【事件の表示】
　特願２０１５−２００３３０「試験装置、試験信号供給装置、試験方法、およびプログラム」拒絶査定不服審判事件〔平成２９年　４月１３日出願公開、特開２０１７−　７２５０９、請求項の数（１６）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯　
特許出願：　平成２７年１０月８日
拒絶査定：　平成２９年３月３１日（以下、「原査定」という。送達日：同年４月４日）
拒絶査定不服審判の請求：　平成２９年７月４日 
手続補正：　平成２９年７月４日（以下、「補正１」という。） 
拒絶理由通知：　平成３０年３月２２日
（以下、「当審拒絶理由」という。発送日：同年同月２７日）
手続補正：　平成３０年５月１１日（以下、「本件補正」という。）
第２　本願発明
　本願請求項１−１６に係る発明（以下、それぞれ「本願発明１」−「本願発明１６」という。）は、本件補正により補正された特許請求の範囲の請求項１−１６に記載された事項により特定されるものと認められるところ、本願発明１−１６は以下のとおりの発明である。
「【請求項１】
　被試験デバイスを試験する試験装置であって、
　一の試験において、前記被試験デバイスに供給するべき試験パターンを、前記被試験デバイスの前記一の試験の試験中に発生するパターン発生部と、
　前記被試験デバイスの試験中に発生させる前記一の試験の試験パターンを、前記一の試験の試験中に一部ずつパケット化して送信するパケット送信部と、
　前記パケット送信部により送信されたパケットを伝送する、ネットワークを含むパケット伝送部と、
　前記パケット伝送部を介して前記パケット送信部に接続され、前記一の試験の試験中に前記パターン発生部が発生する前記一の試験の試験パターンを用いて前記被試験デバイスを試験するテストヘッドと、
　を備え、
　前記テストヘッドは、
　前記パケット伝送部を介して伝送された試験パターンを受信するパケット受信部と、
　前記パケット受信部により受信された試験パターンをバッファリングするバッファ部と、
　前記バッファ部から取得した試験パターンに応じた試験信号を前記被試験デバイスに供給する試験信号供給部と、
　を有し、
　前記一の試験の試験中に前記バッファ部がアンダーフローとなったことに応じて、当該試験装置に起因する試験失敗を通知する通知部を更に備える試験装置。
　　【請求項２】
　前記パターン発生部は、
　前記被試験デバイスを試験するための試験プログラムを格納するメモリと、
　前記試験プログラムを実行して試験パターンを生成するＣＰＵと、
　を有する請求項１に記載の試験装置。
　　【請求項３】
　前記被試験デバイスに供給するべき試験パターンを格納するメモリを有し、
　前記パケット送信部は、前記メモリに格納された試験パターンをＤＭＡ転送により前記パケット伝送部へと送信する請求項１または２に記載の試験装置。
　　【請求項４】
　前記被試験デバイスに試験パターンを供給するタイミングを発生するタイミング発生部を更に備え、
　前記試験信号供給部は、前記バッファ部にバッファリングされた試験パターンに応じた試験信号を、前記タイミング発生部が発生するタイミングで前記被試験デバイスに供給する
　請求項１から３のいずれか一項に記載の試験装置。
　　【請求項５】
　前記パケット伝送部は、前記パケット送信部により送信されたパケットを分配して伝送し、
　前記テストヘッドは複数の前記被試験デバイスと接続され、前記パケット伝送部を介して前記パターン発生部から分配されて供給された前記一の試験の試験パターンを用いて、複数の前記被試験デバイスを試験する請求項１から４のいずれか一項に記載の試験装置。
　　【請求項６】
　前記被試験デバイスに接続される少なくとも１つの試験端子に対応して設けられ、それぞれが前記バッファ部および前記試験信号供給部を有する複数のチャネルグループ回路を備える請求項１から５のいずれか一項に記載の試験装置。
　　【請求項７】
　前記複数のチャネルグループ回路のそれぞれの前記バッファ部は、前記パケット受信部が受信したパケットに含まれる、前記複数のチャネルグループ回路のそれぞれに対応付けられた試験パターンをバッファリングする請求項６に記載の試験装置。
　　【請求項８】
　前記パケット伝送部は、前記パケット送信部により送信されたパケットを、２以上のチャネルグループ回路にマルチキャストする請求項６または７に記載の試験装置。
　　【請求項９】
　前記パケット伝送部は、前記パケット送信部により送信されたパケットを、いずれのチャネルグループ回路に伝送するかを切り換える切換部を有する請求項６から８のいずれか一項に記載の試験装置。
　　【請求項１０】
　前記パケット送信部は、前記被試験デバイスの前記一の試験の試験前から前記一の試験の試験パターンを送信し、
　前記バッファ部に試験パターンが予め定められた量以上バッファリングされたことに応じて前記被試験デバイスの試験を開始する試験開始部を更に備える
　請求項１から９のいずれか一項に記載の試験装置。
　　【請求項１１】
　前記試験信号供給部は、前記バッファ部から取得した試験パターンが、ウェイトサイクルの挿入を許可するウェイト許可コードを含み、かつ、前記バッファ部にバッファリングされた試験パターンの残量が基準以下である場合に、前記被試験デバイスに供給する試験信号にウェイトサイクルを挿入する請求項１から１０のいずれか一項に記載の試験装置。
　　【請求項１２】
　前記試験信号供給部は、前記バッファ部から取得した試験パターンが、前記バッファ部のサイズ未満の範囲内での分岐命令を含む場合に、既にバッファリングされた分岐先の試験パターンに応じた試験信号を前記被試験デバイスに供給する請求項１から１１のいずれか一項に記載の試験装置。
　　【請求項１３】
　前記バッファ部は、バッファリングされた試験パターンを使用後に予め定められたサイクル個数分保持しておき、
　前記試験信号供給部は、前記バッファ部から取得した試験パターンが、前方分岐命令を含む場合に、前記バッファ部に保持された使用済みの試験パターンに応じた試験信号を前記被試験デバイスに供給する
　請求項１２に記載の試験装置。
　　【請求項１４】
　被試験デバイスを試験する試験装置に設けられる試験信号供給装置であって、
　一の試験において、前記被試験デバイスに供給するべき試験パターンを、前記被試験デバイスの試験中に一部ずつパケット化したパケットにより伝送する、ネットワークを含むパケット伝送部から、前記被試験デバイスの前記一の試験の試験中に試験パターンを受信するパケット受信部と、
　前記パケット受信部により受信された前記一の試験の試験パターンをバッファリングするバッファ部と、
　前記バッファ部から取得した前記一の試験の試験パターンに応じた試験信号を前記被試験デバイスに供給する試験信号供給部と、
　前記一の試験の試験中に前記バッファ部がアンダーフローとなったことに応じて、当該試験装置に起因する試験失敗を通知する通知部と、
　を備え、
　当該試験の試験パターンは、当該試験信号供給装置と前記パケット伝送部を介して接続されたパターン発生部が前記被試験デバイスの前記一の試験の試験中に発生する試験信号供給装置。
　　【請求項１５】
　被試験デバイスを試験する試験方法であって、
　一の試験において、前記被試験デバイスに供給するべき試験パターンを、前記被試験デバイスの前記一の試験の試験中に発生するパターン発生段階と、
　前記被試験デバイスの試験中に発生させる前記一の試験の試験パターンを、前記一の試験の試験中に一部ずつパケット送信部がパケット化して送信するパケット送信段階と、
　前記パケット送信段階により送信されたパケットを、ネットワークを含むパケット伝送部が伝送するパケット伝送段階と、
　前記パケット伝送部を介して前記パケット送信部に接続されたテストヘッドが、前記一の試験の試験中に前記一の試験の試験パターンを用いて前記被試験デバイスを試験する段階と、
　を備え、
　前記被試験デバイスを試験する段階は、
　前記パケット伝送段階により伝送された試験パターンを受信するパケット受信段階と、
　前記パケット受信段階により受信された試験パターンをバッファ部にバッファリングするバッファ段階と、
　前記バッファ部から取得した試験パターンに応じた試験信号を前記被試験デバイスに供給する試験信号供給段階と、
　を有し、
　前記一の試験の試験中に前記バッファ部がアンダーフローとなったことに応じて、試験装置に起因する試験失敗を通知する通知段階を更に備える試験方法。
　　【請求項１６】
　コンピュータに実行されて、請求項１に記載の試験装置が用いる試験パターンを発生させるプログラムであって、
　当該プログラムは、前記コンピュータを、
　前記一の試験において、前記被試験デバイスに供給するべき試験パターンを発生する前記パターン発生部と、
　発生した試験パターンを前記一の試験の試験中に一部ずつパケット化して送信する前記パケット送信部と、
　して機能させるプログラム。」
第３　引用文献、引用発明等
１．引用文献１について
　原査定の拒絶の理由に引用された引用文献１（実願平３−４７１３３号（実開平５−２２４９号）のＣＤ−ＲＯＭ）には、図面とともに次の事項が記載されている。
「【０００１】
    【産業上の利用分野】
  この考案は
論理半導体素子（ロジックＩＣ）を試験するための試験パターンを発生する試験パターン発生装置に
【０００２】
    【従来の技術】
  図２に従来のこの種の試験パターン発生装置を示す。一連の試験パターンは試験プロセッサ（又はエンジニアリングワークステーション）１１からスーパバッファメモリ１２に転送される。その転送の終了後、スーパバッファメモリ１２から試験パターンをパターン発生器１３へ転送し、パターン発生器１３から試験パターン中の試験データを図に示していない被試験ＩＣ素子へ供給し、また期待値をその被試験ＩＣ素子の出力との比較に利用する。
【０００３】
  パターン発生器１３内での試験パターンの記憶容量は比較的小さいため、試験パターンがなくなって来るとスーパバッファメモリ１２から試験パターンを転送補充している。試験プロセッサ１１が接続されたネットワーク１４に所属する電子計算機を通じて大容量の磁気テープや磁気ディスクなどから試験パターンをスーパバッファメモリ１２に転送することもある。
【０００４】
    【考案が解決しようとする課題】
  ＩＣ素子を試験中は、パターン発生器１３はスーパバッファメモリ１２より試験パターンを取り込みながら動作している。つまり試験中はパターン発生器１３がスーパバッファメモリ１２を使用するため、スーパバッファメモリ１２への試験パターンの転送は、試験終了後に行っていた。」
「【０００８】
    【実施例】
  図１Ａに請求項１の考案の実施例を示す。この考案においては
第１、第２スーパバッファメモリ１１ａ、１１ｂ
第１切替え手段１６
試験パターン供給源１５は
試験プロセッサ１１が接続されたネットワーク１４に所属する電子計算機を通じて読出される磁気テープ装置や磁気ディスク装置などである。
【０００９】
  第１、第２スーパバッファメモリ１１ａ、１１ｂの他方が
第２切替え手段１７
パターン発生器１３
第１切替え手段１６により試験プロセッサ１１が第２スーパバッファメモリ１１ｂに接続され、第２切替え手段１７により第１スーパバッファメモリ１１ａがパターン発生器１３に接続され、パターン発生器１３より試験パターンを発生して被ＩＣ素子を試験しながら、試験パターンが不足すると、第１スーパバッファメモリ１１ａから試験パターンがパターン発生器１３に転送補充され、このようにしてパターン発生器１３が第１スーパバッファメモリ１１ａを利用して試験パターンを発生している間、試験プロセッサ１１から現在使用していない方の第２スーパバッファメモリ１１ｂに対し次の試験パターンが転送される。
　したがって、上記引用文献１には次の発明（以下、「引用発明」という。）が記載されていると認められる。
「論理半導体素子（ロジックＩＣ）を試験するための試験パターンを発生する試験パターン発生装置であって、（【０００１】）
　試験プロセッサ１１が接続されたネットワーク１４に所属する電子計算機を通じて読出される磁気テープ装置や磁気ディスク装置などの試験パターン供給源１５と、（【０００８】）
　第１、第２スーパバッファメモリ１１ａ、１１ｂと、第１切替え手段１６と（【０００８】）、第２切替え手段１７と、パターン発生器１３と（【０００９】）、
　を備え、
　第１切替え手段１６により試験プロセッサ１１が第２スーパバッファメモリ１１ｂに接続され、第２切替え手段１７により第１スーパバッファメモリ１１ａがパターン発生器１３に接続され、パターン発生器１３より試験パターンを発生して被ＩＣ素子を試験しながら、試験パターンが不足すると、第１スーパバッファメモリ１１ａから試験パターンがパターン発生器１３に転送補充され、このようにしてパターン発生器１３が第１スーパバッファメモリ１１ａを利用して試験パターンを発生している間、試験プロセッサ１１から現在使用していない方の第２スーパバッファメモリ１１ｂに対し次の試験パターンが転送される、（【０００９】）
　試験パターン発生装置。」
２．引用文献２について
　また、原査定の拒絶の理由に引用された引用文献２（特開２０１１−１３７８０８号公報）には、図面とともに次の事項が記載されている。
「【００１６】
  図２は、本実施形態に係るテストモジュール２０、テストコントローラ２２およびネットワーク２４のそれぞれの構成の一例を示す。各テストモジュール２０は、一例として、テスト部３２と、通信部４０とを有する。テスト部３２は、当該テストモジュール２０に接続された被試験デバイス２００を試験する。テストモジュール２０内の通信部４０は、ネットワーク２４との間で通信パケットの送受信を行う。」
「【００２３】
  通信制御部４６は、通信バッファ４２の使用状態を監視する。そして、通信制御部４６は、通信パケットをバッファリングする通信バッファ４２の使用状態を示す使用状態パケットを、テストコントローラ２２へと送信する。通信制御部４６は、一例として、
通信バッファ４２の空き容量を監視して、空き容量が予め定められた容量未満となった場合に、使用状態パケットをテストコントローラ２２へと送信する。
「【００２８】
  通信部４０内の通信制御部４６は、
試験時において、当該通信部４０内の通信バッファ４２の空き容量が予め定められた基準容量未満となったか否かを監視する。そして、通信制御部４６は、通信バッファ４２の空き容量が予め定められた基準容量未満となった場合、通信バッファ４２の空き容量が予め定められた基準容量未満となったことを示す使用状態パケットを、テストコントローラ２２へと送信する。これにより、テストモジュール２０およびネットワーク２４は、例えば下流側の回路において障害が発生して、通信パケットが通信バッファ４２に滞留していることをテストコントローラ２２に通知することができる。
３．引用文献３について
　また、原査定の拒絶の理由に引用された引用文献３（特開２０１１−５９１１０号公報）には、図面とともに次の事項が記載されている。
「【００１２】
  なおパターンリストは、試験パターンをパケット単位で指定するパケットリストであってよい。例えばパケットリストは、所定の試験機能を実行するために生成されるべき複数のパケットの識別情報を、実行されるべき順番で示すリストであってよい。
【００１３】
  パケットリストは、セットアップパケット、送信データパケット、ＡＣＫパケット等を順番に指定するリストであってよい。プログラム供給部１３４は、試験プログラムにより実行されるべき各試験機能に対応するパケットリストを生成して、後述するパケットリスト記憶部６０に記憶してよい。」
４．引用文献４について
　また、原査定の拒絶の理由に引用された引用文献４（特表２０１０−５０５１１５号公報）には、図面とともに次の事項が記載されている。
「【００３８】
  接続、セッション又は他の形態の関連付けの生成を可能にするネットワークプロトコルは周知である。周知のネットワークプロトコルが機能モジュール間のネットワーク経路を確立するために使用されてもよい。しかし、カスタムプロトコルを含む、任意の適切なプロトコルが用いられてもよい。関連付けを支援するネットワークプロトコルは、しばしばパケットベースであり、ネットワークに接続される全てのモジュールが処理すべき特定のパケットを識別できるように、パケットについての関連付けを識別するために各パケットと共に送信されるヘッダ情報を用いてもよい。
【００３９】
  いくつかの実施形態では、機能モジュール間の関連付けの生成を支援するパケットベースのネットワークプロトコルは、ネットワーク２１０で用いられ、機能モジュール間の相互接続は、この関連付けを用いて通信するように機能モジュールをプログラムすることによって定義される。しかし、任意の適切なネットワークプロトコルが用いられてもよい。」
５．引用文献５について
　また、原査定の拒絶の理由に引用された引用文献５（再公表特許第２００８／１１４６９７号）には、図面とともに次の事項が記載されている。
「【００４３】
  パターン発生制御部２０は、被試験デバイス３００の試験を開始する場合に、パターンリストメモリ１４からパターンリストを読み出す。例えばサイト制御装置１３０から試験を開始する旨の命令を受けた場合に、パターン発生制御部２０は、パターンリストメモリ１４からパターンリストを読み出してよい。
【００４４】
  パターン発生制御部２０は、メインメモリ４０が格納したシーケンスデータ及び対応するパターンデータを、パターンリストに基づく順序で読み出す。パターン発生制御部２０は、読み出したシーケンスデータを、パターン発生部７０のベクタ発生部８０に送信する。また、パターン発生制御部２０は、読み出したパターンデータを、パターン発生部７０のパターンキャッシュメモリ９０に送信する。」
６．引用文献６について
　また、原査定の拒絶の理由に引用された引用文献６（特開２００６−７８３９４号公報）には、図面とともに次の事項が記載されている。
「【００１０】
  （第１の実施の形態）
  図１に示すように、本発明の第１の実施の形態に係るテストパターン生成管理システム１４は、通信回線１を通してクライアントの情報機器８からアクセスし、半導体メモリ１５のテストパターンを生成させ管理する。
【００１１】
  情報機器８は、テストパターン生成管理システム１４へ顧客データに基づくテストパターンを生成させ、テストパターン生成管理システム１４の内部へ生成したテストパターンを格納させて、キーワード検索により任意のテストパターンを閲覧することができる。
【００１２】
  端末２は、テストパターン管理者に対してテストパターンが生成され格納された通知を通信回線１を通して受信する。
【００１３】
  また、情報機器８は、検索したテストパターンを通信回線１を通して半導体テスタ９の内部に設けたメモリ１０へ転送させ、半導体メモリ１５を半導体テスタ９で検査させることができる。
【００１４】
  通信回線１は、典型的にはＴＣＰ／ＩＰのようなインターネットプロトコルでデータの送受信を行い、クライアントが操作するブラウザ搭載の情報機器８でデータを閲覧させることができる。」
７．引用文献７について
　また、原査定において周知例として引用された引用文献７（国際公開第２０１１／１３２３５２号）には、図面とともに次の事項が記載されている。
「［００３５］試験装置１００は、データ消去試験についても同様に、規定回数以内においてデータを消去したい全てのメモリセルについてデータを消去することができた場合に、被試験メモリ１０を良品と判断する。本変形例の試験装置１００は、プログラム試験および／またはデータ消去試験を、試験実行に必要な他の動作と並行して実行して効率的に試験する。本変形例は、試験プログラムを実行するステップＳ３００からパターンフェイルデータを試験部２３０に分配するステップＳ３２０まで、図３と略同一であるのでこれらの過程の記載を省略する。」
「［００５１］以上の実施例に係る試験装置１００において、試験部２３０は、サブコントローラ２５０を介して外部メモリ２４０にアクセスして外部メモリ２４０および内部メモリ２３５の間で試験情報を転送する例を説明した。これに代えて、試験装置１００は、サブコントローラ２５０が試験部２３０を介して内部メモリ２３５にアクセスして外部メモリ２４０および内部メモリ２３５の間で試験情報を転送してもよい。試験装置１００は、試験サイト２２０内部において、試験情報を分配することによって、試験情報を順次転送させてよい。」
第４　対比・判断
１．本願発明１について
（１）対比
　本願発明１と引用発明とを対比すると、次のことがいえる。
　まず、引用発明における「論理半導体素子（ロジックＩＣ）を試験するための試験パターンを発生する試験パターン発生装置」は、本願発明１における「被試験デバイスを試験する試験装置」に相当する。
　次に、引用発明における「磁気テープ装置や磁気ディスク装置などの試験パターン供給源１５」と、本願発明１における「一の試験において、前記被試験デバイスに供給するべき試験パターンを、前記被試験デバイスの前記一の試験の試験中に発生するパターン発生部」とは、「一の試験において、前記被試験デバイスに供給するべき試験パターンを発生するパターン発生部」である点で共通する。
　また、該「試験パターン供給源１５」は、「試験プロセッサ１１が接続されたネットワーク１４に所属する電子計算機を通じて読出される磁気テープ装置や磁気ディスク装置」であることから、引用発明において「試験パターン」を送信する「送信部」、及び該試験パターンを伝送する「ネットワークを含む」「伝送部」が設けられていることは明らかであって、これらは本願発明１における「前記被試験デバイスの試験中に発生させる前記一の試験の試験パターンを、前記一の試験の試験中に一部ずつパケット化して送信するパケット送信部」及び「前記パケット送信部により送信されたパケットを伝送する、ネットワークを含むパケット伝送部」に対し、それぞれ「前記一の試験の試験パターンを送信する送信部」及び「前記送信部により送信された試験パターンを伝送する、ネットワークを含む伝送部」である点で共通するといえる。
　また、引用発明における「試験パターン供給源１５」にネットワークを通じて接続する「試験プロセッサ１１」と、本願発明１における「前記パケット伝送部を介して伝送された試験パターンを受信するパケット受信部」とは、「前記伝送部を介して伝送された試験パターンを受信する受信部」である点で共通し、引用発明における「第１、第２スーパバッファメモリ１１ａ、１１ｂ」と、本願発明１における「前記パケット受信部により受信された試験パターンをバッファリングするバッファ部」とは、「前記受信部により受信された試験パターンをバッファリングするバッファ部」である点で共通し、また引用発明における「パターン発生器１３」は、本願発明１における「前記バッファ部から取得した試験パターンに応じた試験信号を前記被試験デバイスに供給する試験信号供給部」に相当するから、これら「試験プロセッサ１１」、「第１、第２スーパバッファメモリ１１ａ、１１ｂ」及び「パターン発生器１３」を含む構成は、本願発明１の「前記パケット伝送部を介して前記パケット送信部に接続され、前記一の試験の試験中に前記パターン発生部が発生する前記一の試験の試験パターンを用いて前記被試験デバイスを試験するテストヘッド」に対し、「前記伝送部を介して前記送信部に接続され、前記パターン発生部が発生する前記一の試験の試験パターンを用いて前記被試験デバイスを試験するテストヘッド」である点で共通する。
　したがって、本願発明１と引用発明との間には、次の一致点、相違点があるといえる。
（一致点）
「被試験デバイスを試験する試験装置であって、
　一の試験において、前記被試験デバイスに供給するべき試験パターンを発生するパターン発生部と、
　前記一の試験の試験パターンを送信する送信部と、
　前記送信部により送信された試験パターンを伝送する、ネットワークを含む伝送部と、
　前記伝送部を介して前記送信部に接続され、前記パターン発生部が発生する前記一の試験の試験パターンを用いて前記被試験デバイスを試験するテストヘッドと、
　を備え、
　前記テストヘッドは、
　前記伝送部を介して伝送された試験パターンを受信する受信部と、
　前記受信部により受信された試験パターンをバッファリングするバッファ部と、
　前記バッファ部から取得した試験パターンに応じた試験信号を前記被試験デバイスに供給する試験信号供給部と、
　を有する、
　試験装置。」
（相違点）
（相違点１）本願発明１の「パターン発生部」は「一の試験において、・・・試験パターンを、・・・前記一の試験の試験中に発生する」ものであって、また「パケット送信部」が「前記一の試験の試験パターンを、前記一の試験の試験中に・・・送信」し、「テストヘッド」が「前記一の試験の試験中に前記パターン発生部が発生する前記一の試験の試験パターンを用いて前記被試験デバイスを試験する」とされているのに対し、引用発明は「パターン発生器１３が第１スーパバッファメモリ１１ａを利用して試験パターンを発生している間、試験プロセッサ１１から現在使用していない方の第２スーパバッファメモリ１１ｂに対し次の試験パターンが転送される」ものであって、ある試験中には次の試験の試験パターンがバッファメモリへ転送されている点。
（相違点２）本願発明１においては「試験パターン」は「パケット送信部」が「一部ずつパケット化して送信する」ように構成されており、その後の伝送、受信も「パケット伝送部」、「パケット受信部」が行っているのに対し、引用発明においては試験パターンが送信、伝送、受信においてパケット化されているか否かは不明である点。
（相違点３）本願発明１は「前記一の試験の試験中に前記バッファ部がアンダーフローとなったことに応じて、当該試験装置に起因する試験失敗を通知する通知部」を備えるのに対し、引用発明はそのような構成は有していない点。
（２）相違点についての判断
　本願発明１の内容に鑑み、上記相違点３について検討する。
　相違点３に係る本願発明１の「前記一の試験の試験中に前記バッファ部がアンダーフローとなったことに応じて、当該試験装置に起因する試験失敗を通知する通知部」という構成は、上記引用文献２ないし７のいずれにも、記載も示唆もされていない。
　なお、引用文献２には、被試験デバイスの試験装置において、「通信バッファ４２の空き容量が予め定められた基準容量未満となった場合、通信バッファ４２の空き容量が予め定められた基準容量未満となったことを示す使用状態パケットを、テストコントローラ２２へと送信する。」（【００２８】）構成を設けることが示されているが、これは「例えば下流側の回路において障害が発生して、通信パケットが通信バッファ４２に滞留していること」（【００２８】）、すなわちバッファのオーバーフローが近いことを通知するためのものであって、相違点３に係る本願発明１の上記構成とは異なる。
　したがって、上記相違点１，２について判断するまでもなく、本願発明１は、当業者であっても、引用文献１ないし７に基づいて容易に発明できたものとはいえない。
２．本願発明２−１４について
　本願発明２−１４も、本願発明１の「前記一の試験の試験中に前記バッファ部がアンダーフローとなったことに応じて、当該試験装置に起因する試験失敗を通知する通知部」と同一の構成を備えるものであるから、本願発明１と同じ理由により、当業者であっても、引用文献１ないし７に基づいて容易に発明できたものとはいえない。
３．本願発明１５，１６について
　本願発明１５は、本願発明１に対応する方法の発明であって、本願発明１の「前記一の試験の試験中に前記バッファ部がアンダーフローとなったことに応じて、当該試験装置に起因する試験失敗を通知する通知部」に対応する構成を備えるものであり、また本願発明１６は、「コンピュータに実行されて、請求項１に記載の試験装置が用いる試験パターンを発生させるプログラム」であるから、本願発明１と同様の理由により、当業者であっても、引用文献１ないし７に基づいて容易に発明できたものとはいえない。
第５　原査定の概要及び原査定についての判断
１．原査定の概要
（１）本願請求項１−５，７−１８に係る発明は、上記の引用文献１−６に基づいて、当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
（２）請求項１，２，３，１８に係る発明は不明確であり、本願は、特許法第３６条第６項第２号に規定する要件を満たしていない。
２．判断
（１）補正１及び本件補正により補正された請求項１−１６は、それぞれ「前記一の試験の試験中に前記バッファ部がアンダーフローとなったことに応じて、当該試験装置に起因する試験失敗を通知する通知部」という事項、もしくはそれに対応する事項を有するものとなっており、本願発明１−１６は、当業者であっても、引用文献１ないし６に基づいて容易に発明できたものとはいえない。
（２）補正１及び本件補正により請求項１−１６の記載は明確となった。
　したがって、原査定を維持することはできない。
第６　当審拒絶理由について
　当審では、請求項１２，１３，１６の記載が不明確であるとの拒絶の理由を通知しているが、本件補正によって、当該請求項の記載は明確となった。
第７　むすび
　以上のとおり、本願発明１−１６は、当業者が引用文献１ないし７に基づいて容易に発明をすることができたものではない。
　したがって、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。