(57)【特許請求の範囲】
【請求項１】
酸化物半導体をチャネル材料に用いた半導体デバイスの製造方法であって、
薄膜領域と、該薄膜領域よりも膜厚の厚い厚膜領域とを有する酸化物半導体膜を形成する工程と、
前記薄膜領域と前記厚膜領域の両者に同時に同じエネルギー密度のエネルギービームを照射することにより、前記薄膜領域をチャネル領域、前記厚膜領域を低抵抗領域に改質する工程と、を有することを特徴とする半導体デバイスの製造方法。
【請求項２】
前記酸化物半導体膜は、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含むことを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項３】
前記エネルギービームは、パルス光であることを特徴とする請求項１又は２に記載の半導体デバイスの製造方法。
【請求項４】
前記パルス光は、エキシマレーザであることを特徴とする請求項３に記載の半導体デバイスの製造方法。
【請求項５】
前記パルス光は、フラッシュランプであることを特徴とする請求項３に記載の半導体デバイス。
【請求項６】
前記エネルギービームは、ＣＷレーザであることを特徴とする請求項１又は２に記載の半導体デバイスの製造方法。
【請求項７】
前記エネルギービームは、プラズマジェットであることを特徴とする請求項１又は２に記載の半導体デバイスの製造方法。
【請求項８】
前記エキシマレーザの１パルス当たりのエネルギー密度が１〜３０００ｍＪ／ｃｍ２であることを特徴とする請求項４に記載の半導体デバイスの製造方法。
【請求項９】
前記エキシマレーザのパルス幅が１〜１０００ｎｓｅｃであることを特徴とする請求項４又は８に記載の半導体デバイスの製造方法。
【請求項１０】
前記フラッシュランプの１パルス当たりのエネルギー密度が０．０１〜５００Ｊ／ｃｍ２であることを特徴とする請求項９に記載の半導体デバイスの製造方法。
【請求項１１】
前記フラッシュランプのパルス幅が０．００１〜１００ｍｓｅｃであることを特徴とする請求項５又は１０に記載の半導体デバイスの製造方法。
【請求項１２】
前記フラッシュランプの波長が２００〜１５００ｎｍの範囲のいずれかの波長を含むことを特徴とする請求項５、１０又は１１のいずれか一項に記載の半導体デバイスの製造方法。
【請求項１３】
酸化物半導体をチャネル材料に用いた半導体デバイスであって、
前記酸化物半導体は、薄膜領域と、該薄膜領域よりも厚い膜厚を有する厚膜領域とを有し、
前記薄膜領域と前記厚膜領域の両者は、同じエネルギー密度のエネルギービームの同時照射により、前記薄膜領域がチャネル領域、前記厚膜領域が該チャネル領域よりも抵抗率の低い低抵抗領域として構成されたことを特徴とする半導体デバイス。
【請求項１４】
前記酸化物半導体は、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含むことを特徴とする請求項１３に記載の半導体デバイス。
【請求項１５】
前記薄膜領域及び前記厚膜領域の膜厚は、１〜３０００ｎｍの範囲であることを特徴とする請求項１３又は１４に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス及びその製造方法に関し、特に、酸化物半導体をチャネル材料に用いた半導体デバイス及びその製造方法に関する。
【背景技術】
【０００２】
近年、ディスプレイ駆動素子等に活用することを目的にインジウム、ガリウム、亜鉛を含む酸化物半導体（酸化インジウムガリウム亜鉛（InGaZnO（IGZO）））や酸化亜鉛（ZnO）等の酸化物半導体をチャネルに用いた薄膜トランジスタ（Thin Film Transistor、TFT）の研究が盛んに行われている。このような酸化物半導体は、液晶ディスプレイ駆動用素子として幅広く用いられているアモルファスシリコン（a-Si）をチャネルに用いたTFTと比較して、移動度が高いといった特徴がある。また、酸化物半導体はスパッタリング等を用いて室温で成膜できるので、ポリエチレンテレフタラート（Polyethylene phthalate、PET）やポリエチレンナフタレート（Polyethylene Naphthalate、PEN）等の樹脂基板上へ酸化物半導体TFTを形成する研究も行なわれている。
【０００３】
しかしながら、室温等の低温で酸化物半導体TFTを作製した場合、作製された酸化物半導体TFTは、移動度が低い、信頼性が悪い、ヒステリシス性が大きい等の問題があった。
【０００４】
かかる問題点に対して、酸化物半導体にパルス光を照射し、酸化物半導体を改質して酸化物半導体特性を向上させ、酸化物半導体TFTとして活用できる薄膜デバイスを提供する技術が提案されている（例えば、特許文献１参照）。
【０００５】
特許文献１に記載された薄膜デバイスにおいては、樹脂基板上に形成された酸化物半導体膜にエキシマレーザ等のパルス光を照射することにより、良質な酸化物半導体のチャネル領域を形成し、良好な特性を有する薄膜デバイスを再現性・歩留り良く製造することを可能にした。同様に特許文献１には、ソース・ドレイン領域に選択的にエキシマレーザ等のパルス光を照射することにより、ソース・ドレイン領域の低抵抗率化、及び、ソース・ドレイン電極とソース・ドレイン領域とのコンタクト抵抗の低抵抗化が実現でき、TFTのオン電流の向上が実現できる技術が開示されている。
【０００６】
また、酸化物半導体の一種であるInGaZnO4を用い、異なる厚さの活性層を有する薄膜トランジスタにエキシマレーザを照射してアニーリングすると、同様の構成を有する多結晶シリコンを用いたトランジスタとは異なる特性を有することが発表されている（例えば、非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１２３７５８号公報
【非特許文献】
【０００８】
【非特許文献１】Mitsuru Nakata et al, "Effects of Excimer Laser Annealing on InGaZnO4 Thin-Film Transistors Having Different Active-Layer Thickness Compared with Those on Polycrystalline Silicon", Japanese Journal of Applied Physics, vol. 48, 115505, 2009年発行
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述の特許文献１に記載の技術においては、酸化物半導体膜にエキシマレーザ等のパルス光を照射することにより良質な酸化物半導体のチャネル領域を形成することが可能であるが、チャネル領域とソース・ドレイン領域の抵抗率が同程度になってしまう。このような酸化物半導体を用いてTFTを作製し、動作させる場合、ゲート電極に電圧を印加することによりチャネル領域に生じるチャネルの抵抗率が小さくなっても、ソース・ドレイン領域の抵抗率及びソース・ドレイン電極とソース・ドレイン領域とのコンタクト抵抗が高い状態であるため、オン電流が小さいという問題があった。
【００１０】
かかる課題を解決するため、特許文献１に記載されているように、ソース・ドレイン領域に選択的にエキシマレーザ等のパルス光を照射し、ソース・ドレイン領域を更に低抵抗率化することは可能である。
【００１１】
しかしながら、チャネル領域の改質のパルス照射工程を含めると、エキシマレーザ等のパルス光照射を２度以上実施する必要があることから、パルス光照射工程が増えてしまい、歩留り、再現性が低下するという問題を生じる。更に、ソース・ドレイン領域に選択的にエキシマレーザ等のパルス光を照射するには、特許文献１に記載されているように、チャネル領域にパルス光が照射されないようにチャネル領域上部に遮光する膜を設ける必要があり、工程数が増えるという問題を生じる。また、特許文献１に記載されているように、ゲート電極を遮光膜として併用すれば工程数が増えることはないが、ゲートを上方に配置する必要があり、デバイス構造がトップゲート構造に限られる等、デバイス設計の自由度が小さくなるという問題を生じる。
【００１２】
そこで、本発明は、上記のような課題を解決すべく、良質な酸化物半導体のチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率でソース・ドレイン領域にも適用可能な低抵抗領域とが形成され、オン電流、キャリア移動度及び信頼性が高く、ヒステリシス性が小さい良好な電気特性を、工程数を増やすことなく実現できる半導体デバイス及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明の一態様に係る半導体デバイスの製造方法は、酸化物半導体をチャネル材料に用いた半導体デバイスの製造方法であって、
薄膜領域と、該薄膜領域よりも膜厚の厚い厚膜領域とを有する酸化物半導体膜を形成する工程と、
前記薄膜領域と前記厚膜領域の両者に同時に同じエネルギー密度のエネルギービームを照射することにより、前記薄膜領域をチャネル領域、前記厚膜領域を低抵抗領域に改質する工程と、を有することを特徴とする。
【００１４】
これにより、良質な酸化物半導体のチャネル領域を形成する工程と、ソース・ドレイン領域にも適用可能な、抵抗率がチャネル領域の抵抗率よりも低い低抵抗領域を形成する工程とを、エネルギービームを遮るなどして選択的にエネルギービームを照射することなく、１つの工程で厚膜領域を選択的に低抵抗率化でき、高い再現性及び歩留で良好な電気特性を有する半導体デバイスを製造することができる。
【００１５】
また、前記酸化物半導体膜は、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含んでよい。
【００１６】
また、前記エネルギービームは、パルス光であってもよい。
【００１７】
また、前記パルス光は、エキシマレーザであってもよい。
【００１８】
また、前記パルス光は、フラッシュランプであってもよい。
【００１９】
また、前記エネルギービームは、ＣＷレーザであってもよい。
【００２０】
また、前記エネルギービームは、プラズマジェットであってもよい。
【００２１】
また、前記エキシマレーザの１パルス当たりのエネルギー密度が１〜３０００ｍＪ／ｃｍ２であってもよい。
【００２２】
また、前記エキシマレーザのパルス幅が１〜１０００ｎｓｅｃであってもよい。
【００２３】
また、前記フラッシュランプの１パルス当たりのエネルギー密度が０．０１〜５００Ｊ／ｃｍ２であってもよい。
【００２４】
また、前記フラッシュランプのパルス幅が０．００１〜１００ｍｓｅｃであってもよい。
【００２５】
また、前記フラッシュランプの波長が２００〜１５００ｎｍの範囲のいずれかの波長を含んでもよい。
【００２６】
本発明の他の態様に係る半導体デバイスは、酸化物半導体をチャネル材料に用いた半導体デバイスであって、
前記酸化物半導体は、薄膜領域と、該薄膜領域よりも厚い膜厚を有する厚膜領域とを有し、
前記薄膜領域と前記厚膜領域の両者は、同じエネルギー密度のエネルギービームの同時照射により、前記薄膜領域がチャネル領域、前記厚膜領域が該チャネル領域よりも抵抗率の低い低抵抗領域として構成されたことを特徴とする。
【００２７】
これにより、良質な酸化物半導体のチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率のソース・ドレイン領域を形成することができ、オン電流及びキャリア移動度が高く、信頼性が良く、スイッチング時のオン・オフ間のヒステリシス性が小さい良好な電気特性を実現することができる。
【００２９】
また、前記酸化物半導体は、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含んでよい。
【００３０】
また、前記薄膜領域及び前記厚膜領域の膜厚は、１〜３０００ｎｍの範囲であってよい。
【発明の効果】
【００３１】
本発明によれば、良好な電気的特性の半導体デバイスを実現することができる。
【図面の簡単な説明】
【００３２】
【図１Ａ】第１の実施形態に係る半導体デバイスの製造方法の酸化物半導体膜形成工程の一例を示した図である。
【図１Ｂ】第１の実施形態に係る半導体デバイスの製造方法の薄膜・厚膜領域形成工程の一例を示した図である。
【図１Ｃ】第１の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程の一例を示した図である。
【図１Ｄ】第１の実施形態に係る半導体デバイスの半導体領域が形成された状態の一例を示した図である。
【図１Ｅ】第１の実施形態に係る半導体デバイスの製造方法のデバイス形成工程及び完成した半導体デバイスの一例を示した図である。
【図２】IGZO膜とSi膜に所定のエネルギー密度のレーザを照射した場合の最高温度の計算値を示した図である。
【図３】膜厚の異なるIGZO膜のキャリア密度のレーザエネルギー密度依存性を示した図である。
【図４Ａ】第２の実施形態に係る半導体デバイスの製造方法のソース・ドレイン電極形成工程及び酸化物半導体膜形成工程の一例を示した図である。
【図４Ｂ】第２の実施形態に係る半導体デバイスの製造方法の薄膜・厚膜領域形成工程の一例を示した図である。
【図４Ｃ】第２の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程の一例を示した図である。
【図４Ｄ】第２の実施形態に係る半導体デバイスの半導体領域が形成された状態の一例を示した図である。
【図４Ｅ】第２の実施形態に係る半導体デバイスの製造方法において、デバイス形成工程の一例を示した図である。
【図５Ａ】第３の実施形態に係る半導体デバイスの製造方法のゲート電極形成工程から薄膜・厚膜形成工程までをまとめて省略して示した図である。
【図５Ｂ】第３の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程の一例を示した図である。
【図５Ｃ】第３の実施形態に係る半導体デバイスの半導体領域が形成された状態の一例を示した図である。
【図５Ｄ】第３の実施形態に係る半導体デバイスの製造方法のデバイス形成工程及び完成した半導体デバイスの一例を示した図である。
【図６Ａ】第４の実施形態に係る半導体デバイスの製造方法のゲート電極形成工程から酸化物半導体膜形成工程までをまとめて省略して示した図である。
【図６Ｂ】第４の実施形態に係る半導体デバイスの製造方法の薄膜・厚膜領域形成工程の一例を示した図である。
【図６Ｃ】第４の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程の一例を示した図である。
【図６Ｄ】第４の実施形態に係る半導体デバイスが完成した状態を示した図である。
【図７Ａ】第５の実施形態に係る半導体デバイスの製造方法の薄膜・厚膜形成工程の一例を示した図である。
【図７Ｂ】第５の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程の一例を示した図である。
【図７Ｃ】第５の実施形態に係る半導体デバイスの半導体領域が完成した状態を示した図である。
【図７Ｄ】第５の実施形態に係る半導体デバイスの製造方法のデバイス形成工程及び完成した半導体デバイスの一例を示した図である。
【発明を実施するための形態】
【００３３】
以下、図面を参照して、本発明を実施するための形態の説明を行う。
【００３４】
〔第１の実施形態〕
以下、本発明の第１の実施形態に係る半導体デバイス及びその製造方法を、図１Ａ〜図１Ｅ、図２及び図３を参照して説明する。
【００３５】
図１Ａ〜図１Ｅは、本発明の第１の実施形態に係る半導体デバイス（TFT）（トップゲート・トップコンタクト構造）の一連の製造方法を示した工程図である。
【００３６】
図１Ａは、第１の実施形態に係る半導体デバイスの製造方法の酸化物半導体膜形成工程の一例を示した図である。酸化物半導体膜形成工程においては、基板１０上に酸化物半導体膜２０を成膜する。基板１０は、用途に応じて種々の基板１０が用いられてよいが、例えば、ガラス基板や樹脂基板等の絶縁性基板が用いられてよい。
【００３７】
酸化物半導体膜２０は、半導体デバイスのチャネル材料となり得る材料であれば、用途に応じて種々の酸化物半導体材料からなる膜を形成してよい。例えば、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含む酸化物半導体膜２０を形成するようにしてよい。
【００３８】
また、酸化物半導体膜２０の形成方法は、種々の成膜方法を用いてよいが、例えば、スパッタ法を用いてもよい。
【００３９】
第１の実施形態においては、酸化物半導体膜２０として、インジウム、ガリウム、亜鉛を含む酸化物半導体膜２０である酸化インジウムガリウム亜鉛InGaZnO（以下、IGZOと表記する。）を、スパッタ法によって成膜した例を挙げて説明する。IGZO膜は非晶質である。例えば、スパッタターゲットとして、IGZOの焼結体を用いる。IGZOターゲットの組成比は、インジウム、ガリウム、亜鉛、酸素の組成比が１：１：１：４であってもよい。
【００４０】
なお、第１の実施形態において、酸化物半導体膜２０としては、スパッタターゲットがインジウム、ガリウム、亜鉛、酸素の組成比が１：１：１：４である酸化物半導体膜について例示するが、本発明ではこれに限定されるものではない。また、この酸化物半導体膜２０については、上述したように、インジウム、ガリウム、亜鉛を含む酸化物半導体膜について例示したが、これに限定するものではなく、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくても何れか１元素を含む酸化物半導体膜を用いるようにしてもよい。
【００４１】
また、第１の実施形態では、酸化物半導体膜２０に非晶質のIGZO膜を用いたが、ZnO膜等の多結晶酸化物半導体膜を用いてもよい。
【００４２】
また、第１の実施形態では、酸化物半導体膜２０のIGZO膜をスパッタ法によって成膜した例を挙げて説明するが、パルスレーザー蒸着法、電子ビーム蒸着法、塗布成膜法など他の成膜法を用いてもよい。
【００４３】
酸化物半導体膜２０の厚さは、酸化物半導体膜２０の種類と、製造する半導体デバイスの用途に応じて、種々の厚さとしてよいが、第１の実施形態に係る半導体デバイスの製造方法においては、５０ｎｍの厚さで成膜した例を挙げて説明する。
【００４４】
このように、酸化物半導体膜形成工程においては、所定の厚さを有する酸化物半導体膜２０が、絶縁性基板１０の表面に形成される。
【００４５】
図１Ｂは、第１の実施形態に係る半導体デバイスの製造方法の薄膜・厚膜領域形成工程の一例を示した図である。薄膜・厚膜領域形成工程においては、酸化物半導体膜２０に、膜厚の異なる薄膜領域２１と厚膜領域２２、２３を形成する。薄膜領域２１及び厚膜領域２２、２３は、両者の厚さが異なるように形成されれば、種々の形成方法を用いてよいが、例えば、酸化物半導体膜２０の薄膜領域２１となる部分を所定深さエッチングすることにより形成してもよい。この場合には、フォトリソグラフィ法とエッチング法を用いて、薄膜領域２１をエッチングにより加工形成する。ここで、例えば、薄膜領域の厚さを２０ｎｍ、厚膜領域の厚さを５０ｎｍとするように形成してよい。
【００４６】
なお、第1の実施形態では、IGZOを酸化物半導体膜２０として成膜した後、フォトリソグラフィ法及びエッチング法を用いて薄膜領域２１と厚膜領域２２、２３を形成したが、これに限定するものではない。例えば、IGZO膜を３０ｎｍ成膜した後、フォトリソグラフィ法及びエッチング法を用いて厚膜領域のみにパターンを形成し、更にIGZO膜を２０ｎｍ成膜することにより、薄膜領域２１と厚膜領域２２、２３を形成してもよい。
【００４７】
図１Ｃは、第１の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程の一例を示した図である。エネルギービーム照射工程においては、エネルギービームを酸化物半導体膜２０であるIGZO膜に照射する。エネルギービームは、基板１０を加熱することなく、酸化物半導体膜２０のみを選択的に加熱するために照射する。エネルギービームは、酸化物半導体膜２０にエネルギーを付与し、酸化物半導体膜２０を加熱することができれば、種々のエネルギービームを用いることができるが、例えば、パルス光であってもよい。パルス光を用いるのは、基板１０に損傷等のダメージを与えないように、間欠的にエネルギーを付与する趣旨である。
【００４８】
図２は、IGZO膜とSi膜に１５０ｍＪ／ｃｍ２のエネルギー密度のレーザを照射した場合の最高温度の計算値を示した図であり、上述の非特許文献１から引用している。図２において、横軸は膜厚、縦軸は各膜の最高温度を示している。図２に示すように、IGZO膜とSi膜は異なる特性を示しているが、IGZO膜の特性に着目すると、膜厚が１０ｎｍ〜６０ｎｍの間では、最高温度が大きく変化していることが分かる。つまり、膜厚が異なると、同じエネルギーのレーザを照射しても、IGZO膜が到達する最高温度が、膜厚に応じて異なることを示している。第１の実施形態に係る半導体デバイスの製造方法においては、IGZO膜からなる酸化物半導体膜２０の薄膜領域２１を２０ｎｍ、厚膜領域２２、２３を５０ｎｍに設定しているので、図２に示す特性から、２０ｎｍの厚さの薄膜領域２１と、５０ｎｍの厚さの厚膜領域２２、２３では、最高温度が異なった状態となることが分かる。
【００４９】
図３は、２０ｎｍと５０ｎｍの膜厚のIGZO膜のキャリア密度のレーザエネルギー密度依存性を示した図であり、やはり上述の非特許文献１から引用している。図３に示すように、例えば、図２と同様の１５０ｍＪ／ｃｍ２のレーザエネルギー密度のレーザ光をIGZO膜に照射した場合、２０ｎｍの膜厚のIGZO膜では、キャリア密度が約１０１６ｃｍ−３であり、５０ｎｍの膜厚のIGZO膜では、キャリア密度が１０１９ｃｍ−３以上であることが分かる。ここで、キャリア密度が高いということは、抵抗率が低いということを意味している。また、２０ｎｍの膜厚のIGZO膜が示す約１０１６ｃｍ−３は、チャネル領域として用いられるのに適した半導体領域である。一方、５０ｎｍの膜厚のIGZO膜のキャリア密度１０１９ｃｍ−３は、半導体領域の中でも、導体に近い低抵抗領域である。つまり、IGZO膜の厚さを異ならせて、同じエネルギー密度のエネルギービームを照射すると、薄い膜厚の領域はチャネル領域に適したレベルの抵抗率に変化させ、厚い膜厚の領域は導体レベルに近い低抵抗率に変化させることができる。つまり、図１Ｃに示したように、IGZO膜の酸化物半導体膜２０に薄膜領域２１と厚膜領域２２、２３を形成し、同じエネルギー密度のエネルギービームを全体に照射すると、薄膜領域２１を半導体レベルのチャネル領域に適した低効率に改質させるとともに、厚膜領域２２、２３を導体レベルに近く、ソース領域やドレイン領域に適した低抵抗率領域に改質することができる。このように、本実施形態に係る半導体デバイスの製造方法においては、酸化物半導体膜２０に薄膜領域２１と厚膜領域２２、２３の双方を形成し、両者に同時に同じエネルギー密度のパルス光を照射することにより、薄膜領域２１をチャネル領域、厚膜領域２２、２３を低抵抗領域に改質する。
【００５０】
なお、パルス光は、レーザ光等の種々の光が用いられてよいが、例えば、エキシマレーザが用いられてもよい。第１の実施形態では、IGZO膜が吸収することができる波長３０８ｎｍのXeClエキシマレーザを、図１Ｃに示すように、IGZO膜からなる酸化物半導体膜２０に向かって照射する。
【００５１】
ここで、例えば、パルス光の照射面積は４００μｍ（短軸）×１５０ｍｍ（長軸）であり、短軸方向に２００μｍ間隔でスキャン照射する。ここで、スキャン照射は、パルス光が短軸方向に移動してもよいし、基板１０を支持しているステージが移動し、相対的にパルス光が酸化物半導体膜２０上を移動してもよい。かかるスキャン照射により、任意の照射領域に対して、２度のパルス光照射が実施されたことになる。第１の実施形態で用いるパルス光の照射時間については、パルス幅（時間あたりの照射強度において最大値の少なくとも２分の１の強度を保持している時間）を２０ｎｓｅｃとする。
【００５２】
なお、パルス幅については例示であり、２０ｎｓｅｃに限定されることはない。このパルス幅は、酸化物半導体膜２０が周囲の温度以上になるパルス幅以上であり、且つ厚膜領域２２、２３の抵抗率が薄膜領域２１の抵抗率より低くなるようなパルス幅であればよい。
【００５３】
また、パルス幅は、基板１０から酸化物半導体膜２０が剥離する、基板１０が収縮する、基板１０が曲がる、等の基板損傷が発生しないパルス幅以下であればよい。具体的にはパルス幅は、１〜１０００ｎｓｅｃであることが好ましい。
【００５４】
但し、好ましいパルス幅の値は、酸化物半導体膜２０の元素構成、成膜方法、膜質、照射光に対する吸収率、薄膜領域２１及び厚膜領域２２、２３の厚さによって大きく変化することから、用いる酸化物半導体膜２０やパルス光によって適宜設定すればよい。
【００５５】
また、好ましいパルス幅は、基板１０の熱伝導率、照射光に対する吸収率等によっても大きく変化することから、用いる基板１０に応じて適宜設計すればよい。
【００５６】
パルス光の照射強度は、１７０ｍＪ／ｃｍ２とする。なお、この照射強度の値は例示であり、１７０ｍＪ／ｃｍ２に限定されることはない。照射強度については、酸化物半導体膜２０が周囲の温度以上になる照射強度以上であり、且つ厚膜領域２２、２３の抵抗率が薄膜領域２１の抵抗率より低くなればよい。
【００５７】
また、照射強度は、基板１０から酸化物半導体膜２０が剥離する、基板が収縮する、基板が曲がる、等の基板損傷が発生しないパルス幅以下であればよい。具体的には照射強度は、１〜３０００ｍＪ／ｃｍ２であることが好ましい。
【００５８】
但し、好ましい照射強度の値は、酸化物半導体膜２０の元素構成、成膜方法、膜質、照射光に対する吸収率、薄膜領域２１及び厚膜領域２２、２３の厚さによって大きく変化することから、用いる酸化物半導体膜２０やパルス光に応じて適宜設定すればよい。
【００５９】
好ましい照射面積、照射回数については、酸化物半導体膜２０の元素構成、成膜方法、膜質、照射光に対する吸収率、薄膜領域２１及び厚膜領域２２、２３の厚さによって大きく変化することから、用いる酸化物半導体膜２０やパルス光によって適宜設定すればよい。
また、好ましい照射面積、照射回数は、基板１０の熱伝導率、照射光に対する吸収率等によっても大きく変化することから、用いる基板１０に応じて適宜設計すればよい。
【００６０】
照射するパルス光は、XeClエキシマレーザに限ることはなく、KrFレーザ、ArFレーザ、XeFレーザといった他のエキシマレーザでも、Arレーザ、KrFレーザなどの気体レーザでも、YAGレーザなどの固体レーザでもよい。或いは、２００ｎｍ〜１５００ｎｍの波長域のいずれかの波長を含むようなXeフラッシュランプを用いてもよい。
【００６１】
また、CWレーザ等の連続光を用いて、実質的なパルス光を実現してもよい。連続光を用いる場合では、基板１０に連続光を照射する時間を制御することによって、パルス光と同じ効果をもたらすことが可能である。
【００６２】
具体的には、連続光を照射しながら、基板１０を移動させることで、酸化物半導体膜２０に連続光が照射される時間を制御することができ、基板損傷を抑制しながら、パルス光照射と同様な効果をもたらすことができる。
【００６３】
更に、パルス光の代わりにプラズマジェットを用いてもよい。プラズマジェットを用いる場合でも、基板１０にプラズマジェットを照射する時間を制御することによって、パルス光照射と同等の効果をもたらすことが可能である。具体的には、プラズマジェットを照射しながら、基板１０を移動させることで、酸化物半導体膜２０にプラズマジェットが照射される時間を制御することができ、基板損傷を抑制しながら、パルス光照射と同様な効果をもたらすことができる。
【００６４】
パルス光の照射条件を制御することにより、酸化物半導体膜２０の温度上昇で発生した熱を、基板１０に伝えることを抑制することができる。従って、基板１０には、ガラス基板又は樹脂基板を用いることができる。
【００６５】
図１Ｄは、第１の実施形態に係る半導体デバイスの半導体領域が形成された状態の一例を示した図である。図１Ｄに示すように、第１の実施形態に係る半導体デバイスは、改質領域２１ａと、低抵抗領域２２ａ、２３ａを有する。つまり、パルス光のエキシマレーザが照射されたIGZO膜において、図１Ｄに示すように、薄膜領域２１は温度上昇により改質されて改質領域２１ａとなり、また、厚膜領域２２、２３は改質領域２１ａの抵抗率よりも低い抵抗率の低抵抗領域２２ａ、２３ａとなる。厚膜領域２２、２３の抵抗率が薄膜領域２１の抵抗率より低くなるのは、厚膜領域２２、２３のパルス光のエキシマレーザ照射による温度上昇が、薄膜領域２１のパルス光のエキシマレーザ照射による温度上昇より高いことから、厚膜領域２２、２３の方が温度上昇起因の酸素欠損がより多く生じ、キャリア密度がより上昇するためである。ここで、厚膜領域２２、２３のパルス光のエキシマレーザ照射による温度上昇の方が高いのは、厚膜領域２２、２３の熱容量が薄膜領域２１の熱容量より大きいことから、基板１０方向への熱伝導による温度低下が薄膜領域２１より遅いためである。つまり、厚膜領域２２、２３の方が、薄膜領域２１よりも体積が大きいため、同じ量のエネルギーを吸収した場合に、厚膜領域２２、２３の方が、薄膜領域２１よりも熱を多く貯蓄することができるからである。
【００６６】
ここで、第１の実施形態で示すパルス光の照射条件によって形成した膜厚２０ｎｍのIGZO膜と膜厚５０ｎｍのIGZO膜の抵抗率を測定すると、それぞれ１８０Ωｃｍ、０．１Ωｃｍであり、膜厚５０ｎｍのIGZO膜の抵抗率の方が低いことが明らかである。
【００６７】
なお、第１の実施形態に係る半導体デバイス及びその製造方法では、IGZO膜の薄膜領域２１、厚膜領域２２、２３をそれぞれ２０ｎｍ、５０ｎｍとしたが、これらは例示であり、これらに限定されることはない。厚膜領域２２、２３の抵抗率が、薄膜領域２１の抵抗率より低くなるように厚膜領域２２、２３と薄膜領域２１の膜厚を適宜設計すればよい。具体的には、薄膜領域２１、厚膜領域２２、２３共に膜厚が１〜３０００ｎｍであることが好ましい。
【００６８】
図１Ｅは、第１の実施形態に係る半導体デバイスの製造方法のデバイス形成工程及び完成した半導体デバイスの一例を示した図である。デバイス形成工程においては、まず、改質した酸化物半導体膜２０ａであるIGZO膜を所望の形状にパターニングする。続いてゲート絶縁膜３０を成膜する。続いて、ゲート電極４０を成膜し、パターニングする。
【００６９】
次に、層間絶縁膜５０を成膜する。続いてソース電極６０及びドレイン電極６１を形成する。このとき、電気信号の入出力を行うために、ゲート絶縁膜３０や層間絶縁膜５０の一部をエッチングし、ゲート電極４０とソース電極６０及びドレイン電極６１の一部を開口し、開口部に配線金属材料を充填する。これにより、図１Ｅに示すTFTが製造され、完成する。このTFTは、改質領域２１ａをチャネル領域として、低抵抗領域２２ａ、２３ａをソース・ドレイン領域として構成される。
【００７０】
以上のような第１の実施形態によれば、良質な酸化物半導体膜２０ａのチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率のソース・ドレイン領域が形成されていて、オン電流が高く、移動度が高く、信頼性が良く、ヒステリシス性が小さい良好な電気特性を実現する半導体デバイス（薄膜デバイス）の実現を可能にする。また、良質な酸化物半導体２０ａのチャネル領域を形成する工程と、ソース・ドレイン領域の抵抗率をチャネル領域の抵抗率よりも低くする工程を、一つの工程で同時に行うことができ、再現性・歩留りよく良好な電気特性の薄膜デバイスの製造を行うことができる。また、遮光膜等がなくてもソース・ドレイン領域を選択的に低抵抗率化することが可能となる。
【００７１】
〔第２の実施形態〕
以下、本発明の第２の実施形態に係る半導体デバイス及びその製造方法を、図４Ａ〜図４Ｅを参照して説明する。
【００７２】
図４Ａ〜図４Ｅは、第２の実施形態に係るTFT（トップゲート・ボトムコンタクト構造）の一連の製造方法を示した工程図である。第２の実施形態において、第１の実施形態とほぼ同様の形状及び構成を有する同一構成要素には、同一の参照符号を付し、その説明を省略する。
【００７３】
図４Ａは、第２の実施形態に係る半導体デバイスの製造方法のソース・ドレイン電極形成工程及び酸化物半導体膜形成工程の一例を示した図である。ソース・ドレイン電極形成工程においては、基板１０上にソース電極層６２及びドレイン電極層６３を成膜する。
【００７４】
次に、酸化物半導体膜形成工程においては、ソース電極層６２及びドレイン電極層６３の上に、各々酸化物半導体膜２５であるIGZO膜を形成する。IGZO膜は、用途に応じた厚さで形成してよいが、ここでは、３０ｎｍ形成した例を挙げて説明する。第２の実施形態に係る半導体デバイスの製造方法においては、酸化物半導体膜形成工程では、基板１０の全体を覆うのではなく、ソース電極層６２及びドレイン電極層６３上のみを覆い、ソース電極層６２とドレイン電極層６３との間に挟まれた基板１０が露出した領域は、酸化物半導体膜２５を形成せず、そのまま基板１０が露出した状態を保つようにする。これにより、基板１０上に段差が形成される。
【００７５】
なお、ソース電極層６２、ドレイン電極層６３及び酸化物半導体膜２５は、フォトリソグラフィ法及びエッチング法を用いて、図４Ａに示すようなパターニングを行うようにしてよい。
【００７６】
図４Ｂは、第２の実施形態に係る半導体デバイスの製造方法の薄膜・厚膜領域形成工程の一例を示した図である。薄膜・厚膜領域形成工程においては、酸化物半導体膜２５の一種であるIGZO膜を２０ｎｍ成膜する。図４Ａに示した酸化物半導体膜形成工程において、酸化物半導体膜２５が３０ｎｍ形成されているソース電極層６２及びドレイン電極層６３上の領域と、基板１０が露出した中央領域では、約３０ｎｍの段差があるので、IGZO膜を２０ｎｍ成膜することにより、ソース電極層６２及びドレイン電極層６３上には厚膜領域２７、２８が形成され、基板１０が露出した領域上には薄膜領域２６が形成される。ここでは、薄膜領域の厚さは２０ｎｍとなり、厚膜領域の厚さは５０ｎｍとなる。
【００７７】
なお、薄膜・厚膜形成工程においては、種々の成膜方法を用いてIGZO膜からなる薄膜領域２６及び厚膜領域２７、２８を形成してよいが、例えば、スパッタ法、各種蒸着法又は塗布成膜法等を用いて形成してもよい。
【００７８】
図４Ｃは、第２の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程の一例を示した図である。エネルギービーム照射工程においては、薄膜領域２６と厚膜領域２７、２８を有する酸化物半導体膜２５の表面に、エネルギービームの一種であるパルス光を照射する。パルス光としては、例えば、波長３０８ｎｍのXeClエキシマレーザを用いてもよく、図４Ｃに示すように、IGZO膜に向かってパルス光を照射する。なお、パルス光の条件は、第１の実施形態に係る半導体デバイスの製造方法における条件を適用してもよいし、その他の適切な条件を適用してもよい。また、XeClエキシマレーザのパルス光以外に、その他のレーザ光、フラッシュランプ、レーザ連続光、プラズマフラッシュ等の種々のエネルギービームを用いることができる。
【００７９】
図４Ｄは、第２の実施形態に係る半導体デバイスの半導体領域が形成された状態の一例を示した図である。
【００８０】
エネルギービーム照射工程において、パルス光のエキシマレーザが照射されたIGZO膜が、図４Ｄに示すように、薄膜領域２６は温度上昇により改質されて改質領域２６ａとなり、また、厚膜領域２７、２８は薄膜領域２６よりも高い温度上昇により薄膜領域２６の抵抗率よりも低い抵抗率の低抵抗領域２７ａ、２８ａに改質される。
【００８１】
図４Ｅは，第２の実施形態に係る半導体デバイスの製造方法において、デバイス形成工程の一例を示した図である。デバイス形成工程においては、改質領域２６ａをチャネル領域とし、低抵抗領域２７ａをソース領域、低抵抗領域２８ａをドレイン領域として構成し、具体的な半導体デバイスを形成する。これにより、第２の実施形態に係る半導体デバイスが完成する。第２の実施形態に係る半導体デバイスにおいては、トップゲート・ボトムコンタクト構造のTFTが完成する。具体的には、エネルギービームの照射により改質した酸化物半導体膜２５ａ上にゲート絶縁膜３１が形成され、ゲート絶縁膜３１上にゲート電極４０が形成され、TFTが完成する。
【００８２】
以上のような第２の実施形態に係る半導体デバイス及びその製造方法によれば、良質な酸化物半導体２５ａのチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率のソース・ドレイン領域が形成されていて、オン電流が高く、移動度が高く、信頼性が良く、ヒステリシス性が小さい良好な電気特性を実現する薄膜デバイスの実現を可能にする。また、良質な酸化物半導体２５ａのチャネル領域を形成する工程とソース・ドレイン領域の抵抗率を、チャネル領域の抵抗率よりも低くする工程を一つの工程で同時に行うことができ、再現性・歩留りよく良好な電気特性の薄膜半導体デバイスの製造を可能にする。する。また、遮光膜等がなくてもソース・ドレイン領域を選択的に低抵抗率化することが可能となり、種々の形態の半導体デバイスを構成することができる。
【００８３】
〔第３の実施形態〕
以下、本発明の第３の実施形態に係る半導体デバイス及びその製造方法を、図５Ａ〜図５Ｄを参照して説明する。なお、第３の実施形態において、第１の実施形態に係る半導体デバイス及びその製造方法と同様の形状及び構成を有する同一の構成要素には、第１の実施形態と同一の参照番号を付し、その説明を省略する。
【００８４】
この図５Ａ〜図５Ｄは、第３の実施形態に係る半導体デバイスの製造方法の一例を示した図であり、TFT（ボトムゲート・トップコンタクト構造）の一連の製造方法を示した工程図である。
【００８５】
図５Ａは、第３の実施形態に係る半導体デバイスの製造方法のゲート電極形成工程から薄膜・厚膜形成工程までをまとめて省略して示した図である。
【００８６】
ゲート電極形成工程においては、基板１０上に成膜とパターニングによりゲート電極４１を形成する。
【００８７】
ゲート電極形成工程の後には、ゲート絶縁膜形成工程を行う。ゲート絶縁膜形成工程においては、ゲート電極４１上にゲート絶縁膜３２を形成する。
【００８８】
ゲート絶縁膜形成工程の後には、酸化物半導体膜形成工程を行う。酸化物半導体膜形成工程においては、ゲート絶縁膜３２上の全体に、所定厚さの酸化物半導体膜２０を形成する。なお、酸化物半導体膜２０には、第１の実施形態で説明したように、チャネル材料となり得る種々の酸化物半導体材料が用いられてよいが、ここでは、酸化物半導体膜２０にIGZO膜を用いた例を挙げて説明する。酸化物半導体膜２０は、例えば、厚さ５０ｎｍで形成されてもよい。
【００８９】
酸化物半導体膜形成工程の後には、薄膜・厚膜形成工程を行う。薄膜・厚膜形成工程においては、フォトリソグラフィ法及びエッチング法を用いて、図５Ａに示すように、IGZO膜に薄膜領域２１と厚膜領域２２、２３を形成する。ここで、例えば、エッチング深さを３０ｎｍとし、薄膜領域２１の厚さを２０ｎｍ、厚膜領域２２、２３の厚さを５０ｎｍとする。これにより、ゲート絶縁膜３２上に、厚さが異なる薄膜領域２１と厚膜領域２２、２３を有する酸化物半導体膜２０が形成される。
【００９０】
図５Ｂは、第３の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程の一例を示した図である。エネルギービーム照射工程においては、例えば、波長３０８ｎｍのXeClエキシマレーザのパルス光を、図５Ｂに示すように、IGZO膜に向かって照射する。なお、エネルギービームの種類や条件は、第１の実施形態において説明した内容を適用することができる。
【００９１】
図５Ｃは、第３の実施形態に係る半導体デバイスの半導体領域が形成された状態の一例を示した図である。パルス光のエキシマレーザが照射されたIGZO膜において、図５Ｃに示すように、薄膜領域２１は温度上昇により改質されて改質領域２１ａとなり、また、厚膜領域２２、２３は薄膜領域２１よりも高い温度上昇により薄膜領域２１の抵抗率よりも低い抵抗率を有する低抵抗領域２２ａ、２３ａになる。
【００９２】
図５Ｄは、第３の実施形態に係る半導体デバイスの製造方法のデバイス形成工程及び完成した半導体デバイスの一例を示した図である。
【００９３】
デバイス形成工程においては、まず、改質した酸化物半導体２０ａの上に層間絶縁膜５１を成膜する。続いて、ソース電極６４及びドレイン電極６５を形成する。このとき、電気信号の入出力を行うために、ゲート絶縁膜３２や層間絶縁膜５１の一部をエッチングし、ゲート電極４１とソース電極６４及びドレイン電極６５の一部を開口し、開口に配線金属材料を充填する。これにより、図５Ｄに示すTFTが製造される。このTFTは、改質領域２１ａがチャネル領域として、低抵抗領域２２ａ、２３ａがソース・ドレイン領域として構成される。
【００９４】
以上のような第３の実施形態によれば、良質な酸化物半導体２０ａのチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率のソース・ドレイン領域が形成されていて、オン電流が高く、移動度が高く、信頼性が良く、ヒステリシス性が小さい良好な電気特性を有する薄膜デバイスを実現することができる。また、良質な酸化物半導体２０ａのチャネル領域を形成する工程と、ソース・ドレイン領域の抵抗率をチャネル領域の抵抗率よりも低くする工程を一つの工程で同時に行うことができ、再現性・歩留りよく良好な電気特性の薄膜デバイスの製造を可能にする。また、遮光膜等がなくても、ソース・ドレイン領域を選択的に低抵抗率化することができる。また、ボトムゲート構造であってもパルス光照射工程数を増加させることなく、良質な酸化物半導体２０ａのチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率のソース・ドレイン領域を形成することができる。
【００９５】
〔第４の実施形態〕
以下、本発明の第４の実施形態を、図６Ａ〜図６Ｄを参照して説明する。
【００９６】
図６Ａ〜図６Ｄは、第４の実施形態に係る半導体デバイスの製造方法の一例を示した図であり、TFT（ボトムゲート・ボトムコンタクト構造）の一連の製造方法を示した工程図である。
【００９７】
図６Ａは、第４の実施形態に係る半導体デバイスの製造方法のゲート電極形成工程から酸化物半導体膜形成工程までをまとめて省略して示した図である。なお、第４の実施形態において、第１及び第２の実施形態に係る半導体デバイスと同様の形状及び構成を有する構成要素については、第１及び第２の実施形態と同一の参照符号を付し、その説明を省略する。
【００９８】
まず、ゲート電極形成工程においては、基板１０上に成膜とパターニングによりゲート電極４１を形成する。続いて、ゲート絶縁膜形成工程においては、ゲート電極４１上にゲート絶縁膜３２を成膜して形成する。次に、ソース・ドレイン電極形成工程においては、ソース電極層６２及びドレイン電極層６３を成膜する。次に、酸化物半導体膜形成工程においては、酸化物半導体膜２５であるIGZO膜を、ソース電極層６２及びドレイン電極層６３上に３０ｎｍ形成する。このとき、ソース電極層６２とドレイン電極層６３との間にあるゲート絶縁膜３２が露出した領域には、酸化物半導体膜２５は形成しないようにする。
【００９９】
なお、ソース電極層６２、ドレイン電極層６３及び酸化物半導体膜２５は、フォトリソグラフィ法及びエッチング法を用いて、図６Ａに示すようにパターニングして形成する。
【０１００】
図６Ｂは、第４の実施形態に係る半導体デバイスの製造方法の薄膜・厚膜領域形成工程の一例を示した図である。薄膜・厚膜領域形成工程においては、酸化物半導体膜２５であるIGZO膜を２０ｎｍ成膜する。図６Ａにおいて、ゲート絶縁膜３２が露出した領域と、酸化物半導体膜２５が形成された領域は、約３０ｎｍの段差が存在するので、この上に酸化物半導体膜２５を２０ｎｍ成膜することにより、薄膜領域２６と厚膜領域２７、２８が形成される。薄膜領域２６の厚さは２０ｎｍ、厚膜領域２７、２８の厚さは５０ｎｍとなる。
【０１０１】
図６Ｃは、第４の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程の一例を示した図である。エネルギービーム照射工程においては、例えば、波長３０８ｎｍのXeClエキシマレーザのパルス光を、図６Ｃに示すように、IGZO膜に向かって照射する。エネルギービームを用途に応じて種々変更してよい点は、実施形態１に係る半導体デバイスの製造方法と同様である。
【０１０２】
図６Ｄは、第４の実施形態に係る半導体デバイスが完成した状態を示した図である。図６Ｃに示したエネルギービーム照射工程でパルス光のエキシマレーザが照射されたIGZO膜において、図６Ｄに示すように、薄膜領域２６は温度上昇により改質されて改質領域２６ａとなり、また、厚膜領域２７、２８は薄膜領域２６よりも高い温度上昇により薄膜領域２６の抵抗率よりも低い抵抗率の低抵抗領域２７ａ、２８ａを有する酸化物半導体膜２５ａに変化している。
【０１０３】
これにより、第４の実施形態に係る半導体デバイスとして、図６Ｄに示すTFTが製造される。このTFTは、改質領域２６ａをチャネル領域として、低抵抗領域２７ａ、２８ａをソース・ドレイン領域として構成される。
【０１０４】
以上のように、第４の実施形態に係る半導体デバイスによれば、良質な酸化物半導体２５ａのチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率のソース・ドレイン領域が形成されていて、オン電流、キャリア移動度及び信頼性が高く、ヒステリシス性が小さい良好な電気特性を実現する薄膜半導体デバイスの実現が可能となる。また、良質な酸化物半導体２５ａのチャネル領域を形成する工程と、ソース・ドレイン領域の抵抗率をチャネル領域の抵抗率よりも低くする工程を一つの工程で同時に行うことができ、再現性・歩留りよく良好な電気特性の薄膜半導体デバイスの製造を可能にする。また、遮光膜等がなくても、ソース・ドレイン領域を選択的に低抵抗率化することができる。また、ボトムゲート構造であってもパルス光照射工程数を増やすことなく、良質な酸化物半導体２５ａのチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率のソース・ドレイン領域を形成することが可能となる。
【０１０５】
〔第５の実施形態〕
以下、本発明の第５の実施形態に係る半導体デバイス及びその製造方法を、図７Ａ〜図７Ｄを参照して説明する。
【０１０６】
図７Ａ〜図７Ｄは、第５の実施形態に係る半導体デバイスの製造方法の一例を示した図であり、TFT（トップゲート・トップコンタクト構造）の一連の製造方法を示した工程図である。なお、第５の実施形態において、第１の実施形態に係る半導体デバイス及びその製造方法と同様の形状、構成を有する同一の構成要素には、実施形態１と同一の参照符号を付し、その説明を省略するものとする。
【０１０７】
図７Ａは、第５の実施形態に係る半導体デバイスの製造方法の薄膜・厚膜形成工程の一例を示した図である。まず、薄膜・厚膜形成工程においては、基板１０上に酸化物半導体膜２０を５０ｎｍ成膜する。ここで、酸化物半導体膜５０は、IGZO膜である例を挙げて説明するが、第１の実施形態で説明したように、用途に応じて種々の酸化物半導体５０を用いることができる。
【０１０８】
酸化物半導体膜５０として、IGZO膜を成膜した後、フォトリソグラフィ法及びエッチング法を用いて、酸化物半導体膜５０から薄膜領域２１となる部分をエッチング除去し、薄膜領域２１と厚膜領域２２、２３を形成する。
【０１０９】
なお、第１の実施形態においては、理解の容易のため、酸化物半導体膜形成工程と、薄膜・厚膜領域形成工程を分けて示していたが、本実施形態においては、酸化物半導体膜形成工程の図示は省略している。
【０１１０】
図７Ｂは、第５の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程の一例を示した図である。第５の実施形態に係る半導体デバイスの製造方法においては、パルス光をIGZO膜に照射する点では、第１の実施形態に係る半導体デバイスの製造方法と同様であるが、パルス光にXe（キセノン）フラッシュランプを用いる点で、実施形態１と異なっている。Xe（キセノン）フラッシュランプは、紫外線領域から赤外線領域まで連続したスペクトルを示すが、例えば、200〜1500nmの波長を含むフラッシュランプを用いることにより、IGZO膜が吸収することができる。
【０１１１】
このように、第５の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程においては、フラッシュランプをIGZO膜に向かって照射する。
【０１１２】
ここで、例えば、パルス光の照射面積は５０ｍｍ×５０ｍｍとし、照射領域に対し、１回パルス光を照射する。第５の実施形態で用いるパルス光の照射時間については、例えば、パルス幅を１ｍｓｅｃとしてもよい。
【０１１３】
尚、パルス幅については例示であり、１ｍｓｅｃに限定されることはない。このパルス幅については、酸化物半導体膜２０が周囲の温度以上になるパルス幅以上であり、且つ厚膜領域の抵抗率が薄膜領域の抵抗率より低くなるパルス幅に設定すればよい。
【０１１４】
また、パルス光のパルス幅については、基板１０から酸化物半導体膜２０が剥離する、基板１０が収縮する、基板１０が曲がる、等の基板損傷が発生しないパルス幅以下であればよい。具体的には、パルス幅０．００１〜１００ｍｓｅｃであることが好ましい。
【０１１５】
但し、好ましいパルス幅の値は、酸化物半導体膜２０の元素構成、成膜方法、膜質、照射光に対する吸収率、薄膜領域２１及び厚膜領域２２、２３の厚さによって大きく変化することから、用いる酸化物半導体膜２０やパルス光によって適宜設定すればよい。
【０１１６】
また、好ましいパルス幅は、基板１０の熱伝導率、照射光に対する吸収率等によっても大きく変化することから、用いる基板１０によって適宜設計すればよい。
【０１１７】
フラッシュランプのパルス光の照射強度は、例えば、１０Ｊ／ｃｍ2としてもよい。なお、この照射強度の値は例示であり、１０Ｊ／ｃｍ2に限定されるものではない。照射強度については、酸化物半導体膜２０が周囲の温度以上になる照射強度以上であり、且つ厚膜領域２２、２３の抵抗率が薄膜領域２１の抵抗率より低くなる照射強度であればよい。
【０１１８】
また、照射強度については、基板１０から酸化物半導体膜２０が剥離する、基板１０が収縮する、基板１０が曲がる、等の基板損傷が発生しないパルス幅以下であればよい。具体的には、照射強度０．０１〜５００Ｊ／ｃｍ２であることが好ましい。
【０１１９】
但し、好ましい照射強度の値は、酸化物半導体膜２０の元素構成、成膜方法、膜質、照射光に対する吸収率、薄膜領域２１及び厚膜領域２２、２３の厚さによって大きく変化することから、用いる酸化物半導体膜２０やパルス光によって適宜設定すればよい。
【０１２０】
好ましい照射面積、照射回数についても、酸化物半導体膜２０の元素構成、成膜方法、膜質、照射光に対する吸収率、薄膜領域２１及び厚膜領域２２、２３の厚さによって大きく変化することから、用いる酸化物半導体膜２０やパルス光によって適宜設定すればよい。
【０１２１】
また、好ましい照射面積、照射回数は、基板１０の熱伝導率、照射光に対する吸収率等によっても大きく変化することから、用いる基板１０も考慮して適宜設計すればよい。
【０１２２】
パルス光の照射条件を制御することにより、酸化物半導体膜２０の上昇した熱を基板１０に伝えることを抑制することができる。従って、基板１０には、ガラス基板又は樹脂基板を用いることができる。
【０１２３】
図７Ｃは、第５の実施形態に係る半導体デバイスの半導体領域が完成した状態を示した図である。パルス光のフラッシュランプが照射されたIGZO膜において、図７Ｃに示すように、薄膜領域２１は温度上昇により改質されて改質領域２１ｂに変化し、また、厚膜領域２２、２３は薄膜領域２１の抵抗率よりも低い抵抗率の低抵抗領域２２ｂ、２３ｂに変化する。つまり、酸化物半導体膜２０は、改質領域２１ｂと低抵抗領域２２ｂ、２３ｂを有する酸化物半導体膜２０ｂに変化する。
【０１２４】
ここで、厚膜領域２２、２３の抵抗率が薄膜領域２１の抵抗率より低くなるのは、厚膜領域２２、２３のパルス光のフラッシュランプ照射による温度上昇が、薄膜領域２１のパルス光のフラッシュランプ照射による温度上昇より高いことから、厚膜領域２２、２３の方が温度上昇起因の酸素欠損がより多く生じ、キャリア密度がより上昇するためである。また、厚膜領域２２、２３のパルス光のフラッシュランプ照射による温度上昇の方が高いのは、厚膜領域２２、２３の熱容量が薄膜領域２１の熱容量より大きいことから、基板１０方向への熱伝導による温度低下が薄膜領域２１より遅いためである。これらの点は、レーザ光をパルス光として用いた第１の実施形態に係る半導体デバイスの製造方法と同様であり、パルス光の種類が変わっても、同様の現象を利用して改質領域２１ｂと低抵抗領域２２ｂ、２３ｂを形成することができることが分かる。
【０１２５】
なお、第５の実施形態では、IGZO膜の薄膜領域２１、厚膜領域２２、２３をそれぞれ２０ｎｍ、５０ｎｍとしたが、これらは例示であり、これらに限定されるものではない。厚膜領域２２、２３の抵抗率が、薄膜領域２１の抵抗率より低くなるように厚膜領域２２、２３と薄膜領域２１の膜厚を適宜設計すればよい。具体的には、薄膜領域２１、厚膜領域２２、２３共に膜厚が１〜３０００ｎｍであることが好ましい。
【０１２６】
図７Ｄは、第５の実施形態に係る半導体デバイスの製造方法のデバイス形成工程及び完成した半導体デバイスの一例を示した図である。デバイス形成工程においては、半導体デバイスの形成に必要な工程を行う。デバイス形成工程においては、まず、IGZO膜を所望の形状にパターニングする。続いてゲート絶縁膜３０を成膜する。続いて、ゲート電極４０を成膜し、パターニングする。
【０１２７】
デバイス形成工程において、次に、層間絶縁膜５０を成膜する。続いてソース電極６０及びドレイン電極６１を形成する。このとき、電気信号の入出力を行うために、ゲート絶縁膜３０や層間絶縁膜５０の一部をエッチングし、ゲート電極４０とソース電極６０及びドレイン電極６１の一部を開口する。そして、開口部に配線金属材料を充填する。これにより、図７Ｄに示すようなTFTが製造される。このTFTは、改質領域２１ｂをチャネル領域とし、低抵抗領域２２ｂ、２３ｂをソース・ドレイン領域として構成される。
【０１２８】
以上のような第５の実施形態に係る半導体デバイス及びその製造方法によれば、良質な酸化物半導体２０ｂのチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率のソース・ドレイン領域が形成されていて、オン電流が高く、キャリア移動度が高く、信頼性が良く、ヒステリシス性が小さい良好な電気特性を有する薄膜半導体デバイスの実現を可能にすることができる。また、良質な酸化物半導体２０ｂのチャネル領域を形成する工程と、ソース・ドレイン領域の抵抗率をチャネル領域の抵抗率よりも低くする工程とを一つの工程で同時に行うことができ、再現性・歩留りよく良好な電気特性の薄膜デバイスの製造を可能にする。また、遮光膜等がなくてもソース・ドレイン領域を選択的に低抵抗率化することができ、種々の形態の半導体デバイスを構成することができる。
【０１２９】
以上、本発明の好ましい実施形態について詳説したが、本発明は、上述した実施形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
【産業上の利用可能性】
【０１３０】
本発明は、チャネル領域と低抵抗領域を有する半導体デバイス全般に利用することができる。
【符号の説明】
【０１３１】
１０    基板
２０、２０ａ、２５、２５ａ    酸化物半導体膜
２１、２６    薄膜領域
２２、２３、２７、２８    厚膜領域
２１ａ、２１ｂ、２６ａ    改質領域
２２ａ、２２ｂ、２３ａ、２３ｂ、２７ａ、２８ａ    低抵抗領域
３０、３１、３２    ゲート絶縁膜
４０、４１    ゲート電極
５０、５１    層間絶縁膜
６０、６２、６４    ソース電極
６１、６３、６５    ドレイン電極
【図１Ａ】
0005576814.tif 000002
【図１Ｂ】
0005576814.tif 000003
【図１Ｃ】
0005576814.tif 000004
【図１Ｄ】
0005576814.tif 000005
【図１Ｅ】
0005576814.tif 000006
【図２】
0005576814.tif 000007
【図３】
0005576814.tif 000008
【図４Ａ】
0005576814.tif 000009
【図４Ｂ】
0005576814.tif 000010
【図４Ｃ】
0005576814.tif 000011
【図４Ｄ】
0005576814.tif 000012
【図４Ｅ】
0005576814.tif 000013
【図５Ａ】
0005576814.tif 000014
【図５Ｂ】
0005576814.tif 000015
【図５Ｃ】
0005576814.tif 000016
【図５Ｄ】
0005576814.tif 000017
【図６Ａ】
0005576814.tif 000018
【図６Ｂ】
0005576814.tif 000019
【図６Ｃ】
0005576814.tif 000020
【図６Ｄ】
0005576814.tif 000021
【図７Ａ】
0005576814.tif 000022
【図７Ｂ】
0005576814.tif 000023
【図７Ｃ】
0005576814.tif 000024
【図７Ｄ】
0005576814.tif 000025