【事件の表示】
　特願２０１５−５４７４７４「スマートピクセル照明及びディスプレイのマイクロコントローラ」拒絶査定不服審判事件〔平成２６年６月２６日国際公開、ＷＯ２０１４／０９９４９９、平成２８年３月１７日国内公表、特表２０１６−５０８２３１、請求項の数（２０）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　この審判事件に関する特許出願（以下、「本願」という。）は、２０１２年（平成２４年）１２月１７日にアメリカ合衆国でされた特許出願に基づくパリ条約の優先権を主張して平成２５年１２月１０日にされた国際特許出願である。その後、平成２７年７月２２日及び平成２８年１０月４日に特許請求の範囲についての補正がされ、平成２９年２月８日付けで拒絶査定（以下、「原査定」という。）がされ、同１３日に査定の謄本が送達された。
　これに対して、同年６月１２日に拒絶査定不服審判が請求され、同時に特許請求の範囲についての補正がされた。
第２　本願に係る発明
　本願の特許請求の範囲の請求項１ないし請求項２０に係る発明（以下、「本願発明１」ないし「本願発明２０」という。）は、本願の特許請求の範囲の請求項１ないし請求項２０に記載された事項により特定される以下のとおりのものである。
「【請求項１】
　発光ダイオード（ＬＥＤ）デバイスアレイと、
　前記ＬＥＤデバイスアレイを切り替えて駆動するマイクロコントローラアレイと、
　を備え、前記ＬＥＤデバイスアレイ及び前記マイクロコントローラアレイは、基板の同じ側に接合され、前記マイクロコントローラアレイのマイクロコントローラの数は、前記ＬＥＤデバイスアレイのＬＥＤデバイスの数より少なく、前記マイクロコントローラアレイの各マイクロコントローラは、複数のピクセルと電気的に接続しているマイクロチップであり、各ピクセルの複数のＬＥＤデバイスを切り替えて駆動し、前記マイクロコントローラアレイの各マイクロコントローラは、１〜１００μｍの最大長寸法又は１〜１００μｍの最大幅寸法を有する、発光アセンブリ。
　【請求項２】
　各マイクロコントローラ及び各ＬＥＤデバイスは、インジウム、金、銀、銅又はそれらの合金によって、前記基板に接合される、請求項１に記載のアセンブリ。
　【請求項３】
　前記マイクロコントローラアレイの各マイクロコントローラは、１〜１００μｍの最大長寸法及び１〜１００μｍの最大幅寸法を有する、請求項１に記載のアセンブリ。
　【請求項４】
　前記ＬＥＤデバイスアレイの各ＬＥＤデバイスは、１〜１００μｍの最大長又は最大幅寸法を有する、請求項１に記載のアセンブリ。
　【請求項５】
　前記ＬＥＤデバイスアレイは、前記基板の前記同じ側の上にある配線と電気的に接続されたランディングパッドに接合される、請求項１に記載のアセンブリ。
　【請求項６】
　前記マイクロコントローラアレイの各マイクロコントローラは、１つ以上の入力回路及び少なくとも１つの出力回路を含む、請求項１〜５のいずれか一項に記載のアセンブリ。
　【請求項７】
　１つ以上の入力回路の少なくとも１つは、容量性記憶モジュールに接続する、請求項６に記載のアセンブリ。
　【請求項８】
　前記出力回路は、アナログ駆動回路を含む、請求項６に記載のアセンブリ。
　【請求項９】
　前記１つ以上の入力回路の少なくとも１つは、アナログデジタル変換器を更に含む、請求項６に記載のアセンブリ。
　【請求項１０】
　前記入力回路の前記アナログデジタル変換器は、データ記憶モジュールに接続する、請求項９に記載のアセンブリ。
　【請求項１１】
　前記マイクロコントローラアレイの各マイクロコントローラは、デジタル論理を含み、前記デジタル論理は、入力論理ブロックと、出力論理ブロックと、データ記憶モジュールと、を含む、請求項１に記載のアセンブリ。
　【請求項１２】
　前記データ記憶モジュールは、ランダムアクセスメモリの少なくとも１つのバンクを含む、請求項１１に記載のアセンブリ。
　【請求項１３】
　ランダムアクセスメモリの前記少なくとも１つのバンクは、スタティックランダムアクセスメモリを含む、請求項１２に記載のアセンブリ。
　【請求項１４】
　ランダムアクセスメモリの前記少なくとも１つのバンクは、ダイナミックランダムアクセスメモリを含む、請求項１２に記載のアセンブリ。
　【請求項１５】
　前記基板を介して前記マイクロコントローラアレイに接続するデータドライバと、
　前記基板を介して前記マイクロコントローラアレイに接続する走査ドライバと、
　を更に備える、請求項１に記載のアセンブリ。
　【請求項１６】
　前記データドライバに接続するタイミングコントローラを更に備え、前記タイミングコントローラは、前記走査ドライバに対して、ディスプレイパネルの第１の行に現在のデータフレームにおいてリフレッシュさせないように合図し、前記ディスプレイパネルの第２の行に前記現在のデータフレームにおいてリフレッシュさせるように合図することが動作可能である、請求項１５に記載のアセンブリ。
　【請求項１７】
　各マイクロコントローラ及び各ＬＥＤデバイスは、前記マイクロコントローラアレイ及び前記ＬＥＤデバイスアレイを電気的に接続する配線に電気的に接続されたランディングパッドに接合される、請求項１に記載のアセンブリ。
　【請求項１８】
　前記マイクロコントローラアレイにおける複数のマイクロコントローラは、前記複数のマイクロコントローラ間でデータを交換する外部通信モジュールを含む、請求項１に記載のアセンブリ。
　【請求項１９】
　前記基板は照明基板である、請求項１に記載のアセンブリ。
　【請求項２０】
　センサデバイスを更に備え、前記センサデバイスは、熱センサ、光センサ又は圧力センサのうちの１つ以上を含む、請求項１に記載のアセンブリ。」
　なお、本願発明２ないし本願発明２０は、いずれも本願発明１の構成を全て含む。
第３　原査定の概要
　本願発明１ないし本願発明２０は、いずれも、後記の引用文献１、引用文献３又は引用文献４に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　本願発明１ないし本願発明２０は、いずれも、後記の引用文献１、引用文献３又は引用文献４に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　引用文献１：国際公開第２０１２／１０８８９０号
　　引用文献３：特開２００５−００３６９６号公報
　　引用文献４：国際公開第０３／０２３７４５号
第４　引用文献に記載された発明等
１　引用文献１
（１）引用文献１の記載
　引用文献１には、以下の記載がある。下線は、当審が付した。原文の引用の後に記載した日本語訳は、引用文献１に対応する公表特許公報（特表２０１４−５１１４９９号公報）を参考にして当審が作成した。
ア　（第１ページ第１７行ないし第１９行）
「
The present invention relates to digital display apparatus having 
a substrate with
chiplets for controlling 
pixels in the display.
「
本発明はディスプレイ内のピクセルを制御するための
チップレットを備える基板を有するデジタルディスプレイ装置に関する。
イ　（第８ページ第１７行ないし第２９行）
「
Referring to FIGS. 1 and 2,
invention, 
a digital display device and system includes a display 
substrate 10 having a display area 11 on a process side 9 of the 
display substrate 10. An array of pixels 30 is formed on the display
substrate 10 process side 9 in the display area 11 , each pixel 30 
including a first electrode 12, one or more layers 14 of light-
emitting material located over the first electrode 12, and a second 
electrode 16 located over the one or more layers 14 of light-
emitting material,
current provided by the first and second electrodes 12, 16 through 
the one or more layers of light-emitting material 14. 
The layers 12,
14 and 16 define a pixel 30, for example an organic light-emitting 
diode 15, in the areas where all three layers 12, 14, 16 overlap
current can flow through the one or more layers 14 of light-emitting
material from the electrodes 12, 16.」
「
図１及び図２を参照すると、
デジタルディスプレイデバイス及びシステムはディスプレイ基板１０を備え、ディスプレイ基板は、ディスプレイ基板１０のプロセス面９上に表示エリア１１を有する。ディスプレイ基板１０のプロセス面９の表示エリア１１内にピクセル３０のアレイが形成され、各ピクセル３０は第１の電極１２と、第１の電極１２の上方に位置する１つ又は複数の発光材料層１４と、１つ又は複数の発光材料層１４の上方に位置する第２の電極１６とを含み、
層１２、１４及び１６は、３つ全ての層１２、１４、１６が重なり合うエリア内でピクセル３０、例えば、有機発光ダイオード１５を画定し、
ウ　（第８ページ第３０行ないし第９ページ第１７行）
「
A plurality of chiplets 20 is located on the display substrate 10 
process side 9 in the display area 11, each chiplet 20 including a 
chiplet substrate 28 separate and distinct from the display 
substrate 10. One or more electrode and signal connection pads 24 
are formed over the chiplet substrate 28. As shown in FIG, 3, each 
chiplet 20 includes one or more pixel circuits 22 formed in the 
chiplet 20 and electrically connected through the electrode 
connection pads 24 to at least one electrode connector 32 and 
electrically connected through the signal connection pads 24 for 
receiving one or more digital luminance values in a digital image 
signal provided by a controller 40 external to the display area 11. 
Each pixel circuit 22 includes a digital luminance value converter 
circuit 29 (see FIG. 3)
luminance value to a pixel driving signal that controls the 
luminance of the pixel 30 connected to the at least one electrode 
connector 32. 
As shown in FIG. 2, a plurality of electrode 
connectors 32 can be formed on the display substrate 10 on process 
side 9 in the display area 11 to electrically connect the first or 
second electrodes 12, 16 to electrode connection pads 24. FIG. 1 
shows that a plurality of signal connectors 34 can transmit digital 
image signals from the controller 40 to a signal connection pad 24 
on a chiplet 20 or from a signal connection pad 24 one chiplet 20 to
a signal connection pad 24 on another chiplet 20.
signal connector 34 is externally accessible from the digital 
display device for receiving the digital image signal.」
「
ディスプレイ基板１０のプロセス面９の表示エリア１１内に複数のチップレット２０が位置し、各チップレット２０はディスプレイ基板１０とは別個の異なるチップレット基板２８を含む。チップレット基板２８の上方に１つ又は複数の電極及び信号接続パッド２４が形成される。図３に示されるように、各チップレット２０は１つ又は複数のピクセル回路２２を含み、ピクセル回路はチップレット２０内に形成され、電極接続パッド２４を通して少なくとも１つの電極コネクタ３２に電気的に接続され、表示エリア１１の外部にあるコントローラー４０によって与えられるデジタル画像信号において１つ又は複数のデジタル輝度値を受信するために信号接続パッド２４を通して電気的に接続される。各ピクセル回路２２は、
デジタル輝度値コンバーター回路２９（図３を参照）を含む。図２に示されるように、複数の電極コネクタ３２がディスプレイ基板１０のプロセス面９上の表示エリア１１内に形成され、第１の電極１２又は第２の電極１６を電極接続パッド２４に電気的に接続することができる。図１は、複数の信号コネクタ３４が、コントローラー４０からチップレット２０上の信号接続パッド２４に、又はチップレット２０上の信号接続パッド２４から別のチップレット２０上の信号接続パッド２４に、デジタル画像信号を送信できることを示す。
エ　（第９ページ第１８行ないし最終行）
「As shown in FIGS. 2 and 3, each chiplet 20 has a chiplet substrate
28 that is independent and separate from the display device 
substrate 10 and is located on process side 9. As used herein, 
distributed over the substrate 10 means that the chiplets 20
located solely around the periphery of the pixel array but 
are 
located
chiplet 20 is located between the pixel 30 and the substrate 10), 
above (that is, the chiplet 20 is located on the opposite side of 
the pixel 30 from the substrate 10), or 
between pixels 30 in the 
display area 11. Each chiplet 20 includes pixel circuits 22, for 
example including a store-and-forward circuit 26 and a pixel driver 
circuit 31. Connection pads 24 can be formed on the surface of the 
chiplets 20 to connect the chiplets to the pixels 30 through 
electrode connectors 32.
assist in photolithographically forming electrical connections e.g. 
electrode and signal connectors 32, 34, with the connection pads 24.
Preferably, chiplet interconnection busses are formed in a single 
wiring layer at least partially above the chiplets 20.」
「図２及び図３に示されるように、各チップレット２０は、ディスプレイデバイス基板１０から独立した別個のチップレット基板２８を有する。チップレット基板２８はプロセス面９上に位置する。本明細書において用いられるときに、
「基板１０の上方に分散配置される」という表現は、チップレット２０が、
表示エリア１１内のピクセル３０間に位置することを意味する。各チップレット２０は、例えば、蓄積転送回路２６及びピクセルドライバー回路３１を含む、回路部２２を含む。電極コネクタ３２を介してチップレットをピクセル３０に接続するために、チップレット２０の表面上に接続パッド２４を形成することができる。
オ　（第１０ページ第１行ないし第１２行）
「Referring to FIG. 3, in one embodiment of the present invention, 
the digital image signal is a serial signal transmitted on a serial 
signal connector (e.g. 34) and each pixel circuit 22A and 22B 
located respectively on chiplets 20A and 20B includes one or more 
store-and-forward circuits 26 having an input 27A and an output 27B.
The store-and-forward circuit 26 can include, for example a D flip-
flop controlled by a clock. In a further embodiment of the present 
invention, 
the input 27A of a store-and-forward circuit 26 in a 
pixel circuit 22B in a first chiplet 20B is connected to the output 
27B of a pixel circuit 22A in a first chiplet 20A to form a serial 
shift register.
chiplet 20A and the second pixel circuit 26 can be in the second 
chiplet 20B different from the first chiplet 20A. 
Multiple store-
and-forward circuits 26 can form a serial shift register 25 that 
spans multiple chiplets 20.
「図３を参照すると、本発明の一実施形態では、デジタル画像信号は、シリアル信号コネクタ（例えば、３４）上で送信されるシリアル信号であり、チップレット２０Ａ及び２０Ｂ上にそれぞれ位置する各ピクセル回路２２Ａ及び２２Ｂは、入力２７Ａ及び出力２７Ｂを有する１つ又は複数の蓄積転送回路２６を含む。蓄積転送回路２６は、例えば、クロックによって制御されるＤフリップフロップを含むことができる。本発明の更なる実施形態では、
第１のチップレット２０Ｂ内のピクセル回路２２Ｂ内の蓄積転送回路２６の入力２７Ａは、第１のチップレット２０Ａ内のピクセル回路２２Ａの出力２７Ｂに接続され、シリアルシフトレジスタを形成する。
複数の蓄積転送回路２６が、複数のチップレット２０に及ぶシリアルシフトレジスタ２５を形成することができる。
カ　（第１０ページ第２１行ないし第１１ページ第２行）
「A serial buss is one in which data is re-transmitted from one 
circuit to the next on electrically separated electrical 
connections; a parallel buss is one in which data is simultaneously 
broadcast to all of the chiplets on an electrically common 
electrical connection. 
A plurality of serially-connected, store-and 
forward circuits 26 can be included within a chiplet 20 and 
connected to the electrical connections of the serial buss to form 
an independent set of store-and- forward circuits 26 on a single 
serial buss.
connecting a plurality of chiplets 20 in a plurality of sets can be 
employed. It is also possible to connect multiple serial busses to a
chiplet 20 and to include multiple, serially-connected sets of 
store-and-forward circuits 26 within one chiplet 20. As shown in 
FIGS. 1 and 4, chiplets 20 can be arranged in a plurality of rows or
columns. A serial buss can serially connect the chiplets 20 in two 
or more rows. Alternatively, a serial buss can serially connect the 
chiplets in two or more columns.」
「シリアルバスは、電気的に分離された電気的接続において、１つの回路から次の回路にデータが再送されるバスである。パラレルバスは、電気的に共通の電気的接続において、全てのチップレットにデータが同時にブロードキャストされるバスである。
１つのチップレット２０内に複数のシリアルに接続された蓄積転送回路２６を含むことができ、シリアルバスの電気的接続に接続して、単一のシリアルバス上に独立した１組の蓄積転送回路２６を形成することができる。
キ　（第１１ページ第３行ないし第２８行）
「In an embodiment of the present invention, 
a serial buss connects 
a driving device (e.g. a controller 40) to a first store-and-forward
circuit 26 with an electrical conductor (e.g. 34, 35). Each store-
and-forward circuit 26 on the serial buss connects to the next 
store-and-forward circuit 26 with an electrically independent 
electrical conductor, so that all of the electrical conductors can 
communicate different data from one store-and-forward circuit 26 to 
the next at the same time, for example in response to a clock 
signal. The controller 40 provides a first digital luminance value 
and a control signal (e.g. clock) to the first store-and-forward 
circuit 26 connected to the controller 40 that enables the store-
and-forward circuit 26 to store the digital luminance value. Once 
the first store-and-forward circuit 26 has stored the first digital 
luminance value, a second digital luminance value can be provided to
the first store-and-forward circuit 26 at the same time as the first
store-and-forward circuit 26 provides the first digital luminance 
value to a second store-and-forward circuit 26 connected to the 
first store-and-forward circuit 26.
a clock signal) can be provided to all of the store-and-forward 
circuits together or can be propagated from one store-and-forward 
circuit to the next, much as the digital luminance values are 
propagated. 
The first store-and-forward circuit 26 then stores the 
second digital luminance value while the second store-and-forward 
circuit 26 stores the first digital luminance value. The process is 
then repeated with a third digital luminance value and a third 
store-and-forward circuit 26, and so on, so that digital luminance 
values are sequentially shifted from one store-and-forward circuit 
26 to the next. Each chiplet 20 includes one or more store-and-
forward circuits 26 so that the digital luminance values are shifted
from one chiplet 20 to the next.
used herein, provides the same signal to every circuit (or chiplet) 
at the same time.」
「本発明の一実施形態において、
シリアルバスは、電気導体（例えば、３４、３５）を用いて、駆動デバイス（例えば、コントローラー４０）を第１の蓄積転送回路２６に接続する。シリアルバス上の各蓄積転送回路２６は、電気的に独立している電気導体を用いて次の蓄積転送回路２６に接続し、その結果、例えば、１つのクロック信号に応答して、全ての電気導体が、１つの蓄積転送回路２６から次の蓄積転送回路２６に同時に異なるデータを通信することができる。コントローラー４０は、コントローラー４０に接続された第１の蓄積転送回路２６に第１のデジタル輝度値及び制御信号（例えば、クロック）を与え、それにより、蓄積転送回路２６がデジタル輝度値を格納できるようにする。第１の蓄積転送回路２６が第１のデジタル輝度値を格納すると、第１の蓄積転送回路２６が第１のデジタル輝度値を第１の蓄積転送回路２６に接続された第２の蓄積転送回路２６に与えるのと同時に、第１の蓄積転送回路２６に第２のデジタル輝度値を与えることができる。
その後、第１の蓄積転送回路２６は第２のデジタル輝度値を格納し、一方、第２の蓄積転送回路２６は第１のデジタル輝度値を格納する。その後、その過程は、第３のデジタル輝度値及び第３の蓄積転送回路２６を用いて繰り返され、それ以降も同様であり、その結果、１つの蓄積転送回路２６から次の蓄積転送回路２６にデジタル輝度値が順次にシフトされる。各チップレット２０は、１つ又は複数の蓄積転送回路２６を含み、デジタル輝度値が１つのチップレット２０から次のチップレット２０にシフトされるようになる。
ク　（第１２ページ第３行ないし第８行）
「The signal connectors 34, 35 can be connected to connection pads 
24 on the duplets 20. 
Internal chiplet connections 44 can be 
employed to connect each store-and forward circuit 26 to the next in
a serial fashion.
pass through the chiplet 20 from one connection pad 24 to another 
connection pad 24 and thereby connect all of the chiplets in 
parallel, or serially, to a common signal.」
「信号コネクタ３４、３５は、チップレット２０上の接続パッド２４に接続することができる。
内部チップレット接続４４を用いて、各蓄積転送回路２６を次の蓄積転送回路に直列に接続することができる。
ケ　（第１２ページ第３１行ないし第１３ページ第９行）
「
Each chiplet 20 can include pixel circuits 22 for controlling the 
pixels 30 to which the chiplet 20 is connected through connection 
pads 24. The circuitry 22 can include store-and-forward circuits 26 
that store a digital luminance value representing a desired 
luminance for each pixel 30 to which the chiplet 20 is connected in 
a row or column, the chiplet 20 using such value to control either 
the first electrodes or second electrodes connected to the pixel 30 
to activate the pixel 30 to emit light.
generate the pixel driving signal can be active-matrix control 
circuits in various embodiments of the present invention. A wide 
variety of such circuits using an analog charge representing the 
luminance value are known in the art, that include both voltage 
control and current control of an electroluminescent pixel 
element.」
「
各チップレット２０は、ピクセル３０を制御するためのピクセル回路２２を含むことができ、チップレット２０は接続パッド２４を通してピクセル３０に接続される。回路２２は蓄積転送回路２６を含むことができ、蓄積転送回路は、チップレット２０が１つの行又は列内において接続されるピクセル３０ごとの所望の輝度を表すデジタル輝度値を記憶し、チップレット２０は、そのような値を用いて、ピクセル３０に接続される第１の電極又は第２の電極を制御し、ピクセル３０を起動して光を放射する。
コ　（第１４ページ第１７行ないし第１５ページ第２行）
「
In operation, an external source of digital image signals, for 
example from a digital television source or computer, containing 
digital luminance values that describe the desired brightness of 
each of an array of multi- colored pixels, for example red, green, 
and blue or red, green, blue, and white, is communicated to a 
display controller. The display controller transmits the digital 
image signal with suitable control signals (such as a clock or reset
signal) over signal connectors, e.g. a serial buss, to an array of 
chiplets located in a display area. The array of chiplets can 
include storage registers, for example serial shift registers, for 
storing digital luminance values. The stored digital luminance 
values can be converted to analog pixel driving signals with 
digital-to-analog convertors that are then transmitted to pixel 
electrodes controlling an array of pixels, for example organic 
light-emitting diodes, causing the pixels to emit light 
corresponding to the digital luminance values.
images can be displayed by the pixels sequentially using the same 
process. The analog pixel driving signals can form an active-matrix 
control circuit. Alternatively, an array of pixel groups can be 
defined. Each pixel group can be operated as an individual passive-
matrix-controlled pixel array through local row and column 
electrodes controlled by one or more chiplets.」
「
動作時に、例えば、デジタルテレビ信号源又はコンピュータから、多色ピクセル、例えば、赤色、緑色及び青色、又は赤色、緑色、青色及び白色ピクセルのアレイのそれぞれの所望の輝度を示すデジタル輝度値を含む、デジタル画像信号の外部信号源がディスプレイコントローラーに通信される。ディスプレイコントローラーは、デジタル画像信号を適切な制御信号（クロック信号又はリセット信号等）とともに、信号コネクタ、例えば、シリアルバスを介して、表示エリア内に位置するチップレットのアレイに送信する。チップレットのアレイは、デジタル輝度値を記憶するための記憶レジスタ、例えば、シリアルシフトレジスタを含むことができる。記憶されたデジタル輝度値は、デジタル／アナログコンバーターを用いてアナログピクセル駆動信号に変換することができ、その後、その信号は、ピクセル、例えば、有機発光ダイオードのアレイを制御するピクセル電極に送信され、それにより、ピクセルがデジタル輝度値に対応する光を放射する。
サ　（第１６ページ第１９行ないし第２７行）
「According to the present invention, chiplets 20 provide 
distributed pixel control elements over a substrate 10. 
A chiplet 20
is a relatively small integrated circuit compared to the device 
substrate 10
wires, connection pads, passive components such as resistors or 
capacitors, or active components such as transistors or diodes, 
formed on an independent substrate 28. 
Chiplets 20 are separately 
manufactured from the display substrate 10 and then applied to the 
display substrate 10.
example, in US 6,879,098; US 7,557,367; US 7,622,367; US20070032089;
US20090199960 and US20100123268.」
「本発明によれば、チップレット２０は、基板１０上に分散配置されるピクセル制御素子を提供する。
チップレット２０は、デバイス基板１０に比べて相対的に小さな集積回路であり、
チップレット２０は、ディスプレイ基板１０とは別に製造され、その後、ディスプレイ基板１０に取り付けられる。
シ　（第１６ページ第２８行ないし第１７ページ第１７行）
「The chiplets 20 are preferably manufactured using silicon or 
silicon on insulator (SOI) wafers using known processes for 
fabricating semiconductor devices. Each chiplet 20 is then separated
prior to attachment to the device substrate 10. The crystalline base
of each chiplet 20 can therefore be considered a substrate 28 
separate from the device substrate 10 and over which the chiplet 
circuitry 22 is disposed. The plurality of chiplets 20 therefore has
a corresponding plurality of substrates 28 separate from the device 
substrate 10 and each other. In particular, the independent 
substrates 28 are separate from the substrate 10 on which the pixels
30 are formed and the areas of the independent, chiplet substrates 
28, taken together, are smaller than the device substrate 10. 
Chiplets 20 can have a crystalline substrate 28 to provide higher-
performance active components than are found in, for example, thin-
film amorphous or polycrystalline silicon devices. Chiplets 20 can 
have a thickness preferably of 100 um or less, and more preferably 
20 um or less. This facilitates formation of the adhesive and 
planarization material 18 over the chiplet 20 that can then be 
applied using conventional spin-coating techniques. According to one
embodiment of the present invention, chiplets 20 formed on 
crystalline silicon substrates are arranged in a geometric array and
adhered to a device substrate (e.g. 10) with adhesion or 
planarization materials. Connection pads 24 on the surface of the 
chiplets 20 are employed to connect each chiplet 20 to signal wires,
power busses and row or column electrodes (16, 12) to drive pixels 
30. 
Chiplets 20 can control at least four pixels 30.
「チップレット２０は、半導体デバイスを製造するための既知の工程を用いて、シリコン又はシリコンオンインシュレーター（ＳＯＩ）ウェハーを用いて製造されることが好ましい。各チップレット２０は、その後、デバイス基板１０に取り付けられる前に分離される。それゆえ、各チップレット２０の結晶性基部は、デバイス基板１０とは別個であり、かつチップレットの回路部２２がその上に配置される基板２８と見なすことができる。それゆえ、複数のチップレット２０は、デバイス基板１０とは別個であり、かつ互いに別個である対応する複数の基板２８を有する。詳細には、独立した基板２８は、その上にピクセル３０が形成される基板１０とは別個であり、独立したチップレット基板２８の面積は、合わせても、デバイス基板１０より小さい。チップレット２０は、例えば、薄膜アモルファスシリコンデバイス又は多結晶シリコンデバイスにおいて見られる能動構成要素よりも、高い性能の能動構成要素を提供する結晶基板２８を有することができる。チップレット２０は１００μｍ以下の厚みを有することができることが好ましく、２０μｍ以下であることがより好ましい。これは、チップレット２０上に接着剤及び平坦化材料１８を形成するのを容易にし、その際、それらの材料は、従来のスピンコーティング技法を用いて塗布することができる。本発明の一実施形態によれば、結晶シリコン基板上に形成されるチップレット２０は、幾何学的なアレイに配列され、接着剤又は平坦化材料を用いてデバイス基板（例えば１０）に接着される。チップレット２０の表面上の接続パッド２４を用いて、各チップレット２０を信号ワイヤ、電力バス及び行電極又は列電極（１６、１２）に接続し、ピクセル３０を駆動する。
チップレット２０は少なくとも４つのピクセル３０を制御することができる。
ス　（第１７ページ第１８行ないし最終行）
「Since the chiplets 20 are formed in a semiconductor substrate, the
circuitry of the chiplet can be formed using modern lithography 
tools. With such tools, feature sizes of 0.5 microns or less are 
readily available. For example, modern semiconductor fabrication 
lines can achieve line widths of 90 nm or 45 nm and can be employed 
in making the chiplets of the present invention. The chiplet 20, 
however, also requires connection pads 24 for making electrical 
connection to the wiring layer provided over the chiplets once 
assembled onto the display substrate 10. The connection pads 24 can 
be sized based on the feature size of the lithography tools used on 
the display substrate 10 (for example 5 um) and the alignment of the
chiplets 20 to the wiring layer (for example +/-5 um). Therefore, 
the connection pads 24 can be, for example, 15 um wide with 5 um 
spaces between the pads.
significantly larger than the transistor circuitry formed in the 
chiplet 20.」
「チップレット２０は半導体基板内に形成されるので、チップレットの回路部は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、０．５ミクロン以下の機構サイズを容易に手に入れることができる。例えば、最新の半導体製造ラインは、９０ｎｍ又は４５ｎｍの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。しかしながら、チップレット２０は、ディスプレイ基板１０上に組み付けられると、チップレット上に設けられた配線層への電気的接続を作製するための接続パッド２４も必要とする。接続パッド２４のサイズは、ディスプレイ基板１０上で用いられるリソグラフィツールの機構サイズ（例えば、５μｍ）、及び配線層に対するチップレット２０の位置合わせ（例えば、±５μｍ）に基づくことができる。それゆえ、
接続パッド２４は、例えば、１５μｍ幅にすることができ、パッド間に５μｍの間隔をあけることができる。
セ　（図１）
ソ　（図２）
タ　（図３）
（２）引用文献１に記載された発明
　引用文献１の前記（１）の記載によれば、以下のことが認められる。
ア　引用文献１には、ディスプレイ内のピクセルを制御するためのチップレットを備える基板を有するデジタルディスプレイ装置が記載されている（前記（１）ア）。
イ　デジタルディスプレイ装置は、ディスプレイ基板１０を備え、ディスプレイ基板１０のプロセス面９上の表示エリア１１内には、ピクセル３０のアレイが形成され、各ピクセル３０は、第１の電極１２とその上方に位置する発光材料層１４とその上方に位置する第２の電極１６とを含み、第１の電極１２、発光材料層１４及び第２の電極１６は、これら全てが重なり合うエリア内で、ピクセル３０としての有機発光ダイオード１５を画定する（前記（１）イ、図１、図２）。
ウ　ディスプレイ基板１０のプロセス面９上の表示エリア１１内に形成されたピクセル３０間には、複数のチップレット２０が位置する（前記（１）ウ、エ）。
エ　各チップレット２０は、ディスプレイ基板１０に比べて相対的に小さな集積回路であり、ディスプレイ基板１０とは別に製造された後、ディスプレイ基板１０に取り付けられ、ディスプレイ基板１０とは別個のチップレット基板２８を含み、チップレット基板２８の上方のチップレット２０の表面上には、複数の接続パッド２４が形成される（前記（１）ウ、エ、サ、図２、図３）。
オ　各チップレット２０内には、複数のピクセル回路２２が形成され、各ピクセル回路２２は、蓄積転送回路２６とデジタル輝度値コンバーター回路２９とピクセルドライバー回路３１とを含み、各ピクセル回路２２に含まれる蓄積転送回路２６は、内部チップレット接続４４によって互いにシリアル接続される（前記（１）ウ、エ、キ、ク、コ、図３）。
カ　複数のチップレット２０は、第１のチップレット２０Ａの接続パッド２４と第２のチップレット２０Ｂの接続パッド２４とを信号コネクタ３４で接続することにより、第１のチップレット２０Ａ内のピクセル回路２２Ａ内の蓄積転送回路２６の出力２７Ｂと、第２のチップレット２０Ｂ内のピクセル回路２２Ｂ内の蓄積転送回路２６の入力２７Ａとが接続されて、複数の蓄積転送回路２６が複数のチップレット２０に及びシリアルシフトレジスタ２５を形成する（前記（１）ウ、オ、図１、図３）。
キ　各ピクセル３０は、有機発光ダイオード１５の第１の電極１２又は第２の電極１６が電極コネクタ３２でチップレット２０の接続パッド２４に接続されることで、チップレット２０に接続される（前記（１）ウ、エ、図１）。
ク　表示エリア１１の外部にあるコントローラー４０は、電極コネクタ３２でチップレット２０の接続パッド２４に接続される（前記（１）ウ、図１、図３）。
ケ　コントローラー４０は、それに接続された第１の蓄積転送回路２６に第１のデジタル輝度値を与えて第１の蓄積転送回路２６が第１のデジタル輝度値を格納できるようにし、第１の蓄積転送回路２６がそれに接続された第２の蓄積転送回路２６に第１のデジタル輝度値を与えて第２の蓄積転送回路２６が第１のデジタル輝度値を格納できるようにするのと同時に、第１の蓄積転送回路２６に第２の輝度値を与えて第１の蓄積転送回路２６が第２のデジタル輝度値を格納できるようにし、その過程を第３の輝度値及び第３の蓄積転送回路２６を用いて繰り返し、それ以降も同様にすることによって、１つの蓄積転送回路２６から次の蓄積転送回路２６にデジタル輝度値が順次にシフトされ、したがって、１つのチップレット２０から次のチップレット２０にデジタル輝度値が順次にシフトされる（前記（１）キ）。
コ　各チップレット２０は、それに接続されるピクセル３０ごとのデジタル輝度値を記憶し、記憶されたデジタル輝度値をデジタル輝度値コンバーター回路２９でアナログピクセル駆動信号に変換し、その信号を有機発光ダイオード１５の第１の電極１２又は第２の電極１６に送信し、それにより、ピクセル３０は、デジタル輝度値に対応する光を放射する（前記（１）ケ、コ）。
サ　各チップレット２０は、少なくとも４つのピクセル３０を制御することができ、接続パッド２４は、例えば１５μｍ幅であり、それぞれの間に５μｍの間隔があいている（前記（１）シ、ス、図１）。
シ　以上のことをまとめると、引用文献１には、以下の発明（以下、「引用発明」という。）が記載されている。
「ディスプレイ内のピクセルを制御するためのチップレットを備える基板を有するデジタルディスプレイ装置であって、
　デジタルディスプレイ装置は、ディスプレイ基板１０を備え、ディスプレイ基板１０のプロセス面９上の表示エリア１１内には、ピクセル３０のアレイが形成され、各ピクセル３０は、第１の電極１２とその上方に位置する発光材料層１４とその上方に位置する第２の電極１６とを含み、第１の電極１２、発光材料層１４及び第２の電極１６は、これら全てが重なり合うエリア内で、ピクセル３０としての有機発光ダイオード１５を画定し、
　ディスプレイ基板１０のプロセス面９上の表示エリア１１内に形成されたピクセル３０間には、複数のチップレット２０が位置し、
　各チップレット２０は、ディスプレイ基板１０に比べて相対的に小さな集積回路であり、ディスプレイ基板１０とは別に製造された後、ディスプレイ基板１０に取り付けられ、ディスプレイ基板１０とは別個のチップレット基板２８を含み、チップレット基板２８の上方のチップレット２０の表面上には、複数の接続パッド２４が形成され、
　各チップレット２０内には、複数のピクセル回路２２が形成され、各ピクセル回路２２は、蓄積転送回路２６とデジタル輝度値コンバーター回路２９とピクセルドライバー回路３１とを含み、各ピクセル回路２２に含まれる蓄積転送回路２６は、内部チップレット接続４４によって互いにシリアル接続され、
　複数のチップレット２０は、第１のチップレット２０Ａの接続パッド２４と第２のチップレット２０Ｂの接続パッド２４とを信号コネクタ３４で接続することにより、第１のチップレット２０Ａ内のピクセル回路２２Ａ内の蓄積転送回路２６の出力２７Ｂと、第２のチップレット２０Ｂ内のピクセル回路２２Ｂ内の蓄積転送回路２６の入力２７Ａとが接続されて、複数の蓄積転送回路２６が複数のチップレット２０に及びシリアルシフトレジスタ２５を形成し、
　各ピクセル３０は、有機発光ダイオード１５の第１の電極１２又は第２の電極１６が電極コネクタ３２でチップレット２０の接続パッド２４に接続されることで、チップレット２０に接続され、
　表示エリア１１の外部にあるコントローラー４０が電極コネクタ３２でチップレット２０の接続パッド２４に接続され、
　コントローラー４０は、それに接続された第１の蓄積転送回路２６に第１のデジタル輝度値を与えて第１の蓄積転送回路２６が第１のデジタル輝度値を格納できるようにし、第１の蓄積転送回路２６がそれに接続された第２の蓄積転送回路２６に第１のデジタル輝度値を与えて第２の蓄積転送回路２６が第１のデジタル輝度値を格納できるようにするのと同時に、第１の蓄積転送回路２６に第２の輝度値を与えて第１の蓄積転送回路２６が第２のデジタル輝度値を格納できるようにし、その過程を第３の輝度値及び第３の蓄積転送回路２６を用いて繰り返し、それ以降も同様にすることによって、１つの蓄積転送回路２６から次の蓄積転送回路２６にデジタル輝度値が順次にシフトされ、したがって、１つのチップレット２０から次のチップレット２０にデジタル輝度値が順次にシフトされ、
　各チップレット２０は、それに接続されるピクセル３０ごとのデジタル輝度値を記憶し、記憶されたデジタル輝度値をデジタル輝度値コンバーター回路２９でアナログピクセル駆動信号に変換し、その信号を有機発光ダイオード１５の第１の電極１２又は第２の電極１６に送信し、それにより、ピクセル３０は、デジタル輝度値に対応する光を放射し、
　各チップレット２０は、少なくとも４つのピクセル３０を制御することができ、接続パッド２４は、例えば１５μｍ幅であり、それぞれの間に５μｍの間隔があいている
　デジタルディスプレイ装置。」
２　引用文献３
　引用文献３には、以下の記載がある。下線は、当審が付した。
「【００３５】
＜Ａ：電気光学装置の構成＞
まず、画像を表示するための装置として本発明に係る電気光学装置を適用した形態を説明する。
図１は、本発明の実施形態に係る電気光学装置の構成を示す斜視図である。同図に示されるように、電気光学装置Ｄは、支持基板６と有機ＥＬ層１と配線形成層２と電子部品層３とを有する。
【００３６】
有機ＥＬ層１は、多数の有機ＥＬ素子１０を電気光学素子として含んでいる。これらの有機ＥＬ素子１０は、行方向（Ｘ方向）および列方向（Ｙ方向）にわたってマトリクス状に配置されている。
「【０１３８】
バンク層５２は、陽極層４９および第２配線層４７が形成された第２絶縁層４５の表面を覆う層である。このバンク層５２は、例えば感光性のポリイミド、アクリル、ポリアミドといった有機樹脂材料からなる。
バンク層５２は、相互に隣接する有機ＥＬ素子１０同士を仕切るための層である。したがって、バンク層５２は、有機ＥＬ素子１０に対応するように開口した画素開口部５２ａを有する。
【図１】
【図１４】
３　引用文献４
　引用文献４には、以下の記載がある。下線は、当審が付した。
（１）（第９ページ第１７行ないし第２３行）
「
図１は、実施の形態１にかかる表示装置１の断面概略図であり
この表示装置１は、有機ＥＬ膜からなる光表示素子が形成された有機ＥＬ表示装置である。
　
この表示装置１は、マトリックス状に配列された表示素子を有する表示部１０
から構成されている。
（２）（第１０ページ第１２行ないし第１９行）
「
表示部１０は、図３（Ａ），（Ｂ）に示すように、１枚の透明絶縁基板１２の背面上に透明導電膜１３が全面にベタで形成され、この透明導電膜１３上に、有機ＥＬ膜１４がストライプ状に配設され、各有機ＥＬ膜１４上に表示部端子１５が配列されて構成されている。
　当該構成によって、
透明絶縁基板１２の背面上には、透明導電膜１３と表示部端子１５とが有機ＥＬ膜１４を介して対向配置されてなる表示素子１１が、マトリックス状に配列され
（３）（図１）
（４）（図３）
第５　対比・判断
１　本願発明１について
（１）対比
　本願発明１と引用発明とを対比すると、以下のとおりである。
ア　引用発明の「有機発光ダイオード１５」は、本願発明１の「発光ダイオード（ＬＥＤ）」及び「ＬＥＤ」に相当する。
イ　引用発明の「ディスプレイ基板１０のプロセス面９上の表示エリア１１内には、ピクセル３０のアレイが形成され、各ピクセル３０は、第１の電極１２とその上方に位置する発光材料層１４とその上方に位置する第２の電極１６とを含み、第１の電極１２、発光材料層１４及び第２の電極１６は、これら全てが重なり合うエリア内で、ピクセル３０としての有機発光ダイオード１５を画定し」は、引用発明が「ピクセル３０としての有機発光ダイオード１５」の「アレイ」を備えることを意味する。
　したがって、前記アを踏まえると、引用発明の「ピクセル３０のアレイ」と、本願発明１の「発光ダイオード（ＬＥＤ）デバイスアレイ」とは、「発光ダイオード（ＬＥＤ）アレイ」である点で共通する。
ウ　引用発明の「ディスプレイ基板１０のプロセス面９上の表示エリア１１内に形成されたピクセル３０間には、複数のチップレット２０が位置し、」「各チップレット２０は、ディスプレイ基板１０に比べて相対的に小さな集積回路であり、ディスプレイ基板１０とは別に製造された後、ディスプレイ基板１０に取り付けられ、ディスプレイ基板１０とは別個のチップレット基板２８を含み、チップレット基板２８の上方のチップレット２０の表面上には、複数の接続パッド２４が形成され」は、引用発明の「複数のチップレット２０」が「集積回路」として個別に製造された「チップレット２０」のアレイであることを意味する。
　また、引用発明の「各チップレット２０は、それに接続されるピクセル３０ごとのデジタル輝度値を記憶し、記憶されたデジタル輝度値をデジタル輝度値コンバーター回路２９でアナログピクセル駆動信号に変換し、その信号を有機発光ダイオード１５の第１の電極１２又は第２の電極１６に送信し、それにより、ピクセル３０は、デジタル輝度値に対応する光を放射し」は、「チップレット２０」が「ピクセル３０」を駆動するコントローラであることを意味する。
　したがって、前記ア及びイを踏まえると、引用発明の「複数のチップレット２０」と、本願発明１の「前記ＬＥＤデバイスアレイを切り替えて駆動するマイクロコントローラアレイ」とは、「ＬＥＤアレイを駆動するコントローラアレイ」である点で共通する。
エ　引用発明の「ディスプレイ基板１０」は、本願発明１の「基板」に相当する。
オ　引用発明の「ディスプレイ基板１０のプロセス面９上の表示エリア１１内には、ピクセル３０のアレイが形成され」及び「ディスプレイ基板１０のプロセス面９上の表示エリア１１内に形成されたピクセル３０間には、複数のチップレット２０が位置し」は、「ピクセル３０のアレイ」及び「複数のチップレット２０」が「ディスプレイ基板１０のプロセス面９上」にあること、すなわち、「ディスプレイ基板１０」の同じ側にあることを意味する。
　また、引用発明の「各チップレット２０は、ディスプレイ基板１０に比べて相対的に小さな集積回路であり、ディスプレイ基板１０とは別に製造された後、ディスプレイ基板１０に取り付けられ」は、「チップレット２０」が「ディスプレイ基板１０」に接合されることを意味する。
　したがって、前記アないしエを踏まえると、引用発明の「ディスプレイ基板１０のプロセス面９上の表示エリア１１内には、ピクセル３０のアレイが形成され」及び「ディスプレイ基板１０のプロセス面９上の表示エリア１１内に形成されたピクセル３０間には、複数のチップレット２０が位置し」と、本願発明１の「前記ＬＥＤデバイスアレイ及び前記マイクロコントローラアレイは、基板の同じ側に接合され」とは、「ＬＥＤアレイ及びコントローラアレイは、基板の同じ側にあり、コントローラアレイは、基板に接合され」という点で共通する。
カ　引用発明の「各チップレット２０は、少なくとも４つのピクセル３０を制御することができ」は、「チップレット２０」の数より「ピクセル３０」の数が多いことを意味する。
　したがって、前記アないしオを踏まえると、引用発明の「各チップレット２０は、少なくとも４つのピクセル３０を制御することができ」と、本願発明１の「前記マイクロコントローラアレイのマイクロコントローラの数は、前記ＬＥＤデバイスアレイのＬＥＤデバイスの数より少なく」とは、「コントローラアレイのコントローラの数は、ＬＥＤアレイのＬＥＤの数より少なく」という点で共通する。
キ　引用発明の「集積回路」は、本願発明１の「チップ」に相当する。
ク　引用発明の「各チップレット２０は、」「ディスプレイ基板１０とは別個のチップレット基板２８を含み、チップレット基板２８の上方のチップレット２０の表面上には、複数の接続パッド２４が形成され、」「各ピクセル３０は、有機発光ダイオード１５の第１の電極１２又は第２の電極１６が電極コネクタ３２でチップレット２０の接続パッド２４に接続されることで、チップレット２０に接続され」は、「チップレット２０」が複数の「ピクセル３０」と電気的に接続していることを意味する。
　したがって、前記アないしキを踏まえると、引用発明の「各チップレット２０は、」「集積回路であり、」「ディスプレイ基板１０とは別個のチップレット基板２８を含み、チップレット基板２８の上方のチップレット２０の表面上には、複数の接続パッド２４が形成され、」「各ピクセル３０は、有機発光ダイオード１５の第１の電極１２又は第２の電極１６が電極コネクタ３２でチップレット２０の接続パッド２４に接続されることで、チップレット２０に接続され」と、本願発明１の「前記マイクロコントローラアレイの各マイクロコントローラは、複数のピクセルと電気的に接続しているマイクロチップであり」とは、「コントローラアレイの各コントローラは、複数のピクセルと電気的に接続しているチップであり」という点で共通する。
ケ　引用発明の「ディスプレイ基板１０のプロセス面９上の表示エリア１１内には、ピクセル３０のアレイが形成され、各ピクセル３０は、第１の電極１２とその上方に位置する発光材料層１４とその上方に位置する第２の電極１６とを含み、第１の電極１２、発光材料層１４及び第２の電極１６は、これら全てが重なり合うエリア内で、ピクセル３０としての有機発光ダイオード１５を画定し、」「各チップレット２０は、それに接続されるピクセル３０ごとのデジタル輝度値を記憶し、記憶されたデジタル輝度値をデジタル輝度値コンバーター回路２９でアナログピクセル駆動信号に変換し、その信号を有機発光ダイオード１５の第１の電極１２又は第２の電極１６に送信し、それにより、ピクセル３０は、デジタル輝度値に対応する光を放射し」は、「ディスプレイ基板１０」が光を放射するものであることを意味する。
　したがって、引用発明の「ディスプレイ基板１０」は、本願発明１の「発光アセンブリ」に相当する。
（２）一致点及び相違点
　前記（１）の対比の結果をまとめると、本願発明１と引用発明との一致点及び相違点は、以下のとおりである。
ア　一致点
「発光ダイオード（ＬＥＤ）アレイと、
　前記ＬＥＤアレイを駆動するコントローラアレイと、
　を備え、前記ＬＥＤアレイ及び前記コントローラアレイは、基板の同じ側にあり、前記コントローラアレイは、基板に接合され、前記コントローラアレイのコントローラの数は、前記ＬＥＤアレイのＬＥＤの数より少なく、前記コントローラアレイの各コントローラは、複数のピクセルと電気的に接続しているチップである、発光アセンブリ。」
イ　相違点
（ア）相違点１
　本願発明１は、「発光ダイオード（ＬＥＤ）アレイ」が「発光ダイオード（ＬＥＤ）デバイスアレイ」（すなわち、「発光ダイオード（ＬＥＤ）デバイス」の「アレイ」）であり、「発光ダイオード（ＬＥＤ）」が「デバイス」とされて、その「アレイ」が「基板」「に接合され」るのに対し、
　引用発明は、「発光ダイオード（ＬＥＤ）アレイ」が「ピクセル３０のアレイ」であり、「各ピクセル３０は、第１の電極１２とその上方に位置する発光材料層１４とその上方に位置する第２の電極１６とを含み、第１の電極１２、発光材料層１４及び第２の電極１６は、これら全てが重なり合うエリア内で、ピクセル３０としての有機発光ダイオード１５を画定」するものであるから、「ピクセル３０としての有機発光ダイオード１５」がデバイスとされていない点。
（イ）相違点２
　本願発明１は、「コントローラ」が「各ピクセルの複数のＬＥＤ」「を切り替えて駆動し」、また、「コントローラアレイ」が「ＬＥＤ」「アレイを切り替えて駆動する」ものであるのに対し、
　引用発明は、「各チップレット２０内には、複数のピクセル回路２２が形成され、各ピクセル回路２２は、蓄積転送回路２６とデジタル輝度値コンバーター回路２９とピクセルドライバー回路３１とを含み、各ピクセル回路２２に含まれる蓄積転送回路２６は、内部チップレット接続４４によって互いにシリアル接続され、」「複数のチップレット２０は、第１のチップレット２０Ａの接続パッド２４と第２のチップレット２０Ｂの接続パッド２４とを信号コネクタ３４で接続することにより、第１のチップレット２０Ａ内のピクセル回路２２Ａ内の蓄積転送回路２６の出力２７Ｂと、第２のチップレット２０Ｂ内のピクセル回路２２Ｂ内の蓄積転送回路２６の入力２７Ａとが接続されて、複数の蓄積転送回路２６が複数のチップレット２０に及びシリアルシフトレジスタ２５を形成し、」「表示エリア１１の外部にあるコントローラー４０が電極コネクタ３２でチップレット２０の接続パッド２４に接続され、」「コントローラー４０は、それに接続された第１の蓄積転送回路２６に第１のデジタル輝度値を与えて第１の蓄積転送回路２６が第１のデジタル輝度値を格納できるようにし、第１の蓄積転送回路２６がそれに接続された第２の蓄積転送回路２６に第１のデジタル輝度値を与えて第２の蓄積転送回路２６が第１のデジタル輝度値を格納できるようにするのと同時に、第１の蓄積転送回路２６に第２の輝度値を与えて第１の蓄積転送回路２６が第２のデジタル輝度値を格納できるようにし、その過程を第３の輝度値及び第３の蓄積転送回路２６を用いて繰り返し、それ以降も同様にすることによって、１つの蓄積転送回路２６から次の蓄積転送回路２６にデジタル輝度値が順次にシフトされ、したがって、１つのチップレット２０から次のチップレット２０にデジタル輝度値が順次にシフトされ、」「各チップレット２０は、それに接続されるピクセル３０ごとのデジタル輝度値を記憶し、記憶されたデジタル輝度値をデジタル輝度値コンバーター回路２９でアナログピクセル駆動信号に変換し、その信号を有機発光ダイオード１５の第１の電極１２又は第２の電極１６に送信し、それにより、ピクセル３０は、デジタル輝度値に対応する光を放射」するものであるから、「チップレット２０」（本願発明１の「マイクロコントローラアレイの各マイクロコントローラ」と「コントローラアレイの各コントローラ」である点で共通する。）及び「複数のチップレット２０」（本願発明１の「ＬＥＤデバイスアレイを切り替えて駆動するマイクロコントローラアレイ」と「ＬＥＤアレイを駆動するコントローラアレイ」である点で共通する。）が「ピクセル３０のアレイ」（本願発明１の「発光ダイオード（ＬＥＤ）デバイスアレイ」と「発光ダイオード（ＬＥＤ）アレイ」である点で共通する。）を切り替えて駆動するか明らかでない点。
（ウ）相違点３
　本願発明１は、「コントローラ」が「１〜１００μｍの最大長寸法又は１〜１００μｍの最大幅寸法を有する」「マイクロチップ」である「マイクロコントローラ」であり、したがって、「コントローラアレイ」が「マイクロコントローラアレイ」であるのに対し、
　引用発明は、「チップレット２０」（コントローラ）が「ディスプレイ基板１０に比べて相対的に小さな集積回路であり、」「複数の接続パッド２４が形成され、」「少なくとも４つのピクセル３０を制御することができ、接続パッド２４は、例えば１５μｍ幅であり、それぞれの間に５μｍの間隔があいている」ものである点。
（３）相違点１についての判断
　発光ダイオードをデバイスとし、そのアレイを基板に接合することは、引用文献３にも引用文献４にも記載されていないし、示唆されてもいない。
　すなわち、引用文献３には、多数の有機ＥＬ素子１０が行方向及び列方向にわたってマトリクス状に配置された有機ＥＬ層１を支持基板６の面に設けた電気光学装置Ｄが記載されているが（【００３５】、【００３６】、図１）、相互に隣接する有機ＥＬ素子１０同士は、有機ＥＬ素子１０に対応するように開口した画素開口部５２ａを有するバンク層５２で仕切られているだけであるから（【０１３８】、図４）、各有機ＥＬ素子１０がデバイスであるということはできない。
　また、引用文献４には、有機ＥＬ膜からなる光表示素子がマトリックス状に配列された表示部１０を含む有機ＥＬ表示装置１が記載されているが（前記第４の３（１）、図１）、表示部１０は、透明絶縁基板１２の背面の全面に透明導電膜１３をベタで形成し、有機ＥＬ膜１４を透明導電膜１３上にストライプ状に配設し、表示部端子１５を各有機ＥＬ膜１４上に配列して構成することで、透明導電膜１３と表示部端子１５とが有機ＥＬ膜１４を介して対向配置されてなる表示素子１１をマトリックス状に配列したものであるから（前記第４の３（２）、図３）、各表示素子１１は、有機ＥＬ素子ではあるものの、デバイスであるということはできない。
　そして、発光ダイオードをデバイスとし、そのアレイを基板に接合することは、当業者にとって自明のことであると認めることもできない。
　したがって、相違点１に係る本願発明１の構成は、引用発明並びに引用文献３及び引用文献４に記載された発明に基づいて当業者が容易に思い付くことであるということはできない。
（４）本願発明１についてのまとめ
ア　前記（２）のとおり、本願発明１は、相違点１ないし相違点３で引用発明と相違するから、引用文献１に記載された発明であるということはできない。
イ　前記（３）のとおり、相違点１に係る本願発明１の構成は、引用文献３にも引用文献４にも記載されていないから、本願発明１は、引用文献３に記載された発明ではないし、引用文献４に記載された発明でもないことが明らかである。
ウ　前記（３）のとおり、相違点１に係る本願発明１の構成は、引用発明並びに引用文献３及び引用文献４に記載された発明に基づいて当業者が容易に思い付くことであるということはできないから、相違点２及び相違点３について検討するまでもなく、本願発明１は、引用文献１、引用文献３又は引用文献４に記載された発明に基づいて、また、これらの発明の全てに基づいても、当業者が容易に発明をすることができたものであるということはできない。
２　本願発明２ないし本願発明２０について
（１）本願発明２ないし本願発明２０は、いずれも本願発明１の構成を全て含むから、少なくとも本願発明１と引用発明との相違点１ないし相違点３（前記１（２）イ（ア）ないし（ウ））で引用発明と相違する。
　したがって、本願発明２ないし本願発明２０は、いずれも引用文献１に記載された発明であるということはできない。
（２）前記１（３）のとおり、相違点１に係る本願発明１の構成は、引用文献３にも引用文献４にも記載されていないから、本願発明２ないし本願発明２０は、いずれも、引用文献３に記載された発明ではないし、引用文献４に記載された発明でもないことが明らかである。
（３）前記１（３）のとおり、相違点１に係る本願発明１の構成は、引用発明並びに引用文献３及び引用文献４に記載された発明に基づいて当業者が容易に思い付くことであるということはできないから、相違点１に係る本願発明２ないし本願発明２０の構成も同様である。
　したがって、本願発明２ないし本願発明２０は、いずれも、引用文献１、引用文献３又は引用文献４に記載された発明に基づいて、また、これらの発明の全てに基づいても、当業者が容易に発明をすることができたものであるということはできない。
第６　原査定について
　原査定は、引用文献１に記載された「チップレット２０」、引用文献３に記載された「画素駆動用ＩＣチップ３７」及び引用文献４に記載された「駆動素子部２１」はいずれもマイクロチップであり、それらに接続される複数のＬＥＤデバイスを切り替えて駆動するものであると判断した。
　しかし、既に述べたとおり、本願発明１ないし本願発明２０は、いずれも、引用文献１、引用文献３又は引用文献４に記載された発明であるということはできないし、引用文献１、引用文献３又は引用文献４に記載された発明に基づいて、また、これらの発明の全てに基づいても、当業者が容易に思い付くことであるということはできない。
　したがって、原査定の理由は、維持することができない。
第７　むすび
　以上のとおりであるから、原査定の理由によっては、本願は拒絶をするべきものであるということはできない。
　また、他に、本願は拒絶をするべきものであるとする理由を発見しない。
　よって、結論のとおり審決する。