【事件の表示】
　特願２０１４−１３１４９０「クワッドフラットノーリードパッケージ装置及びその製造方法」拒絶査定不服審判事件〔平成２７年１１月　９日出願公開、特開２０１５−１９８２４１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成２６年６月２６日（パリ条約に基づく優先権主張　平成２６年３月３１日　台湾（ＴＷ））の出願であって、平成２８年３月２４日付け拒絶理由通知に対する応答時、同年８月２５日付けで手続補正がなされたが、同年９月１６日付けで拒絶査定がなされ、これに対して、平成２９年１月１９日付けで拒絶査定不服審判の請求がなされたものである。
　
２．本願発明
　本願の請求項１ないし８に係る発明は、平成２８年８月２５日付け手続補正書により補正された特許請求の範囲の請求項１ないし８に記載された事項により特定されるとおりのものと認められるところ、請求項１に係る発明（以下、「本願発明」という。）は、次のとおりである。
「【請求項１】
　薄膜層を提供し、その後、前記薄膜層の表面に伝導層を提供するステップＡと、
　前記ステップＡの後、電子回路配置手段により前記伝導層に複数の導体線路を形成するステップＢと、
　前記ステップＢの後、複数のコンタクトパッドを有し、各前記コンタクトパッドを各前記導体線路の先端に電気的に接続するチップを提供するステップＣと、
　前記ステップＣの後、ドリル手段により前記薄膜層に複数のスルーホールを形成し、且つ、各前記導体線路の末端を各前記スルーホール内にそれぞれ露出させるステップＤと、
　前記ステップＤの後、複数の金属バンプを各前記スルーホールにそれぞれ設け、各前記導体線路を経由して前記チップの信号を前記薄膜層の裏面まで伝達するステップＥと、
　を含むことを特徴とするクワッドフラットノーリードパッケージ装置の製造方法。」
　
３．引用例
（１）引用例１
　これに対して、原査定の拒絶の理由に引用された特開２００７−１５０３７４号公報（以下、「引用例１」という。）には、「半導体装置の製造方法」について、図面とともに以下の各記載がある（なお、下線は当審で付与した）。
　ア．「【背景技術】
【０００２】
　
半導体装置のパッケージ形態として、外部電極が形成された基板を半導体チップに接着した構成が知られている
　イ．「【００４８】
　本実施形態は、上記のように構成されており、以下その製造工程について説明する。
図２Ａ〜図４Ｂは、本実施形態に係る半導体装置の製造工程を説明する図である
【００４９】
　
まず、図２Ａに示すように、フィルムキャリアテープ２０の一方の面（ここでは裏面が使用される）に接着剤２２を塗布し、図２Ｂに示すように、フィルムキャリアテープ２０に穴１４ａなどの開口を
レーザ−加工
等所望の手段により形成する
【００５０】
　
そして、図２Ｃに示すように、接着剤２２を介して、フィルムキャリアテープ２０の穴１４ａも含むように裏面全面に金属膜としての銅箔２４を貼り付ける
【００５１】
　なお、
本実施形態では、銅箔２４を貼る前に穴１４ａなどの開口を形成したが、これに限らず銅箔２４を貼った後に、開口させる工程を行っても良い
この場合には、銅箔２４が貼られてから銅箔２４に穴を開けずにフィルムキャリアテープ２０に穴１４ａを形成するために、レーザ加エやケミカルエッチング等の手段を用いる
【００５２】
　
次に、図２Ｄに示すように、フィルムキャリアテープ２０にレジスト２６を塗布し、銅箔２４をエッチングして、図２Ｅに示すように、所定のパターン（図１に示す配線パターン１６）を形成する
【００５３】
　
詳しくは、フィルムキャリアテープ２０の両面にレジスト２６を塗布し、エッチングすべき領域のレジスト２６を除去するように露光及び現像し、レジスト２６に覆われていない領域において銅箔２４をエッチングする
【００５４】
　あるいは、エッチングのようなサブトラクト（除去）法による代わりに、アディティブ（付加）法によって、配線パターン１６を形成してもよい。例えば、フィルムキャリアテープ２０に、スパッタリングによって、配線パターン１６の形状で銅などの金属薄膜を形成し、その上に電解メッキによって厚い金属膜を形成してもよい。
　　　　　　　　・・・・・（中　略）・・・・・
【００６０】
　
次に、図４Ｂに示すように、半導体チップ１２の電極１３と、配線パターン１６
とを位置合わせして両者を接続する
【００６１】
　なお、本実施形態では、凸部１７上のレジスト２８（図３Ｂ参照）を除去してから、化学研磨工程が行われるので、配線パターン１６におけるエッチングされた面１６ａのみならず、凸部１７の表面も粗面加工がなされている。したがって、超音波振動による凸部１７の塑性変形が進みやすく、凸部１７と電極１３との接続工程を迅速に行うことができる。
【００６２】
　凸部１７の表面の粗面加工が不要の場合には、凸部１７上のレジスト２８を除去する前に化学研磨工程を行うことで対応できる。
【００６３】
　
その後
穴１４ａ内にハンダを充填して外部端子（半田ボール）１８を形成する
【００６４】
　そして、フィルムキャリアテープ２０からフィルム片１４を打ち抜いて、図１に示す半導体装置１０を得ることができる。」 
　
　ウ．「【００８５】
　（その他の実施形態）
　
上記いずれの実施形態においても、配線パターンに凸部が形成されているが、本発明は、凸部がない場合にも適用することができる
  
　・上記引用例１に記載の「半導体装置の製造方法」は、特に上記「イ．」の段落【００５１】における「本実施形態では、銅箔２４を貼る前に穴１４ａなどの開口を形成したが、これに限らず銅箔２４を貼った後に、開口させる工程を行っても良い。」なる記載、及び上記「ウ．」の「上記いずれの実施形態においても、配線パターンに凸部が形成されているが、本発明は、凸部がない場合にも適用することができる。」なる記載を踏まえ、上記「イ．」の記載事項、及び図２〜図４によると、以下の製造工程を含むものである。
 (a)フィルムキャリアテープ２０の一方の面全面に接着剤２２を介して金属膜としての銅箔２４を貼り付ける工程。
 (b)前記銅箔２４を貼り付ける工程の後に、レーザ加工等の手段により、銅箔２４には穴を開けずにフィルムキャリアテープ２０にのみ穴１４ａを形成する工程。
 (c)次に、銅箔２４をエッチングして所定の配線パターン１６を形成する工程。
 (d)半導体チップ１２の電極１３と配線パターン１６とを位置合わせして両者を電気的に接続する工程。
 (e)その後、穴１４ａ内にハンダを充填して外部端子（半田ボール）１８を形成する工程。
　・図１、図２から明らかなように、銅箔２４に形成される複数の穴１４ａ内にはそれぞれ銅箔２４の一部が露出されてなるものである。
　・技術常識からして、また、図１からも明らかなように、配線パターン１６や、穴１４ａ及び外部端子（半田ボール）１８は、それぞれ複数形成され、半導体チップ１２の電極１３についても複数設けられてなるものである。
　・さらに、上記「ア．」の記載事項、図１からして、半導体装置は、パッケージ形態のものである。
　
　したがって、上記記載事項及び図面を総合勘案すると、引用例１には、次の発明（以下、「引用発明」という。）が記載されている。 
「フィルムキャリアテープの一方の面全面に接着剤を介して金属膜としての銅箔を貼り付ける工程と、
　前記銅箔を貼り付ける工程の後に、レーザ加工等の手段により、前記銅箔には穴を開けずに前記フィルムキャリアテープのみに複数の穴を形成し、複数の穴内に前記銅箔の一部をそれぞれ露出させる工程と、
　次に、前記銅箔をエッチングして複数の配線パターンを形成する工程と、
　半導体チップの複数の電極と前記複数の配線パターンとをそれぞれ位置合わせして両者を電気的に接続する工程と、
　その後、前記複数の穴内にハンダを充填して複数の外部端子（半田ボール）を形成する工程、を含むパッケージ形態の半導体装置の製造方法。」 
　
（２）引用例２
　同じく原査定の拒絶の理由に引用された特開２００８−６６６８５号公報（以下、「引用例２」という。）には、「半導体装置の製造方法」について、図面とともに以下の各記載がある（なお、下線は当審で付与した）。
　ア．「【００２５】
　次に、
上記半導体装置の製造方法について図２および図３（ａ）〜（ｅ）を参照しながら説明する
　
まず、可撓性フィルム基材３用の可撓性フィルム基材１２を用意する
【００２６】
　このほかに可撓性のガラス繊維補強樹脂板を採用することも可能である。ガラス繊維補強樹脂板の樹脂としては、エポキシ、ポリフェニレンサルファイド、ポリフェニレンエーテル、マレイミド（共）重合樹脂、ポリアミド、ポリイミドなどが挙げられる。
【００２７】
　
図３（ｂ）に示すように、可撓性フィルム基材１２の所定の箇所にドライエッチング、ウエットエッチングおよびレーザ加工法などを利用して貫通孔１３を形成する
【００２８】
　
次に、図３（ｃ）に示すように可撓性フィルム基材１２の一方の面１２ａにＩＣチップ１の電極パッド形成面を電極パッド２と貫通孔１３とを位置合わせして接合して固定する
　次に、図３（ｃ）に示すように、可撓性フィルム基材１２の一方の面１２ａとは逆側の他方の面１２ｂに導体パターンをアディティブ法で製造するためのレジストパターン１４を形成する。つまり、レジストパターン形成工程（ステップＳ３）である。メッキ金属が付着するのを防止するレジストパターン１４の形成は、薄膜形成後公知のリソグラフィ工程を用いた方法でも、あるいは印刷法を用いた方法でもよい。
【００２９】
　
次に、図３（ｄ）に示すように、貫通孔１３にメッキをして貫通電極４を作製する
【００３０】
　次に、図３（ｅ）に示すように、レジストパターン１４を剥離し、導体パターンによる回路を形成すること、つまりレジストパターン除去工程（ステップ５）を経て、図１に示すような半導体装置を得ることができる。
【００３１】
　
なお、第１実施形態では、メッキ法により、導体パターンを有する金属箔層５と貫通電極４とを同時一体的に形成しているが、これに限られることなく、メッキ法により貫通電極４のみを設け、金属箔層５は、エッチング法により形成しても良い
　
　イ．「＜第５実施形態＞
【００５４】
　
本発明の第５実施形態について、図１２、図１３（ａ）〜（ｅ）を参照しながら説明する
　
第５実施形態では、まず、図１３（ａ）に示すように、可撓性フィルム基材４２を準備する
【００５５】
　
次に、図１３（ｂ）に示すように、可撓性フィルム基材４２の一方の面４２ａ（図１３（ｂ）における下側の面）にＩＣチップ１の電極パッド形成面を固定して接合する
　次に、図１３（ｃ）に示すように、可撓性フィルム基材４２のＩＣチップ接合面と相対する面つまり他方の面４２ｂに、レジストパターン４３を、ＩＣチップ１の電極パッド２に対向する部分を除いた所定箇所に形成する。つまり、貫通孔形成用のレジストパターン形成工程（ステップＳ２２）である。
　なお、このように可撓性フィルム基材４２のＩＣチップ接合後にレジストパターン４３を所定箇所に堆積、塗布形成するのでなく、初めからレジストが全面に張り付いた可撓性製フィルムにＩＣチップ接合後にレジストパターンをエッチングにより形成しても良い。
【００５６】
　
次に、図１３（ｄ）に示すように、可撓性フィルム基材４２においてレジスト４３が形成されていない箇所に、ドライエッチングあるいはウエットエッチング等の加工法を利用して貫通孔４４を形成する
【００５７】
　次に、図１３（ｅ）に示すように貫通電極４および導体パターン５をアディティブ法で製造するためのレジストパターン４５を形成する。つまり、メッキ用のレジストパターン形成工程（ステップＳ２４）である。このとき、前記レジストパターン４３は、すべて一旦取り除きその後、新たにレジストパターン４５を形成しても良く、あるいは前記レジストパターン４３を利用できる場合には、それを再利用しつつその一部を除去することで、
レジストパターン４５を形成しても良い。
  
次に、図１３（ｆ）に示すように、レジストパターン４５を利用したメッキ法により、貫通孔１３に貫通電極４６を製作する
　次に、図１３（ｇ）に示すように、レジストパターン４５を剥離することで（レジストパターン除去工程（ステップＳ２６））、所望の半導体装置を得る。」
　・上記「ア．」の記載事項、及び図３によれば、第１実施形態に係るものでは、可撓性フィルム基材に予め貫通電極を作製するための貫通孔を形成した後に、当該可撓性フィルム基材の一方の面に、ＩＣチップの電極パッド形成面を固定して接合するようにしたものである。
　・これに対して、上記「イ．」の記載事項、及び図１３によれば、第５実施形態に係るものでは、可撓性フィルム基材の一方の面に、ＩＣチップの電極パッド形成面を固定して接合した後に、可撓性フィルム基材に貫通電極を作製するための貫通孔を形成するようにしたものである。
　
　したがって、上記記載事項及び図面を総合勘案すると、引用例２には、次の技術事項が記載されている。
「半導体装置の製造方法において、
　可撓性フィルム基材に予め貫通孔を形成した後に、当該可撓性フィルム基材の一方の面に、ＩＣチップの電極パッド形成面を固定して接合するようにしたこと。」
及び 
「半導体装置の製造方法において、
　可撓性フィルム基材の一方の面に、ＩＣチップの電極パッド形成面を固定して接合した後に、当該可撓性フィルム基材に貫通孔を形成するようにしたこと。」 
４．対比
　そこで、本願発明と引用発明とを対比すると、
（１）引用発明における「フィルムキャリアテープの一方の面全面に接着剤を介して金属膜としての銅箔を貼り付ける工程と」によれば、
　引用発明における「フィルムキャリアテープ」、金属膜としての「銅箔」は、それぞれ本願発明でいう「薄膜層」、「伝導層」に相当し、
　本願発明と引用発明とは、「薄膜層を提供し、その後、前記薄膜層の表面に伝導層を提供するステップＡと」を含むものである点で一致する。
　                                         
（２）引用発明における「前記銅箔を貼り付ける工程の後に、レーザ加工等の手段により、前記銅箔には穴を開けずに前記フィルムキャリアテープのみに複数の穴を形成し、複数の穴内に前記銅箔の一部をそれぞれ露出させる工程と」によれば、
　引用発明における「レーザ加工等の手段」、複数の「穴」が、それぞれ本願発明でいう「ドリル手段」、複数の「スルーホール」に相当し、
　本願発明と引用発明とは、「少なくとも下記のステップＥの前に、ドリル手段により前記薄膜層に複数のスルーホールを形成し、且つ、前記伝導層の一部を各前記スルーホール内にそれぞれ露出させるステップＤと」〔なお、「ステップＥ」とは、「前記ステップＤの後、複数の金属バンプを各前記スルーホールにそれぞれ設け、各前記導体線路を経由して前記チップの信号を前記薄膜層の裏面まで伝達するステップ」である（下記（５）を参照）〕を含むものである点で共通するといえる。
　ただし、ステップＤについて、本願発明では、「前記ステップＣの後」〔なお、「ステップＣ」とは、「前記ステップＢの後、複数のコンタクトパッドを有し、各前記コンタクトパッドを各前記導体線路の先端に電気的に接続するチップを提供するステップ」である（下記（４）を参照）〕に行われるものであり、各スルーホール内にそれぞれ露出される伝導層の一部が、「各前記導体線路の末端」であると特定するのに対し、引用発明では、そのような特定を有しておらず、銅箔を貼り付ける工程の後、つまり複数の配線パターンを形成する工程の前に行われるものである点で相違している。
（３）引用発明における「次に、前記銅箔をエッチングして複数の配線パターンを形成する工程と」によれば、
　引用発明における、複数の「配線パターン」は、本願発明でいう、複数の「導体線路」に相当し、
　また、引用発明においても当然、銅箔をエッチングして複数の配線パターンを形成するための手段（例えばレジスト、エッチャントなど）を有するものであり、かかる手段が、本願発明でいう「電子回路配置手段」に相当するといえる。
　したがって、本願発明と引用発明とは、「前記ステップＡの後、電子回路配置手段により前記伝導層に複数の導体線路を形成するステップＢと」を含むものである点で一致する。
（４）引用発明における「半導体チップの複数の電極と前記複数の配線パターンとをそれぞれ位置合わせして両者を電気的に接続する工程と」によれば、
　引用発明における「半導体チップ」、半導体チップの複数の「電極」が、それぞれ本願発明でいう「チップ」、複数の「コンタクトパッド」に相当し、
　また、引用発明においても、各電極と各配線パターンとがそれぞれ電気的に接続されてなるものであり（引用例１の図１も参照）、そして、引用発明の配線パターンにおける、半導体チップの電極が接続される箇所が、本願発明でいう「導体線路の先端」に相当するとみることができる。
　したがって、本願発明と引用発明とは、「前記ステップＢの後、複数のコンタクトパッドを有し、各前記コンタクトパッドを各前記導体線路の先端に電気的に接続するチップを提供するステップＣと」を含むものである点で一致する。
　
（５）引用発明における「その後、前記複数の穴内にハンダを充填して複数の外部端子（半田ボール）を形成する工程、を含む・・」によれば、
　引用発明における、複数の「外部端子（半田ボール）」が、本願発明でいう、複数の「金属バンプ」に相当し、
　引用発明においても、当然、各配線パターンを経由して半導体チップの信号がフィルムキャリアテープの裏面まで伝達されるものであるから、
　本願発明と引用発明とは、「前記ステップＤの後、複数の金属バンプを各前記スルーホールにそれぞれ設け、各前記導体線路を経由して前記チップの信号を前記薄膜層の裏面まで伝達するステップＥと」を含むものである点で一致する。
（６）そして、引用発明における「パッケージ形態の半導体装置の製造方法」によれば、
　引用発明における「パッケージ形態の半導体装置」は、本願発明における「パッケージ装置」と同様の構造〔特に、引用例１の図１によれば、表面実装型であり、パッケージの側面より外方に突出するリード端子がない構造であって、パッケージの中央部から外周部にかけて１個の外部端子のみが底面に配置されてなる（つまり、ＢＧＡ型のようにパッケージの中央部から外周部にかけて複数個の外部端子が底面に配列されたものではない）〕ものであるから、本願発明でいう「クワッドフラットノーリードパッケージ装置」に相当するとみることができ、
　本願発明と引用発明とは、「クワッドフラットノーリードパッケージ装置の製造方法」に係るものであるといえる点で一致する。
　
　よって、本願発明と引用発明とは、
「薄膜層を提供し、その後、前記薄膜層の表面に伝導層を提供するステップＡと、
　前記ステップＡの後、電子回路配置手段により前記伝導層に複数の導体線路を形成するステップＢと、
　前記ステップＢの後、複数のコンタクトパッドを有し、各前記コンタクトパッドを各前記導体線路の先端に電気的に接続するチップを提供するステップＣと、
　少なくとも下記のステップＥの前に、ドリル手段により前記薄膜層に複数のスルーホールを形成し、且つ、前記伝導層の一部を各前記スルーホール内にそれぞれ露出させるステップＤと、
　前記ステップＤの後、複数の金属バンプを各前記スルーホールにそれぞれ設け、各前記導体線路を経由して前記チップの信号を前記薄膜層の裏面まで伝達するステップＥと、
　を含むことを特徴とするクワッドフラットノーリードパッケージ装置の製造方法。」
である点で一致し、次の点で相違する。
［相違点］
　ステップＤについて、本願発明では、「前記ステップＣの後」に行われるものであり、各スルーホール内にそれぞれ露出される伝導層の一部が、「各前記導体線路の末端」であると特定するのに対し、引用発明では、そのような特定を有しておらず、複数の配線パターンを形成する工程の前に行われるものである点。
　
５．判断
　上記［相違点］について検討する。
　引用発明では、フィルムキャリアテープに複数の穴を形成する工程（本願発明でいう「ステップＤ」に対応する工程）を、複数の配線パターンを形成する工程の前、すなわち本願発明でいう「ステップＢ」の前に行っているところ、
　例えば引用例２には、「導体装置の製造方法において、可撓性フィルム基材に予め貫通孔を形成した後に、当該可撓性フィルム基材の一方の面に、ＩＣチップの電極パッド形成面を固定して接合するようにした」技術事項とともに、「可撓性フィルム基材の一方の面に、ＩＣチップの電極パッド形成面を固定して接合した後に、当該可撓性フィルム基材に貫通孔を形成するようにした」技術事項も記載されているように、可撓性フィルム基材への貫通孔の形成とＩＣチップの接合のいずれを先に行うかは適宜選択し得る事項であるといえ、引用発明においても、フィルムキャリアテープに複数の穴を形成する工程を、半導体チップを接続する工程（本願発明でいう「ステップＣ」）の後に行う〔その場合、複数の配線パターンを形成する工程は、半導体チップを接続する工程より前であるから、フィルムキャリアテープに複数の穴を形成する工程は、当然、複数の配線パターンを形成する工程の後であり、各穴内にそれぞれ露出される伝導層の一部は、「各配線パターン」の一部（本願発明でいう「各導体線路の末端」）である〕ようにし、相違点に係る構成とすることは当業者であれば適宜なし得ることである。
　
　そして、本願発明が奏する効果についてみても、引用発明及び引用例２に記載の技術事項から当業者が予測できたものであって、格別顕著なものがあるとはいえない。 
　
６．むすび
　以上のとおり、本願の請求項１に係る発明は、引用発明及び引用例２に記載の技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その余の請求項について論及するまでもなく拒絶すべきものである。
　よって、結論のとおり審決する。