【事件の表示】
　特願２０１２−１３３９８２「半導体装置」拒絶査定不服審判事件〔平成２５年１２月２６日出願公開、特開２０１３−２５８３２１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成２４年６月１３日に出願したものであって、平成２８年４月１９日付け拒絶理由通知に対して同年６月２３日付けで手続補正がなされたが、同年７月２１日付けで拒絶査定がなされた。これに対し、同年１０月２０日付けで拒絶査定不服審判が請求されると共に手続補正がなされたものである。
第２　平成２８年１０月２０日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成２８年１０月２０日付けの手続補正を却下する。
［理由］
１．本件補正における特許請求の範囲の請求項１
　平成２８年１０月２０日付けの手続補正（以下、「本件補正」という。）は、特許請求の範囲及び明細書についてするもので、そのうち特許請求の範囲の請求項１については、
　本件補正前に、
「【請求項１】
　複数の半導体素子と、
　複数の前記半導体素子のうち、他の前記半導体素子よりも大電流が流れる第１半導体素子が形成された第１半導体チップと、
　複数の前記半導体素子のうち、前記第１半導体素子を制御する第２半導体素子が形成された第２半導体チップと、
　前記第１半導体チップが接合された第１配線パターンを有する絶縁基板と、
　前記第２半導体チップが搭載された第２配線パターンを有する絶縁部材と、
　前記絶縁基板の主面に平行な方向に、前記絶縁基板と前記絶縁部材を組み込むケースを貫通して、一端が前記ケースの外部に露出する前記第１半導体チップおよび前記第２半導体チップの外部接続用のリード端子と、
　を備えることを特徴とする半導体装置。」
とあったところを、
　本件補正により、
「【請求項１】
　複数の半導体素子と、
　複数の前記半導体素子のうち、他の前記半導体素子よりも大電流が流れる第１半導体素子が形成された第１半導体チップと、
　複数の前記半導体素子のうち、前記第１半導体素子を制御する第２半導体素子が形成された第２半導体チップと、
　前記第１半導体チップが接合された第１配線パターンを
第１主面上に
　
前記第１半導体素子が内側に配置されるように前記絶縁基板と接着され、且つ
ケース
を備え、
　
前記ケースは、底面部と前記底面部に連結した側壁部を有し、
　
前記底面部は前記絶縁基板の前記第１主面に
で、且つ前記第２配線パターンを備え、
　
前記ケースの内部から前記側壁部を貫通して
露出する
を備え、
　
前記外部接続用のリード端子は、前記ケースの前記側壁部の内部において、前記底面部に平行であること
とするものである。
　なお、下線部は、補正された箇所を示すものである。
２．補正の目的要件について
　本件補正における請求項１の補正の目的は、以下のとおりのものと認められる。
（１）本件補正前の請求項１に記載された「絶縁基板」について、第１配線パターンを「第１主面上に」有するとの限定を付加したものである。よって、当該補正は、限定的限縮を目的としたものである。
（２）平成２８年７月２１日付け拒絶査定において＜付記＞として指摘された点を解消するために、本件補正前の請求項１に記載された「絶縁部材」を、「ケース」に補正した。よって、当該補正は、明りょうでない記載の釈明を目的にしたものである。
　更に、「ケース」の構成として、「第１半導体素子が内側に配置されるように絶縁基板と接着され」との限定、「底面部と前記底面部に連結した側壁部を有し、前記底面部は前記絶縁基板の前記第１主面に平行（で、且つ前記第２配線パターンを備え）」との限定を付加したものである。よって、当該補正は、限定的限縮を目的としたものである。
（３）本件補正前の請求項１に記載された「前記絶縁基板の主面に平行な方向に、前記絶縁基板と前記絶縁部材を組み込むケースを貫通して、一端が前記ケースの外部に露出する前記第１半導体チップおよび前記第２半導体チップの外部接続用のリード端子」は、上記（２）の明りょうでない記載の釈明及び限定的減縮を目的とした補正と整合するために、「前記ケースの内部から前記側壁部を貫通して一端が前記ケースの外部に露出する外部接続用のリード端子と、を備え、前記外部接続用のリード端子は、前記ケースの前記側壁部の内部において、前記底面部に平行である」と補正したものと認められる。
　しかしながら、本件補正前の請求項１において特定されていた「前記第１半導体チップおよび前記第２半導体チップの外部接続用リード端子」が、本件補正における請求項１において当該特定事項である「第１半導体チップ」および「第２半導体チップ」が削除されているから、特許法第１７の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当せず、また、第１号に掲げる請求項の削除、第３号に掲げる誤記の訂正、及び第４号に掲げる拒絶の理由に示す事項についてする明りょうでない記載の釈明のいずれを目的とするものにも該当しないことは明らかである。
（４）むすび
　本件補正は、特許法第１７の２第５項に掲げるいずれの事項を目的とするものにも該当しないから、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
３．独立特許要件の予備的判断
　仮に、上記「２．（３）」で判断した事項が、明りょうでない記載の釈明及び／又は限定的限縮を目的とした補正に該当すると認められるとすると、本件補正における請求項１に記載された発明（以下、「本願補正発明」という。）は限定的限縮を目的とした補正事項を含むから、特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する同法第１２６条第７項に規定する要件を満たすか）否かについて以下検討しておく。
（１）引用例
（１）−１．原査定の拒絶の理由に引用された特開２００２−２０３９４０号公報（以下、「引用例１」という。）には、半導体パワーモジュールに関し、図面とともに以下の記載がある。なお、下線は当審で付与した。
ア． 「【０００２】
【従来の技術】
半導体パワーモジュールは、電力制御用の半導体素子であるパワー素子を含む主回路と、該主回路の動作を制御する半導体素子である制御素子を含む制御回路とを、一つの装置に組み込んだものである。
イ． 「【００２３】
【発明の実施の形態】実施の形態１
図１は、この発明の実施の形態１として半導体パワーモジュールの断面を示す模式図である。
【００２４】図において、
１は金属ベース絶縁基板
２は金属ベース絶縁基板１における主回路パターン１８にハンダ付けにより接合された
パワー素子
３は
底部７ａに設けた制御回路パターン１９上にハンダ付けにより接合され
る制御素子である。
ウ．「【００２５】そして、
４は
外枠７にインサート成形された主回路端子
５も
前記外枠７にインサート成形された制御回路端子である
エ．「【００２６】　
外枠７は、パワー素子２および制御素子３を囲繞するように
配設され
外枠７
には内側方向に突出するようにして底部７ａが一体形成されており、その先端部が金属ベース絶縁基板１の一端に当接している。この底部７ａと金属ベース絶縁基板１とが底板を形成しており、そしてこの底板と外枠７とにより、インサートケース８を形成している。
　上記アないしエの記載から、引用例１の半導体パワーモジュールには以下の事項が記載されている。
・上記アによれば、電力制御用の半導体素子であるパワー素子と、パワー素子を含む主回路の動作を制御する半導体素子である制御素子とを備えるものである。
・上記イによれば、パワー素子２は、金属ベース絶縁基板１における主回路パターン１８に接合され、制御素子３は、底部７ａに設けた制御回路パターン１９上に接合されているものである。ここで、上記エによれば、底部７ａと金属ベース絶縁基板１とでケース８の底板を形成しているから、底部７ａは、底板ケース８の（底板の）一部である。
・上記ウによれば、主回路端子４および制御回路端子５は、外枠７にインサート成形されているものである。ここで、上記エによれば、外枠７とは、ケース８の一部（外枠）である。
・上記エによれば、パワー素子２および制御素子３を囲繞するように外枠７が配設されているものである。また、前記外枠７と一体形成された底部７ａは、その先端部において金属ベース絶縁基板１に当接しているものである。そして、底板（底部７ａと金属ベース絶縁基板１）と外枠７とでインサートケース８を形成しているものである。
　したがって、上記摘示事項及び図面を総合勘案すると、引用例１には、次の発明（以下、「引用発明」という。）が記載されている。
　「電力制御用の半導体素子であるパワー素子と、
　前記パワー素子を含む主回路の動作を制御する半導体素子である制御素子と、
　前記パワー素子は、金属ベース絶縁基板における主回路パターンに接合され、
　前記制御素子は、ケースの底板の一部である底部に設けた制御回路パターン上に接合され、
　前記パワー素子および前記制御素子を囲繞するように配設された外枠と、前記外枠と一体形成された底部と前記金属ベース絶縁基板とで形成された底板とでインサートケースが形成され、
　主回路端子および制御回路端子は、前記外枠にインサート成形されている
　半導体パワーモジュール。」
（１）−２．原査定の拒絶の理由に引用された登録実用新案第３０２１０７０号公報（以下、「引用例２」という。）には、半導体装置に関し、図面とともに以下の記載がある。なお、下線は当審で付与した。
オ．「【００１３】
　また、前記金属ベース板１の上には図２と同様に、回路基板２ａの上面に形成した回路パターン２ｃに主回路の相数に相応する複数個のパワー半導体素子２ｂを実装したパワー回路ブロック２が搭載して半田付けされ、さらにこのパワー回路ブロック２の側方に並べて制御回路用の外部導出端子６との間のスペースにはパワー半導体素子２ｂと個々に対応する複数個の
制御ＩＣ８が樹脂ケース４の底壁上に直接実装されている。この制御ＩＣ８はパワー半導体素子２ｂの１個分の制御回路を１チップに集積化したものである。
　上記オによれば、引用例２には、「チップ化した制御ＩＣをケースの底壁上に直接実装する」技術事項が記載されている。
（２）対比
　そこで、本願補正発明と引用発明とを対比する。
ａ．引用発明の「パワー素子」と「制御素子」とは、共に半導体素子であるから、本願補正発明の「複数の半導体素子」に相当する。
　そして、引用発明の「電力制御用の半導体素子であるパワー素子」は、パワー素子を含む主回路の動作を制御する半導体素子よりも大電流の半導体素子といえるから、本願補正発明の「複数の前記半導体素子のうち、他の前記半導体素子よりも大電流が流れる第１半導体素子が形成された第１半導体チップ」に相当する。
　また、引用発明の「前記パワー素子を含む主回路の動作を制御する半導体素子である制御素子」は、本願補正発明の「複数の前記半導体素子のうち、前記第１半導体素子を制御する第２半導体素子が形成された第２半導体チップ」に相当する。
ｂ．引用発明の「主回路パターン」は、パワー素子（本願補正発明の「第１半導体素子」に相当。）が接合されるものであるから、本願補正発明の「第１配線パターン」に相当する。また、引用発明の「金属ベース絶縁基板」は、本願補正発明の「絶縁基板」に相当する。
　よって、引用発明の「前記パワー素子は、金属ベース絶縁基板における主回路パターンに接合され」は、本願補正発明の「前記第１半導体チップが接合された第１配線パターンを第１主面上に有する絶縁基板」に相当する。
ｃ．引用発明の「制御回路パターン」は、制御素子（本願補正発明の「第２半導体素子」に相当。）が接合されるものであるから、本願補正発明の「第２配線パターン」に相当する。
　また、本願補正発明の「ケース」は絶縁基板と接着されるものであることを考慮すると、引用発明の「インサートケース」のうち金属ベース絶縁基板を除いた部分、即ち、引用発明の「パワー素子および前記制御素子をを囲繞するように配設された外枠」および「前記制御回路パターンを設けた底部」が、本願補正発明の「ケース」に相当する。そして、引用発明の「底部」および「外枠」は、本願補正発明のケースの「底面部」および「側壁部」に相当する。
　よって、引用発明の「前記制御素子は、ケースの底板の一部である底部に設けた制御回路パターン上に接合され、前記パワー素子および前記制御素子を囲繞するように配設された外枠と、前記外枠と一体形成された底部と前記金属ベース絶縁基板とで形成された底板とでインサートケースが形成され」ることは、本願補正発明の「前記第１半導体素子が内側に配置されるように前記絶縁基板と接着され、且つ第２配線パターンを有するケースと、を備え、底面部と前記底面部に連結した側壁部を有し」に相当する。
　但し、本願補正発明は「第１半導体チップが接合された第１配線パターン」と「第２半導体チップが搭載された第２配線パターン」というように、「接合」と「搭載」とを使い分けているところ、本願補正発明の「前記第２半導体チップが搭載された第２配線パターン」を有するとは、本願の図２を参照すると、当該配線パターン上に「直接」当該半導体チップを接続しているものであり、これに対し、引用発明の「制御素子」は、引用例１の図１を参照すると、当該素子を直接搭載せずにリード端子によって制御パターンと接合された点で相違する。
ｄ．更に、引用発明の「ケースの底板の一部である底部に設けた制御回路パターン」は、引用例１の図１を参照すると、底部は金属ベース絶縁基板面に平行といえるから、本願補正発明の「前記底面部は前記絶縁基板の前記第１主面に平行で、且つ前記第２配線パターンを備え」に相当する。
ｅ．引用発明の「主回路端子および制御回路端子」は、本願補正発明の「外部接続用のリード端子」に相当する。
　そうすると、引用発明の「主回路端子および制御回路端子は、前記外枠にインサート成形されている」構成は、引用例１の図１を参照すると、インサートケースの内部から外枠を貫通して外部に露出しているから、本願補正発明の「前記ケースの内部から前記側壁部を貫通して一端が前記ケースの外部に露出する外部接続用のリード端子」に相当する。
　但し、本願補正発明は「前記外部接続用のリード端子は、前記ケースの前記側壁部の内部において、前記底面部に平行である」のに対し、引用発明にはその旨の特定がされていない点で相違する。
ｆ．引用発明の「半導体パワーモジュール」は、複数の半導体素子、絶縁基板、ケース、外部接続用のリードを備えているから、本願補正発明の「半導体装置」に相当する。
　よって、本願補正発明と引用発明とは、以下の点で一致ないし相違する。
＜一致点＞
「複数の半導体素子と、
　複数の前記半導体素子のうち、他の前記半導体素子よりも大電流が流れる第１半導体素子が形成された第１半導体チップと、
　複数の前記半導体素子のうち、前記第１半導体素子を制御する第２半導体素子が形成された第２半導体チップと、
　前記第１半導体チップが接合された第１配線パターンを第１主面上に有する絶縁基板と、
　前記第１半導体素子が内側に配置されるように前記絶縁基板と接着され、且つ前記第２半導体チップが接続された第２配線パターンを有するケースと、を備え、
　前記ケースは、底面部と前記底面部に連結した側壁部を有し、
　前記底面部は前記絶縁基板の前記第１主面に平行で、且つ前記第２配線パターンを備え、
　前記ケースの内部から前記側壁部を貫通して一端が前記ケースの外部に露出する外部接続用のリード端子と、
　を備えることを特徴とする半導体装置。」
＜相違点１＞
　本願補正発明は、第２配線パターンに第２半導体チップが「搭載」されたものであり、ここでいう「搭載」が当該半導体チップか当該配線パターンに「直接」接続するものであると解すると、引用発明は、制御素子（本願補正発明の「第２半導体チップ」に相当。）がリード端子を介して制御回路パターン（本願補正発明の「第２配線パターン」に相当。）に接合されている点で相違する。
＜相違点２＞
　外部接続用のリード端子について、 本願補正発明は「前記ケースの前記側壁部の内部において、前記底面部に平行である」のに対し、引用発明にはその旨の特定がされていない点で相違する。
（３）相違点についての判断
　上記相違点について検討する。
＜相違点１＞について
　相違点１における差異は、パターンと接続される半導体がリード端子を備えているか否かによるものであり、例えば引用例２（上記「（１）−２．」を参照。）に記載されているように、リード端子のないチップ化した制御ＩＣ(半導体チップ)をケースの底壁（パターン）に直接接続することは、普通に行われている技術である。
　よって、引用発明に引用例２の技術事項を適用して、制御回路パターンに制御素子を（直接）搭載して相違点１の構成にすることは、当業者が容易に想到し得るものである。
＜相違点２＞について
　半導体装置において、ケースの側壁部の内部に外部接続用のリード端子を底面部と平行に（直線的に）埋め込む構成とすることは、例えば特開２０１０−１０９１５８号公報（図２を参照。）や特開２００８−１８７１４６号公報（図１（Ｂ）を参照。）に記載されているように周知の技術事項であるから、回路端子をケースの外枠にインサート成形した引用発明において、回路端子を相違点２の構成にすることは、当業者が容易に想到し得るものである。
（４）むすび
　以上のとおり、本願補正発明は、引用例１に記載された発明、引用例２に記載された技術事項および周知技術に基づいて当業者が容易に想到できたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　したがって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するものであるから、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
第３　本願発明について
１．本願発明
　平成２８年１０月２０日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし９に係る発明は、平成２８年６月２３日付けの手続補正により補正された特許請求の範囲の請求項１ないし９に記載された事項により特定されたものであるところ、請求項１に係る発明（以下、「本願発明」という。）は、上記「第２　１．」に本件補正前の請求項１として記載した以下のとおりのものである。
　「【請求項１】
　複数の半導体素子と、
　複数の前記半導体素子のうち、他の前記半導体素子よりも大電流が流れる第１半導体素子が形成された第１半導体チップと、
　複数の前記半導体素子のうち、前記第１半導体素子を制御する第２半導体素子が形成された第２半導体チップと、
　前記第１半導体チップが接合された第１配線パターンを有する絶縁基板と、
　前記第２半導体チップが搭載された第２配線パターンを有する絶縁部材と、
　前記絶縁基板の主面に平行な方向に、前記絶縁基板と前記絶縁部材を組み込むケースを貫通して、一端が前記ケースの外部に露出する前記第１半導体チップおよび前記第２半導体チップの外部接続用のリード端子と、
　を備えることを特徴とする半導体装置。」
２．引用例
　原査定の拒絶の理由で引用された引用例１に記載された発明（引用発明）は、上記「第２　３．（１）」に記載した以下のとおりである。
　「電力制御用の半導体素子であるパワー素子と、
　前記パワー素子を含む主回路の動作を制御する半導体素子である制御素子と、
　前記パワー素子は、金属ベース絶縁基板における主回路パターンに接合され、
　前記制御素子は、ケースの底板の一部である底部に設けた制御回路パターン上に接合され、
　前記パワー素子および前記制御素子を囲繞するように配設された外枠と、前記外枠と一体形成された底部と前記金属ベース絶縁基板とで形成された底板とでインサートケースが形成され、
　主回路端子および制御回路端子は、前記外枠にインサート成形されている
　半導体パワーモジュール。」
３．対比
　そこで、本願発明と引用発明とを対比する。
ａ．引用発明の「パワー素子」と「制御素子」とは、共に半導体素子であるから、本願発明の「複数の半導体素子」に相当する。
　そして、引用発明の「電力制御用の半導体素子であるパワー素子」は、パワー素子を含む主回路の動作を制御する半導体素子よりも大電流の半導体素子といえるから、本願発明の「複数の前記半導体素子のうち、他の前記半導体素子よりも大電流が流れる第１半導体素子が形成された第１半導体チップ」に相当する。
　また、引用発明の「前記パワー素子を含む主回路の動作を制御する半導体素子である制御素子」は、本願発明の「複数の前記半導体素子のうち、前記第１半導体素子を制御する第２半導体素子が形成された第２半導体チップ」に相当する。
ｂ．引用発明の「主回路パターン」は、パワー素子（本願発明の「第１半導体素子」に相当。）が接合されるものであるから、本願発明の「第１配線パターン」に相当する。また、引用発明の「金属ベース絶縁基板」は、本願発明の「絶縁基板」に相当する。
　よって、引用発明の「前記パワー素子は、金属ベース絶縁基板における主回路パターンに接合され」は、本願発明の「前記第１半導体チップが接合された第１配線パターンを有する絶縁基板」に相当する。
ｃ．引用発明の「制御回路パターン」は、本願発明の「第２配線パターン」に相当する。
　また、引用発明の「底部」は、上記「第２　３．（１）」のウの記載（「樹脂からなる外枠７」の記載）、エの記載（「外枠７の一報側には内側方向に突出する底部７ａが一体形成されており」の記載）からして「樹脂」で形成されているものといえるから、本願発明の「絶縁部材」に相当する。
　よって、引用発明の「前記制御素子は、ケースの底板の一部である底部に設けた制御回路パターン上に接合され」ることは、本願発明の「第２配線パターンを有する絶縁部材」に相当する構成を備えているものである。
　但し、本願発明は「第１半導体チップが接合された第１配線パターン」と「第２半導体チップが搭載された第２配線パターン」というように、「接合」と「搭載」とを使い分けているところ、本願発明の「前記第２半導体チップが搭載された第２配線パターン」を有するとは、本願の図２を参照すると、当該配線パターン上に「直接」当該半導体チップを接続しているものであり、これに対し、引用発明の「制御素子」は、引用例１の図１を参照すると、当該素子を直接搭載せずにリード端子によって制御パターンと接合された点で相違する。
ｄ．引用発明の「主回路端子および制御回路端子」は、本願発明の「第１半導体チップおよび前記第２半導体チップの外部接続用のリード端子」に相当する。
　また、引用発明の「前記パワー素子および前記制御素子を囲繞するように配設された外枠と、前記外枠と一体形成された底部と前記金属ベース絶縁基板とで形成された底板とでインサートケースが形成され」との記載からすると、引用発明の「外枠」は、本願発明の「ケース」（の一部）に相当する。なお、上記ｃのとおり、引用発明の「底部」は、引用発明の「絶縁部材」に相当する。
　そして、引用発明の「主回路端子および制御回路端子」は、引用例１の図１を参照すると、金属ベース絶縁基板面に平行な方向に外枠を貫通して外部に露出しているものである。
　よって、引用発明の「前記パワー素子および前記制御素子を囲繞するように配設された外枠と、前記外枠と一体形成された底部と前記金属ベース絶縁基板とで形成された底板とでインサートケースが形成され、主回路端子および制御回路端子は、前記外枠にインサート成形されている」ことは、本願発明の「前記絶縁基板の主面に平行な方向に、前記絶縁基板と前記絶縁部材を組み込むケースを貫通して、一端が前記ケースの外部に露出する前記第１半導体チップおよび前記第２半導体チップの外部接続用のリード端子」に相当する構成を備えているものである。
ｅ．引用発明の「半導体パワーモジュール」は、複数の半導体素子、絶縁基板、絶縁部材、外部接続用のリードを備えているから、本願発明の「半導体装置」に相当する。
　よって、本願発明と引用発明とは、以下の点で一致ないし相違する。
＜一致点＞
　「複数の半導体素子と、
　複数の前記半導体素子のうち、他の前記半導体素子よりも大電流が流れる第１半導体素子が形成された第１半導体チップと、
　複数の前記半導体素子のうち、前記第１半導体素子を制御する第２半導体素子が形成された第２半導体チップと、
　前記第１半導体チップが接合された第１配線パターンを有する絶縁基板と、
　前記第２半導体チップが接続された第２配線パターンを有する絶縁部材と、
　前記絶縁基板の主面に平行な方向に、前記絶縁基板と前記絶縁部材を組み込むケースを貫通して、一端が前記ケースの外部に露出する前記第１半導体チップおよび前記第２半導体チップの外部接続用のリード端子と、
　を備えることを特徴とする半導体装置。」
＜相違点１＞（上記「第２　３．（２）の＜相違点１＞に同じ。）
　本願発明は、第２配線パターンに第２半導体チップが「搭載」されたものであり、ここでいう「搭載」が当該半導体チップか当該配線パターンに「直接」接続するものであると解すると、引用発明は、制御素子（本願発明の「第２半導体チップ」に相当。）がリード端子を介して制御回路パターン（本願発明の「第２配線パターン」に相当。）に接合されている点で相違する。
４．相違点１の判断
　相違点１における差異は、パターンと接続される半導体がリード端子を備えているか否かによるものであり、例えば引用例２（上記「（１）−２．」を参照。）に記載されているように、リード端子のないチップ化した制御ＩＣ(半導体チップ)をケースの底壁（パターン）に直接接続することは、普通に行われている技術である。
　よって、引用発明に引用例２の技術事項を適用して、制御回路パターンに制御素子を（直接）搭載して相違点１の構成にすることは、当業者が容易に想到し得るものである。
５．むすび
　以上のとおり、本願の請求項１に係る発明は、引用例１に記載された発明、引用例２に記載された技術事項に基づいて当業者が容易に想到できたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その余の請求項について言及するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。