【事件の表示】
　特願２０１２−２１６１２７「半導体装置の製造方法」拒絶査定不服審判事件〔平成２６年　４月２１日出願公開，特開２０１４−　７２３０６〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成２４年９月２８日に出願したものであって，その手続の経緯は以下のとおりである。
平成２７年　８月１７日　審査請求
平成２８年　９月　８日　拒絶理由通知
平成２８年１０月２７日　意見書・補正書
平成２９年　１月３１日　拒絶査定
平成２９年　４月２６日　審判請求
平成２９年　８月２４日　拒絶理由通知（以下，「当審拒絶理由通知」という。）
平成２９年１０月１０日　意見書・手続補正
平成２９年１１月２０日　最後の拒絶理由通知
平成２９年１２月１８日　意見書・補正書
第２　本願発明について
　本願の請求項に係る発明は，平成２９年１２月１８日付け手続補正により補正された特許請求の範囲の請求項１ないし５に記載された事項により特定されるものと認められるところ，その請求項１に係る発明（以下，「本願発明」という。）は，以下のとおりのものである。
「【請求項１】
　ｐ型のベース領域をｎ型の半導体基体上に形成するステップと，
　前記ベース領域上にｎ型のエミッタ領域を形成するステップと，
　前記半導体基体の前記上面に対向する下面から，前記半導体基体の下面側にｐ型不純物を注入するステップと，
　前記下面から離間した領域よりも前記下面近傍において前記ｐ型不純物の活性化率が高いように前記半導体基体を前記下面側から加熱して，ｐ型のコレクタ領域を前記半導体基体の前記下面側に形成するステップと
　を含み，前記下面側での前記活性化率を１００％とした場合に前記上面側での前記活性化率が４０％以下であるように低ライフタイム層を前記コレクタ領域に形成することを特徴とする半導体装置の製造方法。」
第３　当審拒絶理由通知の概要
　当審拒絶理由通知の概要は以下のとおりである。
１．（新規性）この出願の下記の請求項に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。
２．（進歩性）この出願の下記の請求項に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
・理由　１，２ 
 ・請求項　１〜１０ 
 ・引用文献　１ 
 ・備考 
 ＜請求項１，３について＞ 
 　引用文献１の，特に，【００６３】〜【００７０】及び図１には，「互いに対向するｎ−ドリフト領域１側の上面とコレクタ電極９側の下面の主面を有するｐ＋ コレクタ領域８（請求項１において「第１導電型のコレクタ領域」に相当）において，ｐ型不純物である硼素（請求項３の「第１導電型不純物がボロンであること」に相当）の前記上面側における活性化率が１０％以下（請求項１において「第１の主面側での前記活性化率が４０％以下」に相当）であるｐ＋ コレクタ領域８内の低ライフタイム領域１０と，前記下面側では，ｐ型不純物である硼素がほぼ完全に活性化された（請求項１において「第２の主面側での活性化率を１００％とした場合」に相当）ｐ＋ コレクタ領域８と， 
 　ｐ＋ コレクタ領域８の上面側に配置されたｎ−ドリフト領域１を含む半導体ウエハ（請求項１において「第２導電型の半導体基体」に相当）と，ｎ−ドリフト領域１上に配置されたｐベース領域２（請求項１において「第１導電型のベース領域」に相当）と，ｐベース領域２上に配置されたｎ＋エミッタ領域３（請求項１において「第２導電型のエミッタ領域」に相当）と，ｎ−ドリフト領域１とｎ＋エミッタ領域３間でｐベース領域２上に配置されたゲート絶縁膜５ａ，５ｂ（請求項１において「ゲート絶縁膜」に相当）と，ゲート絶縁膜５ａ，５ｂを介して前記ｐベース領域２上に対向して配置されたゲート電極６（請求項１において「ゲート電極」に相当）と，ｐ＋ コレクタ領域８の下面に配置されたコレクタ電極９（請求項１において「コレクタ電極」に相当）を備えたＩＧＢＴ（請求項１において，「半導体装置」に相当）。」 
 　が開示されている。 
 ＜請求項２について＞＞ 
 　引用文献１の，特に，【０１０７】〜【０１１４】及び図１５，１８，１９には，ｎ−ドリフト領域１とｐ＋ コレクタ領域８との間にｎ−ドリフト領域１よりも低い抵抗率を有するｎバッファ領域１３（請求項２において「バッファ領域」に相当）を形成し得ることが開示されている。 
 ＜請求項４について＞ 
 　引用文献１の，特に，【００７０】には，ｐ＋ コレクタ領域８内の低ライフタイム領域１０は０．４μｍ〜１．２μｍ，ｐ＋ コレクタ領域８内のコレクタ電極側の完全に活性化されている領域が０．５μｍ〜０．８μ以下とすることが望ましいと記載されており，当該記載から，一例として両者の大きな方の値を加算すると，少なくとも２μｍの膜厚を備えたｐ＋ コレクタ領域８が開示されている（請求項４において「コレクタ領域の膜厚が３μｍ以下」に相当）。 
 ＜請求項５について＞ 
 　引用文献１の，特に，【０１０３】〜【０１０５】には，エミッタ領域及びベース領域を貫通するトレンチ（請求項５において「溝」に相当）が形成され，ゲート絶縁膜５ａが溝の内壁上に配置され，ゲート電極６がトレンチ内に埋め込まれているトレンチゲート型ＩＧＢＴが開示されている。 
＜請求項６について＞
　引用文献１の，特に【００７１】〜【００９１】及び図２〜１５には，
　「ｐベース領域２（請求項６において「第１導電型のベース領域」に相当）をｎ−ドリフト領域１を含む半導体ウエハ（請求項６において「第２導電型の半導体基体」に相当）上に形成するステップと，
　前記ｐベース領域２上にｎ＋エミッタ領域３（請求項６において「第２導電型のエミッタ領域」に相当）を形成するステップと，
　前記半導体ウエハの前記上面に対向する下面から，前記半導体ウエハの下面側にｐ型不純物として硼素（請求項６において「第１導電型不純物」に相当）を注入するステップと，
　前記下面から離間した低ライフタイム領域１０における活性化率よりも前記下面近傍のｐ＋コレクタ領域８の活性化率が高いように前記半導体ウエハを前記下面側から加熱して，ｐ＋コレクタ領域８（請求項６において「第１導電型のコレクタ領域」に相当）を前記半導体ウエハの前記下面側に形成するステップと
　を含み，前記下面側では，電気的に完全に活性化し（請求項６において「活性化率を１００％とした場合」に相当）に前記低ライフタイム領域１０内の活性化率が１０％以下（請求項６において「上面側での前記活性化率が４０％以下」に相当）であるように前記ｐ＋コレクタ領域８を形成することを特徴とするＩＧＢＴの製造方法（請求項６において「半導体装置の製造方法」に相当）。」
　が開示されている。
＜請求項７について＞
　引用文献１の，特に，【０１０７】〜【０１１４】及び図１５，１８，１９には，ＩＧＢＴの製造方法において，ｐ＋コレクタ領域８（請求項７において「コレクタ領域」に相当）を形成するために半導体ウエハ（請求項７において「半導体基体」に相当）を前記下面側からレーザアニール（請求項７において「加熱する」に相当）のステップの前に，熱拡散処理（請求項７において「アニール処理」に相当）によって前記半導体ウエハの前記下面側にｎバッファ領域１３（請求項７において「第２導電型のバッファ領域」に相当）を形成するステップを追加し得ることが開示されている。
＜請求項８，９について＞
　引用文献１の，特に，【００８８】には，ｐ＋コレクタ領域８を形成するために，ｎ−ドリフト領域１に注入されたｐ型不純物である硼素を活性化する際，シリコンが融解する臨界の照射エネルギー密度よりも低い照射エネルギーであるレーザを用いた活性化技術（請求項９において「レーザアニール法」に相当）が開示されており，具体的な温度範囲としては，シリコンの融解温度は約１４１０℃であることから，約１４１０℃を越えない範囲の温度による加熱であると解される（請求項８において「コレクタ形成時に１２００℃乃至１３００℃の温度で第１導電型不純物が注入された前記半導体基体を加熱すること」に相当）。
＜請求項１０について＞
　引用文献１の，特に，【０１０３】〜【０１０５】，図２７には，エミッタ領域及びベース領域を貫通するトレンチ（請求項１０において「溝」に相当）を形成するステップと，トレンチ内にゲート絶縁膜５ａを形成するステップと，ゲート絶縁膜５ａが形成されたトレンチの内部にゲート電極６を形成するトレンチゲート型ＩＧＢＴの製造方法が開示されている。　
　　　　　　　　　　　引　用　文　献　等　一　覧
１.国際公開第２０１２／０５６５３６号
第４　引用文献，引用発明等
　１　引用文献の記載事項
　当審拒絶理由通知で引用された国際公開第２０１２／０５６５３６号（以下，「引用文献」という。）には，図面とともに次の記載がある。（下線は当審において付加した。以下同じ。）
（１）「[００７１]　図２〜１５は，実施の形態１にかかる半導体装置の製造過程を示す断面図である。例えば，１７００Ｖの耐圧を有するプレーナゲート構造の
ＩＧＢＴを作製する方法
ｎ
-
ドリフト領域１となるｎ
-
型のＦＺウエハ
［００７２］　ついで，図２に示すように，ｎ-ドリフト領域１のおもて面の表面に，酸化膜領域５ｂとなる熱酸化膜を成長させる。熱酸化膜の厚さは，例えば，７００μｍ以上１０００μｍ以上であってもよい。ついで，フォトリソグラフィにより，酸化膜領域５ｂとなる熱酸化膜の表面に，熱酸化膜の一部が露出するように開口するレジストマスク２１を形成する。ついで，レジストマスク２１をマスクとしてエッチングを行い，レジストマスク２１の開口部に露出する熱酸化膜を除去する。これにより，ｎ-ドリフト領域１のおもて面の表面に，酸化膜領域５ｂが形成される。そして，レジストマスク２１を除去し，ＦＺウエハを洗浄する。ここで，エッチング方法として，ウエットエッチングを用いてもよいし，ドライエッチングを用いてもよい（以下，熱酸化膜をエッチングする処理において同様）。
［００７３］　ついで，図３に示すように，ｎ-ドリフト領域１のおもて面側に，スクリーン酸化膜２２を成長させる。ついで，ｎ-ドリフト領域１のおもて面に，スクリーン酸化膜２２の上から例えばリン（Ｐ）イオンをイオン注入する。ここで，イオン注入の加速エネルギーを例えば１００ｋｅＶとし，ドーズ量を１．０×１０12ｃｍ-2以上１．５×１０12ｃｍ-2以下としてもよい。これにより，
ｎ
-
ドリフト領域１のおもて面の，表面に酸化膜領域５ｂが形成されていない部分の表面層に，ｎ領域１１となる不純物領域が形成される
［００７４］　ついで，熱拡散処理によって，ｎ領域１１となる不純物領域を拡散させる。例えば，不活性ガス雰囲気下において１１５０℃で５時間の熱拡散処理を行ってもよい。これにより，図４に示すように，ｎ領域１１が形成される。ついで，図５に示すように，ウエットエッチングによって，ＦＺウエハ表面のシリコンが露出するまで酸化膜を除去する。これにより，スクリーン酸化膜２２が除去される。ついで，ｎ-ドリフト領域１のおもて面側に，ゲート絶縁膜５ａを成長させる。これにより，ゲート絶縁膜５ａは，酸化膜領域５ｂに接する。ついで，ｎ-ドリフト領域１のおもて面側の全面に，ゲート電極６となるｎ型の低抵抗率のポリシリコン層を堆積する。ここで，ポリシリコン層の厚さは，例えば，０．４μｍ以上０．８μｍ以上であってもよい。
［００７５］　ついで，図６に示すように，フォトリソグラフィにより，ゲート電極６となるポリシリコン層の表面に，ポリシリコン層の一部が露出するように開口するレジストマスク２３を形成する。ついで，レジストマスク２３をマスクとして等方性エッチングまたは異方性エッチングを行い，レジストマスク２３の開口部に露出するポリシリコン層を除去する。これにより，ｎ-ドリフト領域１のおもて面の表面に，ゲート絶縁膜５ａおよび酸化膜領域５ｂを介してゲート電極６が形成される。そして，レジストマスク２３を除去し，ＦＺウエハを洗浄する。
［００７６］　ついで，図７に示すように，ｎ-ドリフト領域１のおもて面に，ゲート電極６をマスクとしてゲート電極６に自己整合するように例えば硼素（Ｂ）イオンＦＺウエハの表面に対して垂直な方向からイオン注入する。ここで，イオン注入の加速エネルギーを例えば４５ｋｅＶとし，ドーズ量を１．０×１０14ｃｍ-2台としてもよい。これにより，
ｎ領域１１の表面層に，ゲート電極６の端部に自己整合して，ｐベース領域２となる不純物領域（不図示）が形成される。
［００７７］　ついで，図８に示すように，熱拡散によって，ｐベース領域２を拡散させる。例えば，不活性ガス雰囲気下において１１５０℃で２時間の熱拡散処理を行ってもよい。ついで，図９に示すように，フォトリソグラフィにより，ｎ-ドリフト領域１のおもて面側に，ｐ+コンタクト領域４が形成される領域が開口するレジストマスク２４を形成する。ついで，ｎ-ドリフト領域１のおもて面に，ゲート絶縁膜５ａの上から例えば硼素イオンをイオン注入する。ここで，イオン注入の加速エネルギーを例えば１５０ｋｅＶとし，ドーズ量を２．０×１０15ｃｍ-2台としてもよい。これにより，ｐベース領域２の表面層に，ｐ+コンタクト領域４となる不純物領域（不図示）が形成される。そして，レジストマスク２４を除去し，ＦＺウエハを洗浄する。
［００７８］　ついで，熱拡散によって，ｐ+コンタクト領域４となる不純物領域を拡散させる。これにより，図１０に示すように，ｐ+コンタクト領域４が形成される。ついで，図１１に示すように，フォトリソグラフィにより，ｎ-ドリフト領域１のおもて面側に，ｎ+エミッタ領域３が形成される領域が開口するレジストマスク２５を形成する。ついで，ｎ-ドリフト領域１のおもて面に，ゲート絶縁膜５ａの上から例えば砒素（Ａｓ）イオンをイオン注入する。ここで，イオン注入の加速エネルギーを例えば１２０ｋｅＶとし，ドーズ量を１．０×１０15ｃｍ-2台としてもよい。これにより
，ｐベース領域２
の表面層に，ｎ
+
エミッタ領域３となる不純物領域（不図示）が形成される
（中略）
［００８４］　ついで，図１５に示すように，
ｎドリフト領域１の裏面の全面に，異なる加速エネルギーで，ｐ型不純物イオン（第２導電型不純物）のイオン注入を２回行う（注入工程）
［００８５］　ついで，
熱処理によって，ｎ
-
ドリフト領域１の裏面に導入したｐ型不純物を電気的に活性化し，ｎ
-
ドリフト領域１の裏面の表面層にｐ
+
コレクタ領域８を形成するとともに，ｎ
-
ドリフト領域１とｐ
+
コレクタ領域８との界面に低ライフタイム領域１０を形成する（活性化工程）。つまり，ｎ
-
ドリフト領域１の裏面のｐ型不純物イオンがイオン注入された表面層において，表面から上記深さまでの部分（ｐ
+
コレクタ領域８となる領域のＦＺウエハ表面に近い部分）を電気的に完全に活性化し，深い部分（低ライフタイム領域１０となる領域）を部分的に活性化させない。ｐ
+
コレクタ領域８の，電気的に完全に活性化する部分の深さは上述したとおりである
［００８６］　
活性化工程において，低ライフタイム領域１０は，注入工程によって注入されたｐ型不純物の濃度分布に対応して部分的に活性化された領域となる
完全に活性化されたｐ
+
コレクタ領域８と，部分的に活性化されている低ライフタイム領域１０
［００８７］　具体的には，低ライフタイム領域１０の活性化率は，ＦＺウエハ表面に近い部分で９０％程度であってもよいが，低ライフタイム領域１０全体で１０％以下であるのが望ましい。つまり，
低ライフタイム領域１０を含むＦＺウエハの表面から深い部分の活性化率が，１０％以下であるのが好ましい
［００８８］　詳細には，
活性化工程では，例えば，ｎ
-
ドリフト領域１の硼素イオンがイオン注入された裏面にレーザーを照射し，ｎ
-
ドリフト領域１の裏面に導入した硼素を電気的に活性化する
［００８９］　アニール炉によって活性化工程を行う場合，低ライフタイム領域１０を含むＦＺウエハの表面から深い部分の活性化率を，例えば１％以上６％以下とすることができる。レーザーを用いて活性化工程を行う場合，アニール炉によって活性化工程を行う場合に比べて活性化率が高くなるので，ｎ-ドリフト領域１とｐ+コレクタ領域８とのｐｎ接合からのリーク電流を少なくすることができる。
［００９０］　そして，ｎ-ドリフト領域１のおもて面側の表面構造を保護する保護レジスト２７を除去し，ＦＺウエハを洗浄する。ついで，
ｐ
+
コレクタ領域８の表面に，コレクタ電極９となる電極材を堆積する
これにより，コレクタ電極９が形成される
［００９１］　これにより，ｎ-ドリフト領域１の裏面側に，ｐ+コレクタ領域８に接するコレクタ電極９が形成され，図１に示す半導体装置が完成する。」
（２）「[０１０３]　（実施の形態３）　
　実施の形態３にかかる半導体装置において，実施の形態１にかかるＩＧＢＴを，
トレンチゲート構造のＩＧＢＴとしてもよい
[０１０４]　実施の形態３では，ｎ-ドリフト領域１のおもて面側に，ｐベース領域２を貫通してｎ-ドリフト領域１に達するトレンチが設けられている。トレンチの内部には，ゲート絶縁膜５ａを介してゲート電極６が埋め込まれている。ｎ+エミッタ領域３は，トレンチの側壁に設けられたゲート絶縁膜５ａを介してゲート電極６と隣り合う。つまり，トレンチゲート構造が形成されている（図２７参照）。それ以外の構成は，実施の形態１と同様である。
[０１０５]　以上，説明したように，実施の形態３によれば，実施の形態１と同様の効果を得ることができる。」
（３）「[０１０７]　実施の形態４では，ｎ-ドリフト領域１とｐ+コレクタ領域８との間に，ｎバッファ領域（第５の半導体領域）が形成されている。ｎバッファ領域は，ｎ-ドリフト領域１よりも低い抵抗率を有する。また，ｎバッファ領域は，十分に活性化されているのが好ましい。ｐ+コレクタ領域８は，ｎバッファ領域に接し，ｎバッファ領域とｐｎ接合をなす。低ライフタイム領域１０は，ｎバッファ領域とｐ+コレクタ領域８との界面に設けられている。
[中略]
[０１１１]　ついで，図１８に示すように，
ｎ
-
ドリフト領域１の裏面に，例えばリンイオンなどのｎ型不純物イオンをイオン注入する
[０１１２]　ついで，図１９に示すように，保護レジスト３１を除去し，ＦＺウエハを洗浄する。
ついで，熱拡散処理によって，ｎバッファ領域となる不純物領域を拡散させる。
これにより，ｎバッファ領域１３が形成される。
[０１１３]　ｎ-ドリフト領域１のおもて面側の，エミッタ電極７とのコンタクト部分に形成された自然酸化膜を除去して，ＦＺウエハのおもて面のエミッタ電極７とのコンタクト部分を露出する。ついで，実施の形態１と同様に，ｎ-ドリフト領域１のおもて面側にエミッタ電極７を形成し（図１３），エミッタ電極７の一部を露出してパッド領域を形成する。
[０１１４]　ついで，図２０に示すように，保護レジスト３３を塗布して硬化する。ついで，エッチングによって，ＦＺウエハ表面のシリコンが露出するまで，ｎバッファ領域１３の表面に形成された自然酸化膜を除去して，ＦＺウエハの裏面の表面を露出する。ついで，実施の形態１と同様に，注入工程および活性化工程を行い（図１５），ｎバッファ領域１３の表面層に，ｐ+コレクタ領域８および低ライフタイム領域１０を形成する。これにより，ｎバッファ領域１３とｐ+コレクタ領域８との界面に，低ライフタイム領域１０が形成される。低ライフタイム領域１０の形成方法，および深さや活性化率などの条件は，実施の形態１と同様である。つまり，実施の形態１における，ｎ-ドリフト領域１とｐ+コレクタ領域８との界面を，ｎバッファ領域１３とｐ+コレクタ領域８との界面に読み替えた条件と同様である。」
２　引用発明
　前記１より，引用文献には次の発明（以下，「引用発明」という。）が記載されていると認められる。
　「ｎ-型（第１導電型）のウエハからなるｎ-ドリフト領域（第１の半導体領域）１に，ｎ-ドリフト領域１のおもて面の，表面に酸化膜領域５ｂが形成されていない部分の表面層に，ｎ領域１１となる不純物領域が形成され，ｎ領域１１の表面層に，ゲート電極６の端部に自己整合して，ｐベース領域２となる不純物領域が形成され，
　ｐベース領域２の表面層に，ｎ+エミッタ領域３となる不純物領域が形成され，
　ｎドリフト領域１の裏面の全面に，異なる加速エネルギーで，ｐ型不純物イオン（第２導電型不純物）のイオン注入を２回行い（注入工程），
　熱処理によって，ｎ-ドリフト領域１の裏面に導入したｐ型不純物を電気的に活性化し，ｎ-ドリフト領域１の裏面の表面層にｐ+コレクタ領域８を形成するとともに，ｎ-ドリフト領域１とｐ+コレクタ領域８との界面に低ライフタイム領域１０を形成し（活性化工程），
　活性化工程では，例えば，ｎ-ドリフト領域１の硼素イオンがイオン注入された裏面にレーザーを照射し，ｎ-ドリフト領域１の裏面に導入した硼素を電気的に活性化し，
　ｎ-ドリフト領域１の裏面のｐ型不純物イオンがイオン注入された表面層において，表面から上記深さまでの部分（ｐ+コレクタ領域８となる領域のＦＺウエハ表面に近い部分）を電気的に完全に活性化し，深い部分（低ライフタイム領域１０となる領域）を部分的に活性化させず，
　完全に活性化されたｐ+コレクタ領域８と，部分的に活性化されている低ライフタイム領域１０とし，低ライフタイム領域１０を含むＦＺウエハの表面から深い部分の活性化率が，１０％以下である，ＩＧＢＴを作製する方法。」
第５　対比・判断
１　本願発明と引用発明の対比
（１）引用発明の「ｎ-型（第１導電型）のウエハからなるｎ-ドリフト領域（第１の半導体領域）１」，「ｐベース領域２」は，本願発明の「ｎ型の半導体基体」，「ｐ型のベース領域」に相当する。また，ｎ-ドリフト領域１のおもて面の，表面に酸化膜領域５ｂが形成されていない部分の表面層に，ｎ領域１１となる不純物領域が形成されるので，ｎ領域１１は，ｎ-ドリフト領域１の一部であるから，引用発明の「ｎ領域１１の表面層に，ゲート電極６の端部に自己整合して，ｐベース領域２となる不純物領域が形成され」る工程は，本願発明の「ｐ型のベース領域をｎ型の半導体基体上に形成するステップ」に相当する。
（２）引用発明の「ｎ+エミッタ領域３」は，本願発明の「ｎ型のエミッタ領域」に相当するので，引用発明の「ｐベース領域２の表面層に，ｎ+エミッタ領域３となる不純物領域が形成され」る工程は，本願発明の「ベース領域上にｎ型のエミッタ領域を形成するステップ」に相当する。
（３）引用発明の「ｎドリフト領域１の裏面の全面に，異なる加速エネルギーで，ｐ型不純物イオン（第２導電型不純物）のイオン注入を２回行う（注入工程）」は，引用発明の「裏面」が本願発明の「下面」に相当するので，本願発明の「前記半導体基体の前記上面に対向する下面から，前記半導体基体の下面側にｐ型不純物を注入するステップ」に相当する。
（４）引用発明の「熱処理によって，ｎ-ドリフト領域１の裏面に導入したｐ型不純物を電気的に活性化し，ｎ-ドリフト領域１の裏面の表面層にｐ+コレクタ領域８を形成する（活性化工程）」は，「活性化工程では，例えば，ｎ-ドリフト領域１の硼素イオンがイオン注入された裏面にレーザーを照射し，ｎ-ドリフト領域１の裏面に導入した硼素を電気的に活性化」し，活性化の程度について，「ｎ-ドリフト領域１の裏面のｐ型不純物イオンがイオン注入された表面層において，表面から上記深さまでの部分（ｐ+コレクタ領域８となる領域のＦＺウエハ表面に近い部分）を電気的に完全に活性化」することから，本願発明の「前記下面から離間した領域よりも前記下面近傍において前記ｐ型不純物の活性化率が高いように前記半導体基体を前記下面側から加熱して，ｐ型のコレクタ領域を前記半導体基体の前記下面側に形成するステップ」に相当する。
（５）引用発明の「ＩＧＢＴを作製する方法」は，本願発明の「半導体装置の製造方法」に相当する。
　そうすると，本願発明と引用発明は下記の（６）の点で一致し，（７）の点で一応，相違する。
（６）一致点
　ｐ型のベース領域をｎ型の半導体基体上に形成するステップと，
　前記ベース領域上にｎ型のエミッタ領域を形成するステップと，
　前記半導体基体の前記上面に対向する下面から，前記半導体基体の下面側にｐ型不純物を注入するステップと，
　前記下面から離間した領域よりも前記下面近傍において前記ｐ型不純物の活性化率が高いように前記半導体基体を前記下面側から加熱して，ｐ型のコレクタ領域を前記半導体基体の前記下面側に形成するステップを含む半導体装置の製造方法。
（７）相違点
　本願発明では，「下面側での活性化率を１００％とした場合に上面側での前記活性化率が４０％以下であるように低ライフタイム層をコレクタ領域に形成することを特徴とする」のに対して，引用発明では，ｎ-ドリフト領域１の裏面のｐ型不純物イオンがイオン注入された表面層において，表面から上記深さまでの部分（ｐ+コレクタ領域８となる領域のＦＺウエハ表面に近い部分）を電気的に完全に活性化し，深い部分（低ライフタイム領域１０となる領域）を部分的に活性化させず，完全に活性化されたｐ+コレクタ領域８と，部分的に活性化されている低ライフタイム領域１０とし，低ライフタイム領域１０を含むＦＺウエハの表面から深い部分の活性化率が，１０％以下である点。
２　相違点に対する検討
　まず，本願発明の「コレクタ領域」の意義について検討する。
　本願発明において，本願明細書の段落【００４２】には，「不純物の注入及びアニール処理によりコレクタ領域１０が形成される。」との記載があり，本願発明のコレクタ領域は，「不純物が注入され，アニール処理により形成された領域」を意味するものと解される。
　他方，引用発明において，「完全に活性化されたｐ+コレクタ領域８と，部分的に活性化されている低ライフタイム領域１０」は，「ｎドリフト領域１の裏面の全面に，異なる加速エネルギーで，ｐ型不純物イオン（第２導電型不純物）のイオン注入を２回行い（注入工程）」及び「熱処理によって，ｎ-ドリフト領域１の裏面に導入したｐ型不純物を電気的に活性化し，ｎ-ドリフト領域１の裏面の表面層にｐ+コレクタ領域８を形成するとともに，ｎ-ドリフト領域１とｐ+コレクタ領域８との界面に低ライフタイム領域１０を形成（活性化工程）」している。
　そうすると，「完全に活性化されたｐ+コレクタ領域８と，部分的に活性化されている低ライフタイム領域１０」は，「不純物の注入及びアニール処理により形成された領域」であり，「完全に活性化されたｐ+コレクタ領域８と，部分的に活性化されている低ライフタイム領域１０」は，本願発明の「コレクタ領域」と同義と解される。
　また、同段落【００３８】には、「半導体基体２０側はコレクタ電極９０側に比べて活性化されていない割合が多いコレクタ領域１０を実現できる」とあるから、本願発明の「コレクタ領域」は完全に活性化されていない領域も含むものである。
　次に，相違点について検討する。
　引用発明の「完全に活性化されたｐ+コレクタ領域８と，部分的に活性化されている低ライフタイム領域１０とし，低ライフタイム領域１０を含むＦＺウエハの表面から深い部分の活性化率が，１０％以下である」ということは，前述の検討から「低ライフタイム領域１０」は，本願発明でいう「コレクタ領域」に形成され，かつ引用発明の「完全に活性化された」ことは，本願発明の「１００％の活性化」に相当し，引用発明の「１０％以下」は，本願発明の「４０％以下」を満たし，引用発明の「低ライフタイム領域１０を含むＦＺウエハの表面から深い部分」は，ウエハ底面の逆側の方向なので本願発明の「上面側」に相当するので，本願発明の「下面側での前記活性化率を１００％とした場合に前記上面側での前記活性化率が４０％以下であるように低ライフタイム層をコレクタ領域に形成する」を満たす。
　したがって，当該一応の相違点について，両者に実質的な差異は認められない。
３　まとめ
　したがって，本願発明は，引用文献に記載された発明と認められる。
　
第６　結言
　以上のとおり，本願の請求項１に係る発明は，特許法第２９条第１項第３号の規定により，特許を受けることができないから，他の請求項について検討するまでもなく，本願は拒絶されるべきものである。
　よって，結論のとおり審決する。