【事件の表示】
　特願２０１５−　４９３７６「半導体装置」拒絶査定不服審判事件〔平成２７年　９月　３日出願公開、特開２０１５−１５９５４７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成２２年１０月２０日に出願された特願２０１０−２３５４５０号の一部を、平成２７年３月１２日に新たな特許出願としたものであって、同年１１月２４日付けで拒絶理由が通知され、平成２８年１月２９日付けで意見書及び手続補正書が提出され、同年４月１１日付けで拒絶査定されたところ、同年７月１９日に拒絶査定不服審判の請求がなされ、同時に手続補正がなされたものである。
第２　原査定の概要
　原査定（平成２８年４月１１日付け拒絶査定）の概要は次のとおりである。
　この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第６項第１号に規定する要件を満たしていない。
備考
●理由１（特許法第３６条第６項第１号）について
・請求項　１−４
　発明の詳細な説明には、半導体集積回路内に設けられた他の回路の特性劣化を抑制するという課題を解決するために、半導体集積回路の外部に外部インダクタ(L1)と外部キャパシタ(C3)を設け、半導体集積回路内に設けられた内部キャパシタ（D1、2）と外部インダクタ（L1）が接続されることにより形成される第１閉回路と、当該外部インダクタと当該外部キャパシタが接続されることに形成される第２閉回路を構成し、第２閉回路の配線抵抗を第１閉回路の配線抵抗よりも小さくすることで、半導体集積回路内に流れる電流量を低減することが記載されている。すなわち、上記課題を解決するよう、半導体集積回路内に流れる電流を低減するためには、第１閉回路の配線抵抗を第２閉回路の配線抵抗よりも小さくし、且つ、第１閉回路は外部のインダクタと半導体集積回路内のキャパシタによって構成され、第２閉回路は外部のインダクタ及びキャパシタによって構成されなければならない。
　しかし、補正後の請求項１には、依然として、半導体集積回路に対して、第１、第２キャパシタ及びインダクタが内部にあるのか、外部にあるのかが記載されていないから、上記課題を解決するための手段が記載されているとはいえない。したがって、請求項１−４には、発明の詳細な説明に記載された、発明の課題を解決するための手段が反映されておらず、請求項１−４に係る発明は、発明の詳細な説明に記載した範囲を超えることとなる。
　よって、請求項１−５(当審注：「１−４」の誤記と認められる。)に係る発明は、発明の詳細な説明に記載したものでない。
　なお、出願人は意見書において、「上記補正後の本願発明に係る半導体装置は、上記（２．１）に記載の構成要件を有するものであり、第１の閉回路及び第２の閉回路がいずれも電源に並列に接続され、第１の閉回路を構成する第１の環状配線の配線抵抗よりも第２の閉回路を構成する第２の環状配線の配線抵抗が小さいことを特徴としております。従って、第２の閉回路に流れる電流の電流量は、第１の閉回路に流れる電流の電流量よりも大きくなります。また、閉回路おいて生じる高周波磁界の強さは電流経路によって囲まれた面積と電流値との積によって定まります（本願明細書【００２９】段落参照）。従って、電流量が大きい電流経路に囲まれた領域の面積を小さくすることにより、強い高周波磁界の発生を抑えることができます。そこで、本願発明に係る半導体装置は、高周波磁界の強さを低減するべく、電流量の大きい第２の環状配線に囲まれた第２の領域の面積が、電流量の小さい第１の環状配線に囲まれた第１の領域の面積よりも小さくなるように構成したことを特徴とするものであります。従って、本願の請求項１−５は、発明の詳細な説明に記載したものであり、特許法第３６条第６項第１号に基づく拒絶理由には該当しないと存じます。」と主張している。
　しかし、発明の詳細な説明には、第１の閉回路及び第２の閉回路が電源に並列に接続されることは記載されていない。
　また、出願人の主張通り、第１の環状配線の配線抵抗よりも第２の環状配線の配線抵抗が小さいことで、第２の閉回路に流れる電流量を大きくなることは明らかである。しかし、依然として、補正後の請求項１に係る発明は、半導体集積回路内に流れる電流を低減する構成である、「半導体集積回路に対する、インダクタ及びキャパシタの配置」が記載されておらず、半導体集積回路内に流れる電流を低減できない構成、すなわち、課題を解決できない構成を含んでいる。そして、発明の詳細な説明には、このような半導体集積回路内に流れる電流を低減できない構成について記載されていない。
第３　請求人の主張
　請求人は平成２８年７月１９日付け審判請求書で、審判請求時の補正を前提として概略以下のように主張している。
「　・・・・・・・
　（２）拒絶理由について
　上記補正後の本願請求項１に係る発明（以下、本願発明と称する）は、第１の環状配線が、第１の外部端子及び第１のキャパシタの間、第１のキャパシタ及び第２の外部端子の間、第２の外部端子及びインダクタの間、インダクタ及び第１の外部端子の間を夫々接続して第１の領域を囲むように配されていることを特徴としております。また、インダクタは第１の外部端子及び第２の外部端子を介して第１のキャパシタに接続され、第２のキャパシタはインダクタに並列に接続されていることを特徴としております。
　従って、インダクタ及び第２のキャパシタが第１の外部端子及び第２の外部端子を基準として第１のキャパシタよりも外側にあることは明確であります。
　そして、本願発明は、第２の環状配線の配線抵抗が第１の環状配線の配線抵抗よりも小さく、第１の領域の面積が第２の領域の面積よりも大きいことを特徴としております。高周波磁界の強さは電流経路によって囲まれた面積と電流値との積によって定まるため、かかる構成によれば、電流量の大きい領域において相対的に面積が小さく、電流量の小さい領域において相対的に面積が大きいことになるため、いずれの領域においても強い高周波磁界が発生せず、回路の特性劣化を防ぐことができます。
　従って、本願発明は、発明の課題を解決するための手段を反映したものであり、発明の詳細な説明に記載したものであると思料致します。
　また、上記の通り、第１の外部端子、第２の外部端子、第１のキャパシタ、インダクタ及び第２のキャパシタの接続関係は明確であり、本願発明は明確であると思料致します。」
第４　当審の判断
１．請求項に係る発明
　平成２８年７月１９日付けで手続補正された特許請求の範囲の請求項１は以下のとおりである。
「　【請求項１】
　第１の外部端子と、第１のキャパシタと、第２の外部端子と、前記第１の外部端子及び前記第２の外部端子を介して前記第１のキャパシタに接続されたインダクタと、前記第１の外部端子及び前記第１のキャパシタの間と前記第１のキャパシタ及び前記第２の外部端子の間と前記第２の外部端子及び前記インダクタの間と前記インダクタ及び前記第１の外部端子の間とを夫々接続して第１の領域を囲むように配された第１の環状配線と、から構成された第１の閉回路と、
　前記インダクタと、前記インダクタに並列に接続された第２のキャパシタと、前記第２のキャパシタ及び前記インダクタを接続して前記第１の領域と重なり合わない第２の領域を囲むように配された第２の環状配線と、から構成された第２の閉回路と、を有し、
　前記第２の環状配線の配線抵抗は、前記第１の環状配線の配線抵抗よりも小さく、
　前記第１の領域の面積は、前記第２の領域の面積よりも大きいことを特徴とする半導体装置。」
２．発明の詳細な説明に記載された発明が解決しようとする課題及び解決手段について
（１）本願明細書には次のような記載がある。
ア．「【０００１】
　本発明は、高周波発振を可能にする発振回路及び半導体装置に関する。
【背景技術】
【０００２】
　従来から、無線機においては、インダクタ及びキャパシタから構成された共振回路と、トランジスタとによって構成された発振回路が用いられている。キャパシタとして可変容量ダイオードを用いることにより、電圧制御発振回路（ＶＣＯ：voltage controlled oscillator）を構成し、周波数制御が可能になる。また、当該電圧制御発振回路、位相比較器、ループフィルタ、及び分周器によって位相同期回路（ＰＬＬ：Phase-locked loop）を形成し、PLL周波数シンセサイザに用いることができる。
【０００３】
　近年においては、上述したような発振回路は、半導体集積回路の一部として形成されている。半導体集積回路の一部として発振回路を形成する方法として、発振回路を構成する全ての部品を半導体集積回路内に形成する場合や、発振回路を構成する部品の一部を半導体集積回路外に形成（すなわち、外付け部品として形成）する場合がある。例えば、発振周波数が数百メガヘルツ（ＭＨｚ）以下になると、約１０ナノヘンリー（ｎＨ）のインダクタンスを有するインダクタが必要となる。かかる場合に当該インダクタを半導体集積回路内に設けると、半導体集積回路内における当該インダクタの占有面積が過大となり、半導体集積回路自体も大きくなる。このため、数百ＭＨｚ以下の発振周波数を有する発振回路においては、インダクタを半導体集積回路の外部に設けることが一般的に行われている。一方、発振周波数が１ギガヘルツ（ＧＨｚ）以上になると約５ｎＨのインダクタンスを有するインダクタが必要となり、当該インダクタは半導体集積回路内に収容できる。例えば、特許文献１にはインダクタを外付け部品として形成された発振回路が開示されている。更に、特許文献２には、キャパシタを外付け部品とした形成された発振回路が開示されている。特許文献３には、キャパシタを半導体集積回路内に設け、インダクタを外付け部品として設け、更に当該インダクタに外付けのキャパシタを直列接続した構成を有する発振回路が開示されている。
・・・・・・
【発明が解決しようとする課題】
【０００５】
　しかしながら、
無線機においては、受信回路、送信回路、位相同期回路、制御回路等の種々の機能を有する回路を半導体集積回路に収容しており、微弱な信号を取り扱う受信回路においては、発振回路からの信号の干渉が問題となる
【０００６】
　
例えば、トランジスタ及びキャパシタが半導体集積回路内に設けられ、インダクタのみが半導体集積回路外に設けられた構造を有する発振回路において、５００ＭＨｚの発振周波数を１５ｎＨのインダクタで実現した場合
【数１】　（略）
【０００７】
なお、上記式において、ｆが共振周波数、Ｌがインダクタンス、Ｃがキャパシタンスである。発振状態における共振回路の電圧振幅の実効値を１Ｖとすると、インダクタのリアクタンスは、２πｆＬ＝４７．１（Ω）となる。これにより、
共振回路を流れる高周波電流は、１÷４７．１＝２１．２（ｍＡ）となる。かかる高周波電流は、半導体集積回路自体の電源電流に匹敵する大電流である
【０００８】
　
このような高周波電流が共振回路に流れると、共振回路の電流経路を構成する導電性材料から電磁波が放射され、更には半導体素子の基板電位が変動して半導体集積回路内の他の回路の特性が劣化する。例えば、受信感度の低下といった半導体集積回路の特性劣化が生じる
・・・・・・
【００１０】
　本発明は、以上の如き事情に鑑みてなされたものであり、
数百メガヘルツの発振周波数を有する発振信号を出力する場合において、半導体集積回路内に設けられた他の回路の特性劣化を抑制することができる発振回路を提供する
イ．「【課題を解決するための手段】
【００１１】
　上記した課題を解決するために、本発明の半導体装置は、第１の外部端子と、第１のキャパシタと、第２の外部端子と、前記第１の外部端子及び前記第２の外部端子を介して前記第１のキャパシタに接続されたインダクタと、前記第１の外部端子及び前記第１のキャパシタの間と前記第１のキャパシタ及び前記第２の外部端子の間と前記第２の外部端子及び前記インダクタの間と前記インダクタ及び前記第１の外部端子の間とを夫々接続して第１の領域を囲むように配された第１の環状配線と、から構成された第１の閉回路と、前記インダクタと、前記インダクタに並列に接続された第２のキャパシタと、前記第２のキャパシタ及び前記インダクタを接続して前記第１の領域と重なり合わない第２の領域を囲むように配された第２の環状配線と、から構成された第２の閉回路と、を有し、前記第２の環状配線の配線抵抗は、前記第１の環状配線の配線抵抗よりも小さく、前記第１の領域の面積は、前記第２の領域の面積よりも大きいことを特徴とする。
【発明の効果】
【００１２】
　本発明の半導体装置は、第１のキャパシタ、インダクタ及び第１の配線に囲まれた第１の領域を有する第１閉回路と、第２のキャパシタ、インダクタ及び第２の配線に囲まれた第２の領域を有する第２閉回路と、から構成され、第１の領域の面積が第２の領域の面積よりも大きい構成を有している。そして、第２閉回路の配線抵抗は第１閉回路の配線抵抗より小さいため、
半導体集積回路の外部に高周波電流が流れやすくなり、発振時に流れる高周波電流によって半導体集積回路内の他の回路が受ける影響を低減することができる
【００１３】
　すなわち、本発明の半導体装置においては、数百メガヘルツの発振周波数を有する発振信号を出力する場合においても、半導体集積回路内に設けられた他の回路の特性劣化を抑制することができる。」
ウ．「【００１９】
　共振回路２２は、
半導体集積回路６０内に設けられた２つの内部キャパシタＣ１、Ｃ２
半導体集積回路６０の外部に設けられた外部インダクタＬ１及び外部キャパシタＣ３
半導体集積回路６０の外部接続端子Ｔ１
半導体集積回路６０の外部接続端子Ｔ２
・・・・・・・
【００２６】
　実施例１においては、外部インダクタＬ１のインダクタンスを１５ナノヘンリー（ｎＨ）、半導体集積回路６０内の内部キャパシタＣ１、Ｃ２、可変容量ダイオードＤ１、Ｄ２のキャパシタの合成容量を１．７５ピコファラッド（ｐＦ）、外部キャパシタＣ３のキャパシタンスを５ｐＦとし、発振周波数を５００ＭＨｚとした。ここで、発振周波数５００ＭＨｚにおける外部インダクタＬ１のリアクタンスは、４７．１オーム（Ω）となり、外部インダクタＬ１に流れる高周波電流は、２１．２ｍＡとなる。また、外部インダクタＬ１に流れる高周波電流は、
半導体集積回路６０を経由して流れる（すなわち、第１閉回路２３に流れる）
外部インダクタＬ１に流れる２１．２ｍＡの高周波電流は、第１閉回路２３に流れる５．５ｍＡの高周波電流と、第２閉回路２４に流れる１５．７ｍＡの高周波電流とが合成した電流である
半導体集積回路６０内に流れる電流量を低減することができる。これにより、発振回路２０に流れる高周波電流によって半導体集積回路６０内の受信回路３０、送信回路４０及び制御回路５０が受ける影響を低減することができる
【００２７】
　また、実施例１においては、第１閉回路２３を構成する配線の配線長は第２閉回路２４を構成する配線の配線長よりも長く、更には第１閉回路２３を構成する配線の断面積は第２閉回路２４を構成する配線の断面積よりも小さく、両配線を構成する材料は同一である。すなわち、第１閉回路２３における配線抵抗は第２閉回路２４の配線抵抗よりも大きい。このため、第２閉回路２４に高周波電流が流れ易くなり、上述したような半導体集積回路６０内に流れる電流量の低減を効率よく実現し、半導体集積回路６０内の受信回路３０、送信回路４０及び制御回路５０が受ける影響を低減することができる。また、半導体集積回路６０内のキャパシタの合成容量を外部キャパシタＣ３のキャパシタンスと同一又はそれ以上にしなければならい場合において、上述した配線幅の関係を用いることにより、
半導体集積回路６０内に流れる電流量の低減を図り、半導体集積回路６０内の受信回路３０、送信回路４０及び制御回路５０が受ける影響を低減することができる
エ．「【００２９】
　更に、実施例１においては、第１閉回路２３によって囲まれた面積を第２閉回路２４によって囲まれた面積よりも大きくしている。高周波磁界の強さは電流経路によって囲まれた面積と電流値と積によって定まるため、
電流量が大きくなる第２閉回路２４によって囲まれた面積を小さくすることによって、第２閉回路２４における高周波磁界の強さを低減する
（２）上記（１）ア．の記載によれば、無線機は種々の機能を有する回路を半導体集積回路に収容しており、微弱な信号を取り扱う受信回路においては、発振回路からの信号の干渉が問題となっていた。すなわち、発振回路を構成する共振回路を流れる高周波電流が大電流となるため、共振回路から電磁波が放射され、更に半導体素子の基板電位が変動して半導体集積回路内の他の回路の特性が劣化するという問題が生じた。そこで、発明の詳細な説明に記載された発明は、半導体集積回路内に設けられた他の回路の特性劣化を抑制することができる発振回路を提供することを課題としていると認められる。
　そして、上記（１）イ．及びウ．の記載によれば、発明の詳細な説明に記載された発明の半導体装置は、半導体集積回路の第１の外部接続端子と、半導体集積回路内に設けられた内部キャパシタと、半導体集積回路の第２の外部接続端子と、半導体集積回路の外部に設けられた外部インダクタと、これらの間をそれぞれ接続する第１の環状配線とからなる第１の閉回路と、前記外部インダクタと、半導体集積回路の外部に設けられた外部キャパシタと、これらを接続する第２の環状配線からなる第２の閉回路において、前記第２の環状配線の配線抵抗を、前記第１の環状配線の配線抵抗よりも小さく、前記第１の閉回路が囲む第１の領域の面積を、前記第２の閉回路が囲む第２の領域の面積よりも大きくし、半導体集積回路の外部に高周波電流が流れやすくし、相対的に半導体集積回路内を流れる電流を低減させる構成とすることにより、発振時に流れる高周波電流によって半導体集積回路内の他の回路が受ける影響を低減させたものと認められる。また、本願実施例に係る上記（１）ウ．の記載をみても、半導体集積回路６０内を流れる第１閉回路２３の電流を低減し、半導体集積回路６０内の他の回路への影響を低減させることが記載されている。また、上記（１）エ．の記載をみると、電流量が増大した半導体集積回路外の第２閉回路２４は面積を小さくすることにより発生する高周波磁界の強さを低減することが記載されている。
３．判断
　請求項１に係る発明は、上記１．で述べたとおりであり、「第１の外部端子と、第１のキャパシタと、第２の外部端子と、前記第１の外部端子及び前記第２の外部端子を介して前記第１のキャパシタに接続されたインダクタと、前記第１の外部端子及び前記第１のキャパシタの間と前記第１のキャパシタ及び前記第２の外部端子の間と前記第２の外部端子及び前記インダクタの間と前記インダクタ及び前記第１の外部端子の間とを夫々接続して第１の領域を囲むように配された第１の環状配線と、から構成された第１の閉回路」と、「前記インダクタと、前記インダクタに並列に接続された第２のキャパシタと、前記第２のキャパシタ及び前記インダクタを接続して前記第１の領域と重なり合わない第２の領域を囲むように配された第２の環状配線と、から構成された第２の閉回路」を構成要素とする半導体装置において、第１の環状配線の配線抵抗と第２の環状配線の配線抵抗の大小関係、及び第１の領域の面積と第２の領域の面積との大小関係をそれぞれ特定したものである。
　これに対して、発明の詳細な説明に記載された発明は、上記２．で述べたとおり、半導体集積回路内に設けられた他の回路の特性劣化を抑制することができる発振回路を提供することを課題とし、半導体集積回路内を流れる第１の閉回路の電流を低減させる構成を採用したものである。
　そうしてみると、請求項１に係る発明には「第１の閉回路」及び「第２の閉回路」、あるいはこれらを構成する「第１のキャパシタ」「第２のキャパシタ」及び「インダクタ」が、「半導体集積回路」との関係においてどのように配置されるのかは特定がされていないから、半導体集積回路の内と外でどのように電流が流れるのかは何ら特定されない。したがって、請求項１には発明の詳細な説明に記載された、発明の課題を解決するための手段が反映されておらず、請求項１は発明の詳細な説明に記載した範囲を超えて特許を請求することになっている。
４．請求人の主張について
　請求人は、審判請求書において、「・・・インダクタ及び第２のキャパシタが第１の外部端子及び第２の外部端子を基準として第１のキャパシタよりも外側にあることは明確であります。」と述べている。しかしながら、インダクタ、第２のキャパシタ、及び第１のキャパシタが半導体集積回路との関係において、その内部にあるのか、あるいは外部にあるのかを特定しているということはできないから、請求人の上記主張は採用できない。
５．むすび
　以上のとおり、請求項１において、発明の詳細な説明に記載された、発明の課題を解決するための手段が反映されていないため、発明の詳細な説明に記載した範囲を超えて特許を請求することとなっている。
　したがって、請求項１に係る発明は、発明の詳細な説明に記載されたものではないから、特許法第３６条第６項第１号に規定する要件を満たしていない。
第４　まとめ
　以上のとおり、本願出願は、その特許請求の範囲の記載が特許法第３６条第６項第１号の要件を満たしていないから、特許を受けることができない。
　よって、結論のとおり審決する。