(57)【要約】  矩形の平面形状を有し発熱源となる半導体素子２０と、前記半導体素子２０が実装されたヒートシンク部２５と、を有する半導体装置であって、前記半導体素子２０の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、前記ヒートシンク部２５の前記Ｘ、Ｙ、Ｚ方向の熱伝導率をそれぞれＫｘｘ、Ｋｙｙ、Ｋｚｚとしたときに、前記熱伝導率がＫｚｚ≧Ｋｙｙ＞Ｋｘｘであることを特徴とする半導体装置とした。
2008053586.tif 000002
【特許請求の範囲】
【請求項１】
矩形の平面形状を有し発熱源となる半導体素子と、
前記半導体素子が実装されたヒートシンク部と、
を有する半導体装置であって、
前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、
前記ヒートシンク部のＸ、Ｙ、Ｚ方向の熱伝導率のうち最も小さい値をもつ方向がＺ方向以外の方向に平行であることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の前記熱伝導率のうち最も小さい値をもつ方向がＸ方向に平行であることを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の前記熱伝導率をそれぞれＫｘｘ、Ｋｙｙ、Ｋｚｚとしたときに、前記熱伝導率がＫｚｚ≧Ｋｙｙ＞Ｋｘｘであることを特徴とする半導体装置。
【請求項４】
請求項１乃至３に記載の半導体装置において、
前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至５に記載の半導体装置において、
前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置。
【請求項７】
請求項１乃至６に記載の半導体装置において、
前記熱伝導率に異方性を有する前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
【請求項８】
矩形の平面形状を有し発熱源となる半導体素子と、
前記半導体素子が実装された第一のヒートシンク部と、
前記第一のヒートシンク部は前記半導体素子の直下に実装され、
前記第一のヒートシンク部の周囲に接合された第二のヒートシンク部と、
を有する半導体装置であって、
前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、
前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｚｚ≧Ｋ１ｙｙ＞Ｋ１ｘｘまたはＫ１ｙｙ≧Ｋ１ｚｚ＞Ｋ１ｘｘであり、
前記第二のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率をそれぞれＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとしたときに、前記熱伝導率がＫ２ｙｙ≧Ｋ２ｘｘ＞Ｋ２ｚｚであることを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置。
【請求項１１】
請求項８乃至１０に記載の半導体装置において、
前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置。
【請求項１２】
請求項８乃至１２に記載の半導体装置において、
前記熱伝導率に異方性を有するヒートシンク部のＸ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
【請求項１３】
矩形の平面形状を有し発熱源となる半導体素子と、
前記半導体素子が実装された第一のヒートシンク部と、
前記第一のヒートシンク部の前記半導体素子とは反対側に接合された第二のヒートシンク部と、
を有する半導体装置であって、
前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、
前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚであり、
前記第二のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率をそれぞれＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとしたときに、前記熱伝導率がＫ２ｚｚ≧Ｋ２ｙｙ＞Ｋ２ｘｘまたはＫ２ｙｙ≧Ｋ２ｚｚ＞Ｋ２ｘｘであることを特徴とする半導体装置。
【請求項１４】
請求項１３に記載の半導体装置において、
前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置。
【請求項１５】
請求項１４に記載の半導体装置において、
前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置。
【請求項１６】
請求項１３乃至１５に記載の半導体装置において、
前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置。
【請求項１７】
請求項１３乃至１６に記載の半導体装置において、
前記熱伝導率に異方性を有するヒートシンク部のＸ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
【請求項１８】
矩形の平面形状を有し発熱源となる半導体素子と、
前記半導体素子が実装された第一のヒートシンク部と、
前記第一のヒートシンク部の前記半導体素子とは反対側に接合された第二のヒートシンク部と、
を有する半導体装置であって、
前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、
前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚであり、
前記第二のヒートシンク部が等方的な熱伝導率を有する材料であって、前記熱伝導率が３００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
【請求項１９】
請求項１８に記載の半導体装置において、
前記ヒートシンク部の前記半導体素子が実装された表面側に金属層を有することを特徴とする半導体装置。
【請求項２０】
請求項１９に記載の半導体装置において、
前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置。
【請求項２１】
請求項１８乃至２０に記載の半導体装置において、
前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置。
【請求項２２】
請求項１８乃至２０に記載の半導体装置において、
前記熱伝導率に異方性を有する前記ヒートシンク部のＸ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
【請求項２３】
請求項１乃至２２のいずれかに記載の半導体装置であって、
前記ヒートシンク部が炭素を少なくとも含む複合材からなることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に携帯電話基地局、衛星通信、レーダなどに用いられる高出力電力増幅器や、高出力半導体レーザ、発光ダイオードなどに関する。
【背景技術】
【０００２】
シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、ガリウムナイトライド（ＧａＮ）などの半導体を用いた高出力電力増幅器は携帯電話基地局用電力増幅器や衛星搭載用電力増幅器などに広く応用されている。これらの用途では増幅器に１００Ｗを越える高出力が要求される。一方で、これらの増幅器は小型化を要求されており、その結果、出力電力密度は増大することになる。出力電力密度が大幅に増大すると増幅器を構成する電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）のチャネル温度が大幅に増大し、FETの長期信頼性に悪影響を与える。このような温度上昇による信頼性の悪化を防止するため、発熱源である電界効果トランジスタが形成されたチップはヒートシンク上に搭載されており、前記ヒートシンクは通常熱伝導率の良い金属材料で形成されている。金属材料のうち安価でかつ熱伝導率の良い材料として銅（Ｃｕ）が一般に用いられるが、Ｃｕと半導体基板、例えばシリコンやガリウム砒素とは３倍から６倍程度、熱膨張係数が異なるためアセンブリ工程で熱応力が半導体基板に加わり、信頼性を損なうという問題があった。この課題を解決するためＣｕにタングステン（Ｗ）やモリブデン（Ｍｏ）などの熱膨張係数の小さな材料を混ぜたり複数の層構造にすることにより熱膨張係数を半導体基板に近い値に調整するという方法が取られている。これにより比較的高い熱伝導率と半導体基板に近い熱膨張係数の両立を図っている。【０００３】
また、ＧａＡｓなどの化合物半導体を用いた高出力半導体レーザや発光ダイオードにおいても自己発熱によるジャンクション温度上昇は信頼性に悪影響を与えるため、同様に放熱のためチップをヒートシンク上に搭載する。この場合もやはり高熱伝導率と低熱応力を両立するため窒化アルミニウム（ＡｌＮ）などの材料が用いられていた。【０００４】
しかしながら、近年携帯電話基地局用の電力増幅器などの高出力増幅器には前述のように小型・高出力化要求が増大しており、ＣｕＷやＣｕＭｏなどのヒートシンク材ではＦＥＴにおいて十分に高い信頼性を確保することのできるチャネル温度（保証温度：例えばＧａＡｓやＳｉにおいては１２０から１５０℃程度）が得られなくなるという問題が生じている。これを解決するには半導体装置の熱抵抗を更に小さくすることが必要になるが、高出力増幅器のように大型の半導体素子を用いる場合には半導体素子の熱抵抗成分に比べてパッケージの熱抵抗成分が大きく、系全体の熱抵抗を低減するにはパッケージの熱抵抗成分を低減する必要がある。また、高出力半導体レーザや発光ダイオードにおいても出力の増大が望まれており、ヒートシンクの低熱抵抗化が必要となる。【０００５】
ところで、高出力増幅器に用いられている従来のＣｕＷやＣｕＭｏなどの金属系のヒートシンクにおいて更に低い熱抵抗を得るためには熱伝導率の大きなＣｕの成分を増加させる必要があるが、前記Ｃｕは熱膨張係数が１７ｐｐｍ／Ｋと大きいことからその組成を増加させるとヒートシンク材の熱膨張係数が大きくなる。これによりヒートシンクと半導体基板との熱膨張係数差が大きくなり、アセンブリ工程で温度上昇が起こると半導体素子の加わる熱応力が増加しその信頼性が悪化するという問題が生じる。このような理由により金属製ヒートシンクには熱応力を十分小さく保ったまま熱伝導率をこれ以上高くすることが困難であるという課題があった。この課題を解決するため高熱伝導黒鉛材料や炭素系複合材料をヒートシンク材料として用いる例が特許文献１乃至３に開示されている。これによって比較的高い熱伝導率と小さな熱応力が両立される。
【特許文献１】特開２００５−２００２３９号公報
【特許文献２】特開平１０−２３３４７５号公報
【特許文献３】特開平１０−１０７１９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のような材料は熱伝導率に異方性を有し、熱伝導率の高い方位が存在する一方で、低い方位も存在する。そのため、発熱源となる半導体素子の形状やその配置される方位によって放熱性能が従来の金属製ヒートシンクやＡｌＮと同程度に留まる、或いは悪化することが懸念される。従って、発熱源となる半導体素子とヒートシンク部との方位関係について、従来の金属材料のような等方的な熱伝導率を有するヒートシンク部とは異なる放熱設計思想を採用することが重要となる。また、方位を規定する場合においても、平面内（２次元）の方位関係だけでは不十分であり、３次元の方位関係で規定することが重要となる。【０００７】
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、矩形の平面形状を有する発熱源である半導体装置とヒートシンク部の３次元の方位関係を規定することで優れた放熱性能をもち、信頼性の高い半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明によれば、矩形の平面形状を有し発熱源となる半導体素子と、前記半導体素子が実装されたヒートシンク部と、を有する半導体装置であって、前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、前記ヒートシンク部のＸ、Ｙ、Ｚ方向の熱伝導率のうち最も小さい値をもつ方向がＺ方向以外の方向に平行であることを特徴とする半導体装置が提供される。【０００９】
また、本発明によれば、ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の前記熱伝導率のうち最も小さい値をもつ方向がＸ方向に平行であることを特徴とする半導体装置が提供される。【００１０】
また、本発明によれば、前記の半導体装置において、前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の前記熱伝導率をそれぞれＫｘｘ、Ｋｙｙ、Ｋｚｚとしたときに、前記熱伝導率がＫｚｚ≧Ｋｙｙ＞Ｋｘｘであることを特徴とする半導体装置が提供される。【００１１】
また、本発明によれば、前記の半導体装置において、前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置が提供される。【００１２】
また、本発明によれば、前記の半導体装置において、前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置が提供される。【００１３】
また、本発明によれば、前記の半導体装置において、前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置が提供される。【００１４】
また、本発明によれば、前記の半導体装置において、前記熱伝導率に異方性を有する前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置が提供される。【００１５】
このような本発明の半導体装置の熱抵抗が、熱伝導率が等方性の材料を用いた金属製パッケージに比べて低減されたことを図１８〜図１９を用いて以下に述べる。【００１６】
図１８は、窒化ガリウム系FETである半導体素子がパッケージ上に実装された半導体装置の模式的な斜視図であり、これを用いて有限要素法による熱シミュレーションを行った。図ではシミュレーションに必要な部分以外は省略されている。図１８において８０は半導体素子（ＧａＮ  ＦＥＴ／ＳｉＣ基板）、８１は発熱領域、８２はＡｕＳｎソルダ、８３はヒートシンク部、８４はＣｕ箔（金属層）、８５は接合層である。半導体素子８０は、矩形の平面形状を有し発熱源となる。半導体素子８０の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とする。図１８に示すような半導体装置について、有限要素法による熱シミュレーションを用いて、熱伝導率に異方性を有するヒートシンク部の方位を変えた時に発熱源（デバイスの能動領域）とヒートシンク裏面との間の温度上昇がどのように変化するか計算を行った。【００１７】
シミュレーション条件は以下の通りである。本シミュレーションでは、窒化ガリウム系ＦＥＴがＳｉＣ基板上に形成された半導体素子８０が、Ｃｕ箔８４が表面及び裏面に形成されたヒートシンク部８３を備えたパッケージ上にマウントされた半導体装置を用いた。ヒートシンク部８３は、Ｃｕが含浸された炭素系複合材である。Ｃｕ箔８４とヒートシンク部８３との界面には、熱伝導率３０Ｗ／ｍＫを有する接合層８５が挟み込まれている。この半導体装置の発熱領域（デバイスの能動領域）８１に、１００Ｗの消費電力を与え、パッケージ裏面の温度を２５℃に拘束した。これは、パッケージ裏面の下部（Ｚ方向）に次のレベルのヒートシンクが配置されていることに相当する。【００１８】
ヒートシンク部８３の炭素系複合材のＸ、Ｙ、Ｚ方向の熱伝導率の値は、それぞれ５４０Ｗ／ｍＫ、４５０Ｗ／ｍＫ、１４０Ｗ／ｍＫである。熱シミュレーションでは、ヒートシンク部８３の炭素系複合材のＸ、Ｙ、Ｚ方向の熱伝導率の値をそれぞれの方向に配置した場合（図１９）のそれぞれの能動領域８１の平均温度上昇分を計算した。【００１９】
図１９は、熱シミュレーション結果を示す図である。図１９から、Ｘ、Ｙ、Ｚ方向の熱伝導率の値の中で最も小さな値（１４０Ｗ／ｍＫ）をＺ方向に向けた場合、従来の金属（ＣｕＭｏ）製ヒートシンクと比較して、温度上昇分は殆ど変わらないことが分かる。それに対して、Ｘ、Ｙ、Ｚ方向の熱伝導率の値の中で最も小さな値をＺ方向以外の方向に向けた場合には、従来の金属（ＣｕＭｏ）製ヒートシンクと比較して、３０℃以上の大きな温度低下が得られることが分かる。また、大きな温度低下が得られるＸ、Ｙ、Ｚ方向の熱伝導率の方位群の中でも、Ｘ、Ｙ、Ｚ方向の熱伝導率の中で最も小さな値をデバイス能動領域８１の短辺に平行な方向（短辺方向）であるＹ軸に向けた場合に比べて、デバイス能動領域８１の長辺に平行な方向（長辺方向）であるＸ軸に向けた方が更に温度上昇分は抑制されることが分かる。【００２０】
次に、本シミュレーションの妥当性を検証するため、シミュレーションで最も温度上昇分が低減されたＸ、Ｙ、Ｚ方向の熱伝導率、すなわちＸ方向に４５０Ｗ／ｍＫ、Ｙ方向に１４０Ｗ／ｍＫ、Ｚ方向に５４０Ｗ／ｍＫとした場合について、試作および評価を行った。ヒートシンク構造はシミュレーションと同様に、炭素系複合材の表面及び裏面にＣｕ箔を接合層を介して貼り付けた構造である。本シミュレーションの結果では、本発明の半導体装置は従来の金属（ＣｕＭｏ）製ヒートシンクを用いた場合に比べて温度上昇分が約３０％低減する。実際に本発明の半導体装置を試作し、能動領域の表面温度とヒートシンク裏面温度を測定することで、温度上昇分を見積もると、従来の金属製ヒートシンクに比べて約２０％の低減効果が得られた。【００２１】
以上のシミュレーションと実測結果が示すように、本発明の半導体装置においては、系全体のヒートシンク部が配置されているＺ方向に比較的高い熱伝導率を向けることで、効率的な放熱が可能になり半導体装置の熱抵抗を低減することが可能になる。より好ましくは、最も熱伝導率の低い方位を発熱源の長辺方向（Ｘ方向）とすることにより、放熱効率の良い発熱源の長辺側から効果的に熱を逃がすことが可能になり、更に熱抵抗の低減が可能になる。【００２２】
本発明によれば、矩形の平面形状を有し発熱源となる半導体素子と、前記半導体素子が実装された第一のヒートシンク部と、前記第一のヒートシンク部は前記半導体素子の直下に実装され、前記第一のヒートシンク部の周囲に接合された第二のヒートシンク部と、を有する半導体装置であって、前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｚｚ≧Ｋ１ｙｙ＞Ｋ１ｘｘまたはＫ１ｙｙ≧Ｋ１ｚｚ＞Ｋ１ｘｘであり、前記第二のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率をそれぞれＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとしたときに、前記熱伝導率が、Ｋ２ｙｙ≧Ｋ２ｘｘ＞Ｋ２ｚｚであることを特徴とする半導体装置が提供される。【００２３】
また、本発明によれば、前記の半導体装置において、前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置が提供される。【００２４】
また、本発明によれば、前記の半導体装置において、前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置が提供される。【００２５】
また、本発明によれば、前記の半導体装置において、前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置が提供される。【００２６】
また、本発明によれば、前記の半導体装置において、前記熱伝導率に異方性を有する前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置が提供される。【００２７】
これにより、半導体素子の直下の領域においてはＺ方向へ効率的に放熱することが可能になる。一方、第二のヒートシンク部では、ＸＹ方向へ熱伝導率の高い方位が向いている。そのため第二のヒートシンク部においては熱をＸＹ平面内に広く拡散させて放熱することが可能になる。
これら２種類のヒートシンク部の放熱効果により半導体装置全体の熱抵抗を低減することが可能になる。【００２８】
本発明によれば、矩形の平面形状を有し発熱源となる半導体素子と、前記半導体素子が実装された第一のヒートシンク部と、前記第一のヒートシンク部の半導体素子とは反対側に接合された第二のヒートシンク部と、を有する半導体装置であって、前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚであり、前記第二のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率をそれぞれＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとしたときに、前記熱伝導率が、Ｋ２ｚｚ≧Ｋ２ｙｙ＞Ｋ２ｘｘまたはＫ２ｙｙ≧Ｋ２ｚｚ＞Ｋ２ｘｘであることを特徴とする半導体装置が提供される。【００２９】
また、本発明によれば、前記の半導体装置において、前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置が提供される。【００３０】
また、本発明によれば、前記の半導体装置において、前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置が提供される。【００３１】
また、本発明によれば、前記の半導体装置において、前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置が提供される。【００３２】
また、本発明によれば、前記の半導体装置において、前記熱伝導率に異方性を有する前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置が提供される。【００３３】
これにより、前記第一のヒートシンク部では、大きなヒートスプレッド効果を得ることが可能になる。また第一のヒートシンク部の厚みが薄いことにより熱抵抗の増大が抑制される。さらに、第二のヒートシンク部では、第一のヒートシンク部で広げられた熱がＺ方向への大きな熱伝導率により効率よく放熱される。
以上の２層の組み合わせにおいても第一層のヒートスプレッド効果と第二層におけるＺ方向への高い熱伝導率の組み合わせにより、半導体装置全体の熱抵抗を低減することが可能になる。【００３４】
本発明によれば、矩形の平面形状を有し発熱源となる半導体素子と、前記半導体素子が実装された第一のヒートシンク部と、前記第一のヒートシンク部の半導体素子とは反対側に接合された第二のヒートシンク部と、を有する半導体装置であって、前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚであり、前記第二のヒートシンク部が等方的な熱伝導率を有する材料であって、前記熱伝導率が、３００Ｗ／ｍＫ以上であることを特徴とする半導体装置が提供される。【００３５】
また、本発明によれば、前記の半導体装置において、前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置が提供される。【００３６】
また、本発明によれば、前記の半導体装置において、前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置が提供される。【００３７】
また、本発明によれば、前記の半導体装置において、前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置が提供される。【００３８】
また、本発明によれば、前記の半導体装置において、前記熱伝導率に異方性を有する前記ヒートシンク部のＸ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置が提供される。【００３９】
これにより、前記第一のヒートシンク部では、大きなヒートスプレッド効果を得ることが可能になる。また第一のヒートシンク部の厚みが薄いことにより熱抵抗の増大が抑制される。
以上の２層の組み合わせにおいても第一層のヒートスプレッド効果と第二層における高い熱伝導率のヒートシンク部との組み合わせにより、半導体装置全体の熱抵抗を低減することが可能になる。
【発明の効果】
【００４０】
本発明によれば、矩形の平面形状を有し発熱源となる半導体素子とヒートシンク部の３次元の方位関係を規定することで優れた放熱性能をもち、信頼性の高い半導体装置が提供される。
【図面の簡単な説明】
【００４１】
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。【００４２】
【図１】本発明の第１実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された模式的な斜視図である。
【図２】本発明の第１実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。
【図３】本発明の第１実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。
【図４】本発明の第２実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の模式的な斜視図である。
【図５】本発明の第２実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。
【図６】本発明の第２実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。
【図７】本発明の第３実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の模式的な斜視図である。
【図８】本発明の第３実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。
【図９】本発明の第３実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。
【図１０】本発明の第４実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の模式的な斜視図である。
【図１１】本発明の第４実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。
【図１２】本発明の第４実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。
【図１３】本発明の第５実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の模式的な斜視図である。
【図１４】本発明の第５実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。
【図１５】本発明の第５実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。
【図１６】本発明の第６実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の模式的な斜視図である。
【図１７】本発明の第７実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の模式的な斜視図である。
【図１８】有限要素法による熱シミュレーションに用いた半導体素子がパッケージ上に実装された半導体装置の模式的な斜視図である。
【図１９】有限要素法による熱シミュレーション結果を示す図である。
【発明を実施するための最良の形態】
【００４３】
以下、本発明による実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。長辺（短辺）方向は長手（短手）方向のことをいう。【００４４】
（第１実施形態）
図１は本発明の第１の実施形態を示す半導体装置の模式的な斜視図、図２及び図３は半導体素子の中央部で矩形の平面形状を有する半導体素子の短辺方向であるＹ方向に切断した模式的な断面図である。本図面においては各部の詳細は省略し説明に必要な箇所のみを抽出して示している。図１〜３において１０は半導体素子、１１は半導体素子の発熱領域、１２は整合回路基板、１３はパッケージの蓋、１４は金線、１５はヒートシンク部である。半導体素子１０は、矩形の平面形状を有し発熱源となる。図３においては、更にヒートシンク部１５となる複合材の表面及び裏面に金属、たとえばＣｕからなる厚さ４０〜６０μｍのＣｕ薄層１５１（金属層）を、金属からなる接合層を用いて強固に貼り付け、サンドイッチ構造とした。接合層はＣｕ薄層１５１とヒートシンク部の界面を接合する機能を有する。なお、接合層は薄いため図面ではこれを省略している。これによりヒートシンク部１５の表面の凹凸を金属並みに平坦化した。なお、このＣｕ薄層１５１の厚みは１００μｍ以下であれば好ましく、７５μｍ以下であれば更に好ましい。こうすることより、温度上昇をさらに押さえることができる。また、図２及び３ともにヒートシンク部は全面にＡｕめっきを施している。これにより半導体素子とヒートシンクの融着を可能にしている。
なお、半導体素子１０及び整合回路基板１２の構成は公知の技術と同様であるので、その説明は省略する。【００４５】
上記ヒートシンク部の熱伝導率は、半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向として、それぞれの方向にＫｘｘ、Ｋｙｙ、Ｋｚｚとする。ここでヒートシンク部は、炭素及び炭素繊維からなる複合材にＣｕやＡｌなどを含浸させた複合材料からなり、ＸＺ平面内に大きな熱伝導率を有する一方で、Ｙ方向には比較的小さな熱伝導率を有するように配置されており、Ｋｚｚ≧Ｋｘｘ＞ＫｙｙまたはＫｘｘ≧Ｋｚｚ＞Ｋｙｙという関係を満たしている。【００４６】
本実施の形態における半導体装置は以下のように作製される。
まず、プロセス前工程においてシリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、ガリウムナイトライド（ＧａＮ）、炭化ケイ素（ＳｉＣ）などの半導体材料で形成されたＦＥＴなどの半導体デバイスに電極や配線などの表面プロセスが行われる。続いて、裏面プロセスにおいてウエハ裏面にＰｌａｔｅｄ  Ｈｅａｔ  Ｓｉｎｋ（ＰＨＳ）メッキ処理がされ、エッチングなどが行われた後、ダイシングにより個々にチップ化される。これにより半導体素子１０が形成されたチップが得られる。これらの前工程は公知の技術と同様であるので、その説明は省略する。【００４７】
続いて、作製されたチップをパッケージ１０１内に実装する後工程を行う。半導体素子１０及び整合回路基板１２は３００℃に保たれたマウント装置上に保持されたヒートシンク部１５を備えたパッケージ上にＡｕＳｎ半田（Ｓｎ２０％含有）により融着される。続いてワイヤーボンディング装置により、金線１４を用いて、半導体素子１０の入力側パッド電極と整合回路基板１２のパッド電極とが、さらにパッケージの入力端子１８との間が電気的に接続される。出力側も同様にして、半導体素子の出力側電極パッドとパッケージの出力端子１９との間が金線１４によって電気的に接続される。最後にパッケージに蓋１３を被せ封止されて、半導体素子１０が実装されたヒートシンク部１５を有する半導体装置が作製される。【００４８】
次に本実施形態における半導体装置の効果を説明する。
図１に示すように半導体素子１０の能動領域１１で発生した熱は半導体素子１０からヒートシンク部１５に伝導する。前記ヒートシンク部１５では系全体のヒートシンクがあり熱抵抗の支配要因となるＺ方向へ最も熱伝導率の大きな方位を向けてＺ方向への放熱を促進している。これにより、半導体装置全体の熱抵抗を低減することが可能になり、それによって半導体素子の信頼性が向上する。【００４９】
本発明における熱伝導率は、より好ましくは、Ｋｚｚ及びＫｘｘ≧６００Ｗ／ｍＫとする。こうすることにより、半導体装置全体の熱抵抗がさらに低減されるようになる。【００５０】
（第２実施形態）
図４は本発明の第２の実施形態を示す半導体装置の模式的な斜視図、図５及び図６は半導体素子の中央部で矩形の平面形状を有する半導体素子の短辺方向であるＹ方向に切断した模式的な断面図である。本図面においては各部の詳細は省略し説明に必要な箇所のみを抽出して示している。図４〜６において２０は半導体素子、２１は半導体素子の発熱領域、２２は整合回路基板、２３はパッケージの蓋、２４は金線、２５はヒートシンク部である。半導体素子２０は、矩形の平面形状を有し発熱源となる。図６においては、更にヒートシンク部２５となる複合材の表面及び裏面に金属、たとえばＣｕからなる厚さ４０〜６０μｍのＣｕ薄層２５１（金属層）を、金属からなる接合層を用いて強固に貼り付け、サンドイッチ構造とした。接合層はＣｕ薄層２５１とヒートシンク部の界面を接合する機能を有する。なお、接合層は薄いため図面ではこれを省略している。これによりヒートシンク部２５の表面の凹凸を金属並みに平坦化した。なお、このＣｕ薄層２５１の厚みは１００μｍ以下であれば好ましく、７５μｍ以下であれば更に好ましい。こうすることより、温度上昇をさらに押さえることができる。また、図５及び６ともにヒートシンク部２５は全面にＡｕめっきを施している。これにより半導体素子とヒートシンクの融着を可能にしている。
なお、半導体素子２０及び整合回路基板２２の構成は公知の技術と同様であるので、その説明は省略する。【００５１】
上記ヒートシンク部２５の熱伝導率は、半導体素子１０の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向として、それぞれの方向にＫｘｘ、Ｋｙｙ、Ｋｚｚとする。ここでヒートシンク部２５は、炭素及び炭素繊維からなる複合材にＣｕやＡｌなどを含浸させた複合材料からなり、ＹＺ平面内に大きな熱伝導率を有する一方で、Ｘ方向には比較的小さな熱伝導率を有するように配置されており、Ｋｚｚ≧Ｋｙｙ＞Ｋｘｘという関係を満たしている。ここで、Ｋｙｙ、Ｋｚｚについてはこれらの値を互いに入れ替えても良く、両方が比較的近い値をもつ場合は、これらの値を入れ替えても同等の効果が得られる。【００５２】
本実施の形態における半導体装置は以下のように作製される。
まず、プロセス前工程においてシリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、ガリウムナイトライド（ＧａＮ）、炭化ケイ素（ＳｉＣ）などの半導体材料で形成されたＦＥＴなどの半導体デバイスに電極や配線などの表面プロセスが行われる。続いて、裏面プロセスにおいてウエハ裏面にＰｌａｔｅｄ  Ｈｅａｔ  Ｓｉｎｋ（ＰＨＳ）メッキ処理がされ、エッチングなどが行われた後、ダイシングにより個々にチップ化される。これにより半導体素子２０が形成されたチップが得られる。これらの前工程は公知の技術と同様であるので、その説明は省略する。【００５３】
続いて、作製されたチップをパッケージ２０１内に実装する後工程を行う。半導体素子２０及び整合回路基板２２は３００℃に保たれたマウント装置上に保持されたヒートシンク部２５を備えたパッケージ上にＡｕＳｎ半田（Ｓｎ２０％含有）により融着される。続いてワイヤーボンディング装置により、金線２４を用いて、半導体素子２０の入力側パッド電極と整合回路基板２２のパッド電極とが、さらにパッケージの入力端子２８との間が電気的に接続される。出力側も同様にして、半導体素子の出力側電極パッドとパッケージの出力端子２９との間が金線２４によって電気的に接続される。最後にパッケージに蓋２３を被せ封止されて、半導体素子２０が実装されたヒートシンク部２５を有する半導体装置が作製される。【００５４】
次に本実施形態における半導体装置の効果を説明する。
図４に示すように半導体素子２０の能動領域２１で発生した熱は半導体素子２０からヒートシンク部２５に伝導する。前記ヒートシンク部２５では系全体のヒートシンクが存在するＺ方向へ最も熱伝導率の大きな方位を向けてＺ方向への放熱を促進しつつ、かつＹ方向へ２番目に熱伝導率の大きな方位を向けることで、広い放熱領域により効率よく放熱する。これにより放熱可能な領域の小さなＸ方向へは最も熱伝導率の低い方位が向くことになる。また、Ｘ方向の熱伝導率を小さくすることにより発熱領域の中での熱干渉を抑制し、半導体素子の中央部の温度上昇を抑制するという副次的な効果も生じる。ここで、Ｋｙｙ、Ｋｚｚについてはこれらの値が比較的近い値をもつ場合、これらの値を入れ替えてもほぼ同等の効果が得られる。【００５５】
以上述べたような効果により、半導体装置全体の熱抵抗をさらに低減することが可能になり、それによって半導体素子の信頼性が向上する。
本発明における熱伝導率は、より好ましくは、Ｋｚｚ及びＫｙｙ≧６００Ｗ／ｍＫとする。こうすることにより、半導体装置全体の熱抵抗がさらに低減されるようになる。【００５６】
（第３実施形態）
図７は本発明の第３の実施形態を示す半導体装置の模式的な斜視図、図８及び図９は矩形の平面形状を有する半導体素子の中央部で半導体素子の短辺方向であるＹ方向に切断した模式的な断面図である。本図面においては各部の詳細は省略し説明に必要な箇所のみを抽出して示している。図７〜９において３０は半導体素子、３１は半導体素子の発熱領域、３２は整合回路基板、３３はパッケージの蓋、３４は金線、３６は第一のヒートシンク部、３７は第二のヒートシンク部である。発熱源の直下に第一のヒートシンク部３６を設け、かつ前記第一のヒートシンク３６の周囲に第二のヒートシンク部３７を設けている。半導体素子３０は、矩形の平面形状を有し発熱源となる。図９においては、更にヒートシンク部３５となる複合材の表面及び裏面に金属、たとえばＣｕからなる厚さ４０〜６０μｍのＣｕ薄層３５１（金属層）を、金属からなる接合層を用いて強固に貼り付け、サンドイッチ構造とした。接合層はＣｕ薄層３５１とヒートシンク部の界面を接合する機能を有する。なお、接合層は薄いため図面ではこれを省略している。これによりヒートシンク部３５の表面の凹凸を金属並みに平坦化した。なお、このＣｕ薄層３５１の厚みは１００μｍ以下であれば好ましく、７５μｍ以下であれば更に好ましい。こうすることより、温度上昇をさらに押さえることができる。また、図７及び８ともにヒートシンク部は全面にＡｕめっきを施している。これにより半導体素子とヒートシンクの融着を可能にしている。
なお、半導体素子３０及び整合回路基板３２の構成は公知の技術と同様であるので、その説明は省略する。【００５７】
上記第一及び第二のヒートシンク部３６及び３７の熱伝導率は半導体素子３０の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向として、それぞれの方向にＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚ、及びＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとする。ここで第一のヒートシンク部３６は炭素及び炭素繊維からなる複合材にＣｕやＡｌなどを含浸させた複合材料からなり、ＹＺ平面内に大きな熱伝導率を有する一方で、Ｘ方向には比較的小さな熱伝導率を有するように配置されており、Ｋｚｚ≧Ｋｙｙ＞ＫｘｘまたはＫ１ｙｙ≧Ｋ１ｚｚ＞Ｋ１ｘｘという関係を満たしている。一方、第二のヒートシンク部３７は炭素及び炭素繊維からなる複合材にＣｕやＡｌなどを含浸させた複合材料からなり、ＸＹ平面内に大きな熱伝導率を有する一方で、Ｚ方向には比較的小さな熱伝導率を有するように配置されており、Ｋｙｙ≧Ｋｘｘ＞Ｋｚｚという関係を満たしている。【００５８】
本実施の形態における半導体装置は以下のように作製される。
まず、プロセス前工程においてＳｉ、ＧａＡｓ、ＧａＮ、ＳｉＣなどの半導体材料で形成されたＦＥＴなどの半導体デバイスに電極や配線などの表面プロセスが行われる。続いて、裏面プロセスにおいてウエハ裏面にＰＨＳメッキ処理がされ、エッチングなどが行われた後、ダイシングにより個々にチップ化される。これにより半導体素子３０が形成されたチップが得られる。これらの前工程は公知の技術と同様であるので、その説明は省略する。【００５９】
続いて、作製されたチップをパッケージ３０１内に実装する後工程を行う。半導体素子３０及び整合回路基板３２は３００℃に保たれたマウント装置上に保持されたヒートシンク部３５を備えたパッケージ上にＡｕＳｎ半田（Ｓｎ２０％含有）により融着される。このとき、半導体素子３０は、ヒートシンク部３６の直上に搭載されるようにマウントされる。続いてワイヤーボンディング装置により、金線３４を用いて、半導体素子３０の入力側パッド電極と整合回路基板３２のパッド電極とが、さらにパッケージの入力端子３８との間が電気的に接続される。出力側も同様にして、半導体素子の出力側電極パッドとパッケージの出力端子３９との間が金線３４によって電気的に接続される。最後にパッケージに蓋３３を被せ封止されて、半導体素子３０が実装されたヒートシンク部３５を有する半導体装置が作製される。【００６０】
次に本実施形態における半導体装置の効果を説明する。
図７に示すように半導体素子３０の能動領域３１で発生した熱は半導体素子３０からヒートシンク部３６及び３７に伝導するが、前記半導体素子３０直下の第一のヒートシンク部３６ではＹＺ平面内に大きな熱伝導率をもつ方位を向ける。Ｚ方向と、放熱領域の大きなＹ方向へ大きな熱伝導率を向けることで半導体素子３０の直下の領域においては効率的に放熱することが可能になる。また、放熱領域の小さなＸ方向へは熱伝導率の最も小さな方位が向き、発熱領域内での熱干渉が低減される副次的効果も生じる。一方、第二のヒートシンク部３７においてはＸＹ平面内に大きな熱伝導率をもつ方位を向け、かつＹ方向へ最も熱伝導率の大きな方位を向けて、広い領域へ向けて効率よく放熱できるようにする。そのため第二のヒートシンク部３７においては熱をＸＹ平面内に広く拡散することが可能になる。【００６１】
以上、述べたようにこれら２種類のヒートシンク部の効果により半導体装置全体として高い放熱効果を得ることが可能になる。そのため半導体装置全体の熱抵抗を低減することが可能になり、それによって半導体素子の信頼性が向上する。【００６２】
本発明における半導体装置は、上記半導体素子が複数であって、前記半導体素子の長辺方向に前記半導体素子が直列に並んでいる半導体装置としてもよい。
本発明における熱伝導率は、より好ましくは、Ｋ１ｚｚ及びＫ１ｙｙ≧６００Ｗ／ｍＫかつＫ２ｚｚ及びＫ２ｙｙ≧６００Ｗ／ｍＫとする。こうすることにより、半導体装置全体の熱抵抗がさらに低減されるようになる。
本発明のように、ヒートシンク部をキャビティ構造にして２種類の方位関係をもつ異方性材料を組み合わせても高い放熱性能が得られる。【００６３】
（第４実施形態）
図１０は本発明の第４の実施形態を示す半導体装置の模式的な斜視図、図１１及び図１２は半導体素子の中央部で矩形の平面形状を有する半導体素子の短辺方向であるＹ方向に切断した模式的な断面図である。本図面においては各部の詳細は省略し説明に必要な箇所のみを抽出して示している。図１０〜１２において４０は半導体素子、４１は半導体素子の発熱領域、４２は整合回路基板、４３はパッケージの蓋、４４は金線、４６は第一のヒートシンク部、４７は第二のヒートシンク部である。第二のヒートシンク部４７は、第一のヒートシンク部４６の半導体素子とは反対側に接合されている。半導体素子４０は、矩形の平面形状を有し発熱源となる。図１２においては、更にヒートシンク部４５となる複合材の表面及び裏面に金属、たとえばＣｕからなる厚さ４０〜６０μｍのＣｕ薄層４５１（金属層）を、金属からなる接合層を用いて強固に貼り付け、サンドイッチ構造とした。接合層はＣｕ薄層４５１とヒートシンク部の界面を接合する機能を有する。なお、接合層は薄いため図面ではこれを省略している。これによりヒートシンク部４５の表面の凹凸を金属並みに平坦化した。なお、このＣｕ薄層４５１の厚みは１００μｍ以下であれば好ましく、７５μｍ以下であれば更に好ましい。こうすることより、温度上昇をさらに押さえることができる。また、図１１及び１２ともにヒートシンク部は全面にＡｕめっきを施している。これにより半導体素子とヒートシンクの融着を可能にしている。
なお、半導体素子４０及び整合回路基板４２の構成は公知の技術と同様であるので、その説明は省略する。上記第一及び第二のヒートシンク部４６及び４７の熱伝導率は、半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向として、それぞれの方向にＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚ、及びＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとする。【００６４】
ここで第一のヒートシンク部４６は炭素及び炭素繊維からなる複合材にＣｕやＡｌなどを含浸させた複合材料からなり、ＸＹ平面内に大きな熱伝導率を有する一方で、Ｚ方向には比較的小さな熱伝導率を有するように配置されており、Ｋ１ｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚという関係を満たしている。一方、第二のヒートシンク部４７は炭素及び炭素繊維からなる複合材にＣｕを含浸させた複合材料からなり、ＹＺ平面内に大きな熱伝導率を有する一方で、Ｘ方向には比較的小さな熱伝導率を有するように配置されており、Ｋ２ｚｚ≧Ｋ２ｙｙ＞Ｋ２ｘｘまたはＫ２ｙｙ≧Ｋ２ｚｚ＞Ｋ２ｘｘという関係を満たしている。【００６５】
本実施の形態における半導体装置は以下のように作製される。
まず、プロセス前工程においてＳｉ、ＧａＡｓ、ＧａＮ、ＳｉＣなどの半導体材料で形成されたＦＥＴなどの半導体デバイスに電極や配線などの表面プロセスが行われる。続いて、裏面プロセスにおいてウエハ裏面にＰＨＳメッキ処理がされ、エッチングなどが行われた後、ダイシングにより個々にチップ化される。これにより半導体素子４０が形成されたチップが得られる。これらの前工程は公知の技術と同様であるので、その説明は省略する。【００６６】
続いて、作製されたチップをパッケージ４０１内に実装する後工程を行う。半導体素子４０及び整合回路基板４２は３００℃に保たれたマウント装置上に保持されたヒートシンク部４５を備えたパッケージ上にＡｕＳｎ半田（Ｓｎ２０％含有）により融着される。続いてワイヤーボンディング装置により、金線４４を用いて、半導体素子４０の入力側パッド電極と整合回路基板４２のパッド電極とが、さらにパッケージの入力端子４８との間が電気的に接続される。出力側も同様にして、半導体素子の出力側電極パッドとパッケージの出力端子４９との間が金線４４によって電気的に接続される。最後にパッケージに蓋４３を被せ封止されて、半導体素子４０が実装されたヒートシンク部４５を有する半導体装置が作製される。【００６７】
次に本実施形態における半導体装置の効果を説明する。
図１０に示すように半導体素子４０の能動領域４１で発生した熱は半導体素子４０からヒートシンク部４６及び４７に伝導するが、前記第一のヒートシンク部４６ではＸＹ平面内に大きな熱伝導率をもつ方位を向け、かつＹ方向へ最も大きな熱伝導率をもつ方位を、Ｘ方向へ次に大きな熱伝導率をもつ方位を向ける。これにより、大きなヒートスプレッド効果を得ることが可能になる。Ｚ方向には低い熱伝導率をもつ方位が向くことになるが、第一のヒートシンク部４６の厚みを薄くして熱抵抗の増大を抑制する。次に第二のヒートシンク部４７では系全体のヒートシンクが存在するＺ方向へ最も熱伝導率の大きな方位を向けてＺ方向への放熱を促進し、かつＹ方向へ２番目に熱伝導率の大きな方位を向けて、広い領域へ向けて効率よく放熱する。これにより放熱可能なスペースの小さなＸ方向へは最も熱伝導率の低い方位が向くことになる。【００６８】
以上の２層の組み合わせにおいても第一層のヒートスプレッド効果と第二層におけるＺ方向への高い熱伝導率の組み合わせにより、半導体装置全体の熱抵抗を低減することが可能になり、それによって半導体素子の信頼性が向上する。【００６９】
本発明における半導体装置は、上記半導体素子は複数であって、前記半導体素子の長辺方向に前記半導体素子が直列に並んでいる半導体装置としてもよい。
本発明における熱伝導率は、より好ましくは、Ｋ１ｚｚ及びＫ１ｙｙ≧６００Ｗ／ｍＫかつＫ２ｚｚ及びＫ２ｙｙ≧６００Ｗ／ｍＫとする。こうすることにより、半導体装置全体の熱抵抗がさらに低減されるようになる。
本発明においては、上記のような２層構造のヒートシンク部に加えて、適宜３層以上の多層構造のヒートシンク材を用いても高い放熱性能を実現できる。【００７０】
（第５実施形態）
図１３は本発明の第５の実施形態を示す半導体装置の模式的な斜視図、図１４及び図１５は半導体素子の中央部で半導体素子の短辺方向であるＹ方向に切断した模式的な断面図である。本図面においては各部の詳細は省略し説明に必要な箇所のみを抽出して示している。図１３〜１５において５０は半導体素子、５１は半導体素子の発熱領域、５２は整合回路基板、５３はパッケージの蓋、５４は金線、５６は第一のヒートシンク部、５７は第二のヒートシンク部である。第二のヒートシンク部５７は、第一のヒートシンク部５６の半導体素子５０と反対側に接合されている。半導体素子５０は、矩形の平面形状を有し発熱源となる。図１５においては、第一のヒートシンク部５６のＸＹ平面での大きさを、半導体素子５０と整合回路基板５２が搭載できる大きさ（いわゆるサブマウント構造）とした。なお、半導体素子５０及び整合回路基板５２の構成は公知の技術と同様であるので、その説明は省略する。【００７１】
上記第一及び第二のヒートシンク部５６及び５７の熱伝導率は半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向として、それぞれの方向にＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚ、及びＫ２とする。ここで第一のヒートシンク部５６は炭素及び炭素繊維からなる複合材にＣｕやＡｌなどを含浸させた複合材料からなり、ＸＹ平面内に大きな熱伝導率を有する一方で、Ｚ方向には比較的小さな熱伝導率を有するように配置されており、Ｋ１ｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚという関係を満たしている。一方、第二のヒートシンク部５７は例えばＡｇ、Ｃｕ、Ａｕなどの金属材料やダイヤモンドなどの熱伝導率Ｋ２が３００Ｗ／ｍＫ以上の値をもった等方性材料からなっている。このような等方的な熱伝導率を持つものであれば他の材料を用いてもよい。【００７２】
本実施の形態における半導体装置は以下のように作製される。
まず、プロセス前工程においてＳｉ、ＧａＡｓ、ＧａＮ、ＳｉＣなどの半導体材料で形成されたＦＥＴなどの半導体デバイスに電極や配線などの表面プロセスが行われる。続いて、裏面プロセスにおいてウエハ裏面にＰＨＳメッキ処理がされ、エッチングなどが行われた後、ダイシングにより個々にチップ化される。これにより半導体素子５０が形成されたチップが得られる。これらの前工程は公知の技術と同様であるので、その説明は省略する。【００７３】
続いて、作製されたチップをパッケージ５０１内に実装する後工程を行う。半導体素子５０及び整合回路基板５２は３００℃に保たれたマウント装置上に保持されたヒートシンク部５５を備えたパッケージ上にＡｕＳｎ半田（Ｓｎ２０％含有）により融着される。続いてワイヤーボンディング装置により、金線５４を用いて、半導体素子５０の入力側パッド電極と整合回路基板５２のパッド電極とが、さらにパッケージの入力端子５８との間が電気的に接続される。出力側も同様にして、半導体素子の出力側電極パッドとパッケージの出力端子５９との間が金線５４によって電気的に接続される。最後にパッケージに蓋５３を被せ封止されて、半導体素子５０が実装されたヒートシンク部５５を有する半導体装置が作製される。【００７４】
次に本実施形態における半導体装置の効果を説明する。
図１３に示すように半導体素子５０の能動領域５１で発生した熱は半導体素子５０からヒートシンク部５６及び５７に伝導するが、前記第一のヒートシンク部５６ではＸＹ平面内に大きな熱伝導率をもつ方位を向け、かつＹ方向へ最も大きな熱伝導率をもつ方位を、Ｘ方向へ次に大きな熱伝導率をもつ方位を向ける。これにより、大きなヒートスプレッド効果を得ることが可能になる。Ｚ方向には低い熱伝導率をもつ方位が向くことになるが、第一のヒートシンク部５６の厚みを薄くして熱抵抗の増大を抑制する。次に第二のヒートシンク部５７では３００Ｗ／ｍＫ以上の等方的な熱伝導率を持つ金属又はダイヤモンドを用いる。【００７５】
以上の２層の組み合わせにおいても第一のヒートシンク部５６のヒートスプレッド効果と第二のヒートシンク部５７におけるＺ方向へ３００Ｗ／ｍＫ以上という高い熱伝導率の組み合わせにより、半導体装置全体の熱抵抗を低減することが可能になり、それによって半導体素子の信頼性が向上する。【００７６】
本発明における半導体装置は、上記半導体素子が複数であって、前記半導体素子の長辺方向に前記半導体素子が直列に並んでいる半導体装置としてもよい。
本発明における熱伝導率は、より好ましくは、Ｋ１ｚｚ及びＫ１ｙｙ≧６００Ｗ／ｍＫとする。こうすることにより、半導体装置全体の熱抵抗がさらに低減されるようになる。【００７７】
（第６実施形態）
図１６は本発明の第６の実施形態を示す半導体装置の模式的な斜視図である。本図面においては各部の詳細は省略し説明に必要な箇所のみを抽出して示している。図１６において６０は半導体素子、６１は半導体素子の発熱領域、６２は整合回路基板でそれぞれ同じものが４個並んでおり、６５はヒートシンク部である。半導体素子６０は、矩形の平面形状を有し発熱源となる。半導体素子６０はすべて長辺方向に直列に並んでいる。つまりそれぞれの半導体素子６０の長辺方向はほぼ一直線上に並んでいる。なお、半導体素子６０及び整合回路基板６２の構成は公知の技術と同様であるので、その説明は省略する。上記ヒートシンク部６５の熱伝導率は半導体素子６０の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向として、それぞれの方向にＫｘｘ、Ｋｙｙ、Ｋｚｚとする。ここでヒートシンク部６５は炭素及び炭素繊維からなる複合材にＣｕやＡｌなどを含浸させた複合材料からなり、ＹＺ平面内に大きな熱伝導率を有する一方で、Ｘ方向には比較的小さな熱伝導率を有するように配置されており、Ｋｚｚ≧Ｋｙｙ＞Ｋｘｘという関係を満たしている。ここで、Ｋｙｙ、Ｋｚｚについてはこれらの値が比較的近い値をもつ場合は、これらの値を入れ替えても同等の効果が得られる。【００７８】
本実施の形態における半導体装置は以下のように作製される。
まず、プロセス前工程においてＳｉ、ＧａＡｓ、ＧａＮ、ＳｉＣなどの半導体材料で形成されたＦＥＴなどの半導体デバイスに電極や配線などの表面プロセスが行われる。続いて、裏面プロセスにおいてウエハ裏面にＰＨＳメッキ処理がされ、エッチングなどが行われた後、ダイシングにより個々にチップ化される。これにより半導体素子６０が形成されたチップが得られる。これらの前工程は公知の技術と同様であるので、その説明は省略する。【００７９】
続いて、作製されたチップをパッケージに実装する後工程を行う。半導体素子６０及び整合回路基板６２は３００℃に保たれたマウント装置上に保持されたヒートシンク部６５を備えたパッケージ上にＡｕＳｎ半田（Ｓｎ２０％含有）により融着される。このとき、複数の半導体素子６０が、半導体素子６０の長辺方向に直列に並べられる。続いてワイヤーボンディング装置により、金線を用いて、半導体素子６０の入力側パッド電極と整合回路基板６２のパッド電極とが、さらにパッケージの入力端子６８との間が電気的に接続される。出力側も同様にして、半導体素子の出力側電極パッドとパッケージの出力端子６９との間が金線によって電気的に接続される。最後にパッケージに蓋を被せ封止されて、複数の半導体素子６０が実装されたヒートシンク部６５を有する半導体装置が作製される。【００８０】
次に本実施形態における半導体装置の効果を説明する。
図１６に示すように直列に並んだ４つの半導体素子６０の能動領域６１で発生した熱は半導体素子６０からヒートシンク部６５に伝導するが、前記ヒートシンク部６５では系全体のヒートシンクがあり熱抵抗の支配要因となるＺ方向へ最も熱伝導率の大きな方位を向けてＺ方向への放熱を強化し、かつＹ方向へ２番目に熱伝導率の大きな方位を向けて、広い領域へ向けて効率よく放熱する。これにより放熱可能なスペースの小さなＸ方向へは最も熱伝導率の低い方位が向くことになる。また、Ｘ方向の熱伝導率を小さくすることにより発熱領域の中での熱干渉を抑制し半導体素子６０の中央部の温度上昇を抑制するという効果もある。複数チップを並べた本実施形態では、チップ間の熱干渉も抑制することも可能になり、4つの半導体素子６０のうち中央部に位置する半導体素子の温度上昇を抑制する効果もある。【００８１】
以上述べたように、前記効果により半導体装置全体の熱抵抗を低減することが可能になり、それによって半導体素子の信頼性が向上する。【００８２】
半導体素子の数については高出力増幅器においては１チップの場合に限られない。例えば、複数のＦＥＴを並列に並べ２チップあるいは本実施形態で述べたように４チップ構成として、半導体素子の数がそれぞれ２あるいは４などであってもよい。一般に、高出力増幅器において複数のチップ構成として高出力を得ることが行われている。【００８３】
本実施形態ではヒートシンク部の構造として、第１及び第２実施形態で述べた単層構造で構成されたものを示したが、これ以外の構造、たとえば第３実施形態で述べた発熱源の直下に第一のヒートシンク部を設け、かつ前記第一のヒートシンクの周囲に第二のヒートシンク部を設けた構造としてもよい。また、第４及び第５実施形態で述べた２層構造としてもよい。また、ヒートシンク部の少なくとも表面または裏面にＣｕなどの金属層を形成してもよい。
本発明における熱伝導率は、より好ましくは、Ｋｚｚ及びＫｙｙ≧６００Ｗ／ｍＫとする。こうすることにより、半導体装置全体の熱抵抗がさらに低減されるようになる。【００８４】
（第７実施形態）
図１７は本発明の第７の実施形態を示す半導体装置の模式的な斜視図である。本図面においては各部の詳細は省略し説明に必要な箇所のみを抽出して示している。図１７において７０は半導体素子、７１は半導体素子の発熱領域、７５はヒートシンク部、７１０はヒートシンクを搭載するステムである。なお、半導体素子７０の構成は公知の技術と同様であるので、その説明は省略する。【００８５】
上記ヒートシンク部７５の熱伝導率は矩形の平面形状を有する半導体素子７０の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向として、それぞれの方向にＫｘｘ、Ｋｙｙ、Ｋｚｚとする。ここでヒートシンク部は炭素及び炭素繊維からなる複合材にＣｕやＡｌなどを含浸させた複合材料からなり、ＹＺ平面内に大きな熱伝導率を有する一方で、Ｘ方向には比較的小さな熱伝導率を有するように配置されており、Ｋｚｚ≧Ｋｙｙ＞Ｋｘｘという関係を満たしている。ここで、Ｋｙｙ、Ｋｚｚについてはこれらの値が比較的近い値をもつ場合は、これらの値を入れ替えても同等の効果が得られる。【００８６】
本実施の形態における半導体装置は以下のように作製される。
まず、プロセス前工程においてガリウム砒素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、窒化ガリウム（ＧａＮ）、セレン化亜鉛（ＺｎＳｅ）などの半導体材料で形成されたレーザダイオードなどの半導体デバイスに電極プロセスや必要に応じて電流狭窄のための埋め込み成長などの結晶成長プロセスが行われる。続いて、へきかい等がされ、共振器が形成されると共に個々にチップ化をされる。これにより半導体素子７０が形成されたチップが得られる。これらの前工程は公知の技術と同様であるので、その説明は省略する。【００８７】
続いてできたチップをパッケージに実装する後工程を行う。半導体素子７０は３００℃に保たれたマウント装置上に保持されたヒートシンク部７５を備えたパッケージ上にＡｕＳｎ半田（Ｓｎ２０％含有）により融着される。続いて図示はしていないが、ワイヤーボンディングにより金線を用いて半導体素子７０のパッド電極とパッケージの端子の間とが電気的に接続される。最後にパッケージが封止され、半導体素子７０が実装されたヒートシンク部７５を有する半導体装置が作製される。【００８８】
次に本実施形態における半導体装置の効果を説明する。
図１７に示すように半導体素子７０の能動領域７１で発生した熱は半導体素子７０からヒートシンク部７５に伝導するが、前記ヒートシンク部７５では系全体のヒートシンクが存在するＺ方向へ最も熱伝導率の大きな方位を向けてＺ方向への放熱を強化し、かつＹ方向へ２番目に熱伝導率の大きな方位を向けて、広い領域へ向けて効率よく放熱する。これにより放熱可能なスペースの小さなＸ方向へは最も熱伝導率の低い方位が向くことになる。また、Ｘ方向の熱伝導率を小さくすることにより発熱領域の中での熱干渉を抑制し半導体素子の中での局所的な温度上昇を抑制するという副次的な効果も生じる。ここで、Ｋｙｙ、Ｋｚｚについてはこれらの値が比較的近い値をもつ場合、これらの値を入れ替えてもほぼ同等の効果が得られる。【００８９】
以上述べたように、前記効果により半導体装置全体の熱抵抗を低減することが可能になり、それによって半導体素子の信頼性が向上する。
本実施形態ではヒートシンク部の構造として、第１及び第２実施形態で述べた単層構造で構成されたものを示したが、これ以外の構造、たとえば第３実施形態で述べた発熱源の直下に第一のヒートシンク部を設け、かつ前記第一のヒートシンクの周囲に第二のヒートシンク部を設けた構造としても良い。また、第４及び第５実施形態で述べた２層構造としても良い。また、ヒートシンク部の少なくとも表面または裏面をＣｕなどの金属層で覆っても勿論良い。
【実施例】
【００９０】
（実施例１）
図２の本発明の一実施例を示す断面図において、半導体素子１０を例えばＧａＡｓ  ＦＥＴとし、ヒートシンク部１５を炭素及び炭素繊維からなる炭素系複合材料にＣｕを含浸させた複合材とし、それぞれの方位の熱伝導率をＫｘｘ＝４５０Ｗ／ｍＫ、Ｋｙｙ＝１５０Ｗ／ｍＫ、Ｋｚｚ＝５５０Ｗ／ｍＫ、厚さ１．３ｍｍとした。発熱源となる半導体素子１０の平面形状は、１ｍｍ×４ｍｍの矩形である。【００９１】
（比較例１）
前記実施例１において、ヒートシンク部１５に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。【００９２】
（実施例２）
図３の本発明の一実施例を示す断面図において、半導体素子１０を例えばＧａＡｓ  ＦＥＴとし、ヒートシンク部１５を炭素及び炭素繊維からなる炭素系複合材料にＣｕを含浸させた複合材とし、それぞれの方位の熱伝導率をＫｘｘ＝４５０Ｗ／ｍＫ、Ｋｙｙ＝１００Ｗ／ｍＫ、Ｋｚｚ＝５５０Ｗ／ｍＫ、厚さ１．３ｍｍとした。更に前記複合材の表面及び裏面にＣｕからなる厚さ４０〜６０μｍの薄層構造を金属からなる接合層を用いて強固に貼り付け、サンドイッチ構造とした。発熱源となる半導体素子１０の平面形状は、１ｍｍ×４ｍｍの矩形である。【００９３】
（比較例２）
前記実施例２において、ヒートシンク部１５に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。【００９４】
（実施例３）
図５の本発明の一実施例を示す断面図において、半導体素子２０を例えばＧａＮ  ＦＥＴとし、ヒートシンク部２５を炭素及び炭素繊維からなる炭素系複合材料にＣｕを含浸させた複合材とし、それぞれの方位の熱伝導率をＫｘｘ＝１５０Ｗ／ｍＫ、Ｋｙｙ＝４５０Ｗ／ｍＫ、Ｋｚｚ＝５５０Ｗ／ｍＫ、厚さ１．３ｍｍとした。発熱源となる半導体素子２０の平面形状は、１ｍｍ×４ｍｍの矩形である。【００９５】
（比較例３）
前記実施例３において、ヒートシンク部２５に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。【００９６】
（実施例４）
図６の本発明の一実施例を示す断面図において、半導体素子２０を例えばＧａＮ  ＦＥＴとし、ヒートシンク部２５を炭素及び炭素繊維からなる炭素系複合材料にＣｕを含浸させた複合材とし、それぞれの方位の熱伝導率をＫｘｘ＝１５０Ｗ／ｍＫ、Ｋｙｙ＝４５０Ｗ／ｍＫ、Ｋｚｚ＝５５０Ｗ／ｍＫ、厚さ１．３ｍｍとした。更に前記複合材の表面及び裏面にＣｕからなる厚さ４０〜６０μｍの薄層構造を金属からなる接合層を用いて強固に貼り付け、サンドイッチ構造とした。発熱源となる半導体素子２０の平面形状は、１ｍｍ×４ｍｍの矩形である。【００９７】
（比較例４）
前記実施例２において、ヒートシンク部２５に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。【００９８】
（実施例５）
図８の本発明の一実施例を示す断面図において、半導体素子３０を例えばＧａＡｓ  ＦＥＴとし、ヒートシンク部３６及び３７を炭素及び炭素繊維からなる炭素系複合材料にＣｕを含浸させた複合材とし、第一及び第二のヒートシンク部３６、３７の各方位の熱伝導率をＫ１ｘｘ＝１００Ｗ／ｍＫ、Ｋ１ｙｙ＝４５０Ｗ／ｍＫ、Ｋ１ｚｚ＝５５０Ｗ／ｍＫ、厚さ１．３ｍｍ、及びＫ２ｘｘ＝４５０Ｗ／ｍＫ、Ｋ２ｙｙ＝５５０Ｗ／ｍＫ、Ｋ２ｚｚ＝１００Ｗ／ｍＫ、厚さ１．３ｍｍとした。発熱源となる半導体素子３０の平面形状は、１ｍｍ×４ｍｍの矩形である。【００９９】
（比較例５）
前記実施例５において、ヒートシンク部３６及び３７に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。【０１００】
（実施例６）
図９の本発明の一実施例を示す断面図において、半導体素子３０を例えばＧａＡｓ  ＦＥＴとし、ヒートシンク部３６及び３７を炭素及び炭素繊維からなる炭素系複合材料にAｌを含浸させた複合材とし、第一及び第二のヒートシンク部３６、３７の各方位の熱伝導率をＫ１ｘｘ＝１００Ｗ／ｍＫ、Ｋ１ｙｙ＝５００Ｗ／ｍＫ、Ｋ１ｚｚ＝６００Ｗ／ｍＫ、厚さ１．３ｍｍ、及びＫ２ｘｘ＝５００Ｗ／ｍＫ、Ｋ２ｙｙ＝６００Ｗ／ｍＫ、Ｋ２ｚｚ＝１００Ｗ／ｍＫ、厚さ１．０ｍｍとした。更に前記複合材の表面及び裏面にＣｕからなる厚さ４０〜６０μｍの薄層構造を金属からなる接合層を用いて強固に貼り付け、サンドイッチ構造とした。発熱源となる半導体素子３０の平面形状は、１ｍｍ×４ｍｍの矩形である。【０１０１】
（比較例６）
前記実施例６において、ヒートシンク部３６及び３７に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。【０１０２】
（実施例７）
図１１の本発明の一実施例を示す断面図において、半導体素子４０を例えばＳｉの横方向拡散ＭＯＳ  ＦＥＴ（Ｌａｔｅｒａｌｌｙ  Ｄｉｆｆｕｓｅｄ  ＭＯＳ：ＬＤＭＯＳ）とし、ヒートシンク部４６及び４７を炭素及び炭素繊維からなる炭素系複合材料にＣｕを含浸させた複合材とし、第一のヒートシンク部４６及び第二のヒートシンク部４７の各方位の熱伝導率をＫ１ｘｘ＝４５０Ｗ／ｍＫ、Ｋ１ｙｙ＝５５０Ｗ／ｍＫ、Ｋ１ｚｚ＝１００Ｗ／ｍＫ、厚さ０．３ｍｍ、及びＫ２ｘｘ＝１００Ｗ／ｍＫ、Ｋ２ｙｙ＝４５０Ｗ／ｍＫ、Ｋ２ｚｚ＝５５０Ｗ／ｍＫ、厚さ１．０ｍｍとした。発熱源となる半導体素子１０の平面形状は、１ｍｍ×４ｍｍの矩形である。【０１０３】
（比較例７）
前記実施例３において、ヒートシンク部４６及び４７に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。【０１０４】
（実施例８）
図１２の本発明の一実施例を示す断面図において、半導体素子４０を例えばＳｉの横方向拡散ＭＯＳ  ＦＥＴ（Ｌａｔｅｒａｌｌｙ  Ｄｉｆｆｕｓｅｄ  ＭＯＳ：ＬＤＭＯＳ）とし、ヒートシンク部４６及び４７を炭素及び炭素繊維からなる炭素系複合材料にAlを含浸させた複合材とし、第一のヒートシンク部４６及び第二のヒートシンク部４７の各方位の熱伝導率をＫ１ｘｘ＝５００Ｗ／ｍＫ、Ｋ１ｙｙ＝６００Ｗ／ｍＫ、Ｋ１ｚｚ＝１００Ｗ／ｍＫ、厚さ０．３ｍｍ、及びＫ２ｘｘ＝１００Ｗ／ｍＫ、Ｋ２ｙｙ＝５００Ｗ／ｍＫ、Ｋ２ｚｚ＝６００Ｗ／ｍＫ、厚さ１．０ｍｍとした。更に前記複合材の表面及び裏面にＣｕからなる厚さ４０〜６０μｍの薄層構造を金属からなる接合層を用いて強固に貼り付け、サンドイッチ構造とした。発熱源となる半導体素子４０の平面形状は、１ｍｍ×５ｍｍの矩形である。【０１０５】
（比較例８）
前記実施例８において、ヒートシンク部４６及び４７に従来の熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。【０１０６】
（実施例９）
図１４の本発明の一実施例を示す断面図において、半導体素子５０を例えばＧａＮ  ＦＥＴとし、第一のヒートシンク部５６を炭素及び炭素繊維からなる炭素系複合材料にＣｕを含浸させた複合材とし、第二のヒートシンク部５７には等方性熱伝導率を有する金属材料とする。第一のヒートシンク部５６の各方位の熱伝導率をＫ１ｘｘ＝４５０Ｗ／ｍＫ、Ｋ１ｙｙ＝５５０Ｗ／ｍＫ、Ｋ１ｚｚ＝１００Ｗ／ｍＫ、厚さ０．３ｍｍとする。また、第二のヒートシンク部５７を熱伝導率Ｋ２＝４２０Ｗ／ｍＫ、厚さ１．０ｍｍのＡｇとした。発熱源となる半導体素子５０の平面形状は、１ｍｍ×４ｍｍの矩形である。【０１０７】
（比較例９）
前記実施例９において、ヒートシンク部５６及び５７に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。【０１０８】
（実施例１０）
図１５の本発明の一実施例を示す断面図において、半導体素子５０を例えばＧａＮ  ＦＥＴとし、第一のヒートシンク部５６を炭素及び炭素繊維からなる炭素系複合材料にAlを含浸させた複合材とし、第二のヒートシンク部５７は等方性熱伝導率を有するダイヤモンドとする。第一のヒートシンク部５６の各方位の熱伝導率をＫ１ｘｘ＝５００Ｗ／ｍＫ、Ｋ１ｙｙ＝６００Ｗ／ｍＫ、Ｋ１ｚｚ＝１００Ｗ／ｍＫ、厚さ０．３ｍｍとし、ＸＹ面内の大きさは半導体素子５０と整合回路基板５２が搭載できる大きさ（いわゆるサブマウント構造）とした。また、第二のヒートシンク部５７には例えば熱伝導率５００Ｗ／ｍＫ、厚さ１．０ｍｍの合成ダイヤモンドを用いた。発熱源となる半導体素子５０の平面形状は、１ｍｍ×５ｍｍの矩形である。【０１０９】
（比較例１０）
前記実施例１０において、ヒートシンク部５６及び５７に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。【０１１０】
（実施例１１）
図１６の本発明の一実施例を示す斜視図において、半導体素子６０（４個）を例えばＧａＡｓ  ＦＥＴとし、ヒートシンク部６５を炭素及び炭素繊維からなる炭素系複合材料にAlを含浸させた複合材とし、それぞれの方位の熱伝導率をＫｘｘ＝１００Ｗ／ｍＫ、Ｋｙｙ＝５００Ｗ／ｍＫ、Ｋｚｚ＝６００Ｗ／ｍＫ、厚さ１．３ｍｍとした。発熱源となる半導体素子６０の平面形状は、１ｍｍ×４ｍｍの矩形である。【０１１１】
（比較例１１）
前記実施例１１において、ヒートシンク部６５に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。【０１１２】
（実施例１２）
図１７の本発明の一実施例を示す斜視図において、半導体素子７０を例えばＧａＡｓ系半導体レーザダイオード（ＬＤ）とし、ヒートシンク部７５を炭素及び炭素繊維からなる炭素系複合材料にAlを含浸させた複合材とし、ヒートシンク部７５の各方位の熱伝導率をＫ１ｘｘ＝１００Ｗ／ｍＫ、Ｋ１ｙｙ＝５００Ｗ／ｍＫ、Ｋ１ｚｚ＝６００Ｗ／ｍＫ、厚さ１．０ｍｍとした。これをパッケージのＣｕ製ステム７１０の上にＡｕＳｎ半田でマウントした。発熱源となる半導体素子７０の平面形状は、３００μｍ×６００μｍの矩形である。
本実施例においては半導体素子７０としてＧａＡｓ系半導体レーザを挙げたが、これに限らず、ＩｎＰ系半導体レーザ、ＧａＮ系半導体レーザ、ＺｎＳｅ系半導体レーザなどでも本発明は実現できる。また、半導体レーザに限らず、発光ダイオードでも本発明は実現できる。【０１１３】
（比較例１２）
前記実施例１２において、ヒートシンク部７５に従来の等方的な熱伝導率２００Ｗ／ｍＫを有するＡｌＮ製の材料を用いた。【０１１４】
実施例１〜１０，比較例１〜１０では、半導体素子の消費電力を５０Ｗとした場合の、チャネルの温度上昇を測定した。
実施例１１，比較例１１では、半導体素子１個あたりの消費電力を５０Ｗとし、チャネルの温度上昇を測定した。
実施例１２，比較例１２では、半導体レーザの消費電力を１Ｗとした場合の、ジャンクションの温度上昇を測定した。
それぞれの結果を以下の表１に示す。【０１１５】
【表１】
2008053586.tif 000003
【０１１６】
以上、本発明を上記実施形態に即して説明したが、本発明は上記態様のみに限定されず、本発明の原理に準ずる各種態様を含むことは勿論である。各構成の任意の組み合わせや、本発明の表現を方法、装置などの間で変換したものもまた本発明の態様として有効である。【０１１７】
以上の実施形態においては異方性熱伝導率をもつ材料として炭素及び炭素繊維からなる炭素系複合材料にＣｕやＡｌなどを含浸させた複合材を用いたが、熱伝導率に異方性を有する他の材料を用いても良い。【０１１８】
例えば、炭素を少なくとも含む複合材であれば他の材料でもよい。上記実施形態とは異なる炭素系複合材や、異なる金属材料を含浸させた炭素系複合材、黒鉛、炭素繊維、カーボンナノチューブ、カーボンナノワイヤ、炭化ケイ素（ＳｉＣ）単結晶などを用いても良い。【０１１９】
以上の実施形態においてはヒートシンク部の熱伝導率の異方性に関しては、１：５：６程度としている。しかし、以上の実施例のように半導体素子の長辺方向と短辺方向のサイズの比率が１：４程度という条件下においては、熱伝導率の異方性に関しては、熱伝導率の大きな２方向の値を更に大きくする方が系全体の熱抵抗は低下する。この場合、最も熱伝導率の小さな方向の値は低下し、異方性がさらに大きくなる。各方位の熱伝導率の比率は半導体素子の形状を考慮して、任意の二方向の熱伝導率が残りの一方向の熱伝導率よりも大きいという条件の下で任意に選ぶことが可能である。【０１２０】
また、矩形の形状を有する半導体素子は、略矩形でもよい。ＸＹ平面において、低熱抵抗化に寄与しうる長い放熱部分を有していることが好ましい。【０１２１】
また、以上の実施形態においては複合材の方位Ｘ、Ｙ、Ｚは全て矩形の形状を有する半導体素子の各辺にそれぞれ平行な方向であったが、本発明の原理を損なわない範囲で傾斜していても本発明は実現できる。但し、傾斜角が大きくなると本発明の原理が損なわれる傾向にあるため各方向に約１０°以内の傾斜とすることが望ましい。【０１２２】
また、パッケージの形状、サイズ、構成なども以上の実施形態において説明したものだけに限定されない。【０１２３】
本発明における半導体素子とは電界効果トランジスタ、バイポーラトランジスタなどの電子デバイス、さらには半導体レーザ、発光ダイオードなどの光デバイス、太陽電池などを含むものである。以上の実施例においては半導体素子としてＳｉ  ＬＤＭＯＳ、ＧａＡｓ  ＦＥＴ、ＧａＮ  ＦＥＴ、ＧａＡｓ系ＬＤについて説明したが、これ以外の半導体素子、例えばＳｉやＳｉＣを用いた絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：  ＩＧＢＴ）などでも本発明は実現できる。以上の実施例においては、トランジスタは単体素子の場合について説明したが、ＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ  Ｍｏｎｏｌｉｔｈｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）でも本発明は実現できる。この場合は、単体素子の場合と異なり、半導体チップ全体の平面形状とそれに含まれる各半導体素子の形状とは、必ずしも一致しないが、最も発熱量の大きな半導体素子を、矩形の平面形状を有し発熱源となる半導体素子として、その長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とすればよい。また、半導体素子の材料としてはシリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、インジウム燐（ＩｎＰ）、ガリウムナイトライド（ＧａＮ）、シリコンカーバイド（ＳｉＣ）、セレン化亜鉛（ＺｎＳｅ）などが挙げられる。半導体装置として、電力増幅器や半導体レーザを例にとり説明したが、これらに限定されることはなく、自己発熱による接合温度上昇が生じるものであれば、スイッチなど他のデバイスでも本発明は実現できる。
【図１】
2008053586.tif 000004
【図２】
2008053586.tif 000005
【図３】
2008053586.tif 000006
【図４】
2008053586.tif 000007
【図５】
2008053586.tif 000008
【図６】
2008053586.tif 000009
【図７】
2008053586.tif 000010
【図８】
2008053586.tif 000011
【図９】
2008053586.tif 000012
【図１０】
2008053586.tif 000013
【図１１】
2008053586.tif 000014
【図１２】
2008053586.tif 000015
【図１３】
2008053586.tif 000016
【図１４】
2008053586.tif 000017
【図１５】
2008053586.tif 000018
【図１６】
2008053586.tif 000019
【図１７】
2008053586.tif 000020
【図１８】
2008053586.tif 000021
【図１９】
2008053586.tif 000022
【手続補正書】
【提出日】平成20年2月1日(2008.2.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
矩形の平面形状を有し発熱源となる半導体素子と、
前記半導体素子が実装されたヒートシンク部と、
を有する半導体装置であって、
前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、
前記ヒートシンク部のＸ、Ｙ、Ｚ方向の熱伝導率のうち最も小さい値をもつ方向がＺ方向以外の方向に平行であることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の前記熱伝導率のうち最も小さい値をもつ方向がＸ方向に平行であることを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の前記熱伝導率をそれぞれＫｘｘ、Ｋｙｙ、Ｋｚｚとしたときに、前記熱伝導率がＫｚｚ≧Ｋｙｙ＞Ｋｘｘであることを特徴とする半導体装置。
【請求項４】
請求項１乃至３に記載の半導体装置において、
前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至５に記載の半導体装置において、
前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置。
【請求項７】
請求項１乃至６に記載の半導体装置において、
前記熱伝導率に異方性を有する前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
【請求項８】
矩形の平面形状を有し発熱源となる半導体素子と、
前記半導体素子が実装された第一のヒートシンク部と、
前記第一のヒートシンク部は前記半導体素子の直下に実装され、
前記第一のヒートシンク部の周囲に接合された第二のヒートシンク部と、
を有する半導体装置であって、
前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、
前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｚｚ≧Ｋ１ｙｙ＞Ｋ１ｘｘまたはＫ１ｙｙ≧Ｋ１ｚｚ＞Ｋ１ｘｘであり、
前記第二のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率をそれぞれＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとしたときに、前記熱伝導率がＫ２ｙｙ≧Ｋ２ｘｘ＞Ｋ２ｚｚであることを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置。
【請求項１１】
請求項８乃至１０に記載の半導体装置において、
前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置。
【請求項１２】
請求項８乃至１１に記載の半導体装置において、
前記熱伝導率に異方性を有するヒートシンク部のＸ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
【請求項１３】
矩形の平面形状を有し発熱源となる半導体素子と、
前記半導体素子が実装された第一のヒートシンク部と、
前記第一のヒートシンク部の前記半導体素子とは反対側に接合された第二のヒートシンク部と、
を有する半導体装置であって、
前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、
前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚであり、
前記第二のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率をそれぞれＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとしたときに、前記熱伝導率がＫ２ｚｚ≧Ｋ２ｙｙ＞Ｋ２ｘｘまたはＫ２ｙｙ≧Ｋ２ｚｚ＞Ｋ２ｘｘであることを特徴とする半導体装置。
【請求項１４】
請求項１３に記載の半導体装置において、
前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置。
【請求項１５】
請求項１４に記載の半導体装置において、
前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置。
【請求項１６】
請求項１３乃至１５に記載の半導体装置において、
前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置。
【請求項１７】
請求項１３乃至１６に記載の半導体装置において、
前記熱伝導率に異方性を有するヒートシンク部のＸ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
【請求項１８】
矩形の平面形状を有し発熱源となる半導体素子と、
前記半導体素子が実装された第一のヒートシンク部と、
前記第一のヒートシンク部の前記半導体素子とは反対側に接合された第二のヒートシンク部と、
を有する半導体装置であって、
前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、
前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚであり、
前記第二のヒートシンク部が等方的な熱伝導率を有する材料であって、前記熱伝導率が３００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
【請求項１９】
請求項１８に記載の半導体装置において、
前記ヒートシンク部の前記半導体素子が実装された表面側に金属層を有することを特徴とする半導体装置。
【請求項２０】
請求項１９に記載の半導体装置において、
前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置。
【請求項２１】
請求項１８乃至２０に記載の半導体装置において、
前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置。
【請求項２２】
請求項１８乃至２０に記載の半導体装置において、
前記熱伝導率に異方性を有する前記ヒートシンク部のＸ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
【請求項２３】
請求項１乃至２２のいずれかに記載の半導体装置であって、
前記ヒートシンク部が炭素を少なくとも含む複合材からなることを特徴とする半導体装置。
【手続補正書】
【提出日】平成21年10月1日(2009.10.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
矩形の平面形状を有し発熱源となる半導体素子と、
前記半導体素子が実装されたヒートシンク部と、
を有する半導体装置であって、
前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、
前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率のうち最も小さい値をもつ方向がＺ方向以外の方向に対して平行、または１０°以内の傾斜角度で傾斜していることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の前記熱伝導率のうち最も小さい値をもつ方向がＸ方向に対して平行、または１０°以内の傾斜角度で傾斜していることを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の前記熱伝導率をそれぞれＫｘｘ、Ｋｙｙ、Ｋｚｚとしたときに、前記熱伝導率がＫｚｚ≧Ｋｙｙ＞Ｋｘｘであることを特徴とする半導体装置。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置において、
前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置において、
前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置。
【請求項７】
請求項１乃至６いずれかに記載の半導体装置において、
前記熱伝導率に異方性を有する前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
【請求項８】
矩形の平面形状を有し発熱源となる半導体素子と、
前記半導体素子が実装された第一のヒートシンク部と、
前記第一のヒートシンク部は前記半導体素子の直下に実装され、
前記第一のヒートシンク部の周囲に接合された第二のヒートシンク部と、
を有する半導体装置であって、
前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、
前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｚｚ≧Ｋ１ｙｙ＞Ｋ１ｘｘまたはＫ１ｙｙ≧Ｋ１ｚｚ＞Ｋ１ｘｘであり、
前記第二のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとしたときに、前記熱伝導率がＫ２ｙｙ≧Ｋ２ｘｘ＞Ｋ２ｚｚであることを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置。
【請求項１１】
請求項８乃至１０いずれかに記載の半導体装置において、
前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置。
【請求項１２】
請求項８乃至１１いずれかに記載の半導体装置において、
前記熱伝導率に異方性を有するヒートシンク部のＸ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
【請求項１３】
矩形の平面形状を有し発熱源となる半導体素子と、
前記半導体素子が実装された第一のヒートシンク部と、
前記第一のヒートシンク部の前記半導体素子とは反対側に接合された第二のヒートシンク部と、
を有する半導体装置であって、
前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、
前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚであり、
前記第二のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとしたときに、前記熱伝導率がＫ２ｚｚ≧Ｋ２ｙｙ＞Ｋ２ｘｘまたはＫ２ｙｙ≧Ｋ２ｚｚ＞Ｋ２ｘｘであることを特徴とする半導体装置。
【請求項１４】
請求項１３に記載の半導体装置において、
前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置。
【請求項１５】
請求項１４に記載の半導体装置において、
前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置。
【請求項１６】
請求項１３乃至１５いずれかに記載の半導体装置において、
前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置。
【請求項１７】
請求項１３乃至１６いずれかに記載の半導体装置において、
前記熱伝導率に異方性を有するヒートシンク部のＸ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
【請求項１８】
矩形の平面形状を有し発熱源となる半導体素子と、
前記半導体素子が実装された第一のヒートシンク部と、
前記第一のヒートシンク部の前記半導体素子とは反対側に接合された第二のヒートシンク部と、
を有する半導体装置であって、
前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、
前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋｌｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫｌｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚであり、
前記第二のヒートシンク部が等方的な熱伝導率を有する材料であって、前記熱伝導率が３００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
【請求項１９】
請求項１８に記載の半導体装置において、
前記ヒートシンク部の前記半導体素子が実装された表面側に金属層を有することを特徴とする半導体装置。
【請求項２０】
請求項１９に記載の半導体装置において、
前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置。
【請求項２１】
請求項１８乃至２０いずれかに記載の半導体装置において、
前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置。
【請求項２２】
請求項１８乃至２０いずれかに記載の半導体装置において、
前記熱伝導率に異方性を有する前記ヒートシンク部のＸ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
【請求項２３】
請求項１乃至２２のいずれかに記載の半導体装置であって、
前記ヒートシンク部が炭素を少なくとも含む複合材からなることを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明によれば、矩形の平面形状を有し発熱源となる半導体素子と、前記半導体素子が実装されたヒートシンク部と、を有する半導体装置であって、前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率のうち最も小さい値をもつ方向がＺ方向以外の方向に対して平行、または１０°以内の傾斜角度で傾斜していることを特徴とする半導体装置が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本発明によれば、矩形の平面形状を有し発熱源となる半導体素子と、前記半導体素子が実装された第一のヒートシンク部と、前記第一のヒートシンク部は前記半導体素子の直下に実装され、前記第一のヒートシンク部の周囲に接合された第二のヒートシンク部と、を有する半導体装置であって、前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｚｚ≧Ｋ１ｙｙ＞Ｋ１ｘｘまたはＫ１ｙｙ≧Ｋ１ｚｚ＞Ｋ１ｘｘであり、前記第二のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとしたときに、前記熱伝導率がＫ２ｙｙ≧Ｋ２ｘｘ＞Ｋ２ｚｚであることを特徴とする半導体装置が提供される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
本発明によれば、矩形の平面形状を有し発熱源となる半導体素子と、前記半導体素子が実装された第一のヒートシンク部と、前記第一のヒートシンク部の半導体素子とは反対側に接合された第二のヒートシンク部と、を有する半導体装置であって、前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚであり、前記第二のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとしたときに、前記熱伝導率がＫ２ｚｚ≧Ｋ２ｙｙ＞Ｋ２ｘｘまたはＫ２ｙｙ≧Ｋ２ｚｚ＞Ｋ２ｘｘであることを特徴とする半導体装置が提供される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
本発明によれば、矩形の平面形状を有し発熱源となる半導体素子と、前記半導体素子が実装された第一のヒートシンク部と、前記第一のヒートシンク部の半導体素子とは反対側に接合された第二のヒートシンク部と、を有する半導体装置であって、前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋｌｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫｌｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚであり、前記第二のヒートシンク部が等方的な熱伝導率を有する材料であって、前記熱伝導率が３００Ｗ／ｍＫ以上であることを特徴とする半導体装置が提供される。
【国際調査報告】
2008053586.tif 000023
2008053586.tif 000024
2008053586.tif 000025