(57)【要約】回路中で発生した高周波なノイズを効果的に低減し得る容量素子を提供する。内部と外部を分離するように閉じて囲みをつくる形状である容量形成部１００を備え、容量形成部１００は電極１１０と対向電極１１１と誘電体層１２０とで構成し、電極１１０の外周部と、内周部にそれぞれ１つ以上の引出端子（外周部引出端子１４０が１つ以上，内周部引出端子１３０が一つ以上）を具備する容量素子１とした。容量素子を基板の内部あるいは基板表面に実装してプリント配線基板を構成する。容量素子１対象半導体回路部に配置して半導体パッケージを構成する。また、容量素子を対象機能回路部３０１に配置して半導体回路を構成する。
2008108350.tif 000002
【特許請求の範囲】
【請求項１】
高周波電力を発生する回路又は高周波電力からの保護を要する回路の周囲を囲うための開口部を有する容量形成部を備え、
前記容量形成部は、閉曲線状の電極と、前記電極を覆う誘電体層と、前記誘電体層を覆い、前記電極に対向する対向電極とを備え、
前記電極は、前記容量形成部の内周側に少なくとも１つの電気接続用の第１突出部を有するとともに、前記容量形成部の外周側に少なくとも１つの電気接続用の第２突出部を有し、
前記誘電体層は前記第１及び第２突出部を除いて前記電極を覆い、
前記第１突出部は前記回路と電気接続するための接続部となる容量素子。
【請求項２】
前記第１及び第２突出部の少なくとも一方は複数設けられている請求項１に記載の容量素子。
【請求項３】
前記第１突出部には第１引出端子、前記第２突出部には第２引出端子が設けられていることを特徴とする請求項１又は２に記載の容量素子。
【請求項４】
前記容量形成部は四角の枠状であり、前記第２突出部は前記容量形成部の角部の外周側に設けられていることを特徴とする請求項１から３のいずれか１項に記載の容量素子。
【請求項５】
前記容量形成部は四角の枠状であり、前記第１突出部は前記容量形成部の内周側の隅に設けられていることを特徴とする請求項１から４のいずれか１項に記載の容量素子。
【請求項６】
高周波電力を発生する回路又は高周波電力からの保護を要する回路の周囲を囲うための開口部を有する容量形成部を備え、
前記容量形成部は、閉曲線状の電極と、前記電極を覆う誘電体層と、前記誘電体層を覆い、前記電極に対向する対向電極とを備え、
前記電極の少なくとも２つの面のそれぞれの一部が露出するように、又は前記電極の一つの面の少なくとも２箇所が露出するように、前記誘電体層及び対向電極が開口され、
前記電極の露出面の一つは前記回路と電気接続するための接続部となる容量素子。
【請求項７】
高周波電力を発生する回路又は高周波電力からの保護を要する回路の周囲を囲うための開口部を有する容量形成部を備え、
前記容量形成部は、閉曲線状の電極と、前記電極を覆う誘電体層と、前記誘電体層を覆い、前記電極に対向する対向電極とを備え、
前記電極は、前記容量形成部の内周側又は外周部に少なくとも１つの電気接続用の突出部を有し、前記誘電体層は前記突出部を除いて前記電極を覆い、
前記電極の少なくとも１つの面の一部が露出するように、前記誘電体層及び対向電極が開口され、
前記突出部が内周部に設けられた場合は、前記突出部が前記回路と電気接続するための接続部となり、前記突出部が外周部に設けられた場合は、前記電極の露出面が前記回路と電気接続するための接続部となる容量素子。
【請求項８】
露出した前記電極面に引出端子が設けられていることを特徴とする請求項６又は７に記載の容量素子。
【請求項９】
前記電極または前記対向電極の一方または両方が、弁作用を有する金属から構成されていることを特徴とする請求項１から８のいずれか１項に記載の容量素子。
【請求項１０】
前記誘電体層が金属酸化膜からなることを特徴とする請求項１から９のいずれか１項に記載の容量素子。
【請求項１１】
前記電極または前記対向電極の一方が、複数の導電性材料から構成されることを特徴とする請求項１から１０のいずれか１項に記載の容量素子。
【請求項１２】
高周波電力を発生する回路又は高周波電力からの保護を要する回路が実装されるプリント配線基板であって、
前記プリント基板の内部又は表面に設けられた請求項１から１１のいずれか１項に記載の容量素子と、前記回路と前記容量素子の第１突出部とに電気的に接続された第１電源配線と、前記容量素子の第２突出部に電気的に接続された第２電源配線とを備え、前記回路は前記第１電源配線、前記容量素子、前記第２電源配線を介して電源と接続されてなるプリント配線基板。
【請求項１３】
前記容量素子の対向電極は固定電位とされている請求項１２に記載のプリント配線基板。
【請求項１４】
電源配線を備えたインターポーザーと、
前記インターポーザーに載置される、請求項１から１１のいずれか１項に記載の容量素子、及び前記容量素子に囲まれ、高周波電力を発生する回路又は高周波電力からの保護を要する回路とを備え、
前記回路は前記容量素子の第１突出部と接続され、
前記電源配線は前記容量素子の第２突出部と接続されてなる半導体パッケージ。
【請求項１５】
前記インターポーザーは固定電位配線を備え、前記容量素子の対向電極は前記固定電位配線に接続されている請求項１４に記載の半導体パッケージ。
【請求項１６】
電源配線が形成された半導体基板と、
前記半導体基板上に載置される、請求項１から１１のいずれか１項に記載の容量素子、及び前記容量素子に囲まれ、高周波電力を発生する回路又は高周波電力からの保護を要する回路とを備え、
前記回路は前記容量素子の第１突出部と接続され、
前記電源配線は前記容量素子の第２突出部と接続されてなる半導体回路。
【請求項１７】
前記半導体基板上に固定電位配線が形成され、前記容量素子の対向電極は前記固定電位配線に接続されている請求項１６に記載の半導体回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力を発生させる回路を有するか、高周波電力が電源配線などから侵入する可能性が在る場合の、電源及び信号配線において、直流あるいは低周波電力または信号を通過させ、高周波電力を低減（減衰）させる容量素子、または、電源電圧の安定化を目的とする容量素子、プリント配線基板、半導体パッケージ及び半導体回路に関する。本願は、２００７年３月８日に出願された特願２００７−０５８９１５号に基づき、優先権の利益を主張するものである。そして、特願２００７−０５８９１５号の内容は本願の明細書の内容に含まれる。
【背景技術】
【０００２】
近年、パソコンなどのデジタル情報機器や携帯電話機などの携帯情報端末は、高性能化・高機能化に伴って、回路は極めて高速化されている。クロックが数100ＭＨｚを超える程度に高速化されると、ＬＳＩから印刷回路基板の電源配線へ流出されるノイズ（高周波振動）を、従来より用いられてきた積層セラミックコンデンサや３端子コンデンサのみでは十分に抑制することが困難で、ノイズの増大により誤動作や受信障害が発生する可能性が高くなる。この点に対処し得る容量素子として、本出願人は、既にストリップ線路型の素子を提案した（例えば、特許文献１ないし２参照）。【０００３】
図１は、特許文献１にて開示されたストリップ線路型素子の平面図であり、図２は、図１のＰ−Ｐ線での断面図である。図１、図２に示すように、アルミニウムからなる金属板１０の表面には、酸化物からなる誘電体膜２０が形成されている。誘電体膜２０上には、導電性高分子層３１、導電性カーボンペースト層３２および銀ペースト層３３からなる導電体層３０が形成されている。金属板１０の長手方向両端部には陽電極引出端子１１および１２が接続されている。導電体層３０の一方の表面には、銅箔からなる金属板４０が重ねられ、金属板４０の長手方向両端部は陰電極引出端子４１および４２となっている。【０００４】
さらに、電源層を分離し容量素子を配置する技術が特許文献３ないし８に開示されている。【０００５】
図３は、特許文献６にて開示されたプリント配線基板である。図３（ａ）は、平面図で、図３（ｂ）は、図３（ａ）のＡ−Ａ’線に沿った断面図である。このプリント配線基板５０は、電源層５９、グランド層６０、信号層６１〜６４の６層からなっている。ＬＳＩ５１の直下で電源層５９は、堀５４で、外周部電源６５と島部電源６６とに分離し、インダクタンス５５，５６，５７，５８で電気的に接続している。またコンデンサ６７，６８で電源６６グランド層６０間を接続している。
【特許文献１】特開２００３−１０１３１１号公報
【特許文献２】特開２００３−１２４０６６号公報
【特許文献３】特開２００５−０３３８１３号公報
【特許文献４】特開２００２−３６８３５５号公報
【特許文献５】特開２００１−３３２８２５号公報
【特許文献６】特開２００１−２７４５５８号公報
【特許文献７】特開２００１−２６７７０２号公報
【特許文献８】特開平１１−０８７８８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述されたストリップ線路型素子などはノイズの低減性能は優れている。しかしながら、実装方法によりその性能を充分発揮し得ないという課題を有する。電源を分離し容量素子等を配置する技術では、折角分離しても空間的な（電磁的な）結合により、高周波になるほどノイズが伝搬してしまうという欠点がある。【０００７】
本発明の課題は上述した従来技術の問題点を解決することであって、その典型的な目的は、回路中で発生した高周波なノイズを効果的に低減し得る容量素子を提供することである。
【課題を解決するための手段】
【０００８】
本発明の容量素子は、高周波電力を発生する回路又は高周波電力からの保護を要する回路の周囲を囲うための開口部を有する容量形成部を備え、
前記容量形成部は、閉曲線状の電極と、前記電極を覆う誘電体層と、前記誘電体層を覆い、前記電極に対向する対向電極とを備え、
前記電極は、前記容量形成部の内周側に少なくとも１つの電気接続用の第１突出部を有するとともに、前記容量形成部の外周側に少なくとも１つの電気接続用の第２突出部を有し、
前記誘電体層は前記第１及び第２突出部を除いて前記電極を覆い、
前記第１突出部は前記回路と電気接続するための接続部となる容量素子である。【０００９】
また本発明の容量素子は、高周波電力を発生する回路又は高周波電力からの保護を要する回路の周囲を囲うための開口部を有する容量形成部を備え、
前記容量形成部は、閉曲線状の電極と、前記電極を覆う誘電体層と、前記誘電体層を覆い、前記電極に対向する対向電極とを備え、
前記電極の面が少なくとも２箇所露出するように、前記誘電体層及び対向電極が開口され、
前記電極の露出面は前記回路と電気接続するための接続部となる容量素子である。【００１０】
本発明のプリント配線基板、半導体パッケージ及び半導体回路は上記本発明の容量素子を用いたものである。
高周波電力を発生する回路又は高周波電力からの保護を要する回路を囲わない構造では、端子構造に由来するインダクタンスや、電磁遮へいが考慮されない構造に起因して、高周波電力（電磁波）の迂回路（空間的な結合）が存在し、１０ｋＨｚを超える、特に数百メガヘルツを超える高い周波数帯域で、高周波電力を抑制する性能が低下してしまうことになる。本発明の容量素子は高周波電力を発生する回路を囲うことで高周波電力を外部に出すことを抑制することができる。また本発明の容量素子は高周波電力からの保護を要する回路を囲うことで外部から高周波電力が入力されるのを抑制することができる。
【発明の効果】
【００１１】
本発明の典型的な第１の効果は、高周波電力を効果的に減衰できる容量素子を提供することができることである。【００１２】
本発明の典型的な第２の効果は、空間的な結合を効果的に減じることができ、高周波でも有効に機能する容量素子を提供することができる。【００１３】
本発明の典型的な第３の効果は、容量素子をプリント配線基板、半導体パッケージ、半導体回路に実装した際、電源配線層の代用となり、電源層を追加したのと同様の恩恵を得ることができることである。
【図面の簡単な説明】
【００１４】
【図１】ストリップ線路型素子の平面図である。
【図２】図１のＰ−Ｐ線での断面図である。
【図３】従来技術のプリント配線基板を示す図である。
【図４】本発明の第１の実施の形態の容量素子を示す斜視図である。
【図５】図４のＺ−Ｚ線に沿って切断した斜視図である。
【図６】図５の破線で囲まれた部分１６０の拡大図である。
【図７】図４のＡ−Ａ線に沿った断面図である。
【図８】図７のＥ−Ｅ線にそれぞれ沿った断面図である。
【図９】図７のＣ−Ｃ線にそれぞれ沿った断面図である。
【図１０】本発明の第１の実施の形態の容量素子の製作工程を示す流れ図である。
【図１１】容量素子の製作工程の説明図である。
【図１２】容量素子の製作工程の説明図である。
【図１３】容量素子の製作工程の説明図である。
【図１４】容量素子の製作工程の説明図である。
【図１５】容量素子の製作工程の説明図である。
【図１６】容量素子の製作工程の説明図である。
【図１７】容量素子の製作工程の説明図である。
【図１８】容量素子の製作工程の説明図である。
【図１９】容量素子の製作工程の説明図である。
【図２０】容量素子の製作工程の説明図である。
【図２１】容量素子の製作工程の説明図である。
【図２２】容量素子の製作工程の説明図である。
【図２３】容量素子の製作工程の説明図である。
【図２４】容量素子の製作工程の説明図である。
【図２５】容量素子の製作工程の説明図である。
【図２６】容量素子の製作工程の説明図である。
【図２７】容量素子の製作工程の説明図である。
【図２８】容量素子の特性図である。
【図２９】容量素子をノートパソコンに使用する場合を説明するためのイメージ図である。
【図３０】容量素子をノートパソコンに使用する場合を説明するためのブロック図である。
【図３１】容量素子を携帯電話に使用する場合を説明するためのブロック図である。
【図３２】本発明の第２の実施の形態の容量素子を示す斜視図である。
【図３３】図３２のＡ−Ａ線に沿った断面図である。
【図３４】図３２のＡ−Ａ線に沿った断面図で、各層の横断面の位置関係を説明する説明図である。
【図３５】図３４のＣ−Ｃ線に沿った断面図である。
【図３６】図３４のＤ−Ｄ線に沿った断面図である。
【図３７】図３４のＥ−Ｅ線に沿った断面図である。
【図３８】図３４のＦ−Ｆ線に沿った断面図である。
【図３９】図３４のＧ−Ｇ線に沿った断面図である。
【図４０】本発明の第３実施形態の容量素子の断面図である。
【図４１】図４０のＣ−Ｃ線に沿った断面図である。
【図４２】図４０のＥ−Ｅ線に沿った断面図である。
【図４３】本発明の第４実施形態の容量素子の断面図である。
【図４４】図４３のＣ−Ｃ線に沿った断面図である。
【図４５】図４３のＥ−Ｅ線に沿った断面図である。
【図４６】本発明の第５の実施の形態の容量素子を示す斜視図である。
【図４７】図４６のＺ−Ｚ線に沿って切断した斜視図である。
【図４８】化成用引出線を接続した場合の斜視図である。
【図４９】本発明の第６の実施の形態のプリント配線基板を示す断面図である。
【図５０】プリント配線基板の製作工程の説明図である。
【図５１】プリント配線基板の製作工程の説明図である。
【図５２】プリント配線基板の製作工程の説明図である。
【図５３】プリント配線基板の製作工程の説明図である。
【図５４】第６の実施形態によるプリント配線板２００の各層の位置関係を示す説明図である。
【図５５】図５４のＩ−Ｉ線に沿った断面図である。
【図５６】図５４のＪ−Ｊ線に沿った断面図である。
【図５７】図５４のＢ−Ｂ線に沿った断面図である。
【図５８】図５４のＣ−Ｃ線に沿った断面図である。
【図５９】図５４のＤ−Ｄ線に沿った断面図である。
【図６０】図５４のＥ−Ｅ線に沿った断面図である。
【図６１】図５４のＦ−Ｆ線に沿った断面図である。
【図６２】図５４のＧ−Ｇ線に沿った断面図である。
【図６３】図５４のＨ−Ｈ線に沿った断面図である。
【図６４】図５４のＫ−Ｋ線に沿った断面図である。
【図６５】図５４のＬ−Ｌ線に沿った断面図である。
【図６６】本発明の第７の実施の形態のプリント配線基板を示す断面図である。
【図６７】図６６のＭ−Ｍ線に沿った断面図である。
【図６８】図６６のＮ−Ｎ線に沿った断面図である。
【図６９】本発明の第８の実施の形態の断面図である。
【図７０】本発明の第９の実施の形態の断面図である。
【図７１】本発明の第１０の実施の形態の断面図である。
【図７２】本発明の第１１の実施の形態の斜視図である。
【図７３】第１の実施形態の変形例を示す図である。
【図７４】第１の実施形態の変形例を示す図である。
【図７５】第１の実施形態の変形例を示す図である。
【図７６】第２の実施の形態を示す平面図である。
【図７７】第３の実施の形態を示す斜視図である。
【図７８】第３の実施の形態を示す平面図である。
【図７９】第４の実施の形態を示す斜視図である。
【図８０】第４の実施の形態を示す平面図である。
【図８１】図７２のＺ−Ｚ線に沿って切断した斜視図である。
【図８２】本発明の第１２の実施の形態の容量素子の斜視図である。
【図８３】図８２のＺ−Ｚ線に沿って切断した斜視図である。
【符号の説明】
【００１５】
１、２、３、４、５  容量素子
１００  容量形成部
１０１  穴（開口部）
１１０  電極
１１１  対向電極
１１２  導電性高分子
１１３  カーボングラファイト
１１４  銀ペースト
１２０  誘電体層
１２５  絶縁樹脂
１３０  内周部引出端子
１４０  外周部引出端子
１４１  導電性高分子
１４２  導電性物質（銀ペースト）
１４３  導電性物質（カーボングラファイト）
１５０  外表面引出端子
２００  プリント配線板
２０１，２０２  両面基板
２３０  電源配線（対象回路部）
２４０、３４０  電源配線（基板電源部）
２４１  電源配線端部
２５０、３５０  グラウンド（組を為す配線層）
２５１、３５１  グラウンド端部
２５２、３５２  電源配線層内のグラウンド
２６０、２６１、２６２、２６３、２６４  導電性接着材
２７１、２７２、２７３  ビア
２８０  スルーホール
２８１、２８２  スリット
２８４  熱硬化絶縁樹脂
２８５  絶縁樹脂
２９０、２９１、２９２、２９３、２９４、２９５  信号配線層
３００  半導体回路
３１０  半導体チップ
３２０  シリコンウェハ
３３０  インターポーザー
３４０  ボンディングワイヤー
３７０  接続用パッド
３８５  モールド樹脂
４００  半導体パッケージ
４１０  ＬＳＩ
４１１  ノイズ発生源
４１２  ＬＳＩ電源ピン
４１３  ＬＳＩグラウンドピン
４２０、４２１、４２２、４２３、４２４  配線層
５０１  本第１の実施形態のデカップリング特性
５０２  従来技術（線路素子）のデカップリング特性
５０３  従来技術（セラミックコンデンサ０．１μF）のデカップリング特性
５１１、５１２  空間的な結合による特性劣化
６０１  化成槽
６０２  可変電源
６０３  正極配線
６０４  負極配線
６０５  陰電極板
６１１、６１２、６１３、６１４、６１５  容器
６２１  化成溶液
６２２、６２６  洗浄液
６２３  酸化剤
６２４  モノマー溶液
６２５  マスク樹脂
６２７  ハクリ剤
６２８  カーボンペースト
６３１  スポイト
７０１  機能回路部
７０２  ノイズ発生源
７０４、７０４ａ  電源レイヤ
７０５、７０５ａ、７０５ｂ  グラウンドレイヤ
７０６  信号配線
７２０  シリコンウェハ
７６１、７６２、７６３  導電性接着材
７７０Ｖ  電源パッド
７７０Ｇ  グラウンドパッド
７７０Ｓ  信号パッド  
【発明を実施するための最良の形態】
【００１６】
次に、本発明の典型的な実施の形態について図面を参照して詳細に説明する。
［第１の実施形態］
図４を参照すると、本発明の第１の実施の形態の容量素子の斜視図が示されている。図５は、図４のＺ−Ｚ線に沿って切断した斜視図である。図６は、図５の破線で囲まれた部分１６０の拡大図である。図７は、図４のＡ−Ａ線に沿った断面図である。図８および図９は、図７のＥ−Ｅ線、Ｃ−Ｃ線にそれぞれ沿った断面図である。図１０は、製作工程を示す流れ図である。図１１〜図２７は、製作工程の説明図である。図２８は、特性図である。図２９および図３０は、容量素子をノートパソコンに使用する場合を説明するための、それぞれイメージ図とブロック図である。図３１は、携帯電話に使用する場合を説明するためのブロック図である。なお、構成を示す図は、構成要素を認識しやすくするため、実際の厚みや寸法の比率を反映せず描画している。【００１７】
本実施形態の容量素子１は、電極１１０、対向電極１１１、誘電体層１２０、内周部引出端子（第１引出端子となる）１３０、外周部引出端子（第２引出端子となる）１４０で構成される。図８に示すように、電極１１０は閉曲線状をなすように形成され、四角の枠状となっている枠状部１１０３、枠状部１１０３の内周側に突出した第１突出部１１０１、枠状部１１０３の外周側に突出した第２突出部１１０２とからなっている。電極１１０の枠状部１１０３と対向電極１１１との間に、誘電体層１２０を形成し、容量形成部１００とする。図６に示すように、誘電体層１２０は電極１１０の枠状部１１０３を覆い、さらに対向電極１１１が誘電体層１２０を覆う構成となっている。第１突出部１１０１は容量形成部１００の内周側に形成され、第２突出部１１０２は容量形成部１００の外周側に形成されることになる。対向電極１１１は、図６に示すように、導電性高分子１１２と、カーボングラファイト１１３と、銀ペースト１１４が積層された構成となっている。【００１８】
図４に示すように、内周部引出端子１３０は電極１１０の第１突出部１１０１に形成され、外周部引出端子１４０は電極１１０の第２突出部１１０２に形成される。内周部引出端子１３０、外周部引出端子１４０の近傍では、電極１１０と対向電極１１１の短絡防止のため、電気絶縁性の絶縁樹脂１２５を設ける。【００１９】
電極１１０の第１突出部１１０１は高周波電力を発生する回路又は高周波電力からの保護を要する回路と接続するための接続部となり、内周部引出端子１３０を介して回路と接続される。絶縁樹脂１２５は、対向電極１１１と電極１１０が電気的に導通しないように土手の役割を果たす。【００２０】
次に、製作工程を示す流れ図（図１０）および各工程の説明図（図１１〜図２７）を用いて、本発明の第１の実施の形態の製造工程を順に説明する。図１１〜図２７は以下に説明する工程Ｐ１〜Ｐ１７をそれぞれ説明するための図である。
［電極箔加工・引出端子形成工程（工程Ｐ１）］
表面積を約１００培に増大させるためエッチング処理した板厚０．１５ｍｍのアルミニウム板を図１１に示す形状に加工する。開口部となる穴１０１の囲む部分の幅ｄ１は約４ｍｍ、穴１０１を囲む部分（ここでは四角の枠形状）の外寸（外周の１辺の長さ）ｄ２、ｄ３は、約１８ｍｍとする。外周部引出端子１４０を設ける突出部は長さｄ４が５０ｍｍ程となるように切り残す。この突出部は図４に示した第２突出部よりも長く形成し、後述する電極不要部分切断工程（工程Ｐ１７）で切断する。次に内周部引出端子１３０、外周部引出端子１４０を抵抗溶接にてアルミニウム板に取り付ける。これにより、電極１１０に内周部引出端子１３０と外周部引出端子１４０を有する構造体１１０ａを得る。内周部引出端子１３０と外周部引出端子１４０の材料は、導電性材料であればよく、特に材料は限定されない。なお、内周部引出端子１３０と外周部引出端子１４０は電気接続を行う、又はより確実に電気接続を行うために設けるものであり、直接第１突出部や第２突出部と電気接続が可能ならば設けなくともよい。銅配線等の配線とハンダ付けする場合には例えば厚さ0.1mmの銅板を溶接する。ハンダ付けに適した材料としては錫板あるいは銅に錫をメッキした錫メッキ板でもよい。
[絶縁樹脂・マスク樹脂塗布工程（工程Ｐ２）]
エポキシ系の熱硬化樹脂を、図４に示す、容量形成部１００と、第１突出部１１０１及び第２突出部１１０２との境界となる部分に塗布し硬化させ、絶縁樹脂１２５を形成する。この絶縁樹脂１２５は、容量形成部１００と、第１突出部１１０１及び第２突出部１１０２との境界で、電極１１０と対向電極１１１とが短絡することを防止するために設けられる。次に、ヘキサフルオロプロピレンを、内周部引出端子１３０、外周部引出端子１４０および、それら引出端子の周囲に塗布し、マスク樹脂６２５として使用する。マスク樹脂６２５は、図１２に示す部分（引出端子とその周囲の電極１１０）で、後の工程において溶液に沈み、且つ対向電極１１１を形成しない部分を完全に覆う必要がある。これにより、絶縁樹脂１２５およびマスク樹脂６２５が塗布された構造体１１０ｂを得る。
[誘電体層形成工程（工程Ｐ３）]
化成槽６０１は、図１３に示すように、ホウ酸アンモニウム水溶液からなる化成溶液６２１が入れられた容器６１１と、可変電源６０２、対象物の電極１１０に接続する正極配線６０３、化成液６２１に浸される陰電極板６０５、陰電極板６０５と可変電源６０２を接続する負極配線６０４と、で構成される。構造体１１０ｂを化成液６１２に浸漬し、化成液６２１から外にでている電極１１０に、正極配線６０３を接続する。可変電源６０２の出力電圧を徐々に上げ、最終的な出力電圧値を４Ｖとする。化成液６２１に触れる電極１１０の表面に、印加電圧４Ｖの金属酸化被膜（酸化アルミニウム）が誘電体層１２０として形成される。これにより、誘電体層１２０が表面に形成された構造体１１０ｃを得る。
[洗浄工程（工程Ｐ４）]
図１４に示すように、構造体１１０ｃに附着している化成液６２１を洗浄液６２２で洗浄する。本実施形態では容器６１２に洗浄液６２２（水）を満たし、構造体１１０ｃを１０分間浸して洗浄する。浸す時間は容器６１２の大きさ、洗浄液６２２の清浄度により調整する。
[乾燥工程（工程Ｐ５）]、
洗浄後の構造体１１０ｃに附着している洗浄液６２２を摂氏１１０度に設定されたドライオーブンを使って蒸発させる。ここで、乾燥の条件は、構造体１１０ｃが乾燥すればよく、使用する設備を限定しない。図１５に乾燥された構造体１１０ｃを示す。
[酸化剤塗布工程（工程Ｐ６）]
濃度１０質量％のドデシルベンゼンスルホン酸第二鉄を含むエタノール溶液を調整し、酸化剤６２３とする。図１６に示すように、容器６１３に酸化剤６２３を満たし、構造体１１０ｃを浸漬する。構造体１１０ｃを酸化剤６２３から取りだし、空気中、室温で３０分間乾燥し、誘電体層１２０の表面に酸化剤６２３が附着している構造体１１０ｆを得る。
[導電性高分子形成工程（工程Ｐ７）]
次に、図１７に示すように、１０質量％のエチレンジオキシチオフェンを含むエタノール溶液（モノマー溶液６２４）をスポイト６３１で構造体１１０ｆの誘電体層１２０上に滴下し、そのまま３０分間空気中に保持し、ポリエチレンジオキシチオフェンを重合する。これにより、表面に導電性高分子１１２が形成されている構造体１１０ｇを得る。
[洗浄工程（工程Ｐ８）]
図１８に示すように、構造体１１０ｇをエタノールを主剤とする洗浄液６２６で満たされている容器６１４に入れ、未重合物を洗い流す。なお、洗浄液６２６は、未重合物質、副生成物を除去できれば、何でもよく、エタノールに限定されるものではない。
[乾燥工程（工程Ｐ９）]
洗浄液を蒸発させるため、摂氏８０度に調整されているドライオーブンで乾燥させる。図１０に示すように、導電性高分子１１２が十分に形成されるまで、工程Ｐ６から工程Ｐ９までの操作を４回繰り返し、誘電体層１２０が導電性高分子で被覆されるようにする。図１９に導電性高分子１１２が形成された構造体１１０ｇを示す。本実施形態では、繰りかえし回数を４回とするが、回数を限定するものではない。ただし、繰り返し回数が少ないと、導電性高分子の形成されていない部分が残ることになる。この部分の誘電体層にピンホールが生じると、電極と対向電極の短絡による故障や漏れ電流の増加が発生する。繰り返し４回行うと、短絡による故障は無くなり、漏れ電流を許容できる程度まで減少させることができる。ただし、導電性高分子の材料や製造条件によっても異なるので、製品に短絡故障品が無くなる程度にだけ、適宜繰り返せばよい。【００２１】
本実施形態で形成される導電性高分子は、大電流が流れると発熱して大電流経路を絶縁化する機能を有する。すなわち、欠損修復、短絡防止機能を有する。これにより、絶縁層の欠陥のない導電性高分子１１２の層を有する容量形成部１００を得る。
[カーボンペースト塗布工程（工程Ｐ１０）]
導電性高分子１１２が形成された構造体１１０ｇの容量形成部１００（導電性高分子１１２形成部）に、図２０に示すように、カーボングラファイト含有のカーボンペースト６２８を塗布し、室温で乾燥する。これにより、表面にカーボングラファイト１１３が塗布されている構造体１１０ｊを得る。
[銀ペースト塗布工程（工程Ｐ１１）]
図２１に示すように、構造体１１０ｊに銀ペースト１１４を塗布する（銀ペースト塗布）。【００２２】
[乾燥工程（工程Ｐ１２）]
その後、６０℃で１５分間乾燥させる。そのまま、室温で２４時間放置する。ここまでで、導電性高分子１１２とカーボングラファイト１１３および銀ペースト１１４からなる対向電極１１１が誘電体層１２０上に形成された構造体１１０ｋを得る。図２２に乾燥工程後の表面に銀ペースト１１４が形成された構造体１１０ｋを示す。【００２３】
[再化成（誘電体層修復）工程（工程Ｐ１３）]
ダメージを受けている誘電体層１２０を修復するため、図２３に示すように、工程Ｐ３と同じ化成槽６０１に構造体１１０ｋを入れ、工程Ｐ３と同様に徐々に印加する電圧を大きくし、最終的には電圧４Ｖを印加する。
[洗浄工程（工程Ｐ１４）]
図２４に示すように、工程Ｐ４と同様に、構造体１１０ｋに附着している化成溶液６２１を洗浄液６２２で洗浄する。
[乾燥工程（工程Ｐ１５）]
図２５に示すように、工程Ｐ５と同様に、洗浄後の構造体１１０ｋに附着している洗浄液６２２を蒸発させる。
[マスク樹脂剥離工程（工程Ｐ１６）]
図２６に示すように、構造体１１０ｋを、容器６１５内のテトラヒドロフランからなる剥離液６２７に浸漬し、マスク樹脂６２５であるヘキサフルオロプロピレンを溶解させ、電極１１０、内周部引出端子１３０、外周部引出端子１４０を露出させる。マスク樹脂６２５の表面に附着している導電性高分子１１２、カーボングラファイト１１３、銀ペースト１１４は、マスク樹脂６２５と共に除去される。
[電極不用部切断工程（工程Ｐ１７）]
最後に、図２７に示すように、切り残した電極１１０を切除し、容量素子１を得る。【００２４】
なお、本実施形態で試作した容量素子１の静電容量は約５００マイクロファラッドであった。【００２５】
ここで、誘電体層は金属酸化膜でなく、樹脂からなる絶縁誘電体膜でもよく、材料には特に限定されない。電極１１０は金属酸化膜を得る都合で弁作用を有する金属（アルミニウム）としたが、誘電体層の選定により弁作用を有しない金属あるいは導電性を有する物質でも差し支えない。ここで弁作用とは、一方向に電圧をかけた場合に耐電圧を有し、逆方向に電圧をかけた場合に耐電圧を失うことをいい、弁作用を有する金属とは、弁作用を示す金属酸化膜を形成しうる金属をいう。弁作用を有する金属以外の材料は、銅、鉄、黄銅等の金属を用いることができる。この場合、銅を電極として、表面に酸化銅を誘電体として形成することができる。また、電極を銅や鉄、黄銅とし、誘電体として酒石酸系強誘電材料、リン酸塩系強誘電材料、チタン酸塩系強誘電材料を用いることもできる。チタン酸塩系強誘電材料は、チタン酸バリウム、チタン酸バリウム磁器、チタン酸バリウム系固溶体磁器（チタン酸ストロンチウム「ＳｒＴｉＯ３」、チタン酸バリウム「ＢａＴｉＯ３」など）などが誘電体としてよい特性を示す。【００２６】
また、対向電極１１１は、誘電体層１２０の欠損が許容できる場合には欠損修復、短絡防止機能を有する物質を選定する必要はなく、導電性を有していればよい。導電性高分子は、ポリエチレンジオキシチオフェンに限らず、ポリピロール、ポリチオフェン、ポリアニリンからなる群から選ばれた１以上の化合物、あるいは前記化合物の誘導体であってもよい。対向電極１１１及び電極１１０は複数の導電性材料で構成してもよい。対向電極１１１は本実施形態のように、導電性高分子、カーボングラファイト、銀ペーストと多層構造で構成することができる。対向電極１１１は、勿論、単一材料で構成してもよい。電極１１０は、例えば、芯が銅でその表面をアルミで構成される２層構造の電極としてもよい。弁作用を有する金属はアルミニウム、タンタル、ニオブおよびチタンからなる群から選ばれた金属であれば工業的に安定しているが、その他弁作用を有する金属としても電気的な特性は得られるため使用してもよい。マスク樹脂、マスク用の樹脂は電気的な絶縁、薬品から電極表面を防護できればよく、その材質は機械的、熱的な条件を満たせば何でもよい。また、内周部引出端子１３０、外周部引出端子１４０は、新たに追加する必要はなく電極１１０の表面の一部を代用してもよい。
本実施形態では、電極１１０には、エッチング処理を施したアルミニウム板を使用した。エッチング処理をすることで、アルミニウム板の表面は荒らされ、肉眼では見えない細かな凹凸が無数にある。図面では構成を理解しやすくするため、詳細な描画は省略し、単純な板としている。したがって、電極１１０の形状は表面が滑らかな平板状よりも、表面積を増大させる目的で、細かな凹凸を有する板、肉眼で観察可能な大きな凹凸や浪板状の断面の板、それらを組み合わせて構成することも有効である。【００２７】
図２８は、本発明の第１の実施の形態の容量素子の特性カーブ５０１、シールドストリップ線路型素子の特性カーブ５０２、従来型二端子セラミックコンデンサ（０．１マイクロファラッド）の特性カーブ５０３である。ここで、各サンプルとも、特性インピーダンスが５０オームの線路に、実装して電力透過特性から特性カーブを得たものである。特性カーブ５０２のシールドストリップ線路型素子は、特許文献１で開示される方法で、拡面倍率が約２００倍のアルミ箔を用いて、容量形成部の寸法を幅４ｍｍ、長さ５ｍｍで試作した。静電容量は５６マイクロファラッドであった。従来型二端子セラミックコンデンサは、寸法が１．６ｍｍ×０．８ｍｍの１６０８タイプの静電容量０．１マイクロファラッドのチップセラミックコンデンサである。第１の実施の形態の容量素子とシールドストリップ線路型素子は、５０オーム線路の途中に装入して測定した。セラミックコンデンサの２つの端子は、５０オーム線路の信号線とグラウンドにそれぞれを接続され、電気的には並列接続して、測定した。特性カーブの横軸は周波数(frequency)を表しメガヘルツ（ＭＨｚ）をログスケールとして示した。縦軸は、高周波電力（ノイズ）を低減させる性能として、抑制値（Suppression）をデシベル（ｄB）で表した。散乱パラメーターの電力透過値（S２１）の逆数であり、数値が大きいほど、抑制性能が高いことを意味する。特性カーブ５０２，特性カーブ５０１は、測定系のグラウンド板として厚さ０．２ｍｍの銅板を使用し、素子の陰極（本実施形態では対向電極）を銀ペーストでグラウンド板に貼り合わせた。本実施形態では電極１１０に、測定器からの信号線を銀ペーストで接着して評価した。高周波での特性劣化は、基板実装状態で高周波信号線路の特性インピーダンス不連続に起因して、差動同相変換が生じ、実装された測定基板全体が励振されたことで、迂回路が形成されたことで生ずるものと考えられる。実基板でも同様のメカニズムで、高周波がデカップリング素子を迂回するので、かかる測定で高周波での特性評価を行うことができる。【００２８】
セラミックコンデンサは十数ＭＨｚをピークに高周波領域５１３では性能が劣化している。特性カーブ５０２は、高周波領域５１２で特性が劣化している。これに対し、本実施形態の容量素子の特性カーブ５０１は高周波領域５１１で特性劣化がみられるが、特性カーブ５０２、５０３に比べ格段な特性を示している。【００２９】
セラミックコンデンサは二端子構造のため、高周波領域５１３でインダクタンス成分が支配的となり、端子のインピーダンスが高周波になるほど大きくなってしまうことが原因である。これに対し、シールドストリップ線路型素子では、素子を迂回する径路（空間的な結合）が無視できなくなることが原因と考えられる。これに対し、本実施形態では対向電極１１１がグラウンドに接続されるため、シールド壁が形成され、高周波５１１に於いても高い性能が維持されると考える。【００３０】
なお、高周波５１１の特性劣化には測定系に起因する誤差（ノイズフィギャー等）も遠因と考えられ、本実施形態の性能は更に高周波でも発揮されている可能性がある。
図２８から、本実施形態の容量素子は、１００ｋＨｚから数ＭＨｚの高周波電力において、シールドストリップ線路型素子と同等で、従来型二端子セラミックコンデンサより優れた効果が示され、１０ＭＨｚから数ＧＨｚの高周波電力について格別な効果を確認でき、さらに数十ＧＨｚでも性能が発揮され得る。電子機器の不要電磁波に関する規制で言えば、電源線等のケーブルを伝導する高周波電力は１５０ｋＨｚから３０ＭＨｚで規制され、電子機器から放射する高周波電力は３０ＭＨｚ以上、日本では１ＧＨｚまで、米国では４０ＧＨｚまで規制されている。また、ミリ波レーダなど、数十ＧＨｚの高周波電力も対象と考えれば、本実施形態の容量素子により、１０ｋＨｚから１００ＧＨｚ程度までの高周波電力を抑制することが可能となる。後述する第２から第５の実施形態についても基本構成は変わらないので、同じ周波数領域で同様の効果が得られる。
特性カーブから、従来のコンデンサや線路型素子では、端子構造に由来するインダクタンスや、遮へいが考慮されない構造に起因して、高周波電力（電磁波）の迂回路が存在することで、数百メガヘルツから数ギガヘルツを超える高い周波数帯域で、高周波電力を抑制する性能が低下してしまうことが判った。本実施形態の容量素子は高周波電力を発生する回路を囲うことで高周波電力を外部に出すことを抑制することができる。また本実施形態の容量素子は高周波電力からの保護を要する回路を囲うことで外部から高周波電力が入力されるのを抑制することができる。本実施形態の容量素子は、特に数百メガヘルツから数ギガヘルツを超える高周波電力が発生する回路を有するプリント配線基板、電子機器で、高周波電力を発生回路から外へ出したくない場合、あるいは、外乱によって機能を損ないたくないデリケートな回路に高周波電力を入れたくない場合、で効果が期待される。後述する第２から第５の実施形態の容量素子を用いても同様な効果を得ることができる。【００３１】
たとえば、図２９において、ノートパソコン９０１で使用されるマザーボード９０２のＣＰＵ９０３に、本発明の容量素子１を適用する場合、ＣＰＵ９０３と基板電源９０４の電源配線（＋）、電源配線（−）の途中に挿入する。この場合のブロック図を図３０に示す。ここで、電源配線（−）をグランドに置き、ＣＰＵ９０３を容量素子１の開口部（容量形成部の開口部）内に配置し、容量素子の内周部引出端子１３０とＣＰＵ９０３とを電源配線（＋）を介して接続する。そして容量素子１の外周部引出端子１４０と基板電源９０４とを電源配線（＋）を介して接続する。容量素子１が、ＣＰＵ９０３と基板電源９０４の間にあって、ＣＰＵ９０３で発生する高周波電力を抑制するので、基板電源９０４側へ高周波電力の伝搬は、効果的に抑制される。【００３２】
また、図３１には、携帯電話に適用する場合の一例を示す。携帯電話９１１のプリント基板９１２に、音声処理回路９１３、基板電源９１４、送信回路９１５が実装され、基板電源９１４から音声処理回路９１３及び送信回路９１５に共通に電力が供給される場合、アンテナ９１６に大電力で送信する送信回路９１５で発生する高周波電力（ノイズ）は、今や数ギガヘルツである。この高周波電力が電源配線を伝搬して、音声処理回路９１３の機能を妨害する可能性がある。そこで、音声処理回路９１３を容量素子１の開口部（容量形成部の開口部）内に配置し、容量素子の内周部引出端子１３０と音声処理回路９１３とを電源配線を介して接続する。そして容量素子１の外周部引出端子１４０と送信回路９１５とを電源配線を介して接続する。こうして、容量素子１は、送信回路９１５に起因する外乱から、音声処理回路を効果的に保護することが可能となる。
［第２の実施形態］
上記実施の形態では、第１突出部及び内周部引出端子１３０を容量形成部の内周側に１個、第２突出部及び外周部引出端子１４０を容量形成部の外周側に１個設けた場合を示したが、第１突出部及び内周部引出端子１３０、第２突出部及び外周部引出端子１４０の数は複数設けてもよい。【００３３】
本実施形態では、電極１１０の第１突出部及び内周部引出端子１３０を容量形成部１００の内周側に４個、電極１１０の第２突出部及び外周部引出端子１４０を容量形成部１００の外周側に４個設けた場合を示す。【００３４】
そのための構成を、第２の実施の形態の容量素子として図３２の斜視図に示す。図７６は容量素子の平面図である。図３３は、図３２のＡ−Ａ線に沿った断面図である。図３４は、図３２のＡ−Ａ線に沿った断面図で、各層の横断面の位置関係を説明する説明図である。図３５は、図３４のＣ−Ｃ線に沿った断面図である。図３６は、図３４のＤ−Ｄ線に沿った断面図である。図３７は、図３４のＥ−Ｅ線に沿った断面図である。図３８は、図３４のＦ−Ｆ線に沿った断面図である。図３９は、図３４のＧ−Ｇ線に沿った断面図である。作成方法は、電極１１０の形状と、絶縁樹脂１２５、マスク樹脂６２５の塗布位置を変更した以外、第１の実施の形態と同様である。【００３５】
図３２について、内周部引出端子１３０は、容量形成部１００の内周側に４個あって、それぞれ容量形成部１００の直線的な辺の中央付近にある。外周部引出端子１４０は、容量形成部１００の外周側に４個あって、それぞれ容量形成部１００の直線的な辺の中央付近にある。容量形成部１００の大部分は、対向電極１１１で覆われている。【００３６】
図３２及び図３３に示すように、内周部引出端子１３０が、容量形成部１００の内周側の電極１１０の第１突出部に設けられている。外周部引出端子１４０は、容量形成部１００の外周側の電極１１０の第２突出部に設けられている。絶縁樹脂１２５は、容量形成部１１０の端部にあって、対向電極１１１と電極１１０を短絡させない役割を果たしている。容量形成部１００の中にある電極１１０は、その上下を誘電体層１２０で覆われている。誘電体層１２０の他面には、対向電極１１１がある。【００３７】
図３５から図３９は、図３４で示す位置で容量素子２を水平にスライスし、天井から眺めた場合の図である。図３５によって、絶縁樹脂１２５が直線的に塗布されていることが判る。図３６によって、内周部引出端子１３０、外周部引出端子１４０が直線的に形成されていることが判る。図３７によって、絶縁樹脂１２５が、電極１１０からはみ出るように塗布されていることが判る。図３８、図３９によっても、同様なことが判る。
また、図３３乃至図３９によって、Ｃ−Ｃ断面の対向電極１１１とＧ−Ｇ断面の対向電極１１１は、四隅の対向電極１１１によって接続されていることが判る。この構造によって、電極１１０は、対向電極１１１に覆われ、容量形成部１００は線路構造となる。【００３８】
本実施形態では、内周部引出端子１３０と、外周部引出端子１４０を、容量形成部１００の直線的な辺の中央付近に設けているが、特に中央付近に設けなくともよく、第１の実施形態のように角部に設けてもよい。【００３９】
本第２の実施の形態では、内周部引出端子１３０を４個、外周部引出端子１４０を４個としているので、それぞれに接続されるプリント配線基板の電源層あるいはグラウンド層とのインピーダンスを小さくでき、容量性の機能素子として高周波電力を対象回路に供給するうえで格別な効果を奏する。
更に本実施の形態は内周部引出端子１３０、外周部引出端子１４０の個数、位置を対象回路や実装するプリント配線基板の形状に合わせ変更してもよい。内周部引出端子１３０の個数と外周部引出端子１４０の個数とは同じ数でなくともよい。また、内周部引出端子１３０、外周部引出端子１４０の一方が複数であってもよい。
［第３の実施形態］
外周部引出端子１４０を四隅に配置した第３の実施の形態を図４０乃至図４２及び図７７、図７８に示す。図７７は本発明の第３実施形態の容量素子の斜視図である。図７８は本発明の第３実施形態の容量素子の平面図である。図４０は、図７７のＡ−Ａ線に沿った断面図である。図４１は、図４０のＣ−Ｃ線に沿った断面図である。図４２は、図４０のＥ−Ｅ線に沿った断面図である。なお、図４０の断面は図４１及び図４２のＡ−Ａ線に沿った断面に対応する。本実施の形態も第２の実施の形態と同様に、電極１１０の形状を変更したため、それに応じて外周部引出端子１４０の位置、形状を変更した。図４２に示すように、四角の枠状の容量形成部１００の内周側の第１突出部は第２実施形態と同様な位置及び形状となっているが、外周側の第２突出部は四角の枠状の容量形成部の４つの角部の外周側に４箇所設けられている。なおここでは、第２突出部は容量形成部の４つの角部に「Ｌ」字状に突き出しているが、第１の実施形態のように、角部で四角の枠状の容量形成部の一辺に対して垂直方向に突き出すように第２突出部を設けても良い。【００４０】
図４１によって、第１突出部に設けられた内周部引出端子１３０は直線的に形成されていることが判る。しかし、第２突出部に設けられた外周部引出端子１４０および、前記外周部引出端子１４０近傍の絶縁樹脂１２５は、１本の直線で形成されておらず、「Ｌ」字状に形成されている。加工上の難易度は増加するが、内周部引出端子１３０と外周部引出端子１４０が離れることになり、高周波電力が容量形成部１００の内部を透過する距離が長くなるので、高周波電力を抑制する効果が実施形態２に比べて大きい。
［第４の実施形態］
次に、内周部引出端子１３０と、外周部引出端子１４０とをそれぞれ四隅に配置した第４の実施の形態を図４３乃至図４５及び図７９、図８０に示す。図７９は本発明の第４実施形態の容量素子の斜視図である。図８０は本発明の第４実施形態の容量素子の平面図である。図４３は、図７９のＡ−Ａ線に沿った断面図である。図４４は、図４３のＣ−Ｃ線に沿った断面図である。図４５は、図４３のＥ−Ｅ線に沿った断面図である。なお、図４３の断面は図４４及び図４５のＡ−Ａ線に沿った断面に対応する。本実施の形態は第３の実施の形態の変更に加え、内周部引出端子１３０を容量形成部の内周側の四隅に配置した。内周部引出端子１３０と外周部引出端子１４０とは容量形成部の角部を挟んで対向するように配置される。電極１１０の形状を変更したため、それに応じて内周部引出端子１３０の位置、形状を変更した。図４５によって、内周部引出端子１３０を四隅に配置することで、実施形態３の容量素子３に比べ、開口部となる穴１０１の面積を大きくすることができる。
［第５の実施形態］
次に、第１の実施の形態から内周部引出端子１３０と、外周部引出端子１４０とをそれぞれ容量形成部１００の天井面と底面に移動させた第５の実施の形態を図４６乃至図４８に示す。図４６は、第５の実施の形態を示す斜視図である。図４７は、図４６のＺ−Ｚ線に沿って切断した斜視図である。図４８は化成用引出線を接続した場合の斜視図である。
本実施形態において、第１の実施形態と異なる点は、内周部引出端子１３０、外周部引出端子１４０に代わり、誘電体層及び対向電極を開口して電極を露出させて、上部引出端子１３１、下部引出端子１４１を設けたことである。ここでは引出端子は上部引出端子１３１、下部引出端子１４１をそれぞれ１つづつ２箇所設けているが、必要に応じてそれ以上の数の上部引出端子１３１、下部引出端子１４１を設けることができる。図４６において、容量形成部１００の内周部、外周部の側面には電極１１０の露出部はない。容量形成部１００の上面に、絶縁樹脂１２５で囲まれる電極１１０および上部引出端子１３１がある。図４７において、容量形成部１００の下面に、絶縁樹脂１２５で囲まれる電極１１０露出と、下部引出端子１４１が示されている。
第１乃至４の実施形態では、化成槽６０１に電極１１０をセットする場合、長く切り残した電極１１０が化成溶液６２１から露出し、正極配線６０３を電極１１０に接続できるが、本実施形態では、困難である。そこで、図４８に示すように、上部引出端子１３１に化成用引出線６０６を溶接する。電極１１０露出部と、上部引出端子１３１、下部引出端子１４１、化成用引出線６０６をマスク樹脂６２５で覆う。これにより、容量素子５を化成槽６０１の化成溶液６２１に沈め、化成用引出線６０６の端部に正極配線６０３を接続することで、図１０における化成（誘電体層形成）工程（工程Ｐ３）、再化成（誘電体層修復）工程（工程Ｐ１３）が可能となる。【００４１】
なお、本実施形態では、溶接の容易さから、上部引出端子１３１と、下部引出端子１４１を、天井からの投射図上で同じとしているが、同じ位置でなくてもよい。本実施形態では例えばプリント配線基板の内部に容量素子を形成する場合に、第１から第４の実施形態のように第１及び第２の突出部を設ける必要がなく、上部引出端子１３１と、下部引出端子１４１を介して接続が可能となるので構成がより簡易化される。【００４２】
以上のように、第１から第４の実施の形態では、内周部引出端子１３０、外周部引出端子１４０をそれぞれ１個または、４個としているが、内周部引出端子１３０と外周部引出端子１４０はすくなくとも各１つ以上備えていれば機能を果たす。さらに、第５の実施形態のように、上面や下面に引出端子を設けてもよい。したがって、位置や数には種々の組合せが存在することは自明である。【００４３】
また第１から第５の実施形態において、容量形成部の形状は四角の枠状としたが、かかる形状に限定されず、内部に回路が配置可能であれば、四角の枠状に限られず、図７３に示すように輪形としてもよく、図７４に示すように五角形以上の多角形の枠形状でもよい。【００４４】
さらに容量形成部は高周波電力を発生する回路又は高周波電力からの保護を要する回路の周囲を囲うことができる形状であれば特に限定されない。容量形成部１００は少なくとも閉曲線をなすように対向電極１１１により閉じていることが求められる。一方、同様に容量形成部の電極１１０は閉曲線をなすように閉じて形成することが望ましいが、図７５に示すように、一部が誘電体層１２０あるいは誘電体層１２０と対向電極１１１により分断されていても差しつかえない。ただし、分断距離は対象周波数上限の波長の20分の１以下が好ましく、少なくとも波長の２分の１より大きくならないようにする。なお、図７３から図７５は第１実施形態の変形例として示したが、第２から第５の実施形態においても同様に、輪形、五角形以上の多角形の枠形状、一部が分断される形状をとることができる。【００４５】
第１から第５実施形態においては、内周部引出端子、外周部引出端子（又は上部引出端子、下部引出端子）が設けられている。しかし、これは電極１１０の材質がアルミニウムであるため、銅配線等の配線とハンダ付けが難しいことから、厚さ0.1mmの銅板等の金属板を引出端子として設けたものであり、引出端子は必ずしも設けなくてもよく、後述する第６から第１１の実施形態のように、導電性接着材で電極１１０と接続することも可能である。
［第６の実施形態］
次に、本発明の容量素子２をプリント配線基板２００の内部に設けた場合の第６の実施形態を図４９乃至図６５に示す。図４９は、第６の実施の形態を示す断面図である。図３２に示す容量素子２のＡ−Ａ線に沿った断面と一致させて、プリント配線基板２００の断面を示している。図５０〜図５３を使って、製作の工程を説明する。【００４６】
図５０に示すように、本願第２の実施形態で得られる容量素子２と、電源配線（対象回路部）２３０と電源配線（基板電源部）２４０と電源配線層内のグラウンド（固定電位線）２５２を具備する両面基板２０１と、グラウンド（固定電位層）２５０を有する両面基板２０２とを用意する。なお、両面基板２０１，２０２は、絶縁樹脂２８５と、銅配線で構成されている。なお、グランド２５２、グランド２５０は固定電位とされていればよく、必ずしもグランド（ＧＮＤ）とされていなくともよい。両面基板２０１，２０２において、容量素子２と面しない側の配線は、信号配線が主なため、描画を省略する。まず、両面基板２０１の電源配線２３０，２４０、電源配線層内のグラウンド２５２に、導電性接着材２６０を塗布する。両面基板２０２のグラウンド２５０には、導電性接着材２６０、熱硬化絶縁樹脂２８４を塗布する。容量素子２を両面基板２０１に置き、摂氏１２０度に調整しているオーブンに約１時間入れ、導電性接着材２６０を硬化させる。【００４７】
これにより、図５１に示す容量素子２を実装している両面基板２０１を得る。図５２に示すように、前記両面基板の天地を返して、両面基板２０２の上に固定し、先程と同様に、摂氏１２０度に調整しているオーブンに約１時間入れる。図５３に示すように、熱硬化絶縁樹脂２８４は、硬化して絶縁樹脂２８５となり、両面基板２０１，２０２を容量素子２を入れたまま、一枚のプリント配線板２００を得る。【００４８】
図５４は、第６の実施形態によるプリント配線板２００の各層の位置関係を示す説明図である。図５４に示される線に沿って、水平な位置での天井投射図を以下に示す。図５５は、図５４のＩ−Ｉ線に沿った断面図である。絶縁樹脂２８５に、ＬＳＩ４１０を接続するためのビア２７１，２７２がある。図５６は、図５４のＪ−Ｊ線に沿った断面図である。ビア２７２の周囲にスルーホール２８０がある。また、電源配線（対象回路部）２３０、スリット２８１、電源配線層内のグラウンド２５２、スリット２８２、電源配線（基板電源部）２４０が、同心状に拡がっている。基板電源は、電源配線端部２４１から供給する。【００４９】
図５７は、図５４のＢ−Ｂ線に沿った断面図である。絶縁樹脂２８５と、導電性接着材２６１，２６２，２６３と、ビア２７２とがある。電源配線層内のグラウンド２５２と接着する導電性接着材２６２は、閉じていることが判る。図５８は、図５４のＣ−Ｃ線に沿った断面図である。容量素子２の絶縁樹脂１２５と対向電極１１１、導電性接着材２６１，２６３、ビア２７２が示されている。図５９は、図５４のＤ−Ｄ線に沿った断面図である。対向電極１１１が容量素子２の四隅で下の層と接続させることが示されている。図６０は、図５４のＥ−Ｅ線に沿った断面図である。電極１１０の第１突出部が容量形成部の内周部に４個、第２突出し部が容量形成部の外周部に４個ある。図６１は、図５４のＦ−Ｆ線に沿った断面図である。図６２は、図５４のＧ−Ｇ線に沿った断面図である。図６３は、図５４のＨ−Ｈ線に沿った断面図である。図６４は、図５４のＫ−Ｋ線に沿った断面図である。図６１乃至図６４より、容量素子２の対向電極１１１は隙間なくグラウンド２５０と接続されることが判る。なお、対向電極１１１はグランド（ＧＮＤ）以外の固定電位としてもよく、上述したように、グラウンド２５０はグランド以外の固定電位とされてもよい。【００５０】
図６５は、図５４のＬ−Ｌ線に沿った断面図である。絶縁樹脂２８５とビア２７２が示されている。ビア２７２は、図５３で両面基板２０２を張り合わせ後、貫通ビアとして形成するため、全層を貫いている。【００５１】
なお、ＬＳＩ４１０を実装し、電源配線端部２４１、グラウンド端部２５１はプリント配線基板に供給する電源に接続される。この場合、高周波電力は、ＬＳＩ４１０の動作によりＬＳI４１０内部のノイズ発生源４１１で発生する。容量素子２の対向電極１１１がグラウンド２５０、電源配線層内のグラウンド２５２と接続される構造によって、ノイズ発生源４１１で発生した高周波電力は、電源配線２３０、２４０とグラウンド２５０の層間を伝播する際、効果的に遮へいされる。
ノイズ発生源４１１で発生した高周波電力は、電源配線２３０とグラウンド２５０で挟まれた絶縁層２８５の中を伝搬する。高周波電力の伝搬は、ポインティングベクトル（電源配線２３０とグラウンド２５０にできる電界と、電源配線２３０、グラウンド２５０に流れる電流がつくる磁界の外積に流れるエネルギー）として考えられる。ここで、電源配線２３０の領域から、電源配線２４０の領域へポインティングベクトルが透過しようとする際、電源配線２３０を容量形成部１００が取り囲み、グラウンド２５０と対向電極１１１が接続されているので、ポインティングベクトルは本実施形態の素子の内部を透過する必要があるが、本実施形態の容量素子によって、電源配線２４０の領域へのポインティングベクトルを効果的に減少させることができる。
［第７の実施形態］
次に、容量素子２をプリン配線基板２００の表面層に設けた第７の実施の形態を図６６乃至図６８に示す。図６６は、図４９と同様にＡ−Ａ線に沿った断面図である。ビア２７３が電源配線層内のグラウンドをグラウンド２５０と電気的に接続している。図６７は、図６６のＭ−Ｍ線に沿った断面図である。容量素子２の内側にＬＳＩ４１０が配置されている。ＬＳＩ４１０の電源は、容量素子２を介して基板電源部と接続される。図６８は、図６６のＮ−Ｎ線に沿った断面図である。ＬＳＩ４１０のグラウンドはビア２７２によって、グラウンド２５０と接続される。容量素子２の対向電極１１１は、複数本のビア２７３でグラウンド２５０と接続される。このビア２７３によって、高周波電力が電源層とグラウンド層の層間を伝搬することを遮へいするとともに、電源層とグラウンドの励振を抑制する。なお、ビア２７３の設置間隔は、対象周波数により決められ、概ね対象とする最高周波数における基板内の波長の約十分の１程度とすれば十分である。【００５２】
本実施形態では、素子部分を基板表面に実装することで、対向電極１１１の一部を基板表面に露出させ、シールド用のカバーの実装やヒートシンクの接地をすることも可能となる。
［第８の実施形態］
次に、容量素子２を内蔵した両面基板としての第８の実施の形態の断面図を図６９に示す。対向電極１１１はグラウンド２５０に導電性接着材２６２で接着され、他面の対向電極１１１はプリント基板２００の表面に露出している。露出している対向電極１１１は、たとえば、ヒートシンクの接地として利用できる。
本実施形態でも、第７の実施形態と同様に、素子部分を基板表面に実装することで、対向電極１１１の一部を基板表面に露出させ、シールド用のカバーの実装やヒートシンクの接地をすることも可能となる。
［第９の実施形態］
次に、容量素子２を実装した多層のプリント配線基板２００としての第９の実施の形態を図７０に示す。本願第６の実施形態と同様に作成する。異なる点は、第６の実施形態の両面基板２０２の代わりに、多層基板とすればよい。プリント配線基板２００の電源配線２４０とグラウンド２５０の層間に、容量素子２を配置し、信号やその他の電源配線を配線層４２０、４２１、４２２、４２３、４２４とする。対象回路となるＬＳＩ４１０の電源は、電源配線（対象回路部）２３０にビア２７１で接続され、ＬＳＩ４１０のグラウンドはビア２７２でグラウンド２５０に接続される。これにより、ＬＳＩ４１０から発生する高周波電力が他の配線層４２０、４２１、４２２、４２３、４２４へ与える干渉の少ないプリント配線基板２００を実現できる。【００５３】
なお、対象回路となるＬＳＩに接続される電源配線と、電源に接続される電源配線とを、プリント基板の表面に垂直な高さ方向に分離したい場合には、第５の実施形態のように、容量形成部１００の表面に、２つ以上の引出端子１３１、１４１を具備する容量素子を用いれば、突出部を設ける必要がないので構成がより簡易化される。【００５４】
以上説明したプリント配線基板では、対象回路となるＬＳＩ４１０で発生する高周波電力（ノイズ）によって、プリント配線基板２００の電源層２４０−グラウンド層２５０の間を高周波電力が励振する電源層間励振現象を引きおこす。すなわち、高周波電力（ノイズ）が電源配線を伝搬し、ＬＳＩ４１０から周囲回路の動作を干渉したり、プリント配線基板２００外へ放射し、その他の機器の動作を妨害する原因となる。容量素子は、容量形成部１００で、対象回路となるＬＳＩ４１０の周囲を囲いこむことで、ＬＳＩ４１０で発生するノイズを容量素子が吸収あるいは反射させ、電源配線を伝搬することを低減させる。対向電極をプリント配線基板２００のグラウンド層２５０に接続することで、電源層とグラウンド層の間にシールド壁を形成でき、電磁界として空間を伝搬する空間結合を効果的に低減する効果も発揮する。特許文献４ないし８では分離した電源層の回路側端部から空間的な結合によりプリント配線基板の電源層端部へ高周波電力が伝搬してしまい、フィルタ特性を有するデカップリング素子の本来の性能を発揮し得ないでいた。第６から第９の実施形態の構成ではこの点が大きく改善される。
［第１０の実施形態］
次に、容量素子２を実装した半導体パッケージ５００としての第１０の実施の形態を図７１に示す。インターポーザー５３０に電源配線５４０、グラウンド５５０、電源配線５４０と同一層のグラウンド５５２を設け、グラウンド５５２とグラウンド５５０をビア５７３で接続する。容量素子における容量形成部の外周側の第２突出部と電源配線５４０を導電性接着材５６３で接続し、容量素子における対向電極と電源層内のグラウンド５５２を導電性接着材５６２で接続する。シリコンウェハ５２０上に機能回路部５１０を形成した半導体チップ５０１をインターポーザー５３０に接着し、ボンディングワイヤー５８０で容量素子における容量形成部の内周側の第１突出部の内周部引出端子１３０、容量素子の対向電極の引出端子１５０等と半導体チップ５０１とを接続する。これをモールド樹脂５８６で封じる。これにより、機能回路部５１０で発生した高周波電力が半導体パッケージの外に伝搬する量を効果的に低減することができる。５８５は絶縁樹脂を示す。なお、モールド樹脂５８６は、半導体チップ５０１を外気から保護する目的であるので、外気を遮断できれば、隙間なく充填される必要なく、気泡があっても差し支えない。
［第１１の実施形態］
次に、容量素子１をシリコンウェハ７２０に配置した半導体回路としての第１１の実施の形態を図７２及び図８１に示す。図７２に半導体回路の斜視図、図８１に図７２のＺ−Ｚ線に沿って切断した斜視図を示す。【００５５】
図８１に示すように、シリコンウェハ７２０の内部に機能回路部７０１を形成する。本実施形態では、機能回路部７０１の内部に、ノイズ発生源７０２があり、ビア７７１、７７２を介して、電源層７０４ａ、グラウンド層７０５と接続される。容量素子１は、シリコンウェハ７２０の上に配置される。外周部引出端子１４０は、電源層７０４に導電性接着材７６３を用いて接続される。内周部引出端子１３０は、電源層７０４ａに導電性接着材７６１を用いて接続される。【００５６】
容量素子１の対向電極１１１は、導電性接着材７６２を用いて、グラウンド層７０５ａ、７０５ｂに接続される。シリコンウェハ７２０の上面には、ボンディングワイヤーを接続するためのパッド（電源パッド７７０Ｖ、グラウンドパッド７７０Ｇ、信号パッド７７０Ｓ）が設けられている。信号パッド７７０Ｓは、信号配線７０６にて機能回路部７０１に接続されている。なお、簡単化するため、信号配線７０６の一部を省略している。【００５７】
グラウンド層７０５ｂは、ノイズ発生源７０２からの直接的な電磁波の放射を抑制するために、有効である。ノイズ発生源７０２で発生するノイズが小さければ、グラウンド層７０５ｂを省略可能である。
この構成では、ノイズ発生源７０２で発生し、ビア７７１を伝搬する高周波電力は内周部引出端子１３０から容量素子１に入り、容量素子１の内部を透過して、外周部引出端子１４０から電源層７０４へと伝わる。したがって、容量素子１の作用が効果的に実現できる半導体回路を提供することができる。【００５８】
以上説明した第６から第１０の実施形態では、第２の実施形態の容量素子を設けた例について説明したが、必要に応じて第１の実施形態、第３から第５の実施形態の容量素子を用いることも可能である。また、第１１の実施形態では、第１の実施形態の容量素子を設けた例について説明したが、必要に応じて第２から第５の実施形態の容量素子を用いることも可能である。【００５９】
また、第６から第１１の実施形態では、容量素子内に高周波電力を発生する回路を配置した例を示したが、高周波電力からの保護を要する回路を配置し、容量素子外からの高周波電力の影響を抑制こともできる。
［第１２の実施形態］
上述した第５の実施の形態では、図４６乃至図４８に示すように、誘電体層及び対向電極を開口して電極を露出させて、容量形成部１００の天井面と底面にそれぞれ、上部引出端子１３１、下部引出端子１４１を設けた例について説明した。【００６０】
本実施形態では、引出端子の一つを容量形成部１００の外周の側面に設けた例を示す。図８２を参照すると、本発明の第１２の実施の形態の容量素子の斜視図が示されている。図８３は、図８２のＺ−Ｚ線に沿って切断した斜視図である。本実施形態では、引出端子１３１の一つを天井面に設け、引出端子１４１を容量形成部１００の側面に設けている。【００６１】
本実施形態では、容量形成部１００の天井面と側面の誘電体層及び対向電極を開口して電極を露出させて、回路との接続部とし、引出端子１３１、１４１を設けているが、接続部となる露出面は天井面の２箇所、底面の２箇所、側面の２箇所に設けてもよい。２箇所の側面の露出面は、例えば、内周の面と外周の面とに設けることができる。これらの露出面に引出端子が設けられる。【００６２】
また、第１から第４の実施形態の突出部と、第５又は本実施形態で示される、露出面とを組み合わせることもできる。例えば、第１の実施形態の第１突出部１１０１と、本第１２の実施形態における容量形成部１００の外周の側面に設けた露出面との組み合わせ、第１の実施形態の第２突出部１１０２と、容量形成部１００の内周の側面に設けた露出面との組み合わせを構成例として挙げることができる。【００６３】
以上、本発明の代表的な実施形態について説明したが、本発明は、本願の請求の範囲によって規定される、その精神または主要な特徴から逸脱することなく、他の種々の形で実施することができる。そのため、前述した各実施形態は単なる例示にすぎず、限定的に解釈されるべきではない。本発明の範囲は特許請求の範囲によって示すものであって、明細書や要約書の記載には拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更はすべて本発明の範囲内のものである。
【産業上の利用可能性】
【００６４】
本発明の活用例として、高周波や高速大電力で動作し、高周波ノイズを発生させる回路を搭載することができるプリント配線基板、半導体パッケージ、半導体回路が挙げられる。また、外部からの高周波電力を対象回路に侵入させないという効果も期待でき、イミュニティ性能を要求される回路、半導体への応用も可能である。
【図１】
2008108350.tif 000003
【図２】
2008108350.tif 000004
【図３】
2008108350.tif 000005
【図４】
2008108350.tif 000006
【図５】
2008108350.tif 000007
【図６】
2008108350.tif 000008
【図７】
2008108350.tif 000009
【図８】
2008108350.tif 000010
【図９】
2008108350.tif 000011
【図１０】
2008108350.tif 000012
【図１１】
2008108350.tif 000013
【図１２】
2008108350.tif 000014
【図１３】
2008108350.tif 000015
【図１４】
2008108350.tif 000016
【図１５】
2008108350.tif 000017
【図１６】
2008108350.tif 000018
【図１７】
2008108350.tif 000019
【図１８】
2008108350.tif 000020
【図１９】
2008108350.tif 000021
【図２０】
2008108350.tif 000022
【図２１】
2008108350.tif 000023
【図２２】
2008108350.tif 000024
【図２３】
2008108350.tif 000025
【図２４】
2008108350.tif 000026
【図２５】
2008108350.tif 000027
【図２６】
2008108350.tif 000028
【図２７】
2008108350.tif 000029
【図２８】
2008108350.tif 000030
【図２９】
2008108350.tif 000031
【図３０】
2008108350.tif 000032
【図３１】
2008108350.tif 000033
【図３２】
2008108350.tif 000034
【図３３】
2008108350.tif 000035
【図３４】
2008108350.tif 000036
【図３５】
2008108350.tif 000037
【図３６】
2008108350.tif 000038
【図３７】
2008108350.tif 000039
【図３８】
2008108350.tif 000040
【図３９】
2008108350.tif 000041
【図４０】
2008108350.tif 000042
【図４１】
2008108350.tif 000043
【図４２】
2008108350.tif 000044
【図４３】
2008108350.tif 000045
【図４４】
2008108350.tif 000046
【図４５】
2008108350.tif 000047
【図４６】
2008108350.tif 000048
【図４７】
2008108350.tif 000049
【図４８】
2008108350.tif 000050
【図４９】
2008108350.tif 000051
【図５０】
2008108350.tif 000052
【図５１】
2008108350.tif 000053
【図５２】
2008108350.tif 000054
【図５３】
2008108350.tif 000055
【図５４】
2008108350.tif 000056
【図５５】
2008108350.tif 000057
【図５６】
2008108350.tif 000058
【図５７】
2008108350.tif 000059
【図５８】
2008108350.tif 000060
【図５９】
2008108350.tif 000061
【図６０】
2008108350.tif 000062
【図６１】
2008108350.tif 000063
【図６２】
2008108350.tif 000064
【図６３】
2008108350.tif 000065
【図６４】
2008108350.tif 000066
【図６５】
2008108350.tif 000067
【図６６】
2008108350.tif 000068
【図６７】
2008108350.tif 000069
【図６８】
2008108350.tif 000070
【図６９】
2008108350.tif 000071
【図７０】
2008108350.tif 000072
【図７１】
2008108350.tif 000073
【図７２】
2008108350.tif 000074
【図７３】
2008108350.tif 000075
【図７４】
2008108350.tif 000076
【図７５】
2008108350.tif 000077
【図７６】
2008108350.tif 000078
【図７７】
2008108350.tif 000079
【図７８】
2008108350.tif 000080
【図７９】
2008108350.tif 000081
【図８０】
2008108350.tif 000082
【図８１】
2008108350.tif 000083
【図８２】
2008108350.tif 000084
【図８３】
2008108350.tif 000085
【国際調査報告】
2008108350.tif 000086
2008108350.tif 000087
2008108350.tif 000088
2008108350.tif 000089