(57)【特許請求の範囲】
【請求項１】
交流／交流変換を行う直接形電力変換装置を制御する方法であって、
前記直接形電力変換装置は、
チョークインプット形のローパスフィルタ（２）を介して交流電源（１）に接続される全波整流回路（３）と、
高電位側の第１の直流電源線（ＬＨ）と低電位側の第２の直流電源線（ＬＬ）を有する直流リンク（４）と、
前記直流リンクを介して前記全波整流回路に接続され、誘導性負荷（７）に交流電圧（ｖout）を供給する電圧形インバータ（６）と、
前記第１の直流電源線と前記第２の直流電源線との間で前記全波整流回路及び前記電圧形インバータと並列に接続される充電付きバッファ回路（５）とを備え、
前記充電付きバッファ回路はバッファ回路（５ａ）と充電回路（５ｂ）とを有し、
前記バッファ回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第１のスイッチング素子（Ｓc）およびコンデンサ（Ｃb）を有し、前記第１のスイッチング素子は前記第１の直流電源線側に、前記コンデンサは前記第２の直流電源線側に、それぞれ設けられ、
前記充電回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第２のスイッチング素子（ＳL）およびインダクタ（Ｌb）と、ダイオード（Ｄb）とを有し、前記第２のスイッチング素子は前記第２の直流電源線側に、前記インダクタは前記第１の直流電源線側に、それぞれ設けられ、
前記ダイオードは、前記第１のスイッチング素子と前記コンデンサとの接続点に接続されるカソードと、前記第２のスイッチング素子と前記インダクタとの接続点に接続されるアノードとを有し、
前記制御方法は、
対称三角波（Ｊ）が、第１の指令値（ｄinv）に対して、前記対称三角波が採る一対の極値（０，１）の一方（０）側の極値に近い値を採る場合に前記電圧形インバータを導通させ、
鋸波（Ｊ１，Ｊ２）が、第２の指令値（２ｄL：２（１−ｄL）：ｄL）に対して、前記一方側の極値に近い値を採る場合に前記第２のスイッチング素子を導通させ、
前記対称三角波が前記一方側の極値を取るタイミングで、前記鋸波が採る一対の極値（０，２；０，１）のうち、前記一方側の極値に近い方から遠い方へと遷移する、直接形電力変換装置の制御方法。
【請求項２】
前記鋸波の振幅は前記対称三角波の振幅の二倍であり、
前記第２の指令値（２ｄＬ；２（１−ｄＬ））は、前記第２のスイッチング素子が導通するデューティ（ｄＬ）と、前記一方側の極値との差の二倍に設定される、請求項１記載の直接形電力変換装置の制御方法。
【請求項３】
前記鋸波の振幅は前記対称三角波の振幅と等しく、
前記第２の指令値（ｄＬ）は、前記第２のスイッチング素子が導通するデューティ（ｄＬ）と等しい、請求項１記載の直接形電力変換装置の制御方法。
【請求項４】
交流／交流変換を行う直接形電力変換装置を制御する方法であって、
前記直接形電力変換装置は、
チョークインプット形のローパスフィルタ（２）を介して交流電源（１）に接続される全波整流回路（３）と、
高電位側の第１の直流電源線（ＬＨ）と低電位側の第２の直流電源線（ＬＬ）を有する直流リンク（４）と、
前記直流リンクを介して前記全波整流回路に接続され、誘導性負荷（７）に交流電圧（ｖout）を供給する電圧形インバータ（６）と、
前記第１の直流電源線と前記第２の直流電源線との間で前記全波整流回路及び前記電圧形インバータと並列に接続される充電付きバッファ回路（５）とを備え、
前記充電付きバッファ回路はバッファ回路（５ａ）と充電回路（５ｂ）とを有し、
前記バッファ回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第１のスイッチング素子（Ｓc）およびコンデンサ（Ｃb）を有し、前記第１のスイッチング素子は前記第１の直流電源線側に、前記コンデンサは前記第２の直流電源線側に、それぞれ設けられ、
前記充電回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第２のスイッチング素子（ＳL）およびインダクタ（Ｌb）と、ダイオード（Ｄb）とを有し、前記第２のスイッチング素子は前記第２の直流電源線側に、前記インダクタは前記第１の直流電源線側に、それぞれ設けられ、
前記ダイオードは、前記第１のスイッチング素子と前記コンデンサとの接続点に接続されるカソードと、前記第２のスイッチング素子と前記インダクタとの接続点に接続されるアノードとを有し、
前記制御方法は、
対称三角波（Ｊ）が、第１の指令値（ｄinv）に対して、前記対称三角波が採る一対の極値（０，１）の一方（０）側の極値に近い値を採る場合に前記電圧形インバータを導通させ、
前記対称三角波が第２の指令値（ｄL）に対して前記一方側の極値に近い値を採る場合に活性となる信号（ＳL’’）の二値論理と、アップダウン信号（ＵＤ）の二値論理との論理積（ＳL’）で得られる区間で前記第２のスイッチング素子を導通させ、
前記アップダウン信号は、前記対称三角波が前記一方側の極値から他方側の極値へと向かう傾斜部分において非活性であり、前記対称三角波（Ｊ）が前記他方側の極値から前記一方側の極値へと向かう傾斜部分において活性である、直接形電力変換装置の制御方法。
【請求項５】
交流／交流変換を行う直接形電力変換装置を制御する制御信号を生成する制御信号生成装置であって、
前記直接形電力変換装置は、
チョークインプット形のローパスフィルタ（２）を介して交流電源（１）に接続される全波整流回路（３）と、
高電位側の第１の直流電源線（ＬＨ）と低電位側の第２の直流電源線（ＬＬ）を有する直流リンク（４）と、
前記直流リンクを介して前記全波整流回路に接続され、誘導性負荷（７）に交流電圧（ｖout）を供給する電圧形インバータ（６）と、
前記第１の直流電源線と前記第２の直流電源線との間で前記全波整流回路及び前記電圧形インバータと並列に接続される充電付きバッファ回路（５）とを備え、
前記充電付きバッファ回路はバッファ回路（５ａ）と充電回路（５ｂ）とを有し、
前記バッファ回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第１のスイッチング素子（Ｓc）およびコンデンサ（Ｃb）を有し、前記第１のスイッチング素子は前記第１の直流電源線側に、前記コンデンサは前記第２の直流電源線側に、それぞれ設けられ、
前記充電回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第２のスイッチング素子（ＳL）およびインダクタ（Ｌb）と、ダイオード（Ｄb）とを有し、前記第２のスイッチング素子は前記第２の直流電源線側に、前記インダクタは前記第１の直流電源線側に、それぞれ設けられ、
前記ダイオードは、前記第１のスイッチング素子と前記コンデンサとの接続点に接続されるカソードと、前記第２のスイッチング素子と前記インダクタとの接続点に接続されるアノードとを有し、
前記制御信号生成装置は、
一対の極値（０，１）を採る対称三角波（Ｊ）を生成するキャリア生成部（１０５）と、
前記対称三角波の波形が前記一対の極値の一方から他方へと向かうときに非活性であり、前記対称三角波の波形が前記他方から前記一方へと向かうときに活性であるアップダウン信号（ＵＤ）を生成するアップダウン信号生成部（１０６）と、
前記電圧形インバータが動作する第１のデューティ（ｄinv）を生成する第１のデューティ生成部（１０７）と、
前記第１のデューティを第１の指令値として前記対称三角波と比較し、前記対称三角波が前記第１の指令値に対して前記一対の極値の一方（０）側の極値に近い値を採る場合に活性となる、第１の原制御信号（Ｓinv）を生成する第１の比較器（１０８）と、
前記第１の原制御信号から前記電圧形インバータの制御信号（Ｓyp，Ｓyn）を生成する論理演算部（１０９）と、
前記第２のスイッチング素子が導通する第２のデューティ（ｄL）を生成する第２のデューティ生成部（１０１）と、
前記第２のデューティから、前記第２のデューティ（ｄL）と、前記一対の極値の前記一方との差の二倍に設定される第２の指令値（２ｄL；２（１−ｄL））を生成する演算器（１０２）と、
前記第２の指令値と前記対称三角波とを比較して、前記対称三角波が前記第２の指令値に対して前記一方側の極値に近い値を採る場合に活性となる第２の原制御信号（ＳL’’）を生成する第２の比較器（１０３）と、
前記第２の原制御信号の二値論理と前記アップダウン信号（ＵＤ）の二値論理との論理積で得られる区間において活性となり、前記第２のスイッチング素子の制御信号（ＳL’）を生成する論理積生成部（１０４）と
を備える、制御信号生成装置。
【請求項６】
交流／交流変換を行う直接形電力変換装置を制御する制御信号を生成する制御信号生成装置であって、
前記直接形電力変換装置は、
チョークインプット形のローパスフィルタ（２）を介して交流電源（１）に接続される全波整流回路（３）と、
高電位側の第１の直流電源線（ＬＨ）と低電位側の第２の直流電源線（ＬＬ）を有する直流リンク（４）と、
前記直流リンクを介して前記全波整流回路に接続され、誘導性負荷（７）に交流電圧（ｖout）を供給する電圧形インバータ（６）と、
前記第１の直流電源線と前記第２の直流電源線との間で前記全波整流回路及び前記電圧形インバータと並列に接続される充電付きバッファ回路（５）とを備え、
前記充電付きバッファ回路はバッファ回路（５ａ）と充電回路（５ｂ）とを有し、
前記バッファ回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第１のスイッチング素子（Ｓc）およびコンデンサ（Ｃb）を有し、前記第１のスイッチング素子は前記第１の直流電源線側に、前記コンデンサは前記第２の直流電源線側に、それぞれ設けられ、
前記充電回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第２のスイッチング素子（ＳL）およびインダクタ（Ｌb）と、ダイオード（Ｄb）とを有し、前記第２のスイッチング素子は前記第２の直流電源線側に、前記インダクタは前記第１の直流電源線側に、それぞれ設けられ、
前記ダイオードは、前記第１のスイッチング素子と前記コンデンサとの接続点に接続されるカソードと、前記第２のスイッチング素子と前記インダクタとの接続点に接続されるアノードとを有し、
前記制御信号生成装置は、
第１の一対の極値（０，１）を採る対称三角波（Ｊ）を生成する第１のキャリア生成部（１０５）と、
第２の一対の極値（０，２；−１，１）を採り、前記対称三角波が前記第１の一対の極値の一方側の極値（０）を取るタイミングで、前記第２の一対の極値のうち、前記第１の一対の極値の前記一方側の極値に近い方から遠い方へと遷移する鋸波を生成する、第２のキャリア生成部（１１０）と、
前記電圧形インバータが動作する第１のデューティ（ｄinv）を生成する第１のデューティ生成部（１０７）と、
前記第１のデューティを第１の指令値として前記対称三角波と比較し、前記対称三角波が前記第１の指令値に対して前記一対の極値の一方（０）側の極値に近い値を採る場合に活性となる、第１の原制御信号（Ｓinv）を生成する第１の比較器（１０８）と、
前記第１の原制御信号から前記電圧形インバータの制御信号（Ｓyp，Ｓyn）を生成する論理演算部（１０９）と、
前記第２のスイッチング素子が導通する第２のデューティ（ｄL）を生成する第２のデューティ生成部（１０１）と、
前記第２のデューティから、前記第２のデューティ（ｄL）と、前記第１の一対の極値の前記一方との差の二倍に設定される第２の指令値（２ｄL；２（１−ｄL））を生成する演算器（１０２）と、
前記第２の指令値と前記対称三角波とを比較し、前記対称三角波が前記第２の指令値に対して前記第１の一対の極値の前記一方側の極値に近い値を採る場合に活性となり、前記第２のスイッチング素子の制御信号（ＳL’）を生成する第２の比較器（１０３）と
を備える、制御信号生成装置。
【請求項７】
交流／交流変換を行う直接形電力変換装置を制御する制御信号を生成する制御信号生成装置であって、
前記直接形電力変換装置は、
チョークインプット形のローパスフィルタ（２）を介して交流電源（１）に接続される全波整流回路（３）と、
高電位側の第１の直流電源線（ＬＨ）と低電位側の第２の直流電源線（ＬＬ）を有する直流リンク（４）と、
前記直流リンクを介して前記全波整流回路に接続され、誘導性負荷（７）に交流電圧（ｖout）を供給する電圧形インバータ（６）と、
前記第１の直流電源線と前記第２の直流電源線との間で前記全波整流回路及び前記電圧形インバータと並列に接続される充電付きバッファ回路（５）とを備え、
前記充電付きバッファ回路はバッファ回路（５ａ）と充電回路（５ｂ）とを有し、
前記バッファ回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第１のスイッチング素子（Ｓc）およびコンデンサ（Ｃb）を有し、前記第１のスイッチング素子は前記第１の直流電源線側に、前記コンデンサは前記第２の直流電源線側に、それぞれ設けられ、
前記充電回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第２のスイッチング素子（ＳL）およびインダクタ（Ｌb）と、ダイオード（Ｄb）とを有し、前記第２のスイッチング素子は前記第２の直流電源線側に、前記インダクタは前記第１の直流電源線側に、それぞれ設けられ、
前記ダイオードは、前記第１のスイッチング素子と前記コンデンサとの接続点に接続されるカソードと、前記第２のスイッチング素子と前記インダクタとの接続点に接続されるアノードとを有し、
前記制御信号生成装置は、
第１の一対の極値（０，１）を採る対称三角波（Ｊ）を生成する第１のキャリア生成部（１０５）と、
第２の一対の極値（０，１）を採り、前記対称三角波が前記第１の一対の極値の一方側の極値（０）を取るタイミングで、前記第２の一対の極値のうち、前記第１の一対の極値の前記一方側の極値に近い方から遠い方へと遷移し、前記対称三角波の振幅と等しい振幅を有する鋸波（Ｊ２）を生成する、第２のキャリア生成部（１１０）と、
前記電圧形インバータが動作する第１のデューティ（ｄinv）を生成する第１のデューティ生成部（１０７）と、
前記第１のデューティを第１の指令値として前記対称三角波と比較し、前記対称三角波が前記第１の指令値に対して前記一対の極値の一方（０）側の極値に近い値を採る場合に活性となる、第１の原制御信号（Ｓinv）を生成する第１の比較器（１０８）と、
前記第１の原制御信号から前記電圧形インバータの制御信号（Ｓyp，Ｓyn）を生成する論理演算部（１０９）と、
前記第２のスイッチング素子が導通する第２のデューティ（ｄL）を生成する第２のデューティ生成部（１０１）と、
前記第２のデューティを第２の指令値として前記対称三角波を比較し、前記対称三角波が前記第２の指令値に対して前記第１の一対の極値の前記一方側の極値に近い値を採る場合に活性となり、前記第２のスイッチング素子の制御信号（ＳL’）を生成する第２の比較器（１０３）と
を備える、制御信号生成装置。
【請求項８】
交流／交流変換を行う直接形電力変換装置であって、
前記直接形電力変換装置は、
チョークインプット形のローパスフィルタ（２）を介して交流電源（１）に接続される全波整流回路（３）と、
高電位側の第１の直流電源線（ＬＨ）と低電位側の第２の直流電源線（ＬＬ）を有する直流リンク（４）と、
前記直流リンクを介して前記全波整流回路に接続され、誘導性負荷（７）に交流電圧（ｖout）を供給する電圧形インバータ（６）と、
前記第１の直流電源線と前記第２の直流電源線との間で前記全波整流回路及び前記電圧形インバータと並列に接続される充電付きバッファ回路（５）とを備え、
前記充電付きバッファ回路はバッファ回路（５ａ）と充電回路（５ｂ）とを有し、
前記バッファ回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第１のスイッチング素子（Ｓc）およびコンデンサ（Ｃb）を有し、前記第１のスイッチング素子は前記第１の直流電源線側に、前記コンデンサは前記第２の直流電源線側に、それぞれ設けられ、
前記充電回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第２のスイッチング素子（ＳL）およびインダクタ（Ｌb）と、ダイオード（Ｄb）とを有し、前記第２のスイッチング素子は前記第２の直流電源線側に、前記インダクタは前記第１の直流電源線側に、それぞれ設けられ、
前記ダイオードは、前記第１のスイッチング素子と前記コンデンサとの接続点に接続されるカソードと、前記第２のスイッチング素子と前記インダクタとの接続点に接続されるアノードとを有し、
前記充電回路と前記コンデンサとで構成される昇圧チョッパは、前記電圧形インバータが動作するデューティ（ｄinv）が０．５よりも小さいときに不連続モードとして動作し、前記デューティが０．５よりも大きいときに連続モードとして動作する、直接形電力変換装置。
【請求項９】
請求項８記載の直接形電力変換装置を運転する方法であって、
前記誘導性負荷が大きいほど、前記第２のスイッチング素子のスイッチング周波数が大きく選定される、直接形電力変換装置の運転方法。
【請求項１０】
チョークインプット形のローパスフィルタ（２）と、
前記ローパスフィルタ（２）を介して交流電源（１）に接続される第１の全波整流回路（３）と、
高電位側の第１の直流電源線（ＬＨ）と低電位側の第２の直流電源線（ＬＬ）を有する直流リンク（４）と、
前記直流リンクを介して前記全波整流回路に接続され、誘導性負荷（７）に交流電圧（ｖout）を供給する電圧形インバータ（６）と、
前記第１の直流電源線と前記第２の直流電源線との間で前記全波整流回路及び前記電圧形インバータと並列に接続されるバッファ回路（５ａ）と、
充電回路（５ｃ，５ｄ，５ｅ）とを備え、
前記バッファ回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第１のスイッチング素子（Ｓc）およびコンデンサ（Ｃb）を有し、前記第１のスイッチング素子は前記第１の直流電源線側に、前記コンデンサは前記第２の直流電源線側に、それぞれ設けられ、
前記充電回路は、
前記交流電源（１）に接続される第２の全波整流回路（３）と、
一対のインダクタ（Ｌb1，Ｌb2）と、
前記一対のインダクタのそれぞれを介して前記第２の全波整流回路の出力側に接続される一対の端を有する第２のスイッチング素子（ＳL）と、
第１のダイオード（Ｄb1）と
を有し、
前記第１のダイオードは、前記第１のスイッチング素子と前記コンデンサとの接続点に接続されるカソードと、前記一対のインダクタのうち前記第２の全波整流回路の前記出力側の高電位側のものと前記第２のスイッチング素子との接続点に接続されるアノードとを有する、直接形電力変換装置。
【請求項１１】
前記充電回路は第２のダイオード（Ｄｂ２）を更に有し、
前記第２のダイオードは、前記第２の直流電源線（ＬＬ）に接続されるアノードと、前記一対のインダクタのうち前記第２の全波整流回路の前記出力側の低電位側のものと前記第２のスイッチング素子との接続点に接続されるカソードとを有する、請求項１０記載の直接形電力変換装置。
【請求項１２】
交流／交流変換を行う直接形電力変換装置を設計する方法であって、
前記直接形電力変換装置は、
チョークインプット形のローパスフィルタ（２）を介して交流電源（１）に接続される全波整流回路（３）と、
高電位側の第１の直流電源線（ＬＨ）と低電位側の第２の直流電源線（ＬＬ）を有する直流リンク（４）と、
前記直流リンクを介して前記全波整流回路に接続され、誘導性負荷（７）に交流電圧（ｖｏｕｔ）を供給する電圧形インバータ（６）と、
前記第１の直流電源線と前記第２の直流電源線との間で前記全波整流回路及び前記電圧形インバータと並列に接続される充電付きバッファ回路（５）とを備え、
前記充電付きバッファ回路はバッファ回路（５ａ）と充電回路（５ｂ）とを有し、
前記バッファ回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第１のスイッチング素子（Ｓｃ）およびコンデンサ（Ｃｂ）を有し、前記第１のスイッチング素子は前記第１の直流電源線側に、前記コンデンサは前記第２の直流電源線側に、それぞれ設けられ、
前記充電回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第２のスイッチング素子（ＳＬ）およびインダクタ（Ｌｂ）と、ダイオード（Ｄｂ）とを有し、前記第２のスイッチング素子は前記第２の直流電源線側に、前記インダクタは前記第１の直流電源線側に、それぞれ設けられ、
前記ダイオードは、前記第１のスイッチング素子と前記コンデンサとの接続点に接続されるカソードと、前記第２のスイッチング素子と前記インダクタとの接続点に接続されるアノードとを有し、
前記インダクタのインダクタンスを、前記電圧形インバータが動作するデューティの範囲内における前記交流電圧の、前記交流電圧についての指令値（ｖｄｃ・ｄｉｎｖ）に対する誤差が極大値を持つように、かつ前記誘導性負荷が大きいほど小さく選定する、直接形電力変換装置の設計方法。
【請求項１３】
交流／交流変換を行う直接形電力変換装置を運転する方法であって、
前記直接形電力変換装置は、
チョークインプット形のローパスフィルタ（２）を介して交流電源（１）に接続される全波整流回路（３）と、
高電位側の第１の直流電源線（ＬＨ）と低電位側の第２の直流電源線（ＬＬ）を有する直流リンク（４）と、
前記直流リンクを介して前記全波整流回路に接続され、誘導性負荷（７）に交流電圧（ｖｏｕｔ）を供給する電圧形インバータ（６）と、
前記第１の直流電源線と前記第２の直流電源線との間で前記全波整流回路及び前記電圧形インバータと並列に接続される充電付きバッファ回路（５）とを備え、
前記充電付きバッファ回路はバッファ回路（５ａ）と充電回路（５ｂ）とを有し、
前記バッファ回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第１のスイッチング素子（Ｓｃ）およびコンデンサ（Ｃｂ）を有し、前記第１のスイッチング素子は前記第１の直流電源線側に、前記コンデンサは前記第２の直流電源線側に、それぞれ設けられ、
前記充電回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第２のスイッチング素子（ＳＬ）およびインダクタ（Ｌｂ）と、ダイオード（Ｄｂ）とを有し、前記第２のスイッチング素子は前記第２の直流電源線側に、前記インダクタは前記第１の直流電源線側に、それぞれ設けられ、
前記ダイオードは、前記第１のスイッチング素子と前記コンデンサとの接続点に接続されるカソードと、前記第２のスイッチング素子と前記インダクタとの接続点に接続されるアノードとを有し、
前記第２のスイッチング素子のスイッチング周波数を、前記電圧形インバータが動作するデューティの範囲内における前記交流電圧の、前記交流電圧についての指令値（ｖｄｃ・ｄｉｎｖ）に対する誤差が極大値を持つように、かつ前記誘導性負荷が大きいほど大きく設定する、直接形電力変換装置の運転方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、直接形電力変換装置並びに、その制御方法、その運転方法及びその設計方法に関し、例えば単相交流を入力して単相若しくは多相交流を出力する技術に適用される。
【背景技術】
【０００２】
インバータの主回路の代表的な構成として、間接形交流電力変換回路が一般に用いられている。間接形交流電力変換回路では、整流回路及び平滑回路を介して商用交流を一旦直流に変換し、電圧形変換器により交流出力を得る、間接形交流電力変換回路が一般に用いられている。特に平滑回路で採用されるコンデンサ及びリアクトルは、商用周波数による電力脈動を平滑する機能を果たすべく、大型のものが採用される。
【０００３】
一方、交流電圧から直接に交流出力を得る方式として、マトリックスコンバータを代表とする直接形交流電力変換装置が知られている。直接形交流電力変換装置では、整流回路の後段に平滑回路が不要となることから、変換器の小型化が期待でき、次世代の電力変換器として近年注目されている。
【０００４】
通常、マトリックスコンバータは三相／三相変換と基本とする回路方式であるが（例えば、後掲の特許文献１参照）、単相／三相変換への応用についても検討が進められている（例えば後掲の非特許文献１参照）。
【０００５】
特許文献１や非特許文献１で示された制御方法では、インバータの負荷が誘導性であることから、当該負荷を電流源として捉えている。そしてコンバータとインバータとを連結する、いわゆる直流リンクに流れる電流を適切に分配することにより、コンバータに入力する電流が正弦波状かつ、力率が１となるように制御を行っている。
【０００６】
そして非特許文献２に示される単相／三相の交流変換では、非特許文献１のバッファ回路が有するコンデンサを充電する回路を付加し、電圧利用率を改善している。バッファ回路や充電回路はインバータと共に、入力電流が正弦波状かつ、力率が１となるようキャリアを用いて変調する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４１３５０２６号公報
【非特許文献】
【０００８】
【非特許文献１】大沼、伊東、「新しい単相三相電力変換器によるコンデンサ容量の低減法とその基礎検証」、電気学会半導体電力変換研究会資料、ＳＰＣ−０８−１６２（２００８）
【非特許文献２】大沼、伊東、「充電回路を付加したアクティブバッファ付き単相三相電力変換器の回路構成と制御法」、平成２２年電気学会全国大会、４−０５７（２０１０）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
非特許文献２で示される技術での充電回路は、バッファ回路が有するコンデンサと共に昇圧バッファを構成しており、インダクタとスイッチング素子とを有している。そして当該インダクタに流れる電流が不連続となる動作が採用されており、当該昇圧バッファは不連続モードで動作すると把握することができる。このような制御の下、直流リンクに流れる電流には充電回路の動作に従ってインダクタに流れるパルス状の波形が重畳し、波高率が大きくなる。
【００１０】
通常、コンバータの入力側には商用電源との間にチョークインプット形のローパスフィルタが設けられる。そして直流リンクに流れる電流の波高率が大きくなると、当該フィルタが有するコンデンサの両端電圧の増減がキャリア周期内で非対称となる。これは、キャリアとして対称三角波を採用した変調を行う場合、インバータの出力電圧に誤差を与えてしまう。
【００１１】
かかる誤差を低減するためには、当該フィルタが有するコンデンサの静電容量を増大させることで対応ができるが、電流が進相することによって軽負荷時に力率を低下させてしまう。昇圧チョッパを連続モードで動作させることも考えられるが、キャリア周波数を高める必要があり、効率を低下させてしまう。
【００１２】
この発明は、直接形電力変換装置と商用電源との間にチョークインプット形のローパスフィルタが設けられている場合であっても、高効率、高力率という直接形電力変換装置の特徴を維持しつつ、当該ローパスフィルタが有するコンデンサの両端電圧の非対称性を緩和し、引いてはインバータの出力電圧の精度を向上させることを目的としている。
【課題を解決するための手段】
【００１３】
この発明にかかる直接形電力変換装置の制御方法は、交流／交流変換を行う直接形電力変換装置を制御する方法である。
【００１４】
前記直接形電力変換装置は、チョークインプット形のローパスフィルタ（２）を介して交流電源（１）に接続される全波整流回路（３）と、高電位側の第１の直流電源線（ＬＨ）と低電位側の第２の直流電源線（ＬＬ）を有する直流リンク（４）と、前記直流リンクを介して前記全波整流回路に接続され、誘導性負荷（７）に交流電圧（ｖout）を供給する電圧形インバータ（６）と、前記第１の直流電源線と前記第２の直流電源線との間で前記全波整流回路及び前記電圧形インバータと並列に接続される充電付きバッファ回路（５）とを備える。
【００１５】
前記充電付きバッファ回路はバッファ回路（５ａ）と充電回路（５ｂ）とを有する。
【００１６】
前記バッファ回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第１のスイッチング素子（Ｓc）およびコンデンサ（Ｃb）を有し、前記第１のスイッチング素子は前記第１の直流電源線側に、前記コンデンサは前記第２の直流電源線側に、それぞれ設けられる。
【００１７】
前記充電回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第２のスイッチング素子（ＳL）およびインダクタ（Ｌb）と、ダイオード（Ｄb）とを有し、前記第２のスイッチング素子は前記第２の直流電源線側に、前記インダクタは前記第１の直流電源線側に、それぞれ設けられる。前記ダイオードは、前記第１のスイッチング素子と前記コンデンサとの接続点に接続されるカソードと、前記第２のスイッチング素子と前記インダクタとの接続点に接続されるアノードとを有する。
【００１８】
そして当該制御方法の第１の態様は、対称三角波（Ｊ）が、第１の指令値（ｄinv）に対して、前記対称三角波が採る一対の極値（０，１）の一方（０）側の極値に近い値を採る場合に前記電圧形インバータを導通させ、鋸波（Ｊ１，Ｊ２）が、第２の指令値（２ｄL：２（１−ｄL）：ｄL）に対して、前記一方側の極値に近い値を採る場合に前記第２のスイッチング素子を導通させ、前記対称三角波が前記一方側の極値を取るタイミングで、前記鋸波が採る一対の極値（０，２；０，１）のうち、前記一方側の極値に近い方から遠い方へと遷移する。
【００１９】
例えば前記鋸波の振幅は前記対称三角波の振幅の二倍であり、前記第２の指令値（２ｄＬ；２（１−ｄＬ））は、前記第２のスイッチング素子が導通するデューティ（ｄＬ）と、前記一方側の極値との差の二倍に設定される。
【００２０】
あるいは前記鋸波の振幅は前記対称三角波の振幅と等しく、前記第２の指令値（ｄＬ）は、前記第２のスイッチング素子が導通するデューティ（ｄＬ）と等しい。
【００２１】
そして当該制御方法の第２の態様は、対称三角波（Ｊ）が、第１の指令値（ｄinv）に対して、前記対称三角波が採る一対の極値（０，１）の一方（０）側の極値に近い値を採る場合に前記電圧形インバータを導通させ、前記対称三角波が第２の指令値（ｄL）に対して前記一方側の極値に近い値を採る場合に活性となる信号（ＳL’’）の二値論理と、アップダウン信号（ＵＤ）の二値論理との論理積（ＳL’）で得られる区間で前記第２のスイッチング素子を導通させ、前記アップダウン信号は、前記対称三角波が前記一方側の極値から他方側の極値へと向かう傾斜部分において非活性であり、前記対称三角波（Ｊ）が前記他方側の極値から前記一方側の極値へと向かう傾斜部分において活性である。
【００２２】
この発明にかかる制御信号生成装置は、交流／交流変換を行う直接形電力変換装置を制御する制御信号を生成する。
【００２３】
前記直接形電力変換装置は、チョークインプット形のローパスフィルタ（２）を介して交流電源（１）に接続される全波整流回路（３）と、高電位側の第１の直流電源線（ＬＨ）と低電位側の第２の直流電源線（ＬＬ）を有する直流リンク（４）と、前記直流リンクを介して前記全波整流回路に接続され、誘導性負荷（７）に交流電圧（ｖout）を供給する電圧形インバータ（６）と、前記第１の直流電源線と前記第２の直流電源線との間で前記全波整流回路及び前記電圧形インバータと並列に接続される充電付きバッファ回路（５）とを備える。
【００２４】
前記充電付きバッファ回路はバッファ回路（５ａ）と充電回路（５ｂ）とを有する。前記バッファ回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第１のスイッチング素子（Ｓc）およびコンデンサ（Ｃb）を有し、前記第１のスイッチング素子は前記第１の直流電源線側に、前記コンデンサは前記第２の直流電源線側に、それぞれ設けられる。
【００２５】
前記充電回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第２のスイッチング素子（ＳL）およびインダクタ（Ｌb）と、ダイオード（Ｄb）とを有し、前記第２のスイッチング素子は前記第２の直流電源線側に、前記インダクタは前記第１の直流電源線側に、それぞれ設けられる。
【００２６】
前記ダイオードは、前記第１のスイッチング素子と前記コンデンサとの接続点に接続されるカソードと、前記第２のスイッチング素子と前記インダクタとの接続点に接続されるアノードとを有する。
【００２７】
そして当該制御信号生成装置の第１の態様は、一対の極値（０，１）を採る対称三角波（Ｊ）を生成するキャリア生成部（１０５）と、前記対称三角波の波形が前記一対の極値の一方から他方へと向かうときに非活性であり、前記対称三角波の波形が前記他方から前記一方へと向かうときに活性であるアップダウン信号（ＵＤ）を生成するアップダウン信号生成部（１０６）と、前記電圧形インバータが動作する第１のデューティ（ｄinv）を生成する第１のデューティ生成部（１０７）と、前記第１のデューティを第１の指令値として前記対称三角波と比較し、前記対称三角波が前記第１の指令値に対して前記一対の極値の一方（０）側の極値に近い値を採る場合に活性となる、第１の原制御信号（Ｓinv）を生成する第１の比較器（１０８）と、前記第１の原制御信号から前記電圧形インバータの制御信号（Ｓyp，Ｓyn）を生成する論理演算部（１０９）と、前記第２のスイッチング素子が導通する第２のデューティ（ｄL）を生成する第２のデューティ生成部（１０１）と、前記第２のデューティから、前記第２のデューティ（ｄL）と、前記一対の極値の前記一方との差の二倍に設定される第２の指令値（２ｄL；２（１−ｄL））を生成する演算器（１０２）と、前記第２の指令値と前記対称三角波とを比較して、前記対称三角波が前記第２の指令値に対して前記一方側の極値に近い値を採る場合に活性となる第２の原制御信号（ＳL’’）を生成する第２の比較器（１０３）と、前記第２の原制御信号の二値論理と前記アップダウン信号（ＵＤ）の二値論理との論理積で得られる区間において活性となり、前記第２のスイッチング素子の制御信号（ＳL’）を生成する論理積生成部（１０４）とを備える。
【００２８】
当該制御信号生成装置の第２の態様は、第１の一対の極値（０，１）を採る対称三角波（Ｊ）を生成する第１のキャリア生成部（１０５）と、第２の一対の極値（０，２；−１，１）を採り、前記対称三角波が前記第１の一対の極値の一方側の極値（０）を取るタイミングで、前記第２の一対の極値のうち、前記第１の一対の極値の前記一方側の極値に近い方から遠い方へと遷移する鋸波を生成する、第２のキャリア生成部（１１０）と、前記電圧形インバータが動作する第１のデューティ（ｄinv）を生成する第１のデューティ生成部（１０７）と、前記第１のデューティを第１の指令値として前記対称三角波と比較し、前記対称三角波が前記第１の指令値に対して前記一対の極値の一方（０）側の極値に近い値を採る場合に活性となる、第１の原制御信号（Ｓinv）を生成する第１の比較器（１０８）と、前記第１の原制御信号から前記電圧形インバータの制御信号（Ｓyp，Ｓyn）を生成する論理演算部（１０９）と、前記第２のスイッチング素子が導通する第２のデューティ（ｄL）を生成する第２のデューティ生成部（１０１）と、前記第２のデューティから、前記第２のデューティ（ｄL）と、前記第１の一対の極値の前記一方との差の二倍に設定される第２の指令値（２ｄL；２（１−ｄL））を生成する演算器（１０２）と、前記第２の指令値と前記対称三角波とを比較し、前記対称三角波が前記第２の指令値に対して前記第１の一対の極値の前記一方側の極値に近い値を採る場合に活性となり、前記第２のスイッチング素子の制御信号（ＳL’）を生成する第２の比較器（１０３）とを備える。
【００２９】
当該制御信号生成装置の第３の態様は、第１の一対の極値（０，１）を採る対称三角波（Ｊ）を生成する第１のキャリア生成部（１０５）と、第２の一対の極値（０，１）を採り、前記対称三角波が前記第１の一対の極値の一方側の極値（０）を取るタイミングで、前記第２の一対の極値のうち、前記第１の一対の極値の前記一方側の極値に近い方から遠い方へと遷移し、前記対称三角波の振幅と等しい振幅を有する鋸波（Ｊ２）を生成する、第２のキャリア生成部（１１０）と、前記電圧形インバータが動作する第１のデューティ（ｄinv）を生成する第１のデューティ生成部（１０７）と、前記第１のデューティを第１の指令値として前記対称三角波と比較し、前記対称三角波が前記第１の指令値に対して前記一対の極値の一方（０）側の極値に近い値を採る場合に活性となる、第１の原制御信号（Ｓinv）を生成する第１の比較器（１０８）と、前記第１の原制御信号から前記電圧形インバータの制御信号（Ｓyp，Ｓyn）を生成する論理演算部（１０９）と、前記第２のスイッチング素子が導通する第２のデューティ（ｄL）を生成する第２のデューティ生成部（１０１）と、前記第２のデューティを第２の指令値として前記対称三角波を比較し、前記対称三角波が前記第２の指令値に対して前記第１の一対の極値の前記一方側の極値に近い値を採る場合に活性となり、前記第２のスイッチング素子の制御信号（ＳL’）を生成する第２の比較器（１０３）とを備える。
【００３０】
直接形電力変換装置の第１の態様は交流／交流変換を行い、チョークインプット形のローパスフィルタ（２）を介して交流電源（１）に接続される全波整流回路（３）と、高電位側の第１の直流電源線（ＬＨ）と低電位側の第２の直流電源線（ＬＬ）を有する直流リンク（４）と、前記直流リンクを介して前記全波整流回路に接続され、誘導性負荷（７）に交流電圧（ｖout）を供給する電圧形インバータ（６）と、前記第１の直流電源線と前記第２の直流電源線との間で前記全波整流回路及び前記電圧形インバータと並列に接続される充電付きバッファ回路（５）とを備える。
【００３１】
前記充電付きバッファ回路はバッファ回路（５ａ）と充電回路（５ｂ）とを有する。
【００３２】
前記バッファ回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第１のスイッチング素子（Ｓc）およびコンデンサ（Ｃb）を有し、前記第１のスイッチング素子は前記第１の直流電源線側に、前記コンデンサは前記第２の直流電源線側に、それぞれ設けられる。
【００３３】
前記充電回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第２のスイッチング素子（ＳL）およびインダクタ（Ｌb）と、ダイオード（Ｄb）とを有し、前記第２のスイッチング素子は前記第２の直流電源線側に、前記インダクタは前記第１の直流電源線側に、それぞれ設けられる。
【００３４】
前記ダイオードは、前記第１のスイッチング素子と前記コンデンサとの接続点に接続されるカソードと、前記第２のスイッチング素子と前記インダクタとの接続点に接続されるアノードとを有する。前記充電回路と前記コンデンサとで構成される昇圧チョッパは、前記電圧形インバータが動作するデューティ（ｄinv）が０．５よりも小さいときに不連続モードとして動作し、前記デューティが０．５よりも大きいときに連続モードとして動作する。
【００３５】
この発明にかかる直接形電力変換装置の運転方法の第１の態様は、直接形電力変換装置の第１の態様を運転する方法である。
【００３６】
この発明にかかる直接形電力変換装置の設計方法は、交流／交流変換を行う直接形電力変換装置を設計する方法である。前記直接形電力変換装置は、チョークインプット形のローパスフィルタ（２）を介して交流電源（１）に接続される全波整流回路（３）と、高電位側の第１の直流電源線（ＬＨ）と低電位側の第２の直流電源線（ＬＬ）を有する直流リンク（４）と、前記直流リンクを介して前記全波整流回路に接続され、誘導性負荷（７）に交流電圧（ｖｏｕｔ）を供給する電圧形インバータ（６）と、前記第１の直流電源線と前記第２の直流電源線との間で前記全波整流回路及び前記電圧形インバータと並列に接続される充電付きバッファ回路（５）とを備える。前記充電付きバッファ回路はバッファ回路（５ａ）と充電回路（５ｂ）とを有する。前記バッファ回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第１のスイッチング素子（Ｓｃ）およびコンデンサ（Ｃｂ）を有する。前記第１のスイッチング素子は前記第１の直流電源線側に、前記コンデンサは前記第２の直流電源線側に、それぞれ設けられる。前記充電回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第２のスイッチング素子（ＳＬ）およびインダクタ（Ｌｂ）と、ダイオード（Ｄｂ）とを有する。前記第２のスイッチング素子は前記第２の直流電源線側に、前記インダクタは前記第１の直流電源線側に、それぞれ設けられる。前記ダイオードは、前記第１のスイッチング素子と前記コンデンサとの接続点に接続されるカソードと、前記第２のスイッチング素子と前記インダクタとの接続点に接続されるアノードとを有する。前記インダクタのインダクタンスを、前記電圧形インバータが動作するデューティの範囲内における前記交流電圧の、前記交流電圧についての指令値（ｖｄｃ・ｄｉｎｖ）に対する誤差が極大値を持つように、かつ前記誘導性負荷が大きいほど小さく選定する。
【００３７】
この発明にかかる直接形電力変換装置の運転方法の第２の態様は、交流／交流変換を行う直接形電力変換装置を運転する方法である。前記直接形電力変換装置は、チョークインプット形のローパスフィルタ（２）を介して交流電源（１）に接続される全波整流回路（３）と、高電位側の第１の直流電源線（ＬＨ）と低電位側の第２の直流電源線（ＬＬ）を有する直流リンク（４）と、前記直流リンクを介して前記全波整流回路に接続され、誘導性負荷（７）に交流電圧（ｖｏｕｔ）を供給する電圧形インバータ（６）と、前記第１の直流電源線と前記第２の直流電源線との間で前記全波整流回路及び前記電圧形インバータと並列に接続される充電付きバッファ回路（５）とを備える。前記充電付きバッファ回路はバッファ回路（５ａ）と充電回路（５ｂ）とを有する。前記バッファ回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第１のスイッチング素子（Ｓｃ）およびコンデンサ（Ｃｂ）を有し、前記第１のスイッチング素子は前記第１の直流電源線側に、前記コンデンサは前記第２の直流電源線側に、それぞれ設けられる。前記充電回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第２のスイッチング素子（ＳＬ）およびインダクタ（Ｌｂ）と、ダイオード（Ｄｂ）とを有する。前記第２のスイッチング素子は前記第２の直流電源線側に、前記インダクタは前記第１の直流電源線側に、それぞれ設けられる。前記ダイオードは、前記第１のスイッチング素子と前記コンデンサとの接続点に接続されるカソードと、前記第２のスイッチング素子と前記インダクタとの接続点に接続されるアノードとを有する。前記第２のスイッチング素子のスイッチング周波数を、前記電圧形インバータが動作するデューティの範囲内における前記交流電圧の、前記交流電圧についての指令値（ｖｄｃ・ｄｉｎｖ）に対する誤差が極大値を持つように、かつ前記誘導性負荷が大きいほど大きく設定する。
【００３８】
当該運転方法では、前記誘導性負荷が大きいほど、前記第２のスイッチング素子のスイッチング周波数が大きく選定される。
【００３９】
この発明にかかる直接形電力変換装置の第２の態様は交流／交流変換を行い、チョークインプット形のローパスフィルタ（２）と、前記ローパスフィルタ（２）を介して交流電源（１）に接続される第１の全波整流回路（３）と、高電位側の第１の直流電源線（ＬＨ）と低電位側の第２の直流電源線（ＬＬ）を有する直流リンク（４）と、前記直流リンクを介して前記全波整流回路に接続され、誘導性負荷（７）に交流電圧（ｖout）を供給する電圧形インバータ（６）と、前記第１の直流電源線と前記第２の直流電源線との間で前記全波整流回路及び前記電圧形インバータと並列に接続されるバッファ回路（５ａ）と、充電回路（５ｃ，５ｄ，５ｅ）とを備える。
【００４０】
前記バッファ回路は前記第１の直流電源線と前記第２の直流電源線との間で直列に接続される第１のスイッチング素子（Ｓc）およびコンデンサ（Ｃb）を有し、前記第１のスイッチング素子は前記第１の直流電源線側に、前記コンデンサは前記第２の直流電源線側に、それぞれ設けられる。
【００４１】
前記充電回路は、前記交流電源（１）に接続される第２の全波整流回路（３）と、一対のインダクタ（Ｌb1，Ｌb2）と、前記一対のインダクタのそれぞれを介して前記第２の全波整流回路の出力側に接続される一対の端を有する第２のスイッチング素子（ＳL）と、第１のダイオード（Ｄb1）とを有する。
【００４２】
前記第１のダイオードは、前記第１のスイッチング素子と前記コンデンサとの接続点に接続されるカソードと、前記一対のインダクタのうち前記第２の全波整流回路の前記出力側の高電位側のものと前記第２のスイッチング素子との接続点に接続されるアノードとを有する。
【００４３】
望ましくは前記充電回路は第２のダイオード（Ｄｂ２）を更に有し、前記第２のダイオードは、前記第２の直流電源線（ＬＬ）に接続されるアノードと、前記一対のインダクタのうち前記第２の全波整流回路の前記出力側の低電位側のものと前記第２のスイッチング素子との接続点に接続されるカソードとを有する。
【発明の効果】
【００４４】
この発明にかかる直接形電力変換装置の制御方法によれば、電圧形インバータが導通する期間の中央は、対称三角波が一方側の極値を採るタイミングに対応する。鋸波の極値は対称三角波が当該極値を取るタイミングで現れるので、対称三角波が当該極値を取るタイミングよりも前で第２のスイッチング素子が導通し、対称三角波が当該極値を取るタイミングにおいて第２のスイッチング素子が非導通となる。よって、インダクタに流れる電流がピークを採るタイミングは電圧形インバータが導通する期間の中央となり、インダクタに流れる電流が電圧形インバータの出力電圧の波形を非対称にすることが緩和される。
【００４５】
この発明にかかる直接形電力変換装置の第１の態様、直接形電力変換装置の運転方法、及び直接形電力変換装置の運転方法の第１の態様及び第２の態様によれば、電圧形インバータが動作するデューティの全範囲で、その出力電圧の誤差が平均的な値をとる。
【００４６】
この発明にかかる直接形電力変換装置の第２の態様によれば、ローパスフィルタのコンデンサに流れる電流が、バッファ回路が有するコンデンサの充電にかかる電流の影響を受けないので、直流リンクの電圧が傾斜する部分の波形の対称性が改善される。
【図面の簡単な説明】
【００４７】
【図１】単相／三相変換装置の構成を示す回路図である。
【図２】単相／三相変換装置の等価回路を示す回路図である。
【図３】等価回路の動作を模式的に示すグラフである。
【図４】等価回路の動作を模式的に示すグラフである。
【図５】等価回路のシミュレーションの結果を示すグラフである。
【図６】等価回路のシミュレーションの結果を示すグラフである。
【図７】等価回路のシミュレーションの結果を示すグラフである。
【図８】等価回路のシミュレーションの結果を示すグラフである。
【図９】シミュレーションに用いられた具体的な回路の回路図である。
【図１０】インバータデューティと出力電圧誤差との関係を示すグラフである。
【図１１】キャリアと制御信号との関係を示すグラフである。
【図１２】キャリアと制御信号との関係を示すグラフである。
【図１３】キャリアと制御信号との関係を示すグラフである。
【図１４】キャリアと制御信号との関係を示すグラフである。
【図１５】制御信号生成装置の構成を示すブロック図である。
【図１６】制御信号生成装置の構成を示すブロック図である。
【図１７】制御信号生成装置の構成を示すブロック図である。
【図１８】直接形電力変換装置の諸値を示すグラフである。
【図１９】直接形電力変換装置の諸値を示すグラフである。
【図２０】出力電圧誤差のインバータデューティへの依存性を示すグラフである。
【図２１】出力電圧誤差のインバータデューティへの依存性を示すグラフである。
【図２２】出力電圧誤差のインバータデューティへの依存性を示すグラフである。
【図２３】直接形電力変換装置の諸値を示すグラフである。
【図２４】直接形電力変換装置の諸値を示すグラフである。
【図２５】直接形電力変換装置の諸値を示すグラフである。
【図２６】直接形電力変換装置の諸値を示すグラフである。
【図２７】第３の実施の形態にかかる単相／三相変換装置の構成を示す回路図である。
【図２８】単相／三相変換装置の等価回路を示す回路図である。
【図２９】等価回路のシミュレーションの結果を示すグラフである。
【図３０】等価回路のシミュレーションの結果を示すグラフである。
【図３１】単相／三相変換装置の他の構成を示す回路図である。
【図３２】単相／三相変換装置の他の構成を示す回路図である。
【図３３】単相／三相変換装置の他の構成を示す回路図である。
【発明を実施するための形態】
【００４８】
第１の実施の形態．
図１は、本実施の形態で示される直接形電力変換装置の制御方法が適用される、単相／三相変換装置の構成を示す回路図である。このような構成を有する単相／三相変換装置は、例えば非特許文献２で例示される。
【００４９】
当該単相／三相変換装置は、単相交流を入力する入力端子Ｐ1，Ｐ2と、三相交流を出力する出力端子Ｐu，Ｐv，Ｐwとを備えている。
【００５０】
当該単相／三相変換装置は更に、ローパスフィルタ２、全波整流回路たるダイオードブリッジ３、直流リンク４、充電付きバッファ回路５、及び電圧形インバータ６を備えている。
【００５１】
直流リンク４は直流電源線ＬＨ，ＬＬを備えている。ダイオードブリッジ３、充電付きバッファ回路５、及び電圧形インバータ６は直流電源線ＬＨ，ＬＬの間で並列接続されている。直流リンク４に流れる電流は、直流電源線ＬＨをダイオードブリッジ３から充電付きバッファ回路５へ向かって流れる電流ｉcnvとして示している。
【００５２】
ダイオードブリッジ３は全波整流回路として機能し、ダイオードＤrp，Ｄsp，Ｄrn，Ｄsnを有している。ダイオードＤrp，Ｄspのカソードはいずれも直流電源線ＬＨに接続される。ダイオードＤrn，Ｄsnのアノードはいずれも直流電源線ＬＬに接続される。ダイオードＤrpのアノードと、ダイオードＤrnのカソードとの接続点はダイオードブリッジ３の一方の入力端Ｐrを構成する。ダイオードＤspのアノードと、ダイオードＤsnのカソードとの接続点はダイオードブリッジ３の他方の入力端Ｐｓを構成する。
【００５３】
ダイオードブリッジ３がこのような構成を有することにより、入力端Ｐr，Ｐs間に単相交流電圧が印加されると、直流電源線ＬＨが直流電源線ＬＬよりも高電位となる、直流リンク電圧ｖdcが発生する。
【００５４】
ローパスフィルタ２はチョークインプット形のＬＣフィルタであり、インダクタＬf及びコンデンサＣfを備えている。具体的には、入力端子Ｐ1はインダクタＬfを介して入力端Ｐrに接続され、入力端子Ｐ2は入力端Ｐsに接続され、コンデンサＣfは入力端Ｐr，Ｐsの間に接続される。
【００５５】
ローパスフィルタ２がこのような構成を有することにより、入力端子Ｐ1，Ｐ2間に商用単相交流電源１が接続されると、電流ｉcnvのキャリア電流成分を低減した交流電流ｉrが商用単相交流電源１に流れる。
【００５６】
電圧形インバータ６はスイッチング素子Ｓyp，Ｓyn（但し、ｙはｕ，ｖ，ｗを代表する。以下、同様）を備えている。スイッチング素子Ｓypは出力端Ｐｙと直流電源線ＬＨとの間に設けられている。スイッチング素子Ｓynは出力端Ｐｙと直流電源線ＬＬとの間にそれぞれ設けられている。
【００５７】
電圧形インバータ６がこのような構成を有することにより、リンク電圧ｖdcに対してパルス幅変調に基づくパターンでスイッチング素子Ｓyp，Ｓynのスイッチングを行って、出力端子Ｐu，Ｐv，Ｐwに三相交流を出力する。スイッチング素子Ｓyp，Ｓynのスイッチング制御は周知であるので、その詳細については本願では詳細を割愛する。
【００５８】
スイッチング素子Ｓyp，Ｓynは相互に並列接続されたトランジスタ及びダイオードを備えている。当該トランジスタには例えば絶縁ゲートバイポーラトランジスタが採用され、いずれのコレクタも直流電源線ＬＨ側に、いずれのエミッタも直流電源線ＬＬ側に、それぞれ向けて設けられる。また当該ダイオードは、いずれのアノードも直流電源線ＬＬ側に、いずれのカソードも直流電源線ＬＨ側に、それぞれ向けて設けられる。よってスイッチング素子Ｓyp，Ｓynにおけるトランジスタ及びダイオードの接続関係は、いわゆる逆並列接続であると言える。
【００５９】
出力端子Ｐu，Ｐv，Ｐwには誘導性の負荷７、例えば三相モータが接続される。負荷７は、図面において、各相に対応したインダクタと抵抗との直列接続で示されている。
【００６０】
充電付きバッファ回路５は、バッファ回路５ａと充電回路５ｂとを有している。バッファ回路５ａは直流電源線ＬＨ側に接続されたスイッチング素子Ｓcと、直流電源線ＬＬ側に接続されたコンデンサＣbとの直列接続からなる。当該バッファ回路５ａの機能については、非特許文献１，２等によって周知であるので、その動作についての説明は本願では割愛する。
【００６１】
充電回路５ｂは直流電源線ＬＨ側に接続されたインダクタＬbと直流電源線ＬＬ側に接続されたスイッチング素子ＳLとの直列接続、及びダイオードＤbを有している。ダイオードＤbのアノードは、インダクタＬbとスイッチング素子ＳLとの接続点に接続されている。ダイオードＤbのカソードは、スイッチング素子ＳcとコンデンサＣbとの接続点に接続されている。当該充電回路５ｂの機能についても非特許文献２によって公知であるので、その動作についての詳細な説明は本願では割愛し、インダクタＬbに流れる電流ｉLに重点をおいて説明する。なお、電流ｉLの極性は、直流電源線ＬＨ側から直流電源線ＬＬ側へ流れる方向を正に採る。
【００６２】
非特許文献２で示されたように電流ｉＬが不連続となる動作（即ち充電回路５ｂとコンデンサＣｂとで構成される昇圧チョッパにおける不連続モード）が採用された場合、ローパスフィルタ２が有するコンデンサＣｆの電位ｖｃにおける波形の非対称性が問題となる。本実施の形態で示される直接形電力変換装置の制御方法及び当該制御方法が当該問題を緩和できることを説明するため、まずこの問題点を説明する。
【００６３】
図２は図１に示された単相／三相変換装置の等価回路を示す回路図である。ここではダイオードブリッジ３の機能に鑑みて、商用交流電源１は波高値ｖsを採る電圧ｖrを出力する可変直流電源として示し、ローバスフィルタ２には当該可変直流電源から電流ｉsが供給されるとして示している。
【００６４】
図１においては、ダイオードブリッジ３よりも商用交流電源１に設けられているコンデンサＣfの両端電圧ｖcと、直流リンク電圧ｖdcとは区別して示されていた。しかし図２では上述の変形により、コンデンサＣfには直流リンク電圧ｖdcが印加される態様で示されている。同様の理由により、商用交流電源１から入力端子Ｐ1へと入力する交流電流ｉrは、図２においてはインダクタＬfに流れる直流電流ｉsとして示されている。
【００６５】
また、解析を簡単に示すため、充電付きバッファ回路５よりも負荷側を単相として把握した。これにより負荷７を直流電源線ＬＬに直流電流ｉdcを流す電流源７１として、電圧形インバータ６を単相に変形した降圧チョッパ６１として、それぞれ把握した。当該降圧チョッパ６１は、スイッチＳinv及びダイオードＤinvの直列接続として示されており、それぞれスイッチング素子Ｓypが有するトランジスタ及びスイッチング素子Ｓynが有するダイオードを代表して示している。
【００６６】
かかる変形に伴い、図１で示された出力端子Ｐu，Ｐv，Ｐwは、図２において出力端子Ｐｙとして示されている。出力端子Ｐｙには、スイッチＳinvとダイオードＤinvとの接続点、及び電流源７１の入力側の端が接続されている。
【００６７】
充電付きバッファ回路５において、コンデンサＣｂは充電された電圧ｖｂの電池として示されている。コンデンサＣｂの放電時には電流ｉＬが流れない一方、本願では電流ｉＬが不連続となることに基づく課題を解決することを目的とするので、コンデンサＣｂの放電時の動作は無視して説明する。なお、コンデンサＣｂの放電時の動作、即ちバッファ回路５ａの実質的な機能は非特許文献２で公知である。
【００６８】
このように、充電付きバッファ回路５よりも負荷側を単相として把握しても、電流ｉLの振る舞いについては一般性を失うことなく、その解析を進めることができる。換言すれば、電圧形インバータ６としては、三相交流を出力する構成に限られず、単相交流や三相以外の多相交流を出力する構成を採用してもよい。かかる電圧形インバータ６は、総括的に降圧チョッパとして把握することができる。
【００６９】
他方、充電付きバッファ回路５は、商用交流電源１から得られる電圧を一旦昇圧して直流リンク電圧ｖdcを得るので、昇圧チョッパとして把握することができる。但し、非特許文献２で詳細に説明されるように、バッファ回路５ａの動作によって直流リンク電圧ｖdcの脈動が抑制されるので、コンデンサＣbの静電容量は通常の昇圧チョッパに要求される静電容量と比較して非常に小さくて足りる。
【００７０】
図３は図２に示された等価回路の動作を模式的に示すグラフである。降圧チョッパ６１及び充電付きバッファ回路５はいずれも、対称三角波のキャリアＪと指令値との比較に基づいて動作する。ここではキャリアＪの最小値及び最大値をそれぞれ０，１とし、その周期をＴとした。
【００７１】
具体的には、降圧チョッパ６１ではスイッチＳinvは、キャリアＪが指令値ｄinvよりも小さいときにオンする。即ち指令値ｄinvは降圧チョッパ６１が動作するデューティｄinvであると把握できる。
【００７２】
また充電付きバッファ回路５ではスイッチング素子ＳLは、キャリアＪが指令値ｄLよりも小さいときにオンする。よって指令値ｄLはスイッチング素子ＳLが導通するデューティｄLとして把握することができる。
【００７３】
スイッチング素子ＳLがオンすることにより、電流ｉLが流れ始めその自己インダクタンスと直流リンク電圧ｖdcに依存した傾きで増大する。
【００７４】
以下、キャリアＪがある値よりも大きい値から小さい値へと遷移することを「下抜け」と表現し、キャリアＪがある値よりも小さい値から大きい値へと遷移することを「上抜け」と表現する。
【００７５】
キャリアＪは時刻ｔ０，ｔ５（＝ｔ０＋Ｔ）において値１を採り、時刻ｔ１において指令値ｄｉｎｖを下抜け、時刻ｔ２において指令値ｄＬを下抜け、時刻ｔ３において指令値ｄＬを上抜け、時刻ｔ４において指令値ｄｉｎｖを上抜ける。
【００７６】
よって、インバータに入力する電流ｉinvは時刻ｔ1〜ｔ4において電流ｉdcとして流れ、それ以外では流れない。図３において電流ｉinvを示すグラフの右側縦軸は、交流成分として電流ｉinvを示す。この場合、電流ｉinvが流れる期間はｄinv・Ｔであることに鑑みて、また電流ｉdcが一定であると近似して、電流ｉinvの交流成分の最大値及び最小値は、それぞれ（１−ｄinv）ｉdc、−ｄinv・ｉdcと表される。
【００７７】
なおキャリアＪには対称三角波が採用されるので、時刻ｔ1〜ｔ2の間の長さと時刻ｔ3〜ｔ4の間の長さは等しい。
【００７８】
また電流ｉLは時刻ｔ2〜時刻ｔ3において上昇する。電流ｉLはスイッチング素子ＳLがオフした後はコンデンサＣbを充電するので減少し、やがて零となる。ここでは簡単のため、電流ｉLはその上昇するときの波形と下降するときの波形は対称三角波を呈し、かつ電流ｉLは時刻ｔ3〜ｔ4において下降してそれ以外では零となる、と近似した。
【００７９】
より具体的には、スイッチング素子ＳLがオンからオフへと遷移する期間の中央が、キャリアＪがその最小値を採るタイミングと一致する場合を示す。
【００８０】
このように電流ｉLは不連続に流れるので、波高率が悪く、平均電流の２倍以上のピーク値となる。ここでは電流ｉLの最大値と最小値の差は電流ｉdcの二倍（図において記号２ｉdcで表記）であるとして例示した。
【００８１】
図３では、電流ｉLを矩形波に近似した電流ｉLバーも破線で併記している。即ち電流ｉLバーは、時刻ｔ2〜ｔ4において電流ｉdcと等しい大きさ（図において記号ｉdcで表記）を採る。
【００８２】
コンデンサＣｆに流れる電流ｉｃは、電流ｉｉｎｖ、ｉＬバーの合成の交流成分として示されている。電流ｉｃは、キャリアＪの一周期Ｔ内においては、時刻ｔ０〜ｔ１、ｔ４〜ｔ５において最小値を採り、時刻ｔ１〜ｔ２においては当該最小値よりも電流ｉｄｃの１倍分で大きく、時刻ｔ２〜ｔ４においては当該最小値よりも電流ｉｄｃの２倍分で大きい値を採る。但し、電流ｉｃは、コンデンサＣｆからインダクタＬｆへと向かう方向を正に採っている。
【００８３】
このように充電回路５ｂは降圧チョッパ６１と同一のキャリアＪを用いて変調されるため、キャリアＪがその最小値を採るタイミング近傍で電流ｉLが上昇する。このため、電流ｉinvに対して位相が遅れてピークの高い充電電流が集中し、コンデンサＣfの両端電圧ｖcの波形は非対称となる。
【００８４】
直流リンク電圧ｖdcは両端電圧ｖcの交流成分が波高値ｖsに重畳した波形を呈する。そして出力端Ｐｙの直流電源線ＬＬに対する電圧ｖoutは、降圧チョッパ６１のスイッチング素子Ｓinvのスイッチングにより、期間ｄinv・Ｔにおける直流リンク電圧ｖdcを反映した波形を呈し、時刻ｔ1〜ｔ4における波形の非対称性が大きい（図３参照）。
【００８５】
図３では両端電圧ｖcの波形を簡単に解析するために、電流ｉLバーを用いて電流ｉcを評価したが、実際には電流ｉcに寄与するのは電流ｉLであって、両端電圧ｖcは二次曲線となる。更に、電流ｉLの上昇／下降は対称三角波を呈すると近似したが、実際には曲線となる。よって実際の両端電圧ｖcにおける波形の非対称性はより顕著となり、電圧ｖoutの波形の非対称性もより顕著となる。
【００８６】
そこで、本実施の形態では、電流ｉLの電流ｉinvに対する位相を進めることで、ピークの高い充電電流の集中を回避し、以て両端電圧ｖcの波形の非対称性を緩和し、引いては電圧ｖoutの波形の非対称性を緩和する。
【００８７】
図４は図２に示された等価回路の動作を模式的に示すグラフである。ここでは電流ｉLのピークは、キャリアＪがその最小値を採る時刻ｔ8とほぼ一致している。そして電流ｉL、電流ｉLバーが立ち上がる時刻ｔ6は電流ｉinvが立ち上がる時刻ｔ1よりも遅く、電流ｉL、電流ｉLバーが立ち下がる時刻ｔ7は電流ｉinvが立ち下がる時刻ｔ4よりも早い。具体的には、スイッチング素子ＳLがオンからオフへと遷移するタイミングが、キャリアＪがその最小値を採るタイミングと一致する場合を示す。但し、電流ｉLが流れる期間の長さは図３と図４とで等しく設定した。
【００８８】
図４に示されたグラフは、図３に示されたグラフと比較して、電流ｉcの波形も対称性が向上し、引いては電圧ｖdc，ｖoutの波形も対称性が向上している。よって電圧形インバータ６が出力する交流電圧に誤差を与えるという問題が緩和される。そしてこのように電流ｉLの電流ｉinvに対する位相を進めるには、コンデンサＣfの静電容量を増大させる必要はない。
【００８９】
図３及び図４では図２に示された等価回路において電流ｉL、ｉc，ｉinv，ｉdcについて単純化した解析を説明した。図５乃至図８では、より図２の等価回路に即したシミュレーションを行った結果を示すグラフである。
【００９０】
図５乃至図８では、第１段目には電流ｉL，ｉinvを、第２段目には、電流ｉcnv，ｉsを、第３段目には電流ｉcを、第４段目には出力電圧ｖout及び電圧ｖrを、それぞれ示している。
【００９１】
図５乃至図８で採用されたシミュレーションでは、降圧チョッパ６１のかわりに単相インバータ６２（スイッチング素子Ｓyp、Ｓynにそれぞれ相当するスイッチング素子Ｓｐ、Ｓｎを有する）を採用し、電流源７１の代わりにインダクタンス４ｍＨ、直列寄生抵抗１０Ωの単相負荷７２を採用した。また次の諸元を採用した。商用交流電源１から得られる単相交流電圧は実効値２００Ｖ、周波数５０Ｈｚ：コンデンサＣfの静電容量は１０μＦ：インダクタＬfのインダクタンスは１ｍＨ、インダクタＬfに対して並列に接続される抵抗３０Ω：インダクタＬbのインダクタンス（以下、当該インダクタンスにもインダクタＬbと同じく記号Ｌbを採用する）は０．３４ｍＨ：コンデンサＣbの電圧ｖbは４００Ｖ：単相インバータのスイッチング周波数５．９ｋＨｚ。当該シミュレーションに用いられた具体的な回路の回路図を図９に示す。
【００９２】
図５及び図６は、図３に示されるように、キャリアＪと指令値ｄLとの比較によってスイッチング素子ＳLの動作を制御した場合の電流、電圧を示すグラフである。図６は図５の中央近傍を拡大して示している。
【００９３】
図７及び図８は、図４に示されるように、電流ｉLの位相を進めた場合の電流、電圧を示すグラフである。図６は図５の中央近傍を拡大して示している。
【００９４】
図５及び図６と、図７及び図８とを比較して観察すると理解されるように、電流ｉＬの位相を進めることにより、出力電圧ｖoutの波形の対称性は改善される（非対称性が緩和される）。また、出力電圧ｖoutのリップルも低減している。
【００９５】
このように電流ｉLの位相を進める一例として、スイッチング素子ＳLがオンからオフへと遷移するタイミングを、キャリアＪがその最小値を採るタイミングと一致させる（図４参照）。直流リンク電圧ｖdcの波形の非対称性を緩和するためには、必ずしも上記二つのタイミングを一致させなくてもよい。但し電流ｉcに対して電流ｉLの位相を進めすぎると、直流リンク電圧ｖdcの波形は期間ｄinv・Ｔの初頭で大きくなり、却って非対称性を増長させることも考えられるので、電流ｉLが上昇し始めるタイミングは、電流ｉinvが上昇するタイミング、即ち降圧チョッパ６１が導通するタイミングよりも遅れることが望ましい。
【００９６】
換言すれば、キャリアＪの一周期Ｔ内において、スイッチング素子ＳLがオフからオンへと遷移するタイミングは降圧チョッパ６１が導通するタイミングよりも遅く、かつ、スイッチング素子ＳLがオンからオフへと遷移するタイミングは降圧チョッパ６１が非導通となるタイミングよりも早いことが望ましい。
【００９７】
図１０はデューティｄinvと出力電圧誤差との関係を示すグラフである。出力電圧誤差は電圧ｖoutから出力電圧指令を差し引いた値の、出力電圧指令に対する比を示し、図１０では百分率で表されている。ここで出力電圧指令は、直流リンク電圧ｖdcとデューティｄinvとの積である。黒丸は図３に示されるように、スイッチング素子ＳLがオンからオフへと遷移する期間の中央が、キャリアＪがその最小値を採るタイミングと一致する場合を示す。白丸は図４に示されるように、スイッチング素子ＳLがオンからオフへと遷移するタイミングが、キャリアＪがその最小値を採るタイミングと一致する場合を示す。但し、当該グラフで示したシミュレーションではインダクタンスＬbは０．５ｍＨである。
【００９８】
図３に対応する場合（黒丸）は、デューティｄinvに比例して増加し、最大１．５％程度の誤差が発生する。一方、図４に対応する場合（白丸）はデューティｄinvに対する変動は極めて小さく、最大値でも０．５％程度に留まる。
【００９９】
以上のように電流ｉcに対して電流ｉLを進めるには、降圧チョッパ６１の導通／非導通を制御するキャリアＪと同周期の鋸波を採用するキャリアに基づいて、スイッチング素子ＳLのオン／オフを、制御すればよい。以下具体的な二例としてキャリアＪ１，Ｊ２（それぞれ図１１、図１２を参照）を挙げる。
【０１００】
キャリアＪは一対の極値０，１を採る。そして図３，図４に示すように、キャリアＪが指令値ｄinvよりも、一方側の極値（ここでは極値０）に近い値を採るときに、降圧チョッパ６１が導通する。
【０１０１】
そしてキャリアＪ１，Ｊ２のいずれにおいても、キャリアＪが上述の一方側の極値０を採るタイミングで、極値が現れる。キャリアＪ１についてみれば、キャリアＪが極値０を採るタイミングで極値０，２を採る。即ちキャリアＪ１の振幅はキャリアＪの振幅の二倍である。キャリアＪ２についてみれば、キャリアＪが極値０を採るタイミングで極値０，１を採る。キャリアＪ２の振幅はキャリアＪの振幅と等しい。
【０１０２】
キャリアＪ１，Ｊ２は鋸波であるので、一つのタイミングで二つの極値を採るように説明した。しかし実際には、キャリアＪ１は、キャリアＪの上述した一方側の極値０に近い方の極値０から遠い方の極値２へと遷移する。キャリアＪ２は、キャリアＪの上述した一方側の極値０に近い方の極値０から遠い方の極値１へと遷移する。よってキャリアＪ１の下降部分はキャリアＪの下降部分と傾きが等しいが、キャリアＪ２の下降部分の傾きはキャリアＪの下降部分における傾きの１／２となる。
【０１０３】
このような下降部分における傾きの相違により、キャリアＪ１，Ｊ２のそれぞれについて、採用されるべき指令値は異なる。
【０１０４】
図１１はキャリアＪ１と制御信号ＳL’との関係を示すグラフであり、図１２はキャリアＪ２と制御信号ＳL’との関係を示すグラフである。
【０１０５】
図１１を参照して、指令値ｄLは図３で示された指令値ｄLと同じであり、キャリアＪと比較される。指令値ｄLと上述の一方側の極値０との差の二倍である、指令値２ｄLがキャリアＪ１と比較される。そして指令値２ｄLに対してキャリアＪ１が極値０に近い方の値を採るときに、スイッチング素子ＳLが導通する。
【０１０６】
図１１では、図３で示された技術においてスイッチング素子ＳLのオン／オフを制御する信号にも符号ＳLを採用している。そして、スイッチング素子ＳLは制御信号ＳLが活性／非活性（図中、それぞれ“Ｈ”／“Ｌ”で示される：他の信号についても同様）となることで、それぞれオン／オフする。図４で示された技術について、スイッチング素子ＳLのオン／オフはそれぞれ制御信号ＳL’の活性／非活性で制御される。
【０１０７】
キャリアＪ１の下降部分の傾きはキャリアＪ１の下降部分の傾きと等しいが、キャリアＪ１にはキャリアＪで現れる上昇部分が現れないため、スイッチング素子ＳLが導通する区間は制御信号ＳL，ＳL’で等しい長さで現れる。
【０１０８】
具体的には時刻ｔ6においてキャリアＪ，Ｊ１は指令値２ｄLを下抜け、時刻ｔ2，ｔ3同士の差は、時刻ｔ6，ｔ8同士の差に等しい。そしてキャリアＪ１の下降部分は、キャリアＪが一方側の極値０を採る時刻ｔ8の直前には現れるものの、時刻ｔ8の直後には現れない。よって制御信号ＳL’は制御信号ＳLに対して、位相が進み、その進む量はスイッチング素子ＳLがオンする期間の半分である。このようにしてインダクタＬbに流れる電流ｉL’が上昇する期間を時刻ｔ6〜ｔ8の間にして、そのピークの位相を電流ｉLよりも進めることができる。
【０１０９】
なお、必ずしも鋸波たるキャリアＪ１を採用しなくても、対象三角波たるキャリアＪを用いて制御信号ＳL’を得ることができる。
【０１１０】
図１１においてアップダウン信号ＵＤは、キャリアＪが上昇期間（即ち一方側の極値０から他方側の極値１）にあるときに非活性であり、下降期間であるときに活性である。また制御信号ＳL’’は、指令値２ｄLに対してキャリアＪが極値０に近い方の値を採るときに活性となる（活性／非活性はそれぞれ制御信号ＳL’’の上側／下側で表される）。
【０１１１】
そしてこれらの制御信号ＳL’’及びアップダウン信号ＵＤについて活性／不活性をそれぞれ二値論理の“Ｈ”／“Ｌ”に対応させた論理積により、制御信号ＳL’（図１１において○で囲まれた×は論理積を表す。）が活性となる区間が得られる。
【０１１２】
キャリアＪ及びアップダウン信号ＵＤを用いて制御信号ＳL’を得る場合、アップダウン信号が活性化する区間がキャリアＪの一周期の半分となるので、制御信号ＳL’によって決定されるスイッチング素子ＳLがオンする期間はキャリアＪの一周期の半分以下となる。これはキャリアＪの最大値が１であることと、制御信号ＳL’を得るために採用される指令値が指令値２ｄLであることからも当然の帰結である。しかしながら、充電付きバッファ回路５においてはｖb≦√２・ｖsの関係があることから、ｄL≦（１−１／√２）＜１／２となる。よってキャリアＪ及びアップダウン信号ＵＤを用いて制御信号ＳL’を得ることが、デューティｄLの上限を実質的に制限することはない。
【０１１３】
制御信号ＳL’はスイッチング素子ＳLのオン／オフを制御するので、制御信号ＳL’’は制御信号ＳL’の元となる原制御信号と把握することができる。
【０１１４】
降圧チョッパ６１が導通する期間は、時刻ｔ8を跨ぐので、制御信号ＳL’によってスイッチング素子ＳLがオンからオフへと遷移するタイミングは、降圧チョッパ６１が非導通となるタイミングよりも早い。
【０１１５】
なお、スイッチング素子ＳLがオフからオンへと遷移するタイミングは降圧チョッパ６１が導通するタイミングよりも遅いことが望ましいため、指令値２ｄLは指令値ｄinvよりも、キャリアＪの一方側の極値０に近いことが望ましい。
【０１１６】
図１２において、キャリアＪ２の下降部分の傾きはキャリアＪ１の下降部分における傾きの半分となるが、キャリアＪ２にはキャリアＪで現れる上昇部分が現れないため、スイッチング素子ＳLが導通する区間は制御信号ＳL，ＳL’で等しい長さで現れる。そして図１１に示された場合と同様にして、制御信号ＳL’は制御信号ＳLに対して、位相が進み、その進む量はスイッチング素子ＳLがオンする期間の半分である。よって図１１に示された場合と同様にして、インダクタＬbに流れる電流ｉL’のピークの位相を電流ｉLよりも進めることができる。
【０１１７】
なお、スイッチング素子ＳLがオフからオンへと遷移するタイミングは降圧チョッパ６１が導通するタイミングよりも遅いことが望ましいため、指令値ｄLは指令値ｄinvよりも、キャリアＪの一方側の極値０に近いことが望ましい。
【０１１８】
以上のように、制御信号ＳL’’により、キャリアＪが極値０を取る時刻ｔ8よりも前でスイッチング素子ＳLが導通し、時刻ｔ8においてスイッチング素子ＳLが非導通となる。よって、インダクタに流れる電流ｉL’がピークを採るタイミングは降圧チョッパ６１が導通する期間の中央となり、電流ｉL’が出力電圧ｖoutの波形を非対称にすることが緩和される。
【０１１９】
上述の例はいずれもキャリアＪが指令値ｄinvに対して極値０を採る側で、降圧チョッパ６１が導通する場合を例示した。しかし、キャリアＪが指令値ｄinvに対して極値１を採る側で、降圧チョッパ６１が導通する場合であっても、上記実施の形態は適用できる。即ち、このような場合には、指令値２ｄLに対してキャリアＪ１が極値１に近い方の値を採るときに、あるいは指令値ｄLに対してキャリアＪ２が極値１に近い方の値を採るときに、スイッチング素子ＳLが導通する。
【０１２０】
但し、キャリアＪ１，Ｊ２はいずれも、キャリアＪが極値１を採るタイミングで極値をとる。当該タイミングにおいて、キャリアＪ１は、キャリアＪの上述した一方側の極値１に近い方の極値１から遠い方の極値−１へと遷移する。また同様に、キャリアＪ２は、キャリアＪの上述した一方側の極値１に近い方の極値１から遠い方の極値０へと遷移する。
【０１２１】
そしてキャリアＪ１を採用する代わりにキャリアＪとアップダウン信号ＵＤとを用いる場合には、アップダウン信号ＵＤの活性／不活性を逆に採用すればよい。即ちアップダウン信号ＵＤは、キャリアＪ１がその一方側の極値１から他方側の極値０に向かう下降期間において非活性であり、キャリアＪ１がその他方側の極値０から一方側の極値１に向かう上昇期間において活性となる。また、指令値２ｄLの代わりに、指令値ｄLと上述の一方側の極値１との差の二倍である、指令値２（１−ｄL）が採用される。
【０１２２】
図１３及び図１４は上述のようにキャリアＪが指令値ｄinvに対して極値１を採る側で、降圧チョッパ６１が導通する場合に適合させて、それぞれ図１１及び図１２に示された場合を変形した場合を示す。
【０１２３】
図１５乃至図１７は、本実施の形態で紹介された直接形電力変換装置を制御する制御信号を生成する制御信号生成装置の構成を示すブロック図である。図１に示された電圧形インバータ６のスイッチング素子Ｓyp，Ｓynは、同じ符号を用いて、信号Ｓyp，Ｓynによって導通／非導通が制御されるとして表した。また、図２を参照して、スイッチング素子Ｓinvは、同じ符号を用いて、信号Ｓyp，Ｓynによって導通／非導通が制御されるとして表した。
【０１２４】
上述のように図１に示された直接形電力変換装置では三相の電圧形インバータ６が例示されており、これは図２では降圧チョッパ６１として示されている。信号Ｓinvから信号Ｓyp，Ｓynを、負荷７に流れる電流、負荷７の駆動状況（例えば三相モータの回転速度）に基づいて生成することは周知の技術であるので、以下では詳細を省略する。
【０１２５】
同様にして、負荷７に流れる電流、負荷７の駆動状況に基づいて各デューティｄL，ｄinvを生成することも、非特許文献２等で公知の技術を採用して実現できるので、以下では詳細を省略する。
【０１２６】
図１５は、図１１に示された制御信号ＳL’を生成するに際し、鋸波を用いない場合のブロック図である。
【０１２７】
キャリア生成部１０５は対称三角波のキャリアＪ（例えば最大値及び最小値としてそれぞれ１，０を採る）を生成して出力する。アップダウン信号生成部１０６は、キャリアＪが下降しているときに活性となるアップダウン信号ＵＤを生成して出力する。
【０１２８】
スイッチングデューティ生成部１０１は、公知の技術を用いて、デューティｄLを生成する。デューティｄLは、スイッチング素子ＳLのオン／オフについてキャリアＪを採用したときに、指令値として採用されるべき値である。
【０１２９】
演算器１０２はデューティｄLから指令値２ｄL又は指令値２（１−ｄL）を生成する。比較器１０３は指令値２ｄLとキャリアＪとを比較し、キャリアＪが指令値２ｄLよりも小さい（あるいは以下となる）ときに活性となる制御信号ＳL’’を生成して出力する。
【０１３０】
論理積生成部１０４は、制御信号ＳL’’及びアップダウン信号ＵＤについて活性／不活性をそれぞれ二値論理の“Ｈ”／“Ｌ”に対応させた論理積が“Ｈ”のときに活性となる制御信号ＳL’を生成して出力する。制御信号ＳL’はスイッチング素子ＳLに与えられ、制御信号ＳL’の活性／非活性に応じてそれぞれスイッチング素子ＳLがオン／オフする。
【０１３１】
インバータデューティ生成部１０７はキャリアＪに対する指令値となるデューティｄinvを生成して出力する。比較器１０８はデューティｄinvとキャリアＪとを比較し、キャリアＪがデューティｄLよりも小さい（あるいは以下となる）ときに活性となる信号Ｓinvを生成して出力する。論理演算部１０９は信号Ｓinvを入力し、これと負荷７に流れる電流、負荷７の駆動状況とに基づいて、信号Ｓyp，Ｓynを生成して出力する。かかる観点から、信号Ｓinvは、電圧形インバータ６を制御する信号Ｓyp，Ｓynの元となる、原制御信号であると把握することができる。
【０１３２】
図１３に示された方法で制御信号ＳL’を生成する場合には、演算部１０２がデューティｄLから指令値２（１−ｄL）を生成して出力する。この場合には図１５で説明された場合とは、比較器１０３，１０８において比較の大小関係が逆転し、アップダウン信号ＵＤの活性／非活性の区間が入れ替わる。
【０１３３】
図１６は、図１１に示された制御信号ＳL’を生成するに際し、鋸波を用いる場合のブロック図である。ここで示される構成では、アップダウン信号生成部１０６は用いられず、第２キャリア生成部１１０が用いられる。
【０１３４】
第２キャリア生成部１１０は、対象三角波のキャリアＪを入力し、鋸波のキャリアＪ１を生成する。そして比較器１０３は指令値２ｄLとキャリアＪ１とを比較し、キャリアＪ１が指令値２ｄLよりも小さい（あるいは以下となる）ときに活性となる制御信号ＳL’を生成して出力する。
【０１３５】
図１３に示された方法で制御信号ＳL’を生成する場合には、演算部１０２がデューティｄLから指令値２（１−ｄL）を生成して出力する。この場合には図１６で説明された場合とは、比較器１０３，１０８において比較の大小関係が逆転し、キャリアＪ１の波形も異なる。
【０１３６】
図１７は、図１２に示された制御信号ＳL’を生成するに際し、鋸波を用いる場合のブロック図である。ここで示される構成では、演算器１０２は用いられず、第２キャリア生成部１１０はキャリアＪ２を生成して出力する。そして比較器１０３はデューティｄLを指令としてキャリアＪ２と比較し、キャリアＪ２が指令値ｄLよりも小さい（あるいは以下となる）ときに活性となる制御信号ＳL’を生成して出力する。
【０１３７】
図１４に示された方法で制御信号ＳL’を生成する場合には、図１７で説明された場合とは、比較器１０３，１０８において比較の大小関係が逆転し、キャリアＪ２の波形も異なる。
【０１３８】
第２の実施の形態．
コンデンサＣfの両端電圧ｖcの非対称性を緩和するには、インダクタＬbに流れる電流ｉLのリプルを小さくすることが望ましい。これは例えば電流ｉLが連続となる動作（即ち充電回路５ｂとコンデンサＣbとで構成される昇圧チョッパにおける連続モード）が採用されることで実現できる。
【０１３９】
図１８及び図１９は昇圧チョッパにおけるスイッチング周波数を高めて電流ｉＬが連続となる場合の、直接形電力変換装置の諸値、即ち電流ｉL，ｉinv、ｉcnv，ｉs、ｉc、出力電圧ｖout及び電圧ｖrを、それぞれ示すグラフである。図１９は図１８の中央近傍を拡大して示している。図６や図８に示された出力電圧ｖoutに対して、図１９に示された出力電圧ｖoutは変動の対称性が高く、しかも変動幅が小さくなっていることが分かる。
【０１４０】
しかしながら昇圧チョッパにおける周波数を高めると、充電付きバッファ回路５におけるスイッチング回数が増大する。そしてスイッチング回数が増大するとスイッチング損失が増加し、これは効率の低下を招来する。
【０１４１】
他方、フィルタ２が商用単相交流電源１とダイオードブリッジ３との間に介在することに着目すると、キャリア周波数を高くせず電流ｉLのリプルが大きくても、インダクタＬfに流れる交流電流ｉr（図５〜図８、図１８、図１９においては等価回路２での表現に鑑みて電流ｉsとして示される）のリプルは低減できる。
【０１４２】
上記の点に鑑みれば、電流ｉLを必ずしも連続としなくても、電圧形インバータ６が動作するデューティ（単に「インバータデューティ」とも称す）の範囲（電圧形インバータ６に対応して図２で示された降圧チョッパ６１のデューティｄinvが採用する範囲）において、全体的に出力電圧誤差を低減することが望ましい。換言すれば、本実施の形態ではインバータデューティが採る範囲において、電流ｉLが連続となる領域と不連続となる領域とが併存する。
【０１４３】
具体的には、後記する理由により、出力電圧誤差が最大値を採るインバータデューティよりも小さいインバータデューティで電圧形インバータ６が動作するときには電流ｉLは不連続となる。また出力電圧誤差が最大値を採るインバータデューティよりも小さいインバータデューティで電圧形インバータ６が動作するときには電流ｉLは連続となる。
【０１４４】
図２０は負荷７の大きさ及びキャリア周波数を固定した場合の、出力電圧誤差のデューティｄinvへの依存性を示すグラフである。但し、曲線Ｋ１０１，Ｋ１０２，Ｋ１０３は、それぞれインダクタＬbのインダクタンス（以下、単に「インダクタンスＬb」とも称す）が１ｍＨ、１．５ｍＨ、２ｍＨの場合を示す。
【０１４５】
このように、インダクタンスＬbが大きいほど、出力電圧誤差は低く、かつ出力電圧誤差の最大値をとるデューティｄinvは小さい。よってデューティｄinvの全範囲（約０〜約１）で出力電圧誤差が平均的な値を得るには、デューティｄinvが０．５付近で出力電圧誤差が最大値をとることが望ましい。図２０に即して言えば、インダクタンス値は２ｍＨに設定することが望ましい。
【０１４６】
図２１は負荷７が小さく、図２の等価回路でいう電流ｉdcが小さい場合の、出力電圧誤差のデューティｄinvへの依存性を示すグラフである。図２１で示される場合の負荷の大きさは、図２０に示された場合の半分である。曲線Ｋ２０１，Ｋ２０２，Ｋ２０３は、それぞれインダクタンスＬbが１ｍＨ、１．５ｍＨ、２ｍＨの場合を示す。但し負荷の大きさは図２０に示された場合の半分である。
【０１４７】
図２２は負荷７が大きく、図２の等価回路でいう電流ｉdcが大きい場合の、出力電圧誤差のデューティｄinvへの依存性を示すグラフである。図２２で示される場合の負荷の大きさは、図２０に示された場合の二倍である。曲線Ｋ３０１，Ｋ３０２，Ｋ３０３は、それぞれインダクタンスＬbが１ｍＨ、１．５ｍＨ、２ｍＨの場合を示す。
【０１４８】
図２０乃至図２２を比較して分かるように、出力電圧誤差が最大値をとるデューティｄinvは負荷７の大きさに依存する。負荷が小さい場合には充電付きバッファ回路５に入力する電流ｉinvも小さくなるので、デューティｄinvが０．５付近で出力電圧誤差が最大値をとるためには、インダクタンスは２ｍＨという（図２０に示された場合と同程度の）大きな値を選定する。負荷が大きい場合には電流ｉinvも大きくなるので、デューティｄinvが０．５付近で出力電圧誤差が最大値をとるためには、インダクタンスは（図２０に示された場合と比較して）１．５ｍＨという小さな値を選定する。
【０１４９】
このように負荷７が大きいほどインダクタンスＬbを小さく設計することにより、デューティｄinvの全範囲（約０〜約１）で出力電圧誤差が平均的な値を得ることができる。これは出力電圧誤差を推測して電圧形インバータ６の制御を行うことが容易であるという観点で望ましい。
【０１５０】
デューティｄLは、昇圧チョッパの不連続モードにおいて、充電付きバッファ回路５に入力する直流リンク電圧ｖdcとコンデンサＣbの電圧ｖbに依存するだけではなく、インダクタＬbに流れる電流ｉLの平方根に比例する（例えば非特許文献２参照）。他方、連続モードにおいてはデューティｄLは値（ｖb−ｖdc）／ｖbをとり、電流ｉLには依存しない。
【０１５１】
デューティｄinvが増大して電流ｉinvが増大すると電流ｉLも増大し、デューティｄLも増大する。よって不連続モードではスイッチＳinvがオンする期間中、電流ｉLが上昇し続けるため、直流リンク電圧ｖdcが下降する。これにより、直流リンク電圧ｖdc、ひいては電圧ｖoutのパルスの対称性が崩れて出力電圧誤差が増加する。そして電流ｉLの波高値はデューティｄLが増大して昇圧チョッパの動作が連続モードに移るまで上昇するので、デューティｄLが増大すると出力電圧誤差は増加する。
【０１５２】
デューティｄLが増大して昇圧チョッパの動作が連続モードへ以降すると、昇圧チョッパのデューティｄLは電流ｉLに依存せず、従ってデューティｄinvにも依存しないため、デューティｄinvの増加に伴って電流ｉinvが増大しても電流ｉLが下降する。これにより、デューティｄinvの増加に伴って直流リンク電圧ｖdcのリプルの対称性が向上し、出力電圧誤差が減少する。
【０１５３】
また、デューティｄLが電流ｉLに依存しないため、電流ｉinvのリプルの振幅も一定となることから、デューティｄinvの増加に伴って電流ｉinvが増加するほど、電圧誤差は低下することになる。
【０１５４】
コンデンサＣbの電圧ｖbが、商用交流電源１から得られる交流電圧の波高値ｖsの√２〜２倍にまで昇圧して充電される場合が通常であることに鑑みれば、連続モードではデューティｄLは、１−（１／√２）〜１−（１／２）、即ち０．３〜０．５程度になる。よってこの観点からも、昇圧チョッパの動作が連続モード／不連続モードのいずれで動作するかの境界となるデューティｄinvが０．５を採ることが望ましい。
【０１５５】
図２３及び図２４は図２０に示されたグラフＫ１０３について（即ちインダクタンスが２ｍＨであって）、デューティｄinvが０．５であるときの、直接形電力変換装置の諸値、即ち電流ｉL，ｉinv、ｉcnv，ｉs、ｉc、出力電圧ｖout及び電圧ｖrを、それぞれ示している。図２４は図２３の中央近傍を拡大して示している。電流ｉLは、その波形から、連続して流れる態様と、不連続で流れる態様との境界近傍の態様を示すことがわかる。
【０１５６】
図２５及び図２６は図２０に示されたグラフＫ１０３について、デューティｄinvが１であるときの電流ｉL，ｉinv、ｉcnv，ｉs、ｉc、出力電圧ｖout及び電圧ｖrを、それぞれ示している。図２６は図２５の中央近傍を拡大して示している。電流ｉLは、その波形から、連続して流れる態様を示すことがわかる。
【０１５７】
図２４と図２６の出力電圧ｖoutの比較により、デューティｄinvが大きいほど、出力電圧ｖoutの波形の対称性が改善されていることがわかる。これは上述のように、電流ｉLが連続して流れる領域では、電流ｉinvが増大しても電流ｉLのリプルは増大しないことによる。
【０１５８】
このように、昇圧チョッパの動作が連続モード／不連続モードのいずれで動作するかの境界となるデューティｄinvが０．５を採ることを容易にする観点からは、負荷７が大きいほどインダクタンスＬbを小さく選定して設計することが望ましい。
【０１５９】
もちろん、上述の効率の低下について、要求される制限を緩和すれば、負荷７が大きいほど昇圧チョッパの周波数を大きくしてもよい。電流ｉLのリプルの振幅は当該周波数に対して反比例するからである。
【０１６０】
第３の実施の形態．
第１及び第２の実施の形態では、電流ｉLが電流ｉcnvから分岐していたため、電流ｉcnvを出力していたダイオードブリッジ３に対して入力される電流ｉcに影響を与えていた。そして電流ｉcはコンデンサＣfを流れるので、電流ｉcの波形の変動は、コンデンサＣfの両端電圧ｖcに、引いては直流リンク電圧ｖdc、出力電圧ｖoutの波形の対称性に影響を与えていた。
【０１６１】
本実施の形態では、電流ｉLを電流ｉcnvから分岐させず、入力端子Ｐ1に入力する交流電流ｉrから分岐させることにより、電流ｉLの変動がコンデンサＣfの両端電圧ｖcに、引いては直流リンク電圧ｖdc、出力電圧ｖoutの波形の対称性に影響を与えない技術を示す。
【０１６２】
図２７は本実施の形態にかかる直接形電力変換装置たる単相／三相変換装置の構成を示す回路図である。図中、ローパスフィルタ２、ダイオードブリッジ３、バッファ回路５ａ、電圧形インバータ６及び負荷７は、図１に示されたものと同一であるので、詳細な説明は省略する。また図の簡単のため、電圧形インバータ６及び負荷７は単にブロックとして示した。
【０１６３】
但し当該実施の形態では、図１に示された充電回路５ｂに代えて、充電回路５ｃが設けられている。充電回路５ｃはローパスフィルタ２を介さずに商用単相交流電源１側に接続される。これにより、電流ｉsはインダクタＬfを流れる電流とは一致しない。
【０１６４】
充電回路５ｃはダイオードブリッジ５１と、チョッパ回路５２とを有している。ダイオードブリッジ５１は入力端子Ｐ1，Ｐ2から入力された交流を全波整流して出力される電圧ｖr（電圧ｖrについては図２の説明を参照）を出力する。ここでは具体的な例として、ダイオードブリッジ５１はダイオードＤ1p，Ｄ1n，Ｄ2p，Ｄ2nを備えており、ダイオードＤ1pのアノード及びダイオードＤ1nのカソードが入力端子Ｐ1に、ダイオードＤ2pのアノード及びダイオードＤ2nのカソードが入力端子Ｐ2に、それぞれ接続されている。電圧ｖrは、ダイオードＤ1pのカソードとダイオードＤ2pのカソードとの接続点を高電位側として、ダイオードＤ1nのアノードとダイオードＤ2nのアノードとの接続点を低電位側として、これら一対の接続点の間から出力される。
【０１６５】
チョッパ回路５２は電圧ｖrをチョッピングしてコンデンサＣbを充電する。つまりチョッパ回路５２はコンデンサＣbとともに昇圧チョッパを構成する。
【０１６６】
チョッパ回路５２はインダクタＬｂ１，Ｌｂ２、スイッチング素子ＳＬ、ダイオードＤｂ１，Ｄｂ２を備えている。インダクタＬｂ１の一端はダイオードＤ１ｐのカソードとダイオードＤ２ｐのカソードとに接続され、インダクタＬｂ２の一端はダイオードＤ１ｎのアノードとダイオードＤ２ｎのアノードとに接続される。そしてインダクタＬｂ１の他端はダイオードＤｂ１のアノードに、インダクタＬｂ２の他端はダイオードＤｂ２のカソードに、それぞれ接続される。スイッチング素子ＳＬはダイオードＤｂ１のアノードとダイオードＤｂ２のカソードの間に接続される。かかる接続態様は、スイッチング素子ＳＬの一対の端がそれぞれインダクタＬｂ１，Ｌｂ２を介してダイオードブリッジ５１の出力側に接続される、と把握することもできる。
【０１６７】
ダイオードＤb1のカソードは、スイッチング素子ＳcとコンデンサＣbとの接続点に接続される。これによりコンデンサＣbは二つのインダクタＬb1，Ｌb2及び二つのダイオードＤb1，Ｄb2を経由して、充電回路５ｃによって充電される。
【０１６８】
図２８は図２７に示された回路の等価回路を示す回路図であり、降圧チョッパ６１及び電流源７１については図２の説明において示した通りである。また、図２８においてインダクタＬbはインダクタＬb1，Ｌb2の直列接続を表し、ダイオードＤbはダイオードＤb1，Ｄb2の直列接続を表している。
【０１６９】
図２９及び図３０は、図２８に示された等価回路についてシミュレーションされた結果を示すグラフである。図５と同様に、第１段目には電流ｉL，ｉinvを、第２段目には、電流ｉcnv，ｉsを、第３段目には電流ｉcを、第４段目には出力電圧ｖout及び電圧ｖrを、それぞれ示している。図３０は図２９の中央近傍を拡大して示している。
【０１７０】
当該実施の形態ではこのように、電流ｉcは電流ｉcnvには依存するものの、コンデンサＣbの充電にかかる電流ｉLの影響を受けないので、電圧ｖc（図２７参照）や直流リンク電圧ｖdc（図２８参照）が傾斜する部分の波形の対称性が改善される。これは出力電圧ｖoutの波形の非対称性を緩和し、ひいては出力電圧誤差を低減する。
【０１７１】
なお、図２８の等価回路の見かけ上、図２７の回路においてインダクタＬb2あるいはダイオードＤb2の意義が理解しにくいため、以下に説明する。
【０１７２】
図３１は図２７の構成に対して、充電回路５ｃを充電回路５ｄに置換した構成を示す。充電回路５ｄは充電回路５ｃからインダクタＬb2、ダイオードＤb2を除去した構成を有している。コンデンサＣfの両端電圧ｖcが正の場合（即ち入力端Ｐrの電位が入力端Ｐsの電位よりも高い場合）、電圧形インバータ６から商用単相交流電源１へ向かって流れる電流は、実線で示されるように、ダイオードブリッジ５１においてはダイオードＤ２ｎを、ダイオードブリッジ３においてはダイオードＤsnを、それぞれ経由する。
【０１７３】
しかしながら両端電圧ｖcが負の場合（即ち入力端Ｐrの電位が入力端Ｐsの電位よりも低い場合）、電圧形インバータ６から商用単相交流電源１へ向かって流れる電流は、破線で示されるように、ダイオードブリッジ５１においてはダイオードＤ１ｎを経由するものの、ダイオードブリッジ３を流れない。これは直流電源線ＬＬから見て商用単相交流電源１へ向かう経路において、ダイオードブリッジ３を経由する経路はフィルタ２のインダクタＬfを経由することになり、ダイオードブリッジ５１を経由する経路と比較してインピーダンスが高くなるからである。しかも両端電圧ｖcが負の場合に電圧形インバータ６へ向かって商用単相交流電源１から流れる電流はインダクタＬfを経由しない。
【０１７４】
このように、両端電圧ｖcが負となる期間に商用単相交流電源１と電圧形インバータ６との間を流れる電流がフィルタ２を経由しなくなると、当該期間において電圧形インバータ６のスイッチングに伴うキャリア電流成分が商用単相交流電源１へと伝搬してしまい、電源環境の観点から望ましくない。よって充電回路５ｃがインダクタＬb2を有し（更に望ましくはインダクタＬb2のインダクタンスがインダクタＬfのインダクタンスよりも大きく）、両端電圧ｖcが負の場合にも電圧形インバータ６へ向かって商用単相交流電源１から流れる電流がインダクタＬfを経由することが望ましい。もちろん、図２８の等価回路からも理解されるように、充電回路５ｃにインダクタＬb2、ダイオードＤb2が設けられなくても、直流リンク電圧ｖdcが傾斜する部分の波形の対称性は改善される。
【０１７５】
図３２は図２７の構成に対して、充電回路５ｃを充電回路５ｅに置換した構成を示す。充電回路５ｅは充電回路５ｃからダイオードＤb2を除去した構成を有している。このような構成においてスイッチング素子ＳLがオンするとき、インダクタＬb1を流れる電流は商用単相交流電源１へ向かって流れるに際して、ダイオードブリッジ５１を経由せず、ダイオードブリッジ３のダイオードＤsn、Ｄrnを経由する。これは直流電源線ＬＬから見て商用単相交流電源１へ向かう電流が流れる経路において、ダイオードブリッジ５１を経由する経路はフィルタ２のインダクタＬb2を経由することになり、ダイオードブリッジ５１を経由する経路と比較して、特に両端電圧ｖcが正の場合にはインピーダンスが高くなるからである。フィルタ２において要求されるインダクタＬfのインダクタンスよりも、昇圧チョッパにおいて要求されるインダクタＬb2のインダクタンスの方が大きいことが通常であることに鑑みれば、上記の現象は両端電圧ｖcが負の場合にも発生する。
【０１７６】
このように、充電回路５ｃにおいてインダクタＬb2に電流が流れなくなると、昇圧チョッパにおけるインダクタンス値にインダクタＬb2が寄与しなくなり、電流ｉLのリプルが増大してしまう。これは直流リンク電圧ｖdcが傾斜する部分の波形の対称性を改善する観点からは望ましくない。よって充電回路５ｃがインダクタＬb2のみならずダイオードＤb2をも有することが望ましい。もちろん、図２８の等価回路からも理解されるように、充電回路５ｃにダイオードＤb2が設けられなくても、直流リンク電圧ｖdcが傾斜する部分の波形の対称性は改善されるし、図３１に示された回路と比較すると、インダクタＬb2が設けられていることによりキャリア電流成分の流出を回避し易い。
【０１７７】
図３３は、図３１と同様に充電回路５ｄが採用された場合に、フィルタ２が更にインダクタＬｆ２を有する場合の構成を示している。かかる構成では両端電圧ｖｃが負となる期間にもインダクタＬｆ２とコンデンサＣｆによるフィルタリングが可能となり、図３１の構成で示された問題点は緩和される。しかしながら両端電圧ｖｃが正／負となる期間でフィルタ機能に寄与するのはそれぞれインダクタＬｆ／インダクタＬｆ２であり、構成が冗長となっている。換言すればフィルタ２におけるインダクタＬｆ，Ｌｆ２は、図２７に示された構成と比較してそれぞれ利用率が半分になっている。
【０１７８】
以上のことから、充電回路５ｄ，５ｅと比較して、インダクタＬb2及びダイオードＤb2が追加されている充電回路５ｃを採用することが望ましい。
【符号の説明】
【０１７９】
１  商用単相交流電源
２  ローパスフィルタ
３  ダイオードブリッジ
４  直流リンク
５  充電つきバッファ回路
５ａ  バッファ回路
５ｂ  充電回路
７  負荷
Ｃb  コンデンサ
ｄL  デューティ（指令値）
Ｄb  ダイオード
Ｊ，Ｊ１，Ｊ２  キャリア
ＬＨ，ＬＬ  直流電源線
Ｌb  インダクタ
Ｓc，ＳL  スイッチング素子
１０１  スイッチングデューティ生成部
１０２  演算器
１０３，１０８  比較器
１０４  論理積生成部
１０５  キャリア生成部
１０６  アップダウン信号生成部
１０７  インバータデューティ生成部
１０９  論理演算部
【図１】
0005381970.tif 000002
【図２】
0005381970.tif 000003
【図３】
0005381970.tif 000004
【図４】
0005381970.tif 000005
【図５】
0005381970.tif 000006
【図６】
0005381970.tif 000007
【図７】
0005381970.tif 000008
【図８】
0005381970.tif 000009
【図９】
0005381970.tif 000010
【図１０】
0005381970.tif 000011
【図１１】
0005381970.tif 000012
【図１２】
0005381970.tif 000013
【図１３】
0005381970.tif 000014
【図１４】
0005381970.tif 000015
【図１５】
0005381970.tif 000016
【図１６】
0005381970.tif 000017
【図１７】
0005381970.tif 000018
【図１８】
0005381970.tif 000019
【図１９】
0005381970.tif 000020
【図２０】
0005381970.tif 000021
【図２１】
0005381970.tif 000022
【図２２】
0005381970.tif 000023
【図２３】
0005381970.tif 000024
【図２４】
0005381970.tif 000025
【図２５】
0005381970.tif 000026
【図２６】
0005381970.tif 000027
【図２７】
0005381970.tif 000028
【図２８】
0005381970.tif 000029
【図２９】
0005381970.tif 000030
【図３０】
0005381970.tif 000031
【図３１】
0005381970.tif 000032
【図３２】
0005381970.tif 000033
【図３３】
0005381970.tif 000034