(57)【要約】  本発明に係る半導体集積回路は、酸化物抵抗変化素子１０と、酸化物抵抗変化素子１０に書き込み電流ＩＷ０，ＩＷ１を供給する定電流源回路２０と、書き込み電流ＩＷ０，ＩＷ１が流れる経路の電圧をクランプする電圧クランパ３０と、を備える。電圧クランパ３０は、定電流源回路２０と酸化物抵抗変化素子１０との間の経路に対して並列に設けられる。
2008120480.tif 000002
【特許請求の範囲】
【請求項１】
酸化物抵抗変化素子と、
前記酸化物抵抗変化素子に書き込み電流を供給する定電流源回路と、
前記書き込み電流が流れる経路の電圧をクランプする電圧クランパと
を備え、
前記電圧クランパは、前記定電流源回路と前記酸化物抵抗変化素子との間の前記経路に対して並列に設けられた
半導体集積回路。
【請求項２】
請求の範囲１に記載の半導体集積回路であって、
前記酸化物抵抗変化素子の状態は、
抵抗値が第１抵抗値である第１状態と、
抵抗値が前記第１抵抗値より大きい第２抵抗値である第２状態と
を含み、
前記第１状態から前記第２状態への遷移時、前記定電流源回路は、第１書き込み電流を前記酸化物抵抗変化素子に供給し、
前記第２状態から前記第１状態への遷移時、前記定電流源回路は、第２書き込み電流を前記酸化物抵抗変化素子に供給し、
前記電圧クランパは、前記第１状態から前記第２状態への遷移時にのみ、前記経路の電圧をクランプする
半導体集積回路。
【請求項３】
請求の範囲２に記載の半導体集積回路であって、
前記定電流源回路と前記酸化物抵抗変化素子との間に介在するセレクタを更に備え、
前記定電流源回路は、
前記第１書き込み電流を生成する第１定電流源と、
前記第２書き込み電流を生成する第２定電流源と
を含み、
前記セレクタは、前記第１書き込み電流及び前記第２書き込み電流のいずれかを前記酸化物抵抗素子に供給し、
前記電圧クランパは、前記第１定電流源と前記セレクタとの間のノードに接続された
半導体集積回路。
【請求項４】
請求の範囲２に記載の半導体集積回路であって、
前記経路上のノードと前記電圧クランパとの間に介在する選択接続回路を更に備え、
前記選択接続回路は、前記第１状態から前記第２状態への遷移時にのみ、前記ノードと前記電圧クランパとを電気的に接続する
半導体集積回路。
【請求項５】
請求の範囲１乃至４のいずれかに記載の半導体集積回路であって、
前記酸化物抵抗変化素子と前記電圧クランパとの間の配線長は、前記定電流源回路と前記電圧クランパとの間の配線長より短い
半導体集積回路。
【請求項６】
請求の範囲１乃至５のいずれかに記載の半導体集積回路であって、
前記書き込み電流の大きさは、動作温度に応じて制御される
半導体集積回路。
【請求項７】
請求の範囲１乃至６のいずれかに記載の半導体集積回路であって、
前記酸化物抵抗変化素子は、論理回路内のスイッチを構成する
半導体集積回路。
【請求項８】
請求の範囲１乃至７のいずれかに記載の半導体集積回路であって、
前記経路に接続されたブースト回路を更に備え、
前記ブースト回路は、前記書き込み電流の供給の開始直後に、前記経路の寄生容量を充電するブースト電流を前記経路に供給する
半導体集積回路。
【請求項９】
請求の範囲１乃至７のいずれかに記載の半導体集積回路であって、
前記経路に接続された複数のブースト回路を更に備え、
前記複数のブースト回路の各々は、前記書き込み電流の供給の開始直後に、前記経路の寄生容量を充電するブースト電流を前記経路に供給し、
前記複数のブースト回路は、時分割で活性化される
半導体集積回路。
【請求項１０】
請求の範囲８又は９に記載の半導体集積回路であって、
前記書き込み電流の大きさ及び前記ブースト電流の大きさは、動作温度に応じて制御される
半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物抵抗変化素子を備える半導体集積回路に関する。
本出願は、２００７年３月２９日に出願された日本国特許出願２００７−０８８０８１を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【背景技術】
【０００２】
近年、携帯電話等の急速な普及により、不揮発、大記憶容量、低電圧動作、低消費電力特性を持つメモリの需要が高まっている。これらの特性を備えた次世代メモリとして、酸化物抵抗変化素子を記憶素子として利用するＲｅＲＡＭ（Resistance RAM)が着目されている。【０００３】
図１は、典型的な酸化物抵抗変化素子１０を示している。酸化物抵抗変化素子１０は、金属酸化膜１１が上部電極１２と下部電極１３に挟まれた構造を有している。金属酸化膜１１は、例えば、遷移金属酸化物であるＴｉＯＮやＮｉＯで形成される。Ｈｏｓｏｉ  Ｙ．  ｅｔ  ａｌ．，“Ｈｉｇｈ  Ｓｐｅｅｄ  Ｕｎｉｐｏｌａｒ  Ｓｗｉｔｃｈｉｎｇ  Ｒｅｓｉｓｔａｎｃｅ  ＲＡＭ  （ＲＲＡＭ）  Ｔｅｃｈｎｏｌｏｇｙ”，ＩＥＤＭ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ，１３  Ｄｅｃ．  ２００６，ｐｐ．７９３−７９６に記載された構造では、金属酸化膜１１はＴｉＯＮで形成され、上部電極１２及び下部電極１３はＴｉＮで形成されている。【０００４】
このような構造を有する酸化物抵抗変化素子１０では、電極１２、１３間に電圧パルスを印加することにより、金属酸化膜１１の電気抵抗を可逆的に数桁変化させることができる。具体的には、酸化物抵抗変化素子１０は、「低抵抗状態（金属状態）」と「高抵抗状態（絶縁体状態）」の２つの状態を持ち得る。低抵抗状態の酸化物抵抗変化素子１０は、第１書き込み電圧が印加されると、高抵抗状態に遷移する。逆に、高抵抗状態の酸化物抵抗変化素子１０は、第２書き込み電圧が印加されると、低抵抗状態に遷移する。このように、酸化物抵抗変化素子１０は、記録層として機能する金属酸化膜１１の電気抵抗の変化を利用してデータを不揮発的に記憶する。例えば、低抵抗状態はデータ“１”に対応付けられ、高抵抗状態はデータ“０”に対応付けられる。【０００５】
図２は、酸化物抵抗変化素子１０に対する書き込み回路の構成を示している。第１書き込み電圧源１０１は、データ“０”書き込み用の書き込み電圧Ｖ０を生成する。一方、第２書き込み電圧源１０２は、データ“１”書き込み用の書き込み電圧Ｖ１を生成する。セレクタ１０３は、書き込みデータに応じて、書き込み電圧Ｖ０あるいはＶ１を選択する。その結果、書き込み電圧Ｖ０あるいはＶ１が酸化物抵抗変化素子１０に印加され、書き込みデータが書き込まれる。また、図２において、第２書き込み電圧源１０２とセレクタ１０３との間には、電流クランパ１０４が直列に接続されている。上記文献では、直列抵抗が挿入されている。【０００６】
図３は、図２で示された書き込み回路によるデータ書き込みを概念的に説明するための図である。図３中の各グラフにおいて、横軸は、酸化物抵抗変化素子１０に印加される電圧を表し、縦軸は、酸化物抵抗変化素子１０に流れる電流を示している。また、破線は、データ“１”状態（低抵抗状態）及びデータ“０”状態（高抵抗状態）のそれぞれでのＩＶ特性を示している。データ“０”状態での抵抗値はデータ“１”状態の抵抗値より大きいため、同じ電圧が印加される場合、流れる電流はデータ“０”状態の方が小さくなる。【０００７】
データ“０”の書き込み時には、書き込み電圧Ｖ０が印加される。データ“１”状態の酸化物抵抗変化素子１０に書き込み電圧Ｖ０が印加されると、その状態はデータ“０”状態に遷移する。このときに流れる電流の最大値はＩａである。状態がデータ“０”状態（高抵抗状態）に遷移する際、流れる電流は減少する。【０００８】
データ“１”の書き込み時には、書き込み電圧Ｖ１が印加される。書き込み電圧Ｖ１は書き込み電圧Ｖ０より大きい（Ｖ１＞Ｖ０）。データ“０”状態の酸化物抵抗変化素子１０に書き込み電圧Ｖ１が印加されると、その状態はデータ“１”状態に遷移する。状態がデータ“１”状態（低抵抗状態）に遷移する際、流れる電流は増加する。このとき、書き込み電圧Ｖ１が書き込み電圧Ｖ０より大きいため、非常に大きな電流が流れ、酸化物抵抗変化素子１０が破壊される恐れがある。それを防ぐために、図２で示されたように、電流クランパ１０４が、第２書き込み電圧源１０２とセレクタ１０３との間に直列的に接続されている。この電流クランパ１０４により、データ“１”書き込み時に流れる電流が最大Ｉｂ（Ｉｂ＜Ｉａ）に抑えられている。また、これにより、状態がデータ“０”状態とデータ“１”状態の間を往復することも防止される。【０００９】
尚、データ読み出し時には、読み出し電圧ＶＲが印加される。この読み出し電圧ＶＲに応答して流れる電流値の大きさから、酸化物抵抗変化素子１０の抵抗値、すなわち、データを検出することができる。データ読み出し時にデータ書き込みが行われないように、読み出し電圧ＶＲは、書き込み電圧Ｖ０、Ｖ１よりも小さく設定される。
【発明の開示】
【００１０】
本願発明者は、次の点に着目した。書き込みが発生する書き込み電圧は、酸化物抵抗変化素子によってばらつく。また、書き込みが発生する書き込み電圧は、温度依存性やパルス幅依存性も有する。従って、書き込み電圧を正確に制御する必要がある。しかしながら、上述の通り電流クランパが書き込み電圧源と酸化物抵抗変化素子との間に直列に接続される場合、その電流クランパはその性質上、書き込み電圧の精度に影響を及ぼす。このことは、書き込み動作を不安定化させる。酸化物抵抗変化素子に対する書き込み動作を安定化することができる技術が望まれる。
【００１１】
本発明の一実施の形態に係る半導体集積回路は、酸化物抵抗変化素子と、酸化物抵抗変化素子に書き込み電流を供給する定電流源回路と、書き込み電流が流れる経路の電圧をクランプする電圧クランパと、を備える。電圧クランパは、定電流源回路と酸化物抵抗変化素子との間の経路に対して並列に設けられる。
【００１２】
酸化物抵抗変化素子に対するデータ“０”及びデータ“１”の書き込みは、書き込み電圧ではなく書き込み電流で制御される。電圧クランパは、書き込み電流が流れる経路に対して並列的に設けることができる。従って、書き込み電流を正確に制御し、書き込み動作を安定化することが可能である。
【図面の簡単な説明】
【００１３】
【図１】図１は、典型的な酸化物抵抗変化素子の構成及び動作を示す概念図である。
【図２】図２は、酸化物抵抗変化素子に対する典型的な書き込み回路の構成を概略的に示す回路図である。
【図３】図３は、典型的な書き込み動作及び読み出し動作を説明するためのグラフ図である。
【図４】図４は、本発明に係る書き込み動作及び読み出し動作を説明するためのグラフ図である。
【図５】図５は、本発明の第１の実施の形態に係る半導体集積回路の構成を概略的に示す回路図である。
【図６】図６は、第１の実施の形態における電流源回路の構成の一例を示す回路図である。
【図７】図７は、書き込み電流に関する温度補償を説明するためのグラフ図である。
【図８】図８は、温度補償電圧生成回路の構成の一例を示す回路図である。
【図９】図９は、本発明の第２の実施の形態に係る半導体集積回路の構成を概略的に示す回路図である。
【図１０】図１０は、第２の実施の形態における電流源回路の構成の一例を示す回路図である。
【図１１】図１１は、本発明の第３の実施の形態に係る半導体集積回路の構成を概略的に示す回路図である。
【図１２】図１２は、書き込み電流の波形を示すグラフ図である。
【図１３】図１３は、本発明の第４の実施の形態に係る半導体集積回路の構成を概略的に示す回路図である。
【図１４】図１４は、第４の実施の形態における電流源回路及びブースト回路の構成の一例を示す回路図である。
【図１５】図１５は、書き込み電流及びブースト電流に関する温度補償を説明するためのグラフ図である。
【図１６】図１６は、本発明の第５の実施の形態に係る半導体集積回路の構成を概略的に示す回路図である。
【図１７】図１７は、本発明の第６の実施の形態に係る半導体集積回路の構成を概略的に示す回路図である。
【発明を実施するための最良の形態】
【００１４】
添付図面を参照して、本発明の実施の形態に係る半導体集積回路を説明する。本実施の形態に係る半導体集積回路は、酸化物抵抗変化素子を備えている。まず、本実施の形態に係る酸化物抵抗変化素子に対する書き込み原理を説明する。【００１５】
図４は、本発明に係るデータ書き込みを概念的に説明するための図であり、上述の図３に対応している。本発明によれば、酸化物抵抗変化素子に対するデータ“０”及びデータ“１”の書き込みは、書き込み電圧ではなく書き込み電流で制御される。【００１６】
データ“０”の書き込み時には、書き込み電流ＩＷ０が酸化物抵抗変化素子１０に供給される。例えば、データ“１”状態（低抵抗状態）の酸化物抵抗変化素子１０に書き込み電流ＩＷ０が流れる場合を考える。その書き込み電流ＩＷ０によって、上述の書き込み電圧Ｖ０が酸化物抵抗変化素子１０にかかると、その状態はデータ“０”状態（高抵抗状態）に遷移する。状態がデータ“０”状態に遷移すると、抵抗値が増加するため、酸化物抵抗変化素子１０に非常に大きな電圧がかかる恐れがある。それを防ぐために、本発明によれば、電圧クランパが設けられる。その電圧クランパは、書き込み電流ＩＷ０が流れる経路の電圧をクランプする。例えば図４において、酸化物抵抗変化素子１０にかかる電圧は、電圧Ｖａ（Ｖ０＜Ｖａ＜Ｖ１）程度に抑えられている。また、これにより、状態がデータ“０”状態とデータ“１”状態の間を往復することも防止される。【００１７】
データ“１”の書き込み時には、書き込み電流ＩＷ１が酸化物抵抗変化素子１０に供給される。書き込み電流ＩＷ１は書き込み電流ＩＷ０より小さい（ＩＷ１＜ＩＷ０）。例えば、データ“０”状態（高抵抗状態）の酸化物抵抗変化素子１０に書き込み電流ＩＷ１が流れる場合を考える。その書き込み電流ＩＷ１によって、上述の書き込み電圧Ｖ１が酸化物抵抗変化素子１０にかかると、その状態はデータ“１”状態（低抵抗状態）に遷移する。この時、流れる電流は書き込み電流ＩＷ１であり、酸化物抵抗変化素子１０に大電流が流れることはない。また、データ“１”書き込み時には、電圧クランプは実施されない。【００１８】
尚、データ読み出し時には、読み出し電圧ＶＲが印加される。この読み出し電圧ＶＲに応答して流れる電流値の大きさから、酸化物抵抗変化素子の抵抗値、すなわち、データを検出することができる。データ読み出し時にデータ書き込みが行われないように、読み出し電圧ＶＲは、電圧Ｖ０、Ｖ１よりも小さく設定される。【００１９】
以下、上述の書き込み動作を実現するための様々な形態を詳しく説明する。【００２０】
１．第１の実施の形態
図５は、本発明の第１の実施の形態に係る半導体集積回路の構成を概略的に示している。この半導体集積回路は、酸化物抵抗変化素子１０、定電流源回路２０、セレクタ２３、及び電圧クランパ３０を備えている。酸化物抵抗変化素子１０は、図１で示されたものと同様の構造を有しており、セレクタ２３とグランドとの間に接続されている。【００２１】
定電流源回路２０は、酸化物抵抗変化素子１０に上述の書き込み電流ＩＷ０、ＩＷ１を供給する。具体的には、定電流源回路２０は、第１定電流源２１と第２定電流源２２とを有している。第１定電流源２１は、書き込み信号ＷＥに応答して、データ“０”書き込みに用いられる書き込み電流ＩＷ０を生成する。一方、第２定電流源２２は、書き込み信号ＷＥに応答して、データ“１”書き込みに用いられる書き込み電流ＩＷ１を生成する。【００２２】
セレクタ２３は、定電流源回路２０と酸化物抵抗変化素子１０との間に介在している。セレクタ２３は、書き込みデータＤＡＴに応じて、第１定電流源２１と第２定電流源２２の一方を、酸化物抵抗変化素子１０につなぐ。つまり、セレクタ２３は、書き込みデータＤＡＴに応じて、書き込み電流ＩＷ０と書き込み電流ＩＷ１のいずれかを酸化物抵抗変化素子１０に供給する。これにより、データ“０”あるいはデータ“１”が酸化物抵抗変化素子１０に選択的に書き込まれる。【００２３】
電圧クランパ３０は、データ“０”書き込み時に、書き込み電流ＩＷ０が流れる経路の電圧をクランプする。その電圧クランパ３０は、書き込み電流ＩＷ０が流れる経路に対して並列に設けられる。具体的には、図５において、電圧クランパ３０は、第１定電流源２１とセレクタ２３との間の経路上のノードＮＡに接続されている。電圧クランパ３０は、例えばダイオードによって構成される。これにより、書き込み電流ＩＷ０が流れる経路の電圧が所定値以上に上がらなくなる。すなわち、データ“０”書き込み時に、酸化物抵抗変化素子１０に所定値以上の大きな電圧が印加されることが防止される。【００２４】
以上に説明されたように、酸化物抵抗変化素子１０に対するデータの書き込みは、書き込み電圧ではなく書き込み電流ＩＷ０，ＩＷ１で制御される。電圧クランパ３０は、書き込み電流ＩＷ０が流れる経路に対して並列的に設けることができる。従って、書き込み電流ＩＷ０，ＩＷ１を正確に制御し、書き込み動作を安定化することが可能となる。【００２５】
尚、配線の寄生抵抗の影響を抑えるために、電圧クランパ３０は、なるべく酸化物抵抗変化素子１０に近い位置にレイアウトされることが好ましい。例えば図５において、酸化物抵抗変化素子１０と電圧クランパ３０（ノードＮＡ）との間の配線長は、定電流源回路２０と電圧クランパ３０（ノードＮＡ）との間の配線長より短いことが好ましい。これにより、電圧クランプの正確性が保たれる。【００２６】
図６は、第１定電流源２１の構成の一例を示している。第２定電流源２２の構成も同様である。図６において、第１定電流源２１は、ＰＭＯＳトランジスタＭＰ１、ＭＰ２、及びインバータＩＮＶを有している。ＰＭＯＳトランジスタＭＰ１、ＭＰ２は、電源端子（Ｖｃｃ）と出力端子ＩＯＵＴとの間に直列に接続されている。書き込み電流ＩＷ０の大きさは、ＰＭＯＳトランジスタＭＰ１、ＭＰ２のゲート幅で調整される。【００２７】
ＰＭＯＳトランジスタＭＰ１は、書き込み電流ＩＷ０を出力するためのスイッチトランジスタである。ＰＭＯＳトランジスタＭＰ１のゲートには、インバータＩＮＶを通して書き込み信号ＷＥが印加される。書き込み信号ＷＥがＬｏｗレベルの時、ＰＭＯＳトランジスタＭＰ１はオフする。一方、書き込み信号ＷＥがＨｉｇｈレベルの時、ＰＭＯＳトランジスタＭＰ１はオンし、書き込み電流ＩＷ０が出力端子ＩＯＵＴから出力される。【００２８】
書き込みが発生する書き込み電流ＩＷ０の大きさは、温度依存性を有する。より詳細には、動作温度が高くなるにつれて、書き込みが発生する書き込み電流ＩＷ０の大きさは小さくなる。従って、第１定電流源２１が生成する書き込み電流ＩＷ０も、その温度依存性に従っていることが好適である。そのために、ＰＭＯＳトランジスタＭＰ２が設けられている。このＰＭＯＳトランジスタＭＰ２は、出力端子ＩＯＵＴから出力される書き込み電流ＩＷ０に温度依存性を付与するための温度補償トランジスタである。ＰＭＯＳトランジスタＭＰ２のゲートには、制御電圧ＶＢＩＡＳが印加される。図７に示されるように、制御電圧ＶＢＩＡＳは、温度が高くなるにつれて高くなる。その結果、出力端子ＩＯＵＴから出力される書き込み電流ＩＷ０は、温度が高くなるにつれて小さくなる。書き込み電流ＩＷ１も同様である。【００２９】
制御電圧ＶＢＩＡＳは、温度補償電圧生成回路５０によって生成される。図８は、温度補償電圧生成回路５０の構成の一例を示している。温度補償電圧生成回路５０は、基準電圧生成回路５１と電圧変換回路５２とを備えている。基準電圧生成回路５１は、動作温度に応答して基準電圧Ｖｒｅｆを生成する回路であり、典型的には、バンドギャップリファレンス回路が基準電圧生成回路５１として使用される。基準電圧生成回路５１は、ダイオードＤ０〜Ｄ２と、抵抗Ｒ１、Ｒ２と、ＮＭＯＳトランジスタ５３、５４と、ＰＭＯＳトランジスタ５５〜５７から構成されている。電圧変換回路５２は、基準電圧Ｖｒｅｆを制御電圧ＶＢＩＡＳに変換する回路であり、抵抗Ｒ３、Ｒ４及びオペアンプ５８を備えている。このような温度補償電圧生成回路５０の構成によれば、下記式で表される制御電圧ＶＢＩＡＳが生成される。【００３０】
ＶＢＩＡＳ＝（１＋Ｒ４／Ｒ３）Ｖ０
−（Ｒ４／Ｒ３）｛ＶＦ＋（ｋＢＴ／ｑ）・（Ｒ２／Ｒ１）ｌｎ（Ｎ）｝
ここで、ＶＦはダイオードＤ２の接合電位であり、Ｎは、ダイオードＤ０、Ｄ１のＰＮ接合の面積比であり、ｋＢはボルツマン定数であり、ｑは、電気素量である。制御電圧ＶＢＩＡＳの温度依存性は、抵抗Ｒ１〜Ｒ４、Ｎ、及びオペアンプ５８の正転入力に供給される電圧Ｖ０の値によって制御可能である。【００３１】
このように、本実施の形態によれば、書き込み電流ＩＷ０、ＩＷ１の大きさは、動作温度に応じて制御される。つまり、図６で示された構成により、書き込み電流ＩＷ０，ＩＷ１を動作温度に応じて正確に制御することが可能となる。温度依存性を考慮することにより、書き込み動作は更に安定化する。【００３２】
２．第２の実施の形態
図９は、本発明の第２の実施の形態に係る半導体集積回路の構成を概略的に示している。第１の実施の形態と重複する説明は適宜省略される。図９に示される半導体集積回路は、酸化物抵抗変化素子１０、定電流源回路２０、電圧クランパ３０、及び選択接続回路４０を備えている。本実施の形態において、定電流源回路２０は、データ“０”書き込みとデータ“１”書き込みで共用される。【００３３】
図１０は、本実施の形態に係る定電流源回路２０の構成の一例を示している。この定電流源回路２０は、ＰＭＯＳトランジスタＭＰ１〜ＭＰ４、及びインバータＩＮＶ０、ＩＮＶ１を有している。【００３４】
ＰＭＯＳトランジスタＭＰ１、ＭＰ２は、電源端子と出力端子ＩＯＵＴとの間に直列に接続されている。ＰＭＯＳトランジスタＭＰ１はスイッチトランジスタであり、そのゲートには、インバータＩＮＶ０を通して書き込み信号ＷＥ０が印加される。書き込み信号ＷＥ０がＬｏｗレベルの時、ＰＭＯＳトランジスタＭＰ１はオフする。一方、書き込み信号ＷＥ０がＨｉｇｈレベルの時、ＰＭＯＳトランジスタＭＰ１はオンする。ＰＭＯＳトランジスタＭＰ２は温度補償用のトランジスタであり、そのゲートには上記制御電圧ＶＢＩＡＳが印加される。【００３５】
ＰＭＯＳトランジスタＭＰ３、ＭＰ４も、電源端子と出力端子ＩＯＵＴとの間に直列に接続されている。ＰＭＯＳトランジスタＭＰ３はスイッチトランジスタであり、そのゲートには、インバータＩＮＶ１を通して書き込み信号ＷＥ１が印加される。書き込み信号ＷＥ１がＬｏｗレベルの時、ＰＭＯＳトランジスタＭＰ３はオフする。一方、書き込み信号ＷＥ１がＨｉｇｈレベルの時、ＰＭＯＳトランジスタＭＰ３はオンする。ＰＭＯＳトランジスタＭＰ４は温度補償用のトランジスタであり、そのゲートには上記制御電圧ＶＢＩＡＳが印加される。【００３６】
例えば、データ“０”書き込み時、書き込み信号ＷＥ０がＨｉｇｈレベルに設定され、書き込み信号ＷＥ１がＬｏｗレベルに設定される。これにより、書き込み電流ＩＷ０が出力端子ＩＯＵＴから出力される。一方、データ“１”書き込み時、書き込み信号ＷＥ０がＬｏｗレベルに設定され、書き込み信号ＷＥ１がＨｉｇｈレベルに設定される。これにより、書き込み電流ＩＷ１が出力端子ＩＯＵＴから出力される。書き込み電流ＩＷ０は、書き込み電流ＩＷ１よりも大きくなるように設定される。書き込み電流ＩＷ０、ＩＷ１の大きさは、ＰＭＯＳトランジスタＭＰ１〜ＭＰ４のゲート幅で調整される。あるいは、データ“０”書き込み時、書き込み信号ＷＥ０、ＷＥ１の両方がＨｉｇｈレベルに設定され、データ“１”書き込み時、書き込み信号ＷＥ０、ＷＥ１の一方だけがＨｉｇｈレベルに設定されてもよい。この場合、書き込み電流ＩＷ０、ＩＷ１を効率的に生成することができる。【００３７】
ＰＭＯＳトランジスタＭＰ２及びＭＰ４のゲートには、上述の温度補償電圧生成回路５０が生成する制御電圧ＶＢＩＡＳが印加される。図７で示されたように、制御電圧ＶＢＩＡＳは、温度が高くなるにつれて高くなる。その結果、出力端子ＩＯＵＴから出力される書き込み電流ＩＷ０、ＩＷ１は、温度が高くなるにつれて小さくなる。書き込み電流ＩＷ０、ＩＷ１が温度依存性を考慮して制御され、好適である。【００３８】
再度図９を参照して、説明を行う。上述の通り、定電流源回路２０は、書き込み電流ＩＷ０あるいは書き込み電流ＩＷ１を選択的に出力する。酸化物抵抗変化素子１０は、定電流源回路２０とグランドとの間に接続されている。定電流源回路２０から出力された書き込み電流ＩＷ（＝ＩＷ０あるいはＩＷ１）は、酸化物抵抗変化素子１０に供給される。【００３９】
本実施の形態においても、電圧クランパ３０は、書き込み電流ＩＷが流れる経路に対して並列に設けられる。その電圧クランパ３０は、データ“０”書き込み時にのみ、その経路の電圧をクランプする必要がある。そのために、図９に示されるように、ノードＮＢと電圧クランパ３０との間に、選択接続回路４０が介在している。ノードＮＢは、定電流源回路２０と酸化物抵抗変化素子１０との間のノードであり、書き込み電流ＩＷが流れる経路上のノードである。【００４０】
選択接続回路４０は、書き込みデータＤＡＴに応じて、ノードＮＢと電圧クランパ３０との間の接続を制御する。具体的には、データ“０”書き込み時、選択接続回路４０は、ノードＮＢと電圧クランパ３０とを電気的に接続する。一方、データ“１”書き込み時、選択接続回路４０は、ノードＮＢと電圧クランパ３０との間の電気的接続を遮断する。【００４１】
尚、配線の寄生抵抗の影響を抑えるために、電圧クランパ３０は、なるべく酸化物抵抗変化素子１０に近い位置にレイアウトされることが好ましい。例えば図９において、酸化物抵抗変化素子１０と電圧クランパ３０（ノードＮＢ）との間の配線長は、定電流源回路２０と電圧クランパ３０（ノードＮＢ）との間の配線長より短いことが好ましい。これにより、電圧クランプの正確性が保たれる。【００４２】
第２の実施の形態によれば、第１の実施の形態と同じ効果が得られる。また、定電流源回路２０がデータ“０”書き込みとデータ“１”書き込みで共用されるため、その定電流源回路２０の面積を小さくすることができる。【００４３】
３．第３の実施の形態
酸化物抵抗変化素子１０では、高抵抗状態の抵抗値と低抵抗状態の抵抗値との間の抵抗比が非常に大きい。従って、酸化物抵抗変化素子１０を、論理回路中のスイッチとして利用することができる。図１１は、酸化物抵抗変化素子１０が配線スイッチとして利用される例を示している。図１１において、酸化物抵抗変化素子１０に対する書き込み回路として、第２の実施の形態で示されたものが適用されている。当然、第１の実施の形態で示された書き込み回路が適用されてもよい。【００４４】
図１１において、論理回路６０は、論理回路ブロック６１とセレクタ６２を含んでいる。セレクタ６２は、論理回路ブロック６１と４本の出力配線ＯＵＴ＿Ｓ０〜ＯＵＴ＿Ｓ３との間に設けられており、論理回路ブロック６１の出力ＯＵＴを、４本の出力配線ＯＵＴ＿Ｓ０〜ＯＵＴ＿Ｓ３に対して選択的に出力する。このセレクタ６２は、４本の出力配線ＯＵＴ＿Ｓ０〜ＯＵＴ＿Ｓ３のそれぞれに対応して４個のスイッチを有している。それら４個のスイッチのそれぞれが、４個の酸化物抵抗素子１０−０〜１０−３で構成されている。【００４５】
論理回路ブロック６１の出力は、上述のノードＮＢに接続されている。定電流源回路２０の出力もノードＮＢに接続されている。電圧クランパ３０は、選択接続回路４０を介してノードＮＢに接続される。酸化物抵抗素子１０−０〜１０−３は、ノードＮＢと出力配線ＯＵＴ＿Ｓ０〜ＯＵＴ＿Ｓ３のそれぞれとの間に接続されている。出力配線ＯＵＴ＿Ｓ０〜ＯＵＴ＿Ｓ３は、書き込み電流終端回路２５に接続されている。【００４６】
セレクタ６２の機能を変更するには、酸化物抵抗素子１０−０〜１０−３の抵抗値を書き換えればよい。その時、書き込み電流ＩＷは、定電流源回路２０から、ノードＮＢ及びセレクタ６２を通って、書き込み電流終端回路２５に流れる。データ“０”書き込み時には、選択接続回路４０が、ノードＮＢと電圧クランパ３０とを電気的に接続する。【００４７】
セレクタ６２の機能設定の一例を説明する。まず、酸化物抵抗素子１０−０〜１０−３の全てにデータ“０”が順番に書き込まれる。１つの酸化物抵抗変化素子１０−ｉにデータ“０”が書き込まれるとき、書き込み電流終端回路２５は、対応する１本の出力配線ＯＵＴ＿Ｓｉをグランドに接続し、他の出力配線をフローティング状態にする。選択接続回路４０は、電圧クランパ３０をノードＮＢに電気的に接続する。電圧クランパ３０が活性化された後、定電流源回路２０が活性化される。定電流源回路２０は、書き込み電流ＩＷ０を出力する。書き込み電流ＩＷ０は、フローティング状態の出力配線の寄生容量も充電するが、最終的には、対象となる酸化物抵抗変化素子１０−ｉにのみ書き込み電流ＩＷ０は流れる。これにより、酸化物抵抗変化素子１０−ｉにデータ“０”が書き込まれる。同様にして、全ての酸化物抵抗変化素子１０−０〜１０−３にデータ“０”が書き込まれる。【００４８】
その後、任意の酸化物抵抗変化素子１０にデータ“１”が書き込まれる。例えば、酸化物抵抗変化素子１０−１にデータ“１”が書き込まれる。この時、書き込み電流終端回路２５は、出力配線ＯＵＴ＿Ｓ１をグランドに接続し、他の出力配線をフローティング状態にする。選択接続回路４０は、電圧クランパ３０とノードＮＢとの接続を切断する。次に、定電流源回路２０が活性化され、書き込み電流ＩＷ１が供給される。書き込み電流ＩＷ１は、フローティング状態の出力配線の寄生容量も充電するが、最終的には、酸化物抵抗変化素子１０−１にのみ書き込み電流ＩＷ１は流れる。これにより、酸化物抵抗変化素子１０−１にデータ“１”が書き込まれる。つまり、酸化物抵抗変化素子１０−１だけが低抵抗状態となる。【００４９】
論理回路６０の動作時、論理回路ブロック６１の出力ＯＵＴは、１本の出力配線ＯＵＴ＿Ｓ１から出力されることになる。尚、この時の出力ＯＵＴの電圧が、読み出し電圧ＶＲに相当する。典型的には、論理回路ブロック６１の電源電圧が、読み出し電圧ＶＲに相当する。【００５０】
以上に説明されたように、本実施の形態によれば、酸化物抵抗変化素子１０が、回路的にスイッチとして利用される。これにより、スイッチやセレクタ６２の面積を縮小することが可能である。【００５１】
４．第４の実施の形態
定電流源回路２０から酸化物抵抗変化素子１０への経路は、寄生抵抗ＲＰや寄生容量ＣＰを有している（図１１参照）。定電流源回路２０から出力される書き込み電流ＩＷの一部は、寄生容量ＣＰの充電で消費されてしまう。【００５２】
図１２は、酸化物抵抗変化素子１０を流れる書き込み電流ＩＷの波形を示している。定電流源回路２０から出力される書き込み電流ＩＷは、最初のうち寄生容量ＣＰを充電する。そのため、図１２中の波形Ｆ１で示されるように、酸化物抵抗変化素子１０を流れる書き込み電流ＩＷの波形がなまる。その結果、その書き込み電流ＩＷの大きさが所望の値になるまでに、時間がかかってしまう。第４の実施の形態では、この問題が解決される。【００５３】
図１３は、第４の実施の形態に係る半導体集積回路の構成を示している。既出の実施の形態と同じ構成には同じ符号が付され、重複する説明は適宜省略される。本実施の形態によれば、書き込み電流ＩＷが流れる経路にブースト回路７０が接続される。ブースト回路７０は、書き込み電流ＩＷの供給の開始から所定の時間、ブースト電流ＩＢをその経路に供給する。ブースト電流ＩＢは、書き込み電流ＩＷの供給の開始直後に、その経路の寄生容量ＣＰを充電する。その結果、図１２中の波形Ｆ２で示されるように、酸化物抵抗変化素子１０を流れる書き込み電流ＩＷの大きさが所望の値になるまでの時間が短縮される。従って、データ書き込み時間が短縮され、高速書き込みが実現される。【００５４】
図１４は、電流源回路２０とブースト回路７０の構成の一例を示している。電流源回路２０の構成は、図１０で示された構成と同様である。ブースト回路７０は、ＰＭＯＳトランジスタＭＰ５〜ＭＰ８、ＮＭＯＳトランジスタＭＮ１、ＭＮ２、インバータＩＮＶ２、ＩＮＶ３、及びキャパシタＣＢ０、ＣＢ１を備えている。【００５５】
キャパシタＣＢ０は、ノードＮＣとグランドとの間に接続されている。ＮＭＯＳトランジスタＭＮ１とＰＭＯＳトランジスタＭＰ５は、電源端子（Ｖｂｓｔ）とノードＮＣとの間に直列に接続されている。ＰＭＯＳトランジスタＭＰ６は、ノードＮＣとノードＮＥとの間に接続されている。ＰＭＯＳトランジスタＭＰ５のゲートには、ブースト信号ＷＢＳＴ０が印加される。ＰＭＯＳトランジスタＭＰ６のゲートには、インバータＩＮＶ２を通してブースト信号ＷＢＳＴ０が印加される。【００５６】
ブースト信号ＷＢＳＴ０がＬｏｗレベルの場合、ＰＭＯＳトランジスタＭＰ５はオンし、ＰＭＯＳトランジスタＭＰ６はオフする。この時、キャパシタＣＢ０は、電源電圧Ｖｂｓｔによって充電される（プリチャージ）。電源電圧Ｖｂｓｔは、通常の電源電圧Ｖｃｃと異なっていてもよい。電源電圧Ｖｂｓｔが電源電圧Ｖｃｃより高い方が、キャパシタＣＢ０の充電効率が向上し、好適である。その後、ブースト信号ＷＢＳＴ０がＨｉｇｈレベルになると、ＰＭＯＳトランジスタＭＰ５はオフし、ＰＭＯＳトランジスタＭＰ６はオンする。その結果、キャパシタＣＢ０に蓄積された電荷が、ノードＮＥの方へ放出される。つまり、ブースト電流ＩＢが、書き込み電流ＩＷが流れる経路に出力される。このように、ＰＭＯＳトランジスタＭＰ５は、キャパシタＣＢ０を充電するためのプリチャージスイッチとして機能し、ＰＭＯＳトランジスタＭＰ６は、ブースト電流ＩＢを出力するための出力スイッチとして機能している。【００５７】
ＮＭＯＳトランジスタＭＮ１は、定電流源回路２０のＰＭＯＳトランジスタＭＰ２、ＭＰ４と同様に、温度補償用のトランジスタとして機能する。つまり、ＮＭＯＳトランジスタＭＮ１は、ブースト電流ＩＢに温度依存性を付与する。具体的には、ＮＭＯＳトランジスタＭＮ１のゲートには、温度補償電圧生成回路５０が生成する制御電圧ＶＢＩＡＳ２が印加される。図１５に示されるように、制御電圧ＶＢＩＡＳ２は、温度が高くなるにつれて低くなる。従って、温度が高くなるにつれて、キャパシタＣＢ０に充電される電荷量が小さくなる。その結果、書き込み電流ＩＷと同様に、ブースト電流ＩＢも、温度が高くなるにつれて小さくなる。【００５８】
同様に、キャパシタＣＢ１は、ノードＮＤとグランドとの間に接続されている。ＮＭＯＳトランジスタＭＮ２とＰＭＯＳトランジスタＭＰ７は、電源端子（Ｖｂｓｔ）とノードＮＤとの間に直列に接続されている。ＰＭＯＳトランジスタＭＰ８は、ノードＮＤとノードＮＥとの間に接続されている。ＰＭＯＳトランジスタＭＰ７のゲートには、ブースト信号ＷＢＳＴ１が印加される。このＰＭＯＳトランジスタＭＰ７は、キャパシタＣＢ１を充電するためのプリチャージスイッチとして機能する。ＰＭＯＳトランジスタＭＰ８のゲートには、インバータＩＮＶ３を通してブースト信号ＷＢＳＴ１が印加される。このＰＭＯＳトランジスタＭＰ８は、ブースト電流ＩＢを出力するための出力スイッチとして機能する。ＮＭＯＳトランジスタＭＮ２のゲートには、上記制御電圧ＶＢＩＡＳ２が印加される。このＮＭＯＳトランジスタＭＮ２は、温度補償用のトランジスタとして機能する。【００５９】
データ“０”書き込み時、書き込み電流ＩＷ０の供給開始と同時に、ブースト信号ＷＢＳＴ０がＨｉｇｈレベルに設定される。これにより、書き込み電流ＩＷ０が流れる経路には、キャパシタＣＢ０からブースト電流ＩＢが供給される。つまり、その経路には、電流ＩＷ０＋ＩＢが流れる。一方、データ“１”書き込み時、書き込み電流ＩＷ１の供給開始と同時に、ブースト信号ＷＢＳＴ１がＨｉｇｈレベルに設定される。これにより、書き込み電流ＩＷ１が流れる経路には、キャパシタＣＢ１からブースト電流ＩＢが供給される。つまり、その経路には、電流ＩＷ１＋ＩＢが流れる。ブースト電流ＩＢの大きさは、データ“０”書き込み時とデータ“１”書き込み時とで異なる値に設定される。【００６０】
ブースト電流ＩＢは、書き込み電流ＩＷの供給の開始直後に、寄生容量ＣＰを充電する。その結果、酸化物抵抗変化素子１０を流れる書き込み電流ＩＷの大きさが所望の値になるまでの時間が短縮される。従って、データ書き込み時間が短縮され、高速書き込みが実現される。更に、本実施の形態によれば、書き込み電流ＩＷだけでなくブースト電流ＩＢの大きさも、動作温度に応じて制御される。温度依存性を考慮することにより、書き込み動作は更に安定化する。【００６１】
５．第５の実施の形態
上述の第４の実施の形態において、ブースト回路７０のキャパシタのプリチャージには所定の時間が必要とされる。従って、バーストライト等でデータが連続的に書き込まれる場合、連続する書き込み動作間に、ある程度の待機時間を設定する必要がある。このことは、バーストライトを短時間で実施する上で好ましくない。第５の実施の形態では、この問題が解決される。【００６２】
図１６は、第５の実施の形態に係る半導体集積回路の構成を示している。第４の実施の形態と同じ構成には同じ符号が付され、重複する説明は適宜省略される。第５の実施の形態では、１つの定電流源回路２０に対して複数のブースト回路７０が設けられる。例えば図１６において、書き込み電流ＩＷが流れる経路に２つのブースト回路７０−１、７０−２が接続されている。ブースト回路７０−１、７０−２の各々は、図１４で示された構成と同じ構成を有している。【００６３】
これらブースト回路７０−１、７０−２は、交互に活性化される、すなわち、時分割で活性化される。従って、一方のブースト回路７０がプリチャージ動作を行っている間に、他方のブースト回路７０がブースト電流ＩＢを出力することができる。これにより、ブースト電流ＩＢを用いたデータ書き込みを、切れ目なく行うことができる。バーストライトを短時間で行うことが可能となる。【００６４】
６．第６の実施の形態
図１７は、本発明の第６の実施の形態に係る半導体集積回路の構成を示している。既出の実施の形態と同じ構成には同じ符号が付され、重複する説明は適宜省略される。本実施の形態において、書き込み電流ＩＷの供給対象として、複数のグループが別々に存在している。例えば図１７において、２つのグループのそれぞれが、図１３で示された構成と同様に、論理回路ブロック６１−１（６１−２）、セレクタ６２−１（６２−２）、電圧クランパ３０−１（３０−２）、選択接続回路４０−１（４０−２）、及び終端回路２５−１（２５−２）を有している。【００６５】
本実施の形態において、定電流源回路２０やブースト回路７０は、複数のグループで共有される。そのために、定電流源回路２０やブースト回路７０と複数のグループとの間に、書き込みセレクタ８０が設けられている。書き込みセレクタ８０は、電流ＩＷ＋ＩＢを、いずれかのグループに選択的に供給する。サイズの大きい定電流源回路２０やブースト回路７０が共通化されるため、全体としての回路面積が縮小される。尚、ブースト電流ＩＢの大きさは、書き込み対象のグループへの距離に応じて制御されると好適である。具体的には、定電流源回路２０から書き込み対象のグループへの距離が長くなるほど、ブースト電流ＩＢは大きく設定される。これにより、寄生容量ＣＰの充電が十分に行われる。【００６６】
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
【図１】
2008120480.tif 000003
【図２】
2008120480.tif 000004
【図３】
2008120480.tif 000005
【図４】
2008120480.tif 000006
【図５】
2008120480.tif 000007
【図６】
2008120480.tif 000008
【図７】
2008120480.tif 000009
【図８】
2008120480.tif 000010
【図９】
2008120480.tif 000011
【図１０】
2008120480.tif 000012
【図１１】
2008120480.tif 000013
【図１２】
2008120480.tif 000014
【図１３】
2008120480.tif 000015
【図１４】
2008120480.tif 000016
【図１５】
2008120480.tif 000017
【図１６】
2008120480.tif 000018
【図１７】
2008120480.tif 000019
【国際調査報告】
2008120480.tif 000020
2008120480.tif 000021
2008120480.tif 000022