【事件の表示】
　特願２０１３−　４０５６１「逆導通ＩＧＢＴ」拒絶査定不服審判事件〔平成２６年　９月１８日出願公開、特開２０１４−１７０７８０、請求項の数（４）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２５年３月１日の出願であって、平成２７年７月１５日付で審査請求がなされ、平成２８年８月２４日付で拒絶理由通知が通知され、同年９月２８日付で意見書が提出されるとともに、同日付で手続補正がなされたが、平成２９年２月３日付で拒絶査定（以下、「原査定」という。）がなされたものである。
　これに対して、平成２９年４月１２日付で審判請求がなされるとともに、同時に手続補正がなされ、当審において平成２９年８月２４日付で拒絶理由（以下、「当審拒絶理由」という。）が通知され、同年９月２８日付で意見書が提出されるとともに、同日付で手続補正がなされ、同年１０月２７日付で意見書が提出されるとともに、同日付で手続補正（以下、「本手続補正」という。）がなされたものである。
第２　原査定の概要
１　原査定の理由の概要
　原査定の理由の概要は、次のとおりである。
「この出願については、平成２８年　８月２４日付け拒絶理由通知書に記載した理由１によって、拒絶をすべきものです。
　なお、意見書及び手続補正書の内容を検討しましたが、拒絶理由を覆すに足りる根拠が見いだせません。
備考
●理由１（特許法第２９条第２項）について
・請求項　１−３
・引用文献等　１
　出願人は意見書において、上記拒絶理由通知書において引用した引用文献１に記載された発明は、「ＩＧＢＴ」が逆導通ＩＧＢＴではない点で本発明と相違する旨主張している。
　上記主張について検討する。出願人が意見書において述べているとおり、逆導通ＩＧＢＴはＩＧＢＴ構造が形成されている半導体層内にダイオード構造を一体化させたものであり、スイッチングに用いられるＩＧＢＴとして周知の技術である。そして、引用文献１に記載された発明をＩＧＢＴとして用いる際、素子が形成される半導体層内にダイオードを形成することは、上記周知技術に基づき当業者が容易になし得ることであり、また、ダイオードを形成することに対する阻害要因も認められない。よって、引用文献１に記載された発明を逆導通ＩＧＢＴとして用いることは当業者が周知技術に基づき容易になし得たことであり、上記出願人の主張を採用することはできない。
　その他の点については、上記拒絶理由通知書において検討したとおりであるから、本願の請求項１ないし３に係る発明は、上記拒絶理由通知書において引用した引用文献１に記載された発明に基づき当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができないものである。
・請求項　４−６
・引用文献等　１−３
　上記において請求項１ないし３について検討したとおり、意見書における出願人の主張を採用することはできない。その他の点については、上記拒絶理由通知書において検討したとおりであるから、本願の請求項４ないし６に係る発明は、引用文献１ないし３に記載された発明に基づき当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができないものである。
　　　　　　　　　　　　　　＜引用文献等一覧＞
１．特表２００７−５２３４８７号公報
２．特開２０１０−２８３２０５号公報（周知技術を示す文献）
３．特開２００８−１０９０２８号公報（周知技術を示す文献）」
２　原査定の拒絶理由通知の概要
　平成２８年８月２４日付拒絶理由通知書の概要は、次のとおりである。
「１．（進歩性）この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
●理由１について
・請求項　１−３
・引用文献等　１
・備考
　引用文献１（００２７段落ないし００３３段落、図４ないし図６参照）に記載された「縦型トレンチゲート半導体装置」の「離間領域１４」は本発明の「突出領域」に相当する。また、引用文献１には基板領域１２ｂをドリフト領域とは反対の導電型とし、ＩＧＢＴを構成することも記載されており、本発明は、引用文献１に記載された発明に基づき当業者が容易に発明をすることができたものである。
・請求項　４−６
・引用文献等　１−３
・備考
　引用文献２（図４）及び引用文献３（図１）に記載されているように、ＩＧＢＴのドリフト領域下にコレクタ領域とカソード領域を設けることは周知技術であり、当該周知技術に基づき、引用文献１に記載された発明において基板領域１２ｂにコレクタ領域及びカソード領域を設け、本発明の構成とすることは当業者が容易になし得たことである。
　　　　　　　　　　　　　＜引用文献等一覧＞
１．特表２００７−５２３４８７号公報
２．特開２０１０−２８３２０５号公報（周知技術を示す文献）
３．特開２００８−１０９０２８号公報（周知技術を示す文献）」
第３　当審拒絶理由の概要
　当審拒絶理由の概要は、次のとおりである。
「この出願の下記の請求項に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。 
　　　　　　　　　　　　　　　　　　記
＜引用文献等一覧＞
引用例１：特開２００９−２６７１１６号公報
引用例２：特開２００９−６５１０５号公報
引用例３：特表２００７−５２３４８７号公報
  
請求項１−４，６ 
引用例：１−３ 
備考： 
　引用例１図１５に記載された発明の「逆導通型の半導体装置１００」、「半導体層１０８」、「絶縁トレンチ電極ＧＴ」、「半導体層１０８」のｎ−層、および、「絶縁トレンチ電極ＧＴ」間にあるｐ−層は、上記請求項に記載された発明のそれぞれ「逆導通ＩＧＢＴ」、「半導体層」、「トレンチゲート」、「第１導電型のドリフト領域」、および、「第２導電型のボディ領域」に相当する。 
　さらに、引用例１図２を参照すると、「ｎ＋型のトレンチ電極隣接領域２０」は、「絶縁トレンチ電極ＴＧ」と隣接し、「絶縁トレンチ電極ＴＧ」の長手方向に沿って分散して設けられているから、「ｎ＋型のトレンチ電極隣接領域２０」（図１５では、「絶縁トレンチ電極ＧＴ」間にあるｐ−層上のｎ＋層に対応する。）は、上記請求項に記載された発明の「第１導電型の複数のエミッタ領域」に相当する。 
　また、引用例１図１５に記載された発明は、「表面電極１０２」が、「絶縁トレンチ電極ＧＴ」間にあるｐ−層上のｎ＋層の間のｐ＋層に接していることから、「絶縁トレンチ電極ＧＴ」間にあるｐ−層上のｎ＋層の間のｐ＋層は、上記請求項に記載された発明の「コンタクト領域」に相当する。 
　そうすると、引用例１に記載された発明と、上記請求項に記載された発明は、以下の点で相違し、その余の点で一致する。 
［相違点１］ 
　上記請求項に記載された発明は「３相インバータに用いられた逆導通ＩＧＢＴ」であるのに対して、引用例１に記載された発明は「３相インバータ」について記載されていない点。 
［相違点２］ 
　上記請求項に記載された発明が、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域と、を含んでおり、前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されている」のに対して、引用例１に記載された発明は、対応する構成を有していない点。 
  
　以下、上記各相違点について検討する。 
 ［相違点１］について 
　引用例２図９ないし図１１に記載されているように、「逆導通ＩＧＢＴ」を３相インバータに用いることは、適宜行われている公知技術である。 
　そして、引用例１に記載された「逆導通ＩＧＢＴ」を３相インバータに用いることは、当業者が容易に想到する事項である。 
［相違点２］について 
　引用例３に記載されているように、トレンチゲート型ＩＧＢＴ素子において、ゲートドレイン容量を削減するために、コンタクト領域がトレンチゲートに接する部分の下方に位置し、トレンチゲートの底面を覆う突出領域を有し、また、ボディ領域よりも深く形成することは、公知の技術である。 
　引用例１に記載された発明においても、ＩＧＢＴ素子のスイッチング時間等の動作特性を良くするために、ゲートドレイン容量を削減することは当然考慮することであるから、引用例１に記載された発明において、上記公知技術を採用し、上記請求項に記載された発明と同様の発明とすることは、当業者が容易に想到することである。 
　請求項５に係る発明については、現時点では、拒絶の理由を発見しない。」
第４　本願発明
　本願請求項１−４に係る発明（以下、それぞれ「本願発明１」−「本願発明４」という。）は、本手続補正で補正された特許請求の範囲の請求項１−４に記載された事項により特定される発明であり、本願発明１−４は以下のとおりの発明である。
「【請求項１】
　３相インバータに用いられる逆導通ＩＧＢＴであって、
　半導体層と、
　前記半導体層の表層部に設けられているトレンチゲートと、を備えており、
　前記半導体層は、
　　前記トレンチゲートの底面に接している第１導電型のドリフト領域と、
　　前記ドリフト領域上に設けられており、前記トレンチゲートの側面に接している第２導電型のボディ領域と、
　　前記ボディ領域上に設けられており、前記トレンチゲートの側面に接しており、前記トレンチゲートの長手方向に沿って分散して設けられている第１導電型の複数のエミッタ領域と、
　　前記ドリフト領域下の一部に設けられている第２導電型のコレクタ領域と、
　　前記ドリフト領域下の他の一部に設けられている第１導電型のカソード領域と、を有しており、
　前記ボディ領域は、
　　前記エミッタ領域間に位置するコンタクト領域と、
　　前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域と、を含んでおり、
　前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、
　前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をＩＧＢＴ範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている、逆導通ＩＧＢＴ。
　　【請求項２】
　前記突出領域は、前記トレンチゲートの底面を覆う請求項１に記載の逆導通ＩＧＢＴ。
　　【請求項３】
　前記突出領域は、前記トレンチゲートの長手方向に沿って分散して設けられている請求項１又は２に記載の逆導通ＩＧＢＴ。
　　【請求項４】
　前記突出領域は、前記ＩＧＢＴ範囲にも設けられている請求項１〜３のいずれか一項に記載の逆導通ＩＧＢＴ。」
第５　引用例、引用発明等
１　引用例１について
　原査定の拒絶の理由および当審拒絶理由の拒絶の理由に引用された特表２００７−５２３４８７号公報(以下、「引用例１」という。）には、図面とともに次の事項が記載されている。
（１）
「【０００１】
　
この発明は、縦型トレンチゲート半導体装置に関し、特に、ストライプゲート形状を有する縦型トレンチゲート半導体装置に関する。
【背景技術】
【０００２】
　既知の縦型トレンチゲート半導体装置は、半導体本体と、この半導体本体内に延び、絶縁ゲート電極を有するトレンチを備える複数のトレンチゲートとを備える。第一導電型のソース及びドレイン領域が半導体本体内に設けられ、そして、トレンチゲート近傍の第二の反対の導電型のチャネル収容領域により分離されている。
【０００３】
　これら既知の装置に対し、二種類のトレンチゲート形状が提案されている。「クロ−ズセル」形状では、環状（典型的には六角形）トレンチゲートが活性領域内の各トランジスタセルを囲む、二次元の繰り返しパターンがある。「オープンセル」形状では、各々が装置の活性領域上を横切るように延びる平行ストライプとしてトレンチゲートが設けられる一次元の繰り返しパターンがある。
【０００４】
　後者のオープンセル形状が益々採用されてきている。これにより、クロ−ズセル形状装置に対して、オン抵抗とスイッチング損失との間のトレードオフが改善される。さらに、オープンセル形状では、プロセス技術が比較的厳しくなく、多くのトランジスタセルをもたらし、従って、単位領域当たりのチャネル幅が大きくなる。
【０００５】
　
オープンセル形状装置のセル間距離即ちピッチ縮小に向けての取り組みの一つとして、トレンチゲートストライプに対して横方向にソースストライプが延びるストライプソース領域形状（以後、「横ストライプソース形状」）が提案されている。
【０００６】
　横ストライプソース形状は、さらに、他の要素の配置に影響を与えずに、装置動作特性を変更するために、半導体本体上面でのソース及びチャネル収容領域の面積比を調整できるという有利な点がある。
【０００７】
　横ストライプソース形状を有する既知の装置の例が図１乃至図３に示されている。
この装置のトランジスタセル領域において、第一導電型（この例ではｎ型）のソース、ドレイン領域８，１２が反対の第二導電型（即ち、この例ではｐ型）のチャネル収容領域１０により分離されている。ドレイン領域１２は、基板領域１２ｂ上にエピタキシャル層により形成されたドレインドリフト領域１２ａを含み、エピタキシャル層１２ａのドーピングレベル（従って導電率）が基板領域１２ｂに比べて低い。
【０００８】
　
領域８及び１０を介してドレイン領域１２の下部へと延在するトレンチ６内にゲート４がある。
【０００９】
　装置半導体本体２の上部主表面２ａにおいて、（図示されない）ソース電極によりソース領域８とチャネル収容領域１０とが接続される。ソース電極接続用ソースストライプ間の半導体本体の上部主表面２ａまでチャネル収容領域が延在して、装置内での寄生バイポーラ作用を抑制する。半導体本体の底部主表面２ｂにおいて、（図示されない）ドレイン電極により基板領域１２ｂのコンタクトがとられる。隣り合うゲートトレンチ間を横切るストライプとしてソース領域が延在する。
【００１０】
　この横ストライプソース形状の一例が本出願人によるＷＯ−０３／０８８３６４にも記載されており、その内容はこの参照により開示に含まれる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
　
平行ストライプソース形状と比べて、横ストライプソース形状の欠点は、トレンチゲート長さ全体が装置のチャネル幅に寄与する訳ではないことである。これば何故ならば、ソースストライプ間のトレンチゲート近傍部分にチャネルが形成される訳ではないからである。ところが、トレンチゲートのこれらの部分は、装置の他のパラメータであるゲート・ドレイン容量（Ｃｇｄ）に寄与し、スイッチング間のこの容量（Ｑｇｄ）により蓄積される電荷を増大させる。装置のスイッチング損失を減らすためにもＱｇｄ削減は重要である。
【課題を解決するための手段】
【００１２】
　この発明は、上部主表面を有する半導体本体と、前記上部主表面から前記半導体本体内へ延在し、内部に複数の絶縁ゲート電極を有する複数のトレンチを備える複数のトレンチゲートとを備えた縦型トレンチゲート半導体装置であって、前記半導体本体は第一導電型の複数ソース及びドレイン領域を備え、該ソース及びドレイン領域は、前記複数トレンチゲート近傍の第二導電型のチャネル収容領域により分離されおり、前記複数トレンチゲートはストライプ状に延在し、前記複数ソース領域は前記ストライプ状複数トレンチゲート間を横切るように延在し、前記複数トレンチゲートを横切る前記複数ソースストライプの投影が該投影された複数ソースストライプ間に複数の中間トレンチ部分を規定し、そして、前記第二導電型の互いに離間された複数の領域が、ソース電位に接続された前記複数中間トレンチ部分の直下に設けられている半導体装置を提供する。
【００１３】
　
前記第二導電型の互いに離間された複数の領域（以後、「離間領域」）が前記ドレイン領域から前記トレンチゲートの複数部分を選択的にシールドして、それら部分のＣｇｄ、従って、Ｑｇｄに対する効果を弱める。特に、チャネルが形成される電流路を制限することなしに、それら離間領域は、前記装置のチャネル幅に寄与しない前記トレンチゲートのそれらの部分をシールドする。
【００１４】
　それら離間領域はソース電位に接続されてこのシールド効果をもたらす。さらに、この接続により前記装置の前記ドレイン領域内の電荷の大部分を欠乏させ、そうでないと、Ｑｇｄがソース電極に流れることになる。これにより、前記装置のスイッチングが速くなり、従って、電力損失が低減される。
【００１５】
　さらに、前記離間領域は前記ドレイン領域内の欠乏領域を「押し出す」又は広げるのを助長する。これにより、如何なるドレイン・ソース電圧においても欠乏領域が効果的に広がり、従って、如何なるドレイン・ソース電圧においてもＣｇｄが低くなる。ここで、また、スイッチング時間がさらに短くなる。
【００１６】
　前記トレンチ下部に一連の第二導電型の領域を設けると前記ドレインから前記ゲートをさらにシールドすることになり得るが、このような態様とすると、この発明の形態を大きく超えて、装置チャネルの電流路の妨げとなり得る。
【００１７】
　前記離間領域をソース電位に接続するのは、前記チャネル収容領域から拡張するように各離間領域を形成することにより簡単に行える。例えば、前記トレンチゲートの側部に沿って垂直に、そして、各中間トレンチ部分の下部において、前記チャネル収容領域の底部境界から前記離間領域を拡張してもよい。
【００１８】
　好ましい実施形態では、各離間領域が前記トレンチの一側上の前記チャネル収容領域から前記トレンチの他側上の前記チャネル収容領域と合うように延在している。
【００１９】
　前記チャネル収容領域をもたらす前記第二導電型領域が前記トレンチ下部に周期的に延在して前記複数離間領域を形成するように、各トレンチの深さが前記チャネル収容領域の底部境界の上下における深さ間の長さに沿って変動してもよい。この形態では、前記チャネル収容領域を形成する注入において前記離間領域をも形成できるので、前記離間領域の形成にさらなる注入工程が不要となりうる。
・・・　中　略　・・・
【発明を実施するための最良の形態】
【００２５】
　各図は、概略的であり、一律の縮尺では描かれていないことに注意されたい。これら図面の各部の相対寸法並びに比率は、図面を明瞭且つ簡便にするために、誇張又は縮小されている。変更された又は異なる態様において、対応する又は同様な要素には、通常、同一参照符号が用いられている。
【００２６】
　各図面において、明瞭化のために、各装置の半導体本体２のみが示されている。完成後のＭＯＳＦＥＴは、半導体本体の上部、底部主表面２ａ、２ｂ上方に，ソース及びドレイン電極等の他の要素を含むことが理解されるところである。
【００２７】
　
この発明の縦型ＩＧＢＴ実施形態では、基板領域１２ｂはドリフト領域とは反対の導電型（図示の例ではｐ型）である。
【００２８】
　この発明の一実施形態が図４乃至図７に示されている。図４において、ゲートトレンチ６を横切るソースストライプ８の長手方向短部を点線２０により投影している。ソースストライプ間のトレンチの中間部（図４の陰影部）２２を点線２０が規定している。図７において、半導体本体２内へのソースストライプ８の延在状態を波線８０が示し、チャネル収容領域１０の底部境界１０ａを波線１００が示している。これらの波線は図７の断面の平面上の輪郭としてのみ示されており、これらの要素と交差するものではない。
【００２９】
　図５乃至図７の断面図から分かるように、
領域１４（この例ではｐ型）が周期的に設けられており、そして、ゲートトレンチ中間部２２の直下に位置している。領域１４は互いに離間している。ソースストライプ８の下部においてチャネルが形成される電流路を離間領域１４が制限しないように、ゲートトレンチ中間部２２の長手延在部内においてゲートトレンチに関して長手方向に離間領域１４が埋め込まれている。
【００３０】
　図６に見られるように、
トレンチ６の底部近傍において、トレンチ６の側壁に沿って、トレンチ６の一側近傍のチャネル収容領域１０からドレインドリフト領域１２ａ内へと下方に、そして、トレンチ６の他側側壁上方に、トレンチ６の他側上のチャネル収容領域１０と再度結合するように、各離間領域１４が延在する。
【００３１】
　完成された装置の通常使用において、離間領域が完全に欠乏することなしに（又は、装置の最大ソース・ドレイン電圧定格においてのみ完全に欠乏するように）、トレンチ６下部の離間領域の厚み（垂直方向、特に、主表面２ａに向かっての）が小さくされ、そして、可能な限り、低濃度でドーピングされることが望ましい。
【００３２】
　トレンチ下部の各離間領域１４の厚みは、ソース領域８直下のチャネル収容領域１０の部分の（同じ垂直方向の）厚みと同様であり、各離間領域１４のドーピングレベルがチャネル収容領域１０のその部分のドーピングレベルと同様であると好ましい。実際、離間領域のパラメータは、チャネル収容領域のパラメータと同様にうまく制御され、最適化されてもよい。
【００３３】
　図４の離間領域１４は、例えば、トレンチがエッチングされた後に、適切にマスクされたｐ型ドーパント注入プロセスにより形成されてもよい。」
（２）したがって、上記引用例１には次の発明（以下、「引用例１発明」という。）が記載されていると認められる。
「第一導電型（ｎ型）のソース領域８およびドレインドリフト領域１２ａを、反対の第二導電型（ｐ型）のチャネル収容領域１０により分離し、
　ドレインドリフト領域１２ａの下にドレインドリフト領域１２ａと反対の導電型の基板領域１２ｂを備え
　ソース領域８及びチャネル収容領域１０を介してドレインドリフト領域１２ａの下部へと延在するトレンチ６内にゲート４を備え、
　スイッチング損失を減らすために、トレンチ６の底部近傍において、トレンチ６の側壁に沿って、トレンチ６の一側近傍のチャネル収容領域１０からドレインドリフト領域１２ａ内へと下方に、そして、トレンチ６の他側側壁上方に、トレンチ６の他側上のチャネル収容領域１０と再度結合するように延在する離間領域１４が、互いに離間するように、周期的に設ける、
　横ストライプソース形状の縦型ＩＧＢＴ。」
２　引用例２について
　原査定の拒絶の理由に引用された特開２０１０−２８３２０５号公報(以下、「引用例２」という。）には、図面とともに次の事項が記載されている。
（１）「【０００１】
　
本発明は、ＩＧＢＴとＦＷＤとが併設された半導体基板を備える半導体装置に関するものである。
【背景技術】
【０００２】
　従来、電力変換装置等に用いられる半導体装置として、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ、Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）と、負荷電流を転流させるためのＦＷＤ（Ｆｒｅｅ　Ｗｈｅｅｌｉｎｇ　Ｄｉｏｄｅ）とを備えたものがあった（例えば特許文献１，２）。
【０００３】
　特許文献１の半導体装置においては、半導体基板の主表面側に設けられたワイヤボンディング領域（ワイヤボンディング部）に金属ワイヤを接合することで通電が行われるようになっていた。
【０００４】
　また、こうした半導体装置には、特許文献２に示すように、
小型化のためにＩＧＢＴとＦＷＤとが共通の半導体基板に併設された
（２）したがって、上記引用例２には次の発明（以下、「引用例２発明」という。）が記載されていると認められる。
「小型化のためにＩＧＢＴとＦＷＤとが共通の半導体基板に併設された、半導体装置。」
３　引用例３について
　原査定の拒絶の理由に引用された特開２００８−１０９０２８号公報(以下、「引用例３」という。）には、図面とともに次の事項が記載されている。
（１）「【００１７】
　以下、本発明の実施の形態について図に基づいて説明する。
　図１は、
本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。図１を参照して、本実施の形態の半導体装置は、半導体基板２０のセル領域に形成されたＩＧＢＴと還流ダイオードとを有している。
（２）したがって、上記引用例３には次の発明（以下、「引用例３発明」という。）が記載されていると認められる。
「半導体基板２０のセル領域にＩＧＢＴと還流ダイオードとを形成した、半導体装置。」
４　引用例４について
　当審拒絶理由の拒絶の理由に引用された特開２００９−２６７１１６号公報(以下、「引用例４」という。）には、図面とともに次の事項が記載されている。
（１）「【０００２】
　半導体層と裏面電極と表面電極を備えている縦型ダイオードが知られている。
　特許文献１に、ＩＧＢＴ（insulated gate bipolar transistor）が形成されている領域（ＩＧＢＴ素子領域）とＦＷＤ（free wheel diode）が形成されている領域（ダイオード素子領域）が、同一半導体層に混在している逆導通型の半導体装置が記載されている。
図１５に、一般的な逆導通型の半導体装置１００の要部断面図を示す。
（２）「【００１３】
（第１実施例）
　図１に、
ＩＧＢＴ素子領域Ｊ１とダイオード素子領域Ｊ２が同一半導体層８に混在している逆導通型の半導体装置１の要部断面図を示す。図２に、この半導体層８を上面視した図を示す。
【００１４】
　裏面電極３は、ＩＧＢＴ素子領域Ｊ１の裏面とダイオード素子領域Ｊ２の裏面に連続して伸びている。
　半導体層８は、浅部８Ｕと深部８Ｌを備えている。深部８Ｌは、p型のコレクタ領域８０とn+型のカソード領域７０を備えている。コレクタ領域８０は、半導体層８の裏面８ｂに露出する一部の範囲に形成されている。カソード領域７０は、裏面８ｂに露出する他の範囲に形成されている。前述した裏面電極３は、コレクタ領域８０とカソード領域７０に共通に接続している。本明細書では、半導体層８のうち、コレクタ領域８０が裏面８ｂに形成されている範囲をＩＧＢＴ素子領域Ｊ１と称している。また、半導体層８のうち、カソード領域７０が裏面８ｂに形成されている範囲をダイオード素子領域Ｊ２と称している。また、深部８Ｌは、コレクタ領域８０とカソード領域７０の上部に共通に形成されているn-型のドリフト層６０を備えている。
【００１５】
　半導体層８の浅部８Ｕには、複数本の絶縁トレンチ電極ＴＧが形成されている。各々の絶縁トレンチ電極ＴＧは、その長手方向を図１に示す奥行き方向（図２に示す上下方向）に揃えて伸びている。また、各々の絶縁トレンチ電極ＴＧは、半導体層８の表面８ａから半導体層８の深さ方向に伸びている。絶縁トレンチ電極ＴＧは、絶縁膜１４とトレンチ電極１２を備えている。絶縁膜１４は、トレンチの内面に形成されている。トレンチ電極１２は、絶縁膜１４で覆われた状態でトレンチ内に収容されている。浅部８Ｕは、隣接する一対の絶縁トレンチ電極ＴＧ間に形成される区画領域に分割されている。
【００１６】
　ＩＧＢＴ素子領域Ｊ１の浅部８Ｕは、複数個の区画領域４を備えている。各々の区画領域４には、同じ半導体構造が形成されている。区画領域４は、低濃度p型領域３０とn+型のトレンチ電極隣接領域２０と高濃度p型領域２２を備えている。低濃度p型領域３０は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。n+型のトレンチ電極隣接領域２０は、半導体層８の表面８ａの一部に露出している。トレンチ電極隣接領域２０は、絶縁トレンチ電極ＴＧと接している。したがって、トレンチ電極隣接領域２０は、絶縁膜１４を介してトレンチ電極１２と対向している。高濃度p型領域２２は、半導体層８の表面８ａの他の一部に露出している。高濃度p型領域２２は、隣接するトレンチ電極隣接領域２０の間に配置されている。ＩＧＢＴ素子領域Ｊ１の区画領域４では、トレンチ電極隣接領域２０と高濃度p型領域２２が、低濃度p型領域３０によってn-型のドリフト層６０から分離されている。ＩＧＢＴ素子領域Ｊ１では、低濃度p型領域３０がボディ領域として機能する。ＩＧＢＴ素子領域Ｊ１では、トレンチ電極隣接領域２０がエミッタ領域として機能する。ＩＧＢＴ素子領域Ｊ１では、高濃度p型領域２２がボディコンタクト領域として機能する。
【００１７】
　ダイオード素子領域Ｊ２の浅部８Ｕは、区画領域４と区画領域５を備えている。ダイオード素子領域Ｊ２では、区画領域４と区画領域５が、隣接する１対の絶縁トレンチ電極ＴＧ間に交互に形成されている。
　区画領域４に形成されている半導体構造は、ＩＧＢＴ素子領域Ｊ１の区画領域４に形成されている半導体構造と同じである。裏面電極３と、カソード領域７０と、ドリフト層６０と、区画領域４と、表面電極２によって第１ダイオードが形成されている。」
（３）図１
（４）図１５
（５）上記（１）に記載された図１の半導体装置１の「絶縁トレンチ電極ＴＧ」，「ｎ−型のドリフト層」，「低濃度ｐ型領域からなるボディ領域」，「トレンチ電極隣接領域」にある「エミッタ領域」，「ｐ＋型のコレクタ領域」，「ｎ＋型のカソード領域」，「高濃度ｐ型のボディコンタクト領域」は、図１５に記載された半導体装置１００と共通している。
　そうすると、上記（１）ないし（４）より、上記引用文献４には次の発明（以下、「引用発明４」という。）が記載されていると認められる。
「半導体層１０８と絶縁トレンチ電極ＴＧを備え、絶縁トレンチ電極ＴＧの底面に接しているｎ−型のドリフト層と、
　ｎ−型のドリフト層上に設けられており、絶縁トレンチ電極ＴＧの側面に接している低濃度ｐ型領域からなるボディ領域と、
　ボディ領域上に設けられており、絶縁トレンチ電極ＴＧの側面に接している、トレンチ電極隣接領域にあるエミッタ領域と、
　ｎ−型のドリフト層の下の一部に設けられているｐ+型のコレクタ領域と、
　ｎ−型のドリフト層の下の他の一部に設けられているｎ+型のカソード領域と、を有しており、
　低濃度ｐ型領域からなるボディ領域は、エミッタ領域間に位置する高濃度ｐ型のボディコンタクト領域を含んでいる、
　逆導通型の半導体装置１００。」
５　引用例５について
　当審拒絶理由の拒絶の理由に引用された特開２００９−６５１０５号公報(以下、「引用例５」という。）には、図面とともに次の事項が記載されている。
（１）「【０００７】
　図９〜図１１は、３相モータに対する給電装置を例示している。いずれの給電装置でも、各図の（ｂ）（ｅ）（ｈ）の順に切換えることでモータＭの通電相を切換えることができる。通電相を切換える際に、(ａ)または（ｃ）、(ｄ)または（ｆ）、（ｇ）または（ｉ）の状態に切換える。あるいは、通電する実効電流値を調整するために、(ａ)または（ｃ）、(ｄ)または（ｆ）、（ｇ）または（ｉ）の状態に切換える。それまでオンしていたスイッチング素子をオフすることによって、(ａ)または（ｃ）、(ｄ)または（ｆ）、（ｇ）または（ｉ）の状態に切換えた時に、還流ダイオードに還流電流が流れる。還流ダイオードに還流電流を流すことによって、スイッチング素子に高電圧が作用しないように保護している。いずれの給電装置でも、(ａ)または（ｃ）、(ｄ)または（ｆ）、（ｇ）または（ｉ）の状態に切換えたときに還流ダイオードに還流電流が流れることから、順方向電圧降下が低いことが求められる。また、図９〜図１１のいずれの給電装置でも(ａ)または（ｃ）、(ｄ)または（ｆ）、（ｇ）または（ｉ）の状態から(ｂ)または（ｅ）または（ｈ）に切換えたときに、還流ダイオードに逆回復電流が流れることから、逆回復順を小さく抑えることが必要とされている。
　
図９〜図１１のいずれの給電装置でも、通電方向の切換と、実効電流の調整を組み合わせて用いることによって、モータＭの３相交流を供給する。図９〜図１１の給電装置は、直流を３相交流に変換する変換装置でもある。
【０００８】
　図８〜図１１のいずれの給電装置でも、スイッチング素子と、スイッチング素子に逆並列に接続されている複合回路の複数個を備えている。図８〜図１１のいずれの給電装置でも、複数個の複合回路が直列に接続されており、その直列回路の複数個が並列に接続されている。その並列回路は一対の電源端子間に接続され、各直列回路の複合回路間の中間電位点は負荷に接続されている。給電装置は電源からの電力を負荷に給電する。給電装置は、負荷に対する給電方向を切換え、あるいは、負荷に供給する実効電流量を調整する。
【０００９】
　複数個のスイッチング素子は、下記の規則で状態を切換える。
（１）１つの直列回路の中間電位点の一方側のスイッチング素子をオン状態とし、
（２）前記（１）の直列回路の中間電位点の他方側のスイッチング素子をオフ状態とし、
（３）少なくとも１つの他の直列回路の中間電位点の一方側のスイッチング素子をオフ状態とし、
（４）前記（３）の直列回路の中間電位点の他方側のスイッチング素子をオンとする。
　すると（１）と（４）でオン状態となった2個のスイッチング素子を介して電源から負荷に電力が供給される。
　例えば、図９（ｂ）の場合、（１）でＣ１をオンし、（２）でＣ２をオフし、（３）でＡ１，Ｂ１の双方をオフし、（４）でＡ２，Ｂ２の双方をオンする。図１０（ｂ）の場合、（１）でＣ１，Ｂ１をオンし、（２）でＣ２，Ｂ２をオフし、（３）でＡ１をオフし、（４）でＡ２をオンする。図１１（ｂ）の場合、（１）でＣ１をオンし、（２）でＣ２をオフし、（３）でＡ１をオフし、（４）でＡ２をオンする。図１１の場合、（１）（２）（３）のいずれでも、Ｂ１、Ｂ２の双方がオフされる。
　図９と図１０の場合、一方側では１個のスイッチング素子がオン状態であり、他方側では２個のスイッチング素子がオンしているということもできるし、一方側では２個のスイッチング素子がオン状態であり、他方側では１個のスイッチング素子がオンしているということもできる。図１１に例示されるように、一方側のスイッチング素子がオンされた直列回路とは異なる直列回路の少なくとも一個において他方側のスイッチング素子がオンすれば、負荷に電力を供給することができる。
【００１０】
　この種の給電装置では、前記（１）で一方側のスイッチング素子をオン状態とする直列回路を逐次切換えていくことによって、負荷への給電方向を逐次切換えていくことができる。図９と図１０の場合、（ｂ）、（ｅ）、（ｈ）と順に切換えていくことによって、３相モータＭに回転磁界を作ることができる。
【００１１】
　前記（１）でオン状態としたスイッチング素子をオフ状態に切換える際に、前記（２）のスイッチング素子に逆並列に接続されている還流ダイオードに還流電流が流れる。
　図８の場合、図８（ｂ）でオンしていたＡ２をオフして図８（ａ）に切換えると、前記（２）のスイッチング素子であるＡ１に逆並列に接続されている還流ダイオードに還流電流が流れる。図８（ｂ）でオンしていたＢ１をオフして図８（ｃ）に切換えると、前記（２）のスイッチング素子であるＢ２に逆並列に接続されている還流ダイオードに還流電流が流れる。
　図９の場合、図９（ｂ）でオンしていたＣ１をオフして図９（ａ）に切換えると、前記（２）のスイッチング素子であるＣ２に逆並列に接続されている還流ダイオードに還流電流が流れる。図９（ｂ）でオンしていたＡ２，Ｂ２をオフして図９（ｃ）に切換えると、前記（２）のスイッチング素子であるＡ１，Ｂ１に逆並列に接続されている還流ダイオードに還流電流が流れる。
　図１０の場合、図１０（ｂ）でオンしていたＢ１，Ｃ１をオフして図１０（ａ）に切換えると、前記（２）のスイッチング素子であるＢ２，Ｃ２に逆並列に接続されている還流ダイオードに還流電流が流れる。図１０（ｂ）でオンしていたＡ２をオフして図１０（ｃ）に切換えると、前記（２）のスイッチング素子であるＡ１に逆並列に接続されている還流ダイオードに還流電流が流れる。
【００１２】
　
スイッチング素子とダイオードを組み合わせた複合回路を利用して、図８〜図１１の給電装置を構成することもできるが、同一半導体基板にＩＧＢＴ素子領域とダイオード素子領域が混在している半導体装置を組み合わせて給電装置を製造することもできる。同一半導体基板にＩＧＢＴ素子領域とダイオード素子領域が混在している半導体装置を、逆導通半導体装置という。
（２）したがって、上記引用例５には次の発明（以下、「引用例５発明」という。）が記載されていると認められる。
「直流を３相交流に変換する変換装置に用いられる逆導通半導体装置であって、
　同一半導体基板にＩＧＢＴ素子領域とダイオード素子領域が混在している、
　逆導通半導体装置。」
第６　対比・判断
１　本願発明１について
（１）対比
　本願発明１と引用例４発明とを対比すると、次のことがいえる。
ア　引用例４発明の「逆導通型の半導体装置」，「半導体層１０８」，「絶縁トレンチ電極ＴＧ」，「ｎ−型のドリフト層」，「低濃度ｐ型領域からなるボディ領域」，「ｐ+型のコレクタ領域」，「ｎ+型のカソード領域」および「高濃度ｐ型のボディコンタクト領域」は、それぞれ本願発明１の「逆導通ＩＧＢＴ」，「半導体層」，「トレンチゲート」，「第１導電型のドリフト領域」，「第２導電型のボディ領域」，「第２導電型のコレクタ領域」，「第１導電型のカソード領域」および「コンタクト領域」に相当する。
イ　引用例４発明の「ボディ領域上に設けられており、絶縁トレンチ電極ＴＧの側面に接している、トレンチ電極隣接領域にあるエミッタ領域」は、本願発明１の「前記ボディ領域上に設けられており、前記トレンチゲートの側面に接しており、前記トレンチゲートの長手方向に沿って分散して設けられている第１導電型の複数のエミッタ領域」と、「前記ボディ領域上に設けられており、前記トレンチゲートの側面に接して」「いる第１導電型の複数のエミッタ領域」である点で共通する。
ウ　したがって、本願発明１と引用例４発明とは、以下の点で一致し、また相違する。
［一致点］
「逆導通ＩＧＢＴであって、
　半導体層と、
　前記半導体層の表層部に設けられているトレンチゲートと、を備えており、
　前記半導体層は、
　　前記トレンチゲートの底面に接している第１導電型のドリフト領域と、
　　前記ドリフト領域上に設けられており、前記トレンチゲートの側面に接している第２導電型のボディ領域と、
　　前記ボディ領域上に設けられており、前記トレンチゲートの側面に接して設けられている第１導電型の複数のエミッタ領域と、
　　前記ドリフト領域下の一部に設けられている第２導電型のコレクタ領域と、
　　前記ドリフト領域下の他の一部に設けられている第１導電型のカソード領域と、を有しており、
　前記ボディ領域は、
　　前記エミッタ領域間に位置するコンタクト領域を含んでいる、
　逆導通ＩＧＢＴ。」
［相違点１］
　本願発明１の「逆導通ＩＧＢＴ」は「３相インバータに用いられる」のに対して、引用例４発明の「逆導通型の半導体装置１００」は「３相インバータに用いられる」のかどうか不明である点。
［相違点２］
　本願発明１の「エミッタ領域」は、「前記トレンチゲートの長手方向に沿って分散して設けられている」のに対して、引用例４発明の「エミッタ領域」対応する構成が、「前記トレンチゲートの長手方向」においてどのような構成であるのか不明である点。
［相違点３］
　本願発明１の「ボディ領域」は、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をＩＧＢＴ範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている」のに対して、引用例４発明は、そのような構成とはなっていない点。
（２）相違点についての判断
　［相違点３］について以下に検討する。
　引用例４には、［相違点３］の構造である、「ボディ領域」が「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をＩＧＢＴ範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設け」ることは記載されていない。また、引用例４発明が逆導通ＩＧＢＴにおけるゲート干渉の制御という課題を考慮していないので、引用例４発明の「ボディ領域」が、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をＩＧＢＴ範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設け」るようにすることが容易であるとは言えない。
　さらに、引用例１ないし３および５には、「ボディ領域」が「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をＩＧＢＴ範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設け」ることは記載されていないから、引用例４発明に、引用例１ないし３および５の記載を適用し、［相違点３］に係る構成を想起することはできない。
　そして、本願発明１は、［相違点３］に係る構成を有することにより、
「【００１０】
　上記実施形態の逆導通ＩＧＢＴでは、突出領域が設けられていることによって、ドリフト領域とトレンチゲートの接する部分が少なくなるので、ゲート干渉時の寄生抵抗動作が起こり難くなる。したがって、ボディ領域とドリフト領域で構成されるダイオード構造に順方向電圧が十分に印加され、ダイオード構造が良好に動作し、ゲート干渉が抑えられる。」
という格別の効果を有するものである。
　そうすると、［相違点３］に係る構成は、引用例１ないし５に記載された発明に基づいて当業者が容易に想到したものであるとは言えない。
２　本願発明２ないし４について
　本願発明２ないし４は、本願発明１の発明特定事項を全て有する発明である。
　してみれば、本願発明１が引用例１ないし５に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない以上、本願発明２ないし４も、引用例１ないし５に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない。
第７　原査定についての判断
　本願発明１ないし４の「ボディ領域」は、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をＩＧＢＴ範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている」。
　そして、前記「第６」で検討したとおり、本願発明１ないし４における「ボディ領域」が、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をＩＧＢＴ範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている」ことは、原査定における引用例１には記載されておらず、また、周知の技術であるとは認められないから、引用例１発明の「ボディ領域」が、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をＩＧＢＴ範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている」ことが容易であったとは言えない。
　また、原査定における引用例２および３には、「ボディ領域」が、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をＩＧＢＴ範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている」ことは記載されていないから、引用例１発明に、引用例２および３の記載を適用し、「ボディ領域」が、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をＩＧＢＴ範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている」ようにすることを想起することはできない。
　そうすると、本願発明１ないし４の、「ボディ領域」が、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をＩＧＢＴ範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている」ようにすることは、原査定における引用例１ないし３には記載されておらず、本願の出願日前における周知技術でもないので、本願発明１ないし４は、当業者であっても、原査定における引用例１ないし３に基づいて容易に発明できたものではない。
　したがって、原査定を維持することはできない。
第８　むすび
　以上のとおり、原査定の理由によって、本願を拒絶することはできない。
　他に本願を拒絶すべき理由を発見しない。　
　よって、結論のとおり審決する。