(57)【要約】  下部電極（８）上に、酸化チタン膜（１０）、酸化ニッケル膜（１１）及び上部電極（１２）が形成されており、下部電極（８）、酸化チタン膜（１０）、酸化ニッケル膜（１１）及び上部電極（１２）から抵抗素子（ＶＲ）が構成されている。酸化チタン膜（１０）の厚さは５ｎｍであり、酸化ニッケル膜（１１）の厚さは６０ｎｍである。酸化ニッケル膜（１１）を構成する酸化ニッケル中の酸素の割合は、化学量論組成における酸素の割合よりも低い。
2008107941.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、
前記第１の電極上に形成され、金属原子を含有する金属含有膜と、
前記金属含有膜上に形成され、金属酸化物を含有する抵抗変化膜と、
前記抵抗変化膜上に形成された第２の電極と、
を有し、
前記金属含有膜は、前記抵抗変化膜を構成する物質よりも酸素と結合しやすい物質から構成され、
前記抵抗変化膜の抵抗は、前記第１の電極と前記第２の電極との間に印加された電圧に伴って変化することを特徴とする半導体装置。
【請求項２】
前記抵抗変化膜は、前記第１の電極と前記第２の電極との間に印加される電圧に対応した複数の抵抗値を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属含有膜は、前記抵抗変化膜の結晶粒径が、前記抵抗変化膜が前記第１の電極上に形成された場合よりも、前記抵抗変化膜が前記金属含有膜上に形成された場合の方が小さくなる物質から構成されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記抵抗変化膜又は前記金属含有膜は、酸化チタン、酸化ニッケル、酸化イットリウム、酸化セリウム、酸化マグネシウム、酸化亜鉛、酸化ジルコニウム、酸化タングステン、酸化ニオブ、酸化タンタル、酸化クロム、酸化マンガン、酸化アルミニウム、酸化バナジウム及び酸化シリコンからなるから選択された少なくとも１種の物質から構成されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記金属酸化物の組成は、化学量論組成よりも酸素が欠乏したものとなっていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記金属含有膜の厚さは、８ｎｍ以下であることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記金属含有膜は、金属又は金属酸化物から構成されていることを特徴とする請求項１に記載の半導体装置。
【請求項８】
第１の電極上に、金属原子を含有する金属含有膜を形成する工程と、
前記金属含有膜上に、金属酸化物を含有する抵抗変化膜を形成する工程と、
前記抵抗変化膜上に、第２の電極を形成する工程と、
を有し、
前記金属含有膜として、前記抵抗変化膜を構成する物質よりも酸素と結合しやすい物質から構成されたものを形成し、
前記抵抗変化膜として、その抵抗が前記第１の電極と前記第２の電極との間に印加された電圧に伴って変化するものを形成することを特徴とする半導体装置の製造方法。
【請求項９】
前記抵抗変化膜として、前記第１の電極と前記第２の電極との間に印加される電圧に対応した複数の抵抗値を有するものを形成することを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記金属含有膜として、前記抵抗変化膜の結晶粒径が、前記抵抗変化膜が前記第１の電極上に形成された場合よりも、前記抵抗変化膜が前記金属含有膜上に形成された場合の方が小さくなる物質から構成されたものを形成することを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１１】
前記抵抗変化膜又は前記金属含有膜として、酸化チタン、酸化ニッケル、酸化イットリウム、酸化セリウム、酸化マグネシウム、酸化亜鉛、酸化ジルコニウム、酸化タングステン、酸化ニオブ、酸化タンタル、酸化クロム、酸化マンガン、酸化アルミニウム、酸化バナジウム及び酸化シリコンからなるから選択された少なくとも１種の物質から構成されたものを形成することを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１２】
前記金属含有膜を形成する工程において、
前記第１の電極上に、第１の金属層を形成し、
その後、前記第１の金属層を酸化させることにより、その組成が化学量論組成よりも酸素が欠乏した組成の金属酸化物層を前記金属含有膜として形成することを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１３】
前記抵抗変化膜を形成する工程において、
前記金属含有膜上に、第２の金属層を形成し、
その後、前記第２の金属層を酸化させることにより、その組成が化学量論組成よりも酸素が欠乏している金属酸化物層を前記抵抗変化膜として形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記抵抗変化膜を形成する工程において、前記金属含有膜上に、反応性スパッタ法により、その組成が化学量論組成よりも酸素が欠乏している金属酸化物層を前記抵抗変化膜として形成することを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１５】
前記抵抗変化膜として、前記金属酸化物の組成が化学量論組成よりも酸素が欠乏しているものを形成することを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１６】
前記金属含有膜の厚さを、８ｎｍ以下とすることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１７】
前記金属含有膜として、金属又は金属酸化物から構成されたものを形成することを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗素子の電気抵抗の変化に応じて情報を記憶する不揮発性メモリに好適な半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、外部からの電気的な刺激に応じて抵抗値が変化する物質を用いてデータを記憶する不揮発性メモリセルが作製されている。このような不揮発性メモリセルを備えたメモリは、抵抗変化メモリとよばれる。このような物質は、その電気的特性に応じて大きく二つに分類することができる。一方は双極性材料とよばれることがあり、他方は単極性材料とよばれることがある。【０００３】
双極性材料としては、Ｃｒ等の不純物が微量にドープされたＳｒＴｉＯ３及びＳｒＺｒＯ３が挙げられる。超巨大磁気抵抗（ＣＭＲ）を示すＰｒ（１−ｘ）ＣａｘＭｎＯ３及びＬａ（１−ｘ）ＣａｘＭｎＯ３等も双極性材料である。双極性材料からなる薄膜又はバルク材料に、ある閾値以上の電圧を印加すると、抵抗の変化が生じる。但し、変化の前後で抵抗は安定に保たれる。抵抗の変化が生じた後に、逆極性の他の閾値以上の電圧を印加すると、双極性材料の抵抗は元の抵抗と同程度に戻る。このように、双極性材料では、抵抗の変化に互いに極性が異なる電圧の印加が必要である。【０００４】
非特許文献１には、０．２％のＣｒがドープされたＳｒＺｒＯ３の抵抗の変化が記載されている。負の電圧を印加していくと、−０．５Ｖ付近で電流の絶対値が急増する。つまり、ＳｒＺｒＯ３の抵抗が高抵抗から低抵抗に急激に変化する。このような高抵抗から低抵抗への切り替わり現象及びその過程はセット（ｓｅｔ）とよばれることがある。次に、電圧を正の方向へ掃印していくと、＋０．５Ｖ付近で電流の値が急減する。つまり、ＳｒＺｒＯ３の抵抗が低抵抗から高抵抗に急激に戻る。このような低抵抗から高抵抗への切り替わり現象及びその過程はリセット（ｒｅｓｅｔ）とよばれることがある。また、各抵抗は、±０．５Ｖの範囲内では安定であり、電圧が印加されていなくても保持される。従って、高抵抗の状態及び低抵抗の状態を、夫々「０」及び「１」に対応させることにより、双極性材料をメモリに使用することが可能となる。なお、抵抗が変化する閾値電圧は、材料及び結晶性等に依存する。また、直流電圧だけでなく、パルス電圧を印加することよって抵抗を変化させることも可能である。【０００５】
単極性材料としては、ＮｉＯｘ及びＴｉＯｘ等の単一の遷移金属の酸化物（ＴＭＯ：Transition Metal Oxide）が挙げられる。単極性材料では、抵抗の変化が印加電圧の極性によらずに生じると共に、低抵抗から高抵抗への変化（ｒｅｓｅｔ）が生じる電圧の絶対値が、高抵抗から低抵抗への変化（ｓｅｔ）が生じる電圧の絶対値よりも小さい。また、双極性材料と同様に、変化の前後で抵抗は安定に保たれる。また、抵抗の変化は可逆的である。従って、電圧の極性を変えることなく抵抗の大きさを切り替えることが可能である。このように、単極性材料では、抵抗の変化に互いに単一の極性の電圧の印加が必要である。このような単極性材料の性質は非特許文献２に記載されている。なお、パルス電圧が印加された場合、パルス幅が固定されている場合に上述のような挙動が確認される。【０００６】
図１２は、単極性材料であるＴｉＯｘの薄膜の電流−電圧特性を示すグラフである。抵抗が高い状態の薄膜に電圧を印加していくと（１）、ある電圧（１．５Ｖ程度）で抵抗が急激に低くなり、電流が急増する（２）。その後、電流制限（制限値：２０ｍＡ）をかけながら電圧を下げていくと（３）、抵抗が低い状態のまま電流がゼロに戻る（４）。このような処理により、薄膜の抵抗が高抵抗から低抵抗に変化する。つまり、ｓｅｔ過程が発現する。そして、この抵抗が低い状態は、電圧が印加されていなくても保持される。なお、電流制限をかけているのは、電流制限をかけなれければ、薄膜に大電流が流れて破壊されてしまうためである。【０００７】
一方、抵抗が低い状態の薄膜に電圧を印加していくと（５）、ある電圧（１．２Ｖ程度）で抵抗が急激に高くなり、電流が急減する（６）。その後、電圧を下げえていくと（７）、抵抗が高い状態のまま電流が０に戻る。このような処理により、薄膜の抵抗が低抵抗から高抵抗に変化する。つまり、ｒｅｓｅｔ過程が発現する。そして、この抵抗が高い状態は、電圧が印加されていなくても保持される。【０００８】
従って、高抵抗の状態及び低抵抗の状態を、夫々「０」及び「１」に対応させることにより、単極性材料をメモリに使用することも可能となる。つまり、図１２に示す例では、０．２Ｖ程度の電圧を印加したときの電流値から、単極性材料の抵抗を識別することができ、この抵抗から「０」又は「１」のどちらが記憶されているか識別することができる。【０００９】
これらの双極性材料及び単極性材料の抵抗の変化は、薄膜等の形成直後から発現するものではなく、薄膜等に比較的大きな電圧を印加することにより、絶縁破壊を生じさせるか、又は絶縁破壊に類似する現象を生じた後に発現する。このような処理により生じる現象及びその過程は、フォーミング（ｆｏｒｍｉｎｇ）とよばれることがある。そして、ｆｏｒｍｉｎｇ過程によりフィラメントとよばれる伝導領域が生成され、このフィラメントにおける特性の変化により抵抗が変化すると考えられている。図１３Ａ〜図１３Ｃに、各処理におけるＴｉＯｘ膜の特性の変化を示す。図１３Ａは、ｆｏｒｍｉｎｇ過程における電流の変化を示すグラフであり、図１３Ｂは、ｓｅｔ過程における電流の変化を示すグラフであり、図１３Ｃは、ｒｅｓｅｔ過程における電流の変化を示すグラフである。なお、各グラフ中の矢印は、電流の変化の方向を示している。【００１０】
図１３Ａに示すように、形成された直後のＴｉＯｘ膜の抵抗は高く、ｆｏｒｍｉｎｇ過程において８Ｖ程度の電圧を印加しなければ電流は急増しない。なお、ｆｏｒｍｉｎｇ過程においても電流制限（制限値：１０ｍＡ）をかけている。【００１１】
ｆｏｒｍｉｎｇ過程が完了したＴｉＯｘ膜に、再び電圧を印加して行くと、図１３Ｂに示すように、２．５Ｖ程度の電圧を印加したときに抵抗が急減する。そして、印加電圧をゼロにしても、抵抗が低い状態が保持される。つまり、ｓｅｔ過程の処理が行われる。【００１２】
その後、ｓｅｔ過程が完了したＴｉＯｘ膜に、再び電圧を印加して行くと、図１３Ｃに示すように、電流が速やかに上昇するが、１．２Ｖ程度の電圧を印加したときに抵抗が急増する。そして、印加電圧をゼロにしても、抵抗が高い状態が保持される。つまり、ｒｅｓｅｔ過程の処理が行われる。【００１３】
その後は、抵抗の大小及び印加電圧に応じて、ｓｅｔ過程又はｒｅｓｅｔ過程が発現する。なお、ｆｏｒｍｉｎｇ過程時の制限電流の値等によっては、ｆｏｒｍｉｎｇ過程が完了したＴｉＯｘ膜の抵抗が低く、その直後がｓｅｔ過程ではなくｒｅｓｅｔ過程となる場合もある。この場合にも、その後は、抵抗の大小及び印加電圧に応じて、ｓｅｔ過程又はｒｅｓｅｔ過程のみが発現する。つまり、熱的ストレスの印加等がない限り、ｆｏｒｍｉｎｇ過程が発現するのは、最初の一度きりである。【００１４】
抵抗変化メモリは、スケーリング限界の近付きつつあるフラッシュメモリの代替メモリとして期待されている。しかし、上述のように、ＴｉＯｘのｆｏｒｍｉｎｇ過程には高い電圧の印加が必要とされる。このため、材料の適切な選択等が必要となっている。本願発明者等による実験の結果によると、ＮｉＯｘを用いた場合には、ＴｉＯｘよりも低い電圧でｆｏｒｍｉｎｇ過程が完了することが確認されている。従って、ＮｉＯｘの使用が有用であるとも考えられる。【００１５】
しかしながら、本願発明者等は、メモリセルが小さくなるに連れてｆｏｒｍｉｎｇ過程に必要な電圧（ｆｏｒｍｉｎｇ電圧）が高くなる傾向があることを見出し、ＮｉＯｘを用いた場合にも、ｆｏｒｍｉｎｇ電圧を他の素子の駆動電圧と釣り合う程度まで下げることは困難であることを見出した。【００１６】
【特許文献１】特開２００４−２４１３９６号公報
【特許文献２】特開２００４−３６３６０４号公報
【非特許文献１】A. Beck et al., Apply. Phys.,Lett. 77, 139 (2001)
【非特許文献２】I. G. Baek et al., Tech. Digest IEDM 2004, p. 587
【発明の開示】
【００１７】
本発明は、ｆｏｒｍｉｎｇ電圧を低下させることができる半導体装置及びその制御方法を提供することを目的とする。
【００１８】
ここで、本願発明者等が行った実験について説明する。図１Ａは、第１の試料のｆｏｒｍｉｎｇ過程における電流の変化を示すグラフであり、図１Ｂは、第２の試料のｆｏｒｍｉｎｇ過程における電流の変化を示すグラフである。第１の試料では、その平面形状を一辺の長さが１７０μｍの正方形とした。第２の試料では、その平面形状を一辺の長さが１．５μｍの正方形とした。また、２つの電極間にＮｉＯｘ膜を形成した。そして、ｆｏｒｍｉｎｇ電圧を測定した。
【００１９】
図１Ａに示すように、大きい第１の試料のｆｏｒｍｉｎｇ電圧は１Ｖ程度であったが、図１Ｂに示すように、微小な第２の試料のｆｏｒｍｉｎｇ電圧は３Ｖ以上となった。製造販売される抵抗変化メモリのメモリセルの大きさは１００ｎｍ以下と考えられているため、このままでは、非常に大きいｆｏｒｍｉｎｇ電圧が必要となってしまう。
【００２０】
そこで、本願発明者等は、ｆｏｒｍｉｎｇ電圧が高い原因を究明すべく、ＮｉＯｘ膜のＣＡＦＭ（Conductive Atomic Force Microscopy）像の観察を行った。図２は、ＮｉＯｘ膜のＣＡＦＭ像を示す図（顕微鏡写真）である。ＣＡＦＭ像では、明るい領域ほど抵抗が低い。図２中の領域Ｒ１及びＲ２は、いずれも一辺の長さが１００ｎｍの正方形の領域である。領域Ｒ１は、抵抗が高い部分（電流が小さい部分）により占められているが、領域Ｒ２中には、抵抗が低い部分（電流が大きい部分）が存在している。領域Ｒ２のように、１個のメモリセル中に抵抗が低い部分が含まれていれば、当該メモリセルのｆｏｒｍｉｎｇ電圧が非常に高くなることはないが、領域Ｒ１のように、１個のメモリセル中に抵抗が低い部分が含まれていない場合には、そのｆｏｒｍｉｎｇ電圧が高くなってしまう。そして、抵抗が低い部分は、Ｎｉの酸化が比較的低い部分であるか、結晶粒界であると考えられる。従って、メモリセルが小さくなるほど、抵抗が高い部分により占められる頻度が高くなり、ｆｏｒｍｉｎｇ電圧が高いメモリセルが形成されやすくなってしまうと考えられる。
【００２１】
また、本願発明者等は、従来の抵抗変化メモリにおいて下部電極として使用されているＰｔ膜上に、種々の条件下で酸化ニッケル膜を形成し、その断面ＳＥＭ（Scanning Electron Microscopy）像の観察を行った。図３Ａは、試料Ｓ１の断面ＳＥＭ像を示す図（顕微鏡写真）であり、図３Ｂは、試料Ｓ２の断面ＳＥＭ像を示す図（顕微鏡写真）であり、図３Ｃは、試料Ｓ３の断面ＳＥＭ像を示す図（顕微鏡写真）であり、図３Ｄは、試料Ｓ４の断面ＳＥＭ像を示す図（顕微鏡写真）である。試料Ｓ１では、Ｎｉ膜をＰｔ膜上に形成した後に、１０１３２５Ｐａ（１ａｔｍ）の酸素雰囲気中でＮｉ膜を３９５℃で３０分間アニールすることにより、酸化ニッケル膜を形成した。試料Ｓ２では、Ｎｉ膜をＰｔ膜上に形成した後に、１０１３２５Ｐａ（１ａｔｍ）の酸素雰囲気中でＮｉ膜を３９５℃で６０分間アニールすることにより、酸化ニッケル膜を形成した。試料Ｓ３では、Ｎｉ膜をＰｔ膜上に形成した後に、１０１３２５Ｐａ（１ａｔｍ）の酸素雰囲気中でＮｉ膜を４３５℃で６０分間アニールすることにより、酸化ニッケル膜を形成した。試料Ｓ４では、１０１３２５Ｐａ（１ａｔｍ）の酸素雰囲気中でＮｉ膜をＰｔ膜上に形成した後に、Ｎｉ膜を４８５℃で６０分間アニールすることにより、酸化ニッケル膜を形成した。
【００２２】
図３Ａ及び図３Ｂから分かるように、アニール時間が長いほど結晶粒が大きくなった。このことは、アニール時間が長くなるほど、ｆｏｒｍｉｎｇ電圧が高くなる傾向があることを示している。また、図３Ｂ乃至図３Ｄに示すように、アニール温度が高いほど結晶粒が大きくなった。このことは、アニール温度が高くなるほど、ｆｏｒｍｉｎｇ電圧が高くなる傾向があることを示している。
【００２３】
また、本願発明者等は、試料Ｓ１〜Ｓ４の酸化ニッケル膜のＸＰＳ分析を行った。この結果を図４に示す。図４に示すように、試料Ｓ１の酸化ニッケル膜の酸化度（酸素含有量／ニッケル含有量）は、０．８１であった。また、試料Ｓ２での酸化度は０．８４であり、試料Ｓ３での酸化度は０．８５であり、試料Ｓ４での酸化度は０．８６であった。このように、結晶粒が小さい試料ほど、酸化度が低いという結果が得られた。
【００２４】
このような実験結果から考察すると、Ｎｉ等の導電性酸化物における金属元素の酸化を比較的低く抑えたり、結晶粒を微細化したりすれば、抵抗が低い部分を広く確保することが可能となり、ｆｏｒｍｉｎｇ電圧が低い抵抗変化メモリを得ることができると考えられる。
【００２５】
但し、単にアニール温度を下げただけでは、Ｎｉ等の酸化が進まず、金属膜から導電性酸化膜に変化する程度まで酸化させるために必要な時間が非常に長くなってしまう。また、単にアニール時間を短くしただけの場合にも、Ｎｉ等の酸化が進まず、金属膜から導電性酸化膜に変化する程度まで酸化させるために必要な温度が非常に高くなってしまう。つまり、アニール温度及びアニール時間の調整のみで酸化及び結晶粒径の調整を行うことは困難である。
【００２６】
そして、本願発明者等は、このような知見に基づいて鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【００２７】
本発明に係る半導体装置には、第１の電極と、前記第１の電極上に形成され、金属原子を含有する金属含有膜と、前記金属含有膜上に形成され、金属酸化物を含有する抵抗変化膜と、前記抵抗変化膜上に形成された第２の電極と、が設けられている。前記抵抗変化膜は、前記抵抗変化膜を構成する物質よりも酸素と結合しやすい物質から構成されている。また、前記抵抗変化膜の抵抗は、前記第１の電極と前記第２の電極との間に印加された電圧に伴って変化する。
【００２８】
本発明に係る半導体装置の製造方法では、第１の電極上に、金属原子を含有する金属含有膜を形成し、その後、前記金属含有膜上に、金属酸化物を含有する抵抗変化膜を形成する。次に、前記抵抗変化膜上に、第２の電極を形成する。前記抵抗変化膜としては、前記抵抗変化膜を構成する物質よりも酸素と結合しやすい物質から構成されたものを形成する。また、前記抵抗変化膜としては、その抵抗が前記第１の電極と前記第２の電極との間に印加された電圧に伴って変化するものを形成する。
【図面の簡単な説明】
【００２９】
【図１Ａ】図１Ａは、第１の試料のｆｏｒｍｉｎｇ過程における電流の変化を示すグラフである。
【図１Ｂ】図１Ｂは、第２の試料のｆｏｒｍｉｎｇ過程における電流の変化を示すグラフである。
【図２】図２は、ＮｉＯｘ膜のＣＡＦＭ像を示す図である。
【図３Ａ】図３Ａは、試料Ｓ１の断面ＳＥＭ像を示す図である。
【図３Ｂ】図３Ｂは、試料Ｓ２の断面ＳＥＭ像を示す図である。
【図３Ｃ】図３Ｃは、試料Ｓ３の断面ＳＥＭ像を示す図である。
【図３Ｄ】図３Ｄは、試料Ｓ４の断面ＳＥＭ像を示す図である。
【図４】図４は、試料Ｓ１〜Ｓ４のＸＰＳ分析の結果を示すグラフである。
【図５Ａ】図５Ａは、本発明の実施形態に係る抵抗変化メモリの構造を示す断面図である。
【図５Ｂ】図５Ｂは、本発明の実施形態に係る抵抗変化メモリの構造を示すレイアウト図である。
【図６】図６は、本実施形態に係る抵抗変化メモリの構成を示す回路図である。
【図７】図７は、図６中の破線で囲まれた領域を拡大して示す回路図である。
【図８Ａ】図８Ａは、本発明の実施形態に係る抵抗変化メモリを製造する方法を工程順に示す断面図である。
【図８Ｂ】図８Ｂは、図８Ａに引き続き、抵抗変化メモリを製造する方法を示す断面図である。
【図８Ｃ】図８Ｃは、図８Ｂに引き続き、抵抗変化メモリを製造する方法を示す断面図である。
【図８Ｄ】図８Ｄは、図８Ｃに引き続き、抵抗変化メモリを製造する方法を示す断面図である。
【図８Ｅ】図８Ｅは、図８Ｄに引き続き、抵抗変化メモリを製造する方法を示す断面図である。
【図８Ｆ】図８Ｆは、図８Ｅに引き続き、抵抗変化メモリを製造する方法を示す断面図である。
【図８Ｇ】図８Ｇは、図８Ｆに引き続き、抵抗変化メモリを製造する方法を示す断面図である。
【図８Ｈ】図８Ｈは、図８Ｇに引き続き、抵抗変化メモリを製造する方法を示す断面図である。
【図９Ａ】図９Ａは、試料ＡのＣＡＦＭ像を示す図である。
【図９Ｂ】図９Ｂは、試料ＢのＣＡＦＭ像を示す図である。
【図１０Ａ】図１０Ａは、試料Ｃのｆｏｒｍｉｎｇ過程における電流の変化を示すグラフである。
【図１０Ｂ】図１０Ｂは、試料Ｄのｆｏｒｍｉｎｇ過程における電流の変化を示すグラフである。
【図１０Ｃ】図１０Ｃは、試料ＣのＣＡＦＭ像を示す図である。
【図１１Ａ】図１１Ａは、試料Ｅにおける抵抗の変化を示すグラフである。
【図１１Ｂ】図１１Ｂは、試料Ｆにおける抵抗の変化を示すグラフである。
【図１２】図１２は、単極性材料であるＴｉＯｘの薄膜の電流−電圧特性を示すグラフである。
【図１３Ａ】図１３Ａは、ｆｏｒｍｉｎｇ過程における電流の変化を示すグラフである。
【図１３Ｂ】図１３Ｂは、ｓｅｔ過程における電流の変化を示すグラフである。
【図１３Ｃ】図１３Ｃは、ｒｅｓｅｔ過程における電流の変化を示すグラフである。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。図５Ａは、本発明の実施形態に係る半導体装置（抵抗変化メモリ）の構造を示す断面図であり、図５Ｂは、本発明の実施形態に係る半導体装置（抵抗変化メモリ）の構造を示すレイアウト図である。【００３１】
本実施形態では、表面の導電型がｐ型の半導体基板１上に、ゲート絶縁膜２及びゲート電極３が形成されている。また、半導体基板１の表面には、平面視でゲート電極３を挟むようにして、導電型がｎ型のソース４ｓ及びドレイン４ｄが形成されている。このようにして、トランジスタＴｒが構成されている。なお、ドレイン４ｄは、トランジスタＴｒ毎に独立して形成されているが、ソース４ｓは、例えば隣り合う２個のトランジスタＴｒにより共有されている。【００３２】
半導体基板１上に、トランジスタＴｒを覆う層間絶縁膜５が形成されている。層間絶縁膜５は、例えば酸化シリコンから構成されている。層間絶縁膜５に、ソース４ｓまで到達するコンタクトホール及びドレイン４ｄまで到達するコンタクトホールが形成されており、これらの内部にコンタクトプラグ６が埋め込まれている。層間絶縁膜５に、ゲート電極３まで到達するコンタクトホールも形成されており、この内部にもコンタクトプラグ（図示せず）が埋め込まれている。また、層間絶縁膜５の表面は平坦化されている。【００３３】
層間絶縁膜５上に、ソース４ｓに接するコンタクトプラグ６に接する信号線７（ＳＬ）、及びドレイン４ｄに接するコンタクトプラグ６に接する下部電極８が形成されている。信号線７（ＳＬ）及び下部電極８は、例えばＰｔから構成されている。また、信号線７（ＳＬ）及び下部電極８の間には、絶縁膜９が形成されている。【００３４】
下部電極８上に、酸化チタン膜１０、酸化ニッケル膜１１及び上部電極１２が形成されており、下部電極８、酸化チタン膜１０、酸化ニッケル膜１１及び上部電極１２から抵抗素子ＶＲが構成されている。酸化チタン膜１０の厚さは、例えば５ｎｍであり、酸化ニッケル膜１１の厚さは、例えば６０ｎｍである。また、酸化ニッケル膜１１を構成する酸化ニッケル中の酸素の割合は、化学量論組成における酸素の割合よりも低い。上部電極１２は、例えばＰｔから構成されている。【００３５】
絶縁膜９上に、信号線７（ＳＬ）及び抵抗素子ＶＲを覆う層間絶縁膜１３が形成されている。層間絶縁膜１３は、例えば酸化シリコンから構成されている。層間絶縁膜１３に、上部電極１２まで到達するコンタクトホールが形成されており、この内部にコンタクトプラグ１４が埋め込まれている。また、層間絶縁膜１３の表面は平坦化されている。【００３６】
そして、層間絶縁膜１３上に、複数のコンタクトプラグ１４に接するビット線１５（ＢＬ）が形成されている。ビット線１５（ＢＬ）は、例えばＣｕから構成されている。層間絶縁膜１３上には、更に他の層間絶縁膜及び配線等が形成されている。【００３７】
ビット線１５は、図５Ｂに示すように、複数設けられており、これらは互いに平行に延びている。また、ゲート電極３はワード線ＷＬとして機能し、１本の信号線７（ＳＬ）が２のワード線ＷＬに挟まれている。図６は、本実施形態に係る抵抗変化メモリの構成を示す回路図であり、図７は、図６中の破線で囲まれた領域を拡大して示す回路図である。【００３８】
図６及び図７に示すように、複数の信号線ＳＬが平行に互いに延びており、各信号線ＳＬの両側に１本ずつのワード線ＷＬが位置している。また、複数のビット線ＢＬがこれらと交差している。そして、信号線ＳＬとビット線ＢＬとの交点の近傍において、２個のトランジスタＴｒのソースが信号線ＳＬに共通接続され、これらのトランジスタＴｒの各ゲートが当該信号線ＳＬを挟む２本のワード線ＷＬの各々に接続されている。また、これらのトランジスタＴｒのドレインに抵抗素子ＶＲの下部電極８が接続され、抵抗素子ＶＲの上部電極１２がビット線ＢＬに接続されている。【００３９】
また、図示しないが、ワード線ＷＬ、信号線ＳＬ及びビット線ＢＬには、酸化ニッケル膜１１の抵抗を変化させることにより、抵抗素子ＶＲに情報を記憶させる書き込み回路が接続されている。更に、信号線ＳＬ及びビット線ＢＬには、酸化ニッケル膜１１の抵抗を判別することにより、抵抗素子ＶＲから情報を読み出す読み出し回路も接続されている。【００４０】
このように構成された抵抗変化メモリにおいては、抵抗素子ＶＲに、抵抗変化膜として機能する酸化ニッケル膜１１の下に酸化チタン膜１０が形成されている。そして、チタンの方がニッケルよりも酸素と結合しやすい。即ち、酸化前後でのギブズの自由エネルギーの差ΔＧは、酸化ニッケルでは、３９５℃で−２１０ＫＪ／ｍｏｌ程度であるのに対し、酸化チタンでは、３９５℃で−８１０ＫＪ／ｍｏｌ程度である。従って、チタン膜の上にニッケル膜が形成された構造に対して、酸素の分圧が１０１３２５Ｐａ（１ａｔｍ）の雰囲気中で３９５℃のアニールを行うと、酸素はチタンと優先的に結合しようとするため、ニッケルの酸化が低く抑えられ、また、結晶粒径が小さなものとなる。この結果、上述の本願発明者等による実験から明らかなように、抵抗が低い部分が広く確保される。従って、ｆｏｒｍｉｎｇ電圧が低く抑えられる。【００４１】
次に、本発明の実施形態に係る抵抗変化メモリを製造する方法について説明する。図８Ａ乃至図８Ｈは、本発明の実施形態に係る抵抗変化メモリを製造する方法を工程順に示す断面図である。【００４２】
先ず、図８Ａに示すように、半導体基板１の表面にトランジスタＴｒを形成する。トランジスタＴｒの形成の際には、先ず、ゲート絶縁膜２及びゲート電極３を順次形成する。次に、平面視でゲート電極３を挟むようにして、導電型がｎ型のソース４ｓ及びドレイン４ｄを半導体基板１の表面に形成する。なお、ソース４ｓは、隣り合う２個のトランジスタＴｒにより共有させる。【００４３】
次いで、図８Ｂに示すように、トランジスタＴｒを覆う層間絶縁膜５を形成する。層間絶縁膜５としては、例えばシリコン酸化膜を形成する。次に、層間絶縁膜５の表面を平坦化する。その後、ソース４ｓまで到達するコンタクトホール及びドレイン４ｄまで到達するコンタクトホールを層間絶縁膜５に形成し、これらの内部にコンタクトプラグ６を埋め込む。この時、ゲート電極３まで到達するコンタクトホールの形成及びその内部へのコンタクトプラグ（図示せず）の埋め込みも行う。【００４４】
続いて、図８Ｃに示すように、層間絶縁膜５上に、ソース４ｓに接するコンタクトプラグ６に接する信号線７、及びドレイン４ｄに接するコンタクトプラグ６に接する下部電極８を形成する。【００４５】
次に、図８Ｄに示すように、信号線７及び下部電極８間の隙間に絶縁膜９を形成する。絶縁膜９としては、例えばシリコン酸化膜を形成する。【００４６】
次いで、図８Ｅに示すように、信号線７、下部電極８及び絶縁膜９上に、厚さが５ｎｍ程度のチタン膜を、スパッタ法又はＣＶＤ法等により形成する。続いて、酸素の分圧が１０１３２５Ｐａ（１ａｔｍ）の雰囲気中で５５０℃のアニールを３０分間アニールすることにより、チタン膜を酸化チタン膜１０ａに変化させる。この時、酸化チタンの組成は、化学量論組成よりも酸素が不足したものとする。【００４７】
その後、酸化チタン膜１０ａ上に、厚さが６０ｎｍ程度のニッケル膜を、スパッタ法又はＣＶＤ法等により形成する。続いて、酸素の分圧が１０１３２５Ｐａ（１ａｔｍ）の雰囲気中で３９５℃のアニールを３０分間アニールすることにより、ニッケル膜を酸化ニッケル膜１１ａに変化させる。この時、化学量論組成よりも酸素が欠乏している酸化チタンは、ニッケルよりも酸素と結合しやすいため、ニッケルの酸化が抑制され、酸化ニッケル膜１１ａは酸化の程度が低い酸化膜となる。また、その結晶粒径も比較的小さくなる。【００４８】
次に、酸化ニッケル膜１１ａ上に上部電極膜１２を形成する。上部電極膜１２としては、例えばＰｔ膜を形成する。【００４９】
次いで、図８Ｆに示すように、上部電極膜１２ａ、酸化ニッケル膜１１ａ及び酸化チタン膜１０ａをパターニングすることにより、上部電極１２、酸化ニッケル膜１１及び酸化チタン膜１０を形成する。この結果、抵抗素子ＶＲが得られる。【００５０】
その後、図８Ｇに示すように、信号線７及び抵抗素子ＶＲを覆う層間絶縁膜１３を形成する。層間絶縁膜１３としては、例えば酸化シリコン膜を形成する。次に、層間絶縁膜１３の表面を平坦化する。続いて、上部電極１２まで到達するコンタクトホールを層間絶縁膜１３に形成し、この内部にコンタクトプラグ１４を埋め込む。【００５１】
そして、層間絶縁膜１３上に、複数のコンタクトプラグ１４に接するビット線１５を形成する。その後、層間絶縁膜１３上に、更に他の層間絶縁膜及び配線等を形成する。この結果、抵抗変化メモリが完成する。【００５２】
このような方法によれば、酸化ニッケル膜１１に適切に酸素欠損を生じさせて、ｆｏｒｍｉｎｇ電圧を低く抑えることができる。なお、この方法では、酸化ニッケル膜１１ａの形成に当たり、チタン膜上にニッケル膜を形成するのではなく、酸化チタン膜１０ａ上にニッケル膜を形成している。これは、チタン膜上にニッケル膜を形成した場合には、酸化チタンのΔＧが酸化ニッケルのものよりも著しく大きくなるため、酸化ニッケル膜１１ａに過多の酸素欠損が生じてしまうからである。過多の酸素欠損が生じると、キャリアが多量に注入され、抵抗が大きく低下してしまい、抵抗変化膜として機能しなくなることがある。一方、酸化チタン膜１０ａ上にニッケル膜を形成した場合には、酸素欠損が適切な程度のものになりやすい。【００５３】
なお、酸化ニッケル膜１１ａの形成方法は、スパッタ法又はＣＶＤ法等により形成されたニッケル膜の酸化という方法に限定されない。例えば、酸素反応性スパッタ法等の反応性スパッタ法により酸化ニッケル膜１１ａを形成してもよい。この場合には、上述の方法よりも酸化ニッケル膜１１ａ中のニッケルが酸素と結合しやすいため、チタン膜を酸化させずにそのまま用いてもよい。【００５４】
また、抵抗変化膜及びその下の金属含有膜の材料は特に限定されない。抵抗変化膜の材料としては、例えば酸化チタン、酸化ニッケル、酸化イットリウム、酸化セリウム、酸化マグネシウム、酸化亜鉛、酸化ジルコニウム、酸化タングステン、酸化ニオブ、酸化タンタル、酸化クロム、酸化マンガン、酸化アルミニウム、酸化バナジウム及び酸化シリコンが挙げられる。また、金属含有膜は、抵抗変化膜を構成する物質よりも酸素と結合しやすい物質から構成されていればよい。例えば、抵抗変化膜を構成する物質と比べて、酸化反応に対するエネルギー差ΔＧが小さい金属又はそれをある程度酸化したものを金属含有膜の材料として用いることが好ましい。【００５５】
更に、上部電極の材料も限定されない。例えば、Ｐｔ、Ｉｒ、Ｗ、Ｎｉ、Ａｕ、Ｃｕ、Ａｇ、Ｐｄ、Ｚｎ、Ｃｒ、Ａｌ、Ｍｎ、Ｔａ、Ｓｉ、ＴａＮ、ＴｉＮ、Ｓｉ３Ｎ４、Ｒｕ、ＩＴＯ、ＮｉＯ、ＩｒＯ、ＳｒＲｕＯ、ＣｏＳｉ２、ＷＳｉ２、ＮｉＳｉ、ＭｏＳｉ２、ＴｉＳｉ２、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、又はＡｌ−Ｓｉ−Ｃｕ等を使用することができる。【００５６】
次に、本願発明者等が行った実験の内容及び結果について説明する。【００５７】
（第１の実験）
第１の実験では、２種類の試料（試料Ａ及び試料Ｂ）を作製し、そのＣＡＦＭ像の観察を行った。試料Ａの作製では、Ｐｔ基板上にニッケル膜（厚さ：６０ｎｍ）をスパッタ法により形成し、酸素の分圧が１０１３２５Ｐａ（１ａｔｍ）の雰囲気中で３９５℃のアニールを３０分間行うことにより、ニッケル膜を酸化ニッケル膜に変化させた。試料Ｂの作製では、先ず、Ｐｔ基板上にチタン膜（６０ｎｍ）をスパッタ法により形成し、酸素の分圧が１０１３２５Ｐａ（１ａｔｍ）の雰囲気中で５５０℃のアニールを３０分間行うことにより、チタン膜を酸化チタン膜に変化させた。次に、酸化チタン膜上にニッケル膜（厚さ：６０ｎｍ）をスパッタ法により形成し、酸素の分圧が１０１３２５Ｐａ（１ａｔｍ）の雰囲気中で３９５℃のアニールを３０分間行うことにより、ニッケル膜を酸化ニッケル膜に変化させた。試料ＡのＣＡＦＭ像を図９Ａに示し、試料ＢのＣＡＦＭ像を図９Ｂに示す。【００５８】
図９Ａ及び図９Ｂに示すように、試料Ｂにおいて、低抵抗の領域が多かった。これは、試料Ｂでは、酸化チタンの存在により酸化ニッケルに酸素欠損が生じやすかったのに対し、試料Ａでは、酸素欠損が生じにくく、酸化ニッケルの組成が第２の試料よりも化学量論組成に近くなったためである。【００５９】
（第２の実験）
第２の実験では、２種類の試料（試料Ｃ及び試料Ｄ）を作製し、そのｆｏｒｍｉｎｇ電圧を測定した。試料Ｃは、酸化チタン膜の厚さを５ｎｍとしたことを除き、試料Ｂと同様の方法により作製した。試料Ｄは、酸化チタン膜の厚さを１０ｎｍとしたことを除き、試料Ｂと同様の方法により作製した。試料Ｃのｆｏｒｍｉｎｇ過程における電流の変化を示すグラフを図１０Ａに示し、試料Ｄのｆｏｒｍｉｎｇ過程における電流の変化を示すグラフを図１０Ｂに示す。【００６０】
図１０Ａ及び図１０Ｂに示すように、試料Ｃのｆｏｒｍｉｎｇ電圧は１．６Ｖ程度であり、これはｓｅｔ電圧と同程度であったが、試料Ｄのｆｏｒｍｉｎｇ電圧は５．５Ｖ以上であり、ｓｅｔ電圧よりも高かった。これは、いずれの試料においても酸化チタン膜にもリークスポットを形成することが必要であるが、試料Ｄでは、酸化チタン膜が厚い分だけ高い電圧が必要とされたからである。【００６１】
また、図１０Ｃに、試料ＣのＣＡＦＭ像を示す。図９Ｂ及び図１０Ｃに示すように、酸化チタン膜が５ｎｍと薄い試料Ｃにおいても、試料Ｂに対して遜色なく低抵抗の領域が広がってういた。このことから、酸化チタン膜等の金属含有膜の厚さは、１０ｎｍ未満、特に８ｎｍ以下であることが好ましい。【００６２】
（第３の実験）
第３の実験では、２種類の試料（試料Ｅ及び試料Ｆ）を作製し、その動作の確認を行った。試料Ｅの作製では、先ず、Ｐｔ基板上にチタン膜（厚さ：２ｎｍ）をスパッタ法により形成した。次に、チタン膜上に酸化ニッケル膜（厚さ：５ｎｍ）を反応性スパッタ法により形成した。更に、酸化ニッケル膜上にＰｔ膜を形成した。試料Ｆの作製では、Ｐｔ基板上に酸化ニッケル膜（厚さ：５ｎｍ）を反応性スパッタ法により形成し、その上にＰｔ膜を形成した。そして、Ｐｔ基板を下部電極とし、Ｐｔ膜を上部電極として、これらの間に電圧を印加し、下部電極及び上部電極間の抵抗の変化の確認を行った。試料Ｅの確認結果を図１１Ａに示し、試料Ｆの確認結果を図１１Ｂに示す。【００６３】
図１１Ａに示すように、試料Ｅでは、抵抗の変化が発現したが、試料Ｆでは抵抗の変化が発現しなかった。従って、試料Ｅを抵抗変化メモリに使用することは可能であるが、試料Ｆを抵抗変化メモリに使用することはできない。
【産業上の利用可能性】
【００６４】
本発明によれば、第１の電極と抵抗変化膜との間に、記抵抗変化膜を構成する物質よりも酸素と結合しやすい物質から構成された金属含有膜が設けられるため、抵抗変化膜の酸化の程度が適切に調整され、ｆｏｒｍｉｎｇ電圧を適切に低下させることができる。
【図１Ａ】
2008107941.tif 000003
【図１Ｂ】
2008107941.tif 000004
【図２】
2008107941.tif 000005
【図３Ａ】
2008107941.tif 000006
【図３Ｂ】
2008107941.tif 000007
【図３Ｃ】
2008107941.tif 000008
【図３Ｄ】
2008107941.tif 000009
【図４】
2008107941.tif 000010
【図５Ａ】
2008107941.tif 000011
【図５Ｂ】
2008107941.tif 000012
【図６】
2008107941.tif 000013
【図７】
2008107941.tif 000014
【図８Ａ】
2008107941.tif 000015
【図８Ｂ】
2008107941.tif 000016
【図８Ｃ】
2008107941.tif 000017
【図８Ｄ】
2008107941.tif 000018
【図８Ｅ】
2008107941.tif 000019
【図８Ｆ】
2008107941.tif 000020
【図８Ｇ】
2008107941.tif 000021
【図８Ｈ】
2008107941.tif 000022
【図９Ａ】
2008107941.tif 000023
【図９Ｂ】
2008107941.tif 000024
【図１０Ａ】
2008107941.tif 000025
【図１０Ｂ】
2008107941.tif 000026
【図１０Ｃ】
2008107941.tif 000027
【図１１Ａ】
2008107941.tif 000028
【図１１Ｂ】
2008107941.tif 000029
【図１２】
2008107941.tif 000030
【図１３Ａ】
2008107941.tif 000031
【図１３Ｂ】
2008107941.tif 000032
【図１３Ｃ】
2008107941.tif 000033
【手続補正書】
【提出日】平成21年7月28日(2009.7.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の電極と、
前記第１の電極上に形成され、金属原子を含有する金属含有膜と、
前記金属含有膜上に形成され、金属酸化物を含有する抵抗変化膜と、
前記抵抗変化膜上に形成された第２の電極と、
を有し、
前記金属含有膜は、前記抵抗変化膜を構成する物質よりも酸素と結合しやすい物質から構成され、
前記抵抗変化膜の抵抗は、前記第１の電極と前記第２の電極との間に印加された電圧に伴って変化することを特徴とする半導体装置。
【請求項２】
前記金属含有膜は、前記抵抗変化膜の結晶粒径が、前記抵抗変化膜が前記第１の電極上に形成された場合よりも、前記抵抗変化膜が前記金属含有膜上に形成された場合の方が小さくなる物質から構成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属酸化物の組成は、化学量論組成よりも酸素が欠乏したものとなっていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記金属含有膜の厚さは、８ｎｍ以下であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
第１の電極上に、金属原子を含有する金属含有膜を形成する工程と、
前記金属含有膜上に、金属酸化物を含有する抵抗変化膜を形成する工程と、
前記抵抗変化膜上に、第２の電極を形成する工程と、
を有し、
前記金属含有膜として、前記抵抗変化膜を構成する物質よりも酸素と結合しやすい物質から構成されたものを形成し、
前記抵抗変化膜として、その抵抗が前記第１の電極と前記第２の電極との間に印加された電圧に伴って変化するものを形成することを特徴とする半導体装置の製造方法。
【請求項６】
前記金属含有膜として、前記抵抗変化膜の結晶粒径が、前記抵抗変化膜が前記第１の電極上に形成された場合よりも、前記抵抗変化膜が前記金属含有膜上に形成された場合の方が小さくなる物質から構成されたものを形成することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記金属含有膜を形成する工程において、
前記第１の電極上に、第１の金属層を形成し、
その後、前記第１の金属層を酸化させることにより、その組成が化学量論組成よりも酸素が欠乏した組成の金属酸化物層を前記金属含有膜として形成することを特徴とする請求項５又は６に記載の半導体装置の製造方法。
【請求項８】
前記抵抗変化膜を形成する工程において、
前記金属含有膜上に、第２の金属層を形成し、
その後、前記第２の金属層を酸化させることにより、その組成が化学量論組成よりも酸素が欠乏している金属酸化物層を前記抵抗変化膜として形成することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記抵抗変化膜を形成する工程において、前記金属含有膜上に、反応性スパッタ法により、その組成が化学量論組成よりも酸素が欠乏している金属酸化物層を前記抵抗変化膜として形成することを特徴とする請求項５乃至７のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記抵抗変化膜として、前記金属酸化物の組成が化学量論組成よりも酸素が欠乏しているものを形成することを特徴とする請求項５乃至７のいずれか１項に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
非特許文献１には、０．２％のＣｒがドープされたＳｒＺｒＯ3の抵抗の変化が記載されている。負の電圧を印加していくと、−０．５Ｖ付近で電流の絶対値が急増する。つまり、ＳｒＺｒＯ3の抵抗が高抵抗から低抵抗に急激に変化する。このような高抵抗から低抵抗への切り替わり現象及びその過程はセット（ｓｅｔ）とよばれることがある。次に、電圧を正の方向へ掃引していくと、＋０．５Ｖ付近で電流の値が急減する。つまり、ＳｒＺｒＯ3の抵抗が低抵抗から高抵抗に急激に戻る。このような低抵抗から高抵抗への切り替わり現象及びその過程はリセット（ｒｅｓｅｔ）とよばれることがある。また、各抵抗は、±０．５Ｖの範囲内では安定であり、電圧が印加されていなくても保持される。従って、高抵抗の状態及び低抵抗の状態を、夫々「０」及び「１」に対応させることにより、双極性材料をメモリに使用することが可能となる。なお、抵抗が変化する閾値電圧は、材料及び結晶性等に依存する。また、直流電圧だけでなく、パルス電圧を印加することよって抵抗を変化させることも可能である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
一方、抵抗が低い状態の薄膜に電圧を印加していくと（５）、ある電圧（１．２Ｖ程度）で抵抗が急激に高くなり、電流が急減する（６）。その後、電圧を下げていくと（７）、抵抗が高い状態のまま電流が０に戻る。このような処理により、薄膜の抵抗が低抵抗から高抵抗に変化する。つまり、ｒｅｓｅｔ過程が発現する。そして、この抵抗が高い状態は、電圧が印加されていなくても保持される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
また、図１０Ｃに、試料ＣのＣＡＦＭ像を示す。図９Ｂ及び図１０Ｃに示すように、酸化チタン膜が５ｎｍと薄い試料Ｃにおいても、試料Ｂに対して遜色なく低抵抗の領域が広がっていた。このことから、酸化チタン膜等の金属含有膜の厚さは、１０ｎｍ未満、特に８ｎｍ以下であることが好ましい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
本発明によれば、第１の電極と抵抗変化膜との間に、抵抗変化膜を構成する物質よりも酸素と結合しやすい物質から構成された金属含有膜が設けられるため、抵抗変化膜の酸化の程度が適切に調整され、ｆｏｒｍｉｎｇ電圧を適切に低下させることができる。
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図５Ｂ
【補正方法】変更
【補正の内容】
【図５Ｂ】
2008107941.tif 000034
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2008107941.tif 000035
【国際調査報告】
2008107941.tif 000036
2008107941.tif 000037
2008107941.tif 000038
2008107941.tif 000039
2008107941.tif 000040
2008107941.tif 000041