(57)【要約】  本発明は、表示装置において駆動回路等の複雑化や動作周波数の増大を抑えつつ表示をインパルス化し且つ画素容量の充電特性を向上させることを目的とする。  液晶表示装置のアクティブマトリクス基板において各画素電極（Ｅｐ）は、画素ＴＦＴ（１０）を介してソースライン（ＳＬｉ）に接続されると共に、放電用ＴＦＴ（１２）を介して保持容量線（ＣｓＬ）に接続されている。１フレーム期間において、各表示ラインに対応する画素電極（Ｅｐ）と共通電極（Ｅｃ）により形成される液晶容量（Ｃｌｃ）は、画素ゲートライン（ＧＬｊ）上の画素走査信号Ｇ（ｊ）で画素ＴＦＴ（１０）がオンされることで充電された後に、放電用ゲートライン（ＧｄＬｊ）上の放電用走査信号Ｇｄ（ｊ）で放電用ＴＦＴ（１２）がオンされることで放電される。ソースライン（ＳＬｉ）については、２Ｈドット反転駆動が行われるが１水平期間毎にチャージシェアが行われる。
2008053612.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ信号線と、
前記複数のデータ信号線と交差する複数の画素走査信号線と、
前記複数のデータ信号線と前記複数の画素走査信号線との各交差点に対応して設けられ、対応する交差点を通過する画素走査信号線によってオンおよびオフされる画素スイッチング素子と、
前記画素スイッチング素子に対応する交差点を通過するデータ信号線に前記画素スイッチング素子を介して接続された画素電極と、
各画素電極との間に所定容量が形成されるように配設された保持容量線と、
前記複数の画素走査信号線にそれぞれ対応する複数の放電用走査信号線と、
各画素電極に対応して設けられ、対応する画素電極に接続された画素スイッチング素子をオンおよびオフするための画素走査信号線に対応する放電用走査信号線によってオンおよびオフされる放電用スイッチング素子とを備え、
各画素電極は、対応する放電用スイッチング素子を介して前記保持容量線に接続されていることを特徴とする、アクティブマトリクス基板。
【請求項２】
前記保持容量線は、前記データ信号線に沿った方向に延びる延伸部を有し、
前記放電用スイッチング素子は、ドレイン電極およびソース電極を有する薄膜トランジスタであり、
前記ドレイン電極は、前記放電用スイッチング素子に対応する画素電極に接続されており、
前記ソース電極は、所定のソース引き出し電極を介して前記延伸部に接続されていることを特徴とする、請求項１に記載のアクティブマトリクス基板。
【請求項３】
前記延伸部と前記ソース引き出し電極とは、前記画素電極の縁に沿って環状に配置された構造体を構成することを特徴とする、請求項２に記載のアクティブマトリクス基板。
【請求項４】
前記放電用スイッチング素子としての薄膜トランジスタのソースに接続される電極およびドレインに接続される電極は、前記データ信号線と同一の材料で形成されていることを特徴とする、請求項２に記載のアクティブマトリクス基板。
【請求項５】
前記保持容量線は、前記画素電極の縁に沿って前記データ信号線に平行に延びる部分と前記画素電極の縁に沿って前記画素走査信号線に平行に延びる部分とを含む環状部分を有していることを特徴とする、請求項１に記載のアクティブマトリクス基板。
【請求項６】
前記放電用スイッチング素子は、前記放電用走査信号線を形成する電極パターンに重なるように配置されていることを特徴とする、請求項１に記載のアクティブマトリクス基板。
【請求項７】
前記画素電極は、前記放電用走査信号線に重なるように配置されていることを特徴とする、請求項１に記載のアクティブマトリクス基板。
【請求項８】
ノーマリブラックモードの表示装置であって、
請求項１から７までのいずれか１項に記載のアクティブマトリクス基板と、
前記アクティブマトリクス基板における各画素電極に対向するように配置された共通電極と、
前記複数の画素走査信号線のそれぞれが各フレーム期間において少なくとも１回は選択状態となるように、前記画素スイッチング素子をオン状態とするアクティブな信号を前記複数の画素走査信号線に選択的に印加し当該アクティブな信号を印加されている画素走査信号線を選択状態とする画素走査信号線駆動回路と、
前記複数の放電用走査信号線のそれぞれは対応する画素走査信号線が選択状態から非選択状態に変化した第１の時点から次のフレーム期間において選択状態となる第２の時点までに所定期間だけ選択状態となるように、前記放電用スイッチング素子をオン状態とするアクティブな信号を前記複数の放電用走査信号線に選択的に印加し当該アクティブな信号を印加されている放電用走査信号線を選択状態とする放電用走査信号線駆動回路と、
表示すべき画像を表す複数のデータ信号を所定数の水平期間毎に極性が反転する電圧信号として生成し、当該複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動回路と、
前記共通電極に所定の共通電位を与える共通電位供給部と、
前記共通電位に略等しい所定電位を前記保持容量線に与える保持容量線電位供給部と
を備えることを特徴とする、表示装置。
【請求項９】
前記データ信号線駆動回路は、２以上の所定数の水平期間毎に電圧極性が反転するように前記複数のデータ信号を生成することを特徴とする、請求項８に記載の表示装置。
【請求項１０】
前記データ信号線駆動回路は、
所定数のデータ信号線毎に極性が反転するように前記複数のデータ信号を生成し、
前記複数のデータ信号の極性が反転する時に所定期間だけ、前記複数のデータ信号線への前記複数のデータ信号の印加を遮断すると共に前記複数のデータ信号線を互いに短絡することを特徴とする、請求項８に記載の表示装置。
【請求項１１】
前記データ信号線駆動回路は、１水平期間毎に所定期間だけ、前記複数のデータ信号線への前記複数のデータ信号の印加を遮断すると共に前記複数のデータ信号線を互いに短絡することを特徴とする、請求項１０に記載の表示装置。
【請求項１２】
前記データ信号線駆動回路は、前記複数のデータ信号線が互いに短絡されている時に所定の固定電位を前記複数のデータ信号線に与えることを特徴とする、請求項１１に記載の表示装置。
【請求項１３】
前記固定電位は、前記所定電位に等しいことを特徴とする、請求項１２に記載の表示装置。
【請求項１４】
前記保持容量線電位供給部は、前記共通電位を前記所定電位として前記保持容量線に与えることを特徴とする、請求項１２に記載の表示装置。
【請求項１５】
前記固定電位は、前記データ信号の最小値と最大値との間の中央値に相当する電位であることを特徴とする、請求項１２に記載の表示装置。
【請求項１６】
前記保持容量線電位供給部は、前記データ信号の最小値と最大値との間の中央値に相当する電位を前記所定電位として前記保持容量線に与えることを特徴とする、請求項１１に記載の表示装置。
【請求項１７】
請求項８に記載の表示装置を備えたことを特徴とするテレビジョン受信機。
【請求項１８】
複数のデータ信号線と、前記複数のデータ信号線と交差する複数の画素走査信号線と、前記複数のデータ信号線と前記複数の画素走査信号線との各交差点に対応して設けられ、対応する交差点を通過する画素走査信号線によってオンおよびオフされる画素スイッチング素子と、前記画素スイッチング素子に対応する交差点を通過するデータ信号線に前記画素スイッチング素子を介して接続された画素電極と、前記画素電極との間に所定容量が形成されるように配設された保持容量線とを含むアクティブマトリクス基板と、当該アクティブマトリクス基板における各画素電極に対向するように配置された共通電極とを備えるノーマリブラックモードの表示装置の駆動方法であって、
前記複数の画素走査信号線のそれぞれが各フレーム期間において少なくとも１回は選択状態となるように、前記画素スイッチング素子をオン状態とするアクティブな信号を前記複数の画素走査信号線に選択的に印加し当該アクティブな信号を印加されている画素走査信号線を選択状態とする画素走査信号線駆動ステップと、
表示すべき画像を表す複数のデータ信号を所定数の水平期間毎に極性が反転する電圧信号として生成し、当該複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動ステップと、
前記共通電極に所定の共通電位を与える共通電位供給ステップと、
前記共通電位に略等しい所定電位を前記保持容量線に与える保持容量線電位供給ステップと、
各画素電極を前記保持容量線に短絡させる放電ステップとを備え、
前記アクティブマトリクス基板は、
前記複数の画素走査信号線にそれぞれ対応する複数の放電用走査信号線と、
各画素電極に対応して設けられ、対応する画素電極に接続された画素スイッチング素子をオンおよびオフするための画素走査信号線に対応する放電用走査信号線によってオンおよびオフされる放電用スイッチング素子とを更に含み、
各画素電極は、対応する放電用スイッチング素子を介して前記保持容量線に接続され、
前記放電ステップでは、前記複数の放電用走査信号線のそれぞれは対応する画素走査信号線が選択状態から非選択状態に変化した第１の時点から次のフレーム期間において選択状態となる第２の時点までに所定期間だけ選択状態となるように、前記放電用スイッチング素子をオン状態とするアクティブな信号が前記複数の放電用走査信号線に選択的に印加され当該アクティブな信号を印加されている放電用走査信号線が選択状態とされることを特徴とする、駆動方法。
【請求項１９】
前記データ信号線駆動ステップでは、２以上の所定数の水平期間毎に電圧極性が反転するように前記複数のデータ信号が生成されることを特徴とする、請求項１８に記載の駆動方法。
【請求項２０】
前記データ信号線駆動ステップでは、
所定数のデータ信号線毎に極性が反転するように前記複数のデータ信号が生成され、
前記複数のデータ信号の極性が反転する時に所定期間だけ、前記複数のデータ信号線への前記複数のデータ信号の印加が遮断されると共に前記複数のデータ信号線が互いに短絡されることを特徴とする、請求項１８に記載の駆動方法。
【請求項２１】
前記データ信号線駆動ステップでは、１水平期間毎に所定期間だけ、前記複数のデータ信号線への前記複数のデータ信号の印加が遮断されると共に前記複数のデータ信号線が互いに短絡されることを特徴とする、請求項２０に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ等のスイッチング素子を用いたアクティブマトリクス基板、および、それを備えた液晶表示装置等のアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス基板は、液晶表示装置やＥＬ（Electroluminescence）表示装置等のアクティブマトリクス型表示装置において広く用いられている。例えばアクティブマトリクス型の液晶表示装置では、液晶パネルとその駆動回路から主要部が構成されており、液晶パネルは、通常、スイッチング素子としての薄膜トランジスタ（Thin Film Transistor。以下「ＴＦＴ」と略記する。）や画素電極等を含む画素回路がマトリクス状に配置されたアクティブマトリクス基板と、ガラス等の透明な絶縁性基板上に全面にわたって対向電極や配向膜が順次積層された対向基板と、両基板の間に挟持された液晶層と、両基板のそれぞれの外表面に貼り付けられた偏光板とから構成される。【０００３】
図２３は、上記のような液晶表示装置に用いられる従来のアクティブマトリクス基板７００の構造を示す平面図であり、１つの画素に相当する部分のパターン構成を示している。アクティブマトリクス基板７００は、複数のデータ信号線７１５と、当該複数のデータ信号線７１５と交差する複数の走査信号線７１６と、当該複数のデータ信号線７１５と当該複数の走査信号線７１６との各交差点近傍に形成されたスイッチング素子としてのＴＦＴ７１２と、画素電極７１７とを備える。走査信号線７１６はＴＦＴ７１２のゲート電極を兼ねており、ＴＦＴ７１２のソース電極７１９がデータ信号線７１５に接続され、ドレイン電極７０８がドレイン引き出し電極７０７を介して画素電極７１７に接続される。ドレイン引き出し電極７０７と画素電極７１７との間に配される絶縁膜には穴が開けられており、これによってドレイン引き出し電極７０７と画素電極７１７とを接続するコンタクトホール７１０が形成されている。画素電極７１７はＩＴＯ（Indium Tin Oxide）等の透明電極であり、当該アクティブマトリクス基板７００を含む液晶パネルの後方からの光（バックライト光）を透過させる。【０００４】
このアクティブマトリクス基板７００においては、走査信号線７１６に与えられる走査信号としてのゲートオン電圧によってＴＦＴ７１２がオン状態（ソース電極７１９とドレイン電極７０８とが導通した状態）となり、この状態においてデータ信号線７１５に与えられるデータ信号が、ソース電極７１９、ドレイン電極７０８およびドレイン引き出し電極７０７を介して画素容量（画素電極７１７と対向電極によって形成される容量）に書き込まれる。なお、このアクティブマトリクス基板７００には、走査信号線７１６に沿って保持容量線７１８が形成されており、この保持容量線７１８は、ＴＦＴ７１２のオフ期間中における液晶層の自己放電を回避する等の機能を有する。【０００５】
ところで、ＣＲＴ（Cathode Ray Tube：陰極線管）のようなインパルス型の表示装置においては、個々の画素に着目すると、画像が表示される点灯期間と画像が表示されない消灯期間とが交互に繰り返される。例えば動画の表示が行われた場合にも、１画面分の画像の書き換えが行われる際に消灯期間が挿入されるため、動いている物体の残像が人間の視覚に生じることがない。このため、背景と物体とが明瞭に見分けられ、違和感なく動画が視認される。【０００６】
これに対し、上記のようなアクティブマトリクス基板を使用した液晶表示装置のようなホールド型の表示装置では、個々の画素の輝度は各画素容量に保持される電圧によって決まり、画素容量における保持電圧は、一旦書き換えられると１フレーム期間維持される。このようにホールド型の表示装置では、画素データとして画素容量に保持すべき電圧は、一旦書き込まれると次に書き換えられるまで保持されるので、各フレームの画像は、その１フレーム前の画像と時間的に近接することになる。これにより、動画が表示される場合に、人間の視覚には動いている物体の残像が生じる。例えば図２２に示すように、動いている物体を表す画像ＯＩが尾を引くように残像ＡＩが生じる（以下、この残像を「尾引残像」という）。【０００７】
アクティブマトリクス型の液晶表示装置等のようなホールド型の表示装置では、動画表示の際にこのような尾引残像が生じるので、主として動画表示が行われるテレビ等のディスプレイには従来よりインパルス型の表示装置が採用されるのが一般的である。ところが、近年、テレビ等のディスプレイについて軽量化や薄型化が強く要求されており、そのようなディスプレイについて軽量化や薄型化が容易な液晶表示装置のようなホールド型の表示装置の採用が急速に進んでいる。
【特許文献１】日本の特開平４−３０９９９５号公報
【特許文献２】日本の特開平５−１１９３４６号公報
【特許文献３】日本の特開２００３−２５５９１２号公報
【特許文献４】日本の特開２００３−６６９１８号公報
【特許文献５】日本の特開平９−２４３９９８号公報
【特許文献６】日本の特開２００４−６１５９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
アクティブマトリクス型の液晶表示装置等のようなホールド型の表示装置において上記の尾引残像を改善する方法として、１フレーム期間中に黒表示を行う期間を挿入する（以下「黒挿入」という）等により液晶表示装置における表示を（擬似的に）インパルス化するという方法が知られている（例えば特許文献４（日本の特開２００３−６６９１８号公報）（これは米国特許第７，１６１，５７６号に対応する））。しかし、ホールド型表示装置としてのアクティブマトリクス型液晶表示装置において、従来の方法によってインパルス化を実現しようとすると、黒挿入のために駆動回路等が複雑化すると共に、駆動回路の動作周波数も増大し、画素容量の充電のために確保できる時間も短くなる。【０００９】
このような問題を解決するために、液晶表示装置等のアクティブマトリクス基板において、各画素形成部に２つのスイッチング素子を設け、画素形成部への画素データの伝達のための第１の信号線に加えて、黒データの伝達のための第２の信号線を別途設ける構成が提案されている（例えば特許文献３（日本の特開２００３−２５５９１２号公報））。しかし、このような構成では、アクティブマトリクス基板の構造が複雑となるだけでなく、第２の信号線に印加する黒表示のための信号の電源が必要となることから、駆動回路が複雑化し、消費電力も増大する。【００１０】
また、近年、アクティブマトリクス型液晶表示装置において解像度の向上が進んでいることから、画素データの画素容量への書き込みに確保可能な充電時間が短くなる傾向にある。充電時間が短くなると、充電不足のために画素容量に正しい画素データが書き込めない虞が生じる。【００１１】
ところで、２水平期間毎にデータ信号の極性が反転されるドット反転駆動方式（以下「２Ｈドット反転駆動方式」という）の液晶表示装置において、消費電力を低減するためにデータ信号の極性反転時に隣接データ信号線間を短絡するというチャージシェア方式が採用される場合がある（例えば特許文献５（日本の特開平９−２４３９９８号公報））。この場合、極性反転単位としての２ラインの間で画素容量の充電量に差が生じ、ライン状の横筋ムラが視認されることがある。これに対し、データ信号を１水平期間毎のブランキング期間に正極性と負極性の間の或る中間電位とすることで充電特性を均一にする方法が提案されている（特許文献６（日本の特開２００４−６１５９０号公報）（これは米国特許出願公開第２００４／００１７３４４号に対応する））。【００１２】
しかし、高解像度化の進行やインパルス化のための駆動周波数の増大によって充電時間やチャージシェア期間の十分な確保が困難になると、このような方法を採用しても、上記極性反転単位としての２ラインの間での画素容量の充電量の差が十分には解消されず、ライン状の横筋ムラが視認される虞がある。また、十分なチャージシェア期間を確保できないために各データ信号線電位がソースセンター電位または共通電位に達しない場合には、そのことが充電不足を悪化させる要因にもなる。このように解像度の向上や駆動周波数の増大に伴って充電不足が問題になる点は、１Ｈドット反転駆動方式の液晶表示装置においても同様である。【００１３】
一方、特許文献２（日本の特開平５−１１９３４６号公報）には、画素電極下に延在された補助容量電極を備えるアクティブマトリクス型の液晶表示装置であって、画素電極にソースを接続され前段のゲートライン（走査信号線）にゲートを接続され補助容量電極にドレインを接続された補助スイッチング素子を設け、前段のゲートラインのゲート信号（走査信号）で画素電極を補助容量電極の電位（共通電位）まで充電するように構成された液晶表示装置が開示されている。この構成によれば、画素電極を目標電位（表示画像の画素値に相当する電位）に充電する前に補助スイッチング素子を介して当該画素電極が共通電位に充電されるので、画素数の増加による画素容量の充電不足を抑えることができる。しかし、当該公報では、動画表示における尾引残像の解消等のための表示のインパルス化については何ら言及されていない。また、当該公報に開示された構成では、画素電極が補助スイッチング素子を介して共通電位に充電されるのは、その画素電極の目標電位への充電の直前（早くとも１水平期間程度前）であるので、上記補助スイッチング素子を表示のインパルス化のために利用することはできない。【００１４】
そこで本発明は、駆動回路等の複雑化や動作周波数の増大を抑えつつ表示のインパルス化を可能とし且つ画素容量の充電特性を向上させることのできるアクティブマトリクス基板、および、それを備えた表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の第１の局面は、アクティブマトリクス基板であって、
複数のデータ信号線と、
前記複数のデータ信号線と交差する複数の画素走査信号線と、
前記複数のデータ信号線と前記複数の画素走査信号線との各交差点に対応して設けられ、対応する交差点を通過する画素走査信号線によってオンおよびオフされる画素スイッチング素子と、
前記画素スイッチング素子に対応する交差点を通過するデータ信号線に前記画素スイッチング素子を介して接続された画素電極と、
各画素電極との間に所定容量が形成されるように配設された保持容量線と、
前記複数の画素走査信号線にそれぞれ対応する複数の放電用走査信号線と、
各画素電極に対応して設けられ、対応する画素電極に接続された画素スイッチング素子をオンおよびオフするための画素走査信号線に対応する放電用走査信号線によってオンおよびオフされる放電用スイッチング素子とを備え、
各画素電極は、対応する放電用スイッチング素子を介して前記保持容量線に接続されていることを特徴とする。【００１６】
本発明の第２の局面は、本発明の第１の局面において、
前記保持容量線は、前記データ信号線に沿った方向に延びる延伸部を有し、
前記放電用スイッチング素子は、ドレイン電極およびソース電極を有する薄膜トランジスタであり、
前記ドレイン電極は、前記放電用スイッチング素子に対応する画素電極に接続されており、
前記ソース電極は、所定のソース引き出し電極を介して前記延伸部に接続されていることを特徴とする。【００１７】
本発明の第３の局面は、本発明の第２の局面において、
前記延伸部と前記ソース引き出し電極とは、前記画素電極の縁に沿って環状に配置された構造体を構成することを特徴とする。【００１８】
本発明の第４の局面は、本発明の第２の局面において、
前記放電用スイッチング素子としての薄膜トランジスタのソースに接続される電極およびドレインに接続される電極は、前記データ信号線と同一の材料で形成されれていることを特徴とする。【００１９】
本発明の第５の局面は、本発明の第１の局面において、
前記保持容量線は、前記画素電極の縁に沿って前記データ信号線に平行に延びる部分と前記画素電極の縁に沿って前記画素走査信号線に平行に延びる部分とを含む環状部分を有していることを特徴とする。【００２０】
本発明の第６の局面は、本発明の第１の局面において、
前記放電用スイッチング素子は、前記放電用走査信号線を形成する電極パターンに重なるように配置されていることを特徴とする。【００２１】
本発明の第７の局面は、本発明の第１の局面において、
前記画素電極は、前記放電用走査信号線に重なるように配置されていることを特徴とする。【００２２】
本発明の第８の局面は、ノーマリブラックモードの表示装置であって、
本発明の第１から第７の局面のいずれかの局面に係るアクティブマトリクス基板と、
前記アクティブマトリクス基板における各画素電極に対向するように配置された共通電極と、
前記複数の画素走査信号線のそれぞれが各フレーム期間において少なくとも１回は選択状態となるように、前記画素スイッチング素子をオン状態とするアクティブな信号を前記複数の画素走査信号線に選択的に印加し当該アクティブな信号を印加されている画素走査信号線を選択状態とする画素走査信号線駆動回路と、
前記複数の放電用走査信号線のそれぞれは対応する画素走査信号線が選択状態から非選択状態に変化した第１の時点から次のフレーム期間において選択状態となる第２の時点までに所定期間だけ選択状態となるように、前記放電用スイッチング素子をオン状態とするアクティブな信号を前記複数の放電用走査信号線に選択的に印加し当該アクティブな信号を印加されている放電用走査信号線を選択状態とする放電用走査信号線駆動回路と、
表示すべき画像を表す複数のデータ信号を所定数の水平期間毎に極性が反転する電圧信号として生成し、当該複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動回路と、
前記共通電極に所定の共通電位を与える共通電位供給部と、
前記共通電位に略等しい所定電位を前記保持容量線に与える保持容量線電位供給部と
を備えることを特徴とする。【００２３】
本発明の第９の局面は、本発明の第８の局面において、
前記データ信号線駆動回路は、２以上の所定数の水平期間毎に電圧極性が反転するように前記複数のデータ信号を生成することを特徴とする。【００２４】
本発明の第１０の局面は、本発明の第８の局面において、
前記データ信号線駆動回路は、
所定数のデータ信号線毎に極性が反転するように前記複数のデータ信号を生成し、
前記複数のデータ信号の極性が反転する時に所定期間だけ、前記複数のデータ信号線への前記複数のデータ信号の印加を遮断すると共に前記複数のデータ信号線を互いに短絡することを特徴とする。【００２５】
本発明の第１１の局面は、本発明の第１０の局面において、
前記データ信号線駆動回路は、１水平期間毎に所定期間だけ、前記複数のデータ信号線への前記複数のデータ信号の印加を遮断すると共に前記複数のデータ信号線を互いに短絡することを特徴とする。【００２６】
本発明の第１２の局面は、本発明の第１１の局面において、
前記データ信号線駆動回路は、前記複数のデータ信号線が互いに短絡されている時に所定の固定電位を前記複数のデータ信号線に与えることを特徴とする。【００２７】
本発明の第１３の局面は、本発明の第１２の局面において、
前記固定電位は、前記所定電位に等しいことを特徴とする。【００２８】
本発明の第１４の局面は、テレビジョン受信機であって、
本発明の第８の局面に係る表示装置を備えたことを特徴とする。【００２９】
本発明の第１５の局面は、複数のデータ信号線と、前記複数のデータ信号線と交差する複数の画素走査信号線と、前記複数のデータ信号線と前記複数の画素走査信号線との各交差点に対応して設けられ、対応する交差点を通過する画素走査信号線によってオンおよびオフされる画素スイッチング素子と、前記画素スイッチング素子に対応する交差点を通過するデータ信号線に前記画素スイッチング素子を介して接続された画素電極と、前記画素電極との間に所定容量が形成されるように配設された保持容量線とを含むアクティブマトリクス基板と、当該アクティブマトリクス基板における各画素電極に対向するように配置された共通電極とを備えるノーマリブラックモードの表示装置の駆動方法であって、
前記複数の画素走査信号線のそれぞれが各フレーム期間において少なくとも１回は選択状態となるように、前記画素スイッチング素子をオン状態とするアクティブな信号を前記複数の画素走査信号線に選択的に印加し当該アクティブな信号を印加されている画素走査信号線を選択状態とする画素走査信号線駆動ステップと、
表示すべき画像を表す複数のデータ信号を所定数の水平期間毎に極性が反転する電圧信号として生成し、当該複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動ステップと、
前記共通電極に所定の共通電位を与える共通電位供給ステップと、
前記共通電位に略等しい所定電位を前記保持容量線に与える保持容量線電位供給ステップと、
各画素電極を前記保持容量線に短絡させる放電ステップとを備え、
前記アクティブマトリクス基板は、
前記複数の画素走査信号線にそれぞれ対応する複数の放電用走査信号線と、
各画素電極に対応して設けられ、対応する画素電極に接続された画素スイッチング素子をオンおよびオフするための画素走査信号線に対応する放電用走査信号線によってオンおよびオフされる放電用スイッチング素子とを更に含み、
各画素電極は、対応する放電用スイッチング素子を介して前記保持容量線に接続され、
前記放電ステップでは、前記複数の放電用走査信号線のそれぞれは対応する画素走査信号線が選択状態から非選択状態に変化した第１の時点から次のフレーム期間において選択状態となる第２の時点までに所定期間だけ選択状態となるように、前記放電用スイッチング素子をオン状態とするアクティブな信号が前記複数の放電用走査信号線に選択的に印加され当該アクティブな信号を印加されている放電用走査信号線が選択状態とされることを特徴とする。【００３０】
本発明の他の局面については、本発明の上記局面および下記実施形態についての説明から明らかとなるので、説明を省略する。
【発明の効果】
【００３１】
本発明の第１の局面によれば、各画素電極は、アクティブマトリクス基板において画素走査信号線にそれぞれ対応して配設された放電用走査信号線によってオン／オフされる放電用スイッチング素子を介して保持容量線に接続されている。したがって、液晶表示装置のように１フレーム期間毎に極性の反転される画素データとしての電圧が画素容量に充電される表示装置において本発明の当該局面に係るアクティブマトリクス基板が使用される場合には、各画素容量は、画素データ書込に対応する充電の前に、逆極性の充電電荷を放電用走査信号線への放電用走査信号の印加によって放電される。これにより、解像度等が増大しても充電不足が抑制されるので表示品質を高めることができる。また、当該表示装置がノーマリブラックモードである場合には、各放電用走査信号線への放電用走査信号の印加によって表示ライン毎に黒表示期間を挿入することができるので、駆動回路等の複雑化や動作周波数の増大を抑えつつ表示をインパル化することで、動画の表示性能を改善することができる。【００３２】
本発明の第２の局面によれば、保持容量線はデータ信号線に平行に延びる延伸部を有しており、これにより画素電極の電位に対する他の電極の電位変動による影響を抑制することができる。【００３３】
本発明の第３の局面によれば、保持容量線の延伸部と放電用スイッチング素子としての薄膜トランジスタのソース引き出し電極とは、画素電極の縁に沿って環状に配置された構造体を構成するので、データ信号線や、画素走査信号線、放電用走査信号線の電位変動による画素電極電位への影響を抑制することができる。【００３４】
本発明の第４の局面によれば、放電用スイッチング素子としての薄膜トランジスタのソースに接続される電極およびドレインに接続される電極はデータ信号線と同一の材料で形成されているので、これらの電極をデータ信号線の形成工程において形成することができ、これらの電極を別途形成する必要がない。【００３５】
本発明の第５の局面によれば、保持容量線は、画素電極の縁に沿ってデータ信号線に平行に延びる部分と画素電極の縁に沿って画素走査信号線に平行に延びる部分とを有しているので、データ信号線や画素走査信号線の電位変動による画素電極電位への影響が抑制される。これにより、画素電極とデータ信号線によって形成される寄生容量、および、画素電極と画素走査信号線によって形成される寄生容量が低減されることになり、表示品質を向上させることができる。【００３６】
本発明の第６の局面によれば、放電用スイッチング素子は放電用走査信号線を形成する電極パターンに重なるように配置されているので、開口率を大きくすることができる。【００３７】
本発明の第７の局面によれば、放電用走査信号線に重なるように画素電極が配置されることにより広い画素領域が確保されるので、開口率を大きくすることができる。【００３８】
本発明の第８の局面によれば、ノーマリブラックモードの表示装置において、各画素走査信号線に対応して放電用走査信号線が設けられており、各画素走査信号線は、表示すべき画像の画素データの書込のために各フレーム期間において少なくとも１回は選択状態となり、各放電用走査信号線は、それに対応する画素走査信号線が選択状態から非選択状態に変化した第１の時点から次のフレーム期間において選択状態となる第２の時点までに所定期間だけ選択状態となる。これにより表示ライン毎に黒表示期間が挿入されるので、駆動回路等の複雑化や動作周波数の増大を抑えつつ表示をインパル化することができ、動画の表示性能を改善することができる。本発明の当該局面に係る表示装置が、液晶表示装置のように１フレーム期間毎に極性の反転される（画素データとしての）電圧が画素容量に充電される表示装置である場合には、各画素容量は、画素データ書込に対応する充電の前に、逆極性の充電電荷を放電用走査信号線への放電用走査信号の印加によって放電される。すなわち、液晶表示装置では、画素データの書込は、或る極性の電圧で充電された画素容量を逆の極性の電圧で充電することを意味するので、黒挿入のための画素容量の放電がプリチャージとしても機能することになる。これにより、解像度等が増大しても充電不足が抑制されるので、表示品質を高めることができる。【００３９】
本発明の第９の局面によれば、画素データ書込に対応する画素容量の充電の前に当該画素容量における逆極性の充電電荷が黒挿入のために放電されることにより、画素データ書込における充電不足が抑制される。したがって、各データ信号の極性を２以上の所定数の水平期間毎に反転することによりデータ信号線駆動回路の消費電力を低減しつつ、上記黒挿入のための放電により横筋ムラの発生を防止することができる。【００４０】
本発明の第１０の局面によれば、データ信号は所定数のデータ信号線毎に極性が反転する電圧信号として生成され、データ信号の極性が反転する時に所定期間だけアクティブマトリクス基板におけるデータ信号線が互いに短絡されることにより、データ信号線間で電荷の移動（チャージシェア）が行われる。これにより、データ信号線駆動回路の消費電力が低減されると共に、画素データ書込に対応する画素容量の充電の前に各データ信号線が中間電位となる。このようなチャージシェア動作と画素容量における充電電荷の黒挿入のための放電とが相俟って、画素データ書込における画素容量の充電不足が確実に抑制されるので、表示品質を向上させることができる。【００４１】
本発明の第１１の局面によれば、データ信号は所定数のデータ信号線毎に極性が反転する電圧信号として生成され、１水平期間毎の所定期間にアクティブマトリクス基板上のデータ信号線が互いに短絡される。これにより１水平期間毎にデータ信号線間で電荷の移動が行われるので、２以上の所定数の水平期間毎にデータ信号の極性が反転する場合であっても、画素データ書込における画素容量の充電不足を抑制しつつ充電条件を均一化することができ、横筋ムラの発生を確実に防止することができる。【００４２】
本発明の第１２の局面によれば、アクティブマトリクス基板上のデータ信号線が互いに短絡されている時（チャージシェア期間）にそれらのデータ信号線に固定電位が与えられるので、表示階調によらずチャージシェア期間直後の各データ信号線の電位は常に同一となる。このことと画素容量における黒挿入のための放電とが相俟って、画素データ書込における画素容量の充電条件が均一化されるので、２以上の所定数の水平期間毎にデータ信号の極性が反転する場合における横筋ムラの発生をより確実に防止することができる。【００４３】
本発明の第１３の局面によれば、保持容量線の電位に等しい固定電位がチャージシェア期間に各データ信号線に与えられるので、画素データ書込のための画素容量の充電開始時点において、当該画素容量を形成する画素電極の電位と当該画素容量の充電のためのデータ信号を伝達すべきデータ信号線の電位とが等しくなる。これにより、正負いずれの極性のデータ信号で画素容量を充電する場合であっても、充電条件を同一にすることができるので、２以上の所定数の水平期間毎にデータ信号の極性が反転する場合における横筋ムラの発生を精度よく抑制することができる。なお、上記固定電位としては、共通電極に与えるべき共通電位、または、データ信号の最小値と最大値との間の中央値に相当する電位を使用することができる。【００４４】
本発明の他の局面の効果については、本発明の上記局面の効果および下記実施形態についての説明から明らかであるので、説明を省略する。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施形態に係る液晶表示装置におけるアクティブマトリクス基板のパターン構成の第１の例を示す平面図である。
【図２】上記第１の実施形態におけるアクティブマトリクス基板のパターン構成の第２の例を示す平面図である。
【図３】図２のＡ−Ａ線における断面図である。
【図４】上記第１の実施形態におけるアクティブマトリクス基板のパターン構成の第３の例を示す平面図である。
【図５】上記第１の実施形態に係る液晶表示装置の構成を示すブロック図である。
【図６】上記第１の実施形態におけるアクティブマトリクス基板の電気的構成を示す等価回路図である。
【図７】上記第１の実施形態に係る液晶表示装置におけるソースドライバの構成を示すブロック図である。
【図８】上記ソースドライバの出力部の第１の構成例を示す回路図である。
【図９】上記第１の実施形態に係る液晶表示装置の動作を説明するための信号波形図（Ａ〜Ｇ）である。
【図１０】チャージシェア方式が採用された従来の２Ｈドット反転駆動の液晶表示装置におけるアクティブマトリクス基板の動作を説明するための詳細な信号波形図である。
【図１１】上記第１の実施形態におけるアクティブマトリクス基板の動作を説明するための詳細な信号波形図である。
【図１２】上記ソースドライバの出力部の第２の構成例を示す回路図である。
【図１３】上記ソースドライバの出力部の第３の構成例を示す回路図である。
【図１４】本発明の第２の実施形態に係る液晶表示装置の動作を説明するための信号波形図（Ａ〜Ｇ）である。
【図１５】上記第２の実施形態におけるアクティブマトリクス基板の動作を説明するための詳細な信号波形図である。
【図１６】上記第２の実施形態の変形例におけるアクティブマトリクス基板の動作を説明するための詳細な信号波形図である。
【図１７】本発明の他の実施形態におけるアクティブマトリクス基板の動作を説明するための詳細な信号波形図である。
【図１８】本発明の他の実施形態に係る液晶表示装置の構成を示すブロック図である。
【図１９】本発明に係るアクティブマトリクス基板を使用したテレビジョン受信機用の表示装置の構成例を示すブロック図である。
【図２０】本発明に係るアクティブマトリクス基板を使用したテレビジョン受信機のチューナ部を含めた全体構成を示すブロック図である。
【図２１】上記テレビジョン受信機の機械的構成を示す分解斜視図である。
【図２２】ホールド型表示装置での動画表示における課題を説明するための図である。
【図２３】従来のアクティブマトリクス基板のパターン構成を示す部分平面図である。
【符号の説明】
【００４６】
１０      …画素ＴＦＴ（画素スイッチング素子）
１２      …放電用ＴＦＴ（放電用スイッチング素子）
１２ｄ    …ドレイン電極
１２ｓ    …ソース電極
１４      …ソース引き出し電極
１６ａ〜１６ｅ  …（保持容量線の）延伸部
１００    …表示部
１１０    …アクティブマトリクス基板
１２０    …対向基板
２００    …表示制御回路
３００    …ソースドライバ（データ信号線駆動回路）
３０２    …データ信号生成部
３０４    …出力部
４１０    …画素ゲートドライバ（画素走査信号線駆動回路）
４２０    …放電用ゲートドライバ（放電用走査信号線駆動回路）
６００    …共通電極・保持容量線駆動回路
（共通電位供給部、保持容量線電位供給部）
６１０    …共通電極駆動回路（共通電位供給部）
６２０    …保持容量線駆動回路（保持容量線電位供給部）
Ｃｌｃ    …液晶容量
Ｃｃｓ    …保持容量
Ｅｐ      …画素電極
Ｅｃ      …共通電極
ＳＷａ          …第１のＭＯＳトランジスタ
ＳＷｂ，ＳＷｃ  …第２のＭＯＳトランジスタ
ＳＬｉ    …ソースライン（データ信号線）（ｉ＝１，２，…，Ｎ）
ＧＬｊ    …画素ゲートライン（画素走査信号線）（ｊ＝１，２，…，Ｍ）
ＧｄＬｊ  …放電用ゲートライン（放電用走査信号線）（ｊ＝１，２，…，Ｍ）
ＣｓＬ    …保持容量線
Ｓ（ｉ）  …データ信号（ｉ＝１，２，…，Ｎ）
Ｇ（ｊ）  …画素走査信号（ｊ＝１，２，…，Ｍ）
Ｇｄ（ｊ）…放電用走査信号（ｊ＝１，２，…，Ｍ）
Ｖｃｏｍ  …共通電位（対向電圧）
ＶＳｄｃ  …ソースセンター電位（データ信号の直流レベル）
Ｃｓｈ    …チャージシェア制御信号
Ｐｗ      …画素データ書込パルス
Ｐｂ      …黒電圧印加パルス
Ｔｓｈ    …チャージシェア期間
【発明を実施するための最良の形態】
【００４７】
以下、添付図面を参照して本発明の実施形態について説明する。
＜１．第１の実施形態＞
＜１．１  構成および動作＞
本発明に係るアクティブマトリクス基板を使用した液晶表示装置の一例を第１の実施形態として説明する。図５は、本実施形態に係る液晶表示装置の構成を示すブロック図である。図６は、本実施形態におけるアクティブマトリクス基板１１０の回路構成の第１の例を示す等価回路図であり、このアクティブマトリクス基板１１０の一部（隣接４画素に相当する部分）１０１の電気的構成を示している。【００４８】
この液晶表示装置は、アクティブマトリクス基板１１０を用いたアクティブマトリクス型の表示部１００と、データ信号線駆動回路としてのソースドライバ３００と、画素走査信号線駆動回路としての画素ゲートドライバ４１０と、放電用走査信号線駆動回路としての放電用ゲートドライバ４２０と、共通電位供給部および保持容量線電位供給部としての共通電極・保持容量線駆動回路６００と、ソースドライバ３００、画素ゲートドライバ４１０、放電用ゲートドライバ４２０、および共通電極・保持容量線駆動回路６００を制御するための表示制御回路２００とを備えている。【００４９】
上記液晶表示装置における表示部１００は、液晶層を挟持する１対の電極基板からなり、各電極基板の外表面には偏光板が貼り付けられている。上記１対の電極基板の一方はアクティブマトリクス基板１１０である。図５および図６に示すように、このアクティブマトリクス基板１１０では、ガラス等の絶縁性基板上に、複数本（Ｍ本）の画素走査信号線としての画素ゲートラインＧＬ１〜ＧＬＭと、それらの画素ゲートラインＧＬ１〜ＧＬＭのそれぞれと交差する複数本（Ｎ本）のデータ信号線としてのソースラインＳＬ１〜ＳＬＮと、それらの画素ゲートラインＧＬ１〜ＧＬＭとソースラインＳＬ１〜ＳＬＮとの交差点にそれぞれ対応して設けられた複数個（Ｍ×Ｎ個）の画素回路と、それらの画素ゲートラインＧＬ１〜ＧＬＭにそれぞれ対応する複数本（Ｍ本）の放電用ゲートラインＧｄＬ１〜ＧｄＬＭとが形成されている。各画素回路は、対応する交差点を通過する画素ゲートラインＧＬｊにゲート端子が接続される共に当該交差点を通過するソースラインＳＬｉにソース端子が接続されたスイッチング素子であるＴＦＴ（以下「画素ＴＦＴ」という）１０と、その画素ＴＦＴ１０のドレイン端子（電極）に接続された画素電極Ｅｐとを含んでいる。【００５０】
一方、上記１対の電極基板の他方は対向基板１２０と呼ばれ、ガラス等の透明な絶縁性基板上に全面にわたって共通電極Ｅｃが形成されている。この共通電極Ｅｃは、上記複数個（Ｍ×Ｎ個）の画素回路に共通的に設けられている。そして、アクティブマトリクス基板１１０における各画素回路は、共通的に設けられた共通電極Ｅｃおよび液晶層と共に画素形成部を構成し、この画素形成部では、画素電極Ｅｐと共通電極Ｅｃとにより液晶容量Ｃｌｃが形成されている。また、この画素容量に確実に電圧を保持すべく、液晶容量Ｃｌｃに並列に保持容量Ｃｃｓが設けられる。すなわち、アクティブマトリクス基板１１０では、各画素ゲートラインＧＬｊに平行に保持容量線ＣｓＬが配設されており、この保持容量線ＣｓＬと絶縁膜等を挟んで対向する画素電極Ｅｐとによって上記保持容量Ｃｃｓが形成されている。したがって、画素データとしてのデータ信号Ｓ（ｉ）を書き込んで保持すべき容量（以下ではこの容量を「画素容量」と呼び、記号“Ｃｐ”で示すものとする）は、液晶容量Ｃｌｃと補助容量Ｃｃｓとからなる。すなわち、これらの記号“Ｃｐ”、“Ｃｌｃ”、“Ｃｃｓ”が容量値をも示すものとすると、Ｃｐ＝Ｃｌｃ＋Ｃｃｓとなる。【００５１】
さらに本実施形態では、図６に示すように、アクティブマトリクス基板１１０における各画素回路は、画素ＴＦＴ１０に加えて、放電用スイッチング素子としてのＴＦＴ（以下「放電用ＴＦＴ」という）１２を含んでいる。このため、画素ゲートラインＧＬ１〜ＧＬＭとソースラインＳＬ１〜ＳＬＮとの各交差点には、１つの画素回路が対応すると共に、その画素回路に含まれる画素電極Ｅｐ、画素ＴＦＴ１０および放電用ＴＦＴ１２も対応している。したがって、各画素電極Ｅｐには、１つの画素ＴＦＴ１０と１つの放電用ＴＦＴ１２が対応することになる。また、本実施形態では、各画素ゲートラインＧＬｊには、それに対応する放電用ゲートラインＧｄＬｊがそれに沿って配設されている。各放電用ＴＦＴ１２のゲート端子は、それに対応する画素ＴＦＴ１０のゲート端子に接続される画素ゲートラインＧＬｊに対応する放電用ゲートラインＧｄＬｊに接続され、各放電用ＴＦＴ１２のドレイン端子は、それに対応する画素電極Ｅｐに接続され、各放電用ＴＦＴ１２のソース端子は、それに対応する画素電極Ｅｐと補助容量を形成するように配設された保持容量線ＣｓＬに接続されている。アクティブマトリクス基板１１０におけるいずれかの放電用ゲートラインＧｄＬｊにアクティブな信号（ＴＦＴ１２をオンさせる電圧）が与えられると、アクティブな信号を与えられた放電用ゲートラインＧｄＬｊに接続された放電用ＴＦＴ１２はオン状態となり、その放電用ゲートラインＧｄＬｊが通過する各画素回路内の画素電極Ｅｐは、放電用ＴＦＴ１２を介して保持容量線ＣｓＬに電気的に接続（短絡）される。【００５２】
図５および図６に示すように、各画素形成部における画素電極Ｅｐには、後述のように動作するソースドライバ３００および画素ゲートドライバ４１０により、表示すべき画像に応じた電位が与えられ、共通電極Ｅｃには、共通電極・保持容量線駆動回路６００により所定電位が共通電位Ｖｃｏｍとして与えられる（この共通電位Ｖｃｏｍは「対向電圧」または「共通電圧」とも呼ばれる）。これにより、画素電極Ｅｐと共通電極Ｅｃとの間の電位差に応じた電圧が液晶に印加され、この電圧印加によって液晶層に対する光の透過量が制御されることで画像表示が行われる。ただし、液晶層への電圧印加によって光の透過量を制御するためには偏光板が使用され、本実施形態に係る液晶表示装置では、ノーマリブラックとなるように偏光板が配置される。なお、図５に示すように、共通電極Ｅｃに与えられる共通電位Ｖｃｏｍは保持容量線ＣｓＬおよびソースドライバ３００にも与えられる。【００５３】
表示制御回路２００は、外部の信号源から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取り、それらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部１００に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、チャージシェア制御信号Ｃｓｈと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに相当する信号）と、画素ゲートスタートパルス信号ＧＳＰと、画素ゲートクロック信号ＧＣＫと、画素ゲートドライバ出力制御信号ＧＯＥと、放電用ゲートスタートパルス信号ＧＳＰｄと、放電用ゲートクロック信号ＧＣＫｄと、放電用ゲートドライバ出力制御信号ＧＯＥｄとを生成し出力する。より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路２００から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号として画素ゲートスタートパルス信号ＧＳＰおよび放電用ゲートスタートパルス信号ＧＳＰｄを生成し、水平同期信号ＨＳＹに基づき画素ゲートクロック信号ＧＣＫおよび放電用ゲートクロック信号ＧＣＫｄを生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきチャージシェア制御信号Ｃｓｈ、画素ゲートドライバ出力制御信号ＧＯＥおよび放電用ゲートドライバ出力制御信号ＧＯＥｄを生成する。【００５４】
上記のようにして表示制御回路２００において生成された信号のうち、デジタル画像信号ＤＡとチャージシェア制御信号Ｃｓｈとデータスタートパルス信号ＳＳＰとデータクロック信号ＳＣＫとは、ソースドライバ３００に入力され、画素ゲートスタートパルス信号ＧＳＰと画素ゲートクロック信号ＧＣＫと画素ゲートドライバ出力制御信号ＧＯＥとは、画素ゲートドライバ４１０に入力され、放電用ゲートスタートパルス信号ＧＳＰｄと放電用ゲートクロック信号ＧＣＫｄと放電用ゲートドライバ出力制御信号ＧＯＥｄとは、放電用ゲートドライバ４２０に入力される。【００５５】
ソースドライバ３００は、デジタル画像信号ＤＡとデータスタートパルス信号ＳＳＰおよびデータクロック信号ＳＣＫに基づき、デジタル画像信号ＤＡの表す画像の各水平走査線（各表示ライン）における画素値に相当するアナログ電圧としてデータ信号Ｓ（１）〜Ｓ（Ｎ）を１水平期間毎（１Ｈ毎）に生成し、これらのデータ信号Ｓ（１）〜Ｓ（Ｎ）をソースラインＳＬ１〜ＳＬＮにそれぞれ印加する。【００５６】
本実施形態では、液晶層への印加電圧の極性が１フレーム期間毎に反転されると共に各フレーム内においてｎ画素ゲートライン毎（ｎは２以上）かつ１ソースライン毎にも反転されるようにデータ信号Ｓ（１）〜Ｓ（Ｎ）が出力される駆動方式すなわちｎＨドット反転駆動方式が採用されている。したがって、ソースドライバ３００は、ソースラインＳＬ１〜ＳＬＮへの印加電圧の極性をソースライン毎に反転させ、かつ、各ソースラインＳＬｉに印加されるデータ信号Ｓ（ｉ）の極性をｎ水平期間毎に反転させる。ここで、ソースラインへの印加電圧の極性反転の基準となる電位は、データ信号Ｓ（１）〜Ｓ（Ｎ）の直流レベル（直流成分に相当する電位）であり、この直流レベルは、一般的には共通電極Ｅｃの直流レベルとは一致せず、各画素形成部における画素ＴＦＴのゲート・ドレイン間の寄生容量Ｃｇｄによる引き込み電圧ΔＶｄだけ共通電極Ｅｃの直流レベルと異なる。ただし、寄生容量Ｃｇｄによる引き込み電圧ΔＶｄが液晶の光学的しきい値電圧Ｖｔｈに対して十分に小さい場合には、データ信号Ｓ（１）〜Ｓ（Ｎ）の直流レベルは共通電極Ｅｃの直流レベルに等しいとみなせるので、データ信号Ｓ（１）〜Ｓ（Ｎ）の極性すなわちソースラインへの印加電圧の極性は共通電極Ｅｃの電位Ｖｃｏｍを基準としてｎ水平期間毎に反転すると考えてもよい。【００５７】
図７は、本実施形態におけるソースドライバ３００の構成を示すブロック図である。このソースドライバ３００は、データ信号生成部３０２と出力部３０４とから構成されている。データ信号生成部３０２は、データスタートパルス信号ＳＳＰおよびデータクロック信号ＳＣＫに基づきデジタル画像信号ＤＡから、ソースラインＳＬ１〜ＳＬＮにそれぞれ対応するアナログ電圧信号ｄ（１）〜ｄ（Ｎ）を生成する。このデータ信号生成部３０２の構成は、従来のソースドライバと同様であるので説明を省略する。出力部３０４は、データ信号生成部３０２で生成されるアナログ電圧信号ｄ（ｉ）をインピーダンス変換し、データ信号Ｓ（ｉ）として出力する（ｉ＝１，２，…，Ｎ）。【００５８】
また、このソースドライバ３００では、消費電力を低減するために、各データ信号Ｓ（ｉ）（ｉ＝１，２，…，Ｎ）の極性が反転する時に所定期間（水平ブランキング程度の短い期間）Ｔｓｈだけ隣接ソースライン間が短絡されるチャージシェア方式が採用されている。このため、ソースドライバ３００における出力部３０４は、図８に示すように構成されている。すなわち、この出力部３０４は、デジタル画像信号ＤＡに基づき生成されたアナログ電圧信号ｄ（１）〜ｄ（Ｎ）を受け取り、これらのアナログ電圧信号ｄ（１）〜ｄ（Ｎ）をインピーダンス変換することによって、ソースラインＳＬ１〜ＳＬＮで伝達すべき映像信号としてデータ信号Ｓ（１）〜Ｓ（Ｎ）を生成し、このインピーダンス変換のための電圧ホロワとしてＮ個の出力バッファ３１を有している。各バッファ３１の出力端子にはスイッチング素子としての第１のＭＯＳ（Metal Oxide Semiconductor）トランジスタＳＷａが接続され、各バッファ３１からのデータ信号Ｓ（ｉ）は第１のＭＯＳトランジスタＳＷａを介してソースドライバ３００の出力端子から出力される（ｉ＝１，２，…，Ｎ）。また、ソースドライバ３００の隣接する出力端子間は、スイッチング素子としての第２のＭＯＳトランジスタＳＷｂによって接続されている（これにより隣接ソースライン間が第２のＭＯＳトランジスタＳＷｂによって接続されることになる）。そして、表示制御回路２００から入力されるチャージシェア制御信号Ｃｓｈが、上記の出力端子間の第２のＭＯＳトランジスタＳＷｂのゲート端子に与えられる。また、各バッファ３１の出力端子に接続された第１のＭＯＳトランジスタＳＷａのゲート端子には、インバータ３３の出力信号すなわちチャージシェア制御信号Ｃｓｈの論理反転信号が与えられる。【００５９】
上記構成によれば、チャージシェア制御信号Ｃｓｈが非アクティブ（ローレベル）のときには、第１のＭＯＳトランジスタＳＷａがオンし（導通状態となり）、第２のＭＯＳトランジスタＳＷｂがオフする（遮断状態となる）ので、各バッファ３１からのデータ信号は、第１のＭＯＳトランジスタＳＷａを介してソースドライバ３００から出力される。一方、チャージシェア制御信号Ｃｓｈがアクティブ（ハイレベル）のときには、第１のＭＯＳトランジスタＳＷａがオフし（遮断状態となり）、第２のＭＯＳトランジスタＳＷｂがオンする（導通状態となる）ので、各バッファ３１からのデータ信号は出力されず（すなわちデータ信号Ｓ（１）〜Ｓ（Ｎ）のソースラインＳＬ１〜ＳＬＮへの印加は遮断され）、表示部１００における隣接ソースラインが、第２のＭＯＳトランジスタＳＷｂを介して短絡される。【００６０】
本構成におけるソースドライバ３００では、図９（Ａ）に示すように、ｎ水平期間（ｎＨ）毎、ここではｎ＝２である２水平期間（２Ｈ）毎に極性の反転する映像信号としてアナログ電圧信号ｄ（ｉ）が生成され、表示制御回路２００では、図９（Ｂ）に示すように、各アナログ電圧信号ｄ（ｉ）の極性が反転する時に１水平ブランキング期間程度の短い期間Ｔｓｈだけハイレベル（Ｈレベル）となるチャージシェア制御信号Ｃｓｈが生成される。ここで、アナログ電圧信号ｄ（ｉ）の極性は、データ信号Ｓ（ｉ）の最小値と最大値との間の中央値に相当するソースセンター電位（データ信号Ｓ（ｉ）の直流レベル）ＶＳｄｃを基準として決定されるものとする。この点は以下においても同様であり、データ信号Ｓ（ｉ）についても同様にして極性が決まるものとする。また、図９（Ｂ）に示すチャージシェア制御信号ＣｓｈがＨレベルとなる期間Ｔｓｈは、電荷再分配のために隣接データ信号線が短絡される期間であり、「チャージシェア期間」と呼ばれる。【００６１】
上記のように、ソースドライバ３００では、チャージシェア制御信号Ｃｓｈがローレベル（Ｌレベル）のときには各アナログ電圧信号ｄ（ｉ）がデータ信号Ｓ（ｉ）として出力され、チャージシェア制御信号ＣｓｈがＨレベルのときには、データ信号Ｓ（１）〜Ｓ（Ｎ）のソースラインＳＬ１〜ＳＬＮへの印加が遮断されると共に隣接ソースラインが互いに短絡される。本構成では、ｎＨドット反転駆動方式が採用されていることから隣接ソースラインの電圧は互いに逆極性であるため、各ソースラインＳＬｉの電圧は、チャージシェア期間Ｔｓｈにおいて、正極性のデータ信号の電圧と負極性のデータ信号の電圧との間の或る中間電位に向かって変化する。【００６２】
本液晶表示装置では、各データ信号Ｓ（ｉ）は、データ信号Ｓ（ｉ）の直流レベルであるソースセンターＶＳｄｃを基準として極性が反転し、このソースセンター電位ＶＳｄｃは共通電位Ｖｃｏｍに近い値である。そして図９（Ｃ）に示すように、各データ信号Ｓ（ｉ）は、チャージシェア期間Ｔｓｈにおいて、チャージシェア動作によりソースセンター電位ＶＳｄｃに等しくなる。ただし、ここでは理想的なデータ信号波形を記載しており、各データ信号Ｓ（ｉ）の値すなわち各ソースラインＳＬｉの電圧Ｖｓは、実際には後述の図１１に示すように変化し、各チャージシェア期間Ｔｓｈの終了時点には、ソースセンター電位ＶＳｄｃに概ね等しい値すなわち共通電位Ｖｃｏｍに近い電位となっている。なお、データ信号の極性反転時に隣接ソースラインを短絡することで各ソースラインＳＬｉの電圧Ｖｓをデータ信号Ｓ（ｉ）の直流レベルＶＳｄｃに概ね等しくするための構成は、図８に示した構成に限定されるものではない。【００６３】
画素ゲートドライバ４１０は、画素ゲートスタートパルス信号ＧＳＰおよび画素ゲートクロック信号ＧＣＫと、画素ゲートドライバ出力制御信号ＧＯＥとに基づき、各データ信号Ｓ（１）〜Ｓ（Ｎ）を各画素形成部（の画素容量Ｃｐ）に書き込むために、デジタル画像信号ＤＡの各フレーム期間（各垂直走査期間）において画素ゲートラインＧＬ１〜ＧＬＭをほぼ１水平期間ずつ順次選択する。すなわち、画素ゲートドライバ４１０は、図９（Ｄ）および図９（Ｆ）に示すような画素データ書込パルスＰｗを含む走査信号Ｇ（１）〜Ｇ（Ｍ）を画素ゲートラインＧＬ１〜ＧＬＭにそれぞれ印加する。これにより、パルスＰｗが印加されている画素ゲートラインＧＬｊは選択状態となり、選択状態の画素ゲートラインＧＬｊに接続された画素ＴＦＴ１０がオン状態となる（非選択状態の画素ゲートラインに接続された画素ＴＦＴ１０はオフ状態となる）。ここで、画素データ書込パルスＰｗは水平期間（１Ｈ）のうち表示期間に相当する有効走査期間でＨレベルとなる。【００６４】
放電用ゲートドライバ４２０は、放電用ゲートスタートパルス信号ＧＳＰｄおよび放電用ゲートクロック信号ＧＣＫｄと、放電用ゲートドライバ出力制御信号ＧＯＥｄとに基づき、各画素形成部の画素容量Ｃｐに蓄積された電荷を放電させるために、各フレーム期間において放電用ゲートラインＧｄＬ１〜ＧｄＬＭをほぼ１水平期間ずつ順次選択する。すなわち、放電用ゲートドライバ４２０は、図９（Ｅ）および図９（Ｇ）に示すようなパルスＰｂを含む放電用走査信号Ｇｄ（１）〜Ｇｄ（Ｍ）を放電用ゲートラインＧｄＬ１〜ＧｄＬＭにそれぞれ印加する。これにより、パルスＰｂが印加されている放電用ゲートラインＧｄＬｊは選択状態となり、選択状態の放電用ゲートラインＧｄＬｊに接続された放電用ＴＦＴ１２がオン状態となる（非選択状態の放電用ゲートラインに接続された放電用ＴＦＴ１２はオフ状態となる）。本実施形態ではノーマリブラックモードで表示が行われるので、各放電用走査信号Ｇｄ（ｊ）（ｊ＝１，２，…，Ｍ）のパルスＰｂによる各画素容量Ｃｐの放電は、黒表示に相当する電圧（以下「黒電圧」という）を各画素容量Ｃｐに印加することを意味する。そこで以下では、このパルスＰｂを「黒電圧印加パルス」と呼ぶものとする。【００６５】
各放電用ゲートラインＧｄＬｊに印加される放電用走査信号Ｇｄ（ｊ）に含まれる黒電圧印加パルスＰｂは、当該放電用ゲートラインＧｄＬｊに対応する画素ゲートラインＧＬｊに印加される画素走査信号Ｇ（ｊ）に含まれる画素データ書込パルスＰｗに対応している。そして、図９（Ｄ）〜図９（Ｇ）に示すように、各黒電圧印加パルスＰｂは、それに対応する画素データ書込パルスＰｗから所定期間Ｔｄｐだけ遅れて現れる。この所定時間Ｔｄｐは、画素データに相当する電圧が画素容量Ｃｐに保持される期間であり、その長さは１フレーム期間（１Ｖ）よりも短く、例えば２／３フレーム期間程度である。以下では、この所定期間Ｔｄｐを「画像表示期間」という。【００６６】
各画素形成部では、画素データ書き込みパルスＰｗによってその内部の画素ＴＦＴ１０がオン状態である間、当該画素ＴＦＴ１０のソース端子に接続されたソースラインＳＬｉの電位が当該画素ＴＦＴ１０を介して画素電極Ｅｐに与えられる。これにより、ソースラインＳＬｉの電圧としてのデータ信号Ｓ（ｉ）が当該画素電極Ｅｐに対応する画素容量Ｃｐに書き込まれる。その後、上記の画像表示期間Ｔｄｐが経過すると、当該画素形成部内の放電用ＴＦＴ１２のゲート端子に黒電圧印加パルスＰｂが与えられ、これにより当該放電用ＴＦＴ１２がオン状態である間、当該画素電極Ｅｐは当該放電用ＴＦＴ１２を介して保持容量線ＣｓＬに接続（短絡）される。その結果、当該画素形成部内の画素容量Ｃｐの蓄積電荷が放電され、当該画素容量Ｃｐは黒電圧を印加された状態となる。【００６７】
したがって、各画素形成部は、画像表示期間Ｔｄｐの間は、その内部の画素ＴＦＴ１０を介して画素電極Ｅｐに与えられるソースラインＳＬｉの電位に対応する電圧を画素容量Ｃｐに保持することで、デジタル画像信号ＤＡに基づく表示画素を形成する。一方、各画素形成部は、その内部の放電用ＴＦＴ１２のゲート端子に与えられる放電用走査信号Ｇｄ（ｊ）に黒電圧印加パルスＰｂが現れてから、その内部の画素ＴＦＴ１０のゲート端子に与えられる画素走査信号Ｇ（ｊ）に次の画素データ書込パルスＰｗが現れるまでの期間（１フレーム期間から画像表示期間Ｔｄｐを除いた残りの期間）Ｔｂｋは、その内部の画素容量Ｃｐに黒電圧を保持することで黒の画素を形成する。その結果、当該放電用走査信号Ｇｄ（ｊ）に対応する表示ラインは、その期間Ｔｂｋは黒表示となる（以下、この期間Ｔｂｋを「黒表示期間」という）。したがって本実施形態では、表示ライン毎に黒表示の期間が挿入されることで、駆動回路等の複雑化や動作周波数の増大を抑えつつ表示がインパルス化される。これにより、動画における尾引残像が抑制され、動画表示の性能が改善される。【００６８】
共通電極・保持容量線駆動回路６００は、表示制御回路２００の制御の下に、所定の固定電位である共通電位Ｖｃｏｍを、対向基板１２０における共通電極Ｅｃに与えると共に、アクティブマトリクス基板１１０上の保持容量線ＣｓＬにも与える。この共通電極・保持容量線駆動回路６００は、共通電極Ｅｃに共通電位Ｖｃｏｍを与える共通電位供給部として機能すると共に、保持容量線ＣｓＬに保持容量線電位として共通電位Ｖｃｏｍを与える保持容量線電位供給部として機能している。なお、本実施形態では共通電位と保持容量線電位とは同一であるが、後述のように、これらの電位は異なっていてもよい。【００６９】
＜１．２  作用および効果＞
図１０は、チャージシェア方式が採用された２Ｈドット反転駆動の従来の液晶表示装置におけるアクティブマトリクス基板の動作を示す詳細な信号波形図である。この従来の液晶表示装置では、各ソースラインＳＬｉの電位Ｖｓは、チャージシェア期間Ｔｓｈ内にソースセンター電位ＶＳｄｃに概ね等しくなる。しかし、画素走査信号Ｇ（ｊ）における画素データ書込パルスＰｗによって画素データ書込のための画素容量Ｃｐの充電が開始される前に、当該画素容量Ｃｐに対し、１フレーム期間前のソースラインＳＬｉの電位すなわち極性の異なるデータ信号Ｓ（ｉ）の示す画素データが書き込まれている。このため、この画素データ書込パルスＰｗによる充電の開始時点ｔ１において、当該画素容量Ｃｐを形成する画素電極Ｅｐの電位Ｖｐ（ｊ，ｉ）は、１フレーム期間前に書き込まれた画素データに対応する負極性の電位となっている。このため、表示の高解像化等によって１水平期間が短くなると、２Ｈ反転駆動における極性反転の単位である２ラインのうち１ライン目の画素電極Ｅｐの電位Ｖｐ（ｊ，ｉ）は、図１０に示すように、当該画素データ書込パルスＰｗの期間（画素ゲートラインＧＬｊが選択状態となる期間）内に目標電位に到達せず、充電不足となる。【００７０】
上記極性反転の単位である２ラインのうち２ライン目の画素電極Ｅｐの電位Ｖｐ（ｊ＋１，ｉ）は、画素走査信号Ｇ（ｊ＋１）の画素データ書込パルスＰｗによる充電の開始時点ｔ２において、同様に、１フレーム期間前に書き込まれた画素データに対応する負極性の電位となっている。しかし、ソースラインＳＬｉの電位Ｖｓは、この２ライン目の画素容量Ｃｐの充電開始時点ｔ２において既に目標電位となっている。したがって、当該２ライン目における画素電極Ｅｐの電位Ｖｐ（ｊ＋１，ｉ）は、当該画素データ書込パルスＰｗの期間に目標電位に到達しないとしても、図１０に示すように、上記１ライン目における画素電極Ｅｐの電位Ｖｐ（ｊ，ｉ）よりも高くなる。【００７１】
このように、２Ｈドット反転駆動の従来の液晶表示装置では、チャージシェア方式を採用しても、表示の高解像度化等によって１水平期間が短くなると、極性反転の単位である２ラインのうちの１ライン目の画素容量の充電量と２ライン目の画素容量の充電量とに差が生じる。その結果、この差が輝度差となって現れ、ライン状の横筋ムラが視認されることがある。【００７２】
これに対し本実施形態では、図９（Ａ）〜９（Ｃ）に示すように、２Ｈドット反転駆動方式の液晶表示装置において上記従来例と同様にチャージシェア動作が行われることに加えて、図９（Ｅ）および９（Ｇ）に示すような黒電圧印加パルスＰｂにより、各画素電極Ｅｐが放電用ＴＦＴ１２を介して保持容量線ＣｓＬに短絡される。保持容量線ＣｓＬには共通電位Ｖｃｏｍが与えられているので、これにより各画素容量Ｃｐは、画素データに相当するデータ信号Ｓ（ｉ）（ソースラインＳＬｉの電位）で充電されてから２／３フレーム期間程度の画像表示期間Ｔｄｐが経過した時点で放電される。その結果、極性反転の単位である２ラインのうち１ライン目の画素容量Ｃｐに対する充電が画素走査信号Ｇ（ｊ）の画素データ書込パルスＰｗにより開始される時点ｔ１では、当該１ライン目における画素電極Ｅｐの電位Ｖｐ（ｊ，ｉ）は、その時点ｔ１以前における放電用走査信号Ｇｄ（ｊ）の黒電圧印加パルスＰｂによる当該画素容量Ｃｐの放電によって、保持容量線ＣｓＬの電位すなわち共通電位Ｖｃｏｍに等しくなっている。また、ソースラインＳＬｉの電位は、従来例と同様、チャージシェア動作によってソースセンター電位ＶＳｄｃに概ね等しい電位（共通電位Ｖｃｏｍに近い電位）となっている。したがって、当該１ライン目における画素電極Ｅｐの電位Ｖｐ（ｊ，ｉ）は、図１１に示すように、画素データ書込パルスＰｗの期間において目標電位に到達し、充電不足が抑制される。【００７３】
また、極性反転の単位である２ラインのうち２ライン目の画素容量Ｃｐに対する充電が画素走査信号Ｇ（ｊ＋１）の画素データ書込パルスＰｗにより開始される時点ｔ２のおいても、その時点ｔ２以前における放電用走査信号Ｇｄ（ｊ＋１）の黒電圧印加パルスＰｂによる当該画素容量Ｃｐの放電によって、保持容量線ＣｓＬの電位すなわち共通電位Ｖｃｏｍに等しくなっている。そして、ソースラインＳＬｉの電位Ｖｓは、この時点ｔ２において既に目標電位にとなっている。したがって、当該２ライン目における画素電極Ｅｐの電位Ｖｐ（ｊ＋１，ｉ）も、図１１に示すように、上記１ライン目における画素電極Ｅｐの電位Ｖｐ（ｊ，ｉ）と同様、当該画素データ書込パルスＰｗの期間において目標電位に到達し、充電不足が抑制される。【００７４】
このように本実施形態によれば、２Ｈ反転駆動における極性反転の単位である２ラインのうちの１ライン目と２ライン目とでは、画素容量Ｃｐにおける充電開始時点ｔ１，ｔ２においてソースラインＳＬｉの電位Ｖｓが異なるが、画素電極Ｅｐの電位Ｖｐ（ｊ，ｉ）、Ｖｐ（ｊ＋１，ｉ）は共に共通電位Ｖｃｏｍとなっている。このため、画素電極Ｅｐの電位Ｖｐ（ｊ，ｉ）、Ｖｐ（ｊ＋１，ｉ）は、当該２ラインのいずれにおいても画素データ書込パルスＰｗによって目標電位に到達し、当該２ラインにおける１ライン目の画素容量の充電量と２ライン目の画素容量の充電量との間には実質的に差が生じず、ライン状の横筋ムラが視認されることはない。また、既述のように、黒電圧印加パルスＰｂによる画素容量Ｃｐの放電によって表示ライン毎に黒表示期間Ｔｂｋが挿入されることにより、駆動回路等の複雑化や動作周波数の増大を抑えつつ表示がインパル化される。これにより、動画における尾引残像を抑制し、動画の表示性能を改善することができる。このように本実施形態によれば、ホールド型の表示装置であるアクティブマトリクス型液晶表示装置において、駆動回路等の複雑化や動作周波数の増大を抑えつつ表示をインパルス化することで動画の表示性能を改善し、かつ、画素容量の充電特性の向上（充電量の差の抑制および充電不足の解消）により表示品質を高めることができる。【００７５】
なお、本実施形態ではドット反転駆動を前提としてチャージシェア方式が採用されているが、チャージシェア方式が採用されていない場合またはドット反転駆動が採用されていない場合であっても、基本的には同様の効果が得られる。ただし、画素容量の充電特性の改善の観点からはチャージシェア方式を採用するのが好ましい。【００７６】
＜１．３  アクティブマトリクス基板のパターン構成＞
次に、図１〜図４を参照して、上記実施形態に係る液晶表示装置を実現するためのアクティブマトリクス基板１１０のパターン構成について説明する。【００７７】
図１は、本実施形態におけるアクティブマトリクス基板１１０のパターン構成の第１の例を示す平面図であって、６画素に相当する部分のパターン構成を示している。画素ゲートラインＧＬｊとソースラインＳＬｉの交差部近傍に画素ＴＦＴ１０が設けられている（ｉ＝１，２，…，Ｎ；ｊ＝１，２，…，Ｍ）。この例では、画素ゲートラインＧＬｊが画素ＴＦＴ１０のゲート電極（端子）１０ｇを兼ねており、画素ＴＦＴ１０のソース電極（端子）１０ｓはソースラインＳＬｉに接続され、ドレイン電極（端子）１０ｄは、層間絶縁膜に設けられたコンタクトホール１１を介して画素電極Ｅｐに接続されている。【００７８】
また、画素ゲートラインＧＬｊに沿うように放電用ゲートラインＧｄＬｊが配置され、放電用ゲートラインＧｄＬｊの近傍には放電用ＴＦＴ１２が設けられている。この放電用ＴＦＴ１２のゲート電極（端子）１２ｇは、放電用ゲートラインＧｄＬｊに接続されており、その放電用ＴＦＴ１２のソース電極（端子）１２ｓは、ソース引き出し電極１４およびコンタクトホール１５を介して保持容量線ＣｓＬに接続されており、そのドレイン電極（端子）１２ｄはコンタクトホール１７を介して上記画素電極Ｅｐに接続されている。【００７９】
図１の例では、放電用ＴＦＴ１２のソース電極１２ｓおよびドレイン電極１２ｄにそれぞれ接続されているソース引き出し電極１４およびドレイン引き出し電極１３は、放電用ゲートラインＧｄＬｊと重ならない。このようにすれば、放電用ＴＦＴ１２のチャネル部で膜残り欠陥等により放電用ＴＦＴ１２が常時導通状態となった場合（ＴＦＴ１２の短絡故障の場合）に、レーザ照射等によりソース引き出し電極１４またはドレイン引き出し電極１３を分断することで当該短絡故障の修正が可能となる。また、図１の例では、画素電極Ｅｐが放電用ゲートラインＧｄＬｊおよび放電用ＴＦＴ１２と重なっている。このパターン構成は、画素領域を広くすることができるので、開口率の向上に有効である。【００８０】
なお、放電用ＴＦＴ１２のソース電極１２ｓおよびドレイン電極１２ｄとそれらの電極１２ｓ，１２ｄにそれぞれ接続される電極は、ソースラインＳＬｉと同一の材料で形成されるのが好ましい（パターン構成の他の例においても同様）。このようにすれば、放電用ＴＦＴ１２のソース電極１２ｓおよびドレイン電極１２ｄとそれらの電極１２ｓ，１２ｄにそれぞれ接続される電極をソースラインＳＬｉの形成工程において形成することができ、これらの電極を別途形成する必要がないからである。【００８１】
図２は、本実施形態に係るアクティブマトリクス基板１１０のパターン構成の第２の例を示す平面図であって、２画素に相当する部分のパターン構成を示している。図３は、図２のＡ−Ａ線における断面図である。この第２の例における構成要素のうち第１の例の構成要素と同一または対応するものについては同一の参照符号を付すものとし、以下では同一部分の説明を省略する。【００８２】
この第２の例では、画素ゲートラインＧＬｊ（ｊ＝１，２，…，Ｍ）に平行であって画素電極Ｅｐの中央を通過するように配設された保持容量線ＣｓＬが、各画素回路において、画素電極Ｅｐの縁部（エッジ部）に沿ってソースラインＳＬｉに平行に延びる４つの延伸部１６ａ〜１６ｄを有している。これらの延伸部１６ａ〜１６ｄは、画素電極Ｅｐに対するソースラインＳＬ１，ＳＬ２の電位変化の影響を抑制するためのシールド電極として機能する。これら４つの延伸部１６ａ〜１６ｄのうち放電用ゲートラインＧｄＬｊに向かう延伸部１６ｂ，１６ｃの両端部は、コンタクトホール１５を介してソース引き出し電極１４によって互いに接続され、そのソース引き出し電極１４は放電用ＴＦＴ１２のソース電極１２ｓに接続されている。【００８３】
すなわち、図３に示すように、透明性絶縁基板としてのガラス基板２０上に保持容量線ＣｓＬの延伸部１６ｂ，１６ｃとシリコンナイトライド（ＳｉＮｘ）等からなるゲート絶縁膜２２が順に形成されており、その上に形成されたソース引き出し電極１４が、ゲート絶縁膜２２に設けられたコンタクトホール１５を介して保持容量線ＣｓＬの延伸部１６ｂ，１６ｃと電気的に接続されている。このソース引き出し電極１４の上には、シリコンナイトライド等からなるパッシベーション膜としての層間絶縁膜２４およびアクリル系感光性樹脂等からなる層間絶縁膜２６が順に形成されており、更にその上にＩＴＯ（Indium Tin Oxide）等からなる透明性電極として画素電極Ｅｐが形成されている。【００８４】
このようにして第２の例では、放電用ゲートラインＧｄＬｊに近接する位置に、当該放電用ゲートラインＧｄＬｊとは異なるレイヤーであるソース引き出し電極１４が形成されている。これにより、保持容量線ＣｓＬと放電用ゲートラインＧｄＬｊとの短絡を抑制することができる。また、保持容量線ＣｓＬの一部が異なるレイヤーで形成されることになるので、断線確率が低減される。【００８５】
また、図２に示すように、この第２の例では、放電用ゲートラインＧｄＬｊが放電用ＴＦＴ１２のゲート電極（端子）を兼ねており、この放電用ＴＦＴ１２は、絶縁層を介して放電用ゲートラインＧｄＬｊに覆われている。アクティブマトリクス基板の製造時の歩留まりの点では、放電用ＴＦＴ１２とそのソース引き出し電極およびドレイン引き出し電極が放電用ゲートラインＧｄＬｊと重ならない上記第１の例が有利であるが、開口率の点ではこの第２の例が有利である。【００８６】
図４は、本実施形態に係るアクティブマトリクス基板１１０のパターン構成の第３の例を示す平面図であり、２画素に相当する部分のパターン構成を示している。この第３の例における構成要素のうち第１または第２の例の構成要素と同一または対応するものについては同一の参照符号を付すものとし、以下では同一部分についての詳しい説明を省略する。【００８７】
この第３の例では、上記第２の例と同様、画素電極Ｅｐの電位に対するソースラインＳＬ１，ＳＬ２の電位変化の影響を抑制すべく、保持容量線ＣｓＬが、各画素回路において、画素電極Ｅｐの縁部に沿ってソースラインＳＬｉに平行に延びる４つの延伸部１６ａ〜１６ｄを有している。これらの延伸部１６ａ〜１６ｄのうち画素ゲートラインＧＬｊに向かって延びる延伸部１６ａ，１６ｄは、画素電極Ｅｐの縁部に沿って画素ゲートラインＧＬｊに平行に延びる電極（以下「水平延伸部」という）１６ｅによって互いに接続され、この水平延伸部１６ｅと共に保持容量線ＣｓＬに一体化したパターンとして形成されている。この水平延伸部１６ｅは、画素電極Ｅｐの電位に対する画素ゲートラインＧＬｊの電位変化の影響を抑制するためのシールド電極として機能する。また、放電用ゲートラインＧｄＬｊに向かう延伸部１６ｂ，１６ｃの両端部は、上記第２の例と同様、コンタクトホール１５を介してソース引き出し電極１４によって互いに接続され、そのソース引き出し電極１４は放電用ＴＦＴ１２のソース電極１２ｓに接続されている。【００８８】
この第３の例では、このようにして画素電極Ｅｐの縁部に沿って形成された保持容量線ＣｓＬの５つの延伸部１６ａ〜１６ｅとソース引き出し電極１４とによって環状の構造体が構成されている。このような環状の構造体が保持容量線ＣｓＬの一部として形成されることにより、画素電極ＥｐとソースラインＳＬｉによって形成される寄生容量、および、画素電極Ｅｐと画素ゲートラインＧＬｊによって形成される寄生容量を低減し、表示品質を向上させることができる。【００８９】
なお、上記のように保持容量線ＣｓＬは水平延伸部１６ｅを有することから、画素ＴＦＴ１０のドレイン電極１０ｄは、ドレイン引き出し電極１８およびコンタクトホール１１を介して画素電極Ｅｐの中央部で当該画素電極Ｅｐに接続されている。また、ドレイン引き出し電極１８は、この接続箇所において保持容量線ＣｓＬと対向する部分１９を有しており、この部分１９が保持容量電極として絶縁膜を介して保持容量線ＣｓＬと対向することにより保持容量Ｃｃｓが形成されている。【００９０】
＜１．４  ソースドライバの他の構成例＞
既述のように本実施形態では、ソースドライバ３００の出力部３０４は、図８に示すように構成されている（以下、図８に示す構成を「第１の構成例」という）。この構成では、各ソースラインＳＬｉの電位Ｖｓは、チャージシェア期間Ｔｓｈにおいて、ソースセンター電位ＶＳｄｃに近い中間電位に向かって変化するが、チャージシェア期間Ｔｓｈにおいて完全にソースセンター電位ＶＳｄｃまたは共通電位Ｖｃｏｍに到達することは保証されない。しかし、図１１からわかるように、充電特性の向上の観点から、チャージシェア期間Ｔｓｈにおいて各ソースラインＳＬｉの電位Ｖｓを共通電位Ｖｃｏｍまたはソースセンター電位ＶＳｄｃに到達させるのが好ましい。【００９１】
図１２は、チャージシェア期間Ｔｓｈにおいて各ソースラインＳＬｉの電位Ｖｓを共通電位Ｖｃｏｍに到達させるためのソースドライバ３００の出力部３０４の構成例（以下「第２の構成例」という）を示す回路図である。この構成例による出力部３０４における構成要素のうち第１の構成例におけるものと同一の構成要素については、同一の参照符号を付して説明を省略する。【００９２】
本構成例による出力部３０４も、第１の構成例と同様、各ソースラインＳＬｉ（ｉ＝１，２，…，Ｎ）に対しスイッチング素子としての第２のＭＯＳトランジスタＳＷｃが１個ずつ設けられている。しかし、第１の構成例では、隣接ソースライン間に１個ずつ第２のＭＯＳトランジスタＳＷｂが挿入されるようにスイッチ回路が構成されるのに対し、本構成例では、ソースドライバ３００がその外部から共通電位Ｖｃｏｍを受け取るための入力端子（以下「共通電位入力端子」という）を有し、その共通電位入力端子と各ソースラインＳＬｉとの間に１個ずつ第２のＭＯＳトランジスタＳＷｃが挿入されるようにスイッチ回路が構成される。すなわち本構成例では、各ソースラインＳＬｉに接続されるべきソースドライバの出力端子は、これら第２のＭＯＳトランジスタＳＷｃのいずれか１つを介して共通電位入力端子に接続されている。そして、これら第２のＭＯＳトランジスタＳＷｃのゲート端子のいずれにもチャージシェア制御信号Ｃｓｈが与えられる。【００９３】
上記のような第２の構成例によれば、チャージシェア制御信号Ｃｓｈに基づき、チャージシェア期間Ｔｓｈ以外（の有効走査期間）では、データ信号生成部３０２で生成されたアナログ電圧信号ｄ（１）〜ｄ（Ｎ）がバッファ３１を介してデータ信号Ｓ（１）〜Ｓ（Ｎ）として出力されてソースラインＳＬ１〜ＳＬＮに印加され、チャージシェア期間Ｔｓｈでは、データ信号Ｓ（１）〜Ｓ（Ｎ）のソースラインＳＬ１〜ＳＬＮへの印加が遮断されると共に全ソースラインＳＬ１〜ＳＬＮが共通電位入力端子に接続される。したがって、チャージシェア期間Ｔｓｈでは、ソースラインＳＬ１〜ＳＬＮが互いに短絡されることによるチャージシェア動作と共通電位入力端子を介した共通電位Ｖｃｏｍの供給とにより、各ソースラインＳＬｉが共通電位Ｖｃｏｍとなる。よって、この第２の構成例によるソースドライバを使用すれば、各ソースラインＳＬｉの電位は表示階調によらず各チャージシェア期間Ｔｓｈにおいて常に共通電位Ｖｃｏｍとなり、黒電圧印加パルスＰｂによる画素容量の放電と相俟って充電不足が確実に抑制され充電特性がさらに改善される。その結果、第１の構成例によるソースドライバを使用する場合に比べ、２Ｈ反転駆動等における横筋ムラの発生をより確実に防止することができる。【００９４】
なお、上記のような第２の構成例の場合、保持容量線ＣｓＬに与えられる電位に等しい固定電位（Ｖｃｏｍ）がチャージシェア期間Ｔｓｈに各データ信号線に与えられるので、画素データ書込のための画素容量Ｃｐの充電開始時点において、当該画素容量Ｃｐを形成する画素電極Ｅｐの電位と当該画素容量Ｃｐの充電のためのデータ信号Ｓ（ｉ）を伝達すべきソースラインＳＬｉの電位とが等しくなる。これにより、正負いずれの極性のデータ信号で画素容量を充電する場合であっても、充電条件を同一にすることができる。その結果、ｎＨドットライン反転駆動（ｎ≧２）の場合において横筋ムラの発生を精度よく抑制することができる。なお、上記固定電位としては、共通電位Ｖｃｏｍに代えて下記の第３の構成のようにソースセンター電位ＶＳｄｃを使用してもよい。【００９５】
図１３は、ソースドライバ３００の出力部３０４の第３の構成例を示す回路図である。この第３の構成例による出力部３０４は、第２の構成例と同様に、Ｎ個の第１のＭＯＳトランジスタＳＷａ、Ｎ個の第２のＭＯＳトランジスタＳＷｃ、およびインバータ３３を備える。しかし、この出力部３０４は、共通電位入力端子に代えて、ソースセンター電位ＶＳｄｃを供給するチャージシェア電圧固定用電源３５（以下、単に「固定電源」ともいう）を備え、各出力端子は、Ｎ個の第２のＭＯＳトランジスタＳＷｃのいずれか１つを介して固定電源３５に接続されている。その他は第２の構成例と同様の構成となっている。【００９６】
上記のような第３の構成例によれば、チャージシェア制御信号Ｃｓｈに基づき、チャージシェア期間Ｔｓｈ以外（の有効走査期間）では、データ信号生成部３０２で生成されたアナログ電圧信号ｄ（１）〜ｄ（Ｎ）がバッファ３１を介してデータ信号Ｓ（１）〜Ｓ（Ｎ）として出力されてソースラインＳＬ１〜ＳＬＮに印加され、チャージシェア期間Ｔｓｈでは、データ信号Ｓ（１）〜Ｓ（Ｎ）のソースラインＳＬ１〜ＳＬＮへの印加が遮断されると共に全ソースラインＳＬ１〜ＳＬＮが固定電源３５に接続される。したがって、チャージシェア期間Ｔｓｈでは、ソースラインＳＬ１〜ＳＬＮが互いに短絡されることによるチャージシェア動作と固定電源３５からのソースセンター電位ＶＳｄｃの供給とにより、各ソースラインＳＬｉがソースセンター電位ＶＳｄｃとなる。よって、この第３の構成例によるソースドライバを使用すれば、各ソースラインＳＬｉの電位は表示階調によらず各チャージシェア期間Ｔｓｈにおいて常にソースセンター電位ＶＳｄｃとなり、黒電圧印加パルスＰｂによる画素容量の放電と相俟って充電不足が確実に抑制され充電特性がさらに改善される。その結果、第１の構成例によるソースドライバを使用する場合に比べ、２Ｈ反転駆動等における横筋ムラの発生をより確実に防止することができる。【００９７】
＜２．第２の実施形態＞
次に、本発明に係るアクティブマトリクス基板を使用した液晶表示装置の他の例を第２の実施形態として説明する。本実施形態に係る液晶表示装置は、表示制御回路によって生成されるチャージシェア制御信号Ｃｓｈが異なる点を除き、上記第１の実施形態と同様の構成を有しているので、同一または対応する部分には同一の参照符号を付して詳しい説明を省略する。なお以下では、ソースドライバ３００の出力部３０４は、図１２に示すように構成されており（第２の構成例）、チャージシェア制御信号ＣｓｈがＨレベルのときに即ちチャージシェア期間Ｔｓｈにおいて各ソースラインＳＬｉ（ｉ＝１，２，…，Ｎ）に共通電位Ｖｃｏｍが与えられるものとする。【００９８】
図１４は、本実施形態に係る液晶表示装置の動作を説明するための信号波形図である。この液晶表示装置も、第１の実施形態と同様、２Ｈドット反転駆動方式が採用されており、ソースドライバ３００のデータ信号生成部３０２は、映像信号として図１４（Ａ）に示すアナログ電圧信号ｄ（１）〜ｄ（Ｎ）を生成する。これらのアナログ電圧信号ｄ（１）〜ｄ（Ｎ）はソースドライバ３００の出力部３０４に与えられる（図７参照）。【００９９】
本実施形態における表示制御回路２００は、チャージシェア制御信号Ｃｓｈとして図１４（Ｂ）に示すような信号を生成する。このチャージシェア制御信号Ｃｓｈは、画像表示の水平ブランキング期間に相当する期間で１水平期間毎にＨレベルとなり、この点で、アナログ電圧信号ｄ（ｉ）もしくはデータ信号Ｓ（ｉ）の極性が反転する時にのみＨレベルとなる第１の実施形態におけるチャージシェア制御信号Ｃｓｈ（図９（Ｂ））と相違する。【０１００】
ソースドライバ３００における出力部３０４は、図１２に示すように構成されているので、このようなチャージシェア制御信号Ｃｓｈに基づき、上記アナログ電圧信号ｄ（１）〜ｄ（Ｎ）から図１４（Ｃ）に示すようなデータ信号Ｓ（１）〜Ｓ（Ｎ）を生成し、これらのデータ信号Ｓ（１）〜Ｓ（Ｎ）をソースラインＳＬ１〜ＳＬＮにそれぞれ印加する。このように本実施形態では、チャージシェア期間Ｔｓｈが１水平期間毎に設けられており、そのチャージシェア期間Ｔｓｈの間、各ソースラインＳＬｉが互いに短絡されると共に各ソースラインＳＬｉに共通電位Ｖｃｏｍが与えられる（ｉ＝１，２，…，Ｎ）。なお、チャージシェア期間Ｔｓｈ以外の期間では、上記のアナログ電圧信号ｄ（１）〜ｄ（Ｎ）がデータ信号Ｓ（１）〜Ｓ（Ｎ）としてソースラインＳＬ１〜ＳＬＮにそれぞれ印加される。【０１０１】
画素ゲートドライバ４１０は、第１の実施形態と同様、図１４（Ｄ）および図１４（Ｆ）に示すような画素走査信号Ｇ（１）〜Ｇ（Ｍ）を生成し、これらの画素走査信号Ｇ（１）〜Ｇ（Ｍ）を画素ゲートラインＧＬ（１）〜ＧＬ（Ｍ）にそれぞれ印加する。放電用ゲートドライバ４２０も、第１の実施形態と同様、図１４（Ｅ）および図１４（Ｇ）に示すような放電用走査信号Ｇｄ（１）〜Ｇｄ（Ｍ）を生成し、これらの放電用走査信号Ｇｄ（１）〜Ｇｄ（Ｍ）を放電用ゲートラインＧｄＬ（１）〜ＧｄＬ（Ｍ）にそれぞれ印加する。【０１０２】
上記のような液晶表示装置の動作により、第１の実施形態と同様、表示ライン毎に黒表示の期間が挿入されることで、駆動回路等の複雑化や動作周波数の増大を抑えつつ表示がインパルス化され、その結果、動画における尾引残像が抑制され、動画表示の性能が改善される。これに加え本実施形態では、チャージシェア制御信号Ｃｓｈに基づくソースドライバ３００の出力部３０４の動作により、画素容量Ｃｐの充電特性が更に改善される。この詳細につき以下に説明する。【０１０３】
図１５は、本実施形態に係る液晶表示装置におけるアクティブマトリクス基板の動作を示す詳細な信号波形図である。図１５に示すように本実施形態では、１水平期間毎にチャージシェア期間Ｔｓｈが設けられており、チャージシェア期間Ｔｓｈの終了時点で各ソースラインＳＬｉが共通電位Ｖｃｏｍとなる。また、第１の実施形態と同様、各画素容量Ｃｐは、画素データ書込パルスＰｗによって充電が開始される前に、黒電圧印加パルスＰｂによって放電されることで画素電極Ｅｐの電位Ｖｐも共通電位Ｖｃｏｍとなっている。このようにして、２Ｈ反転駆動における極性反転の単位である２ラインのうち１ライン目の画素容量Ｃｐおよび２ライン目の画素容量Ｃｐのいずれについても、それらの充電の開始時点ｔ１，ｔ２において、ソースラインＳＬｉの電位は共に共通電位Ｖｃｏｍとなり、画素電極Ｅｐの電位Ｖｐ（ｊ，ｉ），Ｖｐ（ｊ＋１，ｉ）も共に共通電位Ｖｃｏｍとなっている。したがって、画素容量Ｃｐの充電不足が更に抑制される。しかも、当該１ライン目と２ライン目とで画素容量Ｃｐの充電開始時の条件（ソースラインの電位および画素電極の電位）が同一となっているので、当該２ラインにおける１ライン目の画素容量と２ライン目の画素容量についての充電量の差が確実に解消される。また、既述のように、黒電圧印加パルスＰｂによる画素容量Ｃｐの放電によって表示ライン毎に黒表示期間Ｔｂｋが挿入されることにより、駆動回路等の複雑化や動作周波数の増大を抑えつつ表示がインパル化される。このようにして本実施形態によれば、ホールド型の表示装置であるアクティブマトリクス型液晶表示装置において、駆動回路等の複雑化や動作周波数の増大を抑えつつ表示をインパルス化することで動画の表示性能を改善し、かつ、画素容量の充電特性を更に向上させることにより表示品質を高めることができる。【０１０４】
上記第２の実施形態では、ソースドライバ３００の出力部３０４を図１２に示すような構成とすることにより、チャージシェア期間Ｔｓｈにおいて各ソースラインＳＬｉに共通電位Ｖｃｏｍが与えられるが、これに代えて、その出力部３０４を図１３に示すような構成とすることにより、チャージシェア期間Ｔｓｈにおいて各ソースラインＳＬｉにソースセンター電位ＶＳｄｃが与えられるようにしてもよい。この場合、アクティブマトリクス基板１１０におけるソースラインＳＬｉの電位Ｖｓおよび画素電極Ｅｐの電位Ｖｐ（ｊ，ｉ），Ｖｐ（ｊ＋１，ｉ）は、画素容量Ｃｐが充電されるときに、図１６に示すように変化する。【０１０５】
すなわち、２Ｈ反転駆動における極性反転の単位である２ラインのうち１ライン目の画素容量Ｃｐおよび２ライン目の画素容量Ｃｐのいずれについても、それらの充電の開始時点ｔ１，ｔ２において、ソースラインＳＬｉの電位は共に固定電位としてのソースセンター電位ＶＳｄｃとなり、画素電極Ｅｐの電位Ｖｐ（ｊ，ｉ），Ｖｐ（ｊ＋１，ｉ）は共に共通電位Ｖｃｏｍとなっている。したがって、充電開始時点ｔ１，ｔ２におけるソースラインＳＬｉの電位と画素電極Ｅｐの電位とは若干異なるものの概ね等しい電位であり、当該１ライン目と２ライン目との間では、画素容量Ｃｐの充電開始時の条件（ソースラインの電位および画素電極の電位）は一致している。よって、上記のようにソースドライバ３００の出力部３０４を図１２に示すような構成とした場合であっても、上記第２の実施形態と同様の効果が得られる。【０１０６】
また、上記第２の実施形態において、ソースドライバ３００の出力部３０４を、上記第１の実施形態と同様、図８に示す構成（第１の構成例）としてもよい。充電特性の向上（充電不足の抑制および充電条件の均一化）の点では、当該構成よりも図１２または図１３に示す構成の方が好ましいが、上記第２の実施形態において当該構成を採用しても、上記第１の実施形態に比べ、充電条件が均一化され、横筋ムラの発生防止の点で有利である。【０１０７】
＜３．他の実施形態および変形例＞
上記第１および第２の実施形態では、２Ｈドット反転駆動方式が採用されていたが、本発明に係るアクティブマトリクス基板は、１Ｈドット反転駆動方式の液晶表示装置にも使用可能であり、ドット反転駆動方式でないライン反転駆動方式の液晶表示装置にも使用可能である。例えば１Ｈドット反転駆動方式の液晶表示装置に本発明に係るアクティブマトリクス基板を適用した場合、そのアクティブマトリクス基板におけるソースラインＳＬｉの電位Ｖｓおよび画素電極Ｅｐの電位Ｖｐ（ｊ，ｉ），Ｖｐ（ｊ＋１，ｉ）は、画素容量Ｃｐが充電されるときに、図１７に示すように変化する。ただし、図１７に示した例では、チャージシェア期間Ｔｓｈにおいて、各ソースラインＳＬｉに固定電位としてのソースセンター電位ＶＳｄｃが与えられるものとする。【０１０８】
この場合、各ラインにおける画素容量Ｃｐの充電の開始時点において、ソースラインＳＬｉの電位は共に固定電位としてのソースセンター電位ＶＳｄｃとなり、画素電極Ｅｐの電位Ｖｐ（ｊ，ｉ），Ｖｐ（ｊ＋１，ｉ）は共に共通電位Ｖｃｏｍとなる。したがって、高解像度化等によって１水平期間（充電に確保可能な時間）が短くなっても、画素容量Ｃｐの充電不足が抑制され、異なるライン間での画素容量の充電量差に起因するライン状の横筋ムラも抑制される。よって、上記第１および第２の実施形態と同様、駆動回路等の複雑化や動作周波数の増大を抑えつつ表示をインパルス化することで動画の表示性能を改善し、かつ、画素容量の充電特性を向上（充電量の差の抑制および充電不足の解消）させることで表示品質を高めることができる。【０１０９】
また、上記第１および第２の実施形態では、アクティブマトリクス基板１１０における保持容量線ＣｓＬに共通電極・保持容量線駆動回路６００により共通電位Ｖｃｏｍが与えられるが（図５）、図１８に示すように、共通電極・保持容量線駆動回路６００に代えて共通電極駆動回路６１０と保持容量線駆動回路６２０とを別々に設け、保持容量線ＣｓＬに共通電位Ｖｃｏｍ以外の電位（ただし、共通電位Ｖｃｏｍに近い電位）を与えるようにしてもよい。図１８に示した例では、保持容量線ＣｓＬには保持容量線駆動回路６２０によりソースセンター電位ＶＳｄｃが与えられる。なお、この例では、ソースドライバ３００にもソースセンター電位ＶＳｄｃが与えられ、チャージシェア期間Ｔｓｈにおいて、各ソースラインＳＬｉの電位Ｖｐはソースセンター電位ＶＳｄｃとなる（図１６参照）。このような構成であっても、上記第２の実施形態と実質的に同様の効果が得られる。【０１１０】
＜４．テレビジョン受信機への適用＞
次に、本発明に係るアクティブマトリクス基板をテレビジョン受信機に使用した例について説明する。図１９は、テレビジョン受信機用の表示装置８００の構成を示すブロック図である。この表示装置８００は、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、液晶パネル８４と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８８とを備えている。【０１１１】
上記液晶パネル４４は、本発明に係るアクティブマトリクス基板を使用した表示部と、その表示部を駆動するためのソースドライバ、画素ゲートドライバ、放電用ゲートドライバおよび共通電極・保持容量線駆動回路を含んでおり、その具体的な構成については、本発明の各実施形態や各変形例につき説明した何れの構成であってもよい（図５〜図９、図１１〜図１８参照）。【０１１２】
上記構成の表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。【０１１３】
液晶パネル８４には、液晶コントローラ８３からデジタルＲＧＢ信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路８８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電圧が生成され、それらの階調電圧も液晶パネル８４に供給される。液晶パネル８４では、これらのＲＧＢ信号、タイミング信号および階調電圧に基づき内部のソースドライバや画素ゲートドライバ、放電用ゲートドライバ等により駆動用信号（データ信号、画素走査信号、放電用走査信号等）が生成され、それらの駆動用信号に基づき（アクティブマトリクス基板を使用した）内部の表示部にカラー画像が表示される。なお、この液晶パネル８４によって画像を表示するには、液晶パネル８４の後方から光を照射する必要があり、この表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネル８４の裏面に光が照射される。【０１１４】
上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この表示装置８００では、様々な映像信号に基づいた画像表示が可能である。【０１１５】
上記構成の表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図２０に示すように、当該表示装置８００にチューナ部９０が接続される。このチューナ部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が当該表示装置８００によって表示される。【０１１６】
図２１は、上記構成の表示装置をテレビジョン受信機とするときの機械的構成の一例を示す分解斜視図である。図２１に示した例では、テレビジョン受信機は、その構成要素として、上記表示装置８００の他に第１筐体８０１および第２筐体８０６を有しており、表示装置８００を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。【０１１７】
以上のようなテレビジョン受信機によれば、液晶パネル８４内のアクティブマトリクス基板や、ソースドライバ、画素ゲートドライバ、放電用ゲートドライバ等が上記第１もしくは第２の実施形態またはそれらの変形例と同様の構成となっているので、表示装置の駆動回路等の複雑化や動作周波数の増大を抑えつつ表示をインパルス化することで動画の表示性能を改善し、かつ、画素容量の充電特性の向上により表示品質を高めることができる。
【産業上の利用可能性】
【０１１８】
本発明は、アクティブマトリクス基板またはそれを備えた表示装置に適用されるものであって、特に、アクティブマトリクス型の液晶表示装置およびそれに使用されるアクティブマトリクス基板に適している。
【図１】
2008053612.tif 000003
【図２】
2008053612.tif 000004
【図３】
2008053612.tif 000005
【図４】
2008053612.tif 000006
【図５】
2008053612.tif 000007
【図６】
2008053612.tif 000008
【図７】
2008053612.tif 000009
【図８】
2008053612.tif 000010
【図９】
2008053612.tif 000011
【図１０】
2008053612.tif 000012
【図１１】
2008053612.tif 000013
【図１２】
2008053612.tif 000014
【図１３】
2008053612.tif 000015
【図１４】
2008053612.tif 000016
【図１５】
2008053612.tif 000017
【図１６】
2008053612.tif 000018
【図１７】
2008053612.tif 000019
【図１８】
2008053612.tif 000020
【図１９】
2008053612.tif 000021
【図２０】
2008053612.tif 000022
【図２１】
2008053612.tif 000023
【図２２】
2008053612.tif 000024
【図２３】
2008053612.tif 000025
【手続補正書】
【提出日】平成21年2月18日(2009.2.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
本液晶表示装置では、各データ信号Ｓ（ｉ）は、データ信号Ｓ（ｉ）の直流レベルであるソースセンター電位ＶＳｄｃを基準として極性が反転し、このソースセンター電位ＶＳｄｃは共通電位Ｖｃｏｍに近い値である。そして図９（Ｃ）に示すように、各データ信号Ｓ（ｉ）は、チャージシェア期間Ｔｓｈにおいて、チャージシェア動作によりソースセンター電位ＶＳｄｃに等しくなる。ただし、ここでは理想的なデータ信号波形を記載しており、各データ信号Ｓ（ｉ）の値すなわち各ソースラインＳＬｉの電圧Ｖｓは、実際には後述の図１１に示すように変化し、各チャージシェア期間Ｔｓｈの終了時点には、ソースセンター電位ＶＳｄｃに概ね等しい値すなわち共通電位Ｖｃｏｍに近い電位となっている。なお、データ信号の極性反転時に隣接ソースラインを短絡することで各ソースラインＳＬｉの電圧Ｖｓをデータ信号Ｓ（ｉ）の直流レベルＶＳｄｃに概ね等しくするための構成は、図８に示した構成に限定されるものではない。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
上記液晶パネル８４は、本発明に係るアクティブマトリクス基板を使用した表示部と、その表示部を駆動するためのソースドライバ、画素ゲートドライバ、放電用ゲートドライバおよび共通電極・保持容量線駆動回路を含んでおり、その具体的な構成については、本発明の各実施形態や各変形例につき説明した何れの構成であってもよい（図５〜図９、図１１〜図１８参照）。
【国際調査報告】
2008053612.tif 000026
2008053612.tif 000027
2008053612.tif 000028
2008053612.tif 000029