【事件の表示】
　特願２０１５−５３３８４４「半導体装置」拒絶査定不服審判事件〔平成２７年　３月　５日国際公開、ＷＯ２０１５／０２９１５９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成２５年８月２８日を国際出願日とする日本語特許出願であって、その手続の経緯は以下のとおりである。
　平成２７年　７月２９日　国内書面・審査請求
　平成２８年　６月１０日　拒絶理由通知
　平成２８年　８月　３日　意見書・手続補正書
　平成２９年　１月２３日　拒絶理由通知
　平成２９年　３月１４日　意見書・手続補正書
　平成２９年　３月３１日　拒絶査定
　平成２９年　６月　２日　審判請求・手続補正書
　平成２９年　８月３０日　上申書
第２　補正の却下の決定
［補正却下の決定の結論］
　審判請求と同時にされた手続補正（以下、「本件補正」という。）を却下する。
［理由］
１　補正の内容
　本件補正により、本件補正前の請求項１は、本件補正後の請求項１へ補正された。
（１）本件補正前
　本件補正前の請求項１の記載は、次のとおりである。
　「【請求項１】
　半導体基板に形成されたスイッチング素子と、
　前記半導体基板に形成された温度センスダイオードと、
　前記半導体基板上に配設された前記スイッチング素子の主電流電極パッドと、
　前記半導体基板上に配設され、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電膜と、
を備え、
　前記導電膜は、前記温度センスダイオードの一方電極パッドを介することなく、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続し、
　前記半導体基板上に配設された前記半導体スイッチング素子の制御電極配線をさらに備え、
　前記導電膜は、前記制御電極配線と同一の層に形成されていることを特徴とする、半導体装置。」
（２）本件補正後
　本件補正後の請求項１の記載は、次のとおりである。（当審注．補正箇所に下線を付した。）
　「【請求項１】
　半導体基板に形成されたスイッチング素子と、
　前記半導体基板に形成された温度センスダイオードと、
　前記半導体基板上に配設された前記スイッチング素子の主電流電極パッドと、
　前記半導体基板上に配設され、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電膜と、
を備え、
　前記導電膜は、前記温度センスダイオードの一方電極パッドを介することなく、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続し、
　前記半導体基板上に配設された前記半導体スイッチング素子の制御電極配線をさらに備え、
　前記導電膜は、前記制御電極配線と同一の層に形成さ
れ、
　
前記制御電極配線は、前記温度センスダイオードに接続されていない
（３）本件補正事項
　本件補正は、請求項１に記載された「制御電極配線」について、「温度センスダイオードに接続されていない」ものに限定する補正（以下、「本件補正事項」という。）を含むものである。
２　補正の適否
　本件補正事項は、請求項１に記載された発明を特定するために必要な事項である「制御電極配線」を限定するものであり、かつ、本件補正前の請求項１に記載される発明と本件補正後の請求項１に記載される発明の産業上の利用分野及び解決しようとする課題は同一であるから、特許法第１７条の２第５項第２号に掲げる事項を目的とするものに該当する。
　そこで、本件補正後の請求項１に記載された発明（以下、「本願補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるか否か（特許法第１７条の２第６項で準用する同法第１２６条第７項）につき、更に検討する。
（１）本願補正発明
　本願補正発明は、本件補正後の請求項１に記載された、次のとおりのものと認める。（再掲）
　「【請求項１】
　半導体基板に形成されたスイッチング素子と、
　前記半導体基板に形成された温度センスダイオードと、
　前記半導体基板上に配設された前記スイッチング素子の主電流電極パッドと、
　前記半導体基板上に配設され、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電膜と、
を備え、
　前記導電膜は、前記温度センスダイオードの一方電極パッドを介することなく、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続し、
　前記半導体基板上に配設された前記半導体スイッチング素子の制御電極配線をさらに備え、
　前記導電膜は、前記制御電極配線と同一の層に形成され、
　前記制御電極配線は、前記温度センスダイオードに接続されていないことを特徴とする、半導体装置。」
（２）引用文献１の記載
　ア　引用文献１
　原査定の拒絶の理由に引用された、特開平７−１５３９２０号公報（以下、「引用文献１」という。）には、図面とともに、次の記載がある。（当審注．下線は当審において付加した。以下同じ。）
（ア）「【特許請求の範囲】
【請求項１】　
ポリシリコンを主体としたゲート電極を有するＭＯＳ型電界効果トランジスタを含む半導体素子
その温度を検出できるポリシリコンダイオード
を
形成してなることを特徴とする半導体装置。
（イ）「【００１３】
【実施例】次に、本発明について図１〜図８を参照して説明する。なお、図１〜図５は、本発明の一実施例(実施例１)を説明するための図であり、
図６及び図７は、本発明の他の実施例(実施例２)を説明するための図である。
【００１４】（実施例１）図１は、本発明の一実施例(実施例１)の半導体装置の要部断面図であり、図２は、本発明の実施例１の半導体装置の平面図である。本実施例１における半導体装置の製造に当っては、図１に示すように、まず
シリコン基板(ｎ
＋
基板１)上に
ポリシリコン６を形成
【００１５】ｎ＋層４及びｐ＋層32には
ソース電極91
ゲート層にはゲート電極93が接触しており、
ｐ
＋
層12に接触する電極14とｎ
＋
層13に接触する電極15とを有する温度検出用ポリシリコンダイオード10
【００１６】図３(Ａ)、(Ｂ)は、上記ダイオード部拡散層を説明するための図であって、本実施例１のポリシリコンダイオード10の拡散層は、同図(Ａ)、(Ｂ)に示すような閉じた拡散層、並列拡散層を形成する。図４は、本実施例１のポリシリコンダイオード(ポリシリＤｉ)部のレイアウトを示す平面図であり、これは、試作時のパターンを参考としたものであり、縦：500μｍ、横：240μｍよりなる。
【００１７】図５は、本実施例１の等価回路図(５電極)であり、本実施例１では、この図に示すように、ソース電極91、ドレイン電極92、ゲート電極93、アノード電極及びカソード電極である電極14、同15の５電極が独立に有する構造のものである。
【００１８】次に、この実施例１の半導体装置の動作を説明すると、この温度検出用ポリシリコンダイオード10の低電流における順電圧降下は、温度依存性を有するので、半導体素子の温度を検出することができ、早い応答性でゲート電圧の制御回路へ送ることができる。
【００１９】
（実施例２）図６は、本発明の他の実施例(実施例２)の半導体装置の平面図であり、図７は、本発明の実施例２の等価回路図(４電極)である。この実施例２では、前記実施例１の５電極が独立に有する構造のものに代えて、図６及び図７に示すように、ソース電極91、ドレイン電極92、ゲート電極93の独立した３電極と、ソース電極91及びアノード電極14を接続した電極端子との４電極を有する構造としたものである。
【００２０】
本実施例２の半導体装置について、前記した図１を参照してさらに説明すると、本実施例２では、図１に示したｐ
＋
層12に接触する電極14とソース電極91とを接続させた構造よりなり
【００２１】
本実施例２では、上記したとおり、ｐ
＋
層12に接触する電極14とソース電極91とを接続させたので、実施例１における電極を１個少なくすることができる。
　イ　引用発明
　前記アより、引用文献１には、「実施例２」として、次の発明（以下、「引用発明」という。）が記載されていると認められる。
　「シリコン基板（ｎ＋基板１）上に形成され、ポリシリコンを主体としたゲート電極６を有するＭＯＳ型電界効果トランジスタと、
　前記シリコン基板（ｎ＋基板１）上に形成された温度検出用ポリシリコンダイオード１０と、
　前記シリコン基板（ｎ＋基板１）上に形成されたソース電極９１と、
　前記シリコン基板（ｎ＋基板１）上に形成され、前記温度検出用ポリシリコンダイオード１０のアノード電極１４と前記ソース電極９１とを電気的に接続する構造と、
　ゲート電極９３と
　を備えたことを特徴とする、半導体装置。」
（３）引用文献２
　ア　引用文献２
　原査定の拒絶の理由において引用された、特開２０１０−１０３５７１号公報（以下、「引用文献２」という。）には、図面とともに、次の記載がある。
（ア）「【００２３】
　
図１は本発明の第１の実施の形態の半導体装置の回路図である。
【００２４】
　
本実施の形態の半導体装置は、
温度検出回路
そしてパワーＭＯＳＦＥＴから構成される。
（イ）「【００４１】
　
図２は本発明の第１の実施の形態の半導体装置の平面構造図である。
【００４２】
　本実施の形態の第９の特徴は、温度検出用素子がソースパッドの近傍（３００μｍ以内）のところに配置してある点にある。ここで、温度検出用素子とは温度上昇により電圧変動または抵抗値変動または電流変動が顕著であるため温度検出に用いる素子のことである。本実施の形態では多結晶シリコンダイオードＤ３ａ〜Ｄ３ｇを使用している。従来、パワーＭＯＳＦＥＴの最大温度を示すのはアクティブ領域の中心と考えられていた。しかし、これはチップの温度上昇速度をチップ内の温度伝達速度より充分ゆっくりとさせた場合である。負荷短絡事故等のようにドレイン電流が急増することによる発熱の場合には、ソースパッド近傍で最も温度が上昇することが判明した。このため、
温度検出用ダイオード
【００４３】
　本実施の形態の第１０の特徴は、
ソースパッド
【００４４】
　本実施の形態の第１１の特徴は、温度検出用ダイオードを温度検出用ダイオード以外の保護回路部とソースパッドとの間（Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６、Ｐ７で囲まれる領域内）に配置している点にある。
通常のパワーＭＯＳＦＥＴプロセスはチップ表面の電極は１層だけであるため、この１層の金属電極層でパワーＭＯＳＦＥＴのソース電極と温度検出用ダイオード等の配線を形成する必要がある。
ゲートフィンガ（ゲート抵抗低減のための金属電極層）はパワーＭＯＳＦＥＴのアクティブ領域をおおうように配線し
【００４５】
　本実施の形態の第１２の特徴は、
ゲートパッド
【００４６】
　
図３は本発明の第１の実施の形態の半導体装置の温度検出素子部の平面構造図、図４は図３のｃ−ｃ’部の断面構造図である。
７ａはパワーＭＯＳＦＥＴのゲート、１２は高濃度ｎ型領域でパワーＭＯＳＦＥＴのソース
１３は高濃度ｐ領域でパワーＭＯＳＦＥＴのボディ１０を低抵抗でソースと接続するため形成している。
【００４７】
　本実施の形態の第１３の特徴は、温度検出用ダイオードのアノード（ｐ型多結晶シリコン層７ｄ）とカソード（ｎ型多結晶シリコン層７ｃ）がリング状形成している点にある。このため、ｐｎ接合の端におけるリーク電流の増加や温度特性のバラツキ増加要因をなくせるという効果がある。なお、図３では接合が四角形の場合を示したが、この４角を円弧または鈍角にすることにより、角における接合電流の増加をさらに低減できるという効果がある。
【００４８】
　本実施の形態の第１４の特徴は、温度検出用ダイオード直下の絶縁層６がパワーＭＯＳＦＥＴのゲート酸化膜と同レベルの１００ｎｍ程度以下の薄い酸化膜上に形成し、さらにｐ領域多結晶シリコンダイオード７ｄとｎ型多結晶シリコンダイオード７ｃのパターンを多結晶シリコン層７両側部から離れた内側部分のみに形成している点にある。本実施の形態では、ｐ領域多結晶シリコンダイオード７ｄを形成するためのボロンイオン打ち込み工程を１３のボロンイオン打ち込み工程と同時に行い、ｎ型多結晶シリコンダイオード７ｃを形成する工程を１２のヒ素（またはリン）イオン打ち込みと同時に行っている。このた
め、もしもｎ型多結晶シリコンダイオード７ｃのパターンを多結晶シリコン層７の外側までの延ばした場合には上記ヒ素（またはリン）イオン打ち込み工程によって多結晶シリコンダイオードの周辺のｐ型領域５にフローティングのｎ型領域が形成されため好ましくない。なお、温度検出用ダイオード直下に薄い絶縁層を用いる理由はパワーＭＯＳＦＥＴのドレイン領域２からの熱伝達速度を速くするためである。
【００４９】
　
図５は図２のａ−ａ’部の断面構造図、図６は図２のｂ−ｂ’部の断面構造図である。
（中略）
【００５２】
　図７（ａ）から図７（ｂ）は本発明の第１の実施の形態の半導体装置の製造工程図で、図５の構造が得られるまでの主要過程の断面構造図である。（中略）
【００５３】
　以下に半導体装置の製造方法の概略を述べる。
【００５４】
　（１）高濃度ｎ型基板１上にｎ型エピタキシャル層２を形成した後、絶縁層３を形成し、これをマスクにしてｐ型領域４と５を形成するためのボロンイオン打ち込みと拡散を行う｛図７（ａ）｝。
【００５５】
　（２）絶縁層３を除去した後、窒化膜を利用した選択酸化とゲート酸化工程により絶縁層６を形成し、次に、多結晶シリコン層７を形成する。その後、多結晶シリコンダイオードと高抵抗の多結晶シリコン抵抗を形成する領域に絶縁層８を形成する｛図７（ｂ）｝。
【００５６】
　（３）リン等のｎ型不純物を多結晶シリコン層７の絶縁層８で保護されない領域にドープし７ａ領域を形成する。次に、絶縁層８を除去しボロン打ち込みによりｐ型多結晶シリコン層７ｂを形成する。次に、多結晶シリコン層７ａと７ｂのパターンニングを行いパワーＭＯＳＦＥＴのチャネル領域形成を主目的としたｐ型領域１０形成のため多結晶シリコン層７ａと自己整合的に形成して拡散する。そして、保護回路用ＭＯＳＦＥＴの高耐圧化のため低濃度ｎ型領域１１をリン（またはヒ素）のイオン打ち込み工程により形成した後、絶縁層９を形成する。
【００５７】
　（４）その後は、ｎ型多結晶シリコンダイオード７ｃを形成する工程をｎ型領域１２のヒ素（またはリン）イオン打ち込みと同時に行い、ｐ領域多結晶シリコンダイオード７ｄを形成するためのボロンイオン打ち込みはｐ領域領域１３のボロンイオン打ち込み工程と同時に行う。その後、絶縁層１４（絶縁層９を含む、他の図においても同様）を形成し、コンタクト形成、
金属電極層１５の形成
を行い、図５に至る。
（ウ）引用文献２の【図５】には、「ゲートフィンガ」を「金属電極層１５」と同じ層に形成することが示されている。
　イ　引用文献２記載事項
　前記アより、引用文献２には次の事項（以下、「引用文献２記載事項」という。）が記載されていると認められる。
　「パワーＭＯＳＦＥＴ、温度検出用ダイオード、ゲートパッド、ソースパッド及びドレインパッドを備えた半導体装置において、
　パワーＭＯＳＦＥＴのソース電極と温度検出用ダイオードの配線、及び、ゲートフィンガ（ゲート抵抗低減のための金属電極層）を、半導体基板上の１層の金属電極層で形成すること。」
（４）本願補正発明と引用発明との対比
　ア　引用発明における「シリコン基板（ｎ＋基板１）」及び「ＭＯＳ型電界効果トランジスタ」は、それぞれ、本願補正発明における「半導体基板」及び「スイッチング素子」に相当するといえる。
　そうすると、本願補正発明と引用発明は、「半導体基板に形成されたスイッチング素子」を備える点において共通するといえる。
　イ　引用発明における「温度検出用ポリシリコンダイオード１０」は、本願補正発明における「温度センスダイオード」に相当するといえる。
　そうすると、本願補正発明と引用発明は、「前記半導体基板に形成された温度センスダイオード」を備える点において共通するといえる。
　ウ　引用文献１の【図１】、【図２】、【図６】及び【図７】の記載より、引用発明における「ソース電極９１」は、電極パッドであるといえる。
　また、引用文献１の【図１】及び【図７】の記載より、引用発明における「ソース電極９１」は、「ＭＯＳ型電界効果トランジスタ」の「主電流電極」であるといえる。
　そうすると、引用発明における「ソース電極９１」は、本願補正発明における「主電流電極パッド」に相当するといえ、本願補正発明と引用発明は、「前記半導体基板上に配設された前記スイッチング素子の主電流電極パッド」を備える点において共通するといえる。
　エ　引用発明における「温度検出用ポリシリコンダイオードのアノード電極１４」は、本願補正発明における「温度センスダイオードの一方電極」に相当するといえる。
　また、引用発明における「前記温度検出用ポリシリコンダイオードのアノード電極１４と前記ソース電極９１とを電気的に接続する構造」と、本願補正発明における「導電膜」は、「導電物」である点において共通し、後述する相違点１において相違するといえる。
　そうすると、本願補正発明と引用発明は、「前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電物」を備える点において共通し、後述する相違点１において相違するといえる。
　オ　上記（２）ア（イ）の引用文献１の記載（段落【００２１】）、並びに引用文献１の【図１】、【図２】、【図６】及び【図７】の記載より、引用発明（引用文献１の【図６】）においては、「温度検出用ポリシリコンダイオードのアノード電極１４」の位置には電極パッドが形成されないものと認められるから、引用発明における「前記温度検出用ポリシリコンダイオードのアノード電極１４と前記ソース電極９１とを電気的に接続する構造」は、「温度検出用ポリシリコンダイオードのアノード電極１４のパッドを介することなく、温度検出用ポリシリコンダイオードの一方電極と、ソース電極９１とを電気的に接続する」ものであるといえる。
　そうすると、本願補正発明と引用発明は、「前記導電物は、前記温度センスダイオードの一方電極パッドを介することなく、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続し」との点において共通するといえる。（なお、引用文献１の【図６】には「９１　ソース電極（１４　電極）」との記載があるが、【図７】には「１４　電極」がないこと、及び、引用文献１の段落【００１９】の記載から見て、当該「９１　ソース電極（１４　電極）」との記載は「ソース電極91及びアノード電極14を接続した電極端子」を意味するものであって、独立して外部と接続しうる「１４　電極」が設けられていることを意味しないと解される。）
　カ　以上より、本願補正発明と引用発明とは、下記（ア）の点において一致し、下記（イ）の点において相違する。
（ア）一致点
　「半導体基板に形成されたスイッチング素子と、
　前記半導体基板に形成された温度センスダイオードと、
　前記半導体基板上に配設された前記スイッチング素子の主電流電極パッドと、
　前記半導体基板上に配設され、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電物と、
を備え、
　前記導電物は、前記温度センスダイオードの一方電極パッドを介することなく、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続することを特徴とする、半導体装置。」
（イ）相違点
　・相違点１
　本願補正発明では、「導電物」が「導電
膜
膜
　・相違点２
　本願補正発明は、「前記半導体基板上に配設された前記半導体スイッチング素子の制御電極配線をさらに備え」るのに対し、引用発明は当該構成を特定しない点。
　・相違点３
　本願補正発明では、「前記導電膜は、前記制御電極配線と同一の層に形成され」るのに対し、引用発明は当該構成を特定しない点。
　・相違点４
　本願補正発明では、「前記制御電極配線は、前記温度センスダイオードに接続されていない」のに対し、引用発明は当該構成を特定しない点。
（５）相違点についての検討
　ア　はじめに、本願補正発明における「制御電極配線」との用語の意義について、検討する。
　本願明細書の段落【００４０】には「図４に示すように、本実施の形態２による半導体装置１は、カソード電極パッド３とエミッタ電極パッド６とが同一の層で接続して形成されており、カソード電極パッド３とエミッタ電極パッド６と交差する部分におけるゲート配線部１７では、
ゲートメタル配線１６（制御電極配線）
　すると、本願補正発明の「制御電極配線」との用語は、「ゲートメタル配線」を意味する、又は、少なくとも「ゲートメタル配線」を包含するものと認められる。
　イ　上記アを踏まえ、相違点１ないし４について、まとめて検討する。
　ウ　引用文献２記載事項における「ゲートフィンガ（ゲート抵抗低減のための金属電極層）」が「ゲートメタル配線」であることは、引用文献２の【図２】を参酌すれば明らかである。また、引用発明における「前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電物」（前記温度検出用ポリシリコンダイオードのアノード電極１４と前記ソース電極９１とを電気的に接続する構造）と、引用文献２記載事項における「パワーＭＯＳＦＥＴのソース電極と温度検出用ダイオードの配線」は、ＭＯＳＦＥＴのソース電極と温度検出用ダイオードの電極とを接続する構造である点において共通する。
　そして、引用発明の実施に際し、「ゲート電極６」と「ゲート電極９３」との間を配線する必要があることは、引用文献１の【図６】及び【図７】の記載より明らかであり、また、引用文献２記載事項における「ゲートフィンガ（ゲート抵抗低減のための金属電極層）」は、ゲート抵抗の低減を目的として設けられたものであるところ、ゲート抵抗の低減は当該技術分野における一般的な技術課題であり、引用発明においてもゲート抵抗を低減することが好ましいことは明らかであるから、引用発明に対して引用文献２記載事項を適用する動機付けが存在する。
　そうすると、引用発明の実施に際し、ゲート抵抗を低減するために、引用文献２記載事項を適用し、「引用発明において、『ゲート電極６』と『ゲート電極９３』とを接続する『ゲートメタル配線』と、『前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電物』（前記温度検出用ポリシリコンダイオードのアノード電極１４と前記ソース電極９１とを電気的に接続する構造）を、半導体基板上の１層の金属電極層で形成した構造」（以下、「構造Ａ」という。）とすることは、当業者であれば容易に想到し得たことである。
　エ　次に、構造Ａが相違点１ないし４に係る構成を備えたものであるかについて、検討する。
　オ　構造Ａにおいては、「前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電物」（前記温度検出用ポリシリコンダイオードのアノード電極１４と前記ソース電極９１とを電気的に接続する構造）が「１層の金属電極層」に形成され、上記「導電物」は金属層であるから、「導電膜」といえるものである。したがって、構造Ａは、相違点１に係る構成を備えたものである。
　カ　構造Ａは、「ゲート電極６」と「ゲート電極９３」とを接続する配線である「ゲートメタル配線」を半導体基板上に備えたものであり、上記アより、該「ゲートメタル配線」は「制御電極配線」といえるものである。したがって、構造Ａは、相違点２に係る構成を備えたものである。
　キ　構造Ａにおいては、「ゲートメタル配線」と「前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電物」（前記温度検出用ポリシリコンダイオードのアノード電極１４と前記ソース電極９１とを電気的に接続する構造）を１層の金属電極層で形成しているから、構造Ａは、相違点３に係る構成を備えたものである。
　ク　引用文献１の【図７】の記載より、構造Ａにおける「ゲートメタル配線」が、「温度センスダイオード」（温度検出用ポリシリコンダイオード）に接続されないこととなることは、当業者にとって明らかである。したがって、構造Ａは、相違点４に係る構成を備えたものである。
　ケ　以上より、引用発明に対して引用文献２記載事項を適用し、相違点１ないし４に係る構成を得ることは、当業者が容易になし得たことである。
（６）本願補正発明の効果について
　本願補正発明の効果は、引用発明の構成並びに引用文献２記載事項から当業者が予測できるものであり、格別のものではない。
（７）請求人の主張について
　ア　請求人は、平成２９年８月３０日提出の上申書において、「また、確かに引用例１では、パワーＭＯＳＦＥＴのゲート７ａに直接接続された『ゲートフィンガ』が、『金属電極層１５』と同一の層に形成された構成が示されています。しかしながら、引用例１の『ゲートフィンガ』は、ゲート抵抗低減のために配置されたものであり（引用例１：段落［００４４］）、本願請求項１の『制御電極配線』には相当し得ません。」との主張をしている。（当審注．上記「引用例１」は、引用文献２を指す。）
　しかしながら、上記（５）アにおいて検討したとおり、本願補正発明の「制御電極配線」との用語は、ゲートメタル配線を意味し、又は少なくともゲートメタル配線を包含するものと認められ、上記（５）ウにおいて検討したとおり、引用文献２記載事項における「ゲートフィンガ（ゲート抵抗低減のための金属電極層）」もゲートメタル配線であるから、請求人の上記主張を採用することはできない。
　イ　請求人は、上記上申書において、「引用例２では、本願請求項１に係る発明のように『前記導電膜は、前記制御電極配線と同一の層に形成されている』ことについて開示も示唆もなされていません。」との主張をしている。（当審注．上記「引用例２」は、引用文献１を指す。）
　しかしながら、上記（５）において検討したとおり、引用発明に対して引用文献２記載事項を適用することによって、「前記導電膜は、前記制御電極配線と同一の層に形成されている」との構成（相違点３に係る構成）とすることは、当業者が容易になし得たことであるから、請求人の上記主張を採用することはできない。
（８）まとめ
　本願補正発明は、引用発明及び引用文献２記載事項に基づいて、当業者が容易に発明をすることができたものであるから、特許出願の際独立して特許を受けることができないものである。
３　むすび
　したがって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
第３　本願発明の特許性の有無について
１　本願発明について
　本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２９年３月１４日付けの手続補正書による補正後の特許請求の範囲の請求項１に記載された、次のとおりのものと認める。
　「【請求項１】
　半導体基板に形成されたスイッチング素子と、
　前記半導体基板に形成された温度センスダイオードと、
　前記半導体基板上に配設された前記スイッチング素子の主電流電極パッドと、
　前記半導体基板上に配設され、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電膜と、
を備え、
　前記導電膜は、前記温度センスダイオードの一方電極パッドを介することなく、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続し、
　前記半導体基板上に配設された前記半導体スイッチング素子の制御電極配線をさらに備え、
　前記導電膜は、前記制御電極配線と同一の層に形成されていることを特徴とする、半導体装置。」
２　引用発明及び引用文献２記載事項
　引用発明及び引用文献２記載事項は、それぞれ、前記第２の２（２）及び（３）のとおりである。
３　判断
　本願発明は、前記第２の１（３）のとおり、本願補正発明の「制御電極配線」について、「温度センスダイオードに接続されていない」との限定を取り除いたものである。
　そうすると、本願発明をさらに限定した本願補正発明が、前記第２の２のとおり、引用発明及び引用文献２記載事項に基づいて当業者が容易に発明をすることができたものであるから、本願発明も同様に、引用発明及び引用文献２記載事項に基づいて当業者が容易に発明をすることができたものである。
４　まとめ
　以上のとおり、本願発明は、引用発明及び引用文献２記載事項に基づいて当業者が容易に発明することができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
第４　結言
　したがって、本願の請求項１に係る発明は、特許法第２９条第２項の規定により、特許を受けることができないから、その他の請求項について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。