(57)【特許請求の範囲】
【請求項１】
窒化物半導体発光素子を作製する方法であって、
成膜装置においてＭＢＥ法を用いて、半導体積層を含むエピタキシャル基板の半極性主面の上に金属層を形成する工程と、
前記金属層を形成した後に、別の成膜装置に前記エピタキシャル基板を配置する工程と、
前記半導体積層及び前記金属層の上に前記別の成膜装置においてチタン膜及び絶縁膜を順に形成して基板生産物を作製する工程と、
前記チタン膜及び前記絶縁膜を形成した後に、前記別の成膜装置から前記基板生産物を取り出す工程と、
リッジ形状を規定するマスクを用いて前記チタン膜及び前記絶縁膜をエッチングして、Ｔｉマスク及び絶縁体マスクを前記金属層及び前記半導体積層の上に形成する工程と、
前記Ｔｉマスク及び前記絶縁体マスクを含む複合マスクを用いて前記金属層及び前記半導体積層のエッチングを行って、半導体リッジを含む窒化物半導体領域と電極層を形成する工程と、
前記複合マスクを除去した後に、前記窒化物半導体領域の表面及び前記電極層の上に保護層のための絶縁層を成長する工程と、
を備え、
前記半極性主面はIII族窒化物半導体からなり、
前記半導体積層は、III族窒化物からなる活性層を含み、
前記金属層は前記半導体積層と接合を成す、窒化物半導体発光素子を作製する方法。
【請求項２】
前記成膜装置において、III族窒化物からなる半導体積層の半極性主面の全体をIII族元素の雰囲気にさらす工程を更に備え、
前記III族窒化物は、前記III族元素を構成元素として含む、請求項１に記載された、窒化物半導体発光素子を作製する方法。
【請求項３】
前記半極性主面は窒化ガリウム系半導体からなり、
前記雰囲気はガリウムを含み、
前記半極性主面を前記雰囲気にさらす前記工程では、摂氏３００度以上の基板温度でガリウムフラックスの照射が前記半極性主面に行われる、請求項２に記載された、窒化物半導体発光素子を作製する方法。
【請求項４】
前記半導体積層の主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜する、請求項１〜請求項３のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
【請求項５】
前記絶縁層の上に、レジスト膜を形成する工程と、
前記半導体リッジの上面に設けられた開口を有するレジストマスクを前記レジスト膜から形成する工程と、
前記レジストマスクを用いて前記絶縁層のエッチングを行って、前記絶縁層から保護層を形成する工程と、
を備え、
前記窒化物半導体領域は、前記半導体リッジを含む第１領域と第２領域及び第３領域とを含み、
前記第１領域、前記第２領域及び前記第３領域は前記半導体リッジの延在方向に延びており、
前記第１領域は前記第２領域と前記第３領域との間に設けられ、
前記レジスト膜は、前記窒化物半導体領域の前記第１領域の上に設けられた第１部分と、前記窒化物半導体領域の前記第２及び第３領域の上に設けられた第２及び第３部分とを含み、
前記レジスト膜の前記第１部分の厚さは前記レジスト膜の前記第２及び第３部分の厚さより薄く、
前記レジストマスクを前記レジスト膜から形成する前記工程では、前記レジスト膜の表面から該レジスト膜のレジストを除去していき、
前記保護層は、前記半導体リッジの前記上面の上の電極層を露出させる開口を有する、請求項１〜請求項４のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
【請求項６】
前記レジストマスクを形成する前記工程は、
前記絶縁層の上に第１レジスト膜を形成する工程と、
フォトリソグラフィ法を用いて、前記半導体リッジの上面及び側面の上の前記絶縁層を露出させる開口を有する第１のマスク層を前記第１レジスト膜から形成する工程と、
前記窒化物半導体領域、前記電極層、前記絶縁層、及び前記第１のマスク層の上に第２レジスト膜を形成する工程と、
前記半導体リッジの前記上面が露出するように前記第２レジスト膜に開口を形成して第２のマスク層を形成する工程と、
を備え、
前記レジスト膜は、前記第１のマスク層及び前記第２のマスク層を含む、請求項５に記載された、窒化物半導体発光素子を作製する方法。
【請求項７】
前記レジストマスクを前記レジスト膜から形成する前記工程では、前記レジスト膜を現象液にさらして、前記半導体リッジの前記上面の上のレジストを除去して、前記レジストマスクを形成する、請求項５又は請求項６に記載された、窒化物半導体発光素子を作製する方法。
【請求項８】
前記半導体リッジ及び前記電極層はリッジ構造を形成し、
前記半導体リッジの上面と前記電極層とは電極接合を成し、
前記電極接合のエッジは前記リッジ構造の側面に位置する、請求項５〜請求項７のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
【請求項９】
前記レジストマスクを除去した後に、前記電極層及び前記絶縁層の上に導電膜を堆積する工程と、
前記導電膜を加工して、電極を形成する工程と、
を更に備え、
前記電極は、前記保護層の前記開口を介して前記電極層に接触を成し、
前記導電膜の堆積は摂氏３００度以下の基板温度で行われる、請求項５〜請求項８のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
【請求項１０】
前記導電膜の堆積は電子ビーム蒸着法で行われる、請求項９に記載された、窒化物半導体発光素子を作製する方法。
【請求項１１】
前記窒化物半導体領域は、第１溝及び第２溝並びに第１テラス及び第２テラスを含み、
前記第１溝及び第２溝は前記半導体リッジを規定し、
前記半導体リッジと前記第１テラスは、前記第１溝を規定し、
前記半導体リッジと前記第２テラスは、前記第２溝を規定する、請求項１〜請求項１０のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
【請求項１２】
前記金属層を形成する前記工程は、
前記成膜装置においてＭＢＥ法を用いた金属堆積により、金属領域を成膜する工程と、
前記金属領域をエッチングして、前記半導体積層の前記半極性主面を部分的に露出させると共に前記エピタキシャル基板の前記半極性主面の上に前記金属層を形成する工程と、
を含む、請求項１〜請求項１１のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
【請求項１３】
前記金属層は金層を含む、請求項１〜請求項１２のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
【請求項１４】
前記マスクを形成する前記工程は、
前記半導体積層及び前記金属層の上に、マスク膜を形成する工程と、
前記マスク膜のエッチングにより前記マスクを形成する工程と、
を含み、
前記エッチングは摂氏３００度以下の基板温度で行われる、請求項１〜請求項１３のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
【請求項１５】
前記マスク膜は、シリコン酸化物膜及びシリコン窒化物膜の少なくともいずれかを含む、請求項１４に記載された、窒化物半導体発光素子を作製する方法。
【請求項１６】
基板の主面の上に半導体積層を成長して、前記エピタキシャル基板を形成する工程を更に備え、
前記基板の前記主面はIII族窒化物半導体からなり、
前記半導体領域は、第１導電型のIII族窒化物半導体層、前記活性層、及び第２導電型のIII族窒化物半導体層を含み、
前記エピタキシャル基板は前記基板を含み、
前記基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜し、
前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜する、請求項１〜請求項１５のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
【請求項１７】
前記エピタキシャル基板は、前記活性層の上に設けられたｐ型窒化ガリウム系半導体層を含み、
前記ｐ型窒化ガリウム系半導体層はドーパントとしてマグネシウムを含み、
前記ｐ型窒化ガリウム系半導体層の主面は前記エピタキシャル基板の前記半極性主面を構成する、請求項１〜請求項１６のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
【請求項１８】
前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から６３度以上８０度以下の範囲の角度で傾斜する、請求項１〜請求項１７のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
【請求項１９】
前記活性層は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含み、
前記活性層は、５００ｎｍ以上５４０ｎｍ以下の波長範囲にピーク発光波長を有する、請求項１〜請求項１８のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体発光素子を作製する方法に関する。
【背景技術】
【０００２】
特許文献１には、ＧａＡｓ基板、ＧａＮ基板を用いて化合物半導体レーザを作製することが記載されている。ｃ面ＧａＮ基板上には、窒化ガリウム系化合物半導体レーザが作製される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−９８３４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、リフトオフ及びリッジ形成のために複雑なマスク構造を形成する。例えば、マスク構造では、リフトオフのために、マスク構造内のＡｌ層にサイドエッチを生じさせる。また、保護層の形成にリフトオフを用いるので、保護層の開口形成がリッジ形成と独立して制御しにくい。例えば、サイドエッチされたＡｌ層の側面は、細らせたＡｌ層の下地層の幅よりも狭く、このマスク構造の形状は、堆積される保護膜の形状に影響する。
【０００５】
上記のリフトオフ法では、半導体リッジの形成とこの半導体リッジを保護する保護層の形成とを可能にするために、複雑なマスク構造を用いる。この複雑さを避けるプロセスが求められる。
【０００６】
一方で、発明者らが検討している方法は、リフトオフ法を用いる特許文献１と異なっており、発明者らの方法では、金属膜を形成した後、金属膜及び半導体積層のエッチングを行って、半導体リッジ及び電極層を形成する。発明者らの知見によれば、このエッチングの際だけでなく、エッチングのためのマスクを形成する際にも、既に形成された金属−半極性半導体の界面が熱的に劣化する可能性がある。これ故に、エッチングマスクのための絶縁膜を堆積する際の成膜温度が制約を受ける。熱的劣化を避ける成膜条件では、絶縁膜と半導体との密着性に関する品質低下が生じる可能性があり、一方、通常の成膜条件を用いた作製では、絶縁膜と半導体との密着性は問題とならない。
【０００７】
本発明は、このような事情を鑑みて為されたものであり、半極性面上への良好な電極形成と良好なリッジ形成との両方を可能にする、窒化物半導体発光素子を作製する方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、窒化物半導体発光素子を作製する方法に関する。この方法は、（ａ）成膜装置においてＭＢＥ法を用いて、半導体積層を含むエピタキシャル基板の半極性主面の上に金属層を形成する工程と、（ｂ）前記金属層を形成した後に、別の成膜装置に前記エピタキシャル基板を配置する工程と、（ｃ）前記半導体積層及び前記金属層の上に前記別の成膜装置においてチタン膜及び絶縁膜を順に形成して基板生産物を作製する工程と、（ｄ）前記チタン膜及び前記絶縁膜を形成した後に、前記別の成膜装置から前記基板生産物を取り出す工程と、（ｅ）リッジ形状を規定するマスクを用いて前記チタン膜及び前記絶縁膜をエッチングして、Ｔｉマスク及び絶縁体マスクを前記金属層及び前記半導体積層の上に形成する工程と、（ｅ）前記Ｔｉマスク及び前記絶縁体マスクを含む複合マスクを用いて前記金属層及び前記半導体積層のエッチングを行って、半導体リッジを含む窒化物半導体領域と電極層を形成する工程と、（ｆ）前記複合マスクを除去した後に、前記窒化物半導体領域の表面及び前記電極層の上に保護層のための絶縁層を成長する工程とを備える。前記半極性主面はIII族窒化物半導体からなり、前記半導体積層は、III族窒化物からなる活性層を含み、前記電極層は前記半導体積層と接合を成す。
【０００９】
この窒化物半導体発光素子を作製する方法（以下「作製方法」として参照する）によれば、電極層を形成した後に、電極層及び半導体積層のエッチングを行って、半導体リッジ及び電極層を形成する。このエッチングの際だけでなく、エッチングのためのマスクを形成する際に、既に形成された金属−半極性半導体界面が熱的に劣化する可能性がある。このために、エッチングマスクのための絶縁膜を堆積する際の成膜温度も制約を受ける。発明者らの知見によれば、熱的劣化を避ける成膜条件では、絶縁膜と半導体との密着性に関する品質低下が生じる可能性がある。発明者らの試行錯誤によれば、密着性に関する品質低下を避けるために、熱的劣化を避ける成膜温度の下で成膜されたチタン膜が有用である。この知見に基づき、電極層及び半導体積層のエッチングに際して、チタン層を含む複合マスクが用いられる。複合マスクでは、絶縁体マスクと半導体積層との間に設けられたＴｉマスクを含むので、密着性に係る品質の低下を低減できる。
【００１０】
また、この作製方法によれば、半導体積層の半極性主面上に金属層を形成した後に、半導体リッジを形成するためのプロセスを適用するので、上記の半極性主面が該プロセスの雰囲気に直接にさらされることがない。また、リフトオフを用いることなく、電極層と半極性主面との界面を保護しながら、複合マスクを除去した後に保護層のための絶縁膜の成長を行うことができる。
【００１１】
本発明に係る作製方法は、前記成膜装置において、III族窒化物からなる半導体積層の半極性主面の全体をIII族元素の雰囲気にさらす工程を更に備えることができる。前記III族窒化物は、前記III族元素を構成元素として含む。
【００１２】
この作製方法によれば、成膜装置において金属層の形成に先立って半極性主面をIII族元素の雰囲気にさらすので、金属層が接触を成す表面が清浄化される。該成膜装置において、清浄化された半極性主面上に金属層の成膜を行うので、金属層と半極性主面との界面へのコンタミネーションが避けられる。
【００１３】
本発明に係る作製方法では、前記半極性主面は窒化ガリウム系半導体からなり、前記雰囲気はガリウムを含み、前記半極性主面を前記雰囲気にさらす前記工程では、摂氏３００度以上の基板温度でガリウムフラックスの照射が前記半極性主面に行われることが好ましい。この作製方法によれば、ガリウムフラックスの照射により表面酸化物の還元が生じて、窒化ガリウム系半導体からなる半極性主面の酸化物を低減できる。
【００１４】
本発明に係る作製方法では、前記半導体積層の主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜することができる。この作製方法によれば、半極性主面は上記範囲内の角度で傾斜していることができる。
【００１５】
本発明に係る作製方法は、前記絶縁層の上に、レジスト膜を形成する工程と、前記半導体リッジの上面に設けられた開口を有するレジストマスクを前記レジスト膜から形成する工程と、前記レジストマスクを用いて前記絶縁層のエッチングを行って、前記絶縁層から保護層を形成する工程とを備えることができる。前記窒化物半導体領域は、前記半導体リッジを含む第１領域と第２領域及び第３領域とを含み、前記第１領域、前記第２領域及び前記第３領域は前記半導体リッジの延在方向に延びており、前記第１領域は前記第２領域と前記第３領域との間に設けられ、前記レジスト膜は、前記窒化物半導体領域の前記第１領域の上に設けられた第１部分と、前記窒化物半導体領域の前記第２及び第３領域の上に設けられた第２及び第３部分とを含み、前記レジスト膜の前記第１部分の厚さは前記レジスト膜の前記第２及び第３部分の厚さより薄く、前記レジストマスクを前記レジスト膜から形成する前記工程では、前記レジスト膜の表面から該レジスト膜のレジストを除去していき、前記保護層は、前記半導体リッジの前記上面の上の電極層を露出させる開口を有することが好ましい。
【００１６】
この作製方法によれば、マスクの第１部分の厚さがマスクの第２部分の厚さより薄いので、半導体リッジの上面に開口を有するマスクをレジスト膜から形成できる。絶縁膜の選択的なエッチングにより、半導体リッジの上面上の電極層を露出させて、保護層を形成できる。
【００１７】
本発明に係る作製方法では、前記レジストマスクを形成する前記工程は、前記絶縁膜の上に第１レジスト膜を形成する工程と、フォトリソグラフィ法を用いて、前記半導体リッジの上面及び側面の上の前記絶縁膜を露出させる開口を有する第１のマスク層を前記第１レジスト膜から形成する工程と、前記窒化物半導体領域、前記電極層、前記絶縁膜、及び前記第１のマスク層の上に第２レジスト膜を形成する工程と、前記半導体リッジの前記上面が露出するように前記第２レジスト膜に開口を形成して第２のマスク層を形成する工程とを備えることができる。前記レジスト膜は、前記第１のマスク層及び前記第２のマスク層を含むことができる。
【００１８】
この作製方法によれば、半導体リッジの上面上の第１のマスクの開口に、第２レジスト膜を形成するので、窒化物半導体領域の第１領域の上に設けられたレジスト厚が、窒化物半導体領域の第２領域の上に設けられたレジスト厚と異なるようにできる。
【００１９】
本発明に係る作製方法では、前記レジストマスクを前記レジスト膜から形成する前記工程では、前記レジスト膜をレジストの現象液にさらして、前記半導体リッジの前記上面の上のレジストを除去して、前記レジストマスクを形成することが好ましい。
【００２０】
この作製方法によれば、レジスト膜は、レジストの現象液中において、その表面から徐々に溶けていくので、半導体リッジの上面及びその付近がレジストから露出されるような加工をレジスト膜に施すことが可能になる。
【００２１】
本発明に係る作製方法では、前記半導体リッジ及び前記電極層はリッジ構造を形成し、前記半導体リッジの上面と前記電極層とは電極接合を成し、前記電極接合のエッジは前記リッジ構造の側面に位置することができる。この作製方法によれば、電極に係る接合のエッジが保護層により覆われる。
【００２２】
本発明に係る作製方法は、前記レジストマスクを除去した後に、前記電極層及び前記絶縁膜の上に導電膜を堆積する工程と、前記導電膜を加工して、電極を形成する工程とを更に備えることができる。前記電極は、前記保護層の前記開口を介して前記電極層に接触を成し、前記金属層の堆積は摂氏３００度以下の基板温度で行われる。
【００２３】
この作製方法によれば、金属層堆積の際の基板温度による熱劣化が電極に生じることを避けることができる。
【００２４】
本発明に係る作製方法では、前記導電膜の堆積は電子ビーム蒸着法で行われることができる。この作製方法によれば、導電膜の堆積中に、電極層とIII族窒化物との界面に熱劣化が生じることを避けることができる。
【００２５】
本発明に係る作製方法では、前記窒化物半導体領域は、第１溝及び第２溝並びに第１テラス及び第２テラスを含み、前記第１溝及び第２溝は前記半導体リッジを規定し、前記半導体リッジと前記第１テラスは、前記第１溝を規定し、前記半導体リッジと前記第２テラスは、前記第２溝を規定する。この作製方法では、第１溝及び第２溝を用いて半導体リッジを作製できると共に、第１テラス及び第２テラス並びに半導体リッジにより、半導体リッジのみがエピ面から突出することを避けることができる。
【００２６】
本発明に係る作製方法では、前記金属層を形成する前記工程は、前記成膜装置においてＭＢＥ法を用いた金属堆積により、金属領域を成膜する工程と、前記金属領域をエッチングして、前記半導体積層の前記半極性主面を部分的に露出させると共に前記エピタキシャル基板の前記半極性主面の上に前記金属層を形成する工程とを含むことができる。
【００２７】
この作製方法によれば、半導体リッジが形成されるべき部分を含む半導体積層の一部分の半極性主面に金属層を提供できる。
【００２８】
本発明に係る作製方法では、前記金属層は金層を含むことができる。この作製方法によれば、金層はIII族窒化物半導体からなる半極性主面と良好な電気的接触を提供できる。
【００２９】
本発明に係る作製方法では、前記マスクを形成する前記工程は、前記半導体積層及び前記金属層の上に、マスク膜を形成する工程と、前記マスク膜のエッチングにより前記マスクを形成する工程とを含むことができる。前記エッチングは摂氏３００度以下の基板温度で行われることが好ましい。
【００３０】
この作製方法によれば、エッチング時における基板温度が摂氏３００度以下であるので、エッチング中における基板温度により金属−半導体接合の熱劣化が発生することを低減できる。
【００３１】
本発明に係る作製方法では、前記マスク膜は、シリコン酸化物膜及びシリコン窒化物膜の少なくともいずれかを含むことが好ましい。この作製方法によれば、III族窒化物をエッチングして半導体リッジを形成するためのマスクに、シリコン酸化物膜及びシリコン窒化物膜の少なくともいずれかを用いることができる。
【００３２】
本発明に係る作製方法は、基板の主面の上に半導体積層を成長して、前記エピタキシャル基板を形成する工程を更に備えることができる。前記基板の前記主面はIII族窒化物半導体からなり、前記半導体領域は、第１導電型のIII族窒化物半導体層、前記活性層、及び第２導電型のIII族窒化物半導体層を含み、前記エピタキシャル基板は前記基板を含み、前記基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜し、前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜する。
【００３３】
この製造方法によれば、傾斜角が１０度以上８０度以下の範囲であるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。
【００３４】
本発明に係る作製方法では、前記エピタキシャル基板は、前記活性層の上に設けられたｐ型窒化ガリウム系半導体層を含み、前記ｐ型窒化ガリウム系半導体層はドーパントとしてマグネシウムを含み、前記ｐ型窒化ガリウム系半導体層の主面は前記エピタキシャル基板の前記半極性主面を構成する。この製造方法によれば、ｐ型窒化ガリウム系半導体層にオーミック接触を成す電極を形成できる。
【００３５】
本発明に係る作製方法では、前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から６３度以上８０度以下の範囲の角度で傾斜することが好ましい。この製造方法によれば、この角度範囲での半極性面は酸化されやすいステップを有する。
【００３６】
本発明に係る作製方法では、前記活性層は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含み、前記活性層は、５００ｎｍ以上５４０ｎｍ以下の波長範囲にピーク発光波長を有することが好ましい。この製造方法によれば、３６０ｎｍ以上６００ｎｍ以下の波長範囲にピーク発光波長を有する活性層をIII族窒化物半導体発光素子に提供できる。
【発明の効果】
【００３７】
以上説明したように、本発明によれば、窒化物半導体発光素子を作製する方法が提供され、この方法は、半極性面上に良好な接触を成す電極の形成とリッジ構造の形成との両方を可能にする。
【図面の簡単な説明】
【００３８】
【図１】図１は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を模式的に示す図面である。
【図２】図２は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を模式的に示す図面である。
【図３】図３は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を模式的に示す図面である。
【図４】図４は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を模式的に示す図面である。
【図５】図５は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を模式的に示す図面である。
【図６】図６は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を模式的に示す図面である。
【図７】図７は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を模式的に示す図面である。
【図８】図８は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を模式的に示す図面である。
【図９】図９は、上記の工程により作製された窒化物半導体発光素子の一例を示す図面である。
【図１０】図１０は、ｐ側電極の接触抵抗の熱的安定性を示す図面である。Ａｕ電極はＰｄ電極に比べて熱的安定性に優れる。
【図１１】図１１は、実施例と異なるウエハプロセスを模式的に示す図面である。
【図１２】図１２は、実施例と異なるウエハプロセスを模式的に示す図面である。
【図１３】図１３は、実施例と異なるウエハプロセスを模式的に示す図面である。
【発明を実施するための形態】
【００３９】
窒化物半導体素子を作製する方法、半導体リッジを形成する方法、及び電極を形成する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００４０】
引き続く説明では、窒化物半導体素子として窒化物半導体発光素子、半導体リッジを形成する方法、及び電極を形成する方法について説明する。図１〜図８は、本実施の形態に係る窒化物半導体素子を作製する方法、及び半導体リッジを形成する方法、及び電極を形成する方法における主要な工程を模式的に示す図面である。図１〜図８の模式図では、矩形の基板が描かれているが、基板の形状はこれに限定されない。また、理解を容易にするために、以下の説明では、基板の一素子のサイズの領域を参照しながら窒化物半導体発光素子を作成する手順を説明する。
【００４１】
最初の工程では、基板（図１の（ａ）部に示される参照符号「１２」）を準備する。基板１２は、III族窒化物半導体からなる主面１２ａを有する。主面１２ａは、III族窒化物半導体のｃ軸の方向に延在する基準軸（図１の（ａ）部にベクトルＶＣによって示される）に直交する平面Ｓｃに対して傾斜する。ここで、ベクトルＶＣは＜０００１＞方向を示す。基板１２の主面１２ａは半極性を示す。基板１２のIII族窒化物半導体は、例えばＧａＮ等からなることができる。
【００４２】
図１の（ａ）部に示されるように、次の工程では、半導体発光素子のための半導体積層１４を成長炉１０ａで基板１２の主面１２ａ上に成長して、エピタキシャル基板Ｅを形成する。エピタキシャル基板Ｅは基板１２及び半導体積層１４を含む。
【００４３】
引き続き一実施例を説明する。成長炉１０ａにおける成長法としては、例えば有機金属気相成長法が使用可能である。基板１２を成長炉１０ａに配置した後に、成長炉１０ａにアンモニア及び水素を供給して基板１２の主面１２ａのサーマルクリーニングを行う。この後に、成長炉１０ａにおいて、基板１２の主面１２ａ上に順に複数のIII族窒化物半導体層を成長する。
【００４４】
半導体積層１４は、ｎ型III族窒化物半導体領域１５といった第１導電型のIII族窒化物半導体層、ｎ側光ガイド層１６、活性層１７、ｐ側光ガイド層１８、及びｐ型III族窒化物半導体領域１９といった第２導電型のIII族窒化物半導体層を含む。ｎ型III族窒化物半導体領域１５は、例えばＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ等からなることができる。ｎ型III族窒化物半導体領域１５は、ｎ型クラッド層を含むことができる。ｐ型III族窒化物半導体領域１９は、例えばＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ等からなることができ、またｐ型クラッド層及びｐ型コンタクト層を含むことができる。ｐ型III族窒化物半導体領域１９は、必要な場合には、電子ブロック層を含むことができる。ｐ型III族窒化物半導体領域１９は、ｐ型コンタクト層として働くｐ型窒化ガリウム系半導体層を含み、このｐ型窒化ガリウム系半導体層の主面はエピタキシャル基板Ｅの半極性主面１４ａを構成することができる。ｐ型窒化ガリウム系半導体層はドーパントとしてマグネシウムを含むことができ、ｐ型窒化ガリウム系半導体層にオーミック接触を成す電極を形成できる。
【００４５】
活性層１７は例えば量子井戸構造２１を有しており、量子井戸構造２１は、交互に配列された障壁層２４及び井戸層２６を含むことができる。障壁層２４のバンドギャップは井戸層２６のバンドギャップより大きい。障壁層２４は例えばＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなることができ、井戸層２６は例えばＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなることができる。
【００４６】
活性層１７の発光スペクトルのピーク発光波長は３６０ｎｍ以上６００ｎｍ以下の波長範囲内にあることができる。活性層１７は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含むことが好ましい。積層１４の成長が完了した後に、成長炉１０ａからエピタキシャル基板Ｅを取り出す。エピタキシャルウエハＥの窒化物半導体領域の主面は、基板主面１２ａの面方位を引き継いで半極性を示す。エピタキシャル基板Ｅの窒化物半導体領域は活性層１７を含み、活性層１７も半極性に従う性質を有する。この半極性の利点を生かして、５００ｎｍ以上５４０ｎｍ以下の波長範囲内に発光スペクトルのピーク波長を有する発光素子を提供することが好ましい。
【００４７】
この工程では、基板１２の主面１２ａの上に半導体積層１４を成長してエピタキシャル基板Ｅを形成する。好適な実施例では、エピタキシャル基板Ｅの最表面にはｐ型コンタクト層が露出される。ｐ型コンタクト層は、例えば窒化ガリウム系半導体からなることができ、窒化ガリウム系半導体は例えばＧａＮからなる。エピタキシャル基板Ｅの形成において、基板１２の主面１２ａは、基準軸Ｃｘに直交する面Ｓｃから１０度以上８０度以下の範囲の角度Ａｎｇｌｅで傾斜することができる。基準軸Ｃｘは、該III族窒化物半導体のｃ軸（＜０００１＞軸）に沿って延びる。また、エピタキシャル基板Ｅの主面は、基準軸Ｃｘに直交する面から１０度以上８０度以下の範囲の角度で傾斜することが好ましい。これらの傾斜角が１０度以上８０度以下の範囲であるとき、窒化ガリウム系半導体の半極性面はｃ面に比べて酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。また、エピタキシャル基板Ｅの主面における傾斜角は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から６３度以上８０度以下の範囲の角度で傾斜することが好適である。この角度範囲での半極性面は酸化されやすいステップを有する。
【００４８】
エピタキシャル基板Ｅを成長炉１０ａから取り出すと、酸素を含む大気にエピタキシャル基板Ｅがさらされる。この結果、エピタキシャル基板Ｅの表面に露出された窒化ガリウム系半導体面に、III族元素の自然酸化物（例えば酸化ガリウム）が形成される。
【００４９】
成長炉１０ａからエピタキシャル基板Ｅを取り出した後に、成膜装置１０ｂにエピタキシャル基板Ｅを配置する。成膜装置１０ｂでのＭＢＥ法を用いた成長を利用して、半導体積層１４を含むエピタキシャル基板Ｅの半極性主面１４ａの上に金属層（図２の（ａ）部において符号「３０」として参照される）を形成する。
【００５０】
成膜装置１０ｂにおけるＭＢＥ法による成長を利用した金属層３０の形成は、例えば以下のように行われる。図１の（ｂ）部に示されるように、この工程では、ガリウムを含む雰囲気を成膜装置１０ｂ（例えばＭＢＥ成長炉）のチャンバ内に形成して、この雰囲気にエピタキシャル基板Ｅの半極性の表面１４ａをさらす。必要な場合には、この処理に先立って、エピタキシャル基板Ｅを成膜装置１０ｂで加熱することができる。加熱の条件の一例では、加熱温度は例えば摂氏７５０度であり、熱処理時間は３０分程度であり、熱処理の雰囲気は例えばIII族構成元素のガリウムを含む雰囲気である。この温度範囲は例えば摂氏３００度以上であることができ、この温度以上であるとき、エピタキシャル基板Ｅの表面の酸化ガリウムが、高い蒸気圧を示すガリウム酸化物の組成に還元されやすくなる。ガリウムフラックスの照射により表面酸化物の還元が生じて、窒化ガリウム系半導体からなる半極性主面１４ａの酸化物を低減できる。また、この温度範囲は例えば摂氏９００度以下の範囲であることができ、これは活性層１７へのダメージを避けるためである。
【００５１】
また、エピタキシャル基板Ｅの加熱を行った場合には、真空を破ることなく、既に説明したように、成膜装置１０ｂにおいて、図１の（ｂ）部に示されるように、半導体積層１４の半極性主面１４ａの全体をIII族元素の雰囲気にさらす。半導体積層１４の表面におけるIII族窒化物は、III族元素を構成元素として含む。成膜装置１０ｂにおける金属層３０の形成に先立って半極性主面１４ａをIII族元素の雰囲気にさらすので、金属層３０が接触を成すことになる表面が清浄化される。成膜装置１０ｂにおいて、清浄化された半極性主面上に金属層３０の成膜を引き続き行うので、金属層３０と半極性主面との界面へのコンタミネーションが避けられる。
【００５２】
半極性主面１４ａが窒化ガリウム系半導体からなるとき、ガリウムを含む雰囲気２８を成膜装置１０ｂのチャンバ内に形成して、この雰囲気２８にエピタキシャル基板Ｅの表面１４ａをさらす。雰囲気２８は、窒化ガリウム系半導体の成長を避けるために雰囲気は窒素を含まないことが好ましい。この処理における基板温度の範囲は例えば摂氏３００度以上であることができる。この温度を超えるとき、自然酸化膜が、より蒸気圧の高いガリウム酸化物への変化（例えば、還元）が促進される。また、この温度範囲は例えば摂氏９００度以下の範囲であることができ、これは活性層１７へのダメージを避けるためである。この熱処理のための持続時間は例えば０．５時間程度である。
【００５３】
この工程の一実施例では、エピタキシャル基板Ｅの表面１４ａをさらすことは、ガリウムフラックスを表面１４ａに照射することによって可能である。ガリウムと酸素との化合物には様々な組成がある。そして、これらのガリウム酸化物が様々な融点を有する。この融点の違いを利用して、半極性主面における酸素濃度の低減が可能である。ガリウム酸化物としては、例えば以下のものがある。Ｇａ２Ｏ３の融点（例えば摂氏１７２５度、１気圧、ＲＴ）は比較的高いが、Ｇａ２Ｏの融点（例えば摂氏５００度、１×１０−６Ｔｏｒｒ）は比較的低い。
【００５４】
これまでの工程では、エピタキシャル基板Ｅを成膜装置１０ｂの真空チャンバ内に配置した後に、加熱及び／又はＧａ照射による改質処理を既に行っている。この後に、必要な場合には、半導体積層１４の上に窒化ガリウム系半導体層を成長して、新たなエピタキシャル基板Ｅを形成することができる。この窒化ガリウム系半導体層には所望の導電型のドーパント、例えばマグネシウムといったｐ型ドーパントを添加することが好ましい。この方法によれば、この成膜によって成長されたIII族窒化物半導体の酸素濃度を低減できる。
【００５５】
図２の（ａ）部に示されるように、次の工程では、ガリウム雰囲気を除いた後に、成膜装置１０ｂの真空チャンバにおいて真空を破ることなく、エピタキシャル基板Ｅの半極性主面１４ａの全面に成膜装置１０ｂの真空チャンバにおいて金属層３０を成膜する。真空が破られることがことないので、フラックス照射により清浄化された表面への金属層３０を成膜して、基板生産物ＳＰ１を形成する。基板生産物ＳＰ１では金属層３０は半極性主面１４ａと接合を成す。この製造方法によれば、ｐ型窒化ガリウム系半導体層に低抵抗な接触を成す金属層３０を形成できる。金属層３０は例えば３ｎｍ以上であり、１０００ｎｍ以下であることができる。金属層３０は金（Ａｕ）層を含むことが好適であり、金層は半極性主面１４ａと良好な電気的接触を提供できる。Ａｕの厚さは例えば２００ｎｍである。
【００５６】
金属層３０を形成する工程では、必要な場合には、後に工程において半導体リッジが形成されたときに半導体リッジ上面を含むエリアに、パターン形成された金属層を設けることができる。この工程は、例えば以下のように行われる。図２の（ｂ）部に示されるように、成膜装置１０ｂにおいてＭＢＥ法を用いた金属堆積により金属領域（金属層３０に対応する）を形成した後に、エッチング装置１０ｃにおいて、マスク３２を用いてこの金属領域をエッチングして、半導体積層１４の半極性主面１４ａを部分的に露出させると共に半導体積層１４の半極性主面１４ａ上に金属層３４を形成することができる。このマスク３２は例えばレジストからなることができる。マスク３２は半導体積層１４及び金属層３０上に形成される。金属領域がＡｕからなるとき、エッチングではエッチャントとして王水を用いるウエット処理によることができる。この結果、半導体積層１４の半極性主面１４ａの一部分（半導体リッジが形成されるべき部分）に金属層３４を提供できる。本実施例では、金属層３４はストライプ形状を有する。このストライプ幅は、半導体リッジの上面の幅より大きく、半導体リッジの幅及びこの両側の一対の溝の幅との和よりも小さい。なお、引き続く工程は、金属層３０に金属層３４を参照して行われる。以下の作製方法は、半導体積層１４の半極性主面１４ａの全体を覆っている金属層３０及び金属層３４のいずれに適用される。
【００５７】
次の工程では、図３の（ａ）部に示されるように、処理装置１０ｄを用いてマスク３２を除去して、基板生産物ＳＰ２を得る。引き続く工程では、マスク３２を除去した後に、リッジを規定するマスク（図４の（ａ）部に示される符号「４４」）を形成する。マスク４４は、リッジを規定する２つの開口を有する。マスク４４は例えば以下のように形成される。図３の（ｂ）部に示されるように、半導体積層１４の半極性主面１４ａ及び金属層３４上に、ハードマスクのためのマスク膜３６を成膜装置１０ｅで成膜する。マスク膜３６の成膜は、例えば電子ビーム蒸着法で行われる。この成膜は、既に形成した金属層３４と半極性面１４ａとの界面を保護するために、摂氏３００度以下の基板温度で行われることができ、また摂氏１５０度以下の基板温度で行うことが好ましい。例えば、マスク膜３６の形成では、まず第１膜及び第２膜を成長する。一実施例では、第１膜は密着性を改善するために成長される。第２膜は十分なマスク能力を得るために成長される。第１膜の成長では、チタン膜３８を半導体積層１４の半極性主面１４ａ上に成長する。第１膜の膜厚は１ｎｍ以上であり、１０００ｎｍ以下であることができる。本実施例におけるチタン膜３８の厚さは例えば３０ｎｍであることができる。低温での成膜が行われているけれども、チタン膜３８の使用により、金属層３４及び半極性面１４ａとマスク膜３６との密着性を得ることができる。次いで、第２膜の成長では、シリコン酸化物膜及びシリコン窒化物膜、等の少なくともいずれかの膜を成長する。ハードマスクに、低温成膜のシリコン酸化物膜及びシリコン窒化物膜の少なくともいずれかを用いることができる。第２膜の膜厚は１０ｎｍ以上であり、１００００ｎｍ以下であることができる。本実施例におけるシリコン酸化膜４０の厚さは例えば３００ｎｍであることができる。第１膜及び第２膜は、同一の成膜装置において真空を破ることなく連続して成膜することが好適である。マスク膜３６は少なくとも２層からなる複合構造を有する。第２膜の厚さは、エッチング中の膜減りに耐えるために第１膜の厚さより大きいことが好ましい。
【００５８】
次の工程では、マスク膜３６にパターン形成するためのマスク（図４の（ａ）部における“４２”として参照される）をマスク膜３６上に形成する。マスク４２は、リッジ形状を規定するパターンを有し、リッジ形状は２つの開口により基底される。マスク４２は例えばレジストからなることができる。図４の（ａ）部に示されるように、エッチング装置１０ｆにおいて、マスク４２を用いてマスク膜３６のエッチングを行って、ハードマスク４４を形成する。ハードマスク４４は、第１膜の材料からなるチタン層４６を含み、チタン層３８ａは半導体積層１４の半極性主面１４ａ上に設けられ、半極性主面１４ａに接触を成す。チタン層３８ａは、半導体積層１４に対する密着性に優れる。ハードマスク４４は、チタン層３８ａ上に設けられたマスク層４０ａを更に含む。マスク層４０ａは、シリコン酸化物膜及びシリコン窒化物膜等の少なくともいずれかの膜からなり、マスク膜４４の第２膜の材料に同じである。ハードマスク４４は、複合マスク構造を有する。本実施例では、ハードマスク４４は、Ｔｉマスク及び絶縁体マスクを含む。ハードマスク４４は、リッジ形状を規定するパターンを有する。このエッチングは、例えばインダクティブ・カップリング・プラズマ・反応性イオンエッチング法（ＩＣＰ−ＲＩＥ法）で行われることが好ましい。このエッチング法によれば、エッチングにおける異方性を実現できる。ハードマスク４４を形成した後に、マスク４２を除去することができる。エッチングは摂氏３００度以下の基板温度で行われ、基板温度が摂氏１５０度以下であることが好ましい。
【００５９】
図４の（ａ）部に示されるように、エピタキシャル基板Ｅにおいて、半導体積層１４は第１領域１４ｃ、第２領域１４ｄ及び第３領域１４ｅを含む。第１領域１４ｃ、第２領域１４ｄ及び第３領域１４ｅは、基板１２の主面１２ａに沿って配置される。第２領域１４ｄは第１領域１４ｃと第３領域１４ｅとの間に位置する。第２領域１４ｄには半導体リッジ５０が形成される。また、半導体積層１４は第４領域１４ｆ及び第５領域１４ｆを含むことができ、第１領域１４ｃ、第２領域１４ｄ及び第３領域１４ｅは、第４領域１４ｆと第５領域１４ｆとの間に配列される。第１領域１４ｃ、第２領域１４ｄ、第３領域１４ｅ、第４領域１４ｆ及び第５領域１４ｆは、リッジ形状の構造物の延在方向に延びる。
【００６０】
基板１２の主面１２ａが該III族窒化物半導体のｃ軸に沿って延びる基準軸Ｃｘ（図１の（ａ）部を参照）に直交する面から１０度以上８０度以下の範囲の角度で傾斜するとき、エピタキシャル基板Ｅの半極性主面１４ａも、基準軸Ｃｘに直交する面から１０度以上８０度以下の範囲の角度で傾斜する。これらの傾斜角が１０度以上８０度以下の範囲であるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。
【００６１】
基板主面１２ａ及び半極性主面１４ａは基準軸Ｃｘに直交する面から６３度以上８０度以下の範囲の角度で傾斜することができる。この傾斜の角度範囲では、半極性主面１４ａは酸化されやすいステップを有する。エピタキシャル基板Ｅの半極性主面１４ａも、酸化されやすいステップを有する。
【００６２】
次の工程では、図４の（ｂ）部に示されるように、ハードマスク４４を用いて半導体積層１４及び金属層３４のエッチングを行って、電極層４６と窒化物半導体領域４８とを形成する。窒化物半導体領域４８は半導体リッジ５０を含む。電極層４６は、半導体リッジ５０の上面５０ａに位置する。金属層３４のエッチングは例えばアルゴン（Ａｒ）、窒素（Ｎ２）等を用いることができる。アルゴン（Ａｒ）を用いるエッチングは反応性ではないが、異方的エッチングである。半導体積層１４のエッチングは例えば塩素や三塩化ホウ素等を用いることができる。実施例では、半導体リッジ高ＨＲは、例えば０．２μｍ以上であり、例えば２．０μｍ以下であることができる。このエッチングは、例えばＩＣＰ−ＲＩＥ法で行われることが好ましい。このエッチング法によれば、エッチングにおける異方性及び所望のリッジ高さを実現できる。エッチングが終了した後に、ハードマスク４４を除去する。このエッチングは、既に形成した金属層３４と半極性面１４ａとの界面を保護するために、摂氏３００度以下の基板温度で行われ、摂氏１５０度以下の基板温度でなわれることが好ましい。
【００６３】
窒化物半導体領域４８は、第１溝５２及び第２溝５４並びに第１テラス５６及び第２テラス５８を含む。第１テラス５６、第１溝５２、半導体リッジ５０、第２溝５４及び第２テラス５８は、半導体リッジ５０の上面５０ａの法線方向及び半導体リッジ５０の延在方向の両方に直交する方向に、この順に配列される。第１溝５２及び第２溝５４は半導体リッジ５０を規定する。半導体リッジ５０及び第１テラス５６は第１溝５２を規定する。半導体リッジ５０及び第２テラス５８は第２溝５４を規定する。この構造によれば、第１溝５２及び第２溝５４を用いて半導体リッジ５０を作製できると共に、第１テラス５６及び第２テラス５８並びに半導体リッジ５０により、半導体リッジ５０のみが、第１溝５２及び第２溝５４の底面（エピ面）５２ａ、５４ａに対して突出することを避けることができる。
【００６４】
窒化物半導体領域４８は、第１領域４８ｃ、第２領域４８ｄ及び第３領域４８ｅを含み、第１領域４８ｃ、第２領域４８ｄ及び第３領域４８ｅは、それぞれ、半導体積層１４の第１領域１４ｃ、第２領域１４ｄ及び第３領域１４ｅに対応する。窒化物半導体領域４８は、また、第４領域４８ｆ及び第５領域４８ｆを含むことができ、第１領域４８ｃ、第２領域４８ｄ及び第３領域４８ｅは、第４領域４８ｆと第５領域４８ｆとの間に配列される。第４領域４８ｆ及び第５領域４８ｆは、それぞれ、半導体積層１４の第４領域１４ｆ及び第５領域１４ｆに対応する。
【００６５】
第１領域４８ｃは半導体リッジ５０を含む。第２領域４８ｄ及び第３領域４８ｅは、それぞれ、第１溝５２及び第２溝５４を含む。第４領域４８ｆと第５領域４８ｆは、それぞれ、第１テラス５６及び第２テラス５８を含む。
【００６６】
ハードマスク４４を除去した後に、図５の（ａ）部に示されるように、成膜装置１０ｈにおいて、窒化物半導体領域４８の表面及び電極層４６の上に絶縁膜６０を成長する。これによって、基板生産物ＳＰ３が形成される。成膜装置１０ｈは、例えば電子ビーム蒸着法、プラズマ成膜法、スパッタ成膜法等による成膜を適用できる。例えば、絶縁膜６０は、電子ビーム蒸着法で成長されたシリコン系無機絶縁膜等を含むことができる。このシリコン系無機絶縁層は例えばシリコン酸化物（具体的にはＳｉＯ２）、ジルコニア酸化物等からなることができる。成膜等の処理は、既に形成した電極層４６と半極性面１４ａとの電極接合を保護するために、摂氏３００度以下の基板温度で行われ、摂氏１５０度以下の基板温度で行うことが好ましい。
【００６７】
この上記の一例の工程を含む作製方法によれば、金属層３４を形成した後に、金属層３４及び半導体積層１４のエッチングを行って、半導体リッジ５０及び電極層４６を形成する。このエッチングの際だけでなく、エッチングのためのマスク４４を形成する際に、既に形成された金属−半極性半導体界面が熱的に劣化する可能性がある。このために、エッチングマスクのためのマスク膜３６を堆積する際の成膜温度も制約を受ける。発明者らの知見によれば、熱的劣化を避ける成膜条件では、マスク膜３６と半導体との密着性に関する品質低下が生じる可能性がある。発明者らの試行錯誤によれば、密着性に関する品質低下を避けるために、熱的劣化を避ける成膜温度で成膜されたチタン膜３８が有用である。この知見に基づき、金属層３４及び半導体積層１４のエッチングに際して、チタン膜３８を含む複合マスクが用いられる。複合マスクでは、マスク膜３６と半導体積層１４との間に設けられたチタン膜３８を含むので、密着性に係る品質の低下を低減できる。
【００６８】
また、半導体積層１４の半極性主面１４ａ上に金属層３４を形成した後に、半導体リッジ５０を形成するためのプロセスを適用するので、半極性主面１４ａが該プロセス雰囲気に対して直接にさらされることがない。複雑な一連の工程からなるリフトオフを用いることなく、また、電極層４６と半極性主面１４ａとの界面を保護しながら、ハードマスク４４を除去した後に保護層のための絶縁層６０の成長を行うことができる。
【００６９】
次いで、半導体リッジ５０の上面に開口を絶縁層６０に形成して、保護膜を形成する。このために、図５の（ｂ）部に示されるように、いくつかの装置１０ｉを用いてレジスト膜６２を形成する。レジスト膜６２は、第１部分６２ａと、第２部分６２ｂと、第３部分６２ｃとを含む。レジスト膜６２の第１部分６２ａ、第２部分６２ｂ及び第３部分６２ｃは窒化物半導体領域の上にこの順に配置され、第２部分６２ｂは、窒化物半導体領域４８の半導体リッジ５０の上面５０ａ上に設けられる。本実施例では、第１部分６２ａ及び第３部分６２ｃはテラス５６及びテラス５８上に設けられる。レジスト膜６２の第１部分６２ａ及び第３部分６２ｃは、半導体リッジ５０の上面５０ａから離れて設けられる。レジスト膜６２の第２部分６２ｂの厚さＤ６２ｂはレジスト膜６２の第１部分６２ａ及び第３部分６２ｃの厚さＤ６２ａ、Ｄ６２ｃより薄い。
【００７０】
次いで、図７の（ａ）部に示されるリッジ上面上の絶縁層６０を除去するためのレジストマスク（図７の（ｂ）部において符号「６４」で示される）をレジスト膜６２から形成する。レジストマスク６４は、半導体リッジ５０の上面５０ａに設けられた開口６４ａを有する。レジスト膜６２からレジストマスク６４を形成するために、処理装置１０ｊを用いて、半導体リッジ５０の上面５０ａ上の電極層４６がレジストから露出されるまで、レジスト膜６２の表面からレジストを徐々に除去していく。これらの工程において、塗布、ベーク、除去等の処理は、既に形成した電極界面（リッジ上面の半極性面と電極層４６との界面）を保護するために、摂氏３００度以下の基板温度で行われ、基板温度が摂氏１５０度以下であることが好ましい。
【００７１】
この作製方法によれば、図５の（ｂ）部に示されるように、レジスト膜６２の第２部分６２ｂの厚さＤ６２ｂがレジスト膜６２の第１部分６２ａ及び第３部分６２ｃの厚さＤ６２ａ、Ｄ６２ｃより薄いので、レジスト膜６２のレジストをその表面から徐々に除去することにより、半導体リッジ５０の上面５０ａ上に開口６４ａを有するレジストマスク６４を形成できる。これに引き続く工程で、図７の（ｂ）部に示されるように、このレジストマスク６４を用いて絶縁層６０のエッチングを行うことにより、半導体リッジ５０の上面５０ａ上の電極層４６を露出させて、保護層７６を形成できる。
【００７２】
第２部分６２ｂの厚さＤ６２ｂが第１部分６２ａ及び第３部分６２ｃの厚さＤ６２ａ、Ｄ６２ｃより薄いレジスト膜６２の作製は、例えば以下のように行われる。図６の（ａ）部に示されるように、処理装置１０ｋを用いて、基板生産物Ｓｐ３の全面にレジストを塗布して、第１レジスト膜６５を形成する。図６の（ｂ）部に示されるように、フォトリソグラフィ法を用いて、第１レジスト膜６５から第１のマスク層６８を形成する。第１のマスク層６８は、半導体リッジ５０の上面５０ａ及び側面５０ｂ、５０ｃ上の絶縁層６０を露出させる開口６８ａを有する。次いで、図５の（ｂ）部に示されるように、窒化物半導体領域４８、電極層４６、絶縁層６０、及び第１のマスク層６８の上に第２レジスト膜７０を形成する。この第１のマスク層６８及び第２レジスト膜７０は、レジスト膜６２を構成する。続けて、図７の（ａ）部に示されるように、半導体リッジ５０の上面５０ａ上の電極層４６上の絶縁層６０が露出するように第２レジスト膜７０に開口を形成して第２のマスク層７４を形成する。第１のマスク層６８及び第２のマスク層７４はレジストマスク６４を構成することができる。
【００７３】
この作製方法によれば、半導体リッジ５０の上面５０ａ上の第１のマスク層６８上及び第１のマスク層６８の開口６８ａに、第２レジスト膜７０を形成するので、窒化物半導体領域４８の第２領域４８ｄ上に設けられたレジスト厚が、窒化物半導体領域４８の第２領域４８ｄから離れた領域（例えば、４８ｆ、４８ｇ）上に設けられたレジスト厚と異なるようにできる。
【００７４】
また、半導体リッジ５０の上面５０ａが露出するように第２レジスト膜７０に開口を形成するために、レジスト膜６２を現象液にさらして、半導体リッジ５０の上面５０ａの上のレジストを除去して、レジストマスク６４を形成することが好適である。この作製方法では、レジスト膜６２は、レジストの現象液中において、その表面から徐々に溶けていくので、半導体リッジ５０の上面５０ａ及びその付近がレジストから露出されるような加工をレジスト膜６２に施すことが可能になる。
【００７５】
この工程における現像、ベーク等の処理は、既に形成した金属層４６と半極性面１４ａとの界面を保護するために、摂氏３００度以下の基板温度で行われ、基板温度が摂氏１５０度以下であることが好ましい。
【００７６】
この後の工程では、図７の（ｂ）部に示されるように、エッチング装置１０ｍを用いてレジストマスク６４を用いて絶縁層６０のエッチングを行って、絶縁層６０から保護層７６を形成する。保護層７６は、半導体リッジ５０ａの上面５０ａ上の電極層４６を露出させる開口７６ａを有する。このエッチングは、例えばＩＣＰ−ＲＩＥ法で行われることが好ましい。このエッチング法によれば、エッチングにおける異方性を実現できる。この工程における処理は、既に形成した金属−半導体界面を保護するために、摂氏３００度以下の基板温度で行われ、基板温度が摂氏１５０度以下であることが好ましい。
【００７７】
エッチングの後の工程では、レジストマスク６４を除去する。図８の（ａ）部に示されるように、半導体リッジ５０及び電極層４６はリッジ構造を形成する。半導体リッジ５０の上面５０ａと電極層４６とは金属−半導体接合７８を成す。この金属−半導体接合７８のエッジ７８ａはリッジ構造の側面に位置し、保護層７６は、金属−半導体接合７８のエッジ７８ａを覆う。この作製方法によれば、金属−半導体接合７８からなる電極接合のエッジ７８ａが保護層７６により覆われるので、ｎ層のドナーでもあるO2を用いた酸素アッシング等から、ｐ層を保護する事ができる。成膜等の処理は、摂氏３００度以下の基板温度で行われ、基板温度が摂氏１５０度以下であることが好ましい。
【００７８】
この後の工程では、図８の（ｂ）部に示されるように、電極層４６及び保護膜７６上に導電膜を堆積する。導電膜の堆積は摂氏３００度以下の基板温度で行われ、更には摂氏１５０度以下の基板温度で行われることが好適である。この成膜方法によれば、導電膜堆積の際の基板温度に起因する熱劣化がコンタクト抵抗に生じることを避けることができる。導電膜の堆積は電子ビーム蒸着法で行われることが好適である。次いで、この導電膜を加工して電極８０ａを形成する。この加工は例えばフォトリソグラフィのリフトオフ法で行われる。電極８０ａは、保護層７６の開口７６ａを介して電極層４６に接触を成す。電極８０ａは電極層４６及び保護層７６上に形成され、パッド電極を含む。電極８０ａは例えばＡｕ、Ｔｉ、Ｐｔ等からなることができる。
【００７９】
また、図８の（ｂ）部に示されるように、パッド電極を形成した後に、電極８０ｂを形成する。必要な場合には、基板１２の裏面研磨により、研磨された基板（ここでは同じ符号「１２」で参照する）を形成した後に、基板の研磨面１２ｂに電極８０ｂを形成する。これらの工程の後に、レーザバー作製、誘電体多層膜の形成、チップ分離等の工程を行うことにより、窒化物半導体レーザといった窒化物半導体発光素子が形成される。
【００８０】
図９は、上記の工程により作製された窒化物半導体発光素子の一例を示す図面である。窒化物半導体発光素子ＬＤは例えば半導体レーザであることができる。窒化物半導体発光素子ＬＤは、基板８４と、第１電極８６と、窒化物半導体領域８８と、保護層９０と、第２電極９２と、誘電体多層膜９４とを含む。窒化物半導体領域８８は基板８４の半極性主面８４ａに接触を成す。第１電極８６は、保護膜９０のストライプ開口を介して窒化物半導体領域８８の半極性主面８８ａに接触を成す。第２電極９２は、基板８４の裏面８４ａ上に接触を成す。基板８４には、ｃ軸の傾斜を示すベクトルＶＣが示されている。窒化物半導体発光素子ＬＤは端面８２ａ、８２ｂを有する。
【００８１】
窒化物半導体領域８８は、第１領域８８ｃ、第２領域８８ｄ及び第３領域８８ｅを含み、第１領域８８ｃ、第２領域８８ｄ及び第３領域８８ｅは、それぞれ、窒化物半導体領域４８の第１領域４８ｃ、第２領域４８ｄ及び第３領域４８ｅに対応する。窒化物半導体領域８８は、また、第４領域８８ｆ及び第５領域８８ｆを含むことができ、第１領域８８ｃ、第２領域８８ｄ及び第３領域８８ｅは、第４領域８８ｆと第５領域８８ｆとの間に配列される。第４領域８８ｆ及び第５領域８８ｆは、それぞれ、窒化物半導体領域４８の第４領域４８ｆ及び第５領域４８ｆに対応する。
【００８２】
第１領域８８ｃは半導体リッジ９６ａを含む。第２領域８８ｄ及び第３領域８８ｅは、それぞれ、第１溝９６ｂ及び第２溝９６ｃを含む。第４領域８８ｆと第５領域８８ｆは、それぞれ、第１テラス９６ｄ及び第２テラス９６ｅを含む。パッド電極１００は、半導体リッジ９６ａ、第１溝９６ｂ、第２溝９６ｃ、第１テラス９６ｄ及び第２テラス９６ｅ上に設けられる。
【００８３】
窒化物半導体領域８８は、ｎ型クラッド層９７ａ、ｎ側光ガイド層９７ｂ、活性層９７ｃ、ｐ側光ガイド層９７ｄ、ｐ型クラッド層９７ｅ、ｐ型コンタクト層９７ｆを含む。ｐ側光ガイド層９７ｄは、必要な場合には、電子ブロック層を含むことができる。本実施例では、半導体リッジ９６ａは、ｐ側光ガイド層９７ｄの一部、ｐ型クラッド層９７ｅ、ｐ型コンタクト層９７ｆを含む。半導体リッジ９６ａは、基板８４の主面８４ａ上において、端面８２ａから端面８２ｂへの導波路方向に延在する、ｐ側光ガイド層９７ｄの一部、ｐ型クラッド層９７ｅ、ｐ型コンタクト層９７ｆは、基板８４の主面８４ａの法線軸Ｎｘの方向に配列されている。窒化物半導体領域８８の第１領域８８ｃ、第２領域８８ｄ及び第３領域８８ｅが、法線Ｎｘの方向及び導波路方向の両方に交差する方向に沿って配列される。本実施例では、第１領域８８ｃ及び第３領域８８ｅの表面はｐ側光ガイド層９７ｄの表面からなり、保護層９０は、第１領域８８ｃの表面、第３領域８８ｅの表面、半導体リッジ９６ａの側面、第４領域８８ｆの表面及び第５領域８８ｆの表面を覆う。半導体リッジ９６ａが、光ガイド層９７ｄ、クラッド層９７ｅ及びコンタクト層９７ｆを含み、また、保護層９０が第１領域８８ｃの表面、第３領域８８ｅの表面、及び半導体リッジ９６ａの側面を覆うので、良好な電流閉じ込めと良好な屈折率プロファイルが発光素子に提供される。
【００８４】
（実施例１）
発明者らの知見によれば、半極性面上へＭＢＥ法による電極形成により低抵抗の電極（ＭＢＥ電極）が形成可能である。このように成長された金属層の特性を損なわないように、リッジ構造の窒化物半導体レーザを作成する。
【００８５】
ｃ面がｍ軸の方向の７５度の角度で傾斜した主面、例えば｛２０−２１｝面を有するＧａＮ基板を準備する。このＧａＮ基板は半極性面を有する。まず、ＧａＮ基板の半極性面上にｎ型ＧａＮバッファ層、ｎ型ＡｌＧａＮクラッド層、ｎ型及びアンドープＩｎＧａＮガイド層、ＩｎＧａＮ活性層、ｐ型ＡｌＧａＮ電子ブロック層、アンドープ及びｐ型ＩｎＧａＮガイド層、ｐ型ＡｌＧａＮ層、ｐ型ＧａＮコンタクト層を順にエピタキシャル成長して、レーザ構造のエピタキシャル基板を作製する。
【００８６】
ｐ型ＧａＮコンタクト層上に、ＭＢＥ装置でＡｕ膜（ＭＢＥ電極）を形成した。Ａｕ膜に対してリソグラフィによりパターン形成して、リッジ構造の幅より広い幅のストライプ形状のＡｕ層をエピタキシャル基板の表面の一部に形成する。ストライプ形状は２０μｍ幅を有する。このＡｕ層は、レジストマスクを用いたエッチングにより、エピタキシャル基板の表面の一部（半導体リッジ表面になるべきエリア）に残される。Ａｕ層のエッチャントとして王水を用い、エッチング後に有機洗浄によりレジストを除去する。
【００８７】
次いで、電極層及び半導体リッジを形成するためのマスクを形成する。このマスクの下地は、ＧａＮ層と、この上に設けられパターン形成されたＡｕ膜とを有する。ＧａＮ層の半極性主面上には、ストライプ状のＡｕ膜が一方向に配列されている。発明者らの実験によれば、ＧａＮ層の半極性面とＡｕ膜との金属−半導体接合は、リッジ形成及び電極形成のプロセスにおける熱の影響を受けて、コンタクト抵抗の劣化が生じる。これ故に、金属−半導体接合の形成に引き続く成膜の温度を高くできず、例えばシリコン酸化膜やシリコン窒化膜等のマスク膜の成膜温度を摂氏３００度以下で行うことが求められる。ところが、このような低温での成膜では、マスク膜と下地との間で安定した密着性を得ることは容易ではなく。発明者らの観察によれば、密着性が下地表面の一部又は大部分において不足するとき、マスク膜の剥がれが生じる。
【００８８】
そこで、発明者らは、これらまでの材料からなる膜の堆積に先立って摂氏３００度以下で可能であり且つ所望の密着性を提供できる処理を検討している。この結果、成膜装置において下地領域上にまずチタン膜を成膜した後に、引き続き同じ成膜装置において該チタン膜上にマスク膜を成長する。この一例の処理により、上限温度に制約のあるプロセスにおいても、マスクを作成できる。本実施例では、低温成長チタン膜／低温成長ＳｉＯ２膜を含むマスク構造を作成する。この構造により、マスクの密着性が改善される。ＭＢＥで成長した金属層とマスクとの密着性は改善されて、エッチング等の引き続く処理においてマスクの剥がれが低減される。発明者らの実験によれば、チタン膜／マスク膜を含むマスク構造のための成膜は、同一蒸着炉内で行われることが大切である。チタン膜の成膜後に、このチタン膜の表面を大気中にさらしてしまうと密着性の改善が得られない。発明者の検討によれば、これまで、酸化膜系材料の成膜のための蒸着炉は、金属系材料の成膜のための蒸着炉と使い分けている。これは、原料の違いによるチャンバの汚染、成膜に必要な達成真空度の違い等の点み因る。しかしながら、本実施例では、密着性向上のために、チタン膜の成長を引き続く絶縁膜の成長と同一の成膜炉を用いて行う。本実施例では、チタン膜の厚さは絶縁膜の厚さより薄い。
【００８９】
リッジ形成用のマスクのために、チタン膜（厚さ３０ｎｍ）及びＳｉＯ２膜（厚さ３００ｎｍ）を電子ビーム蒸着により形成する。ＳｉＯ２膜上にリッジ形成用のレジストマスク（リッジ幅２μｍ、溝用の開口幅２０μｍ）を形成する。ＩＣＰ−ＲＩＥ装置でレジストマスクを用いて、エッチャントＣＨＦ３ガスを用いてＳｉＯ２膜をエッチングしてＳｉＯ２マスクを形成する。
【００９０】
同じくＩＣＰ−ＲＩＥ装置で、レジストマスク／ＳｉＯ２マスクを用いて、ＡｒガスでＡｕ層をエッチングする。次いで、同じくＩＣＰ−ＲＩＥ装置で、レジストマスク／ＳｉＯ２マスクを用いて、エッチャントＢＣｌ３及び／又はＣｌ２ガスにより、窒化ガリウム系半導体層をエッチングして半導体リッジと一対の溝を形成する。これらのドライエッチングが終わった後に、ＳｉＯ２マスクをフッ酸で除去する。その後に、埋め込み用のＳｉＯ２膜（厚さ：３００ｎｍ〜４００ｎｍ）を電子ビーム蒸着で形成する。
【００９１】
続いて、ｐ電極表面を露出させるために、半導体リッジとその両側の溝の一部とを露出させる開口を有するレジストを形成する。このレジスト上に、より膜厚の薄い別のレジストを全面に塗布して、レジスト多層膜を形成する。リッジ構造上には、レジスト多層膜のうちの別のレジストのみで覆われる。次に、リッジ構造の上部がわずかに現れるように、時間を調整しながらレジスト多層膜を現像液に浸す。リッジ構造の上部が現れたら、基板を現像液から取り出す。ＩＣＰ−ＲＩＥ装置でレジストマスクを用いて、エッチャントＣＨＦ３ガスを用いてＳｉＯ２膜をエッチングして、ｐ側電極を露出させる。このドライエッチングの後に、レジスト多層膜除去のために有機洗浄を行う。次いで、Ａｕ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉ（３００ｎｍ／３０ｎｍ／４５０ｎｍ／３０ｎｍ／２０ｎｍ）を真空蒸着炉にて蒸着してｐ側パッド電極のための導電膜を形成した後に、リフトオフしてパッド電極を形成する。電極プロセスが終了した後に、基板の裏面を研磨して、８０μｍ膜厚まで基板裏面を研磨して、研磨面である裏面をエッチャントＢＣｌ３及び／又はＣｌ２ガスにより、研磨のダメージ層をエッチングにより除去する。エッチングされた裏面にＡｕ／Ｔｉ／Ａｌ（６００ｎｍ／５０ｎｍ／５００ｎｍ）を真空蒸着炉にて蒸着する。このウエハプロセスの後に、基板生産物が完成される。この基板生産物を分離してレーザバーを形成して、レーザバーからレーザチップを得る。
【００９２】
このウエハプロセスでは、注意が必要なことは、ＭＢＥ法で形成した電極用の金属層（例えばＡｕ膜）は、その形成後に受ける熱の影響により劣化しやすいことである。これ故に、電極用の金属層を形成した後に行われる全工程において、基板温度は摂氏３００度を超えないように実施することが好適である。この実施例におけるウエハプロセスは、摂氏１５０度を超えないようにプロセスを実施可能である。特に、ＩＣＰ−ＲＥＩによるドライエッチング、電極、絶縁膜の形成の際に、摂氏１５０度を超えないことが好ましい。
【００９３】
図１０は、ｐ側電極の接触抵抗の熱的安定性を示す図面である。Ａｕ電極及びＰｄ電極は半極性面に対して良好な初期接触抵抗を提供できる。Ａｕ電極はＰｄ電極に比べて熱的安定性に優れる。横軸のアニール温度で電極のアニールを行って、接触抵抗の変化を調べる。電極接合に熱的ストレスを加えると、Ａｕ電極の熱劣化は小さい。
【００９４】
図１１、図１２及び図１３を参照しながら、半導体リッジの半極性面を大気に露出した後に電極を形成するプロセス（上記の実施例のウエハプロセスと異なるプロセス）を上記と同様に作製したエピタキシャル基板に適用する例を説明する。図１１の（ａ）部に示されるように、エピタキシャル基板上に、ＳｉＯ２／Ｔｉ／Ａｌ（３００ｎｍ／５０ｎｍ／１００ｎｍ）を蒸着する。図１１の（ｂ）部に示されるように、その上に、リッジ形成のための２μｍ幅のパターンを有するレジストマスクを形成する。
【００９５】
図１１の（ｃ）部に示されるように、レジストマスクを用いて、ＩＣＰ−ＲＩＥ装置でエッチャントＣＨＦ３ガスを用いてＳｉＯ２膜をエッチングする。同じくＩＣＰ−ＲＩＥ装置で、レジストマスク／ＳｉＯ２マスクを用いて、エッチャントＢＣｌ３及び／又はＣｌ２ガスにより、Ｔｉ／Ａｌ／窒化ガリウム系半導体層をエッチングする。これらのドライエッチングが終わった後に、ＳｉＯ２マスクをフッ酸で除去する。
【００９６】
図１２の（ａ）部に示されるように、犠牲層であるＡｌ層の側面に、次に蒸着するＳｉＯ２が堆積されないように、塩酸によりＡｌ層にサイドエッチングを行う。この後に、図１２の（ｂ）部に示されるように、埋め込み用となるＳｉＯ２（厚さ３００ｎｍ〜４００ｎｍ）を形成する。ＳｉＯ２蒸着の後に、図１２の（ｃ）部に示されるように、リッジ上部のＳｉＯ２を除去するために、塩酸でのＡｌエッチングによりリフトオフを行う。
【００９７】
続いて、ｐ側電極を蒸着するために、図１３の（ａ）部に示されるように、リッジ部に開口を有するレジストマスクを形成した後に、ｐ電極のために厚さ３０ｎｍのＰｄ膜を蒸着する。その後に、図１３の（ｂ）部に示されるように、Ｐｄ膜のリフトオフによりｐ電極を形成する。ｐパッド形成するために、Ａｕ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉ（３００ｎｍ／３０ｎｍ／４５０ｎｍ／３０ｎｍ／２０ｎｍ）を真空蒸着炉にて蒸着してｐ側パッド電極のための金属導電膜を形成した後にこの導電膜にパターン形成を行って、図１３の（ｃ）部に示されるように、パッド電極を形成する。電極プロセスが終了した後に、基板の裏面を研磨して、８０μｍ膜厚まで基板裏面を研磨する。研磨面である裏面をエッチャントＢＣｌ３及び／又はＣｌ２ガスにより、研磨のダメージ層をエッチングにより除去する。図１３の（ｄ）部に示されるように、エッチングされた裏面にＡｕ／Ｔｉ／Ａｌ（６００ｎｍ／５０ｎｍ／５００ｎｍ）を真空蒸着炉にて蒸着する。このウエハプロセスの後に、基板生産物が完成される。この基板生産物を分離してチップを形成して、半導体レーザのチップを得る。
【００９８】
この例では、半導体リッジを露出した後に、電極のための金属膜を半導体リッジの上面に形成するので、表面酸化物の影響は不可避である。また、形成されるべき電極の幅が数μｍと細いので、酸又はアルカリ溶液を用いて電極をエッチングすることでは、その制御が難しく、エッチング面の側面が乱れる。
【００９９】
本発明は、本実施の形態に開示された特定の構成に限定されるものではない。
【産業上の利用可能性】
【０１００】
本発明の実施の形態によれば、半極性面上への良好な電極形成と良好なリッジ形成との両方を可能にする、窒化物半導体発光素子を作製する方法を提供できる。
【符号の説明】
【０１０１】
１２…基板、１２ａ…基板主面、１４…半導体積層、１４ａ…半極性主面、１４ｃ…第１領域、１４ｄ…第２領域、１４ｅ…第３領域、１４ｆ…第４領域、１４ｆ…第５領域、１５…ｎ型III族窒化物半導体領域、１６…ｎ側光ガイド層、１７…活性層、１８…ｐ側光ガイド層、１９…ｐ型III族窒化物半導体領域、２１…量子井戸構造、２４…障壁層、２６…井戸層、Ｅ…エピタキシャル基板、２８…雰囲気、３０…金属層、３６…マスク膜、４２…マスク、４４…ハードマスク、４８…窒化物半導体領域、４８ｃ…第１領域、４８ｄ…第２領域、４８ｅ…第３領域、４８ｆ…第４領域、４８ｆ…第５領域、５０…半導体リッジ、５０ａ…半導体リッジ上面、５０ｂ、５０ｃ…半導体リッジ側面、５２…第１溝、５４…第２溝、５６…第１テラス、５８…第２テラス、６０…絶縁膜、６２…レジスト膜、６４…レジストマスク、６５…第１レジスト膜、６８…第１のマスク層、７０…第２レジスト膜、７４…第２のマスク層、７６…保護層、７６ａ…開口、７８…金属−半導体接合、７８ａ…金属−半導体接合エッジ、８０ａ、８０ｂ…電極。
【図１】
0005403024.tif 000002
【図２】
0005403024.tif 000003
【図３】
0005403024.tif 000004
【図４】
0005403024.tif 000005
【図５】
0005403024.tif 000006
【図６】
0005403024.tif 000007
【図７】
0005403024.tif 000008
【図８】
0005403024.tif 000009
【図９】
0005403024.tif 000010
【図１０】
0005403024.tif 000011
【図１１】
0005403024.tif 000012
【図１２】
0005403024.tif 000013
【図１３】
0005403024.tif 000014