(57)【要約】  クロックＣＬＫのジッタ耐性向上を目的としたＳＣ（ＳＣＲ）フィードバック（１０３）ＤＡを有する連続時間型デルタシグマ変調器において、製造プロセス変動や動作温度条件などに影響されず、一定のフィードバック量を維持することによって安定した動作のデルタシグマ変調器を提供する。ＳＣフィードバックＤＡ（１０３）の出力電圧を決める基準電圧Ｖｒｅｆを調整することにより、ＳＣフィードバックＤＡ（１０３）からループフィルタ（１０１）に一定量の電荷をフィードバックすることができる。これによってデルタシグマ変調器の動作が安定する。
2008023710.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と
前記入力端子から連続時間信号を入力する連続時間ループフィルタと、
前記連続時間ループフィルタからの出力をクロックに応答して量子化したデジタル信号を出力する量子化器と、
容量および抵抗を有し、前記量子化器から出力されたデジタル信号に応じて第１の基準電圧に依存するアナログ信号を出力し前記連続時間ループフィルタにフィードバックするスイッチトキャパシタフィードバックＤＡ変換器とを具え、
前記スイッチトキャパシタフィードバックＤＡ変換器は、前記連続時間ループフィルタにフィードバックする出力信号を、前記容量と前記抵抗とから決められる時定数に応じて減衰させるデルタシグマ変調器であって、
前記第１の基準電圧を可変にしたことを特徴とするデルタシグマ変調器。
【請求項２】
前記連続時間ループフィルタにフィードバックするクロック周期毎の電荷量が一定になるように前記第１の基準電圧を帰還制御する制御手段を具えることを特徴とする請求項１に記載のデルタシグマ変調器。
【請求項３】
前記第１の基準電圧を発生する基準電圧発生回路を具え、
前記基準電圧発生回路は、前記スイッチトキャパシタフィードバックＤＡ変換器のレプリカ回路と、前記レプリカ回路から出力された信号を検出する検出回路と、前記検出回路によって検出された信号を元に基準電圧を発生する電圧発生手段とを有し、前記電圧発生手段からの出力は、前記第１の基準電圧であり且つ前記レプリカ回路に入力されることを特徴とする請求項１に記載のデルタシグマ変調器。
【請求項４】
前記第１の基準電圧を発生する基準電圧発生回路を具え、
前記基準電圧発生回路は、前記スイッチトキャパシタフィードバックＤＡ変換器のレプリカ回路と、前記レプリカ回路から出力された信号を平滑化する平滑化手段と、前記平滑化手段によって平滑化された信号と第２の基準電圧とを比較しその差を増幅する増幅手段とを有し、前記増幅手段からの出力は、前記第１の基準電圧であり且つ前記レプリカ回路に入力されることを特徴とする請求項１に記載のデルタシグマ変調器。
【請求項５】
前記スイッチトキャパシタフィードバックＤＡ変換器から出力された信号を検出する第１のフィードバック量検出回路と、前記第１のフィードバック量検出回路によって検出された信号を元に第１の基準電圧を発生する基準電圧発生手段と、を具えることを特徴とする請求項１に記載のデルタシグマ変調器。
【請求項６】
前記第１のフィードバック量検出回路は、前記スイッチトキャパシタフィードバックＤＡ変換器から出力された信号を平滑化する第１の平滑化手段を有し、
前記基準電圧発生手段は、前記量子化器から出力されたデジタル信号をＤＡ変換するスイッチトカレントフィードバックＤＡと、前記スイッチトカレントフィードバックＤＡ変換器から出力された信号を平滑化する第２の平滑化手段と、前記第１および第２の平滑化手段から出力された信号を比較する第１の増幅器と、を有し、
前記増幅器からの出力は前記第１の基準電圧であることを特徴とする請求項５に記載のデルタシグマ変調器。
【請求項７】
前記連続時間ループフィルタに基準信号を入力したときの前記量子化器から出力された信号を検出する第２のフィードバック量検出回路と、前記第２のフィードバック量検出回路によって検出された信号を元に第１の基準電圧を発生する基準電圧発生手段と、を具え、
前記基準電圧発生手段は発生した前記第１の基準信号を保持することを特徴とする請求項１に記載のデルタシグマ変調器。
【請求項８】
前記第２のフィードバック量検出回路は、前記量子化器から出力されたデジタル信号をモニターする量子化器出力モニター回路と、前記量子化器出力モニター回路の出力と入力された基準信号から推測される出力値との差からフィードバックされた電荷量を検出するフィードバック電荷量検出回路と、を有し、
前記基準電圧発生手段は、前記第２のフィードバック量検出回路からの出力値をもとに電圧を発生する電圧発生回路を有し、
前記電圧発生回路からの出力は前記第１の基準電圧であることを特徴とする請求項７に記載のデルタシグマ変調器。
【請求項９】
前記連続時間ループフィルタにフィードバックするクロック周期毎の電荷量を可変とする手段を具えることを特徴とする請求項１に記載のデルタシグマ変調器。
【請求項１０】
前記第２の基準電圧を可変にすることを特徴とする請求項４に記載のデルタシグマ変調器。
【請求項１１】
前記連続時間ループフィルタは、抵抗と容量と差動増幅器とからなるフィルタによって構成されることを特徴とする請求項１に記載のデルタシグマ変調器。
【請求項１２】
前記連続時間ループフィルタは、トランスコンダクタンスアンプと容量とからなるフィルタによって構成されることを特徴とする請求項１に記載のデルタシグマ変調器。
【請求項１３】
前記連続時間ループフィルタは、抵抗、容量および差動増幅器からなるフィルタと、トランスコンダクタンスアンプおよび容量からなるフィルタとを縦続接続して構成されることを特徴とする請求項１に記載のデルタシグマ変調器。
【請求項１４】
前記連続時間ループフィルタは、積分器、ローパスフィルタまたはバンドパスフィルタによって構成されることを特徴とする請求項１に記載のデルタシグマ変調器。
【請求項１５】
前記スイッチトキャパシタフィードバックＤＡ変換器は容量と抵抗を有し、前記連続時間ループフィルタにフィードバックする出力信号を、容量と抵抗とから決められる時定数に応じて減衰させることを特徴とする請求項１に記載のデルタシグマ変調器。
【請求項１６】
前記スイッチトキャパシタフィードバックＤＡ変換器は、容量と抵抗とトランスコンダクタンスアンプとを有し、前記容量と前記抵抗とから決められる時定数に応じて減衰された電圧信号を、前記トランスコンダクタンスアンプで電流に変換し前記連続時間ループフィルタに出力することを特徴とする請求項１に記載のデルタシグマ変調器。
【請求項１７】
前記連続時間ループフィルタは、容量とトランスコンダクタンスアンプとを有することを特徴とする請求項１６に記載のデルタシグマ変調器。
【請求項１８】
前記スイッチトキャパシタフィードバックＤＡ変換器および前記レプリカ回路は、容量と抵抗とトランスコンダクタンスアンプとを有し、前記容量と前記抵抗とから決められる時定数に応じて減衰された電圧信号を、前記トランスコンダクタンスアンプで電流に変換し前記連続時間ループフィルタに出力することを特徴とする請求項４に記載のデルタシグマ変調器。
【請求項１９】
前記連続時間ループフィルタおよび前記平滑化手段は、容量とトランスコンダクタンスアンプとを有することを特徴とする請求項１８に記載のデルタシグマ変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデルタシグマ変調器、特に連続時間型デルタシグマ変調器に関する。
【背景技術】
【０００２】
デルタシグマ変調器は、入力信号を離散化するスイッチの位置により、離散時間型デルタシグマ変調器と連続時間型デルタシグマ変調器の２つに大別される。【０００３】
連続時間型デルタシグマ変調器の場合、ループフィルタ後に離散化するスイッチが存在するため、ループフィルタは入力信号である連続時間信号を処理する。これにより、離散化するスイッチを介してループフィルタ出力が量子化器に入力され、この量子化器からのデジタル出力は、アナログ変換されたあと連続的にループフィルタにフィードバックする必要がある。したがって、ループフィルタにフィードバックする信号をアナログ変換する際に、そのタイミングを決めるタイミング信号のジッタ成分が大きいと、そのジッタノイズが入力信号に加算されてしまい、デジタル出力のノイズレベルを悪化させるといった問題があった。【０００４】
この連続時間型デルタシグマ変調器特有の問題を解決し、ジッタ耐性を向上させる手段として、例えば図３ＡにあるようなＳＣ（スイッチトキャパシタ）フィードバックＤＡ（またはＳＣＲフィードバックＤＡ）と呼ばれるＤＡＣ（デジタルアナログコンバータ）を使用することが非常に有効である（例えば、非特許文献１、非特許文献２）。ここで図２〜図４を用いてその動作原理を説明する。【０００５】
図２は、ジッタ耐性を向上させる手段としてＳＣフィードバックＤＡ１０３を有した、連続時間型のデルタシグマ変調器である。ループフィルタ１０１は処理すべき連続時間信号を入力し、その出力をクロックＣＬＫに応答して離散化するスイッチＳＷ１を介して量子化器１０２に供給し、量子化器１０２からのデジタル出力をＳＣフィードバックＤＡ１０３にアナログ変換のタイミング信号として供給する。ＳＣフィードバックＤＡ１０３は、量子化器１０２から出力されたデジタル信号と、フィードバックさせる電圧信号の最大レベルを決める第１の基準電圧Ｖｒｅｆとから、ループフィルタ１０１にフィードバックさせる電流を生成する。【０００６】
図３Ａは、ＳＣフィードバックＤＡ１０３の具体的な回路例である。スイッチＳＷ２がａ端子に接続されているときは、基準電圧Ｖｒｅｆにより電荷を容量Ｃｆｂに一旦蓄え、量子化器１０２の出力に応じてスイッチＳＷ２がｂ端子側に切り替わったときに容量Ｃｆｂに蓄えられた電荷を、ループフィルタ１０１に抵抗Ｒｆｂを介してフィードバックさせる。スイッチＳＷ２がｂ端子側に切り替わった瞬間の最大電流値はＶｒｅｆ／Ｒｆｂであり、その後、時定数τ＝Ｒｆｂ×Ｃｆｂによってその電流量は減衰される（図３Ｂ）。【０００７】
一方、図４ＡにＳＩ（スイッチトカレント）フィードバックＤＡと呼ばれる別方式のＤＡＣの具体的な回路例を示す。ＳＩフィードバックＤＡは固定電流源４０１とスイッチＳＷ３とから構成される。量子化器１０２の出力に応じてスイッチＳＷ３が閉じたときに、固定電流源４０１からの電流Ｉｆｂによって、電荷をループフィルタ１０１へフィードバックさせる。【０００８】
ここで、量子化器１０２の出力はサンプリングクロックＣＬＫに応答して生成されるため、このクロックＣＬＫにジッタが重畳された場合、量子化器１０２の出力は時間的なゆらぎを持ってしまう。したがって、ループフィルタ１０１に電荷をフィードバックする区間もその長さがゆらいでしまう。これにより、ＣＬＫの周期Ｔｓ毎にループフィルタ１０１にフィードバックされる電荷ＱｓｃもしくはＱｓｉは、このゆらぎの影響を受け微小に変化する。この微小変化量をそれぞれΔＱｓｃ、ΔＱｓｉとすると、図３Ｂ、図４Ｂから明らかなように、Ｑｓｃ、Ｑｓｉに対するΔＱｓｃ、ΔＱｓｉの割合は、ループフィルタ１０１に電荷をフィードバックする区間の前半でフィードバックすべき電荷の大半を戻してしまうＳＣフィードバックＤＡの方が、同じゆらぎ量に対して比べてみても、圧倒的に小さい。【０００９】
したがって、ＳＣフィードバックＤＡはＳＩフィードバックＤＡに比べ、ジッタ耐性があり、連続時間型デルタシグマ変調器には非常に有効な回路である。【００１０】
なお、図３Ｂ、図４Ｂでは、ＣＬＫの周期Ｔｓの半分を、電荷をフィードバックする区間として表記しているが、もちろんこれに限られることではない。【００１１】
【非特許文献１】Maurits Ortmanns, “A Continuous―Time ΣΔModulator With Reduced Sensitivity to  Clock Jitter Through SCR Feedback”、IEEE Trans. Circuits Syst.Ｉ、Regular Papers，vol.52  No.5、MAY 2005
【非特許文献２】Robert H.M.van Veldhoven,“A  Triple-Mode Continuous−Time ΣΔ Modulator With  Switched-Capacitor Feedback DAC for a GSM-EDGE/CDMA2000/UMTS Receiver”、IEEE  Journal of Solid-State Circuits、vol.38、No.12、December  2003
【発明の開示】
【００１２】
しかしながら、上記ＳＣフィードバックＤＡにおいてフィードバックさせる電荷量は、そのＤＡＣを構成する容量や抵抗の絶対素子値に依存するところが多く、製造プロセス変動や動作温度条件などによりフィードバックさせる電荷量は大きく左右される。これによりフィードバックのゲインが安定せず、最悪な場合にはフィードバック量不足によるループの発振を招くおそれもあった。
【００１３】
そこで本発明は、上記の点に鑑み、製造プロセス変動や動作温度条件などに影響されず、一定のフィードバック量を維持することによって、安定した動作が得られるデルタシグマ変調器を提供することを目的とする。
【００１４】
本発明は、このような目的を達成するために、請求項１に記載の発明は、入力端子と、前記入力端子から連続時間信号を入力する連続時間ループフィルタと、前記連続時間ループフィルタからの出力をクロックに応答して量子化したデジタル信号を出力する量子化器と、容量および抵抗を有し、前記量子化器から出力されたデジタル信号に応じて第１の基準電圧に依存するアナログ信号を出力し前記連続時間ループフィルタにフィードバックするスイッチトキャパシタフィードバックＤＡ変換器とを具え、前記スイッチトキャパシタフィードバックＤＡ変換器は、前記連続時間ループフィルタにフィードバックする出力信号を、前記容量と前記抵抗とから決められる時定数に応じて減衰させるデルタシグマ変調器であって、前記第１の基準電圧を可変にしたことを特徴とするデルタシグマ変調器である。
【００１５】
請求項２に記載の発明は、請求項１に記載のデルタシグマ変調器において、前記連続時間ループフィルタにフィードバックするクロック周期毎の電荷量が一定になるように前記第１の基準電圧を帰還制御する制御手段を具えることを特徴とする。
【００１６】
請求項３に記載の発明は、請求項１に記載のデルタシグマ変調器において、前記第１の基準電圧を発生する基準電圧発生回路を具え、前記基準電圧発生回路は、前記スイッチトキャパシタフィードバックＤＡ変換器のレプリカ回路と、前記レプリカ回路から出力された信号を検出する検出回路と、前記検出回路によって検出された信号を元に基準電圧を発生する電圧発生手段とを有し、前記電圧発生手段からの出力は、前記第１の基準電圧であり且つ前記レプリカ回路に入力されることを特徴とする。
【００１７】
請求項４に記載の発明は、請求項１に記載のデルタシグマ変調器において、前記第１の基準電圧を発生する基準電圧発生回路を具え、前記基準電圧発生回路は、前記スイッチトキャパシタフィードバックＤＡ変換器のレプリカ回路と、前記レプリカ回路から出力された信号を平滑化する平滑化手段と、前記平滑化手段によって平滑化された信号と第２の基準電圧とを比較しその差を増幅する増幅手段とを有し、前記増幅手段からの出力は、前記第１の基準電圧であり且つ前記レプリカ回路に入力されることを特徴とする。
【００１８】
請求項５に記載の発明は、請求項１に記載のデルタシグマ変調器において、前記スイッチトキャパシタフィードバックＤＡ変換器から出力された信号を検出する第１のフィードバック量検出回路と、前記第１のフィードバック量検出回路によって検出された信号を元に第１の基準電圧を発生する基準電圧発生手段と、を具えることを特徴とする。
【００１９】
請求項６に記載の発明は、請求項５に記載のデルタシグマ変調器において、前記第１のフィードバック量検出回路は、前記スイッチトキャパシタフィードバックＤＡ変換器から出力された信号を平滑化する第１の平滑化手段を有し、前記基準電圧発生手段は、前記量子化器から出力されたデジタル信号をＤＡ変換するスイッチトカレントフィードバックＤＡと、前記スイッチトカレントフィードバックＤＡ変換器から出力された信号を平滑化する第２の平滑化手段と、前記第１および第２の平滑化手段から出力された信号を比較する第１の増幅器と、を有し、前記増幅器からの出力は前記第１の基準電圧であることを特徴とする。
【００２０】
請求項７に記載の発明は、請求項１に記載のデルタシグマ変調器において、前記連続時間ループフィルタに基準信号を入力したときの前記量子化器から出力された信号を検出する第２のフィードバック量検出回路と、前記第２のフィードバック量検出回路によって検出された信号を元に第１の基準電圧を発生する基準電圧発生手段と、を具え、前記基準電圧発生手段は前記第１の基準信号を保持することを特徴とする。
【００２１】
請求項８に記載の発明は、請求項７に記載のデルタシグマ変調器において、前記第２のフィードバック量検出回路は、前記量子化器から出力されたデジタル信号をモニターする量子化器出力モニター回路と、前記量子化器出力モニター回路の出力と入力された基準信号から推測される出力値との差からフィードバックされた電荷量を検出するフィードバック電荷量検出回路と、を有し、前記基準電圧発生手段は、前記第２のフィードバック量検出回路からの出力値をもとに電圧を発生する電圧発生回路を有し、前記電圧発生回路からの出力は前記第１の基準電圧であることを特徴とする。
【００２２】
請求項９に記載の発明は、請求項１に記載のデルタシグマ変調器において、前記連続時間ループフィルタにフィードバックするクロック周期毎の電荷量を可変とする手段を具えることを特徴とする。
【００２３】
請求項１０に記載の発明は、請求項４に記載のデルタシグマ変調器において、前記第２の基準電圧を可変にすることを特徴とする。
【００２４】
請求項１１に記載の発明は、請求項１に記載のデルタシグマ変調器において、前記連続時間ループフィルタは、抵抗と容量と差動増幅器とからなるフィルタによって構成されることを特徴とする。
【００２５】
請求項１２に記載の発明は、請求項１に記載のデルタシグマ変調器において、前記連続時間ループフィルタは、トランスコンダクタンスアンプと容量とからなるフィルタによって構成されることを特徴とする。
【００２６】
請求項１３に記載の発明は、請求項１に記載のデルタシグマ変調器において、前記連続時間ループフィルタは、抵抗、容量および差動増幅器からなるフィルタと、トランスコンダクタンスアンプおよび容量からなるフィルタとを縦続接続して構成されることを特徴とする。
【００２７】
請求項１４に記載の発明は、請求項１に記載のデルタシグマ変調器において、前記連続時間ループフィルタは、積分器、ローパスフィルタまたはバンドパスフィルタによって構成されることを特徴とする。
【００２８】
請求項１５に記載の発明は、請求項１に記載のデルタシグマ変調器において、前記スイッチトキャパシタフィードバックＤＡ変換器は容量と抵抗を有し、前記連続時間ループフィルタにフィードバックする出力信号を、容量と抵抗とから決められる時定数に応じて減衰させることを特徴とする。
【００２９】
請求項１６に記載の発明は、請求項１に記載のデルタシグマ変調器において、前記スイッチトキャパシタフィードバックＤＡ変換器は、容量と抵抗とトランスコンダクタンスアンプとを有し、前記容量と前記抵抗とから決められる時定数に応じて減衰された電圧信号を前記トランスコンダクタンスアンプで電流に変換し前記連続時間ループフィルタに出力することを特徴とする。
【００３０】
請求項１７に記載の発明は、請求項１６に記載のデルタシグマ変調器において、前記連続時間ループフィルタは、容量とトランスコンダクタンスアンプとを有することを特徴とする。
【００３１】
請求項１８に記載の発明は、請求項４に記載のデルタシグマ変調器において、前記スイッチトキャパシタフィードバックＤＡ変換器および前記レプリカ回路は、容量と抵抗とトランスコンダクタンスアンプとを有し、前記容量と前記抵抗とから決められる時定数に応じて減衰された電圧信号を前記トランスコンダクタンスアンプで電流に変換し前記連続時間ループフィルタに出力することを特徴とする。
【００３２】
請求項１９に記載の発明は、請求項１８に記載のデルタシグマ変調器において、前記連続時間ループフィルタおよび前記平滑化手段は、容量とトランスコンダクタンスアンプとを有することを特徴とする。
【００３３】
本発明によれば、製造プロセス変動や動作温度条件などに影響されずに、一定のフィードバック量を維持することによって安定した動作が得られるデルタシグマ変調器を提供することができる。
【図面の簡単な説明】
【００３４】
【図１】図１は、本発明のデルタシグマ変調器の構成図である。
【図２】図２は、従来のＳＣ（ＳＣＲ）フィードバックＤＡを有するデルタシグマ変調器の構成図である。
【図３Ａ】図３Ａは、ＳＣフィードバックＤＡを説明する回路図である。
【図３Ｂ】図３Ｂは、ＳＣフィードバックＤＡの動作説明図である。
【図４Ａ】図４Ａは、ＳＩフィードバックＤＡを説明する回路図である。
【図４Ｂ】図４Ｂは、ＳＩフィードバックＤＡの動作説明図である。
【図５】図５は、本発明の実施例２のデルタシグマ変調器の構成図である。
【図６】図６は、本発明の実施例２のフィードバック量検出回路と基準電圧発生回路の一実施例である。
【図７Ａ】図７Ａは、本発明の実施例２に係るその他の実施例である。
【図７Ｂ】図７Ｂは、本発明の実施例２に係るその他の実施例である。
【図８】図８は、本発明の実施例２に係るその他の実施例のフィードバック量検出回路と基準電圧発生回路の一実施例である。
【図９】図９は、本発明の実施例３に係るデルタシグマ変調器の構成図である。
【図１０】図１０は、本発明の実施例４に係るデルタシグマ変調器の構成図である。
【図１１】図１１は、本発明のデルタシグマ変調器において各構成要素の出力信号の様子を示す図である。
【図１２Ａ】図１２Ａは、フィードバックされる電荷が一定になるよう負帰還制御がかかる様子を説明する図である。
【図１２Ｂ】図１２Ｂは、フィードバックされる電荷が一定になるよう負帰還制御がかかる他の様子を説明する図である。
【図１３】図１３は、本発明の実施例５に係るデルタシグマ変調器の構成図である。
【図１４】図１４は、本発明の実施例６に係るデルタシグマ変調器の構成図である。
【図１５Ａ】図１５Ａは、第６および実施例８におけるＳＣフィードバックＤＡを説明する回路図である。
【図１５Ｂ】図１５Ｂは、第６および第８のの実施形態におけるＳＣフィードバックＤＡの動作説明図である。
【発明を実施するための最良の形態】
【００３５】
以下、図面を参照しながら本発明の実施の形態について説明する。  
【実施例１】
【００３６】
図１は、本発明の実施形態であるデルタシグマ変調器を示す回路図である。図１に示すように本実施形態のデルタシグマ変調器は、連続時間信号を処理可能な連続時間ループフィルタ１０１と、その出力信号をクロックＣＬＫに応答して離散化するスイッチＳＷ１と、スイッチＳＷ１を介して得られた信号を量子化してデジタル信号出力する量子化器１０２と、量子化器１０２から出力されたデジタル信号に基づいて、ループフィルタ１０１にフィードバックさせる電流を生成し、ループフィルタ１０１にフィードバックするＳＣ（ＳＣＲ）フィードバックＤＡ１０３と、ＳＣフィードバックＤＡ１０３からフィードバックする電荷量を決める第１の基準電圧Ｖｒｅｆを発生する基準電圧発生回路１００とから構成される。【００３７】
ＳＣフィードバックＤＡ１０３の具体的な回路例と回路動作について図３Ａを参照しながら説明する。【００３８】
ＳＣフィードバックＤＡ１０３は、容量Ｃｆｂと、容量Ｃｆｂに蓄えられた電荷を電流に変換する抵抗Ｒｆｂと、量子化器１０２の出力信号に応じて同出力信号がＬｏｗ（レベル）の期間は容量Ｃｆｂをａ端子、すなわち基準電圧Ｖｒｅｆに接続し、同出力信号がＨｉ（レベル）の期間は容量Ｃｆｂをｂ端子、すなわち抵抗Ｒｆｂに接続するようにスイッチングするスイッチＳＷ２とから構成される。【００３９】
スイッチＳＷ２がａ端子側に接続されているときに基準電圧Ｖｒｅｆによって容量Ｃｆｂに蓄えられた電荷は、スイッチＳＷ２がｂ端子側に接続されているときにループフィルタ１０１にフィードバックする。スイッチＳＷ２がそのｂ端子に接続された瞬間の電流Ｉ（ｔ＝０）はＩ（ｔ＝０）＝Ｖｒｅｆ／Ｒｆｂで表される。【００４０】
その後、スイッチＳＷ２がｂ端子に接続されている期間中に、ループフィルタ１０１にフィードバックされる電流量は、容量Ｃｆｂ、抵抗Ｒｆｂによって決まる時定数τ（＝Ｒｆｂ×Ｃｆｂ）によって次式のように表される。
Ｉ＝（Ｖｒｅｆ／Ｒｆｂ）×ｅｘｐ（−ｔ／τ）
クロックＣＬＫの周期Ｔｓ毎にループフィルタ１０１にフィードバックされる電荷量Ｑｓｃは、電荷をフィードバックする区間内で、上記電流値を時間積分したものであり、
Ｑｓｃ＝∫｛（Ｖｒｅｆ／Ｒｆｂ）×ｅｘｐ（−ｔ／τ）｝ｄｔ
で計算される。ここで時定数τが電荷をフィードバックする区間に比べ十分短いと仮定すると
Ｑｓｃ＝（Ｖｒｅｆ／Ｒｆｂ）×τ＝Ｖｒｅｆ×Ｃｆｂ
となる。【００４１】
以上の結果から、基準電圧発生回路１００により基準電圧Ｖｒｅｆの値を適宜調整することによって、たとえＣｆｂの絶対値が製造プロセス変動によってばらついたり、動作温度条件によりその値を変化させたとしても、フィードバックされる電荷量Ｑｓｃを一定に維持することができ、安定した動作のデルタシグマ変調器を提供することができる。【００４２】
上記実施例では、フィードバックのゲインを一定にさせることを目的としているが、あえてフィードバック量を変化させることにより、デルタシグマ変調器にＶＧＡ（Ｖａｌｕａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ）としての機能を持たせるように構成することも可能である。【００４３】
なお、上記結果から明らかなように、容量Ｃｆｂを適宜変化させることによってもフィードバックさせる電荷量Ｑｓｃを一定に維持することができる。そのためには、あらかじめ容量Ｃｆｂをこれより細かな容量で分割しスイッチなどで並列に接続しておく必要がある。これによる調整値は一般的に離散値であるため精度よく調整するためには、細かな容量を並列に接続することで実現される。また、電荷を充放電する期間を適宜調整することによってもフィードバックさせる電荷量Ｑｓｃを一定に維持することができる。ここで、高速の信号を扱うデルタシグマ変調器などでは、クロックＣＬＫの周期は数ｎｓｅｃといった非常に短い時間であるので、この時間を正確に制御することで実現される。
【実施例２】
【００４４】
図５は、本発明の実施形態であるデルタシグマ変調器を示す回路図である。図５に示すように本実施形態のデルタシグマ変調器は、ＳＣフィードバックＤＡ１０３のフィードバック量を検出するフィードバック量検出回路１０６をさらに具え、このフィードバック量検出回路１０６の出力を基準電圧発生回路１００に帰還することを特徴とし、その他の構成、動作は実施例１と同様であるので、詳細説明は省略する。【００４５】
図６は、図５におけるフィードバック量検出回路１０６と基準電圧発生回路１００の一実施例を示す図である。ＳＣフィードバックＤＡの出力は、フィードバック量検出回路を構成する平滑化手段１２０によって積分され基準電圧発生回路１００へ出力される。一方、基準電圧発生回路では、量子化器１０２出力が入力されたＳＩフィードバックＤＡ１０４によって、本来フィードバックさせたい電荷量を出力する。これを平滑化手段１２１で積分したものと、フィードバック量検出回路１０６からの出力との差を、増幅手段１３０によって増幅する。この増幅手段１３０からの出力が第１の基準電圧Ｖｒｅｆとなるように構成されている。なお、基準電圧を保持するため、さらにＳＣフィードバックＤＡ１０３とフィードバック量検出回路１０６と基準電圧発生回路１００とからなる閉ループの安定性を図るために、増幅手段１３０の出力に容量を付加することは、より好ましい実施形態と言える。【００４６】
なお、フィードバック量検出回路１０６の入力端子接続箇所は、図５で示されるようなＳＣフィードバックＤＡ出力端だけに、限定されるものではない。【００４７】
図７は、本発明のその他の実施例であるデルタシグマ変調器を示す回路図である。図７に示すように、本実施形態のデルタシグマ変調器は量子化器１０２の出力が入力されるフィードバック量検出回路１０６をさらに具え、このフィードバック量検出回路１０６の出力を、スイッチＳＷ４を介し基準電圧発生回路１００に帰還することを特徴としている。【００４８】
図８は、図７におけるフィードバック量検出回路１０６と基準電圧発生回路１００の一実施例を示す図である。量子化器１０２の出力は、フィードバック量検出回路を構成する量子化器出力モニター回路及びフィードバック電荷量検出回路を介して基準電圧発生回路１００へ出力される。一方、基準電圧発生回路では、このフィードバック量検出回路１０６の出力がスイッチＳＷ４を介し、基準電圧発生回路を構成する電圧発生回路へ入力される。本実施例においては、デルタシグマ変調器の動作が始まる前に（初期状態）、基準となる入力信号をデルタシグマ変調器に入力しておき、量子化器１０２の出力をフィードバック量検出回路１０６内の量子化器出力モニター回路によってモニターする（図７Ａ、図８）。そしてフィードバック量検出回路１０６内のフィードバック電荷量検出回路では、そのモニター量と、基準となる入力信号から推測される出力値（量子化器出力推測値）との差から、実際のフィードバックされた電荷量Ｑｓｃを検出する。この検出量に対して、スイッチＳＷ４をオンにして、同様な負帰還制御を基準電圧発生回路１００内の電圧発生回路にかけるようにすると、図１２に示すように、ＳＣフィードバックＤＡ１０３の時定数τが小さいときはＶｒｅｆが大きくなるように帰還がかかり（図１２Ａ）、逆に時定数τが大きいときにはＶｒｅｆが小さくなるように帰還がかかる（図１２Ｂ）。こうして最適な基準電圧Ｖｒｅｆ電圧が得られたあとはスイッチＳＷ４をオフにしてこれを保持し（図７Ｂ）、実際のデルタシグマ変調器の動作をおこなう。【００４９】
基準電圧発生回路１００内の電圧発生回路に保持機能を設け、得られた基準電圧Ｖｒｅｆ電圧を保持しても良いし、フィードバック量検出回路１０６内の量子化器出力モニター回路の次段に得られた基準電圧Ｖｒｅｆ電圧を保持する保持手段（図示せず）を設けても良い。また、スイッチＳＷ４はフィードバック量検出回路１０６と基準電圧発生回路１００の間に設けたが、フィードバック量検出回路１０６と量子化器１０２の間に設けても良く、電圧発生回路と保持手段（図示せず）の間に設けても良い。【００５０】
以上のように、基準電圧Ｖｒｅｆを自動調整することによって、たとえ容量Ｃｆｂの絶対値が製造プロセス変動によってばらついたり、動作温度条件によりその値が変化したとしても、ループフィルタにフィードバックされる電荷量Ｑｓｃを一定に保つことができ、動作の安定したデルタシグマ変調器を提供することができる。
【実施例３】
【００５１】
図９は、本発明の実施形態であるデルタシグマ変調器を示す回路図である。図９に示すように本実施形態のデルタシグマ変調器は、基準電圧発生回路１００が次に示すような構成となっている他は実施例１と同様である。すなわち、基準電圧発生回路１００は、ＳＣフィードバックＤＡ１０３のレプリカ回路１０５と、レプリカ回路１０５から出力された信号を検出するレプリカ出力検出回路１０７と、レプリカ出力検出回路１０７によって検出された信号を元に電圧を発生する電圧発生手段１４０とからなり、その電圧発生手段１４０からの出力が第１の基準電圧Ｖｒｅｆとなるように構成されている。なお基準電圧Ｖｒｅｆを保持するため、さらに基準電圧発生回路１００の閉ループの安定性を図るために、電圧発生手段１４０の出力に容量Ｃｅｘｔを付加することは、より好ましい実施形態と言える。【００５２】
ＳＣフィードバックＤＡ１０３は量子化器１０２の出力によって出力制御されているのに対し、レプリカ回路１０５はクロックＣＬＫによって出力制御されている。【００５３】
以下、レプリカ回路は、ＳＣフィードバックＤＡと全く同一の素子構成を用いているものとして動作説明をおこなう。【００５４】
レプリカ回路から出力される電荷量を、レプリカ出力検出回路１０７によってモニターする。そして、電圧発生手段１４０ではそのモニター量と、フィードバックさせたい電荷量と比較し、差が０になるように負帰還をかけるようにする。このとき、図１２に示すように、ＳＣフィードバックＤＡ１０３およびレプリカ回路１０５に、その時定数τが小さいときはＶｒｅｆが大きくなるように帰還がかかり（図１２Ａ）、逆に時定数τが大きいときにはＶｒｅｆが小さくなるように帰還がかかる（図１２Ｂ）。【００５５】
以上のように、基準電圧Ｖｒｅｆを自動調整することによって、たとえ容量Ｃｆｂの絶対値が製造プロセス変動によってばらついたり、動作温度条件によりその値が変化したとしても、ループフィルタにフィードバックされる電荷量Ｑｓｃを一定に保つことができ、動作の安定したデルタシグマ変調器を提供することができる。
【実施例４】
【００５６】
図１０は、本発明の実施形態であるデルタシグマ変調器を示す回路図である。図１０に示すように本実施形態のデルタシグマ変調器は、基準電圧発生回路１００が次に示すような構成となっている他は実施例１と同様である。すなわち、基準電圧発生回路１００は、ＳＣフィードバックＤＡ１０３のレプリカ回路１０５と、レプリカ回路１０５から出力された信号を平滑化する平滑化手段１２２と、平滑化手段１２２によって平滑化された信号と第２の基準電圧Ｖｒｅｆ２とを比較しその差を増幅する増幅手段１３１とからなり、その増幅手段１３１からの出力が第１の基準電圧Ｖｒｅｆとなるように構成されている。なお、基準電圧Ｖｒｅｆを保持するため、さらに基準電圧発生回路１００の閉ループの安定性を図るために、増幅手段１３１の出力に容量Ｃｅｘｔを付加することは、より好ましい実施形態と言える。【００５７】
ＳＣフィードバックＤＡ１０３は量子化器１０２の出力によって出力制御されているのに対し、レプリカ回路１０５はクロックＣＬＫによって出力制御されている。【００５８】
以下、レプリカ回路は、ＳＣフィードバックＤＡと全く同一の素子構成を用いているとして動作説明をおこなう。【００５９】
図１１は、図１０に示したデルタシグマ変調器おける各信号波形の様子を示したものである。量子化器１０２の出力はＲＴＺ（Ｒｅｔｕｒｎ  ｔｏ  ｚｅｒｏ）シグナルであり、そのＨｉとなる区間長はクロックＣＬＫのそれと等しいとする。そして、そのＨｉとなる区間が、電荷をループフィルタ１０１にフィードバックする区間とする。【００６０】
量子化器１０２の出力によって制御され、ＳＣフィードバックＤＡ１０３の出力は図１１の波形ｂのとおりとなる。一方、レプリカ回路１０５の出力はクロックＣＬＫに制御され、図１１に示した波形ｄのとおりとなる。【００６１】
ＳＣフィードバックＤＡ１０３およびレプリカ回路１０５の出力に関しては、基準となる電圧Ｖｒｅｆが共通であることと、両回路１０３，１０５を構成する素子値が同一であることと、制御信号のＨｉ区間が等しいこととから、電荷のフィードバックが行われるクロックＣＬＫの周期Ｔｓ内で両者を比較すると、それらは全く同一であることが容易に推察できる。【００６２】
さらに、素子値だけでなく両回路１０３，１０５のチップ上のレイアウトをも全く同様にすれば、製造プロセス変動によってその絶対値が異なったとしても、そのミスマッチ量は一般的に良好に保つことができる。また同一チップ上に両回路１０３，１０５を形成することを考えるとその温度環境も同一と考えることができる。したがって、両回路１０３，１０５の出力信号は、製造プロセス変動や動作温度条件によらず常に同一であると考えられる。【００６３】
ここでレプリカ回路１０５の出力を信号平滑化手段１２２に入力すると、平滑化された信号は図１１に示した波形ｅのようになる。平滑化前後によって、Ｔｓ毎に移動する電荷量の総和が変化することはない。【００６４】
さらにこの波形ｅの信号と第２の基準電圧Ｖｒｅｆ２との差を増幅手段１３１で増幅し、基準電圧を保持するＣｅｘｔに対して負帰還をかけるようにすると、図１２に示すように、ＳＣフィードバックＤＡ１０３およびレプリカ回路１０５に、その時定数τが小さいときはＶｒｅｆが大きくなるよう帰還がかかり（図１２Ａ）、逆に時定数τがおおきいときはＶｒｅｆが小さくなるように帰還がかかる（図１２Ｂ）。【００６５】
以上のように、製造プロセス変動や動作温度条件などによって時定数τが変化していても、フィードバック電荷量Ｑｓｃは常にフィードバックさせたい電荷量と等価となるように自動調整され、安定したデルタシグマ変調器を提供することができる。【００６６】
またここでは、レプリカ回路を構成する素子構成はＳＣフィードバックＤＡと全く同一のものとして回路動作を説明したが、もちろん全く同一なものだけに限定されるわけではない。例えば、レプリカ回路の出力する電荷量が、ＳＣフィードバックＤＡがフィードバックする電荷量のちょうど半分となるような素子構成にし、対応して、第２の基準電圧をちょうど半分とすることによっても、上記目的を達成することが可能であることは言うまでもない。【００６７】
上記実施例では、フィードバックのゲインを一定にさせることを目的としているが、第２の基準電圧Ｖｒｅｆ２をあえて変化させることにより、デルタシグマ変調器にＶＧＡ（Ｖａｌｕａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ）としての機能を持たせるように構成することも可能である。
【実施例５】
【００６８】
図１３は、本発明の実施形態であるデルタシグマ変調器を示す回路図である。図１３に示すように本実施形態のデルタシグマ変調器は、ループフィルタ１０１を、抵抗Ｒｉｎと容量Ｃｉｎｔと差動増幅器１０８とからなる連続時間型積分器で構成し、平滑化手段１２２を抵抗Ｒｆｂ１，容量Ｃｌｐｆ，および差動増幅器１０９により構成したことを特徴とし、それ以外は実施例４と同様であるので、詳細説明は省略する。【００６９】
図１３においては、ループフィルタ１０１として１次のＲＣ積分器が示されているが、積分器に限らずローパスフィルタやバンドバスフィルタなどループフィルタの構成および次数については限定しない。また抵抗Ｒｉｎは、チップ上に形成されるポリシリコンからなる抵抗体だけに限られることはなく、例えば金属配線や三極管領域で動作させたＭＯＳトランジスタなどでも良い。【００７０】
各回路の動作原理および効果については、実施例４と同様であるので説明を省略する。
【実施例６】
【００７１】
図１４は、本発明の実施形態であるデルタシグマ変調器を示す回路図である。図１４に示すように本実施形態のデルタシグマ変調器は、実施例４において、ループフィルタ１０１を、トランスコンダクタンスアンプ１１０（そのトランスコンダクタンスをＧＭｉｎとする）と容量Ｃｉｎｔとからなる連続時間型積分器で構成し、平滑化手段１２２をトランスコンダクタンスアンプ１１１、１１２（それらのトランスコンダクタンスをＧＭｆｂとする）と容量Ｃｌｐｆとによって構成し、ＳＣフィードバックＤＡ１０３およびレプリカ回路１０５を後述のように構成したことを特徴とする。ここで、トランスコンダクタンスアンプ１１２は、平滑化手段１２２とレプリカ回路１０５で兼用している。それ以外は、実施例４と同様である。【００７２】
本実施形態のＳＣフィードバックＤＡ１０３の具体的な回路例および回路動作について、それぞれ図１５Ａおよび図１５Ｂを参照しながら説明する。【００７３】
本実施形態のＳＣフィードバックＤＡ１０３は、容量Ｃｆｂと、容量Ｃｆｂに蓄えられた電荷を減衰させる抵抗Ｒｆｂ２と、トランスコンダクタンスアンプ１１２（そのトランスコンダクタンスはＧＭｆｂ）と、量子化器１０２の出力信号に応じてスイッチングするスイッチＳＷ２とから構成される。【００７４】
なお、トランスコンダクタンスアンプ１１２の入力端であるノードＮｆｂに付加する寄生容量をＣｐとする。【００７５】
基準電圧Ｖｒｅｆによって蓄えられた電荷は量子化器１０２の出力結果に応じてその蓄えられた電荷をループフィルタ１０１にフィードバックする。スイッチＳＷ２がそのｂ端子に接続された瞬間のＮｆｂノードの電圧Ｖｆｂ（ｔ＝０）は、蓄えられた電荷を容量Ｃｆｂと寄生容量Ｃｐによってチャージシェアするため、Ｖｆｂ（ｔ＝０）＝Ｖｒｅｆ×Ｃｆｂ／（Ｃｆｂ＋Ｃｐ）で表される。この電圧はトランスコンダクタンスアンプ１１２によって電流に変換されるため、スイッチＳＷ２がそのｂ端子に接続された瞬間の電流Ｉ（ｔ＝０）は、
Ｉ（ｔ＝０）＝ＧＭｆｂ×Ｖｒｅｆ×Ｃｆｂ／（Ｃｆｂ＋Ｃｐ）で表される。【００７６】
その後、スイッチＳＷ２がｂ端子に接続状態になっている期間中に、ループフィルタ１０１にフィードバックされる電流量は、容量Ｃｆｂ、寄生容量Ｃｐ、抵抗Ｒｆｂ２によって決まる時定数τ２（＝Ｒｆｂ２×（Ｃｆｂ＋Ｃｐ））によって次のように表される。
Ｉ＝｛ＧＭｆｂ×Ｖｒｅｆ×Ｃｆｂ／（Ｃｆｂ＋Ｃｐ）｝×ｅｘｐ（−ｔ／τ２）
クロックＣＬＫ周期Ｔｓ毎にループフィルタにフィードバックされる電荷量Ｑｓｃは、電荷をフィードバックする区間内で、上記電流値を時間積分したものであり、
Ｑｓｃ＝∫[｛ＧＭｆｂ×Ｖｒｅｆ×Ｃｆｂ／（Ｃｆｂ＋Ｃｐ）｝×ｅｘｐ（−ｔ／τ２）]ｄｔ
で計算される。ここで時定数τ２が電荷をフィードバックする区間に比べ十分短いと仮定すると
Ｑｓｃ＝｛ＧＭｆｂ×Ｖｒｅｆ×Ｃｆｂ／（Ｃｆｂ＋Ｃｐ）｝×τ２
＝ＧＭｆｂ×Ｖｒｅｆ×Ｃｆｂ×Ｒｆｂ２
となる。【００７７】
レプリカ回路１０５は、ＳＣフィードバックＤＡ１０３と全く同一の素子を用いて構成することが望ましい。このように構成することによって、ＳＣフィードバックＤＡ１０３およびレプリカ回路１０５の動作は、図１１を用いて説明した実施例４のそれと同様であるので、詳細説明を省略する。【００７８】
図１４においては、ループフィルタとして１次のＧｍ−Ｃ積分器が示されているが、積分器に限らずローパスフィルタやバンドバスフィルタなども適用可能であり、ループフィルタの構成および次数についてはなんら限定されない。【００７９】
両回路１０３，１０５のトランスコンダクタンスアンプの入力端に発生する寄生容量Ｃｐは一般的に予測困難である。またトランスコンダクタンスアンプが持つ線形な入力レンジ不足から、電流量の誤差が生じる可能性もある。【００８０】
しかし、ＳＣフィードバックＤＡ１０３、レプリカ回路１０５のトランスコンダクタンスアンプが同一であり、その周辺のレイアウトも同一であれば、その寄生容量も入力レンジ不足による電流量の誤差も、両回路間で同一と考えられる。したがって、ループフィルタにフィードバックされる電荷量がこれらの原因で変動したとしても、その変動分もキャンセルされるように自動調整することができる。
【実施例７】
【００８１】
本実施形態のデルタシグマ変調器は、ループフィルタ１０１が、抵抗と容量とオペアンプとからなる連続時間フィルタと、トランスコンダクタンスアンプと容量とからなる連続時間フィルタとを縦続接続したものによって構成されることを特徴とし、他の構成は実施例４と同様である。ここでいう縦続接続とは、直列接続でもカスケード接続でもよい。【００８２】
ループフィルタの構成および次数については限定しない。また抵抗は、チップ上に形成されるポリシリコンからなる抵抗体だけに限られることはなく、例えば金属配線や三極管領域で動作させたＭＯＳトランジスタなどでも良い。【００８３】
各回路の動作原理および効果については、実施例４と同様であるので説明を省略する。
【実施例８】
【００８４】
本実施形態のデルタシグマ変調器は、連続時間信号を処理可能な連続時間ループフィルタ１０１と、その出力信号をクロックＣＬＫに応答して離散化するスイッチＳＷ１と、スイッチＳＷ１を介して得られた信号を量子化してデジタル信号出力する量子化器１０２と、量子化器１０２から出力されたデジタル信号に基づいて、ループフィルタ１０１にフィードバックさせる電流を生成し、ループフィルタ１０１にフィードバックするＳＣ（ＳＣＲ）フィードバックＤＡ１０３とから構成される。【００８５】
図１５Ａは、本実施形態のＳＣフィードバックＤＡ１０３の具体的な回路構成を示す図である。回路動作について図１５Ａを参照しながら説明する。【００８６】
本実施形態のＳＣフィードバックＤＡ１０３は、容量Ｃｆｂと、容量Ｃｆｂに蓄えられた電荷を減衰させる抵抗Ｒｆｂ２と、トランスコンダクタンスアンプ１１２（そのトランスコンダクタンスはＧＭｆｂ）と、量子化器１０２の出力信号に応じてスイッチングするスイッチＳＷ２とから構成される。【００８７】
なお、トランスコンダクタンスアンプ１１２の入力端であるノードＮｆｂに付加する寄生容量をＣｐとする。【００８８】
図１５Ｂを参照しながら、本実施形態のＳＣフィードバックＤＡ１０３の回路動作について説明する。基準電圧Ｖｒｅｆによって蓄えられた電荷は量子化器１０２の出力結果に応じてその蓄えられた電荷をループフィルタ１０１にフィードバックする。スイッチＳＷ２がそのｂ端子に接続された瞬間のＮｆｂノードの電圧Ｖｆｂ（ｔ＝０）は、蓄えられた電荷を容量Ｃｆｂと寄生容量Ｃｐによってチャージシェアするため、Ｖｆｂ（ｔ＝０）＝Ｖｒｅｆ×Ｃｆｂ／（Ｃｆｂ＋Ｃｐ）で表される。この電圧はトランスコンダクタンスアンプ１１２によって電流に変換されるため、スイッチＳＷ２がそのｂ端子に接続された瞬間の電流Ｉ（ｔ＝０）は、
Ｉ（ｔ＝０）＝ＧＭｆｂ×Ｖｒｅｆ×Ｃｆｂ／（Ｃｆｂ＋Ｃｐ）で表される。【００８９】
その後、スイッチＳＷ２がｂ端子に接続状態になっている期間中に、ループフィルタ１０１にフィードバックされる電流量は、容量Ｃｆｂ、寄生容量Ｃｐ、抵抗Ｒｆｂ２によって決まる時定数τ２（＝Ｒｆｂ２×（Ｃｆｂ＋Ｃｐ））によって次のように表される。
Ｉ＝｛ＧＭｆｂ×Ｖｒｅｆ×Ｃｆｂ／（Ｃｆｂ＋Ｃｐ）｝×ｅｘｐ（−ｔ／τ２）
クロックＣＬＫ周期Ｔｓ毎にループフィルタにフィードバックされる電荷量Ｑｓｃは、電荷をフィードバックする区間内で、上記電流値を時間積分したものであり、
Ｑｓｃ
＝∫[｛ＧＭｆｂ×Ｖｒｅｆ×Ｃｆｂ／（Ｃｆｂ＋Ｃｐ）｝×ｅｘｐ（−ｔ／τ２）]ｄｔ
で計算される。ここで時定数τ２が電荷をフィードバックする区間に比べ十分短いと仮定すると
Ｑｓｃ＝｛ＧＭｆｂ×Ｖｒｅｆ×Ｃｆｂ／（Ｃｆｂ＋Ｃｐ）｝×τ２
＝ＧＭｆｂ×Ｖｒｅｆ×Ｃｆｂ×Ｒｆｂ２
となる。【００９０】
ＳＣフィードバックＤＡ１０３を上記のように構成することによって、ループフィルタ１０１の初段の積分器をＧｍ−Ｃ構成とすることが可能となる。一般的にＲＣ積分器に比べ、フィードバックの経路を持たないＧｍ−Ｃ積分器の方が高速化に適しているので、本実施形態は低消費電力で高速なＳＣフィードバックＤＡを保有するデルタシグマ変調器を提供することを可能とする。【００９１】
高次なループフィルタが要求され、初段がＲＣ積分器であり残りの段がＧｍ−Ｃ積分器といったループフィルタ構成にしたとき、それぞれの積分器の特性ミスマッチがループフィルタの伝達関数を変化させる要因となりうる場合がある。そして、この伝達関数の変化が帯域内の量子化ノイズに影響を与え、場合によってはこの影響が問題となることがある。【００９２】
本実施例の場合、すべての段をＧｍ−Ｃ積分器とするＳＣフィードバックＤＡを保有するデルタシグマ変調器を提供することが可能である。このため、各段の積分器の特性ミスマッチをキャンセルするためのキャンセル回路が不要になるほか、そもそも各段の積分器の特性ミスマッチを生じない、といったより優れた特徴を有する。
【産業上の利用可能性】
【００９３】
本発明は、電子機器に使用されるＡＤ変換器またはＤＡ変換器に利用することができる。
【図１】
2008023710.tif 000003
【図２】
2008023710.tif 000004
【図３Ａ】
2008023710.tif 000005
【図３Ｂ】
2008023710.tif 000006
【図４Ａ】
2008023710.tif 000007
【図４Ｂ】
2008023710.tif 000008
【図５】
2008023710.tif 000009
【図６】
2008023710.tif 000010
【図７Ａ】
2008023710.tif 000011
【図７Ｂ】
2008023710.tif 000012
【図８】
2008023710.tif 000013
【図９】
2008023710.tif 000014
【図１０】
2008023710.tif 000015
【図１１】
2008023710.tif 000016
【図１２Ａ】
2008023710.tif 000017
【図１２Ｂ】
2008023710.tif 000018
【図１３】
2008023710.tif 000019
【図１４】
2008023710.tif 000020
【図１５Ａ】
2008023710.tif 000021
【図１５Ｂ】
2008023710.tif 000022
【国際調査報告】
2008023710.tif 000023
2008023710.tif 000024
2008023710.tif 000025