(57)【要約】  画素回路（１０）内のスイッチ用ＴＦＴ（１２，１３）をオン、スイッチ用ＴＦＴ（１４）をオフさせて、駆動用ＴＦＴ（１１）の閾値電圧に応じた電圧（ＶＤＤ＋Ｖｘ）をデータ線（Ｓｊ）に出力し、ソースドライバ回路のスイッチ（２１，２２）をオンさせて、コンデンサ（２６）に、電圧（Ｖｘ）を保持する。次にスイッチ用ＴＦＴ（１３）をオフし、スイッチ（２１〜２４）の状態を切り替えて、データ線（Ｓｊ）に電圧（Ｖｄａｔａ＋Ｖｘ）を印加する。さらにスイッチ用ＴＦＴ（１２）をオフ、スイッチ用ＴＦＴ（１４）をオンさせ、有機ＥＬ素子（１５）に駆動用ＴＦＴ（１１）のゲート端子電圧（Ｖｄａｔａ＋Ｖｘ）によって定まる電流を供給する。これにより、画素回路（１０）の規模を増大させずに、データ電圧の振幅を効率よく利用し、駆動用ＴＦＴ（１１）の閾値電圧のばらつきを高い精度で補償する。
2008108024.tif 000002
【特許請求の範囲】
【請求項１】
電流駆動型の表示装置であって、
複数の走査線と複数のデータ線との各交差点に対応して配置され、それぞれが電気光学素子と、制御端子がスイッチング素子を介して前記データ線に接続された駆動素子とを含む複数の画素回路と、
前記走査線を用いて書き込み対象の画素回路を選択すると共に、選択された画素回路から前記駆動素子の閾値電圧に応じた電圧が前記データ線に出力されるように制御する走査信号出力回路と、
前記データ線に出力された電圧に基づき、表示データに対応したデータ電圧に前記閾値電圧に対応した補正電圧を加算または減算した電圧を前記データ線に印加する表示信号出力回路とを備えた、表示装置。
【請求項２】
前記電気光学素子および前記駆動素子は、前記画素回路内で２本の電源配線間に直列に設けられており、
前記画素回路は、
前記駆動素子の制御端子と前記データ線とに接続された第１のスイッチング素子と、
前記駆動素子の制御端子と一方の導通端子との間に設けられた第２のスイッチング素子と、
前記電気光学素子および前記駆動素子と共に前記電源配線間に直列に設けられた第３のスイッチング素子と、
一端が前記駆動素子の制御端子に接続された容量とをさらに含むことを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記走査信号出力回路は、書き込み対象の画素回路について、前記第１および第２のスイッチング素子を導通状態、前記第３のスイッチング素子を非導通状態に設定し、次に前記第２のスイッチング素子を非導通状態に変化させ、さらに前記第１のスイッチング素子を非導通状態、前記第３のスイッチング素子を導通状態に変化させる制御を行い、
前記表示信号出力回路は、前記第２のスイッチング素子が導通状態にあるときの前記データ線の電圧に基づき、前記第２のスイッチング素子が非導通状態に変化した後に、前記データ電圧に前記補正電圧を加算または減算した電圧を前記データ線に印加することを特徴とする、請求項２に記載の表示装置。
【請求項４】
前記駆動素子および前記第１〜第３のスイッチング素子は薄膜トランジスタであり、
前記第１および第３のスイッチング素子のうち一方はＰチャネル型、他方はＮチャネル型であり、両者の制御端子は共通の配線に接続されていることを特徴とする、請求項２に記載の表示装置。
【請求項５】
前記駆動素子および前記第１〜第３のスイッチング素子は薄膜トランジスタであり、
前記第２および第３のスイッチング素子のうち一方はＰチャネル型、他方はＮチャネル型であり、両者の制御端子は共通の配線に接続されていることを特徴とする、請求項２に記載の表示装置。
【請求項６】
前記駆動素子はＰチャネル型のエンハンスメント型トランジスタであり、
前記走査信号出力回路によって選択された画素回路は、前記電源配線の電圧のうち高いほうから前記駆動素子の閾値電圧に応じた電圧の絶対値を減算した電圧を前記データ線に出力することを特徴とする、請求項２に記載の表示装置。
【請求項７】
前記駆動素子はＮチャネル型のエンハンスメント型トランジスタであり、
前記走査信号出力回路によって選択された画素回路は、前記電源配線の電圧のうち低いほうに前記駆動素子の閾値電圧に応じた電圧の絶対値を加算した電圧を前記データ線に出力することを特徴とする、請求項２に記載の表示装置。
【請求項８】
前記表示信号出力回路は、前記第１のスイッチング素子の導通期間の一部において、前記データ線に所定の固定電圧を印加することを特徴とする、請求項２に記載の表示装置。
【請求項９】
前記表示信号出力回路は、複数のアナログバッファと、前記データ線ごとに設けられた複数の補正用容量および複数のスイッチ回路とを含み、
前記スイッチ回路は、前記補正用容量の一方の電極を前記データ線に接続し、他方の電極に所定の固定電圧を印加するか、前記補正用容量の一方の電極を前記アナログバッファを介して前記データ線に接続し、他方の電極に前記データ電圧を印加するかを切り替えることを特徴とする、請求項１に記載の表示装置。
【請求項１０】
前記アナログバッファは、複数の前記データ線ごとに設けられていることを特徴とする、請求項９に記載の表示装置。
【請求項１１】
複数の走査線と複数のデータ線との各交差点に対応して配置され、それぞれが電気光学素子と、制御端子がスイッチング素子を介して前記データ線に接続された駆動素子とを含む複数の画素回路を備えた表示装置の駆動方法であって、
前記走査線を用いて書き込み対象の画素回路を選択すると共に、選択された画素回路から前記駆動素子の閾値電圧に応じた電圧が前記データ線に出力されるように制御するステップと、
前記データ線に出力された電圧に基づき、表示データに対応したデータ電圧に前記閾値電圧に対応した補正電圧を加算または減算した電圧を前記データ線に印加するステップとを備えた、表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、より特定的には、有機ＥＬディスプレイやＦＥＤなどの電流駆動素子を用いた表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、薄型、軽量、高速応答可能な表示装置の需要が高まり、これに伴い、有機ＥＬ（Electro Luminescence）ディスプレイやＦＥＤ（Field Emission Display）に関する研究開発が活発に行われている。【０００３】
有機ＥＬディスプレイに含まれる有機ＥＬ素子は、印加される電圧が高く、流れる電流が多いほど、高い輝度で発光する。ところが、有機ＥＬ素子の輝度と電圧の関係は、駆動時間や周辺温度などの影響を受けて容易に変動する。このため、有機ＥＬディスプレイに電圧制御型の駆動方式を適用すると、有機ＥＬ素子の輝度のばらつきを抑えることが非常に困難になる。これに対して、有機ＥＬ素子の輝度は電流にほぼ比例し、この比例関係は周辺温度などの外的要因の影響を受けにくい。したがって、有機ＥＬディスプレイには電流制御型の駆動方式を適用することが好ましい。【０００４】
一方、表示装置の画素回路や駆動回路は、アモルファスシリコン、低温多結晶シリコン、ＣＧ（Continuous Grain）シリコンなどで構成されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いて構成される。ところが、ＴＦＴの特性（例えば、閾値電圧や移動度）には、ばらつきが生じやすい。そこで、有機ＥＬディスプレイの画素回路にはＴＦＴの特性のばらつきを補償する回路が設けられ、この回路の作用により有機ＥＬ素子の輝度のばらつきが抑えられる。【０００５】
電流駆動型の駆動方式においてＴＦＴの特性のばらつきを補償する方式は、駆動用ＴＦＴに流れる電流の量を電流信号で制御する電流プログラム方式と、この電流の量を電圧信号で制御する電圧プログラム方式とに大別される。電流プログラム方式を用いれば閾値電圧と移動度のばらつきを補償することができ、電圧プログラム方式を用いれば閾値電圧のばらつきのみを補償することができる。【０００６】
ところが、電流プログラム方式には、第１に、非常に微少な量の電流を扱うので画素回路や駆動回路の設計が困難である、第２に、電流信号を設定する間に寄生容量の影響を受けやすいので大面積化が困難であるという問題がある。これに対して、電圧プログラム方式では、寄生容量などの影響は軽微であり、回路設計も比較的容易である。また、移動度のばらつきが電流量に与える影響は、閾値電圧のばらつきが電流量に与える影響よりも小さく、移動度のばらつきはＴＦＴ作製工程である程度抑えることができる。したがって、電圧プログラム方式を適用した表示装置でも、十分な表示品位が得ることができる。【０００７】
電流駆動型の駆動方式を適用した有機ＥＬディスプレイについては、従来から、以下に示す画素回路が知られている。図１１は、特許文献１に記載された画素回路の回路図である。図１１に示す画素回路９０は、駆動用ＴＦＴ９１、スイッチ用ＴＦＴ９２〜９４、コンデンサ９５、９６、および、有機ＥＬ素子９７（ＯＬＥＤ：Organic Light Emitting Diodeともいう）を備えている。画素回路９０に含まれるＴＦＴは、いずれもＰチャネル型である。【０００８】
画素回路９０では、電源配線Ｖｐ（電位はＶＤＤ）と共通陰極（ＧＮＤ）との間に、駆動用ＴＦＴ９１、スイッチ用ＴＦＴ９４および有機ＥＬ素子９７が、この順序で直列に設けられている。駆動用ＴＦＴ９１のゲート端子とデータ線Ｓｊとの間には、コンデンサ９５とスイッチ用ＴＦＴ９２がこの順序で直列に設けられている。駆動用ＴＦＴ９１のゲート端子とドレイン端子との間にはスイッチ用ＴＦＴ９３が設けられ、駆動用ＴＦＴ９１のゲート端子と電源配線Ｖｐとの間にはコンデンサ９６が設けられている。スイッチ用ＴＦＴ９２、９３、９４のゲート端子は、それぞれ、走査線Ｇｉ、オートゼロ線ＡＺｉおよび照明線ＩＬｉに接続されている。【０００９】
図１２は、画素回路９０に対するデータ書き込み時のタイミングチャートである。時刻ｔ０より前では、走査線Ｇｉとオートゼロ線ＡＺｉの電位はハイレベルに、照明線ＩＬｉの電位はローレベルに、データ線Ｓｊの電位は基準電位Ｖｓｔｄに制御される。時刻ｔ０において走査線Ｇｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ９２が導通状態に変化する。次に時刻ｔ１においてオートゼロ線ＡＺｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ９３が導通状態に変化する。これにより、駆動用ＴＦＴ９１のゲート端子とドレイン端子は同電位となる。【００１０】
次に時刻ｔ２において照明線ＩＬｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ９４が非導通状態に変化する。このとき、電源配線Ｖｐから駆動用ＴＦＴ９１とスイッチ用ＴＦＴ９３を経由して駆動用ＴＦＴ９１のゲート端子に電流が流れ込み、駆動用ＴＦＴ９１のゲート端子電位は駆動用ＴＦＴ９１が導通状態である間は上昇する。駆動用ＴＦＴ９１は、ゲート−ソース間電圧が閾値電圧Ｖｔｈ（負の値）になる（すなわち、ゲート端子電位が（ＶＤＤ＋Ｖｔｈ）になる）と、非導通状態に変化する。したがって、駆動用ＴＦＴ９１のゲート端子電位は（ＶＤＤ＋Ｖｔｈ）まで上昇する。【００１１】
次に時刻ｔ３においてオートゼロ線ＡＺｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ９３が非導通状態に変化する。このときコンデンサ９５には、駆動用ＴＦＴ９１のゲート端子とデータ線Ｓｊとの電位差（ＶＤＤ＋Ｖｔｈ−Ｖｓｔｄ）が保持される。【００１２】
次に時刻ｔ４においてデータ線Ｓｊの電位が基準電位Ｖｓｔｄからデータ電位Ｖｄａｔａに変化すると、駆動用ＴＦＴ９１のゲート端子電位は、同じ量（Ｖｄａｔａ−Ｖｓｔｄ）だけ変化して（ＶＤＤ＋Ｖｔｈ＋Ｖｄａｔａ−Ｖｓｔｄ）となる。次に時刻ｔ５において走査線Ｇｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ９２が非導通状態に変化する。このときコンデンサ９６には、駆動用ＴＦＴ９１のゲート−ソース間電圧（Ｖｔｈ＋Ｖｄａｔａ−Ｖｓｔｄ）が保持される。次に時刻ｔ６において、データ線Ｓｊの電位がデータ電位Ｖｄａｔａから基準電位Ｖｓｔｄに変化する。【００１３】
次に時刻ｔ７において照明線ＩＬｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ９４が導通状態に変化する。これにより、電源配線Ｖｐから駆動用ＴＦＴ９１とスイッチ用ＴＦＴ９４を経由して有機ＥＬ素子９７に電流が流れる。駆動用ＴＦＴ９１を流れる電流の量はゲート端子電位（ＶＤＤ＋Ｖｔｈ＋Ｖｄａｔａ−Ｖｓｔｄ）に応じて増減するが、閾値電圧Ｖｔｈが異なっていても電位差（Ｖｄａｔａ−Ｖｓｔｄ）が同じであれば電流量は同じである。したがって、閾値電圧Ｖｔｈの値にかかわらず、有機ＥＬ素子９７には電位Ｖｄａｔａに応じた量の電流が流れ、有機ＥＬ素子９７はデータ電位Ｖｄａｔａに応じた輝度で発光する。【００１４】
これ以外にも有機ＥＬディスプレイについては、閾値補正回路を画素回路の外部に設ける方法や、閾値補正期間を画素回路の選択期間よりも長くする方法が知られている。例えば、特許文献２には、駆動素子の電流能力を測定して画素回路の外部に設けたメモリに記憶し、パネルに供給する電圧を記憶した電流能力に応じて変化させる方法が記載されている（図１３を参照）。また、特許文献３には、閾値補正期間を選択期間よりも長くするために、カップリング容量の一端に初期電圧を与えるためのスイッチを設ける方法が記載されている。
【特許文献１】国際公開第９８／４８４０３号パンフレット
【特許文献２】日本国特開２００２−２７８５１３号公報
【特許文献３】日本国特開２００４−１３３２４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上述したように、図１１に示す画素回路９０を用いれば、駆動用ＴＦＴ９１の閾値電圧のばらつきを補償し、有機ＥＬ素子９７を所望の輝度で発光させることができる。しかしながら、この画素回路（以下、従来の画素回路という）には、以下に示す問題点がある。【００１６】
第１の問題点は、データ電圧の振幅を効率よく利用できないことである。従来の画素回路では、容量カップリングによるデータ書き込みが行われるので、画素回路の外部からあるデータ電圧を書き込んでも、オーバードライブ電圧として実際に駆動用ＴＦＴに印加される電圧は、そのＣｃ／（Ｃｃ＋Ｃｓ＋Ｃｇｓ）倍になる（ただし、Ｃｃはコンデンサ９５の容量、Ｃｓはコンデンサ９６の容量、Ｃｇｓは駆動用ＴＦＴ９１のゲート−ソース間容量）。このようにデータ電圧を効率よく利用できないので、データドライバ回路の消費電力が増大する。カップリング容量Ｃｃを極めて大きくすれば、データ電圧の振幅を効率よく利用できるが、そうすると画素回路の面積が増大する。また、高い精度で制御できない寄生容量Ｃｇｓが駆動電圧に影響を及ぼすことも問題となる。【００１７】
第２の問題点は、閾値補正の精度が低いことである。上述したように、実際の駆動電圧は外部から与えた電圧のＣｃ／（Ｃｃ＋Ｃｓ＋Ｃｇｓ）倍になるので、閾値補正の効果もＣｃ／（Ｃｃ＋Ｃｓ＋Ｃｇｓ）倍になる。このため、閾値電圧を完全に補正することは困難である。【００１８】
第３の問題点は、画素回路の規模が大きくなることである。上述したように、寄生容量対策としてカップリング容量Ｃｃを大きくすると、画素回路のレイアウトにおいてコンデンサ９５の占める面積が大きくなる。このため、光を基板下部から取り出すボトムエミッション構成の有機ＥＬディスプレイでは、開口率が低下する。また、回路面積の増大は製造時の歩留まり低下の要因になるので、画素回路の面積や素子数を削減する必要がある。【００１９】
第４の問題点は、製造時の検査が困難になることである。従来の画素回路では、駆動用ＴＦＴのゲート端子はコンデンサを介してデータ線に接続されているので、データ線経由で駆動用ＴＦＴの電流を検査することは困難である。このため、検査で歩留まりを向上させることが困難になる。【００２０】
第５の問題点は、閾値補正期間が短い時間に制限されることである。従来の画素回路では、画素回路の選択期間内に閾値補正とデータ書き込みを行う必要がある。閾値補正には、ダイオード接続された駆動素子のゲート−ソース間電圧が閾値電圧に十分に近づくまでの時間を必要とする。ところが、高精細の表示装置では、選択期間の長さは極めて短くなる。例えば、解像度がＶＧＡのパネルを６０フレーム／ｓで駆動した場合、選択期間は約３０μｓとなる。このような短時間のうちに閾値補正とデータ書き込みを完了することは困難である。【００２１】
特許文献２に記載された方法によれば、上記第３の問題点を解決できるが、各駆動素子の電流能力を記憶するメモリを設けるために周辺回路のコストやレイアウト面積が増大する。また、特許文献３に記載された方法によれば、上記第５の問題を解決できるが、初期電圧を与えるスイッチを設けるために画素回路の規模がさらに大きくなる。【００２２】
それ故に、本発明は、画素回路の規模を増大させずに、データ電圧の振幅を効率よく利用し、高い精度で閾値補正を行う表示装置を提供することを目的とする。
【課題を解決するための手段】
【００２３】
本発明の第１の局面は、電流駆動型の表示装置であって、
複数の走査線と複数のデータ線との各交差点に対応して配置され、それぞれが電気光学素子と、制御端子がスイッチング素子を介して前記データ線に接続された駆動素子とを含む複数の画素回路と、
前記走査線を用いて書き込み対象の画素回路を選択すると共に、選択された画素回路から前記駆動素子の閾値電圧に応じた電圧が前記データ線に出力されるように制御する走査信号出力回路と、
前記データ線に出力された電圧に基づき、表示データに対応したデータ電圧に前記閾値電圧に対応した補正電圧を加算または減算した電圧を前記データ線に印加する表示信号出力回路とを備える。【００２４】
本発明の第２の局面は、本発明の第１の局面において、
前記電気光学素子および前記駆動素子は、前記画素回路内で２本の電源配線間に直列に設けられており、
前記画素回路は、
前記駆動素子の制御端子と前記データ線とに接続された第１のスイッチング素子と、
前記駆動素子の制御端子と一方の導通端子との間に設けられた第２のスイッチング素子と、
前記電気光学素子および前記駆動素子と共に前記電源配線間に直列に設けられた第３のスイッチング素子と、
一端が前記駆動素子の制御端子に接続された容量とをさらに含むことを特徴とする。【００２５】
本発明の第３の局面は、本発明の第２の局面において、
前記走査信号出力回路は、書き込み対象の画素回路について、前記第１および第２のスイッチング素子を導通状態、前記第３のスイッチング素子を非導通状態に設定し、次に前記第２のスイッチング素子を非導通状態に変化させ、さらに前記第１のスイッチング素子を非導通状態、前記第３のスイッチング素子を導通状態に変化させる制御を行い、
前記表示信号出力回路は、前記第２のスイッチング素子が導通状態にあるときの前記データ線の電圧に基づき、前記第２のスイッチング素子が非導通状態に変化した後に、前記データ電圧に前記補正電圧を加算または減算した電圧を前記データ線に印加することを特徴とする。【００２６】
本発明の第４の局面は、本発明の第２の局面において、
前記駆動素子および前記第１〜第３のスイッチング素子は薄膜トランジスタであり、
前記第１および第３のスイッチング素子のうち一方はＰチャネル型、他方はＮチャネル型であり、両者の制御端子は共通の配線に接続されていることを特徴とする。【００２７】
本発明の第５の局面は、本発明の第２の局面において、
前記駆動素子および前記第１〜第３のスイッチング素子は薄膜トランジスタであり、
前記第２および第３のスイッチング素子のうち一方はＰチャネル型、他方はＮチャネル型であり、両者の制御端子は共通の配線に接続されていることを特徴とする。【００２８】
本発明の第６の局面は、本発明の第２の局面において、
前記駆動素子はＰチャネル型のエンハンスメント型トランジスタであり、
前記走査信号出力回路によって選択された画素回路は、前記電源配線の電圧のうち高いほうから前記駆動素子の閾値電圧に応じた電圧の絶対値を減算した電圧を前記データ線に出力することを特徴とする。【００２９】
本発明の第７の局面は、本発明の第２の局面において、
前記駆動素子はＮチャネル型のエンハンスメント型トランジスタであり、
前記走査信号出力回路によって選択された画素回路は、前記電源配線の電圧のうち低いほうに前記駆動素子の閾値電圧に応じた電圧の絶対値を加算した電圧を前記データ線に出力することを特徴とする。【００３０】
本発明の第８の局面は、本発明の第２の局面において、
前記表示信号出力回路は、前記第１のスイッチング素子の導通期間の一部において、前記データ線に所定の固定電圧を印加することを特徴とする。【００３１】
本発明の第９の局面は、本発明の第１の局面において、
前記表示信号出力回路は、複数のアナログバッファと、前記データ線ごとに設けられた複数の補正用容量および複数のスイッチ回路とを含み、
前記スイッチ回路は、前記補正用容量の一方の電極を前記データ線に接続し、他方の電極に所定の固定電圧を印加するか、前記補正用容量の一方の電極を前記アナログバッファを介して前記データ線に接続し、他方の電極に前記データ電圧を印加するかを切り替えることを特徴とする。【００３２】
本発明の第１０の局面は、本発明の第９の局面において、
前記アナログバッファは、複数の前記データ線ごとに設けられていることを特徴とする。【００３３】
本発明の第１１の局面は、複数の走査線と複数のデータ線との各交差点に対応して配置され、それぞれが電気光学素子と、制御端子がスイッチング素子を介して前記データ線に接続された駆動素子とを含む複数の画素回路を備えた表示装置の駆動方法であって、
前記走査線を用いて書き込み対象の画素回路を選択すると共に、選択された画素回路から前記駆動素子の閾値電圧に応じた電圧が前記データ線に出力されるように制御するステップと、
前記データ線に出力された電圧に基づき、表示データに対応したデータ電圧に前記閾値電圧に対応した補正電圧を加算または減算した電圧を前記データ線に印加するステップとを備える。
【発明の効果】
【００３４】
本発明の第１または第１１の局面によれば、選択された画素回路から駆動素子の閾値電圧に応じた電圧を読み出し、データ電圧に補正電圧（閾値電圧に対応した電圧）を加算または減算した電圧を駆動素子の制御端子に与えることができる。したがって、駆動素子の閾値電圧を検出して閾値電圧のばらつきを補償し、電気光学素子を所望の輝度で発光させることができる。また、閾値補正回路を画素回路の外部に設け、データ線を用いて閾値電圧を検出することにより、画素回路の規模や面積を縮小することができる。また、閾値電圧を電圧信号として検出することにより、電流信号を帰還する場合とは異なり電流電圧変換素子が不要になるので、補正効果のばらつきを抑えることができる。また、カップリング容量を介さずに駆動素子の制御端子に所望の電圧を与えられるので、データ電圧の振幅を有効に利用し、消費電力を低減することができる。【００３５】
本発明の第２の局面によれば、閾値補正に使用する容量を削減し、開口率と歩留まりを向上させ、消費電力を削減することができる。【００３６】
本発明の第３の局面によれば、画素回路の選択期間を閾値電圧を検知する期間と補正後のデータ電圧を書き込む期間とに分け、閾値電圧を読み出すための帰還線とデータを書き込むためのデータ線とを共通化することができる。【００３７】
本発明の第４または第５の局面によれば、第１〜第３のスイッチング素子の制御端子に接続される配線を共通化して配線数を減らし、画素の開口率をさらに高くすることができる。【００３８】
本発明の第６の局面によれば、Ｐチャネル型の駆動素子では閾値電圧の絶対値を減算した電圧を制御端子に与えれば閾値電圧のばらつきを補償できるので、選択された画素回路から出力された電圧を用いて駆動素子の閾値電圧のばらつきを補償することができる。【００３９】
本発明の第７の局面によれば、Ｎチャネル型の駆動素子では閾値電圧の絶対値を加算した電圧を制御端子に与えれば閾値電圧のばらつきを補償できるので、選択された画素回路から出力された電圧を用いて駆動素子の閾値電圧のばらつきを補償することができる。【００４０】
本発明の第８の局面によれば、駆動素子の制御端子に好適な固定電圧を与えることにより、駆動素子の閾値電圧に応じた電圧がデータ線に出力されるまでの時間を短縮することができる。したがって、閾値補正期間が短い場合でも、補正効果のばらつきを抑え、画質を向上させることができる。【００４１】
本発明の第９の局面によれば、表示信号出力回路は、データ線の電圧に「データ電圧と固定電圧の差」を加算した電圧をデータ線に印加することができる。したがって、固定電圧を好適に決定すれば、画素回路からデータ線に出力された電圧に基づき、データ電圧に補正電圧（駆動素子の閾値電圧に対応した電圧）を加算または減算した電圧をデータ線に印加することができる。また、この加算または減算を画素回路の外部で行うことにより、画素回路の規模を小さくすることができる。また、補正用容量とデータ線との間にアナログバッファを設けることにより、補正用容量に保持された電圧のカップリングによる減衰を抑え、高画質化を実現することができる。【００４２】
本発明の第１０の局面によれば、データ線ごとに配置するには回路規模が大きいアナログバッファを複数のデータ線ごとに配置し、高精細の表示パネルを実現することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１〜第３の実施形態に係る表示装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態に係る表示装置に含まれる画素回路と閾値補正回路の回路図である。
【図３】本発明の第１の実施形態に係る表示装置における画素回路に対するデータ書き込み時のタイミングチャートである。
【図４】ダイオード接続されたＴＦＴにおけるゲート−ソース間電圧の時間的変化の例を示す図である。
【図５Ａ】オフセットキャンセル機能を有するバッファの回路図である。
【図５Ｂ】図５Ａに示すバッファのタイミングチャートである。
【図５Ｃ】図５Ａに示すバッファの動作を説明するための図である。
【図５Ｄ】図５Ａに示すバッファの動作を説明するための図である。
【図６Ａ】本発明の第１の実施形態の第１変形例に係る表示装置に含まれる画素回路の回路図である。
【図６Ｂ】本発明の第１の実施形態の第２変形例に係る表示装置に含まれる画素回路の回路図である。
【図７】本発明の第２の実施形態に係る表示装置に含まれる画素回路と閾値補正回路の回路図である。
【図８】本発明の第２の実施形態に係る表示装置における画素回路に対するデータ書き込み時のタイミングチャートである。
【図９】本発明の第３の実施形態に係る表示装置に含まれる閾値補正回路の回路図である。
【図１０】本発明の第３の実施形態に係る表示装置における画素回路に対するデータ書き込み時のタイミングチャートである。
【図１１】従来の表示装置に含まれる画素回路の回路図である。
【図１２】図１１に示す画素回路に対するデータ書き込み時のタイミングチャートである。
【図１３】従来の表示装置の構成を示すブロック図である。
【符号の説明】
【００４４】
１…表示装置
２…表示制御回路
３…ゲートドライバ回路
４…ソースドライバ回路
５…シフトレジスタ
６…レジスタ
７…ラッチ
８…Ｄ／Ａ変換器
９、２０、５０、６０…閾値補正回路
Ａｉｊ、１０、１７、１８、４０…画素回路
１１、４１…駆動用ＴＦＴ
１２〜１４、４２〜４４…スイッチ用ＴＦＴ
１５、４５…有機ＥＬ素子
１６、２６、４６…コンデンサ
２１〜２５、６１…スイッチ
２７…アナログバッファ
【発明を実施するための最良の形態】
【００４５】
図１〜図１０を参照して、本発明の第１〜第３の実施形態に係る表示装置について説明する。以下に示す表示装置は、電気光学素子や複数のスイッチング素子を含む画素回路を備えている。画素回路に含まれるスイッチング素子は、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴやアモルファスシリコンＴＦＴなどで構成することができる。これらＴＦＴの構成や作成プロセスは公知であるため、ここではその説明を省略する。また、画素回路に含まれる電気光学素子は、有機ＥＬ素子であるとする。有機ＥＬ素子の構成も公知であるので、ここではその説明を省略する。以下、第１〜第３の実施形態に共通する表示装置の全体構成について説明し、その後に各実施形態に係る表示装置の画素回路と閾値補正回路について説明する。【００４６】
（表示装置の全体構成）
図１は、本発明の第１〜第３の実施形態に係る表示装置の構成を示すブロック図である。図１に示す表示装置１は、複数の画素回路Ａｉｊ（ｉは１以上ｎ以下の整数、ｊは１以上ｍ以下の整数）、表示制御回路２、ゲートドライバ回路３、および、ソースドライバ回路４を備えている。ゲートドライバ回路３は走査信号出力回路として機能し、ソースドライバ回路４は表示信号出力回路として機能する。【００４７】
表示装置１には、互いに平行な複数の走査線Ｇｉと、これに直交する互いに平行な複数のデータ線Ｓｊとが設けられる。画素回路Ａｉｊは、走査線Ｇｉとデータ線Ｓｊの各交差点に対応してマトリクス状に配置されている。また、走査線Ｇｉと平行に、互いに平行な複数の制御線Ｗｉ、Ｒｉが配置されている。走査線Ｇｉと制御線Ｗｉ、Ｒｉはゲートドライバ回路３に接続され、データ線Ｓｊはソースドライバ回路４に接続されている。さらに、画素回路Ａｉｊの配置領域には、図示しない電源配線Ｖｐと共通陰極Ｖｃｏｍが配置されている。なお、共通陰極Ｖｃｏｍに代えて、陰極配線ＣＡｉを配置してもよい。【００４８】
表示制御回路２は、ゲートドライバ回路３に対してタイミング信号ＯＥ、スタートパルスＹＩおよびクロックＹＣＫを出力し、ソースドライバ回路４に対してスタートパルスＳＰ、クロックＣＬＫ、表示データＤＡ、および、ラッチパルスＬＰを出力する。また、表示制御回路２は、ソースドライバ回路４の制御線ＳＣＡＮ１〜ＳＣＡＮ３の電位を制御する。【００４９】
ゲートドライバ回路３は、シフトレジスタ回路、論理演算回路およびバッファ（いずれも図示せず）を含んでいる。シフトレジスタ回路は、クロックＹＣＫに同期してスタートパルスＹＩを順次転送する。論理演算回路は、シフトレジスタ回路の各段から出力されたパルスとタイミング信号ＯＥとの間で論理演算を行う。論理演算回路の出力は、バッファを経由して、対応する走査線Ｇｉと制御線Ｗｉ、Ｒｉに与えられる。１本の走査線Ｇｉにはｍ個の画素回路Ａｉｊが接続されており、画素回路Ａｉｊは走査線Ｇｉを用いてｍ個ずつ一括して選択される。【００５０】
ソースドライバ回路４は、ｍビットのシフトレジスタ５、レジスタ６、ラッチ７、ｍ個のＤ／Ａ変換器８、および、ｍ個の閾値補正回路９を含み、１行分の画素回路Ａｉｊにデータを同じタイミングで送信する線順次走査を行う。より詳細には、シフトレジスタ５は、縦続接続されたｍ個のレジスタを有し、初段のレジスタに供給されたスタートパルスＳＰをクロックＣＬＫに同期して転送し、各段のレジスタからタイミングパルスＤＬＰを出力する。タイミングパルスＤＬＰの出力タイミングに合わせて、レジスタ６には表示データＤＡが供給される。レジスタ６は、タイミングパルスＤＬＰに従い、表示データＤＡを記憶する。レジスタ６に１行分の表示データＤＡが記憶されると、表示制御回路２はラッチ７に対してラッチパルスＬＰを出力する。ラッチ７は、ラッチパルスＬＰを受け取ると、レジスタ６に記憶された表示データを保持する。【００５１】
Ｄ／Ａ変換器８と閾値補正回路９は、データ線Ｓｊに対応して設けられる。Ｄ／Ａ変換器８は、ラッチ７に保持された表示データをアナログ信号電圧に変換し、対応する閾値補正回路９に出力する。閾値補正回路９は、ゲートドライバ回路３によって選択された画素回路Ａｉｊから出力された電圧（駆動用ＴＦＴの閾値電圧に応じた電圧）をデータ線Ｓｊ経由で受け取り、当該電圧に基づき、Ｄ／Ａ変換器８の出力電圧に駆動用ＴＦＴの閾値電圧に対応した補正電圧を加算または減算した電圧をデータ線Ｓｊに印加する。閾値補正回路９の作用により、画素回路Ａｉｊに含まれる駆動用ＴＦＴの閾値電圧のばらつきを補償することができる（詳細は後述）。【００５２】
なお、ソースドライバ回路４は、線順次走査に代えて、各画素回路に１つずつ順にデータを送信する点順次走査を行ってもよい。点順次走査を行うときには、ある走査線Ｇｉが選択されている間、データ線Ｓｊの電圧はデータ線Ｓｊの容量によって保持される。点順次走査を行うソースドライバ回路の構成は公知であるので、ここでは説明を省略する。【００５３】
（第１の実施形態）
図２は、本発明の第１の実施形態に係る表示装置に含まれる画素回路と閾値補正回路の回路図である。図２に示す画素回路１０と閾値補正回路２０は、図１では画素回路Ａｉｊと閾値補正回路９に相当する。図２に示すように、画素回路１０は、駆動用ＴＦＴ１１、スイッチ用ＴＦＴ１２〜１４、有機ＥＬ素子１５、および、コンデンサ１６を備えている。駆動用ＴＦＴ１１はＰチャネル型のエンハンスメント型、スイッチ用ＴＦＴ１２、１３はＮチャネル型、スイッチ用ＴＦＴ１４はＰチャネル型である。【００５４】
画素回路１０は、電源配線Ｖｐ、共通陰極Ｖｃｏｍ、走査線Ｇｉ、制御線Ｗｉ、Ｒｉ、および、データ線Ｓｊに接続されている。以下、電源配線Ｖｐの電位をＶＤＤ、共通陰極Ｖｃｏｍの電位をＶＳＳ（ただし、ＶＤＤ＞ＶＳＳ）とする。共通陰極Ｖｃｏｍは、表示装置内のすべての有機ＥＬ素子１５の共通電極となる。【００５５】
画素回路１０では、電源配線Ｖｐと共通陰極Ｖｃｏｍとの間に、電源配線Ｖｐ側から順に、駆動用ＴＦＴ１１、スイッチ用ＴＦＴ１４および有機ＥＬ素子１５が直列に設けられている。駆動用ＴＦＴ１１のゲート端子とデータ線Ｓｊとの間には、スイッチ用ＴＦＴ１２が設けられている。駆動用ＴＦＴ１１のゲート端子とドレイン端子との間にはスイッチ用ＴＦＴ１３が設けられ、駆動用ＴＦＴ１１のゲート端子と電源配線Ｖｐとの間にはコンデンサ１６が設けられている。スイッチ用ＴＦＴ１２〜１４のゲート端子は、それぞれ、走査線Ｇｉ、制御線Ｗｉおよび制御線Ｒｉに接続されている。走査線Ｇｉおよび制御線Ｗｉ、Ｒｉの電位はゲートドライバ回路３によって制御され、データ線Ｓｊの電位はソースドライバ回路４によって制御される。以下、駆動用ＴＦＴ１１のゲート端子が接続される節点をＡという。【００５６】
閾値補正回路２０は、スイッチ２１〜２５、コンデンサ２６、および、アナログバッファ２７を備え、データ線Ｓｊに接続されている。スイッチ２１〜２５はいずれもＮチャネル型のトランジスタであり、アナログバッファ２７はボルテージホロワ回路（ユニティゲインアンプ）である。【００５７】
コンデンサ２６の一方の電極（図２で右側に描かれた電極）が接続される節点をＢ、他方の電極が接続される節点をＣという。スイッチ２１はデータ線Ｓｊと節点Ｃとの間に設けられ、スイッチ２２は節点Ｂと電源配線Ｖｐとの間に設けられている。スイッチ２３の一端は節点Ｂに接続され、節点Ｃとデータ線Ｓｊとの間には、節点Ｃ側から順に、アナログバッファ２７とスイッチ２４が直列に設けられている。スイッチ２５の一端は、データ線Ｓｊに接続されている。【００５８】
スイッチ２３の他端にはＤ／Ａ変換器８から出力されたデータ電圧Ｖｄａｔａが与えられ、スイッチ２５の他端には初期電圧Ｖｒｅｓｅｔ（詳細は後述）が与えられる。スイッチ２１、２２のゲート端子は制御線ＳＣＡＮ２に接続され、スイッチ２３、２４のゲート端子は制御線ＳＣＡＮ１に接続され、スイッチ２５のゲート端子は制御線ＳＣＡＮ３に接続されている。【００５９】
以下、駆動用ＴＦＴ１１の閾値電圧をＶｔｈ（負の値）とする。後述するように、コンデンサ２６は、駆動用ＴＦＴ１１の閾値電圧Ｖｔｈに対応した補正電圧Ｖｘを保持する補正用容量として機能する。また、スイッチ２１〜２４は、コンデンサ２６の一方の電極をデータ線Ｓｊに接続し、他方の電極に固定電圧ＶＤＤを印加するか、コンデンサ２６の一方の電極をアナログバッファ２７を介してデータ線Ｓｊに接続し、他方の電極にデータ電圧Ｖｄａｔａを印加するかを切り替えるスイッチ回路として機能する。【００６０】
図３は、画素回路１０に対するデータ書き込み時のタイミングチャートである。以下、図３を参照して、走査線Ｇｉとデータ線Ｓｊに接続された画素回路１０にデータ電圧Ｖｄａｔａを書き込むときの動作を説明する。図３では、時刻ｔ０から時刻ｔ４までが画素回路１０の選択期間となる。時刻ｔ２より前では、駆動用ＴＦＴ１１の閾値電圧を検知する処理が行われ、時刻ｔ２より後では、補正後のデータ電圧を書き込む処理が行われる。【００６１】
時刻ｔ０より前では、走査線Ｇｉと制御線Ｗｉ、Ｒｉの電位はローレベルに制御されており、スイッチ用ＴＦＴ１２、１３は非導通状態、スイッチ用ＴＦＴ１４は導通状態にある。このとき駆動用ＴＦＴ１１は導通状態にあり、電源配線Ｖｐから駆動用ＴＦＴ１１とスイッチ用ＴＦＴ１４を経由して有機ＥＬ素子１５に電流が流れ、有機ＥＬ素子１５は発光する。【００６２】
時刻ｔ０において走査線Ｇｉと制御線Ｒｉ、Ｗｉ、ＳＣＡＮ３の電位がハイレベルに変化すると、スイッチ用ＴＦＴ１２、１３およびスイッチ２５は導通状態に変化し、スイッチ用ＴＦＴ１４は非導通状態に変化する。これにより、データ線Ｓｊには初期電圧Ｖｒｅｓｅｔが印加され、データ線Ｓｊと節点Ａの電位はＶｒｅｓｅｔとなる。時刻ｔ０以降、駆動用ＴＦＴ１１を通過した電流は、スイッチ用ＴＦＴ１３経由で接点Ａに流れ込む。【００６３】
次に時刻ｔ１において制御線ＳＣＡＮ３の電位がローレベルに変化すると、スイッチ２５は非導通状態に変化する。時刻ｔ１以降も、駆動用ＴＦＴ１１を通過した電流は、スイッチ用ＴＦＴ１３経由で節点Ａに流れ込み、節点Ａの電位（駆動用ＴＦＴ１１のゲート端子電位）は駆動用ＴＦＴ１１が導通状態にある間は上昇する。このときスイッチ用ＴＦＴ１２は導通状態にあるので、データ線Ｓｊの電位は節点Ａの電位に等しい。【００６４】
時刻ｔ０から時刻ｔ２までの間、制御線ＳＣＡＮ１の電位はローレベルに、制御線ＳＣＡＮ２の電位はハイレベルに制御される。このため、スイッチ２１、２２は導通状態、スイッチ２３、２４は非導通状態となり、節点Ｂは電源配線Ｖｐに、節点Ｃはデータ線Ｓｊに接続される。したがって、このとき節点Ｂの電位はＶＤＤであり、節点Ｃの電位は節点Ａおよびデータ線Ｓｊの電位に等しい。【００６５】
次に時刻ｔ２において制御線Ｗｉ、ＳＣＡＮ２の電位がローレベルに変化すると、スイッチ用ＴＦＴ１３およびスイッチ２１、２２は非導通状態に変化する。時刻ｔ２における節点Ａの電位を（ＶＤＤ＋Ｖｘ）（ただし、Ｖｘは負の値で、Ｖｘの絶対値はＶｔｈの絶対値よりも大きい）とする。時刻ｔ２では接点Ｃの電位も（ＶＤＤ＋Ｖｘ）であるので、時刻ｔ２においてスイッチ２１、２２が非導通状態に変化すると、コンデンサ２６には電圧Ｖｘが保持される。【００６６】
上述したように、節点Ａの電位は、駆動用ＴＦＴ１１が導通状態にある間は上昇する。したがって、十分な時間があれば、節点Ａの電位は、駆動用ＴＦＴ１１のゲート−ソース間電圧が閾値電圧Ｖｔｈ（負の値）になるまで上昇し、最終的には（ＶＤＤ＋Ｖｔｈ）に到達する。時刻ｔ２における節点Ａの電位（ＶＤＤ＋Ｖｘ）は、（ＶＤＤ＋Ｖｔｈ）よりも低い。また、電圧Ｖｘは閾値電圧Ｖｔｈに応じて変化し、電圧Ｖｘの絶対値は閾値電圧Ｖｔｈの絶対値が大きいほど大きい。【００６７】
次に時刻ｔ３において制御線ＳＣＡＮ１の電位がハイレベルに変化すると、スイッチ２３、２４は導通状態に変化する。時刻ｔ３以降、節点ＢにはＤ／Ａ変換器８から出力されたデータ電圧Ｖｄａｔａが印加され、節点Ｃはアナログバッファ２７を介してデータ線Ｓｊに接続される。コンデンサ２６が電圧Ｖｘを保持している間に節点Ｂの電位がＶＤＤからＶｄａｔａに変化すると、節点Ｃの電位も同じ量（Ｖｄａｔａ−ＶＤＤ）だけ変化して（ＶＤＤ＋Ｖｘ）＋（Ｖｄａｔａ−ＶＤＤ）＝（Ｖｄａｔａ＋Ｖｘ）となる。【００６８】
このときスイッチ２４は導通状態にあり、アナログバッファ２７の入力電圧と出力電圧は等しいので、データ線Ｓｊの電位は節点Ｃと同じく（Ｖｄａｔａ＋Ｖｘ）となる。また、このときスイッチ用ＴＦＴ１２も導通状態にあるので、節点Ａの電位もデータ線Ｓｊと同じく（Ｖｄａｔａ＋Ｖｘ）となる。【００６９】
次に時刻ｔ４において走査線Ｇｉおよび制御線Ｒｉ、ＳＣＡＮ１の電位がローレベルに変化すると、スイッチ用ＴＦＴ１２およびスイッチ２３、２４は非導通状態、スイッチ用ＴＦＴ１４は導通状態に変化する。このときコンデンサ１６には、駆動用ＴＦＴ１１のゲート−ソース間電圧（ＶＤＤ−Ｖｄａｔａ−Ｖｘ）が保持される。なお、制御線Ｒｉに与えられるオン電位（ローレベル電位）は、スイッチ用ＴＦＴ１４が線形領域で動作するように決定される。【００７０】
時刻ｔ４以降、コンデンサ１６に保持された電圧は変化しないので、節点Ａの電位は（Ｖｄａｔａ＋Ｖｘ）のままである。したがって、時刻ｔ４以降、次に制御線Ｒｉの電位がハイレベルとなるまで、電源配線Ｖｐから駆動用ＴＦＴ１１とスイッチ用ＴＦＴ１４を経由して有機ＥＬ素子１５に電流が流れ、有機ＥＬ素子１５は発光する。このとき駆動用ＴＦＴ１１を流れる電流の量は節点Ａの電位（Ｖｄａｔａ＋Ｖｘ）に応じて増減するが、以下に示すように、閾値電圧Ｖｔｈが異なっていても電位Ｖｄａｔａが同じであれば電流量を同じにすることができる。【００７１】
駆動用ＴＦＴ１１を飽和領域で動作させたとき、ドレイン−ソース間を流れる電流ＩELは、チャネル長変調効果を無視すれば、次式（１）で与えられる。
ＩEL＝−１／２・Ｗ／Ｌ・Ｃｏｘ・μ（Ｖｇ−ＶＤＤ−Ｖｔｈ）2   …（１）
ただし、上式（１）において、Ｗ／Ｌは駆動用ＴＦＴ１１のアスペクト比、Ｃｏｘはゲート容量、μは移動度、Ｖｇはゲート端子電位（節点Ａの電位）である。【００７２】
式（１）に示す電流ＩELは、一般には、閾値電圧Ｖｔｈに応じて変動する。本実施形態に係る表示装置では、ゲート端子電位Ｖｇが（Ｖｄａｔａ＋Ｖｘ）となるので、電流ＩELは次式（２）に示すようになる。
ＩEL＝−１／２・Ｗ／Ｌ・Ｃｏｘ・μ｛Ｖｄａｔａ−ＶＤＤ＋（Ｖｘ−Ｖｔｈ）｝2
…（２）
式（２）において電圧Ｖｘが閾値電圧Ｖｔｈに一致すれば、電流ＩELは閾値電圧Ｖｔｈには依存しない。また、電圧Ｖｘが閾値電圧Ｖｔｈに一致しなくても、両者の差が一定であれば、電流ＩELは閾値電圧Ｖｔｈには依存しない。【００７３】
本実施形態に係る表示装置では、２つのＴＦＴ間で電圧Ｖｘの差が閾値電圧Ｖｔｈの差とほぼ同じになるように、閾値補正期間（時刻ｔ１から時刻ｔ２までの期間）の長さや初期電圧Ｖｒｅｓｅｔのレベルが決定される。このため、式（２）に含まれる電圧差（Ｖｘ−Ｖｔｈ）はほぼ一定になる。したがって、閾値電圧Ｖｔｈの値にかかわらず、有機ＥＬ素子１５にはデータ電圧Ｖｄａｔａに応じた量の電流が流れ、有機ＥＬ素子１５はデータ電圧Ｖｄａｔａに応じた輝度で発光する。本実施形態に係る表示装置では、閾値補正は画素回路１０の外部に設けられた閾値補正回路２０によって行われるが、閾値補正回路２０には複雑な論理回路やメモリなどを設ける必要がない。【００７４】
ここで、初期電圧Ｖｒｅｓｅｔについて説明する。図３に示す時刻ｔ０でスイッチ用ＴＦＴ１３が導通状態になると、駆動用ＴＦＴ１１はダイオード接続された状態になる。従来の有機ＥＬディスプレイでは、駆動用ＴＦＴがダイオード接続されてから、駆動用ＴＦＴのゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに十分に近づくまでの期間が、閾値補正期間となる。電圧Ｖｇｓが閾値電圧Ｖｔｈに十分に近づけば、２つの駆動用ＴＦＴ間の閾値電圧の差を検出できるからである。【００７５】
ところが、高精細の表示装置では、画素回路の選択期間が短く、選択期間内に電圧Ｖｇｓを閾値電圧Ｖｔｈに十分に近づけられないことがある。特に、本実施形態に係る表示装置では、駆動用ＴＦＴ１１の閾値電圧Ｖｔｈを検知するときに、コンデンサ２６とデータ線Ｓｊの寄生容量を充電する必要があるので、選択期間内に閾値電圧を検知する処理と補正後のデータ電圧を書き込む処理を行うためには工夫が必要である。【００７６】
そこで、本実施形態に係る表示装置では、補正後のデータ電圧を書き込む処理を開始する前に閾値電圧Ｖｔｈのばらつきを検知するために、スイッチ２５の作用によりデータ線Ｓｊに固定の初期電圧Ｖｒｅｓｅｔが与えられる。これにより、駆動用ＴＦＴ１１の閾値電圧Ｖｔｈに応じた電圧（ＶＤＤ＋Ｖｘ）がデータ線Ｓｊに出力されるまでの時間を短縮することができる。したがって、閾値補正期間が短い場合でも、補正効果のばらつきを抑え、画質を向上させることができる。【００７７】
初期電圧Ｖｒｅｓｅｔは、閾値補正期間の長さや閾値補正に要求される精度などに基づき決定される。スイッチ用ＴＦＴ１３が導通状態にあり、駆動用ＴＦＴ１１がダイオード接続されているとき、駆動用ＴＦＴ１１の電流バランスに関して次式（３）が成立する。
【数１】
2008108024.tif 000003
ただし、式（３）において、ｋは定数、Ｃは保持容量と信号線容量の和である。【００７８】
この微分方程式を解くと、次式（４）が得られる。
【数２】
2008108024.tif 000004
ただし、式（４）において、Ｖｇｓ０は電圧Ｖｇｓの初期値である。【００７９】
閾値電圧がΔＶｔｈだけ異なる２つのＴＦＴを考えたとき、所定時間経過後に２つのＴＦＴ間で電圧Ｖｇｓの差がΔＶｔｈに近ければ、各ＴＦＴの閾値電圧を検出できたと言える。電圧Ｖｇｓの差は、次式（５）で与えられる。
【数３】
2008108024.tif 000005
したがって、許容時間内に式（５）に示すΔＶｇｓ（ｔ）がΔＶｔｈに十分に近づくように電圧Ｖｇｓの初期値Ｖｇｓ０を決定し、それに応じて初期電圧Ｖｒｅｓｅｔを求めればよい。【００８０】
図４は、ダイオード接続された駆動用ＴＦＴのゲート−ソース間電圧Ｖｇｓの時間的変化の例を示す図である。図４には、閾値電圧が異なる２つのＴＦＴ（Ｖｔｈ＝−０．８ＶとＶｔｈ＝−１．０Ｖ）に対して、２種類の初期電圧Ｖｇｓ０（Ｖｇｓ０＝−５ＶとＶｇｓ０＝−１．５Ｖ）を与えたときの結果が記載されている。【００８１】
２つのＴＦＴに対して初期電圧Ｖｇｓ０を与え、３０μｓ経過後の電圧Ｖｇｓを比較する。Ｖｇｓ０＝−５Ｖの場合には、３０μｓ後に、２つの電圧はそれぞれの最終値（−０．８Ｖと−１．０Ｖ）から離れているが、両者の差は既に最終値（０．２Ｖ）にほぼ等しくなっている。これに対して、Ｖｇｓ０＝−１．５Ｖの場合には、３０μｓ後に、２つの電圧はそれぞれの最終値に接近しているが、両者の差は依然として最終値から離れている。【００８２】
このように、初期電圧Ｖｇｓ０の絶対値が大きいほど、電圧Ｖｇｓの差は速く増大するので、閾値補正期間を短くすることができる。したがって、高い精度で閾値補正を行うためには、初期電圧Ｖｇｓ０の絶対値を大きくすることが好ましい。一方、初期電圧Ｖｇｓ０の絶対値を大きくすると、データ線Ｓｊとコンデンサ２６の充放電によって消費電力が増加する。したがって、プロセスによる閾値電圧のばらつきの程度や仕様を考慮して、初期電圧Ｖｒｅｓｅｔを決定すればよい。【００８３】
次に、アナログバッファ２７について説明する。データ線Ｓｊの容量がコンデンサ２６の容量と比べて無視できる程度に小さい場合には、閾値補正回路２０にアナログバッファ２７を設ける必要はない。一方、数インチ以上の表示パネルでは、データ線Ｓｊの容量は数ｐＦ以上になる場合が多いので、このような場合にはアナログバッファ２７を設ける必要がある。この場合、アナログバッファ２７としてボルテージホロワ回路（ユニティゲインアンプ）を用いれば、回路規模の増大を最小限に抑えながら駆動能力を高めることができる。【００８４】
また、アナログバッファ２７に一般的な差動増幅器を用いた場合、差動対を形成するトランジスタの特性がばらつき、アナログバッファ２７の特性がばらつくことがある。このようなばらつきが発生すると、表示画面には筋状のむらが現れ、表示品位が低下する。そこで、この不具合を防止するためには、アナログバッファ２７を表示パネル上に形成せずに、表示パネル外の周辺ＩＣに内蔵すればよい。周辺ＩＣに内蔵される回路は、典型的には単結晶シリコンによるトランジスタで形成される。したがって、周辺ＩＣに内蔵すれば、特性のばらつきが極めて小さいアナログバッファ２７を得ることができる。【００８５】
また、上記の不具合を防止するために、アナログバッファ２７として、オフセットキャンセル機能を有するバッファ（図５Ａ〜図５Ｄを参照）を用いてもよい。図５Ａに示すバッファでは、差動増幅器３１の正側入力端子、負側入力端子および出力端子は、それぞれ、バッファの入力端子、コンデンサ３２の一方の電極、および、バッファの出力端子に接続されている。コンデンサ３２の他方の電極とバッファの入力端子との間には、スイッチ３３が設けられている。差動増幅器３１の負側入力端子と出力端子との間には、スイッチ３４が設けられている。コンデンサ３２の他方の電極と差動増幅器３１の出力端子との間には、スイッチ３５が設けられている。スイッチ３３、３４は制御信号ＳＣ＿Ａによって制御され、スイッチ３５は制御信号ＳＣ＿Ｂによって制御される。【００８６】
制御信号ＳＣ＿Ａ、ＳＣ＿Ｂは、図５Ｂに示すように排他的にスイッチを導通状態にするレベル（ここでは、ハイレベルとする）になる。制御信号ＳＣ＿Ａがハイレベルである間（図５Ｃを参照）、スイッチ３３、３４は導通状態、スイッチ３５は非導通状態となる。このとき、差動増幅器３１の正側入力端子と負側入力端子の間には、差動増幅器３１のオフセット電圧Ｖｏｆｆが現れる。オフセット電圧Ｖｏｆｆは、コンデンサ３２に保持される。【００８７】
制御信号ＳＣ＿Ｂがハイレベルである間（図５Ｄを参照）、スイッチ３３、３４は非導通状態、スイッチ３５は導通状態となる。これに伴い、差動増幅器３１の負側入力電圧はオフセット電圧Ｖｏｆｆだけ変化し、差動増幅器３１の出力電圧（バッファの出力電圧）も同じ量だけ変化して入力電圧Ｖｉｎに等しくなる。このように、図５Ａに示すバッファを用いれば、差動増幅器３１のオフセット電圧をキャンセルすることができる。なお、オフセットキャンセル機能を有するバッファを表示パネル外の周辺ＩＣに内蔵してもよい。【００８８】
以下、本実施形態に係る表示装置の効果を説明する。本実施形態に係る表示装置によれば、ゲートドライバ回路３によって選択された画素回路１０から駆動用ＴＦＴ１１の閾値電圧Ｖｔｈに応じた電圧（ＶＤＤ＋Ｖｘ）を読み出し、データ電圧Ｖｄａｔａに補正電圧Ｖｘ（閾値電圧Ｖｔｈに対応した電圧）を加算した電圧（Ｖｄａｔａ＋Ｖｘ）を駆動用ＴＦＴ１１のゲート端子に与えることができる。一般に、Ｐチャネル型の駆動用ＴＦＴでは、閾値電圧の絶対値を減算した電圧をゲート端子に与えれば、閾値電圧のばらつきを補償することができる。したがって、本実施形態に係る表示装置によれば、駆動用ＴＦＴ１１の閾値電圧を検出して閾値電圧のばらつきを補償し、有機ＥＬ素子１５を所望の輝度で発光させることができる。【００８９】
また、閾値補正回路２０を画素回路の外部に設け、データ線Ｓｊを用いて閾値電圧を検出することにより、画素回路１０の規模や面積を縮小することができる。また、閾値電圧を電圧信号として検出することにより、電流信号を帰還する場合とは異なり電流電圧変換素子が不要になるので、補正効果のばらつきを抑えることができる。また、閾値電圧に対応した補正電圧Ｖｘをそのままデータ電圧Ｖｄａｔａに加算することにより、高い精度で閾値補正を行うことができる。また、カップリング容量を介さずに駆動用ＴＦＴ１１のゲート端子に所望の電圧を与えられるので、データ電圧Ｖｄａｔａの振幅を有効に利用し、消費電力を低減することができる。また、データ線Ｓｊと駆動用ＴＦＴ１１との間に容量が設けられていないので、駆動用ＴＦＴ１１を容易に検査することができる。駆動用ＴＦＴ１１を検査するときには、電源配線Ｖｐから駆動用ＴＦＴ１１のドレイン端子とゲート端子を経由してデータ線Ｓｊに電流を流せばよい。【００９０】
なお、本実施形態に係る表示装置は、画素回路１０に代えて、図６Ａや図６Ｂに示す画素回路を備えていてもよい。図６Ａに示す画素回路１７は、画素回路１０に対して、スイッチ用ＴＦＴ１４を走査線Ｇｉに接続し、走査線Ｇｉと制御線Ｒｉを共通化する変更を施したものである。画素回路１７では、スイッチ用ＴＦＴ１２、１４は排他的に導通状態となる。また、図６Ｂに示す画素回路１８は、画素回路１０に対して、スイッチ用ＴＦＴ１３を制御線Ｒｉに接続し、制御線Ｒｉと制御線Ｗｉを共通化する変更を施したものである。画素回路１８では、スイッチ用ＴＦＴ１３、１４は排他的に導通状態となる。【００９１】
これら変形例に係る表示装置は、画素回路１０を備えた表示装置と同様に動作し、同様の効果を奏する。これに加えて、スイッチ用ＴＦＴ１２〜１４の制御端子に接続される配線を共通化して配線数を３本から２本に減らし、画素の開口率をさらに高くして、画面を明るくすることができる。【００９２】
（第２の実施形態）
図７は、本発明の第２の実施形態に係る表示装置に含まれる画素回路と閾値補正回路の回路図である。図７に示す画素回路４０と閾値補正回路５０は、図１では画素回路Ａｉｊと閾値補正回路９に相当する。図７に示すように、画素回路４０は、駆動用ＴＦＴ４１、スイッチ用ＴＦＴ４２〜４４、有機ＥＬ素子４５、および、コンデンサ４６を備えている。駆動用ＴＦＴ４１はＮチャネル型のエンハンスメント型、スイッチ用ＴＦＴ４２〜４４はＮチャネル型である。【００９３】
画素回路４０では、電源配線Ｖｐと共通陰極Ｖｃｏｍとの間に、電源配線Ｖｐ側から順に、有機ＥＬ素子４５、スイッチ用ＴＦＴ４４および駆動用ＴＦＴ４１が直列に設けられている。駆動用ＴＦＴ４１のゲート端子とデータ線Ｓｊとの間には、スイッチ用ＴＦＴ４２が設けられている。駆動用ＴＦＴ４１のゲート端子とドレイン端子との間にはスイッチ用ＴＦＴ４３が設けられ、駆動用ＴＦＴ４１のゲート端子と共通陰極Ｖｃｏｍとの間にはコンデンサ４６が設けられている。スイッチ用ＴＦＴ４２〜４４のゲート端子は、それぞれ、走査線Ｇｉおよび制御線Ｗｉ、Ｒｉに接続されている。【００９４】
閾値補正回路５０は、第１の実施形態に係る閾値補正回路２０と同じ構造を有する。ただし、閾値補正回路５０では、スイッチ２２は、接点Ｂと共通陰極Ｖｃｏｍの間に設けられている。それ以外の点では、閾値補正回路５０は閾値補正回路２０と同じである。【００９５】
図８は、画素回路４０に対するデータ書き込み時のタイミングチャートである。本実施形態に係る表示装置は、第１の実施形態に係る表示装置と同様に動作し、同様の効果を奏する。なお、一般に、Ｎチャネル型の駆動用ＴＦＴでは、閾値電圧の絶対値を加算した電圧をゲート端子に与えれば、閾値電圧のばらつきを補償することができる。また、本実施形態についても、第１の実施形態と同様に、スイッチ用ＴＦＴ４２〜４４の制御端子に接続される配線を共通化した変形例を構成することができる。【００９６】
このように駆動用ＴＦＴ４１とスイッチ用ＴＦＴ４２〜４４をすべてＮチャネル型とした画素回路４０は、アモルファスシリコンを用いた表示パネルに適用できる。【００９７】
（第３の実施形態）
第１および第２の実施形態に係る表示装置では、アナログバッファ２７はデータ線Ｓｊごとに設けられている。ところが、例えば２インチＱＶＧＡフルカラーパネル（ＲＧＢサブ画素を備える）では、サブ画素のピッチは約４２μｍとなる。駆動用ＴＦＴの閾値電圧に応じた補正電圧Ｖｘを保持するコンデンサ２６はこのピッチで配置できるが、高性能のアナログバッファ２７はこのピッチで配置できないことがある。そこで、第３の実施形態では、アナログバッファ２７の数を減らした表示装置について説明する。【００９８】
図９は、本発明の第３の実施形態に係る表示装置に含まれる閾値補正回路の回路図である。図９に示す閾値補正回路６０ｒ、６０ｇ、６０ｂは、図１では閾値補正回路９に相当する。また、図９に示すデータ線Ｓｊ＿Ｒ、Ｓｊ＿Ｇ、Ｓｊ＿Ｂは、図１ではデータ線Ｓｊに相当する。【００９９】
図９に示すように、アナログバッファ２７は、３本のデータ線Ｓｊ＿Ｒ、Ｓｊ＿Ｇ、Ｓｊ＿Ｂに対応して設けられている。閾値補正回路６０ｒは、第１の実施形態に係る閾値補正回路２０（図２）に、アナログバッファ２７を共有する機能を追加したものである。具体的には、閾値補正回路６０ｒには、コンデンサ２６の一方の電極（図９で上側に描かれた電極）とアナログバッファ２７の入力端子との間にスイッチ６１が設けられている。また、スイッチ２３、２４、６１のゲート端子は、制御線ＳＣＡＮ１＿Ｒに接続されている。閾値補正回路６０ｇ、６０ｂの構成も、これと同様である。【０１００】
図１０は、本実施形態に係る表示装置における画素回路に対するデータ書き込み時のタイミングチャートである。以下、図１０を参照して、走査線Ｇｉとデータ線Ｓｊ＿Ｒ、Ｓｊ＿Ｇ、Ｓｊ＿Ｂに接続された３個の画素回路にデータを書き込むときの動作を説明する。図１０では、時刻ｔ０から時刻ｔ４までが３個の画素回路の選択期間となる。時刻ｔ２より前では、３個の画素回路の駆動用ＴＦＴの閾値電圧を並列に検知する処理が行われ、時刻ｔ２より後では、３個の画素回路に対して順に補正後のデータ電圧を書き込む処理が行われる。なお、ここでは、表示装置は図６Ｂに示す画素回路１８を備えることとしたが、画素回路の種類は任意でよい。【０１０１】
時刻ｔ０より前では、走査線Ｇｉと制御線Ｒｉの電位はローレベルに制御されている。時刻ｔ０において走査線Ｇｉと制御線Ｒｉ、ＳＣＡＮ３の電位がハイレベルに変化すると、データ線Ｓｊ＿Ｒ、Ｓｊ＿Ｇ、Ｓｊ＿Ｂの電位と、３個の画素回路の駆動用ＴＦＴのゲート端子電位はＶｒｅｓｅｔとなる。【０１０２】
次に時刻ｔ１において制御線ＳＣＡＮ３の電位がローレベルに変化すると、データ線Ｓｊ＿Ｒ、Ｓｊ＿Ｇ、Ｓｊ＿Ｂの電位はいずれも上昇する。時刻ｔ０から時刻ｔ２までの間、制御線ＳＣＡＮ１＿Ｒ、ＳＣＡＮ１＿Ｇ、ＳＣＡＮ１＿Ｂの電位はローレベルに、制御線ＳＣＡＮ２の電位はハイレベルに制御される。【０１０３】
時刻ｔ２における３個の画素回路の駆動用ＴＦＴのゲート端子電位を（ＶＤＤ＋Ｖｘ＿ｒ）、（ＶＤＤ＋Ｖｘ＿ｇ）、（ＶＤＤ＋Ｖｘ＿ｂ）とする（ただし、Ｖｘ＿ｒ、Ｖｘ＿ｇおよびＶｘ＿ｒは負の値）。時刻ｔ２において制御線Ｒｉ、ＳＣＡＮ２の電位がローレベルに変化すると、閾値補正回路６０ｒ、６０ｇ、６０ｂのコンデンサ２６には、それぞれ、電圧Ｖｘ＿ｒ、Ｖｘ＿ｇ、Ｖｘ＿ｂが保持される。【０１０４】
次に時刻ｔ３から時刻ｔ４までの間に、制御線ＳＣＡＮ１＿Ｒ、ＳＣＡＮ１＿Ｇ、ＳＣＡＮ１＿Ｂの電位が所定時間ずつハイレベルとなり、これに同期して、Ｄ／Ａ変換器８から出力されるデータ電圧Ｖｄａｔａも、Ｖｄ＿ｒ、Ｖｄ＿ｇ、Ｖｄ＿ｂと変化する。これにより、まず、データ線Ｓｊ＿Ｒに接続された画素回路の駆動用ＴＦＴのゲート端子電位が（Ｖｄ＿ｒ＋Ｖｘ＿ｒ）となり、次に、データ線Ｓｊ＿Ｇに接続された画素回路の駆動用ＴＦＴのゲート端子電位が（Ｖｄ＿ｇ＋Ｖｘ＿ｇ）となり、最後に、データ線Ｓｊ＿Ｂに接続された画素回路の駆動用ＴＦＴのゲート端子電位が（Ｖｄ＿ｂ＋Ｖｘ＿ｂ）となる。【０１０５】
次に時刻ｔ４において走査線Ｇｉの電位がローレベルに変化すると、３個の画素回路のコンデンサには、それぞれ、電圧（ＶＤＤ−Ｖｄ＿ｒ−Ｖｘ＿ｒ）、（ＶＤＤ−Ｖｄ＿ｇ−Ｖｘ＿ｇ）、（ＶＤＤ−Ｖｄ＿ｂ−Ｖｘ＿ｂ）が保持される。【０１０６】
時刻ｔ４以降、３個の画素回路の駆動用ＴＦＴのゲート端子電位は、それぞれ、（Ｖｄ＿ｒ＋Ｖｘ＿ｒ）、（Ｖｄ＿ｇ＋Ｖｘ＿ｇ）、（Ｖｄ＿ｂ＋Ｖｘ＿ｂ）のままである。このとき各駆動用ＴＦＴを流れる電流の量はこれらの電位に応じて増減するが、閾値電圧が異なっていても、データ電圧が同じであれば電流量は同じになる。したがって、閾値電圧の値にかかわらず、各画素回路の有機ＥＬ素子にはデータ電圧Ｖｄａｔａに応じた量の電流が流れ、有機ＥＬ素子はデータ電圧Ｖｄａｔａに応じた輝度で発光する。【０１０７】
なお、以上の説明では、３本のデータ線Ｓｊ＿Ｒ、Ｓｊ＿Ｇ、Ｓｊ＿Ｂに対応してアナログバッファを設けることとしたが、アナログバッファをｐ本（ｐは２以上の任意の整数）本のデータ線に対応して設けてもよい。【０１０８】
このように本実施形態に係る表示装置によれば、データ線ごとに配置するには回路規模が大きいアナログバッファを複数のデータ線ごとに配置し、高精細の表示パネルを実現することができる。【０１０９】
なお、以上に述べた各実施形態では、画素回路は電気光学素子として有機ＥＬ素子を含むこととしたが、有機ＥＬ素子以外の電流駆動型の電気光学素子（例えば、半導体ＬＥＤやＦＥＤの発光部など）を含んでいてもよい。また、画素回路は、電気光学素子の駆動素子として、ガラス基板などの絶縁基板上に形成されたＭＯＳトランジスタ（シリコンゲートＭＯＳ構造を含む）であるＴＦＴを含むこととしたが、閾値電圧を有する任意の電圧制御型の素子（すなわち、制御端子に印加された制御電圧に応じて出力電流が変化し、制御電圧が所定値以上または以下になると出力電流を遮断する素子）を含んでいてもよい。したがって、画素回路は、駆動素子として、半導体基板上に形成されるＭＯＳトランジスタなども含む、一般の絶縁ゲート型電界効果トランジスタを含んでいてもよい。【０１１０】
また、第１の実施形態では、スイッチ用ＴＦＴ１２が導通状態に変化するのとほぼ同じときに、スイッチ用ＴＦＴ１３が導通状態に変化し、スイッチ用ＴＦＴ１４が非導通状態に変化することとした。これに代えて、スイッチ用ＴＦＴ１２が導通状態に変化するよりも前に、スイッチ用ＴＦＴ１３が導通状態に変化し、スイッチ用ＴＦＴ１４が非導通状態に変化してもよい。第２および第３の実施形態でも、これと同様である。【０１１１】
また、本発明は上述した各実施形態に限定されるものではなく、種々の変更が可能である。異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態も、本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１１２】
本発明の表示装置は、画素回路の規模を増大させずに、データ電圧の振幅を効率よく利用し、高い精度で閾値補正を行えるという効果を奏するので、各種の電子機器の表示装置として利用することができる。
【図１】
2008108024.tif 000006
【図２】
2008108024.tif 000007
【図３】
2008108024.tif 000008
【図４】
2008108024.tif 000009
【図５Ａ】
2008108024.tif 000010
【図５Ｂ】
2008108024.tif 000011
【図５Ｃ】
2008108024.tif 000012
【図５Ｄ】
2008108024.tif 000013
【図６Ａ】
2008108024.tif 000014
【図６Ｂ】
2008108024.tif 000015
【図７】
2008108024.tif 000016
【図８】
2008108024.tif 000017
【図９】
2008108024.tif 000018
【図１０】
2008108024.tif 000019
【図１１】
2008108024.tif 000020
【図１２】
2008108024.tif 000021
【図１３】
2008108024.tif 000022
【国際調査報告】
2008108024.tif 000023
2008108024.tif 000024
2008108024.tif 000025
2008108024.tif 000026
2008108024.tif 000027
2008108024.tif 000028
2008108024.tif 000029
2008108024.tif 000030