(57)【特許請求の範囲】
【請求項１】
基板の上に形成されたＡｌＧａＳｂおよびＡｌＳｂより選択された化合物半導体からなる第１障壁層と、
この第１障壁層の上に形成されたＩｎＡｓからなるチャネル層と、
このチャネル層の上に形成されたＡｌＧａＳｂおよびＡｌＳｂより選択された化合物半導体からなる第２障壁層と、
この第２障壁層の上に形成されたＧａＳｂからなるキャップ層と、
このキャップ層の上に形成された酸化物層と、
この酸化物層の上に形成されたゲート電極と、
このゲート電極を挟んで配置されて前記チャネル層にオーミック接続するソース電極およびドレイン電極と、
前記第１障壁層に形成されて前記化合物半導体に対して浅いアクセプタとなる不純物が導入され、浅いアクセプタに電子が収容されるとともに前記化合物半導体の深いアクセプタには電子が収容されない第１不純物導入領域と、
前記第２障壁層に形成されて前記化合物半導体に対して浅いアクセプタとなる不純物が導入され、浅いアクセプタに電子が収容されるとともに前記化合物半導体の深いアクセプタには電子が収容されない第２不純物導入領域と
を備え、
前記第１不純物導入領域および前記第２不純物導入領域は、前記チャネル層の電子に不純物散乱を生じさせない範囲で、前記チャネル層より離間して形成されていることを特徴とする電界効果トランジスタ。
【請求項２】
請求項１記載の電界効果トランジスタにおいて、
前記第１不純物導入領域および前記第２不純物導入領域は、前記チャネル層より５ｎｍ離間して形成されていることを特徴とする電界効果トランジスタ。
【請求項３】
請求項１または２記載の電界効果トランジスタにおいて、
前記不純物は、亜鉛、マグネシウム、炭素、およびベリリウムより選択されたものであることを特徴とする電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャネル層をＩｎＡｓから構成した電界効果トランジスタに関するものである。
【背景技術】
【０００２】
より速い演算およびより高い周波数発振のために、より高速動作可能な電界効果トランジスタ（ＦＥＴ）が求められている。高速な電界効果トランジスタでは、高い電子移動度および高い電子飽和速度が要求されている。例えば、電子のチャネル層をＧａＡｓから構成するＧａＡｓ／ＡｌＧａＡｓヘテロ構造や、電子チャネル層をＩｎＧａＡｓから構成するＩｎＧａＡｓ／ＩｎＡｌＡｓ／ＩｎＰヘテロ構造を基本構造とした電界効果トランジスタで、５００ＧＨｚ以上の動作が実現されている。
【０００３】
このような中で、上述したＧａＡｓやＩｎＧａＡｓよりもさらに高移動度で高い電子飽和密度を持つ材料としてＩｎＡｓがあり、チャネル層をＩｎＡｓから構成するヘテロ構造の電界効果トランジスタが、より高速な動作を可能するものとして期待されている。この電界効果トランジスタは、図９に示すように、基板９０１の上に形成されたＡｌＧａＳｂからなる第１障壁層９０２と、第１障壁層９０２の上に形成されたＩｎＡｓからなるチャネル層９０３と、チャネル層９０３の上に形成されたＡｌＧａＳｂからなる第２障壁層９０４とを備える。また、この電界効果トランジスタは、第２障壁層９０４の上に形成されたＧａＳｂからなるキャップ層９０５と、キャップ層９０５の上に形成された酸化物層９０６と、酸化物層９０６の上に形成されたゲート電極９０７と、ゲート電極９０７を挟んで配置されてチャネル層９０３にオーミック接続するソース電極９０８およびドレイン電極９０９とを備える。
【０００４】
一般に、チャネル層にＩｎＡｓを用いるヘテロ構造の電界効果トランジスタには、ＩｎＡｓによるチャネル層９０３を、ＩｎＡｓに格子定数の近いＡｌＳｂもしくはＡｌＧａＳｂよりなる第１障壁層９０２および第２障壁層９０４で挟んだ量子井戸構造が用いられている。これらの構造の作製では、化合物半導体からなる各層の堆積が、分子線エピタキシー法（ＭＢＥ）や有機金属気相成長法（ＭＯＶＰＥ）で行われる。
【０００５】
ＩｎＡｓよりなるチャネル層９０３がある程度厚ければ（１０ｎｍ程度以上）、各障壁層を構成するＡｌＳｂ（もしくはＡｌＧａＳｂ）中の深いアクセプタエネルギー準位よりもＩｎＡｓ中の電子のエネルギー準位が低くなり、１×１０12ｃｍ-2程度の電子が、チャネル層９０３に蓄積する（非特許文献１，２，３参照）。
【０００６】
ところで、障壁層を構成するＡｌＳｂ（もしくはＡｌＧａＳｂ）は、Ａｌを含むために酸化し易く、また、大気中で潮解性がある。このため、チャネル層をＩｎＡｓより構成する量子井戸構造の作製では、一般に、第２障壁層９０４の上に、これと格子定数の近いＧａＳｂからなるキャップ層９０５を形成し、下層に用いられているＡｌを含む層の酸化および潮解を防いでいる。
【０００７】
また、上述した量子井戸構造を用いて電界効果トランジスタを構成するためには、チャネル層９０３とゲート電極９０７との間に、絶縁層が必要となる。例えば、シリコンを用いた電界効果トランジスタでは、酸化シリコンからなる絶縁層をゲート絶縁層として用いている。また、ＧａＡｓ／ＡｌＧａＡｓヘテロ構造の電界効果トランジスタでは、障壁層として用いているＡｌＧａＡｓ層が、ゲート絶縁層となる。
【０００８】
これらに対し、チャネル層にＩｎＡｓを用いる電界効果トランジスタの場合、ＡｌＳｂやＡｌＧａＳｂによる第２障壁層９０４およびＧａＳｂによるキャップ層９０５の絶縁性が低い。このため、酸化物層９０６を用いずに、キャップ層９０５の上に直接ゲート電極９０７を形成すると、ゲート−チャネル間に漏れ電流が流れ、電界を印加することができず、電界効果トランジスタとして機能しない。このため、キャップ層９０５の上に、例えば、酸化アルミニウムなどの酸化物層９０６を形成し、この上にゲート電極９０７を配置している。なお、酸化物層９０６は、例えば、プラズマ誘起化学気相成長法（ＰＥＣＶＤ）（非特許文献４参照）、原子層堆積法（ＡＬＤ）（非特許文献５参照）などにより形成できる。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】D.J.Chadi,"Electron accumulation at undoped AlSb-InAs quantum wells; Theory", Physical Review B, vol.47, no.20, pp.13478-13484, 1993.
【非特許文献２】J.Shen et al. , "Remote n-type modulation doping of InAs quantum wells by "deep acceptors" in AlSb", Journal of Applied Physics, vol.73, no.12,pp.8313-8318, 1993.
【非特許文献３】M.Ideshita et al. , "Electron accumulation in AIGaSb/lnAs/AIGaSb quantum well system", Applied Physics Letters, vol.60, no.20, pp.2549-2511, 1992.
【非特許文献４】C.Nguyen et al. , "Magneto-transport in InAs/AlSb quantum wells with large electron concentration modulation", Surface Science, vol.267, pp.549-552, 1992.
【非特許文献５】Ian J. Gelfand et al. , "Surface-gated quantum Hall effect in an InAs heterostructure",Applied Physics Letters, vol.88, 252105, 2006.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、上述したようなヘテロ構造による電界効果トランジスタでは、ＧａＳｂからなるキャップ層９０５の表面に形成されるフェルミ準位と、チャネル層９０３中のフェルミ準位とが一致するように、第２障壁層９０４（第１障壁層９０２）のポテンシャルが空間的に曲がるようになる。このため、図１０および図１１に示すように、第２障壁層９０４（第１障壁層９０２）の深いアクセプタ準位ＥAが、フェルミレベルＥFを横切るようになる。なお、図１０および図１１において、黒丸が電子を収容したアクセプタを示し、白丸が電子を収容していないアクセプタを示している。
【００１１】
この結果、次に示す問題が生じるようになる。
【００１２】
（問題１）
図１０に示すように、ゲート電極９０７に正のバイアス電圧をかけると、コンデンサの原理で、ゲート電極９０７に正電荷が溜まり、負電荷であるチャネル層９０３の電子濃度が上昇する。このように、ゲート−チャネル間の電圧を変化させることで、チャネル層９０３における電子濃度が変化する。理想的にはＱ＝ＣＶ＋Ｑ0である。なお、Ｑは、チャネル層９０３における電荷量であり、電子濃度ｎおよび電荷素量ｅとすると、Ｑ／ｅ＝ｎとなる。また、Ｑ0は、電圧０のときのチャネル層９０３における電荷量であり、Ｖはゲート電圧、Ｃはゲート絶縁層における合成静電容量である。
【００１３】
ところが、ゲート電極９０７に正のバイアス電圧をかけたとき、第２障壁層９０４（第１障壁層９０２）の電子を収容しているアクセプタ領域１００１がチャネル層９０３の側に広がり、ゲート電極９０７の電界を打ち消し、電子濃度の上昇を抑えてしまう。
【００１４】
また、図１１に示すように、ゲート電極９０７に負のバイアス電圧をかけると、チャネル層９０３における電子濃度が減少しようとする。ところがこのとき、第２障壁層９０４（第１障壁層９０２）の電子を収容しているアクセプタ領域１００１が、チャネル層９０３の側より遠ざかり、アクセプタ領域１００１に収容されていた電子が放出され、チャネル層９０３における電子濃度の減少を抑制する。この結果、見かけ上、静電容量が低下し、ゲート電極９０７の電圧に対する電子濃度の変化割合を低下させる。
【００１５】
（問題２）
上述した電子を収容しているアクセプタ領域１００１の変化に伴う電子の放出および取り込みの応答速度が、数分単位と遅いため、ゲート電圧に対する電子濃度の変化の応答速度が、著しく低下する。
【００１６】
(問題３)
同じゲート電圧であっても、最終的に安定状態になったときの、電子を収容しているアクセプタの領域が、ゲートの掃引方向で異なるため、ゲート電圧と電子濃度の関係が双安定的になり、一対一に決まらない。図１２の（ａ）に示すように、ゲート電圧Ｖの変化に対して電子濃度ｎの変化はヒステリシスを持って双安定となる。このため、同じゲート電圧においても、図１２の（ｂ）に示す状態および図１２の（ｃ）に示す状態の２つの状態が存在する。このように、同一のゲート電圧に対して、電子濃度が一意に決定されない。
【００１７】
以上のように、チャネル層をＩｎＡｓから構成するヘテロ構造の電界効果トランジスタでは、高速で安定した動作ができないという問題があった。
【００１８】
本発明は、以上のような問題点を解消するためになされたものであり、チャネル層をＩｎＡｓから構成するヘテロ構造の電界効果トランジスタで、高速で安定した動作ができるようにすることを目的とする。
【課題を解決するための手段】
【００１９】
本発明に係る電界効果トランジスタは、基板の上に形成されたＡｌＧａＳｂおよびＡｌＳｂより選択された化合物半導体からなる第１障壁層と、この第１障壁層の上に形成されたＩｎＡｓからなるチャネル層と、このチャネル層の上に形成されたＡｌＧａＳｂおよびＡｌＳｂより選択された化合物半導体からなる第２障壁層と、この第２障壁層の上に形成されたＧａＳｂからなるキャップ層と、このキャップ層の上に形成された酸化物層と、この酸化物層の上に形成されたゲート電極と、このゲート電極を挟んで配置されてチャネル層にオーミック接続するソース電極およびドレイン電極と、第１障壁層に形成されて化合物半導体に対して浅いアクセプタとなる不純物が導入され、浅いアクセプタに電子が収容されるとともに化合物半導体の深いアクセプタには電子が収容されない第１不純物導入領域と、第２障壁層に形成されて化合物半導体に対して浅いアクセプタとなる不純物が導入され、浅いアクセプタに電子が収容されるとともに化合物半導体の深いアクセプタには電子が収容されない第２不純物導入領域とを備え、第１不純物導入領域および第２不純物導入領域は、チャネル層の電子に不純物散乱を生じさせない範囲でチャネル層より離間して形成されている。
【００２０】
上記電界効果トランジスタにおいて、第１不純物導入領域および第２不純物導入領域は、チャネル層より５ｎｍ離間して形成されていればよい。また、不純物は、亜鉛、マグネシウム、炭素、およびベリリウムより選択されたものであればよい。
【発明の効果】
【００２１】
以上説明したように、本発明によれば、第１障壁層および第２障壁層に化合物半導体に対して浅いアクセプタとなる不純物が導入された第１不純物導入領域および第２不純物導入領域とを備えるようにしたので、チャネル層をＩｎＡｓから構成するヘテロ構造の電界効果トランジスタで、高速で安定した動作ができるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の実施の形態１における電界効果トランジスタの構成を示す断面図である。
【図２】図２は、本発明の実施の形態１における電界効果トランジスタにおけるバンド構造を示すバンド図である。
【図３】図３は、実施の形態１における電界効果トランジスタのゲート電圧Ｖの変化に対するチャネル層１０３の電子濃度ｎの変化を示す特性図である。
【図４】図４は、本発明の実施の形態２における電界効果トランジスタの構成を示す断面図である。
【図５】図５は、第１比較素子の測定結果を示す特性図である。
【図６】図６は、第１比較素子の測定結果を示す特性図である。
【図７】図７は、第２比較素子の測定結果を示す特性図である。
【図８】図８は、実施の形態２における電界効果トランジスタの測定結果を示す特性図である。
【図９】図９は、ＩｎＡｓをチャネル層に用いる電界効果トランジスタの構成を示す断面図である。
【図１０】図１０は、ＩｎＡｓをチャネル層に用いる電界効果トランジスタにおけるバンド構造を示すバンド図である。
【図１１】図１１は、ＩｎＡｓをチャネル層に用いる電界効果トランジスタにおけるバンド構造を示すバンド図である。
【図１２】図１２は、ＩｎＡｓをチャネル層に用いる電界効果トランジスタにおけるゲート電圧と電子濃度の関係を説明するための説明図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態について図を参照して説明する。
【００２４】
［実施の形態１］
はじめに、本発明の実施の形態１について説明する。図１は、本発明の実施の形態１における電界効果トランジスタの構成を示す断面図である。この電界効果トランジスタは、基板１０１の上に形成されたＡｌＧａＳｂからなる第１障壁層１０２と、第１障壁層１０２の上に形成されたＩｎＡｓからなるチャネル層１０３と、チャネル層１０３の上に形成されたＡｌＧａＳｂからなる第２障壁層１０４とを備える。
【００２５】
また、この電界効果トランジスタは、第２障壁層１０４の上に形成されたＧａＳｂからなるキャップ層１０５と、キャップ層１０５の上に形成された酸化物層１０６と、酸化物層１０６の上に形成されたゲート電極１０７と、ゲート電極１０７を挟んで配置されてチャネル層１０３にオーミック接続するソース電極１０８およびドレイン電極１０９とを備える。
【００２６】
加えて、この電界効果トランジスタは、第１障壁層１０２に形成されてＡｌＧａＳｂに対して浅いアクセプタとなる不純物が導入された第１不純物導入領域１１０と、第２障壁層１０４に形成されてＡｌＧａＳｂに対して浅いアクセプタとなる不純物が導入された第２不純物導入領域１１１とを備える。また、第１不純物導入領域１１０および第２不純物導入領域１１１は、チャネル層１０３の電子に不純物散乱が生じない範囲でチャネル層１０３より離間して形成されている。
【００２７】
本実施の形態における電界効果トランジスタによれば、第１不純物導入領域１１０および第２不純物導入領域１１１を形成したので、図２のバンド図に示すように、領域２０１，２０２では導入された不純物である浅いアクセプタに黒丸で示す電子が収容され、深いアクセプタは電子を収容していない状態になる。ゲート電圧が印加されてもこの状態は保存され、第２障壁層１０４，第１障壁層１０２に存在するアクセプタからの電子の放出および電子の取り込みが抑制され、静電容量の低下が抑制される。
【００２８】
さらに、ゲート電圧印加による動作時において、第２障壁層１０４、第１障壁層１０２に存在するアクセプタからの電子の放出および電子の取り込みが抑制されるため、高速動作が阻害されないようになる。また、電子濃度がゲート電圧に対して一対一で決まるので、図３に示すように、ゲート電圧Ｖの変化に対してチャネル層１０３の電子濃度ｎが１次関数的に変化し、本実施の形態により、高速で安定した動作ができるようになる。
【００２９】
［実施の形態２］
次に、本発明の実施の形態２について説明する。図４は、本発明の実施の形態２における電界効果トランジスタの構成を示す断面図である。この電界効果トランジスタは、ＩｎＡｓもしくはＧａＡｓからなる基板４０１の上に形成されたＡｌ0.7Ｇａ0.3Ｓｂからなる層厚５０ｎｍの第１障壁層４０２と、第１障壁層４０２の上に形成されたＩｎＡｓからなる層厚１５ｎｍのチャネル層４０３と、チャネル層４０３の上に形成されたＡｌ0.7Ｇａ0.3Ｓｂからなる層厚３０ｎｍの第２障壁層４０４とを備える。基板４０１は、主表面を（００１）面としている。
【００３０】
また、この電界効果トランジスタは、第２障壁層４０４の上に形成されたＧａＳｂからなる層厚５ｎｍのキャップ層４０５と、キャップ層４０５の上に形成された酸化アルミニウム（Ａｌ2Ｏ3）からなる層厚２０ｎｍの酸化物層４０６と、酸化物層４０６の上に形成されたＴｉ／Ａｕからなるゲート電極４０７と、ゲート電極４０７を挟んで配置されてチャネル層４０３にオーミック接続するソース電極４０８およびドレイン電極４０９とを備える。ソース電極４０８およびドレイン電極４０９は、ＡｕＧｅＮｉ合金から構成されている。また、ソース電極４０８およびドレイン電極４０９は、キャップ層４０５の上に形成され、合金層を形成することで、チャネル層４０３に電気的に接続している。
【００３１】
また、この電界効果トランジスタは、第１障壁層４０２に形成されてＡｌＧａＳｂに対して浅いアクセプタとなる不純物としてベリリウム（Ｂｅ）が、いわゆるデルタドープすることで導入された第１不純物導入領域４１０を備える。同様に、第２障壁層４０４に形成されてＡｌＧａＳｂに対して浅いアクセプタとなる不純物としてベリリウム（Ｂｅ）が、いわゆるデルタドープすることで導入された第２不純物導入領域４１１とを備える。また、第１不純物導入領域４１０および第２不純物導入領域４１１は、チャネル層４０３の電子に不純物散乱が生じない範囲でチャネル層４０３より離間して形成されている。
【００３２】
また、基板４０１の上に、ＡｌＳｂおよびＧａＳｂの層が交互に１０周期積層された超格子層４２１、ＡｌＧａＳｂからなる層厚５００ｎｍの半導体層４２２、ＡｌＳｂおよびＧａＳｂの層が交互に１０周期積層された超格子層４２３をバッファ層として形成し、これらの上に、第１障壁層４０２が形成されている。各超格子層において、ＡｌＳｂの層は層厚２．５ｎｍ、ＧａＳｂの層は層厚２．５ｎｍとしている。
【００３３】
これらの各層は、分子線エピタキシー法でエピタキシャルに成長させることで形成すればよい。また、酸化物層４０６は、トリメチルアルミニウムやトリエチルアルミニウムなどのアルミニウム原料および酸化剤ガスを交互に供給して１原子層ずつ酸化アルミニウムの層を形成する原子層成長法により形成すればよい。また、原子層成長法により形成した酸化アルミニウムの層を、公知のリソグラフィー技術およびエッチング技術によりパターニングして開口部を形成し、この開口部に露出したキャップ層４０５の上に、ソース電極４０８およびドレイン電極４０９を形成すればよい。なお、先にソース電極４０８およびドレイン電極４０９を形成した後、酸化物層４０６を形成してもよい。この場合、ソース電極４０８およびドレイン電極４０９に配線を接続するときに、接続箇所の酸化物層４０６を除去すればよい。
【００３４】
ここで、第１不純物導入領域４１０は、分子線エピタキシー法でＡｌ0.7Ｇａ0.3Ｓｂをエピタキシャルに成長させて第１障壁層４０２を形成する過程で、層厚４５ｎｍ程度成長した時点で、瞬間的に２×１０11ｃｍ-2のドーズ量条件でＢｅビームの照射を行うことで形成する。この瞬間的なＢｅビームの照射をしたら、Ｂｅビームのシャッターおよび弁を閉じて照射を停止し、この後、Ａｌ0.7Ｇａ0.3Ｓｂのエピタキシャル成長を層厚５ｎｍ継続する。従って、形成される第１不純物導入領域４１０は、チャネル層４０３より５ｎｍ程度離間して形成されることになる。
【００３５】
同様に、第２不純物導入領域４１１は、分子線エピタキシー法でＡｌ0.7Ｇａ0.3Ｓｂをエピタキシャルに成長させて第２障壁層４０４を形成する過程で、層厚５ｎｍ程度成長した時点で、瞬間的に２×１０11ｃｍ-2のドーズ量条件でＢｅビームの照射を行うことで形成する。この瞬間的なＢｅビームの照射をしたら、Ｂｅビームのシャッターおよび弁を閉じて照射を停止し、この後、Ａｌ0.7Ｇａ0.3Ｓｂのエピタキシャル成長を層厚２５ｎｍ継続する。従って、形成される第２不純物導入領域４１１も、チャネル層４０３より５ｎｍ程度離間して形成されることになる。
【００３６】
第１不純物導入領域４１０および第２不純物導入領域４１１とチャネル層４０３との間の層厚５ｎｍ程度のＡｌ0.7Ｇａ0.3Ｓｂの層は、スペーサ層として機能し、導入された不純物としてのＢｅ周囲に形成される乱雑なポテンシャル揺らぎを平均化し、チャネル層４０３における電子の不純物散乱を抑制して移動度を向上させる。
【００３７】
本実施の形態における電界効果トランジスタにおいても、第１不純物導入領域４１０および第２不純物導入領域４１１を形成したので、第１障壁層４０２では、第１不純物導入領域４１０よりも基板側では深いアクセプタが電子を常に収容しており、第２障壁層４０４の第２不純物導入領域４１１より表面側でも深いアクセプタが電子を常に収容した状態になる。第１不純物導入領域４１０および第２不純物導入領域４１１では、導入した浅いアクセプタ不純物に電子が収容され、深いアクセプタは電子を収容していない状態になる。また、第１障壁層４０２の第１不純物導入領域４１０よりもチャネル側４０３と第２障壁層４０４の第２不純物導入領域４１１よりもチャネル側４０３では、深いアクセプタは電子を収容していない状態になる。これらアクセプタが収容している電子は、ゲート電圧の印加（変化）により変化することが抑制され、固定されるようになる。
【００３８】
この結果、まず、ゲート電圧印加による動作時において、応答速度の遅い電子を収容したアクセプタ領域の変化に伴う電子の放出および取り込みが抑制されるようになり、高速動作が阻害されないようになる。また、ゲート電圧の掃引方向を変えても第１障壁層４０２，第２障壁層４０４において電子の放出および取り込みがないので、静電容量の低下が抑制され、かつ同一のゲート電圧に対して、電子濃度が一意に決定されるようになる。このように、本実施の形態によれば、高速で安定した動作ができるようになる。
【００３９】
以下、実際に作製した素子の実験結果について説明する。まず、測定は、上述した本実施の形態２における電界効果トランジスタに加え、第１比較素子および第２比較素子を対象とする。また、この実験では、ゲート電圧の掃引速度に対するチャネル層における電子濃度の変化を測定する。
【００４０】
第１比較素子は、層厚５０ｎｍのＡｌ0.7Ｇａ0.3Ｓｂ層と、この上に形成された層厚１８ｎｍのＧａＳｂ層と、ＩｎＡｓからなる層厚１２ｎｍのチャネル層と、この上に形成された層厚２５ｎｍのＡｌ0.7Ｇａ0.3Ｓｂ層と、この上に形成されたＧａＳｂからなる層厚５ｎｍのキャップ層と、この上に形成された酸化アルミニウムからなる層厚２０ｎｍの酸化物層と、この上に形成されたＴｉ／Ａｕのゲート電極と、ゲート電極を挟んで配置されてチャネル層にオーミック接続するＡｕＧｅＮｉ合金からなるソース電極およびドレイン電極とを備える。第１比較素子は、ＡｌＧａＳｂに対して浅いアクセプタとなる不純物が導入されていない形態である。
【００４１】
また、第２比較素子は、Ａｌ0.7Ｇａ0.3Ｓｂからなる層厚５０ｎｍの第１障壁層と、この上に形成されたＩｎＡｓからなる層厚１５ｎｍのチャネル層と、この上に形成されたＡｌ0.7Ｇａ0.3Ｓｂからなる層厚３０ｎｍの第２障壁層と、この上に形成されたＧａＳｂからなる層厚５ｎｍのキャップ層と、この上に形成された酸化アルミニウムからなる層厚２０ｎｍの酸化物層と、この上に形成されたＴｉ／Ａｕからなるゲート電極と、ゲート電極を挟んで配置されてチャネル層にオーミック接続するＡｕＧｅＮｉ合金のソース電極およびドレイン電極とを備える。第２比較素子は、基板側のＡｌＧａＳｂの層に対して浅いアクセプタとなる不純物が導入されていない形態である。
【００４２】
第１比較素子では、０Ｖ〜３Ｖの間で０．１Ｖ／１秒で掃引を往復させると、図５に示すように、ヒステリシスがある。また、０．１Ｖ／１秒の掃引速度でゲート電圧を変化させると、図６の実線に示すように電子濃度が変化する。なお、領域６０１は、電子が消失するピンチオフの領域である。また、第１比較素子では、１Ｖ／３０分の掃引速度でゲート電圧を変化させると、図６の一点鎖線に示すように、実線の場合とは異なる状態で、電子濃度が変化する。このように、第１比較素子では、ゲート電圧の掃引速度により、異なる変化を示すようになる。このように、第１比較素子では、電子を収容しているアクセプタ領域が変化するという遅い応答の影響が観察される。
【００４３】
次に、第２比較素子では、０Ｖ〜４Ｖの間で０．１Ｖ／１秒で掃引を往復させると、図７に示すように、第１比較素子よりヒステリシスが小さくなる。第２比較素子では、電子を収容したアクセプタ領域の変化が基板側だけなので、図５と図７を比べるとその影響が小さいことが分かる。
【００４４】
次に、本実施の形態における電界効果トランジスタでは、８Ｖ〜１１Ｖの間で０．１Ｖ／１秒で掃引を往復させると、図８に示すように、ＦＥＴ動作として重要な低電子濃度領域で、第１比較素子、第２比較素子よりヒステリシスが小さくなる。ゲート電圧に対し電子濃度が一対一で決まっている。
【００４５】
ゲート電圧に対して電子濃度が一対一で決まっているので第２比較素子に対してより高速かつ安定した動作が可能となっている。このように、本実施の形態によれば、効率的にチャネル層の電子濃度が制御できるようになり、また、双安定や時間に対する不安定さが無くなり、高速応答が可能となり高精度な特性が得られるようになる。また、第１不純物導入領域４１０および第２不純物導入領域４１１が、チャネル層４０３より５ｎｍ離間して形成されていれば、上述した効果が得られることがわかる。
【００４６】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの組み合わせおよび変形が実施可能であることは明白である。上述では、第１障壁層および第２障壁層をＡｌＧａＳｂから構成した場合について説明したが、これに限るものではなく、第１障壁層および第２障壁層は、ＡｌＳｂから構成されていてもよい。第１障壁層および第２障壁層は、ＡｌＧａＳｂおよびＡｌＳｂより選択された化合物半導体から構成されていればよい。
【００４７】
また、上述では、第１障壁層および第２障壁層に、浅いアクセプタとなる不純物としてＢｅを導入する場合について説明したが、これに限るものではない。不純物は、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、炭素（Ｃ）、およびＢｅより選択されたものであればよい。
【００４８】
また、上述では、１例として、不純物をデルタドープすることで第１不純物導入領域および第２不純物導入領域を形成したが、これに限るものではなく、一様にドープすることで第１不純物導入領域および第２不純物導入領域を形成してもよい。
【００４９】
例えば、分子線エピタキシー法でＡｌ0.7Ｇａ0.3Ｓｂをエピタキシャルに成長させて第１障壁層を形成する時に、１×１０18ｃｍ-3程度の割合でＢｅが導入されるようにＢｅビームの照射を行い、Ａｌ0.7Ｇａ0.3Ｓｂの層を層厚４５ｎｍ程度形成した後、Ｂｅビームのシャッターおよび弁を閉じて照射を停止し、この後、Ａｌ0.7Ｇａ0.3Ｓｂのエピタキシャル成長を層厚５ｎｍ継続すればよい。これにより、第１不純物導入領域は、チャネル層より５ｎｍ程度離間して形成できることになる。
【００５０】
また、チャネル層の上に分子線エピタキシー法でＡｌ0.7Ｇａ0.3Ｓｂをエピタキシャルに成長させて第２障壁層を形成する時に、まず、Ｂｅビームの照射を行わずにＡｌ0.7Ｇａ0.3Ｓｂの層を層厚５ｎｍ程度形成した後、１×１０18ｃｍ-3程度の割合でＢｅが導入されるようにＢｅビームの照射を行い、Ａｌ0.7Ｇａ0.3Ｓｂの層を層厚２５ｎｍ程度形成すればよい。これにより、第２不純物導入領域は、チャネル層より５ｎｍ程度離間して形成できることになる。
【符号の説明】
【００５１】
１０１…基板、１０２…第１障壁層、１０３…チャネル層、１０４…第２障壁層、１０５…キャップ層、１０６…酸化物層、１０７…ゲート電極、１０８…ソース電極、１０９…ドレイン電極、１１０…第１不純物導入領域，１１１…第２不純物導入領域。
【図２】
0005580138.tif 000002
【図３】
0005580138.tif 000003
【図５】
0005580138.tif 000004
【図６】
0005580138.tif 000005
【図７】
0005580138.tif 000006
【図８】
0005580138.tif 000007
【図１】
0005580138.tif 000008
【図４】
0005580138.tif 000009
【図９】
0005580138.tif 000010
【図１０】
0005580138.tif 000011
【図１１】
0005580138.tif 000012
【図１２】
0005580138.tif 000013