(57)【要約】  ＦＥＴからなるスイッチング素子を含み、入出力端子（Ｐ１，Ｐ２）のうち一方と共通入出力端子（Ｐｃ）との間を選択的に接続する高周波スイッチ（２１）を備え、入出力端子（Ｐ１，Ｐ２）側には整合回路を設けることなく、共通入出力端子Ｐｃに整合回路（３１）を設ける。高周波スイッチの非選択の入出力端子はキャパシタとして作用して、共通入出力端子と選択状態の入出力端子間のインピーダンスが正規のインピーダンスからずれるが、そのずれ分を共通入出力端子に接続した整合回路（３１）で補正して、共通入出力端子Ｐｃから高周波スイッチ（２１）側を見たインピーダンスが正規のインピーダンスとなるようにする。これにより、全体に小型で且つ各端子のインピーダンス整合をとった高周波スイッチ回路を構成する。
2008075551.tif 000002
【特許請求の範囲】
【請求項１】
ＦＥＴからなるスイッチング素子を含み複数の入出力端子のうちの一つの入出力端子と共通入出力端子との間を選択的に接続する高周波スイッチを備えた高周波スイッチ回路において、
前記複数の入出力端子と当該複数の入出力端子に接続される回路との間に整合回路を設けることなく、前記共通入出力端子と当該共通入出力端子に接続される回路との間に整合回路を設けたことを特徴とする高周波スイッチ回路。
【請求項２】
前記整合回路は、前記共通入出力端子と当該共通入出力端子に接続される回路との間に直列に配置されたインダクタである請求項１に記載の高周波スイッチ回路。
【請求項３】
前記整合回路は、シャントに接続されたキャパシタをさらに含むものである請求項２に記載の高周波スイッチ回路。
【請求項４】
前記高周波スイッチは半導体チップからなり多層基板の少なくともどちらかの主面にフリップチップ実装され、前記整合回路はインダクタを備え、当該インダクタが前記多層基板の一方の主面または内部に形成された請求項１〜３のいずれかに記載の高周波スイッチ回路。
【請求項５】
前記高周波スイッチは半導体チップからなり、多層基板の少なくともどちらかの主面にフリップチップ実装され、前記整合回路はチップインダクタを備え、前記チップインダクタが前記多層基板の一方の主面に実装された請求項１〜３のいずれかに記載の高周波スイッチ回路。
【請求項６】
前記多層基板の他方の主面にキャビティが形成され、前記キャビティに前記半導体チップが配置された請求項４または５に記載の高周波スイッチ回路。
【請求項７】
前記整合回路は、前記スイッチング素子のオフ状態における容量分を補正するものである請求項１〜６のいずれかに記載の高周波スイッチ回路。
【請求項８】
前記複数の入出力端子のうち少なくとも一つの入出力端子に接続される回路はＳＡＷフィルタである請求項１〜５のいずれかに記載の高周波スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波スイッチ回路に関し、特にＦＥＴからなるスイッチング素子を含む高周波スイッチを備えた高周波スイッチ回路に関するものである。
【背景技術】
【０００２】
ＦＥＴからなるスイッチング素子を含み複数の入出力端子のうちの一つの入出力端子と共通入出力端子との間を選択的に接続する高周波スイッチを備えた高周波スイッチ回路として特許文献１が開示されている。【０００３】
図１は特許文献１に示されている高周波スイッチ回路の回路図である。この高周波スイッチ回路１４は、アンテナにつながるアンテナ端子ＡＮＴ、受信回路につながる受信信号出力端子ＲＸ、送信回路につながる送信信号入力端子ＴＸ、および高周波スイッチ１２を備え、送信信号と受信信号を切換える回路である。【０００４】
アンテナ端子ＡＮＴ、受信信号出力端子ＲＸ、送信信号入力端子ＴＸの各端子と高周波スイッチ１２との間には、高周波スイッチ１２と各端子とのインピーダンス整合を行うための整合回路Ｍ１，Ｍ２，Ｍ３がそれぞれ設けられている。【０００５】
高周波スイッチ１２はＧａＡｓ等の半導体チップで形成され、そのチップと各端子とをボンディングワイヤ（Ａｕワイヤ）などによりワイヤボンディングしている。上記の整合回路Ｍ１，Ｍ２，Ｍ３は、これらボンディングワイヤの持つインダクタンス成分も含めて設計されている。【０００６】
図１の整合回路Ｍ１において、インダクタＬL1はアンテナ端子ＡＮＴまでのリード部分のインダクタンス、キャパシタＣS1はアンテナ端子ＡＮＴのリードとグランドとの間のストレーキャパシタンス、インダクタＬW1はボンディングワイヤのインダクタンスをそれぞれ記号で表したものである。大容量のキャパシタＣM1はＭＩＭ構造のキャパシタである。【０００７】
整合回路Ｍ２，Ｍ３についても同様に、リード部分のインダクタンスＬL2，ＬL3、端子のリードとグランドとの間のストレーキャパシタンスＣS2，ＣS3、ボンディングワイヤのインダクタンスＬW2，ＬW3、ＭＩＭ構造のキャパシタＣM2，ＣM3で構成されている。
【特許文献１】特開平１０−９３３０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、高周波スイッチ回路モジュールの小型化要求に応じて、高周波スイッチのサイズの小型化とともに、その実装面積を減少させるためバンプ接続によるフリップチップ実装を行うことも必要になっている。【０００９】
このフリップチップ実装では、バンプ部の持つインダクタンスがワイヤボンディング時のインダクタンスよりも非常に小さくなるため、完全な整合状態とはならず、端子ごとに整合をとるための余分な線路やチップインダクタが必要になる。【００１０】
そこでこの発明の目的は、全体に小型で且つ各端子のインピーダンス整合をとった高周波スイッチ回路を提供することにある。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、この発明の高周波スイッチ回路は次のように構成する。
（１）ＦＥＴからなるスイッチング素子を含み複数の入出力端子のうちの一つの入出力端子と共通入出力端子との間を選択的に接続する高周波スイッチを備え、
前記複数の入出力端子と当該複数の入出力端子に接続される回路との間に整合回路を設けることなく、前記共通入出力端子と当該共通入出力端子に接続される回路との間に整合回路を設ける。【００１２】
（２）前記高周波スイッチは半導体チップからなり多層基板の少なくともどちらかの主面にフリップチップ実装され、前記整合回路はインダクタを備え、当該インダクタが前記多層基板の一方の主面または内部に形成されたものとする。【００１３】
（３）前記高周波スイッチは半導体チップからなり、多層基板の少なくともどちらかの主面にフリップチップ実装され、前記整合回路はチップインダクタを備え、前記チップインダクタが前記多層基板の一方の主面に実装されたものとする。【００１４】
（４）前記多層基板の他方の主面にキャビティが形成され、前記キャビティに前記半導体チップが配置されたものとする。【００１５】
（５）前記整合回路は、前記スイッチング素子のオフ状態における容量とともに作用し、当該容量分を補正するものとする。【００１６】
（６）前記複数の入出力端子のうち少なくとも一つの入出力端子に接続される回路はＳＡＷフィルタとする。
【発明の効果】
【００１７】
（１）複数の入出力端子と当該複数の入出力端子に接続される回路との間に整合回路を設けることなく、共通入出力端子と当該共通入出力端子に接続される回路との間に整合回路を設けたことにより、後述するように、共通入出力端子と他のすべての入出力端子との間のインピーダンス整合がとれるようになり、ワイヤボンディングによらず高周波スイッチを実装することができ、小型化が図れる。また、整合回路は共通入出力端子にのみ設ければよいのでその分さらに小型化でき、且つ挿入損失も低減できる。【００１８】
（２）半導体チップからなる高周波スイッチを多層基板の少なくともどちらかの主面にフリップチップ実装するとともに、インダクタを高周波スイッチ（半導体チップ）の実装基板となる多層基板に設けることにより、全体に小型化できる。【００１９】
（３）半導体チップからなる高周波スイッチを多層基板の少なくともどちらかの主面にフリップチップ実装するとともに、整合回路であるチップインダクタを多層基板の一方の主面に実装されたものとすることにより、インダクタンス値の大きなインダクタが必要な場合にも対応可能となり、整合回路の設計上の自由度が増す。【００２０】
（４）多層基板の他方の主面にキャビティが形成され、キャビティに高周波スイッチである半導体チップが配置されることにより、全体に低背化された高周波スイッチ回路が構成される。【００２１】
（５）整合回路は、スイッチング素子のオフ状態における容量とともに作用し、当該容量分を補正するので、共通入出力端子と選択状態の入出力端子間のインピーダンスが正規のインピーダンスに整合でき、インピーダンス整合した高周波スイッチ回路が構成される。【００２２】
（６）複数の入出力端子のうち少なくとも一つの入出力端子に接続される回路をＳＡＷフィルタとすることにより、前記整合回路の設計で、ＳＡＷフィルタが有するキャパシタンス成分によるインピーダンス不整合をも解消することができ、ＳＡＷフィルタ自体に整合回路を設ける必要がなくなり、ＳＡＷフィルタを含む高周波回路全体の小型化および挿入損失の低減化が図れる。
【図面の簡単な説明】
【００２３】
【図１】特許文献１に示されている高周波スイッチ回路の構成を示す図である。
【図２】第１の実施形態に係るスイッチプレクサの回路図である。
【図３】同スイッチプレクサで用いる高周波スイッチの回路図である。
【図４】同高周波スイッチの等価回路図および整合回路について示す図である。
【図５】第１の実施形態に係るスイッチプレクサの多層基板の各誘電体層に設けた電極パターンの例を示す図である。
【図６】第１の実施形態に係るスイッチプレクサの多層基板の各誘電体層に設けた電極パターンの例を示す図である。
【図７】第２の実施形態に係るスイッチプレクサの構成を示す図である。
【図８】第２の実施形態に係るスイッチプレクサの多層基板の各誘電体層に設けた電極パターンの例を示す図である。
【図９】第２の実施形態に係るスイッチプレクサの多層基板の各誘電体層に設けた電極パターンの例を示す図である。
【符号の説明】
【００２４】
３１−整合回路
２１，２２−高周波スイッチ
ＳＬ１−整合用ストリップライン
Ｆ１〜Ｆ５−ＳＡＷフィルタ
Ｌ１−インダクタ
４１，４２−高周波スイッチ回路
Ｐｃ−共通入出力端子
Ｐ１，Ｐ２−入出力端子
ＲＸ，ＲＸ１，ＲＸ２−受信信号出力ポート
１００−スイッチ回路モジュール
１０１−スイッチプレクサ
【発明を実施するための最良の形態】
【００２５】
《第１の実施形態》
第１の実施形態に係る、高周波スイッチ回路を含むデュアルバンドのスイッチ回路モジュールの構成を図２〜図６を参照して説明する。
図２は第１の実施形態に係る高周波スイッチ回路を含むスイッチ回路モジュール１００の回路図である。このスイッチ回路モジュールは不平衡端子ＵＢＡＬからのＧＳＭ８５０／ＧＭＳ９００の受信信号を周波数帯域に応じて切り替えて出力する回路であり、高周波スイッチ回路４１、ＳＡＷフィルタＦ１，Ｆ２およびインダクタＬ１で構成している。【００２６】
高周波スイッチ回路４１は高周波スイッチ２１と整合回路３１とで構成している。高周波スイッチ２１はＦＥＴからなるスイッチング素子を含み、２つの入出力端子Ｐ１，Ｐ２のうち一方の入出力端子と共通入出力端子Ｐｃとの間を選択的に接続する。整合回路３１は整合用ストリップラインＳＬ１で構成していて、高周波スイッチ２１の共通入出力端子Ｐｃと不平衡端子ＵＢＡＬとの間に接続している。【００２７】
高周波スイッチ回路４１の第１の受信信号出力ポートＲＸ１（高周波スイッチ２１の第１の入出力端子Ｐ１）にはＧＳＭ８５０の受信信号を通過させる第１のＳＡＷフィルタＦ１の不平衡端子を接続している。同様に第２の受信信号出力ポートＲＸ２（高周波スイッチ２１の第２の入出力端子Ｐ２）にはＧＳＭ９００の受信信号を通過させる第２のＳＡＷフィルタＦ２の不平衡端子を接続している。【００２８】
第１・第２のＳＡＷフィルタＦ１，Ｆ２の平衡端子は共通に接続して、平衡端子ＢＡＬ１，ＢＡＬ２間にバランスコイルとしてのインダクタＬ１を接続している。【００２９】
また、高周波スイッチ回路４１の電源端子Ｖｄｄに入力される電源電圧が高周波スイッチ２１に印加され、制御端子Ｖｃに入力される制御電圧が高周波スイッチ２１に印加されるように構成している。【００３０】
図３は、図２中の高周波スイッチ２１の具体的な構成を示す回路図である。共通入出力端子Ｐｃと第１の入出力端子Ｐ１との間にはシリーズにＦＥＴ  Ｑ１、シャントにＦＥＴ  Ｑ２をそれぞれ接続している。またＦＥＴ  Ｑ１，Ｑ２のゲートには抵抗Ｒ１，Ｒ２を介して制御電圧Ｖ１，Ｖ２を印加するように構成している。同様に、共通入出力端子Ｐｃと第２の入出力端子Ｐ２との間にはシリーズにＦＥＴ  Ｑ３、シャントにＦＥＴ  Ｑ４をそれぞれ接続し、ＦＥＴ  Ｑ３，Ｑ４のゲートには抵抗Ｒ３，Ｒ４を介して制御電圧Ｖ３，Ｖ４を印加するように構成している。
図３においてＦＥＴ  Ｑ１，Ｑ４がオンのときＱ２，Ｑ３がオフ、逆にＱ２，Ｑ３がオンのときＱ１，Ｑ４がオフの関係となるように制御電圧Ｖ１〜Ｖ４を印加する。【００３１】
図４は、図３に示した高周波スイッチ２１においてＦＥＴＱ１，Ｑ４がオン状態、Ｑ２，Ｑ３がオフ状態での等価回路図である。オン状態のＦＥＴは低抵抗の抵抗Ｒ１，Ｒ２で表され、オフ状態のＦＥＴはキャパシタＣ２，Ｃ３で表される。したがってこの状態はＲ１，Ｃ２の直列回路とＣ３，Ｒ４の直列回路との並列回路であり、図４（Ｂ）のように、共通入出力端子Ｐｃとグランドとの間に抵抗ＲｏとキャパシタＣｏの直列回路が構成される回路で表すことができる。【００３２】
このことは、図３に示したＦＥＴＱ１，Ｑ４がオフ状態、Ｑ２，Ｑ３がオン状態のときも同様である。【００３３】
このように選択されていない入出力端子が存在することにより、その非選択の入出力端子（ポート）がキャパシタとして作用し、共通入出力端子と選択状態の入出力端子間のインピーダンスは正規のインピーダンス（５０Ω）からずれる。この回路のラインとグランド間にパラレルに入るキャパシタンスＣｏの分を補正して、共通入出力端子Ｐｃから高周波スイッチ２１側を見たインピーダンスが正規のインピーダンスとなるように、図４（Ｃ）に示す整合回路３１を設ける。図２に示した整合回路３１はこのようにして定めた回路である。【００３４】
なお、上記整合回路は、図４（Ｄ）に示すように、整合用ストリップラインＳＬ１と、信号経路に対してシャントに接続されるキャパシタＣｍとにより構成してもよい。このようにキャパシタＣｍを設けることにより、ストリップラインＳＬ１のインダクタンスとキャパシタＣｍのキャパシタンスとによってインピーダンスを定めることができるので、整合回路の設計上の自由度が向上する。【００３５】
また、整合回路３１を設計する際、ＳＡＷフィルタＦ１，Ｆ２が有するキャパシタンス成分によるインピーダンス不整合をも解消するように整合回路３１のインピーダンスを定めることにより、ＳＡＷフィルタＦ１，Ｆ２自体に整合回路を設ける必要がなくなり、ＳＡＷフィルタを含む高周波回路全体の小型化および挿入損失の低減化が図れる。【００３６】
図５および図６は、図２に示したスイッチ回路モジュールを多層基板に形成した場合の、各誘電体層に設けた電極パターンの具体的な例を示している。【００３７】
図５・図６において、（１）〜（１５）は多層基板の各誘電体層を順に表している。図５の（１）は最下層の誘電体層であり、図６の（１５）は最上層の誘電体層である。但し、この図５・図６は、各誘電体層（１）〜（１５）を、それらの下面側（実装基板に向く側）から見た状態を示している。なお、図６の（１５）の電極パターンは、誘電体層の上面側に形成されている。【００３８】
最下層の誘電体層（１）には、実装基板への実装のための各種端子（ＧＮＤ，Ｖｄｄ，Ｖｃ，ＵＢＡＬ，ＢＡＬ１，ＢＡＬ２）を形成している。これらの端子は図２に示した同名の端子と対応している。【００３９】
誘電体層（１）〜（５）にはキャビティＳを形成していて、誘電体層（６）の表面側に高周波スイッチ２１をワイヤボンディングではなくフリップチップボンディングによって実装することによってキャビティ内に高周波スイッチ２１を配置する。【００４０】
誘電体層（５）〜（８）には整合用ストリップラインＳＬ１を形成している。また、誘電体層（９）〜（１３）にはキャパシタＣｓの電極を形成している。
誘電体層（８）〜（１３）には、バランスコイルであるインダクタＬ１を形成している。
誘電体層（１５）の表面側には２つのＳＡＷフィルタＦ１，Ｆ２を実装する。【００４１】
以上のようにして、図２に示したスイッチ回路モジュールを多層基板に形成して、ＧＳＭ８５０・ＧＳＭ９００のデュアルバンドのスイッチ回路モジュールを構成する。【００４２】
なお、この第１の実施形態では、多層基板の表面側のキャビティ内に高周波スイッチ２１をフリップチップボンディングによって実装するようにしたが、多層基板の下面側にキャビティを設け、そのキャビティ内に高周波スイッチを配置してもよい。【００４３】
《第２の実施形態》
第２の実施形態に係る、高周波スイッチ回路を含むトリプルバンドのスイッチプレクサの構成を図７〜図９を参照して説明する。【００４４】
図７は第２の実施形態に係るスイッチプレクサ１０１の回路図である。このスイッチプレクサ１０１は高周波スイッチ回路４２、ローパスフィルタＬＰＦ１，ＬＰＦ２、ＳＡＷフィルタＦ３，Ｆ４，Ｆ５を備えている。【００４５】
高周波スイッチ回路４２は高周波スイッチ２２および整合回路としてのストリップラインＳＬ１を備えている。高周波スイッチ２２は共通入出力端子Ｐｃと複数の入出力端子Ｐ１〜Ｐ６との間を選択的に接続する。なおこの切り替えを行う制御端子および電源端子については図７では省略している。高周波スイッチ２２は共通入出力端子Ｐｃと高周波スイッチ回路４２のアンテナ端子ＡＮＴとの間に整合用ストリップラインＳＬ１を設けている。【００４６】
ローパスフィルタＬＰＦ１は、ＧＳＭ９００の送信信号入力端子９００Ｔｘからの入力信号のうちＧＳＭ９００の送信信号の周波数帯域を通過させる。同様にローパスフィルタＬＰＦ２は、ＧＳＭ１８００／１９００の送信信号入力端子１８００／１９００Ｔｘからの入力信号のうちＧＳＭ１８００／１９００の送信信号の周波数帯域を通過させる。【００４７】
ローパスフィルタＬＰＦ１は、ストリップラインＧＬ，ＧＬｔ１，ＧＬｔ２、キャパシタＧＣｃ１，ＧＣｃ２，ＧＣｕ１，ＧＣｕ２，ＧＣｕ３とで構成している。同様にローパスフィルタＬＰＦ２は、ストリップラインＤＬ，ＤＬｔ１，ＤＬｔ２、キャパシタＤＣｃ１，ＤＣｕ１，ＤＧＣｕ２，ＤＣｕ３とで構成している。【００４８】
ＳＡＷフィルタＦ３は、高周波スイッチ回路４２の受信信号出力ポートＲＸ１からの信号に対してＧＳＭ９００の受信信号周波数帯域を通過させる。またＳＡＷフィルタＦ４は、高周波スイッチ回路４２の受信信号出力ポートＲＸ２からの信号に対してＧＳＭ１８００の受信信号周波数帯域を通過させる。同様にＳＡＷフィルタＦ５は、高周波スイッチ回路４２の受信信号出力ポートＲＸ３からの信号に対してＧＳＭ１９００の受信信号周波数帯域を通過させる。【００４９】
また高周波スイッチ回路４２の送受信信号ポートＴＲＸ１にはＵＭＴＳ１の回路が接続される。【００５０】
図８および図９は、図７に示したスイッチプレクサを多層基板に形成した場合の、各誘電体層に設けた電極パターンの具体的な例を示している。【００５１】
図８・図９において、（１）〜（１３）は多層基板の各誘電体層を順に表している。図８の（１）は最下層の誘電体層であり、図９の（１３）は最上層の誘電体層である。但し、この図８・図９は、各誘電体層（１）〜（１３）を、それらの下面側（実装基板に向く側）から見た状態を示している。なお、図９の（１３）の電極パターンは、誘電体層の上面側に形成されている。【００５２】
最下層の誘電体層（１）には、実装基板への実装のための各種端子（ＧＮＤ，１９００Ｒｘ，１８００Ｒｘ，９００Ｒｘ，１８００／１９００Ｔｘ，９００Ｔｘ，ＡＮＴ等）を形成している。これらの端子は図７に示した同名の端子と対応している。【００５３】
誘電体層（２），（１１）にはグランド電極Ｇを形成している。
誘電体層（３），（４），（１０）には各種キャパシタ電極ＧＣｕ２，ＧＣｕ３，ＤＣｕ２，ＤＣｕ３，ＧＣｃ１，ＧＣｃ２，ＤＣｃ１，ＧＣｕ１，ＤＣｕ１をそれぞれ形成している。【００５４】
誘電体層（６）〜（９）には各種ストリップラインＤＬｔ１，ＧＬｔ１，ＧＬｔ２，ＤＬｔ２，ＧＬ，ＤＬをそれぞれ形成している。
誘電体層（９）には整合用ストリップラインＳＬ１を形成している。
誘電体層（１３）の表面側には、高周波スイッチ２２をワイヤボンディングではなくフリップチップボンディングによって実装する。【００５５】
以上のようにして、図７に示したスイッチプレクサを多層基板に形成して、ＧＳＭ９００／ＧＳＭ１８００／ＧＳＭ１９００のトリプルバンドのスイッチプレクサを構成する。
【図１】
2008075551.tif 000003
【図２】
2008075551.tif 000004
【図３】
2008075551.tif 000005
【図４】
2008075551.tif 000006
【図５】
2008075551.tif 000007
【図６】
2008075551.tif 000008
【図７】
2008075551.tif 000009
【図８】
2008075551.tif 000010
【図９】
2008075551.tif 000011
【手続補正書】
【提出日】平成21年8月19日(2009.8.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＦＥＴからなるスイッチング素子を含み複数の入出力端子のうちの一つの入出力端子と共通入出力端子との間を選択的に接続する高周波スイッチと、複数の誘電体層と配線電極とが積層された多層基板と、を備えた高周波スイッチ回路において、
前記高周波スイッチは半導体チップからなり前記多層基板の少なくともどちらかの主面にバンプ部を介してフリップチップ実装され、
前記複数の入出力端子と当該複数の入出力端子に接続される回路との間に整合回路を設けることなく、前記共通入出力端子と当該共通入出力端子に接続される回路との間に、前記共通入出力端子に接続される前記バンプ部で発生するインダクタ、前記スイッチング素子のオン状態の入出力端子に接続される前記バンプ部で発生するインダクタ、及びインダクタンス素子を含む整合回路が設けられ、
前記整合回路は、前記スイッチング素子のオフ状態のすべての前記複数の入出力端子における容量分を補正することにより、前記共通入出力端子とオン状態の前記入出力端子との間のインピーダンスを整合させることを特徴とする高周波スイッチ回路。
【請求項２】
前記整合回路は、前記共通入出力端子と当該共通入出力端子に接続される回路との間に直列に配置されたインダクタである請求項１に記載の高周波スイッチ回路。
【請求項３】
前記整合回路は、シャントに接続されたキャパシタをさらに含むものである請求項２に記載の高周波スイッチ回路。
【請求項４】
前記インダクタンス素子は、前記多層基板の一方の主面または内部に形成された、請求項１〜３のいずれかに記載の高周波スイッチ回路。
【請求項５】
前記多層基板の他方の主面にキャビティが形成され、前記キャビティに前記半導体チップが配置された請求項４に記載の高周波スイッチ回路。
【請求項６】
前記複数の入出力端子のうち少なくとも一つの入出力端子に接続される回路はＳＡＷフィルタである請求項１〜５のいずれかに記載の高周波スイッチ回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
前記課題を解決するために、この発明の高周波スイッチ回路は次のように構成する。
（１）ＦＥＴからなるスイッチング素子を含み複数の入出力端子のうちの一つの入出力端子と共通入出力端子との間を選択的に接続する高周波スイッチと、複数の誘電体層と配線電極とが積層された多層基板と、を備えた高周波スイッチ回路において、
前記高周波スイッチは半導体チップからなり前記多層基板の少なくともどちらかの主面にバンプ部を介してフリップチップ実装され、
前記複数の入出力端子と当該複数の入出力端子に接続される回路との間に整合回路を設けることなく、前記共通入出力端子と当該共通入出力端子に接続される回路との間に、前記共通入出力端子に接続される前記バンプ部で発生するインダクタ、前記スイッチング素子のオン状態の入出力端子に接続される前記バンプ部で発生するインダクタ、及びインダクタンス素子を含む整合回路が設けられ、
前記整合回路は、前記スイッチング素子のオフ状態のすべての前記複数の入出力端子における容量分を補正することにより、前記共通入出力端子とオン状態の前記入出力端子との間のインピーダンスを整合させることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
（４）前記インダクタンス素子は、前記多層基板の一方の主面または内部に形成されたものとする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
（５）前記多層基板の他方の主面にキャビティが形成され、前記キャビティに前記半導体チップが配置されたものとする。
【手続補正書】
【提出日】平成21年11月5日(2009.11.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＦＥＴからなるスイッチング素子を含み複数の入出力端子のうちの一つの入出力端子と共通入出力端子との間を選択的に接続する高周波スイッチと、複数の誘電体層と配線電極とが積層された多層基板と、を備えた高周波スイッチ回路において、
前記高周波スイッチは半導体チップからなり前記多層基板の少なくともどちらかの主面にバンプ部を介してフリップチップ実装され、
前記複数の入出力端子と当該複数の入出力端子に接続される回路との間に整合回路を設けることなく、前記共通入出力端子と当該共通入出力端子に接続される回路との間に、インダクタンス素子を含む整合回路が設けられ、
前記整合回路は、前記共通入出力端子に接続される前記バンプ部で発生するインダクタ、及び前記スイッチング素子のオン状態の入出力端子に接続される前記バンプ部で発生するインダクタを含み、前記スイッチング素子のオフ状態のすべての前記複数の入出力端子における容量分を補正することにより、前記共通入出力端子とオン状態の前記入出力端子との間のインピーダンスを整合させることを特徴とする高周波スイッチ回路。
【請求項２】
前記整合回路は、前記共通入出力端子と当該共通入出力端子に接続される回路との間に直列に配置されたインダクタである請求項１に記載の高周波スイッチ回路。
【請求項３】
前記整合回路は、シャントに接続されたキャパシタをさらに含むものである請求項２に記載の高周波スイッチ回路。
【請求項４】
前記インダクタンス素子は、前記多層基板の一方の主面または内部に形成された、請求項１〜３のいずれかに記載の高周波スイッチ回路。
【請求項５】
前記多層基板の他方の主面にキャビティが形成され、前記キャビティに前記半導体チップが配置された請求項４に記載の高周波スイッチ回路。
【請求項６】
前記複数の入出力端子のうち少なくとも一つの入出力端子に接続される回路はＳＡＷフィルタである請求項１〜５のいずれかに記載の高周波スイッチ回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
前記課題を解決するために、この発明の高周波スイッチ回路は次のように構成する。
（１）ＦＥＴからなるスイッチング素子を含み複数の入出力端子のうちの一つの入出力端子と共通入出力端子との間を選択的に接続する高周波スイッチと、複数の誘電体層と配線電極とが積層された多層基板と、を備えた高周波スイッチ回路において、
前記高周波スイッチは半導体チップからなり前記多層基板の少なくともどちらかの主面にバンプ部を介してフリップチップ実装され、
前記複数の入出力端子と当該複数の入出力端子に接続される回路との間に整合回路を設けることなく、前記共通入出力端子と当該共通入出力端子に接続される回路との間に、インダクタンス素子を含む整合回路が設けられ、
前記整合回路は、前記共通入出力端子に接続される前記バンプ部で発生するインダクタ、及び前記スイッチング素子のオン状態の入出力端子に接続される前記バンプ部で発生するインダクタを含み、前記スイッチング素子のオフ状態のすべての前記複数の入出力端子における容量分を補正することにより、前記共通入出力端子とオン状態の前記入出力端子との間のインピーダンスを整合させることを特徴とする。
【国際調査報告】
2008075551.tif 000012
2008075551.tif 000013
2008075551.tif 000014
2008075551.tif 000015