(57)【要約】  被試験デバイスを試験する試験装置であって、被試験デバイスが出力する被測定信号の立ち上がりエッジの傾きと、立ち下がりエッジの傾きとを、それぞれ独立に調整する傾き調整部と、傾き調整部によりエッジ傾きが調整された被測定信号をサンプリングするサンプリング部と、サンプリング部におけるサンプリング結果に基づいて、被試験デバイスの良否を判定する判定部とを備える試験装置を提供する。
2008114699.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスが出力する被測定信号の立ち上がりエッジの傾きと、立ち下がりエッジの傾きとを、それぞれ独立に調整する傾き調整部と、
前記傾き調整部によりエッジ傾きが調整された前記被測定信号をサンプリングするサンプリング部と、
前記サンプリング部におけるサンプリング結果に基づいて、前記被試験デバイスの良否を判定する判定部と
を備える試験装置。
【請求項２】
前記被試験デバイスが出力する信号のレベルと参照レベルとを比較した比較結果信号を、前記被測定信号として出力するコンパレータを更に備え、
前記傾き調整部は、前記コンパレータと前記サンプリング部との間に設けられ、前記コンパレータが出力する前記被測定信号のエッジの傾きを調整して、前記サンプリング部に入力する
請求項１に記載の試験装置。
【請求項３】
前記コンパレータは、差動の前記比較結果信号を、前記被測定信号として出力し、
前記試験装置は、前記コンパレータが出力する差動の前記被測定信号を、シングルエンドの前記被測定信号に変換する差動バッファを更に備え、
前記傾き調整部は、前記差動バッファが出力する前記被測定信号の傾きを調整して、前記サンプリング部に入力する
請求項２に記載の試験装置。
【請求項４】
前記差動バッファ、前記傾き調整部、及び前記サンプリング部は、同一のＬＳＩに形成され、
前記コンパレータは、前記ＬＳＩの外部に形成される
請求項３に記載の試験装置。
【請求項５】
前記差動バッファから前記サンプリング部までの伝送線路長は、前記コンパレータから前記差動バッファまでの伝送線路長より短い
請求項４に記載の試験装置。
【請求項６】
前記傾き調整部は、
前記被測定信号を反転して出力する第１インバータと、
前記第１インバータが出力する信号の立ち上がりエッジ又は立ち下がりエッジのいずれか一方の傾きを調整する第１調整部と、
前記第１インバータが出力する信号を反転して、前記サンプリング部に入力する第２インバータと、
前記第２インバータが出力する信号の立ち上がりエッジ又は立ち下がりエッジのうちの、前記第１調整部と同種の一方のエッジ傾きを調整する第２調整部と
を有する請求項１に記載の試験装置。
【請求項７】
前記第１インバータは、ソース電流量およびシンク電流量を規定するｎチャネルＦＥＴ及びｐチャネルＦＥＴを有し、
前記第２インバータは、ソース電流量及びシンク電流量を規定するｎチャネルＦＥＴ及びｐチャネルＦＥＴを有し、
前記第１調整部は、前記第１インバータにおける前記ｎチャネルＦＥＴのゲート電圧又は前記ｐチャネルＦＥＴのゲート電圧の一方を調整することにより、前記第１インバータが出力する信号のエッジの傾きを調整し、
前記第２調整部は、前記第２インバータにおける前記ｎチャネルＦＥＴのゲート電圧又は前記ｐチャネルＦＥＴのゲート電圧のうち、前記第１調整部と同一チャネルのＦＥＴのゲート電圧を調整することにより、前記第２インバータが出力する信号のエッジの傾きを調整する
請求項６に記載の試験装置。
【請求項８】
前記傾き調整部は、
前記被測定信号を受け取って出力するバッファと、
前記バッファが出力する信号の立ち上がりエッジ又は立ち下がりエッジのいずれか一方の傾きを調整する第１調整部と、
前記バッファが出力する信号の立ち上がりエッジ又は立ち下がりエッジのうちの、前記第１調整部とは異なる一方のエッジの傾きを調整する第２調整部と
を有する請求項１に記載の試験装置。
【請求項９】
入力される被測定信号を測定する測定回路であって、
前記被測定信号の立ち上がりエッジの傾きと、立ち下がりエッジの傾きとを、それぞれ独立に調整する傾き調整部と、
前記傾き調整部によりエッジ傾きが調整された前記被測定信号をサンプリングするサンプリング部と
を備える測定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置および測定回路に関する。特に本発明は、被試験デバイスを試験する試験装置、および、被測定信号を測定する測定回路に関する。本出願は、下記の米国仮出願および米国特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１．米国仮出願      ６０／８９５，９８５    出願日  ２００７年３月２１日
２．米国特許出願    １１／８５５，１５５    出願日  ２００７年９月１４日
【背景技術】
【０００２】
被試験デバイスを試験する試験装置として、被試験デバイスが出力する被測定信号を測定して、測定結果に基づいて被試験デバイスの良否を判定する装置が知られている。例えば、被測定信号の論理パターンを測定して、測定した論理パターンが、期待値パターンと一致するか否かにより、被試験デバイスの良否を判定する装置が知られている。【０００３】
被測定信号の論理パターンは、被測定信号のビットレートに同期したサンプリングクロックでサンプリングすることにより、検出することができる。このため、被測定信号のエッジ位置、ビット境界等のタイミングは、精度よく制御されることが好ましい。【０００４】
しかし、被測定信号のエッジ位置、ビット境界等のタイミングは、被測定信号の立ち上がり時間Ｔｒ、立ち下がり時間Ｔｆにより、理想的なタイミングからずれが生じてしまう。また、被測定信号が差動信号の場合、ポジ信号とネガ信号との間のスキュー等によっても、差動信号のクロスポイントが理想的なクロスポイントからずれてしまう。【０００５】
このようなクロスポイントのずれを補償する技術として、ポジ信号およびネガ信号の一方の静的電圧レベルをシフトさせることにより、クロスポイントのタイミングを調整する技術が知られている（例えば、特許文献１参照）。
【特許文献１】特開２００１−６０８５４号公報
【０００６】
図６は、差動信号を示す図である。上述したように、理想波形のクロスポイントのタイミングに対して、実際の出力波形のクロスポイントのタイミングにはズレが生じる。これに対して、ポジ信号またはネガ信号の一方を、電圧方向にシフトすることで、図６に示すシフト波形のように、クロスポイントのタイミングを補償することができる。【０００７】
しかし、ポジ信号またはネガ信号を電圧方向にシフトさせた場合、ポジ信号およびネガ信号のレベル差は、シフト量に応じて増大する。このため、差動信号を受け取る回路の耐圧が小さい等の場合には、クロスポイントのタイミング補償を十分行えない場合が考えられる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで本実施形態は、上記の課題を解決することのできる試験装置および測定回路を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００９】
即ち、第１の形態によると、被試験デバイスを試験する試験装置であって、被試験デバイスが出力する被測定信号の立ち上がりエッジの傾きと、立ち下がりエッジの傾きとを、それぞれ独立に調整する傾き調整部と、傾き調整部によりエッジ傾きが調整された被測定信号をサンプリングするサンプリング部と、サンプリング部におけるサンプリング結果に基づいて、被試験デバイスの良否を判定する判定部とを備える試験装置を提供する。【００１０】
第２の形態によると、入力される被測定信号を測定する測定回路であって、被測定信号の立ち上がりエッジの傾きと、立ち下がりエッジの傾きとを、それぞれ独立に調整する傾き調整部と、傾き調整部によりエッジ傾きが調整された被測定信号をサンプリングするサンプリング部とを備える測定回路を提供する。【００１１】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００１２】
本実施形態によれば、被測定信号のエッジタイミングを精度よく調整することができる。このため、被試験デバイスを精度よく試験することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一つの実施形態に係る試験装置１００の構成の一例を示す図である。
【図２】傾き調整部４０の構成の一例を示す図である。
【図３】図２に示した傾き調整部４０の動作の一例を示す図である。
【図４】傾き調整部４０の他の構成例を示す図である。
【図５】傾き調整部４０の他の構成例を示す図である。
【図６】差動信号を示す図である。
【符号の説明】
【００１４】
１０・・・パターン発生部、１２・・・タイミング発生部、１４・・・フェイルメモリ、２０・・・処理回路、２２・・・波形成形部、２３・・・測定回路、２４・・・判定部、２６・・・サンプリング部、２８・・・差動バッファ、３０・・・ドライバコンパレータ部、３２・・・ドライバ、３４・・・Ｈ側コンパレータ、３６・・・Ｌ側コンパレータ、４０・・・調整部、４２・・・第１調整部、４４・・・第２調整部、４６・・・共通調整部、４８・・・テーブル格納部、５０・・・第１インバータ、５２・・・ソース側電流源、５４・・・ソース側トランジスタ、５６・・・シンク側トランジスタ、５８・・・シンク側電流源、６０・・・第２インバータ、６２・・・ソース側電流源、６４・・・ソース側トランジスタ、６６・・・シンク側トランジスタ、６８・・・シンク側電流源、７２・・・容量、７４・・・容量、８０・・・バッファ、８２・・・ソース側電流源、８４・・・ソース側トランジスタ、８６・・・シンク側トランジスタ、８８・・・シンク側電流源、９０・・・容量、１００・・・試験装置、２００・・・被試験デバイス
【発明を実施するための最良の形態】
【００１５】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。【００１６】
図１は、本発明の一つの実施形態に係る試験装置１００の構成の一例を示す図である。試験装置１００は、半導体回路等の被試験デバイス２００を試験する装置であって、パターン発生部１０、タイミング発生部１２、フェイルメモリ１４、処理回路２０、および、ドライバコンパレータ部３０を備える。【００１７】
パターン発生部１０は、被試験デバイス２００を試験する試験パターンを生成する。例えばパターン発生部１０は、被試験デバイス２００に入力する試験信号が有するべき論理パターンを生成して処理回路２０に入力する。【００１８】
タイミング発生部１２は、タイミング信号を生成する。例えばタイミング発生部１２は、試験信号の周期およびエッジタイミング等を示すタイミング信号を生成して処理回路２０に入力する。【００１９】
処理回路２０は、波形成形部２２、差動バッファ２８、測定回路２３、および、判定部２４を有する。波形成形部２２は、パターン発生部１０およびタイミング発生部１２から受け取る試験パターンおよびタイミング信号に応じた試験信号を生成して、ドライバコンパレータ部３０に入力する。【００２０】
ドライバコンパレータ部３０は、ドライバ３２、Ｈ側コンパレータ３４、および、Ｌ側コンパレータ３６を有する。ドライバ３２は、波形成形部２２から受け取る試験信号の振幅を調整して被試験デバイス２００に入力する。【００２１】
Ｈ側コンパレータ３４およびＬ側コンパレータ３６は、被試験デバイス２００が試験信号に応じて出力する被測定信号Ｄｏｕｔを受け取る。Ｈ側コンパレータ３４は、被測定信号Ｄｏｕｔの信号レベルと、Ｈ側参照レベルＶＯＨとを比較した比較結果信号Ｄｃｐを、新たな被測定信号として出力する。本例のＨ側コンパレータ３４は、被測定信号Ｄｏｕｔの信号レベルがＨ側参照レベルＶＯＨより大きい場合にＨ論理を示して、被測定信号Ｄｏｕｔの信号レベルがＨ側参照レベルＶＯＨ以下の場合にＬ論理を示す２値の信号を、比較結果信号Ｄｃｐとして出力する。【００２２】
Ｌ側コンパレータ３６は、被測定信号Ｄｏｕｔの信号レベルと、Ｌ側参照レベルＶＯＬとを比較した比較結果信号を、比較結果信号Ｄｃｐとして出力する。本例のＨ側コンパレータ３４およびＬ側コンパレータ３６は、差動の比較結果信号Ｄｃｐを出力する。【００２３】
差動バッファ２８は、ドライバコンパレータ部３０から入力される差動の比較結果信号Ｄｃｐを、シングルエンドの（single ended）比較結果信号Ｄｃｐに変換する。なお、図１においては、処理回路２０の構成として、Ｈ側コンパレータ３４に対応する差動バッファ２８等を省略して示すが、処理回路２０は、Ｈ側コンパレータ３４に対応する差動バッファ２８、測定回路２３、および、判定部２４を有してよい。なお、Ｌ側コンパレータ３６がシングルエンド出力型のコンパレータの場合には、処理回路２０は、差動バッファ２８に代えて非差動型のバッファを有してよい。【００２４】
測定回路２３は、差動バッファ２８が出力する被測定信号のタイミング（例えばエッジタイミング等）を測定する。測定回路２３は、傾き調整部４０およびサンプリング部２６を有する。傾き調整部４０は、差動バッファ２８とサンプリング部２６との間に設けられる。ここで、回路素子を通過した後のパルス信号のパルス幅が、回路素子を通過する前のパルス信号のパルス幅に比べて、微小であるが変化する場合がある。パルス幅変動の主な原因としては、回路素子に含まれるｐチャネル／ｎチャネルのトランジスタ特性の相違、回路素子におけるシンク電流およびソース電流の特性の相違、内部回路構成、および、製造プロセスのばらつき等が考えられる。【００２５】
傾き調整部４０は、回路素子を通過したパルス信号の前縁タイミングと、後縁タイミングとを独立して微調整する。本例の傾き調整部４０は、差動バッファ２８が出力する被測定信号（比較結果信号Ｄｃｐ）を受け取り、受け取った被測定信号の立ち上がりエッジの傾きと、立ち下がりエッジの傾きとを、それぞれ独立に調整することにより、前縁タイミングと後縁タイミングとを独立して微調整した出力信号をサンプリング部２６に入力する。【００２６】
一般にエッジタイミングは、当該信号の信号レベルが、後段回路のスレッショルドレベルに達するタイミングにより定まるので、エッジの傾きを調整することにより、エッジタイミングを調整することができる。例えば、エッジの傾きの絶対値が減少するように調整する（つまり、より緩やかなエッジとなるように調整する）ことで、遅延方向にエッジタイミングを調整することができる。傾き調整部４０の構成については、図２において後述する。【００２７】
サンプリング部２６は、傾き調整部４０によりエッジ傾きの調整に基づいて前縁タイミングおよび後縁タイミングが補正された被測定信号をサンプリングする。サンプリング部２６は、被測定信号をデータ入力端子に受け取り、タイミング信号をクロック入力端子に受け取るフリップフロップであってよい。本例のタイミング発生部１２は、被試験デバイス２００の良否を判定すべきタイミングで、サンプリング部２６に被測定信号をサンプリングさせるタイミング信号を生成する。【００２８】
判定部２４は、サンプリング部２６におけるサンプリング結果に基づいて、被試験デバイス２００の良否を判定する。本例の判定部２４は、被測定信号の論理パターンと、与えられる期待値パターンとを比較することにより、所定のタイミングでタイミング判定されて、被試験デバイス２００の良否を判定する。本例のパターン発生部１０は、試験パターンに応じて期待値パターンを生成する。【００２９】
フェイルメモリ１４は、判定部２４における判定結果を格納する。本例のフェイルメモリ１４は、判定部２４が被試験デバイス２００のアドレス毎に判定した判定結果を、所定のメモリ領域に格納する。【００３０】
このような構成により、被試験デバイス２００を試験する。上述したように、傾き調整部４０において前縁／後縁のエッジタイミングを調整するので、被測定信号のタイミング判定を、例えば数十ピコ秒程度のタイミングまで精度よく判定できる。また、立ち上がりエッジおよび立ち下がりエッジの傾きを独立に調整するので、立ち上がりエッジおよび立ち下がりエッジのエッジタイミングの理想的なタイミングからのズレ量が異なる場合であっても、それぞれ理想的なタイミングに調整することができる。【００３１】
ここで、実用に際して試験装置１００は、傾き調整部４０を予めキャリブレーションしてよい。例えば試験装置１００は、所定のデューティ比（例えば５０％）の基準クロックを、被試験デバイス２００の出力端から処理回路２０に印加させる。処理回路２０は、当該基準クロックの前縁位置および後縁位置を、タイミング発生部１２から与えられる既知のタイミング信号（ストローブ信号）でサーチする。【００３２】
そして、処理回路２０において測定される基準クロックのデューティ比が所定の値（例えば５０％）となるように、傾き調整部４０における前縁および後縁の傾き調整量を調整する。このような処理により、被試験デバイス２００から処理回路２０までの伝送路で生じる、前縁および後縁のタイミング誤差を補正できる。更に、サンプリング部２６のセットアップ／ホールド特性に伴う、前縁タイミングおよび後縁タイミングの測定誤差も同時に補正できる。【００３３】
また、Ｌ側コンパレータ３６において、しきい値であるＬ側参照レベルＶＯＬの設定を変えたときに、Ｌ側コンパレータ３６が出力する信号のエッジタイミングが変わる場合も考えられる。この場合、試験装置１００は、Ｌ側コンパレータ３６のＬ側参照レベルＶＯＬを設定する毎に、傾き調整部４０をキャリブレーションしてよい。【００３４】
また、ドライバコンパレータ部３０と、処理回路２０とは異なるＬＳＩに形成される場合がある。つまり、差動バッファ２８、傾き調整部４０、および、サンプリング部２６は、同一のＬＳＩに形成され、ドライバコンパレータ部３０は、当該ＬＳＩの外部に形成されてよい。【００３５】
この場合、差動バッファ２８には、ＬＳＩの外部のＬ側コンパレータ３６から被測定信号が入力されるので、ポジ信号およびネガ信号間のスキュー、立ち上がりエッジおよび立ち下がりエッジのなまり、振幅レベルの相違等により前縁および後縁のエッジタイミングのずれが顕著となる。これに対し、傾き調整部４０を、差動バッファ２８とサンプリング部２６との間に設けるので、被試験デバイス２００が本来出力する被測定信号Ｄｏｕｔと略同一の状態となるように、処理回路２０における被測定信号Ｄｏｕｔのエッジタイミングのずれを補償して、精度よく測定することができる。差動バッファ２８からサンプリング部２６までの伝送線路長は、ドライバコンパレータ部３０から差動バッファ２８までの伝送線路長より短いことが好ましい。【００３６】
図２は、傾き調整部４０の構成の一例を示す図である。第１調整部４２、第２調整部４４、第１インバータ５０、および、第２インバータ６０を有する。第１インバータ５０は、差動バッファ２８から入力される被測定信号を反転して出力して、第１インバータ５０の出力インピーダンスと容量７２とで積分されたスルーレート波形を第２インバータ６０へ入力する。即ち、第１インバータ５０のシンク側電流源５８で電流制限されたシンク側トランジスタ５６と容量７２との積分時定数に基づいた傾きの波形を、第２インバータ６０に入力する。第１調整部４２は、第１インバータ５０が出力する信号の立ち上がりエッジ又は立ち下がりエッジのいずれか一方の傾きを調整する。本例の第１調整部４２は、第１インバータ５０が出力する信号の立ち下がりエッジの傾きを調整する可変の直流電圧を発生する。第１調整部４２は、例えば、６ビット分解能のＤＡ変換器であってよい。【００３７】
第２インバータ６０は、第１インバータ５０が出力する信号を反転出力して、第２インバータ６０の出力インピーダンスと容量７４とで積分されたスルーレート波形をサンプリング部２６に入力する。第２調整部４４は、第２インバータ６０が出力する信号の立ち上がりエッジ又は立ち下がりエッジのうちの、第１調整部４２と同種の一方のエッジ傾きを調整する。本例の第２調整部４４は、第２インバータ６０が出力する信号の立ち下がりエッジの傾きを調整する。このような構成により、傾き調整部４０が出力する信号の立ち上がりエッジおよび立ち下がりエッジの両方のタイミングを個別に調整することができる。【００３８】
第１インバータ５０は、ソース側トランジスタ５４、シンク側トランジスタ５６、ソース側電流源５２、シンク側電流源５８、および、容量７２を有する。ソース側電流源５２およびシンク側電流源５８は、第１インバータ５０におけるソース電流量およびシンク電流量を規定するｎチャネルＦＥＴおよびｐチャネルＦＥＴであってよい。【００３９】
ソース側トランジスタ５４は、差動バッファ２８から入力される被測定信号がＬ論理を示す場合にオン状態となり、ソース側電流源５２により規定されるソース電流で、容量７２を充電する。シンク側トランジスタ５６は、被測定信号がＨ論理を示す場合にオン状態となり、シンク側電流源５８により規定されるシンク電流で、容量７２を放電する。容量７２の電圧が、第２インバータ６０に入力される。【００４０】
第１調整部４２は、第１インバータ５０におけるソース側電流源５２またはシンク側電流源５８のいずれか一方のゲート電圧を調整することにより、第１インバータ５０が出力する信号のエッジ傾きを調整する。本例のシンク側電流源５８は、シンク側トランジスタ５６およびＬ側電源ラインＶＳＳの間に設けられたｎチャネルＦＥＴであり、第１調整部４２は、シンク側電流源５８のゲート電圧を調整する。第１インバータ５０が出力する信号の立ち下がりエッジの傾きは、容量７２を放電するシンク電流量により定まるので、このような構成により、立ち下がりエッジの傾きを調整することができる。【００４１】
この結果、被測定信号Ｄｃｐの立ち上がり側のエッジのタイミングを調整することができる。ここで、シンク側電流源５８の駆動能力が、より大きくなるようにＬＳＩを設計することが好ましい。また、ソース側トランジスタ５４の駆動電流に対比して、相対的に１／２倍から２倍程度に増減できるように制御可能範囲をシンク側電流源５８に与える場合には、第２調整部４４を削除してよい。【００４２】
第２インバータ６０は、ソース側トランジスタ６４、シンク側トランジスタ６６、ソース側電流源６２、シンク側電流源６８、および、容量７４を有する。第２インバータ６０の構成は、第１インバータ５０と同様であってよい。また、第２インバータ６０の各構成要素の特性は、第１インバータ５０において対応する構成要素と同一であってよい。【００４３】
第２調整部４４は、第２インバータ６０における電流源のうち、第１調整部４２と同一チャネルの電流源のゲート電圧を調整することにより、第２インバータ６０が出力する信号のエッジ傾きを調整する。本例のシンク側電流源６８は、シンク側トランジスタ６６およびＬ側電源ラインＶＳＳの間に設けられたｎチャネルＦＥＴであり、第２調整部４４は、シンク側電流源６８のゲート電圧を調整する。【００４４】
このような構成により、第２インバータ６０が出力する信号の立ち下がりエッジの傾きを調整することができる。また、第２インバータ６０が出力する信号の立ち上がりエッジの傾きは、第１インバータ５０および第１調整部４２により既に調整されているので、このような構成により、被測定信号Ｄｃｐの両エッジの傾きを独立に調整することができる。【００４５】
以上の構成により、サンプリング部２６は、被試験デバイス２００から出力される被測定信号Ｄｏｕｔと同一条件のパルス波形（被測定信号Ｄｏｕｔの同一の前縁タイミングおよび後縁タイミング）を受け取ることができる。この結果、判定部２４は、正確に被測定信号Ｄｏｕｔのタイミングを判定できる。従って、Ｌ側コンパレータ３６、差動バッファ２８等の伝送経路上の回路に依存するタイミング誤差要因を補正することができるので、より高いタイミング精度を有する試験装置を実現できる。【００４６】
例えば、図２に示すようにｎチャネルＦＥＴおよびｐチャネルＦＥＴを用いて、立ち上がりエッジおよび立ち下がりエッジを形成する場合において、ｎチャネルＦＥＴおよびｐチャネルＦＥＴの双方を制御してエッジタイミングを調整すると、ｎチャネルＦＥＴおよびｐチャネルＦＥＴ間の特性の差により、調整誤差が生じてしまう。これに対し、本例の傾き調整部４０は、縦続接続した２つのインバータにおいて、同一チャネルのＦＥＴを用いてエッジ傾きを調整するので、ｎチャネルＦＥＴおよびｐチャネルＦＥＴの特性の差による調整誤差を排除することができる。このため、信号のエッジタイミングを精度よく調整することができる。【００４７】
図３は、図２に示した傾き調整部４０の動作の一例を示す図である。図３に示すように、傾き調整部４０に入力される被測定信号Ｄｃｐのエッジタイミングは、被測定信号の理想的な波形のエッジタイミングに対して誤差Δ１、Δ２を有する。ここでエッジタイミングとは、エッジ波形が所定の直流レベルＶｒｅｆと交差するタイミングであってよい。例えばタイミングの誤差Δ１、Δ２は、Ｌ側コンパレータ３６、差動バッファ２８等の伝送経路上の回路における特性ばらつきによって生じる。【００４８】
第１インバータ５０は、被測定信号Ｄｃｐを反転して出力する。このとき第１インバータ５０は、出力する信号の立ち下がりエッジの傾きを調整する。第２インバータ６０は、第１インバータ５０が出力する信号を受け取り、更に反転して出力する。このとき、第２インバータ６０は、出力する信号の立ち下がりエッジの傾きを調整する。【００４９】
このような動作により、図３に示すように、第２インバータ６０が出力する信号の両エッジの傾きを調整して、エッジタイミングの誤差Δ１、Δ２を補正して、理想波形のパルス幅と同一のパルス幅に補償することができる。なお、試験装置１００は、被測定信号Ｄｃｐのパルスの位相を調整して、試験装置１００の他ピンに入力される被測定信号Ｄｃｐとの間のスキューを補償する可変遅延回路等のスキュー補正回路を有してよい。【００５０】
図４は、傾き調整部４０の他の構成例を示す図である。本例の傾き調整部４０は、第１インバータ５０、第２インバータ６０、共通調整部４６、および、テーブル格納部４８を有する。【００５１】
第１インバータ５０および第２インバータ６０は、図１から図３に関連して説明した第１インバータ５０および第２インバータ６０と同一であってよい。共通調整部４６は、第１インバータ５０および第２インバータ６０におけるｐチャネルのソース側電流源５２、６２、または、ｎチャネルのシンク側電流源５８、６８の、いずれか一方のチャネルの電流源を制御する。【００５２】
本例の共通調整部４６は、ｎチャネルの電流源（シンク側電流源５８およびシンク側電流源６８）に印加するゲート電圧を、それぞれ独立に調整する。共通調整部４６には、第１インバータ５０が調整するエッジが有するべき傾きを示す設定値１、および、第２インバータ６０が調整するエッジが有するべき傾き示す設定値２が、使用者等から与えられる。当該設定値は、例えば理想的な波形のエッジ傾きであってよい。【００５３】
テーブル格納部４８は、インバータの電流源に与えるゲート電圧と、インバータが調整するエッジの傾きとの関係を示すテーブルを格納する。当該テーブルは、共通調整部４６が出力するゲート電圧を順次変化させ、エッジの傾きをゲート電圧毎に測定することで取得してよい。【００５４】
本例では、同一チャネルのＦＥＴのゲート電圧を調整することで、各インバータが調整するエッジの傾きを制御する。このためテーブル格納部４８は、当該チャネルのＦＥＴについてのゲート電圧−電流（エッジ傾き）のテーブルを格納すればよい。また、共通調整部４６は、設定値１および設定値２について、共通のテーブルを参照すればよい。このため、エッジ傾きを容易かつ精度よく調整することができる。【００５５】
また、共通調整部４６は、所定の試験信号を被試験デバイス２００に入力して、傾き調整部４０が出力する信号の立ち上がりエッジ及び立ち下がりエッジのクロスタイミングが、理想的なクロスタイミングに対してどれだけずれているかを各エッジに対して測定してよい。そして、測定したずれに応じたゲート電圧を生成してよい。【００５６】
図５は、傾き調整部４０の他の構成例を示す図である。本例の傾き調整部４０は、第１調整部４２、第２調整部４４、および、バッファ８０を有する。バッファ８０は、差動バッファ２８から被測定信号を受け取り、反転せずに出力する。バッファ８０は、ソース側電流源８２、ソース側トランジスタ８４、シンク側トランジスタ８６、シンク側電流源８８、および、容量９０を有する。【００５７】
ソース側トランジスタ８４は、被測定信号がＨ論理を示すときにオン状態となり、ソース側電流源８２により規定されるソース電流で容量９０を充電する。シンク側トランジスタ８６は、被測定信号がＬ論理を示すときにオン状態となり、シンク側電流源８８により規定されるシンク電流で容量９０を放電する。容量９０の電圧は、サンプリング部２６に入力される。【００５８】
第１調整部４２は、バッファ８０が出力する信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方の傾きを調整する。第２調整部４４は、バッファ８０が出力する信号の立ち上がりエッジまたは立ち下がりエッジのうちの、第１調整部４２とは異なる一方の傾きを調整する。【００５９】
本例では、ソース側電流源８２が生成するソース電流量を調整することにより、バッファ８０が出力する信号の立ち上がりエッジの傾きを調整する。第２調整部４４は、シンク側電流源８８が生成するシンク電流量を調整することにより、バッファ８０が出力する信号の立ち下がりエッジの傾きを調整する。このような構成によっても、サンプリング部２６に入力する信号の両エッジの傾きを調整することができる結果、パルスの前縁および後縁のタイミングを個別に調整することができる。【００６０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。【００６１】
なお、以上の例において説明したｎチャネルＦＥＴは、ｎチャネルＭＯＳＦＥＴであってよい。また、ｐチャネルＦＥＴは、ｐチャネルＭＯＳＦＥＴであってよい。また、これらの対となるＭＯＳＦＥＴは、ＣＭＯＳ型のＦＥＴであってよい。
【産業上の利用可能性】
【００６２】
本実施形態によれば、被測定信号のエッジタイミングを精度よく調整することができる。このため、被試験デバイスを精度よく試験することができる。
【図１】
2008114699.tif 000003
【図２】
2008114699.tif 000004
【図３】
2008114699.tif 000005
【図４】
2008114699.tif 000006
【図５】
2008114699.tif 000007
【図６】
2008114699.tif 000008
【国際調査報告】
2008114699.tif 000009
2008114699.tif 000010