(57)【特許請求の範囲】
【請求項１】
ゲートライン及びデータラインにより区分された領域それぞれに、対応するゲートライン及び対応するデータラインに接続された制御用スイッチ素子、及び前記スイッチ素子に接続された液晶セル、及び最後のゲートラインの次の位置に又は一番目のゲートラインの上側に又は隣接する任意のゲートラインとの間に、前記ゲートラインと平行に形成された第１の抵抗値と第１の容量値を持つダミーゲートラインを含む液晶パネルと、
前記ゲートラインの駆動に必要なゲートハイ電圧を発生させるゲートハイ電圧発生器及びゲートロー電圧を発生させるゲートロー電圧発生器を含むゲート電圧発生器と、
前記ゲートハイ電圧発生器からの前記ゲートハイ電圧及び前記ゲートロー電圧発生器からの前記ゲートロー電圧を利用して、一定の期間ずつイネーブルされると共に、順次シフトされるゲート走査信号を前記ゲートラインにそれぞれ供給するゲートドライバと、
前記ゲートハイ電圧発生器から前記ゲートドライバに供給される前記ゲートハイ電圧に適応的に可変のインパルス幅を持つ負極性のインパルスが一定の周期ごとに付加されるように前記ゲートハイ電圧を変調するために、前記ゲートハイ電圧発生器に接続された時定数決定部と、該時定数決定部に接続された変調器と、を含むゲート電圧変調部とを備え、
前記時定数決定部は、
前記液晶パネル上の前記ダミーゲートラインと直列回路を成し、
前記変調器の入力端子に接続され、第２の容量値を持つキャパシタと、
前記ゲートハイ電圧発生器と前記ダミーゲートライン及び前記変調器の入力端子との間に配置され、前記ダミーゲートラインと直列に接続され、第２の抵抗値を持つ第１の抵抗器と、
前記ダミーゲートラインと並列回路を形成する第３の抵抗値を持つ第２の抵抗器と、を備え、
前記第１、第２及び第３の抵抗値、並びに第１及び第２の容量値によって時定数を決定し、
前記変調器は、前記負極性のインパルスを水平同期信号の周期ごとに発生させ、前記時定数決定部で決定された時定数に応じて前記負極性のインパルスのインパルス幅を調整し、前記ゲートハイ電圧に該調整された負極性のインパルスのインパルス幅を反映させて変調された前記ゲートハイ電圧を生成する
ことを特徴とする液晶表示装置。
【請求項２】
前記変調器は、前記第１の抵抗値及び前記第１の容量値のうち少なくとも一つが高ければ、前記負極性インパルスの幅を小さくし、前記第１の抵抗値及び前記第１の容量値のうち少なくとも一つが低ければ、前記負極性インパルスの幅を大きくすることを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネル上に画像を表示する液晶表示装置及びその駆動方法に関し、特に、液晶パネルのゲートラインに、変調されたゲート走査信号が供給されるようにする液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
通常、液晶表示装置は、ビデオデータによって液晶の光透過率を調節して、ビデオデータに該当する画像を表示する。かかる液晶表示装置は、厚さを薄くしながらも画面のサイズを限界以上に大きくして具現することができる。尚、液晶表示装置は、スリム化及び軽量化を可能とする。したがって、液晶表示装置は、陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）表示装置の代わりに、コンピュータの表示装置またはテレビジョン受信機の表示装置として使用されている。
【０００３】
ビデオデータに該当する画像を表示するために、液晶表示装置は、液晶パネルを駆動する駆動回路を備える。液晶パネルは、マトリックス（Ｍａｔｒｉｘ）状に配列された画素セルを含む。各々の画素セルは、図１に示すように、データラインＤＬから液晶セルに供給される画素駆動信号を切り換えるために、ゲートラインＧＬ上のゲート走査信号に応答する薄膜トランジスタＭＴを含む。前記薄膜トランジスタＭＴを経由して液晶セルＣＬＣに充電される電圧は、最初はデータラインＤＬ上の画素駆動信号の電圧レベルまで達した後、一定の電圧ΔＶｐの分落ちるようになる。それによって、液晶セルＣＬＣに充電される電圧と、画素駆動信号の電圧との間には、一定の電圧ΔＶｐの偏差が発生する。これは、薄膜トランジスタＭＴに存在する寄生容量に起因する。その結果、液晶パネル上に表示される画像には、フリッカー（Ｆｌｉｃｋｅｒ）及び干渉（Ｃｒｏｓｓｔａｌｋ）雑音などが現れる。
【０００４】
このようなデータラインＤＬ上の画素駆動信号の電圧と液晶セルＣＬＣに充電される電圧との差による影響を防止するために、ゲート走査信号の下降エッジ部分をなだらかに変調する液晶表示装置が提案されている。ゲート走査信号の変調機能を持つ従来の液晶表示装置は、図２に示すように、液晶パネル１０上の多数のゲートラインＧＬ１〜ＧＬｎを順次に駆動するためのゲートドライバ１２、液晶パネル１０上の多数のデータラインＤＬ１〜ＤＬｍに画素駆動電圧を供給するデータドライバ１４、及び前記ゲートドライバ１２及びデータドライバ１４を制御するタイミングコントローラ１６を備える。
【０００５】
ゲートドライバ１２は、１フレームの間、多数のゲートラインＧＬ１〜ＧＬｎを順次に一定の期間（例えば、一つの水平同期信号の期間）、イネーブル（Ｅｎａｂｌｅ）する。そのために、ゲートドライバ１２は、水平同期信号の周期ごとに順次にシフト（Ｓｈｉｆｔ）されるイネーブルパルスを排他的に有する多数のゲート走査信号を発生する。また、ゲートドライバ１２は、ゲート走査信号がゲートロー電圧（Ｖｇｌ）とゲートハイ電圧（Ｖｇｈ）との間でスイングするように、ゲートロー電圧発生器２０からのゲートロー電圧（Ｖｇｌ）及びゲートハイ電圧発生器２２からのゲートハイ電圧（Ｖｇｈ）を、選択的に多数のゲートラインＧＬ１〜ＧＬｎの方に切り換える。
【０００６】
ゲートハイ電圧発生器２２からゲートドライバ１２に供給されるゲートハイ電圧（Ｖｇｈ）は、一定の周期（すなわち、水平同期信号の周期）ごとに、負極性のインパルスを有するように変調部２４で変調される。変調部２４は、ゲートハイ電圧発生器２２及びゲートドライバ１２との間に接続された変調器２４Ａ、前記変調器２４Ａ及びゲートハイ電圧発生器２２との間に接続された抵抗Ｒｅ、及び前記抵抗Ｒｅと変調器２４Ａの入力端子との接続点とベース電圧ライン（ＧＮＤ）との間に接続されたキャパシタＣｅを備える。前記抵抗Ｒｅの抵抗値及びキャパシタＣｅの容量値によって決定される時定数により、変調器２４Ａからゲートドライバ１２に供給される変調されたゲートハイ電圧に含まれた負極性インパルスの幅が一定に定まる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、ライン分の画素と接続されるゲートラインＧＬ１〜ＧＬｎは、液晶パネルによって抵抗値及び容量値で偏差が発生する。液晶パネルによるゲートラインの抵抗値及び容量値の偏差は、ゲートハイ電圧の負極性インパルスの幅を変化させて、液晶セルＣＬＣに充電された電圧とデータラインＤＬ上の画素駆動信号の電圧との偏差（△Ｖｐ）を発生させる。これは、ゲートハイ電圧のイネーブル区間が増減することに起因する。したがって、従来の液晶表示装置では、画像にフリッカー及び干渉雑音などが液晶パネルによって現われる。
【０００８】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、液晶パネルと関係なくフリッカー及び干渉雑音などの発生を抑制するのに適合した液晶表示装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
前記目的を達成すべく、本発明による液晶表示装置は、ゲートライン及びデータラインにより区分された領域それぞれに、対応するゲートライン及び対応するデータラインに接続された制御用スイッチ素子、及び前記スイッチ素子に接続された液晶セルを含む液晶パネルと、前記ゲートラインの駆動に必要なゲートハイ電圧及びゲートロー電圧を発生するゲート電圧発生器と、前記ゲート電圧発生器からの前記ゲートハイ電圧及びゲートロー電圧を利用して、一定の期間ずつイネーブルされると共に、順次シフトされるゲート走査信号を前記ゲートラインにそれぞれ供給するゲートドライバと、前記ゲート電圧発生器から前記ゲートドライバに供給される前記ゲートハイ電圧に負極性のインパルスが一定の周期ごとに付加されるように変調し、前記液晶パネルによって幅を調節して、前記ゲート走査信号の特定エッジのスタート時点が調節されるようにするゲート電圧変調部とを備えたものである。
【００１０】
また、前記ゲート電圧変調部が、前記ゲート電圧発生器及び前記ゲートドライバの間に接続され、前記ゲートハイ電圧に前記負極性のインパルスが付加されるように変調する変調器と、前記ゲート電圧発生器、前記変調器及び前記液晶パネルの間に接続され、前記液晶パネルの一部分の抵抗値及び容量値のうち少なくとも一つに応答して、前記負極性のインパルスの幅が変更されるようにする時定数決定部とを備えたものである。
【００１１】
また、前記時定数決定部が、前記液晶パネル上の前記ゲートラインの抵抗値及び容量値のうち少なくとも一つに応答して、前記負極性のインパルスの幅を可変させるものである。
【００１２】
また、前記液晶パネルが、前記ゲートラインと平行に形成されたダミーゲートラインを追加で備え、前記時定数決定部が、前記変調器の入力端子に接続されたキャパシタと、前記ダミーゲートラインと共に、前記ゲート電圧発生器及び前記変調器の入力端子の間に接続される直列回路を形成する抵抗とを備えたものである。
【００１３】
また、前記ダミーゲートラインが、最後のゲートラインの次に位置するように形成されるものである。
【００１４】
また、前記時定数決定部が、前記ダミーゲートラインと並列回路を形成する第２抵抗を追加で備えたものである。
【００１５】
また、前記時定数決定部は、前記ダミーゲートラインの抵抗値及び容量値のうち少なくとも一つが高ければ、前記負極性インパルスの幅を小さくし、前記ダミーゲートラインの抵抗値及び容量値のうち少なくとも一つが低ければ、前記負極性インパルスの幅を大きくするものである。
【００１６】
また、前記液晶パネルが、前記ゲートラインと平行に形成されたダミーゲートラインを追加で備え、前記時定数決定部が、前記変調器の入力端子に接続されたキャパシタと、前記ダミーゲートラインと共に、前記ゲート電圧発生器及び前記変調器の入力端子に接続される並列回路を形成する抵抗とを備えたものである。
【００１７】
また、本発明による液晶表示装置の駆動方法は、液晶パネル上の一部分の抵抗値及び容量値のうち少なくとも一つを感知する段階と、前記感知された抵抗値及び容量値のうち少なくとも一つによって、前記ゲートハイ電圧に付加される負極性インパルスの幅を決める段階と、前記決まった幅の負極性インパルスが、前記ゲート電圧発生器から前記ゲートドライバに供給される前記ゲートハイ電圧に、一定の周期ごとに付加されるように変調する段階と、前記負極性インパルスが付加されたゲートハイ電圧によって、前記液晶パネル上の前記ゲートラインに供給される前記ゲート走査信号の特定エッジのスタート時点が調節されるようにする段階とを含むものである。
【００１８】
また、前記感知段階が、前記液晶パネル上の前記ゲートラインの抵抗値及び容量値のうち少なくとも一つを感知するものである。
【００１９】
また、前記液晶パネルが、前記ゲートラインと平行に形成されたダミーゲートラインを追加で備え、前記感知段階が、前記ダミーゲートラインを含む直列回路からの信号に応答する段階を含むものである。
【００２０】
また、前記装置が前記ダミーゲートラインと並列回路を形成する第２抵抗を追加で備え、前記感知段階が、前記ダミーゲートラインを含む直並列回路からの信号に応答する段階を含むものである。
【００２１】
また、前記幅の決定段階は、前記ダミーゲートラインの抵抗値及び容量値のうち少なくとも一つが高ければ、前記負極性インパルスの幅を小さくし、前記ダミーゲートラインの抵抗値及び容量値のうち少なくとも一つが低ければ、前記負極性インパルスの幅を大きくするものである。
【００２２】
また、前記液晶パネルが、前記ゲートラインと平行に形成されたダミーゲートラインを追加で備え、前記感知段階が、前記ダミーゲートラインを含む並列回路からの信号に応答する段階を含むものである。
【発明の効果】
【００２３】
本発明による液晶表示装置及びその駆動方法によれば、液晶パネル上のゲートラインの抵抗値及び容量値のうち少なくとも一つに反比例して、適応的に幅が変わる負極性インパルスを持つゲートハイ電圧が変調される。このような変調されたゲートハイ電圧は、ゲートラインに供給されたゲート走査信号の下降エッジのスタート時点を伸ばしたり早めたりして、液晶セルの電荷充電量（または電荷充電時間）を多くしたり少なくしたりする。したがって、液晶セルに充電された電圧とデータライン上の画素駆動信号の電圧との偏差ΔＶｐが液晶パネルと関係なく、最小化する。その結果、液晶パネルが変更されても（すなわち、液晶パネルとは関係なく）、本発明による液晶表示装置を介して表示される画像には、フリッカー及び干渉雑音などが現れなくなる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の好ましい実施の形態を、添付の図面に基づき詳細に説明する。
【００２５】
図３は、本発明の実施の形態による液晶表示装置を概略的に示すブロック図である。図３に示すように、本発明の実施の形態による液晶表示装置は、液晶パネル１１０上の多数のゲートラインＧＬ１〜ＧＬｎに接続されたゲートドライバ１１２、及び液晶パネル１１０上の多数のデータラインＤＬ１〜ＤＬｍに接続されたデータドライバ１１４を備える。多数のゲートラインＧＬ１〜ＧＬｎ及び多数のデータラインＤＬ１〜ＤＬｍは、互いに交差するように液晶パネル１０上に形成されて、多数の画素領域を定義する。多数の画素領域の各々には、図１に図示されたような画素が形成される。液晶パネル１１０上の画素各々の構成及び作用は図１から明白なので、その詳細な説明は省略する。また、液晶パネル１１０には、ゲートラインＧＬ１〜ＧＬｎと平行に、ダミーゲートラインＧＬｄが形成される。前記ダミーゲートラインＧＬｄは、ゲートラインＧＬ１〜ＧＬｎと等しい長さを持つ。前記ダミーゲートラインＧＬｄは、最後のゲートラインＧＬｎの次の位置に形成されているが、一番目のゲートラインＧＬ１の上側に、または隣接する任意のゲートラインの間に形成されることもできる。さらに、ダミーゲートラインＧＬｄには、図示されていない１ライン分のダミー画素セルが接続されることもできる。このようなダミーゲートラインＧＬｄは、ゲートラインＧＬ１〜ＧＬｎ各々の抵抗値及び容量値を感知するためのセンサとして使われる。これによって、ダミーゲートラインＧＬｄは、数ｋΩの抵抗値を有する。
【００２６】
ゲートドライバ１１２は、１フレームの間、多数のゲートラインＧＬ１〜ＧＬｎを順次に一定の期間（例えば、一つの水平同期信号の期間）、イネーブル（Ｅｎａｂｌｅ）する。そのために、ゲートドライバ１１２は、水平同期信号の周期ごとに順次にシフト（Ｓｈｉｆｔ）されるイネーブルパルスを排他的に持つ多数のゲート走査信号を発生する。多数のゲート走査信号それぞれに含まれたゲートイネーブルパルスは、水平同期信号の期間と等しい幅を持つ。多数のゲート走査信号それぞれに含まれたイネーブルパルスは、フレーム周期ごとに一度ずつ発生する。このような多数のゲート走査信号を発生するために、ゲートドライバ１１２は、タイミングコントローラ１１６からのゲート制御信号らＧＣＳに応答する。ゲート制御信号ＧＣＳには、ゲートスタートパルスＧＳＰ及びゲートクロックＧＳＣなどが含まれる。ゲートスタートパルスＧＳＰは、フレーム期間のスタート時点から一つの水平同期信号の期間に該当する特定論理（例えば、ハイ論理）のパルスを持つ。ゲートクロックＧＳＣは、水平同期信号と等しい周期を持つ。
【００２７】
データドライバ１１４は、多数のゲートラインＧＬ１〜ＧＬｎのうち何れか一つがイネーブルされる度に、データラインＤＬ１〜ＤＬｍの数に該当する（すなわち、１ゲートラインに配列された画素の数に該当する）画素駆動信号を発生する。１ライン分の画素駆動信号の各々は、対応するデータラインＤＬを経由して、液晶パネル１１０上の対応する画素（すなわち、液晶セル）に供給される。ゲートラインＧＬ上に配列された画素の各々は、画素駆動信号の電圧レベルに該当する光量を通過させる。１ライン分の画素駆動信号を発生するために、データドライバ１１４は、ゲート走査信号に含まれたイネーブルパルスの期間ごとに、１ライン分の画素データを順次に入力する。データドライバ１１４は、順次入力された１ライン分の画素データを、同時にアナログ形態の画素駆動信号に変換する。
【００２８】
ゲートドライバ１１２及びデータドライバ１１４は、タイミングコントローラ１１６により制御される。タイミングコントローラ１１６は、図示していない外部のビデオデータソース（例えば、テレビジョン受信モジュールに含まれた映像信号復調部またはコンピュータシステムに含まれたグラフィックカード）から同期信号ＳＹＮＣを入力する。外部のビデオデータソースから供給される同期信号ＳＹＮＣには、データクロック（Ｄｃｌｋ）、水平同期信号（Ｈｓｙｎｃ）及び垂直同期信号（Ｖｓｙｎｃ）などが含まれる。タイミングコントローラ１１６は、同期信号ＳＹＮＣを利用して、ゲートドライバ１１２がフレームごとに液晶パネル１１０上の多数のゲートラインＧＬ１〜ＧＬｎが順次に走査されるようにする多数のゲート走査信号を発生するのに必要なゲート制御信号ＧＣＳを生成する。また、タイミングコントローラ１１６は、データドライバ１１４が、ゲートラインＧＬがイネーブルされる周期ごとに１ライン分の画素データを順次に入力し、その順次入力された１ライン分の画素データを、アナログ形態の画素駆動信号に変換及び出力するのに必要なデータ制御信号ＤＣＳを発生する。さらに、タイミングコントローラ１１６は、ビデオデータソースからフレーム単位（１枚の画像単位）で区分された画素データストリームＶＤｉを入力する。タイミングコントローラ１１６は、画素データストリームＶＤｉを１ライン分ずつ画素データストリームＶＤｄ で区分し、その区分された１ライン分の画素デートストリームＶＤｄをデータドライバ１１４に供給する。
【００２９】
図３の液晶表示装置は、電圧発生器１１８に共通に接続されたゲートロー電圧発生器１２０及びゲートハイ電圧発生器１２２を含む。ゲートロー電圧発生器１２０は、電圧発生器１１８からの第１供給電圧（Ｖｃｃ１）またはベース電圧（ＧＮＤ）をレベルシフトして、低電位電圧レベルを一定に維持するゲートロー電圧を発生する。このゲートロー電圧発生器１２０で発生されたゲートロー電圧Ｖｇｌはゲートドライバ１１２に供給される。同様に、ゲートハイ電圧発生器１２２も、電圧発生器１１８からの第２供給電圧（Ｖｃｃ２）をレベルシフトして、高電位電圧レベルを一定且つ安定的に維持するゲートハイ電圧Ｖｇｈを発生する。第２供給電圧（Ｖｃｃ２）は、前記の第１供給電圧（Ｖｃｃ１）に比べて、高い電圧レベルを持つ。このようにゲートハイ電圧発生器１２２で発生されたゲートハイ電圧Ｖｇｈは、ゲートドライバ１１２の方に伝送される。
【００３０】
ゲートハイ電圧発生器１２２及びゲートドライバ１１２の間には、変調部１２４が接続される。変調部１２４は、液晶パネル１１０上のゲートラインＧＬの抵抗値及び容量値に準じて可変する傾斜の負極性のインパルスが、ゲートハイ電圧Ｖｇｈに含まれるようにする。そのために、変調部１２４は、ゲートハイ電圧発生器１２２及びゲートドライバ１１２の間に接続された変調器１２４Ａと、ゲートハイ電圧発生器１２２及び変調器１２４Ａの間に接続されたパネル適応型時定数決定部１２４Ｂとを備える。変調器１２４Ａは、一定の周期（すなわち、水平同期信号の周期）ごとに負極性のインパルスを発生する。変調器１２４Ａは、発生された負極性のインパルスをゲートハイ電圧Ｖｇｈに付加して、変調されたゲートハイ電圧Ｖｇｈｍを発生する。このように変調器１２４Ａによって、負極性のインパルスがゲートハイ電圧Ｖｇｈに付加されるように変調されたゲートハイ電圧Ｖｇｈｍは、ゲートドライバ１１２に供給される。
【００３１】
パネル適応型時定数決定部１２４Ｂは、液晶パネル１１０上のダミーゲートラインＧＬｄと共に直列回路を成すように、ゲートハイ電圧発生器１２２及び変調器１２４Ａの間に接続された抵抗Ｒｅと、変調器１２４Ａの入力端子及びベース電圧ラインＧＮＤの間に接続されたキャパシタＣｅとを備える。ダミーゲートラインＧＬｄ及び抵抗Ｒｅの抵抗値の合計と、ダミーゲートラインＧＬｄ及びキャパシタＣｅの容量値の合計とによって、変調器１２４Ａで発生される負極性インパルスの幅が決まる。ダミーゲートラインＧＬｄの抵抗値と容量値は、液晶パネル１１０によって大きくなるかまたは小さくなることがある。これによって、ダミーゲートラインＧＬｄ及び抵抗Ｒｅの抵抗値の合計とダミーゲートラインＧＬｄ及びキャパシタＣｅの容量値の合計も増減することができる。その結果、ダミーゲートラインＧＬｄ及び抵抗Ｒｅの抵抗値の合計とダミーゲートラインＧＬｄ及びキャパシタＣｅの容量値の合計による時定数も、液晶パネル１１０（すなわち、ダミーゲートラインＧＬｄの抵抗値及び容量値）によって増減調節される。このようにパネル適応型時定数決定部１２４Ｂにより時定数が増減するので、変調器１２４Ａによりゲートハイ電圧Ｖｇｈに付加される負極性のインパルスの幅が、図４のＧＨＭｍ、ＧＨＭｉ、ＧＨＭｄと共に、液晶パネル１１０に反比例して、適応的に増減する。言い換えれば、変調器１２４Ａから出力される変調されたゲートハイ電圧ＧＨＭのイネーブル区間が、ダミーゲートラインＧＬｄの抵抗値及び容量値に比例して、適応的に増減する。
【００３２】
例えば、液晶パネル１１０によって変わるダミーゲートラインＧＬｄの抵抗値及び容量値が平均値（または、製作者により設計された抵抗値及び容量値）を持つ場合、変調器１２４Ａから出力される変調されたゲートハイ電圧ＧＨＭのイネーブル区間が、図４のＧＨＭｍでのＧＥＩｍの長さを持つとする。このために、前記抵抗Ｒｅは、数ｋΩの抵抗値を持つように設定される。この場合、ダミーゲートラインＧＬｄの抵抗値及び容量値が平均値より大きくなると、変調器１２４Ａから出力される変調されたゲートハイ電圧ＧＨＭのイネーブル区間は、図４のＧＨＭｉでのＧＥＩｉのように長くなる。一方、ダミーゲートラインＧＬｄの抵抗値及び容量値が平均値より小くなると、変調器１２４Ａから出力される変調されたゲートハイ電圧ＧＨＭのイネーブル区間は、図４のＧＨＭｄでのＧＥＩｄのように短くなる。
【００３３】
このように変調されたゲートハイ電圧Ｖｇｈｍにより、ゲートドライバ１１２から液晶パネル１１０上のゲートラインＧＬ１〜ＧＬｎに順次に供給されるゲート走査信号ＧＳＳは、図４に示すように、下降エッジのスタート時点が早く、または遅くなる。例えば、ＧＨＭｍのような変調されたゲートハイ電圧ＧＨＭが発生されると（すなわち、液晶パネル１１０上のゲートラインＧＬの抵抗値及び容量値が平均値を持つ場合）、ゲート走査信号ＧＳＳはゲートハイ電圧Ｖｇｈでイネーブルされた後、中間のイネーブル区間ＧＥＩｍに該当する期間が経過した時点から減少する。これによって、液晶セルＣＬＣに充電される電圧とデータラインＤＬ上の画素駆動信号の電圧との偏差△Ｖｐが最小になる。ＧＨＭｉのような変調されたゲートハイ電圧ＧＨＭが発生されると（すなわち、液晶パネル１１０上のゲートラインＧＬの抵抗値及び容量値が平均値より大きい場合）、ゲート走査信号ＧＳＳはゲートハイ電圧Ｖｇｈでネーブルされた後、中間のイネーブル区間ＧＥＩｍより長いイネーブル区間ＧＥＩｉに該当する期間が経過して遅くなった時点から減少する。これによって、液晶セルＣＬＣに充電される電圧とデータラインＤＬ上の画素駆動信号の電圧との偏差△Ｖｐが最小になる。これは、液晶セルＣＬＣの電荷充電量（または時間）が増加することに起因する。ＧＨＭｄのような変調されたゲートハイ電圧ＧＨＭが発生されると（すなわち、液晶パネル１１０上のゲートラインＧＬの抵抗値及び容量値が平均値より小さな場合）、ゲート走査信号ＧＳＳはゲートハイ電圧Ｖｇｈでイネーブルされた後、中間のイネーブル区間ＧＥＩｍより短いイネーブル区間ＧＥＩｄに該当する期間が経過して、早い時点から減少する。したがって、液晶セルＣＬＣに充電される電圧とデータラインＤＬ上の画素駆動信号の電圧との偏差△Ｖｐが最小になる。これは、液晶セルＣＬＣの電荷充電量（または時間）が減少することに起因する。  
【００３４】
このように、液晶パネル１１０上のゲートラインＧＬの抵抗値及び容量値に反比例して、適応的に幅が変わる負極性のインパルスを持つゲートハイ電圧が変調される。このような変調されたゲートハイ電圧は、ゲートラインに供給されたゲート走査信号の下降エッジのスタート時点を延ばしたり早めたりして、液晶セルＣＬＣの電荷充電量（または電荷充電時間）を多くしたり少なくしたりする。したがって、液晶セルＣＬＣに充電された電圧とデータラインＤＬ上の画素駆動信号の電圧との偏差△Ｖｐが最小化する。この結果、液晶パネル１１０が変更されても、本発明による液晶表示装置を介して表示される画像では、フリッカー及び干渉雑音などが現われなくなる。  
【００３５】
例えば、パネル適応型時定数決定部１２４Ｂは、ダミーゲートラインＧＬｄと並列に連結される第２の抵抗を追加で備えることができる。
【００３６】
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能である。
【００３７】
例えば、パネル適応型時定数決定部１２４ＢがダミーゲートＧＬｄと並列に連結される第２抵抗を追加で備えることができる。この場合、時定数を決める容量値の合計と抵抗値の変化幅がダミーゲートラインの容量値及び抵抗値の変化幅より小さく調節される。したがって、ゲート走査信号の下降エッジの時点の変化幅も、微細に調節されることができる。
【００３８】
他の形態で、パネル適応型時定数決定部１２４Ｂは、ダミーゲートラインＧＬｄと直列接続された抵抗Ｒｅの代りに、ダミーゲートラインＧＬｄと並列回路を成すように接続された抵抗を含むこともできる。この場合、並列抵抗の抵抗値は、ダミーゲートラインＧＬｄの抵抗値より大きく設定される。
したがって、保護されるべき本発明の技術的思想及び範囲は、添付の特許請求の範囲により定まるものであろう。
【図面の簡単な説明】
【００３９】
【図１】液晶パネル上の画素セルを示す回路図である。
【図２】従来の液晶表示装置を概略的に示すブロック図である。
【図３】本発明の実施の形態に係るよるパネル適応型液晶表示装置を概略的に示す回路図である。
【図４】図３に図示された変調器及びゲートドライバから出力される信号を示す波形図である。
【符号の説明】
【００４０】
１０、１１０：液晶パネル
１２、１１２：ゲートドライバ
１４、１１４：デートドライバ
１６、１１６：タイミングコントローラ
１８、１１８：電圧発生器
２０、１２０：ゲートロー電圧発生器
２２、１２２：ゲートハイ電圧発生器
２４、１２４：変調部
Ｃｅ：キャパシタ
Ｒｅ：抵抗
【図１】
0005403879.tif 000002
【図２】
0005403879.tif 000003
【図３】
0005403879.tif 000004
【図４】
0005403879.tif 000005