【事件の表示】
　特願２０１５−４５６０７「集積化センサの配列」拒絶査定不服審判事件〔平成２７年６月１１日出願公開、特開２０１５−１０８６４０、請求項の数（３１）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　この審判事件に関する出願（以下、「本願」という。）は、２００６年（平成１８年）１月２０日にアメリカ合衆国でされた特許出願に基づくパリ条約の優先権を主張して平成１９年１月４日にされた特許出願（特願２００８−５５１２８１）の一部を平成２３年１２月２日に新たな特許出願（特願２０１１−２６４２６７）とし、その一部を平成２５年４月１６日に新たな特許出願（特願２０１３−８５４０９）とし、さらにその一部を平成２７年３月９日に新たな特許出願としたものである。そして、平成２７年３月１２日、平成２８年６月２１日及び平成２９年２月１４日に特許請求の範囲についての補正がされ、同年５月１０日付けで拒絶査定（以下、「原査定」という。）がされ、同１２日に査定の謄本が送達された。
　これに対して、同年９月１１日に拒絶査定不服審判が請求された。
第２　本願に係る発明
　本願の特許請求の範囲の請求項１ないし請求項３１に係る発明（以下、「本願発明１」ないし「本願発明３１」という。）は、本願の特許請求の範囲の請求項１ないし請求項３１に記載された事項により特定される以下のとおりのものである。
「【請求項１】
　集積回路であって、
リードフレーム（１５２）と、
　対向している第１の表面（１５４ａ）および第２の表面（１５４ｂ）を有しているベース基板（１５４）であって、該ベース基板の前記第２の表面（１５４ｂ）が前記リードフレームより上にあり且つ前記ベース基板の前記第１の表面（１５４ａ）が前記ベース基板の前記第２の表面（１５４ｂ）より上にあるように前記リードフレームに結合されている、前記ベース基板（１５４）と、
　対向している第１の表面（１５６ａ）および第２の表面（１５６ｂ）を有している第１の基板（１５６）であって、該第１の基板の前記第１の表面（１５６ａ）が前記ベース基板の前記第１の表面（１５４ａ）より上にあり且つ前記第１の基板の前記第２の表面（１５６ｂ）が前記第１の基板の前記第１の表面（１５６ａ）より上にあるように前記ベース基板（１５４）に結合されている、前記第１の基板（１５６）と、
　対向している第１の表面（１６６ａ）および第２の表面（１６６ｂ）を有している第２の基板（１６６）であって、該第２の基板の前記第１の表面（１６６ａ）が前記ベース基板の前記第１の表面（１５４ａ）より上にあり且つ前記第２の基板の前記第２の表面第２の表面（１６６ｂ）が前記第２の基板の前記第１の表面（１６６ａ）より上にあるように前記ベース基板（１５４）に結合されている、前記第２の基板（１６６）と、
　前記第１の基板の前記第１の表面に配置された電子部品（１５３）と、
　前記第２の基板の前記第１の表面に配置された第１の磁界感知素子（１６８）と、
　前記第１の基板の前記第１の表面に配置された第２の磁界感知素子（１６０）と、を備えている集積回路であり、
　前記第１の磁界感知素子（１６８）が磁界に対する第１の感度を有しており、前記第２の磁界感知素子（１６０）が前記磁界に対する選択された第２の異なる感度を有しており、
　該集積回路は、前記第１の磁界感知素子（１６８）に応答する第１の動作範囲と、前記第２の磁界感知素子（１６０）に応答する選択された第２の異なる動作範囲とを有しており、
　前記第１の磁界感知素子（１６８）と前記第２の磁界感知素子（１６０）とは、互いに異なる型の磁界感知素子であり、
該異なる型の磁界感知素子は、一群の型の磁界感知素子のうちの二つの異なる型の磁界感知素子を備え、該一群の型は、横型ホール効果素子からなる第１の型の磁界感知素子、縦型ホール効果素子からなる第２の型の磁界感知素子、巨大磁気抵抗（ＧＭＲ）素子からなる第３の型の磁界感知素子、異方性磁気抵抗（ＡＭＲ）素子からなる第４の型の磁界感知素子、及びトンネル磁気抵抗（ＴＭＲ）素子からなる第５の型の磁界感知素子である、集積回路。
　【請求項２】
　請求項１に記載の集積回路において、前記第１の基板が、Ｓｉ、ＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＳｉＧｅ、セラミック、またはガラスのうちから選択された１つを含み、前記第２の基板が、Ｓｉ、ＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＳｉＧｅ、セラミック、またはガラスのうちから選択された１つを含む、集積回路。
　【請求項３】
　請求項１に記載の集積回路において、前記第２の基板の前記第１の表面が、半田ボール、金バンプ、共晶または高鉛半田バンプ、無鉛半田バンプ、金スタッドバンプ、重合体導電バンプ、または異方性導電ペースト、または導電膜のうちから選択された１つを用いて、前記ベース基板の前記第１の表面に結合され、さらに前記第１の基板の前記第１の表面が、半田ボール、金バンプ、共晶または高鉛半田バンプ、無鉛半田バンプ、金スタッドバンプ、重合体導電バンプ、または異方性導電ペースト、または導電膜のうちから選択された１つを用いて、前記ベース基板の前記第１の表面に結合されている、集積回路。
　【請求項４】
　請求項１に記載の集積回路において、前記第１の磁界感知素子（１６８）または前記第２の磁界感知素子（１６０）の少なくとも１つに近接して配置された少なくとも１つの磁束集束器を更に含んでいる、集積回路。
　【請求項５】
　請求項１に記載の集積回路において、前記リードフレームが複数のリードを更に備えており、該複数のリードのうちの少なくとも２つが結合されて電流導体部分を形成しており、該電流導体部分は前記第２の基板に近接して配置されており、更に該集積回路は前記電流導体部分を流れる電流に応答するようになされている、集積回路。
　【請求項６】
　請求項１に記載の集積回路において、電流導体を更に備えており、該集積回路が、前記電流導体を通過する電流によって発生される磁界に応答するように構成されている、集積回路。
　【請求項７】
　請求項１に記載の集積回路において、
前記第２の基板に近接して配置された電流導体と、
　磁束集束器であって、該磁束集束器の第１の部分が前記リードフレームの下に配置され、かつ前記磁束集束器の第２の部分が前記第２の基板の前記第２の表面より上に配置されるように形作られている磁束集束器と、を更に備えている、集積回路。
　【請求項８】
集積回路であって、
　リードフレーム（２０２）と、
　対向している第１の表面（２０４ａ）および第２の表面（２０４ｂ）を有しているベース基板（２０４）であって、該ベース基板の前記第２の表面（２０４ｂ）が前記リードフレーム（２０２）より上にあり且つ前記ベース基板の前記第１の表面（２０４ａ）が前記ベース基板の前記第２の表面（２０４ｂ）より上にあるように前記リードフレーム（２０２）に結合されている、前記ベース基板（２０４）と、
　対向している第１の表面（２１６ａ）および第２の表面（２１６ｂ）を有している第１の基板（２１６）であって、該第１の基板の前記第２の表面（２１６ｂ）が前記ベース基板の前記第１の表面（２０４ａ）より上にあり且つ前記第１の基板の前記第１の表面（２１６ａ）が前記第１の基板の前記第２の表面（２１６ｂ）より上にあるように前記ベース基板（２０４）に結合されている、前記第１の基板（２１６）と、
　対向している第１の表面（２０６ａ）および第２の表面（２０６ｂ）を有している第２の基板（２０６）であって、該第２の基板の前記第２の表面（２０６ｂ）が前記ベース基板の前記第１の表面（２０４ａ）より上にあり且つ前記第２の基板の前記第１の表面（２０６ａ）が前記第２の基板の前記第２の表面（２０６ｂ）より上にあるように前記ベース基板（２０４）に結合されている、前記第２の基板（２０６）と、
　前記第１の基板の前記第１の表面（２１６ａ）に配置されている電子部品（２２０）と、
　前記第２の基板の前記第１の表面（２０６ａ）に配置されている第１の磁界感知素子（２０８）と、
　前記第１の基板の前記第１の表面（２１６ａ）に配置されている第２の磁界感知素子（２１８）と、を備えている集積回路であり、
　前記第１の磁界感知素子（２０８）が磁界に対する第１の感度を有しており、前記第２の磁界感知素子（２１８）が前記磁界に対する選択された第２の異なる感度を有しており、
　該集積回路は、前記第１の磁界感知素子（２０８）に応答する第１の動作範囲と、前記第２の磁界感知素子（２１８）に応答する選択された第２の異なる動作範囲とを有しており、
　前記第１の磁界感知素子（２０８）と前記第２の磁界感知素子（２１８）とは、互いに異なる型の磁界感知素子あり、
該異なる型の磁界感知素子は、一群の型の磁界感知素子のうちの二つの異なる型の磁界感知素子を備え、該一群の型は、横型ホール効果素子からなる第１の型の磁界感知素子、縦型ホール効果素子からなる第２の型の磁界感知素子、巨大磁気抵抗（ＧＭＲ）素子からなる第３の型の磁界感知素子、異方性磁気抵抗（ＡＭＲ）素子からなる第４の型の磁界感知素子、及びトンネル磁気抵抗（ＴＭＲ）素子からなる第５の型の磁界感知素子である、集積回路。
　【請求項９】
　請求項８に記載の集積回路において、前記第１の基板が、Ｓｉ、ＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＳｉＧｅ、セラミック、またはガラスのうちから選択された１つを含み、前記第２の基板が、Ｓｉ、ＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＳｉＧｅ、セラミック、またはガラスのうちから選択された１つを含んでいる、集積回路。
　【請求項１０】
　請求項８に記載の集積回路において、前記第２の基板の前記第１の表面が、ワイヤ接合部を用いて、前記第１の基板の前記第１の表面または前記ベース基板の前記第１の表面の少なくとも一方に結合されている、集積回路。
　【請求項１１】
　前記第１の磁界感知素子（２０８）または前記第２の磁界感知素子（２１８）の少なくとも一方に近接して配置された少なくとも１つの磁束集束器を更に含んでいる、請求項８に記載の集積回路。
　【請求項１２】
　請求項８に記載の集積回路において、前記リードフレームが複数のリードを更に備えており、該複数のリードのうちの少なくとも２つが結合されて電流導体部分を形成しており、該電流導体部分は前記第２の基板に近接して配置されており、さらに該集積回路は前記電流導体部分を流れる電流に応答するようになされている、集積回路。
　【請求項１３】
　請求項８に記載の集積回路において、電流導体を更に備えており、該集積回路が、前記電流導体を通過する電流によって発生される磁界に応答するように構成されている、集積回路。
　【請求項１４】
　請求項８に記載の集積回路において、
前記第２の基板に近接して配置された電流導体と、
　磁束集束器であって、該磁束集束器の第１の部分が前記リードフレームの下に配置され且つ前記磁束集束器の第２の部分が前記第２の基板の前記第１の表面より上に配置されるように形作られている前記磁束集束器と、を更に備えている、集積回路。
　【請求項１５】
集積回路であって、
　基板（３５６）と、
　前記基板の表面に配置された第１の磁界感知素子（３５８）と、
　前記基板の表面に配置された第２の磁界感知素子（３６０ａ、３６０ｂ）と、を備えており、
　前記第２の磁界感知素子（３６０ａ、３６０ｂ）が、前記第１の磁界感知素子（３５８）と異なる構造を有しており、
　前記第１の磁界感知素子（３５８）が磁界に対する第１の感度を有しており、前記第２の磁界感知素子（３６０ａ、３６０ｂ）が前記磁界に対する選択された第２の異なる感度を有しており、
　該集積回路は、前記第１の磁界感知素子（３５８）に応答する第１の動作範囲と、前記第２の磁界感知素子（３６０ａ、３６０ｂ）に応答する選択された第２の異なる動作範囲とを有しており、
　前記第１の磁界感知素子（３５８）と前記第２の磁界感知素子（３６０ａ、３６０ｂ）とは、互いに異なる型の磁界感知素子であり、
該異なる型の磁界感知素子は、一群の型の磁界感知素子のうちの二つの異なる型の磁界感知素子を備え、該一群の型は、横型ホール効果素子からなる第１の型の磁界感知素子、縦型ホール効果素子からなる第２の型の磁界感知素子、巨大磁気抵抗（ＧＭＲ）素子からなる第３の型の磁界感知素子、異方性磁気抵抗（ＡＭＲ）素子からなる第４の型の磁界感知素子、及びトンネル磁気抵抗（ＴＭＲ）素子からなる第５の型の磁界感知素子である、集積回路。
　【請求項１６】
　請求項１５に記載の集積回路において、前記第１の磁界感知素子（３５８）がホール効果素子を備えており、前記第２の磁界感知素子（３６０ａ、３６０ｂ）が磁気抵抗素子を備えている、集積回路。
　【請求項１７】
　請求項１５に記載の集積回路において、前記基板（３５６）の表面に配置された回路素子を更に備えている、集積回路。
　【請求項１８】
　請求項１に記載の集積回路において、電流導体を更に備えており、前記第１及び第２の磁界感知素子（１６８，１６０）が、前記電流導体によって流される電流によって発生される磁界に応答するように構成されている、集積回路。
　【請求項１９】
　請求項８に記載の集積回路において、電流導体を更に備えており、前記第１及び第２の磁界感知素子（２１８、２０８）が、前記電流導体によって流される電流によって発生される磁界に応答するように構成されている、集積回路。
　【請求項２０】
　請求項１５に記載の集積回路において、電流導体（３５４ａ、３５４ｂ）を更に備えており、前記第１及び第２の磁界感知素子（３５８；３６０ａ、３６０ｂ）が、前記電流導体（３５４ａ、３５４ｂ）によって流される電流によって発生される磁界に応答するように構成されている、集積回路。
　【請求項２１】
　請求項１に記載の集積回路において、前記第１の磁界感知素子（１６８）がホール効果素子を備えており、前記第２の磁界感知素子（１６０）が磁気抵抗素子を備えている、集積回路。
　【請求項２２】
　請求項８に記載の集積回路において、前記第１の磁界感知素子（２１８）がホール効果素子を備えており、前記第２の磁界感知素子（２０８）が磁気抵抗素子を備えている、集積回路。
　【請求項２３】
　請求項１に記載の集積回路において、前記第１の磁界感知素子（１６８）が横型ホール効果素子を備えており、前記第２の磁界感知素子（１６０）が縦型ホール効果素子を備えている、集積回路。
　【請求項２４】
　請求項８に記載の集積回路において、前記第１の磁界感知素子（２１８）が横型ホール効果素子を備えており、前記第２の磁界感知素子（２０８）が縦型ホール効果素子を備えている、集積回路。
　【請求項２５】
　請求項１５に記載の集積回路において、前記第１の磁界感知素子（３５８）が横型ホール効果素子を備えており、前記第２の磁界感知素子（３６０ａ、３６０ｂ）が縦型ホール効果素子を備えている、集積回路。
　【請求項２６】
　請求項１に記載の集積回路において、前記第１及び第２の基板（１５６、１６６）は異なる材料から形成されている、集積回路。
　【請求項２７】
　請求項２６に記載の集積回路において、前記第１の基板（１５６）はシリコン（Ｓｉ）から形成され、前記第２の基板（１６６）はガリウム砒素（ＧａＡｓ）から形成されている、集積回路。
　【請求項２８】
　請求項２６に記載の集積回路において、前記第１の基板（１５６）はガリウム砒素（ＧａＡｓ）から形成され、前記第２の基板（１６６）はシリコン（Ｓｉ）から形成されている、集積回路。
　【請求項２９】
　請求項８に記載の集積回路において、前記第１及び第２の基板（２１６、２０６）は異なる材料から形成されている、集積回路。
　【請求項３０】
　請求項２９に記載の集積回路において、前記第１の基板（２１６）はシリコン（Ｓｉ）から形成され、前記第２の基板（２０６）はガリウム砒素（ＧａＡｓ）から形成されている、集積回路。
　【請求項３１】
　請求項２９に記載の集積回路において、前記第１の基板（２１６）はガリウム砒素（ＧａＡｓ）から形成され、前記第２の基板（２０６）はシリコン（Ｓｉ）から形成されている、集積回路。」
　なお、本願発明２ないし７、１８、２１、２３及び２６ないし２８は、いずれも本願発明１の構成を全て含む。
　本願発明９ないし１４、１９、２２、２４及び２９ないし３１は、いずれも本願発明８の構成を全て含む。
　本願発明１６、１７、２０及び２５は、いずれも本願発明１５の構成を全て含む。
第３　原査定の概要
　本願発明１ないし３、８ないし１０及び２１ないし２４は、後記の引用文献１ないし４に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　本願発明４、６、７、１１、１３、１４、１８及び１９は、後記の引用文献１ないし５に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　本願発明５及び１２は、後記の引用文献１ないし４及び６に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　本願発明１５ないし１７及び２５は、後記の引用文献１、３及び４に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　本願発明２０は、後記の引用文献１及び３ないし５に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　本願発明２６ないし３１は、後記の引用文献１ないし４に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　したがって、本願発明１ないし３１は、特許法第２９条第２項の規定により特許を受けることができない。
　　引用文献１：特開昭５８−１５５７６１号公報
　　引用文献２：特開平０２−２１２７８９号公報
　　引用文献３：特開平０２−１７００６１号公報
　　引用文献４：実願昭６２−０４３２６０号（実開昭６３−１５０３８４
　　　　　　　　号）のマイクロフィルム
　　引用文献５：特開２００３−０４３０７４号公報
　　引用文献６：米国特許出願公開第２００５／００４５３５９号明細書
第４　引用文献に記載された発明等
１　引用文献１
（１）引用文献１の記載
　引用文献１には、以下の記載がある。下線は、当審が付した。
ア　（第１ページ左下欄第１１行ないし第１４行）
「
本発明は、
ホール効果半導体集積回路（以下単にホールＩＣという）に関する。
イ　（第１ページ右下欄第１５行ないし第１９行）
「
本発明は、
磁場に対する感度の異なった信号を得る
多端子ホールＩＣを提供する
ウ　（第１ページ右下欄第２０行ないし第２ページ左上欄第１１行）
「第２図は、ホール素子の領域内に、ホール素子と同一極性の不純物をイオン注入又は選択拡散することによって、島状の多数の活性層９を形成したものである。１０はＰ型シリコン基板、１１はＮ型エピタキシャル層、１２はアイソレーション層（Ｐ＋型層）、１３と１４は直流電圧印加端子（Ｎ＋型層）、１５と１６は集電電極（Ｎ＋型層）である。活性層９の点線は、活性層９がホール素子領域の表面に出ていないことを示している。このような活性層９を作ることにより、ホール素子内部の平均移動度μが変化し、ホール素子の磁場に対する感度Ｓ＝ＶＨ／Ｂを変えることができる。」
エ　（第２ページ右上欄第１行ないし第８行）
「
２個の
同一サイズのホール素子について、一方のホール素子については活性層（第２図の９）を入れ、他方のホール素子には活性層を入れない。これにより、
感度の異なる２種類のホール素子ができる。
オ　（第２ページ右上欄第９行ないし左下欄第４行）
「第３図において、
１は活性層９を入れないホール素子、１’は同サイズで活性層９を入れたホール素子で、
これらは同一のシリコン基板に集積化して形成される。
　出力特性を第４図（ａ）、（ｂ）に示す。第４図（ａ）は第３回の回路構成による出力特性図、第４図（ｂ）は、第３図のシュミット・トリガー回路３、３’及び出力回路４、４’を省力して構成し、増幅回路２、２’から直接出力端子７、７’を引出した場合の出力特性図である。第４図（ａ）、（ｂ）において、例えば、実線は出力端子７、破線は出力端子７’（逆でもよい）から得られる出力信号である。」
カ　（第２ページ左下欄第１６行ないし第１９行）
「上述のように本発明によれば、本発明のホールＩＣを近接スイッチ等に用いれば、３段階の位置検出が容易にできる特徴があり、位置センサー用途として効果の大きいホールＩＣが提供できる。」
キ　（第２図）
ク　（第３図）
ケ　（第４図）
（２）引用文献１に記載された発明
　引用文献１の前記（１）によれば、引用文献１には、以下の発明（以下、「引用発明１」という。）が記載されている。
「磁場に対する感度の異なった信号を得る多端子ホール効果半導体集積回路であって、
　２個の同一サイズのホール素子の一方には活性層を入れ、他方には活性層を入れないことにより、感度の異なる２種類のホール素子ができ、
　活性層９を入れないホール素子１と活性層９を入れたホール素子１’とは、同一のシリコン基板に集積化して形成される多端子ホール効果半導体集積回路。」
２　引用文献２
　引用文献２の第１ページ右下欄第５行ないし第２ページ左上欄第４行、第２ページ左下欄第７行ないし第１５行及び第１図ないし第６図には、磁気抵抗素子チップを回路基板に搭載し、磁気抵抗素子チップに設けた電極部と回路基板上に設けた電極部とを電気的に接続する方法が記載されている。
３　引用文献３
　引用文献３の第３ページ右上欄第５行ないし第９行には、磁気抵抗素子はホール素子と比べて感度が１０倍以上高いことが記載されている。
４　引用文献４
（１）引用文献４の記載
　引用文献４には、以下の記載がある。下線は、当審が付した。
ア　（明細書第２ページ第３行ないし第１７行）
「〔考案が解決しようとする問題点〕
　ところで、磁気抵抗素子で検出できるベクトル磁界は、…（中略）…電流の流れる方向を含んだ水平面と同一の水平方向磁界のみである。
　一方、ホール素子で検出できるベクトル磁界は、…（中略）…電流の流れる方向を含んだ水平面に対して垂直な垂直方向磁界のみである。
　従って、両者をそれぞれ単独で用いたのでは、測定使用とする磁界の方向に素子の向きを合わせなければ正確な磁界を測定できないという問題がある。
　
本考案は、
任意の方向のベクトル磁界を素子の向きを考慮に入れずに検知することができる磁気ベクトルセンサを提供する
イ　（明細書第２ページ最終行ないし第３ページ第８行）
「〔問題点を解決するための手段〕
　本考案は、前記技術的課題を解決するため、次のような技術的手段をとった。
　すなわち、
本考案の磁気ベクトルセンサは、磁気抵抗素子部１とホール素子部２とを併設したセンサであって、併設にあたっては、磁気抵抗素子部１で検出する磁束の方向に対し、ホール素子部２で検出する磁束の方向が垂直となるようにした
ウ　（明細書第３ページ第９行ないし第１６行）
「〔作用〕
　ｘｙｚ直交座標系において、
ベクトル磁界Ｂはｘ方向成分Ｂｘ、ｙ方向成分Ｂｙ、ｚ方向成分Ｂｚに分解できる。
水平方向成分Ｂｘ、Ｂｚは磁気抵抗素子部１で検知され、垂直方向成分Ｂｙはホール素子部２で検知される。
これらを合成すればベクトル磁界Ｂを検出することができる。
エ　（明細書第４ページ第２行ないし第５行）
「実施例のものは、ガラス、セラミック、フェライト、シリコンなどで形成された
基板Ｐに、磁気抵抗素子部１とホール素子部２とを併設した
（２）引用文献４に記載された技術事項
　引用文献４の前記（１）の記載によれば、引用文献４には、以下の技術事項（以下、「技術事項４」という。）が記載されている。
「基板Ｐに磁気抵抗素子部１とホール素子部２とを併設し、磁気抵抗素子部１で検出する磁束の方向に対し、ホール素子部２で検出する磁束の方向が垂直となるようにすることで、ベクトル磁界Ｂの水平方向成分Ｂｘ、Ｂｚを磁気抵抗素子部１で検知し、垂直方向成分Ｂｙをホール素子部２で検知し、これらを合成して任意の方向のベクトル磁界Ｂを素子の向きを考慮に入れずに検知することができる磁気ベクトルセンサを提供する。」
５　引用文献５
　引用文献５の【０００２】、【００２５】、図１及び図６には、磁気回路コアを磁気センサと組み合わせて電流検知装置を構成することが記載されている。
６　引用文献６
　引用文献６の［００２５］、［００２６］及び図１には、リードフレームが複数のリードを備え、複数のリードのうちの２つが結合されて電流導体部分を形成し、電流導体部分が磁気感知素子を備える基板に近接して配置されることが記載されている。
第５　対比・判断
１　本願発明１５について
（１）対比
　本願発明１５と引用発明１とを対比すると、以下のとおりである。
ア　引用発明１の「多端子ホール効果半導体集積回路」は、本願発明１５の「集積回路」に相当する。
イ　引用発明１の「シリコン基板」は、本願発明１５の「基板（３５６）」に相当する。
ウ　引用発明１の「活性層９を入れないホール素子１」及び「活性層９を入れたホール素子１’」は、「同一のシリコン基板に集積化して形成される」から、前記イを踏まえると、それぞれ本願発明１５の「前記基板の表面に配置された第１の磁界感知素子（３５８）」及び「前記基板の表面に配置された第２の磁界感知素子（３６０ａ、３６０ｂ）」に相当する。
エ　引用発明１の「活性層９を入れないホール素子１」と「活性層９を入れたホール素子１’」とは、「活性層９」の有無という違いがあるから、互いに異なる構造を有するということができ、これは、本願発明１５の「前記第２の磁界感知素子（３６０ａ、３６０ｂ）が、前記第１の磁界感知素子（３５８）と異なる構造を有して」いることに相当する。
オ　引用発明１の「活性層９を入れないホール素子１」と「活性層９を入れたホール素子１’」とは、「２個の同一サイズのホール素子の一方には活性層を入れ、他方には活性層を入れないことにより、感度の異なる２種類のホール素子」になっている。そして、ここでいう「感度」は、「磁場に対する感度」であることが明らかである。
　したがって、引用発明１の「活性層９を入れないホール素子１」と「活性層９を入れたホール素子１’」とが「２個の同一サイズのホール素子の一方には活性層を入れ、他方には活性層を入れないことにより、感度の異なる２種類のホール素子」になっていることは、本願発明１５の「前記第１の磁界感知素子（３５８）が磁界に対する第１の感度を有しており、前記第２の磁界感知素子（３６０ａ、３６０ｂ）が前記磁界に対する選択された第２の異なる感度を有して」いることに相当する。
カ　本願発明１５の「該集積回路は、前記第１の磁界感知素子（３５８）に応答する第１の動作範囲と、前記第２の磁界感知素子（３６０ａ、３６０ｂ）に応答する選択された第２の異なる動作範囲とを有しており」における「動作範囲」について、本願の明細書には、「特に、第２の基板２６がＧａＡｓから成り、第１の基板がシリコンから成り、さらに両方の磁界感知素子３０、２０がホール効果素子である実施形態では、磁界感知素子３０の感度は、第２の磁界感知素子２０の感度よりも高い。したがって、ホール効果素子だけを使用しながら、拡張された動作範囲が得られることがある。」（【００３８】）と記載されている。これは、「第１の磁界感知素子」と「第２の磁界感知素子」とで磁界に対する感度が異なれば、それぞれの磁界感知素子に応答する「動作範囲」も、おのずと「第１の磁界感知素子」と「第２の磁界感知素子」とで異なることをいうものと解される。
　引用発明１の「活性層９を入れないホール素子１」と「活性層９を入れたホール素子１’」とは、「２個の同一サイズのホール素子の一方には活性層を入れ、他方には活性層を入れないことにより、感度の異なる２種類のホール素子」になっているから、それぞれのホール素子に応答する動作範囲も、おのずと「活性層９を入れないホール素子１」と「活性層９を入れたホール素子１’」とで異なると認められる。そして、このことは、引用文献１の第４図（ａ）、（ｂ）に示される出力特性からも見て取れる。
　したがって、引用発明１の「活性層９を入れないホール素子１」と「活性層９を入れたホール素子１’」とが「２個の同一サイズのホール素子の一方には活性層を入れ、他方には活性層を入れないことにより、感度の異なる２種類のホール素子」になっていることは、本願発明１５の「該集積回路は、前記第１の磁界感知素子（３５８）に応答する第１の動作範囲と、前記第２の磁界感知素子（３６０ａ、３６０ｂ）に応答する選択された第２の異なる動作範囲とを有して」いることに相当する。
（２）一致点及び相違点
　前記（１）の対比の結果をまとめると、本願発明１５と引用発明１との一致点及び相違点は、以下のとおりである。
ア　一致点
「集積回路であって、
　基板（３５６）と、
　前記基板の表面に配置された第１の磁界感知素子（３５８）と、
　前記基板の表面に配置された第２の磁界感知素子（３６０ａ、３６０ｂ）と、を備えており、
　前記第２の磁界感知素子（３６０ａ、３６０ｂ）が、前記第１の磁界感知素子（３５８）と異なる構造を有しており、
　前記第１の磁界感知素子（３５８）が磁界に対する第１の感度を有しており、前記第２の磁界感知素子（３６０ａ、３６０ｂ）が前記磁界に対する選択された第２の異なる感度を有しており、
　該集積回路は、前記第１の磁界感知素子（３５８）に応答する第１の動作範囲と、前記第２の磁界感知素子（３６０ａ、３６０ｂ）に応答する選択された第２の異なる動作範囲とを有している
　集積回路。」
イ　相違点
　本願発明１５は、「前記第１の磁界感知素子（３５８）と前記第２の磁界感知素子（３６０ａ、３６０ｂ）とは、互いに異なる型の磁界感知素子であり」、「該異なる型の磁界感知素子は、一群の型の磁界感知素子のうちの二つの異なる型の磁界感知素子を備え、該一群の型は、横型ホール効果素子からなる第１の型の磁界感知素子、縦型ホール効果素子からなる第２の型の磁界感知素子、巨大磁気抵抗（ＧＭＲ）素子からなる第３の型の磁界感知素子、異方性磁気抵抗（ＡＭＲ）素子からなる第４の型の磁界感知素子、及びトンネル磁気抵抗（ＴＭＲ）素子からなる第５の型の磁界感知素子である」のに対し、
　引用発明１は、「活性層９を入れないホール素子１」及び「活性層９を入れたホール素子１’」（本願発明１５の「第１の磁界感知素子（３５８）」及び「第２の磁界感知素子（３６０ａ、３６０ｂ）」に相当する。）は、いずれもホール素子であり、したがって、同じ型の磁界感知素子である点。
（３）相違点についての判断
　引用発明１の「活性層９を入れないホール素子１」及び「活性層９を入れたホール素子１’」の一方のみを、ホール素子以外の磁界感知素子に変更することは、引用文献１ないし引用文献６に記載されていないし、示唆されてもいない。
　引用文献３には、磁気抵抗素子はホール素子と比べて感度が１０倍以上高いことが記載されているが（前記第４の３）、これは、「多端子ホール効果半導体集積回路」である引用発明１において、「活性層９を入れないホール素子１」及び「活性層９を入れたホール素子１’」の一方のみを、ホール素子以外の磁界感知素子に変更することを示唆するものではない。
　技術事項４（前記第４の４（２））は、基板Ｐに磁気抵抗素子部１とホール素子部２とを併設することを示唆するものである。しかし、技術事項４において、基板Ｐに磁気抵抗素子部１とホール素子部２とが設けられている理由は、ベクトル磁界Ｂの水平方向成分Ｂｘ、Ｂｚを磁気抵抗素子部１で検知し、垂直方向成分Ｂｙをホール素子部２で検知し、これらを合成して任意の方向のベクトル磁界Ｂを素子の向きを考慮に入れずに検知することができる磁気ベクトルセンサを提供するためである。これに対して、引用発明１は、近接スイッチ等に用いれば３段階の位置検出が容易にできる特徴があり、位置センサー用途として効果が大きいとされるものであり（前記第４の１（１）カ）、任意の方向のベクトル磁界Ｂの検知を目的とするものではない。そうすると、技術事項４は、引用発明１の「活性層９を入れないホール素子１」及び「活性層９を入れたホール素子１’」の一方のみを、ホール素子以外の磁界感知素子に変更することを示唆するものということはできない。
　したがって、相違点に係る本願発明１５の構成は、引用発明１及び引用文献１ないし引用文献６に記載された事項に基づいて、当業者が容易に思い付くものであるということはできない。
（４）本願発明１５についてのまとめ
　以上のとおりであるから本願発明１５は、引用文献１、３及び４に記載された発明に基づいて、又はさらに引用文献２、５及び６に記載された発明に基づいても、当業者が容易に発明をすることができたものであるということはできない。
２　本願発明１及び８について
　本願発明１は、「前記第１の磁界感知素子（１６８）と前記第２の磁界感知素子（１６０）とは、互いに異なる型の磁界感知素子であり」、「該異なる型の磁界感知素子は、一群の型の磁界感知素子のうちの二つの異なる型の磁界感知素子を備え、該一群の型は、横型ホール効果素子からなる第１の型の磁界感知素子、縦型ホール効果素子からなる第２の型の磁界感知素子、巨大磁気抵抗（ＧＭＲ）素子からなる第３の型の磁界感知素子、異方性磁気抵抗（ＡＭＲ）素子からなる第４の型の磁界感知素子、及びトンネル磁気抵抗（ＴＭＲ）素子からなる第５の型の磁界感知素子である」という構成を備える。
　本願発明８は、「前記第１の磁界感知素子（２０８）と前記第２の磁界感知素子（２１８）とは、互いに異なる型の磁界感知素子あり」、「該異なる型の磁界感知素子は、一群の型の磁界感知素子のうちの二つの異なる型の磁界感知素子を備え、該一群の型は、横型ホール効果素子からなる第１の型の磁界感知素子、縦型ホール効果素子からなる第２の型の磁界感知素子、巨大磁気抵抗（ＧＭＲ）素子からなる第３の型の磁界感知素子、異方性磁気抵抗（ＡＭＲ）素子からなる第４の型の磁界感知素子、及びトンネル磁気抵抗（ＴＭＲ）素子からなる第５の型の磁界感知素子である」という構成を備える。
　これらの構成は、相違点に係る本願発明１５の構成と同じであるから、本願発明１及び８は、少なくとも本願発明１５と引用発明１との相違点（前記１（２）イ）で引用発明１と相違する。
　そして、前記１（３）のとおり、相違点に係る本願発明１５の構成は、引用発明１及び引用文献１ないし引用文献６に記載された事項に基づいて、当業者が容易に思い付くものであるということはできないから、相違点に係る本願発明１及び８の構成も同様である。
　したがって、本願発明１及び８は、引用文献１ないし４に記載された発明に基づいて、又はさらに引用文献５及び６に記載された発明に基づいても、当業者が容易に発明をすることができたものであるということはできない。
３　本願発明２ないし７、９ないし１４及び１６ないし３１について
　本願発明２ないし７、９ないし１４及び１６ないし３１は、本願発明１、８又は１５の構成を全て含むから、少なくとも本願発明１５と引用発明１との相違点（前記１（２）イ）で引用発明１と相違する。
　そして、前記１（３）のとおり、相違点に係る本願発明１５の構成は、引用発明１及び引用文献１ないし引用文献６に記載された事項に基づいて、当業者が容易に思い付くものであるということはできないから、相違点に係る発明２ないし７、９ないし１４及び１６ないし３１の構成も同様である。
　したがって、本願発明２ないし７、９ないし１４及び１６ないし３１は、引用文献１ないし６に記載された発明に基づいて、当業者が容易に発明をすることができたものであるということはできない。
第６　原査定について
　原査定は、引用文献３に記載されるように磁気抵抗素子部１とホール素子部２とは感度が異なるから、引用発明１において、２つの感度の異なる磁界感知素子として磁気抵抗素子とホール素子とを設けることは、当業者が容易に想到し得たことであると判断した（平成２８年１１月１８日付け拒絶理由通知書）。
　しかし、磁気抵抗素子とホール素子とで感度が異なるという一般的な知見は、「多端子ホール効果半導体集積回路」である引用発明１の「活性層９を入れないホール素子１」及び「活性層９を入れたホール素子１’」の一方のみを、ホール素子以外の磁界感知素子（具体的には磁気抵抗素子）に変更することを示唆するものではない。
　したがって、原査定の理由は、維持することができない。
第７　むすび
　以上のとおりであるから、原査定の理由によっては、本願は拒絶をするべきものであるということはできない。
　また、他に、本願は拒絶をするべきものであるとする理由を発見しない。
　よって、結論のとおり審決する。