【事件の表示】
　特願２０１５−　２６００２「スペーストランスフォーマ」拒絶査定不服審判事件〔平成２７年１１月　２日出願公開、特開２０１５−１９２１４５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成２７年２月１３日（パリ条約による優先権主張２０１４年３月２８日　米国（ＵＳ））の出願であって、同日付けで翻訳文が提出され、平成２８年２月２５日付けで拒絶理由通知がなされたのに対して、同年６月１日付けで手続補正がなされたが、同年７月２６日付けで拒絶査定がなされ、これに対して、同年１１月２８日に拒絶査定不服審判が請求されるとともに手続補正がなされたものである。
第２　平成２８年１１月２８日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成２８年１１月２８日付けの手続補正を却下する。
［理由］
１．補正後の本願発明
　平成２８年１１月２８日付けの手続補正（以下、「本件補正」という。）は、特許請求の範囲について補正するものであって、請求項１については、本件補正前（すなわち、平成２８年６月１日付け手続補正による補正）に、
「　　【請求項１】
　半導体基板の第１表面上に形成された、トランジスタを有する複数のデバイス及び第１パターンの電気接点を有する平面的な半導体基板と、
　前記半導体基板の前記第１表面上の誘電体材料の間で交互に繰り返す導電性材料の複数の層と、
　を含み、
　前記導電性材料の複数の層は、第２パターンの電気接点を有する配線層を含み、
　前記半導体基板の第２表面は、前記第１パターンの電気接点に対して開口を有する、
　装置。
」
とあったところを、
「　　【請求項１】
　半導体基板の第１表面上に形成された、トランジスタを有する複数のデバイス及び第１パターンの電気接点を有する平面的な半導体基板と、
　前記半導体基板の前記第１表面上の誘電体材料の間で交互に繰り返す導電性材料の複数の層と、
　を含み、
　前記導電性材料の複数の層は、第２パターンの電気接点を有する配線層を含み、
　
前記電気接点の第１パターンと前記電気接点の第２パターンとの一方は半田接続部を介しダイに接続され、前記電気接点の第１パターンと前記電気接点の第２パターンとの他方は半田接続部を介し前記半導体基板に接続され、
　前記半導体基板の第２表面は、前記第１パターンの電気接点に対して開口を有する、
　装置。
」
とするものである。なお、下線は請求人が補正箇所を明示するために付したものである。
２．補正の目的要件について
　上記補正は、請求項１に記載された発明を特定するために必要な事項である「導電性材料の複数の層」について、「
前記電気接点の第１パターンと前記電気接点の第２パターンとの一方は半田接続部を介しダイに接続され、前記電気接点の第１パターンと前記電気接点の第２パターンとの他方は半田接続部を介し前記半導体基板に接続され
　そこで、本件補正後の請求項１に係る発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する同法第１２６条第７項に規定する要件を満たすか）否かについて以下に検討する。
３．明確性について
　本件補正後の請求項１には、「前記電気接点の第１パターンと前記電気接点の第２パターンとの他方は半田接続部を介し
前記半導体基板
　本願の【発明の詳細な説明】の例えば段落【０００３】の「第１パターンの電気接点及び第２パターンの電気接点のうちの他方は、例えば半田接続部を通って、例えば
パッケージ基板又はプリント回路基板などの基板
パッケージ基板又はプリント回路基板などの基板
パッケージ基板又はプリント回路基板などの基板
パッケージ基板又はプリント回路基板などの基板
　したがって、本願補正発明は、特許法第３６条第６項第２号に規定する要件を満たしていない。
４．予備的見解
　なお、仮に、本願補正発明の「前記電気接点の第１パターンと前記電気接点の第２パターンとの他方は半田接続部を介し
前記半導体基板
（１）引用例とその記載事項 
（１−１）引用例１
　原査定の拒絶理由に引用された、本願の優先権主張の日前に頒布された文献である特開２００９−５９８２２号公報（平成２１年３月１９日公開。以下、「引用例１」という。）には、「キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法」に関して図面とともに以下の記載がある。なお、下線は当審で付与した。
ア．「【００１６】
　第１の実施形態では、
パッケージ基板２３上にバンプを備えたキャパシタ内蔵インタポーザ２１が実装され
キャパシタ内蔵インタポーザ２１内には、複数のキャパシタシート７が設けられている。
キャパシタ内蔵インタポーザ２１には半導体集積回路素子用の電極パッド１０
が設けられている。
電極パッド１０上に、微細バンプを備えた半導体集積回路素子２２ａ及び２２ｂが実装され、
イ．「【００１８】
　
このキャパシタ内蔵インタポーザ２１では、シリコン基板１（基部）上に熱酸化膜２が形成され、その上に複数のＴｉ膜３が導電性ストッパ膜として形成されている。そして、Ｔｉ膜３を覆う樹脂膜４が形成されている。樹脂膜４にはキャパシタ用の複数の開口部が形成されており、これらの開口部内において、熱酸化膜２上にキャパシタシート７が貼り付けられている。キャパシタシート７は、Ａｌ箔７ａ、陽極酸化皮膜７ｂ及び導電性高分子膜７ｃから構成されている。
樹脂膜４には信号線用の複数の開口部も形成されており、これらの開口部内にＣｕ膜５及びＮｉ膜６が形成されている。そして、これらの上に多層配線９が形成されている。多層配線９上には、半導体集積回路素子用の電極パッド１０（信号伝送用の電極パッドＳ、電源供給用の電極パッドＶ１及びＶ２、並びに接地用の電極パッドＧ）並びにワイヤ用の電極パッド１１が設けられている。
ウ．「【００１９】
　また、
シリコン基板１及び熱酸化膜２にＴｉ膜３まで到達する貫通孔１２が形成されており、その内側面にシリコン酸化膜１３が形成されている。そして、シリコン酸化膜１３の内側にアンダーバンプメタル（ＵＢＭ）１５及びはんだボール１６が導電ビアとして形成されている。
エ．「【００２３】
　また、電極パッド１１にボンディングされたワイヤの他端は、夫々、パッケージ基板２３に設けられた電極パッドにボンディングされている。例えば、信号用のワイヤはパッケージ基板２３の信号用の電極パッド（第７の電極パッド）にボンディングされている。また、
はんだボール１６は、パッケージ基板２３に設けられた他の電極パッド
に接続されている。
オ．「【００２８】
　先ず、図５Ａに示すように、
シリコン基板１の表面に熱酸化膜２を形成する。シリコン基板１と熱酸化膜２とが予め一体化されたものを準備してもよい。
【００２９】
　次に、図５Ｂに示すように、
熱酸化膜２上に複数のＴｉ膜３をスパッタ法により形成する。
Ｔｉ膜３のピッチを電極パッド１０のピッチよりも広くする。
【００３０】
　次いで、
Ｔｉ膜３を覆う感光性ポリイミド樹脂ワニスの膜をスピンコート法により形成する。
キャパシタ用の開口部４ａ及び信号線用の開口部４ｂを備えたポリイミド樹脂膜４が形成される。
カ．「【００３５】
　キャパシタシート７の貼り付け後には、図５Ｆに示すように、Ａｌ箔７ａ上及び導電性高分子７ｃ上に選択的にＡｇペースト８を塗布する。次に、これらの上に多層配線９を形成する。
多層配線９の形成に当たっては、例えば、絶縁層の形成に厚さが６μｍ程度の感光性ポリイミド膜を用い、配線層の形成に厚さが３μｍ程度のＣｕ膜を用いる。
【００３６】
　その後、シリコン基板１の裏面を研磨することにより、シリコン基板１の厚さを０．２ｍｍ程度とする。続いて、図５Ｇに示すように、サンドブラスト法により
Ｔｉ膜３まで到達する貫通孔１２をシリコン基板１に形成する。
【００３７】
　次に、図５Ｈに示すように、
貫通孔１２の内面及び周囲にシリコン酸化膜１３を
形成する。
【００３８】
　次いで、図５Ｉに示すように、シリコン酸化膜１３の底部をエッチングにより除去することにより、
Ｔｉ膜３を露出する開口部１４を形成する。
【００３９】
　その後、図５Ｊに示すように、
Ｔｉ膜３の露出している部分及びシリコン酸化膜１３上にアンダーバンプメタル（ＵＢＭ）１５を形成する。
【００４０】
　続いて、
アンダーバンプメタル１５上にはんだボール１６をめっき法により形成する。はんだボール１６の材料としては、例えばＳｎ−Ａｇ−Ｃｕ系はんだを用いる。
　上記アないしカ、図１ないし図５Ｋの記載から、引用例１には以下の事項が記載されている。
・上記アによれば、引用例１に記載された発明は、パッケージ基板２３上にバンプを備えたキャパシタ内蔵インタポーザ２１が実装されたものである。そして、キャパシタ内蔵インタポーザ２１内には、複数のキャパシタシート７が設けられ、キャパシタ内蔵インタポーザ２１には半導体集積回路素子用の電極パッド１０がが設けられ、電極パッド１０上に、微細バンプを備えた半導体集積回路素子２２ａ及び２２ｂが実装されたものである。
・上記イ及び図１ないし２によれば、キャパシタ内蔵インタポーザ２１は、シリコン基板１上に熱酸化膜２が形成され、その上に複数のＴｉ膜３が導電性ストッパ膜として形成され、Ｔｉ膜３を覆う樹脂膜４が形成され、樹脂膜４にはキャパシタ用の複数の開口部が形成され、これらの開口部内において、熱酸化膜２上にキャパシタシート７が貼り付けられているものである。そして、キャパシタシート７は、Ａｌ箔７ａ、陽極酸化皮膜７ｂ及び導電性高分子膜７ｃから構成されるものである。さらに、樹脂膜４には信号線用の複数の開口部が形成されており、これらの開口部内にＣｕ膜５及びＮｉ膜６が形成され、これらの上に多層配線９が形成されているものである。そして、多層配線９上には、半導体集積回路素子用の複数の電極パッド１０が設けられているものである。
・上記ウによれば、キャパシタ内蔵インタポーザ２１は、シリコン基板１及び熱酸化膜２にＴｉ膜３まで到達する貫通孔１２が形成されており、その内側面にシリコン酸化膜１３が形成され、シリコン酸化膜１３の内側にアンダーバンプメタル（ＵＢＭ）１５及びはんだボール１６が導電ビアとして形成されているものである。
・上記エによれば、はんだボール１６は、パッケージ基板２３に設けられた他の電極パッドに接続されているものである。
・上記オによれば、シリコン基板１と熱酸化膜２は予め一体化されたものでもよいものである。
・上記カによれば、多層配線９の形成に当たっては、例えば、絶縁層の形成に感光性ポリイミド膜を用い、配線層の形成にＣｕ膜を用いるものである。
　以上の点を踏まえて、上記記載事項及び図面を総合的に勘案すると、引用例１には次の発明（以下、「引用発明」という。）が記載されている。
「キャパシタ内蔵インタポーザ２１は、
シリコン基板１上に熱酸化膜２が形成され、
その上に複数のＴｉ膜３が形成され、
Ｔｉ膜３を覆う樹脂膜４が形成され、樹脂膜４にはキャパシタ用の複数の開口部が形成され、これらの開口部内において、熱酸化膜２上にキャパシタシート７が形成されており、
樹脂膜４には複数の開口部が形成されており、これらの開口部内にＣｕ膜５及びＮｉ膜６が形成されており、これらの上に多層配線９が形成され、
多層配線９は、絶縁層が感光性ポリイミド膜で形成され、配線層がＣｕ膜で形成されており、
多層配線９上には、半導体集積回路素子用の複数の電極パッド１０が設けられ、電極パッド１０上に、微細バンプを備えた半導体集積回路素子２２ａ及び２２ｂが実装され、
また、シリコン基板１及び熱酸化膜２にＴｉ膜３まで到達する貫通孔１２が形成され、シリコン酸化膜１３の内側にアンダーバンプメタル１５及び半田ボール１６が導電ビアとして形成され、はんだボール１６は、パッケージ基板２３に設けられた他の電極パッドに接続されている
ことを特徴とするキャパシタ内蔵インタポーザ２１。」
（１−２）引用例２
　原査定の拒絶理由に引用された、本願の優先権主張の日前に頒布された文献である国際公開２０１０−０４７２２８号（２０１０年（平成２２年）４月２９日公開。以下、「引用例２」という。）には、「配線基板およびその製造方法」に関して図面とともに以下の記載がある。なお、下線は当審で付与した。
サ．「［００３７］　本発明によれば、他の電子部品との接続自由度が高く、
高密度な配線基板を提供することができる。
シ．「［００５３］　
本実施形態の配線基板（半導体装置）１１は、図１に示すように、半導体基板（コア基板）１２の一方の面側に第１構造層１４が設けられ、他方の面側に第２構造層１９が設けられている。図２に示すように、半導体基板１２の片面に素子回路構造層１３が設けられ、
図３に示すように、半導体基板１２には素子３０が設けられている。素子回路構造層１３は、後述する能動素子や受動素子等の素子を設置する場合や、配線基板全体の結線に応じて設けることができる。
ス．「［００５８］　
素子回路構造層１３は、図３に示すように、複数の半導体素子３０が形成された半導体基板１２上に設けられている。本実施形態では、半導体素子３０として、ＭＯＳトランジスタ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：金属酸化物半導体）が設けられている。
　上記サないしス、図２及び図３の記載から、引用例２には以下の事項が記載されている。
・上記サ、シ及び図１ないし図３によれば、配線基板１１は、半導体基板１２の片面に素子回路構造層１３が設けられ、半導体基板１２上には素子３０が設けられ、素子３０は能動素子や受動素子等の素子である。
・上記ス及び図１ないし図３によれば、素子回路構造層は、複数の半導体素子が形成された半導体基板上に設けられたものであり、半導体素子はＭＯＳトランジスタである。
　以上の点を踏まえて、上記記載事項及び図面を総合的に勘案すると、引用例２には、次の技術事項が記載されている。
「半導体基板の片面に素子回路構造層を設け、半導体基板上に複数のＭＯＳトランジスタが設置される」こと。
（２）対比
　本願補正発明と引用発明とを対比する。
ａ．引用発明の「シリコン基板１」及び「熱酸化膜２」は、本願補正発明の「半導体基板」に相当する。そして、引用発明の「複数のＴｉ膜３」は、「シリコン基板１上に熱酸化膜２が形成され、その上に複数のＴｉ膜３が形成され」ていることを鑑みれば、引用発明の「複数のＴｉ膜３」は、本願補正発明の半導体基板の第１表面上に形成された「第１パターンの電気接点」に相当するといえる。また、引用発明の「シリコン基板１」及び「熱酸化膜２」は、引用例１の図１ないし図４を鑑みれば、本願補正発明と同様に、「平面的」であるといえる。さらに、引用発明の「キャパシタシート７」は、「Ｔｉ膜３を覆う樹脂膜４が形成され、樹脂膜４にはキャパシタ用の複数の開口部が形成され、これらの開口部内において、熱酸化膜２上に」形成されることを鑑みれば、引用発明の「キャパシタシート７」は、本願補正発明と同様に、「半導体基板の第１表面上に形成された」ものであるといえ、引用発明の「キャパシタシート７」は、本願補正発明の「複数のデバイス」に相当する。
　したがって、引用発明の「シリコン基板１上に熱酸化膜２が形成され、その上に複数のＴｉ膜３が形成され、Ｔｉ膜３を覆う樹脂膜４が形成され、樹脂膜４にはキャパシタ用の複数の開口部が形成され、これらの開口部内において、熱酸化膜２上にキャパシタシート７が形成され」ることは、本願補正発明の「半導体基板の第１表面上に形成された、複数のデバイス及び第１パターンの電気接点を有する平面的な半導体基板」を有することに相当する。
　ただし、複数のデバイスについて、本願補正発明は「トランジスタ」を有すると特定しているのに対して、引用発明にはそのような特定がされていない。
ｂ．引用発明の「多層配線９」及び「電極パッド１０」は、本願補正発明の「導電性材料の複数の層」に相当する。そして、引用発明の「多層配線９」は、「樹脂膜４には複数の開口部が形成されており、これらの開口部内にＣｕ膜５及びＮｉ膜６が形成されており、これらの上に」形成されていること、「多層配線９は、絶縁層が感光性ポリイミド膜で形成され、配線層がＣｕ膜で形成」されていること、さらに、上記オ及び図２の「多層配線９」の多層構造を鑑みれば、引用発明の「多層配線９」は、本願補正発明と同様に、「前記半導体基板の前記第１表面上の誘電体材料の間で交互に繰り返す導電性材料の複数の層」であるといえる。
　さらに、引用発明の「電極パッド１０」は、引用例１の図１及び図２を鑑みれば、本願補正発明の「第２のパターンの電極接点」に相当する。してみれば、引用発明の「多層配線９」及び「電極パッド１０」は、本願補正発明と同様に、「第２パターンの電気接点を有する配線層」を含んでいるといえる。
ｃ．引用発明の「半導体集積回路素子」は、本願補正発明の「ダイ」に相当する。引用発明の「複数の電極パッド１０」は、電極パッド１０上に、微細バンプを備えた半導体集積回路素子２２ａ及び２２ｂが実装されることから、本願補正発明と同様に、「前記電気接点の第１パターンと前記電気接点の第２パターンとの一方は接続部を介しダイに接続され」ているといえる。
　したがって、引用発明の「多層配線９上には、半導体集積回路素子用の複数の電極パッド１０が設けられ、電極パッド１０上に、微細バンプを備えた半導体集積回路素子２２ａ及び２２ｂが実装され」ることは、本願補正発明の「前記電気接点の第１パターンと前記電気接点の第２パターンとの一方は接続部を介しダイに接続され」ることに相当する。
　ただし、電気接点の第１パターンと電気接点の第２パターンとの一方とダイを接続する接続部について、本願補正発明は、「半田」接続部であると特定しているのに対して、引用発明にはそのような特定がされていない。
ｄ．引用発明の「パッケージ基板」、「はんだボール１６」、「貫通孔１２」は、それぞれ、本願補正発明の「前記半導体装置」、「半田接続部」、「開口」に相当する。引用発明の「複数のＴｉ膜３」は、「シリコン基板１及び熱酸化膜２にＴｉ膜３まで到達する貫通孔１２が形成され、シリコン酸化膜１３の内側にアンダーバンプメタル１５及びはんだボール１６が導電ビアとして形成され、はんだボール１６は、パッケージ基板２３に設けられた他の電極パッドに接続されている」ことを鑑みれば、本願補正発明と同様に、「前記電気接点の第１パターンと前記電気接点の第２パターンとの他方は半田接続部を介しパッケージ基板に接続され」ているといえる。さらに、引用発明の「シリコン基板１及び熱酸化膜２にＴｉ膜３まで到達する貫通孔１２が形成され」ていることは、本願補正発明の「前記半導体基板の第２表面は、前記第１パターンの電気接点に対して開口を有する」ことに相当する。
　したがって、引用発明の「シリコン基板１及び熱酸化膜２にＴｉ膜３まで到達する貫通孔１２が形成され、シリコン酸化膜１３の内側にアンダーバンプメタル１５及びはんだボール１６が導電ビアとして形成され、半田ボール１６は、パッケージ基板２３に設けられた他の電極パッドに接続されている」ことは、本願補正発明の「前記電気接点の第１パターンと前記電気接点の第２パターンとの他方は半田接続部を介しパッケージ基板に接続され、前記半導体基板の第２表面は、前記第１パターンの電気接点に対して開口を有」していることに相当する。
ｅ．上記ａ．ないしｄ．を鑑みれば、引用発明の「キャパシタ内蔵インタポーザ２１」は、本願補正発明の「装置」に相当する。
　そうすると、本願補正発明と引用発明とは以下の点で一致ないし相違する。
＜一致点＞
「　半導体基板の第１表面上に形成された、複数のデバイス及び第１パターンの電気接点を有する平面的な半導体基板と、
　前記半導体基板の前記第１表面上の誘電体材料の間で交互に繰り返す導電性材料の複数の層と、
　を含み、
　前記導電性材料の複数の層は、第２パターンの電気接点を有する配線層を含み、
　前記電気接点の第１パターンと前記電気接点の第２パターンとの一方は接続部を介しダイに接続され、前記電気接点の第１パターンと前記電気接点の第２パターンとの他方は半田接続部を介しパッケージ基板（「前記半導体基板」に相当）に接続され、
　前記半導体基板の第２表面は、前記第１パターンの電気接点に対して開口を有する、
　装置。」
＜相違点１＞
　複数のデバイスについて、本願補正発明は、「トランジスタ」を有すると特定しているのに対して、引用発明にはそのような特定がされていない点。
＜相違点２＞
　電気接点の第１パターンと電気接点の第２パターンとの一方とダイを接続する接続部について、本願補正発明は、「半田」接続部であると特定しているのに対して、引用発明にはそのような特定がされていない。。
（３）判断
　相違点１及び２について、検討する。
　まず、相違点１であるが、引用例２には、半導体基板において、半導体基板の片面に素子回路構造層を設け、素子回路構造層には複数のＭＯＳトランジスタを設置することが記載されており、高密度な配線基板を提供するために、引用発明において引用例２に記載の技術事項を採用し、相違点１の構成とすることは当業者がであれば容易になし得たことである。
　次に、相違点２であるが、引用例１の段落【００１６】及び図１には、キャパシタ内蔵インタポーザの電極パッド上に、微細バンプを備えた半導体集積回路素子が実装されることが記載されているものの、微細バンプがはんだで形成されていることは明記はされていない。しかしながら、バンプを半田で形成することは技術的常套手段であり、また、引用例１の段落【００２３】及び【００２４】及び図１にははんだボール１６がパッケージ基板に設けられた電極パッドに接続されていることが記載されていることを鑑みれば、引用発明において、微細バンプを半田で形成し、相違点２の構成とすることは当業者であれば容易になし得たことである。
　したがって、本願補正発明は、引用発明及び引用例２に記載された技術事項に基づいて当業者が容易に発明をすることができたものである。そして、本願補正発明の作用効果も、引用発明及び引用例２に記載された技術事項から当業者が予測できる範囲のものである。
５．むすび
　以上のとおり、本願補正発明は、上記「３．明確性について」に記載したとおり、特許法第３６条第６項第２号に規定する要件により、特許出願の際独立して特許を受けることができないものである。
　さらに、仮に、本願補正発明の「前記電気接点の第１パターンと前記電気接点の第２パターンとの他方は半田接続部を介し前記半導体基板に接続され」の「前記半導体基板」が「パッケージ基板又はプリント回路基板などの基板」の誤記であったとしても、本願補正発明は、上記「４．（３）判断」に記載したとおり、引用発明１及び引用例２に記載された技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　したがって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６号第７項の規定に違反するものであるから、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
第３　本願発明について
１．本願発明
　平成２８年１１月２８日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし２２に係る発明は、平成２８年６月１日付けの手続補正により補正された特許請求の範囲の請求項１ないし２２に記載された事項により特定されたものであるところ、その請求項１に係る発明（以下、「本願発明」という。）は、上記「第２　１．補正後の本願発明」に本件補正前の請求項１として記載したとおりのものである。
２．引用例とその記載事項
　原査定の拒絶理由で引用された引用例およびその記載事項は、上記「第２　４．（１）引用例とその記載事項」に記載したとおりである。
３．対比・判断
　本願発明は、本願補正発明における「
前記電気接点の第１パターンと前記電気接点の第２パターンとの一方は半田接続部を介しダイに接続され、前記電気接点の第１パターンと前記電気接点の第２パターンとの他方は半田接続部を介し前記半導体基板に接続され、
　そうすると、本願発明の発明特定事項を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、上記「第２　４．（２）対比」及び「第２　４．（３）判断」に記載したとおり、引用例１に記載された発明及び引用例２に記載された技術事項に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例１に記載された発明及び引用例２に記載された技術事項に基づいて当業者が容易に発明をすることができたものである。
４．むすび
　以上のとおり、本願発明は、引用例１に記載された発明及び引用例２に記載された技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、本願は、その余の請求項について言及するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。