【事件の表示】
　特願２０１２−２４９６５２「半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法」拒絶査定不服審判事件〔平成２６年　５月２９日出願公開、特開２０１４−　９９４７６、請求項の数（１９）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２４年１１月１３日の出願であって，その手続の経緯は以下のとおりである。
　平成２７年　８月１１日　　審査請求
　平成２８年　５月３１日　　拒絶理由通知（起案日）
　平成２８年　８月　２日　　意見書の提出
　平成２９年　１月３０日　　拒絶査定（起案日）
　平成２９年　５月　１日　　拒絶査定不服審判の請求
第２　原査定の概要
　平成２９年１月３０日付けの拒絶査定（以下「原査定」という。）の概要は次のとおりである。
「この出願については，平成２８年　５月３１日付け拒絶理由通知書に記載した理由１．によって，拒絶をすべきものです。
　なお，意見書の内容を検討しましたが，拒絶理由を覆すに足りる根拠が見いだせません。
備考
●理由１（特許法第２９条第２項）について
・請求項　１−１９
・引用文献等　１−１１
　出願人は，意見書において，
「しかしながら，引用文献１では，（ｉ）に既述のとおり，Ｓｉ基板３の主表面および裏面に，Ｓｉ基板３と同元素であるＳｉ注入層２，４をそれぞれ設けることを，課題解決のための必須の解決手段としています。」と主張している。
　しかしながら，引用文献１は，少なくともイオン注入を用いてゲッタリング層を形成する点については開示されているものであり，引用文献１に記載の発明において，引用文献１に記載のイオン注入ゲッタリング層形成手段に代えて，他のイオン注入法によるゲッタリング層形成手段を用いること，あるいは，引用文献１に記載の発明において，引用文献１に記載のイオン注入ゲッタリング層形成手段に加えて，他のイオン注入法によるゲッタリング層形成手段を用いることに格別の困難性は認められない。
　そして，クラスターイオンを照射して，ゲッタリング層を形成することは，引用文献２−４に記載のように，一般的な技術手段であるから，請求項１−２，７−８に係る発明は，引用文献１−４から，進歩性を有しない。
　なお，出願人は，意見書において，「引用文献３は，集積回路，すなわち「デバイス形成工程」において，半導体基板の一部領域にクラスターイオンを注入するものであります。」と主張しているが，引用文献３の段落【０００１】には，半導体ウェハへの分子イオン注入について記載がなされている。　
　また，出願人は，意見書において，「引用文献４は，デバイス形成工程において，集積回路中のソース／ドレイン領域中にクラスター炭素イオンを注入するものであります。」と主張しているが，引用文献４の段落【０００５】，【００１４】−【００１６】には，炭素クラスタイオンを注入して，ゲッタリング層を形成すること，モノマーイオンに比べて，シリコン基板の表面近くにより高いドーズ量で注入が出来るというゲッタリング技術が記載されている。
　また，炭素イオンを注入し，濃度プロファイルの半値幅を１００ｎｍ以下とすることなどは，引用文献１０（特に，段落【００５２】−【００５３】及び第１１図参照。半導体ウェーハに炭素クラスターイオンを注入し，熱処理後においても，注入された炭素イオンの深さ方向濃度プロファイルの半値幅が１００ｎｍ以下（第１１図から明らか。）であること，濃度ピークを深さ２０〜３０ｎｍ程度の位置とすること（【００５３】，第１１図），濃度プロファイルのピークが２Ｅ２１ａｔｏｍｓ／ｃｍ３であること（【００５３】）も記載されている。），引用文献１１（特に，特許請求の範囲，段落【００６８】−【００６９】，【００９０】，【０１１０】−【０１３１】及び第１−２，７，１０図参照。半導体エピタキシャルウェーハ及びその製造方法において，半導体ウェーハに炭素イオンを注入してゲッタリング層を形成すること，その後，エピタキシャル層を形成した場合に，注入された炭素イオンの深さ方向濃度プロファイルの半値幅が１００ｎｍ以下（第１０図から明らか。）であること，濃度ピーク深さが１５０ｎｍ程度以下であること（第１０図から明らか。），ピーク炭素濃度が１Ｅ１９ａｔｏｍｓ／ｃｍ３以上であること（第１０図から明らか。）が記載されている。）に記載のように，周知技術である。
　そして，その余の点については，先に述べたとおりであるから，請求項１−１９に係る発明は，引用文献１−１１から，進歩性を有しない。
　よって，出願人の主張は採用できない。
　　　　　　　　　　　　　　＜引用文献等一覧＞
１．特開昭６１−１６６０３２号公報
２．特開２００３−１６３２１６号公報
３．特表２００９−５４０５３１号公報
４．特表２００９−５１８８６９号公報
５．特開平０６−１６３５５６号公報
６．特開２００１−１７７０８６号公報
７．特開２００８−２９４２４５号公報
８．特開２０１２−０５９８４９号公報
９．特開２０１１−１５１３１８号公報
１０．特開２０１０−０６２５２９号公報
１１．国際公開第２０１１／１２５３０５号（周知技術を示す文献。）」
第３　本願発明
　本願の請求項１−１９に係る発明（以下，それぞれ「本願発明１」−「本願発明１９」という。）は，本願の願書に最初に添付された特許請求の範囲の請求項１−１９に記載された事項により特定される，以下のとおりの発明である。
「【請求項１】
　半導体ウェーハのおもて面に第１クラスターイオンを，裏面に第２クラスターイオンを照射して，該半導体ウェーハのおもて面に，前記第１クラスターイオンの構成元素からなる第１改質層を形成し，該半導体ウェーハの裏面に，前記第２クラスターイオンの構成元素からなる第２改質層を形成する第１工程と，
　前記半導体ウェーハの前記第１改質層上にエピタキシャル層を形成する第２工程と，
を有することを特徴とする半導体エピタキシャルウェーハの製造方法。
【請求項２】
　前記半導体ウェーハが，シリコンウェーハである請求項１に記載の半導体エピタキシャルウェーハの製造方法。
【請求項３】
　前記半導体ウェーハ中のドーパント元素のピーク濃度が，前記エピタキシャル層中のドーパント元素のピーク濃度よりも高い請求項１または２に記載の半導体エピタキシャルウェーハの製造方法。
【請求項４】
　前記半導体ウェーハが，シリコンウェーハのおもて面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり，前記第１工程において前記第１改質層は前記シリコンエピタキシャル層のおもて面に形成され，前記第２改質層は前記シリコンウェーハの裏面に形成される請求項１に記載の半導体エピタキシャルウェーハの製造方法。
【請求項５】
　前記第１工程の後，前記半導体ウェーハに対して結晶性回復のための熱処理を行うことなく，前記半導体ウェーハをエピタキシャル成長装置に搬送して前記第２工程を行う請求項１〜４のいずれか１項に記載の半導体エピタキシャルウェーハの製造方法。
【請求項６】
　前記第１工程の後，前記第２工程の前に，前記半導体ウェーハに対して結晶性回復のための熱処理を行う請求項１〜４のいずれか１項に記載の半導体エピタキシャルウェーハの製造方法。
【請求項７】
　前記第１および／または第２クラスターイオンが，構成元素として炭素を含む請求項１〜６のいずれか１項に記載の半導体エピタキシャルウェーハの製造方法。
【請求項８】
　前記第１および／または第２クラスターイオンが，構成元素としてドーパント元素をさらに含み，前記ドーパント元素は，ボロン，リン，砒素およびアンチモンからなる群より選択された１または２以上の元素である請求項７に記載の半導体エピタキシャルウェーハの製造方法。
【請求項９】
　前記第１クラスターイオンの照射条件は，炭素１原子あたり加速電圧が５０ｋｅＶ／ａｔｏｍ以下，クラスターサイズが１００個以下，炭素のドーズ量が５．０×１０１５ａｔｏｍｓ／ｃｍ２以下である請求項７または８に記載の半導体エピタキシャルウェーハの製造方法。
【請求項１０】
　前記第２クラスターイオンの照射条件は，炭素１原子あたりの加速電圧が５０ｋｅＶ／ａｔｏｍ以下，クラスターサイズが１００個以下，炭素のドーズ量が１．０×１０１４ａｔｏｍｓ／ｃｍ２以上である請求項７〜９いずれか１項に記載の半導体エピタキシャルウェーハの製造方法。
【請求項１１】
　半導体ウェーハと，該半導体ウェーハのおもて面に形成された，該半導体ウェーハ中に所定元素が固溶してなる第１改質層と，前記半導体ウェーハの裏面に形成された，前記半導体ウェーハ中に所定元素が固溶してなる第２改質層と，前記第１改質層上のエピタキシャル層と，を有し，
　前記第１改質層および第２改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅がともに１００ｎｍ以下であることを特徴とする半導体エピタキシャルウェーハ。
【請求項１２】
　前記半導体ウェーハが，シリコンウェーハである請求項１１に記載の半導体エピタキシャルウェーハ。
【請求項１３】
　前記半導体ウェーハ中のドーパント元素のピーク濃度が，前記エピタキシャル層中のドーパント元素のピーク濃度よりも高い請求項１１または１２に記載の半導体エピタキシャルウェーハ。
【請求項１４】
　前記半導体ウェーハが，シリコンウェーハのおもて面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり，前記第１改質層は前記シリコンエピタキシャル層のおもて面に位置し，前記第２改質層は前記シリコンウェーハの裏面に位置する請求項１１に記載の半導体エピタキシャルウェーハ。
【請求項１５】
　前記半導体ウェーハのおもて面からの深さが１５０ｎｍ以下の範囲内に，前記第１改質層における前記濃度プロファイルのピークが位置し，前記半導体ウェーハの裏面からの深さが１５０ｎｍ以下の範囲内に，前記第２改質層における前記濃度プロファイルのピークが位置する請求項１１〜１４のいずれか１項に記載の半導体エピタキシャルウェーハ。
【請求項１６】
　前記第１改質層における前記濃度プロファイルのピーク濃度が，１×１０１５ａｔｏｍｓ／ｃｍ３以上であり，前記第２改質層における前記濃度プロファイルのピーク濃度が，１×１０１５ａｔｏｍｓ／ｃｍ３以上である請求項１１〜１５のいずれか１項に記載の半導体エピタキシャルウェーハ。
【請求項１７】
　前記第１および／または第２改質層に固溶した前記所定元素が炭素を含む請求項１１〜１６のいずれか１項に記載の半導体エピタキシャルウェーハ。
【請求項１８】
　前記所定元素がドーパント元素をさらに含み，前記ドーパント元素は，ボロン，リン，砒素およびアンチモンからなる群より選択された１または２以上の元素である請求項１７に記載の半導体エピタキシャルウェーハ。
【請求項１９】
　請求項１〜１０のいずれか１項に記載の製造方法で製造されたエピタキシャルウェーハまたは請求項１１〜１８のいずれか１項に記載のエピタキシャルウェーハの，おもて面に位置するエピタキシャル層に，固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。」
第４　引用例及び引用発明
　１　引用例１について
　（１）引用例１の記載事項
　本願の出願前に頒布され，原査定の根拠となった平成２８年５月３１日付けの拒絶理由通知において引用された特開昭６１−１６６０３２号公報（以下「引用例１」という。）には，「半導体基板」（発明の名称）に関して，図面とともに，以下の事項が記載されている（下線は，参考のため，当審において付したものである。以下同様である。）。
　　ア「従来の技術
　従来，半導体基板のゲッター効果を得るために，半導体基板の裏面にドーパントのイオンを注入するか，或いは，拡散するという方法をとっている。半導体基板へドーパントのイオン注入あるいは，拡散を行なって，不純物をＳｉ結晶内に入れることにより，半導体基板の裏面にＳｉ結晶の歪みが発生する。この結晶の歪みが，遷移元素に対するゲッターの核となり，遷移元素が半導体装置の活性域に拡散して半導体装置に不良が生じるのを防ぐ。」（第１頁下左欄第１２行〜第１頁下右欄第２行）
　　イ「発明が解決しようとする問題点
　前述した様な従来の構造では，半導体基板の裏面で存在するＳｉ結晶の歪みによるゲッター作用を利用したものであるため，半導体基板の主表面，即ち，半導体装置の活性域では，ゲッター効果は低いものとなる。そこで，半導体装置の活性域近傍でゲッター効果のある層を形成する必要がある。」（第１頁下右欄第３〜９行）
　　ウ「問題点を解決するための手段
　上記問題点を解決するために本発明では，
半導体基板の主表面及び裏面にＳｉ注入層を有し
主表面の前面には，Ｓｉ注入層上にエピタキシャル成長層をそなえた
　　エ「作　　用
　
半導体基板の主表面及び裏面にＳｉを注入することにより，基板の主表面と裏面の両方にＳｉ結晶の歪みが生じ
　また，本発明と同様なゲッター効果を得るために，ドーパントイオンを主表面と裏面とに注入した場合は，ドーパントが拡散して，半導体装置の活性域となるエピタキシャル成長層の比抵抗を変化させる可能性があるが，本発明の様に，ゲッター核を形成するのに，ドーパント原子ではなく，Ｓｉを用いれば，基板の比抵抗が変わることもない。」（第１頁下右欄第１９行〜第２頁上左欄第１５行）
　　オ「実　施　例
　以下に本発明の実施例を示す。
　図面は，本発明における
半導体基板
　
基板の主表面と裏面にＳｉを注入して，Ｓｉ結晶中に歪みを多く含んだ層を形成する
この様にして半導体基板を形成する
　　カ「発明の効果
　以上の様に，本発明は，基板の主表面と裏面との両方にＳｉを注入して結晶の乱れた層即ちゲッター核を含有する層を形成することにより，主表面，裏面相方からのゲッター効果が得られるので，その実用的効果は大である。」（第２頁上右欄第７〜１２行）
　（２）引用例１に記載された発明
　　ア　引用発明１
　第４の１（１）ア〜カから，引用例１には，半導体基板の形成方法の発明として，次の発明（以下「引用発明１」という。）が記載されているといえる。
「半導体基板の主表面と裏面にＳｉを注入して，前記半導体基板の主表面及び裏面の両方に，Ｓｉ結晶中に歪みを多く含んだＳｉ注入層を形成する工程と，
　前記半導体基板の主表面の前記Ｓｉ注入層上にエピタキシャル成長層を形成する工程と，
を有することを特徴とする半導体基板の形成方法。」
　　イ　引用発明２
　また，第４の１（１）ア〜カから，引用例１には，半導体基板の発明として，次の発明（以下「引用発明２」という。）が記載されていると認められる。
「半導体基板と，
　前記半導体基板の主表面と裏面の両方に形成された，Ｓｉ結晶中に歪みを多く含んだＳｉ注入層と，
　前記半導体基板の主表面の前記Ｓｉ注入層上に形成されたエピタキシャル成長層と，
を備えることを特徴とする半導体基板。」
　２　引用例２について
　（１）引用例２の記載事項
　本願の出願前に頒布され，原査定の根拠となった平成２８年５月３１日付けの拒絶理由通知において引用された特開２００３−１６３２１６号公報（以下「引用例２」という。）には，「エピタキシャルシリコンウエハおよびその製造方法」（発明の名称）について，図１とともに次の事項が記載されている。
　　ア　「【０００５】
【発明が解決しようとする課題】
　……（中略）……
【０００７】本発明の目的は，デバイス活性領域に近い場所において，つまり，エピ層直下のイオン注入によるゲッタリングサイトとして設けることで，エピタキシャルウエハのゲッタリング能力を付与するとともに，そのゲッタリング能力を強化するために，
従来よりも注入量を増大させても，注入起因によるエピ層の結晶欠陥を発生させない製造方法
　　イ　「【０００８】
【課題を解決するための手段】上記課題を解決するため，本発明者らは前記エピタキシャルシリコンウエハにおいて，主表面側に注入する下地シリコン基板によってエピ層表面の結晶欠陥の発生しないドーズ量条件は拡大することを見出した。通常のミラーウエハにおいて，エピ層欠陥が発生しない注入条件は特開２００１−７７１１９公報となるが，下地シリコン基板に炭素もしくは窒素，または窒素と炭素を同時に添加したシリコン基板を用いることで，エピ層への結晶欠陥の発生が抑制されると共に，欠陥が発生しない注入量が増大することを見出した。この注入量はどのイオンについても同じであり欠陥発生は注入深さと注入時の注入原子のピーク体積濃度で記載することができることを見出した。注入ピーク濃度は注入ドーズ量とほぼ正比例の関係にあるが注入深さが深いときは浅いときよりも多くの注入量が必要になる。おおよそ１Ｅ１７／ｃｍ３は１Ｅ１３／ｃｍ２であり，１Ｅ２１／ｃｍ３は１Ｅ１７／ｃｍ２の注入ドーズ量が対応する。また，もしもプロセスの後段で注入欠陥によるゲッタリング能力が低下した場合でも，炭素および窒素が添加されたシリコン基板もしくは窒素と炭素が同時に添加されたシリコン基板を使うことにより，プロセス前段は注入欠陥，プロセス後段ではＩＧ効果で，デバイス活性領域はプロセスの前段から後段まで強いゲッタリングの能力を持った基板で保証される。」
　　ウ　「【００３２】
【発明の実施の形態】以下，本発明を，図面を参照しつつ実施形態に基づき説明する。
【００３３】上記目的を達成するために，以下の手順で実施する（図１参照）。
【００３４】注入イオン種と加速エネルギーで決まる飛程距離の最頻値（濃度ピーク）が
下地シリコン基板１のエピタキシャル成長面３（以下，「エピタキシャル層堆積用基板表面」と称する。）（図１（Ａ）参照）から３０ｎｍ以上１．２μｍ以下の深さとなるように，イオン注入する
注入量は各イオンすべてにおいて，ピーク体積濃度が１Ｅ１７〜１Ｅ２１／ｃｍ
３
の範囲にあれば問題ないが，特に１Ｅ１８〜１Ｅ２１／ｃｍ
３
の範囲のものが最もゲッタリングに効果があり，下地シリコン基板に炭素，もしくは窒素，または窒素および炭素が添加されたものを用いることで，結晶欠陥が発生しない
【００３５】上記内容で，エピタキシャル層の結晶欠陥はライトエッチングと光学顕微鏡により観察できる。これをウエハの面内全体を評価する場合，高感度のパーティクルカウンターを用いる。結晶欠陥が発生しないことの定義は，０．２μｍ以上の欠陥が零であることである。０．２μｍ未満の計測もできるが，その場合は結晶欠陥とごみとの区別が難しく，その場合でも０．５個／ｃｍ２以下である。
【００３６】これまでの何も添加しない通常の下地シリコン基板では，注入によってダメージを受けた下地シリコン基板はそのドーズ量を増加させて注入欠陥を大量に導入した場合，エピ層に欠陥を発生させてしまった。しかし，炭素単独，もしくは窒素単独，または窒素と炭素を同時に添加した下地シリコン基板では，従来のエピ層欠陥が発生するドーズ量よりも１〜２桁以上もの注入ドーズ量を導入しても結晶欠陥はエピ層に発生しない。この効果とは別に，炭素添加，窒素添加および窒素と炭素同時添加基板は，デバイスプロセスの初期段階は基板全体の析出が遅れるが，デバイスプロセスが進むにつれて，その密度および量は徐々に増加するため，デバイスプロセス初期でもゲッタリング能力を発揮するイオン注入と炭素や窒素および窒素と炭素同時添加したシリコンウエハを使用することで，全デバイスプロセスを通して金属ゲッタリングに有効なエピ層が無欠陥のエピタキシャルシリコンウエハとなる。
【００３７】炭素添加量は低すぎると転位などの欠陥抑制効果は少なく，５Ｅ１５／ｃｍ３以上が良い。さらに確実にその効果を狙うには１Ｅ１６／ｃｍ３以上が望ましい。また炭素濃度が５Ｅ１７／ｃｍ３を超えると炭素によるエピ層劣化も考えられ，５Ｅ１７／ｃｍ３以下が望ましい。また，窒素単独添加では，窒素の添加量が１Ｅ１３／ｃｍ３以上あることで，炭素持たない高温析出効果を生じるが，１Ｅ１５／ｃｍ３を超えるとエピ層自体に結晶欠陥が発生してしまう。しかしながらイオン注入することでエピ層へ転位が発生する窒素の限界濃度が増加し，２Ｅ１５／ｃｍ３まで引き上げることができる。さらに窒素と炭素同時添加では，両方の析出の効果で十分析出するとともに，エピ層欠陥が発生させない範囲を拡大させられる。転位が発生する窒素の限界濃度は窒素単独添加の２Ｅ１５／ｃｍ３から１Ｅ１６／ｃｍ３まで増加させることができる。しかしながら窒素が１Ｅ１６／ｃｍ３を超えると結晶育成自体の制御しにくくなる。
【００３８】また，下地シリコン基板がｐ型である場合は，ボロンイオン（Ｂ＋）やフッ化ボロンイオン（ＢＦ２＋）などを注入することで同型の注入原子層を形成することができる。これにより，ｐ／ｐ＋と同様の効果をもつ構造を形成できる。もちろん，
ｐ型においても，ヘリウムイオン（Ｈｅ
＋
），炭素イオン（Ｃ
＋
），一酸化炭素イオン（ＣＯ
＋
），窒素イオン（Ｎ
＋
），酸素イオン（Ｏ
＋
），フッ素イオン（Ｆ
＋
），ネオンイオン（Ｎｅ
＋
），シリコンイオン（Ｓｉ
＋
），アルゴンイオン（Ａｒ
＋
），ゲルマニウムイオン（Ｇｅ
＋
）等を注入しても強いゲッタリング能力が得られる。
もちろん，ｎ型においても，ヘリウムイオン（Ｈｅ
＋
），炭素イオン（Ｃ
＋
），一酸化炭素イオン（ＣＯ
＋
），窒素イオン（Ｎ
＋
），酸素イオン（Ｏ
＋
），フッ素イオン（Ｆ
＋
），ネオンイオン（Ｎｅ
＋
），シリコンイオン（Ｓｉ
＋
），アルゴンイオン（Ａｒ
＋
），ゲルマニウムイオン（Ｇｅ
＋
）等を注入しても強いゲッタリング能力が得られる
【００３９】酸化膜形成は，熱酸化膜や化学酸化膜等，金属汚染の少ないクリーンな環境において形成された緻密な酸化膜であることが重要である。
【００４０】イオン注入後，酸化膜をフッ酸にて除去し，金属除去，パーティクル除去に有効な洗浄を行う。酸化膜がない場合においても上記洗浄を実施することで表面に付着した金属やパーティクルの除去が可能となる。これは，エピタキシャル成長前の基板洗浄と兼ねることができる。
【００４１】
その後，酸化膜が除去されたエピタキシャル層堆積用基板表面上にエピタキシャル成長法によりシリコンエピタキシャル層を堆積する
【００４２】なお，本発明に係るエピタキシャルシリコンウエハにおいては，前記した
イオン注入により，エピタキシャル層堆積用基板表面から深さ３０ｎｍ以上１．２μｍ以下の領域に，結晶欠陥層６が形成されるが，（図１（Ｄ）参照），この「深さ」は該基板表面３から結晶欠陥層６の中心までの距離を指す
　　エ　「【００４３】
【実施例】以下本発明を実施例によりさらに具体的に説明する。これは単なる例示に過ぎず，本発明はこれらの実施例の記載によって制限されるものではない。
【００４４】（実施例１）抵抗率１０Ωｃｍ程度のｐ型（１００）の８インチシリコン基板を準備した。以下の手順で，各種エピタキシャルシリコンウエハを作製した。まず，炭素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３のものと５×１０１７ａｔｏｍｓ／ｃｍ３の２種類，窒素濃度が１×１０１３ａｔｏｍｓ／ｃｍ３のものと２×１０１５ａｔｏｍｓ／ｃｍ３の２種類，窒素と炭素添加基板は，窒素が１×１０１３ａｔｏｍｓ／ｃｍ３で炭素が５×１０１５ａｔｏｍｓ／ｃｍ３のものと窒素が１×１０１３ａｔｏｍｓ／ｃｍ３で炭素が５×１０１７ａｔｏｍｓ／ｃｍ３のものまた窒素が１×１０１６ａｔｏｍｓ／ｃｍ３で炭素が５×１０１５ａｔｏｍｓ／ｃｍ３，窒素が１×１０１６ａｔｏｍｓ／ｃｍ３で炭素が５×１０１７ａｔｏｍｓ／ｃｍ３のものを準備した。これらの試料について，以下の手順で行なった。なお，ゲッタリング評価にはニッケルを故意汚染した試料を用いて評価している。イオン種は注入欠陥が発生する請求項記載のどのイオンについてでも構わないが，この中から
ボロンイオン，カーボンイオン，アルゴンイオン，シリコンイオンについて示す
【００４５】１）　まず，上記イオンが透過し，酸化膜５０ｎｍおよび酸化膜を作成しない試料に飛程距離がそれぞれ３０ｎｍおよび１．２μｍとなるように加速エネルギーを設定して，試料を作成した。その注入原子のピーク濃度が，約１×１０１７，１×１０１８，１×１０２０および１×１０２１／ｃｍ３の４水準を作成した。
【００４６】２）　次に，酸化膜を形成したものは０．５％の希フッ酸により酸化膜を除去し，アンモニア過酸化水素水洗浄，塩酸過酸化水素水洗浄等による金属やパーティクルの除去を行い，ランプ加熱の常圧エピタキシャル成長装置にて，１１００〜１１５０℃の温度で５μｍのシリコンエピタキシャル成長を行った。
【００４７】３）　続いて，得られたエピタキシャルシリコンウエハ表面に，ニッケルをそれぞれスピンコート汚染により５×１０１２ａｔｏｍｓ／ｃｍ２の故意汚染を施した。この場合も汚染していなものも比較として用意した。
【００４８】４）　１０００℃で６０分，窒素雰囲気で拡散熱処理を施した後，ゲート酸化膜を３００Å形成した。この試料の酸化膜中およびエピタキシャル層および注入欠陥層を含む注入原子層でのニッケルの濃度をフッ酸およびフッ硝酸液を用い段階エッチングと原子吸光分析にて回収量の評価を行なった。モニターによる汚染量をあらかじめ原子吸光分析により求めておき，その量を１００％とする。酸化膜，エピタキシャル層，注入原子層および欠陥層，基板からのニッケルの濃度を求めた。
【００４９】５）　各種イオン注入と下地シリコン基板によるのニッケル回収量結果を表１〜５に示す。注入したサンプルすべてにおいて注入欠陥付近で９０％以上のニッケルが回収され，飛程距離がそれぞれ３０ｎｍおよび１．２μｍの試料において
各イオン注入のピーク体積濃度１×１０
１７
〜１×１０
２１
／ｃｍ
３
の範囲でゲッタリング能力が優れている
【００５０】なお，本実施例ではニッケルについてのゲッタリング能力を示しているが，鉄や銅等の金属についてもイオン注入による注入欠陥は有効なゲッタリングサイトになる。」
　３　引用例３について
　（１）引用例３の記載事項
　本願の出願前に頒布され，原査定の根拠となった平成２８年５月３１日付けの拒絶理由通知において引用された特表２００９−５４０５３１号公報（以下「引用例３」という。）には，「イオンビーム装置およびイオン注入方法」（発明の名称）について，図１〜図１９とともに次の事項が記載されている。
　　ア　「【技術分野】
【０００１】
　本発明は，半導体ウェハおよびその他の
基板ターゲットへのイオン注入
たとえばアモルファス化，ドーパント拡散制御，ストレスエンジニアリング，欠陥ゲッタリングなどの半導体基板の改変を行うための，Ｓ，Ｓｉ，Ｇｅのような原子を複数含む分子イオンの効率的な注入に関する
　　イ　「【００７７】
　  説明される特徴として，商用のイオン注入装置のためのビームラインおよびイオン源システムが提供され，６０ｎｍおよびそれ以下の臨界的な寸法の集積回路の製造に必要とされる，高ドーズ，低エネルギー注入への挑戦に適合することができる。
ソースから生成されるＢ
１０
Ｈ
Ｘ
＋
，またはＢ
１８
Ｈ
Ｘ
＋
の強いボロハイドライドイオンビームは，ポリゲートおよびソースドレインエクステンション注入のような低エネルギー，高ドーズ応用での，商業的に許容できるウェハスループットを達成するために用いられる
ウェハまたは他のターゲット表面へのビームの衝突は，エネルギー的に極めて純粋であり，一般に浅い接合注入の品質を低下させる高エネルギーの素子が無い
　　ウ　「【発明を実施するための形態】
【００９１】
　ここで図面を参照すると，図面では，同一の部分は同一の参照符号で示され，機能的に類似の部分は図１の参照符号にアクセントをつけて示されており，これらの図は，特に分子イオンを注入するのに有効なイオン注入装置の実施形態を概略的に示している。ここで分子イオンは，Ｂ，Ｐ，Ａｓ，Ｓｂ元素のような電気的ドーパント種の原子を複数含み，これらは，周期表のＣ，Ｓｉ，ＧｅおよびＳｎのＩＶ族元素の両側に位置する。また，図面は，半導体基板を実施化するために修正するのに有効なＣ，Ｓｉ，Ｇｅ元素のような原子を複数含む分子イオンの効率的な注入のための実施形態を示す。
基板の修正は，たとえば，アモルファス化，ドーパント拡散制御，ストレスエンジニアリング，欠陥ゲッタリングなどである
【００９２】
　
１価の電荷のクラスターイオンの化学構造は
Ｍ
ｍ
Ｄ
ｎ
Ｒ
ｘ
Ｈ
ｙ
＋
で示され
すなわちｍ＋ｎ≧４のクラスターイオンである。これは，低エネルギー，高ドーズ注入のための改良された効率のためである
【００９３】
　
材料改変のために用いることができるクラスターイオンの例は，ベンゼン環から派生する，Ｃ
７
Ｈ
ｙ
＋
，Ｃ
１４
Ｈ
ｙ
＋
，Ｃ
１６
Ｈ
ｙ
＋
，およびＣ
１８
Ｈ
y
＋
である
ドーピングに使うことができるクラスターイオン
・ボロハイドライドイオン：Ｂ１８Ｈｙ＋，Ｂ１０Ｈｙ＋
・カルボランイオン：Ｃ２Ｂ１０Ｈｙ＋，Ｃ４Ｂ１８Ｈｙ＋
・フォスフォラスハイドライドイオン：Ｐ７Ｈｙ＋，Ｐ５（ＳｉＨ３）５＋，Ｐ７（ＳｉＣＨ３）３＋
・ヒ素ハイドライドイオン：Ａｓ５（ＳｉＨ３）５＋，Ａｓ７（ＳｉＣＨ３）３＋
である。
【００９４】
　当業者は，
上述の例のリスト以外のクラスターイオンを用いることができる可能性があることを認識できる。これには，材料改変のためのＳｉおよびＧｅを含むイオン
が含まれる
　（２）引用例３に記載された事項
　第４の３（１）ア〜ウから，引用例３には，次の事項が記載されているといえる。
「関心元素の複数の原子を含むクラスターイオンは，半導体ウェハへの電気的ドーパント種のイオン注入や欠陥ゲッタリングなどの半導体基板の改変を行うために用いられ，低エネルギー，高ドーズの注入を達成できることから，ソースドレインエクステンション注入など一般に浅い注入を行うために用いられること。」
　４　引用例４について
　（１）引用例４の記載事項
　本願の出願前に頒布され，原査定の根拠となった平成２８年５月３１日付けの拒絶理由通知において引用された特表２００９−５１８８６９号公報（以下「引用例４」という。）には，「炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法」（発明の名称）について，図１〜図１７とともに次の事項が記載されている。
　　ア　「【００１４】
　炭素注入（ゲッタリング注入）
　炭素注入は，かねて欠陥または汚染物をゲッタリングする方法として用いられてきた。例えば，Ｓｔｏｌｋ　ｅｔ　ａｌおよびＵｅｄａ　ｅｔ　ａｌの上記参考文献参照。欠陥はシリコン中のＢおよびＰの拡散を一時的に増大させることが示されているので，格子間欠陥の捕捉は拡散を制限するための方法の候補であると考えられてきた。従来のプロセスでは，ＣＯ２またはＣＯガス源のいずれかが従来のプラズマイオン源に用いられている。Ｃ＋のビームを発生させ，注入を工業的イオン注入システムで実施することができる。ＣＯ２またはＣＯガスを使用すると，従来のプラズマ源の有効寿命は短くなる。これは，酸化作用および該源に見いだされる絶縁体の炭素トラッキングが原因である。
【００１５】
　炭素インプラントの従来の施用の一つは，高エネルギー（ＭｅＶ）の炭素をシリコン中に深く，トランジスタ構造から離して注入することにより，金属不純物のゲッタリングを提供することである。シリコン中では，存在するあらゆる金属原子が，おもに漏れを増大させることにより活性構造の電気性能を低下させる可能性がある。活性デバイス領域から金属不純物を除去する方法は数多く研究されている。用いられているアプローチの一つは，活性デバイスから離してシリコン中に炭素を注入することである。シリコン中の炭素は不純物トラップとして働くので，炭素と相互作用する金属原子はすべて高温を経てもその位置にそのまま残る。このメカニズムはゲッタリングとよばれ，炭素インプラントはゲッタリングの選択肢の一つである。
【００１６】
　発明の概要
　簡潔に述べると，本発明は，
集積回路中のＰＭＯＳトランジスタ構造の製造において基板にホウ素，ヒ素およびリンをドープする場合に，炭素クラスターを基板中に注入してトランジスタの接合特性を改善することを包含するプロセス
Ｃ
１６
Ｈ
Ｘ
＋
のようなクラスター炭素イオンを，これに続くホウ素インプラントとほぼ同じドーズ量でソース／ドレイン領域中に注入し；その後，好ましくはＢ
１８
Ｈ
Ｘ
＋
またはＢ
１０
Ｈ
Ｘ
＋
のようなホウ化水素クラスターを用いて浅いホウ素インプラントを行って，ソース／ドレインエクステンションを形成する
これに続くアニーリングおよび活性化において，炭素原子による格子間欠陥のゲッタリングによりホウ素の拡散は低減する
　　イ　「【００３２】
　ストレスエンジニアリング
　上記参考文献Ａｎｇ，ｅｔ　ａｌで議論されているように，シリコン中のトランジスタの
ソース／ドレイン領域中に組み込まれる炭素はＳｉ
ｘ
Ｃ
ｙ
材料を形成することが
ＮＭＯＳトランジスタの移動度を改善するのに有用な引張応力をチャネルに作り出す
【００３３】
　注入によりＳｉｘＣｙ材料を形成するさらなる利点は，注入装置によりもたらされる制御である。イオン注入は一般に，装置の精度および制御が他の形態の半導体処理装置の能力を大きく上回るため，半導体製造において有効なプロセスである。詳細には，提案した用途に関し，炭素濃度の綿密なプロファイルをインプラントのエネルギーおよびドーズ量の制御により詳細に管理することができる。実際，インプラント段階の手順をさまざまなドーズ量およびエネルギーと共に予見して，炭素プロファイルを任意の望ましいプロファイルの輪郭に合わせることができる。どのような詳細なプロセスがもっとも有利な結果をもたらすか明らかでないため，イオン注入により利用可能な炭素プロファイルの制御により，最終的なトランジスタの性質の詳細な最適化が可能になる。
【００３４】
　ストレスエンジニアリングで炭素を組み込むために炭素のクラスターを用いることの他の利点は，クラスター注入の自己非晶質化(self-amorphization)の特徴に関する。適切な応力を発生させるために，包含される炭素はＳｉＣ格子構造との置換部位を占有しなければならない。置換部位における包含の程度は，炭素を組み込む手段と材料の暴露温度の両方に依存する。従来の炭素組込手段は，エピタキシャルかモノマーインプラントかに関わらず，炭素を結晶質構造に加えることを包含するが，
クラスター炭素インプラントは自己非晶質化層を提供する。クラスター炭素インプラントにより形成した非晶質層は再結晶化しなければならないが，これはドーパントインプラントのアニーリングにより自動的に達成される。しかしながら，再結晶化プロセスは置換部位中への炭素の組込を促進する
【００３５】
　
ストレスエンジニアリングを施したＳｉＣ格子をＣＭＯＳのプロセスの流れに組み込む方法
　
ストレスエンジニアリングを施したデバイスを作り出すために，本発明は，ホウ素またはホウ素クラスターのＳ／ＤインプラントまたはＳＤＥインプラント）を実施する前に，Ｐ型の深いソース／ドレイン領域中へのかなり深い炭素インプラントを，例えば炭素１個あたり約１０ｋｅＶ，１Ｅ１５／ｃｍ
２
〜５Ｅ１５／ｃｍ
２
という高ドーズ量で実施する
好ましい態様はクラスター炭素インプラントを含む
炭素をＰ型ソース／ドレイン（Ｓ／Ｄ）領域中に注入した後，低温アニールを用いると，Ｓｉ格子の置換部位を炭素に占有させることができる
最低温度でのアニールが最良の結果，すなわち歪みの最高値をもたらした
　　ウ　「【００４０】
　図３は，
６ｋＶ（ホウ素１個あたり３００ｅＶの実効インプラントエネルギーをもたらす）で引き出したＢ
１８
Ｈ
Ｘ
＋
によりシリコン中に注入したホウ素の二次イオン質量分析法（ＳＩＭＳ）での深さプロファイル
アニール後のホウ素プロファイル
アニール中にホウ素の拡散が一時的に増大する
他のウエハは，炭素クラスターＣ
１６
Ｈ
Ｘ
＋
を用いて１ｋｅＶ，２ｋｅＶ，３ｋｅＶ，４ｋｅＶまたは５ｋｅＶのいずれかの実効炭素ドーズ量の１Ｅ１５ドーズ量で最初に注入し，このプロセスでアニールした。（Ｂ１８＋１ｋｅＶ　Ｃ）および（Ｂ１８＋５ｋｅＶ　Ｃ）に関するアニールしたホウ素のＳＩＭＳプロファイルを図３に示す。これらの接合深さははるかに浅く，炭素インプラントがホウ素拡散を順調に制限したことを示している
　……（中略）……
【００４３】
　図６は，さまざまな炭素＋ホウ素インプラント条件でのアニール後の接合深さを示している。予想どおり，３００ｅＶでのホウ素接合は５００ｅｖでの接合より浅い。もっとも浅い接合は，約２ｋｅＶの炭素インプラントエネルギーの場合である。炭素に起因する漏れの発生リスクは，浅い（Ｓ／Ｄエクステンション領域）接合の方がより深い（深いＳ／Ｄ領域）接合においてより低下する可能性があるので，炭素をより深くではなくより浅く注入することは有利である。理想的には，漏れを最小限に抑えるために，炭素をもっとも浅いホウ素インプラントと同じ程度にすることが望ましい。炭素のクラスターを使用すると，もっとも低い注入エネルギーにおいてモノマー炭素より高いドーズ量での浅い炭素インプラントが可能になる。
　……（中略）……
【００４６】
　
図９は，３つの異なるドーズ量（２Ｅ１５，４Ｅ１５および８Ｅ１５原子／ｃｍ
２
）に関する１０ｋｅＶでのＣ
７
Ｈ
７
インプラントのＳＩＭＳプロファイル（炭素濃度対深さ）を示している
　　エ　「Ｂ１８ＨＸ＋によりシリコン中に注入したホウ素の二次イオン質量分析法（ＳＩＭＳ）での深さプロファイルおよび活性化プロファイルに対するＣ１６ＨＸ＋共注入の効果を示す図である。」（段落【００６２】）図３には，炭素クラスターイオンの共注入の有無，及び，アニーリングの有無で場合分けした４つのプロファイルが示されているが，どのプロファイルも，深さ０Å近傍の位置でピーク濃度は1E+21atoms/ccと1E+22atoms/ccの中間値であり，深さ１００Åの位置での濃度は1E+20atoms/cc以下であることが記載されている。
　したがって，Ｂ１８ＨＸ＋によりシリコン中に注入したホウ素の二次イオン質量分析法（ＳＩＭＳ）での深さプロファイルの半値幅は，炭素クラスターイオンを共注入した場合も，しない場合も，１００ｎｍ以内であることは明らかである。
　　オ　「３つの異なるドーズ量（２Ｅ１５，４Ｅ１５および８Ｅ１５原子／ｃｍ２）に関する１０ｋｅＶでのＣ７Ｈ７インプラントのＳＩＭＳプロファイル（炭素濃度対深さ）を示す図である。」（段落【００６２】）図９には，３つの異なるドーズ量でのＣ７Ｈ７インプラントのＳＩＭＳプロファイルが示されており，最も傾きがなだらかなドーズ量２Ｅ１５原子／ｃｍ２のプロファイルは，ピーク濃度が4E+20atoms/ccであり，濃度が2E+20atoms/ccにおける半値幅は約40nmであることが記載されている。
　したがって，Ｃ７Ｈ７インプラントのＳＩＭＳプロファイルにおける半値幅は，いずれのドーズ量であっても１００ｎｍ以下であることは明らかである。
　（２）引用例４に記載された技術事項
　　ア　第４の４（１）ア〜イから，引用例４には，次の技術事項が記載されていると認められる。
「集積回路中のＰＭＯＳトランジスタ構造の製造において基板にホウ素，ヒ素およびリンをドープする場合に，炭素クラスターを基板中に注入してトランジスタの接合特性を改善することを包含するプロセスであって，
　Ｐ型の深いソース／ドレイン領域中へのかなり深い炭素インプラントを，前記ドープを実施する前に，Ｃ７Ｈ７＋のようなクラスター炭素インプラントにより，炭素１個あたり約１０ｋｅＶ，１Ｅ１５／ｃｍ２〜５Ｅ１５／ｃｍ２というドーズ量で実施した後に，
　ホウ化水素クラスターを用いて浅いホウ素インプラントを行って，ソース／ドレインエクステンションを形成し，
　これに続き，Ｓｉ格子の置換部位を炭素に占有させるとともに，炭素原子による格子間欠陥のゲッタリングによりホウ素の拡散を低減させるために，アニーリングおよび活性化を行うことで，
　ソース／ドレイン領域中に組み込まれる炭素がＳｉｘＣｙ材料を形成することでＮＭＯＳトランジスタの移動度を改善する引張応力をチャネルに作り出す，ストレスエンジニアリングを施したＳｉＣ格子をＣＭＯＳのプロセスの流れに組み込む方法。」
　　イ　また，第４の４（１）ウ〜オから，引用例４には，次の技術事項が記載されている。
「３つの異なるドーズ量（２Ｅ１５，４Ｅ１５および８Ｅ１５原子／ｃｍ２）及び１０ｋｅＶで炭素クラスター（Ｃ７Ｈ７）をイオン注入すると，いずれのドーズ量であっても，Ｃ７Ｈ７インプラントのＳＩＭＳプロファイルの半値幅は１００ｎｍ以下であること，
　ホウ素クラスター（Ｂ１８ＨＸ＋）を６ｋＶでシリコン中に注入すると，Ｃ１６ＨＸ＋を共注入した場合もしない場合もアニール後のホウ素プロファイルの半値幅は１００ｎｍ以内であるが，Ｃ１６ＨＸ＋を共注入した場合は，アニール後のホウ素プロファイルは，炭素インプラントがホウ素拡散を制限するため接合深さがはるかに浅くなること。」
　５　引用例５について
　（１）引用例５の記載事項
　本願の出願前に頒布され，原査定の根拠となった平成２８年５月３１日付けの拒絶理由通知において引用された特開平６−１６３５５６号公報（以下「引用例５」という。）には，「半導体装置」（発明の名称）について，図１〜図２とともに次の事項が記載されている。
　　ア　「【０００２】
【従来の技術】ゲッタリング効果とラッチアップフリー効果とを得るために従来の半導体装置では，半導体基板中の不純物濃度を高くしている。以下図２を用いて説明する。
【０００３】例えば，高濃度のボロンを不純物とするシリコン単結晶から成るＰ＋型シリコン基板１Ａの表面上に，ボロンを不純物とするＰ型エピタキシャル層３を形成する。この構造におけるＰ＋型シリコン基板１Ａの濃度は，８．０×１０18個／ｃｍ３程度に製造し，そして，Ｐ型エピタキシャル層３の濃度は，７×１０14個／ｃｍ３程度である。以上の様な構造におけるＰ＋型シリコン基板１Ａにより高性能なゲッタリング効果そして，ラッチアップフリー効果が期待できる。」
　　イ　「【０００７】
【実施例】次に本発明について図面を参照して説明する。
【０００８】図１は本発明の一実施例の断面図である。
【０００９】ボロンを不純物とするシリコ単結晶，例えばその濃度を１．０×１０12個／ｃｍ３程度の低濃度のＰ型シリコン基板１の表面に，やはりボロンを８．０×１０18個／ｃｍ３程度含み，深さ５μｍ程度のＰ＋型不純物層２を形成する。このＰ＋型不純物層２は，シリコンのエピタキシャル成長，又はガス拡散によって形成することができる。続いて，このＰ＋型不純物層２の表面に，ボロンを不純物とし，濃度が７×１０14個／ｃｍ３程度のＰ型エピタキシャル層３を形成する。」
　６　引用例６について
　（１）引用例６の記載事項
　本願の出願前に頒布され，原査定の根拠となった平成２８年５月３１日付けの拒絶理由通知において引用された特開２００１−１７７０８６号公報（以下「引用例６」という。）には，「撮像素子及びその製造方法」（発明の名称）について，図１〜図４とともに次の事項が記載されている。
　　ア　「【０００２】
【従来の技術】従来より，通常の撮像素子において，基板のＳｉ中に取り込まれる重金属類（Ｆｅ，Ｃｕ，Ｎｉ，Ｃａ，Ｚｎ，Ｍｏ等）が撮像部分の光電交換を行うフォトセンサ部の近辺に存在すると，撮像画面上で白キズの発生原因となる。これらの重金属は，撮像素子の製造過程で加えられる熱により拡散するものである。そこで従来より，例えば図４に示すように，重金属類のフォトセンサ部への影響をなくすため，
撮像素子を形成したエピタキシャル成長基板（Ｓｉをエピタキシャル成長させた基板）１０の内部にゲッタ層１２を設ける
【０００３】
このゲッタ層１２は，ＣイオンやＮイオン等のイオン注入によって形成したものであり，エピタキシャル成長の前工程で形成され，エピタキシャル成長層１４より深部（基板１０の裏面近傍）に，エピタキシャル成長基板１０の全面にわたって形成されている
　７　引用例７について
　（１）引用例７の記載事項
　本願の出願前に頒布され，原査定の根拠となった平成２８年５月３１日付けの拒絶理由通知において引用された特開２００８−２９４２４５号公報（以下「引用例７」という。）には，「エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ」（発明の名称）について，図１〜図５とともに次の事項が記載されている。
　　ア　「【００２３】
　以下，本発明について図１を用いてさらに詳細に説明するが，本発明はこれらに限定されるものではない。
　まず，単結晶シリコンウェーハ１１を準備する。この
シリコンウェーハのいずれか一方の主表面に高電流イオン注入機を用いて，炭素イオン注入を行って，シリコンウェーハに炭素注入層１２を形成する。炭素イオンのドーズ量としては１×１０
１３
〜５×１０
１５
ａｔｏｍｓ／ｃｍ
２
とすることができる
　上記の範囲のドーズ量とすることで，炭素イオン注入後に行う熱処理が短時間であっても，ウェーハの結晶性の回復を図ることが可能である。また，
酸素析出を促進するためにも，上記ドーズ量の範囲が好ましい
【００２４】
　その後，炭素イオン注入によって乱れたシリコンウェーハの結晶性を回復させるために熱処理を行う。熱処理は，急速加熱・急速冷却（ＲＴＡ）装置を用いて行う。この熱処理は，アンモニアまたは窒素を含む雰囲気で行う。
　上記のようにアンモニアまたは窒素を含む雰囲気でＲＴＡ装置による熱処理を行うことによって，短い熱処理時間でも結晶性の回復を図ることが可能である。またアンモニアまたは窒素を含ませることによって，
熱処理中にウェーハに空孔を注入することができ，これによって酸素をより効率的に析出させ，ＢＭＤ（Ｂｕｌｋ  ＭｉｃｒｏＤｅｆｅｃｔ）層１３を形成させる
【００２５】
　アンモニアを含む雰囲気で行う際のアンモニアの濃度は０．５〜３％とすることができる。窒素を含む雰囲気で行う場合は窒素濃度は１００〜１０００ｐｐｍの窒化ガスを添加した雰囲気とすることができる。
　前述のような濃度範囲とすることで，空孔を注入する際に，ウェーハ中に入る窒素の総量を不必要に増加させることなく，空孔を十分量注入することが可能となる。ここでさらに，窒素添加雰囲気に１００ｐｐｍ以下の微量酸素雰囲気で熱処理を行うことによっても，上記と同様の効果を得ることができる。
【００２６】
　熱処理条件として，処理温度は１１００℃〜シリコン融点温度とすることができる。特に望ましくは１１００〜１２５０℃である。処理時間としては１０〜６０秒とすることができる。前述の熱処理条件とすることで，ウェーハの結晶性を確実に回復させると共に，短時間の処理とすることができる。よって工程を短くすることが可能となり，コスト低減を図ることが可能となる。
　熱処理の回数は一回でも十分だが，特に回数に制限はない。結晶性の回復を重視する場合は２〜３回繰り返すことができる。
【００２７】
　その後，炭素イオンを注入した面に，エピタキシャル層１４を形成する。エピタキシャル層１４の形成には一般的な条件を用いることができる。
　たとえば，Ｈ２をキャリアガスとしてＳｉＨＣｌ３等のソースガスをチャンバー内に導入し，サセプタ上に配置した上記ゲッタリング能力が高くかつ炭素注入層を有し，ＲＴＡ処理したウェーハ上に，１０５０〜１２５０℃程度でＣＶＤ法により，エピタキシャル成長することができる。」
　８　引用例８について
　（１）引用例８の記載事項
　本願の出願前に頒布され，原査定の根拠となった平成２８年５月３１日付けの拒絶理由通知において引用された特開２０１２−５９８４９号公報（以下「引用例８」という。）には，「シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法」（発明の名称）について，図１〜図３とともに次の事項が記載されている。
　　ア　「【００２８】
　そしてこのような炭素イオン注入層が２層以上あれば，ウェーハバルク部からの拡散を抑制して十分にシリコンエピタキシャル層の酸素濃度を低減させたものとすることができ，シリコンエピタキシャル層の最表面部は酸素濃度が５ｐｐｍａ（ＪＥＩＤＡ）以下となったシリコンエピタキシャルウェーハとすることができる。
このようなシリコンエピタキシャルウェーハは，撮像素子等のデバイスの作製に用いる場合，表層に存在する酸素や炭素によって酸素ドナー・炭素ドナーが発生してＶｔｈが変化することや，炭素起因の欠陥の発生による白キズ発生が従来に比べて抑制されるため，高性能で高品質な撮像素子の製造に適したシリコンエピタキシャルウェーハとすることができる
　……（中略）……
【００３１】
　ここで，図１（ａ）に示すように，炭素イオン注入層１２が３層以上（１２ａ，１２ｂ，１２ｃ）である場合は，シリコン単結晶基板１１の酸素濃度が１４ｐｐｍａ（ＪＥＩＤＡ）以上であるものとすることができる。
　このようにシリコン単結晶基板の酸素濃度が１４ｐｐｍａ（ＪＥＩＤＡ）以上と高濃度では，炭素イオン注入層が３層以上であると，バルク中からの酸素の拡散がより確実に抑制されたものとなり，より確実にシリコンエピタキシャル層の最表面部の酸素濃度が５ｐｐｍａ（ＪＥＩＤＡ）以下と低いシリコンエピタキシャルウェーハとなる。
【００３２】
　上記のような，本発明のシリコンエピタキシャルウェーハは，以下に示すようなシリコンエピタキシャルウェーハの製造方法によって製造することができるが，もちろん本発明はこれらに限定されるものではない。図２は，本発明のシリコンエピタキシャルウェーハの製造方法の一例を示した工程フローである。
【００３３】
　（工程１）
　まず，図２の工程１に示すように，酸素濃度が７ｐｐｍａ（ＪＥＩＤＡ）以上のシリコン単結晶基板を準備する。ここで準備するシリコン単結晶基板は，酸素濃度７ｐｐｍａ（ＪＥＩＤＡ）以上であれば良く，その導電型や結晶方位や結晶径等は，適宜選択することができるが，導電型はＮ型のほうが望ましい。例えばＣＺ法で育成したシリコン単結晶棒からスライスして作製したものを用いればよい。
【００３４】
　（工程２）
　次に，図２の工程２に示すように，先に準備したシリコン単結晶基板を洗浄することができる。この洗浄はＳＣ２溶液によって仕上げることが望ましく，これによって基板表面に薄い酸化膜を形成することができる。この酸化膜は不純物付着防止に効果的であり，また後の炭素イオン注入工程でのチャネリング防止に好適である。
【００３５】
　（工程３）〜（工程６）
　その後，図２の
工程３に示すように，シリコン単結晶基板に対して，炭素イオン注入を行って，炭素イオン注入層を形成する
【００３６】
　その後，図２の工程４に示すように，シリコンエピタキシャル層を形成するために，表面を清浄にするべく，洗浄（例えばＨＦ洗浄の後に，ＳＣ１＋ＳＣ２による洗浄）を行うことができる。
【００３７】
　その後に，図２の工程５に示すように，先の炭素イオン注入によって乱れた結晶性を回復させるために，結晶性回復熱処理を行うことができる。
　この結晶性回復熱処理の実施形態は特に限定されず，枚葉式エピタキシャル成長装置での熱処理（例えば水素雰囲気で，昇温速度３０〜６０℃／ｓｅｃ，温度１１３０℃）とすることができ，また独立した熱処理装置で実施することもできる。
【００３８】
　その後，図２の
工程６に示すように，シリコンエピタキシャル層をエピタキシャル成長させる
　このエピタキシャル成長の条件は特に限定されず一般的なものでよく，例えば，Ｈ２をキャリアガスとしてＳｉＨＣｌ３等のソースガスをチャンバー内に導入し，サセプタ上に配置した基板の主表面上に，１０５０〜１２５０℃程度でＣＶＤ法により，エピタキシャル成長させることができる。
【００３９】
　この
工程２〜工程６は，シリコンエピタキシャルウェーハを完成させるまでに２回以上行って，２層以上の炭素イオン注入層を形成する
　この時の炭素イオン注入条件は，加速エネルギーは５０〜１００ｋｅＶ（注入深さは０．１〜０．５μｍ）程度が望ましい。また，イオン注入回数や炭素イオンドーズ量は，準備したシリコン単結晶基板の酸素濃度に応じて，適宜変更することができる。」
　　イ　「【００４６】
　以下，実験例を示して本発明をより具体的に説明するが，本発明はこれらに限定されるものではない。
　（実験例１）
　酸素濃度１８ｐｐｍａ（ＪＥＩＤＡ）のシリコン単結晶基板６枚を準備し，そのうち５枚に対して，加速電圧８０ｋｅＶ，５×１０１５ａｔｏｍｓ／ｃｍ２の条件で炭素イオン注入を行って，炭素イオン注入層を形成した。その後，１１３０℃で厚さ５μｍのシリコンエピタキシャル層を形成した。
　次にエピタキシャル層を形成した５枚のシリコン単結晶基板から１枚取り出した後，更に，残りの４枚の
シリコン単結晶基板に対して加速電圧５０ｋｅＶで１×１０
１５
ａｔｏｍｓ／ｃｍ
２
の条件で炭素イオンを注入し，１１３０℃で厚さ５μｍのシリコンエピタキシャル層を形成した
　次にエピタキシャル層を形成した４枚のシリコン単結晶基板から１枚取り出した後，更に，残りの３枚の
シリコン単結晶基板に対して加速電圧５０ｋｅＶで５×１０
１４
ａｔｏｍｓ／ｃｍ
２
の条件で炭素イオンを注入し，１１３０℃で厚さ５μｍのシリコンエピタキシャル層を形成した
　次にエピタキシャル層を形成した３枚のシリコン単結晶基板から１枚取り出した後，更に，残りの２枚のシリコン単結晶基板に対して加速電圧５０ｋｅＶで５×１０１４ａｔｏｍｓ／ｃｍ２の条件で炭素イオンを注入し，１１３０℃で厚さ５μｍのシリコンエピタキシャル層を形成した。
　次にエピタキシャル層を形成した２枚のシリコン単結晶基板から１枚取り出した後，更に，残りの１枚のシリコン単結晶基板に対して加速電圧５０ｋｅＶで５×１０１４ａｔｏｍｓ／ｃｍ２の条件で炭素イオンを注入し，１１３０℃で厚さ５μｍのシリコンエピタキシャル層を形成して，計５種類のシリコンエピタキシャルウェーハを製造した。
　また，１枚のシリコン単結晶基板に対しては，炭素イオン注入を行わずに，同条件でシリコンエピタキシャル層を形成し，シリコンエピタキシャルウェーハを製造した。
　そして計６枚（炭素イオン注入層が０〜５層）のシリコンエピタキシャル層の最表面部の酸素濃度を計測した。その結果を図３に示す。」
　９　引用例９について
　（１）引用例９の記載事項
　本願の出願前に頒布され，原査定の根拠となった平成２８年５月３１日付けの拒絶理由通知において引用された特開２０１１−１５１３１８号公報（以下「引用例９」という。）には，「半導体装置およびその製造方法」（発明の名称）について，図１〜図７とともに次の事項が記載されている。
　　ア　「【００３１】
　次に，本実施の形態における半導体装置１００の製造手順を説明する。図２および図３は，本実施の形態における半導体装置の製造手順を示す工程断面図である。
　まず，基板１に素子分離絶縁膜２を形成する。素子分離絶縁膜２は，たとえば，フィールド酸化膜とすることができる。つづいて，基板１上にゲート絶縁膜３を形成する。次いで，ゲート絶縁膜３上にゲート電極４を形成する。その後，ゲート電極４およびゲート絶縁膜３をマスクとして，イオン注入により基板１表面に不純物をドーピングし，ソース・ドレイン拡張領域５を形成する。つづいて，ＣＶＤ（化学気相成長：Chemical Vapor Deposition）法でたとえばシリコン酸化膜等の絶縁膜を全面に堆積し，異方性エッチングにより，ゲート絶縁膜３およびゲート電極４の側壁に，サイドウォールスペーサ６を形成する。これにより，図２（ａ）に示した構成の半導体装置１００が得られる。
【００３２】
　次いで，ゲート電極４およびサイドウォールスペーサ６をマスクとして，イオン注入により基板１表面に不純物をドーピングし，熱処理によって活性化して，深いソース・ドレイン領域７を形成する（図２（ｂ））。
【００３３】
　この後，ゲート電極４およびサイドウォールスペーサ６をマスクに用いて，異方性のエッチングにより，ソース・ドレイン領域７を部分的にエッチングし，掘り込み領域１１を形成する（図２（ｃ））。ここで，掘り込み領域１１は，基板１とソース・ドレイン領域７とのＰＮ接合に達しないように形成する。つまり，掘り込み領域１１は，基板１が露出しないように形成することができ，掘り込み領域１１の底部および側面にソース・ドレイン領域７が露出するようにする。
【００３４】
　つづいて，
掘り込み領域１１の底部に露出したソース・ドレイン領域７表面に，不純物を浅くイオン注入して熱処理を加え，シリサイド層１４を構成する金属元素のゲッタリングサイトとして機能するゲッタリング層１２を形成する（図３（ａ））。ゲッタリング層１２は，基板１とソース・ドレイン領域７とのＰＮ接合に達しないように形成する
【００３５】
　本実施の形態において，イオン注入する不純物は，当該不純物を半導体中にイオン注入することにより，シリサイド層１４を構成する金属元素のゲッタリングサイトとして機能する領域が形成される元素とすることができる。イオン注入する不純物は，たとえばカーボン，酸素，窒素，フッ素，または希ガス元素の少なくとも一つを含む構成とすることができる。
【００３６】
　本実施の形態において，イオン注入する不純物は，たとえばカーボンとすることができる。カーボンは，シリコン中でいくつかの形態のＳｉ−Ｃクラスタを形成し，このＳｉ−Ｃクラスタが歪み場を誘起して金属元素をゲッタリングすることができる。また，カーボンは，シングルカーボンイオンとすることもできるが，シングルカーボンイオンではなく，クラスタカーボンイオンとすることもできる。
クラスタカーボンイオンとしては，たとえば，Ｃ
７
Ｈ
７
，Ｃ
１４
Ｈ
１４
，Ｃ
１６
Ｈ
１０
等とすることができる。クラスタカーボンを用いることにより，不純物を浅く注入することができ，ゲッタリング層１２が，基板１とソース・ドレイン領域７とのＰＮ接合に達しないように形成しやすくすることができる
【００３７】
　つづいて，ソース・ドレイン拡張領域５およびソース・ドレイン領域７と同導電型の不純物をドーピングしながら，選択成長法により掘り込み領域１１上に結晶層を形成して，せり上げソース・ドレイン領域１３を形成する（図３（ｂ））。
【００３８】
　次いで，基板１上の全面に金属層を形成し，熱処理によって，当該金属層がシリコンと接している部分で金属層の金属元素とシリコンとを反応させ，シリサイド層１４を形成する。その後，未反応の金属層を除去する（図３（ｃ））。ここで，金属層は，ニッケル層とすることができる。この場合，シリサイド層１４は，ニッケルシリサイドとすることができる。本実施の形態において，シリサイド層１４は，ゲッタリング層１２と接しないように形成される。
　……（中略）……
【００４１】
　本実施の形態において，シリサイド層１４とゲッタリング層１２とが離れて形成されている。そのため，シリサイド層１４を形成する際に，ゲッタリング層１２の存在がシリサイド層１４に影響を与えることがない。これにより，シリサイド層１４を良好に接続することができ，シリサイド層１４と半導体電極１０との界面抵抗を低く保つことができる。
【００４２】
　また，ゲッタリング層１２の存在がシリサイド層１４に影響を与えないため，シリサイド層１４のでき栄えを気にすることなく，ゲッタリング層１２の形成条件を選択することができる。
【００４３】
　さらに，シリサイド層１４を形成する際に，ゲッタリング層１２が形成されているため，シリサイド層１４またはこれを形成するための金属層からの金属元素の拡散を抑制し，リーク電流および寄生抵抗を小さくすることができる。」
　１０　引用例１０について
　（１）引用例１０の記載事項
　本願の出願前に頒布され，原査定の根拠となった平成２８年５月３１日付けの拒絶理由通知において引用された特開２０１０−６２５２９号公報（以下「引用例１０」という。）には，「半導体装置の製造方法」（発明の名称）について，図１〜図１６とともに次の事項が記載されている。
　　ア　「【特許請求の範囲】
【請求項１】
　ｎ型ＦＥＴを形成する半導体装置の製造方法であって，
　
シリコンを主成分とする半導体基板
　前記半導体基板の前記素子領域上に，ゲート絶縁膜を形成し，
　前記ゲート絶縁膜上に，ゲート電極を形成し，
　
前記素子領域のうち前記ゲート電極を挟むソース／ドレイン・コンタクト領域となる領域に，炭素クラスターイオン，炭素モノマーイオン，または，炭素を含んだ分子状のイオンをイオン注入することにより，前記ソース／ドレイン・コンタクト領域となる前記領域を非晶質化
　さらに，
非晶質化された前記領域に，ｎ型の不純物として砒素および燐のうち少なくとも一つをイオン注入する
　
熱処理により，前記不純物注入層中の前記炭素および前記不純物を活性化
　ことを特徴とする
半導体装置の製造方法
　　イ　「【背景技術】
　……（中略）……
【０００５】
　従来から認識されているように，炭素（Ｃａｒｂｏｎ）が添加されたシリコン（Ｓｉ：Ｃ）技術は，シリコンに形成された高性能ｎ型ＦＥＴを製造するための有望な技術となっている。
【０００６】
　例えば，ｎ型ＦＥＴのチャネル領域に隣接するシリコン基板中にＳｉ：Ｃを埋設した場合，チャネル領域に引張応力が印加される。これにより，電子の移動度が増加し，ｎ型ＦＥＴの性能を向上させることができる。
　……（中略）……
【００１５】
　既述のようにして炭素モノマーイオンをイオン注入技術により打ち込んで埋め込みＳｉ：Ｃ構造を形成した場合，炭素のＳｉ中における固溶限は，３．５×１０１７ｃｍ−３（ａｔ ｍｅｌｔｉｎｇ  ｐｏｉｎｔ）と極めて低い。したがって，ＳｉＣ析出させることなく，かつＳｉ結晶を歪ませるため高濃度にＳｉ中の格子置換位置に炭素を固溶させることは難しい。
【００１６】
　さらに，Ｓｉ中における格子置換位置の炭素濃度は，１．０％〜１．５％程度と低い。したがって，格子間位置の炭素濃度は，高いものとなっている。
【００１７】
　また，炭素イオン注入領域の結晶回復が不完全であることにより，接合リーク異常等のトランジスタ特性劣化が生じている。
【００１８】
　ここで，炭素イオン注入後のアモルファスＳｉ層の結晶回復のためには，モノマーイオン注入よりも，
ドーズレートを低減しセルフアニーリングを抑制可能な炭素クラスターイオン注入が有効である
【００１９】
　しかし，格子置換位置の高い炭素濃度を達成しつつ，完全な結晶回復を実現する炭素活性化手法はない。すなわち，既述のような従来技術では，ｎ型ＦＥＴの動作性能を向上させることができていない。」
　　ウ　「【００２７】
　次に，露出したｐ型のウェル拡散層領域１０３に，炭素クラスターイオンを，炭素のピーク濃度が２％以上となる条件でイオン注入技術により打ち込む。すなわち，該
素子領域のうちゲート電極１０５を挟むソース／ドレイン・コンタクト領域となる領域に，炭素クラスターイオンをイオン注入することにより，ソース／ドレイン・コンタクト領域となる該領域を非晶質化する
【００２８】
　さらに，
非晶質化された該領域に，ｎ型の不純物として砒素および燐のうち少なくとも一つを１×１０
１５
ｃｍ
-2
以上のドーズ量でイオン注入技術により打ち込む
【００２９】
　これにより，露出したシリコン基板１０１表面にｎ型のソース／ドレイン・コンタクト領域となる不純物注入層１０８を形成する（図５）。
　……（中略）……
【００３４】
　次に，
Ｘｅフラッシュランプアニールによる高温極短時間熱処理を行う
【００３５】
　
これにより，ｎ型のソース／ドレイン・コンタクト領域となる不純物注入層１０８中の炭素および不純物を活性化するとともに，ｎ型のソース／ドレイン・エクステンション領域となる不純物注入層１１０中の炭素および不純物を活性化する
【００３６】
　次に，シリコン窒化膜を堆積し，このシリコン窒化膜をＲＩＥ等により異方性エッチングする。これにより，シリコン窒化膜側壁１１１を形成する。その後，シリサイド技術により，ソース／ドレイン・コンタクト領域（不純物注入層）１０８の表面および多結晶ゲート電極１０５の表面に，ニッケルモノシリサイド（ＮｉＳｉ）膜１１２ａ，１１２ｂを形成する（図７）。
【００３７】
　次に，層間絶縁膜１１４をシリコン基板１０１上に形成する。さらに，この層間絶縁膜１１４中に，ニッケルモノシリサイド（ＮｉＳｉ）膜１１２ａ，１１２ｂに接続する配線層を形成する。これにより，トランジスタ素子である半導体装置１００が完成する（図８）。
【００３８】
　このように，
ソース／ドレイン・コンタクト領域１０８に，炭素クラスターイオン注入技術により，高濃度の炭素を打ち込み，非晶質化させる
【００３９】
　さらに，
砒素や燐を炭素クラスターイオン注入の前後どちらか少なくとも一方にイオン注入技術により打ち込む。これにより，後述のように，炭素によるシリコン再結晶化（固相成長）速度の低下を補うことができる
【００４０】
　さらに，炭素ならびに砒素や燐の活性化を高温極短時間熱処理で行う。これにより，結晶構造はシリコンと同様な
極めて良好な結晶性を有し，格子置換位置の炭素濃度が高い歪み炭素添加シリコン結晶を，ソース／ドレイン・コンタクト領域に形成できる
【００４１】
　結果として，
ｎ型ＦＥＴのチャネル領域に引張応力が印加され，チャネル部分を流れるキャリア（電子）の移動度を増大させることが可能となる。すなわち，高性能なｎ型ＦＥＴを得ることが可能となる
　　エ　「【００５２】
　ここで，図１１は，
炭素クラスターイオン（Ｃ
７
Ｈ
７
）がイオン注入されたシリコン（１００）基板
【００５３】
　図１１に示すように，
炭素クラスターイオンを注入したＳｉ（１００）基板を，Ｘｅフラッシュランプアニールで熱処理することにより，深さ２０ｎｍ〜３０ｎｍ近傍で，炭素濃度がピーク値（２×１０
２１
ｃｍ
−３
）になっている
炭素濃度がピーク値に到達している領域は，シリコン固相成長が止まっている領域であり，積層欠陥，双晶などの結晶欠陥が多数形成されている
【００５４】
　ここで，図１２は，５００℃の窒素雰囲気中における，（１００）単結晶シリコン基板の固相成長速度の不純物濃度依存性を示す図である。
【００５５】
　図１２に示すように，炭素は（１００）単結晶シリコンの固相成長速度を減少させる。これにより，上述のように，固相成長が停止し，欠陥が生成される現象が現れる。
【００５６】
　一方，
ｎ型ドーパントとして用いることが可能な砒素または燐は，（１００）単結晶シリコンの固相成長速度が増加する
【００５７】
　そこで，
ｎ型ドーパントとして用いることが可能な砒素または燐を，炭素クラスターイオンを注入した領域にイオン注入する
高温極短時間の熱処理により，炭素を活性化する。これにより，格子置換位置の高い炭素濃度を達成しつつ，結晶回復を行うことが可能となる
【００５８】
　以上のように，本実施例に係る半導体装置の製造方法によれば，動作速度を向上させたｎ型ＦＥＴを形成することができる」
　　オ　「炭素クラスターイオン（Ｃ７Ｈ７）がイオン注入されたシリコン（１００）基板の深さと，熱処理後の炭素濃度と，の関係を示す図」（段落【００１４】）を示す図１１には，炭素濃度のピーク値は２×１０２１ａｔｏｍ/ｃｍ２であり，半値幅（炭素濃度１×１０２１ａｔｏｍ/ｃｍ２における炭素濃度プロファイルの幅）は約３０ｎｍであることが記載されている。
　（２）引用例１０に記載された技術事項
　　ア　第４の１０（１）ア〜ウから，引用例１０には，次の技術事項が記載されていると認められる。
「シリコンを主成分とする半導体基板の素子領域のうちゲート電極を挟むソース／ドレイン・コンタクト領域となる領域に炭素クラスターイオンを注入して非晶質化し，非晶質化された該領域にｎ型の不純物として砒素および燐のうち少なくとも一つをイオン注入した後に，Ｘｅフラッシュランプアニールによる高温極短時間熱処理を行うことで注入した炭素及びｎ型の不純物を活性化することで，極めて良好な結晶性を有し，格子置換位置の炭素濃度が高い歪み炭素添加シリコン結晶を前記ソース／ドレイン・コンタクト領域に形成することで，
　チャネル領域に引張応力が印加され，チャネル部分を流れるキャリアの移動度を増大させることが可能な，高性能なｎ型ＦＥＴの製造方法。」
　　イ　また，第４の１０（１）エ〜オから，引用例１０には，次の技術事項が記載されている。
「炭素クラスターイオン（Ｃ７Ｈ７）がイオン注入されたシリコン（１００）基板をＸｅフラッシュランプアニールで熱処理すると，炭素濃度のピーク値が２×１０２１ｃｍ−３であり，半値幅は約３０ｎｍである炭素濃度プロファイルが得られるが，前記炭素濃度がピーク値に到達している領域には積層欠陥，双晶などの結晶欠陥が多数形成されているところ，
　前記炭素クラスターイオンを注入した領域に，（１００）単結晶シリコンの固相成長速度を増加させるｎ型ドーパントとして砒素または燐をイオン注入すると，高温極短時間の熱処理により炭素を活性化でき，格子置換位置の高い炭素濃度を達成しつつ，結晶回復を行うことが可能となること。」
　１１　引用例１１について
　（１）引用例１１の記載事項
　本願の出願前に電気通信回線を通じて公衆に利用可能となり，原査定の根拠となった平成２８年５月３１日付けの拒絶理由通知において引用された国際公開第２０１１／１２５３０５号（以下「引用例１１」という。）には，「シリコンエピタキシャルウエーハ，シリコンエピタキシャルウエーハの製造方法，及び半導体素子又は集積回路の製造方法」（発明の名称）について，図１〜図１０とともに次の事項が記載されている。
　　ア　「[0068]　図１０に，
シリコン基板に炭素イオンを注入し熱処理をする前と後の炭素濃度プロファイルの変化を示す
炭素イオンを高濃度でシリコン基板に注入することにより，シリコン基板からエピタキシャル層へのドーパント（リン，ボロン）の浮き上がり現象をエピタキシャル成長工程と素子製造工程において抑制する
[0069]　また，一方で
炭素イオンを１×１０
１５
ａｔｏｍｓ／ｃｍ
２
前後のドーズ量でイオン注入すると，その領域が強力なゲッタリングサイトとなる
　　イ　「[0071]　以下，本発明について図を参照して詳細に説明するが，本発明はこれらに限定されるものではない。図１は，本発明のシリコンエピタキシャルウエーハの概略の一例を示した図である。
　図１（ａ）に示すように，本発明の
シリコンエピタキシャルウエーハ１
　そして，少なくとも，
シリコン基板２は，リンまたはボロンが２．０×１０
１９
ａｔｏｍｓ／ｃｍ
３
以上の濃度でドープされており
表面２ａ側には表面から炭素イオンが注入されたことによる炭素イオン注入層３が形成されたものである。そして，炭素イオン注入層３が形成された側の表面２ａにエピタキシャル層５が形成された
　……（中略）……
[0074]　ここで，炭素イオン注入層３は，炭素イオンが３．０×１０１４ａｔｏｍｓ／ｃｍ２以上のドーズ量で注入されたものとすることができる。
　
炭素イオンのドーズ量が３．０×１０
１４
ａｔｏｍｓ／ｃｍ
２
以上の炭素イオン注入層を有するシリコンエピタキシャルウエーハであれば，イオン注入領域の炭素のピーク濃度を基板のドーパント濃度以上とすることが約束され，その結果シリコン基板表面側におけるリンまたはボロンの外方への拡散がより強く抑制されたものとすることができる
炭素イオンは，３．０×１０
１４
ａｔｏｍｓ／ｃｍ
２
以上３．０×１０
１５
ａｔｏｍｓ／ｃｍ
２
以下のドーズ量で注入される
[0075]　この場合，ＳｉＧｅＣヘテロバイポーラトランジスタの場合と同様に，エピタキシャル層への拡散を抑制するために，エピタキシャル層側に高濃度に炭素をドープした薄いエピタキシャル層を形成することによっても同じ効果が得られる。しかし，ＳｉＧｅ中とは異なり，シリコン中の炭素の固溶度はそれほど高くなく，無理にドープしようとすると，結晶欠陥が発生してしまうため，実用的には用いられない。
　また，高濃度（１０１９ａｔｏｍｓ／ｃｍ３以上）のドーピング領域では，炭素起因ドナーが発生する。炭素濃度の１／１００から１／１０００のドナーが発生するので，ｎ型層が形成されるという問題もある。１０１９ａｔｏｍｓ／ｃｍ３以上のボロンがドープされた基板に炭素イオンを注入した場合は，炭素ドナーによるｎ型反転層ができることはなく，抵抗率の変化も１０％以下となる。」
　　ウ　「[0090]　ここで，
炭素イオンをシリコン基板表面に注入したときの注入エネルギーと形成される炭素濃度分布の関係を図７に示す
　　エ　「実施例
[0110]　以下，実施例及び比較例を示して本発明をより具体的に説明するが，本発明はこれらに限定されるものではない。 　
[0111]　（実施例１）
　直径２００ｍｍ，赤燐ドープ，抵抗率が１．２ｍΩｃｍのＣＺ単結晶からエピタキシャル用のシリコン基板を作製した。
　そして裏面側に３００ｎｍの厚さのＣＶＤ酸化膜を形成した。
[0112]　その後，この
シリコン基板に大電流イオン注入装置を用いて炭素イオンの注入を行った
　そして
イオン注入後に，ＲＴＡ装置を用いて回復熱処理を行った。この熱処理条件は，昇温速度３０℃／ｓｅｃ，窒素雰囲気１２００℃，３０秒とした
[0113]　
その後，基板洗浄を実施し，エピタキシャル成長を行った
　形成したエピタキシャル層の厚さを赤外線の干渉法で調べた結果，５．０〜５．２μｍの範囲であった。また，エピタキシャル層の抵抗率はショットキーダイオードによるＣＶ法により測定した結果，ウエーハ中央で１０．０Ωｃｍであった。
[0114]　作製したエピタキシャルウエーハについて，以下に示す様な評価を行った。
　作製したエピタキシャルウエーハのエピタキシャル層の欠陥を，プレファレンシャルエッチングで評価した。
　また，プレファレンシャルエッチングを行ったウエーハについて，オートドープの影響を比較的強く受ける外周１０〜２０ｍｍの位置からそれぞれチップを切り出し，それぞれ角度研摩を行い，スプレデイングレジスタンスによりドーパントプロファイルを測定した。ここでスプレデイングレジスタンスは補正データで抵抗値から不純物濃度に換算した。その結果を図３に示した。なお，エピタキシャル層の厚さはプレファレンシャルエッチングでエッチングした分，約１．０μｍ薄くなっている。」
　　オ　「炭素イオンの注入エネルギーと深さ方向の炭素濃度分布（ドーズ量：１×１０１５ａｔｏｍｓ／ｃｍ２）を示す図である」（段落[0048]）図７には，炭素イオンを注入したときの炭素濃度分布が示されており，注入エネルギーが低いほどシリコン基板表面に近い位置にピークを有することが記載されている。
　また，「熱処理前と１１００℃で１時間熱処理した後の本発明のエピタキシャルウエーハのエピタキシャル層−シリコン基板界面付近の炭素濃度分布（ＳＩＭＳ）の変化を示す図である」（段落[0048]）図１０から，シリコン基板に炭素イオンを注入し熱処理をした後は，濃度が１０１６〜１０１７atoms/cm3の間で立ち上がり，ピーク濃度が１０１９atoms/cm3付近であるという，炭素濃度プロファイルの傾向は把握できるものの，同図からはピーク濃度などの炭素濃度に関する情報を特定することができない。
　（２）引用例１１に記載された技術事項
　　ア　第４の１１（１）アには，次の技術事項が記載されている。
「シリコン基板に炭素イオンを１×１０１５ａｔｏｍｓ／ｃｍ２前後のドーズ量でイオン注入すると，その領域が強力なゲッタリングサイトとなるため，シリコン基板からエピタキシャル層へのドーパント（リン，ボロン）の浮き上がり現象をエピタキシャル成長工程と素子製造工程において抑制できること。」
　　イ　第４の１１（１）イ，エには，次の技術事項が記載されている。
「リンまたはボロンがドープされているシリコン基板２の表面２ａ側に炭素イオンを注入して炭素イオン注入層３を形成した後に，炭素イオン注入層３が形成された側の表面２ａにエピタキシャル層５を形成してシリコンエピタキシャルウエーハ１を製造するに際して，前記炭素イオン注入層３を形成するための炭素イオンは，３．０×１０１４ａｔｏｍｓ／ｃｍ２以上３．０×１０１５ａｔｏｍｓ／ｃｍ２以下のドーズ量で注入されること。」
第５　対比・判断
　１　本願発明１について
　（１）対比
　本願発明１と引用発明１とを対比すると，次のことがいえる。
　　ア　引用発明１の「半導体基板」，当該「半導体基板の主表面と裏面」は，それぞれ，本願発明１の「半導体ウェーハ」，当該「半導体ウェーハのおもて面」及び「裏面」に相当する。
　一方，引用発明１において，「半導体基板の主表面と裏面にＳｉを注入」して「Ｓｉ注入層」を形成しているが，技術常識を参酌すれば，前記「Ｓｉ」をイオン化し，該「Ｓｉ」イオンを加速電圧で加速して「半導体基板の主表面と裏面」にそれぞれ「注入」することで「Ｓｉ注入層」を形成していると認められる。
　これに対して，本願発明１は，「第１クラスターイオン」ないし「第２クラスターイオン」を「半導体ウェーハ」に照射して「該半導体ウェーハのおもて面」と「裏面」に「改質層」を形成している。
　ここで，本願明細書の段落【００４８】に「本明細書における「改質層」とは，照射するイオンの構成元素が半導体ウェーハ表面の結晶の格子間位置または置換位置に固溶した層を意味する。」と，本願における「改質層」を定義している。この定義によれば，本願発明１の「第１改質層」ないし「第２改質層」とは，照射した「第１クラスターイオン」ないし「第２クラスターイオン」の構成元素が「半導体ウェーハ」表面の結晶の格子間位置または置換位置に固溶している層である。
　そうすると，引用発明１の「Ｓｉ注入層」と，本願発明１の「第１改質層」ないし「第２改質層」とは，照射されたイオンの構成元素により半導体ウェーハ表面に形成される照射層である点で共通する。
　以上から，引用発明１の「半導体基板の主表面と裏面にＳｉを注入して，前記半導体基板の主表面及び裏面の両方に，Ｓｉ結晶中に歪みを多く含んだＳｉ注入層を形成する工程」と，本願発明１の「半導体ウェーハのおもて面に第１クラスターイオンを，裏面に第２クラスターイオンを照射して，該半導体ウェーハのおもて面に，前記第１クラスターイオンの構成元素からなる第１改質層を形成し，該半導体ウェーハの裏面に，前記第２クラスターイオンの構成元素からなる第２改質層を形成する第１工程」とは，「半導体ウェーハのおもて面」に「イオン」を，「裏面」に「イオン」を照射して，「該半導体ウェーハのおもて面」に前記「イオン」の構成元素からなる第１照射層を形成し，「該半導体ウェーハの裏面」に前記「イオン」の構成元素からなる第２照射層を形成する「第１工程」である点で共通する。
　　イ　引用発明１の「前記半導体基板の主表面の前記Ｓｉ注入層上にエピタキシャル成長層を形成する工程」と，本願発明１の「前記半導体ウェーハの前記第１改質層上にエピタキシャル層を形成する第２工程」とは，「前記半導体ウェーハ」の前記第１照射層上に「エピタキシャル層を形成する第２工程」である点で共通する。
　　ウ　そして，引用発明１の「半導体基板の形成方法」は，当該「半導体基板」に「エピタキシャル成長層」が形成された「エピタキシャル」基板の形成方法ということができる。
　したがって，引用発明１の「半導体基板の形成方法」は，以下に挙げる相違点を除き，本願発明１の「半導体エピタキシャルシリコンウェーハの製造方法」に相当する。
　　エ　したがって，本願発明１と引用発明１との間には，次の一致点，相違点があるといえる。
（一致点）
「半導体ウェーハのおもて面にイオンを，裏面にイオンを照射して，該半導体ウェーハのおもて面に，前記イオンの構成元素からなる第１照射層を形成し，該半導体ウェーハの裏面に，前記イオンの構成元素からなる第２照射層を形成する第１工程と，
　前記半導体ウェーハの前記第１照射層上にエピタキシャル層を形成する第２工程と，
を有することを特徴とする半導体エピタキシャルウェーハの製造方法。」
（相違点）
　（相違点１）本願発明１は「半導体ウェーハのおもて面に第１クラスターイオンを，裏面に第２クラスターイオンを照射」するのに対し，引用発明１は「半導体基板の主表面と裏面にＳｉを注入」する点。
　（相違点２）本願発明１は「該半導体ウェーハのおもて面に，前記第１クラスターイオンの構成元素からなる第１改質層を形成し，該半導体ウェーハの裏面に，前記第２クラスターイオンの構成元素からなる第２改質層を形成する」のに対して，引用発明１は「前記半導体基板の主表面及び裏面の両方に，Ｓｉ結晶中に歪みを多く含んだＳｉ注入層を形成する」点。
　（相違点３）本願発明１は「前記第１改質層上にエピタキシャル層を形成する」のに対して，引用発明１は「主表面の前記Ｓｉ注入層上にエピタキシャル成長層を形成する」点。
　（２）相違点についての判断
　上記相違点１ないし３のうち，相違点２について検討する。
　　ア　本願発明１は「該半導体ウェーハのおもて面に，前記第１クラスターイオンの構成元素からなる第１改質層を形成し，該半導体ウェーハの裏面に，前記第２クラスターイオンの構成元素からなる第２改質層を形成」している。
　すなわち，第５の１（１）アで指摘した本願における「改質層」の定義によれば，「該半導体ウェーハのおもて面に，前記第１クラスターイオンの構成元素」が該半導体ウェーハ表面の結晶の格子間位置または置換位置に固溶した「第１改質層を形成し」，「該半導体ウェーハの裏面に，前記第２クラスターイオンの構成元素」が半導体ウェーハ表面の結晶の格子間位置または置換位置に固溶した「第２改質層を形成」している。
　　イ　これに対し，引用発明１の「Ｓｉ結晶中に歪みを多く含んだＳｉ注入層」が，仮に「注入」した「Ｓｉ」が「Ｓｉ結晶中」に入り込むことで「歪みを多く含んだ」状態になった層であるとしても，この「Ｓｉ結晶中」に同じ元素である「Ｓｉ」が入り込んだ状態が，「照射するイオンの構成元素が半導体ウェーハ表面の結晶の格子間位置または置換位置に固溶した」（本願明細書の段落【００４８】の記載）状態であるとは認められない。
　　ウ　また，引用例１には，第４の１（１）エで摘記したように，「半導体基板」に「注入」する物質として，「Ｓｉ」を用いること及び「ドーパントイオン」は「エピタキシャル成長層の比抵抗を変化させる可能性がある」ため好ましくないことが記載されているだけであって，前記「半導体基板」に「注入」する物質として「Ｓｉ」以外のものは記載も示唆もされていない。
　さらに，第４の１（１）イで摘記した，「ゲッター効果」を高めるために「半導体装置の活性域近傍でゲッター効果のある層を形成する必要がある」という「発明が解決しようとする問題点」を，引用発明１は，「Ｓｉ結晶中に歪みを多く含んだＳｉ注入層」というゲッター作用を有する層のすぐ「上にエピタキシャル成長層を形成する」ことで既に解決している。
　　エ　したがって，引用例１には，「半導体基板の主表面と裏面」に，「Ｓｉ注入層を形成する」ことに代えて，クラスターイオンの構成元素が「半導体基板」表面の結晶の格子間位置または置換位置に固溶した「改質層」を形成する動機付けがあるとは認められない。
　　オ　以上から，クラスターイオンを照射してゲッタリング層を形成することが引用例２〜４及び９に記載されるように一般的な技術手段であり，また，クラスターイオンを照射すると，半導体層の結晶の格子間位置または置換位置にクラスターイオンの構成元素が固溶した「改質層」を形成できることが第４の４（１）と（２）及び第４の１０（１）と（２）で指摘したように引用例４及び１０に記載されて周知技術であるとしても，引用発明１において，特段の動機付けなく，「前記半導体基板の主表面及び裏面の両方に，Ｓｉ結晶中に歪みを多く含んだＳｉ注入層を形成する」ことに代えて，「前記半導体基板の主表面及び裏面の両方」に，クラスターイオンの構成元素が「前記半導体基板」表面の結晶の格子間位置または置換位置に固溶した「改質層」を形成することを，当業者が想起できたとは認められない。
　　カ　また，引用例５〜８及び１１に記載された技術を参酌しても，引用発明１において，「前記半導体基板の主表面及び裏面の両方に，Ｓｉ結晶中に歪みを多く含んだＳｉ注入層を形成する」ことに代えて，「前記半導体基板の主表面及び裏面の両方に」クラスターイオンの構成元素が「前記半導体基板」表面の結晶の格子間位置または置換位置に固溶した「改質層」を形成することを，当業者が容易に想到できたとは認められない。
　　キ　これに対して，本願発明１は，相違点２に係る構成を有することで，
「第１クラスターイオン１６を照射した結果形成される第１改質層１８は，第１クラスターイオン１６の構成元素が半導体ウェーハ１０の表面の結晶の格子間位置または置換位置に固溶して局所的に存在する領域であり，ゲッタリングサイトとして働く。同様に，第２クラスターイオン１７を照射した結果形成される第２改質層１９もゲッタリングサイトとして働く。その理由は，以下のように推測される。すなわち，クラスターイオンの形態で照射された炭素やボロンなどの元素は，シリコン単結晶の置換位置・格子間位置に高密度で局在する。そして，シリコン単結晶の平衡濃度以上にまで炭素やボロンを固溶すると，重金属の固溶度（遷移金属の飽和溶解度）が極めて増加することが実験的に確認された。つまり，平衡濃度以上にまで固溶した炭素やボロンにより重金属の固溶度が増加し，これにより重金属に対する捕獲率が顕著に増加したものと考えられる。」という本願明細書の段落【００４２】に記載された格別の効果，
　及び，
「クラスターイオンの形態で照射された元素は，エピタキシャル層２０の形成過程で多少の熱拡散は起こる。このため，エピタキシャル層２０形成後の炭素およびボロンの濃度プロファイルは，これらの元素が局所的に存在するピークの両側に，ブロードな拡散領域が形成される。しかし，改質層の厚みは大きく変化しない（後述の図５（Ａ）参照）。その結果，炭素およびボロンの析出領域を局所的にかつ高濃度にすることができる。また，シリコンウェーハの表面近傍に改質層が形成されるため，より近接ゲッタリングが可能となる。その結果，より高いゲッタリング能力を得ることができるものと考えられる。」という本願明細書の段落【００４８】に記載された格別の効果を奏するものである。
　（３）小括
　以上から，本願発明１は，相違点１及び相違点３について検討するまでもなく，引用例２ないし１１に記載された技術を参照しても，引用発明１に基づいて当業者が容易に発明をすることができたとはいえない。
　２　本願発明２ないし１０について
　本願発明２ないし１０は，本願発明１の記載を引用しており，本願発明１をさらに限定した発明である。
　したがって，本願発明１と同じ理由により，本願発明２ないし１０は，引用例２ないし１１に記載された技術を参照しても，引用発明１に基づいて当業者が容易に発明をすることができたとはいえない。
　３　本願発明１１について
　（１）対比
　本願発明１１と引用発明２とを対比すると，次のことがいえる。
　　ア　引用発明２の「半導体基板」は，本願発明１１の「半導体ウェーハ」に相当する。
　　イ　引用発明２の「前記半導体基板の主表面」と「に形成された，Ｓｉ結晶中に歪みを多く含んだＳｉ注入層」と，本願発明１１の「該半導体ウェーハのおもて面に形成された，該半導体ウェーハ中に所定元素が固溶してなる第１改質層」とは，「該半導体ウェーハのおもて面に形成された，該半導体ウェーハ中に所定元素」が混合してなる第１の「層」である点で共通する。
　また，引用発明２の「前記半導体基板」の「裏面」形成された「Ｓｉ結晶中に歪みを多く含んだＳｉ注入層」と，本願発明１１の「前記半導体ウェーハの裏面に形成された，前記半導体ウェーハ中に所定元素が固溶してなる第２改質層」とは，「前記半導体ウェーハの裏面に形成された，前記半導体ウェーハ中に所定元素」が混合してなる第２の「層」である点で共通する。
　そして，引用発明２の「前記半導体基板の主表面の前記Ｓｉ注入層上に形成されたエピタキシャル成長層」と，本願発明１１の「前記第１改質層上のエピタキシャル層」とは，前記第１の「層」上の「エピタキシャル層」である点で共通する。
　　ウ　そして，引用発明２の「半導体基板」は，以下に挙げる相違点を除き，本願発明１１の「半導体エピタキシャルウェーハ」に相当する。
　　エ　したがって，本願発明１１と引用発明２との間には，次の一致点，相違点があるといえる。
（一致点）
「半導体ウェーハと，該半導体ウェーハのおもて面に形成された，該半導体ウェーハ中に所定元素が混合してなる第１の層と，前記半導体ウェーハの裏面に形成された，前記半導体ウェーハ中に所定元素が混合してなる第２の層と，前記第１の層上のエピタキシャル層と，を有することを特徴とする半導体エピタキシャルウェーハ。」
（相違点）
　（相違点４）本願発明１１は「該半導体ウェーハのおもて面」及び「裏面」に所定元素が「固溶してなる」「改質層」を有するのに対し，引用発明２は「前記半導体基板の主表面と裏面の両方」に「Ｓｉ結晶中に歪みを多く含んだＳｉ注入層」を有する点。
　（相違点５）本願発明１１の「エピタキシャル層」は「該半導体ウェーハのおもて面」に形成された「改質層上」にあるのに対して，引用発明２の「エピタキシャル成長層」は「前記半導体基板の主表面の前記Ｓｉ注入層上に形成された」点。
　（相違点６）本願発明１１は「前記第１改質層および第２改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅がともに１００ｎｍ以下である」のに対して，引用発明２は，そのような構成を有していない点。
　（２）相違点についての判断
　上記相違点４ないし６のうち，相違点４及び相違点６について検討する。
　　ア　相違点４について
　　（ア）引用発明２は，「前記半導体基板の主表面と裏面の両方に形成された，Ｓｉ結晶中に歪みを多く含んだＳｉ注入層」，すなわち，前記「Ｓｉ注入層」は，「前記半導体基板」の「Ｓｉ結晶中」に「Ｓｉ」が注入して混合されて形成された「層」である。
　しかし，引用発明２の前記「Ｓｉ注入層」が注入前の「Ｓｉ結晶」構造の形を保っているとしても，「Ｓｉ結晶中」に同じ元素である「Ｓｉ」が入り込んでいる前記「Ｓｉ注入層」の状態が，「照射するイオンの構成元素が半導体ウェーハ表面の結晶の格子間位置または置換位置に固溶した」（本願明細書の段落【００４８】の記載）状態であるとは認められない。
　また，引用例１には，前記「半導体基板」に「注入」する物質として，「Ｓｉ」を用いること及びドーパントイオンは好ましくないことが記載されているだけで，「Ｓｉ」以外を用いることは記載も示唆もされていない。
　さらに，引用発明２は，第４の１（１）イで摘記した，「ゲッター効果」を高めるために「半導体装置の活性域近傍でゲッター効果のある層を形成する必要がある」という「発明が解決しようとする問題点」を，「前記半導体基板の主表面の前記Ｓｉ注入層上に形成されたエピタキシャル成長層」を備えることで既に解決している。
　　（イ）したがって，引用例１には，「半導体基板の主表面と裏面」に，「Ｓｉ結晶中に歪みを多く含んだＳｉ注入層」を設けることに代えて，所定元素が固溶してなる「改質層」を設ける動機付けがあるとは認められない。
　　（ウ）以上から，クラスターイオンを照射してゲッタリング層を形成することが引用例２〜４及び９に記載のように一般的な技術手段であり，また，クラスターイオンを照射すると，半導体層の結晶の格子間位置または置換位置にクラスターイオンの構成元素が固溶した「改質層」を形成できることが第４の４（１）と（２）及び第４の１０（１）と（２）で指摘したように引用例４及び１０に記載されて周知技術であるとしても，引用発明２において，特段の動機付けなく，「半導体基板の主表面と裏面」に，「Ｓｉ結晶中に歪みを多く含んだＳｉ注入層」を設けることに代えて，所定元素が固溶してなる「改質層」を設けることを，当業者が想起できたとは認められない。
　　（エ）また，引用例５〜８及び１１に記載された技術を参酌しても，引用発明２において，特段の動機付けなく，「半導体基板の主表面と裏面」に，「Ｓｉ結晶中に歪みを多く含んだＳｉ注入層」を設けることに代えて，所定元素が固溶してなる「改質層」を設けることを，当業者が想起できたとは認められない。
　　（オ）これに対して，本願発明１１は，相違点４に係る構成を有することで，
「第１クラスターイオン１６を照射した結果形成される第１改質層１８は，第１クラスターイオン１６の構成元素が半導体ウェーハ１０の表面の結晶の格子間位置または置換位置に固溶して局所的に存在する領域であり，ゲッタリングサイトとして働く。同様に，第２クラスターイオン１７を照射した結果形成される第２改質層１９もゲッタリングサイトとして働く。その理由は，以下のように推測される。すなわち，クラスターイオンの形態で照射された炭素やボロンなどの元素は，シリコン単結晶の置換位置・格子間位置に高密度で局在する。そして，シリコン単結晶の平衡濃度以上にまで炭素やボロンを固溶すると，重金属の固溶度（遷移金属の飽和溶解度）が極めて増加することが実験的に確認された。つまり，平衡濃度以上にまで固溶した炭素やボロンにより重金属の固溶度が増加し，これにより重金属に対する捕獲率が顕著に増加したものと考えられる。」という本願明細書の段落【００４２】に記載された格別の効果，
　及び，
「クラスターイオンの形態で照射された元素は，エピタキシャル層２０の形成過程で多少の熱拡散は起こる。このため，エピタキシャル層２０形成後の炭素およびボロンの濃度プロファイルは，これらの元素が局所的に存在するピークの両側に，ブロードな拡散領域が形成される。しかし，改質層の厚みは大きく変化しない（後述の図５（Ａ）参照）。その結果，炭素およびボロンの析出領域を局所的にかつ高濃度にすることができる。また，シリコンウェーハの表面近傍に改質層が形成されるため，より近接ゲッタリングが可能となる。その結果，より高いゲッタリング能力を得ることができるものと考えられる。」という本願明細書の段落【００４８】に記載された格別の効果を奏するものである。
　　イ　相違点６について
　　（ア）本願発明１１の「前記第１改質層および第２改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅がともに１００ｎｍ以下である」という特徴は，本願発明１１が「半導体エピタキシャルウェーハ」という物の発明であることから，素子を形成する原料ウェーハである「半導体エピタキシャルウェーハ」における，その上に「エピタキシャル層」を有する「改質層」の特徴であると認められる。
　　（イ）一方，第４の１０（１）オ及び第４の１０（２）イで示したように，引用例１０の図１１には，炭素クラスターイオン（Ｃ７Ｈ７）をシリコン（１００）基板にイオン注入したときの熱処理後の深さ方向の炭素プロファイルが約３０ｎｍの半値幅を有することが記載されている。
　しかしながら，第４の１０（１）エで摘記したように，引用例１０には，「図１１に示すように，炭素クラスターイオンを注入したＳｉ（１００）基板を，Ｘｅフラッシュランプアニールで熱処理することにより，深さ２０ｎｍ〜３０ｎｍ近傍で，炭素濃度がピーク値（２×１０２１ｃｍ−３）になっている。この炭素濃度がピーク値に到達している領域は，シリコン固相成長が止まっている領域であり，積層欠陥，双晶などの結晶欠陥が多数形成されている。」（段落【００５３】）と記載されるように，図１１に示される炭素プロファイルは「積層欠陥，双晶などの結晶欠陥が多数形成されている」領域のプロファイルであるから，シリコンの格子位置が炭素で置換されて炭素がシリコン結晶に固溶することで結晶性を示す領域におけるプロファイルではない。
　また，図１１は，上記したように，素子を形成する原料ウェーハである「エピタキシャルシリコンウェーハ」における，前記「Ｓｉ（１００）基板」の炭素注入層側の表面上に「エピタキシャル層」を有する当該炭素注入層の濃度プロファイルを示していない。
　以上から，引用例１０には，Ｓｉ（１００）基板表面に炭素が固溶した「改質層」を形成し，その上に「エピタキシャル層」を有している当該「改質層」における炭素プロファイルの半値幅が１００ｎｍ以下であることは，記載されていない。
　　（ウ）第４の１１（１）ウで摘記したように，引用例１１の図７には，炭素イオンをシリコン基板表面に注入したときの炭素濃度分布が記載されているにすぎない。
　また，第４の１１（１）ア，オで摘記したように，引用例１１の図１０には，シリコン基板に炭素イオンを注入し熱処理をする前と後の，エピタキシャル層−シリコン基板界面付近の炭素濃度プロファイルを示している。しかし，形成された炭素イオン注入層において炭素がシリコン基板に固溶しているのか，引用例１１の記載からでは不明である。
　そして，第４の１１（１）オで記載したように，引用例１１の図１０からは，ピーク濃度などの炭素濃度に関する情報を特定することができない。したがって，炭素濃度がピーク濃度の１／２である炭素濃度プロファイルの幅である半値幅が，１００ｎｍ以下であることが図１０に記載されているとすることはできない。
　以上から，引用例１１には，シリコン基板表面に炭素が固溶した「改質層」を形成し，その上に「エピタキシャル層」を有している当該「改質層」における炭素プロファイルの半値幅が１００ｎｍ以下であることは，記載されていない。
　　（エ）以上の（イ）及び（ウ）から，引用例１０及び１１には，素子を形成する原料ウェーハである「エピタキシャルシリコンウェーハ」における「エピタキシャル層」の下に形成された「改質層」に固溶された元素の濃度プロファイルの半値幅が１００ｎｍ以下であることは，記載されていない。
　そして，素子を形成する原料ウェーハである「エピタキシャルシリコンウェーハ」における「エピタキシャル層」の下に形成された「改質層」に固溶された元素の濃度プロファイルの半値幅が１００ｎｍ以下であることは，引用例２ないし９には記載も示唆もされていない。
　　（オ）ところで，本願発明１１において，「第１改質層および第２改質層における前記所定元素の深さ方向の濃度プロファイル」が特定できるのであるから，前記「第１改質層および第２改質層」の形成元である「半導体ウェーハ」の構成元素と「前記所定元素」とは異なるものと認められる。
　これに対して，引用例１には，第４の１（１）イで摘記したように「半導体装置の活性域近傍でゲッター効果のある層を形成する必要がある。」ことは記載されているが，前記「ゲッター効果のある層」を「半導体基板」の構成元素とは異なる元素で形成すること，当該異なる元素を「半導体基板」に局所的に注入して，当該異なる元素の深さ方向の濃度プロファイルの半値幅が小さい層を形成する必要があることは，記載も示唆もされていない。
　したがって，引用発明２には，「半導体基板の主表面と裏面の両方に形成」される「注入層」を，「所定元素の深さ方向の濃度プロファイルの半値幅がともに１００ｎｍ以下」である層とすることの動機付けがない。
　　（カ）そして，仮に引用発明２に引用例２ないし１１に記載の技術（特に，引用例８ないし９に記載の技術）を適用することを想起できたとしても，上記（オ）の検討から，相違点６に係る構成を得ることはできない。
　　（キ）これに対して，本願発明１１は，相違点６に係る構成を有することで，「実施例１〜４は，おもて面および裏面において，炭素の濃度プロファイルの半値幅がいずれも１００ｎｍ以下であるため」に，「炭素のモノマーイオン」を注入する「比較例１，２よりも優れたゲッタリング能力を表裏面において発揮していることが分かる。一方，比較例１，２では，おもて面側のみでしかＮｉを捕獲できておらず，そのゲッタリング能力も実施例１〜４の表側のゲッタリング能力より劣る。」という，本願明細書の段落【００８１】，【００８２】及び【００８５】に記載された格別の効果を奏するものである。
　　ウ　小括
　以上から，本願発明１１は，相違点５について検討するまでもなく，引用例２ないし１１に記載された技術を参照しても，引用発明２に基づいて当業者が容易に発明をすることができたとはいえない。
　４　本願発明１２ないし１８について
　本願発明１２ないし１８は，本願発明１１の記載を引用しており，本願発明１１をさらに限定した発明である。
　したがって，本願発明１１と同じ理由により，本願発明１２ないし１８は，引用例２ないし１１に記載された技術を参照しても，引用発明２に基づいて当業者が容易に発明をすることができたとはいえない。
　５　本願発明１９について
　本願発明１９は本願発明１又は本願発明１１の記載を引用しており，本願発明１又は本願発明１１をさらに限定した発明である。
　したがって，本願発明１又は本願発明１１と同じ理由により，本願発明１９は，引用例２ないし１１に記載された技術を参照しても，引用発明１又は引用発明２に基づいて当業者が容易に発明をすることができたとはいえない。
第６　むすび
　以上のとおり，本願発明１−１９は，当業者が引用発明１又は２，及び，引用例２ないし１１に記載された技術的事項に基づいて容易に発明をすることができたものではない。
　したがって，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。