(57)【要約】本発明は、より小型であると共に、製造工程を簡略化して製造コストを削減することができる半導体装置を提供することを目的とする。また、キャビティを有する半導体装置を提供することを目的とする。半導体基板４の表面上にデバイス素子３が形成され、当該半導体基板４上に接着層６を介して封止体１が貼り合わされている。封止体１の半導体基板４と対向する側の主面（裏面）は内側に湾曲しており、封止体１と半導体基板４との間には一定の空間（キャビティ２）がある。封止体１の裏面が湾曲しているため、封止体１をデバイス素子３の封止部材としてだけでなく、平凹レンズ（逆方向）として用いることもできる。
2008023827.tif 000002
【特許請求の範囲】
【請求項１】
その表面上にデバイス素子が形成された半導体基板と、
前記半導体基板の表面上に接着層を介して貼り合わされた、第１及び第２の主面を有する封止体とを備え、
前記デバイス素子と対向する側の第１の主面が内側に湾曲し、前記封止体と前記半導体基板との間にキャビティを有することを特徴とする半導体装置。
【請求項２】
前記第１の主面と逆側の第２の主面が内側に湾曲していることを特徴とする請求の範囲第１項に記載の半導体装置。
【請求項３】
その表面上にデバイス素子が形成された半導体基板と、
前記半導体基板の表面上に接着層を介して貼り合わされた、第１及び第２の主面を有する封止体とを備え、
前記デバイス素子と対向する側の第１の主面に段差が形成され、その段差底部が略水平であり、
かつ前記第１の主面と逆側の第２の主面が内側に湾曲し、
前記封止体と前記半導体基板との間にキャビティを有することを特徴とする半導体装置。
【請求項４】
前記デバイス素子は受光素子であり、前記封止体が前記デバイス素子を封止するとともに、レンズの役割を兼ねることを特徴とする請求の範囲第１項乃至請求の範囲第３項のいずれかに記載の半導体装置。
【請求項５】
前記デバイス素子はＭＥＭＳ素子であることを特徴とする請求の範囲第１項乃至請求の範囲第４項のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、半導体基板上に形成された素子を封止した半導体装置に関するものである。
【背景技術】
【０００２】
近年、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）を利用したデバイス、イメージセンサ等に用いられるＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ），ＣＭＯＳセンサー，赤外線（Ｉｎｆｒａｒｅｄ  Ｒａｄｉａｔｉｏｎ）を電気的に検出するセンサ（ＩＲセンサ）などが開発されている。
そして、これらのデバイス素子は半導体チップ上に形成され、当該完成した半導体チップは封止体で封止される。このような封止構造には、金属キャップにより封止するキャンパッケージや、セラミックキャップにより封止するセラミックパッケージや、筒状の筐体で封止するパッケージ等がある。
本発明と関連する技術は、例えば日本特許公開公報平１１−３５１９５９号、平９−６１２３９号に記載されている。
【発明の開示】
【０００３】
従来の封止構造では、全体のサイズが大型化するという問題があった。また、従来の封止構造では、デバイス素子が形成された半導体チップと、封止体を別々に用意して、これらを組み立てていた。そのため、大量生産における製造工程が煩雑化し、これに伴って製造コストが増大するという問題があった。
そこで本発明は、より小型であると共に、製造工程を簡略化して製造コストを削減することができる半導体装置を提供することを目的とする。
また、半導体装置にキャビティ（Ｃａｖｉｔｙ）を設け、当該キャビティを有効活用したい場合があった。例えば、デバイス素子を当該キャビティ内に封止したい場合である。そこで、本発明の他の目的はキャビティを有する半導体装置を提供することを目的とする。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、その表面上にデバイス素子が形成された半導体基板と、前記半導体基板の表面上に接着層を介して貼り合わされた、第１及び第２の主面を有する封止体とを備え、前記デバイス素子と対向する側の第１の主面が内側に湾曲し、前記封止体と前記半導体基板との間にキャビティを有することを特徴とする。
また、本発明の半導体装置は、前記第１の主面と逆側の第２の主面が内側に湾曲していることを特徴とする。
また、本発明の半導体装置は、その表面上にデバイス素子が形成された半導体基板と、前記半導体基板の表面上に接着層を介して貼り合わされた、第１及び第２の主面を有する封止体とを備え、前記デバイス素子と対向する側の第１の主面に段差が形成され、その段差底部が略水平であり、かつ前記第１の主面と逆側の第２の主面が内側に湾曲し、前記封止体と前記半導体基板との間にキャビティを有することを特徴とする。
本発明の半導体装置では、デバイス素子が形成された半導体基板の表面上に、封止体が接着層を介して貼り合わされ、チップとして一体化されている。そのため、装置全体を小型にすることができる。また、半導体装置の製造工程の途中において封止体が一体化されるため、従来の組み立て作業が簡略化され、製造コストを抑えることができる。また、封止体の主面が湾曲状であるため、キャビティを形成するとともに封止体をレンズとして用いることができる。
【図面の簡単な説明】
【０００４】
第１図は本発明の実施形態に係る半導体装置を説明する断面図であり、第２図は本発明の実施形態に係る半導体装置を説明する断面図であり、第３図は本発明の実施形態に係る半導体装置を説明する断面図であり、第４図は本発明の実施形態に係る半導体装置を説明する断面図であり、第５図は本発明の実施形態に係る半導体装置を説明する断面図である。
【発明を実施するための最良の形態】
【０００５】
次に、本発明の実施形態について図面を参照しながら説明する。第１図〜第３図はそれぞれ製造工程順に示した断面図である。
まず、第１図に示すようにガラス基板等の封止体１を準備する。封止体１は、ガラス以外に石英，セラミック，金属から成る基板であってもよいし、樹脂（例えばエポキシ樹脂、アクリル樹脂，ポリエステル樹脂等）から成るものでもよい。封止体１は、半導体基板４を封止すると共に、その素子表面を保護する機能を有するものである。なお、デバイス素子３が受光素子や発光素子である場合には、封止体１は透明もしくは半透明の材料から成り、光を透過させる性状を有するものである。
次に、第２図に示すように、封止体１の裏面（半導体基板と対向する面）に対してエッチングやレーザービーム照射，サンドブラスト等の方法により、湾曲状のキャビティ（Ｃａｖｉｔｙ）２を形成する。キャビティ２は、封止体１の内部空間のことである。なお、サンドブラストとは、アルミナやシリカ等の微細な粒子を対象物に噴射することで、当該対象物を加工する方法である。
なお、キャビティ２の形成後であって半導体基板４と貼りあわせる前に、封止体１の裏面に半導体装置の用途に応じた所定の薄膜を形成することもできる。例えば、ある特定の波長の光のみを透過させる層をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等の薄膜形成技術で封止体１の裏面に形成させておくことで、封止体１にフィルター層（例えば、赤外線フィルター）としての機能をもたせることができる。また、デバイス素子３に光を入射させたくない場合には、光を強く吸収する層（例えば、黒色顔料が添加された樹脂層）や、光を反射させる金属層（例えば、アルミニウム層や銅層）を封止体１の裏面に形成し、遮光層としての機能を持たせることもできる。
次に、第３図に示すように、その表面にデバイス素子３（例えば、ＣＣＤや赤外線センサーやＣＭＯＳセンサー等の受光素子や発光素子またはその他の半導体素子）が形成されたシリコン（Ｓｉ）等から成る半導体基板４を準備する。デバイス素子３は、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）素子のような機械的デバイスでもよい。ＭＥＭＳとは、機械要素部品、センサー、アクチュエーター、電子回路等を半導体基板上に集積化したデバイスのことである。
デバイス素子３には、その周辺に向かって延びる配線層５が接続されている。配線層５は、後述する導電端子９と電気的に接続され、デバイス素子３への電源供給を介在する。
次に、封止体１の裏面（キャビティ２の形成面）と、半導体基板４の表面（デバイス素子３の形成面）とが向き合うように対向させる。次に、封止体１あるいは半導体基板４の表面に、例えばエポキシ樹脂から成る接着層６を形成し、当該接着層６を介して両者を貼り合わせる。
この際、減圧条件下で封止体１と半導体基板４との貼り合わせを行い、キャビティ２内を真空状態にすることが好ましい。あるいは、不活性ガス（例えば窒素）の雰囲気中で両者の貼り合わせを行い、キャビティ２内に不活性ガスを充填させてもよい。キャビティ２内を真空状態や、不活性ガスが充填された状態とすることで、封止されたデバイス素子３の酸化等による腐食や劣化を防止することができるからである。
ところで、デバイス素子と封止体との間に接着層が介在すると、半導体装置の品質が低下することがある。例えば、デバイス素子が受光素子や発光素子である場合には、デバイス素子への光の入射（あるいはデバイス素子からの光の放射）を僅かでも妨げるような余計な物質が封止体とデバイス素子間に介在すると、半導体装置の動作品質が低下するという問題がある。例えば、所望の屈折率が得られないという問題である。また、ブルーレイ（Ｂｌｕ−ｒａｙ）のような特定の波長の光が接着層に当たると当該接着層が劣化し、その劣化した接着層によって半導体装置の動作品質が低下するという問題がある。
従って、貼り合わせを行う際に、接着層６が封止体１あるいは半導体基板４の貼り合わせ面に一様に形成するのではなく、封止体１のキャビティ２の形成領域を除く領域にのみ形成してもよい。これにより、上記した接着層６による動作品質の劣化を抑ることができるからである。
次に、半導体基板４の裏面に対して裏面研削装置（グラインダー）を用いてバックグラインドを行い、半導体基板４の厚さを所定の厚さ（例えば５０〜１００μｍ程度）に薄くする。なお、当該研削工程はエッチング処理でもよいし、グラインダーとエッチング処理の併用でもよい。なお、最終製品の用途や仕様、準備した半導体基板の当初の厚みによっては、当該研削工程を行う必要がない場合もある。
次に、半導体基板４の裏面側から表面側にかけて選択的にエッチングし、配線層５に至る複数のビアホール７を形成する。
次に、ビアホール７内に、不図示の絶縁膜及びバリア層（例えばチタン層やチタンナイトライド層）を順番に形成し、さらに配線層５と電気的に接続された貫通電極８（例えば、銅，アルミニウム，アルミニウム合金等から成る）をメッキ法やスパッタリング法により形成する。次に、半導体基板４の裏面上に、導電端子９の形成領域に開口部を有する不図示の保護層（例えば、ソルダーレジストから成る）を形成する。
次に、保護層（不図示）の開口部に、貫通電極８と電気的に接続された導電端子９（例えばハンダや金やニッケルから成る）を形成する。導電端子９は例えばスクリーン印刷法やメッキ法やディスペンス法で形成することができる。なお、第３図では貫通電極８の直下に導電端子９が形成されているが、裏面配線を形成し、その裏面配線上に導電端子９を形成してもよい。
次に、ダイシングラインＤＬに沿って切断し、個々の半導体装置１０が完成する。なお、個々の半導体装置１０に分割する方法としては、ダイシング法、エッチング法、レーザーカット法等がある。完成した半導体装置は、外部電極がパターン形成された回路基板等に実装される。
このように本実施形態の半導体装置では、デバイス素子３が形成された半導体基板４の表面上に、封止体１が接着層６を介して貼り合わされ、チップとして一体化している。そのため、装置全体を小型にすることができる。また、封止体１が半導体基板４と一体化されているため、従来のようなダイシング後の組み立て作業が簡略化され、製造コストを抑えることができる。
また、封止体１の裏面が湾曲状に形成されている。そのため、キャビティを有する半導体装置を容易に得ることができる。また、封止体１を、デバイス素子３を封止するための部材としてだけでなく、平凹レンズ（逆方向）として用いることができる。従って、本実施形態の構成は、平凹レンズ（逆方向）を備えるカメラモジュールの構成として好適に用いることができる。
また、第３図では、封止体１の主面のうち半導体基板４と対向する面（裏面）が湾曲状に形成されているが、第４図に示すようにその逆側の面（表面）を湾曲状に形成することもできる。また、第４図の半導体装置１０の構成では、湾曲状ではなく略水平の底面を有する段差部１１が封止体１の裏面に形成されている。かかる構成によれば、キャビティを形成するとともに封止体１を平凹レンズ（順方向）として用いることができる。
また、この場合封止体１の表面が湾曲形状に形成されているため、当該スペース１２を効率的に利用して、半導体装置１０が実装された装置全体の薄型化・小型化を図ることもできる。例えば、当該スペース１２にフィルター部材（例えばカラーフィルター、特定の波長のみを透過するフィルター等）を配置することで、装置全体の小型化を図ることができる。
さらにまた、第５図に示すように、封止体１の両主面を湾曲形状に加工することもできる。ここで、２つの湾曲形状は封止体１の中心に対して対称である。かかる構成によれば、キャビティを形成するとともに封止体１を両凹レンズとして用いることもできる。また、図示しないが、封止体１の主面の形状を変えることで、平凸レンズ，両凸レンズとして用いることも可能である。
なお、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能であることは言うまでも無い。本発明は、封止体を用いた半導体装置の製造方法に広く適用できるものである。
例えば、半導体基板４の特定領域（ビアホール７の形成領域を除く）をエッチングやレーザービーム照射等することで、半導体基板４の表面に段差部を形成し、当該段差部の底面上にＭＥＭＳ素子を含め様々な素子を形成することもできる。かかる構成によれば、半導体基板４と封止体１との間が当該段差の分拡がるため、半導体基板４の表面上に更に厚みのある素子を形成することができる。
また、以上の説明では、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置について説明したが、本発明はボール状の導電端子を有さないＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）型やその他のＣＳＰ型，フリップチップ型の半導体装置に適用することもできる。
【図１】
2008023827.tif 000003
【図２】
2008023827.tif 000004
【図３】
2008023827.tif 000005
【図４】
2008023827.tif 000006
【図５】
2008023827.tif 000007
【国際調査報告】
2008023827.tif 000008
2008023827.tif 000009