(57)【特許請求の範囲】
【請求項１】
基板上に形成され、一端が入力ポートと接続され他端が出力ポートと接続された主線路と、
前記基板上に前記主線路に沿って設けられ、一端が前記入力ポート側に位置し他端が前記出力ポート側に位置し、該一端が結合ポートと接続され該他端がアイソレーションポートと接続された結合線路と、
前記基板上に設けられ、一端が前記結合ポートと前記結合線路の前記一端との間に接続し、他端が接地される第１容量素子と、
前記基板上に設けられ、一端が前記アイソレーションポートと前記結合線路の前記他端と間に接続し、他端が接地される第２容量素子と、
を備え、
前記結合線路と前記主線路の結合長が、前記入力ポートから前記出力ポートへの送信電力の使用周波数の１／４波長未満の長さであり、
一端が前記アイソレーションポートと前記第２容量素子の前記一端との間に接続しかつ他端が前記結合ポートと前記第１容量素子の前記一端との間に接続する移相器をさらに備え、
前記移相器は、前記出力ポートから前記結合線路を経由して前記結合ポートへ達する反射波成分である第１反射波成分に対し前記出力ポートから前記アイソレーションポートおよび前記移相器を経由して前記結合ポートへ達する反射波成分である第２反射波成分が逆相となるように前記第２反射波成分を移相することを特徴とする方向性結合器。
【請求項２】
前記移相器が、一端が前記アイソレーションポートと前記第２容量素子の前記一端との間に接続しかつ他端が前記結合ポートと前記結合ポートと前記第１容量素子の前記一端との間に接続する反転増幅器を、有することを特徴とする請求項１に記載の方向性結合器。
【請求項３】
前記移相器が、
前記アイソレーションポートと前記第２容量素子の前記一端との間と、前記結合ポートと前記第１容量素子の前記一端と、の間に挿入され、第１の抵抗、第１のインダクタ素子、第２のインダクタ素子および第２の抵抗がこの順に直列に接続した直列回路と、
前記第１、２のインダクタ素子の間に一端が接続しかつ他端が接地された容量素子と、
を有することを特徴とする請求項１に記載の方向性結合器。
【請求項４】
請求項１乃至３のいずれか１項に記載の方向性結合器であって、
前記方向性結合器は、第１のバンドと前記第１のバンドよりも周波数の高い第２のバンドで使用され、
前記結合線路は、一端と他端を備え前記一端が前記結合ポートと接続する結合ポート側結合線路と、一端と他端を備え前記他端が前記アイソレーションポートと接続するアイソレーションポート側結合線路と、前記結合ポート側結合線路の前記他端と前記アイソレーションポート側結合線路の前記一端とをそれらの連通と遮断が切換可能に接続する第1スイッチング素子と、を備え、
前記移相器の一端と前記結合ポート側結合線路の前記他端との間に接続する第２スイッチング素子を有し、
前記第１容量素子は、前記基板上に設けられ一端が第３スイッチング素子を介して前記結合ポートと前記結合ポート側結合線路の前記一端との間に接続し他端が接地される第１の結合ポート側容量素子と、前記基板上に設けられ一端が第４スイッチング素子を介して前記結合ポートと前記結合ポート側結合線路の前記一端との間に接続し他端が接地される第２の結合ポート側容量素子と、を含み、
前記第２容量素子は、前記基板上に設けられ一端が第５スイッチング素子を介して前記アイソレーションポートと前記アイソレーションポート側結合線路の前記他端との間に接続し他端が接地される第１のアイソレーションポート側容量素子と、前記基板上に設けられ一端が第６スイッチング素子を介して前記アイソレーションポートと前記アイソレーションポート側結合線路の前記他端との間に接続し他端が接地される第２のアイソレーションポート側容量素子と、含むことを特徴とする方向性結合器。
【請求項５】
請求項１乃至３のいずれか１項に記載の方向性結合器であって、
前記方向性結合器は、第１のバンドと前記第１のバンドよりも周波数の高い第２のバンドで使用され、
前記結合線路は、前記主線路に沿って形成された第１バンド用結合線路と、前記主線路に沿って前記第１バンド用結合線路と共に前記主線路を挟むように形成される第２バンド用結合線路とを有し、
前記結合ポートは、前記第１バンド用結合線路の一端と第1スイッチング素子を介して接続され、前記第２バンド用結合線路の一端とは第２スイッチング素子を介して接続され、
前記アイソレーションポートは、前記第１バンド用結合線路の他端と第３スイッチング素子を介して接続され、前記第２バンド用結合線路の他端と第４スイッチング素子を介して接続され、
前記第１容量素子は、前記基板上に設けられ一端が第５スイッチング素子を介して前記結合ポートと接続し他端が接地される第１の結合ポート側容量素子と、前記基板上に設けられ一端が第６スイッチング素子を介して前記結合ポートと接続し他端が接地される第２の結合ポート側容量素子と、を含み、
前記第２容量素子が、前記基板上に設けられ一端が第７スイッチング素子を介して前記アイソレーションポートと接続し他端が接地される第１のアイソレーションポート側容量素子と、前記基板上に設けられ一端が第８スイッチング素子を介して前記アイソレーションポートと接続し他端が接地される第２のアイソレーションポート側容量素子と、を含むこと特徴とする方向性結合器。
【請求項６】
請求項１乃至３のいずれか１項に記載の方向性結合器であって、
前記方向性結合器は、第１のバンドと前記第１のバンドよりも周波数の高い第２のバンドで使用され、
前記主線路は、一端が第１バンド用入力ポートと接続し他端が第１バンド用出力ポートと接続する第１バンド用主線路と、一端が第２バンド用入力ポートと接続し他端が第２バンド用出力ポートと接続し該第１バンド用主線路とともに前記結合線路を挟むように形成された第２バンド用主線路と、を有し、
前記移相器は、一端が第1スイッチング素子を介して前記結合ポートと接続され他端が第２スイッチング素子を介して前記アイソレーションポートと接続された第１バンド用移相器と、一端が第３スイッチング素子を介して前記結合ポートと接続され他端が第４スイッチング素子を介して前記アイソレーションポートと接続された第２バンド用移相器と、を有し、
前記第１容量素子は、前記基板上に設けられ一端が第５スイッチング素子を介して前記結合ポートと接続し他端が接地される第１の結合ポート側容量素子と、前記基板上に設けられ一端が第６スイッチング素子を介して前記結合ポートと接続し他端が接地される第２の結合ポート側容量素子と、を含み、
前記第２容量素子は、前記基板上に設けられ一端が第７スイッチング素子を介して前記アイソレーションポートと接続し他端が接地される第１のアイソレーションポート側容量素子と、前記基板上に設けられ一端が第８スイッチング素子を介して前記アイソレーションポートと接続し他端が接地される第２のアイソレーションポート側容量素子と、含むことを特徴とする方向性結合器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、方向性結合器に関する。
【背景技術】
【０００２】
従来、種々の用途に方向性結合器が用いられている。図１７は、方向性結合器の適用例として、携帯端末機内における典型的な電力増幅器（ＰＡ）、方向性結合器（Directional coupler）および検波回路の構成例を示す。ＡＮＴはアンテナを示す。図１７の方向性結合器を介してモニタする方式では、方向性結合器の持つ方向性により、アンテナ端の不整合が検波電圧に及ぼす影響は大幅に低減しながら、ＰＡの送信電力（Forward-Power：前進波電力）を正確にモニタすることができる。このようなモニタ方式は、海外で広く普及しているＧＳＭ（Global System for Mobile Communications）方式の端末やＣＤＭＡ端末機等でよく用いられている。この方式は、端末用に限らず、送信電力のモニタ方式的としては最も一般的である。
【０００３】
図１８は、方向性結合器の方向性と検出電力誤差の関係を例示した図である。図１８は、負荷の不整合条件ＶＳＷＲ＝４：１時において、方向性（Directivity）と結合ポートＣＰＬに現れる信号電力の誤差の計算結果を示している。方向性結合器を用いることにより、入力ポートＩＮから出力ポートＯＵＴに主信号が伝送する際、一部の前進波電力を結合ポートＣＰＬに取り出して送信電力をモニタすることができる。なお、図１８からは、検出誤差を０．５ｄＢ未満に抑えるには、２０ｄＢを超える方向性が必要であることが読み取れる。
【０００４】
ＩＮと結合ポート間の結合の度合いは、結合量（或いは結合係数）と呼ばれる。結合量は、ＣＰＬ信号電力／ＩＮ信号電力＝−１０〜−２０ｄＢ程度のものが多い。
【０００５】
出力ポートＯＵＴの整合が不整合になると、出力ポートＯＵＴ端で反射が存在し、反射波が出力ポートＯＵＴから入力ポートＩＮに戻る。この際、入力ポートＩＮと結合ポートＣＰＬ間の関係と同様に、出力ポートＯＵＴの入力波（反射波）の一部はアイソレーション抵抗（Isolation抵抗）に吸収される。また、アイソレーション抵抗に吸収される反射波の他に結合ポートにも現れる成分がある。このＯＵＴから入力に対して結合ポートに現れる信号電力の比（ＣＰＬ信号電力／ＯＵＴ入力電力[ｄＢ]）はアイソレーション特性（Isolation特性）と呼ばれる。アイソレーション特性は、通常、約−１５〜−３０ｄＢくらいのものが多い。
【０００６】
方向性は、結合量／アイソレーションの値（単位はｄＢ）で定義される値である。方向性の値が大きいほど、反射波の影響を受けずに前進波だけを結合ポートに出力することができる。図１８より、方向性の増大に伴って反射波の影響を受けにくくなるので、検出電力の誤差は小さくなる。即ち、負荷変動時においても前進波電力を正確に検波回路でモニタできる。その結果、検波電圧に含まれる反射波による誤差が抑制され、負荷変動時にＰＡからの過大電力送信に伴う歪み成分の放射を抑制できる。
【０００７】
図１９は、最近急増しているマルチバンド対応の携帯端末機にしばしば用いられている電力増幅器と方向性結合器の適用例である。ＰＡ１〜ＰＡ３は動作帯域の異なる電力増幅器で、その各々に方向性結合器が接続されている。特徴は、方向性結合器の結合線路（副線路）の入出力ポートが他のバンドの方向性結合器の結合線路と直列に接続されており、アイソレーションポートを終端する抵抗５０Ωは一番遠いポートＣ１２に接続され、検波回路を搭載するＲＦ−ＩＣには一番近いＰＡ３の方向性結合器の結合ポートＣ３１が接続されている点である。このような接続は、daisy-chainと呼ばれる。
【０００８】
daisy-chainの構成は、図１７に示すような方向性結合器のアイソレーションポートをＣ１２、Ｃ２２、Ｃ３２で各々終端し且つ結合ポートＣ１１、Ｃ２１、Ｃ３１をスイッチで切り替えながら検波回路でモニタする構成と比べて、実装基板上の回路構成が簡素化されるという利点を有する。また、端末の実際の動作時には複数のＰＡのうち１つのＰＡしか動作していない。よって、検波回路にモニタされる電力も、その動作中のＰＡの出力となる。従って、たとえ他のバンドの方向性結合器の結合線路を介してモニタしたとしても、動作原理的な問題は生じない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−１９４８７０号公報
【特許文献２】実開平５−４１２０６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図２０は、方向性結合器部分の等価回路を示している。ここでは、小型の方向性結合器をＧａＡｓ基板上に電力増幅器とともに作製し、このチップをモジュール基板上に実装した構成を想定している。図２１は、図２０に示した回路の回路パターンの具体例である。図２０において、ＩＮ、ＯＵＴ、ＣＰＬ、ＩＳＯは、それぞれ、方向性結合器の主線路２１４の入力ポート、出力ポート、結合線路２２０の結合ポート、アイソレーションポートである。Ｌｗ１、Ｌｗ２は、チップ上の方向性結合器とモジュール基板を接続する際のボンディングワイヤのインダクタンスを示す。
【００１１】
図２２には、ワイヤ無しの場合と、ワイヤ付加後の、チップ単体の反射損失が示されている。図２２におけるＳ３３ｗ／ｏ−Ｌ、Ｓ４４ｗ／ｏ−Ｌが、ワイヤ無しの場合の反射損失を示す。図２２におけるＳ３３ｗｉｔｈ−Ｌ、Ｓ４４ｗｉｔｈ−Ｌが、ワイヤ付加後の反射損失を示す。ワイヤのインダクタンスが付加されると、チップ単体の反射損失は、ワイヤ無しの場合からワイヤ付加後へと図２２に示すように大幅に劣化する。この劣化は、おおよそ１０〜１５ｄＢ程度である。
【００１２】
図２２に示す結合線路の反射損失の劣化は、図１９のように方向性結合器の結合線路を直列に接続してマルチバンド対応にする場合に問題になる。つまり、３つの結合線路のうちどれか１つの結合線路の反射損失の劣化が、ＲＦ−ＩＣ側から見た結合線路全体の反射損失の劣化に繋がる。その劣化が、さらに、端末機ボード上における検波特性の製造バラツキや検波特性の劣化に繋がってしまう。このため、図１９のごとく方向性結合器の結合線路を直列に接続してマルチバンド対応にする場合に、結合線路の反射損失の劣化が問題となる。
【００１３】
図１９のような構成で複数の結合線路を直列接続する構成では、方向性結合器の方向性を良好とすること以外に、各々の結合線路の反射損失をＰＡ１〜ＰＡ３の全帯域に亘って良好にすることが要求される。しかしながら、図２２で述べたようにワイヤのインダクタンス成分がチップ単体の反射損失を大幅に劣化させるので、ワイヤ等のインダクタンス性の接続素子が用いられた方向性結合器において結合線路の良好な反射損失特性を広帯域にわたって実現することが困難であった。
【００１４】
この発明は、上記のような課題を解決するためになされたものであり、結合線路の反射損失が改善された方向性結合器を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は、上記の目的を達成するため、方向性結合器であって、
基板上に形成され、一端が入力ポートと接続され他端が出力ポートと接続された主線路と、
前記基板上に前記主線路に沿って設けられ、一端が前記入力ポート側に位置し他端が前記出力ポート側に位置し、該一端が結合ポートと接続され該他端がアイソレーションポートと接続された結合線路と、
前記基板上に設けられ、一端が前記結合ポートと前記結合線路の前記一端との間に接続し、他端が接地される第１容量素子と、
前記基板上に設けられ、一端が前記アイソレーションポートと前記結合線路の前記他端と間に接続し、他端が接地される第２容量素子と、
を備え、
前記結合線路と前記主線路の結合長が、前記入力ポートから前記出力ポートへの送信電力の使用周波数の１／４波長未満の長さであり、
一端が前記アイソレーションポートと前記第２容量素子の前記一端との間に接続しかつ他端が前記結合ポートと前記第１容量素子の前記一端との間に接続する移相器をさらに備え、
前記移相器は、前記出力ポートから前記結合線路を経由して前記結合ポートへ達する反射波成分である第１反射波成分に対し前記出力ポートから前記アイソレーションポートおよび前記移相器を経由して前記結合ポートへ達する反射波成分である第２反射波成分が逆相となるように前記第２反射波成分を移相することを特徴とする。
【発明の効果】
【００１６】
本発明に係る方向性結合器は、モジュール基板などへの実装時に結合ポートやアイソレーションポートに接続される接続部材の寄生インダクタンス成分と、第１、２容量素子の容量成分との共振を利用することによって、結合線路の良好な反射損失特性を、広帯域にわたって得ることができる。また、アイソレーションが良好な領域において、高い方向性を有する方向性結合器を得ることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１にかかる方向性結合器の回路図である。
【図２】本発明の実施の形態１にかかる方向性結合器の特性を示す図である。
【図３】本発明の実施の形態２にかかる方向性結合器の回路図である。
【図４】本発明の実施の形態３にかかる方向性結合器の回路図である。
【図５】本発明の実施の形態４にかかる方向性結合器の回路図である。
【図６】本発明の実施の形態４にかかる方向性結合器の特性を示す図である。
【図７】本発明の実施の形態５にかかる方向性結合器の回路図である。
【図８】本発明の実施の形態５にかかる方向性結合器の特性を示す図である。
【図９】本発明の実施の形態６にかかる方向性結合器の回路図である。
【図１０】本発明の実施の形態６にかかる方向性結合器の特性を示す図である。
【図１１】本発明の実施の形態７にかかる方向性結合器の回路図である。
【図１２】本発明の実施の形態７にかかる方向性結合器の特性を示す図である。
【図１３】本発明の実施の形態８にかかる方向性結合器のブロック図である。
【図１４】本発明の実施の形態８にかかる方向性結合器における増幅器の回路図である。
【図１５】本発明の実施の形態９にかかる方向性結合器の回路図である。
【図１６】本発明の実施の形態１０にかかる方向性結合器の回路図である。
【図１７】無線端末における送信電力のモニタ方式の例を示す図である。
【図１８】負荷の不整合がある場合における方向性と検出電力誤差の関係を例示する図である。
【図１９】マルチバンド対応の無線端末における方向性結合器の使用例である。
【図２０】オンチップ型（on-chip型）方向性結合器の回路図を示す図である。
【図２１】オンチップ型（on-chip型）型方向性結合器の回路パターンの例を示す図である。
【図２２】オンチップ型（on-chip型）型方向性結合器の特性を例示する図である。
【発明を実施するための形態】
【００１８】
実施の形態１．
以下に述べる実施の形態においては、方向性結合器を有するチップが、モジュール基板或いはプリント基板上に実装される場合を前提としている。方向性結合器を有するチップは、ＧａＡｓ−ＨＢＴ、ＧａＡｓ−ＢｉＦＥＴ（ＨＢＴ＋ＦＥＴ、または、ＨＢＴ＋ＨＥＭＴ）、ＧａＡｓ−ＨＥＭＴ／ＦＥＴプロセスを用いて作製することができる。方向性結合器の結合ポートとアイソレーションポートが、ともに、モジュール外部に取り出される。モジュール外部への取り出しは、ボンディングワイヤ等のインダクタンス性の接続素子及びモジュール基板内の線路を介して行われる。なお、下記の実施形態は、Ｓｉ系プロセスで作製した方向性結合器の場合にも適用可能であり、また、マルチバンド対応機における方向性結合器の結合線路（副線路とも称される）の直列接続に好適である。
【００１９】
図１は、実施の形態１にかかる方向性結合器１０１の回路図である。方向性結合器１０１は、ＧａＡｓ／Ｓｉ基板上に作製される。方向性結合器１０１を備えたＧａＡｓ／Ｓｉチップは、モジュール基板或いはプリント基板上に実装されて使用される。図１において、ＩＮは主線路１４の入力ポート１２、ＯＵＴは主線路１４の出力ポート１６、ＣＰＬは結合線路２０の結合ポート１８、ＩＳＯは結合線路２０のアイソレーションポート２２である。図１の回路図において破線２で囲まれた構成が、ＧａＡｓ／Ｓｉ基板上に設けられる。以下の説明では、便宜上、破線２の内側の部分を「基板２」とも称す。
【００２０】
本実施形態の方向性結合器１０１は、基板２上に形成された主線路１４を備える。主線路１４の一端は入力ポート１２と接続し、主線路１４の他端は出力ポート１６と接続する。主線路１４は、入力ポート１２から出力ポート１６への送信電力（前進波）を伝送する線路である。基板２上には、主線路１４に沿って結合線路２０が形成されている。結合線路２０の一端は結合ポート１８と接続し、結合線路２０の他端はアイソレーションポート２２と接続する。結合線路２０は、主線路１４の送信電力の一部を結合ポートから取り出すための線路である。図１から把握されるように入力ポート１２と結合ポート１８は、基板２上に見て同一の側（図１の紙面左側）に設けられる。また、出力ポート１６とアイソレーションポート２２も、基板２上に見て同一の側（図１の紙面右側）に設けられる。
【００２１】
基板２上に設けられた方向性結合器１０１は、前述したように、図示しないモジュール基板或いはプリント基板上に実装される。図１においてＬｗ１、Ｌｗ２はインダクタンス性を有する接続素子を示しており、具体的には、例えば、ボンディングワイヤ、モジュール基板内の線路、あるいはフリップ実装時の支柱である。結合ポート１８はＬｗ１を介して結合ポート１９に接続し、アイソレーションポート２２はＬｗ２を介してアイソレーションポート２３に接続する。
【００２２】
実施の形態１にかかる方向性結合器１０１は、容量素子Ｃｐ１、Ｃｐ２を備えている。Ｃｐ１、Ｃｐ２は、結合線路２０の結合ポート１８とアイソレーションポート２２に、それぞれ、電気的に接続している。Ｃｐ１、Ｃｐ２は、整合用の容量素子として設けられている。実施の形態１では、Ｃｐ１、Ｃｐ２は、基板２上（on-chip）に作製したＭＩＭキャパシタ（Metal Insulator Metal Capacitor）である。Ｃｐ１は、一端が結合ポート１８と結合線路２０との間に接続している。Ｃｐ１の他端は接地される。一方、Ｃｐ２は、一端がアイソレーションポート２２と結合線路２０の間に接続し、他端が接地される。基板２上の具体的な回路パターン形状、ＭＩＭキャパシタの配置および接続は、図１の回路図と同一もしくは等価の回路が構成されるように、適宜に設計すればよい。
【００２３】
図２は、整合用容量素子（Ｃｐ１、Ｃｐ２）の有無による結合線路の反射損失の劣化と改善の様子を示す。図２２で述べたように、Ｌｗ１、Ｌｗ２の影響は、元の反射損失Ｓ３３、Ｓ４４（ｗ/ｏ−Ｌ）をＳ３３、Ｓ４４（ｗｉｔｈ−Ｌ）のように劣化させる。この劣化は例えば約１０ｄＢ程度である。これに対して、実施の形態１にかかる方向性結合器１０１は、チップ上の結合線路の結合ポート及びアイソレーションポートに、Ｃｐ１、Ｃｐ２が接続されたものである。このＣｐ１、Ｃｐ２が、整合容量として機能することにより、Ｌｗ１、Ｌｗ２の影響をキャンセルする。その結果、Ｓ３３、Ｓ４４（ｗ−Ｃ＆Ｌ）の特性のように、大幅に反射損失の劣化を抑制、帯域によっては改善できる。また、比較的広帯域（例えば０．８ＧＨｚから２．５ＧＨｚ帯程度）にわたって−２０ｄＢ以下の良好な反射損失特性を実現できる。なお、具体的な数値を例示すると、ワイヤのインダクタンスが０．６ｎＨから１．０ｎＨである場合、必要な容量値は約０．２ｐＦから０．４ｐＦである。このように、必要な容量値は非常に小さくてよい。
【００２４】
以上説明したように、本実施形態に係る方向性結合器によれば、広帯域に亘って結合線路の反射損失を改善することができる。
【００２５】
本実施形態に係る方向性結合器を用いることによって、マルチバンド対応の端末機において、方向性結合器の結合線路を直列接続した時の反射特性劣化を抑制できる。すなわち、実施の形態１にかかる方向性結合器１０１を用いて、図１９に示したdaisy-Chain接続回路を構成することができる。方向性結合器１０１を用いることにより、方向性結合器の結合線路の直列接続時に問題となる結合線路の反射損失の劣化を抑制しつつ、daisy-Chain接続回路の利点を享受することができる。
【００２６】
実施の形態２．
図３は、実施の形態２にかかる方向性結合器１０２の回路図である。方向性結合器１０２は、実施の形態１にかかる方向性結合器１０１に対して、インダクタンスＬ３、Ｌ４および容量素子Ｃｐ３、Ｃｐ４を付加したものである。Ｌ３、Ｌ４は、接続素子の寄生インダクタンスである。図１（実施の形態１）の場合に比べて、結合線路２０の整合回路が２素子（ＬＣ）から４素子（ＬＣＬＣ）に増加している。この素子数増加により、実施の形態１に比べてより広帯域に亘って反射損失を改善できる。
【００２７】
実施の形態３．
図４は、実施の形態３にかかる方向性結合器１０３の回路図である。図４（ａ）に示すように、方向性結合器１０３は、図１に示した方向性結合器１０１のＣｐ１、Ｃｐ２を可変容量化した構成を有している。図４（ｂ）は、可変容量素子Ｃｐｖ１、Ｃｐｖ２の具体的回路構成を示している。Ｃｐｖ１およびＣｐｖ２は、それぞれ、図４（ｂ）に示すように、抵抗Ｒ１ａ、容量Ｃｂ１、可変容量用ダイオードＤ１および固定容量Ｃ１ａを備えている。制御電圧Ｖｃの印加により、Ｃｐｖ１、Ｃｐｖ２の容量を変化させることができる。これにより、図１の反射特性（Ｓ３３、Ｓ４４（ｗ−Ｃ＆Ｌ））を変化させることが可能となり、実装後の微調整や帯域調整が可能になる。また、実施の形態１で述べた他の効果に関しても、実施の形態１と同様に享受できる。
【００２８】
実施の形態４．
図５は、実施の形態４にかかる方向性結合器１０４の回路図である。方向性結合器１０４は、方向性結合器１０１に、下記に述べる移相器を追加したものである。図５において、Ｌｃｐｌで表される長さは、主線路１４と結合線路２０の結合長である。主線路１４を伝送する送信電力の使用周波数から求められる波長をλとすると、結合長Ｌｃｐｌの値は、λ／４の１／１０〜１／２０程度である。
【００２９】
図５において、Ｒ１ａ、Ｒ１ｂは抵抗、Ｌ１ａ、Ｌ１ｂはインダクタンス、Ｃ１は容量素子である。図５におけるＲ１ａ、Ｒ１ｂ、Ｌ１ａ、Ｌ１ｂおよびＣ１が、１８０度移相器と減衰器を構成している。この移相器と減衰器が、特定の周波数において方向性を改善する効果を奏する。追加された移相器の構成の詳細は、特願２００９−８７４号出願書類にも開示されている。実施の形態４においても、Ｃｐ１，Ｃｐ２が整合容量として機能することにより、実施の形態１で述べた効果を同様に得ることができる。
【００３０】
Ｒ１ｂの一端は、結合線路２０の結合ポート側端とＬｗ１との間に接続する。Ｒ１ｂの当該一端は、Ｃｐ１の一端とも接続する。また、Ｒ１ａの一端は、結合線路２０のアイソレーションポート側端とＬｗ２との間に接続する。Ｒ１ａの当該一端は、Ｃｐ２の一端とも接続する。Ｒ１ｂの他端とＲ１ａの他端との間には、Ｌ１ｂ，Ｌ１ａの直列回路が挿入されている。Ｌ１ｂとＬ１ａの間にはＣ１の一端が接続し、Ｃ１の他端は接地される。
【００３１】
ここで、出力ポート１６から結合線路２０を経由して結合ポート１８へ達する反射波成分を、便宜上、「第１反射波成分」とも称す。また、出力ポート１６からアイソレーションポート２２および移相器２４を経由して結合ポート１８へ達する反射波成分を、便宜上、「第２反射波成分」とも称す。図５に示す移相器は、移相器における共振を利用して、第１反射波成分に対して第２反射波成分が逆相となるように、第２反射波成分を移相する。
【００３２】
一般に方向性結合器の性能は結合量、アイソレーション特性、方向性で定義される。結合量とは、入力ポート１２と結合ポート１８との結合の度合いを表す量である。結合量は、結合ポート１８における信号電力を入力ポート１２における信号電力で除算することにより求めることができる。アイソレーション特性は、出力ポート１６からの反射波と結合ポート１８との結合の強さを表す特性である。アイソレーション特性は、出力ポート１６からの反射波で結合ポート１８に表れる信号電力を前述の反射波の電力で除算することにより求めることができる。
【００３３】
方向性は、結合量をアイソレーション特性で除算した値である。方向性の値が大きいほど、出力ポート１６からの反射波の影響を低減して送信電力の検出ができるため、方向性結合器の検出誤差が小さくなる。
【００３４】
図５からわかるように、本実施形態にかかる移相器および減衰器の回路構成は、Ｒ-Ｌ-Ｃ-Ｌ-Ｒという対称な回路構成を有している。結合線路の反射損失が対称に改善されるように、移相器および減衰器の回路構成は、Ｒ-Ｌ-Ｃ-Ｌ-Ｒという対称な回路構成としている。この対称な回路構成によれば、結合線路の結合ポート側とアイソレーションポート側の特性を対称に改善することができる。この構成は、daisy-chain接続状態において方向性結合器の結合線路（副線路）の反射損失を改善するという目的を達成する上で、好適である。
【００３５】
方向性結合器の小型化の要請に応じて主線路と結合線路の結合長をλ／４より短くした場合には、方向性が悪化する問題が懸念される。この点、本実施形態の構成によれば結合長がλ／４より短い場合であっても方向性を高めることができる。移相器が第２反射波を第１反射波に対して略逆相となるように移相するため、Ｓ３２が良好（デシベル値が高い）な領域を得ることができる。アイソレーション（Ｓ３２）が良好な領域において、高い方向性を有する方向性結合器を得ることができる。高い方向性を有する周波数は、移相器の回路定数（共振周波数）の設定によって任意に変えることができる。
【００３６】
なお、実施の形態４の変形例として、方向性結合器１０４の移相器を個性する容量素子Ｃ１を、可変容量素子としてもよい。この可変容量素子の具体的構成は、例えば、図４に示したＣｐｖ１、Ｃｐｖ２の回路構成を用いることができる。図６は、方向性結合器１０４のＣ１を可変容量素子に置換した場合における効果を説明するための図である。可変容量素子の制御電圧（図４のＶｃ）を制御することにより容量値を変化させて、移相器の共振周波数を変化させることができる。このため、図６に矢印で示すように、良好な方向性を有する周波数帯を変化させることができる。このような方向性結合器は、マルチバンド（複数の異なる使用周波数）の用途に特に有用である。
【００３７】
実施の形態５．
図７は、実施の形態５にかかる方向性結合器１０５の回路図である。本実施形態は、方向性結合器の結合長を可変化した方向性結合器に関するものである。本実施形態は、デュアルバンド動作が可能な方向性結合器に、実施の形態１の整合容量を設けたものである。デュアルバンド動作とは、低域のバンドと高域のバンドという２つのバンドで動作することを意味する。
【００３８】
図７において、Ｃｐ１１、Ｃｐ１２、Ｃｐ２１、Ｃｐ２２は整合容量としての容量素子であり、Ｆ１、Ｆ２、Ｆｐ１１、Ｆｐ１２、Ｆｐ２１、Ｆｐ２２は、ＦＥＴスイッチング素子である。本実施形態では、結合線路が、結合ポート側結合線路１４４と、アイソレーションポート側結合線路１４２とを備えている。結合ポート側結合線路１４４と、アイソレーションポート側結合線路１４２の間には、それらの連通と遮断が切換可能なスイッチング素子Ｆ１が備えられている。また、移相器の一端と結合ポート側結合線路１４４の他端との間には、スイッチング素子Ｆ２が設けられている。Ｃｐ１１は、その一端がＦｐ１１を介して結合ポート１９と結合ポート側結合線路１４４の一端との間に接続し、その他端が接地されている。Ｃｐ１２の一端は、Ｆｐ１２を介して結合ポート１９と結合ポート側結合線路１４４の一端との間に接続する。Ｃｐ１２の他端は、接地されている。Ｃｐ２１の一端は、Ｆｐ２１を介してアイソレーションポート２３とアイソレーションポート側結合線路１４２の他端との間に接続する。Ｃｐ２１の他端は、接地されている。Ｃｐ２２の一端は、Ｆｐ２２を介してアイソレーションポート２３とアイソレーションポート側結合線路１４２の他端との間に接続している。Ｃｐ２２の他端は、接地されている。Ｆｐ１１、Ｆｐ１２、Ｆｐ２１、Ｆｐ２２のそれぞれのオン／オフにより、Ｃｐ１１、Ｃｐ１２、Ｃｐ２１、Ｃｐ２２の何れを整合容量として使用するかを切り替えることができる。
【００３９】
動作の概要は以下の通りである。Ｆ１がオン、Ｆ２がオフの場合、結合線路が長い状態となる。ここでいう長い状態とは、結合ポート側結合線路１４４とアイソレーションポート側結合線路１４２とが接続した状態を指す。この状態の特性を、図８に破線で示す。一方、Ｆ１がオフ、Ｆ２がオンの場合、結合線路は短い状態で動作する。ここでいう短い状態とは、結合ポート側結合線路１４４とアイソレーションポート側結合線路１４２とが遮断された状態を指す。この状態の特性を、図８に実線で示す。図８に示すように、長い状態と短い状態とでそれぞれ特性が異なっており、Ｂａｎｄ１において長い状態をＢａｎｄ２において短い状態をそれぞれ使用することによって、デュアルバンド動作が実現される。
【００４０】
Ｂａｎｄ１を用いる場合には、Ｆ１、Ｆｐ１２およびＦｐ２２をオンとし、Ｆ２、Ｆｐ１１およびＦｐ２１をオフとするように各トランジスタへの印加電圧を制御する。このとき、方向性は、図８に示すようにＢａｎｄ１の帯域で大幅に改善される。Ｆｐ１２、Ｆｐ２２がオン、Ｆｐ１１、Ｆｐ２１がオフなので、Ｃｐ１２、Ｃｐ２２が整合容量として機能する。Ｌｗ１、Ｌｗ２との共振による反射損失抑制効果が得られるようにこの容量を適宜に設定しておくことにより、図２のような反射特性の改善を広帯域に亘って図ることができる。
【００４１】
Ｂａｎｄ２を用いる場合には、Ｆ１、Ｆｐ１１およびＦｐ２１をオフとし、Ｆ２、Ｆｐ１１およびＦｐ２１をオンとするように各トランジスタへの印加電圧を制御する。Ｆ１がオフ、Ｆ２がオンの場合、結合線路は短い状態で動作する。Ｆｐ１２、Ｆｐ２２がオフ、Ｆｐ１１、Ｆｐ２１がオンとなるので、Ｃｐ１１とＣｐ２１が整合容量として機能する。Ｌｗ１、Ｌｗ２との共振による反射損失抑制効果が得られるようにこの容量を適宜に設定しておくことにより、Ｂａｎｄ２の状態においても広帯域に亘って結合線路の反射損失を改善できる。
【００４２】
方向性結合器の結合量は、複数の帯域の間で同等であることが好ましい。本実施形態によれば、結合長を切り替えることにより、Ｂａｎｄ１とＢａｎｄ２の異なる２つの帯域使用時においても、結合量を一定とすることができる。なお、Ｃｐ１１、Ｃｐ１２，Ｃｐ２１，Ｃｐ２２は、実施の形態１のＣｐ１、Ｃｐ２と同様に、ＭＩＭキャパシタとしても良い。
【００４３】
実施の形態６．
図９は、実施の形態６にかかる方向性結合器１０６の回路図である。本構成は、デュアルバンド動作が可能な方向性結合器に、実施の形態１の整合容量を設けたものである。実施の形態５と異なり、結合線路を２つ設けてデュアルバンド動作化を図っている。このデュアルバンド化は、例えば主線路と結合線路の間隔を変えることで実現できる。
【００４４】
主線路１４は、第２バンド用結合線路２００と第１バンド用結合線路２０２に挟まれている。第１バンド用結合線路２０２の一端は、ＦＥＴスイッチング素子Ｆ１Ｓを介して、Ｌｗ１と接続する。第１バンド用結合線路２０２の他端は、ＦＥＴスイッチング素子Ｆ３Ｓを介して、Ｌｗ２と接続される。一方、第２バンド用結合線路２００の一端は、ＦＥＴスイッチング素子Ｆ２Ｓ介して、Ｌｗ１と接続する。第２バンド用結合線路２００の他端は、ＦＥＴスイッチング素子Ｆ４Ｓを介して、Ｌｗ２と接続する。
【００４５】
Ｃｐ１１は、その一端がＦＥＴスイッチング素子Ｆｐ１１を介して結合ポートと接続し、その他端が接地されている。Ｃｐ１２は、その一端がＦＥＴスイッチング素子Ｆｐ１２を介して結合ポートと接続し、その他端が接地されている。また、Ｃｐ２１は、その一端がＦＥＴスイッチング素子Ｆｐ２１を介してアイソレーションポートと接続し、その他端が接地されている。ＣＰ２２は、その一端がＦＥＴスイッチング素子Ｆｐ２２を介してアイソレーションポートと接続し、その他端が接地されている。Ｃｐ１１、Ｃｐ１２，Ｃｐ２１，Ｃｐ２２は、実施の形態１のＣｐ１、Ｃｐ２と同様に、ＭＩＭキャパシタとしても良い。
【００４６】
使用する結合線路側のスイッチング素子をオン、使用しない結合線路側のＦＥＴスイッチング素子をオフすることで、２つの結合線路（第１バンド用結合線路２０２、第２バンド用結合線路２００）から使用する結合線路を選択できる。例えば、Ｂａｎｄ１での使用時には、Ｆ１Ｓ、Ｆ３Ｓ、Ｆｐ１１およびＦｐ２１をオン、Ｆ２Ｓ、Ｆ４Ｓ、Ｆｐ１２およびＦｐ２２をオフとする。一方、Ｂａｎｄ２での使用時には、Ｆ１Ｓ、Ｆ３Ｓ、Ｆｐ１１およびＦｐ２１をオフとし、Ｆ２Ｓ、Ｆ４Ｓ、Ｆｐ１２およびＦｐ２２をオンとする。
【００４７】
方向性改善用の移相器及び減衰器も、実施の形態４、５と同様に設けられている。整合容量もスイッチング素子を介して選択することで、図１０に示す方向性の改善と共に、図２に示す結合線路の反射特性の改善を広帯域に亘って実現できる。
【００４８】
主線路１４と第１バンド用結合線路２０２との間の距離は、主線路１４と第２バンド用結合線路２００の距離より短くしてもよい。すなわち、Ｂａｎｄ１使用時には十分な結合量を得るために、主線路１４と第１バンド用結合線路２０２との距離を短くしてもよい。一方、Ｂａｎｄ２使用時には結合量が高くなりすぎることを抑制するために、主線路１４と第２バンド用結合線路２００との距離を大きくしてもよい。このようにして、どちらの周波数帯を用いた場合であっても、方向性結合器の結合量がほぼ一定となるように線路間の距離を調整してもよい。一般に、結合ポートの後段に配置されたディテクタでの検出電力は、使用周波数に係らず一定範囲内であることが検出精度の観点から好ましい。
【００４９】
実施の形態７．
図１１は、実施の形態７にかかる方向性結合器１０７の回路図である。本構成は、デュアルバンド動作が可能な方向性結合器に、実施の形態１の整合容量を設けたものである。実施の形態６と異なり、主線路を２つ設けてデュアルバンド動作化を図っている。主線路と結合線路の間隔を変えることによりデュアルバンド化を実現できる。実施の形態７にかかる構成の一部（デュアルバンド動作方向性結合器に移相器などを加えた構成）の詳細は、特願２００９−８７４号出願書類にも開示されている。
【００５０】
第１バンド用主線路３０２は、一端が第１バンド用入力ポート３０８と接続し、他端が第１バンド用出力ポート３１０と接続する。第２バンド用主線路３００は、一端が第２バンド用入力ポート３０４と接続し、他端が第２バンド用出力ポート３０６と接続する。第２バンド用主線路３００は、第１バンド用主線路３０２とともに結合線路２０を挟むように形成されている。
【００５１】
方向性結合器１０７は、２つの移相器を備えている。図１１において、Ｒ１ｂ，Ｌ１ｂ，Ｌ１ａ，Ｒ１ａ、およびＣ１により構成される移相器を、以下「第１バンド用移相器」と称す。図１１において、Ｒ２ｂ，Ｌ２ｂ，Ｌ２ａ，Ｒ２ａ、およびＣ２により構成される移相器を、以下「第２バンド用移相器」と称す。第１バンド用移相器は、一端が第1スイッチング素子Ｆ１ｄを介して結合ポートと接続し、他端が第２スイッチング素子Ｆ３ｄを介してアイソレーションポートと接続する。第２バンド用移相器は、一端が第３スイッチング素子Ｆ２ｄを介して結合ポートと接続し、他端が第４スイッチング素子Ｆ４ｄを介してアイソレーションポートと接続する。
【００５２】
方向性結合器１０７は、４つの整合用容量素子（図１１におけるＣｐ１１、Ｃｐ１２，Ｃｐ２１，Ｃｐ２２）を備えている。Ｃｐ１１は、一端が第５スイッチング素子Ｆｐ１１を介して結合ポートと接続し、他端が接地される。Ｃｐ１２は、一端が第６スイッチング素子Ｆｐ１２を介して結合ポートと接続し、他端が接地される。Ｃｐ２１は、一端が第７スイッチング素子Ｆｐ２１を介してアイソレーションポートと接続し、他端が接地される。Ｃｐ２２は、一端が第８スイッチング素子Ｆｐ２２を介してアイソレーションポートと接続し、他端が接地される。Ｃｐ１１、Ｃｐ１２，Ｃｐ２１，Ｃｐ２２は、実施の形態１のＣｐ１、Ｃｐ２と同様に、ＭＩＭキャパシタとしても良い。
【００５３】
具体的には、Ｂａｎｄ１使用時には、Ｆ１ｄ、Ｆ３ｄ、Ｆｐ１１およびＦｐ２１をオンとし、Ｆ２ｄ、Ｆ４ｄ、Ｆｐ１２およびＦｐ２２をオフとする。一方、Ｂａｎｄ２使用時には、Ｆ１ｄ、Ｆ３ｄ、Ｆｐ１１およびＦｐ２１をオフとし、Ｆ２ｄ、Ｆ４ｄ、Ｆｐ１２およびＦｐ２２をオンとする。
【００５４】
このようなオン／オフの制御は、方向性結合器１０７の内部又は外部に設けられた電圧印加回路が前述したスイッチング素子のスイッチングを行うことにより実施される。方向性結合器１０７は、このスイッチングを行うための手段として、スイッチング素子ごとの電圧印加用ポート（図中においてＶｃ１、Ｖｃ２で示す）を有している。
【００５５】
実施の形態７によれば、使用する結合線路のＦＥＴスイッチング素子をオン、使用しない結合線路のＦＥＴスイッチング素子をオフすることで、２つの結合線路を択一的に選択、使用できる。これとともに、ＦＥＴスイッチング素子のオン／オフの組み合わせを選択的に切り換えることにより、整合容量を選択することができる。方向性改善用の移相器及び減衰器も、実施の形態４、５、６と同様に設けられている。方向性結合器１０７の構成によれば、図１２に示す方向性の改善と共に、結合線路２０の反射特性の改善を広帯域に亘って実現できる。
【００５６】
本実施形態によれば、第１バンド用移相器と第２バンド用移相器を、使用周波数によって使い分けることができる。したがって、使用周波数の異なる複数の状況下においても、高い方向性を得ることができる。なお、結合線路２０と第１バンド用主線路３０２との間の距離は、結合線路２０と第２バンド用主線路３００の距離に比して、適宜に小さくしてもよい。これらの距離を適宜に相違させることによって、Ｂａｎｄ１使用時とＢａｎｄ２使用時における結合量を一定にすることができる。
【００５７】
実施の形態８．
図１３は、実施の形態８にかかる方向性結合器１０８の回路図である。方向性結合器１０８は、移相器（Ｐ.Ｓ.）４１４と反転増幅器（ＩＮＶ）４１２を備えている。実施の形態８は、移相器にアクティブ素子である反転増幅器４１２を用いた方向性結合器に、実施の形態１と同様に整合容量を設けたものである。
【００５８】
反転増幅器４１２は、利得が可変であり、入力信号を減衰させて結合ポートへ伝送することができる。利得を調節することにより、実施の形態４と同様に第１および第２反射波成分を等振幅とするように、第２反射波成分を減衰させることができる。
【００５９】
図１４は、図１３の回路における、移相器４１４（Ｐ.Ｓ.）と反転増幅器４１２（ＩＮＶ）部分の具体的な回路構成を示す。図１４においてＴｒ１とＴｒＲＥＦはＨＢＴ（ヘテロ接合バイポーラトランジスタ）である。Ｆ１はＦＥＴ（電界効果トランジスタ）である。またＲｃ１は負荷抵抗である。ＲＦＢ１、ＲＦＢ２、ＣＦＢ１はＴｒ１のベースコレクタ間に設けたフィードバック回路である。本実施形態にかかる反転増幅器４１２は減衰特性を有する可変利得回路であり、フィードバック回路を設けることで、帯域を広げると共に利得を低減することができる。フィードバック回路のＦＥＴであるＦ１のゲート電圧ＶＧＣ１を制御することでＦ１のオン抵抗を制御でき、フィードバック量を制御できるため利得を制御できる。ＲＩＮ１、ＲＯ１は、反転増幅器４１２の利得減衰用の抵抗である。これらの抵抗値を適当な値とすることで方向性を高めるように減衰特性を設定できる。Ｔｒ１とＴｒＲＥＦは、カレントミラー回路を構成する。Ｔｒ１のバイアス電流は、ＶＲＥＦで調整できる。Ｔｒ１のコンダクタンス(ｇｍ) はこのバイアス電流に比例するため、バイアス電流を制御することで利得量（減衰量）を調整できる。
【００６０】
図１４において、Ｃｐ１、Ｃｐ２がインダクタンスＬｗ１、Ｌｗ２との共振を実現する整合容量である。Ｃｐ１、Ｃｐ２の容量値を適当に選定することで、広帯域に亘る反射特性の改善を実現できる。また能動移相器及び減衰器の搭載により、広帯域に亘って方向性も改善できる。
【００６１】
なお、実施の形態８のように移相器として反転増幅器４１２を用いた構成は、移相器の回路寸法の小型化に有利である。すなわち反転増幅器は一般にトランジスタと抵抗により構成できるため、実施の形態４で述べたインダクタおよび容量素子を用いた移相器と比較して小型化できる。
【００６２】
実施の形態９．
図１５は、実施の形態９にかかる方向性結合器１０９の回路図である。方向性結合器１０９は、結合ポートとアイソレーションポートの関係を反対向きに切り替えることができる構成を備える。実施の形態９では、ポート関係を切替可能な構成に、実施の形態１にかかる整合容量Ｃｐ１，Ｃｐ２の役割を果たす容量素子が設けられる。
【００６３】
図１５に示すように、方向性結合器１０９は、互いに反対方向に設けられた反転増幅器４３０、４３２を備えている。反転増幅器４３０、４３２は、それぞれ、移相器としての役割を果たす。向きが反対の２つの移相器を備えるため、方向性結合器１０９は、それらの移相器を択一的に使用することにより、入力ポートと出力ポートを逆転させて２つの方向に使用できる。
【００６４】
反転増幅器４３０および反転増幅器４３２は、ともに、利得が可変な反転増幅器である。図１５に示す方向性結合器は、双方向への送信電力の伝送を可能としつつ、高い方向性を得ることができる。
【００６５】
反転増幅器４３０の出力端子は、スイッチング素子Ｆ１Ｌを介して、結合線路２０とＬｗ１との間に接続している。スイッチング素子Ｆ１Ｌと反転増幅器４３０の出力端子との間には、容量素子Ｃｐ１の一端が接続している。Ｃｐ１の他端は設置されている。また、反転増幅器４３０の入力端子は、スイッチング素子Ｆ２Ｌを介して、結合線路２０とＬｗ２との間に接続している。スイッチング素子Ｆ２Ｌと反転増幅器４３０の出力端子との間には、容量素子Ｃｐ２の一端が接続している。Ｃｐ２の他端は設置されている。
【００６６】
反転増幅器４３２も、反転増幅器４３０側の回路と同様に、入力端子側にスイッチング素子Ｆ３Ｌおよび容量素子Ｃｐ３を備え、出力端子側にスイッチング素子Ｆ４Ｌおよび容量素子Ｃｐ４を備えている。但し、記述したとおり、反転増幅器４３２と反転増幅器４３０は、入力端子と出力端子の位置関係が反対である。
【００６７】
入力ポート１２から出力ポート１６へ送信電力が伝送される場合には、トランジスタＦ１ＬおよびトランジスタＦ２Ｌをオンとし、トランジスタＦ３ＬおよびトランジスタＦ４Ｌをオフとする。その結果、反転増幅器４３０が移相器として作動する。一方、出力ポート１６から入力ポート１２へ送信電力が伝送される場合には、トランジスタＦ１ＬおよびトランジスタＦ２Ｌをオフとし、トランジスタＦ３ＬおよびトランジスタＦ４Ｌをオンとする。この場合、反転増幅器４３２が移相器として作動する。
【００６８】
Ｌｗ１，Ｌｗ２との共振を利用した反射損失改善効果が得られる適当な容量値のＣｐ１、Ｃｐ２、Ｃｐ３およびＣｐ４を選定することによって、ポートの引き出し方向の反転を可能にしつつ広帯域に亘る反射特性の改善を実現できる。また、能動移相器及び減衰器の搭載により、広帯域に亘る方向性改善効果も得られる。
【００６９】
実施の形態１０．
図１６は、実施の形態１０にかかる方向性結合器１１０の回路図である。実施の形態１０の方向性結合器１１０は、実施の形態９と同様に、結合ポートとアイソレーションポートの関係を反対向きに切り替えることができる構成を備える。但し、移相器の具体的構成において実施の形態９と相違点がある。
【００７０】
図１９において、Ｒ１、Ｃ１、Ｌ１からなる回路が、移相器５３０を構成している。同様に、Ｒ２、Ｃ２、Ｌ２からなる回路が、移相器５３２を構成している。方向性結合器１１０は、実施の形態９にかかる反転増幅器４３０、４３２が、移相器５３０，５３２で置換された構成を有している。その他の構成は、実施の形態９と同様である。
【００７１】
実施の形態１０にも、ポート関係を切替可能な構成に、実施の形態１にかかる整合容量Ｃｐ１，Ｃｐ２の役割を果たす容量素子が設けられる。実施の形態１０においても、Ｌｗ１、Ｌｗ２との共振を利用した反射損失改善効果が得られる適当な容量値のＣｐ１、Ｃｐ２、Ｃｐ３、Ｃｐ４を選定することによって、ポートの引き出し方向の反転を可能にしつつ広帯域に亘る反射特性の改善を実現できる。また、能動移相器及び減衰器の搭載により、広帯域に亘る方向性改善効果も得られる。
【００７２】
実施の形態１１．
実施の形態１１にかかる方向性結合器は、実施の形態８にかかる方向性結合器１０８（図１３、１４参照）において、Ｃｐ１、Ｃｐ２に代えて、可変容量素子Ｃｐｖ１、Ｃｐｖ２を備えた構成である。これにより、方向性結合器１０８の利点に加えて、実施の形態３にかかる方向性結合器１０３と同様の効果を得ることができる。また、これまで説明した各実施形態の構成において、Ｃｐ１、Ｃｐ２等の整合用の容量素子を適宜に可変容量素子に置換してもよい。
【００７３】
以上説明したように、実施の形態１乃至１１にかかる方向性結合器は、チップとモジュール基板の接続素子であるワイヤ及びモジュール基板上の線路等の寄生インダクタンス成分Ｌｗ１、Ｌｗ２とチップの結合線路２０に設けた容量成分との共振を利用することにより、結合線路２０の反射損失の劣化抑制、反射損失改善を広帯域に亘って実現できる。これにより、マルチバンド対応機における方向性結合器の結合線路の直列接続が可能になる。他の言い方をすれば、直列接続による反射損失の劣化の影響を受けにくい、検波回路を提供できる。
【００７４】
なお、実施の形態１乃至１１では、抵抗、インダクタ或いは容量素子に関して、便宜上、複数の実施形態の間で共通の符号を用いている場合がある。例えば、整合用の容量素子の符号として、Ｃｐ１、Ｃｐ２、Ｃｐ３、Ｃｐ４を複数の実施形態において共通に用いている。しかしながら、これは必ずしも、共通の符号を有する素子が同一容量値であることを限定するものではない。個々の素子の抵抗値、インダクタンスあるいは容量値は、各実施形態の回路構成にあわせて適宜に変更すればよい。結合線路２０の良好な反射損失特性を広帯域にわたって得られるように、容量素子を選定すればよい。
【符号の説明】
【００７５】
１０１〜１１０  方向性結合器
１２    入力ポート
１４    主線路
１６    出力ポート
１８    結合ポート
１９    結合ポート
２０    結合線路
２０    結合線路
２２    アイソレーションポート
２３    アイソレーションポート
２４    移相器
１４２  アイソレーションポート側結合線路
１４４  結合ポート側結合線路
２００  第２バンド用結合線路
２０２  第１バンド用結合線路
３００  第２バンド用主線路
３０２  第１バンド用主線路
３０４  第２バンド用入力ポート
３０６  第２バンド用出力ポート
３０８  第１バンド用入力ポート
３１０  第１バンド用出力ポート
４１２、４３０、４３２  反転増幅器
４１４  可変移相器
５３０，５３２  移相器
Ｃｐｖ１、Ｃｐｖ２  可変容量素子
Ｃｐ１、Ｃｐ２、Ｃｐ３、Ｃｐ４  容量素子
Ｃｐ１１、Ｃｐ１２、Ｃｐ２１、Ｃｐ２２  容量素子
Ｆ１、Ｆ２、Ｆ３、Ｆ４  スイッチング素子
Ｆ１ｄ、Ｆ２ｄ、Ｆ３ｄ、Ｆ４ｄ  スイッチング素子
Ｆ１Ｓ、Ｆ２Ｓ、Ｆ３Ｓ、Ｆ４Ｓ  スイッチング素子
Ｆ１Ｌ、Ｆ２Ｌ、Ｆ３Ｌ、Ｆ４Ｌ  スイッチング素子
Ｆｐ１１、Ｆｐ１２、Ｆｐ２１、Ｆｐ２２  スイッチング素子
Ｌｗ１、Ｌｗ２  インダクタンス
【図１】
0005381528.tif 000002
【図２】
0005381528.tif 000003
【図３】
0005381528.tif 000004
【図４】
0005381528.tif 000005
【図５】
0005381528.tif 000006
【図６】
0005381528.tif 000007
【図７】
0005381528.tif 000008
【図８】
0005381528.tif 000009
【図９】
0005381528.tif 000010
【図１０】
0005381528.tif 000011
【図１１】
0005381528.tif 000012
【図１２】
0005381528.tif 000013
【図１３】
0005381528.tif 000014
【図１４】
0005381528.tif 000015
【図１５】
0005381528.tif 000016
【図１６】
0005381528.tif 000017
【図１７】
0005381528.tif 000018
【図１８】
0005381528.tif 000019
【図１９】
0005381528.tif 000020
【図２０】
0005381528.tif 000021
【図２１】
0005381528.tif 000022
【図２２】
0005381528.tif 000023