【事件の表示】
　特願２０１５−５５７０２９「リング発振器ベースの物理的複製不可関数および年齢検知回路を使用した集積回路識別およびディペンダビリティ検証」拒絶査定不服審判事件〔平成２６年　８月１４日国際公開，ＷＯ２０１４／１２４０２３，平成２８年　３月１０日国内公表，特表２０１６−５０８００３，請求項の数（４４）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１．手続の経緯
　本願は，２０１４年２月５日（パリ条約による優先権主張外国庁受理２０１３年２月１１日　アメリカ合衆国）を国際出願日とする出願であって，
　平成２７年８月５日付けで特許法第１８４条の４第１項の規定による明細書，請求の範囲，及び，図面（図面の中の説明に限る）の日本語による翻訳文，並びに，条約第３４条（２）（ｂ）の規定に基づく補正書の日本語による翻訳文が提出され，平成２８年２月２４日付けで審査請求がなされると共に手続補正がなされ，平成２８年３月３１日付けで審査官により拒絶理由が通知され，これに対して平成２８年７月７日付けで意見書が提出されると共に手続補正がなされたが，平成２８年７月２６日付けで審査官により拒絶査定（以下，これを「原査定」という）がなされ，これに対して平成２８年１２月１日付けで審判請求がなされ，平成２９年１０月２日付けで当審により拒絶理由が通知され，これに対して平成３０年１月５日付けで意見書が提出され，平成３０年３月１９日付けで当審により拒絶理由が通知され，これに対して平成３０年４月４日付けで意見書が提出されると共に手続補正がなされたものである。
　
第２．本願発明について
　本願の請求項１〜本願の請求項４４に係る発明（以下，これを「本願発明１」〜「本願発明４４」という）は，平成３０年４月４日付けの手続補正により補正された特許請求の範囲の請求項１〜請求項４４に記載された事項により特定されるものであり，そのうち，本願発明１は，次のとおりのものである。
　
「集積回路であって，
　部分的に，物理的複製不可関数(PUF)を実装するように構成される第1の複数のリング発振器と，
　部分的に，前記集積回路の年齢を提供する年齢センサ回路を実装するように構成される第2の複数のリング発振器と，
　前記第1の複数のリング発振器および前記第2の複数のリング発振器と結合される，リング発振器選択回路と
を備え，
　前記リング発振器選択回路が，前記第1の複数のリング発振器および/または前記第2の複数のリング発振器のうちから，少なくとも2つのリング発振器を選択するように適合され，
　前記リング発振器選択回路が前記PUFおよび前記年齢センサ回路によって共通に共有される，集積回路。」
　
第３．引用文献に記載の事項及び発明
１．引用文献に記載の事項
（１）原査定の拒絶の理由に引用された引用文献１（国際公開第２００８／０５６６１２号）には，図面と共に，次の事項が記載されている。
　
Ａ．「[0124] (PUF回路 1の構成） 
　
図13は，本発明の実施の形態2における PUF回路1の構成の一例を示したブロック図である。PUF回路1は，実施の形態1における第1のPUF回路11041A〜11041Iのそれぞれに相当し，第1〜第8リングオシレータ101〜108と第1〜第2リングオシレータ選択部111〜112
入力値保管部14と，入力値設定部15と，入力値再設定判定部16と，閾値保管部17と，出力ビット制御部18と，出力ビット保管部19とからなる
　
Ｂ．「[0126] (1)第1〜第8リングオシレータ101〜108
　
第1〜第8リングオシレータ101〜108はそれぞれ，奇数個の否定回路をリング状に接続した構成を基本とする発振回路であり
これら8個のリングオシレータの構成及び動作は全て同じであるので，以下では，それらをリングオシレータ100として
[0127]　図14は，リングオシレータ100の構成の一例を示すブロック図である。リングオシレータ100は，7段のリングオシレータであり，NAND回路21と，7個の否定回路22〜28力，らなる。なお，本実施の形態では，7段のリングオシレータとしているが，これは奇数段であれば何段のリングオシレータであってもよい。」
　
Ｃ．「[0130] (2)第1〜第2リングオシレータ選択部 111〜112
 
第1〜第2リングオシレータ選択部111〜112は，それぞれ，入力値保管部14から入力される3ビットの入力値データに基づいて，前記第1〜第8リングオシレータ101〜108から1個を選択し，選択したリングオシレータから出力される発振信号を取得して第1周波数カウント部121または第2周波数カウント部122に入力する
　
Ｄ．「[0183] PUF回路 が製造された後に，PUF回路1は「入力値データの設定」処理を行い， 1または0の出力ビットを設定する。その後，PUF回路1は「出力ビットの算出」処理を行い，「入力値データの設定」処理により設定された1ビットの出力ビットを出力する。その際，
PUF回路1は，入力値保管部14に設定している入力値データ（N1,N2)によって選択される2つのリングオシレータの周波数差が，経年変化などにより，所定の閾値未満になったと検知した
　
Ｅ．「[0229] (13)上記の
各装置を構成する構成要素の一部または全部は，1個のシステム LSI(Large Scale Integration：大規模集積回路）から構成されているとしてもよい。 システムLSIは，複数の構成部を1個のチップ上に集積して製造された超多機能LSIであり，具体的には，マイクロプロセッサ，ROM，RAMなどを含んで構成されるコンピュータシステムである
　
（２）原査定の拒絶の理由に引用された引用文献２（国際公開第２０１１／０２７５５３号）には，図面と共に，次の事項が記載されている。
　
Ｆ．「[0016]　本発明の経年劣化診断装置および経年劣化診断方法は，負荷信号を一定時間入力された試験用のリング発振器と，負荷信号を入力されていない参照用のリング発振器と，を用い，ある一定時間内におけるそれぞれのリング発振器を構成する複数の論理ゲートの信号伝播段数の差を比較することで，試験用のリング発振器の劣化度，すなわち試験用のリング発振器を構成する論理ゲートの劣化度の診断を行う。」
　
（３）原査定の拒絶の理由に引用された引用文献３（特開２００９−０１６５８６号公報）には，図面と共に，次の事項が記載されている。
　
Ｇ．「【０００３】
　図５，６を参照しつつ，チェックトランジスタの各電極パッドの配置について説明する。図５に示した各電極パッドは，図６に示した半導体装置３００が備えるチェックトランジスタの各電極パッド３５０ｄ，３５０ｓ，３５０ｇにそれぞれ対応している。
　図５において，一つのチェックトランジスタ３１０の最上層には，ドレイン電極パッド３５０ｄ，ゲート電極パッド３５０ｇ，およびソース電極パッド３５０ｓが，２０μｍ間隔に並べて配置されている。各電極パッドの大きさはそれぞれ，５０μｍ×４０μｍである。また，一つのチェックトランジスタ３１０の大きさは，２００μｍ×８７μｍで，上下に配置された各チェックトランジスタ同士は，１０μｍずつ離して配置されている。
　このように電極パッドは，広い面積を必要とするため，半導体装置の内部に配置することが困難であった。」
　
（４）原査定の拒絶の理由に引用された引用文献４（特表２００８−５０３８８２号公報）には，図面と共に，次の事項が記載されている。
　
Ｈ．「【００２７】
　第２モード（例えば，試験モード）では，第１ＤＵＴイネーブル信号（ＥＮ＿Ｐ１）は低く，第２ＤＵＴイネーブル信号（ＥＮ＿Ｎ１）は高い。従って，第１ＤＵＴモジュール１３０の各Ｎ−ＭＯＳＦＥＴ２３２，２３４のゲートは高く（例えば，電源電圧（ＶＤＤ）），各Ｐ−ＭＯＳＦＥＴ２２８，２３０のゲートは低い（例えば，接地（ＶＳＳ））。イネーブル信号（ＥＮ）が高状態に切り替わると，第１リング発振器モジュール１２０は第１発振器信号（ＶＦ１）を発生させる。第１ＤＵＴモジュール１３０がＰ−ＭＯＳＦＥＴだけを含む場合，第１発振器信号（ＶＦ１）の動作周波数はＰ−ＭＯＳＦＥＴの駆動電流の関数となる。第１ＤＵＴモジュール１３０がＮ−ＭＯＳＦＥＴだけを含む場合，第１発振器信号の動作周波数（ＶＦ１）はＮ−ＭＯＳＦＥＴの駆動電流の関数となる。第１ＤＵＴモジュール１３０がＮ−ＭＯＳＦＥＴとＰ−ＭＯＳＦＥＴ両方を含む場合，第１発振器信号（ＶＦ１）の動作周波数は主としてＰ−ＭＯＳＦＥＴの駆動電流の関数となり，Ｎ−ＭＯＳＦＥＴにより生じる動作周波数は小さい影響しか及ぼさない。通常動作モードに関する上記の説明から，第１の組のＭＯＳＦＥＴに経時的にストレスが加えられると，駆動電流のを経時的に減少させるＮＢＴＩが生じることがわかる。従って，第１発振器信号の動作周波数（ＶＦ１）は経時的に減少する。
【００２８】
　第２モードでは，イネーブル信号が高状態に切り替わると第３ＤＵＴイネーブル信号（ＥＮ＿Ｐ２）は低状態に切り替わり，第４ＤＵＴイネーブル信号（ＥＮ＿Ｎ２）は，高状態に切り替わる。従って，第２ＤＵＴモジュール１５０の各Ｎ−ＭＯＳＦＥＴ２８２，２８４のゲートは高くなり（例えば，電源電圧（ＶＤＤ）），各Ｐ−ＭＯＳＦＥＴ２７８，２８０のゲートは低くなる（例えば，接地（ＶＳＳ））。その後，第２リング発振器モジュール１４０は第２発信器信号（ＶＦ２）を発生させる。通常動作モードに関する上記の説明から，第３の組のＭＯＳＦＥＴの駆動電流は，経時的に実質的に一定に維持されることがわかる。従って，第２発振器信号（ＶＦ２）の動作周波数は実質的に一定に維持される。実際のケースでは，第３の組のインバータ２５２，２５４，２５６，２５８と第２ＮＡＮＤゲート２７６における駆動電流の低下のために一定ではない場合がある。しかしながら，「本来備わっている」駆動電流の低下速度は第１リング発振器モジュール１２０と第２リング発振器モジュール１４０との両方で同じである。従って，リング発振器モジュール１２０，１４０の動作周波数間の差が，被試験体の年齢を示す。
【００２９】
　負バイアス温度不安定性は，第１発振器信号と第２発振器信号（ＶＦ１，ＶＦ２）の動作周波数の差を求めることにより測定することができる。第１発振器信号と第２発振器信号（ＶＦ１，ＶＦ２）の動作周波数を，第１信号ループと第２信号ループの任意のノードで測定できることがわかる。システムのＮＢＴＩは経時的に増加することがわかっている。従って，関連する集積回路，電子デバイス等の年齢を，ＮＢＴＩの測定から推定するこ
とができる。集積回路，電子デバイス等の年齢を決定するには，第２モード（試験モード）が，周期的に，または測定要求に応答して開始されてよい。」
　
（５）原査定の拒絶の理由に引用された引用文献５（特表２００８−５０３８８３号公報）には，図面と共に，次の事項が記載されている。
　
Ｉ．「【００２４】
　試験モードの期間が通常動作モードと比較してごくわずか(negligible)でなければならないことが理解される。第１の発振器信号と第２の発振器信号（ＶＦ１，ＶＦ２）の動作周波数がそれぞれ，第１のリング発振器モジュール１２０と第２のリング発振器モジュール１４０の任意のノードで測定されてよいことも理解される。第１の発振器信号と第２の発振器信号（ＶＦ１，ＶＦ２）の動作周波数の差は，第１のＮ−ＭＯＳＦＥＴ２１８と第２のＮ−ＭＯＳＦＥＴ２３８の年齢の表示である。従って，Ｎ−ＭＯＳＦＥＴを用いて実現される集積回路，電子デバイス等の年齢も推定される。」
　
２．引用文献１に記載の発明
（１）上記Ａの「図13は，本発明の実施の形態2における PUF回路1の構成の一例を示したブロック図である。PUF回路1は，実施の形態1における第1のPUF回路11041A〜11041Iのそれぞれに相当し，第1〜第8リングオシレータ101〜108と第1〜第2リングオシレータ選択部111〜112」という記載，上記Ｂの「第1〜第8リングオシレータ101〜108はそれぞれ，奇数個の否定回路をリング状に接続した構成を基本とする発振回路であり」という記載，及び，同じく，上記Ｂの「これら8個のリングオシレータの構成及び動作は全て同じであるので，以下では，それらをリングオシレータ100として」という記載から，引用文献１には，
“第1〜第8のリングオシレータ101〜108からなるリングオシレータ100を有するPUF回路1”が記載されていることが読み取れる。
　
（２）上記Ｃの「第1〜第2リングオシレータ選択部111〜112は，それぞれ，入力値保管部14から入力される3ビットの入力値データに基づいて，前記第1〜第8リングオシレータ101〜108から1個を選択し，選択したリングオシレータから出力される発振信号を取得して第1周波数カウント部121または第2周波数カウント部122に入力する」という記載と，上記（１）において引用した，上記Ａの記載内容から，引用文献１に記載の「PUF回路1」は，
“第1〜第8リングオシレータ101〜108に接続され，それぞれ，前記リングオシレータ101〜108から1個を選択する第1〜第2リングオシレータ選択部111〜112を有する”ことが読み取れる。
　
（３）上記Ａの「入力値保管部14と，入力値設定部15と，入力値再設定判定部16と，閾値保管部17と，出力ビット制御部18と，出力ビット保管部19とからなる」という記載と，上記（１）に引用したＡの記載内容，及び，上記Ｄの「PUF回路1は，入力値保管部14に設定している入力値データ（N1,N2)によって選択される2つのリングオシレータの周波数差が，経年変化などにより，所定の閾値未満になったと検知した」という記載から，引用文献１には，
“PUF回路1は，更に，入力値保管部14を有し，前記入力値保管部14に設定されている入力値データ（N1,N2)によって選択される2つのリングオシレータの周波数差が，経年変化などにより，所定の閾値未満になったと検知する機能を有する”ものであることが読み取れる。
　
（４）上記Ｅの「各装置を構成する構成要素の一部または全部は，1個のシステム LSI(Large Scale Integration：大規模集積回路）から構成されているとしてもよい。 システムLSIは，複数の構成部を1個のチップ上に集積して製造された超多機能LSIであり，具体的には，マイクロプロセッサ，ROM，RAMなどを含んで構成されるコンピュータシステムである」という記載から，引用文献１に記載の「PUF回路1」は，
“LSI（大規模集積回路）で構成されてもよい”ものであることが読み取れる。
　
（５）以上，（１）〜（４）において検討した事項から，引用文献１には，次の発明（以下，これを「引用発明」という）が記載されているものと認める。
　
「第1〜第8のリングオシレータ101〜108からなるリングオシレータ100を有するPUF回路1であって，
　前記PUF回路1は，第1〜第8リングオシレータ101〜108に接続され，それぞれ，前記リングオシレータ101〜108から1個を選択する第1〜第2リングオシレータ選択部111〜112を有し，
　前記PUF回路1は，更に，入力値保管部14を有し，前記入力値保管部14に設定されている入力値データ（N1,N2)によって選択される2つのリングオシレータの周波数差が，経年変化などにより，所定の閾値未満になったと検知する機能を有し，
　LSI（大規模集積回路）で構成されてもよい，PUF回路1。」
　
第４．本願発明と引用発明との対比及び判断
１．本願発明１と引用発明との対比
（１）引用発明において，「PUF回路1」は，「LSI（大規模集積回路）で構成されてもよい」ものであるから，
　引用発明における「PUF回路1」が，
　本願発明１における「集積回路」に相当する。
　
（２）引用発明において，「リングオシレータ100」が，「PUF回路1」を構成するものであることは，明らかであるから，
　引用発明における「リングオシレータ100」が，
　本願発明１における「部分的に，物理的複製不可関数(PUF)を実装するように構成される第1の複数のリング発振器」に相当する。
　
（３）引用発明において，「第1〜第2リングオシレータ選択部111〜112」は，「リングオシレータ100」に接続されていて，当該「リングオシレータ100」から，「第1リングオシレータ選択部111」と，「第2リングオシレータ選択部112」が，それぞれ１つずつ「リングオシレータ」を選択しているので，結果として，“２つのリングオシレータを選択する”ものであると言い得るものであるから，
　引用発明における「第1〜第8リングオシレータ101〜108に接続され，それぞれ，前記リングオシレータ101〜108から1個を選択する第1〜第2リングオシレータ選択部111〜112を有し」と，
　本願発明１における「第1の複数のリング発振器および前記第2の複数のリング発振器と結合される，リング発振器選択回路と
を備え，
　前記リング発振器選択回路が，前記第1の複数のリング発振器および/または前記第2の複数のリング発振器のうちから，少なくとも2つのリング発振器を選択するように適合され」とは，
“第1の複数のリング発振器と結合される，リング発振器選択回路を備え，
　前記リング発振器選択回路が，前記第1の複数のリング発振器2つのリング発振器を選択するように適合され”ているものである点で共通する。
　
（４）以上，上記（１）〜（３）において検討した事項から，本願発明１と，引用発明との，一致点，及び，相違点は，次のとおりである。
　
［一致点］
　集積回路であって，
　部分的に，物理的複製不可関数(PUF)を実装するように構成される第1の複数のリング発振器と，
　第1の複数のリング発振器と結合される，リング発振器選択回路とを備え，
　前記リング発振器選択回路が，前記第1の複数のリング発振器から2つのリング発振器を選択するように適合される，集積回路。
　
［相違点１］
　本願発明１においては，「部分的に，前記集積回路の年齢を提供する年齢センサ回路を実装するように構成される第2の複数のリング発振器」が存在しているのに対して，
　引用発明には，「年齢センサ回路を実装するように構成される第2の複数のリング発振器」に相当する構成が存在しない点。
　
［相違点２］
“リング発振器選択回路”に関して，
　本願発明１においては，「リング発振器選択回路」は，単一構成である態様を含むものであるのに対して，
　引用発明においては，「第1〜第2リングオシレータ選択部111〜112」と，２つ存在している点。
　
［相違点３］
“第1の複数のリング発振器から2つのリング発振器を選択する”点に関して，
　本願発明１においては，“第1の複数のリング発振器および/または第2の複数のリング発振器のうちから，少なくとも2つのリング発振器を選択する”ものであるのに対して，
　引用発明においては，“２つのリングオシレータ選択部が，１組のリングオシレータ100から，それぞれ１つずつ，リングオシレータを選択する”ものである点。
　
［相違点４］
　本願発明１においては，「リング発振器選択回路が前記PUFおよび前記年齢センサ回路によって共通に共有される」ものであるのに対して，
　引用発明においては，そのような構成については，言及されていない点。
　
２．相違点についての当審の判断
・［相違点１］，及び，［相違点３］について，
　引用文献１〜引用文献５の何れにも，「集積回路の年齢を提供する年齢センサ回路を実装するように構成される第2の複数のリング発振器」は記載されていない。
　引用文献４，及び，引用文献５は，「リング発振器を用いて時間依存性絶縁破壊（経時的絶縁膜破壊）を測定するシステム及び方法」に関するものであって，“２つのリング発振器の周波数の差分を用いて，経時的絶縁膜破壊の測定を行う”ものであるが，「リング発振器」は，高々２つしか存在せず，また，「リング発振器」の一方は，基準として用いるものであるから，引用発明が，“２つのリングオシレータ選択部が，１組のリングオシレータ100から，それぞれ１つずつ，リングオシレータを選択する”という構成を有するとしても，引用発明の構成と，上記Ｈに引用した引用文献４の記載内容，及び，上記Ｉに引用した引用文献５の記載内容から，本願発明１の「年齢センサ回路を実装するように構成される第2の複数のリング発振器」という構成と，この「第2の複数のリング発振器」が存在することを前提として，“第1の複数のリング発振器および/または第2の複数のリング発振器のうちから，少なくとも2つのリング発振器を選択する”という構成を導出することは，当業者といえども容易に想起し得るものではない。
　したがって，その他の相違点について検討するまでもなく，本願発明１は，引用発明，及び，引用文献２〜引用文献５に記載の技術的事項に基づいて，当業者が容易に発明できるものではない。
　
３．その他の請求項に係る発明について
（１）本願発明２〜本願発明１１に関して
　本願の請求項２〜本願の請求項１１は，本願の請求項１を直接・間接に引用するものであるから，「相違点１」，及び，「相違点３」に係る構成を内包している。
　したがって，本願発明２〜本願発明１１は，上記２．において検討したとおり，引用発明，及び，引用文献２〜引用文献５に記載の技術的事項に基づいて，当業者が容易に発明できるものではない。
　
（２）本願発明１２に関して
　本願発明１２は，発明のカテゴリが相違するものの，本願発明１とほぼ同等の構成を有するものであるから，上記２．において検討したとおり，引用発明，及び，引用文献２〜引用文献５に記載の技術的事項に基づいて，当業者が容易に発明できるものではない。
　
（３）本願発明１３〜本願発明２２に関して
　本願の請求項１３〜本願の請求項２２は，本願の請求項１２を直接・間接に引用するものであるから，「相違点１」，及び，「相違点３」に係る構成を内包している。
　したがって，本願発明１３〜本願発明２２は，上記（２）において検討したとおり，引用発明，及び，引用文献２〜引用文献５に記載の技術的事項に基づいて，当業者が容易に発明できるものではない。
　
（４）本願発明２３に関して
　本願発明２３は，次のとおりのものである。
　
「集積回路であって，
　物理的複製不可関数(PUF)を実装するための手段と，
　前記集積回路の年齢を提供する年齢センサ回路を実装するための手段と，
　前記PUFを実装するための前記手段および前記年齢センサ回路を実装するための前記手段に結合される信号を選択するための手段と
を備え，
　選択するための前記手段が，前記PUFを実装するための前記手段および前記年齢センサ回路を実装するための前記手段のうちの少なくとも1つから出力される，少なくとも2つの信号を選択するように適合され，
　選択するための前記手段が前記PUFを実装するための前記手段および前記年齢センサ回路を実装するための前記手段によって共通に共有される，集積回路。」
　
　そうすると，本願発明２３と，引用発明との相違点は，
　
［相違点１’］
　本願発明２３においては，「集積回路の年齢を提供する年齢センサ回路を実装するための手段」を有しているのに対して，
　引用発明においては，そのような構成についての言及がない点。
　
［相違点２’］
　本願発明２３においては，「選択するための前記手段が，前記PUFを実装するための前記手段および前記年齢センサ回路を実装するための前記手段のうちの少なくとも1つから出力される，少なくとも2つの信号を選択するように適合され」ているのに対して，
　引用発明においては，“２つのリングオシレータ選択部が，１組のリングオシレータ100から，それぞれ１つずつ，リングオシレータを選択する”ものである点。
　
［相違点３’］
　本願発明２３においては，「選択するための前記手段が前記PUFを実装するための前記手段および前記年齢センサ回路を実装するための前記手段によって共通に共有される」ものであるのに対して，
　引用発明においては，そのような構成については，言及されていない点。
　
　そして，上記相違点について検討すると，［相違点２’]は，本願発明１と，引用発明との間の［相違点３］と，同等のものであって，引用文献１〜引用文献５の何れにも記載されておらず，当業者といえども容易に想起し得るものではない。
　したがって，その他の相違点について検討するまでもなく，本願発明２３は，引用発明，及び，引用文献２〜引用文献５に記載の技術的事項に基づいて，当業者が容易に発明できるものではない。
　
（５）本願発明２４〜本願発明２８に関して
　本願の請求項２４〜本願の請求項２８は，本願の請求項２３を直接・間接に引用するものであるから，本願発明２４〜本願発明２８は，［相違点２’］に係る構成を内包している。
　したがって，本願発明２４〜本願発明２８は，上記（４）において検討したとおり，引用発明，及び，引用文献２〜引用文献５に記載の技術的事項に基づいて，当業者が容易に発明できるものではない。
　
（６）本願発明２９に関して
　本願発明２９は，発明のカテゴリが相違するものの，本願発明１と，ほぼ同等の構成を有するものであるから，「相違点１」，及び，「相違点３」に係る構成を有している。
　したがって，本願発明２９は，上記２．において検討したとおり，引用発明，及び，引用文献２〜引用文献５に記載の技術的事項に基づいて，当業者が容易に発明できるものではない。
　
（７）本願発明３０に関して
　本願の請求項３０は，本願の請求項２９を引用するものであるから，「相違点１」，及び，「相違点３」に係る構成を内包している。
　したがって，上記（６）において検討したとおり，引用発明，及び，引用文献２〜引用文献５に記載の技術的事項に基づいて，当業者が容易に発明できるものではない。
　
（８）本願発明３１に関して
　本願発明３１に係る「電子デバイス」は，構成が一部相違するものの，本願発明１と，引用発明との［相違点１］，及び，［相違点３］と，ほぼ同等の構成を有している。
　したがって，本願発明３１は，上記２．において検討したとおり，引用発明，及び，引用文献２〜引用文献５に記載の技術的事項に基づいて，当業者が容易に発明できるものではない。
　
（９）本願発明３２〜本願発明３６に関して
　本願の請求項３２〜本願の請求項３６は，本願の請求項３１を直接・間接に引用するものであるから，本願発明３２〜本願発明３６は，本願発明１と，引用発明との［相違点１］，及び，［相違点３］と，ほぼ同等の構成を内包している。
　したがって，本願発明３２〜本願発明３６は，上記（８）において検討したとおり，引用発明，及び，引用文献２〜引用文献５に記載の技術的事項に基づいて，当業者が容易に発明できるものではない。
　
（１０）本願発明３７，本願発明４３，及び，本願発明４４に関して
　本願発明３７，本願発明４３，及び，本願発明４４は，発明のカテゴリが相違するものの，本願発明３１と，ほぼ同等の構成を有するものである。
　したがって，本願発明３７，本願発明４３，及び，本願発明４４は，上記（８）において検討したとおり，引用発明，及び，引用文献２〜引用文献５に記載の技術的事項に基づいて，当業者が容易に発明できるものではない。
　
（１１）本願発明３８〜本願発明４２に関して
　本願の請求項３８〜本願の請求項４２は，本願の請求項３７を直接・間接に引用するものであるから，本願発明３８〜本願発明４２は，上記（１０）において検討した構成を内包している。
　したがって，本願発明３８〜本願発明４２は，上記（１０）において検討したとおり，引用発明，及び，引用文献２〜引用文献５に記載の技術的事項に基づいて，当業者が容易に発明できるものではない。
　
第５．原査定の概要及び原査定についての判断
１．原査定の概要
　原査定の概要は，次のとおりである。
　本願の請求項１〜本願の請求項４４に係る発明は，平成２８年３月３１日付けの拒絶理由に引用した引用文献１，引用文献２に係る発明，及び，引用文献３に記載の周知技術と，原査定において提示の引用文献４，及び，引用文献５に記載の周知技術に基づいて，その発明の属する技術の分野における通常の知識を有する者（以下，「当業者」という。）が容易に発明できたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
２．原査定についての判断
　本願発明１〜本願発明４４は，上記において検討したとおり，［相違点１］，及び，［相違点３］に係る構成，或いは，［相違点３’］に係る構成を有するものであるから当業者であっても，拒絶査定において引用された引用文献１〜引用文献５に基づいて，容易に発明できたものとはいえない。したがって，原査定の理由を維持することはできない。
　
第６．当審拒絶理由について
・特許法第３６条第６項第２号について
　当審では，本願の請求項１，及び，本願の請求項１２の「前記リング発振器選択回路が，前記第1の複数のリング発振器および/または前記第2の複数のリング発振器のうちの少なくとも1つから，少なくとも2つのリング発振器出力を選択するように適合され」という記載と，本願の請求項２９の「前記第1の複数のリング発振器および前記第2の複数のリング発振器と結合されるリング発振器選択回路を使用して，前記第1の複数のリング発振器および/または前記第2の複数のリング発振器のうちの少なくとも1つから，少なくとも2つのリング発振器出力を選択させ」という記載の意味が不明確であるとの拒絶の理由を通知しているが，平成３０年４月４日付けの補正において，「前記リング発振器選択回路が，リング発振器選択回路が，前記第1の複数のリング発振器および/または前記第2の複数のリング発振器のうちから，少なくとも2つのリング発振器を選択するように適合され」，及び，「前記第1の複数のリング発振器および前記第2の複数のリング発振器と結合されるリング発振器選択回路を使用して，前記第1の複数のリング発振器および/または前記第2の複数のリング発振器のうちから，少なくとも2つのリング発振器を選択させ」と補正された結果，この拒絶の理由は解消した。
　
第７．むすび
　以上のとおり，本願発明１〜本願発明４４は，当業者が引用発明及び引用文献２〜引用文献５に記載された技術的事項に基づいて容易に発明をすることができたものではない。
　したがって，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　
　よって，結論のとおり審決する。