【事件の表示】
　特願２０１６−５３５１７４「自律的メモリの方法及びシステム」拒絶査定不服審判事件〔平成２７年　６月１１日国際公開、ＷＯ２０１５／０８４７２８、平成２９年　２月　９日国内公表、特表２０１７−５０４８７０、請求項の数（１５）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１ 手続の経緯
　本願は，２０１４年１２月１日（パリ条約による優先権主張外国庁受理２０１３年１２月２日，米国）を国際出願日とする出願であって，平成２８年６月３０日に手続補正書が提出され，平成２９年５月２５日付けで拒絶の理由が通知され，同年６月２２日に手続補正書が提出され，同年１１月２７日付けで拒絶査定（謄本送達日同年１２月５日。以下，「原査定」という。）がなされ，これに対して平成３０年２月７日に審判請求がなされたものである。
第２　原査定の概要
　原査定（平成２９年１１月２７日付け拒絶査定）の概要は次のとおりである。
（進歩性）この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
・請求項　１−１５
・引用文献等　１−４
＜引用文献等一覧＞
　　１．米国特許出願公開第２０１２／０１０２２７５号明細書
　　２．特開２０１１−０６０２７９号公報　（周知技術を示す文献）
　　３．米国特許第８４２７９５２号明細書　（周知技術を示す文献）
　　４．特表２００７−５２９８３３号公報　（周知技術を示す文献）
第３　本願発明
　本願請求項１乃至１５に係る発明（以下「本願発明１」乃至「本願発明１５」という。）は，特許請求の範囲の請求項１乃至１５に記載された，次のとおりのものと認める。
「　　【請求項１】
　命令一式を自律的メモリデバイスにおいて受信することと、
　前記命令一式を前記自律的メモリデバイスにおいて実行することと、
　前記命令一式と、前記命令一式に応答して前記自律的メモリデバイスにおいて得られた任意のデータとを併せたパケットを前記自律的メモリデバイスにおいて生成することと、
　前記パケットを前記自律的メモリデバイスから送信することと、
　を含む方法。
　　【請求項２】
　前記命令一式を前記自律的メモリデバイスにおいて受信することは、前記命令一式を前記自律的メモリデバイスと接続するネットワークから受信することを含み、前記パケットを前記自律的メモリデバイスから送信することは、前記パケットを前記ネットワークへ送信することを含む、請求項１に記載の方法。
　　【請求項３】
　前記命令一式を受信することは、前記命令一式を含むパケットを受信することを含み、
　前記方法はさらに、
　前記受信した命令一式に対応付けられた初期プログラムカウンタ値をプログラムカウンタにロードすることと、
　前記命令一式を命令メモリにロードすることと、
　前記命令一式に対応付けられた初期条件一式をレジスタファイルにロードすることと、を含む前記受信したパケットを構文解析することを含む請求項１に記載の方法。
　　【請求項４】
　前記命令一式を実行することは、
　前記命令一式の第１命令を実行後、新たなプログラムカウンタ値を算出することと、
　前記新たなプログラムカウンタ値を前記プログラムカウンタに記憶させることと、
を含む、請求項３に記載の方法。
　　【請求項５】
　前記命令一式を実行することは、第１命令を第１実行ユニットにおいて、かつ第２命令を第２実行ユニットにおいて実行することを含み、前記第１、第２命令の前記実行は実質的に並列である、請求項１に記載の方法。
　　【請求項６】
　前記自律的メモリデバイスは複数のノードのうちの第１ノードであり、前記パケットを前記自律的メモリデバイスから送信することは、前記パケットを前記複数のノードのうちの第２ノードへ送信することを含む、請求項１に記載の方法。
　　【請求項７】
　初期条件を前記複数のノードのうちの第３ノードから受信することと、
　前記初期条件をファイルレジスタに記憶させることと、
をさらに含む、請求項６に記載の方法。
　　【請求項８】
　前記命令一式はフェンスフラグを含み、前記命令一式を記憶させることは、
　１つまたは複数の命令を前記フェンスフラグの前に命令メモリに、かつ１つまたは複数の命令を前記フェンスフラグに続いて前記命令メモリに記憶させること、
を含む、請求項１に記載の方法。
　　【請求項９】
　前記１つまたは複数の命令を前記フェンスフラグの前に第１実行ユニットにおいて実行することと、
　前記１つまたは複数の命令を前記フェンスフラグの後に第２実行ユニットにおいて実行することと、
　をさらに含む請求項８に記載の方法。
　　【請求項１０】
　前記１つまたは複数の命令を前記フェンスフラグの前に実行することを、前記１つまたは複数の命令を前記フェンスフラグの後に実行することと実質的に同時に行う、請求項９に記載の方法。
　　【請求項１１】
　前記命令一式を実行することは、
　複数のオペランドをプログラムカウンタ実行ユニットに提供することと、
　演算子を前記プログラムカウンタ実行ユニットに提供することと、
　前記複数のオペランドに対して前記演算子を実行した結果に応答して更新プログラムカウンタ値を生成することと、
　を含む、請求項１に記載の方法。
　　【請求項１２】
　命令一式と開始位置とを含むパケットを受信するように構成されたパケットパーサと、
　前記パケットパーサに接続され、前記命令一式を受信するように構成された命令メモリと、
　前記命令メモリと前記パケットパーサに接続され、前記パケットパーサから前記開始位置を初めに受信し、前記命令メモリから前記開始位置における命令を取得するように構成されたプログラムカウンタと、
　前記命令一式を実行するために、前記命令メモリに接続された複数の実行ユニットと、前記複数の実行ユニットに接続され、ローカルメモリに対するデータ読出しおよびデータ書き込みを制御するように構成されたパーサと、
　前記パーサと前記パケットパーサに接続され、前記パーサと前記パケットパーサからのデータを記憶するように構成されたレジスタファイルと、
　前記命令メモリと前記レジスタファイルに接続され、前記命令一式と前記レジスタファイルに記憶されたデータとを含む送信用パケットを生成するように構成されたパケットジェネレータと、
　を備える装置。
　　【請求項１３】
　前記複数の実行ユニットはそれぞれ
　複数の演算論理装置（ＡＬＵ）と、
　前記複数の演算論理装置のうち少なくとも２つの出力の間に接続された多重化機能と、を備える、請求項１２に記載の装置。
　　【請求項１４】
　前記複数のＡＬＵは、前記命令一式の各命令に対応付けられたＡＬＵを含む、請求項１３に記載の装置。
　　【請求項１５】
　前記複数の実行ユニットはそれぞれｉｆ−ｔｈｅｎ−ｅｌｓｅ文を実施する、請求項１３に記載の装置。」
第４　引用例
１　引用例１に記載された事項及び引用発明
　原査定の拒絶の理由に引用された，本願の第一国出願前に既に公知である，米国特許出願公開第２０１２／０１０２２７５号明細書（２０１２年４月２６日公開。以下，これを「引用例１」という。）には，関連する図面と共に，次の事項が記載されている。（下線は説明のために当審で付加。以下同様。）
Ａ　“[0001]
Embodiments of the invention related
to memories
operable to provide atomic memory operations
（当審仮訳：「[0001]
本発明の実施形態は
アトミックメモリ動作を提供するように動作可能
メモリ
Ｂ　“[0010]FIG.1 illustrates a portion of a memory 100 according to an embodiment of the invention. 
The memory 100 includes an IO interface 110 that receives memory commands
The memory commands and configuration information may be provided to the IO interface 110 in a packetized format. 
a command packet may include fields 
 the fields represent information that can be decoded by a command decoder
 to determine what command to execute
（当審仮訳「[0010]図1は，本発明の実施形態によるメモリ100の一部を示している。
メモリ100は，
メモリコマンド
を受信する入出力インタフェース110を含
メモリコマンドおよびメモリ構成情報はパケット化された形式で入出力インタフェース110に提供され
コマンドパケットは
実行すべきコマンドを決定することができる情報を表すフィールドを含む
Ｃ　“[0012]
The memory 100 
includes operation logic 140
The operation logic 140 is controlled by the internal control and timing signals
e.g., command
provided by the packet decoder 120
the operation logic 140 performs various operations
a packet assembler 150 in the memory 100 receives data from the operation logic 140 and prepares the data to be provided 
in a return data packet. 
（当審仮訳：「[0012]また，
メモリ100は
演算ロジック140を含んで
演算ロジック140は，パケットデコーダ120によって提供される内部制御信号およびタイミング信号
例えば，コマンド
によって制御され
演算ロジック140は，様々な処理
を実行
パケット・アセンブラ150は，演算ロジック140からデータを受信し，そのデータを
返信データパケットとして準備
Ｄ　“[0026]FIG. 4 illustrates an operation logic 400 in accordance with an embodiment of the invention. 
The operation logic 400 may be used for the operation logic 140 of the memory 100
The operation unit 420
receives operand data and the command associated with the command packet and performs various operations on the read data and/or operand data according to the command.
[0027]
Resultant data from the operation unit 420 is provided to the second selector 430.
[0028]
The second selector uses mask, data length, and data unit size information associated with the command packet to provide data to return to the requesting device
（当審仮訳：「[0026]図4は，本発明の実施の形態の動作ロジック400を示す。
演算ロジック400は，
メモリ100の演算ロジック140に使用
演算部420は，オペランドデータおよびコマンドパケットに関連したコマンドを
受信し，そのコマンドに応じたリードデータ及び／又はオペランドデータに基づいて，各種処理を実行
[0027]
演算部420から得られたデータは，第２セレクタ430に供給され
[0028]
第２セレクタは，コマンドパケットに関連するマスク，データ長，及びデータユニットサイズ情報を使用して，要求装置に戻すためにデータを提供する
　以上上記Ａ乃至Ｄより，引用例１には，次の発明（以下「引用発明」という。）が記載されているといえる。
「アトミックメモリ動作を提供するように動作可能であるメモリであって，
　前記メモリは，メモリコマンドを受信する入出力インタフェースを含み，前記メモリコマンドおよびメモリ構成情報はパケット化された形式で前記入出力インタフェースに提供され，
　コマンドパケットは，実行すべきコマンドを決定することができる情報を表すフィールドを含み，
　前記メモリは，演算ロジックを含み，
　前記演算ロジックは，パケットデコーダによって提供される内部制御信号およびタイミング信号，例えばコマンドによって制御され，様々な処理を実行し，
　パケット・アセンブラは，前記演算ロジックからデータを受信し，そのデータを，返信データパケットとして準備し，
　前記演算ロジックの演算部は，オペランドデータおよびコマンドパケットに関連したコマンドを受信し，そのコマンドに応じたリードデータ及び／又はオペランドデータに基づいて，各種処理を実行し，
　前記演算部から得られたデータは，第２セレクタに供給され，前記第２セレクタは，コマンドパケットに関連するマスク，データ長，及びデータユニットサイズ情報を使用して，要求装置に戻すためにデータを提供する
　メモリ。」
２　引用例２に記載された事項
　原査定の拒絶の理由に引用された，本願の第一国出願前に既に公知である，特開２０１１−６０２７９号公報（平成２３年３月２４日公開。以下，これを「引用例２」という。）には，関連する図面と共に，次の事項が記載されている。
Ｅ　「【０００８】
　図１に示す実施形態は、本発明により分散型サブシステム１０において通信するように１つのプロセッサ及び複数の
自律的メモリ装置１０２
他の装置へメッセージをルーティングする
多数の装置をネットワークに有するように構成
Ｆ　「【００３２】
　分散型サブシステム１０内の他の装置への
自律的メモリ装置１０２のインターフェイスは、コマンド及びパラメータリストを含むメッセージの通過路
３　引用例３に記載された事項
　原査定の拒絶の理由に引用された，本願の第一国出願前に既に公知である，米国特許第８４２７９５２号明細書（２０１３年４月２３日公開。以下，これを「引用例３」という。）には，関連する図面と共に，次の事項が記載されている。
Ｇ　
図２
（当審仮訳：
Program Counter 222　…　プログラムカウンタ
Program Memory 220　…　命令メモリ
Resister File 224　…　レジスタファイル
Logical Operation 210　…　論理演算器
Arithmetical Operation 212　…　算術演算器
Branched Decision 216　…　分岐決定ユニット）
４　引用例４に記載された事項
　原査定の拒絶の理由に引用された，本願の第一国出願前に既に公知である，特表２００７−５２９８３３号公報（平成１９年１０月２５日公表。以下，これを「引用例４」という。）には，関連する図面と共に，次の事項が記載されている。
Ｈ　「【０００７】
　しかし、
任意の順序でコマンドを実行すると、多くの問題が生じる。たとえば、あるコマンドが、後続コマンドが実行される前に完了しておかなければならない場合
Ｉ　「【００１３】
　ただし、ＤＭＡコマンドキュー１４０のコマンドは、単にランダムに実行されるのではない。従来システムでは、ＤＭＡコマンドキュー１４０のようなＤＭＡコマンドキューのコマンドは、ストリクト・オーダーの枠組みにおいては到着順に実行されている。しかし、改良型ＤＭＡコントローラ１１０は、ウィークリー・オーダーの枠組みを採用しており、さまざまな順序での実行を可能としている。更に、改良型ＤＭＡコントローラ１１０は、
一連の埋め込みフラグを利用
埋め込まれたフラグは各コマンドの依存性を示し、コマンドの順次実行のために役に立つ
【００１４】
　より詳細には、
コマンドには２つのフラグが埋め込まれ
バリアとフェンスである
第５　対比・判断
１　本願発明１について
（１）対比
　本願発明１と引用発明とを対比する。
（あ）引用発明の「メモリ」は，本願発明１の「自律的メモリデバイス」と，“メモリデバイス”である点で一致する。
（い）引用発明の「コマンドパケット」は，「メモリコマンドおよびメモリ構成情報」が「パケット化された形式で入出力インタフェースに提供され」たものであり，「実行すべきコマンドを決定することができる情報を表すフィールドを含」むものでもあるので，本願発明１の「命令一式」といい得るものである。そして，引用発明の「メモリ」は，「メモリコマンドを受信する入出力インタフェースを含み，前記メモリコマンドおよびメモリ構成情報はパケット化された形式で前記入出力インタフェースに提供され」るものであるから，本願発明１の「命令一式を自律的メモリデバイスにおいて受信すること」とは，下記の点（相違点１）で相違するものの，“命令一式をメモリデバイスにおいて受信すること”を含む点で一致する。
（う）引用発明の「演算ロジック」は，「パケットデコーダによって提供される内部制御信号およびタイミング信号，例えばコマンドによって制御され，様々な処理を実行」するものであって，「前記演算ロジックの演算部」が，「オペランドデータおよびコマンドパケットに関連したコマンドを受信し，そのコマンドに応じたリードデータ及び／又はオペランドデータに基づいて，各種処理を実行」するものであることから，本願発明１の「前記命令一式を前記自律的メモリデバイスにおいて実行すること」とは，上記（い）と同様下記の点（相違点１）で相違するものの，“前記命令一式を前記メモリデバイスにおいて実行すること”を含む点で一致する。
（え）引用発明の「パケット・アセンブラ」は，「前記演算ロジックからデータを受信し，そのデータを，返信データパケットとして準備」するものであり，当該「演算ロジック」から「受信」する「データ」は，演算の結果を少なくとも含むものであって，当該演算は，「演算ロジックの演算部」によって，「オペランドデータおよびコマンドパケットに関連したコマンドを受信し，そのコマンドに応じたリードデータ及び／又はオペランドデータに基づいて，各種処理を実行」することによって行われるものである。そして，上記（い）における，「命令一式」に関する対比も踏まえ，本願発明１の「前記命令一式と、前記命令一式に応答して前記自律的メモリデバイスにおいて得られた任意のデータとを併せたパケットを前記自律的メモリデバイスにおいて生成すること」と引用発明とは，下記の点（相違点２）で相違するものの，“前記メモリデバイスにおいて得られた任意のデータを含むパケットを前記メモリデバイスにおいて生成すること”を含む点で一致する。
（お）引用発明は，「前記演算部から得られたデータは，第２セレクタに供給され，前記第２セレクタは，コマンドパケットに関連するマスク，データ長，及びデータユニットサイズ情報を使用して，要求装置に戻すためにデータを提供する」ものであることから，本願発明１の「前記パケットを前記自律的メモリデバイスから送信すること」とは，上記（い）と同様，下記の点（相違点１）で相違するものの，“前記パケットを前記メモリデバイスから送信すること”を含む点で一致する。
（か）引用発明は，「アトミックメモリ動作を提供するように動作可能であるメモリ」に係るものであるが，「前記メモリコマンドおよびメモリ構成情報はパケット化された形式で前記入出力インタフェースに提供され」たり，「前記演算ロジックは，パケットデコーダによって提供される内部制御信号およびタイミング信号，例えばコマンドによって制御され，様々な処理を実行し」たり，「パケット・アセンブラは，前記演算ロジックからデータを受信し，そのデータを，返信データパケットとして準備し」たり，「前記演算部から得られたデータは，第２セレクタに供給され，前記第２セレクタは，コマンドパケットに関連するマスク，データ長，及びデータユニットサイズ情報を使用して，要求装置に戻すためにデータを提供」したりすることを含むことから，全体として，本願発明１と同様，上記（あ）乃至（お）で検討した事項を含む“方法”である点で一致するといえる。
（き）以上，（あ）乃至（か）の検討から，引用発明と本願発明１とは，次の一致点及び相違点を有する。
〈一致点〉
　命令一式をメモリデバイスにおいて受信することと，
　前記命令一式を前記メモリデバイスにおいて実行することと，
　前記メモリデバイスにおいて得られた任意のデータを含むパケットを前記メモリデバイスにおいて生成することと，
　前記パケットを前記メモリデバイスから送信することと，
　を含む方法。
〈相違点１〉
　本願発明１のメモリデバイスが，「自律的メモリデバイス」であるのに対し，引用発明は自律的デバイスであるとの特定がされていない点。
〈相違点２〉
　本願発明１が生成する「パケット」が，「命令一式に応答して前記自律的メモリデバイスにおいて得られた任意のデータ」のみならず，「前記命令一式」をも含み，当該パケットを送信するものであるのに対し，引用発明は，命令一式に応答して得られた任意のデータを含むといい得るものの，「前記命令一式」，すなわち，メモリデバイスにおいて受信した，「命令一式」そのものをも含ませることが特定されていない点。
（２）相違点についての判断
　事案に鑑み，先に相違点２について検討する。
　本願発明１は，本願明細書の記載から，コンピュータシステムの高性能化に起因して，メモリ及びソリッドステートドライブの製造業者に，コンピュータシステムの高性能化に遅れをとらないように自社製品のメモリを高性能化するという継続的な圧力がかかり，コンピュータシステムに対する動作負荷を軽減するために，メモリに対する読出し及び書込みをより効率的にするという解決しようとする課題に対し（本願明細書段落４），中央処理装置（ＣＰＵ）ベースのコンピューティングシステムにおけるボトルネックメモリ帯域幅の渋滞を軽減するため，自律的メモリデバイス内に配置された自律的メモリ処理装置（同段落９）により，従来のＣＰＵベースのコンピューティングシステムにおけるメモリ帯域幅のボトルネックを軽減するために，命令の処理が行えるようにした（同段落７８）ことが読み取れ，とりわけ，命令一式及び／またはデータを含むパケットがノード間で転送され，そのためにこれらのノード内のメモリに記憶されたデータが，ソースノードまたはＣＰＵによる制御とは独立した命令により処理される（同段落７８）ことが，その実施態様の一つとして示されている。
　一方，引用発明は，「アトミックメモリ動作を提供するように動作可能であるメモリ」に係るものであり，本願発明１の「命令一式」に対応する，「コマンドパケット」を受信すること，当該「コマンドパケット」に含まれるコマンド（命令）に応じた処理を実行するものであるが，当該処理を実行した後，「演算部から得られたデータ」が，「要求装置に戻すためにデータを提供する」ことまでは示されているものの，当該データに，命令そのものを含ませることまでは読み取ることができない。
　そして，相違点２は，「任意のデータ」のみならず「前記命令一式」，すなわち，「自律的メモリデバイスにおいて受信」された「命令一式」であって，「前記自律的メモリデバイスにおいて実行」されるところの「前記命令一式」を「パケット」に含むものであり，このことは，「自律的メモリデバイス」において受信された「命令一式」をそのまま「パケット」を生成する際に用いることを特定するものであるが，引用発明の「メモリ」においては，「コマンド」，すなわち命令は，「演算ロジックの演算部」によって各種処理の実行のために供給されるものの，「要求装置」に「戻す」データに，受信した「コマンド」，すなわち命令を含ませることは，その動機付けを欠き，当業者といえども容易になし得たとまではいえない。
　このことは，上記記載事項Ｅ乃至Ｉなどに示される引用例２乃至引用例４に記載された技術的事項をもってしても，当業者といえども容易になし得たとまではいえない。
　したがって，上記相違点１について判断するまでもなく，本願発明１は，当業者であっても，引用発明及び引用文献２乃至４に記載された技術的事項に基づいて容易に発明できたものとはいえない。
２　本願発明１２について
　本願発明１２も，本願発明１の「前記命令一式と、前記命令一式に応答して前記自律的メモリデバイスにおいて得られた任意のデータとを併せたパケットを前記自律的メモリデバイスにおいて生成すること」と実質的に同様の構成である，「前記命令一式と前記レジスタファイルに記憶されたデータとを含む送信用パケットを生成するように構成されたパケットジェネレータ」を備えるものであるから，本願発明１と同じ理由により，当業者であっても，引用発明及び引用文献２乃至４に記載された技術的事項に基づいて容易に発明できたものとはいえない。
３　本願発明２乃至１１及び本願発明１３乃至１５について
　本願発明２乃至１１は，本願発明１を直接若しくは間接的に引用するものであり，また，本願発明１３乃至１５は，本願発明１２を直接若しくは間接的に引用するものであって，本願発明１及び１２と同じ理由により，当業者であっても，引用発明及び引用文献２乃至４に記載された技術的事項に基づいて容易に発明できたものとはいえない。
第６　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。