(57)【特許請求の範囲】
【請求項１】
誘電体層と前記誘電体層を介して対向するように配置される内部電極とを含むセラミック本体と、
前記内部電極と電気的に連結された外部電極と
を含み、
前記外部電極は、前記セラミック本体の外側に形成された第１外部電極と前記第１外部電極の外側に形成された第２外部電極とを含み、前記第１外部電極と第２外部電極との間に酸化物層及びガラス層を含む保護層が形成される、積層セラミック電子部品。
【請求項２】
前記酸化物層は、酸化銅（ＣｕＯ）を含む、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１外部電極は、全体重量に対して６０重量％以下の導電性金属を含む、請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上である、請求項３に記載の積層セラミック電子部品。
【請求項５】
前記第２外部電極は、全体重量に対して６０重量％以下の導電性金属を含む、請求項１から４の何れか１項に記載の積層セラミック電子部品。
【請求項６】
前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上である、請求項５に記載の積層セラミック電子部品。
【請求項７】
前記外部電極上にめっき層がさらに形成される、請求項１から６の何れか１項に記載の積層セラミック電子部品。
【請求項８】
誘電体層と前記誘電体層を介して対向するように配置される複数の内部電極とを含むセラミック本体を用意する段階と、
導電性金属を含む外部電極用導電性ペーストを用意する段階と、
前記内部電極と電気的に連結されるように前記外部電極用導電性ペーストを前記セラミック本体の端部に塗布して第１外部電極を形成する段階と、
前記セラミック本体を熱処理して前記第１外部電極上に酸化物層を含む保護層を形成する段階と、
前記酸化物層上に第２外部電極を形成する段階と、
前記セラミック本体を焼成して外部電極を形成する段階と、
前記第２外部電極と前記酸化物層との間に、前記保護層の一部としてガラス層を形成する段階と
を含む、積層セラミック電子部品の製造方法。
【請求項９】
前記セラミック本体を熱処理する段階は、２００〜５００℃の温度範囲で行われる、請求項８に記載の積層セラミック電子部品の製造方法。
【請求項１０】
前記セラミック本体を焼成する段階は、前記酸化物層に含まれる酸化物の一部が金属に還元されるように行われる、請求項８または９に記載の積層セラミック電子部品の製造方法。
【請求項１１】
前記酸化物層は、酸化銅（ＣｕＯ）を含む、請求項８から１０の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１２】
前記外部電極を形成する段階の後、めっき層を形成する段階をさらに含む、請求項８から１１の何れか１項に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、めっき液が内部電極に浸透することを抑制することで、外部電極が薄層化されても、信頼性に優れて高容量を有することができる積層セラミック電子部品に関する。
【背景技術】
【０００２】
最近、電子製品の小型化の傾向に伴い、積層セラミック電子部品にも小型化及び大容量化が求められている。
【０００３】
これにより、誘電体及び内部電極の薄膜化、多層化が多様な方法で試されており、近来では、誘電体層の厚さは薄くなって積層数が増加した積層セラミック電子部品が製造されている。
【０００４】
また、外部電極にも厚さが薄くなることが求められるにつれ、薄くなった外部電極を通じてめっき液がチップ内部に浸透するという問題が発生する可能性があり、小型化に対する技術的問題がある。
【０００５】
特に、外部電極の形状が均一でないと、厚さが薄い部位にめっき液が浸透する恐れがさらに高くなって信頼性の確保に問題が生じる。
【０００６】
従って、高容量製品として製品のサイズが小さくなる場合、製品の信頼性確保が重要な因子となる。
【０００７】
一般に、上記めっき液の浸透を防止するために、上記外部電極の気密シール（Ｈｅｒｍｅｔｉｃ  Ｓｅａｌｉｎｇ）を向上させる目的として低温ガラス（ｇｌａｓｓ）及び微分の銅金属を用いる。
【０００８】
しかしながら、上記低温ガラスには耐酸性に乏しく、上記外部電極上に形成されるめっき層によって溶解して信頼性が低下するという問題があった。
【０００９】
下記先行技術文献は、酸化膜を含む外部電極を開示しているが、外部電極の気密シール（Ｈｅｒｍｅｔｉｃ  Ｓｅａｌｉｎｇ）が向上する効果は十分でないという問題がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開１９９５−０５７９５９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、めっき液が内部電極に浸透することを抑制することで、外部電極が薄層化されても、信頼性に優れて高容量を有することができる積層セラミック電子部品に関する。
【課題を解決するための手段】
【００１２】
本発明の一実施形態は、誘電体層と上記誘電体層を介して対向するように配置される内部電極とを含むセラミック本体と、上記内部電極と電気的に連結された外部電極と、を含み、上記外部電極は、上記セラミック本体の外側に形成された第１外部電極と上記第１外部電極の外側に形成された第２外部電極とを含み、上記第１外部電極と第２外部電極との間には酸化物層及びガラス層のうち一つ以上を含む保護層が形成された積層セラミック電子部品を提供する。
【００１３】
上記酸化物層は、酸化銅（ＣｕＯ）を含むことができる。
【００１４】
上記第１外部電極は、全体重量に対して６０重量％以下の導電性金属を含むことができ、上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上であることができる。
【００１５】
上記第２外部電極は、全体重量に対して６０重量％以下の導電性金属を含むことができ、上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上であることができる。
【００１６】
上記外部電極上にめっき層がさらに形成されることができる。
【００１７】
本発明の他の実施形態は、誘電体層と上記誘電体層を介して対向するように配置される複数の内部電極とを含むセラミック本体を用意する段階と、導電性金属を含む外部電極用導電性ペーストを用意する段階と、上記内部電極と電気的に連結されるように上記外部電極用導電性ペーストを上記セラミック本体の端部に塗布して第１外部電極を形成する段階と、上記セラミック本体を熱処理して上記第１外部電極上に酸化物層を含む保護層を形成する段階と、上記酸化物層上に第２外部電極を形成する段階と、上記セラミック本体を焼成して外部電極を形成する段階と、を含む積層セラミック電子部品の製造方法を提供する。
【００１８】
上記セラミック本体を熱処理する段階は、２００〜５００℃の温度範囲内で行われることができる。
【００１９】
上記保護層は、ガラス層をさらに含むことができる。
【００２０】
上記セラミック本体を焼成する段階は、上記酸化物層に含まれる酸化物の一部が金属に還元されるように行われることができる。
【００２１】
上記酸化物層は、酸化銅（ＣｕＯ）を含むことができる。
【００２２】
上記外部電極を形成する段階の後、めっき層を形成する段階をさらに含むことができる。
【発明の効果】
【００２３】
本発明によると、めっき液が内部電極に浸透することを抑制することで、外部電極が薄層化されても、信頼性に優れた高容量の積層セラミック電子部品を具現することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図２】図１のＡ−Ａ'線に沿った断面図である。
【図３】本発明の他の実施形態による図１のＡ−Ａ'線に沿った断面図である。
【図４】本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
【発明を実施するための形態】
【００２５】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかしながら、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２６】
図１は、本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【００２７】
図２は、図１のＡ−Ａ'線に沿った断面図である。
【００２８】
図１及び図２を参照すると、本発明の一実施形態による積層セラミック電子部品は、誘電体層１と上記誘電体層１を介して対向するように配置される内部電極２１、２２とを含むセラミック本体１０と、上記内部電極２１、２２と電気的に連結された外部電極３１、３２と、を含み、上記外部電極３１、３２は、上記セラミック本体１０の外側に形成された第１外部電極３１ａ、３２ａと上記第１外部電極３１ａ、３２ａの外側に形成された第２外部電極３１ｃ、３２ｃとを含み、上記第１外部電極３１ａ、３２ａと第２外部電極３１ｃ、３２ｃとの間には酸化物層及びガラス層のうち一つ以上を含む保護層３１ｂ、３２ｂが形成されることができる。
【００２９】
上記内部電極２１、２２は、一端が上記セラミック本体の長さ方向の端面に交互に露出することができる。
【００３０】
上記酸化物層は、酸化銅（ＣｕＯ）を含むことができる。
【００３１】
上記第１外部電極３１ａ、３２ａは、全体重量に対して６０重量％以下の導電性金属を含むことができ、上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上であることができる。
【００３２】
また、上記第２外部電極３１ｃ、３２ｃは、全体重量に対して６０重量％以下の導電性金属を含むことができ、上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上であることができる。
【００３３】
上記外部電極３１、３２上にめっき層がさらに形成されることができる。
【００３４】
以下では、本発明の一実施形態による積層セラミック電子部品、特に、積層セラミックキャパシタを例に挙げて説明するが、これに制限されるものではない。
【００３５】
上記セラミック本体１０は、六面体状を有することができるが、これに制限されるものではない。
【００３６】
また、本実施形態による積層セラミックキャパシタにおいて、「長さ方向」は図１の「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、「厚さ方向」は誘電体層を積み重ねる方向、即ち、「積層方向」と同一の概念で用いることができる。
【００３７】
本発明の一実施形態によると、上記誘電体層１を形成する原料は十分な静電容量が得られるものであれば、特に制限されない。例えば、チタン酸バリウム（ＢａＴｉＯ３）粉末であってもよい。
【００３８】
上記誘電体層１を形成する材料としては、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーに、本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されたものを用いる。
【００３９】
上記内部電極２１、２２を形成する材料は、特に制限されない。例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上の物質を含む導電性ペーストを用いて形成することができる。
【００４０】
本発明の一実施形態による積層セラミックキャパシタは、上記内部電極２１、２２と電気的に連結された外部電極３１、３２を含むことができる。
【００４１】
上記外部電極３１、３２は、静電容量を形成するために上記内部電極２１、２２と電気的に連結されることができる。
【００４２】
本発明の一実施形態によると、上記外部電極３１、３２は、上記セラミック本体１０の外側に形成された第１外部電極３１ａ、３２ａと、上記第１外部電極３１ａ、３２ａの外側に形成された第２外部電極３１ｃ、３２ｃと、を含み、上記第１外部電極３１ａ、３２ａと第２外部電極３１ｃ、３２ｃとの間には酸化物層及びガラス層のうち一つ以上を含む保護層３１ｂ、３２ｂが形成されることができる。
【００４３】
上記第１外部電極３１ａ、３２ａは、内部電極と同一材質の導電性物質で形成されることができるが、これに制限されるものではない。例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上であることができる。
【００４４】
本発明の一実施形態によると、上記第１外部電極３１ａ、３２ａは、銅（Ｃｕ）を含む導電性金属で形成されることができる。
【００４５】
また、上記第１外部電極３１ａ、３２ａは、特に制限されないが、全体重量に対して６０重量％以下の導電性金属を含むことができる。
【００４６】
上記第１外部電極３１ａ、３２ａは、上記導電性金属粉末にガラスフリットを添加して用意された導電性ペーストを塗布してから焼成することで形成されることができる。
【００４７】
また、上記第１外部電極３１ａ、３２ａは、特に制限されないが、例えば、上記セラミック本体１０の一面にアーク（ａｒｃ）防止ギャップを形成するように配置されることができる。
【００４８】
本発明の一実施形態によると、上記の通り、第１外部電極３１ａ、３２ａと第２外部電極３１ｃ、３２ｃとの間に酸化物層及びガラス層のうち一つ以上を含む保護層３１ｂ、３２ｂを形成してめっき液が内部電極に浸透することを抑制することで、外部電極が薄層化されても、信頼性に優れた高容量の積層セラミック電子部品を具現することができる。
【００４９】
上記第１外部電極３１ａ、３２ａと第２外部電極３１ｃ、３２ｃとの間には酸化物層またはガラス層のみが形成されることができ、上記酸化物層に上記ガラスがウェッティング（ｗｅｔｔｉｎｇ）状態で存在することもできる。
【００５０】
上記酸化物層及びガラス層のうち一つ以上が第１外部電極と第２外部電極との間に存在することにより、上記積層セラミックキャパシタをＰＣＢ基板に実装するためにニッケル／すず（Ｎｉ／Ｓｎ）をめっきするとき、ガラスが溶解して信頼性が低下する問題を改善することができる。
【００５１】
一般に、超小型及び超高容量の積層セラミックキャパシタを具現するため、外部電極の厚さも減少する傾向にあり、これにより、外部電極の気密シール（Ｈｅｒｍｅｔｉｃ  Ｓｅａｌｉｎｇ）の必要性が増大してきた。
【００５２】
しかしながら、上記気密シール（Ｈｅｒｍｅｔｉｃ  Ｓｅａｌｉｎｇ）を向上させるために外部電極に低温ガラス（ｇｌａｓｓ）及び微分の金属が用いられており、上記積層セラミックキャパシタをＰＣＢ基板に実装するためにニッケル／すず（Ｎｉ／Ｓｎ）のめっきを行う場合、ガラスが溶解して信頼性が低下するという問題があった。
【００５３】
本発明の一実施形態によると、上記の通り、外部電極の気密シール（Ｈｅｒｍｅｔｉｃ  Ｓｅａｌｉｎｇ）のために低温ガラス（ｇｌａｓｓ）及び微分の金属を用いても第１外部電極と第２外部電極との間に酸化物層及びガラス層のうち一つ以上を含む保護層３１ｂ、３２ｂが形成されるため、上記問題を解決することができる。
【００５４】
上記酸化物層は、上記セラミック本体１０の外側に第１外部電極３１ａ、３２ａを形成した後、一定温度で熱処理を行うことで、上記第１外部電極３１ａ、３２ａ上に形成されることができる。
【００５５】
上記酸化物層は、酸化銅（ＣｕＯ）を含むことができるが、必ずこれに制限されるものではなく、第１外部電極に含まれる導電性金属の種類に応じて多様に変更されることができる。
【００５６】
即ち、上記酸化物層は、上記セラミック本体の熱処理時に上記第１外部電極３１ａ、３２ａに含まれる導電性金属が酸化されて形成される層として理解してもよい。
【００５７】
上記酸化物層の形成に対する詳細は、後述する積層セラミック電子部品の製造方法に示されている。
【００５８】
上記ガラス層は、上記第１外部電極３１ａ、３２ａの外側に形成された第２外部電極３１ｃ、３２ｃに含まれるガラスが第１外部電極方向に移動して形成されることができ、上記酸化物層に上記ガラスがウェッティング（ｗｅｔｔｉｎｇ）状態で存在することもできる。
【００５９】
上記酸化物層及びガラス層のうち一つ以上を含む保護層を上記第１外部電極と第２外部電極との間に形成することで、外部電極の気密シール（Ｈｅｒｍｅｔｉｃ  Ｓｅａｌｉｎｇ）を向上させることができると共に、信頼性に優れた積層セラミックキャパシタを具現することができる。
【００６０】
上記第１外部電極３１ａ、３２ａは、内部電極と同一材質の導電性物質で形成されることができるが、これに制限されるものではない。例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上であることができる。
【００６１】
本発明の一実施形態によると、上記第１外部電極３１ａ、３２ａは、銅（Ｃｕ）を含む導電性金属で形成されることができる。
【００６２】
この場合、上記酸化物層は、酸化銅（ＣｕＯ）を含むことができる。
【００６３】
また、上記第１外部電極３１ａ、３２ａは、特に制限されないが、全体重量に対して６０重量％以下の導電性金属を含むことができる。
【００６４】
また、上記外部電極３１、３２上にめっき層がさらに形成されることができる（図示せず）。上記めっき層は、ニッケル／すず（Ｎｉ／Ｓｎ）めっき層であることができるが、これに制限されるものではない。
【００６５】
図３は、本発明の他の実施形態による図１のＡ−Ａ'線に沿った断面図である。
【００６６】
図３を参照すると、本発明の他の実施形態による積層セラミック電子部品は、第１外部電極３１ａ'、３２ａ'と第２外部電極３１ｃ'、３２ｃ'との間に酸化物層３１ｂ'、３２ｂ'及びガラス層３１ｂ''、３２ｂ''が共に形成されることができる。
【００６７】
これにより、外部電極の気密シール（Ｈｅｒｍｅｔｉｃ  Ｓｅａｌｉｎｇ）をさらに向上させることができると共に、信頼性に優れた積層セラミックキャパシタを具現することができる。
【００６８】
その他の特徴は、上述した本発明の一実施形態による積層セラミック電子部品の特徴と同一であるため、ここでは省略する。
【００６９】
図４は、本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
【００７０】
図４を参照すると、本発明の他の実施形態による積層セラミック電子部品の製造方法は、誘電体層及び上記誘電体層を介して対向するように配置される複数の内部電極を含むセラミック本体を用意する段階と、導電性金属を含む外部電極用導電性ペーストを用意する段階と、上記内部電極と電気的に連結されるように上記外部電極用導電性ペーストを上記セラミック本体の端部に塗布して第１外部電極を形成する段階と、上記セラミック本体を熱処理して上記第１外部電極上に酸化物層を含む保護層を形成する段階と、上記酸化物層上に第２外部電極を形成する段階と、上記セラミック本体を焼成して外部電極を形成する段階と、を含むことができる。
【００７１】
以下では、本発明の他の実施形態による積層セラミック電子部品の製造方法を説明するにあたり、特に、積層セラミックキャパシタを例に挙げて説明するが、これに制限されるものではない。
【００７２】
また、上述した本発明の一実施形態による積層セラミック電子部品の特徴と重複する部分は、ここでは省略する。
【００７３】
本実施例による積層セラミックキャパシタは、以下のような段階で用意されることができる。
【００７４】
まず、チタン酸バリウム（ＢａＴｉＯ３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布及び乾燥して複数個のセラミックグリーンシートを用意して誘電体層を形成する。
【００７５】
上記複数個のセラミックグリーンシートの厚さは、焼成後における誘電体層の平均厚さが１．０μｍになるように設定される。
【００７６】
次に、金属粒子の平均サイズが０．０５〜０．２μｍの内部電極用導電性ペーストを用意する。上記金属粒子の平均サイズは、内部電極の厚さによって多様に適用されることができる。
【００７７】
上記金属は、特に制限されないが、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上の物質であることができる。
【００７８】
続いて、上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法によって塗布して内部電極を形成した後、上記グリーンシートを積層して積層体を用意する。
【００７９】
その後、圧着及び切断して１００５規格サイズ（Ｓｉｚｅ）のチップ（長さ×幅×厚さが１．０ｍｍ×０．５ｍｍ×０．５ｍｍ）を製作し、上記チップをＨ２０．１％以下の還元雰囲気下において、温度１０５０〜１２００℃で焼成することで、セラミック本体を用意することができる。
【００８０】
次いで、導電性金属を含む外部電極用導電性ペーストを用意し、上記内部電極と電気的に連結されるように上記外部電極用導電性ペーストを上記セラミック本体の端部に塗布して第１外部電極を形成する。
【００８１】
上記第１外部電極は、上記セラミック本体の両端部を上記外部電極用導電性ペーストにディッピング（ｄｉｐｐｉｎｇ）することで用意されることができるが、これに制限されず、多様な方法で製作されることはもちろんである。
【００８２】
また、上記第１外部電極は、全体重量に対して６０重量％以下の導電性金属を含むことができ、上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上であることができる。
【００８３】
次に、上記セラミック本体を熱処理して上記第１外部電極上に酸化物層を含む保護層を形成することができる。
【００８４】
上記セラミック本体を熱処理する段階は、２００〜５００℃の温度範囲で行われることができるが、これに制限されるものではない。
【００８５】
上記のようにセラミック本体を２００〜５００℃の温度範囲で熱処理することで、上記第１外部電極上に酸化物層が形成されることができる。
【００８６】
上記酸化物層は、上記第１外部電極に含まれる導電性金属の種類によって多様な金属酸化物を含むことができ、特に、上記第１外部電極が銅（Ｃｕ）を含む場合、上記酸化物層は、酸化銅（ＣｕＯ）を含むことができる。
【００８７】
次に、上記酸化物層上に第２外部電極を形成することができる。
【００８８】
上記第２外部電極の形成方法は、上記第１外部電極の形成方法と同一方法で行われることもできるが、特に、ディッピング（ｄｉｐｐｉｎｇ）法によって行われることができる。
【００８９】
また、上記第２外部電極は、全体重量に対して６０重量％以下の導電性金属を含むことができ、上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上であることができる。
【００９０】
続いて、上記セラミック本体を焼成して外部電極を形成する。
【００９１】
上記セラミック本体を焼成する段階は、上記酸化物層に含まれる酸化物の一部が金属に還元されるように行われることができる。
【００９２】
即ち、上記セラミック本体の焼成は、還元雰囲気において行われることができ、この過程において上記第１外部電極と第２外部電極との間に形成された酸化物層に含まれる酸化物の一部は金属に還元されることができる。
【００９３】
また、上記第２外部電極に含まれるガラスが上記酸化物層にウェッティング（ｗｅｔｔｉｎｇ）状態で存在するようになるため、上記外部電極の気密シール（Ｈｅｒｍｅｔｉｃ  Ｓｅａｌｉｎｇ）が改善されることができる。
【００９４】
最後に、ＰＣＢ基板に実装するために、上記第２外部電極上にめっきなどの工程を経て積層セラミックキャパシタを用意する。
【００９５】
上記めっき工程は、一般の方法で行われることができるが、これに制限されるものではない。例えば、ニッケル／すず（Ｎｉ／Ｓｎ）めっき層が形成されることもできる。
【００９６】
本発明の他の実施形態による積層セラミック電子部品の製造方法によって製作された積層セラミック電子部品は、めっき液が内部電極に浸透することを抑制することで、外部電極が薄層化されても、信頼性に優れた効果を奏することができる。
【００９７】
即ち、上記の通り、上記第１外部電極と第２外部電極との間に酸化物層と上記酸化物層にウェッティング（ｗｅｔｔｉｎｇ）状態で存在するガラス層とを含む保護層を形成することで、外部電極の気密シール（Ｈｅｒｍｅｔｉｃ  Ｓｅａｌｉｎｇ）が改善されて信頼性に優れた積層セラミック電子部品を具現することができる。
【００９８】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
【符号の説明】
【００９９】
１  誘電体層
１０  セラミック本体
２１、２２  内部電極
３１、３２  外部電極
３１ａ、３１ａ'、３２ａ、３２ａ'  第１外部電極
３１ｂ、３２ｂ  保護層
３１ｂ'、３２ｂ'  酸化物層
３１ｂ''、３２ｂ''  ガラス層
３１ｃ、３１ｃ'、３２ｃ、３２ｃ'  第２外部電極
【図１】
0005483498.tif 000002
【図２】
0005483498.tif 000003
【図３】
0005483498.tif 000004
【図４】
0005483498.tif 000005