【事件の表示】
　特願２０１２−２４９３５８「半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法」拒絶査定不服審判事件〔平成２６年　５月２９日出願公開、特開２０１４−　９９４５６、請求項の数（１３）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２４年１１月１３日の出願であって，その手続の経緯は以下のとおりである。
　平成２８年　５月１６日　　拒絶理由通知（起案日）
　平成２８年　８月　２日　　意見書の提出
　平成２９年　１月３０日　　拒絶査定（起案日）
　平成２９年　５月　１日　　拒絶査定不服審判の請求
第２　原査定の概要
　１　原査定
　平成２９年１月３０日付けの拒絶査定（以下「原査定」という。）の概要は次のとおりである。
　この出願については，平成２８年５月１６日付け拒絶理由通知書に記載した理由１．によって，拒絶をすべきものです。
　なお，意見書の内容を検討しましたが，拒絶理由を覆すに足りる根拠が見いだせません。
●理由１（特許法第２９条第２項）について
・請求項　１−１３
・引用文献等　１−１０
　出願人は，意見書において，
「まず，相違点２に関して，審査官殿は「第１エピタキシャル層中のドーパント元素のピーク濃度は，第２エピタキシャル層中のドーパント元素のピーク濃度よりも高い蓋然性が高い」と認定されましたが，これには承服できません。
　引用文献１において，第１のエピタキシャル膜１２の比抵抗は，０．００２Ω・ｃｍ以上２００Ω・ｃｍ以下であることが好ましく，０．１Ω・ｃｍ以上２０Ω・ｃｍ以下であることがより好ましいと記載されており（段落［0021］，［0039］），第２のエピタキシャル膜１３の比抵抗は，１Ω・ｃｍ以上２００Ω・ｃｍ程度以下となるように調整すればよいと記載されています（段落［0055］）。
このように，第１のエピタキシャル膜１２と第２のエピタキシャル膜１３の比抵抗の数値範囲が個別に記載されてはいるものの，両者は大部分で重複しており，しかも，両者の大小関係に関しては何ら言及されておりません。・・・
　しかも，引用文献１において，第１のエピタキシャル膜１２のドーパント濃度を第２のエピタキシャル膜１３のドーパント濃度よりも高くすることは，以下に説明するように，阻害されています。引用文献１で第１のエピタキシャル膜１２にドーパントを添加しているのは，Ｃｕなどの陽イオンが裏面から侵入するのを防止するバリア層という目的のためであり（段落［0020］，［0021］），本願発明のように，第２エピタキシャル層の重金属をゲッタリングするゲッタリング層の強化という目的ではありません。実際，引用文献１の段落［0021］には，「ドーパント濃度を高めたエピタキシャル膜を形成すると，エピタキシャル成長炉内のチャンバーやシリコンカーバイド製のサセプタなどにドーパントが付着するなどして第２層目のエピタキシャル膜の比抵抗を制御できなくなる」という記載があり，これは，上記のようなバリア層という目的を達成する限りは，高ドーパント（低抵抗）ではなく通常の抵抗品の方が好ましいという技術を意図しており，本願発明のような「第１エピタキシャル層中のドーパント元素のピーク濃度は，第２エピタキシャル層中のドーパント元素のピーク濃度よりも高い」という構成とは逆方向の教示です。」と主張している。
　しかしながら，引用文献１の段落【００６８】−【００７２】には，実施例２として，第１のエピタキシャル層の比抵抗が０．２Ω・ｃｍ，第２のエピタキシャル層の比抵抗が５Ω・ｃｍである実施例２，第１のエピタキシャル層の比抵抗が２Ωｃｍ，第２のエピタキシャル層の比抵抗が５Ωである実施例３が開示されており，これらは，第１エピタキシャル層中のドーパント元素のピーク濃度は，第２エピタキシャル層中のドーパント元素のピーク濃度よりも高いことを示している蓋然性が高い。（なお，実施例１においても，第１のエピタキシャル層の比抵抗が０．００５Ω・ｃｍ，０．１Ω・ｃｍ，第２のエピタキシャル層の比抵抗が５Ω・ｃｍである実施例１が開示されている。）
　そして，引用文献１に記載の発明において，引用文献３に記載のゲッタリング層形成手段（なお，段落【０００５】，【００１４】−【００１６】には，炭素クラスタイオンを注入して，ゲッタリング層を形成すること，モノマーイオンに比べて，シリコン基板の表面近くにより高いドーズ量で注入が出来るというゲッタリング技術が記載されている。）を用いることに格別の困難性は認められない。
　よって，請求項１−４に係る発明は，引用文献１−２から，進歩性を有しない。
　また，出願人は意見書において，「引用文献２には，炭素クラスターイオンを照射することはおろか，イオン注入によってゲッタリング層を形成することに関して，全く記載されておりません。
　この相違点に関して，審査官殿は，「また，引用文献２に記載の発明において，さらにゲッタリング能を高めるために，半導体ウェーハ表面に，炭素クラスタイオンを注入することによって，炭素が固溶した改質層を形成することは，適宜なし得た事項である。」と判断されましたが，この判断には大きな論理の飛躍があると言わざるを得ず，到底承服できません。
　本願出願時において，半導体ウェーハ表面にイオン注入でゲッタリング層を形成する技術としては，炭素のモノマーイオンを注入するものしか存在しなかったところ，イオン注入によってゲッタリング層を形成することに関して全く記載されていない引用文献２において，当業者が「さらにゲッタリング能を高めるために」といった動機を仮に持ったとしても，適用するとしたら引用文献１のような半導体ウェーハ表面に炭素のモノマーイオンを注入する技術までであり，引用文献３のような「デバイス形成方法」のイオン注入技術をいきなり半導体ウェーハ表面に適用することなど，容易に想到するものではありません。」と主張している。
　しかしながら，引用文献２には，第１エピタキシャル層に，ゲッタリング層を形成することが記載され，ゲッタリング層をイオン注入によって得ることは，一般的な技術手段であるし，炭素のクラスターイオンを注入して，ゲッタリング層を形成すること，モノマーイオンに比べて，シリコン基板の表面近くにより高いドーズ量で注入が出来るというゲッタリング技術が，上記したように引用文献３に記載されている。
　よって，引用文献２に記載の発明において，さらにゲッタリング能を高めるために，引用文献３に記載のように，半導体ウェーハ表面に，炭素クラスタイオンを注入することによって，炭素が固溶した改質層を形成することは，適宜なし得た事項である。
　よって，請求項１−４に係る発明は，引用文献２−３から，進歩性を有しない。
　そして，その余の点については，先に述べたとおりであるから，請求項１−１３に係る発明は，引用文献１−５に記載の発明から，進歩性を有しない。
　なお，炭素イオンを注入し，濃度プロファイルの半値幅を１００ｎｍ以下とすることなどは，引用文献６（特に，段落【００５２】−【００５３】及び第１１図参照。半導体ウェーハに炭素クラスターイオンを注入し，熱処理後においても，注入された炭素イオンの深さ方向濃度プロファイルの半値幅が１００ｎｍ以下（第１１図から明らか。）であること，濃度ピークを深さ２０〜３０ｎｍ程度の位置とすること（【００５３】，第１１図），濃度プロファイルのピークが２Ｅ２１ａｔｏｍｓ／ｃｍ３であること（【００５３】）も記載されている。），引用文献７（特に，特許請求の範囲，段落【００６８】−【００６９】，【００９０】，【０１１０】−【０１３１】及び第１−２，７，１０図参照。半導体エピタキシャルウェーハ及びその製造方法において，半導体ウェーハに炭素イオンを注入してゲッタリング層を形成すること，その後，エピタキシャル層を形成した場合に，注入された炭素イオンの深さ方向濃度プロファイルの半値幅が１００ｎｍ以下（第１０図から明らか。）であること，濃度ピーク深さが１５０ｎｍ程度以下であること（第１０図から明らか。），ピーク炭素濃度が１Ｅ１９ａｔｏｍｓ／ｃｍ３以上であること（第１０図から明らか。）が記載されている。）に記載のように，周知技術であるし，炭素イオンを注入して，複数のゲッタリング層を形成することは，引用文献８（特に，段落【０００２】−【００１８】及び第１−３図参照。），引用文献９（特に，段落【０００５】，【００２１】−【００５４】及び第１−２図参照。）に記載のように，周知技術であるし，炭素クラスターイオンを注入して，ゲッタリング層を形成することは。引用文献３，引用文献１０（特に，段落【００３６】参照。）に記載のように周知技術である。
　したがって，請求項１−１３に係る発明は，引用文献１−５及び引用文献６−１０に記載の周知技術から，進歩性を有しない。
　よって，出願人の主張は採用できない。
　　　　　　　　　　　　　　＜引用文献等一覧＞
１．特開２０１１−００３５７７号公報
２．特開平１０−０５０７１４号公報
３．特表２００９−５１８８６９号公報
４．特表２００７−５０２５４１号公報
５．特開２０１０−１１４４０９号公報
６．特開２０１０−０６２５２９号公報（周知技術を示す文献。）
７．国際公開第２０１１／１２５３０５号（周知技術を示す文献。）
８．特開２００１−１７７０８６号公報（周知技術を示す文献。）
９．国際公開第２０１０／０１６４５７号（周知技術を示す文献。）
１０．特開２０１１−１５１３１８号公報（周知技術を示す文献。）」
　２　拒絶理由通知
　原査定の根拠となった平成２８年５月１６日付けの拒絶理由通知の概要は次のとおりである。
１．（進歩性）この出願の下記の請求項に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
●理由１．について
・請求項　１−４
・引用文献等　１−３
・備考
　引用文献１（特に，段落【００１８】，【００２１】，【００２３】，【００３５】，【００５４】−【００５５】及び第１図参照。）には，シリコン半導体ウェーハ１１上に第１エピタキシャル層１２を形成する工程と，該第１エピタキシャル層上に第２エピタキシャル層１３を形成する工程と，を有する半導体エピタキシャルウェーハの製造方法であって，半導体ウェーハ表面にゲッタリング層（炭素などの非ドーパントイオン種をイオン注入して形成。）を形成する工程を有し，リン，ヒ素，アンチモンなどをドーパント元素とする第１エピタキシャル層の比抵抗０．００２〜２００Ω・ｃｍ（ドーパント濃度６Ｅ１３〜３．５Ｅ１９／ｃｍ３），第２エピタキシャル層の比抵抗１〜２００Ω・ｃｍ（ドーパント濃度６Ｅ１３〜４．５Ｅ１４／ｃｍ３）であって，第１エピタキシャル層中のドーパント元素のピーク濃度は，第２エピタキシャル層中のドーパント元素のピーク濃度よりも高い蓋然性が高い，半導体エピタキシャルウェーハの製造方法が記載されている。
　また，引用文献２（特に，段落【０００１】，【００２２】，【００２４】，【００３１】及び第１図参照。）には，シリコン半導体ウェーハ１上に第１エピタキシャル層２を形成する工程と，該第１エピタキシャル層上に第２エピタキシャル層３を形成する工程と，を有する半導体エピタキシャルウェーハの製造方法であって，前記第１エピタキシャル層中のドーパント元素のピーク濃度（１Ｅ１８ａｔｏｍｓ／ｃｍ３以上。ボロン濃度３．５〜１３Ｅ１９ａｔｏｍｓ／ｃｍ３）は，前記第２エピタキシャル層中のドーパント元素のピーク濃度（１Ｅ１６ａｔｏｍｓ／ｃｍ３以下。ボロン濃度〜１．５Ｅ１５ａｔｏｍｓ／ｃｍ３）よりも高くし，界面にゲッタリング能（なお，第１エピタキシャル層，第２エピタキシャル層は，本願発明同様のドーパント濃度を有しているから，第１エピタキシャル層がゲッタリング能を有していることは明らか。）を持たせたとした半導体エピタキシャルウェーハの製造方法が記載されている。
　ここで，引用文献３（特に，段落【００１４】，【００１６】，【００４０】，【００４６】及び第９図参照。）には，基板に，炭素クラスタイオンを注入して，ゲッタリング層となる，炭素が固溶した改質層を形成することが記載されているから，引用文献１に記載の発明において，半導体ウェーハ表面に，炭素クラスタイオンを注入することによって，炭素が固溶した改質層を形成することは，適宜なし得た事項である。
　よって，請求項１−４に係る発明は，引用文献１−２から，進歩性を有しない。
　また，引用文献２に記載の発明において，さらにゲッタリング能を高めるために，半導体ウェーハ表面に，炭素クラスタイオンを注入することによって，炭素が固溶した改質層を形成することは，適宜なし得た事項である。
　よって，請求項１−４に係る発明は，引用文献２−３から，進歩性を有しない。
・請求項　５−１２
・引用文献等　１−３
・備考
　引用文献３には，ゲッタリング層形成用に，クラスターイオンを照射して，炭素濃度プロファイルのピークを１．０Ｅ１５ａｔｏｍｓ／ｃｍ３以上（第９図。４Ｅ２０〜１．５Ｅ２１ａｔｏｍｓ／ｃｍ３。）とすること，ピークを表面から１５０ｎｍの範囲内（第９図。３５ｎｍ付近。）にすること，炭素濃度プロファイルの半値幅を１００ｎｍ以下（第９図。３０〜４０ｎｍとすること。）とすること，クラスターイオン照射後に，アニールを行うこと（【００４６】）が記載されているから，請求項５−１２に係る発明は，引用文献１−３から，進歩性を有しない。
・請求項　１−１２
・引用文献等　１−５
・備考
　引用文献４（特に，段落【００４４】−【００４７】及び第８図参照。），引用文献５（特に，段落【０２１１】−【０２１９】及び第２２図参照。）には，一つの層内（シリコン基板）に，二つのゲッタリング層を設けることが記載されているし，所望するゲッタリング能などに応じて，複数のゲッタリング層を一つの層内に設けることは適宜なし得た事項であるから，引用文献１−２に記載の発明において，クラスターイオンを第１のエピタキシャル層表面に照射し，所定のゲッタリング層を第１のエピタキシャル層に形成することは，適宜なし得た事項である。
　よって，請求項１−１２に係る発明は，引用文献１−５から，進歩性を有しない。
・請求項　１３
・引用文献等　１−５
・備考
　引用文献５（特に，段落【０２２１】−【０２２８】及び第２２−２３図参照。）には，第２のエピタキシャル層に固体撮像素子を形成することが示唆されているから，請求項１３に係る発明は，引用文献１−５から，進歩性を有しない。
　　　　　　　　　　　　　＜引用文献等一覧＞
１．特開２０１１−００３５７７号公報
２．特開平１０−０５０７１４号公報
３．特表２００９−５１８８６９号公報
４．特表２００７−５０２５４１号公報
５．特開２０１０−１１４４０９号公報
第３　本願発明
　本願の請求項１−１３に係る発明（以下，それぞれ「本願発明１」−「本願発明１３」という。）は，本願の願書に最初に添付された特許請求の範囲の請求項１−１３に記載された事項により特定される，以下のとおりの発明である。
「【請求項１】
　半導体ウェーハ上に第１エピタキシャル層を形成する工程と，
　該第１エピタキシャル層上に第２エピタキシャル層を形成する工程と，
を有する半導体エピタキシャルウェーハの製造方法であって，
　前記半導体ウェーハ表面または前記第１エピタキシャル層表面に，炭素を含むクラスターイオンを照射して，該半導体ウェーハ表面または第１エピタキシャル層表面に，炭素が固溶した改質層を形成する工程をさらに有し，
　前記第１エピタキシャル層中のドーパント元素のピーク濃度は，前記第２エピタキシャル層中のドーパント元素のピーク濃度よりも高いことを特徴とする半導体エピタキシャルウェーハの製造方法。
【請求項２】
　前記第１エピタキシャル層中のドーパント元素のピーク濃度を１．０×１０１８〜１．０×１０２０ａｔｏｍｓ／ｃｍ３の範囲とし，前記第２エピタキシャル層中のドーパント元素のピーク濃度を１．０×１０１３〜１．０×１０１６ａｔｏｍｓ／ｃｍ３の範囲とする請求項１に記載の半導体エピタキシャルウェーハの製造方法。
【請求項３】
　前記第１エピタキシャル層中のドーパント元素が，ボロン，リン，砒素およびアンチモンからなる群から選択される１または２以上の元素である請求項１または２に記載の半導体エピタキシャルウェーハの製造方法。
【請求項４】
　前記半導体ウェーハがシリコンウェーハであり，前記第１エピタキシャル層および前記第２エピタキシャル層がシリコンエピタキシャル層である請求項１〜３のいずれか１項に記載の半導体エピタキシャルウェーハの製造方法。
【請求項５】
　前記クラスターイオンの照射後，次のエピタキシャル層を形成する前に，前記半導体ウェーハに対して結晶性回復のための熱処理を行う請求項１〜４のいずれか１項に記載の半導体エピタキシャルウェーハの製造方法。
【請求項６】
　前記半導体ウェーハ表面または前記第１エピタキシャル層表面からの深さが１５０ｎｍ以下の範囲内に，前記改質層における炭素濃度プロファイルのピークが位置するように，前記クラスターイオンを照射する請求項１〜５のいずれか１項に記載の半導体エピタキシャルウェーハの製造方法。
【請求項７】
　半導体ウェーハと，該半導体ウェーハ上に位置する第１エピタキシャル層と，該第１エピタキシャル層上に位置する第２エピタキシャル層と，を有する半導体エピタキシャルウェーハであって，
　前記半導体ウェーハの表面または前記第１エピタキシャル層の表面に形成された，炭素が固溶してなる改質層をさらに有し，
　前記改質層における前記炭素の濃度プロファイルの半値幅が１００ｎｍ以下であり，
　前記第１エピタキシャル層中のドーパント元素のピーク濃度は，前記第２エピタキシャル層中のドーパント元素のピーク濃度よりも高いことを特徴とする半導体エピタキシャルウェーハ。
【請求項８】
　前記第１エピタキシャル層中のドーパント元素のピーク濃度が１．０×１０１８〜１．０×１０２０ａｔｏｍｓ／ｃｍ３の範囲であり，前記第２エピタキシャル層中のドーパント元素のピーク濃度が１．０×１０１３〜１．０×１０１６ａｔｏｍｓ／ｃｍ３の範囲である請求項７に記載の半導体エピタキシャルウェーハ。
【請求項９】
　前記第１エピタキシャル層中のドーパント元素が，ボロン，リン，砒素およびアンチモンからなる群から選択される１または２以上の元素である請求項７または８に記載の半導体エピタキシャルウェーハ。
【請求項１０】
　前記半導体ウェーハがシリコンウェーハであり，前記第１エピタキシャル層および前記第２エピタキシャル層がシリコンエピタキシャル層である請求項７〜９のいずれか１項に記載の半導体エピタキシャルウェーハ。
【請求項１１】
　前記半導体ウェーハ表面または前記第１エピタキシャル層表面からの深さが１５０ｎｍ以下の範囲内に，前記改質層における炭素濃度プロファイルのピークが位置する請求項７〜１０のいずれか１項に記載の半導体エピタキシャルウェーハ。
【請求項１２】
　前記改質層における炭素濃度プロファイルのピーク濃度が，１．０×１０１５ａｔｏｍｓ／ｃｍ３以上である請求項７〜１１のいずれか１項に記載の半導体エピタキシャルウェーハ。
【請求項１３】
　請求項１〜６のいずれか１項に記載の製造方法で製造されたエピタキシャルウェーハまたは請求項７〜１２のいずれか１項に記載のエピタキシャルウェーハの第２エピタキシャル層に，固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。」
第４　引用文献及び引用発明
　１　引用例１について
　（１）引用例１の記載事項
　原査定の拒絶の理由に引用された刊行物である特開２０１１−３５７７号公報（以下「引用例１」という。）には，「シリコンウェーハ及びその製造方法，並びに，半導体デバイスの製造」（発明の名称）について，図１〜図６とともに次の事項が記載されている（下線は，参考のため，当審において付したもの。以下，同様である。）。
　　ア　「【技術分野】
【０００１】
　本発明はシリコンウェーハ及びその製造方法に関し，特に，マルチチップパッケージ（ＭＣＰ）に搭載される半導体デバイス用として好適なシリコンウェーハ及びその製造方法に関する。また，本発明は，ＭＣＰへの搭載が好適な半導体デバイスの製造方法に関する。」
　　イ　「【発明が解決しようとする課題】
【００１６】
　しかしながら，上述の通り，高いドーズ量のイオンを深い位置に注入することは，イオン注入装置の特性から見て現実的でないことから，特許文献３，４の方法をデバイス後工程で導入される重金属のゲッタリングに適用することは，たとえ効果があるにせよ現実的でない。他方，デバイス後工程で導入される重金属のゲッタリングに着目した場合，並びに，近年のデバイス前工程における温度履歴に着目した場合には，必ずしも特許文献３，４に記載された高濃度のイオン注入を行うことは必要でないと考えられる。本発明は，このような技術的知見に基づきなされたものである。」
　　ウ　「【課題を解決するための手段】
【００１７】
　本発明によるシリコンウェーハは，シリコン基板と，前記シリコン基板上に設けられたｎ型の第１のエピタキシャル膜と，前記第１のエピタキシャル膜上に設けられ，デバイスが形成される第２のエピタキシャル膜と，を備えることを特徴とする。
【００１８】
　本発明によるシリコンウェーハの製造方法は，シリコン基板の表面にｎ型の第１のエピタキシャル膜を形成する第１のエピタキシャル工程と，前記第１のエピタキシャル膜上にデバイスが形成される第２のエピタキシャル膜を形成する第２のエピタキシャル工程と，を備えることを特徴とする。
【００１９】
　本発明による半導体デバイスの製造方法は，シリコン基板の表面にｎ型の第１のエピタキシャル膜を形成する第１のエピタキシャル工程と，前記第１のエピタキシャル膜上にデバイスが形成される第２のエピタキシャル膜を形成する第２のエピタキシャル工程と，前記第２のエピタキシャル膜に半導体素子を形成するデバイス前工程と，前記デバイス前工程を行った後，前記シリコン基板の一部を裏面側から除去することにより，前記シリコン基板と前記第１及び第２のエピタキシャル膜の合計厚みを１００μｍ以下とする薄型化工程と，薄型化された前記シリコン基板の裏面を研磨する裏面研磨工程と，を備えることを特徴とする。
【００２０】
　本発明によれば，デバイスが形成される第２のエピタキシャル膜の下部に位置するｎ型の第１のエピタキシャル膜がバリア層として機能することから，デバイス後工程でシリコンウェーハの裏面側から導入される重金属がデバイス領域に到達することがない。これは，ｎ型ドーパントが格子位置に移動することによりプラス電荷を持つため，Ｃｕなど外部から侵入する陽イオンを阻害するものと考えられる。したがって，ｎ型のエピタキシャル膜ではＣｕの固溶度が低下することから，裏面から侵入する重金属のバリアとして効果を発揮する。第１のエピタキシャル膜に含まれるｎ型のドーパントは，高温・長時間の熱処理を行うと拡散してしまうが，近年のデバイス前工程ではドーパントの拡散は無視できるレベルに抑えられる。
【００２１】
　本発明において，前記第１のエピタキシャル膜は，比抵抗が０．００２Ω・ｃｍ以上２００Ω・ｃｍ以下であることが好ましく，上述したようにドーパント濃度を高めたエピタキシャル膜を形成すると，エピタキシャル成長炉内のチャンバーやシリコンカーバイド製のサセプタなどにドーパントが付着するなどして第２層目のエピタキシャル膜の比抵抗を制御できなくなるため０．１Ω・ｃｍ以上２０Ω・ｃｍ以下であることがより好ましい。比抵抗が上記の範囲となるようｎ型のドーパントのドーズ量を設定すれば，重金属のバリア層としての効果を十分に発揮することが可能となる。」
＜当審注：引用例１の原文には，段落【００１９】の末尾に「薄型化された前記シリコン基板の裏面を研磨する裏面研磨工程と，，を備えることを特徴とする。」と記載されているが，前記「，，」は明らかな誤記であるので，上記のとおりに認定した。＞
　　エ　「【発明を実施するための形態】
　……（中略）……
【００３０】
　図１に示すように，本実施形態による
シリコンウェーハ１０は，シリコン基板１１とその表面１１ａに形成された２層のエピタキシャル膜１２，１３によって構成されている
１層目のエピタキシャル膜１２は，重金属のバリア層として機能する。具体的には，エピタキシャル膜１２にはｎ型のドーパントが含まれており，これによるＣｕイオンの固溶度低下によってバリア層として働く。２層目のエピタキシャル膜１３はデバイス領域となる層である
　……（中略）……
【００３５】
　また，
シリコン基板１１の表面１１ａ側には，イオン注入によるダメージ層が形成されていても構わない。このようなダメージ層を形成すれば，これがＣｕやＮｉなどの重金属のゲッタリングサイトとして機能する。ダメージ層は，デバイス層を汚染しない非金属イオン種の注入によって形成され，そのドーズ量は，１×１０
１３
／ｃｍ
２
以上３×１０
１４
／ｃｍ
２
以下とすることが好ましい
【００３６】
　イオン種としてボロンを選択すれば，注入ダメージだけでなく，シリコン基板１１のボロン濃度が高まることから，格子位置に導入されることによりボロン負イオンとなりＣｕなどの陽イオン金属に対してゲッタリング効果も高められる。また，ｎ型ドーパントとして用いられるイオン種としては，リン，アンチモン又は砒素を選択することが好ましい。イオン種としてｎ型ドーパントを選択すれば，注入ダメージだけでなく，ダメージ層の領域近傍でｎ型ドーパントイオンが格子位置に導入され正イオンとなり，ボロン基板よりもＣｕイオンの固溶度が低くなることから，デバイス後工程における裏面研削，裏面研磨時におけるＣｕイオン汚染のバリアとして効果を発揮する。さらに，イオン種として非ドーパントイオンを選択した場合には，注入ダメージやデバイス熱処理により転位を発生し，これがゲッタリング源となるが，トランジスタのしきい値などに変動が生じる危険性がない。
【００３７】
　図１に示すように，エピタキシャル膜１２は，シリコン基板１１の表面１１ａ側に形成されており，シリコン基板１１の裏面から導入されたＣｕなどの陽イオンの固溶度を低下させる。すなわち，重金属のバリア層として機能する。
【００３８】
　エピタキシャル膜１２の厚みは，シリコン基板１１の表面１１ａから０．１μｍ以上１０μｍ以下であることが好ましく，１μｍ以上３μｍ以下であることがより好ましい。これは，エピタキシャル膜１２の厚みが０．１μｍ未満であるとバリア層としての機能が低下するからであり，厚みが１０μｍを超えると平坦度の劣化や生産性低下を招くからである。
【００３９】
　
エピタキシャル膜１２の比抵抗は，０．００２Ω・ｃｍ以上２００Ω・cm以下であることが好ましく
【００４０】
　エピタキシャル膜１２のドーパント種は，リン，アンチモン，砒素から選択することができる。
【００４１】
　上記ｎ型ドーパントには格子位置に導入され正イオンとなり，ボロン基板よりもＣｕイオンの固溶度が低くなることから，デバイス後工程における裏面研削，裏面研磨時におけるＣｕイオン汚染のバリアとして効果を発揮する。
【００４２】
　
２層目のエピタキシャル膜１３は，上述の通りデバイスが形成される膜であり
【００４３】
　以上が本実施形態によるシリコンウェーハ１０の構成である。このようなシリコンウェーハ１０に対しては，デバイス前工程によって表面にデバイス形成を行った後，シリコン基板１１の一部を裏面側から除去することにより，厚みを１００μｍ以下とすることができる。」
　　オ　「【００４９】
　図５は，シリコンウェーハ１０の製造工程（ステップＳ１０）を説明するためのフローチャートである。
　……（中略）……
【００５１】
　次に，シリコン基板１１に対して酸素析出熱処理を行う（ステップＳ１２）。本発明において酸素析出熱処理を行うことは必須でないが，これを行うことにより酸素析出物が形成され，重金属のゲッタリング効果を高めることが可能となる。特に限定されるものではないが，酸素析出熱処理は次に説明する２通りの方法で行うことができる。
　……（中略）……
【００５４】
　このようにして酸素析出熱処理（ステップＳ１２）が完了すると，次に，
シリコン基板１１の表面に１層目のエピタキシャル膜１２を形成する（ステップＳ１３）。
エピタキシャル膜１２の
比抵抗に関しては０．００２Ω・ｃｍ以上２００Ω・ｃｍ以下となるよう調整すればよい
【００５５】
　そして，
エピタキシャル膜１２の表面に２層目のエピタキシャル膜１３を形成する（ステップＳ１４）
ドーパント濃度については特に限定されず，比抵抗が１Ω・ｃｍ以上２００Ω・ｃｍ程度以下となるよう調整すればよい
【００５６】
　エピタキシャル膜１２，１３は，同一のエピタキシャル装置を用いて連続形成しても構わないし，それぞれ別のエピタキシャル装置を用いて形成しても構わない。同一のエピタキシャル装置を用いて連続形成する場合には，ステップＳ１３の完了後，ステップＳ１４を行う前にチャンバー内を十分にパージする必要がある。
【００５７】
　尚，
エピタキシャル膜１２，１３を形成する前に，シリコン基板１１に対してダメージ層形成のためのイオン注入を行っても構わない。この場合，１×１０
１３
ａｔｏｍｓ／ｃｍ
２
以上５×１０
１５
ａｔｏｍｓ／ｃｍ
２
以下，好ましくは５×１０
１３
ａｔｏｍｓ／ｃｍ
２
以上１×１０
１５
ａｔｏｍｓ／ｃｍ
２
以下のドーズ量でイオン注入を行うことが好ましい
【００５８】
  以上により，シリコンウェーハ１０が完成する。このように，本実施形態では，必ずしもイオン注入を行う必要がないことから，この場合，イオン注入装置が不要である。」
　　カ　「【実施例】
【００６８】
［比較例１］
　直径１００ｍｍ，厚み５２５μｍ，初期酸素濃度が１．１×１０１８ａｔｏｍｓ／ｃｍ３，比抵抗が１０Ω・ｃｍから２０Ω・ｃｍに調整されたボロンドープのＣＺウェーハを複数作製した。
　……（中略）……
【００７０】
［実施例１］
　比較例１のサンプルを５枚用い，基板の表面にシリコンエピタキシャル成長を行った。条件としては，ホスフィンガスとトリクロロシランガスを用いることにより，それぞれ比抵抗０．００５Ω・ｃｍ，０．１Ω・ｃｍ，２０Ω・ｃｍ，１００Ω・ｃｍのｎ型エピタキシャル膜を２μｍ厚み成長させた。
　次に，別のエピタキシャル成長装置にて，ジボランガスとトリクロロシランガスを用い，比抵抗５Ω・ｃｍのｐ型エピタキシャル膜を３μｍ厚み成長させた。
【００７１】
［実施例２］
　比較例１のサンプルを４枚用い，基板の表面にシリコンエピタキシャル成長を行った。条件としては，ホスフィンガスとトリクロロシランガスを用いることにより比抵抗が０．２Ω・ｃｍになるように設定し，それぞれエピタキシャル膜を０．５μｍ，１μｍ，２μｍ，１０μｍの厚みになるように成長させた。
　次に，同一チャンバー内で十分にパージを行った後，ジボランガスとトリクロロシランガスを用い，比抵抗５Ω・ｃｍのｐ型エピタキシャル膜を３μｍ厚み成長させた。
【００７２】
［実施例３］
　比較例１のサンプルを４枚用い，基板の表面にシリコンエピタキシャル成長を行った。条件としては，ホスフィンガスとトリクロロシランガスを用いることにより比抵抗が２Ω・ｃｍになるように設定し，それぞれエピタキシャル膜を０．５μｍ，１μｍ，２μｍ，１０μｍの厚みになるように成長させた。
　次に，同一チャンバー内で十分にパージを行った後，ジボランガスとトリクロロシランガスを用い，比抵抗５Ω・ｃｍのｐ型エピタキシャル膜を３μｍ厚み成長させた。
【００７３】
［実施例４］
  第１のｎ型エピタキシャル成長前にドーズ量が５×１０１３ａｔｏｍｓ／ｃｍ２となるようにアルゴンイオンを注入した他は，実施例１と同様にして実施例４のサンプルを作製した。
【００７４】
　［評価］
　全てのサンプルに対して，デバイス前工程における低温プロセスを模した熱処理を施した後，表面にバックグラインドテープを貼り付け裏面側から研削を行うことにより，最終厚みを１００μｍとした。次に，２０ｐｐｂのＣｕを添加したスラリーにて研削面を３μｍ研磨した。
　得られたサンプルは，３０日間放置した後に全反射蛍光Ｘ線評価にて表面に拡散してきたＣｕ濃度を測定した。
　その結果，比較例１，２では表面に１．２×１０１１ａｔｏｍｓ／ｃｍ２のＣｕが検出された。これに対し，実施例１〜４のサンプルでは表面のＣｕ濃度は１．０×１０１０ａｔｏｍｓ／ｃｍ２以下である事が確認できた。」
　（２）引用発明
　　ア　引用発明１
　第４の１（１）ア〜カ，特に同オの記載から，引用例１には，シリコンウエーハの製造方法の発明として，次の発明（以下「引用発明１」という。）が記載されていると認められる。
「シリコン基板１１の表面に１層目のエピタキシャル膜１２を形成するステップと，
　前記エピタキシャル膜１２の表面に２層目のエピタキシャル膜１３を形成するステップと，
　前記エピタキシャル膜１２，１３を形成する前に，前記シリコン基板１１に対してダメージ層形成のためのイオン注入を，１×１０１３ａｔｏｍｓ／ｃｍ２以上５×１０１５ａｔｏｍｓ／ｃｍ２のドーズ量で行うステップと，
を有し，
　前記１層目のエピタキシャル膜１２を形成する際は，前記エピタキシャル膜１２の比抵抗が０．００２Ω・ｃｍ以上２００Ω・ｃｍ以下となるよう調整され，デバイスが形成される膜である前記２層目のエピタキシャル膜１３を形成する際は，ドーパント濃度は特に限定されず，比抵抗が１Ω・ｃｍ以上２００Ω・ｃｍ程度以下となるよう調整されることを特徴とするシリコンウエーハの製造方法。」
　　イ　引用発明２
　また，第４の１（１）ア〜カ，特に同エの記載から，引用例１には，シリコンウエーハの発明として，次の発明（以下「引用発明２」という。）が記載されていると認められる。
「シリコン基板１１とその表面１１ａに形成された２層のエピタキシャル膜１２，１３によって構成されているシリコンウェーハ１０であって，
　前記シリコン基板１１の表面１１ａ側に，イオン注入により形成された，重金属のゲッタリングサイトとして機能するダメージ層を有し，
　前記エピタキシャル膜１２の比抵抗は，好ましくは０．００２Ω・ｃｍ以上２００Ω・ｃｍ以下であり，デバイスが形成される膜である前記エピタキシャル膜１３の比抵抗は，好ましくは１Ω・ｃｍ以上２００Ω・ｃｍ以下であることを特徴とするシリコンウエーハ。」
　２　引用例２について
　（１）引用例２の記載事項
　原査定の拒絶の理由に引用された刊行物である特開平１０−５０７１４号公報（以下「引用例２」という。）には，「シリコン基板とその製造方法」（発明の名称）について，図１〜図６とともに次の事項が記載されている。
　　ア　「【特許請求の範囲】
【請求項１】　シリコン基板において，ドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ3以下のシリコンとドーパント濃度が１×１０18ａｔｏｍｓ／ｃｍ3以上であるシリコンとによって形成された界面を少なくとも一つ以上持つ多層膜を基板上に有するシリコン基板。
【請求項２】　
ドーパント濃度が１×１０
16
ａｔｏｍｓ／ｃｍ
3
以下のシリコン基板において，基板上にドーパント濃度が１×１０
18
ａｔｏｍｓ／ｃｍ
3
以上である第一層とドーパント濃度が１×１０
16
ａｔｏｍｓ／ｃｍ
3
以下である第二層を順次積層したシリコン基板
【請求項３】  請求項２において，第一層と第二層の間にドーパント濃度が１×１０16〜１×１０18ａｔｏｍ／ｃｍ3の範囲にある中間層を積層したシリコン基板。
【請求項４】  
気相成長法により各層を順次形成する請求項１〜請求項３に記載のシリコン基板の製造方法
　　イ　「【０００１】
【発明の属する技術分野】この発明は，エピタキシャル層を形成した半導体シリコン基板の改良に係り，特に，ドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ3以下のシリコン基板を用いて，気相成長法またはイオン注入法にてドーパント濃度の異なる層を積層することにより，製造が容易で重金属のゲッタリング能が高く，熱的に安定し厚み制御が容易な無欠陥層（ＤＺ層）を有し，不整合転位の発生による重金属ゲッタリング並びにオートドーピングの抑制効果を有する半導体シリコン基板とその製造方法に関する。」
　　ウ　「【発明が解決しようとする課題】
　……（中略）……
【００１１】この発明は，上述の半導体シリコン基板の問題点を解消し，製造が容易で重金属に対するゲッタリング能が高く，熱的に安定し厚み制御が容易なＤＺ層を有し，不整合転位の発生による重金属ゲッタリング並びにオートドーピングの抑制効果を有する半導体シリコン基板並びにその製造方法の提供を目的としている。」
　　エ　「【００１２】
【課題を解決するための手段】発明者らは，まず，重金属汚染に関する上述の問題点，すなわち，シリコン基板の特性，例えば，ＰタイプかＮタイプ，ドーパント濃度，酸素濃度などに依存せず，熱的に安定で，パーティクル発生がなく，低コストで効率よく重金属を捕獲できるゲッタリング法について種々検討した結果，シリコン基板上に，ドーパント濃度が大きく異なる層や基板を積層することによって，その界面に不整合転位や応力場を形成し，これらにより重金属をゲッタリングでき，上述の目的を達成できることを知見した。
【００１３】また，発明者らは，重金属汚染に加えてＤＺ層に関する上述の問題点，すなわち，シリコン基板の特性に依存せず，熱的に安定で，パーティクル発生がなく，低コストで効率よく重金属をゲッタリングでき，かつＤＺ−ＩＧ処理工程を省略し，熱的に安定なＤＺ層でかつＤＺ層の厚さの制御が容易なＤＺ層の形成方法について種々検討した結果，
ドーパント濃度が大きく異なる層を積層した２層構造又は３層構造を持ったシリコンウェーハとなす
　　オ　「【００１８】
【発明の実施の形態】重金属ゲッタリングのために，界面に不整合転位や応力場を形成するには，ＳｉＧｅ結晶（薄膜を含む）に代表されるように混晶を用いる方法があるが，この発明においては，ドーパント濃度の差を利用するもので，この方法では通常のシリコン基板に含まれている元素のみを用いているため，他の特性の劣化や製作設備費の増加などがほとんどない利点がある。
【００１９】
この発明では，ドーパント濃度の差はなるべく大きい方が歪みが大きくなり，不整合転位や応力場が形成されやすくなることから，界面のドーパント濃度差を検討した結果，公知のいずれの特性を有するシリコン基板を用いる場合も，ドーパント濃度が１×１０
16
ａｔｏｍｓ／ｃｍ
3
以下のシリコンとドーパント濃度が１×１０
18
ａｔｏｍｓ／ｃｍ
3
以上であるシリコンとによって形成された界面が最も効果的であることを確認した
【００２０】この発明において，ドーパント濃度の差を利用した界面は，シリコン基板上に積層される２層以上の多層膜内に１つ以上形成すればよく，シリコン基板の種類や特性，要求される被膜種等の組合せにより適宜選定するとよく，また，被膜層内のドーパント濃度が一定の他，当該界面での所定のドーパント濃度の差が確保できれば，被膜層内のドーパント濃度が連続的あるいは漸次変化するように成膜されても，この発明によるゲッタリング能は同様に発揮される。
【００２１】また，ドーパント濃度の差を利用した界面によるゲッタリング層の形成方法として，実施例に示すごとく，気相成長法，イオン注入法を用いていることにより，ドーパント濃度の制御が容易でドーパント濃度差が急峻な界面を形成できるという効果がある。また，発明者らは，基板の貼り合わせ法よっても上記と同様の構成，作用効果が得られることを確認した。
【００２２】一例を示すと，図１に示すごとく，
ドーパント濃度が１×１０
16
ａｔｏｍｓ／ｃｍ
3
以下のシリコン基板１上に，気相成長法あるいはイオン注入法により，ドーパント濃度が１×１０
18
ａｔｏｍｓ／ｃｍ
3
以上である第一層２を形成する
ドーパント濃度の差により界面に不整合転位や歪み場が形成され，重金属が転位や歪み場に効率よくゲッタリングされる
【００２３】従って，ＰタイプかＮタイプ，ドーパント濃度，酸素濃度などのシリコン基板の特性に依存することなく，熱的に安定で，パーティクルの発生がなく，低コストで効率よく重金属をゲッタリングできる。また，気相成長法やイオン注入法により形成するため，膜厚やドーパント濃度の制御が容易で，かつ急峻な界面が得られる。
【００２４】次に図１に示すごとく，
第一層２上に気相成長法あるいはイオン注入法により，ドーパント濃度が１×１０
16
ａｔｏｍｓ／ｃｍ
3
以下である第二層３，すなわちエピタキシャル層を形成して２層構造となす
【００２５】
ＤＺ層である第一層２とエピタキシャル層である第二層３との界面はデバイス領域に近くまたトレンチキャバシタを形成する領域でもあるので，不整合転位の発生を防止し，応力を低減する必要がある
　　カ　「【００３１】
【実施例】
実施例１
以下の実施例に用いた本発明の基板およびエピタキシャル層の構造は次の通りである。
１）外観：    ８インチφ，（６７５±５）μｍt，両面鏡面基板
２）面方位：  （１００）±０．５°
３）抵抗率：  ３〜５Ω・ｃｍ（ボロン濃度：２．８〜４．５×１０15ａｔｏｍｓ／ｃｍ3）
４）第一層    ・抵抗率：０．００１〜０．００３Ω・ｃｍ（ボロン濃度：３．５〜１３×１０19ａｔｏｍｓ／ｃｍ3）
・膜厚：５μｍt
５）第二層    ・抵抗率：〜１０Ω・ｃｍ（ボロン濃度：〜ｌ．５×１０15ａｔｏｍｓ／ｃｍ3）
・膜厚：３μｍt
第一層と第二層はＳｉＨＣｌ3を原料ガスとした熱ＣＶＤ法（化学気相成長法）により形成した。
【００３２】重金属ゲッタリング能の比較
本発明と従来ゲッタリング法との比較を示す。それぞれのゲッタリング能を形成したエピタキシャル基板に〜１０12ａｔｏｍｓ／ｃｍ2のＦｅ，Ｎｉ，Ｃｒ，Ｃｕの混合汚染を施し，高温プロセスで熱処理した後，酸化膜耐圧の良品率（ｙｉｅｌｄ）およびＣ−ｔ法によるキャリア寿命を調べた。それぞれのプロセスを以下に示す。
高温プロセス：  １１５０℃×５ｈｒｓ．＋７００℃×６ｈｒｓ．＋１０５０℃×５ｈｒｓ．
酸化膜耐圧良品率の測定：  酸化膜厚２００Å，印加電圧  １１ＭＶ／ｃｍ
【００３３】表１から明らかなようにこの発明によるゲッタリング法が他の方法に比べて優れていることが示された。なお，ゲッタリング能仕様に示すＢＭＤについては，Ｗｒｉｇｈｔ  Ｅｔｃｈ液を用い，片面２μｍの選択エッチを施した後，光学顕微鏡を用いて測定した値である。」
　（２）引用発明
　　ア　引用発明３
　第４の２（１）ア〜カから，引用例２には，シリコン基板の製造方法の発明として，次の発明（以下「引用発明３」という。）が記載されていると認められる。
「ドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ3以下のシリコン基板１上に，気相成長法により，ドーパント濃度が１×１０18ａｔｏｍｓ／ｃｍ3以上である第一層２を形成する工程と，
　前記第一層２上に気相成長法により，ドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ3以下であるエピタキシャル層である第二層３を形成する工程と，
を有し，前記シリコン基板１と前記第一層２のドーパント濃度の差により，界面に不整合転位や歪み場が形成され，重金属が転位や歪み場に効率よくゲッタリングされることを特徴とするシリコン基板の製造方法。」
　　イ　引用発明４
　また，第４の２（１）ア〜カから，引用例２には，シリコン基板の発明として，次の発明（以下「引用発明４」という。）が記載されていると認められる。
「ドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ3以下のシリコン基板１と，該シリコン基板１上に形成されたドーパント濃度が１×１０18ａｔｏｍｓ／ｃｍ3以上である第一層２と，該第一層２上に形成されたドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ3以下であるエピタキシャル層である第二層３と，を有するシリコン基板であって，
　前記シリコン基板１と前記第一層２のドーパント濃度の差により，界面に不整合転位や歪み場が形成され，重金属が転位や歪み場に効率よくゲッタリングされることを特徴とするシリコン基板。」
　３　引用例３について
　（１）引用例３の記載事項
　原査定の拒絶の理由に引用された刊行物である特表２００９−５１８８６９号公報（以下「引用例３」という。）には，「炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法」（発明の名称）について，図１〜図１７とともに次の事項が記載されている。
　　ア　「【００１４】
　炭素注入（ゲッタリング注入）
　炭素注入は，かねて欠陥または汚染物をゲッタリングする方法として用いられてきた。例えば，Ｓｔｏｌｋ　ｅｔ　ａｌおよびＵｅｄａ　ｅｔ　ａｌの上記参考文献参照。欠陥はシリコン中のＢおよびＰの拡散を一時的に増大させることが示されているので，格子間欠陥の捕捉は拡散を制限するための方法の候補であると考えられてきた。従来のプロセスでは，ＣＯ２またはＣＯガス源のいずれかが従来のプラズマイオン源に用いられている。Ｃ＋のビームを発生させ，注入を工業的イオン注入システムで実施することができる。ＣＯ２またはＣＯガスを使用すると，従来のプラズマ源の有効寿命は短くなる。これは，酸化作用および該源に見いだされる絶縁体の炭素トラッキングが原因である。
【００１５】
　炭素インプラントの従来の施用の一つは，高エネルギー（ＭｅＶ）の炭素をシリコン中に深く，トランジスタ構造から離して注入することにより，金属不純物のゲッタリングを提供することである。シリコン中では，存在するあらゆる金属原子が，おもに漏れを増大させることにより活性構造の電気性能を低下させる可能性がある。活性デバイス領域から金属不純物を除去する方法は数多く研究されている。用いられているアプローチの一つは，活性デバイスから離してシリコン中に炭素を注入することである。シリコン中の炭素は不純物トラップとして働くので，炭素と相互作用する金属原子はすべて高温を経てもその位置にそのまま残る。このメカニズムはゲッタリングとよばれ，炭素インプラントはゲッタリングの選択肢の一つである。
【００１６】
　発明の概要
　簡潔に述べると，本発明は，
集積回路中のＰＭＯＳトランジスタ構造の製造において基板にホウ素，ヒ素およびリンをドープする場合に，炭素クラスターを基板中に注入してトランジスタの接合特性を改善することを包含するプロセス
Ｃ
１６
Ｈ
Ｘ
＋
のようなクラスター炭素イオンを，これに続くホウ素インプラントとほぼ同じドーズ量でソース／ドレイン領域中に注入し；その後，好ましくはＢ
１８
Ｈ
Ｘ
＋
またはＢ
１０
Ｈ
Ｘ
＋
のようなホウ化水素クラスターを用いて浅いホウ素インプラントを行って，ソース／ドレインエクステンションを形成する
これに続くアニーリングおよび活性化において，炭素原子による格子間欠陥のゲッタリングによりホウ素の拡散は低減する
　　イ　「【００３２】
　ストレスエンジニアリング
　上記参考文献Ａｎｇ，ｅｔ　ａｌで議論されているように，シリコン中のトランジスタの
ソース／ドレイン領域中に組み込まれる炭素はＳｉ
ｘ
Ｃ
ｙ
材料を形成することが
ＮＭＯＳトランジスタの移動度を改善するのに有用な引張応力をチャネルに作り出す
【００３３】
　注入によりＳｉｘＣｙ材料を形成するさらなる利点は，注入装置によりもたらされる制御である。イオン注入は一般に，装置の精度および制御が他の形態の半導体処理装置の能力を大きく上回るため，半導体製造において有効なプロセスである。詳細には，提案した用途に関し，炭素濃度の綿密なプロファイルをインプラントのエネルギーおよびドーズ量の制御により詳細に管理することができる。実際，インプラント段階の手順をさまざまなドーズ量およびエネルギーと共に予見して，炭素プロファイルを任意の望ましいプロファイルの輪郭に合わせることができる。どのような詳細なプロセスがもっとも有利な結果をもたらすか明らかでないため，イオン注入により利用可能な炭素プロファイルの制御により，最終的なトランジスタの性質の詳細な最適化が可能になる。
【００３４】
　ストレスエンジニアリングで炭素を組み込むために炭素のクラスターを用いることの他の利点は，クラスター注入の自己非晶質化(self-amorphization)の特徴に関する。適切な応力を発生させるために，包含される炭素はＳｉＣ格子構造との置換部位を占有しなければならない。置換部位における包含の程度は，炭素を組み込む手段と材料の暴露温度の両方に依存する。従来の炭素組込手段は，エピタキシャルかモノマーインプラントかに関わらず，炭素を結晶質構造に加えることを包含するが，クラスター炭素インプラントは自己非晶質化層を提供する。クラスター炭素インプラントにより形成した非晶質層は再結晶化しなければならないが，これはドーパントインプラントのアニーリングにより自動的に達成される。しかしながら，再結晶化プロセスは置換部位中への炭素の組込を促進する。そのようなプロセスは，再結晶化プロセスで周知である置換部位中へのドーパント原子の組込と同様である。
【００３５】
　
ストレスエンジニアリングを施したＳｉＣ格子をＣＭＯＳのプロセスの流れに組み込む方法
　ストレスエンジニアリングを施したデバイスを作り出すために，本発明は，ホウ素またはホウ素クラスターのＳ／ＤインプラントまたはＳＤＥインプラント）を実施する前に，Ｐ型の深いソース／ドレイン領域中へのかなり深い炭素インプラントを，例えば炭素１個あたり約１０ｋｅＶ，１Ｅ１５／ｃｍ
２
〜５Ｅ１５／ｃｍ
２
という高ドーズ量で実施する
好ましい態様はクラスター炭素インプラントを含む
炭素をＰ型ソース／ドレイン（Ｓ／Ｄ）領域中に注入した後，低温アニールを用いると，Ｓｉ格子の置換部位を炭素に占有させることができる
低温度でのアニールが最良の結果，すなわち歪みの最高値をもたらした
　　ウ　「【００４０】
　図３は，
６ｋＶ（ホウ素１個あたり３００ｅＶの実効インプラントエネルギーをもたらす）で引き出したＢ
１８
Ｈ
Ｘ
＋
によりシリコン中に注入したホウ素の二次イオン質量分析法（ＳＩＭＳ）での深さプロファイル
アニール後のホウ素プロファイル
アニール中にホウ素の拡散が一時的に増大する
他のウエハは，炭素クラスターＣ
１６
Ｈ
Ｘ
＋
を用いて１ｋｅＶ，２ｋｅＶ，３ｋｅＶ，４ｋｅＶまたは５ｋｅＶのいずれかの実効炭素ドーズ量の１Ｅ１５ドーズ量で最初に注入し，このプロセスでアニールした。（Ｂ１８＋１ｋｅＶ　Ｃ）および（Ｂ１８＋５ｋｅＶ　Ｃ）に関するアニールしたホウ素のＳＩＭＳプロファイルを図３に示す。これらの接合深さははるかに浅く，炭素インプラントがホウ素拡散を順調に制限したことを示している
　……（中略）……
【００４６】
　
図９は，３つの異なるドーズ量（２Ｅ１５，４Ｅ１５および８Ｅ１５原子／ｃｍ
２
）に関する１０ｋｅＶでのＣ
７
Ｈ
７
インプラントのＳＩＭＳプロファイル（炭素濃度対深さ）を示している
　　エ　図３は，Ｂ１８ＨＸ＋によりシリコン中に注入したホウ素の二次イオン質量分析法（ＳＩＭＳ）での深さプロファイルおよび活性化プロファイルに対するＣ１６ＨＸ＋共注入の効果を示す図であって，同図には，炭素クラスターイオンの共注入の有無，及び，アニーリングの有無で場合分けした４つのプロファイルが示されているが，どのプロファイルも，深さ０Å近傍の位置でピーク濃度は1E+21atoms/ccと1E+22atoms/ccの中間値であり，深さ１００Åの位置での濃度は1E+20atoms/cc以下であることが記載されている。
　したがって，Ｂ１８ＨＸ＋によりシリコン中に注入したホウ素の二次イオン質量分析法（ＳＩＭＳ）での深さプロファイルの半値幅は，炭素クラスターイオンを共注入した場合も，しない場合も，１００ｎｍ以内であることは明らかである。
　　オ　図９は，３つの異なるドーズ量（２Ｅ１５，４Ｅ１５および８Ｅ１５原子／ｃｍ２）に関する１０ｋｅＶでのＣ７Ｈ７インプラントのＳＩＭＳプロファイル（炭素濃度対深さ）を示す図であって，同図には，３つの異なるドーズ量でのＣ７Ｈ７インプラントのＳＩＭＳプロファイルが示されており，最も傾きがなだらかなドーズ量２Ｅ１５原子／ｃｍ２のプロファイルは，ピーク濃度が4E+20atoms/ccであり，濃度が2E+20atoms/ccにおける半値幅は約40nmであることが記載されている。
　したがって，Ｃ７Ｈ７インプラントのＳＩＭＳプロファイルにおける半値幅は，いずれのドーズ量であっても１００ｎｍ以下であることは明らかである。
　（２）引用例３に記載された技術事項
　　ア　第４の３（１）ア〜イから，引用例３には，次の技術事項が記載されていると認められる。
「集積回路中のＰＭＯＳトランジスタ構造の製造において基板にホウ素，ヒ素およびリンをドープする場合に，炭素クラスターを基板中に注入してトランジスタの接合特性を改善することを包含するプロセスであって，
　Ｐ型の深いソース／ドレイン領域中へのかなり深い炭素インプラントを，前記ドープを実施する前に，Ｃ７Ｈ７＋のようなクラスター炭素インプラントにより，炭素１個あたり約１０ｋｅＶ，１Ｅ１５／ｃｍ２〜５Ｅ１５／ｃｍ２というドーズ量で実施した後に，
　ホウ化水素クラスターを用いて浅いホウ素インプラントを行って，ソース／ドレインエクステンションを形成し，
　これに続き，Ｓｉ格子の置換部位を炭素に占有させるとともに，炭素原子による格子間欠陥のゲッタリングによりホウ素の拡散を低減させるために，アニーリングおよび活性化を行うことで，
　ソース／ドレイン領域中に組み込まれる炭素がＳｉｘＣｙ材料を形成することでＮＭＯＳトランジスタの移動度を改善する引張応力をチャネルに作り出す，ストレスエンジニアリングを施したＳｉＣ格子をＣＭＯＳのプロセスの流れに組み込む方法。」
　　イ　また，第４の３（１）ウ〜オから，引用例３には，次の技術事項が記載されている。
「３つの異なるドーズ量（２Ｅ１５，４Ｅ１５および８Ｅ１５原子／ｃｍ２）及び１０ｋｅＶで炭素クラスター（Ｃ７Ｈ７）をイオン注入すると，いずれのドーズ量であっても，Ｃ７Ｈ７インプラントのＳＩＭＳプロファイルの半値幅は１００ｎｍ以下であること，
　ホウ素クラスター（Ｂ１８ＨＸ＋）を６ｋＶでシリコン中に注入すると，Ｃ１６ＨＸ＋を共注入した場合もしない場合もアニール後のホウ素プロファイルの半値幅は１００ｎｍ以内であるが，Ｃ１６ＨＸ＋を共注入した場合は，アニール後のホウ素プロファイルは，炭素インプラントがホウ素拡散を制限するため接合深さがはるかに浅くなること。」
　４　　引用例４について
　原査定の拒絶の理由に引用された刊行物である特表２００７−５０２５４１号公報（以下「引用例４」という。）には，「ＳＩＭＯＸ・ＳＯＩシリコン基板中の内部ゲッタリング」（発明の名称）について，図１〜図９とともに次の事項が記載されている。
　　ア　「【００４４】
　本発明のいくつかの実施の形態では，複数のゲッタリング部位が，好ましくは異なるエネルギーで実施される２つの別個のイオン打ち込み過程を用いて，ウェハー中に生み出される。例として，図７および図８Ａを参照すると，最初のステップ５０では，ウェハー５２は，約５×１０15ｃｍ-2から約１０18ｃｍ-2までの範囲内の，より好ましくは，約５×１０16ｃｍ-2から約１．５×１０17ｃｍ-2までの範囲内のドーズ量の酸素をウェハー５２に打ち込むために，約３０ｋｅＶから約３００ｋｅＶまでの範囲内の，より好ましくは約１２０ｋｅＶから約２２０ｋｅＶまでの範囲内のエネルギーの酸素イオンのビーム５４にさらされる。打ち込まれた酸素イオンは，ウェハーの上面の下の選択された深さでピーク値を有する例示的な曲線５６のような分布曲線を示す。この打ち込みステップは，複数の酸素の析出および／または関連する構造上の欠陥５８を，打ち込み曲線５６と同程度のウェハーの深さの範囲内に生み出す。
【００４５】
　図７および図８Ｂを参照すると，次に，ステップ６０で，約５×１０15ｃｍ-2から約１０18ｃｍ-2までの範囲内の，より好ましくは，約５×１０16ｃｍ-2から約２×１０17ｃｍ-2までの範囲内の別のドーズ量の酸素イオンが，典型的には，第１の打ち込みステップで用いられたエネルギーよりも低い，異なるエネルギーの酸素イオンのビームにウェハーをさらすことで，ウェハーに打ち込まれる。第２の打ち込みステップの酸素ビームのエネルギーは，約３０ｋｅＶから約３００ｋｅＶまでの範囲内にあり，より好ましくは，約１２０ｋｅＶから約２２０ｋｅＶまでの範囲内とすることができる。この例では，第２の打ち込みステップは，第２の打ち込みステップで打ち込まれたイオンの分布を示す曲線６４と同程度のウェハーの深さの範囲に亘って分布した複数の酸素の析出および／または構造上の欠陥６２を生み出す。
この第２の集合の酸素の析出および／または構造上の欠陥を含むこの領域は，本明細書では，第２のゲッタリング層と呼ばれる
第１および第２のゲッタリング層が，ある程度重なっていても，または，実質的に空間的に分離していてもよい
【００４６】
　図７，図８Ｃ，および，図８Ｄを参照すると，２つのゲッタリング層を形成した後に，ステップ６６では，シリコンのエピタキシャル層６８が，例えば，公知の付着方法を用いて，上述されたように，基板上面の上に形成される。次に，連続的な埋め込まれた酸化物層７０が，例えば，ＳＩＭＯＸプロセスを用いて，エピ層の上面の下の選択された深さで生み出される。
【００４７】
　例として，図９は，ゲッタリング部位が上述されたように２つのイオン打ち込みステップを用いて生み出された，本発明の方法に基づく例示的なＳＯＩウェハー中のニッケル不純物の濃度に関連する実験データを示している。ＳＯＩウェハーのゲッタリング部位は，最初に，約２１２ｋｅＶのエネルギーの酸素ビームにウェハーをさらすことによって，ウェハーに約７×１０16ｃｍ-2のドーズ量の酸素イオンを打ち込み，次に，約１５０ｋｅＶのエネルギーの酸素ビームにウェハーをさらすことによって，ウェハーに１×１０17ｃｍ-2の別のドーズ量の酸素イオンを打ち込んで，生み出された。例示されたデータは，約０．４μｍの深さでのこのウェハー中のニッケルの濃度が，約３×１０10原子／ｃｍ2 であることを示している。前述された実験データと同様に，この実験データは，異なるエネルギーで実行される複数の打ち込みステップによる本発明のＳＯＩウェハーで得られる最適なゲッタリング効率を提供することを意図するものでないことが，理解されなければならない。より詳しく言うと，打ち込みエネルギーおよび／または打ち込まれる酸素のドーズ量は，基板内に存在する金属不純物を遮蔽する際の，生み出されたゲッタリング部位の効率を最適化するように，上記の範囲内で変えられてよい。さらに，本発明の上記の実施の形態では，２つの打ち込みステップが用いられたが，別の実施の形態では，３つ以上の打ち込みステップが，好ましくは異なるエネルギーで，用いられて，金属不純物を遮蔽するための３つ以上のゲッタリング層が生み出されてよい。」
　５　引用例５について
　（１）引用例５の記載事項
　原査定の拒絶の理由に引用された刊行物である特開２０１０−１１４４０９号公報（以下「引用例５」という。）には，「ＳＯＩ基板とその製造方法，固体撮像装置とその製造方法，および撮像装置」（発明の名称）について，図１〜図３１とともに次の事項が記載されている。
　　ア　「【０２１１】
  ［ＳＯＩ基板の製造方法の第８例］
　第２の実施の形態に係るＳＯＩ基板の製造方法の第８例を，図２２の概略構成断面図によって説明する。
【０２１２】
　図２２（１）に示すように，シリコン基板２３の内部にゲッター層１４を形成する。上記ゲッター層１４は，炭素（Ｃ），酸素（Ｏ），アルゴン（Ａｒ），シリコン（Ｓｉ），ヘリウム（Ｈｅ），リン（Ｐ），ヒ素（Ａｓ），アンチモン（Ｓｂ），ホウ素（Ｂ）のいずれかの元素がイオン注入されて形成される。
　上記
ゲッター層１４は，上記第２基板２２中に炭素を，例えば５×１０
13
ｃｍ
-2
以上の炭素ドーズ量で，望ましくは５×１０
14
ｃｍ
-2
以上の炭素ドーズ量でイオン注入して形成される
　その後，ダメージ回復の熱処理を行う。例えば１０００℃，１０分の熱処理を行う。
【０２１３】
　次いで，上記シリコン基板２３上にエピタキシャル成長によってシリコン層からなる第１シリコンエピタキシャル成長層１８を形成する。
　上記エピタキシャル成長は，例えば基板温度を１１００℃にして，例えば約２μｍのシリコンエピタキシャル成長層を形成する。この第１シリコンエピタキシャル成長層１８の膜厚は，適宜選択される。
【０２１４】
　上記シリコンエピタキシャル成長に用いるシリコン原料ガスには，四塩化シリコン（ＳｉＣｌ4），トリクロロシラン（ＳｉＨＣｌ3），ジクロロシラン（ＳｉＨ2Ｃｌ2），モノシラン（ＳｉＨ4）等の通常の半導体プロセスで用いられる材料を使用することが可能である。例えば，トリクロロシラン（ＳｉＨＣｌ3），ジクロロシラン（ＳｉＨ2Ｃｌ2）を用いる。
【０２１５】
　次に，図２２（２）に示すように，上記シリコン基板２３と上記第１シリコンエピタキシャル成長層１８の表面に酸化膜３６を形成する。
　次に，酸素をイオン注入して，上記第１シリコンエピタキシャル成長層１８中に酸化シリコン層１９を形成する。すなわち，酸素イオンを約１×１０17ｃｍ-2のドーズ量でイオン注入した後，１２００℃以上の高温熱処理を施して，いわゆるＳＩＭＯＸ構造を形成する。
【０２１６】
　次に，図２２（３）に示すように，イオン注入法を用いて，
上記酸化シリコン層１９に不純物を注入して不純物注入領域からなるダメージ層１５を形成する
　上記イオン注入は，例えば不純物（イオン注入種）に炭素を用い，上記第１シリコンエピタキシャル成長層１８の厚さが約０．３μｍ，上記酸化シリコン層１９の厚さが約０．３μｍの場合，注入エネルギーを２００ｋｅＶ，ドーズ量を１×１０14ｃｍ-2に設定する。この炭素のイオン注入条件は，第１シリコンエピタキシャル成長層１８，酸化シリコン層１９等の膜厚や，前記第５図に示した酸化シリコン層１９に相当する酸化シリコン層１２とダメージ層１５の位置関係をどのケースにするかで決まり，上述の条件に限定されるものではない。
【０２１７】
　
上記ダメージ層１５を形成するイオン注入に用いる不純物は
上記元素のクラスターもしくは数十〜数千の分子状クラスターイオンであってもよい
上記クラスターとしては，Ｈ
2
，Ａｒ
2
，Ｐ
4
，Ｐ
3
等がある
【０２１８】
　次に，図２２（４）に示すように，露出している上記酸化膜３６（前記図２２（２）参照）を除去し，第１シリコンエピタキシャル成長層１８やシリコン基板２３を露出させる。図面は，酸化膜３６を除去した後の状態を示した。
【０２１９】
　次に，図２２（５）に示すように，上記第１シリコンエピタキシャル成長層１８上にエピタキシャル成長によってシリコン層からなる第２シリコンエピタキシャル成長層２０を形成する。
  このようにして，ＳＯＩ基板１０（１０Ｃ）が完成する。」
　６　引用例６について
　（１）引用例６の記載事項
　原査定において周知技術を示す文献として例示された刊行物である特開２０１０−６２５２９号公報（以下「引用例６」という。）には，「半導体装置の製造方法」（発明の名称）について，図１〜図１６とともに次の事項が記載されている。
　　ア　「【特許請求の範囲】
【請求項１】
　ｎ型ＦＥＴを形成する半導体装置の製造方法であって，
　
シリコンを主成分とする半導体基板
　前記半導体基板の前記素子領域上に，ゲート絶縁膜を形成し，
　前記ゲート絶縁膜上に，ゲート電極を形成し，
　
前記素子領域のうち前記ゲート電極を挟むソース／ドレイン・コンタクト領域となる領域に，炭素クラスターイオン，炭素モノマーイオン，または，炭素を含んだ分子状のイオンをイオン注入することにより，前記ソース／ドレイン・コンタクト領域となる前記領域を非晶質化
　さらに，
非晶質化された前記領域に，ｎ型の不純物として砒素および燐のうち少なくとも一つをイオン注入する
　
熱処理により，前記不純物注入層中の前記炭素および前記不純物を活性化
　ことを特徴とする
半導体装置の製造方法
　　イ　「【背景技術】
　……（中略）……
【０００５】
　従来から認識されているように，炭素（Ｃａｒｂｏｎ）が添加されたシリコン（Ｓｉ：Ｃ）技術は，シリコンに形成された高性能ｎ型ＦＥＴを製造するための有望な技術となっている。
【０００６】
　例えば，ｎ型ＦＥＴのチャネル領域に隣接するシリコン基板中にＳｉ：Ｃを埋設した場合，チャネル領域に引張応力が印加される。これにより，電子の移動度が増加し，ｎ型ＦＥＴの性能を向上させることができる。
　……（中略）……
【００１５】
　既述のようにして炭素モノマーイオンをイオン注入技術により打ち込んで埋め込みＳｉ：Ｃ構造を形成した場合，炭素のＳｉ中における固溶限は，３．５×１０１７ｃｍ−３（ａｔ ｍｅｌｔｉｎｇ  ｐｏｉｎｔ）と極めて低い。したがって，ＳｉＣ析出させることなく，かつＳｉ結晶を歪ませるため高濃度にＳｉ中の格子置換位置に炭素を固溶させることは難しい。
【００１６】
　さらに，Ｓｉ中における格子置換位置の炭素濃度は，１．０％〜１．５％程度と低い。したがって，格子間位置の炭素濃度は，高いものとなっている。
【００１７】
　また，炭素イオン注入領域の結晶回復が不完全であることにより，接合リーク異常等のトランジスタ特性劣化が生じている。
【００１８】
　ここで，炭素イオン注入後のアモルファスＳｉ層の結晶回復のためには，モノマーイオン注入よりも，ドーズレートを低減しセルフアニーリングを抑制可能な炭素クラスターイオン注入が有効であると考えられる。
【００１９】
　しかし，格子置換位置の高い炭素濃度を達成しつつ，完全な結晶回復を実現する炭素活性化手法はない。すなわち，既述のような従来技術では，ｎ型ＦＥＴの動作性能を向上させることができていない。」
　　ウ　「【００２７】
　次に，露出したｐ型のウェル拡散層領域１０３に，炭素クラスターイオンを，炭素のピーク濃度が２％以上となる条件でイオン注入技術により打ち込む。すなわち，該
素子領域のうちゲート電極１０５を挟むソース／ドレイン・コンタクト領域となる領域に，炭素クラスターイオンをイオン注入することにより，ソース／ドレイン・コンタクト領域となる該領域を非晶質化する
【００２８】
　さらに，
非晶質化された該領域に，ｎ型の不純物として砒素および燐のうち少なくとも一つを１×１０
１５
ｃｍ
-2
以上のドーズ量でイオン注入技術により打ち込む
【００２９】
　これにより，露出したシリコン基板１０１表面にｎ型のソース／ドレイン・コンタクト領域となる不純物注入層１０８を形成する（図５）。
　……（中略）……
【００３４】
　次に，
Ｘｅフラッシュランプアニールによる高温極短時間熱処理を行う
０℃の範囲に制御される。この処理時間は０．２ｍ秒〜２．０ｍ秒である。
【００３５】
　
これにより，ｎ型のソース／ドレイン・コンタクト領域となる不純物注入層１０８中の炭素および不純物を活性化するとともに，ｎ型のソース／ドレイン・エクステンション領域となる不純物注入層１１０中の炭素および不純物を活性化する
【００３６】
　次に，シリコン窒化膜を堆積し，このシリコン窒化膜をＲＩＥ等により異方性エッチングする。これにより，シリコン窒化膜側壁１１１を形成する。その後，シリサイド技術により，ソース／ドレイン・コンタクト領域（不純物注入層）１０８の表面および多結晶ゲート電極１０５の表面に，ニッケルモノシリサイド（ＮｉＳｉ）膜１１２ａ，１１２ｂを形成する（図７）。
【００３７】
　次に，層間絶縁膜１１４をシリコン基板１０１上に形成する。さらに，この層間絶縁膜１１４中に，ニッケルモノシリサイド（ＮｉＳｉ）膜１１２ａ，１１２ｂに接続する配線層を形成する。これにより，トランジスタ素子である半導体装置１００が完成する（図８）。
【００３８】
　このように，
ソース／ドレイン・コンタクト領域１０８に，炭素クラスターイオン注入技術により，高濃度の炭素を打ち込み，非晶質化させる
【００３９】
　さらに，
砒素や燐を炭素クラスターイオン注入の前後どちらか少なくとも一方にイオン注入技術により打ち込む。これにより，後述のように，炭素によるシリコン再結晶化（固相成長）速度の低下を補うことができる
【００４０】
　さらに，炭素ならびに砒素や燐の活性化を高温極短時間熱処理で行う。これにより，結晶構造はシリコンと同様な
極めて良好な結晶性を有し，格子置換位置の炭素濃度が高い歪み炭素添加シリコン結晶を，ソース／ドレイン・コンタクト領域に形成できる
【００４１】
　結果として，
ｎ型ＦＥＴのチャネル領域に引張応力が印加され，チャネル部分を流れるキャリア（電子）の移動度を増大させることが可能となる。すなわち，高性能なｎ型ＦＥＴを得ることが可能となる
　　エ　「【００５２】
　ここで，図１１は，
炭素クラスターイオン（Ｃ
７
Ｈ
７
）がイオン注入されたシリコン（１００）基板
【００５３】
　図１１に示すように，
炭素クラスターイオンを注入したＳｉ（１００）基板を，Ｘｅフラッシュランプアニールで熱処理することにより，深さ２０ｎｍ〜３０ｎｍ近傍で，炭素濃度がピーク値（２×１０
２１
ｃｍ
−３
）になっている
炭素濃度がピーク値に到達している領域は，シリコン固相成長が止まっている領域であり，積層欠陥，双晶などの結晶欠陥が多数形成されている
【００５４】
　ここで，図１２は，５００℃の窒素雰囲気中における，（１００）単結晶シリコン基板の固相成長速度の不純物濃度依存性を示す図である。
【００５５】
　図１２に示すように，炭素は（１００）単結晶シリコンの固相成長速度を減少させる。これにより，上述のように，固相成長が停止し，欠陥が生成される現象が現れる。
【００５６】
　一方，
ｎ型ドーパントとして用いることが可能な砒素または燐は，（１００）単結晶シリコンの固相成長速度が増加する
【００５７】
　そこで，
ｎ型ドーパントとして用いることが可能な砒素または燐を，炭素クラスターイオンを注入した領域にイオン注入する
高温極短時間の熱処理により，炭素を活性化する。これにより，格子置換位置の高い炭素濃度を達成しつつ，結晶回復を行うことが可能となる
【００５８】
　以上のように，本実施例に係る半導体装置の製造方法によれば，動作速度を向上させたｎ型ＦＥＴを形成することができる」
　　オ　「炭素クラスターイオン（Ｃ７Ｈ７）がイオン注入されたシリコン（１００）基板の深さと，熱処理後の炭素濃度と，の関係を示す図」（段落【００１４】）を示す図１１には，炭素濃度のピーク値は２×１０２１atom/ｃｍ２であり，半値幅（炭素濃度１×１０２１atom/ｃｍ２における炭素濃度プロファイルの幅）は約３０ｎｍであることが記載されている。
　（２）引用例６に記載された技術事項
　　ア　第４の６（１）ア〜ウから，引用例６には，次の技術事項が記載されていると認められる。
「シリコンを主成分とする半導体基板の素子領域のうちゲート電極を挟むソース／ドレイン・コンタクト領域となる領域に炭素クラスターイオンを注入して非晶質化し，非晶質化された該領域にｎ型の不純物として砒素および燐のうち少なくとも一つをイオン注入した後に，Ｘｅフラッシュランプアニールによる高温極短時間熱処理を行うことで注入した炭素及びｎ型の不純物を活性化することで，極めて良好な結晶性を有し，格子置換位置の炭素濃度が高い歪み炭素添加シリコン結晶を前記ソース／ドレイン・コンタクト領域に形成することで，
　チャネル領域に引張応力が印加され，チャネル部分を流れるキャリアの移動度を増大させることが可能な，高性能なｎ型ＦＥＴの製造方法。」
　　イ　また，第４の６（１）エ〜オから，引用例６には，次の技術事項が記載されている。
「炭素クラスターイオン（Ｃ７Ｈ７）がイオン注入されたシリコン（１００）基板をＸｅフラッシュランプアニールで熱処理すると，炭素濃度のピーク値が２×１０２１ｃｍ−３であり，半値幅は約３０ｎｍである炭素濃度プロファイルが得られるが，前記炭素濃度がピーク値に到達している領域には積層欠陥，双晶などの結晶欠陥が多数形成されているところ，
　前記炭素クラスターイオンを注入した領域に，（１００）単結晶シリコンの固相成長速度を増加させるｎ型ドーパントとして砒素または燐をイオン注入すると，高温極短時間の熱処理により炭素を活性化でき，格子置換位置の高い炭素濃度を達成しつつ，結晶回復を行うことが可能となること。」
　７　引用例７について
　（１）引用例７の記載事項
　原査定において周知技術を示す文献として例示された国際公開第２０１１／１２５３０５号（以下「引用例７」という。）には，「シリコンエピタキシャルウエーハ，シリコンエピタキシャルウエーハの製造方法，及び半導体素子又は集積回路の製造方法」（発明の名称）について，図１〜図１０とともに次の事項が記載されている。
　　ア　「[0068]　図１０に，
シリコン基板に炭素イオンを注入し熱処理をする前と後の炭素濃度プロファイルの変化を示す。図１０に示した熱処理後の炭素濃度プロファイルは，単純なガウス形の拡散プロファイルになっていない
[0069]　また，一方で炭素イオンを１×１０１５ａｔｏｍｓ／ｃｍ２前後のドーズ量でイオン注入すると，その領域が強力なゲッタリングサイトとなることが知られている。そのため，
上記の炭素イオン注入されたエピタキシャル層−シリコン基板領域は，安定かつ強力なゲッタリングサイトにもなり
　　イ　「[0090]　ここで，
炭素イオンをシリコン基板表面に注入したときの注入エネルギーと形成される炭素濃度分布の関係を図７に示す
　　ウ　「実施例
[0110]　以下，実施例及び比較例を示して本発明をより具体的に説明するが，本発明はこれらに限定されるものではない。 　
[0111]　（実施例１）
　直径２００ｍｍ，赤燐ドープ，抵抗率が１．２ｍΩｃｍのＣＺ単結晶からエピタキシャル用のシリコン基板を作製した。
　そして裏面側に３００ｎｍの厚さのＣＶＤ酸化膜を形成した。
[0112]　その後，この
シリコン基板に大電流イオン注入装置を用いて炭素イオンの注入を行った
　そして
イオン注入後に，ＲＴＡ装置を用いて回復熱処理を行った。この熱処理条件は，昇温速度３０℃／ｓｅｃ，窒素雰囲気１２００℃，３０秒とした
[0113]　
その後，基板洗浄を実施し，エピタキシャル成長を行った
　形成したエピタキシャル層の厚さを赤外線の干渉法で調べた結果，５．０〜５．２μｍの範囲であった。また，エピタキシャル層の抵抗率はショットキーダイオードによるＣＶ法により測定した結果，ウエーハ中央で１０．０Ωｃｍであった。
[0114]　作製したエピタキシャルウエーハについて，以下に示す様な評価を行った。
　作製したエピタキシャルウエーハのエピタキシャル層の欠陥を，プレファレンシャルエッチングで評価した。
　また，プレファレンシャルエッチングを行ったウエーハについて，オートドープの影響を比較的強く受ける外周１０〜２０ｍｍの位置からそれぞれチップを切り出し，それぞれ角度研摩を行い，スプレデイングレジスタンスによりドーパントプロファイルを測定した。ここでスプレデイングレジスタンスは補正データで抵抗値から不純物濃度に換算した。その結果を図３に示した。なお，エピタキシャル層の厚さはプレファレンシャルエッチングでエッチングした分，約１．０μｍ薄くなっている。」
　　エ　「請求の範囲
[請求項１]　シリコン基板にエピタキシャル層が形成されたシリコンエピタキシャルウエーハであって，
　前記シリコン基板は，リンまたはボロンが２．０×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でドープされており，かつ少なくとも裏面側にＣＶＤ酸化膜が形成され，表面から炭素イオンが注入されたことによる炭素イオン注入層が形成されたものであり，
　該炭素イオン注入層が形成された前記シリコン基板の表面に前記エピタキシャル層が形成されたものであることを特徴とするシリコンエピタキシャルウエーハ。 　
[請求項２]　前記炭素イオン注入層は，炭素イオンが３．０×１０１４ａｔｏｍｓ／ｃｍ２以上のドーズ量で注入されたものであることを特徴とする請求項１に記載のシリコンエピタキシャルウエーハ。」
　　オ　図７は，炭素イオンの注入エネルギーと深さ方向の炭素濃度分布（ドーズ量：１×１０１５ａｔｏｍｓ／ｃｍ２）を示す図であって，同図には，炭素イオンを注入したときの炭素濃度分布が示されており，注入エネルギーが低いほどシリコン基板表面に近い位置にピークを有することが記載されている。
　また，図１０は，熱処理前と１１００℃で１時間熱処理した後の本発明のエピタキシャルウエーハのエピタキシャル層−シリコン基板界面付近の炭素濃度分布（ＳＩＭＳ）の変化を示す図であって，同図には，シリコン基板に炭素イオンを注入し熱処理をした後の炭素濃度プロファイルは，シリコン基板とエピタキシャル層の界面のややシリコン基板側にピークを有することが記載されている。
　（２）引用例７に記載された技術事項
　　ア　第４の７（１）ウには，次の技術事項が記載されている。
「シリコン基板に炭素イオンの注入を行った後，昇温速度３０℃／ｓｅｃ，窒素雰囲気１２００℃，３０秒の熱処理条件で回復熱処理を行い，その後，エピタキシャル成長を行ったこと。」
　また，第４の７（１）アには，次の技術事項が記載されている。
「シリコン基板に炭素イオンを注入し熱処理をした後の炭素濃度プロファイルは単純なガウス形の拡散プロファイルになっていないものの，上記の炭素イオン注入されたエピタキシャル層−シリコン基板領域は，安定かつ強力なゲッタリングサイトになること。」
　８　引用例８について
　（１）引用例８の記載事項
　原査定において周知技術を示す文献として例示された刊行物である特開２００１−１７７０８６号公報（以下「引用例８」という。）には，「撮像素子及びその製造方法」（発明の名称）について，図１〜図４とともに次の事項が記載されている。
　　ア　「【００１２】次に，図１に示すように，ＣＣＤ固体撮像素子１００の内部には，
基板１１０の深層部に第１ゲッタ層１２０が基板全面にわたって設けられ，
素子分離領域１００Ｂから基板分断部１００Ｃにわたる領域に第２ゲッタ層１４０が設けられている。
【００１３】このようなＣＣＤ撮像素子１００では，エピタキシャル成長基板１１０内の第１，第２エピタキシャル成長層１３０，１５０の中間に第２ゲッタ層１４０を有することから，この第２ゲッタ層１４０が撮像領域のフォトセンサ部の近い位置に配置される。また，この第２ゲッタ層１４０を撮像領域１００Ａの周辺領域，すなわち素子分離領域１００Ｂから基板分断部１００Ｃかけて形成されたことから，撮像領域の素子構造には影響を与えることなく，第２ゲッタ層１４０を設けることができる。したがって，フォトセンサ部に影響する重金属類のゲッタリングを容易に行うことができ，重金属類による白キズの発生を有効に抑制することができる。なお，第１ゲッタ層１２０によるゲッタリングの作用は従来と同様である。」
　９　引用例９について
　原査定において周知技術を示す文献として例示された国際公開第２０１０／０１６４５７号（以下「引用例９」という。）には，「半導体装置の製造方法」（発明の名称）について，図１Ａ〜図４Ｆとともに次の事項が記載されている。
　　ア　「[0022]　本例の製造方法では，まずＣＺ法により育成されたシリコン単結晶にスライス，研削，エッチング，鏡面研磨等の処理を施し，シリコン単結晶基板１を得る。シリコン単結晶基板１の直径や厚さは特に限定されないが，固溶度から初期格子間酸素濃度は２．７×１０１８ａｔｏｍｓ／ｃｃ（ＡＳＴＭ　Ｆ−１２１，１９７９）以下に限定される。
[0023]　次いで，上記シリコン単結晶基板１をイオン注入装置にセットし，図１Ａに示すようにシリコン単結晶基板１の一方の表面（同図の上面）に炭素イオンをイオン注入し，図１Ｂに示すようにシリコン単結晶基板１の表面近傍に非キャリア性ドーパントを含む第１の層２を形成する。
　……（中略）……
[0026]　また，
非キャリア性ドーパントを含む第１の層２の深さは特に限定されないが，シリコン単結晶基板１に存在する酸素の捕獲機能を考慮すると，できる限りシリコン単結晶基板１の表面近傍に形成する
[0027]　次いで，非キャリア性ドーパントを含む第１の層２が形成されたシリコン単結晶基板１を気相成長装置にセットし，図１Ｃに示すようにシリコン単結晶基板１の表面にシリコンエピタキシャル層３を形成する。
　……（中略）……
[0029]　次いで，上記シリコンエピタキシャル層３が形成されたシリコン単結晶基板１をイオン注入装置にセットし，図１Ｄに示すように
シリコンエピタキシャル層３の表面（同図の上面）に炭素イオンをイオン注入し，図１Ｅに示すようにシリコンエピタキシャル層３に非キャリア性ドーパントを含む第２の層４を形成する
[0030]　この炭素イオンの注入は，加速エネルギが１〜２０００ｋｅＶ，ピーク密度が１０１５〜１０２２ａｔｏｍｓ／ｃｃ，表面からの深さが０．０１~２μｍの条件ですることができる。
[0031]　また，イオン注入されるイオンは炭素以外にも非キャリア性を有するドーパントであればよく，Ｓｉ，Ｇｅ，Ｓｎ，Ｐｂ，Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅなども用いることができる。特に上述した非キャリア性ドーパントを含む第１の層２とは異なり，本例の
非キャリア性ドーパントを含む第２の層４は，デバイスプロセスにおける金属不純物を捕獲する機能を司ることから，当該金属不純物と結合し易いドーパントを用いることがより好ましい
[0032]　また，非キャリア性ドーパントを含む第２の層４の深さは特に限定されないが，金属不純物の捕獲機能を考慮すると，デバイス活性領域より深い位置であって当該デバイス活性領域の近傍に形成することがより好ましい。
[0033]　以上の工程により，シリコン単結晶基板１に非キャリア性ドーパントを含む第１の層２が形成され，シリコンエピタキシャル層３に非キャリア性ドーパントを含む第２の層４が形成されたウェーハが得られる。
[0034]　このウェーハによれば，上述した気相成長工程の熱処理やその後のデバイス工程の熱処理によって，シリコン単結晶基板１に存在する酸素は外方拡散しようとするが，図１Ｅに矢印で示すように，非キャリア性ドーパントを含む第１の層２よりも裏面側に存在する酸素は非キャリア性ドーパントを含む第１の層２により発生している歪に引き寄せられて炭素と結合する。
[0035]　これにより非キャリア性ドーパントを含む第１の層２の歪みは緩和され金属不純物の捕獲機能は低下するものの，シリコンエピタキシャル層３に形成された非キャリア性ドーパントを含む第２の層４にはごく少数の酸素が捕獲されるだけであるため（非キャリア性ドーパントを含む第１の層２よりシリコン単結晶基板１の表面側の領域に存在する酸素が捕獲される），当該非キャリア性ドーパントを含む第２の層４の金属不純物の捕獲機能の低下を抑制することができる。
[0036]　また，シリコン単結晶基板１の初期酸素濃度が高くても非キャリア性ドーパントを含む第１の層２により酸素を捕獲でき，非キャリア性ドーパントを含む第２の層４がゲッタリング機能を発揮するので，初期酸素濃度が低いシリコン単結晶を用いなくても高いゲッタリング能力を有するウェーハを得ることができる。」
　１０　引用例１０について
　原査定において周知技術を示す文献として例示された刊行物である特開２０１１−１５１３１８号公報（以下「引用例１０」という。）には，「半導体装置およびその製造方法」（発明の名称）について，図１〜図７とともに次の事項が記載されている。
　　ア　「【００３１】
　次に，本実施の形態における半導体装置１００の製造手順を説明する。図２および図３は，本実施の形態における半導体装置の製造手順を示す工程断面図である。
　まず，基板１に素子分離絶縁膜２を形成する。素子分離絶縁膜２は，たとえば，フィールド酸化膜とすることができる。つづいて，基板１上にゲート絶縁膜３を形成する。次いで，ゲート絶縁膜３上にゲート電極４を形成する。その後，ゲート電極４およびゲート絶縁膜３をマスクとして，イオン注入により基板１表面に不純物をドーピングし，ソース・ドレイン拡張領域５を形成する。つづいて，ＣＶＤ（化学気相成長：Chemical Vapor Deposition）法でたとえばシリコン酸化膜等の絶縁膜を全面に堆積し，異方性エッチングにより，ゲート絶縁膜３およびゲート電極４の側壁に，サイドウォールスペーサ６を形成する。これにより，図２（ａ）に示した構成の半導体装置１００が得られる。
【００３２】
　次いで，ゲート電極４およびサイドウォールスペーサ６をマスクとして，イオン注入により基板１表面に不純物をドーピングし，熱処理によって活性化して，深いソース・ドレイン領域７を形成する（図２（ｂ））。
【００３３】
　この後，ゲート電極４およびサイドウォールスペーサ６をマスクに用いて，異方性のエッチングにより，ソース・ドレイン領域７を部分的にエッチングし，掘り込み領域１１を形成する（図２（ｃ））。ここで，掘り込み領域１１は，基板１とソース・ドレイン領域７とのＰＮ接合に達しないように形成する。つまり，掘り込み領域１１は，基板１が露出しないように形成することができ，掘り込み領域１１の底部および側面にソース・ドレイン領域７が露出するようにする。
【００３４】
　つづいて，
掘り込み領域１１の底部に露出したソース・ドレイン領域７表面に，不純物を浅くイオン注入して熱処理を加え，シリサイド層１４を構成する金属元素のゲッタリングサイトとして機能するゲッタリング層１２を形成する（図３（ａ））。ゲッタリング層１２は，基板１とソース・ドレイン領域７とのＰＮ接合に達しないように形成する
【００３５】
　本実施の形態において，イオン注入する不純物は，当該不純物を半導体中にイオン注入することにより，シリサイド層１４を構成する金属元素のゲッタリングサイトとして機能する領域が形成される元素とすることができる。イオン注入する不純物は，たとえばカーボン，酸素，窒素，フッ素，または希ガス元素の少なくとも一つを含む構成とすることができる。
【００３６】
　本実施の形態において，イオン注入する不純物は，たとえばカーボンとすることができる。カーボンは，シリコン中でいくつかの形態のＳｉ−Ｃクラスタを形成し，このＳｉ−Ｃクラスタが歪み場を誘起して金属元素をゲッタリングすることができる。また，カーボンは，シングルカーボンイオンとすることもできるが，シングルカーボンイオンではなく，クラスタカーボンイオンとすることもできる。
クラスタカーボンイオンとしては，たとえば，Ｃ
７
Ｈ
７
，Ｃ
１４
Ｈ
１４
，Ｃ
１６
Ｈ
１０
等とすることができる。クラスタカーボンを用いることにより，不純物を浅く注入することができ，ゲッタリング層１２が，基板１とソース・ドレイン領域７とのＰＮ接合に達しないように形成しやすくすることができる
【００３７】
　つづいて，ソース・ドレイン拡張領域５およびソース・ドレイン領域７と同導電型の不純物をドーピングしながら，選択成長法により掘り込み領域１１上に結晶層を形成して，せり上げソース・ドレイン領域１３を形成する（図３（ｂ））。
【００３８】
　次いで，基板１上の全面に金属層を形成し，熱処理によって，当該金属層がシリコンと接している部分で金属層の金属元素とシリコンとを反応させ，シリサイド層１４を形成する。その後，未反応の金属層を除去する（図３（ｃ））。ここで，金属層は，ニッケル層とすることができる。この場合，シリサイド層１４は，ニッケルシリサイドとすることができる。本実施の形態において，シリサイド層１４は，ゲッタリング層１２と接しないように形成される。
　……（中略）……
【００４１】
　本実施の形態において，シリサイド層１４とゲッタリング層１２とが離れて形成されている。そのため，シリサイド層１４を形成する際に，ゲッタリング層１２の存在がシリサイド層１４に影響を与えることがない。これにより，シリサイド層１４を良好に接続することができ，シリサイド層１４と半導体電極１０との界面抵抗を低く保つことができる。
【００４２】
　また，ゲッタリング層１２の存在がシリサイド層１４に影響を与えないため，シリサイド層１４のでき栄えを気にすることなく，ゲッタリング層１２の形成条件を選択することができる。
【００４３】
　さらに，シリサイド層１４を形成する際に，ゲッタリング層１２が形成されているため，シリサイド層１４またはこれを形成するための金属層からの金属元素の拡散を抑制し，リーク電流および寄生抵抗を小さくすることができる。」
第５　対比・判断
Ａ　引用例１を主引例としたときの検討
　１　本願発明１について
　（１）対比
　本願発明１と引用発明１とを対比すると，次のことがいえる。
　　ア　引用発明１の「シリコン基板１１の表面に１層目のエピタキシャル膜１２を形成するステップ」は，本願発明１の「半導体ウェーハ上に第１エピタキシャル層を形成する工程」に相当する。
　　イ　引用発明１の「前記エピタキシャル膜１２の表面に２層目のエピタキシャル膜１３を形成するステップ」は，本願発明１の「該第１エピタキシャル層上に第２エピタキシャル層を形成する工程」に相当する。
　　ウ　引用発明１の「前記エピタキシャル膜１２，１３を形成する前に，前記シリコン基板１１に対してダメージ層形成のためのイオン注入を，１×１０１３ａｔｏｍｓ／ｃｍ２以上５×１０１５ａｔｏｍｓ／ｃｍ２のドーズ量で行うステップ」において，「ダメージ層形成のためのイオン」種が「イオン注入」された「前記シリコン基板１１」中に固溶するかどうかは引用例１には記載されていないが，少なくとも，「前記シリコン基板１１」中に，前記「イオン」種が「注入」された層が形成されることは明らかである。
　したがって，引用発明１の「前記エピタキシャル膜１２，１３を形成する前に，前記シリコン基板１１に対してダメージ層形成のためのイオン注入を，１×１０１３ａｔｏｍｓ／ｃｍ２以上５×１０１５ａｔｏｍｓ／ｃｍ２のドーズ量で行うステップ」と，本願発明１の「前記半導体ウェーハ表面または前記第１エピタキシャル層表面に，炭素を含むクラスターイオンを照射して，該半導体ウェーハ表面または第１エピタキシャル層表面に，炭素が固溶した改質層を形成する工程」とは，「前記半導体ウェーハ表面」に，「イオンを照射して，該半導体ウェーハ表面」に「照射」された「イオン」種が注入された「層を形成する工程」である点で共通する。
　　エ　そして，引用発明１の「シリコンウエーハの製造方法」は，以下に挙げる相違点を除き，本願発明１の「半導体エピタキシャルウェーハの製造方法」に相当する。
　　オ　したがって，本願発明１と引用発明１との間には，次の一致点，相違点があるといえる。
（一致点）
「半導体ウェーハ上に第１エピタキシャル層を形成する工程と，
　該第１エピタキシャル層上に第２エピタキシャル層を形成する工程と，
を有する半導体エピタキシャルウェーハの製造方法であって，
　前記半導体ウェーハ表面に，イオンを照射して，該半導体ウェーハ表面に，照射されたイオン種が注入された層を形成する工程をさらに有することを特徴とする半導体エピタキシャルウェーハの製造方法。」
（相違点）
　（相違点１）本願発明１は「前記半導体ウェーハ表面」に，「炭素を含むクラスターイオンを照射して，該半導体ウェーハ表面」に，「炭素が固溶した改質層を形成する」のに対し，引用発明１は「前記エピタキシャル膜１２，１３を形成する前に，前記シリコン基板１１に対してダメージ層形成のためのイオン注入を，１×１０１３ａｔｏｍｓ／ｃｍ２以上５×１０１５ａｔｏｍｓ／ｃｍ２のドーズ量で行う」点。
　（相違点２）本願発明１は「前記第１エピタキシャル層中のドーパント元素のピーク濃度は，前記第２エピタキシャル層中のドーパント元素のピーク濃度よりも高い」のに対して，引用発明１は「前記エピタキシャル膜１２の比抵抗が０．００２Ω・ｃｍ以上２００Ω・ｃｍ以下となるよう調整され」，「前記２層目のエピタキシャル膜１３」は「比抵抗が１Ω・ｃｍ以上２００Ω・ｃｍ程度以下となるよう調整される」ものの，「前記エピタキシャル膜１２」及び「前記２層目のエピタキシャル膜１３」中のドーパント元素のピーク濃度は不明である点。
　（２）相違点についての判断
　上記各相違点のうち，相違点１について検討する。
　　ア　第４の３（２）アで示したように，引用例３には，「集積回路中のＰＭＯＳトランジスタ構造の製造」過程において，「Ｐ型の深いソース／ドレイン領域中へのかなり深い炭素インプラント」を「ホウ素」の「ドープを実施する前に，Ｃ７Ｈ７＋のようなクラスター炭素インプラントにより，炭素１個あたり約１０ｋｅＶ，１Ｅ１５／ｃｍ２〜５Ｅ１５／ｃｍ２というドーズ量で実施」すると，「Ｓｉ格子の置換部位を炭素に占有」すなわちＳｉ中に「炭素」が固溶した「ＳｉｘＣｙ材料」層を形成でき，これにより，「炭素原子による格子間欠陥のゲッタリングによりホウ素の拡散を低減させる」とともに，「ＮＭＯＳトランジスタの移動度を改善する引張応力をチャネルに作り出す」ことが記載されている。
　　イ　これに対して，引用発明１は，第４の１（１）アで摘記したように，「マルチチップパッケージ（ＭＣＰ）に搭載される半導体デバイス用として好適なシリコンウェーハ及びその製造方法に関する」もの，すなわち，「半導体デバイス」を形成する土台となる「シリコンウェーハの製造方法」についてのものであり，「前記シリコン基板１１に対してダメージ層形成のためのイオン注入」をする際にトランジスタを「前記シリコン基板１１」に作り込むことは，引用例１には，記載も示唆もされていない。
　また，引用発明１の「１×１０１３ａｔｏｍｓ／ｃｍ２以上５×１０１５ａｔｏｍｓ／ｃｍ２のドーズ量」で行う「イオン注入」は，「前記シリコン基板１１」に該「イオン注入」による「ダメージ層」を「形成」するのものためにすぎず，当該「ダメージ層」において「注入」された「イオン」種が固溶していることは，引用例１には何ら記載されていない。
　加えて，引用例３に記載された技術は，「ホウ素」の「ドープを実施する前」に「Ｐ型の深いソース／ドレイン領域中へのかなり深い炭素インプラント」をすることで，「炭素原子による格子間欠陥のゲッタリングによりホウ素の拡散を低減させる」ものであり，相違点１に係る本願発明１の「前記半導体ウェーハ表面」に「炭素を含むクラスターイオンを照射」するという構成を備えていない。そして，引用例３に記載された技術は「Ｐ型の深いソース／ドレイン領域中へのかなり深い炭素インプラント」をして当該「Ｐ型の深いソース／ドレイン領域中」の「かなり深い」位置に「ＳｉｘＣｙ材料」層を形成することで「炭素原子による格子間欠陥のゲッタリングによりホウ素の拡散を低減させる」ものであるから，当該引用例３に記載された技術を引用発明１に適用するにあたり，炭素が固溶した層である前記「ＳｉｘＣｙ材料」層を前記「ソース／ドレイン領域」表面に設けることには阻害要因があるといえる。
　さらに，引用例１には，第４の１（１）エで摘記したように，「ダメージ層の形成に用いられるイオン種は，ｐ型ドーパントとして用いられるイオン種，ｎ型ドーパントとして用いられるイオン種，さらには，非ドーパントイオンから選択することができる。ｐ型ドーパントとして用いられるイオン種としては，ボロンを選択することが好ましい。さらに，非ドーパントとしては，ヘリウム，アルゴン，フッ素，酸素，窒素，炭素，シリコン又はゲルマニウムを選択することが好ましい」（段落【００３５】）という記載があるが，記載されたイオン種はすべてモノマーイオンであると認められ，これらの中から，特に炭素を選択するとともに，これを「炭素を含むクラスターイオン」とする動機付けが見出せない。
　　ウ　以上から，引用例３に記載された技術は「ソース／ドレイン領域中」に「ゲッタリング」層を形成することができるものであるが，引用発明１には，当該引用例３に記載された技術を適用する動機付けがあるとは認められず，仮に適用できたとしても，相違点１に係る構成を得ることができるとは認められない。
　したがって，当業者といえども，引用発明１に引用例３に記載された技術を適用すること，さらに，これにより相違点１に係る構成を得ることを容易に想到できたとは認められない。
　　エ　そして，引用例２，引用例４，引用例５，及び，原査定において周知技術を示す文献として例示された引用例７ないし９には，第４の２，第４の４，第４の５，第４の７ないし９で摘記したように，相違点１に係る本願発明１の構成は記載も示唆もされていない。
　また，原査定において周知技術を示す文献として例示された引用例６及び１０には，炭素を含むクラスターイオンを照射して，炭素が固溶してチャネル領域に引張応力を印加する層，あるいは，ゲッタリング層を形成することは記載されている。しかし，これらの文献に記載された技術は，いずれも引用例３と同様に，集積回路中のトランジスタ構造の製造過程においてクラスターイオンを照射する技術に関するものであり，上記イ及びウで検討したように，引用発明１に適用する動機付けがあるとは認められず，仮に適用できたとしても，相違点１に係る構成を得ることができるとは認められない。
　　オ　これに対して，本願発明１は，相違点１に係る構成を備えることで，「クラスターは複数の原子または分子の集合体であるため，１原子または１分子あたりのエネルギーを小さくして打ち込むことができ，半導体ウェーハの結晶へ与えるダメージは小さい」（本願明細書の段落【００５７】）ものとなり，「クラスターイオンを構成する元素の析出領域を局所的かつ高濃度にすることができ，その結果，上記半値幅Ｗを１００ｎｍ以下とすることが可能となった」（同段落【００６２】）ため，「照射する元素は少なくとも炭素を含むものとすれば，改質層１８のゲッタリング能力を確実に得ることができる。格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さいため，シリコン結晶格子の収縮場が形成されるため，格子間の不純物を引き付けるゲッタリング能力が高い。」（同段落【００４７】）という，本願明細書に記載された格別の効果を奏するものである。
　　カ　よって，本願発明１は，相違点２について検討するまでもなく，引用例２ないし１０に記載された技術を参照しても，引用発明１に基づいて当業者が容易に発明をすることができたとはいえない。
　２　本願発明２ないし６について
　本願発明２ないし６は，本願発明１の記載を引用しており，本願発明１をさらに限定した発明である。
　したがって，本願発明１と同じ理由により，本願発明２ないし６は，引用例２ないし１０に記載された技術を参照しても，引用発明１に基づいて当業者が容易に発明をすることができたとはいえない。
　３　本願発明７について
　本願発明７は，本願発明１に対応する「半導体エピタキシャルウェーハ」の発明であり，相違点１に係る本願発明１の「前記半導体ウェーハ表面または前記第１エピタキシャル層表面に，炭素を含むクラスターイオンを照射して，該半導体ウェーハ表面または第１エピタキシャル層表面に，炭素が固溶した改質層を形成する」という構成に，「クラスターイオンを照射」という特定はないものの，対応する「前記半導体ウェーハの表面または前記第１エピタキシャル層の表面に形成された，炭素が固溶してなる改質層」という構成を備えるものである。
　したがって，本願発明７は，引用例２ないし１０に記載された技術を参照しても，引用発明２に基づいて当業者が容易に発明をすることができたとはいえない。
　４　本願発明８ないし１２について
　本願発明８ないし１２は，本願発明７の記載を引用しており，本願発明７をさらに限定した発明である。
　したがって，本願発明７と同じ理由により，本願発明８ないし１２は，引用例２ないし１０に記載された技術を参照しても，引用発明２に基づいて当業者が容易に発明をすることができたとはいえない。
　５　本願発明１３について
　本願発明１３は，本願発明１又は本願発明７の記載を引用しており，本願発明１又は本願発明７をさらに限定した発明である。
　したがって，本願発明１又は本願発明７と同じ理由により，本願発明１３は，引用例２ないし１０に記載された技術を参照しても，引用発明１又は引用発明２に基づいて当業者が容易に発明をすることができたとはいえない。
Ｂ　引用例２を主引例としたときの検討
　１　本願発明１について
　（１）対比
　本願発明１と引用発明３とを対比すると，次のことがいえる。
　　ア　引用発明３の「第一層２」は「気相成長法」により「形成」されるから，エピタキシャル層であると認められる。
　したがって，引用発明３の「ドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ3以下のシリコン基板１上に，気相成長法により，ドーパント濃度が１×１０18ａｔｏｍｓ／ｃｍ3以上である第一層２を形成する工程」は，本願発明１の「半導体ウェーハ上に第１エピタキシャル層を形成する工程」に相当する。
　　イ　引用発明３の「第二層３」も「気相成長法」により「形成」されるから，エピタキシャル層であると認められる。
　したがって，引用発明３の「前記第一層２上に気相成長法により，ドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ3以下であるエピタキシャル層である第二層３を形成する工程」は，本願発明１の「該第１エピタキシャル層上に第２エピタキシャル層を形成する工程」に相当する。
　　ウ　引用発明３において，「第一層２」の「ドーパント濃度が１×１０18ａｔｏｍｓ／ｃｍ3以上」であり，「第二層３」の「ドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ3以下である」ことと，本願発明１の「前記第１エピタキシャル層中のドーパント元素のピーク濃度は，前記第２エピタキシャル層中のドーパント元素のピーク濃度よりも高い」こととは，「前記第１エピタキシャル層中のドーパント元素」の「濃度は，前記第２エピタキシャル層中のドーパント元素」の「濃度よりも高い」点で共通する。
　　ウ　そして，引用発明３の「シリコン基板の製造方法」は，以下に挙げる相違点を除き，本願発明１の「半導体エピタキシャルウェーハの製造方法」に相当する。
　　エ　したがって，本願発明１と引用発明３との間には，次の一致点，相違点があるといえる。
（一致点）
「半導体ウェーハ上に第１エピタキシャル層を形成する工程と，
　該第１エピタキシャル層上に第２エピタキシャル層を形成する工程と，
を有する半導体エピタキシャルウェーハの製造方法であって，
　前記第１エピタキシャル層中のドーパント元素の濃度は，前記第２エピタキシャル層中のドーパント元素の濃度よりも高いことを特徴とする半導体エピタキシャルウェーハの製造方法。」
（相違点）
　（相違点１）本願発明１は「前記半導体ウェーハ表面または前記第１エピタキシャル層表面に，炭素を含むクラスターイオンを照射して，該半導体ウェーハ表面または第１エピタキシャル層表面に，炭素が固溶した改質層を形成する工程をさらに有」するのに対し，引用発明３はそのような構成を備えていない点。
　（相違点２）本願発明１は「前記第１エピタキシャル層中のドーパント元素のピーク濃度は，前記第２エピタキシャル層中のドーパント元素のピーク濃度よりも高い」のに対して，引用発明３は「第一層２」の「ドーパント濃度が１×１０18ａｔｏｍｓ／ｃｍ3以上」であり，「第二層３」の「ドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ3以下である」ものの，前記「第一層２」及び「第二層３」における「ドーパント」のピーク「濃度」は不明である点。
　（２）相違点についての判断
　上記各相違点のうち，相違点１について検討する。
　　ア　第４の３（２）アで示したように，引用例３には，「集積回路中のＰＭＯＳトランジスタ構造の製造」過程において，「Ｐ型の深いソース／ドレイン領域中へのかなり深い炭素インプラント」を「ホウ素」の「ドープを実施する前に，Ｃ７Ｈ７＋のようなクラスター炭素インプラントにより，炭素１個あたり約１０ｋｅＶ，１Ｅ１５／ｃｍ２〜５Ｅ１５／ｃｍ２というドーズ量で実施」すると，「Ｓｉ格子の置換部位を炭素に占有」すなわちＳｉ中に「炭素」が固溶した「ＳｉｘＣｙ材料」層を形成でき，これにより，「炭素原子による格子間欠陥のゲッタリングによりホウ素の拡散を低減させる」とともに，「ＮＭＯＳトランジスタの移動度を改善する引張応力をチャネルに作り出す」ことが記載されている。
　　イ　一方，引用発明３は，第４の２（１）イで摘記したように，「製造が容易で重金属のゲッタリング能が高く，熱的に安定し厚み制御が容易な無欠陥層（ＤＺ層）を有し，不整合転位の発生による重金属ゲッタリング並びにオートドーピングの抑制効果を有する半導体シリコン基板とその製造方法」についてもの，すなわち，後に「半導体デバイス」を形成する土台となる「半導体シリコン基板」の「製造方法」についてのものであり，当該「シリコン基板」に対して半導体デバイスを形成する過程においての処理を先取りして行うことは，引用例２には，記載も示唆もされていない。
　　ウ　また，引用例２には，相違点１に係る本願発明１の「前記半導体ウェーハ表面または前記第１エピタキシャル層表面に，炭素を含むクラスターイオンを照射して，該半導体ウェーハ表面または第１エピタキシャル層表面に，炭素が固溶した改質層を形成する工程をさらに有」するという構成は，記載も示唆もされていない。
　これに対し，引用例３に記載された技術は，上記アのとおり，「ホウ素」の「ドープを実施する前」に「Ｐ型の深いソース／ドレイン領域中へのかなり深い炭素インプラント」をすることで，その位置に「炭素」が固溶した「ＳｉｘＣｙ材料」層を形成することで，「炭素原子による格子間欠陥のゲッタリングによりホウ素の拡散を低減させる」ものであり，相違点１に係る本願発明１の「前記半導体ウェーハ表面」に「イオンを照射」して「該半導体ウェーハ表面」に「炭素が固溶した改質層を形成する」という構成を備えていない。
　　エ　そして，引用例２には，第４の２（１）エで摘記したように，「低コストで効率よく重金属をゲッタリングでき，かつＤＺ−ＩＧ処理工程を省略し，熱的に安定なＤＺ層でかつＤＺ層の厚さの制御が容易なＤＺ層の形成方法について種々検討した結果，ドーパント濃度が大きく異なる層を積層した２層構造又は３層構造を持ったシリコンウェーハとなすことにより，ドーパント濃度が大きく異なる層の界面に不整合転位や応力場が形成され，これらにより重金属をゲッタリングでき，さらに，エピタキシャル成長によりＤＺ層を形成しているので酸素析出が起こり難く，ＤＺ層として高濃度ドープ層を用いているので，ラッチアップ対策としても非常に有効であることを知見し，この発明を完成した。」（段落【００１３】）と記載されている。
　すなわち，引用発明３は，「ＤＺ−ＩＧ処理工程を省略」することを前提に種々検討した結果，「ドーパント濃度が大きく異なる層を積層した２層構造又は３層構造を持ったシリコンウェーハとなすことにより，ドーパント濃度が大きく異なる層の界面に不整合転位や応力場が形成され，これらにより重金属をゲッタリングでき」るという知見に基づいて完成されたものである。
　そうすると，引用発明３において，「シリコン基板１１」表面に炭素を含むクラスターイオンを照射して，炭素が固溶した改質層を形成することで，「シリコンウェーハ」の内部にゲッタリング効果を持たせるというイントリンシックゲッタリング（ＩＧ）の手法を採用することを，当業者が想起したとは，認められない。
　　オ　以上から，引用例３に記載された技術は「ソース／ドレイン領域中」に「ゲッタリング」層を形成するものではあるが，引用発明３には，当該引用例３に記載された技術を適用する動機付けがあるとは認められず，仮に適用できたとしても，相違点１に係る構成を得ることができるとは認められない。
　したがって，当業者といえども，引用発明３に引用例３に記載された技術を適用すること，さらに，これにより相違点１に係る構成を得ることを容易に想到できたとは認められない。
　　カ　そして，引用例１，引用例４，引用例５，及び，原査定において周知技術を示す文献として例示された引用例７ないし９には，第４の１，第４の４，第４の５，第４の７ないし９で摘記したように，相違点１に係る本願発明１の構成は記載も示唆もされていない。
　また，原査定において周知技術を示す文献として例示された引用例６及び１０には，炭素を含むクラスターイオンを照射して，炭素が固溶してチャネル領域に引張応力を印加する層，あるいは，ゲッタリング層を形成することは記載されている。しかし，これらの文献に記載された技術は，いずれも引用例３と同様に，集積回路中のトランジスタ構造の製造過程においてクラスターイオンを照射する技術に関するものであり，上記ア〜ウで検討したように，引用発明３に適用する動機付けがあるとは認められず，仮に適用できたとしても，相違点１に係る構成を得ることができるとは認められない。
　　キ　これに対して，本願発明１は，相違点１に係る構成を備えることで，「クラスターは複数の原子または分子の集合体であるため，１原子または１分子あたりのエネルギーを小さくして打ち込むことができ，半導体ウェーハの結晶へ与えるダメージは小さい」（本願明細書の段落【００５７】）ものとなり，「クラスターイオンを構成する元素の析出領域を局所的かつ高濃度にすることができ，その結果，上記半値幅Ｗを１００ｎｍ以下とすることが可能となった」（同段落【００６２】）ため，「照射する元素は少なくとも炭素を含むものとすれば，改質層１８のゲッタリング能力を確実に得ることができる。格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さいため，シリコン結晶格子の収縮場が形成されるため，格子間の不純物を引き付けるゲッタリング能力が高い。」（同段落【００４７】）という，本願明細書に記載された格別の効果を奏するものである。
　　ク　よって，本願発明１は，相違点２について検討するまでもなく，引用例１及び引用例３ないし１０に記載された技術を参照しても，引用発明３に基づいて当業者が容易に発明をすることができたとはいえない。
　２　本願発明２ないし６について
　本願発明２ないし６は，本願発明１の記載を引用しており，本願発明１をさらに限定した発明である。
　したがって，本願発明１と同じ理由により，本願発明２ないし６は，引用例１及び引用例３ないし１０に記載された技術を参照しても，引用発明３に基づいて当業者が容易に発明をすることができたとはいえない。
　３　本願発明７について
　本願発明７は，本願発明１に対応する「半導体エピタキシャルウェーハ」の発明であり，相違点１に係る本願発明１の「前記半導体ウェーハ表面または前記第１エピタキシャル層表面に，炭素を含むクラスターイオンを照射して，該半導体ウェーハ表面または第１エピタキシャル層表面に，炭素が固溶した改質層を形成する」という構成に，「クラスターイオンを照射」という特定はないものの，対応する「前記半導体ウェーハの表面または前記第１エピタキシャル層の表面に形成された，炭素が固溶してなる改質層」という構成を備えるものである。
　したがって，本願発明７は，引用例１及び引用例３ないし１０に記載された技術を参照しても，引用発明４に基づいて当業者が容易に発明をすることができたとはいえない。
　４　本願発明８ないし１２について
　本願発明８ないし１２は，本願発明７の記載を引用しており，本願発明７をさらに限定した発明である。
　したがって，本願発明７と同じ理由により，本願発明８ないし１２は，引用例１及び引用例３ないし１０に記載された技術を参照しても，引用発明４に基づいて当業者が容易に発明をすることができたとはいえない。
　５　本願発明１３について
　本願発明１３は，本願発明１又は本願発明７の記載を引用しており，本願発明１又は本願発明７をさらに限定した発明である。
　したがって，本願発明１又は本願発明７と同じ理由により，本願発明１３は，引用例１及び引用例３ないし１０に記載された技術を参照しても，引用発明３又は引用発明４に基づいて当業者が容易に発明をすることができたとはいえない。
第６　むすび
　以上のとおり，本願発明１−１３は，当業者が引用発明１ないし４，及び，引用例３ないし１０に記載された技術的事項に基づいて容易に発明をすることができたものではない。
　したがって，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。