(57)【要約】  半導体モジュール１０は、配線層を有する基板と、基板の一方の面１２ａに実装された方形の第１の半導体素子１４と、基板の他方の面１２ｂに実装された方形の第２の半導体素子１６と、を備える。第１の半導体素子１４は、その各辺が第２の半導体素子１６の各辺と平行にならないように、かつ、基板の表面に垂直な方向から見た場合に第２の半導体素子１６と重なるように配置されている。
2008149508.tif 000002
【特許請求の範囲】
【請求項１】
配線層を有する基板と、
前記基板の一方の面に実装された方形の第１の半導体素子と、
前記基板の他方の面に実装された方形の第２の半導体素子と、
を備えた半導体モジュールであって、
前記第１の半導体素子は、該第１の半導体素子の各辺が前記第２の半導体素子の各辺と平行にならないように、かつ、前記基板の表面に垂直な方向から見た場合に前記第２の半導体素子と重なるように配置されていることを特徴とする半導体モジュール。
【請求項２】
前記第１の半導体素子は、該第１の半導体素子の対角線と前記第２の半導体素子の対角線とのなす角が４５°となるように配置されていることを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
前記第１の半導体素子は、前記第１の半導体素子の対角線が前記基板の一辺と平行となるように配置されていることを特徴とする請求項１または２に記載の半導体モジュール。
【請求項４】
前記基板は、方形であることを特徴とする請求項１乃至３のいずれかに記載の半導体モジュール。
【請求項５】
前記基板は、正方形であることを特徴とする請求項４に記載の半導体モジュール。
【請求項６】
前記第１の半導体素子は、正方形であることを特徴とする請求項１乃至５のいずれかに記載の半導体モジュール。
【請求項７】
前記第２の半導体素子は、正方形であることを特徴とする請求項１乃至６のいずれかに記載の半導体モジュール。
【請求項８】
前記第１の半導体素子は、該第１の半導体素子の重心と前記第２の半導体素子の重心とが前記基板の表面に垂直な同一軸線上にあるように配置されていることを特徴とする請求項１乃至７のいずれかに記載の半導体モジュール。
【請求項９】
前記基板は、該基板の重心と、前記第１の半導体素子および前記第２の半導体素子の少なくともいずれか一方の重心とが前記基板の表面に垂直な同一軸線上にあるように配置されていることを特徴とする請求項１乃至８のいずれかに記載の半導体モジュール。
【請求項１０】
前記基板の他方の面に実装された方形の第３の半導体素子を更に備え、
前記第３の半導体素子は、該第３の半導体素子の各辺が前記第２の半導体素子の対応する各辺と平行になるように、かつ、前記基板の表面に垂直な方向から見た場合に前記第１の半導体素子と重なるように配置されていることを特徴とする請求項１乃至７のいずれかに記載の半導体モジュール。
【請求項１１】
前記第１の半導体素子は、該第１の半導体素子の重心と、前記第２の半導体素子および前記第３の半導体素子の全体の重心とが、前記基板の表面に垂直な同一の軸線上にあるように配置されていることを特徴とする請求項１０に記載の半導体モジュール。
【請求項１２】
前記基板は、該基板の重心と、前記第１の半導体素子の重心ならびに前記第２の半導体素子および前記第３の半導体素子の全体の重心の少なくともいずれか一方の重心とが前記基板の表面に垂直な同一軸線上にあるように配置されていることを特徴とする請求項１０または１１に記載の半導体モジュール。
【請求項１３】
前記第１の半導体素子は、前記基板と対向する面に正規格子状に配列した複数の第１外部端子を有し、
前記第２の半導体素子は、前記基板と対向する面に正規格子状に配列した複数の第２外部端子を有し、
前記第１外部端子と前記第２外部端子とは、前記基板の配線層を介して電気的に接続されていることを特徴とする請求項１乃至１２のいずれかに記載の半導体モジュール。
【請求項１４】
前記第１の半導体素子は、前記基板と対向する面に千鳥格子状に配列した複数の第１外部端子を有し、
前記第２の半導体素子は、前記基板と対向する面に千鳥格子状に配列した複数の第２外部端子を有し、
前記第１外部端子と前記第２外部端子とは、前記基板の配線層を介して電気的に接続されていることを特徴とする請求項１乃至１２のいずれかに記載の半導体モジュール。
【請求項１５】
前記配線層は、差動信号を伝送するペア配線を含むことを特徴とする請求項１３または１４に記載の半導体モジュール。
【請求項１６】
請求項１乃至１５のいずれかに記載の半導体モジュールを搭載したことを特徴とする携帯機器。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールに関し、特に、基板の両面に半導体素子を備えた半導体モジュールに関する。
【背景技術】
【０００２】
近年、電子機器の小型化・高機能化に伴い、電子機器に使用される回路装置の小型化が求められている。そのための一つの方策として、基板の両面に素子を配置することで回路装置の面積を小さくすることが考えられる。特許文献１には、回路基板の両面にアンダーフィルを介して半導体チップを実装する実装方法が開示されている。また、特許文献２には、多層配線板の上面に第１の半導体素子が実装されているとともに下面に第２の半導体素子が実装されている半導体装置の実装体が開示されている。
【特許文献１】特開２００４−２３０４５号公報
【特許文献２】特開２００３−３２４１８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、一般的に基板の配線はＣｕで形成されており、配線間に充填されている樹脂とは熱膨張率が大きく異なる。配線が基板全体に対して均等なパターンで形成されていれば、熱処理時において配線と樹脂との熱膨張率の差に起因する応力は基板全体に均等に発生するため、基板が大きく変形することはないと考えられる。【０００４】
しかしながら、基板の表面や裏面を含む各配線層における配線パターンは互いに異なっていることが一般的であり、各配線パターンも面内で対称的に形成されていないことの方が多い。そのため、このような基板に何らかの熱が加わった場合、基板の各部で発生する応力は均等にならず、基板は複雑に変形し反ることになる。【０００５】
これに対して、基板に実装される半導体素子は一般的に基板よりも剛性が高いため、基板の反りを抑えることができる。特に、半導体素子が基板の両面に設けられた場合、更に剛性を高めることができる。ただし、このような場合であっても、半導体素子の形状、配置により反りやすい方向が生じてしまう。【０００６】
本発明はこうした状況に鑑みてなされたものであり、その目的とするところは、基板の反りをより抑制することができる半導体モジュールを提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のある態様の半導体モジュールは、配線層を有する基板と、前記基板の一方の面に実装された方形の第１の半導体素子と、前記基板の他方の面に実装された方形の第２の半導体素子と、を備えた半導体モジュールであって、前記第１の半導体素子は、該第１の半導体素子の各辺が前記第２の半導体素子の各辺と平行にならないように、かつ、前記基板の表面に垂直な方向から見た場合に前記第２の半導体素子と重なるように配置されている。【０００８】
この態様によると、基板の他方の面に実装されている第２の半導体素子の２つの対角線の方向については、特に反りが抑制される。また、基板を挟んで第２の半導体素子と反対側の面には基板の表面に垂直な方向から見た場合に第２の半導体素子と重なるように配置されている第１の半導体素子が実装されている。この第１の半導体素子は、その各辺が第２の半導体素子の各辺と平行にならないように配置されているので、多くの場合その２つの対角線は第２の半導体素子の２つの対角線とは異なる方向となる。そのため、第２の半導体素子の２つの対角線の方向に加えて、第１の半導体素子の対角線の方向への基板の反りも抑制される。【０００９】
本発明の別の態様は、携帯機器である。この携帯機器は、上述した半導体モジュールを搭載している。
【発明の効果】
【００１０】
本発明によれば、基板の反りをより抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）は、第１の実施の形態に係る半導体モジュール１０の要部を模式的に示した概略上面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ’断面図である。
【図２】素子搭載用基板の一例を示す断面図である。
【図３】図３（ａ）、図３（ｂ）は、第１の実施の形態に係る半導体素子の実装方法を説明するための図である。
【図４】第１の実施の形態に係る半導体モジュールが反りにくい方向を模式的に示した図である。
【図５】第２の実施の形態に係る半導体モジュールが反りにくい方向を模式的に示した図である。
【図６】図６（ａ）、図６（ｂ）は、第３の実施の形態に係る半導体モジュールが反りにくい方向を模式的に示した図である。
【図７】第４の実施の形態に係る半導体モジュールが反りにくい方向を模式的に示した図である。
【図８】図８（ａ）は、第５の実施の形態に係る半導体モジュールの要部を模式的に示した概略上面図である。図８（ｂ）は、図８（ａ）のＢ−Ｂ’断面図である。
【図９】図９（ａ）は、半導体素子同士を電気的に接続する配線の曲げを説明するための比較例の模式図である。図９（ｂ）は、本実施の形態に係る半導体モジュール５１０における配線の曲げを説明するための模式図である。
【図１０】図１０は、図９（ａ）のＣ−Ｃ’断面である。
【図１１】図１１（ａ）は、図９（ａ）に示す比較例における差動ペア配線の形状の一例を示す図である。図１１（ｂ）は、図９（ａ）に示す比較例における差動ペア配線の形状の他の例を示す図である。図１１（ｃ）は、実施の形態に係る差動ペア配線の形状を示す図である。
【図１２】第６の実施の形態に係る半導体モジュールの要部を模式的に示した概略上面図である。
【図１３】図１３（ａ）は、第７の実施の形態に係る半導体モジュールの要部を模式的に示した概略上面図である。図１３（ｂ）は、図１３（ａ）のＤ−Ｄ’断面図である。
【図１４】第８の形態に係る携帯電話の構成を示す図である。
【図１５】図１４に示す携帯電話の部分断面図である。
【符号の説明】
【００１２】
１０  半導体モジュール、  １２  素子搭載用基板、  １４  第１の半導体素子、  １６  第２の半導体素子、  ２０  第１の配線層、  ２２  第１の貫通孔、  ２６  第１の樹脂、  ２８  第２の配線層、  ３０  第２の貫通孔、  ３２  第２の樹脂、  ３４  電極、  ３６  金メッキ、  ３８  マザー基板。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面を参照して説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、以下に述べる構成は例示であり、本発明の範囲を何ら限定するものではない。【００１４】
（第１の実施の形態）
はじめに、図１を参照して第１の実施の形態に係る半導体モジュールの概略構成を説明する。図１（ａ）は、第１の実施の形態に係る半導体モジュール１０の要部を模式的に示した概略上面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ’断面図である。図２は、素子搭載用基板の一例を示す断面図である。【００１５】
半導体モジュール１０は、配線層を有する両面実装用の素子搭載用基板１２と、素子搭載用基板１２の一方の面１２ａに実装された方形の第１の半導体素子１４と、素子搭載用基板１２の他方の面１２ｂに実装された方形の第２の半導体素子１６と、を備える。【００１６】
素子搭載用基板１２は、図２に示すように、例えば、ガラスエポキシ樹脂等からなる絶縁性のコア材１８の両面に、Ｃｕからなる第１の配線層２０が形成されている。ここで、コア材１８を介して両面に形成された第１の配線層２０を互いに電気的に接続するために、コア材１８の所定の位置にドリル等により第１の貫通孔２２が設けられている。第１の貫通孔２２の側面は銅２４でメッキされている。コア材１８および第１の配線層２０の表面は、第１の樹脂２６によって被覆されている。このとき、第１の樹脂２６は、第１の貫通孔２２にも充填されている。【００１７】
さらに、パターニングされた第２の配線層２８が第１の樹脂２６の表面に設けられている。第２の配線層２８と第１の配線層２０とを電気的に接続するために、第１の樹脂２６の所定の位置にエッチング技術やレーザー等によって第２の貫通孔３０が設けられている。第２の貫通孔３０の側面は銅２４でメッキされている。第１の樹脂２６および第２の配線層２８の表面は、第２の樹脂３２によって被覆されている。また、第２の配線層２８の所定の位置には開口部が設けられ、その開口部が電極３４となる。電極３４の表面は、金メッキ３６で被覆されており、酸化・腐食等が防止される。なお、素子搭載用基板１２は、このような構成に限られず、２層以上の配線層を有するものであれば構わない。【００１８】
一方、第１の半導体素子１４は、その裏面に外部端子としての複数のハンダバンプ（不図示）が設けられており、各ハンダバンプが素子搭載用基板１２の対応する電極３４と対向する状態で素子搭載用基板１２に載置されている。同様に、第２の半導体素子１６は、その裏面に複数のハンダバンプ（不図示）が設けられており、各ハンダバンプが素子搭載用基板１２の対応する電極３４と対向する状態で素子搭載用基板１２に載置されている。【００１９】
上述のように構成された半導体モジュール１０は、マザー基板３８に実装される。マザー基板３８は、半導体モジュール１０が実装された際に第２の半導体素子１６が干渉しないようにくり抜き部４０が形成されている。くり抜き部４０は、素子搭載用基板１２の周囲よも小さく形成されている。そのため、半導体モジュール１０は、くり抜き部４０の外周部に素子搭載用基板１２の外縁部が重なるようにすることでマザー基板３８に載置される。半導体モジュール１０における素子搭載用基板１２とマザー基板３８との電気的接続は、例えば、両基板に設けられた電極同士をハンダ４２で接続すればよい。【００２０】
次に、リフロー処理による素子搭載用基板１２への半導体素子の実装方法について説明する。図３（ａ）、図３（ｂ）は、第１の実施の形態に係る半導体素子の実装方法を説明するための図である。【００２１】
はじめに、図３（ａ）に示すように、素子搭載用基板１２は、未焼成のハンダペーストを介して第１の半導体素子１４を仮固定した状態で粘着性樹脂４４に固着される。この状態でリフロー処理が行われると、前述のハンダペーストが溶融しバンプを介して素子搭載用基板１２と第１の半導体素子１４とが接続される。この際、粘着性樹脂４４の固着力により、素子搭載用基板１２は反らない。なお、本実施の形態に係るリフロー処理におけるハンダペーストの溶融温度は２２０℃である。【００２２】
第１の半導体素子１４が素子搭載用基板１２に実装されると、素子搭載用基板１２は一度冷却される。そして、図３（ｂ）に示すように、素子搭載用基板１２は、第１の半導体素子１４を下側にして粘着性樹脂４４に固定される。その後、第２の半導体素子１６が未焼成のハンダペーストを介して素子搭載用基板１２上に仮載置された状態で、再度リフロー処理が行われ、素子搭載用基板１２と第２の半導体素子１６とが接続される。このように、２度目のリフロー処理においては、素子搭載用基板１２は粘着性樹脂４４に直接固定されていないため、素子搭載用基板１２に変形が生じる可能性がある。また、素子搭載用基板１２に実装された第１の半導体素子１４や第２の半導体素子１６は、形状が真円でない限り、比較的素子搭載用基板の反りを抑制することができる方向と比較的反りを抑制しにくい方向とを持つことになる。【００２３】
そこで、本実施の形態に係る半導体モジュール１０は、第１の半導体素子１４と第２の半導体素子１６との配置を工夫することで素子搭載用基板１２が反りやすい方向を少なくしている。そこで、次に、素子搭載用基板１２に対する第１の半導体素子１４および第２の半導体素子１６の配置について説明する。図４は、第１の実施の形態に係る半導体モジュール１０が反りにくい方向を模式的に示した図である。【００２４】
図１に示すように、本実施の形態に係る半導体モジュール１０においては、第１の半導体素子１４は、一辺が長さＸの正方形の底面（平面）を有しており、第２の半導体素子１６は、一辺が長さＹ（Ｙ＞Ｘ）の正方形の底面（平面）を有している。この構成において反りが抑制される仕組みを図４を参照して説明する。【００２５】
本実施の形態に係る第１の半導体素子１４は、その下面の領域にグリッド状に並んだバンプを介して素子搭載用基板１２と接合されているため、素子搭載用基板１２の反りを抑制することができる。特に、図４に示すような２つの対角線１４ｂの方向への素子搭載用基板１２の反りが抑制されている。また、第１の半導体素子１４は、第１の半導体素子１４の各辺１４ａが第２の半導体素子１６の各辺１６ａと平行にならないように、かつ、素子搭載用基板１２の表面に垂直な方向から見た場合に第２の半導体素子１６と一部または全部が重なるように配置されている。換言すると、第２の半導体素子１６は、第２の半導体素子１６の各辺１６ａが第１の半導体素子１４の各辺１４ａと平行にならないように重なって配置されている。【００２６】
第２の半導体素子１６は、第１の半導体素子１４と同様に、その下面の領域にグリッド状に並んだバンプ又は接着剤を介して素子搭載用基板１２と接合されているため、素子搭載用基板１２の反りを抑制することができる。特に、図４に示すような２つの対角線１６ｂの方向への素子搭載用基板１２の反りを抑制することができる。【００２７】
このように、第１の半導体素子１４は、その各辺１４ａが第２の半導体素子１６の各辺１６ａと平行にならないように配置されているので、第１の半導体素子１４の２つの対角線１４ｂと第２の半導体素子１６の２つの対角線１６ｂとは異なる方向となる。そのため、第２の半導体素子１６の２つの対角線１６ｂの方向に加えて、第１の半導体素子１４の対角線１４ｂの方向への素子搭載用基板１２の反りも抑制され、素子搭載用基板１２のより多くの方向への反りが抑制される。【００２８】
本実施の形態に係る半導体モジュール１０は、第１の半導体素子１４の対角線１４ｂと第２の半導体素子１６の対角線１６ｂとのなす角がおおよそ４５°となっている。そのため、素子搭載用基板１２の反りが等方位で抑制される。なお、第１の半導体素子１４の対角線１４ｂと第２の半導体素子１６の対角線１６ｂとのなす角は、厳密に４５°である必要はなく、４０°〜５０°の範囲であれば素子搭載用基板１２のいろいろな方向への反りが抑制される。【００２９】
また、半導体モジュール１０において、第１の半導体素子１４は、第１の半導体素子１４の対角線１４ｂが素子搭載用基板１２の一辺１２ｃと平行となるように配置されている。これにより、素子搭載用基板１２が方形の場合の各辺と平行な方向への反りを抑制することができる。また、半導体モジュール１０のように第１の半導体素子１４の対角線１４ｂおよび第２の半導体素子１６の対角線１６ｂとのなす角がいずれも４５°となっている場合、特に、素子搭載用基板１２が正方形である場合に均等に反りを抑制することができる。より好ましくは、第１の半導体素子１４は、第１の半導体素子１４の重心と第２の半導体素子１６の重心とが素子搭載用基板１２の表面に垂直な同一軸線上にあるように配置されているとよい。また、より好ましくは、素子搭載用基板１２は、素子搭載用基板１２の重心と、第１の半導体素子１４および第２の半導体素子１６の少なくともいずれか一方の重心とが素子搭載用基板１２の表面に垂直な同一軸線上にあるように配置されているとよい。これにより、更に精度よく素子搭載用基板１２の反りを抑制することができる。【００３０】
（第２の実施の形態）
図５は、第２の実施の形態に係る半導体モジュール１１０が反りにくい方向を模式的に示した図である。なお、第２の実施の形態に係る半導体モジュール１１０は、第１の実施の形態に係る半導体モジュール１０と比較して、第２の半導体素子の一辺に対する第１の半導体素子の対角線の比率が異なる点が主な相違である。そのため、各半導体素子同士の配置や互いの対角線がなす角など半導体モジュール１０と同様な点の説明は適宜省略する。【００３１】
半導体モジュール１１０において、第１の半導体素子１１４は、その対角線１１４ｂが第２の半導体素子１６の一辺の長さＹより大きい。つまり、第１の半導体素子１１４の一辺の長さＸ’は、２１／２×Ｘ’＞Ｙを満たしている。これにより、素子搭載用基板１２の各辺と平行な方向への反りをより抑制することができる。【００３２】
（第３の実施の形態）
第１の実施の形態および第２の実施の形態では、素子搭載用基板、第１の半導体素子、第２の半導体素子それぞれが正方形の場合について説明したが、もちろん、少なくともいずれかが長方形であっても前述の効果を奏することができる。図６（ａ）、図６（ｂ）は、第３の実施の形態に係る半導体モジュールが反りにくい方向を模式的に示した図である。【００３３】
図６（ａ）に示す半導体モジュール２１０においては、第１の半導体素子２１４は、長方形（Ｘ１＞Ｘ２）の底面（平面）を有しており、第２の半導体素子２１６は、長方形（Ｙ１＞Ｙ２）の底面（平面）を有している。本実施の形態に係る半導体モジュール２１０は、第１の半導体素子２１４の対角線２１４ｂと第２の半導体素子２１６の対角線２１６ｂとのなす角のうち一方がおおよそ４５°となっている。そのため、素子搭載用基板２１２の反りがおおよそ等方位で抑制される。【００３４】
また、図６（ｂ）に示す半導体モジュール３１０においては、第１の半導体素子３１４は、第１の半導体素子３１４の一つの対角線３１４ｂが素子搭載用基板３１２の一辺３１２ｃと平行となるように配置されている。これにより、素子搭載用基板３１２が方形の場合の各辺と平行な方向への反りを抑制することができる。なお、本実施の形態では、素子搭載用基板、第１の半導体素子、第２の半導体素子のそれぞれが長方形の場合について説明したが、少なくともいずれかが正方形であってもよい。【００３５】
（第４の実施の形態）
図７は、第４の実施の形態に係る半導体モジュール４１０が反りにくい方向を模式的に示した図である。なお、第４の実施の形態に係る半導体モジュール４１０は、第１の実施の形態に係る半導体モジュール１０と比較して、第２の半導体素子と同じ側の面に第３の半導体素子が実装されている点が主な相違であり、半導体モジュール１０と同様な点の説明は適宜省略する。【００３６】
半導体モジュール４１０は、配線層を有する両面実装用の素子搭載用基板４１２と、素子搭載用基板４１２の一方の面に実装された正方形の第１の半導体素子４１４と、素子搭載用基板４１２の他方の面に実装された長方形の第２の半導体素子４１６と、素子搭載用基板４１２の他方の面に実装され、第２の半導体素子４１６と並列して実装された長方形の第３の半導体素子４１８と、を備える。【００３７】
第３の半導体素子４１８は、その各辺が第２の半導体素子４１６の対応する各辺と平行になるように、かつ、素子搭載用基板４１２の表面に垂直な方向から見た場合に第１の半導体素子４１４と重なるように配置されている。また、第１の半導体素子４１４は、その重心と、第２の半導体素子４１６および第３の半導体素子４１８の全体の重心とが、素子搭載用基板４１２の表面に垂直な同一の軸線上にあるように配置されている。また、より好ましくは、素子搭載用基板４１２は、素子搭載用基板４１２の重心と、第１の半導体素子４１４の重心ならびに第２の半導体素子４１６および第３の半導体素子４１８の全体の重心の少なくともいずれか一方の重心とが素子搭載用基板４１２の表面に垂直な同一軸線上にあるように配置されているとよい。これにより、更に精度よく素子搭載用基板４１２の反りを抑制することができる。【００３８】
また、図７に示す半導体モジュール４１０においては、第１の半導体素子４１４は、第１の半導体素子４１４の一つの対角線４１４ｂが素子搭載用基板４１２の一辺４１２ｃと平行となるように配置されている。これにより、素子搭載用基板４１２が方形の場合の各辺と平行な方向への反りを抑制することができる。なお、本実施の形態では、第２の半導体素子、第３の半導体素子のそれぞれが長方形の場合について説明したが、少なくともいずれかが正方形であってもよい。また、第１の半導体素子が長方形であってもよい。【００３９】
（第５の実施の形態）
上述の各実施の形態では、素子搭載用基板の両面に実装された半導体素子のそれぞれの対角線の方向を素子搭載用基板表面の面内である程度均等に異ならせることでいろいろな方向に対する反りを抑制できることを示した。さらに、本実施の形態では、各半導体素子の対角線が異なった方向になっていることにより、素子搭載用基板の両面に実装された半導体素子同士を結ぶ配線における信号の伝送品質を向上することができる。以下に、その原理について説明する。【００４０】
図８（ａ）は、第５の実施の形態に係る半導体モジュール５１０の要部を模式的に示した概略上面図である。図８（ｂ）は、図８（ａ）のＢ−Ｂ’断面図である。なお、第５の実施の形態では、第１の実施の形態に係る半導体モジュール１０と同様の構成については同じ符号を付して説明を適宜省略する。【００４１】
第１の半導体素子５１４は、素子搭載用基板５１２と対向する面に、正規格子状に配列された６×６のフルグリッドのバンプ５１４ａを介して素子搭載用基板５１２に実装されている。同様に、第２の半導体素子５１６は、素子搭載用基板５１２と対向する面に正規格子状に配列された６×６のフルグリッドのバンプ５１６ａを介して素子搭載用基板５１２に実装されている。ここで、正規格子状とは、あるバンプからみて最も近いバンプが位置する方向が半導体素子の一辺と平行になるように、各バンプが配列している状態ということができる。換言すると、正規格子状とは、バンプ等の外部端子が半導体素子の四辺と平行に縦横方向に並んでいる状態ということもできる。第１の半導体素子５１４と第２の半導体素子５１６とは、素子搭載用基板５１２内の配線５１２ａにより電気的に接続されている。より詳細には、バンプ５１４ａとバンプ５１６ａとは、素子搭載用基板５１２内の配線５１２ａを介して電気的に接続されている。通常、このような配線５１２ａは、第１の半導体素子５１４と第２の半導体素子５１６との相対的な位置や接続するバンプ同士の配列などに応じて、何回かの曲げが必要となる。ところが、このような曲げがなされている配線は、曲げられた箇所でインピーダンスの不連続が生じるため、反射によるノイズ信号が発生し伝送品質の劣化を招く。特に、信号の伝送速度が速くなるにつれその問題が顕著になる。そのため、曲げた箇所を鈍角とすることでなるべくインピーダンスの不連続が生じないように配線の形状を決定している。【００４２】
図９（ａ）は、半導体素子同士を電気的に接続する配線の曲げを説明するための比較例の模式図である。図９（ｂ）は、本実施の形態に係る半導体モジュール５１０における配線の曲げを説明するための模式図である。図１０は、図９（ａ）のＣ−Ｃ’断面である。【００４３】
図９（ａ）に示す半導体モジュール６１０は、素子搭載用基板６１２（図１０参照）と、素子搭載用基板６１２の上面であって碁盤の目のような実線の各交点にバンプ６１４ａが配置されている第１の半導体素子６１４と、素子搭載用基板６１２の下面であって碁盤の目のような点線の各交点にバンプ６１６ａが配置されている第２の半導体素子６１６と、を備えている。なお、説明の便宜上、図９（ａ）では、素子搭載用基板６１２のコア材は省略し配線６１２ａとビア６１２ｂのみが記載されている。また、以下では、素子搭載用基板６１２の配線層が２層の場合について説明するが、もちろんそれ以上の配線を有していてもよい。【００４４】
配線６１２ａは、同じ半導体素子のバンプ同士がつながらないような形状であることが必要であり、図９（ａ）に示すバンプ配置の場合、曲げ部ｂ１，ｂ２，ｂ３の三箇所で鈍角に曲がっている。なお、配線６１２ａとビア６１２ｂとの曲げは、基板の表面に垂直な方向のため、ここではカウントしない。【００４５】
一方、図９（ｂ）に示す第５の実施の形態に係る半導体モジュール５１０は、比較例である半導体モジュール６１０と比較して、第２の半導体素子５１６の対角線に対して第１の半導体素子５１４の対角線が４５°ずれた状態で素子搭載用基板５１２に実装されている。そのため、配線５１２ａは、図９（ｂ）に示すバンプ配置の場合、曲げ部ｂ４，ｂ５の二箇所で鈍角に曲げるだけでバンプ５１４ａとバンプ５１６ａとを接続することができる。なお、配線５１２ａとビア５１２ｂとの曲げは、基板の表面に垂直な方向のため、ここではカウントしない。このように、本実施の形態に係る半導体モジュール５１０は、バンプ５１４ａとバンプ５１６ａの配列方向が異なっているため、配線５１２ａの曲げ部を少なくすることができる。その結果、半導体モジュール５１０における信号の伝送品質を向上することができる。【００４６】
次に、素子搭載用基板５１２が差動信号を伝送する差動ペア配線を含んでいる場合について説明する。電子機器に使用される半導体モジュールの信号処理速度や転送速度などの高速化に伴い、データ転送として、従来のシングルエンド伝送方式から差動伝送方式が採用されるようになっている。差動伝送方式とは、１つの信号から正相信号と逆相信号の２相の信号を発生し、２本の信号線を用いて伝送する方式である。この方式では、正相信号と逆相信号の信号線間が電磁気的に結合するため、２相の信号線が互いに信号電流経路とリターン電流経路の関係となり、従来のシングルエンド伝送方式と比べて、電磁ノイズの放射を減らすことができ、かつ、外来の電磁ノイズの影響も軽減することができる。【００４７】
一方、差動信号を伝送する信号線を実際の素子搭載用基板に採用する場合には、差動ペア配線内の正相信号と逆相信号の電気的等価性の確保のため、信号線を含む２つの伝送経路全体をなるべく等長な線路とする必要がある。仮に素子搭載用基板において線路長が２つの信号線で大きく異なると、これによるインピーダンスの不整合が生じる。このため、反射ノイズが発生して素子搭載用基板上の半導体素子に誤動作を生じさせてしまうという可能性を有している。【００４８】
図１１（ａ）は、図９（ａ）に示す比較例における差動ペア配線の形状の一例を示す図である。図１１（ｂ）は、図９（ａ）に示す比較例における差動ペア配線の形状の他の例を示す図である。図１１（ｃ）は、実施の形態に係る差動ペア配線の形状を示す図である。【００４９】
なお、以下では、説明の簡略化のため、本実施の形態に係る第１の半導体素子におけるバンプの間隔と第２の半導体素子におけるバンプの間隔とが同じ場合について説明する。図１１（ａ）に示す差動ペア配線６２０は、線幅Ｗの２つの配線６２２，６２４が配線間隔Ｓで配置されている。差動ペア配線６２０は、第１の半導体素子６１４の２つのバンプ６１４ａと、第２の半導体素子６１６の２つのバンプ６１６ａとを配線６２２，６２４を介して接続している。ここで、図１１（ａ）に示す２つのバンプ６１４ａが並んでいる方向（最も近接しているバンプ同士を結ぶ方向）は、２つのバンプ６１６ａが並んでいる方向と平行になっている。【００５０】
そのため、配線６２２および配線６２４は、ともに２箇所の曲げ部を有しており配線長も同じとなる。したがって、差動ペア配線６２０は、等長な２つの信号線により信号を伝送できるものの、曲げ部でインピーダンスの不連続が生じるため、反射によるノイズ信号に関しては更なる改善の余地がある。【００５１】
一方、図１１（ｂ）に示す差動ペア配線６３０は、線幅Ｗの２つの配線６３２，６３４が配線間隔Ｓで配置されている。差動ペア配線６３０は、第１の半導体素子６１４の２つのバンプ６１４ａと、第２の半導体素子６１６の２つのバンプ６１６ａとを配線６３２，６３４を介して接続している。ここで、図１１（ｂ）に示す２つのバンプ６１４ａが並んでいる方向は、２つのバンプ６１６ａが並んでいる方向と直行している。【００５２】
そのため、配線６３２および配線６３４は、ともに１箇所の曲げ部を有しており、配線長の差分はＳ＋（Ｗ＋２Ｓ）＝Ｗ＋３Ｓとなる。したがって、差動ペア配線６３０は、前述の差動ペア配線６２０と比較して、曲げ部の数は少なくなっているものの配線長の差が大きくなっており、インピーダンスの不整合が大きくなる。【００５３】
そこで、図９（ｂ）に示すように第１の半導体素子５１４のバンプ５１４ａが並んでいる方向と第２の半導体素子５１６のバンプ５１６ａが並んでいる方向とが４５°になっている半導体モジュール５１０の場合、図１１（ｃ）に示す差動ペア配線５２０を用いることで、良好な伝送特性を得ることができる。具体的には、図１１（ｃ）に示す差動ペア配線５２０は、線幅Ｗの２つの配線５２２，５２４が配線間隔Ｓで配置されている。差動ペア配線５２０は、第１の半導体素子５１４の２つのバンプ５１４ａと、第２の半導体素子５１６の２つのバンプ５１６ａとを配線５２２，５２４を介して接続している。ここで、図１１（ｃ）に示す２つのバンプ５１４ａが並んでいる方向は、２つのバンプ５１６ａが並んでいる方向と４５°の角度を成している。【００５４】
そのため、配線５２２および配線５２４は、ともに１箇所の曲げ部を有しており、前述の差動ペア配線６２０の場合よりも曲げ部の数を減少させることができる。また、配線５２２および配線５２４は、配線長の差分がＳ＋Ｓ＝２Ｓとなり、前述の差動ペア配線６３０の場合よりも配線長の差分を減少させることができる。したがって、差動ペア配線５２０を有する半導体モジュール５１０においては、第１の半導体素子５１４や第２の半導体素子５１６の誤作動がより防止される。【００５５】
（第６の実施の形態）
上述の実施の形態に係る半導体モジュール５１０においては、第１の半導体素子５１４および第２の半導体素子５１６のバンプは、ともに正規格子状に配列されているが、バンプの配列形状はこれに限られるものではなく、例えば、千鳥格子状に配列されていてもよい。図１２は、第６の実施の形態に係る半導体モジュール７１０の要部を模式的に示した概略上面図である。【００５６】
第１の半導体素子７１４は、素子搭載用基板７１２と対向する面に千鳥格子状に配列されたバンプ７１４ａを介して素子搭載用基板７１２に実装されている。同様に、第２の半導体素子７１６は、素子搭載用基板７１２と対向する面に千鳥格子状に配列されたバンプ７１６ａを介して素子搭載用基板７１２に実装されている。ここで、千鳥格子状とは、あるバンプからみて最も近いバンプが位置する方向が半導体素子の対角線と平行になるように、各バンプが配列している状態ということができる。換言すると、千鳥格子状とは、バンプ等の外部端子が半導体素子の対角線と平行に縦横方向に並んでいる状態ということもできる。第１の半導体素子７１４と第２の半導体素子７１６とは、素子搭載用基板７１２内の配線（不図示）により電気的に接続されている。このようにバンプが千鳥格子状に配列されている半導体素子同士を素子搭載用基板の両面に実装した場合であっても、前述の実施の形態と同様の効果が得られる。【００５７】
（第７の実施の形態）
上述の実施の形態では、２つの半導体素子と素子搭載用基板との接続がバンプを介して行われている半導体モジュールの場合について説明したが、本実施の形態では、搭載される複数の半導体素子のうち少なくとも一つの半導体素子と素子搭載用基板との接続がワイヤボンディングにより実現されている半導体モジュールについて説明する。図１３（ａ）は、第７の実施の形態に係る半導体モジュール８１０の要部を模式的に示した概略上面図である。図１３（ｂ）は、図１３（ａ）のＤ−Ｄ’断面図である。なお、第７の実施の形態では、第１の実施の形態に係る半導体モジュール１０と同様の構成については同じ符号を付して説明を適宜省略する。【００５８】
第１の半導体素子８１４は、素子搭載用基板８１２の上面に不図示の接着層を介して固定されている。素子搭載用基板８１２は、その上面に複数の電極パッド８１２ａが第１の半導体素子８１４の４辺を囲むように設けられている。そして、第１の半導体素子８１４と複数の電極パッド８１２ａとが導電性の複数のボンディングワイヤ８１２ｂで結合されている。また、第１の半導体素子８１４は、樹脂モールド８２０により封止されている。一方、第２の半導体素子８１６は、素子搭載用基板８１２と対向する面に正規格子状に配列された５×５のフルグリッドのバンプ８１６ａを介して素子搭載用基板８１２に実装されている。第１の半導体素子８１４と第２の半導体素子８１６とは、素子搭載用基板８１２内の配線８１２ｃにより電気的に接続されている。より詳細には、電極パッド８１２ａとバンプ８１６ａとは、素子搭載用基板５１２内の配線５１２ａを介して電気的に接続されている。このように半導体素子が素子搭載用基板と接着層を介して隙間なく直接固定されることで、半導体素子がバンプを介して素子搭載用基板に接続されている場合よりも、素子搭載用基板の反りが抑制される。【００５９】
（第８の実施の形態）
次に、上述の各実施の形態に係る半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、例えば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。【００６０】
図１４は上述の各実施の形態に係る半導体モジュールを備えた携帯電話の構成を示す図である。携帯電話９００は、第１の筐体９０２と第２の筐体９０４が可動部９０６によって連結される構造になっている。第１の筐体９０２と第２の筐体９０４は可動部９０６を軸として回動可能である。第１の筐体９０２には文字や画像等の情報を表示する表示部９０８やスピーカ部９１０が設けられている。第２の筐体９０４には操作用ボタンなどの操作部９１２やマイク部９１４が設けられている。なお、前述の各実施の形態に係る半導体モジュールはこうした携帯電話９００の内部に搭載されている。【００６１】
図１５は、図１４に示した携帯電話の部分断面図（第１の筐体９０２の断面図）である。上述の実施の形態に係る半導体モジュール１０は、はんだバンプ９１６を介してプリント基板９１８に搭載され、こうしたプリント基板９１８を介して表示部９０８などと電気的に接続されている。また、半導体モジュール１０の裏面側（はんだバンプ９１６とは反対側の面）には金属基板などの放熱基板９２０が設けられ、例えば、半導体モジュールから発生する熱を第１の筐体９０２内部にこもらせることなく、効率的に第１の筐体９０２の外部に放熱することができるようになっている。【００６２】
以上、本発明を上述の各実施の形態を参照して説明したが、本発明は上述の各実施の形態に限定されるものではなく、各実施の形態の構成を適宜組み合わせたものや置換したものについても本発明に含まれるものである。また、当業者の知識に基づいて各実施の形態における半導体モジュールの製造方法の順番を適宜組み替えることや、回路装置や半導体素子において各種の設計変更等の変形を各実施の形態に対して加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうる。【００６３】
例えば、第１の半導体素子および第２の半導体素子のいずれもがワイヤボンディングにより素子搭載用基板に接合されていてもよい。
【図１】
2008149508.tif 000003
【図２】
2008149508.tif 000004
【図３】
2008149508.tif 000005
【図４】
2008149508.tif 000006
【図５】
2008149508.tif 000007
【図６】
2008149508.tif 000008
【図７】
2008149508.tif 000009
【図８】
2008149508.tif 000010
【図９】
2008149508.tif 000011
【図１０】
2008149508.tif 000012
【図１１】
2008149508.tif 000013
【図１２】
2008149508.tif 000014
【図１３】
2008149508.tif 000015
【図１４】
2008149508.tif 000016
【図１５】
2008149508.tif 000017
【国際調査報告】
2008149508.tif 000018
2008149508.tif 000019