(57)【要約】  たとえば積層セラミックコンデンサのような素子を未焼結状態の生の積層体の内部に配置し、その状態で生の積層体を焼成することによって、多層セラミック基板を製造しようとするとき、内蔵された素子にクラックが生じ、また、積層体側にもクラックが生じることがある。  積層体（６）を基材層（２）とその間に配置された層間拘束層（３〜５）とをもって構成する。基材層はガラス材料および第１のセラミック材料を含む第１の粉体の焼結体からなり、層間拘束層は、上記ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体を含むとともに、基材層に含まれていたガラス材料を含む第１の粉体の一部が焼成時に拡散あるいは流動することによって、第２の粉体が固着した状態にある。内蔵素子（７）は、その全周囲が層間拘束層（３，４）によって覆われた状態とされる。
2009014017.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の基材層と特定の前記基材層の間に配置された層間拘束層とをもって構成された積層体と、
特定の前記基材層間に挟まれた位置に配置された内蔵素子と、
前記内蔵素子に電気的に接続されかつ前記積層体の内部において前記基材層の延びる方向に延びるように設けられた内部導体膜と
を備え、
前記基材層はガラス材料および第１のセラミック材料を含む第１の粉体の焼結体からなり、
前記層間拘束層は、前記ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体を含むとともに、前記基材層に含まれていた前記ガラス材料を含む第１の粉体の一部が焼成時に当該層間拘束層へ拡散あるいは流動することによって、前記第２の粉体が互いに固着した状態にあり、
前記層間拘束層は、少なくとも前記内蔵素子の全周囲を覆うように前記内蔵素子を挟む前記基材層の間に設けられた層間拘束層を含む、
多層セラミック基板。
【請求項２】
前記内蔵素子は、素子本体と前記素子本体の外表面上に形成される端子電極とを備え、前記内部導体膜は、前記素子本体と前記端子電極との境界を覆うように延びる部分を含む、請求項１に記載の多層セラミック基板。
【請求項３】
前記内部導体膜は、前記内蔵素子を積層方向に挟むように設けられる部分を含む、請求項１に記載の多層セラミック基板。
【請求項４】
前記積層体の内部において前記内蔵素子に電気的に接続されるべきビア導体をさらに備え、前記ビア導体は、前記内蔵素子に電気的に接続された前記内部導体膜の、前記内蔵素子の側方にまで引き出された部分に接続されるように設けられる、請求項１に記載の多層セラミック基板。
【請求項５】
前記内蔵素子を挟む前記基材層の間に設けられた前記層間拘束層は、前記積層体の主面方向の全域にわたって設けられる、請求項１に記載の多層セラミック基板。
【請求項６】
前記内蔵素子を挟む前記基材層の間に設けられた前記層間拘束層は、前記内蔵素子の近傍にのみ設けられる、請求項１に記載の多層セラミック基板。
【請求項７】
前記層間拘束層は、前記内蔵素子を挟む前記基材層の間に設けられたもの以外の層間拘束層を含む、請求項１ないし６のいずれかに記載の多層セラミック基板。
【請求項８】
ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第１のセラミック材料を含む第１の粉体を含む、基材層用グリーンシートと、前記ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体を含む、拘束層用グリーンシートと、内蔵素子とをそれぞれ準備する工程と、
基材層用グリーンシート、拘束層用グリーンシート、内蔵素子、拘束層用グリーンシート、基材層用グリーンシートの順になるように、前記基材層用グリーンシートと前記拘束層用グリーンシートと前記内蔵素子とを積み重ねかつ互いに圧着することにより、前記内蔵素子を挟むように位置する２つの前記拘束層用グリーンシート同士を前記内蔵素子の側方において一体化させている、生の積層体を作製する工程と、
前記第１の粉体の少なくとも一部を焼結させるとともに、前記ガラス材料を含む第１の粉体の一部を前記拘束層用グリーンシートへ拡散あるいは流動させることによって、前記第２の粉体を、実質的に焼結させずに、互いに固着させるように、前記生の積層体を所定の温度で焼成する工程と
を備える、多層セラミック基板の製造方法。
【請求項９】
前記内蔵素子は、素子本体と前記素子本体の外表面上に形成される端子電極とを備え、前記生の積層体を作製する工程は、前記素子本体と前記端子電極との境界を覆うように未焼成内部導体膜を形成する工程を含む、請求項１に記載の多層セラミック基板。
【請求項１０】
前記生の積層体を作製する工程は、前記内蔵素子を挟むように位置する２つの前記拘束層用グリーンシートの各々の互いに対向する各主面上に第１および第２の未焼成内部導体膜をそれぞれ形成する工程を含み、前記生の積層体において、前記第１および第２の未焼成内部導体膜は前記内蔵素子の側方において一体化されている、請求項８に記載の多層セラミック基板の製造方法。
【請求項１１】
前記生の積層体を作製する工程は、
第１の前記基材層用グリーンシート上に第１の前記拘束層用グリーンシートを積み重ねた第１の複合グリーンシートを作製する工程と、
前記第１の拘束層用グリーンシート上に前記内蔵素子を配置する工程と、
第２の前記基材層用グリーンシート上に第２の前記拘束層用グリーンシートを積み重ねた第２の複合グリーンシートを作製する工程と、
前記第２の拘束層用グリーンシートが前記内蔵素子に接するように、前記第１の複合グリーンシートと前記第２の複合グリーンシートとを積み重ねる工程と
を含む、請求項８に記載の多層セラミック基板の製造方法。
【請求項１２】
前記生の積層体を作製する工程は、前記生の積層体の少なくとも一方主面上に、前記ガラス材料を溶融させ得る温度では焼結しない第３のセラミック材料を含む第３の粉体を含む、生の状態にある外側拘束層を積層する工程を含み、
前記生の積層体を焼成する工程の後、前記外側拘束層を除去する工程をさらに備える、
請求項８に記載の多層セラミック基板の製造方法。
【請求項１３】
前記内蔵素子は、ニッケルを含む電極を備え、
前記生の積層体を焼成する工程は、７００℃を超える温度領域における酸素濃度を１００ｐｐｍ未満とした雰囲気中で実施される、請求項８ないし１２のいずれかに記載の多層セラミック基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、多層セラミック基板およびその製造方法に関するもので、特に、たとえば積層セラミックコンデンサのような素子が内蔵された多層セラミック基板およびその製造方法に関するものである。
【背景技術】
【０００２】
この発明にとって興味ある技術として、たとえば特開２００２−８４０６７号公報（特許文献１）には、セラミック機能材料を予め焼成して得られたプレート状の焼結体をもって、コンデンサ素子、インダクタ素子、抵抗素子等の機能素子を予め作製しておき、焼成することによって多層セラミック基板となる未焼結状態の生の積層体の内部に、上記の機能素子を配置し、その状態で生の積層体を焼成することによって、機能素子を内蔵した多層セラミック基板を製造する方法が記載されている。【０００３】
特許文献１では、また、上述した多層セラミック基板を製造するため、いわゆる無収縮プロセスを適用することも記載されている。より具体的には、多層セラミック基板となるべき生の積層体を積層方向に挟むように外側拘束層が配置される。外側拘束層は、焼成温度では焼結しないセラミック材料粉末を含んでいる。したがって、焼成工程において、外側拘束層は積層体の収縮を抑制するように作用し、結果として、不均一な収縮を生じさせにくくするように作用する。外側拘束層は、焼成工程の後、除去される。【０００４】
しかしながら、上述の特許文献１に記載の方法を実施したとき、内蔵された機能素子にクラックが生じるという問題に遭遇することがある。これは、多層セラミック基板を得るための焼成工程において、機能素子に比較的大きな圧縮応力が及ぼされるためである。いわゆる無収縮プロセスでは、焼成時に生の積層体の主面方向には実質的に収縮が生じない分、厚み方向には比較的大きく収縮し、そのため、より大きな圧縮応力が生じることになる。特に、外側拘束層で拘束されている積層体の表層部に比べ、より深い位置にある内層部では、外側拘束層の作用が及びにくいため、圧縮応力がかかりやすくなる。【０００５】
また、生の積層体の内部に機能素子を内蔵させる場合、生の積層体を構成するグリーンシートが機能素子の外表面に完全に沿うように変形できるものではない。そのため、機能素子の周囲に空隙が生じることが多い。この空隙は、焼成時において大きく収縮するため、この部分に応力が集中することになり、これが原因となって、内蔵素子だけでなく、多層セラミック基板自身にもクラックが生じるといった問題を招くことがある。【０００６】
また、特許文献１では、内蔵素子に備える端子電極に電気的に接続されるべき多層セラミック基板側の配線導体の一例として、ビア導体が開示されている。しかしながら、ビア導体を内蔵素子の端子電極と直接接続すると、内蔵素子にクラックが発生するという問題に遭遇することがある。【０００７】
これは、焼成工程において、ビア導体のための材料の収縮率が多層セラミック基板を構成するセラミック材料の収縮率よりも小さく、焼成時に、ビア導体が内蔵素子に向かって突出するように挙動するためであると考えられる。特に、特許文献１に記載のように、外側拘束層を用いて多層セラミック基板を無収縮プロセスにより製造する場合、外側拘束層がビア導体の一方側の端部を外側から押さえつけるように作用するため、ビア導体の反対側の端部では、内蔵素子に向かってより大きく突出するものと考えられる。【０００８】
また、内蔵素子がニッケルを含む電極を備える場合、より具体的には、内蔵素子がたとえば積層セラミックコンデンサであり、その内部電極材料にニッケルを用いた場合、多層セラミック基板側の焼成に適した条件で焼成を実施すると、内部電極を起点として、内蔵した積層セラミックコンデンサの誘電体層にクラックが生じたり、積層セラミックコンデンサの端子電極に剥がれが生じたりすることがある。【０００９】
上記の問題は、特に多層セラミック基板側の配線導体に銀を用いる場合、より顕著となる。なぜなら、多層セラミック基板側の配線導体に銀を用いる場合、焼成時の炉内雰囲気としては、一般的に、空気雰囲気が適用されるためである。すなわち、多層セラミック基板となるべき生の積層体を空気雰囲気中で焼成すると、内蔵した積層セラミックコンデンサの内部電極に含まれるニッケルが酸化してＮｉＯが生成されることにより、内部電極の体積が膨張し、積層セラミックコンデンサの誘電体層にクラックが生じたり、積層セラミックコンデンサの端子電極に剥がれが生じたりすることになると思われる。
【特許文献１】特開２００２−８４０６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、この発明の目的は、上述した問題を解決し得る、多層セラミック基板およびその製造方法を提供しようとすることである。
【課題を解決するための手段】
【００１１】
この発明は、積層された複数の基材層と特定の基材層の間に配置された層間拘束層とをもって構成された積層体と、特定の基材層間に挟まれた位置に配置された内蔵素子と、内蔵素子に電気的に接続されかつ積層体の内部において基材層の延びる方向に延びるように設けられた内部導体膜とを備える、多層セラミック基板にまず向けられる。【００１２】
上述の基材層はガラス材料および第１のセラミック材料を含む第１の粉体の焼結体からなり、他方、層間拘束層は、ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体を含むとともに、基材層に含まれていたガラス材料を含む第１の粉体の一部が焼成時に当該層間拘束層へ拡散あるいは流動することによって、第２の粉体が互いに固着した状態にある。【００１３】
そして、前述した技術的課題を解決するため、この発明では、拘束層として、少なくとも内蔵素子の全周囲を覆うように内蔵素子を挟む基材層の間に設けられた層間拘束層を含むことを特徴としている。【００１４】
内蔵素子が、素子本体と素子本体の外表面上に形成される端子電極とを備えるとき、内部導体膜は、素子本体と端子電極との境界を覆うように延びる部分を含むことが好ましい。【００１５】
内部導体膜は、内蔵素子を積層方向に挟むように設けられる部分を含むことが好ましい。【００１６】
積層体の内部において内蔵素子に電気的に接続されるべきビア導体をさらに備える場合、このビア導体は、内蔵素子に電気的に接続された内部導体膜の、内蔵素子の側方にまで引き出された部分に接続されるように設けられることが好ましい。【００１７】
内蔵素子を挟む基材層の間に設けられた層間拘束層は、積層体の主面方向の全域にわたって設けられても、内蔵素子の近傍にのみ設けられてもよい。【００１８】
層間拘束層は、上述した内蔵素子を挟む基材層の間に設けられたもの以外の層間拘束層を含むことが好ましい。【００１９】
この発明は、また、上述のような多層セラミック基板を製造する方法にも向けられる。【００２０】
この発明に係る多層セラミック基板の製造方法は、まず、ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第１のセラミック材料を含む第１の粉体を含む、基材層用グリーンシートを準備する工程と、上記ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体を含む、拘束層用グリーンシートを準備する工程と、内蔵素子を準備する工程とをまず備えている。【００２１】
次に、基材層用グリーンシート、拘束層用グリーンシート、内蔵素子、拘束層用グリーンシート、基材層用グリーンシートの順になるように、上記基材層用グリーンシートと上記拘束層用グリーンシートと上記内蔵素子とを積み重ねかつ互いに圧着することにより、内蔵素子を挟むように位置する２つの拘束層用グリーンシート同士を内蔵素子の側方において一体化させている、生の積層体を作製する工程が実施される。【００２２】
そして、第１の粉体の少なくとも一部を焼結させるとともに、ガラス材料を含む第１の粉体の一部を拘束層用グリーンシートへ拡散あるいは流動させることによって、第２の粉体を、実質的に焼結させずに、互いに固着させるように、生の積層体を所定の温度で焼成する工程が実施される。【００２３】
内蔵素子が、素子本体と素子本体の外表面上に形成される端子電極とを備えるとき、生の積層体を作製する工程は、素子本体と端子電極との境界を覆うように未焼成内部導体膜を形成する工程を含むことが好ましい。【００２４】
この発明に係る多層セラミック基板の製造方法において、生の積層体を作製する工程は、内蔵素子を挟むように位置する２つの拘束層用グリーンシートの各々の互いに対向する各主面上に第１および第２の未焼成内部導体膜をそれぞれ形成しておき、作製された生の積層体において、第１および第２の未焼成内部導体膜が内蔵素子の側方において一体化された状態となるように実施されることが好ましい。【００２５】
また、生の積層体を作製するに当たって、第１の基材層用グリーンシート上に第１の拘束層用グリーンシートを積み重ねた第１の複合グリーンシートを作製する工程と、第１の拘束層用グリーンシート上に内蔵素子を配置する工程と、第２の基材層用グリーンシート上に第２の拘束層用グリーンシートを積み重ねた第２の複合グリーンシートを作製する工程と、第２の拘束層用グリーンシートが内蔵素子に接するように、第１の複合グリーンシートと第２の複合グリーンシートとを積み重ねる工程とが実施されることが好ましい。【００２６】
また、生の積層体を作製するに当たって、生の積層体の少なくとも一方主面上に、基材層用グリーンシートに含まれるガラス材料を溶融させ得る温度では焼結しない第３のセラミック材料を含む第３の粉体を含む、生の状態にある外側拘束層を積層しておくことが好ましい。この場合、焼成工程の後、外側拘束層は除去される。【００２７】
また、内蔵素子がニッケルを含む電極を備える場合、焼成工程は、７００℃を超える温度領域における酸素濃度を１００ｐｐｍ未満とした雰囲気中で実施されることが好ましい。
【発明の効果】
【００２８】
この発明によれば、層間拘束層によって内蔵素子の全周囲が覆われるので、焼成工程において内蔵素子に及ぼされる圧縮応力は層間拘束層によって有利に緩和され、そのため、内蔵素子にクラックが発生することを効果的に抑制することができる。また、内蔵素子の周囲に生じ得る空隙部分での収縮は層間拘束層によって抑制されるため、積層体側においてもクラックが発生することを抑制できる。【００２９】
内蔵素子が、素子本体と素子本体の外表面上に形成される端子電極とを備えるとき、内部導体膜は、素子本体と端子電極との境界を覆うように延びる部分を含んでいると、素子本体と端子電極との境界に集中しやすい応力を内部導体膜によって緩和することができ、したがって、内蔵素子において生じ得るクラックを抑制することができる。【００３０】
内部導体膜が内蔵素子を積層方向に挟むように設けられる部分を含んでいると、上述した内蔵素子および積層体側でのクラックをより確実に抑制することができる。【００３１】
この発明において、ビア導体が設けられている場合、このビア導体が、内蔵素子に電気的に接続された内部導体膜の、内蔵素子の側方にまで引き出された部分に接続されるように設けられていると、焼成時におけるビア導体の突出が原因となるクラック発生の問題を回避することができる。【００３２】
内蔵素子を挟む基材層の間に設けられた層間拘束層が、積層体の主面方向の全域にわたって設けられていると、積層体全体としての主面方向の収縮を、この層間拘束層によってより効果的に抑制することができる。【００３３】
他方、内蔵素子を挟む基材層の間に設けられた層間拘束層が、内蔵素子の近傍にのみ設けられていると、内蔵素子を挟む基材層間において、より信頼性の高い接合状態を得ることができる。【００３４】
層間拘束層として、内蔵素子を挟む基材層の間に設けられたもの以外の層間拘束層を含んでいると、焼成時において積層体の収縮をより完全に抑制することができる。【００３５】
この発明に係る多層セラミック基板の製造方法において、生の積層体に外側拘束層が積層されていると、焼成時において、より完全な収縮抑制効果が及ぼされるため、得られた多層セラミック基板の寸法精度をより高めることができる。【００３６】
また、内蔵素子がニッケルを含む電極を備える場合、７００℃を超える温度領域における酸素濃度を１００ｐｐｍ未満とした雰囲気中で焼成工程を実施すると、内蔵素子の電極に含まれるニッケルの酸化膨張を抑制することができ、そのため、内蔵素子においてクラックが発生したり、内蔵素子の端子電極が剥がれたりすることを抑制することができる。
【図面の簡単な説明】
【００３７】
【図１】この発明の第１の実施形態による多層セラミック基板１を図解的に示す断面図である。
【図２】図１に示した多層セラミック基板１の一部を拡大して示す断面図である。
【図３】図１に示した多層セラミック基板１を製造するために作製される生の積層体６ａを図解的に示す断面図である。
【図４】図３に示した生の積層体６ａを作製するために実施される工程を順次示すもので、図２に示した部分に対応する部分を示している。
【図５】この発明の第２の実施形態を説明するための図２に対応する図である。
【図６】図５に示した積層体を作製するために実施される工程を説明するための図４（１）に対応する図である。
【図７】この発明の第３の実施形態による多層セラミック基板に備える積層体６の一部を図解的に示す断面図である。
【図８】この発明の第４の実施形態による多層セラミック基板１ａを図解的に示す断面図である。
【図９】この発明の第５の実施形態を説明するための図２に対応する図である。
【図１０】この発明の第６の実施形態を説明するための図２に対応する図である。
【符号の説明】
【００３８】
１，１ａ  多層セラミック基板
２  基材層
２ａ  基材層用グリーンシート
３〜５  層間拘束層
３ａ〜５ａ  拘束層用グリーンシート
６  積層体
６ａ  生の積層体
７，２７  内蔵素子
７ａ，２７ａ  素子本体
８，２８  端子電極
９  内部導体膜
９ａ  未焼成内部導体膜
１０  ビア導体
１０ａ  未焼成ビア導体
１１，１２  主面
１５  空隙
１６  第１の複合グリーンシート
１７  第２の複合グリーンシート
１９，２０  外側拘束層
２１，２２  表面拘束層
【発明を実施するための最良の形態】
【００３９】
図１ないし図４は、この発明の第１の実施形態を説明するためのものである。ここで、図１は、第１の実施形態による多層セラミック基板１を図解的に示す断面図である。図２は、図１の一部を拡大して示す断面図である。図３および図４は、図１に示した多層セラミック基板１を製造するための方法を説明するためのものである。【００４０】
図１を参照して、多層セラミック基板１は、積層された複数の基材層２と特定の基材層２の間に配置された層間拘束層３〜５とをもって構成された積層体６を備えている。この実施形態では、層間拘束層３および４が互いに接するように配置され、また、すべての隣り合う基材層２の間には、層間拘束層３および４または層間拘束層５が配置されている。層間拘束層３〜５の各々は、基材層２に比べ、より薄くされる。【００４１】
多層セラミック基板１は、また、いくつかの内蔵素子７を備えている。内蔵素子７は、典型的には、積層セラミックコンデンサのようなチップ状の積層セラミック電子部品であるが、その他のコンデンサ素子であっても、あるいは、インダクタ素子、抵抗素子等であってもよい。内蔵素子７は、図２によく示されているように、素子本体７ａと素子本体７ａの両端部の外表面上に形成される端子電極８とを備えている。【００４２】
また、多層セラミック基板１は、積層体６の内部において基材層２の延びる方向に延びるように設けられた内部導体膜９を備えている。内部導体膜９は、図２によく示されているように、内蔵素子７の端子電極８に電気的に接続される部分を含んでいる。【００４３】
また、多層セラミック基板１は、基材層２および層間拘束層３〜５の特定のものを厚み方向に貫通するように設けられたビア導体１０を備え、また、積層体６の一方および他方主面１１および１２上にそれぞれ形成された外部導体膜１３および１４を備えている。ビア導体１０は、特定の内部導体膜９と電気的に接続され、さらに外部導体膜１３または１４と電気的に接続されるものもある。【００４４】
積層体６の一方主面１１上には、図示しないが、いくつかの表面実装部品が搭載される。外部導体膜１３は、このような表面実装部品を電気的に接続するために用いられる。他方、積層体６の他方主面１２上に形成された外部導体膜１４は、この多層セラミック基板１をマザーボード（図示せず。）上に実装するとき、多層セラミック基板１をマザーボードに電気的に接続するために用いられる。【００４５】
後述する製造方法の説明から明らかになるように、基材層２はガラス材料および第１のセラミック材料を含む第１の粉体の焼結体からなる。他方、層間拘束層３〜５は、上記ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体を含むとともに、基材層２に含まれていたガラス材料を含む第１の粉体の一部が焼成時にこの層間拘束層３〜５へ拡散あるいは流動することによって、第２の粉体が互いに固着した状態にある。【００４６】
この実施形態の特徴的構成となるところは、内蔵素子７を挟む基材層２の間に設けられた層間拘束層３および４が、内蔵素子７の全周囲を覆うように設けられていることである。すなわち、図２によく示されているように、内蔵素子７を挟むように位置する２つの層間拘束層３および４は、内蔵素子７の周囲において空隙１５を形成しながらも、内蔵素子７の側方において互いに一体化されている。なお、図１においては、すべての内蔵素子７について、その周囲に空隙１５が形成されているが、内蔵素子７の一部またはすべてにおいて、空隙１５が形成されていなくてもよい。【００４７】
また、図２によく示されているように、内蔵素子７に電気的に接続されるべきビア導体１０は、内蔵素子７の端子電極８に直接接続されるのではなく、内蔵素子７の端子電極８に電気的に接続された内部導体膜９の、内蔵素子７の側方にまで引き出された部分に接続されるように設けられている。【００４８】
多層セラミック基板１は、図３に示すような生の積層体６ａを焼成することによって得られ、生の積層体６ａは、図４に示すような工程を経て作製される。【００４９】
図３に示すように、生の積層体６ａは、図１に示した焼結後の積層体６に備える要素に対応する要素を備えている。より具体的には、生の積層体６ａは、基材層２となるべき基材層用グリーンシート２ａと、層間拘束層３〜５となるべき拘束層用グリーンシート３ａ〜５ａと、内部導体膜９となるべき未焼成内部導体膜９ａと、ビア導体１０となるべき未焼成ビア導体１０ａと、外部導体膜１３および１４となるべき未焼成外部導体膜１３ａおよび１４ａとを備えている。また、生の積層体６ａは、すでに焼成工程を終えて得られた内蔵素子７を備えている。【００５０】
基材層用グリーンシート３ａは、ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第１のセラミック材料を含む第１の粉体を含んでいる。他方、拘束層用グリーンシート３ａ〜５ａは、上記ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体を含んでいる。なお、拘束層用グリーンシート３ａ〜５ａは、特に要求されない限り、互いに同じ組成および同じ厚みを有している。拘束層用グリーンシート３ａ〜５ａには、拘束力に影響を与えない範囲で、ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分を含んでいてもよい。【００５１】
たとえば、基材層用グリーンシート２ａに含まれるガラス材料としてホウケイ酸系ガラスが用いられ、第１のセラミック材料としてアルミナが用いられる。また、拘束層用グリーンシート３ａ〜５ａに含まれる第２のセラミック材料としては、アルミナ、酸化マグネシウム、酸化ジルコニウム、酸化ケイ素、酸化チタンのいずれかが用いられる。【００５２】
また、一例として、基材層用グリーンシート２ａは、平均粒径約４μｍのホウケイ酸系ガラス粉末６０重量部と、平均粒径０．３５μｍのアルミナ粉末４０重量部と、分散媒としての水５０重量部と、バインダとしてのポリビニルアルコール２０重量部と、分散剤としてのポリカルボン酸系分散剤１重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって得られる。基材層用グリーンシート２ａの厚みはたとえば２０〜２００μｍ程度とされる。【００５３】
他方、拘束用グリーンシート３ａ〜５ａは、一例として、平均粒径０．４μｍのアルミナ粉末１００重量部と、分散媒としての水５０重量部と、バインダとしてポリビニルアルコール２０重量部と、分散剤としてのポリカルボン酸系分散剤１重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって得られる。拘束層用グリーンシート３ａ〜５ａの各厚みはたとえば１〜１０μｍ程度とされる。【００５４】
また、未焼成内部導体膜９ａ、未焼成ビア導体１０ａならびに未焼成外部導体膜１３ａおよび１４ａは、たとえば銀を導電成分として含む導電性ペーストによって与えられる。この導電性ペーストとして、たとえば、平均粒径２μｍの銀粉末４８重量部と、バインダとしてエチルセルロース３重量部と、溶剤としてのテルペン類４９重量部とを含むものが用いられる。【００５５】
生の積層体６ａを作製するため、上述した基材層用グリーンシート２ａと拘束層用グリーンシート３ａ〜５ａと内蔵素子７と導電性ペーストとがそれぞれ準備される。【００５６】
そして、これら基材層用グリーンシート２ａと拘束層用グリーンシート３ａ〜５ａと内蔵素子７と導電性ペーストとを用いて、生の積層体６ａが作製される。この生の積層体６ａを作製する工程は、図３に示した生の積層体６ａの一部に現れているように、基材層用グリーンシート２ａ、拘束層用グリーンシート３ａ、内蔵素子７、拘束層用グリーンシート４ａ、基材層用グリーンシート２ａの順になるように、基材層用グリーンシート２ａと拘束層用グリーンシート３ａおよび４ａと内蔵素子７とを積み重ねかつ互いに圧着する工程を備えており、この工程を実施することにより、内蔵素子７を挟むように位置する２つの拘束層用グリーンシート３ａおよび４ａ同士を内蔵素子７の側方において一体化させている状態の生の積層体６ａが得られる。【００５７】
より具体的には、図４（１）に示すように、第１の基材層用グリーンシート２ａ上に第１の拘束層用グリーンシート３ａを積み重ねた第１の複合グリーンシート１６を作製する工程と、第２の基材層用グリーンシート２ａ上に第２の拘束層用グリーンシート４ａを積み重ねた第２の複合グリーンシート１７を作製する工程とが実施される。【００５８】
上述した複合グリーンシート１６および１７を得るため、各々別に成形された基材層用グリーンシート２ａと拘束層用グリーンシート３ａまたは４ａとを積み重ねてもよいが、基材層用グリーンシート２ａの一方主面上で、直接、拘束層用グリーンシート３ａまたは４ａを成形するようにしてもよい。【００５９】
第１の複合グリーンシート１６の一方主面上、すなわち第１の拘束層用グリーンシート３ａの外方に向く主面上には、必要に応じて、未焼成内部導体膜９ａが形成される。他方、第２の複合グリーンシート１７には、必要に応じて、未焼成ビア導体１０ａが形成される。【００６０】
次に、同じく図４（１）に示すように、第１の拘束層用グリーンシート３ａ上に内蔵素子７が配置される。より正確には、内蔵素子７は、その端子電極８が未焼成内部導体膜９ａ上に載るように配置される。そして、矢印１８で示すように、第２の拘束層用グリーンシート４ａが内蔵素子７に接するように、第１の複合グリーンシート１６と第２の複合グリーンシート１７とが互いに近接され、かつ互いに圧着される。【００６１】
その結果、図４（２）に示すように、第１の複合グリーンシート１６と第２の複合グリーンシート１７とが積み重ねられた状態が得られる。この状態において、第１の拘束層用グリーンシート３ａと第２の拘束層用グリーンシート４ａとは、内部素子７の周囲に空隙１５を残すが、内蔵素子７の側方において、未焼成内部導体膜９ａを挟んで一体化される。また、未焼成ビア導体１０ａは、内蔵素子７に電気的に接続された未焼成内部導体膜９ａの、内蔵素子７の側方にまで引き出された部分に接続される。【００６２】
以上、図４に示した生の積層体６ａの特定的な部分でのグリーンシートの積み重ね工程について詳細に説明したが、この積み重ね工程においては、生の積層体６ａの他の部分でのグリーンシートの積み重ねも同時に実施される。【００６３】
また、生の積層体６ａを作製する工程において、図３に示すように、生の積層体６ａの少なくとも一方主面、好ましくは両主面上に、生の状態にある外側拘束層１９および２０を積層する工程が実施される。外側拘束層１９および２０は、基材層用グリーンシート２ａに含まれるガラス材料を溶融させ得る温度では焼結しない第３のセラミック材料を含む第３の粉体を含む組成とされる。通常、外側拘束層１９および２０は、拘束層用グリーンシート３ａ〜５ａと同じ組成とされる。【００６４】
次に、上述のように外側拘束層１９および２０を形成した生の積層体６ａが焼成される。この焼成での温度条件は、基材層用グリーンシート２ａに含まれる第１の粉体の少なくとも一部を焼結させるとともに、ガラス材料を含む上記第１の粉体の一部を拘束層用グリーンシート３ａ〜５ａへ拡散あるいは流動させることによって、拘束層用グリーンシート３ａ〜５ａに含まれる第２の粉体を、実質的に焼結させずに、互いに固着させる、といった現象が達成されるように選ばれる。【００６５】
また、外側拘束層１９および２０においても、第３の粉体は実質的に焼結しない。そのため、外側拘束層１９および２０は、焼成工程の後、除去される。他方、拘束層用グリーンシート３ａ〜５ａは、第２の粉体が互いに固着した状態にある層間拘束層３〜５となり、焼結後の積層体６に残される。【００６６】
上述した焼成工程において、層間拘束層３〜５ならびに外側拘束層１９および２０は、各々が接する基材層２に対して収縮抑制作用を及ぼし、得られた積層体６に不所望な変形等が生じることを抑制する。その結果、積層体６の寸法精度を高めることができる。【００６７】
また、内蔵素子７が設けられる部分に注目すると、層間拘束層３および４によって内蔵素子７の全周囲が覆われるので、焼成工程において内蔵素子７に及ぼされる圧縮応力は層間拘束層３および４によって有利に緩和され、そのため、内蔵素子７におけるクラックの発生を抑制することができる。また、内蔵素子７の周囲に生じている空隙１５の部分での収縮は層間拘束層３および４によって抑制されるため、積層体６側においてもクラックの発生を抑制することができる。【００６８】
また、ビア導体１０が内蔵素子７の側方にまで引き出された部分において内部導体膜９に接続されるように設けられているので、焼成時におけるビア導体１０の突出が原因となってクラックがもたらされる不都合を回避することができる。【００６９】
上述した焼成工程は、内蔵素子７が電極材料としてニッケルを用いている場合、７００℃を超える温度領域における酸素濃度を１００ｐｐｍ未満とした雰囲気中で実施されることが好ましい。このことを確認するため、以下のような実験を行なった。【００７０】
図３に示すような外側拘束層１９および２０を形成した生の積層体６ａを作製した。ここで、内蔵素子７として、積層セラミックコンデンサを用いた。【００７１】
次に、焼成工程において、７００℃を越える温度領域における炉内酸素濃度を、表１に示すように、３５ｐｐｍ、１００ｐｐｍ、３００ｐｐｍ、および１０００ｐｐｍにそれぞれ設定した焼成炉、あるいは空気雰囲気（酸素濃度：約２０％）のままとした焼成炉にて、上記生の積層体６ａを焼成し、焼結した積層体６を得た。【００７２】
次に、焼結後の積層体６を洗浄し、次いで、ブラスト処理することによって、外側拘束層１９および２０を除去した。【００７３】
次に、積層体６の、内蔵素子７が位置する部分を断面観察し、内蔵素子７のクラック発生率を評価するとともに、内蔵素子７の内部電極部分でのＮｉＯの存否をＷＤＸ検出にて確認した。これらクラック発生率およびＮｉＯ検出有無の評価結果が表１に示されている。【００７４】
【表１】
2009014017.tif 000003
【００７５】
表１からわかるように、空気雰囲気中で焼成した試料１では、内蔵素子の全数でクラックが確認されたが、試料２〜５のように、焼成時の炉内雰囲気を低酸素濃度とすることにより、クラック発生率が低減し、炉内酸素濃度を１００ｐｐｍ未満の３５ｐｐｍとすることにより、クラックの発生を完全に防止することができた。また、内部電極部分でのＮｉＯの存否に関しては、試料１〜４のように、酸素濃度１００ｐｐｍ以上の条件下では、ＮｉＯの存在が確認されたが、酸素濃度１００ｐｐｍ未満の３５ｐｐｍの条件下では、ＮｉＯは検出されなかった。【００７６】
なお、上述したようなニッケル含有の問題は、内蔵素子の内部電極にニッケルが含有する場合だけでなく、内蔵素子の端子電極（外部電極）にニッケルが含有される場合についても遭遇し得る。【００７７】
図５および図６は、この発明の第２の実施形態を説明するための図２および図４（１）にそれぞれ対応する図である。図５および図６において、それぞれ、図２および図４（１）に示す部分に相当する部分には同様の参照符号を付し、重複する説明は省略する。【００７８】
第２の実施形態では、図５に示されるように、内部導体膜９が、内蔵素子７を積層方向に挟むように設けられる部分を含んでいることを特徴としている。このような状態の内部導体膜９を得るため、生の積層体６ａ（図３参照）を作製する工程において、図６に示すように、内蔵素子７を挟むように位置する第１および第２の拘束層用グリーンシート３ａおよび４ａの各々の互いに対向する各主面上に第１および第２の未焼成内部導体膜９ａ−１および９ａ−２をそれぞれ形成しておくようにされる。【００７９】
そして、グリーンシートの積み重ね工程を終えて得られた生の積層体６ａにおいて、上述の第１および第２の未焼成内部導体膜９ａ−１および９ａ−２は内蔵素子７の側方において一体化される。この第１および第２の未焼成内部導体膜９ａ−１および９ａ−２の一体化の状態は、図５に示した焼結後の内部導体膜９の状態から容易に推測できる。【００８０】
第２の実施形態のように、内部導体膜９が内蔵素子７を積層方向に挟むように設けられる部分を含んでいると、内蔵素子７におけるクラックおよび積層体６側でのクラックをより確実に抑制することができる。【００８１】
図７は、この発明の第３の実施形態を説明するための積層体６における内蔵素子７が配置された部分を示す断面図である。図７において、図１または図２に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。【００８２】
前述の第１の実施形態では、内蔵素子７を挟む基材層２の間に設けられた層間拘束層３および４は、積層体６の主面方向の全域にわたって設けられたが、第３の実施形態では、内蔵素子７の近傍にのみ設けられることを特徴としている。【００８３】
第１の実施形態のように、内蔵素子７を挟む基材層２の間に設けられた層間拘束層３および４が積層体６の主面方向の全域にわたって設けられていると、積層体６全体としての主面方向の収縮を層間拘束層３および４によってより効果的に抑制することができるが、第３の実施形態では、このような収縮抑制効果が低減されることは否めない。【００８４】
しかしながら、それでもなお、内蔵素子７の全周囲を層間拘束層３および４によって覆う構成は、この第３の実施形態によっても達成されることができる。したがって、第３の実施形態によっても、内蔵素子７におけるクラックおよび積層体６におけるクラックを抑制することができる。さらに、第３の実施形態によれば、内蔵素子７を挟む２つの基材層２は、比較的広い面積にわたって互いに接するので、これら基材層２間において、より信頼性の高い接合状態を得ることができる。【００８５】
図８は、この発明の第４の実施形態による多層セラミック基板１ａを示す、図１に相当する図である。図８において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。【００８６】
図８に示した実施形態は、焼成工程において図３に示す外側拘束層１９および２０を設けない場合に有利に適用される。図８に示した多層セラミック基板１ａでは、積層体６の主面１１および１２の各々に沿って、表面拘束層２１および２２が配置されている。【００８７】
表面拘束層２１および２２は、層間拘束層３〜５と同質の材料からなるもので、表面拘束層２１および２２に含まれている粉体は、焼成工程の結果、基材層用グリーンシート２ａ(図３参照）に含まれていた第１の粉体の一部が拡散あるいは流動することによって、実質的に焼結せずに、互いに固着される。したがって、表面拘束層２１および２２は、焼成後において除去されることはなく、多層セラミック基板１ａに備える積層体６の一部として残される。これら表面拘束層２１および２２によって、多層セラミック基板１ａの寸法精度をより高めることができる。【００８８】
なお、表面拘束層２１および２２の各厚みは、層間拘束層３〜５の各厚みと同じであってもよいが、より薄い方が、基材層用グリーンシート２ａに含まれている第１の粉体の一部を、表面拘束層２１および２２の厚み方向全域にわたって、より確実に拡散あるいは流動させることができる点で好ましい。【００８９】
図９は、この発明の第５の実施形態を説明するための図２に対応する図である。図９において、図２に示す部分に相当する部分には同様の参照符号を付し、重複する説明は省略する。【００９０】
図９に示されるように、第５の実施形態では、第２の実施形態の場合と同様、内部導体膜９が、内蔵素子７を積層方向に挟むように設けられる部分を含んでいる。さらに、第５の実施形態では、内部導体膜９は、内蔵素子７の素子本体７ａと端子電極８との境界を覆うように延びる部分を含むことを特徴としている。【００９１】
このような状態の内部導体膜９を得るため、生の積層体６ａ（図３参照）を作製する工程において、素子本体７ａと端子電極８との境界をも覆うように未焼成内部導体膜９ａ〈図６参照）を形成しておくようにされる。【００９２】
内蔵素子７を製造するにあたって、素子本体７ａの外表面上に端子電極８をたとえば導電性ペーストの焼付けによって形成した場合、焼付けから冷却に至る過程で、素子本体７ａと端子電極８との境界部分に応力が残留しやすい。また、内蔵素子７を内部に配置した状態で積層体６が得られたとき、熱膨張係数の差に起因して、内蔵素子７は積層体６からも応力を受ける。これらの応力は、内蔵素子７にクラックをもたらす原因となり得る。特に、内蔵素子７がセラミック電子部品であって、素子本体７ａがセラミックをもって構成される場合、上記のクラックがより生じやすい。【００９３】
第５の実施形態のように、内部導体膜９が、素子本体７ａと端子電極８との境界をも覆うように形成されていると、素子本体７ａと端子電極８との境界に集中しやすい応力を内部導体膜９によって有利に緩和することができ、したがって、内蔵素子７において生じ得るクラックを抑制することができる。【００９４】
図１０は、この発明の第６の実施形態を説明するための図２に対応する図である。図１０において、図２に示す部分に相当する部分には同様の参照符号を付し、重複する説明は省略する。【００９５】
図１０に示されるように、第６の実施形態でも、第２の実施形態の場合と同様、内部導体膜９が、内蔵素子２７を積層方向に挟むように設けられる部分を含んでいる。第６の実施形態では、内蔵素子２７は、素子本体２７ａと素子本体２７ａの両端部の外表面上に形成される端子電極２８とを備えるが、端子電極２８は、素子本体２７ａの図による上下の主面上にのみ形成されることを特徴としている。また、第６の実施形態では、第５の実施形態の場合と同様、内部導体膜９は、内蔵素子２７の素子本体２７ａと端子電極２８との境界を覆うように延びる部分を含むことを特徴としている。【００９６】
このような状態の内部導体膜９を得るための未焼成内部導体膜の形成態様については、第５の実施形態の場合と実質的に同様である。また、第６の実施形態によれば、第５の実施形態と同様の効果が奏される。【００９７】
上記の第５および第６の実施形態における特徴的構成としての内部導体膜が素子本体と端子電極との境界を覆う構成は、第１の実施形態の場合のように、内部導体膜が内蔵素子の一方側にのみ形成される実施形態においても適用することができる。【００９８】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。【００９９】
たとえば、図１に示した多層セラミック基板１に備える積層体６では、内蔵素子７を挟む基材層２の間に設けられた層間拘束層３および４以外に、基材層２の他の間に位置する層間拘束層５が設けられた。後者の層間拘束層５によれば、焼成時において積層体６の収縮をより完全に抑制することができるが、このような効果をそれほど望まないならば、層間拘束層５の少なくとも一部について省略されてもよい。【０１００】
また、図３に示した生の積層体６ａには、外側拘束層１９および２０が積層された。これら外側拘束層１９および２０によれば、焼成時において、より完全な収縮抑制効果が及ぼされるようになり、得られた多層セラミック基板１の寸法精度をより高めることができるが、このような効果をそれほど望まないならば、外側拘束層１９および２０の少なくとも一方が省略されてもよい。
【図１】
2009014017.tif 000004
【図２】
2009014017.tif 000005
【図３】
2009014017.tif 000006
【図４】
2009014017.tif 000007
【図５】
2009014017.tif 000008
【図６】
2009014017.tif 000009
【図７】
2009014017.tif 000010
【図８】
2009014017.tif 000011
【図９】
2009014017.tif 000012
【図１０】
2009014017.tif 000013
【国際調査報告】
2009014017.tif 000014
2009014017.tif 000015
2009014017.tif 000016