(57)【要約】  各半導体チップへの回路の割り当てや各半導体チップの接続用端子の位置の自由度が高い、しかも、当該半導体チップモジュールを取付基板に容易に確実に取り付けることができる半導体チップモジュールを提供する。  本発明は、表面に設けられている回路パターンと連結する接続用端子の一部が側面に設けられている、複数の半導体チップを重ね合わせて結合した半導体チップモジュールに関する。ここで、最下層の積層要素は、取付側の面に、複数の電極要素（例えば半田ボール）を配置すると共に、各電極要素といずれかの接続用端子とを回路パターンで接続した、外部の取付基板との取付専用のものである、半導体チップ又はインターポーザである。また、各半導体チップ及び最下層の積層要素における側面の接続用端子部分が、側面を延びている配線パターンによって相互に接続されている。
2008142764.tif 000002
【特許請求の範囲】
【請求項１】
表面に設けられている回路パターンと連結する接続用端子の一部が側面に設けられている、複数の積層型パッケージ要素を重ね合わせて結合した積層型パッケージにおいて、
最下層の上記積層型パッケージ要素は、取付側の面に、複数の電極要素を配置すると共に、上記各電極要素といずれかの上記接続用端子とを回路パターンで接続した、外部の取付基板との取付専用のものであり、
最下層の上記積層型パッケージ要素は、取付側の面に、複数の電極上記各積層型パッケージ要素における側面の接続用端子部分が、側面を延びている配線パターンによって相互に接続されている
ことを特徴とする積層型パッケージ。
【請求項２】
最下層の上記積層型パッケージ要素に設けられる上記電極要素が半田ボールであることを特徴とする請求項１に記載の積層型パッケージ。
【請求項３】
最下層の上記積層型パッケージ要素は、上記電極要素の形成を除き、他の層の上記積層型パッケージ要素と同様な方法で形成されていることを特徴とする請求項１に記載の積層型パッケージ。
【請求項４】
最下層の上記積層型パッケージ要素は、他の層の上記積層型パッケージ要素の基板材質と同じ半導体材質で構成されているインターポーザであることを特徴とする請求項１に記載の積層型パッケージ。
【請求項５】
最下層の上記積層型パッケージ要素は、セラミックで構成されているインターポーザであることを特徴とする請求項１に記載の積層型パッケージ。
【請求項６】
複数の上記電極要素は周辺に配置されていることを特徴とする請求項１〜５のいずれかに記載の積層型パッケージ。
【請求項７】
複数の上記電極要素は、２次元ＢＧＡタイプで配置されていることを特徴とする請求項１〜５のいずれかに記載の積層型パッケージ。
【請求項８】
表面に設けられている回路パターンと連結する接続用端子の一部が側面に設けられている、複数の積層型パッケージ要素を重ね合わせて結合した積層型パッケージの形成方法において、
上記各積層型パッケージ要素に対し、表面に設けられている回路パターンと連結する、少なくとも表面から側面へ至る接続用端子を形成する第１の工程と、
接続用端子が形成された複数の上記積層型パッケージ要素を重ね合わせて接着剤によって結合する第２の工程と、
結合された上記各積層型パッケージ要素における側面の接続用端子部分を配線パターンによって相互に接続する第３の工程と、
最下層の上記積層型パッケージ要素の取付側の面に、いずれかの上記接続用端子と回路パターンで接続する複数の電極要素を形成する第４の工程と
を含むことを特徴とする積層型パッケージの形成方法。
【請求項９】
上記第４の工程は、上記第３の工程の後に実行されることを特徴とする請求項８に記載の積層型パッケージの形成方法。
【請求項１０】
上記第４の工程は、上記第３の工程の実行前に実行されることを特徴とする請求項８に記載の積層型パッケージの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型パッケージ、及び、積層型パッケージの端子間配線方法に関し、例えば、複数個の半導体チップを積層状態で一体化した半導体チップモジュールやその製造に適用し得るものである。
【背景技術】
【０００２】
近年における半導体チップ（ＬＳＩ）の高密度化の要求に対応したり、一部の仕様の変更要求にも容易に対応したりするように、複数個の半導体チップを積層して一体化し、かつ、相互に電気的な接続を行った３次元の半導体チップモジュールが提案されている。【０００３】
従来の３次元の半導体チップモジュールにおいて、半導体チップ間の電気的な接続は、スルーホールを利用して行われ（特許文献１参照）、又は、半導体チップの端面（側面）を利用して行われていた（特許文献２参照）。【０００４】
また、３次元の半導体チップモジュールを、プリント配線基板などの取付基板への搭載では、各層の一面に設けられている端子と、取付基板の面に設けられている端子との間をワイヤで接続する方法が提案されている。
【特許文献１】特開２００１−１３５７８５号公報
【特許文献２】特開２００７−１９４８４号公報
【非特許文献１】Ｃｒａｉｇ  Ｋｅａｓｔ  ｅｔ  ａｌ，“Ｔｈｒｅｅ−Ｄｉｍｅｎｓｉｏｎａｌ  Ｉｎｔｅｇｒａｔｉｏｎ  Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  Ａｄｖａｎｃｅｄ  Ｆｏｃａｌ  Ｐｌａｎｅｓ”，３Ｄ−ＳＩＣ  ２００７，ｐｐ．３−１〜１３−１６，Ｍａｒｃｈ，２００７
【発明の開示】
【発明が解決しようとする課題】
【０００５】
スルーホールを利用して半導体チップ間を電気的に接続する方法は、非常に小さい半導体チップにスルーホールを設けるので、半導体チップに割れなどの不良品が発生しやく、また、積層し接続した半導体チップモジュールについて、半導体チップ間の電気的な接続ミスが生じても、外部から見えないスルーホールを介した接続であるため、その箇所の発見をし難いと共に、発見しても、修理し難いという課題を有する。【０００６】
半導体チップの端面（側面）を利用して半導体チップ間を電気的に接続する方法は、上述のような課題を生じない。【０００７】
しかしながら、半導体チップの表面、側面及び裏面に渡る接続用の端子は、表面及び裏面については、半導体チップの本来のパターンを形成するときに合わせて形成され、一方、側面については別途形成され、形成のタイミング（や形成方法）が異なるため、表面や裏面における接続用の端子部分と、側面における接続用の端子部分との接続が不十分になったり（表面と側面とのエッジ部分の電気的接続に不良が生じやすい）、端子における電気的特性（例えば、抵抗値）が所望する範囲を逸脱したりする恐れがある。因みに、半導体チップの側面は、ウェハから切り出された状態ではギザギザが大きいため、平滑化処理が施された後、接続用の端子部分が、エッチングや箔の接着などによって形成される。【０００８】
また、スルーホールを利用する場合でも側面を利用する場合でも、接続用の端子部分を介して、隣り合う半導体チップ間を電気的に接続するのが一般的であり、そのため、接続用の端子部分の配置位置の自由度が小さい。また、隣り合わない半導体チップ間では接続用の端子同士を接続できず、そのため、隣り合う半導体チップ間では接続関係にある回路種類を割り当てるようにしており、各半導体チップに割り当てる回路の種類の自由度も小さくなっていた。【０００９】
さらに、半導体チップモジュールと取付け基板との接続にワイヤを用いる方法は、ワイヤの切断などによって信頼性が低くなり易いと共に、また、取付基板との接続作業も煩雑な作業となるという課題を有する。【００１０】
本発明は、以上の点に鑑みなされたものであり、積層型パッケージ要素における接続用端子の位置の制約や、各積層型パッケージ要素に対する回路の割り当てに対する制約を、小さなものとすることができる、しかも、当該積層型パッケージを取付基板に容易に確実に取り付けることができる積層型パッケージや、積層型パッケージの形成方法を提供しようとしたものである。
【課題を解決するための手段】
【００１１】
第１の本発明は、表面に設けられている回路パターンと連結する接続用端子の一部が側面に設けられている、複数の積層型パッケージ要素を重ね合わせて結合した積層型パッケージにおいて、（１）最下層の上記積層型パッケージ要素は、取付側の面に、複数の電極要素を配置すると共に、上記各電極要素といずれかの上記接続用端子とを回路パターンで接続した、外部の取付基板との取付専用のものであり、（２）最下層の上記積層型パッケージ要素は、取付側の面に、複数の電極上記各積層型パッケージ要素における側面の接続用端子部分が、側面を延びている配線パターンによって相互に接続されていることを特徴とする。ここで、例えば、上記電極要素として半田ボールを適用できる。【００１２】
第２の本発明は、表面に設けられている回路パターンと連結する接続用端子の一部が側面に設けられている、複数の積層型パッケージ要素を重ね合わせて結合した積層型パッケージの形成方法において、（１）上記各積層型パッケージ要素に対し、表面に設けられている回路パターンと連結する、少なくとも表面から側面へ至る接続用端子を形成する第１の工程と、（２）接続用端子が形成された複数の上記積層型パッケージ要素を重ね合わせて接着剤によって結合する第２の工程と、（３）結合された上記各積層型パッケージ要素における側面の接続用端子部分を配線パターンによって相互に接続する第３の工程と、（４）最下層の上記積層型パッケージ要素の取付側の面に、いずれかの上記接続用端子と回路パターンで接続する複数の電極要素を形成する第４の工程とを含むことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、積層型パッケージ要素における接続用端子の位置の制約や、各積層型パッケージ要素に対する回路の割り当てに対する制約を、小さなものとすることができる、しかも、当該積層型パッケージを取付基板に容易に確実に取り付けることができる積層型パッケージや、積層型パッケージの形成方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】実施形態における、３次元半導体チップモジュールの製造プロセスを示す説明図である。
【図２】実施形態で利用する配線形成装置の一例を部分的に示す概略図である。
【図３】図２の浄化用大気プラズマ発生装置の構成を示す概略図である。
【図４】図２の酸素ラジカル分子噴射装置の構成を示す概略図である。
【図５】実施形態に係る３次元半導体チップモジュールの底面図である。
【図６】実施形態に係る３次元半導体チップモジュールを外部取付基板に取り付けた状態を示す説明図である。
【図７】実施形態に係る半導体チップの端子形成プロセスを示すフローチャートである。
【図８】実施形態に係る半導体チップの端子形成プロセスにおける半導体チップとノズルとの位置関係を示す説明図である。
【図９】実施形態に係る半導体チップモジュールの半導体チップ間の配線形成プロセスを示すフローチャートである。
【符号の説明】
【００１５】
１０…配線形成装置、５０…半導体ウェハ、５２…半導体チップ、５４…接続用端子、５６…３次元半導体チップモジュール本体、５８…層間配線、６０…半導体ボール、６２…３次元半導体チップモジュール。
【発明を実施するための最良の形態】
【００１６】
（Ａ）端子・側面配線の形成に適用する配線形成装置
本発明による積層型パッケージ、及び、積層型パッケージの形成方法の実施形態の説明に先立ち、積層型パッケージの端子形成や、積層型パッケージ要素間（層間）の配線形成に用いる配線形成装置について説明する。なお、以下の説明においては、積層型パッケージは３次元半導体チップモジュール（ＬＳＩモジュール）であり、積層型パッケージ要素は半導体チップ（ＬＳＩ）であるとする。【００１７】
図２は、半導体チップの端子の形成や、半導体チップモジュールの半導体チップの端子間の配線の形成に用いる配線形成装置１０の一例を部分的に示す概略図である。【００１８】
図２は、配線形成装置１０の説明の簡単化を考慮し、配線形成装置１０が配線形成対象物（図２の説明では、以下、絶縁基板と呼ぶ）１２上に配線１４を形成する使用状態を示している。但し、後述するような半導体チップに引き出し用の端子を形成する際の使用状態や、後述するような半導体チップ間で接続用の端子同士を接続させる配線を形成する際の使用状態は、図２とは多少異なっている。すなわち、図２は、あくまでも、配線形成装置１０を説明するための図面である。【００１９】
配線形成装置１０は、浄化用大気プラズマ発生装置１６と、ペースト材料付着装置１８と、酸素ラジカル分子噴射装置２０とを含む。【００２０】
浄化用大気プラズマ発生装置１６は、図３に示すように、上端がガス源３０又は３２からのガスの導入口２２ａとなり、下端がプラズマ噴射口２２ｂとなる、例えば、ガラスのような誘電体からなる誘電体管２２と、該誘電体管２２の長手方向へ相互に間隔ｄ１をおいて配置され、それぞれが誘電体管２２を取り巻いて配置される一対の電極２４、２４と、これら電極間に交番電圧あるいはパルス状電圧を印加するための電源装置２６とを備える。【００２１】
誘電体管２２のガス導入口２２ａには、開閉バルブ２８を経て、一酸化炭素ガスあるいは水素ガスのような還元ガスＧ１および窒素あるいはアルゴン等のキャリアガスＣａが案内可能である。誘電体管２２は、図２に示すように、そのプラズマ噴射口２２ｂが配線１４を形成すべき絶縁基板１２の表面へ向けられている。【００２２】
開閉バルブ２８が開放されると、キャリアガス源３２からのキャリアガスＣａと共に還元ガス源３０からの還元ガスＧ１が、誘電体管２２内をそのプラズマ噴射口２２ｂに向けて案内される。還元ガスＧ１が案内される誘電体管２２の流路には、電源装置２６からの電圧が印加される一対の電極２４、２４によって、両電極間ｄ１に対応する領域に誘電体バリア放電による放電空間領域が形成されている。そのため、誘電体管２２のガス導入口２２ａからプラズマ噴射口２２ｂへ向けて案内される還元ガスＧ１は、この放電空間領域を経る過程でプラズマ状態におかれる。その結果、この還元ガスＧ１をプラズマ源とするプラズマガスが絶縁基板１２上に噴射される。【００２３】
この誘電体管２２からのプラズマガスの噴射により、このプラズマガスの照射を受けた部分に残存する酸化物が、このプラズマガスとの化学反応により効果的に除去される。このとき、還元ガスＧ１をプラズマガス源とする大気プラズマでは、照射部の温度が６０℃〜８０℃に保持されるので、絶縁基板１２上の照射部およびその周辺に加熱による損傷を与えることはない。【００２４】
浄化用大気プラズマ発生装置１６の誘電体管２２、すなわち、大気プラズマ噴射ノズル２２は、図示しないが、既知の自動制御機構を用いて、所望のパターンに沿って自動的に移動させることができる。なお、大気プラズマ噴射ノズル２２に代え、絶縁基板１２側を、既知の自動制御機構を用いて、所望のパターンに沿って自動的に移動させることもできる。すなわち、大気プラズマ噴射ノズル２２及び絶縁基板１２間の相対的な移動方法は、既知の種々の方法のいずれを適用しても良い。【００２５】
還元ガスＧ１をガス源とする大気プラズマガスの噴射により、浄化された絶縁基板１２上の領域には、ペースト材料付着装置１８のノズル３４の噴出口からペースト材料が供給される。このペースト材料付着装置１８のノズル３４を、浄化用大気プラズマ発生装置１６のノズル２２に追従させることにより、絶縁基板１２上の浄化された領域上に、順次、ペースト材料を線状（直線状又は曲線状）に供給し、付着させることができる。【００２６】
配線１４を形成させる原材料であるペースト材料は、ナノ金属粒子と、有機物からなるバインダとを含んでいる。【００２７】
ペースト材料中のナノ金属粒子は、数ナノないし数１００ナノの粒子径を有する、例えば、金あるいは銀のような良好な導電性を示す金属微粒子である。このような金属微粒子は、表面エネルギーが極めて高いので、金属粒子が相互に直接的に接触すると、この接触によって金属焼結を生じる。【００２８】
ペースト材料中のバインダは、絶縁基板１２上へのペースト材料の付着カを高めることに加えて、不要かつ不意の金属焼結を防止すべく、ナノ金属粒子間の直接接触を防止することにより、金属粒子を焼結から保護する作用をなしている。このようなバインダは、有機バインダとして、従来よく知られており、酸素、炭素、水素および窒素のような有機物質により形成されている。また、バインダによる保護作用を高める上で、各ナノ金属粒子の表面をバインダの保護膜で覆うことが望ましい。【００２９】
このようなペースト材料に、ハリマ化成株式会社から販売されている「ナノベースト」を用いることが望ましい。【００３０】
絶縁基板１２上へペースト材料を付着させる方法としては、例えば、インクジェット方式と同様な方式を用いたノズルにより、ペースト材料をミスト状態（霧状態）にして吹き付ける方法（以下、ミストジェットと呼ぶ）を適用することができる。また、Ｍ３Ｄ（商標）装置やその他の装置を用い、適宜ペースト材料を絶縁基板上に付着するようにしても良い。また、このペースト材料の所望箇所への付着に、所望箇所を選択的に露出させる選択マスクを用いることができる。さらに、その他の印刷方法を適用しても良い。なお、Ｍ３Ｄ（商標）装置は、米国、オプトメック社のマスクレスメソスケール材料堆積（Ｍａｓｋｌｅｓｓ  Ｍｅｓｏｓｃａｌｅ  Ｍａｔｅｒｉａｌ  Ｄｅｐｏｓｉｔｉｏｎ）装置（米国特許第７,０４５,０１５号）である。【００３１】
ミストジェット処理の場合、ノズル３４からの噴射を、螺旋状に出ていくような絞り込んだ噴射とすることで線状な配線を形成させることができる。【００３２】
配線形成装置１０は、後述するように、半導体チップの端子の形成や、半導体チップモジュールの半導体チップの端子間の配線の形成に用いられる。前者の形成では、ペースト材料付着装置１８のノズル３４と、被形成対象物の付着面との距離が変化するので、ペースト材料をミスト状態（霧状態）にして付着させる方法を適用すれば良い。後者の形成では、いずれの付着方法であっても良い。【００３３】
ペースト材料により絶縁基板１２上に線状に形成された配線パターン部分１４は、酸素ラジカル分子噴射装置２０により酸素ラジカル分子の照射を受ける。【００３４】
この酸素ラジカル分子噴射装置２０は、例えば、図４に示すような構成を有し、基本的には、図３に示す大気プラズマ発生装置１６と同様な構成の大気プラズマ発生装置が用いられている。両装置１６及び２０の根本的な相違点は、浄化用大気プラズマ発生装置１６がプラズマガス源として還元ガス源３０を用いたのに対し、酸素ラジカル分子噴射装置２０として用いる大気プラズマ発生装置は、プラズマガス源として、酸素あるいは空気のような酸化ガス源を用いている点にある。【００３５】
すなわち、酸素ラジカル分子噴射装置として用いられる大気プラズマ発生装置２０は、図４に示すように、例えばガラスのような誘電体からなる誘電体管３６と、この誘電体管３６の長手方向へ相互に間隔ｄ２をおいて配置され、それぞれが誘電体管３６を取り巻いて配置される一対の電極３８、３８と、これら電極間に交番電圧あるいはパルス状電圧を印加するための電源装置４０とを備える。また、誘電体管３６の上端であるガス導入口３６ａには、開閉バルブ４２を経て、酸素ガスあるいは空気のような酸化ガスＧ２および窒素あるいはアルゴン等のキャリアガスＣａが案内される。誘電体管３６は、図２に示すように、そのプラズマ噴射口３６ｂが形成された配線部分に向けられている。【００３６】
開閉バルブ４２が開放されると、キャリアガス源４６からのキャリアガスＣａと共に酸化ガス源４４からの酸化ガスＧ２が、誘電体管３６内を、そのプラズマ噴射口３６ｂに向けて案内される。酸化ガスＧ２が案内される誘電体管３６の流路には、電源装置４０からの電圧が印加される一対の電極３８、３８間ｄ２に対応する領域に誘電体バリア放電による放電空間領域が形成されている。そのため、上述した大気プラズマ発生装置１６におけると同様に、誘電体管３６のガス導入口３６ａからプラズマ噴射口３６ｂへ向けて案内される酸化ガスＧ２は、この放電空聞領域を経る過程でプラズマ状態におかれる。【００３７】
このような酸化ガスＧ２をプラズマ源とするプラズマが、絶縁基板１２上に噴射されると、このプラズマ中に含まれる酸素ラジカルが、付着された直後の配線部分のペースト材料中の有機バインダと化学反応を生じる。その結果、有機バインダは、主として酸素ラジカルとの化学反応により除去される。上述したペースト材料で形成された配線部分から有機バインダが除去されると、配線部分中のナノ金属粒子が相互に接触する。この相互接触が生じると、上述したように、ナノ金属粒子の表面エネルギーにより、ナノ金属粒子は焼結を生じ、配線１４が形成される。【００３８】
ここで、酸素ラジカル分子噴射装置２０の誘電体管、言い換えると、ノズル３６をペースト材料付着装置１８のノズル３４から所定の間隔をおいて、このノズル３４に追従させることが望ましい。【００３９】
また、酸化ガスＧ２をプラズマガス源とする大気プラズマ発生装置２０のノズル３６から噴射されるプラズマガス中の酸素ラジカル分子の含有率を高め、絶縁基板１２の不要な温度上昇を抑制する上で、誘電体管３６のプラズマ噴射口３６ｂから噴射されるプラズマガス流の温度をできる限り低下させることが望ましい。プラズマ噴射口３６ｂから噴射されるプラズマ流の温度を、例えば、２００℃とすることにより、酸素ラジカル分子の含有率を高め、これにより、周辺部の加熱を招くことなく、配線部分の有機バインダを効果的に除去することができ、例えば、３０秒程度の短時間のプラズマガスの吹き付けによってナノ金属粒子を焼結することができる。【００４０】
各大気プラズマ発生装置１６、２０の運転条件は、例えば、電源装置２６、４０から一対の電極２４及び２４、３８及び３８に印加される電圧の立ち上がり時間、又は、立ち下がり時間の少なくとも一方が１００μ秒以下であり、電源装置２６、４０からの電圧Ｖの波形の繰り返し周波数は０．５〜１０００ｋＨｚであり、一対の電極２４及び２４、３８及び３８間に適用される電界強度は、０．５〜２００ｋＶ／ｃｍの範囲で適宜選択することができる。また、各ノズル２２、３６のプラズマ噴射口２２ｂ、３６ｂと絶縁基板１２との間隔を例えば１〜２０ｍｍの範囲で調整することが望ましい。【００４１】
各プラズマ発生装置１６、２０として、真空プラズマ発生装置を用いることができる。しかしながら、上述したような大気プラズマ発生装置を用いることにより、加工を受ける絶縁基板１２を真空チャンバ内に配置することなく大気中で処理でき、作業および装置の簡素化を図る上で、大気プラズマ発生装置を用いることが望ましい。【００４２】
また、ナノ金属粒子と、有機物からなるバインダとを含むペースト材料で形成された配線部分に酸素ラジカル分子を吹き付けることに代えて、活性酸素（オゾン）あるいはこれを含むガスを吹き付けることにより、ペースト材料中の有機物バインダを除去し、これによりペースト材料中のナノ金属粒子を相互に接触させて焼結させるようにしても良い。【００４３】
なお、絶縁基板１２の状態によっては、浄化処理を省略するようにしても良い。この場合には、配線形成装置１０として、浄化用大気プラズマ発生装置１６を備えないものを適用することができる。【００４４】
また、上述した配線形成装置１０のペースト材料付着装置１８と同様な構成を用い、ペースト材料として絶縁物質を含むものを適用することにより、例えば、ミストジェットによって、絶縁層や絶縁パターンを形成することもできる。ここで、絶縁層や絶縁パターンの硬化は、例えば、紫外線照射によって行う。この場合には、大気プラズマ発生装置２０の位置には紫外線照射装置が設けられることになる。【００４５】
（Ｂ）主たる実施形態
以下、本発明による積層型パッケージ、及び、積層型パッケージの形成方法の一実施形態を説明する。【００４６】
（Ｂ−１）実施形態の３次元半導体チップモジュールの製造プロセス
まず、実施形態の３次元半導体チップモジュールの製造プロセスを、図１を参照しながら説明する。【００４７】
例えば、複数の半導体チップの回路パターンが表面に形成された半導体ウェハ５０は、ダイシングにより、おのおのの半導体チップ５２に切り分けられる。なお、１枚のウェハ５０に対しては、積層において同一層となる半導体チップの回路パターンだけを形成することが望ましい（言い換えると、積層の層位置が異なる半導体チップの回路パターンは同一の半導体ウェハには形成されない）。【００４８】
この実施形態の場合、最終的に形成された３次元半導体チップモジュールにおいて、外部の取付基板に取り付けられる層（以下、取付層と呼ぶ）の半導体チップの回路パターンは、半田ボールが設けられる位置から、表面から側面へ延びる接続用端子５４（５４ａ、５４ｂ）までを結ぶ回路パターンとなっており、これ以外の回路パターンは設けられていない（後述する図５参照）。言い換えると、取付層の半導体チップは、３次元半導体チップモジュールの取付機能を担っているものである。【００４９】
各半導体チップ５２のそれぞれに対して、表面５２ａ及び側面５２ｂに連続的に延びている接続用端子５４（５４ａ、５４ｂ）が形成される。【００５０】
ここで、接続用端子５４が形成される半導体チップ５２の表面５２ａ及び側面５２ｂとのなす角は、直角でも良いが鈍角であることが、接続用端子５４のエッジ部での不良を小さくできて好ましい。同様に、エッジ部に対し多少なりとも面取りをしておくことも好ましい。このような場合には、切り分けられた各半導体チップ５２に対し、接続用端子５４を形成する前に、側面を傾斜化させる処理や、面取りを予め行っておく。側面を傾斜化させる処理としては、端面研磨を挙げることができる。なお、傾斜化させる処理を通じて、側面を平滑化させ、上述したような浄化処理を不要とするようにしても良い。【００５１】
図１（Ｃ）は、接続用端子５４が１つの側面に関して設けられた状態を示しているが、接続用端子５４が設けられる側面の数は限定されず、全ての側面について接続用端子５４を設けるようにしても良い。【００５２】
各層用の半導体チップ５２−１〜５２−３は重ね合わされ、かつ、接着剤によって一体化される。なお、一体化の際に接続用端子５４が接着剤によって被覆されないように接着剤の塗布領域を制限したり、塗布量を選定したり、接続用端子５４の膜厚を大きくしたりすることが好ましい。仮に、接続用端子５４が接着剤によって被覆された場合には、被覆された接着剤を除去して接続用端子５４が露出させることを予め行っておく。【００５３】
このようにして形成された３次元半導体チップモジュール５６の側面は、各層の半導体チップ５２−１〜５２−３の接続用端子５４−１〜５４−３だけが形成された状態になっており、層が異なるこれら接続用端子５４−１〜５４−３を、所定の配線パターンで電気的に接続するように、層間配線５８が形成される。【００５４】
半導体チップ５２の表面５２ａ及び側面５２ｂとのなす角を鈍角とした場合には、各層の側面が全体として平面となるように、各層の側面に傾斜化を施すようにすれば良い。【００５５】
また、各層の半導体チップ５２の製造ばらつきにより、各層の側面が全体として平面を形成できず、段差が生じたとしても、その段差の悪影響を緩和できるように、以下のようにすることが好ましい。すなわち、各層を接着するための接着剤を単に接着するのに必要な量より多く塗布して接着し、接着剤のはみ出し部分を形成させ、接着剤のはみ出し部分によって段差を緩和するようにすれば良い。また、段差の部分に対しては、配線形成装置１０による層間材料の噴射量を多くして段差での割れなどを防止するようにする。【００５６】
以上のようにして形成された３次元半導体チップモジュール本体５６の取付層（最下層）には、外部の取付基板に取り付けるための半田ボール（バンプ電極）６０が設けられる。【００５７】
３次元半導体チップモジュール本体５６の取付層の底面を除き、合成樹脂などによって樹脂モールドするようにしても良い。このモールドを、半田ボール６０を取り付ける前に行っても良く、また、半田ボール６０を取り付けた後に行っても良い。【００５８】
図５は、完成された３次元半導体チップモジュール６２の底面図である。図５（Ａ）は、半田ボール６０を、底面の側面に近い周囲に配置した例を示しており、図５（Ｂ）は、半田ボール６０のレイアウトを２次元ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプとしたものを示している。いずれの配置も、外部の取付基板との接続点が多く、安定した取付を実現することができる。【００５９】
完成された３次元半導体チップモジュール６２は、図６に示すように、外部の取付基板６４に対し、例えば、Ｃ４（Ｃｏｎｔｒｏｌｌｅｄ  Ｃｏｌｌａｐｓｅｄ  Ｃｈｉｐ  Ｃｏｎｎｅｃｔｉｏｎ）によって取り付けられる。【００６０】
（Ｂ−２）半導体チップの端子形成プロセス
次に、半導体チップに接続用端子を形成するプロセスの詳細を、図７のフローチャートを用いて説明する。【００６１】
接続用端子の形成プロセスは、絶縁材付着工程Ｓ１、絶縁材硬化工程Ｓ２、導電材付着工程Ｓ３、導電材硬化工程Ｓ４をこの順序で含んでいる。なお、異なる工程が並行処理されるものであっても良い。【００６２】
絶縁材付着工程Ｓ１は、絶縁材を、接続用端子が設けられる所定領域の一部領域に付着させる工程である。絶縁材硬化工程Ｓ２では、半導体チップ５２に付着された絶縁材を硬化させる工程である。導電材付着工程Ｓ３は、接続用端子となる導電材を付着させる工程である。導電材硬化工程Ｓ４は、半導体チップ５２に付着された導電材を硬化させる工程である。【００６３】
いずれの工程でも、半導体チップは、例えば、専用の傾斜載置台や取付治具などを利用し、図８に示すように、半導体チップ５２の表面５２ａが基準面ＲＥＦに対し、所定の角度になるように、しかも、接続用端子５４が設けられる側面が基準面ＲＥＦから遠くなるように設置する。所定の角度は、例えば、半導体チップ５２の表面５２ａ及び側面５２ｂとのなす角をθとした場合、θ／２である。θが９０度であれば、取付角度は４５度である。なお、図８に示すノズル７０は、工程によって別個のものであり、異なる材料を噴射するものである。【００６４】
絶縁材付着工程Ｓ１では、例えば、図８に示すノズル７０から、ミスト状の絶縁材を噴射させる。ここで、噴射中のノズル７０と、半導体チップ５２とを相対的に移動させる。絶縁材を噴射中のノズル７０の半導体チップ５２に対する相対的な移動は、半導体チップ５２の側面５２ｂからエッジを介して表面５２ａの所定位置までに達する直線状の移動（又はこの逆方向の移動）であり、１回の一連のミストジェット処理により、接続用端子５４が設けられる領域をほぼカバーするような領域（回路パターンとの接続領域を除く）に絶縁材が付着される。なお、半導体チップ５２の回路パターンの作成時の処理により、接続用端子５４が設けられる半導体チップ５２の表面に既に安定な絶縁層が設けられている場合には、絶縁材の付着を半導体チップ５２の側面５２ｂに対してだけ行うようにしても良い。【００６５】
なお、絶縁材付着工程Ｓ１に先立ち、上述したような浄化処理を行うようにしても良い。また、絶縁材付着工程Ｓ１は、ミストジェット処理以外の付着方法を適用するようにしても良い。例えば、絶縁材ペーストを塗り付ける方法を適用することができる。【００６６】
絶縁材硬化工程Ｓ２の硬化方法は限定されるものではない。絶縁材硬化工程Ｓ２では、例えば、図示しない紫外線照射ヘッドを、絶縁材を噴射中のノズル７０に追従させることで、半導体チップ５２に付着された絶縁材を硬化させる。また例えば、絶縁材が付着された半導体チップ５２を、内部に紫外線を照射しているトンネルを通過させることで絶縁材を硬化させるようにしても良い。【００６７】
導電材付着工程Ｓ３は、ミストジェット処理を適用している上述した配線形成装置１０のペースト材料付着装置１８によって、半導体チップ５２に、接続用端子５４となる導電材を付着させる。すなわち、図８に示すノズル７０から、ミスト状の導電材を噴射させると共に、噴射中のノズル７０と半導体チップ５２とを相対的に移動させ、１回の一連のミストジェット処理により、接続用端子５４となる導電材を線状に付着させる。【００６８】
上述したように、ミストジェット処理の場合、ノズル７０からの噴射を、螺旋状に出ていくような絞り込んだ噴射とすることで線状な配線を形成させることができる。ここで、ノズル７０と、半導体チップ５２との距離を制御することにより、ミストジェット処理によっても、所望する配線幅を実現できる。接続用端子５４の側面における一端の幅を広くし、パッドとして機能するようにしても良い。【００６９】
導電材硬化工程Ｓ４は、上述した配線形成装置１０の酸素ラジカル分子噴射装置２０によって、半導体チップ５２に付着させる導電材を硬化させ接続用端子５４として完成させるものである。【００７０】
ここで、導電材付着用のノズルに対し、絶縁材付着用のノズルや絶縁材硬化用の照射ヘッドなどを前置させ、絶縁材付着用のノズル、絶縁材硬化用の照射ヘッド、導電材付着用のノズル、導電材硬化用のノズルを、組として、半導体チップ５２に対して相対的に移動させることにより、接続用端子の形成プロセスにおける各工程を並行的に実行することができる。【００７１】
（Ｂ−３）半導体チップモジュールの半導体チップ間の配線形成プロセス
次に、半導体チップモジュールの半導体チップ間（層間）の配線を形成するプロセスの詳細を、図９のフローチャートを用いて説明する。【００７２】
半導体チップ間の配線形成プロセスも、絶縁材付着工程Ｓ１１、絶縁材硬化工程Ｓ１２、導電材付着工程Ｓ１３、導電材硬化工程Ｓ１４をこの順序で含んでいる。ここで、形成する配線間に交差が存在する場合には、交差によって表面側となる配線を形成させるための、絶縁材付着工程Ｓ１５、絶縁材硬化工程Ｓ１６、導電材付着工程Ｓ１７、導電材硬化工程Ｓ１８がさらに必要となる。なお、異なる工程が並行処理されるものであっても良い。【００７３】
絶縁材付着工程Ｓ１１、Ｓ１５、絶縁材硬化工程Ｓ１２、Ｓ１６、導電材付着工程Ｓ１３、Ｓ１７、導電材硬化工程Ｓ１４、Ｓ１８はそれぞれ、半導体チップの端子形成プロセスにおける同様な工程Ｓ１、Ｓ２、Ｓ３、Ｓ４と同様な処理である。【００７４】
なお、配線の形成対象が、３次元半導体チップモジュール６２の接続用端子５４を有する側面全体であるので、この側面全体を、各種ノズルに対向させることを要する。【００７５】
また、半導体チップ間の配線形成プロセスで形成される配線パターンは、図１に例示したように任意で良く、このような任意の配線パターンの形成は、例えば、各種ノズルの位置をＮＣ（数値制御）装置で制御することで実行する。【００７６】
絶縁パターンの形成方法は、上述の方法に限定されるものではない。例えば、絶縁材付着工程Ｓ１１及び絶縁材硬化工程Ｓ１２や、絶縁材付着工程Ｓ１５及び絶縁材硬化工程Ｓ１６に代え、以下のような絶縁パターンの形成方法を適用しても良い。予め必要部分にレーザで孔（長孔を含む）を開けた絶縁性膜（ポリイミド、ガラス等）を側面に貼り付けて絶縁をとる。この場合、絶縁性膜の上に配線を行うことになる。【００７７】
（Ｂ−４）実施形態の効果
上記実施形態によれば、半導体チップの表面及び側面の接続用端子をミストジェット処理を適用した１回の形成動作で連続的に形成するようにしたので、表面の端子部分と側面の端子部分とが確実に接続される。【００７８】
また、上記実施形態によれば、ミストジェット処理を利用することにより、半導体チップモジュールの、各半導体チップの接続用端子が設けられている側面に、任意の配線パターンを形成させることができる。これにより、例えば、隣り合わない半導体チップの接続用端子を直接接続するようなことも可能となる。その結果、各半導体チップへの回路の割り振りの自由度を大きくすることができ、また、各半導体チップの接続用端子の位置に対する自由度も大きくすることができる。すなわち、設計自由度を大きくすることができる。【００７９】
さらに、上記実施形態によれば、取付層（最下層）の半導体チップを取付専用の層とし、半田ボールを、周辺配置又は２次元ＢＧＡタイプの配置で設けるようにしたので、外部の取付基板への取付を容易に実行させることができる。また、外部の取付基板における、半導体チップモジュールと接続させるための配線パターンの設計をし易いものにできる。【００８０】
ここで、取付層も、他の層と同様な半導体チップで形成したので、半導体チップモジュールの動作時の発熱による影響（例えば熱膨張）が他の層と同様であり、取付層が離脱するようなことを未然に防止することができる。【００８１】
（Ｃ）他の実施形態
上記実施形態においては、半導体チップモジュールの取付層（最下層）が半導体チップでなるものを示したが、取付層（最下層）を、インターポーザにするようにしても良い。ここで、インターポーザの材質を、他の層の半導体チップと同じ材質とすることは熱の影響が同様であって好ましい態様である。例えば、半導体チップの基板材質がシリコンであれば、インターポーザの材質もシリコンにする。また、インターポーザの材質として、絶縁性が高く、熱変化に強いセラミックを適用するようにしても良い。【００８２】
また、上記実施形態では、一体化処理が終了した後に半田ボールを取り付ける場合を示したが、取付層の半導体チップ（又はインターポーザ）に、一体化する前に半田ボールを取付けておき、半田ボールを取り付けた取付層要素を一体化させるようにしても良い。【００８３】
さらに、上記実施形態においては、外部の取付基板に電気的に接続させる電極要素が半田ボールでなるものを示したが、他の電極要素であっても良い。例えば、他のバンプ電極であっても良く、また、平面状の電極であっても良い。また例えば、半導体チップモジュールの電極要素と、外部の取付基板の電極要素とが凹凸状に嵌合するようなものであっても良く、外部の取付基板の電極要素がソケットで用意されているものであっても良い。【００８４】
さらにまた、上記実施形態においては、半導体チップモジュールの最下層だけを取付層とするものを示したが、最下層及び最上層を取付層とし、外部の２枚の取付基板に挟み込まれるようにして、半導体チップモジュールが装着されるようにしても良い。この場合には、最上層の上面に半田ボールが配置されることになる。
【産業上の利用可能性】
【００８５】
本発明による積層型パッケージ、及び、積層型パッケージの形成方法は、例えば、３次元半導体チップモジュール（ＬＳＩモジュール）を対象とする場合だけでなく、積層プリント配線基板などの他の積層型パッケージに対しても適用することができる。
【図１】
2008142764.tif 000003
【図２】
2008142764.tif 000004
【図３】
2008142764.tif 000005
【図４】
2008142764.tif 000006
【図５】
2008142764.tif 000007
【図６】
2008142764.tif 000008
【図７】
2008142764.tif 000009
【図８】
2008142764.tif 000010
【図９】
2008142764.tif 000011
【国際調査報告】
2008142764.tif 000012
2008142764.tif 000013