(57)【要約】  導電体的CNTが混ざっていても良好なスイッチング特性を有する半導体装置及び半導体装置の製造方法を提供する。ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極間に設けられ、カーボンナノチューブ群を含むチャネル層と、を具備し、前記カーボンナノチューブ群は、導電体的性質を有する導電体的カーボンナノチューブと、半導体的な性質を有する半導体的カーボンナノチューブとを含んでおり、前記カーボンナノチューブ群の密度は、全体としては前記ソース電極と前記ドレイン電極間が連続し、且つ、前記導電体的カーボンナノチューブだけによっては前記ソース電極と前記ドレイン電極間が連続しない密度である。
2008075642.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極間に設けられ、カーボンナノチューブ群を含むチャネル層と、
を具備し、
前記カーボンナノチューブ群は、導電体的性質を有する導電体的カーボンナノチューブと、半導体的な性質を有する半導体的カーボンナノチューブとを含んでおり、
前記カーボンナノチューブ群の密度は、全体としては前記ソース電極と前記ドレイン電極間が連続し、且つ、前記導電体的カーボンナノチューブだけによっては前記ソース電極と前記ドレイン電極間が連続しない密度である
半導体装置。
【請求項２】
請求の範囲１に記載された半導体装置であって、
前記カーボンナノチューブ群は、下記式１を満たし、
（式１）；ｋ×ρｏｐｅｎ＞ρｓｈｏｒｔ
前記式１において、
前記ρｏｐｅｎは、前記ソース電極と前記ドレイン電極との間が連続するカーボンナノチューブ密度の最大値を示し、
前記ρｓｈｏｒｔは、前記ソース電極と前記ドレイン電極との間が連続しないカーボンナノチューブ密度の最小値を示し、
前記ｋは、前記チャネル層に含まれるカーボンナノチューブのうち、導電体的な性質を有する導電体的カーボンナノチューブ（Ｍ）がカーボンナノチューブ群全体（ｔｏｔａｌ）に対して１／ｋを占めることを示す数字であり、
前記カーボンナノチューブ群の密度ρｔｏｔａｌは、下記式２
（式２）；ρｓｈｏｒｔ＜ρｔｏｔａｌ＜ｋ×ρｏｐｅｎ
で表される範囲である
半導体装置。
【請求項３】
請求の範囲１に記載された半導体装置であって、
前記カーボンナノチューブ群の密度ρｔｏｔａｌは、下記式３のｇ（ρ）が最小となるような密度であり、
（式３）；ｇ（ρ）＝１−ｆ（ρ）＋ｆ（ρ×ｋ）
前記式３中、
前記ｆ（ρ）は、カーボンナノチューブにより前記ソース電極と前記ドレイン電極間が連続する確率を示す短絡確率が、カーボンナノチューブの密度（ρ）に対して表現された関数である、
半導体装置。
【請求項４】
請求の範囲１乃至３のいずれかに記載された半導体装置であって、
前記カーボンナノチューブ群には、前記半導体的カーボンナノチューブが、カーボンナノチューブ全体に対して２／３以上含まれている
半導体装置。
【請求項５】
請求の範囲１乃至４のいずれかに記載された半導体装置であって、
前記カーボンナノチューブ群に含まれるカーボンナノチューブの長さは、前記ソース電極と前記ドレイン電極間の距離に対して、３０％以下の長さである
半導体装置。
【請求項６】
請求の範囲１乃至５のいずれかに記載された半導体装置であって、
前記チャネル層に含まれるカーボンナノチューブ群のうち、前記導電体的カーボンナノチューブは、前記ソース電極と前記ドレイン電極とを結ぶ方向に対して垂直に配向している
半導体装置。
【請求項７】
ソース電極及びドレイン電極間の距離を設計するステップと、
導電体的性質を有する導電体的カーボンナノチューブと、半導体的な性質を有する半導体的カーボンナノチューブとが混在するカーボンナノチューブ群を準備するステップと、
チャネル層形成領域に、前記カーボンナノチューブ全体としては前記ソース電極と前記ドレイン電極間が連続し、且つ、前記導電体的カーボンナノチューブだけによっては前記ソース電極と前記ドレイン電極間が連続しない密度で、前記カーボンナノチューブ群を付着させ、チャネル層を形成するステップと、
を具備する
半導体装置の製造方法。
【請求項８】
請求の範囲７に記載された半導体装置の製造方法であって、
前記準備するステップは、前記導電体的カーボンナノチューブが前記カーボンナノチューブ全体に対して１／ｋを占めるような前記カーボンナノチューブ群を準備するステップを含み、
前記チャネル層を形成するステップは、
カーボンナノチューブにより連続して前記ソース電極と前記ドレイン電極間が短絡される確率である短絡確率と、カーボンナノチューブ密度との対応関係を、カーボンナノチューブの長さ毎に示す第１データを準備するステップと、
前記第１データを参照して、前記ソース電極と前記ドレイン電極との間が実質的に開放されるようなカーボンナノチューブ密度の最大値を示すρｏｐｅｎと、前記ソース電極と前記ドレイン電極との間が実質的に短絡されるようなカーボンナノチューブ密度の最小値を示すρｓｈｏｒｔとを、カーボンナノチューブの長さ毎に求めるステップと、
前記ρｓｈｏｒｔが、ｋ×前記ρｏｐｅｎよりも小さくなるようなカーボンナノチューブの長さを求めるステップと、
準備されたカーボンナノチューブ群を、前記長さ決定ステップにおいて決定された長さに調整するステップと、
前記調整ステップにおいて調整された前記カーボンナノチューブ群を、カーボンナノチューブの密度ρｔｏｔａｌがρｓｈｏｒｔ＜ρｔｏｔａｌ＜ｋ×ρｏｐｅｎの範囲となるように、前記チャネル層形成領域に付着させてチャネル層を形成するステップと、を含む
半導体装置の製造方法。
【請求項９】
請求の範囲７又は８に記載された半導体装置の製造方法であって、
前記カーボンナノチューブ群を準備するステップにおいて、前記ｋが３である前記カーボンナノチューブ群を準備する
半導体装置の製造方法。
【請求項１０】
請求の範囲７乃至９のいずれかに記載された半導体装置の製造方法であって、
前記長さを決定するステップにおいて決定されるカーボンナノチューブの長さは、前記ソース電極と前記ドレイン電極間の距離に対して、３０％以下の長さである
半導体装置の製造方法。
【請求項１１】
請求の範囲７に記載された半導体装置の製造方法であって、
前記カーボンナノチューブ群を準備するステップは、前記導電体的カーボンナノチューブが全体に対して１／ｋを占めるような前記カーボンナノチューブ群を準備するステップを含み、
前記チャネル層を形成するステップは、
下記式４で示されるｇ（ρ）が最小となるようなカーボンナノチューブ密度ρｘを求めるステップと、
（式４）ｇ（ρ）＝１−ｆ（ρ）＋ｆ（ρ×ｋ）
式４中、前記ｆ（ρ）は、カーボンナノチューブが連続して前記ソース電極と前記ドレイン電極間を接続する短絡確率が、カーボンナノチューブ全体の密度（ρ）に対して表現された関数であり、
前記カーボンナノチューブ群を準備するステップにより準備された前記カーボンナノチューブ群を用いて、カーボンナノチューブ密度が前記ρｘとなるように、チャネル形成領域に付着させてチャネル層を形成するチャネル層形成ステップと、を含む
半導体装置の製造方法。
【請求項１２】
請求の範囲７に記載された半導体装置の製造方法であって、
前記カーボンナノチューブ群を準備するステップは、前記導電体的カーボンナノチューブが前記カーボンナノチューブ全体に対して１／ｋを占めるような前記カーボンナノチューブ群を準備するステップを含み、
前記チャネル層を形成するステップは、
カーボンナノチューブの長さ毎に、カーボンナノチューブが連続して前記ソース電極と前記ドレイン電極間を接続する確率である短絡確率と、カーボンナノチューブ密度との対応関係を示す第１データを準備するステップと、
カーボンナノチューブの長さ毎に、前記第１データを、短絡確率が０．５に対応するＣＮＴ密度が１になるように規格化して、第２データを作成するステップと、
カーボンナノチューブの長さ毎に、前記第２データを誤差関数に照らし合わせ標準偏差σを算出するステップと、
前記第２データに基いて、ρｏｐｅｎを「１−ασ」とし、ρｓｈｏｒｔを「１＋ασ」（但し、前記αは所定の係数）として、それぞれ算出するステップと、
σ＜（ｋ−１）／｛α（ｋ＋１）｝を満たすようなカーボンナノチューブ長さを決定するステップと、
準備した前記カーボンナノチューブ群を、前記長さ決定ステップにおいて決定された長さに調整するステップと、
前記調整ステップにおいて調整された前記カーボンナノチューブ群を、カーボンナノチューブの密度ρｔｏｔａｌがρｓｈｏｒｔ＜ρｔｏｔａｌ＜ｋ×ρｏｐｅｎの範囲となるように、チャネル層形成領域に付着させてチャネル層を形成するステップと、を含む
半導体装置の製造方法。
【請求項１３】
請求の範囲１２に記載された半導体装置の製造方法であって、
前記αは、３以上である
半導体装置の製造方法。
【請求項１４】
請求の範囲７乃至１３のいずれかに記載された半導体装置の製造方法であって、
更に、
前記チャネル層を形成するステップの後に、前記ソース電極と前記ドレイン電極とを結ぶ方向に対して垂直な方向に電界を印加するステップ
を具備する
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、日本国特許出願２００６−３３９４２８に基づいており、優先権の利益を主張する。当該特許出願の開示内容は全て、参照することによりここに組み込まれる。【０００２】
本発明は、半導体装置及びその製造方法に関し、特に、チャネル層にカーボンナノチューブを用いた半導体装置及びその製造方法に関する。
【背景技術】
【０００３】
チャネル層として、カーボンナノチューブ（以下、ＣＮＴと記載する）を用いた半導体装置の検討が行われている。ＣＮＴは、グラファイトシートがシームレスの筒状構造を形成してできる炭素材料である。ＣＮＴは、その太さが最小で約０．７ｎｍであり、その長さが通常１〜数１０μｍである。ＣＮＴの長さは、長い場合には、１ｍｍを超えるものもある。太さが約５ｎｍ以上のＣＮＴは金属的な性質を示すが、５ｎｍ以下のＣＮＴは、グラファイトシートの巻き方（カイラリティ、螺旋性）に依存して半導体的性質を示すものがある。この半導体的性質を示すＣＮＴを、半導体装置に応用しようという研究が進められている。【０００４】
ＣＮＴは、現在一般的に半導体装置に使用されているシリコンを上回る高い電子（正孔）移動度（例示；１０００〜１００００ｃｍ２／Ｖｓ）を有する。このような性質は、電界効果型トランジスタ（ＦＥＴ）などのスイッチングデバイスとして、特に高い応答速度が求められる画像表示装置等に用いられるスイッチングデバイスとして、大きく期待される。【０００５】
また、ＣＮＴは、半導体装置の製造方法の観点からも利点を有している。ＣＮＴを用いて半導体装置を製造するにあたっては、レーザーアブレーション法、アークプラズマ法、及び化学気相成長法などのバルク成長方法によってＣＮＴを作製し、作製されたＣＮＴを基板の表面に付着させればよい。ＣＮＴを用いた半導体装置を製造するにあたり、高いプロセス温度は必要とされず、容易に高移動度トランジスタが作製される。【０００６】
製造時に高いプロセス温度を必要としない、という利点は、特に薄型画像表示装置に対する要求を満たす上で適している。画像表示装置における要求の一つとして、装置自体の軽量化や、曲げたり、丸めたりする意味でのフレキシブル化が挙げられる。アクティブマトリックス型の画像表示装置では、素子駆動用ＴＦＴとして、多結晶シリコンが一般的に用いられる。しかしながら、多結晶シリコンを用いた場合、電子移動度を高めるために高温（例示３００℃以上）アニール処理が必要となる。そのため、プロセス温度を下げられない。フレキシブル性に優れるプラスチック基板を使用するためには、プロセス温度を高くても２００度、好ましくは１２０度以下程度に下げる必要がある。従って、アクティブマトリックス型表示装置の基板としては、プラスチック基板ではなく、重くて割れやすいガラス基板が用いられている。そこで、高いアニール処理を必要としない半導体材料として、非常に低いプロセス温度で利用できるほとんど唯一の半導体材料ともいえるＣＮＴが期待されている。【０００７】
また、アクティブマトリックス型の液晶素子、ＥＬ素子を用いた画像表示装置の場合の他の課題の一つとして、光リーク電流の抑制が挙げられる。画素のシリコンＴＦＴ部分に、バックライトからの光（〜１０５ｌｘ）が侵入すると、光リーク電流が増大してしまう。これを抑えるために、画素トランジスタの部分は、金属薄膜で作製した遮光膜で覆う必要がある。しかし、開口率は、画素トランジスタの占める面積分だけ制限されてしまう。その結果、画像表示装置において、画素開口率の制限により最大輝度や明るさの変化幅が減少したり、光のロスによりエネルギー効率が低下してしまう。また、金属遮光膜の作製するためのプロセスが追加されると、性能に対するコストの比率が悪化してしまう。
これに対して、ＣＮＴを用いた半導体装置は、光リーク電流が非常に小さい性質を持つ（例えば、Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ誌  ４４号  ４Ａ巻  １５９２頁  ２００５年）。従って、ＣＮＴは、このようなコスト面やリーク電流の課題を解決する手段としても期待されている。【０００８】
上記と関連して、特開２００５−９３４７２号公報には、カーボンナノチューブを電流通路に用いた電界効果半導体装置を製造するに際し、カーボンナノチューブの分散液を調整する工程と、その分散液を所定パターンに付着する工程と、その分散液を乾燥させることによって、カーボンナノチューブからなる電流通路を形成する工程と、を有する電界効果半導体装置の製造方法が開示されている。この特開２００５−９３４７２号公報には、長さが０．１μｍ以上、１０μｍ以下のカーボンナノチューブを用いることが記載されている。【０００９】
しかしながら、ＣＮＴを半導体装置に応用しようとする場合には、ＣＮＴ製造時に、導電体的性質を持つＣＮＴと、半導体的性質を持つＣＮＴが同時に作製されてしまうという点を考慮しなければならない。作製されたままのＣＮＴを使ってトランジスタを作製した場合、一本でも導電体的なＣＮＴが存在するとソース−ドレイン（Ｓ−Ｄ）間のリーク電流によって、ｏｎ／ｏｆｆ比などのスイッチング特性が悪化してしまう。【００１０】
そのため、成長したＣＮＴから導電体的ＣＮＴを除去する試みや、半導体的ＣＮＴだけを選択的に成長させる試みなどがなされている。しかし、実際は全ての導電体的ＣＮＴを除去することは困難であるのが実情である。【００１１】
例えば、成長後に導電体的ＣＮＴと半導体的ＣＮＴを分離しようとしても、ＣＮＴが静電気や物理吸着によって凝集しやすい上、非常に細くて長い構造を持つので、一度凝集すると分離しにくい。また、成長中に、導電体的ＣＮＴと半導体的ＣＮＴを作り分けることも困難である。これは、ＣＮＴの成長に用いる金属触媒粒子サイズを例え０．１ｎｍ以下の誤差で揃えても、ＣＮＴのカイラリティ、つまりは導電体的か半導体的かが変化してしまうことからも示される。【００１２】
従って、ＣＮＴを用いて半導体装置を作製する際に、導電体的ＣＮＴと半導体的ＣＮＴが混合した材料を使っても、ｏｎ／ｏｆｆ比の高いデバイスを作製できることが望まれる。【００１３】
導電体的ＣＮＴと半導体的ＣＮＴが混合したＣＮＴを用いた半導体装置の性能を向上する方法として、選択的焼き切り手法が知られている（Ｓｃｉｅｎｃｅ誌  ２９２号（２００１年）  ７０６頁）。しかしこの手法は、半導体装置の作動電流と比較してかなり大きな電流を流して焼き切り処理をする必要があるため、半導体装置全体に対する負荷が大きい。また、個々の半導体装置に処理を施し安定した特性を得ることが難しい。また、焼き切り処理を施すとトランジスタのオン電流が減少してしまう。これらの問題により、工業的に現実的な方法となってはいない。
【発明の開示】
【００１４】
本発明の目的は、導電体的ＣＮＴが混ざっていても良好なスイッチング特性を有する半導体装置及びその製造方法を提供することにある。
【００１５】
本発明の半導体装置は、ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極間に設けられ、カーボンナノチューブ群を含むチャネル層と、を具備する。そのカーボンナノチューブ群は、導電体的性質を有する導電体的カーボンナノチューブと、半導体的な性質を有する半導体的カーボンナノチューブとを含んでいる。そのカーボンナノチューブ群の密度は、全体としてはそのソース電極とそのドレイン電極間が短絡され、且つ、その導電体的カーボンナノチューブだけによってはそのソース電極と前記ドレイン電極間が開放されているような密度である。
【００１６】
本発明の半導体装置の製造方法は、ソース電極及びドレイン電極間の距離を設計する電極間距離決定ステップと、導電体的性質を有する導電体的カーボンナノチューブと、半導体的な性質を有する半導体的カーボンナノチューブとが混在するカーボンナノチューブ群を準備するカーボンナノチューブ準備ステップと、チャネル層形成領域に、前記カーボンナノチューブ全体としては前記ソース電極と前記ドレイン電極間が短絡され、且つ、前記導電体的カーボンナノチューブだけによっては前記ソース電極と前記ドレイン電極間が短絡されないような密度で、前記カーボンナノチューブ群を付着させ、チャネル層を形成するチャネル層形成ステップと、を具備する。
【００１７】
本発明に依れば、導電体的ＣＮＴが混ざっていても良好なスイッチング特性を有する半導体装置及びその製造方法が提供される。
【００１８】
本発明に依れば、更に、低温プロセスにより形成することのできる半導体装置及びその製造方法が提供される。
【図面の簡単な説明】
【００１９】
【図１Ａ】図１Ａは、第１の実施例にかかる半導体装置の断面図である。
【図１Ｂ】図１Ｂは、第１の実施例にかかる半導体装置の平面図である。
【図２】図２は、第１の実施例に係る半導体装置の製造方法を示すフローチャートである。
【図３】図３は、第１データの概念図である。
【図４】図４は、ＣＮＴ密度と短絡確率との対応関係を示したグラフである。
【図５】図５は、ｇ（ρ）算出の手法を説明するためのグラフである。
【図６】図６は、第２データを示す概念図である。
【図７】図７は、第３データを示す概念図である。
【図８】図８は、第３の実施例にかかる液晶素子の構成を説明するための説明図である。
【図９】図９は、第３の実施例にかかるＥＬ素子の構成を説明するための説明図である。
【図１０Ａ】図１０Ａは、実験例２にかかるＥＬ素子の構成を示す概略構成図である。
【図１０Ｂ】図１０Ｂは、実験例２にかかるＥＬ素子の構成を示す概略構成図である。
【発明を実施するための最良の形態】
【００２０】
（第１実施例）
以下に、図面を参照しつつ、本発明の第１の実施例にかかる半導体装置１について説明する。【００２１】
（半導体装置の構成）
図１Ａは、第１の実施例にかかる半導体装置１の構成を概略的に示す断面図である。また、図１Ｂは、半導体装置１の平面図である。図１Ｂにおいては、半導体装置１の積層構造を明らかとするため、一部を切り剥した状態の図が描かれている。【００２２】
図１Ａ及び図１Ｂに示されるように、半導体装置１は、ソース電極３と、ゲート電極６と、ゲート絶縁膜５と、ドレイン電極２と、チャネル層４と、を有している。ゲート電極６は、ゲート絶縁膜５の下側に設けられている。ソース電極３、チャネル層４、及びドレイン電極２は、ゲート絶縁膜５の上側に設けられている。ドレイン電極２とソース電極３とは、距離Ｌａを開けて配置されている。ドレイン電極２とソース電極３との間に、チャネル層４が設けられている。一方、ドレイン電極２及びソース電極３の幅は、Ｌｂで表されている。【００２３】
尚、図示していないが、上述の構成は、基板上に形成されている。すなわち、本実施例に係る半導体装置１は、基板上にゲート電極、ゲート絶縁膜５、及びソース−ドレイン電極が積層された、積層型の半導体装置となっている。【００２４】
この半導体装置１において、ソース電極３、ゲート電極６、ゲート絶縁膜５、及びドレイン電極２に関しては、後述する実験例１、２で示されるようなものを用いることができる。【００２５】
チャネル層４は、カーボンナノチューブ群（ＣＮＴ群）を含んでいる。ＣＮＴ群は、複数のＣＮＴの集合体である。ＣＮＴ群は、半導体的性質を有する半導体的ＣＮＴと、導電体的性質を有する導電体的ＣＮＴとを含んでいる。チャネル層４に用いられるＣＮＴ群の長さ及び密度は、ＣＮＴ群全体に対して何割が導電体的ＣＮＴであるかを示すｋ、及びソース電極３とドレイン電極２間の距離Ｌａ、に基いて決定された値である。尚、ここでいうＣＮＴ群の長さ（以下、ＣＮＴ長さともいう）とは、チャネル層４の長さのことではなく、ＣＮＴ群に含まれる個々のＣＮＴの長さのことである。すなわち、ＣＮＴ群に含まれる個々のＣＮＴの長さの平均値である。ＣＮＴ群は、ソース電極３とドレイン電極２間が、ＣＮＴ群によっては連続し（短絡され）、且つ、導電的ＣＮＴのみによっては連続しない（開放されている）ような密度で、配置されている。開放されているとは、導電体的ＣＮＴによりソース電極とドレイン電極との間にパスが生じ、オフリーク電流が流れてしまうことがないような状態を指す。また、半導体的ＣＮＴ及び導電体的ＣＮＴは、例えば、以下のように定義できる。半導体的ＣＮＴとは、電界効果型トランジスタのチャネルとして用いられた場合に、導電（ＯＮ）状態もしくは遮断（ＯＦＦ）状態へ変調するためのある一定のゲート電圧を印加した際に、実際に観察される抵抗率の変化が、電圧印加前の抵抗率に対して、１０２倍以上であるＣＮＴをいう。導電体的ＣＮＴは、その低効率の変化が１０２倍より小さいＣＮＴをいう。【００２６】
（ＣＮＴの長さ、密度の決定方法）
次に、チャネル層４に用いられるＣＮＴ群の長さ及び密度の決定方法について、本実施例にかかる半導体装置の製造方法とともに、以下に説明する。【００２７】
図２は、本発明にかかる半導体装置の製造方法を示すフローチャートである。図２に示されるステップＳ１０〜Ｓ７０の処理によって、半導体装置が製造される。このうち、ステップＳ１０〜５０までの処理によって、チャネル層４に用いられるＣＮＴ群の長さ及び密度が決定される。各ステップにおける動作について、以下に詳述する。【００２８】
ステップＳ１０；電極間距離Ｌａの設計
まず、ソース電極３とドレイン電極２の距離（電極間距離Ｌａ）を設計する。また、ソース電極３及びドレイン電極２の幅（Ｌｂ）も設計する。【００２９】
ステップＳ２０；カーボンナノチューブの準備
次に、ＣＮＴ群を準備する。ＣＮＴ群は、例えば、レーザーアブレーション、アークディスチャージ、化学気相堆積法（ＣＶＤ）、ＨｉＰＣＯ（ｈｉｇｈ−ｐｒｅｓｓｕｒｅ  ｃａｒｂｏｎ  ｍｏｎｏｘｉｄｅ）法などの方法を用いて準備することができる。但し、これらの方法に限られるものではなく、結晶性の良いＣＮＴ群を作製できれば他の方法を用いても構わない。このようにして準備されたＣＮＴ群は、通常、導電体的ＣＮＴと半導体的ＣＮＴの混合物である。準備したＣＮＴ群について、全体の何割が導電体的ＣＮＴであるかを示す、ｋが求められる。ｋは、導電体的ＣＮＴが全体に対して１／ｋを占めることを示す。尚、本実施例では、全体のＣＮＴ群に対して、約３割が導電体的ＣＮＴである場合、すなわちｋ＝３であるＣＮＴ群が準備された場合を例に挙げて、説明する。【００３０】
ステップＳ３０；第１データの作成
続いて、第１データを作成する。図３は、この第１データの一例を示すグラフである。図３に示されるように、第１データは、ＣＮＴ密度と短絡確率との対応関係を、ＣＮＴの長さ毎に示したデータである。また、この第１データは、ソース電極３−ドレイン電極２間の距離が、Ｓ１０で設計されたＬａ、Ｌｂである時のデータである。ここで、短絡確率は、ＣＮＴにより電極間距離Ｌａが短絡される確率のことである。【００３１】
ＣＮＴ密度とは、チャネル層４に含まれるＣＮＴ群の密度である。一方、短絡確率とは、ソース電極３−ドレイン電極２間が、ＣＮＴにより連続する（短絡される）確率を示している。尚、ここでいう連続するとは、電気的に短絡されていることではなく、個々のＣＮＴが隙間無く並ぶことでソース電極３−ドレイン２電極間の少なくとも１ヶ所にＣＮＴによる経路が生じることをいう。短絡確率は、例えば、ソース電極３とドレイン電極２のペアを複数ペア用意したときに、短絡されたペアが用意したペア全体に対して占める割合のことを指す。【００３２】
上述のような第１データは、事前に測定を行うことで作成してもよいし、コンピュータ等を用いてシミュレーションすることで作成してもよい。図３に示される例は、Ｌａが５０μｍ、幅Ｌｂが５０μｍと設定されたときのシミュレーション結果である。具体的には、個々のＣＮＴが直線的であり、その長さが７０、５０、３５、２５、及び１５μｍであるようなＣＮＴ群を、それぞれ、密度を変化させてランダムに配置し、ソース電極及びドレイン電極間が短絡されるか否かを計算したシミュレーション結果である。尚、ＣＮＴ密度は、ソース電極３−ドレイン電極２間（チャネル形成領域）に配置されたＣＮＴ群の、単位面積当りのＣＮＴ本数である。【００３３】
ステップＳ４０；ρｏｐｅｎ、ρｓｈｏｒｔの算出
次に、第１データを参照して、ρｏｐｅｎ及びρｓｈｏｒｔを算出する。このρｏｐｅｎ及びρｓｈｏｒｔは、ＣＮＴ群の長さ毎に求められる。【００３４】
図４を参照して、このρｏｐｅｎ及びρｓｈｏｒｔの求め方について説明する。図４は、ある長さのＣＮＴ群を用いた場合のＣＮＴ密度−短絡確率曲線（第１データ）を示している。図４に示されるように、短絡確率はＣＮＴ密度に依存しており、ＣＮＴ密度が高くなると短絡確率も高くなる。【００３５】
ここで、短絡限界確率と開放限界確率とを設定する。短絡限界確率は、ソース電極３−ドレイン電極２間が、ＣＮＴ群によって、実質的に短絡されているとみなせる短絡確率の最小値である。一方、開放限界確率は、ソース電極３−ドレイン電極２間が、実質的に開放されているとみなせる短絡確率の最大値である。短絡限界確率は、少なくとも開放限界確率よりも大きい値が設定される。短絡限界確率は１００％（図４中では１）に設定されることが好ましく、開放限界確率は０％に設定されることが好ましい。以下の説明でも、短絡限界確率が１００％、開放限界確率が０％に設定された場合について説明する。但し、半導体装置１に対する要求や用途により、短絡しているとみなせる確率や、開放しているとみなせる確率に裕度がある場合には、必ずしも短絡限界確率が１００％であり、開放限界確率が０％である必要は無い。具体的には、開放限界確率を、０％に製造上許容できる不良品率を加えた率とし、短絡限界確率を、１００％から製造上許容できる不良品率を減じた率にしてもよい。【００３６】
図４に示されるように、ρｏｐｅｎは、短絡確率が、設定された開放限界確率以下となるようなＣＮＴ密度の最大値として決定される。また、ρｓｈｏｒｔは、短絡確率が、設定された短絡限界確率以上となるようなＣＮＴ密度の最小値として決定される。このように、ρｏｐｅｎ、ρｓｈｏｒｔを決定すると、ＣＮＴ密度がρｏｐｅｎ以下であれば、ソース電極３−ドレイン電極２間は実質的に開放されているとみなすことができる。また、ＣＮＴ密度がρｓｈｏｒｔ以上であれば、ソース電極３−ドレイン電極２間は実質的に短絡されているとみなすことができる。尚、ρｏｐｅｎからρｓｈｏｒｔの間のＣＮＴ密度では、短絡確率が大きく変化する。このρｏｐｅｎ、ρｓｈｏｒｔの算出は、例えばコンピュータ等を用いて計算することにより、求めることができる。【００３７】
ステップＳ５０；カーボンナノチューブ長さの決定
続いて、ＣＮＴの長さを決定する。図３を参照して、ＣＮＴ長さの決定について説明する。図３に示されるように、ＣＮＴの長さが短くなるに従って、短絡確率が変化するスロープの傾きは大きくなる。ここで、ＣＮＴの長さを、ρｓｈｏｒｔ＜ｋ×ρｏｐｅｎを満たすような長さに決定する。本実施例では、ｋ＝３であるので、ρｓｈｏｒｔ＜３×ρｏｐｅｎを満たす長さを決定する。具体的には、ＣＮＴ長さが１５μｍ程度になると、ρｓｈｏｒｔ＜３×ρｏｐｅｎの条件をみたすようになっているので、ＣＮＴ長さを１５μｍ以下に決定する。このようなＣＮＴ長さの決定も、例えばコンピュータ等を用いた計算することにより、求めることができる。【００３８】
ステップＳ６０；カーボンナノチューブ長さの調整
次に、ステップＳ２０で準備したＣＮＴ群を、Ｓ５０で決定したＣＮＴ長さとなるように調整する。Ｓ２０で準備したＣＮＴ群は、個々のＣＮＴの長さが数μｍから数百μｍ以上となっており、長さのばらつきは非常に大きいことが一般的である。従って、Ｓ２０で準備したＣＮＴ群の長さが、Ｓ５０で決定した長さ以上であれば、個々のＣＮＴを断片化する等の処理を行い、ＣＮＴ群の長さを調整する。【００３９】
尚、本実施例でいうＣＮＴ群の長さとは、ＣＮＴの集合の平均、もしくは代表的な長さを示し、その目的となる長さの５０％程度の標準偏差があっても構わない。ただし、標準偏差が５０％以上となる場合は、目的となる長さ＋標準偏差以上の長さを持つＣＮＴを、除去することが好ましい。【００４０】
ステップＳ７０；チャネル層の形成
次に、長さの調整されたＣＮＴ群を用いて、チャネル層４を形成する。この時、チャネル層４におけるＣＮＴ密度ρｔｏｔａｌが、ρｓｈｏｒｔ＜ρｔｏｔａｌ＜ｋ×ρｏｐｅｎの範囲となるようにする。本実施例では、図４に示されるように、ρｓｈｏｒｔ＜ρｔｏｔａｌ＜３×ρｏｐｅｎの範囲となるようにする。【００４１】
上述のようにチャネル層４を形成し、更に、基板上に、ソース電極３、ドレイン電極２、ゲート絶縁膜５、ゲート電極６などを形成することで、半導体装置１を製造することができる。ソース電極３、ドレイン電極２、ゲート絶縁膜５、ゲート電極６などは、公知のリソグラフィ手法により、作製することができる。この時、予めＣＮＴ群をチャネル層４として、基板上に配置した後に、上記の電極などを作製してもよい。一方、上記の電極などを作製した後にＣＮＴ群を配置しても構わない。また、基板上にゲート電極６、ゲート絶縁膜５を作製した後、ＣＮＴ群を配置し、最後にソース電極３、ドレイン電極を配置して、サンドイッチ構造を形成しても構わない。また逆に、ソース電極３、ドレイン電極２、ＣＮＴ（チャネル層４）、ゲート絶縁膜５、ゲート電極６の順で作製しても構わない。【００４２】
以上のステップＳ１０〜７０の処理により、本実施例に係る半導体装置１が製造される。このようにして得られた半導体装置１では、チャネル層４のＣＮＴ密度ρｔｏｔａｌが、ρｓｈｏｒｔ＜ρｔｏｔａｌ＜ｋ×ρｏｐｅｎの範囲である。図４を参照すると、このような範囲は、ρｓｈｏｒｔ以上なので、ＣＮＴ群全体として考えると、チャネル層４は短絡状態である。一方導電体的ＣＮＴだけについて考えると、その密度ρＭは、１／ｋ＜ρＭ＜１／ｋ×ｋ×ρｏｐｅｎとなり、すなわち、ρＭ＜ρｏｐｅｎ、となる。導電体的ＣＮＴの密度ρＭがρｏｐｅｎ以下であるので、導電体的ＣＮＴによってはソース電極とドレイン電極との間は開放されている。従って、導電体的ＣＮＴによるオフリーク電流は流れない。【００４３】
つまり、短絡確率の変化から算出したρｓｈｏｒｔとρｏｐｅｎにおいて、ρｓｈｏｒｔがρｏｐｅｎのｋ倍（３倍）以上であれば、ρｔｏｔａｌがρｓｈｏｒｔ以上であり、かつρＭはρｏｐｅｎ以下となる条件を満たすρｔｏｔａｌが存在する。そして、このような条件を満たす密度でＣＮＴ群を配置し、チャネル層４を形成することで、導電体的ＣＮＴが混ざっていても導電体的ＣＮＴによるオフリーク電流の無い半導体装置が得られるのである。【００４４】
尚、ステップＳ４０において、短絡確率の曲線をシグモイド曲線などの指数関数で近似すれば、短絡確率が開放限界確率以下となるρｏｐｅｎと、短絡確率が短絡限界確率以上となるρｓｈｏｒｔを厳密に決定することができる。その結果、ＣＮＴ群の長さや密度などのデバイス作製条件を最適化しやすくなる。【００４５】
また、ステップＳ５０において、ρｓｈｏｒｔ＜ｋ×ρｏｐｅｎの条件を満たすＣＮＴ群の長さは、ソース電極３−ドレイン電極２間の間隔Ｌａに大きく依存する。本実施例のようにｋ＝３の場合、ＣＮＴの長さを、概ね、Ｌａの３０％以下とすることが好ましく、２０％以下とすることがより好ましい。例えば、ｋ＝３の場合、ＣＮＴの長さを、数平均で、Ｌａの３０％以下とすることが好ましく、２０％以下とすることがより好ましい。ＣＮＴの長さをこのような範囲にすれば、ρｓｈｏｒｔ＜３×ρｏｐｅｎの関係を満たし易くなる。その結果、オフリーク電流の少ない半導体装置を作製するために最適なＣＮＴ群を得易くなる。【００４６】
ＣＮＴの長さを、Ｌａの３０％以下、より好ましくは２０％以下とするためには、（１）Ｌａを長くする、または（２）ＣＮＴを短くする、という手法が考えられる。【００４７】
（１）Ｌａを長くした場合、必然的にソース電極３、ドレイン電極２間のＣＮＴのチャージングに多くの電荷が必要とされる。その結果、スイッチング時間が必然的に遅くなってしまう。
しかしながら、ＣＮＴはシリコンを上回る１０００〜１００００ｃｍ２／Ｖｓの高い電子（正孔）移動度を持つ。ランダムネットワークのＣＮＴを用いた場合でも、容易に１００ｃｍ２／Ｖｓ程度の移動度を得る事ができる。電界効果型（ＦＥＴ型）のデバイスの場合、移動度μと、動作電圧Ｖ、スイッチング周波数ω、ソース−ドレイン電極の幅Ｌｂ及び長さＬａとの間には、μ＝ωＬａＬｂ／Ｖの関係が成り立つ。従って、Ｖ＝１０Ｖ、Ｌｂ＝Ｌａ＝１０μｍとした場合、移動度が１００ｃｍ２／Ｖｓであれば、１ＧＨｚで動作させることも可能となる。このように、Ｌａ、Ｌｂを１０μｍ以上としても、高速動作の求められる用途に適用することができる。【００４８】
一方、（２）ＣＮＴを短くすると、図３からも分かるように、短絡確率の曲線が急峻となる。よって、密度制御に求められる条件が広くなり、最良の不良率もより低減する。但し、ＣＮＴの長さを短くすればするほど、ソース電極３−ドレイン電極２間の抵抗に対してのコンタクト抵抗の寄与が増大する。したがって、最良のデバイス特性が得られるＣＮＴの長さの最適値は、ソース電極２３−ドレイン電極２間の距離Ｌａを考慮して決定されることが好ましい。【００４９】
また、上述の実施例では、ｋ＝３の場合を例として説明を行ったが、導電体的ＣＮＴの含有率を低減させれば、ρｓｈｏｒｔ＜ｋ×ρｏｐｅｎの条件はより満たしやすくなる。そのため、導電体的ＣＮＴの比率をできるだけ低減することは、デバイス特性の向上の観点から非常に効果的である。【００５０】
尚、従来例である特開２００５−９３４７２号公報に開示されている半導体装置の作製方法によれば、ＣＮＴを、その密度が０．１〜１０本／μｍ２となるように分散させた場合、ＦＥＴが優れた性能を示すとされている。また、パーコレーション理論によって、ＣＮＴの長さは１０〜０．１μｍに対応するとされている。しかし、前述の条件で説明するとおり、ＣＮＴの長さはソース電極−ドレイン電極の形状に対してでなければ、規定する意味を持たない。従って、特開２００５−９３４７２号公報に開示されている半導体装置の作製方法では、ＣＮＴ群の密度及び長さを、ソース電極とドレイン電極との間がＣＮＴ群全体としては短絡され、導電体的ＣＮＴによっては開放されているように決定することはできない。【００５１】
また、特開２００５−９３４７２号公報の実施例１ではソース電極−ドレイン電極間の距離が２０μｍであり、ソース電極とドレイン電極の幅が３３０μｍのときに、ＣＮＴの密度が２〜３本／μｍ２であり、長さが２〜３μｍである半導体装置の作製例が開示されている。しかし、前述のシミュレーションによると特開２００５−９３４７２号公報の実施例１の条件の場合、ＣＮＴの密度が２本／μｍ２以上では、導電体的ＣＮＴによる短絡パスができる確率が非常に大きくなる。したがって、本実施例のように、ＣＮＴ群の密度及び長さを、ソース電極とドレイン電極との間がＣＮＴ群全体としては短絡され、導電体的ＣＮＴによっては開放されているように決定することはできない。【００５２】
（ＣＮＴの長さ調整方法）
続いて、ステップＳ６０におけるＣＮＴの長さ調整方法について、具体的に説明する。ＣＮＴを断片化する方法としては、有機溶媒、水性溶媒中にＣＮＴ群を分散させ、超音波処理を施すことが挙げられる。超音波処理によってＣＮＴが断片化され、その平均長さを短くすることができる。溶媒に分散させる際には、表面活性剤など分散性を向上する薬剤を混入しても構わない。【００５３】
また、超音波処理に際しては、断片化の効率を上げるための媒体物質、例えば金属微粒子などが混入しても構わない。また、超音波処理後には金属微粒子を、遠心分離や、化学的処理によって除去しても良い。【００５４】
超音波処理の後には、さらにフィルターによって必要以上の長さを持つＣＮＴを除去することができる。フィルターには、必要な長さのＣＮＴを得るため、メンブレンフィルター、ゲル状フィルターなど最適のフィルターを選ぶことができる。【００５５】
尚、ＣＮＴの断片化処理は、ＣＮＴの側壁に不必要な欠陥を導入して、導電特性を悪化させることがある。したがって、その断片化処理の回数は、必要最小限にすることが好ましい。もしくは、ＣＮＴの伝導特性を悪化させない断片化処理方法を用いることが好ましい。また、断片化処理を最小限にする為にＣＮＴが長くなる場合は、必要に応じてソース電極−ドレイン電極の間隔Ｌａを大きくしてもよい。例えば、動作電圧１０Ｖ、移動度１００ｃｍ２／Ｖｓ、動作周波数１ＭＨｚとした場合、ソース−ドレイン電極幅（Ｌｂ）を１００μｍとすれば、Ｌａは３ｍｍ以上とすることができる。【００５６】
（ＣＮＴを基板へ固定する方法）
続いて、ステップＳ７０に関連し、ＣＮＴ群を用いてチャネル層４を形成する方法について具体的に説明する。ＣＮＴ群を基板に固定する方法には、予め超音波処理などの方法で断片化されたＣＮＴ群を溶液に分散させ、これをＦＥＴなどの電子デバイスを作製するための基板に塗布し、ＣＮＴ群を固定化させる方法が挙げられる。また、成長したままのＣＮＴ群を、塗布などの方法で固定化した後、断片化処理を行う方法を選ぶこともできる。【００５７】
塗布の方法としては、スピンコート、ディップコート、及びスプレーコートなどの塗布方法を選ぶことができる。塗布に際しては、基板とＣＮＴの結合力を高めるために、予め基板表面に処理を施しても構わない。【００５８】
例えば、基板表面の電荷を調整するために、テトラメチルジシラザン（ＨＭＤＳ）などで表面をアルキル終端して正電荷を持たせたり、アミノプロピルテトラエチルシラザン（ＡＰＴＥＳ）などで表面アミン終端して不電荷を持たせたりしてもよい。【００５９】
また、基板表面に直接配置された電極によって、溶液中のＣＮＴを電気的に吸着してもよい。この時配置された電極は、その後、ソース電極やドレイン電極として利用したり、不必要な部分を除去したりすることが可能である。【００６０】
また、上述のような方法を用いれば、チャネル層４を形成するにあたって、低温条件（例示１２０度以下）で行うことができる。従って、容易にプラスチック基板上へチャネル層４を作製することができる。【００６１】
また、ＣＮＴ群の塗布に際しては、導電体的ＣＮＴと半導体的ＣＮＴの電気的性質の違いを利用して、異方性パターニングを行うことも可能である。導電体的ＣＮＴは、半導体ＣＮＴと比較すると１０３倍程度の誘電率を持つ。従って、溶液中に直流もしくは交流電界が存在すると、導電体的ＣＮＴのみが電界に大きく影響され、電界に平行に配列する。【００６２】
そこで、ソース電極３とドレイン電極２とを結ぶ軸に垂直な方向に電界を印加し、ＣＮＴ群を基板に固定すると、導電体的ＣＮＴだけが、電界の印加方向（ソース電極３とドレイン電極２を結ぶ軸に垂直な方向）に配向する。その結果、導電体的ＣＮＴに対するρｏｐｅｎだけを実質的に大きくすることができ、ρｓｈｏｒｔ＜ｋ×ρｏｐｅｎの条件が満たされやすくなる。このことは、デバイス特性を向上させる上で、非常に効果的である。【００６３】
（第２実施例）
続いて、本発明の第２の実施例について説明する。本実施例では、第１の実施例のステップＳ５０において、ρｓｈｏｒｔ＜ｋ×ρｏｐｅｎとなるようなＣＮＴの長さが選択できない場合にも、最適なＣＮＴ密度を求めることができる。第１の実施例では、ＣＮＴ長さを短くしていけば、ρｓｈｏｒｔ＜ｋ×ρｏｐｅｎが満足されるようになることを説明した。しかしながら、ＣＮＴ長さの調整法などの制限から、ρｓｈｏｒｔ＜ｋ×ρｏｐｅｎを満たすようなＣＮＴ長さを選択できない場合もある。すなわち、ρｓｈｏｒｔ＜ｋ×ρｏｐｅｎを満たさないような長さのＣＮＴ群を用いなければならない場合もある。このような場合、以下に述べるような手法によりＣＮＴ密度ρｘを決定し、ステップＳ７０にてチャネル層を形成する際に、ρｘの密度でＣＮＴ群を配置する。尚、以下に説明する手法は、例えばコンピュータ等を用いて計算することにより、実現することができる。【００６４】
図５は、本実施例におけるＣＮＴ密度ρｘの求め方を説明するグラフである。ρｓｈｏｒｔ＜ｋ×ρｏｐｅｎを満たさない場合は、すなわち、ρｓｈｏｒｔ≧ｋ×ρｏｐｅｎである。以下、第１の実施例と同様に、ｋ＝３とすると、ρｓｈｏｒｔ≧３×ρｏｐｅｎである。このような場合のプロファイルｆ（ρ）が、図５に示されている。ここで、ｆ（ρ×ｋ）、すなわちｆ（ρ×３）を算出する。ｆ（ρ×３）のプロファイルでは、３×ρｏｐｅｎから短絡確率が立ちあがり始め、３×ρｓｈｏｒｔで１（１００％）になっている。このｆ（ρ×３）は、導電体的ＣＮＴだけによりソース電極３−ドレイン電極２間が短絡される確率を示している。【００６５】
次に、ｆ（ρ）−ｆ（３×ρ）のプロファイルを求める。このｆ（ρ）−ｆ（３×ρ）のプロファイルは、ＣＮＴ全体としては短絡しているが、導電体的ＣＮＴだけで考えると短絡していない確率を示している。例えば、あるＣＮＴ密度の時に、ｆ（ρ）＝０．８であり、ｆ（３×ρ）＝０．２であるとすると、ｆ（ρ）−ｆ（３×ρ）＝０．８−０．２＝０．６である。すなわち、このＣＮＴ密度において、ＣＮＴ群全体としては短絡しているが、導電体的ＣＮＴだけで考えると短絡していない確率は、０．６である。【００６６】
そして、１−｛ｆ（ρ）−ｆ（３×ρ）｝（すなわち、１−ｆ（ρ）＋ｆ（３×ρ））
を、ｇ（ρ）として算出する。更に、このｇ（ρ）が最小となる時のＣＮＴ密度を、ρｘとして算出する。尚、上述の「ｆ（ρ）−ｆ（３×ρ）」が最大となる時のＣＮＴ密度を求めても同じである。【００６７】
チャネル層４を形成するにあたっては、ＣＮＴ密度（全体の密度）が上述のようにして求めたρｘとなるように、ＣＮＴ群を配置する。ρｘでＣＮＴ群を配置すれば、ＣＮＴ群全体としては短絡しているが、導電体的ＣＮＴに限って考えると短絡していない確率を、最大にすることができ、結果として、導電体的ＣＮＴによるオフリークが生じる確率を最低にした上で、チャネル層４としてＣＮＴ群を用いることができる。【００６８】
尚、既述した第１の実施例においても、本実施例と同様に、ｇ（ρ）を求め、ｇ（ρ）が最小（ゼロ）となる範囲で、チャネル層４にＣＮＴ群を配置しているといえる。【００６９】
（第３実施例）
本実施例は、第１実施例に対して、ρｏｐｅｎ、ρｓｈｏｒｔを求めるステップ（Ｓ４０）と、ＣＮＴ長さを求めるステップ（Ｓ５０）における動作が、以下に説明するステップＳ４０’、Ｓ５０’のように変更され、工夫されている。尚、ステップＳ４０、５０以外の動作は、第１実施例と同様とすることができるので、説明を省略する。本実施例に係るステップＳ５０の動作は、たとえばコンピュータ等を用いて実現することができる。【００７０】
ステップＳ４０’；ρｏｐｅｎ、ρｓｈｏｒｔの算出
本実施例のステップＳ４０’では、図６に示されるように、ステップＳ３０で作成した第１データ（ＣＮＴ長さ毎に、ＣＮＴ密度と短絡確率との対応関係を示すデータ）を、短絡確率が半分（０．５）に対応するＣＮＴ密度が１となるように、規格化する。この規格化されたデータは、ＣＮＴ長さ毎に行われ、第２データとされる（ステップＳ４０’−１）。尚、図６には、ソース電極幅Ｌｂ＝５０μｍ、長さＬａ＝５０μｍとしてシミュレーションしたときの、あるＣＮＴ長さについての第２データが示されている。そして、この第２データを、誤差関数に照らし合わせ、標準偏差σを算出する（ステップＳ４０’−２）。【００７１】
ここで、３σ（分散）について考えると、第２データにおいて、短絡確率が変動している領域は、「１−３σ」〜「１＋３σ」の範囲であるととらえることができる。従って、ρｏｐｅｎが「１−３σ」に、ρｓｈｏｒｔが「１＋３σ」に、夫々決定される（ステップＳ４０’−３）。【００７２】
ステップＳ５０’；ＣＮＴ長さの決定
次に、ＣＮＴ長さを決定する。第１実施例で述べたように、決定されるべきＣＮＴ群は、式；「ｋ×ρｏｐｅｎ＞ρｓｈｏｒｔ」の関係を満たしていればよい。これをσを用いて表せば、ｋ×（１−３σ）＞１＋３σの関係が満たされていればよいことになる。すなわち、σは、σ＜（ｋ−１）／｛３（１＋ｋ）｝の関係を満たしていればよい。例えば、ｋ＝３の場合であれば、「σ＜１／６」、すなわち「６σ＜１」の関係を満たせばよいことになる。【００７３】
上述のような関係を満たすσを算出するために、図７に示す様に、算出された標準偏差σをＣＮＴ長さ毎にプロットし、σとＣＮＴ長さとの対応関係を示すデータ（以下、第３データ）を作成する。尚、図７は、図６のシミュレーション条件に基いて作成された対応関係であり、縦軸は、６σで示されている。上述した様に、σは、σ＜（ｋ−１）／｛３（１＋ｋ）｝の関係を満たせばよいのであるから、第３データに基いて、σ＜（ｋ−１）／｛３（１＋ｋ）｝を満たすようなＣＮＴ長さを決定する。図７の場合、ｋ＝３と仮定すると、「６σ＜１」を満たすようなＣＮＴ長さは、２５μｍ以下となっている。従って、ＣＮＴ長さを２５μｍ以下に決定すればよい（ステップＳ５０’）。【００７４】
このようにして決定した長さのＣＮＴ群を用いれば、正規分布の３σの確率で動作するデバイスを得る事ができる様になる。その結果、より管理された品質でデバイスを作成することができる。【００７５】
尚、本実施例においては、正規分布の３σを目標としたために、ステップＳ４０において、分散（３σ）を用い、ρｏｐｅｎを「１−３σ」、ρｓｈｏｒｔを「１＋３σ」と決定した場合について説明した。但し、標準偏差σの何倍（α倍）を用いるかについては、αが３以上である事が好ましい。αを３以上にすると、ρｓｈｏｒｔ、ρｏｐｅｎを精度良く算出することができ、結果として不良品率を低減させる事ができる。但し、αは３以上に限られるものではなく、製造上許容できる不良品率などを考慮して変更することができる。例えば、必要に応じて、α＝２．５とし、ρｏｐｅｎを「１−２．５σ」、ρｓｈｏｒｔを「１＋２．５σ」と決定してもよい。【００７６】
（第４実施例）
続いて、本発明の第４の実施例について説明する。本実施例は、既述の実施例の半導体装置を駆動用トランジスタとして用いた画像表示装置である。この画像表示装置の具体例として、図８に示される液晶素子２０、図９に示されるＥＬ素子が挙げられる。すなわち、図８に示される液晶素子２０の場合は、半導体装置１と、半導体装置１のドレイン電極２に接続された液晶セル２１とを備えている。また、図９に示されるＥＬ素子３０の場合は、半導体装置１と、半導体装置１のドレイン電極２に接続されたＥＬ膜３１とを備えている。図９に示される例において、ＥＬ膜３１として有機ＥＬなどのフレキシブルな膜３３を用いれば、電子ペーパー素子３２としてもとらえることができる。【００７７】
薄型画像表示装置に使用される画素駆動用のトランジスタは、一般的に使用されるシリコンＴＦＴの光リーク電流の問題があるため、金属製遮光で覆う必要がある。従って、画素開口率を上げるためにできるだけ小さく作製されている。【００７８】
しかし、ＣＮＴを用いた半導体装置は、光リーク電流が非常に小さい性質を持つ。「Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｉｓｉｃｓ、４４号、４Ａ巻、１５９２頁、２００５年」によれば、バックライトからの光（〜１０５ｌｘ）よりも大きい１０８ｌｘの光を照射した場合でも、ＣＮＴ一本あたり１０−１１Ａ程度である。これは光が当る領域にＣＮＴが１０００本存在したとしても、十分画素駆動用のトランジスタとしての条件を満たす値である。【００７９】
従って、画素駆動用のトランジスタとしてＣＮＴトランジスタを用いた場合、金属製遮光膜による保護は必要とされない。その結果、設計の自由度が向上し、遮光膜作製のプロセスコストを低減できる。さらに、金属製遮光膜を作製する必要が無いため、必然的に画素開口率を上げることが可能となる。【００８０】
また、ＣＮＴの直径は数ｎｍ程度と非常に細いために、例えば幅Ｌｂ＝１００μｍ、間隔Ｌａ＝１００μｍであった場合、１００μｍの長さのＣＮＴを１００本配置したとしても、ＣＮＴ群によって遮蔽される面積は１％以下である。つまり、本発明のＣＮＴトランジスタが必要とする程度の量のＣＮＴ膜はほとんど透明と言ってよい。【００８１】
従って、本発明のＣＮＴトランジスタを薄型画像表示装置の画素駆動用トランジスタに
使用する場合、画素開口率を下げることなく、画素全体にＣＮＴトランジスタを配置する構造をとることが可能である。そして、そのような配置において、ＣＮＴトランジスタも最良の特性を示すことが可能である。【００８２】
以下に、本発明にかかる作用をより具体的に説明するために、本発明の発明者らによって行われた実験例を説明する。【００８３】
（実験例１）
まず、基板には厚さ１３０μｍの市販のポリエチレンナフタレート（ＰＥＮ）を用いた。このＰＥＮ基板に、フォトレジストを用いたリフトオフプロセスによって、ゲート電極６となる厚さ５０ｎｍの金の蒸着膜を作製した。【００８４】
さらにゲート電極６を覆うように、ゲート絶縁膜５を作製した。ゲート絶縁膜５には、パリレン蒸着膜、ＵＶ硬化させた水素化シルセスキオキサン（ＨＳＱ）や、メチル化シルセスキオキサン（ＭＳＱ）、低温硬化ポリイミドなどを使用することができる。厚さは１００ｎｍのものを使用した。【００８５】
次に、レーザーアブレーション法で作製した単層ＣＮＴ０．０１ｍｇを、５ｍｌのジクロロエタンに入れ、５ｍφのチタンヘッドを使って超音波分散を１時間施した。そのあと、スピンコートによって、ゲート絶縁膜上に塗布した。このときのＣＮＴの平均長さは２０μｍであった。ＣＮＴ全体に対する導電体的ＣＮＴの割合は、約３割（ｋ＝３）であった。【００８６】
この溶液を使って、予め別の基板に作製した幅１００μｍ、間隔１００μｍのソース−ドレイン電極に、１０μｌのＣＮＴ溶液を基板回転数１０００ＲＰＭで一回スピンコートを行った結果、１０μｍ四方の範囲に約５０本のＣＮＴが存在することを確認した。また、一回塗布を行うごとに、ソース−ドレイン電極の短絡確率を調べた結果、塗布一回当りのＣＮＴ密度から算出したρｏｐｅｎとρｓｈｏｒｔは、それぞれ１．２×１０５／μｍ
２、３×１０５／μｍ２であった。【００８７】
この結果から、６５回ＣＮＴ溶液のスピンコートを行った。続いて、ゲート電極と同様に５０ｎｍ厚の金蒸着膜によって、幅１００μｍ、間隔１００μｍのＳ−Ｄ電極を作製した。各電極を測定用のパッド電極に接続して、目的のＣＮＴトランジスタを得た。【００８８】
この方法で作製した半導体装置の電気特性を測定した。その結果、平均オン抵抗１００ｋオーム以下、ｏｎ／ｏｆｆ比１０３以上の半導体装置を９０％以上の確率で作製することができたことがわかった。すなわち、スイッチング特性に優れる半導体装置を高収率で作成できた。【００８９】
（実験例２）
図１０Ａは、実施例２で作成された半導体装置の断面図である。図１０Ｂは、実施例２で作製された半導体装置の平面図である。図１０Ｂにおいて、半導体装置の積層構造を説明するため、半導体装置の一部が剥がされた状態の図が示されている。図１０Ａ及び１０Ｂに示されるように、ゲート電極６上に、ゲート絶縁膜５、チャネル層４、絶縁膜７、ドレイン電極２、ＥＬ膜８、及びＭａＡｇ電極９が、この順で積層されている。ドレイン電極２は、一部でチャネル層４の一端側と接している。また、チャネル層４の他端は、ソース電極３と接している。【００９０】
実験例２の半導体装置の製造方法について説明する。まず、厚さ１３０μｍの市販のＰＥＮ基板に、低温ＣＶＤによって厚さ５０ｎｍのＩＴＯ膜を作製し、フォトレジストマスクを用いたウェットエッチプロセスによって、ゲート電極６を作製した。その後、第１の実施例で説明した工程によって、１００μｍ×１００μｍ、の半導体装置（チャネル層４及びソース電極３）を作製した後、厚さ１００ｎｍのＵＶ硬化ＨＳＱによって保護膜（絶縁膜７）を作製した。さらに、低温ＣＶＤによって厚さ５０ｎｍのＩＴＯ電極（２）を作成後、ＥＬ膜８、ＭｇＡｇ電極９をマスク蒸着して、図１０Ａ及びＢに示されるＥＬ素子を得た。【００９１】
この素子のソース電極３に１０Ｖを印加した状態で、ゲート電圧を＋１０Ｖ〜−１０Ｖに変調した。その結果、ＥＬ素子からの発光が１００ｃｄ／ｍ２〜０．５ｃｄ／ｍ２の範囲で変調された。【００９２】
本発明にかかる半導体装置の他の形態は、ソース電極及びドレイン電極と、そのソース電極とそのドレイン電極間に設けられたチャネル層とを備える。そのチャネル層は、カーボンナノチューブを含んでいる。そのチャネル層に含まれるカーボンナノチューブの長さは、下記式１を満たすような長さである。
（式１）；ｋ×ρｏｐｅｎ＞ρｓｈｏｒｔ
なお、式１において、そのρｏｐｅｎは、カーボンナノチューブが連続してソース電極とドレイン電極間を接続する確率が、開放限界確率以下となるときのカーボンナノチューブ密度の最大値を示している。そのρｓｈｏｒｔは、カーボンナノチューブが連続してソース電極とドレイン電極間を接続する確率が、短絡限界確率以上となるときのカーボンナノチューブ密度の最小値を示している。その短絡限界確率は、その開放限界確率よりも大きい。そのｋは、そのチャネル層を形成するカーボンナノチューブのうち、導電体的な性質を有するカーボンナノチューブ（Ｍ）がカーボンナノチューブ全体（ｔｏｔａｌ）に対して１／ｋを占めることを示す数字である。
そのチャネル層を形成するカーボンナノチューブの密度ρｔｏｔａｌは、下記式２で表される範囲である。
（式２）；ρｓｈｏｒｔ＜ρｔｏｔａｌ＜ｋ×ρｏｐｅｎ【００９３】
上述のような構成に依れば、そのチャネル層を形成するカーボンナノチューブのうち、導電体的な性質を有するカーボンナノチューブの密度ρＭが、１／ｋ×ρｔｏｔａｌで示される。従って、上式２より、ρＭの範囲は、下記式３で示される範囲となる。
（式３）；１／ｋ×ρｓｈｏｒｔ＜ρＭ＜ρｏｐｅｎ
この式３から、導電体的な性質を有するカーボンナノチューブの密度ρＭは、ρｏｐｅｎよりも低いことが分かる。従って、導電体的カーボンナノチューブに限って考えると、そのソース電極とそのドレイン電極が連続して接続される（短絡される）確率は、開放限界確率より低い。その結果、導電体的カーボンナノチューブにより、ソース電極とドレイン電極間にパスができる可能性を低減でき、リーク電流を防止することができる。
一方、式２に示されるように、ρｓｈｏｒｔ＜ρｔｏｔａｌであることにより、カーボンナノチューブ全体として考えると、そのソース電極とそのドレイン電極間が短絡される確率は、短絡限界確率より高い。従って、チャネル層としての機能を果たしうる。
尚、上式（２）のような範囲が見つかるのは、上式（１）のような場合である。【００９４】
上記の半導体装置において、開放限界確率は、ゼロ％であり、短絡限界確率は、１００％であることが好ましい。【００９５】
開放限界確率がゼロ％であれば、ソース電極（３）−ドレイン電極（２）間が導電体的カーボンナノチューブのみで短絡される確率を、ゼロ％にすることができる。また、短絡限界確率を１００％とすれば、カーボンナノチューブ全体として考えた場合に、ソース電極とドレイン電極との間が短絡される確率を、１００％にすることができる。【００９６】
本発明の更に他の形態は、上記の半導体装置と、ドレイン電極に接続された液晶セルと、を具備する液晶素子である。【００９７】
本発明の更に他の形態は、上記の半導体装置と、ドレイン電極に接続されたＥＬ（エレクトロルミネッセンス）膜と、を具備するＥＬ素子である。【００９８】
本発明の更に他の形態は、上記の半導体装置と、ドレイン電極に接続され、フレキシブルであるＥＬ膜と、を具備する電子ペーパー素子である。【００９９】
本発明にかかる半導体装置の製造方法の他の形態は、ソース電極及びドレイン電極間の距離を設計する電極間距離決定ステップと、導電体的な性質を有するカーボンナノチューブ（Ｍ）がカーボンナノチューブ全体（ｔｏｔａｌ）に対して１／ｋを占めるようなカーボンナノチューブを準備するカーボンナノチューブ準備ステップと、カーボンナノチューブの長さ毎に、カーボンナノチューブが連続してソース電極とドレイン電極間を接続する確率である短絡確率と、カーボンナノチューブ密度との対応関係を示す第１データを準備するステップと、この第１データを参照して、短絡確率が開放限界確率以下になる時のカーボンナノチューブ密度の最大値を示すρｏｐｅｎと、短絡確率が短絡限界確率以上になる時のカーボンナノチューブ密度の最小値を示すρｓｈｏｒｔとを、カーボンナノチューブの長さ毎に求めるステップと、ρｓｈｏｒｔが、ｋ×ρｏｐｅｎよりも小さくなるようなカーボンナノチューブの長さを求める長さ決定ステップと、準備したカーボンナノチューブを、長さ決定ステップにおいて決定された長さに調整する調整ステップと、調整ステップにおいて調整されたカーボンナノチューブを用いて、カーボンナノチューブ密度ρｔｏｔａｌが、ρｓｈｏｒｔ＜ρｔｏｔａｌ＜ｋ×ρｏｐｅｎの範囲となるように、チャネル形成領域に付着させてチャネル層を形成するチャネル層形成ステップと、を具備する。【０１００】
上述のような方法に依れば、チャネル層にカーボンナノチューブを用いているので、高温プロセスを必要とせず、低温プロセスで半導体装置を形成することができる。【０１０１】
上記の半導体装置の製造方法において、開放限界確率を０％、短絡限界確率を１００％とすることが好ましい。
【図１Ａ】
2008075642.tif 000003
【図１Ｂ】
2008075642.tif 000004
【図２】
2008075642.tif 000005
【図３】
2008075642.tif 000006
【図４】
2008075642.tif 000007
【図５】
2008075642.tif 000008
【図６】
2008075642.tif 000009
【図７】
2008075642.tif 000010
【図８】
2008075642.tif 000011
【図９】
2008075642.tif 000012
【図１０Ａ】
2008075642.tif 000013
【図１０Ｂ】
2008075642.tif 000014
【国際調査報告】
2008075642.tif 000015
2008075642.tif 000016