(57)【特許請求の範囲】
【請求項１】
複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、
前記画素毎に液晶素子の印加電圧を指定する映像信号を供給するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界を、現フレームおよび現フレームより一つ前の前フレームでそれぞれ検出する境界検出部と、
前記境界検出部で検出された現フレームの境界において、前記境界検出部で検出された前フレームの境界と同じ部分を除外した適用境界を決定する適用境界決定部と、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出部と、
前記リスク境界に隣接する第１画素のうち、前記リスク境界によって少なくとも２辺が囲まれた第１画素を特定する特定部と、
前記特定部で特定された第１画素のうち、前記適用境界決定部によって決定された適用境界に隣接する第１画素について、入力された映像信号で指定される印加電圧が前記第１電圧よりも低い第３電圧を下回り、液晶分子が不安定な状態となる場合、当該第１画素に対応する液晶素子への印加電圧を、前記入力された映像信号で指定される印加電圧から予め定められた第３電圧に置換する置換部と、
を備えることを特徴とする映像処理回路。
【請求項２】
前記置換部は、前記特定部で特定された第１画素のうち、前記適用境界決定部によって決定された適用境界に隣接する第１画素から前記適用境界と反対側へ連続する１以上の予め定められた個数の前記第１画素に対応する液晶素子への印加電圧を予め定められた第３電圧に置換することを特徴とする請求項１に記載の映像処理回路。
【請求項３】
複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、
前記画素毎に液晶素子の印加電圧を指定する映像信号を供給するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界を、現フレームおよび現フレームより一つ前の前フレームでそれぞれ検出する境界検出部と、
前記境界検出部で検出された現フレームの境界において、前記境界検出部で検出された前フレームの境界と同じ部分を除外した適用境界を決定する適用境界決定部と、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出部と、
前記リスク境界に隣接する第１画素のうち、前記リスク境界によって少なくとも２辺が囲まれた第１画素を特定する特定部と、
前記特定部で特定された第１画素に隣接し、且つ、前記適用境界決定部によって決定された適用境界に隣接する第２画素について、入力された映像信号で指定される印加電圧が前記第２電圧よりも大きく、ノーマリーブラックモードにおける明画素またはノーマリーホワイトモードにおける暗画素に対応する場合、当該第２画素に対応する液晶素子への印加電圧を、前記入力された映像信号で指定される印加電圧から予め定められた第４電圧に置換する置換部と、
を備えることを特徴とする映像処理回路。
【請求項４】
前記置換部は、前記特定部で特定された第１画素に隣接し、且つ、前記適用境界決定部によって決定された適用境界に隣接する第２画素から前記適用境界と反対側へ連続する１以上の予め定められた個数の前記第２画素に対応する液晶素子への印加電圧を予め定められた第４電圧に置換することを特徴とする請求項３に記載の映像処理回路。
【請求項５】
複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、
前記画素毎に液晶素子の印加電圧を指定する映像信号を供給するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界を、現フレームおよび現フレームより一つ前の前フレームでそれぞれ検出する境界検出部と、
前記境界検出部で検出された現フレームの境界において、前記境界検出部で検出された前フレームの境界と同じ部分を除外した適用境界を決定する適用境界決定部と、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出部と、
前記リスク境界に隣接する第１画素のうち、前記リスク境界によって少なくとも２辺が囲まれた第１画素を特定する特定部と、
前記特定部で特定された第１画素のうち、前記適用境界決定部によって決定された適用境界に隣接する第１画素について、入力された映像信号で指定される印加電圧が前記第１電圧よりも低い第３電圧を下回り、液晶分子が不安定な状態となる場合、当該第１画素に対応する液晶素子への印加電圧を、前記入力された映像信号で指定される印加電圧から予め定められた第３電圧に置換し、
前記特定部で特定された第１画素に隣接し、且つ、前記適用境界決定部によって決定された適用境界に隣接する第２画素について、入力された映像信号で指定される印加電圧が前記第２電圧よりも大きく、ノーマリーブラックモードにおける明画素またはノーマリーホワイトモードにおける暗画素に対応する場合、当該第２画素に対応する液晶素子への印加電圧を、前記入力された映像信号で指定される印加電圧から予め定められた第４電圧に置換する置換部と、
を備えることを特徴とする映像処理回路。
【請求項６】
前記置換部は、前記特定部で特定された第１画素のうち、前記適用境界決定部によって決定された適用境界に隣接する第１画素から前記適用境界と反対側へ連続する１以上の予め定められた個数の前記第１画素に対応する液晶素子への印加電圧を予め定められた第３電圧に置換し、前記特定部で特定された第１画素に隣接し、且つ、前記適用境界決定部によって決定された適用境界に隣接する第２画素から前記適用境界と反対側へ連続する１以上の予め定められた個数の前記第２画素に対応する液晶素子への印加電圧を予め定められた第４電圧に置換することを特徴とする請求項５に記載の映像処理回路。
【請求項７】
前記チルト方位は、前記画素電極の側から前記コモン電極に向かって平面視したときに、前記画素電極側における液晶分子の長軸の一端から、前記液晶分子の他端に向かう方向である
ことを特徴とする請求項１、３、５のいずれかに記載の映像処理回路。
【請求項８】
複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、
前記画素毎に液晶素子の印加電圧を指定する映像信号を供給するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界を、現フレームおよび現フレームより一つ前の前フレームでそれぞれ検出し、
前記検出された現フレームの境界において、前記検出された前フレームの境界と同じ部分を除外した適用境界を決定し、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出し、
前記リスク境界に隣接する第１画素のうち、前記リスク境界によって少なくとも２辺が囲まれた第１画素を特定し、
前記特定した第１画素のうち、前記決定された適用境界に隣接する第１画素について、入力された映像信号で指定される印加電圧が前記第１電圧よりも低い第３電圧を下回り、液晶分子が不安定な状態となる場合、当該第１画素に対応する液晶素子への印加電圧を、前記入力された映像信号で指定される印加電圧から予め定められた第３電圧に置換すること
を特徴とする映像処理方法。
【請求項９】
複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、
前記画素毎に液晶素子の印加電圧を指定する映像信号を供給するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界を、現フレームおよび現フレームより一つ前の前フレームでそれぞれ検出し、
前記検出された現フレームの境界において、前記検出された前フレームの境界と同じ部分を除外した適用境界を決定し、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出し、
前記リスク境界に隣接する第１画素のうち、前記リスク境界によって少なくとも２辺が囲まれた第１画素を特定し、
前記特定した第１画素に隣接し、且つ、前記決定された適用境界に隣接する第２画素について、入力された映像信号で指定される印加電圧が前記第２電圧よりも大きく、ノーマリーブラックモードにおける明画素またはノーマリーホワイトモードにおける暗画素に対応する場合、当該第２画素に対応する液晶素子への印加電圧を、前記入力された映像信号で指定される印加電圧から予め定められた第４電圧に置換すること
を特徴とする映像処理方法。
【請求項１０】
複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、
前記画素毎に液晶素子の印加電圧を指定する映像信号を供給するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界を、現フレームおよび現フレームより一つ前の前フレームでそれぞれ検出し、
前記検出された現フレームの境界において、前記検出された前フレームの境界と同じ部分を除外した適用境界を決定し、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出し、
前記リスク境界に隣接する第１画素のうち、前記リスク境界によって少なくとも２辺が囲まれた第１画素を特定し、
前記特定した第１画素のうち、前記決定された適用境界に隣接する第１画素について、入力された映像信号で指定される印加電圧が前記第１電圧よりも低い第３電圧を下回り、液晶分子が不安定な状態となる場合、当該第１画素に対応する液晶素子への印加電圧を、前記入力された映像信号で指定される印加電圧から予め定められた第３電圧に置換し、
前記特定した第１画素に隣接し、且つ、前記決定された適用境界に隣接する第２画素について、入力された映像信号で指定される印加電圧が前記第２電圧よりも大きく、ノーマリーブラックモードにおける明画素またはノーマリーホワイトモードにおける暗画素に対応する場合、当該第２画素に対応する液晶素子への印加電圧を、前記入力された映像信号で指定される印加電圧から予め定められた第４電圧に置換すること
を特徴とする映像処理方法。
【請求項１１】
複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルと、
画素毎に前記液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路とを、有し、
前記映像処理回路は、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界を、現フレームおよび現フレームより一つ前の前フレームでそれぞれ検出する境界検出部と、
前記境界検出部で検出された現フレームの境界において、前記境界検出部で検出された前フレームの境界と同じ部分を除外した適用境界を決定する適用境界決定部と、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出部と、
前記リスク境界に隣接する第１画素のうち、前記リスク境界によって少なくとも２辺が囲まれた第１画素を特定する特定部と、
前記特定部で特定された第１画素のうち、前記適用境界決定部によって決定された適用境界に隣接する第１画素について、入力された映像信号で指定される印加電圧が前記第１電圧よりも低い第３電圧を下回り、液晶分子が不安定な状態となる場合、当該第１画素に対応する液晶素子への印加電圧を、前記入力された映像信号で指定される印加電圧から予め定められた第３電圧に置換する置換部と、
を備えることを特徴とする液晶表示装置。
【請求項１２】
複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルと、
画素毎に前記液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路とを、有し、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界を、現フレームおよび現フレームより一つ前の前フレームでそれぞれ検出する境界検出部と、
前記境界検出部で検出された現フレームの境界において、前記境界検出部で検出された前フレームの境界と同じ部分を除外した適用境界を決定する適用境界決定部と、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出部と、
前記リスク境界に隣接する第１画素のうち、前記リスク境界によって少なくとも２辺が囲まれた第１画素を特定する特定部と、
前記特定部で特定された第１画素に隣接し、且つ、前記適用境界決定部によって決定された適用境界に隣接する第２画素について、入力された映像信号で指定される印加電圧が前記第２電圧よりも大きく、ノーマリーブラックモードにおける明画素またはノーマリーホワイトモードにおける暗画素に対応する場合、当該第２画素に対応する液晶素子への印加電圧を、前記入力された映像信号で指定される印加電圧から予め定められた第４電圧に置換する置換部と、
を備えることを特徴とする液晶表示装置。
【請求項１３】
複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルと、
画素毎に前記液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路とを、有し、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界を、現フレームおよび現フレームより一つ前の前フレームでそれぞれ検出する境界検出部と、
前記境界検出部で検出された現フレームの境界において、前記境界検出部で検出された前フレームの境界と同じ部分を除外した適用境界を決定する適用境界決定部と、
入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界である暗画素と明画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出部と、
前記リスク境界に隣接する第１画素のうち、前記リスク境界によって少なくとも２辺が囲まれた第１画素を特定する特定部と、
前記特定部で特定された第１画素のうち、前記適用境界決定部によって決定された適用境界に隣接する第１画素について、入力された映像信号で指定される印加電圧が前記第１電圧よりも低い第３電圧を下回り、液晶分子が不安定な状態となる場合、当該第１画素に対応する液晶素子への印加電圧を、前記入力された映像信号で指定される印加電圧から予め定められた第３電圧に置換し、
前記特定部で特定された第１画素に隣接し、且つ、前記適用境界決定部によって決定された適用境界に隣接する第２画素について、入力された映像信号で指定される印加電圧が前記第２電圧よりも大きく、ノーマリーブラックモードにおける明画素またはノーマリーホワイトモードにおける暗画素に対応する場合、当該第２画素に対応する液晶素子への印加電圧を、前記入力された映像信号で指定される印加電圧から予め定められた第４電圧に置換する置換部と、
を備えることを特徴とする液晶表示装置。
【請求項１４】
請求項１１乃至請求項１３のいずれかに記載された液晶表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。
【背景技術】
【０００２】
液晶パネルは、一対の基板のうち、一方の基板において画素毎に画素電極がマトリクス
状に配列し、他方の基板においてコモン電極が各画素にわたって共通となるように設けら
れ、画素電極とコモン電極とで液晶を挟持した構成となっている。このような構成におい
て、画素電極とコモン電極との間に、階調レベルに応じた電圧を印加・保持させると、液
晶の配向状態が画素毎に規定され、これにより、透過率または反射率が制御される。した
がって、上記構成では、液晶分子に作用する電界のうち、画素電極からコモン電極に向か
う方向（またはその反対方向）、すなわち基板面に対して垂直方向（縦方向）の成分だけ
が、表示制御に寄与する、ということができる。
【０００３】
ところで、小型化、高精細化のために液晶パネルの画素ピッチが狭くなると、互いに隣
接する画素電極同士で生じる電界、すなわち基板面に対して平行方向（横方向）の電界が
生じて、その影響が無視できなくなりつつある。例えばＶＡ（Vertical Alignment）方式
やＴＮ（Twisted Nematic）方式などのように縦方向の電界により駆動されるべき液晶に
対して、横電界が加わると、液晶の配向不良（リバースチルトドメイン）が発生し、表示
上の不具合が発生してしまう、という問題が生じた。
このリバースチルトドメインの影響を低減するために、画素電極に合わせて遮光層（開
口部）の形状を規定するなどして液晶パネルの構造を工夫する技術（例えば特許文献１参
照）や、映像信号から算出した平均輝度値が閾値以下の場合にリバースチルトドメインが
発生すると判断して、設定値以上の映像信号をクリップする技術（例えば特許文献２参照
）などが提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−３４９６５号公報（図１）
【特許文献２】特開２００９−６９６０８号公報（図２）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、液晶パネルの構造によってリバースチルトドメインを低減する技術では
、開口率が低下しやすく、また、構造を工夫しないで既に製作された液晶パネルに適用で
きないという欠点がある。一方、設定値以上の映像信号をクリップする技術では、表示さ
れる画像の明るさが設定値に一律に制限されてしまう、という欠点もある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、これらの欠点を
解消しつつ、リバースチルトドメインを低減する技術を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係る映像処理回路にあっては、複数の画素の各々
に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶
を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶
パネルに対し、前記画素毎に液晶素子の印加電圧を指定する映像信号を供給するとともに
、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路
であって、入力された映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前
記印加電圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界を、現フレ
ームおよび現フレームより一つ前の前フレームでそれぞれ検出する境界検出部と、前記境
界検出部で検出された現フレームの境界において、前記境界検出部で検出された前フレー
ムの境界と同じ部分を除外した適用境界を決定する適用境界決定部と、入力された映像信
号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よ
りも大きい第２電圧を上回る第２画素との境界の一部であって、前記液晶のチルト方位で
定まるリスク境界を検出するリスク境界検出部と、前記リスク境界に隣接する第１画素の
うち、前記リスク境界によって少なくとも２辺が囲まれた第１画素を特定する特定部と、
前記特定部で特定された第１画素のうち、前記適用境界決定部によって決定された適用境
界に隣接する第１画素について、入力された映像信号で指定される印加電圧が前記第１電
圧よりも低い第３電圧を下回る場合、当該第１画素に対応する液晶素子への印加電圧を、
前記入力された映像信号で指定される印加電圧から予め定められた第３電圧に置換する置
換部と、を備えることを特徴とする。
なお、前記置換部は、前記特定部で特定された第１画素のうち、前記適用境界決定部に
よって決定された適用境界に隣接する第１画素から前記適用境界と反対側へ連続する１以
上の予め定められた個数の前記第１画素に対応する液晶素子への印加電圧を予め定められ
た第３電圧に置換する構成としてもよい。
【０００７】
また、本発明に係る映像処理回路にあっては、複数の画素の各々に対応して画素電極が
設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電
極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、前記画
素毎に液晶素子の印加電圧を指定する映像信号を供給するとともに、処理した映像信号に
基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、入力された
映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１
電圧よりも大きい第２電圧以上である第２画素との境界を、現フレームおよび現フレーム
より一つ前の前フレームでそれぞれ検出する境界検出部と、前記境界検出部で検出された
現フレームの境界において、前記境界検出部で検出された前フレームの境界と同じ部分を
除外した適用境界を決定する適用境界決定部と、入力された映像信号で指定される印加電
圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を
上回る第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検
出するリスク境界検出部と、前記リスク境界に隣接する第１画素のうち、前記リスク境界
によって少なくとも２辺が囲まれた第１画素を特定する特定部と、前記特定部で特定され
た第１画素に隣接し、且つ、前記適用境界決定部によって決定された適用境界に隣接する
第２画素について、入力された映像信号で指定される印加電圧が前記第２電圧よりも大き
い場合、当該第２画素に対応する液晶素子への印加電圧を、前記入力された映像信号で指
定される印加電圧から予め定められた第４電圧に置換する置換部と、を備える構成として
もよい。
なお、この構成にあっては、前記置換部は、前記特定部で特定された第１画素に隣接し
、且つ、前記適用境界決定部によって決定された適用境界に隣接する第２画素から前記適
用境界と反対側へ連続する１以上の予め定められた個数の前記第２画素に対応する液晶素
子への印加電圧を予め定められた第４電圧に置換する構成としてもよい。
【０００８】
また、本発明に係る映像処理回路にあっては、複数の画素の各々に対応して画素電極が
設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電
極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、前記画
素毎に液晶素子の印加電圧を指定する映像信号を供給するとともに、処理した映像信号に
基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、入力された
映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１
電圧よりも大きい第２電圧以上である第２画素との境界を、現フレームおよび現フレーム
より一つ前の前フレームでそれぞれ検出する境界検出部と、前記境界検出部で検出された
現フレームの境界において、前記境界検出部で検出された前フレームの境界と同じ部分を
除外した適用境界を決定する適用境界決定部と、入力された映像信号で指定される印加電
圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を
上回る第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検
出するリスク境界検出部と、前記リスク境界に隣接する第１画素のうち、前記リスク境界
によって少なくとも２辺が囲まれた第１画素を特定する特定部と、前記特定部で特定され
た第１画素のうち、前記適用境界決定部によって決定された適用境界に隣接する第１画素
について、入力された映像信号で指定される印加電圧が前記第１電圧よりも低い第３電圧
を下回る場合、当該第１画素に対応する液晶素子への印加電圧を、前記入力された映像信
号で指定される印加電圧から予め定められた第３電圧に置換し、前記特定部で特定された
第１画素に隣接し、且つ、前記適用境界決定部によって決定された適用境界に隣接する第
２画素について、入力された映像信号で指定される印加電圧が前記第２電圧よりも大きい
場合、当該第２画素に対応する液晶素子への印加電圧を、前記入力された映像信号で指定
される印加電圧から予め定められた第４電圧に置換する置換部と、を備える構成としても
よい。
なお、この構成にあっては、前記置換部は、前記特定部で特定された第１画素のうち、
前記適用境界決定部によって決定された適用境界に隣接する第１画素から前記適用境界と
反対側へ連続する１以上の予め定められた個数の前記第１画素に対応する液晶素子への印
加電圧を予め定められた第３電圧に置換し、前記特定部で特定された第１画素に隣接し、
且つ、前記適用境界決定部によって決定された適用境界に隣接する第２画素から前記適用
境界と反対側へ連続する１以上の予め定められた個数の前記第２画素に対応する液晶素子
への印加電圧を予め定められた第４電圧に置換する構成としてもよい。
【０００９】
これらの本発明によれば、液晶パネルの構造を変更する必要がないので、開口率の低下
を招くこともないし、また、構造を工夫しないで既に製作された液晶パネルに適用するこ
とも可能である。
また、本発明によれば、画像を解析して前フレームから動きのあった画素のうち、リス
ク境界に接する画素について印加電圧が補正されるので、リスク境界に接する暗画素を一
律に置換する構成と比較して、印加電圧を補正する画素を少なく抑えることができる。
【００１０】
なお、本発明は、映像処理回路のほか、映像処理方法、液晶表示装置および当該液晶表
示装置を含む電子機器としても概念することが可能である。
【図面の簡単な説明】
【００１１】
【図１】実施形態に係る映像処理回路を適用した液晶表示装置を示す図。
【図２】同液晶表示装置における液晶素子の等価回路を示す図。
【図３】同映像処理回路の構成を示す図。
【図４】同液晶表示装置における表示特性を示す図。
【図５】同液晶表示装置における表示動作を示す図。
【図６】映像処理回路によるリバースチルトの抑制を示す図。
【図７】液晶パネルにおいてＶＡ方式としたときの初期配向の説明図。
【図８】液晶パネルにおける画像の動きを説明するための図。
【図９】液晶パネルにおいて発生するリバースチルトの説明図。
【図１０】液晶パネルにおける画像の動きを説明するための図。
【図１１】液晶パネルにおいて発生するリバースチルトの説明図。
【図１２】液晶パネルにおいて発生するリバースチルトの説明図。
【図１３】映像処理回路における処理を示す図。
【図１４】映像処理回路における処理を示す図。
【図１５】チルト方位角（０度）としたときの処理配向の説明図。
【図１６】チルト方位角（０度）で発生するリバースチルトの説明図。
【図１７】チルト方位角（０度）で発生するリバースチルトの説明図。
【図１８】チルト方位角（０度）における置換処理を示す図。
【図１９】チルト方位角（２２５度）としたときの処理配向の説明図。
【図２０】チルト方位角（２２５度）における置換処理を示す図。
【図２１】映像処理回路における他の置換処理（その１）を示す図。
【図２２】映像処理回路における他の置換処理（その２）を示す図。
【図２３】映像処理回路における他の置換処理（その３）を示す図。
【図２４】液晶パネルにおいてＴＮ方式としたときの初期配向の説明図。
【図２５】液晶パネルにおいて発生するリバースチルトの説明図。
【図２６】液晶パネルにおいて発生するリバースチルトの説明図。
【図２７】液晶パネルにおいて発生するリバースチルトの説明図。
【図２８】液晶表示装置を適用したプロジェクターを示す図。
【発明を実施するための形態】
【００１２】
＜実施形態＞
以下、本発明の実施形態について図面を参照して説明する。図１は、実施形態に係る映
像処理回路を適用した液晶表示装置の全体構成を示すブロック図である。
この図に示されるように、液晶表示装置１は、制御回路１０と、液晶パネル１００と、
走査線駆動回路１３０と、データ線駆動回路１４０とを有する。このうち、制御回路１０
には、映像信号Ｖid-inが、上位装置から同期信号Ｓyncに同期して供給される。映像信号
Ｖid-inは、液晶パネル１００における各画素の階調レベルをそれぞれ指定するデジタル
データであり、同期信号Ｓyncに含まれる垂直走査信号、水平走査信号およびドットクロ
ック信号（いずれも図示省略）にしたがった走査の順番で供給される。なお、映像信号Ｖ
id-inは、画素の階調レベルを指定するが、後述するように階調レベルに応じて液晶素子
の印加電圧が定まるので、映像信号Ｖid-inは液晶素子の印加電圧を指定するものといっ
て差し支えない。
【００１３】
制御回路１０は、走査制御回路２０と映像処理回路３０とにより構成される。このうち
、走査制御回路２０は、各種の制御信号を生成して、同期信号Ｓyncに同期して各部を制
御する。映像処理回路３０は、詳細については後述するが、デジタルの映像信号Ｖid-in
を処理して、アナログのデータ信号Ｖxを出力するものである。
【００１４】
液晶パネル１００は、素子基板（第１基板）１００ａと対向基板（第２基板）１００ｂ
とが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動さ
れる液晶１０５が挟持された構成となっている。
素子基板１００ａのうち、対向基板１００ｂとの対向面には、複数ｍ行の走査線１１２
が図においてＸ（横）方向に沿って設けられる一方、複数ｎ列のデータ線１１４が、Ｙ（
縦）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられて
いる。
なお、本実施形態では、走査線１１２を区別するために、図において上から順に１、２
、３、・・・、（ｍ−１）、ｍ行目という呼び方をする場合がある。同様に、データ線１
１４を区別するために、図において左から順に１、２、３、・・・、（ｎ−１）、ｎ列目
という呼び方をする場合がある。
【００１５】
素子基板１００ａでは、さらに、走査線１１２とデータ線１１４との交差のそれぞれに
対応して、ｎチャネル型のＴＦＴ１１６と矩形形状で透明性を有する画素電極１１８との
組が設けられている。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極
はデータ線１１４に接続され、ドレイン電極が画素電極１１８に接続されている。
一方、対向基板１００ｂのうち、素子基板１００ａとの対向面には、透明性を有するコ
モン電極１０８が全面にわたって設けられる。コモン電極１０８には、図示省略した回路
によって電圧ＬＣcomが印加される。
なお、図１において、素子基板１００ａの対向面は対向基板に向いている側である。こ
のため、当該対向面に設けられる走査線１１２、データ線１１４、ＴＦＴ１１６および画
素電極１１８については、破線で示すべきであるが、見難くなるので、それぞれ実線で示
している。
【００１６】
図２は、液晶パネル１００の等価回路を示した図である。液晶パネル１００は、走査線
１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液
晶１０５を挟持した液晶素子１２０が配列した構成となる。
また、図１では記載を省略したが、実際には図２に示されるように、液晶素子１２０に
対して並列に補助容量（蓄積容量）１２５が設けられる。この補助容量１２５は、一端が
画素電極１１８に接続され、他端が容量線１１５に共通接続されている。容量線１１５は
時間的に一定の電圧に保たれている。
このような構成において、走査線１１２がＨレベルになると、当該走査線にゲート電極
が接続されたＴＦＴ１１６がオン状態になり、画素電極１１８がデータ線１１４に接続さ
れる。このため、走査線１１２がＨレベルであるときに、データ線１１４に、階調に応じ
た電圧のデータ信号を供給すると、当該データ信号は、オン状態になったＴＦＴ１１６を
介して画素電極１１８に印加される。走査線１１２がＬレベルになると、ＴＦＴ１１６は
オフ状態になるが、画素電極に印加された電圧は、液晶素子１２０の容量性および補助容
量１２５によって保持される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８の間によって生じる電界
に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型で
あれば、印加・保持電圧に応じた透過率となる。
液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、液晶素子１２０が
画素に相当する。そして、この画素の配列領域が表示領域１０１となる。なお、本実施形
態において、液晶１０５をＶＡ方式として、液晶素子１２０が電圧無印加時において黒状
態となるノーマリーブラックモードとする。
【００１７】
走査線駆動回路１３０は、走査制御回路２０による制御信号Ｙctrにしたがって、１、
２、３、・・・、ｍ行目の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｍを
供給する。詳細には、走査線駆動回路１３０は、図５の（ａ）に示されるように、走査線
１１２をフレームにわたって１、２、３、・・・、（ｍ−１）、ｍ行目という順番で選択
するとともに、選択した走査線への走査信号を選択電圧ＶＨ（Ｈレベル）とし、それ以外
の走査線への走査信号を非選択電圧ＶＬ（Ｌレベル）とする。
なお、フレームとは、映像信号Ｖid-inが１コマ分供給される周期をいい、同期信号Ｓy
ncに含まれる垂直走査信号の周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒
である。本実施形態では、フレームにわたって１、２、３、・・・、ｍ行目の走査線１１
２が順番に選択されるので、液晶パネル１００は、映像信号Ｖid-inと等倍速で駆動され
る。このため、本実施形態では、液晶パネル１００に１コマ分の画像を表示させるのに要
する期間は、フレームと一致する。
【００１８】
データ線駆動回路１４０は、映像処理回路３０から供給されるデータ信号Ｖxを、走査
制御回路２０による制御信号Ｘctrにしたがって１〜ｎ列目のデータ線１１４にデータ信
号Ｘ1〜Ｘnとしてサンプリングする。
なお、本説明において電圧については、液晶素子１２０の印加電圧を除き、特に明記し
ない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、
コモン電極１０８の電圧ＬＣcomと画素電極１１８との電位差であり、他の電圧と区別す
る必要があるからである。また、直流成分の印加による液晶１０５の劣化を防止するため
に、液晶素子１２０については交流駆動が実行される。詳細には、画素電極１１８には、
振幅中心である電圧Ｖcntに対して高位側の正極性電圧と低位側の負極性電圧とにフレー
ム毎に交互に切り替えられながら印加される。このような交流駆動において、本実施形態
では、同一フレーム内において各液晶素子１２０の書き込み極性をすべての同一とする面
反転方式としている。なお、コモン電極１０８に印加される電圧ＬＣcomは、ここでは電
圧Ｖcntとほぼ同電圧と考えてよい。
【００１９】
本実施形態において、液晶素子１２０の印加電圧（Ｖ）と透過率（Ｔ）との関係は、液
晶１０５をＶＡ方式のノーマリーブラックモードとしているので、図４の（ａ）に示され
るようなＶ（電圧）−Ｔ（透過率）特性で表される。液晶素子１２０を、映像信号Ｖid-i
nで指定された階調レベルに応じた透過率とさせるには、当該階調レベルに応じた電圧を
、該液晶素子に印加すれば良いはずである。
しかしながら、液晶素子１２０の印加電圧を、映像信号Ｖid-inで指定される階調レベ
ルに応じて単に規定するだけでは、リバースチルトドメインに起因する表示上の不具合が
発生してしまう場合がある。
【００２０】
この不具合は、例えば図６（ａ）に示されるように、映像信号Ｖid-inで示される画像
が、白画素を背景として、黒画素が連続する黒パターンが右方向に移動する場合に、その
黒パターンの左端縁部（動きの後縁部）において黒画素から白画素に変化すべき画素がリ
バースチルトドメインの発生によって白画素にならない、という一種の尾引き現象として
表れる。
なお、図６（ａ）のにおいて見方を変えると、黒画素を背景として白画素が連続する白
パターンが右方向に移動する場合に、その白パターンの右端縁部（動きの先端部）におい
て黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素に
ならない、ということもできる。
また、同図においては、説明の便宜上、画像のうち、１部分のみを抜き出している。
【００２１】
リバースチルトドメインに起因する表示上の不具合は、液晶素子１２０において挟持さ
れた液晶分子が不安定な状態から、画像の動きによって印加電圧に応じた配向状態へと変
化するときに、横電界の影響によって液晶分子の配向が乱れて、以後、印加電圧に応じた
配向状態になりにくくなることが原因の１つとして考えられている。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大き
くなる場合であり、これは、表示しようとする画像において黒レベルの（または黒レベル
に近い）暗画素と、白レベルの（または白レベルに近い）明画素と、が隣接する場合であ
る。
このうち、暗画素については、印加電圧がノーマリーブラックモードにおける黒レベル
の電圧Ｖbk以上であって電圧Ｖth1（第１電圧）を下回る電圧範囲Ａにある液晶素子１２
０の画素をいうことにする。また、便宜的に、液晶素子の印加電圧が電圧範囲Ａにある液
晶素子の透過率範囲（階調範囲）を「ａ」とする。
次に、明画素については、印加電圧が電圧Ｖth2（第２電圧）以上であってノーマリー
ブラックモードにおける白レベル電圧Ｖwt以下の電圧範囲Ｂにある液晶素子１２０とする
。便宜的に、液晶素子の印加電圧が電圧範囲Ｂにある液晶素子の透過率範囲（階調範囲）
を「ｂ」とする。
なお、ノーマリーブラックモードにおいて、電圧Ｖth1は、液晶素子の相対透過率を１
０％とさせる光学的閾値電圧であり、電圧Ｖth2は、液晶素子の相対透過率を９０％とさ
せる光学的飽和電圧と考えてよい場合がある。
【００２２】
一方、液晶分子が不安定な状態であるときとは、液晶素子の印加電圧がＶc（第３電圧
）を下回るときである。液晶素子の印加電圧がＶcを下回るときでは、その印加電圧によ
る縦電界の規制力が配向膜による規制力と比較して弱いので、液晶分子の配向状態は、わ
ずかな外的要因によって乱れやすい。また、その後、印加電圧がＶc以上になったときに
、当該印加電圧に応じて液晶分子が傾斜しようとしても、応答に時間がかかりやすいため
である。逆にいえば、印加電圧がＶc以上であれば、液晶分子が印加電圧に応じて傾斜し
始める（透過率が変化し始める）ので、液晶分子の配向状態は安定状態にある、というこ
とができる。換言すれば、電圧Ｖcは、透過率で規定した電圧Ｖth1よりも低い関係にある
。
【００２３】
このように考えた場合に、変化前において液晶分子が不安定な状態にあった画素は、画
像の動きによって暗画素と明画素とが隣接することになったときの横電界の影響によって
リバースチルトドメインが発生しやすい状況にあるということができる。ただし、液晶分
子の初期配向状態を考慮して検討すると、暗画素と明画素との位置関係によってリバース
チルトドメインが発生する場合と発生しない場合とがある。
そこで次に、これらの場合をそれぞれ検討する。
【００２４】
図７（ａ）は、液晶パネル１００において互いに縦および横方向に隣接する２×２の画
素を示す図であり、図７（ｂ）は、液晶パネル１００を、図７（ａ）におけるｐ−ｑ線を
含む垂直面で破断したときの簡易断面図であり、特に液晶分子の状態を示す図である。
これらの図に示されるように、ＶＡ方式の液晶分子は、画素電極１１８とコモン電極１
０８との電位差（液晶素子の印加電圧）がゼロである状態において、チルト角がθａで、
チルト方位角がθｂ（＝４５度）で、初期配向しているものとする。
ここで、リバースチルトドメインは、上述したように画素電極１１８同士の横電界に起
因して発生することから、画素電極１１８が設けられた素子基板１００ａの側における液
晶分子の振る舞いが問題となる。このため、液晶分子のチルト方位角およびチルト角につ
いては、画素電極１１８（素子基板１００ａ）の側を基準にして規定する。
詳細には、チルト角θａとは、図７（ｂ）に示されるように、基板法線Ｓvを基準にし
て、液晶分子の長軸Ｓaのうち、画素電極１１８側の一端を基準点としてコモン電極１０
８側の他端が傾斜したときに、液晶分子の長軸Ｓaがなす角度とする。一方、チルト方位
角θｂとは、データ線１１４の配列方向であるＹ方向に沿った基板垂直面を基準にして、
液晶分子の長軸Ｓaおよび基板法線Ｓvを含む基板垂直面（ｐ−ｑ線を含む垂直面）がなす
角度とする。なお、チルト方位角θｂについては、画素電極１１８の側からコモン電極１
０８に向けて平面視したときに、画面上方向（Ｙ方向の反対方向）から、液晶分子の長軸
の一端を始点として他端に向かう方向（図７（ａ）では右上方向）までを、時計回りで規
定した角度とする。
また、同様に画素電極１１８の側から平面視したときに、液晶分子における画素電極側
の一端から他端に向かう方向（図７（ａ）では右上方向）を便宜的にチルト方位の下流側
と呼び、反対に他端から一端に向かう方向（図７（ａ）では左下方向）を便宜的にチルト
方位の上流側と呼ぶことにする。
【００２５】
このような初期配向となる液晶１０５を用いた液晶パネル１００において、例えば図８
（ａ）に示されるように、破線で囲まれた２×２の４画素に着目する。図８（ａ）では、
白レベルの画素（白画素）からなる領域を背景として黒レベルの画素（黒画素）からなる
パターンが右上方向にフレーム毎に１画素ずつ移動する場合を示している。この場合、図
９（ａ）に示されるように、（ｎ−１）フレームにおいて２×２の４画素がすべて黒画素
の状態から、ｎフレームにおいて、左下の１画素だけが白画素に変化する。
上述したようにノーマリーブラックモードにおいて、画素電極１１８とコモン電極１０
８との電位差である印加電圧は、黒画素よりも白画素で大きい。このため、黒から白に変
化する左下の画素では、図９（ｂ）において、液晶分子が実線で示される状態から破線で
示される状態に、電界方向とは垂直方向（基板面の水平方向）に傾斜しようとする。
しかしながら、白画素の画素電極１１８（Ｗt）と黒画素の画素電極１１８（Ｂk）との
間隙で生じる電位差は、白画素の画素電極１１８（Ｗt）とコモン電極１０８との間で生
じる電位差と同程度である上に、画素電極同士の間隙が画素電極１１８とコモン電極１０
８との間隙よりも狭い。従って、電界の強度で比較すると、画素電極１１８（Ｗt）と画
素電極１１８（Ｂk）との間隙で生じる横電界は、画素電極１１８（Ｗt）とコモン電極１
０８との間隙で生じる縦電界よりも強い。
左下の画素は、（ｎ−１）フレームにおいて液晶分子が不安定な状態の黒画素であった
め、液晶分子が縦電界の強度に応じて傾斜するまでに時間がかかる。一方、白レベルの電
圧が画素電極１１８（Ｗt）に印加されたことによる縦電界よりも、隣接する画素電極１
１８（Ｂk）からの横電界の方が強い。従って、白になろうとしている画素では、図９（
ｂ）に示されるように、黒画素に隣接する側の液晶分子Ｒvが、縦電界にしたがって傾斜
しようとする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。
先にリバースチルト状態となった液晶分子Ｒvは、縦電界に応じて破線のように基板水
平方向に傾斜しようとする他の液晶分子の動きに悪影響を与える。このため、白に変化す
べき画素においてリバースチルトが発生する領域は、図９（ｃ）に示されるように、白に
変化すべき画素と黒画素との間隙にとどまらず、その間隙から白に変化すべき画素を浸食
する形で広範囲に拡がる。
なお、図９（ａ）に示されるパターンの変化は、図８（ａ）に示した例のみならず、黒
画素からなるパターンが、図８（ｂ）に示されるように右方向にフレーム毎に１画素ずつ
移動する場合や、図８（ｃ）に示されるように上方向にフレーム毎に１画素ずつ移動する
場合などでも発生する。また、図６（ａ）の説明において見方を変えた場合のように、黒
画素からなる領域を背景として白画素からなるパターンがフレーム毎に右上方向、右方向
または上方向に、１画素ずつ移動する場合にも発生する。
【００２６】
次に、液晶パネル１００において、図１０（ａ）に示されるように、白画素からなる領
域を背景として黒画素からなるパターンが左下方向にフレーム毎に１画素ずつ移動する場
合に、破線で囲まれた２×２の４画素に着目する。この場合、図１１（ａ）に示されるよ
うに、（ｎ−１）フレームにおいて２×２の４画素がすべて黒画素の状態から、ｎフレー
ムにおいて、右上の１画素だけが白画素に変化する。
この変化後においても、黒画素の画素電極１１８（Ｂk）と白画素の画素電極１１８（
Ｗt）との間隙では、画素電極１１８（Ｗt）とコモン電極１０８との間隙の縦電界よりも
強い横電界が発生する。この横電界によって、図１１（ｂ）に示されるように、黒画素に
おいて白画素に隣接する側の液晶分子Ｒvは、縦電界にしたがって傾斜しようとする他の
液晶分子よりも時間的に先んじて配向が変化して、リバースチルト状態となる。しかし、
黒画素では縦電界が（ｎ−１）フレームから変化しないので、他の液晶分子に影響をほと
んど与えない。このため、黒画素から変化しない画素においてリバースチルトが発生する
領域は、図１１（ｃ）に示されるように、図９（ｃ）の例と比較して無視できる程度に狭
い。
一方、２×２の４画素のうち、右上において黒から白に変化する画素では、液晶分子の
初期配向方向が横電界の影響を受けにくい方向であるので、縦電界が加わっても、リバー
スチルト状態となる液晶分子がほとんど存在しない。このため、右上画素では、縦電界の
強度が大きくなるにつれて、液晶分子が基板面の水平方向に図１１（ｂ）において破線で
示されるように正しく傾斜する結果、目的である白画素に変化するので、表示品位の劣化
が発生しにくいことになる。
なお、図１１（ａ）に示されるパターンの変化は、図１０（ａ）に示した例のみならず
、黒画素からなるパターンが、図１０（ｂ）に示されるように左方向にフレーム毎に１画
素ずつ移動する場合や、図１０（ｃ）に示されるように下方向にフレーム毎に１画素ずつ
移動する場合などでも発生する。
【００２７】
図７から図１１までの状況を一旦まとめてみると、ＶＡ方式（ノーマリーブラックモー
ド）においてチルト方位角θｂを４５度とした場合に、あるｎフレームに着目したとき、
次のような要件をすべて満たす場合に、ｎフレームにおいてリバースチルトドメインが発
生しやすい、ということができる。
すなわち、
（１）ｎフレームに着目したときに暗画素と明画素とが隣接して、すなわち、印加電圧が
低い状態の画素と印加電圧が高い状態の画素とが隣接して、横電界が強くなる場合であっ
て、かつ、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、暗画素（印加電圧低）に対し
て、液晶分子におけるチルト方位の上流側に相当する左下側、左側または下側に位置する
場合に、
（３）ｎフレームにおいて当該明画素に変化する画素が、１フレーム前の（ｎ−１）フレ
ームで液晶分子が不安定な状態にあったとき、
当該明画素においてリバースチルトが発生しやすい、ということになる。
換言すれば、ｎフレームにおいて要件（１）および要件（２）の位置関係を満たす明画
素でリバースチルトドメインが発生する条件とは、要件（３）の、１フレーム前の（ｎ−
１）フレームでは、液晶分子が不安定な状態にあった、ということになる。
【００２８】
なお、上記要件（１）については、映像信号Ｖid-inで示される画像のうち、暗画素と
明画素とが隣接する境界を検出することに実質的に等しい。また、要件（２）については
、検出した境界のうち、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が
右側に位置し明画素が左側に位置する部分と、を抽出することに等しい。なお、検出した
境界のうち、抽出した部分を、後述するように「リスク境界」と呼ぶことにする。
【００２９】
ところで、図８では、２×２の４画素が（ｎ−１）フレームで黒画素であって、次のｎ
フレームで左下だけが白画素となったときを例示した。しかし、一般的には、（ｎ−１）
フレームおよびｎフレームのみならず、これらフレームを含む前後の複数フレームにわた
って同様な動きを伴うのが通例である。このため、リバースチルトドメインが発生する場
合、図８（ａ）〜（ｃ）に示されるように、（ｎ−１）フレームで液晶分子が不安定な状
態であった暗画素（白丸点が付された画素）では、画像パターンの動きから、その暗画素
の左下側、左側または下側に明画素が隣接している場合が多いと考えられる。
【００３０】
このため、事前に（ｎ−１）フレームにおいて、映像信号Ｖid-inで示される画像にお
いて暗画素と明画素とが隣接し、且つ、当該暗画素が、当該明画素に対して右上側、右側
または上側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な
状態とならないような電圧を印加すれば、画像パターンの動きによりｎフレームにおいて
要件（１）および要件（２）を満たすことになっても、要件（３）を満たすことはないの
で、ｎフレームにおいてリバースチルトの発生を抑えることができそうではある。
これを、時間基準を１フレーム分だけ戻して、リスク境界を用いた表現にし直すと、ｎ
フレームにおいて、映像信号Ｖid-inで示される画像で暗画素と明画素とが隣接する境界
のうち、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が右側に位置し明
画素が左側に位置する部分とをリスク境界として検出し、当該リスク境界に接する暗画素
に相当する液晶素子に対し、液晶分子が不安定な状態とならないような電圧を印加すれば
、次の（ｎ＋１）フレームにおいて要件（１）および要件（２）を満たすことになっても
、要件（３）を満たすことはない、ということになる。このため、将来の（ｎ＋１）フレ
ームにおいてリバースチルトの発生を未然に抑えることができそうではある。
しかしながら、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態となら
ないような電圧を印加する、ということは、要するに、映像信号Ｖid-inに基づかない画
像が表示される表示背反が発生することにほかならない。したがって、このような表示背
反となる画素をできるだけ少なくする、という観点から、上記要件（１）〜（３）につい
て再検討することにする。
【００３１】
図１２（ａ）に示されるように、２×２の４画素が（ｎ−１）フレームにおいて例えば
全て黒画素（Ｂk）である場合に、ｎフレームにおいて左下画素だけ白画素（Ｗt）に変化
するとき、当該白画素においてリバースチルトが発生するのは、図９を用いて説明した通
りである。このときのリバースチルトは、図９（ｃ）または図１２（ａ）のｎフレームで
示されるように当該白画素における上辺側および右辺側で発生する。これは、左下の白画
素では、上側に位置する黒画素と、右上側に位置する黒画素と、右側に位置する黒画素と
で、それぞれ強い横電界が発生するためである。
次の（ｎ＋１）フレームにおいて、黒パターンの移動によって右下画素（該画素のさら
に右側には白画素が隣接）が白画素に変化すると、当該右下画素でも、同様にリバースチ
ルトが上辺側および右辺側に発生して、すでに左下画素の上辺側で発生していたリバース
チルト領域と連結する。これによりリバースチルト発生領域が複数画素にわたって連続す
る結果、視覚的に目立つことになる。
【００３２】
次に、図１２（ｂ）に示されるように、ｎフレームにおいて２×２の４画素のうち、左
下画素および左上画素が白画素に変化する場合、すなわち、左半分の１列が白画素に変化
する場合について考察する。この場合、ｎフレームにおいて白画素に変化する左下画素（
注目画素）では、リバースチルトが、図１２（ｂ）のｎフレームで示されるように、右上
隅辺および右辺側に発生し、上辺側では発生しにくい。これは、注目画素では、右上側に
位置する黒画素と、右側に位置する黒画素とで、それぞれ強い横電界が発生するものの、
上側に位置する明画素とでは、横電界がほとんど発生しないためである。
また、注目画素の右辺側でリバースチルトは発生するものの、上辺で横電界が生じてい
ないなどの理由に、２辺（上辺および右辺）で横電界が生じた図１２（ａ）の例と比較し
て、リバースチルト発生領域のうち、水平方向の幅も狭くなる。
【００３３】
次の（ｎ＋１）フレームにおいて２×２の４画素のうち、黒パターンの右方向の移動に
よって右下画素および右上画素が白画素になっても、水平方向（Ｘ方向）に延在するリバ
ースチルトが上辺側に存在しないので、リバースチルトの発生領域が連結されず、離散的
となり、視覚的に目立つことはない。
なお、ここではｎフレームにおいて２×２の４画素のうち、左下画素および左上画素が
明画素に変化する場合について考察したが、左下画素および右下画素が明画素に変化する
場合、すなわち、下半分の１行が白画素に変化する場合でも同様である。
【００３４】
このように、ｎフレームにおいて要件（１）および要件（２）の位置関係を満たす白（
明）画素が、要件（３）を満たす場合であっても、リバースチルトは発生するものの、そ
の影響が視覚的に目立たないときがある。この点を考慮して、上記要件（２）を次の（２
ａ）のように修正する。
すなわち、
（２ａ）ｎフレームにおいて、当該明画素（印加電圧高）が、その上側、右上側および右
側に位置する暗画素（印加電圧低）によって囲まれた場合に、すなわち、当該明画素の上
辺側および右辺側がリスク境界によって囲まれた場合に、
と修正する。
【００３５】
このため、要件（１）、（２ａ）、（３）を考慮しつつ、時間基準を１フレーム分だけ
戻し、リスク境界を用いた表現したときに、次のようにすれば、リバースチルトの発生を
抑えることができる、ということになる。
すなわち、ｎフレームにおいて、映像信号Ｖid-inで示される画像において暗画素と明
画素とが隣接する境界のうち、暗画素が上側に位置し明画素が下側に位置する部分と、暗
画素が右側に位置し明画素が左側に位置する部分とをリスク境界として検出する。
そして、リスク境界に接する暗画素のうち、ｎフレームにおいて暗画素から明画素に状
態が変化した画素に隣接し、リスク境界によって２辺（左辺および下辺）が囲まれた暗画
素の液晶素子に対し、液晶分子が不安定な状態とならないような電圧を印加すれば、将来
の（ｎ＋１）フレームにおいて、リバースチルトの発生を未然に抑えることができる、と
いうことになる。
つまり、本発明は、現フレームの補正に際し、リスク境界に加えて、前のフレームの状
態を考慮してリバースチルトドメインの発生を抑制するものである。
【００３６】
次に、ｎフレームにおいて、映像信号Ｖid-inで示される画像において暗画素と明画素
とが隣接する場合であって、当該暗画素が当該明画素に対して上記位置関係にある場合に
、当該暗画素において液晶分子が不安定な状態にならないようにするには、どうすれば良
いのか、という点について検討する。上述したように、液晶分子が不安定な状態にあると
きとは、液晶素子の印加電圧がＶcを下回るときである。このため、上記位置関係を満た
す暗画素につき、映像信号Ｖid-inで指定される液晶素子の印加電圧がＶcを下回るのであ
れば、これを強制的に、Ｖc以上の電圧に置換して印加すれば良いことになる。
では、置換する電圧としては、どのような値が好ましいのか、という点を検討する。映
像信号Ｖid-inで指定される印加電圧がＶcを下回る場合に、Ｖc以上の電圧に置換して液
晶素子に印加したとき、液晶分子をより安定な状態にさせる、または、リバースチルトド
メインの発生をより確実に抑える、という点を優先すれば、高い電圧である方が好ましい
。しかしながら、ノーマリーブラックモードでは、液晶素子の印加電圧を高くするにつれ
て、透過率が高くなる。もともとの映像信号Ｖid-inで指定される階調レベルは、暗画素
すなわち低い方の透過率であるため、置換電圧を高くすることは、映像信号Ｖid-inに基
づかない、明るい画素が表示されることにつながる。
一方、Ｖc以上に置換した電圧を液晶素子に印加したときに、その置換による透過率の
変化が知覚されないようにする、という点を優先すれば、下限である電圧Ｖcが好ましい
、ということになる。
このように置換電圧として、どのような値とすべきかについては、何を優先させるのか
によって決定すべきである。本実施形態では、置換による透過率の変化が知覚されないよ
うにする、という点を優先して、置換電圧として電圧Ｖcを採用することにするが、上述
した点を優先させるのであれば、電圧Ｖcである必要はない。
なお、ＶＡ方式における液晶分子は、液晶素子の印加電圧がゼロのときに基板面に対し
て垂直方向に最も近い状態になるが、電圧Ｖcは、液晶分子に初期傾斜角を与える程度の
電圧であり、この電圧の印加から液晶分子が傾斜し始める。
液晶分子が安定状態となる電圧Ｖcは、一般的には、液晶パネルにおける様々なパラメ
ータが絡んで一概には決まらない。ただし、本実施形態のように、画素電極１１８とコモ
ン電極１０８との間隙（セルギャップ）よりも、画素電極１１８同士の間隙が狭い、とい
う液晶パネルにあっては、おおよそ１．５ボルトとなる。
したがって、置換電圧としては、１．５ボルトが下限となるので、この電圧以上であれ
ば良い、ということになる。逆にいえば、液晶素子の印加電圧が１．５ボルトを下回るの
であれば、液晶分子が不安定な状態となる。
【００３７】
このような考えに基づいて、映像信号Ｖid-inを処理して、液晶パネル１００でリバー
スチルトドメインの発生を未然に防ぐための回路が、図１における映像処理回路３０であ
る。そこで次に、映像処理回路３０について詳細に説明する。
【００３８】
図３は、映像処理回路３０の構成を示すブロック図である。
この図に示されるように、映像処理回路３０は、補正部３００、境界検出部３０２、保
存部３０６、適用境界決定部３０８、リスク境界検出部３２１、特定部３２２、遅延回路
３１２およびＤ／Ａ変換器３１６を有する。
このうち、遅延回路３１２は、上位装置から供給される映像信号Ｖid-inを蓄積し、所
定時間経過後に読み出して映像信号Ｖid-dとして出力するものであり、ＦＩＦＯ（Fast I
n Fast Out：先入れ先出し）メモリーや多段のラッチ回路などにより構成される。なお、
遅延回路３１２における蓄積および読出は、走査制御回路２０によって制御される。
【００３９】
境界検出部３０２は、本実施形態においては、映像信号Ｖid-inで示される画像を解析
して、階調範囲ａにある画素と階調範囲ｂにある画素とが隣接する境界を検出し、その境
界を示す境界情報を出力する。
なお、ここでいう境界とは、あくまでも階調範囲ａにある画素と階調範囲ｂにある画素
とが隣接する部分をいう。このため、例えば階調範囲ａにある画素と階調範囲ｃにある画
素とが隣接する部分や、階調範囲ｂにある画素と階調範囲ｃにある画素とが隣接する部分
については、境界として扱わない。また、映像信号Ｖid-in（Ｖid-d）は、表示すべき画
像であるので、映像信号Ｖid- in（Ｖid-d）が示す画像のフレームを、現フレームと呼ぶ
場合がある。
【００４０】
一方、保存部３０６は、境界検出部３０２によって出力された境界の情報を保存すると
ともに、保存した境界の情報を１フレーム経過後に出力するものである。したがって、保
存部３０６からは、境界検出部３０２から出力される現フレームの境界の情報よりも１フ
レーム前の境界の情報が出力される構成となっている。なお、保存部３０６における情報
の保存および出力は、走査制御回路２０によって制御される。
適用境界決定部３０８は、境界検出部３０２によって検出された現フレームの境界のう
ち、保存部３０６に保存された前フレームの境界と同じ部分を除外したものを、適用境界
として決定するものである。
【００４１】
リスク境界検出部３２１は、映像信号Ｖid-inで示される画像を解析し、第１検出およ
び第２検出を行う。詳細には、リスク境界検出部３２１は、階調範囲ａにある画素と階調
範囲ｂにある画素とが垂直または水平方向で隣接する境界を検出する第１検出、および、
検出した境界のうち、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が右
側に位置し明画素が左側に位置する部分とをリスク境界として検出する第２検出を、それ
ぞれ実行する。
特定部３２２は、リスク境界検出部３２１によって出力されたリスク境界に接する暗画
素のうち、リスク境界によって左辺および下辺の２辺が囲まれた暗画素を特定する。
【００４２】
補正部３００は、判別部３１０とセレクター３１４とを有する。
このうち、判別部３１０は、遅延回路３１２によって遅延された映像信号Ｖid-dで示さ
れる画素の階調レベルが階調範囲ａに属し、当該画素が、適用境界決定部３０８で決定さ
れた適用境界に接しており、且つ、当該画素が、特定部３２２で特定された画素であるか
否か判別する。
ここで、判別部３１０は、その判別結果が「Ｙｅｓ」である場合、セレクター３１４へ
供給するフラグＱの値を例えば「１」とし、その判別結果が「Ｎｏ」であればフラグＱの
値を「０」とする。
【００４３】
なお、リスク境界検出部３２１は、複数行の映像信号を蓄積してからでないと、表示す
べき画像における垂直または水平方向にわたって境界を検出することができないので、上
位装置からの映像信号Ｖid-inの供給タイミングを調整する意味で、遅延回路３０２が設
けられている。このため、上位装置から供給される映像信号Ｖid-inのタイミングと、遅
延回路３０２から供給される映像信号Ｖid-dのタイミングとは異なるので、厳密にいえば
、両者の水平走査期間等については一致しないことになるが、以降については特に区別し
ないで説明する。
また、リスク境界検出部３２１における映像信号Ｖid-inの蓄積等は、走査制御回路２
０によって制御される。
【００４４】
セレクター３１２は、判別部３１４から供給されるフラグＱの値が「１」である場合に
、映像信号Ｖid-dで指定される階調レベルが「ｃ1」よりも暗いレベルを指定していれば
、階調レベル「ｃ1」の映像信号に置換して、映像信号Ｖid-outとして出力するものであ
る。
なお、セレクター３１２は、フラグＱの値が「０」であるときには、階調レベルを置換
することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。
【００４５】
Ｄ／Ａ変換器３１６は、デジタルデータである映像信号Ｖid-outを、アナログのデータ
信号Ｖxに変換する。なお上述したように、本実施形態では、面反転方式としているので
、データ信号Ｖxの極性は、液晶パネル１００で１コマ分の書き替え毎に切り替えられる
。
【００４６】
この映像処理回路３０によれば、映像信号Ｖid-dで示される画素が、階調レベルが「ｃ
1」よりも暗いレベルであり、適用境界に接しており、且つ、リスク境界によって２辺が
囲まれた暗画素であれば、フラグＱの値が「１」になり、当該映像信号Ｖid-dで示される
暗画素の階調レベルは「ｃ1」に置換された上で、映像信号Ｖid-outとして出力される。
一方、映像信号Ｖid-dで示される画素が、適用境界に接していない場合、リスク境界に
接している暗画素でない場合、リスク境界に接している場合であってもリスク境界に１辺
のみ接している暗画素である場合、または、その階調レベルが「ｃ1」以上の明るいレベ
ルを指定している場合、のいずれかであれば、本実施形態ではフラグＱの値が「０」とな
るので、階調レベルが補正されることなく、映像信号Ｖid-dが、映像信号Ｖid-outとして
出力される。
【００４７】
次に、液晶表示装置１の表示動作について説明すると、上位装置からは、映像信号Ｖid
-inが、フレームにわたって１行１列〜１行ｎ列、２行１列〜２行ｎ列、３行１列〜３行
ｎ列、・・・、ｍ行１列〜ｍ行ｎ列の画素の順番で、供給される。映像処理回路３０は、
映像信号Ｖid-inを遅延・置換等の処理をして映像信号Ｖid-outとして出力する。
ここで、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平有効走査期間（Ｈa
）でみたときに、処理された映像信号Ｖidは、Ｄ／Ａ変換器３１６によって、図５の（ｂ
）で示されるように正極性または負極性のデータ信号Ｖxに、ここでは例えば正極性に変
換される。このデータ信号Ｖxは、データ線駆動回路１４０によって１〜ｎ列目のデータ
線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングされる。
【００４８】
一方、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査制
御回路２０が走査線駆動回路１３０に対し走査信号Ｙ１だけをＨレベルとなるように制御
する。走査信号Ｙ１がＨレベルであれば、１行目のＴＦＴ１１６がオン状態になるので、
データ線１１４にサンプリングされたデータ信号は、オン状態にあるＴＦＴ１１６を介し
て画素電極１１８に印加される。これにより、１行１列〜１行ｎ列の液晶素子には、それ
ぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
続いて、２行１列〜２行ｎ列の映像信号Ｖid-inは、同様に映像処理回路３０によって
処理されて、映像信号Ｖid-outとして出力されるとともに、Ｄ／Ａ変換器３１６によって
正極性のデータ信号に変換された上で、データ線駆動回路１４０によって１〜ｎ列目のデ
ータ線１１４にサンプリングされる。
２行１列〜２行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査線駆動回
路１３０によって走査信号Ｙ２だけがＨレベルとなるので、データ線１１４にサンプリン
グされたデータ信号は、オン状態にある２行目のＴＦＴ１１６を介して画素電極１１８に
印加される。これにより、２行１列〜２行ｎ列の液晶素子には、それぞれ映像信号Ｖid-o
utで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が３、４、・・・、ｍ行目に対して実行され、これにより、各液晶
素子に、映像信号Ｖid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信
号Ｖid-inで規定される透過像が作成されることなる。
次のフレームでは、データ信号の極性反転によって映像信号Ｖid-outが負極性のデータ
信号に変換される以外、同様な書込動作が実行される。
【００４９】
図５の（ｂ）は、映像処理回路３０から、水平走査期間（Ｈ）にわたって１行１列〜１
行ｎ列の映像信号Ｖid-outが出力されたときのデータ信号Ｖxの一例を示す電圧波形図で
ある。本実施形態では、ノーマリーブラックモードとしているので、データ信号Ｖxは、
正極性であれば、振幅中心電圧Ｖcntに対し、映像処理回路３０によって処理された階調
レベルが明るくなるにつれて高位側の電圧（図において↑で示す）になり、負極性であれ
ば、電圧Ｖcntに対し、階調レベルが明るくなるにつれて低位側の電圧（図において↓で
示す）になる。
詳細には、データ信号Ｖxの電圧は、正極性であれば、白に相当する電圧Ｖw(+)から黒
に相当する電圧Ｖb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Ｖw(-)か
ら黒に相当する電圧Ｖb(-)までの範囲で、それぞれ基準電圧Ｖcntから階調に応じた分だ
け偏位させた電圧となる。
電圧Ｖw(+)および電圧Ｖw(-)は、電圧Ｖcntを中心に互いに対称の関係にある。電圧Ｖb
(+)およびＶb(-)についても電圧Ｖcntを中心に互いに対称の関係にある。
なお、図５の（ｂ）は、データ信号Ｖxの電圧波形を示すものであって、液晶素子１２
０に印加される電圧（画素電極１１８とコモン電極１０８との電位差）とは異なる。また
、図５の（ｂ）におけるデータ信号の電圧の縦スケールは、（ａ）における走査信号等の
電圧波形と比較して拡大してある。
【００５０】
続いて、図３に示した映像処理回路３０による補正処理の具体例について、映像信号Ｖ
id-inで示される画像（の一部）が例えば図１３（１）に示されるように、階調範囲ｂの
白（明）画素を背景として、液晶分子が不安定状態にある黒（暗）画素のパターンを表示
する画像である場合を例にして説明する。
【００５１】
現フレームに対し１フレーム前の映像信号で示される画像が例えば図１３の（１）に示
される通りであって、現フレームの映像信号Ｖid-inで示される画像が例えば図１３の（
２）に示される通りである場合、境界検出部３０２により検出されて保存部３０６に保存
された前フレーム画像の境界と、境界検出部３０２により検出された現フレーム画像の境
界とは、それぞれ図１３の（３）に示される通りとなる。したがって、適用境界決定部３
０８によって決定される適用境界は、図１４の（４）で示される通りとなる。
【００５２】
また、映像信号Ｖid-inで示される現フレームの画像が図１３（２）に示されるとおり
である場合、リスク境界検出部３２１によって検出されるリスク境界は、図１４（５）に
示される通りとなる。
すなわち、暗画素と明画素とが隣接する境界（図示省略）のうち、暗画素が上側に位置
し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位置する部分と
がリスク境界となる。
特定部３２２は、リスク境界に接する暗画素のうち、リスク境界によって２辺（左辺お
よび下辺）が囲まれた暗画素を特定する。図１３（２）の例でいえば、２辺が囲まれた暗
画素は、図１４（５）において白丸を付した３画素である。
【００５３】
図１４（５）で白丸が付されている暗画素のうち、階調レベルが階調範囲ａに属し、図
１４（４）の適用境界に接しており、且つ、リスク境界に２辺が囲まれた暗（黒）画素に
ついては、判別部３１０における判別結果が「Ｙｅｓ」となり、階調レベルがセレクター
３１２によって階調レベル「ｃ1」に置換されるので、処理後の画像は、図１４（６）に
示される通りとなる。
なお、階調レベルが階調範囲ａに属し、リスク境界に接している暗画素であっても、適
用境界に接していない画素（図１４（５）において、上から３行目で右から５列目にある
画素）については、判別部３１０における判別結果が「Ｎｏ」となり、階調レベルがセレ
クター３１２によって置換されないこととなる。
【００５４】
このため、映像信号Ｖid-inで示される画像が、例えば、図１３（１）と図１３（２）
で示したように、黒画素のパターンの左側部分が白画素を背景として右方向へ１画素分移
動することによって、黒画素から白画素に変化する部分が存在しても、液晶パネル１００
では、液晶分子が不安定な状態から白画素へと直接的に変化せず、図６（ｂ）に示される
ように、一旦、階調レベル「ｃ1」に相当する電圧Ｖcの印加によって強制的に液晶分子が
安定した状態を経た後に、白画素に変化する。このため、リバースチルトドメインの発生
を抑えることができる。なお、特に図示しないが、黒パターンが右上方向または上方向に
移動する場合でも同様である。
また、リスク境界に接していても、前フレームから状態が変化した画素に接していない
黒画素、即ち、リスク境界に接していても適用境界に接していない黒画素については、階
調レベルがセレクター３１２によって階調レベル「ｃ1」に置換されないので、映像信号
Ｖid-inに基づかない表示が発生する部分は、リスク境界に接する暗画素を一律に置換す
る構成と比較して、少なく抑えることができる。
さらには、リバースチルトが発生しやすい領域が、黒画素の移動に伴って連続的となる
ことを防止することが可能となる。
また、本実施形態では、設定値以上の映像信号を一律にクリップしないので、使用しな
い電圧範囲を設けることによってコントラスト比に悪影響を与えることもない。
また、液晶パネル１００の構造に変更等を加える必要がないので、開口率の低下を招く
こともないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可
能である。
【００５５】
＜チルト方位角の他の例＞
上述した実施形態では、ＶＡ方式のノーマリーブラックモードにおいてチルト方位角θ
ｂが４５度である場合を説明した。次に、チルト方位角θｂが４５度以外の例について説
明する。
【００５６】
＜チルト方位角：０度＞
まず、図１５（ａ）に示されるように、チルト方位角θｂが０度である場合について説
明する。この場合に、注目画素およびその周辺画素のすべてが、液晶分子が不安定な状態
から注目画素だけ明画素（Ｗt）に変化するとき、当該注目画素においてリバースチルト
は、図１５（ｃ）に示されるように、当該明画素の上辺側、右辺側および左辺側で発生す
る。
【００５７】
当該明画素の上辺側は、液晶分子におけるチルト方位の下流側であるので、上側の黒画
素に隣接する側の液晶分子が、縦電界にしたがって傾斜しようとする他の液晶分子よりも
時間的に先んじて、上側の暗画素とで生じる横電界によってリバースチルト状態となる。
当該明画素の右上隅では、右上側の黒画素と隣接することによって、図１５（ａ）にお
いてＲＵ方向の横電界が生じる。チルト方位角θｂが０度である場合に、液晶パネル１０
０を、図１５（ａ）におけるｐ−ｑ線を含む垂直面で破断したとき、液晶分子が変化する
直前の状態は、図１５（ｂ）に示されるように図７（ａ）の場合に類似する。このため、
当該明画素の右上隅でもリバースチルトドメインが発生することになる。
当該明画素の右辺側では、右側の黒画素と隣接することによって、図１５（ａ）におい
て水平方向（Ｘ方向）の横電界が生じる。水平方向は、印加電圧に応じて液晶分子が傾斜
しようとする方向と直交するが、当該横電界によって時間的に先んじてリバースチルト状
態となった液晶分子は、縦電界にしたがって傾斜しようとする他の液晶分子の動きに悪影
響を与える。このため、当該明画素の右辺側でも、リバースチルトドメインが発生する。
【００５８】
当該明画素の左上隅では、左上側の黒画素と隣接することによって、図１５（ａ）にお
いてＬＵ方向の横電界が生じる。このため、液晶パネル１００を、図１５（ａ）における
ｒ−ｓ線を含む垂直面で破断したとき、液晶分子が変化する直前の状態は、図１５（ｂ）
に示されるように図７（ａ）の場合に類似するので、当該明画素の左上隅でも右隅と同様
に、リバースチルトドメインが発生することになる。
また、当該明画素の左辺側では、左側の黒画素と隣接することによって、水平方向（Ｘ
方向）の横電界が生じる。このため、当該明画素の左辺側でも、右辺側と同様にリバース
チルトドメインが発生する。
なお、当該明画素の下辺側は、液晶分子におけるチルト方位の上流側であるので、下側
側の黒画素に隣接する側の液晶分子は、縦電界にしたがって傾斜しようとする他の液晶分
子の動きを阻害しない。このため、当該明画素の下辺側では、リバースチルトドメインが
ほとんど発生しない。
【００５９】
このため、ＶＡ方式のノーマリーブラックモードにおいてチルト方位角θｂが０度であ
ることを考慮した場合、リバースチルトドメインは、ｎフレームにおいて、明画素に対し
、暗画素が上側、右側または左側に位置するときに、当該明画素において発生する可能性
があると考えられる。
そこで次に、表示背反となる画素をできるだけ少なくする、という観点で検討する。
【００６０】
まず、図１６に示されるように黒パターンの移動によって、３×３の９画素が変化する
場合を想定するとともに、中心の画素に着目する。この例では、注目画素が、（ｎ−１）
フレームにおいて液晶分子の不安定状態から、ｎフレームにおいて明画素（Ｗt）に変化
するとともに、上側、右上側および右側に暗画素（Ｂk）が隣接する場合である。この場
合、ｎフレームにおいて注目画素では、上辺側および右辺側では横電界によってリバース
チルトドメインが発生するが、左側が明画素であり、横電界が生じないので、左辺側では
リバースチルトドメインが発生しない。
このため、図１６の例では、ｎフレームの黒パターンが、次のフレームにおいて上方向
に１画素分移動したときに、右辺側で垂直方向に延在したリバースチルト発生領域と連結
し、また、次のフレームにおいて右方向に１画素分移動したときに、上辺側で水平方向に
延在したリバースチルト発生領域と連結し、これによりリバースチルト発生領域が複数画
素にわたって連続する結果、視覚的に目立つことになる。
ところで、図１６の例において、注目画素でのリバースチルト発生状況は、図１２（ａ
）で示したチルト方位角θｂが４５度である例に類似している。このため、注目画素にお
いて上側が明画素であると、上辺側でリバースチルトドメインが発生せず、同様に、右側
が明画素であると、右辺側でリバースチルトドメインが発生しない。
したがって、チルト方位角θｂが０度である場合においても、液晶分子の不安定状態か
ら明画素（Ｗt）に変化するときには、横電界が生じる２辺（上辺および右辺）で囲まれ
ておらず、どちらか１辺であれば、リバースチルトの発生領域が連結されず、離散的とな
って、視覚的に目立つことはないと考えられる。
【００６１】
次に、図１７に示されるように、黒パターンの移動によって３×３の９画素が変化する
場合を想定する。この場合、中心の注目画素が、（ｎ−１）フレームにおいて液晶分子の
不安定状態から、ｎフレームにおいて明画素（Ｗt）に変化するとともに、上側、左上側
および左側に暗画素（Ｂk）が隣接するので、ｎフレームにおいて注目画素では、上辺側
および左辺側では横電界によってリバースチルトドメインが発生するが、右辺側ではリバ
ースチルトドメインが発生しない。したがって、図１７の例では、ｎフレームの黒パター
ンが、次のフレームにおいて上方向に１画素分移動したときに、左辺側で垂直方向に延在
したリバースチルト発生領域と連結し、また、次のフレームにおいて左方向に１画素分移
動したときに、上辺側で水平方向に延在したリバースチルト発生領域と連結し、これによ
りリバースチルト発生領域が複数画素にわたって連続する結果、視覚的に目立つことにな
る。
ところで、図１７の例においても同様に、注目画素が液晶分子の不安定状態から明画素
（Ｗt）に変化するときには、横電界が生じる２辺（上辺および左辺）で囲まれておらず
、どちらか１辺であれば、リバースチルトの発生領域が連結されず、離散的となって、視
覚的に目立つことはないと考えられる。
【００６２】
したがって、チルト方位角θｂが０度である場合、次のような処理をすれば良いことに
なる。すなわち、ｎフレームにおいて、映像信号Ｖid-inで示される画像において暗画素
と明画素とが隣接する境界のうち、暗画素が上側に位置し明画素が下側に位置する部分と
、暗画素が右側に位置し明画素が左側に位置する部分と、暗画素が左側に位置し明画素が
右側に位置する部分と、をリスク境界として検出し、リスク境界に接する暗画素のうち、
リスク境界によって少なくとも２辺（左辺および下辺、または、右辺および下辺）以上が
囲まれた暗画素の液晶素子に対し、液晶分子が不安定な状態とならないような電圧を印加
する処理をすれば良いことになる。これによって、将来の（ｎ＋１）フレームにおいてリ
バースチルトの発生を未然に抑えることができるからである。
【００６３】
このためには、上述した実施形態において、次のようにすれば良い。すなわち、リスク
境界検出部３２１が、第１検出において検出した境界のうち、第２検出において、暗画素
が上側に位置し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位
置する部分とに加えて、暗画素が左側に位置し明画素が右側に位置する部分についてもリ
スク境界として検出し、さらに、特定部３２２が、リスク境界に接する暗画素のうち、リ
スク境界によって２辺以上が囲まれた暗画素を特定する構成とすれば良い。
【００６４】
図１８は、図１３と同じパターンについて、ＶＡ方式のノーマリーブラックモードにお
いてチルト方位角θｂが０度である場合における映像処理回路３０による処理の具体例を
示す図である。補正部３００は、図１３（１）と図１３（２）の画像から、図１８（４）
の適用境界を決定し、一方、リスク境界検出部３２１で、リスク境界を検出する。
検出されるリスク境界は、図１４の場合と比較すると、暗画素が左側に位置し明画素が
右側に位置する部分についても、リスク境界として検出される点、および、このリスク境
界によって下辺および右辺が囲まれた暗画素も、階調レベルの置換対象となる点が異なる
。
なお、図１８の例では、漏れているが、リスク境界によって、下辺、左辺および右辺の
３辺が囲まれた暗画素も、階調レベルの置換対象となる。
チルト方位角θｂが０度である場合、映像信号Ｖid-inで規定される画像において黒画
素からなる黒パターンが下方向を除く、いずれかの方向に１画素だけ移動することによっ
て、黒画素から白画素に変化する部分が存在しても、液晶パネル１００では、液晶分子が
不安定な状態から白画素へと直接的に変化せず、一旦、階調レベル「ｃ1」に相当する電
圧Ｖcの印加によって強制的に液晶分子が安定した状態を経た後に、白画素に変化するの
で、リバースチルトドメインの発生を抑えることが可能となる。
なお、黒パターンが下方向に１画素だけ移動してもリバースチルトドメインが発生しに
くいのは、上述した通りである。
【００６５】
＜チルト方位角：２２５度＞
次に、図１９（ａ）に示されるように、チルト方位角θｂが２２５度である場合につい
て説明する。なお、この例では、図９に示したチルト方位角θｂが４５度である場合の例
を１８０度回転させたときと等価であるので、リバースチルトの発生領域も、図１９（ｂ
）に示されるように、画素の中心に上下左右の反転させた関係となる。
このため、チルト方位角θｂが２２５度である場合、次のような処理をすれば良いこと
になる。すなわち、ｎフレームにおいて、映像信号Ｖid-inで示される画像において暗画
素と明画素とが隣接する境界のうち、暗画素が下側に位置し明画素が上側に位置する部分
と、暗画素が左側に位置し明画素が右側に位置する部分とをリスク境界として検出し、リ
スク境界に接する暗画素のうち、リスク境界によって２辺（上辺および右辺）が囲まれた
暗画素の液晶素子に対し、液晶分子が不安定な状態とならないような電圧を印加する処理
をすれば良いことになる。これによって、将来の（ｎ＋１）フレームにおいてリバースチ
ルトの発生を未然に抑えることができるからである。
【００６６】
このためには、上述した実施形態において、次のようにすれば良い。すなわち、リスク
境界検出部３２１が、第１検出において検出した境界のうち、第２検出において、暗画素
が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が右側に位
置する部分とをリスク境界として検出し、リスク境界に接する暗画素のうち、特定部３２
２が、リスク境界に接する暗画素のうち、リスク境界によって上記２辺が囲まれた暗画素
を特定する構成とすれば良い。
【００６７】
図２０は、ＶＡ方式のノーマリーブラックモードにおいてチルト方位角θｂが２２５度
である場合における映像処理回路３０による処理の具体例を示す図である。補正部３００
は、図１３（１）と図１３（２）の画像から、図２０（４）の適用境界を決定し、一方、
リスク境界検出部３２１で、リスク境界を検出する。図１４の場合と比較すると、リスク
境界が異なる点、および、リスク境界によって上辺および右辺が囲まれた暗画素が、階調
レベルの置換対象となる点が異なる。なお、効果については、実施形態と同様である。
【００６８】
＜置換対象とする画素＞
上述した実施形態では、置換対象とした暗画素が、階調レベル「ｃ1」よりも暗い階調
が指定されていた場合に、階調レベル「ｃ1」に置換する構成とした。これは、ノーマリ
ーブラックモードにおいて、液晶素子の印加電圧が低いために液晶分子が不安定状態とな
るのは、暗画素のためである。
一方、リバースチルトドメインの発生を抑えるためには、リスク境界を挟む暗画素およ
び明画素で生じる横電界を小さくすることだけでも効果的である場合がある。
ここで、暗画素および明画素で生じる横電界を小さくするには、実施形態以外では、ノ
ーマリーブラックモードにおいて明画素を暗くする方向に補正する処理、および、暗画素
を補正し、かつ、明画素を暗くする方向に補正する処理が考えられる。
そこで、この処理のそれぞれについて、ＶＡ方式のノーマリーブラックモードにおいて
チルト方位角θｂが４５度である場合を例にとって説明する。
【００６９】
＜その１：高圧側画素の補正＞
まず、リスク境界を挟む暗画素および明画素のうち、明画素、すなわち液晶素子の印加
電圧が高い方の画素（高圧側画素）を補正する場合について説明する。
この場合、判別部３１４は、映像信号Ｖid-dで示される画素が特定部３２２で特定され
た暗画素に対し左側、下側に位置する明画素であるか否かを判別して、その判別結果が「
Ｙｅｓ」である場合にフラグＱの値を「１」とし、その判別結果が「Ｎｏ」であれば「０
」とすれば良い。また、この判別において、映像信号Ｖid-dで示される画素が特定部３２
２で特定された暗画素に対し左下側に位置する明画素である場合にも、フラグＱの値を「
１」としても良いし、特定部３２２で特定された暗画素の階調レベルが「ｃ1」よりも暗
い場合を判別の要件に加重してもよい。
さらに、セレクター３１２において、フラグＱの値が「１」である場合に、映像信号Ｖ
id-dで指定される階調レベルを、予め定められた分だけ暗くしたレベル「ｃ2」の映像信
号に置換する構成とすれば良い。
【００７０】
図２１は、リスク境界に接する高圧側画素の階調レベルを置換する場合の処理の具体例
を示す図である。補正部３００は、図１３（１）と図１３（２）の画像から、図２１（４
）の適用境界を決定し、一方、リスク境界検出部３２１で、リスク境界を検出する。図１
４の場合と比較すると、置換対象となる画素が、リスク境界によって上辺および右辺が囲
まれた暗画素（白丸）に対して、下側および左側に位置する明画素となる点、および、当
該明画素の階調レベルが、より暗い階調レベル「ｃ2」に置換される点が異なる。このよ
うな処理によっても、発生する横電界が小さくなるように変更されるので、リバースチル
トドメインの発生を抑制することが可能となる。
なお、図２１の例では、リスク境界によって２辺が囲まれた暗画素に対し左下側に位置
する明画素（×印）についても、階調レベル「ｃ2」に置換しても良い。
【００７１】
＜その２：高圧側画素を含めた双方補正＞
続いて、階調レベル「ｃ1」よりも暗いレベルの暗画素を補正し、かつ、明画素を暗く
する方向に補正する場合について説明する。補正部３００は、図１３（１）と図１３（２
）の画像から、図２２（４）の適用境界を決定し、一方、リスク境界検出部３２１で、リ
スク境界を検出する。
補正部３００において画素を置換する処理の処理結果は、上述した実施形態と高圧側補
正とを２つ併用した処理となる。このため、処理の具体例についても、図２２（６）に示
されるように、図１４（６）と図２１（６）とを合わせた内容となる。
このような処理によっても、発生する横電界が小さくなるように変更されるので、リバ
ースチルトドメインの発生を抑制することが可能となる。
特に本例では、暗画素および明画素との双方の階調レベルが補正されるので、元の映像
信号Ｖid-inで示される暗画素と明画素との境界が、そのまま補正された画像の輪郭とし
て視認される。このため、本例では、元の映像信号Ｖid-inで示される画像の輪郭情報を
、補正によって失われることを防止することも可能となる。
なお、暗画素および明画素との双方の階調レベルを補正する場合、図２３（６）に示し
たように、暗画素側でリスク境界から離れる側へ複数画素を補正し、明画素側でリスク境
界から離れる側へ複数画素を補正してもよい。また、暗画素側でリスク境界から離れる側
へ複数画素を補正する場合には、明画素側の補正を行わないようにしてもよい。
【００７２】
＜ＴＮ方式＞
上述した実施形態では、液晶１０５にＶＡ方式を用いた例について説明した。そこで次
に、液晶１０５にＴＮ方式とした例について説明する。
図２４（ａ）は、液晶パネル１００における２×２の画素を示す図であり、図２４（ｂ
）は、図２４（ａ）におけるｐ−ｑ線を含む垂直面で破断したときの簡易断面図である。
これらの図に示されるように、ＴＮ方式の液晶分子は、画素電極１１８とコモン電極１
０８との電位差がゼロである状態において、チルト角がθａであって、チルト方位角がθ
ｂ（＝４５度）で、初期配向しているものとする。ＴＮ方式は、ＶＡ方式とは反対に、基
板水平方向に傾斜するので、ＴＮ方式のチルト角θａは、ＶＡ方式の値よりも大きい。
【００７３】
液晶１０５にＴＮ方式を用いた例では、高コントラスト比などが得られる等の理由によ
り、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードが用
いられる場合が多い。
このため、液晶１０５にＴＮ方式を用いるとともに、ノーマリーホワイトモードとした
とき、液晶素子１２０の印加電圧と透過率との関係は、図４（ｂ）に示されるようなＶ−
Ｔ特性で表され、印加電圧が高くなるにつれて透過率が減少する。ただし、液晶素子１２
０の印加電圧が電圧Ｖcを下回るときに、液晶分子が不安定状態となる点においては、ノ
ーマリーブラックモードと変わりはない。
【００７４】
このようなＴＮ方式のノーマリーホワイトモードにおいて、図２５（ａ）に示されるよ
うに、（ｎ−１）フレームにおいて２×２の４画素がすべて液晶分子の不安定な白画素の
状態から、ｎフレームにおいて、右上の１画素だけが黒画素に変化するときを想定する。
上述したようにノーマリーホワイトモードにおいて、画素電極１１８とコモン電極１０８
との電位差は、ノーマリーブラックモードとは反対に白画素よりも黒画素で大きい。この
ため、白から黒に変化する右上の画素では、図２５（ｂ）のように、液晶分子が実線で示
される状態から破線で示される状態に、電界方向に沿った方向（基板面の垂直方向）に起
立しようとする。
しかしながら、白画素の画素電極１１８（Ｗt）と黒画素の画素電極１１８（Ｂk）との
間隙で生じる電位差は、黒画素の画素電極１１８（Ｂk）とコモン電極１０８との間で生
じる電位差と同程度である上に、画素電極同士の間隙が画素電極１１８とコモン電極１０
８との間隙よりも狭い。よって、電界の強度で比較すると、画素電極１１８（Ｗt）と画
素電極１１８（Ｂk）との間隙で生じる横電界は、画素電極１１８（Ｂk）とコモン電極１
０８との間隙で生じる縦電界よりも強い。
右上の画素は、（ｎ−１）フレームにおいて液晶分子が不安定な状態の白画素であった
め、液晶分子が縦電界の強度に応じて起立するまでに時間がかかる。一方、黒レベルの電
圧が画素電極１１８（Ｂk）に印加されたことによる縦電界よりも、隣接する画素電極１
１８（Ｗt）からの横電界の方が強いので、黒になろうとしている画素では、図２５（ｂ
）に示されるように、白画素に隣接する側の液晶分子Ｒvが、縦電界にしたがって起立し
ようとする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。
先にリバースチルト状態となった液晶分子Ｒvは、縦電界にしたがって破線のように基
板水平方向に起立しようとする他の液晶分子の動きに悪影響を与える。このため、黒に変
化すべき画素においてリバースチルトが発生する領域は、図２５（ｃ）に示されるように
、黒に変化すべき画素と白画素との間隙にとどまらず、その間隙から黒に変化すべき画素
を浸食する形で広範囲に拡がる。
したがって、黒に変化しようとする着目画素の周辺が白画素であった場合、当該着目画
素に対して白画素が左下側、左側および下側で隣接するとき、当該着目画素では、リバー
スチルトドメインが左辺側および下辺側で発生することになる。
【００７５】
一方、図２６（ａ）に示されるように、（ｎ−１）フレームにおいて２×２の４画素が
すべて液晶分子の不安定な白画素の状態から、ｎフレームにおいて、左下の１画素だけが
黒画素に変化するときを想定する。この変化においても、黒画素の画素電極１１８（Ｂk
）と白画素の画素電極１１８（Ｗt）との間隙では、画素電極１１８（Ｂk）とコモン電極
１０８との間隙の縦電界よりも強い横電界が発生する。この横電界によって、図２６（ｂ
）に示されるように、白画素において黒画素に隣接する側の液晶分子Ｒvは、縦電界にし
たがって起立しようとする他の液晶分子よりも時間的に先んじて配向が変化して、リバー
スチルト状態となるが、白画素では縦電界の強度が（ｎ−１）フレームから変わらないの
で、他の液晶分子に影響をほとんど与えない。このため、白画素から変化しない画素にお
いてリバースチルトが発生する領域は、図２６（ｃ）に示されるように、図２５（ｃ）の
例と比較して無視できる程度に狭い。
また、２×２の４画素のうち、左下において白から黒に変化する画素では、液晶分子の
初期配向方向が横電界の影響を受けにくい方向であるので、縦電界が加わっても、リバー
スチルト状態となる液晶分子がほとんど存在しない。このため、左下画素では、縦電界の
強度が大きくなるにつれて、液晶分子が基板面の垂直方向に図２６（ｂ）において破線で
示されるように正しく起立する結果、目的である黒画素に変化するので、表示品位の劣化
が発生しないことになる。
【００７６】
結局、ＴＮ方式のノーマリーホワイトモードにおいてチルト方位角θｂが４５度である
場合、リバースチルトドメインは、電圧に対する白黒の関係（Ｖ−Ｔ特性）が逆転するこ
とを除けば、ＶＡ方式のノーマリーブラックモードにおいてチルト方位角θｂが２２５度
である場合（図１９および図２０参照）と類似する。
このため、ＴＮ方式においてチルト方位角θｂが４５度である場合、表示背反となる画
素をできるだけ少なくする、という観点で検討しても、図２７に示される内容やＶＡ方式
の類推から、次のように導くことができる。
すなわち、ＴＮ方式のノーマリーホワイトモードにおいてチルト方位角θｂが４５度で
ある場合、ｎフレームにおいて、映像信号Ｖid-inで示される画像において明画素（低圧
側画素）と暗画素（高圧側画素）とが隣接する境界のうち、明画素が上側に位置し暗画素
が下側に位置する部分と、明画素が右側に位置し暗画素が左側に位置する部分と、をリス
ク境界として検出し、リスク境界に接する明画素のうち、リスク境界によって２辺（上辺
および右辺）が囲まれた明画素の液晶素子に対し、液晶分子が不安定な状態とならないよ
うな電圧を印加する処理をすれば良い。
なお、この例では、ＴＮ方式のノーマリーホワイトモードにおいてチルト方位角θｂを
４５度とした例を説明したが、リバースチルトドメインの発生方向がＶＡ方式と逆になる
点やＶ−Ｔ特性が異なる点を考慮すれば、チルト方位角θｂが４５度以外である場合の措
置、そのための構成についても、いままでの説明から容易に類推できるはずである。
【００７７】
上述した説明において、映像信号Ｖid-inは、画素の階調レベルを指定するものとした
が、液晶素子の印加電圧を直接的に指定するものとしても良い。映像信号Ｖi d-inが液晶
素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電圧を補
正する構成とすれば良い。
また、液晶素子１２０は、透過型に限られず、反射型であっても良い。
さらに、画素については、白から黒までの濃淡を表現するものであったが、例えばＲ（
赤）、Ｇ（緑）、Ｂ（青）のカラーフィルターでそれぞれ着色した３画素によって、１つ
のドットのカラーを表現する構成としても良い。なお、次に説明するプロジェクターは、
３つの液晶パネルによって生成した原色画像を合成してカラー画像とするものである。
【００７８】
＜電子機器＞
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネ
ル１００をライトバルブとして用いたプロジェクターについて説明する。図２８は、この
プロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白
色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２
から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロ
イックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離され
て、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれ
る。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐ
ために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなる
リレーレンズ系２１２１を介して導かれる。
【００７９】
このプロジェクター２１００では、液晶パネル１００を含む液晶表示装置が、Ｒ色、Ｇ
色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇおよび
１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞ
れの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて
、ライトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される構成となっている
。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイク
ロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム
２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。
したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１
４によってカラー画像が投射されることとなる。
【００８０】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２
１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルターを
設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイック
プリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過
像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、
ライトバルブ１００Ｇによる水平走査方向と逆向きにして、水平方向の左右を反転させた
像を表示する構成となっている。
【００８１】
液晶パネル１００をライトバルブに用いる例としては、図２８を参照して説明したプロ
ジェクターの他にも、リヤ・プロジェクション型のテレビジョンが挙げられる。また、液
晶パネル１００については、ミラーレスのレンズ交換式のデジタルカメラや、ビデオカメ
ラなどにおける電子ビューファインダー（ＥＶＦ）にも適用可能である。
このほかにも、適用可能な電子機器として、ヘッドマウントディスプレイや、カーナビ
ゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーショ
ン、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備え
た機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装
置が適用可能なのは言うまでもない。
【符号の説明】
【００８２】
１・・・液晶表示装置、３０・・・映像処理回路、１００・・・液晶パネル、１００ａ・
・・素子基板、１００ｂ・・・対向基板、１０５・・・液晶、１０８・・・コモン電極、
１１８・・・画素電極、１２０・・・液晶素子、３００・・・補正部、３０２・・・境界
検出部、３０８・・・適用境界決定部、３１０・・・判別部、３１４・・・セレクター、
３１６・・・Ｄ／Ａ変換器、３２１・・・リスク境界検出部、３２２・・・特定部、２１
００・・・プロジェクター
【図１】
0005381804.tif 000002
【図２】
0005381804.tif 000003
【図３】
0005381804.tif 000004
【図４】
0005381804.tif 000005
【図５】
0005381804.tif 000006
【図６】
0005381804.tif 000007
【図７】
0005381804.tif 000008
【図８】
0005381804.tif 000009
【図９】
0005381804.tif 000010
【図１０】
0005381804.tif 000011
【図１１】
0005381804.tif 000012
【図１２】
0005381804.tif 000013
【図１３】
0005381804.tif 000014
【図１４】
0005381804.tif 000015
【図１５】
0005381804.tif 000016
【図１６】
0005381804.tif 000017
【図１７】
0005381804.tif 000018
【図１８】
0005381804.tif 000019
【図１９】
0005381804.tif 000020
【図２０】
0005381804.tif 000021
【図２１】
0005381804.tif 000022
【図２２】
0005381804.tif 000023
【図２３】
0005381804.tif 000024
【図２４】
0005381804.tif 000025
【図２５】
0005381804.tif 000026
【図２６】
0005381804.tif 000027
【図２７】
0005381804.tif 000028
【図２８】
0005381804.tif 000029