【事件の表示】
　特願２０１６−２１０２２１「表示装置」拒絶査定不服審判事件〔平成２９年　４月１３日出願公開、特開２０１７−　７２８３８、請求項の数（４）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成１２年１２月２１日に出願した特願２０００−３８９０９３号の一部を、平成２２年１２月２３日に新たな特許出願とした特願２０１０−２８６７９０号の一部を、平成２４年４月２５日に新たな特許出願とした特願２０１２−９９６１８号の一部を、平成２５年９月５日に新たな特許出願とした特願２０１３−１８３５８６号の一部を、平成２６年８月２５日に新たな特許出願とした特願２０１４−１７００５４号の一部を、平成２７年９月８日に新たな特許出願とした特願２０１５−１７６４９２号の一部を、平成２８年１０月２７日に新たな特許出願としたものであって、
　平成２９年８月２５日付けの拒絶理由通知に対して平成２９年１０月３１日付けで手続補正がなされたが、平成３０年３月１４日付けで拒絶査定がなされ（謄本送達日　平成３０年３月２０日）、これに対し、平成３０年６月１４日に拒絶査定不服審判が請求されたものである。
第２　原査定の概要
　原査定の概要は次の通りである。
　この出願の請求項１−４に係る発明は、その出願前に日本国内又は外国において、頒布された刊行物である下記の引用文献１及び２に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
引用文献１．特開平６−１６７７２２号公報
引用文献２．特開平１０−４８６５１号公報
第３　本願発明
　本願の請求項１−４に係る発明（以下、「本願発明１」−「本願発明４」という。）は、平成２９年１０月３１日付け手続補正書により補正された特許請求の範囲の請求項１−４に記載された事項により特定される発明であり、本願発明１−４は、次のとおりのものである。
「【請求項１】
　第１の半導体層と、
　第２の半導体層と、
　前記第１の半導体層上方及び第２の半導体層上方のゲート絶縁膜と、
　前記ゲート絶縁膜上方の第１の導電層と、
　前記ゲート絶縁膜上方の第２の導電層と、
　前記第１の導電層上方及び前記第２の導電層上方の第１の絶縁層と、
　前記第１の絶縁層上方の第３の導電層と、
　前記第１の絶縁層上方の第４の導電層と、
　前記第１の絶縁層上方の第５の導電層と、
　前記第１の絶縁層上方の第６の導電層と、
　前記第５の導電層と電気的に接続されている画素電極と、を有し、
　前記第１の半導体層は、チャネル形成領域を有し、
　前記第１の導電層は、前記第１の半導体層の前記チャネル形成領域と重なる領域を有し、
　前記第３の導電層は、前記第１の半導体層のソース領域又はドレイン領域の一方と電気的に接続され、
　前記第３の導電層は、前記第２の導電層と電気的に接続され、
　前記第４の導電層は、前記第１の導電層と電気的に接続され、
　前記第５の導電層は、前記第１の半導体層のソース領域又はドレイン領域の他方と電気的に接続され、
　前記第４の導電層は、前記第２の導電層と交差しており、
　前記第６の導電層は、前記第２の半導体層のソース領域又はドレイン領域の一方と電気的に接続され、
　前記第６の導電層は、前記第２の導電層と電気的に接続されることを特徴とする表示装置。
　　【請求項２】
　第１の半導体層と、
　第２の半導体層と、
　前記第１の半導体層上方及び第２の半導体層上方のゲート絶縁膜と、
　前記ゲート絶縁膜上方の第１の導電層と、
　前記ゲート絶縁膜上方の第２の導電層と、
　前記第１の導電層上方及び前記第２の導電層上方の第１の絶縁層と、
　前記第１の絶縁層上方の第４の導電層と、
　前記第１の絶縁層上方の第５の導電層と、
　前記第１の絶縁層上方の第６の導電層と、
　前記第５の導電層と電気的に接続されている画素電極と、を有し、
　前記第１の半導体層は、チャネル形成領域を有し、
　前記第１の導電層は、前記第１の半導体層の前記チャネル形成領域と重なる領域を有し、
　前記第３の導電層は、前記第１の半導体層のソース領域又はドレイン領域の一方と電気的に接続され、
　前記第３の導電層は、前記第２の導電層と電気的に接続され、
　前記第４の導電層は、前記第１の導電層と電気的に接続され、
　前記第５の導電層は、前記第１の半導体層のソース領域又はドレイン領域の他方と電気的に接続され、
　前記第１の導電層は、前記第１の半導体層の前記チャネル形成領域のチャネル幅方向に沿って延びている領域を有し、
　前記第４の導電層は、前記第１の半導体層の前記チャネル形成領域のチャネル長方向に沿って延びている領域を有し、
　前記第４の導電層は、前記第２の導電層と交差しており、
　前記第６の導電層は、前記第２の半導体層のソース領域又はドレイン領域の一方と電気的に接続され、
　前記第６の導電層は、前記第２の導電層と電気的に接続されることを特徴とする表示装置。
　　【請求項３】
　第１の半導体層と、
　第２の半導体層と、
　前記第１の半導体層上方及び第２の半導体層上方のゲート絶縁膜と、
　前記ゲート絶縁膜上方の第１の導電層と、
　前記ゲート絶縁膜上方の第２の導電層と、
　前記第１の導電層上方及び前記第２の導電層上方の第１の絶縁層と、
　前記第１の絶縁層上方の第３の導電層と、
　前記第１の絶縁層上方の第４の導電層と、
　前記第１の絶縁層上方の第５の導電層と、
　前記第１の絶縁層上方の第６の導電層と、
　前記第５の導電層と接する領域を有する画素電極と、を有し、
　前記第１の半導体層は、チャネル形成領域を有し、
　前記第１の導電層は、前記第１の半導体層の前記チャネル形成領域と重なる領域を有し、
　前記第３の導電層は、前記第１の半導体層のソース領域又はドレイン領域の一方と接する領域を有し、
　前記第３の導電層は、前記第２の導電層と接する領域を有し、
　前記第４の導電層は、前記第１の導電層と接する領域を有し、
　前記第５の導電層は、前記第１の半導体層のソース領域又はドレイン領域の他方と接する領域を有し、
　前記第４の導電層は、前記第２の導電層と交差しており、
　前記第６の導電層は、前記第２の半導体層のソース領域又はドレイン領域の一方と接する領域を有し、
　前記第６の導電層は、前記第２の導電層と接する領域を有することを特徴とする表示装置。
　　【請求項４】
　第１の半導体層と、
　第２の半導体層と、
　前記第１の半導体層上方及び第２の半導体層上方のゲート絶縁膜と、
　前記ゲート絶縁膜上方の第１の導電層と、
　前記ゲート絶縁膜上方の第２の導電層と、
　前記第１の導電層上方及び前記第２の導電層上方の第１の絶縁層と、
　前記第１の絶縁層上方の第３の導電層と、
　前記第１の絶縁層上方の第４の導電層と、
　前記第１の絶縁層上方の第５の導電層と、
　前記第１の絶縁層上方の第６の導電層と、
　前記第５の導電層と接する領域を有する画素電極と、を有し、
　前記第１の半導体層は、チャネル形成領域を有し、
　前記第１の導電層は、前記第１の半導体層の前記チャネル形成領域と重なる領域を有し、
　前記第３の導電層は、前記第１の半導体層のソース領域又はドレイン領域の一方と接する領域を有し、
　前記第３の導電層は、前記第２の導電層と接する領域を有し、
　前記第４の導電層は、前記第１の導電層と接する領域を有し、
　前記第５の導電層は、前記第１の半導体層のソース領域又はドレイン領域の他方と接する領域を有し、
　前記第１の導電層は、前記第１の半導体層の前記チャネル形成領域のチャネル幅方向に沿って延びている領域を有し、
　前記第４の導電層は、前記第１の半導体層の前記チャネル形成領域のチャネル長方向に沿って延びている領域を有し、
　前記第４の導電層は、前記第２の導電層と交差しており、
　前記第６の導電層は、前記第２の半導体層のソース領域又はドレイン領域の一方と接する領域を有し、
　前記第６の導電層は、前記第２の導電層と接する領域を有することを特徴とする表示装置。」
第４　引用文献、引用発明等
１　引用文献１について
　原査定の拒絶の理由で引用された引用文献１（特開平６−１６７７２２号公報）には、図面とともに以下の事項が記載されている（下線は当審で付したものである。以下同様。）。
「【請求項１】  絶縁性基板と、
該基板上に相互に交差して設けられた複数のソース配線及び複数のゲート配線と、
隣合う２本のソース配線と隣合う２本のゲート配線とで囲まれる部分に形成された絵素電極と、
該ソース配線と該ゲート配線との交差部近傍に設けられ、
絶縁膜を間に介して一方に、該ゲート配線に電気的に接続してゲート電極が形成され、他方に該ゲート電極と自己整合させてチャネルが、他の部分にソース及びドレインが形成されてなる薄膜トランジスタと、
該薄膜トランジスタとは分離して、且つ該絵素電極以外の部分に主として形成され、該ソースと同一材料からなり、該絵素電極に電気的に接続された第１の補助容量電極と、
該第１の補助容量電極に対し、間に絶縁膜を挟んだ状態で対向して補助容量を形成し、該ゲート配線に電気的に接続され、該ソース配線と同一材料からなる第２の補助容量電極と
を備えたアクティブマトリクス基板
「【００２１】
【発明が解決しようとする課題】図２４に基づいて説明した従来のアクティブマトリクス基板では、自己整合の手法をもちいているので、ゲート電極２０５とソース２０７との重なり部分及びゲート電極２０５とドレイン２０８との重なり部分がほとんどなく、寄生容量が生じにくいという利点がある。しかし、補助容量の誘電体層として層間絶縁膜２１０を利用しているため、誘電体層の膜厚が５０００オングストローム程度になり、誘電体層の膜厚が厚いので、補助容量の単位面積当りの容量が小さくなり、必要な容量を確保するためには補助電極電極２０６の面積を大きくしなければならない。その結果、
絵素部分の開口率が低下し、表示画面が暗くなるという問題点がある。
「【００３２】更に、構成上、第１の半導体層に不純物を注入することによって、補助容量を形成する第１の補助容量電極を薄膜トランジスタのソース等と同時に形成し、加えて、第２の補助容量電極をソース配線又はゲート配線と同時に形成している。よって、補助容量を形成する工程を別に必要とせずにアクティブマトリクス基板を製造できる。」
「【００３６】このアクティブマトリクス基板は、図１に示すように、ガラス基板１上に画像信号が送られるソース配線８Ａ及びゲート配線１０Ａが縦横に配線されており、隣合うソース配線８Ａと隣合うゲート配線１０Ａとで囲まれる部分に絵素が形成されている。
ソース配線８Ａとゲート配線１０Ａとが交差する部分には、
ソース配線８Ａにソース２Ａが接続され、
ゲート配線１０Ａに上層ゲート電極６を介して下層ゲート電極４が接続された薄膜トランジスタが形成されている。
ドレイン２Ｂには、
第１の金属配線１０Ｂを介して絵素電極１２が接続されている。
「【００４４】次に、この様な状態の基板１上に、プラズマＣＶＤ装置を用いて膜厚が約１０００オングストロームの窒化シリコン膜７を堆積した後に、窒化シリコン膜７にソース２Ａとソース配線８Ａを接続するためのコンタクトホールを形成する。続いて、Ｓｉを１％含むＡｌ膜を約３０００オングストロームの膜厚で堆積させ、パターニングして、図７に示すようにソース配線８Ａ及び第２の補助容量電極８Ｂを形成する。」
「【００４５】更に、プラズマＣＶＤ装置を用いて膜厚が約４０００オングストロームの
ＳｉＯ2膜９を堆積した後に、
ゲート配線１０Ａ、第１の金属配線１０Ｂ
を形成する。
「【００４８】以上の工程を経た後、保護膜として窒化シリコン膜、ポリイミド膜等を堆積して
アクティブマトリクス基板とし、対向基板と貼り合わせて液晶表示装置を形成する。
図１
図９
　図１及び【００３６】の記載から、図１の上方のゲート配線１０Ａとソース配線８Ａとが交差する部分には、ソース配線８Ａにソース２Ａが接続され、ゲート配線１０Ａに上層ゲート電極６を介して下層ゲート電極４が接続され、ドレイン２Ｂには第１の金属配線１０Ｂを介して絵素電極１２が接続されている第１薄膜トランジスタが形成され、下方のゲート配線１０Ａとソース配線８Ａとが交差する部分には、ソース配線８Ａにソース２Ａが接続され、ゲート配線１０Ａに上層ゲート電極６を介して下層ゲート電極４が接続され、ドレイン２Ｂには第１の金属配線１０Ｂを介して絵素電極１２が接続されている第２薄膜トランジスタが形成されていることが、読み取れる。
　図９及び【００４５】の記載から、上層ゲート電極６と下層ゲート電極４の上方及びソース配線８Ａ上方のＳｉＯ2膜９と、ＳｉＯ2膜９上方のゲート配線１０Ａと、ＳｉＯ2膜９上方の第１の金属配線１０Ｂが見て取れる。
　また、図９より、薄膜トランジスタの絶縁膜３の上方にソース配線８Ａが設けられていることが見て取れる。
　上記引用文献１に記載された事項及び図面の記載を総合すると、引用文献１には、次の発明（以下、「引用発明」という。）が記載されている（括弧内は、認定に用いた引用文献１の記載箇所である。）。
「ソース配線８Ａとゲート配線１０Ａとが交差する部分に設けられ、絶縁膜を間に介して一方に、ゲート配線１０Ａに電気的に接続して上層ゲート電極６と下層ゲート電極４が形成され、他方に該ゲート電極と自己整合させてチャネルが、他の部分にソース２Ａ及びドレイン２Ｂが形成され、ソース配線８Ａにソース２Ａが接続され、ドレイン２Ｂには第１の金属配線１０Ｂを介して絵素電極１２が接続されている第１薄膜トランジスタと、
　ソース配線８Ａとゲート配線１０Ａとが交差する部分に設けられ、絶縁膜を間に介して一方に、ゲート配線１０Ａに電気的に接続して上層ゲート電極６と下層ゲート電極４が形成され、他方に該ゲート電極と自己整合させてチャネルが、他の部分にソース２Ａ及びドレイン２Ｂが形成され、ソース配線８Ａにソース２Ａが接続され、ドレイン２Ｂには第１の金属配線１０Ｂを介して絵素電極１２が接続されている第２薄膜トランジスタと（【請求項１】、【００３６】、図１）、
　上層ゲート電極６と下層ゲート電極４の上方及びソース配線８Ａ上方のＳｉＯ2膜９とを備え、
　ゲート配線１０ＡはＳｉＯ2膜９上方で、
　第１の金属配線１０ＢはＳｉＯ2膜９上方であり（【００４５】、図９）、
　ソース配線８Ａは薄膜トランジスタの絶縁膜の上方である（図９）、
　アクティブマトリクス基板と対向基板と貼り合わせた液晶表示装置（【００４８】）。」
２　引用文献２について
　原査定の拒絶の理由で引用された引用文献２（特開平１０−４８６５１号公報）には、図面とともに以下の事項が記載されている。
「【００２８】図５（Ｂ）と図５（Ｃ）に示すようにこの第２の例の
液晶表示装置Ｂ
分断されたソース配線５４が不連続的に形成され、
【００２９】前記の
薄膜トランジスタＴ2
半導体部６３
上にシリサイド層６８が
形成され、
シリサイド層６８上の絶縁膜５５には、
コンタクトホール８０が形成され、
分断されたソース配線５４において
各端部５４ａ上の絶縁膜５５には孔（コンタクトホール）８１が各々形成され
「【００３１】・・・各
ゲート配線５３とソース配線５４は
絶縁膜７４を介して基板５１上あるいは半導体準備膜７５上に設けられた
「【００３３】次いで、ＩＴＯなどの酸化物透明導電材料からなる
透明導電層をこれらの上に形成する
画素電極５６を形成し、ソース配線５４間にコンタクトホール８１、８１を介してこれらを接続する橋絡部７２を形成するとともに、この橋絡部７２と半導体部６３上のシリサイド層６８をコンタクトホール８０を介して接続させて
半導体部６４上のシリサイド層６８と画素電極５６を接続させて透明導電層製のドレイン電極５６を形成する。
図５
　図５より、ソース配線５４は、薄膜トランジスタＴ2とは別の領域に形成されていることが見て取れる。
　そして、絶縁膜７４は、ゲート絶縁膜と認められるので、上記記載より、引用文献２には次の技術が記載されている。
「ゲート配線５３とソース配線５４はゲート絶縁膜７４を介して基板５１上あるいは半導体準備膜７５上に設けられたものであり（【００３１】）、
　ソース配線５４は、薄膜トランジスタＴ2とは別の領域に（図５）、分断され不連続的に形成され（【００２８】）、
　薄膜トランジスタＴ2の半導体部６３上にシリサイド層６８が形成され、シリサイド層６８上の絶縁膜５５には、コンタクトホール８０が形成され、
　分断されたソース配線５４において各端部５４ａ上の絶縁膜５５には孔（コンタクトホール）８１が各々形成され（【００２９】）、
　透明導電層をこれらの上に形成し、画素電極５６を形成し、ソース配線５４間にコンタクトホール８１、８１を介してこれらを接続する橋絡部７２を形成するとともに、この橋絡部７２と半導体部６３上のシリサイド層６８をコンタクトホール８０を介して接続させること（【００３３】）」、即ち、
「薄膜トランジスタＴ2とは別の領域のゲート絶縁膜７４上にソース配線５４を設け、絶縁膜５５上に透明導電層を設けて画素電極５６を形成すると共に、透明導電層を、薄膜トランジスタＴ2の半導体部６３と、ソース配線５４に接続する技術。」
第５　対比・判断
１　本願発明１について
（１）　対比
　本願発明１と引用発明とを対比する。
ア　引用発明の「絶縁膜」、「上層ゲート電極６と下層ゲート電極４」、「ソース配線８Ａ」、「ＳｉＯ2膜９」、「ゲート配線１０Ａ」、「第１の金属配線１０Ｂ」、「絵素電極１２」は、それぞれ、本願発明１の「ゲート絶縁膜」、「第１の導電層」、「第２の導電層」、「第１の絶縁層」、「第４の導電層」、「第５の導電層」、「画素電極」に対応する。
イ　引用発明の「第１薄膜トランジスタ」の「チャネル」、「ソース２Ａ」及び「ドレイン２Ｂ」は、本願発明１の「第１の半導体層」に相当する。
ウ　引用発明の「第２薄膜トランジスタ」の「チャネル」、「ソース２Ａ」及び「ドレイン２Ｂ」は、本願発明１の「第２の半導体層」に相当する。
エ　引用発明は、「第１薄膜トランジスタ」及び「第２薄膜トランジスタ」において、「絶縁膜を間に介して一方に」「上層ゲート電極６と下層ゲート電極４が形成され」、「他方に」「チャネル」、「ソース２Ａ及びドレイン２Ｂが形成され」ているので「絶縁膜」は、本願発明１の「前記第１の半導体層上方及び第２の半導体層上方のゲート絶縁膜」に相当する。
オ　上記エを踏まえると、引用発明の「第１薄膜トランジスタ」の「上層ゲート電極６と下層ゲート電極４」は、本願発明１の「前記ゲート絶縁膜上方の第１の導電層」に相当する。
カ　引用発明の「第１薄膜トランジスタ」における「薄膜トランジスタの絶縁膜の上方である」「ソース配線８Ａ」は、本願発明１の「前記ゲート絶縁膜上方の第２の導電層」に相当する。
キ　引用発明の「第１薄膜トランジスタ」における「上層ゲート電極６と下層ゲート電極４の上方及びソース配線８Ａ上方のＳｉＯ2膜９」は、本願発明１の「前記第１の導電層上方及び前記第２の導電層上方の第１の絶縁層」に相当する。
ク　引用発明の「第１薄膜トランジスタ」における「ＳｉＯ2膜９上方」の「ゲート配線１０Ａ」は、本願発明１の「前記第１の絶縁層上方の第４の導電層」に相当する。
ケ　引用発明の「第１薄膜トランジスタ」における「ＳｉＯ2膜９上方」の「第１の金属配線１０Ｂ」は、本願発明１の「前記第１の絶縁層上方の第５の導電層」に相当する。
コ　引用発明の「第１薄膜トランジスタ」に「第１の金属配線１０Ｂを介して」「接続されている」「絵素電極１２」は、本願発明１の「前記第５の導電層と電気的に接続されている画素電極」に相当する。
サ　引用発明の「第１薄膜トランジスタ」の「チャネル」は、本願発明１の「第１の半導体層」の「チャネル形成領域」に相当する。
シ　引用発明の「第１薄膜トランジスタ」において、「該ゲート電極と自己整合させてチャネルが」「形成され」ることは、本願発明１の「前記第１の導電層は、前記第１の半導体層の前記チャネル形成領域と重なる領域を有」することに相当する。
ス　引用発明の「第１薄膜トランジスタ」において、「ゲート配線１０Ａに電気的に接続して上層ゲート電極６と下層ゲート電極４が形成され」ることは、本願発明１の「前記第４の導電層は、前記第１の導電層と電気的に接続され」ることに相当する。
セ　引用発明の「第１薄膜トランジスタ」において、「ドレイン２Ｂには第１の金属配線１０Ｂを介して絵素電極１２が接続されている」ことは、本願発明１の「前記第５の導電層は、前記第１の半導体層のソース領域又はドレイン領域の他方と電気的に接続され」ることに相当する。
ソ　引用発明の「ソース配線８Ａとゲート配線１０Ａとが交差する」ことは、本願発明１の「前記第４の導電層は、前記第２の導電層と交差して」いることに相当する。
タ　引用発明の「液晶表示装置」は、本願発明１の「表示装置」に相当する。
　すると、本願発明１と引用発明１とは、次の（一致点）及び（相違点）を有する。
（一致点）
「第１の半導体層と、
　第２の半導体層と、
　前記第１の半導体層上方及び第２の半導体層上方のゲート絶縁膜と、
　前記ゲート絶縁膜上方の第１の導電層と、
　前記ゲート絶縁膜上方の第２の導電層と、
　前記第１の導電層上方及び前記第２の導電層上方の第１の絶縁層と、
　前記第１の絶縁層上方の第４の導電層と、
　前記第１の絶縁層上方の第５の導電層と、
　前記第５の導電層と電気的に接続されている画素電極と、を有し、
　前記第１の半導体層は、チャネル形成領域を有し、
　前記第１の導電層は、前記第１の半導体層の前記チャネル形成領域と重なる領域を有し、
　前記第４の導電層は、前記第１の導電層と電気的に接続され、
　前記第５の導電層は、前記第１の半導体層のソース領域又はドレイン領域の他方と電気的に接続され、
　前記第４の導電層は、前記第２の導電層と交差している、
　表示装置。」
（相違点）
　本願発明１が、「前記第１の絶縁層上方の第３の導電層と、」「前記第１の絶縁層上方の第６の導電層と、」を有し、「前記第３の導電層は、前記第１の半導体層のソース領域又はドレイン領域の一方と電気的に接続され、前記第３の導電層は、前記第２の導電層と電気的に接続され、」「前記第６の導電層は、前記第２の半導体層のソース領域又はドレイン領域の一方と電気的に接続され、前記第６の導電層は、前記第２の導電層と電気的に接続される」のに対して、引用発明は、「ソース２Ａが接続され」た「ソース配線８Ａ」を有するが、そのような特定がない点。
（２）判断
　上記相違点について検討する。
　引用文献２には、薄膜トランジスタＴ2とは別の領域のゲート絶縁膜７４上にソース配線５４を設け、絶縁膜５５上に透明導電層を設けて画素電極５６を形成すると共に、透明導電層を、薄膜トランジスタＴ2の半導体部６３と、ソース配線５４に接続する技術が記載されている（上記「第４　２」）。
　しかしながら、引用文献２に「半導体部６４上のシリサイド層６８と画素電極５６を接続させて透明導電層製のドレイン電極５６を形成する。」（上記「第４　２　【００３３】」）と記載されているように、引用文献２の液晶表示装置Ｂは、半導体部６４上のシリサイド層６８に直接、画素電極５６を接続させるものであるが、引用発明は「ドレイン２Ｂには第１の金属配線１０Ｂを介して絵素電極１２が接続されて」いるもので、引用発明に、引用文献２記載の上記技術を適用することは、引用発明の「アクティブマトリクス基板」の構造や製造方法を大幅に変更することを伴うことであり、動機付けがない。
　また、引用発明は、絵素部分の開口率の低下を問題にしており（上記「第４　１　【００２１】」）、引用発明の「薄膜トランジスタの絶縁膜の上方である」「ソース配線８Ａ」に比べると、開口率の低下につながりかねない、引用文献２記載の薄膜トランジスタＴ2とは別の領域のゲート絶縁膜７４上にソース配線５４を設け、透明導電層により、薄膜トランジスタＴ2の半導体部６３と、ソース配線５４を接続する技術を、引用発明に適用することには阻害要因が存在する。
　何れにしても、引用発明に、引用文献２に記載された技術を適用する理由がないので、上記相違点に係る本願発明１の構成は、引用発明、引用文献２に記載された技術に基づいて、当業者が容易に想到し得たことであるとはいえない。
　よって、本願発明１は、引用発明、引用文献２に記載された技術に基づいて、当業者が容易に発明をすることができたとはいえない。
２　本願発明２−４について
　本願発明２−４も、上記相違点に係る本願発明１の「前記第１の絶縁層上方の第３の導電層と、」「前記第１の絶縁層上方の第６の導電層と、」を有し、「前記第３の導電層は、前記第１の半導体層のソース領域又はドレイン領域の一方と電気的に接続され、前記第３の導電層は、前記第２の導電層と電気的に接続され、」「前記第６の導電層は、前記第２の半導体層のソース領域又はドレイン領域の一方と電気的に接続され、前記第６の導電層は、前記第２の導電層と電気的に接続される」と同一又は対応する構成を備えるものであるから、本願発明１と同じ理由により、引用発明、引用文献２に記載された技術に基づいて、当業者が容易に発明をすることができたとはいえない。
第６　むすび
　以上のとおり、本願発明１−４は、引用発明、引用文献２に記載された技術に基づいて、当業者が容易に発明をすることができたものではない。したがって、原査定の拒絶の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。