(57)【特許請求の範囲】
【請求項１】
コア材と、前記コア材に形成され絶縁材を含むキャビティとを有するコア層と、
グランド配線とシグナル配線とを有し、前記コア層上に形成された絶縁層と、
一端部に形成され前記グランド配線に接続された第１端子と、他端部に形成され前記シグナル配線に接続された第２端子とをそれぞれ有し、前記キャビティに収容された複数の電子部品と
を具備し、
前記複数の電子部品は、各々の前記第１端子が相互に対向する配置及び各々の前記第２端子が相互に対向する配置のうちの少なくとも一方の配置であり、
前記複数の電子部品のうちの２つの電子部品は、一軸方向に相互に対向して配置され、
前記２つの電子部品各々は、前記第１端子と前記第２端子とが前記一軸方向に沿った直線上に配置される
電子部品内蔵基板。
【請求項２】
請求項１に記載の電子部品内蔵基板であって、
前記複数の電子部品は、前記絶縁材を介して各々の前記第１端子が相互に対向し、かつ、前記絶縁材を介して各々の前記第２端子と前記コア材とが相互に対向して配置される
電子部品内蔵基板。
【請求項３】
請求項２に記載の電子部品内蔵基板であって、
前記コア材は導電体から成りグランド電位に維持され、
前記第２端子各々と前記コア材とは前記第１端子間よりも広い距離で対向する
電子部品内蔵基板。
【請求項４】
請求項１に記載の電子部品内蔵基板であって、
前記複数の電子部品は、前記絶縁材を介して各々の前記複数の第２端子が相互に対向し、かつ、前記絶縁材を介して各々の前記第１端子と前記コア材とが相互に対向して配置される
電子部品内蔵基板。
【請求項５】
請求項４に記載の電子部品内蔵基板であって、
前記コア材は導電体から成りグランド電位に維持され、
前記第２端子各々は、前記第１端子各々と前記コア材との間よりも広い距離で対向する
電子部品内蔵基板。
【請求項６】
請求項１に記載の電子部品内蔵基板であって、
前記第１端子と前記第２端子とは、端面と、前記端面に連接する側面とをそれぞれ含み、
前記複数の電子部品は、前記２つの電子部品各々が属する２つの組であって、前記２つの電子部品のうちの一つの電子部品を含み前記第２端子が相互に接続された複数の電子部品をそれぞれ含む２つの組を有し、
前記２つの組は、各組に含まれる複数の電子部品各々の前記第１端子の端面を介して前記一軸方向に相互に対向し、
各組に含まれる複数の電子部品各々は、前記絶縁材を介して各電子部品の前記第１端子の側面が相互に対向し、前記絶縁材を介して各電子部品の前記第２端子の側面が相互に対向し、かつ、前記第１端子と前記第２端子とが前記一軸方向に沿った直線上に配置される
電子部品内蔵基板。
【請求項７】
導電体から成りグランド電位に維持されたコア材と、前記コア材に形成され絶縁材を含むキャビティとを有するコア層と、
グランド配線とシグナル配線とを有し、前記コア層上に形成された絶縁層と、
一端部に形成され前記グランド配線に接続された第１端子と、他端部に形成され前記シグナル配線に接続された第２端子とをそれぞれ有し、前記キャビティに収容された複数の電子部品と
を具備し、
前記第１端子と前記第２端子とは、端面と、前記端面に連接する側面とをそれぞれ含み、
前記複数の電子部品は、前記絶縁材を介して各々の前記第１端子の側面が相互に対向し、かつ、前記絶縁材を介して各々の前記第２端子の側面が相互に対向して配置され、
前記複数の電子部品は、各々の前記第１端子の端面が前記コア材にそれぞれ対向し、かつ、各々の前記第２端子の端面が前記コア材にそれぞれ対向して配置され、
前記第２端子各々と前記コア材とは、前記第１端子各々と前記コア材との間よりも広い距離で対向し、
前記側面が対向する複数の第２端子は、相互に接続される
電子部品内蔵基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コア層のキャビティに電子部品が収納された電子部品内蔵基板、特に１つのキャビティにつき複数の電子部品が収納されている電子部品内蔵基板に関する。
【背景技術】
【０００２】
コア層のキャビティに電子部品が収納された電子部品内蔵基板は、コア材とコア材を貫通して形成されたキャビティとを有するコア層と、キャビティに収納された電子部品と、キャビティと電子部品との隙間に充填された絶縁材と、コア層上に設けられグランド配線、シグナル配線等を有する絶縁層と、を備え、キャビティに収納された電子部品がこれらの配線に接続された構造を有している。
【０００３】
従前の電子部品内蔵基板は１つのキャビティにつき１つの電子部品を収納したものが主流であったが、電子部品内蔵基板の表面に実装される電子部品の数を減らすこと等を理由として、最近では１つのキャビティに複数の電子部品を収納する試みが為されている。
【０００４】
例えば、下記特許文献１には、複数のコンデンサの外部電極を接続して一体化したコンデンサユニットをコア基板のキャビティに収納したものが開示されているが、収納前にコンデンサユニットを予め作製しなければならない面倒がある。しかも、キャビティ内におけるコンデンサユニットの配置を変えると該コンデンサユニットを構成する全てのコンデンサの配置が変わってしまうため、コンデンサを個別に収納する場合に比べて配置自由度（位置や向きの自由度）が低い。一方、下記特許文献２には、複数の能動部品、受動部品、又は能動部品及び受動部品を支持体の凹部に収納したものが開示されているが、収納部品の向きや位置について考慮されたものでないため、隣接する部品にクロストーク等の相互干渉を生じる恐れがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−０８１１８３号公報
【特許文献２】特開２００６−１２９４４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、１つのキャビティに複数の電子部品を収納する場合でも、キャビティ内における各電子部品に高い配置自由度が得られると共に、キャビティに収納された各電子部品間の相互干渉を抑制することが可能な電子部品内蔵基板を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一形態に係る電子部品内蔵基板は、コア層と、絶縁層と、複数の電子部品とを具備する。
上記コア層は、コア材と、上記コア材に形成され絶縁材を含むキャビティとを有する。
上記絶縁層は、グランド配線とシグナル配線とを有し、上記コア層上に形成される。
上記複数の電子部品は、一端部に形成され上記グランド配線に接続された第１端子と、他端部に形成され上記シグナル配線に接続された第２端子とをそれぞれ有し、上記キャビティに収容される。また、上記複数の電子部品は、各々の上記第１端子が相互に対向する配置及び各々の上記第２端子が相互に対向する配置のうちの少なくとも一方の配置である。
【０００８】
また、本発明は、キャビティを有するコア層と、上記キャビティに収納された電子部品と、上記キャビティと上記電子部品との隙間に充填された絶縁材と、上記コア層の少なくとも厚さ方向の一面に設けられた絶縁層と、上記絶縁層内に設けられた配線を備え、上記キャビティに収納された電子部品が上記配線に接続された構造を有する電子部品内蔵基板であって、上記電子部品は相対する端部の一方にグランド電位側として用いられる第１端子を有し他方にシグナル電位側として用いられる第２端子を有しており、上記キャビティには該キャビティ１個につき上記電子部品が２個以上収納されていて、１個の上記キャビティに収納された２個以上の上記電子部品はグランド電位側の上記第１端子とシグナル電位側の上記第２端子の少なくとも一方が互いに非接触で向き合うように配置されている。
【発明の効果】
【０００９】
本発明によれば、１つのキャビティに複数の電子部品を収納する場合でも、キャビティ内における各電子部品に高い配置自由度が得られると共に、キャビティに収納された各電子部品間の相互干渉を抑制することが可能な電子部品内蔵基板を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は本発明の第１実施例である電子部品内蔵基板における電子部品の配置を示す横断面図である。
【図２】図２は図１に示した配置を有する電子部品内蔵基板の構造例を示す縦断面図である。
【図３】図３は図１に示した配置を有する電子部品内蔵基板の他の構造例を示す縦断面図である。
【図４】図４は本発明の第２実施例である電子部品内蔵基板における電子部品の配置を示す横断面図である。
【図５】図５は図４に示した配置を有する電子部品内蔵基板の構造例を示す縦断面図である。
【図６】図６は図４に示した配置を有する電子部品内蔵基板の他の構造例を示す縦断面図である。
【図７】図７は本発明の第３実施例である電子部品内蔵基板における電子部品の配置を示す横断面図である。
【図８】図８は図７に示した配置を有する電子部品内蔵基板の構造例を示す縦断面図である。
【図９】図９は本発明の第４実施例である電子部品内蔵基板における電子部品の配置を示す横断面図である。
【図１０】図１０は図９に示した配置を有する電子部品内蔵基板の構造例を示す縦断面図である。
【図１１】図１１は本発明の第５実施例である電子部品内蔵基板における電子部品の配置を示す横断面図である。
【図１２】図１２は図１１に示した配置を有する電子部品内蔵基板の構造例を示す縦断面図である。
【図１３】図１３は図１１に示した配置を有する電子部品内蔵基板の他の構造例を示す縦断面図である。
【図１４】図１４は本発明の第６実施例である電子部品内蔵基板における電子部品の配置を示す横断面図である。
【図１５】図１５は図１４に示した配置を有する電子部品内蔵基板の構造例を示す縦断面図である。
【発明を実施するための形態】
【００１１】
本発明の一実施形態に係る電子部品内蔵基板は、コア層と、絶縁層と、複数の電子部品とを具備する。
上記コア層は、コア材と、上記コア材に形成され絶縁材を含むキャビティとを有する。
上記絶縁層は、グランド配線とシグナル配線とを有し、上記コア層上に形成される。
上記複数の電子部品は、一端部に形成され上記グランド配線に接続された第１端子と、他端部に形成され上記シグナル配線に接続された第２端子とをそれぞれ有し、上記キャビティに収容される。また、上記複数の電子部品は、各々の上記第１端子が相互に対向する配置及び各々の上記第２端子が相互に対向する配置のうちの少なくとも一方の配置である。
【００１２】
上記電子部品内蔵基板によれば、複数の電子部品がキャビティにそれぞれ配置されることから、複数の電子部品における配置の自由度を高めることができる。また、複数の電子部品は、同種類の端子が相互に対向する配置であることから、グランド電位側の第１端子とシグナル電位側の第２端子とが相互に対向する配置と比較して、各電子部品間におけるクロストーク等の相互干渉を抑制することができる。
【００１３】
上記複数の電子部品は、上記絶縁材を介して各々の上記第１端子が相互に対向し、かつ、上記絶縁材を介して各々の上記第２端子と上記コア材とが相互に対向して配置されてもよい。
上記構成によれば、グランド電位側の第１端子が相互に対向することから、複数の電子部品の各々の第１端子間を狭めて配置することができる。これにより、これらの電子部品が対向する方向におけるキャビティの長さを短縮することができ、キャビティの横断面積の低減を図って電子部品内蔵基板の小型化に貢献できる。さらに、第２端子とコア材とが絶縁材を介して配置されることから、これらの間における電磁的な障害を防止することが可能となる。
【００１４】
この場合に、上記コア材は導電体から成りグランド電位に維持され、
上記第２端子各々と上記コア材とは上記第１端子間よりも広い距離で対向してもよい。
上記構成によれば、電子部品内蔵基板の製造過程等において各電子部品の位置が多少ずれたとしても、シグナル電位側の第２端子とグランド電位に維持されるコア材とが接触することを防止することができる。これにより、これらの間における電磁的な障害を防止し、複数の電子部品の不具合等を防止することが可能となる。さらに、第１端子間を相対的に狭めることができるため、電磁的な障害を防止しつつ電子部品内蔵基板の小型化を実現することができる。
【００１５】
あるいは、上記複数の電子部品は、上記絶縁材を介して各々の上記複数の第２端子が相互に対向し、かつ、上記絶縁材を介して各々の上記第１端子と上記コア材とが相互に対向して配置されてもよい。
上記構成によれば、シグナル電位側の第２端子が相互に対向することから、グランド電位側の第１端子とシグナル電位側の第２端子とが相互に対向する配置と比較して、各電子部品間におけるクロストーク等の相互干渉を抑制することができる。
【００１６】
この場合に、上記コア材は導電体から成りグランド電位に維持され、
上記第２端子各々は、上記第１端子各々と上記コア材との間よりも広い距離で対向してもよい。
上記構成によれば、電子部品内蔵基板の製造過程等において各電子部品の位置が多少ずれたとしても、シグナル電位側の第２端子が相互に接触することを防止することができる。これにより、これらの間における電磁的な障害を防止し、複数の電子部品の不具合等を防止することが可能となる。さらに、グランド電位側の第１端子各々とグランド電位に維持されるコア材との距離を相対的に狭めることができるため、電磁的な障害を防止しつつ電子部品内蔵基板の小型化を実現することができる。
【００１７】
また、上記第１端子と上記第２端子とは、端面と、上記端面に連接する側面とをそれぞれ含み、
上記複数の電子部品は、上記絶縁材を介して各々の上記第１端子の側面が相互に対向し、かつ、上記絶縁材を介して各々の上記第２端子の側面が相互に対向して配置され、
前記側面が対向する複数の第２端子は、相互に接続されてもよい。
上記構成によれば、複数の電子部品を並列に接続させる際に、これらを隣接して配置することができるため、キャビティの横断面積の低減を図って電子部品内蔵基板の小型化に貢献できる。
【００１８】
この場合に、上記コア材は導電体から成りグランド電位に維持され、
上記複数の電子部品は、各々の上記第１端子の端面が上記コア材にそれぞれ対向し、かつ、各々の上記第２端子の端面が上記コア材にそれぞれ対向して配置され、
上記複数の第２端子各々と上記コア材とは、上記複数の第１端子各々と上記コア材との間よりも広い距離で対向してもよい。
上記構成によれば、電子部品内蔵基板の製造過程等において各電子部品の位置が多少ずれたとしても、シグナル電位側の第２端子とグランド電位に維持されるコア材とが接触することを防止することができる。これにより、これらの間における電磁的な障害を防止し、複数の電子部品の不具合等を防止することが可能となる。さらに、第１端子間を相対的に狭めることができるため、電磁的な障害を防止しつつ電子部品内蔵基板の小型化を実現することができる。
【００１９】
あるいは、上記複数の電子部品は、上記第２端子が相互に接続された複数の電子部品をそれぞれ含む複数の組を有し、
上記複数の組は、各組に含まれる複数の電子部品各々の上記第１の端子の端面を介して相互に対向してもよい。
これにより、並列に接続された複数の電子部品の組同士をグランド側の第１の端子を介して対向させることができ、これらの組を近接して配置することができる。したがって、１つのキャビティに多数の電子部品が配置される場合であっても、キャビティの横断面積の低減を図って電子部品内蔵基板の小型化に貢献できる。
【００２０】
また、上記複数の電子部品のうちの２つの電子部品は、一軸方向に相互に対向して配置され、
上記２つの電子部品各々は、上記第１端子と上記第２端子とが上記一軸方向に沿った直線上に配置されてもよい。
上記構成によれば、一軸方向におけるキャビティの長さを短縮することができる。これによりキャビティの横断面積の低減を図って電子部品内蔵基板の小型化に貢献できる。
【００２１】
上記複数の電子部品のうちの２つの電子部品は、一軸方向に相互に対向して配置され、
上記２つの電子部品各々は、上記第１端子と上記第２端子とが上記一軸方向と直交する方向に沿った直線上に配置されてもよい。
上記構成によれば、各々の第１端子の側面が一軸方向に相互に対向し、かつ各々の第２端子の側面が一軸方向に相互に対向する配置とすることができる。これにより、一軸方向と直交する方向におけるキャビティの長さを短縮することができ、キャビティの横断面積の低減を図って電子部品内蔵基板の小型化に貢献できる。
【００２２】
上記複数の電子部品のうちの１つの電子部品は、上記第１端子と上記第２端子とが一軸方向に沿った直線上に配置され、
上記複数の電子部品のうちの他の電子部品は、上記第１端部と上記第２端部とが上記一軸方向と直交する方向に沿った直線上に配置されてもよい。
上記構成によれば、複数の電子部品を囲む輪郭に合わせてキャビティの形状を設定することができる。これにより、キャビティの横断面積をより一層低減して電子部品内蔵基板の小型化により一層貢献できる。
【００２３】
以下、図面を参照して本発明の実施形態について説明する。
【００２４】
［第１実施形態（図１〜図３）］
図１は本発明の第１実施例である電子部品内蔵基板における電子部品の配置を示す横断面図、図２は図１に示した配置を有する電子部品内蔵基板の構造例を示す縦断面図、図３は図１に示した配置を有する電子部品内蔵基板の他の構造例を示す縦断面図である。なお、図１は図２及び図３のＡ−Ａ線断面図に相当する。また、図１〜図１６中のＸ軸方向、Ｙ軸方向及びＺ軸方向は、それぞれ直交する３軸方向を示し、Ｘ軸方向とＹ軸方向とは水平方向、Ｚ軸方向は厚み方向（上下方向）をそれぞれ示す。
【００２５】
本実施形態の電子部品内蔵基板は、図１〜図３に示すように、コア材１１ｂとキャビティ１１ａとを有するコア層１１と、コア層１１上にそれぞれ形成された絶縁層１３及び１７と、キャビティ１１ａに収納された２つの電子部品Ｐ１及びＰ２と、を備えている。
【００２６】
絶縁層１３は、シグナル配線１４とグランド配線１５とを有し、コア層１１の上面に設けられる。シグナル配線１４とグランド配線１５とは、絶縁層１３内に配設された一配線層にそれぞれ形成される。絶縁層１３の上面には、シグナル配線１４に接続された導体パッド１６が設けられる。
【００２７】
絶縁層１７は、絶縁層１３と同様に、シグナル配線１８とグランド配線１９とを有し、コア層１１の下面に設けられる。シグナル配線１８とグランド配線１９とは、絶縁層１７内に配設された一配線層にそれぞれ形成される。絶縁層１７の下面には、シグナル配線１８に接続された導体パッド２０が設けられる。
【００２８】
絶縁層１３及び１７の厚さは例えば３０〜９０μｍである。また、各シグナル配線１４及び１８と各グランド配線１５及び１９と各導体パッド１６及び２０は銅や銅合金等の金属から成り、各々の厚さは例えば５〜２５μｍである。
【００２９】
コア材１１ｂは銅や銅合金等の導電体から成り、その厚さは例えば１００〜４００μｍである。コア材１１ｂはグランド配線１９に接続され、グランド電位に維持される。キャビティ１１ａは横断面形状が略矩形を成していて、コア材１１ｂをＺ軸方向（厚さ方向）に貫通して形成される。キャビティ１１ａはコア材１１ｂの内側面と各電子部品Ｐ１及びＰ２との隙間に充填された絶縁材１２を含む。絶縁材１２と各絶縁層１３及び１７はエポキシ樹脂やポリイミドやビスマレイミドトリアジン樹脂やこれらに二酸化ケイ素等から成る補強フィラーを含有させたもの等の合成樹脂（熱硬化性のみならず熱可塑性のものも使用可能）から成る。
【００３０】
各電子部品Ｐ１及びＰ２は略直方体形状を成していて、本実施形態において、一端部と他端部とがＸ軸方向に沿った直線上に配置されるように構成される。各電子部品Ｐ１及びＰ２は、一端部に形成されグランド配線１５に接続された第１端子ｔ１と、他端部に形成されシグナル配線１４に接続された第２端子ｔ２とを有する。すなわち、第１端子ｔ１はグランド電位側として用いられ、第２端子ｔ２はシグナル電位側として用いられる。各電子部品Ｐ１及びＰ２は例えばコンデンサやインダクタやレジスタやフィルタ等の電子部品であり、同じ種類の電子部品の組み合わせであっても異なる種類の電子部品の組み合わせであっても良い。
【００３１】
図１に示すように、第１端子ｔ１は、端面ｔ１１と側面ｔ１２とをそれぞれ有する。端面ｔ１１は、各電子部品Ｐ１及びＰ２の一端部における端面であり、側面ｔ１２は、端面ｔ１１と連接しかつ略直交する面とすることができる。同様に、第２端子ｔ２も、端面ｔ２１と側面ｔ２２とをそれぞれ有する。端面ｔ２１は、各電子部品Ｐ１及びＰ２の一端部における端面であり、側面ｔ２２は、端面ｔ２１と連接しかつ略直交する面とすることができる。
【００３２】
図１に示すように、２つの電子部品Ｐ１及びＰ２は、各々の第１端子ｔ１がＸ軸方向（一軸方向）に相互に対向する配置であり、第１端子ｔ１と第２端子ｔ２とがＸ軸方向に沿った直線上に配置される。すなわち、各々の第１端子ｔ１の端面ｔ１１は、絶縁材１２を介して距離ＣＬ１で相互に対向する。また、各々の第２端子ｔ２の端面ｔ２１は、絶縁材１２を介して距離ＣＬ１よりも広い距離ＣＬ２でコア材１１ｂ（キャビティ１１ａの内壁）に対向する。さらに、第１端子ｔ１及び第２端子ｔ２各々の側面ｔ１２及びｔ２２は、絶縁材１２を介して距離ＣＬ１よりも広い距離（符号無し）でコア材１１ｂ（キャビティ１１ａの内壁）と相互に対向する。なお以下の記載において、「コア材１１ｂに対向する」とは、コア材１１ｂの内側面に対向することをいうものとする。
【００３３】
図２に示す構造例では、各電子部品Ｐ１及びＰ２の第１端子ｔ１各々は、共通のグランド配線１５に導体ビア１５ａを介してそれぞれ接続されている。また、電子部品Ｐ１の第２端子ｔ２はシグナル配線１４（図２の左側）に導体ビア１４ａを介して接続され、電子部品Ｐ２の第２端子ｔ２は他のシグナル配線１４（図２の右側）に導体ビア１４ａを介して接続されている。各シグナル配線１４は、導体ビア１６ａを介してそれぞれ対応する導体パッド１６にそれぞれ接続されている。
【００３４】
つまり、図２に示す構造例では、２つの電子部品Ｐ１及びＰ２各々の第１端子ｔ１はグランド電位（例えば０Ｖ）に維持される。一方、２つの電子部品Ｐ１及びＰ２各々の第２端子ｔ２には、それぞれ対応する導体パッド１６からシグナルを個別に入力することが可能に構成される。具体的には、各電子部品Ｐ１及びＰ２の第２端子ｔ２に異なる電位（例えば＋３Ｖ、＋５Ｖ又は−３Ｖ）のシグナルを入力できる他、同じ電位（例えば＋３Ｖ、＋５Ｖ又は−３Ｖ）のシグナルを入力できる。ここでのシグナルはアナログとデジタルの別を問わない。
【００３５】
他の構造例としては、図３に示すように、各電子部品Ｐ１及びＰ２各々の第１端子ｔ１は共通のグランド配線１５に導体ビア１５ａを介してそれぞれ接続されている。また、電子部品Ｐ１の第２端子ｔ２はシグナル配線１４（図３の左側）に導体ビア１４ａを介して接続され、電子部品Ｐ２の第２端子ｔ２は他のシグナル配線１４（図３の右側）に導体ビア１４ａを介して接続されている。さらに、各シグナル配線１４は共通の導体パッド１６に導体ビア１６ａを介してそれぞれ接続されている。
【００３６】
つまり、図３に示す構造例では、２つの電子部品Ｐ１及びＰ２各々のグランド電位側の第１端子ｔ１はグランド電位（例えば０Ｖ）となっており、２つの電子部品Ｐ１及びＰ２の第２端子ｔ２には共通の導体パッド１６からシグナルを入力することが可能に構成される。具体的には、各電子部品Ｐ１及びＰ２の第２端子ｔ２に同じ電位（例えば＋３Ｖ、＋５Ｖ又は−３Ｖ）のシグナルを入力できる。ここでのシグナルはアナログとデジタルの別を問わない。
【００３７】
本実施形態の電子部品内蔵基板によれば、下記の効果を得ることができる。
【００３８】
（ａ１）１つのキャビティ１１ａに２つの電子部品Ｐ１及びＰ２がそれぞれ収納されているため、キャビティ１１ａ内における各電子部品Ｐ１及びＰ２に高い配置自由度（位置や向きの自由度）が得られる。また、キャビティ１１ａに収納された２つの電子部品Ｐ１及びＰ２はグランド電位側の第１端子ｔ１が互いに非接触で向き合うように配置されている。このため、グランド電位側の第１端子ｔ１とシグナル電位側の第２端子ｔ２が向き合うように配置された場合に比べて、電子部品Ｐ１及びＰ２間のクロストーク等の相互干渉を抑制することができる。
【００３９】
（ａ２）２つの電子部品Ｐ１及びＰ２のグランド電位側の第１端子ｔ１が互いに向き合うため、第１端子ｔ１間の距離ＣＬ１を極力狭くでき、Ｘ軸方向におけるキャビティ１１ａの長さを短縮することができる。これにより、キャビティ１１ａの横断面積の低減を図って電子部品内蔵基板の小型化に貢献できる。
【００４０】
（ａ３）２つの電子部品Ｐ１及びＰ２のシグナル電位側の第２端子ｔ２各々は、上記距離ＣＬ１よりも広い距離ＣＬ２等でコア材１１ｂ（キャビティ１１ａの内壁）に向き合う。このため、電子部品内蔵基板を製造する過程で各電子部品Ｐ１及びＰ２の位置が多少ずれても、各電子部品Ｐ１及びＰ２の第２端子ｔ２がグランド電位に維持されたコア材１１ｂに接触することを回避できる。したがって、これらの接触による電磁的な障害を防止することができ、電子部品Ｐ１及びＰ２の不具合等を防止することができる。さらに、グランド電位に維持される第１端子ｔ１が互いに接触又は近接したとしても、電磁的な障害は生じない。これによっても、電子部品Ｐ１及びＰ２の不具合等を防止することができる。
【００４１】
（ａ４）各電子部品Ｐ１及びＰ２の第１端子ｔ１と第２端子ｔ２を結ぶ方向がＸ軸方向に沿った略直線状となるように配置されているので、キャビティ１１ａのＹ軸方向の長さを短縮することができる。これにより、キャビティ１１ａの横断面積をより一層低減して電子部品内蔵基板の小型化により一層貢献できる。
【００４２】
（ａ５）図２に示す構造例は、各電子部品Ｐ１及びＰ２の第２端子ｔ２に接続された２つのシグナル配線１４の間にグランド配線１５が介在している配線構造を有する。これにより、同構造例においては、各々の第２端子ｔ２に異なる電位或いは同じ電位のシグナルを個別に入力する場合でも、該２つのシグナル配線１４間でノイズ干渉を生じることを抑制できる。
【００４３】
［第２実施形態（図４〜図６）］
図４は本発明の第２実施例である電子部品内蔵基板における電子部品の配置を示す横断面図、図５は図４に示した配置を有する電子部品内蔵基板の構造例を示す縦断面図、図６は図４に示した配置を有する電子部品内蔵基板の他の構造例を示す縦断面図である。なお、図４は図５及び図６のＢ−Ｂ線断面図に相当する。
【００４４】
本実施形態の電子部品内蔵基板は、図４〜図６に示すように、コア材１１ｂとキャビティ１１ａとを有するコア層１１と、コア層１１上にそれぞれ形成された絶縁層１３及び１７と、キャビティ１１ａに収納された２つの電子部品Ｐ１及びＰ２と、を備えている。
【００４５】
絶縁層１３は、シグナル配線１４とグランド配線１５とを有し、コア層１１の上面に設けられる。シグナル配線１４とグランド配線１５とは、絶縁層１３内に配設された一配線層にそれぞれ形成される。絶縁層１３の上面には、シグナル配線１４に接続された導体パッド１６が設けられる。
【００４６】
絶縁層１７は、絶縁層１３と同様に、シグナル配線１８とグランド配線１９とを有し、コア層１１の下面に設けられる。シグナル配線１８とグランド配線１９とは、絶縁層１７内に配設された一配線層にそれぞれ形成される。絶縁層１７の下面には、シグナル配線１８に接続された導体パッド２０が設けられる。
【００４７】
絶縁層１３及び１７の厚さは例えば３０〜９０μｍである。また、各シグナル配線１４及び１８と各グランド配線１５及び１９と各導体パッド１６及び２０は銅や銅合金等の金属から成り、各々の厚さは例えば５〜２５μｍである。
【００４８】
コア材１１ｂは銅や銅合金等の導電体から成り、その厚さは例えば１００〜４００μｍである。コア材１１ｂはグランド配線１９に接続され、グランド電位に維持される。キャビティ１１ａは横断面形状が略矩形を成していて、コア材１１ｂをＺ軸方向（厚さ方向）に貫通して形成される。キャビティ１１ａはコア材１１ｂの内側面と各電子部品Ｐ１及びＰ２との隙間に充填された絶縁材１２を含む。絶縁材１２と各絶縁層１３及び１７はエポキシ樹脂やポリイミドやビスマレイミドトリアジン樹脂やこれらに二酸化ケイ素等から成る補強フィラーを含有させたもの等の合成樹脂（熱硬化性のみならず熱可塑性のものも使用可能）から成る。
【００４９】
各電子部品Ｐ１及びＰ２は略直方体形状を成していて、本実施形態において、一端部と他端部とがＸ軸方向に沿った直線上に配置されるように構成される。各電子部品Ｐ１及びＰ２は、一端部に形成されグランド配線１５に接続された第１端子ｔ１と、他端部に形成されシグナル配線１４に接続された第２端子ｔ２とを有する。すなわち、第１端子ｔ１はグランド電位側として用いられ、第２端子はシグナル電位側として用いられる。各電子部品Ｐ１及びＰ２は例えばコンデンサやインダクタやレジスタやフィルタ等の電子部品であり、同じ種類の電子部品の組み合わせであっても異なる種類の電子部品の組み合わせであっても良い。
【００５０】
図４に示すように、第１端子ｔ１は、端面ｔ１１と側面ｔ１２とをそれぞれ有する。端面ｔ１１は、各電子部品Ｐ１及びＰ２の一端部における端面であり、側面ｔ１２は、端面ｔ１１と連接しかつ略直交する面とすることができる。同様に、第２端子ｔ２も、端面ｔ２１と側面ｔ２２とをそれぞれ有する。端面ｔ２１は、各電子部品Ｐ１及びＰ２の一端部における端面であり、側面ｔ２２は、端面ｔ２１と連接しかつ略直交する面とすることができる。
【００５１】
図４に示すように、２つの電子部品Ｐ１及びＰ２は、各々の第２端子ｔ２がＸ軸方向（一軸方向）に相互に対向する配置であり、第１端子ｔ１と第２端子ｔ２とがＸ軸方向に沿った直線上に配置される。すなわち、各々の第１端子ｔ１の端面ｔ１１は、絶縁材１２を介して距離ＣＬ３でコア材１１ｂ（キャビティ１１ａの内壁）に対向する。また、各々の第２端子ｔ２の端面ｔ２１は、絶縁材１２を介して距離ＣＬ３よりも広い距離ＣＬ４で相互に対向する。さらに、第１端子ｔ１及び第２端子ｔ２各々の側面ｔ１２及びｔ２２は、絶縁材１２を介して距離ＣＬ３よりも広い距離（符号無し）でコア材１１ｂ（キャビティ１１ａの内壁）と相互に対向する。
【００５２】
図５に示す構造例では、電子部品Ｐ１の第１端子ｔ１はグランド配線１５（図５の左側）に導体ビア１５ａを介して接続され、電子部品Ｐ２の第１端子ｔ１は他のグランド配線１５（図５の右側）に導体ビア１５ａを介して接続されている。また、電子部品Ｐ１の第２端子ｔ２はシグナル配線１４（図５の左側）に導体ビア１４ａを介して接続され、電子部品Ｐ２の第２端子ｔ２は他のシグナル配線１４（図５の右側）に導体ビア１４ａを介して接続される。さらに、各シグナル配線１４は導体ビア１６ａを介してそれぞれ対応する導体パッド１６に接続されている。
【００５３】
つまり、図５に示す構造例では、２つの電子部品Ｐ１及びＰ２各々の第１端子ｔ１はグランド電位（例えば０Ｖ）となっており、２つの電子部品Ｐ１及びＰ２の第２端子ｔ２にはそれぞれ対応する導体パッド１６からシグナルを個別に入力することが可能に構成される。具体的には、各電子部品Ｐ１及びＰ２の第２端子ｔ２に異なる電位（例えば＋３Ｖ、＋５Ｖ又は−３Ｖ）のシグナルを入力できる他、同じ電位（例えば＋３Ｖ、＋５Ｖ又は−３Ｖ）のシグナルを入力できる。ここでのシグナルはアナログとデジタルの別を問わない。
【００５４】
他の構造例としては、図６に示すように、電子部品Ｐ１の第１端子ｔ１はグランド配線１５（図６の左側）に導体ビア１５ａを介して接続され、電子部品Ｐ２の第１端子ｔ１は他のグランド配線１５（図６の右側）に導体ビア１５ａを介して接続されている。また、電子部品Ｐ１の第２端子ｔ２はシグナル配線１４（図６の左側）に導体ビア１４ａを介して接続され、電子部品Ｐ２の第２端子ｔ２は他のシグナル配線１４（図６の右側）に導体ビア１４ａを介して接続されている。さらに、各シグナル配線１４は導体ビア１６ａを介して共通の導体パッド１６にそれぞれ接続されている。
【００５５】
つまり、図６に示す構造例では、２つの電子部品Ｐ１及びＰ２の第１端子ｔ１はグランド電位（例えば０Ｖ）となっており、２つの電子部品Ｐ１及びＰ２の第２端子ｔ２には共通の導体パッド１６からシグナルを入力することが可能に構成される。具体的には、各電子部品Ｐ１及びＰ２の第２端子ｔ２に同じ電位（例えば＋３Ｖ、＋５Ｖ又は−３Ｖ）のシグナルを入力できる。ここでのシグナルはアナログとデジタルの別を問わない。
【００５６】
本実施形態の電子部品内蔵基板によれば、下記の効果を得ることができる。
【００５７】
（ｂ１）１つのキャビティ１１ａに２つの電子部品Ｐ１及びＰ２がそれぞれ収納されているため、キャビティ１１ａ内における各電子部品Ｐ１及びＰ２に高い配置自由度（位置や向きの自由度）が得られる。また、キャビティ１１ａに収納された２つの電子部品Ｐ１及びＰ２はシグナル電位側の第２端子ｔ２が互いに非接触で向き合うように配置されている。このため、グランド電位側の第１端子ｔ１とシグナル電位側の第２端子ｔ２が向き合うように配置された場合に比べて、電子部品Ｐ１及びＰ２間のクロストーク等の相互干渉を抑制することができる。
【００５８】
（ｂ２）２つの電子部品Ｐ１及びＰ２のグランド電位側の第１端子ｔ１各々がコア材１１ｂ（キャビティ１１ａの内壁）に向き合うため、これらの間の距離ＣＬ３を極力狭くでき、Ｘ軸方向におけるキャビティ１１ａの長さを短縮することができる。これによりキャビティ１１ａの横断面積の低減を図って電子部品内蔵基板の小型化に貢献できる。
【００５９】
（ｂ３）２つの電子部品Ｐ１及びＰ２の第２端子ｔ２各々は、上記距離ＣＬ３よりも広い距離ＣＬ４等で互いに向き合う。このため、電子部品内蔵基板を製造する過程で各電子部品Ｐ１及びＰ２の位置が多少ずれても、各電子部品Ｐ１及びＰ２の第２端子ｔ２が互いに接触すること、及びコア材１１ｂと接触することを回避できる。したがって、これらの接触による電磁的な障害を防止することができ、電子部品Ｐ１及びＰ２の不具合等を防止することができる。さらに、第１端子ｔ１がグランド電位に維持されることにより、第１端子ｔ１が同じくグランド電位に維持されるコア材１１ｂ（キャビティ１１ａの内壁）に接触又は近接したとしても、電磁的な障害は生じない。これによっても、電子部品Ｐ１及びＰ２の不具合等を防止することができる。
【００６０】
（ｂ４）２つの電子部品Ｐ１及びＰ２が各電子部品Ｐ１及びＰ２の第１端子ｔ１と第２端子ｔ２を結ぶ方向がＸ軸方向に沿った略直線状となるように配置されているので、キャビティ１１ａのＹ軸方向の長さを短縮することができる。これにより、キャビティ１１ａの横断面積をより一層低減して電子部品内蔵基板の小型化により一層貢献できる。
【００６１】
（ｂ５）２つの電子部品Ｐ１及びＰ２は、第１端子ｔ１各々とコア材１１ｂとの距離ＣＬ３を狭くすることができるため、第２端子ｔ２間の距離ＣＬ４をより広くすることができる。これにより、図５に示す構造例のように、各電子部品Ｐ１及びＰ２の第２端子ｔ２に異なる電位或いは同じのシグナルを個別に入力する場合でも、第２端子ｔ２各々に接続された２つのシグナル配線１４の距離を極力広げて、該２つのシグナル配線１４間でノイズ干渉を生じることを抑制できる。
【００６２】
［第３実施形態（図７及び図８）］
図７は本発明の第３実施例である電子部品内蔵基板における電子部品の配置を示す横断面図、図８は図７に示した配置を有する電子部品内蔵基板の構造例を示す縦断面図である。なお、図７は図８のＣ−Ｃ線断面図に相当する。
【００６３】
本実施形態の電子部品内蔵基板は、図７及び図８に示すように、コア材１１ｂとキャビティ１１ａとを有するコア層１１と、コア層１１上にそれぞれ形成された絶縁層１３及び１７と、キャビティ１１ａに収納された２つの電子部品Ｐ１及びＰ２と、を備えている。
【００６４】
絶縁層１３は、シグナル配線１４とグランド配線１５とを有し、コア層１１の上面に設けられる。シグナル配線１４とグランド配線１５とは、絶縁層１３内に配設された一配線層にそれぞれ形成される。絶縁層１３の上面には、シグナル配線１４に接続された導体パッド１６が設けられる。
【００６５】
絶縁層１７は、絶縁層１３と同様に、シグナル配線１８とグランド配線１９とを有し、コア層１１の下面に設けられる。シグナル配線１８とグランド配線１９とは、絶縁層１７内に配設された一配線層にそれぞれ形成される。絶縁層１７の下面には、シグナル配線１８に接続された導体パッド２０が設けられる。
【００６６】
絶縁層１３及び１７の厚さは例えば３０〜９０μｍである。また、各シグナル配線１４及び１８と各グランド配線１５及び１９と各導体パッド１６及び２０は銅や銅合金等の金属から成り、各々の厚さは例えば５〜２５μｍである。
【００６７】
コア材１１ｂは銅や銅合金等の導電体から成り、その厚さは例えば１００〜４００μｍである。コア材１１ｂはグランド配線１９に接続され、グランド電位に維持される。キャビティ１１ａは横断面形状が略矩形を成していて、コア材１１ｂをＺ軸方向（厚さ方向）に貫通するように形成される。キャビティ１１ａはコア材１１ｂの内側面と各電子部品Ｐ１及びＰ２との隙間に充填された絶縁材１２を含む。絶縁材１２と各絶縁層１３及び１７はエポキシ樹脂やポリイミドやビスマレイミドトリアジン樹脂やこれらに二酸化ケイ素等から成る補強フィラーを含有させたもの等の合成樹脂（熱硬化性のみならず熱可塑性のものも使用可能）から成る。
【００６８】
各電子部品Ｐ１及びＰ２は略直方体形状を成していて、本実施形態において、一端部と他端部とがＸ軸方向に沿った直線上に配置されるように構成される。各電子部品Ｐ１及びＰ２は、一端部に形成されグランド配線１５に接続された第１端子ｔ１と、他端部に形成されシグナル配線１４に接続された第２端子ｔ２とを有する。すなわち、第１端子ｔ１はグランド電位側として用いられ、第２端子はシグナル電位側として用いられる。各電子部品Ｐ１及びＰ２は例えばコンデンサやインダクタやレジスタやフィルタ等の電子部品であり、同じ種類の電子部品の組み合わせであっても異なる種類の電子部品の組み合わせであっても良い。
【００６９】
図７に示すように第１端子ｔ１は、端面ｔ１１と側面ｔ１２とをそれぞれ有する。端面ｔ１１は、各電子部品Ｐ１及びＰ２の一端部における端面であり、側面ｔ１２は、端面ｔ１１と連接しかつ略直交する面とすることができる。同様に、第２端子ｔ２も、端面ｔ２１と側面ｔ２２とをそれぞれ有する。端面ｔ２１は、各電子部品Ｐ１及びＰ２の一端部における端面であり、側面ｔ２２は、端面ｔ２１と連接しかつ略直交する面とすることができる。
【００７０】
図７に示すように、２個の電子部品Ｐ１及びＰ２は、各々の第１端子ｔ１がＹ軸方向（一軸方向）に相互に対向し、かつ各々の第２端子ｔ２がＹ軸方向に相互に対向する配置である。すなわち、２つの電子部品Ｐ１及びＰ２は、Ｙ軸方向（一軸方向）に相互に対向して配置され、電子部品Ｐ１及びＰ２各々は、第１端子ｔ１と第２端子ｔ２とがＸ軸方向（一軸方向と直交する方向）に沿った直線上に配置される。また、各々の第１端子ｔ１の側面ｔ１２は、絶縁材１２を介して相互に対向し、各々の第１端子ｔ１の端面ｔ１１は、絶縁材１２を介してコア材１１ｂ（キャビティ１１ａの内壁）に距離ＣＬ５でそれぞれ対向する。一方、各々の第２端子ｔ２の側面ｔ２２は、絶縁材１２を介して相互に対向し、各々の第２端子ｔ２の端面ｔ２１は、絶縁材１２を介してコア材１１ｂ（キャビティ１１ａの内壁）に距離ＣＬ５よりも広い距離ＣＬ６でそれぞれ対向する。さらに、第１端子ｔ１及び第２端子ｔ２各々の側面ｔ１２及びｔ２２のうち、相互に対向していない側の側面ｔ１２及びｔ２２は、絶縁材１２を介して距離ＣＬ５よりも広い距離（符号無し）でコア材１１ｂ（キャビティ１１ａの内壁）と相互に対向する。
【００７１】
図８に示す構造例では、各電子部品Ｐ１及びＰ２のグランド電位側の第１端子ｔ１は共通のグランド配線１５に導体ビア１５ａを介して接続されている。また、電子部品Ｐ１の第２端子ｔ２はシグナル配線１４に導体ビア１４ａを介して接続され、電子部品Ｐ２の第２端子ｔ２は他のシグナル配線１４（図８に示されていないもの）に導体ビア１４ａを介して接続されている。各シグナル配線１４は共通の導体パッド１６に導体ビア１６ａを介してそれぞれ接続されている。このように、側面ｔ２２がＹ軸方向に対向する電子部品Ｐ１及びＰ２各々の第２端子ｔ２は、相互に接続され、電子部品Ｐ１及びＰ２が並列に接続される。
【００７２】
つまり、図８に示す構造例では、２つの電子部品Ｐ１及びＰ２の第１端子ｔ１はグランド電位（例えば０Ｖ）となっており、２つの電子部品Ｐ１及びＰ２の第２端子ｔ２には共通の導体パッド１６からシグナルを入力することが可能に構成される。具体的には、各電子部品Ｐ１及びＰ２の第２端子ｔ２に同じ電位（例えば＋３Ｖ、＋５Ｖ又は−３Ｖ）のシグナルを入力できる。ここでのシグナルはアナログとデジタルの別を問わない。
【００７３】
なお、他の構造例（図８を引用）として、電子部品Ｐ１及びＰ２各々の第２端子ｔ２がそれぞれ異なる導体パッド１６に接続され、各導体パッド１６が図示しない共通の配線等を介して接続されること等により、これらの第２端子ｔ２が相互に接続されてもよい。これによっても、各電子部品Ｐ１及びＰ２の第２端子ｔ２に同じ電位のシグナルを入力できる。
【００７４】
このように、２つの電子部品Ｐ１及びＰ２が並列接続されて一つの機能回路として利用されるような場合には、２つの電子部品Ｐ１及びＰ２のクロストーク等の相互干渉を問題とすることがないので、シグナル電位側の第２端子ｔ２が互いに隣接していてもよい。なお、「並列接続される」とは、複数の電子部品の第１端子ｔ１同士が接続され、かつこれらの第２端子ｔ２同士が接続されている場合等を示すものとする。また具体的な接続方法については特に限定されず、導体パッド１６や他の配線等を介して第１端子ｔ１相互間及び第２端子ｔ２相互間が電気的に接続されることにより、実質的に並列回路が実現可能であればよい。
【００７５】
本実施形態の電子部品内蔵基板によれば、下記の効果を得ることができる。
【００７６】
（ｃ１）１つのキャビティ１１ａに２つの電子部品Ｐ１及びＰ２がそれぞれ収納されているため、キャビティ１１ａ内における各電子部品Ｐ１及びＰ２に高い配置自由度（位置や向きの自由度）が得られる。また、２つの電子部品Ｐ１及びＰ２はグランド電位側の第１端子ｔ１が互いに非接触で向き合い、シグナル電位側の第２端子ｔ２が互いに非接触で向き合うように配置されている。そして、２つの電子部品Ｐ１及びＰ２のシグナル電位側の第２端子ｔ２各々とコア材１１ｂ（キャビティ１１ａの内壁）との距離ＣＬ６を広くしているので、当該第２端子ｔ２とグランドとの干渉（第２端子ｔ２がコア材１１ｂのグランド電位にノイズを与えること等）を抑制することができる。
【００７７】
（ｃ２）２つの電子部品Ｐ１及びＰ２のグランド電位側の第１端子ｔ１各々がコア材１１ｂに向き合うため、各第１端子ｔ１とコア材１１ｂ（キャビティ１１ａの内壁）との間の距離ＣＬ５を極力狭くでき、Ｘ軸方向におけるキャビティ１１ａの長さを短縮することができる。これによりキャビティ１１ａの横断面積の低減を図って電子部品内蔵基板の小型化に貢献できる。
【００７８】
（ｃ３）２つの電子部品Ｐ１及びＰ２のシグナル電位側の第２端子ｔ２各々は、上記距離ＣＬ５よりも広い距離ＣＬ６等でコア材１１ｂ（キャビティ１１ａの内壁）に向き合う。このため、電子部品内蔵基板を製造する過程で各電子部品Ｐ１及びＰ２の位置が多少ずれても、各電子部品Ｐ１及びＰ２のシグナル電位側の第２端子ｔ２がグランド電位に維持されるコア材１１ｂに接触することを回避できる。したがって、これらの接触による電磁的な障害を防止することができ、電子部品Ｐ１及びＰ２の不具合等を防止することができる。さらに、第１端子ｔ１がグランド電位に維持されることにより、第１端子が同じくグランド電位に維持されるコア材１１ｂ（キャビティ１１ａの内壁）に接触又は近接したとしても、電磁的な障害は生じない。これによっても、電子部品Ｐ１及びＰ２の不具合等を防止することができる。
【００７９】
（ｃ４）２つの電子部品Ｐ１及びＰ２が各電子部品Ｐ１及びＰ２の第１端子ｔ１と第２端子ｔ２を結ぶ方向が略平行となるように配置されているので、キャビティ１１ａのＹ軸方向の長さを短縮することができる。これにより、キャビティ１１ａの横断面積をより一層低減して電子部品内蔵基板の小型化により一層貢献できる。
【００８０】
［第４実施形態（図９及び図１０）］
図９は本発明の第４実施例である電子部品内蔵基板における電子部品の配置を示す横断面図、図１０は図９に示した配置を有する電子部品内蔵基板の構造例を示す縦断面図である。なお、図９は図１０のＤ−Ｄ線断面図に相当する。
【００８１】
本実施形態の電子部品内蔵基板は、図９及び図１０に示したように、キャビティ１１ａ及びコア材１１ｂを有するコア層１１と、コア層１１上にそれぞれ形成された絶縁層１３及び１７と、キャビティ１１ａに収納された２つの電子部品Ｐ１及びＰ２と、を備えている。
【００８２】
絶縁層１３は、シグナル配線１４とグランド配線１５とを有し、コア層１１の上面に設けられる。シグナル配線１４とグランド配線１５とは、絶縁層１３内に配設された一配線層にそれぞれ形成される。絶縁層１３の上面には、シグナル配線１４に接続された導体パッド１６が設けられる。
【００８３】
絶縁層１７は、絶縁層１３と同様に、シグナル配線１８とグランド配線１９とを有し、コア層１１の下面に設けられる。シグナル配線１８とグランド配線１９とは、絶縁層１７内に配設された一配線層にそれぞれ形成される。絶縁層１７の下面には、シグナル配線１８に接続された導体パッド２０が設けられる。
【００８４】
絶縁層１３及び１７の厚さは例えば３０〜９０μｍである。また、各シグナル配線１４及び１８と各グランド配線１５及び１９と各導体パッド１６及び２０は銅や銅合金等の金属から成り、各々の厚さは例えば５〜２５μｍである。
【００８５】
コア材１１ｂは銅や銅合金等の導電体から成り、その厚さは例えば１００〜４００μｍである。コア材１１ｂはグランド１９に接続され、グランド電位に維持される。キャビティ１１ａは横断面形状が略矩形を成していて、コア材１１ｂをＺ軸方向（厚さ方向）に貫通して形成される。キャビティ１１ａはコア材１１ｂの内側面と各電子部品Ｐ１及びＰ２との隙間に充填された絶縁材１２を含む。絶縁材１２と各絶縁体層１３及び１７はエポキシ樹脂やポリイミドやビスマレイミドトリアジン樹脂やこれらに二酸化ケイ素等から成る補強フィラーを含有させたもの等の合成樹脂（熱硬化性のみならず熱可塑性のものも使用可能）から成る
【００８６】
各電子部品Ｐ１及びＰ２は略直方体形状を成しており、一方の電子部品Ｐ１は一端部と他端部とがＸ軸方向に沿った直線上に配置され、他方の電子部品Ｐ２は一端部と他端部とがＹ軸方向に沿った直線上に配置されるように構成される。各電子部品Ｐ１及びＰ２は、一端部に形成されグランド配線１５に接続された第１端子ｔ１と、他端部に形成されシグナル配線１４に接続された第２端子ｔ２とを有する。各電子部品Ｐ１及びＰ２は例えばコンデンサやインダクタやレジスタやフィルタ等の電子部品であり、同じ種類の電子部品の組み合わせであっても異なる種類の電子部品の組み合わせであっても良い。
【００８７】
図９に示すように、第１端子ｔ１は、端面ｔ１１と側面ｔ１２とをそれぞれ有する。端面ｔ１１は、各電子部品Ｐ１及びＰ２の一端部における端面であり、側面ｔ１２は、端面ｔ１１と連接しかつ略直交する面とすることができる。同様に、第２端子ｔ２も、端面ｔ２１と側面ｔ２２とをそれぞれ有する。端面ｔ２１は、各電子部品Ｐ１及びＰ２の一端部における端面であり、側面ｔ２２は、端面ｔ２１と連接しかつ略直交する面とすることができる。
【００８８】
図９に示すように、２個の電子部品Ｐ１及びＰ２は、各々の第１端子ｔ１がＹ軸方向に相互に対向する配置であり、各々の第１端子ｔ１と第２端子ｔ２を結ぶ方向が略直角を成すように配置される。すなわち、電子部品Ｐ１は、第１端子ｔ１と第２端子ｔ２とがＸ軸方向（一軸方向）に沿った直線上に配置され、電子部品Ｐ２は、第１端子ｔ１と第２端子ｔ２とがＹ軸方向（一軸方向と直交する方向）に沿った直線上に配置される。また、電子部品Ｐ１の第１端子ｔ１の側面ｔ１２は、絶縁材１２を介して電子部品Ｐ２の第１端子ｔ１の端面ｔ１１と距離ＣＬ７で相互に対向する。電子部品Ｐ１の第２端子ｔ２の側面ｔ２２は、絶縁材１２を介してコア材１１ｂ（キャビティ１１ａの内壁）と距離ＣＬ７よりも大きい距離ＣＬ８で相互に対向し、かつ、電子部品Ｐ２の第２端子ｔ２の端面ｔ２１も、絶縁材１２を介してコア材１１ｂ（キャビティ１１ａの内壁）と距離ＣＬ８で相互に対向する。さらに、電子部品Ｐ１の第２端子ｔ２の端面ｔ２１及び電子部品Ｐ２の第２端子ｔ２の側面ｔ２２は、絶縁材１２を介して距離ＣＬ７よりも広い距離（符号無し）でコア材１１ｂ（キャビティ１１ａの内壁）と相互に対向する。
【００８９】
図１０に示す構造例では、各電子部品Ｐ１及びＰ２の第１端子ｔ１は共通のグランド配線１５に導体ビア１５ａを介して接続されている。また、電子部品Ｐ１の第２端子ｔ２はシグナル配線１４に導体ビア１４ａを介して接続され、電子部品Ｐ２の第２端子ｔ２は他のシグナル配線１４（図１０に示されていないもの）に導体ビア１４ａを介して接続されている。さらに、各シグナル配線１４は導体ビア１６ａを介してそれぞれ対応する導体パッド１６にそれぞれ接続されている。
【００９０】
つまり、図１０に示す構造例では、２つの電子部品Ｐ１及びＰ２の第１端子ｔ１はグランド電位（例えば０Ｖ）に維持される。一方、２つの電子部品Ｐ１及びＰ２の第２端子ｔ２には、それぞれ対応する導体パッド１６からシグナルを個別に入力することが可能に構成される。具体的には、各電子部品Ｐ１及びＰ２の第２端子ｔ２に異なる電位（例えば＋３Ｖ、＋５Ｖ又は−３Ｖ）のシグナルを入力できる他、同じ電位（例えば＋３Ｖ、＋５Ｖ又は−３Ｖ）のシグナルを入力できる。ここでのシグナルはアナログとデジタルの別を問わない。
【００９１】
他の構造例（図１０を引用）としては、各電子部品Ｐ１及びＰ２の第１端子ｔ１は共通のグランド配線１５に導体ビア１５ａを介して接続されている。また、電子部品Ｐ１の第２端子ｔ２はシグナル配線１４に導体ビア１４ａを介して接続され、電子部品Ｐ２の第２端子ｔ２は他のシグナル配線１４（図１０に示されていないもの）に導体ビア１４ａを介して接続される。さらに、各シグナル配線１４は共通の導体パッド１６に導体ビア１６ａを介してそれぞれ接続されている。
【００９２】
つまり、この構造例では、キャビティ１１ａに収納された２つの電子部品Ｐ１及びＰ２の第１端子ｔ１はグランド電位（例えば０Ｖ）となっており、２つの電子部品Ｐ１及びＰ２の第２端子ｔ２には共通の導体パッド１６からシグナルを入力することが可能に構成される。具体的には、各電子部品Ｐ１及びＰ２の第２端子ｔ２に同じ電位（例えば＋３Ｖ、＋５Ｖ又は−３Ｖ）のシグナルを入力できる。ここでのシグナルはアナログとデジタルの別を問わない。
【００９３】
本実施形態の電子部品内蔵基板によれば、下記の効果を得ることができる。
【００９４】
（ｄ１）１つのキャビティ１１ａに２つの電子部品Ｐ１及びＰ２がそれぞれ収納されているため、キャビティ１１ａ内における各電子部品Ｐ１及びＰ２に高い配置自由度（位置や向きの自由度）が得られる。また、１つのキャビティ１１ａに収納された２つの電子部品Ｐ１及びＰ２はグランド電位側の第１端子ｔ１が非接触で向き合うように配置されているため、グランド電位側の第１端子ｔ１とシグナル電位側の第２端子ｔ２が向き合うように配置された場合に比べて、各電子部品Ｐ１及びＰ２間のクロストーク等の相互干渉を抑制することができる。
【００９５】
（ｄ２）２つの電子部品Ｐ１及びＰ２のグランド電位側の第１端子ｔ１が互いに向き合うため、第１端子ｔ１間の距離ＣＬ７を極力狭くでき、Ｙ軸方向におけるキャビティ１１ａの長さを短縮することができる。これによりキャビティ１１ａの横断面積の低減を図って電子部品内蔵基板の小型化に貢献できる。
【００９６】
（ｄ３）２つの電子部品Ｐ１及びＰ２のシグナル電位側の第２端子ｔ２各々は、上記距離ＣＬ７よりも広い距離ＣＬ８等でコア材１１ｂ（キャビティ１１ａの内壁）に向き合う。このため、電子部品内蔵基板を製造する過程で各電子部品Ｐ１及びＰ２の位置が多少ずれても、各電子部品Ｐ１及びＰ２のシグナル電位側の第２端子ｔ２がグランド電位に維持されたコア材１１ｂに接触することを回避できる。したがって、これらの接触による電磁的な障害を防止することができ、電子部品Ｐ１及びＰ２の不具合等を防止することができる。さらに、グランド電位に維持される第１端子ｔ１が互いに接触又は近接したとしても、電磁的な障害は生じない。これによっても、電子部品Ｐ１及びＰ２の不具合等を防止することができる。
【００９７】
（ｄ４）２つの電子部品Ｐ１及びＰ２が各電子部品Ｐ１及びＰ２の第１端子ｔ１と第２端子ｔ２を結ぶ方向が略直角を成すように配置されているので、両電子部品Ｐ１及びＰ２を囲む輪郭に合わせてキャビティ１１ａの形状を設定することができる。これにより、キャビティ１１ａの横断面積をより一層低減して電子部品内蔵基板の小型化により一層貢献できる。
【００９８】
［第５実施形態（図１１〜図１３）］
図１１は本発明の第５実施例である電子部品内蔵基板における電子部品の配置を示す横断面図、図１２は図１１に示した配置を有する電子部品内蔵基板の構造例を示す縦断面図、図１３は図１１に示した配置を有する電子部品内蔵基板の他の構造例を示す縦断面図である。なお、図１１は図１２及び図１３のＥ−Ｅ線断面図に相当する。
【００９９】
本実施形態の電子部品内蔵基板は、図１１〜図１３に示すように、コア材１１ｂとキャビティ１１ａを有するコア層１１と、コア層１１上にそれぞれ形成された絶縁層１３及び１７と、キャビティ１１ａに収納された４つの電子部品Ｐ１〜Ｐ４と、を備えている。
【０１００】
絶縁層１３は、シグナル配線１４とグランド配線１５とを有し、コア層１１の上面に設けられる。シグナル配線１４とグランド配線１５とは、絶縁層１３内に配設された一配線層にそれぞれ形成される。絶縁層１３の上面には、シグナル配線１４に接続された導体パッド１６が設けられる。
【０１０１】
絶縁層１７は、絶縁層１３と同様に、シグナル配線１８とグランド配線１９とを有し、コア層１１の下面に設けられる。シグナル配線１８とグランド配線１９とは、絶縁層１７内に配設された一配線層にそれぞれ形成される。絶縁層１７の下面には、シグナル配線１８に接続された導体パッド２０が設けられる。
【０１０２】
絶縁層１３及び１７の厚さは例えば３０〜９０μｍである。また、各シグナル配線１４及び１８と各グランド配線１５及び１９と各導体パッド１６及び２０は銅や銅合金等の金属から成り、各々の厚さは例えば５〜２５μｍである。
【０１０３】
コア材１１ｂは銅や銅合金等の導電体から成り、その厚さは例えば１００〜４００μｍである。コア材１１ｂはグランド配線１９に接続され、グランド電位に維持される。キャビティ１１ａは横断面形状が略矩形を成していて、コア材１１ｂをＺ軸方向（厚さ方向）に貫通して形成される。キャビティ１１ａはコア材１１ｂの内側面と各電子部品Ｐ１〜Ｐ４との隙間に充填された絶縁材１２を含む。絶縁材１２と各絶縁層１３及び１７はエポキシ樹脂やポリイミドやビスマレイミドトリアジン樹脂やこれらに二酸化ケイ素等から成る補強フィラーを含有させたもの等の合成樹脂（熱硬化性のみならず熱可塑性のものも使用可能）から成る。
【０１０４】
各電子部品Ｐ１〜Ｐ４は略直方体形状を成していて、本実施形態において、一端部と他端部とがＸ軸方向に沿った直線上に配置されるように構成される。各電子部品Ｐ１〜Ｐ４は、一端部に形成されグランド配線１５に接続された第１端子ｔ１と、他端部に形成されシグナル配線１４に接続された第２端子ｔ２とを有する。すなわち、第１端子ｔ１はグランド電位側として用いられ、第２端子はシグナル電位側として用いられる。各電子部品Ｐ１〜Ｐ４は例えばコンデンサやインダクタやレジスタやフィルタ等の電子部品であり、同じ種類の電子部品の組み合わせであっても異なる種類の電子部品の組み合わせであっても良い。
【０１０５】
図１１に示すように、第１端子ｔ１は、端面ｔ１１と側面ｔ１２とをそれぞれ有する。端面ｔ１１は、各電子部品Ｐ１〜Ｐ４の一端部における端面であり、側面ｔ１２は、端面ｔ１１と連接しかつ略直交する面とすることができる。同様に、第２端子ｔ２も、端面ｔ２１と側面ｔ２２とをそれぞれ有する。端面ｔ２１は、各電子部品Ｐ１〜Ｐ４の一端部における端面であり、側面ｔ２２は、端面ｔ２１と連接しかつ略直交する面とすることができる。
【０１０６】
図１１に示すように、４つの電子部品Ｐ１〜Ｐ４は、各々の第１端子ｔ１がＸ軸方向（一軸方向）に相互に対向する配置であり、いずれも、第１端子ｔ１と第２端子ｔ２とがＸ軸方向に沿った直線上に配置される。また、また４つの電子部品Ｐ１〜Ｐ４は、本実施形態において、第２端子ｔ２が相互に接続された電子部品Ｐ１及びＰ３を含む組Ｇ１と、第２端子ｔ２が相互に接続された電子部品Ｐ２及びＰ４とを含む組Ｇ２とを有する。組Ｇ１の電子部品Ｐ１及びＰ３は、絶縁材１２を介して各々の第１端子ｔ１の側面ｔ１２が相互に対向し、かつ、絶縁材１２を介して各々の第２端子ｔ２の側面ｔ２２が相互に対向して配置される。同様に、組Ｇ２の電子部品Ｐ２及びＰ４は、絶縁材１２を介して各々の第１端子ｔ１の側面ｔ１２が相互に対向し、かつ、絶縁材１２を介して各々の第２端子ｔ２の側面ｔ２２が相互に対向して配置される。
【０１０７】
２つの組Ｇ１及びＧ２各々は、組Ｇ１に含まれる電子部品Ｐ１及びＰ３の各々の第１端子ｔ１の端面ｔ１１と、組Ｇ２に含まれる電子部品Ｐ２及びＰ４の各々の第１端子ｔ１の端面ｔ１１とがＸ軸方向に対向する。すなわち、電子部品Ｐ１の第１端子ｔ１の端面ｔ１１と電子部品Ｐ２の第１端子ｔ１の端面ｔ１１とが距離ＣＬ９で相互に対向しており、かつ電子部品Ｐ３の第１端子ｔ１の端面ｔ１１と電子部品Ｐ４の第１端子ｔ１の端面ｔ１１とが距離ＣＬ９で相互に対向している。また、各々の第２端子ｔ２の端面ｔ２１が、絶縁材１２を介して距離ＣＬ９よりも広い距離ＣＬ１０でコア材１１ｂ（キャビティ１１ａの内壁）に対向して配置される。さらに、第１端子ｔ１及び第２端子ｔ２各々の側面ｔ１２及びｔ２２のうち、相互に対向していない側の側面ｔ１２及びｔ２２は、絶縁材１２を介して距離ＣＬ９よりも広い距離（符号無し）でコア材１１ｂ（キャビティ１１ａの内壁）と相互に対向する。
【０１０８】
図１２に示す構造例では、電子部品Ｐ１及びＰ３の第１端子ｔ１は共通のグランド配線１５（図１２の左側）に導体ビア１５ａを介してそれぞれ接続されており、電子部品Ｐ２及びＰ４の第１端子ｔ１は共通のグランド配線１５（図１２の右側）に導体ビア１５ａを介してそれぞれ接続されている。また、電子部品Ｐ１の第２端子ｔ２はシグナル配線１４（図１２の左側）に導体ビア１４ａを介して接続され、電子部品Ｐ２の第２端子ｔ２は他のシグナル配線１４（図１２の右側）に導体ビア１４ａを介して接続され、電子部品Ｐ３の第２端子ｔ２はさらに他のシグナル配線１４（図１２に示されていないもの）に導体ビア１４ａを介して接続され、電子部品Ｐ４の第２端子ｔ２はさらに他のシグナル配線１４（図１２に示されていないもの）に導体ビア１４ａを介して接続される。また、電子部品Ｐ１のシグナル配線１４と電子部品Ｐ３のシグナル配線１４とは、それぞれ対応する導体ビア１６ａを介して共通の導体パッド１６に接続されている。一方、電子部品Ｐ２のシグナル配線１４と電子部品Ｐ４のシグナル配線１４とは、それぞれ対応する導体ビア１６ａを介して共通の導体パッド１６に接続されている。
【０１０９】
このように、側面ｔ２２がＹ軸方向に対向する電子部品Ｐ１及びＰ３各々の第２端子ｔ２は、相互に接続され、かつ、側面ｔ２２がＹ軸方向に対向する電子部品Ｐ２及びＰ４各々の第２端子ｔ２は、相互に接続される。これにより本構造例では、電子部品Ｐ１及びＰ３が並列に接続され、かつ、電子部品Ｐ２及びＰ４が並列に接続される。
【０１１０】
つまり、図１２に示す構造例では、キャビティ１１ａに収納された４つの電子部品Ｐ１〜Ｐ４の第１端子ｔ１はグランド電位（例えば０Ｖ）に維持される。一方、Ｙ軸方向に対向する電子部品Ｐ１及びＰ３の各々の第２端子ｔ２には共通の導体パッド１６からシグナルを入力することが可能に構成される。同様に、Ｙ軸方向に対向する電子部品Ｐ２及びＰ４の各々の第２端子ｔ２にも共通の導体パッド１６からシグナルを入力することが可能に構成される。具体的には、電子部品Ｐ１及びＰ３の第２端子ｔ２に同じ電位（例えば＋３Ｖ、＋５Ｖ又は−３Ｖ）のシグナルを入力でき、かつ、電子部品Ｐ２及びＰ４の第２端子ｔ２に同じ電位のシグナルを入力できる。ここでのシグナルはアナログとデジタルの別を問わない。
【０１１１】
他の構造例としては、図１３に示すように、各電子部品Ｐ１〜Ｐ４のグランド電位側の第１端子ｔ１は共通のグランド配線１５に導体ビア１５ａを介して接続されている。また、電子部品Ｐ１の第２端子ｔ２はシグナル配線１４（図１３の左側）に導体ビア１４ａを介して接続され、電子部品Ｐ２の第２端子ｔ２は他のシグナル配線１４（図１３の右側）に導体ビア１４ａを介して接続され、電子部品Ｐ３の第２端子ｔ２はさらに他のシグナル配線１４（図１３に示されていないもの）に導体ビア１４ａを介して接続され、電子部品Ｐ４の第２端子ｔ２はさらに他のシグナル配線１４（図１３に示されていないもの）に導体ビア１４ａを介して接続される。さらに、各シグナル配線１４は共通の導体パッド１６に導体ビア１６ａを介してそれぞれ接続されている。
【０１１２】
このように、図１３に示す構造例では、側面ｔ２２がＹ軸方向に対向する電子部品Ｐ１及びＰ３と、側面ｔ２２がＹ軸方向に対向する電子部品Ｐ２及びＰ４とを含む電子部品Ｐ１〜Ｐ４の第２端子ｔ２が、相互に接続される。これにより本構造例では、４個の電子部品Ｐ１〜Ｐ４が並列に接続される。
【０１１３】
つまり、図１３に示す構造例では、４つの電子部品Ｐ１〜Ｐ４各々の第１端子ｔ１はグランド電位（例えば０Ｖ）となっており、４つの電子部品Ｐ１〜Ｐ４の第２端子ｔ２には共通の導体パッド１６からシグナルを入力することが可能に構成される。具体的には、各電子部品Ｐ１〜Ｐ４の第２端子ｔ２に同じ電位（例えば＋３Ｖ、＋５Ｖ又は−３Ｖ）のシグナルを入力できる。ここでのシグナルはアナログとデジタルの別を問わない。
【０１１４】
なお、他の構造例（図１２を引用）として、電子部品Ｐ１〜Ｐ４各々の第２端子ｔ２がそれぞれ異なる導体パッド１６に接続されてもよい。この場合に、電子部品Ｐ１及びＰ３の各導体パッド１６が図示しない共通の配線等を介して接続され、かつ電子部品Ｐ２及びＰ４の各導体パッド１６が図示しない他の共通の配線等を介して接続されること等により、これらの第２端子ｔ２が相互に接続されてもよい。これによっても、図１２に示す構造例と同様に、電子部品Ｐ１及びＰ３の第２端子ｔ２に同じ電位のシグナルを入力でき、かつ、電子部品Ｐ２及びＰ４の第２端子ｔ２に同じ電位のシグナルを入力できる。あるいは、電子部品Ｐ１〜Ｐ４各々の第２端子ｔ２がそれぞれ異なる導体パッド１６に接続される場合に、電子部品Ｐ１〜Ｐ４の各導体パッド１６が図示しない共通の配線等を介して接続されること等により、これらの第２端子ｔ２が相互に接続されてもよい。これによっても、図１３に示す構造例と同様に、各電子部品Ｐ１〜Ｐ４の第２端子ｔ２に同じ電位のシグナルを入力できる。
【０１１５】
このように、本実施形態においては、各組Ｇ１及びＧ２に含まれる電子部品が並列接続されて、機能回路として利用される。このため、各組Ｇ１及びＧ２内においては、クロストーク等の相互干渉を問題とすることがなく、シグナル電位側の第２端子ｔ２が互いに隣接していてもよい。一方、２つの組Ｇ１及びＧ２間、各電子部品Ｐ１〜Ｐ４及びコア材１１ｂの間においては、クロストーク等の相互干渉が問題となり得る。そこで、本実施形態においては、上述のように電子部品Ｐ１〜Ｐ４を配置することで、これらの相互干渉の抑制を図っている。
【０１１６】
本実施形態の電子部品内蔵基板によれば、下記の効果を得ることができる。
【０１１７】
（ｅ１）１つのキャビティ１１ａに４つの電子部品Ｐ１〜Ｐ４がそれぞれ収納されているため、キャビティ１１ａ内における各電子部品Ｐ１〜Ｐ４に高い配置自由度（位置や向きの自由度）が得られる。また、キャビティ１１ａに収納された４つの電子部品Ｐ１〜Ｐ４はグランド電位側の第１端子ｔ１が互いに非接触で向き合うように配置されている。このため、グランド電位側の第１端子ｔ１とシグナル電位側の第２端子ｔ２が向き合うように配置された場合に比べて、２つの組Ｇ１及びＧ２間のクロストーク等の相互干渉を抑制することができる。
【０１１８】
（ｅ２）４つの電子部品Ｐ１〜Ｐ４のグランド電位側の第１端子ｔ１が互いに向き合うため、各第１端子ｔ１間の距離ＣＬ９を極力狭くでき、Ｘ軸方向におけるキャビティ１１ａの長さを短縮することができる。これによりキャビティ１１ａの横断面積の低減を図って電子部品内蔵基板の小型化に貢献できる。
【０１１９】
（ｅ３）４つの電子部品Ｐ１〜Ｐ４のシグナル電位側の第２端子ｔ２各々は、上記距離ＣＬ９よりも広い距離ＣＬ１０等でコア材１１ｂ（キャビティ１１ａの内壁）に向き合う。このため、電子部品内蔵基板を製造する過程で各電子部品Ｐ１〜Ｐ４の位置が多少ずれても、各電子部品Ｐ１〜Ｐ４の第２端子ｔ２がグランド電位に維持されたコア材１１ｂに接触することを回避できる。したがって、これらの接触による電磁的な障害を防止することができ、電子部品Ｐ１〜Ｐ４の不具合等を防止することができる。さらに、グランド電位に維持される第１端子ｔ１が互いに接触又は近接したとしても、電気的な障害は生じない。これによっても、電子部品Ｐ１〜Ｐ４の不具合等を防止することができる。
【０１２０】
（ｅ４）４つの電子部品Ｐ１〜Ｐ４がそのうちの２つの電子部品Ｐ１及びＰ２の第１端子ｔ１と第２端子ｔ２を結ぶ方向が略直線状となり他の２つの電子部品Ｐ３及びＰ４の第１端子ｔ１と第２端子ｔ２を結ぶ方向が略直線状となるように、且つ、２つの電子部品Ｐ１及びＰ２の第１端子ｔ１と第２端子ｔ２を結ぶ方向と他の２つの電子部品Ｐ３及びＰ４の第１端子ｔ１と第２端子ｔ２を結ぶ方向が略平行となるように配置されているので、キャビティ１１ａのＹ軸方向の長さを短縮することができる。これにより、キャビティ１１ａの横断面積をより一層低減して電子部品内蔵基板の小型化により一層貢献できる。
【０１２１】
（ｅ５）図１２に示す構造例は、各電子部品Ｐ１〜Ｐ４の第２端子ｔ２に接続された４つのシグナル配線１４の間にグランド配線１５が介在している配線構造を有する。これにより、各電子部品Ｐ１〜Ｐ４の第２端子ｔ２に異なる電位或いは同じ電位のシグナルを個別に入力する場合でも、該４つのシグナル配線１４間でノイズ干渉を生じることを抑制できる。
【０１２２】
［第６実施形態（図１４〜図１５）］
図１４は本発明の第６実施例である電子部品内蔵基板における電子部品の配置を示す横断面図、図１５は図１４に示した配置を有する電子部品内蔵基板の構造例を示す縦断面図である。なお、図１４は図１５のＦ−Ｆ線断面図に相当する。
【０１２３】
本実施形態の電子部品内蔵基板は、図１４〜図１５に示すように、コア材１１ｂとキャビティ１１ａを有するコア層１１と、コア層１１上にそれぞれ形成された絶縁層１３及び１７と、キャビティ１１ａに収納された４つの電子部品Ｐ１〜Ｐ４と、を備えている。
【０１２４】
絶縁層１３は、シグナル配線１４とグランド配線１５とを有し、コア層１１の上面に設けられる。シグナル配線１４とグランド配線１５とは、絶縁層１３内に配設された一配線層にそれぞれ形成される。絶縁層１３の上面には、シグナル配線１４に接続された導体パッド１６が設けられる。
【０１２５】
絶縁層１７は、絶縁層１３と同様に、シグナル配線１８とグランド配線１９とを有し、コア層１１の下面に設けられる。シグナル配線１８とグランド配線１９とは、絶縁層１７内に配設された一配線層にそれぞれ形成される。絶縁層１７の下面には、シグナル配線１８に接続された導体パッド２０が設けられる。
【０１２６】
絶縁層１３及び１７の厚さは例えば３０〜９０μｍである。また、各シグナル配線１４及び１８と各グランド配線１５及び１９と各導体パッド１６及び２０は銅や銅合金等の金属から成り、各々の厚さは例えば５〜２５μｍである。
【０１２７】
コア材１１ｂは銅や銅合金等の導電体から成り、その厚さは例えば１００〜４００μｍである。コア材１１ｂはグランド配線１９に接続され、グランド電位に維持される。キャビティ１１ａは横断面形状が略矩形を成していて、コア材１１ｂをＺ軸方向（厚さ方向）に貫通して形成される。キャビティ１１ａはコア材１１ｂの内側面と各電子部品Ｐ１及びＰ２との隙間に充填された絶縁材１２を含む。絶縁材１２と各絶縁層１３及び１７はエポキシ樹脂やポリイミドやビスマレイミドトリアジン樹脂やこれらに二酸化ケイ素等から成る。
【０１２８】
各電子部品Ｐ１〜Ｐ４は略直方体形状を成していて、本実施形態において、一端部と他端部とがＸ軸方向に沿った直線上に配置されるように構成される。各電子部品Ｐ１〜Ｐ４は、一端部に形成されグランド配線１５に接続された第１端子ｔ１と、他端部に形成されシグナル配線１４に接続された第２端子ｔ２とを有する。すなわち、第１端子ｔ１はグランド電位側として用いられ、第２端子はシグナル電位側として用いられる。各電子部品Ｐ１〜Ｐ４は例えばコンデンサやインダクタやレジスタやフィルタ等の電子部品であり、同じ種類の電子部品の組み合わせであっても異なる種類の電子部品の組み合わせであっても良い。
【０１２９】
図１４に示すように、第１端子ｔ１は、端面ｔ１１と側面ｔ１２とをそれぞれ有する。端面ｔ１１は、各電子部品Ｐ１及びＰ２の一端部における端面であり、側面ｔ１２は、端面ｔ１１と連接しかつ略直交する面とすることができる。同様に、第２端子ｔ２も、端面ｔ２１と側面ｔ２２とをそれぞれ有する。端面ｔ２１は、各電子部品Ｐ１及びＰ２の一端部における端面であり、側面ｔ２２は、端面ｔ２１と連接しかつ略直交する面とすることができる。
【０１３０】
図１４に示すように、４つの電子部品Ｐ１〜Ｐ４は、各々の第２端子ｔ２がＸ軸方向（一軸方向）に相互に対向する配置であり、いずれも、第１端子ｔ１と第２端子ｔ２とがＸ軸方向に沿った直線上に配置される。また、また４つの電子部品Ｐ１〜Ｐ４は、本実施形態において、第２端子ｔ２が相互に接続された電子部品Ｐ１及びＰ３を含む組Ｇ１と、第２端子ｔ２が相互に接続された電子部品Ｐ２及びＰ４とを含む組Ｇ２とを有する。組Ｇ１の電子部品Ｐ１及びＰ３は、絶縁材１２を介して各々の第１端子ｔ１の側面ｔ１２が相互に対向し、かつ、絶縁材１２を介して各々の第２端子ｔ２の側面ｔ２２が相互に対向して配置される。同様に、組Ｇ２の電子部品Ｐ２及びＰ４は、絶縁材１２を介して各々の第１端子ｔ１の側面ｔ１２が相互に対向し、かつ、絶縁材１２を介して各々の第２端子ｔ２の側面ｔ２２が相互に対向して配置される。
【０１３１】
２つの組Ｇ１及びＧ２各々は、組Ｇ１に含まれる電子部品Ｐ１及びＰ３の各々の第２端子ｔ２の端面ｔ２１と、組Ｇ２に含まれる電子部品Ｐ２及びＰ４の各々の第２端子ｔ２の端面ｔ２１とがＸ軸方向に対向する。すなわち、電子部品Ｐ１の第２端子ｔ２の端面ｔ２１と電子部品Ｐ２の第２端子ｔ２の端面ｔ２１とが距離ＣＬ１２で相互に対向しており、かつ電子部品Ｐ３の第２端子ｔ２の端面ｔ２１と電子部品Ｐ４の第２端子ｔ２の端面ｔ２１とが距離ＣＬ１２で相互に対向している。また、各々の第１端子ｔ１の端面ｔ１１が、絶縁材１２を介して距離ＣＬ１２よりも狭い距離ＣＬ１１でコア材１１ｂ（キャビティ１１ａの内壁）に対向して配置される。さらに、第１端子ｔ１及び第２端子ｔ２各々の側面ｔ１２及びｔ２２のうち、相互に対向していない側の側面ｔ１２及びｔ２２は、絶縁材１２を介して距離ＣＬ１１よりも広い距離（符号無し）でコア材１１ｂ（キャビティ１１ａの内壁）と相互に対向する。
【０１３２】
図１５に示す構造例では、２つの電子部品Ｐ１及びＰ３の第１端子ｔ１はグランド配線１５（図１５の左側）に導体ビア１５ａを介して接続され、他の２つの電子部品Ｐ２及びＰ４の第１端子ｔ１はグランド配線１５（図１５の右側）に導体ビア１５ａを介して接続されている。また、電子部品Ｐ１の第２端子ｔ２はシグナル配線１４（図１５の左側）に導体ビア１４ａを介して接続され、電子部品Ｐ２の第２端子ｔ２は他のシグナル配線１４（図１５の右側）に導体ビア１４ａを介して接続され、電子部品Ｐ３の第２端子ｔ２はさらに他のシグナル配線１４（図１５に示されていないもの）に導体ビア１４ａを介して接続され、電子部品Ｐ４の第２端子ｔ２はさらに他のシグナル配線１４（図１５に示されていないもの）に導体ビア１４ａを介して接続される。また、電子部品Ｐ１のシグナル配線１４と電子部品Ｐ３のシグナル配線１４とは、それぞれ対応する導体ビア１６ａを介して共通の導体パッド１６に接続されている。一方、電子部品Ｐ２のシグナル配線１４と電子部品Ｐ４のシグナル配線１４とは、それぞれ対応する導体ビア１６ａを介して共通の導体パッド１６に接続されている。
【０１３３】
このように、側面ｔ２２がＹ軸方向に対向する電子部品Ｐ１及びＰ３各々の第２端子ｔ２は、相互に接続され、かつ、側面ｔ２２がＹ軸方向に対向する電子部品Ｐ２及びＰ４各々の第２端子ｔ２は、相互に接続される。これにより本構造例では、電子部品Ｐ１及びＰ３が並列に接続され、かつ、電子部品Ｐ２及びＰ４が並列に接続される。
【０１３４】
つまり、図１５に示す構造例では、４つの電子部品Ｐ１〜Ｐ４の第１端子ｔ１はグランド電位（例えば０Ｖ）に維持される。一方、Ｙ軸方向に対向する電子部品Ｐ１及びＰ３の各々の第２端子ｔ２には共通の導体パッド１６からシグナルを入力することが可能に構成される。同様に、Ｙ軸方向に対向する電子部品Ｐ２及びＰ４の各々の第２端子ｔ２にも共通の導体パッド１６からシグナルを入力することが可能に構成される。具体的には、電子部品Ｐ１及びＰ３の第２端子ｔ２に同じ電位（例えば＋３Ｖ、＋５Ｖ又は−３Ｖ）のシグナルを入力でき、かつ、電子部品Ｐ２及びＰ４の第２端子ｔ２に同じ電位のシグナルを入力できる。ここでのシグナルはアナログとデジタルの別を問わない。
【０１３５】
このように、本実施形態においても、各組Ｇ１及びＧ２に含まれる電子部品が並列接続されて、機能回路として利用される。このため、各組Ｇ１及びＧ２内においては、クロストーク等の相互干渉を問題とすることがなく、シグナル電位側の第２端子ｔ２が互いに隣接していてもよい。一方、２つの組Ｇ１及びＧ２間、各電子部品Ｐ１〜Ｐ４及びコア材１１ｂの間においては、クロストーク等の相互干渉が問題となり得る。そこで、本実施形態においては、上述のように電子部品Ｐ１〜Ｐ４を配置することで、これらの相互干渉の抑制を図っている。
【０１３６】
本実施形態の電子部品内蔵基板によれば、下記の効果を得ることができる。
【０１３７】
（ｆ１）１つのキャビティ１１ａに４つの電子部品Ｐ１〜Ｐ４がそれぞれ収納されているため、キャビティ１１ａ内における各電子部品Ｐ１〜Ｐ４に高い配置自由度（位置や向きの自由度）が得られる。また、キャビティ１１ａに収納された４つの電子部品Ｐ１〜Ｐ４はシグナル電位側の第２端子ｔ２が非接触で向き合うように配置されている。このため、グランド電位側の第１端子ｔ１とシグナル電位側の第２端子ｔ２が向き合うように配置された場合に比べて、キャビティ１１ａに収納された２つの組Ｇ１及びＧ２間のクロストーク等の相互干渉を抑制することができる。
【０１３８】
（ｆ２）４つの電子部品Ｐ１〜Ｐ４のグランド電位側の第１端子ｔ１各々がコア材１１ｂと互いに向き合うため、各第１端子ｔ１とコア層１１（キャビティ１１ａの内壁）との距離ＣＬ１１を極力狭くでき、Ｘ軸方向におけるキャビティ１１ａの長さを短縮することができる。これによりキャビティ１１ａの横断面積の低減を図って電子部品内蔵基板の小型化に貢献できる。
【０１３９】
（ｆ３）４つの電子部品Ｐ１〜Ｐ４のシグナル電位側の第２端子ｔ２各々は、上記距離ＣＬ１１よりも広い距離ＣＬ１２で互いに向き合い、かつ上記距離ＣＬ１１よりも広い距離でコア材１１ｂに向き合う。このため、電子部品内蔵基板を製造する過程で各電子部品Ｐ１〜Ｐ４の位置が多少ずれても、各電子部品Ｐ１〜Ｐ４の第２端子ｔ２が互いに接触すること、及び第２端子ｔ２がグランド電位に維持されたコア材１１ｂと接触することを回避できる。したがって、これらの接触による電磁的な障害を防止することができ、電子部品Ｐ１〜Ｐ４の不具合等を防止することができる。さらに、第１端子ｔ１がグランド電位に維持されることから、第１端子ｔ１が同じくグランド電位に維持されるコア材１１ｂ（キャビティ１１ａの内壁）に接触又は近接したとしても、電気的な障害は生じない。これによっても、電子部品Ｐ１〜Ｐ４の不具合等を防止することができる。
【０１４０】
（ｆ４）４つの電子部品Ｐ１〜Ｐ４がそのうちの２つの電子部品Ｐ１及びＰ２の第１端子ｔ１と第２端子ｔ２を結ぶ方向が略直線状となり他の２つの電子部品Ｐ３及びＰ４の第１端子ｔ１と第２端子ｔ２を結ぶ方向が略直線状となるように、且つ、２つの電子部品Ｐ１及びＰ２の第１端子ｔ１と第２端子ｔ２を結ぶ方向と他の２つの電子部品Ｐ３及びＰ４の第１端子ｔ１と第２端子ｔ２を結ぶ方向が略平行となるように配置されているので、キャビティ１１ａのＹ軸方向の長さを短縮することができる。これにより、キャビティ１１ａの横断面積をより一層低減して電子部品内蔵基板の小型化により一層貢献できる。
【０１４１】
（ｆ５）４つの電子部品Ｐ１〜Ｐ４は、第１端子ｔ１各々とコア材１１ｂとの距離ＣＬ１１を狭くすることができるため、第２端子ｔ２間の距離ＣＬ１２をより広くすることができる。これにより、図１４に示す構造例において各電子部品Ｐ１〜Ｐ４の第２端子ｔ２に異なる電位或いは同じ電位のシグナルを個別に入力する場合でも、各電子部品Ｐ１〜Ｐ４の第２端子ｔ２各々に接続された４つのシグナル配線１４の距離を極力広げて、該４つのシグナル配線１４間でノイズ干渉を生じることを抑制できる。
【０１４２】
［他の実施形態（図無し）］
（１）第１〜第６実施形態には、キャビティ１１ａとしてコア材１１ｂをＺ軸方向（厚さ方向）に貫通して形成されたものを示したが、該キャビティ１１ａがコア材１１ｂをＺ軸方向（厚さ方向）に貫通しない凹部から成る場合でも、上記効果ａ１〜ａ５、上記効果ｂ１〜ｂ５、上記効果ｃ１〜ｃ４、上記効果ｄ１〜ｄ４、上記効果ｅ１〜ｅ５、上記効果ｆ１〜ｆ５と同様の効果が得られる。
【０１４３】
（２）第１〜第６実施形態には、コア層１１の上面側の絶縁層１３内に配設された一配線層にシグナル配線１４及びグランド配線１５を設け、且つ、コア層１１の下面側の絶縁層１７内に配設された一配線層にシグナル配線２０及びグランド配線１９を設けたものを示したが、シグナル配線１４及びグランド配線１５と隔てて別のシグナル配線及びグランド配線を絶縁層１３内に設けた場合や、シグナル配線２０及びグランド配線１９と隔てて別のシグナル配線及びグランド配線を絶縁層１７内に設けた場合や、コア層１１の下面側の絶縁層１７内からシグナル配線２０及びグランド配線１９を排除した場合でも、上記効果ａ１〜ａ５、上記効果ｂ１〜ｂ５、上記効果ｃ１〜ｃ４、上記効果ｄ１〜ｄ４、上記効果ｅ１〜ｅ５、上記効果ｆ１〜ｆ５と同様の効果が得られる。
【０１４４】
（３）第１〜第６実施形態には、コア材１１ｂとして銅や銅合金等の金属から成りグランド配線１９に接続されるものを示したが、上記金属以外の導電体であってもよい。また、該コア材１１ｂが金属以外の材料、例えばセラミックスや合成樹脂から成る場合でも、上記効果ａ１及びａ２、上記効果ｂ１及びｂ２、上記効果ｃ１及びｃ２、上記効果ｄ１及びｄ２、上記効果ｅ１及びｅ２、上記効果ｆ１及びｆ２と同様の効果が得られる。
【０１４５】
（４）また、２つの電子部品が、各電子部品の第１端子ｔ１及び第２端子ｔ２を結ぶ方向と直交して対向される場合（図７、図１１参照）であっても、第１端子ｔ１の側面ｔ１２相互間、及び第２端子ｔ２の側面ｔ２２相互間が対向する構成に限定されない。例えば、これらの電子部品が第１端子ｔ１及び第２端子ｔ２を結ぶ方向（Ｘ軸方向）にずれて配置されていてもよく、あるいは、２つの電子部品の大きさが異なり、いずれか一方の端子間のみ対向していてもよい。
【符号の説明】
【０１４６】
１１…コア層、１１ａ…キャビティ、１１ｂ…コア材、Ｐ１〜Ｐ４…電子部品、ｔ１…第１端子、ｔ２…第２端子、ｔ１１…第１端子の端面、ｔ１２…第１端子の側面、ｔ２１…第２端子の端面、ｔ２２…第２端子の側面、１２…絶縁材、１３…絶縁層、１４，１６…シグナル配線、１５…グランド配線、１７…絶縁層、１８…シグナル配線、１９…グランド配線。
【要約】
【課題】１つのキャビティに２つ以上の電子部品を収納する場合でも、キャビティ内における各電子部品に高い配置自由度が得られると共に、キャビティに収納された各電子部品における相互干渉を抑制することができる電子部品内蔵基板を提供する。
【解決手段】電子部品内蔵基板は、コア層と、絶縁層と、複数の電子部品とを具備する。上記コア層は、コア材と、上記コア材に形成され絶縁材を含むキャビティとを有する。上記絶縁層は、グランド配線とシグナル配線とを有し、上記コア層上に形成される。上記複数の電子部品は、一端部に形成され上記グランド配線に接続された第１端子と、他端部に形成され上記シグナル配線に接続された第２端子とをそれぞれ有し、上記キャビティに収容され、各々の上記第１端子が相互に対向する配置及び各々の上記第２端子各々が相互に対向する配置のうちの少なくとも一方の配置である。
【選択図】図１【図１】
0005576973.tif 000002
【図２】
0005576973.tif 000003
【図３】
0005576973.tif 000004
【図４】
0005576973.tif 000005
【図５】
0005576973.tif 000006
【図６】
0005576973.tif 000007
【図７】
0005576973.tif 000008
【図８】
0005576973.tif 000009
【図９】
0005576973.tif 000010
【図１０】
0005576973.tif 000011
【図１１】
0005576973.tif 000012
【図１２】
0005576973.tif 000013
【図１３】
0005576973.tif 000014
【図１４】
0005576973.tif 000015
【図１５】
0005576973.tif 000016