(57)【要約】  各半導体チップへの回路の割り当てや各半導体チップの接続用端子の位置の自由度が高い、しかも、各半導体チップ間を確実に電気的に接続できる半導体チップモジュールを提供する。  本発明は、表面に設けられている回路パターンと連結する接続用端子の一部が側面に設けられている、複数の半導体チップを重ね合わせて結合した半導体チップモジュールに関する。そして、相互に結合される２枚の半導体チップ、少なくとも接続用端子が設けられる側面には、結合させる接着剤が結合時の段差を緩和する量だけはみ出しており、各半導体チップにおける側面の接続用端子部分が、はみ出した接着剤部分をも通過する配線パターンによって相互に接続されていることを特徴とする。
2008142763.tif 000002
【特許請求の範囲】
【請求項１】
表面に設けられている回路パターンと連結する接続用端子の一部が側面に設けられている、複数の積層型パッケージ要素を重ね合わせて結合した積層型パッケージにおいて、
相互に結合される２枚の上記積層型パッケージ要素の、少なくとも上記接続用端子が設けられる側面には、結合させる接着剤が結合時の段差を緩和する量だけはみ出しており、
上記各積層型パッケージ要素における側面の接続用端子部分が、はみ出した接着剤部分をも通過する配線パターンによって相互に接続されていることを特徴とする積層型パッケージ。
【請求項２】
上記接着剤がはみ出した部分は、積層関係の２枚の上記積層型パッケージ要素の対向面で形成されるＶ字切り込みを有することを特徴とする請求項１に記載の積層型パッケージ。
【請求項３】
表面に設けられている回路パターンと連結する接続用端子の一部が側面に設けられている、複数の積層型パッケージ要素を重ね合わせて結合した積層型パッケージの形成方法において、
上記各積層型パッケージ要素に対し、表面に設けられている回路パターンと連結する、少なくとも表面から側面へ至る接続用端子を形成する第１の工程と、
接続用端子が形成された複数の上記積層型パッケージ要素を重ね合わせて接着剤によって結合する第２の工程と、
結合された上記各積層型パッケージ要素における側面の接続用端子部分を配線パターンによって相互に接続する第３の工程とを含み、
上記第２の工程では、相互に結合される２枚の上記積層型パッケージ要素の、少なくとも上記接続用端子が設けられる側面には、結合させる接着剤が結合時の段差を緩和する量だけはみ出させる
ことを特徴とする積層型パッケージの形成方法。
【請求項４】
上記各積層型パッケージ要素として、上記接着剤がはみ出した部分となる少なくとも一方の角部が面取りされたものを適用し、上記接着剤は、積層関係の２枚の上記積層型パッケージ要素の対向面で形成されるＶ字切り込み側にはみ出すことを特徴とする請求項３に記載の積層型パッケージの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型パッケージ、及び、積層型パッケージの端子間配線方法に関し、例えば、複数個の半導体チップを積層状態で一体化した半導体チップモジュールやその製造に適用し得るものである。
【背景技術】
【０００２】
近年における半導体チップ（ＬＳＩ）の高密度化の要求に対応したり、一部の仕様の変更要求にも容易に対応したりするように、複数個の半導体チップを積層して一体化し、かつ、相互に電気的な接続を行った３次元の半導体チップモジュールが提案されている。【０００３】
従来の３次元の半導体チップモジュールにおいて、半導体チップ間の電気的な接続は、スルーホールを利用して行われ（特許文献１参照）、又は、半導体チップの端面（側面）を利用して行われていた（特許文献２参照）。
【特許文献１】特開２００１−１３５７８５号公報
【特許文献２】特開２００７−１９４８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
スルーホールを利用して半導体チップ間を電気的に接続する方法は、非常に小さい半導体チップにスルーホールを設けるので、半導体チップに割れなどの不良品が発生しやく、また、積層し接続した半導体チップモジュールについて、半導体チップ間の電気的な接続ミスが生じても、外部から見えないスルーホールを介した接続であるため、その箇所の発見をし難いと共に、発見しても、修理し難いという課題を有する。【０００５】
半導体チップの端面（側面）を利用して半導体チップ間を電気的に接続する方法は、上述のような課題を生じない。【０００６】
しかしながら、半導体チップの表面、側面及び裏面に渡る接続用の端子は、表面及び裏面については、半導体チップの本来のパターンを形成するときに合わせて形成され、一方、側面については別途形成され、形成のタイミング（や形成方法）が異なるため、表面や裏面における接続用の端子部分と、側面における接続用の端子部分との接続が不十分になったり（表面と側面とのエッジ部分の電気的接続に不良が生じやすい）、端子における電気的特性（例えば、抵抗値）が所望する範囲を逸脱したりする恐れがある。因みに、半導体チップの側面は、ウェハから切り出された状態ではギザギザが大きいため、平滑化処理が施された後、接続用の端子部分が、エッチングや箔の接着などによって形成される。【０００７】
また、スルーホールを利用する場合でも側面を利用する場合でも、接続用の端子部分を介して、隣り合う半導体チップ間を電気的に接続するのが一般的であり、そのため、接続用の端子部分の配置位置の自由度が小さい。また、隣り合わない半導体チップ間では接続用の端子同士を接続できず、そのため、隣り合う半導体チップ間では接続関係にある回路種類を割り当てるようにしており、各半導体チップに割り当てる回路の種類の自由度も小さくなっていた。【０００８】
本発明は、以上の点に鑑みなされたものであり、積層型パッケージ要素における接続用端子の位置の制約や、各積層型パッケージ要素に対する回路の割り当てに対する制約を、小さなものとすることができる、しかも、各積層型パッケージ要素間を確実に電気的に接続できる積層型パッケージや、積層型パッケージの形成方法を提供しようとしたものである。
【課題を解決するための手段】
【０００９】
第１の本発明は、表面に設けられている回路パターンと連結する接続用端子の一部が側面に設けられている、複数の積層型パッケージ要素を重ね合わせて結合した積層型パッケージにおいて、相互に結合される２枚の上記積層型パッケージ要素の、少なくとも上記接続用端子が設けられる側面には、結合させる接着剤が結合時の段差を緩和する量だけはみ出しており、上記各積層型パッケージ要素における側面の接続用端子部分が、はみ出した接着剤部分をも通過する配線パターンによって相互に接続されていることを特徴とする。【００１０】
第２の本発明は、表面に設けられている回路パターンと連結する接続用端子の一部が側面に設けられている、複数の積層型パッケージ要素を重ね合わせて結合した積層型パッケージの形成方法において、上記各積層型パッケージ要素に対し、表面に設けられている回路パターンと連結する、少なくとも表面から側面へ至る接続用端子を形成する第１の工程と、接続用端子が形成された複数の上記積層型パッケージ要素を重ね合わせて接着剤によって結合する第２の工程と、結合された上記各積層型パッケージ要素における側面の接続用端子部分を配線パターンによって相互に接続する第３の工程とを含み、上記第２の工程では、相互に結合される２枚の上記積層型パッケージ要素の、少なくとも上記接続用端子が設けられる側面には、結合させる接着剤が結合時の段差を緩和する量だけはみ出させることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、積層型パッケージ要素における接続用端子の位置の制約や、各積層型パッケージ要素に対する回路の割り当てに対する制約を、小さなものとすることができる、しかも、各積層型パッケージ要素間を確実に電気的に接続できる積層型パッケージや、積層型パッケージの形成方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態における半導体ウェハのダイシング方法の説明図である。
【図２】各実施形態で利用する配線形成装置の一例を部分的に示す概略図である。
【図３】図２の浄化用大気プラズマ発生装置の構成を示す概略図である。
【図４】図２の酸素ラジカル分子噴射装置の構成を示す概略図である。
【図５】各実施形態に共通な、３次元半導体チップモジュールの製造プロセスを示す説明図である。
【図６】各実施形態に共通な、３次元半導体チップモジュールを回路基板に取り付ける方法の説明図である。
【図７】各実施形態に共通な、半導体チップの端子形成プロセスを示すフローチャートである。
【図８】各実施形態に共通な、半導体チップの端子形成プロセスにおける半導体チップとノズルとの位置関係を示す説明図である。
【図９】各実施形態に共通な、半導体チップモジュールの半導体チップ間の配線形成プロセスを示すフローチャートである。
【図１０】第１の実施形態における各層の半導体チップを一体化する方法の説明図である。
【図１１】第２の実施形態における半導体ウェハのダイシング方法の説明図である。
【図１２】第２の実施形態における各層の半導体チップを一体化する方法の説明図である。
【図１３】他の実施形態における各層の半導体チップを一体化する方法の説明図である。
【符号の説明】
【００１３】
１０…配線形成装置、５０…半導体ウェハ、５２…半導体チップ、５４…接続用端子、５６…３次元半導体チップモジュール、５８…層間配線、８０、８１、１００〜１０２…カッタ、８２、１０３、１０４…Ｖ字状の溝、９０、１１０…接着剤。
【発明を実施するための最良の形態】
【００１４】
（Ａ−１）各実施形態に共通な端子・側面配線の形成に適用する配線形成装置
本発明による積層型パッケージ、及び、積層型パッケージの形成方法の各実施形態の説明に先立ち、積層型パッケージの端子形成や、積層型パッケージ要素間（層間）の配線形成に用いる配線形成装置について説明する。なお、以下の説明においては、積層型パッケージは３次元半導体チップモジュール（ＬＳＩモジュール）であり、積層型パッケージ要素は半導体チップ（ＬＳＩ）であるとする。【００１５】
図２は、半導体チップの端子の形成や、半導体チップモジュールの半導体チップの端子間の配線の形成に用いる配線形成装置１０の一例を部分的に示す概略図である。【００１６】
図２は、配線形成装置１０の説明の簡単化を考慮し、配線形成装置１０が配線形成対象物（図２の説明では、以下、絶縁基板と呼ぶ）１２上に配線１４を形成する使用状態を示している。但し、後述するような半導体チップに引き出し用の端子を形成する際の使用状態や、後述するような半導体チップ間で接続用の端子同士を接続させる配線を形成する際の使用状態は、図２とは多少異なっている。すなわち、図２は、あくまでも、配線形成装置１０を説明するための図面である。【００１７】
配線形成装置１０は、浄化用大気プラズマ発生装置１６と、ペースト材料付着装置１８と、酸素ラジカル分子噴射装置２０とを含む。【００１８】
浄化用大気プラズマ発生装置１６は、図３に示すように、上端がガス源３０又は３２からのガスの導入口２２ａとなり、下端がプラズマ噴射口２２ｂとなる、例えば、ガラスのような誘電体からなる誘電体管２２と、該誘電体管２２の長手方向へ相互に間隔ｄ１をおいて配置され、それぞれが誘電体管２２を取り巻いて配置される一対の電極２４、２４と、これら電極間に交番電圧あるいはパルス状電圧を印加するための電源装置２６とを備える。【００１９】
誘電体管２２のガス導入口２２ａには、開閉バルブ２８を経て、一酸化炭素ガスあるいは水素ガスのような還元ガスＧ１および窒素あるいはアルゴン等のキャリアガスＣａが案内可能である。誘電体管２２は、図２に示すように、そのプラズマ噴射口２２ｂが配線１４を形成すべき絶縁基板１２の表面へ向けられている。【００２０】
開閉バルブ２８が開放されると、キャリアガス源３２からのキャリアガスＣａと共に還元ガス源３０からの還元ガスＧ１が、誘電体管２２内をそのプラズマ噴射口２２ｂに向けて案内される。還元ガスＧ１が案内される誘電体管２２の流路には、電源装置２６からの電圧が印加される一対の電極２４、２４によって、両電極間ｄ１に対応する領域に誘電体バリア放電による放電空間領域が形成されている。そのため、誘電体管２２のガス導入口２２ａからプラズマ噴射口２２ｂへ向けて案内される還元ガスＧ１は、この放電空間領域を経る過程でプラズマ状態におかれる。その結果、この還元ガスＧ１をプラズマ源とするプラズマガスが絶縁基板１２上に噴射される。【００２１】
この誘電体管２２からのプラズマガスの噴射により、このプラズマガスの照射を受けた部分に残存する酸化物が、このプラズマガスとの化学反応により効果的に除去される。このとき、還元ガスＧ１をプラズマガス源とする大気プラズマでは、照射部の温度が６０℃〜８０℃に保持されるので、絶縁基板１２上の照射部およびその周辺に加熱による損傷を与えることはない。【００２２】
浄化用大気プラズマ発生装置１６の誘電体管２２、すなわち、大気プラズマ噴射ノズル２２は、図示しないが、既知の自動制御機構を用いて、所望のパターンに沿って自動的に移動させることができる。なお、大気プラズマ噴射ノズル２２に代え、絶縁基板１２側を、既知の自動制御機構を用いて、所望のパターンに沿って自動的に移動させることもできる。すなわち、大気プラズマ噴射ノズル２２及び絶縁基板１２間の相対的な移動方法は、既知の種々の方法のいずれを適用しても良い。【００２３】
還元ガスＧ１をガス源とする大気プラズマガスの噴射により、浄化された絶縁基板１２上の領域には、ペースト材料付着装置１８のノズル３４の噴出口からペースト材料が供給される。このペースト材料付着装置１８のノズル３４を、浄化用大気プラズマ発生装置１６のノズル２２に追従させることにより、絶縁基板１２上の浄化された領域上に、順次、ペースト材料を線状（直線状又は曲線状）に供給し、付着させることができる。【００２４】
配線１４を形成させる原材料であるペースト材料は、ナノ金属粒子と、有機物からなるバインダとを含んでいる。【００２５】
ペースト材料中のナノ金属粒子は、数ナノないし数１００ナノの粒子径を有する、例えば、金あるいは銀のような良好な導電性を示す金属微粒子である。このような金属微粒子は、表面エネルギーが極めて高いので、金属粒子が相互に直接的に接触すると、この接触によって金属焼結を生じる。【００２６】
ペースト材料中のバインダは、絶縁基板１２上へのペースト材料の付着カを高めることに加えて、不要かつ不意の金属焼結を防止すべく、ナノ金属粒子間の直接接触を防止することにより、金属粒子を焼結から保護する作用をなしている。このようなバインダは、有機バインダとして、従来よく知られており、酸素、炭素、水素および窒素のような有機物質により形成されている。また、バインダによる保護作用を高める上で、各ナノ金属粒子の表面をバインダの保護膜で覆うことが望ましい。【００２７】
このようなペースト材料に、ハリマ化成株式会社から販売されている「ナノベースト」を用いることが望ましい。【００２８】
絶縁基板１２上へペースト材料を付着させる方法としては、例えば、インクジェット方式と同様な方式を用いたノズルにより、ペースト材料をミスト状態（霧状態）にして吹き付ける方法（以下、ミストジェットと呼ぶ）を適用することができる。また、Ｍ３Ｄ（商標）装置やその他の装置を用い、適宜ペースト材料を絶縁基板上に付着するようにしても良い。また、このペースト材料の所望箇所への付着に、所望箇所を選択的に露出させる選択マスクを用いることができる。さらに、その他の印刷方法を適用しても良い。なお、Ｍ３Ｄ（商標）装置は、米国、オプトメック社のマスクレスメソスケール材料堆積（Ｍａｓｋｌｅｓｓ  Ｍｅｓｏｓｃａｌｅ  Ｍａｔｅｒｉａｌ  Ｄｅｐｏｓｉｔｉｏｎ）装置（米国特許第７,０４５,０１５号）である。【００２９】
ミストジェット処理の場合、ノズル３４からの噴射を、螺旋状に出ていくような絞り込んだ噴射とすることで線状な配線を形成させることができる。【００３０】
配線形成装置１０は、後述するように、半導体チップの端子の形成や、半導体チップモジュールの半導体チップの端子間の配線の形成に用いられる。前者の形成では、ペースト材料付着装置１８のノズル３４と、被形成対象物の付着面との距離が変化するので、ペースト材料をミスト状態（霧状態）にして付着させる方法を適用すれば良い。後者の形成では、いずれの付着方法であっても良い。【００３１】
ペースト材料により絶縁基板１２上に線状に形成された配線パターン部分１４は、酸素ラジカル分子噴射装置２０により酸素ラジカル分子の照射を受ける。【００３２】
この酸素ラジカル分子噴射装置２０は、例えば、図４に示すような構成を有し、基本的には、図３に示す大気プラズマ発生装置１６と同様な構成の大気プラズマ発生装置が用いられている。両装置１６及び２０の根本的な相違点は、浄化用大気プラズマ発生装置１６がプラズマガス源として還元ガス源３０を用いたのに対し、酸素ラジカル分子噴射装置２０として用いる大気プラズマ発生装置は、プラズマガス源として、酸素あるいは空気のような酸化ガス源を用いている点にある。【００３３】
すなわち、酸素ラジカル分子噴射装置として用いられる大気プラズマ発生装置２０は、図４に示すように、例えばガラスのような誘電体からなる誘電体管３６と、この誘電体管３６の長手方向へ相互に間隔ｄ２をおいて配置され、それぞれが誘電体管３６を取り巻いて配置される一対の電極３８、３８と、これら電極間に交番電圧あるいはパルス状電圧を印加するための電源装置４０とを備える。また、誘電体管３６の上端であるガス導入口３６ａには、開閉バルブ４２を経て、酸素ガスあるいは空気のような酸化ガスＧ２および窒素あるいはアルゴン等のキャリアガスＣａが案内される。誘電体管３６は、図２に示すように、そのプラズマ噴射口３６ｂが形成された配線部分に向けられている。【００３４】
開閉バルブ４２が開放されると、キャリアガス源４６からのキャリアガスＣａと共に酸化ガス源４４からの酸化ガスＧ２が、誘電体管３６内を、そのプラズマ噴射口３６ｂに向けて案内される。酸化ガスＧ２が案内される誘電体管３６の流路には、電源装置４０からの電圧が印加される一対の電極３８、３８間ｄ２に対応する領域に誘電体バリア放電による放電空間領域が形成されている。そのため、上述した大気プラズマ発生装置１６におけると同様に、誘電体管３６のガス導入口３６ａからプラズマ噴射口３６ｂへ向けて案内される酸化ガスＧ２は、この放電空聞領域を経る過程でプラズマ状態におかれる。【００３５】
このような酸化ガスＧ２をプラズマ源とするプラズマが、絶縁基板１２上に噴射されると、このプラズマ中に含まれる酸素ラジカルが、付着された直後の配線部分のペースト材料中の有機バインダと化学反応を生じる。その結果、有機バインダは、主として酸素ラジカルとの化学反応により除去される。上述したペースト材料で形成された配線部分から有機バインダが除去されると、配線部分中のナノ金属粒子が相互に接触する。この相互接触が生じると、上述したように、ナノ金属粒子の表面エネルギーにより、ナノ金属粒子は焼結を生じ、配線１４が形成される。【００３６】
ここで、酸素ラジカル分子噴射装置２０の誘電体管、言い換えると、ノズル３６をペースト材料付着装置１８のノズル３４から所定の間隔をおいて、このノズル３４に追従させることが望ましい。【００３７】
また、酸化ガスＧ２をプラズマガス源とする大気プラズマ発生装置２０のノズル３６から噴射されるプラズマガス中の酸素ラジカル分子の含有率を高め、絶縁基板１２の不要な温度上昇を抑制する上で、誘電体管３６のプラズマ噴射口３６ｂから噴射されるプラズマガス流の温度をできる限り低下させることが望ましい。プラズマ噴射口３６ｂから噴射されるプラズマ流の温度を、例えば、２００℃とすることにより、酸素ラジカル分子の含有率を高め、これにより、周辺部の加熱を招くことなく、配線部分の有機バインダを効果的に除去することができ、例えば、３０秒程度の短時間のプラズマガスの吹き付けによってナノ金属粒子を焼結することができる。【００３８】
各大気プラズマ発生装置１６、２０の運転条件は、例えば、電源装置２６、４０から一対の電極２４及び２４、３８及び３８に印加される電圧の立ち上がり時間、又は、立ち下がり時間の少なくとも一方が１００μ秒以下であり、電源装置２６、４０からの電圧Ｖの波形の繰り返し周波数は０．５〜１０００ｋＨｚであり、一対の電極２４及び２４、３８及び３８間に適用される電界強度は、０．５〜２００ｋＶ／ｃｍの範囲で適宜選択することができる。また、各ノズル２２、３６のプラズマ噴射口２２ｂ、３６ｂと絶縁基板１２との間隔を例えば１〜２０ｍｍの範囲で調整することが望ましい。【００３９】
各プラズマ発生装置１６、２０として、真空プラズマ発生装置を用いることができる。しかしながら、上述したような大気プラズマ発生装置を用いることにより、加工を受ける絶縁基板１２を真空チャンバ内に配置することなく大気中で処理でき、作業および装置の簡素化を図る上で、大気プラズマ発生装置を用いることが望ましい。【００４０】
また、ナノ金属粒子と、有機物からなるバインダとを含むペースト材料で形成された配線部分に酸素ラジカル分子を吹き付けることに代えて、活性酸素（オゾン）あるいはこれを含むガスを吹き付けることにより、ペースト材料中の有機物バインダを除去し、これによりペースト材料中のナノ金属粒子を相互に接触させて焼結させるようにしても良い。【００４１】
なお、絶縁基板１２の状態によっては、浄化処理を省略するようにしても良い。この場合には、配線形成装置１０として、浄化用大気プラズマ発生装置１６を備えないものを適用することができる。【００４２】
また、上述した配線形成装置１０のペースト材料付着装置１８と同様な構成を用い、ペースト材料として絶縁物質を含むものを適用することにより、例えば、ミストジェットによって、絶縁層や絶縁パターンを形成することもできる。ここで、絶縁層や絶縁パターンの硬化は、例えば、紫外線照射によって行う。この場合には、大気プラズマ発生装置２０の位置には紫外線照射装置が設けられることになる。【００４３】
（Ａ−２）各実施形態に共通な３次元半導体チップモジュールの製造プロセスの概略
次に、各実施形態に共通な３次元半導体チップモジュールの製造プロセスを、図５を参照しながら説明する。以下の説明で、半導体チップの端子形成プロセスや、半導体チップモジュールの半導体チップ間（層間）の配線形成プロセスの、３次元半導体チップモジュールの製造プロセスにおける位置（順番）を明らかにする。【００４４】
例えば、複数の半導体チップの回路パターンが表面に形成された半導体ウェハ５０は、ダイシングにより、おのおのの半導体チップ５２に切り分けられる。なお、１枚のウェハ５０に対しては、積層において同一層となる半導体チップの回路パターンだけを形成することが望ましい（言い換えると、積層の層位置が異なる半導体チップの回路パターンは同一の半導体ウェハには形成されない）。【００４５】
各半導体チップ５２のそれぞれに対して、表面５２ａ及び側面５２ｂに連続的に延びている接続用端子５４（５４ａ、５４ｂ）が形成される。なお、表面５２ａの接続用端子５４ａにおける、非側面側の端部は、形成されている回路パターンの端部（パッド電極）に電気的に接続される。【００４６】
ここで、接続用端子５４が形成される半導体チップ５２の表面５２ａ及び側面５２ｂとのなす角は、直角でも良いが鈍角であることが、接続用端子５４のエッジ部での不良を小さくできて好ましい。同様に、エッジ部に対し多少なりとも面取りをしておくことも好ましい。このような場合には、切り分けられた各半導体チップ５２に対し、接続用端子５４を形成する前に、側面を傾斜化させる処理や、面取りを予め行っておく。側面を傾斜化させる処理としては、端面研磨を挙げることができる。図５では、接続用端子５４を形成する面だけを傾斜させたものを示しているが、接続用端子５４を形成しない面も傾斜させるようにしても良い。【００４７】
なお、傾斜化させる処理を通じて、側面を平滑化させ、上述したような浄化処理を不要とするようにしても良い。【００４８】
後述する第１及び第２の実施形態は、半導体ウェハ５０を半導体チップ５２に切り分けるダイシング処理時に併せて面取りも実行しようとしたものである。【００４９】
図５では、４側面のうち、接続用端子５４が設けられる側面が１面の場合を示しているが、任意の数の側面に接続用端子５４を設けて良いことは勿論である。【００５０】
各層用の半導体チップ５２−１〜５２−３は重ね合わされ、かつ、接着剤によって一体化される。なお、一体化の際に接続用端子５４が接着剤によって被覆されないように接着剤の塗布領域を制限したり、塗布量を選定したり、接続用端子５４の膜厚を大きくしたりすることが好ましい。仮に、接続用端子５４が接着剤によって被覆された場合には、被覆された接着剤を除去して接続用端子５４が露出させることを予め行っておく。【００５１】
このようにして形成された３次元半導体チップモジュール５６の側面は、各層の半導体チップ５２−１〜５２−３の接続用端子５４−１〜５４−３だけが形成された状態になっており、層が異なるこれら接続用端子５４−１〜５４−３を、所定の配線パターンで電気的に接続するように、層間配線５８が形成される。【００５２】
半導体チップ５２の表面５２ａ及び側面５２ｂとのなす角を鈍角とした場合には、各層の側面が全体として平面となるように、各層の側面に傾斜化を施すようにすれば良い。【００５３】
また、各層の半導体チップ５２の製造ばらつきにより、各層の側面が全体として平面を形成できず、段差が生じたとしても、その段差の悪影響を緩和できるように、以下のようにすることが好ましい。すなわち、各層を接着するための接着剤を単に接着するのに必要な量より多く塗布して接着し、接着剤のはみ出し部分を形成させ、接着剤のはみ出し部分によって段差を緩和するようにすれば良い。また、段差の部分に対しては、配線形成装置１０による層間材料の噴射量を多くして段差での割れなどを防止するようにする。【００５４】
以上のようにして形成された３次元半導体チップモジュール５６は、図６に示すように、最下層の接続用端子と、当該３次元半導体チップモジュール５６を搭載する回路基板６０の端子や配線パターンとが、半田ボール（バンプ電極）６２を介して結合されて、回路基板６０に搭載される。【００５５】
その後、必要に応じて、３次元半導体チップモジュール５６は合成樹脂などによって樹脂モールドされる。【００５６】
（Ａ−３）半導体チップの端子形成プロセス
次に、半導体チップに接続用端子を形成するプロセスの詳細を、図７のフローチャートを用いて説明する。【００５７】
接続用端子の形成プロセスは、絶縁材付着工程Ｓ１、絶縁材硬化工程Ｓ２、導電材付着工程Ｓ３、導電材硬化工程Ｓ４をこの順序で含んでいる。なお、異なる工程が並行処理されるものであっても良い。【００５８】
絶縁材付着工程Ｓ１は、絶縁材を、接続用端子が設けられる所定領域の一部領域に付着させる工程である。絶縁材硬化工程Ｓ２では、半導体チップ５２に付着された絶縁材を硬化させる工程である。導電材付着工程Ｓ３は、接続用端子となる導電材を付着させる工程である。導電材硬化工程Ｓ４は、半導体チップ５２に付着された導電材を硬化させる工程である。【００５９】
いずれの工程でも、半導体チップは、例えば、専用の傾斜載置台や取付治具などを利用し、図８に示すように、半導体チップ５２の表面５２ａが基準面ＲＥＦに対し、所定の角度になるように、しかも、接続用端子５４が設けられる側面が基準面ＲＥＦから遠くなるように設置する。所定の角度は、例えば、半導体チップ５２の表面５２ａ及び側面５２ｂとのなす角をθとした場合、θ／２である。θが９０度であれば、取付角度は４５度である。なお、図８に示すノズル７０は、工程によって別個のものであり、異なる材料を噴射するものである。【００６０】
絶縁材付着工程Ｓ１では、例えば、図８に示すノズル７０から、ミスト状の絶縁材を噴射させる。ここで、噴射中のノズル７０と、半導体チップ５２とを相対的に移動させる。絶縁材を噴射中のノズル７０の半導体チップ５２に対する相対的な移動は、半導体チップ５２の側面５２ｂからエッジを介して表面５２ａの所定位置までに達する直線状の移動（又はこの逆方向の移動）であり、１回の一連のミストジェット処理により、接続用端子５４が設けられる領域をほぼカバーするような領域（回路パターンとの接続領域を除く）に絶縁材が付着される。なお、半導体チップ５２の回路パターンの作成時の処理により、接続用端子５４が設けられる半導体チップ５２の表面に既に安定な絶縁層が設けられている場合には、絶縁材の付着を半導体チップ５２の側面５２ｂに対してだけ行うようにしても良い。【００６１】
なお、絶縁材付着工程Ｓ１に先立ち、上述したような浄化処理を行うようにしても良い。また、絶縁材付着工程Ｓ１は、ミストジェット処理以外の付着方法を適用するようにしても良い。例えば、絶縁材ペーストを塗り付ける方法を適用することができる。【００６２】
絶縁材硬化工程Ｓ２の硬化方法は限定されるものではない。絶縁材硬化工程Ｓ２では、例えば、図示しない紫外線照射ヘッドを、絶縁材を噴射中のノズル７０に追従させることで、半導体チップ５２に付着された絶縁材を硬化させる。また例えば、絶縁材が付着された半導体チップ５２を、内部に紫外線を照射しているトンネルを通過させることで絶縁材を硬化させるようにしても良い。【００６３】
導電材付着工程Ｓ３は、ミストジェット処理を適用している上述した配線形成装置１０のペースト材料付着装置１８によって、半導体チップ５２に、接続用端子５４となる導電材を付着させる。すなわち、図８に示すノズル７０から、ミスト状の導電材を噴射させると共に、噴射中のノズル７０と半導体チップ５２とを相対的に移動させ、１回の一連のミストジェット処理により、接続用端子５４となる導電材を線状に付着させる。【００６４】
上述したように、ミストジェット処理の場合、ノズル７０からの噴射を、螺旋状に出ていくような絞り込んだ噴射とすることで線状な配線を形成させることができる。ここで、ノズル７０と、半導体チップ５２との距離を制御することにより、ミストジェット処理によっても、所望する配線幅を実現できる。接続用端子５４の側面における一端の幅を広くし、パッドとして機能するようにしても良い。【００６５】
導電材硬化工程Ｓ４は、上述した配線形成装置１０の酸素ラジカル分子噴射装置２０によって、半導体チップ５２に付着させる導電材を硬化させ接続用端子５４として完成させるものである。【００６６】
ここで、導電材付着用のノズルに対し、絶縁材付着用のノズルや絶縁材硬化用の照射ヘッドなどを前置させ、絶縁材付着用のノズル、絶縁材硬化用の照射ヘッド、導電材付着用のノズル、導電材硬化用のノズルを、組として、半導体チップ５２に対して相対的に移動させることにより、接続用端子の形成プロセスにおける各工程を並行的に実行することができる。【００６７】
（Ａ−４）半導体チップモジュールの半導体チップ間の配線形成プロセス
次に、半導体チップモジュールの半導体チップ間（層間）の配線を形成するプロセスの詳細を、図９のフローチャートを用いて説明する。【００６８】
半導体チップ間の配線形成プロセスも、絶縁材付着工程Ｓ１１、絶縁材硬化工程Ｓ１２、導電材付着工程Ｓ１３、導電材硬化工程Ｓ１４をこの順序で含んでいる。ここで、形成する配線間に交差が存在する場合には、交差によって表面側となる配線を形成させるための、絶縁材付着工程Ｓ１５、絶縁材硬化工程Ｓ１６、導電材付着工程Ｓ１７、導電材硬化工程Ｓ１８がさらに必要となる。なお、異なる工程が並行処理されるものであっても良い。【００６９】
絶縁材付着工程Ｓ１１、Ｓ１５、絶縁材硬化工程Ｓ１２、Ｓ１６、導電材付着工程Ｓ１３、Ｓ１７、導電材硬化工程Ｓ１４、Ｓ１８はそれぞれ、半導体チップの端子形成プロセスにおける同様な工程Ｓ１、Ｓ２、Ｓ３、Ｓ４と同様な処理である。【００７０】
なお、配線の形成対象が、３次元半導体チップモジュール５８の接続用端子５４を有する側面全体であるので、この側面全体を、各種ノズルに対向させることを要する。【００７１】
また、半導体チップ間の配線形成プロセスで形成される配線パターンは、図６に例示したように任意で良く、このような任意の配線パターンの形成は、例えば、各種ノズルの位置をＮＣ（数値制御）装置で制御することで実行する。【００７２】
絶縁パターンの形成方法は、上述の方法に限定されるものではない。例えば、絶縁材付着工程Ｓ１１及び絶縁材硬化工程Ｓ１２や、絶縁材付着工程Ｓ１５及び絶縁材硬化工程Ｓ１６に代え、以下のような絶縁パターンの形成方法を適用しても良い。予め必要部分にレーザで孔（長孔を含む）を開けた絶縁性膜（ポリイミド、ガラス等）を側面に貼り付けて絶縁をとる。この場合、絶縁性膜の上に配線を行うことになる。【００７３】
（Ｂ）第１の実施形態
次に、本発明による積層型パッケージ、及び、積層型パッケージの形成方法の第１の実施形態（３次元半導体チップモジュール、及び、３次元半導体チップモジュールの形成方法）を、図面を参照しながら詳述する。【００７４】
この第１の実施形態は、上述した半導体ウェハ５０をダイシングによりおのおのの半導体チップ５２に切り分ける処理や、各層の半導体チップ５２を接着剤によって一体化する処理に特徴を有している。【００７５】
図１は、第１の実施形態における半導体ウェハ５０に対するダイシング処理の概念的な説明図である。【００７６】
第１の実施形態の場合、ダイシング処理では２枚のカッタ（回転歯）が利用される。２枚のカッタは、第１のカッタ８０が第２のカッタ８１に対して先行して移動（半導体ウェハ５０に対する相対的な移動）するものである。第１のカッタ８０は、断面がＶ字状の先端部（鋸歯の部分）を有する幅広のカッタであり、第１のカッタ８０に対して後行する第２のカッタ８１は、第１のカッタ８０より十分に幅が狭いカッタである。【００７７】
まず、図１（Ａ）に示すように、断面Ｖ字状の先端部を有する幅広の第１のカッタ８０によって、半導体ウェハ５０の一面から途中の深さまで、断面Ｖ字状の溝８２を形成する。言い換えると、第１のカッタ８０は、切断機能より溝形成機能を担っているものである。上述した溝８２は、平面図に投影した場合に、溝８２の中心線が切断線と一致しているものである。【００７８】
ここで、溝８２が形成される半導体ウェハ５０の一面は、配線パターンが形成された表面であっても良く、また、配線パターンが形成されていない裏面であっても良い。以下の説明においては、配線パターンが形成されていない裏面（上述した図５の下面）であるとして説明する。【００７９】
次に、第１のカッタ８０に対して後行する第２のカッタ８１によって、図１（Ｂ）に示すように、第１のカッタ８０によって形成されたＶ字状の溝８２の中心線に沿って、半導体ウェハ５０を完全に切断し、おのおのの半導体チップ５２に切り分ける。このようにして切り分けられた半導体チップ５２では、Ｖ字状の溝８２であった部分が面取りされた部分８３になっている。【００８０】
以上のようなダイシング処理を、各層の半導体ウェハ５０に対して実行する。なお、最下層の半導体チップ５２を切り出す際のダイシングでは、単に、第２のカッタ８１だけによって切断を行うようにしても良い。【００８１】
各層の半導体チップ５２に対しては、上述したように接続用端子５４が形成される（図５参照）。その後、各層の半導体チップ５２は接着剤を用いて一体化される。【００８２】
図１０は、第１の実施形態における各層の半導体チップを一体化する方法の説明図である。各層の半導体チップ５２−１〜５２−３を接合する際の接着剤９０を、図１０（Ｂ）に示すように、半導体チップ５２の面取り部分８３によって形成されるＶ字切り込み９１を越えてはみ出す程度に塗布して接着させる。なお、接続用端子５４の近傍では図示は省略するが、接着剤９０の塗布量を少なくしたり、接続用端子５４の側面側の厚みを厚くしたりなどして、接続用端子５４のはみ出し接着剤によって覆われた部分がほとんど生じないようにする。覆われた部分が多い場合には、接着剤９０の除去処理を行う。【００８３】
接着剤９０のはみ出し程度は、各層の半導体チップ５２−１〜５２−３の形成バラツキによって、一体化した際に側面にできる段差を緩和できる量に選定されている。すなわち、各層の半導体チップ５２−１〜５２−３の形成バラツキによって一体化した際に側面に段差ができても、接着剤９０がその段差を緩和し、層間配線５８が段差のために断線するようなことを防止できる量に選定する。【００８４】
第１の実施形態によれば、半導体チップの表面及び側面の接続用端子をミストジェット処理を適用した１回の形成動作で連続的に形成するようにしたので、表面の端子部分と側面の端子部分とが確実に接続される。【００８５】
また、第１の実施形態によれば、ミストジェット処理を利用することにより、半導体チップモジュールの、各半導体チップの接続用端子が設けられている側面に、任意の配線パターンを形成させることができる。これにより、例えば、隣り合わない半導体チップの接続用端子を直接接続するようなことも可能となる。その結果、各半導体チップへの回路の割り振りの自由度を大きくすることができ、また、各半導体チップの接続用端子の位置に対する自由度も大きくすることができる。すなわち、設計自由度を大きくすることができる。【００８６】
ここで、各層の半導体チップを一体化した際に側面に段差ができても、接着剤がその段差を緩和するので、層間配線を側面に確実に形成させることができる。【００８７】
（Ｃ）第２の実施形態
次に、本発明による積層型パッケージ、及び、積層型パッケージの形成方法の第２の実施形態（３次元半導体チップモジュール、及び、３次元半導体チップモジュールの形成方法）を、図面を参照しながら詳述する。【００８８】
第２の実施形態も、上述した第１の実施形態と同様に、半導体ウェハ５０をダイシングによりおのおのの半導体チップ５２に切り分ける処理や、各層の半導体チップ５２を接着剤によって一体化する処理に特徴を有している。【００８９】
図１１は、第２の実施形態における半導体ウェハ５０に対するダイシング処理の概念的な説明図である。【００９０】
まず、図１１（Ａ）に示すように、断面Ｖ字状の先端部を有する幅広の表裏面用のそれぞれのカッタ１００、１０１によって、半導体ウェハ５０の表面及び裏面から途中の深さまで、断面Ｖ字状の溝１０４及び１０５を形成する。【００９１】
次に、カッタ１００、１０１に対して後行する後行カッタ１０２によって、図１１（Ｂ）に示すように、カッタ１００、１０１によって形成されたＶ字状の溝１０３、１０４の中心線に沿って、半導体ウェハ５０を完全に切断し、おのおのの半導体チップ５２に切り分ける。このようにして切り分けられた半導体チップ５２では、Ｖ字状の溝１０３、１０４であった部分が面取りされた部分１０５、１０６になっている。【００９２】
以上のようなダイシング処理を、各層の半導体ウェハ５０に対して実行する。なお、最下層の半導体チップ５２を切り出す際のダイシングでは、他の層と面する側のみ２種類のカッタ１００、１０２による処理を行うようにしても良い。【００９３】
各層の半導体チップ５２に対しては、上述したように接続用端子５４が形成される（図５参照）。その後、各層の半導体チップ５２は接着剤を用いて一体化される。【００９４】
図１２は、第２の実施形態における一体化方法の説明図であり、第１の実施形態に係る図１０に対応する図面である。この第２の実施形態でも、各層の半導体チップ５２−１〜５２−３を接合する際の接着剤１１０を、図１２（Ｂ）に示すように、半導体チップ５２の面取り部分１０５、１０６によって形成されるＶ字切り込み１１１を越えてはみ出す程度に塗布して接着させる。接着剤１１０のはみ出させる理由は、第１の実施形態と同様である。【００９５】
第２の実施形態によっても、第１の実施形態と同様な効果を奏することができる。ここで、一体化の際の、各層の半導体チップで形成されるＶ字切れ込みの角度が、第１の実施形態より鈍角となるので、段差の緩和機能を一段と発揮することが気体できる。【００９６】
（Ｄ）他の実施形態
上記各実施形態においては、接着剤をはみ出させる部分はＶ字切り込みを形成させるものを示したが、図１３に示すように、Ｖ字切り込みを形成させることなく、接着剤１２０をはみ出させるようにしても良い。【００９７】
また、接着剤９０、１１０、１２０をはみ出させる、３次元半導体チップモジュールの側面を、層間配線５８が実行される側面に限定するようにしても良い。【００９８】
さらに、上記各実施形態においては、半導体チップ間（層間）の配線を形成するプロセスが適用される各半導体チップの接続用端子が、上記各実施形態に共通するプロセスで形成されたものを示したが、従来と同様な方法で形成されたものであっても良い。
【産業上の利用可能性】
【００９９】
本発明による積層型パッケージ、及び、積層型パッケージの形成方法は、例えば、３次元半導体チップモジュール（ＬＳＩモジュール）を対象とする場合だけでなく、積層プリント配線基板などの他の積層型パッケージに対しても適用することができる。
【図１】
2008142763.tif 000003
【図２】
2008142763.tif 000004
【図３】
2008142763.tif 000005
【図４】
2008142763.tif 000006
【図５】
2008142763.tif 000007
【図６】
2008142763.tif 000008
【図７】
2008142763.tif 000009
【図８】
2008142763.tif 000010
【図９】
2008142763.tif 000011
【図１０】
2008142763.tif 000012
【図１１】
2008142763.tif 000013
【図１２】
2008142763.tif 000014
【図１３】
2008142763.tif 000015
【国際調査報告】
2008142763.tif 000016
2008142763.tif 000017
2008142763.tif 000018
2008142763.tif 000019