(57)【特許請求の範囲】
【請求項１】
複数の半導体レーザを備えた半導体レーザアレイの光量を制御するために各半導体レーザから出力される光量を受光する受光素子と、
入力された自動光量制御実行信号（ＡＰＣ実行信号）に応じて、対応する半導体レーザから出力される発光量を、前記受光素子の出力に応じた所定の発光量に設定する制御を行う自動光量制御回路（ＡＰＣ制御回路）と、
前記自動光量制御回路に応じた数の前記自動光量制御実行信号が対応して入力される各ＡＰＣ実行信号入力端子と
を有するマルチビームレーザ光量制御回路であって、
各ＡＰＣ信号入力端子に入力される複数のＡＰＣ実行信号が時期的に重複した場合、ＡＰＣ実行信号入力タイミングにおいて、先行で入力されたＡＰＣ実行信号に対応する前記自動光量制御回路（ＡＰＣ制御回路）を優先的に動作させることを特徴とする
マルチビームレーザ光量制御回路。
【請求項２】
入力される複数のＡＰＣ実行信号が時期的に重複した場合、複数のＡＰＣ実行信号が重複されて入力されていることを外部に報知する報知手段を、更に有する
請求項１に記載のマルチビームレーザ光量制御回路。
【請求項３】
請求項１又は２に記載のマルチビームレーザ光量制御回路を使用する画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置で利用するマルチビームレーザ光量制御回路に関し、特に複数の半導体レーザの光量をフォトダイオードで検出し、所定の光量に制御するためのマルチビームレーザ光量制御回路に関する。
【背景技術】
【０００２】
半導体レーザは、小型且つ安価であり、電流を流すだけで容易にレーザ光を得ることができるため、プリンタ、光ディスク、光通信等の分野で広く用いられている。しかしながら、その電流−光量特性は温度依存性を持つため、一定の光量を得るためには特別な光量制御が必要である。この光量制御はＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ；自動光量制御）と呼ばれている。
【０００３】
ＡＰＣとは、半導体レーザの実際の駆動に先立って半導体レーザを駆動して、その発光量をフォトダイオード（ＦＤ）で受光し、フォトダイオード（ＦＤ）の出力が所定のレベルになる電流値を記憶手段に記憶しておくことで、安定した発光量を得るように制御することである。近年では、プリンタ等の書き込み速度の向上に伴って、アレイ状に配置された複数の半導体レーザを同時に駆動する方式が多くなってきている。このような半導体レーザアレイにはＡＰＣ用のフォトダイオード（ＦＤ）が必ず組み込まれているが、フォトダイオード（ＦＤ）の数は半導体レーザの数よりも少ないことがある。場合によっては、一つであることもある。
【０００４】
このように、フォトダイオード（ＦＤ）が一つである場合には、半導体レーザを一つずつ別々に駆動してＡＰＣを行う必要がある。図７は、マルチビームレーザ光量制御回路１５、半導体レーザアレイ（マルチビームユニット）５、及び画像コントロール回路５４の関係を示す従来技術のブロック図である。図７に示す半導体レーザアレイ（マルチビームユニット）５には、２つの半導体レーザ（ＬＤ１、ＬＤ２）に対して１つのみのフォトダイオード３が備わる。
【０００５】
図７に示す半導体レーザアレイ（マルチビームユニット）５の場合、２つの半導体レーザ（ＬＤ１、ＬＤ２）に関して同時にＡＰＣが行われると、フォトダイオード３は、ＬＤ１、ＬＤ２両方の光量の合算を、個々の半導体レーザに関するＡＰＣの基礎光量としてしまう。つまり、この場合、個々の半導体レーザについては、不十分な光量でＡＰＣが完了することになる。
【０００６】
このような不都合に対処するために、従来、例えば、マルチビームレーザ光量制御回路１５を制御する前段の画像コントロール回路５４から出力される２つの半導体レーザに関するＡＰＣ実行信号（ＡＰＣ１、ＡＰＣ２）が、基板配線等の寄生抵抗／容量を加味してマルチビームレーザ光量制御回路１５に到達した際に、各々が重複しないように、複数のＡＰＣ実行信号入力間にマージンを伴ったインターバルタイミングが設けられていた（例えば、特許文献１の図８のタイミングチャート、特許文献２の図９のタイミングチャート、及び、特許文献３の図８のタイミングチャートを参照されたい。）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図７に示すように、マルチビームレーザ光量制御回路１５と前段の画像コントロール回路５４とは、大抵の場合、別々の基板に配置されるため、周辺の外来ノイズの影響によって誤ってＡＰＣを実行してしまわないようにマルチビームレーザ光量制御回路１５の入力手前にＬＰＦ（ローパスフィルタ）回路５２等を挿入して外来ノイズの影響を軽減させることがある。つまり、複数のチャネルで連続してＡＰＣを実行する場合、ＬＰＦ回路５２によりＡＰＣ実行信号に余計な遅延成分が付加されることがある。またこの遅延成分はＬＰＦ回路５２によってバラつきがある。前段の画像コントロール回路５４は、遅延成分にバラつきがあること踏まえて、チャネル間のＡＰＣ実行信号の間隔を設定する必要がある。
【０００８】
一方、ＡＰＣを実行する期間は非常に限られている。例えば、図８に示すように、高速で印刷可能なレーザプリンター等において、１ライン書き込み走査の時間は２００μｓ以下であり、その内でＡＰＣ可能期間として５μｓ程度しか与えられないことがある。
【０００９】
ＡＰＣを実行する時間が長い程より正確に半導体レーザの光量を制御することが可能となることからＡＰＣ実行期間は長い程好ましい。なお、通常は２μｓ以上である。限られたＡＰＣ可能期間の中で複数チャネルのＡＰＣを実行するにあたり、前述のチャネル間のＡＰＣ実行信号間隔を相応に設定することは、ＡＰＣ実行期間の実質的なロスとなり、光量調整上不利となる（図８参照）。
【００１０】
本発明は、このような状況に鑑みて為されたものであり、基板構成やローパスフィルタ回路（ノイズ除去回路）設定の影響を踏まえるような画像コントロール回路のＡＰＣ制御を必要とせず、半導体レーザの数が増えた場合にも高精度のＡＰＣを可能な限り長く行うことができるマルチビームレーザ光量制御回路及びそのマルチビームレーザ光量制御回路を使用した画像形成装置を得ることを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記の目的を達成するために為されたものである。本発明のマルチビームレーザ光量制御回路は、
複数の半導体レーザを備えた半導体レーザアレイの光量を制御するために各半導体レーザから出力される光量を受光する受光素子と、
入力された自動光量制御実行信号（ＡＰＣ実行信号）に応じて、対応する半導体レーザから出力される発光量を、前記受光素子の出力に応じた所定の発光量に設定する制御を行う自動光量制御回路（ＡＰＣ制御回路）と、
前記自動光量制御回路に応じた数の前記自動光量制御実行信号が対応して入力される各ＡＰＣ実行信号入力端子と
を有するマルチビームレーザ光量制御回路であって、
各ＡＰＣ信号入力端子に入力される複数のＡＰＣ実行信号が時期的に重複した場合、ＡＰＣ実行信号入力タイミングにおいて、先行で入力されたＡＰＣ実行信号に対応する前記自動光量制御回路（ＡＰＣ制御回路）を優先的に動作させることを特徴とする。
【００１３】
本発明のマルチビームレーザ光量制御回路は、
入力される複数のＡＰＣ実行信号が時期的に重複した場合、複数のＡＰＣ実行信号が重複されて入力されていることを外部に報知する報知手段を、更に有してもよい。
【００１５】
本発明の画像形成装置は、上記のマルチビームレーザ光量制御回路を使用する画像形成装置である。
【発明の効果】
【００１６】
本発明を利用することにより、前段の画像コントロール回路において外部起因による遅延を制御する等の複雑なタイミング制御を行うことなく、ＡＰＣ実行信号をマルチビームレーザ光量制御回路に送信することができる。例えば、前段の画像コントロール回路において２信号以上のＡＰＣ実行信号を実行状態で送信した場合でも、マルチビームレーザ光量制御回路側で優先順位を決めて各々重複無くＡＰＣを実行することが可能となる。また、短期間に複数のＡＰＣを実行したい場合、ＡＰＣ実行信号間隔を空けること無しに連続してＡＰＣを実行できるため、より精度の高いＡＰＣを実行することが可能となる。
【００１７】
また、ＡＰＣ実行可能期間の短縮が可能となりより高速な画像形成装置を実現することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施形態に係るマルチビームレーザ光量制御回路の概略のブロック図である
【図２】本発明の第１の実施形態に係るＡＰＣ信号選択回路が採用する選択ロジックの例に対応するタイミングチャートの例である。
【図３】本発明の第１の実施形態に係るＡＰＣ信号選択回路が採用する選択ロジックの別例に対応するタイミングチャートの例である。
【図４】本発明の第１の実施形態に係るＡＰＣ信号選択回路の回路例である。
【図５】複数のチャネルのＡＰＣ実行信号が時期的に重複した場合において、ＡＰＣ実行信号が重複していることを外部に報知するための信号を含む、タイミングチャートである。
【図６】本発明の第１の実施形態に係るＡＰＣ信号選択回路の別の回路例である。
【図７】マルチビームレーザ光量制御回路、半導体レーザアレイ（マルチビームユニット）、及び画像コントロール回路の関係を示す従来技術のブロック図である。
【図８】１ライン走査期間、ＡＰＣ実行可能期間、有効書き込み領域、及び、マルチビームレーザ光量制御回路までの遅延を考慮したロス期間の関係を模式的に示す図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照して、本発明に係る好適な実施形態を説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態に係るマルチビームレーザ光量制御回路１６の概略のブロック図である。図１には、マルチビームレーザ光量制御回路１６に加えて、半導体レーザアレイ（マルチビームユニット）５のブロック図も示している。
【００２０】
図１に示す半導体レーザアレイ（マルチビームユニット）５には、２つの半導体レーザ（ＬＤ１、ＬＤ２）に対して１つのフォトダイオード３が備わる。図１に示すマルチビームレーザ光量制御回路１６は、ＡＰＣ信号選択回路６と、ＬＤ１のためのＡＰＣ制御回路１１と、ＬＤ２のためのＡＰＣ制御回路１２と、外部からＡＰＣ実行信号が入力されるＡＰＣ実行信号入力端子を含む。ＡＰＣ実行信号入力端子には、ＡＰＣ制御回路（１１、１２）に応じた数のＡＰＣ実行信号が対応して入力される。
【００２１】
ＸＡＰＣ１、ＸＡＰＣ２は、（画像コントロール回路等の）外部からのＡＰＣ実行信号（外部ＡＰＣ実行信号）である。後でも説明するように、本明細書では、ＡＰＣ実行信号は“Ｌｏｗ”でＡＰＣ実行論理であるとしている。ＸＡＰＣ１、ＸＡＰＣ２を受信するＡＰＣ信号選択回路６は、受信するＸＡＰＣ１、ＸＡＰＣ２のいずれもが“Ｌｏｗ”である期間（即ち、ＡＰＣ実行論理である期間）において、両信号の入力タイミングに応じて、いずれか一方の信号のみを選択して“Ｌｏｗ”に設定し、他方の信号を“Ｈｉｇｈ”に設定して、Ｉｎｔｅｒｎａｌ−ＸＡＰＣ１、Ｉｎｔｅｒｎａｌ−ＸＡＰＣ２として出力する。Ｉｎｔｅｒｎａｌ−ＸＡＰＣ１、Ｉｎｔｅｒｎａｌ−ＸＡＰＣ２は、夫々、ＡＰＣ信号選択回路６により、ＸＡＰＣ１、ＸＡＰＣ２から微調整された、マルチビームレーザ光量制御回路１６内部におけるＡＰＣ実行信号（内部ＡＰＣ実行信号）である。Ｉｎｔｅｒｎａｌ−ＸＡＰＣ１は、ＡＰＣ制御回路１１に入力して、ＬＤ１のＡＰＣ実行を制御する。Ｉｎｔｅｒｎａｌ−ＸＡＰＣ２は、ＡＰＣ制御回路１２に入力して、ＬＤ２のＡＰＣ実行を制御する。
【００２２】
上述のように、ＡＰＣ信号選択回路６は、ＸＡＰＣ１、ＸＡＰＣ２のいずれもが“Ｌｏｗ”である期間において、両信号の入力タイミングに応じて、いずれか一方の信号のみを選択して“Ｌｏｗ”に設定し、他方の信号を“Ｈｉｇｈ”に設定して、Ｉｎｔｅｒｎａｌ−ＸＡＰＣ１、Ｉｎｔｅｒｎａｌ−ＸＡＰＣ２として出力する。ここで、ＡＰＣ実行信号（ＸＡＰＣ１、ＸＡＰＣ２）の入力タイミングにおいて、先行して入力されたＡＰＣ実行信号に対応するＡＰＣ制御回路を優先的に動作させる（即ち、先行して入力された外部ＡＰＣ実行信号に対応する内部ＡＰＣ実行信号のみを“Ｌｏｗ”に設定する）、という選択ロジックを、ＡＰＣ信号選択回路６が採用してもよい。図２は、この選択ロジックに対応するタイミングチャートの例である。
【００２３】
なお、図２に示すタイミングチャートは、２チャンネルＬＤ−Ａ専用のマルチビームレーザ光量制御回路に関するものである。このタイミングチャートにおいて、ＲＳＴはマルチビームレーザ光量制御回路１６のリセット信号であり、“Ｌｏｗ”で解除となる。ＸＡＰＣ１、ＸＡＰＣ２は、外部ＡＰＣ実行信号であり、“Ｌｏｗ”がＡＰＣ実行論理を示す。即ち、ＸＡＰＣ１、ＸＡＰＣ２が“Ｌｏｗ”であることは、それぞれに対応するＬＤ１、ＬＤ２のＡＰＣ実行が外部から指示されていることを示す。Ｉｎｔｅｒｎａｌ−ＸＡＰＣ１、Ｉｎｔｅｒｎａｌ−ＸＡＰＣ２は、内部ＡＰＣ実行信号であり、“Ｌｏｗ”がＡＰＣ実行論理を示す。即ち、Ｉｎｔｅｒｎａｌ−ＸＡＰＣ１、Ｉｎｔｅｒｎａｌ−ＸＡＰＣ２が“Ｌｏｗ”であることは、それぞれに対応するＬＤ１、ＬＤ２のＡＰＣが実際に実行されることを示す。
【００２４】
ＲＳＴが解除されてから、（１）の領域においては、ＸＡＰＣ１とＸＡＰＣ２とが独立した“Ｌｏｗ”期間を持っており、それぞれに対応する半導体レーザ（ＬＤ１、ＬＤ２）に関してＡＰＣ実行がされている。
【００２５】
次に、（２）の領域では、ＸＡＰＣ１とＸＡＰＣ２のいずれもが“Ｌｏｗ”になっている期間がある。この期間の前を辿ると、ＸＡＰＣ１が先行して“Ｌｏｗ”となっていることから、この期間では、ＸＡＰＣ２が“Ｌｏｗ”になってもＩｎｔｅｒｎａｌ−ＸＡＰＣ２は“Ｈｉｇｈ”を維持している。その後、ＸＡＰＣ２が“Ｌｏｗ”のままの状態で、ＸＡＰＣ１が“Ｈｉｇｈ”となって始めて、Ｉｎｔｅｒｎａｌ−ＸＡＰＣ２が有効（“Ｌｏｗ”）となっている。
【００２６】
（３）の領域では、（２）の領域とは逆に、ＸＡＰＣ２が“Ｌｏｗ”の状態を維持しているときに、ＸＡＰＣ１が“Ｌｏｗ”となっている。この場合も同様にＸＡＰＣ２が“Ｈｉｇｈ”となるまで、Ｉｎｔｅｒｎａｌ−ＸＡＰＣ１は有効（“Ｌｏｗ”）とならない。
【００２７】
以上、図２は、外部ＡＰＣ実行信号の入力タイミングにおいて、先行して入力された外部ＡＰＣ実行信号に対応するＡＰＣ制御回路を優先的に動作させるという選択ロジックを、ＡＰＣ信号選択回路６が採用したときの、タイミングチャートの例であるが、ＡＰＣ信号選択回路６が採用する選択ロジックが、それとは逆に、外部ＡＰＣ実行信号の入力タイミングにおいて、後行して入力された外部ＡＰＣ実行信号に対応するＡＰＣ制御回路を優先的に動作させるというものであってもよい。図３は、そのような選択ロジックに対応するタイミングチャートの例である。
【００２８】
図２にタイミングチャートが示される「外部ＡＰＣ実行信号の入力タイミングにおいて、先行して入力された外部ＡＰＣ実行信号に対応するＡＰＣ制御回路を優先的に動作させる」という選択ロジックを実現するＡＰＣ信号選択回路６の回路例を、図４に示している。図４に示すＡＰＣ信号選択回路６は、ＸＡＰＣ１、ＸＡＰＣ２の夫々と、ＲＳＴとの論理和（ＯＲ）をＸＡＰＣ１ａ、ＸＡＰＣ２ａ信号とし、それらＸＡＰＣ１ａ、ＸＡＰＣ２ａ信号のうち先行信号のみを有効とするＮＯＲ型ＲＳラッチ回路２４によって、Ｉｎｔｅｒｎａｌ−ＸＡＰＣ１、Ｉｎｔｅｒｎａｌ−ＸＡＰＣ２を出力している。Ｉｎｔｅｒｎａｌ−ＸＡＰＣ１、Ｉｎｔｅｒｎａｌ−ＸＡＰＣ２は、前述のように、マルチビームレーザ光量制御回路１６内部のＡＰＣ実行信号（内部ＡＰＣ実行信号）である。
【００２９】
従来の技術では、ＸＡＰＣ１、ＸＡＰＣ２はそのままＩｎｔｅｒｎａｌ−ＸＡＰＣ１、Ｉｎｔｅｒｎａｌ−ＸＡＰＣ２とされていたことになるが、図４に示すように、本実施形態に係る小規模の回路追加のみで、複数チャネルにおけるＡＰＣ同時実行による光量制御誤差の発生を回避できることになる。
【００３０】
なお、図４に示すＡＰＣ信号選択回路６におけるＤｅｌａｙ回路２６は、複数のチャネルから同時にＡＰＣ実行信号が入力された場合、一つのＡＰＣ実行信号を遅延させるための回路である。図４に示すＤｅｌａｙ回路２６によっては、ＡＰＣ信号選択回路６内部のＸＡＰＣ２ａ信号が遅延し、ＸＡＰＣ１ａ信号が優先され、結果的にＩｎｔｅｒｎａｌ−ＸＡＰＣ１のみ“Ｌｏｗ”となる。即ち、ＬＤ１のＡＰＣ実行が予め優先されていることになる。
【００３１】
このように、Ｄｅｌａｙ回路を挿入することにより、同時にＡＰＣ実行信号が入力された場合において、どの半導体レーザのＡＰＣ実行が優先して為されるか、予め設定することが可能になる。
【００３２】
［ＡＰＣ実行信号重複を示す信号を生成する実施形態］
まず、図５は、複数のチャネルのＡＰＣ実行信号が時期的に重複した場合において、ＡＰＣ実行信号が重複していることを外部に報知するための信号を含む、タイミングチャートである。
【００３３】
図５に示すタイミングチャートにおいて、ＸＥＲＲ信号が外部報知信号にあたり、基本的に“Ｌｏｗ”がＡＰＣ実行信号の重複を示す。ここで、重なった瞬間のみを外部に報知するのであれば、数ｎｓ等非常に短い期間のＡＰＣ実行信号の重なりを外部に報知しても、外部の受け側（例えば、コントロール回路）が検知できないことも想定される。そこで、図５のタイミングチャートに係るＡＰＣ信号選択回路６では、ＡＰＣ実行信号が重複した期間に数μｓ（図５では１μｓ）を加算して、報知信号を引き延ばすようにしている。
【００３４】
図６は、引き延ばされた報知信号を発生するＡＰＣ信号選択回路６の回路例である。図６に示す回路は、図４に示す回路と略同様のものであるが、ＸＡＰＣ１ａ、ＸＡＰＣ２ａ信号の先に、ＯＲ回路２８とＤｅｌａｙ部とが設定されていることが異なる。
【００３５】
Ｄｅｌａｙ部は、インバータ回路３４の入力に抵抗３０とキャパシタ３２とを付加するものである。ＸＡＰＣ１ａ、ＸＡＰＣ２ａが共に“Ｌｏｗ”となった場合、瞬時にＸＥＲＲ信号は“Ｌｏｗ”となるが、ＸＡＰＣ１ａ、ＸＡＰＣ２ａのいずれかが“Ｈｉｇｈ”に戻っても、抵抗３２とキャパシタ３２の容量による時定数により、ＸＥＲＲ信号が“Ｌｏｗ”から“Ｈｉｇｈ”になるまでの期間に遅延が生じる。このようにすることで、前述の報知信号期間の引き伸ばしが実現されている。
【００３６】
［その他の実施形態］
以上においては、２チャンネルＬＤ−Ａ専用に特化して説明を進めているが、２チャンネル以上のＬＤ−Ａ用マルチビームレーザ光量制御回路においても、２チャンネルと同様の回路例等で本発明は実現可能である。
【００３７】
また、画像形成装置において以上のマルチビームレーザ光量制御回路を用いることにより、ＡＰＣ実行可能期間自体の短縮が可能なより高速な画像形成装置を実現できる。
【符号の説明】
【００３８】
ＬＤ１、ＬＤ２・・・半導体レーザ、３・・・フォトダイオード、５・・・半導体レーザアレイ（マルチビームユニット）、６・・・ＡＰＣ信号制御回路、１０、１１、１２・・・ＡＰＣ制御回路、１５、１６・・・マルチビームレーザ光量制御回路、２４・・・ＲＳラッチ回路、２６・・・Ｄｅｌａｙ回路、５４・・・画像コントロール回路。
【先行技術文献】
【特許文献】
【００３９】
【特許文献１】特開２００６−０３５７０３公報
【特許文献２】特開２００５−１５３２８３公報
【特許文献３】特開２００１−２５７４１８公報
【図１】
0005381497.tif 000002
【図２】
0005381497.tif 000003
【図３】
0005381497.tif 000004
【図４】
0005381497.tif 000005
【図５】
0005381497.tif 000006
【図６】
0005381497.tif 000007
【図７】
0005381497.tif 000008
【図８】
0005381497.tif 000009