(57)【特許請求の範囲】
【請求項１】
モータを駆動するモータ駆動装置であって、
第１の入力端子および第２の入力端子を備え、当該第１の入力端子にカウンタの動作期間を制御する信号が入力され、当該第２の入力端子に前記モータの励磁方式を選択する信号が入力されるカウンタ回路と、
励磁方式に対応した励磁信号を生成する励磁信号生成回路と、
外部からの信号により、前記モータの回転方向を選択する回転方向選択回路と、
前記モータを駆動する駆動回路と、
前記励磁信号生成回路で生成された励磁信号と、前記回転方向選択回路で選択された回転方向と、に基づいて、前記駆動回路を制御する制御回路と、
を備え、
前記カウンタ回路は、複数のカウンタで構成されるバイナリカウンタを備え、
前記励磁信号生成回路は、前記バイナリカウンタが示す値に応じて前記励磁信号を生成し、
前記バイナリカウンタは、
前記第２の入力端子に入力される信号の立ち上がりエッジでカウントアップし、
前記第１の入力端子に入力される信号がカウンタの非動作期間を示している期間と、前記バイナリカウンタが予め定められた値を示している期間と、ではリセットされることを特徴とするモータ駆動装置。
【請求項２】
前記カウンタ回路が、ｎ個のカウンタを備え、２ｎ個の励磁モードを設定できることを特徴とする請求項１に記載のモータ駆動装置。
【請求項３】
前記カウンタ回路は、前記第１の入力端子に入力される信号が当該カウンタの非動作期間を示す信号である場合に、励磁モードとして２相励磁を指定することを特徴とする請求項１に記載のモータ駆動装置。
【請求項４】
前記モータがステッピングモータであることを特徴とする請求項１から請求項３のいずれかに記載のモータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の励磁方式によりモータを駆動可能なモータ駆動装置に関するものである。
【背景技術】
【０００２】
従来、例えば、ステッピングモータの駆動制御装置としては、２相励磁方式のみでなく、１−２相励磁方式、マイクロステップ方式等の異なる励磁方式によりステッピングモータを駆動可能な装置が知られている。このような装置では、装置内に組み込まれたＣＰＵによって、各励磁方式にあった駆動パルス信号が生成される。
【０００３】
例えば、２相励磁方式が指定されているときには、８００Ｈｚの周波数の駆動パルス信号が生成される。この場合、１−２相励磁用の駆動パルス信号として、２相励磁時の駆動パルス信号の２倍の周波数を持つ１．６ｋＨｚの駆動パルス信号が生成される。同様に、１／４マイクロステップ方式や１／８マイクロステップ方式では、それぞれ、周波数が３．２ｋＨｚ、６．４ｋＨｚの駆動パルス信号が生成される。
【０００４】
ところで、これらの異なる励磁方式によりステッピングモータを駆動する場合、各方式によるモータ動作速度が同一となるように保持するためには、最もパルスレートの高い１／８マイクロステップ方式の駆動パルス信号に対応可能な処理速度を備えた駆動制御用のＣＰＵを用いる必要がある。しかし、処理性能が高い程ＣＰＵの価格も高い。
【０００５】
また、近年、ステッピングモータが組み込まれた装置の制御は複雑化する傾向にある。例えば、ステッピングモータを用いた直線移動装置において、制御位置の先取り演算方式を採用したものでは、複雑な演算処理が必要になる。演算処理が複雑になると、必然的にＣＰＵの負担も大きくなる。
【０００６】
したがって、異なる励磁方式によりステッピングモータを駆動可能な駆動制御装置においては、そこに搭載されているＣＰＵにできるだけ負担をかけないことが重要である。
【０００７】
そこで、上記のような問題に対応するため、ステッピングモータの駆動制御装置に搭載されるＣＰＵに負担をかけることなく、２相励磁方式を含む複数の励磁方式によりステッピングモータの駆動を可能にする技術が開示されている（例えば、特許文献１参照。）。
【０００８】
また、従来のステッピングモータ制御用集積回路では、１つのステッピングモータを１相励磁、２相励磁、１−２相励磁で励磁するためには、これを制御するためのＣＰＵの出力端子は、少なくとも２本必要であった。つまり、このような構成では複写機やプリンタのように２〜５個程度のステッピングモータを多用するシステムでは、出力端子を多数使用することになり、ＣＰＵの端子数が不足してしまうという課題に対して、シリアルクロックを入力とする１相励磁信号発生手段と、２相励磁信号発生手段と前記１相励磁信号発生手段と前記２相励磁信号発生手段の出力信号を入力とする１−２相励磁信号発生手段と、前記１相、２相、１−２相励磁信号発生手段のいずれか１つの出力を選ぶ選択手段と、その選択手段の出力によって駆動される出力手段と、を備えた回路が開示されている（例えば、特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−１７５４９５号公報
【特許文献２】特開平５−３８１９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１に記載の技術は、ＣＰＵで生成するパルス信号を２相励磁方式用のパルス信号に限定し、これ以外の励磁方式用の駆動パルス信号をＣＰＵ外部で生成するものであるため、ＣＰＵ以外の回路素子が必要となって、装置自体が大きくなるとともに、コストがアップするという問題がある。
【００１１】
一方、特許文献１に記載の技術では、ＣＰＵにおける使用ポート数の削減を図ることができるものの、励磁モードが限定されるため、さらなる励磁モードを必要とするモータ駆動装置には、対応できず、これに対応するためには、図５のように、使用ポート数が増えてしまうという問題があった。
【００１２】
そこで、本発明は、上述の課題に鑑みてなされたものであり、ＣＰＵの使用ポート数を最小限とするとともに、様々な励磁モードに対しても対応可能なモータ駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、上記の課題を解決するために、以下の事項を提案している。
【００１４】
（１）本発明は、モータを駆動するモータ駆動装置であって、カウンタの動作期間を制御する信号と、前記モータの励磁方式を選択する信号とを入力するカウンタ回路（例えば、図１のカウンタ回路１０１に相当）と、励磁方式に対応した励磁信号を生成する励磁信号生成回路（例えば、図１の励磁信号生成回路１０２に相当）と、外部からの信号により、前記モータの回転方向を選択する回転方向選択回路（例えば、図１の回転方向選択回路１０３に相当）と、該生成された励磁信号と選択された回転方向とに基づいて、駆動回路（例えば、図１の出力駆動回路１０５に相当）を制御する制御回路（例えば、図１の制御回路１０４に相当）と、を備えたことを特徴とするモータ駆動装置を提案している。
【００１５】
この発明によれば、カウンタ回路は、カウンタの動作期間を制御する信号を出力する制御端子とモータの励磁方式を選択する信号を出力する励磁方式選択端子を備え、励磁信号生成回路は、励磁方式に対応した励磁信号を生成し、回転方向選択回路は、外部からの信号により、モータの回転方向を選択する。そして、制御回路は、その生成された励磁信号と選択された回転方向とに基づいて、駆動回路を制御する。したがって、制御端子と励磁方式選択端子の２端子だけで、すべての励磁モードに対応することができる。
【００１６】
（２）本発明は、（１）のモータ駆動装置について、カウンタ回路が、ｎ個のカウンタ（例えば、図２のフリップフロップ回路Ｄ−ＦＦ１、Ｄ−ＦＦ２、Ｄ−ＦＦ３に相当）を備え、２ｎ個の励磁モードを設定できることを特徴とするモータ駆動装置を提案している。
【００１７】
この発明によれば、カウンタ回路が、ｎ個のカウンタを備え、２ｎ個の励磁モードを設定できる。したがって、２つのポートのみで、多種多様な励磁モードに対応することができる。
【００１８】
（３）本発明は、（１）のモータ駆動装置について、前記カウンタの動作期間を制御する信号を入力する制御端子の出力信号が、カウンタの非動作期間を示す信号である場合には、励磁モードとして２相励磁が指定されることを特徴とするモータ駆動装置を提案している。
【００１９】
この発明によれば、カウンタの動作期間を制御する信号を入力する制御端子の出力信号が、カウンタの非動作期間を示す信号である場合には、励磁モードとして２相励磁が指定される。つまり、制御端子の出力信号が、カウンタの非動作期間を示す信号である場合には、励磁モードとして最も一般的な２相励磁に設定される。
【００２０】
（４）本発明は、（１）から（３）のモータ駆動装置について、前記モータがステッピングモータであることを特徴とするモータ駆動装置を提案している。
【発明の効果】
【００２１】
本発明によれば、例えば、励磁方式として、２相励磁、１−２相励磁、Ｗ１−２相励磁、２Ｗ１−２相励磁、４Ｗ１−２相励磁の励磁切り替えを行う場合、従来は、ＩＣ外部に３端子（３ｂｉｔ）の入力を必要とするが、本発明では２端子のみで、５種類以上の励磁方式を選択可能となる。したがって、励磁切り替えに関するＩＣの端子数の削減を図ることができるとともに、ＣＰＵの出力端子の削減も行えるという効果がある。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態に係るモータ駆動装置の概略構成を示す図である。
【図２】本発明の実施形態に係るモータ駆動装置内のカウンタ回路の構成を示す図である。
【図３】本発明の実施形態に係るモータ駆動装置内のカウンタ回路のタイミングチャートを示す図である。
【図４】本発明の実施形態に係るモータ駆動装置内のカウンタ回路の論理表である。
【図５】従来例に係るモータ駆動装置の概略構成を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態について、図面を用いて、詳細に説明する。
なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００２４】
図１から図４を用いて、本発明の実施形態について説明する。
【００２５】
＜モータ駆動装置の構成＞
本実施形態に係るモータ駆動装置１００は、図１に示すように、カウンタ回路１０１と、励磁信号生成回路１０２と、回転方向選択回路１０３と、制御回路１０４と、出力駆動回路１０５とから構成されている。また、制御端子と励磁方式選択端子、ＣＫ端子、ＣＷ／ＣＣＷ端子の４つの入力端子を備えている。
【００２６】
カウンタ回路１０１は、制御端子から入力する内部カウンタの動作期間を制御するための信号に基づいて、内部カウンタの動作期間を制御するとともに、励磁方式選択端子から入力するモータの励磁方式を選択する信号（例えば、クロック信号）に基づいて、モータの励磁方式を選択し、その結果を励磁信号生成回路１０２に出力する。なお、回路の詳細については、後述する。
【００２７】
励磁信号生成回路１０２は、カウンタ回路１０１から入力したモータの励磁方式を示す信号を入力して、励磁信号を生成する。具体的には、ＣＫ（クロック）端子からクロック信号を入力し、このクロック信号と同期した信号とカウンタ回路１０１から供給される信号とを用いて、励磁信号を生成する。
【００２８】
具体的には、例えば、ステッピングモータで用いられる２相励磁モード、１−２相励磁モード、フラットトルク１−２相励磁モード、Ｗ１−２相励磁モードの励磁信号が生成される。これらの信号は、２相励磁モード、１−２相励磁モード、フラットトルク１−２相励磁モード、Ｗ１−２相励磁モードの順番で細かい電流制御が行えるようになっており、モータの動作状況に応じて、適宜選択される。励磁モードとしては、この他に、さらに、電流制御が細かい２Ｗ１−２相励磁モード、４Ｗ１−２相励磁モード等がある。
【００２９】
回転方向選択回路１０３は、ＣＷ／ＣＣＷ端子に外部から入力されるＣＷ信号、ＣＣＷ信号に応じて、モータの回転方向を決定する。ここで、ＣＷ信号は、モータの出力軸側から見て時計方向（正転）を指示する信号であり、ＣＣＷ信号は、モータの出力軸側から見て反時計方向（逆転）を指示する信号である。
【００３０】
制御回路１０４は、励磁信号生成回路１０２および回転方向選択回路１０３から入力される信号に基づいて、出力駆動回路１０５に出力する信号を生成する。また、出力駆動回路１０５は、制御回路１０４から入力したモータ駆動信号に基づいて、モータを駆動する。
【００３１】
＜カウンタ回路の構成＞
図２を用いて、本実施形態に係るカウンタ回路の構成について説明する。
図２に示すように、本実施形態に係るカウンタ回路は、フリップフロップ回路Ｄ−ＦＦ１、Ｄ−ＦＦ２、Ｄ−ＦＦ３と、ＡＮＤ回路ＡＮＤ１と、インバータ回路ＩＮＶ１と、ＮＡＮＤ回路ＮＡＮＤ１とから構成されている。また、制御端子と励磁方式選択端子とを備えている。
【００３２】
制御端子は、ＡＮＤ回路ＡＮＤ１の入力端子に接続されている。ＡＮＤ回路ＡＮＤ１のもう一方の入力端子には、ＮＡＮＤ回路ＮＡＮＤ１の出力端子が接続されている。ＡＮＤ回路ＡＮＤ１の出力端子は、フリップフロップ回路Ｄ−ＦＦ１、Ｄ−ＦＦ２、Ｄ−ＦＦ３のＣＬＲ（クリア）端子にそれぞれ接続されている。
【００３３】
励磁方式選択端子は、フリップフロップ回路Ｄ−ＦＦ１のＣＫ（クロック）端子に接続されるとともに、インバータ回路ＩＮＶ１を介して、ＮＡＮＤ回路ＮＡＮＤ１の入力端子に接続されている。
【００３４】
フリップフロップ回路Ｄ−ＦＦ１の出力端子Ｑ１は、前述した励磁信号生成回路１０２に接続されるとともに、ＮＡＮＤ回路ＮＡＮＤ１の入力端子に接続されている。また、フリップフロップ回路Ｄ−ＦＦ１のＤ１端子は、フリップフロップ回路Ｄ−ＦＦ１の出力端子Ｑ１の反転出力端子であるＸＱ１端子に接続されるとともに、フリップフロップ回路Ｄ−ＦＦ２のＣＫ端子に接続されている。
【００３５】
フリップフロップ回路Ｄ−ＦＦ２の出力端子Ｑ２は、前述した励磁信号生成回路１０２に接続されている。また、フリップフロップ回路Ｄ−ＦＦ２のＤ２端子は、フリップフロップ回路Ｄ−ＦＦ２の出力端子Ｑ２の反転出力端子であるＸＱ２端子に接続されるとともに、フリップフロップ回路Ｄ−ＦＦ３のＣＫ端子に接続されている。
【００３６】
フリップフロップ回路Ｄ−ＦＦ３の出力端子Ｑ３は、前述した励磁信号生成回路１０２に接続されるとともに、ＮＡＮＤ回路ＮＡＮＤ１の入力端子に接続されている。また、フリップフロップ回路Ｄ−ＦＦ３のＤ３端子は、フリップフロップ回路Ｄ−ＦＦ３の出力端子Ｑ３の反転出力端子であるＸＱ３端子に接続されている。
【００３７】
＜カウンタ回路の動作＞
図３を用いて、本実施形態に係るカウンタ回路の動作について説明する。
図３に示すように、制御信号が「Ｈｉ」で、ＣＬＲ入力信号が「Ｈｉ」になると、カウント開始モードになる。励磁方式選択端子からは、図３に示すクロック信号がフリップフロップ回路Ｄ−ＦＦ１のＣＫ端子に出力される。
【００３８】
フリップフロップ回路Ｄ−ＦＦ１の出力端子Ｑ１は、図３に示すように、入力したクロック信号の立ち上がりエッジで立ち上がり、次のクロック信号の立ち上がりエッジで立ち下がるパルス信号を出力する。これが、図５に示す従来例における励磁切り替え端子信号Ｃに相当する。
【００３９】
フリップフロップ回路Ｄ−ＦＦ２のＣＫ端子には、図３に示すように、フリップフロップ回路Ｄ−ＦＦ１の出力端子Ｑ１の反転信号が入力される。これにより、フリップフロップ回路Ｄ−ＦＦ２の出力端子Ｑ２は、図３に示すように、出力端子Ｑ１のカウンタ出力信号の立ち下がりエッジで立ち上がり、次の信号の立ち下がりエッジで立ち下がるパルス信号を出力する。これが、図５に示す従来例における励磁切り替え端子信号Ｂに相当する。
【００４０】
フリップフロップ回路Ｄ−ＦＦ３のＣＫ端子には、図３に示すように、フリップフロップ回路Ｄ−ＦＦ２の出力端子Ｑ２の反転信号が入力される。これにより、フリップフロップ回路Ｄ−ＦＦ３の出力端子Ｑ３は、図３に示すように、出力端子Ｑ２のカウンタ出力信号の立ち下がりエッジで立ち上がり、次の信号の立ち下がりエッジで立ち下がるパルス信号を出力する。これが、図５に示す従来例における励磁切り替え端子信号Ａに相当する。
【００４１】
しかしながら、図２で示す回路では、励磁方式選択端子から５つ目のクロックが入力された後は、励磁方式選択端子からの信号が「Ｌｏｗ」になり、フリップフロップ回路Ｄ−ＦＦ１の出力端子Ｑ１およびフリップフロップ回路Ｄ−ＦＦ３の出力端子Ｑ３の信号が「Ｈｉ」となる。ここで、励磁方式選択端子は、上述のように、インバータ回路ＩＮＶ１を介して、ＮＡＮＤ回路ＮＡＮＤ１の入力端子に接続されているため、ＮＡＮＤ回路ＮＡＮＤ１に入力される信号は、すべて「Ｈｉ」となり、その結果、ＮＡＮＤ回路ＮＡＮＤ１からは、ＡＮＤ回路ＡＮＤ１に対して、「Ｌｏｗ」レベルの信号が出力される。そのため、ＡＮＤ１の出力信号は、「Ｌｏｗ」レベルとなって、すべてのフリップフロップ回路Ｄ−ＦＦ１、Ｄ−ＦＦ２、Ｄ−ＦＦ３がクリアされる。
【００４２】
なお、本実施形態における回路構成が図２示すようになっているのは、モータの励磁モードとして、２相励磁モード、１−２相励磁モード、フラットトルク１−２相励磁モード、Ｗ１−２相励磁モードに加えて、２Ｗ１−２相励磁モード、４Ｗ１−２相励磁モードに対応する場合を例示したためであり、図２に示す回路構成では、理論的に、８つのモードに対応できる。すなわち、フリップフロップ回路をｎ個用いて、カウンタ回路を構成すれば、２ｎ通りのモードを２つの端子で制御することができる。
【００４３】
図４は、図２に示した回路より得られる論理値表である。すなわち、各フリップフロップの出力端子Ｑ１、Ｑ２、Ｑ３において、すべてが「Ｌ」である場合には、２相励磁モードを、Ｑ１＝「Ｈ」、Ｑ２、Ｑ３＝「Ｌ」である場合には、１−２相励磁モードを、Ｑ１、Ｑ３＝「Ｌ」、Ｑ２＝「Ｈ」である場合には、フラットトルク１−２相励磁モードを、Ｑ１、Ｑ２＝「Ｈ」、Ｑ３＝「Ｌ」である場合には、Ｗ１−２相励磁モードを、Ｑ１、Ｑ２＝「Ｌ」、Ｑ３＝「Ｈ」である場合には、２Ｗ１−２相励磁モードを、Ｑ１、Ｑ３＝「Ｈ」、Ｑ２＝「Ｌ」である場合には、４Ｗ１−２相励磁モードを示す。
【００４４】
したがって、本実施形態によれば、カウンタ回路を構成するフリップフロップの数により、制御端子と励磁方式選択端子の２端子だけで、多種多様な励磁モードに対応することができる。そのため、励磁切り替えに関するＩＣの端子数の削減を図ることができるとともに、ＣＰＵの出力端子の削減も行える。
【００４５】
以上、この発明の実施形態につき、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【符号の説明】
【００４６】
１００；モータ駆動装置
１０１；カウンタ回路
１０２；励磁信号生成回路
１０３；回転方向選択回路
１０４；制御回路
１０５；出力駆動回路
Ｄ−ＦＦ１；フリップフロップ回路
Ｄ−ＦＦ２；フリップフロップ回路
Ｄ−ＦＦ３；フリップフロップ回路
ＡＮＤ１；ＡＮＤ回路
ＩＮＶ１；インバータ回路
ＮＡＮＤ１；ＮＡＮＤ回路
【図１】
0005431115.tif 000002
【図２】
0005431115.tif 000003
【図３】
0005431115.tif 000004
【図４】
0005431115.tif 000005
【図５】
0005431115.tif 000006