(57)【要約】  周囲温度が高くても誤りが発生しにくいアドレッシングが可能で、しかも回路量が削減できるＰＤＰ駆動回路を提供する。走査電極の総数は、第１走査電極群と第２走査電極群に分割される。第１走査電極群を駆動する第１走査電極群駆動部は、走査期間において、選択電位と非選択電位を生成し、走査期間の前半では、両電位に基づき走査パルスを供給する。走査期間の後半では、複合スイッチ部は、第２走査電極群を駆動する第２走査電極群駆動部に、第１走査電極群駆動部で生成された選択電位を供給する一方、維持期間において、維持パルス生成部で生成する維持パルスを、第１走査電極群駆動部および第２走査電極群駆動部に供給する。第２走査電極群駆動部は、入力した選択電位に基づいて、走査パルスを供給する。
2008090700.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルに含まれる複数の走査電極を、少なくとも第１および第２走査電極群に分割し、初期化期間に初期化パルス、走査期間に走査パルス、および維持期間に維持パルスをそれぞれ供給する、プラズマディスプレイパネル駆動装置であって、
所定の走査尖頭電位を生成する走査尖頭電位生成部を含み、走査期間内の第１副走査期間において、走査尖頭電位に基づいて走査パルスを生成し、前記第１走査電極群に供給する、第１走査電極群駆動部と、
走査期間における第１副走査期間後の第２副走査期間において、前記走査尖頭電位生成部の走査尖頭電位に基づいて走査パルスを生成し、前記第２走査電極群に供給する、第２走査電極群駆動部と、
第２副走査期間において、前記走査尖頭電位生成部の走査尖頭電位を前記第２走査電極群駆動部に供給する複合スイッチ部と、を有することを特徴とする、プラズマディスプレイパネル駆動回路。
【請求項２】
さらに、維持パルスを生成する維持パルス生成部を有し、
前記複合スイッチ部は、維持期間において、前記維持パルス生成部の維持パルスを、前記第１および第２走査電極群駆動部に供給し、
前記第１および第２走査電極群駆動部は、維持期間において、前記複合スイッチ部からの維持パルスを、前記第１および第２走査電極群にそれぞれ供給することを特徴とする、請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項３】
前記複合スイッチ部は、
前記維持パルス生成部の維持パルスを、前記第１走査電極群駆動部に供給／遮断する第１群スイッチ部と、
前記維持パルス生成部の維持パルスを、前記第２走査電極群駆動部に供給／遮断する第２群スイッチ部と、を含むことを特徴とする、請求項２に記載のプラズマディスプレイパネル駆動回路。
【請求項４】
前記第１群スイッチ部は、走査期間においてオフされ、
前記第２群スイッチ部は、第２副走査期間においてオフされることを特徴とする、請求項３に記載のプラズマディスプレイパネル駆動回路。
【請求項５】
前記第１群および第２群スイッチ部は、維持期間において、オンされることを特徴とする、請求項３に記載のプラズマディスプレイパネル駆動回路。
【請求項６】
前記複合スイッチ部は、前記走査尖頭電位生成部の走査尖頭電位を、前記第２走査電極群駆動部に供給／遮断する群間スイッチ部を含むことを特徴とする、請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項７】
前記群間スイッチ部は、第１副走査期間においてオフされ、第２副走査期間においてオンされることを特徴とする、請求項６に記載のプラズマディスプレイパネル駆動回路。
【請求項８】
前記群間スイッチ部は、維持期間において、オフされることを特徴とする、請求項６に記載のプラズマディスプレイパネル駆動回路。
【請求項９】
さらに、初期化パルスの少なくとも一部分を形成する第１副初期化パルスを生成する第１初期化部を有し、
前記複合スイッチ部は、初期化期間内の第１副初期化期間において、前記第１初期化部の第１副初期化パルスを、前記第１および第２走査電極群駆動部に供給し、
前記第１および第２走査電極群駆動部は、第１副初期化期間において、前記複合スイッチ部からの第１副初期化パルスを、前記第１および第２走査電極群にそれぞれ供給することを特徴とする、請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項１０】
前記第１走査電極群駆動部は、
初期化パルスの少なくとも一部分を形成する第２副初期化パルスを生成する第２初期化部を含み、
初期化期間における第１副初期化期間後の第２副初期化期間において、第２副初期化パルスを前記第１走査電極群に供給し、
前記複合スイッチ部は、第２副初期化期間において、前記第２初期化部の第２副初期化パルスを前記第２走査電極群駆動部に供給し、
前記第２走査電極群駆動部は、第２副初期化期間において、前記複合スイッチ部からの第２副初期化パルスを、前記第２走査電極群に供給することを特徴とする、請求項９に記載のプラズマディスプレイパネル駆動回路。
【請求項１１】
走査尖頭電位は、初期化パルスの絶対値が最大となるときの初期化パルスの電位に対して、逆極性かつ絶対値が小さいことを特徴とする、請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項１２】
前記第１走査電極群駆動部は、
所定の走査基準電圧を供給する第１走査基準電圧源を含み、
走査尖頭電位に対して、初期化パルスの絶対値が最大となるときの初期化パルスの電位の方向に、走査基準電圧だけ電位差を有する走査基準電位を生成し、かつ、第１副走査期間において、走査尖頭電位と走査基準電位とを切り替えることにより、走査パルスを生成し、
前記第２走査電極群駆動部は、
所定の走査基準電圧を供給する第２走査基準電圧源を含み、
走査尖頭電位に対して、初期化パルスの絶対値が最大となるときの初期化パルスの電位の方向に、走査基準電圧だけ電位差を有する走査基準電位を生成し、かつ、第２副走査期間において、走査尖頭電位と走査基準電位とを切り替えることにより、走査パルスを生成することを特徴とする、請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項１３】
前記第２走査電極群駆動部は、
所定の走査基準電圧を供給する第２走査基準電圧源を含み、
第１副走査期間において、初期化パルスの絶対値が最大となるときの初期化パルスの電位を表す初期化尖頭電位と、走査尖頭電位に対して初期化尖頭電位の方向に走査基準電圧だけ電位差を有する走査基準電位との間の、所定の基準嵩上げ電位を生成することを特徴とする、請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項１４】
前記第２走査電極群駆動部は、接地電位に対して、初期化尖頭電位の方向に、走査基準電圧だけ電位差を有する基準嵩上げ電位を生成することを特徴とする、請求項１３に記載のプラズマディスプレイパネル駆動回路。
【請求項１５】
前記第２走査電極群駆動部は、
所定のオフセット電位を生成するオフセット電位生成部を含み、
オフセット電位に対して、初期化尖頭電位の方向に、走査基準電圧だけ電位差を有する基準嵩上げ電位を生成することを特徴とする、請求項１３に記載のプラズマディスプレイパネル駆動回路。
【請求項１６】
さらに、所定のオフセット電位を生成するオフセット電位生成部を有し、
前記オフセット電位生成部は、オフセット電位を、前記複合スイッチ部を介して前記第２走査電極群駆動部に供給し、
前記第２走査電極群駆動部は、オフセット電位に対して、初期化尖頭電位の方向に、走査基準電圧だけ電位差を有する基準嵩上げ電位を生成することを特徴とする、請求項１３に記載のプラズマディスプレイパネル駆動回路。
【請求項１７】
走査電極、維持電極、およびデータ電極を含み、走査電極と維持電極とデータ電極との交差部分に放電セルが形成されたプラズマディスプレイパネルと、
前記プラズマディスプレイパネルを駆動する請求項１に記載のプラズマディスプレイパネル駆動回路と、を有することを特徴とする、プラズマディスプレイ装置。
【請求項１８】
前記プラズマディスプレイパネルは、前記放電セル内に、キセノンを含む放電ガスが充填され、放電ガス中におけるキセノンの分圧は、７％以上であることを特徴とする、請求項１７に記載のプラズマディスプレイ装置。
【請求項１９】
前記プラズマディスプレイパネル駆動回路は、走査期間において、各走査電極に走査パルスを順番に供給するシングルスキャン方式に基づいて駆動することを特徴とする、請求項１７に記載のプラズマディスプレイ装置。
【請求項２０】
前記プラズマディスプレイパネルは、１００万個以上の画素で構成されたことを特徴とする、請求項１７に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動回路の技術に関し、さらに詳しくはプラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
ＡＣ型として代表的な交流面放電型プラズマディスプレイパネル（以下「ＰＤＰ」と称す。）は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とで構成される。走査電極および維持電極とデータ電極とは、マトリックスを組むように、かつ間隙に放電空間を形成するように平行に対向配置される。その外周部は、ガラスフリット等の封着材によって封着されている。そして、前面板と背面板との両基板間には、隔壁によって区画された放電セルが設けられ、この隔壁間のセル空間に蛍光体層が形成される。このような構成のＰＤＰにおいては、ガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の各色の蛍光体を励起して発光させることにより、カラー表示を行っている。【０００３】
このようなプラズマディスプレイ装置では、パネル内部の帯電特性がパネルの周囲温度に依存し、表示パターンによってセル間で帯電状態に差異が生じる。このことから、従来の駆動方法では、データ電極Ａとスキャン電極Ｙとの電極間ＡＹにおける帯電の過不足に起因するアドレッシングの誤り（アドレスしたセルが放電しないこと）が起こり易いという一つ目の課題がある。【０００４】
図１４に、あるサブフィールドの書込み期間を示す。また、図１５Ａおよび図１５Ｂに、それぞれ図１４の線Ｌ１、Ｌ２でのセル内の壁電荷の状態を模式的に示す。図１４の線Ｌ１での放電セル内の壁電荷の分布は、図１５Ａに示すようになる。図１５Ａでは、初期化期間終了直後であるため、走査電極ＳＣＮ側にマイナスの壁電荷と、維持電極ＳＵＳ側とデータ電極ＤＡＴＡ側にプラスの壁電荷とが、それぞれ十分に蓄積された状態となる。それに対して、図１４の線Ｌ２での放電セル内の分布は、図１５Ｂに示すように、各電極の壁電荷の分布が図１５Ａに比べて減少した状態となる。【０００５】
初期化や維持放電によって放電セル空間中に浮遊していたプライミングや、維持放電によって活性化したＭｇＯから放出される電子等は、書込み待機中の放電セル内の電界によって加速される。このため、初期化によって蓄積された壁電荷は徐々に中和され、図１５Ｂのように各電極の壁電荷は減少する。図１５Ａの状態で書込み動作が行われると、十分な壁電荷およびプライミング粒子のため、放電遅れが小さくなり良好な書込み放電が可能となる。しかし、図１５Ｂの状態で書込み動作が行われると、壁電荷およびプライミング粒子とも不十分であるため、放電遅れが大きくなり書込みミスが多発し、良好な画質を得ることができなくなる。これが二つ目の課題である。【０００６】
このような二つの課題などによる画質の低下を抑えるために、走査パルス電圧Ｖｓｃｎの電圧を高くすることにより、書込み待機時の放電セル内の電界を弱め、壁電荷の中和を抑制する手法がとられている。図１６は書込み待機時間に対する走査パルス電圧Ｖｓｃｎの関係の一例を示した図である(駆動方法やパネルによって異なる)。ここでいう書込み待機時間とは、走査電極数ｎ×走査パルス１発あたりの時間で示されるものである。周囲温度が高くなるにつれて、また書込み待機時間が長くなるにつれて走査パルス電圧Ｖｓｃｎは高くなる。走査パルス電圧Ｖｓｃｎは、走査電極駆動回路に使用されるドライバ回路の耐電圧によってその上限が決まるため、図１６に示すような駆動可能範囲が存在する。近年のフルハイビジョン対応やスーパーハイビジョン（２ｋ×４ｋ）等の高解像度化によって、書込み待機時間が急増しており、この駆動可能範囲内での駆動が困難となってきている。【０００７】
そこで、走査電極駆動回路の耐電圧を増大することなく、周囲温度が高くても誤りが発生しにくいアドレッシングを実現し、表示の安定を図ることを目的としたアドレス駆動方法が開示されている（例えば、特許文献１参照）。特許文献１のＰＤＰ駆動装置は、走査電極駆動回路および維持電極駆動回路を備え、そのうち走査電極駆動回路は、維持パルス発生回路、初期化波形発生回路、および走査パルス発生回路を、それぞれパネルの分割数に応じて備えている。
【特許文献１】特開２００１−２５５８４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１に示す構成では、複数の維持パルス発生回路や初期化波形発生回路が必要になり、部品点数や実装面積が増大し必要なコストも上昇する。さらに、この構成はパネルを２ブロックに分割してアドレスを行った場合であり、仮にｎブロックに分割するならば、ｎ個の維持パルス発生回路、初期化波形発生回路がそれぞれ必要になってしまう。【０００９】
本発明は、これらの課題に鑑みなされたものであり、次のような目的を有する。すなわち、走査電極駆動回路の耐電圧を増大することなく、周囲温度が高くても誤りが発生しにくいアドレッシングが可能で、しかも、回路量が削減できるＰＤＰ駆動回路およびプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した目的を達成するために、本発明のプラズマディスプレイパネル駆動回路は、プラズマディスプレイパネルに含まれる複数の走査電極を、少なくとも第１および第２走査電極群に分割し、初期化期間に初期化パルス、走査期間に走査パルス、および維持期間に維持パルスをそれぞれ供給する、プラズマディスプレイパネル駆動装置であって、所定の走査尖頭電位を生成する走査尖頭電位生成部を含み、走査期間内の第１副走査期間において、走査尖頭電位に基づいて走査パルスを生成し、前記第１走査電極群に供給する、第１走査電極群駆動部と、走査期間における第１副走査期間後の第２副走査期間において、前記走査尖頭電位生成部の走査尖頭電位に基づいて走査パルスを生成し、前記第２走査電極群に供給する、第２走査電極群駆動部と、第２副走査期間において、前記走査尖頭電位生成部の走査尖頭電位を前記第２走査電極群駆動部に供給する複合スイッチ部と、を有することを特徴としている。【００１１】
また、本発明のプラズマディスプレイ装置は、走査電極、維持電極、およびデータ電極を含み、走査電極と維持電極とデータ電極との交差部分に放電セルが形成されたプラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する上述したプラズマディスプレイパネル駆動回路と、を有することを特徴としている。
【発明の効果】
【００１２】
本発明のプラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置によれば、回路部品の耐電圧を増大することなく、動作環境の変化の影響が小さいアドレッシングを実現できる。非選択アドレッシング時に異なる電圧を複数の領域に印加する場合も、少ない素子数で構成することが可能である。その設置面積を縮小し、かつ駆動に必要な信号数も少ないＰＤＰ駆動回路およびプラズマディスプレイ装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１におけるＰＤＰ駆動回路の構成を示すブロック図
【図２】ＰＤＰの構造を示す斜視図
【図３】ＰＤＰの電極の配列を示す説明図
【図４】ＰＤＰの各電極に印加する各駆動電圧波形を示す波形図
【図５】本発明の実施の形態１におけるＰＤＰ駆動回路を組み込んだプラズマディスプレイ装置の構成を示すブロック図
【図６】本発明の実施の形態１におけるＰＤＰ駆動回路の各スイッチ部の動作を示す関係図。
【図７】本発明の実施の形態１におけるＰＤＰ駆動回路の駆動電圧波形を示す波形図
【図８】本発明の実施の形態２におけるＰＤＰ駆動回路の構成を示すブロック図
【図９】本発明の実施の形態２におけるＰＤＰ駆動回路の駆動電圧波形を示す波形図
【図１０】本発明の実施の形態３におけるＰＤＰ駆動回路の構成を示すブロック図
【図１１】本発明の実施の形態３におけるＰＤＰ駆動回路の駆動電圧波形を示す波形図
【図１２】本発明の実施の形態４におけるＰＤＰ駆動回路の構成を示すブロック図
【図１３】本発明の実施の形態４におけるＰＤＰ駆動回路の駆動電圧波形を示す波形図
【図１４】従来例のＰＤＰ駆動回路の駆動波形を示す波形図
【図１５Ａ】従来例のＰＤＰの各電極の壁電荷の分布状態を示す模式図
【図１５Ｂ】従来例のＰＤＰの各電極の壁電荷の分布状態を示す模式図
【図１６】従来例のＰＤＰ駆動回路の駆動電圧と書き込み特性を示す関係図
【符号の説明】
【００１４】
１  ＡＤコンバータ
２  映像信号処理回路
３  サブフィールド処理回路
４  データ電極駆動回路
５、５Ａ  走査電極駆動回路
６  維持電極駆動回路
１０  プラズマディスプレイパネル（ＰＤＰ）
２２、ＳＣ１、ＳＣ２、・・・  走査電極
２３、ＳＵ１、ＳＵ２、・・・  維持電極
３２、Ｄ１、Ｄ２、・・・  データ電極
ＳＣｇ１、ＳＣｇ２  走査電極群
ＳＵｇ１、ＳＵｇ２  維持電極群
Ｃｇ１、Ｃｇ２  放電セル群
５３  維持パルス生成回路
５４  正初期化波形生成回路
５０，５０Ａ  複合スイッチ部
ＳＷ１、ＳＷ２、・・・、ＳＷｋ  群スイッチ部
ＳＷＩ２、ＳＷＩ３、・・・、ＳＷＩｋ  群間スイッチ部
Ｂｂ１、Ｂｂ２、・・・、Ｂｂｋ  走査電極群駆動部
５１  負初期化波形生成回路
５２  アドレス電圧印加回路
Ｂａ１、Ｂａ２・・・、Ｂａｋ  走査部
５５、５６  オフセット電位生成部
ＳＷａ、ＳＷｂ、ＳＷｃ、ＳＷｄ、ＳＷｅ、ＳＷｆ、ＳＷｉ、ＳＷｊ、ＳＷｒ、ＳＷｓ  スイッチ部
ＳＷｇ１、ＳＷｇ２  高電位側スイッチ部群
ＳＷｈ１、ＳＷｈ２  低電位側スイッチ部群
Ｅｓｕ１、Ｅｓｕ２  維持パルス電圧源
Ｅｓｔ  正初期化パルス電圧源
Ｅａｄ  走査パルス電圧源
Ｅｓｃ１、Ｅｓｃ２  走査基準電圧源
Ｅｆｓ１、Ｅｆｓ２  オフセット電圧源
Ｒ０  共通放電経路
Ｒ１、Ｒ２、・・・、Ｒｋ  放電経路
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態に関するいくつかの例について、図面を参照しながら説明する。なお、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示したものであり、本発明は例示された数字に制限されない。ハイ、ロー、オン、およびオフで表される論理レベルについても、同様に、本発明を具体的に説明するために例示したものであり、本発明は例示された論理レベルに制限されない。さらに、構成要素間の接続関係は、本発明を具体的に説明するために例示したものであり、本発明の機能を実現する接続関係はこれに限定されるものではない。【００１６】
（実施の形態１）
１−１  ＰＤＰ装置の概要
図１は、本発明の実施の形態１におけるプラズマディスプレイパネル（以下、ＰＤＰと呼ぶ）駆動回路の構成を示すブロック図である。図１に示すＰＤＰ駆動回路は、ＰＤＰの電極に駆動電圧を印加してＰＤＰを駆動する回路である。そのＰＤＰ駆動回路の構成、動作を詳細に説明する前に、ＰＤＰの構成、動作について説明する。【００１７】
１−１−１  ＰＤＰの構造
図２は、ＰＤＰの構造を示す斜視図である。ガラス製の前面板２０上には、ストライプ状の走査電極２２とストライプ状の維持電極２３とで対をなす表示電極が、複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２４が形成され、その誘電体層２４上に保護層２５が形成されている。【００１８】
背面板３０上には、走査電極２２および維持電極２３と立体交差するように、誘電体層３３で覆われた複数のストライプ状のデータ電極３２が形成されている。誘電体層３３上にはデータ電極３２と平行に複数の隔壁３４が配置され、この隔壁３４間の誘電体層３３上に蛍光体層３５が設けられている。また、データ電極３２は隣り合う隔壁３４の間の位置に配置されている。【００１９】
これら前面板２０と背面板３０とは、走査電極２２および維持電極２３と、データ電極３２とが直交するように、微小な放電空間を挟んで対向配置される。その外周部は、ガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオン（Ｎｅ）とキセノン（Ｘｅ）の混合ガスが放電ガスとして封入されている。放電ガス中におけるキセノンの分圧は、７％以上である。放電空間は、隔壁３４によって複数の区画に仕切られており、各区画には赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の各色に発光する蛍光体層３５が順次配置されている。そして、走査電極２２および維持電極２３とデータ電極３２とが交差する部分に放電セルが形成され、各色に発光する蛍光体層３５が形成された隣接する３つの放電セルにより１つの画素が構成される。この画素を構成する放電セルが形成された領域が画像表示領域となり、画像表示領域の周囲は、ガラスフリットが形成された領域等のように、画像表示が行われない非表示領域となる。【００２０】
１−１−２  ＰＤＰの電極配列
図３は、ＰＤＰ１０の電極の配列を示す説明図である。行方向にｎ行の走査電極ＳＣ１〜ＳＣｎとｎ行の維持電極ＳＵ１〜ＳＵｎとが交互に配列され、列方向にはｍ列のデータ電極Ｄ１〜Ｄｍが配列されている。ここで、ｎ行の走査電極ＳＣ１〜ＳＣｎは、図２の走査電極２２に対応し、以下「走査電極ＳＣｉ」と略記する（ｉ＝１〜ｎ）。ｎ行の維持電極ＳＵ１〜ＳＵｎは、図２の維持電極２３に対応し、以下「維持電極ＳＵｉ」と略記する（ｉ＝１〜ｎ）。さらにｍ列のデータ電極Ｄ１〜Ｄｍは、図２のデータ電極３２に対応し、以下「データ電極Ｄｊ」と略記する（ｊ＝１〜ｍ）。そして、一対の走査電極ＳＣｉおよび維持電極ＳＵｉと、１つのデータ電極Ｄｊとを含む放電セルＣｉｊが放電空間内に、総数（ｎ×ｍ）個、形成される。赤色、緑色、および青色の各色に発光する３つの放電セルにより、１つの画素が構成される。実施の形態１のＰＤＰ１０は、１００万個以上の画素で構成される場合に、特に効果が大きい。しかし、１００万個未満の画素で構成される場合であっても、一定の効果は得られる。【００２１】
このような構成のＰＤＰ１０においては、ガス放電により紫外線を発生させ、その紫外線でＲ、Ｇ、およびＢの各色の蛍光体を励起して発光させることにより、カラー表示を行っている。また、ＰＤＰ１０では、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動することにより、階調表示を行う。各サブフィールドは、初期化期間、書込み期間、および維持期間からなり、画像データを表示するために、初期化期間、書込み期間、および維持期間でそれぞれ異なる信号波形を、各電極に印加している。【００２２】
１−１−３  ＰＤＰの駆動電圧波形
図４は、ＰＤＰ１０の各電極に印加する各駆動電圧波形を示す波形図である。図４に示すように、各サブフィールドＳＦは初期化期間ＴＩ、書込み期間ＴＷ、および維持期間ＴＵを有している。また、それぞれのサブフィールドＳＦは、発光期間の重みを変えるため維持期間ＴＵにおける維持パルスの数を異ならせている以外は、ほぼ同様の動作を行う。各サブフィールドＳＦにおける動作原理もほぼ同様であるので、ここでは１つのサブフィールドＳＦについてのみ動作を説明する。【００２３】
まず、初期化期間ＴＩでは、例えば、放電セルの放電状態を初期化する正の初期化パルスをすべての走査電極ＳＣｉに印加する。これにより、走査電極ＳＣｉおよび維持電極ＳＵｉを覆う誘電体層２４上の保護層２５および蛍光体層３５上に、必要な壁電荷を蓄積する。加えて、初期化パルスは、放電遅れを小さくし、書込み放電を安定して発生させるため、プライミング（放電のための起爆剤で励起粒子とも呼ぶ）を発生させるという働きを持つ。【００２４】
具体的には、初期化期間ＴＩの前半部を表す副初期化期間ＴＩ１では、データ電極Ｄｊおよび維持電極ＳＵｉをそれぞれ０（Ｖ）に保持する。走査電極ＳＣｉには、データ電極Ｄｊに対して、正の放電開始電位以下の正方向初期化開始電位Ｖｓｔ１から、正の放電開始電位を超える初期化尖頭電位Ｖｓｔに向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣｉと、維持電極ＳＵｉおよびデータ電極Ｄｊとの間で、それぞれ１回目の微弱な初期化放電が起こる。そして、走査電極ＳＣｉ上部に負の壁電圧が蓄積されると同時に、データ電極Ｄｊ上部および維持電極ＳＵｉ上部には、正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは、電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧を表す。また、初期化尖頭電位Ｖｓｔは、初期化パルスの絶対値が最大となるときの初期化パルスの電位、すなわち、初期化パルスの電位と接地電位との電位差が絶対値で最大となる時点における、初期化パルスの電位を表す。【００２５】
初期化期間ＴＩの後半部を表す副初期化期間ＴＩ２では、維持電極ＳＵｉを所定の正の維持電極オフセット電位Ｖｅに保つ。それと同時に、走査電極ＳＣｉには、維持電極ＳＵｉに対して、正の放電開始電位以下となる負方向初期化開始電位Ｖａｄ１から負の放電開始電位を超える走査尖頭電位Ｖａｄに向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣｉと、維持電極ＳＵｉおよびデータ電極Ｄｊとの間でそれぞれ２回目の微弱な初期化放電が起こる。そして、走査電極ＳＣｉ上部の負の壁電圧および維持電極ＳＵｉ上部の正の壁電圧が弱められ、データ電極Ｄｊ上部の正の壁電圧は、書込み動作に適した値に調整される。以上により初期化動作が終了する（以下、初期化期間ＴＩに各電極に印加される駆動電圧波形を「初期化波形」と略記する）。走査尖頭電位Ｖａｄは、初期化尖頭電位Ｖｓｔに対して逆極性かつ絶対値が小さい。【００２６】
次に、初期化期間ＴＩの後の書込み期間ＴＷでは、ｎ行×ｍ列で構成される（ｎ×ｍ）個の放電セルＣｉｊのうち、映像信号に基づいて、特定の放電セルＣｐｑに書込み放電を発生させる。ここで、ｐは１〜ｎのうち特定のｐ行目、ｑは１〜ｍのうち特定のｑ列目で、Ｃｐｑの個数は０〜（ｎ×ｍ）個である。このため、すべての走査電極ＳＣｉに順次負の走査尖頭電位Ｖａｄを有する走査パルスを印加することによって走査を行う。【００２７】
具体的には、書込み期間ＴＷでは、まず走査パルスを供給する準備として、すべての走査電極ＳＣｉを一旦、所定の走査基準電位Ｖｎｄに保持する。次に、放電セルＣｐｑの書込み動作では、走査電極ＳＣｐに走査尖頭電位Ｖａｄを有する走査パルスを印加する。同時に、ｍ列のデータ電極Ｄｊのうち、ｐ行目に表示すべきデータ電極Ｄｑに、正のデータ尖頭電位Ｖｄを有するデータパルスを印加する。こうして、データ尖頭電位Ｖｄが印加されたデータ電極Ｄｑと、走査尖頭電位Ｖａｄが印加された走査電極ＳＣｐとの交差部に対応する放電セルＣｐｑで、書込み放電が発生する。この書込み放電により放電セルＣｐｑの走査電極ＳＣｐ上部に正電圧が蓄積され、維持電極ＳＵｐ上部に負電圧が蓄積されて、書込み動作が終了する。以下、同様の書込み動作をｎ行目の放電セルＣｎｑに至るまで行い、書込み動作が終了する。【００２８】
書込み期間ＴＷの後の維持期間ＴＵでは、所定の期間、走査電極ＳＣｉと維持電極ＳＵｉとの間に、放電状態を維持するのに充分な維持尖頭電位Ｖｓｕを有する維持パルスを印加する。これにより、走査電極ＳＣｉと維持電極ＳＵｉとの間に放電プラズマが生成され、所定の期間、蛍光体層を励起発光させる。このとき、書込み期間ＴＷにおいて書込み放電が発生した放電セルＣｐｑ以外の放電空間では、放電は発生せず蛍光体層３５の励起発光は起こらない。【００２９】
具体的には、維持期間ＴＵでは、最初に走査電極ＳＣｉを０（Ｖ）に一旦戻した後、維持電極ＳＵｉを０（Ｖ）に戻す。その後、走査電極ＳＣｉに正の維持尖頭電位Ｖｓｕを有する維持パルスを印加する。このとき、書込み放電を起こした放電セルＣｐｑでは、走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間に電圧が生じる。この電圧は、正の維持パルス電圧Ｖｓｕと、書込み期間ＴＷにおいて走査電極ＳＣｐ上部および維持電極ＳＵｐ上部に蓄積された壁電圧との加算値を含む。その結果、この両電極の壁電圧間の電圧は、放電開始電圧より大きくなり、１回目の維持放電が発生する。そして、維持放電を起こした放電セルＣｐｑでは、維持放電発生時における走査電極ＳＣｐと維持電極ＳＵｐとの電位差を打ち消すように、走査電極ＳＣｐ上部に負電圧が蓄積され、維持電極ＳＵｐ上部に正電圧が蓄積される。こうして、１回目の維持放電が終了する。【００３０】
１回目の維持放電の後、走査電極ＳＣｉを０（Ｖ）に戻し、その後、維持電極ＳＵｉに正の維持パルス電圧Ｖｓｕを印加する。このとき、１回目の維持放電を起こした放電セルＣｐｑでは、走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間に電圧が生じる。この電圧は、正の維持パルス電圧Ｖｓｕと、１回目の維持放電において走査電極ＳＣｐ上部および維持電極ＳＵｐ上部に蓄積された壁電圧との加算値を含む。その結果、両電極の壁電圧間の電圧は、放電開始電圧より大きくなり、２回目の維持放電が発生する。以降同様に、走査電極ＳＣｉと維持電極ＳＵｉとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルＣｐｑに対して、維持パルスの回数だけ維持放電が継続して行われる。【００３１】
１−１−４  プラズマディスプレイ装置
図５は、実施の形態１のＰＤＰ駆動回路を組み込んだプラズマディスプレイ装置の構成を示すブロック図である。図５に示すプラズマディスプレイ装置は、ＡＤコンバータ１、映像信号処理回路２、サブフィールド処理回路３、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６、およびＰＤＰ１０を備えている。【００３２】
ＡＤコンバータ１は、入力されたアナログ映像信号をデジタル映像信号Ｓ１に変換する。映像信号処理回路２は、入力されたデジタル映像信号Ｓ１を発光期間の重みの異なる複数のサブフィールドＳＦの組み合わせによってＰＤＰ１０に発光表示する。このため映像信号処理回路２は、１フィールドの映像信号を、各サブフィールドＳＦの制御を行うサブフィールドデータＳ２に変換する。
サブフィールド処理回路３は、映像信号処理回路２で作成されたサブフィールドデータＳ２から、データ電極駆動回路用制御信号Ｓ３Ｄ、走査電極駆動回路用制御信号Ｓ３Ｃ、および維持電極駆動回路用制御信号Ｓ３Ｕを生成する。データ電極駆動回路用制御信号Ｓ３Ｄはデータ電極駆動回路４に供給される。さらに、走査電極駆動回路用制御信号Ｓ３Ｃは走査電極駆動回路５に供給され、維持電極駆動回路用制御信号Ｓ３Ｕは維持電極駆動回路６および走査電極駆動回路５に供給される。【００３３】
データ電極駆動回路４は、データ電極駆動回路用制御信号Ｓ３Ｄに基づいて、各データ電極Ｄｊを独立して駆動する。走査電極駆動回路５は、維持期間ＴＵに走査電極ＳＣｉに印加する維持パルスを生成するための維持パルス生成回路５３を内部に備え、維持電極駆動回路用制御信号Ｓ３Ｕに基づいて、各走査電極ＳＣｉをまとめて駆動することができる。さらに、走査電極駆動回路用制御信号Ｓ３Ｃに基づいて、各走査電極ＳＣｉを独立して駆動する。維持電極駆動回路６は、維持期間ＴＵに維持電極ＳＵｉに印加する維持パルスを生成するための回路を備え、ＰＤＰ１０のすべての維持電極ＳＵｉをまとめて駆動することができる。そして、維持電極駆動回路用制御信号Ｓ３Ｕに基づいて、維持電極ＳＵｉを駆動する。【００３４】
１−２  ＰＤＰ駆動回路の構成および動作
図１、図４、図６、および図７を用いて、ＰＤＰ駆動回路の構成および動作を説明する。図６は、図１のＰＤＰ駆動回路に含まれる各スイッチ部の動作を示す関係図である。図７は、初期化期間ＴＩ、書き込み期間ＴＷ、および維持期間ＴＵに印加される駆動電圧波形を示す波形図であり、図４と関係している。図６に示される各スイッチ部のオン／オフ状態は、サブフィールド処理回路３により制御されるが、簡単化のため図１では配線が省略されている。サブフィールド処理回路３は、論理回路、マイクロコンピュータ、またはこれら両者の組み合わせにより構成され、図１、図４、図６、および図７を参照する以下の説明に従って、各スイッチ部を制御する。【００３５】
１−２−１  ＰＤＰ駆動回路の概要
図１は、図５における実施の形態１のプラズマディスプレイ装置において、装置の一部を示すものであり、サブフィールド処理回路３、走査電極駆動回路５、維持電極駆動回路６、およびＰＤＰ１０を含む。実施の形態１におけるＰＤＰ駆動回路は、走査電極の総数を２個の群に分割し、それぞれを駆動する２群分割駆動構成（２群構成）を備える。総数がｎ個の走査電極ＳＣｉは、書込み期間ＴＷにおいて、前半の期間を走査するｎ１個の走査電極を含む走査電極群ＳＣｇ１と、後半の期間を走査するｎ２個の走査電極を含む走査電極群ＳＣｇ２とに分割される。ここで、ｎ１は１以上でｎより小さい整数であり、ｎ２は１以上でｎより小さい整数である。同様に、総数がｎ個の維持電極ＳＵｉは、ｎ１個の維持電極を含む維持電極群ＳＵｇ１と、ｎ２個の維持電極を含む維持電極群ＳＵｇ２とに分割される。維持電極群ＳＵｇ１内のｎ１個の維持電極は、走査電極群ＳＣｇ１内のｎ１個の走査電極とそれぞれ対を成す。維持電極群ＳＵｇ２内のｎ２個の維持電極は、走査電極群ＳＣｇ２内のｎ２個の走査電極とそれぞれ対を成すなお、（ｎ１＋ｎ２＝ｎ）であり、通常、ｎは、ｎ１とｎ２に大略均等に分割されるが、不均等にしてもよい。実施の形態１のＰＤＰ駆動回路は、走査電極群ＳＣｇ１および走査電極群ＳＣｇ２に分割された、総数がｎ個の走査電極を駆動し、初期化パルス、走査パルス、および維持パルスを供給する。【００３６】
ここで、放電セルＣｉｊは、走査電極ＳＣｉ、維持電極ＳＵｉ、およびデータ電極Ｄｊにより形成されるが、以下の説明ではデータ電極Ｄｊは、特定の添字「ｊ」を備えたデータ電極に設定される。したがって放電セルＣｉｊの個数はｎ個となり、各放電セルから「ｊ」の添字は省略される。このようにして得られた結果は、特定の添字「ｊ」以外のデータ電極および放電セルについても、当然成り立つ。すなわち、ｎ個の放電セルＣｉｊは、走査電極群ＳＣｇ１および維持電極群ＳＵｇ１により形成される放電セル群Ｃｇ１と、走査電極群ＳＣｇ２および維持電極群ＳＵｇ２により形成される放電セル群Ｃｇ２とを含む。【００３７】
走査電極駆動回路５および維持電極駆動回路６は、後述するように、それぞれ１個以上のスイッチ部を含む。スイッチ部は、例えばＭＯＳトランジスタ、バイポーラトランジスタ、もしくはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等の、スイッチング機能を備えた半導体素子を含む。これら各種類のスイッチング素子は、場合によっては複数個含まれ、また、各種類の組合せで含まれる場合もある。特に、必要とされる出力電流量を満たすため、複数個の並列構成が使用される。【００３８】
走査電極駆動回路５は、維持パルス発生回路５３、正初期化波形生成回路５４、複合スイッチ部５０、走査電極群駆動部Ｂｂ１、および走査電極群駆動部Ｂｂ２を含む。維持パルス発生回路５３は、維持パルス生成回路とも呼ばれる。正初期化波形生成回路５４は、正初期化部とも呼ばれる。維持パルス発生回路５３、正初期化波形生成回路５４、および複合スイッチ部５０の一端は、共通放電経路Ｒ０に接続される。複合スイッチ部５０の一つの他端は、放電経路Ｒ１を介して走査電極群駆動部Ｂｂ１に接続され、もう一つの他端は、放電経路Ｒ２を介して走査電極群駆動部Ｂｂ２に接続される。走査電極群駆動部Ｂｂ１の他端は、走査電極群ＳＣｇ１内のｎ１個の各走査電極に、別々の配線で接続される。走査電極群駆動部Ｂｂ２の他端は、走査電極群ＳＣｇ２内のｎ２個の各走査電極に、別々の配線で接続される。一方、維持電極駆動回路６の一端は、各維持電極群ＳＵｇ１、ＳＵｇ２内の合計ｎ個の各維持電極に、１本の配線で接続される。【００３９】
１−２−２  維持パルス発生回路５３
維持パルス発生回路５３は、維持パルス電圧源Ｅｓｕ１、高電位側スイッチ部ＳＷａ、低電位側スイッチ部ＳＷｂ、およびスイッチ部ＳＷｃを含む。維持パルス電圧源Ｅｓｕ１は、所定の正の維持パルス電圧Ｖｓｕを供給する。高電位側スイッチ部ＳＷａは、一端が維持パルス電圧源Ｅｓｕ１に接続される。低電位側スイッチ部ＳＷｂは、高電位側スイッチ部ＳＷａの他端と接地端子ＧＮＤ１の間に挿入される。スイッチ部ＳＷｃは、高電位側スイッチ部ＳＷａと低電位側スイッチ部ＳＷｂの接続点と共通放電経路Ｒ０の間に挿入される。接地電位に対する維持パルス電圧Ｖｓｕの電位レベルは、維持パルスの尖頭電位を表し、維持尖頭電位Ｖｓｕとも呼ばれる。実施の形態１では、維持尖頭電位Ｖｓｕは正電位である。維持パルス発生回路５３は、サブフィールド処理回路３からの維持電極駆動回路用制御信号Ｓ３Ｕに基づいて、高電位側スイッチ部ＳＷａおよび低電位側スイッチ部ＳＷｂを交互にオンする。これにより維持パルス発生回路５３は、維持パルス電位Ｖｓｕと接地電位で特定される維持パルスを生成する。【００４０】
１−２−３  正初期化波形生成回路５４
正初期化波形生成回路５４は、所定の正初期化パルス電圧Ｖｓｔを供給する正初期化パルス電圧源Ｅｓｔと、一端が正初期化パルス電圧源Ｅｓｔに、他端が共通放電経路Ｒ０にそれぞれ接続されるスイッチ部ＳＷｄとを含む。接地電位に対する正初期化パルス電圧Ｖｓｔの電位レベルは、初期化パルスの尖頭電位を表し、正初期化尖頭電位Ｖｓｔとも呼ばれる。実施の形態１では、正初期化尖頭電位Ｖｓｔは正電位である。【００４１】
スイッチ部ＳＷｄは、正初期化尖頭電位Ｖｓｔに基づいて、正方向初期化開始電位Ｖｓｔ１を生成する。正初期化波形生成回路５４は、スイッチ部ＳＷｄがオンすると、最初に共通放電経路Ｒ０を正方向初期化開始電位Ｖｓｔ１に設定する。正初期化波形生成回路５４は、次に図７に示すように、正方向初期化開始電位Ｖｓｔ１から正初期化尖頭電位Ｖｓｔに単調増加的に緩やかに上昇する初期化パルスを生成する。このような初期化パルスの波形は、例えば、スイッチ部ＳＷｄのオン抵抗を高くすることにより、生成される。正方向初期化開始電位Ｖｓｔ１が維持電圧Ｖｓｕと同じ場合は、維持パルス発生回路５３のスイッチ部ＳＷａをオンさせて、共通放電経路Ｒ０の電位を維持尖頭電位Ｖｓｕに設定しても良い。初期化期間ＴＩの内、正初期化波形生成回路５４が初期化パルスを生成する期間は、正副初期化期間ＴＩ１（図７に図示）とも呼ばれる。正副初期化期間ＴＩ１における初期化パルスは、正副初期化パルスとも呼ばれる。【００４２】
正初期化波形生成回路５４が初期化パルスを生成する正副初期化期間ＴＩ１では、スイッチ部ＳＷｄはオンされるが、スイッチ部ＳＷｃはオフされ、維持パルス発生回路５３は共通放電経路Ｒ０から分離される。一方、維持パルス発生回路５３が維持パルスを生成する維持期間ＴＵでは、スイッチ部ＳＷｃはオンされるが、スイッチ部ＳＷｄはオフされ、正初期化波形生成回路５４は共通放電経路Ｒ０から分離される。共通放電経路Ｒ０における信号は、共通放電経路電位Ｖ０とも呼ばれる。共通放電経路電位Ｖ０は、維持期間ＴＵでは維持パルスとなり、正副初期化期間ＴＩ１では初期化パルスとなる。【００４３】
１−２−４  複合スイッチ部５０
複合スイッチ部５０は、群スイッチ部ＳＷ１、群スイッチ部ＳＷ２、および群間スイッチ部ＳＷＩ２を含む。群スイッチ部ＳＷ１は、ドレイン端子が共通放電経路Ｒ０に、ソース端子が放電経路Ｒ１を介して走査電極群駆動部Ｂｂ１にそれぞれ接続され、共通放電経路Ｒ０と走査電極群駆動部Ｂｂ１との接続をオン／オフする。群スイッチ部ＳＷ２は、ドレイン端子が共通放電経路Ｒ０に、ソース端子が放電経路Ｒ２を介して走査電極群駆動部Ｂｂ２にそれぞれ接続され、共通放電経路Ｒ０と走査電極群駆動部Ｂｂ２との接続をオン／オフする。【００４４】
実施の形態１の２群構成において、群スイッチ部ＳＷ１および走査電極群駆動部Ｂｂ１は、第１群副走査電極駆動回路を構成し、群スイッチ部ＳＷ２、群間スイッチ部ＳＷＩ２、および走査電極群駆動部Ｂｂ２は、第２群副走査電極駆動回路を構成する。走査電極駆動回路５は、維持パルス発生回路５３、正初期化波形生成回路５４、第１群副走査電極駆動回路、および第２群副走査電極駆動回路を含む。第１群副走査電極駆動回路は第１群とも呼ばれ、第２群副走査電極駆動回路は第２群とも呼ばれる。【００４５】
群間スイッチ部ＳＷＩ２は、ソース端子が放電経路Ｒ１に、ドレイン端子が放電経路Ｒ２にそれぞれ接続され、放電経路Ｒ１と放電経路Ｒ２との接続をオン／オフする。放電経路Ｒ１の電位Ｖ１は、放電経路電位Ｖ１とも呼ばれる。放電経路Ｒ２の電位Ｖ２は、放電経路電位Ｖ２とも呼ばれる。群スイッチ部ＳＷ１および群スイッチ部ＳＷ２は、そのボディダイオードが、維持パルス発生回路５３の接地端子ＧＮＤ１から放電経路Ｒ１および放電経路Ｒ２にそれぞれ流れる電流を、遮断する向きに配置されている。また、群間スイッチ部ＳＷＩ２は、そのボディダイオードが、放電経路Ｒ２から放電経路Ｒ１に流れる電流を、遮断する向きに配置されている。なお、群スイッチ部ＳＷ１および群スイッチ部ＳＷ２のように、接地端子ＧＮＤ１から各放電経路Ｒ１、Ｒ２に流れ込む電流を遮断するスイッチを、Ｖａｄ分離スイッチとも呼ぶ。【００４６】
１−２−５  走査電極群駆動部Ｂｂ１
走査電極群駆動部Ｂｂ１は、放電経路Ｒ１に接続される負初期化波形生成回路５１と、同様に放電経路Ｒ１に接続されるアドレス電圧印加回路５２と、放電経路Ｒ１と走査電極群ＳＣｇ１との間に挿入される走査部Ｂａ１とを含む。負初期化波形生成回路５１は負初期化部とも呼ばれ、アドレス電圧印加回路５２は走査尖頭電位生成部とも呼ばれる。【００４７】
負初期化波形生成回路５１は、所定の負の走査パルス電圧Ｖａｄを供給する走査パルス電圧源Ｅａｄと、一端が走査パルス電圧源Ｅａｄに、他端が放電経路Ｒ１にそれぞれ接続されるスイッチ部ＳＷｉとを含む。接地電位に対する走査パルス電圧Ｖａｄの電位レベルは、走査パルスの尖頭電位を表し、走査尖頭電位Ｖａｄまたは選択電位Ｖａｄとも呼ばれる。実施の形態１では、走査尖頭電位Ｖａｄは負電位である。【００４８】
スイッチ部ＳＷｉは、走査尖頭電位Ｖａｄに基づいて、負方向初期化開始電位Ｖａｄ１を生成する。負初期化波形生成回路５１は、スイッチ部ＳＷｉがオンすると、最初に放電経路電位Ｖ１を負方向初期化開始電位Ｖａｄ１に設定する。、かつ負初期化波形生成回路５１は、図７に示すように、負方向初期化開始電位Ｖａｄ１から走査尖頭電位Ｖａｄに単調減少的に緩やかに下降する初期化パルスを生成する。このような初期化パルスの波形は、例えば、スイッチ部ＳＷｉのオン抵抗を高くすることにより、生成される。負方向初期化開始電位Ｖａｄ１が維持電圧Ｖｓｕと同じ場合は、維持パルス発生回路５３のスイッチ部ＳＷａをオンさせて、共通放電経路Ｒ０の電位を維持尖頭電位Ｖｓｕに設定しても良い。初期化期間ＴＩの内、負初期化波形生成回路５１が初期化パルスを生成する期間は、負副初期化期間ＴＩ２（図７に図示）とも呼ばれる。負副初期化期間ＴＩ２における初期化パルスは、負副初期化パルスとも呼ばれる。【００４９】
アドレス電圧印加回路５２は、走査パルス電圧源Ｅａｄと、ソース端子が走査パルス電圧源Ｅａｄに、ドレイン端子が放電経路Ｒ１にそれぞれ接続されるスイッチ部ＳＷｊとを含む。スイッチ部ＳＷｊは、そのボディダイオードが、放電経路Ｒ１から走査パルス電圧源Ｅａｄに流れる電流を、遮断する向きに配置されている。アドレス電圧印加回路５２は、書込み期間ＴＷにおいてスイッチ部ＳＷｊをオンすることにより、放電経路電位Ｖ１を走査尖頭電位Ｖａｄに設定する。【００５０】
走査部Ｂａ１は、走査基準電圧源Ｅｓｃ１、高電位側スイッチ部群ＳＷｇ１、および低電位側スイッチ部群ＳＷｈ１を含む。走査基準電圧源Ｅｓｃ１は、所定の正の走査基準電圧Ｖｓｃを供給する。高電位側スイッチ部群ＳＷｇ１は、一端が走査基準電圧源Ｅｓｃ１に接続される。低電位側スイッチ部群ＳＷｈ１は、高電位側スイッチ部群ＳＷｇ１の他端と放電経路Ｒ１の間に挿入される。高電位側スイッチ部群ＳＷｇ１および低電位側スイッチ部群ＳＷｈ１は、走査電極群ＳＣｇ１内の走査電極の個数ｎ１に対応して、それぞれｎ１個のスイッチ部を備え、ｎ１個の接続点でそれぞれ接続される。ｎ１個の接続点は、走査電極群ＳＣｇ１内のｎ１個の走査電極にそれぞれ接続され、ｎ１系統の走査電極群駆動信号ＶＣｇ１が走査電極群ＳＣｇ１に供給される。【００５１】
一方、走査基準電圧源Ｅｓｃ１の他端は、高電位側スイッチ部群ＳＷｇ１と低電位側スイッチ部群ＳＷｈ１の直列接続構成に並列に、放電経路Ｒ１に接続され、この直列接続構成に走査基準電圧Ｖｓｃが印加される。走査基準電圧源Ｅｓｃ１と高電位側スイッチ部群ＳＷｇ１の接続点の電位レベルは、放電経路電位Ｖ１に対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有し、非選択電位とも呼ばれる。非選択電位は、書込み期間Ｔｗにおいて、走査パルスの走査尖頭電位Ｖａｄを表す選択電位以外の電位を示す。すなわち、非選択電位は、（Ｖ１＋Ｖｓｃ）と表される。走査部Ｂａ１は、高電位側スイッチ部群ＳＷｇ１をオンし低電位側スイッチ部群ＳＷｈ１をオフすることにより、走査電極群駆動信号ＶＣｇ１を非選択電位に設定する。走査部Ｂａ１は、逆に、高電位側スイッチ部群ＳＷｇ１をオフし低電位側スイッチ部群ＳＷｈ１をオンすることにより、走査電極群駆動信号ＶＣｇ１を放電経路電位Ｖ１に設定する。【００５２】
書込み期間Ｔｗでは、放電経路電位Ｖ１は走査尖頭電位Ｖａｄに設定されるため、非選択電位は、走査尖頭電位Ｖａｄに対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する。この場合、非選択電位は走査基準電位Ｖｎｄとも呼ばれる。すなわち、走査基準電位Ｖｎｄは、（Ｖｎｄ＝Ｖａｄ＋Ｖｓｃ）と表される。図４および図７に示すように、実施の形態１では走査尖頭電位Ｖａｄは負電位であり、走査基準電位Ｖｎｄは負電位の場合（図４）と、正電位の場合（図７）とがある。図７に示すように、走査部Ｂａ１は、書込み期間Ｔｗ内の副走査期間ＴＣ１では、高電位側スイッチ部群ＳＷｇ１をオンし低電位側スイッチ部群ＳＷｈ１をオフすることにより、走査電極群駆動信号ＶＣｇ１を走査基準電位Ｖｎｄに設定する。走査部Ｂａ１は、逆に、高電位側スイッチ部群ＳＷｇ１をオフし低電位側スイッチ部群ＳＷｈ１をオンすることにより、走査電極群駆動信号ＶＣｇ１を走査尖頭電位Ｖａｄに設定する。すなわち、走査部Ｂａ１は、負の走査パルスを生成する。走査基準電位Ｖｎｄは、走査尖頭電位Ｖａｄに対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する。このように、実施の形態１の走査電極群駆動部Ｂｂ１は、走査電極群ＳＣｇ１を駆動し、初期化パルス、走査パルス、および維持パルスを供給する。【００５３】
１−２−６  走査電極群駆動部Ｂｂ２
走査電極群駆動部Ｂｂ２は、放電経路Ｒ２と走査電極群ＳＣｇ２との間に挿入される走査部Ｂａ２を含む。走査電極群駆動部Ｂｂ１に含まれる負初期化波形生成回路５１およびアドレス電圧印加回路５２と同等の機能は、走査電極群駆動部Ｂｂ２には含まれない。【００５４】
走査部Ｂａ２は、走査基準電圧源Ｅｓｃ２、高電位側スイッチ部群ＳＷｇ２、および低電位側スイッチ部群ＳＷｈ２を含む。走査基準電圧源Ｅｓｃ２は、所定の正の走査基準電圧Ｖｓｃを供給する。高電位側スイッチ部群ＳＷｇ２は、一端が走査基準電圧源Ｅｓｃ２に接続される。低電位側スイッチ部群ＳＷｈ２は、高電位側スイッチ部群ＳＷｇ２の他端と放電経路Ｒ２の間に挿入される。高電位側スイッチ部群ＳＷｇ２および低電位側スイッチ部群ＳＷｈ２は、走査電極群ＳＣｇ２内の走査電極の個数ｎ２に対応して、それぞれｎ２個のスイッチ部を備え、ｎ２個の接続点でそれぞれ接続される。ｎ２個の接続点は、走査電極群ＳＣｇ２内のｎ２個の走査電極にそれぞれ接続され、ｎ２系統の走査電極群駆動信号ＶＣｇ２が走査電極群ＳＣｇ２に供給される。【００５５】
一方、走査基準電圧源Ｅｓｃ２の他端は、高電位側スイッチ部群ＳＷｇ２と低電位側スイッチ部群ＳＷｈ２の直列接続構成に並列に、放電経路Ｒ２に接続され、この直列接続構成に走査基準電圧Ｖｓｃが印加される。走査基準電圧源Ｅｓｃ２と高電位側スイッチ部群ＳＷｇ２の接続点の電位レベルは、放電経路電位Ｖ２に対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有し、非選択電位とも呼ばれる。すなわち、非選択電位は、（Ｖ２＋Ｖｓｃ）と表される。走査部Ｂａ２は、高電位側スイッチ部群ＳＷｇ２をオンし低電位側スイッチ部群ＳＷｈ２をオフすることにより、走査電極群駆動信号ＶＣｇ２を非選択電位に設定する。走査部Ｂａ２は、逆に、高電位側スイッチ部群ＳＷｇ２をオフし低電位側スイッチ部群ＳＷｈ２をオンすることにより、走査電極群駆動信号ＶＣｇ２を放電経路電位Ｖ２に設定する。【００５６】
書込み期間Ｔｗ内の副走査期間ＴＣ２（図７に図示）では、放電経路電位Ｖ１は走査尖頭電位Ｖａｄに設定される。群スイッチ部ＳＷ１および群スイッチ部ＳＷ２はオフされ、群間スイッチ部ＳＷＩ２はオンされるため、放電経路電位Ｖ２も同様に走査尖頭電位Ｖａｄに設定される。非選択電位は、走査尖頭電位Ｖａｄに対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する。この場合、非選択電位は走査基準電位Ｖｎｄとも呼ばれる。すなわち、走査基準電位Ｖｎｄは、（Ｖｎｄ＝Ｖａｄ＋Ｖｓｃ）と表される。図４および図７に示すように、実施の形態１では走査尖頭電位Ｖａｄは負電位であり、走査基準電位Ｖｎｄは負電位の場合（図４）と、正電位の場合（図７）とがある。走査部Ｂａ１と同様に走査部Ｂａ２は、書込み期間Ｔｗ内の副走査期間ＴＣ２では、高電位側スイッチ部群ＳＷｇ２をオンし低電位側スイッチ部群ＳＷｈ２をオフすることにより、走査電極群駆動信号ＶＣｇ２を走査基準電位Ｖｎｄに設定する。走査部Ｂａ２は、逆に、高電位側スイッチ部群ＳＷｇ２をオフし低電位側スイッチ部群ＳＷｈ２をオンすることにより、走査電極群駆動信号ＶＣｇ２を走査尖頭電位Ｖａｄに設定する。すなわち、走査部Ｂａ２は、負の走査パルスを生成する。このように、実施の形態１の走査電極群駆動部Ｂｂ２は、走査電極群ＳＣｇ２を駆動し、初期化パルス、走査パルス、および維持パルスを供給する。【００５７】
１−２−７  維持電極駆動回路６
維持電極駆動回路６は、維持パルス電圧源Ｅｓｕ２、高電位側スイッチ部ＳＷｅ、および低電位側スイッチ部ＳＷｆを含む。維持パルス電圧源Ｅｓｕ２は、維持期間ＴＵでは所定の正の維持パルス電圧Ｖｓｕを供給し、副初期化期間ＴＩ２および書込み期間Ｔｗでは正の維持電極オフセット電圧Ｖｅを供給する。高電位側スイッチ部ＳＷｅは、一端が維持パルス電圧源Ｅｓｕ２に接続される。低電位側スイッチ部ＳＷｆは、高電位側スイッチ部ＳＷｅの他端と接地端子ＧＮＤ２の間に挿入される。高電位側スイッチ部ＳＷｅと低電位側スイッチ部ＳＷｆの１個の接続点は、維持電極群ＳＵｇ１内のｎ１個の維持電極および維持電極群ＳＵｇ２内のｎ２個の維持電極に、すべて接続される。これにより、維持電極駆動回路６は、１系統の維持電極駆動信号ＶＵを、維持電極群ＳＵｇ１および維持電極群ＳＵｇ２の両方に供給する。【００５８】
接地電位に対する維持パルス電圧Ｖｓｕの電位レベルは、維持パルスの尖頭電位を表し、維持尖頭電位Ｖｓｕとも呼ばれる。接地電位に対する維持電極オフセット電圧Ｖｅの電位レベルは、維持電極オフセット電位Ｖｅとも呼ばれる。実施の形態１では、維持尖頭電位Ｖｓｕおよび維持電極オフセット電位Ｖｅは両方とも正電位である。維持電極駆動回路６は、維持期間ＴＵにおいて、サブフィールド処理回路３からの維持電極駆動回路用制御信号Ｓ３Ｕに基づいて、高電位側スイッチ部ＳＷｅおよび低電位側スイッチ部ＳＷｆを交互にオンする。これにより維持電極駆動回路６は、維持パルス電位Ｖｓｕおよび接地電位で特定される維持パルスを生成する。図１に示すように、維持電極駆動回路６の維持電極駆動回路用制御信号Ｓ３Ｕは、維持パルス発生回路５３の場合に比べて反転されている。このため、維持電極駆動回路６は、維持期間ＴＵにおいて、維持パルス発生回路５３の維持パルスと同期し、かつ反転された維持パルスを生成し（図４に図示）、各維持電極群ＳＵｇ１、ＳＵｇ２に、維持パルスを表す維持電極駆動信号ＶＵを供給する。さらに、維持電極駆動回路６は、副初期化期間ＴＩ２および書込み期間Ｔｗにおいて、高電位側スイッチ部ＳＷｅをオンし低電位側スイッチ部ＳＷｆをオフすることにより、維持電極オフセット電位Ｖｅを生成する（図４に図示）。【００５９】
サブフィールド処理回路３は、走査部Ｂａ１にｎ１系統の走査電極駆動回路用制御信号Ｓ３Ｃを供給し、走査部Ｂａ２にｎ２系統の走査電極駆動回路用制御信号Ｓ３Ｃ供給する。これにより、初期化期間ＴＩ、書込み期間Ｔｗ、および維持期間ＴＵにおいて、各走査部Ｂａ１、Ｂａ２内のスイッチ部を制御し、各走査電極群ＳＣｇ１、ＳＣｇ２に初期化パルス、走査パルス、および駆動パルスを供給する。【００６０】
特に、副走査期間ＴＣ１では、走査パルスの幅の期間を表す走査パルス幅期間Ｔｐｗ（図７に図示）だけ、低電位側スイッチ部群ＳＷｈ１内のｎ１個の各スイッチ部を順番にオンする。次に副走査期間ＴＣ１後の副走査期間ＴＣ２では、走査パルス幅期間Ｔｐｗだけ、低電位側スイッチ部群ＳＷｈ２内のｎ２個の各スイッチ部を順番にオンする。これにより、各走査電極に走査パルスを順番に供給するシングルスキャン方式に基づいて、走査パルスを表す走査電極群駆動信号ＶＣｇ１、ＶＣｇ２を走査電極群ＳＣｇ１、ＳＣｇ２に、それぞれ供給することができる。【００６１】
上述したように、実施の形態１における各走査電極群駆動信号ＶＣｇ１、ＶＣｇ２は、副初期化期間ＴＩ２が終了すると、速やかに走査尖頭電位Ｖａｄから走査基準電位Ｖｎｄに上昇する必要がある（図４参照）。各走査部Ｂａ１、Ｂａ２は、走査尖頭電位Ｖａｄと走査基準電位Ｖｎｄとを選択する構成になっているため、各走査電極群駆動信号ＶＣｇ１、ＶＣｇ２は、両電位間を速やかに遷移する。なお、図４では、走査基準電位Ｖｎｄが負電位となっているが、走査基準電圧Ｖｓｃを走査パルス電圧Ｖａｄよりも大きく設定することで、図７に示すように、走査基準電位Ｖｎｄを正電位にすることもできる。【００６２】
１−３  ＰＤＰ駆動回路の動作シーケンス
図１、図６、および図７を参照しながら、ＰＤＰ駆動回路の動作シーケンスを時系列で説明する。図７は、図１のＰＤＰ駆動回路において、各構成要素の動作波形を時系列で示す。図６は、図７において、各期間における各構成要素の動作状態ＳＴを示す。動作状態ＳＴは、各スイッチ部のオン／オフ状態、並びに各信号の電位レベルの状態を表す。維持パルス発生回路５３、走査電極群駆動部Ｂｂ１、走査電極群駆動部Ｂｂ２、および維持電極駆動回路６では、高電位側スイッチ部および低電位側スイッチ部は対で構成され、互いに反転した論理状態をとる。このため、図６および図７では特に低電位側スイッチ部に着目し、高電位側スイッチ部の説明は省略する。【００６３】
１−３−１  副初期化期間ＴＩ１
初期化期間ＴＩは、副初期化期間ＴＩ１および副初期化期間ＴＩ２を含む。副初期化期間ＴＩ１は、時点Ｔ１から時点Ｔ２までの期間であり、その期間における動作状態ＳＴは動作状態ＳＴ１である。各スイッチ部ＳＷｃ、ＳＷＩ２、ＳＷｉ、ＳＷｊはオフされ、各スイッチ部ＳＷｄ、ＳＷ１、ＳＷ２、および各スイッチ部群ＳＷｈ１、ＳＷｈ２はオンされる。これにより、各放電経路Ｒ１、Ｒ２は、維持パルス発生回路５３、群間スイッチ部ＳＷＩ２、負初期化波形生成回路５１、およびアドレス電圧印加回路５２から分離される。また、走査部Ｂａ１、Ｂａ２は、走査電極群駆動信号ＶＣｇ１、ＶＣｇ２を放電経路電位Ｖ１、Ｖ２に、それぞれ設定する。正初期化波形生成回路５４は、正方向初期化開始電位Ｖｓｔ１から正初期化尖頭電位Ｖｓｔに単調増加的に上昇する正副初期化パルスを生成する。正初期化波形生成回路５４は、共通放電経路Ｒ０、群スイッチ部ＳＷ１、放電経路Ｒ１、および走査部Ｂａ１を経由して、正副初期化パルスを走査電極群ＳＣｇ１に供給する。同時に正初期化波形生成回路５４は、群スイッチ部ＳＷ２、放電経路Ｒ２、および走査部Ｂａ２を経由して、正副初期化パルスを走査電極群ＳＣｇ２に供給する。正副初期化パルスは、初期化パルスの一部分を形成する。すなわち、各走査電極群駆動信号ＶＣｇ１、ＶＣｇ２は、同一波形の初期化パルスに設定される。【００６４】
一方、スイッチ部ＳＷｆはオンされるため、維持電極駆動回路６は、維持電極駆動信号ＶＵを接地電位に設定する。【００６５】
１−３−２  副初期化期間ＴＩ２
副初期化期間ＴＩ２は、時点Ｔ２から時点Ｔ３までの期間であり、その期間における動作状態ＳＴは動作状態ＳＴ２である。各スイッチ部ＳＷ１、ＳＷ２、ＳＷｊはオフされ、各スイッチ部ＳＷＩ２、ＳＷｉ、および各スイッチ部群ＳＷｈ１、ＳＷｈ２はオンされる。これにより、各放電経路Ｒ１、Ｒ２は、維持パルス発生回路５３、正初期化波形生成回路５４、およびアドレス電圧印加回路５２から分離される。また、走査部Ｂａ１、Ｂａ２は、走査電極群駆動信号ＶＣｇ１、ＶＣｇ２を放電経路電位Ｖ１、Ｖ２に、それぞれ設定する。負初期化波形生成回路５１は、負方向初期化開始電位Ｖａｄ１から走査尖頭電位Ｖａｄに単調減少的に下降する負副初期化パルスを生成する。負初期化波形生成回路５１は、放電経路Ｒ１および走査部Ｂａ１を経由して、負副初期化パルスを走査電極群ＳＣｇ１に供給する。同時に負初期化波形生成回路５１は、放電経路Ｒ１、スイッチ部ＳＷＩ２、放電経路Ｒ２、および走査部Ｂａ２を経由して、負副初期化パルスを走査電極群ＳＣｇ２に供給する。負副初期化パルスは、初期化パルスの一部分を形成する。すなわち、各走査電極群駆動信号ＶＣｇ１、ＶＣｇ２は、同一信号波形の初期化パルスに設定される。【００６６】
一方、スイッチ部ＳＷｆがオフされると同時に、維持パルス電圧源Ｅｓｕ２の供給電圧は維持電極オフセット電圧Ｖｅに設定される。これにより、維持電極駆動回路６は、維持電極駆動信号ＶＵを維持電極オフセット電位Ｖｅに設定する。【００６７】
１−３−３  書込み先行期間Ｔｗ０
書込み期間Ｔｗは、書込み先行期間Ｔｗ０および走査期間ＴＣを含む。書込み先行期間Ｔｗ０は、時点Ｔ３から時点Ｔ４までの期間であり、その期間における動作状態ＳＴは動作状態ＳＴ５である。各スイッチ部ＳＷ１、ＳＷ２、ＳＷｉ、および各スイッチ部群ＳＷｈ１、ＳＷｈ２はオフされ、各スイッチ部ＳＷＩ２、ＳＷｊはオンされる。これにより、各放電経路Ｒ１、Ｒ２は、維持パルス発生回路５３、正初期化波形生成回路５４、および負初期化波形生成回路５１から分離される。アドレス電圧印加回路５２は、放電経路電位Ｖ１を走査尖頭電位Ｖａｄに設定し、群間スイッチ部ＳＷＩ２を介して、放電経路電位Ｖ２を走査尖頭電位Ｖａｄに設定する。その結果、走査部Ｂａ１、Ｂａ２は、それぞれ走査電極群駆動信号ＶＣｇ１、ＶＣｇ２を走査基準電位Ｖｎｄに設定する。走査基準電位Ｖｎｄは、非選択電位を表す。【００６８】
一方、スイッチ部ＳＷｆがオフされると同時に、維持パルス電圧源Ｅｓｕ２の供給電圧は維持電極オフセット電圧Ｖｅに設定される。これにより、維持電極駆動回路６は、維持電極駆動信号ＶＵを維持電極オフセット電位Ｖｅに設定する。【００６９】
１−３−４  副走査期間ＴＣ１
走査期間ＴＣは、副走査期間ＴＣ１および副走査期間ＴＣ２を含む。副走査期間ＴＣ１は、時点Ｔ４から時点Ｔ７までの期間である。その期間における動作状態ＳＴは、時点Ｔ４から時点Ｔ５までと時点Ｔ６から時点Ｔ７までが動作状態ＳＴ３であり、時点Ｔ５から時点Ｔ６までが動作状態ＳＴ４である。各動作状態ＳＴ３、ＳＴ４では、各スイッチ部ＳＷｄ、ＳＷ１、ＳＷＩ２、ＳＷｉ、およびスイッチ部群ＳＷｈ２はオフされ、各スイッチ部ＳＷｂ、ＳＷｃ、ＳＷ２、ＳＷｊはオンされる。これにより、放電経路Ｒ１は、維持パルス発生回路５３、正初期化波形生成回路５４、および複合スイッチ５０から分離され、放電経路電位Ｖ１は走査尖頭電位Ｖａｄに設定される。また、放電経路Ｒ２は、正初期化波形生成回路５４、群スイッチ部ＳＷ１、および群間スイッチ部ＳＷＩ２から分離され、接地端子ＧＮＤ１に接続されることにより、放電経路電位Ｖ２は接地電位に設定される。その結果、走査部Ｂａ２は、走査電極群駆動信号ＶＣｇ２を、接地電位に対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する電位を表す基準嵩上げ電位Ｖｐａに設定する。【００７０】
さらに、スイッチ部群ＳＷｈ１は、動作状態ＳＴ３ではオフされ、動作状態ＳＴ４ではオンされる。その結果、走査部Ｂａ１は、走査電極群駆動信号ＶＣｇ１を、動作状態ＳＴ３では走査基準電位Ｖｎｄに設定し、動作状態ＳＴ４では走査尖頭電位Ｖａｄに設定する。このように、走査部Ｂａ１は、副走査期間ＴＣ１を通して、走査尖頭電位Ｖａｄと走査基準電位Ｖｎｄとを切り替えることにより走査パルスを生成し、走査電極駆動回路用制御信号Ｓ３Ｃに従って、走査電極群ＳＣｇ１内のｎ１個の走査電極に順番に供給する。走査基準電位Ｖｎｄは非選択電位を表し、走査尖頭電位Ｖａｄは選択電位を表す。また走査部Ｂａ２は、副走査期間ＴＣ１を通して、走査電極群駆動信号ＶＣｇ２を基準嵩上げ電位Ｖｐａに設定する。基準嵩上げ電位Ｖｐａは、非選択電位を表す。基準嵩上げ電位Ｖｐａは、初期化尖頭電位Ｖｓｔと走査基準電位Ｖｎｄの間にあり、（Ｖｎｄ＝Ｖａｄ＋Ｖｓｃ）かつ（Ｖｐａ＝Ｖｓｃ）であるから、走査基準電位Ｖｎｄよりも走査尖頭電圧Ｖａｄだけ高い。【００７１】
一方、各動作状態ＳＴ３、ＳＴ４では、スイッチ部ＳＷｆがオフされると同時に、維持パルス電圧源Ｅｓｕ２の供給電圧は維持電極オフセット電圧Ｖｅに設定される。これにより、維持電極駆動回路６は、維持電極駆動信号ＶＵを維持電極オフセット電位Ｖｅに設定する。【００７２】
１−３−５  副走査期間ＴＣ２
副走査期間ＴＣ２は、時点Ｔ７から時点Ｔ１０までの期間である。その期間における動作状態ＳＴは、時点Ｔ７から時点Ｔ８までと時点Ｔ９から時点Ｔ１０までが動作状態ＳＴ５であり、時点Ｔ８から時点Ｔ９までが動作状態ＳＴ６である。動作状態ＳＴ５における動作は、書込み先行期間Ｔｗ０における動作と同様であるので、説明を省略する。動作状態ＳＴ６では、各スイッチ部ＳＷ１、ＳＷ２、ＳＷｉ、およびスイッチ部群ＳＷｈ１はオフされ、各スイッチ部ＳＷＩ２、ＳＷｊ、およびスイッチ部群ＳＷｈ２はオンされる。これにより、各放電経路Ｒ１、Ｒ２は、維持パルス発生回路５３、正初期化波形生成回路５４、および負初期化波形生成回路５１から分離される。アドレス電圧印加回路５２は、放電経路電位Ｖ１を走査尖頭電位Ｖａｄに設定し、群間スイッチ部ＳＷＩ２は設定された走査尖頭電位Ｖａｄを走査電極群駆動部Ｂｂ２に供給する。走査電極群駆動部Ｂｂ２は、放電経路電位Ｖ２を走査尖頭電位Ｖａｄに設定する。その結果、走査部Ｂａ１は、走査電極群駆動信号ＶＣｇ１を走査基準電位Ｖｎｄに設定し、走査部Ｂａ２は、走査電極群駆動信号ＶＣｇ２を走査尖頭電位Ｖａｄに設定する。【００７３】
このように、走査部Ｂａ１は、副走査期間ＴＣ２を通して、走査電極群駆動信号ＶＣｇ１を走査基準電位Ｖｎｄに設定する。走査基準電位Ｖｎｄは、非選択電位を表す。また走査部Ｂａ２は、副走査期間ＴＣ２を通して、走査尖頭電位Ｖａｄと走査基準電位Ｖｎｄとを切り替えることにより走査パルスを生成し、走査電極駆動回路用制御信号Ｓ３Ｃに従って、走査電極群ＳＣｇ２内のｎ２個の走査電極に順番に供給する。走査基準電位Ｖｎｄは非選択電位を表し、走査尖頭電位Ｖａｄは選択電位を表す。【００７４】
一方、各動作状態ＳＴ５、ＳＴ６では、スイッチ部ＳＷｆがオフされると同時に、維持パルス電圧源Ｅｓｕ２の供給電圧は維持電極オフセット電圧Ｖｅに設定される。これにより、維持電極駆動回路６は、維持電極駆動信号ＶＵを維持電極オフセット電位Ｖｅに設定する。【００７５】
１−３−６  維持期間ＴＵ
維持期間ＴＵは、時点Ｔ１０から時点Ｔ１２までの期間を所定回数繰り返す期間である。その期間における動作状態ＳＴは、時点Ｔ１０から時点Ｔ１１までが動作状態ＳＴ７であり、時点Ｔ１１から時点Ｔ１２までが動作状態ＳＴ８である。各動作状態ＳＴ７、ＳＴ８では、各スイッチ部ＳＷｄ、ＳＷＩ２、ＳＷｉ、ＳＷｊはオフされ、各スイッチ部ＳＷｃ、ＳＷ１、ＳＷ２、および各スイッチ部群ＳＷｈ１、ＳＷｈ２はオンされる。これにより、各放電経路Ｒ１、Ｒ２は、正初期化波形生成回路５４、群間スイッチ部ＳＷＩ２、負初期化波形生成回路５１、およびアドレス電圧印加回路５２から分離される。また、走査部Ｂａ１、Ｂａ２は、走査電極群駆動信号ＶＣｇ１、ＶＣｇ２を放電経路電位Ｖ１、Ｖ２に、それぞれ設定する。【００７６】
さらに、スイッチ部ＳＷｂは、動作状態ＳＴ７ではオンされ、動作状態ＳＴ８ではオフされる。これにより、維持パルス発生回路５３は、接地電位と維持パルス電位Ｖｓｕを交互に繰り返す維持パルスを生成する。維持パルス発生回路５３は、共通放電経路Ｒ０、群スイッチ部ＳＷ１、放電経路Ｒ１、および走査部Ｂａ１を経由して、維持パルスを走査電極群ＳＣｇ１に供給する。同時に維持パルス発生回路５３は、群スイッチ部ＳＷ２、放電経路Ｒ２、および走査部Ｂａ２を経由して、維持パルスを走査電極群ＳＣｇ２に供給する。すなわち、各走査電極群駆動信号ＶＣｇ１、ＶＣｇ２は、維持期間ＴＵを通して同一波形の維持パルスに設定される。【００７７】
さらに、動作状態ＳＴ７においてスイッチ部ＳＷｂがオンされる場合、スイッチ部ＳＷｆはオフされ、動作状態ＳＴ８においてスイッチ部ＳＷｂがオフされる場合、スイッチ部ＳＷｆはオンされる。これにより、維持電極駆動回路６は、維持期間ＴＵを通して、維持パルス発生回路５３の維持パルスと同期し、かつ反転された維持パルスを生成し、各維持電極群ＳＵｇ１、ＳＵｇ２に、維持パルスを表す維持電極駆動信号ＶＵを供給する。【００７８】
１−４  まとめおよび効果
上述したように、実施の形態１では、ＰＤＰの走査電極に走査パルスを順番に供給するスキャン方式において、走査電極の総数を２個の群に分割して駆動する２群構成を説明した。この場合、維持パルス発生回路５３、正初期化波形生成回路５４、負初期化波形生成回路５１、およびアドレス電圧印加回路５２は、走査電極の総数を１個の群として駆動する１群構成と同様に、１個で済む。しかし、群スイッチ部および走査部は２個必要となり、群間スイッチ部ＳＷＩ２も１個追加される。走査部については、例えば、６４出力の１チップ半導体集積回路（ＩＣ）で構成し、走査電極数ｎを１０２４個とすれば、１群構成であっても１６個必要となる。２群構成の場合、各走査部Ｂｂ１、Ｂｂ２当たり８個ずつ使用するだけであるから、実質的には増加しない。【００７９】
また群スイッチ部については、１群構成であっても、副初期化期間ＴＩ２における正初期化波形生成回路５４の分離、および走査期間ＴＣにおける維持パルス発生回路５３の分離のために、必要である。群スイッチ部は放電経路に直列に挿入されるため、流れる電流の総量は数１００アンペアにも達する。この総電流量を確保するため、群スイッチ部は、例えば、数個ないし１０数個のスイッチング素子により並列に構成される。２群構成の場合、この複数個のスイッチング素子を、電流量に比例して２群に分割するだけであるから、実質的には増加しない。この複数個のスイッチング素子が１チップにＩＣ化されている場合でも、ＩＣ内の複数個のスイッチング素子を電流量に比例して２群に分割し、それぞれを１群ごとに使用すればよい。このように２群構成であっても、実質的には、群間スイッチ部ＳＷＩ２が１個と群間スイッチ部ＳＷＩ２用の制御線が１個追加されるだけで済み、最小限の回路量の追加により、２群構成が実現できる。【００８０】
実施の形態１の２群構成では、副走査期間ＴＣ２において、群間スイッチ部ＳＷＩ２をオンすることにより、走査電極群駆動部Ｂｂ１内のアドレス電圧印加回路５２は、群間スイッチ部ＳＷＩ２を介して、走査尖頭電位Ｖａｄを走査電極群駆動部Ｂｂ２に供給する。その結果、走査電極群駆動部Ｂｂ２は、走査電極群駆動部Ｂｂ１の走査尖頭電位Ｖａｄに基づいて走査パルスを生成し、走査電極群駆動部Ｂｂ１は、走査尖頭電位Ｖａｄに基づいて走査基準電位Ｖｎｄを生成する。これにより、アドレス電圧印加回路５２は、１個にもかかわらず、２群構成に合わせて２個分備える場合と同等の効果を得ることができる。【００８１】
一方、副走査期間ＴＣ１において、群間スイッチ部ＳＷＩ２をオフすることにより、走査電極群駆動部Ｂｂ１は、走査尖頭電位Ｖａｄに基づいて走査パルスを生成する。走査電極群駆動部Ｂｂ２は、走査電極群駆動部Ｂｂ１の走査尖頭電位Ｖａｄとは無関係に基準嵩上げ電位Ｖｐａを生成する。基準嵩上げ電位Ｖｐａは後述するように、走査基準電位Ｖｎｄよりも十分高くする必要がある。副走査期間ＴＣ１において、群間スイッチ部ＳＷＩ２がオンすると仮定すると、放電経路電位Ｖ２は走査尖頭電位Ｖａｄに設定される。この場合でも基準嵩上げ電位Ｖｐａを高くするために、群間スイッチ部ＳＷＩ２をオフする場合の基準嵩上げ電位Ｖｐａと同程度の電位を、走査電極群駆動信号ＶＣｇ２に与えなければならない。それゆえに、例えば走査基準電圧源Ｅｓｃ２が供給する電圧を、走査基準電圧Ｖｓｃに対して走査尖頭電位Ｖａｄの絶対値分だけ大きくする必要がある（図７参照）。すなわち、走査部Ｂａ２内の各スイッチ部群ＳＷｇ２、ＳＷｈ２には、合わせて走査尖頭電位Ｖａｄの絶対値分だけ大きい電圧がかかることになる。しかし群間スイッチ部ＳＷＩ２をオフすることにより、各スイッチ部群ＳＷｇ２、ＳＷｈ２にかかる電圧は小さくなり、走査部Ｂａ２の信頼性が向上し、コストが低下する。【００８２】
負初期化波形生成回路５１の場合も同様に、副初期化期間ＴＩ２において、群間スイッチ部ＳＷＩ２をオンする。これにより、走査電極群駆動部Ｂｂ１内の負初期化波形生成回路５１は、群間スイッチ部ＳＷＩ２を介して、負副初期化パルスを走査電極群駆動部Ｂｂ２に供給する。その結果、走査電極群駆動部Ｂｂ１、Ｂｂ２は、負副初期化パルスを各走査電極群ＳＣｇ１、ＳＣｇ２にそれぞれ供給する。これにより、負初期化波形生成回路５１は、１個にもかかわらず、２群構成に合わせて２個分備える場合と同等の効果を得ることができる。【００８３】
さらに、正初期化波形生成回路５４は、副初期化期間ＴＩ１において、２群に共通に正副初期化パルスを供給することができる。維持パルス発生回路５３も同様に、維持期間ＴＵにおいて、２群に共通に維持パルスを供給することができる。これにより、正初期化波形生成回路５４および維持パルス発生回路５３は、それぞれ１個にもかかわらず、２群構成に合わせてそれぞれ２個分備える場合と同等の効果を得ることができる。【００８４】
しかも、副走査期間ＴＣ１において、第１群の非選択電位は走査基準電位Ｖｎｄであるが、第２群の非選択電位は基準嵩上げ電位Ｖｐａとなる。これにより、第２群の非選択電位は、第１群よりも走査尖頭電圧Ｖａｄだけ高くすることができる。【００８５】
初期化期間ＳＴで壁電荷が蓄積された後、書込み期間Ｔｗで走査パルスが供給されるまでの期間（走査待機期間とも呼ばれる）は、シングルスキャン方式の場合、書込み期間Ｔｗの後方になればなるほど相対的に長くなる。しかし２群構成では、上述のように第２群において基準嵩上げ電位Ｖｐａを、走査基準電位Ｖｎｄよりも十分高くすることができるので、放電セル内の壁電荷の中和を最小限にすることが可能になり、アドレッシングの誤りも発生しにくくなる。これにより、安定した駆動が可能となり、ＰＤＰの周囲温度も高く設定することができる。また、ＰＤＰ駆動回路の高電圧化が不要となるため、高耐電圧の回路部品が削減され、電源電圧の低下により消費電力が低減される。【００８６】
上述したように２群構成であっても、回路量を２群分必要としないため、ＰＤＰ駆動回路の設置面積が縮小する。さらに、このような回路量の削減、および耐電圧部品の削減により、コスト削減の効果は高い。【００８７】
（実施の形態２）
実施の形態２では、実施の形態１と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態１と同等であるので、説明を省略する。【００８８】
２−１  ＰＤＰ駆動回路の構成および動作（オフセット電位生成部５５）
図８は、実施の形態２におけるＰＤＰ駆動回路の構成を示すブロック図である。図９は、実施の形態２におけるＰＤＰ駆動回路の駆動電圧波形を示す波形図である。図１の実施の形態１に対して、走査電極群駆動部Ｂｂ２は、さらに、放電経路Ｒ２に接続されるオフセット電位生成部５５を含む。オフセット電位生成部５５は、所定の負のオフセット電圧Ｖｆｓ１を供給するオフセット電圧源Ｅｆｓ１と、ソース端子がオフセット電圧源Ｅｆｓ１に、ドレイン端子が放電経路Ｒ２にそれぞれ接続されるスイッチ部ＳＷｒとを含む。スイッチ部ＳＷｒは、そのボディダイオードが、放電経路Ｒ２からオフセット電圧源Ｅｆｓ１に流れる電流を、遮断する向きに配置されている。接地電位に対するオフセット電圧Ｖｆｓ１の電位レベルは、オフセット電位Ｖｆｓ１とも呼ばれる。実施の形態２では、オフセット電位Ｖｆｓ１は負電位である。オフセット電位生成部５５は、副走査期間ＴＣ１においてスイッチ部ＳＷｒをオンすることにより、放電経路電位Ｖ２をオフセット電位Ｖｆｓ１に設定する。【００８９】
２−２  ＰＤＰ駆動回路の動作シーケンス（副走査期間ＴＣ１）
実施の形態１との相異点は、時点Ｔ４から時点Ｔ７までの副走査期間ＴＣ１において、群スイッチ部ＳＷ２がオン状態からオフ状態に変更されたこと、および追加されたスイッチ部ＳＷｒがオンされ、それ以外の期間ではオフされることである。これにより、副走査期間ＴＣ１では放電経路Ｒ２は、維持パルス発生回路５３、正初期化波形生成回路５４、および複合スイッチ５０から分離され、放電経路電位Ｖ２はオフセット電位Ｖｆｓ１に設定される。その結果、走査部Ｂａ２は、走査電極群駆動信号ＶＣｇ２を、オフセット電位Ｖｆｓ１に対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する電位を表す基準嵩上げ電位Ｖｐａに設定する。【００９０】
基準嵩上げ電位Ｖｐａは、実施の形態２では、接地電位に対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する電位（実施の形態１の基準嵩上げ電位Ｖｐａ）と走査基準電位Ｖｎｄの間にある。（Ｖｎｄ＝Ｖａｄ＋Ｖｓｃ）かつ（Ｖｐａ＝Ｖｓｃ＋Ｖｆｓ１）であるから、基準嵩上げ電位Ｖｐａは、走査基準電位Ｖｎｄよりも（Ｖｆｓ１−Ｖａｄ）だけ高い。言い換えれば、オフセット電位Ｖｆｓ１は、接地電位と走査尖頭電位Ｖａｄの間にあることになる。【００９１】
２−３  まとめおよび効果
上述したように、実施の形態２では、走査電極群駆動部Ｂｂ２にオフセット電位生成部５５を設ける。これにより、副走査期間ＴＣ１において、基準嵩上げ電位Ｖｐａを、走査基準電位Ｖｎｄに対して、正初期化尖頭電位Ｖｓｔの方向に走査尖頭電圧Ｖａｄだけ電位差を有する電位レベルに限定（実施の形態１）しなくてよいことになる。すなわち基準嵩上げ電位Ｖｐａは、所望の電位レベルに設定することができる。特に、実施の形態１の場合よりも基準嵩上げ電位Ｖｐａの電位レベルを下げることにより、群間スイッチ部ＳＷＩ２の高耐電圧化が不要となり、消費電力がさらに低減される。【００９２】
（実施の形態３）
実施の形態３では、実施の形態１と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態１と同等であるので、説明を省略する。【００９３】
３−１  ＰＤＰ駆動回路の構成および動作（オフセット電位生成部５６）
図１０は、実施の形態３におけるＰＤＰ駆動回路の構成を示すブロック図である。図１１は、実施の形態３におけるＰＤＰ駆動回路の駆動電圧波形を示す波形図である。図１の実施の形態１に対して、走査電極駆動回路５は、さらに、共通放電経路Ｒ０に接続されるオフセット電位生成部５６を含む。オフセット電位生成部５６は、オフセット電圧源Ｅｆｓ２、スイッチ部ＳＷｓ、およびダイオード部ＤＩｓを含む。オフセット電圧源Ｅｆｓ２は、所定の正のオフセット電圧Ｖｆｓ２を供給する。スイッチ部ＳＷｓは、ドレイン端子がオフセット電圧源Ｅｆｓ２に接続される。ダイオード部ＤＩｓは、アノード端子がスイッチ部ＳＷｓのソース端子に、カソード端子が共通放電経路Ｒ０に接続される。スイッチ部ＳＷｓは、そのボディダイオードが、オフセット電圧源Ｅｆｓ２から共通放電経路Ｒ０に流れる電流を、遮断する向きに配置されている。ダイオード部ＤＩｓは、放電経路Ｒ２からオフセット電圧源Ｅｆｓ２に流れる電流を、遮断する向きで配置されている。接地電位に対するオフセット電圧Ｖｆｓ２の電位レベルは、オフセット電位Ｖｆｓ２とも呼ばれる。実施の形態３では、オフセット電位Ｖｆｓ２は正電位である。オフセット電位生成部５６は、副走査期間ＴＣ１においてスイッチ部ＳＷｓおよびスイッチ部ＳＷ２をオンすることにより、共通放電経路電位Ｖ０および放電経路電位Ｖ２をオフセット電位Ｖｆｓ２に設定する。【００９４】
３−２  ＰＤＰ駆動回路の動作シーケンス（副走査期間ＴＣ１）
実施の形態１との相異点は、時点Ｔ４から時点Ｔ７までの副走査期間ＴＣ１において、スイッチ部ＳＷｃがオン状態からオフ状態に変更されたこと、および追加されたスイッチ部ＳＷｓがオンされ、それ以外の期間ではオフされることである。このときスイッチ部ＳＷｃの代わりに、スイッチ部ＳＷｂをオフさせても良い。これにより、副走査期間ＴＣ１では共通放電経路Ｒ０は、維持パルス発生回路５３および正初期化波形生成回路５４から分離され、放電経路Ｒ２に接続されるので、共通放電経路電位Ｖ０および放電経路電位Ｖ２はオフセット電位Ｖｆｓ２に設定される。その結果、走査部Ｂａ２は、走査電極群駆動信号ＶＣｇ２を、オフセット電位Ｖｆｓ２に対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する電位を表す基準嵩上げ電位Ｖｐａに設定する。【００９５】
基準嵩上げ電位Ｖｐａは、実施の形態３では、初期化尖頭電位Ｖｓｔと、接地電位に対して正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する電位（実施の形態１の基準嵩上げ電位Ｖｐａ）との間にある。したがって基準嵩上げ電位Ｖｐａは、実施の形態１の場合よりもオフセット電位Ｖｆｓ２だけ高い。【００９６】
３−３  まとめおよび効果
上述したように、実施の形態３では、走査電極群駆動部Ｂｂ２にオフセット電位生成部５６を設ける。これにより、副走査期間ＴＣ１において、基準嵩上げ電位Ｖｐａを、走査基準電位Ｖｎｄに対して正初期化尖頭電位Ｖｓｔの方向に走査尖頭電圧Ｖａｄだけ電位差を有する電位レベルに限定（実施の形態１）しなくてよいことになる。すなわち基準嵩上げ電位Ｖｐａは、所望の電位レベルに設定することができる。特に、実施の形態１の場合よりも基準嵩上げ電位Ｖｐａの電位レベルを上げることにより、実施の形態１に比較して、さらに安定した駆動が可能となり、ＰＤＰの周囲温度も高く設定することができる。【００９７】
（実施の形態４）
実施の形態４では、実施の形態１と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態１と同等であるので、説明を省略する。【００９８】
４−１  ＰＤＰ駆動回路の構成および動作
４−１−１  ＰＤＰ駆動回路の概要
図１２は、実施の形態４におけるＰＤＰ駆動回路の構成を示すブロック図である。図１３は、実施の形態４におけるＰＤＰ駆動回路の駆動電圧波形を示す波形図である。図１の実施の形態１に対して、実施の形態４におけるＰＤＰ駆動回路は、走査電極の総数をｋ個（ｋは２以上でｎ以下の整数）の群に分割し、それぞれを駆動するｋ群構成を備える。ＰＤＰ１０Ａにおいて、総数がｎ個の走査電極ＳＣｉは、各走査電極群ＳＣｇ１、ＳＣｇ２、・・・、ＳＣｇｋに分割される。走査電極群ＳＣｇｗは、副走査期間ＴＣｗを走査するｎｗ個の走査電極をそれぞれ含む（ｗ＝１、２、・・・、ｋ）。同様に、総数がｎ個の維持電極ＳＵｉは、各維持電極群ＳＵｇ１、ＳＵｇ２、・・・、ＳＵｇｋに分割される。維持電極群ＳＵｇｗは、走査電極群ＳＣｇｗ内のｎｗ個の走査電極とそれぞれ対を成すｎｗ個の維持電極をそれぞれ含む（ｗ＝１、２、・・・、ｋ）。なお、（ｎ１＋ｎ２＋・・・＋ｎｋ＝ｎ）であり、通常、ｎは、ｎ１、ｎ２、・・・、ｎｋに大略均等に分割されるが、不均等にしてもよい。【００９９】
走査電極駆動回路５Ａは、維持パルス発生回路５３、正初期化波形生成回路５４、複合スイッチ部５０Ａ、およびｋ個の各走査電極群駆動部Ｂｂ１、Ｂｂ２、・・・、Ｂｂｋを含む。複合スイッチ部５０Ａは、一端が共通放電経路Ｒ０に接続され、ｋ個の他端は、放電経路Ｒｗを介して走査電極群駆動部Ｂｂｗにそれぞれ接続される（ｗ＝１、２、・・・、ｋ）。走査電極群駆動部Ｂｂｗの他端は、走査電極群ＳＣｇｗ内のｎｗ個の走査電極に、別々の配線でそれぞれ接続される（ｗ＝１、２、・・・、ｋ）。一方、維持電極駆動回路６の一端は、維持電極群ＳＵｇ１、ＳＵｇ２、・・・、ＳＵｇｋ内の合計ｎ個の維持電極に、１本の配線でそれぞれ接続される。【０１００】
４−１−２  複合スイッチ部５０Ａ
複合スイッチ部５０Ａは、ｋ個の群スイッチ部ＳＷ１、ＳＷ２、・・・、ＳＷｋ、および（ｋ−１）個の群間スイッチ部ＳＷＩ２、ＳＷＩ３、・・・、ＳＷＩｋをそれぞれ含む。群スイッチ部ＳＷｗは、ドレイン端子が共通放電経路Ｒ０に、ソース端子が放電経路Ｒｗを介して走査電極群駆動部Ｂｂｗにそれぞれ接続され、共通放電経路Ｒ０と走査電極群駆動部Ｂｂｗとの接続をそれぞれオン／オフする（ｗ＝１、２、・・・、ｋ）。【０１０１】
実施の形態４のｋ群構成において、群スイッチ部ＳＷ１および走査電極群駆動部Ｂｂ１は、第１群副走査電極駆動回路を構成する。同様に、群スイッチ部ＳＷｗ、群間スイッチ部ＳＷＩｗ、および走査電極群駆動部Ｂｂｗは、第ｗ群副走査電極駆動回路をそれぞれ構成する（ｗ＝２、３、・・・、ｋ）。走査電極駆動回路５は、維持パルス発生回路５３、正初期化波形生成回路５４、第１群副走査電極駆動回路、および（ｋ−１）個の第ｗ群副走査電極駆動回路を含む（ｗ＝２、３、・・・、ｋ）。第１群副走査電極駆動回路は第１群とも呼ばれ、第ｗ群副走査電極駆動回路は第ｗ群ともそれぞれ呼ばれる（ｗ＝２、３、・・・、ｋ）。【０１０２】
群間スイッチ部ＳＷＩｗは、ソース端子が放電経路Ｒ（ｗ−１）に、ドレイン端子が放電経路Ｒｗにそれぞれ接続され、放電経路Ｒ（ｗ−１）と放電経路Ｒｗとの接続をそれぞれオン／オフする（ｗ＝２、３、・・・、ｋ）。ここで放電経路Ｒ（ｗ−１）は、第（ｗ−１）群の放電経路を表す（ｗ＝２、３、・・・、ｋ）。放電経路Ｒｗの電位Ｖｗは、放電経路電位Ｖｗともそれぞれ呼ばれる（ｗ＝１、２、・・・、ｋ）。群スイッチ部ＳＷｗは、そのボディダイオードが、維持パルス発生回路５３の接地端子ＧＮＤ１から放電経路Ｒｗに流れる電流を、遮断する向きにそれぞれ配置されている（ｗ＝１、２、・・・、ｋ）。また、群間スイッチ部ＳＷＩｗは、そのボディダイオードが、放電経路Ｒｗから放電経路Ｒ（ｗ−１）に流れる電流を、遮断する向きにそれぞれ配置されている（ｗ＝２、３、・・・、ｋ）。【０１０３】
４−１−３  走査電極群駆動部Ｂｂ１、Ｂｂｗ（ｗ＝２、３、・・・、ｋ）
走査電極群駆動部Ｂｂ１は、放電経路Ｒ１に接続される負初期化波形生成回路５１と、同様に放電経路Ｒ１に接続されるアドレス電圧印加回路５２と、放電経路Ｒ１と走査電極群ＳＣｇ１との間に挿入される走査部Ｂａ１とを含む。走査電極群駆動部Ｂｂｗは、放電経路Ｒｗと走査電極群ＳＣｇｗとの間に挿入される走査部Ｂａｗを含む（ｗ＝２、３、・・・、ｋ）。走査電極群駆動部Ｂｂ１に含まれる負初期化波形生成回路５１およびアドレス電圧印加回路５２と同等の機能は、各走査電極群駆動部Ｂｂｗには含まれない（ｗ＝２、３、・・・、ｋ）。【０１０４】
４−２  ＰＤＰ駆動回路の動作シーケンス
４−２−１  副初期化期間ＴＩ１
副初期化期間ＴＩ１において、正初期化波形生成回路５４は、初期化パルスの一部分を形成する正副初期化パルスを生成し、群スイッチ部ＳＷｗおよび走査電極群駆動部Ｂｂｗを介して、走査電極群ＳＣｇｗにそれぞれ供給する（ｗ＝１、２、・・・、ｋ）。【０１０５】
４−２−２  副初期化期間ＴＩ２
副初期化期間ＴＩ２において、負初期化波形生成回路５１は、初期化パルスの一部分を形成する負副初期化パルスを生成し、走査部Ｂａ１を介して、走査電極群ＳＣｇ１に供給する。同時に負初期化波形生成回路５１は、群間スイッチ部ＳＷＩｗおよび走査電極群駆動部Ｂｂｗを介して、負副初期化パルスを走査電極群ＳＣｇｗにそれぞれ供給する（ｗ＝２、３、・・・、ｋ）。【０１０６】
４−２−３  走査期間ＴＣ
走査期間ＴＣは、時点Ｔ４から時点Ｔ７Ｃｋまでの期間（図１３に図示）である。その期間における動作状態ＳＴを、第１群と第ｗ群に分けて、説明する（ｗ＝２、３、・・・、ｋ）。【０１０７】
４−２−３−１  第１群
第１群において、走査期間ＴＣは、時点Ｔ４から時点Ｔ７Ｃ１までの副走査期間ＴＣ１と、時点Ｔ７Ｃ１から時点Ｔ７Ｃｋまでの副走査期間ＴＣＬ１とに分けられる。副走査期間ＴＣ１における動作状態ＳＴは、実施の形態１における第１群の副走査期間ＴＣ１と同様である。副走査期間ＴＣＬ１における動作状態ＳＴは、実施の形態１における第１群の副走査期間ＴＣ２と同様である。【０１０８】
すなわち、副走査期間ＴＣを通して、アドレス電圧印加回路５２は、放電経路電位Ｖ１を走査尖頭電位Ｖａｄに設定する。副走査期間ＴＣ１では、走査部Ｂａ１は、走査尖頭電位Ｖａｄおよび走査基準電位Ｖｎｄに基づいて走査パルスを生成し、走査電極駆動回路用制御信号Ｓ３Ｃに従って、走査電極群ＳＣｇ１内のｎ１個の走査電極に順番に供給する。走査基準電位Ｖｎｄは非選択電位を表し、走査尖頭電位Ｖａｄは選択電位を表す。副走査期間ＴＣＬ１では、走査部Ｂａ１は、走査電極群駆動信号ＶＣｇ１を走査基準電位Ｖｎｄに設定する。走査基準電位Ｖｎｄは、非選択電位を表す。【０１０９】
４−２−３−２  第ｗ群（ｗ＝２、３、・・・、ｋ）
第ｗ群において、走査期間ＴＣは、副走査期間ＴＣＦｗ、副走査期間ＴＣｗ、および副走査期間ＴＣＬｗに分けられる（ｗ＝２、３、・・・、ｋ）。副走査期間ＴＣＦｗは、時点Ｔ４から時点Ｔ７Ｃ（ｗ−１）までの期間である（ｗ＝２、３、・・・、ｋ）。副走査期間ＴＣｗは、時点Ｔ７Ｃ（ｗ−１）から時点Ｔ７Ｃｗまでの期間である（ｗ＝２、３、・・・、ｋ）。副走査期間ＴＣＬｗは、時点Ｔ７Ｃｗから時点Ｔ７Ｃｋまでの期間である（ｗ＝２、３、・・・、ｋ）。ただし、副走査期間ＴＣＬｋの長さは実質的にゼロである。副走査期間ＴＣＦｗにおける動作状態ＳＴは、実施の形態１における第２群の副走査期間ＴＣ１と、それぞれ同様である（ｗ＝２、３、・・・、ｋ）。副走査期間ＴＣｗおよび副走査期間ＴＣＬｗにおける動作状態ＳＴは、実施の形態１における第２群の副走査期間ＴＣ２と、それぞれ同様である（ｗ＝２、３、・・・、ｋ）。【０１１０】
すなわち、副走査期間ＴＣＦｗでは、放電経路電位Ｖｗは接地電位にそれぞれ設定される（ｗ＝２、３、・・・、ｋ）。その結果、走査部Ｂａｗは、走査電極群駆動信号ＶＣｇｗを、接地電位に対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する電位を表す基準嵩上げ電位Ｖｐａにそれぞれ設定する（ｗ＝２、３、・・・、ｋ）。基準嵩上げ電位Ｖｐａは、非選択電位を表す。基準嵩上げ電位Ｖｐａは、初期化尖頭電位Ｖｓｔと走査基準電位Ｖｎｄの間にあり、（Ｖｎｄ＝Ｖａｄ＋Ｖｓｃ）かつ（Ｖｐａ＝Ｖｓｃ）であるから、走査基準電位Ｖｎｄよりも走査尖頭電圧Ｖａｄだけ高い。【０１１１】
また、副走査期間ＴＣｗおよび副走査期間ＴＣＬｗでは、アドレス電圧印加回路５２は、群間スイッチ部ＳＷＩｗを介して、放電経路電位Ｖｗを走査尖頭電位Ｖａｄにそれぞれ設定する（ｗ＝２、３、・・・、ｋ）。その結果、走査部Ｂａｗは、それぞれ走査電極群駆動信号ＶＣｇｗを走査尖頭電位Ｖａｄまたは走査基準電位Ｖｎｄに設定する（ｗ＝２、３、・・・、ｋ）。副走査期間ＴＣｗでは、走査部Ｂａｗは、走査尖頭電位Ｖａｄおよび走査基準電位Ｖｎｄに基づいて走査パルスを生成し、走査電極駆動回路用制御信号Ｓ３Ｃに従って、走査電極群ＳＣｇｗ内のｎｗ個の走査電極に順番にそれぞれ供給する（ｗ＝２、３、・・・、ｋ）。走査基準電位Ｖｎｄは非選択電位を表し、走査尖頭電位Ｖａｄは選択電位を表す。副走査期間ＴＣＬｗでは、走査部Ｂａｗは、走査電極群駆動信号ＶＣｇｗを走査基準電位Ｖｎｄに設定する（ｗ＝２、３、・・・、ｋ−１）。走査基準電位Ｖｎｄは非選択電位を表す。【０１１２】
４−３  まとめおよび効果
上述したように、実施の形態４では、ＰＤＰの走査電極に走査パルスを順番に供給するシングルスキャン方式において、走査電極の総数をｋ個の群に分割して駆動するｋ群構成を説明した。この場合、維持パルス発生回路５３、正初期化波形生成回路５４、負初期化波形生成回路５１、およびアドレス電圧印加回路５２は、走査電極の総数を１個の群として駆動する１群構成と同様に、１個で済む。しかし、群スイッチ部および走査部はｋ個必要となり、群間スイッチ部ＳＷＩｗも（ｋ−１）個追加される（ｗ＝２、３、・・・、ｋ）。走査部については、実施の形態１と同様な理由により、実質的には増加しない。また群スイッチ部についても、実施の形態１と同様な理由により、実質的には増加しない。このようにｋ群構成であっても、実質的には、群間スイッチ部が（ｋ−１）個と群間スイッチ部用の制御線が（ｋ−１）個追加されるだけで済み、最小限の回路量の追加により、ｋ群構成が実現できる。【０１１３】
実施の形態４のｋ群構成では、副走査期間ＴＣｗおよび副走査期間ＴＣＬｗにおいて、群間スイッチ部ＳＷＩｗをオンする。これにより、走査電極群駆動部Ｂｂ１内のアドレス電圧印加回路５２は、群間スイッチ部ＳＷＩｗを介して、走査尖頭電位Ｖａｄを走査電極群駆動部Ｂｂｗにそれぞれ供給する（ｗ＝２、３、・・・、ｋ）。その結果、走査電極群駆動部Ｂｂｗは、走査電極群駆動部Ｂｂ１の走査尖頭電位Ｖａｄに基づいて走査パルスをそれぞれ生成し、走査電極群駆動部Ｂｂ１は、走査尖頭電位Ｖａｄに基づいて走査基準電位Ｖｎｄを生成する（ｗ＝２、３、・・・、ｋ）。これにより、アドレス電圧印加回路５２は、１個にもかかわらず、ｋ群構成に合わせてｋ個分備える場合と同等の効果を得ることができる。【０１１４】
一方、副走査期間ＴＣＦｗにおいて、群間スイッチ部ＳＷＩｗをそれぞれオフすることにより、走査電極群駆動部Ｂｂ１は、走査尖頭電位Ｖａｄに基づいて走査パルスを生成する。走査電極群駆動部Ｂｂ２は、走査電極群駆動部Ｂｂ１の走査尖頭電位Ｖａｄとは無関係に基準嵩上げ電位Ｖｐａを生成する（ｗ＝２、３、・・・、ｋ）。基準嵩上げ電位Ｖｐａは後述するように、走査基準電位Ｖｎｄよりも十分高くする必要がある。副走査期間ＴＣＦｗにおいて、群間スイッチ部ＳＷＩｗがオンすると仮定すると、放電経路電位Ｖｗは走査尖頭電位Ｖａｄにそれぞれ設定される（ｗ＝２、３、・・・、ｋ）。この場合でも基準嵩上げ電位Ｖｐａを高くするために、群間スイッチ部ＳＷＩｗをオフする場合の基準嵩上げ電位Ｖｐａと同程度の電位を、走査電極群駆動信号ＶＣｇｗに与えなければならない。それゆえに、例えば走査部Ｂａｗ内の走査基準電圧源が供給する電圧を、図１３に示すように、走査基準電圧Ｖｓｃに対して走査尖頭電位Ｖａｄの絶対値分だけそれぞれ大きくする必要がある（ｗ＝２、３、・・・、ｋ）。すなわち、走査部Ｂａｗ内の各スイッチ部群には、合わせて走査尖頭電位Ｖａｄの絶対値分だけ大きい電圧がかかることになる（ｗ＝２、３、・・・、ｋ）。しかし群間スイッチ部ＳＷＩｗをオフすることにより、それぞれ走査部Ｂａｗ内の各スイッチ部群にかかる電圧は小さくなり、走査部Ｂａｗの信頼性が向上し、コストが低下する（ｗ＝２、３、・・・、ｋ）。【０１１５】
負初期化波形生成回路５１の場合も同様に、副初期化期間ＴＩ２において、群間スイッチ部ＳＷＩｗをオンする。これにより、走査電極群駆動部Ｂｂ１内の負初期化波形生成回路５１は、群間スイッチ部ＳＷＩｗを介して、負副初期化パルスを走査電極群駆動部Ｂｂｗにそれぞれ供給する（ｗ＝２、３、・・・、ｋ）。その結果、走査電極群駆動部Ｂｂ１、Ｂｂｗは、負副初期化パルスを各走査電極群ＳＣｇ１、ＳＣｇｗにそれぞれ供給する（ｗ＝２、３、・・・、ｋ）。これにより、負初期化波形生成回路５１は、１個にもかかわらず、ｋ群構成に合わせてｋ個分備える場合と同等の効果を得ることができる。【０１１６】
さらに、正初期化波形生成回路５４は、副初期化期間ＴＩ１において、ｋ群に共通に正副初期化パルスを供給することができる。維持パルス発生回路５３も同様に、維持期間ＴＵにおいて、ｋ群に共通に維持パルスを供給することができる。これにより、正初期化波形生成回路５４および維持パルス発生回路５３は、それぞれ１個にもかかわらず、ｋ群構成に合わせてそれぞれｋ個分備える場合と同等の効果を得ることができる。【０１１７】
しかも、副走査期間ＴＣ１において、第１群の非選択電位は走査基準電位Ｖｎｄであるが、副走査期間ＴＣＦｗにおいて、それぞれ第ｗ群の非選択電位は基準嵩上げ電位Ｖｐａとなる（ｗ＝２、３、・・・、ｋ）。これにより、第ｗ群の非選択電位は、第１群よりも走査尖頭電圧Ｖａｄだけ高くすることができる（ｗ＝２、３、・・・、ｋ）。【０１１８】
ｋ群構成では、上述のように第ｗ群において基準嵩上げ電位Ｖｐａを、走査基準電位Ｖｎｄよりも十分高くすることができる。このため、実施の形態１と同様な理由により、放電セル内の壁電荷の中和を最小限にすることが可能になり、アドレッシングの誤りも発生しにくくなる（ｗ＝２、３、・・・、ｋ）。これにより、安定した駆動が可能となり、ＰＤＰの周囲温度も高く設定することができる。また、ＰＤＰ駆動回路の高電圧化が不要となるため、高耐電圧の回路部品が削減され、電源電圧の低下により消費電力が低減される。【０１１９】
ここで、実施の形態１または実施の形態４のいずれであっても、第１群に嵩上げ電位Ｖｐａを設定することはできない。したがって、走査電極群ＳＣｇ１内の各走査電極のうち、副走査期間ＴＣ１の最終付近で走査パルスを供給される走査電極にとっては、走査待機期間は無視できなくなる。ここで走査待機期間は、初期化期間ＳＴで壁電荷が蓄積された後、書込み期間Ｔｗで走査パルスが供給されるまでの期間である（ｗ＝２、３、・・・、ｋ）。実施の形態４では、実施の形態１よりも、走査電極の総数の分割数を３群以上に増加することができるため、走査電極群ＳＣｇ１に対して、実施の形態１よりも走査待機期間の短縮化が可能となる。これにより、走査電極群ＳＣｇ１に対しても、上述した走査電極群ＳＣｇｗ（ｗ＝２、３、・・・、ｋ）における嵩上げ電位Ｖｐａの効果に近い効果が得られる。【０１２０】
上述したようにｋ群構成であっても、回路量をｋ群分必要としないため、ＰＤＰ駆動回路の設置面積が縮小する。さらに、このような回路量の削減、および耐電圧部品の削減により、コスト削減の効果は高い。【０１２１】
なお、実施の形態４においても、実施の形態２または３のような構成は実現可能であり、この場合の動作、および効果も、実施の形態２または３と同等であるので、説明を省略する。【０１２２】
以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
【産業上の利用可能性】
【０１２３】
本発明は、プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置に利用できる。
【図１】
2008090700.tif 000003
【図２】
2008090700.tif 000004
【図３】
2008090700.tif 000005
【図４】
2008090700.tif 000006
【図５】
2008090700.tif 000007
【図６】
2008090700.tif 000008
【図７】
2008090700.tif 000009
【図８】
2008090700.tif 000010
【図９】
2008090700.tif 000011
【図１０】
2008090700.tif 000012
【図１１】
2008090700.tif 000013
【図１２】
2008090700.tif 000014
【図１３】
2008090700.tif 000015
【図１４】
2008090700.tif 000016
【図１５Ａ】
2008090700.tif 000017
【図１５Ｂ】
2008090700.tif 000018
【図１６】
2008090700.tif 000019
【手続補正書】
【提出日】平成20年4月17日(2008.4.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルに含まれる複数の走査電極を、少なくとも第１および第２走査電極群に分割し、初期化期間に初期化パルス、走査期間に走査パルス、および維持期間に維持パルスをそれぞれ供給する、プラズマディスプレイパネル駆動回路であって、
所定の走査尖頭電位を生成する走査尖頭電位生成部を含み、走査期間内の第１副走査期間において、走査尖頭電位に基づいて走査パルスを生成し、前記第１走査電極群に供給する、第１走査電極群駆動部と、
走査期間における第１副走査期間後の第２副走査期間において、前記走査尖頭電位生成部の走査尖頭電位に基づいて走査パルスを生成し、前記第２走査電極群に供給する、第２走査電極群駆動部と、
第２副走査期間において、前記走査尖頭電位生成部の走査尖頭電位を前記第２走査電極群駆動部に供給する複合スイッチ部と、を有することを特徴とする、プラズマディスプレイパネル駆動回路。
【請求項２】
さらに、維持パルスを生成する維持パルス生成部を有し、
前記複合スイッチ部は、維持期間において、前記維持パルス生成部の維持パルスを、前記第１および第２走査電極群駆動部に供給し、
前記第１および第２走査電極群駆動部は、維持期間において、前記複合スイッチ部からの維持パルスを、前記第１および第２走査電極群にそれぞれ供給することを特徴とする、請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項３】
前記複合スイッチ部は、
前記維持パルス生成部の維持パルスを、前記第１走査電極群駆動部に供給／遮断する第１群スイッチ部と、
前記維持パルス生成部の維持パルスを、前記第２走査電極群駆動部に供給／遮断する第２群スイッチ部と、を含むことを特徴とする、請求項２に記載のプラズマディスプレイパネル駆動回路。
【請求項４】
前記第１群スイッチ部は、走査期間においてオフされ、
前記第２群スイッチ部は、第２副走査期間においてオフされることを特徴とする、請求項３に記載のプラズマディスプレイパネル駆動回路。
【請求項５】
前記第１群および第２群スイッチ部は、維持期間において、オンされることを特徴とする、請求項３に記載のプラズマディスプレイパネル駆動回路。
【請求項６】
前記複合スイッチ部は、前記走査尖頭電位生成部の走査尖頭電位を、前記第２走査電極群駆動部に供給／遮断する群間スイッチ部を含むことを特徴とする、請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項７】
前記群間スイッチ部は、第１副走査期間においてオフされ、第２副走査期間においてオンされることを特徴とする、請求項６に記載のプラズマディスプレイパネル駆動回路。
【請求項８】
前記群間スイッチ部は、維持期間において、オフされることを特徴とする、請求項６に記載のプラズマディスプレイパネル駆動回路。
【請求項９】
さらに、初期化パルスの少なくとも一部分を形成する第１副初期化パルスを生成する第１初期化部を有し、
前記複合スイッチ部は、初期化期間内の第１副初期化期間において、前記第１初期化部の第１副初期化パルスを、前記第１および第２走査電極群駆動部に供給し、
前記第１および第２走査電極群駆動部は、第１副初期化期間において、前記複合スイッチ部からの第１副初期化パルスを、前記第１および第２走査電極群にそれぞれ供給することを特徴とする、請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項１０】
前記第１走査電極群駆動部は、
初期化パルスの少なくとも一部分を形成する第２副初期化パルスを生成する第２初期化部を含み、
初期化期間における第１副初期化期間後の第２副初期化期間において、第２副初期化パルスを前記第１走査電極群に供給し、
前記複合スイッチ部は、第２副初期化期間において、前記第２初期化部の第２副初期化パルスを前記第２走査電極群駆動部に供給し、
前記第２走査電極群駆動部は、第２副初期化期間において、前記複合スイッチ部からの第２副初期化パルスを、前記第２走査電極群に供給することを特徴とする、請求項９に記載のプラズマディスプレイパネル駆動回路。
【請求項１１】
走査尖頭電位は、初期化パルスの絶対値が最大となるときの初期化パルスの電位に対して、逆極性かつ絶対値が小さいことを特徴とする、請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項１２】
前記第１走査電極群駆動部は、
所定の走査基準電圧を供給する第１走査基準電圧源を含み、
走査尖頭電位に対して、初期化パルスの絶対値が最大となるときの初期化パルスの電位の方向に、走査基準電圧だけ電位差を有する走査基準電位を生成し、かつ、第１副走査期間において、走査尖頭電位と走査基準電位とを切り替えることにより、走査パルスを生成し、
前記第２走査電極群駆動部は、
所定の走査基準電圧を供給する第２走査基準電圧源を含み、
走査尖頭電位に対して、初期化パルスの絶対値が最大となるときの初期化パルスの電位の方向に、走査基準電圧だけ電位差を有する走査基準電位を生成し、かつ、第２副走査期間において、走査尖頭電位と走査基準電位とを切り替えることにより、走査パルスを生成することを特徴とする、請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項１３】
前記第２走査電極群駆動部は、
所定の走査基準電圧を供給する第２走査基準電圧源を含み、
第１副走査期間において、初期化パルスの絶対値が最大となるときの初期化パルスの電位を表す初期化尖頭電位と、走査尖頭電位に対して初期化尖頭電位の方向に走査基準電圧だけ電位差を有する走査基準電位との間の、所定の基準嵩上げ電位を生成することを特徴とする、請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項１４】
前記第２走査電極群駆動部は、接地電位に対して、初期化尖頭電位の方向に、走査基準電圧だけ電位差を有する基準嵩上げ電位を生成することを特徴とする、請求項１３に記載のプラズマディスプレイパネル駆動回路。
【請求項１５】
前記第２走査電極群駆動部は、
所定のオフセット電位を生成するオフセット電位生成部を含み、
オフセット電位に対して、初期化尖頭電位の方向に、走査基準電圧だけ電位差を有する基準嵩上げ電位を生成することを特徴とする、請求項１３に記載のプラズマディスプレイパネル駆動回路。
【請求項１６】
さらに、所定のオフセット電位を生成するオフセット電位生成部を有し、
前記オフセット電位生成部は、オフセット電位を、前記複合スイッチ部を介して前記第２走査電極群駆動部に供給し、
前記第２走査電極群駆動部は、オフセット電位に対して、初期化尖頭電位の方向に、走査基準電圧だけ電位差を有する基準嵩上げ電位を生成することを特徴とする、請求項１３に記載のプラズマディスプレイパネル駆動回路。
【請求項１７】
走査電極、維持電極、およびデータ電極を含み、走査電極と維持電極とデータ電極との交差部分に放電セルが形成されたプラズマディスプレイパネルと、
前記プラズマディスプレイパネルを駆動する請求項１に記載のプラズマディスプレイパネル駆動回路と、を有することを特徴とする、プラズマディスプレイ装置。
【請求項１８】
前記プラズマディスプレイパネルは、前記放電セル内に、キセノンを含む放電ガスが充填され、放電ガス中におけるキセノンの分圧は、７％以上であることを特徴とする、請求項１７に記載のプラズマディスプレイ装置。
【請求項１９】
前記プラズマディスプレイパネル駆動回路は、走査期間において、各走査電極に走査パルスを順番に供給するシングルスキャン方式に基づいて駆動することを特徴とする、請求項１７に記載のプラズマディスプレイ装置。
【請求項２０】
前記プラズマディスプレイパネルは、１００万個以上の画素で構成されたことを特徴とする、請求項１７に記載のプラズマディスプレイ装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動回路の技術に関し、さらに詳しくはプラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
ＡＣ型として代表的な交流面放電型プラズマディスプレイパネル（以下「ＰＤＰ」と称す。）は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とで構成される。走査電極および維持電極とデータ電極とは、マトリックスを組むように、かつ間隙に放電空間を形成するように平行に対向配置される。その外周部は、ガラスフリット等の封着材によって封着されている。そして、前面板と背面板との両基板間には、隔壁によって区画された放電セルが設けられ、この隔壁間のセル空間に蛍光体層が形成される。このような構成のＰＤＰにおいては、ガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の各色の蛍光体を励起して発光させることにより、カラー表示を行っている。
【０００３】
このようなプラズマディスプレイ装置では、パネル内部の帯電特性がパネルの周囲温度に依存し、表示パターンによってセル間で帯電状態に差異が生じる。このことから、従来の駆動方法では、データ電極Ａとスキャン電極Ｙとの電極間ＡＹにおける帯電の過不足に起因するアドレッシングの誤り（アドレスしたセルが放電しないこと）が起こり易いという一つ目の課題がある。
【０００４】
図１４に、あるサブフィールドの書込み期間を示す。また、図１５Ａおよび図１５Ｂに、それぞれ図１４の線Ｌ１、Ｌ２でのセル内の壁電荷の状態を模式的に示す。図１４の線Ｌ１での放電セル内の壁電荷の分布は、図１５Ａに示すようになる。図１５Ａでは、初期化期間終了直後であるため、走査電極ＳＣＮ側にマイナスの壁電荷と、維持電極ＳＵＳ側とデータ電極ＤＡＴＡ側にプラスの壁電荷とが、それぞれ十分に蓄積された状態となる。それに対して、図１４の線Ｌ２での放電セル内の分布は、図１５Ｂに示すように、各電極の壁電荷の分布が図１５Ａに比べて減少した状態となる。
【０００５】
初期化や維持放電によって放電セル空間中に浮遊していたプライミングや、維持放電によって活性化したＭｇＯから放出される電子等は、書込み待機中の放電セル内の電界によって加速される。このため、初期化によって蓄積された壁電荷は徐々に中和され、図１５Ｂのように各電極の壁電荷は減少する。図１５Ａの状態で書込み動作が行われると、十分な壁電荷およびプライミング粒子のため、放電遅れが小さくなり良好な書込み放電が可能となる。しかし、図１５Ｂの状態で書込み動作が行われると、壁電荷およびプライミング粒子とも不十分であるため、放電遅れが大きくなり書込みミスが多発し、良好な画質を得ることができなくなる。これが二つ目の課題である。
【０００６】
このような二つの課題などによる画質の低下を抑えるために、走査パルス電圧Ｖｓｃｎの電圧を高くすることにより、書込み待機時の放電セル内の電界を弱め、壁電荷の中和を抑制する手法がとられている。図１６は書込み待機時間に対する走査パルス電圧Ｖｓｃｎの関係の一例を示した図である(駆動方法やパネルによって異なる)。ここでいう書込み待機時間とは、走査電極数ｎ×走査パルス１発あたりの時間で示されるものである。周囲温度が高くなるにつれて、また書込み待機時間が長くなるにつれて走査パルス電圧Ｖｓｃｎは高くなる。走査パルス電圧Ｖｓｃｎは、走査電極駆動回路に使用されるドライバ回路の耐電圧によってその上限が決まるため、図１６に示すような駆動可能範囲が存在する。近年のフルハイビジョン対応やスーパーハイビジョン（２ｋ×４ｋ）等の高解像度化によって、書込み待機時間が急増しており、この駆動可能範囲内での駆動が困難となってきている。
【０００７】
そこで、走査電極駆動回路の耐電圧を増大することなく、周囲温度が高くても誤りが発生しにくいアドレッシングを実現し、表示の安定を図ることを目的としたアドレス駆動方法が開示されている（例えば、特許文献１参照）。特許文献１のＰＤＰ駆動装置は、走査電極駆動回路および維持電極駆動回路を備え、そのうち走査電極駆動回路は、維持パルス発生回路、初期化波形発生回路、および走査パルス発生回路を、それぞれパネルの分割数に応じて備えている。
【特許文献１】特開２００１−２５５８４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１に示す構成では、複数の維持パルス発生回路や初期化波形発生回路が必要になり、部品点数や実装面積が増大し必要なコストも上昇する。さらに、この構成はパネルを２ブロックに分割してアドレスを行った場合であり、仮にｎブロックに分割するならば、ｎ個の維持パルス発生回路、初期化波形発生回路がそれぞれ必要になってしまう。
【０００９】
本発明は、これらの課題に鑑みなされたものであり、次のような目的を有する。すなわち、走査電極駆動回路の耐電圧を増大することなく、周囲温度が高くても誤りが発生しにくいアドレッシングが可能で、しかも、回路量が削減できるＰＤＰ駆動回路およびプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した目的を達成するために、本発明のプラズマディスプレイパネル駆動回路は、プラズマディスプレイパネルに含まれる複数の走査電極を、少なくとも第１および第２走査電極群に分割し、初期化期間に初期化パルス、走査期間に走査パルス、および維持期間に維持パルスをそれぞれ供給する、プラズマディスプレイパネル駆動回路であって、所定の走査尖頭電位を生成する走査尖頭電位生成部を含み、走査期間内の第１副走査期間において、走査尖頭電位に基づいて走査パルスを生成し、前記第１走査電極群に供給する、第１走査電極群駆動部と、走査期間における第１副走査期間後の第２副走査期間において、前記走査尖頭電位生成部の走査尖頭電位に基づいて走査パルスを生成し、前記第２走査電極群に供給する、第２走査電極群駆動部と、第２副走査期間において、前記走査尖頭電位生成部の走査尖頭電位を前記第２走査電極群駆動部に供給する複合スイッチ部と、を有することを特徴としている。
【００１１】
また、本発明のプラズマディスプレイ装置は、走査電極、維持電極、およびデータ電極を含み、走査電極と維持電極とデータ電極との交差部分に放電セルが形成されたプラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する上述したプラズマディスプレイパネル駆動回路と、を有することを特徴としている。
【発明の効果】
【００１２】
本発明のプラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置によれば、回路部品の耐電圧を増大することなく、動作環境の変化の影響が小さいアドレッシングを実現できる。非選択アドレッシング時に異なる電圧を複数の領域に印加する場合も、少ない素子数で構成することが可能である。その設置面積を縮小し、かつ駆動に必要な信号数も少ないＰＤＰ駆動回路およびプラズマディスプレイ装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態に関するいくつかの例について、図面を参照しながら説明する。なお、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示したものであり、本発明は例示された数字に制限されない。ハイ、ロー、オン、およびオフで表される論理レベルについても、同様に、本発明を具体的に説明するために例示したものであり、本発明は例示された論理レベルに制限されない。さらに、構成要素間の接続関係は、本発明を具体的に説明するために例示したものであり、本発明の機能を実現する接続関係はこれに限定されるものではない。
【００１４】
（実施の形態１）
１−１  ＰＤＰ装置の概要
図１は、本発明の実施の形態１におけるプラズマディスプレイパネル（以下、ＰＤＰと呼ぶ）駆動回路の構成を示すブロック図である。図１に示すＰＤＰ駆動回路は、ＰＤＰの電極に駆動電圧を印加してＰＤＰを駆動する回路である。そのＰＤＰ駆動回路の構成、動作を詳細に説明する前に、ＰＤＰの構成、動作について説明する。
【００１５】
１−１−１  ＰＤＰの構造
図２は、ＰＤＰの構造を示す斜視図である。ガラス製の前面板２０上には、ストライプ状の走査電極２２とストライプ状の維持電極２３とで対をなす表示電極が、複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２４が形成され、その誘電体層２４上に保護層２５が形成されている。
【００１６】
背面板３０上には、走査電極２２および維持電極２３と立体交差するように、誘電体層３３で覆われた複数のストライプ状のデータ電極３２が形成されている。誘電体層３３上にはデータ電極３２と平行に複数の隔壁３４が配置され、この隔壁３４間の誘電体層３３上に蛍光体層３５が設けられている。また、データ電極３２は隣り合う隔壁３４の間の位置に配置されている。
【００１７】
これら前面板２０と背面板３０とは、走査電極２２および維持電極２３と、データ電極３２とが直交するように、微小な放電空間を挟んで対向配置される。その外周部は、ガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオン（Ｎｅ）とキセノン（Ｘｅ）の混合ガスが放電ガスとして封入されている。放電ガス中におけるキセノンの分圧は、７％以上である。放電空間は、隔壁３４によって複数の区画に仕切られており、各区画には赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の各色に発光する蛍光体層３５が順次配置されている。そして、走査電極２２および維持電極２３とデータ電極３２とが交差する部分に放電セルが形成され、各色に発光する蛍光体層３５が形成された隣接する３つの放電セルにより１つの画素が構成される。この画素を構成する放電セルが形成された領域が画像表示領域となり、画像表示領域の周囲は、ガラスフリットが形成された領域等のように、画像表示が行われない非表示領域となる。
【００１８】
１−１−２  ＰＤＰの電極配列
図３は、ＰＤＰ１０の電極の配列を示す説明図である。行方向にｎ行の走査電極ＳＣ１〜ＳＣｎとｎ行の維持電極ＳＵ１〜ＳＵｎとが交互に配列され、列方向にはｍ列のデータ電極Ｄ１〜Ｄｍが配列されている。ここで、ｎ行の走査電極ＳＣ１〜ＳＣｎは、図２の走査電極２２に対応し、以下「走査電極ＳＣｉ」と略記する（ｉ＝１〜ｎ）。ｎ行の維持電極ＳＵ１〜ＳＵｎは、図２の維持電極２３に対応し、以下「維持電極ＳＵｉ」と略記する（ｉ＝１〜ｎ）。さらにｍ列のデータ電極Ｄ１〜Ｄｍは、図２のデータ電極３２に対応し、以下「データ電極Ｄｊ」と略記する（ｊ＝１〜ｍ）。そして、一対の走査電極ＳＣｉおよび維持電極ＳＵｉと、１つのデータ電極Ｄｊとを含む放電セルＣｉｊが放電空間内に、総数（ｎ×ｍ）個、形成される。赤色、緑色、および青色の各色に発光する３つの放電セルにより、１つの画素が構成される。実施の形態１のＰＤＰ１０は、１００万個以上の画素で構成される場合に、特に効果が大きい。しかし、１００万個未満の画素で構成される場合であっても、一定の効果は得られる。
【００１９】
このような構成のＰＤＰ１０においては、ガス放電により紫外線を発生させ、その紫外線でＲ、Ｇ、およびＢの各色の蛍光体を励起して発光させることにより、カラー表示を行っている。また、ＰＤＰ１０では、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動することにより、階調表示を行う。各サブフィールドは、初期化期間、書込み期間、および維持期間からなり、画像データを表示するために、初期化期間、書込み期間、および維持期間でそれぞれ異なる信号波形を、各電極に印加している。
【００２０】
１−１−３  ＰＤＰの駆動電圧波形
図４は、ＰＤＰ１０の各電極に印加する各駆動電圧波形を示す波形図である。図４に示すように、各サブフィールドＳＦは初期化期間ＴＩ、書込み期間ＴＷ、および維持期間ＴＵを有している。また、それぞれのサブフィールドＳＦは、発光期間の重みを変えるため維持期間ＴＵにおける維持パルスの数を異ならせている以外は、ほぼ同様の動作を行う。各サブフィールドＳＦにおける動作原理もほぼ同様であるので、ここでは１つのサブフィールドＳＦについてのみ動作を説明する。
【００２１】
まず、初期化期間ＴＩでは、例えば、放電セルの放電状態を初期化する正の初期化パルスをすべての走査電極ＳＣｉに印加する。これにより、走査電極ＳＣｉおよび維持電極ＳＵｉを覆う誘電体層２４上の保護層２５および蛍光体層３５上に、必要な壁電荷を蓄積する。加えて、初期化パルスは、放電遅れを小さくし、書込み放電を安定して発生させるため、プライミング（放電のための起爆剤で励起粒子とも呼ぶ）を発生させるという働きを持つ。
【００２２】
具体的には、初期化期間ＴＩの前半部を表す副初期化期間ＴＩ１では、データ電極Ｄｊおよび維持電極ＳＵｉをそれぞれ０（Ｖ）に保持する。走査電極ＳＣｉには、データ電極Ｄｊに対して、正の放電開始電位以下の正方向初期化開始電位Ｖｓｔ１から、正の放電開始電位を超える初期化尖頭電位Ｖｓｔに向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣｉと、維持電極ＳＵｉおよびデータ電極Ｄｊとの間で、それぞれ１回目の微弱な初期化放電が起こる。そして、走査電極ＳＣｉ上部に負の壁電圧が蓄積されると同時に、データ電極Ｄｊ上部および維持電極ＳＵｉ上部には、正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは、電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧を表す。また、初期化尖頭電位Ｖｓｔは、初期化パルスの絶対値が最大となるときの初期化パルスの電位、すなわち、初期化パルスの電位と接地電位との電位差が絶対値で最大となる時点における、初期化パルスの電位を表す。
【００２３】
初期化期間ＴＩの後半部を表す副初期化期間ＴＩ２では、維持電極ＳＵｉを所定の正の維持電極オフセット電位Ｖｅに保つ。それと同時に、走査電極ＳＣｉには、維持電極ＳＵｉに対して、正の放電開始電位以下となる負方向初期化開始電位Ｖａｄ１から負の放電開始電位を超える走査尖頭電位Ｖａｄに向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣｉと、維持電極ＳＵｉおよびデータ電極Ｄｊとの間でそれぞれ２回目の微弱な初期化放電が起こる。そして、走査電極ＳＣｉ上部の負の壁電圧および維持電極ＳＵｉ上部の正の壁電圧が弱められ、データ電極Ｄｊ上部の正の壁電圧は、書込み動作に適した値に調整される。以上により初期化動作が終了する（以下、初期化期間ＴＩに各電極に印加される駆動電圧波形を「初期化波形」と略記する）。走査尖頭電位Ｖａｄは、初期化尖頭電位Ｖｓｔに対して逆極性かつ絶対値が小さい。
【００２４】
次に、初期化期間ＴＩの後の書込み期間ＴＷでは、ｎ行×ｍ列で構成される（ｎ×ｍ）個の放電セルＣｉｊのうち、映像信号に基づいて、特定の放電セルＣｐｑに書込み放電を発生させる。ここで、ｐは１〜ｎのうち特定のｐ行目、ｑは１〜ｍのうち特定のｑ列目で、Ｃｐｑの個数は０〜（ｎ×ｍ）個である。このため、すべての走査電極ＳＣｉに順次負の走査尖頭電位Ｖａｄを有する走査パルスを印加することによって走査を行う。
【００２５】
具体的には、書込み期間ＴＷでは、まず走査パルスを供給する準備として、すべての走査電極ＳＣｉを一旦、所定の走査基準電位Ｖｎｄに保持する。次に、放電セルＣｐｑの書込み動作では、走査電極ＳＣｐに走査尖頭電位Ｖａｄを有する走査パルスを印加する。同時に、ｍ列のデータ電極Ｄｊのうち、ｐ行目に表示すべきデータ電極Ｄｑに、正のデータ尖頭電位Ｖｄを有するデータパルスを印加する。こうして、データ尖頭電位Ｖｄが印加されたデータ電極Ｄｑと、走査尖頭電位Ｖａｄが印加された走査電極ＳＣｐとの交差部に対応する放電セルＣｐｑで、書込み放電が発生する。この書込み放電により放電セルＣｐｑの走査電極ＳＣｐ上部に正電圧が蓄積され、維持電極ＳＵｐ上部に負電圧が蓄積されて、書込み動作が終了する。以下、同様の書込み動作をｎ行目の放電セルＣｎｑに至るまで行い、書込み動作が終了する。
【００２６】
書込み期間ＴＷの後の維持期間ＴＵでは、所定の期間、走査電極ＳＣｉと維持電極ＳＵｉとの間に、放電状態を維持するのに充分な維持尖頭電位Ｖｓｕを有する維持パルスを印加する。これにより、走査電極ＳＣｉと維持電極ＳＵｉとの間に放電プラズマが生成され、所定の期間、蛍光体層を励起発光させる。このとき、書込み期間ＴＷにおいて書込み放電が発生した放電セルＣｐｑ以外の放電空間では、放電は発生せず蛍光体層３５の励起発光は起こらない。
【００２７】
具体的には、維持期間ＴＵでは、最初に走査電極ＳＣｉを０（Ｖ）に一旦戻した後、維持電極ＳＵｉを０（Ｖ）に戻す。その後、走査電極ＳＣｉに正の維持尖頭電位Ｖｓｕを有する維持パルスを印加する。このとき、書込み放電を起こした放電セルＣｐｑでは、走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間に電圧が生じる。この電圧は、正の維持パルス電圧Ｖｓｕと、書込み期間ＴＷにおいて走査電極ＳＣｐ上部および維持電極ＳＵｐ上部に蓄積された壁電圧との加算値を含む。その結果、この両電極の壁電圧間の電圧は、放電開始電圧より大きくなり、１回目の維持放電が発生する。そして、維持放電を起こした放電セルＣｐｑでは、維持放電発生時における走査電極ＳＣｐと維持電極ＳＵｐとの電位差を打ち消すように、走査電極ＳＣｐ上部に負電圧が蓄積され、維持電極ＳＵｐ上部に正電圧が蓄積される。こうして、１回目の維持放電が終了する。
【００２８】
１回目の維持放電の後、走査電極ＳＣｉを０（Ｖ）に戻し、その後、維持電極ＳＵｉに正の維持パルス電圧Ｖｓｕを印加する。このとき、１回目の維持放電を起こした放電セルＣｐｑでは、走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間に電圧が生じる。この電圧は、正の維持パルス電圧Ｖｓｕと、１回目の維持放電において走査電極ＳＣｐ上部および維持電極ＳＵｐ上部に蓄積された壁電圧との加算値を含む。その結果、両電極の壁電圧間の電圧は、放電開始電圧より大きくなり、２回目の維持放電が発生する。以降同様に、走査電極ＳＣｉと維持電極ＳＵｉとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルＣｐｑに対して、維持パルスの回数だけ維持放電が継続して行われる。
【００２９】
１−１−４  プラズマディスプレイ装置
図５は、実施の形態１のＰＤＰ駆動回路を組み込んだプラズマディスプレイ装置の構成を示すブロック図である。図５に示すプラズマディスプレイ装置は、ＡＤコンバータ１、映像信号処理回路２、サブフィールド処理回路３、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６、およびＰＤＰ１０を備えている。
【００３０】
ＡＤコンバータ１は、入力されたアナログ映像信号をデジタル映像信号Ｓ１に変換する。映像信号処理回路２は、入力されたデジタル映像信号Ｓ１を発光期間の重みの異なる複数のサブフィールドＳＦの組み合わせによってＰＤＰ１０に発光表示する。このため映像信号処理回路２は、１フィールドの映像信号を、各サブフィールドＳＦの制御を行うサブフィールドデータＳ２に変換する。
サブフィールド処理回路３は、映像信号処理回路２で作成されたサブフィールドデータＳ２から、データ電極駆動回路用制御信号Ｓ３Ｄ、走査電極駆動回路用制御信号Ｓ３Ｃ、および維持電極駆動回路用制御信号Ｓ３Ｕを生成する。データ電極駆動回路用制御信号Ｓ３Ｄはデータ電極駆動回路４に供給される。さらに、走査電極駆動回路用制御信号Ｓ３Ｃは走査電極駆動回路５に供給され、維持電極駆動回路用制御信号Ｓ３Ｕは維持電極駆動回路６および走査電極駆動回路５に供給される。
【００３１】
データ電極駆動回路４は、データ電極駆動回路用制御信号Ｓ３Ｄに基づいて、各データ電極Ｄｊを独立して駆動する。走査電極駆動回路５は、維持期間ＴＵに走査電極ＳＣｉに印加する維持パルスを生成するための維持パルス生成回路５３を内部に備え、維持電極駆動回路用制御信号Ｓ３Ｕに基づいて、各走査電極ＳＣｉをまとめて駆動することができる。さらに、走査電極駆動回路用制御信号Ｓ３Ｃに基づいて、各走査電極ＳＣｉを独立して駆動する。維持電極駆動回路６は、維持期間ＴＵに維持電極ＳＵｉに印加する維持パルスを生成するための回路を備え、ＰＤＰ１０のすべての維持電極ＳＵｉをまとめて駆動することができる。そして、維持電極駆動回路用制御信号Ｓ３Ｕに基づいて、維持電極ＳＵｉを駆動する。
【００３２】
１−２  ＰＤＰ駆動回路の構成および動作
図１、図４、図６、および図７を用いて、ＰＤＰ駆動回路の構成および動作を説明する。図６は、図１のＰＤＰ駆動回路に含まれる各スイッチ部の動作を示す関係図である。図７は、初期化期間ＴＩ、書き込み期間ＴＷ、および維持期間ＴＵに印加される駆動電圧波形を示す波形図であり、図４と関係している。図６に示される各スイッチ部のオン／オフ状態は、サブフィールド処理回路３により制御されるが、簡単化のため図１では配線が省略されている。サブフィールド処理回路３は、論理回路、マイクロコンピュータ、またはこれら両者の組み合わせにより構成され、図１、図４、図６、および図７を参照する以下の説明に従って、各スイッチ部を制御する。
【００３３】
１−２−１  ＰＤＰ駆動回路の概要
図１は、図５における実施の形態１のプラズマディスプレイ装置において、装置の一部を示すものであり、サブフィールド処理回路３、走査電極駆動回路５、維持電極駆動回路６、およびＰＤＰ１０を含む。実施の形態１におけるＰＤＰ駆動回路は、走査電極の総数を２個の群に分割し、それぞれを駆動する２群分割駆動構成（２群構成）を備える。総数がｎ個の走査電極ＳＣｉは、書込み期間ＴＷにおいて、前半の期間を走査するｎ１個の走査電極を含む走査電極群ＳＣｇ１と、後半の期間を走査するｎ２個の走査電極を含む走査電極群ＳＣｇ２とに分割される。ここで、ｎ１は１以上でｎより小さい整数であり、ｎ２は１以上でｎより小さい整数である。同様に、総数がｎ個の維持電極ＳＵｉは、ｎ１個の維持電極を含む維持電極群ＳＵｇ１と、ｎ２個の維持電極を含む維持電極群ＳＵｇ２とに分割される。維持電極群ＳＵｇ１内のｎ１個の維持電極は、走査電極群ＳＣｇ１内のｎ１個の走査電極とそれぞれ対を成す。維持電極群ＳＵｇ２内のｎ２個の維持電極は、走査電極群ＳＣｇ２内のｎ２個の走査電極とそれぞれ対を成すなお、（ｎ１＋ｎ２＝ｎ）であり、通常、ｎは、ｎ１とｎ２に大略均等に分割されるが、不均等にしてもよい。実施の形態１のＰＤＰ駆動回路は、走査電極群ＳＣｇ１および走査電極群ＳＣｇ２に分割された、総数がｎ個の走査電極を駆動し、初期化パルス、走査パルス、および維持パルスを供給する。
【００３４】
ここで、放電セルＣｉｊは、走査電極ＳＣｉ、維持電極ＳＵｉ、およびデータ電極Ｄｊにより形成されるが、以下の説明ではデータ電極Ｄｊは、特定の添字「ｊ」を備えたデータ電極に設定される。したがって放電セルＣｉｊの個数はｎ個となり、各放電セルから「ｊ」の添字は省略される。このようにして得られた結果は、特定の添字「ｊ」以外のデータ電極および放電セルについても、当然成り立つ。すなわち、ｎ個の放電セルＣｉｊは、走査電極群ＳＣｇ１および維持電極群ＳＵｇ１により形成される放電セル群Ｃｇ１と、走査電極群ＳＣｇ２および維持電極群ＳＵｇ２により形成される放電セル群Ｃｇ２とを含む。
【００３５】
走査電極駆動回路５および維持電極駆動回路６は、後述するように、それぞれ１個以上のスイッチ部を含む。スイッチ部は、例えばＭＯＳトランジスタ、バイポーラトランジスタ、もしくはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等の、スイッチング機能を備えた半導体素子を含む。これら各種類のスイッチング素子は、場合によっては複数個含まれ、また、各種類の組合せで含まれる場合もある。特に、必要とされる出力電流量を満たすため、複数個の並列構成が使用される。
【００３６】
走査電極駆動回路５は、維持パルス発生回路５３、正初期化波形生成回路５４、複合スイッチ部５０、走査電極群駆動部Ｂｂ１、および走査電極群駆動部Ｂｂ２を含む。維持パルス発生回路５３は、維持パルス生成回路とも呼ばれる。正初期化波形生成回路５４は、正初期化部とも呼ばれる。維持パルス発生回路５３、正初期化波形生成回路５４、および複合スイッチ部５０の一端は、共通放電経路Ｒ０に接続される。複合スイッチ部５０の一つの他端は、放電経路Ｒ１を介して走査電極群駆動部Ｂｂ１に接続され、もう一つの他端は、放電経路Ｒ２を介して走査電極群駆動部Ｂｂ２に接続される。走査電極群駆動部Ｂｂ１の他端は、走査電極群ＳＣｇ１内のｎ１個の各走査電極に、別々の配線で接続される。走査電極群駆動部Ｂｂ２の他端は、走査電極群ＳＣｇ２内のｎ２個の各走査電極に、別々の配線で接続される。一方、維持電極駆動回路６の一端は、各維持電極群ＳＵｇ１、ＳＵｇ２内の合計ｎ個の各維持電極に、１本の配線で接続される。
【００３７】
１−２−２  維持パルス発生回路５３
維持パルス発生回路５３は、維持パルス電圧源Ｅｓｕ１、高電位側スイッチ部ＳＷａ、低電位側スイッチ部ＳＷｂ、およびスイッチ部ＳＷｃを含む。維持パルス電圧源Ｅｓｕ１は、所定の正の維持パルス電圧Ｖｓｕを供給する。高電位側スイッチ部ＳＷａは、一端が維持パルス電圧源Ｅｓｕ１に接続される。低電位側スイッチ部ＳＷｂは、高電位側スイッチ部ＳＷａの他端と接地端子ＧＮＤ１の間に挿入される。スイッチ部ＳＷｃは、高電位側スイッチ部ＳＷａと低電位側スイッチ部ＳＷｂの接続点と共通放電経路Ｒ０の間に挿入される。接地電位に対する維持パルス電圧Ｖｓｕの電位レベルは、維持パルスの尖頭電位を表し、維持尖頭電位Ｖｓｕとも呼ばれる。実施の形態１では、維持尖頭電位Ｖｓｕは正電位である。維持パルス発生回路５３は、サブフィールド処理回路３からの維持電極駆動回路用制御信号Ｓ３Ｕに基づいて、高電位側スイッチ部ＳＷａおよび低電位側スイッチ部ＳＷｂを交互にオンする。これにより維持パルス発生回路５３は、維持パルス電位Ｖｓｕと接地電位で特定される維持パルスを生成する。
【００３８】
１−２−３  正初期化波形生成回路５４
正初期化波形生成回路５４は、所定の正初期化パルス電圧Ｖｓｔを供給する正初期化パルス電圧源Ｅｓｔと、一端が正初期化パルス電圧源Ｅｓｔに、他端が共通放電経路Ｒ０にそれぞれ接続されるスイッチ部ＳＷｄとを含む。接地電位に対する正初期化パルス電圧Ｖｓｔの電位レベルは、初期化パルスの尖頭電位を表し、正初期化尖頭電位Ｖｓｔとも呼ばれる。実施の形態１では、正初期化尖頭電位Ｖｓｔは正電位である。
【００３９】
スイッチ部ＳＷｄは、正初期化尖頭電位Ｖｓｔに基づいて、正方向初期化開始電位Ｖｓｔ１を生成する。正初期化波形生成回路５４は、スイッチ部ＳＷｄがオンすると、最初に共通放電経路Ｒ０を正方向初期化開始電位Ｖｓｔ１に設定する。正初期化波形生成回路５４は、次に図７に示すように、正方向初期化開始電位Ｖｓｔ１から正初期化尖頭電位Ｖｓｔに単調増加的に緩やかに上昇する初期化パルスを生成する。このような初期化パルスの波形は、例えば、スイッチ部ＳＷｄのオン抵抗を高くすることにより、生成される。正方向初期化開始電位Ｖｓｔ１が維持電圧Ｖｓｕと同じ場合は、維持パルス発生回路５３のスイッチ部ＳＷａをオンさせて、共通放電経路Ｒ０の電位を維持尖頭電位Ｖｓｕに設定しても良い。初期化期間ＴＩの内、正初期化波形生成回路５４が初期化パルスを生成する期間は、正副初期化期間ＴＩ１（図７に図示）とも呼ばれる。正副初期化期間ＴＩ１における初期化パルスは、正副初期化パルスとも呼ばれる。
【００４０】
正初期化波形生成回路５４が初期化パルスを生成する正副初期化期間ＴＩ１では、スイッチ部ＳＷｄはオンされるが、スイッチ部ＳＷｃはオフされ、維持パルス発生回路５３は共通放電経路Ｒ０から分離される。一方、維持パルス発生回路５３が維持パルスを生成する維持期間ＴＵでは、スイッチ部ＳＷｃはオンされるが、スイッチ部ＳＷｄはオフされ、正初期化波形生成回路５４は共通放電経路Ｒ０から分離される。共通放電経路Ｒ０における信号は、共通放電経路電位Ｖ０とも呼ばれる。共通放電経路電位Ｖ０は、維持期間ＴＵでは維持パルスとなり、正副初期化期間ＴＩ１では初期化パルスとなる。
【００４１】
１−２−４  複合スイッチ部５０
複合スイッチ部５０は、群スイッチ部ＳＷ１、群スイッチ部ＳＷ２、および群間スイッチ部ＳＷＩ２を含む。群スイッチ部ＳＷ１は、ドレイン端子が共通放電経路Ｒ０に、ソース端子が放電経路Ｒ１を介して走査電極群駆動部Ｂｂ１にそれぞれ接続され、共通放電経路Ｒ０と走査電極群駆動部Ｂｂ１との接続をオン／オフする。群スイッチ部ＳＷ２は、ドレイン端子が共通放電経路Ｒ０に、ソース端子が放電経路Ｒ２を介して走査電極群駆動部Ｂｂ２にそれぞれ接続され、共通放電経路Ｒ０と走査電極群駆動部Ｂｂ２との接続をオン／オフする。
【００４２】
実施の形態１の２群構成において、群スイッチ部ＳＷ１および走査電極群駆動部Ｂｂ１は、第１群副走査電極駆動回路を構成し、群スイッチ部ＳＷ２、群間スイッチ部ＳＷＩ２、および走査電極群駆動部Ｂｂ２は、第２群副走査電極駆動回路を構成する。走査電極駆動回路５は、維持パルス発生回路５３、正初期化波形生成回路５４、第１群副走査電極駆動回路、および第２群副走査電極駆動回路を含む。第１群副走査電極駆動回路は第１群とも呼ばれ、第２群副走査電極駆動回路は第２群とも呼ばれる。
【００４３】
群間スイッチ部ＳＷＩ２は、ソース端子が放電経路Ｒ１に、ドレイン端子が放電経路Ｒ２にそれぞれ接続され、放電経路Ｒ１と放電経路Ｒ２との接続をオン／オフする。放電経路Ｒ１の電位Ｖ１は、放電経路電位Ｖ１とも呼ばれる。放電経路Ｒ２の電位Ｖ２は、放電経路電位Ｖ２とも呼ばれる。群スイッチ部ＳＷ１および群スイッチ部ＳＷ２は、そのボディダイオードが、維持パルス発生回路５３の接地端子ＧＮＤ１から放電経路Ｒ１および放電経路Ｒ２にそれぞれ流れる電流を、遮断する向きに配置されている。また、群間スイッチ部ＳＷＩ２は、そのボディダイオードが、放電経路Ｒ２から放電経路Ｒ１に流れる電流を、遮断する向きに配置されている。なお、群スイッチ部ＳＷ１および群スイッチ部ＳＷ２のように、接地端子ＧＮＤ１から各放電経路Ｒ１、Ｒ２に流れ込む電流を遮断するスイッチを、Ｖａｄ分離スイッチとも呼ぶ。
【００４４】
１−２−５  走査電極群駆動部Ｂｂ１
走査電極群駆動部Ｂｂ１は、放電経路Ｒ１に接続される負初期化波形生成回路５１と、同様に放電経路Ｒ１に接続されるアドレス電圧印加回路５２と、放電経路Ｒ１と走査電極群ＳＣｇ１との間に挿入される走査部Ｂａ１とを含む。負初期化波形生成回路５１は負初期化部とも呼ばれ、アドレス電圧印加回路５２は走査尖頭電位生成部とも呼ばれる。
【００４５】
負初期化波形生成回路５１は、所定の負の走査パルス電圧Ｖａｄを供給する走査パルス電圧源Ｅａｄと、一端が走査パルス電圧源Ｅａｄに、他端が放電経路Ｒ１にそれぞれ接続されるスイッチ部ＳＷｉとを含む。接地電位に対する走査パルス電圧Ｖａｄの電位レベルは、走査パルスの尖頭電位を表し、走査尖頭電位Ｖａｄまたは選択電位Ｖａｄとも呼ばれる。実施の形態１では、走査尖頭電位Ｖａｄは負電位である。
【００４６】
スイッチ部ＳＷｉは、走査尖頭電位Ｖａｄに基づいて、負方向初期化開始電位Ｖａｄ１を生成する。負初期化波形生成回路５１は、スイッチ部ＳＷｉがオンすると、最初に放電経路電位Ｖ１を負方向初期化開始電位Ｖａｄ１に設定する。、かつ負初期化波形生成回路５１は、図７に示すように、負方向初期化開始電位Ｖａｄ１から走査尖頭電位Ｖａｄに単調減少的に緩やかに下降する初期化パルスを生成する。このような初期化パルスの波形は、例えば、スイッチ部ＳＷｉのオン抵抗を高くすることにより、生成される。負方向初期化開始電位Ｖａｄ１が維持電圧Ｖｓｕと同じ場合は、維持パルス発生回路５３のスイッチ部ＳＷａをオンさせて、共通放電経路Ｒ０の電位を維持尖頭電位Ｖｓｕに設定しても良い。初期化期間ＴＩの内、負初期化波形生成回路５１が初期化パルスを生成する期間は、負副初期化期間ＴＩ２（図７に図示）とも呼ばれる。負副初期化期間ＴＩ２における初期化パルスは、負副初期化パルスとも呼ばれる。
【００４７】
アドレス電圧印加回路５２は、走査パルス電圧源Ｅａｄと、ソース端子が走査パルス電圧源Ｅａｄに、ドレイン端子が放電経路Ｒ１にそれぞれ接続されるスイッチ部ＳＷｊとを含む。スイッチ部ＳＷｊは、そのボディダイオードが、放電経路Ｒ１から走査パルス電圧源Ｅａｄに流れる電流を、遮断する向きに配置されている。アドレス電圧印加回路５２は、書込み期間ＴＷにおいてスイッチ部ＳＷｊをオンすることにより、放電経路電位Ｖ１を走査尖頭電位Ｖａｄに設定する。
【００４８】
走査部Ｂａ１は、走査基準電圧源Ｅｓｃ１、高電位側スイッチ部群ＳＷｇ１、および低電位側スイッチ部群ＳＷｈ１を含む。走査基準電圧源Ｅｓｃ１は、所定の正の走査基準電圧Ｖｓｃを供給する。高電位側スイッチ部群ＳＷｇ１は、一端が走査基準電圧源Ｅｓｃ１に接続される。低電位側スイッチ部群ＳＷｈ１は、高電位側スイッチ部群ＳＷｇ１の他端と放電経路Ｒ１の間に挿入される。高電位側スイッチ部群ＳＷｇ１および低電位側スイッチ部群ＳＷｈ１は、走査電極群ＳＣｇ１内の走査電極の個数ｎ１に対応して、それぞれｎ１個のスイッチ部を備え、ｎ１個の接続点でそれぞれ接続される。ｎ１個の接続点は、走査電極群ＳＣｇ１内のｎ１個の走査電極にそれぞれ接続され、ｎ１系統の走査電極群駆動信号ＶＣｇ１が走査電極群ＳＣｇ１に供給される。
【００４９】
一方、走査基準電圧源Ｅｓｃ１の他端は、高電位側スイッチ部群ＳＷｇ１と低電位側スイッチ部群ＳＷｈ１の直列接続構成に並列に、放電経路Ｒ１に接続され、この直列接続構成に走査基準電圧Ｖｓｃが印加される。走査基準電圧源Ｅｓｃ１と高電位側スイッチ部群ＳＷｇ１の接続点の電位レベルは、放電経路電位Ｖ１に対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有し、非選択電位とも呼ばれる。非選択電位は、書込み期間Ｔｗにおいて、走査パルスの走査尖頭電位Ｖａｄを表す選択電位以外の電位を示す。すなわち、非選択電位は、（Ｖ１＋Ｖｓｃ）と表される。走査部Ｂａ１は、高電位側スイッチ部群ＳＷｇ１をオンし低電位側スイッチ部群ＳＷｈ１をオフすることにより、走査電極群駆動信号ＶＣｇ１を非選択電位に設定する。走査部Ｂａ１は、逆に、高電位側スイッチ部群ＳＷｇ１をオフし低電位側スイッチ部群ＳＷｈ１をオンすることにより、走査電極群駆動信号ＶＣｇ１を放電経路電位Ｖ１に設定する。
【００５０】
書込み期間Ｔｗでは、放電経路電位Ｖ１は走査尖頭電位Ｖａｄに設定されるため、非選択電位は、走査尖頭電位Ｖａｄに対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する。この場合、非選択電位は走査基準電位Ｖｎｄとも呼ばれる。すなわち、走査基準電位Ｖｎｄは、（Ｖｎｄ＝Ｖａｄ＋Ｖｓｃ）と表される。図４および図７に示すように、実施の形態１では走査尖頭電位Ｖａｄは負電位であり、走査基準電位Ｖｎｄは負電位の場合（図４）と、正電位の場合（図７）とがある。図７に示すように、走査部Ｂａ１は、書込み期間Ｔｗ内の副走査期間ＴＣ１では、高電位側スイッチ部群ＳＷｇ１をオンし低電位側スイッチ部群ＳＷｈ１をオフすることにより、走査電極群駆動信号ＶＣｇ１を走査基準電位Ｖｎｄに設定する。走査部Ｂａ１は、逆に、高電位側スイッチ部群ＳＷｇ１をオフし低電位側スイッチ部群ＳＷｈ１をオンすることにより、走査電極群駆動信号ＶＣｇ１を走査尖頭電位Ｖａｄに設定する。すなわち、走査部Ｂａ１は、負の走査パルスを生成する。走査基準電位Ｖｎｄは、走査尖頭電位Ｖａｄに対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する。このように、実施の形態１の走査電極群駆動部Ｂｂ１は、走査電極群ＳＣｇ１を駆動し、初期化パルス、走査パルス、および維持パルスを供給する。
【００５１】
１−２−６  走査電極群駆動部Ｂｂ２
走査電極群駆動部Ｂｂ２は、放電経路Ｒ２と走査電極群ＳＣｇ２との間に挿入される走査部Ｂａ２を含む。走査電極群駆動部Ｂｂ１に含まれる負初期化波形生成回路５１およびアドレス電圧印加回路５２と同等の機能は、走査電極群駆動部Ｂｂ２には含まれない。
【００５２】
走査部Ｂａ２は、走査基準電圧源Ｅｓｃ２、高電位側スイッチ部群ＳＷｇ２、および低電位側スイッチ部群ＳＷｈ２を含む。走査基準電圧源Ｅｓｃ２は、所定の正の走査基準電圧Ｖｓｃを供給する。高電位側スイッチ部群ＳＷｇ２は、一端が走査基準電圧源Ｅｓｃ２に接続される。低電位側スイッチ部群ＳＷｈ２は、高電位側スイッチ部群ＳＷｇ２の他端と放電経路Ｒ２の間に挿入される。高電位側スイッチ部群ＳＷｇ２および低電位側スイッチ部群ＳＷｈ２は、走査電極群ＳＣｇ２内の走査電極の個数ｎ２に対応して、それぞれｎ２個のスイッチ部を備え、ｎ２個の接続点でそれぞれ接続される。ｎ２個の接続点は、走査電極群ＳＣｇ２内のｎ２個の走査電極にそれぞれ接続され、ｎ２系統の走査電極群駆動信号ＶＣｇ２が走査電極群ＳＣｇ２に供給される。
【００５３】
一方、走査基準電圧源Ｅｓｃ２の他端は、高電位側スイッチ部群ＳＷｇ２と低電位側スイッチ部群ＳＷｈ２の直列接続構成に並列に、放電経路Ｒ２に接続され、この直列接続構成に走査基準電圧Ｖｓｃが印加される。走査基準電圧源Ｅｓｃ２と高電位側スイッチ部群ＳＷｇ２の接続点の電位レベルは、放電経路電位Ｖ２に対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有し、非選択電位とも呼ばれる。すなわち、非選択電位は、（Ｖ２＋Ｖｓｃ）と表される。走査部Ｂａ２は、高電位側スイッチ部群ＳＷｇ２をオンし低電位側スイッチ部群ＳＷｈ２をオフすることにより、走査電極群駆動信号ＶＣｇ２を非選択電位に設定する。走査部Ｂａ２は、逆に、高電位側スイッチ部群ＳＷｇ２をオフし低電位側スイッチ部群ＳＷｈ２をオンすることにより、走査電極群駆動信号ＶＣｇ２を放電経路電位Ｖ２に設定する。
【００５４】
書込み期間Ｔｗ内の副走査期間ＴＣ２（図７に図示）では、放電経路電位Ｖ１は走査尖頭電位Ｖａｄに設定される。群スイッチ部ＳＷ１および群スイッチ部ＳＷ２はオフされ、群間スイッチ部ＳＷＩ２はオンされるため、放電経路電位Ｖ２も同様に走査尖頭電位Ｖａｄに設定される。非選択電位は、走査尖頭電位Ｖａｄに対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する。この場合、非選択電位は走査基準電位Ｖｎｄとも呼ばれる。すなわち、走査基準電位Ｖｎｄは、（Ｖｎｄ＝Ｖａｄ＋Ｖｓｃ）と表される。図４および図７に示すように、実施の形態１では走査尖頭電位Ｖａｄは負電位であり、走査基準電位Ｖｎｄは負電位の場合（図４）と、正電位の場合（図７）とがある。走査部Ｂａ１と同様に走査部Ｂａ２は、書込み期間Ｔｗ内の副走査期間ＴＣ２では、高電位側スイッチ部群ＳＷｇ２をオンし低電位側スイッチ部群ＳＷｈ２をオフすることにより、走査電極群駆動信号ＶＣｇ２を走査基準電位Ｖｎｄに設定する。走査部Ｂａ２は、逆に、高電位側スイッチ部群ＳＷｇ２をオフし低電位側スイッチ部群ＳＷｈ２をオンすることにより、走査電極群駆動信号ＶＣｇ２を走査尖頭電位Ｖａｄに設定する。すなわち、走査部Ｂａ２は、負の走査パルスを生成する。このように、実施の形態１の走査電極群駆動部Ｂｂ２は、走査電極群ＳＣｇ２を駆動し、初期化パルス、走査パルス、および維持パルスを供給する。
【００５５】
１−２−７  維持電極駆動回路６
維持電極駆動回路６は、維持パルス電圧源Ｅｓｕ２、高電位側スイッチ部ＳＷｅ、および低電位側スイッチ部ＳＷｆを含む。維持パルス電圧源Ｅｓｕ２は、維持期間ＴＵでは所定の正の維持パルス電圧Ｖｓｕを供給し、副初期化期間ＴＩ２および書込み期間Ｔｗでは正の維持電極オフセット電圧Ｖｅを供給する。高電位側スイッチ部ＳＷｅは、一端が維持パルス電圧源Ｅｓｕ２に接続される。低電位側スイッチ部ＳＷｆは、高電位側スイッチ部ＳＷｅの他端と接地端子ＧＮＤ２の間に挿入される。高電位側スイッチ部ＳＷｅと低電位側スイッチ部ＳＷｆの１個の接続点は、維持電極群ＳＵｇ１内のｎ１個の維持電極および維持電極群ＳＵｇ２内のｎ２個の維持電極に、すべて接続される。これにより、維持電極駆動回路６は、１系統の維持電極駆動信号ＶＵを、維持電極群ＳＵｇ１および維持電極群ＳＵｇ２の両方に供給する。
【００５６】
接地電位に対する維持パルス電圧Ｖｓｕの電位レベルは、維持パルスの尖頭電位を表し、維持尖頭電位Ｖｓｕとも呼ばれる。接地電位に対する維持電極オフセット電圧Ｖｅの電位レベルは、維持電極オフセット電位Ｖｅとも呼ばれる。実施の形態１では、維持尖頭電位Ｖｓｕおよび維持電極オフセット電位Ｖｅは両方とも正電位である。維持電極駆動回路６は、維持期間ＴＵにおいて、サブフィールド処理回路３からの維持電極駆動回路用制御信号Ｓ３Ｕに基づいて、高電位側スイッチ部ＳＷｅおよび低電位側スイッチ部ＳＷｆを交互にオンする。これにより維持電極駆動回路６は、維持パルス電位Ｖｓｕおよび接地電位で特定される維持パルスを生成する。図１に示すように、維持電極駆動回路６の維持電極駆動回路用制御信号Ｓ３Ｕは、維持パルス発生回路５３の場合に比べて反転されている。このため、維持電極駆動回路６は、維持期間ＴＵにおいて、維持パルス発生回路５３の維持パルスと同期し、かつ反転された維持パルスを生成し（図４に図示）、各維持電極群ＳＵｇ１、ＳＵｇ２に、維持パルスを表す維持電極駆動信号ＶＵを供給する。さらに、維持電極駆動回路６は、副初期化期間ＴＩ２および書込み期間Ｔｗにおいて、高電位側スイッチ部ＳＷｅをオンし低電位側スイッチ部ＳＷｆをオフすることにより、維持電極オフセット電位Ｖｅを生成する（図４に図示）。
【００５７】
サブフィールド処理回路３は、走査部Ｂａ１にｎ１系統の走査電極駆動回路用制御信号Ｓ３Ｃを供給し、走査部Ｂａ２にｎ２系統の走査電極駆動回路用制御信号Ｓ３Ｃ供給する。これにより、初期化期間ＴＩ、書込み期間Ｔｗ、および維持期間ＴＵにおいて、各走査部Ｂａ１、Ｂａ２内のスイッチ部を制御し、各走査電極群ＳＣｇ１、ＳＣｇ２に初期化パルス、走査パルス、および維持パルスを供給する。
【００５８】
特に、副走査期間ＴＣ１では、走査パルスの幅の期間を表す走査パルス幅期間Ｔｐｗ（図７に図示）だけ、低電位側スイッチ部群ＳＷｈ１内のｎ１個の各スイッチ部を順番にオンする。次に副走査期間ＴＣ１後の副走査期間ＴＣ２では、走査パルス幅期間Ｔｐｗだけ、低電位側スイッチ部群ＳＷｈ２内のｎ２個の各スイッチ部を順番にオンする。これにより、各走査電極に走査パルスを順番に供給するシングルスキャン方式に基づいて、走査パルスを表す走査電極群駆動信号ＶＣｇ１、ＶＣｇ２を走査電極群ＳＣｇ１、ＳＣｇ２に、それぞれ供給することができる。
【００５９】
上述したように、実施の形態１における各走査電極群駆動信号ＶＣｇ１、ＶＣｇ２は、副初期化期間ＴＩ２が終了すると、速やかに走査尖頭電位Ｖａｄから走査基準電位Ｖｎｄに上昇する必要がある（図４参照）。各走査部Ｂａ１、Ｂａ２は、走査尖頭電位Ｖａｄと走査基準電位Ｖｎｄとを選択する構成になっているため、各走査電極群駆動信号ＶＣｇ１、ＶＣｇ２は、両電位間を速やかに遷移する。なお、図４では、走査基準電位Ｖｎｄが負電位となっているが、走査基準電圧Ｖｓｃを走査パルス電圧Ｖａｄよりも大きく設定することで、図７に示すように、走査基準電位Ｖｎｄを正電位にすることもできる。
【００６０】
１−３  ＰＤＰ駆動回路の動作シーケンス
図１、図６、および図７を参照しながら、ＰＤＰ駆動回路の動作シーケンスを時系列で説明する。図７は、図１のＰＤＰ駆動回路において、各構成要素の動作波形を時系列で示す。図６は、図７において、各期間における各構成要素の動作状態ＳＴを示す。動作状態ＳＴは、各スイッチ部のオン／オフ状態、並びに各信号の電位レベルの状態を表す。維持パルス発生回路５３、走査電極群駆動部Ｂｂ１、走査電極群駆動部Ｂｂ２、および維持電極駆動回路６では、高電位側スイッチ部および低電位側スイッチ部は対で構成され、互いに反転した論理状態をとる。このため、図６および図７では特に低電位側スイッチ部に着目し、高電位側スイッチ部の説明は省略する。
【００６１】
１−３−１  副初期化期間ＴＩ１
初期化期間ＴＩは、副初期化期間ＴＩ１および副初期化期間ＴＩ２を含む。副初期化期間ＴＩ１は、時点Ｔ１から時点Ｔ２までの期間であり、その期間における動作状態ＳＴは動作状態ＳＴ１である。各スイッチ部ＳＷｃ、ＳＷＩ２、ＳＷｉ、ＳＷｊはオフされ、各スイッチ部ＳＷｄ、ＳＷ１、ＳＷ２、および各スイッチ部群ＳＷｈ１、ＳＷｈ２はオンされる。これにより、各放電経路Ｒ１、Ｒ２は、維持パルス発生回路５３、群間スイッチ部ＳＷＩ２、負初期化波形生成回路５１、およびアドレス電圧印加回路５２から分離される。また、走査部Ｂａ１、Ｂａ２は、走査電極群駆動信号ＶＣｇ１、ＶＣｇ２を放電経路電位Ｖ１、Ｖ２に、それぞれ設定する。正初期化波形生成回路５４は、正方向初期化開始電位Ｖｓｔ１から正初期化尖頭電位Ｖｓｔに単調増加的に上昇する正副初期化パルスを生成する。正初期化波形生成回路５４は、共通放電経路Ｒ０、群スイッチ部ＳＷ１、放電経路Ｒ１、および走査部Ｂａ１を経由して、正副初期化パルスを走査電極群ＳＣｇ１に供給する。同時に正初期化波形生成回路５４は、群スイッチ部ＳＷ２、放電経路Ｒ２、および走査部Ｂａ２を経由して、正副初期化パルスを走査電極群ＳＣｇ２に供給する。正副初期化パルスは、初期化パルスの一部分を形成する。すなわち、各走査電極群駆動信号ＶＣｇ１、ＶＣｇ２は、同一波形の初期化パルスに設定される。
【００６２】
一方、スイッチ部ＳＷｆはオンされるため、維持電極駆動回路６は、維持電極駆動信号ＶＵを接地電位に設定する。
【００６３】
１−３−２  副初期化期間ＴＩ２
副初期化期間ＴＩ２は、時点Ｔ２から時点Ｔ３までの期間であり、その期間における動作状態ＳＴは動作状態ＳＴ２である。各スイッチ部ＳＷ１、ＳＷ２、ＳＷｊはオフされ、各スイッチ部ＳＷＩ２、ＳＷｉ、および各スイッチ部群ＳＷｈ１、ＳＷｈ２はオンされる。これにより、各放電経路Ｒ１、Ｒ２は、維持パルス発生回路５３、正初期化波形生成回路５４、およびアドレス電圧印加回路５２から分離される。また、走査部Ｂａ１、Ｂａ２は、走査電極群駆動信号ＶＣｇ１、ＶＣｇ２を放電経路電位Ｖ１、Ｖ２に、それぞれ設定する。負初期化波形生成回路５１は、負方向初期化開始電位Ｖａｄ１から走査尖頭電位Ｖａｄに単調減少的に下降する負副初期化パルスを生成する。負初期化波形生成回路５１は、放電経路Ｒ１および走査部Ｂａ１を経由して、負副初期化パルスを走査電極群ＳＣｇ１に供給する。同時に負初期化波形生成回路５１は、放電経路Ｒ１、スイッチ部ＳＷＩ２、放電経路Ｒ２、および走査部Ｂａ２を経由して、負副初期化パルスを走査電極群ＳＣｇ２に供給する。負副初期化パルスは、初期化パルスの一部分を形成する。すなわち、各走査電極群駆動信号ＶＣｇ１、ＶＣｇ２は、同一信号波形の初期化パルスに設定される。
【００６４】
一方、スイッチ部ＳＷｆがオフされると同時に、維持パルス電圧源Ｅｓｕ２の供給電圧は維持電極オフセット電圧Ｖｅに設定される。これにより、維持電極駆動回路６は、維持電極駆動信号ＶＵを維持電極オフセット電位Ｖｅに設定する。
【００６５】
１−３−３  書込み先行期間Ｔｗ０
書込み期間Ｔｗは、書込み先行期間Ｔｗ０および走査期間ＴＣを含む。書込み先行期間Ｔｗ０は、時点Ｔ３から時点Ｔ４までの期間であり、その期間における動作状態ＳＴは動作状態ＳＴ５である。各スイッチ部ＳＷ１、ＳＷ２、ＳＷｉ、および各スイッチ部群ＳＷｈ１、ＳＷｈ２はオフされ、各スイッチ部ＳＷＩ２、ＳＷｊはオンされる。これにより、各放電経路Ｒ１、Ｒ２は、維持パルス発生回路５３、正初期化波形生成回路５４、および負初期化波形生成回路５１から分離される。アドレス電圧印加回路５２は、放電経路電位Ｖ１を走査尖頭電位Ｖａｄに設定し、群間スイッチ部ＳＷＩ２を介して、放電経路電位Ｖ２を走査尖頭電位Ｖａｄに設定する。その結果、走査部Ｂａ１、Ｂａ２は、それぞれ走査電極群駆動信号ＶＣｇ１、ＶＣｇ２を走査基準電位Ｖｎｄに設定する。走査基準電位Ｖｎｄは、非選択電位を表す。
【００６６】
一方、スイッチ部ＳＷｆがオフされると同時に、維持パルス電圧源Ｅｓｕ２の供給電圧は維持電極オフセット電圧Ｖｅに設定される。これにより、維持電極駆動回路６は、維持電極駆動信号ＶＵを維持電極オフセット電位Ｖｅに設定する。
【００６７】
１−３−４  副走査期間ＴＣ１
走査期間ＴＣは、副走査期間ＴＣ１および副走査期間ＴＣ２を含む。副走査期間ＴＣ１は、時点Ｔ４から時点Ｔ７までの期間である。その期間における動作状態ＳＴは、時点Ｔ４から時点Ｔ５までと時点Ｔ６から時点Ｔ７までが動作状態ＳＴ３であり、時点Ｔ５から時点Ｔ６までが動作状態ＳＴ４である。各動作状態ＳＴ３、ＳＴ４では、各スイッチ部ＳＷｄ、ＳＷ１、ＳＷＩ２、ＳＷｉ、およびスイッチ部群ＳＷｈ２はオフされ、各スイッチ部ＳＷｂ、ＳＷｃ、ＳＷ２、ＳＷｊはオンされる。これにより、放電経路Ｒ１は、維持パルス発生回路５３、正初期化波形生成回路５４、および複合スイッチ５０から分離され、放電経路電位Ｖ１は走査尖頭電位Ｖａｄに設定される。また、放電経路Ｒ２は、正初期化波形生成回路５４、群スイッチ部ＳＷ１、および群間スイッチ部ＳＷＩ２から分離され、接地端子ＧＮＤ１に接続されることにより、放電経路電位Ｖ２は接地電位に設定される。その結果、走査部Ｂａ２は、走査電極群駆動信号ＶＣｇ２を、接地電位に対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する電位を表す基準嵩上げ電位Ｖｐａに設定する。
【００６８】
さらに、スイッチ部群ＳＷｈ１は、動作状態ＳＴ３ではオフされ、動作状態ＳＴ４ではオンされる。その結果、走査部Ｂａ１は、走査電極群駆動信号ＶＣｇ１を、動作状態ＳＴ３では走査基準電位Ｖｎｄに設定し、動作状態ＳＴ４では走査尖頭電位Ｖａｄに設定する。このように、走査部Ｂａ１は、副走査期間ＴＣ１を通して、走査尖頭電位Ｖａｄと走査基準電位Ｖｎｄとを切り替えることにより走査パルスを生成し、走査電極駆動回路用制御信号Ｓ３Ｃに従って、走査電極群ＳＣｇ１内のｎ１個の走査電極に順番に供給する。走査基準電位Ｖｎｄは非選択電位を表し、走査尖頭電位Ｖａｄは選択電位を表す。また走査部Ｂａ２は、副走査期間ＴＣ１を通して、走査電極群駆動信号ＶＣｇ２を基準嵩上げ電位Ｖｐａに設定する。基準嵩上げ電位Ｖｐａは、非選択電位を表す。基準嵩上げ電位Ｖｐａは、初期化尖頭電位Ｖｓｔと走査基準電位Ｖｎｄの間にあり、（Ｖｎｄ＝Ｖａｄ＋Ｖｓｃ）かつ（Ｖｐａ＝Ｖｓｃ）であるから、走査基準電位Ｖｎｄよりも走査尖頭電圧Ｖａｄだけ高い。
【００６９】
一方、各動作状態ＳＴ３、ＳＴ４では、スイッチ部ＳＷｆがオフされると同時に、維持パルス電圧源Ｅｓｕ２の供給電圧は維持電極オフセット電圧Ｖｅに設定される。これにより、維持電極駆動回路６は、維持電極駆動信号ＶＵを維持電極オフセット電位Ｖｅに設定する。
【００７０】
１−３−５  副走査期間ＴＣ２
副走査期間ＴＣ２は、時点Ｔ７から時点Ｔ１０までの期間である。その期間における動作状態ＳＴは、時点Ｔ７から時点Ｔ８までと時点Ｔ９から時点Ｔ１０までが動作状態ＳＴ５であり、時点Ｔ８から時点Ｔ９までが動作状態ＳＴ６である。動作状態ＳＴ５における動作は、書込み先行期間Ｔｗ０における動作と同様であるので、説明を省略する。動作状態ＳＴ６では、各スイッチ部ＳＷ１、ＳＷ２、ＳＷｉ、およびスイッチ部群ＳＷｈ１はオフされ、各スイッチ部ＳＷＩ２、ＳＷｊ、およびスイッチ部群ＳＷｈ２はオンされる。これにより、各放電経路Ｒ１、Ｒ２は、維持パルス発生回路５３、正初期化波形生成回路５４、および負初期化波形生成回路５１から分離される。アドレス電圧印加回路５２は、放電経路電位Ｖ１を走査尖頭電位Ｖａｄに設定し、群間スイッチ部ＳＷＩ２は設定された走査尖頭電位Ｖａｄを走査電極群駆動部Ｂｂ２に供給する。走査電極群駆動部Ｂｂ２は、放電経路電位Ｖ２を走査尖頭電位Ｖａｄに設定する。その結果、走査部Ｂａ１は、走査電極群駆動信号ＶＣｇ１を走査基準電位Ｖｎｄに設定し、走査部Ｂａ２は、走査電極群駆動信号ＶＣｇ２を走査尖頭電位Ｖａｄに設定する。
【００７１】
このように、走査部Ｂａ１は、副走査期間ＴＣ２を通して、走査電極群駆動信号ＶＣｇ１を走査基準電位Ｖｎｄに設定する。走査基準電位Ｖｎｄは、非選択電位を表す。また走査部Ｂａ２は、副走査期間ＴＣ２を通して、走査尖頭電位Ｖａｄと走査基準電位Ｖｎｄとを切り替えることにより走査パルスを生成し、走査電極駆動回路用制御信号Ｓ３Ｃに従って、走査電極群ＳＣｇ２内のｎ２個の走査電極に順番に供給する。走査基準電位Ｖｎｄは非選択電位を表し、走査尖頭電位Ｖａｄは選択電位を表す。
【００７２】
一方、各動作状態ＳＴ５、ＳＴ６では、スイッチ部ＳＷｆがオフされると同時に、維持パルス電圧源Ｅｓｕ２の供給電圧は維持電極オフセット電圧Ｖｅに設定される。これにより、維持電極駆動回路６は、維持電極駆動信号ＶＵを維持電極オフセット電位Ｖｅに設定する。
【００７３】
１−３−６  維持期間ＴＵ
維持期間ＴＵは、時点Ｔ１０から時点Ｔ１２までの期間を所定回数繰り返す期間である。その期間における動作状態ＳＴは、時点Ｔ１０から時点Ｔ１１までが動作状態ＳＴ７であり、時点Ｔ１１から時点Ｔ１２までが動作状態ＳＴ８である。各動作状態ＳＴ７、ＳＴ８では、各スイッチ部ＳＷｄ、ＳＷＩ２、ＳＷｉ、ＳＷｊはオフされ、各スイッチ部ＳＷｃ、ＳＷ１、ＳＷ２、および各スイッチ部群ＳＷｈ１、ＳＷｈ２はオンされる。これにより、各放電経路Ｒ１、Ｒ２は、正初期化波形生成回路５４、群間スイッチ部ＳＷＩ２、負初期化波形生成回路５１、およびアドレス電圧印加回路５２から分離される。また、走査部Ｂａ１、Ｂａ２は、走査電極群駆動信号ＶＣｇ１、ＶＣｇ２を放電経路電位Ｖ１、Ｖ２に、それぞれ設定する。
【００７４】
さらに、スイッチ部ＳＷｂは、動作状態ＳＴ７ではオンされ、動作状態ＳＴ８ではオフされる。これにより、維持パルス発生回路５３は、接地電位と維持パルス電位Ｖｓｕを交互に繰り返す維持パルスを生成する。維持パルス発生回路５３は、共通放電経路Ｒ０、群スイッチ部ＳＷ１、放電経路Ｒ１、および走査部Ｂａ１を経由して、維持パルスを走査電極群ＳＣｇ１に供給する。同時に維持パルス発生回路５３は、群スイッチ部ＳＷ２、放電経路Ｒ２、および走査部Ｂａ２を経由して、維持パルスを走査電極群ＳＣｇ２に供給する。すなわち、各走査電極群駆動信号ＶＣｇ１、ＶＣｇ２は、維持期間ＴＵを通して同一波形の維持パルスに設定される。
【００７５】
さらに、動作状態ＳＴ７においてスイッチ部ＳＷｂがオンされる場合、スイッチ部ＳＷｆはオフされ、動作状態ＳＴ８においてスイッチ部ＳＷｂがオフされる場合、スイッチ部ＳＷｆはオンされる。これにより、維持電極駆動回路６は、維持期間ＴＵを通して、維持パルス発生回路５３の維持パルスと同期し、かつ反転された維持パルスを生成し、各維持電極群ＳＵｇ１、ＳＵｇ２に、維持パルスを表す維持電極駆動信号ＶＵを供給する。
【００７６】
１−４  まとめおよび効果
上述したように、実施の形態１では、ＰＤＰの走査電極に走査パルスを順番に供給するスキャン方式において、走査電極の総数を２個の群に分割して駆動する２群構成を説明した。この場合、維持パルス発生回路５３、正初期化波形生成回路５４、負初期化波形生成回路５１、およびアドレス電圧印加回路５２は、走査電極の総数を１個の群として駆動する１群構成と同様に、１個で済む。しかし、群スイッチ部および走査部は２個必要となり、群間スイッチ部ＳＷＩ２も１個追加される。走査部については、例えば、６４出力の１チップ半導体集積回路（ＩＣ）で構成し、走査電極数ｎを１０２４個とすれば、１群構成であっても１６個必要となる。２群構成の場合、各走査部Ｂｂ１、Ｂｂ２当たり８個ずつ使用するだけであるから、実質的には増加しない。
【００７７】
また群スイッチ部については、１群構成であっても、副初期化期間ＴＩ２における正初期化波形生成回路５４の分離、および走査期間ＴＣにおける維持パルス発生回路５３の分離のために、必要である。群スイッチ部は放電経路に直列に挿入されるため、流れる電流の総量は数１００アンペアにも達する。この総電流量を確保するため、群スイッチ部は、例えば、数個ないし１０数個のスイッチング素子により並列に構成される。２群構成の場合、この複数個のスイッチング素子を、電流量に比例して２群に分割するだけであるから、実質的には増加しない。この複数個のスイッチング素子が１チップにＩＣ化されている場合でも、ＩＣ内の複数個のスイッチング素子を電流量に比例して２群に分割し、それぞれを１群ごとに使用すればよい。このように２群構成であっても、実質的には、群間スイッチ部ＳＷＩ２が１個と群間スイッチ部ＳＷＩ２用の制御線が１個追加されるだけで済み、最小限の回路量の追加により、２群構成が実現できる。
【００７８】
実施の形態１の２群構成では、副走査期間ＴＣ２において、群間スイッチ部ＳＷＩ２をオンすることにより、走査電極群駆動部Ｂｂ１内のアドレス電圧印加回路５２は、群間スイッチ部ＳＷＩ２を介して、走査尖頭電位Ｖａｄを走査電極群駆動部Ｂｂ２に供給する。その結果、走査電極群駆動部Ｂｂ２は、走査電極群駆動部Ｂｂ１の走査尖頭電位Ｖａｄに基づいて走査パルスを生成し、走査電極群駆動部Ｂｂ１は、走査尖頭電位Ｖａｄに基づいて走査基準電位Ｖｎｄを生成する。これにより、アドレス電圧印加回路５２は、１個にもかかわらず、２群構成に合わせて２個分備える場合と同等の効果を得ることができる。
【００７９】
一方、副走査期間ＴＣ１において、群間スイッチ部ＳＷＩ２をオフすることにより、走査電極群駆動部Ｂｂ１は、走査尖頭電位Ｖａｄに基づいて走査パルスを生成する。走査電極群駆動部Ｂｂ２は、走査電極群駆動部Ｂｂ１の走査尖頭電位Ｖａｄとは無関係に基準嵩上げ電位Ｖｐａを生成する。基準嵩上げ電位Ｖｐａは後述するように、走査基準電位Ｖｎｄよりも十分高くする必要がある。副走査期間ＴＣ１において、群間スイッチ部ＳＷＩ２がオンすると仮定すると、放電経路電位Ｖ２は走査尖頭電位Ｖａｄに設定される。この場合でも基準嵩上げ電位Ｖｐａを高くするために、群間スイッチ部ＳＷＩ２をオフする場合の基準嵩上げ電位Ｖｐａと同程度の電位を、走査電極群駆動信号ＶＣｇ２に与えなければならない。それゆえに、例えば走査基準電圧源Ｅｓｃ２が供給する電圧を、走査基準電圧Ｖｓｃに対して走査尖頭電位Ｖａｄの絶対値分だけ大きくする必要がある（図７参照）。すなわち、走査部Ｂａ２内の各スイッチ部群ＳＷｇ２、ＳＷｈ２には、合わせて走査尖頭電位Ｖａｄの絶対値分だけ大きい電圧がかかることになる。しかし群間スイッチ部ＳＷＩ２をオフすることにより、各スイッチ部群ＳＷｇ２、ＳＷｈ２にかかる電圧は小さくなり、走査部Ｂａ２の信頼性が向上し、コストが低下する。
【００８０】
負初期化波形生成回路５１の場合も同様に、副初期化期間ＴＩ２において、群間スイッチ部ＳＷＩ２をオンする。これにより、走査電極群駆動部Ｂｂ１内の負初期化波形生成回路５１は、群間スイッチ部ＳＷＩ２を介して、負副初期化パルスを走査電極群駆動部Ｂｂ２に供給する。その結果、走査電極群駆動部Ｂｂ１、Ｂｂ２は、負副初期化パルスを各走査電極群ＳＣｇ１、ＳＣｇ２にそれぞれ供給する。これにより、負初期化波形生成回路５１は、１個にもかかわらず、２群構成に合わせて２個分備える場合と同等の効果を得ることができる。
【００８１】
さらに、正初期化波形生成回路５４は、副初期化期間ＴＩ１において、２群に共通に正副初期化パルスを供給することができる。維持パルス発生回路５３も同様に、維持期間ＴＵにおいて、２群に共通に維持パルスを供給することができる。これにより、正初期化波形生成回路５４および維持パルス発生回路５３は、それぞれ１個にもかかわらず、２群構成に合わせてそれぞれ２個分備える場合と同等の効果を得ることができる。
【００８２】
しかも、副走査期間ＴＣ１において、第１群の非選択電位は走査基準電位Ｖｎｄであるが、第２群の非選択電位は基準嵩上げ電位Ｖｐａとなる。これにより、第２群の非選択電位は、第１群よりも走査尖頭電圧Ｖａｄだけ高くすることができる。
【００８３】
初期化期間ＳＴで壁電荷が蓄積された後、書込み期間Ｔｗで走査パルスが供給されるまでの期間（走査待機期間とも呼ばれる）は、シングルスキャン方式の場合、書込み期間Ｔｗの後方になればなるほど相対的に長くなる。しかし２群構成では、上述のように第２群において基準嵩上げ電位Ｖｐａを、走査基準電位Ｖｎｄよりも十分高くすることができるので、放電セル内の壁電荷の中和を最小限にすることが可能になり、アドレッシングの誤りも発生しにくくなる。これにより、安定した駆動が可能となり、ＰＤＰの周囲温度も高く設定することができる。また、ＰＤＰ駆動回路の高電圧化が不要となるため、高耐電圧の回路部品が削減され、電源電圧の低下により消費電力が低減される。
【００８４】
上述したように２群構成であっても、回路量を２群分必要としないため、ＰＤＰ駆動回路の設置面積が縮小する。さらに、このような回路量の削減、および耐電圧部品の削減により、コスト削減の効果は高い。
【００８５】
（実施の形態２）
実施の形態２では、実施の形態１と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態１と同等であるので、説明を省略する。
【００８６】
２−１  ＰＤＰ駆動回路の構成および動作（オフセット電位生成部５５）
図８は、実施の形態２におけるＰＤＰ駆動回路の構成を示すブロック図である。図９は、実施の形態２におけるＰＤＰ駆動回路の駆動電圧波形を示す波形図である。図１の実施の形態１に対して、走査電極群駆動部Ｂｂ２は、さらに、放電経路Ｒ２に接続されるオフセット電位生成部５５を含む。オフセット電位生成部５５は、所定の負のオフセット電圧Ｖｆｓ１を供給するオフセット電圧源Ｅｆｓ１と、ソース端子がオフセット電圧源Ｅｆｓ１に、ドレイン端子が放電経路Ｒ２にそれぞれ接続されるスイッチ部ＳＷｒとを含む。スイッチ部ＳＷｒは、そのボディダイオードが、放電経路Ｒ２からオフセット電圧源Ｅｆｓ１に流れる電流を、遮断する向きに配置されている。接地電位に対するオフセット電圧Ｖｆｓ１の電位レベルは、オフセット電位Ｖｆｓ１とも呼ばれる。実施の形態２では、オフセット電位Ｖｆｓ１は負電位である。オフセット電位生成部５５は、副走査期間ＴＣ１においてスイッチ部ＳＷｒをオンすることにより、放電経路電位Ｖ２をオフセット電位Ｖｆｓ１に設定する。
【００８７】
２−２  ＰＤＰ駆動回路の動作シーケンス（副走査期間ＴＣ１）
実施の形態１との相異点は、時点Ｔ４から時点Ｔ７までの副走査期間ＴＣ１において、群スイッチ部ＳＷ２がオン状態からオフ状態に変更されたこと、および追加されたスイッチ部ＳＷｒがオンされ、それ以外の期間ではオフされることである。これにより、副走査期間ＴＣ１では放電経路Ｒ２は、維持パルス発生回路５３、正初期化波形生成回路５４、および複合スイッチ５０から分離され、放電経路電位Ｖ２はオフセット電位Ｖｆｓ１に設定される。その結果、走査部Ｂａ２は、走査電極群駆動信号ＶＣｇ２を、オフセット電位Ｖｆｓ１に対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する電位を表す基準嵩上げ電位Ｖｐａに設定する。
【００８８】
基準嵩上げ電位Ｖｐａは、実施の形態２では、接地電位に対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する電位（実施の形態１の基準嵩上げ電位Ｖｐａ）と走査基準電位Ｖｎｄの間にある。（Ｖｎｄ＝Ｖａｄ＋Ｖｓｃ）かつ（Ｖｐａ＝Ｖｓｃ＋Ｖｆｓ１）であるから、基準嵩上げ電位Ｖｐａは、走査基準電位Ｖｎｄよりも（Ｖｆｓ１−Ｖａｄ）だけ高い。言い換えれば、オフセット電位Ｖｆｓ１は、接地電位と走査尖頭電位Ｖａｄの間にあることになる。
【００８９】
２−３  まとめおよび効果
上述したように、実施の形態２では、走査電極群駆動部Ｂｂ２にオフセット電位生成部５５を設ける。これにより、副走査期間ＴＣ１において、基準嵩上げ電位Ｖｐａを、走査基準電位Ｖｎｄに対して、正初期化尖頭電位Ｖｓｔの方向に走査尖頭電圧Ｖａｄだけ電位差を有する電位レベルに限定（実施の形態１）しなくてよいことになる。すなわち基準嵩上げ電位Ｖｐａは、所望の電位レベルに設定することができる。特に、実施の形態１の場合よりも基準嵩上げ電位Ｖｐａの電位レベルを下げることにより、群間スイッチ部ＳＷＩ２の高耐電圧化が不要となり、消費電力がさらに低減される。
【００９０】
（実施の形態３）
実施の形態３では、実施の形態１と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態１と同等であるので、説明を省略する。
【００９１】
３−１  ＰＤＰ駆動回路の構成および動作（オフセット電位生成部５６）
図１０は、実施の形態３におけるＰＤＰ駆動回路の構成を示すブロック図である。図１１は、実施の形態３におけるＰＤＰ駆動回路の駆動電圧波形を示す波形図である。図１の実施の形態１に対して、走査電極駆動回路５は、さらに、共通放電経路Ｒ０に接続されるオフセット電位生成部５６を含む。オフセット電位生成部５６は、オフセット電圧源Ｅｆｓ２、スイッチ部ＳＷｓ、およびダイオード部ＤＩｓを含む。オフセット電圧源Ｅｆｓ２は、所定の正のオフセット電圧Ｖｆｓ２を供給する。スイッチ部ＳＷｓは、ドレイン端子がオフセット電圧源Ｅｆｓ２に接続される。ダイオード部ＤＩｓは、アノード端子がスイッチ部ＳＷｓのソース端子に、カソード端子が共通放電経路Ｒ０に接続される。スイッチ部ＳＷｓは、そのボディダイオードが、オフセット電圧源Ｅｆｓ２から共通放電経路Ｒ０に流れる電流を、遮断する向きに配置されている。ダイオード部ＤＩｓは、放電経路Ｒ２からオフセット電圧源Ｅｆｓ２に流れる電流を、遮断する向きで配置されている。接地電位に対するオフセット電圧Ｖｆｓ２の電位レベルは、オフセット電位Ｖｆｓ２とも呼ばれる。実施の形態３では、オフセット電位Ｖｆｓ２は正電位である。オフセット電位生成部５６は、副走査期間ＴＣ１においてスイッチ部ＳＷｓおよびスイッチ部ＳＷ２をオンすることにより、共通放電経路電位Ｖ０および放電経路電位Ｖ２をオフセット電位Ｖｆｓ２に設定する。
【００９２】
３−２  ＰＤＰ駆動回路の動作シーケンス（副走査期間ＴＣ１）
実施の形態１との相異点は、時点Ｔ４から時点Ｔ７までの副走査期間ＴＣ１において、スイッチ部ＳＷｃがオン状態からオフ状態に変更されたこと、および追加されたスイッチ部ＳＷｓがオンされ、それ以外の期間ではオフされることである。このときスイッチ部ＳＷｃの代わりに、スイッチ部ＳＷｂをオフさせても良い。これにより、副走査期間ＴＣ１では共通放電経路Ｒ０は、維持パルス発生回路５３および正初期化波形生成回路５４から分離され、放電経路Ｒ２に接続されるので、共通放電経路電位Ｖ０および放電経路電位Ｖ２はオフセット電位Ｖｆｓ２に設定される。その結果、走査部Ｂａ２は、走査電極群駆動信号ＶＣｇ２を、オフセット電位Ｖｆｓ２に対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する電位を表す基準嵩上げ電位Ｖｐａに設定する。
【００９３】
基準嵩上げ電位Ｖｐａは、実施の形態３では、初期化尖頭電位Ｖｓｔと、接地電位に対して正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する電位（実施の形態１の基準嵩上げ電位Ｖｐａ）との間にある。したがって基準嵩上げ電位Ｖｐａは、実施の形態１の場合よりもオフセット電位Ｖｆｓ２だけ高い。
【００９４】
３−３  まとめおよび効果
上述したように、実施の形態３では、走査電極群駆動部Ｂｂ２にオフセット電位生成部５６を設ける。これにより、副走査期間ＴＣ１において、基準嵩上げ電位Ｖｐａを、走査基準電位Ｖｎｄに対して正初期化尖頭電位Ｖｓｔの方向に走査尖頭電圧Ｖａｄだけ電位差を有する電位レベルに限定（実施の形態１）しなくてよいことになる。すなわち基準嵩上げ電位Ｖｐａは、所望の電位レベルに設定することができる。特に、実施の形態１の場合よりも基準嵩上げ電位Ｖｐａの電位レベルを上げることにより、実施の形態１に比較して、さらに安定した駆動が可能となり、ＰＤＰの周囲温度も高く設定することができる。
【００９５】
（実施の形態４）
実施の形態４では、実施の形態１と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態１と同等であるので、説明を省略する。
【００９６】
４−１  ＰＤＰ駆動回路の構成および動作
４−１−１  ＰＤＰ駆動回路の概要
図１２は、実施の形態４におけるＰＤＰ駆動回路の構成を示すブロック図である。図１３は、実施の形態４におけるＰＤＰ駆動回路の駆動電圧波形を示す波形図である。図１の実施の形態１に対して、実施の形態４におけるＰＤＰ駆動回路は、走査電極の総数をｋ個（ｋは２以上でｎ以下の整数）の群に分割し、それぞれを駆動するｋ群構成を備える。ＰＤＰ１０Ａにおいて、総数がｎ個の走査電極ＳＣｉは、各走査電極群ＳＣｇ１、ＳＣｇ２、・・・、ＳＣｇｋに分割される。走査電極群ＳＣｇｗは、副走査期間ＴＣｗを走査するｎｗ個の走査電極をそれぞれ含む（ｗ＝１、２、・・・、ｋ）。同様に、総数がｎ個の維持電極ＳＵｉは、各維持電極群ＳＵｇ１、ＳＵｇ２、・・・、ＳＵｇｋに分割される。維持電極群ＳＵｇｗは、走査電極群ＳＣｇｗ内のｎｗ個の走査電極とそれぞれ対を成すｎｗ個の維持電極をそれぞれ含む（ｗ＝１、２、・・・、ｋ）。なお、（ｎ１＋ｎ２＋・・・＋ｎｋ＝ｎ）であり、通常、ｎは、ｎ１、ｎ２、・・・、ｎｋに大略均等に分割されるが、不均等にしてもよい。
【００９７】
走査電極駆動回路５Ａは、維持パルス発生回路５３、正初期化波形生成回路５４、複合スイッチ部５０Ａ、およびｋ個の各走査電極群駆動部Ｂｂ１、Ｂｂ２、・・・、Ｂｂｋを含む。複合スイッチ部５０Ａは、一端が共通放電経路Ｒ０に接続され、ｋ個の他端は、放電経路Ｒｗを介して走査電極群駆動部Ｂｂｗにそれぞれ接続される（ｗ＝１、２、・・・、ｋ）。走査電極群駆動部Ｂｂｗの他端は、走査電極群ＳＣｇｗ内のｎｗ個の走査電極に、別々の配線でそれぞれ接続される（ｗ＝１、２、・・・、ｋ）。一方、維持電極駆動回路６の一端は、維持電極群ＳＵｇ１、ＳＵｇ２、・・・、ＳＵｇｋ内の合計ｎ個の維持電極に、１本の配線でそれぞれ接続される。
【００９８】
４−１−２  複合スイッチ部５０Ａ
複合スイッチ部５０Ａは、ｋ個の群スイッチ部ＳＷ１、ＳＷ２、・・・、ＳＷｋ、および（ｋ−１）個の群間スイッチ部ＳＷＩ２、ＳＷＩ３、・・・、ＳＷＩｋをそれぞれ含む。群スイッチ部ＳＷｗは、ドレイン端子が共通放電経路Ｒ０に、ソース端子が放電経路Ｒｗを介して走査電極群駆動部Ｂｂｗにそれぞれ接続され、共通放電経路Ｒ０と走査電極群駆動部Ｂｂｗとの接続をそれぞれオン／オフする（ｗ＝１、２、・・・、ｋ）。
【００９９】
実施の形態４のｋ群構成において、群スイッチ部ＳＷ１および走査電極群駆動部Ｂｂ１は、第１群副走査電極駆動回路を構成する。同様に、群スイッチ部ＳＷｗ、群間スイッチ部ＳＷＩｗ、および走査電極群駆動部Ｂｂｗは、第ｗ群副走査電極駆動回路をそれぞれ構成する（ｗ＝２、３、・・・、ｋ）。走査電極駆動回路５は、維持パルス発生回路５３、正初期化波形生成回路５４、第１群副走査電極駆動回路、および（ｋ−１）個の第ｗ群副走査電極駆動回路を含む（ｗ＝２、３、・・・、ｋ）。第１群副走査電極駆動回路は第１群とも呼ばれ、第ｗ群副走査電極駆動回路は第ｗ群ともそれぞれ呼ばれる（ｗ＝２、３、・・・、ｋ）。
【０１００】
群間スイッチ部ＳＷＩｗは、ソース端子が放電経路Ｒ（ｗ−１）に、ドレイン端子が放電経路Ｒｗにそれぞれ接続され、放電経路Ｒ（ｗ−１）と放電経路Ｒｗとの接続をそれぞれオン／オフする（ｗ＝２、３、・・・、ｋ）。ここで放電経路Ｒ（ｗ−１）は、第（ｗ−１）群の放電経路を表す（ｗ＝２、３、・・・、ｋ）。放電経路Ｒｗの電位Ｖｗは、放電経路電位Ｖｗともそれぞれ呼ばれる（ｗ＝１、２、・・・、ｋ）。群スイッチ部ＳＷｗは、そのボディダイオードが、維持パルス発生回路５３の接地端子ＧＮＤ１から放電経路Ｒｗに流れる電流を、遮断する向きにそれぞれ配置されている（ｗ＝１、２、・・・、ｋ）。また、群間スイッチ部ＳＷＩｗは、そのボディダイオードが、放電経路Ｒｗから放電経路Ｒ（ｗ−１）に流れる電流を、遮断する向きにそれぞれ配置されている（ｗ＝２、３、・・・、ｋ）。
【０１０１】
４−１−３  走査電極群駆動部Ｂｂ１、Ｂｂｗ（ｗ＝２、３、・・・、ｋ）
走査電極群駆動部Ｂｂ１は、放電経路Ｒ１に接続される負初期化波形生成回路５１と、同様に放電経路Ｒ１に接続されるアドレス電圧印加回路５２と、放電経路Ｒ１と走査電極群ＳＣｇ１との間に挿入される走査部Ｂａ１とを含む。走査電極群駆動部Ｂｂｗは、放電経路Ｒｗと走査電極群ＳＣｇｗとの間に挿入される走査部Ｂａｗを含む（ｗ＝２、３、・・・、ｋ）。走査電極群駆動部Ｂｂ１に含まれる負初期化波形生成回路５１およびアドレス電圧印加回路５２と同等の機能は、各走査電極群駆動部Ｂｂｗには含まれない（ｗ＝２、３、・・・、ｋ）。
【０１０２】
４−２  ＰＤＰ駆動回路の動作シーケンス
４−２−１  副初期化期間ＴＩ１
副初期化期間ＴＩ１において、正初期化波形生成回路５４は、初期化パルスの一部分を形成する正副初期化パルスを生成し、群スイッチ部ＳＷｗおよび走査電極群駆動部Ｂｂｗを介して、走査電極群ＳＣｇｗにそれぞれ供給する（ｗ＝１、２、・・・、ｋ）。
【０１０３】
４−２−２  副初期化期間ＴＩ２
副初期化期間ＴＩ２において、負初期化波形生成回路５１は、初期化パルスの一部分を形成する負副初期化パルスを生成し、走査部Ｂａ１を介して、走査電極群ＳＣｇ１に供給する。同時に負初期化波形生成回路５１は、群間スイッチ部ＳＷＩｗおよび走査電極群駆動部Ｂｂｗを介して、負副初期化パルスを走査電極群ＳＣｇｗにそれぞれ供給する（ｗ＝２、３、・・・、ｋ）。
【０１０４】
４−２−３  走査期間ＴＣ
走査期間ＴＣは、時点Ｔ４から時点Ｔ７Ｃｋまでの期間（図１３に図示）である。その期間における動作状態ＳＴを、第１群と第ｗ群に分けて、説明する（ｗ＝２、３、・・・、ｋ）。
【０１０５】
４−２−３−１  第１群
第１群において、走査期間ＴＣは、時点Ｔ４から時点Ｔ７Ｃ１までの副走査期間ＴＣ１と、時点Ｔ７Ｃ１から時点Ｔ７Ｃｋまでの副走査期間ＴＣＬ１とに分けられる。副走査期間ＴＣ１における動作状態ＳＴは、実施の形態１における第１群の副走査期間ＴＣ１と同様である。副走査期間ＴＣＬ１における動作状態ＳＴは、実施の形態１における第１群の副走査期間ＴＣ２と同様である。
【０１０６】
すなわち、副走査期間ＴＣを通して、アドレス電圧印加回路５２は、放電経路電位Ｖ１を走査尖頭電位Ｖａｄに設定する。副走査期間ＴＣ１では、走査部Ｂａ１は、走査尖頭電位Ｖａｄおよび走査基準電位Ｖｎｄに基づいて走査パルスを生成し、走査電極駆動回路用制御信号Ｓ３Ｃに従って、走査電極群ＳＣｇ１内のｎ１個の走査電極に順番に供給する。走査基準電位Ｖｎｄは非選択電位を表し、走査尖頭電位Ｖａｄは選択電位を表す。副走査期間ＴＣＬ１では、走査部Ｂａ１は、走査電極群駆動信号ＶＣｇ１を走査基準電位Ｖｎｄに設定する。走査基準電位Ｖｎｄは、非選択電位を表す。
【０１０７】
４−２−３−２  第ｗ群（ｗ＝２、３、・・・、ｋ）
第ｗ群において、走査期間ＴＣは、副走査期間ＴＣＦｗ、副走査期間ＴＣｗ、および副走査期間ＴＣＬｗに分けられる（ｗ＝２、３、・・・、ｋ）。副走査期間ＴＣＦｗは、時点Ｔ４から時点Ｔ７Ｃ（ｗ−１）までの期間である（ｗ＝２、３、・・・、ｋ）。副走査期間ＴＣｗは、時点Ｔ７Ｃ（ｗ−１）から時点Ｔ７Ｃｗまでの期間である（ｗ＝２、３、・・・、ｋ）。副走査期間ＴＣＬｗは、時点Ｔ７Ｃｗから時点Ｔ７Ｃｋまでの期間である（ｗ＝２、３、・・・、ｋ）。ただし、副走査期間ＴＣＬｋの長さは実質的にゼロである。副走査期間ＴＣＦｗにおける動作状態ＳＴは、実施の形態１における第２群の副走査期間ＴＣ１と、それぞれ同様である（ｗ＝２、３、・・・、ｋ）。副走査期間ＴＣｗおよび副走査期間ＴＣＬｗにおける動作状態ＳＴは、実施の形態１における第２群の副走査期間ＴＣ２と、それぞれ同様である（ｗ＝２、３、・・・、ｋ）。
【０１０８】
すなわち、副走査期間ＴＣＦｗでは、放電経路電位Ｖｗは接地電位にそれぞれ設定される（ｗ＝２、３、・・・、ｋ）。その結果、走査部Ｂａｗは、走査電極群駆動信号ＶＣｇｗを、接地電位に対して、正初期化尖頭電位Ｖｓｔの方向に走査基準電圧Ｖｓｃだけ電位差を有する電位を表す基準嵩上げ電位Ｖｐａにそれぞれ設定する（ｗ＝２、３、・・・、ｋ）。基準嵩上げ電位Ｖｐａは、非選択電位を表す。基準嵩上げ電位Ｖｐａは、初期化尖頭電位Ｖｓｔと走査基準電位Ｖｎｄの間にあり、（Ｖｎｄ＝Ｖａｄ＋Ｖｓｃ）かつ（Ｖｐａ＝Ｖｓｃ）であるから、走査基準電位Ｖｎｄよりも走査尖頭電圧Ｖａｄだけ高い。
【０１０９】
また、副走査期間ＴＣｗおよび副走査期間ＴＣＬｗでは、アドレス電圧印加回路５２は、群間スイッチ部ＳＷＩｗを介して、放電経路電位Ｖｗを走査尖頭電位Ｖａｄにそれぞれ設定する（ｗ＝２、３、・・・、ｋ）。その結果、走査部Ｂａｗは、それぞれ走査電極群駆動信号ＶＣｇｗを走査尖頭電位Ｖａｄまたは走査基準電位Ｖｎｄに設定する（ｗ＝２、３、・・・、ｋ）。副走査期間ＴＣｗでは、走査部Ｂａｗは、走査尖頭電位Ｖａｄおよび走査基準電位Ｖｎｄに基づいて走査パルスを生成し、走査電極駆動回路用制御信号Ｓ３Ｃに従って、走査電極群ＳＣｇｗ内のｎｗ個の走査電極に順番にそれぞれ供給する（ｗ＝２、３、・・・、ｋ）。走査基準電位Ｖｎｄは非選択電位を表し、走査尖頭電位Ｖａｄは選択電位を表す。副走査期間ＴＣＬｗでは、走査部Ｂａｗは、走査電極群駆動信号ＶＣｇｗを走査基準電位Ｖｎｄに設定する（ｗ＝２、３、・・・、ｋ−１）。走査基準電位Ｖｎｄは非選択電位を表す。
【０１１０】
４−３  まとめおよび効果
上述したように、実施の形態４では、ＰＤＰの走査電極に走査パルスを順番に供給するシングルスキャン方式において、走査電極の総数をｋ個の群に分割して駆動するｋ群構成を説明した。この場合、維持パルス発生回路５３、正初期化波形生成回路５４、負初期化波形生成回路５１、およびアドレス電圧印加回路５２は、走査電極の総数を１個の群として駆動する１群構成と同様に、１個で済む。しかし、群スイッチ部および走査部はｋ個必要となり、群間スイッチ部ＳＷＩｗも（ｋ−１）個追加される（ｗ＝２、３、・・・、ｋ）。走査部については、実施の形態１と同様な理由により、実質的には増加しない。また群スイッチ部についても、実施の形態１と同様な理由により、実質的には増加しない。このようにｋ群構成であっても、実質的には、群間スイッチ部が（ｋ−１）個と群間スイッチ部用の制御線が（ｋ−１）個追加されるだけで済み、最小限の回路量の追加により、ｋ群構成が実現できる。
【０１１１】
実施の形態４のｋ群構成では、副走査期間ＴＣｗおよび副走査期間ＴＣＬｗにおいて、群間スイッチ部ＳＷＩｗをオンする。これにより、走査電極群駆動部Ｂｂ１内のアドレス電圧印加回路５２は、群間スイッチ部ＳＷＩｗを介して、走査尖頭電位Ｖａｄを走査電極群駆動部Ｂｂｗにそれぞれ供給する（ｗ＝２、３、・・・、ｋ）。その結果、走査電極群駆動部Ｂｂｗは、走査電極群駆動部Ｂｂ１の走査尖頭電位Ｖａｄに基づいて走査パルスをそれぞれ生成し、走査電極群駆動部Ｂｂ１は、走査尖頭電位Ｖａｄに基づいて走査基準電位Ｖｎｄを生成する（ｗ＝２、３、・・・、ｋ）。これにより、アドレス電圧印加回路５２は、１個にもかかわらず、ｋ群構成に合わせてｋ個分備える場合と同等の効果を得ることができる。
【０１１２】
一方、副走査期間ＴＣＦｗにおいて、群間スイッチ部ＳＷＩｗをそれぞれオフすることにより、走査電極群駆動部Ｂｂ１は、走査尖頭電位Ｖａｄに基づいて走査パルスを生成する。走査電極群駆動部Ｂｂ２は、走査電極群駆動部Ｂｂ１の走査尖頭電位Ｖａｄとは無関係に基準嵩上げ電位Ｖｐａを生成する（ｗ＝２、３、・・・、ｋ）。基準嵩上げ電位Ｖｐａは後述するように、走査基準電位Ｖｎｄよりも十分高くする必要がある。副走査期間ＴＣＦｗにおいて、群間スイッチ部ＳＷＩｗがオンすると仮定すると、放電経路電位Ｖｗは走査尖頭電位Ｖａｄにそれぞれ設定される（ｗ＝２、３、・・・、ｋ）。この場合でも基準嵩上げ電位Ｖｐａを高くするために、群間スイッチ部ＳＷＩｗをオフする場合の基準嵩上げ電位Ｖｐａと同程度の電位を、走査電極群駆動信号ＶＣｇｗに与えなければならない。それゆえに、例えば走査部Ｂａｗ内の走査基準電圧源が供給する電圧を、図１３に示すように、走査基準電圧Ｖｓｃに対して走査尖頭電位Ｖａｄの絶対値分だけそれぞれ大きくする必要がある（ｗ＝２、３、・・・、ｋ）。すなわち、走査部Ｂａｗ内の各スイッチ部群には、合わせて走査尖頭電位Ｖａｄの絶対値分だけ大きい電圧がかかることになる（ｗ＝２、３、・・・、ｋ）。しかし群間スイッチ部ＳＷＩｗをオフすることにより、それぞれ走査部Ｂａｗ内の各スイッチ部群にかかる電圧は小さくなり、走査部Ｂａｗの信頼性が向上し、コストが低下する（ｗ＝２、３、・・・、ｋ）。
【０１１３】
負初期化波形生成回路５１の場合も同様に、副初期化期間ＴＩ２において、群間スイッチ部ＳＷＩｗをオンする。これにより、走査電極群駆動部Ｂｂ１内の負初期化波形生成回路５１は、群間スイッチ部ＳＷＩｗを介して、負副初期化パルスを走査電極群駆動部Ｂｂｗにそれぞれ供給する（ｗ＝２、３、・・・、ｋ）。その結果、走査電極群駆動部Ｂｂ１、Ｂｂｗは、負副初期化パルスを各走査電極群ＳＣｇ１、ＳＣｇｗにそれぞれ供給する（ｗ＝２、３、・・・、ｋ）。これにより、負初期化波形生成回路５１は、１個にもかかわらず、ｋ群構成に合わせてｋ個分備える場合と同等の効果を得ることができる。
【０１１４】
さらに、正初期化波形生成回路５４は、副初期化期間ＴＩ１において、ｋ群に共通に正副初期化パルスを供給することができる。維持パルス発生回路５３も同様に、維持期間ＴＵにおいて、ｋ群に共通に維持パルスを供給することができる。これにより、正初期化波形生成回路５４および維持パルス発生回路５３は、それぞれ１個にもかかわらず、ｋ群構成に合わせてそれぞれｋ個分備える場合と同等の効果を得ることができる。
【０１１５】
しかも、副走査期間ＴＣ１において、第１群の非選択電位は走査基準電位Ｖｎｄであるが、副走査期間ＴＣＦｗにおいて、それぞれ第ｗ群の非選択電位は基準嵩上げ電位Ｖｐａとなる（ｗ＝２、３、・・・、ｋ）。これにより、第ｗ群の非選択電位は、第１群よりも走査尖頭電圧Ｖａｄだけ高くすることができる（ｗ＝２、３、・・・、ｋ）。
【０１１６】
ｋ群構成では、上述のように第ｗ群において基準嵩上げ電位Ｖｐａを、走査基準電位Ｖｎｄよりも十分高くすることができる。このため、実施の形態１と同様な理由により、放電セル内の壁電荷の中和を最小限にすることが可能になり、アドレッシングの誤りも発生しにくくなる（ｗ＝２、３、・・・、ｋ）。これにより、安定した駆動が可能となり、ＰＤＰの周囲温度も高く設定することができる。また、ＰＤＰ駆動回路の高電圧化が不要となるため、高耐電圧の回路部品が削減され、電源電圧の低下により消費電力が低減される。
【０１１７】
ここで、実施の形態１または実施の形態４のいずれであっても、第１群に嵩上げ電位Ｖｐａを設定することはできない。したがって、走査電極群ＳＣｇ１内の各走査電極のうち、副走査期間ＴＣ１の最終付近で走査パルスを供給される走査電極にとっては、走査待機期間は無視できなくなる。ここで走査待機期間は、初期化期間ＳＴで壁電荷が蓄積された後、書込み期間Ｔｗで走査パルスが供給されるまでの期間である（ｗ＝２、３、・・・、ｋ）。実施の形態４では、実施の形態１よりも、走査電極の総数の分割数を３群以上に増加することができるため、走査電極群ＳＣｇ１に対して、実施の形態１よりも走査待機期間の短縮化が可能となる。これにより、走査電極群ＳＣｇ１に対しても、上述した走査電極群ＳＣｇｗ（ｗ＝２、３、・・・、ｋ）における嵩上げ電位Ｖｐａの効果に近い効果が得られる。
【０１１８】
上述したようにｋ群構成であっても、回路量をｋ群分必要としないため、ＰＤＰ駆動回路の設置面積が縮小する。さらに、このような回路量の削減、および耐電圧部品の削減により、コスト削減の効果は高い。
【０１１９】
なお、実施の形態４においても、実施の形態２または３のような構成は実現可能であり、この場合の動作、および効果も、実施の形態２または３と同等であるので、説明を省略する。
【０１２０】
以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
【産業上の利用可能性】
【０１２１】
本発明は、プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置に利用できる。
【図面の簡単な説明】
【０１２２】
【図１】本発明の実施の形態１におけるＰＤＰ駆動回路の構成を示すブロック図
【図２】ＰＤＰの構造を示す斜視図
【図３】ＰＤＰの電極の配列を示す説明図
【図４】ＰＤＰの各電極に印加する各駆動電圧波形を示す波形図
【図５】本発明の実施の形態１におけるＰＤＰ駆動回路を組み込んだプラズマディスプレイ装置の構成を示すブロック図
【図６】本発明の実施の形態１におけるＰＤＰ駆動回路の各スイッチ部の動作を示す関係図。
【図７】本発明の実施の形態１におけるＰＤＰ駆動回路の駆動電圧波形を示す波形図
【図８】本発明の実施の形態２におけるＰＤＰ駆動回路の構成を示すブロック図
【図９】本発明の実施の形態２におけるＰＤＰ駆動回路の駆動電圧波形を示す波形図
【図１０】本発明の実施の形態３におけるＰＤＰ駆動回路の構成を示すブロック図
【図１１】本発明の実施の形態３におけるＰＤＰ駆動回路の駆動電圧波形を示す波形図
【図１２】本発明の実施の形態４におけるＰＤＰ駆動回路の構成を示すブロック図
【図１３】本発明の実施の形態４におけるＰＤＰ駆動回路の駆動電圧波形を示す波形図
【図１４】従来例のＰＤＰ駆動回路の駆動波形を示す波形図
【図１５Ａ】従来例のＰＤＰの各電極の壁電荷の分布状態を示す模式図
【図１５Ｂ】従来例のＰＤＰの各電極の壁電荷の分布状態を示す模式図
【図１６】従来例のＰＤＰ駆動回路の駆動電圧と書き込み特性を示す関係図
【符号の説明】
【０１２３】
１  ＡＤコンバータ
２  映像信号処理回路
３  サブフィールド処理回路
４  データ電極駆動回路
５、５Ａ  走査電極駆動回路
６  維持電極駆動回路
１０  プラズマディスプレイパネル（ＰＤＰ）
２２、ＳＣ１、ＳＣ２、・・・  走査電極
２３、ＳＵ１、ＳＵ２、・・・  維持電極
３２、Ｄ１、Ｄ２、・・・  データ電極
ＳＣｇ１、ＳＣｇ２  走査電極群
ＳＵｇ１、ＳＵｇ２  維持電極群
Ｃｇ１、Ｃｇ２  放電セル群
５３  維持パルス生成回路
５４  正初期化波形生成回路
５０，５０Ａ  複合スイッチ部
ＳＷ１、ＳＷ２、・・・、ＳＷｋ  群スイッチ部
ＳＷＩ２、ＳＷＩ３、・・・、ＳＷＩｋ  群間スイッチ部
Ｂｂ１、Ｂｂ２、・・・、Ｂｂｋ  走査電極群駆動部
５１  負初期化波形生成回路
５２  アドレス電圧印加回路
Ｂａ１、Ｂａ２・・・、Ｂａｋ  走査部
５５、５６  オフセット電位生成部
ＳＷａ、ＳＷｂ、ＳＷｃ、ＳＷｄ、ＳＷｅ、ＳＷｆ、ＳＷｉ、ＳＷｊ、ＳＷｒ、ＳＷｓ  スイッチ部
ＳＷｇ１、ＳＷｇ２  高電位側スイッチ部群
ＳＷｈ１、ＳＷｈ２  低電位側スイッチ部群
Ｅｓｕ１、Ｅｓｕ２  維持パルス電圧源
Ｅｓｔ  正初期化パルス電圧源
Ｅａｄ  走査パルス電圧源
Ｅｓｃ１、Ｅｓｃ２  走査基準電圧源
Ｅｆｓ１、Ｅｆｓ２  オフセット電圧源
Ｒ０  共通放電経路
Ｒ１、Ｒ２、・・・、Ｒｋ  放電経路
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2008090700.tif 000020
【図２】
2008090700.tif 000021
【図３】
2008090700.tif 000022
【図４】
2008090700.tif 000023
【図５】
2008090700.tif 000024
【図６】
2008090700.tif 000025
【図７】
2008090700.tif 000026
【図８】
2008090700.tif 000027
【図９】
2008090700.tif 000028
【図１０】
2008090700.tif 000029
【図１１】
2008090700.tif 000030
【図１２】
2008090700.tif 000031
【図１３】
2008090700.tif 000032
【図１４】
2008090700.tif 000033
【図１５Ａ】
2008090700.tif 000034
【図１５Ｂ】
2008090700.tif 000035
【図１６】
2008090700.tif 000036
【手続補正書】
【提出日】平成20年9月29日(2008.9.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルに含まれる複数の走査電極を、少なくとも第１走査電極群および第２走査電極群に分割し、走査期間において走査パルスを供給する、プラズマディスプレイパネル駆動回路であって、
Ａ）走査パルス電位を表す走査尖頭電位を生成する走査尖頭電位生成部と、
Ｂ）前記走査期間内の第１副走査期間において、前記走査尖頭電位に基づいて前記走査パルスを生成し、前記第１走査電極群に供給する第１走査部と、
Ｃ）前記走査期間における前記第１副走査期間後の第２副走査期間において、前記走査尖頭電位生成部からの前記走査尖頭電位に基づいて前記走査パルスを生成し、前記第２走査電極群に供給する第２走査部と、
Ｄ）前記第２副走査期間においてオンされることにより、前記走査尖頭電位生成部からの前記走査尖頭電位を前記第２走査部に供給する群間スイッチ部と、を有し、
ａ）前記第１走査部は、
ａ１）第１スイッチ部群と、
ａ２）前記走査尖頭電位生成部に接続される電圧源であって、所定の走査基準電圧を生成する第１走査基準電圧源と、を含み、
ｂ）前記第１副走査期間において、前記第１走査基準電圧源の一端は、前記走査尖頭電位生成部からの前記走査尖頭電位に設定され、同他端は、前記走査尖頭電位よりも前記走査基準電圧だけ高い走査パルスベース電位を表す走査基準電位に設定され、
ｃ）前記第１スイッチ部群は、前記第１副走査期間において、前記第１走査基準電圧源の一端と同他端とを切り替え、前記走査尖頭電位と前記走査基準電位とを順次出力することにより、前記走査パルスを生成し、
ｄ）前記第２走査部は、
ｄ１）前記第２スイッチ部群と、
ｄ２）前記走査基準電圧を生成する第２走査基準電圧源と、を含み、
ｅ）前記群間スイッチ部は、前記第１走査基準電圧源の一端と前記第２走査基準電圧源の一端との間に接続され、
ｆ）前記第２副走査期間において、前記第２走査基準電圧源の一端は、前記群間スイッチ部からの前記走査尖頭電位に設定され、同他端は、前記走査基準電位に設定され、
ｇ）前記第２スイッチ部群は、前記第２副走査期間において、前記第２走査基準電圧源の一端と同他端とを切り替え、前記走査尖頭電位と前記走査基準電位とを順次出力することにより、前記走査パルスを生成する、プラズマディスプレイパネル駆動回路。
【請求項２】
前記群間スイッチ部は、前記第１副走査期間においてオフされる、請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項３】
さらに、
維持パルスを生成する維持パルス生成部と、
前記維持パルス生成部と前記第１走査基準電圧源の一端との間に接続されるスイッチ部であって、維持期間においてオンされることにより、前記維持パルス生成部からの前記維持パルスを、前記第１走査部に供給する第１群スイッチ部と、
前記維持パルス生成部と前記第２走査基準電圧源の一端との間に接続されるスイッチ部であって、前記維持期間においてオンされることにより、前記維持パルス生成部からの前記維持パルスを、前記第２走査部に供給する第２群スイッチ部と、を有し、
前記第１走査部は、前記維持期間において、前記第１群スイッチ部からの前記維持パルスを、前記第１走査電極群に供給し、
前記第２走査部は、前記維持期間において、前記第２群スイッチ部からの前記維持パルスを、前記第２走査電極群に供給する、請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項４】
前記第１群スイッチ部は、前記走査期間においてオフされ、
前記第２群スイッチ部は、前記第２副走査期間においてオフされる、請求項３に記載のプラズマディスプレイパネル駆動回路。
【請求項５】
前記群間スイッチ部は、前記維持期間においてオフされる、請求項３に記載のプラズマディスプレイパネル駆動回路。
【請求項６】
さらに、前記第１群スイッチ部の一端に接続される初期化部であって、初期化パルスの少なくとも一部分を形成する第１副初期化パルスを生成する第１初期化部を有し、
前記第１初期化部は、初期化期間内の第１副初期化期間において、前記初期化パルスのもっとも高い電位を表す初期化尖頭電位へ単調増加的に上昇する前記第１副初期化パルスを生成し、
前記第１群スイッチ部は、前記第１副初期化期間においてオンされることにより、前記第１初期化部からの前記第１副初期化パルスを前記第１走査部に供給し、
前記第２群スイッチ部は、前記第１副初期化期間においてオンされることにより、前記第１副初期化パルスを前記第２走査部に供給し、
前記第１走査部は、前記第１副初期化期間において、前記第１群スイッチ部からの前記第１副初期化パルスを、前記第１走査電極群に供給し、
前記第２走査部は、前記第１副初期化期間において、前記第２群スイッチ部からの前記第１副初期化パルスを、前記第２走査電極群に供給する、請求項３に記載のプラズマディスプレイパネル駆動回路。
【請求項７】
前記走査尖頭電位は、前記初期化尖頭電位に対して、逆極性かつ絶対値が小さい、請求項６に記載のプラズマディスプレイパネル駆動回路。
【請求項８】
前記群間スイッチ部は、前記第１副初期化期間においてオフされる、請求項６に記載のプラズマディスプレイパネル駆動回路。
【請求項９】
さらに、前記第１走査基準電圧源の一端に接続される初期化部であって、前記初期化パルスの少なくとも一部分を形成する第２副初期化パルスを生成する第２初期化部を有し、
前記第２初期化部は、前記初期化期間における前記第１副初期化期間後の第２副初期化期間において、前記走査尖頭電位へ単調減少的に下降する第２副初期化パルスを生成し、
前記第１走査部は、前記第２副初期化期間において、前記第２副初期化パルスを前記第１走査電極群に供給し、
前記群間スイッチ部は、前記第２副初期化期間においてオンされることにより、前記第２初期化部からの前記第２副初期化パルスを前記第２走査部に供給し、
前記第２走査部は、前記第２副初期化期間において、前記群間スイッチ部からの前記第２副初期化パルスを、前記第２走査電極群に供給する、請求項６に記載のプラズマディスプレイパネル駆動回路。
【請求項１０】
前記第１群スイッチ部および前記第２群スイッチ部は、前記第２副初期化期間においてオフされる、請求項９に記載のプラズマディスプレイパネル駆動回路。
【請求項１１】
さらに、前記第２群スイッチ部の一端に接続される生成部であって、所定のオフセット電位を生成するオフセット電位生成部を有し、
前記第２群スイッチ部は、前記第１副走査期間においてオンされることにより、前記オフセット電位生成部からの前記オフセット電位を前記第２走査部に供給し、
前記第１副走査期間において、前記第２走査基準電圧源の一端は、前記第２群スイッチ部からの前記オフセット電位に設定され、同他端は、前記オフセット電位よりも前記走査基準電圧だけ高い電位を表す基準嵩上げ電位に設定され、
前記第２スイッチ部群は、前記第１副走査期間において、前記第２走査基準電圧源からの前記基準嵩上げ電位を出力する、請求項３に記載のプラズマディスプレイパネル駆動回路。
【請求項１２】
前記維持パルス生成部は、前記第１副走査期間において、前記維持パルスのベース電位を表す接地電位を生成し、
前記第２群スイッチ部は、前記第１副走査期間においてオンされることにより、前記維持パルス生成部からの前記接地電位を前記第２走査部に供給し、
前記第１副走査期間において、前記第２走査基準電圧源の一端は、前記接地電位に設定され、同他端は、前記接地電位よりも前記走査基準電圧だけ高い電位を表す基準嵩上げ電位に設定され、
前記第２スイッチ部群は、前記第１副走査期間において、前記第２走査基準電圧源からの前記基準嵩上げ電位を出力する、請求項３に記載のプラズマディスプレイパネル駆動回路。
【請求項１３】
さらに、前記第２走査基準電圧源の一端に接続される生成部であって、所定のオフセット電位を生成するオフセット電位生成部を有し、
前記第１副走査期間において、前記第２走査基準電圧源の一端は、前記オフセット電位生成部からの前記オフセット電位に設定され、同他端は、前記オフセット電位よりも前記走査基準電圧だけ高い電位を表す基準嵩上げ電位に設定され、
前記第２スイッチ部群は、前記第１副走査期間において、前記第２走査基準電圧源からの前記基準嵩上げ電位を出力する、請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項１４】
前記第１スイッチ部群は、第１高電位側スイッチ部群および第１低電位側スイッチ部群を含み、
前記第２スイッチ部群は、第２高電位側スイッチ部群および第２低電位側スイッチ部群を含む、請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項１５】
前記第１スイッチ部群は、
前記第１副走査期間において、前記第１高電位側スイッチ部群をオンし前記第１低電位側スイッチ部群をオフすることにより、前記第１走査基準電圧源からの前記走査基準電位を出力し、
前記第１副走査期間において、前記第１高電位側スイッチ部群をオフし前記第１低電位側スイッチ部群をオンすることにより、前記第１走査基準電圧源からの前記走査尖頭電位を出力し、
前記第２スイッチ部群は、
前記第２副走査期間において、前記第２高電位側スイッチ部群をオンし前記第２低電位側スイッチ部群をオフすることにより、前記第２走査基準電圧源からの前記走査基準電位を出力し、
前記第２副走査期間において、前記第２高電位側スイッチ部群をオフし前記第２低電位側スイッチ部群をオンすることにより、前記第２走査基準電圧源からの前記走査尖頭電位を出力する、請求項１４に記載のプラズマディスプレイパネル駆動回路。
【請求項１６】
走査電極、維持電極、およびデータ電極を含み、走査電極と維持電極とデータ電極との交差部分に放電セルが形成されたプラズマディスプレイパネルと、
前記プラズマディスプレイパネルを駆動する請求項１に記載のプラズマディスプレイパネル駆動回路と、を有する、プラズマディスプレイ装置。
【請求項１７】
前記プラズマディスプレイパネルは、前記放電セル内に、キセノンを含む放電ガスが充填され、前記放電ガス中におけるキセノンの分圧は、７％以上である、請求項１６に記載のプラズマディスプレイ装置。
【請求項１８】
前記プラズマディスプレイパネル駆動回路は、前記走査期間において、各走査電極に走査パルスを順番に供給するシングルスキャン方式に基づいて駆動する、請求項１６に記載のプラズマディスプレイ装置。
【請求項１９】
前記プラズマディスプレイパネルは、１００万個以上の画素で構成された、請求項１６に記載のプラズマディスプレイ装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
上述した目的を達成するために、本発明のプラズマディスプレイパネル駆動回路は、プラズマディスプレイパネルに含まれる複数の走査電極を、少なくとも第１走査電極群および第２走査電極群に分割し、走査期間において走査パルスを供給する、プラズマディスプレイパネル駆動回路であって、Ａ）走査パルス電位を表す走査尖頭電位を生成する走査尖頭電位生成部と、前記走査期間内の第１副走査期間において、前記走査尖頭電位に基づいて前記走査パルスを生成し、前記第１走査電極群に供給する第１走査部と、Ｃ）前記走査期間における前記第１副走査期間後の第２副走査期間において、前記走査尖頭電位生成部からの前記走査尖頭電位に基づいて前記走査パルスを生成し、前記第２走査電極群に供給する第２走査部と、Ｄ）前記第２副走査期間においてオンされることにより、前記走査尖頭電位生成部からの前記走査尖頭電位を前記第２走査部に供給する群間スイッチ部と、を有し、ａ）前記第１走査部は、ａ１）第１スイッチ部群と、ａ２）前記走査尖頭電位生成部に接続される電圧源であって、所定の走査基準電圧を生成する第１走査基準電圧源と、を含み、ｂ）前記第１副走査期間において、前記第１走査基準電圧源の一端は、前記走査尖頭電位生成部からの前記走査尖頭電位に設定され、同他端は、前記走査尖頭電位よりも前記走査基準電圧だけ高い走査パルスベース電位を表す走査基準電位に設定され、ｃ）前記第１スイッチ部群は、前記第１副走査期間において、前記第１走査基準電圧源の一端と同他端とを切り替え、前記走査尖頭電位と前記走査基準電位とを順次出力することにより、前記走査パルスを生成し、ｄ）前記第２走査部は、ｄ１）前記第２スイッチ部群と、ｄ２）前記走査基準電圧を生成する第２走査基準電圧源と、を含み、ｅ）前記群間スイッチ部は、前記第１走査基準電圧源の一端と前記第２走査基準電圧源の一端との間に接続され、ｆ）前記第２副走査期間において、前記第２走査基準電圧源の一端は、前記群間スイッチ部からの前記走査尖頭電位に設定され、同他端は、前記走査基準電位に設定され、ｇ）前記第２スイッチ部群は、前記第２副走査期間において、前記第２走査基準電圧源の一端と同他端とを切り替え、前記走査尖頭電位と前記走査基準電位とを順次出力することにより、前記走査パルスを生成する、としている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
また、本発明のプラズマディスプレイ装置は、走査電極、維持電極、およびデータ電極を含み、走査電極と維持電極とデータ電極との交差部分に放電セルが形成されたプラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する上記プラズマディスプレイパネル駆動回路と、を有する、としている。
【国際調査報告】
2008090700.tif 000037
2008090700.tif 000038
2008090700.tif 000039
2008090700.tif 000040