(57)【要約】  メモリセルの残りの寿命を精度よく判定することのできる不揮発性メモリを提供することを目的とする。各アドレスが付された各ワードごとに配置された、１ワード分のデータ保存用の複数のメモリセル群１１１および書換え寿命のランクが異なる複数のダミーセル群１１２と、所定アドレスのメモリセル群１１１へのデータ書込み時に該アドレスのダミーセル群１１２へも同時に書込みを行う書込回路１４１および各ダミーセル群１１２が正常にアクセス可能か否かを判定することにより過去の書込回数の目安を認識する寿命認識回路１４２を有し、外部から与えられるコマンド１７０に応じてメモリセル群１１１およびダミーセル群１１２の動作を制御する制御部１４０とを備えた。
2008029457.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリにおいて、
各アドレスが付された各ワードごとに配置された、１ワード分のデータ保存用の複数のメモリセルおよび書換え寿命のランクが異なる複数のダミーセルと、
所定アドレスのメモリセルへのデータ書込み時に該アドレスのダミーセルへも同時に書込みを行う書込回路と、
各ダミーセルが正常にアクセス可能か否かを判定することにより過去の書込回数の目安を認識する寿命認識回路とを備えたことを特徴とする不揮発性メモリ。
【請求項２】
不揮発性メモリにおいて、
各アドレスが付された各ワードごとに配置された、１ワード分のデータ保存用の複数のメモリセルおよび書込回数に応じたアクセスタイム遅延を生じるダミーセルと、
所定アドレスのメモリセルへのデータ書込み時に該アドレスのダミーセルへも同時に書込みを行う書込回路と、
読出し時のダミーセルのアクセスタイム遅延レベルを判定することにより過去の書込回数の目安を認識する寿命認識回路とを備えたことを特徴とする不揮発性メモリ。
【請求項３】
不揮発性メモリにおいて、
各アドレスが付された各ワードごとに配置された、１ワード分のデータ保存用の複数のメモリセルおよび過去に注入された電荷を蓄積して所定の電荷蓄積量まで電荷の注入を受けることにより読出し可能となる複数のダミーセルと、
所定アドレスのメモリセルへのデータ書込み時に該アドレスの複数のダミーセルそれぞれに各ダミーセルに応じて異なる電荷量の電荷を注入する書込回路と、
各ダミーセルが読出し可能であるか否かを判定することにより過去の書込回数の目安を認識する寿命認識回路とを備えたことを特徴とする不揮発性メモリ。
【請求項４】
不揮発性メモリにおいて、
各アドレスが付された各ワードごとに配置された、１ワード分のデータ保存用の複数のメモリセルおよび過去に注入された電荷を蓄積して過去に注入された電荷蓄積量の検出を受けるダミーセルと、
所定アドレスのメモリセルへのデータ書込み時に該アドレスのダミーセルに所定量の電荷を注入する書込回路と、
ダミーセルへの電荷蓄積量のレベルを判定することにより過去の書込回数の目安を認識する寿命認識回路とを備えたことを特徴とする不揮発性メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的にデータの書込み、消去、および読出しが可能な不揮発性メモリに関する。
【背景技術】
【０００２】
電気的にデータの書込み、消去、および読出しが可能な不揮発性メモリの一種としてＥＥＰＲＯＭ（Ｅｌｅｃｔｒｏｎｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）が広く知られており、その代表的なものとしてフラッシュメモリ（フラッシュ型ＥＥＰＲＯＭ）を挙げることができる。【０００３】
このフラッシュメモリは、半導体基板に形成されたソース領域及びドレイン領域と、半導体基板１００上のソース領域とドレイン領域との間に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された浮遊ゲート（ｆｌｏａｔｉｎｇ  ｇａｔｅ）と、浮遊ゲート上に形成された絶縁性薄膜と、絶縁性薄膜上に形成されたコントロールゲートとから成るＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタによって構成されている。【０００４】
フラッシュメモリにデータを書き込むには、ソース端子をグランドレベルとし、ドレイン端子及びゲート端子に所定の電圧を印加することにより、ドレイン領域と浮遊ゲートとの間に生じた電位差によって負電荷（電子）をゲート絶縁膜を介して浮遊ゲートに蓄積させ、ＭＯＳトランジスタのチャネルの導通状態を変化させることによってデータを記録する。【０００５】
一方、フラッシュメモリに書き込まれたデータを消去するには、ドレイン端子をオープンとしゲート端子をグランドレベルとして、ソース端子に通常より高い電圧を印加することによってソース領域と浮遊ゲートとの間に生じた電位差によって浮遊ゲートに蓄積された負電荷（電子）をゲート絶縁膜を介してソース端子に引き抜く。【０００６】
しかし、このデータの書込みと消去、すなわち浮遊ゲートへの電子の注入と引抜きを多数回繰り返すと、絶縁膜に電子を強制的に通過させることになり、絶縁膜が次第に劣化してデータの記録ができない不良セルが発生する。不揮発性メモリは、通常複数ビットのセルからなるブロックが複数並んだメモリセルアレイとして構成されるが、このメモリセルアレイのうち不良セルが１個でも発生すればそのメモリセルの寿命は尽きる。【０００７】
このメモリセルの寿命は通常数万回程度とされているが、個々のメモリセルによるばらつきが大きい。このメモリセルの残りの寿命を判定することは容易ではなく、従来から種々の寿命判定方法が提案されている。例えば、メモリセルアレイの各ブロックごとにデータの書換え回数をカウントする書換え回数カウンタと、そのカウント値を記憶するメモリ部と、これらの書換え回数カウント、記憶、消去、読み出しの各動作を制御する制御回路とを備え、そのカウント値が所定の値に達したブロックのメモリセルは劣化しているものと判定する技術が開示されている（例えば、特許文献１参照）。しかし、データの書換え回数と、データ書換えによって生じるメモリセルの劣化との間には明確な相関関係が存在するわけではないので、上記特許文献１の方法では、メモリセルの残りの寿命を精度よく判定することはできない。【０００８】
また、メモリセルに書き込まれた情報を消去する際に要した消去時間を計測する消去時間計測手段と、予め設定された基準消去時間を記憶する基準消去時間メモリと、計測された消去時間と上記予め設定された基準消去時間とを比較することによりメモリセルの劣化を検出する劣化検出手段とからなるメモリセルの劣化検出方法が開示されている（例えば、特許文献２参照）。【０００９】
しかし、上記特許文献２の方法においては、情報の消去時間とメモリセルの劣化との間に高度な相関関係が存在するわけではないのでメモリセルの残りの寿命を精度よく判定することはできない。
【特許文献１】特開平６−２２３５９０号公報
【特許文献２】特開２００２−２０８２８６号公報
【００１０】
本発明は、上記事情に鑑み、メモリセルの残りの寿命を精度よく判定することのできる不揮発性メモリを提供することを目的とする。
【発明の開示】
【００１１】
上記目的を達成する本発明の第１の不揮発性メモリは、
不揮発性メモリにおいて、
各アドレスが付された各ワードごとに配置された、１ワード分のデータ保存用の複数のメモリセルおよび書換え寿命のランクが異なる複数のダミーセルと、
所定アドレスのメモリセルへのデータ書込み時に該アドレスのダミーセルへも同時に書込みを行う書込回路と、
各ダミーセルが正常にアクセス可能か否かを判定することにより過去の書込回数の目安を認識する寿命認識回路とを備えたことを特徴とする。
【００１２】
本発明の第１の不揮発性メモリによれば、複数のダミーセルのうちのどのダミーセルが正常にアクセス可能かを否かを判定することにより、過去の書込回数の目安を認識することができ、それによってその不揮発性メモリのメモリセルの残りの寿命を精度よく判定することができる。
【００１３】
また、上記目的を達成する本発明の第２の不揮発性メモリは、
不揮発性メモリにおいて、
各アドレスが付された各ワードごとに配置された、１ワード分のデータ保存用の複数のメモリセルおよび書込回数に応じたアクセスタイム遅延を生じるダミーセルと、
所定アドレスのメモリセルへのデータ書込み時に該アドレスのダミーセルへも同時に書込みを行う書込回路と、
読出し時のダミーセルのアクセスタイム遅延レベルを判定することにより過去の書込回数の目安を認識する寿命認識回路とを備えたことを特徴とする。
【００１４】
本発明の第２の不揮発性メモリによれば、読出し時のダミーセルのアクセスタイム遅延レベルを判定することにより過去の書込回数の目安を認識することができ、それによってその不揮発性メモリのメモリセルの残りの寿命を精度よく判定することができる。
【００１５】
また、上記目的を達成する本発明の第３の不揮発性メモリは、
不揮発性メモリにおいて、
各アドレスが付された各ワードごとに配置された、１ワード分のデータ保存用の複数のメモリセルおよび過去に注入された電荷を蓄積して所定の電荷蓄積量まで電荷の注入を受けることにより読出し可能となる複数のダミーセルと、
所定アドレスのメモリセルへのデータ書込み時に該アドレスの複数のダミーセルそれぞれに各ダミーセルに応じて異なる電荷量の電荷を注入する書込回路と、
各ダミーセルが読出し可能であるか否かを判定することにより過去の書込回数の目安を認識する寿命認識回路とを備えたことを特徴とする。
【００１６】
本発明の第３の不揮発性メモリによれば、各ダミーセルが読出し可能であるか否かを判定することにより過去の書込回数の目安を認識することができ、それによってその不揮発性メモリのメモリセルの残りの寿命を精度よく判定することができる。
【００１７】
また、上記目的を達成する本発明の第４の不揮発性メモリは、
不揮発性メモリにおいて、
各アドレスが付された各ワードごとに配置された、１ワード分のデータ保存用の複数のメモリセルおよび過去に注入された電荷を蓄積して過去に注入された電荷蓄積量の検出を受けるダミーセルと、
所定アドレスのメモリセルへのデータ書込み時に、該アドレスのダミーセルに所定量の電荷を注入する書込回路と、
ダミーセルへの電荷蓄積量のレベルを判定することにより過去の書込回数の目安を認識する寿命認識回路とを備えたことを特徴とする。
【００１８】
本発明の第４の不揮発性メモリによれば、ダミーセルへの電荷蓄積量のレベルを判定することにより過去の書込回数の目安を認識することができ、それによってその不揮発性メモリのメモリセルの残りの寿命を精度よく判定することができる。
【００１９】
以上説明したように、本発明の不揮発性メモリによれば、メモリセルの残りの寿命を精度よく判定することができる。
【００２０】
また、本発明の不揮発性メモリによれば、素子自体の残りの寿命を判定する機能を有しているので、システムの回路規模も小さくなり設計工数を削減することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の不揮発性メモリの各実施形態に共通の概略構成図である。
【図２】図１に示す不揮発性メモリの基本動作を示す図である。
【図３】本発明の第１の不揮発性メモリの一実施形態におけるメモリセルおよびダミーセルの概略構成図である。
【図４】本発明の第１の不揮発性メモリの一実施形態における書込回路の動作を示すフローチャートである。
【図５】本発明の第１の不揮発性メモリの一実施形態における寿命認識動作を示すフローチャートである。
【図６】図５に示す寿命認識動作のフローチャートのうちの寿命判定サブルーチンのフローチャートである。
【図７】本発明の第１の不揮発性メモリの一実施形態により得られた寿命判定結果を示す図である。
【図８】本発明の第２の不揮発性メモリの一実施形態におけるメモリセルおよびダミーセルの概略構成図である。
【図９】本発明の第２の不揮発性メモリの一実施形態におけるダミーセルの動作説明図である。
【図１０】本発明の第３の不揮発性メモリの一実施形態におけるメモリセルおよびダミーセルの概略構成図である。
【図１１】本発明の第４の不揮発性メモリの一実施形態におけるメモリセルおよびダミーセルの概略構成図である。
【図１２】本発明の第４の不揮発性メモリの一実施形態におけるダミーセルの動作説明図である。
【発明を実施するための最良の形態】
【００２２】
以下、図を参照して本発明の実施の形態を説明する。【００２３】
図１は、本発明の第１の不揮発性メモリの一実施形態を示す概略構成図である。【００２４】
図１に示すように、本発明の不揮発性メモリ１００は、各アドレスが付された各ワードごとに配置された、１ワード分のデータ保存用の複数のメモリセル群１１１および書換え寿命のランクが異なる複数のダミーセル群１１２と、所定アドレスのメモリセル群１１１へのデータ書込み時に該アドレスのダミーセル群１１２へも同時に書込みを行う書込回路１４１および各ダミーセル群１１２が正常にアクセス可能か否かを判定することにより過去の書込回数の目安を認識する寿命認識回路１４２を有し、外部から与えられるコマンド１７０に応じてメモリセル群１１１およびダミーセル群１１２の動作を制御する制御部１４０とを備えている。【００２５】
さらに、この不揮発性メモリ１００は、メモリセル群１１１およびダミーセル群１１２のＸ方向のアドレスを制御するＸデコーダ１２０と、Ｙ方向のアドレスを制御するＹデコーダ１３０と、外部から与えられるアドレス１８０を一時的に記憶するアドレスバッファ１５０と、メモリセル１１０に入出力されるデータを一時的に記憶するＩ／Ｏバッファ１６０とを備えている。【００２６】
図２は、図１に示す不揮発性メモリの基本動作のうちの読出し動作の一例を示す図である。【００２７】
図２には、不揮発性メモリの基本動作である読出し動作および書込み動作のうち、読出し動作の一例が示されている。すなわち、不揮発性メモリ１００（図１参照）のアドレスバッファ１５０に読出しアドレス１８０が与えられ（時刻ｔ１）、かつ制御部１４０にＣＳ（Ｃｈｉｐ  Ｓｅｌｅｃｔ）コマンド１７１が与えられると（時刻ｔ２）、制御部１４０は、そのアドレスデータを解析してＸデコーダ１２０およびＹデコーダ１３０にＸアドレスおよびＹアドレスを指示する。次に、制御部１４０にＯＥ（Ｏｕｔｐｕｔ  Ｅｎａｂｌｅ）コマンド１７２が与えられると（時刻ｔ３）、これに応じてメモリセル群１１１からＩ／Ｏバッファ１６０を介して外部へデータ１９０（図１参照）が出力される（時刻ｔ４〜ｔ５）。【００２８】
図２には、データ読出し動作の一例を示したが、データを書込み動作の場合には、先ず、アドレスバッファ１５０に書込みアドレスが与えられるとともに外部からＩ／Ｏバッファ１６０に書込みデータが与えられる。さらに、制御部１４０にＣＳコマンドおよびＷＥ（Ｗｒｉｔｅ  Ｅｎａｂｌｅ）コマンドが与えられる。制御部１４０は、アドレスデータを解析してＸデコーダ１２０およびＹデコーダ１３０にＸアドレスおよびＹアドレスを指示し、外部からＩ／Ｏバッファ１６０を介して与えられた書込みデータ１９０を、メモリセル群１１１に書き込むようになっている。【００２９】
図３は、本発明の第１の不揮発性メモリの一実施形態におけるメモリセルおよびダミーセルの概略構成図である。【００３０】
図３に示すように、ここには、１６ビットのメモリセル１１１ａ，１１１ｂ，１１１ｃ，…，１１１ｐからなるメモリセル群１１１と、このメモリセル群１１１に付加された４ビットのダミーセル１１２ａ，１１２ｂ，１１２ｃ，１１２ｄからなるダミーセル群１１２とからなるブロックが複数配列された状態が示されている。なお、図３には、説明を簡単化するために３つのブロック１，２，３のみが示されているが、実際の不揮発性メモリは多数のブロックから構成されている。【００３１】
各ブロックのダミーセル群１１２は、書換え寿命のランクが異なる４種類のダミーセルＡ，Ｂ，Ｃ，Ｄから構成されている。すなわち、第１列目は、数百回の書換えで寿命となるダミーセルＡ１１２ａから構成されており、第２列目は、数千回の書換えで寿命となるダミーセルＢ１１２ｂから構成されており、第３列目は、数万回の書換えで寿命となるダミーセルＣ１１２ｃから構成されており、第４列目は、数十万回の書換えで寿命となるダミーセルＤ１１２ｄから構成されている。【００３２】
次に、本実施形態における不揮発性メモリの動作について説明する。【００３３】
図４は、本発明の第１の不揮発性メモリの一実施形態における書込回路の動作を示すフローチャートである。【００３４】
本発明の第１の不揮発性メモリでは、外部から入力されたコマンド１７０、アドレスバッファ１５０に入力されたアドレス１８０、およびＩ／Ｏバッファに入力された書込みデータ１９０に応じて、書込回路１４１（図１参照）は、メモリセル群１１１にデータを書込む（ステップＳ０１）。このデータ書込みでは、指定されたアドレスのメモリセル群１１１へのデータ書込みを行うとともに同じアドレスのダミーセル群１１２の４つのダミーセルＡ，Ｂ，Ｃ，Ｄにも同時に書込み処理が行われる（ステップＳ０２）。【００３５】
図５は、本発明の第１の不揮発性メモリの一実施形態における寿命認識動作を示すフローチャートであり、図６は、図５に示す寿命認識動作のフローチャートのうちの寿命判定サブルーチンのフローチャートである。【００３６】
この寿命認識動作は、外部からこの不揮発性メモリ１００に送られてくる寿命判定コマンドに応じて実行される。【００３７】
なお、実際の不揮発性メモリは多数のブロックから構成されているが、以下の説明では、説明を簡単化するため、３ブロックのみを取り上げて説明する。【００３８】
先ず、ダミーセル群１１２（図３参照）の３ブロックのうちのブロック１を対象として、各ダミーセルＡ、Ｂ、Ｃ、Ｄへのデータ“０”の書込みを行い（ステップＳ１１）、続いて、各ダミーセルＡ、Ｂ、Ｃ、Ｄからのデータ読出しを行うことにより、対象ブロックの寿命判定が行われる（ステップＳ１２）。【００３９】
この寿命判定は、寿命認識回路１４２（図１参照）により、図６に示す寿命判定ルーチンに基づいて実行される。すなわち、先ず、対象ブロックのうちのダミーセルＡについて、ステップＳ１１（図５参照）で書き込まれたデータ“０”が正常に読み出されたか否かの判定が行われる（ステップＳ１２＿１）。この判定結果は寿命認識回路１４２に過去の書込回数の目安として認識される。【００４０】
ステップＳ１２＿１における判定の結果、読出しが正常に行われた場合は、その対象ブロックのメモリセル群１１１への過去の書込回数は数百回未満であると判定され（ステップＳ１２＿６）た後、図５のメインルーチンへ戻る。【００４１】
対象ブロックのうちのダミーセルＢについては、ステップＳ１２＿２において、ステップＳ１１で書き込まれたデータ“０”が正常に読み出されたか否かの判定が行われる。この判定結果も寿命認識回路１４２に過去の書込回数の目安として認識される。ステップＳ１２＿２における判定の結果、読出しが正常に行われた場合は、その対象ブロックのメモリセル群１１１への過去の書込回数は数千回未満であると判定され（ステップＳ１２＿７）た後、図５のメインルーチンへ戻る。【００４２】
対象ブロックのうちのダミーセルＣについては、ステップＳ１２＿３において、ステップＳ１１で書き込まれたデータ“０”が正常に読み出されたか否かの判定が行われる。この判定結果も寿命認識回路１４２に過去の書込回数の目安として認識される。ステップＳ１２＿３における判定の結果、読出しが正常に行われた場合は、その対象ブロックのメモリセル群１１１への過去の書込回数は数万回未満であると判定され（ステップＳ１２＿８）た後、図５のメインルーチンへ戻る。【００４３】
対象ブロックのうちのダミーセルＤについては、ステップＳ１２＿４において、書き込まれたデータ“０”が正常に読み出されたか否かの判定が行われる。この判定結果も寿命認識回路１４２に過去の書込回数の目安として認識される。ステップＳ１２＿４における判定の結果、読出しが正常に行われた場合は、その対象ブロックのメモリセル群１１１への過去の書込回数は数十万回未満であると判定され（ステップＳ１２＿９）た後、メインルーチン（図５参照）へ戻る。【００４４】
一方、ステップＳ１２＿４における判定の結果、読出しが正常に行われなかった場合はステップＳ１２＿５に進み、その対象ブロックのメモリセルへの書込回数は数十万回以上であると判定され（ステップＳ１２＿５）た後、メインルーチン（図５参照）へ戻る。【００４５】
以上のようにして、寿命判定サブルーチンを抜けると、図５に示すフローチャートのステップＳ１３に進み、次に、対象ブロック１のダミーセルＡ，Ｂ，Ｃ，Ｄすべてのセルについてデータ“１”の書込みが行われた後、前述の寿命判定サブルーチン（図６参照）による対象ブロック１のダミーセルＡ，Ｂ，Ｃ，Ｄすべてのセルについてのデータ読出しチェックによる寿命判定が行われる（ステップＳ１４）。【００４６】
ステップＳ１４における動作は、データ“０”による寿命判定動作と同一であるので詳細な説明は省略する。【００４７】
寿命判定サブルーチンからメインルーチンへ戻ると、図５に示すフローチャートのステップＳ１５に進み、すべてのダミーセルＡ，Ｂ，Ｃ，Ｄについての、データ“０”およびデータ“１”の書込み・読出しが正常に行われたか否かの判定が行われ、その判定結果に基づき対象ブロック１についての総合判定が行われる。ブロック１についての総合判定に続き、ブロック２およびブロック３についてもステップＳ１１〜ステップＳ１５が順次実行されて同様に総合判定が行われる。こうしてすべてのブロックについての総合判定が終了すると、これら３ブロック全体、すなわち、不揮発性メモリについての最終的な寿命判定が行われる。【００４８】
図７は、本発明の第１の不揮発性メモリの一実施形態により得られた寿命判定結果を示す図である。【００４９】
図７には、不揮発性メモリの３つのブロック１〜３のうち、ブロック１ではダミーセルＡ１１２ａのみが不良と判定され、ブロック２ではダミーセルＡ１１２ａ、ダミーセルＢ１１２ｂ、およびダミーセルＣ１１２ｃが不良と判定され、ブロック３ではダミーセルＡ１１２ａ、およびダミーセルＢ１１２ｂが不良と判定された結果が示されている。【００５０】
このように、この不揮発性メモリの３つのブロック１，２，３のうち、ブロック２のダミーセルＣ１１２ｃが不良となっていることからこの不揮発性メモリのメモリセル１１１への過去の書込回数は約数万回程度であると判定され、この不揮発性メモリはまだ十分に寿命が残っているものと判定することができる。  【００５１】
次に、本発明の第２の不揮発性メモリの実施形態について説明する。【００５２】
この本発明の第２の不揮発性メモリは、図１に示した本発明の第１の不揮発性メモリの概略構成図とほぼ同様の構成を有しており、第１の不揮発性メモリとの相違点は、第１の不揮発性メモリにおける書換寿命のランクが異なる複数のダミーセル１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ（図７参照）の代わりに、書込回数に応じたアクセスタイム遅延を生じるダミーセル２１２（図８参照）が備えられている点と、寿命認識回路１４２（図１参照）の代わりに、読出し時のダミーセルのアクセスタイム遅延レベルを判定することにより過去の書込回数の目安を認識する寿命認識回路を備えている点である。すなわち、第２の不揮発性メモリは、各アドレスが付された各ワードごとに配置された、１ワード分のデータ保存用の複数のメモリセルおよび書込回数に応じたアクセスタイム遅延を生じるダミーセルと、所定アドレスのメモリセルへのデータ書込み時に該アドレスのダミーセルへも同時に書込みを行う書込回路と、読出し時のダミーセルのアクセスタイム遅延レベルを判定することにより過去の書込回数の目安を認識する寿命認識回路とを備えている。【００５３】
図８は、本発明の第２の不揮発性メモリの一実施形態におけるメモリセルおよびダミーセルの概略構成図である。【００５４】
図８に示すように、ここには、１６ビットのメモリセル１１１ａ，１１１ｂ，１１１ｃ，…，１１１ｐからなるメモリセル群１１１と、このメモリセル群１１１に付加された１ビットのダミーセル２１２とからなる３つのブロック１，２，３が示されている。各ブロックのダミーセル２１２は、全て、数十万回の書換えで寿命となるセルで構成されている。なお、図３には、説明を簡単化するために３つのブロック１，２，３のみが示されているが、実際の不揮発性メモリは多数のブロックから構成されている。【００５５】
この第２の実施形態においても、図４を参照して示した第１の実施形態におけると同様の書込動作が行われる。【００５６】
次に、本発明の第２の不揮発性メモリの一実施形態における寿命認識動作について説明する。【００５７】
図９は、本発明の第２の不揮発性メモリの一実施形態におけるダミーセルの動作説明図である。【００５８】
図９には、ダミーセルの書込回数レベルごとの、アクセスタイム、すなわち、ダミーセルに書込コマンドが発行されてから、書き込まれたデータが読み出されるまでの時間が示されている。図９に示すように、この不揮発性メモリでは、ダミーセルに書込コマンドが発行されてから書き込まれたデータが読み出されるまで、ほぼ一定の基準時間Ｘを必要とするが、ダミーセルの書込回数が累積されていくに従い、書込みから読出しまでのアクセスタイムに遅延が生じてくる。すなわち、ダミーセルの書込回数が０回のときにはアクセスタイムｔＡがＸであるとすると、書込回数が数百回のときにはアクセスタイムｔＡはＸ＋αとなり、書込回数が数千回のときにはアクセスタイムｔＡはＸ＋βとなり、書込回数が数万回のときにはアクセスタイムｔＡはＸ＋γとなる。【００５９】
本実施形態は、メモリセルの書込回数に応じてアクセスタイム遅延が生じる性質を利用するものであり、予め、Ｘ、α、β、およびγの値を適切に設定しておき、各ブロックのダミーセルのアクセスタイム遅延レベルを判定することにより各ダミーセルへの過去の書込回数の目安を知ることができる。そこで、この書込回数の目安から不揮発性メモリの残りの寿命を精度よく判定することができる。【００６０】
次に、本発明の第３の不揮発性メモリの実施形態について説明する。【００６１】
この本発明の第３の不揮発性メモリは、図１に示した本発明の第１の不揮発性メモリの概略構成図とほぼ同様の構成を有しており、第１の不揮発性メモリとの相違点は、第１の不揮発性メモリにおける書換寿命のランクが異なる複数のダミーセル１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ（図７参照）の代わりに、過去に注入された電荷を蓄積して所定の電荷蓄積量まで電荷の注入を受けることにより読出し可能となる複数のダミーセル３１２ａ，３１２ｂ，３１２ｃ，３１２ｄ（図１０参照）が備えられている点と、寿命認識回路１４２の代わりに、各ダミーセルが読出し可能であるか否かを判定することにより過去の書込回数の目安を認識する寿命認識回路を備えている点である。すなわち、第３の不揮発性メモリは、各アドレスが付された各ワードごとに配置された、１ワード分のデータ保存用の複数のメモリセルおよび過去に注入された電荷を蓄積して所定の電荷蓄積量まで電荷の注入を受けることにより読出し可能となる複数のダミーセルと、所定アドレスのメモリセルへのデータ書込み時にそのアドレスの複数のダミーセルそれぞれに各ダミーセルに応じて異なる電荷量の電荷を注入する書込回路と、各ダミーセルが読出し可能であるか否かを判定することにより過去の書込回数の目安を認識する寿命認識回路とを備えている。【００６２】
図１０は、本発明の第３の不揮発性メモリの一実施形態におけるメモリセルおよびダミーセルの概略構成図である。【００６３】
図１０に示すように、ここには、１６ビットのメモリセル１１１ａ，１１１ｂ，１１１ｃ，…，１１１ｐからなるメモリセル群１１１と、このメモリセル群１１１に付加された４ビットのダミーセル３１２ａ，ダミーセル３１２ｂ，ダミーセル３１２ｃ，ダミーセル３１２ｄからなるダミーセル群３１２とが３ブロック配列された状態が示されている。【００６４】
各ブロックのダミーセル３１２は、過去に注入された電荷を蓄積して所定の電荷蓄積量まで電荷の注入を受けることにより読出し可能となる４種類のダミーセルＡ３１２ａ、ダミーセルＢ３１２ｂ、ダミーセルＣ３１２ｃ、ダミーセルＤ３１２ｄから構成されている。すなわち、第１列目のセルＡ３１２ａは、電荷を数百回注入することにより読出し可能となるレベルまで電荷が蓄積されるように一回に注入する電荷量を定めたセルであり、第２列目のダミーセルＢ３１２ｂは、電荷を数千回注入することにより読出し可能となるレベルまで電荷が蓄積されるように一回に注入する電荷量を定めたセルであり、第３列目のダミーセルＣ３１２ｃは、電荷を数万回注入することにより読出し可能となるレベルまで電荷が蓄積されるように一回に注入する電荷量を定めたセルであり、第４列目のダミーセルＤ３１２ｄは、電荷を数十万回注入することにより読出し可能となるレベルまで電荷が蓄積されるように一回に注入する電荷量を定めたセルである。【００６５】
なお、図１０には、説明を簡単化するために３つのブロック１，２，３のみが示されているが、実際の不揮発性メモリは多数のブロックから構成されている。【００６６】
本実施形態においても、メモリセル群１１１とダミーセル群３１２に同時にデータ書き込みが行われるが、ダミーセルＡ３１２ａには、データ読出しが可能となる電荷量の数百分の一の電荷量に相当する電荷の注入を行い、ダミーセルＢ３１２ｂには、データ読出しが可能となる電荷量の数千分の一の電荷量に相当する電荷の注入を行い、ダミーセルＣ３１２ｃには、データ読出しが可能となる電荷量の数万分の一の電荷量に相当する電荷の注入を行い、ダミーセルＤ３１２ｄには、データ読出しが可能となる電荷量の数十万分の一の電荷量に相当する電荷注入を行う。【００６７】
このように、互いに異なる電荷量の電荷を各ダミーセルに同時に注入することにより、或るブロックのメモリセルに数百回の電荷注入が行われた後ではそのブロックのダミーセルＡ３１２ａのみが読出し可能な状態となる。さらに、そのブロックのメモリセルに数千回の電荷注入が行われた後ではそのブロックのダミーセルＡ３１２ａおよびダミーセルＢ３１２ｂが読出し可能な状態となる。さらに、そのブロックのメモリセルに数万回の電荷注入が行われた後ではそのブロックのダミーセルＡ３１２ａ、ダミーセルＢ３１２ｂ、およびダミーセルＣ３１２ｃが読出し可能な状態となる。【００６８】
このように構成したので、各ブロックのダミーセルＡ，Ｂ，Ｃ，Ｄについてデータ読出しの可否を判定することによって過去の書込回数の目安を知ることができ、この書込回数の目安から不揮発性メモリの残りの寿命を精度よく判定することができる。【００６９】
次に、本発明の第４の不揮発性メモリの実施形態について説明する。【００７０】
この本発明の第４の不揮発性メモリは、図１に示した本発明の第１の不揮発性メモリの概略構成図とほぼ同様の構成を有しており、第１の不揮発性メモリとの相違点は、第１の不揮発性メモリにおける書換寿命のランクが異なる複数のダミーセル１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ（図７参照）の代わりに、過去に注入された電荷を蓄積して過去に注入された電荷蓄積量の検出を受けるダミーセル４１２（図１１参照）が備えられている点と、寿命認識回路１４２の代わりに、ダミーセルへの電荷蓄積量のレベルを判定することにより過去の書込回数の目安を認識する寿命認識回路を備えている点である。すなわち、第４の不揮発性メモリは、各アドレスが付された各ワードごとに配置された、１ワード分のデータ保存用の複数のメモリセルおよび過去に注入された電荷を蓄積して過去に注入された電荷蓄積量の検出を受けるダミーセルと、所定アドレスのメモリセルへのデータ書込み時に、該アドレスのダミーセルに所定量の電荷を注入する書込回路と、ダミーセルへの電荷蓄積量のレベルを判定することにより過去の書込回数の目安を認識する寿命認識回路とを備えている。【００７１】
図１１は、本発明の第４の不揮発性メモリの一実施形態におけるメモリセルおよびダミーセルの概略構成図である。【００７２】
図１１に示すように、ここには、１６ビットのメモリセル１１１ａ，１１１ｂ，１１１ｃ，…，１１１ｐからなるメモリセル群１１１と、このメモリセル群１１１に付加された１ビットのダミーセル４１２とからなる３つのブロック１，２，３が示されている。なお、図１１には、説明を簡単化するために３つのブロック１，２，３のみが示されているが、実際の不揮発性メモリは多数のブロックから構成されている。【００７３】
この第４の実施形態においても、図４を参照して説明した第１の実施形態と同様、メモリセル群１１１とダミーセル４１２に同時に電荷注入が行われる。【００７４】
次に、第４の実施形態における寿命認識動作について説明する。【００７５】
図１２は、本発明の第４の不揮発性メモリの一実施形態におけるダミーセルの動作説明図である。【００７６】
図１２に示すように、ダミーセルの浮遊ゲートへの電荷蓄積量とダミーセルへのデータ書込回数との間には相関関係がある。すなわち、書込回数が数百回に達すると電荷蓄積量はレベルａ、書込回数が数千回に達すると電荷蓄積量はレベルｂ、書込回数が数万回に達すると電荷蓄積量はレベルｃというようにデータ書込回数に応じて電荷蓄積量のレベルは増加していく。【００７７】
そこで、例えば、数百回の書込みで蓄積される電荷蓄積量のレベルａの値、数千回の書込みで蓄積される電荷蓄積量のレベルｂの値、数万回の書込みで蓄積される電荷蓄積量のレベルｃの値をそれぞれ閾値として設定しておき、各ブロック１，２，３のダミーセル４１２の電荷蓄積量を測定して、その測定値を上記閾値と比較判定することにより、この不揮発性メモリの過去のデータ書込回数の目安を知ることができ、この書込回数の目安から不揮発性メモリの残りの寿命を精度よく判定することができる。
【図１】
2008029457.tif 000003
【図２】
2008029457.tif 000004
【図３】
2008029457.tif 000005
【図４】
2008029457.tif 000006
【図５】
2008029457.tif 000007
【図６】
2008029457.tif 000008
【図７】
2008029457.tif 000009
【図８】
2008029457.tif 000010
【図９】
2008029457.tif 000011
【図１０】
2008029457.tif 000012
【図１１】
2008029457.tif 000013
【図１２】
2008029457.tif 000014
【国際調査報告】
2008029457.tif 000015
2008029457.tif 000016
2008029457.tif 000017
2008029457.tif 000018