(57)【要約】  半導体基板に形成された複数の半導体素子の試験に使用される半導体装置の試験装置１０は、複数の開口１２を有する第１の基板１１と、前記開口１２内に設けられ、枠内に複数のプローブ針１３が配設された枠体２０と、前記開口１２周囲に、前記第１の基板１１とは垂直に設けられ、前記第１の基板１１に接続された複数の第２の基板１４と、を有し、前記プローブ針１３は、前記枠体２０を貫通し、前記枠体２０周囲から前記開口１２内を通じて前記第２の基板１４に接続されることを特徴とする。
2008120302.tif 000002
【特許請求の範囲】
【請求項１】
複数の開口を有する第１の基板と、
前記開口内に設けられ、枠内に複数のプローブ針が配設された枠体と、
前記開口周囲に、前記第１の基板とは垂直に設けられ、前記第１の基板に接続された複数の第２の基板と、を有し、
前記プローブ針は、前記枠体を貫通し、前記枠体周囲から前記開口内を通じて前記第２の基板に接続されることを特徴とする半導体装置の試験装置。
【請求項２】
請求項１記載の半導体装置の試験装置であって、
前記第１の基板の周囲には、当該試験装置と接続される試験用端子が設けられ、
前記試験用端子は、前記第１の基板上の第１の配線及び前記第２の基板上の第２の配線を介して前記プローブ針に電気的に接続されることを特徴とする半導体装置の試験装置。
【請求項３】
請求項１記載の半導体装置の試験装置であって、
前記開口は四角形で、前記第１の基板に等間隔に２行２列設けられることを特徴とする半導体装置の試験装置。
【請求項４】
請求項３記載の半導体装置の試験装置であって、
前記第２の基板は、前記開口の四辺周囲に前記第１の基板とは垂直に設けられることを特徴とする半導体装置の試験装置。
【請求項５】
請求項３記載の半導体装置の試験装置であって、
前記第２の基板は、前記開口の四辺周囲のうち隣接する２辺に前記第１の基板とは垂直に設けられることを特徴とする半導体装置の試験装置。
【請求項６】
請求項３記載の半導体装置の試験装置であって、
前記第２の基板は、前記４つの開口と開口との間に、十字状に前記第１の基板とは垂直に設けられることを特徴とする半導体装置の試験装置。
【請求項７】
複数の開口を有する第１の基板と、
前記開口内に設けられ、枠内に複数のプローブ針が配設された枠体と、
前記開口において前記枠体が設けられた面とは反対側の面に、前記開口と対向するように前記第１の基板とは平行に設けられ、前記第１の基板に接続された複数の第２の基板と、を有し、
前記プローブ針は、前記枠体を貫通し、前記枠体周囲から前記開口内を通じて前記第２の基板に接続されることを特徴とする半導体装置の試験装置。
【請求項８】
請求項７記載の半導体装置の試験装置であって、
前記開口は四角形で、前記第１の基板に等間隔に２行２列設けられることを特徴とする半導体装置の試験装置。
【請求項９】
請求項１乃至８いずれか一項記載の半導体装置の試験装置であって、
前記プローブ針は、前記枠体の枠内よりも内側に向かって湾曲して配設されることを特徴とする半導体装置の試験装置。
【請求項１０】
請求項７乃至９記載の半導体装置の試験装置であって、
前記第２の基板は、前記第１の基板の上部において、前記第１の基板の主面に対して略平行に、階段状に複数設けられていることを特徴とする半導体装置の試験装置。
【請求項１１】
請求項１０記載の半導体装置の試験装置であって、
前記複数の第２の基板は、隣接する前記開口の間隔部分側に向かって階段状に、前記第１の基板の上部に設けられていることを特徴とする半導体装置の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の試験装置に関し、より具体的には、１つの半導体基板（ウエハ）上に形成された複数の半導体素子の試験に使用される半導体装置の試験装置に関する。
【背景技術】
【０００２】
電子機器に要求される高機能化・高性能化に伴い、当該電子機器に搭載される半導体装置（ＬＳＩ）に対してもより高集積度化、高速化或いは大容量化が要求されている。【０００３】
この為、当該半導体装置を構成する半導体素子（ＬＳＩチップ）にあっては、その動作速度が高速化されると共に外部接続端子数が増加し、更に、当該外部接続端子間の間隔がより狭くされつつある。特に、システムＬＳＩ素子においてはこの傾向が顕著であり、当該システムＬＳＩ素子について高い信頼性をもって試験を行うことが困難になりつつある。【０００４】
また、当該試験にあたり、その試験時間が長大になりつつある。そこで、生産性の維持・向上と共に製造コストを低下させるために、これらシステムＬＳＩ素子等、多数の外部接続端子を有する半導体素子に関しても、複数個を同時に試験する態様が提案されている。【０００５】
例えば、１つの半導体基板に多数形成された半導体素子に対し複数個を同時に試験する態様として、１枚の半導体基板に形成され横又は縦方向、或いは斜め方向に隣接する２個の半導体素子の電極端子に対して、プローブカードに設けられたプローブ針を接触させて、前記２個の半導体素子の試験を同時に行う態様が提案されている（特許文献１、２参照）
また、複数のプローブユニットと、これらのプローブユニットを支持する基台と、前記プローブユニットと外部のテスタとを電気的に接続するための配線板とを備えたプローブカードであって、前記プローブユニットが、複数の集積回路チップの電極端子に同時に接触可能な多数のプローブ針と、前記ウエハの表面に対して垂直方向に延びる配線板と、プローブユニットを前記基台に取り付けるための支持体とを備えてなるプローブカードも提案されている（特許文献３参照）。
【特許文献１】特開昭５６−６１１３６号公報
【特許文献２】特開平９−１７２１４３号公報
【特許文献３】特開平７−２０１９３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
微細な外部接続端子を多数有する半導体素子が複数個形成された半導体基板（ウエハ）において、当該複数個の半導体素子を試験するにあたっては、生産性の維持・向上と共に製造コストを低下させるために、当該試験を高い試験精度をもって行う必要がある。より具体的には、試験装置を用いた測定（試験）の効率（測定効率、試験効率）を向上させる必要がある。【０００７】
そこで、本発明は、上記の点に鑑みてなされたものであって、１つの半導体基板（ウエハ）上に形成された複数の半導体素子の試験において高い測定効率（試験効率）を実現することができる半導体装置の試験装置を提供することを本発明の目的としている。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、複数の開口を有する第１の基板と、前記開口内に設けられ、枠内に複数のプローブ針が配設された枠体と、前記開口周囲に、前記第１の基板とは垂直に設けられ、前記第１の基板に接続された複数の第２の基板と、を有し、前記プローブ針は、前記枠体を貫通し、前記枠体周囲から前記開口内を通じて前記第２の基板に接続されることを特徴とする半導体装置の試験装置が提供される。【０００９】
前記第１の基板の周囲には、当該試験装置と接続される試験用端子が設けられ、前記試験用端子は、前記第１の基板上の第１の配線及び前記第２の基板上の第２の配線を介して前記プローブ針に電気的に接続されることとしてもよい。また、前記開口は四角形で、前記第１の基板に等間隔に２行２列設けられてもよい。更に、前記第２の基板は、前記開口の四辺周囲に前記第１の基板とは垂直に設けられてもよい。また、前記第２の基板は、前記開口の四辺周囲のうち隣接する２辺に前記第１の基板とは垂直に設けられてもよい。更に、前記第２の基板は、前記４つの開口と開口との間に、十字状に前記第１の基板とは垂直に設けられてもよい。【００１０】
本発明の別の観点によれば、複数の開口を有する第１の基板と、前記開口内に設けられ、枠内に複数のプローブ針が配設された枠体と、前記開口において前記枠体が設けられた面とは反対側の面に、前記開口と対向するように前記第１の基板とは平行に設けられ、前記第１の基板に接続された複数の第２の基板と、を有し、前記プローブ針は、前記枠体を貫通し、前記枠体周囲から前記開口内を通じて前記第２の基板に接続されることを特徴とする半導体装置の試験装置が提供される。【００１１】
前記開口は四角形で、前記第１の基板に等間隔に２行２列設けられてもよい。また、前記プローブ針は、前記枠体の枠内よりも内側に向かって湾曲して配設されてもよい。前記第２の基板は、前記第１の基板の上部において、前記第１の基板の主面に対して略平行に、階段状に複数設けられてもよい。前記複数の第２の基板は、隣接する前記開口の間隔部分側に向かって階段状に、前記第１の基板の上部に設けられてもよい。
【発明の効果】
【００１２】
本発明によれば、１つの半導体基板（ウエハ）上に形成された複数の半導体素子の試験において高い測定効率（試験効率）を実現することができ、もって、半導体素子の生産性の向上及び製造コストの低減を図ることができる半導体装置の試験装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施の形態に係る半導体装置の試験装置の平面図である。
【図２】図１の線Ｘ−Ｘにおいて切り、矢印で示す方向に見た図である。
【図３】図２に示す樹脂部と樹脂部が接着固定された枠体部の分解斜視図を示す。
【図４】本発明の第１の実施の形態に係る半導体装置の試験装置の効果を説明するための図である。
【図５】本発明の第１の実施形態に係る半導体装置の試験装置の第１変形例を示す平面図である。
【図６】本発明の第１の実施形態に係る半導体装置の試験装置の第２変形例を示す平面図である。
【図７】本発明の第１の実施形態に係る半導体装置の試験装置の第３変形例を示す平面図である。
【図８】本発明の第１の実施形態に係る半導体装置の試験装置の第４変形例を示す図である。
【図９】本発明の第２の実施の形態に係る半導体装置の試験装置の平面図である。
【図１０】図９の線Ｙ−Ｙにおいて切り、矢印で示す方向に見た図である。
【図１１】本発明の第１の実施形態に係る半導体装置の試験装置の変形例を示す図である。
【符号の説明】
【００１４】
１０、６０            プローブカード
１１                  プローブカード基板
１２                  開口部
１３                  プローブ針
１４、３０、５０      回路基板
１５、１６、１７、２５、３５、５５      電極端子
１９                  樹脂部
２０                  枠体部
ＴＵ１、ＴＵ２、ＴＵ３、ＴＵ４          試験ユニット
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して、本発明の実施の形態に係る半導体装置の試験装置について説明する。【００１６】
［第１の実施の形態］
図１に、本発明の第１の実施の形態に係る半導体装置の試験装置の平面図を示す。【００１７】
図１に示すように、本発明の第１の実施の形態に係る半導体装置の試験装置におけるプローブカード１０に於いては、プローブカード基板１１に４個の試験ユニット（ＴＵ１乃至ＴＵ４）が配設されている。【００１８】
プローブカード基板（試験回路基板）１１は、例えば、ガラスエポキシ樹脂から成る層間絶縁材と、その表・裏面及び内部に配設された銅（Ｃｕ）から成る複数の導電層を含む多層配線構造を有する。多層配線層は、信号線路、電源導電層、及び接地（グランド）導電層を含む。これらの信号線路、電源導電層、及び接地（グランド）導電層は、前記試験ユニット単位（ＴＵ１乃至ＴＵ４）に配設されている。【００１９】
各試験ユニット（ＴＵ１乃至ＴＵ４）に於いては、プローブカード基板１１を貫通して略矩形状の開口部１２が形成されている。当該略矩形状の開口部１２は、試験の対象となる、半導体基板（ウエハ）上に形成された被試験半導体素子（ＬＳＩチップ）の形状に略対応する。【００２０】
前記開口部１２の各辺の近傍に於いては、後述するプローブ針１３が接続された回路基板１４が、開口部１２の対応する辺に対し略平行方向に、且つ、プローブカード基板１１の主面に対して略垂直に当該プローブカード基板１１に固定されている。なお、プローブカード基板１１の主面に対する回路基板１４の接続角度は必ずしも９０度でなくてもよく、所定の角度傾けられていてもよい。【００２１】
図１に示す例では、１２枚の回路基板１４が、プローブカード基板１１上に配設されている。【００２２】
回路基板１４は、例えば、ガラスエポキシ樹脂から成る層間絶縁材と、その表・裏面及び内部に配設された銅（Ｃｕ）から成る複数の導電層を含む多層配線構造を有する。多層配線層は、信号線路、電源導電層、及び接地（グランド）導電層を含む。【００２３】
ここで、図２も参照する。図２は、図１の線Ｘ−Ｘにおいて切り、矢印で示す方向に見た図である。【００２４】
図２に示すように、回路基板１４の主面には、電極端子１５が複数形成されている。当該電極端子１５には、前述のプローブ針１３が接続されている。プローブ針１３の数、相互の間隔は、被試験半導体素子の電極端子の配置に対応して設定される。プローブ針１３は、例えばタングステン（Ｗ）から形成される。【００２５】
回路基板１４の、プローブカード基板１１と接する面の縁部には、電極端子１６が形成されている。また、プローブカード基板１１の主面において前記電極端子１６と接する箇所にも、電極端子１７が形成されている。回路基板１４の電極端子１６とプローブカード基板１１の電極端子１７とは、例えば、フォトリソグラフィー技術及びエッチング技術を用いることにより、微小且つ高精度に形成することができ、両者を直接接触させ、半田等の導電性部材で固着して接続している。【００２６】
従って、プローブ針１３が接続された電極端子１５は、回路基板１４の表層又は内層に形成された配線を介して電極端子１６に接続され、当該電極端子１６はプローブカード基板１１の電極端子１７に接続され、プローブカード基板１１の表層又は内層に形成された配線を介して、後述するピン接続端子部１８（図１参照）と電気的に接続される。【００２７】
また、本例では、試験ユニットＴＵ１と試験ユニットＴＵ２との間、試験ユニットＴＵ１と試験ユニットＴＵ３との間、試験ユニットＴＵ３と試験ユニットＴＵ４との間、及び試験ユニットＴＵ２と試験ユニットＴＵ４との間に設けられている回路基板１４においては、両主面（表面・裏面）にそれぞれ電極端子１５が形成されており、各主面において各試験ユニットのプローブ針１３が接続されている。【００２８】
但し、本発明は、かかる例に限定されず、試験ユニットＴＵ１と試験ユニットＴＵ２との間、試験ユニットＴＵ１と試験ユニットＴＵ３との間、試験ユニットＴＵ３と試験ユニットＴＵ４との間、及び試験ユニットＴＵ２と試験ユニットＴＵ４との間において、２枚の回路基板１４を背中合わせに設けてもよい。【００２９】
ところで、回路基板１４の主面に複数形成された電極端子１５に接続されたプローブ針１３は、接着性を有するエポキシ樹脂等から成る樹脂部１９内を挿通し、その先端が被試験半導体素子（ＬＳＩチップ）の外部接続電極端子に接触する位置になるよう、固定される。【００３０】
ここで、図２に加え、図３も参照する。図３には、図２に示す樹脂部１９と樹脂部１９が接着固定された枠体部２０の分解斜視図を示す。【００３１】
例えばセラミック等から構成される枠体部（樹脂部固定部）２０は、中空構造を有し、角部２１を介してプローブカード基板１１に接続固定されている。より具体的には、枠体部２０の中空部分が、プローブカード基板１１の開口部１２に位置するように、プローブカード基板１１に接続固定されている。【００３２】
一方、樹脂部１９も中空構造を有し、図３において矢印で示す方向に枠体部２０の主面に接着固定されている。【００３３】
よって、樹脂部１９内を挿通するプローブ針１３は、枠体部２０を介して、プローブカード基板１１に対して固定された構造となっている。【００３４】
このように、プローブ針１３は、プローブカード基板１１の開口部１２に配設された枠体部２０上に樹脂部１９により固着され、一端はプローブカード基板１１に電気的に接続された回路基板１４の電極端子１５に接続しており、他端は被被試験半導体素子（ＬＳＩチップ）の電極端子に接する構造となっている。【００３５】
図１を再度参照するに、プローブカード基板１１の主面の外周近傍においては、当該外周に沿って、ピン接続端子部１８が配設されている。【００３６】
ピン接続端子部１８は、被試験半導体素子（ＬＳＩチップ）の試験実施時には、主試験装置であるＬＳＩテスタ本体から延びる試験用端子（図示せず）が接続されて、電源の供給並びに試験信号の印加等が行われる。このため、当該ピン接続端子部１８は、プローブカード基板１１の外周近傍に配設されている。【００３７】
当該ピン接続端子部１８は、ＬＳＩテスタ本体の電極・端子に対応して、電源供給端子部２２と試験信号端子部２３とに分割されており、それぞれ複数個の端子を具備している。【００３８】
このように、図１乃至図３に示す例では、プローブカード基板１１に形成された開口部１２の各辺の近傍に於いて、プローブ針１３が接続された回路基板１４が、プローブカード基板１１の主面に対して略垂直に固定されている。従って、プローブ針１３が接続された領域（針元領域）の面積は、前記回路基板１４の小さな占有領域の面積であり、よって、１つの半導体素子を測定（試験）するためのユニットである試験ユニットＴＵ１乃至ＴＵ４を、互いに大きく離間して配置することなく、効率よく１つのプローブカード基板１１上に複数設けることができる。【００３９】
これについて、図４を参照して更に説明する。なお、図４（ａ）に、比較例の部分平面図を示し、図４（ｂ）に本発明の第１の実施の形態に係る半導体装置の試験装置のプローブカード基板１１であって、試験ユニットＴＵ１及びＴＵ３が配設される箇所の部分平面図を示す。また、図４（ａ）において、図２に示した箇所と同じ箇所には、同じ符合を付してその説明を省略する。【００４０】
図１乃至図３に示す例では、一方の先端が被被試験半導体素子（ＬＳＩチップ）の電極端子に接するプローブ針１３は、プローブカード基板１１に略垂直に固定され電気的に接続された回路基板１４に接続された構造となっている。【００４１】
これに対し、プローブ針１３の回路基板１４への接続にあたり、回路基板１４を用いない例が、図４（ａ）に示す比較例である。【００４２】
図４（ａ）に示す例では、プローブ針１３を接続する電極端子２５が、プローブカード基板１１の開口部１２の周辺、特に図４（ａ）において一点鎖線Ａで示す領域に配設されている。よって、図４（ｂ）に示す本発明の第１の実施の形態に係る半導体装置の試験装置における試験ユニットＴＵ１とＴＵ３との間隔（図４（ｂ）において一点鎖線Ａで示す領域）に相当する部分が大きくなっている。【００４３】
即ち、図４（ａ）に示す例では、隣接する試験ユニット間にプローブ針１３とプローブカード基板の電極端子２５とが配設されるため、前記試験ユニットを被被試験半導体素子（ＬＳＩチップ）複数個分離れた位置に配設する必要がある。【００４４】
そのため、図４（ａ）に示す例では、被被試験半導体素子（ＬＳＩチップ）が形成された半導体基板（ウエハ）の周辺部の測定（試験）においては、前記試験ユニットの幾つかが半導体基板（ウエハ）又は半導体基板（ウエハ）上の被被試験半導体素子（ＬＳＩチップ）が形成された領域を外れてしまう。その結果、測定（試験）に寄与しない試験ユニットが発生してしまい、測定効率（試験効率）を悪化させるおそれがある。【００４５】
この問題に対応するために、例えば、プローブカード基板の電極端子２５を微小化することも考えられるが、電極端子２５はプローブ針１３を手作業またはそれに準ずる手法で１本ずつ接続する必要があるため、電極端子２５を微小化すると両者の接続が困難となる。【００４６】
これに対し、本発明の第１の実施の形態にかかる半導体装置の試験装置においては、図２に示すように、プローブ針１３を接続する電極端子１５を回路基板１４の表面に配設し、当該回路基板１４をプローブカード基板１１の主面に対して略垂直に設置している。よって、図４において一点鎖線Ａで示す領域、即ち、試験ユニットＴＵ１とＴＵ３との間隔（図４（ｂ）参照）を狭くすることができる。【００４７】
また、本発明の第１の実施の形態にかかる半導体装置の試験装置においては、互いに隣接する試験ユニットＴＵ１と試験ユニットＴＵ２との間、試験ユニットＴＵ１と試験ユニットＴＵ３との間、試験ユニットＴＵ３と試験ユニットＴＵ４との間、及び試験ユニットＴＵ２と試験ユニットＴＵ４との間に設けられている回路基板１４においては、内層にて電気的に分離された両主面（表面・裏面）にそれぞれ電極端子１５が形成されている。【００４８】
よって、回路基板１１の表面に配設された電極端子１５に接続されたプローブ針１３と、裏面に配設された電極端子１５に接続されたプローブ針１３をそれぞれ別の被試験半導体素子（ＬＳＩチップ）に対応させることができ、これにより、隣接する試験ユニットの間隔を狭小化して、試験ユニットを配置することができる。【００４９】
更に、本発明の第１の実施の形態にかかる半導体装置の試験装置においては、図４において一点鎖線Ａで示す領域において形成される電極端子１７は、回路基板１４の電極端子１６との接合のために用いられ、プローブ針１３が接続されない。よって、電極端子１７を微小化してもプローブ針１３の接続で発生し得る図４（ａ）における上述の問題を回避することができる。【００５０】
更に、上述したように、回路基板１４の電極端子１６とプローブカード基板１１の電極端子１７は、例えば、フォトリソグラフィー技術及びエッチング技術を用いることにより、微小且つ高精度に形成され、両者は半田等の導電性部材で固着して接続されている。よって、簡易な構造で、プローブカード基板１１と回路基板１４との接続を実現している。【００５１】
なお、回路基板１４の電極端子１６とプローブカード基板１１の電極端子１７とにコネクタ（接続子)を配設し、前記接続子を接合することで両者を電気的に接続させてもよい。これにより、必要に応じ、回路基板１４の電極端子１６とプローブカード基板１１の電極端子１７との接続を容易に解除することができる。【００５２】
このように、図１乃至図３に示す例では、プローブカード基板１１に形成された開口部１２の各辺の近傍に於いて、プローブ針１３が接続された回路基板１４が、プローブカード基板１１の主面に対して略垂直に固定されている。従って、プローブ針１３が接続された領域（針元領域）の面積は、前記回路基板１４の小さな占有領域の面積であり、よって、１つの半導体素子を測定（試験）するためのユニットである試験ユニットＴＵ１乃至ＴＵ４を、互いに大きく離間して配置することなく、効率よく１つのプローブカード基板１１上に複数設けることができる。【００５３】
これにより、複数の半導体素子を同時に測定（試験）するための試験ユニットの配置の自由度を向上させることができ、効率的な同時測定（同時試験）を実現でき、もって、半導体素子の生産性の向上ならびに製造コストの低減を図ることが可能となる。【００５４】
ところで、図１に示す例では、開口部１２の各辺の近傍に於いて、プローブ針１３が接続された回路基板１４が、開口部１２の対応する辺に対し略平行方向に、且つ、プローブカード基板１１の主面に対して略垂直に当該プローブカード基板１１に固定されている。即ち、図１に示す例では、１２枚の回路基板１４が、プローブカード基板１１上に配設されている。【００５５】
しかしながら、本発明はかかる態様に限定されず、図５乃至図７に示すように、プローブカード基板１１の略矩形形状を有する開口部１２の外周辺のうち、隣接する位置にのみプローブ針１３が接続された回路基板１４を配設する態様であってもよい。【００５６】
ここで、図５乃至図７は、本発明の第１の実施形態に係る半導体装置の試験装置の第１変形例乃至第３変形例を示す平面図である。なお、図５乃至図７では、プローブカード基板１１の開口部１２及びその近傍のみ図示し、プローブカード基板１１の他の箇所については、図１に示す例と同じであるので図示を省略している。また、図５乃至図７において、図１に示す例と同じ箇所には、同じ符合を付し、その説明を省略する。【００５７】
図５に示す例では、プローブカード基板１１の略矩形形状を有する開口部１２の外周辺の近傍であって、互いに隣接する試験ユニットＴＵ１と試験ユニットＴＵ２との間、試験ユニットＴＵ１と試験ユニットＴＵ３との間、試験ユニットＴＵ３と試験ユニットＴＵ４との間、及び試験ユニットＴＵ２と試験ユニットＴＵ４との間にのみ、プローブ針１３が接続された回路基板１４が配設され、開口部１２の外周辺の他の辺の近傍においては、回路基板１４を用いることなく、プローブ針１３は、プローブカード基板１１に形成された電極端子２５に接続されている。【００５８】
かかる態様においても、互いに隣接する試験ユニットＴＵ１乃至ＴＵ４間には、プローブ針１３が接続された回路基板１４が配設されているため、当該試験ユニットＴＵ１乃至ＴＵ４を、互いに大きく離間して配置する必要はなく、効率よく１つのプローブカード基板１１上に複数の試験ユニットＴＵ１乃至ＴＵ４を設けることができる。【００５９】
図６に示す例では、プローブカード基板１１の略矩形形状を有する開口部１２が２つ形成され、当該開口部１２の外周辺の近傍であって、図６において縦方向に互いに隣接する試験ユニットＴＵ１と試験ユニットＴＵ２との間にのみ、プローブ針１３が接続された回路基板１４が配設され、開口部１２の外周辺の他の辺の近傍においては、回路基板１４を用いることなく、プローブ針１３は、プローブカード基板１１に形成された電極端子２５に接続されている。【００６０】
かかる態様においても、互いに隣接する試験ユニットＴＵ１及びＴＵ２間には、プローブ針１３が接続された回路基板１４が配設されているため、当該試験ユニットＴＵ１及びＴＵ２を、互いに大きく離間して配置する必要はなく、効率よく１つのプローブカード基板１１上に複数の試験ユニットＴＵ１及びＴＵ２を設けることができる。【００６１】
図７に示す例では、プローブカード基板１１の略矩形形状を有する開口部１２が２つ互いに斜めの方向に形成され、当該開口部１２の外周辺のうち、隣接する２辺に、即ち、図６において斜めの方向に互いに隣接する試験ユニットＴＵ１と試験ユニットＴＵ２との間にのみ、プローブ針１３が接続された回路基板１４が配設され、開口部１２の外周辺の他の辺の近傍においては、回路基板１４を用いることなく、プローブ針１３は、プローブカード基板１１に形成された電極端子２５に接続されている。【００６２】
かかる態様においても、互いに斜めの方向隣接する試験ユニットＴＵ１及びＴＵ２間には、プローブ針１３が接続された回路基板１４が配設されているため、当該試験ユニットＴＵ１及びＴＵ２を、互いに大きく離間して配置する必要はなく、効率よく１つのプローブカード基板１１上に複数の試験ユニットＴＵ１及びＴＵ２を設けることができる。【００６３】
ところで、プローブカード基板１１に対して略垂直に設けられた回路基板１４の主面に複数形成された電極端子１５のうち、プローブ針１３が接続されていない電極端子にあっては、必要に応じて、電子部品又は他の電極端子が接続されてもよい。これについて、図８を参照して説明する。【００６４】
ここで、図８は、本発明の第１の実施形態に係る半導体装置の試験装置の第４変形例を示す図であり、プローブカード基板１１の開口部１２で切って見た図である。なお、図８において、図２に示す箇所と同じ箇所には、同じ符合を付し、その説明を省略する。【００６５】
図８に示す例では、プローブカード基板１１に対して略垂直に設けられた回路基板１４の主面に、配線基板３０の主面が部分的に重なるように、配線基板３０が設けられている。即ち、プローブカード基板１１に対して略垂直方向に、回路基板１４と回路基板３０が階段状に設けられている。【００６６】
回路基板３０は、回路基板１４と同様に、例えば、ガラスエポキシ樹脂から成る層間絶縁材と、その表・裏面及び内部に配設された銅（Ｃｕ）から成る複数の導電層を含む多層配線構造を有する。多層配線層は、信号線路、電源導電層、及び接地（グランド）導電層を含む。【００６７】
回路基板３０の主面（表面・裏面）には、電極端子３５が複数形成されている。【００６８】
当該電極端子３５の一部には、プローブ針１３が接続されている。回路基板３０の電極端子３５に接続されたプローブ針１３は、回路基板１４の電極端子１５に接続されたプローブ針１３と同様に、樹脂部１９内を挿通し、枠体部２０を介して、プローブカード基板１１に対して固定されている。【００６９】
回路基板３０において、プローブ針１３が接続された電極端子３５が形成されている面と反対の面に形成された電極端子３５は、回路基板１４に形成されている電極端子１５のうち、プローブ針１３が接続されていない電極端子１５と接続している。即ち、回路基板３０は、回路基板１４に接続しており、回路基板３０に接続されたプローブ針１３は、回路基板１４を介してプローブカード基板１１に電気的に接続された構造となっている。【００７０】
このように、図８に示す例では、隣接する開口部１２同士の間において、１枚の回路基板１４と２枚の回路基板３０が設けられているが、図４（ａ）に示す例に比し、隣接する開口部１２同士の間隔を狭くすることができ、よって、複数の試験ユニットを、互いに大きく離間して配置することなく効率よく１つのプローブカード基板１１上に設けることができる。【００７１】
また、測定対象（試験対象）である被試験半導体素子（ＬＳＩチップ）に依り、異なる回路構成を有する回路基板を用いる必要がある場合があり、かかる場合に、適宜、回路基板３０を選択して用いることにより、被試験半導体素子（ＬＳＩチップ）毎に的確に測定（試験）を行うことができる。【００７２】
［第２の実施の形態］
上述の本発明の第１の実施の形態では、プローブ針１３が接続された回路基板１４が、隣接する開口部１２間に、プローブカード基板１１の主面に対して略垂直に固定されているが、本発明はかかる態様に限定されず、プローブ針１３が接続された回路基板を、プローブカード基板１１上に、プローブカード基板１１の主面と略平行に設けてもよい。これについて、本発明の第２の実施の形態として、図９及び図１０を参照して説明する。【００７３】
図９に、本発明の第２の実施の形態に係る半導体装置の試験装置の平面図を示す。また、図１０に、図９の線Ｙ−Ｙにおいて切り、矢印で示す方向に見た図を示す。なお、図９及び図１０において、図１及び図２に示した箇所と同じ箇所には同じ符合を付して、その説明を省略する。【００７４】
本発明の第２の実施の形態に係る半導体装置の試験装置におけるプローブカード６０に於いては、プローブカード基板１１を貫通して形成された略矩形状の開口部１２を大略覆うようにプローブ針１３が接続された回路基板５０が、開口部１２毎に、プローブカード基板１１上に、プローブカード基板１１の主面と略平行に設けられている。【００７５】
回路基板５０は、本発明の第１の実施の形態における回路基板１４と同様に、例えば、ガラスエポキシ樹脂から成る層間絶縁材と、その表・裏面及び内部に配設された銅（Ｃｕ）から成る複数の導電層を含む多層配線構造を有する。多層配線層は、信号線路、電源導電層、及び接地（グランド）導電層を含む。【００７６】
回路基板５０の主面には、電極端子５５が複数形成されている。所定の数の電極端子５５には、前述のプローブ針１３が接続されており、回路基板５０がプローブカード基板１１と接触する面に形成された電極端子５５は、プローブカード基板１１の電極端子１７に、接続されている。【００７７】
従って、プローブ針１３が接続された回路基板５０はプローブカード基板１１の電極端子１７に電気的に接続され、プローブカード基板１１の表層又は内層に形成された配線を介して、後述するピン接続端子部１８と電気的に接続される。【００７８】
なお、本例では、プローブカード１７の裏面に形成された電極端子１７にもプローブ針１３が接続されている。【００７９】
本例においても、本発明の第１の実施の形態と同様に、プローブ針１３は、接着性を有するエポキシ樹脂等から成る樹脂部１９内を挿通し、その先端が被試験半導体素子（ＬＳＩチップ）の外部接続電極端子に接触する位置になるよう、固定される。【００８０】
上述の本発明の第１の実施の形態では、プローブ針１３が接続された回路基板１４が、隣接する開口部１２間に、プローブカード基板１１の主面に対して略垂直に固定されている。一方、本例によれば、隣接する開口部１２間に回路基板を設けずに、プローブ針１３が接続された回路基板５０を、プローブカード基板１１上にプローブカード基板１１の主面と略平行に設けている。【００８１】
従って、隣接する開口部１２間に回路基板を設けるためのスペースを確保する必要はなく、図１及び図２に示す例に比し、更に、隣接する開口部１２同士の間隔を狭くすることができ、よって、複数の試験ユニットを互いに大きく離間して配置することなく、効率よく１つのプローブカード基板１１上に設けることができる。【００８２】
なお、本例では、隣接する４枚の回路基板５０間に、隙間Ｓ（図９参照）が形成されているが、この隙間Ｓを形成しない態様、即ち、隣接する回路基板５０の側部を接触させた態様又は４枚の回路基板５０の主面の総面積と略等しい面積の主面を有する回路基板をプローブカード基板１１上に設ける態様であってもよい。【００８３】
ところで、プローブカード基板１１上に、プローブカード基板１１の主面と略平行に設ける回路基板は、階段状に重ねて設けてもよい。これについて、図１１を参照して、本発明の第２の実施形態に係る半導体装置の試験装置の変形例を示す図として説明する。図１１は、プローブカード基板１１の開口部１２で切って見た図を示す。なお、図１１において、既に説明した箇所と同じ箇所には、同じ符合を付し、その説明を省略する。【００８４】
図１１に示す例では、プローブ針１３が接続された複数の回路基板５０が、互いに隣接する開口部１２の間隔部分側にはみ出るように、プローブカード基板１１上にプローブカード基板１１の主面と略平行に階段状に設けられている。【００８５】
各回路基板５０の主面には、電極端子５５が複数形成されている。所定の数の電極端子５５には、前述のプローブ針１３が接続されており、また、プローブ針１３が接続されていない電極端子５５を介して、回路基板５０同士、及びプローブカード基板１１と接触するようにプローブカード基板１１上に設けられた回路基板５０とプローブカード基板１１の電極端子１７とが、接続されている。【００８６】
従って、プローブ針１３が接続された回路基板５０はプローブカード基板１１の電極端子１７に電気的に接続され、プローブカード基板１１の表層又は内層に形成された配線を介して、後述するピン接続端子部１８と電気的に接続される。【００８７】
なお、本例では、プローブカード１７の裏面に形成された電極端子１７にもプローブ針１３が接続されている。【００８８】
本例においても、本発明の第１の実施の形態と同様に、プローブ針１３は、接着性を有するエポキシ樹脂等から成る樹脂部１９内を挿通し、その先端が被試験半導体素子（ＬＳＩチップ）の外部接続電極端子に接触する位置になるよう、固定される。【００８９】
このように、本例によれば、プローブ針１３が接続された複数の回路基板５０が、隣接する開口部１２の間隔部分側にはみ出るように、プローブカード基板１１上に、プローブカード基板１１の主面と略平行に階段状に設けられているため、隣接する開口部１２同士の間隔を広げることなく、複数の回路基板５０を設けることができる。【００９０】
よって、測定対象（試験対象）である被試験半導体素子（ＬＳＩチップ）に依り、異なる回路構成を有する回路基板を用いる必要がある場合に、複数の試験ユニットを互いに大きく離間して配置することなく、適宜、回路基板５０を選択して用いることにより、被試験半導体素子（ＬＳＩチップ）毎に的確に測定（試験）することができる。【００９１】
なお、本例では、プローブ針１３が接続された回路基板１４が、プローブカード基板１１の主面に対して略垂直に設けられているが、本例においては、かかる回路基板１４は必ずしも設けなくてもよい。【００９２】
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
【産業上の利用可能性】
【００９３】
本発明は、半導体装置の試験装置に、より具体的には、１つの半導体基板（ウエハ）上に形成された複数の半導体素子の試験に使用される半導体装置の試験装置に適用することができる。
【図１】
2008120302.tif 000003
【図２】
2008120302.tif 000004
【図３】
2008120302.tif 000005
【図４】
2008120302.tif 000006
【図５】
2008120302.tif 000007
【図６】
2008120302.tif 000008
【図７】
2008120302.tif 000009
【図８】
2008120302.tif 000010
【図９】
2008120302.tif 000011
【図１０】
2008120302.tif 000012
【図１１】
2008120302.tif 000013
【手続補正書】
【提出日】平成21年7月8日(2009.7.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の開口を有する第１の基板と、
前記開口内に設けられ、枠内に複数のプローブ針が配設された枠体と、
前記開口周囲に、前記第１の基板とは垂直に設けられ、前記第１の基板に接続された複数の第２の基板と、を有し、
前記プローブ針は、前記枠体を貫通し、前記枠体周囲から前記開口内を通じて前記第２の基板に接続されることを特徴とする半導体装置の試験装置。
【請求項２】
請求項１記載の半導体装置の試験装置であって、
前記第１の基板の周囲には、当該試験装置と接続される試験用端子が設けられ、
前記試験用端子は、前記第１の基板上の第１の配線及び前記第２の基板上の第２の配線を介して前記プローブ針に電気的に接続されることを特徴とする半導体装置の試験装置。
【請求項３】
請求項１記載の半導体装置の試験装置であって、
前記開口は四角形で、前記第１の基板に等間隔に２行２列設けられることを特徴とする半導体装置の試験装置。
【請求項４】
請求項３記載の半導体装置の試験装置であって、
前記第２の基板は、前記開口の四辺周囲に前記第１の基板とは垂直に設けられることを特徴とする半導体装置の試験装置。
【請求項５】
請求項３記載の半導体装置の試験装置であって、
前記第２の基板は、前記開口の四辺周囲のうち隣接する２辺に前記第１の基板とは垂直に設けられることを特徴とする半導体装置の試験装置。
【請求項６】
請求項３記載の半導体装置の試験装置であって、
前記第２の基板は、前記４つの開口と開口との間に、十字状に前記第１の基板とは垂直に設けられることを特徴とする半導体装置の試験装置。
【請求項７】
複数の開口を有する第１の基板と、
前記開口内に設けられ、枠内に複数のプローブ針が配設された枠体と、
前記開口において前記枠体が設けられた面とは反対側の面に、前記開口と対向するように前記第１の基板とは平行に設けられ、前記第１の基板に接続された複数の第２の基板と、を有し、
前記プローブ針は、前記枠体を貫通し、前記枠体周囲から前記開口内を通じて前記第２の基板に接続されることを特徴とする半導体装置の試験装置。
【請求項８】
請求項７記載の半導体装置の試験装置であって、
前記開口は四角形で、前記第１の基板に等間隔に２行２列設けられることを特徴とする半導体装置の試験装置。
【請求項９】
請求項１乃至８いずれか一項記載の半導体装置の試験装置であって、
前記プローブ針は、前記枠体の枠内よりも内側に向かって湾曲して配設されることを特徴とする半導体装置の試験装置。
【請求項１０】
請求項７乃至９記載の半導体装置の試験装置であって、
前記第２の基板は、前記第１の基板の上部において、前記第１の基板の主面に対して略平行に、階段状に複数設けられていることを特徴とする半導体装置の試験装置。
【国際調査報告】
2008120302.tif 000014
2008120302.tif 000015