(57)【特許請求の範囲】
【請求項１】
抽選条件の成立に起因して当たり判定用カウント値を取得し、取得した前記当たり判定用カウント値が当たり値と一致する場合に遊技者に有利な大当たり遊技状態を発生させる遊技機であって、
制御回路と、記憶回路を備え、
前記記憶回路には、第１の範囲内で更新される当たり判定用カウント値と、前記第１の範囲内の第２の範囲内で更新される当たり初期値用カウント値が記憶されており、
前記制御回路は、
前記当たり判定用カウント値を、第１の初期値から前記第１の範囲内の１周期に亘って第１の更新値ずつ更新するとともに、１周期毎に前記第１の初期値を前記当たり初期値用カウント値を用いて設定する当たり判定用カウント値更新処理と、前記当たり初期値用カウント値を、第２の初期値から前記第２の範囲内で第２の更新値ずつ順次更新する当たり初期値用カウント値更新処理を含む通常処理を実行し、
駆動電源が供給されて動作を開始した時、前記記憶回路を初期化する初期化処理を実行する初期化条件が満足されている場合には、前記初期化処理を実行した後に、前記通常処理の実行を開始するとともに、前記通常処理の実行を開始した時点から、少なくとも二つの異なる初期化報知期間からランダムに選択された一つの初期化報知期間が経過した時点で、前記初期化処理を実行したことを報知手段に報知させるための初期化報知用制御信号を出力し、これにより、前記初期化報知用制御信号が出力された時点から、前記通常処理を開始した後の第１周期において前記当たり判定用カウント値が前記当たり値と一致するまでの期間を異ならせることを特徴とする遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技機に関し、特に、抽選条件の成立に起因して当たり判定用カウント値を取得し、取得した当たり判定用カウント値と当たり値との比較結果に基づいて遊技者に特典を付与するか否かを決定する遊技機に関する。
【背景技術】
【０００２】
パチンコ機等の遊技機では、例えば、始動入賞球検出器から、遊技球が始動入賞口に入球したことを検出する始動入賞球信号が出力されると（抽選条件が成立すると）、遊技者に有利な大当たり遊技状態を発生させるか否かを決定するための抽選が行われる。例えば、ＲＡＭに順次更新記憶されている当たり判定用カウント値を取得し、取得した当たり判定用カウント値が当たり値（設定値）と一致するか否かを判別する。当たり判定用カウント値としては、例えば、下限値［０］と上限値［２９９］の間の範囲内で初期値から順に更新される（例えば、［１］ずつ順に加算される）カウント値が用いられる。ここで、当たり判定用カウント値が、下限値［０］と上限値［２９９］の間の範囲内で順次繰り返し更新される場合には、当たり判定用カウント値が当たり値と一致するタイミングが等間隔に発生する。このため、当たり判定用カウント値が当たり値と一致するタイミングを知らせる体感器を用いた不正や、当たり判定用カウント値が当たり値と一致するタイミングで、始動入賞球検出信号を、遊技球が始動入賞口に入球したことを示す状態に設定する不正基板を用いた不正が行われる虞がある。
そこで、当たり判定用カウント値として初期値更新型の当たり判定用カウント値を用いる技術が提案されている（特許文献１参照）。初期値更新型の当たり判定用カウント値は、当たり初期値用カウント値を初期値として下限値［０］と上限値［２９９］の間の範囲内の１周期に亘って、１周期毎に初期値を更新しながら更新される（例えば、［１］ずつ順に加算される）。当たり初期値用カウント値としては、例えば、下限値［０］と上限値［２９９］の間の範囲内で、初期値から、当たり判定用カウント値より短い更新周期で順次更新される（例えば、初期値［０］から、当たり判定用カウント値の加算周期より短い加算周期で［１］ずつ順に加算される）カウント値が用いられる。
【特許文献１】特開２０００−１８５１４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
当たり判定用カウント値として初期値更新型の当たり判定用カウント値を用いることにより、当たり判定用カウント値が当たり値と一致するタイミングが等間隔に発生するのを防止することができ、当たり判定用カウント値が当たり値と一致するタイミングを利用した不正を防止することができる。
しかしながら、初期値更新型の当たり判定用カウント値を用いた場合でも、ＲＡＭが初期化（「ＲＡＭクリア」ともいう）されると、当たり判定用カウント値および当たり初期値用カウント値が［０］に初期化されるため、ＲＡＭ初期化後の第１周期の当たり判定用カウント値は、初期値［０］から更新される。通常、当たり判定用カウント値の更新処理は、ＲＡＭの初期化処理を含む電源投入時の処理が実行された後に開始されるメイン処理内のタイマ割り込み処理毎に実行される。
また、電源投入時に初期化条件が満足されている場合には、ＲＡＭが初期化されるとともに、ＲＡＭが初期化されたことが報知手段から報知される（初期化報知）。この初期化報知は、ＲＡＭの初期化処理を含む電源投入時の処理が実行された後に開始されるメイン処理内の第１回目のタイマ割り込み処理で初期化報知用制御信号が出力されることによって実行される。
このように、ＲＡＭが初期化されたことを報知手段に報知させるための初期化報知用制御信号の出力処理およびＲＡＭ初期化後の第１周期の当たり判定用カウント値の初期値［０］からの更新処理は、電源投入時の処理が実行された後に開始されるメイン処理内のタイマ割り込み処理で実行される。このため、電源投入時に初期化条件が満足されてＲＡＭが初期化される場合には、当たり値が分かっていれば、初期化報知用制御信号が出力された時点から第１周期の当たり判定用カウント値が当たり値に達するまでの期間（電源投入時の第１周期の当たり判定用カウント値が当たり値と一致するタイミング）を予測することができる。
本発明は、このような点に鑑みて創案されたものであり、電源投入時における第１周期の当たり判定用カウント値が当たり値と一致するタイミングの予測を困難とする技術を提供することを目的とする。
【課題を解決するための手段】
【０００４】
前記課題を解決するための、本発明の第1発明は、以下の構成を備えている。
本発明は、抽選条件の成立に起因して当たり判定用カウント値を取得し、取得した前記当たり判定用カウント値が当たり値と一致する場合に遊技者に有利な大当たり遊技状態を発生させる遊技機に関する。特に、当たり判定用カウント値として初期値更新型の当たり判定用カウント値を用いる遊技機に関する。本発明の遊技機は、典型的には、パチンコとして構成されるが、パチンコ機以外の遊技機として構成することもできる。
本発明は、制御回路と、記憶回路を備えている。
記憶回路には、第１の範囲内で更新される当たり判定用カウント値と、第１の範囲内の第２の範囲内で更新される当たり初期値用カウント値が記憶される。記憶回路としては、典型的には、ＲＡＭが用いられる。第１の範囲は、下限値と上限値の間の範囲が設定される。第１の範囲の下限値および上限値としては適宜の値を選択することができる。第２の範囲は、上限値と下限値の間の範囲が設定される。第２の範囲の下限値と上限値は、典型的には、第１の範囲の下限値と上限値が選択されるが、第１の範囲内の適宜の値を選択することができる。
制御回路は、記憶回路に記憶されている当たり判定用カウント値を更新する当たり判定用カウント値更新処理と当たり初期値用カウント値を更新する当たり初期値用カウント値更新処理を含む通常処理を実行する。当たり判定用カウント値の更新処理では、当たり初期値用カウント値を用いて設定した第１の初期値から、第１の範囲内の１周期に亘って第１の更新値ずつ順次更新する処理を、１周期毎に第１の初期値を更新しながら実行する。当たり判定用カウント値の第１の更新値および更新方向としては、典型的には、［１］および加算方向が用いられる。「第１の範囲内の１周期」は、初期値が下限値である場合には、下限値から上限値までの範囲を意味し、初期値が下限値以外の値である場合には、初期値から上限値の方向に更新し、上限値に達すると下限値から更新を続け、初期値の直前の値（例えば、［初期値−１］）に一致するまでの範囲を意味する。当たり初期値用カウント値更新処理では、第２の初期値から第２の範囲内で第２の更新値ずつ順次更新する処理を実行する。当たり初期値用カウント値の第２の更新値および更新方向は、適宜設定可能であるが、典型的には、［１］と加算方向が用いられる。また、第２の初期値としては、第２の範囲内の適宜の値を設定することができるが、記憶回路が初期化された時に設定される値（例えば［０］）を用いるのが好ましい。当たり初期値用カウント値の更新間隔は、当たり判定用カウント値の更新間隔より短く設定されている。これにより、当たり判定用カウント値はランダムに変化する。
また、制御回路は、駆動電源が供給されて動作を開始した時、初期化条件が満足されている場合には、記憶回路を初期化する初期化処理を実行した後、当たり初期値用カウント値更新処理および当たり判定用カウント値更新処理を含む通常処理を開始する。初期化条件としては、例えば、初期化操作部から操作状態を示す初期化信号（初期化指示信号）が出力されている条件、記憶回路に記憶されている情報が正常でない（停電中に変化している）条件、前回の停電時に停電処理が完了していない条件等が用いられる。「当たり初期値用カウント値更新処理および当たり判定用カウント値更新処理を含む通常処理」は、典型的には、当たり初期値用カウント値更新処理を含むメイン処理と、当たり判定用カウント値更新処理を含み、メイン処理内においてタイマ割り込み周期毎に実行されるタイマ割り込み処理によって構成される。
また、制御回路は、記憶回路を初期化したことを報知手段に報知させるための初期化報知用制御信号を出力する。記憶回路を初期化したことを報知する報知態様は、適宜選択可能である。例えば、液晶表示装置にメッセージを報知する報知態様を用いることができる。あるいは、ランプを点灯または点滅させる報知態様を用いることができる。あるいは、スピーカから音声メッセージや報知音を発生させる報知態様を用いることができる。初期化報知用制御信号は、典型的には、遊技機全体を制御する主制御回路から、装飾図柄表示装置、ランプやスピーカを制御する副制御回路に初期化報知用主コマンド信号の形式で出力される。
本発明では、制御回路は、通常処理の実行を開始した時点から、少なくとも二つの異なる初期化報知期間からランダムに選択された一つの初期化報知期間が経過した時点で初期化報知用制御信号を出力するように構成されている。
本発明では、初期化報知用制御信号は、当たり初期値用カウント値更新処理および当たり判定用カウント値更新処理を含む通常処理を開始した時点から、少なくとも二つの異なる初期化報知期間からランダムに選択された一つの初期化報知期間が経過した時点で出力される。これにより、通常処理が開始された時点から初期化報知用制御信号が出力されるまでの期間が異なるため、記憶回路が初期化された場合でも、初期化報知用制御信号が出力された時点から電源投入時の第１周期の当たり判定用カウント値が当たり値と一致するまでの期間（第１周期の当たり判定用カウント値が当たり値と一致するタイミング）を予測するのが困難となる。
【発明の効果】
【０００５】
本発明を用いることにより、電源投入時における第１周期の当たり判定用カウント値が当たり値と一致するタイミングの予測が困難となるため、不正な遊技を防止することができる。
【発明を実施するための最良の形態】
【０００６】
以下に、本発明の実施の形態を、図面を参照して説明する。
図１は、本発明をパチンコ機として構成した第１の実施の形態の概略構成を示す図である。
本実施の形態のパチンコ機は、主制御基板１０、副制御基板４０、表示制御基板６０、払出制御基板８０、電源基板１００等を有している。
電源基板１００には、電源回路１０１、電源スイッチ１０２が設けられている。電源回路１０１は、２４Ｖ交流電力（ＡＣ２４Ｖ電力）を、３４Ｖ直流電力（ＤＣ３４Ｖ電力）と１２Ｖ直流電力（ＤＣ１２Ｖ電力）に変換する。電源回路１０１としては、公知のＡＣ−ＤＣ変換回路を用いることができる。電源回路１０１で変換されたＤＣ３４Ｖ電力、ＤＣ１２Ｖ電力は、電源線を介して払出制御基板８０、主制御基板１０、副制御基板４０、表示制御基板６０等に供給される。
主制御基板１０、副制御基板４０、表示制御基板６０、払出制御基板８０には、ＤＣ１２Ｖ電力を直流５Ｖ電力（ＤＣ５Ｖ電力）に変換する電圧変換回路１５、４５、６５、８８が設けられている。電圧変換回路１５、４５、６５、８５としては、公知のＤＣ−ＤＣ変換回路を用いることができる。
本実施の形態では、電源基板１００から各基板にＤＣ３４Ｖ電力とＤＣ１２Ｖ電力を供給し、制御回路や記憶回路等の駆動電源であるＤＣ５Ｖ電力は、各基板の電圧変換回路によってＤＣ１２Ｖ電力から生成している。これにより、電圧が低いＤＣ５Ｖ電力を電力線を介して電源基板１００から各制御基板に供給する必要がなくなり、電力線に混入するノイズによる影響を低減することができる。
また、図示していないが、電源基板１００には、停電が発生した場合、停電復旧時に停電発生時の状態から遊技を再開することができるようにするために、主制御基板１０に設けられている記憶回路２２のＲＡＭ２４等にバックアップ電源を供給するバックアップ電源装置が設けられている。勿論、他の制御基板に設けられている記憶回路のＲＡＭ等にもバックアップ電源を供給するように構成することもできる。
【０００７】
主制御基板１０には、主制御回路２１、ＲＯＭ２３やＲＡＭ２４により構成される記憶回路２２、乱数生成回路２５、停電検出回路１６、ＲＡＭクリアスイッチ１７等が設けられている。主制御回路２１、記憶回路２２、乱数生成回路２５は、主制御回路ＩＣ２０内に一体成形されている。
記憶回路２２のＲＯＭ２３には、制御プログラムや各種のカウント値更新プログラム、固有識別情報２３ａ等が記憶されている。固有識別情報２３ａとしては、遊技機に固有な識別情報、例えば、遊技機に設けられている素子や回路の識別情報が用いられる。本実施の形態では、主制御基板１０に設けられている、ＲＯＭ２３が一体に形成されている主制御回路ＩＣ２０の識別情報（例えば、製造時に付与される主制御回路ＩＣ２０毎の製造番号）が用いられている。
ＲＯＭ２３に記憶されている固有識別情報２３ａが本発明の「遊技機毎に固有な固有識別情報」に対応する。
【０００８】
記憶回路２２のＲＡＭ２４には、当たり判定用カウント値２４ａ、非当たり判定用カウント値２４ｂ、各種の情報（例えば、入力情報や出力情報）が記憶される（書き込まれる）。
当たり判定用カウント値は、遊技者に有利な遊技状態（例えば、大当たり遊技状態）を発生させる否かの抽選に直接に用いられるカウント値である。例えば、大当たり遊技状態を発生させるか否かを決定する抽選に用いられる大当たり判定用カウント値、大当たり遊技状態を発生させた後に高確率遊技状態（大当たり判定用カウント値が当たり値と一致する確率が通常より高くなる遊技状態）を発生させるか否かを決定する抽選に用いられる当たり図柄判定用カウント値が用いられる。
非当たり判定用カウント値は、遊技者に有利な遊技状態を発生させる否かの抽選に直接用いられないカウント値である。例えば、大当たり判定用カウント値の１周期毎の初期値を設定する際に用いられる大当たり初期値用カウント値、抽選結果を報知する時の変動パターンを決定する際に用いられる変動パターン判定用カウント値等が用いられる。なお、以下では、非当たり判定用カウント値２４ｂのうち、当たり判定用カウント値２４ａの１周期毎の初期値を設定する際に用いられる非当たり判定用カウント値を総称して「当たり初期値用カウント値２４ｂ」という。
例えば、当たり判定用カウント値２４ａは、初期値から、下限値［０］〜上限値［２９９］の範囲内の１周期に亘って、１周期毎に初期値が更新されながら、加算値［１］ずつ順次加算される。この当たり判定用の初期値が本発明の「第１の初期値」に対応し、下限値［０］〜上限値［２９９］の範囲が本発明の「第１の範囲」に対応し、加算値［１］が本発明の「第１の更新値」に対応し、加算値［１］を加算する処理が本発明の「当たり判定用カウント値の更新処理」に対応する。
また、当たり初期値用カウント値２４ｂは、初期値［０］から下限値［０］〜上限値［２９９］の範囲内で加算値［１］ずつ順次加算される。この当たり初期値用カウント値２４ｂの初期値［０］が本発明の「第２の初期値」に対応し、下限値［０］〜上限値［２９９］の範囲が本発明の「第２の範囲」に対応し、加算値［１］が本発明の「第２の更新値」に対応し、加算値［１］を加算する処理が本発明の「当たり初期値用カウント値の更新処理」対応する。
なお、ＲＡＭ２４が本発明の「記憶回路」に対応し、ＲＡＭ２４に記憶されている当たり判定用カウント値２４ａが本発明の「当たり判定用カウント値」に対応し、ＲＡＭ２４に記憶されている非当たり判定用カウント値２４ｂのうち、当たり判定用カウント値２４ａの１周期毎の初期値を設定する際に用いられる非当たり初期値用カウント値が本発明の「当たり初期値用カウント値」に対応する。
【０００９】
乱数生成回路２５は、ＲＯＭ２３に記憶されている固有識別情報２３ａに基づいて乱数を生成する。乱数生成回路２５としては、Ｍ系列乱数等の公知の乱数を生成する乱数生成回路を用いることができる。
また、主制御基板１０には、入力端子や出力端子を介して種々の装置が接続されている。例えば、遊技球が始動入賞口に入球したことを示す始動入賞球検出信号を出力する始動入賞球検出器３１、遊技球が大入賞口に入球したことを示す大入賞球検出信号を出力する大入賞球検出器３２、大入賞口を開閉する大入賞口開閉部材（大入賞開閉部材駆動回路）３３、抽選結果を特別図柄を用いて表示する特別図柄表示装置（特別図柄表示装置駆動回路）３５、副制御基板４０、払出制御基板８０等が接続されている。
【００１０】
主制御回路２１は、処理手段２１ａ、入力手段２１ｂ、抽選手段２１ｃ、当たり判定用更新手段（当たり判定用カウント値更新手段）２１ｄ、非当たり判定用更新手段（非当たり判定用カウント値更新手段）２１ｅ、出力手段２１ｆ等を有している。
処理手段１１ａは、電源投入時処理、メイン処理、メイン処理内のタイマ割り込み処理等における種々の処理を実行する。また、各種の主制御信号を作成して記憶回路２２のＲＡＭ２４の出力領域（出力バッファ）に記憶する（書き込む）。例えば、大入賞口開閉部材（大入賞口開閉部材駆動回路）３３に出力する大入賞口開閉部材用主制御信号、特別図柄表示装置（特別図柄表示装置駆動回路）３５に出力する特別図柄用主制御信号、副制御回路４１に出力する副制御用主コマンド信号（例えば、ＲＡＭクリア報知用主コマンド信号、抽選結果報知用主コマンド信号）、払出制御回路８１に出力する払出用主コマンド信号等を作成する。
主制御回路２１が本発明の「制御回路」に対応する。
【００１１】
入力手段２１ｂは、メイン処理内のタイマ割り込み処理において、入力端子に入力されている入力信号に対応する入力情報をＲＡＭ２４の入力領域（入力バッファ）に記憶する（書き込む）信号入力処理を実行する。例えば、始動入賞球検出信号に対応する始動入賞球情報を記憶する始動入賞球情報入力領域をＲＡＭ２４に設け、入力された始動入賞球検出信号が［Ｌ］レベルである場合には［０］を記憶し（書き込み）、［Ｈ］レベルである場合には［１］を記憶する（書き込む）。あるいは、ＲＡＭクリア信号に対応するＲＡＭクリア情報を記憶するＲＡＭクリア情報入力領域をＲＡＭ２４に設け、入力されたＲＡＭクリア信号が［Ｌ］レベルである場合には［０］を記憶し（書き込み）、［Ｈ］レベルである場合には［１］を記憶する（書き込む）。
【００１２】
抽選手段２１ｃは、メイン処理内のタイマ割り込み処理において、抽選条件の成立に起因して抽選処理を実行する。本実施の形態では、抽選手段２１ｃは、ＲＡＭ２４の始動入賞球情報入力領域に記憶される始動入賞球情報が［０］から［１］に変化したことにより（前回のタイマ割り込み処理では［０］が記憶され、今回の割り込み処理では［１］が記憶された場合）、遊技球が始動入賞口に入球したこと、すなわち、抽選条件が成立したことを判別し、抽選処理を実行する。そして、抽選結果に対応する主制御信号を作成し、ＲＡＭ２４の出力バッファに記憶する（書き込む）。例えば、副制御回路４１に出力する副制御用主コマンド信号を作成して、ＲＡＭ２４の副制御用主コマンド信号出力バッファに記憶する。
【００１３】
当たり判定用更新手段（当たり判定用カウント値更新手段）２１ｄは、メイン処理内のタイマ割り込み処理において、ＲＡＭ２４に記憶されている当たり判定用カウント値２４ａを更新する当たり判定用カウント値更新処理を実行する。複数の当たり判定用カウント値２４ａを用いている場合には、当たり判定用更新手段２１ｄは、複数の当たり判定用カウント値それぞれを更新する。当たり判定用更新手段２１ｄは、初期値更新型の当たり判定用カウント値２４ａに関しては、当たり初期値用カウント値２４ｂに基づいて設定した初期値から１周期に亘って更新する処理を、１周期毎に初期値を変更しながら実行する。
非当たり判定用更新手段（非当たり判定用カウント値更新手段）２１ｅは、メイン処理内のタイマ割り込み処理やメイン処理において、ＲＡＭ２４に記憶されている非当たり判定用カウント値２４ｂを更新する非当たり判定用カウント値更新処理を実行する。非当たり判定用カウント値更新処理では、初期値から順次更新する処理を実行する。非当たり判定用カウント値２４ｂの更新処理は、メイン処理においてのみ実行することもできるが、メイン処理とメイン処理内のタイマ割り込み処理において実行するのが好ましい。当たり初期値用カウント値の更新処理を、メイン処理およびメイン処理内のタイマ割り込み処理それぞれで行うことにより、当たり判定用カウント値のランダム性がより高まる。
【００１４】
出力手段２１ｆは、メイン処理内のタイマ割り込み処理において、主制御信号を出力する信号出力処理を実行する。例えば、記憶回路２２のＲＡＭ２４の副制御用主コマンド信号出力バッファに記憶されている（書き込まれている）副制御用主コマンド信号を副制御回路４１に出力し、払い出し用主コマンド信号出力バッファに記憶されている払出用主コマンド信号を払出制御回路８１に出力し、大入賞口用主制御信号出力バッファに記憶されている大入賞口用主制御信号を大入賞口開閉部材３３に出力し、特別図柄用主制御信号出力バッファに記憶されている特別図柄用主制御信号を特別図柄表示装置３５に出力する。なお、各種制御信号を出力するタイミング（出力する時点）は、例えば、タイマ割り込み処理内のタイマ減算処理（図３のステップＢ３参照）で判別される。
【００１５】
ＲＡＭクリアスイッチ１７は、主制御基板１０に設けられているＲＡＭ２４をクリア（初期化）する場合に用いられる。ＲＡＭクリアスイッチ１７は、例えば、操作部とＲＡＭクリア信号出力回路を有している。操作部は、弾性部材等から発生する弾性力によって、非操作方向に動作する力が作用する（操作力が加わっている時のみ操作状態となる）ように構成するのが好ましい。ＲＡＭクリアスイッチ１７は、操作部が操作されている時には、操作状態を示す（例えば、［Ｈ］レベルの）ＲＡＭクリア信号（ＲＡＭクリア指示信号）を出力し、操作されていない時には、非操作状態を示す（例えば、［Ｌ］レベルの）ＲＡＭクリア信号を出力する。なお、後述するように、ＲＡＭクリアスイッチ１７が操作されて操作状態を示すＲＡＭクリア信号が出力されている状態で、電源スイッチ１０２が投入されて主制御回路２１に駆動電源が供給され、主制御回路２１が動作を開始した場合には、ＲＡＭ２４をクリア（初期化）するＲＡＭクリア条件（初期化条件）が満足されていることが判別される。
ＲＡＭクリアスイッチ１７が本発明の「初期化操作部」に対応し、ＲＡＭクリアスイッチ１７から出力される［Ｈ］レベルのＲＡＭクリア信号が本発明の「操作状態を示す初期化信号」に対応し、ＲＡＭクリアスイッチ１７から出力される［Ｌ］レベルのＲＡＭクリア信号が本発明の「非操作状態を示す初期化信号」に対応する。
停電検出回路１６は、主制御基板１０に供給されるＤＣ１２Ｖ電力の電圧が停電検出設定値以下に低下したことを検出して停電検出信号（「停電予告信号」と呼ばれることもある）を出力する。なお、停電検出設定値としては、停電検出回路１６から停電検出信号が出力されてから主制御回路２１（処理手段２１ａ）が停電処理を実行する間、電圧変換回路１５から供給されるＤＣ５Ｖ電力の電圧が、主制御回路２１やＲＡＭ２４が動作可能な電圧以上に保持されるように設定される。
【００１６】
副制御基板４０には、副制御回路４１、ＲＯＭやＲＡＭを含む記憶回路４２、音源ＩＣ４３等が設けられている。
副制御回路４１は、主制御回路１１から出力される副制御用主コマンド信号と、記憶回路４２に記憶されている情報に基づいて副制御信号を出力する。例えば、ＲＡＭクリア報知用主コマンド信号に対応する表示用副コマンド信号を表示制御回路６１に出力し、ＲＡＭクリア報知用主コマンド信号に対応する音用副コマンド信号を音源ＩＣ４３に出力し、ＲＡＭクリア報知用主コマンド信号に対応するランプ制御信号をＬＥＤ等のランプ５１（光発生器）を駆動するランプ駆動回路に出力する。ＲＡＭクリアが実行されたことを報知する報知装置としては、装飾図柄表示装置７５、ランプ５１、スピーカ５２の少なくとも一つが用いられる。あるいは、抽選結果報知用主コマンド信号（図柄判定用カウント値、変動パターン判定用カウント値）に対応する表示用副コマンド信号を表示制御回路４１に出力し、抽選結果報知用主コマンド信号（変動パターン判定用カウント値）に対応する音用副コマンド信号を音源ＩＣ４３に出力し、抽選結果報知用主コマンド信号（変動パターン判定用カウント値）に対応するランプ制御信号をＬＥＤ等のランプ（光発生器）５１を駆動するランプ駆動回路に出力する。音源ＩＣ４３は、副制御回路４１から出力される音用副コマンド信号に対応する音制御信号をスピーカ（音発生器）５２に出力する。
表示制御基板６０には、表示制御回路６１、ＲＯＭやＲＡＭを含む記憶回路６２、画像情報処理回路６３等が設けられている。画像情報処理回路６３は、ＶＤＰ（ビデオディスプレイプロセッサ）、キャラクタ画像情報、背景画像情報等が記憶されているＲＯＭ、スケーラ、表示画面のビットマップデータを記憶するビデオＲＡＭ等を有している。
表示制御回路６１は、副制御回路４１から出力される表示用副コマンド信号に対応する表示制御信号を画像情報処理回路６３に出力する。画像情報処理回路６３は、表示制御回路６１から出力される表示制御信号に基づいて、装飾図柄、キャラクタ画像や背景画像等を表示画面に表示するためのビットマップデータを作成し、ビットマップデータに対応するＲＧＢ信号を装飾図柄表示装置７５に出力する。
払出制御基板８０には、払出制御回路８１、ＲＯＭやＲＡＭを含む記憶回路８２等が設けられている。払出制御回路８１は、主制御回路２１から出力された払出用主コマンド信号で示される数の遊技球を払出装置９１から払い出させるための払出制御信号を払出装置９１を駆動する払出装置駆動回路に出力する。
【００１７】
次に、本実施の形態の主制御回路２１（処理手段２１ａ、入力手段２１ｂ、抽選手段３１ｃ、当たり判定用更新手段２１ｄ、非当たり判定用更新手段２１ｅ、出力手段２１ｆ）の処理を、図２〜図５に示すフローチャートを用いて説明する。図２は、主制御回路２１の電源投入時処理（メイン処理を含む）の概略を説明するフローチャートであり、図３は、主制御回路２１のタイマ割り込み処理の概略を説明するフローチャートであり、図４は、主制御回路２１の抽選処理の概略を説明するフローチャートであり、図５は、ＲＡＭクリア報知用主コマンド信号の信号出力処理の概略を説明するフローチャートである。なお、図２および図３に示すフローチャートの処理は、処理手段２１ａ等によって実行され、図４に示すフローチャートの処理は、抽選手段２１ｃ等によって実行され、図５に示すフローチャートの処理は、出力手段２１ｆ等によって実行される。
先ず、主制御回路２１の電源投入時の処理について説明する。図２に示す電源投入時の処理は、電源スイッチ１０２の投入等によって、主制御基板１０に設けられている電圧変換回路１５から供給されるＤＣ５Ｖ電力の電圧が、主制御回路２１が動作可能な電圧（動作電圧）に達した時点で開始される。
【００１８】
ステップＡ１では、初期設定が行われる。
ステップＡ２では、ＲＡＭクリアスイッチ１７がオン（操作）されているか否かを判断する。ＲＡＭクリアスイッチ１７がオン（操作）されているか否かは、例えば、ＲＡＭクリアスイッチ１７から、操作状態を示す［Ｈ］レベルのＲＡＭクリア信号が出力されているか非操作状態を示す［Ｌ］レベルのＲＡＭクリア信号が出力されているかによって判別する。ＲＡＭクリアスイッチ１７がオン（操作）されている場合（［Ｈ］レベルのＲＡＭクリア信号が出力されている場合）にはステップＡ８に進み、ＲＡＭクリアスイッチ１７がオンされていない（操作されていない）場合（［Ｌ］レベルの初期化信号が出力されている場合）にはステップＡ３に進む。
ステップＡ３では、ＲＡＭ２４に記憶されている情報が正常であるか否か（ＲＡＭ２４に記憶されている情報が停電中に変化しているか否か）を判定するための判定情報を算出する。本実施の形態では、ＲＡＭ２４に記憶されている情報のチェックサム値を判定情報として算出している。
ステップＡ４では、ステップＡ３で算出した判定情報を用いて、ＲＡＭ２４に記憶されている情報が正常であるか否か（ＲＡＭ２４に記憶されている情報が停電中に変化しているか否か）を判定する。本実施の形態では、ステップＡ３で算出したチェックサム値とＲＡＭ２４に記憶されているチェックサム値（前回の停電処理時に算出したチェックサム値）が一致しているか否かを判断する。算出したチェックサム値とＲＡＭ２４に記憶されているチェックサム値が一致している場合にはステップＡ５に進み、一致していない場合にはステップＡ８に進む。
ステップＡ５では、ＲＡＭ２４に記憶されているバックアップフラグ（バックアップ情報）が［１］に設定されているか否かを判断する。バックアップフラグ（バックアップ情報）は、前回の停電処理時に、停電処理が完了したか否かを示す情報である。すなわち、前回の停電時に停電処理が完了している場合には［１］が設定され、完了していない場合には［０］が設定される。バックアップフラグが［１］に設定されている場合にはステップＡ６に進み、［０］に設定されている場合にはステップＡ８に進む。
なお、ステップＡ２〜Ａ５の処理によって、ＲＡＭ２４のクリア処理（初期化処理）を実行するためのＲＡＭクリア条件（初期化条件）（例えば、ＲＡＭクリアスイッチ１７が操作されている状態で主制御回路２１の動作が開始された条件、ＲＡＭ２４に記憶されている情報が正常でない条件、前回の停電時に停電処理が完了されていない条件）が満足されているか否かを判定している。
【００１９】
ステップＡ６では、ＲＡＭクリアスイッチ１７がオン（操作）されてない状態で主制御回路２１の動作が開始されたこと、ＲＡＭ２４に記憶されている情報が正常であること、前回の停電時に停電処理が完了していること、すなわち、ＲＡＭクリア条件（初期化条件）のいずれも満足されていないことを判別し、ＲＡＭ２４に記憶されている情報に基づいて遊技を再開する（前回の停電時の遊技状態から遊技を再開する）ために、ＲＡＭ２４の復電時初期設定処理を行う。
ステップＡ７では、復電時処理を実行する。復電時処理では、例えば、ＲＡＭ２４に記憶されている遊技情報に対応する主制御信号をＲＡＭ２４の出力バッファに記憶する（書き込む）。ステップＡ７の処理が終了するとステップＡ１１に進む。
【００２０】
ステップＡ８では、主制御回路２１の動作が開始された時にＲＡＭクリアスイッチ１７がオン（操作）されていること、あるいは、ＲＡＭ２４に記憶されている情報が異常であること、あるいは、前回の停電時に停電処理が完了していないこと、すなわち、ＲＡＭクリア条件（初期化条件）のいずれかがが満足されていることを判別し、ＲＡＭ２４の内容をクリア（初期化）するＲＡＭクリア処理（初期化処理）を実行する。例えば、ＲＡＭの全領域に初期値［０］を設定する。なお、ＲＯＭ２３に記憶されている初期値を読み出してＲＡＭ２４に設定する方法を用いることもできる。
ステップＡ９では、ＲＡＭクリア時初期設定処理を実行する。なお、このＲＡＭクリア時初期設定処理では、ＲＯＭ２３に記憶されている初期値を読み出してＲＡＭ２４の作業領域に設定する。
【００２１】
ステップＡ１０では、ＲＡＭクリア時処理を実行する。ＲＡＭクリア時処理では、例えば、ＲＡＭクリア処理が実行されたことを報知手段に報知させるためのＲＡＭクリア報知用主コマンド信号、各制御回路や遊技用機器の検査を行うためのテスト用主コマンド信号を作成し、ＲＡＭ２４の出力バッファ（ＲＡＭクリア報知用主コマンド信号出力バッファ、テスト用主コマンド信号出力バッファ）に記憶する（書き込む）。ＲＡＭ２４の出力バッファに記憶されたＲＡＭクリア報知用主コマンド信号やテスト用主コマンド信号等は、ＲＡＭクリア処理を実行した後に開始されるメイン処理（通常処理）において出力される。主制御回路２１から副制御回路４１にＲＡＭクリア報知用主コマンド信号が出力されると、ＲＡＭクリア処理が実行されたことを示すメッセージが装飾図柄表示装置７５に表示され、あるいは、ＲＡＭクリア処理が実行されたことを示すようにランプ５１が点灯または点滅され、あるいは、ＲＡＭクリア処理が実行されたことを示す音声または音がスピーカ５２から発生される。また、主制御回路２１からテスト用主コマンド信号が出力されると、各制御回路や各遊技用機器の検査が行われる。
【００２２】
ここで、従来技術におけるＲＡＭクリア報知用主コマンド信号の出力処理を、従来技術の電源投入時の動作を示す図６を用いて説明する。
時点ｔ１で、電源スイッチ１０２の操作によって電源が投入されると、電圧変換回路１５から供給されるＤＣ５Ｖ電力（主制御回路２１の駆動電源）の電圧が主制御回路２１の動作電圧に達した時点ｔ２で主制御回路２１の処理が開始する。
この時、ＲＡＭクリア条件が満足されている場合には、時点ｔ３でＲＡＭクリア処理が実行されるとともに、ＲＡＭクリア報知用主コマンド信号が作成される。ＲＡＭクリア処理では、ＲＡＭ２４に記憶されている当たり判定用カウント値２４ａおよび非当たり判定用カウント値２４ｂに含まれている当たり初期値用カウント値が［０］に初期化される。
その後、時点ｔ４で、メイン処理（通常処理）が開始される。時点ｔ４では、第１周期の当たり判定用カウント値２４ａの初期値として、当たり初期値用カウント値２４ｂが設定される。この時、当たり初期値用カウント値２４ｂは［０］に初期化されているため、第１周期の当たり判定用カウント値２４ａの初期値として［０］が設定される。
時点ｔ４でメイン処理が開始された後、時点ｔ５で、第１周期の第１回目のタイマ割り込み処理が実行され、第１周期の当たり判定用カウント値２４ａの第１回目の更新処理が実行される。同時に、ＲＡＭクリア報知用主コマンド信号が主制御回路２１から副制御回路４１に出力されてＲＡＭクリア報知が行われる。
この場合、電源投入後にメイン処理（通常処理）が開始された時点ｔ４と、第１周期の第１回目のタイマ割り込み処理が実行される時点（第１周期の当たり判定用カウント値２４ａの第１回目の更新処理が実行される時点）ｔ５の間の期間Ｔ２は一定である。
また、当たり値が［１４０］に設定されている場合には、第１周期の当たり判定用カウント値２４ａの初期値として［０］が設定された時点ｔ４（第１周期の開始時点）から、初期値［０］が設定された当たり判定用カウント値２４ａが当たり値［１４０］と一致する時点までの期間（Ｔ２＋Ｔ３）も一定である。
このため、ＲＡＭクリア報知用主コマンド信号が出力された時点ｔ５から、第１周期の当たり判定用カウント値２４ａが当たり値［１４０］と一致するまでの期間Ｔ３も一定となる。
このように、従来技術では、電源投入時にＲＡＭクリア処理が実行された場合には、ＲＡＭクリア処理が実行された後に開始されるメイン処理（通常処理）の第１回目（第１周期の第１回目）のタイマ割り込み処理（時点ｔ５）でＲＡＭクリア報知用主コマンド信号が主制御回路２１から副制御回路４１に出力されてＲＡＭクリア報知が行われる。このため、ＲＡＭクリア報知用主コマンド信号出力された時点（時点ｔ５）から、第１周期の当たり判定用カウント値２４ａが当たり値［１４０］と一致するまでの期間Ｔ３（一致するタイミング）を予測され、不正な遊技が行われる虞がある。
【００２３】
そこで、本実施の形態では、ＲＡＭクリア報知用主コマンド信号を出力する時点を複数の遊技機間で異なるように設定している。すなわち、主制御回路２１は、ステップＡ１０のＲＡＭクリア時処理で、複数の遊技機間で異なるＲＡＭクリア報知期間を設定している。そして、ＲＡＭクリア処理後にメイン処理（通常処理）が開始された時点から、ステップＡ１０で設定されたＲＡＭクリア報知期間が経過した時点でＲＡＭクリア報知用主コマンド信号を主制御回路２１から副制御回路４１に出力する。
「複数の遊技機間で異なるＲＡＭクリア報知期間」には、少なくとも二つの異なるＲＡＭクリア報知期間からランダムに選択した一つのＲＡＭクリア報知期間、ランダムに設定されたＲＡＭクリア報知期間等が含まれる。ＲＡＭクリア処理が実行された後の第１周期の当たり判定用カウント値２４ａが当たり値と一致する時点（一致するタイミング）の予測をより困難とするには、「少なくとも二つの異なるＲＡＭクリア報知期間」の数が多い方が好ましい。ＲＡＭクリア報知期間をランダムに設定する方法としては、ランダムに変化する値を取得し、取得した値に基づいてＲＡＭクリア報知期間を設定する方法や、遊技機毎に異なる情報（例えば、遊技機に用いられている回路や素子の製造番号等の固有識別情報）に基づいてＲＡＭクリア報知期間を設定する方法等を用いることができる。本実施の形態では、ＲＯＭ２３に記憶されている固有識別情報２３ａに基づいて乱数を生成する乱数生成回路２５を設けており、この乱数生成回路２５によって生成されている乱数に基づいてＲＡＭクリア報知期間を設定している。
ＲＡＭクリア報知用主コマンド信号が本発明の「初期化報知用制御信号」に対応し、ラムクリア報知期間が本発明の「初期化報知期間」に対応する。
ステップＡ１０の処理が終了するとステップＡ１１に進む。
【００２４】
ステップＡ１１では、タイマ割り込み初期設定を行う。タイマ割り込み初期設定では、主制御回路２１（処理手段２１ａ）のメイン処理内でタイマ割り込み処理を実行するタイマ割り込み周期が設定される。本実施の形態では、タイマ割り込み周期として４ｍｓが設定される。勿論、メイン処理は、タイマ割り込み周期より短い周期で実行される。
ステップＡ１４では、タイマ割り込み許可設定を行う。タイマ割り込み許可設定により、ステップＡ１３で設定されたタイマ割り込み周期毎のタイマ割り込み処理が実行される。
なお、ステップＡ１〜Ａ１２の処理によって、主制御回路２１（処理手段２１ａ）の電源投入時処理が実行される。
【００２５】
ステップＡ１３では、停電検出回路１６から停電検出信号（停電予告信号）が入力されているか否かを判別する。停電検出信号が入力されていない場合にはステップＡ１４に進み、停電検出信号が入力された場合にはステップＡ１５に進む。
ステップＡ１４では、ＲＡＭ２４に記憶されている非当たり判定用カウント値２４ｂの更新処理を実行する。
ステップＡ１４の処理を終了した後ステップＡ１３に戻る。
なお、メイン処理内においてタイマ割り込み周期（例えば、４ｍｓ）毎にタイマ割り込み処理が実行される。
ステップＡ１３およびＡ１４の処理によって、主制御回路２１（処理手段２１ａ）のメイン処理が実行される。
【００２６】
ステップＡ１５では、タイマ割り込み禁止設定を行う。タイマ割り込み禁止設定により、以後のタイマ割り込み処理が禁止され、ＲＡＭ２４に記憶されている情報の書き替えが禁止される。
ステップＡ１６では、停電クリア信号の出力を開始する。これにより、主制御回路２１からの主制御信号の出力が停止され、遊技用機器の駆動が停止する。遊技用機器の駆動が停止されることによって、電力消費が抑制され、主制御回路２１（処理手段２１ａ）による停電処理のための電力が確保される。
ステップＡ１７では、次回の主制御回路２１（処理手段２１ａ）の電源投入時処理において、ＲＡＭ２４に記憶されている情報が正常であるか否か（ＲＡＭ２４に記憶されている情報が停電中に変化しているか否か）を判定するための判定情報を作成する。本実施の形態では、ＲＡＭ２４に記憶されている情報に基づいて判定情報を算出している。例えば、ＲＡＭ２４に記憶されている情報のチェックサム値を算出してＲＡＭ２４に記憶する。判定情報としては、チェックサム値に限定されず、パリティデータ等の種々の判定情報を用いることができる。
ステップＡ１８では、ステップＡ１７の処理を完了した場合には、ＲＡＭ２４に記憶されているバックアップフラグを、停電処理を完了したことを示す［１］に設定する。なお、ステップＡ１９の処理が完了しなかった場合には、バックアップフラグは、停電処理が完了しなかったことを示す［０］（クリア時初期設定処理において初期設定される初期値）に保持される。
主制御回路２１（処理手段２１ａ）は、ステップＡ１８の処理を終了した後、電源スイッチ１０２の投入等によって、電圧変換回路１５から供給されるＤＣ５Ｖ電力の電圧が主制御回路２１の動作電圧以上になるまで待機する。
ステップＡ１５〜Ａ１８の処理によって、主制御回路２１（処理手段２１ａ）の停電処理が実行される。
【００２７】
次に、主制御回路２１（処理手段２１ａ）のタイマ割り込み処理の概略を、図３に示すフローチャートを用いて説明する。図３に示すタイマ割り込み処理は、図２に示したメイン処理内で、ステップＡ１１で設定されたタイマ割り込み周期（本実施の形態では、４ｍｓ）毎に実行される。
ステップＢ１では、割り込みフラグのクリアを行う。割り込みフラグのクリアによって、次のタイマ割り込み処理の処理タイミングを決定するタイマ割り込み周期の計時が開始される。
ステップＢ２では、各種信号の入力処理を行う。信号入力処理では、入力端子に入力されている入力信号に対応する情報がＲＡＭ２４の入力領域に記憶される（書き込まれる）。
例えば、始動入賞球検出信号を入力する始動入賞球検出信号入力処理では、始動入賞球検出信号が［Ｌ］レベルである場合には、［０］を有する始動入賞球情報をＲＡＭ２４の始動入賞球情報入力領域に記憶し（始動入賞球情報を［０］に設定し）、［Ｈ］レベルである場合には、［１］を有する始動入賞球情報をＲＡＭ２４の始動入賞球情報入力領域に記憶する（始動入賞球情報を［１］に設定する）。なお、始動入賞球検出信号入力処理では、遊技球が始動入賞口に入球して始動入賞球検出信号が［０］から［１］に変化したこと、すなわち、抽選条件が成立したことを判定する始動判定処理も実行する。
ステップＢ２での信号入力処理は、入力手段２１ｂによって実行される。
【００２８】
ステップＢ３では、タイマ減算処理を実行する。例えば、装飾図柄表示装置７５に装飾図柄を変動表示する際に、装飾図柄の変動表示期間を減算する。この場合、変動表示期間が［０］になることによって、装飾図柄表示装置７５への装飾図柄の変動表示が終了する時点を判別することができる。あるいは、主コマンド信号（主制御信号）を出力した後のＡＣＫ信号（応答信号）の入力判定期間を減算する。この場合、入力判定期間が［０］に達するまでにＡＣＫ信号が入力されなかったことにより、異常が発生していることを判別することができる。あるいは、図２のステップＡ１０のＲＡＭクリア時処理で設定されたＲＡＭクリア報知期間を減算する。なお、本実施の形態では、４ｍｓ毎にタイマ割り込み処理を実行しているため、各期間は、４ｍｓずつ減算される。
【００２９】
ステップＢ４では、ＲＡＭ２４に記憶されている当たり判定用カウント値２４ａの更新処理を実行する。例えば、大当たり判定用カウント値や当たり図柄判定用カウント値等の更新処理を実行する。なお、例えば、大当たり判定用カウント値として初期値更新型の大当たり判定用カウント値を用いる場合には、１周期毎に当たり初期値用カウント値を取得し、取得した当たり初期値用カウント値を初期値として当たり判定用カウント値の更新処理を実行する。また、ステップＢ４では、図２のステップＡ１４での非当たり判定用カウント値の更新処理と同様の更新処理も実行される。このように、非当たり判定用カウント値の更新処理を、メイン処理内およびメイン処理内のタイマ割り込み処理内それぞれで行うことにより、当たり判定用カウント値のランダム性がより高まる。
ステップＢ５では、賞球制御処理を実行する。賞球制御処理では、ＲＡＭの入力領域から遊技球が入賞口（一般入賞口、始動入賞口、大入賞口等）に入球したことを示している入力情報に対応する情報を読み出し、読み出した情報に対応する（遊技球が入球した入賞口に対応する）賞球数を示す払出用主コマンド信号を作成してＲＡＭ２４の出力バッファに記憶する。
ステップＢ６では、不正検出処理を行う。例えば、ＲＡＭ２４の入力領域から情報を読み出し、大入賞口開閉部材を開制御あるいは開閉制御する大当たり遊技状態が発生していることを示す情報が記憶されていない状態で、遊技球が大入賞口に入球したことを示している大入賞球情報が記憶されているか否かを判別する。不正を検出した場合には、賞球異常情報を作成してＲＡＭ２４の出力バッファに記憶する。
ステップＢ７では、抽選処理を実行する。抽選処理の概略は、後述する。
ステップＢ８では、信号出力処理を実行する。例えば、ＲＡＭ２４の出力バッファに記憶されている主制御信号を読み出し、読み出した主制御信号を出力する。
【００３０】
ここで、ステップＢの信号出力処理について詳述する。
例えば、主制御基板１０と副制御基板４０との間には、４本のコマンド線と、２本の制御線およびＧＮＤ線（接地線）の計７本のハーネス線が接続される。
主制御基板１０は、主コマンド信号出力バッファに記憶されている主コマンド信号（例えば、ＲＡＭクリア報知用主コマンド信号出力バッファに記憶されているＲＡＭクリア報知用主コマンド信号）を、主コマンド信号送信ポート上（コマンド線）に出力する。そして、２本の制御線をアクティブに制御し、コマンド線上に主制御基板１０から主コマンド信号が出力されていることを知らせる。
２本の制御線は、副制御基板４０に設けられている副制御回路４１が外部割込み動作するように副制御基板４０に接続されている。副制御回路４１は、２本の制御線がアクティブとなることによって外部割込み処理を実行し、コマンド線上に出力されている主コマンド信号を入力する。
なお、主コマンド信号が２バイトの信号によって構成されている場合には、前述した信号の伝送処理を４回実行することによって主コマンド信号が主制御回路２１から副制御回路４１に出力される。
このように、主制御基板１０と副制御基板４０の間に接続されているハーネス線を介して主コマンド信号を主制御回路２１から副制御回路４１に出力する場合、主コマンド信号の出力タイミングを盗み見することができる。このため、前述したように、ＲＡＭクリア処理が実行された後に開始されるメイン処理（通常処理）の第１周期の第１回目のタイマ割り込み処理でＲＡＭクリア報知用主コマンド信号が出力される場合（一定のタイミングで出力される場合）には、ＲＡＭクリア報知用主コマンド信号の出力タイミングを盗み見し、初期値［０］から更新処理が実行される第１周期の当たり判定用カウント値が当たり値と一致する時点を予測される虞がある。
【００３１】
次に、図３のステップＢ７の抽選処理の概略を、図４に示すフローチャートにより説明する。
ステップＣ１では、遊技球が始動入賞口に入球したか否か（抽選条件が成立したか否か）を判断する。遊技球が始動入賞口に入球した場合、すなわち抽選条件が成立した場合にはステップＣ２に進み、遊技球が始動入賞口に入球していない場合、すなわち、抽選条件が成立していない場合にはステップＣ５に進む。
ステップＣ２では、保留数（保留情報の数）が［３］以下であるか否か、すなわち、保留情報を記憶可能な上限値である［４］に達しているか否かを判定する。保留情報は、取得したカウント値を含んでおり、後で抽選結果の報知が可能となった時に抽選を行って抽選結果の報知を行うために一時的に記憶される情報であり、通常、４個まで記憶可能である。保留数が設定数［４］に達していない場合（保留数≦３）にはステップＣ３に進み、保留数が設定数［４］に達している場合（保留数＞３）には、カウント値を取得しないで処理を終了する。「保留数が設定数に達していない」ことは、保留情報を記憶するための「保留情報記憶条件」に対応する。
ステップＣ３では、カウント値を取得し、取得したカウント値を含む保留情報をＲＡＭ２４に記憶する。例えば、大当たり判定用カウント値、当たり図柄判定用カウント値、当たり変動パターン判定用カウント値、はずれ図柄判定用カウント値、はずれ変動パターン判定用カウント値等をカウント値として取得する。そして、ＲＡＭ２４に記憶されている保留情報に［１］を加算する。
ステップＣ４では、保留数に基づいて主制御信号（例えば、保留数を報知させるための保留数報知用主コマンド信号）を作成し、ＲＡＭ２４の出力バッファに記憶する。
【００３２】
ステップＣ５では、保留情報がＲＡＭ２４に記憶されているか否か（［保留数≧１］であるか否か）を判定する。保留情報がＲＡＭ２４に記憶されている場合（保留数≧１）にはステップＣ６に進み、保留情報がＲＡＭ２４に記憶されていない場合（保留数＝０）には処理を終了する。
ステップＣ６では、保留情報消化条件が満足されているか否かを判断する。保留情報消化条件としては、例えば、抽選結果の報知や大当たり遊技中であることの報知が行われていない条件が用いられる。保留情報消化条件が満足されている場合にはステップＣ７に進み、保留情報消化条件が満足されていない場合には処理を終了する。
ステップＣ７では、ＲＡＭ２４に記憶されている保留情報の中から先頭の保留情報（記憶時期が最も古い保留情報）を読み出す。そして、読み出した保留情報に含まれているカウント値を用いて抽選を行う。また、保留数から［１］を減算する。この時、読み出されてない保留情報を先頭の方向にシフトする。これにより、読み出された保留情報は消去される。
ステップＣ８では、保留数に基づいて主制御信号（例えば、保留数を報知させるための保留数報知用主コマンド信号）を作成し、ＲＡＭ２４の出力バッファに記憶する。
ステップＣ９では、抽選結果に基づいて主制御信号を作成しＲＡＭ２４の出力バッファに記憶する。例えば、取得した大当たり判定用カウント値が当たり値と一致する場合（抽選結果が当たりである場合）には、取得した当たり図柄判定用カウント値と当たり変動パターン判定用カウント値を示す副制御用主コマンド信号（抽選結果報知用主コマンド信号）を作成し、取得した当たり判定用カウント値が当たり値と一致しない場合（抽選結果がはずれである場合）には、取得したはずれ図柄判定用カウント値とはずれ変動パターン判定用カウント値を示す副制御用主コマンド信号（抽選結果報知用主コマンド信号）を作成する。ステップＣ９の処理を実行した後処理を終了する。
なお、取得した大当たり判定用カウント値が当たり値と一致した場合には、変動パターン判定用カウント値に対応する変動表示時間経過後、当たり遊技状態を発生させるための主制御信号（例えば、大入賞口開閉部材用主制御信号、大当たり遊技演出の開始を示す副制御用主コマンド信号）を作成してＲＡＭ２４の出力バッファに記憶する。
本実施の形態では、抽選条件が成立した場合でも、設定数の保留情報が記憶されていることによりカウント値の取得を中止する処理も抽選処理に包含される。
なお、抽選処理は、図４にフローチャートで示されている処理に限定されない。
【００３３】
次に、図３のステップＢ８の信号出力処理におけるＲＡＭクリア用主コマンド信号出力処理の概略を、図５に示すフローチャートを用いて説明する。
ステップＤ１では、図２のステップＡ１０で設定したＲＡＭクリア報知期間が経過しているか否かを判別する。ＲＡＭクリア報知期間が経過しているか否かは、図３のステップＢ３のタイマ減算処理でのＲＡＭクリア報知期間の減算結果が［０］であるか否かによって判別する。ＲＡＭクリア報知期間が経過していない場合には待機し、ＲＡＭクリア報知期間が経過している場合にはステップＤ２に進む。
ステップＤ２では、ＲＡＭクリア報知用主コマンド信号を主制御回路２１から副制御回路４１に出力する。これにより、装飾図柄表示装置７５、ランプ５１、スピーカ５２の少なくとも一つからＲＡＭクリア処理が実行されたことが報知される。
なお、図３に示すタイマ割り込み処理を含む図２に示すメイン処理が、本発明の「当たり初期値用カウント値更新処理および当たり判定用カウント値更新処理を含む通常処理」に対応する。
【００３４】
第１の実施の形態の電源投入時の動作を、図７を用いて説明する。
時点ｔ１１で電源が投入されると、電圧変換回路１５から供給されるＤＣ５Ｖ電力（主制御回路２１の駆動電源）の電圧が主制御回路２１の動作電圧に達した時点ｔ１２で主制御回路２１の処理が開始する。
この時、ＲＡＭクリア条件が満足されている場合には、時点ｔ１３でＲＡＭクリア処理が実行される。また、ＲＡＭクリア報知用主コマンド信号が作成されるとともに、複数の遊技機間で異なるＲＡＭクリア報知期間Ｔ１２が設定され、ＲＡＭ２４に記憶される。本実施の形態では、ＲＡＭクリア報知期間Ｔ１２は、遊技機毎に固有な固有識別情報２３ａに基づいて乱数生成回路２５で生成される乱数を用いて設定される。
その後、時点ｔ１４でメイン処理（通常処理）が開始される。時点ｔ１４では、第１周期の当たり判定用カウント値２４ａの初期値として［０］が設定される。
第１周期の各タイマ割り込み処理では、第１周期の当たり判定用カウント値２４ａの更新処理が実行されるとともに、通常処理が開始された時点ｔ１４からＲＡＭクリア報知期間Ｔ１２が経過しているか否かが判別される。そして、メイン処理（通常処理）が開始された時点ｔ１４からＲＡＭ報知期間Ｔ１２が経過した時点ｔ１５で、ＲＡＭクリア報知用主コマンド信号が主制御回路２１から副制御回路４１に出力されてＲＡＭクリア報知が行われる。
【００３５】
以上のように、本実施の形態では、電源投入時にＲＡＭクリア処理が実行された場合には、電源投入後に主制御回路２１が通常処理を開始した時点ｔ１４から、複数の遊技機間で異なるように設定されたＲＡＭクリア報知期間Ｔ１２が経過した時点でＲＡＭクリア報知用主コマンド信号が出力され、ＲＡＭクリア処理が実行されたことが報知される。
これにより、電源投入後に通常処理が開始された時点ｔ１４から、初期値［０］から更新処理が開始される第１周期の当たり判定用カウント値２４ａが当たり値［１４０］と一致するまでの期間（Ｔ１２＋Ｔ１３）が一定であっても、ＲＡＭクリア報知期間Ｔ１２が複数の遊技機間で異なるため、ＲＡＭクリア報知用主コマンド信号が出力された時点ｔ１５から当たり判定用カウント値２４ａが当たり値［１４０］と一致するまでの期間Ｔ１３を予測するのが困難となる。
特に、本実施の形態では、遊技機毎に固有な固有識別情報２３ａに基づいて乱数生成回路２５で生成される乱数を用いてＲＡＭクリア報知期間Ｔ１２が設定されるため、ＲＡＭクリア報知期間Ｔ１２のランダム性が高まり、電源投入後の第１周期の当たり判定用カウント値２４ａが当たり値［１４０］と一致する時点を予測するのがより困難となる。
なお、ＲＡＭクリア報知期間は、少なくとも二つの遊技機で異なるように設定されていればよく、予め定められている複数のＲＡＭクリア報知期間の中からランダムに選択したＲＡＭクリア報知期間、遊技機に固有な固有識別情報に基づいて設定してＲＡＭクリア報知期間、ランダムに変化する値を用いて設定したＲＡＭクリア報知期間等を用いることができる。
【００３６】
次に、本発明の第２の実施の形態を説明する。第２の実施の形態は、駆動電源の供給によって主制御回路２１が動作を開始した時にＲＡＭクリア条件（初期化条件）が満足されている場合には、その後、ＲＡＭクリアスイッチがオフからオンに切り換わったことによりＲＡＭクリア処理を実行するように構成されている。
第２の実施の形態は、図１に示した第１の実施の形態と同様に構成される。
第２の実施の形態の主制御回路２１の電源投入時処理（メイン処理を含む）を、図８に示すフローチャートを用いて説明する。なお、主制御回路２１は、図３に示されているタイマ割り込み処理と同様の処理、図４に示されている抽選処理と同様の処理、図５に示されているＲＡＭクリア報知用主コマンド信号の出力処理と同様の処理を実行する。
図８に示されている第２の実施の形態の主制御回路２１の電源投入時処理では、ステップＥ８、Ｅ９の処理が追加されていることを除いて図２に示されている第１の実施の形態の電源投入時の処理と同様の処理が実行される。したがって、以下では、ステップＥ８とＥ９の処理についてのみ説明する。
【００３７】
ステップＥ８では、ＲＡＭクリアスイッチ１７がオン（操作）されている状態で主制御回路２１の動作が開始されたこと、すなわち、ラムクリアスイッチ１７の操作によるラムクリア条件（初期化条件）が満足されていることを判別し、ＲＡＭクリアスイッチ１７の操作指示を報知手段から報知する。ＲＡＭクリアスイッチ１７の操作指示を報知する態様としては適宜の報知態様を用いることができる。例えば、ＲＡＭクリアスイッチ１７の操作指示報知用のランプを点灯あるいは点滅させてＲＡＭクリアスイッチの操作指示を報知する報知態様、副制御回路４１および表示制御回路６１を介して装飾図柄表示装置７５を駆動し装飾図柄表示装置７５の表示部に「ＲＡＭの内容を消去する場合には、ＲＡＭクリアスイッチを操作してください。」等のメッセージを表示する報知態様、副制御回路４１を介してランプ５１のうちの所定のランプを点等あるいは点滅動作させてＲＡＭクリアスイッチの操作指示を報知する報知態様、副制御回路４１を介してスピーカ５２を駆動し「ＲＡＭの内容を消去する場合には、ＲＡＭクリアスイッチを操作してください。」等のメッセージを音声で発生する報知態様あるいはＲＡＭクリアスイッチの操作指示を示す報知音を発生する報知態様の少なくとも一つを用いることができる。
ステップＥ８でＲＡＭクリアスイッチ１７の操作指示を報知した後、ステップＡ９で、ＲＡＭクリアスイッチ１７がオフ（非操作）からオン（操作）に切り換わったか否かを判別する。ＲＡＭクリアスイッチ１７がオフからオンに切り換わったことは、例えば、ＲＡＭクリアスイッチ１７から出力されるＲＡＭクリア信号が、非操作状態を示す［Ｌ］レベルから、操作状態を示す［Ｈ］レベルに変化したことによって判別する。ＲＡＭクリアスイッチ１７がオフからオンに切り換わっていない場合には待機し、オフからオンに切り換わった場合にはステップＥ１０（図２のステップＡ１０と同じ）に進む。なお、ステップＥ８でＲＡＭクリアスイッチ１７の操作指示を報知してから設定期間内にＲＡＭクリアスイッチ１７がオフからオンに切り換わらなかった場合には、異常処理を実行するように構成するのが好ましい。例えば、異常報知ランプあるいはランプ５１を点灯あるいは点滅動作させ、あるいはスピーカ５２から異常報知音を発生させ、あるいは、装飾図柄表示装置７５に異常報知メッセージを表示させ、あるいは、遊技店のホールコンピュータや係員に異常信号を出力する。
【００３８】
ステップＥ９では、ＲＡＭクリアスイッチ１７がオン（操作）されことを判別する方法として、ＲＡＭクリアスイッチ１７がオン状態（操作状態）にあるか否かを判別する方法を用いることもできる。しかしながら、ＲＡＭクリアスイッチ１７がオン状態にあるか否かを判別する方法を用いる場合には、主制御回路２１の動作開始時点からＲＡＭクリアスイッチ１７がオン状態に保持されることによって、ＲＡＭクリアスイッチ１７の再操作を要することなくＲＡＭクリア処理が実行される。この場合、人によるＲＡＭクリアスイッチ１７の操作時間、すなわち、ランダムに発生する操作時間を介在させることなくＲＡＭクリア処理が実行されるため、電源が投入された時点から第１周期の当たり判定用カウント値２４ａが当たり値と一致する時点までの期間（一致するタイミング）を予測することができる虞がある。また、ＲＡＭクリアスイッチ１７が常時オン状態（操作状態）となる異常となった場合に、誤ってＲＡＭ２４の内容が消去されてしまう。本実施の形態では、ステップＥ９で、ＲＡＭクリアスイッチ１７がオフからオンに切り換わったか否かを判別し、ＲＡＭクリアスイッチ１７がオフからオンに切り換わったことを検出したことにより、すなわち、ランダムに発生する人の操作時間が介在されたことによりＲＡＭクリア処理を実行するため、電源が投入された時点から第１周期のカウント値２４ａが当たり値と一致する時点までの期間（一致するタイミング）を予測するのが困難となる。また、ＲＡＭクリアスイッチ１７が常時オン状態（操作状態）となる異常となった場合に、誤ってＲＡＭ２４の内容が消去される虞がない。
【００３９】
第２の実施の形態では、電源投入後に主制御回路２１が通常処理を開始した時点ｔ１４から、遊技機毎に異なるように設定されたＲＡＭクリア報知期間Ｔ１２が経過した時点でＲＡＭクリア報知用主コマンド信号を副制御回路４１に出力してＲＡＭクリア処理が実行されたことを報知している。これにより、第１の実施の形態と同様の効果を有している。
また、電源投入により主制御回路２１が動作を開始した時にＲＡＭクリアスイッチ１７がオン（操作）状態である場合には、その後ＲＡＭクリアスイッチ１７が操作されたことによりＲＡＭ２４の内容を消去するＲＡＭクリア処理（初期化処理）を実行するように構成されている。これにより、電源が投入されてから第１周期の当たり判定用カウント値２４ａが当たり値と一致するまでの期間（一致するタイミング）を予測するのがより困難となり、不正な遊技をより確実に防止することができる。特に、本実施の形態では、ＲＡＭクリアスイッチ１７がオフからオンに切り換わったことによりＲＡＭクリア処理を実行するように構成されているため、電源投入時からＲＡＭクリアスイッチ１７をオン（動作）状態に保持させた場合でも、電源が投入されてから第１周期の当たり判定用カウント値２４ａが当たり値と一致するまでの期間（一致するタイミング）を予測するのが困難となり、不正な遊技をより確実に防止することができる。また、ＲＡＭクリアスイッチ１７が常時オン（操作）となる異常状態が発生した場合に、ＲＡＭ２４の内容が誤って消去されるのを防止することができる。
【００４０】
なお、第２の実施の形態では、主制御回路２１の駆動電源が強制的に遮断された後再投入された場合には、停電処理が実行されず、チェックサム値を算出して記憶する処理（図８のステップＥ１９）やバックアップフラグを［１］に設定する処理（図８のステップＥ２０）が実行されないため、図８のステップＥ４あるいはステップＥ５での判断が「ＮＯ」となり、ステップＥ１０でＲＡＭクリア処理が実行される虞がある。この場合には、電源が投入された時点から第１周期の当たり判定用カウント値２４ａが当たり値と一致するまでの期間（一致するタイミング）の予測が可能となる虞がある。
そこで、ＲＡＭクリア条件（初期化条件）のいずれかが満足された時に、その後ＲＡＭクリアスイッチ１７が操作されたことによりＲＡＭクリア処理（初期化処理）を実行するように構成することもできる。例えば、図８に示すステップＥ８およびＥ９の処理を、ステップＥ２でＲＡＭクリアスイッチがオンであることを判別した場合（「ＹＥＳ」の場合）、ステップＥ４でチェックサム値が一致しないことを判別した場合（「ＮＯ」の場合）、ステップＥ５でバックアップフラグが［０］であることを判別した場合（「ＮＯ」の場合）のいずれかで実行するように構成する。
このように構成することにより、主制御回路２１の駆動電源が強制的に遮断された後再投入された場合でも、電源が投入された時点から第１周期の当たり判定用カウント値２４ａが当たり値と一致するまでの期間（一致するタイミング）を予測することが困難となり、不正な遊技をより確実に防止することができる。
【００４１】
第２の実施の形態では、主制御回路２１が動作を開始した時にＲＡＭクリア条件（初期化条件）が満足されている場合には、その後、ＲＡＭクリアスイッチ１７がオフからオンに切り換わったことによりＲＡＭクリア処理を実行することにより、電源が投入された時点から第１周期の当たり判定用カウント値２４ａが当たり値と一致するまでの期間（一致するタイミング）の予測を困難としたが、駆動電源が供給されてから主制御回路２１が動作を開始するまでの期間をランダムに設定するように構成することもできる。
駆動電源の電圧が主制御回路２１の動作電圧に達した時点から、複数の遊技機間で異なる待機期間が経過した時点で主制御回路２１の動作（電源投入時処理および通常処理）を開始する第３の実施の形態を以下に説明する。
第３の実施の形態は、図１に示した第１の実施の形態と同様に構成される。
第３の実施の形態の主制御回路２１の電源投入時処理（メイン処理を含む）を、図９に示すフローチャートを用いて説明する。なお、主制御回路２１は、図３に示されているタイマ割り込み処理と同様の処理、図４に示されている抽選処理と同様の処理、図５に示されているＲＡＭクリア報知用主コマンド信号の出力処理と同様の処理を実行する。
図９に示されている第３の実施の形態の主制御回路２１の電源投入時処理は、ステップＦ１、Ｆ２の処理が追加されていることを除いて図２に示されている第１の実施の形態の電源投入時の処理と同様である。したがって、以下では、ステップＦ１とＦ２の処理についてのみ説明する。
【００４２】
第３の実施の形態では、電源が投入されて、電圧変換回路１５から供給されるＤＣ５Ｖ電力（主制御回路２１の駆動電源）の電圧が主制御回路２１の動作電圧に達すると、ステップＦ１で、待機期間が設定される。本実施の形態では、主制御回路２１の駆動電源の電圧が主制御回路２１の動作電圧に達した時点から、複数の遊技機間で異なる待機期間が経過した時点で、主制御回路２１が動作（電源投入時処理および通常処理）を開始するように構成されている。「複数の遊技機間で異なる待機期間」には、少なくとも２つの待機期間からランダムに選択した一つの待機期間、ランダムに設定された待機期間等を含む。電源が投入された時点から第１周期の当たり判定用カウント値２４ａが当たり値と一致する時点（一致するタイミング）の予測を困難とするには、「少なくとも２つの待機期間」の数は多い方が好ましい。待機期間をランダムに設定する方法としては、ランダムに変化する値を取得し、取得した値に基づいて待機期間を設定する方法や、遊技機毎に異なる情報（例えば、遊技機に用いられている回路や素子の製造番号等の固有識別情報）に基づいて待機期間を設定する方法等を用いることができる。本実施の形態では、ＲＯＭ２３に記憶されている固有識別情報２３ａに基づいて乱数を生成する乱数生成回路２５を設けており、この乱数生成回路２５によって生成されている乱数に基づいてＲＡＭクリア報知期間を設定している。
ステップＦ１で、複数の遊技機間で異なる待機期間を設定した後、ステップＦ２で、駆動電源の電圧が主制御回路の動作電圧に達した時点から待機期間が経過しているか否かを判別する。待機期間が経過していない場合には待機し、待機期間が経過している場合にはステップＦ３（図２のステップＡ１と同じ）に進む。ステップＦ３以後の処理は第１の実施の形態と同様である。
【００４３】
第３の実施の形態における電源投入時の動作を、図１０を用いて説明する。
電源が投入された後、電圧変換回路１５から供給されるＤＣ５Ｖ電力（主制御回路２１の駆動電源）の電圧が主制御回路２１の動作電圧に達した時点ｔ２１で、主制御回路２１の待機期間Ｔ２１が設定される。本実施の形態では、待機期間Ｔ２１は、遊技機毎に固有な固有識別情報２３ａに基づいて乱数生成回路２５によって生成される乱数を用いて設定される。
そして、時点ｔ２１から待機期間Ｔ２１が経過した時点ｔ２２で主制御回路２１が動作（電源投入時処理）を開始する。例えば、待機期間Ｔ２１をタイマに設定し、タイマが時点ｔ２１から待機期間Ｔ２１を計時した時点ｔ２２で主制御回路２１に動作開始信号を出力するように構成する。タイマは、主制御回路２１に内蔵されていてもよい。この場合には、主制御回路２１は、電圧変換回路１５から出力されるＤＣ５Ｖ電力の電圧が主制御回路２１の動作電圧に達した時点ｔ２１から待機期間Ｔ２１が経過した時点ｔ２２で動作（電源投入時処理）を開始するように構成される。
この時、ＲＡＭクリア条件が満足されており、その後ＲＡＭクリアスイッチ１７がオフからオンに切り替えられた場合には、時点ｔ２３でＲＡＭクリア処理が実行され、ＲＡＭクリア報知用主コマンド信号が作成されるとともに、ＲＡＭクリア報知期間Ｔ２３が設定される。
その後、時点ｔ２４でメイン処理（通常処理）が開始される。
メイン処理が開始されると、第１周期の各タイマ割り込み処理において、第１周期の当たり判定用カウント値２４ａの更新処理が実行される。また、メイン処理（通常処理）が開始された時点ｔ２４からＲＡＭクリア報知期間Ｔ２３が経過した時点ｔ２５で、ＲＡＭクリア報知用主コマンド信号が主制御回路２１から副制御回路４１に出力されてＲＡＭクリア報知が行われる。
【００４４】
第３の実施の形態では、電源投入後に主制御回路２１がメイン処理（通常処理）を開始した時点ｔ２４から、複数の遊技機間で異なるＲＡＭクリア報知期間Ｔ２３が経過した時点ｔ２５で、ＲＡＭクリア報知用主コマンド信号が副制御回路４１に出力されてＲＡＭクリア報知が行われる。これにより、第１の実施の形態と同様の効果を有している。
また、主制御回路２１の駆動電源の電圧が主制御回路２１の動作電圧に達して主制御回路の動作が可能となった時点から複数の遊技機間で異なる待機期間が経過した時点で、主制御回路２１が動作（電源投入時処理および通常処理）を開始するように構成されている。これにより、電源が投入された時点から第１周期の当たり判定用カウント値２４ａが当たり値と一致する時点までの期間（一致するタイミング）を予測するのがより困難となる。
なお、第３の実施の形態に第２の実施の形態の構成を用いることもできる。
また、主制御回路２１の駆動電源（電圧変換回路１５から供給されるＤＣ５Ｖ電力）の電圧が主制御回路２１の動作電圧に達した時点から待機期間が経過した時点で主制御回路２１の動作（電源投入時処理および通常処理）を開始させたが、待機期間の開始時点は適宜設定することができる。例えば、主制御回路２１の駆動電源が供給されるタイマ回路を設け、タイマ回路が動作を開始してから複数の遊技機間で異なる待機期間が経過した時点で主制御回路２１に動作開始信号を出力し、主制御回路２１は、タイマから動作開始信号が出力されたことにより動作（電源投入時処理および通常処理）を開始するように構成することができる。
【００４５】
本発明は、実施の形態で説明した構成に限定されず、種々の変更、追加、削除が可能である。
ＲＡＭクリアスイッチ１７（初期化操作部）がオフからオンに切り換わったことを判別する方法としては、種々の判別方法を用いることができる。
ＲＡＭクリア条件（初期化条件）としては種々の条件を用いることができる。
ＲＡＭクリアスイッチ１７（初期化操作部）の操作指示あるいはＲＡＭクリア処理（初期化処理）が実行されたことを報知する報知装置や報知態様としては種々の報知装置や報知態様を用いることができる。
ＲＡＭクリア報知用主コマンド信号（初期化報知用制御信号）を出力する方法としては種々の出力方法を用いることができる。
ＲＡＭクリア報知期間や待機期間を複数の遊技機間で異なるように設定する方法としては種々の方法を用いることができる。また、遊技機毎に固有な固有識別情報としては、種々の情報を用いることができる。
当たり判定用カウント値２４ａの更新処理を開始する時点や、第１周期の当たり判定用カウント値２４ａの初期値をランダムに変化させるように構成することもできる。例えば、固有識別情報２３ａに基づいて乱数生成回路２５で生成されている乱数を用いて遅延期間を設定し、第１周期の開始時点（通常処理の開始時点）から遅延期間が経過した時点で当たり判定用カウント値２４ａの更新処理を開始するように構成することができる。あるいは、第１周期の当たり判定用カウント値２４ａの初期値を乱数生成回路２５で生成されている乱数を用いて設定するように構成することもできる。このように構成することによっても、第１周期の当たり判定用カウント値２４ａが当たり値と一致するタイミングの予測を困難とすることができる。
実施の形態で説明した各策構成は、単独で用いることもできるし、適宜選択した複数を組み合わせて用いることもできる。た
パチンコ機として構成したが、本発明はパチンコ以外の種々の型式の遊技機として構成することができる。
【００４６】
本発明は、以下のように構成することもできる。
例えば、「（態様１）請求項1の遊技機であって、前記初期化報知期間は、遊技機毎にランダムに設定されることを特徴とする遊技機。」として構成することができる。
本態様では、初期化報知期間が、遊技機毎にランダムに設定される。初期化報知期間をランダムに設定する方法としては、例えば、ランダムに変化している値を取得し、取得した値を用いて初期化報知期間を設定する方法等を用いることができる。
本態様では、初期化報知期間が各遊技機でランダムに設定されるため、初期化報知用制御信号が出力された時点から、第１周期の当たり判定用カウント値が当たり値と一致する時点までの期間の予測がより困難となる。
【００４７】
また、「（態様２）態様１の遊技機であって、前記初期化報知期間は、遊技機毎に固有な固有識別情報に基づいて設定されることを特徴とする遊技機。」として構成することができる。
本態様では、初期化報知期間が、遊技機毎に固有な固有識別情報に基づいて設定される。遊技機毎に固有な固有識別情報としては、例えば、遊技機に用いられている回路や素子に固有な製造番号等を用いることができる。固有識別情報に基づいて初期化報知期間を設定する方法としては、例えば、固有識別情報の一部を初期化報知期間として用いる方法や固有識別情報の一部の情報を初期化報知期間に変換する方法等を用いることができる。
本態様では、遊技機に設けられている回路や素子等の固有識別情報を用いることができるため、初期化報知期間を容易にランダムに設定することができる。
【００４８】
また、「（態様３）態様１の遊技機であって、さらに、乱数生成回路を備え、前記乱数生成回路は、遊技機毎に固有な固有識別情報に基づいて乱数を生成し、前記初期化報知期間は、前記乱数生成回路で生成された乱数に基づいて設定されることを特徴とする遊技機。」として構成することができる。
本態様では、遊技機に固有な固有識別情報を用いて乱数を生成する乱数生成回路が設けられている。乱数生成回路としては、公知の種々の構成の乱数生成回路を用いることができる。そして、初期化報知期間は、乱数生成回路で生成されている乱数を用いて設定される。乱数生成回路としては、乱数の一部を初期報知期間として用いることができる乱数を生成する乱数生成回路を用いるのが好ましい。
本態様では、市販の乱数生成回路を用いることができるため、初期化報知期間を安価且つ容易にランダムに設定するができる。
【００４９】
また、「（態様４）請求項１、態様１〜４のいずれかの遊技機であって、前記制御回路は、駆動電源が供給されてから複数の遊技機間で異なる待機期間が経過した時点で動作を開始するように構成されている遊技機。」として構成することができる。
本態様では、制御回路の駆動電源が投入されてから複数の遊技機間で異なる待機期間が経過した時点で制御回路の動作（電源投入時処理および通常処理）が開始されるように構成されている。「制御回路の動作電源が供給されてから待機期間が経過した時点」としては、典型的には、制御回路の駆動電源の電圧が制御回路の動作電圧に達した時点から待機期間が経過した時点が用いられるが、制御回路の駆動電源の供給が開始された時点を含む適宜の時点から待機期間が経過した時点を用いることができる。「複数の遊技機間で異なる待機期間」には、少なくとも２つの待機期間からランダムに選択した待機期間、ランダムに設定された待機期間等が含まれる。
本態様では、制御回路の駆動電源が供給された時点から制御回路が動作（電源投入時処理および通常処理）を開始するまでの期間が複数の遊技機間で異なるため、制御回路の駆動電源が供給された時点から第１周期の当たり判定用カウント値が当たり値と一致するまでの期間（一致するタイミング）を予測するのがより困難となる。
【図面の簡単な説明】
【００５０】
【図１】第１の実施の形態の概略構成を示す図である。
【図２】第１の実施の形態の電源投入時処理（メイン処理を含む）の概略を説明するフローチャートである。
【図３】第１の実施の形態のタイマ割り込み処理の概略を説明するフローチャートである。
【図４】第1の実施の形態の抽選処理の概略を説明するフローチャートである。
【図５】第１の実施の形態のＲＡＭクリア報知用主コマンド信号出力処理の概略を説明するフローチャートである。
【図６】従来例の電源投入時の動作を説明する図である。
【図７】第１の実施の形態の電源投入時の動作を説明する図である。
【図８】第２の実施の形態の電源投入時処理（メイン処理を含む）の概略を説明するフローチャートである。
【図９】第３の実施の形態の電源投入時処理（メイン処理を含む）の概略を説明するフローチャートである。
【図１０】第３の実施の形態の電源投入時の動作を説明する図である。
【符号の説明】
【００５１】
１０  主制御基板
１５、４５、６５、９５  電圧変換回路（電圧変換手段）
１６  停電検出回路（停電検出手段）
１７  ＲＡＭクリアスイッチ（初期化操作手段）
２０  主制御回路ＩＣ
２１  主制御回路
２２、４２、６２、９２  記憶回路
２３  ＲＯＭ
２４  ＲＡＭ
２５  乱数生成回路（乱数生成手段）
３１  始動入賞球検出器
３２  大入賞球検出器
３３  大入賞口開閉部材
３５  特別図柄表示装置
４０  副制御基板
４１  副制御回路
４３  音源ＩＣ
５１  ランプ（ＬＥＤ）（光発生器）
５２  スピーカ（音発生器）
６０  表示制御基板
６１  表示制御回路
７５  装飾図柄表示装置
８０  払出制御基板
８１  払出制御回路
９１  払出装置
１００  電源基板
１０１  電源回路（電源手段）
１０２  電源スイッチ
【図１】
0005576017.tif 000002
【図２】
0005576017.tif 000003
【図３】
0005576017.tif 000004
【図４】
0005576017.tif 000005
【図５】
0005576017.tif 000006
【図６】
0005576017.tif 000007
【図７】
0005576017.tif 000008
【図８】
0005576017.tif 000009
【図９】
0005576017.tif 000010
【図１０】
0005576017.tif 000011