(57)【要約】本発明は、接着層を介して半導体基板と支持体とを貼り合わせる場合において、特定領域にキャビティ空間を容易に設けることができる半導体装置及びその製造方法を提供することを目的とする。半導体基板２上の全面にレジスト層を塗布し、パターンを転写するための露光を行う。次に現像処理して一部のレジスト層を除去することで、レジスト層を複数の柱状構造物４に形状加工する。次に、半導体基板２上の全面にエポキシ樹脂等の接着材料を塗布する。接着材料は柱状構造物４の周りに自然と集められ、接着層５が形成される。そのため、キャビティ形成領域には相対的に接着層５が堆積しない。次に、柱状構造物４及び接着層５を介して支持体６を貼り合わせる。支持体６の貼り合わせによって、半導体基板２と柱状構造物３と支持体６で囲まれたキャビティ７が形成される。
2008023826.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成され、前記半導体基板のキャビティ形成領域の周囲を囲む複数の柱状構造物と、
前記半導体基板の表面上に、接着層及び前記柱状構造物を介して貼り合わされた支持体とを備え、
デバイス素子が、前記半導体基板と前記柱状構造物と前記支持体とで囲まれたキャビティに封止されていることを特徴とする半導体装置。
【請求項２】
前記複数の柱状構造物のうち、少なくとも一つの柱状構造物の高さが、前記半導体基板と前記支持体との間の高さよりも低いことを特徴とする請求の範囲第１項に記載の半導体装置。
【請求項３】
前記半導体基板上に、前記キャビティ形成領域の周囲を環状に囲む環状構造物が形成されていることを特徴とする請求の範囲第１項または請求の範囲第２項に記載の半導体装置。
【請求項４】
前記柱状構造物及び前記環状構造物は有機膜から成ることを特徴とする請求の範囲第３項に記載の半導体装置。
【請求項５】
前記柱状構造物は、前記キャビティ形成領域の周囲に実質的に同程度の密集度で形成されていることを特徴とする請求の範囲第１項乃至請求の範囲第４項のいずれかに記載の半導体装置。
【請求項６】
前記キャビティ形成領域から近い位置に形成された前記柱状構造物の密集度に比べて、前記キャビティ形成領域から遠い位置に形成された前記柱状構造物の密集度が小さいことを特徴とする請求の範囲第１項乃至請求の範囲第４項のいずれかに記載の半導体装置。
【請求項７】
半導体基板の表面上に、キャビティ形成領域の周囲を囲む複数の柱状構造物を形成する工程と、
前記半導体基板の表面上に接着材料を塗布し、接着層を形成する工程と、
前記半導体基板の表面上に、前記接着層及び前記柱状構造物を介して支持体を貼り合わせ、前記半導体基板と前記柱状構造物と前記支持体とで囲まれたキャビティにデバイス素子を封止する工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】
前記柱状構造物を形成する工程は、
前記半導体基板の表面上にレジスト層を一様に形成する工程と、
露光及び現像処理により前記レジスト層を複数の柱状に形状加工する工程とを含むことを特徴とする請求の範囲第７項に記載の半導体装置の製造方法。
【請求項９】
前記柱状構造物を形成する工程において、複数の柱状構造物のうち、少なくとも一つの柱状構造物の高さを、前記半導体基板と前記支持体との間の高さよりも低くすることを特徴とする請求の範囲第７項または請求の範囲第８項に記載の半導体装置の製造方法。
【請求項１０】
前記キャビティ形成領域の周囲を環状に囲む環状構造物を形成する工程を有することを特徴とする請求の範囲第７項乃至請求の範囲第９項のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記環状構造物を形成する工程は、
前記半導体基板の表面上にレジスト層を一様に形成する工程と、
露光及び現像処理により前記レジスト層を環状に形状加工する工程とを含むことを特徴とする請求の範囲第１０項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、接着層を介して支持体が貼り合わされた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
従来より、薄型化される半導体基板を支持するためや、デバイス素子面を保護するために、半導体基板上に接着層を介して支持体（例えば、ガラス基板）を貼り合わせることが行われている。第１０図は、従来の半導体装置を示す断面図であり、第１１図はその平面図である。なお、第１１図では支持体１０３を省略して描いている。
シリコン（Ｓｉ）等から成る半導体基板１００の表面には、デバイス素子１０１（例えば、ＣＣＤや赤外線センサー，ＣＭＯＳセンサー等の受光素子や発光素子）が形成されている。半導体基板１００の表面上には、第１０図に示すように、エポキシ樹脂やポリイミド等の接着層１０２が一様に形成されている。そして、当該接着層１０２を介して半導体基板１００と支持体１０３とが貼り合わされている。
本発明と関連する技術は、例えば日本特許公開公報２００５−７２５５４号に記載されている。
【発明の開示】
【０００３】
デバイス素子と支持体との間に接着層が介在すると、半導体装置の品質が低下する問題があった。例えば、デバイス素子が受光素子や発光素子である場合には、デバイス素子への光の入射（あるいはデバイス素子からの光の放射）を僅かでも妨げるような余計な物質が支持体とデバイス素子間に介在すると、半導体装置の動作品質が低下するという問題があった。例えば、所望の屈折率が得られないという問題である。また、ブルーレイ（Ｂｌｕ−ｒａｙ）のような特定の波長の光が接着層に当たると当該接着層が劣化し、その劣化した接着層によって半導体装置の動作品質が低下するという問題があった。このような問題を解消するため、半導体基板（特にデバイス素子が形成された領域）と支持体との間にキャビティ（Ｃａｖｉｔｙ）を設けたい場合があった。ここでいうキャビティとは、半導体基板と支持体との間の内部空間のことである。
しかしながら、接着層は流動性を通常有し、またデバイス素子は微細である。そのため、接着層の形成位置を制御し、特定領域にのみキャビティを設けることは困難であった。
そこで本発明は、接着層を介して半導体基板と支持体とを貼り合わせる場合において、特定領域にキャビティを容易に設けることができる半導体装置及びその製造方法を提供することを目的とする。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、半導体基板と、前記半導体基板上に形成され、前記半導体基板のキャビティ形成領域の周囲を囲む複数の柱状構造物と、前記半導体基板の表面上に、接着層及び前記柱状構造物を介して貼り合わされた支持体とを備え、デバイス素子が、前記半導体基板と前記柱状構造物と前記支持体とで囲まれたキャビティに封止されていることを特徴とする。
また、本発明の半導体装置の製造方法は、半導体基板の表面上に、キャビティ形成領域の周囲を囲む複数の柱状構造物を形成する工程と、前記半導体基板の表面上に接着材料を塗布し、接着層を形成する工程と、前記半導体基板の表面上に、前記接着層及び前記柱状構造物を介して支持体を貼り合わせ、前記半導体基板と前記柱状構造物と前記支持体とで囲まれたキャビティにデバイス素子を封止する工程とを有することを特徴とする。
本発明では、半導体基板上のキャビティ形成領域の周囲を囲む複数の柱状構造物が形成されている。かかる構成によれば、接着層の材料は、当該柱状構造物の周辺に集まろうとする。そのため、相対的にキャビティ形成領域には接着層が堆積せず、結果としてキャビティを容易に設けることができる。
【図面の簡単な説明】
【０００４】
第１図は本発明の第１の実施形態に係る半導体装置及びその製造方法を示す断面図であり、第２図は本発明の第１の実施形態に係る半導体装置及びその製造方法を示す断面図であり、第３図は本発明の第１の実施形態に係る半導体装置及びその製造方法を示す平面図であり、第４図は本発明の第１の実施形態に係る半導体装置及びその製造方法を示す断面図であり、第５図は本発明の第１の実施形態に係る半導体装置及びその製造方法を示す断面図であり、第６図は本発明の第２の実施形態に係る半導体装置及びその製造方法を示す断面図であり、第７図は本発明の第２の実施形態に係る半導体装置及びその製造方法を示す平面図であり、第８図は本発明の第３の実施形態に係る半導体装置及びその製造方法を示す断面図であり、第９図は本発明の第３の実施形態に係る半導体装置及びその製造方法を示す平面図であり、第１０図は従来の半導体装置を示す断面図であり、第１１図は従来の半導体装置を示す平面図である。
【発明を実施するための最良の形態】
【０００５】
次に、本発明の第１の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。第１図乃至第５図はそれぞれ製造工程順に示した断面図あるいは平面図である。
まず、第１図に示すように、その表面にデバイス素子１（例えば、ＣＣＤや赤外線センサー，ＣＭＯＳセンサー等の受光素子や発光素子またはその他の半導体素子）が形成されたシリコン（Ｓｉ）等から成る半導体基板２を準備する。デバイス素子１は、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）素子のような機械的デバイスでもよい。ＭＥＭＳとは、機械要素部品、センサー、アクチュエーター、電子回路等を半導体基板上に集積化したデバイスのことである。
次に、半導体基板２の表面に不図示の絶縁膜（例えば、熱酸化法やＣＶＤ法等によって形成されたシリコン酸化膜）を形成する。次に、当該絶縁膜上に配線層３（例えばアルミニウム層）を例えばスパッタリング法で形成する。配線層３は、デバイス素子１及び後述する導電端子１１と電気的に接続され、デバイス素子１への電源供給を介在する。
次に、第２図及び第３図の（ａ），（ｂ）に示すように半導体基板２の表面上に、キャビティ形成領域の周囲を囲む複数の柱状構造物４を形成する。なお、第２図は第３図の（ａ），（ｂ）のＸ‐Ｘ線に沿った断面図である。
具体的には、半導体基板２上の全面にレジスト層を塗布し、当該レジスト層に柱状構造物４のパターンを転写するための露光を行う。次に現像処理し、一部のレジスト層を除去することで、レジスト層を複数の柱状構造物４に形状加工する。また、柱状構造物４の材料としてレジスト層以外に、ポリイミドやアクリル樹脂等の有機膜を用いることができる。なお、本実施形態における柱状構造物４は、第３図の（ａ），（ｂ）に示すように、例えば直径２０μｍ，高さ５０μｍ程度の円柱であるが、角柱であってもよい。各柱状構造物４は後述する毛細管現象が起きる程度（例えば１０μｍ程度）の間隔で配置されている。なお、必ずしも規則的に配置されている必要はない。
なお、第３図の（ａ）では柱状構造物４がキャビティ形成領域の周囲一帯に等間隔であって、ほぼ同程度の密集度で形成されているが、その密集度に差があってもよい。つまり、第３図の（ｂ）に示すようにキャビティ形成領域に近い部分では柱状構造物４を密に配置し、逆にキャビティ形成領域から遠くなるにつれて柱状構造物４を疎らに配置してもよい。ここでいう疎らとは、例えば５０μｍ〜１００μｍ間隔で柱状構造物４を配置することである。第３図の（ｂ）に示すように柱状構造物４を配置することによって、キャビティ形成領域から離れた位置に接着材料が集められ、キャビティが良好に形成できると考えられる。
また、柱状構造物４は、シリコン酸化膜やシリコン窒化膜等の絶縁膜であってもよい。その場合には、例えばＣＶＤ法で絶縁膜を形成し、その後不図示のホトレジスト層をマスクとしたドライエッチングで柱状構造物４を形成することができる。
次に、半導体基板２上の全面にエポキシ樹脂，ポリイミド（例えば感光性ポリイミド），レジスト，アクリル等の接着材料を塗布し、接着層５を形成する。塗布の方法はスピン塗布が好ましい。塗布された接着材料は、柱状構造物４の周りに自然と集められる。これは、毛細管現象（Ｃａｐｉｌｌａｒｙ  Ｐｈｅｎｏｍｅｎｏｎ）と同様の現象であると考えられる。つまり、表面張力によって流動性のある接着層５は縮まろうとする方向に力が加わっている。そのため、柱状構造物４同士の細い間に接着層５が集合し、相対的にキャビティ形成領域には接着層５が堆積しない。本実施形態のキャビティ形成領域は、少なくともデバイス素子１が形成された領域を含む半導体基板上の特定領域である。なお、接着層５の接着材料は、低粘度（例えば、２０ｃＰ（センチポアズ）程度）であることが、キャビティを良好に得る観点から好ましい。
また、接着層５はスピン塗布法以外に、印刷用マスクを用いたスクリーン印刷法やディスペンサ（Ｄｉｓｐｅｎｓｅｒ）を用いて接着材料を塗布するディスペンス法等で形成してもよい。
次に、第４図に示すように、柱状構造物４及び接着層５を介して支持体６を貼り合わせる。支持体６は、例えばガラスや石英，セラミック，金属等から成る基板でもよいし、樹脂（例えば、エポキシ樹脂，アクリル樹脂，ポリエステル樹脂）から成るものでもよい。その厚みは、例えば３００μｍである。支持体６の貼り合わせによって、半導体基板２と柱状構造物４と支持体６で囲まれたキャビティ７が形成される。
なお、減圧条件下で半導体基板２と支持体６との貼り合わせを行い、キャビティ７を真空状態にすることが好ましい。あるいは、不活性ガス（例えば窒素）の雰囲気中で両者の貼り合わせを行い、キャビティ７に不活性ガスを充填させてもよい。キャビティ７を真空状態や、不活性ガスが充填された状態とすることで、封止されたデバイス素子１の酸化等による腐食や劣化を防止することができるからである。
なお、柱状構造物４を形成した後であって、支持体６を貼り合わせる前に、半導体基板２上にデバイス素子８を新たに配置することもできる。デバイス素子８は、例えばＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）素子のような機械的デバイスである。また、デバイス素子以外にも、フィルター部材やレンズ等の微細な部品をキャビティ７の半導体基板２上に配置することもできる。このように、支持体を貼り合わせる工程の前に、新たにデバイス素子や部品をキャビティ７に封止する工程を有することで、完成する半導体装置の多様性が増す。
次に、半導体基板２の裏面に対して裏面研削装置（グラインダー）を用いてバックグラインドを行い、半導体基板２の厚さを所定の厚さ（例えば、１００μｍ程度）に薄くする。なお、当該研削工程はエッチング処理でもよいし、グラインダーとエッチング処理の併用でもよい。なお、最終製品の用途や仕様、準備した半導体基板２の当初の厚みによっては、当該研削工程を行う必要がない場合もある。
次に、第５図に示すように、半導体基板２の裏面側から表面側にかけて選択的にエッチングし、配線層３に至る複数のビアホール９を形成する。
次に、ビアホール９内に絶縁膜（不図示）及びバリア層（例えばチタン層やチタンナイトライド層）を順番に形成し、さらに配線層３と電気的に接続された貫通電極１０（例えば、銅，アルミニウム，アルミニウム合金等から成る）をメッキ法やスパッタリング法により形成する。次に、半導体基板２の裏面上に、導電端子１１の形成領域に開口部を有する不図示の保護層（例えば、ソルダーレジストから成る）を形成する。
次に、保護層（不図示）の開口部に、貫通電極１０と電気的に接続された導電端子１１（例えばハンダや金やニッケルから成る）を形成する。導電端子１１は、例えばスクリーン印刷法やメッキ法やディスペンス法で形成することができる。なお、第５図では貫通電極１０の直下に導電端子１１が形成されているが、裏面配線を形成し、その裏面配線上に導電端子１１を形成してもよい。
次に、ダイシングラインＤＬに沿って切断し、個々の半導体装置２０が完成する。なお、個々の半導体装置２０に分割する方法としては、ダイシング法、エッチング法、レーザーカット法等がある。完成した半導体装置２０は、外部電極がパターン形成された回路基板等に実装される。
このように本実施形態の半導体装置は、半導体基板上のキャビティ形成領域の周囲を囲む複数の柱状構造物が形成されている。そして、かかる構成によれば、接着層を半導体基板上に形成する際に、接着層は柱状構造物の周りに集まろうとする。そのため、相対的にキャビティ形成領域には接着層が堆積せず、結果としてキャビティを容易に設けることができる。また、半導体基板の全面に接着層の材料を塗布するだけで、キャビティ形成領域を除く領域に当該材料を集めることができるため、接着層５の塗布の位置制御が不要であり、製造工程を簡略化することができる。また、キャビティ形成領域に接着層が形成されることを抑えることで、接着層に起因した動作品質の劣化を抑えることができる。
また、柱状構造物が複数形成されていることによって、支持体と半導体基板との密着性が向上するとともに、外部からの機械的ダメージに対する強度が向上する。
次に、本発明の第２の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。なお、第１の実施形態で既に示されたものと同一の構成要素は、同一符号を用いてその説明を省略する。なお、第７図は第２の実施形態に係る半導体装置２５の平面図であり、第６図は第７図のＹ−Ｙ線に沿った断面図である。
半導体装置２５の特徴は、第６図，第７図に示すように、複数の柱状構造物のうち、いくつかの柱状構造物の高さが半導体基板と支持体との間の高さＨよりも低いことである。これを柱状構造物１５とする。柱状構造物１５は、上述した柱状構造物４と同様に例えばレジスト層の塗布、及びそれに続く露光・現像処理によって形成することができる。
このように柱状構造物の高さを変えた構成によれば、本発明の第１の実施形態で述べた効果に加えて以下の効果を有する。つまり、第６図の矢印１６に示すように接着層５の材料が柱状構造物１５の上方からも回り込む。そのため、柱状構造物の周囲に接着層５を集める効果が向上し、第１の実施形態に比してキャビティ７を効率よく形成することができる。
次に、本発明の第３の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。なお、既に示されたものと同一の構成要素は、同一符号を用いてその説明を省略する。なお、第９図は第２の実施形態に係る半導体装置３０の平面図であり、第８図は第９図のＺ−Ｚ線に沿った断面図である。
半導体装置３０の特徴は、第８図及び第９図に示すように、柱状構造物４の他に、キャビティ形成領域の周囲を環状に囲む環状構造物１７が形成されていることである。環状構造物１７は、柱状構造物４と同一のプロセスで形成することができる。具体的には例えば、半導体基板２上の全面にレジスト層を塗布し、当該レジスト層に環状構造物１７のパターンを転写するための露光を行う。次に、現像処理し、一部のレジスト層を除去することで、レジスト層を環状構造物１７に形状加工する。なお、接着層５の材料の塗布の工程の際には、環状構造物１７の内側に接着層５の材料が入らないように、塗布位置の制御をする必要がある。
このように環状構造物１７を設けた構成によれば、環状構造物１７が壁となってその内側に接着層５が入り込むことを防止できる。そのため、接着層５の塗布の位置制御を行うことで、確実にキャビティ７を形成することができる。
なお、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能であることは言うまでも無い。従って例えば、柱状構造物４，１５及び環状構造物１７の材料や製造プロセスを変更することは可能である。また、以上の説明では、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置について説明したが、本発明はボール状の導電端子を有さないＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）型やその他のＣＳＰ型，フリップチップ型の半導体装置に適用することもできる。
【図１】
2008023826.tif 000003
【図２】
2008023826.tif 000004
【図３】
2008023826.tif 000005
【図４】
2008023826.tif 000006
【図５】
2008023826.tif 000007
【図６】
2008023826.tif 000008
【図７】
2008023826.tif 000009
【図８】
2008023826.tif 000010
【図９】
2008023826.tif 000011
【図１０】
2008023826.tif 000012
【図１１】
2008023826.tif 000013
【国際調査報告】
2008023826.tif 000014
2008023826.tif 000015
2008023826.tif 000016
2008023826.tif 000017