(57)【特許請求の範囲】
【請求項１】
ＩＧＺＯ系アモルファス酸化物層をスパッタ成膜した後に、アニール処理することにより、ＩＧＺＯ系アモルファス酸化物からなる半導体膜を製造する方法であって、
下記式（１）及び（２）を満足する条件で成膜することを特徴とするＩＧＺＯ系アモルファス酸化物半導体膜の製造方法。
２×１０−５≦Ｐ（Ｐａ）≦５×１０−４  ・・・（１）、
１００≦Ｔ（℃）≦３００  ・・・（２）、
（式中、Ｐは前記スパッタ成膜における背圧，Ｔは前記アニール処理におけるアニール温度）
【請求項２】
下記式（３）を満足する条件で成膜することを特徴とする請求項１に記載のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法。
２×１０−５≦Ｐ（Ｐａ）≦１×１０−４  ・・・（３）
【請求項３】
前記アニール温度が１５０℃以上、２５０℃以下であることを特徴とする請求項１又は２に記載のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法。
【請求項４】
下記式（４）及び（５）を満足する条件で成膜することを特徴とする請求項２に記載のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法。
Ｐ（Ｐａ）＝２×１０−５  ・・・（４）、
２００≦Ｔ（℃）≦３００  ・・・（５）
【請求項５】
下記式（６）及び（７）を満足する条件で成膜することを特徴とする請求項２に記載のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法。
Ｐ（Ｐａ）＝５×１０−５  ・・・（６）、
１２０≦Ｔ（℃）≦２７０  ・・・（７）
【請求項６】
下記式（８）及び（９）を満足する条件で成膜することを特徴とする請求項２に記載のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法。
Ｐ（Ｐａ）＝６．５×１０−５  ・・・（８）、
１００≦Ｔ（℃）≦２４０  ・・・（９）
【請求項７】
下記式（１０）及び（１１）を満足する条件で成膜することを特徴とする請求項２に記載のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法。
Ｐ（Ｐａ）＝１×１０−４  ・・・（１０）、
１００≦Ｔ（℃）≦１９５  ・・・（１１）
【請求項８】
前記スパッタ成膜における成膜圧力が１０Ｐａ以下であることを特徴とする請求項１〜７のいずれかに記載のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法。
【請求項９】
前記スパッタ成膜における成膜ガスをＡｒとＯ２とを含むものとし、
該成膜ガス中のＡｒとＯ２との流量比をＯ２／Ａｒ≦１／１５とすることを特徴とする請求項１〜８のいずれかに記載のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法。
【請求項１０】
基板上にＩＧＺＯ系アモルファス酸化物からなる半導体層，ソース電極、ドレイン電極，ゲート電極およびゲート絶縁膜を備えてなる薄膜トランジスタの製造方法において、
請求項１〜９のいずれかに記載のアモルファス酸化物半導体膜の製造方法により前記半導体層を形成することを特徴とする電界効果型トランジスタの製造方法。
【請求項１１】
前記基板として、可撓性基板を用いることを特徴とする請求項１０に記載の電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＧＺＯ系アモルファス酸化物半導体膜の製造方法及びこの製造方法を用いた電界効果型トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
電界効果型トランジスタは、半導体メモリ用集積回路の単位素子、高周波信号増幅素子、液晶駆動用素子等に用いられており、特に薄膜化したものは薄膜トランジスタ（ＴＦＴ）として幅広い分野で用いられている。
【０００３】
電界効果型トランジスタを形成する半導体チャネル層（活性層）としては、シリコン半導体やその化合物が多く用いられており、高速動作が必要な高周波増幅素子、集積回路等には単結晶シリコン、低速動作で十分であるが、ディスプレイ用途等大面積化への対応が要求される液晶駆動装置用にはアモルファスシリコンが用いられている。
【０００４】
ディスプレイ分野では、近年、軽量かつ曲げられるフレキシブルディスプレイが注目を浴びている。かかるフレキシブルデバイスには、可撓性の高い樹脂基板が主に用いられるが、樹脂基板は、その耐熱温度が通常１５０〜２００℃、耐熱性の高いポリイミド系樹脂でも３００℃程度とガラス基板等の無機基板に比して低い。アモルファスシリコンは、その製造工程において３００℃を超える高温の加熱処理が通常必要とされていることから、耐熱性の低い、現在のディスプレイにおけるフレキシブル基板などの支持基板には用いることが難しい。
【０００５】
一方、室温にて成膜可能であり、かつアモルファスでも半導体としての性能を出すことが可能なＩｎ-Ｇａ-Ｚｎ-Ｏ系（ＩＧＺＯ系）の酸化物半導体が東工大細野らにより発見され、次世代ディスプレイ用のＴＦＴ材料として有望視されている（非特許文献1,2）。
【０００６】
しかしながら、室温成膜後にアニール処理等の安定化処理を施していないＩＧＺＯ系のアモルファス酸化物半導体は、ＴＦＴの活性層として機能するものの、駆動時の電気的ストレスにより閾値電圧がシフトしやすく素子安定性に問題があることが知られている。
【０００７】
素子安定性の優れた活性層としては、非特許文献３や非特許文献４等に記載されているように、成膜後３５０℃〜４００℃にてアニール処理を施されたＩＧＺＯ系アモルファス酸化物半導体が好適である。特許文献１の図４（本明細書図７）には、室温での真空成膜後に半導体膜であったアモルファスＩＧＺＯ膜に１２０℃〜２５０℃のアニール処理（熱処理）を施すと、キャリア密度が増大して１桁〜３桁以上低抵抗化することが示されている。すなわち、樹脂基板の耐熱温度範囲でのアニール処理では、トランジスタの活性層として良好な半導体特性を示すキャリア密度（１×１０１３〜１×１０１６個／ｃｍ３）を有する半導体層を得ることが難しい。かかる傾向は、本発明者らも確認している（後記実施例図６を参照）。
【０００８】
特許文献２には、ＩＧＺＯ系アモルファス酸化物薄膜からなる半導体層とゲート絶縁膜を備えたトランジスタが開示されており、スパッタ成膜時のスパッタガス中の酸素流量比を１０％以下として半導体膜を、２０％以上としてゲート絶縁膜を成膜することが開示されている。しかしながら、特許文献２では、いずれの膜も室温成膜したものを、アニール処理を施すことなくそのまま用いており、後工程における加熱処理により抵抗値が変化する恐れがある上、上記したように素子安定性に問題があると考えられる。
【０００９】
また、特許文献３には、アモルファス酸化物膜を半導体層として備えた電界効果型トランジスタにおいて、素子安定性を良好にするために、電極部及び半導体層に水素又は重水素を添加することが開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−９９８４７号公報
【特許文献２】特開２００７−１０９９１８号公報
【特許文献３】特許第４３３２５４５号公報
【非特許文献】
【００１１】
【非特許文献１】K. Nomura et al,  Science, 300 (2003) 1269.
【非特許文献２】K. Nomura et al, Nature, 432 (2004) 488
【非特許文献３】K. Nomura et al, Applied Physics Letters 93 (2008) 192107
【非特許文献４】D.Kang et al, Applied Physics Letters 90 (2008) 192101
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、水素や重水素の導入するためには新たな設備及びプロセスが必要となるため、プロセスの簡易性及びコスト面において課題がある。
【００１３】
本発明は上記事情に鑑みてなされたものであり、樹脂基板上に製造可能なＩＧＺＯ系アモルファス酸化物半導体膜を製造する方法であって、簡易且つ低コストな製造プロセスにて、ＴＦＴの活性層として好適なキャリア密度を有し、且つ、電気的ストレス及び熱に対して安定性の良好なＩＧＺＯ系アモルファス酸化物半導体膜を製造する方法、及び、この方法を用いて素子安定性に優れるＩＧＺＯ系電界効果型トランジスタを製造する方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１４】
本発明者は、ＩＧＺＯ系アモルファス酸化物薄膜を基板上にスパッタ成膜する際に、スパッタ成膜時の背圧と、スパッタ成膜後のアニール処理温度とを好適化することにより、任意の電気抵抗値を有し、且つ、熱安定性の良好なＩＧＺＯ系アモルファス酸化物絶縁体薄膜を製造可能であることを見出した。
【００１５】
更に、本発明者は、上記知見を基に、樹脂基板上に製造可能であって、ＴＦＴの活性層として好適なキャリア密度を有し、且つ、電気的ストレス及び熱に対して安定性の良好なＩＧＺＯ系アモルファス酸化物半導体膜を、簡易且つ低コストに製造する方法を見出した。
【００１６】
すなわち、本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法は、ＩＧＺＯ系アモルファス酸化物層をスパッタ成膜した後に、アニール処理することにより、ＩＧＺＯ系アモルファス酸化物からなる半導体膜を製造する方法であって、下記式（１）及び（２）を満足する条件で成膜することを特徴とするものである。本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法において、更に下記式（３）を満足する条件で成膜することが好ましい。  
１×１０−５≦Ｐ（Ｐａ）≦５×１０−４  ・・・（１）、
１００≦Ｔ（℃）≦３００  ・・・（２）、
２×１０−５≦Ｐ（Ｐａ）≦１×１０−４  ・・・（３）
（式中、Ｐは前記スパッタ成膜における背圧，Ｔは前記アニール処理におけるアニール温度）
【００１７】
ここで、「スパッタ成膜における背圧」とは、スパッタ成膜する際に基板が設置される真空容器（成膜装置）内の到達真空度であり、成膜開始前、すなわち、成膜装置中に成膜ガスを導入する前の成膜装置内の真空度を意味する。
【００１８】
本明細書において、到達真空度（背圧）は、スパッタ成膜装置に設置されているイオンゲージ（電離真空計）の値を読み取った値としている。成膜装置内の到達真空度（背圧）は、成膜装置内の水分量（水分圧）と概ね等価であるため、質量分析計（例えば、アルバック社のＱｕｌｅｅ  ＣＧＭシリーズ等）を用いて測定された水分圧から求めた値としてもよい。
【００１９】
本明細書において、ＩＧＺＯ系アモルファス酸化物薄膜とは、Ｉｎ，Ｇａを含むアモルファス酸化物薄膜を意味し、好ましくは更にＺｎを含むアモルファス酸化物薄膜を意味する。これらの金属元素以外に、ドーパントや置換元素等の他の元素を含んでいてもよい。
【００２０】
本明細書において、アニール処理とは、スパッタ成膜後のアニール処理に加え、スパッタ成膜された薄膜が加熱されるすべての処理を含むものとし、例えば、フォトリソグラフィ等のパターニング工程や、積層される膜の成膜工程における加熱処理等を含むものとする。
【００２１】
本明細書において、「導電体」は、比抵抗値が１００Ω・ｃｍ以下のものを意味する。また、「半導体」は、比抵抗値が１０３〜１０６Ω・ｃｍの範囲内のものを意味する。また、「絶縁体」は、比抵抗値が１０７Ω・ｃｍ以上のものを意味する。
【００２２】
前記アニール温度は、１５０℃以上、２５０℃以下であることが好ましい。
【００２３】
本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法は、下記式（４）及び（５）を満足する条件，又は，（６）及び（７）を満足する条件，又は，（８）及び（９）を満足する条件，又は，（１０）及び（１１）を満足する条件で成膜することが好ましい。
【００２４】
Ｐ（Ｐａ）＝２×１０−５  ・・・（４）、
２００≦Ｔ（℃）≦３００  ・・・（５）、
Ｐ（Ｐａ）＝５×１０−５  ・・・（６）、
１２０≦Ｔ（℃）≦２７０  ・・・（７）、
Ｐ（Ｐａ）＝６．５×１０−５  ・・・（８）、
１００≦Ｔ（℃）≦２４０  ・・・（９）、
Ｐ（Ｐａ）＝１×１０−４  ・・・（１０）、
１００≦Ｔ（℃）≦１９５  ・・・（１１）
なお、上記式（４），（６），（８），（１０）の背圧Ｐの値は、±１０％の幅を有するものとする。
【００２５】
本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法において、前記スパッタ成膜における成膜圧力が１０Ｐａ以下であることが好ましい。
【００２６】
また、前記スパッタ成膜における成膜ガスをＡｒとＯ２とを含むものとし、該成膜ガス中のＡｒとＯ２との流量比をＯ２／Ａｒ≦１／１５とすることが好ましい。
【００２７】
本発明の電界効果型トランジスタの製造方法は、基板上にＩＧＺＯ系アモルファス酸化物からなる半導体層，ソース電極、ドレイン電極，ゲート電極およびゲート絶縁膜を備えてなる薄膜トランジスタの製造方法において、上記本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法により前記半導体層を形成することを特徴とするものである。
【００２８】
本発明の電界効果型トランジスタの製造方法において、前記基板として、可撓性基板を用いることが好ましい。
【００２９】
特開２００７−７３６９７号公報には、成膜時の雰囲気ガス中に５．０×１０５Ｐａ〜１０Ｐａの分圧で水を含ませることでノーマリーオフ型のＴＦＴを安定して作製できることが記載されている。しかしながら、かかる水分圧の範囲内において成膜されたＩＧＺＯ系酸化物薄膜は、樹脂基板の耐熱温度以下のアニール処理を施すと、成膜時の水分圧の違いによりその電気抵抗値は異なり、その範囲は絶縁体領域から導電体領域に及ぶため、上記水分圧にわたって安定して製造することはできないことを本発明者は確認している。詳細については後記する。
【００３０】
特開２００７−７３６９７号公報にはアニール処理に関する記載はされていないが、実際、特開２００７−７３６９７号公報に記載の背圧（通常の高真空）及び水分圧によって得られた活性層について、本発明者がＴＦＴの動作特性の追試を行った結果ＴＦＴとしての動作を確認することができなかったことから鑑みて、特開２００７−７３６９７号公報では４００℃以上の温度においてアニール処理を施していると考えられる。
【００３１】
従って、本発明は、樹脂基板の耐熱温度以下の温度でのアニール処理によって安定化された、キャリア密度１×１０１３〜１×１０１６個／ｃｍ３を有する、ＴＦＴの活性層として好適なＩＧＺＯ系アモルファス酸化物半導体膜を初めて製造可能としたものである。本発明によれば、その後のアニール処理温度に応じて（樹脂基板の耐熱温度以下）、スパッタ成膜における背圧を１×１０−５以上５×１０−４以下の範囲内で制御するだけの簡易な方法により、新たな設備投資などを必要とせず、簡易且つ低コストにＩＧＺＯ系アモルファス酸化物半導体膜を製造することができる。
【発明の効果】
【００３２】
本発明では、ＩＧＺＯ系アモルファス酸化物層を１×１０−５以上５×１０−４以下の背圧にてスパッタ成膜した後に、１００℃以上３００℃以下の温度にてアニール処理することにより、ＩＧＺＯ系アモルファス酸化物からなる半導体膜を製造する。かかる方法によれば、ＴＦＴの活性層として好適なキャリア密度を有し、且つ、電気的ストレス及び熱に対して安定性の良好なＩＧＺＯ系アモルファス酸化物半導体膜を、樹脂基板の耐熱温度以下の温度にて簡易且つ低コストに製造することができる。
【００３３】
従って、ＩＧＺＯ系電界効果型トランジスタの製造方法において、本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法により活性層（半導体層）を製造することにより、電気的ストレス及び熱に対する安定性が良好なＩＧＺＯ系アモルファス酸化物絶縁層を備え、素子安定性に優れるＩＧＺＯ系電界効果型トランジスタを簡易な製造プロセスにて低コストに製造することができる。
【図面の簡単な説明】
【００３４】
【図１】スパッタ成膜時に背圧を変化させた時の成膜装置中の水分量と成膜されるＩＧＺＯ系アモルファス酸化物薄膜中の水分量との関係を模式的に示す図
【図２】半導体膜のキャリア密度と比抵抗値との関係を示す図
【図３Ａ】本発明に係る一実施形態の半導体装置（薄膜素子）の製造工程を示す断面図（その１）
【図３Ｂ】本発明に係る一実施形態の半導体装置の製造工程を示す断面図（その２）
【図３Ｃ】本発明に係る一実施形態の半導体装置の製造工程を示す断面図（その３）
【図３Ｄ】本発明に係る一実施形態の半導体装置の製造工程を示す断面図（その４）
【図４】実施例１において異なる背圧でスパッタ成膜されたＩＧＺＯ系アモルファス酸化物薄膜の電気抵抗値とアニール処理温度との関係を示す図
【図５】図４に示されるスパッタ成膜後のＩＧＺＯ系アモルファス酸化物薄膜表面のＯＨ基のピーク波長付近のＩＲスペクトルを示す図
【図６】比較例１において異なる酸素流量でスパッタ成膜されたＩＧＺＯ系アモルファス酸化物薄膜の電気抵抗値とアニール処理温度との関係を示す図
【図７】特許文献１の図４
【発明を実施するための形態】
【００３５】
「ＩＧＺＯ系アモルファス酸化物半導体膜の製造方法」
本発明者は、電気的ストレスや熱に対して安定性の良好なＩＧＺＯ系アモルファス酸化物薄膜を製造する方法について鋭意検討を行った。その結果、成膜装置内の水分量によって成膜されるＩＧＺＯ系アモルファス酸化物薄膜の電気抵抗値が変化すること、更に、その値は、スパッタ成膜後のアニール処理温度によって変化すること、つまり、成膜装置内の水分量とスパッタ成膜後のアニール処理温度の組み合わせを好適化することにより、導電体領域から絶縁体領域の範囲内の任意の電気抵抗値を有し、且つ、電気的ストレス及び熱に対して安定性の良好なＩＧＺＯ系アモルファス酸化物薄膜も製造可能であることを見出した。（後記実施例１、図４を参照）。
【００３６】
本明細書において、「導電体」は、比抵抗値が１００Ω・ｃｍ以下のものを意味する。また、「半導体」は、比抵抗値が１０３〜１０６Ω・ｃｍの範囲内のものを意味する。また、本明細書において「絶縁体」は、比抵抗値が１０７Ω・ｃｍ以上のものを意味する。
【００３７】
スパッタ成膜において、成膜装置内の水含有量（水分圧）は、スパッタ成膜における背圧と相関があることが知られており、背圧が低い、すなわち高真空であるほど水分圧が低くなることが知られている。本発明者は、スパッタ成膜時の背圧を変化させて成膜した電気抵抗値の異なる各ＩＧＺＯ系アモルファス酸化物薄膜についてＦＴ−ＩＲ測定による組成分析を実施し、その結果、それぞれの膜において、ＯＨ基のピーク面積が異なり、背圧を高くすると、ＯＨ基の量が増加すること、つまり、水含有量が増加していることを確認した（後記実施例、図５を参照）。
【００３８】
図１は、背圧（成膜装置内の到達真空度）を変化させた時の、成膜装置内の水分量と、成膜されたＩＧＺＯ系アモルファス酸化物薄膜内の水分量との関係を示すイメージ図である。図示されるように、背圧が高いほど成膜装置内の水分量が多くなる。従って、膜中に取り込まれる水分が多くなり、薄膜の電気抵抗値に影響を及ぼすものと考えられる。
【００３９】
図１及び後記実施例図５より、スパッタ成膜直後のＩＧＺＯ系アモルファス酸化物薄膜中の水分量（ＯＨ基量）は、スパッタ成膜時の背圧により変化することが確認できる。そして、図４には、スパッタ成膜時の背圧の違いとその後のアニール温度とにより導電体領域から絶縁体領域までの領域において様々な電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造できることが示されている。
【００４０】
成膜装置内の水分量の制御方法は、上記したスパッタ成膜における背圧による制御に限定されるものではなく、例えば、成膜中に水分直接を導入する方法等でも制御することが可能である。「課題を解決するための手段」の項において述べたように、背圧は、成膜ガスを導入する前の成膜装置内の真空度であり、容易に設定変更が可能なファクターであることから、背圧により酸化物薄膜中の水分量を制御することが好ましい。以下、背圧を制御して水分量を制御する方法を例に説明する。
【００４１】
図４には、アニール処理を施していない状態のスパッタ成膜直後のＩＧＺＯ系アモルファス酸化物薄膜においても、背圧の違いにより異なる電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を成膜できることが示されているが、「背景技術」の項において述べたように、なんらかの安定化処理を施していないスパッタ成膜のみの絶縁膜は、電気的ストレスや熱に対する安定性に問題がある。従って本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法では、スパッタ成膜後、安定化処理としてアニール処理を実施する。
【００４２】
すなわち、本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法は、ＩＧＺＯ系アモルファス酸化物層を、背圧を１×１０−５以上５×１０−４以下の背圧にてスパッタ成膜した後に、１００℃以上３００℃以下の温度にてアニール処理する。
【００４３】
アニール処理の方法は特に制限されないが、常圧でのアニールで充分であるため、ホットプレート等での加熱処理が容易な方法である。その他、クリーンオーブンや真空チャンバーを用いてもよい。
【００４４】
上記したように、本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法では、スパッタ成膜においては、その背圧を変化させるだけであり、成膜装置内の水分量は、いずれのスパッタ成膜方法を用いても背圧により変化する。従って、本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法において、スパッタ成膜の方法は特に制限されず、任意の方法を適用することができる。
【００４５】
スパッタ成膜方法としては、例えば、２極スパッタリング法、３極スパッタリング法、直流スパッタリング法、高周波スパッタリング法（ＲＦスパッタリング法）、ＥＣＲスパッタリング法、マグネトロンスパッタリング法、対向ターゲットスパッタリング法、パルススパッタ法、及びイオンビームスパッタリング法等が挙げられる。
【００４６】
また、成膜を行う基板としては特に制限されず、本実施形態において、基板は特に制限されず、Ｓｉ基板、ガラス基板、各種フレキシブル基板等、用途に応じて選択すればよい。本発明のＩＧＺＯ系アモルファス酸化物絶縁膜の製造方法は、３００℃以下の低温プロセスにより実施することができるので、耐熱性の低い樹脂基板にも好適に適用することができる。従って、本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法は、フレキシブルディスプレイ等に用いられる薄膜トランジスタ（ＴＦＴ）の製造にも適用することが可能である。
【００４７】
フレキシブル基板としては、ポリビニルアルコール系樹脂，ポリカーボネート誘導体（帝人（株）：ＷＲＦ），セルロース誘導体（セルローストリアセテート，セルロースジアセテート），ポリオレフィン系樹脂（日本ゼオン（株）：ゼオノア、ゼオネックス），ポリサルホン系樹脂（ポリエーテルサルホン，ポリサルホン），ノルボルネン系樹脂（ＪＳＲ（株）： アートン），ポリエステル系樹脂（ＰＥＴ，ＰＥＮ，架橋フマル酸ジエステル）ポリイミド系樹脂，ポリアミド系樹脂，ポリアミドイミド系樹脂，ポリアリレート系樹脂，アクリル系樹脂，エポキシ系樹脂，エピスルフィド系樹脂，フッ素系樹脂，シリコーン系樹脂フィルム，ポリベンズアゾ-ル系樹脂，シアネート系樹脂，芳香族エーテル系樹脂（ポリエーテルケトン），マレイミド−オレフィン系樹脂等の樹脂基板、液晶ポリマー基板、
また、これら樹脂基板中に酸化ケイ素粒子，金属ナノ粒子，無機酸化物ナノ粒子，無機窒化物ナノ粒子, 金属系・無機系のナノファイバー又はマイクロファイバー，カーボン繊維，カーボンナノチューブ，ガラスフェレーク，ガラスファイバー，ガラスビーズ，粘土鉱物、雲母派生結晶構造を含んだ複合樹脂基板、
薄いガラスと上記単独有機材料との間に少なくとも1回の接合界面を有する積層プラスチック材料、無機層（ex.SiO2, Al2O3, SiOxNy）と有機層（上記）を交互に積層することで少なくとも１回以上の接合界面を有するバリア性能を有する複合材料、
ステンレス基板、あるいはステンレスと異種金属を積層した金属多層基板、アルミニウム基板、あるいは、表面に酸化処理（例えば、陽極酸化処理）を施すことで、表面の絶縁性を向上してある酸化被膜付きのアルミニウム基板等を挙げることができる。
【００４８】
ＩＧＺＯ系アモルファス酸化物としては、下記一般式（Ｐ１）で表されるＩｎＧａＺｎＯ４（ＩＧＺＯ）等のホモロガス化合物が一例として挙げられる。  
（Ｉｎ２−ｘＧａｘ）Ｏ３・（ＺｎＯ）ｍ・・・（Ｐ１）
（式中０≦ｘ≦２かつｍは自然数）
【００４９】
成膜時の成膜圧力は特に制限されないが、成膜圧力が高すぎると成膜速度が遅くなり生産性が悪くなることから、１０Ｐａ以下であることが好ましく、５Ｐａ以下であることがより好ましく、１Ｐａ以下であることが更に好ましい。
【００５０】
スパッタ成膜時の成膜ガスは特に制限されないが、ＡｒとＯ２とを含むものが挙げられる。  
「背景技術」の項目において述べたように、かかる成膜ガス中のＡｒとＯ２の流量比により、スパッタ成膜される膜の電気抵抗値が変化するので、本発明の成膜方法において、背圧に加えてこの流量比も変化させて電気抵抗値を制御してもよいが、酸素分圧を高くすることにより成膜速度が低下する傾向があり、後記比較例１の図６に示されるように、背圧及びアニール処理温度によっては、成膜時の酸素分圧の電気抵抗値への影響はほとんどなくなる場合もある。本発明では、背圧とアニール処理温度を好適化するだけで、絶縁体領域の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができるので、酸素分圧Ｏ２／Ａｒは１／１５以下の一定値とすることが好ましい。
【００５１】
本発明者は電気抵抗値とキャリア密度とは相関があることを確認している（図２）。一般に良好なＯＮ−ＯＦＦ特性が得られるトランジスタの活性層のキャリア密度は１×１０１３〜１×１０１６個／ｃｍ３であるので、良好なＯＮ−ＯＦＦ特性が得られる半導体領域の電気抵抗値は、図２の破線枠内の抵抗値の範囲（１０３〜１０６Ω・ｃｍの範囲）内の値である。従って、かかる背圧条件及びアニール処理温度範囲とすることにより、膜面内のキャリア密度の均一性が高く、ＯＮ−ＯＦＦ特性の良好な信頼性の優れたＩＧＺＯ系アモルファス酸化物半導体膜を製造することができる。
【００５２】
後記実施例１では、成膜圧力０．８Ｐａ，投入電力ＤＣ５０Ｗ，Ａｒ:３０ｓｃｃｍ、Ｏ２：０．２５ｓｃｃｍの条件で、背圧及びアニール処理温度を変化させて様々な電気抵抗値を示すＩＧＺＯ系アモルファス酸化物薄膜を製造した。図４に示されるように、背圧が高い範囲と低い範囲、そしてその中間領域とで、アニール処理温度に対する電気抵抗値（比抵抗値）の変化の仕方が異なる。
【００５３】
図４の■，□，◆，△のプロット（背圧１×１０−４Ｐａ，６．５×１０−５Ｐａ，５×１０−５Ｐａ，２×１０−５Ｐａ）では、アニール温度を上昇させることで、電気抵抗値が３００℃までの領域で連続的に増大している。また、◆のプロットについては、１５０℃〜２５０℃のアニール処理温度範囲において、傾きが非常に緩やかになって１０４〜１０５Ω・ｃｍの範囲のほぼ一定な値を示す形となっている。
【００５４】
図４には、背圧１×１０−５Ｐａ以上、５×１０−４Ｐａ以下、アニール処理温度１００℃〜３００℃の範囲において、好適な背圧とアニール処理温度との組み合わせを選択することにより、電気抵抗値１０３〜１０６Ω・ｃｍの範囲内の良好なＯＮ−ＯＦＦ特性が得られる半導体膜を製造することができることが示されている。
【００５５】
また、背圧５×１０−５Ｐａとした場合は、１５０℃〜２５０℃のアニール処理温度範囲において、アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なく、アニール処理中の薄膜の膜面内の温度分布などによる、膜面内の電気抵抗値の均一性への影響を小さくすることができることも示されている。
【００５６】
更に、図４には、アニール処理温度を４００℃以上とすれば、スパッタ成膜時の背圧に関わらず、良好なＯＮ−ＯＦＦ特性が得られる半導体領域の電気抵抗値を有し、膜面内のキャリア密度の均一性が高く、信頼性の優れたＩＧＺＯ系アモルファス酸化物薄膜を製造できることが示されている。
【００５７】
図４に示されるように、電気抵抗値１０３〜１０６Ω・ｃｍの範囲内の良好なＯＮ−ＯＦＦ特性が得られる半導体膜を、下記式（１）及び（２）、又は、（３）及び（２）を満足する範囲全てにおいて得られるわけではない。図４には、下記式（１）を満足する範囲において背圧が低いほど（高真空に近いほど）、良好なＯＮ−ＯＦＦ特性が得られる半導体膜を製造可能なアニール温度は、下記式（２）を満足する範囲において高くなる傾向が示されている。
【００５８】
例えば、かかる半導体膜を成膜可能な条件としては、下記式（４）及び（５）を満足する条件，又は，（６）及び（７）を満足する条件，又は，（８）及び（９）を満足する条件，又は，（１０）及び（１１）を満足する条件が挙げられる（Ｐは前記背圧、Ｔは前記アニール処理の温度である。）。なお、下記式（４），（６），（８），（１０）の背圧Ｐの値は、±１０％の幅を有するものとする。
【００５９】
下記式（４）〜（１１）に示された範囲外であっても、下記式（１）を満足する任意の背圧における（２）式を満足するアニール温度と電気抵抗値との関係を調べ、その結果見出される、背圧とアニール温度との組あわせであれば、良好なＯＮ−ＯＦＦ特性が得られる半導体膜を製造することができる。  
Ｐ（Ｐａ）＝２×１０−５  ・・・（４）、
２００≦Ｔ（℃）≦３００  ・・・（５）、
Ｐ（Ｐａ）＝５×１０−５  ・・・（６）、
１２０≦Ｔ（℃）≦２７０  ・・・（７）、
Ｐ（Ｐａ）＝６．５×１０−５  ・・・（８）、
１００≦Ｔ（℃）≦２４０  ・・・（９）、
Ｐ（Ｐａ）＝１×１０−４  ・・・（１０）、
１００≦Ｔ（℃）≦１９５  ・・・（１１）
【００６０】
また、上記本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法では、アニール処理温度が１００℃〜３００℃である。従って、本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法は、樹脂基板などの耐熱性の低い可撓性基板上にも適用することができる。
【００６１】
以上説明したように、本発明のＩＧＺＯ系アモルファス酸化物絶縁膜の製造方法によれば、ＴＦＴの活性層として好適なキャリア密度を有し、且つ、電気的ストレス及び熱に対して安定性の良好なＩＧＺＯ系アモルファス酸化物半導体膜を、樹脂基板の耐熱温度以下の温度にて簡易且つ低コストに製造することができる。
【００６２】
「電界効果型トランジスタ（薄膜トランジスタ：ＴＦＴ）」
図３Ａから図３Ｄを参照して、本発明の電界効果型トランジスタの製造方法について説明する。本実施形態では、ボトムゲート型を例として説明する。図３Ａから図３Ｄは、電界効果型トランジスタ（ＴＦＴ）の製造工程図（基板の厚み方向の断面図）である。視認しやすくするため、構成要素の縮尺は実際のものとは適宜異ならせてある。
【００６３】
本実施形態の電界効果型トランジスタ（ＴＦＴ）２は、基板Ｂ上に、上記本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法により製造されたＩＧＺＯ系アモルファス酸化物半導体膜１からなる活性層１１を備えたものである。
【００６４】
図４に示されるように、本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法では、背圧１×１０−５Ｐａ以上、５×１０−４Ｐａ以下、アニール処理温度１００℃以上、３００℃以下の範囲内であれば、良好なＯＮ−ＯＦＦ特性を有するキャリア密度を有する、電気的ストレス及び熱に対する安定性の良好なＩＧＺＯ系半導体膜を製造することができるので、電界効果型トランジスタにおいて、他の層のアニール処理条件等にあわせてアニール処理温度を選択し、かかるアニール処理温度においてＯＮ−ＯＦＦ特性の良好なキャリア濃度を与える背圧を選択することが可能である。
【００６５】
従って、本発明によれば、電気ストレス及び熱に対する安定性の優れた活性層１１を備え、素子安定性に優れるＩＧＺＯ系ＴＦＴ２を、簡易な製造プロセスにて低コストに製造することができる。  
以下に、ＴＦＴ２の製造方法の詳細について説明する。
【００６６】
まず、図３Ａに示すように、基板Ｂを用意し、ｎ＋Ｓｉ等からなるゲート電極２１を形成した後、ゲート絶縁膜３１を形成する。
【００６７】
基板Ｂとしては特に制限されず、上記実施形態で説明したのと同様の基板が使用できる。本発明のＴＦＴの製造方法では、活性層１１を上記本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法により製造するので、活性層１１を樹脂基板Ｂの耐熱温度以下の温度にて製造することができる。従って、樹脂製のフレキシブル基板を基板Ｂとして適用することができる。
【００６８】
ゲート絶縁膜３１としては特に制限されないが、基板Ｂが樹脂基板である場合は、樹脂基板Ｂの耐熱温度以下の温度で形成可能なものである必要がある。
【００６９】
次いで、図３Ｂに示すように、ＩＧＺＯ系アモルファス酸化物薄膜１からなる（不可避不純物を含んでもよい）活性層１１を形成する。活性層１１の形成方法については、上記実施形態において説明したとおりである。例えば、背圧５×１０−5Ｐａの場合は、１５０℃〜２２０℃（耐熱性が２２０℃のため）のアニール処理において良好な活性層１１を製造することができる。
【００７０】
次に、図３Ｃに示すように、活性層１１上にソース電極２２及びドレイン電極２３を形成する。
【００７１】
最後に、図３Ｄに示すように、活性層１１、ソース電極２２及びドレイン電極２３上に保護膜（絶縁膜）３２を形成する。  
以上の工程により、本実施形態のＴＦＴ２が製造される。
【００７２】
本実施形態の電界効果型トランジスタ（ＴＦＴ）２は、上記本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法を用いて活性層１１を製造する。従って、ＩＧＺＯ系ＴＦＴの製造方法によれば、電気的ストレス及び熱に対する安定性が良好なＩＧＺＯ系活性層を備えた、素子安定性に優れるＩＧＺＯ系電界効果型トランジスタを簡易な製造プロセスにて低コストに製造することができる。
【００７３】
既に述べたように、図４には、導電膜及び絶縁膜についても同様に、スパッタ成膜時の背圧と、アニール処理の温度の組み合わせを好適化することにより、任意の電気抵抗値を有し、且つ、電気的ストレス及び熱に対して安定性の良好なＩＧＺＯ系アモルファス酸化物薄膜を製造可能であることが示されている。
【００７４】
例えば、図４の▲，◇のプロット（背圧６×１０−６Ｐａ，１×１０−５Ｐａ：背圧の低い領域（高真空））はアニール温度１００℃〜３００℃の範囲で極小値を有し、その後４００℃付近では1×１０６付近の電気抵抗値まで上昇して、ほぼ一定値を示す傾向がある。ここで、極小値付近の電気抵抗値は導電体領域（電気抵抗値１００Ω・ｃｍ以下、好ましくは１０Ω・ｃｍ以下）のものであることから、１×１０−５Ｐａ未満の背圧（下記式（１２））で１００℃〜３００℃の範囲内の好適な温度（下記式（２））でアニール処理をすることにより、導電体領域の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができる。  
１００≦Ｔ（℃）≦３００  ・・・（２）、
Ｐ（Ｐａ）＜１×１０−５・・・（１２）
【００７５】
更に、極大値と同様、極小値付近の温度でのアニール処理は、アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なくなるため、先述と同効果が得られ、好ましい。
【００７６】
極小値を示すアニール処理温度は、図４に示されるように背圧によって異なると考えられる。従って、極小値を示すアニール処理温度が不明な背圧条件である場合は、背圧を１×１０−５Ｐａ未満の所定値としてＩＧＺＯ系アモルファス酸化物層をスパッタ成膜し、１００℃以上、３００℃以下の範囲でアニール処理した場合における、ＩＧＺＯ系アモルファス酸化物層の電気抵抗値のアニール処理温度依存性を予め取得し、電気抵抗値の変化率が０となる温度付近（±５℃）でアニール処理を行うことが好ましい。
【００７７】
それとは逆に、図４の○，●のプロット（背圧５×１０−４Ｐａ，２×１０−３Ｐａ）はアニール温度１００℃〜３００℃の範囲で極大値を有しその後４００℃付近では1×１０−６付近の電気抵抗値まで減少して、ほぼ一定値を示す傾向がある。極大値付近の電気抵抗値は絶縁体領域（電気抵抗値１０７Ω以上）のものであることから、５×１０−４Ｐａ以上の背圧（下記式（１３））で１００℃〜３００℃の範囲内（下記式（２））の好適な温度でアニール処理をすることにより、絶縁体領域の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができる。  
１００≦Ｔ（℃）≦３００  ・・・（２）、
５×１０−４≦Ｐ（Ｐａ）  ・・・（１３）
【００７８】
極小値と同様、極大値付近の温度でのアニール処理は、アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なくなるため好ましい。基板の耐熱性に応じて、アニール処理温度を決定し、そのアニール処理温度付近に極大値を有するような背圧とすることにより、膜面内の絶縁性の均一性が高く、信頼性の優れた絶縁膜を製造することができる。
【００７９】
このように、スパッタ成膜時の背圧によってアニール処理温度に対する電気抵抗値の変化の仕方が異なることはこれまでに報告された例はない。
【００８０】
上記本発明者らの知見によれば、背圧およびアニール温度の組み合わせを変化させることで、半導体領域の抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜に加えて、導電体領域及び絶縁体領域の範囲内の任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜も合わせて製造することができるので、基板上に、ＩＧＺＯ系アモルファス酸化物半導体膜だけでなく、絶縁体領域および導電体領域の所定の電気抵抗値を有する複数のＩＧＺＯ系アモルファス酸化物薄膜を、スパッタ成膜において背圧を変化させるだけの簡易な方法で成膜して電界効果型トランジスタを製造することができ、好ましい。
【００８１】
例えば、基板上に絶縁体領域の所定の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を上記製造方法により製造した後、スパッタ成膜における背圧を下げて上記本発明のＩＧＺＯ系アモルファス半導体膜の製造方法により半導体層１を製造し、更に背圧を下げてソース電極２２及びドレイン電極２３、又はこれらのコンタクト層を製造することができる。この場合、アニール処理の温度は、全ての層を同じとするか、又は、上層の層のアニール温度の方が、下層の層のアニール温度よりも低い温度となるようにすることが好ましい。
【００８２】
製造プロセスの簡易化の点では、できるだけ多くの層を上記ＩＧＺＯ系アモルファス酸化物薄膜の製造方法により製造することが好ましい。
【００８３】
上記したように、本発明のＩＧＺＯ系アモルファス酸化物半導体膜の製造方法は、３００℃以下の低温プロセスにより実施することができるので、耐熱性の低い可撓性基板にも好適に適用することができる。従って、本発明の電界効果型トランジスタの製造方法において、ＴＦＴ２を構成するその他の層を同様に３００℃以下の低温プロセスにて製造することにより、フレキシブルディスプレイ等に用いられる薄膜トランジスタ（ＴＦＴ）の製造にも適用することが可能である。
【００８４】
上記実施形態では、ボトムゲート型の電界効果型トランジスタについて説明したが、トップゲート型の電界効果型トランジスタにも好適に適用することができる。
【実施例】
【００８５】
本発明に係る実施例及び比較例について説明する。  
（実施例１）
約１ｃｍ２の正方形の市販の合成石英基板（１ｍｍ厚，Ｔ−４０４０合成石英基板）上に、ＩｎＧａＺｎＯ４（ａｔ比）多結晶ターゲットを用いて、基板上に膜厚５０ｎｍのＩＧＺＯ膜を成膜した。
【００８６】
背圧及びアニール処理温度によるＩＧＺＯ膜の電気抵抗値への影響を調べるために、背圧（成膜前到達真空度）を、それぞれ、６×１０−６Ｐａ，１×１０−５Ｐａ，２×１０−５Ｐａ，５×１０−５Ｐａ，６．５×１０−５Ｐａ，１×１０−４Ｐａ，５×１０−４Ｐａ，２×１０−３Ｐａとして、それぞれサンプルを用意した。この時、背圧の設定は、スパッタ装置の成膜室を大気解放後に真空排気を開始し、スパッタ装置備え付けイオンゲージにて所望の背圧条件に到達確認後に成膜を開始することで行った。その他の成膜条件は、基板温度Ｔｓ＝常温、Ａｒ／Ｏ２混合雰囲気（Ａｒ流量３０ｓｃｃｍ，Ｏ２流量０．２５ｓｃｃｍ）、成膜圧力０．８Ｐａ、基板―ターゲット間距離１５０ｍｍ、ターゲット投入電力ＤＣ５０Ｗ（ＩＧＺＯ）、成膜時間約１９分であった。
【００８７】
スパッタ成膜後、アニール処理をする前の５種類のサンプルについて膜厚及び組成をＸＲＦにより測定した結果、いずれのサンプルも、Ｉｎ：Ｇａ：Ｚｎ＝１：０．９：０．７、膜厚約５０ｎｍであることを確認した。
【００８８】
次に、上記サンプルに対してホットプレートを用いて、各種アニール処理温度（１００℃，１５０℃，２００℃，２５０℃，３００℃，３５０℃，４００℃，４５０℃，５００℃，６００℃）にて５分間アニールを施し、ハイレスタ（三菱化学製，ＭＣＰ−ＨＴ４５０（プローブタイプＵＲＳ））を用いて電気抵抗値（比抵抗）測定を行った。その結果を図４に示す。
【００８９】
図４には、例えば、アニール処理温度２５０℃の場合、電気抵抗値が背圧条件により約９桁変化していることが示されている。図４より、スパッタ成膜時の背圧とアニール処理温度とを好適化することにより、導電体領域〜絶縁体領域において任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造できることが確認された。
【００９０】
スパッタ成膜時の背圧が膜特性に与える要因を調べるために、スパッタ成膜後アニール未処理の５種類のサンプル及びリファレンスとして用いた石英基板について表面のＦＴ−ＩＲ測定（ＴｈｅｒｍｏＦｉｓｈｅｒ製Ｎｉｃｏｌｅｔ４７００）をＡＴＲ法により実施した。その結果を図５に示す。図５に示されるように、いずれのサンプルもＯＨ基の伸縮振動に由来するピーク（２５００ｃｍ−１〜４０００ｃｍ−１までの範囲のブロードなピーク）が観測され、背圧が高くなるにつれてそのピーク面積が大きくなることが確認された。
【００９１】
なお、上記傾向は、ターゲットとして複数のターゲットを用いる共スパッタにおいても同様であることを確認してある。
【００９２】
（比較例１）
背圧を１×１０−６Ｐａの一定条件とし、成膜ガスの酸素流量を０．２５ｓｃｃｍ，０．３３ｓｃｃｍ，０．４ｓｃｃｍと変化させた以外は実施例１と同様としてＩＧＺＯアモルファス酸化物薄膜のサンプルを作製し、実施例１と同様のアニール条件でアニールしてそれぞれの電気抵抗値を測定した。その結果を図６に示す。
【００９３】
図６に示されるように、酸素流量を増加させることにより、スパッタ成膜後のＩＧＺＯ薄膜の電気抵抗値は高くなっているが、いずれも２５０℃のアニール処理により極小値となり導電体領域まで低抵抗化していることが確認された。
【産業上の利用可能性】
【００９４】
本発明は、液晶ディスプレイや有機ＥＬディスプレイに搭載される電界効果型トランジスタや、Ｘ線センサ、アクチュエータの製造に好ましく適用することができる。
【符号の説明】
【００９５】
１     ＩＧＺＯ系アモルファス酸化物半導体膜（半導体膜）
２     電界効果型トランジスタ（薄膜トランジスタ：ＴＦＴ）
１１   活性層
２１   ゲート電極
２２   ソース電極
２３   ドレイン電極
３１   ゲート絶縁膜
３２   保護膜
Ｂ     成膜基板
【図１】
0005483704.tif 000002
【図２】
0005483704.tif 000003
【図３Ａ】
0005483704.tif 000004
【図３Ｂ】
0005483704.tif 000005
【図３Ｃ】
0005483704.tif 000006
【図３Ｄ】
0005483704.tif 000007
【図４】
0005483704.tif 000008
【図５】
0005483704.tif 000009
【図６】
0005483704.tif 000010
【図７】
0005483704.tif 000011