(57)【要約】  第２中心電極のＱを高めて挿入損失を低下させることのできる２ポートタイプの非可逆回路素子を得る。  永久磁石と、該永久磁石により直流磁界が印加されるフェライト（３２）と、該フェライト（３２）に配置された第１及び第２の中心電極（３５，３６）と、回路基板とを備えた非可逆回路素子（２ポート型アイソレータ）。第１中心電極（３５）はフェライト（３２）の主面（３２ａ，３２ｂ）に形成された電極膜を上面に設けた電極で接続して形成されている。第２中心電極（３６）はフェライト（３２）の主面（３２ａ，３２ｂ）に形成された電極膜を上下面に設けた電極で接続して少なくとも３ターン巻回して形成され、最も外側の電極膜（３６ａ，３６ｃ，３６ｍ，３６ｏ）の幅寸法Ｗ１が内側の電極膜（３６ｅ，３６ｇ，３６ｉ，３６ｋ）の幅寸法Ｗ２よりも大きい。
2009001664.tif 000002
【特許請求の範囲】
【請求項１】
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに配置され、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続された第１中心電極と、
前記第１中心電極と電気的に絶縁状態で交差して前記フェライトに配置され、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続された第２中心電極と、
前記入力ポートと前記出力ポートとの間に電気的に接続された第１整合容量と、
前記入力ポートと前記出力ポートとの間に電気的に接続された抵抗と、
前記出力ポートと前記グランドポートとの間に電気的に接続された第２整合容量と、
表面に端子電極が形成された回路基板と、
を備えた非可逆回路素子において、
前記フェライトは直方体形状を有し、
前記第１中心電極は前記フェライトの一対の主面上に形成された電極膜をフェライトの主面に連続する側面に設けた電極で接続して形成され、
前記第２中心電極は前記フェライトの一対の主面上に形成された電極膜をフェライトの主面に連続する側面に設けた電極で接続して少なくとも３ターン巻回して形成され、最も外側に巻回された電極膜の幅寸法が内側に巻回された電極膜の幅寸法よりも大きいこと、
を特徴とする非可逆回路素子。
【請求項２】
前記第２中心電極の最も外側に巻回された電極膜は外側方向に膨出していることを特徴とする請求の範囲第１項に記載の非可逆回路素子。
【請求項３】
前記フェライトは前記主面が前記回路基板の表面に対して垂直方向に配置されていることを特徴とする請求の範囲第１項又は第２項に記載の非可逆回路素子。
【請求項４】
一対の前記永久磁石で前記フェライトの主面を挟み込んで一体化したフェライト・磁石組立体を構成していることを特徴とする請求の範囲第３項に記載の非可逆回路素子。
【請求項５】
前記回路基板に、少なくとも前記第１整合容量及び第２整合容量が内蔵されていることを特徴とする請求の範囲第１項ないし第４項のいずれかに記載の非可逆回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。
【背景技術】
【０００２】
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。【０００３】
この種の非可逆回路素子としては、特許文献１に、直方体形状のフェライトに第１中心電極を１ターン巻回するとともに、第２中心電極を該第１中心電極と絶縁状態でかつ所定の角度で交差するように複数回巻回した、２ポート型アイソレータが記載されている。【０００４】
前記２ポート型アイソレータにおいて、第１及び第２中心電極はフェライトの表面に電極膜で形成されているが、第２中心電極を複数回巻回すると、電極膜のライン幅Ｌに対して所定の間隔Ｓを設ける必要があり、電極膜のライン幅Ｌを大きくできないという問題点を有している。即ち、第２中心電極のライン幅が小さくなると抵抗が増加して第２中心電極のＱが低下し、それに応じて挿入損失が増大する。【０００５】
例えば、巻回ピッチが１００μｍのとき、３０μｍの間隔Ｓが必要とされ、ライン幅Ｌは最大で７０μｍとなる。電極膜の印刷滲み、フォトリソグラフ加工による溶け残り、絶縁体部への拡散などによる絶縁不良の発生を考慮すると、間隔Ｓは少なくとも３０μｍを必要とされるのである。換言すれば、電極膜によって第２中心電極をフェライトに複数回巻回した従来の２ポート型アイソレータにおいては、どうしても第２中心電極のライン幅が小さくなり、この点で挿入損失の向上に限界を生じていた。【０００６】
一方、特許文献２には、フェライトを回路基板上に横置きし（フェライトの主面を回路基板の表面に平行に配置する）、該フェライトの主面上に第１中心電極及び第２中心電極を互いに絶縁状態で交差配置し、交差部分以外の中心電極のライン幅を異ならせてインピーダンスを調整した２ポート型アイソレータが記載されている。但し、この２ポート型アイソレータでは第２中心電極のＱを大きくして挿入損失を低下させることは何ら考慮されていない。
【特許文献１】国際公開第２００７／０４６２２９号パンフレット
【特許文献２】特開２００６−１５７０９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、第２中心電極のＱを高めて挿入損失を低下させることのできる２ポートタイプの非可逆回路素子を提供することにある。
【課題を解決するための手段】
【０００８】
前記目的を達成するため、本発明の一形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに配置され、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続された第１中心電極と、
前記第１中心電極と電気的に絶縁状態で交差して前記フェライトに配置され、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続された第２中心電極と、
前記入力ポートと前記出力ポートとの間に電気的に接続された第１整合容量と、
前記入力ポートと前記出力ポートとの間に電気的に接続された抵抗と、
前記出力ポートと前記グランドポートとの間に電気的に接続された第２整合容量と、
表面に端子電極が形成された回路基板と、
を備えた非可逆回路素子において、
前記フェライトは直方体形状を有し、
前記第１中心電極は前記フェライトの一対の主面上に形成された電極膜をフェライトの主面に連続する側面に設けた電極で接続して形成され、
前記第２中心電極は前記フェライトの一対の主面上に形成された電極膜をフェライトの主面に連続する側面に設けた電極で接続して少なくとも３ターン巻回して形成され、最も外側に巻回された電極膜の幅寸法が内側に巻回された電極膜の幅寸法よりも大きいこと、
を特徴とする。【０００９】
前記非可逆回路素子は、第１中心電極及び第２中心電極を直方体形状のフェライトに互いに電気的に絶縁状態で交差して配置することにより、本来的に挿入損失の小さな２ポートタイプの集中定数型アイソレータである。特に、第２中心電極を電極膜によってフェライトに少なくとも３ターン巻回して形成し、最も外側に巻回された電極膜の幅寸法を内側に巻回された電極膜の幅寸法よりも大きくしたため、第２中心電極のＱが増大し、ひいては挿入損失が低下する。【００１０】
前記非可逆回路素子において、第２中心電極の最も外側に巻回された電極膜は外側方向に膨出していることが好ましい。スペース効率よくかつ絶縁性を損なうことなく電極膜の幅寸法を大きくすることができる。【００１１】
また、フェライトはその主面が回路基板の表面に対して垂直方向に配置されていてもよく、この場合、一対の永久磁石でフェライトの主面を挟み込んで一体化したフェライト・磁石組立体を構成することが好ましい。平行な磁場分布が形成されるので小型で磁気効率の良好な非可逆回路素子が得られる。【００１２】
また、回路基板には、少なくとも第１整合容量及び第２整合容量が内蔵されていることが好ましい。回路をコンパクトに構成でき、非可逆回路素子自体の小型化を図ることができる。
【発明の効果】
【００１３】
本発明によれば、第２中心電極のＱが増大し、ひいては挿入損失が低下した２ポートタイプの非可逆回路素子を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る非可逆回路素子（２ポート型アイソレータ）の一実施例を示す分解斜視図である。
【図２】中心電極付きフェライトを示す斜視図である。
【図３】フェライトを示す斜視図である。
【図４】フェライトの主面に形成された中心電極を示す説明図である。
【図５】回路基板内の回路構成を示すブロック図である。
【図６】２ポート型アイソレータの第１回路例を示す等価回路図である。
【図７】２ポート型アイソレータの第２回路例を示す等価回路図である。
【図８】挿入損失特性を示すグラフであり、曲線Ａは本実施例、曲線Ｂは比較例を示す。
【図９】比較例の中心電極を示す説明図である。
【符号の説明】
【００１５】
２０…回路基板
３０…フェライト・磁石組立体
３２…フェライト
３２ａ，３２ｂ…主面
３５…第１中心電極
３６…第２中心電極
３６ａ，３６ｃ，３６ｅ，３６ｇ，３６ｉ，３６ｋ，３６ｍ，３６ｏ…電極膜
４１…永久磁石
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…グランドポート
Ｗ１，Ｗ２…電極膜幅寸法
【発明を実施するための最良の形態】
【００１６】
以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。【００１７】
本発明に係る非可逆回路素子の一実施例である２ポート型アイソレータの分解斜視図を図１に示す。この２ポート型アイソレータは、集中定数型アイソレータであり、概略、シールド材として作用する板状ヨーク１０と、封止用樹脂１１と、回路基板２０と、フェライト３２と永久磁石４１とからなるフェライト・磁石組立体３０とで構成されている。さらに、図１には、以下に説明する回路を構成するチップ抵抗４５及び接続用はんだ４６が図示されている。【００１８】
フェライト３２には、図２及び図４に示すように、表裏の主面３２ａ，３２ｂに互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６が形成されている。ここで、フェライト３２は互いに平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなしている。【００１９】
なお、図４において、斜線を付した部分が電極であり、図２との関連で説明すると、（Ａ）は第１主面３２ａの第２層目に形成された第１中心電極３５の電極膜を示し、（Ｂ）は第１主面３２ａの第１層目に形成された第２中心電極３６の電極膜を示している。（Ｃ）はフェライト３２の上面３２ｃ及び下面３２ｄに形成された電極を示している。（Ｄ）は第２主面３２ｂの第１層目に形成された第２中心電極３６の電極膜を示し、（Ｅ）は第２主面３２ｂの第２層目に形成された第１中心電極３５の電極膜を示している。【００２０】
永久磁石４１はフェライト３２の主面３２ａ，３２ｂに対して磁界を該主面３２ａ，３２ｂに略垂直方向に印加するように主面３２ａ，３２ｂに、例えば、エポキシ系の接着剤４２（図１参照）を介して接着され、フェライト・磁石組立体３０を形成している。永久磁石４１の主面は前記フェライト３２の主面３２ａ，３２ｂと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。【００２１】
図４（Ａ）に示すように、第１中心電極３５はフェライト３２の第１主面３２ａにおいて右側の下部から立ち上がって２本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面３２ｃ上の中継用電極３５ａを介して第２主面３２ｂに回り込み、図４（Ｅ）に示すように、第２主面３２ｂにおいて第１主面３２ａと透視状態で重なるように２本に分岐した状態で形成され、その一端は下面３２ｄに形成された接続用電極３５ｂに接続されている。また、第１中心電極３５の他端は下面３２ｄに形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と以下に説明する第２中心電極３６とは、間に絶縁膜（図示せず）が形成されて互いに絶縁された状態で交差している。【００２２】
第２中心電極３６は、図４（Ｂ），（Ｄ）に示すように、まず、０．５ターン目３６ａが第１主面３２ａにおいて下辺から左上に長辺に対して比較的大きな角度で傾斜して第１中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｂを介して第２主面３２ｂに回り込み、１ターン目３６ｃが第２主面３２ｂにおいてほぼ垂直に第１中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部は下面３２ｄの中継用電極３６ｄを介して第１主面３２ａに回り込み、１．５ターン目３６ｅが第１主面３２ａにおいて０．５ターン目３６ａと平行に第１中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｆを介して第２主面３２ｂに回り込んでいる。【００２３】
以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋ、中継用電極３６ｌ、３．５ターン目３６ｍ、中継用電極３６ｎ、４ターン目３６ｏがフェライト３２の主面３２ａ，３２ｂにそれぞれ形成されている。また、第２中心電極３６の両端は、それぞれフェライト３２の下面３２ｄに形成された接続用電極３５ｃ，３６ｐに接続されている。なお、接続用電極３５ｃは第１中心電極３５及び第２中心電極３６のそれぞれの端部の接続用電極として共用されている。【００２４】
即ち、第２中心電極３６はフェライト３２に螺旋状に４ターン巻回されていることになる。ここで、ターン数とは、中心電極３６が第１又は第２主面３２ａ，３２ｂをそれぞれ１回横断した状態を０．５ターンとして計算している。そして、中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。【００２５】
また、接続用電極３５ｂ，３５ｃ，３６ｐや中継用電極３５ａ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊ，３６ｌ，３６ｎはフェライト３２の上下面３２ｃ，３２ｄに形成された凹部３７（図３参照）に電極用導体を充填して形成されている。また、上面３２ｃには各種電極と平行にダミー凹部３８も形成され、かつ、ダミー電極３９ａ，３９ｂが形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部３７，３８に導体膜として形成したものであってもよい。【００２６】
ところで、本実施例において特徴的な構成は、第２中心電極３６の最も外側に巻回された電極膜３６ａ，３６ｃ，３６ｍ，３６ｏの幅寸法Ｗ１が内側に巻回された電極膜３６ｅ，３６ｇ，３６ｉ，３６ｋの幅寸法Ｗ２よりも大きく形成されている点である。なお、その作用効果については後述する。【００２７】
フェライト３２としてはＹＩＧフェライトなどが用いられている。第１及び第２中心電極３５，３６や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフなどの工法で形成することができる。中心電極３５，３６の絶縁膜としてはガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフなどの工法で形成することができる。【００２８】
永久磁石４１は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。フェライトマグネットは、金属マグネットが導体であるのと比較して、誘電体でもあるため、マグネット内に高周波磁束が損失なく分布することができる。そのため、永久磁石４１を中心電極３５，３６に近接させて配置しても、挿入損失をはじめとする電気特性をほとんど劣化させない。また、フェライト３２の飽和磁化の温度特性と永久磁石４１の磁束密度の温度特性が近いため、フェライト３２と永久磁石４１とを組み合わせてアイソレータを構成した場合、アイソレータの電気特性が温度に依存する程度が小さくなって良好になる。【００２９】
回路基板２０は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、図５に示すように、整合用コンデンサＣ１，Ｃ２，ＣＳ１，ＣＳ２が内蔵され、終端抵抗Ｒ（チップ抵抗４５、図１参照）が外付けされている。また、上面には端子電極２５ａ〜２５ｅが、下面には外部接続用端子電極２６，２７，２８がそれぞれ形成されている。【００３０】
これらの整合用回路素子と第１及び第２中心電極３５，３６との接続関係を図５及び図６、図７の等価回路を参照して説明する。なお、図６に示す等価回路は本発明に係る非可逆回路素子（２ポート型アイソレータ）における基本的な第１回路例を示し、図７に示す等価回路は第２回路例を示す。図５には図７に示す第２回路例の構成が示されている。【００３１】
即ち、回路基板２０の下面に形成された外部接続用端子電極２６が入力ポートＰ１として機能し、この端子電極２６は整合用コンデンサＣＳ１を介して整合用コンデンサＣ１と終端抵抗Ｒ（端子電極２５ｄ）との接続点２１ａに接続されている。また、この接続点２１ａは回路基板２０の上面に形成された端子電極２５ａ及びフェライト３２の下面３２ｄに形成された接続用電極３５ｂを介して第１中心電極３５の一端に接続されている。【００３２】
第１中心電極３５の他端及び第２中心電極３６の一端は、フェライト３２の下面３２ｄに形成された接続用電極３５ｃ及び回路基板２０の上面に形成された端子電極２５ｂを介して終端抵抗Ｒ（端子電極２５ｅ）及びコンデンサＣ１，Ｃ２に接続されている。【００３３】
一方、回路基板２０の下面に形成された外部接続用端子電極２７が出力ポートＰ２として機能し、この電極２７は整合用コンデンサＣＳ２を介してコンデンサＣ２，Ｃ１と終端抵抗Ｒ（端子電極２５ｅ）との接続点２１ｂに接続されている。【００３４】
第２中心電極３６の他端は、フェライト３２の下面３２ｄに形成された接続用電極３６ｐ及び回路基板２０の上面に形成された端子電極２５ｃを介してコンデンサＣ２及び回路基板２０の下面に形成された外部接続用端子電極２８との接続点２１ｃに接続されている。外部接続用端子電極２８はグランドポートＰ３として機能する。【００３５】
前記フェライト・磁石組立体３０は、回路基板２０上に載置され、フェライト３２の下面３２ｄの各種電極が回路基板２０上の端子電極２５ａ，２５ｂ，２５ｃとはんだ４６によりリフローはんだ付けされて一体化されるとともに、永久磁石４１の下面が回路基板２０上に接着剤にて一体化される。また、チップ抵抗４５が端子電極２５ｄ，２５ｅにはんだ４６を介して接続されている。【００３６】
各種電極を回路基板２０の各端子電極に接続するには、リフローはんだによる以外に、はんだバンプや金バンプによる接続、導電ペースト又は導電性接着剤による接続などであってもよい。【００３７】
また、永久磁石４１と回路基板２０との接着剤としては、熱硬化性の一液性又は二液性のエポキシ系接着剤が適している。即ち、フェライト・磁石組立体３０と回路基板２０との接合にはんだ付けと接着とを併用することにより、接合が確実なものとなる。【００３８】
回路基板２０は、ガラスとアルミナやその他の誘電体の混合物を焼成したものや、樹脂やガラスとその他の誘電体からなる複合基板が用いられている。内部や外部の電極には、銀や銀合金の厚膜、銅厚膜、銅箔などが用いられている。【００３９】
ところで、以上の構成からなる２ポート型アイソレータにおいては、第１中心電極３５の一端が入力ポートＰ１に接続され他端が出力ポートＰ２に接続され、第２中心電極３６の一端が出力ポートＰ２に接続され他端がグランドポートＰ３に接続されているため、従来の２ポート型アイソレータと比較して、挿入損失の小さな２ポート型の集中定数型アイソレータとすることができる。従来の２ポート型アイソレータとは、第１中心電極の一端が入力ポートに接続され、他端がグランドポートに接続され、第２中心電極の一端が出力ポートに接続され、他端がグランドポートに接続されたタイプをいう。【００４０】
さらに、動作時において、第２中心電極３６に大きな高周波電流が流れ、第１中心電極３５にはほとんど高周波電流が流れない。従って、第１中心電極３５及び第２中心電極３６によって生じる高周波磁界の方向は第２中心電極３６の配置によって決まる。高周波磁界の方向が決まることにより、その磁路を妨げないようにフェライト３２を配置することで、挿入損失をより低下させる対策が容易になる。【００４１】
また、第１中心電極３５及び第２中心電極３６はフェライト３２の主面３２ａ，３２ｂに電極膜にて形成されているため、寸法精度よくコンパクトに形成することができる。特に、図４に示すように、第２中心電極３６の最も外側に巻回された電極膜３６ａ，３６ｃ，３６ｍ，３６ｏの幅寸法Ｗ１が内側に巻回された電極膜３６ｅ，３６ｇ，３６ｉ，３６ｋの幅寸法Ｗ２よりも大きく形成されているため、第２中心電極３６の直流成分が減少してＱが増大し、ひいては挿入損失が減少する。【００４２】
中心電極３５，３６を厚膜や薄膜で形成する場合、高精度に形成することが可能になる。しかし、膜形成時の印刷滲みやフォトリソグラフ加工による溶け残り、絶縁体部への拡散が避けられず、膜厚とほぼ同等の滲みやオーバーエッチング又はアンダーエッチングが生じる。通常、電極膜は高周波の表皮厚さの数倍に設定することで低損失を実現しており、マイクロ波帯では７−２０μｍ程度の厚みに設定される。この場合、電極膜間の絶縁ギャップは左右からの滲みマージンとしてそれぞれ７−２０μｍ、中央部の絶縁帯として２０−３０μｍ、少なくとも計３４−７０μｍのギャップを設ける必要がある。【００４３】
本実施例では、スペース的に余裕のある最も外側の電極膜３６ａ，３６ｃ，３６ｍ，３６ｏの幅寸法Ｗ１を大きくすることで、各電極膜間に必要とされるギャップを維持するとともにＱの増大を図ることができ、挿入損失の低下を実現している。【００４４】
図８の曲線Ａは本実施例における挿入損失特性を示す。曲線Ｂは第２中心電極３６の電極膜を全て同じ幅寸法Ｗ２とした比較例における挿入損失特性を示す。比較例での第１中心電極３５及び第２中心電極３６の形状は図９に示すとおりである。【００４５】
さらに、フェライト・磁石組立体３０は、フェライト３２と一対の永久磁石４１が接着剤４２で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。このようなアイソレータは携帯型の通信機器に最適である。【００４６】
本実施例において、回路基板２０は多層誘電体基板である。これにて、内部にコンデンサなどの回路素子を内蔵することができ、アイソレータの小型化、薄型化が達成でき、回路素子間の接続が基板内で行われるために信頼性の向上が期待できる。抵抗Ｒを抵抗体膜にて形成し、回路基板２０に内蔵してもよい。勿論、回路基板２０は必ずしも多層である必要はなく、単層であってもよく、整合用コンデンサなどをチップタイプとして外付けしてもよい。【００４７】
（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。【００４８】
例えば、永久磁石４１のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。また、フェライト３２は前記実施例に示したように縦置き配置する以外に横置き配置（フェライト３２の主面３２ａ，３２ｂを回路基板２０の表面と平行に配置）してもよい。【００４９】
また、前記第１中心電極３５及び第２中心電極３６の形状は種々に変更することができる。例えば、前記実施例では、第１中心電極３５はフェライト３２の主面３２ａ，３２ｂ上で２本に分岐したものを示したが、分岐していなくてもよい。また、第２中心電極３６は少なくとも３ターン巻回されていればよい。【００５０】
さらに、第１中心電極３５及び第２中心電極３６はフェライト３２の主面３２ａ，３２ｂ上に形成されている以外に、貼り合わせたフェライト３２の内部に電極膜にて形成されていてもよい。
【産業上の利用可能性】
【００５１】
以上のように、本発明は、アイソレータやサーキュレータなどの非可逆回路素子に有用であり、特に、挿入損失を低下させることができる点で優れている。
【図１】
2009001664.tif 000003
【図２】
2009001664.tif 000004
【図３】
2009001664.tif 000005
【図４】
2009001664.tif 000006
【図５】
2009001664.tif 000007
【図６】
2009001664.tif 000008
【図７】
2009001664.tif 000009
【図８】
2009001664.tif 000010
【図９】
2009001664.tif 000011
【国際調査報告】
2009001664.tif 000012
2009001664.tif 000013