(57)【特許請求の範囲】
【請求項１】
第１基準電圧および第２電源の間に連結される第１トランジスタと、
前記第１トランジスタのゲート電極および第２電極の間に連結され、ゲート電極に第１制御信号が印加される第２トランジスタと、
前記第１基準電圧と第１トランジスタとの間に連結され、ゲート電極に第２制御信号が印加される第３トランジスタと、
前記第２電源と第１トランジスタとの間に連結され、ゲート電極に反転された第２制御信号が印加される第４トランジスタと、
第２基準電圧と第３基準電圧との間に連結される受光素子と、
前記第２基準電圧と前記受光素子のカソードとの間に連結され、ゲート電極に前記第１制御信号が印加される第５トランジスタと、
前記受光素子のカソードと第３基準電圧との間に連結される第１キャパシタと、
前記受光素子のカソードと第１キャパシタの第１電極との間に連結され、ゲート電極に第３制御信号が印加される第６トランジスタと、
前記第１トランジスタの第１電極と出力負荷の一側との間に連結され、ゲート電極に第４制御信号が印加される第７トランジスタと、
前記出力負荷の他側に延びた出力信号線と第１電源との間に連結され、ゲート電極に初期化信号が印加される第８トランジスタと、
前記第１トランジスタのゲート電極および第１キャパシタの第１電極の間に連結された第２キャパシタと、
を含む第１の光感知回路および第２の光感知回路を備え、
前記第２の光感知回路には、前記受光素子に対して遮光層がさらに設けられ、
１フレーム期間は、互いに異なる期間長を有する複数のサブフレーム期間を含み、各サブフレーム期間は第１区間、第２区間および第３区間を含み、前記第１区間は第１−１区間および第１−２区間を含み、
前記第１−１区間において前記第１制御信号および前記第３制御信号が第１ロジックレベルで提供され、
前記第１−２区間において前記第１制御信号、前記第２制御信号および前記第３制御信号が前記第１ロジックレベルで提供され、
前記第２区間において前記第３制御信号が前記第１ロジックレベルで提供され、
前記第３区間において前記第４制御信号が前記第１ロジックレベルで提供され、
前記第１トランジスタ〜前記第７トランジスタは、前記第１ロジックレベルで制御信号が提供される場合にターンオンされ、
前記各サブフレームにおける前記第２区間に対する前記第１区間および前記第３区間の割合は互いに異なることを特徴とする光感知回路。
【請求項２】
前記受光素子はｐ-ｉ-ｍ（ｐ-ｉｎｔｒｉｎｓｉｃ-ｍｅｔａｌ）ダイオード、ＰＩＮダイオード、ＰＮダイオード、フォトカプラーのうち選択されたいずれか１つであることを特徴とする請求項１に記載の光感知回路。
【請求項３】
前記第１基準電圧、第２基準電圧は、前記第３基準電圧よりもハイレベルの電圧値を有することを特徴とする請求項１または２に記載の光感知回路。
【請求項４】
前記第３基準電圧および第２電源は、前記第１基準電圧および第２基準電圧よりもローレベルの電圧または接地電源ＧＮＤで実現されることを特徴とする請求項１〜３のいずれか１項に記載の光感知回路。
【請求項５】
前記第２トランジスタ、第５トランジスタ、第６トランジスタのうち少なくとも１つはデュアルゲートの形態で実現されることを特徴とする請求項１〜４のいずれか１項に記載の光感知回路。
【請求項６】
ゲート電極に反転された第１制御信号が印加され、第１、２電極が前記第１トランジスタのゲート電極と連結された第９トランジスタと、
ゲート電極に反転された第３制御信号が印加され、第１、２電極が前記第１キャパシタの第１電極と連結された第１０トランジスタと
が更に含まれることを特徴とする請求項１〜５のいずれか１項に記載の光感知回路。
【請求項７】
１つのフレームが複数のサブフレームで構成され、前記複数のサブフレームはそれぞれ３つの区間ｔ１、ｔ２、ｔ３に分けられて動作する請求項１に記載の光感知回路の駆動方法において、
第１区間に対して第１トランジスタの閾値電圧が第２キャパシタに格納され、受光素子のカソード電圧が第２基準電圧で充電されて前記受光素子が逆バイアス状態で実現される第１段階と、
第２区間に対して前記受光素子に入射される光の程度によって発生する光漏れ電流により第１キャパシタに格納された電圧が前記光漏れ電流に対応する程度に放電される第２段階と、
第３区間に対して前記光漏れ電流に対応して放電される電圧に関する情報が出力信号線に出力される第３段階と
前記第１の光感知回路からの情報が示す電圧と前記第２の光感知回路からの情報が示す電圧との差分演算を行う第４段階と、
が含まれ、
前記各サブフレームでの第２区間は最初のサブフレームの第２区間時間Ｔ０を基準に順次２の倍数だけ短くなり、
前記各サブフレームにおける前記第２区間に対する前記第１区間および前記第３区間の割合は互いに異なることを特徴とする光感知回路の駆動方法。
【請求項８】
最も長い第２区間を有する最初のサブフレームでは低い照度の光が感知され、最も短い第２区間を有する最後のサブフレームでは高い照度の光が感知されることを特徴とする請求項７に記載の光感知回路の駆動方法。
【請求項９】
前記第１段階は選択信号として第１制御信号が提供されて前記第１トランジスタのゲート電極ノードの電圧が第２電源に初期化される第１-１段階と、
前記第１-１段階の後に前記第１制御信号および第２制御信号が選択信号として提供されて前記第１トランジスタのゲート電極ノードの電圧が「第１基準電圧−第１トランジスタの閾値電圧」で充電される第１-２段階と
が含まれることを特徴とする請求項７または８に記載の光感知回路の駆動方法。
【請求項１０】
前記第２段階は選択信号として第３制御信号が提供されて第６トランジスタがターンオンされ、これにより、前記第１キャパシタの電圧変化量だけ前記第１トランジスタのゲート電極ノードの電圧がカップリングされて減少されることを特徴とする請求項７〜９のいずれか１項に記載の光感知回路の駆動方法。
【請求項１１】
前記第２段階は前記第２区間のうち特定区間で選択信号として初期化信号が提供されて第８トランジスタがターンオンされ、これにより、出力信号線の電圧が第１電源で充電される段階が更に含まれることを特徴とする請求項７〜１０のいずれか１項に記載の光感知回路の駆動方法。
【請求項１２】
前記第３段階は選択信号として第４信号が提供されて第７トランジスタがターンオンされ、これにより、前記光漏れ電流に対応して放電される電圧が前記第７トランジスタを経由して出力信号線に出力されることを特徴とする請求項７〜１１のいずれか１項に記載の光感知回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光感知回路に関し、特に、感知可能な周辺光の範囲を拡張し、低い照度での分解能を向上させる光感知回路およびその駆動方法に関する。
【背景技術】
【０００２】
一般に、平板表示装置は有機電界発光表示装置、液晶表示装置、プラズマ表示装置などを意味する。このような平板表示装置は厚さが薄く、重さが軽いだけでなく、消費電力も次第に小さくなっており、既存のＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）に急速に代替している。特に、前記平板表示装置のうち、有機電界発光表示装置または液晶表示装置は小型サイズに容易に製造でき、更にバッテリで長時間利用できることから、携帯用電子機器の表示装置として多く採用されている。
【０００３】
但し、既存の有機電界発光表示装置または液晶表示装置は、ユーザの操作により人為的に画面の明るさを調節することはできるが、周辺光の程度と関係なく常に一定の輝度で画像を表示するように設計されており、暗い場所では画像の輝度が相対的に明るく感じられ、太陽光の下では画像の輝度が相対的に暗く感じられるため、視認性に問題がある。
【０００４】
また、従来の平板表示装置は、前述したように、画像の輝度が一定に設定されているため、周辺光の輝度が相対的に暗い場所で長時間使用時に不要に画像の輝度が明るくなり、電力消費率が高くなるという短所がある。
【０００５】
このような短所を克服するために、周辺光の輝度を感知して表示される画面の輝度を調節する方法として、周辺光を感知する光センサなどを含む光感知回路を平板表示装置に取り付けて周辺光に対応して表示される画面の輝度を調節できるようにする方案が浮上している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】韓国公開特許第１０−２００６−０１０９２９３号公報
【特許文献２】韓国公開特許第１０−２００６−００９４１８１号公報
【特許文献３】韓国公開特許第１０−２００６−００６５８６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の場合、前記光感知回路の製作時に光センサ、基板および回路などを平板表示パネルが形成された主基板とは別の基板に形成しなければならず、これを電気的に前記主基板に連結するように構成され、平板表示装置のサイズおよび厚さが大きくなり、また消費電力も高くなるという短所がある。
【０００８】
また、従来の平板表示装置に備えられる光感知回路は、光サンプリング期間に出力電流が光漏れ電流によって変動することによって、周辺光を正確にサンプリングできなくなるおそれがあり、更に従来の光感知回路は周辺の温度が増加するにつれて光感知回路の出力電流が温度漏れ電流によって変動することによって、周辺光を正確に感知できないという短所がある。
【０００９】
本発明は上記事情に鑑みてなされたものであって、その目的は、光感知を行うフレーム期間を複数のサブフレームに分割して駆動することによって、感知可能な周辺光の範囲を拡張し、低い照度での分解能を向上させる光感知回路およびその駆動方法を提供することにある。
【課題を解決するための手段】
【００１０】
前記目的を達成するために、本発明の一態様に係る光感知回路は、第１基準電圧および第２電源の間に連結される第１トランジスタと、前記第１トランジスタのゲート電極および第２電極の間に連結され、ゲート電極に第１制御信号が印加される第２トランジスタと、前記第１基準電圧と第１トランジスタとの間に連結され、ゲート電極に第２制御信号が印加される第３トランジスタと、前記第２電源と第１トランジスタとの間に連結され、ゲート電極に反転された第２制御信号が印加される第４トランジスタと、第２基準電圧と第３基準電圧との間に連結される受光素子と、前記第２基準電圧と前記受光素子のカソードとの間に連結され、ゲート電極に前記第１制御信号が印加される第５トランジスタと、前記受光素子のカソードと第３基準電圧との間に連結される第１キャパシタと、前記受光素子のカソードと第１キャパシタの第１電極との間に連結され、ゲート電極に第３制御信号が印加される第６トランジスタと、前記第１トランジスタのゲート電極および第１キャパシタの第１電極の間に連結された第２キャパシタとが含まれることを特徴とする。
【００１１】
また、前記第１トランジスタの第１電極と出力負荷の一側との間に連結され、ゲート電極に第４制御信号が印加される第７トランジスタと、前記出力負荷の他側に延びた出力信号線と第１電源との間に連結され、ゲート電極に初期化信号が印加される第８トランジスタとが更に含まれる。
【００１２】
更に、前記受光素子はｐ-ｉ-ｍ（ｐ-ｉｎｔｒｉｎｓｉｃ-ｍｅｔａｌ）ダイオード、ＰＩＮダイオード、ＰＮダイオード、フォトカプラーのうち選択されたいずれか１つである。
【００１３】
また、前記第１基準電圧、第２基準電圧はハイレベルの電圧値を有し、前記第３基準電圧および第２電源はローレベルの電圧または接地電源ＧＮＤで実現される。
【００１４】
更に、前記第２トランジスタ、第５トランジスタ、第６トランジスタのうち少なくとも１つはデュアルゲートの形態で実現される。
【００１５】
また、ゲート電極に反転された第１制御信号が印加され、第１、２電極が前記第１トランジスタのゲート電極と連結された第９トランジスタと、ゲート電極に反転された第３制御信号が印加され、第１、２電極が前記第１キャパシタの第１電極と連結された第１０トランジスタとが更に含まれる。
【００１６】
更に、本発明の他の態様に係る光感知回路の駆動方法は、１つのフレームが３つの区間ｔ１、ｔ２、ｔ３に分けられ、前記フレーム周期で動作する請求項１に記載の光感知回路の駆動方法において、第１区間ｔ１に対して第１トランジスタの閾値電圧が第２キャパシタに格納され、受光素子のカソード電圧が第２基準電圧で充電されて前記受光素子が逆バイアス状態で実現される第１段階と、第２区間ｔ２に対して前記受光素子に入射される光の程度によって発生する光漏れ電流により第１キャパシタに格納された電圧が前記光漏れ電流に対応する程度に放電される第２段階と、第３区間ｔ３に対して前記光漏れ電流に対応して放電される電圧に関する情報が出力信号線に出力される第３段階とが含まれることを特徴とする。
【００１７】
また、前記第１段階は選択信号として第１制御信号が提供されて前記第１トランジスタのゲート電極ノードの電圧が第２電源に初期化される第１-１段階と、前記第１-１段階の後に前記第１制御信号および第２制御信号が選択信号として提供されて前記第１トランジスタのゲート電極ノードの電圧が「第１基準電圧−第１トランジスタの閾値電圧」で充電される第１-２段階とが含まれる。
【００１８】
更に、前記第２段階は選択信号として第３制御信号が提供されて第６トランジスタがターンオンされ、これにより、前記第１キャパシタの電圧変化量だけ前記第１トランジスタのゲート電極ノードの電圧がカップリングされて減少される。
【００１９】
また、前記第２段階は前記第２区間のうち特定区間で選択信号として初期化信号が提供されて第８トランジスタがターンオンされ、これにより、出力信号線の電圧が第１電源で充電される段階が更に含まれる。
【００２０】
更に、前記第３段階は選択信号として第４制御信号が提供されて第７トランジスタがターンオンされ、これにより、前記光漏れ電流に対応して放電される電圧が前記第７トランジスタを経由して出力信号線に出力される。
【００２１】
また、本発明の他の態様に係る光感知回路の駆動方法は、１つのフレームが複数のサブフレームで構成され、前記複数のサブフレームはそれぞれ３つの区間ｔ１、ｔ２、ｔ３に分けられて動作する請求項１に記載の光感知回路の駆動方法において、第１区間に対して第１トランジスタの閾値電圧が第２キャパシタに格納され、受光素子のカソード電圧が第２基準電圧で充電されて前記受光素子が逆バイアス状態で実現される第１段階と、第２区間に対して前記受光素子に入射される光の程度によって発生する光漏れ電流により第１キャパシタに格納された電圧が前記光漏れ電流に対応する程度に放電される第２段階と、第３区間に対して前記光漏れ電流に対応して放電される電圧に関する情報が出力信号線に出力される第３段階とが含まれ、前記各サブフレームでの第２区間は最初のサブフレームの第２区間時間Ｔ０を基準に順次２の倍数だけ短くなる。
【００２２】
このとき、前記最も長い第２区間を有する最初のサブフレームでは低い照度の光が感知され、最も短い第２区間を有する最後のサブフレームでは高い照度の光が感知される。
【発明の効果】
【００２３】
このような本発明によれば、光感知を行うフレーム期間を複数のサブフレームに分割して駆動することによって、感知可能な周辺光の範囲を拡張し、低い照度での分解能を向上させるという効果を奏する。
【００２４】
また、遮光層が備えられた受光素子を用いて別途の温度センサを備えなくても温度漏れ電流成分を除去することによって、光感知回路の出力電流が温度漏れ電流により変動するのを防止して光感知回路の誤動作を防止できるという長所がある。
【図面の簡単な説明】
【００２５】
【図１Ａ】本発明の実施形態に係る光感知回路の構成を示す回路図である。
【図１Ｂ】本発明の実施形態に係る光感知回路の構成を示す回路図である。
【図２】図１に示す光感知回路の動作を説明するタイミング図である。
【図３】本発明の他の実施形態に係る光感知回路の動作を説明するタイミング図である。
【発明を実施するための形態】
【００２６】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２７】
図１Ａおよび図１Ｂは、本発明の実施形態に係る光感知回路の構成を示す回路図である。
【００２８】
本発明の実施形態に係る光感知回路はソースフォロワ（ｓｏｕｒｃｅ
ｆｏｌｌｏｗｅｒ）方式の感知回路であって、このようなソースフォロワ方式の感知回路は入力と出力の線形特性が良いという長所がある。
【００２９】
まず、図１Ａを参照すれば、本発明の実施形態に係る光感知回路は、第１〜第８トランジスタＰ１〜Ｐ８および第１、２キャパシタＣ１、Ｃ２および受光素子ＰＤを含んで構成される。
【００３０】
但し、本発明の実施形態の場合、前記第１〜第８トランジスタＰ１〜Ｐ８がＰタイプで実現されているが、これは１つの実施形態であって、本発明の構成がこれに限定されるものではない。
【００３１】
第１トランジスタＰ１はゲート電極および第１、２電極からなり、前記ゲート電極は第１ノードＮ１に連結され、第１、２電極はそれぞれ第１基準電圧ＶＲＥＦ１および第２電源ＶＳＳと電気的に連結される。
【００３２】
このとき、前記第１基準電圧ＶＲＥＦ１はハイレベルの電圧値であり、第２電源ＶＳＳはローレベルの電圧値または接地電源ＧＮＤで実現されることができる。
【００３３】
本発明の実施形態の場合、前記第１トランジスタＰ１はソースフォロワ方式で動作するものであって、前記第１基準電圧ＶＲＥＦ１と電気的に連結される第１電極がソース電極となり、前記第２電源ＶＳＳと電気的に連結される第２電極がドレイン電極となる。
【００３４】
また、前記第１トランジスタＰ１のゲート電極と第２電極（ドレイン電極）との間には第２トランジスタＰ２が連結されており、これにより、前記第２トランジスタＰ２がターンオンされる場合、前記第１トランジスタＰ１はダイオード連結の形態となる。
【００３５】
即ち、前記第２トランジスタＰ２の第１、２電極はそれぞれ第１トランジスタＰ１のゲート電極および第２電極と連結され、第２トランジスタＰ２のゲート電極は第１制御信号線ＣＳ１と連結される。
【００３６】
また、前記第１トランジスタＰ１の第１電極（ソース電極）と第１基準電圧ＶＲＥＦ１との間には第３トランジスタＰ３が連結されており、これにより、前記第３トランジスタＰ３がターンオンされる場合、前記第１トランジスタＰ１の第１電極は前記第１基準電圧ＶＲＥＦ１と電気的に連結される。
【００３７】
即ち、前記第３トランジスタＰ２の第１、２電極はそれぞれ第１基準電圧ＶＲＥＦ１および第１トランジスタの第１電極と連結され、第３トランジスタＰ３のゲート電極は第２制御信号線ＣＳ２と連結される。
【００３８】
また、前記第１トランジスタＰ１の第２電極（ドレイン電極）と第２電源ＶＳＳとの間には第４トランジスタＰ４が連結されており、これにより、前記第４トランジスタＰ４がターンオンされる場合、前記第１トランジスタＰ１の第２電極は前記第２電源ＶＳＳと電気的に連結される。
【００３９】
即ち、前記第４トランジスタＰ４の第１、２電極はそれぞれ第１トランジスタの第２電極および第２電源ＶＳＳと連結され、第４トランジスタＰ４のゲート電極は第２’制御信号線ＣＳ２ｂと連結される。このとき、前記第２'制御信号線ＣＳ２ｂには前記第２制御信号線ＣＳ２に印加される制御信号が反転されて提供される。
【００４０】
また、前記受光素子ＰＤは第２基準電圧ＶＲＥＦ２および第３基準電圧ＶＲＥＦ３の間に連結され、逆方向バイアス時に外部光の強度に対応する光漏れ電流を流すことによって、第２キャパシタＣ２に充電された電圧が所定電圧だけ放電されるようにする。
【００４１】
即ち、前記受光素子ＰＤのカソードは前記第２基準電圧ＶＲＥＦ２と電気的に連結され、アノードは第３基準電圧ＶＲＥＦ３と連結される。
【００４２】
但し、前記受光素子ＰＤのカソードと第２基準電圧ＶＲＥＦ２との間には第５トランジスタＰ５が連結されており、これにより、前記第５トランジスタＰ５がターンオンされる場合にのみ前記受光素子ＰＤのカソードが前記第２基準電圧ＶＲＥＦ２と電気的に連結される。
【００４３】
即ち、前記第５トランジスタＰ５の第１、２電極はそれぞれ第２基準電圧ＶＲＥＦ２および受光素子ＰＤのカソードと連結され、第５トランジスタＰ５のゲート電極は第１制御信号線ＣＳ１と連結される。
【００４４】
ここで、前記受光素子ＰＤはｐ-ｉ-ｍ（ｐ-ｉｎｔｒｉｎｓｉｃ-ｍｅｔａｌ）ダイオード、ＰＩＮダイオード、ＰＮダイオード、フォトカプラーおよびその等価物のうち選択されたいずれか１つであり得る。
【００４５】
また、前記第２基準電圧ＶＲＥＦ２はハイレベルの電圧値を有し、第３基準電圧ＶＲＥＦ３はローレベルの電圧値または接地電源ＧＮＤで実現されることができる。
【００４６】
また、前記第２キャパシタＣ２は前記第１トランジスタＴ１のゲート電極に印加される電圧を格納するものであって、これを通じて前記第１トランジスタＴ１の閾値電圧を補償する役割を果たす。
【００４７】
これにより、前記第２キャパシタＣ２の第１電極は前記第１トランジスタＴ１のゲート電極が接続された第１ノードＮ１と連結され、第２電極は第２ノードＮ２に連結される。
【００４８】
また、前記第２ノードＮ２と第３基準電圧ＶＲＥＦ３との間には第１キャパシタＣ１が連結される。前記第１キャパシタＣ１は前記受光素子ＰＤと並列に連結されて前記受光素子の逆バイアス容量を増加させて信号維持特性を向上させる役割を果たす。
【００４９】
これにより、第１キャパシタＣ１の第１電極は受光素子ＰＤのカソード電極と電気的に連結され、第２電極は受光素子ＰＤのアノード電極と連結される。
【００５０】
但し、前記受光素子ＰＤのカソードと第１キャパシタＣ１の第１電極との間には第６トランジスタＰ６が連結されており、これにより、前記第６トランジスタＰ６がターンオンされる場合にのみ前記受光素子ＰＤのカソードが前記第１キャパシタＣ１の第１電極と電気的に連結される。
【００５１】
即ち、前記第６トランジスタＰ６の第１、２電極はそれぞれ受光素子ＰＤのカソードおよび第２ノードＮ２と連結され、第６トランジスタＰ６のゲート電極は第３制御信号線ＣＳ３と連結される。
【００５２】
また、前記第１トランジスタＰ１の第１電極と出力負荷の一側との間には第７トランジスタＰ７が連結されており、前記第７トランジスタＰ７のゲート電極は第４制御信号線ＣＳ４と連結される。
【００５３】
また、前記出力負荷の他側に延びた出力信号線ＯＵＴには第８トランジスタＰ８が備えられ、このとき、第８トランジスタＰ８の第１電極は前記出力信号線に連結され、第２電極はハイレベルの電圧値を有する第１電源ＶＤＤに連結され、ゲート電極には初期化信号線ｐｒｅが連結される。
【００５４】
このとき、前記出力負荷は、例えばアナログデジタル変換器ＡＤＣの内部負荷であり得る。
【００５５】
ここで、前記第１基準電圧ＶＲＥＦ１、第２基準電圧ＶＲＥＦ２、第１電源ＶＤＤはいずれもハイレベルの電圧値を有するものであって、同じレベルで実現されることもでき、前記第３基準電圧ＶＲＥＦ３および第２電源ＶＳＳはローレベルまたは接地電源ＧＮＤで実現されるものであって、同じ電圧値を有し得る。
【００５６】
次に、図１Ｂを参照すれば、これは本発明の他の実施形態に係る光感知回路であって、図１Ａに示す実施形態の構成をいずれも含んで構成される。従って、同じ構成要素については同じ図面符号を付し、それについての説明は省略する。
【００５７】
即ち、図１Ｂに示す実施形態の場合、図１Ａに示す実施形態と比較すると、第９トランジスタＰ９および第１０トランジスタＰ１０が更に備えられ、既存の第２トランジスタＰ２、第５トランジスタＰ５、第６トランジスタＰ６がデュアルゲートの形態で実現される点でその差がある。
【００５８】
ここで、前記第９トランジスタＰ９および第１０トランジスタＰ１０は、それぞれ第２トランジスタＰ２および第６トランジスタＰ６によるスイッチングノイズを低減するために備えられる。
【００５９】
これにより、前記第９トランジスタＰ９はゲート電極が反転された第１制御信号が印加される第１'制御信号線ＣＳ１ｂに連結され、第１、２電極が第１ノードＮ１に連結され、前記第１０トランジスタＰ１０はゲート電極が反転された第３制御信号が印加される第３'制御信号線ＣＳ３ｂに連結され、第１、２電極が第２ノードＮ２に連結される。
【００６０】
前記第２トランジスタＰ２および第６トランジスタＰ６によるスイッチングノイズは第１トランジスタＰ１のゲート電圧に大きい影響を及ぼし得るので、これを克服するために、第１、２電極（ソース、ドレイン電極）が連結された第９トランジスタＰ９および第１０トランジスタＰ１０を備えて前記スイッチングノイズを最小化させることができるようになる。
【００６１】
また、第２トランジスタＰ２、第６トランジスタＰ６をデュアルゲートの形態で実現することによって、各トランジスタ自体で発生する漏れ電流が第１トランジスタＰ１のゲートノードに影響を及ぼさないようにし、第５トランジスタＰ５は自らの漏れ電流が前記受光素子ＰＤで発生する光漏れ電流に影響を及ぼさないようにするためにこれをデュアルゲートの形態で実現する。
【００６２】
但し、光感知動作を行う基本的な動作は、図１Ａ、図１Ｂに示す実施形態がいずれも同一である。
【００６３】
図２は、図１に示す光感知回路の動作を説明するタイミング図である。
【００６４】
以下、図１Ａおよび図２を参照して本発明の実施形態に係る光感知回路の動作を説明すれば、以下の通りである。
【００６５】
但し、図１に示す光感知回路を構成するトランジスタがＰ型で実現されているので、前記トランジスタをターンオンさせる選択信号としての制御信号はローレベルで印加される。即ち、前記トランジスタがＮ型で実現される場合には選択信号として前記制御信号がハイレベルで印加される際にターンオンされる。
【００６６】
図２に示すように、本発明の実施形態に係る光感知回路は３つの区間ｔ１、ｔ２、ｔ３で分けられた１つのフレーム周期で動作する。
【００６７】
ここで、第１区間ｔ１（Ｒｅｓｅｔ）では第１トランジスタＴ１のゲート電圧が初期化され、第２区間ｔ２（Ｉｎｔｅｇｒａｔｉｏｎ）では受光素子ＰＤによる光変化に対する感知が行われ、第３区間ｔ３（Ｒｅａｄｏｕｔ）では前記光感知により変動する電圧値が出力端を介して出力される。
【００６８】
このとき、前記各区間ｔ１、ｔ２、ｔ３には前記のような動作を行うために、それぞれ第１〜第４制御信号ＣＳ１〜ＣＳ４および初期化信号ｐｒｅ、第１〜第３基準電圧ＶＲＥＦ１、ＶＲＥＦ２、ＶＲＥＦ３と第１電源ＶＤＤ、第２電源ＶＳＳが前記光感知回路に印加される。
【００６９】
ここで、前記第１、２基準電圧ＶＲＥＦ１、ＶＲＥＦ２と第１電源ＶＤＤはハイレベルの電圧値を有し、第３基準電圧ＶＲＥＦ３と第２電源ＶＳＳはローレベルの電圧値または接地電源ＧＮＤで実現されることができる。このとき、前記ハイレベルの電圧値およびローレベルの電圧値はそれぞれ同じレベルに設定されて実現されることもできる。
【００７０】
第１区間ｔ１での動作を説明すれば、前記第１区間ｔ１は第１制御信号ＣＳ１がローレベルで提供され、第２制御信号ＣＳ２がハイレベルで提供される第１-１区間ｔ１-１と、第１および第２制御信号ＣＳ１、ＣＳ２がいずれもローレベルで提供されるか、第１制御信号ＣＳ１がハイレベルで提供され、第２制御信号ＣＳ２がローレベルで提供される第１-２区間ｔ１-２とに分けられる。
【００７１】
まず、第１-１区間ｔ１-１の場合、第１制御信号ＣＳ１がローレベルで印加されるので、第２トランジスタＰ２および第５トランジスタＰ５がターンオンされ、第２制御信号ＣＳ２がハイレベルで印加されるので、第３トランジスタＰ３はターンオフされる。
【００７２】
但し、第４トランジスタＰ４の場合、反転された第２制御信号ＣＳ２ｂが印加されるので、前記第１-１区間でターンオンされる。
【００７３】
即ち、第２トランジスタＰ２および第４トランジスタＰ４がターンオンされることにより、第１トランジスタＰ１のゲート電極ノード、即ち、第１ノードＮ１の電圧は第２電源ＶＳＳで放電される。
【００７４】
また、第５トランジスタＰ５のターンオンにより受光素子ＰＤのカソード電極は第２基準電圧ＶＲＥＦ２で充電される。
【００７５】
その後、第１-２区間ｔ１-２になれば、第２制御信号ＣＳ２がローレベルで印加されるので、反転された第２制御信号ＣＳｂはハイレベルになるので、第４トランジスタＰ４がターンオフされ、第３トランジスタＰ３がターンオンされて第１トランジスタＰ１のゲート電極ノードＮ１の電圧は「第１基準電圧ＶＲＥＦ１−第１トランジスタの閾値電圧ＶＴＨ、Ｐ１」で充電される。
【００７６】
即ち、前記第１トランジスタＰ１のゲート電極電圧はソースフォロワ動作により第２電源ＶＳＳから順次増加して「ＶＲＥＦ１-ＶＴＨ、Ｐ１」まで充電される。
【００７７】
従って、第２ノードＮ２には第２基準電圧ＶＲＥＦ２、第１ノードＮ１には「第１基準電圧ＶＲＥＦ１−第１トランジスタの閾値電圧ＶＴＨ、Ｐ１」がそれぞれ充電され、前記第１ノードＮ１および第２ノードＮ２の間に連結された第２キャパシタＣ２には前記電圧の差に該当する電圧値が充電される。
【００７８】
また、前記第２ノードＮ２と第３基準電圧ＶＲＥＦ３との間に連結された第１キャパシタＣ１には「ＶＲＥＦ２-ＶＲＥＦ３」の電圧が充電される。
【００７９】
次に、第２区間ｔ２では第３制御信号ＣＳ３がローレベルで印加され、残りの制御信号はいずれもハイレベルで印加される。
【００８０】
即ち、前記第６トランジスタＰ６のみターンオン状態であり、残りのトランジスタはいずれもターンオフ状態である。
【００８１】
ここで、前記受光素子ＰＤは前記第１区間を通じてカソード電極がハイレベルの第２基準電圧ＶＲＥＦ２で充電されているので、逆方向バイアス状態で動作するようになる。
【００８２】
これにより、前記受光素子ＰＤに入射される光の程度によって発生する光漏れ電流により、前記第１キャパシタＣ１に格納された電圧は前記光漏れ電流に対応する程度に放電するようになる。
【００８３】
また、前記第６トランジスタＰ６のターンオンにより前記受光素子ＰＤのカソード電極は第２キャパシタＣ２を通じて第１トランジスタＰ１のゲート電極と連結されるので、前記第１キャパシタＣ１の電圧変化量だけ第１トランジスタＰ１のゲート電極ノードＮ１の電圧もカップリングされて減少される。
【００８４】
このとき、光漏れ電流に対応して放電される電圧を-Ｖとする場合、前記第１トランジスタのゲート電極ノードＮ１の電圧は「ＶＲＥＦ１-ＶＴＨ、Ｐ１-ΔＶ」に減少するようになる。但し、前記ΔＶは周辺光の明るさと前記第２区間ｔ２の時間によって変わるようになる。
【００８５】
また、図２に示すように、前記第２区間ｔ２が終わる前の特定区間で第８トランジスタＰ８のゲート電極にローレベルの初期化信号ｐｒｅが印加され、これにより、第８トランジスタＰ８がターンオンされて出力信号線ＯＵＴの電圧はハイレベルの第１電源ＶＤＤで充電される。但し、前記初期化信号が印加される時点は前記第２区間ｔ２のうち所定の区間であれば可能であるが、本発明の実施形態の場合、図示のように、第２区間ｔ２の後半区間に印加されることをその例として説明する。
【００８６】
このように出力信号線ＯＵＴの電圧がＶＤＤで充電された後は、第３制御信号ＣＳ３がハイレベルで印加され、第４制御信号ＣＳ４がローレベルで印加され（第３区間ｔ３）、これにより、第６トランジスタＰ６はターンオフされ、第７トランジスタＰ７はターンオンされる。
【００８７】
また、第１トランジスタＰ１は、前述したようにソースフォロワ方式で動作するものであって、前記第７トランジスタＰ７のターンオンにより前記第１トランジスタＰ１の第１電極（ソース電極）は第７トランジスタＰ７を経て出力信号線ＯＵＴと連結され、前述したように、前記出力信号線の電圧はＶＤＤで充電された状態である。
【００８８】
即ち、前記第１トランジスタＰ１のゲート電極に印加された電圧、即ち、ＶＲＥＦ１-ＶＴＨ、Ｐ１-ΔＶがソース電極の電圧ＶＤＤよりも低いので、ターンオンされる。
【００８９】
このとき、前記第１トランジスタＰ１はソースフォロワ方式で動作するので、前記出力信号線の電圧をＶＧ、Ｐ１+ＶＴＨ、Ｐ１まで放電させるようになり、前記ＶＧ、Ｐ１がＶＲＥＦ１-ＶＴＨ、Ｐ１-ΔＶであるので、結局、第１トランジスタＰ１の閾値電圧ＶＴＨ、Ｐ１が補償されたＶＲＥＦ１-ΔＶが出力信号線に伝達される。
【００９０】
また、このような出力電圧が伝達される第３区間ｔ３に光漏れ電流によるΔＶが変わり得るため、前記第６トランジスタＰ６をターンオフ状態に維持することで、光漏れ電流の影響がないようにする。
【００９１】
但し、前記のようなソースフォロワ方式の光感知回路を通じて出力される電気的信号はΔＶであって、これは定められたＩｎｔｅｇｒａｔｉｏｎ時間（第２区間）と第１キャパシタＣ１の大きさにより感知可能な周辺光の範囲が制限されるという短所がある。
【００９２】
前記ΔＶはＩＰＨＯＴＯ・ｔ２／Ｃ１の数式で表現されることができ、ここで、ＩＰＨＯＴＯは光漏れ電流であり、ｔ２はＩｎｔｅｇｒａｔｉｏｎ時間（第２区間）である。
【００９３】
即ち、静電容量が大きい第１キャパシタＣ１を使用したり、Ｉｎｔｅｇｒａｔｉｏｎ時間（第２区間）を短縮するようになれば、高い照度の周辺光まで感知が可能であるが、低い照度の周辺光では感知される信号の分解能が低くなり、静電容量が小さな第１キャパシタＣ１を使用したり、Ｉｎｔｅｇｒａｔｉｏｎ時間（第２区間）を延ばすようになれば、低い照度の周辺光で感知される信号の分解能は高くなるか、高い照度の周辺光が感知されなくなるという短所がある。
【００９４】
また、ソースフォロワ方式の光感知回路は線形的な出力特性を有しているが、受光素子（一例として、ｐ-ｉ-ｍ（ｐ-ｉｎｔｒｉｎｓｉｃ-ｍｅｔａｌ）ダイオード）および第１キャパシタＣ１が非線形的な電圧放電特性を有するため、照度によって非線形的な出力特定を有するようになるという問題がある。
【００９５】
従って、本発明の他の実施形態では前記のような短所を克服して感知可能な周辺光の範囲を広げ、低い照度での分解能を高めるために、多重フレーム（ｍｕｌｔｉ-ｆｒａｍｅ）駆動方法を提案する。
【００９６】
図３は、本発明の他の実施形態に係る光感知回路の動作を説明するタイミング図である。
【００９７】
但し、図３の実施形態に係る動作は前述した図１Ａおよび図１Ｂに示す光感知回路の構成を通じて実現され、図３ではサブフレームの数が５個であると示されているが、これは１つの実施形態であって、本発明はこれに限定されるものではない。
【００９８】
図３を参照すれば、本発明の実施形態に係る多重フレーム駆動方法は、一回のフレーム期間にｍ回のサブフレーム動作を行い、それぞれのサブフレームで前述した３つ区間（第１区間ｔ１（Ｒｅｓｅｔ）、第２区間ｔ２（Ｉｎｔｅｇｒａｔｉｏｎ）、第３区間ｔ３（Ｒｅａｄｏｕｔ））の動作を実現することを特徴とする。
【００９９】
即ち、図２の実施形態では一度のフレーム動作に固定されたＩｎｔｅｇｒａｔｉｏｎ時間を有する反面、多重フレーム駆動方法の場合、互いに異なるｍ個のＩｎｔｅｇｒａｔｉｏｎ時間を有するようになる点でその差があり、各サブフレームを構成する３つの区間に印加される信号は前述した図２を通じて説明したのと同一である。
【０１００】
図３に示す各サブフレーム別Ｉｎｔｅｇｒａｔｉｏｎ時間（第２区間、t２）は２の倍数だけ差がある。即ち、最初のサブフレームのＩｎｔｅｇｒａｔｉｏｎ時間をＴ０とすれば、ｎ番目のサブフレームのＩｎｔｅｇｒａｔｉｏｎ時間はＴｎ＝Ｔ０／２ｎになる。
【０１０１】
ここで、最も長いＩｎｔｅｇｒａｔｉｏｎ時間を有する第１サブフレームＳＦ１区間では低い照度の周辺光が感知され、最も短いＩｎｔｅｇｒａｔｉｏｎ時間を有する第５サブフレームＳＦ５区間では高い照度の周辺光が感知される。
【０１０２】
図３に示す多重フレーム駆動方法による場合、一度のフレーム期間に互いに異なるＩｎｔｅｇｒａｔｉｏｎ時間を有するｍ個のサブフレームがそれぞれｍ回のＩｎｔｅｇｒａｔｉｏｎを行うようになり、出力電圧の飽和なしに広い範囲の周辺光の強度を感知し、低い照度の周辺光でも分解能を高く維持できるようになる。それだけでなく、低いビットのＡＤＣを用いて高いビットの周辺光信号を出力できるという長所を有する。
【０１０３】
また、前記図３に示す多重フレーム駆動方法を通じて出力されるアナログ信号はアナログデジタル変換器ＡＤＣと掛け算演算過程を通じて高いビットのデジタル出力に補間処理される。
【０１０４】
即ち、各サブフレーム別に出力されるアナログ電圧は、一例として１２-ビットＡＤＣを通じてデジタル信号に変換され、これに変換された各サブフレーム別のデジタル信号は２ｎだけの係数が掛けられるようになる。
【０１０５】
即ち、ｎ番目のサブフレームの出力信号に２ｎだけの係数が掛けられると、
0005608471.tif 000002
（ΔＶｎ：ｎ番目のサブフレームの出力信号、ＩＰＨＯＴＯ：光漏れ電流）のように基準となる最初のサブフレームの出力信号と同じ結果を有するようになる。このような演算を通じて得た各サブフレーム別のデジタル出力信号を用いてこれを補間すれば、１６-ビットのデジタル信号が得られるようになる。
【０１０６】
また、受光素子（一例として、ｐ-ｉ-ｍ（ｐ-ｉｎｔｒｉｎｓｉｃ-ｍｅｔａｌ）ダイオード）の光漏れ電流は逆バイアス状態で入射される光の強度によって変わる。このような光漏れ電流は前記受光素子自らの熱漏れ電流成分よりも大きいため、光感知が可能である。
【０１０７】
しかしながら、光感知回路が形成されるガラス基板の温度が増加する場合、これにより、前記熱漏れ電流が急激に増加し得、この場合、ソースフォロワ方式光感知回路の誤作動の原因になり得る。
【０１０８】
従って、本発明の実施形態では前記受光素子の漏れ電流成分のうち、熱漏れ電流成分を除去して前記問題を克服することを提案する。
【０１０９】
即ち、前記熱漏れ電流成分のみを除去するためには、図１に示す光感知回路（第１光感知回路）以外に遮光層を有する受光素子を用いた光感知回路（第２光感知回路）を更に備えて、前記第１および第２光感知回路から出力される信号の差を算出することで実現される。
【０１１０】
このとき、前記第２光感知回路に備えられた受光素子は外側に遮光層が備えられて外部光による影響を受けずに、正常に温度による漏れ電流のみを発生させる。但し、前記第２光感知回路の構成は、受光素子に遮光層が備えられる点以外に前述した図１Ａおよび図１Ｂに示す光感知回路と同一であり、その動作も同一であるので、これについての説明は省略する。
【０１１１】
前記熱漏れ電流成分を除去する原理は、下記式で表すことができる。
0005608471.tif 000003
0005608471.tif 000004
0005608471.tif 000005
【０１１２】
ここで、ΔＶＮＯＢＬＫは遮光層が備えられていない第１光感知回路から出力される信号であり、ΔＶＢＬＫは遮光層が備えられた第２光感知回路から出力される信号である。
【０１１３】
これにより、前記式に示すように、前記第１光感知回路に備えられた受光素子から出力される漏れ電流は光漏れ電流および熱漏れ電流成分が含まれているが、第２光感知回路に備えられた受光素子から出力される漏れ電流は単に熱漏れ電流成分のみが含まれている。
【０１１４】
また、前記第１、２光感知回路の出力は差動増幅器を通じて引き算演算を行い、ＡＤＣを通じてデジタル信号に変換される。但し、これは前記差動増幅器を使用せずに、直接ＡＤＣを経てデジタル減算器を用いて前記２出力信号の差を求めることもできる。
【０１１５】
これを通じて変換されたデジタル信号と温度情報を用いて前述した多重フレーム駆動の補間過程を経て最終的に１６ビットの線形出力信号を出力するようになる。
【０１１６】
従って、前記第１および第２光感知回路から出力される信号の差を算出することで、別途の温度センサを備えなくても温度漏れ電流成分を除去して光感知回路の出力電流が温度漏れ電流により変動するのを防止できるようになる。
【０１１７】
また、添付図面を参照しながら本発明の好適な実施の形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【０１１８】
Ｐ１    第１トランジスタ
Ｐ２    第２トランジスタ
Ｐ３    第３トランジスタ
Ｐ４    第４トランジスタ
Ｐ５    第５トランジスタ
Ｐ６    第６トランジスタ
Ｐ７    第７トランジスタ
Ｐ８    第８トランジスタ
Ｐ９    第９トランジスタ
Ｐ１０    第１０トランジスタ
Ｃ１    第１キャパシタ
Ｃ２    第２キャパシタ
ＰＤ    受光素子
【図１Ａ】
0005608471.tif 000006
【図１Ｂ】
0005608471.tif 000007
【図２】
0005608471.tif 000008
【図３】
0005608471.tif 000009