(57)【特許請求の範囲】
【請求項１】
突起電極が設けられた半導体素子と、固相液相共存領域を有する組成のはんだ電極が設けられた回路基板とを、前記突起電極と前記はんだ電極とが対向するように位置合わせする第１工程と、
前記はんだ電極を前記固相液相共存領域の第１の温度まで加熱し、セルフアライメントが行われるまで、前記第１の温度で保持する第２工程と、
前記第２工程の後、前記はんだ電極を前記第１の温度より高い液相領域の第２の温度まで加熱する第３工程と、を有する半導体装置の製造方法。
【請求項２】
前記第１工程よりも前に、前記突起電極の前記はんだ電極と対向する面上に、はんだを形成する第５工程を更に有する請求項１記載の半導体装置の製造方法。
【請求項３】
前記第３工程の後、前記はんだ電極を固相領域まで冷却して、前記突起電極と前記はんだ電極とが溶融接合した接合電極を形成する第４工程を有する請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記接合電極は、前記突起電極を被覆する鼓状の形状に形成される請求項３記載の半導体装置の製造方法。
【請求項５】
前記突起電極に形成された前記はんだの融点は、前記はんだ電極の融点よりも高く、
前記第３工程では、前記はんだ電極を、前記はんだの融点と前記はんだ電極の融点との間の温度まで加熱する請求項２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子と回路基板とがはんだを介して電気的に接続された半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話、デジタルカメラ等の電子機器における小型・高密度化の要求に伴い、半導体素子と回路基板とのフリップチップ接続において微細ピッチでの接続が要求されている。現状では半導体素子側にＡｕボールバンプ、回路基板側にはんだ電極を用いて溶融接合させる方式が主流であるが、今後３０μｍ以下の微細ピッチになると、フォトリソグラフィによって精度よく大量に形成できる電解めっきバンプ（突起電極）の適用が必須となる。なぜなら、Ａｕボールバンプを３０μｍピッチ以下の微細ピッチで位置精度を保ちながらパッド上へ形成するのは、装置の精度の問題等により困難だからである。又、電解めっきバンプとしては、エレクトロマイグレーションの点から、電解めっきバンプの中でも特にマイグレーション耐性の高いＣｕめっきバンプ（突起電極）を用いることが望ましい。
【０００３】
しかしながら、Ｃｕめっきバンプとはんだ電極との接合には、Ｃｕめっきバンプとはんだ電極との界面に応力が集中し、クラックが発生しやすいという問題点がある。以下、図面を参照しながら、係る問題点について説明する。
【０００４】
図１は、溶融接合前の半導体素子及び回路基板の例を示す図である。半導体素子１００Ａは、素子本体１０１と、絶縁膜１０２と、アンダーバンプメタル１０３と、Ｃｕめっきバンプ１０４とを有する。素子本体１０１は、例えばシリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。素子本体１０１の一方の面には、例えばＳｉＯ２等からなる絶縁膜１０２が形成されている。絶縁膜１０２の開口部１０２ｘ内には、例えばＮｉ等からなるアンダーバンプメタル１０３が形成されており、更に、アンダーバンプメタル１０３上には、Ｃｕめっきバンプ１０４が形成されている。
【０００５】
回路基板２００は、基板本体２０１と、パッド２０２と、はんだ電極２０３とを有する。基板本体２０１は、絶縁層、ビア、及び配線等を有する構造体である。基板本体２０１の一方の面には、例えばＣｕ等からなるパッド２０２が形成されており、更に、パッド２０２上には、例えばＳｎ等を含むはんだ電極２０３が形成されている。
【０００６】
図２は、溶融接合後の半導体素子及び回路基板の例を示す図である。図２において、図１と同一構造部分には同一符号を付し、その説明を省略する場合がある。図２に示す半導体装置３００は、図１に示すはんだ電極２０３を所定の温度で溶融させ、Ｃｕめっきバンプ１０４と溶融接合することにより得られる。３０１及び３０２は、溶融接合時に生じた金属間化合物である。金属間化合物３０１及び３０２は、例えばＣｕ６Ｓｎ５やＣｕ３Ｓｎ等である。
【０００７】
Ｃｕめっきバンプ１０４はボールバンプとは異なりストレート形状であり、はんだが濡れ上がり難いため、Ｃｕめっきバンプ１０４とはんだ電極２０３との接合部は、図２に示すような構造となる。図２に示すような構造の場合には、Ｃｕめっきバンプ１０４とはんだ電極２０３との界面（金属間化合物３０１が形成されている部分）、及びパッド２０２とはんだ電極２０３との界面（金属間化合物３０２が形成されている部分）に応力が集中しやすい。その結果、Ｃｕめっきバンプ１０４とはんだ電極２０３との界面、及びパッド２０２とはんだ電極２０３との界面にクラックが生じやすい。
【０００８】
一方、上述の問題点を解決するため、以下のような方法が開示されている。図３は、溶融接合前の半導体素子及び回路基板の他の例を示す図である。図３において、図１と同一構造部分には同一符号を付し、その説明を省略する場合がある。
【０００９】
半導体素子１００Ｂは、図１に示す半導体素子１００ＡのＣｕめっきバンプ１０４がＣｕめっきバンプ１０５に置換されたものである。
【００１０】
回路基板４００は、基板本体４０１と、絶縁膜４０２と、アンダーバンプメタル４０３と、Ｃｕめっきバンプ４０４と、はんだ電極４０５とを有する。基板本体４０１は、例えばシリコン等からなる薄板化された基板である。基板本体４０１の一方の面には、例えばＳｉＯ２等からなる絶縁膜４０２が形成されている。絶縁膜４０２の開口部４０２ｘ内には、例えばＮｉ等からなるアンダーバンプメタル４０３が形成されており、更に、アンダーバンプメタル４０３上には、Ｃｕめっきバンプ４０４が形成されている。Ｃｕめっきバンプ４０４上には、はんだ電極４０５が形成されている。
【００１１】
なお、回路基板４００は、例えば以下のようにして作製することができる。すなわち、図４に示すように、絶縁膜４０２上にレジスト層４０６を形成し、レジスト層４０６の開口部４０６ｘ内に露出する絶縁膜４０２上に、アンダーバンプメタル４０３を形成する。そして、アンダーバンプメタル４０３上に、Ｃｕめっきバンプ４０４及びはんだ電極４０５を電解めっき法により順次積層後、レジスト層４０６を除去することにより作製することができる。
【００１２】
図３に示す回路基板４００と半導体素子１００Ｂとを溶融接合すると、例えば図５に示す半導体装置５００のはんだ電極４０５のような鼓状のはんだ電極を形成することができる。鼓状のはんだ電極４０５は、図２に示すような構造のはんだ電極と比較して、Ｃｕめっきバンプ４０４とはんだ電極４０５との接合部に生じる応力を緩和することができる。なぜなら、鼓状のはんだ電極４０５において最も応力が集中する部分は、最もくびれた部分となるが、この部分には図２に例示したような界面が存在しないからである。なお、半導体装置５００において、図３に示す構成部品の一部は、省略されている。
【００１３】
ところが、図５に示すはんだ電極４０５のような鼓状のはんだ電極を形成するには、少なくとも基板本体４０１上にＣｕめっきバンプ４０４と同じ高さ以上のはんだ電極４０５が必要である。そのため、はんだ電極が微細ピッチになると、このようなアスペクト比の高いレジスト開口でパターンニングすることは極めて困難となり、微細ピッチに対応できないという問題がある。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開平６−２３２２０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
そこで、Ｃｕめっきバンプ及びはんだ電極を回路基板側に形成した図３〜図５の例とは異なり、Ｃｕめっきバンプは図６に示すように半導体素子側に形成し、はんだ電極は図７に示すように回路基板側に形成する場合について検討する。このように、半導体素子側にＣｕめっきバンプ５０１（図６参照）、回路基板側のＣｕパッド５０２上にはんだ電極５０３（図７参照）をそれぞれ形成して溶融接合する場合、図８に示すようにアライメントずれの問題が生じる虞がある。すなわち、Ｃｕめっきバンプ５０１とはんだ電極５０３との位置ずれの問題が生じる虞がある。
【００１６】
図８の例では、アライメントずれにより、溶融後のはんだ電極５０３が紙面右側に偏り、紙面左側のはんだ量が著しく減少している。その結果、紙面左側の部分では、はんだ電極５０３が鼓状にならないため、Ａ部（Ｃｕめっきバンプ５０１とはんだ電極５０３との界面）に応力が集中し、接合部破壊（クラック）が発生している。なお、図８において、Ｃｕめっきバンプ５０１は、図６と上下反転させた状態で図示されている。
【００１７】
アライメントずれの問題が生じる第１の原因は、はんだ電極のはんだ量が十分でなく、自発的にＣｕめっきバンプとはんだ電極との位置が揃うセルフアライメント効果が得られ難いためである。アライメントずれの問題が生じる第２の原因は、図９の矢印に示すように、はんだ電極を固相領域から液相領域まで一気に加熱するために、アライメントがずれたまま、はんだがＣｕめっきバンプに濡れ上がって反応し、接合部が固定されてしまうためである。なお、図９は、Ｓｎ−Ｂｉの２元状態図であり、矢印はＳｎ−５７Ｂｉの場合を示している。仮にはんだ電極のはんだ量が十分であったとしても、はんだ電極を固相領域から液相領域まで一気に加熱する限り、アライメントずれ（Ｃｕめっきバンプとはんだ電極との位置ずれ）の問題を完全になくすことはできない。
【００１８】
そこで、半導体素子に設けられた突起電極と回路基板に設けられたはんだ電極とを接合する際に、突起電極とはんだ電極との位置ずれを低減し、突起電極を被覆した鼓状の接合電極を形成することが可能な半導体装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１９】
本半導体装置の製造方法は、突起電極が設けられた半導体素子と、固相液相共存領域を有する組成のはんだ電極が設けられた回路基板とを、前記突起電極と前記はんだ電極とが対向するように位置合わせする第１工程と、前記はんだ電極を前記固相液相共存領域の第１の温度まで加熱し、セルフアライメントが行われるまで、前記第１の温度で保持する第２工程と、前記第２工程の後、前記はんだ電極を前記第１の温度より高い液相領域の第２の温度まで加熱する第３工程と、を有することを要件とする。
【発明の効果】
【００２０】
開示の技術によれば、半導体素子に設けられた突起電極と回路基板に設けられたはんだ電極とを接合する際に、突起電極とはんだ電極との位置ずれを低減し、突起電極を被覆した鼓状の接合電極を形成することが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】溶融接合前の半導体素子及び回路基板の例を示す図である。
【図２】溶融接合後の半導体素子及び回路基板の例を示す図である。
【図３】溶融接合前の半導体素子及び回路基板の他の例を示す図である。
【図４】回路基板の作製方法を例示する図である。
【図５】溶融接合後のはんだ電極の形状を例示する図である。
【図６】ＣｕめっきバンプのＳＥＭ写真の例を示す図である。
【図７】ＣｕパッドのＳＥＭ写真の例を示す図である。
【図８】Ｃｕめっきバンプとはんだ電極との位置ずれの例を示す図である。
【図９】Ｓｎ−Ｂｉの２元状態図の例である。
【図１０】第１の実施の形態に係る半導体装置を例示する断面図である。
【図１１】半導体装置の断面のＳＥＭ写真の例を示す図である。
【図１２】第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。
【図１３】第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。
【図１４】第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。
【図１５】第１の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。
【図１６】第１の実施の形態に係る半導体装置の製造工程を例示する図（その５）である。
【図１７】第１の実施の形態に係る半導体装置の製造工程を例示する図（その６）である。
【図１８】第１の実施の形態に係る半導体装置の製造工程を例示する図（その７）である。
【図１９】第１の実施の形態に係る半導体装置の製造工程を例示する図（その８）である。
【図２０】第１の実施の形態に係る半導体装置の製造工程を例示する図（その９）である。
【図２１】第２の実施の形態に係る半導体装置を例示する断面図である。
【図２２】第２の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。
【図２３】第２の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。
【図２４】第２の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。
【図２５】第２の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。
【図２６】第２の実施の形態に係る半導体装置の製造工程を例示する図（その５）である。
【図２７】第２の実施の形態に係る半導体装置の製造工程を例示する図（その６）である。
【発明を実施するための形態】
【００２２】
以下、図面を参照して、実施の形態の説明を行う。
【００２３】
〈第１の実施の形態〉
［第１の実施の形態に係る半導体装置の構造］
始めに、第１の実施の形態に係る半導体装置の概略の構造について説明する。図１０は、第１の実施の形態に係る半導体装置を例示する断面図である。図１０を参照するに、第１の実施の形態に係る半導体装置３０は、半導体素子１０と、回路基板２０と、接合電極３５と、アンダーフィル３９とを有する。半導体装置３０において、半導体素子１０と回路基板２０とは、接合電極３５を介して電気的に接続されている。又、半導体装置３０において、半導体素子１０と回路基板２０との間には、アンダーフィル３９が充填されている。半導体装置３０において、半導体素子１０と回路基板２０との接合ギャップＧ１は、例えば、１０μｍ〜３０μｍとすることができる。以下、半導体装置３０の構造について詳説する。
【００２４】
半導体素子１０は、素子本体１１と、絶縁膜１２と、アンダーバンプメタル１３と、電極１４と、突起電極１５とを有する。素子本体１１は、例えばシリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。絶縁膜１２は、素子本体１１の一方の面に形成されている。絶縁膜１２の材料としては、例えばＳｉＯ２等を用いることができる。アンダーバンプメタル１３は、開口部１２ｘを含む絶縁膜１２上に形成されている。アンダーバンプメタル１３の材料としては、例えばＮｉ、Ｔｉ、Ｃｕ、又はこれらを組み合わせたもの等を用いることができる。アンダーバンプメタル１３は、素子本体１１の半導体集積回路（図示せず）等と電気的に接続されている。
【００２５】
電極１４は、アンダーバンプメタル１３上に形成されている。電極１４の材料としては、例えばＣｕ等を用いることができる。突起電極１５は、電極１４上に形成されている。突起電極１５の形状は、例えば円柱状とすることができる。突起電極１５の材料としては、例えばＣｕ等を用いることができる。
【００２６】
回路基板２０は、基板本体２１と、絶縁膜２２と、アンダーバンプメタル２３と、電極２４とを有する。基板本体２１は、絶縁層、ビア、配線層等（図示せず）を有する構造体である。基板本体２１は、例えばシリコン、セラミックス、有機系の絶縁樹脂（エポキシ系樹脂やポリイミド系樹脂等）等を主成分とする材料を用いることができる。なお、本実施例では、基板本体２１がシリコンである場合を例にして、以下の説明を行う。
【００２７】
絶縁膜２２は、基板本体２１の一方の面に形成されている。絶縁膜２２の材料としては、例えばＳｉＯ２等を用いることができる。アンダーバンプメタル２３は、開口部２２ｘを含む絶縁膜２２上に形成されている。アンダーバンプメタル２３の材料としては、例えばＮｉ、Ｔｉ、Ｃｕ、又はこれらを組み合わせたもの等を用いることができる。電極２４は、アンダーバンプメタル２３上に形成されている。電極２４の材料としては、例えばＣｕ等を用いることができる。
【００２８】
接合電極３５は、一方の面が回路基板２０の電極２４上に形成され、他方の面が半導体素子１０の突起電極１５を被覆するように電極１４上に形成されている。又、接合電極３５は、鼓状に形成されている。すなわち、接合電極３５は、突起電極１５を被覆する鼓状の形状であり、電極２４と電極１４及び突起電極１５とを電気的に接続している。
【００２９】
このように、接合電極３５が突起電極１５を被覆する鼓状の形状であることにより、接合電極３５において最も応力が集中する部分は、最もくびれた部分となる。接合電極３５の最もくびれた部分の近傍には界面が存在しないため、接合部破壊（クラック）が発生することを防止することができる。なお、後述するように、接合電極３５は、回路基板２０の電極２４上に形成されていたはんだ電極２５ａが溶融して形成されたものである。
【００３０】
接合電極３５の材料としては、例えば、Ｓｎ−Ｂｉ、Ｓｎ−Ｉｎ、Ｓｎ−Ｚｎ等のはんだ材料を用いることができる。又、接合電極３５に使用するはんだ材料の組成は、固相液相共存領域を有する組成であれば、任意の組成を選択して構わない。例えば、接合電極３５の材料としてＳｎ−Ｂｉを用いる場合には、亜共晶組成（共晶組成Ｓｎ−５７ＢｉよりもＳｎリッチ側）のＳｎ−４０Ｂｉ、Ｓｎ−４７Ｂｉ、Ｓｎ−５０Ｂｉ等を用いることが好ましい。Ｂｉは機械的に脆いことが知られているため、接合電極３５に使用するはんだ材料の組成をＳｎリッチ側にして接合電極３５のＢｉ濃度を低下させることにより、耐衝撃性が向上するからである。なお、接合電極３５に使用するはんだ材料が固相液相共存領域を有する組成であることは、後述するように、突起電極１５とはんだ電極２５ａとを接合する際のアライメントずれを低減し、接合電極３５を突起電極１５を被覆する鼓状の形状とすることに寄与する。
【００３１】
図１１（ａ）は、実際に作製した半導体装置３０の断面のＳＥＭ写真である。図１１（ｂ）は、図１１（ａ）のＢ部の拡大図である。図１１（ａ）及び図１１（ｂ）において、図１０と同一構造部分には同一符号を付し、その説明を省略する場合がある。図１１（ａ）及び図１１（ｂ）により、半導体装置３０の接合電極３５は、突起電極１５を被覆する鼓状の形状であることが確認できる。なお、図１１（ａ）及び図１１（ｂ）に例示する半導体装置３０は、電極１４及び突起電極１５の材料としてＣｕを、接合電極３５の材料としてＳｎ−４７Ｂｉを用い、後述する製造方法に基づいて製造したものである。
【００３２】
図１１（ａ）及び図１１（ｂ）において、隣接する突起電極１５が電極１４により連結されているが、これは開発段階の試験用に作製したものであり、実際には隣接する突起電極１５を電極１４により連結しなくてもよい。
【００３３】
なお、半導体装置３０は、チップコンデンサ、抵抗等の電子部品とともにマザーボードの基板に接続されて、電子回路基板が完成する。完成された電子回路基板は、例えば携帯電話やパーソナルコンピューター等に搭載することができる。
【００３４】
［第１の実施の形態に係る半導体装置の製造方法］
次に、第１の実施の形態に係る半導体装置の概略の製造方法について説明する。図１２〜図２０は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。図１２〜図２０において、図１０に示す半導体装置３０と同一部分には同一符号を付し、その説明を省略する場合がある。
【００３５】
始めに、図１２に示す工程では、半導体素子１０を準備する。半導体素子１０は、例えば以下のようにして作製することができる。始めに、例えばシリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成された素子本体１１を準備する。素子本体１１の一方の面には、例えばＳｉＯ２等からなる絶縁膜１２が形成されている。
【００３６】
そして、開口部１２ｘを含む絶縁膜１２上に、アンダーバンプメタル１３を形成する。アンダーバンプメタル１３の材料としては、例えばＮｉ、Ｔｉ、Ｃｕ、又はこれらを組み合わせたもの等を用いることができる。アンダーバンプメタル１３は、例えばスパッタ法等により形成することができる。
【００３７】
そして、アンダーバンプメタル１３上に、電極１４を形成する。電極１４の材料としては、例えばＣｕ等を用いることができる。電極１４は、例えば電解めっき法等により形成することができる。電極１４は、後述する工程で、はんだ電極２５ｃが濡れ上がるために設けるものである。
【００３８】
そして、電極１４上に、突起電極１５を形成する。突起電極１５の形状は、例えば円柱状とすることができる。突起電極１５の材料としては、例えばＣｕ等を用いることができる。突起電極１５は、例えば電解めっき法等により形成することができる。本実施例では、突起電極１５として、電解Ｃｕめっきバンプを用いている。電極１４と突起電極１５との合計の高さＨ１は、例えば１５μｍとすることができる。
【００３９】
図１３（ａ）は、実際に作製した突起電極１５の断面のＳＥＭ写真である。図１３（ｂ）は、図１３（ａ）のＣ部の拡大図である。なお、図１３（ａ）及び図１３（ｂ）に例示する突起電極１５の材料としてはＣｕを用いている。
【００４０】
次いで、図１４に示す工程では、回路基板２０を準備する。回路基板２０は、例えば以下のようにして作製することができる。始めに、例えばシリコン等からなる薄板化された基板本体２１を準備する。基板本体２１の一方の面には、例えばＳｉＯ２等からなる絶縁膜２２が形成されている。
【００４１】
そして、開口部２２ｘを含む絶縁膜２２上に、アンダーバンプメタル２３を形成する。アンダーバンプメタル２３の材料としては、例えばＮｉ、Ｔｉ、Ｃｕ、又はこれらを組み合わせたもの等を用いることができる。アンダーバンプメタル２３は、例えばスパッタ法等により形成することができる。
【００４２】
そして、アンダーバンプメタル２３上に、電極２４を形成する。電極２４の材料としては、例えばＣｕ等を用いることができる。電極２４は、例えば電解めっき法等により形成することができる。
【００４３】
そして、電極２４上に、はんだ電極２５ａを形成する。はんだ電極２５ａは、最終的には溶融して接合電極３５となるものである。ここで、はんだ電極２５ａは固相状態である。はんだ電極２５ａの材料としては、例えば、Ｓｎ−Ｂｉ、Ｓｎ−Ｉｎ、Ｓｎ−Ｚｎ等のはんだ材料を用いることができる。又、はんだ電極２５ａに使用するはんだ材料の組成は、固相液相共存領域を有する組成であれば、任意の組成を選択して構わない。例えば、はんだ電極２５ａの材料としてＳｎ−Ｂｉを用いる場合には、亜共晶組成（共晶組成Ｓｎ−５７ＢｉよりもＳｎリッチ側）のＳｎ−４０Ｂｉ、Ｓｎ−４７Ｂｉ、Ｓｎ−５０Ｂｉ等を用いることが好ましい。Ｂｉは機械的に脆いことが知られているため、はんだ電極２５ａに使用するはんだ材料の組成をＳｎリッチ側にしてはんだ電極２５ａのＢｉ濃度を低下させることにより、耐衝撃性が向上するからである。はんだ電極２５ａは、例えば電極２４上にはんだ材料を塗布し、リフローすることにより形成することができる。
【００４４】
次いで、図１５に示す工程では、半導体素子１０にフラックス１６を塗布し、フラックス１６のタッキング性（位置を保持する性質）を利用して、回路基板２０にフリップチップボンダーを用いて仮付けする。この時点では、半導体素子１０の突起電極１５と回路基板２０のはんだ電極２５ａは、位置ずれを生じている場合がある。
【００４５】
次いで、図１６に示す工程では、固相状態のはんだ電極２５ａを、固相液相共存領域となる温度まで加熱し、固相液相共存状態のはんだ電極２５ｂにし、所定時間保持する。例えば、はんだ電極２５ａの材料としてＳｎ−４７Ｂｉを用いた場合には、図１７に示すＳｎ−Ｂｉの２元状態図より、固相液相共存領域は約１３９℃〜約１６０℃である。そこで、図１７の矢印のように、固相状態のはんだ電極２５ａを、例えば約１３９℃〜約１６０℃の範囲内である１５０℃まで加熱し、固相液相共存状態のはんだ電極２５ｂにし、所定時間保持する。所定時間は、セルフアライメントに十分な時間であれば任意で構わないが、例えば約２０秒とすることができる。
【００４６】
固相液相共存領域では、液相領域に比べて流動性が低いため、はんだ電極２５ｂは電極１４の根元までは濡れ上がらない。そのため、突起電極１５とはんだ電極２５ｂとに位置ずれがある場合にも、位置ずれが矯正されて自発的に配列される（セルフアライメントが行われる）。
【００４７】
次いで、図１８に示す工程では、はんだ電極２５ｂを、液相領域となる温度まで加熱して完全に溶融させ、液相状態のはんだ電極２５ｃにする。例えば、はんだ電極２５ｂの材料としてＳｎ−４７Ｂｉを用いた場合には、図１９に示すＳｎ−Ｂｉの２元状態図より、液相領域は約１６０℃以上である。そこで、図１９の矢印のように、固相液相共存状態のはんだ電極２５ｂを、例えば約２００℃まで加熱して完全に溶融させ、液相状態のはんだ電極２５ｃにする。液相状態のはんだ電極２５ｃは、突起電極１５の根元の電極１４まで濡れ上がり、鼓状となる。
【００４８】
なお、液相領域は固相液相共存領域よりも流動性が高く、はんだ電極２５ｃの有するＳｎと突起電極１５の金属材料との反応速度が固相液相共存領域と比べて遙かに速いため、はんだ電極２５ｃは電極１４の根元まで濡れ上がる。そのため、固相領域のはんだ電極２５ａを一気に加熱し液相領域のはんだ電極２５ｃにすると、突起電極１５とはんだ電極２５ａとに位置ずれがある場合に、位置ずれが自発的に矯正されることはない。突起電極１５とはんだ電極２５ａとに位置ずれがあるまま両者が接合されると、前述の図８に示すように、はんだ電極が鼓状にならないため、この部分に応力が集中し接合部破壊（クラック）が発生する虞が生じる。
【００４９】
本実施形態では、固相領域のはんだ電極２５ａを一気に加熱し液相領域のはんだ電極２５ｃにすることはなく、必ず固相液相共存状態のはんだ電極２５ｂにし所定時間保持するため、図８に示すような問題は生じない。
【００５０】
次いで、図２０に示す工程では、液相状態のはんだ電極２５ｃを、はんだ電極２５ｃの融点以下まで冷却して固化する。例えば、はんだ電極２５ｃの材料としてＳｎ−４７Ｂｉを用いた場合には、図１９に示すＳｎ−Ｂｉの２元状態図より、融点は１３９℃である。そこで、液相状態のはんだ電極２５ｃを、１３９℃以下まで冷却して固化する。これにより、鼓状の接合電極３５が形成される。
【００５１】
図２０に示す工程の後、フラックス１６の残渣を除去する。フラックス１６の残渣は、例えば図２０に示す構造体を約７０℃の温度に保持したキシレンとイソプロピルアルコールを混合させた有機溶剤に1時間浸積することにより、除去することができる。その後、フラックス１６の残渣を除去した図２０に示す構造体を、例えば１２０℃に加熱し２時間乾燥させて水分を除去した後、アンダーフィル３９を注入することにより、図１０に示す半導体装置３０が製造される。以上が、第１の実施の形態に係る半導体装置の製造方法である。
【００５２】
このように、第１の実施の形態に係る半導体装置によれば、半導体素子の突起電極と回路基板のはんだ電極とが溶融接合した接合電極を形成する際に、はんだ電極を固相液相共存領域となる温度まで加熱して流動性が低い状態に所定時間保持する。その結果、突起電極とはんだ電極とは、突起電極の根元まではんだ電極が濡れ上がらない状態で所定時間保持されるため、セルフアライメントを確実に行わせることできる。すなわち、突起電極とはんだ電極とに位置ずれがある場合にも、位置ずれが自発的に矯正される。
【００５３】
又、セルフアライメントにより、突起電極とはんだ電極との位置ずれが自発的に矯正されるため、接合電極は鼓状の形状となる。その結果、従来では困難であった微細ピッチの突起電極とはんだ電極とを接合する場合でも、はんだ電極の組成及び接合温度プロファイルの調整という簡便な方法により、セルフアライメントをさせて確実に鼓状の接合電極を得ることができる。
【００５４】
〈第２の実施の形態〉
［第２の実施の形態に係る半導体装置の構造］
始めに、第２の実施の形態に係る半導体装置の概略の構造について説明する。図２１は、第２の実施の形態に係る半導体装置を例示する断面図である。図２１において、図１０に示す半導体装置３０と同一構造の部分には同一符号を付し、その説明を省略する場合がある。
【００５５】
図２１を参照するに、第２の実施の形態に係る半導体装置４０は、第１の実施の形態に係る半導体装置３０における接合電極３５が接合電極４５に置換された点を除いて、第１の実施の形態に係る半導体装置３０と同一構造である。以下、半導体装置４０について、半導体装置３０と同一構造の部分についてはその説明を省略し、半導体装置３０と異なる部分を中心に説明する。
【００５６】
半導体装置４０において、半導体素子１０と回路基板２０とは、接合電極４５を介して電気的に接続されている。又、半導体装置４０において、半導体素子１０と回路基板２０との間には、アンダーフィル３９が充填されている。半導体装置４０において、半導体素子１０と回路基板２０との接合ギャップＧ２は、半導体装置３０における半導体素子１０と回路基板２０との接合ギャップＧ１よりも大きくすることが可能であり、例えば３０μｍ〜５０μｍとすることができる。接合ギャップＧ２を接合ギャップＧ１よりも大きくすることが可能な理由については、後述する。
【００５７】
接合電極４５は、一方の面が回路基板２０の電極２４上に形成され、他方の面が半導体素子１０の突起電極１５を被覆するように電極１４上に形成されている。又、接合電極４５は、鼓状に形成されている。すなわち、接合電極４５は、突起電極１５を被覆する鼓状の形状であり、電極２４と電極１４及び突起電極１５とを電気的に接続している。
【００５８】
このように、接合電極４５が突起電極１５を被覆する鼓状の形状であることにより、接合電極４５において最も応力が集中する部分は、最もくびれた部分となる。接合電極４５の最もくびれた部分の近傍には界面が存在しないため、接合部破壊（クラック）が発生することを防止することができる。なお、後述するように、接合電極４５は、半導体素子１０の突起電極１５上に形成されていたはんだ電極４１と、回路基板２０の電極２４上に形成されていたはんだ電極２５ａが溶融して形成されたものである。
【００５９】
はんだ電極４１の材料としては、例えばＳｎ−３．０Ａｇ、Ｓｎ−３．０Ａｇ−０．５Ｃｕ等のＳｎリッチなはんだ材料を用いることができる。はんだ電極２５ａの材料としては、例えば、Ｓｎ−Ｂｉ、Ｓｎ−Ｉｎ、Ｓｎ−Ｚｎ等のはんだ材料を用いることができる。又、はんだ電極２５ａに使用するはんだ材料の組成は、固相液相共存領域を有する組成であれば、任意の組成を選択して構わない。例えば、はんだ電極２５ａの材料としてＳｎ−Ｂｉを用いる場合には、亜共晶組成（共晶組成Ｓｎ−５７ＢｉよりもＳｎリッチ側）のＳｎ−４０Ｂｉ、Ｓｎ−４７Ｂｉ、Ｓｎ−５０Ｂｉ等を用いることが好ましい。Ｂｉは機械的に脆いことが知られているため、はんだ電極２５ａに使用するはんだ材料の組成をＳｎリッチ側にしてはんだ電極２５ａのＢｉ濃度を低下させることにより、耐衝撃性が向上するからである。なお、接合電極４５の材料は、はんだ電極４１の材料とはんだ電極２５ａの材料とを含んだものとなる。
【００６０】
なお、半導体装置４０は、チップコンデンサ、抵抗等の電子部品とともにマザーボードの基板に接続されて、電子回路基板が完成する。完成された電子回路基板は、例えば携帯電話やパーソナルコンピューター等に搭載することができる。
【００６１】
［第２の実施の形態に係る半導体装置の製造方法］
次に、第２の実施の形態に係る半導体装置の概略の製造方法について説明する。図２２〜図２７は、第２の実施の形態に係る半導体装置の製造工程を例示する図である。図２２〜図２７において、図２１に示す半導体装置４０と同一部分には同一符号を付し、その説明を省略する場合がある。
【００６２】
始めに、図２２に示す工程では、半導体素子１０を準備する。そして、半導体素子１０の突起電極１５上に、例えば半球状のはんだ電極４１を形成する。はんだ電極４１の材料としては、例えばＳｎ−３．０Ａｇ、Ｓｎ−３．０Ａｇ−０．５Ｃｕ等のＳｎリッチなはんだ材料を用いることができる。はんだ電極４１は、例えば突起電極１５上にはんだ材料を塗布し、リフローすることにより半球状に形成することができる。なお、半導体素子１０の作製方法に関しては、第１の実施の形態の場合と同様であるため、その説明は省略する。
【００６３】
図２３（ａ）は、実際に作製した突起電極１５及びはんだ電極４１の断面のＳＥＭ写真である。図２３（ｂ）は、図２３（ａ）のＤ部の拡大図である。なお、図２３（ａ）及び図２３（ｂ）に例示する突起電極１５の材料としてはＣｕを、はんだ電極４１の材料としてはＳｎ−３．０Ａｇ−０．５Ｃｕを用いている。
【００６４】
次いで、図２４に示す工程では、第１の実施の形態の図１４に示す工程と同様に回路基板２０を準備する。そして、半導体素子１０にフラックス１６を塗布し、フラックス１６のタッキング性（位置を保持する性質）を利用して、回路基板２０にフリップチップボンダーを用いて仮付けする。この時点では、半導体素子１０のはんだ電極４１と回路基板２０のはんだ電極２５ａは、位置ずれを生じている場合がある。
【００６５】
次いで、図２５に示す工程では、固相状態のはんだ電極２５ａを、固相液相共存領域となる温度まで加熱し、固相液相共存状態のはんだ電極２５ｂにする。例えば、はんだ電極２５ａの材料としてＳｎ−４７Ｂｉを用いた場合には、図１７に示すＳｎ−Ｂｉの２元状態図より、固相液相共存領域は約１３９℃〜約１６０℃である。そこで、図１７の矢印のように、固相状態のはんだ電極２５ａを、例えば約１３９℃〜約１６０℃の範囲内である１５０℃まで加熱し、固相液相共存状態のはんだ電極２５ｂにし、所定時間保持する。所定時間は、セルフアライメントに十分な時間であれば任意で構わないが、例えば約２０秒とすることができる。固相液相共存領域では、液相領域に比べて流動性が低いため、はんだ電極２５ｂは電極１４の根元までは濡れ上がらない。従って、はんだ電極４１とはんだ電極２５ｂとに位置ずれがある場合にも、位置ずれが矯正されて自発的に配列する（セルフアライメントが行われる）。
【００６６】
次いで、図２６に示す工程では、はんだ電極２５ｂを、液相領域となる温度まで加熱して完全に溶融させ、液相状態のはんだ電極２５ｃにする。例えば、はんだ電極２５ｂの材料としてＳｎ−４７Ｂｉを用いた場合には、図１９に示すＳｎ−Ｂｉの２元状態図より、液相領域は約１６０℃以上である。そこで、図１９の矢印のように、固相液相共存状態のはんだ電極２５ｂを、例えば約２００℃まで加熱して完全に溶融させ、液相状態のはんだ電極２５ｃにする。液相状態のはんだ電極２５ｃは、はんだ電極４１と混ざり合って突起電極１５の根元の電極１４まで濡れ上がり、鼓状となる（符号は２５ａ及び４１を付す）。
【００６７】
このとき、はんだ電極２５ｂをはんだ電極４１の融点まで加熱しなくても、はんだ電極２５ｂの材料とはんだ電極４１の材料とは十分に混ざり合い、偏析等の凝固欠陥はみられない。なお、はんだ電極４１の材料としてＳｎ−３．０ＡｇやＳｎ−３．０Ａｇ−０．５Ｃｕを用いた場合の融点は、約２２１℃である。又、突起電極１５上にはんだ電極４１が形成されているため、はんだ電極２５ｂとはんだ電極４１とを接合した後の接合ギャップＧ２は、半導体装置３０における接合ギャップＧ１よりも大きくすることが可能であり、例えば３０μｍ〜５０μｍとすることができる。
【００６８】
なお、本実施形態では、固相領域のはんだ電極２５ａを一気に加熱し液相領域のはんだ電極２５ｃにすることはなく、必ず固相液相共存状態のはんだ電極２５ｂにし所定時間保持するため、図８に示すような問題は生じない。
【００６９】
次いで、図２７に示す工程では、液相状態のはんだ電極２５ｃを、はんだ電極２５ｃの融点以下まで冷却して固化する。例えば、はんだ電極２５ｃの材料としてＳｎ−４７Ｂｉを用いた場合には、図１９に示すＳｎ−Ｂｉの２元状態図より、融点は１３９℃である。そこで、液相状態のはんだ電極２５ｃを、１３９℃以下まで冷却して固化する。これにより、鼓状の接合電極４５が形成される。
【００７０】
図２７に示す工程の後、第１の実施の形態の場合と同様に、アンダーフィル３９を注入することにより、図２１に示す半導体装置４０が製造される。以上が、第２の実施の形態に係る半導体装置の製造方法である。
【００７１】
このように、第２の実施の形態に係る半導体装置によれば、第１の実施の形態に係る半導体装置と同様の効果を奏するが、更に以下の効果を奏する。
【００７２】
すなわち、突起電極上にはんだ電極を形成することにより、半導体素子と回路基板との接合ギャップを広くすることができる。その結果、半導体素子と回路基板の接合後のアンダーフィルの注入が容易になり、ボイド等の欠陥の発生を防止することができる。
【００７３】
又、半導体素子と回路基板との接合ギャップが広い程、半導体素子と回路基板との熱膨張のミスマッチを緩和させることができる。
【００７４】
更に、Ｂｉは機械的に脆く衝撃等が加わると破壊の起点となる恐れがあるが、ＳｎリッチなはんだとＳｎ−Ｂｉとを混合させることで、Ｂｉの相対濃度を低下させて、Ｂｉの偏析を抑制し破壊の起点を減少させることで耐衝撃性を向上させることができる。
【００７５】
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【００７６】
以上の第１及び第２の実施の形態を含む実施の形態に関し、更に以下の付記を開示する。
（付記１）
突起電極が設けられた半導体素子と、固相液相共存領域を有する組成のはんだ電極が設けられた回路基板とを、前記突起電極と前記はんだ電極とが対向するように位置合わせする第１工程と、
前記はんだ電極を前記固相液相共存領域まで加熱し、所定時間保持する第２工程と、
前記第２工程の後、前記はんだ電極を液相領域まで加熱する第３工程と、を有する半導体装置の製造方法。
（付記２）
前記第３工程の後、前記はんだ電極を固相領域まで冷却して、前記突起電極と前記はんだ電極とが溶融接合した接合電極を形成する第４工程を有する付記１記載の半導体装置の製造方法。
（付記３）
前記第１工程よりも前に、前記突起電極の前記はんだ電極と対向する面上に、はんだを形成する第５工程を更に有する付記１又は２記載の半導体装置の製造方法。
（付記４）
前記接合電極は、前記突起電極を被覆する鼓状の形状に形成される付記１乃至３のいずれか一に記載の半導体装置の製造方法。
（付記５）
前記突起電極に形成された前記はんだの融点は、前記はんだ電極の融点よりも高く、
前記第３工程では、前記はんだ電極を、前記はんだの融点と前記はんだ電極の融点との間の温度まで加熱する付記３記載の半導体装置の製造方法。
（付記６）
前記はんだ電極の材料はＳｎを含む合金であり、前記はんだ電極の組成は共晶組成よりもＳｎの重量比率が高い組成である付記１乃至５の何れか一に記載の半導体装置の製造方法。
（付記７）
前記Ｓｎを含む合金は、Ｓｎ−Ｂｉ、Ｓｎ−Ｉｎ、Ｓｎ−Ｚｎの何れか１つである付記６記載の半導体装置の製造方法。
（付記８）
前記突起電極に形成された前記はんだの材料は、Ｓｎ及びＡｇを含む合金である付記３又は５記載の半導体装置の製造方法。
【符号の説明】
【００７７】
１０  半導体素子
１１  素子本体
１２、２２  絶縁膜
１２ｘ、２２ｘ  開口部
１３、２３  アンダーバンプメタル
１４、２４  電極
１５  突起電極
１６  フラックス
２０  回路基板
２１  基板本体
２５ａ、２５ｂ、２５ｃ、４１  はんだ電極
３０、４０  半導体装置
３５、４５  接合電極
３９  アンダーフィル
Ｇ１、Ｇ２  接合ギャップ
Ｈ１  高さ
【図１】
0005576627.tif 000002
【図２】
0005576627.tif 000003
【図３】
0005576627.tif 000004
【図４】
0005576627.tif 000005
【図５】
0005576627.tif 000006
【図９】
0005576627.tif 000007
【図１０】
0005576627.tif 000008
【図１２】
0005576627.tif 000009
【図１４】
0005576627.tif 000010
【図１５】
0005576627.tif 000011
【図１６】
0005576627.tif 000012
【図１７】
0005576627.tif 000013
【図１８】
0005576627.tif 000014
【図１９】
0005576627.tif 000015
【図２０】
0005576627.tif 000016
【図２１】
0005576627.tif 000017
【図２２】
0005576627.tif 000018
【図２４】
0005576627.tif 000019
【図２５】
0005576627.tif 000020
【図２６】
0005576627.tif 000021
【図２７】
0005576627.tif 000022
【図６】
0005576627.tif 000023
【図７】
0005576627.tif 000024
【図８】
0005576627.tif 000025
【図１１】
0005576627.tif 000026
【図１３】
0005576627.tif 000027
【図２３】
0005576627.tif 000028