(57)【要約】  複数の被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を授受する複数の試験モジュールと、複数の試験モジュールを搭載するテストヘッドと、テストヘッドと複数の試験モジュールとの間に設けられ、対応する被試験デバイスに接続されるテストヘッドのコネクタおよび試験モジュールの間を接続する配線と、当該デバイスインターフェイス部の種類を示す識別情報を出力する識別情報出力部とをそれぞれ有し、対応する被試験デバイスおよび試験モジュールに応じて交換可能な複数のデバイスインターフェイス部と、複数の試験モジュールに接続され、試験モジュールを制御する制御装置とを備え、それぞれの試験モジュールは、識別情報を読み出す読出部と、識別情報を制御装置へと返送するコマンド処理部とを有する試験装置を提供する。
2008068994.tif 000002
【特許請求の範囲】
【請求項１】
複数の被試験デバイスを試験する試験装置であって、
前記被試験デバイスとの間で信号を授受する試験モジュールと、
前記被試験デバイスに接続されるコネクタおよび前記試験モジュールの間を接続する配線と、当該デバイスインターフェイス部の種類を示す識別情報を出力する識別情報出力部とを有する交換可能なデバイスインターフェイス部と、
前記試験モジュールを制御する制御装置と
を備え、
前記試験モジュールは、
対応する前記デバイスインターフェイス部から前記識別情報を読み出す読出部と、
前記読出部により読み出された前記識別情報を前記制御装置へと返送するコマンド処理部と
を有する試験装置。
【請求項２】
複数の前記試験モジュールと、
前記複数の試験モジュールを搭載するテストヘッドと、
複数の前記デバイスインターフェイス部と
を更に備え、
前記デバイスインターフェイス部は、前記テストヘッドと前記複数の試験モジュールとの間に設けられ、対応する前記被試験デバイスに接続される前記テストヘッドのコネクタおよび前記試験モジュールの間を接続する配線と、当該デバイスインターフェイス部の種類を示す識別情報を出力する識別情報出力部とをそれぞれ有し、対応する前記被試験デバイスおよび前記試験モジュールに応じて交換可能であり、
前記制御装置は、前記複数の試験モジュールに接続され、前記試験モジュールを制御し、
前記コマンド処理部は、前記制御装置から対応する前記デバイスインターフェイス部の前記識別情報を返送することを要求する要求コマンドを前記制御装置から受けたことに応じて、前記読出部により読み出された前記識別情報を前記制御装置へと返送する
請求項１に記載の試験装置。
【請求項３】
それぞれの前記デバイスインターフェイス部の前記識別情報出力部は、前記識別情報を記憶したメモリを含む請求項２に記載の試験装置。
【請求項４】
それぞれの前記試験モジュールは、対応する前記デバイスインターフェイス部上の前記メモリを動作させる動作電圧を供給する請求項３に記載の試験装置。
【請求項５】
それぞれの前記試験モジュールは、
対応する前記被試験デバイスに対して試験信号を出力し、前記被試験デバイスが前記試験信号に応じて出力する出力信号を入力する複数の信号入出力部と、
対応する前記デバイスインターフェイス部から前記識別情報を読み出す場合に少なくとも１つの前記信号入出力部を前記メモリに接続し、対応する前記被試験デバイスを試験する場合に前記少なくとも１つの信号入出力部を前記被試験デバイスに接続する切替部と
を更に有する請求項４に記載の試験装置。
【請求項６】
それぞれの前記試験モジュールは、
前記読出部が読み出した前記識別情報を記憶する識別情報レジスタを更に有し、
前記読出部は、前記識別情報を返送することを要求する前記要求コマンドの受信に先立って、前記切替部により前記少なくとも１つの信号入出力部を前記メモリに接続して前記少なくとも１つの信号入出力部を介して前記識別情報を読み出して前記識別情報レジスタに格納し、
前記コマンド処理部は、前記要求コマンドを前記制御装置から受けたことに応じて、前記識別情報レジスタに格納された前記識別情報を前記制御装置へと返送する
請求項５に記載の試験装置。
【請求項７】
それぞれの前記デバイスインターフェイス部の前記識別情報出力部は、前記識別情報出力部と前記読出部とを接続する複数の信号線のそれぞれの電位を、前記識別情報の各ビットの値に応じて定める請求項２に記載の試験装置。
【請求項８】
前記制御装置は、
前記要求コマンドを制御対象の前記試験モジュールへ送信するコマンド送信部と、
制御対象の前記試験モジュールから返送された前記識別情報に基づいて、前記制御装置上で実行されて制御対象の前記試験モジュールを制御する制御プログラムに適合する前記デバイスインターフェイス部が制御対象の前記試験モジュールに接続されているか否かを判定する判定部と
を有する請求項２に記載の試験装置。
【請求項９】
前記制御装置は、
前記要求コマンドを制御対象の前記試験モジュールへ送信するコマンド送信部と、
制御対象の前記試験モジュールから返送された前記識別情報に対応付けられた診断プログラムを選択して実行し、前記識別情報により特定される前記デバイスインターフェイス部および制御対象の前記試験モジュールを診断する診断処理部と
を有する請求項２に記載の試験装置。
【請求項１０】
前記制御装置は、
それぞれの前記試験モジュールに接続されるべき前記デバイスインターフェイス部を示す識別情報を記憶する設定ファイルを格納する記憶装置と、
前記識別情報を返送することを要求するコマンドを制御対象の前記試験モジュールへ送信するコマンド送信部と、
制御対象の前記試験モジュールから返送された前記識別情報が、前記設定ファイルに格納された、制御対象の前記試験モジュールに接続されるべき前記デバイスインターフェイスを示す前記識別情報と異なる場合に、誤った前記デバイスインターフェイス部が接続されている旨の異常を検出する異常検出部と
を有する請求項２に記載の試験装置。
【請求項１１】
被試験デバイスを試験する試験装置に用いられ、前記被試験デバイスとの間で信号を授受する試験モジュールと、前記被試験デバイスに接続されるコネクタとの間を接続する配線を有するデバイスインターフェイスであって、
前記デバイスインターフェイスの種類を識別し、前記試験モジュールによって読み出される識別情報を出力する識別情報出力部を備えた、
デバイスインターフェイス。
【請求項１２】
前記試験モジュールから供給される動作電圧によって動作する、前記識別情報を記憶したメモリを更に備える請求項１１に記載のデバイスインターフェイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置およびデバイスインターフェイスに関する。特に本発明は、テストヘッドのコネクタおよび試験モジュールの間を接続するデバイスインターフェイス部を備える試験装置に関する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１．特願２００６−３２７４２１    出願日  ２００６年１２月４日
【背景技術】
【０００２】
ＤＵＴ（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ：被試験デバイス）を試験する試験装置が知られている。試験装置は、ＤＵＴとの間で信号を入出力する試験モジュールと、試験モジュールを搭載するテストヘッドと、テストヘッドのコネクタと試験モジュールとの間を接続するデバイスインターフェイス部とを備える（特許文献1参照）。
【特許文献１】特開２００６−２７５９８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、搭載するデバイスインターフェイス部の種類を交換することができる試験装置がある。例えば、試験モジュールとＤＵＴとの間の配線長が異なる複数のデバイスインターフェイス部を切り替えて搭載することができる試験装置がある。【０００４】
このような試験装置おいては、テストヘッドに搭載されるデバイスインターフェイス部の種類に応じて、制御プログラム（ユーザにより作製された試験プログラムおよび当該試験装置を診断する診断プログラム）が切り替えられる。例えば、試験装置は、搭載されたデバイスインターフェイス部の種類に応じて、試験信号の出力命令が発行されてから当該試験波形がＤＵＴに到達するまでの遅延時間（システム遅延時間）の設定が異なる複数の制御プログラムを切り替えて実行する。これにより、試験装置は、最適なパラメータに設定された制御プログラムを実行して、試験および調整を行うことができる。【０００５】
しかしながら、このような試験装置は、デバイスインターフェイス部の種類の指定がユーザにより行われるので、誤った制御プログラムが実行されてしまう可能性があった。【０００６】
そこで本発明の１つの側面においては、上記の課題を解決することのできる試験装置およびデバイスインターフェイスを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００７】
即ち、本発明の第１の形態によると、複数の被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を授受する複数の試験モジュールと、複数の試験モジュールを搭載するテストヘッドと、テストヘッドと複数の試験モジュールとの間に設けられ、対応する被試験デバイスに接続されるテストヘッドのコネクタおよび試験モジュールの間を接続する配線と、当該デバイスインターフェイス部の種類を示す識別情報を出力する識別情報出力部とをそれぞれ有し、対応する被試験デバイスおよび試験モジュールに応じて交換可能な複数のデバイスインターフェイス部と、複数の試験モジュールに接続され、試験モジュールを制御する制御装置とを備え、それぞれの試験モジュールは、対応するデバイスインターフェイス部から識別情報を読み出す読出部と、制御装置から対応するデバイスインターフェイス部の識別情報を返送することを要求する要求コマンドを制御装置から受けたことに応じて、読出部により読み出された識別情報を制御装置へと返送するコマンド処理部とを有する試験装置を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００８】
【図１】図１は、本発明の実施形態に係る試験装置の構成をＤＵＴとともに示す。（実施例１）
【図２】図２は、本発明の実施形態に係る試験モジュール、デバイスインターフェイス部および制御装置の構成を示す。（実施例１）
【図３】図３は、本発明の実施形態の第１変形例に係る識別情報出力部および読出部の構成を示す。（実施例１の第１変形例）
【図４】図４は、本発明の実施形態の第２変形例に係る試験モジュールおよびデバイスインターフェイス部の構成を示す。（実施例１の第２変形例）
【図５】図５は、本発明の実施形態の第３変形例に係る識別情報出力部および読出部の構成を示す。（実施例１の第３変形例）
【図６】図６は、本発明の実施形態の第４変形例に係る試験モジュール、デバイスインターフェイス部および制御装置の構成を示す。（実施例１の第４変形例）
【符号の説明】
【０００９】
１０  試験装置
１２  ロードボード
１４  試験モジュール
１６  テストヘッド
１８  デバイスインターフェイス部
２０  制御装置
２２  コネクタ
３２  配線
３４  識別情報出力部
４２  信号入出力部
４４  読出部
４６  コマンド処理部
５２  試験部
５４  診断部
５６  コマンド送信部
５８  判定部
６２  メモリ
６４  電圧源
６６  グランド
６８  検出部
７０  識別情報レジスタ
７２  スイッチ部
７４  ＩＤ記憶部
７６  プルアップ部
８２  信号線
８４  グランド線
９０  オンオフスイッチ
９２  抵抗
９４  記憶装置
９６  異常検出部
１００  ＤＵＴ
【発明を実施するための最良の形態】
【００１０】
以下、発明の実施の形態を通じて本発明の一側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。【００１１】
図１は、本実施形態に係る試験装置１０の構成をＤＵＴ１００とともに示す。試験装置１０は、複数のＤＵＴ１００（１００−１、１００−２）（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ：被試験デバイス）を試験する。より詳しくは、試験装置１０は、試験信号を生成して各ＤＵＴ１００に供給し、各ＤＵＴ１００が試験信号に基づいて動作した結果出力する出力信号が期待値と一致するか否かに基づいて各ＤＵＴ１００の良否を判断する。【００１２】
試験装置１０は、ロードボード１２と、複数の試験モジュール１４（１４−１〜１４−ｎ、…（ｎは２以上の整数））と、テストヘッド１６と、複数のデバイスインターフェイス部１８（１８−１、１８−２、…）と、制御装置２０とを備える。ロードボード１２は、複数のＤＵＴ１００を載置し、複数の試験モジュール１４のそれぞれと対応するＤＵＴ１００との間を接続する。【００１３】
各試験モジュール１４（１４−１〜１４−ｎ、…）は、各試験モジュール１４は、例えば制御装置２０から与えられた試験プログラムおよび試験データに基づいて対応するＤＵＴ１００の試験を行うことを目的として、対応するＤＵＴ１００との間で信号を授受する。各試験モジュール１４は、一例として、試験プログラムにより定められたシーケンスに基づいて試験データから試験信号を生成し、対応するＤＵＴ１００の端子に試験信号を供給する。さらに、試験モジュール１４は、対応するＤＵＴ１００の端子から当該ＤＵＴ１００が試験信号に基づいて動作した結果出力する出力信号を取得し、期待値と比較する。そして、試験モジュール１４は、出力信号と期待値との比較結果を、試験結果として制御装置２０に送信する。【００１４】
テストヘッド１６は、複数の試験モジュール１４を搭載する。テストヘッド１６は、一例として、筐体を有し、当該筐体の外側上部にロードボード１２を搭載し、当該筐体の内部に複数の試験モジュール１４を搭載する。【００１５】
各デバイスインターフェイス部１８は、テストヘッド１６と複数の試験モジュール１４との間に設けられる。各デバイスインターフェイス部１８は、テストヘッド１６のコネクタ２２と、試験モジュール１４との間を電気配線を介して接続する。テストヘッド１６のコネクタ２２は、ロードボード１２を介してＤＵＴ１００の端子と電気的に接続されている。１つのデバイスインターフェイス部１８は、１つの試験モジュール１４が接続されてもよいし、２以上の試験モジュール１４が接続されてもよい。【００１６】
制御装置２０は、複数の試験モジュール１４に接続され、試験モジュール１４を制御する。制御装置２０は、一例として、テストヘッド１６と別体とされたコンピュータにより実現されてよい。【００１７】
制御装置２０は、一例として、ＤＵＴ１００の試験に用いる試験プログラムおよび試験データを試験モジュール１４に格納する。次に、制御装置２０は、試験プログラムおよび試験データに基づく試験の開始を試験モジュール１４に指示し、当該試験モジュール１４に試験を実行させる。そして、制御装置２０は、試験が終了したことを示す割込みおよび試験結果等を試験モジュール１４から受信し、試験結果に基づいて次の試験を試験モジュール１４に行わせる。さらに、制御装置２０は、例えば試験に先立って、診断プログラムを実行することにより、当該試験モジュール１４が正常に動作しているかを診断してもよい。【００１８】
以上のような構成の試験装置１０によれば、ＤＵＴ１００を試験することができる。さらに、試験装置１０によれば、例えば試験に先立って各試験モジュール１４を診断し、診断結果に応じた試験プログラムを選択して試験を実行させることができる。【００１９】
ここで、試験装置１０は、対応するＤＵＴ１００および試験モジュール１４に応じて交換可能なデバイスインターフェイス部１８が搭載される。試験装置１０は、一例として、ＤＵＴ１００の種類（例えば、入出力信号の種類、ピン配置、信号処理内容の種類等）、および、接続される試験モジュール１４の種類（入力端子に入力される信号の種類、出力端子から出力される信号の種類、端子配置等）に応じて、配線長および配線パターン等が異なるデバイスインターフェイス部１８が搭載されてよい。これにより、試験装置１０によれば、ＤＵＴ１００および試験モジュール１４に応じた最適な配線長および配線パターンを有するデバイスインターフェイス部１８を搭載することができる。【００２０】
図２は、本実施形態に係る試験モジュール１４、デバイスインターフェイス部１８および制御装置２０の構成を示す。各デバイスインターフェイス部１８は、配線３２と、識別情報出力部３４とを有する。【００２１】
配線３２は、対応するＤＵＴ１００に接続されるテストヘッド１６のコネクタ２２および試験モジュール１４の間を接続する。配線３２は、一例として、試験モジュール１４のコネクタと、テストヘッド１６のコネクタ２２との間を接続する同軸ケーブル等であってよい。このような配線３２が設けられていることにより、信号入出力部４２は、対応するＤＵＴ１００の所定の端子に試験信号を供給し、また、対応するＤＵＴ１００の所定の端子から出力された出力信号を入力することができる。【００２２】
識別情報出力部３４は、当該デバイスインターフェイス部１８の種類を示す識別情報を出力する。例えば、当該デバイスインターフェイス部１８における配線長および配線パターン等の種類毎に固有に設定された識別情報を出力する。識別情報出力部３４は、一例として、ＲＯＭ等のメモリに格納されたバイナリデータの識別情報を、例えばパラレルバス、シリアルバス、Ｉ２Ｃバス等を介して出力してよい。【００２３】
各試験モジュール１４は、信号入出力部４２と、読出部４４と、コマンド処理部４６とを有する。なお、１つのデバイスインターフェイス部１８に対して２以上の試験モジュール１４が接続されている場合、１つのデバイスインターフェイス部１８に接続された複数の試験モジュール１４のうちの少なくとも１つの代表となる試験モジュール１４が読出部４４およびコマンド処理部４６を有する。すなわち、代表以外の試験モジュール１４は、読出部４４およびコマンド処理部４６を有さない。なお、代表の試験モジュール１４は、本発明に係る試験モジュールの一例である。【００２４】
信号入出力部４２は、デバイスインターフェイス部１８の配線３２を介して、対応するＤＵＴ１００に対して試験信号を出力する。さらに、信号入出力部４２は、デバイスインターフェイス部１８の配線３２を介して、ＤＵＴ１００が試験信号に応じて出力する出力信号を入力する。【００２５】
読出部４４は、対応するデバイスインターフェイス部１８の識別情報出力部３４から識別情報を読み出す。読出部４４は、一例として、ＲＯＭ等のメモリに格納されたバイナリデータの識別情報を、バス等を介して読み出してよい。【００２６】
コマンド処理部４６は、制御装置２０から対応するデバイスインターフェイス部１８の識別情報を返送することを要求する要求コマンドを制御装置２０から受ける。そして、コマンド処理部４６は、要求コマンドを受けたことに応じて、読出部４４により読み出された識別情報を制御装置２０へと返送する。コマンド処理部４６は、一例として、ＰＣＩ等のバスを介して、制御装置２０との間でコマンドのやり取りをしてよい。要求コマンドを制御装置２０から受けると、識別情報の読出動作を読出部４４に実行させる。そして、コマンド処理部４６は、読出部４４が読出動作を実行した結果得られた識別情報を取得し、取得した識別情報を制御装置２０に返信してよい。【００２７】
制御装置２０は、試験部５２と、診断部５４と、コマンド送信部５６と、判定部５８とを有する。試験部５２は、ＤＵＴ１００を試験する場合における制御を行う。制御装置２０は、一例として、当該試験装置１０のユーザが作製した試験制御プログラムを当該制御装置２０のＣＰＵが実行することにより、試験部５２として機能する。試験部５２は、一例として、ＤＵＴ１００の試験に用いる試験プログラムおよび試験データを試験モジュール１４に格納し、試験プログラムおよび試験データに基づくＤＵＴ１００の試験を試験モジュール１４に行わせる。【００２８】
コマンド送信部５６は、接続されているデバイスインターフェイス部１８の識別情報を返信することを要求する要求コマンドを制御対象の試験モジュール１４のコマンド処理部４６へ送信する。コマンド送信部５６は、一例として、試験に先立って、要求コマンドを制御対象の試験モジュール１４へ送信してよい。【００２９】
診断部５４は、当該試験装置１０を診断する場合における制御を行う。制御装置２０は、一例として、診断プログラムを当該制御装置２０のＣＰＵが実行することにより、診断部５４として機能する。診断部５４は、例えば試験部５２による試験に先立って、試験モジュール１４の動作を診断する。【００３０】
判定部５８は、当該試験装置１０を診断する場合において、デバイスインターフェイス部１８の種類の判定を行う。制御装置２０は、一例として、診断プログラムを当該制御装置２０のＣＰＵが実行することにより、判定部５８として機能する。判定部５８は、制御対象の試験モジュール１４のコマンド処理部４６から返信された識別情報を取得する。判定部５８は、制御対象の試験モジュール１４から返送された識別情報に基づいて、制御装置２０上で実行されて制御対象の試験モジュール１４を制御する制御プログラムに適合するデバイスインターフェイス部１８が制御対象の試験モジュール１４に接続されているか否かを判定する。【００３１】
また、試験部５２は、一例として、デバイスインターフェイス部１８の種類に応じた複数の試験制御プログラムを予め記憶してよい。そして、試験部５２は、試験時において、判定部５８により行われた判定の結果に応じて、制御対象の試験モジュール１４から返送された識別情報に対応付けられた１つの試験制御プログラムを選択して実行してよい。さらに、試験部５２は、一例として、試験モジュール１４に実行させるべき試験プログラムとして、デバイスインターフェイス部１８の種類に応じた複数のプログラムを予め記憶しておいてもよい。そして、試験部５２は、試験時において、判定部５８により行われた判定の結果に応じて、制御対象の試験モジュール１４から返送された識別情報に対応付けられた１つの試験プログラムを選択して、対応する試験モジュール１４に供給してよい。【００３２】
また、診断部５４は、一例として、デバイスインターフェイス部１８の種類に応じた複数の診断プログラムを予め記憶してよい。そして、診断部５４は、診断時において、制御対象の試験モジュール１４から返送された識別情報に対応付けられた診断プログラムを選択して実行し、識別情報により特定されるデバイスインターフェイス部１８および制御対象の試験モジュール１４を診断してよい。【００３３】
以上のような構成の試験装置１０によれば、当該試験装置１０において実行される制御プログラム（試験プログラムおよび診断プログラム）に適合した種類のデバイスインターフェイス部１８が、テストヘッド１６に接続されているか否か判定することができる。これにより、試験装置１０によれば、誤った種類のデバイスインターフェイス部１８が接続された状態で動作することを防止できる。さらに、試験装置１０によれば、テストヘッド１６に接続されているデバイスインターフェイス部１８の種類に応じた制御プログラム（試験プログラムおよび診断プログラム）を選択して、実行させることができる。これにより、試験装置１０によれば、テストヘッド１６に接続されているデバイスインターフェイス部１８に適合した試験を行うことができる。【００３４】
図３は、本実施形態の第１変形例に係る識別情報出力部３４および読出部４４の構成を示す。本変形例に係る試験装置１０は、図１に示した試験装置１０と略同一の構成および機能を取る。以下、図１および図２に示した部材と略同一の構成および機能を取る本変形例に係る部材については、以下、同一の符号を付け、相違点を除き説明を省略する。【００３５】
それぞれのデバイスインターフェイス部１８の識別情報出力部３４は、識別情報を記憶したＲＯＭ等のメモリ６２を含む。それぞれの試験モジュール１４は、対応するデバイスインターフェイス部１８上のメモリ６２を動作させる動作電圧を供給する。【００３６】
それぞれの試験モジュール１４の読出部４４は、一例として、電圧源６４と、グランド６６と、検出部６８とを含んでよい。電圧源６４およびグランド６６は、対応するデバイスインターフェイス部１８の識別情報出力部３４に含まれるメモリ６２に対して動作電圧を供給する。検出部６８は、動作電圧が供給されたメモリ６２から、当該メモリ６２に記憶された識別情報を読み出す。【００３７】
このような試験装置１０によれば、それぞれのデバイスインターフェイス部１８から識別情報を出力させることができる。さらに、このような試験装置１０によれば、デバイスインターフェイス部１８が電圧源等を備えなくてよいので、デバイスインターフェイス部１８を簡易な構成とすることができる。【００３８】
図４は、本実施形態の第２変形例に係る試験モジュール１４およびデバイスインターフェイス部１８の構成を示す。本変形例に係る試験装置１０は、図１に示した試験装置１０と略同一の構成および機能を取る。以下、図１および図２に示した部材と略同一の構成および機能を取る本変形例に係る部材については、以下、同一の符号を付け、相違点を除き説明を省略する。【００３９】
それぞれのデバイスインターフェイス部１８の識別情報出力部３４は、識別情報を記憶したＲＯＭ等のメモリ６２を含む。メモリ６２は、第１変形例に係るメモリ６２と同様に、動作電圧が対応する試験モジュール１４から供給されてよい。【００４０】
それぞれの試験モジュール１４は、識別情報レジスタ７０と、スイッチ部７２とを更に有する。識別情報レジスタ７０は、読出部４４が読み出した識別情報を記憶する。【００４１】
スイッチ部７２は、試験モジュール１４内の少なくとも１つの信号入出力部４２に対応して設けられる。スイッチ部７２は、対応するデバイスインターフェイス部１８から識別情報を読み出す場合に、少なくとも１つの信号入出力部４２をメモリ６２に接続し、対応するＤＵＴ１００を試験する場合に、少なくとも１つの信号入出力部４２を配線３２を介してＤＵＴ１００に接続する。【００４２】
読出部４４は、識別情報を返送することを要求する要求コマンドの受信に先立って、スイッチ部７２により少なくとも１つの信号入出力部４２をメモリ６２に接続して少なくとも１つの信号入出力部４２を介して識別情報を読み出す。そして、読出部４４は、読み出した識別情報を識別情報レジスタ７０に格納する。コマンド処理部４６は、要求コマンドを制御装置２０から受けたことに応じて、識別情報レジスタ７０に格納された識別情報を制御装置２０へと返送する。【００４３】
このような試験装置１０によれば、信号入出力部４２を用いて識別情報を読み出すことができるので、読出部４４の構成を簡易にすることができる。また、試験装置１０によれば、識別情報の要求コマンドの受信に先立ってデバイスインターフェイス部１８の識別情報を予め読み出しておくので、読出部４４が信号入出力部４２による再度の読み出しを行わなくてよい。【００４４】
図５は、本実施形態の第３変形例に係る識別情報出力部３４および読出部４４の構成を示す。本変形例に係る試験装置１０は、第１変形例に係る試験装置１０と略同一の構成および機能を取る。以下、図１〜図３に示した部材と略同一の構成および機能を取る本変形例に係る部材については、以下、同一の符号を付け、相違点を除き説明を省略する。【００４５】
それぞれのデバイスインターフェイス部１８の識別情報出力部３４は、メモリ６２に代えて、ＩＤ記憶部７４を含む。ＩＤ記憶部７４は、識別情報の各ビット（１〜ｍ）に対応した複数のオンオフスイッチ９０（９０−１〜９０−ｍ）を含む。各オンオフスイッチ９０は、識別情報の対応するビットの値に応じて、両端子間をオン（接続）またはオフ（開放）される。各オンオフスイッチ９０は、一例として、識別情報における対応するビットが１である場合にオフとなり、０である場合にオンとなるように、ユーザにより設定されてよい。【００４６】
各オンオフスイッチ９０の一方の端子は、識別情報の各ビット値を識別情報出力部３４から読出部４４へとパラレル伝送する複数の信号線８２（８２−１〜８２−ｍ）における、対応するビット線に接続する。また、各オンオフスイッチ９０の他方の端子は、グランド６６が接続されたグランド線８４に接続される。【００４７】
読出部４４は、プルアップ部７６を更に含む。プルアップ部７６は、識別情報の各ビット（１〜ｍ）に対応した複数の抵抗９２（９２−１〜９２−ｍ）を含む。各抵抗９２の一方の端子は、複数の信号線８２（８２−１〜８２−ｍ）における対応するビット線に接続する。また、各抵抗９２の他方の端子は、電圧源６４に接続される。このようなプルアップ部７６は、オンオフスイッチ９０がオン（接続）とされている信号線８２をグランド電位とし、オンオフスイッチ９０がオフ（開放）とされている信号線８２を電源電位とすることができる。【００４８】
検出部６８は、複数の信号線８２（８６−１〜８６−ｍ）の電位を検出し、検出した電位に応じて識別情報の各ビット値を判定する。検出部６８は、一例として、識別情報の各ビットに対応する信号線８２の電位が電源電位であれば、当該ビットを１と判定し、グランド電位であれば当該ビットを０と判定する。【００４９】
このようにそれぞれのデバイスインターフェイス部１８の識別情報出力部３４に含まれるＩＤ記憶部７４は、識別情報出力部３４と読出部４４とを接続する複数の信号線８２のそれぞれの電位を、識別情報の各ビットの値に応じて定める。これにより、試験装置１０によれば、簡易な構成の識別情報出力部３４により、識別情報を出力させることができる。【００５０】
なお、プルアップ部７６は、読出部４４に含まれることに代えて、識別情報出力部３４に含まれてよい。また、図４に示す試験装置１０において、識別情報出力部３４は、メモリ６２に代えて、ＩＤ記憶部７４を含んでよい。図４に示す試験装置１０において識別情報出力部３４がＩＤ記憶部７４を含む場合、試験モジュール１４またはデバイスインターフェイス部１８は、プルアップ部７６を更に含む。【００５１】
図６は、本実施形態の第４変形例に係る試験モジュール１４、デバイスインターフェイス部１８および制御装置２０の構成を示す。本変形例に係る試験装置１０は、図１に示した試験装置１０と略同一の構成および機能を取る。以下、図１および図２に示した部材と略同一の構成および機能を取る本変形例に係る部材については、以下、同一の符号を付け、相違点を除き説明を省略する。【００５２】
制御装置２０は、判定部５８に代えて、記憶装置９４および異常検出部９６を更に有する。記憶装置９４は、それぞれの試験モジュール１４に接続されるべきデバイスインターフェイス部１８を示す識別情報を記憶する設定ファイルを格納する。記憶装置９４は、一例として、当該試験装置１０が搭載すべき試験モジュール１４、デバイスインターフェイス部１８およびその他のハードウェアの間の構成および接続関係が記述された設定ファイルを格納してよい。【００５３】
異常検出部９６は、制御対象の試験モジュール１４から返信された識別情報を取得する。異常検出部９６は、記憶装置９４に格納された設定ファイルを検索して、制御対象の試験モジュール１４に接続されるべきデバイスインターフェイス部１８の識別情報を取得する。そして、異常検出部９６は、制御対象の試験モジュール１４から返送された識別情報が、設定ファイルに格納された、制御対象の試験モジュール１４に接続されるべきデバイスインターフェイス部１８を示す識別情報と異なる場合に、誤ったデバイスインターフェイス部１８が接続されている旨の異常を検出する。このような試験装置１０によれば、デバイスインターフェイス部１８の誤接続を検出することができ、誤接続をした状態での試験および診断を回避することができる。【００５４】
以上、本発明の一側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【図１】
2008068994.tif 000003
【図２】
2008068994.tif 000004
【図３】
2008068994.tif 000005
【図４】
2008068994.tif 000006
【図５】
2008068994.tif 000007
【図６】
2008068994.tif 000008
【国際調査報告】
2008068994.tif 000009
2008068994.tif 000010
2008068994.tif 000011