(57)【特許請求の範囲】
【請求項１】
１対の極性が互いに逆の信号上の第１の周波数の差動信号を結合するための差動信号インターフェイスと、
前記差動信号インターフェイスに結合され受信したデータ信号を出力するための差動信号受信機と、
前記１対の極性が互いに逆の信号のうちの第１の信号に結合され、第１のアウトバンド信号出力を有する、前記第１の周波数よりも低い第２の周波数のアウトバンド信号を受信するため、かつ、前記差動信号受信機の共通モード電圧とは異なる基準電圧を受信するための第１の汎用入力バッファと、
前記１対の極性が互いに逆の信号のうちの第２の信号に結合され、第２のアウトバンド信号出力を有する、前記第２の周波数のアウトバンド信号を受信するため、かつ前記基準電圧を受信するための第２の汎用入力バッファとを備える装置であって、
前記基準電圧は、バンド信号の出力を示す、差動電圧に対するしきい値電圧を定め、
前記アウトバンド信号は、前記しきい値電圧よりも低い前記１対の極性が互いに逆の信号上の差動電圧レベルを有する前記差動信号インターフェイス上で受信される、装置。
【請求項２】
前記第１の汎用入力バッファを、前記１対の極性が互いに逆の信号のうちの前記第１の信号に結合する第１の抵抗器と、
前記第２の汎用入力バッファを、前記１対の極性が互いに逆の信号のうちの前記第２の信号に結合する第２の抵抗器とをさらに備え、
前記第１の抵抗器および前記第２の抵抗器は、前記差動信号インターフェイスに対して減衰を与える、請求項１に記載の装置。
【請求項３】
前記１対の極性が互いに逆の信号のうちの前記第１の信号を前記差動信号受信機の第１の入力に結合し、前記第１の汎用入力バッファを前記１対の極性が互いに逆の信号のうちの前記第１の信号に結合するための端子を有する、第１の終端ネットワークと、
前記１対の極性が互いに逆の信号のうちの前記第２の信号を前記差動信号受信機の第２の入力に結合し、前記第２の汎用入力バッファを前記１対の極性が互いに逆の信号のうちの前記第２の信号に結合するための端子を有する、第２の終端ネットワークとをさらに備える、請求項１に記載の装置。
【請求項４】
前記第１の終端ネットワークおよび前記第２の終端ネットワークは各々さらに、
前記差動信号インターフェイスとノードとの間に結合された第１の抵抗器と、
前記端子と前記ノードとの間に結合された第２の抵抗器と、
前記ノードと前記差動信号受信機への対応する入力との間に結合された第３の抵抗器とを含む、請求項３に記載の装置。
【請求項５】
１対の差動信号のうちの前記第１の信号に結合され、前記第２の周波数のアウトバンド信号を送信するための第１の汎用出力バッファと、
１対の差動信号のうちの前記第２の信号に結合され、前記第２の周波数のアウトバンド信号を送信するための第２の汎用出力バッファとをさらに備える、請求項１から４のいずれか１つに記載の装置。
【請求項６】
前記第１および第２の汎用出力バッファ各々に結合されたイネーブル信号をさらに含む、請求項５に記載の装置。
【請求項７】
高電圧源と第１および第２の差動信号各々との間に結合され、前記第１の汎用出力バッファの出力に結合されたゲート端子を有する、第１のトランジスタおよび第２のトランジスタと、
低電圧源と第１および第２の差動信号各々との間に結合され、前記第２の汎用出力バッファの出力に結合されたゲート端子を有する、第３のトランジスタおよび第４のトランジスタとをさらに備える、請求項５または６に記載の装置。
【請求項８】
前記第１および第２のトランジスタは、前記第１の汎用出力バッファに応答して、高アウトバンド信号を前記差動信号インターフェイス上で送信するように動作可能であり、
前記第３および第４のトランジスタは、前記第２の汎用出力バッファに応答して、低アウトバンド信号を前記差動信号インターフェイス上で送信するように動作可能である、請求項５から７のいずれか１つに記載の装置。
【請求項９】
１対の差動信号のうちの前記第１の信号に結合され、前記第２の周波数のアウトバンド信号を送信するための第１の汎用出力バッファと、
１対の差動信号のうちの前記第２の信号に結合され、前記第２の周波数のアウトバンド信号を送信するための第２の汎用出力バッファとをさらに備える、請求項１から４のいずれか１つに記載の装置。
【請求項１０】
前記第１および第２の汎用出力バッファ各々に結合されたイネーブル信号をさらに含む、請求項９に記載の装置。
【請求項１１】
高電圧と第１および第２の差動信号各々との間に結合され、前記第１の汎用出力バッファの出力に結合されたゲート端子を有する、第１のトランジスタおよび第２のトランジスタと、
低接地電圧と第１および第２の差動信号各々との間に結合され、前記第２の汎用出力バッファの出力に結合されたゲート端子を有する、第３のトランジスタおよび第４のトランジスタとをさらに備える、請求項１０に記載の装置。
【請求項１２】
送信データ信号に応答して、極性が互いに逆の差動信号を前記差動信号インターフェイス上で前記第１の周波数で送信するように結合された差動信号送信機をさらに備える、請求項１から１１のいずれか１つに記載の装置。
【請求項１３】
前記第１の周波数は１ギガヘルツよりも大きいかまたはこれに等しく、前記第２の周波数は５００キロヘルツよりも小さいかまたはこれに等しい、請求項１から１２のいずれか１つに記載の装置。
【請求項１４】
アウトバンド信号を受信するための方法であって、
第１の周波数の１対の極性が互いに逆の差動信号を、差動信号受信機のマルチギガビット差動信号インターフェイス上で受信するステップと、
前記１対の極性が互いに逆の差動信号のうちの一方の信号に結合され、第１の受信アウトバンド信号出力を有する、前記第１の周波数よりも低い第２の周波数のアウトバンド信号を受信するため、かつ、前記差動信号受信機の共通モード電圧とは異なる基準電圧を受信するための第１の汎用入力バッファを与えるステップと、
前記１対の極性が互いに逆の差動信号のうちの他方の信号に結合され、第２の受信アウトバンド信号出力を有する、前記第２の周波数のアウトバンド信号を受信するため、かつ前記基準電圧を受信するための第２の汎用入力バッファを与えるステップと、
前記基準電圧により定められたしきい値電圧よりも低い差動電圧を有する前記極性が互いに逆の差動信号上の前記第２の周波数のアウトバンド信号を受信するステップとを含む、方法。
【請求項１５】
前記１対の極性が互いに逆の差動信号のうちの第１の信号を差動信号受信機の入力に結合し、前記第１の汎用入力バッファを前記１対の極性が互いに逆の信号のうちの前記第１の信号に結合するための端子を有する、第１の終端ネットワークを与えるステップと、
前記１対の極性が互いに逆の信号のうちの第２の信号を前記差動信号受信機の第２の入力に結合し、前記第２の汎用入力バッファを前記１対の極性が互いに逆の信号のうちの前記第２の信号に結合するための端子を有する、第２の終端ネットワークを与えるステップとをさらに含む、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
本発明の実施の形態は、アウトバンド信号を高速差動シグナリングインターフェイスを通して受信および送信するための回路および方法に関する。特に、本発明の実施の形態は、アウトバンド信号を汎用バッファ回路を用いて受信し送信することに向けられた回路および方法に関する。
【背景技術】
【０００２】
背景
信号をシステムおよび集積回路に与え信号をシステムおよび集積回路から受ける際の、シグナリングまたはデータ速度を高めるための技術が開発されている。ある周知の取組みでは、シリアルデータが高周波シリアル差動信号インターフェイスを通して送信される。差動シグナリングは、比較的小さい差動電圧によって隔てられた、通常は極性が互いに逆の信号の対を送信する。差動信号受信機は、この差動電圧を検知し、受信したこれら入力からクロックおよびデータ信号を復元することができる。送信機も同様に、データ信号に対応する差動信号をインターフェイス上で送信することができる。このインターフェイス上で送信される差動電圧が、高信号レベルから低信号レベルに移行するのに必要なのは、全論理レベル電圧信号振幅に満たないため、より高速でスイッチングを実現し得る。これら高周波信号は、最大毎秒１０ギガビット（Ｇｐｓ）までのデータ速度で送信し得る。技術の進歩に伴い、これらデータ速度は増し続けている。さらに、これらマルチギガビット差動信号の群を用いることにより、非常に高いデータ送信速度を達成し得る。
【０００３】
図１Ａは、先行技術のマルチギガビットシグナリングインターフェイス上の典型的な信号の電圧波形を示す。図１Ａにおいて、極性が互いに逆の２つの信号は、ＴＸ＋およびＴＸ−で示されている。差動電圧は、たとえばおよそ２ボルトでもよく、信号データを表わす。この２つの信号間の差動電圧は、正の場合、たとえば論理「１」という１つのデータ値を表わすことができる。この２つの電圧間の差動電圧は、負の場合、たとえば論理「０」という別のデータ値を表わすことができる。この論理値の割当ては任意であって当該技術では周知のように逆でもよい。
【０００４】
マルチギガビットトランシーバ（ＭＧＴ）を利用する、あるシグナリング規格では、アウトバンド（ＯＯＢ）信号を用いて、高速データの送信および受信以外の種類のメッセージを伝達する。ＭＧＴインターフェイスの場合、ＯＯＢ信号は、同一電圧の通常は極性が互いに逆の差動信号ライン双方を用いて送信される信号である。限定されない例として、ＯＯＢ信号を用いて、パワーアップまたはリセット時の装置の初期化、ＭＧＡバッファ内のパラメータの設定、さもなければ装置内の他のパラメータの設定または読出、試験または構成動作の実行などを行なってもよい。
【０００５】
ＯＯＢシグナリング中は、通常は互いに逆の２つの差動信号ラインが同じ電位にされる、すなわち差動電圧は低電圧しきい値よりも低く保たれゼロに近づく。これら２つの電圧に差がないことにより、ＯＯＢ信号の存在はかなり直接的かつ着実に検出される。
【０００６】
図１Ｂは、マルチギガビット信号インターフェイス上のＯＯＢ信号を示す。この図に示されるように、通常は極性が互いに逆の２つの信号ＴＸ＋およびＴＸ−がほぼ同じ電圧値をとるとき、すなわち差動電圧がしきい値電圧未満のとき、ＯＯＢ信号の存在を検出できる。ＯＯＢ信号は、一般的には比較的低い周波数で送信され、たとえば初期化、観察、試験およびリセット型の機能をシステムに与えてもよい。ＯＯＢ信号を使用することによって、さらなるピンまたは端子を与えるまたは使用する必要なく、さらなる入力、出力または入力／出力機能が装置または回路に与えられる。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
現在、ＯＯＢシグナリングを用いるＭＧＴに基づく新たな差動シグナリング規格が開発中である。限定されない例として、現在開発中のインテルクイックパス（Intel QuickPath）インターフェイスとして知られているバス規格は、ＯＯＢシグナリングプロトコルを使用するＭＧＴインターフェイスを含む。このＯＯＢプロトコルの詳細はまだ知られていないので、ＯＯＢ回路を用いる既存のＭＧＴトランシーババッファは、これらまだ規定されていないＯＯＢプロトコル信号を用いるシグナリングをサポートできない。加えて、将来規定される他のＯＯＢシグナリングプロトコルを、先行技術のＭＧＴトランシーバは受けることができない。先行技術のＭＧＴトランシーバのこの特徴のため、これら開発中のＯＯＢプロトコルを受けるために回路の再設計が必要である。
【０００８】
したがって、マルチギガビット信号インターフェイス上で差動信号を受信、送信、および／または送受信するためのトランシーバ回路および回路を提供する方法であって、さらにこのマルチギガビットインターフェイス上でＯＯＢ信号を受信、送信または送受信することができるトランシーバ回路および回路を提供する方法が、引続き必要である。ＯＯＢ信号はまだ規定されていないＯＯＢ信号プロトコルを含み得る。
【課題を解決するための手段】
【０００９】
概要
差動ＭＧＴ信号を差動シグナリングインターフェイス上で受信、送信、および送受信し、汎用バッファを用いてＯＯＢ信号を同じインターフェイス上で受信および送信するための方法および装置を含む本発明の好都合な実施の形態によって、上記およびその他の問題は全般的に解決または回避され、技術的利点が得られる。
【００１０】
ある代表的な実施の形態において装置が提供され、この装置は、１対の極性が互いに逆の信号上の第１の周波数の差動信号を結合するための差動信号インターフェイスと、差動信号インターフェイスに結合され受信したデータ信号を出力する差動信号受信機と、１対の極性が互いに逆の信号のうちの一方の信号に結合され、第１のアウトバンド信号出力を有する、第１の周波数よりも低い第２の周波数のアウトバンド信号を受信するための第１の汎用入力バッファと、１対の極性が互いに逆の信号のうちの他方の信号に結合され、第２のアウトバンド信号出力を有する、第２の周波数のアウトバンド信号を受信するための第２の汎用入力バッファとを含む。ＯＯＢ信号は、１対の極性が互いに逆の信号双方の上の同一電圧レベルを有する差動信号インターフェイス上で受信される。別の代表的な実施の形態では、上記回路は、差動受信機回路を極性が互いに逆の差動信号に結合するための送信ネットワークを含み、この送信ネットワークはさらに、汎用入力バッファをそれぞれ対応する差動信号に結合するための端子を有する。
【００１１】
別の代表的な実施の形態において、構成可能な集積回路は、ユーザ定義機能を有し、マルチギガビット受信機回路を含む。マルチギガビット受信機回路は、１対の極性が互いに逆の信号上の第１の周波数の差動信号を受けるように結合される。この実施の形態はさらに、１対の極性が互いに逆の信号のうちの一方の信号に結合され、第１のアウトバンド信号出力を有する、第１の周波数よりも低い第２の周波数のアウトバンド信号を受信するための第１の汎用入力バッファと、１対の極性が互いに逆の信号のうちの他方の信号に結合され、第２のアウトバンド信号出力を有する、第２の周波数のアウトバンド信号を受信するための第２の汎用入力バッファとを含む。アウトバンド信号は、１対の極性が互いに逆の信号双方の上の同一電圧レベルを有する差動信号インターフェイス上で受信される。別の代表的な実施の形態では、上記回路は、マルチギガビット受信機回路を極性が互いに逆の差動信号に結合するための送信ネットワークを含み、この送信ネットワークはさらに、汎用入力バッファをそれぞれ対応する差動信号に結合するための端子を有する。別の代表的な実施の形態では、上記回路はさらに、極性が互いに逆の差動信号上のアウトバンド信号を送信するための汎用出力バッファを含む。
【００１２】
ある代表的な方法の実施の形態において、この方法は、第１の周波数の１対の極性が互いに逆の差動信号をマルチギガビット差動信号インターフェイス上で受信するステップと、１対の極性が互いに逆の差動信号のうちの一方の信号に結合され、受信アウトバンド信号出力を有する、第１の周波数よりも低い第２の周波数のＯＯＢ信号を受信するための第１の汎用入力バッファを与えるステップと、１対の極性が互いに逆の差動信号のうちの他方の信号に結合され、受信アウトバンド信号出力を有する、第１の周波数よりも低い第２の周波数のアウトバンド信号を受信するための第２の汎用入力バッファを与えるステップとを含み、アウトバンド信号を受信するステップは、同一電圧レベルの極性が互いに逆の差動信号上の信号を受信するステップを含む。さらなる方法の実施の形態では、上記方法が、実行され、さらに、差動受信機回路を極性が互いに逆の差動信号に結合するための送信ネットワークを与えるステップを含み、送信ネットワークはさらに、汎用入力バッファをそれぞれ対応する差動信号に結合するための端子を有する。
【００１３】
ここまで、以下の発明の詳細な説明がよりよく理解されるように、本発明のある代表的な実施の形態の特徴および技術的利点をやや広く概説してきた。本発明の請求項の主題を構成する本発明のさらなる特徴および利点を以下に述べる。開示されている概念および特定の実施の形態は、同じ目的を果たすために本発明の他の構造またはプロセスを変形または設計するための基礎として容易に利用できることが、当業者には理解される筈である。
【００１４】
本発明および本発明の利点のより完璧な理解のために、添付の図面と併せて以下の説明を参照する。
【図面の簡単な説明】
【００１５】
【図１Ａ】極性が互いに逆の２つの信号を用いてデータを送信する差動信号の時間−電圧波形を示す。
【図１Ｂ】図１Ｂの時間−電圧波形上に示されたアウトバンドシグナリング期間を示す。
【図２】アウトバンド信号が送信される場合に差動シグナリングインターフェイスから受信される信号を示す。
【図３】高周波差動信号を受信し復元したデータを出力するための先行技術の受信機を示す。
【図４】マルチギガビット信号を差動シグナリングインターフェイス上で受信および送信するための入力／出力回路を含むＦＰＧＡ装置を示す。
【図５】アウトバンド信号を受信および送信するための汎用バッファおよびＴネットワークを含むＭＧＴ受信機である本発明の第１の実施の形態を示す。
【図６】アウトバンド信号を受信および送信するための出力ドライブトランジスタと共に汎用バッファおよびＴネットワークを含むＭＧＴ受信機である本発明の第２の実施の形態を示す。
【図７】アウトバンド信号を受信および送信するための汎用バッファおよび抵抗器を含むＭＧＴ受信機である本発明の第３の実施の形態を示す。
【図８】アウトバンド信号を受信するための汎用バッファおよび抵抗器を含むＭＧＴ受信機である本発明の実施の形態を示す。
【図９】アウトバンド信号を受信および送信するための汎用入力および出力バッファ、出力トランジスタおよびＴネットワークを含むＭＧＴ受信機である本発明の別の実施の形態を示す。
【図１０】アウトバンド信号を送信するための汎用出力バッファを含むＭＧＴ送信機装置である本発明の別の実施の形態を示す。
【図１１】アウトバンド信号を送信するための汎用出力バッファおよびＴネットワークを含むＭＧＴ送信機装置である本発明の他の実施の形態を示す。
【図１２】アウトバンド信号を送信および受信するための汎用出力バッファおよびＴネットワークを含むＭＧＴ送信機装置である本発明のさらに他の実施の形態を示す。
【図１３】アウトバンド信号を送信および受信するための汎用入力および出力バッファ、Ｔネットワーク、および駆動トランジスタを含むＭＧＴ送信機装置である本発明のさらに他の実施の形態を示す。
【発明を実施するための形態】
【００１６】
詳細な説明
現在ＭＧＴインターフェイスと共にＯＯＢシグナリングを利用している通信規格の例は、シリアルＡＴＡ（ＳＡＴＡ）、ＸＡＵＩ、およびＰＣＩエクスプレス規格を含む。これら先行技術のＯＯＢシグナリングプロトコルを受信するための回路を含むあるＭＧＴトランシーバ回路が、設計され、民間の集積回路製造業者から提供されている。たとえば、本願の譲受人であるザイリンクス社（Xilinx Inc.）から入手可能なＶｉｒｔｅｘファミリーのフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を用いる、入手可能な入力出力バッファは、これら周知のプロトコルのＯＯＢ信号のうちいくつかを検出し受信することができる「ＲｏｃｋｅｔＩＯ」と呼ばれる選択可能なＩ／Ｏバッファを含む。カリフォルニア州９５１２４、サンホセ（San Jose）、ロジックドライブ（Logic Drive）２１００のザイリンクス社から入手可能な、２００８年２月１１日に公表された「Ｖｉｒｔｅｘ−５  ＦＰＧＡ  ＲｏｃｋｅｔＩＯ  ＧＴＰトランシーバユーザーズガイド（Virtex-5 FPGA RocketIO GTP Transceiver Users Guide）」ｖ．１．６と題された文献には、これらＭＧＴトランシーバが記載されている。周知のＯＯＢプロトコルの場合、ＯＯＢシグナリングを示す信号をインターフェイス上で検出し得る。これらプロトコルはＯＯＢ「ビーコン」と呼ばれることがある。
【００１７】
図２は、受信したＭＧＴ信号ＲＸＰおよびＲＸＮ上の一連の波形に対し、受信した差動データ信号を示す。ＲＸＰおよびＲＸＮの電圧が変化して一方または他方が対応する極性が反対の信号よりも高い電圧になると、図示のように受信した差動電圧は正または負となり得る。この代表的な例では、差動電圧の範囲は＋２Ｖレベルから−２Ｖレベルである。これら電圧レベルは変化し得る。従来の「Ｐ」および「Ｎ」という名称は、「正」および「負」の極性の信号を表わすが、これらは任意の名称であり逆でもよい。
【００１８】
この図面にさらに示されているように、２つの差動信号ＲＸＰおよびＲＸＮがある期間に亘って同じまたはほぼ同じ電圧レベルを有するとき、しきい値電圧よりも小さい差動信号ＤＩＦＦ  ＳＩＧが生じる。このことが検出されると、これはＯＯＢ信号を示す。ＯＯＢ信号は一般的に、図面では分断するバー記号で示されているように、マルチギガビット差動信号の周波数よりも数桁低い周波数で切換わる。ＯＯＢ信号は、差動信号よりも（時間が）遥かに長い。しきい値よりも低いゼロまたは非常に低い差動電圧の存在およびより低い周波数は、ＯＯＢ信号をＭＧＴ差動信号から区別する、ＯＯＢ信号の特徴である。
【００１９】
図３は、先行技術のＭＧＴ受信機１１の簡単な概略図を示す。示されているバッファの、差動入力は＋および−で表わされ、高または低差動出力電圧を示す出力信号はＨＳＩＮで表わされている。この差動入力バッファ１１は、高周波ＭＧＴ信号を受信するように設計され、ＯＯＢ信号を認識しない。これはＯＯＢ信号が存在するときの差動電圧が非常に低いからである。
【００２０】
図３のＭＧＴ受信機１１は、たとえば回路基板上で使用するための個別部品として提供することができる。より典型的には、このバッファは、集積回路内のＭＧＴ信号のための入力受信機回路として配置されるであろう。ＭＧＴバッファ１１の複数のインスタンスをまとめて配置して、利用できるデータスループットを高めてもよい。
【００２１】
市場で重要性が高まっているのは、マルチギガビット差動信号を受信および送信する、入力、出力および入力／出力回路を含み得るユーザ定義可能な集積回路である。プログラマブルロジックデバイス（ＰＬＤ）は一種のユーザ定義可能な集積回路である。ＰＬＤは、ある形態ではコンプレックスＰＬＤ（ＣＰＬＤ）であろう。ＣＰＬＤ内では、コンフィギュレーションデータは一般的にオンチップの不揮発性メモリ内に格納される。いくつかのＣＰＬＤでは、コンフィギュレーションデータは、オンチップの不揮発性メモリ内に格納され、その後初期コンフィギュレーションシーケンスの一部として揮発性メモリにダウンロードされる。
【００２２】
ＣＰＬＤに関するさらなる情報は、たとえば２００２年１０月１５日に発行されたディーバ（Diba）他による米国特許第６，４６６，０４９号Ｂ１にある。
【００２３】
市場で重要性が高まっている別の種類のＰＬＤは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）回路である。ＦＰＧＡでは、集積回路装置は半導体製造プロセスによって完全な状態になるように製造される。しかしながら、製造後、この装置の実際の機能は、装置の最終機能がユーザによって決定されユーザによってプログラムされるよう、（その名の通りフィールド内で）プログラム可能である。ＦＰＧＡの構成は、装置を再度プログラムすることによっても修正し得る。
【００２４】
ＦＰＧＡは一般的に、プログラマブルタイルのアレイを含む。これらプログラマブルタイルは、たとえば、入力／出力ブロック（ＩＯＢ）、コンフィギュラブルロジックブロック（ＣＬＢ）、専用ランダムアクセスメモリブロック（ＢＲＡＭ）、乗算器、デジタル信号処理ブロック（ＤＳＰ）、プロセッサ、クロックマネージャ、遅延ロックループ（ＤＬＡ）などを含むことができる。
【００２５】
各プログラマブルタイルは一般的に、プログラマブルインターコネクトおよびプログラマブルロジック双方を含む。プログラマブルインターコネクトは一般的に、プログラマブルインターコネクトポイント（ＰＩＰ）によって相互に接続された長さが異なる多数のインターコネクトラインを含む。プログラマブルロジックは、たとえばファンクションジェネレータ、レジスタ、算術論理などを含み得るプログラマブル素子を用いてユーザ設計のロジックを実現する。
【００２６】
プログラマブルインターコネクトおよびプログラマブルロジックは一般的に、コンフィギュレーションデータのストリームを、プログラマブル素子をどのようにして構成するかを定める内部コンフィギュレーションメモリセルにロードすることによってプログラムされる。コンフィギュレーションデータは、外部装置によって、メモリから（たとえば外部ＰＲＯＭから）読出すまたはＦＰＧＡに書込むことができる。こうして、個々のメモリセルの集合的な状態が、ＦＰＧＡの機能を決定する。
【００２７】
ＦＰＧＡは、よりコストが高く時間を要する集積回路製造方法に移行する前に、最終製品として、または提案された集積回路設計を試す手段として使用するための集積回路を設計し製造するための迅速な方法を提供する。ＦＰＧＡは再プログラムし得るので、ＦＰＧＡを使用すると、集積回路の機能を修正可能にすることによって、最終製品の設計の「将来を保証する」何らかの機能も提供される。これは、インターフェイスまたはその他の要件が変わったときに装置の有用性を維持するのに重要である。
【００２８】
市場で入手可能な先行技術のＦＰＧＡの限定されない例が、図４のブロック図に示される。このＶｉｒｔｅｘ−４ＦＰＧＡ装置は、ザイリンクス社から入手可能であり、カリフォルニア州９５１２４、サンホセ、ロジックドライブ２１００のザイリンクス社から入手可能な、２００８年６月１７日に公表された「Ｖｉｒｔｅｘ−４  ＦＰＧＡユーザーズガイド（Virtex-4 FPGA Users Guide）」と題されたザイリンクスデータシートに詳述されている。ヤング（Young）他はさらに、１９９９年６月２２日に発行され、「階層相互接続線を有するＦＰＧＡ繰返し可能相互接続構成体」と題された米国特許第５，９１４，６１６号に、Ｖｉｒｔｅｘ  ＦＰＧＡの相互接続構造を記載している。
【００２９】
図４は、多数の異なるプログラマブルタイルを含むＦＰＧＡアーキテクチャ１００を示す。上記異なるプログラマブルタイルは、マルチギガビットトランシーバ（ＭＧＴ１０１）、コンフィギュラブルロジックブロック（ＣＬＢ１０２）、ランダムアクセスメモリブロック（ＢＲＡＭ１０３）、入力／出力ブロック（ＩＯＢ１０４）、コンフィギュレーションおよびクロッキングロジック（ＣＯＮＦＩＧ／ＣＬＯＣＫＳ１０５）、デジタル信号処理ブロック（ＤＳＰ１０６）、専用入力／出力ブロック（Ｉ／Ｏ１０７）（たとえばコンフィギュレーションポートおよびクロックポート）、ならびに、デジタルクロックマネージャ、アナログ−デジタル変換器、システムモニタロジックなどの他のプログラマブルロジック１０８を含む。ＦＰＧＡの中には、専用プロセッサブロック（ＰＲＯＣ１１０）を含むものもある。
【００３０】
いくつかのＦＰＧＡでは、各々のプログラマブルタイルは、各々の隣接するタイル中の対応のインターコネクト素子へおよびそれからの標準化された接続部を有するプログラマブルインターコネクト素子（ＩＮＴ１１１）を含む。したがって、プログラマブルインターコネクト素子は、図示されるＦＰＧＡのためのプログラマブルインターコネクト構造を共に実現する。プログラマブルインターコネクト素子（ＩＮＴ１１１）は、図４の上部に含まれる例によって示されるように、同じタイル内にプログラマブルロジック素子へのおよびそれからの接続部も含む。
【００３１】
たとえば、ＣＬＢ１０２は、単一のプログラマブルインターコネクト素子（ＩＮＴ１１１）と共にユーザロジックを実現するようにプログラム可能なコンフィギュラブルロジック素子（ＣＬＥ１１２）を含むことができる。ＢＲＡＭ１０３は、１つ以上のプログラマブルインターコネクト素子に加えてＢＲＡＭロジック素子（ＢＲＬ１１３）を含むことができる。典型的に、１つのタイルに含まれるインターコネクト素子の数は、このタイルの高さに依存する。図示される実施の形態では、ＢＲＡＭタイルは４つのＣＬＢと同じ高さを有するが、他の数（たとえば５つ）を用いることも可能である。ＤＳＰタイル１０６は適切な数のプログラマブルインターコネクト素子に加えてＤＳＰロジック素子（ＤＳＰＬ１１４）を含むことができる。ＩＯＢ１０４は、たとえば、プログラマブルインターコネクト素子（ＩＮＴ１１１）の１つのインスタンスに加えて入力／出力ロジック素子（ＩＯＬ１１５）の２つのインスタンスを含むことができる。当業者には明らかなように、たとえばＩ／Ｏロジック素子１１５に接続される実際のＩ／Ｏパッドは、図示されているさまざまなロジックブロックよりも上に積層される金属を用いて製造され、典型的に、入力／出力ロジック素子１１５の領域に限られない。
【００３２】
図示される実施の形態では、（図４において網掛けされて示される）ダイの中央近くの列状の領域がコンフィギュレーションロジック、クロックロジックおよび他の制御ロジックのために用いられる。この列から延在する水平方向の領域１０９は、ＦＰＧＡの幅に亘ってクロックおよびコンフィギュレーション信号を分配するのに用いられる。
【００３３】
なお、図４は、ある代表的なＦＰＧＡアーキテクチャを図示することしか意図していない。たとえば、１列の中のロジックブロックの数、列の相対的な幅、列の数および順序、列に含まれるロジックブロックの種類、ロジックブロックの相対的なサイズ、ならびに図４の上部に含まれるインターコネクト／ロジック実現例は単に代表的なものである。たとえば、実際のＦＰＧＡでは、ＣＬＢの２つ以上の隣接する列は典型的にＣＬＢが現れる場所であればどこでも含まれて、ユーザロジックの効率的な実現を容易にするが、隣接するＣＬＢ列の数はＦＰＧＡの全体的なサイズによって変化する。
【００３４】
周知のＭＧＴを用いてＯＯＢ信号をマルチギガビットシグナリングインターフェイス上で適切に受信するためには、正しいＯＯＢビーコンロジックおよびデコード回路がマルチギガビットトランシーバ内に含まれるよう、受信するＯＯＢプロトコルがわかっていなければならない。したがって、ＯＯＢ信号を正しく受信する完成した集積回路を提供するためには、集積回路装置のピンにあると予測され、ＭＧＴのＩ／Ｏトランシーバの構成時に適切な内蔵トランシーバ機能を有効にしなければならない、ＯＯＢシグナリングプロトコルを、ユーザが知っていなければならない。
【００３５】
図５を参照して、示されているのは、本発明の回路の第１の代表的な実施の形態である。ＭＧＴ受信機１１は、極性が互いに逆の差動信号ＩＮＮおよびＩＰＰの差動対に結合される。受信機１１の出力は、図示のとおり、ＩＮＮおよびＩＰＰ間の差動電圧が正のときは正であり、この差動電圧が負のときは負である、時間と共に変化する出力ＨＳＩＮである。ＭＧＴ受信機１１は、ＯＯＢ信号を受信および送信することができる汎用バッファ１２、１３、１４および１５と結合される。
【００３６】
汎用入力バッファ１３および１５はそれぞれ入力ＩＮＮおよびＩＰＰに結合される。これらバッファは、終端ネットワーク（Ｔネットワーク）Ｔ１およびＴ２を通して上記入力に結合される。図５に示されているように、各Ｔネットワークは、この限定されない例では３つの抵抗器を含む。Ｔ１は抵抗器Ｒ１、Ｒ２、およびＲ３を含み、Ｔ２は抵抗器Ｒ４、Ｒ６およびＲ５を含む。汎用出力バッファ１４および１２は、ＴネットワークＴ１およびＴ２を通してＯＯＢ信号を差動信号ＩＮＮおよびＩＰＰに出力するように結合される。ＯＯＢ信号が信号ＩＮＮおよびＩＰＰ上にあるとき、信号は、この特定の代表的な実施の形態では入力／出力信号であるが、この代表的な実施の形態では、ＭＧＴ信号は受信されるだけなのでＭＧＴバッファ１１は受信機でしかない。半導体製造では、ＴネットワークＴ１、Ｔ２内の抵抗器を製造するさまざまな方法が周知である。たとえばポリシリコン抵抗器を使用してもよい。
【００３７】
図５の受信機回路の実施の形態におけるＴネットワークＴ１およびＴ２は、いくつかの重要な目的を果たす。Ｔネットワークは送信ライン終端を提供し、これにより、差動信号が減衰し共通モード電圧が低下する。これは、ＭＧＴ受信機１１の入力を、信号ＩＮＮおよびＩＰＰを受信機１１に与えるＭＧＴ信号送信機（図示せず）が提供する信号レベルに一致させるためには重要である。共通モード電圧が不一致の場合、Ｔネットワークは、共通モード電圧を調整する手段を提供する。共通モード電圧の不一致は、たとえば異なる製造業者によって提供された装置が結合された場合、または送信装置および受信機に与えられた電源電圧が異なる場合に生じることがある。限定されない１つの例では、受信機１１は、第１の製造業者の集積回路の一部で、別の製造業者の集積回路上のＭＧＴ送信機に結合されていてもよい。この例では、共通モード電圧シフトは、適切な高速差動モード動作を保証するのに重要である。
【００３８】
Ｔネットワークの別の重要な機能は、汎用出力バッファがイネーブルにされＯＯＢ信号を差動信号対上に供給することができるときに、差動信号対を選択的に、出力が論理「１」信号を駆動するときには正電圧で、または出力が論理「０」を駆動するときは接地で、終端することができることである（「１」と高またはＶｃｃ電源電圧との相関関係および「０」と接地電圧との相関関係は任意であり、当該技術では周知のように逆でもよい）。また、高周波差動信号をＭＧＴインターフェイス上で駆動するときに、ＶｃｃまたはＧＮＤで終端したＭＧＴ受信機と共にＴネットワークを適切に動作させることも重要である。このようにして、Ｔネットワークは、信号を正しく伝達できるよう、終端電圧が異なる回路を両立させる機能を果たし得る。ＴネットワークＴ１、Ｔ２は、高速ＭＧＴシグナリング中それぞれＶｃｃおよびＶｓｓで終端した送信機装置両者と共に受信機１１を使用できるようにする。
【００３９】
Ｔネットワークのもう１つの重要な機能は、受信機バッファ１３および１５が動作しているときに、Ｔネットワークが、さもなければ高速信号の動作を妨げるかまたは損なうことなく、低速ＯＯＢシグナリングデータの抽出のための「タップポイント（tap point）」を提供することである。なお、受信機１３および１５は、受信機１１よりも低い周波数で動作するように設計された汎用入力バッファである。高周波ＭＧＴ信号がＭＧＴインターフェイス上にあるとき、汎用入力バッファは、このより高い周波数の信号を検出しない。なぜなら、これら汎用バッファはローパスフィルタの性質を有するからである。
【００４０】
図５の基準電圧Ｖｒｅｆは、共通モード電圧とは異なる電圧レベルとなるように選択しなければならない。このことは、ＯＯＢシグナリング事象中の電圧シフト（差動電圧がＶｒｅｆ入力によって設定されるしきい値よりも低いとき）を用いて、汎用入力バッファ１３および１５によって復元されたＯＯＢデータをトリガできるようにするのに、重要である。電圧Ｖｒｅｆは、ＯＯＢ信号を示す、通常は極性が互いに逆の２つの信号間の差動電圧に対するしきい値電圧を決定する。
【００４１】
図５の右側に示されている波形は、復元された典型的な信号を表わす。高速データ入力を受信するための信号ＨＳＩＮは、入力で受信された差動ＭＧＴ信号に対応する、時間と共に変化する波形である。これらの信号の周波数は比較的高く、これらの信号上のデータ速度はたとえば毎秒１ギガビットを上回ることがある。これらの信号の範囲は現在最高毎秒１０ギガビットまでが可能であり、将来はさらに高い速度が実現されるであろう。信号ＯＯＢＩＮＮおよびＯＯＢＩＰＰは、汎用入力バッファが受信するＯＯＢ信号を表わす。これらＯＯＢ信号の周波数は、波形の中の分断された線で示されるように、差動信号よりも遥かに低く、この周波数は５００ｋＨｚを下回るかまたはそれよりもかなり低い場合がある。ＭＧＴ信号入力ＩＮＮおよびＩＰＰ上でのＯＯＢシグナリング中、通常は極性が互いに逆の２つの信号は同一電圧にされるので、受信した２つの信号ＯＯＢＩＰＰおよびＯＯＢＩＮＮは同一電圧のはずである。この特徴によって、信号が正しく受信されていること、およびこれらが実際ＯＯＢ信号であることを確認することができる。バッファ１２および１４へのＯＯＢＯＵＴ出力信号も同一電圧レベルであろう。なぜなら、この２つのＯＯＢ信号は、これらの信号に結合される受信機（図示せず）によって正しく認識され受信されるべき、差動インターフェイス信号ＩＮＮおよびＩＰＰ上の同一電圧でなければならないからである。このようにして、本発明の実施の形態は、ＯＯＢシグナリングプロトコルがわかっていないときでも、受信されるＯＯＢ信号を検出することができる。
【００４２】
図６は、別の代表的なＭＧＴ受信機回路の実施の形態の回路図を示す。図６において、ＭＧＴ受信機１１は、差動マルチギガビットシグナリング対ＩＮＮおよびＩＰＰに結合される。この実施の形態において、送信装置（図示せず）は、そのＭＧＴ信号のための駆動出力バッファをトライステートまたはディスエーブルにしてＯＯＢシグナリングが行なえるようにできなくてもよい。このことは、汎用出力バッファ１２および１４が、ＯＯＢシグナリング期間中に、バス上に存在するＭＧＴ信号をオーバドライブすることができなければならないことを意味する。トランジスタＭ１、Ｍ２、Ｍ３およびＭ４は各々、差動信号と電圧供給源との間に結合される。トランジスタＭ１およびＭ２は結合されて正電圧を差動バス上に置き、トランジスタＭ３およびＭ４は結合されて接地電圧を差動バス上に置く。このようにして、出力バッファ１２および１４はバス上の電圧を制御できる。バッファ１２および１４は、ＯＯＢシグナリング中、適切なトランジスタを、トランジスタのゲートに信号を駆動することによってイネーブルにすることができる。このように、ＭＧＴ対上でのＯＯＢ信号の送信は、送信装置が提供するであろういかなる信号でもオーバドライブする大きさにされたトランジスタのゲートの制御によって提供される。通常のＭＧＴ動作中、これら出力バッファ１２および１４は、イネーブル信号ＥＮを用いてディスエーブルにされるため、トランジスタＭ１、Ｍ２、Ｍ３およびＭ４は通常の動作に干渉しない。好ましくは、トランジスタＭ１、Ｍ２、Ｍ３およびＭ４に大きさの必要条件があるため、外部トランジスタを使用してもよい。しかしながら、他の実施の形態では、これら大きなトランジスタをバッファと共に集積回路内で形成し得ることも意図されている。
【００４３】
トランジスタＭ１、Ｍ２、Ｍ３およびＭ４を使用して差動信号上に高電圧および接地電圧を与えることによって、図６の高電圧に対してはＶｔｔであり接地電圧に対してはＶｓｓであるこれらの電圧を、汎用出力バッファ１２および１４に対する電源電圧と異なるようにすることができる。この特徴は、信号電圧レベルを受信装置に適合させるさらなる調整によって、もう１つの設計自由度をもたらす。これら出力バッファに対するＥＮ入力により、これらを、ＭＧＴ差動信号動作に対してディスエーブルにするとともに、回路がＯＯＢ受信機として作用しているときにも、ディスエーブルにすることができる。こういったときＯＯＢ信号は入力バッファ１３および１５が受信する。
【００４４】
いくつかの応用例では、ＯＯＢ回路にＭＧＴ受信機を設けるのに必要な部品は上記よりも少なくてもよい。こういった応用例に適した代替の実施の形態について次に説明する。
【００４５】
図７には別の実施の形態が示される。この代表的な実施の形態において、汎用バッファによって与えられるＯＯＢシグナリング機能を有するＭＧＴ受信機におけるＴネットワークＴ１およびＴ２は簡略化してもよい。この例では、信号ＩＮＮおよびＩＰＰに結合される送信装置（図示せず）および受信機は、同一の共通モード電圧を有する。したがって、ＭＧＴ受信機１１において共通モード電圧調整は不要であり、抵抗器のいくつかを省いてもよい。ＭＧＴ信号受信のための残りのバッファ１１ならびにバッファ１２、１３、１４、および１５は、図５と同じやり方で動作する。抵抗器Ｒ１およびＲ５は、受信機１３、１５でＯＯＢ信号を受信するのに好都合な終端を提供するとともに、出力バッファ１２および１４からのＯＯＢ信号を供給するための終端も提供する。
【００４６】
図８は、別の代替の実施の形態を示し、この実施の形態ではＯＯＢ信号は受信機回路によって受信されるだけでよい。この実施の形態では、上記実施の形態においてＯＯＢを送信または駆動するために使用される汎用出力バッファを省いてもよい。この代表的な実施の形態では、送信装置（図示せず）が、汎用入力バッファの通過周波数よりも低い周波数を有しかつ基準Ｖｒｅｆによって設定されたしきい値よりも低い差動電圧を有する信号を送信すると、ＴネットワークＴ１およびＴ２ならびに汎用入力バッファ１３および１５が、差動信号ＩＮＮおよびＩＰＰからＯＯＢ信号を受信する。周波数がより高いＭＧＴ差動信号が受信されたときは、汎用バッファはこれに反応せず（これらのバッファがローパス周波数フィルタの性質を有するため）、周波数がより高いＭＧＴ入力バッファ１１が差動信号を受ける。
【００４７】
図９は、ＯＯＢ信号の受信および送信も可能であり、かつＭＧＴ信号の受信が可能な、図８の受信回路の代替の実施の形態を示す。図９において、この応用例は送信機装置（図示せず）および受信機が同一の共通モード電圧を有する例であり、したがって上記実施の形態で示されているＴネットワークＴ１およびＴ２は省いてもよく、抵抗器Ｒ２、Ｒ３およびＲ４、Ｒ６はレベルシフト機能が不要であるため省いてもよい。これ以外は、この回路および構成要素のバッファ１１、汎用入力バッファ１３および１５ならびに送信または出力バッファ１２および１４はトランジスタＭ１、Ｍ２、Ｍ３およびＭ４と共に、上記実施の形態と同様に動作する。
【００４８】
図１０は、もう１つの代表的な実施の形態を示す。図１０において、ＭＧＴ送信機２１は、ＯＯＢ信号を提供するために追加された追加の汎用バッファ１２および１４、ならびに単一の抵抗器Ｒ１およびＲ５を有する。この実施の形態において、送信機２１および受信機（図示せず）の共通モード電圧を一致させて、共通モード電圧シフトの実施の形態について先に示したＴネットワークが不要となるようにする。
【００４９】
動作時、図１０の送信機の実施の形態は、高速データ出力ＨＳＯＵＴに応答して差動信号を出力ＯＮＮおよびＯＰＰ上で送信するように動作する。ＯＯＢ信号が送信される場合、出力バッファ１２および１４がイネーブルにされ、信号ＯＯＢＯＵＴ上のデータが出力ＯＮＮおよびＯＰＰ上で送信される。なお、２つのバッファ１２および１４は、ＯＮＮおよびＯＰＰ双方の上で同じ電圧を送信しており、受信機（図示せず）に対するＯＯＢ信号を示す。信号ＯＮＮおよびＯＰＰ間の差動電圧が受信機におけるしきい値電圧よりも低いからである。抵抗Ｒ１およびＲ５は、ＯＯＢ信号が送信されるときに出力電圧を調整するための手段を提供する。イネーブル信号ＥＮを用いて、差動シグナリングが実行されているときに、汎用出力バッファ１２および１４の出力をトライステートにすることによって、通常の場合これら汎用出力バッファがＭＧＴ差動信号に干渉しないようにする。
【００５０】
図１１は、ＴネットワークＴ１およびＴ２と共に、ＭＧＴ送信機２１を含みさらにＯＯＢ信号送信機１２および１４を含む代表的な代替の実施の形態を示す。この実施の形態では、汎用出力バッファを用いることによって、共通モード電圧を調整して受信機（図示せず）における共通モード電圧と一致させることができる。この回路はＭＧＴ信号およびＯＯＢ信号双方の送信機である。汎用出力バッファに結合されたイネーブル信号ＥＮは、通常のＭＧＴシグナリング動作中にこれらのバッファをトライステートにするまたはディスエーブルにすることによって、これらがＭＧＴドライバ２１からの高速差動シグナリングに干渉しないようにすることができる。
【００５１】
図１２は、別の回路の実施の形態を示し、この実施の形態では、ＭＧＴ出力ドライバ２１が差動信号ＯＮＮおよびＯＰＰを駆動するために設けられ、汎用出力バッファ１２および１４がＯＯＢ信号を差動出力ＯＮＮおよびＯＰＰ上に駆動するために設けられ、汎用入力バッファ１３および１５がＯＯＢ信号を入力として受信するために設けられる。ＴネットワークＴ１およびＴ２は、上記実施の形態と同一の機能を提供する。
【００５２】
図１３は、送信機の代替の実施の形態を示し、この送信機は、高速シリアル通信のためのＭＧＴ差動信号を差動信号対ＯＮＮおよびＯＰＰ上に与え、トランジスタＭ１、Ｍ２、Ｍ３およびＭ４を用いてＯＯＢ出力信号も与える。この代表的な実施の形態において、ＭＧＴ送信機２１は、その出力をディスエーブルまたはトライステートにできなくてもよい。この例では、ＯＯＢ信号を送信するために、汎用バッファ１２および１４は、差動信号ＯＮＮおよびＯＰＰ上にある差動信号をオーバドライブすることができなければならない。したがって、トランジスタＭ１、Ｍ２、Ｍ３およびＭ４を、差動信号を高電圧または低電圧に駆動して論理「１」または論理「０」を送信するのに十分な大きさにする必要がある。ＯＯＢ信号がＯＮＮおよびＯＰＰ両者の上でローでなければならないとき、トランジスタＭ３およびＭ４の正しいゲート動作のためには、バッファ１４の入力にインバータが必要である。イネーブル信号ＥＮによって、汎用出力バッファ１２および１４を、ＯＯＢ信号のシグナリング中でないときにディスエーブルにしてこれらバッファが通常の差動シグナリング動作に干渉しないようにすることができる。
【００５３】
図１３の実施の形態を、ＴネットワークＴ１およびＴ２が送信機にとって不要である応用例のために変形してもよい。送信機２１および受信機（図示せず）が同じ共通モード電圧を有する差動信号ＯＮＮおよびＯＰＰに結合される場合、図１３の回路を、上記実施の形態に記載のＴネットワークの抵抗器Ｒ２、Ｒ３、Ｒ４およびＲ６なしで設けてもよい。
【００５４】
本発明の実施の形態は、ＭＧＴ信号を受信および送信するための、かつＯＯＢ信号を受信および送信するための汎用バッファを用いてＯＯＢ信号をＭＧＴインターフェイス上で受信および送信するための、回路および方法を提供する。好都合なことに、この回路は、ＯＯＢプロトコルがまだわかっていないときでも提供できる。上記実施の形態の使用は、将来のまたはまだ規定されていないＯＯＢプロトコルのためのＯＯＢ信号を受信できる回路を設計者が完成できるようにする方法を提供することにより、将来のシステムのコストを下げ高コストの再設計をしなくてもよいようにする。
【００５５】
上記実施の形態は、ＭＧＴ受信機にＯＯＢ信号入力および出力バッファを与えるとともに、ＭＧＴ送信機にＯＯＢ信号入力および出力バッファを与える。ＭＧＴ受信機およびＭＧＴ送信機を組合せてＭＧＴトランシーバを形成することは、本発明の一部とみなされるもう１つの代替の実施の形態であり添付の請求項の範囲に含まれる。このＭＧＴトランシーバは、上記受信機および送信機の実施の形態のように、適用可能な場合はＴネットワーク、適用可能な場合は抵抗器Ｒ１およびＲ５、および適用可能な場合は高および低ＯＯＢ信号を与えるトランジスタＭ１、Ｍ２、Ｍ３およびＭ４と共に配置することができる。
【００５６】
上記実施の形態は、回路基板上のまたはシステム内の独立型回路として提供し得る。より典型的には、上記回路の実施の形態は、好都合なことに集積回路上の入力および出力バッファとして実現し得る。これら実施の形態の使用は特に、ＦＰＧＡといったプログラム可能または再プログラム可能な集積回路にとって好都合である。よって、これら集積回路を、回路をプログラムすることによって任意のＯＯＢ信号プロトコルと共に使用して、受信したＯＯＢ信号を認識する、または送信するＯＯＢ信号を形成することができる。新たなバッファ回路を製造するまたは集積回路を再設計する必要はない。プログラミング工程によって設計を完成または更新することにより設計プロセスの「将来を保証する」ことができる。上記実施の形態が提供するＯＯＢ信号を、最終的に明らかになるＯＯＢプロトコルを認識するように変更することができるＦＰＧＡ上のプログラマブル回路によって処理することができる。
【００５７】
上記実施の形態は独立型集積回路として提供してもよい。これら代替の実現化例は、本発明のさらなる実施の形態とみなされ、添付の請求項の範囲に含まれる。当業者は、代表的な実施の形態に対する数多くの明らかな変形を、開示されている発明を使用しながらでも行なうことができることを理解するであろう。たとえば、上記説明および添付の請求項において使用されている用語のいくつかは、関連技術で現在使用されている用語および現在作成中の規格の草案で使用されている用語を基準にして選択されている。産業界および規格の作成において使用されることによって時間の経過に伴い生じるこういった用語および略語の変化は考慮されており開示されている発明の範囲を変更するまたは添付の請求項の範囲を限定するものではない。これら変形は、追加の実施の形態であるとみなされ、本発明の範囲に含まれると考えられ、添付の請求項の範囲に含まれる。
【図１Ａ】
0005580836.tif 000002
【図１Ｂ】
0005580836.tif 000003
【図２】
0005580836.tif 000004
【図３】
0005580836.tif 000005
【図５】
0005580836.tif 000006
【図６】
0005580836.tif 000007
【図７】
0005580836.tif 000008
【図８】
0005580836.tif 000009
【図９】
0005580836.tif 000010
【図１０】
0005580836.tif 000011
【図１１】
0005580836.tif 000012
【図１２】
0005580836.tif 000013
【図１３】
0005580836.tif 000014
【図４】
0005580836.tif 000015