(57)【要約】磁性体記憶装置は、第１の磁性体と非磁性体と第２の磁性体とが積層された積層構造体と、第１の磁性体側及び第２の磁性体側のいずれかの側に設けられた第３の磁性体とを具備する。第１の磁性体と第２の磁性体との磁化方向の相違で積層構造体の抵抗が変化する。第３の磁性体の第１の磁性体への射影が第１の磁性体と少なくとも一部で重なり合う。第１の磁性体と第３の磁性体とは磁気的に結合する。第１の磁性体の平面形状が第１の方向に長い形状である。第１の方向で、第３の磁性体の長さは、第１の磁性体の長さより短い。第１の磁性体の平面形状の長軸方向の長さを短軸方向の長さで割ったアスペクト比は、第３の磁性体のアスペクト比より大きい。
2008146610.tif 000002
【特許請求の範囲】
【請求項１】
第１の磁性体と非磁性体と第２の磁性体とが積層された積層構造体と、
前記第１の磁性体側及び前記第２の磁性体側のいずれか一方の側に設けられた第３の磁性体と
を具備し、
前記第１の磁性体と前記第２の磁性体との磁化方向の相違で前記積層構造体の抵抗が変化し、
前記第３の磁性体の第１の磁性体への射影が前記第１の磁性体と少なくとも一部で重なり合い、
前記第１の磁性体と前記第３の磁性体とは磁気的に結合し、
前記第１の磁性体の平面形状が第１の方向に長い形状であり、
前記第１の方向において、前記第３の磁性体の長さは、前記第１の磁性体の長さより短く、
前記第１の磁性体の平面形状の長軸方向の長さを短軸方向の長さで割ったアスペクト比は、前記第３の磁性体の平面形状の長軸方向の長さを短軸方向の長さで割ったアスペクト比より大きい
磁性体記憶装置。
【請求項２】
第１の磁性体と非磁性体と第２の磁性体とが積層された積層構造体と、
前記第１の磁性体側及び前記第２の磁性体側のいずれか一方の側に設けられた第３の磁性体と
を具備し、
前記第１の磁性体と前記第２の磁性体との磁化方向の相違で前記積層構造体の抵抗が変化し、
前記第１の磁性体の第３の磁性体への射影が前記第３の磁性体と少なくとも一部で重なり合い、
前記第３の磁性体と前記第１の磁性体とは磁気的に結合し、
前記第３の磁性体の平面形状が第１の方向に長い形状であり、
前記第１の方向において、前記第１の磁性体の長さは、前記第３の磁性体の長さより短く、
前記第３の磁性体の平面形状の長軸方向の長さを短軸方向の長さで割ったアスペクト比は、前記第１の磁性体の平面形状の長軸方向の長さを短軸方向の長さで割ったアスペクト比より大きい
磁性体記憶装置。
【請求項３】
請求の範囲１又は２に記載の磁性体記憶装置において、
前記第１の磁性体及び前記第３の磁性体のうち前記第１の方向における長さが相対的に長い長形磁性体と、相対的に短い短形磁性体とは、
磁界を前記長形磁性体の長軸方向に印加したときの前記長形磁性体の磁化方向反転磁界が、前記磁界を前記短形磁性体の長軸方向に印加したときの前記短形磁性体の磁化方向反転磁界より大きい
磁性体記憶装置。
【請求項４】
請求の範囲１乃至３のいずれか一項に記載の磁性体記憶装置において、
前記第１の磁性体及び前記第３の磁性体のうち前記第１の方向における長さが相対的に長い長形磁性体と、相対的に短い短形磁性体とは、
前記長形磁性体の異方性磁界が、前記短形磁性体の異方性磁界より大きい
磁性体記憶装置。
【請求項５】
請求の範囲１乃至４のいずれか一項に記載の磁性体記憶装置において、
前記積層構造体は、前記第１の磁性体の磁化方向と前記第２の磁性体の磁化方向との相対的な関係によりデータを記憶し、
前記データを読み出すとき、前記第２の磁性体の磁化方向は、所望の方向に向いている
磁性体記憶装置。
【請求項６】
請求の範囲１乃至５のいずれか一項に記載の磁性体記憶装置において、
前記第２の磁性体の平面形状は、前記第１の磁性体の平面形状と同じ形状、又は、前記第１の磁性体の平面形状全体を含む形状である
磁性体記憶装置。
【請求項７】
請求の範囲１に記載の磁性体記憶装置において、
前記第１の磁性体の平面形状の長軸方向とは異なる方向において、前記第３の磁性体の平面形状の長さが、前記第１の磁性体の平面形状の長さよりも短い
磁性体記憶装置。
【請求項８】
請求の範囲２に記載の磁性体記憶装置において、
前記第１の磁性体の平面形状の長軸方向とは異なる方向において、前記第３の磁性体の平面形状の長さが、前記第１の磁性体の平面形状の長さよりも長い
磁性体記憶装置。
【請求項９】
請求の範囲１乃至８のいずれか一項に記載の磁性体記憶装置において、
前記第１の磁性体の平面形状の長軸方向と、前記第３の磁性体の長軸方向とが異なる
磁性体記憶装置。
【請求項１０】
請求の範囲１乃至８のいずれか一項に記載の磁性体記憶装置において、
前記第１の磁性体の平面形状の長軸方向と、前記第３の磁性体の長軸方向とが一致する
磁性体記憶装置。
【請求項１１】
請求の範囲１乃至１０のいずれか一項に記載の磁性体記憶装置において、
前記第１の磁性体が、単層の磁性体、複数の磁性体の積層構造、及び、複数の磁性体が各磁性体間に挟まれた非磁性体を介して反強磁性結合又は強磁性結合した構造のうちのいずれかである
磁性体記憶装置。
【請求項１２】
請求の範囲１乃至１１のいずれか一項に記載の磁性体記憶装置において、
前記第２の磁性体が、単層の磁性体、複数の磁性体の積層構造、及び、複数の磁性体が各磁性体間に挟まれた非磁性体を介して反強磁性結合又は強磁性結合した構造のうちのいずれかである
磁性体記憶装置。
【請求項１３】
請求の範囲１乃至１２のいずれか一項に記載の磁性体記憶装置において、
前記第３の磁性体が、単層の磁性体、複数の磁性体の積層構造、及び、複数の磁性体が各磁性体間に挟まれた非磁性体を介して反強磁性結合又は強磁性結合した構造のうちのいずれかである
磁性体記憶装置。
【請求項１４】
請求の範囲１乃至１２のいずれか一項に記載の磁性体記憶装置において、
第３の磁性体は、
複数の磁性体が各磁性体間に挟まれた非磁性体を介して反強磁性結合又は強磁性結合した構造であり、
磁性体と非磁性体と磁性体とで構成される組の少なくとも一組が反強磁性結合しており、
全体の磁化量がほぼゼロとなる膜構成であり、
前記第１の磁性体の反転磁界より小さい磁界で、前記少なくとも一組で磁化方向が逆向きからずれる
磁性体記憶装置。
【請求項１５】
請求の範囲１乃至１４のいずれか一項に記載の磁性体記憶装置において、
前記第２の磁性体が、反強磁性体と積層され、両者が反強磁性結合している
磁性体記憶装置。
【請求項１６】
請求の範囲１乃至１５のいずれか一項に記載の磁性体記憶装置において、
請求の範囲１に記載の非磁性体が、トンネル絶縁体、又は導電体である
磁性体記憶装置。
【請求項１７】
請求の範囲１乃至１６のいずれか一項に記載の磁性体記憶装置において、
前記第１の磁性体と前記第３の磁性体とが強磁性結合している
磁性体記憶装置。
【請求項１８】
請求の範囲１乃至１７のいずれか一項に記載の磁性体記憶装置において、
前記第１の磁性体及び／又は前記第３の磁性体が複数の磁性体層と各磁性体層間に形成した導電体とを含み、前記第１の磁性体と前記第３の磁性体を反強磁性結合又は強磁性結合しており、
書き込み磁場を印加したとき、前記第３の磁性体側の前記第１の磁性体の磁性体の磁化方向と前記第１の磁性体側の前記第３の磁性体の磁性体の磁化方向とは、磁気的結合方向がエネルギーを小さくする関係である
磁性体記憶装置。
【請求項１９】
請求の範囲１乃至１６のいずれか一項に記載の磁性体記憶装置において、
前記第１の磁性体と前記第３の磁性体とが、書き込み時に逆向きに磁化する
磁性体記憶装置。
【請求項２０】
請求の範囲１乃至１６、１９のいずれか一項に記載の磁性体記憶装置において、
前記第１の磁性体と前記第３の磁性体とが漏れ磁界を介して磁気的に結合している
磁性体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は磁性体記憶装置に関し、特に形状異方性を有する記憶素子を用いた磁性体記憶装置に関する。
【背景技術】
【０００２】
磁性体記憶装置として、例えば、磁気抵抗素子を記憶素子として用いてメモリを構成するものが知られている。
磁気抵抗素子の例として、Ｔｕｎｎｅｌｉｎｇ  Ｍａｇｎｅｔｒｏｒｅｇｉｓｔａｎｃｅ（以下ＴＭＲ）と呼ばれるトンネル絶縁膜を２つの磁性体間に挟んだ構造について説明する。図１は、Ｒｏｙ  Ｓｃｈｅｕｅｒｌｅｉｎ，  ｅｔ  ａｌ．，“Ａ  １０ｎｓ  Ｒｅａｄ  ａｎｄ  Ｗｒｉｔｅ  Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ  Ａｒｒａｙ  Ｕｓｉｎｇ  ａ  Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ  ａｎｄ  ＦＥＴ  Ｓｗｉｔｃｈ  ｉｎ  ｅａｃｈ  Ｃｅｌｌ”，２０００  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ  ＤＩＧＥＳＴ  ＯＦ  ＴＥＣＨＮＩＣＡＬ  ＰＡＰＥＲＳ  （ｐ．１２８）で報告されたＴＭＲ素子の例を示す断面図である。このＴＭＲ素子は、積層された反強磁性体層２０１、ピン層２０２、トンネル絶縁層２０３及び強磁性体フリー層２０４を備える。反強磁性体層２０１は、ＦｅＭｎ（１０ｎｍ）で形成されている。強磁性体のピン層２０２は、ＣｏＦｅ（２．４ｎｍ）で形成されている。トンネル絶縁層２０３は、Ａｌ２Ｏ３で形成されている。強磁性体のフリー層２０４は、ＮｉＦｅ（５ｎｍ）で形成されている。反強磁性体層２０１とフリー層２０４には電圧が印加できるよう、導体配線が接続されている。ピン層２０２の磁化方向は反強磁性体層２０１によりある方向に固定されている。フリー層２０４はある方向に磁化しやすいように形成されており、その磁化方向は外部から磁場を印加することにより変化させることができる。フリー層２０４の膜の水平方向のうち、磁化しやすい方向を容易軸、容易軸に垂直で磁化しにくい方向を困難軸と呼ぶ。フリー層２０４とピン層２０２との間に電圧を印加するとトンネル絶縁膜２０３を通して電流が流れるが、フリー層２０４とピン層２０２の磁化方向の関係により抵抗値が変化する。すなわち磁化方向が同じ場合は抵抗が低く、反対向きの場合は抵抗が高くなる。【０００３】
次に、ＴＭＲ素子を記憶素子に用いた不揮発性メモリ（磁気記憶装置）について説明する。図２は、Ｍ．Ｄｕｒｌａｍ，ｅｔ  ａｌ．，“Ｎｏｎｖｏｌａｔｉｌｅ  ＲＡＭ  ｂａｓｅｄ  ｏｎ  Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ  Ｅｌｅｍｅｎｔｓ”，２０００  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ  ＤＩＧＥＳＴ  ＯＦ  ＴＥＣＨＮＩＣＡＬ  ＰＡＰＥＲＳ  （ｐ．１３０）で報告された不揮発性メモリの例を示す斜視図である。この不揮発性メモリ２１０は、アレイ状に配置されたＴＭＲ素子２０５の上下に、交差する１対の配線が設置される。上部配線２０６はＴＭＲ素子２０５のフリー層と接続されている。ＴＭＲ素子２０５の反強磁性体層は第３の配線２０７を介して下層に形成されたトランジスタ２０８のドレインに接続されている。２つの配線Ｂ（Ｂ１〜Ｂ４のいずれか）、配線Ｄ（Ｄ１〜Ｄ４のいずれか）に電流を流すことで交点近傍に合成磁場を発生させ、電流の方向によりフリー層の磁化方向を設定する。これによりＴＭＲ素子２０５の抵抗値を変化させることができる。データの読み出しは、以下のようにして行う。まず、読み出すＴＭＲ素子２０５に接続されたトランジスタ２０８を配線Ｗによりオン状態にする。次に、配線ＢよりＴＭＲ２０５素子に電圧を印加する。それにより、ＴＭＲ素子２０５を介して電流が流れる。読み出しは、その流れる電流でＴＭＲ素子２０５の抵抗値を評価することで行う。【０００４】
前述のフリー層の面の形状としては、楕円形や長方形のような一方向に長い形状が一般的に用いられる。このような一方向に長い形状では、磁性体の形状異方性により、磁化しやすい軸、すなわち容易軸がその長い方向に形成される。記憶素子は、磁性体の磁化が容易軸のどちらを向くかで２つの磁化状態をつくることができる。磁化の向きを反転させる磁場は形状異方性、すなわちフリー層の形状に敏感である。しかし、多数の磁気記憶素子をメモリセルに用いた不揮発性メモリにおいて、同じ形状のフリー層を形成することは、メモリセルを微細化するほど難しくなる。その結果、個々のフリー層の形状にばらつきが発生し、そのばらつきが反転磁場のばらつきを発生させることが考えられる。特に、長辺に沿った部分の磁化方向変化が妨げられ、磁化反転に必要な磁場が大きくなるに連れて、この部分のパターンに変形があるとばらつきが発生しやすい。このように、開示された磁性体記憶装置では反転磁場が大きく、また反転磁場ばらつきの抑制が困難になり易いという問題があった。【０００５】
特開２００１−２６７５２２号公報（対応米国出願ＵＳ６３９６７３５（Ｂ２））に磁気メモリ素子及び磁気メモリが開示されている。この磁気メモリ素子は、少なくとも第１磁性層、非磁性層、第２磁性層を積層している。この磁気メモリ素子は、前記第１又は第２磁性層の前記非磁性層積層側と異なる側に少なくとも一つの導体層を介して第３磁性層を設けている。【０００６】
特開２００５−８５９５１号公報に磁気記憶素子及び磁気メモリが開示されている。この磁気記憶素子は、情報を磁性体の磁化状態によって保持する記憶層と、外部磁場により磁化状態が変化する補助磁性層とを少なくとも有して成る。前記補助磁性層が、非磁性層により分割された複数層の磁性層から成る。前記補助磁性層の隣り合う磁性層間に反平行に磁化する磁気的相互作用を有する。前記補助磁性層の偶数番目の磁性層の磁化量の総和と、前記補助磁性層の奇数番目の磁性層の磁化量の総和とがほぼ等しい。【０００７】
特開２００６−３５２０６２号公報に磁気抵抗デバイス、及び、それを用いた磁気メモリが開示されている。この磁気抵抗素子は、反転可能な磁化自由層と、磁化が固着された磁化固定層とを具備する。前記磁化自由層は、複数の強磁性層を含み、且つ、前記複数の強磁性層の隣接する２つの強磁性層が非磁性層を介して反平行結合されるように構成された第１の反平行結合積層フェリ構造体と、強磁性を示す第１の反転誘導層とを備える。前記第１の反転誘導層は、前記第１の反平行結合積層フェリ構造体と強磁性結合され、且つ、反転磁場が前記第１の反平行結合積層フェリ構造体の反平行結合が外れ始める磁場よりも小さくなるように構成されている。
【発明の開示】
【０００８】
本発明の目的は、磁気抵抗記憶素子の磁性体の反転磁場を小さくすると共に、形状ばらつきによる反転磁場ばらつきへの影響を抑制することが可能な磁性体記憶装置を提供することにある。
【０００９】
本発明の磁性体記憶装置は、第１の磁性体と非磁性体と第２の磁性体とが積層された積層構造体と、第１の磁性体側及び第２の磁性体側のいずれか一方の側に設けられた第３の磁性体とを具備する。第１の磁性体と第２の磁性体との磁化方向の相違で積層構造体の抵抗が変化する。第３の磁性体の第１の磁性体への射影が第１の磁性体と少なくとも一部で重なり合う。第１の磁性体と第３の磁性体とは磁気的に結合する。第１の磁性体の平面形状が第１の方向に長い形状である。第１の方向において、第３の磁性体の長さは、第１の磁性体の長さより短い。第１の磁性体の平面形状の長軸方向の長さを短軸方向の長さで割ったアスペクト比は、第３の磁性体の平面形状の長軸方向の長さを短軸方向の長さで割ったアスペクト比より大きい。
【００１０】
本発明の磁性体記憶装置は、第１の磁性体と非磁性体と第２の磁性体とが積層された積層構造体と、第１の磁性体側及び第２の磁性体側のいずれか一方の側に設けられた第３の磁性体とを具備する。第１の磁性体と第２の磁性体との磁化方向の相違で積層構造体の抵抗が変化する。第１の磁性体の第３の磁性体への射影が第３の磁性体と少なくとも一部で重なり合う。第３の磁性体と第１の磁性体とは磁気的に結合する。第３の磁性体の平面形状が第１の方向に長い形状である。第１の方向において、第１の磁性体の長さは、第３の磁性体の長さより短い。第３の磁性体の平面形状の長軸方向の長さを短軸方向の長さで割ったアスペクト比は、第１の磁性体の平面形状の長軸方向の長さを短軸方向の長さで割ったアスペクト比より大きい。
【図面の簡単な説明】
【００１１】
【図１】図１は、報告されたＴＭＲ素子の例を示す断面図である。
【図２】図２は、報告された不揮発性メモリの例を示す斜視図である。
【図３】図３は、本発明の磁性体記憶装置における磁気抵抗記憶素子の実施例を示す要部断面図である。
【図４】図４は、本発明の磁性体記憶装置における磁気抵抗記憶素子の実施例を示す要部平面図である。
【図５】図５は、本発明の磁性体記憶装置における磁気抵抗記憶素子の実施例の応用例を示す要部断面図である。
【図６】図６は、本発明の磁性体記憶装置における磁気抵抗記憶素子の実施例の応用例を示す要部平面図である。
【図７】図７は、本発明の磁性体記憶装置における磁気抵抗記憶素子の実施例の他の応用例を示す要部断面図である。
【図８】図８は、本発明の磁性体記憶装置における磁気抵抗記憶素子の実施例の他の応用例を示す要部平面図である。
【図９】図９は、本発明の磁性体記憶装置における磁気抵抗記憶素子の実施例の更に他の応用例を示す要部断面図である。
【図１０】図１０は、本発明の磁性体記憶装置における磁気抵抗記憶素子の実施例の更に他の応用例を示す要部平面図である。
【図１１】図１１は、本発明の磁性体記憶装置の実施例の構成を示す概略回路ブロック図である。
【図１２】図１２は、本発明の磁性体記憶装置に適用される磁気抵抗記憶素子の実施例の構成を示す要部断面図である。
【図１３】図１３は、本発明の磁性体記憶装置に適用される磁気抵抗記憶素子の実施例の構成を示すメモリアレイ主要部平面図である。
【図１４Ａ】図１４Ａは、ＴＭＲ素子の平面形状の一例を示す平面図である。
【図１４Ｂ】図１４Ｂは、ＴＭＲ素子の平面形状の一例を示す平面図である。
【図１４Ｃ】図１４Ｃは、ＴＭＲ素子の平面形状の一例を示す平面図である。
【図１４Ｄ】図１４Ｄは、ＴＭＲ素子の平面形状の一例を示す平面図である。
【図１５】図１５は、本発明の磁性体記憶装置に適用される磁気抵抗記憶素子の他の実施例の構成を示す要部断面図である。
【図１６】図１６は、本発明の磁性体記憶装置に適用される磁気抵抗記憶素子の他の実施例の構成を示すメモリアレイ主要部平面図である。
【図１７Ａ】図１７Ａは、ＴＭＲ素子の平面形状の他の一例を示す平面図である。
【図１７Ｂ】図１７Ｂは、ＴＭＲ素子の平面形状の他の一例を示す平面図である。
【図１７Ｃ】図１７Ｃは、ＴＭＲ素子の平面形状の他の一例を示す平面図である。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の磁性体記憶装置の実施例に関して、添付図面を参照して説明する。【００１３】
図３は、本発明の磁性体記憶装置における磁気抵抗記憶素子の実施例の構成を示す要部断面図である。図４は、本発明の磁性体記憶装置における磁気抵抗記憶素子の実施例の構成を示す要部平面図である。【００１４】
磁気抵抗記憶素子１０は、第１の磁性体１と非磁性体２と第２の磁性体３とを積層した積層構造体８と、第１の磁性体１と対向した第３の磁性体４とを具備している。第１の磁性体１と第３の磁性体４とは磁気的に結合していれば、互いに接触していても、離れていても良い。磁気的な結合としては、反強磁性結合や強磁性結合、端部の漏れ磁場を介した結合が例示される。【００１５】
第１の磁性体１は、ＴＭＲ素子におけるフリー層である。その平面形状（ＸＹ平面形状）は、一方向（Ｘ方向）に長い形状である。第２の磁性体３は、ＴＭＲ素子におけるピン層である。その平面形状（ＸＹ平面形状）は、第１の磁性体１と同じ形状、又は、第１の磁性体１の全体を含んだ形状である。非磁性体２は、第１の磁性体１と第２の磁性体３との間に設けられている。ＴＭＲ素子におけるバリア層である。その平面形状（ＸＹ平面形状）は、第１の磁性体１と同じ、又は、第２の磁性体３と同じ形状である。【００１６】
第３の磁性体４の平面形状（ＸＹ平面形状）は、第１の磁性体１の長辺方向（Ｘ方向）においては、第１の磁性体１より短い。このため、第３の磁性体４を第１の磁性体１の平面（ＸＹ平面）へ投影（射影）したとき、第１の磁性体１には、平面上で第３の磁性体４と重なっている領域５と、第３の磁性体４と重なっていない領域６とが存在する。また、第３の磁性体４の平面形状（ＸＹ平面形状）における長軸の長さを短軸の長さで割ったアスペクト比は、第１の磁性体１の平面形状（ＸＹ平面形状）における長軸の長さを短軸の長さで割ったアスペクト比より小さい。また、第１の磁性体１の長軸方向とは異なる方向については、第３の磁性体４の長さは第１の磁性体１の長さより短くても長くても良い。また、第１の磁性体１の長軸方向と第３の磁性体４の長軸方向は異なっても良い。【００１７】
本磁性体記憶装置の磁気抵抗記憶素子１０の第１の磁性体１は一方向（Ｘ方向）に長い平面形状を有している。すなわち、アスペクト比が大きい形状を有している。そのため、形状異方性により磁化しやすい方向軸である容易軸が形成される。この場合、Ｘ方向に容易軸が形成される。従って、異方性磁界が大きく、大きい磁界により磁化方向が変化する。一方、第３の磁性体４は第１の磁性体１に比較して、アスペクト比が小さい形状を有している。従って、異方性磁界が小さく、相対的に小さい磁界で磁化方向の変化が発生する。すなわち、第１の磁性体１の磁化反転磁界より第３の磁性体４の磁化反転磁界の方が小さい関係にある。【００１８】
第１の磁性体１の磁化反転磁界より第３の磁性体４の磁化反転磁界の方が小さいので、磁気抵抗記憶素子１０に磁界が印加されたとき、まず、第３の磁性体４の磁化方向が変化する。このとき、第１の磁性体１と第３の磁性体４とは磁気的に結合しているので、第３の磁性体４は第１の磁性体１の磁化方向が変化するのを助ける力を与えることができる。従って、第１の磁性体１の磁化方向を確実に変化させることができる。【００１９】
非磁性体２は、例えば、薄膜ＭｇＯなどのトンネル絶縁体や、Ｃｕなどの導電体である。第１の磁性体１と第２の磁性体３と第３の磁性体４とは、それぞれ単層の磁性体、複数層の磁性体、複数層の磁性体の間に非磁性導電体を挟み、非磁性導電体の両側の磁性体が反強磁性結合又は強磁性結合した構造のいずれであってもよい。【００２０】
次に本磁性体記憶装置の動作方法について説明する。
まず、データの書き込み動作について説明する。まず、外部より、第１の磁性体１における容易軸方向の成分を持つ磁界を磁気抵抗記憶素子１０に与える。第３の磁性体４は、第１の磁性体１に比べアスペクト比が小さく異方性磁界が小さいので、小さい磁界で磁化方向の変化が発生する。ここで、第１の磁性体１と第３の磁性体４とは磁気的に結合しているので、第３の磁性体４は第１の磁性体１の磁化方向が変化するのを助ける力を与える。例えば、第１の磁性体１と第３の磁性体４とが反強磁性結合又は強磁性結合している場合、第１の磁性体１の磁化方向が変化する向きに、先に磁化方向の変化がはじまっている第３の磁性体４から磁気的な力が伝達される。また、例えば、第１の磁性体１と第３の磁性体４とがパターン端部から発生する漏れ磁場を介して結合している場合、先に変化する第３の磁性体４の磁化方向は、第１の磁性体１の磁化方向が変化することにより当該漏れ磁場が相殺される向きになる。すなわち、第３の磁性体４の磁化方向と第１の磁性体１の磁化方向とはほぼ逆向きの関係になる。
その後、十分な大きさの磁界を印加することで、第１の磁性体１の磁化方向を印加する磁界の向きに向けることができる。それにより、印加する磁界の向きを制御することで、容易軸のうち所望の向きに第１の磁性体１の磁化方向を設定することができる。すなわち、磁気抵抗記憶素子１０にデータを書き込むことができる。【００２１】
このとき、第３の磁性体４は第１の磁性体１の磁化方向が変化するのを補助することができるので、第３の磁性体の無い場合に比較して、第１の磁性体１の反転磁場を小さくすることができ、加えて、形状ばらつきによる反転磁場ばらつきへの影響を抑制することができ、結果として、磁化方向をより確実に変化させることができる。【００２２】
次にデータの読み出し動作について説明する。まず、第２の磁性体３の磁化方向を所望の向きに設定する。これにより、第１の磁性体１の磁化方向と第２の磁性体３の磁化方向との相違（相対的な向きの関係）により磁気抵抗記憶素子１０の抵抗値が変化する。この抵抗値の相違を評価することで、磁気抵抗記憶素子１０からデータを読み出すことができる。【００２３】
なお、読み出し動作時における第２の磁性体３の磁化方向の設定は、読み出し動作時に行っても良いし、製造時に磁化方向が所望の向きになるような手段を設けても良い。【００２４】
第３の磁性体４は、複数の磁性体が各磁性体間に挟まれた非磁性体を介して反強磁性結合又は強磁性結合した構造を有し、磁性体と非磁性体と磁性体とで構成される組の少なくとも一組が反強磁性結合しており、全体の磁化量がほぼゼロとなる膜構成である場合、一方向の磁界をかけても磁化反転は発生しない。この場合、第１の磁性体１の反転磁界より小さい磁界で反強磁性結合している磁性体の組のうち少なくとも一組で磁化方向が逆向きからずれるように反強磁性結合を設定することで適切に動作する。【００２５】
第１の磁性体１と第３の磁性体４とを反強磁性結合又は強磁性結合させる場合、書き込み磁場を印加したとき、第３の磁性体４の側の第１の磁性体１の磁化方向と、第１の磁性体１の側の第３の磁性体４の磁化方向と、磁気的結合方向とがエネルギーを小さくする関係とする。【００２６】
第１の磁性体１を磁性体と非磁性体と磁性体の積層構造にして、磁性体を反強磁性結合させ、全体の磁化量をほぼゼロになるように磁性体の膜厚を調整した場合の書き込み方法としては、以下のトグル型書き込み法が例示される。すなわち、第１の磁性体１の異方性磁界方向で適切な大きさの第１の磁場と、これと直交し適切な大きさの第２の磁場を用意する。そして、まず第２の磁場を印加し、次に第１の磁場を印加し、次に第２の磁場を停止し、最後に第１の磁場を停止する。このようにすることで、当初の方向から逆方向に磁化方向を反転させることができる。【００２７】
本実施例では、小さい磁界で磁化変化する第３の磁性体４から第１の磁性体１に磁化変化を誘導する力が働く。そのため、第１の磁性体１の磁化反転に必要な磁界が小さくて済む。特に、一方向に長い第１の磁性体１において磁化方向変化が起きにくい長辺近傍のそばに第３の磁性体４が対向し磁化方向変化を誘導するため、長辺近傍のパターン形状のみだれが原因となる反転磁界のばらつきを小さくすることができる。また、第１の磁性体１には第３の磁性体４とは対向しない領域があるため、第１の磁性体１がもつ形状異方性が保持され、熱擾乱耐性を確保できる。このことから、本発明の実施例の磁気抵抗記憶素子を複数用意し、書き込みと読み出しの制御を行うことで、書き込み電流が小さく、書き込み電流ばらつきの小さいメモリアレイが形成できる。【００２８】
本発明の実施例では、第３の磁性体４は、第１の磁性体１に対して、前述のように第２の磁性体３とは反対側にある。しかし、第３の磁性体４は、第１の磁性体１に対して、第２の磁性体３とは同じ側にあっても良い。それを示しているのが図５及び図６である。図５は、本発明の磁性体記憶装置における磁気抵抗記憶素子の実施例の応用例を示す要部断面図である。図６は、本発明の磁性体記憶装置における磁気抵抗記憶素子の実施例の応用例を示す要部平面図である。磁気抵抗記憶素子１０ａは、第１の磁性体１と非磁性体２と第２の磁性体３とを積層した積層構造体８と、第２の磁性体３と対向した第３の磁性体４とを具備している。第１の磁性体１と第３の磁性体４とは磁気的に結合している。磁気的な結合としては、反強磁性結合や強磁性結合、端部の漏れ磁場を介した結合が例示される。各構成については、積層構造体８と第３の磁性体４との位置関係が異なる他は、図３及び図４の場合と同様であるのでその説明を省略する。この場合にも、図３及び図４の場合と同様の効果を得ることができる。【００２９】
上記各実施例では、第１の磁性体１の長辺方向において第３の磁性体４は第１の磁性体１より短く、第３の磁性体４のアスペクト比は第１の磁性体１のアスペクト比より小さい。しかし、第３の磁性体４の長辺方向において第１の磁性体１は第３の磁性体４より短く、第１の磁性体１のアスペクト比は第３の磁性体４のアスペクト比より小さくても良い。それを示しているのが図７及び図８、図９及び図１０である。【００３０】
図７は、本発明の磁性体記憶装置における磁気抵抗記憶素子の実施例の他の応用例を示す要部断面図である。図８は、本発明の磁性体記憶装置における磁気抵抗記憶素子の実施例の他の応用例を示す要部平面図である。磁気抵抗記憶素子１０ｂは、第１の磁性体１と非磁性体２と第２の磁性体３とを積層した積層構造体８と、第１の磁性体１と対向した第３の磁性体４とを具備している。第１の磁性体１と第３の磁性体４とは磁気的に結合している。磁気的な結合としては、反強磁性結合や強磁性結合、端部の漏れ磁場を介した結合が例示される。第１の磁性体１の平面形状（ＸＹ平面形状）は、第３の磁性体４の長辺方向（Ｘ方向）においては、第３の磁性体４より短い。第１の磁性体１を第３の磁性体４の平面（ＸＹ平面）へ投影（射影）したとき、第３の磁性体４には、平面上で第１の磁性体１と重なっている領域５と、第１の磁性体１と重なっていない領域６とが存在する。また、第１の磁性体１の平面形状（ＸＹ平面形状）における長軸の長さを短軸の長さで割ったアスペクト比は、第３の磁性体４の平面形状（ＸＹ平面形状）における長軸の長さを短軸の長さで割ったアスペクト比より小さい。各構成については、第１の磁性体１と第３の磁性体４との形状の関係が逆である他は、図３及び図４の場合と同様であるのでその説明を省略する。【００３１】
この場合にも、第１の磁性体１と第３の磁性体４との関係に関し、図３及び図４の場合と同様の効果を得ることができる。
また、第１の磁性体１は形状異方性が小さいため、アスペクト比が相対的に大きい磁性体に比較して熱擾乱の影響を受け易くなる。しかし、第３の磁性体４は、既述のように、形状異方性が保持され、熱擾乱耐性が高い。第１の磁性体１と第３の磁性体４とは磁気的に結合していることから、第３の磁性体４の高い熱擾乱耐性により、第１の磁性体１も同様に高い熱擾乱耐性を有することができる。【００３２】
図９は、本発明の磁性体記憶装置における磁気抵抗記憶素子の実施例の更に他の応用例を示す要部断面図である。図１０は、本発明の磁性体記憶装置における磁気抵抗記憶素子の実施例の更に他の応用例を示す要部平面図である。磁気抵抗記憶素子１０ｃは、第１の磁性体１と非磁性体２と第２の磁性体３とを積層した積層構造体８と、第２の磁性体３と対向した第３の磁性体４とを具備している。第１の磁性体１と第３の磁性体４とは磁気的に結合している。磁気的な結合としては、反強磁性結合や強磁性結合、端部の漏れ磁場を介した結合が例示される。各構成については、積層構造体８と第３の磁性体４との位置関係が異なる他は、図７及び図８の場合と同様であるのでその説明を省略する。この場合にも、図７及び図８の場合と同様の効果を得ることができる。【００３３】
次に、本発明の磁性体記憶装置の実施例について具体的に説明する。
図１１は、本発明の磁性体記憶装置の実施例の構成を示す概略回路ブロック図である。図１２は、本発明の磁性体記憶装置に適用される磁気抵抗記憶素子の実施例の構成を示す要部断面図である。図１３は、本発明の磁性体記憶装置に適用される磁気抵抗記憶素子の実施例の構成を示すメモリアレイ主要部平面図である。図１２は、図１３のＡＡ’断面図である。【００３４】
まず、図１１を参照して回路構成について説明する。磁性体記憶装置４０は、磁気ランダムアクセスメモリである。磁性体記憶装置４０は、複数の第１のワード線５０、複数の第２のワード線５１、複数の第１のビット線５２、複数の第２のビット線５３、複数のデータ線５４、複数のメモリセル５５、読み出しワード線５６、ワード線制御回路６０、ビット線制御回路６１、複数の第３のトランジスタ６２、データ線制御回路６３、データ線終端回路６４、差動センスアンプ６５、参照電位印加回路６６を具備する。【００３５】
複数の第１のワード線５０は、Ｘ方向に延在している。第１のワード線５０は、一端をワード線制御回路６０に接続され、他端をオープンとされている。複数の第２のワード線５１は、Ｘ方向に延在している。第２のワード線５１は、一端をワード線制御回路６０に接続され、他端をオープンとされている。複数の第１のビット線５２は、Ｘ方向と異なるＹ方向に延在している。第１のビット線５２は、一端をビット線制御回路６１に、他端を第３のトランジスタ６２を介して差動センスアンプ６５にそれぞれ接続されている。複数の第２のビット線５３は、Ｙ方向に延在している。第２のビット線５３は、一端をビット線制御回路６１に接続され、他端をオープンとされている。複数のデータ線５４は、Ｘ方向に延在している。データ線５４は、一端をデータ線制御回路６３に、他端をデータ線終端回路６４にぞれぞれ接続されている。読み出しワード線５６は、Ｘ方向に延在し、一端をワード線制御回路６０に接続され、他端をオープンとされている。【００３６】
複数のメモリセル５５は、複数のデータ線５４と複数の第１のビット線６１（又は複数のビット線６２）の交点近傍にアレイ状に配置されている。メモリセル５５は、第１のトランジスタ６７、磁気抵抗記憶素子としてのＴＭＲ素子６８、第２のトランジスタ６９を備えている。ＴＭＲ素子６８は、２つの端子を有するＢＡＳＥ層（ピン層を含む）を備えている。ＢＡＳＥ層の一方の端子は第１のトランジスタ６７を介して第１のビット線５２に接続され、他方の端子は第２のトランジスタ６９を介して第２のビット線５３に接続されている。ＴＭＲ素子５５のフリー層（後述）はデータ線５４に接続されている。第１のトランジスタ６７のゲートは第１のワード線５０に、第２のトランジスタ６９のゲートは第２のワード線５１にそれそれ接続されている。【００３７】
ワード線制御回路６０は、読み出し動作時に、複数の第１のワード線５０から選択第１のワード線５０を選択すると共に、読み出しワード線を選択し、第１のトランジスタ６７及び第３のトランジスタ６２をオンにする。また、書き込み動作時に、複数の第１のワード線５０から選択第１のワード線５０を選択すると共に、複数の第２のワード線５１から選択第２のワード線５１を選択し、第１のトランジスタ６７及び第２のトランジスタ６９をオンにする。【００３８】
ビット線制御回路６１は、読み出し動作時に、複数の第１のビット線５２から選択第１のビット線５２を選択する。書き込み動作時に、複数の第１のビット線５２から選択第１のビット線５２を選択し、複数の第２のビット線５３から選択第２のビット線５３を選択する。第３のトランジスタ６２は、ゲートを読み出しワード線５６に、一方の端子を第１のビット線５２に、他方の端子を差動センスアンプ６５にそれぞれ接続されている。データ線制御回路６３は、読み出し動作時に、複数のデータ線５４から選択データ線５４を選択する。データ線終端回路６４は、読み出し動作時に、複数のデータ線５４をオープンとする。差動センスアンプ６５は、読み出し動作時に、第３のトランジスタ６２を介して供給される第１のビット線５２の電圧と、参照電位印加回路６６から供給される参照電圧とを比較して、データを読み出す。参照電位印加回路６６は、差動センスアンプ６５へ参照電圧を供給する。【００３９】
次に、図１２、図１３を参考にして磁気抵抗記憶素子の構成について説明する。磁気抵抗記憶素子としてのＴＭＲ素子６８は、下部電極としてのＴａ膜７２、第２の磁性体９３としてのＮｉＦｅ膜７３、ＰｔＭｎ膜７４、ＣｏＦｅ膜７５、Ｒｕ膜７６、ＣｏＦｅ膜７７、非磁性体９２としてのＭｇＯ膜７８、第１の磁性体９１としてのＮｉＦｅ膜７９、Ｒｕ膜８０、ＮｉＦｅ膜８１、第１の磁性体９１と第３の磁性体９４（補助磁性体層とも言う）とを磁気的に結合させるＲｕ膜８２、第３の磁性体９４としてのＮｉＦｅ膜８３、及び、上部電極としてのＴａ膜８４を備える。ここで、第２の磁性体９３（ＮｉＦｅ膜７３、ＰｔＭｎ膜７４、ＣｏＦｅ膜７５、Ｒｕ膜７６、ＣｏＦｅ膜７７）がピン層に相当する。非磁性体９２（ＭｇＯ膜７８）がバリア層に相当する。第１の磁性体９１（ＮｉＦｅ膜７９、Ｒｕ膜８０、ＮｉＦｅ膜８１）がフリー層に相当する。【００４０】
下部電極であるＴａ膜７２は、第１のトランジスタ６７や第２のトランジスタ６９を含む素子が設けられた半導体基板（図示されず）と、Ｗビア７０を介して接続されている。上部電極であるＴａ膜８４は、データ線５４としてのＡｌＣｕ配線８９と接続されている。なお、ＴＭＲ素子６８の下部構造（ＮｉＦｅ膜７３、ＰｔＭｎ膜７４、ＣｏＦｅ膜７５、Ｒｕ膜７６、ＣｏＦｅ膜７７、ＭｇＯ膜７８）をＢＡＳＥ層９０ともいう。【００４１】
次に、図１２を参考にして磁気抵抗記憶素子の製造方法について説明する。第１のトランジスタ６７及び第２のトランジスタ６９のような素子や、第１のビット線５２や第２のビット線５３を含む配線が設けられた半導体基板（図示されず）上に、層間絶縁膜としてのＳｉＯ２膜７１を３００ｎｍの膜厚で形成する。そのＳｉＯ２膜７１の所定の位置にＷビア７０を形成する。その後、膜厚２０ｎｍのＴａ膜７２、膜厚８ｎｍのＴａ膜（図示されず）、膜厚１ｎｍのＮｉＦｅ膜７３、膜厚１０ｎｍのＰｔＭｎ膜７４、膜厚２ｎｍのＣｏＦｅ膜７５、膜厚０．８ｎｍのＲｕ膜７６、膜厚２ｎｍのＣｏＦｅ膜７７、膜厚１．０ｎｍのＭｇＯ膜７８、膜厚２．５ｎｍのＮｉＦｅ膜７９、膜厚０．８ｎｍのＲｕ膜８０、膜厚２．０ｎｍのＮｉＦｅ膜８１、膜厚０．９ｎｍのＲｕ膜８２、膜厚２．０ｎｍのＮｉＦｅ膜８３、膜厚５０ｎｍのＴａ膜８４を、それぞれスパッタリング法で成膜する。更に、膜厚７０ｎｍのＳｉＯ２膜８５を、プラズマＣＶＤ法で成膜する。Ｒｕ膜７６はＣｏＦｅ膜７５とＣｏＦｅ膜７７とが反強磁性結合となる厚さ、Ｒｕ膜８０はＮｉＦｅ膜７９とＮｉＦｅ膜８１とが反強磁性結合となる厚さ、Ｒｕ膜８２はＮｉＦｅ膜８１とＮｉＦｅ膜８３とが反強磁性結合となる厚さとする。【００４２】
続いて、フォトリソグラフィ技術により第３の磁性体９４の形状にレジストを形成し、レジスト以外の部分のＳｉＯ２膜８５を選択イオン加工技術（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により加工し、レジストをアッシングにより除去する。次に、ＳｉＯ２膜８５パターンをマスクとしてＴａ膜８４、ＮｉＦｅ膜８３をミリングにより除去する。その後、全面に保護膜としてのＳｉＮ膜８６を形成した後、ＴＭＲパターン形状にレジストを形成し、ＳｉＮ膜８６、Ｒｕ膜８２、ＮｉＦｅ膜８１、Ｒｕ膜８０、ＮｉＦｅ膜７９を加工する。更に、全面に保護膜としてのＳｉＮ膜８７を形成した後、ＢＡＳＥ層９０の形状にレジストを形成し、ＳｉＮ膜８７とＭｇＯ膜７８、ＣｏＦｅ膜７７、Ｒｕ膜７６、ＣｏＦｅ膜７５、ＰｔＭｎ膜７４、ＮｉＦｅ膜７３、Ｔａ膜７２までを加工する。
以上の製造工程により、ＴＭＲ素子６８を形成することができる。【００４３】
ＢＡＳＥ層９０は、一方向に長い形状である。第１の磁性体９１（フリー層）であるＮｉＦｅ膜７９、Ｒｕ膜８０、ＮｉＦｅ膜８１は、ＢＡＳＥ層９０の長軸方向に対して約４５度傾き、その平面形状の短辺（短軸）が０．３２μｍ、長辺（長軸）が０．６４μｍの楕円形である。第３の磁性体９４であるＮｉＦｅ膜８３は半径が０．１４μｍの円形である。【００４４】
この後、全面に層間絶縁膜としてのＳｉＯ２膜８８をプラズマＣＶＤ法により形成する。その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）技術により全面を平坦化して、Ｔａ膜８４を表面に露出させる。その後、膜厚３０ｎｍのＴｉ膜、膜厚５００ｎｍのＡｌＣｕ膜、膜厚３０ｎｍのＴｉＮ膜を積層し、フォトリソグラフィ技術とドライエッチング技術により加工して、データ線５４としてのＡｌＣｕ配線８９を形成する。【００４５】
次に、半導体基板を２７５℃程度に昇温し、ＴＭＲパターンの長辺（長軸）方向に１０００〜１００００Ｏｅ程度の磁場を印加する。これにより、ピン層のＣｏＦｅ膜７５，ＣｏＦｅ膜７７は磁場に沿った方向に向く。温度を下げると反強磁性体であるＰｔＭｎ膜７４がＣｏＦｅ膜７５の磁化方向を印加磁場の方向に沿うように反強磁性結合する。印加磁場をゼロに戻すと、ＣｏＦｅ膜７７とＣｏＦｅ膜７５とは反強磁性結合しているため磁化方向が逆向きになる。これにより、ピン層の磁化方向を所望の方向に設定することができる。【００４６】
図１４Ａ〜図１４Ｄは、ＴＭＲ素子６８の平面形状の一例を示す平面図である。これらの図では、ＴＭＲ素子６８の第１の磁性体９１（フリー層）としてはＮｉＦｅ膜８１を示し、ＴＭＲ素子６８の第３の磁性体（補助磁性体層）としてはＮｉＦｅ膜８３を示している。第１の磁性体９１（ＮｉＦｅ膜８１など）の平面形状としては、一方向に長い、形状異方性を有する形状とする。例えば、楕円形（図１４Ａ〜図１４Ｄ）、長方形、菱形、平行四辺形、六角形、競技場のトラック形状などである。第３の磁性体（ＮｉＦｅ膜８３）の平面形状としては、長辺方向と短辺方向の比であるアスペクト比が第１の磁性体９１のアスペクト比より小さく設定した形状である。例えば、円形（図１４Ｃ〜図１４Ｄ）、楕円形（図１４Ａ〜図１４Ｂ）、長方形、正方形、菱形、平行四辺形、六角形、競技場のトラック形状などである。第１の磁性体９１の短辺方向については第３の磁性体の方が大きくても良い。【００４７】
本実施例のプロセスを用いた場合、第３の磁性体がマスクとなって第１の磁性体９１を加工することになるため、図１４Ｃ〜図１４Ｄに示すように第１の磁性体９１形状に第３の磁性体のはみ出た部分が付加されたような形になる。第１の磁性体９１の長辺方向には第３の磁性体の方が小さくなるよう設計する。これにより第１の磁性体９１には、第３の磁性体に面していない領域が形成される。【００４８】
次に、図１１を参照して、磁性体記憶装置の動作方法について説明する。まず、書き込み方法を説明する。
ワード線制御回路６０は、複数の第１のワード線５０及び複数の第２のワード線５１から、ぞれぞれデータを書き込むワードアドレスに対応する選択第１のワード線５０及び選択第２のワード線５１を選択する。それにより、書き込むワードアドレスに対応する第１のトランジスタ５６と第２のトランジスタ５７をオン状態にする。一方、他の第１のトランジスタ５６と第２のトランジスタ５７はオフ状態のままである。ビット線制御回路６１は、複数の第１のビット線５２と複数の第２のビット線５３から、それぞれデータを書き込むビットアドレスに対応する選択第１のビット線５２と選択第２のビット線５３を選択する。そして、選択第１のビット線５２と選択第２のビット線５３との間に電位差を与え、書き込むメモリセルのＴＭＲ素子６８のＢＡＳＥ層９０に書き込み電流、例えば、３ｍＡを流す。第１のビット線５２と第２のビット線５３との間の電位差の極性により、ＢＡＳＥ層９０に所望の向きの電流を流すことができる。ＢＡＳＥ層９０を流れる電流によりＢＡＳＥ層９０の周囲に書き込み磁界が発生する。第１の磁性体９１のＮｉＦｅ膜７９は反強磁性結合したＮｉＦｅ膜８１より厚いため、ＮｉＦｅ膜７９の磁化方向が磁界の方向に向こうとする。また、第３の磁性体９４（補助磁性体層）のＮｉＦｅ膜８３も磁界の方向に向こうとする。十分に強い電流磁場を発生させることで、第１の磁性体９１の磁化方向を所望の方向に向けることができる。これによりデータの書き込みができる。【００４９】
次に、読み出し方法について説明する。
ワード線制御回路６０は、複数の第１のワード線５０から、データを読み出すワードアドレスに対応する選択第１のワード線５０を選択する。それにより、読み出すワードアドレスに対応する第１のトランジスタ５６をオン状態にする。同時に、読み出しワード線５６を選択して、第３のトランジスタ６０もオン状態にする。次に、データ線制御回路６１は、複数のデータ線５４から選択データ線５４を選択する。そして、選択データ線５４を０Ｖにする。ビット線制御回路６０は、複数の第１のビット線５２から、データを読み出すビットアドレスに対応する選択第１のビット線５２を選択する。そして、選択第１のビット線５２に読み出し電流２０μＡを印加する。ＴＭＲ素子６８がデータにより１０ｋΩ及び２０ｋΩのいずれかの抵抗値となる。各トランジスタのオン抵抗が１ｋΩとすると、選択第１のビット線５２の電位は０．２１Ｖと０．４１Ｖを示す。参照電位発生回路６４は、差動センスアンプ６５へ参照電位０．３Ｖを与える。差動センスアンプ６３は、選択第１のビット線５２の電位と参照電位０．３Ｖとに基づいて、データを判別する。【００５０】
本実施例によれば、第３の磁性体の平面形状のアスペクト比は、第１の磁性体９１の平面形状のアスペクト比より小さい。そのため、第３の磁性体は第１の磁性体９１より小さい磁界で磁化方向が変化しようとする。第３の磁性体のＮＩＦｅ膜８３と第１の磁性体９１のＮｉＦｅ膜８１とは反強磁性結合しているため、最終的には第１の磁性体９１の磁化反転を助ける力が第３の磁性体から伝達される。この力は第３の磁性体のＮＩＦｅ膜８３に面する第１の磁性体９１のＮｉＦｅ膜８１の領域全体に働くことになる。本発明に用いている一方向に長いパターンの第１の磁性体９１の磁化反転では、反転がもっとも遅いのは長辺に沿った部分である。本実施例では、長辺近傍の領域の磁化反転を第３の磁性体との結合により補助できる。このため、書き込み電流を小さくすることが可能となる。【００５１】
シミュレーションによると、第３の磁性体がないＴＭＲ素子では反転電流が２．８ｍＡであるのに対し、厚さが０．５ｎｍ、１．０ｎｍ、１．５ｎｍ、２．０ｎｍ、２．５ｎｍの第３の磁性体としてのＮｉＦｅ膜８３を設けた場合、反転電流はそれぞれ３ｍＡ以上、２．５ｍＡ、２．３ｍＡ、２．３ｍＡ、２．５ｍＡと小さくできる条件がある。また、第１の磁性体９１の構成により補助磁性体膜の厚さには最適値が存在する。本シミュレーションでは１．５ｎｍ、２．０ｎｍの厚さで書き込み電流が最小となっている。【００５２】
また、第１の磁性体９１には第３の磁性体と面していない領域が存在し、この領域は第３の磁性体がないため影響が小さく、第１の磁性体９１自体の形状異方性が支配的である。このためアスペクト比の小さい第３の磁性体が熱擾乱により書き込み時以外に磁化反転をおこそうとしても、これを防ぐ効果がある。【００５３】
次に、本発明の磁性体記憶装置の他の実施例について具体的に説明する。
図１１は、本発明の磁性体記憶装置の他の実施例の構成を示す概略回路ブロック図である。図１５は、本発明の磁性体記憶装置に適用される磁気抵抗記憶素子の実施例の構成を示す要部断面図である。図１６は、本発明の磁性体記憶装置に適用される磁気抵抗記憶素子の実施例の構成を示すメモリアレイ主要部平面図である。図１５は、図１６のＢＢ’断面図である。
なお、図１１は、既述のとおりなのでその説明を省略する。【００５４】
次に、図１５、図１６を参考にして磁気抵抗記憶素子の構成について説明する。磁気抵抗記憶素子としてのＴＭＲ素子６８は、下部電極としてのＴａ膜１０４、第３の磁性体（補助磁性体層）９４としてのＴａ膜１００、ＮｉＦｅ膜１０１、Ｔａ膜１０２、第１の磁性体９１と第３の磁性体９４とを磁気的に結合させるＲｕ膜１０５、第１の磁性体９１としてのＮｉＦｅ膜７９、Ｒｕ膜８０、ＮｉＦｅ膜８１、非磁性体９２としてのＭｇＯ膜７８、第２の磁性体９３としてのＣｏＦｅ膜７７、Ｒｕ膜７６、ＣｏＦｅ膜７５、ＰｔＭｎ膜７４、上部電極としてのＴａ膜８４を備える。ここで、第２の磁性体９３（ＣｏＦｅ膜７７、Ｒｕ膜７６、ＣｏＦｅ膜７５、ＰｔＭｎ膜７４）がピン層に相当する。非磁性体９２（ＭｇＯ膜７８）がバリア層に相当する。第１の磁性体９１（ＮｉＦｅ膜７９、Ｒｕ膜８０、ＮｉＦｅ膜８１）がフリー層に相当する。【００５５】
下部電極であるＴａ膜１０４は、Ｔａ膜１００と共に第１のトランジスタ６７や第２のトランジスタ６９を含む素子が設けられた半導体基板（図示されず）と、Ｗビア７０を介して接続されている。上部電極であるＴａ膜８４は、データ線５４としてのＡｌＣｕ配線８９と接続されている。なお、Ｔａ膜１００、ＮｉＦｅ膜１０１、Ｔａ膜１０２、Ｔａ膜１０４を書き込み配線９５ともいう。【００５６】
図１５を参考にして磁気抵抗記憶素子の製造方法について説明する。第１のトランジスタ６７及び第２のトランジスタ６９のような素子や、第１のビット線５２や第２のビット線５３を含む配線が設けられた半導体基板（図示されず）上に、層間絶縁膜としてのＳｉＯ２膜７１を３００ｎｍの膜厚で形成する。そのＳｉＯ２膜７１の所定の位置にＷビア７０を形成する。その後、膜厚５ｎｍのＴａ膜１００、膜厚１ｎｍ〜３０ｎｍのＮｉＦｅ膜１０１、膜厚５ｎｍのＴａ膜１０２をスパッタリング法で、膜厚２０ｎｍのＳｉＯ２膜１０３をＣＶＤ法でそれぞれ成膜する。次に、第３の磁性体９３（補助磁性体層）の形状にレジストパターンを形成し、ＳｉＯ２膜１０３をＲＩＥで加工する。アッシング処理によりレジストを除去した後、ＳｉＯ２膜１０３をマスクとして、Ｔａ膜１０２、ＮｉＦｅ膜１０１、Ｔａ膜１０２をイオンミリング法により加工する。ＳｉＯ２膜１０３マスクは加工中にＳｉＯ２膜１０３が無くなりＴａ膜１０２が露出するように調整するが、残っても良い。次に、全面に下部電極として膜厚５０ｎｍのＴａ膜１０４を形成し、ＣＭＰにより平坦化する。さらに、膜厚５ｎｍのＲｕ膜１０５、膜厚２．５ｎｍのＮｉＦｅ膜７９、膜厚の０．８ｎｍＲｕ膜８０、膜厚２．０ｎｍのＮｉＦｅ膜８１、膜厚１．０ｎｍのＭｇＯ膜７８、膜厚２ｎｍのＣｏＦｅ膜７７、膜厚０．８ｎｍのＲｕ膜７６、膜厚２ｎｍのＣｏＦｅ膜７５、膜厚１０ｎｍのＰｔＭｎ膜７４、膜厚５０ｎｍのＴａ膜８４をスパッタリング法で、さらに膜厚７０ｎｍのＳｉＯ２膜８５をプラズマＣＶＤ法で成膜する。Ｒｕ膜７６はＣｏＦｅ膜７５とＣｏＦｅ膜７７とが反強磁性結合となる厚さ、Ｒｕ膜８０はＮｉＦｅ膜７９とＮｉＦｅ８１膜とが反強磁性結合となる厚さとする。【００５７】
続いて、フォトリソグラフィ技術によりＴＭＲ素子６８の形状にレジストを形成し、レジスト以外の部分のＳｉＯ２膜８５をＲＩＥにより加工し、レジストをアッシングにより除去する。次に、ＳｉＯ２膜８５パターンをマスクとしてＴａ膜８４、ＰｔＭｎ膜７４、ＣｏＦｅ膜７５、Ｒｕ膜７６、ＣｏＦｅ膜７７をミリングにより除去する。その後、全面にＳｉＮ保護膜８６を形成した後、イオンミリングにより、ＳｉＮ膜８６、ＭｇＯ膜７８、ＮｉＦｅ膜８１、Ｒｕ膜８０、ＮｉＦｅ膜７９を加工する。続いて、全面に保護膜としてのＳｉＮ膜８７を形成した後、配線形状にレジストパターンを形成し、ＳｉＮ膜８７とＲｕ膜１０５とＴａ膜１０４を加工することで、書き込み配線９５を形成する。
以上の製造工程により、ＴＭＲ素子６８を形成することができる。【００５８】
第１の磁性体９１（フリー層）であるＮｉＦｅ膜８１、Ｒｕ膜８０、ＮｉＦｅ膜７９は書き込み配線９５の延在方向に対し４５度傾き、平面形状の短辺（短軸）が０．３２μｍ、長辺（長軸）が０．６４μｍの楕円形である。第３の磁性体９４（補助磁性体層）は半径が０．１６μｍの円形である。【００５９】
この後、全面に層間絶縁膜としてＳｉＯ２膜８８をプラズマＣＶＤ法により形成し、その後、ＣＭＰ技術により全面を平坦化する。次に、ＴＭＲ素子６８上にビアを形成し、全面に膜厚１ｎｍのＴａ膜シード層を形成した後、Ｃｕをメッキする。ＣＭＰにより平坦化した後、膜厚３０ｎｍのＴｉ膜、膜厚５００ｎｍのＡｌＣｕ膜、膜厚３０ｎｍのＴｉＮ膜を積層し、フォトリソグラフィ技術とドライエッチング技術により加工して、データ線５４としてのＡｌＣｕ配線８９を形成する。【００６０】
次に、半導体基板を２７５℃程度に昇温し、ＴＭＲパターンの長辺（長軸）方向に１０００〜１００００Ｏｅ程度の磁場を印加する。これにより、ピン層のＣｏＦｅ膜７５，ＣｏＦｅ膜７７は磁場に沿った方向に向く。温度を下げると反強磁性体であるＰｔＭｎ膜７４がＣｏＦｅ膜７５の磁化方向を印加磁場の方向に沿うように反強磁性結合する。印加磁場をゼロに戻すと、ＣｏＦｅ膜７７とＣｏＦｅ膜７５とは反強磁性結合しているため磁化方向が逆向きになる。これにより、ピン層の磁化方向を所望の方向に設定することができる。【００６１】
図１７Ａ〜図１７Ｃは、ＴＭＲ素子６８の平面形状の他の一例を示す平面図である。この図では、ＴＭＲ素子６８の第１の磁性体９１（フリー層）としてはＮｉＦｅ膜８１を示し、ＴＭＲ素子６８の第３の磁性体（補助磁性体層）としてはＮｉＦｅ膜１０１を示している。第１の磁性体９１（ＮｉＦｅ膜８１など）の平面形状としては、一方向に長い、形状異方性を有する形状とする。例えば、楕円形（図１７Ａ〜図１７Ｃ）、長方形、菱形、平行四辺形、六角形、競技場のトラック形状などである。第３の磁性体（ＮｉＦｅ膜１０１）の平面形状としては、長辺方向と短辺方向の比であるアスペクト比が第１の磁性体９１のアスペクト比より小さく設定した形状である。例えば、円形（図１７Ｃ）、楕円形（図１７Ａ〜図１７Ｂ）、長方形、正方形、菱形、平行四辺形、六角形、競技場のトラック形状などである。第１の磁性体９１の短辺方向については第３の磁性体の方が大きくても良い。第１の磁性体９１の長辺方向には第３の磁性体の方が小さくなるよう設計する。これにより第１の磁性体９１には、第３の磁性体と面していない領域が形成される。【００６２】
次に、図１１を参照して、磁性体記憶装置の動作方法について説明する。まず、書き込み方法を説明する。
ワード線制御回路６０は、複数の第１のワード線５０及び複数の第２のワード線５１から、ぞれぞれデータを書き込むワードアドレスに対応する選択第１のワード線５０及び選択第２のワード線５１を選択する。それにより、書き込むワードアドレスに対応する第１のトランジスタ５６と第２のトランジスタ５７をオン状態にする。一方、他の第１のトランジスタ５６と第２のトランジスタ５７はオフ状態のままである。ビット線制御回路６１は、複数の第１のビット線５２と複数の第２のビット線５３から、それぞれデータを書き込むビットアドレスに対応する選択第１のビット線５２と選択第２のビット線５３を選択する。そして、選択第１のビット線５２と選択第２のビット線５３との間に電位差を与え、書き込むメモリセルのＴＭＲ素子６８の書き込み配線９５に書き込み電流、例えば、２ｍＡを流す。第１のビット線５２と第２のビット線５３との間の電位差の極性により、書き込み配線９５に所望の向きの電流を流すことができる。書き込み配線９５を流れる電流により書き込み配線９５の周囲に書き込み磁界が発生する。第１の磁性体９１のＮｉＦｅ膜７９は反強磁性結合したＮｉＦｅ膜８１より厚いため、ＮｉＦｅ膜７９の磁化方向が磁界の方向に向こうとする。また、第３の磁性体９４（補助磁性体層）のＮｉＦｅ膜１０１は、書き込み配線９５上のＴＭＲ素子６８とは逆側の面にあるためＮｉＦｅ膜７９とは逆向きに向こうとする。十分に強い電流磁場を発生させることで、第１の磁性体９１の磁化方向を所望の方向に向けることができる。これによりデータの書き込みができる。
データの読み出しは第１の実施例と同様である。【００６３】
本実施例によれば、第３の磁性体９４（補助磁性体層）の平面形状のアスペクト比を第１の磁性体９１（ＮｉＦｅ膜７９など）の値より小さくしてある。そのため、第１の磁性体９１より小さい磁界で磁化方向が変化する。このとき、第３の磁性体９４のＮｉＦｅ膜１０１と第１の磁性体９１のＮｉＦｅ膜７９とは近い向きに磁化するため、ＮｉＦｅ膜１０１の端部からの漏れ磁場はＮｉＦｅ膜７９の磁化反転を助ける向きに働く。この力はＮｉＦｅ膜１０１と面するＮｉＦｅ７９の領域全体に働き、特にＮｉＦｅ膜１０１端部に近い部分、すなわち第１の磁性体９１の長辺近傍に働く。本発明に用いている一方向に長いパターンの第１の磁性体９１の磁化反転において反転がもっとも遅いのは、その長辺に沿った部分である。本実施例では長辺近傍の領域の磁化反転を第３の磁性体９４の端部からの漏れ磁場により補助できる。このため、書き込み電流を小さくすることが可能となる。【００６４】
シミュレーションによると、第３の磁性体９４がないＴＭＲ素子では反転電流が２．４ｍＡであるのに対し、第３の磁性体９４（ＮｉＦｅ膜１０１）を２．５ｎｍ設けた場合、反転電流は１．８ｍＡと小さくなる。第１の磁性体９１には第３の磁性体９４と面していない領域が存在し、この領域は第３の磁性体９４がないため影響が小さく、第１の磁性体９１自体の形状異方性が支配的である。このためアスペクト比の小さい第３の磁性体９４が熱擾乱により書き込み時以外に磁化反転をおこそうとしても、これを防ぐ効果がある。【００６５】
さらに、第３の磁性体９４の半径を０．２２μｍから０．３３μｍまで変化させたところ、半径が０．２２μｍから０．３１μｍまでは反転電流が１．８ｍＡ一定であるが、半径が０．３３μｍでは１．９ｍＡと増加した。このことから、第１の磁性体９１の長辺の半分である０．３２μｍ以上で第３の磁性体を作るとサイズばらつきが反転磁場ばらつきに影響してしまう。このことからも、本発明のように第１の磁性体９１の長辺方向の長さに対し、第３の磁性体９４の同方向の長さを短くすることが必要である。【００６６】
以上の実施例では、第３の磁性体として単層の磁性体を用いているが、多層構造や導電体膜を挟んで磁性体を積層した構造でもよい。複数層の磁性体を、導電体膜を介して反強磁性結合させる構造で全体の磁化量がほぼゼロとなる膜構成を用いる場合、第１の磁性体９１が磁化反転するより小さい磁界で反強磁性結合した両磁性体の磁化方向が逆向きからずれるように反強磁性結合の強さを導電体膜の厚さなどで調整する。また、第１の磁性体としては導電体膜を挟んで反強磁性結合した一対の磁性体を用いているが、さらに複数層積層しても良く、また単層磁性体膜や磁性体を多層積層した膜でもよい。ピン層としては導電体膜を挟んで反強磁性結合した一対の磁性体と反強磁性体層を磁気的に結合させた構造を用いているが、磁性体部分はさらに複数層積層しても良く、また単層磁性体膜や磁性体を多層積層した膜でもよい。また、反強磁性体を設けず、読み出し時に磁性体部分の磁化方向を所望の方向に向ける手段を用意した構造でも良い。第１の磁性体は書き込み電流を流す配線の延在方向から４５度ずらして配置したが、０度より大きく１８０度より小さければ動作可能である。ただし書き込み電流は４５度程度で最小となる。本実施例では、ピン層に比べ第１の磁性体が第３の磁性体の側にあるが、ピン層の方が第３の磁性体に近い構成も可能である。【００６７】
以上説明したように、本発明によれば、書き込み電流が小さい磁性体記憶装置を得ることができ、また書き込みばらつきも抑制できるため、低消費電力の磁性体記憶装置を提供することができる。【００６８】
本発明により、磁気抵抗記憶素子の磁性体の反転磁場を小さくすると共に、形状ばらつきによる反転磁場ばらつきへの影響を抑制することが可能となる。【００６９】
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。【００７０】
この出願は、２００７年５月２８日に出願された特許出願番号２００７−１４０１７６号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。
【図１】
2008146610.tif 000003
【図２】
2008146610.tif 000004
【図３】
2008146610.tif 000005
【図４】
2008146610.tif 000006
【図５】
2008146610.tif 000007
【図６】
2008146610.tif 000008
【図７】
2008146610.tif 000009
【図８】
2008146610.tif 000010
【図９】
2008146610.tif 000011
【図１０】
2008146610.tif 000012
【図１１】
2008146610.tif 000013
【図１２】
2008146610.tif 000014
【図１３】
2008146610.tif 000015
【図１４Ａ】
2008146610.tif 000016
【図１４Ｂ】
2008146610.tif 000017
【図１４Ｃ】
2008146610.tif 000018
【図１４Ｄ】
2008146610.tif 000019
【図１５】
2008146610.tif 000020
【図１６】
2008146610.tif 000021
【図１７Ａ】
2008146610.tif 000022
【図１７Ｂ】
2008146610.tif 000023
【図１７Ｃ】
2008146610.tif 000024
【国際調査報告】
2008146610.tif 000025
2008146610.tif 000026
2008146610.tif 000027