(57)【要約】  ハイサイドＭＯＳＦＥＴ（１１）に対して並列に、インダクタ（１３）を介してハイサイドＭＯＳＦＥＴ（１２）が接続される。電流流出開始時には、まずハイサイドＭＯＳＦＥＴ（１２）がターンオンする。ローサイドＭＯＳＦＥＴ（２１）のボディダイオード（２１ａ）のリカバリ電流は、インダクタ（１３）とハイサイドＭＯＳＦＥＴ（１２）とを介して流れるので、当該電流の時間変化率が小さく抑えられる。その後、主電流用のハイサイドＭＯＳＦＥＴ（１１）がターンオン、リカバリ電流抑制用のハイサイドＭＯＳＦＥＴ（１２）がターンオフして、前者による電流流出が行われる。電流流出停止時にハイサイドＭＯＳＦＥＴ（１１）がターンオフする際に、インダクタ（１３）によりサージが生じることもない。
2008149523.tif 000002
【特許請求の範囲】
【請求項１】
互いに直列接続されたハイサイド回路とローサイド回路とを備えた電力変換器であって、
前記ハイサイド回路と前記ローサイド回路とは各々、第１のスイッチング素子と、当該第１のスイッチング素子の両端間に逆並列に接続され又は形成されたフリーホイールダイオードとを有し、
前記ハイサイド回路と前記ローサイド回路とのうち少なくとも一方の回路は、前記第１のスイッチング素子の両端間に接続された第２のスイッチング素子とインダクタとの直列回路と、前記第１のスイッチング素子のスイッチングを制御する第１の制御回路と、前記第２のスイッチング素子のスイッチングを制御する第２の制御回路とを更に有し、
前記第１及び第２の制御回路は、前記第１のスイッチング素子がターンオンする前に前記第２のスイッチング素子がターンオンし、かつ前記第１のスイッチング素子がターンオンした後に前記第２のスイッチング素子がターンオフするように制御することを特徴とする電力変換器。
【請求項２】
請求項１記載の電力変換器において、
前記第１の制御回路は、前記フリーホイールダイオードの逆回復特性に起因したリカバリ電流が最大値に達した時点に又は同時点以降に前記第１のスイッチング素子がターンオンするように制御することを特徴とする電力変換器。
【請求項３】
請求項１記載の電力変換器において、
前記第２のスイッチング素子は、前記第１のスイッチング素子よりも電流容量が小さいことを特徴とする電力変換器。
【請求項４】
請求項１記載の電力変換器において、
前記第２のスイッチング素子は、前記第１のスイッチング素子よりもオン抵抗が高いことを特徴とする電力変換器。
【請求項５】
請求項１記載の電力変換器において、
前記第１及び第２のスイッチング素子のうち少なくとも一方は、互いに並列接続された複数のスイッチングデバイスを有することを特徴とする電力変換器。
【請求項６】
請求項１記載の電力変換器において、
前記ハイサイド回路と前記ローサイド回路とが各々１つのパッケージ内に設けられたことを特徴とする電力変換器。
【請求項７】
請求項１記載の電力変換器において、
前記ハイサイド回路と前記ローサイド回路との双方が１つのパッケージ内に設けられたことを特徴とする電力変換器。
【請求項８】
請求項１記載の電力変換器において、
前記第１のスイッチング素子はＭＯＳＦＥＴであり、かつ前記フリーホイールダイオードは前記ＭＯＳＦＥＴのボディダイオードであることを特徴とする電力変換器。
【請求項９】
請求項１記載の電力変換器において、
前記第１及び第２のスイッチング素子は、ＳｉＣ又はＧａＮを含むワイドバンドギャップ半導体により構成されたことを特徴とする電力変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換器（power converter）におけるサージ抑制技術に関するものである。
【背景技術】
【０００２】
電力変換器の１つとして、直流電力を交流電力に変換するインバータが知られている。ＡＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータ等も電力変換器に含まれる。【０００３】
スイッチング素子としてＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）を使用した電力変換器により誘導性負荷を駆動する場合、ＭＯＳＦＥＴは、負荷を駆動するためのスイッチング機能の他に、ＭＯＳＦＥＴに寄生するボディダイオードによって実現されるフリーホイールダイオード（freewheeling diode）としての機能を有することが多い。しかし、このボディダイオードの逆回復（reverse-recovery）特性は一般に悪く、大きなリカバリ電流が発生し、サージ電圧や、リンギングと呼ばれる発振現象を誘起する。なお、逆回復時間にダイオードの逆方向に流れる電流を、ここでは「リカバリ電流」という。【０００４】
図１０は、従来の電力変換器の一部を示す回路図である。図１０では、ハイサイドＭＯＳＦＥＴ１、ローサイドＭＯＳＦＥＴ２、ハイサイドボディダイオード１ａ、ローサイドボディダイオード２ａ、第１ゲートパルス発生回路３、第２ゲートパルス発生回路４を備え、誘導性負荷５に直流電源６からの電力を変換して供給する構成となっている。ここでは、パワーＭＯＳＦＥＴ１，２に生じるボディダイオード１ａ，２ａにフリーホイールダイオードとしての機能を持たせることを想定している。なお、電流を表す符号とともに表示された矢印の向きを、当該電流の正の向きとする。【０００５】
図１０の構成によれば、例えば図１１の波形図の例に示すように、誘導性負荷５からローサイドＭＯＳＦＥＴ２のボディダイオード２ａの順方向に電流が流れている状態でハイサイドＭＯＳＦＥＴ１がターンオンすると、ボディダイオード２ａに逆方向の電圧が印加され、図１１の拡大波形に示すようにリカバリ電流が流れた後に、ボディダイオード２ａがターンオフする。このリカバリ電流は、ボディダイオード２ａの内部に生じる少数キャリアが消滅するまでに流れる電流であり、リカバリ電流の大きさはその半導体物性によりある程度決定される。【０００６】
より詳しくは、第１ゲートパルス発生回路３からのターンオン指令、すなわち第１ゲートパルスによってハイサイドＭＯＳＦＥＴ１がターンオンすると、そのタイミングでハイサイドＭＯＳＦＥＴ１からローサイドＭＯＳＦＥＴ２のボディダイオード２ａを貫通するリカバリ電流が、電流Ｉｄｌにて符号Ｐで示すように過渡的に流れる。このリカバリ電流は、誘導性負荷５に流れることはないが、符号Ｑで示すようにハイサイドＭＯＳＦＥＴ１に流れる電流Ｉｄｈに重畳され、スイッチング損失の増大、過電流による素子破壊、ノイズ発生等を引き起こす原因となる。【０００７】
そこで、従来、リカバリ電流を低減するために、ＭＯＳＦＥＴと逆並列に、高耐圧の高速リカバリダイオード、低耐圧のショットキバリアダイオード等のいずれかが外付けされていた。高速リカバリダイオードを使用すれば、リカバリ電流の流れる時間が短くなる。ショットキバリアダイオードは、構造的にリカバリ電流の流れにくいダイオードである。【０００８】
別の手法としては、ＭＯＳＦＥＴと直列にインダクタを挿入することも考えられている。例えば、インバータであれば、各相にインダクタを直列に挿入することで、リカバリ電流を抑制できる。【０００９】
また、特許文献１のような別のアプローチも提案されている。すなわち、２つ以上のスイッチング素子のターンオンのタイミングを互いに同期させ、各スイッチング素子のフリーホイールダイオードに対応するリカバリ電流を同時に発生させる。これにより、１相あたりの浮遊インダクタンスが増加したことと等価となり、リカバリ電流が小さくなるため、各フリーホイールダイオードのリカバリ電流のピーク値を小さくすることができる。【００１０】
また、特許文献２のようなＬＣ共振回路を用いたアプローチも提案されている。コンデンサとインダクタとダイオード、加えて補助スイッチにより、主スイッチをＺＶＳ（zero voltage switching）動作させる。これにより、主スイッチのスイッチング損失とノイズを小さくすることができる。
【特許文献１】特開２００４−２１５３５７号公報
【特許文献２】特開平８−２９８７８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、ＭＯＳＦＥＴと逆並列に外付けのフリーホイールダイオードを設ける構成は、配線インダクタンスの影響を充分考慮した高度な設計を必要とし、フリーホイールダイオードを充分に機能させることが必ずしも容易ではない。【００１２】
ＭＯＳＦＥＴと直列にインダクタを設ける構成は、ＭＯＳＦＥＴと直流電源とをつなぐ線路にインダクタンスが存在することになるため、ＭＯＳＦＥＴの電流をターンオフするときに、このインダクタンスによって過大なサージ電圧が発生することとなるため、好ましい構成ではない。【００１３】
また、特許文献１の技術では、部品の増加はないが、２つ以上のスイッチング素子がターンオンするときに過渡的な動作レベルでスイッチング素子を同期させる必要があり、制御が複雑となるため好ましい構成ではない。【００１４】
更に、特許文献２の技術では、インダクタ及びキャパシタ等の共振要素を追加するために部品点数が増加しコストアップを招く傾向にある。また、共振の期間中、スイッチング素子を制御できないため、システムの制御デューティに制約が生じてしまう。また、共振要素の定数によりシステムのスイッチング周波数を決めなければならず、スイッチング周波数の上限が決められてしまうため、高周波化の妨げとなるため好ましい構成ではない。【００１５】
本発明は、かかる点に鑑みてなされたものであり、フリーホイールダイオードのリカバリ電流を低減し、以てサージ電圧及びノイズを低減し、かつスイッチング損失を低減することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、本発明は、互いに直列接続されたハイサイド回路とローサイド回路とを備えた電力変換器において、前記ハイサイド回路と前記ローサイド回路とは各々、第１のスイッチング素子と、当該第１のスイッチング素子の両端間に逆並列に接続され又は形成されたフリーホイールダイオードとを有し、前記ハイサイド回路と前記ローサイド回路とのうち少なくとも一方の回路は、前記第１のスイッチング素子の両端間に接続された第２のスイッチング素子とインダクタとの直列回路と、前記第１のスイッチング素子のスイッチングを制御する第１の制御回路と、前記第２のスイッチング素子のスイッチングを制御する第２の制御回路とを更に有し、前記第１及び第２の制御回路は、前記第１のスイッチング素子がターンオンする前に前記第２のスイッチング素子がターンオンし、かつ前記第１のスイッチング素子がターンオンした後に前記第２のスイッチング素子がターンオフするように制御することを特徴としたものである。【００１７】
これにより、例えばハイサイド回路がターンオンし負荷に対して電流が流出する時、まずハイサイド回路の第２のスイッチング素子がターンオンすれば、例えばローサイド回路のフリーホイールダイオードのリカバリ電流は、ハイサイド回路のインダクタとハイサイド回路の第２のスイッチング素子の線路を流れ、ローサイド回路のフリーホイールダイオードのリカバリ電流の変化は小さく抑えられる。その後、ハイサイド回路の負荷に対して電流の流出が停止するとき、ハイサイド回路の第２のスイッチング素子がターンオフする前に、ハイサイド回路の第１のスイッチング素子がターンオンすれば、ハイサイド回路の第１のスイッチング素子に電流が転流するため、第２のスイッチング素子の電流は前記インダクタによるサージ電圧が生じることはない。更に、ハイサイド回路の第１のスイッチング素子がターンオフする時は、通常は寄生インダクタンスが極力生じないように接続された経路の電流を遮断するため、過大なサージ電圧が生じることはない。また、ローサイド回路のフリーホイールダイオードのリカバリ電流が低減されることにより、当該フリーホイールダイオード自体のスイッチング損失が低減され、かつハイサイド回路にて当該リカバリ電流が重畳して流れる第２のスイッチング素子のスイッチング損失も低減される。
【発明の効果】
【００１８】
本発明によれば、フリーホイールダイオードのリカバリ電流を低減し、以てサージ電圧及びノイズを低減し、かつスイッチング損失を低減することができる。
【図面の簡単な説明】
【００１９】
【図１】図１は、本発明の実施形態に係る電力変換器である３相インバータの構成例を示す回路図である。
【図２】図２は、図１中の一部構成を説明のために抜き出して示す回路図である。
【図３】図３は、図２中のハイサイド回路から誘導性負荷へ電流が流出するようにハイサイド回路が誘導性負荷を駆動する時の各部の電圧及び電流を示すタイミングチャートである。
【図４】図４は、図２中の誘導性負荷からローサイド回路へ電流が流入するようにローサイド回路が誘導性負荷を駆動する時の各部の電圧及び電流を示すタイミングチャートである。
【図５Ａ】図５Ａは、図２中のローサイドＭＯＳＦＥＴのボディダイオードに流れるリカバリ電流のピーク値が従来に比べて低減されることを示す回路シミュレーション結果を表した波形図である。
【図５Ｂ】図５Ｂは、図２中のローサイドＭＯＳＦＥＴの両端に生じるサージ電圧が従来に比べて低減されることを示す回路シミュレーション結果を表した波形図である。
【図６Ａ】図６Ａは、あるタイミングのゲートパルスＢ１で図２中のハイサイド回路にて主電流用のＭＯＳＦＥＴがターンオンする時のローサイドＭＯＳＦＥＴのボディダイオードに流れるリカバリ電流のピーク値が従来に比べて低減されることを示す回路シミュレーション結果を表した波形図である。
【図６Ｂ】図６Ｂは、図６Ａの場合よりゲートパルスＢ１のオンタイミングを遅らせた時にリカバリ電流のピーク値が図６Ａの場合に比べても更に低減されることを示す回路シミュレーション結果を表した波形図である。
【図６Ｃ】図６Ｃは、図６Ｂの場合よりゲートパルスＢ１のオンタイミングを遅らせた時にリカバリ電流のピーク値が図６Ｂの場合に比べても更に低減されることを示す回路シミュレーション結果を表した波形図である。
【図６Ｄ】図６Ｄは、図６Ｃの場合よりゲートパルスＢ１のオンタイミングを遅らせた時にリカバリ電流のピーク値が図６Ｂの場合に比べても更に低減されることを示す回路シミュレーション結果を表した波形図である。
【図７】図７は、図２の変形例を示す回路図である。
【図８】図８は、図２の他の変形例を示す回路図である。
【図９】図９は、図２の更に他の変形例を示す回路図である。
【図１０】図１０は、従来の電力変換器中の一部構成を説明のために抜き出して示す回路図である。
【図１１】図１１は、図１０中のハイサイドＭＯＳＦＥＴから誘導性負荷へ電流が流出するようにハイサイドＭＯＳＦＥＴが誘導性負荷を駆動する時の各部の電圧及び電流を示すタイミングチャートである。
【符号の説明】
【００２０】
１０    ハイサイド回路
１１    ハイサイドＭＯＳＦＥＴ
１１ａ  ボディダイオード
１２    ハイサイドＭＯＳＦＥＴ
１２ａ  ボディダイオード
１３    インダクタ
１４    ゲートパルスＡ１発生回路
１５    ロジック回路
１６    ゲートパルスＢ１発生回路
１７    ゲートパルスＣ１発生回路
２０    ローサイド回路
２１    ローサイドＭＯＳＦＥＴ
２１ａ  ボディダイオード
２２    ローサイドＭＯＳＦＥＴ
２２ａ  ボディダイオード
２３    インダクタ
２４    ゲートパルスＡ２発生回路
２５    ロジック回路
２６    ゲートパルスＢ２発生回路
２７    ゲートパルスＣ２発生回路
３０    ハイサイド及びローサイド回路
３１    直流電源
３２    誘導性負荷
３３    Ｕ相ハイサイド回路
３４    Ｕ相ローサイド回路
３５    Ｖ相ハイサイド回路
３６    Ｖ相ローサイド回路
３７    Ｗ相ハイサイド回路
３８    Ｗ相ローサイド回路
３９    ３相交流モータ
４０    コントローラ
Ａ１，Ｂ１，Ｃ１  ゲートパルス
Ａ２，Ｂ２，Ｃ２  ゲートパルス
【発明を実施するための最良の形態】
【００２１】
本発明の電力変換器の最良の実施形態を、添付図面を参照して説明する。【００２２】
図１は、本発明の実施形態に係る電力変換器である３相インバータの構成例を示す回路図である。これは、互いに同様の回路構成をＵ相ハイサイド回路３３、Ｕ相ローサイド回路３４、Ｖ相ハイサイド回路３５、Ｖ相ローサイド回路３６、Ｗ相ハイサイド回路３７、Ｗ相ローサイド回路３８と合計６回路設けて、直流電源３１から供給された直流電力をもとに３相交流モータ３９を駆動するための３相インバータとしたものである。コントローラ４０により、各回路３３〜３８のロジック回路１５及び２５にそれぞれ制御指令が入力されるようになっている。【００２３】
図２は、図１中の一部構成を説明のために抜き出して示す回路図である。図２によれば、直流電源３１に直列接続され誘導性負荷３２に電力を供給する、ハイサイド回路１０の第１のスイッチング素子であるＭＯＳＦＥＴ１１と、ローサイド回路２０の第１のスイッチング素子であるＭＯＳＦＥＴ２１と、ＭＯＳＦＥＴ１１及び２１の各々に逆並列形成されているボディダイオード１１ａ及び２１ａとを備えた構成において、ハイサイド回路１０の、第１のスイッチング素子であるＭＯＳＦＥＴ１１のドレイン端子がインダクタ１３の一端に接続され、インダクタ１３の他端が、ハイサイド回路１０の第２のスイッチング素子であるＭＯＳＦＥＴ１２のドレイン端子に接続され、ハイサイド回路１０の第２のスイッチング素子であるＭＯＳＦＥＴ１２のソース端子が、ハイサイド回路１０の第１のスイッチング素子であるＭＯＳＦＥＴ１１のソース端子に接続される。１２ａは第２のスイッチング素子であるＭＯＳＦＥＴ１２のボディダイオードである。【００２４】
スイッチング素子を駆動するゲート駆動回路は、ハイサイド回路１０の第１のスイッチング素子であるＭＯＳＦＥＴ１１を駆動するゲートパルスＢ１発生回路１６と、ハイサイド回路１０の第２のスイッチング素子であるＭＯＳＦＥＴ１２を駆動するゲートパルスＣ１発生回路１７と、システム制御指令であるゲートパルスＡ１発生回路１４を入力とし、ゲートパルスＢ１発生回路１６及びゲートパルスＣ１発生回路１７にそれぞれパルス指令を出力するロジック回路１５とで構成される。【００２５】
ローサイド回路２０もハイサイド回路１０と同様に、ローサイド回路２０の第１のスイッチング素子であるＭＯＳＦＥＴ２１のドレイン端子がインダクタ２３の一端に接続され、インダクタ２３の他端が、ローサイド回路２０の第２のスイッチング素子であるＭＯＳＦＥＴ２２のドレイン端子に接続され、ローサイド回路２０の第２のスイッチング素子であるＭＯＳＦＥＴ２２のソース端子が、ローサイド回路２０の第１のスイッチング素子であるＭＯＳＦＥＴ２１のソース端子に接続される。２２ａは第２のスイッチング素子であるＭＯＳＦＥＴ２２のボディダイオードである。【００２６】
スイッチング素子を駆動するゲート駆動回路は、ローサイド回路２０の第１のスイッチング素子であるＭＯＳＦＥＴ２１を駆動するゲートパルスＢ２発生回路２６と、ローサイド回路２０の第２のスイッチング素子であるＭＯＳＦＥＴ２２を駆動するゲートパルスＣ２発生回路２７と、システム制御指令であるゲートパルスＡ２発生回路２４を入力とし、ゲートパルスＢ２発生回路２６及びゲートパルスＣ２発生回路２７にそれぞれパルス指令を出力するロジック回路２５とで構成される。【００２７】
また、例えばハイサイド回路１０及びローサイド回路２０は、ハイサイド及びローサイド回路３０として組にされて、パワーデバイスとゲート駆動回路とロジック回路とが組み込まれたＩＰＭ（intelligent power module）と呼ばれるパッケージとして形成されてもよい。なお、これに限らず、ハイサイド回路１０及びローサイド回路２０がそれぞれ別個のパッケージとして形成されてもよい。パッケージ化される構成要素は、その他種々の組み合わせが可能である。【００２８】
以上、本発明の電力変換器の一実施形態に用いられる構成について説明した。ＭＯＳＦＥＴ１２及び２２はリカバリ電流抑制用に設けられるもので、主電流用のＭＯＳＦＥＴ１１にインダクタ１３を介して、主電流用のＭＯＳＦＥＴ２１にインダクタ２３を介してそれぞれ並列に接続されることを特徴とする。なお、図２に示したハイサイド回路１０とローサイド回路２０との直列回路は、インバータに限らず、ＡＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータ等の種々の形式の電力変換器にて基本回路としての利用が可能である。【００２９】
図３は、図２中のハイサイド回路１０の第１のスイッチング素子であるＭＯＳＦＥＴ１１を駆動する時、すなわち誘導性負荷３２へ電流を流出させる時の各部の電圧及び電流を示すタイミングチャートである。ロジック回路１５は、ゲートパルスＡ１発生回路１４から入力されるゲートパルスＡ１に応じて所定のパルス指令を出力し、ゲートパルスＢ１発生回路１６にゲートパルスＢ１を、ゲートパルスＣ１発生回路１７にゲートパルスＣ１をそれぞれ出力させるようになっている。【００３０】
ここで、上記ゲートパルスＡ１は、誘導性負荷３２へ電流流出させる期間に応じたシステム制御指令パルスである。ゲートパルスＣ１は、ゲートパルスＡ１の立ち上がりに同期してオンし、ボディダイオード２１ａのリカバリ電流が流れている期間だけ、ハイサイドＭＯＳＦＥＴ１２をオンにするパルスである。ゲートパルスＢ１は、上記ゲートパルスＣ１に続いて、ゲートパルスＡ１の立ち下がりまでの期間にハイサイドＭＯＳＦＥＴ１１をオンにするパルスである。ゲートパルスＣ１とゲートパルスＢ１とは互いにオーバラップする。【００３１】
図３の時刻Ｔ１までの期間では、ハイサイドＭＯＳＦＥＴ１１及び１２並びにローサイドＭＯＳＦＥＴ２１及び２２がいずれもオフの状態で、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａの順方向に電流Ｉｄｌ１が流れている。一方、ローサイドＭＯＳＦＥＴ２２のボディダイオード２２ａには、直列にインダクタ２３が挿入されているため、電流は流れない。【００３２】
次に、図３の時刻Ｔ１において、誘導性負荷３２へ電流流出させるためにシステム制御指令に基づいてゲートパルスＡ１が立ち上がると、同時に、ゲートパルスＣ１が立ち上がってハイサイドＭＯＳＦＥＴ１２がターンオンする。そこで、誘導性負荷３２への電流流出が開始するとともに、電流Ｉｄｌ１における符号Ｐで示すようにローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａにリカバリ電流が流れ、この電流は符号Ｑで示すようにハイサイドＭＯＳＦＥＴ１２に流れる電流Ｉｄｈ２に重畳されるが、この電流経路にはインダクタ１３が設けられているため、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａのリカバリ電流の変化は緩やかになる。つまり、当該電流の時間変化率（ｄｉ／ｄｔ）が小さくなることにより、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａのリカバリ電流のピーク値が小さく抑えられ、更に、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａのリカバリ電流に起因するサージ電圧、ノイズも低く抑えられる。すなわち、インダクタ１３の作用がない場合には、例えば図３に破線で示すようなリカバリ電流波形になるのに対して、大幅にリカバリ電流が低減される。【００３３】
やがて、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａの所定のリカバリ期間が経過すると、図３の時刻Ｔ２において、ゲートパルスＢ１が立ち上がって、主電流用のハイサイドＭＯＳＦＥＴ１１をターンオンし、ターンオンしたハイサイドＭＯＳＦＥＴ１１による誘導性負荷３２への電流流出がなされる。一方、ゲートパルスＣ１が立ち下がってリカバリ電流抑制用のハイサイドＭＯＳＦＥＴ１２がターンオフする。【００３４】
図３の時刻Ｔ３において、システム制御指令に基づいてゲートパルスＡ１が立ち下がると、同時に、ゲートパルスＢ１が立ち下がり、ハイサイドＭＯＳＦＥＴ１１をターンオフする。このハイサイドＭＯＳＦＥＴ１１がターンオフするときのサージ電圧は、インダクタ１３を通らない経路、すなわち寄生インダクタンスが極力生じないように接続された経路で電流を遮断するため、低い値に抑えられる。【００３５】
図４は、図２中のローサイド回路２０の第１のスイッチング素子であるＭＯＳＦＥＴ２１を駆動する時、すなわち誘導性負荷３２から電流を流入させる時の各部の電圧及び電流を示すタイミングチャートである。ロジック回路２５は、ゲートパルスＡ２発生回路２４から入力されるゲートパルスＡ２に応じて所定のパルス指令を出力し、ゲートパルスＢ２発生回路２６にゲートパルスＢ２を、ゲートパルスＣ２発生回路２７にゲートパルスＣ２をそれぞれ出力させるようになっている。【００３６】
ここで、上記ゲートパルスＡ２は、誘導性負荷３２から電流流入させる期間に応じたシステム指令パルスである。ゲートパルスＣ２は、ゲートパルスＡ２の立ち上がりに同期してオンし、ボディダイオード１１ａのリカバリ電流が流れている期間だけ、ローサイドＭＯＳＦＥＴ２２をオンにするパルスである。ゲートパルスＢ２は、上記ゲートパルスＣ２に続いて、ゲートパルスＡ２の立ち下がりまでの期間にローサイドＭＯＳＦＥＴ２１をオンにするパルスである。ゲートパルスＣ２とゲートパルスＢ２とは互いにオーバラップする。【００３７】
図４の時刻Ｔ１までの期間では、ハイサイドＭＯＳＦＥＴ１１及び１２並びにローサイドＭＯＳＦＥＴ２１及び２２がいずれもオフの状態で、ハイサイドＭＯＳＦＥＴ１１のボディダイオード１１ａの順方向に電流Ｉｄｈ１が流れている。一方、ハイサイドＭＯＳＦＥＴ１２のボディダイオード１２ａには、直列にインダクタ１３が挿入されているため、電流は流れない。【００３８】
次に、図４の時刻Ｔ１において、誘導性負荷３２から電流流入させるためにシステム制御指令に基づいてゲートパルスＡ２が立ち上がると、同時に、ゲートパルスＣ２が立ち上がってローサイドＭＯＳＦＥＴ２２がターンオンする。そこで、誘導性負荷３２からの電流流入が開始するとともに、電流Ｉｄｈ１における符号Ｐで示すようにハイサイドＭＯＳＦＥＴ１１のボディダイオード１１ａにリカバリ電流が流れ、この電流は符号Ｑで示すようにローサイドＭＯＳＦＥＴ２２に流れる電流Ｉｄｌ２に重畳されるが、この電流経路にはインダクタ２３が設けられているため、ハイサイドＭＯＳＦＥＴ１１のボディダイオード１１ａのリカバリ電流の変化は緩やかになる。つまり、当該電流の時間変化率（ｄｉ／ｄｔ）が小さくなることにより、ハイサイドＭＯＳＦＥＴ１１のボディダイオード１１ａのリカバリ電流のピーク値が小さく抑えられ、更に、ハイサイドＭＯＳＦＥＴ１１のボディダイオード１１ａのリカバリ電流に起因するサージ電圧、ノイズも低く抑えられる。すなわち、インダクタ２３の作用がない場合には、例えば図４に破線で示すようなリカバリ電流波形になるのに対して、大幅にリカバリ電流が低減される。【００３９】
やがて、ハイサイドＭＯＳＦＥＴ１１のボディダイオード１１ａの所定のリカバリ期間が経過すると、図４の時刻Ｔ２において、ゲートパルスＢ２が立ち上がって、主電流用のローサイドＭＯＳＦＥＴ２１をターンオンし、ターンオンしたローサイドＭＯＳＦＥＴ２１による誘導性負荷３２からの電流流入がなされる。一方、ゲートパルスＣ２が立ち下がってリカバリ電流抑制用のローサイドＭＯＳＦＥＴ２２がターンオフする。【００４０】
図４の時刻Ｔ３において、システム制御指令に基づいてゲートパルスＡ２が立ち下がると、同時に、ゲートパルスＢ２が立ち下がり、ローサイドＭＯＳＦＥＴ２１をターンオフする。このローサイドＭＯＳＦＥＴ２１がターンオフするときのサージ電圧は、インダクタ２３を通らない経路、すなわち寄生インダクタンスが極力生じないように接続された経路で電流を遮断するため、低い値に抑えられる。【００４１】
上記のように、例えば図３の時刻Ｔ１から時刻Ｔ２までの期間において、電流流出の際にハイサイドＭＯＳＦＥＴ１２が一旦ターンオンする際に、当該ハイサイドＭＯＳＦＥＴ１２に直列接続されたインダクタ１３のはたらきによって、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａによるリカバリ電流を容易に小さく抑えることができる。それゆえ、サージ電圧を低減したり、ハイサイドＭＯＳＦＥＴ１１及び１２の破壊を防止したり、ハイサイドＭＯＳＦＥＴ１１及び１２やボディダイオード２１ａに流れる電流を低減してスイッチング損失を低減したりすること等も容易にできる。【００４２】
一方、上記インダクタ１３が設けられている電流経路は、ハイサイドＭＯＳＦＥＴ１１がターンオンしているときに主電流が流れる電流経路ではないので、例えば図３の時刻Ｔ３にてハイサイドＭＯＳＦＥＴ１１がターンオフするときのサージ電圧を増大させることはない。【００４３】
また、図３の時刻Ｔ２において、リカバリ電流抑制用のＭＯＳＦＥＴ１２がターンオフする際にはインダクタ１３によるサージ電圧が発生し得るが、主電流用のＭＯＳＦＥＴ１１がターンオンし、リカバリ電流抑制用のＭＯＳＦＥＴ１２から主電流用のＭＯＳＦＥＴ１１に電流が転流するため、リカバリ電流抑制用のＭＯＳＦＥＴ１２の電流値は低い値となり、インダクタ１３によるサージ電圧は比較的低い値に抑えられ、通常は大きな影響を与えることはない。【００４４】
また、ロジック回路１５、ゲートパルスＢ１発生回路１６、ゲートパルスＣ１発生回路１７等が１つのパッケージに内蔵される場合には、ハイサイドＭＯＳＦＥＴ１２やインダクタ１３等を有しない電力変換器を用いる場合と同様のゲートパルスＡ１を入力するだけで、リカバリ電流の影響を容易に抑制することができる。【００４５】
もっとも、ロジック回路１５等を内蔵せずにゲートパルスＢ１及びゲートパルスＣ１が外部から与えられるようにする場合や、ゲートパルスＡ１発生回路１４を内蔵する場合でも、リカバリ電流の影響を抑制できる効果は同様に得られる。【００４６】
また、フリーホイールダイオードのリカバリ電流は例えば１μｓ以下の短時間しか流れないので、ハイサイドＭＯＳＦＥＴ１２及びインダクタ１３並びにローサイドＭＯＳＦＥＴ２２及びインダクタ２３を付加することは、システムの制御性やスイッチング周波数の高周波化を妨げない。【００４７】
図５Ａは、図２中のローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａに流れるリカバリ電流のピーク値が従来に比べて低減されることを示す回路シミュレーション結果を表した図である。このシミュレーションでは、図２中のインダクタ１３が１００ｎＨのインダクタンスを持つものとしている。そして、ハイサイドＭＯＳＦＥＴ１１及び１２並びにローサイドＭＯＳＦＥＴ２１及び２２がいずれもオフの状態で、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａに順方向の電流１００Ａが流れている。この１００Ａの電流が、図３の時刻Ｔ１までにおける電流Ｉｄｌ１に相当する。結果的に、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａに流れるリカバリ電流のピーク値が、従来１００Ａに対し、４０Ａに低く抑えられる。【００４８】
図５Ｂは、図２中のローサイドＭＯＳＦＥＴ２１の両端に生じるサージ電圧Ｖｄが従来に比べて低減されることを示す回路シミュレーション結果を表した図である。このシミュレーションでは、直流電源３１の電源電圧が２５０Ｖであるものとしている。結果的に、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａのリカバリ電流に起因するサージ電圧Ｖｄは、従来４００Ｖの電圧が発生していたところ、３７０Ｖに低く抑えることができる。よって、サージ電圧に起因するノイズも低く抑えることができる。【００４９】
図６Ａ〜図６Ｄは、各々異なるタイミングのゲートパルスＢ１で図２中のハイサイド回路１０にて主電流用のＭＯＳＦＥＴ１１がターンオンする時のローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａに流れるリカバリ電流のピーク値がいずれも従来に比べて低減されることを示す回路シミュレーション結果を表した図である。図６ＡのタイミングＡは、ボディダイオード２１ａに流れる電流Ｉｄｌ１の極性が反転するタイミングでゲートパルスＢ１をオンし、図２におけるＭＯＳＦＥＴ１１をターンオンした場合である。図６ＢのタイミングＢは、ボディダイオード２１ａのリカバリ電流が最大値に達する直前のタイミングでゲートパルスＢ１をオンし、図２におけるＭＯＳＦＥＴ１１をターンオンした場合である。図６ＣのタイミングＣは、ボディダイオード２１ａのリカバリ電流が最大値に達したタイミングでゲートパルスＢ１をオンし、図２におけるＭＯＳＦＥＴ１１をターンオンした場合である。図６ＤのタイミングＤは、ボディダイオード２１ａのリカバリ電流が最大値に達した後のタイミングでゲートパルスＢ１をオンし、図２におけるＭＯＳＦＥＴ１１をターンオンした場合である。【００５０】
図６Ｃ及び図６Ｄの結果より、ボディダイオード２１ａのリカバリ電流が最大値に達した時点に又は同時点以降にゲートパルスＢ１が立ち上がることが好ましいことが判る。また、図６Ａ及び図６Ｂの結果より、ボディダイオード２１ａの電流が反転する時点に又は同時点以降にゲートパルスＢ１が立ち上がっても、リカバリ電流のピーク値は低減される。【００５１】
なお、インダクタ１３及び２３は、明示的な素子として設けられるのに限らず、配線パターンによって形成されたものや浮遊インダクタンスを利用する等してもよく、リカバリ電流の変化を十分緩やかにするのに必要なインダクタンスが得られればよい。【００５２】
また、ＭＯＳＦＥＴとＭＯＳＦＥＴのボディダイオードとの組み合わせに限らず、スイッチング素子としてのＩＧＢＴ（insulated gate bipolar transistor）と、外付けのフリーホイールダイオードとが設けられる場合であっても、リカバリ電流の抑制効果は同じメカニズムによって得られる。【００５３】
また、ＭＯＳＦＥＴに限らず、種々のスイッチング素子を用いる電力変換器に上記のような構成を適用してもよい。具体的には、例えばバイポーラトランジスタに外付けのフリーホイールダイオードが設けられる構成等に適用してもよい。【００５４】
次に、図２の構成の変形例について説明する。必ずしもハイサイドＭＯＳＦＥＴ１２及びインダクタ１３並びにローサイドＭＯＳＦＥＴ２２及びインダクタ２３を全て設ける必要はなく、図７に示すように、原理的には、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａによるリカバリ電流を抑制するためには、ハイサイドＭＯＳＦＥＴ１２及びインダクタ１３だけが設けられていればよい。【００５５】
また、図８に示すように、主電流用のＭＯＳＦＥＴ１１を複数並列に設けて、大電流を流出入させ得る構成としてもよい。このような構成にすることにより、システムの大容量化にも対応できる。複数並列接続することにより、１素子当りに流れる電流を小さくできるため、サージ電圧及びサージ電流を抑える効果もある。【００５６】
また、図９に示すように、リカバリ電流抑制用のＭＯＳＦＥＴ１２を複数並列に設けて、大電流を流出入させ得る構成としてもよい。複数並列接続することにより、１素子当りに流れる電流を小さくできるため、サージ電圧及びサージ電流が抑制される。【００５７】
また、フリーホイールダイオードのリカバリ電流は主電流に対して小さいうえ比較的短時間流れるだけなので、リカバリ電流抑制用のＭＯＳＦＥＴ１２は、主電流用のＭＯＳＦＥＴ１１よりも小さい電流容量でよい。小さい電流容量のＭＯＳＦＥＴ１２を採用することにより、部品点数増加によるコストの増加やシステムの大型化が緩和される。【００５８】
また、例えば、図３におけるＴ２のタイミングで、リカバリ電流抑制用のハイサイドＭＯＳＦＥＴ１２に流れている電流が、主電流用のハイサイドＭＯＳＦＥＴ１１に転流するが、主電流用のハイサイドＭＯＳＦＥＴ１１のオン抵抗より、リカバリ電流抑制用のハイサイドＭＯＳＦＥＴ１２のオン抵抗の方が高い場合には、転流し易くなるため、リカバリ電流抑制用のハイサイドＭＯＳＦＥＴ１２がオフするときのサージ電圧を小さく抑えることができる。【００５９】
また、ＩＧＢＴ、ＭＯＳＦＥＴ等のスイッチング素子とダイオードとを、Ｓｉ（シリコン）デバイスから、ＳｉＣ（シリコンカーバイド）デバイス又はＧａＮ（ガリウムナイトライド）デバイス等のワイドバンドギャップデバイスに変更することで、大幅な低損失化が可能となり、電力変換器の冷却装置、放熱フィンが不要となる。また、これらのワイドバンドギャップデバイスは、Ｓｉデバイスに比べて、高耐熱特性も持ち合わせているため、デバイスレイアウトの自由度向上が期待できる。冷却装置が小型化でき、デバイス自身の耐熱性が向上できることにより、当該ワイドバンドギャップデバイスを、例えば、図２における直流電源３１とインダクタ１３及び２３との直近に配置できるため、配線のインダクタンスを大幅に低減することができる。また、スイッチングの高速化を実現するとともに、配線のインダクタンスの影響による過大なサージ電圧発生を抑制できる。
【産業上の利用の可能性】
【００６０】
本発明に係る電力変換器は、フリーホイールダイオードのリカバリ電流を容易に低減することができる効果を有し、インバータ、ＡＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータ等の電力変換器として有用である。
【図１】
2008149523.tif 000003
【図２】
2008149523.tif 000004
【図３】
2008149523.tif 000005
【図４】
2008149523.tif 000006
【図５Ａ】
2008149523.tif 000007
【図５Ｂ】
2008149523.tif 000008
【図６Ａ】
2008149523.tif 000009
【図６Ｂ】
2008149523.tif 000010
【図６Ｃ】
2008149523.tif 000011
【図６Ｄ】
2008149523.tif 000012
【図７】
2008149523.tif 000013
【図８】
2008149523.tif 000014
【図９】
2008149523.tif 000015
【図１０】
2008149523.tif 000016
【図１１】
2008149523.tif 000017
【手続補正書】
【提出日】平成21年2月18日(2009.2.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
互いに直列接続されたハイサイド回路とローサイド回路とを備えた電力変換器であって、
前記ハイサイド回路と前記ローサイド回路とは各々、第１のスイッチング素子と、当該第１のスイッチング素子の両端間に逆並列に形成されたフリーホイールダイオードとを有し、
前記ハイサイド回路と前記ローサイド回路とのうち少なくとも一方の回路は、前記第１のスイッチング素子の両端間に接続された、第２のスイッチング素子とインダクタとの直列回路と、前記第１のスイッチング素子のスイッチングを制御する第１の制御回路と、前記第２のスイッチング素子のスイッチングを制御する第２の制御回路とを更に有し、
前記第１の制御回路は、前記フリーホイールダイオードの逆回復特性に起因したリカバリ電流が最大値に達した時点に又は同時点以降に前記第１のスイッチング素子がターンオンするように制御し、
前記第１及び第２の制御回路は、前記第１のスイッチング素子がターンオンする前に前記第２のスイッチング素子がターンオンし、かつ前記第１のスイッチング素子がターンオンした後に前記第２のスイッチング素子がターンオフするように制御し、かつ、
前記第１及び第２のスイッチング素子はそれぞれＭＯＳＦＥＴを含み、かつ前記フリーホイールダイオードは前記第１のスイッチング素子を構成するＭＯＳＦＥＴのボディダイオードであることを特徴とする電力変換器。
【請求項２】
（削除）
【請求項３】
請求項１記載の電力変換器において、
前記第２のスイッチング素子は、前記第１のスイッチング素子よりも電流容量が小さいことを特徴とする電力変換器。
【請求項４】
請求項１記載の電力変換器において、
前記第２のスイッチング素子は、前記第１のスイッチング素子よりもオン抵抗が高いことを特徴とする電力変換器。
【請求項５】
請求項１記載の電力変換器において、
前記第１及び第２のスイッチング素子のうち少なくとも一方は、互いに並列接続された複数のスイッチングデバイスを有することを特徴とする電力変換器。
【請求項６】
請求項１記載の電力変換器において、
前記ハイサイド回路と前記ローサイド回路とが各々１つのパッケージ内に設けられたことを特徴とする電力変換器。
【請求項７】
請求項１記載の電力変換器において、
前記ハイサイド回路と前記ローサイド回路との双方が１つのパッケージ内に設けられたことを特徴とする電力変換器。
【請求項８】
（削除）
【請求項９】
請求項１記載の電力変換器において、
前記第１及び第２のスイッチング素子は、ＳｉＣ又はＧａＮを含むワイドバンドギャップ半導体により構成されたことを特徴とする電力変換器。
【手続補正書】
【提出日】平成21年10月29日(2009.10.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換器（power converter）におけるサージ抑制技術に関するものである。
【背景技術】
【０００２】
電力変換器の１つとして、直流電力を交流電力に変換するインバータが知られている。ＡＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータ等も電力変換器に含まれる。
【０００３】
スイッチング素子としてＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）を使用した電力変換器により誘導性負荷を駆動する場合、ＭＯＳＦＥＴは、負荷を駆動するためのスイッチング機能の他に、ＭＯＳＦＥＴに寄生するボディダイオードによって実現されるフリーホイールダイオード（freewheeling diode）としての機能を有することが多い。しかし、このボディダイオードの逆回復（reverse-recovery）特性は一般に悪く、大きなリカバリ電流が発生し、サージ電圧や、リンギングと呼ばれる発振現象を誘起する。なお、逆回復時間にダイオードの逆方向に流れる電流を、ここでは「リカバリ電流」という。
【０００４】
図１０は、従来の電力変換器の一部を示す回路図である。図１０では、ハイサイドＭＯＳＦＥＴ１、ローサイドＭＯＳＦＥＴ２、ハイサイドボディダイオード１ａ、ローサイドボディダイオード２ａ、第１ゲートパルス発生回路３、第２ゲートパルス発生回路４を備え、誘導性負荷５に直流電源６からの電力を変換して供給する構成となっている。ここでは、パワーＭＯＳＦＥＴ１，２に生じるボディダイオード１ａ，２ａにフリーホイールダイオードとしての機能を持たせることを想定している。なお、電流を表す符号とともに表示された矢印の向きを、当該電流の正の向きとする。
【０００５】
図１０の構成によれば、例えば図１１の波形図の例に示すように、誘導性負荷５からローサイドＭＯＳＦＥＴ２のボディダイオード２ａの順方向に電流が流れている状態でハイサイドＭＯＳＦＥＴ１がターンオンすると、ボディダイオード２ａに逆方向の電圧が印加され、図１１の拡大波形に示すようにリカバリ電流が流れた後に、ボディダイオード２ａがターンオフする。このリカバリ電流は、ボディダイオード２ａの内部に生じる少数キャリアが消滅するまでに流れる電流であり、リカバリ電流の大きさはその半導体物性によりある程度決定される。
【０００６】
より詳しくは、第１ゲートパルス発生回路３からのターンオン指令、すなわち第１ゲートパルスによってハイサイドＭＯＳＦＥＴ１がターンオンすると、そのタイミングでハイサイドＭＯＳＦＥＴ１からローサイドＭＯＳＦＥＴ２のボディダイオード２ａを貫通するリカバリ電流が、電流Ｉｄｌにて符号Ｐで示すように過渡的に流れる。このリカバリ電流は、誘導性負荷５に流れることはないが、符号Ｑで示すようにハイサイドＭＯＳＦＥＴ１に流れる電流Ｉｄｈに重畳され、スイッチング損失の増大、過電流による素子破壊、ノイズ発生等を引き起こす原因となる。
【０００７】
そこで、従来、リカバリ電流を低減するために、ＭＯＳＦＥＴと逆並列に、高耐圧の高速リカバリダイオード、低耐圧のショットキバリアダイオード等のいずれかが外付けされていた。高速リカバリダイオードを使用すれば、リカバリ電流の流れる時間が短くなる。ショットキバリアダイオードは、構造的にリカバリ電流の流れにくいダイオードである。
【０００８】
別の手法としては、ＭＯＳＦＥＴと直列にインダクタを挿入することも考えられている。例えば、インバータであれば、各相にインダクタを直列に挿入することで、リカバリ電流を抑制できる。
【０００９】
また、特許文献１のような別のアプローチも提案されている。すなわち、２つ以上のスイッチング素子のターンオンのタイミングを互いに同期させ、各スイッチング素子のフリーホイールダイオードに対応するリカバリ電流を同時に発生させる。これにより、１相あたりの浮遊インダクタンスが増加したことと等価となり、リカバリ電流が小さくなるため、各フリーホイールダイオードのリカバリ電流のピーク値を小さくすることができる。
【００１０】
また、特許文献２のようなＬＣ共振回路を用いたアプローチも提案されている。コンデンサとインダクタとダイオード、加えて補助スイッチにより、主スイッチをＺＶＳ（zero voltage switching）動作させる。これにより、主スイッチのスイッチング損失とノイズを小さくすることができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−２１５３５７号公報
【特許文献２】特開平８−２９８７８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、ＭＯＳＦＥＴと逆並列に外付けのフリーホイールダイオードを設ける構成は、配線インダクタンスの影響を充分考慮した高度な設計を必要とし、フリーホイールダイオードを充分に機能させることが必ずしも容易ではない。
【００１３】
ＭＯＳＦＥＴと直列にインダクタを設ける構成は、ＭＯＳＦＥＴと直流電源とをつなぐ線路にインダクタンスが存在することになるため、ＭＯＳＦＥＴの電流をターンオフするときに、このインダクタンスによって過大なサージ電圧が発生することとなるため、好ましい構成ではない。
【００１４】
また、特許文献１の技術では、部品の増加はないが、２つ以上のスイッチング素子がターンオンするときに過渡的な動作レベルでスイッチング素子を同期させる必要があり、制御が複雑となるため好ましい構成ではない。
【００１５】
更に、特許文献２の技術では、インダクタ及びキャパシタ等の共振要素を追加するために部品点数が増加しコストアップを招く傾向にある。また、共振の期間中、スイッチング素子を制御できないため、システムの制御デューティに制約が生じてしまう。また、共振要素の定数によりシステムのスイッチング周波数を決めなければならず、スイッチング周波数の上限が決められてしまうため、高周波化の妨げとなるため好ましい構成ではない。
【００１６】
本発明は、かかる点に鑑みてなされたものであり、フリーホイールダイオードのリカバリ電流を低減し、以てサージ電圧及びノイズを低減し、かつスイッチング損失を低減することを目的とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、本発明は、互いに直列接続されたハイサイド回路とローサイド回路とを備えた電力変換器において、前記ハイサイド回路と前記ローサイド回路とは各々、第１のスイッチング素子と、当該第１のスイッチング素子の両端間に逆並列に接続され又は形成されたフリーホイールダイオードとを有し、前記ハイサイド回路と前記ローサイド回路とのうち少なくとも一方の回路は、前記第１のスイッチング素子の両端間に接続された第２のスイッチング素子とインダクタとの直列回路と、前記第１のスイッチング素子のスイッチングを制御する第１の制御回路と、前記第２のスイッチング素子のスイッチングを制御する第２の制御回路とを更に有し、前記第１及び第２の制御回路は、前記第１のスイッチング素子がターンオンする前に前記第２のスイッチング素子がターンオンし、かつ前記第１のスイッチング素子がターンオンした後に前記第２のスイッチング素子がターンオフするように制御することを特徴としたものである。
【００１８】
これにより、例えばハイサイド回路がターンオンし負荷に対して電流が流出する時、まずハイサイド回路の第２のスイッチング素子がターンオンすれば、例えばローサイド回路のフリーホイールダイオードのリカバリ電流は、ハイサイド回路のインダクタとハイサイド回路の第２のスイッチング素子の線路を流れ、ローサイド回路のフリーホイールダイオードのリカバリ電流の変化は小さく抑えられる。その後、ハイサイド回路の負荷に対して電流の流出が停止するとき、ハイサイド回路の第２のスイッチング素子がターンオフする前に、ハイサイド回路の第１のスイッチング素子がターンオンすれば、ハイサイド回路の第１のスイッチング素子に電流が転流するため、第２のスイッチング素子の電流は前記インダクタによるサージ電圧が生じることはない。更に、ハイサイド回路の第１のスイッチング素子がターンオフする時は、通常は寄生インダクタンスが極力生じないように接続された経路の電流を遮断するため、過大なサージ電圧が生じることはない。また、ローサイド回路のフリーホイールダイオードのリカバリ電流が低減されることにより、当該フリーホイールダイオード自体のスイッチング損失が低減され、かつハイサイド回路にて当該リカバリ電流が重畳して流れる第２のスイッチング素子のスイッチング損失も低減される。
【発明の効果】
【００１９】
本発明によれば、フリーホイールダイオードのリカバリ電流を低減し、以てサージ電圧及びノイズを低減し、かつスイッチング損失を低減することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態に係る電力変換器である３相インバータの構成例を示す回路図である。
【図２】図１中の一部構成を説明のために抜き出して示す回路図である。
【図３】図２中のハイサイド回路から誘導性負荷へ電流が流出するようにハイサイド回路が誘導性負荷を駆動する時の各部の電圧及び電流を示すタイミングチャートである。
【図４】図２中の誘導性負荷からローサイド回路へ電流が流入するようにローサイド回路が誘導性負荷を駆動する時の各部の電圧及び電流を示すタイミングチャートである。
【図５Ａ】図２中のローサイドＭＯＳＦＥＴのボディダイオードに流れるリカバリ電流のピーク値が従来に比べて低減されることを示す回路シミュレーション結果を表した波形図である。
【図５Ｂ】図２中のローサイドＭＯＳＦＥＴの両端に生じるサージ電圧が従来に比べて低減されることを示す回路シミュレーション結果を表した波形図である。
【図６Ａ】あるタイミングのゲートパルスＢ１で図２中のハイサイド回路にて主電流用のＭＯＳＦＥＴがターンオンする時のローサイドＭＯＳＦＥＴのボディダイオードに流れるリカバリ電流のピーク値が従来に比べて低減されることを示す回路シミュレーション結果を表した波形図である。
【図６Ｂ】図６Ａの場合よりゲートパルスＢ１のオンタイミングを遅らせた時にリカバリ電流のピーク値が図６Ａの場合に比べても更に低減されることを示す回路シミュレーション結果を表した波形図である。
【図６Ｃ】図６Ｂの場合よりゲートパルスＢ１のオンタイミングを遅らせた時にリカバリ電流のピーク値が図６Ｂの場合に比べても更に低減されることを示す回路シミュレーション結果を表した波形図である。
【図６Ｄ】図６Ｃの場合よりゲートパルスＢ１のオンタイミングを遅らせた時にリカバリ電流のピーク値が図６Ｂの場合に比べても更に低減されることを示す回路シミュレーション結果を表した波形図である。
【図７】図２の変形例を示す回路図である。
【図８】図２の他の変形例を示す回路図である。
【図９】図２の更に他の変形例を示す回路図である。
【図１０】従来の電力変換器中の一部構成を説明のために抜き出して示す回路図である。
【図１１】図１０中のハイサイドＭＯＳＦＥＴから誘導性負荷へ電流が流出するようにハイサイドＭＯＳＦＥＴが誘導性負荷を駆動する時の各部の電圧及び電流を示すタイミングチャートである。
【発明を実施するための形態】
【００２１】
本発明の電力変換器の最良の実施形態を、添付図面を参照して説明する。
【００２２】
図１は、本発明の実施形態に係る電力変換器である３相インバータの構成例を示す回路図である。これは、互いに同様の回路構成をＵ相ハイサイド回路３３、Ｕ相ローサイド回路３４、Ｖ相ハイサイド回路３５、Ｖ相ローサイド回路３６、Ｗ相ハイサイド回路３７、Ｗ相ローサイド回路３８と合計６回路設けて、直流電源３１から供給された直流電力をもとに３相交流モータ３９を駆動するための３相インバータとしたものである。コントローラ４０により、各回路３３〜３８のロジック回路１５及び２５にそれぞれ制御指令が入力されるようになっている。
【００２３】
図２は、図１中の一部構成を説明のために抜き出して示す回路図である。図２によれば、直流電源３１に直列接続され誘導性負荷３２に電力を供給する、ハイサイド回路１０の第１のスイッチング素子であるＭＯＳＦＥＴ１１と、ローサイド回路２０の第１のスイッチング素子であるＭＯＳＦＥＴ２１と、ＭＯＳＦＥＴ１１及び２１の各々に逆並列形成されているボディダイオード１１ａ及び２１ａとを備えた構成において、ハイサイド回路１０の、第１のスイッチング素子であるＭＯＳＦＥＴ１１のドレイン端子がインダクタ１３の一端に接続され、インダクタ１３の他端が、ハイサイド回路１０の第２のスイッチング素子であるＭＯＳＦＥＴ１２のドレイン端子に接続され、ハイサイド回路１０の第２のスイッチング素子であるＭＯＳＦＥＴ１２のソース端子が、ハイサイド回路１０の第１のスイッチング素子であるＭＯＳＦＥＴ１１のソース端子に接続される。１２ａは第２のスイッチング素子であるＭＯＳＦＥＴ１２のボディダイオードである。
【００２４】
スイッチング素子を駆動するゲート駆動回路は、ハイサイド回路１０の第１のスイッチング素子であるＭＯＳＦＥＴ１１を駆動するゲートパルスＢ１発生回路１６と、ハイサイド回路１０の第２のスイッチング素子であるＭＯＳＦＥＴ１２を駆動するゲートパルスＣ１発生回路１７と、システム制御指令であるゲートパルスＡ１発生回路１４を入力とし、ゲートパルスＢ１発生回路１６及びゲートパルスＣ１発生回路１７にそれぞれパルス指令を出力するロジック回路１５とで構成される。
【００２５】
ローサイド回路２０もハイサイド回路１０と同様に、ローサイド回路２０の第１のスイッチング素子であるＭＯＳＦＥＴ２１のドレイン端子がインダクタ２３の一端に接続され、インダクタ２３の他端が、ローサイド回路２０の第２のスイッチング素子であるＭＯＳＦＥＴ２２のドレイン端子に接続され、ローサイド回路２０の第２のスイッチング素子であるＭＯＳＦＥＴ２２のソース端子が、ローサイド回路２０の第１のスイッチング素子であるＭＯＳＦＥＴ２１のソース端子に接続される。２２ａは第２のスイッチング素子であるＭＯＳＦＥＴ２２のボディダイオードである。
【００２６】
スイッチング素子を駆動するゲート駆動回路は、ローサイド回路２０の第１のスイッチング素子であるＭＯＳＦＥＴ２１を駆動するゲートパルスＢ２発生回路２６と、ローサイド回路２０の第２のスイッチング素子であるＭＯＳＦＥＴ２２を駆動するゲートパルスＣ２発生回路２７と、システム制御指令であるゲートパルスＡ２発生回路２４を入力とし、ゲートパルスＢ２発生回路２６及びゲートパルスＣ２発生回路２７にそれぞれパルス指令を出力するロジック回路２５とで構成される。
【００２７】
また、例えばハイサイド回路１０及びローサイド回路２０は、ハイサイド及びローサイド回路３０として組にされて、パワーデバイスとゲート駆動回路とロジック回路とが組み込まれたＩＰＭ（intelligent power module）と呼ばれるパッケージとして形成されてもよい。なお、これに限らず、ハイサイド回路１０及びローサイド回路２０がそれぞれ別個のパッケージとして形成されてもよい。パッケージ化される構成要素は、その他種々の組み合わせが可能である。
【００２８】
以上、本発明の電力変換器の一実施形態に用いられる構成について説明した。ＭＯＳＦＥＴ１２及び２２はリカバリ電流抑制用に設けられるもので、主電流用のＭＯＳＦＥＴ１１にインダクタ１３を介して、主電流用のＭＯＳＦＥＴ２１にインダクタ２３を介してそれぞれ並列に接続されることを特徴とする。なお、図２に示したハイサイド回路１０とローサイド回路２０との直列回路は、インバータに限らず、ＡＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータ等の種々の形式の電力変換器にて基本回路としての利用が可能である。
【００２９】
図３は、図２中のハイサイド回路１０の第１のスイッチング素子であるＭＯＳＦＥＴ１１を駆動する時、すなわち誘導性負荷３２へ電流を流出させる時の各部の電圧及び電流を示すタイミングチャートである。ロジック回路１５は、ゲートパルスＡ１発生回路１４から入力されるゲートパルスＡ１に応じて所定のパルス指令を出力し、ゲートパルスＢ１発生回路１６にゲートパルスＢ１を、ゲートパルスＣ１発生回路１７にゲートパルスＣ１をそれぞれ出力させるようになっている。
【００３０】
ここで、上記ゲートパルスＡ１は、誘導性負荷３２へ電流流出させる期間に応じたシステム制御指令パルスである。ゲートパルスＣ１は、ゲートパルスＡ１の立ち上がりに同期してオンし、ボディダイオード２１ａのリカバリ電流が流れている期間だけ、ハイサイドＭＯＳＦＥＴ１２をオンにするパルスである。ゲートパルスＢ１は、上記ゲートパルスＣ１に続いて、ゲートパルスＡ１の立ち下がりまでの期間にハイサイドＭＯＳＦＥＴ１１をオンにするパルスである。ゲートパルスＣ１とゲートパルスＢ１とは互いにオーバラップする。
【００３１】
図３の時刻Ｔ１までの期間では、ハイサイドＭＯＳＦＥＴ１１及び１２並びにローサイドＭＯＳＦＥＴ２１及び２２がいずれもオフの状態で、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａの順方向に電流Ｉｄｌ１が流れている。一方、ローサイドＭＯＳＦＥＴ２２のボディダイオード２２ａには、直列にインダクタ２３が挿入されているため、電流は流れない。
【００３２】
次に、図３の時刻Ｔ１において、誘導性負荷３２へ電流流出させるためにシステム制御指令に基づいてゲートパルスＡ１が立ち上がると、同時に、ゲートパルスＣ１が立ち上がってハイサイドＭＯＳＦＥＴ１２がターンオンする。そこで、誘導性負荷３２への電流流出が開始するとともに、電流Ｉｄｌ１における符号Ｐで示すようにローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａにリカバリ電流が流れ、この電流は符号Ｑで示すようにハイサイドＭＯＳＦＥＴ１２に流れる電流Ｉｄｈ２に重畳されるが、この電流経路にはインダクタ１３が設けられているため、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａのリカバリ電流の変化は緩やかになる。つまり、当該電流の時間変化率（ｄｉ／ｄｔ）が小さくなることにより、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａのリカバリ電流のピーク値が小さく抑えられ、更に、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａのリカバリ電流に起因するサージ電圧、ノイズも低く抑えられる。すなわち、インダクタ１３の作用がない場合には、例えば図３に破線で示すようなリカバリ電流波形になるのに対して、大幅にリカバリ電流が低減される。
【００３３】
やがて、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａの所定のリカバリ期間が経過すると、図３の時刻Ｔ２において、ゲートパルスＢ１が立ち上がって、主電流用のハイサイドＭＯＳＦＥＴ１１をターンオンし、ターンオンしたハイサイドＭＯＳＦＥＴ１１による誘導性負荷３２への電流流出がなされる。一方、ゲートパルスＣ１が立ち下がってリカバリ電流抑制用のハイサイドＭＯＳＦＥＴ１２がターンオフする。
【００３４】
図３の時刻Ｔ３において、システム制御指令に基づいてゲートパルスＡ１が立ち下がると、同時に、ゲートパルスＢ１が立ち下がり、ハイサイドＭＯＳＦＥＴ１１をターンオフする。このハイサイドＭＯＳＦＥＴ１１がターンオフするときのサージ電圧は、インダクタ１３を通らない経路、すなわち寄生インダクタンスが極力生じないように接続された経路で電流を遮断するため、低い値に抑えられる。
【００３５】
図４は、図２中のローサイド回路２０の第１のスイッチング素子であるＭＯＳＦＥＴ２１を駆動する時、すなわち誘導性負荷３２から電流を流入させる時の各部の電圧及び電流を示すタイミングチャートである。ロジック回路２５は、ゲートパルスＡ２発生回路２４から入力されるゲートパルスＡ２に応じて所定のパルス指令を出力し、ゲートパルスＢ２発生回路２６にゲートパルスＢ２を、ゲートパルスＣ２発生回路２７にゲートパルスＣ２をそれぞれ出力させるようになっている。
【００３６】
ここで、上記ゲートパルスＡ２は、誘導性負荷３２から電流流入させる期間に応じたシステム指令パルスである。ゲートパルスＣ２は、ゲートパルスＡ２の立ち上がりに同期してオンし、ボディダイオード１１ａのリカバリ電流が流れている期間だけ、ローサイドＭＯＳＦＥＴ２２をオンにするパルスである。ゲートパルスＢ２は、上記ゲートパルスＣ２に続いて、ゲートパルスＡ２の立ち下がりまでの期間にローサイドＭＯＳＦＥＴ２１をオンにするパルスである。ゲートパルスＣ２とゲートパルスＢ２とは互いにオーバラップする。
【００３７】
図４の時刻Ｔ１までの期間では、ハイサイドＭＯＳＦＥＴ１１及び１２並びにローサイドＭＯＳＦＥＴ２１及び２２がいずれもオフの状態で、ハイサイドＭＯＳＦＥＴ１１のボディダイオード１１ａの順方向に電流Ｉｄｈ１が流れている。一方、ハイサイドＭＯＳＦＥＴ１２のボディダイオード１２ａには、直列にインダクタ１３が挿入されているため、電流は流れない。
【００３８】
次に、図４の時刻Ｔ１において、誘導性負荷３２から電流流入させるためにシステム制御指令に基づいてゲートパルスＡ２が立ち上がると、同時に、ゲートパルスＣ２が立ち上がってローサイドＭＯＳＦＥＴ２２がターンオンする。そこで、誘導性負荷３２からの電流流入が開始するとともに、電流Ｉｄｈ１における符号Ｐで示すようにハイサイドＭＯＳＦＥＴ１１のボディダイオード１１ａにリカバリ電流が流れ、この電流は符号Ｑで示すようにローサイドＭＯＳＦＥＴ２２に流れる電流Ｉｄｌ２に重畳されるが、この電流経路にはインダクタ２３が設けられているため、ハイサイドＭＯＳＦＥＴ１１のボディダイオード１１ａのリカバリ電流の変化は緩やかになる。つまり、当該電流の時間変化率（ｄｉ／ｄｔ）が小さくなることにより、ハイサイドＭＯＳＦＥＴ１１のボディダイオード１１ａのリカバリ電流のピーク値が小さく抑えられ、更に、ハイサイドＭＯＳＦＥＴ１１のボディダイオード１１ａのリカバリ電流に起因するサージ電圧、ノイズも低く抑えられる。すなわち、インダクタ２３の作用がない場合には、例えば図４に破線で示すようなリカバリ電流波形になるのに対して、大幅にリカバリ電流が低減される。
【００３９】
やがて、ハイサイドＭＯＳＦＥＴ１１のボディダイオード１１ａの所定のリカバリ期間が経過すると、図４の時刻Ｔ２において、ゲートパルスＢ２が立ち上がって、主電流用のローサイドＭＯＳＦＥＴ２１をターンオンし、ターンオンしたローサイドＭＯＳＦＥＴ２１による誘導性負荷３２からの電流流入がなされる。一方、ゲートパルスＣ２が立ち下がってリカバリ電流抑制用のローサイドＭＯＳＦＥＴ２２がターンオフする。
【００４０】
図４の時刻Ｔ３において、システム制御指令に基づいてゲートパルスＡ２が立ち下がると、同時に、ゲートパルスＢ２が立ち下がり、ローサイドＭＯＳＦＥＴ２１をターンオフする。このローサイドＭＯＳＦＥＴ２１がターンオフするときのサージ電圧は、インダクタ２３を通らない経路、すなわち寄生インダクタンスが極力生じないように接続された経路で電流を遮断するため、低い値に抑えられる。
【００４１】
上記のように、例えば図３の時刻Ｔ１から時刻Ｔ２までの期間において、電流流出の際にハイサイドＭＯＳＦＥＴ１２が一旦ターンオンする際に、当該ハイサイドＭＯＳＦＥＴ１２に直列接続されたインダクタ１３のはたらきによって、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａによるリカバリ電流を容易に小さく抑えることができる。それゆえ、サージ電圧を低減したり、ハイサイドＭＯＳＦＥＴ１１及び１２の破壊を防止したり、ハイサイドＭＯＳＦＥＴ１１及び１２やボディダイオード２１ａに流れる電流を低減してスイッチング損失を低減したりすること等も容易にできる。
【００４２】
一方、上記インダクタ１３が設けられている電流経路は、ハイサイドＭＯＳＦＥＴ１１がターンオンしているときに主電流が流れる電流経路ではないので、例えば図３の時刻Ｔ３にてハイサイドＭＯＳＦＥＴ１１がターンオフするときのサージ電圧を増大させることはない。
【００４３】
また、図３の時刻Ｔ２において、リカバリ電流抑制用のＭＯＳＦＥＴ１２がターンオフする際にはインダクタ１３によるサージ電圧が発生し得るが、主電流用のＭＯＳＦＥＴ１１がターンオンし、リカバリ電流抑制用のＭＯＳＦＥＴ１２から主電流用のＭＯＳＦＥＴ１１に電流が転流するため、リカバリ電流抑制用のＭＯＳＦＥＴ１２の電流値は低い値となり、インダクタ１３によるサージ電圧は比較的低い値に抑えられ、通常は大きな影響を与えることはない。
【００４４】
また、ロジック回路１５、ゲートパルスＢ１発生回路１６、ゲートパルスＣ１発生回路１７等が１つのパッケージに内蔵される場合には、ハイサイドＭＯＳＦＥＴ１２やインダクタ１３等を有しない電力変換器を用いる場合と同様のゲートパルスＡ１を入力するだけで、リカバリ電流の影響を容易に抑制することができる。
【００４５】
もっとも、ロジック回路１５等を内蔵せずにゲートパルスＢ１及びゲートパルスＣ１が外部から与えられるようにする場合や、ゲートパルスＡ１発生回路１４を内蔵する場合でも、リカバリ電流の影響を抑制できる効果は同様に得られる。
【００４６】
また、フリーホイールダイオードのリカバリ電流は例えば１μｓ以下の短時間しか流れないので、ハイサイドＭＯＳＦＥＴ１２及びインダクタ１３並びにローサイドＭＯＳＦＥＴ２２及びインダクタ２３を付加することは、システムの制御性やスイッチング周波数の高周波化を妨げない。
【００４７】
図５Ａは、図２中のローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａに流れるリカバリ電流のピーク値が従来に比べて低減されることを示す回路シミュレーション結果を表した図である。このシミュレーションでは、図２中のインダクタ１３が１００ｎＨのインダクタンスを持つものとしている。そして、ハイサイドＭＯＳＦＥＴ１１及び１２並びにローサイドＭＯＳＦＥＴ２１及び２２がいずれもオフの状態で、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａに順方向の電流１００Ａが流れている。この１００Ａの電流が、図３の時刻Ｔ１までにおける電流Ｉｄｌ１に相当する。結果的に、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａに流れるリカバリ電流のピーク値が、従来１００Ａに対し、４０Ａに低く抑えられる。
【００４８】
図５Ｂは、図２中のローサイドＭＯＳＦＥＴ２１の両端に生じるサージ電圧Ｖｄが従来に比べて低減されることを示す回路シミュレーション結果を表した図である。このシミュレーションでは、直流電源３１の電源電圧が２５０Ｖであるものとしている。結果的に、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａのリカバリ電流に起因するサージ電圧Ｖｄは、従来４００Ｖの電圧が発生していたところ、３７０Ｖに低く抑えることができる。よって、サージ電圧に起因するノイズも低く抑えることができる。
【００４９】
図６Ａ〜図６Ｄは、各々異なるタイミングのゲートパルスＢ１で図２中のハイサイド回路１０にて主電流用のＭＯＳＦＥＴ１１がターンオンする時のローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａに流れるリカバリ電流のピーク値がいずれも従来に比べて低減されることを示す回路シミュレーション結果を表した図である。図６ＡのタイミングＡは、ボディダイオード２１ａに流れる電流Ｉｄｌ１の極性が反転するタイミングでゲートパルスＢ１をオンし、図２におけるＭＯＳＦＥＴ１１をターンオンした場合である。図６ＢのタイミングＢは、ボディダイオード２１ａのリカバリ電流が最大値に達する直前のタイミングでゲートパルスＢ１をオンし、図２におけるＭＯＳＦＥＴ１１をターンオンした場合である。図６ＣのタイミングＣは、ボディダイオード２１ａのリカバリ電流が最大値に達したタイミングでゲートパルスＢ１をオンし、図２におけるＭＯＳＦＥＴ１１をターンオンした場合である。図６ＤのタイミングＤは、ボディダイオード２１ａのリカバリ電流が最大値に達した後のタイミングでゲートパルスＢ１をオンし、図２におけるＭＯＳＦＥＴ１１をターンオンした場合である。
【００５０】
図６Ｃ及び図６Ｄの結果より、ボディダイオード２１ａのリカバリ電流が最大値に達した時点に又は同時点以降にゲートパルスＢ１が立ち上がることが好ましいことが判る。また、図６Ａ及び図６Ｂの結果より、ボディダイオード２１ａの電流が反転する時点に又は同時点以降にゲートパルスＢ１が立ち上がっても、リカバリ電流のピーク値は低減される。
【００５１】
なお、インダクタ１３及び２３は、明示的な素子として設けられるのに限らず、配線パターンによって形成されたものや浮遊インダクタンスを利用する等してもよく、リカバリ電流の変化を十分緩やかにするのに必要なインダクタンスが得られればよい。
【００５２】
また、ＭＯＳＦＥＴとＭＯＳＦＥＴのボディダイオードとの組み合わせに限らず、スイッチング素子としてのＩＧＢＴ（insulated gate bipolar transistor）と、外付けのフリーホイールダイオードとが設けられる場合であっても、リカバリ電流の抑制効果は同じメカニズムによって得られる。
【００５３】
また、ＭＯＳＦＥＴに限らず、種々のスイッチング素子を用いる電力変換器に上記のような構成を適用してもよい。具体的には、例えばバイポーラトランジスタに外付けのフリーホイールダイオードが設けられる構成等に適用してもよい。
【００５４】
次に、図２の構成の変形例について説明する。必ずしもハイサイドＭＯＳＦＥＴ１２及びインダクタ１３並びにローサイドＭＯＳＦＥＴ２２及びインダクタ２３を全て設ける必要はなく、図７に示すように、原理的には、ローサイドＭＯＳＦＥＴ２１のボディダイオード２１ａによるリカバリ電流を抑制するためには、ハイサイドＭＯＳＦＥＴ１２及びインダクタ１３だけが設けられていればよい。
【００５５】
また、図８に示すように、主電流用のＭＯＳＦＥＴ１１を複数並列に設けて、大電流を流出入させ得る構成としてもよい。このような構成にすることにより、システムの大容量化にも対応できる。複数並列接続することにより、１素子当りに流れる電流を小さくできるため、サージ電圧及びサージ電流を抑える効果もある。
【００５６】
また、図９に示すように、リカバリ電流抑制用のＭＯＳＦＥＴ１２を複数並列に設けて、大電流を流出入させ得る構成としてもよい。複数並列接続することにより、１素子当りに流れる電流を小さくできるため、サージ電圧及びサージ電流が抑制される。
【００５７】
また、フリーホイールダイオードのリカバリ電流は主電流に対して小さいうえ比較的短時間流れるだけなので、リカバリ電流抑制用のＭＯＳＦＥＴ１２は、主電流用のＭＯＳＦＥＴ１１よりも小さい電流容量でよい。小さい電流容量のＭＯＳＦＥＴ１２を採用することにより、部品点数増加によるコストの増加やシステムの大型化が緩和される。
【００５８】
また、例えば、図３におけるＴ２のタイミングで、リカバリ電流抑制用のハイサイドＭＯＳＦＥＴ１２に流れている電流が、主電流用のハイサイドＭＯＳＦＥＴ１１に転流するが、主電流用のハイサイドＭＯＳＦＥＴ１１のオン抵抗より、リカバリ電流抑制用のハイサイドＭＯＳＦＥＴ１２のオン抵抗の方が高い場合には、転流し易くなるため、リカバリ電流抑制用のハイサイドＭＯＳＦＥＴ１２がオフするときのサージ電圧を小さく抑えることができる。
【００５９】
また、ＩＧＢＴ、ＭＯＳＦＥＴ等のスイッチング素子とダイオードとを、Ｓｉ（シリコン）デバイスから、ＳｉＣ（シリコンカーバイド）デバイス又はＧａＮ（ガリウムナイトライド）デバイス等のワイドバンドギャップデバイスに変更することで、大幅な低損失化が可能となり、電力変換器の冷却装置、放熱フィンが不要となる。また、これらのワイドバンドギャップデバイスは、Ｓｉデバイスに比べて、高耐熱特性も持ち合わせているため、デバイスレイアウトの自由度向上が期待できる。冷却装置が小型化でき、デバイス自身の耐熱性が向上できることにより、当該ワイドバンドギャップデバイスを、例えば、図２における直流電源３１とインダクタ１３及び２３との直近に配置できるため、配線のインダクタンスを大幅に低減することができる。また、スイッチングの高速化を実現するとともに、配線のインダクタンスの影響による過大なサージ電圧発生を抑制できる。
【産業上の利用可能性】
【００６０】
本発明に係る電力変換器は、フリーホイールダイオードのリカバリ電流を容易に低減することができる効果を有し、インバータ、ＡＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータ等の電力変換器として有用である。
【符号の説明】
【００６１】
１０    ハイサイド回路
１１    ハイサイドＭＯＳＦＥＴ
１１ａ  ボディダイオード
１２    ハイサイドＭＯＳＦＥＴ
１２ａ  ボディダイオード
１３    インダクタ
１４    ゲートパルスＡ１発生回路
１５    ロジック回路
１６    ゲートパルスＢ１発生回路
１７    ゲートパルスＣ１発生回路
２０    ローサイド回路
２１    ローサイドＭＯＳＦＥＴ
２１ａ  ボディダイオード
２２    ローサイドＭＯＳＦＥＴ
２２ａ  ボディダイオード
２３    インダクタ
２４    ゲートパルスＡ２発生回路
２５    ロジック回路
２６    ゲートパルスＢ２発生回路
２７    ゲートパルスＣ２発生回路
３０    ハイサイド及びローサイド回路
３１    直流電源
３２    誘導性負荷
３３    Ｕ相ハイサイド回路
３４    Ｕ相ローサイド回路
３５    Ｖ相ハイサイド回路
３６    Ｖ相ローサイド回路
３７    Ｗ相ハイサイド回路
３８    Ｗ相ローサイド回路
３９    ３相交流モータ
４０    コントローラ
Ａ１，Ｂ１，Ｃ１  ゲートパルス
Ａ２，Ｂ２，Ｃ２  ゲートパルス
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
互いに直列接続されたハイサイド回路とローサイド回路とを備えた電力変換器であって、
前記ハイサイド回路と前記ローサイド回路とは各々、第１のスイッチング素子と、当該第１のスイッチング素子の両端間に逆並列に形成されたフリーホイールダイオードとを有し、
前記ハイサイド回路と前記ローサイド回路とのうち少なくとも一方の回路は、前記第１のスイッチング素子の両端間に接続された、第２のスイッチング素子とインダクタとの直列回路と、前記第１のスイッチング素子のスイッチングを制御する第１の制御回路と、前記第２のスイッチング素子のスイッチングを制御する第２の制御回路とを更に有し、
前記第１の制御回路は、前記フリーホイールダイオードの逆回復特性に起因したリカバリ電流が最大値に達した時点に又は同時点以降に前記第１のスイッチング素子がターンオンするように制御し、
前記第１及び第２の制御回路は、前記第１のスイッチング素子がターンオンする前に前記第２のスイッチング素子がターンオンし、かつ前記第１のスイッチング素子がターンオンした後に前記第２のスイッチング素子がターンオフするように制御し、かつ、
前記第１及び第２のスイッチング素子はそれぞれＭＯＳＦＥＴを含み、かつ前記フリーホイールダイオードは前記第１のスイッチング素子を構成するＭＯＳＦＥＴのボディダイオードであることを特徴とする電力変換器。
【請求項２】
請求項１記載の電力変換器において、
前記第２のスイッチング素子は、前記第１のスイッチング素子よりも電流容量が小さいことを特徴とする電力変換器。
【請求項３】
請求項１記載の電力変換器において、
前記第２のスイッチング素子は、前記第１のスイッチング素子よりもオン抵抗が高いことを特徴とする電力変換器。
【請求項４】
請求項１記載の電力変換器において、
前記第１及び第２のスイッチング素子のうち少なくとも一方は、互いに並列接続された複数のスイッチングデバイスを有することを特徴とする電力変換器。
【請求項５】
請求項１記載の電力変換器において、
前記ハイサイド回路と前記ローサイド回路とが各々１つのパッケージ内に設けられたことを特徴とする電力変換器。
【請求項６】
請求項１記載の電力変換器において、
前記ハイサイド回路と前記ローサイド回路との双方が１つのパッケージ内に設けられたことを特徴とする電力変換器。
【請求項７】
請求項１記載の電力変換器において、
前記第１及び第２のスイッチング素子は、ＳｉＣ又はＧａＮを含むワイドバンドギャップ半導体により構成されたことを特徴とする電力変換器。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2008149523.tif 000018
【図２】
2008149523.tif 000019
【図３】
2008149523.tif 000020
【図４】
2008149523.tif 000021
【図５Ａ】
2008149523.tif 000022
【図５Ｂ】
2008149523.tif 000023
【図６Ａ】
2008149523.tif 000024
【図６Ｂ】
2008149523.tif 000025
【図６Ｃ】
2008149523.tif 000026
【図６Ｄ】
2008149523.tif 000027
【図７】
2008149523.tif 000028
【図８】
2008149523.tif 000029
【図９】
2008149523.tif 000030
【図１０】
2008149523.tif 000031
【図１１】
2008149523.tif 000032
【国際調査報告】
2008149523.tif 000033
2008149523.tif 000034
2008149523.tif 000035
2008149523.tif 000036