【事件の表示】
　特願２０１５−１７６７７３「液晶駆動装置、画像表示装置および液晶駆動プログラム」拒絶査定不服審判事件〔平成２９年　３月１６日出願公開、特開２０１７−　５３９４５、請求項の数（７）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
特許出願：　平成２７年９月８日
拒絶理由通知：　平成２８年８月３１日（発送日：同年９月６日）
手続補正：　平成２８年１１月７日
意見書：　　平成２８年１１月７日
拒絶査定：　平成２９年１月２６日（送達日：同年同月３１日）
拒絶査定不服審判の請求：　平成２９年４月２７日 
第２　原査定の概要
　原査定（平成２９年１月２６日付け拒絶査定）の概要は次のとおりである。
１．本願請求項１−７に係る発明は、以下の引用文献１−３に基づいて、その発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
１．特開２０１３−５０６７９号公報
２．特開２０１２−１０３３５６号公報（周知技術を示す文献）
３．特開２００６−２０１６３０号公報（周知技術を示す文献；新たに引用された文献）
第３　本願発明
　本願請求項１−７に係る発明（以下、それぞれ「本願発明１」−「本願発明７」という。）は、平成２８年１１月７日付けの手続補正で補正された特許請求の範囲の請求項１−７に記載された事項により特定される発明であり、以下のとおりの発明である。
「　【請求項１】
　液晶素子を駆動する液晶駆動装置であって、
　連続して入力される入力フレーム画像データのそれぞれに対して第１のフレーム画像データおよび第２のフレーム画像データを生成する画像データ生成手段と、
　前記第１および２のフレーム画像データのそれぞれに基づいて、順次、１フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて前記液晶素子の画素に対する第１の電圧の印加と該第１の電圧より低い第２の電圧の印加を制御することで該画素に階調を形成させる駆動手段とを有し、
　前記画像データ生成手段は、前記入力フレーム画像データに対して第１のゲインをかけて第１のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第１のゲインとは異なる第２のゲインをかけて第２のフレーム画像データを生成し、前記第１のゲインと前記第２のゲインとの差が、これら第１および第２のゲインのうち高い方のゲインの２０％以下であることを特徴とする液晶駆動装置。
　　【請求項２】
　前記第１および第２のゲインの差が、前記高い方のゲインの１％以上であることを特徴とする請求項１に記載の液晶駆動装置。
　　【請求項３】
　前記画像データ生成手段は、連続して入力される前記入力フレーム画像データのそれぞれから、前記第１および第２のゲインの和が同じになるように前記第１および第２のフレーム画像データの生成することを特徴とする請求項１または２に記載の液晶駆動装置。
　　【請求項４】
　前記画素に対して前記第１の電圧が印加される前記サブフレーム期間をオン期間とし、前記第２の電圧が印加される前記サブフレーム期間をオフ期間とし、前記複数の画素において互いに隣接する２つの画素のうち第１の画素に対して前記オン期間となり、第２の画素に対して前記オフ期間となる前記サブフレーム期間をオン／オフ隣接期間とするとき、　前記画像データ生成手段は、前記第１および第２のフレーム画像データのうち一方のフレーム画像データに基づいて前記液晶素子が駆動されたときに前記第１および第２の画素に対して前記オン／オフ隣接期間が生じる場合において他方のフレーム画像データに基づいて前記液晶素子が駆動されたときに前記第１および第２の画素に対して前記オン／オフ隣接期間が生じないように、前記第１のゲインと前記第２のゲインとの差を与えることを特徴とする請求項１から３のいずれか一項に記載の液晶駆動装置。
　　【請求項５】
　前記画像データ生成手段は、前記第１のフレーム画像データに基づいて前記液晶素子が駆動されたときに前記液晶素子においてディスクリネーションが発生する位置と前記第２のフレーム画像データに基づいて前記液晶素子が駆動されたときに前記ディスクリネーションが発生する位置とが互いに異なるように、前記第１のゲインと前記第２のゲインとの差を与えることを特徴とする請求項１から４のいずれか一項に記載の液晶駆動装置。
　　【請求項６】
　液晶素子と、
　請求項１から５のいずれか一項に記載の液晶駆動装置とを有することを特徴とする画像表示装置。
　　【請求項７】
　コンピュータに、液晶素子を駆動させるコンピュータプログラムであって、
　前記コンピュータに、
　連続して入力される入力フレーム画像データのそれぞれに対して第１のフレーム画像データおよび第２のフレーム画像データを生成させ、
　前記第１および２のフレーム画像データのそれぞれに基づいて、順次、１フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて前記液晶素子の画素に対する第１の電圧の印加と該第１の電圧より低い第２の電圧の印加を制御することで該画素に階調を形成させ、
　前記画像データを生成させる段階は、前記入力フレーム画像データに対して第１のゲインをかけて第１のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第１のゲインとは異なる第２のゲインをかけて第２のフレーム画像データを生成し、前記第１のゲインと前記第２のゲインとの差が、これら第１および第２のゲインのうち高い方のゲインの２０％以下であることを特徴とする液晶駆動プログラム。」
第４　引用文献、引用発明等
１．引用文献１について
　原査定の拒絶の理由に引用された引用文献１（特開２０１３−５０６７９号公報）には、図面とともに次の事項が記載されている。（下線は当審による。以下同様。）
「【０００５】
  ところで、図８に示したように、階調のわずかな違いで白黒の位相が反転するような階調表示法が用いられている場合には、
隣接する画素間に、横電界による液晶乱れが生じることがある。
【０００６】
  本技術はかかる問題点に鑑みてなされたものであり、その第１の目的は、液晶乱れの生じにくい駆動回路およびそれを備えた表示装置を提供することにある。また、第２の目的は、液晶乱れの生じにくい表示装置の駆動方法を提供することにある。」
「【００１４】
＜１．実施の形態＞
［構成］
  図１は、本技術による一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０と、
表示パネル１０を駆動する周辺回路２０
【００１５】
（表示パネル１０）
  
表示パネル１０は、
画素１１を有している。
【００１６】
  
画素１１は、図示しないが、電気光学素子を含むメモリ内蔵の画素である。電気光学素子の種類としては、液晶セルが挙げられる。
【００１７】
  画素１１の点灯期間または消灯期間の単位として「サブフィールド」という概念がある。「サブフィールド」とは、画素１１の階調を規定する階調データの各ビットに対応し、かつ当該対応ビットの重みに応じた期間の単位を指している。例えば、５ビットからなる階調データによって３２階調を表現する場合、例えば、図８に示したように、例えば数ｍｓ幅の１ビットのデータを単位として、期間の比が１：２：４：８：１６の５つのデータが用意され、これら５つのデータの組み合わせにより３２階調が表現される。本実施の形態の階調表示法では、図２に示したように、
階調データの各ビット（１ｂｉｔ〜５ｂｉｔ）に対応し、かつ対応ビットの重みに応じた期間となるサブフィールドＳＦ１〜ＳＦ５で、信号データが規定される。
　・・・
【００１９】
（周辺回路２０）
  次に、周辺回路２０の構成についての説明を行う。
周辺回路２０は、
変換回路３０、
および水平駆動回路６０を有している。
　・・・
【００２１】
  
変換回路３０は、
フレームメモリ３１、
およびデコーダ３４を含んでいる。
デコーダ３４は、フレームメモリ３１から出力された階調データを信号データ３０Ａとして出力する
　・・・
【００２３】
  
水平駆動回路６０は、
信号データ３０Ａとに基づいて、画素１１の電気光学素子をオンまたはオフすることで、
オン期間またはオフ期間の割合を段階的に制御する
「【００３２】
＜２．変形例＞
[変形例１]
  ところで、上記実施の形態において、
水平駆動回路６０は、フレームごとに、全画素に対応する信号データ３０Ａに対して、全画素共通の補正値を加算するとともに、補正値を周期的に変更する
  ＋１００００００００（階調レベルを＋１上げる階調データ）
  ＋１００００００００（階調レベルを＋１上げる階調データ）
  −０１０００００００（階調レベルを−３下げる階調データ）
  ＋１００００００００（階調レベルを＋１上げる階調データ）
  を、順番にかつ繰り返し加算するようにしてもよい。このようにした場合には、図７（Ｃ）に示したように、液晶乱れによって生じる筋Ｌ１が映像表示面内で経時的に所定の振幅で振動するので、観察者によって筋Ｌ１が視認されにくくなる。これにより、高い映像品質を得ることができる。」
　上記記載から、上記引用文献１には次の発明（以下、「引用発明」という。）が記載されていると認められる。
「表示パネル１０を駆動する周辺回路２０であって、表示パネル１０は画素１１を有し、画素１１は液晶セルを含むメモリ内蔵の画素であり、（【００１４】−【００１６】参照。）
　周辺回路２０は、変換回路３０、および水平駆動回路６０を有し、（【００１９】参照。）
　変換回路３０は、フレームメモリ３１およびデコーダ３４を含み、デコーダ３４は、フレームメモリ３１から出力された階調データを信号データ３０Ａとして出力し、（【００２１】参照。）
　階調データの各ビット（１ｂｉｔ〜５ｂｉｔ）に対応し、かつ対応ビットの重みに応じた期間となるサブフィールドＳＦ１〜ＳＦ５で、信号データが規定され、（【００１７】参照。）
　水平駆動回路６０は、信号データ３０Ａに基づいて、画素１１の電気光学素子をオンまたはオフすることで、オン期間またはオフ期間の割合を段階的に制御し、（【００２３】参照。）
　また水平駆動回路６０は、フレームごとに、全画素に対応する信号データ３０Ａに対して、全画素共通の補正値を加算するとともに、補正値を周期的に変更する、（【００３２】参照。）
　表示パネル１０を駆動する周辺回路２０。」
２．引用文献２について
　また、原査定の拒絶の理由に引用された引用文献２（特開２０１２−１０３３５６号公報）には、図面とともに次の事項が記載されている。
「【００５６】
  デジタル駆動の場合、隣り合った画素間で駆動状態（駆動／ブランキング）が異なることが頻繁に起こる。例えば、あるフレームにおいて隣り合った画素の階調がそれぞれ“５”（画素ＰＡ）と“６”（画素ＰＢ）の場合を仮定する。またＤＣバランス＋で、対向電極１０がＶ０の場合を考える。すなわち、図１５においてＤＣバランス＋であるから、Ｖ０＝Ｖｃｏｍ＝０（Ｖ）、V1＝Vｗである。サブフレーム６の時刻では、隣り合った画素の駆動状態が異なる。図７からわかるように、画素ＰＡはブランキング状態なので、画素電極８ＡにはＶ０の電圧がかかり、画素ＰＢは駆動状態なので、画素電極８ＢにはＶ１の電圧がかかっている。
【００５７】
  画素電極８ＡにはＶ０の電圧がかかり、画素電極８ＢにはＶ１の電圧がかかっているときの液晶層の電界４１の状態を図１６は示している。画素ＰＢの画素電極８Ｂ（電位：Ｖｗ）と対向電極１０（電位：０（Ｖ））間には電位差が生じ、液晶は所定量の回転をさせられる。このとき、画素ＰＡの画素電極８Ａ（電位：０（Ｖ））と画素ＰＢの画素電極８Ｂ（電位：Ｖｗ）間にも電位差が生じ、横方向に電界が生じてしまう。このような、横方向電界４２は、画素間の液晶の動きに意図しない混乱を発生させる。上記の現象は、画質劣化の一因であった。」
３．引用文献３について
　また、原査定において周知例として新たに引用された引用文献３（特開２００６−２０１６３０号公報）には、図面とともに次の事項が記載されている。
「【０００１】
  発明の一つの形態は、
自発光装置に発生する焼き付き現象の補正方法に関する。
【背景技術】
【０００２】
  フラットパネルディスプレイは、コンピュータディスプレイ、携帯端末、テレビなどの製品で広く普及している。
現在、主には液晶ディスプレイパネルが多く採用されている
  
一方、自発光素子で形成された有機ＥＬディスプレイは、
【０００３】
  ところで、
有機ＥＬ素子その他の自発光素子は、その発光量と時間に比例して劣化する特性があることは一般的にも知られている。
  一方で、ディスプレイに表示される画像の内容は一様ではない。このため、自発光素子の劣化が部分的に進行し易い。例えば時刻表示領域（固定表示領域）の自発光素子は、他の表示領域（動画表示領域）の自発光素子に比べて劣化の進行が速い。
  劣化が進行した自発光素子の輝度は、他の表示領域の輝度に比して相対的に低下する。一般に、この現象は“焼き付き”と呼ばれる。以下、
部分的な自発光素子の劣化を“焼き付き”と表記する。
「【００１５】
  補正量決定部１３は、入力信号に対する補正量を画素毎に決定する処理デバイスである。補正量決定部１３は、累積劣化量差がある期間内に解消される方向で補正量を決定する。補正量の演算手法は任意である。
  なお、決定された補正量は、補正効果予測部７と劣化量差補正部１５に与えられる。
  劣化量差補正部１５は、与えられた補正量によって入力信号を補正する処理デバイスである。補正後の入力信号は、自発光素子が配列された表示パネルの駆動信号として出力される。ここでの
補正処理は、補正量の加減算の他、入力信号のゲインの増減、補正量との置換などにより実現する。
第５　対比・判断
１．本願発明１について
（１）対比
　本願発明１と引用発明とを対比する。 
　まず、引用発明において「表示パネル１０は画素１１を有し、画素１１は液晶セルを含むメモリ内蔵の画素であ」るから、引用発明の「表示パネル１０を駆動する周辺回路２０」は、本願発明１の「液晶素子を駆動する液晶駆動装置」に相当するといえる。
　また、引用発明の「変換回路３０」が、連続して入力される入力フレーム画像データのそれぞれに対して「信号データ３０Ａ」を順次生成し、これに「水平駆動回路６０」が「補正値を加算する」ものであることは当業者にとって明らかといえる。そうすると、引用発明の「変換回路３０」及び「水平駆動回路６０」のうち「補正値を加算する」部分を含む構成が、本願発明１の「連続して入力される入力フレーム画像データのそれぞれに対して第１のフレーム画像データおよび第２のフレーム画像データを生成する画像データ生成手段」に相当する。
　次に、引用発明の「水平駆動回路６０は、信号データ３０Ａに基づいて、画素１１の電気光学素子をオンまたはオフすることで、オン期間またはオフ期間の割合を段階的に制御」するものであって、このオン期間及びオフ期間に電気光学素子（液晶素子）に印加される電圧が、本願発明１の「第１の電圧」と「該第１の電圧より低い第２の電圧」に相当する。また引用発明においては「階調データの各ビット（１ｂｉｔ〜５ｂｉｔ）に対応し、かつ対応ビットの重みに応じた期間となるサブフィールドＳＦ１〜ＳＦ５で、信号データが規定され」るのであるから、引用発明の「水平駆動回路６０」のうち上記制御を実施する構成が、本願発明１の「前記第１および２のフレーム画像データのそれぞれに基づいて、順次、１フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて前記液晶素子の画素に対する第１の電圧の印加と該第１の電圧より低い第２の電圧の印加を制御することで該画素に階調を形成させる駆動手段」に相当するといえる。
　さらに、引用発明の「水平駆動回路６０」は、「フレームごとに、全画素に対応する信号データ３０Ａに対して、全画素共通の補正値を加算するとともに、補正値を周期的に変更する」とされており、これは本願発明１において「前記画像データ生成手段」が「前記入力フレーム画像データに対して第１のゲインをかけて第１のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第１のゲインとは異なる第２のゲインをかけて第２のフレーム画像データを生成し、前記第１のゲインと前記第２のゲインとの差が、これら第１および第２のゲインのうち高い方のゲインの２０％以下である」点と、「前記入力フレーム画像データに対して第１の処理をかけて第１のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第１の処理とは異なる第２の処理をかけて第２のフレーム画像データを生成する」点で共通するといえる。
　してみると、両者の一致点及び相違点は、以下のとおりである。
　                        
（一致点）
「液晶素子を駆動する液晶駆動装置であって、
　連続して入力される入力フレーム画像データのそれぞれに対して第１のフレーム画像データおよび第２のフレーム画像データを生成する画像データ生成手段と、
　前記第１および２のフレーム画像データのそれぞれに基づいて、順次、１フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて前記液晶素子の画素に対する第１の電圧の印加と該第１の電圧より低い第２の電圧の印加を制御することで該画素に階調を形成させる駆動手段とを有し、
　前記画像データ生成手段は、前記入力フレーム画像データに対して第１の処理をかけて第１のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第１の処理とは異なる第２の処理をかけて第２のフレーム画像データを生成する、
液晶駆動装置。」
　
　（相違点）　
　本願発明１は、「前記入力フレーム画像データに対して第１のゲインをかけて第１のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第１のゲインとは異なる第２のゲインをかけて第２のフレーム画像データを生成し、前記第１のゲインと前記第２のゲインとの差が、これら第１および第２のゲインのうち高い方のゲインの２０％以下であることを特徴とする」のに対し、引用発明の「水平駆動回路６０は、フレームごとに、全画素に対応する信号データ３０Ａに対して、全画素共通の補正値を加算するとともに、補正値を周期的に変更する」ものである点。
　　
（２）相違点についての判断
　上記相違点について検討すると、相違点に係る本願発明１の「前記入力フレーム画像データに対して第１のゲインをかけて第１のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第１のゲインとは異なる第２のゲインをかけて第２のフレーム画像データを生成し、前記第１のゲインと前記第２のゲインとの差が、これら第１および第２のゲインのうち高い方のゲインの２０％以下であることを特徴とする」という構成は、上記引用文献２，３のいずれにも記載も示唆もされていない。
　上記引用文献３には、ディスプレイの階調補正に関し、「補正処理は、補正量の加減算の他、入力信号のゲインの増減、補正量との置換などにより実現する。」（【００１５】）として、加減算の他にゲインの増減によって行うことも記載されてはいるが、引用文献３の
「【０００１】
  発明の一つの形態は、自発光装置に発生する焼き付き現象の補正方法に関する。また、・・・」
「【０００２】
  フラットパネルディスプレイは、・・・現在、主には液晶ディスプレイパネルが多く採用されているが、・・・
  一方、自発光素子で形成された有機ＥＬディスプレイは、・・・」
「【０００３】
  ところで、有機ＥＬ素子その他の自発光素子は、その発光量と時間に比例して劣化する特性があることは一般的にも知られている。
  ・・・以下、部分的な自発光素子の劣化を“焼き付き”と表記する。」
　といった記載から、引用文献３の補正方法が「自発光装置に発生する焼き付き現象」に関するものであって、その対象として液晶ディスプレイパネルが除外されていることも明らかといえる。
　そうすると、「隣接する画素間に、横電界による液晶乱れが生じることがある。」（【０００５】）という、液晶に特有の現象を課題とする引用発明に対して、引用文献３に記載の技術を適用する動機を見いだすことはできない。また、本願発明１は、上記相違点に係る構成を備えることにより、「ディスクリネーションの発生による画質の低下が目立つ高階調側程、ディスクリネーションの発生位置を大きくずらすことができる。さらに、黒となる０は０のままとなり、画像で基準となる黒（０）は何ら変化することはない。」（審判請求書「（３−３）　本願発明と引用文献との対比」）という特有の効果を奏することも、当業者にとって明らかである。
　したがって、本願発明１は、当業者であっても、引用文献１ないし３に基づいて容易に発明できたものとはいえない。
２．本願発明２−６について
　本願発明２−６も、本願発明１の「前記入力フレーム画像データに対して第１のゲインをかけて第１のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第１のゲインとは異なる第２のゲインをかけて第２のフレーム画像データを生成し、前記第１のゲインと前記第２のゲインとの差が、これら第１および第２のゲインのうち高い方のゲインの２０％以下であることを特徴とする」と同一の構成を備えるものであるから、本願発明１と同じ理由により、当業者であっても、引用文献１ないし３に基づいて容易に発明できたものとはいえない。
３．本願発明７について
　本願発明７は、本願発明１に対応するプログラムの発明であり、本願発明１の「前記入力フレーム画像データに対して第１のゲインをかけて第１のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第１のゲインとは異なる第２のゲインをかけて第２のフレーム画像データを生成し、前記第１のゲインと前記第２のゲインとの差が、これら第１および第２のゲインのうち高い方のゲインの２０％以下であることを特徴とする」に対応する構成を備えるものであるから、本願発明１と同様の理由により、当業者であっても、引用文献１ないし３に基づいて容易に発明できたものとはいえない。
第６　原査定について
１．理由１（特許法第２９条第２項）について
　審判請求時の補正により、本願発明１−７は「前記入力フレーム画像データに対して第１のゲインをかけて第１のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第１のゲインとは異なる第２のゲインをかけて第２のフレーム画像データを生成し、前記第１のゲインと前記第２のゲインとの差が、これら第１および第２のゲインのうち高い方のゲインの２０％以下であることを特徴とする」という構成、もしくはそれに対応する構成を有するものとなっており、当業者であっても、拒絶査定において引用された引用文献１−３に基づいて、容易に発明できたものとはいえない。したがって、原査定の理由を維持することはできない。
第７　むすび
　以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。