(57)【要約】  （ａ）半導体基板上に下部電極(81)、強誘電体膜(75)、及び上部電極(83)がこの順番に積層された強誘電体キャパシタ(85)を形成する。（ｂ）強誘電体キャパシタを覆うように、酸化アルミニウムからなる厚さ３０ｎｍ以上の第１のキャパシタ保護膜(90)を形成する。（ｃ）第１のキャパシタ保護膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第１の絶縁膜(91)を形成する。
2008149402.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に下部電極、強誘電体膜、及び上部電極がこの順番に積層された強誘電体キャパシタを形成する工程と、
（ｂ）前記強誘電体キャパシタを覆うように、酸化アルミニウムからなる厚さ３０ｎｍ以上の第１のキャパシタ保護膜を形成する工程と、
（ｃ）前記第１のキャパシタ保護膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第１の絶縁膜を形成する工程と
を有する半導体装置の製造方法。
【請求項２】
さらに、
前記第１の絶縁膜の表面を平坦化する工程と、
平坦化された前記第１の絶縁膜の上に、酸化アルミニウムからなる第２のキャパシタ保護膜を形成する工程と、
前記第２のキャパシタ保護膜の上に、原料ガスとしてテトラエトキシシランを含むガスを用いたプラズマ励起型化学気相成長により、酸化シリコンからなる厚さ３００ｎｍ以上の第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第２の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第３の絶縁膜を形成する工程と
を有する請求項１に記載の半導体装置の製造方法。
【請求項３】
さらに、
前記第１の絶縁膜の表面を平坦化する工程と、
平坦化された前記第１の絶縁膜の上に、酸化アルミニウムからなる厚さ３０ｎｍ以上の第２のキャパシタ保護膜を形成する工程と、
前記第２のキャパシタ保護膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第２のキャパシタ保護膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第３の絶縁膜を形成する工程と
を有する請求項１に記載の半導体装置の製造方法。
【請求項４】
さらに、
前記第１の絶縁膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第１の絶縁膜の上に、酸化アルミニウムからなる第３のキャパシタ保護膜を形成する工程と、
前記第３のキャパシタ保護膜の上に、原料ガスとしてテトラエトキシシランを含むガスを用いたプラズマ励起型化学気相成長により、酸化シリコンからなる厚さ３００ｎｍ以上の第４の絶縁膜を形成する工程と、
前記第４の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第３の絶縁膜を形成する工程と
を有する請求項１に記載の半導体装置の製造方法。
【請求項５】
さらに、
前記第１の絶縁膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第１の絶縁膜の上に、酸化アルミニウムからなる厚さ３０ｎｍ以上の第３のキャパシタ保護膜を形成する工程と、
前記第３のキャパシタ保護膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第３の絶縁膜を形成する工程と
を有する請求項１に記載の半導体装置の製造方法。
【請求項６】
さらに、
前記第１の絶縁膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第１の絶縁膜の上に、酸化シリコンからなる第３の絶縁膜を形成する工程と、
前記第３の絶縁膜の表面を平坦化する工程と、
平坦化された前記第３の絶縁膜の上に、酸化アルミニウムからなる厚さ３０ｎｍ以上の第４のキャパシタ保護膜を形成する工程と、
前記第４のキャパシタ保護膜の上に、導電材料からなる第２の配線を形成する工程と、
前記第２の配線を覆うように、前記第４のキャパシタ保護膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第５の絶縁膜を形成する工程と
を有する請求項１に記載の半導体装置の製造方法。
【請求項７】
さらに、
前記第１の絶縁膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第１の絶縁膜の上に、酸化シリコンからなる第３の絶縁膜を形成する工程と、
前記第３の絶縁膜の表面を平坦化する工程と、
平坦化された前記第３の絶縁膜の上に、酸化アルミニウムからなる第４のキャパシタ保護膜を形成する工程と、
前記第４のキャパシタ保護膜の上に、原料ガスとしてテトラエトキシシランを含むガスを用いたプラズマ励起型化学気相成長により、酸化シリコンからなる厚さ３００ｎｍ以上の第６の絶縁膜を形成する工程と、
前記第６の絶縁膜の上に、導電材料からなる第２の配線を形成する工程と、
前記第２の配線を覆うように、前記第６の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第５の絶縁膜を形成する工程と
を有する請求項１に記載の半導体装置の製造方法。
【請求項８】
前記第１のキャパシタ保護膜は、化学気相成長により形成する請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記第１のキャパシタ保護膜は、オゾンとトリメチルアルミニウムとを交互に供給する原子層堆積法により形成される請求項８に記載の半導体装置の製造方法。
【請求項１０】
（ａ）半導体基板上に下部電極、強誘電体膜、及び上部電極がこの順番に積層された強誘電体キャパシタを形成する工程と、
（ｂ）前記強誘電体キャパシタを覆うように、酸化アルミニウムからなる第１のキャパシタ保護膜を形成する工程と、
（ｃ）前記第１のキャパシタ保護膜の上に、原料ガスとしてテトラエトキシシランを含むガスを用いたプラズマ励起型化学気相成長により、酸化シリコンからなる厚さ３００ｎｍ以上の第７の絶縁膜を形成する工程と、
前記第７の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第１の絶縁膜を形成する工程と
を有する半導体装置の製造方法。
【請求項１１】
さらに、
前記第１の絶縁膜の表面を平坦化する工程と、
平坦化された前記第１の絶縁膜の上に、酸化アルミニウムからなる第２のキャパシタ保護膜を形成する工程と、
前記第２のキャパシタ保護膜の上に、原料ガスとしてテトラエトキシシランを含むガスを用いたプラズマ励起型化学気相成長により、酸化シリコンからなる厚さ３００ｎｍ以上の第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第２の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第３の絶縁膜を形成する工程と
を有する請求項１０に記載の半導体装置の製造方法。
【請求項１２】
さらに、
前記第１の絶縁膜の表面を平坦化する工程と、
平坦化された前記第１の絶縁膜の上に、酸化アルミニウムからなる厚さ３０ｎｍ以上の第２のキャパシタ保護膜を形成する工程と、
前記第２の絶縁膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第２の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第３の絶縁膜を形成する工程と
を有する請求項１０に記載の半導体装置の製造方法。
【請求項１３】
さらに、
前記第１の絶縁膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第１の絶縁膜の上に、酸化アルミニウムからなる第３のキャパシタ保護膜を形成する工程と、
前記第３のキャパシタ保護膜の上に、原料ガスとしてテトラエトキシシランを含むガスを用いたプラズマ励起型化学気相成長により、酸化シリコンからなる厚さ３００ｎｍ以上の第４の絶縁膜を形成する工程と、
前記第４の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第３の絶縁膜を形成する工程と
を有する請求項１０に記載の半導体装置の製造方法。
【請求項１４】
さらに、
前記第１の絶縁膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第１の絶縁膜の上に、酸化アルミニウムからなる厚さ３０ｎｍ以上の第３のキャパシタ保護膜を形成する工程と、
前記第３のキャパシタ保護膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第３の絶縁膜を形成する工程と
を有する請求項１０に記載の半導体装置の製造方法。
【請求項１５】
さらに、
前記第１の絶縁膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第１の絶縁膜の上に、酸化シリコンからなる第３の絶縁膜を形成する工程と、
前記第３の絶縁膜の表面を平坦化する工程と、
平坦化された前記第３の絶縁膜の上に、酸化アルミニウムからなる厚さ３０ｎｍ以上の第４のキャパシタ保護膜を形成する工程と、
前記第４のキャパシタ保護膜の上に、導電材料からなる第２の配線を形成する工程と、
前記第２の配線を覆うように、前記第４のキャパシタ保護膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第５の絶縁膜を形成する工程と
を有する請求項１０に記載の半導体装置の製造方法。
【請求項１６】
さらに、
前記第１の絶縁膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、酸化シリコンからなる第３の絶縁膜を形成する工程と、
前記第３の絶縁膜の表面を平坦化する工程と、
平坦化された前記第３の絶縁膜の上に、酸化アルミニウムからなる第４のキャパシタ保護膜を形成する工程と、
前記第４のキャパシタ保護膜の上に、原料ガスとしてテトラエトキシシランを含むガスを用いたプラズマ励起型化学気相成長により、酸化シリコンからなる厚さ３００ｎｍ以上の第６の絶縁膜を形成する工程と、
前記第６の絶縁膜の上に、導電材料からなる第２の配線を形成する工程と、
前記第２の配線を覆うように、前記第６の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第５の絶縁膜を形成する工程と
を有する請求項１０に記載の半導体装置の製造方法。
【請求項１７】
前記第１のキャパシタ保護膜は、化学気相成長により形成する請求項１０乃至１６のいずれか１項に記載の半導体装置の製造方法。
【請求項１８】
前記第１のキャパシタ保護膜は、オゾンとトリメチルアルミニウムとを交互に供給する原子層堆積法により形成される請求項１７に記載の半導体装置の製造方法。
【請求項１９】
（ａ）半導体基板上に下部電極、強誘電体膜、及び上部電極がこの順番に積層された強誘電体キャパシタを形成する工程と、
（ｂ）前記強誘電体キャパシタを覆うように、酸化アルミニウムからなる第１のキャパシタ保護膜を形成する工程と、
（ｃ）前記第１のキャパシタ保護膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第１の絶縁膜を形成する工程と
を有し、
基板上のＴｉ膜の上に酸化アルミニウム膜を、前記第１のキャパシタ保護膜の形成方法と同一の方法で形成し、さらにその上に前記第１の絶縁膜と同一の方法で酸化シリコン膜を形成した構造を持ち、該酸化アルミニウム膜の厚さの異なる複数の試料の昇温脱離分析を行い、７００℃以下の温度域では水素脱離スペクトルのピークが現れず、７００℃よりも高い温度域でピークが現れる試料のうち、該第１のキャパシタ保護膜の厚さが最も薄い試料の該第１のキャパシタ保護膜の厚さを下限膜厚としたときに、前記工程（ｂ）で形成される前記第１のキャパシタ保護膜の厚さが該下限膜厚以上である半導体装置の製造方法。
【請求項２０】
（ａ）半導体基板上に下部電極、強誘電体膜、及び上部電極がこの順番に積層された強誘電体キャパシタを形成する工程と、
（ｂ）前記強誘電体キャパシタを覆うように、酸化アルミニウムからなる第１のキャパシタ保護膜を形成する工程と、
（ｃ）前記第１のキャパシタ保護膜の上に、原料ガスとしてテトラエトキシシランを含むガスを用いたプラズマ励起型化学気相成長により、酸化シリコンからなる第７の絶縁膜を形成する工程と、
前記第７の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第１の絶縁膜を形成する工程と
を有し、
基板上のＴｉ膜の上に厚さ２０ｎｍの酸化アルミニウム膜を前記第１のキャパシタ保護膜と同一の方法で形成し、その上に前記第７の絶縁膜と同一の方法で第１の酸化シリコン膜を形成し、さらにその上に前記第１の絶縁膜と同一の方法で第２の酸化シリコン膜を形成した構造を持ち、該第１の酸化シリコン膜の厚さの異なる複数の試料の昇温脱離分析を行い、７００℃以下の温度域では水素脱離スペクトルのピークが現れず、７００℃よりも高い温度域でピークが現れる試料のうち、該第１の酸化シリコン膜の厚さが最も薄い試料の該第１の酸化シリコン膜の厚さを下限膜厚としたときに、前記工程（ｃ）で形成される前記第７の絶縁膜の厚さが該下限膜厚以上である半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に強誘電体キャパシタの強誘電体膜の還元を防止するためのキャパシタ保護膜を備えた半導体装置に関する。
【背景技術】
【０００２】
電源を切っても情報を保持することができる不揮発性メモリとして、強誘電体メモリ（ＦＲＡＭ（米国Ramtron International
Corporationの登録商標））が注目されている。【０００３】
強誘電体メモリのキャパシタ誘電体膜には、強誘電体材料であるＰｂ（Ｚｒ，Ｔｉ）Ｏ３（ＰＺＴ）、ＬａドープＰＺＴ（ＰＬＺＴ）等のＰＺＴ系材料、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）、ＳｒＢｉ２（Ｔａ，Ｎｂ）２Ｏ９（ＳＢＴＮ）等のＢｉ層状構造化合物が用いられる。これらの強誘電体材料は水素によって還元されやすい。強誘電体メモリの製造工程は、層間絶縁膜の成膜工程等の水素が発生する工程を含んでいる。この水素が強誘電体キャパシタの誘電体膜を還元することを防止するために、強誘電体キャパシタの上に、水素バリア機能を持つキャパシタ保護膜を配置することが好ましい。ＭＯＳトランジスタのゲート長が０．３５μｍ以上の強誘電体メモリでは、一般的に、キャパシタ保護膜としてスパッタリングで堆積させた酸化アルミニウム（以下、「ＡＬＯ」という。）膜が用いられていた。【０００４】
下記の特許文献１に開示された強誘電体メモリについて説明する。強誘電体キャパシタを覆うＡＬＯ膜の密度を３．０ｇ／ｃｍ３以上にすることにより、還元性雰囲気中で熱処理を行っても強誘電体キャパシタの電気的特性の劣化が防止される。ＡＬＯ膜は、アルミニウムターゲットを用いたＲＦスパッタリング、ＥＣＲスパッタリング、または誘導結合ＲＦプラズマ支援スパッタリングにより形成される。スパッタリングによる成膜では、水素が発生しないため、ＡＬＯ膜の成膜時に強誘電体キャパシタの劣化は生じない。【０００５】
次に、下記の特許文献２に、強誘電体キャパシタについて説明する。強誘電体キャパシタを第１層目のＡＬＯ膜で覆った後、アニールを行う。第１層目のＡＬＯ膜上に層間絶縁膜を形成し、その上に局所配線を形成する。局所配線は、第１層目のＡＬＯ膜及び層間絶縁膜に形成された開口内を経由して強誘電体キャパシタの上部電極に接続されている。【０００６】
局所配線の上に、第２層目のＡＬＯ膜を形成する。このように、ＡＬＯ膜を２層以上形成することにより、多層配線層形成時の強誘電体キャパシタの劣化を防止することができる。特に、強誘電体メモリ特有のインプリント特性の劣化を防止することができる。【０００７】
ＭＯＳトランジスタのゲート長が０．１８μｍ程度になる次世代の強誘電体メモリでは、集積度を向上させるために、スタックキャパシタ構造が採用される。「スタックキャパシタ構造」とは、ＭＯＳトランジスタの一方の不純物拡散領域と、強誘電体キャパシタの下部電極とを、層間絶縁膜を厚さ方向に貫通する導電プラグで直接接続した構造を意味する。【０００８】
さらに、大幅な高集積化を実現するために、強誘電体キャパシタを、その上部電極から下部電極まで一括してエッチングすることが望ましい。一括してエッチングを行うと、強誘電体キャパシタの下部電極から上部電極までの積層構造のアスペクト比が大きくなる。従来のスパッタリングにより形成するＡＬＯ膜は、アスペクト比の大きな強誘電体キャパシタの段差部分の被覆率（ステップカバレッジ）が不十分であることが懸念される。【０００９】
ＡＬＯ膜を、化学気相成長（ＣＶＤ）で形成すると、ステップカバレッジを改善することができる。ＣＶＤのひとつの態様である原子層堆積法（ＡＬＤ）によりＡＬＯ膜を形成することができる。ＡＬＤによりＡＬＯ膜を形成する場合には、一般的に、アルミニウム原料としてトリメチルアルミニウム（ＴＭＡ）が用いられ、酸化剤として水（Ｈ２Ｏ）が用いられる。【００１０】
まず、水を基板表面に吸着させる。チャンバ内を真空排気することにより、余分な水を除去（パージ）する。次に、ＴＭＡを基板上に供給し、ＯＨ基と反応させて１原子層分のＡｌ２Ｏ３を形成する。チャンバ内を真空排気して、余分なＴＭＡを除去する。この一連のサイクルを繰り返すことにより、ＡＬＯ膜が形成される。【００１１】
強誘電体キャパシタの保護膜として利用するＡＬＯ膜を上述の方法で形成すると、強誘電体膜に水分や水素が吸着される。または、ＡＬＯ膜中に残留する水素が、後の工程で強誘電体膜を還元してしまう。これにより、強誘電体キャパシタが劣化し、メモリとして機能しなくなる場合がある。【００１２】
下記の特許文献３に、ＴＭＡとオゾン（Ｏ３）とを用いてＡＬＯ膜を形成する技術が開示されている。ＴＭＡの酸化剤として水素を含まないＯ３を用いるため、強誘電体膜への水素の吸着や、ＡＬＯ膜中への水素の残留が防止される。このため、強誘電体キャパシタの劣化を防止することができる。【００１３】
下記の特許文献４に開示された方法では、表面が平坦化された層間絶縁膜の上にＡＬＯ膜を形成する。ＡＬＯ膜の下地に段差がないため、ステップカバレッジの低いスパッタリングによるＡＬＯ膜でも、水や水素に対して十分なバリア性を確保することができる。また、エッチングの困難なＡＬＯ膜を何層かに分けて形成することにより、ＡＬＯ膜のエッチングの困難さを軽減することができる。【００１４】
【特許文献１】特開２００１−４４３７５号公報
【特許文献２】特開２００２−９４０２１号公報
【特許文献３】特開２００４−１９３２８０号公報
【特許文献４】特開２００６−４９７９５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
強誘電体メモリが微細化されると、相互に隣り合う強誘電体キャパシタの間隔が狭まる。この間隔が狭まると、テトラエトキシシラン（ＴＥＯＳ）を用いたプラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により酸化シリコン膜を形成する場合に、強誘電体キャパシタの間にボイドが発生しやすくなる。ボイドが発生すると、強誘電体キャパシタの側面を覆う絶縁膜が薄くなり、上下の電極の熱膨張等により、ボイドからクラックが発生する。クラックの発生は、絶縁膜の上に配置される配線の信頼性の低下につながる。【００１６】
誘導結合により発生する高密度プラズマを用いた化学気相成長（ＨＤＰ−ＣＶＤ）を採用することにより、ボイドの発生を抑制することができる。ＨＤＰ−ＣＶＤで酸化シリコン膜を形成する際に、基板に大きなバイアス電圧を印加することにより、Ａｒイオンによるスパッタリング作用と、ＳｉＨ４及びＯ２による酸化シリコン膜の堆積とを並行して進行させることができる。このため、強誘電体キャパシタの間の狭い空間を絶縁膜で充填することができる。ＨＤＰ−ＣＶＤにより形成される酸化シリコンを、「ＨＤＰ−ＳＩＯ」と表記することとする。同様に、多層配線形成プロセスにおいても、層間絶縁膜として、埋め込み性に優れたＨＤＰ−ＳＩＯ膜が有効である。【００１７】
ところが、ＨＤＰ−ＣＶＤでは、Ａｒイオンを基板に誘導すると同時に、水素イオンをも基板に引き込んでしまう。強誘電体キャパシタの上にＨＤＰ−ＣＶＤにより酸化シリコン膜を形成する場合には、強誘電体膜に水素イオンが侵入しないように、強誘電体キャパシタを水素バリア膜で被覆しておく必要がある。水素バリア膜として、ＡＬＤにより形成したＡＬＯ膜が有効である。【００１８】
ところが、ＡＬＯ膜の上にＨＤＰ−ＳＩＯ膜を形成すると、ＡＬＯ膜がダメージを受けて、水素バリア性が低下してしまうことが判明した。このため、ＡＬＯ膜で覆われた強誘電体キャパシタの強誘電体膜に水素が取り込まれてしまい、キャパシタの電気的特性が劣化してしまう。【００１９】
本発明の目的は、強誘電体キャパシタの上にＡＬＯ膜を介してＨＤＰ−ＳＩＯ膜を形成しても、強誘電体キャパシタの電気的特性の劣化を抑制することができる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００２０】
本発明の一観点によると、
（ａ）半導体基板上に下部電極、強誘電体膜、及び上部電極がこの順番に積層された強誘電体キャパシタを形成する工程と、
（ｂ）前記強誘電体キャパシタを覆うように、酸化アルミニウムからなる厚さ３０ｎｍ以上の第１のキャパシタ保護膜を形成する工程と、
（ｃ）前記第１のキャパシタ保護膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第１の絶縁膜を形成する工程と
を有する半導体装置の製造方法が提供される。【００２１】
本発明の他の観点によると、
（ａ）半導体基板上に下部電極、強誘電体膜、及び上部電極がこの順番に積層された強誘電体キャパシタを形成する工程と、
（ｂ）前記強誘電体キャパシタを覆うように、酸化アルミニウムからなる第１のキャパシタ保護膜を形成する工程と、
（ｃ）前記第１のキャパシタ保護膜の上に、原料ガスとしてテトラエトキシシランを含むガスを用いたプラズマ励起型化学気相成長により、酸化シリコンからなる厚さ３００ｎｍ以上の第７の絶縁膜を形成する工程と、
前記第７の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第１の絶縁膜を形成する工程と
を有する半導体装置の製造方法が提供される。【００２２】
本発明のさらに他の観点によると、
（ａ）半導体基板上に下部電極、強誘電体膜、及び上部電極がこの順番に積層された強誘電体キャパシタを形成する工程と、
（ｂ）前記強誘電体キャパシタを覆うように、酸化アルミニウムからなる第１のキャパシタ保護膜を形成する工程と、
（ｃ）前記第１のキャパシタ保護膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第１の絶縁膜を形成する工程と
を有し、
基板上のＴｉ膜の上に酸化アルミニウム膜を、前記第１のキャパシタ保護膜の形成方法と同一の方法で形成し、さらにその上に前記第１の絶縁膜と同一の方法で酸化シリコン膜を形成した構造を持ち、該酸化アルミニウム膜の厚さの異なる複数の試料の昇温脱離分析を行い、７００℃以下の温度域では水素脱離スペクトルのピークが現れず、７００℃よりも高い温度域でピークが現れる試料のうち、該第１のキャパシタ保護膜の厚さが最も薄い試料の該第１のキャパシタ保護膜の厚さを下限膜厚としたときに、前記工程（ｂ）で形成される前記第１のキャパシタ保護膜の厚さが該下限膜厚以上である半導体装置の製造方法が提供される。【００２３】
本発明のさらに他の観点によると、
（ａ）半導体基板上に下部電極、強誘電体膜、及び上部電極がこの順番に積層された強誘電体キャパシタを形成する工程と、
（ｂ）前記強誘電体キャパシタを覆うように、酸化アルミニウムからなる第１のキャパシタ保護膜を形成する工程と、
（ｃ）前記第１のキャパシタ保護膜の上に、原料ガスとしてテトラエトキシシランを含むガスを用いたプラズマ励起型化学気相成長により、酸化シリコンからなる第７の絶縁膜を形成する工程と、
前記第７の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第１の絶縁膜を形成する工程と
を有し、
基板上のＴｉ膜の上に厚さ２０ｎｍの酸化アルミニウム膜を前記第１のキャパシタ保護膜と同一の方法で形成し、その上に前記第７の絶縁膜と同一の方法で第１の酸化シリコン膜を形成し、さらにその上に前記第１の絶縁膜と同一の方法で第２の酸化シリコン膜を形成した構造を持ち、該第１の酸化シリコン膜の厚さの異なる複数の試料の昇温脱離分析を行い、７００℃以下の温度域では水素脱離スペクトルのピークが現れず、７００℃よりも高い温度域でピークが現れる試料のうち、該第１の酸化シリコン膜の厚さが最も薄い試料の該第１の酸化シリコン膜の厚さを下限膜厚としたときに、前記工程（ｃ）で形成される前記第７の絶縁膜の厚さが該下限膜厚以上である半導体装置の製造方法が提供される。
【発明の効果】
【００２４】
第１のキャパシタ保護膜の上に、高密度プラズマを用いた化学気相成長による第１の絶縁膜を形成しても、第１のキャパシタ保護膜の水素拡散防止機能が損なわれない。これにより、その後の工程で基板を還元性雰囲気に晒しても、強誘電体キャパシタの劣化が生じない。
【図面の簡単な説明】
【００２５】
【図１】図１Ａ及び図１Ｂは、評価用試料の断面構造を示す図であり、図１Ｃは、図１Ａ及び図１Ｂに示した評価用試料の昇温脱離ガス分析の結果を示すグラフである。
【図２】図２Ａ及び図２Ｂは、評価用試料の断面構造を示す図であり、図２Ｃは、図２Ａ及び図２Ｂに示した評価用試料の昇温脱離ガス分析の結果を示すグラフである。
【図３】図３Ａは、評価用試料の断面構造を示す図であり、図３Ｂは、ＡＬＯ膜の厚さの異なる４種類の評価用試料の昇温脱離ガス分析の結果を示すグラフである。
【図４】図４Ａ及び図４Ｂは、評価用試料の断面構造を示す図であり、図４Ｃは、図４Ａ及び図４Ｂに示した評価用試料の昇温脱離ガス分析の結果を示すグラフである。
【図５】図５Ａ及び図５Ｂは、評価用試料の断面構造を示す図であり、図５Ｃは、図５Ａ及び図５Ｂに示した評価用試料の昇温脱離ガス分析の結果を示すグラフである。
【図６】図６Ａ及び図６Ｂは、評価用試料の断面構造を示す図であり、図６Ｃは、図６Ａ及び図６Ｂに示した評価用試料の昇温脱離ガス分析の結果を示すグラフである。
【図７】図７Ａは、評価用試料の断面構造を示す図であり、図７Ｂは、ＴＥＯＳ−ＳＩＯ膜の厚さの異なる４種類の評価用試料の昇温脱離ガス分析の結果を示すグラフである。
【図８】図８Ａ及び図８Ｂは、評価用試料の断面構造を示す図であり、図８Ｃは、図８Ａ及び図８Ｂに示した評価用試料の昇温脱離ガス分析の結果を示すグラフである。
【図９】図９Ａは、評価用試料の断面構造を示す図であり、図９Ｂは、ＴＥＯＳ−ＳＩＯ膜の厚さの異なる５種類の評価用試料の昇温脱離ガス分析の結果を示すグラフである。
【図１０】図１０Ａは、評価用試料の断面構造を示す図であり、図１０Ｂは、ＡＬＯ膜の厚さの異なる５種類の評価用試料の昇温脱離ガス分析の結果を示すグラフである。
【図１１−１】図１１Ａ及び図１１Ｂは、第１の実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図１１−２】図１１Ｃ及び図１１Ｄは、第１の実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図１１−３】図１１Ｅ及び図１１Ｆは、第１の実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図１１−４】図１１Ｇ及び図１１Ｈは、第１の実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図１１−５】図１１Ｉは、第１の実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図１１−６】図１１Ｊは、第１の実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図１１−７】図１１Ｋは、第１の実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図１１−８】図１１Ｌは、第１の実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図１１−９】図１１Ｍは、第１の実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図１１−１０】図１１Ｎは、第１の実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図１１−１１】図１１Ｏは、第１の実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図１２】図１２は、第２の実施例による半導体装置の製造方法により製造された半導体装置の断面図である。
【図１３−１】図１３Ａ及び図１３Ｂは、第３の実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図１３−２】図１３Ｃは、第３の実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図１４】図１４は、第４の実施例による半導体装置の製造方法により製造された装置の断面図である。
【図１５−１】図１５Ａ及び図１５Ｂは、第５の実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図１５−２】図１５Ｃは、第５の実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図１６】図１６は、第６の実施例による半導体装置の製造方法により製造された装置の断面図である。
【図１７】図１７は、第７の実施例による半導体装置の製造方法により製造された装置の断面図である。
【図１８】図１８は、高密度プラズマＣＶＤ装置の概略図である。
【符号の説明】
【００２６】
２０  基板
２１  Ｔｉ膜
２２  ＨＤＰ−ＳＩＯ膜
２２Ａ  バイアスなしで成膜したＨＤＰ−ＳＩＯ膜
２２Ｂ  バイアス印加して成膜したＨＤＰ−ＳＩＯ膜
２３  ＡＬＯ膜
２４  ＴＥＯＳ−ＳＩＯ膜
５０  基板
５１  素子分離絶縁膜
５２  ｐ型ウェル
５３、５４  ＭＯＳＦＥＴ
５５ａ、５５ｂ、５５ｃ  不純物拡散領域
６０  カバー絶縁膜
６１  層間絶縁膜
６２  ビアホール
６３  グルー膜
６４  導電プラグ
７０  Ｔｉ膜
７１  ＴｉＮ膜
７３  ＴｉＡｌＮ膜
７４  Ｉｒ膜
７５  強誘電体膜
７６  ＩｒＯ膜
７７  Ｉｒ膜
８１  下部電極
８３  上部電極
８５  強誘電体キャパシタ
９０、９０Ａ  キャパシタ保護膜（第１のキャパシタ保護膜）
９１  ＨＤＰ−ＳＩＯ層間絶縁膜（第１の絶縁膜）
９２  ＴＥＯＳ−ＳＩＯ層間絶縁膜（第７の絶縁膜）
９３、９３Ａ  平たいＡＬＯキャパシタ保護膜（第２のキャパシタ保護膜）
９４、９４Ａ  ＴＥＯＳ−ＳＩＯ層間絶縁膜（第２の絶縁膜）
９６、９７  ビアホール
１００  グルー膜
１０１  導電プラグ
１１０  下部グルー膜
１１１  主配線
１１２  上部グルー膜
１１５  配線（第１の配線）
１２０、１２０Ａ  ＡＬＯキャパシタ保護膜（第３のキャパシタ保護膜）
１２１  ＨＤＰ−ＳＩＯ層間絶縁膜（第３の絶縁膜）
１２２  ビアホール
１２３  ＴＥＯＰ−ＳＩＯ層間絶縁膜（第４の絶縁膜）
１２５  グルー膜
１２６  導電プラグ
１３０  下部グルー膜
１３１  主配線
１３２  上部グルー膜
１３５  配線（第２の配線）
１３７  ＨＤＰ−ＳＩＯ層間絶縁膜（第５の絶縁膜）
１４０、１４０Ａ  平たいＡＬＯキャパシタ保護膜（第４のキャパシタ保護膜）
１４１、１４１Ａ  ＴＥＯＳ−ＳＩＯ絶縁膜（第６の絶縁膜）
１６０  チャンバ
１６１  サセプタ
１６２  コイル
１６５  高周波電源
１６６  バイアス電源
１６８  基板
【発明を実施するための最良の形態】
【００２７】
実施例による半導体装置の製造方法について説明する前に、本願発明者らの行った第１〜第１０の評価実験について説明する。【００２８】
図１Ａ及び図１Ｂに、第１の評価実験で作製した試料の断面図を示す。図１Ａに示すように、シリコン基板２０の上に、水素吸蔵膜として厚さ１００ｎｍのＴｉ膜２１を、ＤＣスパッタリングにより形成した。Ｔｉ膜２１の成膜条件は下記の通りである。【００２９】
・基板温度  １５０℃
・ＤＣパワー  １４００Ｗ
・Ａｒガス流量  ５０ｓｃｃｍ
Ｔｉ膜２１の上に、ＨＤＰ−ＣＶＤにより、厚さ５００ｎｍの酸化シリコン（ＨＤＰ−ＳＩＯ）膜２２を形成した。【００３０】
図１８に、ＨＤＰ−ＣＶＤ装置の概略図を示す。チャンバ１６０内にサセプタ１６１が配置されている。サセプタ１６１の上に、薄膜を形成すべき基板１６８が配置されている。チャンバ１６０の上方にコイル１６２が配置されている。高周波電源１６５からコイル１６２に、周波数１３．５６ＭＨｚの高周波電力が供給される。これにより、チャンバ１６０内に、誘導結合プラズマが発生する。バイアス電源１６６が、サセプタ１６１に、周波数４ＭＨｚのバイアス電力を供給する。サセプタ１６１にバイアス電力が供給されると、プラズマ中の荷電粒子を基板１６８に向かわせるバイアス場が発生する。【００３１】
ＨＤＰ−ＳＩＯ膜２２は、バイアス電力を供給しないで（アンバイアス状態で）厚さ５０ｎｍのＨＤＰ−ＳＩＯ膜２２Ａを堆積させ、その後、２４００Ｗのバイアス電力を供給して厚さ４５０ｎｍのＨＤＰ−ＳＩＯ膜２２Ｂを堆積させることにより形成される。用いた基板の直径が約２００ｍｍであるため、単位面積当たりのバイアス電力は、約７．６Ｗ／ｃｍ２になる。その他の成膜条件は下記の通りである。【００３２】
・基板温度  ２５０℃
・誘導結合プラズマ用高周波電力  ３５００Ｗ
・ＳｉＨ４：Ａｒ：Ｏ２流量  ７０ｓｃｃｍ：４２０ｓｃｃｍ：５２５ｓｃｃｍ
・圧力  ２．０Ｐａ（１５ｍＴｏｒｒ）
図１Ｂに示すように、Ｔｉ膜を形成することなく、シリコン基板２０の上に直接ＨＤＰ−ＳＩＯ膜２２を形成した試料も準備した。【００３３】
図１Ｃに、昇温脱離法（ＴＤＳ）による分析結果を示す。分析用の試料は、成膜後のシリコン基板から、一辺の長さが１ｃｍの正方形の大きさになるように切り出したものである。図２Ａ〜図１０Ｂに示した評価実験において作製した試料も同じ大きさである。図１Ｃの横軸は温度を単位「℃」で表し、縦軸は観測された水素イオン強度を単位「Ａ」で表す。図中の丸記号１Ａ及び三角記号１Ｂは、それぞれ図１Ａ及び図１Ｂに示した試料のＴＤＳ測定結果を示す。ＴＤＳ分析により得られるグラフを、「水素脱離スペクトル」と呼ぶこととする。なお、横軸の温度は、試料を保持しているステージの温度を表しており、試料表面の温度に一致するとは限らない。【００３４】
Ｔｉ膜を形成していない図１Ｂの試料においては、水素脱離スペクトルにピークが観測されなかった。Ｔｉ膜２１を形成している図１Ａの試料においては、温度６５０℃近傍にピークが観測された。これは、Ｔｉ膜２１に、Ｔｉ−Ｈ基となって吸蔵されていたＨ原子が水素分子となって脱離したためである。この水素は、ＨＤＰ−ＳＩＯ膜２２の成膜時にＴｉ膜２１内に吸蔵されたものと考えられる。例えば、Ｔｉ膜２１をＰＺＴ膜に置き換えた構造の素子では、ＰＺＴ膜上にＨＤＰ−ＳＩＯ膜を形成すると、ＰＺＴ膜内に水素が取り込まれてしまうと考えられる。【００３５】
図２Ａ及び図２Ｂに、第２の評価実験で作製した試料の断面図を示す。図２Ａに示すように、シリコン基板２０の上に、図１Ａの試料と同じ方法で、厚さ１００ｎｍのＴｉ膜２１を形成した。Ｔｉ膜２１の上に、厚さ２０ｎｍのＡＬＯ膜２３を形成した。酸化アルミニウムターゲットを用いたＲＦスパッタリングによりＡＬＯ膜２３を形成した試料２Ａａと、ＡＬＤによりＡＬＯ膜２３を形成した試料２Ａｂとを作製した。ＡＬＤを採用することにより、より緻密な膜が得られると考えられる。ＲＦスパッタリングによる成膜条件は下記の通りである。【００３６】
・基板温度  室温
・ＲＦパワー  ２０００Ｗ
・Ａｒ流量  ２０ｓｃｃｍ
ＡＬＤによる成膜では、Ａｌ原料として、常温で液体のＴＭＡを用いた。ＴＭＡは蒸気圧が比較的高いので、４０℃まで加熱し、蒸気圧によってガス化した状態でＡＬＤ成膜室に導入される。また、ＡＬＤによる成膜のため、ＴＭＡを供給している堆積工程と、Ｏ２＋Ｏ３を供給している酸化工程とを、工程間に真空パージ工程を入れながら交互に実施し、２００サイクル繰り返した。【００３７】
ＡＬＤによる堆積工程の条件は下記の通りである。【００３８】
・基板温度  ２５０℃
・ガス圧力  ４０Ｐａ
・ＴＭＡガス流量  １００ｓｃｃｍ
・Ｏ２＋Ｏ３のガス流量  ０ｓｌｍ
・時間  ５秒
ＡＬＤによる酸化工程の条件は下記の通りである。【００３９】
・基板温度  ２５０℃
・ガス圧力  １３３Ｐａ
・ＴＭＡガス流量  ０ｓｃｃｍ
・Ｏ２＋Ｏ３のガス流量  １０ｓｌｍ
・時間  １５秒
ＡＬＯ膜２３の上に、図１Ａの試料と同じ方法で、厚さ５００ｎｍのＨＤＰ−ＳＩＯ膜２２を形成した。【００４０】
図２Ｂに示すように、ＡＬＯ膜を形成することなく、Ｔｉ膜２１の上に直接ＨＤＰ−ＳＩＯ膜２２を形成した試料も準備した。【００４１】
図２Ｃに、図２Ａ及び図２Ｂに示した試料のＴＤＳ分析結果を示す。図中の三角記号２Ａａ及び四角記号２Ａｂは、それぞれ図２Ａに示したＡＬＯ膜２３をＲＦスパッタリングにより成膜した試料、及びＡＬＤにより成膜した試料の分析結果を示す。丸記号２Ｂは、図２Ｂに示した試料の分析結果を示す。図中の「Ｂｌａｎｋ」は、ＴＤＳ分析装置のバックグラウンドレベルを示している。水素脱離スペクトルとバックグラウンドレベルとの間の領域の面積が、水素の吸蔵量に相当する。水素の吸蔵量は、図２Ｂの試料の方が、図２Ａの２つの試料よりも多いことがわかる。【００４２】
ところが、水素脱離スペクトルがピークを示す温度は、図２Ａ及び図２Ｂのいずれの試料においても約６３０℃であり、ほぼ同一である。これは、ＡＬＯ膜２３が、水素に対して、ほとんど拡散防止機能を持たないことを意味している。このように、ＡＬＯ膜２３の水素拡散防止機能が損なわれるのは、ＨＤＰ−ＳＩＯ膜２２の形成時にＡＬＯ膜２３が、その上面から下面までの全領域に亘ってダメージを受けたためと考えられる。【００４３】
図２Ｃにおいて、図２ＡのＡＬＯ膜２３の成膜方法の異なる２つの試料の水素脱離スペクトルを比較すると、ＡＬＤで成膜した試料２Ａｂのピークの方が、やや高温側に観測された。これは、ＡＬＤで成膜したＡＬＯ膜２３の方がより緻密な膜になっていることを示している。ところが、ＡＬＤで成膜したＡＬＯ膜２３も、ＨＤＰ−ＳＩＯ膜２２の形成時に、その上面から下面までの全域に亘ってダメージを受けていることがわかる。【００４４】
図３Ａに、第３の評価実験で作製した試料の断面図を示す。ＡＬＯ膜２３の厚さのみが、図２Ａに示した試料と相違し、その他の構成は図２Ａに示した試料と同一である。ＡＬＯ膜２３の厚さが２０ｎｍ、３０ｎｍ、４０ｎｍ、及び５０ｎｍの４種類の試料を作製した。なお、ＡＬＯ膜２３は、ＲＦスパッタリングにより形成した。【００４５】
図３Ｂに、各試料のＴＤＳ分析結果を示す。図中の白三角記号、菱形記号、丸記号、及び灰色三角記号は、それぞれＡＬＯ膜２３の厚さが２０ｎｍ、３０ｎｍ、４０ｎｍ、及び５０ｎｍの試料の水素脱離スペクトルを示す。ＡＬＯ膜２３の厚さが２０ｎｍの試料の水素脱離スペクトルのピークは、図２Ｃに示した試料２Ａのものと同様に、温度６２５℃の近傍に現れている。これに対し、ＡＬＯ膜２３の厚さを３０ｎｍ以上にすると、温度６２５℃の近傍には水素脱離スペクトルのピークが現れず、温度７４０℃の近傍にピークが現れている。水素脱離スペクトルのピークが高温側に移動した理由は、ＡＬＯ膜２３が水素の拡散防止機能を持っているためと考えられる。【００４６】
図３Ｂの分析結果から、ＡＬＯ膜２３の厚さを３０ｎｍ以上にすると、ダメージがＡＬＯ膜２３の底面まで到達せず、ＡＬＯ膜２３のうち基板側の一部分が水素の拡散防止機能を維持していることがわかる。ＡＬＯ膜の上にＨＤＰ−ＳＩＯ膜を形成する場合には、水素の拡散防止機能を確保するために、ＡＬＯ膜の厚さを３０ｎｍ以上にすることが好ましい。特に、その上に形成するＨＤＰ−ＳＩＯ膜の成膜時のバイアス電力が７．６Ｗ／ｃｍ２以下であれば、ＡＬＯ膜の厚さを３０ｎｍ以上にすることにより十分な水素拡散防止機能を維持できることが、実験により確かめられた。【００４７】
図４Ａ及び図４Ｂに、第４の評価実験で作製した試料の断面図を示す。図４Ａに示した試料は、図２Ａの試料のＨＤＰ−ＳＩＯ膜２２を、その全厚さに亘ってバイアス電力の供給なしで成膜したものである。このため、ＡＬＯ膜２３の上には、アンバイアス状態で成膜した厚さ５００ｎｍのＨＤＰ−ＳＩＯ膜２２Ａのみが配置されている。なお、ＡＬＯ膜２３は、ＡＬＤにより形成した。図４Ｂに示した試料は、図４Ａの試料のＡＬＯ膜２３を形成せず、Ｔｉ膜２１の上に、直接ＨＤＰ−ＳＩＯ膜２２Ａをアンバイアス状態で形成したものである。【００４８】
図４Ｃに、図４Ａ及び図４Ｂに示した試料のＴＤＳ分析結果を示す。図中の四角記号及び丸記号が、それぞれ図４Ａ及び図４Ｂに示した試料の分析結果を示す。発明者らは、当初、ＡＬＯ膜がＨＤＰ−ＳＩＯ膜の形成時にダメージを受けるのは、バイアス電力によってプラズマ中の荷電粒子が基板側に引き寄せられ、ＡＬＯ膜に衝突することに起因するとの仮説を立てていた。この仮説が正しいとすると、バイアス電力を供給しないでＡＬＯ膜の上にＨＤＰ−ＳＩＯ膜を形成すると、ＡＬＯ膜はダメージを受けないと考えられる。【００４９】
ところが、図４Ｃに示した分析結果では、図４Ａの試料においても、６２５℃の近傍に水素脱離スペクトルのピークが現れている。これは、ＨＤＰ−ＳＩＯ膜の成膜時にバイアス電力を供給しない場合でも、下地のＡＬＯ膜がダメージを受けることを意味している。このように、厚さ２０ｎｍのＡＬＯ膜の上にＨＤＰ−ＳＩＯ膜を形成すると、ＨＤＰ−ＳＩＯ膜形成時のバイアス印加の有無に関わらず、ＡＬＯ膜がダメージを受け、水素の拡散防止機能が損なわれることがわかった。【００５０】
この評価結果は、ＰＺＴ膜の上にＨＤＰ−ＳＩＯ膜を形成する際に、ＰＺＴ膜とＨＤＰ−ＳＩＯ膜との間に厚さ２０ｎｍのＡＬＯ膜を配置しても、ＰＺＴ膜に相当量の水素が侵入してしまうことを示唆している。【００５１】
図５Ａ及び図５Ｂに、第５の評価実験で作製した試料の断面図を示す。図５Ａに示す試料は、シリコン基板２０の上に、厚さ１００ｎｍのＴｉ膜２１、厚さ２０ｎｍのＡＬＯ膜２３、及び厚さ５００ｎｍの酸化シリコン膜２４がこの順番に積層された構造を有する。Ｔｉ膜２１及びＡＬＯ膜２３の成膜方法は、図４Ａに示した試料の対応する膜の成膜方法と同一である。【００５２】
酸化シリコン膜２４は、ＴＥＯＳとＯ２との容量結合プラズマを用いたプラズマ励起型ＣＶＤにより形成される。なお、基板を保持するサセプタには、バイアス電力を供給しないで成膜を行った。ＴＥＯＳとＯ２とを用いたプラズマ励起型ＣＶＤにより形成した酸化シリコンを、「ＴＥＯＳ−ＳＩＯ」と表記することとする。ＴＥＳＯ−ＳＩＯ膜２４の成膜条件は下記の通りである。【００５３】
・基板温度  ３９０℃
・ＲＦパワー  ７００Ｗ
・圧力  １．２×１０３Ｐａ（９Ｔｏｒｒ）
・ＴＥＯＳ供給量  ６９０ｍｇ／ｍｉｎ
・Ｏ２流量  ２９８０ｓｃｃｍ
図５Ｂに示した試料は、図５Ａの試料のＡＬＯ膜２３の形成を省略し、Ｔｉ膜２１の上に、直接ＴＥＯＳ−ＳＩＯ膜２４を形成した構造を有する。【００５４】
図５Ｃに、図５Ａ及び図５Ｂに示した試料のＴＤＳ分析結果を示す。図中の四角記号５Ａ及び丸記号５Ｂは、それぞれ図５Ａ及び図５Ｂに示した試料の分析結果を示す。ＡＬＯ膜が配置されていない試料５Ｂの水素脱離スペクトルは、温度約６５０℃の近傍にピークを持つ。これに対し、ＡＬＯ膜２３を配置した試料５Ａの水素脱離スペクトルは、７００℃以下の温度域にピークを持たず、温度７３０℃近傍にピークを持つ。これは、図５Ａに示した試料のＡＬＯ膜２３が、十分な水素拡散防止機能を持っていることを示している。【００５５】
厚さ２０ｎｍのＡＬＯ膜２３が十分な水素拡散防止機能を維持しているのは、ＴＥＯＳ−ＳＩＯ膜２４の成膜時に、ＡＬＯ膜２３がダメージを受けていないことを示している。【００５６】
図６Ａ及び図６Ｂに、第６の評価実験で作製した試料の断面図を示す。図６Ａに示した試料は、シリコン基板２０の上に、厚さ１００ｎｍのＴｉ膜２１、厚さ３００ｎｍのＴＥＯＳ−ＳＩＯ膜２４、バイアスを印加しないで成膜した厚さ５０ｎｍのＨＤＰ−ＳＩＯ膜２２Ａ、及びバイアスを印加して成膜したＨＤＰ−ＳＩＯ膜２２Ｂがこの順番に積層された構造を有する。これらの膜の成膜方法は、図２Ａ及び図５Ａに示した試料の対応する膜の成膜方法と同一である。図６Ｂに示した試料は、図６Ａの試料からＴＥＯＳ−ＳＩＯ膜２４を取り除いた構造を有する。【００５７】
図６Ｃに、図６Ａ及び図６Ｂに示した試料のＴＤＳ分析結果を示す。三角記号６Ａ及び丸記号６Ｂが、それぞれ図６Ａ及び図６Ｂに示した試料の分析結果を示す。水素脱離スペクトルのピーク位置は、図６Ａ及び図６Ｂの試料とも、ほぼ等しい。この評価結果は、いずれの試料においても、ＴＥＯＳ−ＳＩＯ膜２４が、水素の拡散防止機能を持たないことを示している。このことから、図５Ａに示したように、ＡＬＯ膜２３の上にＴＥＯＳ−ＳＩＯ膜２４を配置しても、ＴＤＳ分析によりＡＬＯ膜２３の水素拡散防止機能を評価することが可能であることがわかる。【００５８】
図７Ａに、第７の評価実験で作製した試料の断面図を示す。シリコン基板２０の上に、厚さ１００ｎｍのＴｉ膜２１、厚さ２０ｎｍのＡＬＯ膜２３、ＴＥＯＳ−ＳＩＯ膜２４、バイアスを印加しないで成膜した厚さ５０ｎｍのＨＤＰ−ＳＩＯ膜２２Ａ、及びバイアスを印加して成膜したＨＤＰ−ＳＩＯ膜２２Ｂがこの順番に積層されている。これらの膜の成膜方法は、図６Ａに示した試料の対応する膜の成膜方法と同一である。なお、ＡＬＯ膜２３は、ＡＬＤにより形成した。ＴＥＯＳ−ＳＩＯ膜２４の厚さが５０ｎｍ、１００ｎｍ、３００ｎｍ、及び５００ｎｍの４種類の試料を作製した。【００５９】
図７Ｂに、各試料のＴＤＳ分析結果を示す。図中の丸記号、三角記号、四角記号、及び菱形記号が、それぞれＴＥＯＳ−ＳＩＯ膜２４の厚さが５０ｎｍ、１００ｎｍ、３００ｎｍ、及び５００ｎｍの試料の分析結果を示す。「Ｂｌａｎｋ」は、ＴＤＳ装置のバックグラウンドレベルを示す。【００６０】
ＴＥＯＳ−ＳＩＯ膜２４の厚さが５０ｎｍ及び１００ｎｍの試料では、温度約６３０℃の位置に、水素脱離スペクトルのピークが現れた。これに対し、ＴＥＯＳ−ＳＩＯ膜２４の厚さが３００ｎｍ及び５００ｎｍの試料では、７００℃以下の温度域に水素脱離スペクトルのピークは現れず、温度約７２０℃の位置にピークが現れた。これは、ＴＥＯＳ−ＳＩＯ膜２４の厚さが５０ｎｍ及び１００ｎｍの試料においては、ＡＬＯ膜２３がダメージを受けて水素の拡散防止機能が損なわれているが、ＴＥＯＳ−ＳＩＯ膜２４の厚さが３００ｎｍ及び５００ｎｍの試料においては、ＡＬＯ膜２３が十分な水素の拡散防止機能を維持していることを意味する。【００６１】
厚さ２０ｎｍのＡＬＯ膜２３が十分な水素拡散防止機能を維持しているのは、ＨＤＰ−ＳＩＯ膜２２Ａ及び２２Ｂの成膜時に、ＴＥＯＳ−ＳＩＯ膜２４がＡＬＯ膜２３の保護膜として機能したためと考えられる。【００６２】
この分析結果からわかるように、ＨＤＰ−ＳＩＯ膜を形成しても、その下の厚さ２０ｎｍのＡＬＯ膜の水素拡散防止機能を維持するために、ＡＬＯ膜の上に形成する保護膜としてのＴＥＯＳ−ＳＩＯ膜の厚さを３００ｎｍ以上にすることが好ましい。【００６３】
図８Ａ及び図８Ｂに、第８の評価実験で作製した試料の断面図を示す。図８Ａに示した試料の積層構造は、図７Ａに示した試料の積層構造と同一である。ただし、ＴＥＯＳ−ＳＩＯ膜２４の厚さを５０ｎｍとし、ＨＤＰ−ＳＩＯ膜２２Ａ及び２２Ｂを、図７Ａの試料の作製で用いたものとは異なる高密度プラズマＣＶＤ装置を用いて成膜した。ＨＤＰ−ＳＩＯ膜２２Ａの成膜条件は下記の通りである。【００６４】
・基板温度  ３７０℃
・誘導結合プラズマ用高周波電力  ３１００Ｗ
・ＳｉＨ４：Ａｒ：Ｏ２流量  ６０ｓｃｃｍ：１１０ｓｃｃｍ：１０５ｓｃｃｍ
ＨＤＰ−ＳＩＯ膜２２Ｂの成膜条件は、上述の条件に加えて、バイアス電力３２５０Ｗである。【００６５】
図８Ｂに示した試料は、図８Ａに示した試料からＴＥＯＳ−ＳＩＯ膜２４を取り除いた構造を有する。【００６６】
図８Ｂの試料の水素脱離スペクトルは、温度６３０℃の近傍でピークを示している。これに対し、ＡＬＯ膜２３を配置した図８Ａの試料の水素脱離スペクトルは、温度６５０℃近傍でピークを示しているが、その強度は小さく、温度７２０℃近傍において大きなピークを示している。これは、ＡＬＯ膜２３の水素拡散防止機能が十分とはいえないが、図８Ｂの試料に比べると、より大きな水素拡散防止機能を維持していることを意味する。【００６７】
図７Ａに示した試料では、ＴＥＯＳ−ＳＩＯ膜２４の厚さが５０ｎｍでは、水素脱離スペクトルの大きなピークは、温度６３０℃の近傍に現れていた。このように、ＡＬＯ膜の保護膜として機能するためにＴＥＯＳ−ＳＩＯ膜に求められる必要な厚さは、その上に形成するＨＤＰ−ＳＩＯ膜の成膜装置や成膜条件に依存することがわかる。【００６８】
図９Ａに、第９の評価実験により作製される試料の断面図を示す。試料の積層構造は、図８Ａに示した試料のものと同一であり、ＴＥＯＳ−ＳＩＯ膜２４の厚さのみが異なる。ＴＥＯＳ−ＳＩＯ膜２４の厚さが５０ｎｍ、１００ｎｍ、２００ｎｍ、３００ｎｍ、及び５００ｎｍの５種類の試料を作製した。ＨＤＰ−ＳＩＯ膜の形成に用いた高密度プラズマＣＶＤ装置は、図８Ａの試料のＨＤＰ−ＳＩＯ膜の成膜に用いたものと同一である。各層の成膜方法も、図８Ａの試料の対応する層の成膜方法を同一である。【００６９】
図９Ｂに、各試料のＴＤＳ分析結果を示す。白三角記号、四角記号、菱形記号、丸記号、及び黒三角記号が、それぞれＴＥＯＳ−ＳＩＯ膜２４の厚さが５０ｎｍ、１００ｎｍ、２００ｎｍ、３００ｎｍ、及び５００ｎｍの試料の分析結果を示す。ＴＥＯＳ−ＳＩＯ膜２４の厚さが１００ｎｍ以上になると、７００℃以下の温度域に、水素脱離スペクトルのピークが現れない。【００７０】
図８Ａ及び図９Ａに示した試料のＨＤＰ−ＳＩＯ膜の成膜に用いた高密度プラズマ装置を採用すると、ＴＥＯＳ−ＳＩＯ膜２４の厚さを１００ｎｍ以上とすることにより、ＡＬＯ膜２３を十分保護することができることがわかる。ＡＬＯ膜の水素拡散防止機能を維持するために必要なＴＥＯＳ−ＳＩＯ膜の厚さは、その上に形成するＨＤＰ−ＳＩＯ膜の成膜装置、成膜条件等により、適宜設定することが好ましい。以下、ＴＥＯＳ−ＳＩＯ膜の好ましい厚さの下限値の決定方法について説明する。【００７１】
図９Ａに示した積層構造を持ち、ＴＥＯＳ−ＳＩＯ膜の厚さの異なる複数の試料を作製する。各試料のＴＤＳ分析を行い、水素脱離スペクトルを測定する。ＴＥＯＳ−ＳＩＯ膜が薄すぎる場合には、ＡＬＯ膜が損傷を受けて水素拡散防止機能が損なわれているため、７００℃以下の温度域に、水素脱離曲線のピークが現れる。温度７００℃以下の温度域に水素脱離曲線のピークが現れず、７００℃よりも高温域にピークが現れる試料を抽出する。抽出された試料のうち、ＴＥＯＳ−ＳＩＯ膜の最も薄い試料のＴＥＯＳ−ＳＩＯ膜の厚さを、下限膜厚と定義する。この下限膜厚が、ＴＥＯＳ−ＳＩＯ膜の好ましい膜厚の下限値に相当する。【００７２】
図１０Ａに、第１０の評価実験で作製した試料の断面図を示す。シリコン基板２０、Ｔｉ膜２１、及びＡＬＯ膜２３からなる積層構造は、図３Ａに示した試料のものと同一である。なお、ＡＬＯ膜２３は、ＲＦスパッタリングにより形成した。ＡＬＯ膜２３の上に、バイアスを印加して成膜した厚さ５００ｎｍのＨＤＰ−ＳＩＯ膜２２Ｂが配置されている。ＨＤＰ−ＳＩＯ膜２２Ｂの成膜は、図３Ａに示した試料のＨＤＰ−ＳＩＯ膜２２の成膜に用いた装置とは異なる高密度プラズマＣＶＤ装置を用いて行った。成膜条件は下記の通りである。【００７３】
・基板温度  ３７０℃
・誘導結合プラズマ用高周波電力  ３１００Ｗ
・バイアス電力  ３２５０Ｗ
・ＳｉＨ４：Ａｒ：Ｏ２流量  ６０ｓｃｃｍ：１１０ｓｃｃｍ：１０５ｓｃｃｍ
図１０Ｂに、図１０Ａに示した試料のＴＤＳ分析結果を示す。図中の白三角記号、四角記号、菱形記号、丸記号、及び黒三角記号が、それぞれＡＬＯ膜２３の厚さを２０ｎｍ、３０ｎｍ、４０ｎｍ、５０ｎｍ、及び７０ｎｍとした試料の分析結果を示す。ＡＬＯ膜２３の厚さが２０ｎｍのときには、水素脱離スペクトルが温度６４０℃の近傍にピークを持つが、ＡＬＯ膜２３の厚さが３０ｎｍ以上の試料では、７００℃以下の温度域にピークを持たず、ピークが７２０〜７６０℃の範囲に移動している。【００７４】
この評価結果は、ＡＬＯ膜２３の厚さを３０ｎｍ以上にすることにより、その上にＨＤＰ−ＳＩＯ膜を形成しても、ＡＬＯ膜の水素拡散防止機能を維持することができることを示している。図３Ａ及び図３Ｂに示した評価実験でも、ＡＬＯ膜２３の厚さを３０ｎｍ以上にすることにより、ＡＬＯ膜の水素拡散防止機能を維持することができた。【００７５】
厳密には、ＡＬＯ膜の厚さの好適値は、その上に形成するＨＤＰ−ＳＩＯ膜の成膜装置、成膜条件等によって変動すると考えられる。ただし、通常用いられる成膜条件では、ＡＬＯ膜の厚さを３０ｎｍ以上にすれば、ＡＬＯ膜の水素拡散防止機能を維持することができると考えられる。上記評価実験では、ＡＬＯ膜をスパッタリングにより形成したが、ＣＶＤやＡＬＤにより形成する場合にも、その厚さを３０ｎｍ以上にすることが好ましい。【００７６】
ＡＬＯ膜の上に形成するＨＤＰ−ＳＩＯ膜の成膜条件によっては、ＡＬＯ膜の厚さを３０ｎｍ未満にしても、その水素拡散防止機能を維持することができるであろう。以下、ＡＬＯ膜の好ましい膜厚の下限値を決定する方法について説明する。【００７７】
図１０Ａに示した積層構造を持ち、ＡＬＯ膜の厚さの異なる複数の試料を作製する。各試料のＴＤＳ分析を行い、水素脱離スペクトルを測定める。ＡＬＯ膜の水素拡散防止機能が損なわれている場合には、７００℃以下の温度域に水素脱離スペクトルのピークが現れる。温度７００℃以下の温度域に水素脱離曲線のピークが現れず、７００℃よりも高温域にピークが現れる試料を抽出する。抽出された試料のうち、ＡＬＯ膜の最も薄い試料のＡＬＯ膜の厚さを、下限膜厚と定義する。この下限膜厚が、ＡＬＯ膜の好ましい膜厚の下限値に相当する。【００７８】
次に、図１１Ａ〜図１１Ｏを参照して、第１の実施例による強誘電体メモリの製造方法について説明する。【００７９】
図１１Ａに示すように、シリコンからなる基板５０の表層部に、シャロートレンチアイソレーション（ＳＴＩ）構造の素子分離絶縁膜５１を形成し、活性領域を画定する。活性領域の表層部にｐ型ウェル５２を形成する。ｐ型ウェル５２の表面に、ｎチャネルＭＯＳトランジスタ５３及び５４を形成する。ｐ型ウェル５２の表層部に形成された３つのｎ型不純物拡散領域５５ａ、５５ｂ、５５ｃのうち、不純物拡散領域５５ａと５５ｂとが、一方のＭＯＳトランジスタ５３のソース及びドレインを構成し、不純物拡散領域５５ｃと５５ｂとが、他方のＭＯＳトランジスタ５４のソース及びドレインを構成する。すなわち、不純物拡散領域５５ｂは、２つのＭＯＳトランジスタ５３及び５４により共有される。素子分離絶縁膜５１、ｐ型ウェル５２、及びＭＯＳトランジスタ５３、５４は、周知の方法で形成される。【００８０】
ＭＯＳトランジスタ５３、５４を覆うように、基板５０の上に、ＳｉＯＮからなるカバー絶縁膜６０を形成する。カバー絶縁膜６０の上に、酸化シリコンからなる層間絶縁膜６１を形成し、その表面を平坦化する。層間絶縁膜６１及びカバー絶縁膜６０に、それぞれ不純物拡散領域５５ａ、５５ｂ、５５ｃまで達するビアホール６２を形成する。これらのビアホール６２の内面を、グルー膜６３で覆い、ビアホール内に、タングステンからなる導電プラグ６４を充填する。グルー膜６３は、例えば厚さ３０ｎｍのＴｉ膜と、厚さ５０ｎｍのＴｉＮ膜との２層構造を有する。【００８１】
グルー膜６３及び導電プラグ６４は、成膜工程及び化学機械研磨（ＣＭＰ）工程を経て形成される。グルー膜６３を構成するＴｉ膜とＴｉＮ膜とは、スパッタリングにより形成することができる。ビアホール内を埋め込むＷ膜は、化学気相成長（ＣＶＤ）により形成することができる。【００８２】
図１１Ｂに示すように、層間絶縁膜６１及び導電プラグ６４の上に、厚さ２０ｎｍのＴｉ膜７０を、スパッタリングにより形成する。チタンは自己配向性の強い材料であるため、結晶性の良好なＴｉ膜７０が形成される。Ｔｉの結晶構造は、六方最密充填構造であり、（００１）面が基板面に平行になるように配向しやすい。【００８３】
図１１Ｃに示すように、窒素雰囲気中でラピッドサーマルアニール（ＲＴＡ）処理を行い、Ｔｉ膜７０を窒化することにより、ＴｉＮ膜７１を形成する。Ｔｉ膜７０を窒化してＴｉＮ膜７１とすることにより、耐酸化性を高めることができる。ＲＴＡの条件は、例えば下記の通りである。【００８４】
・基板温度  ６５０℃
・窒素流量  １０ｓｌｍ(standard liter/min)
・処理時間  １２０秒
窒化前のＴｉ膜７０の結晶性が良好であるため、それを窒化して得られるＴｉＮ膜７１の結晶性も良好である。ＴｉＮの結晶構造は岩塩構造である。＜００１＞配向したＴｉ膜を窒化すると、＜１１１＞配向したＴｉＮ膜が得られる。【００８５】
図１１Ｄに示すように、ＴｉＮ膜７１の上に、厚さ１００ｎｍのＴｉＡｌＮ膜７３、厚さ１００ｎｍのＩｒ膜７４、厚さ１２０ｎｍの強誘電体膜７５、厚さ１５０ｎｍのＩｒＯ膜７６、及び厚さ１００ｎｍのＩｒ膜７７を順番に形成する。ＴｉＡｌＮ膜７３、Ｉｒ膜７４、ＩｒＯ膜７６、及びＩｒ膜７７は、スパッタリングにより形成される。ＴｉＡｌＮ膜７３は、酸素バリア層として機能する。【００８６】
ＴｉＡｌＮ膜７３の結晶構造は岩塩構造であり、下地のＴｉＮ膜７１の配向性を引き継いで、＜１１１＞配向する。Ｉｒ膜７４の結晶構造は面心立方構造であり、下地のＴｉＡｌＮ膜７３の配向性を引き継いで、＜１１１＞配向する。【００８７】
以下、強誘電体膜７５の形成方法について説明する。まず、有機金属化学気相成長（ＭＯＣＶＤ）により、厚さ５ｎｍのＰＺＴ膜を形成する。その後、酸素分圧を高めて、厚さ１１５ｎｍのＰＺＴ膜を、ＭＯＣＶＤにより形成する。成膜時の基板温度は６２０℃、圧力は６６７Ｐａ（５Ｔｏｒｒ）とする。【００８８】
成長初期の酸素分圧を相対的に低く設定することにより、ＰＺＴ膜の結晶性を高めることができる。ところが、酸素分圧を低くすると、酸素欠損が多くなり、リーク電流が増加してしまう。厚さ５ｎｍのＰＺＴ膜を形成した後、酸素分圧を高めることにより、良好な結晶性を引き継ぎ、かつリーク電流の増大を防止することができる。【００８９】
ＰＺＴからなる強誘電体膜７５は、Ｉｒ膜７４の配向性を引き継いで、＜１１１＞配向する。このように、ＴｉＮ膜７１の配向性（結晶性）を高めることにより、強誘電体膜７５の配向性（結晶性）を高めることができる。【００９０】
なお、強誘電体膜７５は、ＰＺＴの他に、ＰＬＺＴ等のＰＺＴ系材料、ＳＢＴ、ＳＢＴＮ等のＢｉ層状構造化合物等を用いてもよい。【００９１】
図１１Ｅの構造に至るまでの工程について説明する。Ｉｒ膜７７の上に、厚さ２００ｎｍのＴｉＮ膜と厚さ７００ｎｍのＴＥＯＳ−ＳＩＯ膜を形成する。この２層は、Ｉｒ膜７７からＴｉＮ膜７１までの積層構造をパターニングするときのハードマスクとして用いられる。ＴＥＯＳ−ＳＩＯ膜の上に、キャパシタの平面形状を持つレジストパターンを形成する。【００９２】
レジストパターンをマスクとし、Ｃ４Ｆ８、Ａｒ及びＣＦ４の混合ガスを用いて、ハードマスクとなるＴＥＯＳ−ＳＩＯ膜を、ドライエッチンによりパターニングする。さらに、ＢＣｌ３とＣｌ２との混合ガスまたはＣｌ２ガスを用いて、ハードマスクとなるＴｉＮ膜をドライエッチングによりパターニングする。ＴｉＮ膜のパターニング後、レジストパターンをアッシングにより除去する。これにより、ＴｉＮ膜とＴＥＯＳ−ＳＩＯ膜との２層構造を持つハードマスクが得られる。【００９３】
ハードマスクを用いて、上側のＩｒ膜７７から下側のＩｒ膜７４までの各層を、誘導結合プラズマ（ＩＣＰ）型エッチング装置を用いてエッチングする。Ｉｒ膜７７及び７４のエッチングは、ＨＢｒ、Ｏ２及びＣ４Ｆ８を用いて行う。ＩｒＯ膜７６のエッチングは、ＨＢｒとＯ２とを用いて行う。強誘電体膜７５のエッチングは、Ｃｌ２とＡｒとを用いて行う。【００９４】
その後、ハードマスクとして用いたＴＥＯＳ−ＳＩＯ膜を、Ｃ４Ｆ８とＡｒとＯ２との混合ガスを用いた反応性イオンエッチングにより除去する。次に、ハードマスクとして用いたＴｉＮ膜、及びＴｉＡｌＮ膜７３、ＴｉＮ膜７１を、過酸化水素水とアンモニア水との混合液を用いて除去する。【００９５】
ＴｉＮ膜７１とＴｉＡｌＮ膜７３とＩｒ膜７４との３層からなる下部電極８１、ＩｒＯ膜７６とＩｒ膜７７との２層からなる上部電極８３、及び両者の間に配置された強誘電体膜７５が、強誘電体キャパシタ８５を構成する。強誘電体キャパシタ８５の上部電極８３から下部電極８１まで一括してパターニングされるため、各層の位置合わせ余裕を確保する必要がない。このため、上述の一括パターニング方法は、強誘電体キャパシタの微細化に適している。【００９６】
強誘電体キャパシタ８５の下部電極８１は、その下の導電プラグ６４を介して、ＭＯＳトランジスタ５３の一方の不純物拡散領域５５ａに接続される。他の強誘電体キャパシタ８５の下部電極８１は、その下の導電プラグ６４を介して、他のＭＯＳトランジスタ５４の一方の不純物拡散領域５５ｃに接続される。【００９７】
図１１Ｆに示すように、強誘電体キャパシタ８５及び層間絶縁膜６１の上に、ＡＬＯからなる厚さ４０ｎｍのキャパシタ保護膜９０をＡＬＤにより形成する。以下、キャパシタ保護膜９０の形成方法について説明する。【００９８】
Ｏ２＋Ｏ３とトリメチルアルミニウム（ＴＭＡ）とを交互供給するＡＬＤにより、厚さ２ｎｍのＡＬＯ膜を形成する。その後、６００℃で６０分間の酸素回復アニールを行う。このアニールにより、強誘電体膜７５の酸素欠損が回復する。酸素回復アニール後、ＡＬＤにより、厚さ３８ｎｍのＡＬＯ膜を形成する。これにより、厚さ４０ｎｍのＡＬＯ膜９０が形成される。【００９９】
厚さ４０ｎｍのＡＬＯ膜を形成した後では、ＡＬＯ膜が酸素バリアとして働くため、酸素回復アニールを行っても、強誘電体膜７５の酸素欠損を回復させることが困難である。ＡＬＯ膜の形成途中段階で酸素回復アニールを行うことにより、強誘電体膜７５の酸素欠損を十分回復させることができる。【０１００】
キャパシタ保護膜９０をＡＬＤで形成するため、スパッタリングで形成する場合に比べて、ステップカバレッジの良好なキャパシタ保護膜９０を得ることができる。【０１０１】
図１１Ｇに示すように、キャパシタ保護膜９０の上に、基板温度を２５０℃にして、ＨＤＰ−ＳＩＯからなる層間絶縁膜９１を形成する。ＡＬＯからなるキャパシタ保護膜９０を３０ｎｍよりも厚くしているため、その上にＨＤＰ−ＳＩＯ膜を形成しても、キャパシタ保護膜９０の水素拡散防止機能が損なわれることはない。このため、層間絶縁膜９１の形成時に強誘電体膜７５が還元されてしまうことを防止することができる。【０１０２】
その後、層間絶縁膜９１にＣＭＰを施し、その表面を平坦化する。強誘電体キャパシタ８５が配置されている領域の、ＣＭＰ後の残存膜厚は３００ｎｍである。Ｎ２Ｏプラズマに晒すことにより、層間絶縁膜９１の脱水処理を行う。【０１０３】
図１１Ｈに示すように、脱水処理した層間絶縁膜９１の上に、ＡＬＯからなる厚さ２０ｎｍの平たいキャパシタ保護膜９３をスパッタリングにより形成する。下地の層間絶縁膜９１の表面が平坦化されているため、成膜方法として、ステップカバレッジの点で劣るスパッタリングを採用することが可能である。なお、エッチング工程の負担軽減のために、ＡＬＤにより、より薄い平たいキャパシタ保護膜９３を形成してもよい。例えば、平たいキャパシタ保護膜９３の厚さを１０ｎｍ程度にしてもよい。【０１０４】
平たいキャパシタ保護膜９３の上に、ＴＥＯＳとＯ２とを用いたプラズマＣＶＤにより、厚さ３００ｎｍの層間絶縁膜９４を形成する。酸化シリコンからなる層間絶縁膜９４を配置することにより、その上に形成するＡｌ配線の信頼性を高めることができる。【０１０５】
図１１Ｉに示すように、層間絶縁膜９４、平たいキャパシタ保護膜９３、層間絶縁膜９１、及びキャパシタ保護膜９０を貫通し、強誘電体キャパシタ８５の上部電極８３に達するビアホール９６を形成する。各層のエッチングは、ＣＦ系ガス、例えばＣＨＦ３とＣＨ４とＡｒとの混合ガスを用いて行うことができる。ビアホール９６の形成後、温度を５００℃とし、酸素雰囲気中で６０分間の酸素回復アニールを行う。【０１０６】
図１１Ｊに示すように、層間絶縁膜９４、平たいキャパシタ保護膜９３、層間絶縁膜９１、及びキャパシタ保護膜９０を貫通するビアホール９７を形成する。ビアホール９７は、２つのＭＯＳトランジスタ５３、５４で共有されている不純物拡散領域５５ｂに接続された導電プラグ６４の上面まで達する。【０１０７】
図１１Ｋに示すように、ビアホール９６、９７の内面を、ＴｉＮからなる厚さ１００ｎｍのグルー膜１００で覆う。さらに、ビアホール９６及び９７内に、Ｗからなる導電プラグ１０１を充填する。【０１０８】
図１１Ｌに示すように、層間絶縁膜９４の上に、複数の配線１１５を形成する。各配線１１５は、下側グルー膜１１０、主配線膜１１１、及び上側グルー膜１１２がこの順番に積層された構造を有する。下側グルー膜１１０は、厚さ６０ｎｍのＴｉ膜と厚さ３０ｎｍのＴｉＮ膜との２層で構成されている。主配線膜１１１は、厚さ４００ｎｍのＡｌＣｕ合金膜で構成されている。上側グルー膜１１２は、厚さ５ｎｍのＴｉ膜と厚さ７０ｎｍのＴｉＮ膜との２層で構成されている。これらの膜はスパッタリングにより形成される。【０１０９】
ある配線１１５は、導電プラグ１００を介して、強誘電体キャパシタ８５の上部電極８３に接続される。また、ある配線１１５は、導電プラグ１００及びその下の導電プラグ６４を介して、不純物拡散領域５５ｂに接続される。【０１１０】
図１１Ｍに示すように、層間絶縁膜９４及び配線１１５の上に、ＨＤＰ−ＳＩＯからなる層間絶縁膜１２１を形成し、その表面を平坦化する。ＡＬＯからなる平たいキャパシタ保護膜９３、ＴＥＯＳ−ＳＩＯからなる層間絶縁膜９４、及びＨＤＰ−ＳＩＯからなる層間絶縁膜１２１は、図７Ａに示した評価試料のＡＬＯ膜２３、ＴＥＯＳ−ＳＩＯ膜２４、及びＨＤＰ−ＳＩＯ膜２２の３層に相当する。【０１１１】
従って、ＴＥＯＳ−ＳＩＯからなる層間絶縁膜９４が、ＨＤＰ−ＳＩＯからなる層間絶縁膜１２１の形成時に、平たいキャパシタ保護膜９３の保護膜として機能する。ＴＥＯＳ−ＳＩＯからなる層間絶縁膜９４の厚さを十分厚くする、例えば３００ｎｍ以上にすることにより、平たいキャパシタ保護膜９３の水素拡散防止機能を維持することができる。【０１１２】
図１１Ｎに示すように、層間絶縁膜１２１を貫通し、配線１１５まで達するビアホール１２２を形成する。ビアホール１２２の内面を、ＴｉＮからなるグルー膜１２５で覆う。さらに、ビアホール１２２内に、Ｗからなる導電プラグ１２６を充填する。【０１１３】
図１１Ｏに示すように、層間絶縁膜１２１の上に、導電プラグ１２６に接続された配線１３５を形成する。配線１３５は、その下の配線１１５と同様に、下側グルー膜１３０、主配線膜１３１、及び上側グルー膜１３２からなる積層構造を有する。層間絶縁膜１２１及び配線１３５の上に、ＨＤＰ−ＳＩＯからなる層間絶縁膜１３７を形成する。【０１１４】
層間絶縁膜１３７及びその上の多層配線で用いられる層間絶縁膜の形成時に、キャパシタ保護膜９０及び平たいキャパシタ保護膜９３が水素の拡散を防止する。このため、強誘電体キャパシタ８５を構成する強誘電体膜７５の還元を防止することができる。これにより、強誘電体キャパシタ８５の性能劣化を防止することが可能になる。【０１１５】
図１２に、第２の実施例による強誘電体メモリの断面図を示す。以下、図１１Ｏに示した第１の実施例による強誘電体メモリとの相違点に着目して説明する。【０１１６】
第１の実施例では、ＡＬＯからなる平たいキャパシタ保護膜９３の厚さを２０ｎｍとし、その上のＴＥＯＳ−ＳＩＯからなる層間絶縁膜９４の厚さを３００ｎｍとしたが、第２の実施例では、平たいキャパシタ保護膜９３Ａの厚さを３０ｎｍ以上にしている。その上のＴＥＯＳ−ＳＩＯからなる層間絶縁膜９４Ａは、３００ｎｍより薄くしてもよいし、層間絶縁膜９４Ａを省略してもよい。【０１１７】
図３Ａ及び図１０Ａに示した評価試料のＡＬＯ膜２３及びＨＤＰ−ＳＩＯ膜２２が、それぞれ第２の実施例の平たいキャパシタ保護膜９３Ａ及びＨＤＰ−ＳＩＯからなる層間絶縁膜１２１に相当する。平たいキャパシタ保護膜９３Ａの厚さを３０ｎｍ以上にしているため、その上にＨＤＰ−ＳＩＯからなる層間絶縁膜１２１を形成しても、平たいキャパシタ保護膜９３Ａの水素拡散防止機能を維持することができる。【０１１８】
図１３Ａ〜図１３Ｃを参照して、第３の実施例による強誘電体メモリの製造方法について説明する。図１１Ｌに示した第１の実施例による強誘電体メモリの配線１１５の形成までは、第１の実施例の強誘電体メモリの製造方法と共通である。【０１１９】
図１３Ａに示すように、層間絶縁膜９４及び配線１１５の上に、ＡＬＯからなる厚さ２０ｎｍのキャパシタ保護膜１２０を、ＣＶＤまたはＡＬＤにより形成する。さらにその上に、ＴＥＯＳ−ＳＩＯからなる層間絶縁膜１２３、及びＨＤＰ−ＳＩＯからなる層間絶縁膜１２１を順番に形成する。その後、ＨＤＰ−ＳＩＯ層間絶縁膜１２１にＣＭＰを施し、その表面の平坦化を行う。【０１２０】
図１３Ｂに示すように、層間絶縁膜１２１、１２３、及びキャパシタ保護膜１２０を貫通し、配線１１５の上面を露出させるビアホール１２２を形成する。ビアホール１２２の内面を、グルー膜１２５で覆い、さらにビアホール１２２内に導電プラグ１２６を充填する。【０１２１】
図１３Ｃに示すように、層間絶縁膜１２１の上に、配線１３５を形成する。配線１３５は、導電プラグ１２６に接続されている。層間絶縁膜１２１及び配線１３５の上に、ＨＤＰ−ＳＩＯからなる層間絶縁膜１３７を形成する。【０１２２】
第３の実施例では、ＡＬＯからなるキャパシタ保護膜１２０の上に形成されたＴＥＯＳ−ＳＩＯからなる層間絶縁膜１２３が、ＨＤＰ−ＳＩＯからなる層間絶縁膜１２１形成時に、キャパシタ保護膜１２０を保護する機能を持つ。層間絶縁膜１２３の厚さを適切に設定しておくことにより、キャパシタ保護膜１２３の水素拡散防止機能を維持することができる。キャパシタ保護膜１２３は、その上の層間絶縁膜１２１及び１３７を形成する工程において、水素がキャパシタ８５まで到達することを防止する。また、ＡＬＯからなる平たいキャパシタ保護膜９３を省略してもよい。この場合、ＡＬＯからなるキャパシタ保護膜１２０が２番目の保護膜として機能する。【０１２３】
図１４に、第４の実施例による強誘電体メモリの断面図を示す。以下、図１３Ｃに示した第３の実施例による強誘電体メモリとの相違点に着目して説明する。【０１２４】
第３の実施例では、配線１１５の上に形成されるキャパシタ保護膜１２０の厚さを２０ｎｍとしたが、第４の実施例では、配線１１５の上にＡＬＯからなる厚さ３０ｎｍのキャパシタ保護膜１２０Ａを形成する。第３の実施例のＴＥＯＳ−ＳＩＯからなる層間絶縁膜１２３は、第４の実施例では形成されない。【０１２５】
キャパシタ保護膜１２０Ａの厚さを３０ｎｍとしているため、その上にＨＤＰ−ＳＩＯからなる層間絶縁膜１２１を形成しても、キャパシタ保護膜１２０Ａの水素拡散防止機能を維持することができる。【０１２６】
次に、図１５Ａ〜図１５Ｃを参照して、第５の実施例による強誘電体メモリの製造方法について説明する。図１１Ｌに示した第１の実施例による強誘電体メモリの配線１１５の形成までは、第５の実施例の強誘電体メモリの製造方法と共通である。【０１２７】
図１５Ａに示すように、層間絶縁膜９４及び配線１１５の上に、ＨＤＰ−ＳＩＯからなる層間絶縁膜１２１を形成する。層間絶縁膜１２１の表面を平坦化した後、その上に、ＡＬＯからなる厚さ３０ｎｍのキャパシタ保護膜１４０を形成する。さらにその上に、ＴＥＯＳ−ＳＩＯからなる層間絶縁膜１４１を形成する。【０１２８】
図１５Ｂに示すように、ＴＥＯＳ−ＳＩＯからなる層間絶縁膜１４１、ＡＬＯからなる平たいキャパシタ保護膜１４０、及びＨＤＰ−ＳＩＯからなる層間絶縁膜１２１を貫通し、配線１１５の上面まで達するビアホール１２２を形成する。ビアホール１２２の内面をグルー膜１２５で覆い、さらにビアホール１２２内に導電プラグ１２６を充填する。【０１２９】
図１５Ｃに示すように、層間絶縁膜１４１の上に、配線１３５を形成する。配線１３５は、その下の導電プラグ１２６に接続されている。層間絶縁膜１４１及び配線１３５の上に、ＨＤＰ−ＳＩＯからなる層間絶縁膜１３７を形成する。【０１３０】
ＡＬＯからなる平たいキャパシタ保護膜１４０及びＨＤＰ−ＳＩＯからなる層間絶縁膜１３７が、それぞれ図３Ａ及び図１０Ａに示したＡＬＯ膜２３及びＨＤＰ−ＳＩＯ膜２２に対応すると考えることができる。平たいキャパシタ保護膜１４０の厚さを３０ｎｍ以上にしているため、その上にＨＤＰ−ＳＩＯからなる層間絶縁膜１３７を形成しても、平たいキャパシタ保護膜１４０の水素拡散防止機能を維持することができる。ＴＥＯＳ−ＳＩＯからなる層間絶縁膜１４１の厚さは任意であり、層間絶縁膜１４１を配置しなくてもよい。また、ＡＬＯからなる平たいキャパシタ保護膜９３を省略してもよい。この場合、平たいキャパシタ保護膜１４０が、２番目のキャパシタ保護膜として機能する。【０１３１】
図１６に、第６の実施例による強誘電体メモリの断面図を示す。以下、図１５Ｃに示した第５の実施例による強誘電体メモリとの相違点に着目して説明する。【０１３２】
第５の実施例では、平たいキャパシタ保護膜１４０の厚さを３０ｎｍ以上にすることにより、その水素拡散防止機能を維持したが、第５の実施例では、平たいキャパシタ保護膜１４０に代えて、ＡＬＯからなる厚さ２０ｎｍの平たいキャパシタ保護膜１４０Ａが配置されている。また、第５の実施例では、平たいキャパシタ保護膜１４０の上のＴＥＯＳ−ＳＩＯからなる層間絶縁膜１４１の厚さは任意であったが、第６の実施例では、平たいキャパシタ保護膜１４０Ａの上に配置されるＴＥＯＳ−ＳＩＯからなる層間絶縁膜１４１Ａの厚さを、平たいキャパシタ保護膜１４０Ａを保護するのに十分な厚さ、例えば３００ｎｍ以上にする。【０１３３】
層間絶縁膜１４１Ａの上に、ＨＤＰ−ＳＩＯからなる層間絶縁膜１３７を形成するときに、その下の層間絶縁膜１４１Ａが平たいキャパシタ保護膜１４０Ａを保護するため、平たいキャパシタ保護膜１４０Ａの水素拡散防止機能を維持することができる。【０１３４】
図１７に、第７の実施例による強誘電体メモリの断面図を示す。以下、図１１Ｏに示した第１の実施例による強誘電体メモリとの相違点に着目して説明する。【０１３５】
第１の実施例では、強誘電体キャパシタ８５を覆うキャパシタ保護膜９０を厚くする、例えば３０ｎｍ以上にすることにより、その水素拡散防止機能を維持している。第７の実施例では、強誘電体キャパシタ８５を覆うキャパシタ保護膜９０Ａの厚さを２０ｎｍにしている。薄いキャパシタ保護膜９０Ａの水素拡散防止機能を維持するために、キャパシタ保護膜９０Ａと、ＨＤＰ−ＳＩＯからなる層間絶縁膜９１との間に、ＴＥＯＳ−ＳＩＯからなる層間絶縁膜９２を配置している。ＴＥＯＳ−ＳＩＯからなる層間絶縁膜９２の厚さは、その下のキャパシタ保護膜９０Ａを保護するのに十分な厚さに設定されている。【０１３６】
ＨＤＰ−ＳＩＯからなる層間絶縁膜９１の形成時に、ＴＥＯＳ−ＳＩＯからなる層間絶縁膜９２がキャパシタ保護膜９０Ａを保護するため、キャパシタ保護膜９０Ａの水素拡散防止機能を維持することができる。【０１３７】
上述のように、各実施例は、ＡＬＯからなるキャパシタ保護膜の水素拡散防止機能を維持するために、キャパシタ保護膜自体の膜厚を厚くする（以下、「構成Ａ」という。）か、またはキャパシタ保護膜の上に、ＴＥＯＳ−ＳＩＯからなる十分な厚さの絶縁膜を配置（以下、「構成Ｂ」という。）している。【０１３８】
ＴＥＯＳ−ＳＩＯ膜は、ＨＤＰ−ＳＩＯ膜に比べて、埋め込み特性の点で劣る。従って、ＡＬＯからなるキャパシタ保護膜の下地に微小な段差が形成されており、その上に配置する絶縁膜に高い埋め込み特性が要求される場合には、ＴＥＯＳ−ＳＩＯ膜を形成する必要のない構成Ａを採用することが有効である。【０１３９】
また、ＡＬＯ膜は、ＴＥＯＳ−ＳＩＯ膜やＨＤＰ−ＳＩＯ膜に比べて、エッチングしにくいため、ＡＬＯ膜を厚くすると、エッチング工程の負担が増大する。従って、エッチング工程への負担の増大を防止したい場合には、ＡＬＯ膜を薄くすることができる構成Ｂを採用することが有効である。【０１４０】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【図１】
2008149402.tif 000003
【図２】
2008149402.tif 000004
【図３】
2008149402.tif 000005
【図４】
2008149402.tif 000006
【図５】
2008149402.tif 000007
【図６】
2008149402.tif 000008
【図７】
2008149402.tif 000009
【図８】
2008149402.tif 000010
【図９】
2008149402.tif 000011
【図１０】
2008149402.tif 000012
【図１１−１】
2008149402.tif 000013
【図１１−２】
2008149402.tif 000014
【図１１−３】
2008149402.tif 000015
【図１１−４】
2008149402.tif 000016
【図１１−５】
2008149402.tif 000017
【図１１−６】
2008149402.tif 000018
【図１１−７】
2008149402.tif 000019
【図１１−８】
2008149402.tif 000020
【図１１−９】
2008149402.tif 000021
【図１１−１０】
2008149402.tif 000022
【図１１−１１】
2008149402.tif 000023
【図１２】
2008149402.tif 000024
【図１３−１】
2008149402.tif 000025
【図１３−２】
2008149402.tif 000026
【図１４】
2008149402.tif 000027
【図１５−１】
2008149402.tif 000028
【図１５−２】
2008149402.tif 000029
【図１６】
2008149402.tif 000030
【図１７】
2008149402.tif 000031
【図１８】
2008149402.tif 000032
【手続補正書】
【提出日】平成21年7月17日(2009.7.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に下部電極、強誘電体膜、及び上部電極がこの順番に積層された強誘電体キャパシタを形成する工程と、
（ｂ）前記強誘電体キャパシタを覆うように、酸化アルミニウムからなる厚さ３０ｎｍ以上の第１のキャパシタ保護膜を形成する工程と、
（ｃ）前記第１のキャパシタ保護膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第１の絶縁膜を形成する工程と
を有する半導体装置の製造方法。
【請求項２】
さらに、
前記第１の絶縁膜の表面を平坦化する工程と、
平坦化された前記第１の絶縁膜の上に、酸化アルミニウムからなる第２のキャパシタ保護膜を形成する工程と、
前記第２のキャパシタ保護膜の上に、原料ガスとしてテトラエトキシシランを含むガスを用いたプラズマ励起型化学気相成長により、酸化シリコンからなる厚さ３００ｎｍ以上の第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第２の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第３の絶縁膜を形成する工程と
を有する請求項１に記載の半導体装置の製造方法。
【請求項３】
さらに、
前記第１の絶縁膜の表面を平坦化する工程と、
平坦化された前記第１の絶縁膜の上に、酸化アルミニウムからなる厚さ３０ｎｍ以上の第２のキャパシタ保護膜を形成する工程と、
前記第２のキャパシタ保護膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第２のキャパシタ保護膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第３の絶縁膜を形成する工程と
を有する請求項１に記載の半導体装置の製造方法。
【請求項４】
さらに、
前記第１の絶縁膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第１の絶縁膜の上に、酸化アルミニウムからなる第３のキャパシタ保護膜を形成する工程と、
前記第３のキャパシタ保護膜の上に、原料ガスとしてテトラエトキシシランを含むガスを用いたプラズマ励起型化学気相成長により、酸化シリコンからなる厚さ３００ｎｍ以上の第４の絶縁膜を形成する工程と、
前記第４の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第３の絶縁膜を形成する工程と
を有する請求項１に記載の半導体装置の製造方法。
【請求項５】
（ａ）半導体基板上に下部電極、強誘電体膜、及び上部電極がこの順番に積層された強誘電体キャパシタを形成する工程と、
（ｂ）前記強誘電体キャパシタを覆うように、酸化アルミニウムからなる第１のキャパシタ保護膜を形成する工程と、
（ｃ）前記第１のキャパシタ保護膜の上に、原料ガスとしてテトラエトキシシランを含むガスを用いたプラズマ励起型化学気相成長により、酸化シリコンからなる厚さ３００ｎｍ以上の第７の絶縁膜を形成する工程と、
前記第７の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第１の絶縁膜を形成する工程と
を有する半導体装置の製造方法。
【請求項６】
さらに、
前記第１の絶縁膜の表面を平坦化する工程と、
平坦化された前記第１の絶縁膜の上に、酸化アルミニウムからなる第２のキャパシタ保護膜を形成する工程と、
前記第２のキャパシタ保護膜の上に、原料ガスとしてテトラエトキシシランを含むガスを用いたプラズマ励起型化学気相成長により、酸化シリコンからなる厚さ３００ｎｍ以上の第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第２の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第３の絶縁膜を形成する工程と
を有する請求項５に記載の半導体装置の製造方法。
【請求項７】
さらに、
前記第１の絶縁膜の表面を平坦化する工程と、
平坦化された前記第１の絶縁膜の上に、酸化アルミニウムからなる厚さ３０ｎｍ以上の第２のキャパシタ保護膜を形成する工程と、
前記第２の絶縁膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第２の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第３の絶縁膜を形成する工程と
を有する請求項５に記載の半導体装置の製造方法。
【請求項８】
さらに、
前記第１の絶縁膜の上に、導電材料からなる第１の配線を形成する工程と、
前記第１の配線を覆うように、前記第１の絶縁膜の上に、酸化アルミニウムからなる第３のキャパシタ保護膜を形成する工程と、
前記第３のキャパシタ保護膜の上に、原料ガスとしてテトラエトキシシランを含むガスを用いたプラズマ励起型化学気相成長により、酸化シリコンからなる厚さ３００ｎｍ以上の第４の絶縁膜を形成する工程と、
前記第４の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第３の絶縁膜を形成する工程と
を有する請求項５に記載の半導体装置の製造方法。
【請求項９】
（ａ）半導体基板上に下部電極、強誘電体膜、及び上部電極がこの順番に積層された強誘電体キャパシタを形成する工程と、
（ｂ）前記強誘電体キャパシタを覆うように、酸化アルミニウムからなる第１のキャパシタ保護膜を形成する工程と、
（ｃ）前記第１のキャパシタ保護膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第１の絶縁膜を形成する工程と
を有し、
基板上のＴｉ膜の上に酸化アルミニウム膜を、前記第１のキャパシタ保護膜の形成方法と同一の方法で形成し、さらにその上に前記第１の絶縁膜と同一の方法で酸化シリコン膜を形成した構造を持ち、該酸化アルミニウム膜の厚さの異なる複数の試料の昇温脱離分析を行い、７００℃以下の温度域では水素脱離スペクトルのピークが現れず、７００℃よりも高い温度域でピークが現れる試料のうち、該第１のキャパシタ保護膜の厚さが最も薄い試料の該第１のキャパシタ保護膜の厚さを下限膜厚としたときに、前記工程（ｂ）で形成される前記第１のキャパシタ保護膜の厚さが該下限膜厚以上である半導体装置の製造方法。
【請求項１０】
（ａ）半導体基板上に下部電極、強誘電体膜、及び上部電極がこの順番に積層された強誘電体キャパシタを形成する工程と、
（ｂ）前記強誘電体キャパシタを覆うように、酸化アルミニウムからなる第１のキャパシタ保護膜を形成する工程と、
（ｃ）前記第１のキャパシタ保護膜の上に、原料ガスとしてテトラエトキシシランを含むガスを用いたプラズマ励起型化学気相成長により、酸化シリコンからなる第７の絶縁膜を形成する工程と、
前記第７の絶縁膜の上に、高密度プラズマを用いた化学気相成長により、酸化シリコンからなる第１の絶縁膜を形成する工程と
を有し、
基板上のＴｉ膜の上に厚さ２０ｎｍの酸化アルミニウム膜を前記第１のキャパシタ保護膜と同一の方法で形成し、その上に前記第７の絶縁膜と同一の方法で第１の酸化シリコン膜を形成し、さらにその上に前記第１の絶縁膜と同一の方法で第２の酸化シリコン膜を形成した構造を持ち、該第１の酸化シリコン膜の厚さの異なる複数の試料の昇温脱離分析を行い、７００℃以下の温度域では水素脱離スペクトルのピークが現れず、７００℃よりも高い温度域でピークが現れる試料のうち、該第１の酸化シリコン膜の厚さが最も薄い試料の該第１の酸化シリコン膜の厚さを下限膜厚としたときに、前記工程（ｃ）で形成される前記第７の絶縁膜の厚さが該下限膜厚以上である半導体装置の製造方法。
【国際調査報告】
2008149402.tif 000033
2008149402.tif 000034
2008149402.tif 000035
2008149402.tif 000036
2008149402.tif 000037
2008149402.tif 000038
2008149402.tif 000039
2008149402.tif 000040