(57)【要約】  データ変換器において生じるジッタを測定する測定装置であって、略一定周期の測定信号を生成する測定信号生成部と、測定信号に、予め定められたジッタ周期の確定信号のジッタを印加して、データ変換器に入力するジッタ印加部と、データ変換器が出力するデジタル信号のジッタ系列を測定するジッタ測定部と、ジッタ印加部が印加したジッタのジッタ周期に応じて、ジッタ系列のデータを抽出する抽出部とを備える測定装置、および、当該測定装置を用いた試験装置等を提供する。
2008114700.tif 000002
【特許請求の範囲】
【請求項１】
データ変換器において生じるジッタを測定する測定装置であって、
略一定周期の測定信号を生成する測定信号生成部と、
前記測定信号に、予め定められたジッタ周期の確定信号のジッタを印加して、前記データ変換器に入力するジッタ印加部と、
前記データ変換器が出力するデジタル信号のジッタ系列を測定するジッタ測定部と、
前記ジッタ印加部が印加したジッタの前記ジッタ周期に応じて、前記ジッタ系列のデータを抽出する抽出部と
を備える測定装置。
【請求項２】
前記抽出部が抽出したデータに基づいて、前記データ変換器において生じたＮ周期ジッタを算出するジッタ算出部を更に備える
請求項１に記載の測定装置。
【請求項３】
前記抽出部が抽出したデータに基づいて、前記データ変換器において生じたＮサイクルツゥＮサイクルジッタを算出するジッタ算出部を更に備える
請求項１に記載の測定装置。
【請求項４】
前記ジッタ算出部は、Ｎ周期ジッタ又はＮサイクルジッタに基づいて、前記データ変換器において生じたタイミングジッタを算出する
請求項２又は３のいずれかに記載の測定装置。
【請求項５】
前記ジッタ印加部は、サイン波ジッタを前記測定信号に印加する
請求項１に記載の測定装置。
【請求項６】
前記ジッタ印加部は、前記ジッタ周期が前記データ変換器のサンプリング周期の整数倍となるジッタを生成する
請求項１に記載の測定装置。
【請求項７】
前記ジッタ印加部は、前記測定信号生成部が生成する前記測定信号に含まれるジッタより、ジッタ値の大きいジッタを測定信号に印加する
請求項１に記載の測定装置。
【請求項８】
前記ジッタ印加部は、前記抽出部が抽出するそれぞれのデータの相関値が略１となるように、前記測定信号に印加するジッタのジッタ値を調整する
請求項６に記載の測定装置。
【請求項９】
前記ジッタ測定部は、
前記デジタル信号の解析信号を算出する解析信号算出部と、
前記解析信号に基づいて、前記デジタル信号の瞬時位相を算出する瞬時位相算出部と、
前記瞬時位相に基づいて、前記デジタル信号の瞬時位相雑音を算出する瞬時位相雑音算出部と
を備える請求項１に記載の測定装置。
【請求項１０】
被試験デバイスにおいて生じるジッタを測定する測定装置であって、
前記被試験デバイスに、予め定められたジッタ周期の確定信号のジッタが印加された被測定信号を出力させるジッタ印加部と、
与えられるタイミング信号に応じて、前記被測定信号のレベルを検出するデータ変換器と、
前記データ変換器が出力するデジタル信号のジッタ系列を測定するジッタ測定部と、
前記ジッタ印加部が印加したジッタの前記ジッタ周期に応じて、前記ジッタ系列のデータを抽出する抽出部と、
前記抽出部が抽出したデータに基づいて、前記データ変換器において生じたジッタを算出する被試験コンバータ固有ジッタ算出部と、
前記ジッタ測定部が測定した前記ジッタ系列のジッタ値から、前記被試験コンバータ固有ジッタ算出部が算出したジッタ値を減じた値に基づいて、前記被測定信号に含まれるジッタを算出する入力系ジッタ算出部と
を備える測定装置。
【請求項１１】
データ変換器において生じるジッタを測定する測定方法であって、
略一定周期の測定信号を生成し、
前記測定信号に、予め定められたジッタ周期の確定信号のジッタを印加して、前記データ変換器に入力し、
前記データ変換器が出力するデジタル信号のジッタ系列を測定し、
前記測定信号に印加したジッタの前記ジッタ周期に応じて、前記ジッタ系列のデータを抽出する
測定方法。
【請求項１２】
被試験デバイスにおいて生じるジッタを測定する測定方法であって、
前記被試験デバイスに、予め定められたジッタ周期の確定信号のジッタが印加された被測定信号を出力させ、
データ変換器を用いて、与えられるタイミング信号に応じて前記被測定信号のレベルを検出し、
前記データ変換器が出力するデジタル信号のジッタ系列を測定し、
前記被測定信号に印加されたジッタの前記ジッタ周期に応じて、前記ジッタ系列のデータを抽出し、
抽出したデータに基づいて、前記データ変換器において生じた周期ジッタを算出し、
前記ジッタ系列のジッタ値から、前記周期ジッタのジッタ値を減じた値に基づいて、前記被測定信号に含まれるジッタを算出する
測定方法。
【請求項１３】
データ変換器を試験する試験装置であって、
前記データ変換器において生じるジッタを測定する、請求項１に記載の測定装置と、
前記測定装置が測定したジッタに基づいて、前記データ変換器の良否を判定する判定部と
を備える試験装置。
【請求項１４】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスにおいて生じるジッタを測定する、請求項１０に記載の測定装置と、
前記測定装置が測定したジッタに基づいて、前記データ変換器の良否を判定する判定部と
を備える試験装置。
【請求項１５】
データ変換器と、
前記データ変換器において生じるジッタを測定する、請求項１に記載の測定装置と
を備える電子デバイス。
【請求項１６】
動作回路と、
前記動作回路において生じるジッタを測定する、請求項１０に記載の測定装置と
を備える電子デバイス。
【請求項１７】
データ変換器において生じるジッタを測定する測定装置を機能させるプログラムであって、
前記測定装置を、
略一定周期の測定信号を生成する測定信号生成部と、
前記測定信号に、予め定められたジッタ周期の確定信号のジッタを印加して、前記データ変換器に入力するジッタ印加部と、
前記データ変換器が出力するデジタル信号のジッタ系列を測定するジッタ測定部と、
前記ジッタ印加部が印加したジッタの前記ジッタ周期に応じて、前記ジッタ系列のデータを抽出する抽出部と
して機能させるプログラム。
【請求項１８】
被試験デバイスにおいて生じるジッタを測定する測定装置を機能させるプログラムであって、
前記測定装置を、
前記被試験デバイスに、予め定められたジッタ周期の確定信号のジッタが印加された被測定信号を出力させるジッタ印加部と、
与えられるタイミング信号に応じて、前記被測定信号のレベルを検出するデータ変換器と、
前記データ変換器が出力するデジタル信号のジッタ系列を測定するジッタ測定部と、
前記ジッタ印加部が印加したジッタの前記ジッタ周期に応じて、前記ジッタ系列のデータを抽出する抽出部と、
前記抽出部が抽出したデータに基づいて、前記データ変換器において生じたＮ周期ジッタを算出する被試験コンバータ固有ジッタ算出部と、
前記ジッタ測定部が測定した前記ジッタ系列のジッタ値から、前記被試験コンバータ固有ジッタ算出部が算出した周期ジッタのジッタ値を減じた値に基づいて、前記被測定信号に含まれるジッタを算出する入力系ジッタ算出部と
して機能させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、測定装置、測定方法、試験装置、電子デバイス、及びプログラムに関する。特に本発明は、データ変換器において生じるジッタを測定する測定装置及び方法に関する。なお本出願は、下記の米国仮出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
米国仮出願６０／８９４，４５８  出願日２００７年３月１３日
【背景技術】
【０００２】
多ビットの高速ＡＤ変換器の評価及び試験において、アパーチャジッタ測定が重要となっている。なぜならば、ＡＤ変換器により離散化される波形の傾きが大きいほど、ＡＤ変換器のアパーチャの不確かさが大きくなり、ＡＤ変換器の出力に電圧誤差を与えるからである。【０００３】
この結果、ＡＤ変換器の出力における、信号対雑音比は小さくなる。ここで、ＡＤ変換器のアパーチャジッタとは、サンプリングクロックのゼロクロスのタイミングから、アナログ入力が保持されるタイミングまでのアパーチャ遅れのバラツキである。【０００４】
更にデジタル通信では、特に中間周波数サンプリングは、アパーチャジッタに敏感であることが知られている。従って、ソフトウェア無線器等の開発にも、ＡＤ変換器のアパーチャジッタの評価、試験が重要であることがわかる。【０００５】
しかし、アパーチャジッタの測定は非常に困難である。新しい測定法が提案されつづけているが、簡単な測定系でアパーチャジッタを測定でき、量産試験にも適用できる方法は存在しない。【０００６】
従来の測定法は、アパーチャジッタを電圧に置き換えて測定している。例えば、ＡＤ変換器の出力を測定して、アパーチャジッタにより誘起される電圧雑音を測定する。そして、測定した電圧雑音から、時間軸のアパーチャジッタを間接的に推定する。この場合、アパーチャジッタの雑音パワーを推定するには、ＡＤ変換器の出力コードを非常に多くの回数取り込み、そのばらつきを測定しなければならない。【０００７】
図１５（ａ）及び図１５（ｂ）は、アパーチャ遅れ測定を説明する図である。図１５（ａ）は、アパーチャ遅れを測定するシステムの概要を示す。また図１５（ｂ）は、信号発生器１０００が出力する波形ＶＩＮ及び波形成形器１２００が出力するサンプリングクロックＣＫの波形を示す。【０００８】
信号発生器１０００が波形ＶＩＮを生成して、ＡＤ変換器１１００に入力する。波形ＶＩＮのエッジは、図１５（ｂ）に示すように、ある傾きを有する。波形成形器１２００は、波形ＶＩＮを遅延時間Ｔで遅延させ、波形を成形したサンプリングクロックを生成する。この結果、波形ＶＩＮとサンプリングクロックＣＫの各エッジは、時間軸で整列する。【０００９】
ここで、波形成形器１２００における遅延時間Ｔを、Ｔ＝Ｔ０から徐々に大きくして、ＡＤ変換器１１００が出力するコードが、ゼロクロスレベルに対応するコードとなったときの遅延時間Ｔ＝Ｔ０＋τを取得する。このときの、遅延増大量τが、アパーチャ遅れ時間に対応する。【００１０】
図１５（ａ）のシステムにおいて、信号発生器の位相雑音が非常に小さいとする。そして、信号発生器が出力する波形ＶＩＮに対してオフセット電圧を印加してＡＤ変換器１１００に入力する。図１５（ｂ）に示すように、波形ＶＩＮに対するサンプリングクロックの位相は一定であるから、理想的には、ＡＤ変換器１１００はオフセット電圧に対応する同一のコードを、各サンプリングクロックに対して出力する。【００１１】
しかし実際には、ＡＤ変換器１１００のアパーチャジッタ、内部の広帯域雑音により、ＡＤ変換器１１００が出力するコードは同一とならず、隣接するコード等も出力される。図１６は、オフセット電圧を変化させて、各オフセット電圧に対して、ＡＤ変換器１１００が出力するコードの分散を測定した結果を示す。【００１２】
図１６において、横軸はオフセット電圧、縦軸は出力コードの分散を示す。また、整数の各オフセット電圧は、ＡＤ変換器１１００が出力する各コードに対応する。例えば、オフセット電圧「１３２」を設定した場合、ＡＤ変換器１１００は理想的には「１３２」に対応する一定の出力コードを出力して、標準偏差は０となる。また、オフセット電圧「１３２．５」を設定した場合、ＡＤ変換器１１００は、「１３２」及び「１３３」に対応する出力コードを略半分ずつ出力するので、出力コードの標準偏差は、ほぼ「０．５」となる。【００１３】
しかし、上述したようにアパーチャジッタ、広帯域雑音等により、オフセット電圧「１３２」を設定した場合であっても、ＡＤ変換器１１００は、「１３２」以外のコードをも出力してしまう。係る出力コードの分散を測定することにより、アパーチャジッタで誘起される電圧雑音等を測定して、アパーチャジッタを推定する。【００１４】
ここで、オフセット電圧「１３３」を設定した場合も、オフセット電圧「１３２」を設定した場合と同等の分散となるはずであるが、ＡＤ変換器１１００の非線形性の影響、量子化雑音の影響により、出力コードの標準偏差が大きくなっている。ここで、ＡＤ変換器１１００の非線形性とは、出力コードの幅が均一でないことによる、微分非直線性等を指す。出力コードの幅とは、各出力コードに対応する入力電圧の幅であってよい。このように、ＡＤ変換器１１００の出力コードのバラツキから、アパーチャジッタを推定する場合、ＡＤ変換器１１００の非線形性等の影響を受けてしまう。なお、関連する先行技術文献は、現在把握していないので、その記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
以上のように、アパーチャジッタを振幅雑音に置き換えて推定する従来の測定法では、アパーチャジッタを正確に求めることが困難である。また、出力コードを非常に多い回数取り込んで、そのバラツキを算出するので、測定時間がかかり、量産試験に適用することが困難である。【００１６】
そこで本発明の一つの側面においては、上記の課題を解決することのできる測定装置、測定方法、試験装置、電子デバイス、及びプログラムを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【００１７】
このような目的を達成するべく、本発明の第１の形態によると、データ変換器において生じるジッタを測定する測定装置であって、略一定周期の測定信号を生成する測定信号生成部と、測定信号に、予め定められたジッタ周期の確定信号のジッタを印加して、データ変換器に入力するジッタ印加部と、データ変換器が出力するデジタル信号のジッタ系列を測定するジッタ測定部と、ジッタ印加部が印加したジッタのジッタ周期に応じて、ジッタ系列のデータを抽出する抽出部とを備える測定装置、当該測定装置を用いた試験装置、当該測定装置を内蔵する電子デバイス、および、当該測定装置を機能させるプログラムを提供する。【００１８】
本発明の第２の形態においては、被試験デバイスにおいて生じるジッタを測定する測定装置であって、被試験デバイスに、予め定められたジッタ周期の確定信号のジッタが印加された被測定信号を出力させるジッタ印加部と、与えられるタイミング信号に応じて、被測定信号のレベルを検出するデータ変換器と、データ変換器が出力するデジタル信号のジッタ系列を測定するジッタ測定部と、ジッタ印加部が印加したジッタのジッタ周期に応じて、ジッタ系列のデータを抽出する抽出部と、抽出部が抽出したデータに基づいて、データ変換器において生じたジッタを算出する被試験コンバータ固有ジッタ算出部と、ジッタ測定部が測定したジッタ系列のジッタ値から、被試験コンバータ固有ジッタ算出部が算出したジッタ値を減じた値に基づいて、被測定信号に含まれるジッタを算出する入力系ジッタ算出部とを備える測定装置、当該測定装置を用いた試験装置、当該測定装置を内蔵する電子デバイス、および、当該測定装置を機能させるプログラムを提供する。【００１９】
本発明の第３の形態においては、データ変換器において生じるジッタを測定する測定方法であって、略一定周期の測定信号を生成し、測定信号に、予め定められたジッタ周期の確定信号のジッタを印加して、データ変換器に入力し、データ変換器が出力するデジタル信号のジッタ系列を測定し、測定信号に印加したジッタのジッタ周期に応じて、ジッタ系列のデータを抽出する測定方法を提供する。【００２０】
本発明の第４の形態においては、被試験デバイスにおいて生じるジッタを測定する測定方法であって、被試験デバイスに、予め定められたジッタ周期の確定信号のジッタが印加された被測定信号を出力させ、データ変換器を用いて、与えられるタイミング信号に応じて被測定信号のレベルを検出し、データ変換器が出力するデジタル信号のジッタ系列を測定し、被測定信号に印加されたジッタのジッタ周期に応じて、ジッタ系列のデータを抽出し、抽出したデータに基づいて、データ変換器において生じた周期ジッタを算出し、ジッタ系列のジッタ値から、周期ジッタのジッタ値を減じた値に基づいて、被測定信号に含まれるジッタを算出する測定方法を提供する。【００２１】
なお、上記の発明の概要は、発明に必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一つの実施形態に係る測定装置１００の構成の一例を示す図である。
【図２】図２（ａ）は、ジッタ印加部２０によりサイン波ジッタが印加された測定信号の一例を示す図である。図２（ｂ）は、ジッタ印加部２０が生成するサイン波ジッタの確率密度関数の一例を示す図である。
【図３】ＡＤ変換器３００の動作の一例を説明する図である。
【図４】ジッタ測定部５０の構成の一例を示す図である。
【図５】図５（ａ）は、ＡＤ変換器３００が出力するデジタル信号のスペクトラムの一例を示す図である。図５（ｂ）は、解析信号算出部５２が、所定の帯域の周波数成分を抽出したスペクトラムの一例を示す図である。
【図６】図６（ａ）は、解析信号算出部５２が算出する解析信号の一例を示す図である。図６（ｂ）は、瞬時位相雑音の一例を示す図である。
【図７】図７（ａ）は、瞬時位相雑音の一部を拡大した図である。図７（ｂ）は、図７（ａ）に示した瞬時位相雑音の自己相関関数の一例を示す図である。
【図８】図８（ａ）は、ジッタ印加部２０が測定信号に印加するサイン波ジッタの確率密度関数の一例を示す。図８（ｂ）は、抽出部７０が抽出したＮ周期ジッタ系列における、狭帯域成分のヒストグラムの一例を示す図である。図８（ｃ）は、抽出部７０が抽出したＮ周期ジッタ系列における、広帯域成分のヒストグラムの一例を示す図である。
【図９】図９（ａ）Ａは、図８（ａ）と同様に、ジッタ印加部２０が測定信号に印加するサイン波ジッタの確率密度関数の一例を示す。図９（ｂ）は、抽出部７０が抽出したＮサイクルツゥＮサイクルジッタ系列における、狭帯域成分のヒストグラムの一例を示す図である。図９（ｃ）は、抽出部７０が抽出したＮサイクルツゥＮサイクルジッタ系列における、広帯域成分のヒストグラムの一例を示す図である。
【図１０】図８及び図９で示した実験結果の数値例を示す。
【図１１】本発明の他の実施形態に係る測定装置２００の構成の一例を示す図である。
【図１２】図１２（ａ）は、他の実施形態に係る試験装置５００の構成の一例を示す図である。図１２（ｂ）は、他の実施形態に係る試験装置６００の構成の一例を示す図である。
【図１３】図１３（ａ）は、他の実施形態に係る電子デバイス７００の構成の一例を示す図である。図１３（ｂ）は、他の実施形態に係る電子デバイス８００の構成の一例を示す図である。
【図１４】コンピュータ１９００の構成の一例を示す図である。
【図１５】図１５（ａ）は、アパーチャ遅れを測定するシステムの概要を示す図である。図１５（ｂ）は、信号発生器１０００が出力する波形ＶＩＮ及び波形成形器１２００が出力するサンプリングクロックＣＫの波形を示す図である。
【図１６】オフセット電圧を変化させて、各オフセット電圧に対して、ＡＤ変換器１１００が出力するコードの標準偏差を測定した結果を示す図である。
【符号の説明】
【００２３】
１０・・・測定信号生成部、２０・・・ジッタ印加部、５０・・・ジッタ測定部、５２・・・解析信号算出部、５４・・・瞬時位相算出部、５６・・・瞬時位相雑音算出部、７０・・・抽出部、９０・・・ジッタ算出部、１００・・・測定装置、１１０・・・ＡＤＣ固有ジッタ算出部、１３０・・・入力系ジッタ算出部、１５０・・・判定部、２００・・・測定装置、３００・・・ＡＤ変換器、４００・・・被試験デバイス、６００・・・試験装置、７００・・・電子デバイス、８００・・・電子デバイス、８０２・・・入出力ピン、８０４・・・ＢＩＳＴピン、９００・・・動作回路、１０００・・・信号発生器、１１００・・・ＡＤ変換器、１２００・・・波形成形器、１９００・・・コンピュータ、２０００・・・ＣＰＵ、２０１０・・・ＲＯＭ、２０２０・・・ＲＡＭ、２０３０・・・通信インターフェース、２０４０・・・ハードディスクドライブ、２０５０・・・フレキシブルディスク・ドライブ、２０６０・・・ＣＤ−ＲＯＭドライブ、２０７０・・・入出力チップ、２０７５・・・グラフィック・コントローラ、２０８０・・・表示装置、２０８２・・・ホスト・コントローラ、２０８４・・・入出力コントローラ、２０９０・・・フレキシブルディスク、２０９５・・・ＣＤ−ＲＯＭ
【発明を実施するための最良の形態】
【００２４】
以下、発明の実施の形態を通じて本発明の一つの側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。【００２５】
図１は、本発明の一つの実施形態に係る測定装置１００の構成の一例を示す図である。測定装置１００は、ＡＤ変換器３００において生じるジッタを測定する装置であって、測定信号生成部１０、ジッタ印加部２０、ジッタ測定部５０、抽出部７０、及びジッタ算出部９０を備える。ＡＤ変換器３００は、入力されるアナログ信号をデジタル信号に変換する回路であり、データ変換器の一例である。データ変換器は、デジタル信号をアナログ信号に変換するＤＡ変換器を含む概念である。【００２６】
測定信号生成部１０は、略一定周期の測定信号を生成する。例えば測定信号生成部１０は、一定周期のサイン波信号、一定周期の矩形波信号等を、測定信号として生成してよい。【００２７】
ジッタ印加部２０は、測定信号に、予め定められたジッタ周期の確定信号のジッタを印加する。ここで確定信号のジッタは、例えばサイン波ジッタ、三角波ジッタ等である。本例のジッタ印加部２０は、測定信号を、ジッタ周波数ｆＰＭのサイン波で位相変調又は周波数変調することにより、測定信号にサイン波ジッタを印加してよい。より具体的には、ジッタ印加部２０は、周波数がｆＰＭのサイン波信号を外部から受け取り、測定信号を当該サイン波信号で位相変調又は周波数変調してよい。【００２８】
またジッタ印加部２０は、測定信号生成部１０及びＡＤ変換器３００の間に設けられた遅延回路の遅延量を、ジッタ周期のサイン波で変化させることにより、測定信号にジッタを印加してもよい。尚、ジッタ印加部２０の動作例を、図２において後述する。【００２９】
ＡＤ変換器３００は、入力される測定信号のレベルを、所定の周波数ｆｓを有するサンプリングクロックに応じて検出する。また、ＡＤ変換器３００は、検出したレベルに応じたデジタル信号（コード）を出力する。尚、ＡＤ変換器３００の動作例を、図３において後述する。測定装置１００は、サンプリングクロックを生成してＡＤ変換器３００に供給する回路を更に備えてよい。【００３０】
ジッタ測定部５０は、ＡＤ変換器３００が出力するデジタル信号におけるジッタ系列を測定する。ジッタ系列とは、例えばデジタル信号に含まれるジッタ（又は位相雑音）の値を、時間軸において離散的に並べたものであってよい。またジッタ系列は、デジタル信号に含まれるジッタの値を、時間軸において繰り返し波形として求めたものであってもよい。尚、ジッタ測定部５０の構成及び動作の詳細は、図４から図６において後述する。【００３１】
抽出部７０は、ジッタ印加部２０が印加したサイン波ジッタのジッタ周期に応じて、ジッタ系列のデータを抽出して、ジッタ算出部９０へ出力する。例えば抽出部７０は、ジッタ周期と略等しいデータ間隔で、ジッタ系列のデータを抽出してよく、ジッタ周期の整数倍と略等しいデータ間隔で、ジッタ系列のデータを抽出してよい。また、ジッタ系列が繰り返し波形である場合、抽出部７０は、ジッタ周期と略等しい周期、又はジッタ周期の整数倍と略等しい周期で、ジッタ系列をサンプリングすることにより、各データを抽出してよい。【００３２】
このように、ジッタ系列から、ジッタ周期に応じたデータを抽出することにより、サンプリングクロックの固有位相雑音、測定信号の雑音等の影響を除いて、ＡＤ変換器３００において生じたアパーチャジッタを測定することができる。また、アパーチャジッタを電圧誤差に変換せずに、時間領域における値を直接取得することができる。【００３３】
以下では、上述した処理により、サンプリングクロックの固有位相雑音等の影響を排除できることを、数式を用いて説明する。サイン波ジッタが印加された測定信号ｘ（ｔ）は、式（１）であらわせる。
【数１】
2008114700.tif 000003
式（１）
但し、ｆＣＬＫは測定信号生成部１０が出力する測定信号のキャリア周波数、ｆＰＭはジッタ印加部２０が印加するサイン波ジッタのジッタ周波数、Ｊ０はサイン波ジッタの振幅、βはサイン波ジッタの初期位相を示す。【００３４】
式（１）の測定信号ｘ（ｔ）を、ＡＤ変換器３００がサンプリング周期Ｔｓでサンプリングすると、式（２）のサンプリング系列ｘ（ｋＴｓ）を得る。
【数２】
2008114700.tif 000004
式（２）
但し、ｋは整数である。ｍ（ｋＴｓ）は、ＡＤ変換器３００に対して外部から供給されるサンプリングクロックの固有位相雑音である。ｎ（ｋＴｓ）は、ＡＤ変換器３００の内部タイミング雑音である。内部タイミング雑音とは、例えばＡＤ変換器３００のアパーチャジッタと、ＡＤ変換器３００の内部において生じるサンプリングクロックのジッタとを含む。【００３５】
ここで、ジッタ印加部２０が、式（３）の条件を満たすサイン波ジッタを測定信号ｘ（ｔ）に印加すると仮定する。つまり、ジッタ印加部２０は、サンプリングクロックの固有位相雑音が無視できる程度に、十分大きいサイン波ジッタを印加する。サンプリングクロックの固有位相雑音が無視できる程度とは、例えば、測定結果に対するサンプリングクロックの固有位相雑音の影響が、要求される測定分解能より小さくなる程度であってよい。
【数３】
2008114700.tif 000005
式（３）【００３６】
そして、ジッタ印加部２０が、式（３）を満たすサイン波ジッタを印加することにより、内部タイミング雑音ｎ（ｋＴｓ）も、固有位相雑音ｍ（ｋＴｓ）に対して十分大きくなる。一般に、内部タイミング雑音に含まれる、ＡＤ変換器３００の内部において生じるサンプリングクロックのジッタは、ＡＤ変換器３００の外部で生じるサンプリングクロックの固有位相雑音より大きい。【００３７】
また、内部タイミング雑音ｎ（ｋＴｓ）に含まれるアパーチャジッタは、ＡＤ変換器３００に入力される測定信号の波形の傾きに依存して観測される。つまり、測定信号の波形の傾きが大きいと、内部タイミング雑音による電圧誤差も大きくなり、測定信号の波形の傾きが小さいと、内部タイミング雑音による電圧誤差も小さくなる。これに対し、固有位相雑音ｍ（ｋＴｓ）は、測定信号の波形の傾きに対する依存が小さく、測定信号にサイン波ジッタを印加しても、大きくならない。【００３８】
このように、振幅が十分大きなサイン波ジッタを印加することにより、
【数４】
2008114700.tif 000006
且つ
【数５】
2008114700.tif 000007
となり、サンプリングクロックの固有位相雑音ｍ（ｋＴｓ）を無視できる。係る条件を満たすサンプリング系列を、ジッタ測定部５０に入力すると、式（４）のジッタ系列を得る。
【数６】
2008114700.tif 000008
式（４）
但し、ＴＰＭは、ジッタ周期であり、ＴＰＭ＝１／ｆＰＭである。【００３９】
ここで、Δφ（ｋＴｓ）のデータから、ジッタ周期ＴＰＭの整数倍の間隔でデータを抽出すると、式（４）は式（５）に変形される。
【数７】
2008114700.tif 000009
式（５）【００４０】
つまり、サイン波ジッタを印加して測定したジッタ系列Δφ（ｋＴｓ）から、サイン波ジッタの周期に応じてデータを抽出することにより、サイン波ジッタの影響を排除できる。そして、抽出したデータ間の相関値が略１となる程度に、大きい振幅のサイン波ジッタを印加することで、サンプリングクロックの固有位相雑音の影響を除去した測定を行うことができる。ジッタ印加部２０は、抽出部７０が抽出するそれぞれのデータの相関値が略１となるように、測定信号に印加するサイン波ジッタの振幅を調整してよい。なお、ジッタ周期ＴＰＭは、サンプリング周期Ｔｓの整数倍であることが好ましい。【００４１】
次に、式（５）のジッタ系列からＮ周期ジッタを求める。ここで、Ｎは１以上の整数である。またＮ周期ジッタは、ジッタ周期（＝サンプリング間隔）のＮサイクルにわたる時間間隔を、１周期とみなしたときの周期ジッタであり、式（６）で定義される。
【数８】
2008114700.tif 000010
式（６）
つまり、ジッタ系列からＮサイクル毎にデータを抽出して、抽出した前後のデータの差分をとった差分系列が、Ｎ周期ジッタのジッタ系列を示す。【００４２】
式（５）のジッタ系列から、式（６）で定義されるＮ周期ジッタを求めると、式（７）を得る。
【数９】
2008114700.tif 000011
式（７）
以上のような処理により、式（７）に示されるように、測定信号、サンプリングクロックの固有位相雑音等の影響を排除して、サンプリング系の内部タイミング雑音ｎ（ｔ）によるＮ周期ジッタを直接測定することができる。【００４３】
図１に示したジッタ算出部９０は、抽出部７０から、式（５）に示したジッタ系列が与えられて、式（７）を用いて説明した処理を行うことにより、Ｎ周期ジッタを算出してよい。例えばジッタ算出部９０は、抽出部７０から入力されるデータ系列において、前後のデータ値の差分系列を求めてよい。【００４４】
この場合、ジッタ算出部９０が算出するジッタ系列は、例えば以下のようなデータ系列となる。
［ｎ（２ＴＰＭ）−ｎ（ＴＰＭ）］、［ｎ（３ＴＰＭ）−ｎ（２ＴＰＭ）］、［ｎ（４ＴＰＭ）−ｎ（３ＴＰＭ）］、・・・
この場合Ｎ＝１であるので、当該差分系列が１周期ジッタの系列に相当する。【００４５】
またジッタ算出部９０は、抽出部７０から入力されるデータ系列において、Ｎ個へだたったデータ値の差分系列を求めてよい。当該差分系列が、Ｎ周期ジッタの系列に相当する。ジッタ算出部９０は、求めたジッタ系列の２乗平均から、周期ジッタの実効値を求めてよい。また、周期ジッタの確率密度関数を求めてよい。【００４６】
またジッタ算出部９０は、Ｎ周期ジッタの系列に対して、前後のデータ値の差分系列を更に求めてよい。当該差分系列が、ＡＤ変換器３００において生じたＮサイクルツゥＮサイクルジッタに相当する。ＮサイクルツゥＮサイクルジッタは、ジッタ周期（＝サンプリング間隔）のＮサイクルにわたる時間間隔を１周期とみなしたときのサイクルツゥサイクルジッタであり、下式で定義される。
【数１０】
2008114700.tif 000012
例えばＮ＝１のとき、ジッタ算出部９０が算出するＮサイクルツゥＮサイクルジッタの系列は、以下のようなデータ系列となる。
［ｎ（３ＴＰＭ）−ｎ（ＴＰＭ）］、［ｎ（４ＴＰＭ）−ｎ（２ＴＰＭ）］、［ｎ（５ＴＰＭ）−ｎ（３ＴＰＭ）］、・・・
また、ジッタ算出部９０は、ＮサイクルツゥＮサイクル周期ジッタの実効値及び確率密度関数を求めてよい。【００４７】
またジッタ算出部９０は、周期ジッタ又はＮサイクルツゥＮサイクルジッタのジッタ系列から、タイミングジッタ系列を求めてもよい。タイミングジッタとは、例えば被測定信号の各エッジタイミングの、理想的なタイミングからのずれ量のバラツキであり、周期ジッタを積分することにより求めることができる。ジッタ算出部９０は、周期ジッタのジッタ系列のデータ値を累積して加算することにより、タイミングジッタのジッタ系列を求めてよい。この場合、ジッタ算出部９０が算出するジッタ系列は、例えば以下のようなデータ系列となる。
［ｎ（ＴＰＭ）］、［ｎ（ＴＰＭ）＋ｎ（２ＴＰＭ）］、［ｎ（ＴＰＭ）＋ｎ（２ＴＰＭ）＋ｎ（３ＴＰＭ）］、・・・、［Σ［ｎ（ｋＴＰＭ）］【００４８】
以上説明したように、本例における測定装置１００によれば、サイン波ジッタを印加した測定信号を、ＡＤ変換器３００でサンプリングさせる。このとき、サンプリング系列からジッタ周期の整数倍の周期でデータを抽出することにより、測定信号、サンプリングクロックの固有位相雑音等の影響を排除して、サンプリング系の内部タイミング雑音を直接測定することができる。【００４９】
図２は、ジッタ印加部２０の動作の一例を説明する図である。図２（ａ）は、ジッタ印加部２０によりサイン波ジッタが印加された測定信号の一例を示す図であり、図２（ｂ）は、ジッタ印加部２０が生成するサイン波ジッタの確率密度関数の一例を示す図である。尚、図２（ａ）では、矩形波形の測定信号を示すが、サイン波形等の測定信号であってもよい。【００５０】
図２（ａ）に示すように、例えば測定信号の各エッジの位相は、サイン波ジッタΔφ（ｋＴ）により徐々に変動する。ここで、ｋは整数であり、Ｔは測定信号の周期である。サイン波ジッタΔφ（ｋＴ）の振幅は、図２（ｂ）に示すようにＪ０で与えられる。また、図２（ａ）の例では、測定信号の８周期と、サイン波ジッタの１周期が略等しいが、サイン波ジッタの周期は、当該周期に限定されない。サイン波ジッタは、測定信号の周期の任意の整数倍の周期、又は測定信号の周期とは無関係に任意の周期を有してよい。【００５１】
図３は、ＡＤ変換器３００の動作の一例を説明する図である。図３に示す波形は、ＡＤ変換器３００に入力される測定信号を示す。また、測定信号の理想的なゼロクロスタイミングを、０、Ｔ、２Ｔ、・・・で示す。ジッタ印加部２０は、測定信号の周期Ｔ及びＡＤ変換器３００におけるサンプリング周期Ｔｓの整数倍のジッタ周期のサイン波ジッタを生成してよい。例えば図３の例では、サイン波ジッタの周期ＴＰＭは、測定信号の周期Ｔの８倍であり、ＡＤ変換器３００におけるサンプリング周期Ｔｓの３２倍である。【００５２】
図１に示したジッタ測定部５０は、図３に示したサンプリング系列をデジタル信号として受け取り、当該サンプリング系列に基づいて、デジタル信号のジッタ系列を測定する。【００５３】
図４は、ジッタ測定部５０の構成の一例を示す図である。ジッタ測定部５０は、解析信号算出部５２、瞬時位相算出部５４、及び瞬時位相雑音算出部５６を有する。【００５４】
解析信号算出部５２は、ＡＤ変換器３００が出力するサンプリング系列（デジタル信号）を受け取り、当該サンプリング系列の解析信号を算出する。例えば入力信号を実数部として、入力信号のヒルベルト変換を虚数部とすることにより、入力信号の解析信号を算出することができる。また、与えられるデジタル信号をフーリエ変換して周波数領域のスペクトラムを求め、スペクトラムの負周波数成分を零としてフーリエ逆変換することによっても、算出することができる。【００５５】
瞬時位相算出部５４は、解析信号算出部５２から与えられる解析信号に基づいて、デジタル信号の瞬時位相を算出する。例えば瞬時位相算出部５４は、解析信号の実数部及び虚数部の逆正接を求めることにより、デジタル信号の瞬時位相を算出してよい。【００５６】
瞬時位相雑音算出部５６は、瞬時位相算出部５４から与えられる瞬時位相に基づいて、デジタル信号の瞬時位相雑音を算出する。例えば瞬時位相雑音算出部５６は、与えられる瞬時位相から、デジタル信号の理想的な位相成分を除去することにより、デジタル信号の瞬時位相雑音を算出してよい。【００５７】
尚、瞬時位相算出部５４から与えられる瞬時位相は、−πから＋πまでの間を巡回する不連続な波形となる。瞬時位相雑音算出部５６は、与えられる瞬時位相をアンラップ処理して、連続した波形の瞬時位相を求めてよい。ここでアンラップ処理とは、瞬時位相波形に対して、所定の期間毎にπを加算する処理であってよい。【００５８】
瞬時位相雑音算出部５６は、アンラップ処理した瞬時位相の波形を直線で近似してよい。そして、アンラップ処理した瞬時位相の波形から、直線成分を除去することにより、瞬時位相雑音を算出してよい。【００５９】
図５及び図６は、ジッタ測定部５０の動作例を説明する図である。図５（ａ）に示すように、解析信号算出部５２は、デジタル信号をフーリエ変換して、周波数領域のスペクトラムを算出してよい。そして、図５（ｂ）に示すように、解析信号算出部５２は、当該スペクトラムにおける所定の帯域の周波数成分を抽出してよい。そして、解析信号算出部５２は、抽出した周波数成分をフーリエ逆変換することにより、図６（ａ）に示すような解析信号を算出してよい。【００６０】
上述したように、瞬時位相算出部５４は、与えられる解析信号に基づいて、デジタル信号の瞬時位相を算出する。そして、瞬時位相雑音算出部５６は、当該瞬時位相に基づいて、デジタル信号の瞬時位相雑音を算出する。本例では、ジッタ印加部２０により、測定信号に対して、振幅が十分大きいサイン波ジッタが印加されている。このため、瞬時位相雑音算出部５６が算出する瞬時位相雑音は、図６（ｂ）に示すように、サイン波ジッタの影響が大きくなる。【００６１】
図７（ａ）は、瞬時位相雑音の一部を拡大した図である。但し、図７（ａ）の横軸は、測定信号の周期を示す。図７（ａ）に示すように、ジッタ印加部２０は、測定信号の周期より十分大きいジッタ周期ＴＰＭを有するサイン波ジッタを、測定信号に印加してよい。本例における測定信号の周期は０．１μ秒程度であり、サイン波ジッタのジッタ周期ＴＰＭは、３．３μ秒程度である。【００６２】
図７（ｂ）は、図７（ａ）に示した瞬時位相雑音の自己相関関数の一例を示す図である。図７（ｂ）における横軸は、瞬時位相雑音における時間差を示しており、縦軸は、各時間差における相関値を示す。上述したように、振幅が十分大きいサイン波ジッタを測定信号に印加しているので、サイン波ジッタが瞬時位相雑音の主要な成分となる。このため、瞬時位相雑音における時間差が、サイン波ジッタのジッタ周期ＴＰＭ（本例では、３３サイクル）の整数倍となるときに、瞬時位相雑音の自己相関値がほぼ１となる。【００６３】
このため、抽出部７０が瞬時位相雑音の値を、ジッタ周期の整数倍の間隔で抽出することにより、サイン波ジッタの影響を排除することができる。更に、式（３）に関連して説明したように、振幅が十分大きいサイン波ジッタを印加することにより、サンプリングクロックの固有位相雑音の影響を排除することができる。つまり、ＡＤ変換器３００における、アパーチャジッタ等の内部タイミング雑音を測定することができる。【００６４】
図８は、測定装置１００を用いて、Ｎ周期ジッタを測定した実験結果の一例を示す図である。なお、本例では測定信号として、１０ＭＨｚのサイン波（測定信号）を、３００ＫＨｚ・１０００ｍＶのサイン波で位相変調した波形を、１２ビット（有効ビット１０．３）のＡＤ変換器３００に入力した。ここで、ＡＤ変換器３００に入力されるサンプリングクロックの周波数は４０．９６ＭＨｚであり、サンプリングクロックの固有位相雑音は２０．８ｐｓＲＭＳである。【００６５】
図８（ａ）は、ジッタ印加部２０が測定信号に印加するサイン波ジッタの確率密度関数の一例を示す。図８（ａ）において横軸は、サイン波ジッタの振幅を示しており、縦軸は、それぞれの振幅における確率密度を示す。【００６６】
図８（ｂ）は、抽出部７０が抽出したＮ周期ジッタ系列における、狭帯域成分のヒストグラムの一例を示す図である。ここで狭帯域成分とは、例えばＮ周期ジッタ系列のスペクトラムにおいて、サイン波ジッタの周波数成分ｆＰＭの両側に生じるサイドバンドの帯域を通過させた成分である。【００６７】
図８（ｃ）は、抽出部７０が抽出したＮ周期ジッタ系列における、広帯域成分のヒストグラムの一例を示す図である。ここで広帯域成分とは、サイン波ジッタの周波数成分ｆＰＭを中心として、上述した狭帯域より広い帯域の周波数成分を通過させたものを指してよい。本例では、サイン波ジッタの周波数成分ｆＰＭの両側において、ｆｓ×２の帯域を通過させた成分である。但し、ｆｓは測定信号生成部１０が発生した測定信号の周波数である。【００６８】
ここで、狭帯域ジッタは、主にＡＤ変換器３００の内部でサンプリングクロックに生じるジッタに対応する。また広帯域ジッタは、サンプリングクロックの内部ジッタに加え、ＡＤ変換器３００におけるアパーチャジッタ等を含む内部タイミング雑音ｎ（ｋＴｓ）に対応する。【００６９】
サンプリングクロックの内部ジッタ及びアパーチャジッタ等は、ランダムなジッタであるので、狭帯域ジッタ及び広帯域ジッタは、ガウス分布となる。しかし、図８（ｃ）に示すように、広帯域ジッタの中央の領域は平坦な分布となっている。また、図８（ｂ）に示すように、狭帯域ジッタにおける逆三角形の分布も、ガウス分布に対して誤差を有する。これらの誤差は、サイン波ジッタの影響が完全に除去されていないために生じている。例えば、式（４）から式（５）への変形において、抽出したデータ間隔が、ジッタ周期ＴＰＭに対して誤差を有する場合、サイン波ジッタの影響を完全に除去することができず、図８（ｂ）及び図８（ｃ）に示すような測定結果が得られる。【００７０】
図９は、測定装置１００を用いて、ＮサイクルツゥＮサイクルジッタを測定した実験結果の一例を示す図である。本例において、測定信号の周波数等の測定条件は、図８において説明した測定条件と同一である。また、図９（ａ）は、図８（ａ）と同様に、ジッタ印加部２０が測定信号に印加するサイン波ジッタの確率密度関数の一例を示す。【００７１】
図９（ｂ）は、抽出部７０が抽出したＮサイクルツゥＮサイクルジッタ系列における、狭帯域成分のヒストグラムの一例を示す図である。図９（ｃ）は、抽出部７０が抽出したＮサイクルツゥＮサイクルジッタ系列における、広帯域成分のヒストグラムの一例を示す図である。【００７２】
図９（ｂ）及び図９（ｃ）に示すように、ＮサイクルツゥＮサイクルジッタ系列に基づいて算出した狭帯域ジッタ及び広帯域ジッタは、共にガウス分布に従っている。即ち、ＮサイクルツゥＮサイクルジッタ系列を測定することにより、サイン波ジッタの影響が低減されている。【００７３】
ここで、式（４）から式（５）への変形において、抽出したデータ間隔が、ジッタ周期ＴＰＭに対して誤差を有する場合に、サイン波ジッタがｎ（ｔ）の測定結果に与える影響を検討する。【００７４】
上述したデータ間隔を
【数１１】
2008114700.tif 000013
とすると、式（５）は、式（８）となる。
【数１２】
2008114700.tif 000014
式（８）【００７５】
式（８）から、Ｎ周期ジッタを求めると、式（９）を得る。
【数１３】
2008114700.tif 000015
式（９）
但し、
【数１４】
2008114700.tif 000016
である。式（９）に示されるように、データ間隔がジッタ周期の整数倍に対して誤差を有するときは、サイン波ジッタ（Ｊ０ｓｉｎβを含む項）の影響が残る。但し、当該誤差εが微小時間であれば、残留位相変調項（Ｊ０ｓｉｎβを含む項）は、コサイン波のフルスケール付近に対応する。フルスケール付近におけるコサイン波の変化はゆるやかであるので、
【数１５】
2008114700.tif 000017
式（１０）
が成り立つ。【００７６】
式（１０）を、式（９）に適用すると、
【数１６】
2008114700.tif 000018
式（１１）
となる。即ち、残留位相変調に起因する誤差は、εの２乗程度の大きさとなる。【００７７】
更に、ＮサイクルツゥＮサイクルジッタを算出すると、式（１０）から、εの２乗程度の誤差は打ち消しあい、
【数１７】
2008114700.tif 000019
式（１２）
となる。つまり、残留位相変調に起因する誤差はεの４乗程度となり、非常に小さくなる。このため、図９（ｃ）に示したように、ＮサイクルツゥＮサイクルジッタを測定することにより、サイン波ジッタの影響を低減することができることがわかる。【００７８】
図１０は、図８及び図９で示した実験結果の数値例を示す。本例では、図１０に示すように、測定すべき広帯域ジッタの数十倍程度のサイン波ジッタを印加している。広帯域ジッタのＲＭＳ値は、サンプリングクロックの固有位相雑音（本例では２０．８ｐｓＲＭＳ）より大きい値を示しており、妥当な結果が得られた。また、狭帯域ジッタのＲＭＳ値も、サンプリングクロックの固有位相雑音と、測定信号の相関係数から求めたタイミングジッタのＲＭＳ値より大きい値を示しており、妥当である。【００７９】
タイミングジッタのＲＭＳ値は、例えば下式から求めることができる。
【数１８】
2008114700.tif 000020
但し、ρは抽出部７０が抽出したデータ間の相関係数、σＪはサンプリングクロックの周期ジッタ、σΔφはタイミングジッタを示す。
図８から図１０に示した実験結果から、測定装置１００で広帯域ジッタ及び狭帯域ジッタが測定できることが確認された。【００８０】
以上から、被試験サンプリング系に、サイン波等で位相変調した波形をサンプリングさせて、Ｎ周期ジッタ又はＮサイクルツゥＮサイクルジッタを求めることにより、サンプリング系の内部タイミング雑音ｎ（ｔ）を直接測定できることがわかる。また、被試験サンプリング系がＡＤ変換器のときには、ｎ（ｔ）はサンプリングジッタを与える。【００８１】
図１１は、他の実施形態に係る測定装置２００の構成の一例を示す図である。測定装置２００は、被試験デバイス４００において生じるジッタを測定する装置であって、ジッタ印加部２０、ＡＤ変換器３００、ジッタ測定部５０、抽出部７０、ＡＤＣ固有ジッタ算出部１１０、及び入力系ジッタ算出部１３０を備える。被試験デバイス４００は、例えば半導体回路等を含むデバイスである。【００８２】
ジッタ印加部２０は、被試験デバイス４００に、予め定められたジッタ周期ｆＰＭの確定信号のジッタが印加された被測定信号を出力させる。例えば被試験デバイス４００は、内部回路が生成した被測定信号を変調して出力する変調器を有しており、ジッタ印加部２０は、当該変調器を制御することにより、被測定信号にサイン波ジッタ等を印加してよい。【００８３】
また、被試験デバイス４００がＰＬＬ回路であるとき、ジッタ印加部２０は、ＰＬＬ回路の電圧制御発振器に与えられる制御信号に、サイン波ジッタを重畳することにより、被測定信号にサイン波ジッタを印加してもよい。ジッタ印加部２０は、その他の既知の方法で被測定信号にサイン波ジッタ等を印加してよい。【００８４】
ＡＤ変換器３００は、被試験デバイス４００が出力する被測定信号を、与えられるサンプリングクロックの周波数ｆｓに応じて、被測定信号のレベルを検出する。ＡＤ変換器３００は、図１から図１０に関連して説明したＡＤ変換器３００と同一であってよい。【００８５】
ジッタ測定部５０は、ＡＤ変換器３００が出力するデジタル信号のジッタ系列を測定する。ジッタ測定部５０は、図１から図１０に関連して説明したジッタ測定部５０と同一であってよい。【００８６】
抽出部７０は、ジッタ測定部５０が出力するジッタ系列から、ジッタ印加部２０が印加したジッタの周期ｆＰＭに応じた間隔で、データを抽出する。抽出部７０は、図１から図１０に関連して説明した抽出部７０と同一であってよい。【００８７】
ＡＤＣ固有ジッタ算出部１１０（被試験コンバータ固有ジッタ算出部）は、抽出部７０が抽出したデータに基づいて、ＡＤ変換器３００において生じたジッタを算出する。ＡＤＣ固有ジッタ算出部１１０は、図１から図１０に関連して説明したジッタ算出部９０と同一であってよい。例えば、ＡＤＣ固有ジッタ算出部１１０は、上述したＮ周期ジッタを算出してよい。【００８８】
入力系ジッタ算出部１３０は、ジッタ測定部５０が測定したジッタ系列のジッタ値から、ＡＤＣ固有ジッタ算出部１１０が算出したジッタ値を減じた減算値に基づいて、被測定信号に含まれるジッタを算出する。例えば入力系ジッタ算出部１３０は、ジッタ測定部５０が測定したジッタ系列のＲＭＳ値から、ＡＤＣ固有ジッタ算出部１１０が算出したＲＭＳ値を減じた値を、被測定信号に含まれるジッタのＲＭＳ値として算出してよい。【００８９】
このような構成により、測定結果から、ＡＤ変換器３００において生じるジッタによる影響を除去して、被試験デバイス４００において生じるジッタを精度よく測定することができる。また、ＡＤ変換器３００において生じるジッタと、被試験デバイス４００において生じるジッタを分離して、同時に測定することができる。【００９０】
図１２（ａ）は、他の実施形態に係る試験装置５００の構成の一例を示す図である。試験装置５００は、ＡＤ変換器３００を試験する装置であって、測定装置１００及び判定部１５０を備える。ＡＤ変換器３００は、図１から図１０において説明したＡＤ変換器３００と同一であってよい。また、測定装置１００は、図１から図１０において説明した測定装置１００と同一であってよい。【００９１】
判定部１５０は、測定装置１００が測定したジッタに基づいて、ＡＤ変換器３００の良否を判定する。例えば測定装置１００は、図１０に関連して説明したように、Ｎ周期ジッタ、ＮサイクルツゥＮサイクルジッタ、タイミングジッタの、狭帯域又は広帯域におけるＲＭＳ値を測定してよい。そして、判定部１５０は、測定装置１００が測定したＲＭＳ値が、予め定められた範囲内であるか否かに基づいて、ＡＤ変換器３００の良否を判定してよい。【００９２】
上述したように、測定装置１００は、ＡＤ変換器３００の内部タイミング雑音を精度よく測定することができる。このため、本例の試験装置５００によれば、ＡＤ変換器３００の良否を精度よく判定することができる。【００９３】
図１２（ｂ）は、他の実施形態に係る、試験装置６００の構成の一例を示す図である。試験装置６００は、被試験デバイス４００を試験する装置であって、測定装置２００及び判定部１５０を備える。被試験デバイス４００は、図１１に示した被試験デバイス４００と同一であってよい。【００９４】
測定装置２００は、被試験デバイス４００において生じるジッタを測定する。測定装置２００は、図１１に示した測定装置２００と同一であってよい。判定部１５０は、測定装置２００が測定したジッタに基づいて、ＡＤ変換器３００の良否を判定する。判定部１５０は、図１２（ａ）に示した判定部１５０と同様に、測定装置２００が測定したＲＭＳ値が、予め定められた範囲内であるか否かに基づいて、ＡＤ変換器３００の良否を判定してよい。【００９５】
上述したように、測定装置２００は、被試験デバイス４００で生じたジッタを精度よく測定することができる。このため、本例の試験装置６００によれば、被試験デバイス４００の良否を精度よく判定することができる。【００９６】
図１３（ａ）は、他の実施形態に係る電子デバイス７００の構成の一例を示す図である。電子デバイス７００は、例えば半導体チップであって、ＡＤ変換器３００及び測定装置１００を内蔵する。測定装置１００及びＡＤ変換器３００は、図１から図１０に関連して説明した測定装置１００及びＡＤ変換器３００と同一であってよい。【００９７】
ＡＤ変換器３００は、例えば外部から与えられるアナログ信号をデジタル信号に変換して出力する回路であってよい。また、測定装置１００は、いわゆるＢＩＳＴ（Ｂｕｉｌｔ  Ｉｎ  Ｓｅｌｆ  Ｔｅｓｔ）回路の一部として機能してよい。【００９８】
図１３（ｂ）は、他の実施形態に係る電子デバイス８００の構成の一例を示す図である。電子デバイス８００は、例えば半導体チップであって、動作回路９００及び測定装置２００を備える。動作回路９００は、電子デバイス８００の実動作時に動作する回路であってよい。例えば動作回路９００は、電子デバイス８００の入出力ピン８０２に与えられる入力信号に応じた出力信号を生成して、入出力ピン８０２から外部へ出力する。【００９９】
測定装置２００は、図１１に関連して説明した測定装置２００と同一であってよい。本例の測定装置２００は、動作回路９００において生じるジッタを測定する。例えば測定装置２００は、動作回路９００が生成する出力信号に基づいて、動作回路９００において生じるジッタを測定してよい。【０１００】
また、測定装置２００は、いわゆるＢＩＳＴ回路の一部と機能してよい。測定装置２００は、電子デバイス８００の実動作時には使用されないＢＩＳＴピン８０４から与えられる制御信号に応じて、動作回路９００において生じるジッタを測定してよい。また、測定装置２００は、測定したジッタを、ＢＩＳＴピン８０４から外部へ出力してよい。【０１０１】
図１４は、コンピュータ１９００の構成の一例を示す図である。コンピュータ１９００は、与えられるプログラムに基づいて、図１から図１３において説明した測定装置１００、測定装置２００、試験装置５００、又は試験装置６００を制御して、図１から図１３において説明したように機能させてよい。例えばコンピュータ１９００は、測定装置１００を、図１に関連して説明した測定信号生成部１０、ジッタ印加部２０、ジッタ測定部５０、抽出部７０、及びジッタ算出部９０として機能させてよい。【０１０２】
また、コンピュータ１９００が、測定装置１００、測定装置２００、試験装置５００、又は試験装置６００の一部として機能してもよい。例えばコンピュータ１９００は、測定装置１００におけるジッタ測定部５０、抽出部７０、及びジッタ算出部９０として機能してよい。またコンピュータ１９００は、測定装置２００におけるジッタ測定部５０、抽出部７０、ＡＤＣ固有ジッタ算出部１１０、及び入力系ジッタ算出部１３０として機能してよい。【０１０３】
コンピュータ１９００に与えられるプログラムは、コンピュータ１９００に、測定装置１００、測定装置２００、試験装置５００、又は試験装置６００を制御させてよい。またコンピュータ１９００を、測定装置１００、測定装置２００、試験装置５００、又は試験装置６００の一部として機能させてよい。【０１０４】
本実施形態に係るコンピュータ１９００は、ＣＰＵ周辺部、入出力部、及びレガシー入出力部を備える。ＣＰＵ周辺部は、ホスト・コントローラ２０８２により相互に接続されるＣＰＵ２０００、ＲＡＭ２０２０、グラフィック・コントローラ２０７５、及び表示装置２０８０を有する。入出力部は、入出力コントローラ２０８４によりホスト・コントローラ２０８２に接続される通信インターフェース２０３０、ハードディスクドライブ２０４０、及びＣＤ−ＲＯＭドライブ２０６０を有する。レガシー入出力部は、入出力コントローラ２０８４に接続されるＲＯＭ２０１０、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０を有する。【０１０５】
ホスト・コントローラ２０８２は、ＲＡＭ２０２０と、高い転送レートでＲＡＭ２０２０をアクセスするＣＰＵ２０００及びグラフィック・コントローラ２０７５とを接続する。ＣＰＵ２０００は、ＲＯＭ２０１０及びＲＡＭ２０２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィック・コントローラ２０７５は、ＣＰＵ２０００等がＲＡＭ２０２０内に設けたフレーム・バッファ上に生成する画像データを取得し、表示装置２０８０上に表示させる。これに代えて、グラフィック・コントローラ２０７５は、ＣＰＵ２０００等が生成する画像データを格納するフレーム・バッファを、内部に含んでもよい。【０１０６】
入出力コントローラ２０８４は、ホスト・コントローラ２０８２と、比較的高速な入出力装置である通信インターフェース２０３０、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０を接続する。通信インターフェース２０３０は、ネットワークを介して他の装置と通信する。ハードディスクドライブ２０４０は、コンピュータ１９００内のＣＰＵ２０００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ２０６０は、ＣＤ−ＲＯＭ２０９５からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。【０１０７】
また、入出力コントローラ２０８４には、ＲＯＭ２０１０と、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０の比較的低速な入出力装置とが接続される。ＲＯＭ２０１０は、コンピュータ１９００が起動時に実行するブート・プログラム、あるいは、コンピュータ１９００のハードウェアに依存するプログラム等を格納する。フレキシブルディスク・ドライブ２０５０は、フレキシブルディスク２０９０からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。入出力チップ２０７０は、フレキシブルディスク・ドライブ２０５０、あるいは、例えばパラレル・ポート、シリアル・ポート、キーボード・ポート、マウス・ポート等を介して各種の入出力装置を接続する。【０１０８】
ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供されるプログラムは、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、ＲＡＭ２０２０を介してコンピュータ１９００内のハードディスクドライブ２０４０にインストールされ、ＣＰＵ２０００において実行される。【０１０９】
当該プログラムは、コンピュータ１９００にインストールされる。当該プログラムは、ＣＰＵ２０００等に働きかけて、コンピュータ１９００に、前述した測定装置１００、測定装置２００、試験装置５００、又は試験装置６００を制御させてよく、コンピュータ１９００を、測定装置１００、測定装置２００、試験装置５００、又は試験装置６００の一部として機能させてもよい。【０１１０】
以上に示したプログラムは、外部の記録媒体に格納されてもよい。記録媒体としては、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５の他に、ＤＶＤあるいはＣＤ等の光学記録媒体、ＭＯ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークあるいはインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ１９００に提供してもよい。【０１１１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。【０１１２】
上記説明から明らかなように、本発明の一つの実施形態によれば、サンプリングクロックの固有位相雑音、測定信号の雑音等の影響を排除して、ＡＤ変換器において生じたアパーチャジッタを測定することができる。また、ＡＤ変換器を用いてＤＵＴの出力信号を測定する場合に、ＡＤ変換器において生じる測定系のジッタと、ＤＵＴにおいて生じる入力系のジッタとを、分離して測定することができる。
【図１】
2008114700.tif 000021
【図２】
2008114700.tif 000022
【図３】
2008114700.tif 000023
【図４】
2008114700.tif 000024
【図５】
2008114700.tif 000025
【図６】
2008114700.tif 000026
【図７】
2008114700.tif 000027
【図８】
2008114700.tif 000028
【図９】
2008114700.tif 000029
【図１０】
2008114700.tif 000030
【図１１】
2008114700.tif 000031
【図１２】
2008114700.tif 000032
【図１３】
2008114700.tif 000033
【図１４】
2008114700.tif 000034
【図１５】
2008114700.tif 000035
【図１６】
2008114700.tif 000036
【国際調査報告】
2008114700.tif 000037
2008114700.tif 000038
2008114700.tif 000039