(57)【要約】  移動体基地局等の無線送信装置における電力増幅器における非線形歪を補償するアダプティブプリディストータ型の歪補償装置に関し、温度や周波数によるゲイン変動を良好に補正できるようにすることにある。CPU ３１６は、LUT （ルックアップテーブル）３０２において、入力レベルが低いリニア領域の歪補償係数の平均値又は歪補償係数の最大値をモニタし、これらの値が所定の閾値範囲に入るように、D/A ３１８を介してVATT（可変減衰器）３１７のゲインを調整する。この結果、温度、周波数等の変動量を監視する必要なく、電力増幅器３０７等に対し、入力信号レベルが高い領域でも良好な歪補償特性を得ることができる。
2009016686.tif 000002
【特許請求の範囲】
【請求項１】
送信信号の電力増幅等を行う回路と、そこから出力される送信信号をフィードバックさせて復調信号を取得し、該復調信号と前記電力増幅等の前段の送信信号との誤差が最小となる歪補償係数を算出して保持しながら、該歪補償係数に基づいて前記送信信号の歪補償を行い前記電力増幅等を行う回路へ入力させる回路を有する歪補償装置において、
前記送信信号のゲインを調整するゲイン調整手段と、
前記保持される歪補償係数に基づいて前記ゲイン調整手段のゲインを適応的に制御するゲイン制御手段と、
を含むことを特徴とする歪補償装置。
【請求項２】
前記ゲイン制御手段は、前記保持される歪補償係数が所定の閾値範囲内に入るように前記ゲイン調整手段のゲインを制御する、
ことを特徴とする請求項１に記載の歪補償装置。
【請求項３】
前記ゲイン制御手段は、前記保持される歪補償係数のうち前記送信信号の所定入力レベルの範囲に対応する歪補償係数の平均値を算出し、その平均値が所定の閾値範囲内に入るように前記ゲイン調整手段のゲインを制御する、
ことを特徴とする請求項２に記載の歪補償装置。
【請求項４】
前記ゲイン制御手段は、前記保持される歪補償係数の最大値を算出し、その最大値が所定の閾値範囲内に入るように前記ゲイン調整手段のゲインを制御する、
ことを特徴とする請求項２に記載の歪補償装置。
【請求項５】
前記ゲイン制御手段は、前記保持される歪補償係数のうち前記送信信号の所定入力レベルの範囲に対応する歪補償係数の平均値と、前記保持される歪補償係数の最大値とを算出し、該平均値と最大値がそれぞれ所定の閾値範囲内に入るように前記ゲイン調整手段のゲインを制御する、
ことを特徴とする請求項２に記載の歪補償装置。
【請求項６】
前記ゲイン調整手段は、アナログ段で前記送信信号のゲインを調整する可変減衰器であり、
前記ゲイン制御手段は、
前記保持される歪補償係数を参照して前記可変減衰器のゲインを制御するための制御電圧ディジタル信号を算出する制御手段と、
該制御電圧ディジタル信号を制御電圧アナログ信号に変換して前記可変減衰器に供給するD/A コンバータ手段と、
を含む、
ことを特徴とする請求項１乃至５の何れか１項に記載の歪補償装置。
【請求項７】
前記ゲイン調整手段は、ディジタル段で前記送信信号のゲインを調整する乗算器であり、
前記ゲイン制御手段は、前記保持される歪補償係数を参照して前記乗算器における乗算係数を算出し、前記乗算器に供給する、
ことを特徴とする請求項１乃至５の何れか１項に記載の歪補償装置。
【請求項８】
送信信号の電力増幅等を行い、その出力として得られる送信信号をフィードバックさせて復調信号を取得し、該復調信号と前記電力増幅等の前段の送信信号との誤差が最小となる歪補償係数を算出して保持しながら、該歪補償係数に基づいて前記送信信号の歪補償を行い前記電力増幅等を行う回路へ入力させる歪補償方法において、
前記送信信号のゲインを調整する第１の過程と、
前記保持される歪補償係数に基づいて前記第１の過程におけるゲインを適応的に制御する第２の過程と、
を含むことを特徴とする歪補償方法。
【請求項９】
前記第２の過程は、前記保持される歪補償係数が所定の閾値範囲内に入るように前記第１の過程におけるゲインを適応的に制御する過程である、
ことを特徴とする請求項８に記載の歪補償方法。
【請求項１０】
前記第２の過程は、前記保持される歪補償係数のうち前記送信信号の所定入力レベルの範囲に対応する歪補償係数の平均値を算出し、その平均値が所定の閾値範囲内に入るように前記第１の過程におけるゲインを適応的に制御する過程である、
ことを特徴とする請求項９に記載の歪補償方法。
【請求項１１】
前記第２の過程は、前記保持される歪補償係数の最大値を算出し、その最大値が所定の閾値範囲内に入るように前記第１の過程におけるゲインを適応的に制御する過程である、
ことを特徴とする請求項９に記載の歪補償方法。
【請求項１２】
前記第２の過程は、前記保持される歪補償係数のうち前記送信信号の所定入力レベルの範囲に対応する歪補償係数の平均値と、前記保持される歪補償係数の最大値とを算出し、該平均値と最大値がそれぞれ所定の閾値範囲内に入るように前記第１の過程におけるゲインを適応的に制御する過程である、
ことを特徴とする請求項９に記載の歪補償方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体基地局等の無線送信装置における電力増幅器における非線形歪を補償するアダプティブプリディストータ型の歪補償技術に関する。
【背景技術】
【０００２】
一般に、移動体基地局等の無線送信装置に用いる高効率の電力増幅器は非線形特性が強いため、高速無線通信用の変調信号が送信される際には、このような電力増幅器における非線形歪みが送信変調信号に帯域外輻射電力を生じさせ、隣接送信チャネルに影響を及ぼす。【０００３】
電力増幅器による帯域外輻射を抑圧する方式として、電力増幅器の非線形歪特性の逆特性を有する歪信号を入力信号に乗算して電力増幅器に入力させることにより、電力増幅器における非線形歪を補償するプリディストータ方式が知られている。特に、電力増幅器の出力を入力側にフィードバックさせることにより、歪補償を適応的に行うアダプティブプリディストータ方式は、帯域外輻射を大幅に抑圧することができる。更に、歪特性の逆特性を有する歪信号を入力信号に掛けるための歪補償係数を記憶するルックアップテーブルを有し、電力増幅器の出力をフィードバックさせてルックアップテーブル内の歪補償係数を適応的に更新するルックアップテーブル方式ディジタルプリディストータ方式は、歪補償のための回路構成を簡略化させることができる（例えば特許文献１）。【０００４】
図１に、ルックアップテーブルを用いたアダプティブプリディストータ型の歪補償装置の従来構成を示す。
図１において、アドレス生成部１０１は、歪補償回路へ入力される直交ベースバンド入力信号X(I,Q)より入力レベルを算出してアドレス値とし、生成したアドレス値に対応する歪補償係数をルックアップテーブル（LUT ）１０２より読み出す。【０００５】
乗算器１０３は、LUT １０２から読み出された歪補償係数を入力信号X(I,Q)に乗算することにより、歪補償を行う。
乗算器１０３の出力は、D/A コンバータ１０４でアナログ信号に変換され、更に、直交変調器（QMOD ）１０５で、送信基地局に応じたローカル発振器（FW LOCAL）１０６から発振された信号によって直交変調される。【０００６】
変調された送信アナログ信号は、電力増幅器１０７で電力増幅され、その出力が、カップラ（DC）１０８を介して、特には図示しない送信アンテナに供給され、そこから送信される。【０００７】
また、電力増幅器１０７の出力はDC１０８から入力側にフィードバックされる。
まず、DC１０８の出力は、ダウンコンバータ（MIX ）１０９で、送信基地局に応じたローカル発振器（FW LOCAL）１１０から発振された信号によってダウンコンバートされ、A/D コンバータ１１１によってディジタル信号に戻された後、復調器（DEM ）１１２でベースバンドに戻される。【０００８】
この結果得られるフィードバック信号は、減算器１１３にて遅延回路１１４で遅延させられた入力信号X(I,Q)との誤差が算出され、最小自乗誤差（Least Mean Square ）算出回路（LMS ）１１５にて、その誤差が最小化されるようにLUT １０２内の歪補償係数が更新される。【０００９】
中央演算装置（CPU ）１１６は、LUT １０２における歪補償係数の更新動作等をコントロールする。
このようにして、歪補償係数が徐々に所定値に収束させられ、その所定値に収束した歪補償係数が乗算器１０３で入力信号X(I,Q)に乗算されることにより、定常状態においては、高い電力効率を保ちながらアナログ回路部の非線形歪特性が精度良く抑圧される。【００１０】
上述のように、フォワード(FW)系のアナログ回路部のゲイン変動はLUT １０２に保持される歪補償係数の振幅値で補うことができる。そして、FW系のゲインが温度や周波数の影響により変動した場合においても、フィードバック信号によりそのアナログゲイン変動量が検出されて、その変動量を補う方向に歪補償係数の値が更新され、歪補償と同時にアナログ回路部の温度、周波数特性等によるゲイン変動量を補正することができる。【００１１】
しかし、歪補償係数で補正できるゲイン値は有限であるために、温度、周波数によるアナログ回路のゲインの変動量が大きい場合、歪補償係数で補正できる範囲を超えてしまう。補正範囲を超えると、本来の目的である歪補償動作能力が低下してしまうばかりか、送信出力レベル異常をきたすという問題点を有していた。【００１２】
そこで、図２に示されるように、アナログ回路上にFW系のゲイン変動を補うための可変減衰器(VATT)２０１を設け、これに対して温度、周波数にあわせたゲイン設定を行うことにより、変動量を抑圧する従来技術が知られている。【００１３】
しかし、この従来技術では、温度、周波数補正用のテーブルが必要であり、補正テーブル参照型の場合は、回路ばらつきに弱い、補正値保存用の不揮発性メモリ２０４が必要、温度監視回路２０３が必要等の問題点を有していた。【００１４】
下記の特許文献１は、ルックアップテーブル方式ディジタルプリディストータ方式の公知文献である。
特許文献２は、送信信号の歪電力の大きさに応じて送信信号のゲインを調整する方式の公知文献である。【００１５】
特許文献３は、歪補償された送信信号がD/A コンバータのダイナミックレンジを越えないように、事前に歪補償係数の大きさをその位相を維持したまま小さくなるように補正する方式の公知文献である。【００１６】
特許文献４は、D/A コンバータのダイナミックレンジを最大に利用できるように、送信信号のゲインを調整する方式の公知文献である。
【特許文献１】特表２００２−５２２９８９号公報
【特許文献２】特開２００６−２７０７９７号公報
【特許文献３】特開２００１−２５１１４８号公報
【特許文献４】特開２００４−３２２５２号広報
【発明の開示】
【００１７】
本発明の課題は、温度や周波数によるゲイン変動を良好に補正できる歪補償装置および方法を提供することにある。
本発明の態様は、一般に非線型歪特性を有し電力増幅等を行う回路と、そこから出力される送信信号をフィードバックさせて復調信号を取得し、その復調信号と電力増幅等の前段の送信信号との誤差が最小となる歪補償係数を算出してルックアップテーブル等に保持しながら、その歪補償係数に基づいて送信信号の歪補償を行い上述の電力増幅等を行う回路へ入力させる回路を有する歪補償装置を前提として、以下の構成を有する。
【００１８】
ゲイン調整部は、アナログ送信回路内のアナログ送信経路上、又はアナログ段に変換前のディジタル送信経路上で、送信信号のゲインを調整する。このゲイン調整部は、アナログ送信経路上に設置される場合には、例えば可変減衰器、ディジタル送信経路上に設置される場合には、例えば乗算器である。
【００１９】
ゲイン制御部は、ルックアップテーブル等に保持される歪補償係数を参照してゲイン調整部のゲインを調整する。このゲイン制御部は、ルックアップテーブルに保持される歪補償係数が所定の閾値範囲内に入るようにゲイン調整部のゲインを制御する。より具体的には、ゲイン制御部は、例えば、ルックアップテーブルに保持される歪補償係数のうち送信信号の所定入力レベルの範囲に対応する歪補償係数の平均値を算出し、その平均値が所定の閾値範囲内に入るようにゲイン調整部のゲインを制御する。また例えば、ゲイン制御部は、ルックアップテーブルに保持される歪補償係数の最大値を算出し、その最大値が所定の閾値範囲内に入るようにゲイン調整部のゲインを制御する。あるいは例えば、ゲイン制御部は、ルックアップテーブルに保持される歪補償係数のうちディジタル送信信号の所定入力レベルの範囲に対応する歪補償係数の平均値と、ルックアップテーブルに保持される歪補償係数の最大値とを算出し、それら平均値と最大値がそれぞれ所定の閾値範囲内に入るようにゲイン調整部のゲインを制御する。このゲイン制御部は、ゲイン調整部がアナログ送信経路上に設置される可変減衰器である場合には、D/A コンバータを介して、ゲイン調整部の制御電圧を制御する。また、ゲイン制御部は、ゲイン調整部がディジタル送信経路上に設置される乗算器である場合には、その乗算係数を制御する。
【００２０】
上記構成により、温度、周波数等の変動量を監視する必要なく、アナログ送信回路の温度、周波数等の変動があっても、規定された入力信号レベル範囲において良好な歪補償特性を得ることができる。
【図面の簡単な説明】
【００２１】
【図１】ルックアップテーブルを用いたアダプティブプリディストータ型の歪補償装置の従来構成図である。
【図２】アナログ回路部のゲイン変動を補正を行うためのルックアップテーブルを用いたアダプティブプリディストータ型の歪補償装置の従来構成図である。
【図３】本発明の第１〜第３の実施形態の構成図である。
【図４】本発明の第１の実施形態の動作説明図である。
【図５】本発明の第１の実施形態の動作フローチャートである。
【図６】本発明の第２の実施形態の動作説明図である。
【図７】本発明の第２の実施形態の動作フローチャートである。
【図８】本発明の第３の実施形態の動作フローチャートである。
【図９】本発明の第４の実施形態の構成図である。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照しながら、本発明を実施するための最良の形態を詳細に説明する。
本発明の第１の実施形態
図３は、本発明の第１の実施形態の構成図である。なお、後述する第２、第３の実施形態の構成も同じである。【００２３】
図３において、アドレス生成部３０１は、歪補償回路へ入力される直交ベースバンド入力信号X(I,Q)より入力レベル P(I2 +Q2 )を算出してアドレス値とし、生成したアドレス値に対応する歪補償係数をルックアップテーブル（LUT ）３０２より読み出す。アナログ回路部での歪量はそこでの信号レベルに応じて変動するため、その信号レベルに対応する入力レベルをアドレス生成部３０１に供給することにより、最適な歪補償係数がLUT ３０２から読み出される。【００２４】
乗算器３０３は、LUT ３０２から読み出された歪補償係数を入力信号X(I,Q)に乗算することにより、歪補償を行う。
乗算器３０３の出力は、D/A コンバータ３０４でアナログ信号に変換され、更に、直交変調器（QMOD ）３０５で、送信基地局に応じたローカル発振器（FW LOCAL）３０６から発振された信号によって直交変調される。【００２５】
変調された送信アナログ信号は、D/A コンバータ３１８を介してCPU ３１６によって制御される可変減衰器（VATT）３１７にて、アナログ回路部の温度、周波数変動に相当するゲイン量が調整された後、電力増幅器３０７で電力増幅され、その出力が、カップラ（DC）３０８を介して、特には図示しない送信アンテナに供給され、そこから送信される。【００２６】
電力増幅器３０７の出力はDC３０８から入力側にフィードバックされる。
まず、DC３０８の出力は、ダウンコンバータ（MIX ）３０９で、送信基地局に応じたローカル発振器（FW LOCAL）３１０から発振された信号によってダウンコンバートされ、A/D コンバータ３１１によってディジタル信号に戻された後、復調器（DEM ）３１２でベースバンドに戻される。【００２７】
この結果得られるフィードバック信号は、減算器３１３にて遅延回路３１４で遅延させられた入力信号X(I,Q)との誤差が算出され、最小２乗誤差（Least Mean Square ）算出回路（LMS ）３１５にて、次式に従って、その誤差が最小化されるようにLUT ３０２内の歪補償係数が更新される。次式において、ｈは歪補償係数、μはステップサイズパラメータ（補正係数）、ｅは減算器３１３の出力信号（誤差信号）である。【００２８】
hn =hn-1 -μe    (μ<<1 , eは誤差ベクトル)
中央演算装置（CPU ）３１６は、LUT ３０２における歪補償係数の更新動作等をコントロールするほか、アナログ回路部の周波数、温度等のパラメータに関係なく、LUT ３０２内の係数をモニタすることでVATT３１７の制御電圧を算出し、D/A コンバータ３１８を介してVATT３１７に設定し、アナログ回路部のゲイン変動量の補正を実現する。【００２９】
図４は、上記構成を有する本発明の第１の実施形態の動作を説明する図である。
アダプティブプリディストーションによるLUT ３０２内の歪補償係数の更新が繰り返されることにより、定常状態において、図４の４０１に示されるような最適な歪補償特性を得ることができる。この特性において、入力信号レベルの高いところでは、電力増幅器３０７の飽和によりゲイン低下が発生するので、それを補うために歪補償係数は、図４の４０１′として示されるように大きい値となる。【００３０】
ここで、アナログ回路部の温度変動や周波数変動等により、アナログゲインが低下すると、図４の４０２に示されるように、歪補償係数全体が大きい値を有する方向に移動し、図４の４０３に示されるような歪補償特性にシフトする。【００３１】
この場合、入力信号レベルの高いポイントでは、図４の４０４に示されるように、歪補償係数の値が上限値に張り付いてしまい、適切な歪補償動作ができなくなってしまう。
これを防止するために、本発明の第１の実施形態では、以下の動作が実行される。【００３２】
電力増幅器３０７の特性として、入力信号レベルの低い領域では、ゲイン低下が比較的少ないので、リニアな特性が得られる。このリニア領域の歪補償係数値は、温度や周波数によるアナログ的なゲイン変動の影響により変動する。【００３３】
そこで、CPU ３１６は、LUT ３０２において、図４の４０５に示されるリニア領域の歪補償係数値の平均値をモニタし、この平均値が上限閾値αと下限閾値βの間の設定範囲内に入るように、D/A コンバータ３１８を介してVATT３１７に供給する制御電圧を算出する。【００３４】
この結果、電力増幅器３０７に入力されるアナログゲイン量がVATT３１７によって調整され、歪補償特性は、温度、周波数等をパラメータとしたテーブルを参照することなく図４の４０１に示される特性を維持することができ、図４の４０１′に示される入力信号レベルが高い領域でも良好な歪補償特性を得ることができる。【００３５】
図５は、本発明の第１の実施形態において、上記動作を実現するために図３のCPU ３１６が実行するプログラムの動作フローチャートである。
まず、CPU ３１６は、図４の４０５に示される予め決められたリニア領域に対応するアドレス範囲の歪補償係数データをLUT ３０２から読み出し、その範囲内の平均値haveを取得する（Ｓ５０１）。【００３６】
次に、CPU ３１６は、取得した平均値haveが上限リミットαよりも大きいか否かを比較する（Ｓ５０２）。
have＞αであってＳ５０２の判定がＹＥＳなら、CPU ３１６は、アナログゲインが低下していると判断し、図３のD/A コンバータ３１８に供給する制御電圧について、現在の制御電圧Vcurrentに所定の変動量ΔV を加算することにより新たな制御電圧Vnewを算出し、それをD/A コンバータ３１８に供給することにより、図３のVATT３１７におけるゲインが増加する（減衰量が減る）方向に制御し（Ｓ５０３）、今回のゲイン調整処理を終了する。【００３７】
have≦αでＳ５０２の判定がＮＯなら、CPU ３１６は、取得した平均値haveが下限リミットβよりも小さいか否かを比較する（Ｓ５０４）。
have＜βであってＳ５０４の判定がＹＥＳなら、CPU ３１６は、アナログゲインが高すぎると判断し、図３のD/A コンバータ３１８に供給する制御電圧について、現在の制御電圧Vcurrentから所定の変動量ΔV を減算することにより新たな制御電圧Vnewを算出し、それをD/A コンバータ３１８に供給することにより、図３のVATT３１７におけるゲインが減少する（減衰量が増える）方向に制御し（Ｓ５０５）、今回のゲイン調整処理を終了する。【００３８】
have≧βであってＳ５０４の判定がＮＯなら、CPU ３１６は、アナログゲインは適正であると判断し、そのまま今回のゲイン調整処理を終了する。
上記制御動作で、送信出力の急激な変化によるスペクトルの拡散を避けるために、制御電圧の変動量ΔV は、例えば送信出力0.1dB 程度に相当する変動量とすればよい。【００３９】
上述の制御動作の実行タイミングは、アナログ回路部の温度や周波数が変動する間隔と制御電圧の変動量ΔV との兼ね合いになるが、数十秒〜数分の時間間隔で実行させればよい。
本発明の第２の実施形態
次に、本発明の第２の実施形態について説明する。【００４０】
本発明の第２の実施形態の構成は、本発明の第１の実施形態と同じ図３に示される構成を有する。
本発明の第２の実施形態では、本発明の第１の実施形態において図４で説明したような歪補償特性を前提として、CPU ３１６は、LUT ３０２において、図４の４０５に示されるリニア領域における歪補償係数値の平均値ではなく、図６の６０１に示される歪補償係数値の最大値をモニタし、この最大値が上限閾値α′と下限閾値β′の間の設定範囲内に入るように、D/A コンバータ３１８を介してVATT３１７に供給する制御電圧を算出する。【００４１】
この結果、本発明の第１の実施形態の場合と同様に、電力増幅器３０７に入力されるアナログゲイン量がVATT３１７によって調整され、歪補償特性は、温度、周波数等をパラメータとしたテーブルを参照することなく図４の４０１に示される特性を維持することができ、図４の４０１′に示される入力信号レベルが高い領域でも良好な歪補償特性を得ることができる。【００４２】
図７は、本発明の第２の実施形態において、上記動作を実現するために図３のCPU ３１６が実行するプログラムの動作フローチャートである。
まず、CPU ３１６は、歪補償係数データの最大値hmax をLUT ３０２から読み出す（Ｓ７０１）。【００４３】
次に、CPU ３１６は、取得した最大値hmax が上限リミットα′よりも大きいか否かを比較する（Ｓ７０２）。
hmax ＞α′であってＳ７０２の判定がＹＥＳなら、CPU ３１６は、アナログゲインが低下していると判断し、図３のD/A コンバータ３１８に供給する制御電圧について、現在の制御電圧Vcurrentに所定の変動量ΔV を加算することにより新たな制御電圧Vnewを算出し、それをD/A コンバータ３１８に供給することにより、図３のVATT３１７におけるゲインが増加する（減衰量が減る）方向に制御し（Ｓ７０３）、今回のゲイン調整処理を終了する。【００４４】
hmax ≦α′でＳ７０２の判定がＮＯなら、CPU ３１６は、取得した最大値hmax が下限リミットβ′よりも小さいか否かを比較する（Ｓ７０４）。
hmax ＜β′でＳ７０４の判定がＹＥＳならば、CPU ３１６は、アナログゲインが高すぎると判断して、図３のD/A コンバータ３１８に供給する制御電圧について、現在の制御電圧Vcurrentから所定の変動量ΔV を減算することにより新たな制御電圧Vnewを算出し、それをD/A コンバータ３１８に供給することにより、図３のVATT３１７におけるゲインが減少する（減衰量が増える）方向に制御し（Ｓ７０５）、今回のゲイン調整処理を終了する。【００４５】
hmax ≧β′であってＳ７０４の判定がＮＯなら、CPU ３１６は、アナログゲインは適正であると判断して、そのまま今回のゲイン調整処理を終了する。
上記制御動作で、本発明の第１の実施形態の場合と同様に、制御電圧の変動量ΔV は例えば送信出力0.1dB 程度に相当する変動量として、上述の制御動作の実行タイミングは、数十秒〜数分の時間間隔で実行させればよい。
本発明の第３の実施形態
次に、本発明の第３の実施形態について説明する。【００４６】
本発明の第３の実施形態の構成は、本発明の第１の実施形態と同じ図３に示される構成を有する。
本発明の第３の実施形態では、本発明の第１の実施形態の制御動作と本発明の第２の実施形態の制御動作の組合せで実現され、図４で説明したような歪補償特性を前提として、CPU ３１６は、LUT ３０２において、図４の４０５に示されるリニア領域における歪補償係数値の平均値と、図６の６０１に示される歪補償係数値の最大値の両方をモニタし、歪補償係数の最大値が上限閾値α′を超えたか否かの判定と、歪補償係数の平均値が下限閾値βを下回った化否かの判定を組み合わせて制御動作を実行する。【００４７】
この結果、本発明の第１、第２の実施形態の場合と同様に、電力増幅器３０７に入力されるアナログゲイン量がVATT３１７によって調整され、歪補償特性は、温度、周波数等をパラメータとしたテーブルを参照することなく図４の４０１に示される特性を維持することができ、図４の４０１′に示される入力信号レベルが高い領域でも良好な歪補償特性を得ることができる。【００４８】
図８は、本発明の第３の実施形態において、上記動作を実現するために図３のCPU ３１６が実行するプログラムの動作フローチャートである。
まず、CPU ３１６は、歪補償係数データの最大値hmax をLUT ３０２から読み出す（Ｓ８０１）。【００４９】
次に、CPU ３１６は、取得した最大値hmax が上限リミットα′よりも大きいか否かを比較する（Ｓ８０２）。
hmax ＞α′であってＳ８０２の判定がＹＥＳなら、CPU ３１６は、アナログゲインが低下していると判断し、図３のD/A コンバータ３１８に供給する制御電圧について、現在の制御電圧Vcurrentに所定の変動量ΔV を加算することにより新たな制御電圧Vnewを算出し、それをD/A コンバータ３１８に供給することにより、図３のVATT３１７におけるゲインが増加する（減衰量が減る）方向に制御し（Ｓ８０３）、今回のゲイン調整処理を終了する。【００５０】
hmax ≦α′でＳ８０２の判定がＮＯなら、CPU ３１６は、図４の４０５に示される予め決められたリニア領域に対応するアドレス範囲の歪補償係数データをLUT ３０２から読み出し、その範囲内の平均値haveを取得する（Ｓ８０４）。【００５１】
次に、CPU ３１６は、取得した平均値haveが下限リミットβよりも小さいか否かを比較する（Ｓ８０５）。
have＜βであってＳ８０５の判定がＹＥＳなら、CPU ３１６は、アナログゲインが高すぎると判断し、図３のD/A コンバータ３１８に供給する制御電圧について、現在の制御電圧Vcurrentから所定の変動量ΔV を減算することにより新たな制御電圧Vnewを算出し、それをD/A コンバータ３１８に供給することにより、図３のVATT３１７におけるゲインが減少する（減衰量が増える）方向に制御し（Ｓ８０６）、今回のゲイン調整処理を終了する。【００５２】
have≧βであってＳ８０５の判定がＮＯなら、CPU ３１６は、アナログゲインは適正であると判断し、そのまま今回のゲイン調整処理を終了する。
本発明の第４の実施形態
続いて、本発明の第４の実施形態について説明する。【００５３】
図９は、本発明の第４の実施形態の構成図である。
この構成が図３の本発明の第１〜第３の実施形態の構成と異なる点は、ゲイン補正が、QMOD３０５と電力増幅器３０７の間に挿入されたVATT３１７（図３）によって行われるのではなく、乗算器３０３とD/A コンバータ３０４の間に挿入されたゲイン補正部９０１（図９）によって、ディジタル的に行われる点である。【００５４】
この場合、D/A コンバータ３１８（図３）は不要となり、CPU ３１６は、例えば乗算器によって構成されるゲイン補正部９０１に対して、直接ディジタル値で制御をかけることができ、回路構成を簡素化することが可能となる。【００５５】
この場合の基本的な制御動作の流れは、前述した本発明の第１〜第３の実施形態における図５、図７、図８の動作フローチャートの流れと同じであるが、D/A コンバータ３１８（図３）は不要であるため、CPU ３１６は、制御電圧ではなく、例えば乗算器であるゲイン補正部９０１における乗算係数を直接算出するようにしてもよい。この場合も、図５のＳ５０３、Ｓ５０５、図７のＳ７０３、Ｓ７０５、図８のＳ８０３、Ｓ８０６に対応する処理として、乗算係数を微小値ずつ増加又は減少させる制御動作を実行する。
【図１】
2009016686.tif 000003
【図２】
2009016686.tif 000004
【図３】
2009016686.tif 000005
【図４】
2009016686.tif 000006
【図５】
2009016686.tif 000007
【図６】
2009016686.tif 000008
【図７】
2009016686.tif 000009
【図８】
2009016686.tif 000010
【図９】
2009016686.tif 000011
【国際調査報告】
2009016686.tif 000012
2009016686.tif 000013
2009016686.tif 000014
2009016686.tif 000015