(57)【要約】  インダクタ（ＬＮ１，ＬＮ２）とキャパシタ（ＣＮ１，ＣＮ２）の直列回路による直列共振回路（ＳＲ１，ＳＲ２）を線路に対しシャントに接続し、その接地端側と接地との間にスイッチ素子としてのダイオード（Ｄ１，Ｄ２）を挿入する。直列共振回路（ＳＲ１，ＳＲ２）の接地端側とダイオード（Ｄ１，Ｄ２）との接続点を周波数特性切替用インダクタ（ＬＮ１１，ＬＮ２２）を介して高周波的に接地する。また直列共振回路（ＳＲ１，ＳＲ２）の間にＬＣＬの複数段のＴ型回路からなる整合回路（ＭＣ）を設け、直列共振回路（ＳＲ１，ＳＲ２）の接地端側とは別の端子を入出力端子（Ｐ１，Ｐ２）に接続する。
2008108150.tif 000002
【特許請求の範囲】
【請求項１】
それぞれインダクタとキャパシタとが直列に接続され、一方の端部を接地端側とする複数の直列共振回路と、
前記複数の直列共振回路の、互いに隣接する２つの直列共振回路の他方の端部同士の間に整合回路をそれぞれ接続し、
前記複数の直列共振回路の接地端側と接地との間にそれぞれ直接接地されるようにスイッチ素子を挿入し、
前記複数の直列共振回路の接地端側と前記スイッチ素子との接続点を、周波数特性切替用インダクタを介して高周波的に接地し、
前記複数の直列共振回路のうち両端の直列共振回路の他方の端部にそれぞれ入出力端子を接続し、
前記複数の直列共振回路の共振周波数を近接させたことを特徴とする周波数可変帯域除去フィルタ。
【請求項２】
前記整合回路を、シリーズ接続のインダクタとシャント接続のキャパシタとのＴ型回路を複数段設けて構成した請求項１に記載の周波数可変帯域除去フィルタ。
【請求項３】
前記スイッチ素子はＦＥＴである請求項１または２に記載の周波数可変帯域除去フィルタ。
【請求項４】
前記複数の直列共振回路の接地端側と接地との間にそれぞれ接続したスイッチ素子に対して単一の制御電圧を印加するバイアス回路を設けた請求項１〜３のうちいずれかに記載の周波数可変帯域除去フィルタ。
【請求項５】
多層基板の表面に前記スイッチ素子を実装し、少なくとも前記周波数特性切替用インダクタを前記多層基板の表面に実装した請求項１〜４のうちいずれかに記載の周波数可変帯域除去フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、周波数可変フィルタに関し、特にスイッチ素子を用いて周波数帯域を可変する周波数可変帯域除去フィルタに関するものである。
【背景技術】
【０００２】
異なる周波数帯を利用する通信システムにおいて、各周波数帯に対応した通過帯域を有するフィルタを複数用意し、それらをスイッチにより切り替えるように構成した通信システムが特許文献１に示されている。【０００３】
すなわち、異なる特性を持つフィルタを通る２本の信号経路の入出力端それぞれにスイッチを配置し、スイッチを切り替えることによってフィルタ特性を切り替えるものである。【０００４】
また、複数の経路それぞれに、特性の異なるフィルタを配置し、各経路をスイッチで分岐することによって周波数特性を可変とするフィルタが特許文献２に示されている。【０００５】
さらに、ＬＣ直列共振回路をシャントに接続してノッチを利用したローパスフィルタを構成し、ダイオードで容量値を切り替えることによって、使用中の送信チャンネルに合わせた通過帯域・減衰帯域を切り替えるようにした可変分波器が特許文献３に示されている。ここで特許文献３に示されている可変分波器の構成を、図１を基に説明する。【０００６】
特許文献３の可変分波器は、図１に示すように、入力端子１側のコンデンサＣ１とコイルＬ１、および出力端子２側のコンデンサＣ２とコイルＬ２の２つの直列共振回路を並列アームとして結合用コイルＬ４を介して接続し、直列共振回路と並列にコイルＬ３，Ｌ５を設け、それぞれの共振回路の共振周波数を減衰極とする帯域除去フィルタのコイルＬ１とＬ２にタップを設け、それぞれのタップと接地間にスイッチングダイオードＤ１，Ｄ２、高周波バイパスコンデンサＣ３，Ｃ４を設けている。このような構成により、ダイオードＤ１，Ｄ２のアノード側に制御電圧を印加してコイルのタップと接地間を短絡して減衰極の周波数を可変にできるようにしている。
【特許文献１】特開平１０−２８９３４２号公報
【特許文献２】特開平９−１９９９９６号公報
【特許文献３】特開平７−３２１５８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが特許文献１・特許文献２に示されているシステムでは、いずれも所定の周波数を切り替えるために複数のフィルタを用意する必要があり、送受信モジュールが大型化したり、システム構成が複雑になったりするという問題がある。【０００８】
また特許文献３の可変分波器では、帯域除去特性を持つローパスフィルタとして用いるものであって、通過帯域は、シャントに接続したＬＣ直列共振回路の共振周波数より低域側のみである。また、ダイオードとコンデンサとを組み合わせて容量値を変化させる構成であり、オン時には、ダイオードの寄生インダクタンス成分がコンデンサに加わるのでフィルタ特性が劣化する。【０００９】
そこでこの発明の目的は、上述の問題を解消して、簡素な構成で小型化・低コスト化を図るとともに、良好なフィルタ特性を保ったまま周波数シフト可能とした周波数可変帯域除去フィルタを提供することにある。
【課題を解決するための手段】
【００１０】
この発明の周波数可変帯域除去フィルタは次のように構成する。
（１）それぞれインダクタとキャパシタとが直列に接続され、一方の端部を接地端側とする複数の直列共振回路と、前記複数の直列共振回路の、互いに隣接する２つの直列共振回路の他方の端部同士の間に整合回路をそれぞれ接続し、前記複数の直列共振回路の接地端側と接地との間にそれぞれ直接接地されるようにスイッチ素子を挿入し、前記複数の直列共振回路の接地端側と前記スイッチ素子との接続点を、周波数特性切替用インダクタを介して高周波的に接地し、前記複数の直列共振回路のうち両端の直列共振回路の他方の端部にそれぞれ入出力端子を接続し、前記複数の直列共振回路の共振周波数を近接させる。【００１１】
（２）前記整合回路を、シリーズ接続のインダクタ（Ｌ）とシャント接続のキャパシタ（Ｃ）とのＴ型回路を複数段設けて構成する。【００１２】
（３）前記スイッチ素子はＦＥＴとする。【００１３】
（４）前記複数の直列共振回路の接地端側と接地との間にそれぞれ接続したスイッチ素子に対して単一の制御電圧を印加するバイアス回路を設ける。【００１４】
（５）多層基板の表面に前記スイッチ素子を実装し、少なくとも前記周波数特性切替用インダクタを前記多層基板の表面に実装する。
【発明の効果】
【００１５】
この発明によれば次のような効果を奏する。
（１）線路に対してシャントに接続されるインダクタとキャパシタとによる直列共振回路（ＬＣ直列共振回路）を複数設け、隣接する２つの直列共振回路同士の間に整合回路を接続して、複数段の共振器からなる帯域除去フィルタを構成するとともに、直列共振回路のインダクタンスをスイッチ素子のオン／オフによって切り替えるようになるので、全体に少ない部品点数で周波数可変帯域除去フィルタが構成できる。そのため小型化・低コスト化が図れる。また、スイッチ素子を用いてフィルタの特性を変化させているため、特許文献１，２のように複数の経路やフィルタを構成する必要がなく、全体の素子数の低減が可能となる。さらに、スイッチ素子のオン時のインダクタンス成分はそのスイッチ素子に接続されているインダクタに付加されるのみであるので、スイッチ素子のインダクタンス成分がフィルタ特性に悪影響を与えることがない。【００１６】
（２）特にシリーズのインダクタとシャントのキャパシタとのＴ型回路を複数段設けて整合回路を構成することにより、整合条件を求めるための設計上の自由度が増し、複数のＬＣ直列共振回路の所望の整合条件が得られる。すなわち、共振点の両側に通過域がある帯域除去フィルタであって、さらにその共振点を可変とするような場合、単純な回路では整合条件を得ることができずスイッチ素子のオン／オフによる直列共振回路のインダクタンスを切り替えた際に帯域除去特性が十分に得られないという問題が生じるが、ＬＣＬのＴ型回路を複数段設けることによって広い周波数範囲で整合をとることができ、スイッチ素子のオン／オフによるいずれの状態でも十分な帯域除去特性を得ることができる。【００１７】
（３）前記スイッチ素子としてＦＥＴ（電界効果型トランジスタ）を用いることにより、オン時に流れる電流を小さくでき低消費電力化およびそれに伴い小型化が可能となる。【００１８】
（４）複数のＬＣ直列共振回路の接地端側と接地との間にそれぞれ接続したスイッチ素子に対して単一の制御電圧を印加するようにバイアス回路を構成することにより、単一電源で周波数特性を制御できるため、全体の回路の小型化が図れる。【００１９】
（５）多層基板を用いて前記スイッチ素子、インダクタ、キャパシタ、および周波数特性切替用インダクタを構成することによって、電子機器の回路基板へ表面実装可能な単一の小型の部品として容易に構成できる。
【図面の簡単な説明】
【００２０】
【図１】特許文献３に示されている可変分波器の回路図である。
【図２】第１の実施形態に係る周波数可変帯域除去フィルタの回路図である。
【図３】ダイオードのオン／オフ状態に応じた周波数可変帯域除去フィルタの等価回路である。
【図４】図３に示した回路の通過特性を示す図である。
【図５】周波数可変帯域除去フィルタの拡大外観斜視図である。
【図６】第２の実施形態に係る周波数可変帯域除去フィルタの回路図である。
【図７】第３の実施形態に係る周波数可変帯域除去フィルタの回路図である。
【図８】第４の実施形態に係る周波数可変帯域除去フィルタの回路図である。
【符号の説明】
【００２１】
ＳＲ１，ＳＲ２，ＳＲ３−直列共振回路
Ｐ１，Ｐ２−入出力端子
ＬＮ１１，ＬＮ２２，ＬＮ３３−周波数特性切替用インダクタ
ＭＣ，ＭＣ１，ＭＣ２−整合回路
ＶＣ−バイアス回路
１０−多層基板
【発明を実施するための最良の形態】
【００２２】
《第１の実施形態》
第１の実施形態に係る周波数可変帯域除去フィルタについて図２〜図５を参照して説明する。
図２は第１の実施形態に係る周波数可変帯域除去フィルタの全体の回路図である。【００２３】
図２においてインダクタＬＮ１とキャパシタＣＮ１との直列回路によって第１の直列共振回路ＳＲ１を構成している。同様にインダクタＬＮ２とキャパシタＣＮ２との直列回路によって第２の直列共振回路ＳＲ２を構成している。【００２４】
この２つの直列共振回路ＳＲ１，ＳＲ２の間にシリーズ接続のインダクタＬｓ１，Ｌｓ２，Ｌｓ３とシャント接続のキャパシタＣｕ１，Ｃｕ２からなる２段のＴ型回路による整合回路ＭＣを設けている。ここでインダクタＬｓ１，Ｌｓ２およびキャパシタＣｕ１で１段目のＴ型回路を構成していて、インダクタＬｓ２，Ｌｓ３およびキャパシタＣｕ２で２段目のＴ型回路を構成している。【００２５】
各直列共振回路ＳＲ１，ＳＲ２の接地端側と接地との間にはスイッチ素子であるダイオードＤ１，Ｄ２をそれぞれ挿入している。【００２６】
各直列共振回路ＳＲ１，ＳＲ２の接地端側とは別の端部にはそれぞれ入出力端子Ｐ１，Ｐ２を接続している（この端部を入出力端子としている。）
各直列共振回路ＳＲ１，ＳＲ２の接地端側とダイオードＤ１，Ｄ２との接続点は周波数特性切替用インダクタＬＮ１１，ＬＮ２２およびキャパシタＣｅ１を介して接地している。また、ダイオードＤ１，Ｄ２に対するバイアス電圧（制御電圧）を与える制御端子Ｖｃと周波数特性切替用インダクタＬＮ１１，ＬＮ２２の接続点との間に抵抗Ｒを接続し、制御端子Ｖｃと接地との間にはキャパシタＣｅ２を接続している。このキャパシタＣｅ２はキャパシタＣｅ１を補助して大容量を確保するために付加している。【００２７】
さらに、入出力端子Ｐ１，Ｐ２と接地との間にはキャパシタＣｕ３，Ｃｕ４をそれぞれ接続している。これらのキャパシタＣｕ３，Ｃｕ４はシリーズに接続したインダクタＬｓ１，Ｌｓ２，Ｌｓ３とともにローパスフィルタを構成している。【００２８】
図３（Ａ）は図２に示した回路においてダイオードＤ１，Ｄ２がオン状態である時の等価回路、図３（Ｂ）は図２に示した回路においてダイオードＤ１，Ｄ２がオフ状態である時の等価回路である。【００２９】
図２に示した制御端子Ｖｃに所定の正電圧を印加することにより、ダイオードＤ１，Ｄ２がともにオンする。この状態でダイオードＤ１，Ｄ２のインダクタンス成分は周波数特性切替用インダクタＬＮ１１，ＬＮ２２より十分に小さな値であるので、これらの周波数特性切替用インダクタＬＮ１１，ＬＮ２２およびその先に接続されているバイアス回路（Ｃｅ１，Ｃｅ２，Ｒ）は実質的に存在しないものとなり、等価的に図３（Ａ）のような回路となる。【００３０】
図２に示した制御端子Ｖｃへの印加電圧が０Ｖまたは負電圧であればダイオードＤ１，Ｄ２がオフ状態となり、周波数特性切替用インダクタＬＮ１１，ＬＮ２２のインダクタンスが作用し、且つキャパシタＣｅ１は高周波的に導通状態であるので等価的に図３（Ｂ）に示すような回路となる。【００３１】
したがって、元々の直列共振回路ＳＲ１，ＳＲ２に対して周波数特性切替用インダクタＬＮ１１，ＬＮ２２がそれぞれ直列接続された回路構成となり、新たな直列共振回路ＳＲ１１，ＳＲ２２の共振周波数は図３（Ａ）に比べて低域側にシフトすることになる。【００３２】
このようにダイオードＤ１，Ｄ２をＣやＬＣ並列共振回路を介さずに直接接地することにより、図３（Ｂ）の等価回路に示したように、ダイオードＤ１，Ｄ２のオフ時にダイオードの容量が共振回路に付加されず、共振周波数のズレやバラツキが抑制できる。また、ダイオードＤ１，Ｄ２への印加電圧は、周波数特性切替用インダクタＬＮ１１，ＬＮ２２を介して印加されるため、従来必要であった制御端子部でのチョークコイル等が不要になり、フィルタを小型化できる。さらに、それぞれの直列共振回路の共振周波数を近接させることにより、除去帯域を広帯域化できるという効果も奏する。【００３３】
図４（Ａ）は図３（Ａ）に示した状態での通過特性、図４（Ｂ）は図３（Ｂ）に示した状態での通過特性をそれぞれ示している。【００３４】
図２に示したダイオードＤ１，Ｄ２がオン状態のとき、伝送線路に対してシャントに接続されている直列共振回路ＳＲ１，ＳＲ２の共振周波数に応じて、この例では１．６７ＧＨｚを中心として所定帯域幅の減衰帯域が生じている。【００３５】
図２に示したダイオードＤ１，Ｄ２がオフ状態のとき、図３（Ｂ）に示した直列共振回路ＳＲ１１，ＳＲ２２の共振周波数に応じて、この例では１．４８ＧＨｚを中心として所定帯域幅の減衰帯域が生じている。前記インダクタＬｓ１，Ｌｓ２，Ｌｓ３，キャパシタＣｕ１，Ｃｕ２による整合回路ＭＣは前記２つの周波数帯域を含む範囲で２つの直列共振回路の整合をとる。したがってダイオードＤ１，Ｄ２のオン／オフのいずれの状態でも２つの直列共振回路を整合状態で作用させることができ、所定の減衰量を保ったまま減衰帯域の周波数域をシフトさせることができる。【００３６】
なお、各直列共振回路ＳＲ１，ＳＲ２の接地端側と接地との間にそれぞれ接続したダイオードＤ１，Ｄ２に対して単一の制御電圧を印加するバイアス回路Ｖｃを設けたことにより、単一電源で周波数特性を制御できるため、バイアス電圧印加制御のための構成が簡素となり、回路全体の小型化が図れる。【００３７】
図５はこの第１の実施形態に係る周波数可変帯域除去フィルタの拡大外観斜視図である。この図５において多層基板１０の上面にはダイオードＤ１，Ｄ２、キャパシタＣｕ３，Ｃｕ４、インダクタＬＮ１，ＬＮ２および抵抗Ｒをそれぞれ表面実装している。【００３８】
また、多層基板１０の上面には周波数特性切替用インダクタＬＮ１１，ＬＮ２２を表面実装してもよい。このことにより、減衰させたい周波数を変更する場合に、多層基板１０自体は変更することなく、周波数特性切替用インダクタＬ１１，Ｌ２２をインダクタンス値の異なるものに変更するだけでよく、設計変更に容易に対応することができる。また、多層基板に形成する印刷電極によるインダクタよりもＱ値の高いチップインダクタを使用することができ、直列共振回路の減衰特性を向上させることができる。【００３９】
多層基板１０の内部には、図２に示した残りのインダクタ、キャパシタおよび抵抗をそれぞれ形成している。そして、多層基板１０の裏面に入出力端子Ｐ１，Ｐ２、グランド端子および制御端子Ｖｃをそれぞれ形成している。【００４０】
多層基板１０はセラミックまたは樹脂などで構成する。
なお、この例では、直列共振回路を構成するＬＮ１とＬＮ２には良好な共振特性を得るために高いＱをもつ表面実装部品を使用しているが、インダクタとキャパシタは所望の特性が得られるのであれば、それらすべてを多層基板に内蔵してもよい。【００４１】
《第２の実施形態》
図６は第２の実施形態に係る周波数可変帯域除去フィルタの回路図である。第１の実施形態で図２に示した回路と異なるのは、スイッチ素子を複数のダイオード（この例では２つ）の直列回路で構成した点である。すなわち第１の直列共振回路ＳＲ１の接地端側と接地との間に２つのダイオードＤ１ａ，Ｄ１ｂからなる直列回路を挿入し、第２の直列共振回路ＳＲ２の接地端側と接地との間に２つのダイオードＤ２ａ，Ｄ２ｂからなる直列回路を挿入している。【００４２】
このように複数のダイオードを直列接続することによって、オフ時の等価的なキャパシタンス成分を小さくすることができ、ダイオードＤ１ａ，Ｄ１ｂ，Ｄ２ａ，Ｄ２ｂのオン／オフによる周波数シフト量をより大きくすることができる。また、ダイオード１個あたりに印加される電圧の変動を小さくすることができ、高調波特性を改善することができる。【００４３】
《第３の実施形態》
図７は第３の実施形態に係る周波数可変帯域除去フィルタの回路図である。この例ではスイッチ素子としてＦＥＴを用いている。すなわち第１の直列共振回路ＳＲ１の接地端側と接地との間にＦＥＴ  Ｑ１を挿入し、第２の直列共振回路ＳＲ２の接地端側と接地との間にＦＥＴ  Ｑ２を挿入している。そして直列共振回路ＳＲ１，ＳＲ２の接地端側とＦＥＴ  Ｑ１，Ｑ２との接続点を周波数特性切替用インダクタＬＮ１１，ＬＮ２２を介して接地している。【００４４】
さらに、ＦＥＴ  Ｑ１，Ｑ２のゲートに対してキャパシタＣｅ１，Ｃｅ２および抵抗Ｒからなるバイアス回路を設けている。【００４５】
図７において、Ｑ１，Ｑ２がＮチャンネルＦＥＴである場合、制御端子Ｖｃに所定の正電圧を印加することによりＦＥＴ  Ｑ１，Ｑ２はオン状態となる。また制御端子Ｖｃの印加電圧を０Ｖまたは所定の負電圧とすることにより、ＦＥＴ  Ｑ１，Ｑ２はオフ状態となる。Ｑ１，Ｑ２がオン状態のとき、第１・第２の直列共振回路ＳＲ１，ＳＲ２の接地端側は非常に小さなインダクタンス成分で接地されることになり、等価的に図３（Ａ）に示した状態となる。Ｑ１，Ｑ２がオフ状態のとき、等価的に図３（Ｂ）に示した状態となる。したがって第１・第２の実施形態の場合と同様に除去帯域の中心周波数を制御電圧によって切り替えることができる。【００４６】
このようにスイッチ素子としてＦＥＴを用いることにより、スイッチ素子オン・オフ制御のための電流値を極めて小さくでき、低消費電力化およびそれに伴い小型化が可能となる。【００４７】
《第４の実施形態》
図８は第４の実施形態に係る周波数可変帯域除去フィルタの回路図である。第１〜第３の実施形態では線路に対してシャントに接続する直列共振回路を２段としたが、この第４の実施形態ではそれを３段としたものである。【００４８】
図８において、インダクタＬＮ１とキャパシタＣＮ１との直列回路によって第１の直列共振回路ＳＲ１を構成し、インダクタＬＮ２とキャパシタＣＮ２との直列回路によって第２の直列共振回路ＳＲ２を構成し、インダクタＬＮ３とキャパシタＣＮ３との直列回路によって第３の直列共振回路ＳＲ３を構成している。そして直列共振回路ＳＲ１とＳＲ２との間に、シリーズ接続のインダクタＬｓ１１，Ｌｓ１２，Ｌｓ１３とシャント接続のキャパシタＣｕ１１，Ｃｕ１２からなる２段のＴ型回路による整合回路ＭＣ１を設けている。また、直列共振回路ＳＲ２とＳＲ３との間に、シリーズ接続のインダクタＬｓ２１，Ｌｓ２２，Ｌｓ２３とシャント接続のキャパシタＣｕ２１，Ｃｕ２２からなる２段のＴ型回路による整合回路ＭＣ２を設けている。【００４９】
各直列共振回路ＳＲ１，ＳＲ２，ＳＲ３の接地端側と接地との間にスイッチ素子であるダイオードＤ１，Ｄ２，Ｄ３をそれぞれ挿入している。【００５０】
３つの直列共振回路ＳＲ１，ＳＲ２，ＳＲ３のうち両側の直列共振回路ＳＲ１，ＳＲ３の接地端側とは別の端部にそれぞれ入出力端子Ｐ１，Ｐ２を接続している。【００５１】
各直列共振回路ＳＲ１，ＳＲ２，ＳＲ３の接地端側とダイオードＤ１，Ｄ２，Ｄ３との接続点は周波数特性切替用インダクタＬＮ１１，ＬＮ２２，ＬＮ３３およびキャパシタＣｅ１を介して接地している。ダイオードＤ１，Ｄ２，Ｄ３に対するバイアス電圧を与える制御端子Ｖｃと周波数特性切替用インダクタＬＮ１１，ＬＮ２２，ＬＮ３３の接続点との間に抵抗Ｒを接続している。またこの制御端子Ｖｃと接地との間にキャパシタＣｅ２を接続している。【００５２】
図８において、制御端子Ｖｃに所定の正電圧を印加することにより、ダイオードＤ１，Ｄ２，Ｄ３はオン状態となる。また制御端子Ｖｃの印加電圧を０Ｖまたは所定の負電圧とすることにより、ダイオードＤ１，Ｄ２，Ｄ３はオフ状態となる。【００５３】
ダイオードＤ１，Ｄ２，Ｄ３がオン状態のとき、各直列共振回路ＳＲ１，ＳＲ２，ＳＲ３の接地端側は非常に小さなインダクタンス成分で接地されることになり、各直列共振回路ＳＲ１，ＳＲ２，ＳＲ３は、それぞれのキャパシタのキャパシタンス値とインダクタのインダクタンス値とで定まる周波数で共振する。【００５４】
ダイオードＤ１，Ｄ２，Ｄ３がオフ状態のとき、各直列共振回路ＳＲ１，ＳＲ２，ＳＲ３にそれぞれ周波数特性切替用インダクタＬＮ１１，ＬＮ２２，ＬＮ３３が直列に接続されることになり、各直列共振回路の共振周波数が低域にシフトする。【００５５】
このようにして、直列共振回路を３つ、または３つ以上備える場合についても除去帯域の中心周波数を制御電圧によって切り替えることができる。
【図１】
2008108150.tif 000003
【図２】
2008108150.tif 000004
【図３】
2008108150.tif 000005
【図４】
2008108150.tif 000006
【図５】
2008108150.tif 000007
【図６】
2008108150.tif 000008
【図７】
2008108150.tif 000009
【図８】
2008108150.tif 000010
【国際調査報告】
2008108150.tif 000011
2008108150.tif 000012
2008108150.tif 000013