(57)【要約】  プラズマディスプレイパネル（１０）は、互いに対向する第１基板（ＦＳ）および第２基板（ＲＳ）を有している。第１基板（ＦＳ）上には、第１方向に延在し、間隔を置いて配置された複数の第１電極（ＸＥ，ＹＥ）と、第１電極（ＸＥ，ＹＥ）を覆う第１誘電体層（ＤＬ１）とが設けられている。さらに、第１誘電体層（ＤＬ１）上には、第１方向に直交する第２方向に延在し、間隔を置いて配置された複数の第２電極（ＡＥ）が設けられている。そして、各第２電極（ＡＥ）は、各第２電極（ＡＥ）の少なくとも一方の端部に、第２電極（ＡＥ）に電圧を印加する回路と接続するための接続部（ＭＣＴ）を誘電体層（ＤＬ１）上に有している。例えば、第２基板（ＲＳ）における接続部側（ＭＣＴ）の縁部は、接続部（ＭＣＴ）より内側に位置している。誘電体層（ＤＬ１）の平面に接続部（ＭＣＴ）を設けるため、接続部（ＭＣＴ）を簡易に形成できる。
2008142734.tif 000002
【特許請求の範囲】
【請求項１】
放電空間を介して互いに対向する第１基板および第２基板と、
前記第１基板上に、第１方向に延在し、間隔を置いて配置された複数の第１電極と、
前記第１基板上に設けられ、前記第１電極を覆う誘電体層と、
前記誘電体層上に、前記第１方向に直交する第２方向に延在し、間隔を置いて配置された複数の第２電極とを備え、
前記各第２電極は、前記各第２電極の少なくとも一方の端部に、前記第２電極に電圧を印加する回路と接続するための接続部を前記誘電体層上に備え、
前記第２基板における前記接続部側の縁部は、前記接続部より内側に位置していることを特徴とするプラズマディスプレイパネル。
【請求項２】
請求項１記載のプラズマディスプレイパネルにおいて、
前記接続部は、前記回路と接続するために、前記各第２電極の一方の端部に設けられた主接続部と、前記主接続部と前記回路との接続に不良が発生したときに前記回路と接続するために、他方の端部に設けられた予備接続部とで構成されていることを特徴とするプラズマディスプレイパネル。
【請求項３】
請求項１記載のプラズマディスプレイパネルにおいて、
前記第１基板の前記第１方向に沿う縁部の位置、前記誘電体層の前記第１方向に沿う縁部の位置および前記第２電極の端部の位置は、互いに同じに設定されていることを特徴とするプラズマディスプレイパネル。
【請求項４】
請求項１記載のプラズマディスプレイパネルにおいて、
前記第２電極は、前記誘電体層の表面に金属微粒子を付着する工程を用いて形成されていることを特徴とするプラズマディスプレイパネル。
【請求項５】
請求項１記載のプラズマディスプレイパネルにおいて、
前記第１電極は、サステイン放電を発生させる維持電極および走査電極であり、
前記第２電極は、前記走査電極との間にアドレス放電を発生させるアドレス電極であることを特徴とするプラズマディスプレイパネル。
【請求項６】
プラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する駆動部とを備え、
前記プラズマディスプレイパネルは、
放電空間を介して互いに対向する第１基板および第２基板と、
前記第１基板上に、第１方向に延在し、間隔を置いて配置された複数の第１電極と、
前記第１基板上に設けられ、前記第１電極を覆う誘電体層と、
前記誘電体層上に、前記第１方向に直交する第２方向に延在し、間隔を置いて配置された複数の第２電極とを備え、
前記各第２電極は、前記各第２電極の少なくとも一方の端部に、前記駆動部と接続するための接続部を前記誘電体層上に備え、
前記第２基板における前記接続部側の縁部は、前記接続部より内側に位置し、
前記駆動部は、前記接続部と接続するためのリード部を備えていることを特徴とするプラズマディスプレイ装置。
【請求項７】
請求項６記載のプラズマディスプレイ装置において、
前記接続部は、前記回路と接続するために、前記各第２電極の一方の端部に設けられた主接続部と、前記主接続部と前記回路との接続に不良が発生したときに前記回路と接続するために、他方の端部に設けられた予備接続部とで構成されていることを特徴とするプラズマディスプレイ装置。
【請求項８】
請求項６記載のプラズマディスプレイ装置において、
前記第１基板の前記第１方向に沿う縁部の位置、前記誘電体層の前記第１方向に沿う縁部の位置および前記第２電極の端部の位置は、互いに同じに設定されていることを特徴とするプラズマディスプレイ装置。
【請求項９】
請求項６記載のプラズマディスプレイ装置において、
前記リード部は、前記接続部に接続される基板接続部を端部に備え、
前記第２電極は、前記誘電体層の表面に金属微粒子を付着する工程を用いて形成され、
前記基板接続部を除く部分の前記リード部は、前記誘電体層から遊離していることを特徴とするプラズマディスプレイ装置。
【請求項１０】
請求項６記載のプラズマディスプレイ装置において、
前記第１電極は、サステイン放電を発生させる維持電極および走査電極であり、
前記第２電極は、前記走査電極との間にアドレス放電を発生させるアドレス電極であることを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルおよびプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（ＰＤＰ）は、２枚のガラス基板を互いに貼り合わせて構成されており、ガラス基板の間に形成される空間に放電光を発生させることで画像を表示する。画像における画素に対応するセルは、自発光型であり、放電により発生する紫外線を受けて赤、緑、青の可視光を発生する蛍光体が塗布されている。【０００３】
例えば、３電極構造のＰＤＰは、Ｘ電極およびＹ電極間でサステイン放電を発生させることで、画像を表示する。サステイン放電を発生させるセル（点灯させるセル）は、例えば、Ｙ電極およびアドレス電極間で選択的にアドレス放電を発生させることにより、選択される。【０００４】
一般的なＰＤＰでは、Ｘ電極およびＹ電極は前面ガラス基板に配置され、アドレス電極は背面ガラス基板に配置されている。また、近年、Ｘ電極およびＹ電極とアドレス電極の３電極を前面ガラス基板に配置したＰＤＰが提案されている（例えば、特許文献１参照）。このＰＤＰでは、Ｘ電極およびＹ電極等の１層目の電極は、ガラス基材上に形成され、１層目の電極の延在方向に直交するアドレス電極等の２層目の電極は、１層目の電極を覆っている誘電体層上に形成されている。なお、前面ガラス基板は、ガラス基材およびガラス基材上に形成された誘電体層を含んで構成されている。
【特許文献１】特開２００５−１１６５０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１のＰＤＰでは、誘電体層の縁部は、ガラス基材の縁部より内側に位置し、傾斜して形成されている。誘電体層の縁部に斜面を形成することにより、２層目の電極（アドレス電極）の接続部は、ガラス基材の表面に形成されている。一般に、蒸着法等により誘電体層を形成する場合、誘電体層の斜面を、精度よく形成することは、困難であり、製造コストが増加する。また、スパッタ法や蒸着法により金属微粒子を誘電体層等の表面に付着させるため、誘電体層の斜面（特に折れ曲げ部分）において、金属微粒子により形成される金属膜の厚さがばらつきやすい。このため、金属膜の厚さが薄い部分で、電極の配線（金属膜）が断線するおそれがある。さらに、スパッタ法や蒸着法により金属微粒子を誘電体層等の表面に付着した後に、露光工程を用いて電極のパターンを形成する場合、誘電体層の斜面において、露光の焦点を精度よく合わせることは、困難であり、製造コストが増加する。【０００６】
本発明の目的は、互いに直交する電極を前面ガラス基板に形成したＰＤＰにおいて、ＰＤＰを駆動する回路との接続部を簡易に形成することである。
【課題を解決するための手段】
【０００７】
プラズマディスプレイパネルは、互いに対向する第１基板および第２基板を有している。第１基板上には、第１方向に延在し、間隔を置いて配置された複数の第１電極と、第１電極を覆う第１誘電体層とが設けられている。さらに、第１誘電体層上には、第１方向に直交する第２方向に延在し、間隔を置いて配置された複数の第２電極が設けられている。そして、各第２電極は、各第２電極の少なくとも一方の端部に、第２電極に電圧を印加する回路と接続するための接続部を誘電体層上に有している。例えば、第２基板における接続部側の縁部は、接続部より内側に位置している。
【発明の効果】
【０００８】
本発明では、互いに直交する電極を前面ガラス基板に形成したＰＤＰにおいて、ＰＤＰを駆動する回路との接続部を簡易に形成できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態を示す分解斜視図である。
【図２】図１に示したＰＤＰの要部を示す分解斜視図である。
【図３】図１に示した回路部の概要を示すブロック図である。
【図４】図１に示したＰＤＰの概要を示す説明図である。
【図５】図３に示したアドレスドライバとＰＤＰとの接続状態の一例を示す説明図である。
【図６】図３に示したＸドライバとＰＤＰとの接続状態の一例を示す説明図である。
【図７】図３に示したＹドライバとＰＤＰとの接続状態の一例を示す説明図である。
【図８】図１に示した背面基板部の概要を示す説明図である。
【図９】図１に示したＰＤＰに画像を表示するためのサブフィールドの放電動作の例を示す波形図である。
【図１０】本発明の変形例におけるＰＤＰの背面基板部の概要を示す説明図である。
【図１１】本発明の別の変形例におけるＰＤＰの電極構成を示す説明図である。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態を図面を用いて説明する。【００１１】
図１は、本発明の一実施形態を示している。プラズマディスプレイ装置（以下、ＰＤＰ装置とも称する）は、四角板形状を有するプラズマディスプレイパネル１０（以下、ＰＤＰとも称する）、ＰＤＰ１０の画像表示面１６側（光の出力側）に設けられる光学フィルタ２０、ＰＤＰ１０の画像表示面１６側に配置された前筐体３０、ＰＤＰ１０の背面１８側に配置された後筐体４０およびベースシャーシ５０、ベースシャーシ５０の後筐体４０側に取り付けられ、ＰＤＰ１０を駆動するための回路部６０、およびＰＤＰ１０をベースシャーシ５０に貼り付けるための両面接着シート７０を有している。回路部６０は、複数の部品で構成されるため、図では、破線の箱で示している。【００１２】
ＰＤＰ１０は、画像表示面１６を構成する前面基板部１２と、前面基板部１２に対向する背面基板部１４とにより構成されている。前面基板部１２と背面基板部１４の間に図示しない放電空間（セル）が形成されている。前面基板部１２および背面基板部１４は、例えば、ガラス基板により形成されている。光学フィルタ２０は、前筐体３０の開口部３２に取り付けられる保護ガラス（図示せず）に貼付される。なお、光学フィルタ２０に電磁波遮蔽機能を持たせることもある。また、光学フィルタ２０は、保護ガラスではなく、ＰＤＰ１０の画像表示面１６側に直接貼付されることもある。【００１３】
図２は、図１に示したＰＤＰ１０の要部を示している。なお、図２は、画像の表示領域（後述する図４の太い破線で囲んだ領域）におけるＰＤＰ１０の要部を示す分解斜視図である。図中の矢印Ｄ１は、第１方向Ｄ１を示し、矢印Ｄ２は、第１方向Ｄ１に画像表示面に平行な面内で直交する第２方向Ｄ２を示している。【００１４】
前面基板部１２は、繰り返して放電（サステイン放電）を発生させるために、ガラス基材ＦＳ（第１基板）上（図では下側）に第１方向Ｄ１に沿って平行に形成され、第２方向Ｄ２に沿って交互に形成されたＸバス電極ＸｂおよびＹバス電極Ｙｂを有している。Ｘバス電極Ｘｂには、Ｘバス電極ＸｂからＹバス電極Ｙｂに向けて第２方向Ｄ２に延在するＸ透明電極Ｘｔが接続されている。また、Ｙバス電極Ｙｂには、Ｙバス電極ＹｂからＸバス電極Ｘｂに向けて第２方向Ｄ２に延在するＹ透明電極Ｙｔが接続されている。すなわち、Ｘ透明電極ＸｔおよびＹ透明電極Ｙｔは、第２方向Ｄ２に沿って対向している。【００１５】
ここで、Ｘバス電極ＸｂおよびＹバス電極Ｙｂは、金属材料等で形成された不透明な電極であり、Ｘ透明電極ＸｔおよびＹ透明電極Ｙｔは、ＩＴＯ膜等で形成された光を透過する透明電極である。なお、透明電極ＸｔおよびＹｔは、それぞれが当接するバス電極ＸｂおよびＹｂとガラス基材ＦＳとの間全面に配置されることもある。また、透明電極ＸｔおよびＹｔは、バス電極ＸｂおよびＹｂと同じ材料（金属材料等）で、バス電極ＸｂおよびＹｂと一体に形成されてもよい。そして、Ｘ電極ＸＥ（維持電極、第１電極の１つ）は、Ｘバス電極ＸｂおよびＸ透明電極Ｘｔにより構成され、Ｙ電極ＹＥ（走査電極、第１電極の１つ）は、Ｙバス電極ＹｂおよびＹ透明電極Ｙｔにより構成される。【００１６】
電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔは、誘電体層ＤＬ１に覆われている。例えば、誘電体層ＤＬ１は、ＣＶＤ法により形成された二酸化シリコン膜（ＳｉＯ２膜、シリコン酸化膜）である。そして、誘電体層ＤＬ１上（図では下側）には、バス電極Ｘｂ、Ｙｂの直交方向（第２方向Ｄ２）に延在する複数のアドレス電極ＡＥ（第２電極）が設けられている。アドレス電極ＡＥは、誘電体層ＤＬ２に覆われており、誘電体層ＤＬ２の表面は、ＭｇＯ等の保護層ＰＬに覆われている。【００１７】
放電空間ＤＳを介して前面基板部１２に対向する背面基板部１４は、ガラス基材ＲＳ（第２基板）上に、互いに平行に形成された隔壁（バリアリブ）ＢＲを有している。隔壁ＢＲは、バス電極Ｘｂ、Ｙｂに直交する方向（第２方向Ｄ２）に延伸し、アドレス電極ＡＥに対向している。換言すれば、アドレス電極ＡＥは、隔壁ＢＲに対向する位置に配置されている。隔壁ＢＲにより、セルの側壁が構成される。さらに、隔壁ＢＲの側面と、互いに隣接する隔壁ＢＲの間のガラス基材ＲＳ上とには、紫外線により励起されて赤（Ｒ）、緑（Ｇ）、青（Ｂ）の可視光を発生する蛍光体ＰＨｒ、ＰＨｇ、ＰＨｂが、それぞれ塗布されている。【００１８】
ＰＤＰ１０の１つの画素は、赤、緑および青の光を発生する３つのセルにより構成される。ここで、１つのセル（一色の画素）は、バス電極Ｘｂ、Ｙｂと隔壁ＢＲとで規定される領域に形成される。このように、ＰＤＰ１０は、画像を表示するためにセルをマトリックス状に配置し、かつ互いに異なる色の光を発生する複数種のセルを交互に配列して構成されている。特に図示していないが、バス電極Ｘｂ、Ｙｂに沿って形成されたセルにより、表示ラインが構成される。【００１９】
ＰＤＰ１０は、前面基板部１２および背面基板部１４を、保護層ＰＬと隔壁ＢＲが互いに接するように貼り合わせ、Ｎｅ、Ｘｅ等の放電ガスを放電空間ＤＳに封入することで構成される。【００２０】
図３は、図１に示した回路部６０の概要を示している。回路部６０は、バス電極Ｘｂに共通のパルスを印加するＸドライバＸＤＲＶ、バス電極Ｙｂに選択的にパルスを印加するＹドライバＹＤＲＶ、アドレス電極ＡＥに選択的にパルスを印加するアドレスドライバＡＤＲＶ、ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶの動作を制御する制御部ＣＮＴおよび電源部ＰＷＲを有している。【００２１】
ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶは、バス電極Ｘｂ（維持電極）に接続されるリード部ＸＬＤ、バス電極Ｙｂ（走査電極）に接続されるリード部ＹＬＤ、アドレス電極ＡＥに接続されるリード部ＡＬＤをそれぞれ有している。そして、ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶは、ＰＤＰ１０を駆動する駆動部として動作する。電源部ＰＷＲは、ドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに供給する電源電圧Ｖｓｃ、Ｖｓ／２、−Ｖｓ／２、Ｖｓａ等を生成する。【００２２】
制御部ＣＮＴは、画像データＲ０−７、Ｇ０−７、Ｂ０−７に基づいて使用するサブフィールドを選択し、ドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに制御信号ＹＣＮＴ、ＸＣＮＴ、ＡＣＮＴを出力する。ここで、サブフィールドは、ＰＤＰ１０の１画面を表示するための１フィールドが分割されたフィールドであり、サブフィールド毎にサステイン放電の回数が設定されている。そして、画素を構成するセルＣ１毎に、使用するサブフィールドを選択することにより、多階調の画像が表示される。【００２３】
図４は、図１に示したＰＤＰ１０の概要を示している。なお、図４は、画像表示面側（図２の上側）から見た状態のＰＤＰ１０の概要を示している。図の網掛け部分は、ガラス基材ＲＳの外周部（以後、シール部ＳＬとも称する）および隔壁ＢＲを示している。バス電極Ｘｂ、Ｙｂの端部は、前面基板部１２におけるガラス基材ＦＳの縁部に位置し、電極ＸＥ、ＹＥに電圧を印加する回路と接続するための接続部ＸＣＴ１、ＹＣＴ１としてそれぞれ機能する。ここで、電極ＸＥ、ＹＥおよびＡＥに電圧を印加する回路は、例えば、上述した図３に示したドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶである。【００２４】
また、アドレス電極ＡＥの端部は、誘電体層ＤＬ１の縁部とガラス基材ＲＳ（より詳細には、誘電体層ＤＬ２）の縁部との間に位置し、アドレス電極ＡＥに電圧を印加する回路（ドライバＡＤＲＶ）と接続するための接続部ＭＣＴ、ＳＣＴとして機能する。例えば、接続部ＳＣＴは、ドライバＡＤＲＶと接続部ＭＣＴ（主接続部）との接続に不良が発生したときに、ドライバＡＤＲＶに接続される予備接続部である。なお、アドレス電極ＡＥの端部に、接続部ＭＣＴのみを設け、接続部ＳＣＴを設けなくてもよい。背面基板部１４におけるガラス基材ＲＳの縁部は、誘電体層ＤＬ２の縁部より内側に位置している。【００２５】
なお、アドレス電極ＡＥは、隔壁ＢＲに重なる位置に設けられ、第１方向Ｄ１に沿って配置される透明電極Ｘｔ、Ｙｔは、交互に配置されている。したがって、アドレス電極ＡＥを挟んで第１方向Ｄ１に隣接するセルＣ１において、両方のセルＣ１の透明電極Ｙｔが１つのアドレス電極ＡＥの両側に隣接することがない。【００２６】
このため、着目するセルＣ１のアドレス電極ＡＥと透明電極Ｙｔ間でアドレス放電を発生させるとき（アドレス期間）に、隣接するセルＣ１で誤放電が発生することを防止できる。なお、着目するセルＣ１の放電空間ＤＳでアドレス放電を発生させるとき、隔壁ＢＲも誘電体層の一部として作用し、アドレス電極ＡＥと透明電極Ｙｔ間の電界が放電空間ＤＳ（後述する図７に示す背面基板部１４の凹部）に生ずる。【００２７】
ガラス基材ＲＳにおける表示領域（図の太い破線で囲んだ領域）の外周部（シール部ＳＬ）には、溝ＧＲが形成され、溝ＧＲ内には、低融点ガラス等のシール材ＳＭが配置されている。そして、前面基板部１２および背面基板部１４は、保護層ＰＬと隔壁ＢＲおよびシール部ＳＬが互いに接するように、溝ＧＲに配置されたシール材ＳＭにより貼り合わせられる。例えば、シール材ＳＭと前面基板部１２（より詳細には、保護層ＰＬ）との接合面の面積は、溝ＧＲの開口部の面積より小さく形成される。【００２８】
シール部ＳＬと隔壁ＢＲとの間に形成された排気空間ＥＳには、ガラス基材ＲＳの外面まで貫通する排気孔ＥＨが設けられている。これにより、組み立てられたＰＤＰ１０の放電空間ＤＳを真空状態に設定でき、放電ガスを放電空間ＤＳに封入できる。【００２９】
図５、図６および図７は、図３に示した回路部６０とＰＤＰ１０との接続状態の一例を示している。なお、図５、図６および図７は、ＰＤＰ１０を断面図で示し、回路部６０をブロック図で示している。【００３０】
図５のＰＤＰ１０は、アドレス電極ＡＥの中心線（上述した図４に示したＡ−Ａ’線）に沿う断面を示している。アドレス電極ＡＥは、維持電極ＸＥおよび走査電極ＹＥを覆う誘電体層ＤＬ１上（図では下側）に、第２方向Ｄ２に延在して形成されている。上述したように、アドレス電極ＡＥは、アドレス電極ＡＥの一方の端部（図では右側）に、誘電体層ＤＬ１上に設けられた接続部ＭＣＴを有し、他方の端部（図では左側）に、誘電体層ＤＬ１上に設けられた接続部ＳＣＴを有している。なお、ガラス基材ＲＳにおける接続部ＭＣＴ、ＳＣＴ側の縁部は、接続部ＭＣＴ、ＳＣＴをＰＤＰ１０の外部に露出するために、接続部ＭＣＴ、ＳＣＴより内側に位置している。【００３１】
一般に、アドレス電極ＡＥは、スパッタ法や蒸着法により金属微粒子を誘電体層ＤＬ１の表面に付着した後に、露光工程を用いて電極のパターンに形成される。本発明では、接続部ＭＣＴ、ＳＣＴ（アドレス電極ＡＥ）は、誘電体層ＤＬ１の平面上に形成される。誘電体層ＤＬ１の縁部に斜面を形成する必要がないため、誘電体層ＤＬ１を簡易に形成できる。また、平面上に接続部ＭＣＴ、ＳＣＴを形成するため、接続部ＭＣＴ、ＳＣＴは、上述の蒸着法等による一般的な製造工程により精度よく簡易に形成される。【００３２】
上述したように、ドライバＡＤＲＶは、リード部ＡＬＤを有している。さらに、リード部ＡＬＤは、先端に接続部ＡＣＴ（基板接続部）を有している。接続部ＡＣＴは、半田ＳＤ等により、ＰＤＰ１０のアドレス電極ＡＥに設けられた接続部ＭＣＴに接続されている。回路部６０は、フレキシブル基板等に設けられ、リード部ＡＬＤ、ＸＬＤ、ＹＬＤは、ＰＤＰ１０の電極ＡＥ、ＸＥ、ＹＥと別の製造工程を用いて形成される。例えば、アドレス電極ＡＥは、誘電体層ＤＬ１の表面に金属微粒子を付着する工程を用いて形成され、接続部ＡＣＴを除く部分のリード部ＡＬＤは、誘電体層ＤＬ１から遊離している。【００３３】
なお、誘電体層ＤＬ１上に接続部ＭＣＴ、ＳＣＴを形成したことにより、接続部ＡＣＴと接続部ＭＣＴ、ＳＣＴとの接続が困難になることを防止するために、ガラス基材ＲＳの接続部ＭＣＴ、ＳＣＴ側の縁部は、接続部ＭＣＴ、ＳＣＴより内側に位置している。換言すれば、ガラス基材ＲＳの接続部ＭＣＴ、ＳＣＴ側の縁部が、接続部ＭＣＴ、ＳＣＴより内側に位置していることにより、回路部６０（より詳細には、接続部ＡＣＴ）と接続部ＭＣＴ、ＳＣＴとを簡易に接続できる。【００３４】
図６のＰＤＰ１０は、バス電極Ｘｂの中心線（上述した図４に示したＢ−Ｂ’線）に沿う断面を示している。バス電極Ｘｂ（維持電極ＸＥ）は、ガラス基材ＦＳ上（図では下側）に、第１方向Ｄ１に延在して形成されている。上述したように、電極ＸＥは、バス電極Ｘｂの一方の端部（図では右側）に、接続部ＸＣＴ１を有している。なお、バス電極Ｘｂの他方の端部（図では左側）に、予備の接続部を設けてもよい。【００３５】
また、ドライバＸＤＲＶのリード部ＸＬＤは、先端に接続部ＸＣＴ２を有している。接続部ＸＣＴ２は、半田ＳＤ等により、ＰＤＰ１０のバス電極Ｘｂに設けられた接続部ＸＣＴ１に接続されている。なお、この実施例では、ガラス基材ＲＳの接続部ＸＣＴ１側の縁部が、接続部ＸＣＴ１より内側に位置しているため、接続部ＸＣＴ２と接続部ＸＣＴ１とを簡易に接続できる。【００３６】
図７のＰＤＰ１０は、バス電極Ｙｂの中心線（上述した図４に示したＣ−Ｃ’線）に沿う断面を示している。バス電極Ｙｂ（走査電極ＹＥ）は、ガラス基材ＦＳ上（図では下側）に、第１方向Ｄ１に延在して形成されている。上述したように、電極ＹＥは、バス電極Ｙｂの一方の端部（図では左側）に、接続部ＹＣＴ１を有している。なお、バス電極Ｙｂの他方の端部（図では右側）に、予備の接続部を設けてもよい。【００３７】
また、ドライバＹＤＲＶのリード部ＹＬＤは、先端に接続部ＹＣＴ２を有している。接続部ＹＣＴ２は、半田ＳＤ等により、ＰＤＰ１０のバス電極Ｙｂに設けられた接続部ＹＣＴ１に接続されている。なお、この実施例では、ガラス基材ＲＳの接続部ＹＣＴ１側の縁部が、接続部ＹＣＴ１より内側に位置しているため、接続部ＹＣＴ２と接続部ＹＣＴ１とを簡易に接続できる。【００３８】
図８は、図１に示した背面基板部１４の概要を示している。この実施形態では、シール部ＳＬの最上面ＳＬ１（前面基板部１２に対向する先端の面ＳＬ１）および隔壁ＢＲの上面ＢＲ１（前面基板部１２に対向する先端の面ＢＲ１）は、互いに略同一の高さに形成されている。放電空間ＤＳ、溝ＧＲおよび排気空間ＥＳは、サンドブラスト法等により、ガラス基材ＲＳを直接彫り込んで形成される。すなわち、隔壁ＢＲおよび溝ＧＲは、ガラス基材ＲＳを削ることにより形成される。これにより、例えば、隔壁ＢＲを形成するための焼成工程を必要としないため、ＰＤＰの製造コストを低減できる。多くの場合、この焼成工程の焼成炉は電気をエネルギーとしており、この焼成工程を無くすことは電気エネルギーの削減にもなる。なお、放電空間ＤＳは、ペースト状の隔壁材料を塗布し、乾燥、サンドブラスト、焼成工程を経て形成されてもよい。また、隔壁ＢＲを印刷による積層で形成してもよい。【００３９】
図９は、図１に示したＰＤＰ１０に画像を表示するためのサブフィールドにおける放電動作の一例を示している。図中の星印は、放電の発生を示している。各サブフィールドＳＦは、リセット期間ＲＳＴ、アドレス期間ＡＤＲ、サステイン期間ＳＵＳおよび消去期間ＥＲＳにより構成される。なお、消去期間ＥＲＳは、点灯したセルのみの壁電荷を減少させるための放電を発生させる期間のため、サステイン期間ＳＵＳに含めて定義される場合もある。【００４０】
まず、リセット期間ＲＳＴでは、緩やかに下降する負の電圧（鈍波）が、維持電極ＸＥ（バス電極Ｘｂおよび透明電極Ｘｔ）に印加され、正の電圧が、走査電極ＹＥ（バス電極Ｙｂおよび透明電極Ｙｔ）に印加される（図９（ａ））。そして、維持電極ＸＥは、負の書き込み電圧に維持され、緩やかに上昇する正の書き込み電圧（書き込み鈍波）が走査電極ＹＥに印加される（図９（ｂ））。これにより、セルの発光を抑えながら維持電極ＸＥと走査電極ＹＥに正と負の壁電荷がそれぞれ蓄積される。次に、維持電極ＸＥに正の調整電圧が印加され、負の調整電圧（調整鈍波）が走査電極ＹＥに印加される（図９（ｃ））。これにより、維持電極ＸＥと走査電極ＹＥにそれぞれ蓄積された正と負の壁電荷の量が減るとともに、全てのセルの壁電荷が等しくなる。なお、例えば、正の調整電圧は、電圧Ｖｓ／２より低い電圧であり、負の調整電圧の最小値は、電圧−Ｖｓ／２より高い電圧である。【００４１】
アドレス期間ＡＤＲでは、アドレス放電時に陽極となるスキャン電圧が維持電極ＸＥに印加され、アドレス放電時に陰極となるスキャンパルスが走査電極ＹＥに印加され、アドレス放電時に陽極となるアドレスパルス（電圧Ｖｓａ）が、点灯するセルに対応するアドレス電極ＡＥに印加される（図９（ｄ））。スキャンパルスとアドレスパルスにより選択されたセルは、一時的に放電する。【００４２】
すなわち、走査電極ＹＥとアドレス電極ＡＥ間には、放電を発生させる最低電圧（放電開始電圧）以上の電圧が印加され、維持電極ＸＥとアドレス電極ＡＥ間には、放電開始電圧より低い電圧が印加される。これにより、着目するセルのアドレス電極ＡＥと走査電極ＹＥ間でアドレス放電を発生させるときに、隣接するセルの維持電極ＸＥとアドレス電極ＡＥ間で誤放電が発生することを防止できる。アドレス電極ＡＥの波形に示される２回目のアドレスパルスは、他の表示ラインの放電セルを選択するために印加される（図９（ｅ））。【００４３】
サステイン期間ＳＵＳでは、負および正のサステインパルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加される（図９（ｆ、ｇ））。これにより、点灯したセルの放電状態が維持される。互いに極性の異なるサステインパルスが、維持電極ＸＥおよび走査電極ＹＥに繰り返して印加されることにより、サステイン期間ＳＵＳに点灯したセルの放電（サステイン放電）が繰り返し行われる。【００４４】
消去期間ＥＲＳでは、負の消去前パルスと正の高電圧の消去前パルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加され、放電が発生する（図９（ｈ））。これにより、壁電荷が、維持電極ＸＥおよび走査電極ＹＥに蓄積される。この際、走査電極ＹＥは、電圧Ｖｓ／２より高い電圧が印加されるため、蓄積される壁電荷の量は相対的に多くなる。次に、正の消去パルスと負の消去パルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加される（図９（ｉ））。これにより、放電が起こるが、２電極間に印加されている電圧値の差がサステイン期間ＳＵＳの電圧値の差よりも低いため、壁電荷の量がサステイン期間ＳＵＳに比べて減る。【００４５】
以上、この実施形態では、誘電体層ＤＬ１の平面に接続部ＭＣＴ、ＳＣＴが形成されるため、接続部ＭＣＴ、ＳＣＴを有するアドレス電極ＡＥを簡易に形成できる。さらに、誘電体層ＤＬ１の端部を斜面にする必要がないため、誘電体層ＤＬ１を簡易に形成できる。また、ガラス基材ＲＳの接続部ＭＣＴ、ＳＣＴ側の縁部が接続部ＭＣＴ、ＳＣＴより内側に位置しているため、回路部６０と接続部ＭＣＴ、ＳＣＴとを簡易に接続できる。この結果、ＰＤＰを駆動する回路との接続部を簡易に形成できる。【００４６】
なお、上述した実施形態では、１つの画素が、３つのセル（赤（Ｒ）、緑（Ｇ）、青（Ｂ））により構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、１つの画素を４つ以上のセルにより構成してもよい。あるいは、１つの画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルにより構成されてもよく、１つの画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルを含んでもよい。【００４７】
上述した実施形態では、アドレス電極ＡＥの端部が、誘電体層ＤＬ１の縁部とガラス基材ＲＳの縁部との間に位置する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、誘電体層ＤＬ１の第１方向Ｄ１に沿う縁部の位置およびアドレス電極ＡＥの端部の位置は、互いに同じに設定されてもよい。さらに、ガラス基材ＦＳの第１方向Ｄ１に沿う縁部の位置、誘電体層ＤＬ１の第１方向Ｄ１に沿う縁部の位置およびアドレス電極ＡＥの端部の位置は、互いに同じに設定されてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。【００４８】
上述した実施形態では、維持電極ＸＥ、走査電極ＹＥ、アドレス電極ＡＥの３電極が前面基板部１２に形成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、アドレス電極を兼ねるＸ電極（第２電極）と走査電極ＹＥ（第１電極）の２電極を前面基板部１２に形成してもよい。あるいは、維持電極ＸＥと走査電極ＹＥ間のサステイン放電を補助するＺ電極を設け、維持電極ＸＥ（第１電極の１つ）、走査電極ＹＥ（第１電極の１つ）、アドレス電極ＡＥ（第２電極）、Ｚ電極（第１電極の１つ）の４電極を前面基板部１２に形成してもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。【００４９】
上述した実施形態では、隔壁ＢＲが、アドレス電極ＡＥに対向する位置のみに配置される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図１０に示すように、アドレス電極ＡＥの垂直方向に延在する隔壁ＢＲ２が、ガラス基材ＲＳに形成されてもよい。図１０は、隔壁ＢＲ２が形成された背面基板部１４の概要を示している。上述した図８で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。図１０の例では、隔壁ＢＲ２は、隔壁ＢＲより低く形成される。すなわち、隔壁ＢＲ２の上面ＢＲ３は、隔壁ＢＲの上面ＢＲ１より低い位置に形成される。これにより、隔壁ＢＲ２に遮断されることなく、排気空間ＥＳを介して、組み立てられたＰＤＰ１０の放電空間ＤＳを真空状態に設定でき、放電ガスを放電空間ＤＳに封入できる。【００５０】
例えば、隔壁ＢＲ、ＢＲ２は、サンドブラスト法等により、ガラス基材ＲＳを削ることにより形成される。なお、放電空間ＤＳは、ペースト状の隔壁材料を塗布し、乾燥、サンドブラスト、焼成工程を経て形成されてもよい。また、隔壁ＢＲ、ＢＲ２を印刷による積層で形成してもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。【００５１】
上述した実施形態では、ガラス基材ＲＳの外周部（シール部ＳＬ）に形成された溝ＧＲ内にシール材ＳＭを配置する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、溝ＧＲを形成せずに、シール部ＳＬ（外周部）上にシール材ＳＭを配置してもよい。この場合、シール部ＳＬの上面ＳＬ１は、隔壁ＢＲの間に形成される凹部（放電空間ＤＳ）の底辺と略同一の高さに形成されてもよいし、隔壁ＢＲの上面ＢＲ１と略同一の高さに形成されてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。【００５２】
上述した実施形態では、透明電極Ｘｔ、Ｙｔが第２方向Ｄ２に沿って対向する位置に配置される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図１１に示すように、透明電極Ｘｔ２、Ｙｔ２の先端部ＳＤ１、ＳＤ２が第１方向Ｄ１に沿って対向する位置に配置されてもよい。図１１は、画像表示面側から見た電極Ｘｂ、Ｘｔ２、Ｙｂ、Ｙｔ２、ＡＥおよび隔壁ＢＲの状態を示している。図１１の例では、透明電極Ｘｔ２、Ｙｔ２およびアドレス電極ＡＥが、上述した実施形態と相違している。その他の構成は、上述した実施形態と同じである。上述した実施形態（図４）で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。【００５３】
バス電極Ｘｂに接続された透明電極Ｘｔ２の先端ＳＤ１は、バス電極Ｙｂに接続された透明電極Ｙｔ２の先端ＳＤ２に対向している。また、透明電極Ｘｔ２、Ｙｔ２は、対向部を広くするために、Ｔ字形状にそれぞれ形成されている。なお、透明電極Ｘｔ２、Ｙｔ２の形状は、長方形でもよいし、台形でもよい。また、突出部Ａｐは、アドレス電極ＡＥから各セルＣ１の透明電極Ｙｔ２に向けて突出し、アドレス電極ＡＥと一体に形成されている。このため、アドレス電極ＡＥと透明電極Ｙｔ２間に電圧を印加することにより、着目するセルＣ１でアドレス放電を発生させることができる。この場合にも、上述した実施形態と同様の効果を得ることができる。【００５４】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【産業上の利用可能性】
【００５５】
本発明は、プラズマディスプレイパネルおよびプラズマディスプレイ装置に適用できる。
【図１】
2008142734.tif 000003
【図２】
2008142734.tif 000004
【図３】
2008142734.tif 000005
【図４】
2008142734.tif 000006
【図５】
2008142734.tif 000007
【図６】
2008142734.tif 000008
【図７】
2008142734.tif 000009
【図８】
2008142734.tif 000010
【図９】
2008142734.tif 000011
【図１０】
2008142734.tif 000012
【図１１】
2008142734.tif 000013
【国際調査報告】
2008142734.tif 000014
2008142734.tif 000015
2008142734.tif 000016
2008142734.tif 000017