(57)【特許請求の範囲】
【請求項１】
データラインと、
前記データラインと交差されてスキャンパルスが供給される第１及び第２ゲートラインと、
高電位駆動電圧を発生する高電位駆動電圧源と、
低電位駆動電圧を発生する低電位駆動電圧源と、
前記高電位駆動電圧源と前記低電位駆動電圧源の間に流れる電流によって発光される発光素子と、
前記高電位駆動電圧源と前記発光素子の間に並列接続された第１及び第２駆動素子であって、各々のドレイン電極に前記高電位駆動電圧源が接続され、各々のゲート-ソース間電圧によって前記発光素子に流れる電流を制御する第１及び第２駆動素子と、
前記第１ゲートラインからの第１スキャンパルスに応じて、前記第１駆動素子のゲート電極に第１電圧を印加して前記第１駆動素子をターンオンさせると共に前記第１駆動素子に基準電流を前記発光素子を介さずに前記低電位駆動電圧源に向けて流すことにより前記第１駆動素子のソース電圧をセンシング電圧でセッティングした後、前記第１駆動素子のゲート-ソース間電圧を階調に応じて調節して保持し、前記第１駆動素子のゲート電極又はソース電極の電位を変化させて前記保持したゲート-ソース間電圧を減らす、または増やして前記発光素子に印加されるべき電流をスケーリングし、前記第２ゲートラインからの第２スキャンパルスに応じて、前記第２駆動素子のゲート電極に前記第１電圧を印加して前記第２駆動素子をターンオンさせると共に前記第２駆動素子に基準電流を前記発光素子を介さずに前記低電位駆動電圧源に向けて流して前記第２駆動素子のソース電圧を前記センシング電圧でセッティングした後、前記第２駆動素子のゲート-ソース間電圧を階調に応じて調節して保持し、前記第２駆動素子のゲート電極又はソース電極の電位を変化させて前記保持したゲート-ソース間電圧を減らす、または増やして前記発光素子に印加される電流をスケーリングする駆動電流安定化回路を備え、
前記第１駆動素子と前記第２駆動素子がｋ（ｋは自然数）フレーム期間で周期的に交互に駆動され、
前記第１スキャンパルスは第１の幅を持つ第１の第１スキャンパルスと第２の幅を持つ第２の第１スキャンパルスを含み、前記第２スキャンパルスは前記第１の幅を持つ第１の第２スキャンパルスと前記第２の幅を持つ第２の第２スキャンパルスを含み、
前記第１の第１スキャンパルスと前記第２の第１スキャンパルスはそれぞれ前記データラインを通じて供給される負極性データ電圧に同期されてｋフレームで周期的に交互に発生され、前記第１の第２スキャンパルスと前記第２の第２スキャンパルスはそれぞれ前記データラインを通じて供給される正極性データ電圧に同期されて前記ｋフレームで周期的に交互に発生されることを特徴とする有機発光ダイオード表示装置。
【請求項２】
前記第１電圧は前記高電位駆動電圧と前記低電位駆動電圧の間の電圧で決まる基準電圧に固定されることを特徴とする、請求項１記載の有機発光ダイオード表示装置。
【請求項３】
前記第１電圧は前記高電位駆動電圧であることを特徴とする、請求項１記載の有機発光ダイオード表示装置。
【請求項４】
前記第１及び第２駆動素子の各駆動素子について、前記駆動電流安定化回路は第１期間の間、前記駆動素子のソース電圧をセンシング電圧でセッティングした後、第２期間の間、前記駆動素子のゲート-ソース間電圧を調節して、
前記発光素子は前記第１及び第２期間の間にはターンオフされる一方、前記第２期間に続く第３期間の間にはターンオンされ、
前記第１期間はハイ論理電圧で維持される前記スキャンパルスの前半部区間であり、
前記第２期間はハイ論理電圧で維持される前記スキャンパルスの後半部区間であり、
前記第３期間は前記スキャンパルスがロー論理電圧で維持される区間であることを特徴とする、請求項１記載の有機発光ダイオード表示装置。
【請求項５】
前記第１及び第２駆動素子の各駆動素子について、前記駆動素子のソース電極の電位は前記センシング電圧に固定される一方、前記駆動素子のゲート電極の電位は前記第１電圧から下向きに変動され、
前記データラインと平行に形成されるセンシングラインをさらに備え、
前記駆動電流安定化回路は、
前記データライン及び前記センシングラインと前記第１ゲートラインの交差領域内で前記第１ゲートライン、前記第１駆動素子及び前記発光素子に接続される第１セル駆動回路と、
前記データライン及び前記センシングラインと前記第２ゲートラインの交差領域内で前記第２ゲートライン、前記第２駆動素子及び前記発光素子に接続される第２セル駆動回路と、
前記データライン及び前記センシングラインを介して前記第１及び第２セル駆動回路に接続されるデータ駆動回路を備えることを特徴とする、請求項４記載の有機発光ダイオード表示装置。
【請求項６】
前記データ駆動回路は、
前記第１期間の間、前記第１電圧を前記データラインに供給した後、前記第２期間の間、前記第１電圧からデータ変動分だけ下向きに変動されたデータ電圧を前記データラインに供給する第１データ駆動器と、
前記第１期間の間、前記センシングラインに前記基準電流を流して前記駆動素子のソース電圧をセッティングした後、前記第２期間の間、前記セッティングされた駆動素子のソース電圧を一定に維持させる第２データ駆動器を備えることを特徴とする、請求項５記載の有機発光ダイオード表示装置。
【請求項７】
前記第１データ駆動器は、
前記高電位駆動電圧と前記低電位駆動電圧の間の電圧で決まる基準電圧を発生する基準電圧源と、
前記基準電圧と前記データ電圧を交互に発生するデータ発生部と、
前記データ発生部からの前記基準電圧及びデータ電圧を安定化させて前記データラインに出力する第１バッファーを備え、
前記データ発生部は外部メモリーから供給される駆動時間による前記駆動素子の移動度偏差分を考慮して前記データ変動分を抽出して、前記基準電圧からこのデータ変動分を減算して前記データ電圧を発生し、
前記第２データ駆動器は、
前記基準電流を発生させるための基準電流源と、
前記センシング電圧を一定に維持させる第２バッファーと、
前記第１期間の間、前記基準電流源と前記第２バッファーの入力端の間の電流パスを形成する一方、前記第２期間の間には前記基準電流源と前記第２バッファーの入力端の間の電流パスを遮断する第１スイッチと、
前記第１期間の間前記センシングラインと前記基準電流源の間の電流パスを形成して、前記第２期間の間前記センシングラインと前記第２バッファーの出力端の間の電流パスを形成する第２スイッチを備えることを特徴とする、請求項６記載の有機発光ダイオード表示装置。
【請求項８】
前記第１及び第２駆動素子各々のゲート電極の電位は前記第１電圧に固定される一方、前記第１及び第２駆動素子各々のソース電極の電位は前記センシング電圧から上向きに変動されることを特徴とする、請求項１記載の有機発光ダイオード表示装置。
【請求項９】
前記第１電圧が供給される基準電圧供給配線をさらに備えることを特徴とする、請求項８記載の有機発光ダイオード表示装置。
【請求項１０】
前記第１セル駆動回路は、第１ノードを通じて前記第１駆動素子のゲート電極と接続された一方の電極と、第２ノードを通じて前記第１駆動素子のソース電極に接続された他方の電極を持つ第１ストレージキャパシターと、前記第１ゲートラインからの第１スキャンパルスに応答して前記データラインと前記第１ノードの間の電流パスを切り替える第１スイッチＴＦＴと、前記第１スキャンパルスに応答して前記センシングラインと前記第２ノードの間の電流パスを切り替える第２スイッチＴＦＴを備えて、
前記第２セル駆動回路は、第３ノードを通じて前記第２駆動素子のゲート電極と接続された一方の電極と、第４ノードを通じて前記第２駆動素子のソース電極に接続された他方の電極を持つ第２ストレージキャパシターと、前記第２ゲートラインからの第２スキャンパルスに応答して前記データラインと前記第３ノードの間の電流パスを切り替える第３スイッチＴＦＴと、前記第２スキャンパルスに応答して前記センシングラインと前記第４ノードの間の電流パスを切り替える第４スイッチＴＦＴを備える、請求項５記載の有機発光ダイオード表示装置。
【請求項１１】
前記データラインと前記第１ゲートラインの交差領域内で前記第１ゲートライン、前記第１駆動素子及び前記発光素子に接続される第１セル駆動回路と、
前記データラインと前記第２ゲートラインの交差領域内で前記第２ゲートライン、前記第２駆動素子及び前記発光素子に接続される第２セル駆動回路とを備え、
前記第１セル駆動回路は、第１ノードを通じて前記第１駆動素子のゲート電極と接続された一方の電極と、第２ノードを通じて前記第１駆動素子のソース電極に接続された他方の電極を持つ第１ストレージキャパシターと、前記第１ゲートラインからの第１スキャンパルスに応答して前記基準電圧供給配線と前記第１ノードの間の電流パスを切り替える第１スイッチＴＦＴと、前記第１スキャンパルスに応答して前記データラインと前記第２ノードの間の電流パスを切り替える第２スイッチＴＦＴを備え、
前記第２セル駆動回路は、第３ノードを通じて前記第２駆動素子のゲート電極と接続された一方の電極と、第４ノードを通じて前記第２駆動素子のソース電極に接続された他方の電極を持つ第２ストレージキャパシターと、前記第２ゲートラインからの第２スキャンパルスに応答して前記基準電圧供給配線と前記第３ノードの間の電流パスを切り替える第３スイッチＴＦＴと、前記第２スキャンパルスに応答して前記データラインと前記第４ノードの間の電流パスを切り替える第４スイッチＴＦＴを備える、請求項９記載の有機発光ダイオード表示装置。
【請求項１２】
前記データラインと前記第１ゲートラインの交差領域内で前記第１ゲートライン、前記第１駆動素子及び前記発光素子に接続される第１セル駆動回路と、
前記データラインと前記第２ゲートラインの交差領域内で前記第２ゲートライン、前記第２駆動素子及び前記発光素子に接続される第２セル駆動回路とを備え、
前記第１セル駆動回路は、第１ノードを通じて前記第１駆動素子のゲート電極と接続された一方の電極と、第２ノードを通じて前記第１駆動素子のソース電極に接続された他方の電極を持つ第１ストレージキャパシターと、前記第１ゲートラインからの第１スキャンパルスに応答して前記高電位駆動電圧源と前記第１ノードの間の電流パスを切り替える第１スイッチＴＦＴと、前記第１スキャンパルスに応答して前記データラインと前記第２ノードの間の電流パスを切り替える第２スイッチＴＦＴを備え、
前記第２セル駆動回路は、第３ノードを通じて前記第２駆動素子のゲート電極と接続された一方の電極と、第４ノードを通じて前記第２駆動素子のソース電極に接続された他方の電極を持つ第２ストレージキャパシターと、前記第２ゲートラインからの第２スキャンパルスに応答して前記高電位駆動電圧源と前記第３ノードの間の電流パスを切り替える第３スイッチＴＦＴと、前記第２スキャンパルスに応答して前記データラインと前記第４ノードの間の電流パスを切り替える第４スイッチＴＦＴを備える、請求項８記載の有機発光ダイオード表示装置。
【請求項１３】
前記第１の幅は前記第２の幅よりも小さいことを特徴とする請求項１記載の有機発光ダイオード表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機発光ダイオード表示装置に関し、より詳くは駆動時間による駆動ＴＦＴの劣化による駆動電流の劣化現象を防止ないしは軽減することで表示品質を高めるようにした有機発光ダイオード表示装置とその駆動方法に関する。
【背景技術】
【０００２】
最近、陰極線管の短所である重さと体積を減らすことができる各種平板表示装置（ＦＰＤ）が開発されている。このような平板表示装置は液晶表示装置（以下“ＬＣＤ”とも呼ぶ）、電界放出表示装置（ＦＥＤ）、プラズマディスプレイパネル（以下“ＰＤＰ”とも呼ぶ）及び電界発光素子などがある。
【０００３】
ＰＤＰは構造と製造工程が単純だから軽薄短小しながらも大画面化に一番有利な表示装置で注目されているが発光効率と輝度が低く消費電力が大きいという短所がある。スイッチング素子で薄膜トランジスター（以下“ＴＦＴ”とも呼ぶ）が適用されたＴＦＴ ＬＣＤは一番広く使われている平板表示素子だが非発光素子であるから視野角が狭くて応答速度が低いという問題点がある。これに比べて、電界発光素子は発光層の材料によって無機発光ダイオード表示装置と有機発光ダイオード表示装置に大別されて特に、有機発光ダイオード表示装置は自ら発光する自発光素子を利用することで応答速度が早く発光効率、輝度及び視野角が大きいという長所がある。
【０００４】
有機発光ダイオード表示装置は図１のように有機発光ダイオードを持つ。有機発光ダイオードはアノード電極とカソード電極の間に形成された有機化合物層（ＨＩＬ、ＨＴＬ、ＥＭＬ、ＥＴＬ、ＥＩＬ）を備える。
【０００５】
有機化合物層は正孔注入層（ＨＩＬ）７８ｅ、正孔輸送層（ＨＴＬ）７８ｄ、発光層（ＥＭＬ）７８ｃ、電子輸送層（ＥＴＬ）７８ｂ及び電子注入層（ＥＩＬ）７８ａを含む。
【０００６】
アノード電極とカソード電極に駆動電圧が印加されれば正孔輸送層（ＨＴＬ）７８ｄをパスした正孔と電子輸送層（ＥＴＬ）７８ｂをパスした電子が発光層（ＥＭＬ）７８ｃに移動されて励起子を形成して、その結果発光層（ＥＭＬ）７８ｃが可視光を発生するようになる。
【０００７】
有機発光ダイオード表示装置はこのような有機発光ダイオードが含まれた画素をマトリックス形態で配列してスキャンパルスによって選択された画素の明るさをデジタルビデオデータの階調によって制御する。
【０００８】
このような有機発光ダイオード表示装置はパッシブマトリックス方式と、スイッチング素子としてＴＦＴを利用するアクティブマトリックス方式で分けられる。
【０００９】
この内アクティブマトリックス方式は能動素子であるＴＦＴを選択的にターン-オンさせて画素を選択してストレージキャパシターに維持される電圧で画素の発光を維持する。
【００１０】
図２はアクティブマトリックス方式の有機発光ダイオード表示装置において一つの画素を等価的に示す回路図である。
【００１１】
図２を参照すれば、アクティブマトリックス方式の有機発光ダイオード表示装置の画素は有機発光ダイオード（ＯＬＥＤ）、お互いに交差するデータライン（ＤＬ）及びゲートライン（ＧＬ）、スイッチＴＦＴ（ＳＷ）、駆動ＴＦＴ（ＤＲ）、及びストレージキャパシター（Ｃｓｔ）を備える。スイッチＴＦＴ（ＳＷ）と駆動ＴＦＴ（ＤＲ）は Ｎ−タイプＭＯＳ−ＦＥＴからなる。
【００１２】
スイッチＴＦＴ（ＳＷ）はゲートライン（ＧＬ）からのスキャンパルスに応答してターン-オンされることで自分のソース電極とドレーン電極の間の電流パスを導通させる。このスイッチＴＦＴ（ＳＷ）のオンタイム期間の間データライン（ＤＬ）からのデータ電圧はスイッチＴＦＴ（ＳＷ）のソース電極とドレーン電極を経由して駆動ＴＦＴ（ＤＲ）のゲート電極とストレージキャパシター（Ｃｓｔ）に印加される。
【００１３】
駆動ＴＦＴ（ＤＲ）は自分のゲート電極とソース電極の間の差電圧（Ｖｇｓ）によって有機発光ダイオード（ＯＬＥＤ）に流れる電流を制御する。
【００１４】
ストレージキャパシター（Ｃｓｔ）は自分の一側電極に印加されたデータ電圧を貯蔵することで駆動ＴＦＴ（ＤＲ）のゲート電極に供給される電圧を一フレーム期間の間一定に維持させる。
【００１５】
有機発光ダイオード（ＯＬＥＤ）は図１のような構造に具現される。この有機発光ダイオード（ＯＬＥＤ）は駆動ＴＦＴ（ＤＲ）のソース電極と低電位駆動電圧源（ＶＳＳ）の間に接続される。
【００１６】
図２のような画素の明るさは下の数１のように有機発光ダイオード（ＯＬＥＤ）に流れる電流に比例する。
【００１７】
【数１】
0005483860.tif 000002
【００１８】
ここで、‘Ｖｇｓ’は駆動ＴＦＴ（ＤＲ）のゲート電圧（Ｖｇ）とソース電圧（Ｖｓ）の間の差電圧 、‘Ｖｄａｔａ’はデータ電圧、‘Ｖｓｓ’は低電位駆動電圧、‘Ｉｏｌｅｄ’は駆動電流、‘Ｖｔｈ’は駆動ＴＦＴ（ＤＲ）のしきい電圧、‘β’は駆動ＴＦＴ（ＤＲ）の移動度及び寄生容量によって決まる定数値をそれぞれ意味する。
【００１９】
数１のように、有機発光ダイオード（ＯＬＥＤ）の電流（Ｉｏｌｅｄ）は駆動ＴＦＴ（ＤＲ）のしきい電圧（Ｖｔｈ）に大きく影響される。
【００２０】
一般的に同一な極性のゲート電圧が駆動ＴＦＴ（ＤＲ）のゲート電極で長期間印加されればゲート-バイアスストレスが増加して駆動ＴＦＴ（ＤＲ）のしきい電圧（Ｖｔｈ）が大きくなり、これにより駆動ＴＦＴ（ＤＲ）の動作特性が変わるようになる。このような駆動ＴＦＴ（ＤＲ）の動作特性変化は図３の実験結果でも分かる。
【００２１】
図３はチャンネル幅/チャンネル長さ（Ｗ／Ｌ）が１２０μｍ／６μｍである試料用水素化された非晶質シリコーンＴＦＴ（Ａ−Ｓｉ：Ｈ ＴＦＴ）にポジティブゲート-バイアスストレスを印加した時その試料用Ａ−Ｓｉ：Ｈ ＴＦＴの特性変化をもたらすということを示す実験結果である。  
図３において横軸は試料用Ａ−Ｓｉ：Ｈ ＴＦＴのゲート電圧［Ｖ］であり縦軸は試料用Ａ−Ｓｉ：Ｈ ＴＦＴのソース電極とドレーン電極の間の電流［Ａ］を示す。
【００２２】
図３は試料用Ａ−Ｓｉ：Ｈ ＴＦＴのゲート電極に＋３０Ｖの電圧を印加する時電圧印加時間によるＴＦＴのしきい電圧と伝達特性曲線の移動を見せてくれる。図３で分かるように、Ａ−Ｓｉ：Ｈ ＴＦＴのゲート電極に正極性の電圧が印加される時間が長くなるほどＴＦＴの伝達特性曲線が右側に移動してそのＡ−Ｓｉ：Ｈ ＴＦＴのしきい電圧が上昇する。(Ｖｔｈ１からＶｔｈ４にしきい電圧が上昇)
【００２３】
駆動時間による駆動ＴＦＴ（ＤＲ）のしきい電圧上昇幅は画素ごとに変わる。例えば、第１データ電圧が長期間の間印加された第１画素に比べて第１データ電圧より大きい第２データ電圧が長期間の間印加された第２画素で駆動ＴＦＴ（ＤＲ）のしきい電圧上昇幅は大きくなる。この場合同一なデータ電圧によって有機発光ダイオードに流れる駆動電流量は第１画素に比べて第２画素でさらに少なくなるようになって、これにより表示品質が落ちるようになる。
【００２４】
このような表示品質低下現象を防止するため、最近駆動ＴＦＴ（ＤＲ）にネガティブゲート-バイアスストレスを印加して駆動ＴＦＴ（ＤＲ）のしきい電圧上昇を抑制する方法が提案されている。しかし、画素データとしてネガティブ電圧を印加して駆動ＴＦＴ（ＤＲ）のしきい電圧上昇を抑制する方法だけでは画素ことにの駆動電流差を完全に償うことは難しい実情である。なぜなら、上の数１のように、有機発光ダイオード（ＯＬＥＤ）に流れる電流（Ｉｏｌｅｄ）は駆動ＴＦＴ（ＤＲ）のしきい電圧にだけ影響されるのではなく、低電位駆動電圧（Ｖｓｓ）を供給するためのＶｓｓ供給配線の電位値及び‘β’に含まれる駆動ＴＦＴ（ＤＲ）の移動度にも影響されるからである。表示パネルの各画素に駆動電流が流れるようになればＶｓｓ供給配線が持っている抵抗によって画素の位置によってＶｓｓ電位が変わるようになってまた、駆動ＴＦＴ（ＤＲ）の移動度もやっぱり駆動時間によって劣化される特性を持つので、各画素毎に駆動電流の偏差を減らして表示品質を高めるためには各駆動ＴＦＴ（ＤＲ）のしきい電圧差、Ｖｓｓ供給配線の電位差及び各駆動ＴＦＴ（ＤＲ）の移動度の差を全体的に償う必要がある。
【発明の開示】
【発明が解決しようとする課題】
【００２５】
したがって、本発明の目的は駆動時間による駆動ＴＦＴの劣化による駆動電流の劣化現象を低減することで表示品質を高めるようにした有機発光ダイオード表示装置とその駆動方法を提供することにある。
【００２６】
本発明の他の目的は画素それぞれの駆動ＴＦＴのしきい電圧差及び移動度の差とＶｓｓ供給配線の電位差を全体的に償うことで表示品質を高めるようにした有機発光ダイオード表示装置とその駆動方法を提供することにある。
【００２７】
本発明のまた他の目的は駆動ＴＦＴのしきい電圧の劣化を最小化することができるようにした有機発光ダイオード表示装置とその駆動方法を提供することにある。
【課題を解決するための手段】
【００２８】
前記目的を果たすために、本発明の実施形態に係る有機発光ダイオード表示装置はデータラインと、前記データラインと交差されてスキャンパルスが供給されるゲートラインと、高電位駆動電圧を発生する高電位駆動電圧源と、低電位駆動電圧を発生する低電位駆動電圧源と、前記高電位駆動電圧源と前記低電位駆動電圧源の間に流れる電流によって発光される発光素子と、前記高電位駆動電圧源と前記発光素子の間に接続されて自分のゲート電極とソース電極間電圧によって前記発光素子に流れる電流を制御する駆動素子と、前記駆動素子のゲート電極に第１電圧を印加して前記駆動素子をターンオンさせることと共に前記駆動素子を通じて基準電流をシンクさせて前記駆動素子のソース電圧をセンシング電圧でセッティングした後、前記駆動素子のゲート電極とソース電極間電圧を調節して前記発光素子に印加される電流を前記基準電流からスケーリングさせる駆動電流安定化回路を備える。
【００２９】
本発明の実施形態に係る有機発光ダイオード表示装置の駆動方法はデータラインと、前記データラインと交差されてスキャンパルスが供給されるゲートラインと、高電位駆動電圧を発生する高電位駆動電圧源と、低電位駆動電圧を発生する低電位駆動電圧源と、前記高電位駆動電圧源と前記低電位駆動電圧源の間に流れる電流によって発光される発光素子と、前記高電位駆動電圧源と前記発光素子の間に接続されて自分のゲート電極とソース電極間電圧によって前記発光素子に流れる電流を制御する駆動素子を持つ有機発光ダイオード表示装置の駆動方法において、前記駆動素子のゲート電極に第１電圧を印加して前記駆動素子をターンオンさせる第１段階と、前記駆動素子を通じて基準電流をシンクさせて前記駆動素子のソース電圧をセンシング電圧でセッティングする第２段階と、前記駆動素子のゲート電極とソース電極間電圧を調節して前記発光素子に印加される電流を前記基準電流からスケーリングさせる第３段階を含む。
【００３０】
本発明の実施形態に係る駆動電流安定化回路は、発光素子の駆動のための駆動素子に印加される高電位駆動電圧を発生する高電位駆動電圧源と、低電位駆動電圧を発生する低電位駆動電圧源と、前記駆動素子のゲート電極に第１電圧を印加して前記駆動素子をターンオンさせることと共に前記駆動素子を通じて基準電流をシンクさせて前記駆動素子のソース電圧をセンシング電圧でセッティングした後、前記駆動素子のゲート電極とソース電極間電圧を調節して前記発光素子に印加される電流を前記基準電流からスケーリングさせるデータ駆動回路を備える。
【発明の効果】
【００３１】
前述したように、本発明に係る有機発光ダイオード表示装置とその駆動方法は電流駆動方式及び電圧駆動方式を混用したハイブリッド方式を利用して駆動ＴＦＴのしきい電圧差及び移動度の差とＶｓｓ供給配線の電位差を全体的に償うことで、駆動電流の劣化現象を低減して表示品質を大きく向上させることができる。
【００３２】
さらに、本発明に係る有機発光ダイオード表示装置とその駆動方法は一画素内に駆動素子をデュアルで構成して一定期間を周期的に交互に駆動される二つのスキャン信号を利用して駆動素子を交互にハイブリッド駆動させることで駆動素子のしきい電圧の劣化を最小化することができる。
【発明を実施するための最良の形態】
【００３３】
以下では本発明に係る具体的な実施形態を図４乃至図２１を参照して説明する。
【００３４】
＜第１実施形態＞
【００３５】
本発明の第１実施形態に係る有機発光ダイオード表示装置では電流データを階調別で制御することは難しいから、比較的高いレベルを持つ基準電流を利用して補償のための電圧値をセッティングして、このセッティングされた電圧値をダウンスケーリングさせて実際有機発光ダイオードに流れる駆動電流を形成する。第１実施形態に係る有機発光ダイオード表示装置では駆動素子のソース電極の電位をセッティングされた電圧で固定させて駆動素子のゲート電極の電位を既に供給された基準電圧から下向き変動させて駆動電流をダウンスケーリングさせる。
【００３６】
図４は本発明の第１実施形態に係る有機発光ダイオード表示装置を示すブロック図である。図５は図４のデータ駆動回路の詳細構成を示す。
【００３７】
図４及び図５を参照すれば、本発明の第１実施形態に係る有機発光ダイオード表示装置は表示パネル１１６、ゲート駆動回路１１８、データ駆動回路１２０及びタイミングコントローラ１２４を備える。
【００３８】
表示パネル１１６はお互いに一対一に対応されてｍ個の対を成すｍ個のデータライン（ＤＬ１乃至ＤＬｍ）及びｍ個のセンシングライン（ＳＬ１乃至ＳＬｍ）と、ｎ個のゲートライン（ＧＬ１乃至ＧＬｎ）の交差領域に形成されたｍ×ｎ個の画素１２２を備える。このような表示パネル１１６にはそれぞれの画素１２２に高電位駆動電圧（Ｖｄｄ）を供給する信号配線（ａ）、低電位駆動電圧（Ｖｓｓ）を供給する信号配線（ｂ）が形成される。ここで、高電位駆動電圧（Ｖｄｄ）及び低電位駆動電圧（Ｖｓｓ）はそれぞれ高電位駆動電圧源（ＶＤＤ）及び低電位駆動電圧源（ＶＳＳ）から発生される。
【００３９】
ゲート駆動回路１１８はタイミングコントローラ１２４からのゲート制御信号（ＧＤＣ）に応答して図７のようなスキャンパルス（ＳＰ）を発生してゲートライン（ＧＬ１乃至ＧＬｎ）に順に供給する。
【００４０】
データ駆動回路１２０はデータライン（ＤＬ１乃至ＤＬｍ）に接続される第１データ駆動器１２０ａとセンシングライン（ＳＬ１乃至ＳＬｍ）に接続される第２データ駆動器１２０ｂを備える。第１及び第２駆動器（１２０ａ、１２０ｂ）は便宜上表示パネルを基準で上下で分けて示したが、一つの単位に集積化されることができることは勿論である。
【００４１】
第１データ駆動器１２０ａは図７の第１期間（Ｔ１）間基準電圧（Ｖｒｅｆ）をデータライン（ＤＬ１乃至ＤＬｍ）に供給した後、第２期間（Ｔ２）の間基準電圧（Ｖｒｅｆ）からデータ変動分（ΔＶｄａｔａ）位下向き変動されたデータ電圧（Ｖｄａｔａ）をデータライン（ＤＬ１乃至ＤＬｍ）に供給する。このために、第１データ駆動器１２０ａは図５のように基準電圧（Ｖｒｅｆ）とデータ電圧（Ｖｄａｔａ）を交互に発生するデータ発生部１２０１ａと、データ発生部１２０１ａからの基準電圧（Ｖｒｅｆ）及びデータ電圧（Ｖｄａｔａ）を安定化させてデータライン（ＤＬｊ、１≦ｊ≦ｍ）に出力する第１バッファー１２０２ａを備える。データ発生部１２０１ａは基準電圧源（ＶＲＥＦ）、データモジュレーター（ＤＭ）及びマルチプレクサー（ＭＵＸ）を含む。基準電圧源（ＶＲＥＦ）は高電位駆動電圧（Ｖｄｄ）と低電位駆動電圧（Ｖｓｓ）の間の電圧で決まる基準電圧（Ｖｒｅｆ）を発生する。データモジュレーター（ＤＭ）はタイミングコントローラ１２４からのデジタルビデオデータ（ＲＧＢ）と画素１２２内に形成された駆動ＴＦＴの駆動時間による移動度偏差分（ＭＶ）を利用してデータ変動分（ΔＶｄａｔａ）を抽出して、基準電圧（Ｖｒｅｆ）からこのデータ変動分（ΔＶｄａｔａ）を減算してデータ電圧（Ｖｄａｔａ）を発生する。駆動ＴＦＴの駆動時間による移動度偏差分（ＭＶ）は各画素別で外部メモリーにあらかじめ貯蔵されている。マルチフレクサー（ＭＵＸ）はタイミングコントローラ１２４から供給されるスイッチ制御信号（ＳＣ)に応答して第１期間（Ｔ１）間には基準電圧源（ＶＲＥＦ）からの基準電圧（Ｖｒｅｆ）を選択して出力して、第２期間（Ｔ２）間にはデータモジュレーター（ＤＭ）からのデータ電圧（Ｖｄａｔａ）を選択して出力する。ここで、第１期間（Ｔ１）はハイ論理電圧で維持されるスキャンパルス（ＳＰ）の前半部区間に定義されて、 第２期間（Ｔ２）はハイ論理電圧で維持されるスキャンパルス（ＳＰ）の後半部区間に定義される。
【００４２】
第２データ駆動器１２０ｂは第１期間（Ｔ１）間センシングライン（ＳＬ１乃至ＳＬｍ）を通じて基準電流（Ｉｒｅｆ）をシンク（Ｓｉｎｋ）させて駆動ＴＦＴのソース電圧をセンシング電圧（Ｖｓｅｎ）にセッティングした後、第２期間（Ｔ２）間セッティングされたセンシング電圧（Ｖｓｅｎ）を一定に維持させる。このために、第２データ駆動器１２０ｂは図５のように基準電流（Ｉｒｅｆ）をシンクさせるための基準電流源（ＩＲＥＦ）と、セッティングされたセンシング電圧（Ｖｓｅｎ）を一定に維持させるための制２バッファー１２０２ｂと、タイミングコントローラ１２４から供給されるスイッチ制御信号（ＳＣ)に応答して基準電流源（ＩＲＥＦ）と第２バッファー１２０２ｂの入力端（ＩＮ）の間の電流パスを切り替える第１スイッチ（Ｓ１）と、タイミングコントローラ１２４から供給されるスイッチ制御信号（ＳＣ)に応答してセンシングライン（ＳＬｊ、１≦ｊ≦ｍ）と基準電流源（ＩＲＥＦ）の間、及びセンシングライン（ＳＬｊ）と第２バッファー１２０２ｂの出力端（ＯＵＴ）の間の電流パスを切り替える 第２スイッチ（Ｓ２）を備える。第１期間（Ｔ１）間、第１スイッチ（Ｓ１）は基準電流源（ＩＲＥＦ）第２バッファー１２０２ｂの入力端（ＩＮ）の間の電流パスを形成して、第２スイッチ（Ｓ２）はセンシングライン（ＳＬｊ）と基準電流源（ＩＲＥＦ）の間の電流パスを形成する。これによって、セッティングされたセンシング電圧（Ｖｓｅｎ）が第２バッファー１２０２ｂの入力端（ＩＮ）に印加される。第２期間（Ｔ２）間、第１スイッチ（Ｓ１）は基準電流源（ＩＲＥＦ）と第２バッファー１２０２ｂの入力端（ＩＮ）の間の電流パスを遮断して、第２スイッチＳ２はセンシングライン（ＳＬｊ）と第２バッファー１２０２ｂの出力端（ＯＵＴ）の間の電流パスを形成する。これによって、センシング電圧（Ｖｓｅｎ）は第２バッファー１２０２ｂの入力端（ＩＮ）に印加された値と同一な値でセンシングライン（ＳＬｊ）に出力されるようになる。
【００４３】
タイミングコントローラ１２４は外部からのデジタルビデオデータ（ＲＧＢ）をデータ駆動回路１２０に供給して垂直/水平同期信号（Ｈ．Ｖｓｙｎｃ）とクロック信号（ＣＬＫ）などを利用してゲート駆動回路１１８とデータ駆動回路１２０の動作タイミングを制御する制御信号（ＤＤＣ、ＧＤＣ）を発生する。そして、タイミングコントローラ１２４は第１及び第２期間（Ｔ１、Ｔ２）に同期されるスイッチ制御信号（ＳＣ)を発生する。このタイミングコントローラ１２４内には各画素別駆動ＴＦＴの駆動時間による移動度偏差分(ＭＶ)を貯蔵するためのメモリーが集積されることができる。
【００４４】
画素１２２それぞれは図６のように有機発光ダイオード（ＯＬＥＤ）、駆動ＴＦＴ（ＤＲ）、２個のスイッチＴＦＴ（ＳＷ１、ＳＷ２）及びストレージキャパシター（Ｃｓｔ）を備える。
【００４５】
図６は図４に示された［ｊ、ｊ］番目画素１２２の等価回路図であり、図７は画素１２２の動作を説明するための駆動波形図である。図７で第１期間（Ｔ１）は基準電流（Ｉｒｅｆ）アドレス期間を指示して、第２期間（Ｔ２）はデータ電圧（Ｖｄａｔａ）アドレス期間を指示して、第３期間（Ｔ３）は発光期間を指示する。
【００４６】
図６及び図７を参照すれば、本発明の第１実施形態に係る画素１２２は ｊ番目信号ライン（ＧＬｊ、ＤＬｊ、ＳＬｊ)の交差領域に形成される有機発光ダイオード（ＯＬＥＤ）、駆動ＴＦＴ（ＤＲ）及び有機発光ダイオード（ＯＬＥＤ）と駆動ＴＦＴ（ＤＲ）を駆動させるためのセル駆動回路１２２ａを備える。
【００４７】
駆動ＴＦＴ（ＤＲ）のゲート電極（Ｇ）は第１ノード（n1)を通じてセル駆動回路１２２ａに接続されて、駆動ＴＦＴ（ＤＲ）のドレーン電極（Ｄ）は高電位駆動電圧源（ＶＤＤ）に接続されて、駆動ＴＦＴ（ＤＲ）のソース電極（Ｓ）は第２ノード（ｎ２）を通じてセル駆動回路１２２ａに接続される。駆動ＴＦＴ（ＤＲ）は自分のゲート電極（Ｇ）に印加されるゲート電圧とソース電極（Ｓ）に印加されるソース電圧の差電圧（Ｖｇｓ）によって有機発光ダイオード（ＯＬＥＤ）に流れる電流を制御する。ここで、駆動ＴＦＴ（ＤＲ）はＮタイプ電子金属酸化膜半導体電界効果トランジスター（ＭＯＳＦＥＴ）に具現される。そして、駆動ＴＦＴ（ＤＲ）の半導体層は非晶質シリコーン層を含む。
【００４８】
有機発光ダイオード（ＯＬＥＤ）のアノード電極は第２ノード（ｎ２）を通じて駆動ＴＦＴ（ＤＲ）とセル駆動回路１２２ａに共通接続されて、カソード電極は低電位駆動電圧源（ＶＳＳ）に接続される。有機発光ダイオード（ＯＬＥＤ）は図１のような構造を持って、駆動ＴＦＴ（ＤＲ）によって制御される駆動電流によって発光することで表示装置の階調を表現する。
【００４９】
セル駆動回路１２２ａは第１スイッチＴＦＴ（ＳＷ１）、第２スイッチＴＦＴ（ＳＷ２）及びストレージキャパシター（Ｃｓｔ）を備える。このようなセル駆動回路１２２ａは前述したデータ駆動回路とともに駆動時間による有機発光ダイオード（ＯＬＥＤ）に流れる駆動電流が劣化されることを防止ないしは軽減するための駆動電流安定化回路を構成する。
【００５０】
セル駆動回路１２２ａを含む駆動電流安定化回路は第１期間（Ｔ１）の間駆動ＴＦＴ（ＤＲ）のゲート電極（Ｇ）に基準電圧（Ｖｒｅｆ）を印加して駆動ＴＦＴ（ＤＲ）をターンオンさせることと共に駆動ＴＦＴ（ＤＲ）を通じて基準電流（Ｉｒｅｆ）をシンクさせてその時の駆動ＴＦＴ（ＤＲ）のソース電圧をセンシング電圧（Ｖｓｅｎ）でセッティングした後、第２期間（Ｔ２）の間駆動ＴＦＴ（ＤＲ）のソース電圧をセッティングされたセンシング電圧（Ｖｓｅｎ）で固定させて駆動ＴＦＴ（ＤＲ）のゲート電極（Ｇ）電位を基準電圧（Ｖｒｅｆ）からデータ変動分（ΔＶｄａｔａ）が減算されたデータ電圧（Ｖｄａｔａ）で低めて駆動ＴＦＴ（ＤＲ）のゲート-ソース間電圧を減らすことで第３期間（Ｔ３）間有機発光ダイオード（ＯＬＥＤ）に印加される電流を階調に当たるようにダウンスケーリングさせる。
【００５１】
このために、第１スイッチＴＦＴ（ＳＷ１）のゲート電極（Ｇ）はｊ番目ゲートライン（ＧＬｊ）に接続されて、第１スイッチＴＦＴ（ＳＷ１）のドレーン電極（Ｄ）はｊ番目データライン（ＤＬｊ）を通じて第１データ駆動器１２０ａに接続されて、第１スイッチＴＦＴ（ＳＷ１）のソース電極（Ｓ）は第１ノード（ｎ１）に接続される。第１スイッチＴＦＴ（ＳＷ１）はスキャンパルス（ＳＰ）に応答してデータライン（ＤＬｊ）と第１ノード（ｎ１)の間の電流パスを切り替えることで、第１期間（Ｔ１）間駆動ＴＦＴ（ＤＲ）のゲート電極（Ｇ）の電位が基準電圧（Ｖｒｅｆ）で維持された後第２期間（Ｔ２）間データ電圧（Ｖｄａｔａ）に下向き変動されるようにする。
【００５２】
第２スイッチＴＦＴ（ＳＷ２）のゲート電極（Ｇ）はｊ番目ゲートライン（ＧＬｊ）に接続されて、第２スイッチＴＦＴ（ＳＷ２）のドレーン電極（Ｄ）はｊ番目センシングライン（ＳＬｊ）を通じて第２データ駆動器１２０ｂに接続されて、第２スイッチＴＦＴ（ＳＷ２）のソース電極（Ｓ）は第２ノード（ｎ２）に接続される。第２スイッチＴＦＴ（ＳＷ２）はスキャンパルス（ＳＰ）に応答してセンシングライン（ＳＬｊ）と第２ノード（ｎ２）の間の電流パスを切り替えることで、第１期間（Ｔ１）間基準電流（Ｉｒｅｆ）が駆動ＴＦＴ（ＤＲ）と自分を通じてシンクされるようにする。このような基準電流（Ｉｒｅｆ）のシンク作用によって、駆動ＴＦＴ（ＤＲ）のソース電圧はセンシング電圧（Ｖｓｅｎ）でセッティングされた後、第２期間（Ｔ２）間にもそのまま維持される。
【００５３】
ストレージキャパシター（Ｃｓｔ）は第１ノード（ｎ１）に接続された一側電極と、第２ノード（ｎ２）に接続された他側電極を持つ。ストレージキャパシター（Ｃｓｔ）は第１及び第２期間（Ｔ１、Ｔ２）を通じて設定された駆動ＴＦＴ（ＤＲ）のゲート-ソース間電圧（Ｖｇｓ）を有機発光ダイオード（ＯＬＥＤ）が発光される第３期間（Ｔ３）間一定に維持させる役目をする。
【００５４】
このような画素１２２の詳細動作を図７と図８Ａ乃至図８Ｃを参照して段階的に説明すれば次のようである。
【００５５】
図７及び図８Ａを参照すれば、第１期間（Ｔ１）の間スキャンパルス（ＳＰ）はハイ論理電圧に発生されて第１及び第２スイッチＴＦＴ（ＳＷ１、ＳＷ２）をターンオンさせる。第１及び第２スイッチＴＦＴ（ＳＷ１、ＳＷ２）のターンオンによって、第１ノード（ｎ１）には基準電圧（Ｖｒｅｆ）が印加されて駆動ＴＦＴ（ＤＲ）がターンオンされる。そして、駆動ＴＦＴ（ＤＲ）のターンオンによって、駆動ＴＦＴ（ＤＲ）と第２ノード（ｎ２）を経由して高電位駆動電圧源（ＶＤＤ）からデータ駆動回路で下の数２のような基準電流（Ｉｒｅｆ）がシンクされる。
【００５６】
【数２】
0005483860.tif 000003
【００５７】
ここで、‘β’は駆動ＴＦＴ（ＤＲ）の移動度及び寄生容量によって決まる定数値、‘Ｖｓｅｎ’は第２ノード（ｎ２）にセッティングされるセンシング電圧及び‘Ｖｔｈ’は駆動ＴＦＴ（ＤＲ）のしきい電圧をそれぞれ意味する。
【００５８】
第２ノード（ｎ２）のセンシング電圧（Ｖｓｅｎ）は駆動ＴＦＴ（ＤＲ）の特性偏差及び表示パネル内の画素の位置によって画素の間他の値でセッティングされる。例えば、センシング電圧（Ｖｓｅｎ）は駆動ＴＦＴ（ＤＲ）のしきい電圧（Ｖｔｈ）が大きい第１画素より駆動ＴＦＴ（ＤＲ）のしきい電圧(Vth)が相対的に小さな第２画素で大きい値でセッティングされて、駆動ＴＦＴ（ＤＲ）の移動度が低い第１画素より駆動ＴＦＴ（ＤＲ）の移動度が高い第２画素で大きい値でセッティングされて、Ｖｓｓ供給配線の電位が高い第１画素よりＶｓｓ供給配線の電位が低い第２画素で大きい値段でセッティングされる。このように、駆動ＴＦＴ（ＤＲ）の特性偏差及び表示パネル内の画素の位置によって画素の間他の値段でセッティングされるセンシング電圧（Ｖｓｅｎ）によって、画素それぞれの駆動ＴＦＴのしきい電圧差及び移動度の差とＶｓｓ供給配線の電位差は全体的に補償されて、すべての画素は同一なデータ電圧に応答して同一な電流が流れるようにプログラミングされるようになる。
【００５９】
一方、第１期間（Ｔ１）間基準電流（Ｉｒｅｆ）がシンクされる時、有機発光ダイオード（ＯＬＥＤ）はバイアス動作点がつかまりながらターンオフされるようにしなければならない。このために、低電位駆動電圧源（ＶＳＳ）の電位を基準電圧（Ｖｒｅｆ）で駆動ＴＦＴ（ＤＲ）のしきい電圧（Ｖｔｈ）と有機発光ダイオード（ＯＬＥＤ）のしきい電圧（Ｖｏｌｅｄ）を抜いた値より高く設定することが望ましい。有機発光ダイオード（ＯＬＥＤ）のターンオフ状態は第２期間（Ｔ２）の内にも維持される。
【００６０】
図７及び図８Ｂを参照すれば、第２期間（Ｔ２）の間スキャンパルス（ＳＰ）はハイ論理電圧状態を維持して第１及び第２スイッチＴＦＴ（ＳＷ１、ＳＷ２）のターンオン状態を維持させる。
【００６１】
この時、第２ノード（ｎ２）の電位はデータ駆動回路によってセンシング電圧（Ｖｓｅｎ）で一定に維持される一方、第１ノード（ｎ１）の電位はデータ駆動回路を通じて基準電圧（Ｖｒｅｆ）からデータ変動分（ΔＶｄａｔａ）が減算されたデータ電圧（Ｖｄａｔａ）が供給されることで第１期間（Ｔ１）に比べて低くなるようになる。このように第１ノード（ｎ１）の電位を低めて駆動ＴＦＴ（ＤＲ）のゲート-ソース間電圧を減らす理由は、有機発光ダイオード（ＯＬＥＤ）に印加される電流を基準電流（Ｉｒｅｆ）レベルから実際階調に当たる駆動電流レベルで変換するためである。ストレージキャパシター（Ｃｓｔ）はダウンスケーリングされた駆動ＴＦＴ（ＤＲ）のゲート-ソース間電圧を維持させてプログラミングされた電流を一定に維持する。
【００６２】
図７及び図８Ｃを参照すれば、第３期間（Ｔ３）の間スキャンパルス（ＳＰ）はロー論理電圧で状態が反転されて第１及び第２スイッチＴＦＴ（ＳＷ１、ＳＷ２)をターンオフさせる。
【００６３】
第１及び第２スイッチＴＦＴ（ＳＷ１、ＳＷ２）がターンオフされても、駆動ＴＦＴ（ＤＲ）のドレーン-ソース間には相変らずプログラミングされた電流すなわち、ダウンスケーリングされた電流が流れる。この電流は有機発光ダイオード（ＯＬＥＤ）のアノード電極に接続された第２ノード（ｎ２）電位をセンシング電圧（Ｖｓｅｎ）から有機発光ダイオード（ＯＬＥＤ）のしきい電圧（Ｖｏｌｅｄ）と低電位駆動電圧（Ｖｓｓ）の合算電圧（Ｖｓｅｎ＋Ｖｓｓ＋Ｖｏｌｅｄ）以上に上昇させることで、有機発光ダイオード（ＯＬＥＤ）をターンオンさせる。ここで、第２ノード（ｎ２）の電位が上昇されれば、第１ノード（ｎ１)の電位もストレージキャパシター（Ｃｓｔ）のブースティング（Ｂｏｏｓｔｉｎｇ）効果によって同一な幅（Ｖｓｓ＋Ｖｏｌｅｄ）に上昇される。結果的に第２期間（Ｔ２）間プログラミングされた電流は第３期間（Ｔ３）間にもそのまま維持される。
【００６４】
第３期間（Ｔ３）間有機発光ダイオード（ＯＬＥＤ）に流れる電流（Ｉｏｌｅｄ）は下の数３のようである。
【００６５】
【数３】
0005483860.tif 000004
【００６６】
このような数３に数２を代入すれば、有機発光ダイオード（ＯＬＥＤ）に流れる電流（Ｉｏｌｅｄ）は下の数４の（２）のようである。
【００６７】
【数４】
0005483860.tif 000005
【００６８】
数４の（２）を参照すれば、有機発光ダイオード（ＯＬＥＤ）に流れる電流（Ｉｏｌｅｄ）は基準電流（Ｉｒｅｆ）値及びデータ変動分（ΔＶｄａｔａ）にだけ純粋に寄り掛かるようになる。すなわち、駆動ＴＦＴ（ＤＲ）のしきい電圧（Ｖｔｈ）変動分には全然影響を受けない。しかし、数４の（２）で駆動ＴＦＴ（ＤＲ）の移動度が含まれた‘β’項目が消去されないで残るから、有機発光ダイオード（ＯＬＥＤ）に流れる電流（Ｉｏｌｅｄ）は画素間駆動ＴＦＴ（ＤＲ）の移動度偏差による影響から自由ではない。これは上数式で分かるように、入力されるデータ電圧（Ｖｄａｔａ）によって発生される問題点として、これを解決するためにはデータ駆動回路でのデータ変動分（ΔＶｄａｔａ）抽出の時駆動ＴＦＴの駆動時間による移動度偏差分（ＭＶ）まで考慮する必要がある。すなわち、データ変動分（ΔＶｄａｔａ）でβ項目が消去されなければならない。
【００６９】
このために、上の数４の（１）を簡略化すれば、下の数５のようである。
【００７０】
【数５】
0005483860.tif 000006
【００７１】
数５のように、駆動ＴＦＴの駆動時間による移動度偏差分（ＭＶ）は関数式の勾配に帰結される。したがって、図９のように適切なｘ軸値２個を選択するとここによったｙ軸値が得られて、結果的に所望する勾配値を求めることができる。このような勾配は各画素ごとに他の値を持つのでメモリーにルックアップテーブル形式に貯蔵された後第２期間（Ｔ２）間データ駆動回路によるデータ変動分（ΔＶｄａｔａ）抽出の時利用される。データ変動分（ΔＶｄａｔａ）にこのような勾配値が含まれた有機発光ダイオード（ＯＬＥＤ）の電流式は下の数６のようである。
【００７２】
【数６】
0005483860.tif 000007
【００７３】
ここで、Ａは定数を意味する。
【００７４】
数６のように、有機発光ダイオード（ＯＬＥＤ）に流れる電流（Ｉｏｌｅｄ）はデータ変動分（ΔＶｄａｔａ）でβ項目が消去されることで画素間駆動ＴＦＴ（ＤＲ）の移動度偏差による影響から自由になる。
【００７５】
前述したのように、本発明の第１実施形態に係る有機発光ダイオード表示装置では電流データを階調別で制御することは難しいから、比較的高いレベルを持つ基準電流を利用して補償のための電圧値をセッティングして、このセッティングされた電圧値をダウンスケーリングさせて実際有機発光ダイオードに流れる駆動電流を形成する。
【００７６】
勿論、図面に示さなかったが、本発明の第１実施形態に係る有機発光ダイオード表示装置は大面積下で高い基準電流を印加するための第２データ駆動器の出力偏差及び部下量を減らすため、比較的低いレベルを持つ基準電流を利用して補償のための電圧値をセッティングして、このセッティングされた電圧値をアップスケーリングさせて実際有機発光ダイオードに流れる駆動電流を形成することもできる。この場合第１実施形態に係る有機発光ダイオード表示装置は駆動素子のソース電極の電位をセッティングされた電圧で固定させて駆動素子のゲート電極の電位を既に供給された基準電圧から上向き変動させて駆動電流をアップスケーリングさせることができる。
【００７７】
＜第２実施形態＞
本発明の第２実施形態による有機発光ダイオード表示装置では第１実施形態と同一に電流データを階調別で制御することは難しいから、比較的高いレベルを持つ基準電流を利用して補償のための電圧値をセッティングして、このセッティングされた電圧値をダウンスケーリングさせて実際有機発光ダイオードに流れる駆動電流を形成する。しかし、第２実施形態による有機発光ダイオード表示装置では駆動素子のゲート電極の電位を基準電圧で固定させて、駆動素子のソース電極の電位を補償のための電圧値でセッティングすることと共にこのセッティングされた電圧を上向き変動させて駆動電流をダウンスケーリングさせる。
【００７８】
図１０は本発明の第２実施形態に係る有機発光ダイオード表示装置を示すブロック図である。図１１は図１０のデータ駆動回路の詳細構成を示す。
【００７９】
図１０及び図１１を参照すれば、本発明の第２実施形態に係る有機発光ダイオード表示装置は表示パネル２１６、ゲート駆動回路２１８、データ駆動回路２２０及びタイミングコントローラ２２４を備える。
【００８０】
表示パネル２１６はｍ個のデータライン（ＤＬ１乃至ＤＬｍ）と、ｎ個のゲートライン（ＧＬ１ないしＧＬｎ）の交差領域に形成されたｍ×ｎ個の画素２２２を備える。このような表示パネル２１６にはそれぞれの画素２２２に高電位駆動電圧（Ｖｄｄ）を供給する信号配線（ａ）、低電位駆動電圧（Ｖｓｓ）を供給する信号配線（ｂ）及び基準電圧（Ｖｒｅｆ）を供給する信号配線（ｃ）が形成される。ここで、高電位駆動電圧（Ｖｄｄ）、低電位駆動電圧（Ｖｓｓ）及び基準電圧（Ｖｒｅｆ）はそれぞれ高電位駆動電圧源（ＶＤＤ）、低電位駆動電圧源（ＶＳＳ）及び基準電圧源（ＶＲＥＦ）から発生される。
【００８１】
ゲート駆動回路２１８はタイミングコントローラ２２４からのゲート制御信号（ＧＤＣ）に応答して図１３のようなスキャンパルス（ＳＰ）を発生してゲートライン（ＧＬ１乃至ＧＬｎ）に順に供給する。
【００８２】
データ駆動回路２２０は図１３の第１期間（Ｔ１）間データライン（ＤＬ１乃至ＤＬｍ）を通じて基準電流（Ｉｒｅｆ）をシンク（Ｓｉｎｋ）させて画素２２２内に形成された駆動ＴＦＴのソース電圧をセンシング電圧（Ｖｓｅｎ）でセッティングする。そして、第２期間（Ｔ２）間セッティングされたセンシング電圧（Ｖｓｅｎ）を一定に維持させることと共にセンシング電圧（Ｖｓｅｎ）からデータ変動分（ΔＶｄａｔａ）だけ上向き変動されたデータ電圧（Ｖｄａｔａ）をデータライン（ＤＬ１乃至ＤＬｍ）に供給する。
【００８３】
このために、データ駆動回路２２０は図１１のように基準電流（Ｉｒｅｆ）をシンクさせるための基準電流源（ＩＲＥＦ）と、セッティングされたセンシング電圧（Ｖｓｅｎ）を一定に維持させるためのバッファー２２０２と、センシング電圧（Ｖｓｅｎ）からデータ変動分（ΔＶｄａｔａ）だけ上向き変動されたデータ電圧（Ｖｄａｔａ）を発生するデータモジュレーター（ＤＭ）と、タイミングコントローラ２２４から供給されるスイッチ制御信号（ＳＣ)に応答して基準電流源（ＩＲＥＦ）とバッファー２２０２の入力端（ＩＮ）の間の電流パスを切り替える第１スイッチ（Ｓ１）と、タイミングコントローラ２２４から供給されるスイッチ制御信号（ＳＣ)に応答してデータライン（ＤＬｊ、１≦ｊ≦ｍ）と基準電流源（ＩＲＥＦ）の間、及びデータライン（ＤＬｊ）とバッファー２２０２の出力端（ＯＵＴ）の間の電流パスを切り替える第２スイッチＳ２を備える。
【００８４】
データモジュレーター（ＤＭ）はタイミングコントローラ２２４からのデジタルビデオデータ（ＲＧＢ）と画素２２２内に形成された駆動ＴＦＴの駆動時間による移動度偏差分（ＭＶ）を利用してデータ変動分（ΔＶｄａｔａ）を抽出して、センシング電圧（Ｖｓｅｎ）にこのデータ変動分（ΔＶｄａｔａ）を合算してデータ電圧（Ｖｄａｔａ）を発生する。駆動ＴＦＴの駆動時間による各画素別移動度偏差分（ＭＶ）は外部メモリーにルックアップテーブル形式にあらかじめ貯蔵されている。
【００８５】
第１期間（Ｔ１）の間、第１スイッチ（Ｓ１）は基準電流源（ＩＲＥＦ）とバッファー２２０２の入力端（ＩＮ）の間の電流パスを形成して、第２スイッチ（Ｓ２）はデータライン（ＳＬｊ）と基準電流源（ＩＲＥＦ）の間の電流パスを形成する。これによってセッティングされたセンシング電圧（Ｖｓｅｎ）はバッファー２２０２の入力端（ＩＮ）に印加される。第２期間（Ｔ２）の間、第１スイッチ（Ｓ１）は基準電流源（ＩＲＥＦ）とバッファー１２０２の入力端（ＩＮ）の間の電流パスを遮断して、第２スイッチ（Ｓ２）はセンシングライン（ＳＬｊ）とバッファー１２０２の出力端（ＯＵＴ）の間の電流パスを形成する。これによって、バッファー２２０２によって維持されたセンシング電圧（Ｖｓｅｎ）にデータモジュレーター（ＤＭ）からのデータ電圧（Ｖｄａｔａ）が合算されてデータライン（ＤＬｊ）に供給されるようになる。
【００８６】
一方、第１及び第２期間（Ｔ１、Ｔ２）の間基準電圧供給配線には基準電圧（Ｖｒｅｆ）が一定に供給される。
【００８７】
タイミングコントローラ２２４は外部からのデジタルビデオデータ（ＲＧＢ）をデータ駆動回路２２０に供給して垂直/水平同期信号（H．Vsync）とクロック信号（ＣＬＫ）などを利用してゲート駆動回路２１８とデータ駆動回路２２０の動作タイミングを制御する制御信号（ＤＤＣ、ＧＤＣ）を発生する。そして、タイミングコントローラ２２４は第１及び第２期間（Ｔ１、Ｔ２）に同期されるスイッチ制御信号（ＳＣ)を発生する。このタイミングコントローラ２２４内には各画素別駆動ＴＦＴの駆動時間による移動度偏差分（ＭＶ）を貯蔵するためのメモリーが集積されることができる。
【００８８】
画素２２２それぞれは図１２のように有機発光ダイオード（ＯＬＥＤ）、駆動ＴＦＴ（ＤＲ）、２個のスイッチＴＦＴ（ＳＷ１、ＳＷ２）及びストレージキャパシター（Ｃｓｔ）を備える。
【００８９】
図１２は図１０に示された［ｊ、ｊ］番目画素２２２の等価回路図であり、図１３は画素２２２の動作を説明するための駆動波形図である。図１３で第１期間（Ｔ１）は基準電流（Ｉｒｅｆ）アドレス期間を指示して、第２期間（Ｔ２）はデータ電圧（Ｖｄａｔａ）アドレス期間を指示して、第３期間（Ｔ３）は発光期間を指示する。
【００９０】
図１２及び図１３を参照すれば、本発明の第２実施形態に係る画素２２２はｊ番目信号ライン（ＧＬｊ、ＤＬｊ）の交差領域に形成される有機発光ダイオード（ＯＬＥＤ）、駆動ＴＦＴ（ＤＲ）及び有機発光ダイオード（ＯＬＥＤ）と駆動ＴＦＴ（ＤＲ）を駆動させるためのセル駆動回路２２２ａを備える。
【００９１】
駆動ＴＦＴ（ＤＲ）のゲート電極（Ｇ）は第１ノード（ｎ１)を通じてセル駆動回路２２２ａに接続されて、駆動ＴＦＴ（ＤＲ）のドレーン電極（Ｄ）は高電位駆動電圧源（ＶＤＤ）に接続されて、駆動ＴＦＴ（ＤＲ）のソース電極（Ｓ）は第２ノード（n2）を通じてセル駆動回路２２２ａに接続される。駆動ＴＦＴ（ＤＲ）は自分のゲート電極（Ｇ）に印加されるゲート電圧とソース電極（Ｓ）に印加されるソース電圧の差電圧（Ｖｇｓ）によって有機発光ダイオード（ＯＬＥＤ）に流れる電流を制御する。ここで、駆動ＴＦＴ（ＤＲ）はＮタイプ電子金属酸化膜半導体電界効果トランジスター（ＭＯＳＦＥＴ）に具現される。そして、駆動ＴＦＴ（ＤＲ）の半導体層は非晶質シリコーン層を含む。
【００９２】
有機発光ダイオード（ＯＬＥＤ）のアノード電極は第２ノード（ｎ２）を通じて駆動ＴＦＴ（ＤＲ）とセル駆動回路２２２ａに共通接続されて、カソード電極は低電位駆動電圧源（ＶＳＳ）に接続される。有機発光ダイオード（ＯＬＥＤ）は図１のような構造を持って、駆動ＴＦＴ（ＤＲ）によって制御される駆動電流によって発光することで表示装置の階調を表現する。
【００９３】
セル駆動回路２２２ａは第１スイッチＴＦＴ（ＳＷ１）、第２スイッチＴＦＴ（ＳＷ２）及びストレージキャパシター（Ｃｓｔ）を備える。このようなセル駆動回路２２２ａは前述したデータ駆動回路とともに駆動時間による有機発光ダイオード（ＯＬＥＤ）に流れる駆動電流が劣化されることを防止、ないしは軽減するための駆動電流安定化回路を構成する。
【００９４】
セル駆動回路２２２ａを含む駆動電流安定化回路は第１期間（Ｔ１）の間駆動ＴＦＴ（ＤＲ）のゲート電極（Ｇ）に基準電圧（Ｖｒｅｆ）を印加して駆動ＴＦＴ（ＤＲ）をターンオンさせることと共に駆動ＴＦＴ（ＤＲ）を通じて基準電流（Ｉｒｅｆ）をシンクさせてその時の駆動ＴＦＴ（ＤＲ）のソース電圧をセンシング電圧（Ｖｓｅｎ）でセッティングした後、第２期間（Ｔ２）の間駆動ＴＦＴ（ＤＲ）のゲート電圧を基準電圧（Ｖｒｅｆ）で固定させた状態で、駆動ＴＦＴ（ＤＲ）のソース電極（Ｓ）電位をセンシング電圧（Ｖｓｅｎ）にデータ変動分（ΔＶｄａｔａ）が合算されたデータ電圧（Ｖｄａｔａ）に高めて駆動ＴＦＴ（ＤＲ）のゲート-ソース間電圧を減らすことで第３期間（Ｔ３）の間有機発光ダイオード（ＯＬＥＤ）に印加される電流を階調に当たるようにダウンスケーリングさせる。
【００９５】
このために、第１スイッチＴＦＴ（ＳＷ１）のゲート電極（Ｇ）はｊ番目ゲートライン（ＧＬｊ）に接続されて、第１スイッチＴＦＴ（ＳＷ１）のドレーン電極（Ｄ）は基準電圧供給配線（ｃ）を通じて基準電圧供給源（ＶＲＥＦ）に接続されて、第１スイッチＴＦＴ（ＳＷ１）のソース電極（Ｓ）は第１ノード（ｎ１)に接続される。第１スイッチＴＦＴ（ＳＷ１）はスキャンパルス（ＳＰ）に応答して基準電圧供給配線（ｃ）と第１ノード（ｎ１)の間の電流パスを切り替えることで、第１及び第２期間（Ｔ１、Ｔ２）の間駆動ＴＦＴ（ＤＲ）のゲート電極（Ｇ）の電位が基準電圧（Ｖｒｅｆ）で一定に維持されるようにする。
【００９６】
第２スイッチＴＦＴ（ＳＷ２）のゲート電極（Ｇ）は ｊ番目ゲートライン（ＧＬｊ）に接続されて、第２スイッチＴＦＴ（ＳＷ２）のドレーン電極（Ｄ）はｊ番目データライン（ＤＬｊ）を通じてデータ駆動回路２２０に接続されて、第２スイッチＴＦＴ（ＳＷ２）のソース電極（Ｓ）は第２ノード（ｎ２）に接続される。第２スイッチＴＦＴ（ＳＷ２）はスキャンパルス（ＳＰ）に応答してデータライン（ＤＬｊ）と第２ノード（ｎ２）の間の電流パスを切り替えることで、第１期間（Ｔ１）の間には基準電流（Ｉｒｅｆ）が駆動ＴＦＴ（ＤＲ）と自分を通じてシンクされるようにして、第２期間（Ｔ２）の間には駆動ＴＦＴ（ＤＲ）のソース電極（Ｓ）の電位が基準電流によってセッティングされたセンシング電圧（Ｖｓｅｎ）からデータ電圧（Ｖｄａｔａ）で高くなるようにする。
【００９７】
ストレージキャパシター（Ｃｓｔ）は第１ノード（ｎ１)に接続された一側電極と、第２ノード（ｎ２）に接続された他側電極を持つ。ストレージキャパシター（Ｃｓｔ）は第１及び第２期間（Ｔ１、Ｔ２）を通じて設定された駆動ＴＦＴ（ＤＲ）のゲート-ソース間電圧（Ｖｇｓ）を有機発光ダイオード（ＯＬＥＤ）が発光される第３期間（Ｔ３）の間一定に維持させる役目をする。
【００９８】
このような画素２２２の詳細動作を図１３と図１４Ａ乃至図１４Ｃを参照して段階的に説明すれば次のようである。
【００９９】
図１３及び図１４Ａを参照すれば、第１期間（Ｔ１）の間スキャンパルス（ＳＰ）はハイ論理電圧に発生されて第１及び第２スイッチＴＦＴ（ＳＷ１、ＳＷ２）をターンオンさせる。第１及び第２スイッチＴＦＴ（ＳＷ１、ＳＷ２）のターンオンによって、第１ノード（ｎ１）には基準電圧（Ｖｒｅｆ）が印加されて駆動ＴＦＴ（ＤＲ）がターンオンされる。そして、駆動ＴＦＴ（ＤＲ）のターンオンによって、駆動ＴＦＴ（ＤＲ）と第２ノード（ｎ２）を経由して高電位駆動電圧源（ＶＤＤ）からデータ駆動回路で上の数学式２のような基準電流（Ｉｒｅｆ）がシンクされる。
【０１００】
第２ノード（ｎ２）のセンシング電圧（Ｖｓｅｎ）は駆動ＴＦＴ（ＤＲ）の特性偏差及び表示パネル内画素の位置によって画素の間他の値でセッティングされる。例えば、センシング電圧（Ｖｓｅｎ）は駆動ＴＦＴ（ＤＲ）のしきい電圧（Ｖｔｈ）が大きい第１画素より駆動ＴＦＴ（ＤＲ）のしきい電圧（Ｖｔｈ）が相対的に小さな第２画素で大きい値でセッティングになり、駆動ＴＦＴ（ＤＲ）の移動度が低い第１画素より駆動ＴＦＴ（ＤＲ）の移動度が高い第２画素で大きい値でセッティングになって、Ｖｓｓ供給配線の電位が高い第１画素よりＶｓｓ供給配線の電位が低い第２画素で大きい値でセッティングされる。このように、駆動ＴＦＴ（ＤＲ）の特性偏差及び表示パネル内の画素の位置によって画素の間他の値でセッティングされるセンシング電圧（Ｖｓｅｎ）によって、画素それぞれの駆動ＴＦＴのしきい電圧差及び移動度の差とＶｓｓ供給配線の電位の差は全体的に補償されて、すべての画素は同一なデータ電圧に応答して同一な電流が流れるようにプログラミングされるようになる。
【０１０１】
一方、第１期間（Ｔ１）の間基準電流（Ｉｒｅｆ）がシンクされる時、有機発光ダイオード（ＯＬＥＤ）はバイアス動作点がつかまりながらターンオフされるようにしなければならない。このために、低電位駆動電圧源（ＶＳＳ）の電位を基準電圧（Ｖｒｅｆ）で駆動ＴＦＴ（ＤＲ）のしきい電圧（Ｖｔｈ）と有機発光ダイオード（ＯＬＥＤ）のしきい電圧（Ｖｏｌｅｄ）を抜いた値より高く設定することが望ましい。有機発光ダイオード（ＯＬＥＤ）のターンオフ状態は第２期間（Ｔ２）の間にも維持される。
【０１０２】
図１３及び図１４Ｂを参照すれば、第２期間（Ｔ２）の間スキャンパルス（ＳＰ）はハイ論理電圧状態を維持して第１及び第２スイッチＴＦＴ（ＳＷ１、ＳＷ２）のターンオン状態を維持させる。
【０１０３】
この時、第１ノード（ｎ１）の電位は基準電圧供給源によって基準電圧（Ｖｒｅｆ）で一定に維持される一方、第２ノード（ｎ２）の電位はデータ駆動回路を通じてセンシング電圧（Ｖｓｅｎ）にデータ変動分（ΔＶｄａｔａ）が合算されたデータ電圧（Ｖｄａｔａ）が供給されることで第１期間（Ｔ１）に比べて高くなるようになる。こんなに第２ノード（ｎ１）の電位を高めて駆動ＴＦＴ（ＤＲ）のゲート-ソース間電圧を減らす理由は、有機発光ダイオード（ＯＬＥＤ）に印加される電流を基準電流（Ｉｒｅｆ）レベルから実際階調に当たる駆動電流レベルで変換するためである。ストレージキャパシター（Ｃｓｔ）はダウンスケーリングされた駆動ＴＦＴ（ＤＲ）のゲート-ソース間電圧を維持させてプログラミングされた電流を一定に維持する。
【０１０４】
図１３及び図１４Ｃを参照すれば、第３期間（Ｔ３）の間スキャンパルス（ＳＰ）はロー論理電圧で状態が反転されて第１及び第２スイッチＴＦＴ（ＳＷ１、ＳＷ２）をターンオフさせる。
【０１０５】
第１及び第２スイッチＴＦＴ（ＳＷ１、ＳＷ２）がターンオフされても、駆動ＴＦＴ（ＤＲ）のドレーン-ソース間には相変らずプログラミングされた電流すなわち、ダウンスケーリングされた電流が流れる。この電流は有機発光ダイオード（ＯＬＥＤ）のアノード電極に接続された第２ノード（ｎ２）電位をデータ電圧（Ｖｄａｔａ）から有機発光ダイオード（ＯＬＥＤ）のしきい電圧（Ｖｏｌｅｄ）と低電位駆動電圧（Ｖｓｓ）の合算電圧（Ｖｄａｔａ＋Ｖｓｓ＋Ｖｏｌｅｄ）以上に上昇させることで、有機発光ダイオード（ＯＬＥＤ）をターンオンさせる。ここで、第２ノード（ｎ２）の電位が上昇されれば、第１ノード（ｎ１）の電位もストレージキャパシター（Ｃｓｔ）のブースティング効果によって同一な幅（Ｖｓｓ＋Ｖｏｌｅｄ）に上昇される。結果的に第２期間（Ｔ２）の間プログラミングされた電流は第３期間（Ｔ３）の間にもそのまま維持される。第３期間（Ｔ３）の間有機発光ダイオード（ＯＬＥＤ）に流れる電流（Ｉｏｌｅｄ）は上の数３及び数４の（２）のようである。
【０１０６】
そして、上の数５及び数６のような過程を経ることで、有機発光ダイオード（ＯＬＥＤ）に流れる電流（Ｉｏｌｅｄ）はデータ変動分（ΔＶｄａｔａ）でβ項目が消去されて画素間駆動ＴＦＴ（ＤＲ）の移動度偏差による影響から自由になる。
【０１０７】
前述したように、本発明の第２実施形態に係る有機発光ダイオード表示装置では電流データを階調別で制御することは難しいから、比較的高いレベルを持つ基準電流を利用して補償のための電圧値をセッティングして、このセッティングされた電圧値をダウンスケーリングさせて実際有機発光ダイオードに流れる駆動電流を形成する。
【０１０８】
勿論、図に示さなかったが、本発明の第２実施形態に係る有機発光ダイオード表示装置は大面積下で高い基準電流を印加するためのデータ駆動回路の出力偏差及び部下量を減らすため、比較的低いレベルを持つ基準電流を利用して補償のための電圧値をセッティングして、このセッティングされた電圧値をアップスケーリングさせて実際有機発光ダイオードに流れる駆動電流を形成することもできる。この場合第２実施形態に係る有機発光ダイオード表示装置は駆動素子のゲート電極の電位を基準電圧で固定させて、駆動素子のソース電極の電位を補償のための電圧値でセッティングすることと共にこのセッティングされた電圧を下向き変動させて駆動電流をアップスケーリングさせることができる。
【０１０９】
<第３実施形態>
本発明の第３実施形態に係る有機発光ダイオード表示装置では第２実施形態と同じく電流データを階調別で制御することは難しいから、比較的高いレベルを持つ基準電流を利用して補償のための電圧値をセッティングして、このセッティングされた電圧値をダウンスケーリングさせて実際有機発光ダイオードに流れる駆動電流を形成する。しかし、第３実施形態に係る有機発光ダイオード表示装置では駆動素子のゲート電極の電位を高電位駆動電圧で固定させて、駆動素子のソース電極の電位を補償のための電圧値でセッティングすることと共にこのセッティングされた電圧を上向き変動させて駆動電流をダウンスケーリングさせる。
【０１１０】
図１５は本発明の第３実施形態に係る有機発光ダイオード表示装置を示すブロック図である。
【０１１１】
図１５を参照すれば、本発明の第３実施形態に係る有機発光ダイオード表示装置は表示パネル３１６、ゲート駆動回路３１８、データ駆動回路３２０及びタイミングコントローラ３２４ を備える。本発明の第３実施形態に係る有機発光ダイオード表示装置は第２実施形態に比べて画素３２２内のセル駆動回路の接続構造で差があり、基準電圧を発生する基準電圧源と基準電圧を供給する信号配線を要しないという点で差がある。ゲート駆動回路３１８、データ駆動回路３２０及びタイミングコントローラ３２４は第２実施形態と実質的に同一な機能及び動作を遂行するので、これらに対する詳細な説明は略する。
【０１１２】
表示パネル３１６に形成された画素３２２それぞれは図１６のように有機発光ダイオード（ＯＬＥＤ）、駆動ＴＦＴ（ＤＲ）、２個のスイッチＴＦＴ（ＳＷ１、ＳＷ２）及びストレージキャパシター（Ｃｓｔ）を備える。
【０１１３】
図１６は図１５に示された［ｊ、ｊ］番目画素３２２の等価回路図である。
【０１１４】
図１６を参照すれば、本発明の第３実施形態に係る画素３２２はｊ番目信号ライン（ＧＬｊ、ＤＬｊ）の交差領域に形成される有機発光ダイオード（ＯＬＥＤ）、駆動ＴＦＴ（ＤＲ）及び有機発光ダイオード（ＯＬＥＤ）と駆動ＴＦＴ（ＤＲ）を駆動させるためのセル駆動回路３２２ａを備える。
【０１１５】
駆動ＴＦＴ（ＤＲ）のゲート電極（Ｇ）は第１ノード（ｎ１）を通じてセル駆動回路３２２ａに接続されて、駆動ＴＦＴ（ＤＲ）のドレーン電極（Ｄ）は高電位駆動電圧源（ＶＤＤ）に接続されて、駆動ＴＦＴ（ＤＲ）のソース電極（Ｓ）は第２ノード（ｎ２）を通じてセル駆動回路３２２ａに接続される。駆動ＴＦＴ（ＤＲ）は自分のゲート電極（Ｇ）に印加されるゲート電圧とソース電極（Ｓ）に印加されるソース電圧の差電圧（Ｖｇｓ）によって有機発光ダイオード（ＯＬＥＤ）に流れる電流を制御する。ここで、駆動ＴＦＴ（ＤＲ）はＮタイプ電子金属酸化膜半導体電界効果トランジスター（ＭＯＳＦＥＴ）に具現される。そして、駆動ＴＦＴ（ＤＲ）の半導体層は非晶質シリコーン層を含む。
【０１１６】
有機発光ダイオード（ＯＬＥＤ）のアノード電極は第２ノード（ｎ２）を通じて駆動ＴＦＴ（ＤＲ）と数える駆動回路３２２ａに共通接続されて、カソード電極は低電位駆動電圧源（ＶＳＳ）に接続される。有機発光ダイオード（ＯＬＥＤ）は図１のような構造を持って、駆動ＴＦＴ（ＤＲ）によって制御される駆動電流によって発光することで表示装置の階調を表現する。
【０１１７】
セル駆動回路３２２ａは第１スイッチＴＦＴ（ＳＷ１）、第２スイッチＴＦＴ（ＳＷ２）及びストレージキャパシター（Ｃｓｔ）を備える。このようなセル駆動回路３２２ａは前述したデータ駆動回路と共に駆動時間による有機発光ダイオード（ＯＬＥＤ）に流れる駆動電流が劣化されることを防止、ないしは軽減するための駆動電流安定化回路を構成する。
【０１１８】
セル駆動回路３２２ａを含む駆動電流安定化回路は図１３に示された第１期間（Ｔ１）の間駆動ＴＦＴ（ＤＲ）のゲート電極（Ｇ）に高電位駆動電圧（Ｖｄｄ）を印加して駆動ＴＦＴ（ＤＲ）をターンオンさせることと共に駆動ＴＦＴ（ＤＲ）を通じて基準電流（Ｉｒｅｆ）をシンクさせてその時の駆動ＴＦＴ（ＤＲ）のソース電圧をセンシング電圧（Ｖｓｅｎ）でセッティングした後、第２期間（Ｔ２）の間駆動ＴＦＴ（ＤＲ）のゲート電圧を基準電圧（Ｖｒｅｆ）で固定させた状態で、駆動ＴＦＴ（ＤＲ）のソース電極（Ｓ）電位をセンシング電圧（Ｖｓｅｎ）にデータ変動分（ΔＶｄａｔａ）が合算されたデータ電圧（Ｖｄａｔａ）で高めて駆動ＴＦＴ（ＤＲ）のゲート-ソース間電圧を減らすことで第３期間（Ｔ３）の間有機発光ダイオード（ＯＬＥＤ）に印加される電流を階調に当たるようにダウンスケーリングさせる。
【０１１９】
このために、第１スイッチＴＦＴ（ＳＷ１）のゲート電極（Ｇ）はｊ番目ゲートライン（ＧＬｊ）に接続されて、第１スイッチＴＦＴ（ＳＷ１）のドレーン電極（Ｄ）は高電位駆動電圧源（ＶＤＤ）に接続されて、第１スイッチＴＦＴ（ＳＷ１）のソース電極（Ｓ）は第1ノード（ｎ１）に接続される。第１スイッチＴＦＴ（ＳＷ１）はスキャンパルス（ＳＰ）に応答して高電位駆動電圧源（ＶＤＤ）と第１ノード（ｎ１）の間の電流パスを切り替えることで、第１及び第２期間（Ｔ１、Ｔ２）の間駆動ＴＦＴ（ＤＲ）のゲート電極（Ｇ）の電位を高電位駆動電圧（Ｖｄｄ）で一定に維持させる。
【０１２０】
第２スイッチＴＦＴ（ＳＷ２）のゲート電極（Ｇ）はｊ番目ゲートライン（ＧＬｊ）に接続されて、第２スイッチＴＦＴ（ＳＷ２）のドレーン電極（Ｄ）はｊ番目データライン（ＤＬｊ）を通じてデータ駆動回路３２０に接続されて、第２スイッチＴＦＴ（ＳＷ２）のソース電極（Ｓ）は第２ノード（ｎ２）に接続される。第２スイッチＴＦＴ（ＳＷ２）はスキャンパルス（ＳＰ）に応答してデータライン（ＤＬｊ）と第２ノード（ｎ２）の間の電流パスを切り替えることで、第１期間（Ｔ１）の間には基準電流（Ｉｒｅｆ）が駆動ＴＦＴ（ＤＲ）と自分を通じてシンクされるようにして、第２期間（Ｔ２）の間には駆動ＴＦＴ（ＤＲ）のソース電極（Ｓ）の電位が基準電流によってセッティングされたセンシング電圧（Ｖｓｅｎ）からデータ電圧（Ｖｄａｔａ）に高くなるようにする。
【０１２１】
ストレージキャパシター（Ｃｓｔ）は第１ノード（ｎ１）に接続された一側電極と、第２ノード（ｎ２）に接続された他側電極を持つ。ストレージキャパシター（Ｃｓｔ）は第１及び第２期間（Ｔ１、Ｔ２）を通じて設定された駆動ＴＦＴ（ＤＲ）のゲート-ソース間電圧（Ｖｇｓ）を有機発光ダイオード（ＯＬＥＤ）が発光される第３期間（Ｔ３）の間一定に維持させる役目をする。
【０１２２】
このような画素３２２の詳細動作は第１及び第２期間（Ｔ１、Ｔ２）の間駆動ＴＦＴ（ＤＲ）のゲート電極（Ｇ）の電位が高電位駆動電圧（Ｖｄｄ）で一定に維持されるという点を除き第２実施形態の画素２２２動作と実質的に同一なので以下では略する。
【０１２３】
前述したのように、本発明の第３実施形態に係る有機発光ダイオード表示装置では電流データを階調別で制御することは難しいから、比較的高いレベルを持つ基準電流を利用して補償のための電圧値をセッティングして、このセッティングされた電圧値をダウンスケーリングさせて実際有機発光ダイオードに流れる駆動電流を形成する。
【０１２４】
勿論、図に示さなかったが、本発明の第３実施形態に係る有機発光ダイオード表示装置は大面積下で高い基準電流を印加するためのデータ駆動回路の出力偏差及び部下量を減らすため、比較的低いレベルを持つ基準電流を利用して補償のための電圧値をセッティングして、このセッティングされた電圧値をアップスケーリングさせて実際有機発光ダイオードに流れる駆動電流を形成することもできる。この場合第３実施形態に係る有機発光ダイオード表示装置は駆動素子のゲート電極の電位を高電位駆動電圧で固定させて、駆動素子のソース電極の電位を補償のための電圧値でセッティングすることと共にこのセッティングされた電圧を下向き変動させて駆動電流をアップスケーリングさせることができる。
【０１２５】
＜第４実施形態乃至第６実施形態＞
本発明の第４実施形態に係る有機発光ダイオード表示装置では第１実施形態と同じく駆動素子のソース電極の電位を補償のための電圧値でセッティングして固定させて駆動素子のゲート電極の電位を既に供給された基準電圧から下向き/上向き変動させて駆動電流をダウン/アップスケーリングさせる。ただ、第４実施形態に係る有機発光ダイオード表示装置は駆動素子のしきい電圧の劣化を最小化するために一画素内に駆動素子をデュアルで構成して一定期間を周期的に交互に駆動される二つのスキャン信号を利用して駆動素子を交互に駆動させる。
【０１２６】
本発明の第５実施形態に係る有機発光ダイオード表示装置では第２実施形態と同じく駆動素子のゲート電極の電位を基準電圧で固定させて、駆動素子のソース電極の電位を補償のための電圧値でセッティングすることと共にこのセッティングされた電圧を上向き/下向き変動させて駆動電流をダウン/アップスケーリングさせる。ただ、第５実施形態に係る有機発光ダイオード表示装置は駆動素子のしきい電圧の劣化を最小化するために一画素内に駆動素子をデュアルで構成して一定期間を周期的に交互に駆動される二つのスキャン信号を利用して駆動素子を交互に駆動させる。
【０１２７】
本発明の第６実施形態に係る有機発光ダイオード表示装置では第３実施形態 と同じく駆動素子のゲート電極の電位を高電位駆動電圧で固定させて、駆動素子のソース電極の電位を補償のための電圧値でセッティングすることと共にこのセッティングされた電圧を上向き/下向き変動させて駆動電流をダウン/アップスケーリングさせる。ただ、第６実施形態に係る有機発光ダイオード表示装置は駆動素子のしきい電圧の劣化を最小化するために一画素内に駆動素子をデュアルで構成して一定期間を周期的に交互に駆動される二つのスキャン信号を利用して駆動素子を交互に駆動させる。
【０１２８】
図１７は本発明の第４実施形態に係る［ｊ、ｊ］番目画素４２２の等価回路図である。
【０１２９】
図１７を参照すれば、本発明の第４実施形態に係る画素４２２はｊ番目信号ライン（ＧＬ１ｊ、ＧＬ２ｊ、ＳＬｊ、ＤＬｊ）の交差領域に形成される有機発光ダイオード（ＯＬＥＤ）、第１駆動ＴＦＴ（ＤＲ１）、第１セル駆動部４２２ａ、第２駆動ＴＦＴ（ＤＲ２）及び第２セル駆動部４２２ｂを備える。
【０１３０】
第４実施形態に係る有機発光ダイオード表示装置では一つの画素を区切るゲートラインが第１及び第２ゲートライン（ＧＬ１ｊ、ＧＬ２ｊ）で対を成す。図２０のように、第１ゲートライン（ＧＬ１ｊ）を通じて画素４２２に供給される第１スキャンパルス（ＳＰ１）と、第２ゲートライン（ＧＬ２ｊ）を通じて画素４２２に供給される第２スキャンパルス（ＳＰ２）はｋ（ｋは １以上の自然数)フレームを周期的に交互に発生される。
【０１３１】
第１駆動ＴＦＴ（ＤＲ１）と第２駆動ＴＦＴ（ＤＲ２）は有機発光ダイオード（ＯＬＥＤ）に並列に接続されて、それぞれｋフレーム期間を周期的に交互に発生される第１及び第２スキャンパルス（ＳＰ１、ＳＰ２）に応答して交互に駆動される。第１駆動ＴＦＴ（ＤＲ１）には第１セル駆動部４２２ａが接続されて、第２駆動ＴＦＴ（ＤＲ２）には第２セル駆動部４２２ｂが接続される。
【０１３２】
第１セル駆動部４２２ａには第１ストレージキャパシター（Ｃｓｔ１）と第１及び第２スイッチＴＦＴ（ＳＷ１、ＳＷ２）が含まれる。第１ストレージキャパシター（Ｃｓｔ１）は第１ノード（ｎ１）を通じて第１駆動ＴＦＴ（ＤＲ１）のゲート電極（Ｇ）と接続された一側電極と、第２ノード（ｎ２）を通じて第１駆動ＴＦＴ（ＤＲ１）のソース電極（Ｓ）に接続された他側電極を持つ。第１スイッチＴＦＴ（ＳＷ１）は第１ゲートライン（ＧＬ１ｊ）からの第１スキャンパルス（ＳＰ１）に応答してデータライン（ＤＬｊ）と第1ノード（ｎ１）の間の電流パスを切り替える。第２スイッチＴＦＴ（ＳＷ２）は第１スキャンパルス（ＳＰ１）に応答してセンシングライン（ＳＬｊ）と第２ノード（ｎ２）の間の電流パスを切り替える。
【０１３３】
第２セル駆動部４２２ｂには第２ストレージキャパシター（Ｃｓｔ２）と第３及び第４スイッチＴＦＴ（ＳＷ３、ＳＷ４）が含まれる。第２ストレージキャパシター（Ｃｓｔ２）は第３ノード（ｎ３）を通じて第２駆動ＴＦＴ（ＤＲ２）のゲート電極（Ｇ）と接続された一側電極と、第４ノード（ｎ４）を通じて第２駆動ＴＦＴ（ＤＲ２）のソース電極（Ｓ）に接続された他側電極を持つ。第３スイッチＴＦＴ（ＳＷ３）は第２ゲートライン（ＧＬ２ｊ）からの第２スキャンパルス（ＳＰ２）に応答してデータライン（ＤＬｊ）と第３ノード（ｎ３）の間の電流パスを切り替える。第４スイッチＴＦＴ（ＳＷ４）は第２スキャンパルス（ＳＰ２）に応答してセンシングライン（ＳＬｊ）と第４ノード（ｎ４）の間の電流パスを切り替える。
【０１３４】
一方、第４実施形態に係る有機発光ダイオード表示装置は図２1のようなスキャンパルスによって駆動されることもできる。図２1を参照すれば、第１スキャンパルス（ＳＰ１）は第１幅を持つ第１−１スキャンパルス（ＳＰ１ａ）と第１幅より広い第２幅を持つ第１−２スキャンパルス（ＳＰ１ｂ）を含み、第２スキャンパルス（ＳＰ２）は第１幅を持つ第２−1スキャンパルス（ＳＰ２ａ）と第１幅より広い第２幅を持つ第２−２スキャンパルス（ＳＰ２ｂ）を含む。第１−１スキャンパルス（ＳＰ１ａ）と第２−１スキャンパルス（ＳＰ２ａ）はそれぞれデータラインを通じて供給される負極性データ電圧（−Ｖｄ）に同期されてｋフレームを周期的に交互に発生されて、第１−２スキャンパルス（ＳＰ１ｂ）と第２−２スキャンパルス（ＳＰ２ｂ）はそれぞれデータラインを通じて供給される正極性データ電圧（＋Ｖｄ）に同期されてｋフレームを周期的に交互に発生される。したがって、第１駆動ＴＦＴ（ＤＲ１）と第２駆動ＴＦＴ（ＤＲ２）はｋフレーム期間を周期的に交互に発生される第１−２スキャンパルス（ＳＰ１ｂ）及び第２−２スキャンパルス（ＳＰ２ｂ）にそれぞれ応答してｋフレーム期間を周期的に交互に駆動される。そして、第１駆動ＴＦＴ（ＤＲ１）と第２駆動ＴＦＴ（ＤＲ２）はｋフレーム期間を周期的に交互に発生される第１−１スキャンパルス（ＳＰ１ａ）及び第２−1スキャンパルス（ＳＰ２ａ）にそれぞれ応答してｋフレーム期間を周期的に交互にネガティブゲート-バイアスストレスを印加受ける。言い換えれば、ｋフレーム期間の間、第１駆動ＴＦＴ（ＤＲ１）のゲート電極には第１駆動ＴＦＴ（ＤＲ１）のしきい電圧より低い負極性データ電圧（−Ｖｄ）が印加されることで駆動止まり状態で第１駆動ＴＦＴ（ＤＲ１）のしきい電圧の劣化が補償されて、第２駆動ＴＦＴ（ＤＲ２）のゲート電極には第２駆動ＴＦＴ（ＤＲ２）のしきい電圧より高い正極性データ電圧（＋Ｖｄ）が印加されることで第２駆動ＴＦＴ（ＤＲ２）が正常駆動される。一方、その次ｋフレーム期間の間には、第１駆動ＴＦＴ（ＤＲ１）のゲート電極に第１駆動ＴＦＴ（ＤＲ１）のしきい電圧より高い正極性データ電圧（＋Ｖｄ）が印加されることで第１駆動ＴＦＴ（ＤＲ１）が正常駆動されて、第２駆動ＴＦＴ（ＤＲ２）のゲート電極に第２駆動ＴＦＴ（ＤＲ２）のしきい電圧より低い負極性データ電圧（−Ｖｄ）が印加されることで駆動止まり状態で第２駆動ＴＦＴ（ＤＲ２）のしきい電圧の劣化が補償される。
【０１３５】
図１８は本発明の第５実施形態に係る［ｊ、ｊ］番目画素５２２の等価回路図である。
【０１３６】
図１８を参照すれば、本発明の第５実施形態に係る画素５２２はｊ番目信号ライン（ＧＬ１ｊ、ＧＬ２ｊ、ＤＬｊ）の交差領域に形成される有機発光ダイオード（ＯＬＥＤ）、第１駆動ＴＦＴ（ＤＲ１）、第１セル駆動部５２２ａ、第２駆動ＴＦＴ（ＤＲ２）及び第２セル駆動部５２２ｂを備える。
【０１３７】
第５実施形態に係る有機発光ダイオード表示装置では一つの画素を区切るゲートラインが第１及び第２ゲートライン（ＧＬ１ｊ、ＧＬ２ｊ）で対を成す。図２０のように、第１ゲートライン（ＧＬ１ｊ）を通じて画素５２２に供給される第１スキャンパルス（ＳＰ１）と、第２ゲートライン（ＧＬ２ｊ）を通じて画素５２２に供給される第２スキャンパルス（ＳＰ２）波 ｋ（ｋは1以上の自然数)フレームを周期的に交互に発生される。
【０１３８】
第１駆動ＴＦＴ（ＤＲ１）と第２駆動ＴＦＴ（ＤＲ２）は有機発光ダイオード（ＯＬＥＤ）に並列に接続されて、それぞれｋフレーム期間を周期的に交互に発生される第１及び第２スキャンパルス（ＳＰ１、ＳＰ２）に応答して交互に駆動される。第１駆動ＴＦＴ（ＤＲ１）には第１セル駆動部５２２ａが接続されて、第２駆動ＴＦＴ（ＤＲ２）には第２セル駆動部５２２ｂが接続される。
【０１３９】
第１セル駆動部５２２ａには第１ストレージキャパシター（Ｃｓｔ１）と第１及び第２スイッチＴＦＴ（ＳＷ１、ＳＷ２）が含まれる。第１ストレージキャパシター（Ｃｓｔ１）は第１ノード（ｎ１）を通じて第１駆動ＴＦＴ（ＤＲ１）のゲート電極（Ｇ）と接続された一側電極と、第２ノード（ｎ２）を通じて第１駆動ＴＦＴ（ＤＲ１）のソース電極（Ｓ）に接続された他側電極を持つ。第１スイッチＴＦＴ（ＳＷ１）は第１ゲートライン（ＧＬ１ｊ）からの第１スキャンパルス（ＳＰ１）に応答して基準電圧供給配線（ｃ）と第１ノード（ｎ１）の間の電流パスを切り替える。第２スイッチＴＦＴ（ＳＷ２）は第１スキャンパルス（ＳＰ１）に応答してデータライン（ＤＬｊ）と第２ノード（ｎ２）の間の電流パスを切り替える。
【０１４０】
第２セル駆動部５２２ｂには第２ストレージキャパシター（Ｃｓｔ２）と第３及び第４スイッチＴＦＴ（ＳＷ３、ＳＷ４）が含まれる。第２ストレージキャパシター（Ｃｓｔ２）は第３ノード（ｎ３）を通じて第２駆動ＴＦＴ（ＤＲ２）のゲート電極（Ｇ）と接続された一側電極と、第４ノード（ｎ４）を通じて第２駆動ＴＦＴ（ＤＲ２）のソース電極（Ｓ）に接続された他側電極を持つ。第３スイッチＴＦＴ（ＳＷ３）は第２ゲートライン（ＧＬ２ｊ）からの第２スキャンパルス（ＳＰ２）に応答して基準電圧供給配線（ｃ）と第３ノード（ｎ３）の間の電流パスを切り替える。第４スイッチＴＦＴ（ＳＷ４）は第２スキャンパルス（ＳＰ２）に応答してデータライン（ＤＬｊ）と第４ノード（ｎ４）の間の電流パスを切り替える。
【０１４１】
一方、第５実施形態に係る有機発光ダイオード表示装置は図２１のようなスキャンパルスによって駆動されることもできる。図２１を参照すれば、第１スキャンパルス（ＳＰ１）は第１幅を持つ第１−１スキャンパルス（ＳＰ１ａ）と第１幅より広い第２幅を持つ第１−２スキャンパルス（ＳＰ１ｂ）を含み、第２スキャンパルス（ＳＰ２）は第１幅を持つ第２−１スキャンパルス（ＳＰ２ａ）と第１幅より広い第２幅を持つ第２−２スキャンパルス（ＳＰ２ｂ）を含む。第１−１スキャンパルス（ＳＰ１ａ）と第２−１スキャンパルス（ＳＰ２ａ）はそれぞれデータラインを通じて供給される負極性データ電圧（−Ｖｄ）に同期されてｋフレームを周期的に交互に発生されて、第１−２スキャンパルス（ＳＰ１ｂ）と第２−２スキャンパルス（ＳＰ２ｂ）はそれぞれデータラインを通じて供給される正極性データ電圧（＋Ｖｄ）に同期されてｋフレームを周期的に交互に発生される。したがって、第１駆動ＴＦＴ（ＤＲ１）と第２駆動ＴＦＴ（ＤＲ２）は ｋフレーム期間を周期的に交互に発生される第１−２スキャンパルス（ＳＰ１ｂ）及び第２−２スキャンパルス（ＳＰ２ｂ）にそれぞれ応答してｋフレーム期間を周期的に交互に駆動される。そして、第１駆動ＴＦＴ（ＤＲ１）と第２駆動ＴＦＴ（ＤＲ２）はｋフレーム期間を周期的に交互に発生される第１−１スキャンパルス（ＳＰ１ａ）及び第２−１スキャンパルス（ＳＰ２ａ）にそれぞれ応答してｋフレーム期間を周期的に交互にネガティブゲート-バイアスストレスを印加受ける。言い換えれば、ｋフレーム期間の間、第１駆動ＴＦＴ（ＤＲ１）のゲート電極には第１駆動ＴＦＴ（ＤＲ１）のしきい電圧より低い負極性データ電圧（−Ｖｄ）が印加されることで駆動止まり状態で第１駆動ＴＦＴ（ＤＲ１）のしきい電圧の劣化が補償されて、第２駆動ＴＦＴ（ＤＲ２）のゲート電極には第２駆動ＴＦＴ（ＤＲ２）のしきい電圧より高い正極性データ電圧（＋Ｖｄ）が印加されることで第２駆動ＴＦＴ（ＤＲ２）が正常駆動される。一方、その次ｋフレーム期間の間には、第１駆動ＴＦＴ（ＤＲ１）のゲート電極に第１駆動ＴＦＴ（ＤＲ１）のしきい電圧より高い正極性データ電圧（＋Ｖｄ）が印加されることで第１駆動ＴＦＴ（ＤＲ１）が正常駆動されて、第２駆動ＴＦＴ（ＤＲ２）のゲート電極に第２駆動ＴＦＴ（ＤＲ２）のしきい電圧より低い負極性データ電圧（−Ｖｄ）が印加されることで駆動止まり状態で第２駆動ＴＦＴ（ＤＲ２）のしきい電圧の劣化が補償される。
【０１４２】
図１９は本発明の第６実施形態に係る［ｊ、ｊ］番目画素６２２の等価回路図である。
【０１４３】
図１９を参照すれば、本発明の第６実施形態に係る画素６２２はｊ番目信号ライン（ＧＬ１ｊ、ＧＬ２ｊ、ＤＬｊ）の交差領域に形成される有機発光ダイオード（ＯＬＥＤ）、第１駆動ＴＦＴ（ＤＲ１）、第１セル駆動部６２２ａ、第２駆動ＴＦＴ（ＤＲ２）及び第２セル駆動部６２２ｂを備える。
【０１４４】
第６実施形態に係る有機発光ダイオード表示装置では一つの画素を区切るゲートラインが第１及び第２ゲートライン（ＧＬ１ｊ、ＧＬ２ｊ）で対を成す。図２０のように、第１ゲートライン（ＧＬ１ｊ）を通じて画素６２２に供給される第１スキャンパルス（ＳＰ１）と、第２ゲートライン（ＧＬ２ｊ）を通じて画素６２２に供給される第２スキャンパルス（ＳＰ２）は ｋ（ｋは１以上の自然数)フレームを周期的に交互に発生される。
【０１４５】
第１駆動ＴＦＴ（ＤＲ１）と第２駆動ＴＦＴ（ＤＲ２）は有機発光ダイオード（ＯＬＥＤ）に並列に接続されて、それぞれｋフレーム期間を周期的に交互に発生される第１及び第２スキャンパルス（ＳＰ１、ＳＰ２）に応答して交互に駆動される。第１駆動ＴＦＴ（ＤＲ１）には第１セル駆動部６２２ａが接続されて、第２駆動ＴＦＴ（ＤＲ２）には第２セル駆動部６２２ｂが接続される。
【０１４６】
第１セル駆動部６２２ａには第１ストレージキャパシター（Ｃｓｔ１）と第１及び第２スイッチＴＦＴ（ＳＷ１、ＳＷ２）が含まれる。第１ストレージキャパシター（Ｃｓｔ１）は第１ノード（ｎ１）を通じて第１駆動ＴＦＴ（ＤＲ１）のゲート電極（Ｇ）と接続された一側電極と、第２ノード（ｎ２）を通じて第１駆動ＴＦＴ（ＤＲ１）のソース電極（Ｓ）に接続された他側電極を持つ。第１スイッチＴＦＴ（ＳＷ１）は第１ゲートライン（ＧＬ１ｊ）からの第１スキャンパルス（ＳＰ１）に応答して高電位駆動電圧源（ＶＤＤ）と第１ノード（ｎ１）の間の電流パスを切り替える。第２スイッチＴＦＴ（ＳＷ２）は第１スキャンパルス（ＳＰ１）に応答してデータライン（ＤＬｊ）と第２ノード（ｎ２）の間の電流パスを切り替える。
【０１４７】
第２セル駆動部６２２ｂには第２ストレージキャパシター（Ｃｓｔ２）と第３及び第４スイッチＴＦＴ（ＳＷ３、ＳＷ４）が含まれる。第２ストレージキャパシター（Ｃｓｔ２）は第３ノード（ｎ３）を通じて第２駆動ＴＦＴ（ＤＲ２）のゲート電極（Ｇ）と接続された一側電極と、第４ノード（ｎ４）を通じて第２駆動ＴＦＴ（ＤＲ２）のソース電極（Ｓ）に接続された他側電極を持つ。第３スイッチＴＦＴ（ＳＷ３）は第２ゲートライン（ＧＬ２ｊ）からの第２スキャンパルス（ＳＰ２）に応答して高電位駆動電圧源（ＶＤＤ）と第３ノード（ｎ３）の間の電流パスを切り替える。第４スイッチＴＦＴ（ＳＷ４）は第２スキャンパルス（ＳＰ２）に応答してデータライン（ＤＬｊ）と第４ノード（ｎ４）の間の電流パスを切り替える。
【０１４８】
一方、第６実施形態に係る有機発光ダイオード表示装置は図２１のようなスキャンパルスによって駆動されることもできる。図２1を参照すれば、第１スキャンパルス（ＳＰ１）は第１幅を持つ第１−１スキャンパルス（ＳＰ１ａ）と第１幅より広い第２幅を持つ第１−２スキャンパルス（ＳＰ１ｂ）を含み、第２スキャンパルス（ＳＰ２）は第１幅を持つ第２−１スキャンパルス（ＳＰ２ａ）と第１幅より広い第２幅を持つ第２−２スキャンパルス（ＳＰ２ｂ）を含む。第１−１スキャンパルス（ＳＰ１ａ）と第２−１スキャンパルス（ＳＰ２ａ）はそれぞれデータラインを通じて供給される負極性データ電圧（−Ｖｄ）に同期されてｋフレームを周期的に交互に発生されて、第１−２スキャンパルス（ＳＰ１ｂ）と第２−２スキャンパルス（ＳＰ２ｂ）はそれぞれデータラインを通じて供給される正極性データ電圧（＋Ｖｄ）に同期されてｋフレームを周期的に交互に発生される。したがって、第１駆動ＴＦＴ（ＤＲ１）と第２駆動ＴＦＴ（ＤＲ２）はｋフレーム期間を周期的に交互に発生される第１−２スキャンパルス（ＳＰ１ｂ）及び第２−２スキャンパルス（ＳＰ２ｂ）にそれぞれ応答してｋフレーム期間を周期的に交互に駆動される。そして、第１駆動ＴＦＴ（ＤＲ１）と第２駆動ＴＦＴ（ＤＲ２）はｋフレーム期間を周期的に交互に発生される第１−１スキャンパルス（ＳＰ１ａ）及び第２−１スキャンパルス（ＳＰ２ａ）にそれぞれ応答してｋフレーム期間を周期的に交互にネガティブゲート-バイアスストレスを印加受ける。言い換えれば、ｋフレーム期間の間、第１駆動ＴＦＴ（ＤＲ１）のゲート電極には第１駆動ＴＦＴ（ＤＲ１）のしきい電圧より低い負極性データ電圧（−Ｖｄ）が印加されることで駆動止まり状態で第１駆動ＴＦＴ（ＤＲ１）のしきい電圧の劣化が補償されて、第２駆動ＴＦＴ（ＤＲ２）のゲート電極には第２駆動ＴＦＴ（ＤＲ２）のしきい電圧より高い正極性データ電圧（＋Ｖｄ）が印加されることで第２駆動ＴＦＴ（ＤＲ２）が正常駆動される。一方、その次 ｋフレーム期間の間には、第１駆動ＴＦＴ（ＤＲ１）のゲート電極に第１駆動ＴＦＴ（ＤＲ１）のしきい電圧より高い正極性データ電圧（＋Ｖｄ）が印加されることで第１駆動ＴＦＴ（ＤＲ１）が正常駆動されて、第２駆動ＴＦＴ（ＤＲ２）のゲート電極に第２駆動ＴＦＴ（ＤＲ２）のしきい電圧より低い負極性データ電圧（−Ｖｄ）が印加されることで駆動止まり状態で第２駆動ＴＦＴ（ＤＲ２）のしきい電圧の劣化が補償される。
【０１４９】
以上説明した内容を通じて当業者なら本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能することが分かる。例えば、本発明の実施形態では駆動ＴＦＴがＮタイプＭＯＳＦＥＴに具現される場合のみを説明したが、本発明の技術的思想はここに限定されないでＰタイプＭＯＳＦＥＴにも適用されることができることは勿論である。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲によって決められなければならない。
【図面の簡単な説明】
【０１５０】
【図１】一般的な有機発光ダイオード表示装置の発光原理を説明するダイヤグラムを示す図。
【図２】従来アクティブマトリックス方式の有機発光ダイオード表示装置において一つの画素を等価的に示す回路図。
【図３】ポジティブゲート-バイアスストレスによって駆動ＴＦＴのしきい電圧が増加する一例を示す図。
【図４】本発明の第１実施形態に係る有機発光ダイオード表示装置を示すブロック図。
【図５】図４のデータ駆動回路の詳細構成図。
【図６】図４に示された［ｊ、ｊ］番目画素の等価回路図。
【図７】画素の動作を説明するための駆動波形図。
【図８Ａ】第１期間（Ｔ１）内の画素の等価回路図。
【図８Ｂ】第２期間（Ｔ２）内の画素の等価回路図。
【図８Ｃ】第３期間（Ｔ３）内の画素の等価回路図。
【図９】駆動ＴＦＴの駆動時間による移動度偏差分を導出することを説明するための図。
【図１０】本発明の第２実施形態に係る有機発光ダイオード表示装置を示すブロック図。
【図１１】図１０のデータ駆動回路の詳細構成図。
【図１２】図１０に示された［ｊ、ｊ］番目画素の等価回路図。
【図１３】画素の動作を説明するための駆動波形図。
【図１４Ａ】第１期間（Ｔ１）内の画素の等価回路図。
【図１４Ｂ】第２期間（Ｔ２）内の画素の等価回路図。
【図１４Ｃ】第３期間（Ｔ３）内の画素の等価回路図。
【図１５】本発明の第３実施形態に係る有機発光ダイオード表示装置を示すブロック図。
【図１６】図１５に示された［ｊ、ｊ］番目画素の等価回路図。
【図１７】本発明の第４実施形態に係る［ｊ、ｊ］番目画素の等価回路図。
【図１８】本発明の第５実施形態に係る［ｊ、ｊ］番目画素の等価回路図。
【図１９】本発明の第６実施形態に係る［ｊ、ｊ］番目画素の等価回路図。
【図２０】第４乃至第６実施形態に係るスキャン信号のタイミング図。
【図２１】第４乃至第６実施形態に係るスキャン信号のまた他のタイミング図。
【図１】
0005483860.tif 000008
【図２】
0005483860.tif 000009
【図３】
0005483860.tif 000010
【図４】
0005483860.tif 000011
【図５】
0005483860.tif 000012
【図６】
0005483860.tif 000013
【図７】
0005483860.tif 000014
【図８Ａ】
0005483860.tif 000015
【図８Ｂ】
0005483860.tif 000016
【図８Ｃ】
0005483860.tif 000017
【図９】
0005483860.tif 000018
【図１０】
0005483860.tif 000019
【図１１】
0005483860.tif 000020
【図１２】
0005483860.tif 000021
【図１３】
0005483860.tif 000022
【図１４Ａ】
0005483860.tif 000023
【図１４Ｂ】
0005483860.tif 000024
【図１４Ｃ】
0005483860.tif 000025
【図１５】
0005483860.tif 000026
【図１６】
0005483860.tif 000027
【図１７】
0005483860.tif 000028
【図１８】
0005483860.tif 000029
【図１９】
0005483860.tif 000030
【図２０】
0005483860.tif 000031
【図２１】
0005483860.tif 000032