【事件の表示】
　特願２０１３−　２０２７５「不揮発性メモリ装置、メモリシステム、及びそれのプログラム方法」拒絶査定不服審判事件〔平成２５年１０月　３日出願公開、特開２０１３−２００９３５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　
　本願は，２０１３年（平成２５年）２月５日（パリ条約による優先権主張外国庁受理２０１２年（平成２４年）３月２３日　韓国）を出願日とする出願であって，その手続の経緯は以下のとおりである。
　
　平成２８年１２月　５日付け：拒絶理由通知書
　平成２９年　３月１３日　　：意見書，手続補正書の提出
　　　　　　　３月２７日付け：拒絶査定
　　　　　　　７月２７日　　：審判請求書，手続補正書の提出
　　　　　　１１月　２日　　：上申書の提出
　
　
第２　平成２９年７月２７日にされた手続補正についての補正の却下の決定
［補正の却下の決定の結論］
　平成２９年７月２７日にされた手続補正（以下「本件補正」という。）を却下する。
　
［理由］
１　本件補正について（補正の内容）
（１）本件補正後の特許請求の範囲の記載
　本件補正により，特許請求の範囲の請求項１の記載は，次のとおり補正された。（下線部は，補正箇所である。）
　「複数のワードラインに連結されるマルチレベルメモリセルを含む不揮発性メモリユニットのプログラム方法において，
　第１データを選択されたワードラインの第１ページ領域及び第２ページ領域にプログラムするために前記選択されたワードラインを交互順序に選択する段階と，
　前記交互順序にしたがって，前記第１データを前記選択されたワードラインの第１ページ領域及び第２ページ領域のみにプログラムする段階と，
　前記第１ページ領域及び前記第２ページ領域にプログラムする段階においてプログラムされなかった第２データを，前記選択されたワードラインの第３ページ領域にプログラムするために前記選択されたワードラインを順次順序に選択する段階と，
　前記順次順序にしたがって，前記第２データを前記選択されたワードラインの第３ページ領域のみにプログラムする段階と，を含
み，
　
前記第３ページ領域は，プログラムされないで存置された領域を残存させる
　
ことを特徴とする
　
（２）本件補正前の特許請求の範囲
　本件補正前の，平成２９年３月１３日にされた手続補正により補正された特許請求の範囲の請求項１の記載は次のとおりである。
　「複数のワードラインに連結されるマルチレベルメモリセルを含む不揮発性メモリユニットのプログラム方法において，
　第１データを選択されたワードラインの第１ページ領域及び第２ページ領域にプログラムするために前記選択されたワードラインを交互順序に選択する段階と，
　前記交互順序にしたがって，前記第１データを前記選択されたワードラインの第１ページ領域及び第２ページ領域のみにプログラムする段階と，
　前記第１ページ領域及び前記第２ページ領域にプログラムする段階においてプログラムされなかった第２データを，前記選択されたワードラインの第３ページ領域にプログラムするために前記選択されたワードラインを順次順序に選択する段階と，
　前記順次順序にしたがって，前記第２データを前記選択されたワードラインの第３ページ領域のみにプログラムする段階と，を含む
　プログラム方法。」
２　補正の適否
　本件補正は，本件補正前の請求項１に記載された発明を特定するために必要な事項である「第３ページ領域」について，上記のとおり限定を付加するものであって，補正前の請求項１に記載された発明と補正後の請求項１に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから，特許法１７条の２第５項２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで，本件補正後の請求項１に記載される発明（以下「本件補正発明」という。）が同条第６項において準用する同法第１２６条第７項の規定に適合するか（特許出願の際独立して特許を受けることができるものであるか）について，以下，検討する。
　
（１）本件補正発明
　本件補正発明は，上記１（１）に記載したとおりのものである。
　
（２）引用文献の記載事項
ア　引用文献
（ア）原査定の拒絶の理由で引用された本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献である，米国特許出願公開第２０１２／０００８３８７号明細書（以下「引用文献」という。）には，図面とともに，次の記載がある。
Ａ　「　BACKGROUND OF THE INVENTION
　
［0001］　1. Field of the Invention
［0002］　The present invention generally relates to a non-volatile memory, and more particularly to a method of twice programming a multi-bit per cell non-volatile memory with a sequence.
［0003］　2. Description of Related Art
［0004］　Flash memory is a non-volatile solid state memory device that can be electrically erased and reprogrammed. Conventional flash memory stores a single bit of information in each memory cell such that each memory cell can be programmed to assume two possible states. The conventional flash memory is thus commonly referred to as single-bit per cell flash memory. Modern flash memory is capable of storing two or more bits of information in each memory cell such that each memory cell can be programmed to assume more than two possible states. The modern flash memory is thus commonly referred to as multi-bit per cell flash memory.
［0005］　In the multi-bit per cell flash memory, data of different state are programmed to the flash memory by storing different amount of charge in the floating gate of the flash memory. As the charge in the floating gate specifically determines the corresponding threshold voltage, the data can then be read from the multi-bit cell per flash memory according to their different threshold voltage. Due to variations among the memory cells during the manufacture, operation or according to other factors, the threshold voltage of each state is not a constant value but a range.
［0006］　However, conventional multi-bit per cell flash memory, particularly the three-bit per cell or even more-bit per cell flash memory, suffers from floating-gate coupling effect and retention effect. As a result, the conventional multi-bit per cell flash memory could probably result in read errors due to narrow read margin, and a need has thus arisen to propose some novel schemes to improve floating-gate coupling effect and retention effect.
　
　SUMMARY OF THE INVENTION 
　
［0007］　In view of the foregoing, it is an object of the embodiment of the present invention to provide 
a method of twice programming a multi-bit per cell non-volatile memory with a sequence
［0008］　According to one embodiment, 
at least one page of at least one word line is firstly programmed with program data by a controller of the non-volatile memory, and said at least one page of at least one word line is secondly programmed with the same program data by the controller.
［0009］　According to another embodiment, a number of less-significant-bit pages are programmed or read, and a number of consecutive most-significant-bit pages are programmed or read one after the other in a consecutive order.」
（当審訳：「 発明の背景
［0001］　１．発明の分野
［0002］　本発明は，一般に不揮発性メモリに関し，特に，１シーケンスで，１セルにつき複数ビットの不揮発性メモリに２回プログラムする方法に関する。
［0003］　２．関連技術の説明
［0004］　フラッシュメモリは，電気的に消去および再プログラミングが可能な不揮発性固体メモリデバイスである。従来のフラッシュメモリは，各メモリセルが２つの可能な状態をとるようにプログラムすることができるように，各メモリセルに１ビットの情報を記憶する。従来のフラッシュメモリは，したがって一般的に，単一ビット・セルのフラッシュメモリと呼ぶことにする。現代のフラッシュメモリは，各メモリセルに２または複数ビットの情報を記憶することができることから，各メモリセルが２以上の状態をとることができるようプログラムが可能となっている。現代のフラッシュメモリは，したがって一般的に，複数ビット・セルのフラッシュメモリと呼ぶことにする。
［0005］　多ビット・セルのフラッシュメモリにおいて，異なる状態のデータが，フラッシュメモリのフローティングゲートに異なる量の電荷を蓄積することによって，フラッシュメモリにプログラムされる。フローティングゲートの電荷は，具体的には対応するしきい値電圧を決定するように，そして，データは異なるしきい値電圧に応じて，フラッシュメモリにつき複数ビットのセルから読み出すことができる。製造，動作，または他の要因によるメモリセル間の変動のために，各状態のしきい値電圧は，一定の値ではなく範囲を有するものである。
［0006］　しかしながら，従来の多ビット・セルのフラッシュメモリ，特に３ビット又はそれ以上のビット・セルのフラッシュメモリは，フローティングゲート結合効果，及び，保持効果の影響を受ける。その結果，従来の多ビット・セルのフラッシュメモリは，おそらく狭い読み出しマージンに起因する再生エラーをもたらす可能性があり，したがって，フローティングゲート結合効果，及び，保持効果を向上させるいくつかの新規な方式を提案する必要性が生じている。
　発明の概要
［0007］　上記事情に鑑み，本発明の実施態様の目的は，フローティングゲート結合効果，及び，保持効果を向上させるために，
１シーケンスで１セルにつき複数ビットの不揮発性メモリに２回プログラムする方法
［0008］　一実施態様によれば，
少なくとも１つのワード線の，少なくとも１つのページが，最初に不揮発性メモリのコントローラによってプログラムデータでプログラムされ，少なくとも１つのワード線の，前記少なくとも１つのページは，コントローラによって同じプログラムデータでプログラムされる
［0009］　別の実施態様によれば，下位ビットページがプログラムされたり或いは読み出され，連続する最上位ビットページは，他の連続した順序で次々にプログラムされまたは読み出される。」）
Ｂ．「［0026］　FIGS. 2A-2D  show exemplary distributions of threshold voltage of a three-bit per cell flash memory with respect to the pass-verify (PV) voltage. 
Each cell of the three-bit per cell flash memory is capable of storing three bits, i.e., a high bit, a middle bit and a low bit, which correspond to a high-bit page, a mid-bit page and a low-bit page respectively.
（当審訳：「［0026］　図２Ａ〜２Ｄは，パス検証（ＰＶ）電圧に対して，１セルにつき３ビットのフラッシュメモリのしきい値電圧の分布の例を示している。
１セルにつき３ビットのフラッシュメモリの各セルは，３ビット，すなわち，上位ビット，中位ビット及び下位ビットを記憶することができ，これらは，上位ビットページ，中位ビットページ，及び，下位ビットページにそれぞれ対応する
Ｃ．「［0029］　
According to another aspect of the present invention, a
page program or read sequence is disclosed
FIG. 5A
 following order
　［0030］　
00h-＞01h-＞02h-＞03h-＞04h-＞05h-＞06h-＞07h-＞ . . . -＞BDh-＞BEh-＞BFh.
　
　
Wherein the page is the program unit and the block is the erase unit in the flash memory.
［0031］　FIG. 5B shows one page program/read sequence in a memory block for a three-bit per cell flash memory according to one embodiment of the present invention.・・・（中略）・・・
［0034］　FIG. 5C shows another page program/read sequence (as indicated by the arrows) in a memory block for a three-bit per cell flash memory according to another embodiment of the present invention. ・・・（中略）・・・
」
（当審訳：「［0029］　
本発明の別の見地によれば
ページプログラム又は読み出しのシーケンスが開示されている
図５Ａ
次の順序
　［0030］　
00h-＞01h-＞02h-＞03h-＞04h-＞05h-＞06h-＞07h-＞ . . . -＞BDh-＞BEh-＞BFh.
ここで，フラッシュメモリにおいては，ページがプログラム単位であり，ブロックが消去単位である。
［0031］　図５Ｂは，本発明の一実施態様によれば，１セルにつき３ビットのフラッシュメモリのメモリブロックへの，ページのプログラム／読み出しの一つのシーケンスが示されている。・・・（中略）・・・
［0034］　図５Ｃは，本発明の他の実施態様によれば，１セルにつき３ビットのフラッシュメモリのメモリブロックへの，ページのプログラム／読み出しの他の一つのシーケンス（矢印によって示されるとおり）が示されている。・・・（中略）・・・」）
Ｄ．「［0035］　
FIG. 5D
further page program/read sequence
in a memory block for a three-bit per cell flash memory
the low-bit pages and the mid-bit pages are programmed/read according to the conventional sequence ( FIG. 5A )
followed by programming/reading high-bit pages through all the word lines of the memory block (e.g., WL 0 through WL 63 ).
In other words, the flash memory performs programming/reading at least some of the high-bit pages in a consecutive order, according to which the high-bit pages are programmed/read one after the other.
　
　
　・・・（中略）・・・
［0039］　According to the novel program/read sequence of the embodiments, the consecutive high-bit pages corresponding to the consecutive word lines may be programmed at one time. As a result, the variation between neighboring programmed pages may thus be substantially reduced.」
（当審訳：「［0035］　
図５Ｄ
１セルにつき３ビットのフラッシュメモリのメモリブロック内へのさらなるページのプログラム／読み出しのシーケンス
下位ビットページと中位ビットページは，従来のシーケンス（図５Ａ）にしたがってプログラム／読み出しされ
続いて，上位ビットページが，メモリブロックの全てのワード線（例えば，ＷＬ０からＷＬ６３）を介してプログラム／読み出しがなされる。
つまり，フラッシュメモリは，少なくとも幾つかの上位ビットページを，順次，プログラム／読み出しを行い，それに応じて，上位ビットページは次々にプログラム／読み出しがなされていく
　・・・・（中略）・・・
［0039］　実施態様の新規なプログラム／読み出しシーケンスによると，連続的なワード線に対応する連続的な上位ビットページは，一度にプログラムすることができる。その結果，隣接するプログラムされたページ間の変動を，実質的に低減することができる。」）
　
（イ）上記（ア）のＡ．によれば，引用文献には，「１シーケンスで１セルにつき複数ビットの不揮発性メモリに２回プログラムする方法」であって，「少なくとも１つのワード線の，少なくとも１つのページが，最初に不揮発性メモリのコントローラによってプログラムデータでプログラムされ，少なくとも１つのワード線の，前記少なくとも１つのページは，コントローラによって同じプログラムデータでプログラムされる」ものが記載されているといえる。
（ウ）上記（ア）のＣ．及びＤ．には，引用文献に記載された，「本発明の別の見地によ」る，図５Ａないし図５Ｄに示される「ページプログラム又は読み出しのシーケンス」が開示されているところ，当該「シーケンス」のうち，上記（ア）のＤ．の，図５Ｄに示された実施態様である，「１セルにつき３ビットのフラッシュメモリのメモリブロック内へのさらなるページのプログラム／読み出しのシーケンス」は，「下位ビットページと中位ビットページは，従来のシーケンス（図５Ａ）にしたがってプログラム／読み出しされ，続いて，上位ビットページが，メモリブロックの全てのワード線（例えば，ＷＬ０からＷＬ６３）を介してプログラム／読み出しがなされる・・・（中略）・・・つまり，フラッシュメモリは，少なくとも幾つかの上位ビットページを，順次，プログラム／読み出しを行い，それに応じて，上位ビットページは次々にプログラム／読み出しがなされていく」ものである。
　そして，上記図５Ｄに示された実施態様である「シーケンス」のうち，「下位ビットページと中位ビットページ」の「プログラム／読み出し」に用いられる「従来のシーケンス（図５Ａ）」とは，上記（ア）のＣ．の，図５Ａについて示された，「次の順序」，すなわち，「00h-＞01h-＞02h-＞03h-＞04h-＞05h-＞06h-＞07h-＞ . . . -＞BDh-＞BEh-＞BFh.」という順序のうち，「下位ビットページと中位ビットページ」に当たる，図５Ａに示された「Ｌ−ｂｉｔ」及び「Ｍ−ｂｉｔ」のための「プログラム／読み出し」のための順序である，「00h-＞01h-＞02h-＞03h-＞04h-＞06h-＞07h-＞ . . . -＞BDh-＞・・・」によってプログラム／読み出しを行うことであるといえる。
　また，上記図５Ｄに示された実施態様である「シーケンス」のうち，「少なくとも幾つかの上位ビットページ」の「プログラム／読み出し」に用いられるシーケンスは，「順次，プログラム／読み出しを行」うものであり，これは，図５Ｄに示された「Ｈ−ｂｉｔ」のための「プログラム／読み出し」のための順序によって，プログラム／読み出しがされるものといえる。
（エ）上記（ウ）における，図５Ｄに示された実施態様である，「１セルにつき３ビットのフラッシュメモリのメモリブロック内へのさらなるページのプログラム／読み出しのシーケンス」の，「１セルにつき３ビットのフラッシュメモリ」とは，上記Ｂ．によれば，「１セルにつき３ビットのフラッシュメモリの各セルは，３ビット，すなわち，上位ビット，中位ビット及び下位ビットを記憶することができ，これらは，上位ビットページ，中位ビットページ，及び，下位ビットページにそれぞれ対応する」ものであるといえる。
（オ）上記（ア）及び（エ）から，引用文献には，次の発明（以下，「引用発明」という。）が記載されていると認められる。
「１シーケンスで１セルにつき複数ビットの不揮発性メモリに２回プログラムする方法であって，
　少なくとも１つのワード線の，少なくとも１つのページが，最初に不揮発性メモリのコントローラによってプログラムデータでプログラムされ，少なくとも１つのワード線の，前記少なくとも１つのページは，コントローラによって同じプログラムデータでプログラムされるものにおいて，
　１セルにつき３ビットのフラッシュメモリのメモリブロック内へのさらなるページのプログラム／読み出しのシーケンスとして，
　　下位ビットページと中位ビットページを，図５Ａに示された『Ｌ−ｂｉｔ』及び『Ｍ−ｂｉｔ』のためのプログラム／読み出しのための順序である，00h-＞01h-＞02h-＞03h-＞04h-＞06h-＞07h-＞ . . . -＞BDh-＞・・・によって，プログラム／読み出しし，
　　続いて，上位ビットページを，メモリブロックの全てのワード線（例えば，ＷＬ０からＷＬ６３）を介してプログラム／読み出しを行い，つまり，少なくとも幾つかの上位ビットページを，順次，プログラム／読み出しを行い，それに応じて，少なくとも幾つかの上位ビットページは次々にプログラム／読み出しがなされていくものであり，図５Ｄに示された『Ｈ−ｂｉｔ』のためのプログラム／読み出しのための順序によって，プログラム／読み出しする，
　ことを含み，
　上記１セルにつき３ビットのフラッシュメモリは，各セルが，３ビット，すなわち，上位ビット，中位ビット及び下位ビットを記憶することができ，これらは，上位ビットページ，中位ビットページ，及び，下位ビットページにそれぞれ対応するものである，
　方法。」
　
（３）引用発明との対比
　
ア　本件補正発明と引用発明とを対比する。（下線は，当審で付した。）
　
（ア）引用発明は，「１セルにつき複数ビットの不揮発性メモリに２回プログラムする方法」であり，この場合の「１セルにつき複数ビット」を記憶する「セル」は，本件補正発明の「マルチレベルメモリセル」に相当し，そして，それぞれを含む構成である，引用発明の「１セルにつき複数ビットの不揮発性メモリ」は，本件補正発明の「マルチレベルメモリセルを含む不揮発性メモリユニット」に相当する。
　また，引用発明は，「少なくとも１つのワード線の，少なくとも１つのページが，最初に不揮発性メモリのコントローラによってプログラムデータでプログラムされ，少なくとも１つのワード線の，前記少なくとも１つのページは，コントローラによって同じプログラムデータでプログラムされるもの」であることから，「不揮発性メモリ」において，「少なくとも１つのページ」が，「少なくとも１つのワード線」を有し，「プログラムデータ」で「プログラム」されるものであり，この場合の，引用発明の「ワード線」，「ページ」，「プログラムデータ」は，それぞれ，本件補正発明の「ワードライン」，「ページ領域」，「データ」に相当する。
（イ）引用発明は，「各セルが，３ビット，すなわち，上位ビット，中位ビット及び下位ビットを記憶することができ，これらは，上位ビットページ，中位ビットページ，及び，下位ビットページにそれぞれ対応するものであ」るから，「上位ビットページ，中位ビットページ，及び，下位ビットページ」という各「ページ」は，「セル」の「上位ビット，中位ビット及び下位ビット」という各「ビット」が記憶される領域であるといえ，そして，上記（ア）によれば，引用発明の「プログラムデータ」が，上記「ワード線」をとおして「不揮発性メモリ」の「ページ」に「プログラム」されることは明らかであるから，当該「ワード線」は，「ページ」である，「上位ビット，中位ビット及び下位ビット」という各「ビット」が記憶される領域からなる「セル」に連結されているといえ，また，「不揮発性メモリ」が「セル」を複数有することは自明であるから，連結される「ワード線」も複数であるといえる。
　そうすると，引用発明の「１シーケンスで１セルにつき複数ビットの不揮発性メモリに２回プログラムする方法であって，少なくとも１つのワード線の，少なくとも１つのページが，最初に不揮発性メモリのコントローラによってプログラムデータでプログラムされ，少なくとも１つのワード線の，前記少なくとも１つのページは，コントローラによって同じプログラムデータでプログラムされるものにおいて」，「１セルにつき３ビットのフラッシュメモリは，各セルが，３ビット，すなわち，上位ビット，中位ビット及び下位ビットを記憶することができ，これらは，上位ビットページ，中位ビットページ，及び，下位ビットページにそれぞれ対応するものであ」ることは，本件補正発明の「
複数のワードラインに連結されるマルチレベルメモリセルを含む不揮発性メモリユニットのプログラム方法
（ウ）引用発明における「下位ビットページ」，「中位ビットページ」，「上位ビットページ」は，それぞれ，本件補正発明における「第１ページ領域」，「第２ページ領域」，「第３ページ領域」に相当する。また，上記（イ）のとおり，引用発明の「プログラムデータ」が，「ワード線」をとおして「不揮発性メモリ」の「ページ」に「プログラム」されることから，「ページ」への「プログラムデータ」の「プログラム」を，当該「ページ」に対応した「ワード線」を選択することにより行うことは明らかである。
　そして，引用発明の各「ページ」のうち「下位ビットページ」及び「中位ビットページ」に「プログラム」される「プログラムデータ」が，本件補正発明の「第１ページ領域及び第２ページ領域」に「プログラム」される「第１データ」に相当するといえ，また，引用発明の各「ページ」のうち「上位ビットページ」に「プログラム」される「プログラムデータ」が，後記の点で相違するものの，本件補正発明の「第３ページ領域」に「プログラム」される「第２データ」に相当するといえる。
　
（エ）引用発明における，「下位ビットページ」及び「中位ビットページ」への「プログラムデータ」の「プログラム」は，「図５Ａに示された『Ｌ−ｂｉｔ』及び『Ｍ−ｂｉｔ』のためのプログラム／読み出しのための順序である，00h-＞01h-＞02h-＞03h-＞04h-＞06h-＞07h-＞ . . . -＞BDh-＞・・・によって，プログラム／読み出し」することで行われるところ，図５Ａによれば，上記「00h-＞01h-＞02h-＞03h-＞04h-＞06h-＞07h-＞ . . . -＞BDh-＞・・・」との順序は，「下位ビットページ」と「中位ビットページ」とを交互の順序に選択しているものといえる。
　そうすると，引用発明における，「下位ビットページと中位ビットページを，図５Ａに示された『Ｌ−ｂｉｔ』及び『Ｍ−ｂｉｔ』のためのプログラム／読み出しのための順序である，00h-＞01h-＞02h-＞03h-＞04h-＞06h-＞07h-＞ . . . -＞BDh-＞・・・によって，プログラム／読み出し」するために，「下位ビットページと中位ビットページ」に対応した「ワード線」を選択することは，本件補正発明における，「
第１データを選択されたワードラインの第１ページ領域及び第２ページ領域にプログラムするために前記選択されたワードラインを交互順序に選択する段階
（オ）上記（エ）における検討から，引用発明における，「下位ビットページと中位ビットページを，図５Ａに示された『Ｌ−ｂｉｔ』及び『Ｍ−ｂｉｔ』のためのプログラム／読み出しのための順序である，00h-＞01h-＞02h-＞03h-＞04h-＞06h-＞07h-＞ . . . -＞BDh-＞・・・によって，プログラム／読み出し」することは，本件補正発明における，「
前記交互順序にしたがって，前記第１データを前記選択されたワードラインの第１ページ領域及び第２ページ領域のみにプログラムする段階
　
（カ）引用発明における，「上位ビットページ」への「プログラムデータ」の「プログラム」は，「続いて，上位ビットページを，メモリブロックの全てのワード線（例えば，ＷＬ０からＷＬ６３）を介してプログラム／読み出しを行い，つまり，少なくとも幾つかの上位ビットページを，
順次
　そうすると，後記の点で相違するものの，本件補正発明における，「前記第１ページ領域及び前記第２ページ領域にプログラムする段階においてプログラムされなかった第２データを，前記選択されたワードラインの第３ページ領域にプログラムするために前記選択されたワードラインを順次順序に選択する段階」と，引用発明の「続いて，上位ビットページを，メモリブロックの全てのワード線（例えば，ＷＬ０からＷＬ６３）を介してプログラム／読み出しを行い，つまり，少なくとも幾つかの上位ビットページを，順次，プログラム／読み出しを行い，それに応じて，少なくとも幾つかの上位ビットページは次々にプログラム／読み出しがなされていくものであり，図５Ｄに示された『Ｈ−ｂｉｔ』のためのプログラム／読み出しのための順序によって，プログラム／読み出し」するために，「上位ビットページ」に対応した「ワード線」を選択することとは，“
第２データを，前記選択されたワードラインの第３ページ領域にプログラムするために前記選択されたワードラインを順次順序に選択する段階
（キ）上記（カ）における検討から，後記の点で相違するものの，本件補正発明における，「前記順次順序にしたがって，
前記第２データ
前記順次順序にしたがって，前記第２データを前記選択されたワードラインの第３ページ領域のみにプログラムする段階
（ク）上記（ア）〜（キ）より，本件補正発明と引用発明とは，「
プログラム方法
　
イ　以上のことから，本件補正発明と引用発明との一致点及び相違点は，次のとおりである。
　【一致点】
　「複数のワードラインに連結されるマルチレベルメモリセルを含む不揮発性メモリユニットのプログラム方法において，
　第１データを選択されたワードラインの第１ページ領域及び第２ページ領域にプログラムするために前記選択されたワードラインを交互順序に選択する段階と，
　前記交互順序にしたがって，前記第１データを前記選択されたワードラインの第１ページ領域及び第２ページ領域のみにプログラムする段階と，
　第２データを，前記選択されたワードラインの第３ページ領域にプログラムするために前記選択されたワードラインを順次順序に選択する段階と，
　前記順次順序にしたがって，前記第２データを前記選択されたワードラインの第３ページ領域のみにプログラムする段階と，を含む，
　ことを特徴とするプログラム方法。」
　
　【相違点１】
　「第２データ」について，
　本件補正発明は，「前記第１ページ領域及び前記第２ページ領域にプログラムする段階においてプログラムされなかった」データであり，それを選択し第３ページ領域にプログラムしているのに対し，
　引用発明は，「少なくとも幾つかの上位ビットページ」に「プログラム」される「プログラムデータ」が，「前記第１ページ領域及び前記第２ページ領域にプログラムする段階においてプログラムされなかった」データに相当するものであるか，特定されていない点。
　【相違点２】
　本件補正発明は，「前記第３ページ領域は，プログラムされないで存置された領域を残存させる」ものであるのに対し，
　引用発明は，当該構成について特定されていない点。
　
（４）判断
　事案に鑑み，相違点１及び相違点２についてまとめて検討する。
　引用発明における「ページのプログラム／読み出しのシーケンス」が実行される，フラッシュメモリの「ｍｅｍｏｒｙ　ｂｌｏｃｋ」と称するセルの集合単位（図５Ｄ）では，セルやページの数が使用時には既に決定されているものであり，一方，その後の書き込み時に書き込み要求を行うデータのサイズは，要求に応じて任意に決め得る事項であることからすると，上記セルやページの数による記憶可能なデータサイズに対し，上記書き込み要求を行うデータのサイズが，大小どのような関係にもなり得ることは，自明な事項であるといえる。
　そして，引用発明は，「シーケンス」として，「下位ビットページと中位ビットページ」に対し「プログラムデータ」を「プログラム」し，「続いて」「少なくとも幾つかの上位ビットページ」に対し「プログラムデータ」を「プログラム」していることから，書き込み要求に応じて任意に決定する「プログラムデータ」のサイズが，「不揮発性メモリ」を構成する「１セルにつき複数ビット」の全「セル」のうち「下位ビットページと中位ビットページ」に記憶可能なデータサイズより大となる場合であれば，「下位ビットページと中位ビットページ」に「プログラム」する段階において「プログラム」されなかった「プログラムデータ」が発生し，それが「少なくとも幾つかの上位ビットページ」に対し「選択」され「プログラム」されることになり，この場合の，「少なくとも幾つかの上位ビットページ」に「プログラム」される「プログラムデータ」は，相違点１に係る「前記第１ページ領域及び前記第２ページ領域にプログラムする段階においてプログラムされなかった」第２データに相当することになるといえ，さらに，続いて上記「少なくとも幾つかの上位ビットページ」に対し「選択」され「プログラム」される「プログラムデータ」のサイズが，先の書き込み要求に応じて「プログラムデータ」のサイズが任意に決定される中で，「少なくとも幾つかの上位ビットページ」に記憶可能なデータサイズより小となるような場合であれば，「少なくとも幾つかの上位ビットページ」は，「プログラム」されないで存置された領域が残ることになり，この場合の，「少なくとも幾つかの上位ビットページ」は，相違点２に係る「プログラムされないで存置された領域を残存させる」ものに相当することになるといえる。
　そうすると，引用発明において，「不揮発性メモリ」を構成する「１セルにつき複数ビット」の「セル」や「ページ」の数によって決まる記憶可能なデータサイズに対し，書き込み要求に応じて，書き込みデータのサイズが任意に決められることで，「前記第１ページ領域及び前記第２ページ領域にプログラムする段階においてプログラムされなかった第２データ」に相当するデータを，「少なくとも幾つかの上位ビットページ」に対し「選択」し「プログラム」するようになるとともに，当該「少なくとも幾つかの上位ビットページ」が，「プログラムされないで存置された領域を残存させる」ものとなるよう構成すること，すなわち，相違点１及び２に係る構成とすることは，当業者が容易に想到し得たことである。
　
　そして，上記相違点を総合的に勘案しても，本件補正発明の奏する作用効果は，引用発明の奏する作用効果から予測される範囲内のものにすぎず，格別顕著なものということはできない。
　
　したがって，本件補正発明は，引用発明に基づいて，当業者が容易に発明をすることができたものであり，特許法２９条２項の規定により，特許出願の際独立して特許を受けることができないものである。
　
３　本件補正についてのむすび
　よって，本件補正は，特許法１７条の２第６項において準用する同法１２６条７項の規定に違反するので，同法１５９条１項の規定において読み替えて準用する同法５３条１項の規定により却下すべきものである。
　よって，上記補正の却下の決定の結論のとおり決定する。
　
　
第３　本願発明について
　
１　本願発明
　
　平成２９年７月２７日にされた手続補正は，上記のとおり却下されたので，本願の請求項に係る発明は，平成２９年３月１３日にされた手続補正により補正された特許請求の範囲の請求項１ないし７に記載された事項により特定されるものであるところ，その請求項１に係る発明（以下「本願発明」という。）は，その請求項１に記載された事項により特定される，前記第２［理由］１（２）に記載のとおりのものである。
２　原査定の拒絶の理由
　
　原査定の拒絶の理由は，この出願の請求項１ないし７に係る発明は，本願の優先権主張の日前に頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用文献１に記載された発明であるから，特許法２９条第１項第３号に該当し特許を受けることができないとともに，同引用文献１に記載された発明に基づいて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない，というものである。
　
引用文献１：米国特許出願公開第２０１２／０００８３８７号明細書
　
３　引用文献
　
　原査定の拒絶の理由で引用された引用文献１及びその記載事項は，前記第２の［理由］２（２）に記載したとおりである。
　
４　対比・判断
　本願発明は，前記第２の［理由］２で検討した本件補正発明から，「第３ページ領域」に係る限定事項を削除したものである。
　そうすると，本願発明の発明特定事項を全て含み，さらに他の事項を付加したものに相当する本件補正発明が，前記第２の［理由］２（３），（４）に記載したとおり，引用発明に基づいて，当業者が容易に発明をすることができたものであるから，本願発明も，引用発明に基づいて，当業者が容易に発明をすることができたものである。
　
第４　むすび
　以上のとおり，本願発明は，特許法２９条２項の規定により特許を受けることができないから，他の請求項に係る発明について検討するまでもなく，本願は拒絶されるべきものである。
　
　よって，結論のとおり審決する。
＜付記＞
　
　なお，請求人は，平成２９年１１月２日付け上申書において添付された補正案を提示しているが，前記補正案には，その請求項１を参照すると，本件補正発明の「前記第３ページ領域は，プログラムされないで存置された領域を残存させる」を，「前記第１ページ領域及び前記第２ページ領域に，前記第１データと前記第２データとを分割することなく，現実に書き込み動作を遂行した結果，書き込みきれずに残存した前記第２データを前記第３ページ領域に書き込み動作する」に限定するものであるが（なお，上申書の第３頁１５〜１７行では，『
　
，第１ページ及び第２ページに
たデ
を第
ジに