(57)【特許請求の範囲】
【請求項１】
入力電圧が印加される１対の入力ノードと、
出力電圧が出力される１対の出力ノードと、
前記１対の入力ノード間、または、前記１対の入力ノードのうち高電位側の入力ノードと前記１対の出力ノードのうち高電位側の出力ノードとの間に直列に接続されたコイルおよびカスコード素子と、
前記カスコード素子の導通状態を制御するドライブ信号を出力する制御回路とを備え、
前記カスコード素子は、ノーマリオン型トランジスタとノーマリオフ型トランジスタとを中間点でカスコード接続したトランジスタであり、
前記カスコード素子は、前記ドライブ信号が第１の状態および第２の状態の場合に、各々、導通状態および非導通状態に制御され、
前記制御回路は、前記中間点から出力される中間点電位に応答して、前記ドライブ信号を前記第１の状態から前記第２の状態へ変化させる、スイッチング電源回路。
【請求項２】
前記トランジスタは、ドレイン端子に前記ノーマリオン型トランジスタのドレインが接続され、前記中間点に前記ノーマリオン型トランジスタのソースおよび前記ノーマリオフ型トランジスタのドレインが接続され、ゲート端子に前記ノーマリオフ型トランジスタのゲートが接続され、ソース端子に前記ノーマリオン型トランジスタのゲートおよび前記ノーマリオフ型トランジスタのソースが接続され、前記中間点に中間点端子が接続される、請求項１記載のスイッチング電源回路。
【請求項３】
前記制御回路は、前記ドライブ信号を出力するドライブ信号出力回路を備え、
前記ドライブ信号出力回路は、前記中間点電位に応答して、前記ドライブ信号を前記第１の状態から前記第２の状態へ変化させる、請求項１または請求項２記載のスイッチング電源回路。
【請求項４】
前記中間点電位は、前記ソース端子を基準とする電位をその値とする、請求項１ないし請求項３いずれか１項記載のスイッチング電源回路。
【請求項５】
前記制御回路は、第１の保護回路をさらに備え、
前記第１の保護回路は、前記ドライブ信号が前記第１の状態にある期間、前記中間点電位に基づき第１の保護信号を出力し、
前記ドライブ信号出力回路は、前記第１の保護信号に応答して前記ドライブ信号を前記第１の状態から前記第２の状態へ変化させる、請求項３または請求項４記載のスイッチング電源回路。
【請求項６】
前記制御回路は、第２の保護回路をさらに備え、
前記第２の保護回路は、前記ドライブ信号が前記第２の状態にある期間、前記中間点電位に基づき第２の保護信号を出力し、
前記ドライブ信号出力回路は、前記第２の保護信号に応答して前記ドライブ信号を前記第１の状態から前記第２の状態へ変化させる、請求項３または請求項４記載のスイッチング電源回路。
【請求項７】
前記制御回路は、前記第１の保護信号または前記第２の保護信号を所定時間保持するホールド回路をさらに備える、請求項５または請求項６記載のスイッチング電源回路。
【請求項８】
前記ドレイン端子は、前記１対の入力ノードのうち高電位側入力ノードと接続され、
前記ソース端子は、前記コイルの一端に接続され、
前記コイルの他端は、前記１対の出力ノードのうち高電位側出力ノードと接続され、
前記コイルの一端および他端と前記１対の出力ノードのうち低電位側出力ノードに、各々接続された、ダイオードおよびコンデンサをさらに備える、請求項３ないし請求項７いずれか１項記載のスイッチング電源回路。
【請求項９】
前記制御回路は、前記出力電圧に基づき、出力電圧モニタ信号を生成する出力電圧モニタ回路と、前記中間点電位を所定の値にクリップしたクリップ電圧を出力するクリップ回路と、前記クリップ電圧および前記出力電圧モニタ信号を乗算する乗算回路を有する出力パワーモニタ回路と、をさらに備え、
前記出力パワーモニタ回路は、前記乗算回路の出力に基づき第３の保護信号を出力し、
前記ドライブ信号出力回路は、前記第３の保護信号に応答して前記ドライブ信号を前記第１の状態から前記第２の状態へ変化させる、請求項８記載のスイッチング電源回路。
【請求項１０】
前記制御回路は、前記入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、前記ドライブ信号が前記第１の状態の期間における前記中間点の平均中間点電圧を出力する平均化回路と、前記前記平均中間点電圧および前記入力電圧モニタ信号を乗算する乗算回路とを有する平均入力パワーモニタ回路と、をさらに備え、
前記平均入力パワーモニタ回路は、前記乗算回路の出力に基づき第４の保護信号を出力し、
前記ドライブ信号出力回路は、前記第４の保護信号に応答して前記ドライブ信号を前記第１の状態から前記第２の状態へ変化させる、請求項８記載のスイッチング電源回路。
【請求項１１】
前記コイルの一端は、前記１対の入力ノードのうち高電位側入力ノードと接続され、
前記コイルの他端と前記１対の出力ノードのうち高電位側出力ノード間に接続されたダイオード、および前記１対の出力ノード間に接続されたコンデンサをさらに備え、
前記コイルの他端および前記１対の入力ノードのうち低電位側入力ノードには、各々、前記ドレイン端子および前記ソース端子が接続されている、請求項３ないし請求項７いずれか１項記載のスイッチング電源回路。
【請求項１２】
前記制御回路は、前記入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、前記中間点電位を所定の値にクリップした中間点クリップ電圧を出力するクリップ回路と、前記中間点クリップ電圧および前記入力電圧モニタ信号を乗算する乗算回路とを有する入力パワーモニタ回路と、をさらに備え、
前記入力パワーモニタ回路は、前記乗算回路の出力に基づき第５の保護信号を出力し、
前記ドライブ信号出力回路は、前記第５の保護信号に応答して前記ドライブ信号を前記第１の状態から前記第２の状態へ変化させる、請求項１１記載のスイッチング電源回路。
【請求項１３】
前記１対の入力ノードの低電位側入力ノードに対して、交流電圧を全波整流した前記入力電圧が前記１対の入力ノードの高電位側入力ノードに印加され、
前記コイルの一端は、前記高電位側入力ノードと接続され、
前記コイルの他端と前記１対の出力ノードのうち高電位側出力ノード間に接続されたダイオード、および前記１対の出力ノード間に接続されたコンデンサをさらに備え、
前記コイルの他端および前記低電位側入力ノードには、各々、前記ドレイン端子および前記ソース端子が電気的に接続され、
前記低電位側入力ノードと前記低電位側出力ノード間に接続され、前記低電位側入力ノードへ流れる電流値を電圧値に変換した電源電流信号を生成するセンス抵抗と、
前記入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、
前記出力電圧に基づき出力電圧モニタ信号を生成する出力電圧モニタ回路と、
前記電源電流信号、前記入力電圧モニタ信号、および前記出力電圧モニタ信号に基づき、前記高電位側入力ノードの入力電流と前記入力電圧との力率を改善する電流連続モード力率改善回路とを、さらに備え、
前記ドライブ信号出力回路は、前記電流連続モード力率改善回路の出力に応答して前記ドライブ信号を前記第１の状態から前記第２の状態へ変化させる、請求項３記載のスイッチング電源回路。
【請求項１４】
前記１対の入力ノードの低電位側入力ノードに対して、交流電圧を全波整流した前記入力電圧が前記１対の入力ノードの高電位側入力ノードに印加され、
前記コイルの一端は、前記高電位側入力ノードと接続され、
前記コイルの他端と前記１対の出力ノードのうち高電位側出力ノード間に接続されたダイオード、および前記１対の出力ノード間に接続されたコンデンサをさらに備え、
前記コイルの他端および前記低電位側入力ノードには、各々、前記ドレイン端子および前記ソース端子が接続され、
前記コイルのゼロ電流を検出してゼロ電流検出信号を生成するゼロ電流検出コイルと、
前記入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、
前記出力電圧に基づき出力電圧モニタ信号を生成する出力電圧モニタ回路と、
前記入力電圧モニタ信号、前記出力電圧モニタ信号、および前記中間点電位に基づき、前記高電位側入力ノードの入力電流と前記入力電圧との力率を改善する電流臨界モード力率改善回路とを、さらに備え、
前記ドライブ信号出力回路は、前記電流臨界モード力率改善回路の出力に応答して前記ドライブ信号を前記第１の状態から前記第２の状態へ変化させる、請求項３記載のスイッチング電源回路。
【請求項１５】
前記コイルはトランスであり、
前記トランスの１次側の一端は、前記１対の入力ノードのうち高電位側入力ノードと接続され、
前記トランスの１次側の他端と前記１対の入力ノードのうち低電位側入力ノード間には、各々、前記ドレイン端子と前記ソース端子が接続され、
前記トランスの２次側の一端と前記１対の出力ノードのうち高電位側出力ノード間に接続されたダイオードと、前記１対の出力ノード間に接続されたコンデンサとをさらに備える、請求項３ないし請求項７いずれか１項記載のスイッチング電源回路。
【請求項１６】
前記入力電圧は、前記１対の入力ノードの低電位側入力ノードに対して前記１対の入力ノードの高電位側入力ノードに印加される直流電圧である、請求項８ないし請求項１２、または請求項１５いずれか１項記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路に関し、特に、カスコード素子を備えたスイッチング電源回路に関する。
【背景技術】
【０００２】
テレビや冷蔵庫、洗濯機などの電化製品は、交流電圧を整流して安定した直流電圧を生成したり、直流電圧を異なる電圧の直流電圧に変換する電源回路を備える。電源回路は、その変換作用から、コンバータと呼ばれることがある。電源回路には、フォワードコンバータ、フライバックコンバータ、昇圧コンバータ、および降圧コンバータ等の種類があり、交流電圧、直流電圧、さらには変換する電圧の組み合わせや取り扱うパワーにより使い分けられている。
【０００３】
特開２００４−１９４３７２号公報（特許文献１）には、１次電源から、インダクタおよびダイオードを介して出力コンデンサに蓄電することにより、昇圧した直流出力電圧を生成する昇圧コンバータ回路が開示されている。直流出力電圧に応答した制御信号を出力する制御回路で、インダクタの電流を制御するパワーＭＯＳＦＥＴのゲート端子を制御することにより、昇圧コンバータ回路の出力電圧を一定に保つものである。
【０００４】
特開２０１０−１３０８８１号公報（特許文献２）には、ＰＦＣ（Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｎｔｒｏｌ）回路を備えたスイッチング電源回路が開示されている。整流回路の出力端子とトランスの１次巻線側の一端の間に、チョークコイルとダイオードを直列に接続し、そのチョークコイルに流す電流をＰＦＣ回路で制御するものである。ＰＦＣ回路は、チョークコイルとダイオードの接続点と整流回路の出力の一端との間に直列に接続された、スイッチング素子と抵抗とを備える。スイッチング素子のオン・オフは、スイッチング素子と抵抗との接続点の電位およびトランスの１次巻線側の電圧が入力されるフリップフロップ回路の出力に基づき制御される。
【０００５】
特開２０１１−１４２２６５号公報（特許文献３）には、ノーマリオン型トランジスタおよびノーマリオフ型トランジスタで構成されるカスコード接続回路が開示されている。ノーマリオン型のトランジスタは窒化物半導体トランジスタであり、ノーマリオフ型トランジスタはシリコン半導体トランジスタである。この構成により、窒化物半導体トランジスタをノーマリオフとして動作させることを実現している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−１９４３７２号公報
【特許文献２】特開２０１０−１３０８８１号公報
【特許文献３】特開２０１１−１４２２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献２に開示されているとおり、従来のスイッチング電源回路では、スイッチング素子と抵抗との接続点の電位をスイッチング素子へフィードバックして、チョークコイルに流す電流を制御している。チョークコイルの電流は、スイッチング素子を経由して抵抗にも流れるため、抵抗で熱損失が発生する。この熱損失は、スイッチング電源回路全体の信頼性低下の要因となる。例えば、抵抗値が０．２Ωの抵抗に定常的に４Ａｒｍｓの電流が流れている場合、抵抗による熱損失は３．２Ｗとなる。
【０００８】
また、このような発熱部品（抵抗）が存在することにより、スイッチング電源回路全体の放熱設計が難しくなる。電解コンデンサのように、温度上昇で故障率が上昇する部品がある場合、スイッチング電源回路全体の寿命低下の要因となるからである。
【課題を解決するための手段】
【０００９】
本発明は、入力電圧が印加される１対の入力ノードと、出力電圧が出力される１対の出力ノードと、１対の入力ノード間、または、１対の入力ノードのうち高電位側の入力ノードと１対の出力ノードのうち高電位側の出力ノードとの間に直列に接続されたコイルおよびカスコード素子と、カスコード素子の導通状態を制御するドライブ信号を出力する制御回路とを備え、カスコード素子は、ノーマリオン型トランジスタとノーマリオフ型トランジスタとを中間点でカスコード接続したトランジスタであり、カスコード素子は、ドライブ信号が第１の状態および第２の状態の場合に、各々、導通状態および非導通状態に制御され、制御回路は、中間点から出力される中間点電位に応答して、ドライブ信号を第１の状態から第２の状態へ変化させる、スイッチング電源回路である。
【００１０】
本発明のスイッチング電源回路において、トランジスタはドレイン端子にノーマリオン型トランジスタのドレインが接続され、中間点にノーマリオン型トランジスタのソースおよびノーマリオフ型トランジスタのドレインが接続され、ゲート端子にノーマリオフ型トランジスタのゲートが接続され、ソース端子にノーマリオン型トランジスタのゲートおよびノーマリオフ型トランジスタのソースが接続され、中間点に中間点端子が接続されることが望ましい。
【００１１】
本発明のスイッチング電源回路において、制御回路は、前記ドライブ信号を出力するドライブ信号出力回路を備え、ドライブ信号出力回路は、中間点電位に応答して、ドライブ信号を第１の状態から第２の状態へ変化させることが望ましい。
【００１２】
本発明のスイッチング電源回路において、中間点電位は、ソース端子を基準とする電位をその値とすることが望ましい。
【００１３】
本発明のスイッチング電源回路において、制御回路は、第１の保護回路をさらに備え、第１の保護回路は、ドライブ信号が第１の状態にある期間、中間点電位に基づき第１の保護信号を出力し、ドライブ信号出力回路は、第１の保護信号に応答してドライブ信号を第１の状態から第２の状態へ変化させることが望ましい。
【００１４】
本発明のスイッチング電源回路において、制御回路は、第２の保護回路をさらに備え、第２の保護回路は、ドライブ信号が第２の状態にある期間、中間点電位に基づき第２の保護信号を出力し、ドライブ信号出力回路は、第２の保護信号に応答してドライブ信号を第１の状態から第２の状態へ変化させることが望ましい。
【００１５】
本発明のスイッチング電源回路において、制御回路は、第１の保護信号または第２の保護信号を所定時間保持するホールド回路をさらに備えることが望ましい。
【００１６】
本発明のスイッチング電源回路において、ドレイン端子は、１対の入力ノードのうち高電位側入力ノードと接続され、ソース端子は、コイルの一端に接続され、コイルの他端は、１対の出力ノードのうち高電位側出力ノードと接続され、コイルの一端および他端と１対の出力ノードのうち低電位側出力ノードに、各々接続された、ダイオードおよびコンデンサをさらに備えることが望ましい。
【００１７】
本発明のスイッチング電源回路において、制御回路は、出力電圧に基づき、出力電圧モニタ信号を生成する出力電圧モニタ回路と、中間点電位を所定の値にクリップしたクリップ電圧を出力するクリップ回路と、クリップ電圧および出力電圧モニタ信号を乗算する乗算回路を有する出力パワーモニタ回路と、をさらに備え、出力パワーモニタ回路は、乗算回路の出力に基づき第３の保護信号を出力し、ドライブ信号出力回路は、第３の保護信号に応答してドライブ信号を第１の状態から第２の状態へ変化させることが望ましい。
【００１８】
本発明のスイッチング電源回路において、制御回路は、入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、ドライブ信号が第１の状態の期間における中間点の平均中間点電圧を出力する平均化回路と、平均中間点電圧および入力電圧モニタ信号を乗算する乗算回路とを有する平均入力パワーモニタ回路と、をさらに備え、平均入力パワーモニタ回路は、乗算回路の出力に基づき第４の保護信号を出力し、ドライブ信号出力回路は、第４の保護信号に応答してドライブ信号を第１の状態から第２の状態へ変化させることが望ましい。
【００１９】
本発明のスイッチング電源回路において、コイルの一端は、１対の入力ノードのうち高電位側入力ノードと接続され、コイルの他端と１対の出力ノードのうち高電位側出力ノード間に接続されたダイオード、および１対の出力ノード間に接続されたコンデンサをさらに備え、コイルの他端および１対の入力ノードのうち低電位側入力ノードには、各々、ドレイン端子およびソース端子が接続されていることが望ましい。
【００２０】
本発明のスイッチング電源回路において、制御回路は、入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、中間点電位を所定の値にクリップした中間点クリップ電圧を出力するクリップ回路と、中間点クリップ電圧および入力電圧モニタ信号を乗算する乗算回路とを有する入力パワーモニタ回路と、をさらに備え、入力パワーモニタ回路は、乗算回路の出力に基づき第５の保護信号を出力し、ドライブ信号出力回路は、第５の保護信号に応答してドライブ信号を第１の状態から第２の状態へ変化させることが望ましい。
【００２１】
本発明のスイッチング電源回路において、１対の入力ノードの低電位側入力ノードに対して、交流電圧を全波整流した入力電圧が１対の入力ノードの高電位側入力ノードに印加され、コイルの一端は、１対の入力ノードのうち高電位側入力ノードと接続され、コイルの他端と１対の出力ノードのうち高電位側出力ノード間に接続されたダイオード、および１対の出力ノード間に接続されたコンデンサをさらに備え、コイルの他端および低電位側入力ノードには、各々、ドレイン端子およびソース端子が電気的に接続され、低電位側入力ノードと低電位側出力ノード間に接続され、低電位側入力ノードへ流れる電流値を電圧値に変換した電源電流信号を生成するセンス抵抗と、入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、出力電圧に基づき出力電圧モニタ信号を生成する出力電圧モニタ回路と、電源電流信号、入力電圧モニタ信号、および出力電圧モニタ信号に基づき、高電位側入力ノードの入力電流と入力電圧との力率を改善する電流連続モード力率改善回路とを、さらに備え、ドライブ信号出力回路は、電流連続モード力率改善回路の出力に応答してドライブ信号を第１の状態から第２の状態へ変化させることが望ましい。
【００２２】
本発明のスイッチング電源回路において、１対の入力ノードの低電位側入力ノードに対して、交流電圧を全波整流した入力電圧が１対の入力ノードの高電位側入力ノードに印加され、コイルの一端は、高電位側入力ノードと接続され、コイルの他端と１対の出力ノードのうち高電位側出力ノード間に接続されたダイオード、および１対の出力ノード間に接続されたコンデンサをさらに備え、コイルの他端および低電位側入力ノードには、各々、ドレイン端子およびソース端子が接続され、コイルのゼロ電流を検出してゼロ電流検出信号を生成するゼロ電流検出コイルと、入力電圧に基づき入力電圧モニタ信号を生成する入力電圧モニタ回路と、出力電圧に基づき出力電圧モニタ信号を生成する出力電圧モニタ回路と、入力電圧モニタ信号、出力電圧モニタ信号、および中間点電位に基づき、高電位側入力ノードの入力電流と入力電圧との力率を改善する電流臨界モード力率改善回路とを、さらに備え、ドライブ信号出力回路は、電流臨界モード力率改善回路の出力に応答してドライブ信号を第１の状態から第２の状態へ変化させることが望ましい。
【００２３】
本発明のスイッチング電源回路において、コイルはトランスであり、トランスの１次側の一端は、１対の入力ノードのうち高電位側入力ノードと接続され、トランスの１次側の他端と１対の入力ノードのうち低電位側入力ノード間には、各々、ドレイン端子とソース端子が接続され、トランスの２次側の一端と１対の出力ノードのうち高電位側出力ノード間に接続されたダイオードと、１対の出力ノード間に接続されたコンデンサとをさらに備えることが望ましい。
【００２４】
本発明のスイッチング電源回路において、入力電圧は、１対の入力ノードの低電位側入力ノードに対して１対の入力ノードの高電位側に印加される直流電圧であることが望ましい。
【発明の効果】
【００２５】
本発明によれば、高速応答かつ低損失という特徴を備えたカスコード素子をスイッチング素子として使用することにより、コンバータの小型化や低損失化を図りつつ、速やかなスイッチング電源回路の異常検出と保護動作が実現できる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態１に係るスイッチング電源回路の回路図である。
【図２】本発明の実施の形態１に係るカスコード素子の回路図である。
【図３】本発明の実施の形態１に係る制御回路の回路図である。
【図４】本発明の実施の形態１に係る制御回路の動作を示すタイミング図である。
【図５】本発明の実施の形態１の変形例１に係る制御回路の回路図である。
【図６】本発明の実施の形態１の変形例１に係る制御回路の動作を示すタイミング図である。
【図７】本発明の実施の形態１の変形例２に係る制御回路の回路図である。
【図８】本発明の実施の形態１の変形例２に係る制御回路の動作を示すタイミング図である。
【図９】本発明の実施の形態１の変形例３に係る制御回路の回路図である。
【図１０】本発明の実施の形態１の変形例３に係る制御回路の動作を示すタイミング図である。
【図１１】本発明の実施の形態１の変形例４に係るスイッチング電源回路の回路図である。
【図１２】本発明の実施の形態１の変形例４に係る制御回路の回路図である。
【図１３】本発明の実施の形態２に係るスイッチング電源回路の回路図である。
【図１４】本発明の実施の形態２に係る制御回路の回路図である。
【図１５】本発明の実施の形態２の変形例１に係るスイッチング電源回路の回路図である。
【図１６】本発明の実施の形態２の変形例１に係る制御回路の回路図である。
【図１７】本発明の実施の形態２の変形例１に係る制御回路の動作を示すタイミング図である。
【図１８】本発明の実施の形態３に係るスイッチング電源回路の回路図である。
【図１９】本発明の実施の形態３に係る制御回路の回路図である。
【図２０】本発明の実施の形態４に係るスイッチング電源回路の回路図である。
【図２１】本発明の実施の形態４に係る制御回路の回路図である。
【図２２】本発明の実施の形態５に係るスイッチング電源回路の回路図である。
【図２３】本発明の実施の形態５に係る制御回路の回路図である。
【図２４】本発明の実施の形態５に係る制御回路の動作を示すタイミング図である。
【発明を実施するための形態】
【００２７】
以下、図面を参照しつつ、本発明の実施の形態について説明する。実施の形態の説明において、個数、量などに言及する場合、特に記載ある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。実施の形態の図面において、同一の参照符号や参照番号は、同一部分または相当部分を表わすものとする。また、実施の形態の説明において、同一の参照符号等を付した部分等に対しては、重複する説明は繰り返さない場合がある。
【００２８】
＜＜実施の形態１＞＞
図１を参照して、本発明の実施の形態１に係るスイッチング電源回路１の回路図を説明する。
【００２９】
スイッチング電源回路１は、直流入力電圧Ｖｄｃ（直流入力電源Ｖｄｃを意味する場合もある。）が印加される低電位側入力ノードＮ１（以下、入力ノードＮ１とも記載する。）および高電位側入力ノードＮ２（以下、入力ノードＮ２とも記載する。）と、直流入力電圧Ｖｄｃを降圧した直流出力電圧が出力され、負荷Ｌｏａｄが接続される低電位側出力ノードＮ３（以下、出力ノードＮ３とも記載する。）および高電位側出力ノードＮ４（以下、出力ノードＮ４とも記載する。）とを備える。カスコード素子ＣＡＳのドレイン端子Ｄは、直流入力電圧Ｖｄｃが印加される入力ノードＮ２と接続される。出力ノードＮ３はスイッチング電源回路１の接地電位に接続される。
【００３０】
カスコード素子ＣＡＳのソース端子Ｓは、コイルＬの一端と接続され、当該コイルＬの他端は、出力ノードＮ４と接続される。コイルＬの一端および出力ノードＮ３には、各々、ダイオードＤｉのカソードＫおよびアノードＡが接続される。出力ノードＮ３およびＮ４間には、コンデンサＣと、出力電圧モニタ信号ＶＯ（以下、信号名として付した符号は、その信号の値をも意味する。）を生成する出力電圧モニタ回路ＶＯＭとが接続される。出力電圧モニタ回路ＶＯＭは、出力ノードＮ３およびＮ４の間に、抵抗Ｒ１および抵抗Ｒ２を直列に接続した構成を有し、その接続点から直流出力電圧を分圧した値を出力電圧モニタ信号ＶＯとして出力する。
【００３１】
スイッチング電源回路１は、さらに、制御回路１０を備える。制御回路１０は、入力端子１０＿ＶＭ、入力端子１０＿ＶＳ、および入力端子１０＿ＶＯを有し、各々、カスコード素子ＣＡＳの中間点端子Ｍから出力される中間点電位ＶＭ、カスコード素子ＣＡＳのソース端子Ｓから出力されるソース電位ＶＳ、および出力電圧モニタ信号ＶＯが印加される。制御回路１０は、これら入力端子に印加された信号に基づきドライブ信号ＤＲＶを生成し、カスコード素子ＣＡＳのゲート端子Ｇへ出力する。
【００３２】
スイッチング電源回路１は、降圧コンバータを構成する。一例として、入力ノードＮ１およびＮ２間には、４０Ｖの直流入力電圧が印加され、３Ｖに降圧された直流出力電圧が出力ノードＮ３およびＮ４間に出力される。なお、入力ノードＮ１およびＮ２間には、ダイオードブリッジとラインフィルタを介して、商用交流電源に接続されている場合もある。出力電圧モニタ回路ＶＯＭは、３Ｖに降圧された直流出力電圧を、例えば、１Ｖ程度の電圧に分圧して出力電圧モニタ信号ＶＯとして出力する。
【００３３】
図２を参照して、本発明の実施の形態１に係るカスコード素子の回路図を説明する。
ノーマリオン型トランジスタＴｒ＿ｎｏｎは、例えば、高耐圧のＪＦＥＴ（（Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、接合型ＦＥＴ）や、ＧａＮＦＥＴ（（Ｇａｌｌｉｕｍ  Ｎｉｔｒｉｄｅ  ＦＥＴ）、窒化ガリウムＦＥＴ）である。ノーマリオフ型トランジスタＴｒ＿ｎｏｆｆは、低耐圧のＳｉＦＥＴ（（Ｓｉｌｉｃｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、シリコンＦＥＴ）である。
【００３４】
ノーマリオン型トランジスタであるＪＦＥＴやＧａＮＦＥＴは、ゲートＧ＿ｎｏｎとソースＳ＿ｎｏｎの電位が同じ場合は導通状態となり、ソースＳ＿ｎｏｎに対してゲートＧ＿ｎｏｎが負の電圧（例えば、−１．５Ｖ）になった場合は非導通状態となる。つまり、ノーマリオン型トランジスタＴｒ＿ｎｏｎは、−１．５Ｖの閾値を有する。これらＪＦＥＴやＧａＮＦＥＴは、オン状態のときのドレイン−ソース間の抵抗であるオン抵抗が小さく、かつ、応答速度が高速であるため、大電流の高速スイッチングを少ないロスで行うことが可能なデバイスである。ノーマリオフ型トランジスタであるＳｉＦＥＴは、正の閾値を有するトランジスタである。
【００３５】
ノーマリオン型トランジスタＴｒ＿ｎｏｎおよびノーマリオフ型トランジスタＴｒ＿ｎｏｆｆを中間点ＭＰでカスコード接続したカスコード素子ＣＡＳは、全体として、ドレイン端子Ｄ、ゲート端子Ｇ、ソース端子Ｓ、および中間点端子Ｍを備え、ノーマリオフ型トランジスタＴｒ＿ｎｏｆｆの正の閾値を有するトランジスタとして動作する。
【００３６】
カスコード素子ＣＡＳのドレイン端子Ｄはノーマリオン型トランジスタＴｒ＿ｎｏｎのドレインＤ＿ｎｏｎと、ゲート端子Ｇはノーマリオフ型トランジスタＴｒ＿ｎｏｆｆのゲートＧ＿ｎｏｆｆと、ソース端子Ｓはノーマリオフ型トランジスタＴｒ＿ｎｏｆｆのソースＳ＿ｎｏｆｆおよびノーマリオン型トランジスタＴｒ＿ｎｏｎのゲートＧ＿ｎｏｎと、中間点端子Ｍはノーマリオフ型トランジスタＴｒ＿ｎｏｆｆのドレインＤ＿ｎｏｆｆおよびノーマリオン型トランジスタＴｒ＿ｎｏｎのソースＳ＿ｎｏｎと、各々接続される。
【００３７】
カスコード素子ＣＡＳのソース端子Ｓに対してゲート端子Ｇの電位が０Ｖである場合、カスコード素子ＣＡＳはオフ状態となる。このとき、ノーマリオフ型トランジスタＴｒ＿ｎｏｆｆとノーマリオン型トランジスタＴｒ＿ｎｏｎは、ともにオフ状態である。このとき、ドレイン端子Ｄには直流入力電圧Ｖｄｃの４０Ｖが印加されている。また、カスコード素子ＣＡＳがオフ状態の時、ダイオードＤｉはオン状態であるので、ソース端子Ｓは０Ｖである。そして中間点端子Ｍ（即ち、中間点ＭＰ）の電位は、１．５Ｖとなる。カスコード素子ＣＡＳは、オフ状態の時にはソースＳ＿ｎｏｎに対するゲートＧ＿ｎｏｎの電位は、ノーマリオン型トランジスタＴｒ＿ｎｏｎの閾値−１．５Ｖ近傍の値で安定する。ゲートＧ＿ｎｏｎはソース端子Ｓと接続されているため、ソース端子Ｓに対する中間点端子Ｍは、上記の通り１．５Ｖとなる。
【００３８】
カスコード素子ＣＡＳのソース端子Ｓに対するゲート端子Ｇの電位を、ノーマリオフ型トランジスタＴｒ＿ｎｏｆｆの閾値以上にすると、ノーマリオフ型トランジスタＴｒ＿ｎｏｆｆはオン状態となり、そのドレインＤ＿ｎｏｆｆの電位はソース端子Ｓとほぼ等しくなる。その結果、ノーマリオン型トランジスタＴｒ＿ｎｏｎのソースＳ＿ｎｏｎに対するゲートＧ＿ｎｏｎの電位は、ほぼ０Ｖとなり、その閾値−１．５Ｖより大きくなるため、ノーマリオン型トランジスタＴｒ＿ｎｏｎは導通する。
【００３９】
以上のとおり、カスコード素子ＣＡＳは、高耐圧、低オン抵抗および高速応答の特徴を有するノーマリオフ型トランジスタとして動作することになる。
【００４０】
図３を参照して、本発明の実施の形態１に係る制御回路１０の回路図を説明する。尚、図１のＤＲＶ信号はソース端子Ｓの電位に対してゲート端子Ｇの電位を制御する。よって、厳密にはＤＲＶ信号は回路の接地電位に対して絶縁された構成とするが、ここでは説明を簡素化するために絶縁構成は省略している。
【００４１】
制御回路１０は、差動増幅回路ＡＭＰ、第１の保護回路ＰＴＶＭ、出力電圧判定回路ＶＯＤ、ＯＲ回路ＯＲ１０、発振器ＯＳＣ、インバータＩＮＶ１、ＮＯＲ回路ＮＯＲ１、およびドライブ信号出力回路ＦＦ１で構成される。
【００４２】
差動増幅回路ＡＭＰは、オペアンプＯＰｍ、抵抗Ｒｍ、Ｒｓ、Ｒｇ，およびＲｆで構成される一般的な回路であり、その入力端子１０＿ＶＭおよび入力端子１０＿ＶＳには、各々、中間点電位ＶＭおよびソース電位ＶＳが入力される。オペアンプＯＰｍは、カスコード素子ＣＡＳにおけるソース端子Ｓに対する中間点電位ＶＭの電位を増幅し、中間点−ソース間電圧ＶＭＳとして出力する。
【００４３】
中間点−ソース間電圧ＶＭＳの電圧は、次の通り計算される。
ＶＭＳの電圧＝ｒ２／ｒ１＊（ＶＭ−ＶＳ）
ここで、ｒ１＝Ｒｍ＝Ｒｓ、  ｒ２＝Ｒｆ＝Ｒｇであり、符号”／”および”＊”は、各々、除算および乗算を意味する。上記の計算式の通り、中間点−ソース間電圧ＶＭＳは、カスコード素子ＣＡＳのソース端子Ｓに対する中間点端子Ｍの電圧である。
【００４４】
カスコード素子ＣＡＳがオフ状態の時、接地電位基準に対するソース電位ＶＳは０Ｖ、中間点電位ＶＭは１．５Ｖであるので、中間点−ソース間電圧ＶＭＳは１．５Ｖにｒ２／ｒ１の係数を乗じた電圧値が得られる。カスコード素子ＣＡＳがオン状態の時は、接地電位基準に対するソース電位ＶＳは略４０Ｖとなる。また中間点電位ＶＭは後述するように、ソース電位４０Ｖに、カスコード素子ＣＡＳに流れる電流に依存する電圧を加算した値となる。
【００４５】
第１の保護回路ＰＴＶＭは、スイッチＳＷ１、コンパレータＯＰ１、およびリファレンス電源Ｖｒｅｆ１を有する。
【００４６】
スイッチＳＷ１は、入力端子Ａ、入力端子Ｂ、セレクタ端子Ｓｅ、および出力端子を備える。セレクタ端子Ｓｅに印加されるドライブ信号ＤＲＶにより、入力端子Ａまたは入力端子Ｂのいずれか一方に印加された信号が中間点−ソース間電圧ＶＭＳ１として出力される。入力端子Ａには中間点−ソース間電圧ＶＭＳが印加され、入力端子Ｂには接地電位が印加される。ドライブ信号ＤＲＶがハイレベルの場合は中間点−ソース間電圧ＶＭＳが、ロウレベルの場合は接地電位が、中間点−ソース間電圧ＶＭＳ１として出力される。
【００４７】
コンパレータＯＰ１は、正端子に入力される中間点−ソース間電圧ＶＭＳ１と負端子に入力されるリファレンス電源Ｖｒｅｆ１（リファレンス電源Ｖｒｅｆ１等は、その電源の出力電圧値をも意味する。以下同様。）とを比較し、その結果を第１の保護信号ＶＭ１０として出力する。第１の保護信号ＶＭ１０は２値の値を有し、中間点−ソース間電圧ＶＭＳ１がリファレンス電源Ｖｒｅｆ１より大きい場合はハイレベル、小さい場合はロウレベルとなる。
【００４８】
出力電圧判定回路ＶＯＤは、コンパレータＯＰＶＯとリファレンス電源Ｖｒｅｆ＿ＶＯで構成される。コンパレータＯＰＶＯは、その正端子に入力される出力電圧モニタ信号ＶＯと負端子に入力されるリファレンス電源Ｖｒｅｆ＿ＶＯの電圧とを比較し、その結果を出力電圧制御信号ＶＯＣとして出力する。出力電圧制御信号ＶＯＣは２値の値を有し、出力電圧モニタ信号ＶＯがリファレンス電源Ｖｒｅｆ＿ＶＯより大きい場合はハイレベル、小さい場合はロウレベルとなる。
【００４９】
この出力電圧モニタ信号ＶＯは、スイッチング電源回路１の直流出力電圧を、出力電圧モニタ回路ＶＯＭで分圧した値を有する信号である。この出力電圧制御信号ＶＯＣにより、スイッチング電源回路１の直流出力電圧が所定の設定値を超えたことを検出できる。ここで、出力電圧判定回路ＶＯＤは、直流出力電圧を一定の値に保つために、出力電圧モニタ信号ＶＯにより負帰還（フィードバック制御）を行う。
【００５０】
厳密には、出力電圧判定回路ＶＯＤは、Ｐ（比例）制御やＩ（積分）制御を行い、目標値と出力電圧モニタ信号ＶＯとの差分に対して比例定数や積分定数を演算し、出力電圧制御信号ＶＯＣを生成する。図３や以降の図面において示す出力電圧モニタ回路ＶＯＭでは、それらＰ制御やＩ制御等を実行する回路図を省略している。
【００５１】
２入力ＯＲ回路ＯＲ１０は、第１の保護信号ＶＭ１０と出力電圧制御信号ＶＯＣとをＯＲ処理し、ドライブリセット信号ＶＲＳＴとして出力する。スイッチング電源回路１の直流出力電圧が所定の値を超えた場合、出力電圧判定回路ＶＯＤから出力される出力電圧制御信号ＶＯＣは、ロウレベルからハイレベルに変化する。この変化は、２入力ＯＲ回路ＯＲ１０から出力されるドライブリセット信号ＶＲＳＴの値に反映される。
【００５２】
ドライブ信号出力回路ＦＦ１は、ＲＳラッチタイプのフリップフロップであり、セット端子Ｓおよびリセット端子Ｒへの２値入力信号に応答して、出力端子Ｑからドライブ信号ＤＲＶを出力する。ドライブ信号ＤＲＶは２値の値を有し、ハイレベルの場合はカスコード素子ＣＡＳを導通状態とし、ロウレベルの場合はカスコード素子ＣＡＳを非導通状態とする。
【００５３】
ドライブ信号出力回路ＦＦ１の出力は、セット端子Ｓおよびリセット端子Ｒに印加される入力信号の立ち上がりエッジに応答して変化する。出力端子Ｑから出力されるドライブ信号ＤＲＶは、セット端子Ｓおよびリセット端子Ｒに入力信号の立ち上がりエッジが入力されない限り出力状態（２値のいずれかの値）を維持する。
【００５４】
セット端子Ｓには、発振器ＯＳＣの出力が、インバータＩＮＶ１および２入力ＮＯＲ回路ＮＯＲ１を経由して、入力される。この発振器ＯＳＣの出力に基づき、ドライブ信号出力回路ＦＦ１は、カスコード素子ＣＡＳを導通状態とするドライブ信号ＤＲＶを出力し、スイッチング電源回路１の直流出力電圧を増加させる。この動作は、発振器ＯＳＣの周波数で決まる一定の周期間隔で行われる。
【００５５】
インバータＩＮＶ１および２入力ＮＯＲ回路ＮＯＲ１は、ドライブ信号出力回路ＦＦ１のセット端子Ｓおよびリセット端子Ｒが同時にハイレベルにならないための回路であり、ドライブリセット信号ＶＲＳＴのハイレベルを優先し、その際の発振器ＯＳＣの立ち上がりエッジをキャンセルする。
【００５６】
リセット端子Ｒには、２入力ＯＲ回路ＯＲ１０から出力されるドライブリセット信号ＶＲＳＴが入力される。ドライブリセット信号ＶＲＳＴは２値の値を有し、第１の保護信号ＶＭ１０または出力電圧制御信号ＶＯＣの少なくともいずれかがロウレベルからハイレベルに変化した場合、その立ち上がりエッジでドライブ信号出力回路ＦＦ１をリセットする。
【００５７】
ドライブ信号出力回路ＦＦ１が出力電圧制御信号ＶＯＣによりリセットされる動作は、スイッチング電源回路１の正常時の動作である。この動作により、スイッチング電源回路１の出力電圧は、一定値となるように制御される。一方、スイッチング電源回路１に異常が発生した場合、ドライブ信号出力回路ＦＦ１は、第１の保護信号ＶＭ１０によりリセットされる。この第１の保護信号ＶＭ１０は、カスコード素子ＣＡＳの中間点端子Ｍから出力される中間点電位ＶＭに基づき生成される。
【００５８】
図４を参照して、本発明の実施の形態１に係る制御回路１０の動作を説明する。
＜正常時の動作＞
図４（ａ）は、ドライブ信号出力回路ＦＦ１が出力するドライブ信号ＤＲＶの波形を示す。ドライブ信号出力回路ＦＦ１は、時刻ｔ１で発生した発振器ＯＳＣの出力に基づき、ハイレベルのドライブ信号ＤＲＶを出力する。カスコード素子ＣＡＳは、ハイレベルにあるドライブ信号ＤＲＶにより導通状態となる。
【００５９】
時刻ｔ２において、直流出力電圧が設定値である３Ｖ以上になると、図３に示す出力電圧モニタ信号ＶＯの値がリファレンス電源Ｖｒｅｆ＿ＶＯを超え、出力電圧制御信号ＶＯ
Ｃはロウレベルからハイレベルに変化する。この立ち上がりエッジがドライブ信号出力回路ＦＦ１のリセット端子Ｒに伝えられ、ドライブ信号ＤＲＶがハイレベルからロウレベルに変化し、カスコード素子ＣＡＳは非導通状態となる。
【００６０】
図４（ｂ）は、カスコード素子ＣＡＳのドレイン端子Ｄ−ソース端子Ｓ間の電圧Ｖｄｓの波形を示す。時刻ｔ１から時刻ｔ２の期間、カスコード素子ＣＡＳのゲート端子Ｇには、ソース端子Ｓに対して１５Ｖの電圧が印加され、カスコード素子ＣＡＳを構成するノーマリオフ型トランジスタＴｒ＿ｎｏｆｆおよびノーマリオン型トランジスタＴｒ＿ｎｏｎは、ともに導通状態にあり、ドレイン端子Ｄ−ソース端子Ｓ間の電圧Ｖｄｓは略０Ｖとなる。
【００６１】
時刻ｔ２において、カスコード素子ＣＡＳは非導通状態となり、そのドレイン端子Ｄとソース端子Ｓ間の電圧は直流入力電圧Ｖｄｃの４０Ｖ近くの値まで上昇する。
【００６２】
図４（ｃ）は、コイルＬを流れるコイル電流Ｉ＿ｃｏｉｌの波形を示す。時刻ｔ１から時刻ｔ２の期間、スイッチング電源回路１の入力ノードＮ２から、カスコード素子ＣＡＳを経由して、コイルＬへ電流が流入する。この期間にコイルＬへ流入する電流は、カスコード素子ＣＡＳのドレイン端子Ｄに流入するドレイン電流Ｉｄと等しい。ドレイン電流Ｉｄは、時刻ｔ１での１０Ａから時刻ｔ２には１５Ａまで、正の傾きを有する直線状に増加する。この時刻ｔ１から時刻ｔ２の期間、スイッチング電源回路１の直流出力電圧は上昇を続ける。
【００６３】
時刻ｔ２から時刻ｔ３の期間、カスコード素子ＣＡＳからコイルＬへの電流供給は無くなる。しかし、コイルＬの蓄積エネルギーにより、コンデンサＣからダイオードＤｉにアノード電流Ｉａが流れる。このアノード電流Ｉａの値は、１５Ａから１０Ａへと直線状に減少する。
【００６４】
図４（ｄ）は、図３に示される差動増幅回路ＡＭＰが出力する中間点−ソース間電圧ＶＭＳの波形を示す。中間点−ソース間電圧ＶＭＳは、カスコード素子ＣＡＳのソース端子Ｓに対する中間点電位ＶＭの値を示す。即ち、ノーマリオフ型トランジスタＴｒ＿ｎｏｆｆがドレイン電流Ｉｄを流している場合の、ソースＳ＿ｎｏｆｆとドレインＤ＿ｎｏｆｆ間の電圧の測定結果が出力される。
【００６５】
時刻ｔ１にカスコード素子ＣＡＳが導通状態となると、その中間点電位ＶＭの値は、ノーマリオフ型トランジスタＴｒ＿ｎｏｆｆのオン抵抗とドレイン電流との積となる。オン抵抗とは、トランジスタがオンの状態の際の、見かけ上のドレインーソース間の抵抗値である。例えば、そのオン抵抗を１０ｍΩと仮定する。時刻ｔ１から時刻ｔ２にコイル電流Ｉ＿ｃｏｉｌが１０Ａから１５Ａに増加するとする。中間点−ソース間電圧ＶＭＳは、カスコード素子ＣＡＳのソース端子Ｓに対する中間点端子Ｍの電位であるから、時刻ｔ１から時刻ｔ２の期間、中間点−ソース間電圧ＶＭＳは１００ｍＶ（＝１０ｍΩ＊１０Ａ）から１５０ｍＶ（＝１０ｍΩ＊１５Ａ）に増加する。
【００６６】
時刻ｔ２から時刻ｔ３の期間、カスコード素子ＣＡＳは非導通状態となるため、中間点−ソース間電圧ＶＭＳは、ノーマリオン型トランジスタＴｒ＿ｎｏｎの閾値電圧である１．５Ｖ近傍の値となる。この期間、コイルＬは、ダイオードＤｉにアノード電流Ｉａを流す。このアノード電流Ｉａは、非導通状態にあるカスコード素子ＣＡＳでは観測できない。
【００６７】
時刻ｔ２から時刻ｔ３の期間、実際の中間点−ソース間電圧ＶＭＳの波形とは別に、０．１５Ｖから０．１Ｖに変化する破線の中間点−ソース間電圧ＶＭＳの波形を示している。この破線の波形は、仮に、上記アノード電流Ｉａをカスコード素子ＣＡＳに流した場合、中間点−ソース間電圧ＶＭＳとして想定される波形である。
【００６８】
図４（ｅ）は、図３に示される第１の保護回路ＰＴＶＭが出力する第１の保護信号ＶＭ１０の波形を示す。第１の保護回路ＰＴＶＭにおいて、スイッチＳＷ１のセレクタ端子Ｓｅへハイレベルのドライブ信号ＤＲＶが入力されているため、スイッチＳＷ１の入力端子Ａに印加されている中間点−ソース間電圧ＶＭＳが選択され、コンパレータＯＰ１へ入力される。コンパレータＯＰ１は、リファレンス電源Ｖｒｅｆ１（本実施の形態１では、０．２２Ｖに設定）と中間点−ソース間電圧ＶＭＳとを比較する。
【００６９】
時刻ｔ１から時刻ｔ２の期間、カスコード素子ＣＡＳは、正常動作時に想定している範囲内でドレイン電流Ｉｄを流しているため、中間点−ソース間電圧ＶＭＳは、リファレンス電源Ｖｒｅｆ１の０．２２Ｖより低い０．１Ｖから０．１５Ｖの範囲内にある。従って、コンパレータＯＰ１が出力する第１の保護信号ＶＭ１０は、この時間、ロウレベルの値を維持する（図４（ｅ））。
【００７０】
時刻ｔ２から時刻ｔ３の期間、ドライブ信号ＤＲＶはロウレベルであるため、図３の第１の保護回路ＰＴＶＭが有するスイッチＳＷ１は、入力端子Ｂに印加されている接地電位（０Ｖ）を中間点−ソース間電圧ＶＭＳ１としてコンパレータＯＰ１へ入力する。リファレンス電源Ｖｒｅｆ１は０．２２Ｖに設定してあるため、第１の保護信号ＶＭ１０はロウレベルを維持する（図４（ｅ））。
【００７１】
図４（ｆ）は、図３に示される２入力ＯＲ回路ＯＲ１０が出力するドライブリセット信号ＶＲＳＴの波形を示す。ドライブリセット信号ＶＲＳＴは、第１の保護信号ＶＭ１０と出力電圧制御信号ＶＯＣとをＯＲ処理したものである。
【００７２】
時刻ｔ１から時刻ｔ２の期間、第１の保護信号ＶＭ１０は、上記のとおり、ロウレベルを維持する。出力電圧制御信号ＶＯＣも、ロウレベルを維持する。スイッチング電源回路１の直流出力電圧が所定の値（３Ｖ）より小さく、出力電圧モニタ信号ＶＯがリファレンス電源Ｖｒｅｆ＿ＶＯより小さいからである。従って、ドライブ信号出力回路ＦＦ１は、ドライブリセット信号ＶＲＳＴによりリセットされることはない。
【００７３】
時刻ｔ２から時刻ｔ３の期間、第１の保護信号ＶＭ１０は、上記のとおり、ロウレベルを維持する。一方、出力電圧制御信号ＶＯＣは、ロウレベルからハイレベルに変化する。これは、スイッチング電源回路１の直流出力電圧が所定の値を超えたため、コンパレータＯＰＶＯの出力が反転した結果である。従って、ドライブリセット信号ＶＲＳＴは、ロウレベルからハイレベルに変化し、ドライブ信号ＤＲＶをロウレベルに遷移させる。
【００７４】
＜異常検出時の動作＞
図４を参照して、時刻ｔ３から時刻ｔ４の期間における、制御回路１０の異常検出時の動作説明する。
【００７５】
図４（ａ）に示すとおり、時刻ｔ３に、ドライブ信号ＤＲＶのレベルは、発振器ＯＳＣの出力に基づき、ロウレベルからハイレベルに変化する。その後、時刻ｔｓでスイッチング電源回路１の出力ノード間に接続されている負荷Ｌｏａｄが短絡したり、コイルＬが発熱により飽和した場合を仮定する。
【００７６】
図４（ｃ）に示すとおり、負荷Ｌｏａｄの短絡やコイルの発熱により、時刻ｔｓ以降、カスコード素子ＣＡＳのドレイン電流Ｉｄが急激に増大する。
【００７７】
図４（ｄ）に示すとおり、時刻ｔｓに始まるドレイン電流Ｉｄの急激な増大は、図３に示す中間点電位ＶＭの増大をもたらし、その結果、差動増幅回路ＡＭＰが出力する中間点−ソース間電圧ＶＭＳの値も急激に増加する。時刻ｔ１から時刻ｔ２の正常動作時の期間では、中間点−ソース間電圧ＶＭＳの値は０．１Ｖから０．１５Ｖの範囲に収まっている。しかし、時刻ｔｓ以降急激に増加し、時刻ｔｅには中間点−ソース間電圧ＶＭＳの値は０．２２Ｖに達する。
【００７８】
時刻ｔ３からドライブ信号ＤＲＶはハイレベルに設定されているため、図３に示す第１の保護回路ＰＴＶＭのスイッチＳＷ１は、中間点−ソース間電圧ＶＭＳを選択してコンパレータＯＰ１へ出力する。
【００７９】
図４（ｅ）に示すとおり、第１の保護信号Ｖ１０は、時刻ｔｅでロウレベルからハイレベルに変化する。時刻ｔｅで、中間点−ソース間電圧ＶＭＳがリファレンス電源Ｖｒｅｆ１を超えると、図３に示す第１の保護回路ＰＴＶＭは、第１の保護信号ＶＭ１０のレベルをロウレベルからハイレベルに変化させる。
【００８０】
図４（ｆ）に示すとおり、時刻ｔｅに第１の保護信号Ｖ１０がハイレベルに変化すると、ドライブリセット信号ＶＲＳＴもロウレベルからハイレベルに変化する。この結果、ドライブ信号出力回路ＦＦ１がリセットされる。ドライブ信号出力回路ＦＦ１はセット端子Ｓおよびリセット端子Ｒに入力される立ち上がりパルスで動作するので、パルス状に発生した保護信号ＶＭ１０によってＤＲＶ信号はロウレベルとなる。次の発振器ＯＳＣの出力が入力されるまでロウレベルを維持する。結果、正常時であれば時刻ｔ４でドライブ信号ＤＲＶがリセットされるべきものが、異常検出によってそれより前の時刻ｔｅでリセットされたことになる。
【００８１】
図４（ａ）に示すとおり、時刻ｔｅにドライブリセット信号ＶＲＳＴがハイレベルに変化すると、図３に示すドライブ信号出力回路ＦＦ１はリセットされ、ドライブ信号ＤＲＶはハイレベルからロウレベルに下げられる。
【００８２】
図４（ｂ）に示すとおり、時刻ｔｅにドライブ信号ＤＲＶがロウレベルに下がると、図１に示すカスコード素子ＣＡＳは非導通状態となり、そのソース端子Ｓとドレイン端子Ｄ間の電圧は、直流入力電圧Ｖｄｃに近い４０Ｖ程度まで上昇する。
【００８３】
図４（ｃ）に示すとおり、時刻ｔｅにカスコード素子ＣＡＳが非導通状態になると、直流入力電源ＶｄｃからコイルＬへのエネルギー供給が無くなる。
【００８４】
なお、図４に示す各信号はアナログ回路やデジタル回路で処理されるため、各信号間にはそれら回路等に起因する遅延が発生する。しかしながら、説明を簡略化するため、図４（ａ）から図４（ｆ）に示す信号は、同一の時刻で変化するように記載している。この簡略表現は、制御回路の動作を説明する他のタイミング図でも同様に採用する。
【００８５】
以上説明の通り、負荷短絡などに起因するコイル電流Ｉ＿ｃｏｉｌの異常増加は、カスコード素子ＣＡＳの中間点電位ＶＭとして検出され、第１の保護回路ＰＴＶＭが出力する第１の保護信号ＶＭ１０により、ドライブ信号出力回路ＦＦ１へ伝えられる。これを受けて、ドライブ信号出力回路ＦＦ１により、導通状態にあるカスコード素子ＣＡＳが強制的に非導通状態とされるため、負荷Ｌｏａｄやスイッチング電源回路１が保護される。
【００８６】
カスコード素子ＣＡＳは、高速応答かつ低損失という特長を備えたスイッチング素子として動作する。高速応答性能を有するカスコード素子により、スイッチング速度の高周波数化が図れる。その結果、コイルの小型化、さらにはコンバータの小型軽量化を実現できる。また、低損失性能を有するカスコード素子ＣＡＳにより、従来必要であった異常電流検出用の抵抗が不要となり、コンバータの損失低減を実現できる。
【００８７】
図４では、時刻ｔｓにコイル電流Ｉ＿ｃｏｉｌの異常が発生した場合の制御回路１０の動作を説明した。時刻ｔ６以降においても、数回のコイル電流Ｉ＿ｃｏｉｌの異常が発生する場合もある。そのような場合でも、制御回路１０はそれらの異常発生を中間点電位ＶＭに基づき検出し、負荷Ｌｏａｄやスイッチング電源回路１の保護動作が行われる。
【００８８】
＜＜実施の形態１の変形例１＞＞
図５を参照して、本発明の実施の形態１の変形例１に係る制御回路１１の回路図を説明する。
【００８９】
制御回路１１は、差動増幅回路ＡＭＰ、第２の保護回路ＰＴＶＭａ、出力電圧判定回路ＶＯＤ、ＯＲ回路ＯＲ１１、発振器ＯＳＣ、インバータＩＮＶ１、ＮＯＲ回路ＮＯＲ１、ドライブ信号出力回路ＦＦ１、およびスイッチ制御回路ＦＦ２で構成される。
【００９０】
スイッチ制御回路ＦＦ２は、ＲＳラッチタイプのフリップフロップであり、セット端子Ｓおよびリセット端子Ｒへの２値入力信号に応答して、出力端子Ｑからスイッチ制御信号ＤＲＶ２を出力する。セット端子Ｓおよびリセット端子Ｒへは、各々、ＮＯＲ回路ＮＯＲ１の出力信号およびドライブリセット信号ＶＲＳＴが入力される。
【００９１】
差動増幅回路ＡＭＰ、出力電圧判定回路ＶＯＤ、発振器ＯＳＣ，インバータＩＮＶ１、ＮＯＲ回路ＮＯＲ１、およびドライブ信号出力回路ＦＦ１は、図３に示される実施の形態１に係る制御回路１０と同一の構成であり、それら構成や動作の説明は省略する。
【００９２】
第２の保護回路ＰＴＶＭａは、図３に示される第１の保護回路ＰＴＶＭにおいて、中間点−ソース間電圧ＶＭＳとリファレンス電圧との比較を、ドライブ信号ＤＲＶがハイレベルの期間に加えてロウレベルの期間も行うようにしたものである。
【００９３】
第２の保護回路ＰＴＶＭａは、入力端子Ａ、入力端子Ｂ、セレクタ端子Ｓｅ、および出力端子を各々備えるスイッチＳＷ１とスイッチＳＷ２とを有する。スイッチＳＷ１およびＳＷ２は、セレクタ端子Ｓｅにハイレベルが印加されている期間、入力端子Ａに入力される中間点−ソース間電圧ＶＭＳの値を、各々、中間点−ソース間電圧ＶＭＳ１およびＶＭＳ２として出力する。また、スイッチＳＷ１およびＳＷ２とも、セレクタ端子Ｓｅにロウレベルが印加されている期間、入力端子Ｂに入力されている接地電位を、各々中間点−ソース間電圧ＶＭＳ１およびＶＭＳ２として出力する。
【００９４】
スイッチＳＷ１のセレクタ端子Ｓｅにはスイッチ制御信号ＤＲＶ２が、スイッチＳＷ２のセレクタ端子ＳｅにはインバータＩＮＶＳＷで反転されたスイッチ制御信号ＤＲＶ２が、各々印加させる。つまり、スイッチ制御信号ＤＲＶ２がハイレベルの期間は、スイッチＳＷ１から中間点−ソース間電圧ＶＭＳが出力され、スイッチ制御信号ＤＲＶ２がロウレベルの期間は、スイッチＳＷ２から中間点−ソース間電圧ＶＭＳが出力される。
【００９５】
図３に示される実施の形態１に係る制御回路１０において、第１の保護回路ＰＴＶＭは、ドライブ信号出力回路ＦＦ１から出力されるドライブ信号ＤＲＶで制御される。これに対し、実施の形態１の変形例１に係る制御回路１１は、カスコード素子ＣＡＳの導通状態を制御するドライブ信号出力回路ＦＦ１とは別に、第２の保護回路ＰＴＶＭａを制御するスイッチ制御回路ＦＦ２を有する。
【００９６】
中間点−ソース間電圧ＶＭＳ１およびＶＭＳ２の値は、各々、コンパレータＯＰＳ１およびＯＰＳ２において、リファレンス電源Ｖｒｅｆ１およびＶｒｅｆ２と比較される。リファレンス電源Ｖｒｅｆ１およびＶｒｅｆ２とも、その電圧値は０．２２Ｖとする。この値は、スイッチング電源回路１が正常に動作している場合に、カスコード素子ＣＡＳが検出する中間点−ソース間電圧ＶＭＳの最大値である０．１５Ｖに余裕を持たせた値である。
【００９７】
コンパレータＯＰＳ１およびＯＰＳ２は、各々、２値の値を有する中間点−ソース間電圧ＶＭＳ１およびＶＭＳ２を出力する。ＯＲ回路ＯＲＳＷは、中間点−ソース間電圧ＶＭＳ１およびＶＭＳ２をＯＲ処理して第２の保護信号ＶＭ１１を生成し、ＯＲ回路ＯＲ１１へ出力する。第２の保護信号ＶＭ１１は第２の保護回路ＰＴＶＭａから出力される。
【００９８】
図６を参照して、本発明の実施の形態１の変形例１に係る制御回路１１の動作を説明する。
【００９９】
＜正常時の動作＞
図６において、カスコード素子ＣＡＳが導通状態である時刻ｔ１から時刻ｔ２の期間、およびカスコード素子ＣＡＳが非導通状態である時刻ｔ２から時刻ｔ３の期間における各信号の変化は、図４における対応する信号の変化と同じであり、説明は省略する。
【０１００】
＜異常検出時の動作＞
図６を参照して、時刻ｔｓから時刻ｔｅの期間における、制御回路１１の異常検出時の動作を説明する。スイッチング電源回路１の異常状態として、たとえば、ノイズ等の影響によりカスコード素子ＣＡＳが誤ってオン状態になった場合を仮定する。
【０１０１】
図６（ａ）に示すとおり、時刻ｔ４において、ドライブ信号ＤＲＶはハイレベルからロウレベルに変化する。これはスイッチング電源回路１の直流出力電圧が所定の値（３Ｖ）を超えたため、図５に示す出力電圧制御信号ＶＯＣがロウレベルからハイレベルに変化したことによる。
【０１０２】
図６（ｃ）に示すとおり、時刻ｔ４以降、カスコード素子ＣＡＳが非導通状態となり、直流入力電源ＶｄｃからコイルＬへの電流供給が停止すると、以降、コイル電流Ｉ＿ｃｏｉｌは減少する。カスコード素子ＣＡＳが非導通状態である時刻ｔｓに誤点孤し（図６（ａ）において、破線で示すドライブ信号ＤＲＶがロウレベルからハイレベルに変化）、コイル電流Ｉ＿ｃｏｉｌは、時刻ｔｅに２１．５Ａまで増加する。一方、中間点−ソース間電圧ＶＭＳは、ロウレベルを維持しているスイッチ制御信号ＤＲＶ２によって、図５に示すスイッチＳＷ２で選択されてコンパレータＯＰＳ２へ入力される。
【０１０３】
カスコード素子ＣＡＳは、図５に示すドライブ信号出力回路ＦＦ１から離れて配置されている。その結果、ドライブ信号ＤＲＶは長くなり、ノイズの影響を受け易い。一方、スイッチ制御回路ＦＦ２および第２の保護回路ＰＴＶＭａは制御回路１１に含まれ、スイッチ制御信号ＤＲＶ２は、ドライブ信号ＤＲＶと比較して、ノイズの影響を受けにくい。従って、カスコード素子ＣＡＳの非導通状態の期間における異常動作を、スイッチ制御回路ＦＦ２と第２の保護回路ＰＴＶＭａにより検出し保護動作を行うことが可能となる。
【０１０４】
図６（ｄ）に示すとおり、時刻ｔｅにおいて、コンパレータＯＰＳ２は、その中間点−ソース間電圧ＶＭＳとリファレンス電源Ｖｒｅｆ２とを比較し、ＯＲ回路ＯＲＳＷを経由して、第２の保護信号ＶＭ１１をロウレベルからハイレベルへ変化させる。この信号の変化により、ドライブリセット信号ＶＲＳＴはロウレベルからハイレベルに変化し、ドライブ信号出力回路ＦＦ１は、ドライブ信号ＤＲＶをロウレベルに変化させてカスコード素子ＣＡＳを非導通状態とする。
【０１０５】
実施の形態１の変形例１に係るスイッチング電源回路１は、カスコード素子が非導通状態にある期間においても、スイッチング電源回路１の異常を検出し、システムの保護を実現する。
【０１０６】
図６では、説明を簡素化するために、時刻ｔｓでの１回の異常発生時の動作を説明した。ノイズによる誤動作が繰り返し発生することを想定して、時刻ｔｓのような異常の発生回数をカウントし、ある一定回数以上の発生でシステム全体を故障モードとして停止させてもよい。
【０１０７】
ここでシステムとして、例えば液晶テレビを想定し、スイッチング電源回路１は、液晶テレビのバックライトや液晶パネルに電力を供給するものとする。液晶テレビは、別途、待機系の省電力電源を備えており、液晶テレビを制御するシステムマイコンに電力を供給する。システムマイコンは、液晶テレビ全体の異常発生を管理し、スイッチング電源回路１の異常発生時には、液晶テレビが動作しないようにロックする。液晶テレビの異常は、その本体に備えられたＬＥＤ等でユーザに示され、修理が必要であることを通知する。
【０１０８】
＜＜実施の形態１の変形例２＞＞
図７を参照して、本発明の実施の形態１の変形例２に係る制御回路１２の回路図を説明する。
【０１０９】
制御回路１２は、差動増幅回路ＡＭＰ、第１の保護回路ＰＴＶＭ、出力電圧判定回路ＶＯＤ、ＯＲ回路ＯＲ１２、発振器ＯＳＣ、インバータＩＮＶ１、ＮＯＲ回路ＮＯＲ１、ドライブ信号出力回路ＦＦ１、およびホールド回路ＨＯＬＤで構成される。制御回路１２において、ホールド回路ＨＯＬＤを除く他の回路は、図３に示される実施の形態１に係る制御回路１０と同一の構成であり、それら構成や動作の説明は省略する。
【０１１０】
ホールド回路ＨＯＬＤは、保持回路ＳＲおよびタイマＴＭＲで構成される。保持回路ＳＲは、その入力端子Ｓにハイレベルの第１の保護信号ＶＭ１２（以下、フラグ信号ＦＬＧとも記載する場合がある。）が入力されると、その立ち上がり信号に応答して出力端子（図示せず）からハイレベルのロック信号（ＬＯＣＫ）を出力する。この動作はリセット端子Ｒに立ち上がりパルスが入力されるまでロック信号（ＬＯＣＫ）をハイレベルに維持する。
【０１１１】
タイマＴＭＲは、ロック信号ＬＯＣＫが入力されてから所定時間（例えば、３秒間）経過後にリセット信号ＲＳＴを保持回路ＳＲへ出力する。保持回路ＳＲのリセット端子Ｒへリセット信号ＲＳＴが入力されると、保持回路ＳＲは、ロック信号ＬＯＣＫをハイレベルからロウレベルに変化させる。
【０１１２】
つまり、ホールド回路ＨＯＬＤは、ハイレベルの第１の保護信号ＶＭ１２（フラグ信号ＦＬＧ）が入力されると、所定時間（３秒）、ハイレベルのロック信号ＬＯＣＫを出力し続ける。所定時間経過すると、ロック信号ＬＯＣＫはハイレベルからロウレベルに変化する。このホールド回路により、第１の保護信号ＶＭ１２によるドライブ信号出力回路ＦＦ１のリセット時間（カスコード素子ＣＡＳを非導通状態とする時間）を、所定時間保持することが可能となる。
【０１１３】
図８を参照して、本発明の実施の形態１の変形例２に係る制御回路１２の動作を説明する。
【０１１４】
＜正常時の動作＞
図８において、カスコード素子ＣＡＳが導通状態である時刻ｔ１から時刻ｔ２の期間、およびカスコード素子ＣＡＳが非導通状態である時刻ｔ２から時刻ｔ３の期間における各信号の変化は、図４における対応する信号の変化と同じであり、説明は省略する。なお、図８における第１の保護信号Ｖ１２は、図４における第１の保護信号Ｖ１０と対応する。即ち、両保護信号とも第１の保護回路ＰＴＶＭから出力される。
【０１１５】
＜異常検出時の動作＞
図８を参照して、時刻ｔｓから時刻ｔｅの期間における、制御回路１２の異常検出時の動作を説明する。
【０１１６】
図８（ａ）に示すとおり、時刻ｔ３に、ドライブ信号ＤＲＶのレベルは、発振器ＯＳＣの出力に基づき、ロウレベルからハイレベルに変化する。その後、時刻ｔｓでスイッチング電源回路１の負荷Ｌｏａｄが短絡したり、コイルが飽和したと仮定する。
【０１１７】
図８（ｃ）に示すとおり、負荷Ｌｏａｄの短絡やコイルの異常により、時刻ｔｓ以降、カスコード素子ＣＡＳのドレイン電流Ｉｄが急激に増大する。
【０１１８】
図８（ｄ）に示すとおり、時刻ｔｓに始まるドレイン電流Ｉｄの急激な増大は、図３に示す中間点電位ＶＭの増大をもたらし、その結果、差動増幅回路ＡＭＰが出力する中間点−ソース間電圧ＶＭＳの値も急激に増大する。時刻ｔ１から時刻ｔ２の正常動作時の期間では、中間点−ソース間電圧ＶＭＳの値は、０．１Ｖから０．１５Ｖの範囲に収まっている。しかし、時刻ｔｓ以降急激に増加し、時刻ｔｅには中間点−ソース間電圧ＶＭＳの値は、０．２２Ｖに達する。
【０１１９】
時刻ｔ３から、ドライブ信号ＤＲＶはハイレベルに保持されているため、図７（具体的回路構成は図３）に示す第１の保護回路ＰＴＶＭのスイッチＳＷ１は、中間点−ソース間電圧ＶＭＳをコンパレータＯＰ１へ出力する。
【０１２０】
図８（ｅ）に示すとおり、第１の保護信号Ｖ１２（ＦＬＧ）は、時刻ｔｅでロウレベルからハイレベルに変化する。これは、中間点−ソース間電圧ＶＭＳの値が、リファレンス電源Ｖｒｅｆ１で設定している異常検出電圧０．２２Ｖを超えたことに起因する。
【０１２１】
図８（ｆ）に示すとおり、ホールド回路（ＨＯＬＤ）は、時刻ｔｅからタイマＴＭＲで設定されたホールド時間ｔ＿ＨＯＬＤ（３秒間）に亘り、ハイレベルを維持したロック信号ＬＯＣＫを出力する。
【０１２２】
図８（ｇ）に示すとおり、ロック信号ＬＯＣＫがハイレベルを維持する期間、ドライブリセット信号ＶＲＳＴはハイレベルを維持する。その期間中、ドライブ信号出力回路ＦＦ１はロウレベルのドライブ信号ＤＲＶを出力し、カスコード素子ＣＡＳの非導通状態を維持する。この間発生する発振器ＯＳＣの立ち上がりパルスは、ＩＮＶ１とＮＯＲ１によってキャンセルされて、ドライブ信号出力回路ＦＦ１に供給されることはない。２入力ＯＲ回路ＯＲ１２の出力がハイレベルの期間、発振器ＯＳＣの出力のハイレベルは、インバータＩＮＶ１でロウレベルとなり、２入力ＮＯＲ回路ＮＯＲ１は、ハイレベルとロウレベルの入力はロウレベルとなるからである。
【０１２３】
ロック信号ＬＯＣＫがハイレベルを維持する期間中は、コイルＬにエネルギーが蓄えられることはなくなり、スイッチング電源回路１の負荷Ｌｏａｄへ供給される電力も略ゼロとなり、負荷やスイッチング電源回路１が保護されることになる。さらに、ホールド回路ＨＯＬＤで設定した期間に亘り、カスコード素子ＣＡＳは非導通状態を維持する。その期間に、図示しないシステムマイコンによりスイッチング電源回路１を含むシステム全体の異常診断が可能となる。異常が検出された場合はシステムをシャットダウンし、異常が検出されなかった場合は、タイマＴＭＲで設定した時間経過後にロック信号ＬＯＣＫが解除（ハイレベルからロウレベルへ遷移）される。
【０１２４】
実施の形態１の変形例２は、第１の保護回路ＰＴＶＭとホールド回路ＨＯＬＤとを組合せた構成とした。しかし、第１の保護回路ＰＴＶＭに換えて、第２の保護回路ＰＴＶＭａとホールド回路ＨＯＬＤとを組合わせた構成でも同様の作用・効果を奏することが出来る。
【０１２５】
＜＜実施の形態１の変形例３＞＞
図９を参照して、本発明の実施の形態１の変形例３に係る制御回路１３の回路図を説明する。
【０１２６】
制御回路１３は、図３に示す制御回路１０に、出力パワーモニタ回路ＰＴＯＣを追加した構成である。それに伴い、ドライブリセット信号ＶＲＳＴを生成する２入力のＯＲ回路ＯＲ１０（図３）を３入力のＯＲ回路ＯＲ１３に置換している。
【０１２７】
出力パワーモニタ回路ＰＴＯＣは、クリップ回路ＣＬＰ、乗算回路ＭＵＬ、コンパレータＯＰＣ、およびリファレンス電源Ｖｒｅｆｃを有する。クリップ回路ＣＬＰは、中間点−ソース間電圧ＶＭＳの０．２Ｖ以上をクリップした中間点クリップ電圧ＶＭＣを生成する。乗算回路ＭＵＬは、出力電圧モニタ信号ＶＯと中間点クリップ電圧ＶＭＣの乗算値である出力パワー信号ＰＷＲＯを出力する。コンパレータＯＰＣは、出力パワー信号ＰＷＲＯとリファレンス電源Ｖｒｅｆｃとを比較し、２値の値を有する第３の保護信号ＯＰＭを出力する。図９に示す他の構成は、図３に示す同一の符号が付された対応する構成と同一であり、説明は省略する。
【０１２８】
出力パワーモニタ回路ＰＴＯＣは、図１に示すカスコード素子ＣＡＳを流れる電流とスイッチング電源回路１の直流出力電圧に基づき、スイッチング電源回路１が負荷Ｌｏａｄに供給する電力値を推定する。推定した電力が所定の値を超えた場合、カスコード素子ＣＡＳは、導通状態から非導通状態へ遷移する。
【０１２９】
図１０を参照して、本発明の実施の形態１の変形例３に係る制御回路１３の動作を説明する。
【０１３０】
＜正常時の動作＞
図１０に示すとおり、時刻ｔ１から時刻ｔ２の期間、カスコード素子ＣＡＳの導通により、コイルＬのコイル電流Ｉ＿ｃｏｉｌは１０Ａから１５Ａまで増加する。この期間、中間点−ソース間電圧ＶＭＳは、おおよそ、０．１Ｖから０．１５Ｖの範囲で増加する。従って、中間点−ソース間電圧ＶＭＳは、クリップ回路ＣＬＰでクリップされることなく、そのままの値が中間点クリップ電圧ＶＭＣとして出力される。この期間における出力パワー信号ＰＷＲＯの値は、Ｐ１からＰ２まで増加する。しかし、その値は、リファレンス電源Ｖｒｅｆｃの値を超えることはなく、第３の保護信号ＯＰＭはロウレベルを維持する。
【０１３１】
図１０（ｃ）に示すとおり、時刻ｔ２から時刻ｔ３の期間、カスコード素子ＣＡＳは非導通状態となる。この結果、カスコード素子ＣＡＳのドレイン電流Ｉｄはゼロとなり、コイルＬからダイオードＤｉに流れるアノード電流Ｉａは、１５Ａから１０Ａへ減少する。この期間、中間点−ソース間電圧ＶＭＳの値は、カスコード素子ＣＡＳのノーマリオン型トランジスタＴｒ＿ｎｏｎの閾値電圧である１．５Ｖ近傍の電圧となる。
【０１３２】
図１０（ｄ）に示すとおり、１．５Ｖの値を有する中間点−ソース間電圧ＶＭＳは、クリップ回路ＣＬＰで０．２Ｖを越える値がクリップされ、０．２Ｖの値を有する中間点クリップ電圧ＶＭＣとして乗算回路ＭＵＬへ出力される。時刻ｔ２から時刻ｔ３において、実線で示す中間点クリップ電圧ＶＭＣとは別に、０．１５Ｖから０．１Ｖに減少する破線が示されている。この破線は、仮に、ダイオードＤｉに流れるアノード電流Ｉａをカスコード素子ＣＡＳで検出した場合の、中間点−ソース間電圧ＶＭＳの波形である。
【０１３３】
時刻ｔ２から時刻ｔ３の期間、中間点−ソース間電圧ＶＭＳにより、コイルＬに流れる電流は正しく測定可能である。しかし、時刻ｔ２から時刻ｔ３の期間、非導通状態にあるカスコード素子ＣＡＳの中間点電位ＶＭは、フローティング状態となる。その中間点電位ＶＭは、ノーマリオン型トランジスタＴｒ＿ｎｏｎのソースＳ＿ｎｏｎに対するゲートＧ＿ｎｏｎの電位がノーマリオン型トランジスタＴｒ＿ｎｏｎの閾値電圧付近で安定する。
【０１３４】
つまり、カスコード素子ＣＡＳが非導通状態にある期間中、中間点電位ＶＭの電位に基づき、コイルＬの電流を正しく測定ことはできない。そこで、クリップ回路ＣＬＰにより、１．５Ｖ付近の値を示す中間点−ソース間電圧ＶＭＳの値を、例えば０．２Ｖにクリップする。このクリップ回路ＣＬＰにより、非導通状態にあるカスコード素子ＣＡＳによりコイルＬの電流を測定できないことによる誤差を極力排除する。
【０１３５】
中間点−ソース間電圧ＶＭＳは、コイルＬに流れるコイル電流Ｉ＿ｃｏｉｌをカスコード素子ＣＡＳにより電圧に変換したものである。カスコード素子が非導通状態にある期間、そのコイル電流Ｉ＿ｃｏｉｌは上記の破線で表される。本実施の形態では、この期間の中間点−ソース間電圧ＶＭＳの値をクリップ回路ＣＬＰでクリップし、０．２Ｖの値を有する中間点クリップ電圧ＶＭＣとする。この中間点クリップ電圧ＶＭＣは、この破線で表されるアノード電流Ｉａ（カスコード素子ＣＡＳが非導通期間中のコイル電流Ｉ＿ｃｏｉｌ）を近似した値として設定される。
【０１３６】
この近似による測定誤差は、５０％程度であり、さらに測定精度が必要な場合は、クリップ電圧を、例えば０．１７Ｖまで下げて調整すればよい。このクリップ電圧の最小値の設定は、カスコード素子ＣＡＳの導通期間における中間点−ソース間電圧ＶＭＳの最大値を考慮して決定される。
【０１３７】
＜異常検出時の動作＞
図１０（ｃ）に示すとおり、時刻ｔ３でカスコード素子ＣＡＳが再び導通状態になった後、時刻ｔｓでコイルＬが飽和し、時刻ｔｅに、コイル電流Ｉ＿ｃｏｉｌが２１．５Ａまで増大する。
【０１３８】
図１０（ｅ）に示すとおり、中間点−ソース間電圧ＶＭＳが正常時における最大値０．１５Ｖを超えると、時刻ｔｅで、出力パワー信号ＰＷＲＯはリファレンス電源Ｖｒｅｆｃの値を超える。その結果、出力パワーモニタ回路ＰＴＯＣは、第３の保護信号ＯＰＭをロウレベルからハイレベルに変化させる（図１０（ｆ））。この第３の保護信号ＯＰＭの変化により、ドライブリセット信号ＶＲＳＴはドライブ信号出力回路ＦＦ１をリセットし、ドライブ信号ＤＲＶはカスコード素子ＣＡＳを非導通状態とする（図１０（ｇ））。
【０１３９】
図１０（ｅ）、（ｆ）、および（ｇ）に示すとおり、コイル電流Ｉ＿ｃｏｉｌ（ダイオードＤｉのアノード電流Ｉａ）が減少すると出力電圧モニタ信号ＶＯが低下し、時刻ｔｒにおいて、出力パワー信号ＰＷＲＯはリファレンス電源Ｖｒｅｆｃ以下となる。すると、第３の保護信号ＯＰＭはハイレベルからロウレベルに変化し、ドライブリセット信号ＶＲＳＴもハイレベルからロウレベルに変化して、通常の動作状態に復帰する。
【０１４０】
この出力パワーモニタ回路ＰＴＯＣは、スイッチング電源回路１から負荷Ｌｏａｄへの異常な電力供給の有無を検出する。異常が検出されたとき、カスコード素子ＣＡＳからコイルＬへの電流供給が停止され、スイッチング電源回路１および負荷Ｌｏａｄが保護される。
【０１４１】
出力パワーモニタ回路ＰＴＯＣによるスイッチング電源回路１の異常検出は、第１の保護回路ＰＴＶＭに換えて、第２の保護回路ＰＴＶＭａによる異常検出と並列して行うことが可能である。また、第１の保護回路ＰＴＶＭまたは第２の保護回路ＰＴＶＭａの出力を、図７に示すホールド回路ＨＯＬＤへ入力し、ホールド回路ＨＯＬＤが出力するロック信号ＬＯＣＫでドライブ信号出力回路ＦＦ１をリセットするように構成してもよい。
【０１４２】
＜＜実施の形態１の変形例４＞＞
図１１を参照して、本発明の実施の形態１の変形例４に係るスイッチング電源回路１ａの回路図を説明する。
【０１４３】
スイッチング電源回路１ａは、図１に示すスイッチング電源回路１に対して、入力電圧モニタ信号ＶＩを生成する入力電圧モニタ回路ＶＩＭを追加し、図１の制御回路１０を制御回路１４に置換した構成となっている。
【０１４４】
入力電圧モニタ回路ＶＩＭは、スイッチング電源回路１ａの入力ノードＮ１およびＮ２間に直列に接続された抵抗Ｒ３と抵抗Ｒ４を有する。抵抗Ｒ３と抵抗Ｒ４の接続点から、入力ノードＮ１およびＮ２間に印加される直流入力電圧Ｖｄｃ（４０Ｖ）が、例えば、１Ｖに分圧された入力電圧モニタ信号ＶＩとして出力される。制御回路１４は、図３に示す本発明の実施の形態１に係る制御回路１０に対し、新たに、入力電圧モニタ信号ＶＩが入力される入力端子１５＿ＶＩを追加した構成となっている。
【０１４５】
図１２を参照して、本発明の実施の形態１の変形例４に係る制御回路１４の回路図を説明する。
【０１４６】
制御回路１４が備える平均入力パワーモニタ回路ＰＴＩＡは、平均化回路ＡＶＲ、乗算回路ＭＵＬ、コンパレータＯＰＡ、およびリファレンス電源Ｖｒｅｆａを有する。平均化回路ＡＶＲは、スイッチＳＷ１が出力する中間点−ソース間電圧ＶＭＳ１を平均化し、平均中間点電位ＶＭＡを出力する。乗算回路ＭＵＬは、入力電圧モニタ信号ＶＩと平均中間点電位ＶＭＡとの乗算結果を平均入力パワー信号ＰＷＲＡＩとして、コンパレータＯＰＡへ出力する。
【０１４７】
コンパレータＯＰＡは、平均入力パワー信号ＰＷＲＡＩとリファレンス電源Ｖｒｅｆａとを比較し、その比較結果を２値の値を有する第４の保護信号ＡＩＰＭとして出力する。第４の保護信号ＡＩＰＭは、第１の保護信号ＶＭ１４、および出力電圧制御信号ＶＯＣとともに、３入力ＯＲ回路ＯＲ１４に入力される。図１２に示す他の構成は、図３に示す同一の符号が付された対応する構成と同一であり、説明は省略する。
【０１４８】
カスコード素子ＣＡＳの中間点−ソース間電圧ＶＭＳ１および入力電圧モニタ信号ＶＩは、各々、スイッチング電源回路１ａの入力電流および入力電圧に基づき生成される。平均入力パワーモニタ回路ＰＴＩＡは、それら生成された各信号に基づき、スイッチング電源回路１ａの平均入力パワーを算出する。その算出値が所定の値を超えた場合、第４の保護信号ＡＩＰＭでドライブ信号出力回路ＦＦ１をリセットし、スイッチング電源回路１ａを保護する。
【０１４９】
図１１に示すスイッチング電源回路１ａの入力電力は、入力電圧と入力電流との積として求められる。図１２に示す通り、入力電圧は、入力電圧モニタ回路ＶＩＭが出力する入力電圧モニタ信号ＶＩに変換される。入力電流は、カスコード素子ＣＡＳに流れる電流に基づき生成される中間点−ソース間電圧ＶＭＳ１に変換される。
【０１５０】
入力電圧モニタ信号ＶＩは、カスコード素子ＣＡＳの導通状態または非導通状態によらず、入力ノードＮ１およびＮ２間に印加される直流入力電圧Ｖｄｃに基づき生成される。一方、中間点−ソース間電圧ＶＭＳ１は、カスコード素子ＣＡＳが導通状態の場合は、ノーマリオフ型トランジスタＴｒ＿ｎｏｆｆのオン抵抗（ドレインＤ＿ｎｏｆｆとソースＳ＿ｎｏｆｆ間の見かけ上の抵抗値）とカスコード素子ＣＡＳのドレイン電流Ｉｄの積である電圧が得られる。
【０１５１】
カスコード素子ＣＡＳが導通状態の期間に流れる電流の平均が、スイッチング電源回路１ａの入力電流に相当する。カスコード素子ＣＡＳが非導通状態の場合は、図１２において、ドライブ信号ＤＲＶがロウレベルの期間、スイッチＳＷ１は接地電位（０Ｖ）を出力するため、ゼロの値となる。つまり、乗算回路ＭＵＬの出力が、スイッチング電源回路１ａの入力電力の情報となる。
【０１５２】
スイッチング電源回路１ａの正常動作時は、平均入力パワー信号ＰＷＲＡＩの値はリファレンス電源Ｖｒｅｆａの値を超えることがなく、カスコード素子ＣＡＳの導通状態は出力電圧制御信号ＶＯＣおよび第１の保護信号ＶＭ１４により制御される。
【０１５３】
一方、スイッチング電源回路１ａの負荷短絡やコイルＬの飽和が発生した場合、入力電流は異常に増大する。この入力電流の異常増加は、中間点−ソース間電圧ＶＭＳ１の増加、さらには平均入力パワー信号ＰＷＲＡＩを増加させる。平均入力パワー信号ＰＷＲＡＩがリファレンス電源Ｖｒｅｆａを超えると第４の保護信号ＡＩＰＭがロウレベルからハイレベルに変化し、ドライブ信号ＤＲＶをロウレベルに設定する。
【０１５４】
以上の通り、平均入力パワーモニタ回路ＰＴＩＡはスイッチング電源回路１ａへの異常な電力供給を検出する。異常検出された場合、カスコード素子ＣＡＳは非導通状態に設定され、スイッチング電源回路１ａ、コイルＬ、または負荷Ｌｏａｄが保護される。
【０１５５】
＜＜実施の形態２＞＞
図１３を参照して、本発明の実施の形態２に係るスイッチング電源回路２の回路図を説明する。
【０１５６】
スイッチング電源回路２は、直流入力電圧Ｖｄｃが印加される入力ノードＮ１およびＮ２と、直流入力電圧Ｖｄｃを昇圧した直流出力電圧が出力され、負荷Ｌｏａｄが接続される出力ノードＮ３およびＮ４とを備える。コイルＬの一端および他端は、各々、入力ノードＮ２およびカスコード素子のドレイン端子Ｄと接続される。カスコード素子ＣＡＳのソース端子Ｓは入力ノードＮ１と接続される。
【０１５７】
スイッチング電源回路２は、昇圧コンバータを構成する。一例として、入力ノードＮ１およびＮ２間には１００Ｖの直流入力電源が印加され、４００Ｖに昇圧された直流出力電圧が出力ノードＮ３およびＮ４から出力される。なお、入力ノードＮ１およびＮ２間には、ダイオードブリッジとラインフィルタを介して、商用交流電源に接続されている場合もある。出力電圧モニタ回路ＶＯＭは、４００Ｖに昇圧された直流出力電圧を、例えば、１Ｖ程度の電圧に分圧して出力電圧モニタ信号ＶＯとして出力する。
【０１５８】
ダイオードＤｉのアノードＡおよびカソードＫは、各々、コイルＬの他端および出力ノードＮ４と接続される。出力ノードＮ３およびＮ４間には、出力電圧モニタ信号ＶＯを生成する出力電圧モニタ回路ＶＯＭが接続される。
【０１５９】
スイッチング電源回路２は、さらに、制御回路２０を備える。制御回路２０は、入力端子２０＿ＶＭ、入力端子２０＿ＶＯ、および出力端子２０＿ＤＲＶを有し、各々、カスコード素子ＣＡＳの中間点端子Ｍから出力される中間点電位ＶＭ、および出力電圧モニタ信号ＶＯが印加される。制御回路２０は、これら入力端子に印加された信号に基づきドライブ信号ＤＲＶを生成し、カスコード素子ＣＡＳのゲート端子Ｇへ出力する。なお、カスコード素子ＣＡＳの構成は、図２に記載のとおりであり、説明は省略する。
【０１６０】
図１４を参照して、本発明の実施の形態２に係る制御回路２０の回路図を説明する。
制御回路２０の構成は、図７に示す、本発明の実施の形態１の変形例２に係る制御回路１２から、差動増幅回路ＡＭＰを削除した構成となっている。実施の形態１では、カスコード素子ＣＡＳのソース端子Ｓの電位は変化する。そのソース端子Ｓを基準とする中間点端子Ｍの電位を求めるため、差動増幅回路ＡＭＰが必要であった。しかし、実施の形態２では、ソース端子Ｓは接地電位であり、差動増幅回路ＡＭＰは不要である。
【０１６１】
第１の保護回路ＰＴＶＭは、ドライブ信号ＤＲＶがハイレベルの期間、入力された中間点電位ＶＭとリファレンス電源Ｖｒｅｆ１とを比較し、異常が発生した場合、第１の保護信号ＶＭ２０をハイレベルにする。ホールド回路ＨＯＬＤは、所定期間、ロック信号ＬＯＣＫをハイレベルに維持し、ドライブ信号出力回路ＦＦ１をリセットしてドライブ信号ＤＲＶをロウレベルに維持する。ロック信号ＬＯＣＫがハイレベルの期間は、インバータＩＮＶ１、２入力ＮＯＲ回路ＮＯＲ１によって、発振器ＯＳＣの立ち上がりパルス情報はキャンセルされて、ドライブ信号出力回路ＦＦ１には供給されない。
【０１６２】
図１３において、カスコード素子ＣＡＳが導通期間中に、負荷Ｌｏａｄが短絡したりコイルＬが飽和した場合の制御回路２０の動作は、電圧値とオンデューティー時間（時刻ｔ１から時刻ｔ２にいたる時間）を置き換えれば図８に示す実施の形態１の変形例２と同じである。
【０１６３】
カスコード素子ＣＡＳが導通状態の時の中間点電位ＶＭは、カスコード素子ＣＡＳのドレイン端子Ｄのドレイン電流Ｉｄと、ノーマリオフ型トランジスタＴｒ＿ｎｏｆｆのオン抵抗の積で決まる電圧となる。この中間点電位ＶＭの異常な電圧上昇は、負荷Ｌｏａｄの短絡やコイルＬの飽和に起因するドレイン電流Ｉｄの異常を示す。従って、カスコード素子ＣＡＳが導通状態の期間の中間点電位ＶＭの電圧値を監視することで、スイッチング電源回路２を保護することが可能となる。
【０１６４】
以上のように、本発明の実施の形態は昇圧コンバータにも好適である。
＜＜実施の形態２の変形例１＞＞
図１５を参照して、本発明の実施の形態２の変形例１に係るスイッチング電源回路２ａの回路図を説明する。
【０１６５】
スイッチング電源回路２ａは、図１３に示すスイッチング電源回路２に対して、入力電圧モニタ信号ＶＩを生成する入力電圧モニタ回路ＶＩＭを追加し、図１３の制御回路２０を制御回路２１に置換した構成となっている。
【０１６６】
入力電圧モニタ回路ＶＩＭは、スイッチング電源回路２ａの入力ノードＮ１およびＮ２間に直列に接続された抵抗Ｒ３と抵抗Ｒ４を有する。抵抗Ｒ３と抵抗Ｒ４の接続点から、入力ノードＮ１およびＮ２間に印加される直流入力電圧Ｖｄｃ（１００Ｖ）が、例えば、１Ｖに分圧された入力電圧モニタ信号ＶＩとして出力される。
【０１６７】
図１６を参照して、本発明の実施の形態２の変形例１に係る制御回路２１の回路図を説明する。
【０１６８】
制御回路２１は、図１４に示す制御回路２０の構成に、入力パワーモニタ回路ＰＴＩＣを追加するとともに、それに伴い、２入力ＯＲ回路ＯＲ２０を３入力ＯＲ回路ＯＲ２１に置換した構成となっている。
【０１６９】
入力パワーモニタ回路ＰＴＩＣは、クリップ回路ＣＬＰ、乗算回路ＭＵＬ、コンパレータＯＰＣ、およびリファレンス電源Ｖｒｅｆｃを有する。クリップ回路ＣＬＰは、中間点電位ＶＭを所定の電圧にクリップした中間点クリップ電圧ＶＭＣを生成する。乗算回路ＭＵＬは、入力電圧モニタ信号ＶＩと中間点クリップ電圧ＶＭＣの乗算値を、入力パワー信号ＰＷＲＩとして出力する。コンパレータＯＰＣは、入力パワー信号ＰＷＲＩとリファレンス電源Ｖｒｅｆｃとを比較し、２値の値を有する第５の保護信号ＣＩＰＭを出力する。図１６に示す他の構成は、図１４に示す同一符号が付された対応する構成と同一であり、説明を省略する。
【０１７０】
図１７を参照して、本発明の実施の形態２の変形例１に係る制御回路２１の動作を説明する。
【０１７１】
＜正常時の動作＞
図１７（ｃ）および（ｄ）に示すとおり、時刻ｔ１から時刻ｔ２の期間、カスコード素子ＣＡＳの導通により、コイルＬのコイル電流Ｉ＿ｃｏｉｌは２Ａから３Ａまで増加する。この期間、中間点−ソース間電圧ＶＭＳは、おおよそ、０．１Ｖから０．１５Ｖまで増加する。従って、中間点−ソース間電圧ＶＭＳは、クリップ回路ＣＬＰでクリップされることなく、そのままの値が中間点クリップ電圧ＶＭＣとして出力される。この期間における中間点−ソース間電圧ＶＭＳは、カスコード素子ＣＡＳが導通状態にある期間における、直流入力電源ＶｄｃからコイルＬに供給される電源電流の値に対応する。
【０１７２】
時刻ｔ２から時刻ｔ３の期間、カスコード素子ＣＡＳが非導通状態のため、中間点電位ＶＭは１．５Ｖとなる。クリップ回路ＣＬＰは、中間点電位ＶＭを０．２Ｖでクリップし、０．２Ｖの値を有する中間点クリップ電圧ＶＭＣとして乗算回路ＭＵＬへ出力する（図１７（ｄ））。
【０１７３】
時刻ｔ２から時刻ｔ３において、実線で示す中間点クリップ電圧ＶＭＣとは別に、０．１５Ｖから０．１Ｖに減少する破線が示されている（図１７（ｄ））。この破線は、コイルＬからダイオードＤｉに流れるアノード電流Ｉａを、カスコード素子ＣＡＳで検出した場合に想定される、中間点−ソース間電圧ＶＭＳの波形である。破線で示す中間点−ソース間電圧ＶＭＳは、カスコード素子ＣＡＳが非導通状態の期間における、直流入力電源ＶｄｃからコイルＬに供給される電源電流の値に対応する。
【０１７４】
クリップ回路ＣＬＰは、中間点−ソース間電圧ＶＭＳとして出力される１．５Ｖの電圧を０．２Ｖにクリップすることにより、破線で示される本来の値の近似値を出力する。この近似による測定誤差は、５０％程度であり、さらに測定精度が必要な場合は、クリップ電圧を、例えば０．１７Ｖまで下げて調整すればよい。このクリップ電圧の最小値の設定は、カスコード素子ＣＡＳの導通期間における中間点−ソース間電圧ＶＭＳの最大値を考慮して決定される。
【０１７５】
カスコード素子ＣＡＳが導通状態にある時刻ｔ１から時刻ｔ２の期間、コイルＬの電流は、中間点−ソース間電圧ＶＭＳに基づき正しく測定可能である。しかし、時刻ｔ２から時刻ｔ３の期間、非導通状態にあるカスコード素子ＣＡＳの中間点電位ＶＭは、フローティング状態となる。その期間中の中間点電位ＶＭは、ノーマリオン型トランジスタＴｒ＿ｎｏｎのソースＳ＿ｎｏｎに対するゲートＧ＿ｎｏｎの電位がノーマリオン型トランジスタＴｒ＿ｎｏｎの閾値電圧付近で安定するため、中間点電位ＶＭの電位に基づき、コイルＬの電流を正しく測定ことはできない。
【０１７６】
そこで、クリップ回路ＣＬＰにより、１．５Ｖ付近の値を示す中間点−ソース間電圧ＶＭＳの値を、例えば０．２Ｖにクリップする。このクリップ回路ＣＬＰにより、非導通状態にあるカスコード素子ＣＡＳによりコイルＬの電流を測定できないことによる誤差を極力排除する。
【０１７７】
図１７（ｅ）および（ｆ）に示すとおり、スイッチング電源回路２ａが正常に動作している時刻ｔ１から時刻ｔ３の期間、入力パワー信号ＰＷＲＩはＰ１（時刻ｔ１）からＰ２（時刻ｔ２）に増加し、その後Ｐ１まで減少する（時刻ｔ３）。この期間に亘り、入力パワー信号ＰＷＲＩの値は、リファレンス電源Ｖｒｅｆｃの値を超えないため、第５の保護信号ＣＩＰＭはロウレベル（０Ｖ）を維持する。
【０１７８】
＜異常検出時の動作＞
図１７（ｃ）に示すとおり、時刻ｔ３でカスコード素子ＣＡＳが再び導通状態になった後、時刻ｔｓで負荷Ｌｏａｄに故障（短絡）が発生し、時刻ｔｅに、コイル電流Ｉ＿ｃｏｉｌが３．５Ａまで増大する。
【０１７９】
図１７（ｄ）から（ｇ）に示すとおり、時刻ｔｅで、中間点−ソース間電圧ＶＭＳが正常時における最大値０．１５Ｖを超えると、入力パワー信号ＰＷＲＩの値はリファレンス電源Ｖｒｅｆｃの値に達する（図１７（ｅ））。このとき、図１６の入力パワーモニタ回路ＰＴＩＣは第５の保護信号ＣＩＰＭをロウレベルからハイレベルに変化させ（図１７（ｆ））、その信号の変化を受けて、ドライブリセット信号ＶＲＳＴもハイレベルに変化する（図１７（ｇ））。
【０１８０】
時刻ｔｅでドライブ信号ＤＲＶがロウレベルに変化すると（図１７（ａ））、コイル電流Ｉ＿ｃｏｉｌの値は３．５Ａから減少に転じる（図１７（ｃ））。時刻ｔｅに中間点−ソース間電圧ＶＭＳが０．１５Ｖを越えてクリップ電圧０．２Ｖに達するまでの時間、入力パワー信号ＰＷＲＩは増加し、その後減少に転じる。時刻ｔｒに、入力パワー信号ＰＷＲＩがリファレンス電源Ｖｒｅｆｃより小さくなると（図１７（ｅ））、第５の保護信号ＣＩＰＭはハイレベルからロウレベルに変化し、それに応答してドライブリセット信号ＶＲＳＴもロウレベルに変化し、以降は通常動作モードに復帰する（図１７（ｆ）、（ｇ））。
【０１８１】
実施例２の変形例１に係るスイッチング電源回路２ａは、カスコード素子ＣＡＳの導通および非導通期間に亘り、その直流入力電圧Ｖｄｃおよびカスコード素子ＣＡＳにより求めた入力電流に基づき、入力される電力を常時モニタする。これにより、スイッチング電源回路２ａや負荷に不具合が発生した場合、速やかに電流供給が停止され、スイッチング電源回路２ａや負荷が保護される。
【０１８２】
＜＜実施の形態３＞＞
図１８を参照して、本発明の実施の形態３に係るスイッチング電源回路３の回路図を説明する。
【０１８３】
スイッチング電源回路３は、電流連続モードの力率改善回路を備える昇圧コンバータ回路である。スイッチング電源回路３は、以下の点を除き、図１５に示す実施の形態２の変形例１に係るスイッチング電源回路２ａと同一である。スイッチング電源回路３は、抵抗Ｒ４と出力ノードＮ３との接続点と入力ノードＮ１との間にセンス抵抗ＲＳを備え、センス抵抗ＲＳの一端から電源電流信号ＣＳを出力する。
【０１８４】
入力ノードＮ１および入力ノードＮ２間には、交流電源ＡＣをダイオードブリッジＤＢで整流した入力電圧が印加される。この入力電圧の波形は、交流電源ＡＣの正弦波電圧を全波整流した波形であり、１００／１２０Ｈｚの周期（商用電源周波数５０／６０Ｈｚの２倍）で０Ｖから１４１Ｖ（１００Ｖｒｍｓのルート２倍）で変化する電圧波形である。
【０１８５】
さらに、図１５に示す制御回路２１と異なり、制御回路３０の入力端子３０＿ＣＳには電源電流信号ＣＳが入力される。電源電流信号ＣＳは、スイッチング電源回路３の接地側電源電流を電圧に変換したものであり、電源電流はコイルＬを流れる電流とほぼ等しい。
【０１８６】
図１８に示すスイッチング電源回路３の入力ノードＮ１および入力ノードＮ２間にはダイオードブリッジＤＢが接続され、交流電源ＡＣの交流電圧を全波整流した電圧が入力ノードＮ１とＮ２間に印加される。
【０１８７】
図１９を参照して、本発明の実施の形態３に係る制御回路３０の回路図を説明する。
制御回路３０は、第１の保護回路ＰＴＶＭ、２入力ＯＲ回路ＯＲ３０、発振器ＯＳＣ、インバータＩＮＶ１、２入力ＮＯＲ回路ＮＯＲ１、ドライブ信号出力回路ＦＦ１、および電流連続モードの力率改善回路ＣＣＭを構成要素として有している。第１の保護回路ＰＴＶＭおよび電流連続モードの力率改善回路ＣＣＭ以外の各構成要素は、図３等で同一符号を付した構成と同一であり、その構成や機能の説明を省略する。
【０１８８】
第１の保護回路ＰＴＶＭが備えるスイッチＳＷ１の入力端子Ａには、カスコード素子ＣＡＳの中間点端子Ｍの電位を示す中間点電位ＶＭが印加される。ドライブ信号ＤＲＶで導通状態にあるカスコード素子ＣＡＳの中間点電位ＶＭは、カスコード素子ＣＡＳのドレイン端子Ｄに流れるドレイン電流Ｉｄとノーマリオフ型トランジスタＴｒ＿ｎｏｆのオン抵抗の積で決まる電圧であり、スイッチＳＷ１から中間点−ソース間電圧ＶＭＳ１として出力され、コンパレータＯＰＳ１で入力電圧モニタ信号ＶＩと比較される。スイッチング電源回路３に異常が発生した場合、コンパレータＯＰＳ１が出力する第１の保護信号ＶＭ３０ａはロウレベルからハイレベルに変化し、カスコード素子ＣＡＳを非導通状態にする。
【０１８９】
第１の保護回路ＰＴＶＭが図３と異なる点は、コンパレータＯＰＳ１のリファレンスが入力電圧モニタ信号ＶＩとなっている点である。入力電圧モニタ信号ＶＩは入力電圧の全波整流正弦波の情報である。つまり、交流電源位相の電圧状態に合わせて理想的に異常状態を検知するためのものである。
【０１９０】
スイッチング電源回路３の入力である交流電源ＡＣの力率を改善するためには、交流電源ＡＣの電圧と、流れる電流の双方の波形を略一致させることが必要である。そこで、入力電圧モニタ信号ＶＩがゼロに近い時にはカスコード素子ＣＡＳのオン時間を短くして、コイルＬに流す電流を小さくする。一方、入力電圧モニタ信号ＶＩが大きい場合（日本の１００Ｖｒｍｓの場合はピークは略１４０Ｖ）には、カスコード素子ＣＡＳのオン時間を長くする。よって異常時の電流値の判断は交流電源ＡＣの位相によって変化する。コンパレータＯＰＳ１のリファレンスを入力電圧モニタ信号ＶＩとすることで理想的に異常電圧が検出可能となる。
【０１９１】
電流連続モードの力率改善回路ＣＣＭは、出力電圧判定回路ＶＯＤ、乗算回路ＭＵＬ、およびコンパレータＯＰＣＣＭを有する。出力電圧判定回路ＶＯＤは、出力電圧モニタ信号ＶＯとリファレンス電源Ｖｒｅｆ＿ＶＯとを比較し、２値の値を有する出力電圧制御信号ＶＯＣを出力する。乗算回路ＭＵＬは、この出力電圧制御信号ＶＯＣと入力電圧モニタ信号ＶＩとの乗算演算を行い、その結果をコンパレータＯＰＣＣＭへ出力する。
【０１９２】
ここで乗算回路ＭＵＬの出力は、スイッチング電源回路３の現在の出力電圧が本来あるべき定格出力電圧に対してどれくらいの誤差を持っているか（定格に対してどれくらい電圧が低いか）という情報と、力率を改善するためにどの程度電流を流す必要があるか、という２つの情報を兼ね備えている。コンパレータＯＰＣＣＭは、乗算回路ＭＵＬの出力とセンス抵抗ＲＳから出力される電源電流信号ＣＳとを比較し、第１の力率制御信号ＶＭ３０ｂを出力する。
【０１９３】
以上により、コイルＬに流れる電流が、交流電源ＡＣの電圧波形に合わせた電流波形となり、その結果力率が改善される。
【０１９４】
ドライブ信号出力回路ＦＦ１は、第１の力率制御信号ＶＭ３０ｂに応答して、コイルＬ（図１８）の電流波形が交流電源ＡＣの電流波形と略一致するように、つまり力率が１に近づくように、カスコード素子ＣＡＳの導通状態を制御する。２入力ＯＲ回路ＯＲ３０には、第１の力率制御信号ＶＭ３０ｂ、および第１の保護信号ＶＭ３０ａが入力され、その出力はドライブ信号出力回路ＦＦ１のリセット端子Ｒに入力される。従って、電流連続モードの力率改善回路ＣＣＭを備えるスイッチング電源回路３に、コイルの飽和や負荷短絡等の異常が発生した場合、第１の保護信号ＶＭ３０ａに応答してカスコード素子ＣＡＳは非導通状態となり、システムの破壊が防止される。
【０１９５】
以上のように、本発明の実施の形態は、力率改善機能がついた昇圧コンバータにも好適である。
【０１９６】
＜＜実施の形態４＞＞
図２０を参照して、本発明の実施の形態４に係るスイッチング電源回路４の回路図を説明する。
【０１９７】
スイッチング電源回路４は、電流臨界モードの力率改善回路を備える昇圧コンバータである。臨界モードとは、電流が略ゼロになったタイミングでカスコード素子ＣＡＳをターンオンさせる動作を指す。このモードでは、カスコード素子ＣＡＳのオン時間とオフ時間を加算したスイッチング周期が、交流電源ＡＣの全波整流された正弦波の電圧値によって変化する。図１や図３等で説明したスイッチング電源回路では、発振器ＯＳＣに基づきカスコード素子ＣＡＳのターンオンタイミングを固定タイミングで発生させていたため、スイッチング周期が固定だったが、本発明の実施の形態ではその周期は可変である。本発明の実施の形態は、このような可変周期、可変周波数でも好適である。
【０１９８】
スイッチング電源回路４は、以下の点を除き、図１５に示す実施の形態２の変形例１に係るスイッチング電源回路２ａと同一である。スイッチング電源回路４は、コイルＬの電流を検出する電流検出コイルＬｄを備える。コイルＬと電流検出コイルＬｄとはトランスの関係となっていて、磁気結合によってコイルＬに流れる動作のコピーを電流検出コイルＬｄから取り出す。電流検出コイルＬｄの一端からゼロ電流検出信号ＺＣＤを出力する。電流検出コイルＬｄの他端は、低位側電源配線（接地レベル）と接続される。
【０１９９】
さらに、図１５に示す制御回路２１と異なり、制御回路４０の入力端子４０＿ＺＣＤにはゼロ電流検出信号ＺＣＤが入力される。
【０２００】
図２０に示すスイッチング電源回路４の入力ノードＮ１および入力ノードＮ２間にはダイオードブリッジＤＢが接続され、交流電源ＡＣの交流電圧を全波整流した正弦波電圧が入力ノードＮ１とＮ２間に印加される。
【０２０１】
図２１を参照して、本発明の実施の形態４に係る制御回路４０の回路図を説明する。
制御回路４０は、第１の保護回路ＰＴＶＭ、２入力ＯＲ回路ＯＲ４０、ドライブ信号出力回路ＦＦ１、および電流臨界モードの力率改善回路ＣＲＭを備える。電流臨界モードの力率改善回路ＣＲＭ以外の各構成要素は、図３等で同一符号を付した構成と同一であり、その構成や機能の説明を省略する。
【０２０２】
第１の保護回路ＰＴＶＭが備えるスイッチＳＷ１の入力端子には、カスコード素子ＣＡＳの中間点端子Ｍの電位を示す中間点電位ＶＭが印加される。ドライブ信号ＤＲＶで導通状態にあるカスコード素子ＣＡＳの中間点電位ＶＭは、カスコード素子ＣＡＳのドレイン端子Ｄに流れるドレイン電流Ｉｄとノーマリオフ型トランジスタＴｒ＿ｎｏｆのオン抵抗の積で決まる電圧である。
【０２０３】
その中間点電位ＶＭは、スイッチＳＷ１から中間点−ソース間電圧ＶＭＳ１として出力され、コンパレータＯＰ１で入力電圧モニタ信号ＶＩと比較される。スイッチング電源回路４に異常が発生した場合、コンパレータＯＰ１が出力する第１の保護信号ＶＭ４０ａはロウレベルからハイレベルに変化し、カスコード素子ＣＡＳを非導通状態にする。
【０２０４】
図３の第１の保護回路ＰＴＶＭのコンパレータＯＰ１は、中間点−ソース間電圧ＶＭＳ１とリファレンス電源Ｖｒｅｆ１とを比較していた。これに対し、図２１の第１の保護回路ＰＴＶＭのコンパレータＯＰ１は、中間点−ソース間電圧ＶＭＳ１を入力電圧モニタ信号ＶＩと比較して第１の保護信号ＶＭ４０ａを出力する。図２１に示す第１の保護回路ＰＴＶＭの構成は、図１９に示す第１の保護回路ＰＴＶＭと同様である。
【０２０５】
電流臨界モードの力率改善回路ＣＲＭは、出力電圧判定回路ＶＯＤ、乗算回路ＭＵＬ、およびコンパレータＯＰＣＲＭを有する。出力電圧判定回路ＶＯＤは、出力電圧モニタ信号ＶＯとリファレンス電源Ｖｒｅｆ＿ＶＯとを比較し、２値の値を有する出力電圧制御信号ＶＯＣを出力する。乗算回路ＭＵＬは、この出力電圧制御信号ＶＯＣと入力電圧モニタ信号ＶＩとの乗算演算を行い、その結果をコンパレータＯＰＣＲＭへ出力する。
【０２０６】
ここで乗算回路ＭＵＬの出力は、スイッチング電源回路４の現在の出力電圧が本来あるべき定格出力電圧に対してどれくらいの誤差を持っているか（定格に対してどれくらい電圧が低いか）という情報と、力率を改善するためにどの程度電流を流す必要があるか、という２つの情報を兼ね備えている。
【０２０７】
コンパレータＯＰＣＲＭは、乗算回路ＭＵＬの出力と第１の保護回路ＰＴＶＭから出力される中間点−ソース間電圧ＶＭＳ１とを比較し、第２の力率制御信号ＶＭ４０ｂを出力する。ドライブ信号出力回路ＦＦ１は、第２の力率制御信号ＶＭ４０ｂに応答して、コイルＬ（図２０）の電流波形が交流電源ＡＣの電流波形と略一致するように、つまり力率が１に近づくように、カスコード素子ＣＡＳの導通状態を制御する。
【０２０８】
交流電源ＡＣが略０Ｖのときは、カスコード素子ＣＡＳの導通状態の時間は短くなる。よってコイルＬに流れる電流のピークが絞られる。一方、交流電源ＡＣが略１４０Ｖのとき（日本の１００Ｖｒｍｓの場合のピークで、１００＊ルート２で求まる）は、カスコード素子ＣＡＳの導通状態の時間は長くなり、コイルＬに流れる電流のピークは、０Ｖの時と比較すると相対的に電流値が大きくなる。このような動作により、交流電源ＡＣの電圧と流れる電流が略同一の全波整流正弦波波形となり、結果力率が改善される。
【０２０９】
ドライブ信号出力回路ＦＦ１は、ゼロ電流検出信号ＺＣＤに応答して、コイルＬの電流がゼロになってからカスコード素子ＣＡＳを導通状態とする。２入力ＯＲ回路ＯＲ４０には、第２の力率制御信号ＶＭ４０ｂ、および第１の保護信号ＶＭ４０ａが入力され、その出力はドライブ信号出力回路ＦＦ１のリセット端子Ｒに入力される。
【０２１０】
スイッチング電源回路４の定常動作時は、カスコード素子ＣＡＳは、入力電圧モニタ信号ＶＩおよび出力電圧モニタ信号ＶＯに基づき生成される第２の力率制御信号ＶＭ４０ｂで決まるタイミングでターンオフされる。従って、コイルＬの電流は交流電源ＡＣの電圧波形によって制御され、かつ、出力電圧モニタ回路ＶＯＭによって検出された出力電圧の誤差（正規の出力電圧との差）によって制御される。この動作によって入力の力率が改善されて、出力の電圧が一定に保たれる。
【０２１１】
一方、スイッチング電源回路４の異常時（例えば、コイルＬの飽和や負荷Ｌｏａｄの短絡等が発生）には、第１の保護信号ＶＭ４０ａに応答してカスコード素子ＣＡＳは非導通状態となり、システムの破壊が防止される。
【０２１２】
以上のように、本願の実施の形態では、カスコード素子ＣＡＳの中間点電位ＶＭを使用することで、力率改善動作と異常時の保護動作が得られる。第１の保護信号ＶＭ４０ａによる保護動作は、入力電圧モニタ信号ＶＩによって最適化されたリファレンス電圧で制御される。力率改善動作を行うために、交流電源ＡＣの電圧によってコイルＬに流れる電流のピーク値が変化する。よって、入力電圧モニタ信号ＶＩをリファレンス電圧とすることで理想的に異常電流を検出可能となる。
【０２１３】
＜＜実施の形態５＞＞
図２２を参照して、本発明の実施の形態５に係るスイッチング電源回路５の回路図を説明する。
【０２１４】
スイッチング電源回路５は、絶縁型フライバックコンバータである。スイッチング電源回路５は、入力ノードＮ１、入力ノードＮ２、出力ノードＮ３、出力ノードＮ４、トランスＴＲＳ、カスコード素子ＣＡＳ、ダイオードＤｉ、コンデンサＣ、出力電圧モニタ回路ＶＯＭ、および制御回路５０を備える。一例として、スイッチング電源回路５は、入力ノードＮ１およびＮ２間に印加された４０Ｖの直流入力電圧Ｖｄｃを降圧して、出力ノードＮ３およびＮ４間に３Ｖの直流出力電圧を生成する。なお、入力ノードＮ１およびＮ２間には、ダイオードブリッジとラインフィルタを介して、商用交流電源に接続されている場合もある。
【０２１５】
入力ノードＮ１およびＮ２間には、直流入力電圧Ｖｄｃが印加され、出力ノードＮ３およびＮ４間には、負荷Ｌｏａｄが接続される。トランスＴＲＳの１次側コイルの一端および他端には、各々、入力ノードＮ２およびカスコード素子ＣＡＳのダイオード端子Ｄが接続される。カスコード素子ＣＡＳのソース端子Ｓは入力ノードＮ１が接続される。トランスＴＲＳの２次側コイルの一端および他端には、ダイオードＤｉのアノードＡおよび出力ノードＮ３が接続される。ダイオードＤｉのカソードＫは出力ノードＮ４が接続される。出力ノードＮ３およびＮ４間には、コンデンサＣが接続される。
【０２１６】
出力電圧モニタ回路ＶＯＭは、出力ノードＮ３およびＮ４間に直列接続された抵抗Ｒ１および抵抗Ｒ２、フォトカプラ制御回路ＰＣＣ、フォトカプラＰＣ、抵抗Ｒ５、および抵抗Ｒ６を有する。フォトカプラ制御回路ＰＣＣは、抵抗Ｒ１およびＲ２で分圧した直流出力電圧に応じた電流を、フォトカプラＰＣへ注入する。フォトカプラＰＣは、抵抗Ｒ５でフォトカプラＰＣの出力電流を出力電圧モニタ信号ＶＯに変換して出力する。
【０２１７】
制御回路５０は、カスコード素子ＣＡＳの中間点端子Ｍの中間点電位ＶＭが入力される入力端子５０＿ＶＭ、出力電圧モニタ回路ＶＯＭが生成する出力電圧モニタ信号ＶＯが入力される入力端子５０＿ＶＯ、およびカスコード素子ＣＡＳのゲート端子Ｇへドライブ信号ＤＲＶを出力する出力端子５０＿ＤＲＶを有する。
【０２１８】
図２３を参照して、本発明の実施の形態５に係る制御回路５０の回路図を説明する。
制御回路５０は、第１の保護回路ＰＴＶＭ、出力電圧判定回路ＶＯＤ，２入力ＯＲ回路ＯＲ５０、発振器ＯＳＣ、インバータＩＮＶ１、２入力ＮＯＲ回路ＮＯＲ１、およびドライブ信号出力回路ＦＦ１を有している。制御回路５０および図３に示す実施の形態１の制御回路１０において、同一の符号を付した各構成要素は、同一の構成や機能を有する。従って、それら各構成要素の説明を省略する。なお、図３に示す制御回路１０における２入力ＯＲ回路ＯＲ１０と、制御回路５０における２入力ＯＲ回路ＯＲ５０とも同一の機能を有する。
【０２１９】
＜正常時の動作＞
図２４を参照して、本発明の実施の形態５に係る制御回路５０の動作を説明する。
【０２２０】
図２４（ａ）に示すとおり、時刻ｔ１から時刻ｔ２の期間、制御回路５０は１５Ｖのドライブ信号ＤＲＶをカスコード素子ＣＡＳのゲート端子Ｇに出力する。この期間、ドライブ信号ＤＲＶは、発振器ＯＳＣにより一定時間おきにロウレベルからハイレベルにセットされる。一方、時刻ｔ２から時刻ｔ３の期間、直流出力電圧が一定となるように、図２３に示す出力電圧制御信号ＶＯＣにより、ドライブ信号ＤＲＶはロウレベルへ遷移する。
【０２２１】
図２４（ｂ）および（ｃ）に示すとおり、時刻ｔ１から時刻ｔ２の期間、カスコード素子ＣＡＳは導通状態となり、トランスＴＲＳの１次側コイルの電流Ｉ＿ｔｒｓは、２Ａから３Ａに増加する。図２２では、トランスＴＲＳの２つの巻き線に対して、それぞれの黒い点が同極性と考える。よって、このとき２次側コイルはダイオードＤｉのアノードＡ側にマイナスの電圧が発生して、ダイオードＤｉによって電流の流れが阻止される。トランスＴＲＳの１次側コイルの電流Ｉ＿ｔｒｓは磁気エネルギとしてトランスの磁性体（コア）に蓄積される。
【０２２２】
時刻ｔ２から時刻ｔ３の期間、カスコード素子ＣＡＳは非導通状態へ遷移し、トランスＴＲＳの１次側コイルの電流Ｉ＿ｔｒｓは、ゼロとなる。このとき、トランスＴＲＳの２次側コイルはダイオードＤｉのアノードＡ側にプラスの電圧が発生するためダイオードＤｉを介して蓄えられたエネルギがコンデンサＣに放出される。
【０２２３】
図２４（ｄ）、および（ｅ）に示すとおり、時刻ｔ１で導通状態となったカスコード素子ＣＡＳの中間点電位ＶＭ（ノーマリオフ型トランジスタＴｒ＿ｎｏｆｆのドレイン−ソース電圧）は、１．５Ｖから０．１Ｖまで低下する。時刻ｔ１より前は、カスコード素子ＣＡＳが非導通状態にあるため、中間点電位ＶＭは、ソース端子Ｓの電位に対してノーマリオン型トランジスタＴｒ＿ｎｏｎの閾値電圧分上昇した値となる。時刻ｔ２には、増加したカスコード素子のドレイン電流Ｉｄにより、ノーマリオフ型トランジスタのオン抵抗で電圧降下が発生して、中間点電位ＶＭは、０．１５Ｖ程度まで上昇する。時刻ｔ２から時刻ｔ３の期間の中間点電位ＶＭは、再び、時刻ｔ１以前の値となる。
【０２２４】
図２３に示すとおり、ドライブ信号がハイレベルとなる時刻ｔ１から時刻ｔ２の期間、第１の保護回路ＰＴＶＭは、スイッチＳＷ１で選択された中間点電位ＶＭとリファレンス電源Ｖｒｅｆ１とを比較する。同様に、ドライブ信号がロウレベルとなる時刻ｔ２から時刻ｔ３の期間、スイッチＳＷ１で選択された接地レベルとリファレンス電源Ｖｒｅｆ１とが比較される。時刻ｔ１から時刻ｔ３のいずれの時刻においても、スイッチＳＷ１の出力はリファレンス電源Ｖｒｅｆ１を超えることがないため、第１の保護信号ＶＭ５０は、ロウレベルを維持する。
【０２２５】
図２４（ｆ）に示すとおり、時刻ｔ１から時刻ｔ２の期間、ドライブリセット信号ＶＲＳＴはロウレベルを維持する。これは、この期間、図２３に示す出力電圧制御信号ＶＯＣがロウレベルを維持するためである。時刻ｔ２から時刻ｔ３の期間、ドライブリセット信号ＶＲＳＴはハイレベルに遷移する。これは、出力電圧モニタ信号ＶＯがリファレンス電源Ｖｒｅｆ＿ＶＯを超えるため、出力電圧制御信号ＶＯＣがハイレベルに遷移した結果である。
【０２２６】
＜異常検出時の動作＞
図２４（ｃ）、（ｄ）、（ｅ）、および（ｆ）に示すとおり、時刻ｔ３に開始したカスコード素子ＣＡＳの導通期間中に、時刻ｔｓでトランスＴＲＳの１次側コイルが飽和した場合を想定する。時刻ｔｓ以降、１次側コイルの電流Ｉ＿ｔｒｓは急増する結果、中間点電位ＶＭは時刻ｔｅでリファレンス電源Ｖｒｅｆ１の値を超える。すると、第１の保護回路ＰＴＶＭは、第１の保護信号ＶＭ５０をロウレベルからハイレベルに遷移させ、ドライブリセット信号ＶＲＳＴがロウレベルからハイレベルに変化する。
【０２２７】
図２４（ａ）、（ｂ）、および（ｃ）に示すとおり、時刻ｔｅに、ドライブ信号出力回路ＦＦ１は、ドライブ信号ＤＲＶをハイレベルからロウレベルに変化させ、カスコード素子ＣＡＳを導通状態から非導通状態にする。この結果、１次側コイルの電流Ｉ＿ｔｒｓの値はゼロに向かって急激に減少する。
【０２２８】
以上のとおり、フライバックコンバータで構成されたスイッチング電源回路５に異常が発生した場合、カスコード素子ＣＡＳが出力する中間点電位ＶＭに応答して制御回路５０が出力するドライブ信号ＤＲＶにより、速やかにその異常の検出とスイッチング電源回路５の保護が行われる。
【０２２９】
スイッチング電源回路５は非絶縁型のコンバータでも実施の形態５と同様である。非絶縁型のコンバータの場合、フォトカプラＰＣを外して、出力電圧モニタ回路ＶＯＭが生成する出力電圧モニタ信号ＶＯを制御回路５０に渡してもよい。
【０２３０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０２３１】
１,１ａ,２,３,４,５  スイッチング電源回路、１０,１１,１２,１３,１４,２０,２１,３０,４０,５０  制御回路、Ｖｄｃ  直流入力電源,直流入力電圧、Ｎ１  低電位側入力ノード、Ｎ２  高電位側入力ノード、Ｎ３  低電位側出力ノード、Ｎ４  高電位側出力ノード、ＣＡＳ  カスコード素子、Ｄ  ドレイン端子、Ｇ  ゲート端子、Ｓ  ソース端子、Ｍ  中間点端子、ＭＰ  中間点、Ｔｒ＿ｎｏｆｆ  ノーマリオフ型トランジスタ、Ｔｒ＿ｎｏｎ  ノーマリオン型トランジスタ、Ｄｉ  ダイオード、Ｌ  コイル、Ｌｄ  電流検出コイル、ＴＲＳ  トランス、Ｃ  コンデンサ、Ｒ１,Ｒ２,Ｒ３,Ｒ４,Ｒ５,Ｒ６,Ｒｍ,Ｒｓ,Ｒｆ,Ｒｇ  抵抗、Ｌｏａｄ  負荷、ＶＯＭ  出力電圧モニタ回路、ＶＯ  出力電圧モニタ信号、ＶＩＭ  入力電圧モニタ回路、ＶＩ  入力電圧モニタ信号、ＶＭ  中間点電位、ＶＭＳ,ＶＭＳ１,ＶＭＳ２  中間点−ソース間電圧、ＣＳ  電源電流信号、ＺＣＤ  ゼロ電流検出信号、ＤＲＶ  ドライブ信号、ＡＭＰ  差動増幅回路、ＰＴＶＭ  第１の保護回路、ＰＴＶＭａ  第２の保護回路、ＶＭ１０,ＶＭ５０  第１の保護信号、ＶＭ１１,ＶＭ１２,ＶＭ２０  第２の保護信号、ＶＯＤ  出力電圧判定回路、ＶＯＣ  出力電圧制御信号、ＯＰｍ  オペアンプ、ＯＰＶＯ,ＯＰ１,ＯＰＳ１,ＯＰＳ２,ＯＰＣ,ＯＰＡ,ＯＰＣＣＭ,ＯＰＣＲＭ  コンパレータ、Ｖｒｅｆ１,Ｖｒｅｆ２,Ｖｒｅｆ＿ＶＯ,Ｖｒｅｆｃ,Ｖｒｅｆａ  リファレンス電源、ＳＷ１,ＳＷ２  スイッチ、ＯＳＣ  発振器、ＦＦ１  ドライブ信号出力回路、ＳＲ  保持回路、ＴＭＲ  タイマ、ＨＯＬＤ  ホールド回路、ＴＭＲ  タイマ、ＬＯＣＫ  ロック信号、ＦＬＧ  フラグ信号、ＰＴＯＣ  出力パワーモニタ回路、ＣＬＰ  クリップ回路、ＶＭＣ  中間点クリップ信号、ＭＵＬ  乗算回路、ＰＷＲＯ  出力パワー信号、ＯＰＭ  第３の保護信号、ＰＴＩＡ  平均入力パワーモニタ回路、ＡＶＲ  平均化回路、ＶＭＡ  平均中間点電位、ＰＷＲＡＩ  平均入力パワー信号、ＡＩＰＭ  第４の保護信号、ＰＴＩＣ  入力パワーモニタ回路、ＰＷＲＩ  入力パワー信号、ＣＩＰＭ  第５の保護信号、ＣＣＭ  電流連続モードの力率改善回路、ＶＭ３０ｂ  第１の力率制御信号、ＣＲＭ  電流臨界モードの力率改善回路、ＶＭ４０ｂ  第２の力率制御信号、ＰＣＣ  フォトカプラ制御回路、ＰＣ  フォトカプラ。
【図１】
0005431445.tif 000002
【図２】
0005431445.tif 000003
【図３】
0005431445.tif 000004
【図４】
0005431445.tif 000005
【図５】
0005431445.tif 000006
【図６】
0005431445.tif 000007
【図７】
0005431445.tif 000008
【図８】
0005431445.tif 000009
【図９】
0005431445.tif 000010
【図１０】
0005431445.tif 000011
【図１１】
0005431445.tif 000012
【図１２】
0005431445.tif 000013
【図１３】
0005431445.tif 000014
【図１４】
0005431445.tif 000015
【図１５】
0005431445.tif 000016
【図１６】
0005431445.tif 000017
【図１７】
0005431445.tif 000018
【図１８】
0005431445.tif 000019
【図１９】
0005431445.tif 000020
【図２０】
0005431445.tif 000021
【図２１】
0005431445.tif 000022
【図２２】
0005431445.tif 000023
【図２３】
0005431445.tif 000024
【図２４】
0005431445.tif 000025