【事件の表示】
　特願２０１６−　　２２９８「固体撮像装置及び電子機器」拒絶査定不服審判事件〔平成２８年　４月１４日出願公開、特開２０１６−　５４３２７、請求項の数（１４）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２２年１月２８日を出願日とする特願２０１０−０１７０１９号の一部を、平成２６年４月２５日に新たな特許出願（特願２０１４−０９１２０３号）としたうえで、当該新たな特許出願の一部を、平成２８年１月８日に新たな特許出願としたものであって、その手続の経緯は以下のとおりである。
　平成２８年　１月２２日　審査請求・手続補正書・上申書
　平成２８年１２月１６日　拒絶理由通知
　平成２９年　２月１０日　意見書・手続補正書
　平成２９年　３月　８日　拒絶査定
　平成２９年　６月１２日　審判請求・手続補正書
第２　原査定の概要
　原査定（平成２９年３月８日付け拒絶査定）の概要は次のとおりである。
　本願の請求項１ないし１４に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　１．特開２００８−２１８６４８号公報
　２．特開２００８−２７０８４０号公報
　３．特開２００６−３０３４６８号公報
第３　審判請求時の補正について
　審判請求時の補正は、特許法第１７条の２第３項から第６項までの要件に違反しているものとはいえない。
　審判請求時の補正は、新規事項を追加するものではない。
　また、審判請求時の請求項１及び８についての補正は、特許請求の範囲の減縮を目的とするものである。
　そして、「第４　本願発明」から「第６　対比・判断」までに示すように、補正後の請求項１ないし１４に係る発明は、独立特許要件を満たすものである。
第４　本願発明
　本願の請求項１ないし１４に係る発明（以下、それぞれ「本願発明１」ないし「本願発明１４」という。）は、平成２９年６月１２日付けの手続補正で補正された特許請求の範囲の請求項１ないし１４に記載された事項により特定される発明であり、以下のとおりの発明である。
　「【請求項１】
　複数の光電変換部で構成される第１光電変換部と、前記第１光電変換部の複数の光電変換部で共有される第１のフローティングディフージョン部と第１リセットトランジスタ、第１増幅トランジスタ及び第１選択トランジスタとを有する第１共有画素と、
　複数の光電変換部で構成される第２光電変換部と、前記第２光電変換部の複数の光電変換部で共有される第２のフローティングディフージョン部と第２リセットトランジスタ、第２増幅トランジスタ及び第２選択トランジスタとを有する第２共有画素とを含み、
　隣り合う列の前記第１共有画素と前記第２共有画素との間で、
　前記第１光電変換部及び前記第２光電変換部は、同じ向きに並べて同じ行に配置され、
　行方向に配置された前記第１選択トランジスタ及び前記第１増幅トランジスタの直列回路と、前記第２増幅トランジスタ及び前記第２選択トランジスタの直列回路とが、行方向に反転した状態で互いに隣接して第１の行に配置され、
　前記第１リセットトランジスタ及び前記第２リセットトランジスタが同じ向きに並べて第２の行に配置され、
　前記第１リセットトランジスタのソース領域と、前記第１増幅トランジスタの増幅ゲート電極と、前記第１のフローティングディフージョン部とを電気的に接続する接続配線と、前記第２リセットトランジスタのソース領域と、前記第２増幅トランジスタの増幅ゲート電極と、前記第２のフローティングディフージョン部とを電気的に接続する接続配線とが、同じ長さである
　固体撮像装置。
【請求項２】
　前記第１光電変換部は、第１フォトダイオード及び第２フォトダイオードを有し、
　前記第２光電変換部は、第３フォトダイオード及び第４フォトダイオードを有する
　請求項１に記載の固体撮像装置。
【請求項３】
　前記第１フォトダイオード及び前記第３フォトダイオードは、第３の行に配置され、
　前記第３の行は、前記第１の行と前記第２の行との間に配置されている
　請求項２に記載の固体撮像装置。
【請求項４】
　前記第２フォトダイオード及び前記第４フォトダイオードは第４の行に配置され、
　前記第４の行は前記第１の行と前記第２の行との間に配置されている
　請求項２に記載の固体撮像装置。
【請求項５】
　前記第１フォトダイオード及び前記第３フォトダイオードは第３の行に配置されると共に、前記第３の行は前記第１の行と前記第２の行との間に配置されており、
　前記第２フォトダイオード及び前記第４フォトダイオードは第４の行に配置されると共に、前記第４の行は前記第１の行と前記第２の行との間に配置されている
　請求項２に記載の固体撮像装置。
【請求項６】
　前記第１選択トランジスタは、第１信号接続部において第１垂直信号線に接続された第１選択ソース領域を有し、
　前記第２選択トランジスタは、第２信号接続部において第２垂直信号線に接続された第２選択ソース領域を有し、
　前記第１増幅トランジスタ及び前記第２増幅トランジスタは、前記第１の行において、前記第１信号接続部と前記第２信号接続部との間に配置される
　請求項１に記載の固体撮像装置。
【請求項７】
　前記第１増幅トランジスタは、第１増幅ゲート電極及び電源接続部において電源に接続される第１増幅ドレイン領域を有し、
　前記第２増幅トランジスタは、第２増幅ゲート電極及び前記電源接続部において電源に接続される第２増幅ドレイン領域を有し、
　前記電源接続部は、前記第１増幅ゲート電極と前記第２増幅ゲート電極との間に配置され、
　前記第１増幅トランジスタは、前記第１選択トランジスタよりもゲート長が大きく、第２増幅トランジスタは、前記第２選択トランジスタよりもゲート長が大きい
　請求項１に記載の固体撮像装置。
【請求項８】
　固体撮像装置と、
　前記固体撮像装置の光電変換部に入射光を導く光学系と、
　前記固体撮像装置の出力信号を処理する信号処理回路とを備え、
　前記固体撮像装置は、
　複数の光電変換部で構成される第１光電変換部と、前記第１光電変換部の複数の光電変換部で共有される第１のフローティングディフージョン部と第１リセットトランジスタ、第１増幅トランジスタ及び第１選択トランジスタとを有する第１共有画素と、
　複数の光電変換部で構成される第２光電変換部と、前記第２光電変換部の複数の光電変換部で共有される第２のフローティングディフージョン部と第２リセットトランジスタ、第２増幅トランジスタ及び第２選択トランジスタとを有する第２共有画素とを含み、
　隣り合う列の前記第１共有画素と前記第２共有画素との間で、
　前記第１光電変換部及び前記第２光電変換部は、同じ向きに並べて同じ行に配置され
　行方向に配置された前記第１選択トランジスタ及び前記第１増幅トランジスタの直列回路と、前記第２増幅トランジスタ及び前記第２選択トランジスタの直列回路とが、行方向に反転した状態で互いに隣接して第１の行に配置され、
　前記第１リセットトランジスタ及び前記第２リセットトランジスタが同じ向きに並べて第２の行に配置され、
　前記第１リセットトランジスタのソース領域と、前記第１増幅トランジスタの増幅ゲート電極と、前記第１のフローティングディフージョン部とを電気的に接続する接続配線と、前記第２リセットトランジスタのソース領域と、前記第２増幅トランジスタの増幅ゲート電極と、前記第２のフローティングディフージョン部とを電気的に接続する接続配線とが、同じ長さである
　電子機器。
【請求項９】
　前記第１光電変換部は、第１フォトダイオード及び第２フォトダイオードを有し、
　前記第２光電変換部は、第３フォトダイオード及び第４フォトダイオードを有する
　請求項８に記載の電子機器。
【請求項１０】
　前記第１フォトダイオード及び前記第３フォトダイオードは、第３の行に配置され、
　前記第３の行は、前記第１の行と前記第２の行との間に配置されている
　請求項９に記載の電子機器。
【請求項１１】
　前記第２フォトダイオード及び前記第４フォトダイオードは第４の行に配置され、
　前記第４の行は前記第１の行と前記第２の行との間に配置されている
　請求項９に記載の電子機器。
【請求項１２】
　前記第１フォトダイオード及び前記第３フォトダイオードは第３の行に配置されると共に、前記第３の行は前記第１の行と前記第２の行との間に配置されており、
　前記第２フォトダイオード及び前記第４フォトダイオードは第４の行に配置されると共に、前記第４の行は前記第１の行と前記第２の行との間に配置されている
　請求項９に記載の電子機器。
【請求項１３】
　前記第１選択トランジスタは、第１信号接続部において第１垂直信号線に接続された第１選択ソース領域を有し、
　前記第２選択トランジスタは、第２信号接続部において第２垂直信号線に接続された第２選択ソース領域を有し、
　前記第１増幅トランジスタ及び前記第２増幅トランジスタは、前記第１の行において、前記第１信号接続部と前記第２信号接続部との間に配置される
　請求項８に記載の電子機器。
【請求項１４】
　前記第１増幅トランジスタは、第１増幅ゲート電極及び電源接続部において電源に接続される第１増幅ドレイン領域を有し、
　前記第２増幅トランジスタは、第２増幅ゲート電極及び前記電源接続部において電源に接続される第２増幅ドレイン領域を有し、
　前記電源接続部は、前記第１増幅ゲート電極と前記第２増幅ゲート電極との間に配置され、
　前記第１増幅トランジスタは、前記第１選択トランジスタよりもゲート長が大きく、第２増幅トランジスタは、前記第２選択トランジスタよりもゲート長が大きい
　請求項８に記載の電子機器。」
第５　引用文献及び引用発明
　１　引用文献１
（１）引用文献１の記載事項
　原査定において引用された特開２００８−２１８６４８号公報（以下、「引用文献１」という。）には、図面とともに、次の事項が記載されている。（当審注．下線は当審において付した。以下同様。）
　ア「【技術分野】
【０００１】
　
本発明は、ＣＣＤ（Charge Coupled Device）、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサなどの撮像素子を備えた撮像装置およびカメラに関するものである。
【背景技術】
【０００２】
　ＣＭＯＳを利用したＣＭＯＳ撮像装置は、カメラ等の撮像素子として使われ、ＣＣＤ撮像装置では困難な一部読み出し等の機能を有し、撮像装置の低消費電力化や小型化に有利である。
【０００３】
　近年のＣＭＯＳ撮像装置の多画素化に伴い、画素の微細化が要求されている。しかしながら、ＣＭＯＳ撮像装置は画素回路内にフォトダイオード、転送トランジスタ、リセットトランジスタ、増幅トランジスタやセレクトトランジスタ等の多くの駆動素子を有するため、画素寸法の縮小が難しい。
【０００４】
　
画素の微細化に関する解決策の一つに、画素内のトランジスタを共有し、１画素あたりのトランジスタ数を低減させ、画素寸法を縮小させる方法がある（たとえば、特許文献１を参照）。たとえば、複数のフォトダイオードに対して転送トランジスタがそれぞれ配置され、これら複数のフォトダイオードと転送トランジスタに対してセレクトトランジスタ、リセットトランジスタおよび増幅トランジスタが共有される構成をとる。
　トランジスタを共有しない場合には、一般的に１画素あたり４個のトランジスタを有するのに対し、４画素で３個のトランジスタを共有すれば、トランジスタ数を１画素あたり１．７５個に低減できる。なお、トランジスタの駆動方法等により、セレクトトランジスタを有しない構成もある。（たとえば、特許文献２を参照）。
【０００５】
【特許文献１】特開２００１−２９８１７７号公報
【特許文献２】特開２００６−５４２７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
　以上に述べた解決策は、複数の構成要素を共有するため構成要素数が低減されるが、各構成要素の形状、大きさ等によって各画素内のレイアウトは不均一となる。
【０００７】
　次に、レイアウトの不均一性について説明する。
【０００８】
　
図１は、複数の構成要素を共有した場合のレイアウトの不均一性を説明するための図である。
　
図１に示すレイアウトでは、電荷電圧変換部２に対して対角方向に隣接する２個の光電変換部１が電荷電圧変換部２を共有し、これら光電変換部１がゲート長方向の幅がそれぞれ異なるトランジスタ領域３ａ（ゲート長方向の幅Ｌ３ａ）とトランジスタ領域３ｂ（ゲート長方向の幅Ｌ３ｂ）を共有するように配線４によって接続されている。ここで言うトランジスタ領域とは、画素を構成するトランジスタで形成される回路であり、たとえば、トランジスタ領域３ａはリセットトランジスタで、トランジスタ領域３ｂは増幅トランジスタおよびセレクトトランジスタで形成されている。
【０００９】
　画素を微細化した時、画素内のトランジスタがすべて配置されると、トランジスタのゲート長方向の幅Ｌが１画素の一辺の幅よりも長くなる。このような理由により、図１に示す配置レイアウトでは、トランジスタ領域が分割されて配置されている。
　図１に示すような配置レイアウトの場合、共有するトランジスタの組み合わせによってトランジスタ領域の占有寸法が異なる。トランジスタ領域３ａより占有寸法の大きいトランジスタ領域３ｂは、配置レイアウト上互いに干渉しやすく、このような干渉を防ぐためのトランジスタの配置は困難である。また、トランジスタ領域の占有寸法は、雑音特性に影響しやすく、占有寸法は大きいほど雑音特性がよい。
（中略）
【００１４】
　しかしながら、多画素化に伴って画素を縮小化する場合にはトランジスタ領域の占有寸法を縮小化する必要がある。この場合、特に増幅トランジスタの雑音特性は悪化し、また、ゲート界面における電荷のトラップ等によるランダム雑音も増加する。さらには、構成要素の寸法は、構成要素の配置レイアウトにも影響を与える。
【００１５】
　構成要素の寸法により配置レイアウトが制限される場合には、製造プロセスの改善が制限要因の解消に有効な手段である。しかし、この制限要因解消のためには微細プロセスへの移行が必要とされる。それは、設備投資が前提であり、製造工程数が増加するという問題が発生する。さらに、ＣＣＤやＣＭＯＳ撮像装置では、画素部は画素部周辺の回路と異なる構造を有する場合が多く、開発コストが増加するという問題もある。
【００１６】
　制限要因を解消するための別の手段として、前に述べた構成要素を共有して画素数を増加させる手段がある。しかしながら、この手段では、前述のレイアウトの不均一性が増すのに加え、離れた画素同士を配線するため配線のレイアウトが混雑し、さらには増幅トランジスタ入力部の浮遊ノード容量が増大して変換効率低下に繋がる。
【００１７】
　したがって、
構成要素の配置レイアウトを最適化することで、半導体基板上の面積利用率を上げ、可能な限りトランジスタ領域の占有寸法を大きくとる必要がある。
【００１８】
　
本発明は、半導体基板上の面積利用効率を上げ、トランジスタ領域の占有寸法を大きくとることが可能な撮像装置およびカメラを提供することにある。
　イ　図１には、２個の「トランジスタ領域３ａ」を同じ行に配置することが記載されていると認められる。（以下では、２個の「トランジスタ領域３ａ」が配置された行を「第２の行」という。また、以下では、「トランジスタ領域３ａ」のうち、左側のものを「トランジスタ領域３ａ−１」といい、右側のものを「トランジスタ領域３ａ−２」という。）
　ウ　図１には、２個の「トランジスタ領域３ｂ」を同じ行に配置することが記載されていると認められる。（以下では、２個の「トランジスタ領域３ｂ」が配置された行を「第１の行」という。また、以下では、「トランジスタ領域３ｂ」のうち、左側のものを「トランジスタ領域３ｂ−１」といい、右側のものを「トランジスタ領域３ｂ−２」という。）
　エ　図１には、２本の「配線４」が記載されていると認められる。（以下では、「配線４」のうち、左側のものを「配線４−１」といい、右側のものを「配線４−２」という。）
　オ　図１には、４個の「電荷電圧変換部２」が記載されていると認められる。（以下では、左下のものを「電荷電圧変換部２−１」といい、右下のものを「電荷電圧変換部２−２」という。）
　カ　図１には、８個の「光電変換部１」が記載されていると認められる。（以下では、「光電変換部１」のうち、「電荷電圧変換部２−１」の左上に位置するものを、「光電変換部１−１」といい、「電荷電圧変換部２−１」の右下に位置するものを、「光電変換部１−２」といい、「電荷電圧変換部２−２」の左上に位置するものを、「光電変換部１−３」といい、「電荷電圧変換部２−２」の右下に位置するものを、「光電変換部１−４」という。）
（２）引用発明１
　上記（１）より、引用文献１には、下記の発明（以下、「引用発明１」という。）が記載されていると認められる。
　「光電変換部１−１及び光電変換部１−２が電荷電圧変換部２−１を共有し、
　前記光電変換部１−１及び前記光電変換部１−２が、リセットトランジスタで形成されるトランジスタ領域３ａ−１と、増幅トランジスタ及びセレクトトランジスタで形成されるトランジスタ領域３ｂ−１を共有するように、配線４−１によって接続され、
　光電変換部１−３及び光電変換部１−４が電荷電圧変換部２−２を共有し、
　前記光電変換部１−３及び前記光電変換部１−４が、リセットトランジスタで形成されるトランジスタ領域３ａ−２と、増幅トランジスタ及びセレクトトランジスタで形成されるトランジスタ領域３ｂ−２を共有するように、配線４−２によって接続され、
　前記トランジスタ領域３ｂ−１及び前記トランジスタ領域３ｂ−２は第１の行に配置され、
　前記前記トランジスタ領域３ａ−１及びトランジスタ領域３ａ−２は第２の行に配置される、
　撮像素子。」
　２　引用文献２
（１）引用文献２の記載事項
　原査定において引用された特開２００８−２７０８４０号公報（以下、「引用文献２」という。）には、図面とともに、次の事項が記載されている。
　ア「【０００１】
　本発明は絶縁ゲイト型トランジスタを用いたアクティブ方式のイメージセンサに関するものである。また、
本発明のイメージセンサはマトリクス回路と光電変換部が積層された積層構造のイメージセンサに関するものである。
　イ「【００１４】
　従って、多結晶シリコン薄膜トランジスタの特性や信頼性に問題が全く無くとも、デザインルールの制約のため、２／３型以下の光学系を使用することが困難である。
本発明はこのような問題点を解消して、薄膜トランジスタを用いたアクティブ方式のイメージセンサにおいて、画素ピッチを縮小するための平面配置および、素子構造を提供することを目的とする。」
　ウ「【課題を解決するための手段】
【００１５】
　上
述した課題を解決するための本発明のイメージセンサは、絶縁表面を有する基板上に形成され、光電変換部と、前記光電変換部で検出された光信号を読み出すマトリクス回路とが積層されてなり、複数の画素を有するアクティブ方式のイメージセンサに関するものである。積層構造とすることによって、１画素当たりの占有面積を小さくする。
【００１６】
　
アクティブ方式のマトリクス回路は、信号線、電源線、リセット線及び選択線と、前記画素ごとに形成されたリセットトランジスタ、選択トランジスタ及び増幅トランジスタとを有する。本発明ではこれらトランジスタを薄膜トランジスタで形成することを特徴とする。
【００１７】
　
更に本発明のイメージセンサは、隣接する２つの前記画素において、前記リセットトランジスタ及び前記増幅トランジスタは共通の前記電源線に電気的に接続され
【００１８】
　
即ち本発明は、２つの画素において電源線を共有することで、１画素当たりの配線数を削減して、画素ピッチの縮小化を図るものである。
　エ「【００２８】
　
本実施例はアクティブ型のイメージセンサに関するものであり、マトリクス回路と光電変換部が積層構造をなす。マトリクス回路は従来例と同様に、１画素に３つのトランジスタを有する。本実施例ではこれらのトランジスタは絶縁表面に形成された薄膜トランジスタで形成されている。
【００２９】
　図１は本実施例のイメージセンサの２×２画素の等価回路図である。本実施例では、破線で囲むように同一行において隣接する２画素が単位ユニット１００となる。行ごとに選択線１０１及びリセット線１０２が配列され、列ごとに信号線１０３が配列されている。更に、
電力を供給するための電源線１０４が信号線１０３に平行に、かつ２列ごとに配列されている。電源線１０４を隣接する２列で共有することで、１画素当たりの配線数が少なくなり、画素ピッチを小さくすることができる。
【００３０】
　
各画素には、選択トランジスタTs、増幅トランジスタTa、リセットトランジスタTrがそれぞれ形成されている。
【００３１】
　図１において黒丸はコンタクトホール１０５〜１０７を示している。コンタクトホール１０５〜１０７は各トランジスタの活性層に形成されたソース／ドレイン領域を配線に接続するためのものである。同一列に配置される選択トランジスタTsのドレイン領域はコンタクトホール１０５を介して共通の信号線１０３に接続されている。各画素において、増幅トランジスタTaのゲイト電極及びリセットトランジスタTrのソース領域は、共通のコンタクトホール１０６を介してフォトダイオード（光電変換部）PDの下部電極に接続されている。
【００３２】
　また、
単位ユニット１００内の２つの増幅トランジスタTa及び２つのリセットトランジスタTrのソース領域は、１つのコンタクトホール１０７において電源線１０４に接続されている。単位ユニット１００を構成する２画素において、電源線１０４に接続される全ての薄膜トランジスタのコンタクトホール１０７が共通化されているため、１画素当たりのコンタクトホール数が削減され、画素ピッチの縮小化が図れる。
【００３３】
　更に、本実施例では単位ユニット１００を構成する隣接する２つの画素に形成される全てのトランジスタの活性層を１つの島状半導体薄膜に形成することによって、画素の占有面積の削減を図る。」
　オ「【００４０】
　
選択線１０１には選択トランジスタTsのゲイト電極２０４が一体的に形成され、リセット線１０２とリセットトランジスタTrのゲイト電極２０５が一体的に形成される。増幅トランジスタTaのゲイト電極２０６が形成される。
【００４１】
　次に、ゲイト電極２０４〜２０６をマスクにして、島状領域２０２にＮ型の導電性を付与するリンをドーピングする。ドーピング後、加熱処理もしくはレーザ照射によりドーピングされたリンを活性化すると共に、ドーピングにより損傷された島状領域の結晶性を改善する。この工程において、島状領域２０２のゲイト電極２０４〜２０６によりマスクされた領域は実質的に真性の導電性が維持され、
選択トランジスタTr、リセットトランジスタTs及び増幅トランジスタTaのチャネル形成領域２０７、２０８、２０９
【００４２】
　次に、第１の層間絶縁膜２１１として厚さ２００〜６００ｎｍの酸化珪素膜を形成する。そして、ゲイト絶縁膜２０３及び第１の層間絶縁膜２１１に、選択トランジスタTsのドレイン領域に整合するコンタクトホール１０５、増幅トランジスタTaのゲイト電極２０６及びリセットトランジスタTrのドレイン領域に整合するコンタクトホール１０６、
増幅トランジスタTa及びリセットトランジスタTrのソース領域に整合するコンタクトホール１０７を形成する。
【００４３】
　１００ｎｍのチタン膜、３００ｎｍのアルミニウム膜、１００ｎｍのチタン膜でなる積層膜を形成しパターニングして、図４に示すように、信号線１０３、電源線１０４及び、フォトダイオードPDの下部電極との接続用の電極２１２を形成する。信号線１０３はコンタクトホール１０５を介して選択トランジスタTsのドレイン領域に接続される。
電源線１０４はコンタクトホール１０７を介して、単位ユニット１００に配置される全ての増幅トランジスタTa及びリセットトランジスタTrのソース領域に接続される。
【００４４】
　本実施例では、
隣接する２画素でなる単位ユニット１００に配置される６つの薄膜トランジスタ全て１つの島状領域２０２に形成するため、異なる薄膜トランジスタのソース／ドレイン領域を電気的に接続するためのコンタクトホールが不要である。よって、この単
位ユニットに配置される各２つの増幅トランジスタTa、リセットトランジスタTr、計４つの薄膜トランジスタを電源線１０４に接続するためのコンタクトホール１０７が１つでよく、水平方向の画素ピッチが縮小される。
　カ　図１、図３及び図４には、「隣接する２つの画素の選択トランジスタと増幅トランジスタの直列接続を、電源線を中心として行方向に反転した状態で配置すること」、及び、「隣接する２つの画素のリセットトランジスタを、電源線を中心として行方向に反転した状態で配置すること」が記載されている。
（２）引用発明２
　上記（１）より、引用文献２には、下記の発明（以下、「引用発明２」という。）が記載されていると認められる。
　「隣接する２つの画素の選択トランジスタと増幅トランジスタの直列接続を、電源線を中心として行方向に反転した状態で配置し、
　隣接する２つの画素のリセットトランジスタを、電源線を中心として行方向に反転した状態で配置した、イメージセンサ。」
　３　引用文献３
　原査定において引用された特開２００６−３０３４６８号公報（以下、「引用文献３」という。）には、図面とともに、次の事項が記載されている。
　「【００５４】
実施の形態１
　実施の形態１では、請求項１〜９に記載した固体撮像素子の例として、ＣＭＯＳイメージセンサについて説明する。
このＣＭＯＳイメージセンサでは、前記複数個の光電変換部に共通の出力取り出し領域として、２個または４個の単位領域（以下、単位画素と言う。）に共通のＦＤ（フローティングディフュージョン）部を設け、増幅用トランジスタ、垂直選択用トランジスタおよびリセットトランジスタをこれらの単位画素間で共有することによって単位画素当りのトランジスタ数を減らして、フォトダイオードの受光面積を十分に確保するように構成されている。
（中略）
【００５６】
　
図１と図２は、実施の形態１に基づくＣＭＯＳイメージセンサの撮像部の構造を示す断面図（図１）と平面図（図２）とである。
（中略）
【００５８】
　図７（ｂ）を用いて既述したように、フォトダイオード２のｎ型領域とＦＤ部４のｎ型領域とは、効率的な信号電荷の転送が行えるように、電荷転送ゲート３のチャネル領域を介して連結されるように設けられている。従って、図８を用いて既述したように、光電変換部２は単位画素の中心位置よりも、ＦＤ部４の側（境界位置３１の側）に偏位して設けられている。そして、
図２に示すように、単位画素の、ＦＤ部４とは反対側の領域（図１では、境界位置３２およびその近傍）には、画素間で共有される増幅用トランジスタ５や垂直選択用トランジスタ６やリセッットトランジスタ７などが形成されている。
（中略）
【００６８】
　
図２の平面図に示すように、本実施の形態に基づくＣＭＯＳイメージセンサの撮像部では、４個の単位画素、例えば単位画素（ｉ，ｊ）１０、単位画素（ｉ＋１，ｊ＋１）２０、単位画素（ｉ＋２，ｊ）３０および単位画素（ｉ＋３，ｊ＋１）４０が、増幅用トランジスタ５や垂直選択用トランジスタ６やリセッットトランジスタ７などを共有している。この際、単位画素１０と２０、および、単位画素３０と４０とは、それぞれ、ＦＤ部４を共有し、２つのＦＤ部４はＦＤ部配線４ａで連結され、増幅用トランジスタ５のゲート電極に接続される。
（中略）
【００７３】
　以上に説明したように、本実施の形態に基づく固体撮像素子であるＣＭＯＳイメージセンサにおいては、
共通の出力取り出し領域として、４個の単位画素に共通のＦＤ部４を画素間の境界位置に設け、増幅用トランジスタ５、垂直選択用トランジスタ６およびリセットトランジスタ７をこれらの単位画素間で共有するので、単位画素当りのトランジスタ数を減らすことができる。この結果、出力に要する基板上の面積を縮小することができるので、ＣＭＯＳイメージセンサを小型化あるいは高画素数化したり、ＣＭＯＳイメージセンサの小型化あるいは高画素数化にともなう単位画素における受光面積の減少を防止したりすることができる。
第６　対比・判断
　１　本願発明１について
（１）対比
　本願発明１と引用発明１とを対比すると、次のことがいえる。
　ア　引用発明１の「光電変換部１−１」と「光電変換部１−２」を併せたもの（以下「光電変換部Ａ」という。）は、本願発明１の「複数の光電変換部で構成される第１光電変換部」に相当するといえる。
　また、引用発明１の「電荷電圧変換部２−１」は、後述する相違点１を除き、本願発明１の「第１のフローティングディフージョン部」に相当し、両者は「第１の部分」である点において共通するといえる。
　さらに、引用発明１の「トランジスタ領域３ａ−１」を形成するリセットトランジスタ（以下、「リセットトランジスタ１」という。）は、本願発明１の「第１リセットトランジスタ」に相当するといえる。
　また、引用発明１の「トランジスタ領域３ｂ−１」を形成する増幅トランジスタ及びセレクトトランジスタ（以下、それぞれ「増幅トランジスタ１」及び「セレクトトランジスタ１」という。）は、それぞれ、本願発明１の「第１増幅トランジスタ」及び「第１選択トランジスタ」に相当するといえる。
　そして、引用発明１の「光電変換部Ａ」、「電荷電圧変換部２−１」、「リセットトランジスタ１」、「増幅トランジスタ１」及び「セレクトトランジスタ１」を併せたもの（以下、「共有画素部１」という。）は、本願発明１の「第１共有画素」に相当するといえる。
　そうすると、本願発明１と引用発明１は、「複数の光電変換部で構成される第１光電変換部と、前記第１光電変換部の複数の光電変換部で共有される第１の部分と第１リセットトランジスタ、第１増幅トランジスタ及び第１選択トランジスタとを有する第１共有画素」を有する点において共通し、後述する相違点１において相違するといえる。
　イ　引用発明１の「光電変換部１−３」と「光電変換部１−４」を併せたもの（以下「光電変換部Ｂ」という。）は、本願発明１の「複数の光電変換部で構成される第２光電変換部」に相当するといえる。
　また、引用発明１の「電荷電圧変換部２−２」は、後述する相違点１を除き、本願発明１の「第２のフローティングディフージョン部」に相当し、両者は「第２の部分」である点において共通するといえる。
　さらに、引用発明１の「トランジスタ領域３ａ−２」を形成するリセットトランジスタ（以下、「リセットトランジスタ２」という。）は、本願発明１の「第２リセットトランジスタ」に相当するといえる。
　また、引用発明１の「トランジスタ領域３ｂ−２」を形成する増幅トランジスタ及びセレクトトランジスタ（以下、それぞれ「増幅トランジスタ２」及び「セレクトトランジスタ２」という。）は、それぞれ、本願発明１の「第２増幅トランジスタ」及び「第２選択トランジスタ」に相当するといえる。
　そして、引用発明１の「光電変換部Ｂ」、「電荷電圧変換部２−２」、「リセットトランジスタ２」、「増幅トランジスタ２」及び「セレクトトランジスタ２」を併せたもの（以下、「共有画素部２」という。）は、本願発明１の「第２共有画素」に相当するといえる。
　そうすると、本願発明１と引用発明１は、「複数の光電変換部で構成される第２光電変換部と、前記第２光電変換部の複数の光電変換部で共有される第２の部分と第２リセットトランジスタ、第２増幅トランジスタ及び第２選択トランジスタとを有する第２共有画素」を有する点において共通し、後述する相違点１において相違するといえる。
　ウ　引用文献１の図１より、引用発明１の「共有画素部１」（本願発明１の「第１共有画素」に相当）と、「共有画素部２」（本願発明１の「第２共有画素」に相当）は、「隣り合う列」であるといえる。
　また、引用文献１の図１より、引用発明１の「光電変換部Ａ」（本願発明１の「第１光電変換部」に相当）と「光電変換部Ｂ」（本願発明１の「第２光電変換部」に相当）は、「同じ向きに並べて同じ行に配置され」ているといえる。
　そうすると、本願発明１と引用発明１は、「隣り合う列の前記第１共有画素と前記第２共有画素との間で、前記第１光電変換部及び前記第２光電変換部は、同じ向きに並べて同じ行に配置され」る点において共通するといえる。
　エ　引用文献１の図１より、引用発明１では、行方向に配置された「セレクトトランジスタ１」（本願発明１の「第１選択トランジスタ」に相当）と「増幅トランジスタ１」（本願発明１の「第１増幅トランジスタ」に相当）の直列回路と、「セレクトトランジスタ２」（本願発明１の「第２選択トランジスタ」に相当）と「増幅トランジスタ２」（本願発明１の「第２増幅トランジスタ」に相当）の直列回路が、互いに隣接して第１の行に配置されているといえる。
　そうすると、本願発明１と引用発明１は、「行方向に配置された前記第１選択トランジスタ及び前記第１増幅トランジスタの直列回路と、前記第２増幅トランジスタ及び前記第２選択トランジスタの直列回路とが、互いに隣接して第１の行に配置され」る点において共通し、後述する相違点２において相違するといえる。
　オ　引用文献１の図１より、引用発明１の「リセットトランジスタ１」（本願発明１の「第１リセットトランジスタ」に相当）と「リセットトランジスタ２」（本願発明１の「第２リセットトランジスタ」に相当）は、同じ向きに並べて第２の行に配置されているといえる。
　そうすると、本願発明１と引用発明１は、「前記第１リセットトランジスタ及び前記第２リセットトランジスタが同じ向きに並べて第２の行に配置され」る点において共通するといえる。
　カ　引用文献１の図１及び当該技術分野における技術常識より、引用発明１では、「リセットトランジスタ１」（本願発明１の「第１リセットトランジスタ」に相当）のソース領域と、「増幅トランジスタ１」（本願発明１の「第１増幅トランジスタ」に相当）のゲート電極と、「電荷電圧変換部２−１」（後述する相違点１を除き、本願発明１の「第１のフローティングディフージョン部」に相当）が、「配線４−１」により電気的に接続され、「リセットトランジスタ２」（本願発明１の「第２リセットトランジスタ」に相当）のソース領域と、「増幅トランジスタ２」（本願発明１の「第２増幅トランジスタ」に相当）のゲート電極と、「電荷電圧変換部２−２」（後述する相違点１を除き、本願発明１の「第２のフローティングディフージョン部」に相当）が、「配線４−２」により電気的に接続されているといえる。
　また、引用文献１の図１より、「配線４−１」と「配線４−２」は同じ長さであるといえる。
　そうすると、本願発明１と引用発明１は、「前記第１リセットトランジスタのソース領域と、前記第１増幅トランジスタの増幅ゲート電極と、前記第１の部分とを電気的に接続する接続配線と、前記第２リセットトランジスタのソース領域と、前記第２増幅トランジスタの増幅ゲート電極と、前記第２の部分とを電気的に接続する接続配線とが、同じ長さである」点において共通し、後述する相違点１において相違するといえる。
　キ　引用発明１の「撮像素子」は「固体撮像素子」であるといえる。
　ク　以上から、本願発明１と引用発明１は、下記（ア）の点で一致し、下記（イ）の点で相違すると認める。
（ア）一致点
　「複数の光電変換部で構成される第１光電変換部と、前記第１光電変換部の複数の光電変換部で共有される第１の部分と第１リセットトランジスタ、第１増幅トランジスタ及び第１選択トランジスタとを有する第１共有画素と、
　複数の光電変換部で構成される第２光電変換部と、前記第２光電変換部の複数の光電変換部で共有される第２の部分と第２リセットトランジスタ、第２増幅トランジスタ及び第２選択トランジスタとを有する第２共有画素とを含み、
　隣り合う列の前記第１共有画素と前記第２共有画素との間で、
　前記第１光電変換部及び前記第２光電変換部は、同じ向きに並べて同じ行に配置され、
　行方向に配置された前記第１選択トランジスタ及び前記第１増幅トランジスタの直列回路と、前記第２増幅トランジスタ及び前記第２選択トランジスタの直列回路とが、互いに隣接して第１の行に配置され、
　前記第１リセットトランジスタ及び前記第２リセットトランジスタが同じ向きに並べて第２の行に配置され、
　前記第１リセットトランジスタのソース領域と、前記第１増幅トランジスタの増幅ゲート電極と、前記第１の部分とを電気的に接続する接続配線と、前記第２リセットトランジスタのソース領域と、前記第２増幅トランジスタの増幅ゲート電極と、前記第２の部分とを電気的に接続する接続配線とが、同じ長さである
　固体撮像装置。」
（イ）相違点
　・相違点１
　本願発明１では、「第１の部分」及び「第２の部分」が「フローティングディフージョン部」であるのに対し、引用発明１は、「第１の部分」（電荷電圧変換部２−１）及び「第２の部分」（電荷電圧変換部２−２）が「フローティングディフージョン部」であるとは特定しない点。
　・相違点２
　本願発明１では、第１選択トランジスタ及び第１増幅トランジスタの直列回路と、第２増幅トランジスタ及び第２選択トランジスタの直列回路とが、
行方向に反転した状態で
（２）相違点についての判断
　ア　相違点２について検討する。
　上記第５の２（２）のとおり、引用文献２には、相違点２に係る構成を含む、「『隣接する２つの画素の選択トランジスタと増幅トランジスタの直列接続を、電源線を中心として行方向に反転した状態で配置し』、隣接する２つの画素のリセットトランジスタを、電源線を中心として行方向に反転した状態で配置した、イメージセンサ。」（引用発明２）が記載されているものと認められる。
　そこで、引用発明１に対して引用発明２を適用し、相違点２に係る構成とすることが、当業者が容易になし得たことであるかについて、以下に検討する。
（ア）引用発明１は、半導体基板上にトランジスタを形成したものであるのに対し（引用文献１の段落【００１７】及び【００１８】）、引用発明２は、ガラス基板や石英基板上に多結晶シリコン薄膜トランジスタを形成したものであり（引用文献２の段落【００１４】、【００１６】、【００２８】及び【００４４】）、引用発明１と引用発明２は、トランジスタを形成する基板が相違する。
　また、引用発明１は、光電変換部と各トランジスタを同一平面状に配置したものであるのに対し（引用文献１の段落【０００８】及び【図１】）、引用発明２は、光電変換部と各トランジスタを積層構造としたものであり（引用文献２の段落【０００１】、【００１５】、【００１６】、【００２８】及び【図６】）、引用発明１と引用発明２は、光電変換部と各トランジスタの集積化技術が相違する。
　このように、引用発明１と引用発明２は、トランジスタを形成する基板が相違し、かつ、光電変換部と各トランジスタの集積化技術も相違するから、引用発明１に対して引用発明２を適用する前提となる同一技術分野性を満たさない。
（イ）引用発明１に対して引用発明２を適用した場合には、「光電変換部」と「電源線」が干渉し、又は重なって配置されることとなり、固体撮像装置として通常配慮される光電変換部の開口率が減少し、その結果、光電変換の効率が低下することは明らかである。
　したがって、引用発明１に対して引用発明２を適用することには、光電変換率の観点から、阻害要因があるといえる。
（ウ）引用発明１に対して引用発明２をそのまま適用した場合には、隣接する２つの画素のリセットトランジスタが行方向に反転した状態で配置されることとなり、本願発明１の「前記第１リセットトランジスタ及び前記第２リセットトランジスタが同じ向きに並べて第２の行に配置され」る構成（以下、「構成Ａ」という。）とは相違することとなる。
　そこで、引用発明１及び引用発明２に基づいて、相違点２に係る構成と構成Ａの両者を併せ持った本願発明１を導き出すためには、引用発明１に対して、引用発明２に係る技術思想のうち、「隣接する２つの画素の選択トランジスタと増幅トランジスタの直列接続を、電源線を中心として行方向に反転した状態で配置」するという構成（以下、「引用発明２の構成１」という。）のみを適用し、「隣接する２つの画素のリセットトランジスタを、電源線を中心として行方向に反転した状態で配置」するという構成（以下、「引用発明２の構成２」という。）を適用しないことが必要となる。
　しかしながら、引用発明２は、隣接する２つの画素において、リセットトランジスタ及び増幅トランジスタを共通の電源線に電気的に接続し、２つの画素において電源線を共有することで、１画素当たりの配線数を削減して、画素ピッチを縮小化すること（引用文献２の段落【００１７】及び【００１８】）、及び、隣接する２つの画素において、増幅トランジスタ及びリセットトランジスタを電源線に接続するためのコンタクトホールを１つとすることにより、水平方向の画素ピッチを縮小すること（引用文献２の段落【００４４】）を目的とするものであり、当該目的に鑑みれば、「引用発明２の構成１」及び「引用発明２の構成２」は、特段の事情がない限り、通常は一体の構成として用いられるものであるといえる。
　そして、引用発明１に対し、「引用発明２の構成２」を適用せずに「引用発明２の構成１」のみを適用すべき特段の事情を見いだすことはできない。
（エ）上記（ア）のとおり、引用発明１と引用発明２は前提となる同一技術分野性を満たさず、また、上記（イ）のとおり、引用発明１に対して引用発明２を適用することには阻害要因があり、さらに、上記（ウ）のとおり、引用発明１に対して「引用発明２の構成２」を適用せずに「引用発明２の構成１」のみを適用すべき特段の事情を見いだすことはできないから、引用発明１及び２に基づいて、相違点２に係る構成と構成Ａの両方を併せ持った本願発明１を導き出すことは、当業者が容易になし得たことであるとはいえない。
　イ　また、引用文献３には、相違点２に係る構成について、記載も示唆もされていない。
　ウ　以上より、相違点１について検討するまでもなく、本願発明１は、引用文献１ないし３に記載された発明に基づいて、当業者が容易に発明をすることができたものであるとはいえない。
　２　本願発明２ないし１４について
　本願発明２ないし１４は、本願発明１の発明特定事項を全て含み、さらに他の発明特定事項を付加したものであるから、上記１のとおり、本願発明１が引用文献１ないし３に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない以上、本願発明２ないし１４も、引用文献１ないし３に記載された発明に基づいて、当業者が容易に発明をすることができたものであるとはいえない。
第７　原査定について
　上記第６のとおり、本願発明１ないし１４は、引用文献１ないし３に記載された発明に基づいて、当業者が容易に発明をすることができたものであるとはいえないから、原査定の理由によっては、本願を拒絶することはできない。
第８　結言
　以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。