(57)【特許請求の範囲】
【請求項１】
厚み方向に貫通するトレンチを有する半導体基板と、
前記半導体基板上に設けられ、前記半導体基板よりもバンドギャップが大きな窒化物系
バッファ層と、
前記窒化物系バッファ層上において、前記窒化物系バッファ層の非極性面のａ軸方向に
設けられる絶縁膜と、
前記窒化物系バッファ層及び前記トレンチ上に設けられ、前記半導体基板よりもバンド
ギャップが大きな窒化物系半導体層と、
前記絶縁膜上に設けられ、側面が前記窒化物系半導体層と接する埋め込み絶縁膜と、
前記トレンチと相対向する前記窒化物系半導体層上に設けられる第１主電極と、
前記トレンチ中に露出される前記窒化物系半導体層の表面上に設けられる第２主電極と
、
を具備することを特徴とするショットキーバリアダイオード。
【請求項２】
厚み方向に貫通するトレンチを有する半導体基板と、
前記半導体基板上において、前記半導体基板の非極性面のａ軸方向に設けられる絶縁膜
と、
前記半導体基板上に設けられ、前記半導体基板よりもバンドギャップが大きな窒化物系
バッファ層と、
前記窒化物系バッファ層及び前記トレンチ上に設けられ、前記半導体基板よりもバンド
ギャップが大きな窒化物系半導体層と、
前記絶縁膜上に設けられ、側面が窒化物系バッファ層及び前記窒化物系半導体層と接す
る埋め込み絶縁膜と、
前記トレンチと相対向する前記窒化物系半導体層上に設けられる第１主電極と、
前記トレンチ中に露出される前記窒化物系半導体層の表面上に設けられる第２主電極と
、
を具備することを特徴とするショットキーバリアダイオード。
【請求項３】
前記第１主電極はショットキー電極であり、前記第２主電極はオーミック電極であること
を特徴とする請求項１又は２に記載のショットキーバリアダイオード。
【請求項４】
前記第１主電極の端部直下の前記窒化物系半導体層表面には、前記窒化物系半導体層とは
導電型の異なる前記窒化物系ガードリング層が設けられることを特徴とする請求項３に記
載のショットキーバリアダイオード。
【請求項５】
シリコン基板上にエピタキシャル法により窒化物系バッファ層を形成する工程と、
前記窒化物系バッファ層上に第１ の絶縁膜を形成する工程と、
前記窒化物系バッファ層及び前記第１の絶縁膜上にＥＬＯＧ法により窒化物系半導体層を
形成する工程と、
前記第１の絶縁膜上の前記窒化物系半導体層をエッチングして第１のトレンチを形成する
工程と、
前記窒化物系半導体層及び前記第１の絶縁膜に第２の絶縁膜を堆積し、前記窒化物系半導
体層の表面が露出するまで前記第２の絶縁膜を研磨して前記第１ のトレンチ内部に埋め
込み絶縁膜を形成する工程と、
前記窒化物系半導体層上にショットキー電極を形成する工程と、
前記ショットキー電極と相対向する部分の前記シリコン基板及びショットキー電極前記窒
化物系バッファ層をエッチングし、前記窒化物系半導体層の表面が露出される第２のトレ
ンチを形成する工程と、
前記第２ のトレンチ中に露出した前記窒化物系半導体層の表面上にオーミック電極を形
成する工程と、
を具備することを特徴とするショットキーバリアダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキーバリアダイオードに関する。
【背景技術】
【０００２】
ショットキーバリアダイオード（ＳＢＤ）は、高い整流作用を有し、ＰＮ接合型ダイオードよりもＶｆ（順方向電圧）が小さく逆回復時間が速い。このため、スイッチング電源のＰＦＣ(Power  Factor  Correction)回路、ＩＢＧＴのＦＷＤ(Free  Wheel  Diode)、携帯電話の通信基地局用高周波出力素子などに多用される。近年、ショットキーバリアダイオード（ＳＢＤ）では、シリコンと比較し、高耐圧で、且つ低オン抵抗の特性を有する窒化物系ショットキーバリアダイオードや炭化珪素（ＳｉＣ）系ショットキーバリアダイオードが各方面で開発されている。基板と基板上に成長されるエピタキシャル成長層の格子定数の関係から、通常、窒化物系ショットキーバリアダイオードは窒化ガリウム（ＧａＮ）基板、サファイア（Ｓａｐｐｈｉｒｅ）基板、シリコン（Ｓｉ）基板などが用いられている。これらの基板種の中でコストを低減させるには大口径のシリコン基板を用いるのが大変有効である（例えば、特許文献１参照。）。
【０００３】
特許文献１に記載される窒化物系半導体であるＧａＮ系ショットキーバリアダイオードでは、基板にシリコンを用いた場合、シリコン（Ｓｉ）とＧａＮでは格子定数が異なりエピタキシャル成長されたＧａＮ層に転位などの欠陥が高密度に発生する。高密度の欠陥が発生すると、ＧａＮ系ショットキーバリアダイオードの耐圧が低下し、逆方向リーク電流が増大するという問題点がある。なお、シリコン基板の代わりにサファイア基板やＳｉＣ基板を用いた場合でも同様な問題が発生する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２９１６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、高耐圧で、且つリーク電流が低減された窒化物系ショットキーバリアダイオードを提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様のショットキーバリアダイオードは、厚み方向に貫通するトレンチを有
する半導体基板と、前記半導体基板上に設けられ、前記半導体基板よりもバンドギャップ
が大きな窒化物系バッファ層と、前記窒化物系バッファ層上において、前記窒化物系バッ
ファ層の非極性面のａ軸方向に設けられる絶縁膜と、前記窒化物系バッファ層及び前記ト
レンチ上に設けられ、前記半導体基板よりもバンドギャップが大きな窒化物系半導体層と
、前記絶縁膜上に設けられ、側面が前記窒化物系半導体層と接する埋め込み絶縁膜と、前
記トレンチと相対向する前記窒化物系半導体層上に設けられる第１主電極と、前記トレン
チ中に露出される前記窒化物系半導体層の表面上に設けられる第２主電極とを具備するこ
とを特徴とする。
【０００７】
更に、本発明の一態様のショットキーバリアダイオードの製造方法は、シリコン基板上にエピタキシャル法により窒化物系バッファ層を形成する工程と、前記窒化物系バッファ層上に第１の絶縁膜を形成する工程と、前記窒化物系バッファ層及び前記第１の絶縁膜上にＥＬＯＧ法により窒化物系半導体層を形成する工程と、前記第１の絶縁膜上の前記窒化物系半導体層をエッチングして第１のトレンチを形成する工程と、前記窒化物系半導体層及び前記第１の絶縁膜に第２の絶縁膜を堆積し、前記窒化物系半導体層の表面が露出するまで前記第２の絶縁膜を研磨して前記第１のトレンチ内部に埋め込み絶縁膜を形成する工程と、前記窒化物系半導体層上にショットキー電極を形成する工程と、前記ショットキー電極と相対向する部分の前記シリコン基板及びショットキー電極前記窒化物系バッファ層をエッチングし、前記窒化物系半導体層の表面が露出される第２のトレンチを形成する工程と、前記第２のトレンチ中に露出した前記窒化物系半導体層の表面上にオーミック電極を形成する工程とを具備することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、高耐圧で、且つリーク電流が低減された窒化物系半導体装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１に係るショットキーバリアダイオードを示す断面図。
【図２】本発明の実施例１に係るショットキーバリアダイオードの製造工程を示す断面図。
【図３】本発明の実施例１に係るショットキーバリアダイオードの製造工程を示す断面図。
【図４】本発明の実施例１に係るショットキーバリアダイオードの製造工程を示す断面図。
【図５】本発明の実施例１に係るショットキーバリアダイオードの製造工程を示す断面図。
【図６】本発明の実施例２に係るショットキーバリアダイオードを示す断面図。
【図７】本発明の実施例３に係るショットキーバリアダイオードを示す断面図。
【図８】本発明の実施例４に係るショットキーバリアダイオードを示す断面図。
【発明を実施するための形態】
【００１０】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１１】
まず、本発明の実施例１に係るショットキーバリアダイオード及びその製造方法について、図面を参照して説明する。図１はショットキーバリアダイオードを示す断面図である。本実施例では、ＥＬＯＧ法を用いてワイドバンドギャップ半導体層の欠陥密度を低減している。
【００１２】
図１に示すように、ショットキーバリアダイオード（ＳＢＤ）８０は、基板にシリコン（Ｓｉ）を用い、ｎ型ワイドバンドギャップ半導体層であるｎ型ＧａＮ層４を活性領域に用いたショットキーバリアダイオードである。ＧａＮはバンドギャップが３．４ｅＶとシリコンのバンドギャップ（１．１ｅＶ）よりも３倍大きい。
【００１３】
ショットキーバリアダイオード（ＳＢＤ）８０では、シリコン基板１の第１主面（表面）上にｎ型ワイドバンドギャップバッファ層であるＡｌＧａＮ層２が設けられる。ＡｌＧａＮ層２は、ショットキーバリアダイオード８０の活性層としてのｎ型ワイドバンドギャップ半導体層であるｎ型ＧａＮ層４の転位などの欠陥密度を低減する役目をする。ここでは、バッファ層にはＡｌＧａＮ層２を用いているが、代わりにＡｌＮ層などを用いてもよい。
【００１４】
ＡｌＧａＮ層２の第１主面（表面）上には、絶縁膜３が設けられる。絶縁膜３には、シリコン酸化膜（ＳｉＯ２）を用いているが、代わりにシリコン窒化膜（ＳｉＮ膜）などを用いてもよい。ＡｌＧａＮ層２及び絶縁膜３の第１主面（表面）上には、ｎ型ＧａＮ層４が設けられる。絶縁膜３の第１主面（表面）上には、ｎ型ＧａＮ層４がエッチング除去されたトレンチ２１内部に埋め込み絶縁膜５が設けられる。埋め込み絶縁膜５には、シリコン酸化膜（ＳｉＯ２）を用いているが、代わりにＴＥＯＳ膜などを用いてもよい。
【００１５】
シリコン基板１及びＡｌＧａＮ層２には、厚み方向に貫通し、ｎ型ＧａＮ層４の第１主面と相対向する第２主面（裏面）の一部がエッチングされたトレンチ７が設けられる。トレンチ７は、バッファ層とＳｉ基板とのバンド不連続による高抵抗化を防ぐため、ｎ型ＧａＮ層４に直接主電極を形成するために設けられたものである。また、トレンチ７はショットキーバリアダイオード（ＳＢＤ）８０の放熱性を向上させる。
【００１６】
ｎ型ＧａＮ層４の第１主面（表面）上には、第１主電極としてのショットキー電極６が設けられる。ショットキー電極６には、Ｎｉ（ニッケル）／Ａｕ（金）を用いているが、代わりにＰｄ（パラジウム）／Ｎｉ（ニッケル）／Ａｕ（金）などを用いてもよい。第１主電極としてのショットキー電極６は、トレンチ７と相対向するｎ型ＧａＮ層４上に形成される。第２主電極としてのオーミック電極８は、トレンチ７中に露出されるｎ型ＧａＮ層４の表面上に設けられる。オーミック電極８には、Ｔｉ（チタン）／Ａｌ（アルミニウム）を用いているが、代わりにＴａ（タンタル）／Ｍｏ（モリブデン）／Ａｕ（金）などを用いてもよい。
【００１７】
ショットキー電極６及びｎ型ＧａＮ層４の第１主面（表面）上には、保護膜９が設けられる。オーミック電極８の表面上及びトレンチ７内側には、保護膜１０が設けられる。保護膜９及び保護膜１０は、ショットキーバリアダイオード（ＳＢＤ）８０の信頼性を保持するために設けられたものであり、例えばシリコン窒化膜（ＳｉＮ膜）などが用いられる。
【００１８】
ここで、トレンチ深さＤ１、ショットキー電極６とオーミック電極８の間の電極間距離Ｔ１の関係は、
D1＞＞T1・・・・・・・・・・・・・・・・・・・・式（１）
に設定される。例えば、電極間距離Ｔ１が１０μｍ、トレンチ深さＤ１が９０μｍに設定される。
【００１９】
次に、ショットキーバリアダイオードの製造方法について図２乃至図５を参照して説明する。図２乃至図５は、ショットキーバリアダイオードの製造工程を示す断面図である。
【００２０】
図２に示すように、まず、シリコン基板１の第１主面（表面）上にＭＯＣＶＤ（Metal  Organic  Chemical  Vapor  Deposition）法を用いてＡｌＧａＮ層２を形成する。具体的には、１０００℃以上の高温（例えば、１１００℃）で、原料としてＴＭＡ（トリメチルアルミニウム）、ＴＭＧ（トリメチルガリウム）、ＮＨ３（アンモニア）を用いてエピタキシャル成長する。ＡｌＧａＮ層２形成後、ＡｌＧａＮ層２の第１主面（表面）上に選択的に絶縁膜３を形成する。
【００２１】
次に、図３に示すように、ＡｌＧａＮ層２及び絶縁膜３の第１主面（表面）上にＥＬＯＧ（Epitaxial  Lateral  Over−Growth）法を用いてｎ型ＧａＮ層４を形成する。具体的には、１０００℃以上の高温（例えば、１１００℃）で、原料としてＴＭＧ（トリメチルガリウム）、ＮＨ３（アンモニア）を用い、ドーピング原料としてＳｉＨ４（シラン）を用いてエピタキシャル成長する。ＥＬＯＧ（Epitaxial  Lateral  Over−Growth）法では、絶縁膜３上のｎ型ＧａＮ層４（領域Ｂ）に貫通転位などの欠陥が曲げられ、絶縁膜３の中央部上に欠陥が集中する。一方、ＡｌＧａＮ層２上のｎ型ＧａＮ層４（領域Ａ）では、貫通転位などの欠陥が大幅に低減される。領域Ａの欠陥密度は、絶縁膜３が設けられないＭＯＣＶＤ法や選択エピタキシャル法などと比較して１／１００以下に低減することができる。例えば、欠陥密度を１×１０６／ｃｍ２以下にすることができる。
【００２２】
ここで、シリコン酸化膜（ＳｉＯ２）である絶縁膜３は、例えばＡｌＧａＮ層２の非極性面の法線（ａ軸）方向である＜１１２０＞にストライプ状に形成している。シリコン酸化膜（ＳｉＯ２）である絶縁膜３を、例えばＡｌＧａＮ層２の非極性面の法線（ｍ軸）方向である＜１１００＞にストライプ状に形成した場合、欠陥は絶縁膜３上（領域Ｂ）に発生するのではなく、絶縁膜３の間（領域Ａ）に発生する。
【００２３】
なお、ショットキーバリアダイオード（ＳＢＤ）８０の特性に大きな影響を与える貫通転位などのキラー欠陥は、例えば透過電子顕微鏡（ＴＥＭ）により観測できる。
【００２４】
続いて、図４に示すように、欠陥密度の高い領域Ｂを選択的にエッチングし、絶縁膜３の表面が露出するようにトレンチ２１を形成する。この結果、欠陥密度の低い高品質のｎ型ＧａＮ層４（領域Ａ）だけが残置される。
【００２５】
そして、図５に示すように、ｎ型ＧａＮ層４及び絶縁膜３の第１主面（表面）上にＣＶＤ（Chemical  Vapor  Deposition）法を用いて絶縁膜を堆積する。絶縁膜を堆積後、例えばＣＭＰ（Chemical  Mechanical  Polishing）法を用いてｎ型ＧａＮ層４の表面が露呈するまで絶縁膜を平坦研磨し、埋め込み絶縁膜５をトレンチ２１内部に埋設する。埋め込み絶縁膜５形成後、ｎ型ＧａＮ層４の第１主面（表面）上にショットキー電極６を形成する。
【００２６】
ショットキー電極６形成後、例えばＲＩＥ（Reactive  Ion  Etching）法を用いて、シリコン基板１、ＡｌＧａＮ層２、ｎ型ＧａＮ層４の一部を順次エッチングし、厚み方向に貫通するトレンチ７を形成する。トレンチ７形成後、トレンチ２１内部のｎ型ＧａＮ層４表面上にオーミック電極８を形成する。
【００２７】
このように、製造されたショットキーバリアダイオード８０では、動作時にショットキー電極６側から流れる電子が貫通転位などの欠陥が大幅に低減されたｎ型ＧａＮ層４（領域Ａ）を介してオーッミック電極８側に流れる。
【００２８】
上述したように、本実施例のショットキーバリアダイオード及びその製造方法では、厚み方向に貫通するトレンチ７を有するシリコン基板１と、シリコン基板１上に設けられ、シリコン基板１よりもバンドギャップが大きなＡｌＧａＮ層２と、ＡｌＧａＮ層２上に設けられる絶縁膜３と、ＡｌＧａＮ層２及びトレンチ７上に設けられ、シリコン基板１よりもバンドギャップが大きなｎ型ＧａＮ層４と、絶縁膜３上に設けられ、側面がｎ型ＧａＮ層４と接する埋め込み絶縁膜５と、トレンチ７と相対向するｎ型ＧａＮ層４上に設けられるショットキー電極６と、トレンチ７中に露出されるｎ型ＧａＮ層４の表面上に設けられるオーミック電極８とが設けられる。ｎ型ＧａＮ層４はＥＬＯＧ法で形成される。絶縁膜３上に形成される高欠陥密度のｎ型ＧａＮ層４はエッチング除去される。
【００２９】
このため、ショットキーバリアダイオード８０の活性層としてのｎ型ＧａＮ層４には、高密度欠陥領域がなく、低密度欠陥領域のみ残置される。したがって、欠陥に起因するショットキーバリアダイオード８０の耐圧低下や逆方向リーク電流の増大がなく、ショットキーバリアダイオード８０の耐圧を向上でき、かつ逆方向リーク電流を大幅に低減できる。
【００３０】
なお、本実施例では、シリコン基板１を用いているが、代わりにサファイア基板、４ＨＳｉＣ基板、或いは６ＨＳｉＣ基板などを用いてもよい。また、ｎ型ＧａＮ層４の第１主面（表面）にショットキー電極６を形成し、トレンチ７中に露出される表面上にオーミック電極８を形成しているが、代わりにトレンチ７中に露出される表面上にショットキー電極６を形成してもよい。また、ｎ型ＧａＮ層４が比較的低濃度（例えば、１×１０１６／ｃｍ３程度以下）の場合、オーミック電極８の良好なオーミックをとるために、ｎ型ＧａＮ層４とオーミック電極８の間にｎ＋型ＧａＮ層を設けるのが好ましい。また、ショットキー電極６を形成後にオーッミック電極８を形成しているが、オーッミック電極８を形成後にショットキー電極６を形成してもよい。
【実施例２】
【００３１】
次に、本発明の実施例２に係るショットキーバリアダイオード及びその製造方法について、図面を参照して説明する。図６はショットキーバリアダイオードを示す断面図である。本実施例では、バッファ層とワイドバンドギャップ層を連続的にエピタキシャル成長し、エピ工程を削減している。
【００３２】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００３３】
図６に示すように、ショットキーバリアダイオード（ＳＢＤ）８１は、サファイア基板５０を用い、ｎ型ワイドバンドギャップ半導体層であるｎ型ＧａＮ層４ａを活性領域に用いたショットキーバリアダイオードである。
【００３４】
ショットキーバリアダイオード（ＳＢＤ）８１では、サファイア基板５０の第１主面（表面）上にｎ型ワイドバンドギャップバッファ層であるＡｌＧａＮ層２ａが設けられる。ＡｌＧａＮ層２ａは、ショットキーバリアダイオード８１の活性層としてのｎ型ワイドバンドギャップ半導体層であるｎ型ＧａＮ層４ａの転位などの欠陥密度を低減する役目をする。
【００３５】
サファイア基板５０の第１主面（表面）上には、絶縁膜３ａが設けられる。絶縁膜３ａには、シリコン酸化膜（ＳｉＯ２）を用いているが、代わりにポーラスなシリコン窒化膜（ＳｉＮ膜）などを用いてもよい。シリコン酸化膜（ＳｉＯ２）である絶縁膜３ａは、サファイア基板５０の非極性面の法線（ａ軸）方向である＜１１２０＞にストライプ状に形成している（実施例１と同様）。サファイア基板５０及び絶縁膜３ａの第１主面（表面）上には、ＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａが積層形成される。絶縁膜３の第１主面（表面）上には、ＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａがエッチング除去されたトレンチ２１ａ内部に埋め込み絶縁膜５が設けられる。
【００３６】
次に、ショットキーバリアダイオード（ＳＢＤ）８１の製造方法について説明する。ショットキーバリアダイオード（ＳＢＤ）８１では、ＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａがサファイア基板５０及び絶縁膜３ａの第１主面（表面）上にＥＬＯＧ（Epitaxial  Lateral  Over−Growth）法を用いて連続的にエピ成長される。その他の工程は実施例１と同様なので説明を省略する。
【００３７】
上述したように、本実施例のショットキーバリアダイオード及びその製造方法では、厚み方向に貫通するトレンチ７を有するサファイア基板５０と、サファイア基板５０上に設けられる絶縁膜３ａと、サファイア基板５０上に設けられ、シリコンよりもバンドギャップが大きなＡｌＧａＮ層２ａと、ＡｌＧａＮ層２ａ上に設けられ、シリコンよりもバンドギャップが大きなｎ型ＧａＮ層４ａと、絶縁膜３ａ上に設けられ、側面がＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａと接する埋め込み絶縁膜５と、トレンチ７と相対向するｎ型ＧａＮ層４ａ上に設けられるショットキー電極６と、トレンチ７中に露出されるｎ型ＧａＮ層４ａの表面上に設けられるオーミック電極８とが設けられる。ＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａはＥＬＯＧ法で積層形成される。絶縁膜３ａ上に形成される高欠陥密度のＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａはエッチング除去される。
【００３８】
このため、ショットキーバリアダイオード８１の活性層としてのｎ型ＧａＮ層４ａには、高密度欠陥領域がなく、低欠陥密度領域のみ残置される。したがって、欠陥に起因するショットキーバリアダイオード８１の耐圧低下や逆方向リーク電流の増大がなく、ショットキーバリアダイオード８１の耐圧を向上でき、かつ逆方向リーク電流を大幅に低減できる。また、エピタキシャル成長工程を実施例１よりも低減し、１回のみとすることができるのでショットキーバリアダイオード８１の製造工程を短縮化できる。
【００３９】
なお、本実施例では、サファイア基板５０を用いているが、代わりに４ＨＳｉＣ基板や６ＨＳｉＣ基板などを用いてもよい。
【実施例３】
【００４０】
次に、本発明の実施例３に係るショットキーバリアダイオードについて、図面を参照して説明する。図７はショットキーバリアダイオードを示す断面図である。本実施例では、ショットキー電極の両端部直下のワイドバンドギャップ層表面にＰ型ガードリング層を設けている。
【００４１】
以下、実施例２と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４２】
図７に示すように、ショットキーバリアダイオード（ＳＢＤ）８２は、サファイア基板５０を用い、ｎ型ワイドバンドギャップ半導体層であるｎ型ＧａＮ層４ａを活性領域に用い、Ｐ型ガードリング層としてのＰ型ＧａＮ層３２が設けられたショットキーバリアダイオードである。ショットキーバリアダイオード（ＳＢＤ）８２は、トレンチ７を絶縁膜３ａ及び埋め込み絶縁膜５の端部と接するように形成している。
【００４３】
ショットキーバリアダイオード（ＳＢＤ）８２では、Ｐ型ＧａＮ層３２を設けることにより、ショットキーバリアダイオード（ＳＢＤ）８２のショットキー電極６のエッジ部分にかかる電界を実施例１よりも緩和することができる。
【００４４】
ここで、Ｐ型ＧａＮ層３２は、例えばＭｇ（マグネシウム）をｎ型ＧａＮ層４ａ表面にイオン注入し、高温熱処理することによりイオン注入されたＭｇ（マグネシウム）を活性化することにより形成される。
【００４５】
上述したように、本実施例のショットキーバリアダイオードでは、厚み方向に貫通するトレンチ７を有するサファイア基板５０と、サファイア基板５０上に設けられる絶縁膜３ａと、サファイア基板５０上に設けられ、シリコンよりもバンドギャップが大きなＡｌＧａＮ層２ａと、ＡｌＧａＮ層２ａ上に設けられ、シリコンよりもバンドギャップが大きなｎ型ＧａＮ層４ａと、絶縁膜３ａ上に設けられ、側面がＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａと接する埋め込み絶縁膜５と、トレンチ７と相対向するｎ型ＧａＮ層４ａ上に設けられるショットキー電極６と、ショットキー電極６の端部直下のｎ型ＧａＮ層４ａに設けられたｐ型ＧａＮ層３２と、トレンチ７中に露出されるｎ型ＧａＮ層４ａの表面上に設けられるオーミック電極８とが設けられる。ＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａはＥＬＯＧ法で積層形成される。絶縁膜３ａ上に形成される高欠陥密度のＡｌＧａＮ層２ａ及びｎ型ＧａＮ層４ａはエッチング除去される。
【００４６】
このため、ショットキーバリアダイオード８２の活性層としてのｎ型ＧａＮ層４ａには、高密度欠陥領域がなく、低欠陥密度領域のみ残置される。また、ｐ型ＧａＮ層３２が設けられたことにより、ショットキーバリアダイオード８２の電界が緩和される。したがって、実施例１よりもショットキーバリアダイオード８２の耐圧を向上でき、かつ逆方向リーク電流を大幅に低減できる。
【実施例４】
【００４７】
次に、本発明の実施例４に係るショットキーバリアダイオードについて、図面を参照して説明する。図８はショットキーバリアダイオードを示す断面図である。本実施例では、第１のワイドバンドギャップ層上に第２のワイドバンドギャップ層を設けている。
【００４８】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４９】
図８に示すように、ショットキーバリアダイオード（ＳＢＤ）８３は、基板にシリコンを用い、ｎ型ワイドバンドギャップ半導体層であるｎ型ＧａＮ層４及びｎ型ＡｌＧａＮ層４１を活性領域に用いたショットキーバリアダイオードである。ｎ型ＡｌＧａＮ層４１は、バンドギャップが約５ｅＶ（ただし、Ａｌの組成比によりバンドギャップは変化）であり、ＧａＮ層（バンドギャップが３．４ｅＶ）よりも大きい。
【００５０】
ショットキーバリアダイオード（ＳＢＤ）８３では、ＡｌＧａＮ層２の第１主面（表面）上には、ｎ型ＧａＮ層４及びｎ型ＡｌＧａＮ層４１が設けられる。絶縁膜３の第１主面（表面）上に設けられたｎ型ＧａＮ層４及びｎ型ＡｌＧａＮ層４１がエッチング除去されたトレンチ２１内部には、埋め込み絶縁膜５が設けられる。埋め込み絶縁膜５の側面は、ｎ型ＧａＮ層４及びｎ型ＡｌＧａＮ層４１と接する。
【００５１】
上述したように、本実施例のショットキーバリアダイオードでは、厚み方向に貫通するトレンチ７を有するシリコン基板１と、シリコン基板１上に設けられ、シリコン基板１よりもバンドギャップが大きなＡｌＧａＮ層２と、ＡｌＧａＮ層２上に設けられる絶縁膜３と、ＡｌＧａＮ層２及びトレンチ７上に設けられ、シリコン基板１よりもバンドギャップが大きなｎ型ＧａＮ層４と、ｎ型ＧａＮ層４上に設けられ、ｎ型ＧａＮ層４よりもバンドギャップが大きなｎ型ＡｌＧａＮ層４１と、絶縁膜３上に設けられ、側面がｎ型ＧａＮ層４及びｎ型ＡｌＧａＮ層４１と接する埋め込み絶縁膜５と、トレンチ７と相対向するｎ型ＡｌＧａＮ層４１上に設けられるショットキー電極６と、トレンチ７中に露出されるｎ型ＧａＮ層４の表面上に設けられるオーミック電極８とが設けられる。ｎ型ＧａＮ層４及びｎ型ＡｌＧａＮ層４１はＥＬＯＧ法で積層形成される。絶縁膜３上に形成される高欠陥密度のｎ型ＧａＮ層４及びｎ型ＡｌＧａＮ層４１はエッチング除去される。
【００５２】
このため、ショットキーバリアダイオード８３の活性層としてのｎ型ＧａＮ層４及びｎ型ＡｌＧａＮ層４１には、高密度欠陥領域がなく、低欠陥密度領域のみ残置される。したがって、ショットキーバリアダイオード８３の耐圧を向上でき、実施例１よりも逆方向リーク電流を低減できる。
【００５３】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００５４】
実施例では、ＧａＮ層からなるショットキーバリアダイオードに適用しているが、ＥＬＯＧ法が適用可能なＡｌＮ層、ＡｌＧａＮ層、或いはＧａＩｎＮ層からなるショットキーバリアダイオードに適用してもよい。また、バッファ層にＡｌＧａＮ層を設けているが、ＡｌＮ層やＡｌＮ/ＧａＮの超格子バッファ層を用いてもよい。
【００５５】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  厚み方向に貫通するトレンチを有するシリコン基板と、前記シリコン基板上に設けられ、前記シリコン基板よりもバンドギャップが大きな窒化物系バッファ層と、前記窒化物系バッファ層上に設けられる絶縁膜と、前記窒化物系バッファ層及び前記トレンチ上に設けられ、前記半導体基板よりもバンドギャップが大きな第１の窒化物系半導体層と、前記絶縁膜上に設けられ、側面が前記第１の窒化物系半導体層と接する埋め込み絶縁膜と、前記トレンチと相対向する前記第１の窒化物系半導体層上に設けられるショットキー電極と、前記トレンチ中に露出される前記第１の窒化物系半導体層の表面上に設けられるオーミック電極とを具備するショットキーバリアダイオード。
【００５６】
（付記２）  前記ショットキー電極の端部直下の前記第１の窒化物系半導体層表面には、前記第１の窒化物系半導体層とは導電型の異なる窒化物系ガードリング層が設けられる付記１に記載のショットキーバリアダイオード。
【００５７】
（付記３）  前記ショットキー電極と前記第１の窒化物系半導体層の間には、前記第１の窒化物系半導体層よりもバンドギャップの大きく、前記第１の窒化物系半導体層と同じ導電型の第２の窒化物系半導体層が設けられる付記１に記載のショットキーバリアダイオード。
【００５８】
（付記４）  前記第１の窒化物系半導体層は、ｎ型ＧａＮ層、ｎ型ＡｌＮ層、ｎ型ＡｌＧａＮ層、或いはｎ型ＧａＩｎＮ層である付記１又は２に記載のショットキーバリアダイオード。
【００５９】
（付記５）  前記ショットキー電極は、Ｎｉ（ニッケル）／Ａｕ（金）、或いはＰｄ（パラジウム）／Ｎｉ（ニッケル）／Ａｕ（金）である付記１乃至４のいずれかに記載のショットキーバリアダイオード。
【００６０】
（付記６）  前記オーミック電極は、Ｔｉ（チタン）／Ａｌ（アルミニウム）、或いはＴａ（タンタル）／Ｍｏ（モリブデン）／Ａｕ（金）である付記１乃至５のいずれかに記載のショットキーバリアダイオード。
【００６１】
（付記７）  半導体基板上に第１の絶縁膜を形成する工程と、半導体基板及び前記第１の絶縁膜上に、ＥＬＯＧ法により窒化物系バッファ層及び窒化物系半導体層を積層形成する工程と、前記第１の絶縁膜上の前記窒化物系半導体層及び前記窒化物系バッファ層をエッチングして第１のトレンチを形成する工程と、前記窒化物系半導体層及び前記第１の絶縁膜に第２の絶縁膜を堆積し、前記窒化物系半導体層の表面が露出するまで前記第２の絶縁膜を研磨して前記第１のトレンチ内部に埋め込み絶縁膜を形成する工程と、前記窒化物系半導体層上にショットキー電極を形成する工程と、前記ショットキー電極と相対向する部分の前記シリコン基板及びショットキー電極前記窒化物系バッファ層をエッチングし、前記窒化物系半導体層の表面が露出される第２のトレンチを形成する工程と、前記第２のトレンチ中に露出した前記窒化物系半導体層の表面上にオーミック電極を形成する工程とを具備するショットキーバリアダイオードの製造方法。
【符号の説明】
【００６２】
1  シリコン基板
２、２ａ、４１  ｎ型ＡｌＧａＮ層
３、３ａ  絶縁膜
４、４ａ  ｎ型ＧａＮ層
５  埋め込み絶縁膜
６  ショットキー電極
７、２１、２１ａ  トレンチ
８  オーミック電極
９、１０  保護膜
３２  ｐ型ＧａＮ層
５０  サファイア基板
８０〜８３  ショットキーバリアダイオード（ＳＢＤ）
Ｄ１  トレンチ深さ
Ｔ１  電極間距離
【図１】
0005580012.tif 000002
【図２】
0005580012.tif 000003
【図３】
0005580012.tif 000004
【図４】
0005580012.tif 000005
【図５】
0005580012.tif 000006
【図６】
0005580012.tif 000007
【図７】
0005580012.tif 000008
【図８】
0005580012.tif 000009