(57)【要約】それぞれが互いに等しいゲート長を持つ複数の単位トランジスタがゲート長方向に配置されて単位トランジスタ群が構成され、単位トランジスタ群に含まれる少なくとも１つの単位トランジスタがゲートバイアス回路用の単位トランジスタ（１０２）としてバイアス回路の一部として使用され、それ以外のすべてまたは一部の単位トランジスタが並列接続されて増幅器（１０１）として使用される。
2008023487.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが互いに等しいゲート長を持つ複数の単位トランジスタをゲート長方向に配置して単位トランジスタ群を構成し、該単位トランジスタ群に含まれる少なくとも１つの単位トランジスタをゲートバイアス回路用モニタ単位トランジスタとしてバイアス回路の一部として使用し、それ以外のすべてまたは一部の単位トランジスタを並列接続して増幅器として使用するゲートバイアス回路。
【請求項２】
請求項１に記載のゲートバイアス回路において、
前記モニタ単位トランジスタは、前記単位トランジスタ群の両端以外に位置することを特徴とするゲートバイアス回路。
【請求項３】
請求項２に記載のゲートバイアス回路において、
前記モニタ単位トランジスタは、前記単位トランジスタ群の中央に位置することを特徴とするゲートバイアス回路。
【請求項４】
請求項１乃至４のいずれか１項に記載のゲートバイアス回路において、
前記モニタ単位トランジスタは、前記増幅器を構成する単位トランジスタ群の特性変動に追随するトランジスタであることを特徴とするゲートバイアス回路。
【請求項５】
請求項１乃至４のいずれか１項に記載のゲートバイアス回路において、
前記増幅器は、ソースが接地され、ドレインが電源に接続され、前記モニタ単位トランジスタは、ソースが接地され、ゲートとドレインとが接続され、該ドレインが電源に接続され、該ゲートが抵抗またはインダクタを介して前記増幅器のゲートに接続され、前記モニタ単位トランジスタに流れる電流と前記増幅器に流れる電流との電流比が、前記モニタ単位トランジスタのゲート幅と前記増幅器のゲート幅とのゲート幅比に比例することを特徴とするゲートバイアス回路。
【請求項６】
請求項５に記載のゲートバイアス回路において、
前記モニタ単位トランジスタは、ドレインと電源とが第１の抵抗を介して接続され、前記第１の抵抗の抵抗値を調整して該モニタ単位トランジスタに流れる電流を調整することを特徴とするゲートバイアス回路。
【請求項７】
請求項１乃至４のいずれか１項に記載のゲートバイアス回路において、
前記増幅器は、ソースが接地され、ドレインが電源に接続され、ゲートが抵抗を介して接地され、前記モニタ単位トランジスタは、ソースが接地され、ドレインが電源に接続され、ゲートが抵抗を介して接地され、前記モニタ単位トランジスタのゲートにソースが、及び前記モニタ単位トランジスタのドレインにゲートがそれぞれ接続された第１のトランジスタと、前記増幅器のゲートにソースが接続された第２のトランジスタとを有し、前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとが接続されており、前記モニタ単位トランジスタのゲート電位が、前記第１のトランジスタ及び前記第２のトランジスタを介して前記増幅器と連動し、前記モニタ単位トランジスタに流れる電流と増幅器に流れる電流との電流比が、前記モニタ単位トランジスタのゲート幅と前記増幅器のゲート幅とのゲート幅比に比例することを特徴とするゲートバイアス回路。
【請求項８】
請求項７に記載のゲートバイアス回路において、
前記モニタ単位トランジスタは、ドレインが第２の抵抗を介して電源に接続され、前記第２の抵抗の抵抗値を調整して該モニタ単位トランジスタに流れる電流を調整することを特徴とするゲートバイアス回路。
【請求項９】
請求項１乃至４のいずれか１項に記載のゲートバイアス回路において、
前記増幅器は、ソースが接地され、ドレインが電源に接続され、ゲートがダイオードを介して接地され、前記モニタ単位トランジスタは、ソースが接地され、ドレインが電源に接続され、ゲートがダイオードを介して接地され、前記モニタ単位トランジスタのゲートにソースが、及び前記モニタ単位トランジスタのドレインにゲートがそれぞれ接続された第３のトランジスタと、前記増幅器のゲートにソースが接続された第４のトランジスタとを有し、前記第３のトランジスタのゲートと前記第４のトランジスタのゲートとが接続されており、前記モニタ単位トランジスタのゲート電位が、前記第３のトランジスタ及び前記第４のトランジスタを介して前記増幅器と連動し、前記モニタ単位トランジスタに流れる電流と増幅器に流れる電流との電流比が、前記モニタ単位トランジスタのゲート幅と前記増幅器のゲート幅とのゲート幅比に比例することを特徴とするゲートバイアス回路。
【請求項１０】
請求項９に記載のゲートバイアス回路において、
前記モニタ単位トランジスタは、ドレインが第３の抵抗を介して電源に接続され、前記第３の抵抗の抵抗値を調整して該モニタ単位トランジスタに流れる電流を調整することを特徴とするゲートバイアス回路。
【請求項１１】
請求項７に記載のバイアス回路において、
ゲートとドレインとが接続され、ソースが前記モニタ単位トランジスタのドレインに接続された第５のトランジスタと、ソースが前記第２のトランジスタのドレインに接続された第６のトランジスタとを有し、前記第５のトランジスタのドレインと前記第６のトランジスタのゲートとが接続されていることを特徴とするゲートバイアス回路。
【請求項１２】
請求項１１に記載のバイアス回路において、
前記第５のトランジスタは、ゲート及びドレインが第４の抵抗を介して電源に接続され、前記第４の抵抗の抵抗値を調整して該モニタ単位トランジスタに流れる電流を調整することを特徴とするゲートバイアス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタを有するゲートバイアス回路に関し、特にトランジスタの閾値電圧のずれによって生じる電流のばらつきを補償するゲートバイアス回路に関する。
【背景技術】
【０００２】
近年急速に普及してきている無線端末などの通信端末には、増幅器を有する電子回路が内蔵されている。その電子回路に用いられる増幅器として化合物ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）が使用される場合、特にパワーアンプなどは高出力時の特性を向上させるために抵抗分割ではなく、増幅器本体のマルチフィンガーＦＥＴと同一チップ上で構成された、サイズの異なるＦＥＴで構成されたゲートバイアス回路が使用される。【０００３】
ゲートバイアス回路としてカレントミラー回路を応用した構成を用いる場合、パワーアンプ本体に用いるトランジスタと、ゲートバイアス回路に用いるトランジスタとは同等の特性を持っている必要がある。しかし、化合物ＦＥＴにおいては、同一チップ上においても閾値電圧がばらついている場合がある。そのため、増幅器に流れる電流の値が、設計値からずれてしまうという問題点がある。しかも、その閾値電圧のばらつき方が一様ではないため、チップ間で増幅器に流れる電流の値がばらついてしまうという問題点がある。【０００４】
そこで、ばらつきをなくすために、電流トランジスタを規則正しく配置することにより、定電流発生回路を構成する方法が考えられている（例えば、特許国際公開第１９９９／０６７８８４号パンフレット参照）。【０００５】
また、同一のゲート長及び同一のゲート幅を有する複数のトランジスタを用いることにより、トランジスタ間の特性のばらつきを抑える方法が考えられている（例えば、特許公開１９９６−１１６２２２号公報参照）。【０００６】
また、複数のＦＥＴの順序を規定し、それらを並列に配置し、差動アンプのトランジスタに用いる対トランジスタの特性を等しくする方法が考えられている（例えば、特許公開１９９２−０７３９６１号公報及び特許第１９９６−００８２６４号公報参照）。【０００７】
しかしながら、特許国際公開第１９９９／０６７８８４号パンフレットに記載された方法においては、規則正しくＳＯＧ状に並べたトランジスタの外回りは、ローディング効果等により、ばらつきが大きくなってしまうという問題点がある。【０００８】
また、特許公開１９９６−１１６２２２号公報に記載された方法においては、当該トランジスタの配置、レイアウトについては言及されていない。また、トランジスタの数が単数である場合についても、言及されていない。【０００９】
さらに、特許公開１９９２−０７３９６１号公報及び特許第１９９６−００８２６４号公報に記載された方法においては、本発明を構成する上で不要である、対となるトランジスタのサイズを同一とするための構成も必要条件となってしまうという問題点がある。
【発明の開示】
【００１０】
本発明は、上述した課題を解決するため、増幅器に安定した電流を供給することができるゲートバイアス回路を提供することを目的とする。
【００１１】
上記目的を達成するために本発明は、
それぞれが互いに等しいゲート長を持つ複数の単位トランジスタをゲート長方向に配置して単位トランジスタ群を構成し、該単位トランジスタ群に含まれる少なくとも１つの単位トランジスタをゲートバイアス回路用モニタ単位トランジスタとしてバイアス回路の一部として使用し、それ以外のすべてまたは一部の単位トランジスタを並列接続して増幅器として使用する。
【００１２】
また、前記モニタ単位トランジスタは、前記単位トランジスタ群の両端以外に位置することを特徴とする。
【００１３】
また、前記モニタ単位トランジスタは、前記単位トランジスタ群の中央に位置することを特徴とする。
【００１４】
また、前記モニタ単位トランジスタは、前記増幅器を構成する単位トランジスタ群の特性変動に追随するトランジスタであることを特徴とする。
【００１５】
また、前記増幅器は、ソースが接地され、ドレインが電源に接続され、前記モニタ単位トランジスタは、ソースが接地され、ゲートとドレインとが接続され、該ドレインが電源に接続され、該ゲートが抵抗またはインダクタを介して前記増幅器のゲートに接続され、前記モニタ単位トランジスタに流れる電流と前記増幅器に流れる電流との電流比が、前記モニタ単位トランジスタのゲート幅と前記増幅器のゲート幅とのゲート幅比に比例することを特徴とする。
【００１６】
また、前記モニタ単位トランジスタは、ドレインと電源とが第１の抵抗を介して接続され、前記第１の抵抗の抵抗値を調整して該モニタ単位トランジスタに流れる電流を調整することを特徴とする。
【００１７】
また、前記増幅器は、ソースが接地され、ドレインが電源に接続され、ゲートが抵抗を介して接地され、前記モニタ単位トランジスタは、ソースが接地され、ドレインが電源に接続され、ゲートが抵抗を介して接地され、前記モニタ単位トランジスタのゲートにソースが、及び前記モニタ単位トランジスタのドレインにゲートがそれぞれ接続された第１のトランジスタと、前記増幅器のゲートにソースが接続された第２のトランジスタとを有し、前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとが接続されており、前記モニタ単位トランジスタのゲート電位が、前記第１のトランジスタ及び前記第２のトランジスタを介して前記増幅器と連動し、前記モニタ単位トランジスタに流れる電流と増幅器に流れる電流との電流比が、前記モニタ単位トランジスタのゲート幅と前記増幅器のゲート幅とのゲート幅比に比例することを特徴とする。
【００１８】
また、前記モニタ単位トランジスタは、ドレインが第２の抵抗を介して電源に接続され、前記第２の抵抗の抵抗値を調整して該モニタ単位トランジスタに流れる電流を調整することを特徴とする。
【００１９】
また、前記増幅器は、ソースが接地され、ドレインが電源に接続され、ゲートがダイオードを介して接地され、前記モニタ単位トランジスタは、ソースが接地され、ドレインが電源に接続され、ゲートがダイオードを介して接地され、前記モニタ単位トランジスタのゲートにソースが、及び前記モニタ単位トランジスタのドレインにゲートがそれぞれ接続された第３のトランジスタと、前記増幅器のゲートにソースが接続された第４のトランジスタとを有し、前記第３のトランジスタのゲートと前記第４のトランジスタのゲートとが接続されており、前記モニタ単位トランジスタのゲート電位が、前記第３のトランジスタ及び前記第４のトランジスタを介して前記増幅器と連動し、前記モニタ単位トランジスタに流れる電流と増幅器に流れる電流との電流比が、前記モニタ単位トランジスタのゲート幅と前記増幅器のゲート幅とのゲート幅比に比例することを特徴とする。
【００２０】
また、前記モニタ単位トランジスタは、ドレインが第３の抵抗を介して電源に接続され、前記第３の抵抗の抵抗値を調整して該モニタ単位トランジスタに流れる電流を調整することを特徴とする。
【００２１】
また、ゲートとドレインとが接続され、ソースが前記モニタ単位トランジスタのドレインに接続された第５のトランジスタと、ソースが前記第２のトランジスタのドレインに接続された第６のトランジスタとを有し、前記第５のトランジスタのドレインと前記第６のトランジスタのゲートとが接続されていることを特徴とする。
【００２２】
また、前記第５のトランジスタは、ゲート及びドレインが第４の抵抗を介して電源に接続され、前記第４の抵抗の抵抗値を調整して該モニタ単位トランジスタに流れる電流を調整することを特徴とする。
【００２３】
上記のように構成された本発明においては、それぞれが互いに等しいゲート長を持つ複数の単位トランジスタがゲート長方向に配置されて単位トランジスタ群が構成され、単位トランジスタ群に含まれる少なくとも１つの単位トランジスタがゲートバイアス回路用モニタ単位トランジスタとしてバイアス回路の一部として使用され、それ以外のすべてまたは一部の単位トランジスタが並列接続されて増幅器として使用される。
【００２４】
これにより、ゲートバイアス回路用単位トランジスタとして使用される単位トランジスタを増幅器本体の特性をモニタするトランジスタとして利用、つまりゲートバイアス回路内においては増幅器本体の電流と強い相関関係にあるトランジスタとして使用することで、同一チップ内に生じる閾値電圧のばらつきに対して安定した電流を供給することができる。
【００２５】
以上説明したように本発明においては、それぞれが互いに等しいゲート長を持つ複数の単位トランジスタをゲート長方向に配置して単位トランジスタ群を構成し、単位トランジスタ群に含まれる少なくとも１つの単位トランジスタをゲートバイアス回路用モニタ単位トランジスタとしてバイアス回路の一部として使用し、それ以外のすべてまたは一部の単位トランジスタを並列接続して増幅器として使用する構成としたため、増幅器に安定した電流を供給することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明のゲートバイアス回路の第１の実施の形態を示す図である。
【図２】本発明のゲートバイアス回路の第２の実施の形態を示す図である。
【図３】本発明のゲートバイパス回路の第３の実施の形態を示す図である。
【図４】本発明のゲートバイパス回路の第４の実施の形態を示す図である。
【図５】本発明のゲートバイパス回路の第５の実施の形態を示す図である。
【図６】本発明のゲートバイパス回路の第６の実施の形態を示す図である。
【図７】本発明のゲートバイパス回路の第７の実施の形態を示す図である。
【図８】本発明のゲートバイパス回路の第８の実施の形態を示す図である。
【図９】本発明のゲートバイパス回路の第９の実施の形態を示す図である。
【図１０】本発明のゲートバイパス回路の第１０の実施の形態を示す図である。
【図１１】第１０の実施の形態において増幅器本体が閾値電圧のずれを起こした場合のＶｒｅｆ−Ｉｃｃ特性のシミュレーション結果を示す図である。
【図１２】第１０の実施の形態において増幅器７０１の閾値電圧のずれと単位トランジスタ７０２の閾値電圧のずれとが同じ値である場合のＶｒｅｆ−Ｉｃｃ特性のシミュレーション結果を示す図である。
【発明を実施するための最良の形態】
【００２７】
以下に、本発明の実施の形態について図面を参照して説明する。
（第１の実施の形態）
図１は、本発明のゲートバイアス回路の第１の実施の形態を示す図である。【００２８】
本形態は図１に示すように、増幅器１０１と、単位トランジスタ１０２とから構成されている。単位トランジスタ１０２は、それぞれが互いに等しいゲート長を持つ複数の単位トランジスタがゲート長方向に配置されて構成された単位トランジスタ群に含まれる少なくとも１つの単位トランジスタであるゲートバイアス回路用のモニタ単位トランジスタである。増幅器１０１は、上述の単位トランジスタ群に含まれる単位トランジスタ１０２以外の単位トランジスタが並列接続されたものである。このとき、単位トランジスタ１０２以外のすべての単位トランジスタが並列接続されているものであっても良い。また、単位トランジスタ１０２以外の一部の単位トランジスタが並列接続されているものであっても良い。【００２９】
同一チップ内におけるトランジスタの閾値電圧のずれが増幅器の電流に及ぼすばらつきを改善するために、単位トランジスタ１０２を増幅器１０１の両端以外の位置に配置する。通常、ゲート長方向に並んだ単位トランジスタから構成された単位トランジスタ群において、両端のトランジスタはそれ以外のトランジスタと比較して閾値等、特性がずれる傾向がある。そこで単位トランジスタ群の両端以外のトランジスタをモニタトランジスタ１０２に使用することで、増幅器１０１本体の閾値電圧ずれ等の特性変動が単位トランジスタ１０２に反映されることとなる。これにより、単位トランジスタ１０２は増幅器１０１の特性変動をモニタする役割を持つことができる。この単位トランジスタ１０２を用いてゲートバイアス回路を構成することで、閾値電圧のばらつきによって生じる増幅器１０１に流れる電流のばらつきを補正することができる。
（第２の実施の形態）
図２は、本発明のゲートバイアス回路の第２の実施の形態を示す図である。【００３０】
本形態は図２に示すように、増幅器２０１と、単位トランジスタ２０２とから構成されている。単位トランジスタ２０２は、それぞれが互いに等しいゲート長を持つ複数の単位トランジスタがゲート長方向に配置されて構成された単位トランジスタ群に含まれる少なくとも１つの単位トランジスタであるモニタ単位トランジスタである。増幅器２０１は、上述の単位トランジスタ群に含まれる単位トランジスタ２０２以外の単位トランジスタが並列接続されたものである。また、単位トランジスタ２０２は、単位トランジスタ群の中央近傍に配置されており、ゲートバイアス回路用トランジスタとして使用される。【００３１】
現在のＦＥＴプロセスでは、チップ上の１ｍｍ□ほどの狭い領域において作製された複数のトランジスタであっても特性が異なる場合があり、特に閾値電圧が異なる場合が多い。この理由については、ＦＥＴのゲートの目減りや、ＨＪＦＥＴ（Ｈｅｔｅｒｏ  Ｊｕｎｃｔｉｏｎ  ＦＥＴ：ヘテロ接合ＦＥＴ）を作製する過程において、バリア層（スペーサー）の厚さがチップ内において不均一であるなどの要因が挙げられる。【００３２】
同一チップ内におけるトランジスタの閾値電圧のずれが増幅器に流れる電流に及ぼすばらつきを改善するために、単位トランジスタ２０２を増幅器２０１の中央近傍に配置する。これにより、レイアウトやプロセス等に起因する増幅器２０１本体の特性変動が単位トランジスタ２０２に反映されることとなる。これにより、単位トランジスタ２０２は増幅器２０１の特性変動をモニタする役割を持つことができる。この単位トランジスタ２０２を用いてゲートバイアス回路を構成することで、閾値電圧のばらつきによって生じる増幅器２０１に流れる電流のばらつきを補正することができる。
（第３の実施の形態）
図３は、本発明のゲートバイパス回路の第３の実施の形態を示す図である。【００３３】
本形態は図３に示すように、増幅器３０１と、単位トランジスタ３０２と、抵抗またはインダクタ３０３と、端子３０４とから構成されている。増幅器３０１は、第１の実施の形態にて説明した増幅器１０１、または第２の実施の形態にて説明した増幅器２０１に相当するものである。また、単位トランジスタ３０２は、第１の実施の形態にて説明した単位トランジスタ１０２、または第２の実施の形態にて説明した単位トランジスタ２０２に相当するモニタ単位トランジスタである。また、増幅器３０１のソース及びゲートバイアス回路に使用される単位トランジスタ３０２のソースは、それぞれ接地されている。また、単位トランジスタ３０２のゲートとドレインとが接続されている。また、その接地点である端子３０４は、抵抗またはインダクタ３０３を介して、増幅器３０１のゲートに接続されている。これにより、増幅器３０１のゲートの電位と単位トランジスタ３０２のゲートの電位とは共通となる。なお、抵抗またはインダクタ３０３は、増幅器３０１のゲートに流れ込む高周波が単位トランジスタ３０２へ漏れないように、高インピーダンスにする役割を持つ。【００３４】
本形態において、増幅器３０１の特性と単位トランジスタ３０２の特性とが同じである場合、ゲート電圧が共通の場合には増幅器３０１及び単位トランジスタ３０２に流れる電流は単純にゲート幅比に比例する。つまり、単位トランジスタ３０２に流れる電流をＩｒｅｆとし、単位トランジスタ３０２のゲート幅をＷｇ１とし、増幅器３０１のゲート幅をＷｇ２とすると、ゲート電圧が閾値電圧Ｖｔよりも大きな場合は、増幅器３０１に流れる電流ＩｃｃとＩｒｅｆとの関係は以下に示すようになる。【００３５】
Ｉｃｃ／Ｉｒｅｆ＝（Ｗｇ２／Ｗｇ１）
よって、増幅器３０１の特性と単位トランジスタ３０２の特性とが同じであれば、Ｉｒｅｆが決まればＩｃｃが決定されることになる。【００３６】
次に、増幅器３０１の閾値電圧及び単位トランジスタ３０２の閾値電圧が、設計上の閾値電圧からずれた場合、Ｉｃｃはどのように決定されるかについて説明する。増幅器３０１の閾値電圧の設計上の閾値電圧ＶｔｈからΔＶｔｈ１だけずれ、また、単位トランジスタ３０２の閾値電圧が設計上の閾値電圧ＶｔｈからΔＶｔｈ２だけずれたと仮定すると、ＩｒｅｆとＩｃｃとの関係は以下に示すようになる。【００３７】
Ｉｃｃ／Ｉｒｅｆ＝(Ｗｇ２／Ｗｇ１)×(Ｖｇ１−Ｖｔｈ−ΔＶｔｈ２)／(Ｖｇ１−Ｖｔｈ−ΔＶｔｈ１)
ここで、Ｖｇ１は端子３０４における電圧値である。上記の式では、もしΔＶｔｈ１＝ΔＶｔｈ２、つまり、増幅器３０１と単位トランジスタ３０２とで同じ閾値電圧のずれを起こす場合、Ｉｒｅｆが等しい場合は増幅器３０１に流れる電流Ｉｃｃは増幅器３０１本体の閾値電圧のずれに対して安定することを示している。【００３８】
上記、設計どおりの特性を得るためには、増幅器３０１の特性と単位トランジスタ３０２の特性とは同じ特性である必要があるが、これは第１の実施の形態または第２の実施の形態を第３の実施の形態に適用することにより実現できる。
（第４の実施の形態）
図４は、本発明のゲートバイパス回路の第４の実施の形態を示す図である。【００３９】
本形態は図４に示すように、増幅器４０１と、モニタ単位トランジスタである単位トランジスタ４０２と、抵抗またはインダクタ４０３と、第１の抵抗である抵抗４０４とから構成されている。本形態と第３の実施の形態との違いは、単位トランジスタ４０２のドレインと電源端子との間に抵抗４０４が接続されている点である。なお、図４に示した増幅器４０１、単位トランジスタ４０２、及び抵抗またはインダクタ４０３は、図３に示した増幅器３０１、単位トランジスタ３０２、及び抵抗またはインダクタ３０３にそれぞれ相当するものである。【００４０】
単位トランジスタ４０２に流れる電流Ｉｒｅｆは、調整電圧をＶｒｅｆ、抵抗４０４の抵抗値をＲとすると、単位トランジスタ４０２の内部抵抗を無視した場合、Ｖｒｅｆ＞Ｖｔｈの領域において
Ｉｒｅｆ≒（Ｖｒｅｆ−Ｖｔｈ）／Ｒ
で与えられる。この抵抗４０４の抵抗値Ｒを調整することにより、単位トランジスタ４０２に流れる電流Ｉｒｅｆを制御することができる。よって、第４の実施の形態では、第３の実施の形態におけるＩｒｅｆを制御することで、調整電圧Ｖｒｅｆを固定した場合に増幅器４０１に流れる電流値を所望の値で得ることができる。
（第５の実施の形態）
図５は、本発明のゲートバイパス回路の第５の実施の形態を示す図である。【００４１】
本形態は図５に示すように、増幅器５０１と、モニタ単位トランジスタである単位トランジスタ５０２と、第１のトランジスタであるトランジスタ５０３と、第２のトランジスタである５０４と、抵抗５０５，５０６とから構成されている。【００４２】
増幅器５０１のゲートとトランジスタ５０４のソースとが端子５０８にて接続されており、抵抗５０６を介して接地されている。また、単位トランジスタ５０２のゲートとトランジスタ５０３のソースとが端子５０７にて接続されており、抵抗５０５を介して接地されている。また、単位トランジスタ５０２のドレインとトランジスタ５０３のゲートとが接続されている。また、トランジスタ５０３のゲートとトランジスタ５０４のゲートとが接続されている。なお、図５に示した増幅器５０１、及び単位トランジスタ５０２は、図３に示した増幅器３０１、及び単位トランジスタ３０２にそれぞれ相当するものである。【００４３】
本形態において、トランジスタ５０３のサイズ及びトランジスタ５０４のサイズは、増幅器５０１のサイズに比べて十分に小さく、また、同じゲート長、同じゲート幅を持ち、隣接していると仮定して、両者間での特性には差はないとする。また、抵抗５０５，５０６は、トランジスタ５０３，５０４に流れ込むドレイン電流をそれぞれ接地にパスさせる抵抗である。なお、この抵抗は、トランジスタがＦＥＴではなく、バイポーラトランジスタであれば、コレクタ電流が増幅器及びトランジスタのベースに流れ込むことになるため必要ない。本形態の長所として、増幅器５０１のゲートバイアスがソースフォロワになっているため、増幅器５０１側からバイアス回路を見たときに、高インピーダンス状態になっており、抵抗やインダクタなどの素子が不要となること、高周波特性において飽和出力電力が抵抗を用いた場合に比べて高くなるなどが挙げられる。【００４４】
以下に、図５に示した形態における動作について説明する。【００４５】
トランジスタ５０３の特性とトランジスタ５０４の特性とが同じであるため、端子５０７の電圧をＶｇ１、端子５０８の電圧をＶｇ２とすると、ゲート電位が共通となり、Ｖｇ１＝Ｖｇ２となる。よって、第３の実施の形態における動作と同様の動作になる。つまり、単位トランジスタ５０２に流れる電流をＩｒｅｆとし、増幅器５０１のゲート幅及び単位トランジスタ５０２のゲート幅をそれぞれＷｇ１、Ｗｇ２とすると、増幅器５０１に流れる電流ＩｃｃとＩｒｅｆとの関係は以下に示すようになる。【００４６】
Ｉｃｃ／Ｉｒｅｆ＝Ｗｇ２／Ｗｇ１
次に、増幅器５０１の閾値電圧、及び単位トランジスタ５０２の閾値電圧が、設計上の閾値電圧からずれた場合、Ｉｃｃがどのように決定されるかについて説明する。増幅器５０１の閾値電圧が設計上の閾値電圧ＶｔｈからΔＶｔｈ１だけずれ、また、単位トランジスタ５０２の閾値電圧が設計上の閾値電圧ＶｔｈからΔＶｔｈ２だけずれたと仮定すると、ＩｒｅｆとＩｃｃとの関係は以下に示すようになる。【００４７】
Ｉｃｃ／Ｉｒｅｆ＝(Ｗｇ２／Ｗｇ１)×(Ｖｇ２−Ｖｔｈ−ΔＶｔｈ２)／(Ｖｇ１−Ｖｔｈ−ΔＶｔｈ１)
ここで、Ｖｇ１＝Ｖｇ２が成り立つとすると、もしΔＶｔｈ１＝ΔＶｔｈ２、つまり、増幅器５０１と単位トランジスタ５０２とで同じ閾値電圧のずれを起こす場合、Ｉｒｅｆが等しい場合は増幅器５０１に流れる電流Ｉｃｃは増幅器５０１本体の閾値電圧のずれに対して安定することを示している。【００４８】
上記、設計どおりの特性を得るためには、増幅器５０１の特性と単位トランジスタ５０２の特性とは同じ特性である必要があるが、これは第１の実施の形態または第２の実施の形態を第５の実施の形態に適用することにより実現できる。なお、トランジスタ５０３のゲート幅とトランジスタ５０４のゲート幅とは等しくない場合であっても上記式は成立するため、同様な効果が得られる。
（第６の実施の形態）
図６は、本発明のゲートバイパス回路の第６の実施の形態を示す図である。【００４９】
本形態は図６に示すように、図５に示した第５の実施の形態における単位トランジスタ５０２のドレインと電源端子との間に第２の抵抗である抵抗５０９が接続されている。【００５０】
単位トランジスタ５０２に流れる電流Ｉｒｅｆは、調整電圧をＶｒｅｆ、抵抗５０９の抵抗値をＲとすると、単位トランジスタ５０２の内部抵抗を無視した場合、Ｖｒｅｆ＞Ｖｔｈの領域において
Ｉｒｅｆ≒（Ｖｒｅｆ−Ｖｔｈ）／Ｒ
で与えられる。この抵抗５０９の抵抗値Ｒを調整することにより、単位トランジスタ５０２に流れる電流Ｉｒｅｆを制御することができる。よって、第６の実施の形態では、第５の実施の形態におけるＩｒｅｆを制御することで、調整電圧Ｖｒｅｆを固定した場合に増幅器５０１に流れる電流値を所望の値で得ることができる。
（第７の実施の形態）
図７は、本発明のゲートバイパス回路の第７の実施の形態を示す図である。【００５１】
本形態は図７に示すように、増幅器５１１と、モニタ単位トランジスタである単位トランジスタ５１２と、第３のトランジスタであるトランジスタ５１３と、第４のトランジスタである５１４と、ダイオード５１５，５１６とから構成されている。【００５２】
増幅器５１１のゲートとトランジスタ５１４のソースとが端子５１８にて接続されており、ダイオード５１６を介して接地されている。また、単位トランジスタ５１２のゲートとトランジスタ５１３のソースとが端子５１７にて接続されており、ダイオード５１５を介して接地されている。また、単位トランジスタ５１２のドレインとトランジスタ５１３のゲートとが接続されている。また、トランジスタ５１３のゲートとトランジスタ５１４のゲートとが接続されている。なお、図７に示した増幅器５１１、及び単位トランジスタ５１２は、図３に示した増幅器３０１、及び単位トランジスタ３０２にそれぞれ相当するものである。【００５３】
本形態において、トランジスタ５１３のサイズ及びトランジスタ５１４のサイズは、増幅器５１１のサイズに比べて十分に小さく、また、同じゲート長、同じゲート幅を持ち、隣接していると仮定して、両者間での特性には差はないとする。また、ダイオード５１５，５１６は、トランジスタ５１３，５１４にそれぞれ流れ込むドレイン電流をそれぞれ接地にパスさせるダイオードである。第５の実施の形態と比較して抵抗５０５、５０６がダイオード５１５、５１６に変更になっているが、これにより抵抗を用いているときに現れる入力電力の増加にともなうゲート電圧の上昇が抑えられる。このため、飽和領域ではなく、線形領域で動作が要求されるような増幅器においては本構成のほうが有利である。また、この形態における動作については第５の実施例と同等なので省略する。
（第８の実施の形態）
図８は、本発明のゲートバイパス回路の第８の実施の形態を示す図である。【００５４】
本形態は図８に示すように、図７に示した第７の実施の形態における単位トランジスタ５１２のドレインと電源端子との間に第３の抵抗である抵抗５１９が接続されている。【００５５】
単位トランジスタ５１２に流れる電流Ｉｒｅｆは、調整電圧をＶｒｅｆ、抵抗５１９の抵抗値をＲとすると、単位トランジスタ５１２の内部抵抗を無視した場合、Ｖｒｅｆ＞Ｖｔｈの領域において
Ｉｒｅｆ≒（Ｖｒｅｆ−Ｖｔｈ）／Ｒ
で与えられる。この抵抗５１９の抵抗値Ｒを調整することにより、単位トランジスタ５１２に流れる電流Ｉｒｅｆを制御することができる。よって、第８の実施の形態では、第７の実施の形態におけるＩｒｅｆを制御することで、調整電圧Ｖｒｅｆを固定した場合に増幅器５１１に流れる電流値を所望の値で得ることができる。
（第９の実施の形態）
図９は、本発明のゲートバイパス回路の第９の実施の形態を示す図である。【００５６】
本形態は図９に示すように、増幅器６０１と、モニタ単位トランジスタである単位トランジスタ６０２と、トランジスタ６０３,６０４,６０７,６０８と、抵抗６０５，６０６とから構成されている。本形態は、第５の実施の形態に、第５のトランジスタであるトランジスタ６０７と、第６のトランジスタであるトランジスタ６０８とが追加されている形態である。トランジスタ６０７は、ゲートとドレインとが接続されており、さらにトランジスタ６０７のソースと単位トランジスタ６０２のドレインとが接続されている。また、トランジスタ６０８のソースとトランジスタ６０４のドレインとが接続されている。さらに、トランジスタ６０８のゲートとトランジスタ６０７のゲート及びドレインとが接続されている。なお、図９に示した増幅器６０１、単位トランジスタ６０２、トランジスタ６０３，６０４、及び抵抗６０５，６０６は、図５に示した増幅器５０１、単位トランジスタ５０２、トランジスタ５０３，５０４、及び抵抗５０５，５０６にそれぞれ相当するものである。【００５７】
トランジスタ６０８は、高出力領域におけるパワー特性を伸ばす役割を担う。また、トランジスタ６０７は、単位トランジスタ６０２のドレインにかかる電圧をＶｔｈだけシフトする役割を担っており、使用する電源電圧に応じて使用する。
（第１０の実施の形態）
図１０は、本発明のゲートバイパス回路の第１０の実施の形態を示す図である。【００５８】
本形態は図１０に示すように、増幅器７０１と、モニタ単位トランジスタである単位トランジスタ７０２と、トランジスタ７０３,７０４,７０７,７０８と、抵抗７０５，７０６，７０９とから構成されている。本形態は、第９の実施の形態に、第４の抵抗である抵抗７０９がトランジスタ７０７のドレインと電源端子との間に接続されている形態である。なお、図１０に示した増幅器７０１、単位トランジスタ７０２、トランジスタ７０３，７０４，７０７，７０８、及び抵抗７０５，７０６は、図９に示した増幅器６０１、単位トランジスタ６０２、トランジスタ６０３，６０４，６０７，６０８、及び抵抗６０５，６０６にそれぞれ相当するものである。【００５９】
単位トランジスタ７０２に流れる電流Ｉｒｅｆは、調整電圧をＶｒｅｆ、抵抗７０９の抵抗値をＲとすると、単位トランジスタ７０２の内部抵抗、及びトランジスタ７０７の内部抵抗を無視した場合、Ｖｒｅｆ＞２×Ｖｔｈの領域において、
Ｉｒｅｆ≒（Ｖｒｅｆ−２×Ｖｔｈ）／Ｒ
で与えられる。この抵抗７０９の抵抗値Ｒを調整することにより、単位トランジスタ７０２に流れる電流Ｉｒｅｆを制御することができる。よって、増幅器７０１に流れる電流値を所望の値で得ることができる。【００６０】
第１０の実施の形態において、閾値電圧のずれによる電流のばらつきが補正されるかどうかについてシミュレーションを行った結果を以下に示す。【００６１】
図１１は、第１０の実施の形態において増幅器７０１本体が閾値電圧のずれを起こした場合のＶｒｅｆ−Ｉｃｃ特性のシミュレーション結果を示す図である。本シミュレーションにおいては、増幅器７０１、単位トランジスタ７０２、及びトランジスタ７０３，７０４，７０７，７０８の設計上の閾値電圧Ｖｔｈを０．４Ｖとする（ＨＪＦＥＴを仮定）。【００６２】
本シミュレーションの結果は図１１に示すように、増幅器７０１の閾値電圧が、バイアス回路に使用する単位トランジスタ７０２、及びトランジスタ７０３，７０４，７０７，７０８の閾値電圧ＶｔｈからΔＶｔｈ＝０〜０．１Ｖだけずれた場合、そのずれが大きくなるにしたがって、その調整電圧Ｖｒｅｆに対する増幅器７０１に流れる電流Ｉｃｃは、設計上の閾値電圧であるＶｔｈ（ΔＶｔｈ＝０Ｖ）の場合の値から大きくずれていってしまう。【００６３】
図１２は、第１０の実施の形態において増幅器７０１の閾値電圧のずれと単位トランジスタ７０２の閾値電圧のずれとが同じ値である場合のＶｒｅｆ−Ｉｃｃ特性のシミュレーション結果を示す図である。【００６４】
本シミュレーションの結果は図１２に示すように、増幅器７０１の閾値電圧のずれΔＶｔｈに対して単位トランジスタ７０２の閾値電圧が同じ値だけずれた場合、増幅器７０１に流れる電流Ｉｃｃは安定する。本発明において、増幅器７０１及び単位トランジスタ７０２は第１または第２の実施の形態にて示したようなレイアウトにする。そのため、増幅器７０１の閾値電圧のずれに単位トランジスタ７０２の閾値電圧が追随するため、図１２に示すような特性が期待できる。これにより、増幅器７０１に安定した電流を供給することができる。【００６５】
なお、上述の説明においては、トランジスタとして電界効果トランジスタを使用した場合を例に挙げて説明したが、バイポーラトランジスタを使用した場合であっても同様な効果が期待できる。【００６６】
また、本発明のゲートバイアス回路は、携帯電話や無線ＬＡＮ用の携帯機器に使用される高周波増幅器に設けられたバイアス回路に適用可能である。
【図１】
2008023487.tif 000003
【図２】
2008023487.tif 000004
【図３】
2008023487.tif 000005
【図４】
2008023487.tif 000006
【図５】
2008023487.tif 000007
【図６】
2008023487.tif 000008
【図７】
2008023487.tif 000009
【図８】
2008023487.tif 000010
【図９】
2008023487.tif 000011
【図１０】
2008023487.tif 000012
【図１１】
2008023487.tif 000013
【図１２】
2008023487.tif 000014
【手続補正書】
【提出日】平成21年4月10日(2009.4.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
それぞれが互いに等しいゲート長を持つ複数の単位トランジスタをゲート長方向に配置して単位トランジスタ群を構成し、該単位トランジスタ群に含まれる少なくとも１つの単位トランジスタをゲートバイアス回路用モニタ単位トランジスタとしてバイアス回路の一部として使用し、それ以外のすべてまたは一部の単位トランジスタを並列接続して増幅器として使用するゲートバイアス回路。
【請求項２】
請求項１に記載のゲートバイアス回路において、
前記モニタ単位トランジスタは、前記単位トランジスタ群の両端以外に位置することを特徴とするゲートバイアス回路。
【請求項３】
請求項２に記載のゲートバイアス回路において、
前記モニタ単位トランジスタは、前記単位トランジスタ群の中央に位置することを特徴とするゲートバイアス回路。
【請求項４】
請求項１乃至３のいずれか１項に記載のゲートバイアス回路において、
前記モニタ単位トランジスタは、前記増幅器を構成する単位トランジスタ群の特性変動に追随するトランジスタであることを特徴とするゲートバイアス回路。
【請求項５】
請求項１乃至４のいずれか１項に記載のゲートバイアス回路において、
前記増幅器は、ソースが接地され、ドレインが電源に接続され、前記モニタ単位トランジスタは、ソースが接地され、ゲートとドレインとが接続され、該ドレインが電源に接続され、該ゲートが抵抗またはインダクタを介して前記増幅器のゲートに接続され、前記モニタ単位トランジスタに流れる電流と前記増幅器に流れる電流との電流比が、前記モニタ単位トランジスタのゲート幅と前記増幅器のゲート幅とのゲート幅比に比例することを特徴とするゲートバイアス回路。
【請求項６】
請求項５に記載のゲートバイアス回路において、
前記モニタ単位トランジスタは、ドレインと電源とが第１の抵抗を介して接続され、前記第１の抵抗の抵抗値を調整して該モニタ単位トランジスタに流れる電流を調整することを特徴とするゲートバイアス回路。
【請求項７】
請求項１乃至４のいずれか１項に記載のゲートバイアス回路において、
前記増幅器は、ソースが接地され、ドレインが電源に接続され、ゲートが抵抗を介して接地され、前記モニタ単位トランジスタは、ソースが接地され、ドレインが電源に接続され、ゲートが抵抗を介して接地され、前記モニタ単位トランジスタのゲートにソースが、及び前記モニタ単位トランジスタのドレインにゲートがそれぞれ接続された第１のトランジスタと、前記増幅器のゲートにソースが接続された第２のトランジスタとを有し、前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとが接続されており、前記モニタ単位トランジスタのゲート電位が、前記第１のトランジスタ及び前記第２のトランジスタを介して前記増幅器と連動し、前記モニタ単位トランジスタに流れる電流と増幅器に流れる電流との電流比が、前記モニタ単位トランジスタのゲート幅と前記増幅器のゲート幅とのゲート幅比に比例することを特徴とするゲートバイアス回路。
【請求項８】
請求項７に記載のゲートバイアス回路において、
前記モニタ単位トランジスタは、ドレインが第２の抵抗を介して電源に接続され、前記第２の抵抗の抵抗値を調整して該モニタ単位トランジスタに流れる電流を調整することを特徴とするゲートバイアス回路。
【請求項９】
請求項１乃至４のいずれか１項に記載のゲートバイアス回路において、
前記増幅器は、ソースが接地され、ドレインが電源に接続され、ゲートがダイオードを介して接地され、前記モニタ単位トランジスタは、ソースが接地され、ドレインが電源に接続され、ゲートがダイオードを介して接地され、前記モニタ単位トランジスタのゲートにソースが、及び前記モニタ単位トランジスタのドレインにゲートがそれぞれ接続された第３のトランジスタと、前記増幅器のゲートにソースが接続された第４のトランジスタとを有し、前記第３のトランジスタのゲートと前記第４のトランジスタのゲートとが接続されており、前記モニタ単位トランジスタのゲート電位が、前記第３のトランジスタ及び前記第４のトランジスタを介して前記増幅器と連動し、前記モニタ単位トランジスタに流れる電流と増幅器に流れる電流との電流比が、前記モニタ単位トランジスタのゲート幅と前記増幅器のゲート幅とのゲート幅比に比例することを特徴とするゲートバイアス回路。
【請求項１０】
請求項９に記載のゲートバイアス回路において、
前記モニタ単位トランジスタは、ドレインが第３の抵抗を介して電源に接続され、前記第３の抵抗の抵抗値を調整して該モニタ単位トランジスタに流れる電流を調整することを特徴とするゲートバイアス回路。
【請求項１１】
請求項７に記載のバイアス回路において、
ゲートとドレインとが接続され、ソースが前記モニタ単位トランジスタのドレインに接続された第５のトランジスタと、ソースが前記第２のトランジスタのドレインに接続された第６のトランジスタとを有し、前記第５のトランジスタのドレインと前記第６のトランジスタのゲートとが接続されていることを特徴とするゲートバイアス回路。
【請求項１２】
請求項１１に記載のバイアス回路において、
前記第５のトランジスタは、ゲート及びドレインが第４の抵抗を介して電源に接続され、前記第４の抵抗の抵抗値を調整して該モニタ単位トランジスタに流れる電流を調整することを特徴とするゲートバイアス回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
［図１］本発明のゲートバイアス回路の第１の実施の形態を示す図である。
［図２］本発明のゲートバイアス回路の第２の実施の形態を示す図である。
［図３］本発明のゲートバイアス回路の第３の実施の形態を示す図である。
［図４］本発明のゲートバイアス回路の第４の実施の形態を示す図である。
［図５］本発明のゲートバイアス回路の第５の実施の形態を示す図である。
［図６］本発明のゲートバイアス回路の第６の実施の形態を示す図である。
［図７］本発明のゲートバイアス回路の第７の実施の形態を示す図である。
［図８］本発明のゲートバイアス回路の第８の実施の形態を示す図である。
［図９］本発明のゲートバイアス回路の第９の実施の形態を示す図である。
［図１０］本発明のゲートバイアス回路の第１０の実施の形態を示す図である。
［図１１］第１０の実施の形態において増幅器本体が閾値電圧のずれを起こした場合のＶｒｅｆ−Ｉｃｃ特性のシミュレーション結果を示す図である。
［図１２］第１０の実施の形態において増幅器７０１の閾値電圧のずれと単位トランジスタ７０２の閾値電圧のずれとが同じ値である場合のＶｒｅｆ−Ｉｃｃ特性のシミュレーション結果を示す図である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
同一チップ内におけるトランジスタの閾値電圧のずれが増幅器に流れる電流に及ぼすばらつきを改善するために、単位トランジスタ２０２を増幅器２０１の中央近傍に配置する。これにより、レイアウトやプロセス等に起因する増幅器２０１本体の特性変動が単位トランジスタ２０２に反映されることとなる。これにより、単位トランジスタ２０２は増幅器２０１の特性変動をモニタする役割を持つことができる。この単位トランジスタ２０２を用いてゲートバイアス回路を構成することで、閾値電圧のばらつきによって生じる増幅器２０１に流れる電流のばらつきを補正することができる。
（第３の実施の形態）
図３は、本発明のゲートバイアス回路の第３の実施の形態を示す図である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
上記、設計どおりの特性を得るためには、増幅器３０１の特性と単位トランジスタ３０２の特性とは同じ特性である必要があるが、これは第１の実施の形態または第２の実施の形態を第３の実施の形態に適用することにより実現できる。
（第４の実施の形態）
図４は、本発明のゲートバイアス回路の第４の実施の形態を示す図である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
単位トランジスタ４０２に流れる電流Ｉｒｅｆは、調整電圧をＶｒｅｆ、抵抗４０４の抵抗値をＲとすると、単位トランジスタ４０２の内部抵抗を無視した場合、Ｖｒｅｆ＞Ｖｔｈの領域において
Ｉｒｅｆ≒（Ｖｒｅｆ−Ｖｔｈ）／Ｒ
で与えられる。この抵抗４０４の抵抗値Ｒを調整することにより、単位トランジスタ４０２に流れる電流Ｉｒｅｆを制御することができる。よって、第４の実施の形態では、第３の実施の形態におけるＩｒｅｆを制御することで、調整電圧Ｖｒｅｆを固定した場合に増幅器４０１に流れる電流値を所望の値で得ることができる。
（第５の実施の形態）
図５は、本発明のゲートバイアス回路の第５の実施の形態を示す図である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
上記、設計どおりの特性を得るためには、増幅器５０１の特性と単位トランジスタ５０２の特性とは同じ特性である必要があるが、これは第１の実施の形態または第２の実施の形態を第５の実施の形態に適用することにより実現できる。なお、トランジスタ５０３のゲート幅とトランジスタ５０４のゲート幅とは等しくない場合であっても上記式は成立するため、同様な効果が得られる。
（第６の実施の形態）
図６は、本発明のゲートバイアス回路の第６の実施の形態を示す図である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
単位トランジスタ５０２に流れる電流Ｉｒｅｆは、調整電圧をＶｒｅｆ、抵抗５０９の抵抗値をＲとすると、単位トランジスタ５０２の内部抵抗を無視した場合、Ｖｒｅｆ＞Ｖｔｈの領域において
Ｉｒｅｆ≒（Ｖｒｅｆ−Ｖｔｈ）／Ｒ
で与えられる。この抵抗５０９の抵抗値Ｒを調整することにより、単位トランジスタ５０２に流れる電流Ｉｒｅｆを制御することができる。よって、第６の実施の形態では、第５の実施の形態におけるＩｒｅｆを制御することで、調整電圧Ｖｒｅｆを固定した場合に増幅器５０１に流れる電流値を所望の値で得ることができる。
（第７の実施の形態）
図７は、本発明のゲートバイアス回路の第７の実施の形態を示す図である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
本形態において、トランジスタ５１３のサイズ及びトランジスタ５１４のサイズは、増幅器５１１のサイズに比べて十分に小さく、また、同じゲート長、同じゲート幅を持ち、隣接していると仮定して、両者間での特性には差はないとする。また、ダイオード５１５，５１６は、トランジスタ５１３，５１４にそれぞれ流れ込むドレイン電流をそれぞれ接地にパスさせるダイオードである。第５の実施の形態と比較して抵抗５０５、５０６がダイオード５１５、５１６に変更になっているが、これにより抵抗を用いているときに現れる入力電力の増加にともなうゲート電圧の上昇が抑えられる。このため、飽和領域ではなく、線形領域で動作が要求されるような増幅器においては本構成のほうが有利である。また、この形態における動作については第５の実施例と同等なので省略する。
（第８の実施の形態）
図８は、本発明のゲートバイアス回路の第８の実施の形態を示す図である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
単位トランジスタ５１２に流れる電流Ｉｒｅｆは、調整電圧をＶｒｅｆ、抵抗５１９の抵抗値をＲとすると、単位トランジスタ５１２の内部抵抗を無視した場合、Ｖｒｅｆ＞Ｖｔｈの領域において
Ｉｒｅｆ≒（Ｖｒｅｆ−Ｖｔｈ）／Ｒ
で与えられる。この抵抗５１９の抵抗値Ｒを調整することにより、単位トランジスタ５１２に流れる電流Ｉｒｅｆを制御することができる。よって、第８の実施の形態では、第７の実施の形態におけるＩｒｅｆを制御することで、調整電圧Ｖｒｅｆを固定した場合に増幅器５１１に流れる電流値を所望の値で得ることができる。
（第９の実施の形態）
図９は、本発明のゲートバイアス回路の第９の実施の形態を示す図である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
トランジスタ６０８は、高出力領域におけるパワー特性を伸ばす役割を担う。また、トランジスタ６０７は、単位トランジスタ６０２のドレインにかかる電圧をＶｔｈだけシフトする役割を担っており、使用する電源電圧に応じて使用する。
（第１０の実施の形態）
図１０は、本発明のゲートバイアス回路の第１０の実施の形態を示す図である。
【国際調査報告】
2008023487.tif 000015
2008023487.tif 000016