(57)【要約】【課題】１セル当りに流れる電流量を従来よりも低減できる抵抗変化素子の製造方法を提供する。【解決手段】抵抗変化素子７１の抵抗変化によりデータを記憶する抵抗変化メモリ（ＲｅＲＡＭ）において、半導体基板５０上にトランジスタＴ、層間絶縁膜６１，６５及びＷプラグ６２ａ，６２ｂ，６６等を形成した後、抵抗変化素子７１の下部電極となるＰｔ膜６７を形成し、その上に遷移金属膜（Ｎｉ膜）６８を形成する。その後、遷移金属膜６８の表面を酸化させて、遷移金属酸化膜６９を形成し、その上に上部電極となるＰｔ膜７０を形成する。【選択図】図１１
2008075414.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に貴金属又は貴金属酸化物からなる第１の貴金属膜を形成する工程と、
前記第１の貴金属膜の上に遷移金属膜を形成する工程と、
前記遷移金属膜の表面を酸化させて遷移金属酸化膜を形成する工程と、
前記遷移金属酸化膜の上に貴金属又は貴金属酸化物からなる第２の貴金属膜を形成する工程と
を有することを特徴とする抵抗変化素子の製造方法。
【請求項２】
前記遷移金属膜の表面の酸化は、電気炉を用いて行うことを特徴とする請求項１に記載の抵抗変化素子の製造方法。
【請求項３】
前記遷移金属膜の表面の酸化は、急速ランプ加熱法により行うことを特徴とする請求項１に記載の抵抗変化素子の製造方法。
【請求項４】
前記遷移金属酸化膜形成後における前記遷移金属膜の厚さを５ｎｍ以上、２０ｎｍ以下とし、かつ前記遷移金属酸化膜の厚さを５ｎｍ以上、６５ｎｍ以下とすることを特徴とする請求項１に記載の抵抗変化素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗値の変化を利用してデータを記憶する抵抗変化素子の製造方法に関する。
【背景技術】
【０００２】
近年、コンピュータに代表される情報機器には、より一層の小型化、省電力化及び高機能化が要求されている。これに伴い、高集積化が可能であり、動作速度が速く、かつ電力を供給しなくてもデータが消失しない不揮発性半導体メモリが要求されている。この種の要求に答えることができる次世代の不揮発性半導体メモリの一つとして、抵抗変化素子を備えた抵抗変化メモリ（Resistive Random Access Memory：以下、「ＲｅＲＡＭ」という）が開発されている（例えば、非特許文献１，２）。【０００３】
ＲｅＲＡＭでは、抵抗変化素子の抵抗値の変化を利用してデータを記憶する。抵抗変化素子は、図１に示すように、Ｐｔ（白金）からなる一対の電極１１ａ，１１ｂ間にＮｉＯ膜（ニッケル酸化膜）１２又はその他の遷移金属酸化膜を挟んで構成されている。このように構成された抵抗変化素子に所定の電圧を印加する処理（electroforming：以下、「フォーミング」という）を実施すると、電流及び電圧を制御することによって抵抗値を変化させることができるようになる。【０００４】
図２は、横軸に電圧をとり、縦軸に電流をとって、抵抗変化素子の状態変化を示す図である。この図２に示すように、抵抗変化素子は、その内部を流れる電流と印加される電圧とに応じて、高抵抗状態と低抵抗状態との間を遷移する。高抵抗状態のときは、図中ａで示すように、印加電圧が高くなるのに伴って内部を流れる電流が増加するが、電圧と電流との関係を示す曲線の傾きは比較的小さい。しかし、印加電圧が特定の電圧（図２中にｂで示す）以上になると、抵抗値が急激に減少する（図中ｃで示す）。これにより、電流が急激に増加するが、ＲｅＲＡＭでは電流の急激な増加を防止するリミッタ回路を設けて、抵抗変化素子に大電流が流れることを防止している。【０００５】
低抵抗状態では、図中ｄに示すように、電圧と電流との関係を示す曲線の傾きは大きくなる。そして、抵抗変化素子を流れる電流がある特定の値（図中ｅで示す）になると、抵抗変化素子は高抵抗状態に遷移し（図中ｆに示す）、電流は急激に減少する。【０００６】
このように、抵抗変化素子は、高抵抗状態のときにある特定の電圧以上の電圧を印加すると低抵抗状態に遷移し、低抵抗状態のときにある特定の電流以上の電流を流すと高抵抗状態に遷移する。低抵抗状態のときの抵抗値は数ｋΩ程度、高抵抗状態のときの抵抗値は数１０ｋΩ〜１ＭΩ程度である。なお、一般的に、高抵抗状態から低抵抗状態への変化をセットといい、低抵抗状態から高抵抗状態の変化をリセットという。【０００７】
抵抗変化素子を構成するＮｉＯ膜は酸化物であるので、その両端を挟む電極は酸化されやすい状態にある。このため、抵抗変化素子の電極には酸化されにくい金属、具体的にはＰｔ又はＩｒ（イリジウム）等の貴金属が使用されている。特許文献１には、一対の電極間に、ＮｉＯ、ＴｉＯ2、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ3、ＣｏＯ又はＮｂ2Ｏ5のいずれかの遷移金属酸化物からなる膜を挟んだ構造の抵抗変化素子を有する不揮発性メモリが記載されている。【０００８】
本願発明者等は、従来のＲｅＲＡＭには以下に示す問題点があると考える。すなわち、従来の抵抗変化素子では、図２に示すように、低抵抗状態から高抵抗状態に遷移させるために数ｍＡ〜１０ｍＡ以上の電流を流す必要がある。要求されるメモリの容量にもよるが、１セル当りに流れる電流を１ｍＡ以下にしないと半導体記憶装置（ＩＣ）の消費電力が大きくなりすぎて、実用化が困難であるといわれている。
【特許文献１】特開２００６−１４０４８９号公報
【非特許文献１】K. Kinoshita et al. "Bias polarity dependent data retention of resistive random access memory consisting of binary transition metal oxide" APPLIED PHYSICS LETTER 89, 103509(2006)
【非特許文献２】S. Seo et al. "Reproducible resistance switching in polycrystalline NiO films" APPLIED PHYSICS LETTER Vol. 85, No, 23, 6 December 2004
【発明の開示】
【０００９】
本発明の目的は、１セル当りに流れる電流量を従来よりも低減できる抵抗変化素子の製造方法を提供することにある。
【００１０】
本発明の一観点によれば、半導体基板の上方に貴金属又は貴金属酸化物からなる第１の貴金属膜を形成する工程と、前記第１の貴金属膜の上に遷移金属膜を形成する工程と、前記遷移金属膜の表面を酸化させて遷移金属酸化膜を形成する工程と、前記遷移金属酸化膜の上に貴金属又は貴金属酸化物からなる第２の貴金属膜を形成する工程とを有する抵抗変化素子の製造方法が提供される。
【００１１】
本願発明者等は、ＲｅＲＡＭの駆動電流を削減すべく種々実験研究を行った。その結果、抵抗変化素子の接地側（負極側）電極の上にＮｉ（ニッケル）膜を形成し、その表面を酸化処理して遷移金属酸化膜（ＮｉＯｘ膜）を形成すると、抵抗変化素子の駆動電流を低減できることが判明した。抵抗変化素子の接地側電極と遷移金属酸化膜との間にＮｉ膜を配置すると駆動電流が減少する理由は明らかではないが、Ｎｉ膜がない場合は貴金属電極から遷移金属酸化膜への元素の拡散や遷移金属酸化膜から貴金属電極への酸素の拡散が発生して駆動電圧が高くかつ駆動電流が大きくなり、接地側電極と遷移金属酸化膜との間にＮｉ膜を形成した場合はそのような現象が発生しないためと考えられる。
【００１２】
接地側電極の上に形成する膜をＮｉ以外の遷移金属、例えばＴｉ（チタン）、Ｃｏ（コバルト）又はＴａ（タンタル）により形成してもよい。本発明においては、遷移金属酸化膜は遷移金属の表面を酸化させることにより形成するので、遷移金属膜がＴｉからなる場合は遷移金属酸化膜はＴｉＯ2により構成され、遷移金属膜がＣｏからなる場合は遷移金属酸化膜はＣｏＯにより構成され、遷移金属膜がＴａからなる場合は遷移金属酸化膜はＴａ2Ｏ5により構成されることになる。
【図面の簡単な説明】
【００１３】
【図１】図１は、従来の抵抗変化素子を示す断面図である。
【図２】図２は、抵抗変化素子の状態変化の例を示す図である。
【図３】図３は、本発明の実施形態に係る抵抗変化素子を示す断面図である。
【図４】図４は酸化処理前及び酸化処理後のサンプルのＸ線回折（X-ray diffraction：ＸＲＤ）測定の結果を示す図である。
【図５】図５は、酸化処理後のサンプルの深さ方向の元素分析をＸＰＳにより行った結果を示す図である。
【図６】図６は、遷移金属膜（Ｎｉ膜）及び遷移金属酸化膜（ＮｉＯｘ膜）の厚さと特性との関係を調べた結果を示す図である。
【図７】図７は、酸化処理後のＮｉ膜の厚さを５ｎｍ又は１０ｎｍとする場合の条件を調べた結果を示す図である。
【図８】図８は、実施例の抵抗変化素子の特性を示す図である。
【図９】図９は、比較例の抵抗変化素子の特性を示す図である。
【図１０】図１０は、本発明の実施形態に係るＲｅＲＡＭの製造方法を示す断面図（その１）である。
【図１１】図１１は、本発明の実施形態に係るＲｅＲＡＭの製造方法を示す断面図（その２）である。
【図１２】図１２は、本発明の実施形態に係るＲｅＲＡＭの製造方法を示す断面図（その３）である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について、添付の図面を参照して説明する。【００１５】
図３は、本発明の実施形態に係る抵抗変化素子を示す断面図である。この図３に示すように、本実施形態の抵抗変化素子は、Ｐｔ（白金）からなる下部電極（接地側電極）２１ａと、Ｎｉ（ニッケル）からなる遷移金属膜２２と、ＮｉＯｘ（ニッケル酸化膜）からなる遷移金属酸化膜２３と、Ｐｔからなる上部電極（正極側電極）２１ｂとを下からこの順に積層して構成されている。なお、ＮｉＯｘ中のｘは任意の正数であるが、良好な特性を得るために、０＜ｘ＜２とすることが好ましい。【００１６】
下部電極２１ａ及び上部電極２１ｂはＰｔ以外の貴金属、例えばＰｄ（パラジウム）、Ｒｕ（ルテニウム）若しくはＩｒ（イリジウム）等、又はそれらの酸化物により形成してもよい。本実施形態においては、Ｐｔにより下部電極２１ａを形成した後、その上にＮｉをスパッタして遷移金属膜２２を形成し、酸化性雰囲気中で遷移金属膜２２の表面を酸化してＮｉＯｘからなる遷移金属酸化膜２３を形成する。この場合、遷移金属膜２２全体を酸化してしまうと駆動電流を低減する効果を得ることができなくなるので、酸化処理時の温度と時間とを調整して、残存させる遷移金属膜２２の厚さを制御することが必要である。そのため、予め酸化処理時の温度及び時間と残存する遷移金属膜の厚さとの関係を調べておくことが重要である。酸化処理後の遷移金属膜及び遷移金属酸化膜の厚さは、断面ＳＥＭ（Scanning Electron Microscope）観察、膜結晶性測定、又はＸＰＳ（X-ray Photoelectron Spectroscopy）を用いた深さ方向の元素分析等により行う。【００１７】
図４は、横軸に角度（２θ）をとり、縦軸に強度（count）をとって、酸化処理前及び酸化処理後のサンプルのＸ線回折（X-ray diffraction：ＸＲＤ）測定の結果を示す図である。なお、測定に使用したサンプルは、シリコン基板上にＰｔからなる金属膜（下部電極）を形成し、その上にスパッタ法によりＮｉ膜を６０ｎｍの厚さに形成したものである。また、酸化処理は、酸化性雰囲気中で４００℃の温度で３０分間加熱することにより行った。【００１８】
図４からわかるように、酸化処理前のサンプルでは、Ｓｉ（２００）、Ｐｔ（１１１）及びＮｉ（１１１）のピークしか観察されていないが、酸化処理後にはＳｉ（２００）、Ｐｔ（１１１）及びＮｉ（１１１）のピークに加えて、ＮｉＯ（２００）のピークも観察されている。このことから、４００℃の温度で３０分間加熱する酸化処理では、酸化処理後にＮｉＯｘ膜が形成され、かつＮｉ膜も残存していることがわかる。【００１９】
図５は、横軸にエッチング時間をとり、縦軸にアトミックレシオをとって、酸化処理後のサンプルの深さ方向の元素分析をＸＰＳにより行った結果を示す図である。なお、エッチングにはＡｒガスを用いた。【００２０】
この図５から、エッチング時間が０〜９００ｓｅｃのときは酸素のアトミックレシオが高く、エッチング時間が９００ｓｅｃを超えると酸素のアトミックレシオが減少し、かつＮｉのアトミックレシオが増加していることがわかる。これは、下部電極の近傍に、酸化されていないＮｉが残っていることを意味している。ＳＥＭにより酸化処理後のサンプルの断面を観察した結果、未酸化のＮｉ膜の厚さは１０ｎｍであった。【００２１】
次に、本願発明者等は、図３に示す構造において、遷移金属膜（Ｎｉ膜）２２及び遷移金属酸化膜（ＮｉＯｘ膜）２３の厚さがそれぞれ異なる多数の抵抗変化素子を形成し、それらの特性を調べた。その結果を図６に示す。この図６に示すように、遷移金属膜（Ｎｉ膜）の厚さが５〜２０ｎｍであり、かつ遷移金属酸化膜（ＮｉＯｘ膜）の厚さが５〜６５ｎｍ（図中破線で囲んだ範囲）のときのみ良好な抵抗変化特性を示し、それ以外のときは良好な抵抗変化特性を示さない。すなわち、遷移金属酸化膜の厚さが５ｎｍ未満の場合は抵抗値が低くなりすぎて、高抵抗状態のときに必要な抵抗値が得られない。また、遷移金属酸化膜の厚さが６５ｎｍを超えると抵抗値が高くなりすぎて、低抵抗状態のときに必要な抵抗値が得られない。更に、遷移金属膜の厚さが５ｎｍ未満の場合は、リセット電流を削減する効果を十分に得ることができない。【００２２】
遷移金属膜（Ｎｉ膜）の厚さが２０ｎｍを超えると十分な特性が得られない理由は明確ではないものの、ＰｔとＮｉとの反応が進み、その結果ＮｉＯｘ膜の表面の凹凸が大きくなるためと考えられる。【００２３】
図７は、横軸に酸化処理時の温度をとり、縦軸に酸化処理時間をとって、酸化処理後のＮｉ膜の厚さを５ｎｍ又は１０ｎｍとする場合の条件を調べた結果を示す図である。なお、図７中には、Ｎｉ膜が消失するときの条件を調べた結果も併せて示している。【００２４】
図８は、横軸に電圧をとり、縦軸に電流をとって、本発明の方法により形成した抵抗変化素子（以下、実施例という）の特性を示す図である。また、図９は、図１に示す構造の抵抗変化素子（以下、比較例という）の特性を示す図である。【００２５】
図８からわかるように、本発明の方法により形成した実施例の抵抗変化素子では、セット電圧が１．２Ｖ程度であり、リセット電流が０．８ｍＡ程度と少ない。一方、図９からわかるように、比較例の抵抗変化素子では、セット電圧が２Ｖ程度であり、リセット電流が約２０ｍＡと大きい。【００２６】
なお、図３において、遷移金属膜２２はＮｉ以外の遷移金属、例えばＴｉ（チタン）、Ｃｏ（コバルト）又はＴａ（タンタル）により形成してもよい。本発明においては遷移金属膜２２の表面を酸化させて遷移金属酸化膜２３を形成するので、遷移金属膜２２をＴｉにより形成した場合は遷移金属酸化膜２３はＴｉＯ2により構成され、遷移金属膜２２をＣｏにより形成した場合は遷移金属酸化膜２３はＣｏＯにより構成され、遷移金属膜２２をＴａにより形成した場合は遷移金属酸化膜２３はＴａ2Ｏ5膜により構成されることになる。【００２７】
（ＲｅＲＡＭの製造方法）
図１０〜図１２は、本発明の実施形態に係るＲｅＲＡＭの製造方法を工程順に示す断面図である。通常、半導体基板上にはメモリセルと同時に駆動回路（書き込み回路及び読み出し回路等）を構成するｎ型トランジスタ及びｐ型トランジスタを形成しているが、ここではそれらの図示は省略している。【００２８】
まず、図１０（ａ）に示す構造を形成するまでの工程を説明する。図１０（ａ）に示すように、半導体基板（シリコン基板）５０の所定の領域に、公知のＳＴＩ（Shallow Trench Isolation）法又はＬＯＣＯＳ（Local Oxidation of Silicon）法により素子分離膜５１を形成し、これらの素子分離膜５１により半導体基板５０の表面を複数の素子領域に分離する。【００２９】
次に、半導体基板５０のｎ型トランジスタ形成領域（メモリセル領域及び駆動回路のｎ型トランジスタ形成領域：以下、同じ）にホウ素（Ｂ）等のｐ型不純物を導入して、ｐウェル５２を形成する。また、半導体基板５０のｐ型トランジスタ形成領域（駆動回路のｐ型トランジスタ形成領域：以下、同じ）にリン（Ｐ）等のｎ型不純物を導入して、ｎウェル（図示せず）を形成する。【００３０】
次に、ｐウェル５２及びｎウェル（図示せず）の表面を熱酸化させて、ゲート絶縁膜５３を形成する。その後、ＣＶＤ（Chemical Vapor Deposition ）法により、半導体基板５０の上側全面にポリシリコン膜を形成し、このポリシリコン膜をフォトリソグラフィ法及びエッチング法によりパターニングして、ゲート電極５４を形成する。このとき、図１０（ａ）に示すように、メモリセル領域では、１つのｐウェル５２の上にワードラインとなる２本のゲート電極５４が相互に平行に配置される。【００３１】
次に、ゲート電極５４をマスクとし、ｎ型トランジスタ形成領域のｐウェル５２にリン（Ｐ）等のｎ型不純物を低濃度にイオン注入して、ｎ型低濃度不純物領域５６を形成する。これと同様に、ゲート電極５４をマスクとし、ｐ型トランジスタ形成領域のｎウェル（図示せず）にホウ素（Ｂ）等のｐ型不純物を低濃度にイオン注入して、ｐ型低濃度不純物領域（図示せず）を形成する。【００３２】
次に、ゲート電極５４の両側にサイドウォール５７を形成する。このサイドウォール５７は、ＣＶＤ法により半導体基板５０の上側全面にＳｉＯ2又はＳｉＮ等からなる絶縁膜を形成した後、その絶縁膜をエッチバックしてゲート電極５４の両側のみに残すことにより形成される。【００３３】
その後、ゲート電極５４及びサイドウォール５７をマスクとしてｎ型トランジスタ形成領域のｐウェル５２にｎ型不純物を高濃度にイオン注入し、ｎ型高濃度不純物領域５８ａ，５８ｂを形成する。ここで、高濃度不純物領域５８ａはゲート電極５４と素子分離膜５１との間に配置された不純物領域（ドレイン）であり、高濃度不純物領域５８ｂは２つのゲート電極５４の間に配置された不純物領域（ソース）である。【００３４】
これと同様に、ｐ型トランジスタ形成領域のゲート電極及びサイドウォールをマスクとしてｎウェル（図示せず）にｐ型不純物を高濃度にイオン注入して、ｐ型高濃度不純物領域（図示せず）を形成する。このようにして、各トランジスタ形成領域に、ＬＤＤ（Lightly Doped Drain)構造のソース／ドレインを有するトランジスタＴが形成される。【００３５】
次に、図１０（ｂ）に示す構造を形成するまでの工程について説明する。上述の工程によりトランジスタＴを形成した後、ＣＶＤ法により、半導体基板５０の上側全面に、第１の層間絶縁膜６１として例えばＳｉＯ2膜を形成し、この層間絶縁膜６１によりトランジスタＴを覆う。その後、第１の層間絶縁膜６１の表面をＣＭＰ（Chemical Mechanical Polishing ：化学的機械研磨）法により研磨して平坦化する。【００３６】
次に、フォトリソグラフィ法及びエッチング法を使用して、第１の層間絶縁膜６１の上面からｎ型トランジスタ形成領域のｎ型高濃度不純物領域５８ａ，５８ｂに到達するコンタクトホールを形成する。そして、スパッタ法により、半導体基板５０の上側全面にバリアメタルとしてＴｉＮ膜（図示せず）を形成した後、スパッタ法又はＣＶＤ法によりＴｉＮ膜の上にＷ膜を形成するとともに、コンタクトホール内にＷを充填する。その後、第１の層間絶縁膜６１が露出するまでＷ膜及びＴｉＮ膜をＣＭＰ法により研磨する。このようにして、コンタクトホール内にＷが充填されてなるＷプラグ６２ａ，６２ｂが形成される。ここで、Ｗプラグ６２ａは高濃度不純物領域５８ａに接続したプラグであり、Ｗプラグ６２ｂは高濃度不純物領域５８ｂに接続したプラグである。【００３７】
次に、図１０（ｃ）に示す構造を形成するまでの工程について説明する。上述の工程によりＷプラグ６２ａ，６２ｂを形成した後、スパッタ法により第１の層間絶縁膜６１及びＷプラグ６２ａ，６２ｂの上にアルミニウム又は銅等の金属により構成される導電膜を形成する。そして、この導電膜をフォトリソグラフィ法及びエッチング法によりパターニングして、パッド６３ａ及び配線６３ｂを形成する。パッド６３ａはＷプラグ６２ａの上に形成され、Ｗプラグ６２ａと電気的に接続される。また、配線６３ｂはＷプラグ６３ｂの上を通り、Ｗプラグ６３ｂと電気的に接続される。【００３８】
次に、図１０（ｄ）に示す構造を形成するまでの工程について説明する。上述の工程によりパッド６３ａ及び配線６３ｂを形成した後、ＣＶＤ法により半導体基板５０の上側全面にＳｉＯ2からなる第２の層間絶縁膜６５を形成する。そして、この第２の層間絶縁膜６５をＣＭＰ法により研磨して表面を平坦化した後、フォトリソグラフィ法及びエッチング法を使用して、第２の層間絶縁膜６５の上面からパッド６３ａに到達するコンタクトホールを形成する。その後、スパッタ法により、半導体基板５０の上側全面にバリアメタルとしてＴｉＮ膜（図示せず）を形成した後、スパッタ法又はＣＶＤ法によりＴｉＮ膜の上にＷ膜を形成するとともに、コンタクトホール内にＷを充填する。次いで、第２の層間絶縁膜６５が露出するまでＷ膜及びＴｉＮ膜をＣＭＰ法により研磨する。このようにして、コンタクトホール内にＷが充填されてなるＷプラグ６６が形成される。【００３９】
次に、図１１（ａ）〜図１１（ｃ）に示す構造を形成するまでの工程について説明する。上述の工程によりＷプラグ６６を形成した後、第２の層間絶縁膜６５及びＷプラグ６６の上に、スパッタ法によりＴｉ又はＴｉＮ膜（図示せず）を例えば２０ｎｍの厚さに形成する。このＴｉ又はＴｉＮ膜は必須ではないが、層間絶縁膜６５と下部電極６７ａとの密着性、及びＷプラグ６６と下部電極６７ａとの間の電気的接続性を向上させるのに役立つ。【００４０】
次に、スパッタ法により、図１１（ａ）に示すように第２の層間絶縁膜６５及びＷプラグ６６の上（Ｔｉ又はＴｉＮ膜の上）に下部電極となるＰｔ膜６７を例えば５０〜１００ｎｍの厚さに形成する。その後、スパッタ法により、Ｐｔ膜６７の上にＮｉ膜６８を例えば６０ｎｍの厚さに形成する。そして、この半導体基板５０を電気炉（furnace）内に入れて、酸化性雰囲気中で４００℃の温度で３０分間熱処理する。これによりＮｉ膜６８の表面が酸化されて、図１１（ｂ）に示すように、ＮｉＯｘからなる遷移金属酸化膜６９が形成される。この酸化処理により、Ｎｉ膜６８の厚さは１０ｎｍ程度になる。なお、Ｎｉ膜６８（遷移金属膜）の酸化は、急速ランプ加熱（Rapid Thermal Anneal：ＲＴＡ）法により行ってもよい。【００４１】
その後、スパッタ法により、図１１（ｃ）に示すように、ＮｉＯｘ膜６９の上に上部電極となるＰｔ膜７０を例えば５０ｎｍの厚さ形成する。また、Ｐｔ膜７０の上に、ＴｉＮからなる反射防止膜（図示せず）を例えば５０ｎｍの厚さに形成する。なお、反射防止膜は次のフォトリソグラフィ工程で光の反射を防止するために形成するものである。この反射防止膜は必要に応じて形成すればよく、本発明において必須ではない。【００４２】
次に、図１２（ａ）〜図１２（ｃ）に示す構造を形成するまでの工程について説明する。上述の工程でＰｔ膜７０を形成した後、Ｐｔ膜７０の上に所定の形状のレジスト膜（図示せず）を形成し、このレジスト膜をマスクとしてＰｔ膜７０、ＮｉＯｘ膜６９、Ｎｉ膜６８及びＰｔ膜６７をエッチングする。これにより、図１２（ａ）に示すように、Ｐｔからなる下部電極６７ａ、Ｎｉからなる遷移金属膜６８ａ、ＮｉＯｘからなる遷移金属酸化膜６９ａ及びＰｔからなる上部電極７０ａが積層した構造の抵抗変化素子７１が形成される。【００４３】
次に、ＣＶＤ法により、図１２（ｂ）に示すように、半導体基板５０の上側全面にＳｉＯ2からなる第３の層間絶縁膜７２を形成する。そして、フォトリソグラフィ法及びエッチング法を使用して第３の層間絶縁膜７２の上面から抵抗変化素子７１の上部電極７０ａに到達するコンタクトホールを形成する。その後、半導体基板５０の上側全面にバリアメタルとしてＴｉＮ膜（図示せず）を形成した後、スパッタ法又はＣＶＤ法によりバリアメタルの上にＷ膜を形成するとともに、コンタクトホール内にＷを充填する。その後、第３の層間絶縁膜７２が露出するまでＷ膜及びＴｉＮ膜をＣＭＰ法により研磨する。このようにして、抵抗変化素子７１の上部電極７０ａに電気的に接続したＷプラグ７３が形成される。【００４４】
次に、スパッタ法により、第３の層間絶縁膜７２及びＷプラグ７３の上に例えばＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉの積層構造の導電膜（図示せず）を形成する。そして、フォトリソグラフィ法及びエッチング法を使用して導電膜をパターニングして、図１２（ｃ）に示すように、配線（ビットライン）７４を形成する。このようにして、ＲｅＲＡＭが完成する。【００４５】
このように構成されたＲｅＲＡＭにおいて、配線７４はビットライン、各トランジスタＴのゲート電極５４はワードライン、配線６３ｂは接地ラインとなる。そして、抵抗変化素子７１をセットするときにはトランジスタＴをオン状態にして下部電極６７ａを接地電位とし、配線７４（ビットライン）を介して抵抗変化素子７１に所定の電圧を印加する。また、抵抗変化素子７１をリセットするときには、トランジスタＴをオン状態にして下部電極６７ａを接地電位とし、配線（ビットライン）７４を介して抵抗変化素子７１に所定の電流を流す。更に、抵抗変化素子７１の状態を検出するときには、トランジスタＴをオン状態にして配線（ビットライン）７４と配線６３ｂ（接地ライン）との間の抵抗を調べる。【００４６】
本実施形態のＲｅＲＡＭは、抵抗変化素子７１がＰｔからなる下部電極６７ａと、Ｎｉからなる遷移金属膜６８ａと、ＮｉＯｘからなる遷移金属酸化膜６９ａと、Ｐｔからなる上部電極７０ａとにより構成されているので、駆動電圧が低く、駆動電流が小さいという効果を奏する。これにより、ＲｅＲＡＭの高集積化が可能になり、情報機器のより一層の小型化、省電力化及び高機能化の要求に対応することができる。【００４７】
なお、上記の実施形態では本発明をスタック型ＲｅＲＡＭに適用した例について説明したが、本発明をプレーナ型ＲｅＲＡＭに適用してもよい。
【図１】
2008075414.tif 000003
【図２】
2008075414.tif 000004
【図３】
2008075414.tif 000005
【図４】
2008075414.tif 000006
【図５】
2008075414.tif 000007
【図６】
2008075414.tif 000008
【図７】
2008075414.tif 000009
【図８】
2008075414.tif 000010
【図９】
2008075414.tif 000011
【図１０】
2008075414.tif 000012
【図１１】
2008075414.tif 000013
【図１２】
2008075414.tif 000014
【手続補正書】
【提出日】平成21年2月4日(2009.2.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板の上方に貴金属又は貴金属酸化物からなる第１の貴金属膜を形成する工程と、
前記第１の貴金属膜の上に遷移金属膜を形成する工程と、
前記遷移金属膜の表面を酸化させて遷移金属酸化膜を形成する工程と、
前記遷移金属酸化膜の上に貴金属又は貴金属酸化物からなる第２の貴金属膜を形成する工程と
を有することを特徴とする抵抗変化素子の製造方法。
【請求項２】
前記遷移金属膜の表面の酸化は、電気炉を用いて行うことを特徴とする請求項１に記載の抵抗変化素子の製造方法。
【請求項３】
前記遷移金属膜の表面の酸化は、急速ランプ加熱法により行うことを特徴とする請求項１に記載の抵抗変化素子の製造方法。
【請求項４】
前記遷移金属酸化膜形成後における前記遷移金属膜の厚さを５ｎｍ以上、２０ｎｍ以下とし、かつ前記遷移金属酸化膜の厚さを５ｎｍ以上、６５ｎｍ以下とすることを特徴とする請求項１に記載の抵抗変化素子の製造方法。
【国際調査報告】
2008075414.tif 000015
2008075414.tif 000016
2008075414.tif 000017
2008075414.tif 000018