(57)【特許請求の範囲】
【請求項１】
単相電流信号を入力として単相電圧信号に変換するプリアンプと、
前記プリアンプの出力の単相電圧信号の中心電位を検出する閾値検出回路と、
前記プリアンプの出力の単相電圧信号を差動化するとともに増幅するポストアンプと、
前記プリアンプに電源を供給する電源回路とを有し、
前記電源回路は、
前記プリアンプに電源電圧を供給するレギュレータと、
前記プリアンプの入力電圧信号または出力電圧信号を入力として前記プリアンプの電源端子に流れる変化電流を検出し、この変化電流と逆相の変化電流を前記レギュレータの出力に加算する電流加算回路とを有することを特徴とするトランスインピーダンスアンプ。
【請求項２】
請求項１記載のトランスインピーダンスアンプにおいて、
前記電源回路は、さらに前記レギュレータの出力に設けたバイパス容量を有することを特徴とするトランスインピーダンスアンプ。
【請求項３】
請求項２記載のトランスインピーダンスアンプにおいて、
前記電流加算回路は、任意の電流値に調整可能な定電流源と、カレントスイッチ回路とを有し、前記カレントスイッチ回路の一方の端子が前記レギュレータの出力に接続され、もう一方の端子が第１の電源端子に接続され、前記プリアンプの入力電圧信号または出力電圧信号の状態によって、前記定電流源の電流が前記プリアンプの電源端子に流れる変化電流と逆相となるように前記カレントスイッチ回路を介して前記レギュレータの出力電流に加算されることを特徴とするトランスインピーダンスアンプ。
【請求項４】
請求項３記載のトランスインピーダンスアンプにおいて、
前記カレントスイッチ回路は、互いのソース端子が接続されると共に前記定電流源に接続された第１の電界効果トランジスタと第２の電界効果トランジスタとを有し、前記第１の電界効果トランジスタのドレインが前記レギュレータの出力に接続され、前記第２の電界効果トランジスタのドレインが前記第１の電源端子に接続され、前記第１の電界効果トランジスタのゲートが前記プリアンプの入力電位変化と同相の出力に接続されていることを特徴とするトランスインピーダンスアンプ。
【請求項５】
請求項４記載のトランスインピーダンスアンプにおいて、
前記第２の電界効果トランジスタのゲートがローパスフィルタを介して、前記プリアンプの出力に接続されていることを特徴とするトランスインピーダンスアンプ。
【請求項６】
請求項４記載のトランスインピーダンスアンプにおいて、
前記第２の電界効果トランジスタのゲートが前記閾値検出回路の出力に接続されていることを特徴とするトランスインピーダンスアンプ。
【請求項７】
請求項２記載のトランスインピーダンスアンプにおいて、
前記電流加算回路は、電界効果トランジスタと、任意の抵抗値に設定可能な抵抗とを有し、前記電界効果トランジスタのソースが前記抵抗で接地され、ドレインが前記レギュレータの出力に接続されたソース接地型増幅回路で構成されていることを特徴とするトランスインピーダンスアンプ。
【請求項８】
レーザダイオードを駆動するレーザダイオードドライバと、
フォトダイオードからの電流信号を増幅ならびに電圧信号に変換するトランスインピーダンスアンプと、
前記レーザダイオードドライバおよび前記トランスインピーダンスアンプに対する入出力信号の伝送速度と外部に対する入出力信号の伝送速度とを変換する伝送速度変換回路とを有する半導体デバイスであって、
前記レーザダイオードドライバと前記トランスインピーダンスアンプと前記伝送速度変換回路とは同一の半導体チップ上に形成され、
前記トランスインピーダンスアンプは、
前記フォトダイオードからの単相電流信号を入力として単相電圧信号に変換するプリアンプと、
前記プリアンプの出力の単相電圧信号の中心電位を検出する閾値検出回路と、
前記プリアンプの出力の単相電圧信号を差動化するとともに増幅して前記伝送速度変換回路に出力するポストアンプと、
前記プリアンプに電源を供給する電源回路とを有し、
前記電源回路は、
前記プリアンプに電源電圧を供給するレギュレータと、
前記プリアンプの入力電圧信号または出力電圧信号を入力として前記プリアンプの電源端子に流れる変化電流を検出し、この変化電流と逆相の変化電流を前記レギュレータの出力に加算する電流加算回路とを有することを特徴とする半導体デバイス。
【請求項９】
請求項８記載の半導体デバイスにおいて、
前記電源回路は、さらに前記レギュレータの出力に設けたバイパス容量を有することを特徴とする半導体デバイス。
【請求項１０】
請求項９記載の半導体デバイスにおいて、
前記電流加算回路は、任意の電流値に調整可能な定電流源と、カレントスイッチ回路とを有し、前記カレントスイッチ回路の一方の端子が前記レギュレータの出力に接続され、もう一方の端子が第１の電源端子に接続され、前記プリアンプの入力電圧信号または出力電圧信号の状態によって、前記定電流源の電流が前記プリアンプの電源端子に流れる変化電流と逆相となるように前記カレントスイッチ回路を介して前記レギュレータの出力電流に加算されることを特徴とする半導体デバイス。
【請求項１１】
請求項１０記載の半導体デバイスにおいて、
前記カレントスイッチ回路は、互いのソース端子が接続されると共に前記定電流源に接続された第１の電界効果トランジスタと第２の電界効果トランジスタとを有し、前記第１の電界効果トランジスタのドレインが前記レギュレータの出力に接続され、前記第２の電界効果トランジスタのドレインが前記第１の電源端子に接続され、前記第１の電界効果トランジスタのゲートが前記プリアンプの入力電位変化と同相の出力に接続されていることを特徴とする半導体デバイス。
【請求項１２】
請求項１１記載の半導体デバイスにおいて、
前記第２の電界効果トランジスタのゲートがローパスフィルタを介して、前記プリアンプの出力に接続されているか、または、前記第２の電界効果トランジスタのゲートが前記閾値検出回路の出力に接続されていることを特徴とする半導体デバイス。
【請求項１３】
請求項９記載の半導体デバイスにおいて、
前記電流加算回路は、電界効果トランジスタと、任意の抵抗値に設定可能な抵抗とを有し、前記電界効果トランジスタのソースが前記抵抗で接地され、ドレインが前記レギュレータの出力に接続されたソース接地型増幅回路で構成されていることを特徴とする半導体デバイス。
【請求項１４】
光素子デバイスと、
半導体デバイスとを有する光通信モジュールであって、
前記光素子デバイスと前記半導体デバイスとは同一のパッケージ基板上に搭載され、
前記光素子デバイスは、フォトダイオードと、レーザダイオードとを有し、前記フォトダイオードと前記レーザダイオードとは同一の半導体チップ上に形成され、
前記半導体デバイスは、前記レーザダイオードを駆動するレーザダイオードドライバと、前記フォトダイオードからの電流信号を増幅ならびに電圧信号に変換するトランスインピーダンスアンプと、前記レーザダイオードドライバおよび前記トランスインピーダンスアンプに対する入出力信号の伝送速度と外部に対する入出力信号の伝送速度とを変換する伝送速度変換回路とを有し、前記レーザダイオードドライバと前記トランスインピーダンスアンプと前記伝送速度変換回路とは同一の半導体チップ上に形成され、
前記トランスインピーダンスアンプは、
前記フォトダイオードからの単相電流信号を入力として単相電圧信号に変換するプリアンプと、
前記プリアンプの出力の単相電圧信号の中心電位を検出する閾値検出回路と、
前記プリアンプの出力の単相電圧信号を差動化するとともに増幅して前記伝送速度変換回路に出力するポストアンプと、
前記プリアンプに電源を供給する電源回路とを有し、
前記電源回路は、
前記プリアンプに電源電圧を供給するレギュレータと、
前記プリアンプの入力電圧信号または出力電圧信号を入力として前記プリアンプの電源端子に流れる変化電流を検出し、この変化電流と逆相の変化電流を前記レギュレータの出力に加算する電流加算回路とを有することを特徴とする光通信モジュール。
【請求項１５】
請求項１４記載の光通信モジュールにおいて、
前記電源回路は、さらに前記レギュレータの出力に設けたバイパス容量を有することを特徴とする光通信モジュール。
【請求項１６】
請求項１５記載の光通信モジュールにおいて、
前記電流加算回路は、任意の電流値に調整可能な定電流源と、カレントスイッチ回路とを有し、前記カレントスイッチ回路の一方の端子が前記レギュレータの出力に接続され、もう一方の端子が第１の電源端子に接続され、前記プリアンプの入力電圧信号または出力電圧信号の状態によって、前記定電流源の電流が前記プリアンプの電源端子に流れる変化電流と逆相となるように前記カレントスイッチ回路を介して前記レギュレータの出力電流に加算されることを特徴とする光通信モジュール。
【請求項１７】
請求項１６記載の光通信モジュールにおいて、
前記カレントスイッチ回路は、互いのソース端子が接続されると共に前記定電流源に接続された第１の電界効果トランジスタと第２の電界効果トランジスタとを有し、前記第１の電界効果トランジスタのドレインが前記レギュレータの出力に接続され、前記第２の電界効果トランジスタのドレインが前記第１の電源端子に接続され、前記第１の電界効果トランジスタのゲートが前記プリアンプの入力電位変化と同相の出力に接続されていることを特徴とする光通信モジュール。
【請求項１８】
請求項１７記載の光通信モジュールにおいて、
前記第２の電界効果トランジスタのゲートがローパスフィルタを介して、前記プリアンプの出力に接続されているか、または、前記第２の電界効果トランジスタのゲートが前記閾値検出回路の出力に接続されていることを特徴とする光通信モジュール。
【請求項１９】
請求項１５記載の光通信モジュールにおいて、
前記電流加算回路は、電界効果トランジスタと、任意の抵抗値に設定可能な抵抗とを有し、前記電界効果トランジスタのソースが前記抵抗で接地され、ドレインが前記レギュレータの出力に接続されたソース接地型増幅回路で構成されていることを特徴とする光通信モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスインピーダンスアンプを含んだ光通信モジュール、およびそれを含んだ光通信装置に関し、特に、ルータ装置やサーバ装置等の光通信装置、およびその部品の一つでありレーザダイオードとフォトダイオードを用いて光通信を行う光通信モジュールに適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、非特許文献１には、高速光受信回路においてフォトダイオードからの電流信号を電圧信号に変換するとともに、増幅するトランスインピーダンスアンプが記載されている。特に、数Ｇｂｐｓ以上の高速動作が要求されるトランスインピーダンスアンプとしては、レギュレーティッドカスケード型の増幅回路が最適である。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】“１．２５−Ｇｂ／ｓ  Ｒｅｇｕｌａｔｅｄ  Ｃａｓｃｏｄｅ  ＣＭＯＳ  Ｔｒａｎｓｉｍｐｅｄａｎｃｅ  Ａｍｐｌｉｆｉｅｒ  ｆｏｒ  Ｇｉｇａｂｉｔ  Ｅｔｈｅｒｎｅｔ（登録商標）  Ａｐｐｌｉｃａｔｉｏｎｓ”，ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，ＶＯＬ．３９，ＮＯ．１，ＪＡＮＵＡＲＹ  ２００４．
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、通信速度の高速化に伴い、その通信速度は１０Ｇｂｐｓから２５Ｇｂｐｓ、４０Ｇｂｐｓ等へと遷移している。このような通信速度の高速化に伴い、例えばルータ装置やサーバ装置として、光ファイバケーブルに対応した光通信装置の適用が進んでいる。光通信装置は、通常、装置間におけるキロメートルオーダーといった長距離伝送を前提としており、この伝送距離に伴う高速性、信頼性の確保が重要となっている。
【０００５】
このような光通信装置の中には、比較的大型のサイズ（例えば数十センチメートルオーダーやメートルオーダー）を持つ装置も多数存在するが、その装置内部では、通常、電気信号を用いた通信が行われている。すなわち、光通信装置は、例えば、外部から入力された光信号を電気信号に変換し、この電気信号によって装置内部での短距離通信（例えばメートルオーダー）を行いながら所定の処理を行い、再び電気信号を光信号に変換して外部に出力している。
【０００６】
この短距離通信は、例えば、銅線ケーブル等を用いた電気信号による通信が行われるが、通信速度の高速化が進むにつれて、銅線ケーブルでは伝送波形品質の著しい低下が生じてしまう。このため、このような装置内部の短距離通信にも光通信を適用することが求められつつある。この場合、光通信ではルータ装置等の内部信号処理はすべて電気信号で行うため、光素子で光信号を電気信号に変換する必要がある。このため、この部分で消費される電力を小さく抑えることが望ましい。
【０００７】
ここで、本発明が解決しようとする課題を、本発明の実施の形態に適用される図１および図２を例に説明する。図１はルータ装置内部の概略構成の一例を示す説明図、図２はこのルータ装置内部のカード間通信を行うための光通信モジュールの概略構成の一例を示すブロック図である。
【０００８】
図１に示すルータ装置内部の構成では、インタフェースカードＩＦＣ［１］，ＩＦＣ［２］，…上に搭載された論理デバイスＬＳＩ＿ＬＧｉとスイッチカードＳＷＣ上に搭載された論理デバイスＬＳＩ＿ＬＧｓとの間を、光通信モジュールＯＭＤｉ，ＯＭＤｓと光コネクタＣＮｉ，ＣＮｓと光通信線路ＯＦで光通信する。
【０００９】
図２に示す光通信モジュールＯＭＤ（ＯＭＤｉ，ＯＭＤｓ）は、レーザダイオードＬＤとフォトダイオードＰＤからなる光素子ブロックＯＢＫと、レーザダイオードドライバＬＤＤとトランスインピーダンスアンプＴＩＡからなるアナログフロントエンドブロックＡＦＥと、論理デバイスＬＳＩ（ＬＳＩ＿ＬＧｉ，ＬＳＩ＿ＬＧｓ）との電気インタフェースである伝送速度変換回路ＳＤＣとから構成される。送信動作は、伝送速度変換回路ＳＤＣからの電気信号を受けたレーザダイオードドライバＬＤＤが電流信号でレーザダイオードＬＤを駆動することで、レーザダイオードＬＤから光信号が送信用の光通信線路ＯＦｔｘに出力される。一方、受信動作では、受信用の光通信線路ＯＦｒｘからの光信号をフォトダイオードＰＤで電流信号に変換し、さらにこの電流信号をトランスインピーダンスアンプＴＩＡで電圧信号に変換して伝送速度変換回路ＳＤＣに伝える。
【００１０】
一連の光通信動作によって消費される電力を抑えるためには、送受信する光信号エネルギーを小さく抑えることや、光素子ブロックＯＢＫやアナログフロントエンドブロックＡＦＥで消費される電力を抑えることが重要である。送受信する光信号エネルギーやレーザダイオードＬＤで消費する電力を小さく抑えることは、特にフォトダイオードＰＤが受信する光信号のエネルギーを抑えることになり、トランスインピーダンスアンプＴＩＡの入力電流信号を小さくすることになる。一般的に、トランスインピーダンスアンプＴＩＡの入力電流信号は、数１００μＡ程度の微小電流である。このため、トランスインピーダンスアンプＴＩＡの利得は、出力電圧信号として後段の伝送速度変換回路ＳＤＣの動作に必要な数１００ｍＶを確保するために、１ＫΩ程度必要となる。
【００１１】
図１０は、一般的な従来のトランスインピーダンスアンプＴＩＡと、このトランスインピーダンスアンプＴＩＡを構成するプリアンプの回路構成の一例を示す回路図である。図１０に示すトランスインピーダンスアンプＴＩＡは、フォトダイオードＰＤからの単相電流信号を電圧信号に変換するプリアンプＰＲＡＭＰと、プリアンプＰＲＡＭＰの出力信号から信号の中心レベル（閾値電圧）を検出する閾値検出回路ＡＴＣと、プリアンプＰＲＡＭＰの単相出力信号を差動化するとともに増幅するポストアンプＰＳＡＭＰとから構成される。ここで、特にプリアンプＰＲＡＭＰは、単相の電流信号を入力として単相の電流信号を出力する回路であるため、電源ＶＤＤの電圧変動の影響を受けやすい。さらに、この回路は、前述したようにフォトダイオードＰＤからの入力電流も数１００μＡと微小電流であるため、電源ＶＤＤの電圧変動による出力信号への影響の割合が大きい。したがって、このプリアンプＰＲＡＭＰでは、電源ＶＤＤの電圧変動によって、高品質な電流・電圧信号変換動作が阻害されることになる。
【００１２】
次に、この電源ＶＤＤの電圧変動が出力信号に与える影響を、特に高速化と低電力化に有効な電界効果トランジスタ（以下、ＭＯＳトランジスタと略す）を用いた前記非特許文献１に相当する図１０に示したプリアンプＰＲＡＭＰで説明する。このプリアンプＰＲＡＭＰでは、フォトダイオードＰＤからの受信電流Ｉｉｎを受けると、ＭＯＳトランジスタＭ１や負荷抵抗ＲＬ１に流れる電流が受信電流Ｉｉｎ分だけ減少することになり、ノードＶ１の電位が負荷抵抗ＲＬ１の抵抗値と受信電流Ｉｉｎの電流値との積の電位変化を生じ、この電位変化をＭＯＳトランジスタＭ３と定電流源ＩＳ２で構成されたソースフォロア回路で出力ノードＶｏに出力することで、電流・電圧変換が行われる。一方、この回路では、電源ＶＤＤの電圧変動ΔＶｄｄが負荷抵抗ＲＬ１とソースフォロア回路を介して出力ノードＶｏにほとんど減衰しないで伝わることになる。この時、ＭＯＳトランジスタＭ２に流れる電流は、受信電流Ｉｉｎによって入力電圧Ｖｉｎが上昇するため、増加する。この結果、電源ＶＤＤには、ＭＯＳトランジスタＭ１とＭ２に流れる電流の差分の電流変化が生じる。
【００１３】
ここで、ＭＯＳトランジスタＭ１とＭ２の相互コンダクタンスを、それぞれｇｍ１とｇｍ２と仮定すると、この電源ＶＤＤに流れる電流変化量ΔＩｄｄは、
ΔＩｄｄ＝Ｉｉｎ×［１−ｇｍ２／ｇｍ１／（１＋ｇｍ２×ＲＬ２）］
但し、１＜ｇｍ１×ＲＬ２であるため、
ΔＩｄｄ≒Ｉｉｎ
となる。ところで、この回路の高帯域化には、動作帯域が負荷抵抗ＲＬ１に反比例するため、負荷抵抗ＲＬ１を小さくする必要がある。例えば、動作帯域を数ＧＨｚ以上にするためには、負荷抵抗ＲＬ１を数１００Ω程度にする必要があり、さらに高帯域化するには、数１０Ωに低減する必要がある。
【００１４】
このプリアンプＰＲＡＭＰの出力信号Ｖｏの振幅は、前述したように受信電流Ｉｉｎが数１００μＡ程度で、負荷抵抗ＲＬ１が数１００Ωであるため、数１０ｍＶ程度となる。一方で、電源ＶＤＤの電圧変動ΔＶｄｄは、電源ＶＤＤの電源インピーダンスＺＶｄｄと前述の電流変化量ΔＩｄｄ（＝Ｉｉｎ）の積となる。数Ｇｂｐｓ以上の光通信における受信電流信号の周波数成分は、数１０ＭＨｚ〜数ＧＨｚ程度となる。特に、数１０ＭＨｚ帯の電源インピーダンスＺＶｄｄを下げるために、チップ内のプリアンプＰＲＡＭＰ近傍にバイパスコンデンサＣｂｐを設けるが、半導体上に形成できる面積の制約からチップ内のプリアンプＰＲＡＭＰ近傍のバイパスコンデンサＣｂｐの上限は、約１００ｐＦ程度である。
【００１５】
この結果、電源ＶＤＤの電圧変動ΔＶｄｄは、数１０ＭＨｚ帯の電源インピーダンスＺＶｄｄが数１０Ωで電源電流変化量ΔＩｄｄが数１００μＡであるため、数ｍＶにもなってしまう。したがって、プリアンプＰＲＡＭＰの出力では、受信信号が数１０ｍＶに対して数ｍＶの雑音が生じることで、受信信号に対する電源雑音の割合が数１０％を超えることになり、高品質な数Ｇｂｐｓ以上の高速な受信動作実現が困難となる。
【００１６】
そこで、本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、高速、かつ高品質な受信動作が実現可能な、トランスインピーダンスアンプを含んだ光通信モジュールを提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
【００１８】
すなわち、代表的な実施の形態によるトランスインピーダンスアンプは、単相電流信号を入力として単相電圧信号に変換するプリアンプと、前記プリアンプの出力の単相電圧信号の中心電位を検出する閾値検出回路と、前記プリアンプの出力の単相電圧信号を差動化するとともに増幅するポストアンプと、前記プリアンプに電源を供給する電源回路とを有する。特に、前記電源回路は、前記プリアンプの入力電圧信号または出力電圧信号で前記プリアンプの電源端子に流れる変化電流とその変化電流と逆相の変化電流とを出力することを特徴とする。この構成によって、前記電源回路に電源電流変化量を相殺する機能を有し、受信動作時に生じるプリアンプの電源電流の変化を相殺し、この電源電流変化による出力雑音を低減することが可能となる。
【００１９】
また、代表的な実施の形態による半導体デバイスは、レーザダイオードを駆動するレーザダイオードドライバと、フォトダイオードからの電流信号を増幅ならびに電圧信号に変換するトランスインピーダンスアンプと、前記レーザダイオードドライバおよび前記トランスインピーダンスアンプに対する入出力信号の伝送速度と外部に対する入出力信号の伝送速度とを変換する伝送速度変換回路とを有する。そして、前記レーザダイオードドライバと前記トランスインピーダンスアンプと前記伝送速度変換回路とは同一の半導体チップ上に形成される。特に、前記トランスインピーダンスアンプは、前述のような構成を有することを特徴とする。
【００２０】
また、代表的な実施の形態による光通信モジュールは、光素子デバイスと、半導体デバイスとを有する。そして、前記光素子デバイスと前記半導体デバイスとは同一のパッケージ基板上に搭載される。さらに、前記光素子デバイスは、フォトダイオードと、レーザダイオードとを有し、そして、前記フォトダイオードと前記レーザダイオードとは同一の半導体チップ上に形成される。また、前記半導体デバイスは、前述のような構成を有し、そして、特に、前記トランスインピーダンスアンプは、前述のような構成を有することを特徴とする。
【発明の効果】
【００２１】
本願において開示される発明のうち、電源電流変化による出力雑音を低減する光通信モジュールを提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施例１によるルータ装置において、このルータ装置内部の概略構成の一例を示す説明図である。
【図２】図１におけるルータ装置内部のカード間通信を行うための光通信モジュールの概略構成の一例を示すブロック図である。
【図３】図２における光通信モジュールの概略構造の一例を示す断面図である。
【図４】図２における光通信モジュールにおいて、（ａ），（ｂ）は受信系を構成する部品の一つであるトランスインピーダンスアンプの構成の一例を示すブロック図である。
【図５】本発明の実施例２におけるルータ装置において、（ａ），（ｂ）はトランスインピーダンスアンプを構成するプリアンプと電源回路の回路構成の一例を示す回路図である。
【図６】本発明の実施例３におけるルータ装置において、（ａ），（ｂ）はトランスインピーダンスアンプを構成するプリアンプと電源回路（電源電流変化検出・相殺回路の具体例）の回路構成の一例を示す回路図である。
【図７】図６におけるトランスインピーダンスアンプを適用した場合の電源電圧の変化による出力雑音の低減効果の一例を示す説明図である。
【図８】本発明の実施例４におけるルータ装置において、トランスインピーダンスアンプを構成するプリアンプと電源回路（電源電流変化検出・相殺回路の別の具体例）の回路構成の一例を示す回路図である。
【図９】本発明の実施例５におけるルータ装置において、トランスインピーダンスアンプを構成するプリアンプと電源回路（電源電流変化検出・相殺回路のさらに別の具体例）の回路構成の一例を示す回路図である。
【図１０】従来のルータ装置において、トランスインピーダンスアンプと、このトランスインピーダンスアンプを構成するプリアンプの回路構成の一例を示す回路図である。
【発明を実施するための形態】
【００２３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施例において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００２４】
さらに、以下の実施例において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施例において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２５】
また、実施例の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施例では、ＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の一例としてＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。図面にはＭＯＳトランジスタの基板電位の接続は特に明記していないが、ＭＯＳトランジスタが正常動作可能な範囲であれば、その接続方法は特に限定しない。
【００２６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２７】
［実施の形態の概要］
本発明の実施の形態によるトランスインピーダンスアンプ（トランスインピーダンスアンプＴＩＡ、一例として（）内に対応する構成要素等を付記）は、単相電流信号を入力として単相電圧信号に変換するプリアンプ（プリアンプＰＲＡＭＰ）と、前記プリアンプの出力の単相電圧信号の中心電位を検出する閾値検出回路（閾値検出回路ＡＴＣ）と、前記プリアンプの出力の単相電圧信号を差動化するとともに増幅するポストアンプ（ポストアンプＰＳＡＭＰ）と、前記プリアンプに電源を供給する電源回路（電源回路ＰＳＰＹ）とを有する。特に、前記電源回路は、前記プリアンプの入力電圧信号または出力電圧信号で前記プリアンプの電源端子に流れる変化電流とその変化電流と逆相の変化電流とを出力することを特徴とする。
【００２８】
また、本実施の形態による半導体デバイスは、レーザダイオードを駆動するレーザダイオードドライバ（レーザダイオードドライバＬＤＤ）と、フォトダイオードからの電流信号を増幅ならびに電圧信号に変換するトランスインピーダンスアンプ（トランスインピーダンスアンプＴＩＡ）と、前記レーザダイオードドライバおよび前記トランスインピーダンスアンプに対する入出力信号の伝送速度と外部に対する入出力信号の伝送速度とを変換する伝送速度変換回路（伝送速度変換回路ＳＤＣ）とを有する。そして、前記レーザダイオードドライバと前記トランスインピーダンスアンプと前記伝送速度変換回路とは同一の半導体チップ上に形成される。特に、前記トランスインピーダンスアンプは、前述のような構成を有することを特徴とする。
【００２９】
また、本実施の形態による光通信モジュールは、光素子デバイスと、半導体デバイスとを有する。そして、前記光素子デバイスと前記半導体デバイスとは同一のパッケージ基板上に搭載される。さらに、前記光素子デバイスは、フォトダイオード（フォトダイオードＰＤ）と、レーザダイオード（レーザダイオードＬＤ）とを有し、そして、前記フォトダイオードと前記レーザダイオードとは同一の半導体チップ上に形成される。また、前記半導体デバイスは、前述のような構成を有し、そして、特に、前記トランスインピーダンスアンプは、前述のような構成を有することを特徴とする。
【００３０】
以上説明した本発明の実施の形態の概要に基づいた各実施例を、以下において具体的に説明する。以下に説明する実施例は本発明を用いた一例であり、本発明は以下の実施例により限定されるものではない。なお、各実施例においては、電圧や信号の端子名と、この端子名に対応する電圧や信号の名称に同じ符号を付して説明する場合がある。
【実施例１】
【００３１】
本発明の実施例１を、図１〜図４を用いて説明する。
【００３２】
＜ルータ装置＞
図１は、本実施例１によるルータ装置において、このルータ装置内部の概略構成の一例を示す説明図である。
【００３３】
本実施例１によるルータ装置は、例えば、幅および奥行きがそれぞれ数十ｃｍ、高さが１〜２ｍ等といった筐体で構成されている。この筐体の表面には、多数の通信コネクタが設けられ、それぞれは、例えばイーサネット（登録商標）ケーブル端子や、あるいは光ファイバケーブル端子等である。
【００３４】
ルータ装置の内部には、例えば、図１に示すように、複数のインタフェースカードＩＦＣ（ＩＦＣ［１］，ＩＦＣ［２］，…）や、スイッチカードＳＷＣ等が備わっている。各カードは、バックプレーンＢＫＰ等と呼ばれる部品に備わったカードコネクタにそれぞれ接続される。各カードコネクタには、バックプレーンＢＫＰから各カードに電源を供給するためのコネクタや、光通信線路（代表的には光ファイバケーブル）ＯＦを介して各カード間で通信を行うための光コネクタ（光ファイバコネクタ）ＣＮｉ，ＣＮｓが含まれている。ここでは、各インタフェースカードＩＦＣが光コネクタＣＮｉと光通信線路ＯＦと光コネクタＣＮｓを介してスイッチカードＳＷＣに接続され、これによって各インタフェースカードＩＦＣ間でスイッチカードＳＷＣを介した通信が可能となる。
【００３５】
各インタフェースカードＩＦＣには、通信の上位階層で必要となる所定のプロトコル処理を行う論理デバイスＬＳＩ＿ＬＧｉや、この論理デバイスＬＳＩ＿ＬＧｉの入出力となる電気信号を光信号に変換し、光コネクタＣＮｉを介して光通信線路ＯＦとの間の入出力を行う光通信モジュールＯＭＤｉが実装されている。同様に、スイッチカードＳＷＣにも、所定のプロトコル処理を行う論理デバイスＬＳＩ＿ＬＧｓや、この論理デバイスＬＳＩ＿ＬＧｓの入出力となる電気信号を光信号に変換し、光コネクタＣＮｓを介して光通信線路ＯＦとの間の入出力を行う光通信モジュールＯＭＤｓが実装されている。
【００３６】
このようなルータ装置等の光通信装置において、各光通信線路ＯＦの長さは、例えば数メートルに達する場合がある。この場合、光通信線路ＯＦの代わりに銅線ケーブル等を用いると、伝送損失により、例えば数十Ｇｂｐｓレベルの通信に対応できない恐れがある。そこで、以降において具体的に説明する本実施例の光通信モジュールを用いることが有益となる。
【００３７】
＜光通信モジュール＞
図２は、前述した図１におけるルータ装置内部のカード間通信を行うための光通信モジュールＯＭＤの概略構成の一例を示すブロック図である。
【００３８】
本実施例における光通信モジュールＯＭＤは、光素子ブロックＯＢＫと、アナログフロントエンドブロックＡＦＥと、伝送速度変換回路ＳＤＣを備えている。
【００３９】
光素子ブロックＯＢＫは、送信用の光通信線路ＯＦｔｘに出力を行うレーザダイオードＬＤと、受信用の光通信線路ＯＦｒｘから入力された光信号を電気信号（電流信号）に変換するフォトダイオードＰＤを備えている。レーザダイオードＬＤおよびフォトダイオードＰＤは、例えば、それぞれ個別の半導体チップで構成され、実際には、通信チャネル数に応じてレーザダイオードＬＤ、フォトダイオードＰＤ共にそれぞれ複数個、あるいは、アレイ状に集積した半導体チップとして存在する。
【００４０】
アナログフロントエンドブロックＡＦＥは、レーザダイオードＬＤを駆動するレーザダイオードドライバＬＤＤと、フォトダイオードＰＤからの電流信号を増幅ならびに電圧信号に変換するトランスインピーダンスアンプＴＩＡを備えている。アナログフロントエンドブロックＡＦＥは、ここでは、一つの半導体チップＬＳＩ＿ＯＰに形成している例を示しているが、レーザダイオードドライバＬＤＤとトランスインピーダンスアンプＴＩＡは、個別に形成して別チップとしてもよい。
【００４１】
伝送速度変換回路ＳＤＣは、ＳｅｒＤｅｓ（Ｓｅｒｉａｌｉｚｅｒ／Ｄｅｓｅｒｉａｌｉｚｅｒ）等と呼ばれ、アナログフロントエンドブロックＡＦＥ（レーザダイオードドライバＬＤＤおよびトランスインピーダンスアンプＴＩＡ）に対する入出力信号の伝送速度と光通信モジュールＯＭＤの外部（すなわち論理デバイスＬＳＩ＿ＬＧ）に対する入出力信号の伝送速度とを変換する。
【００４２】
以上のように構成される光通信モジュールＯＭＤにおいて、送信動作は、伝送速度変換回路ＳＤＣからの電気信号を受けたレーザダイオードドライバＬＤＤが電流信号でレーザダイオードＬＤを駆動することで、レーザダイオードＬＤから光信号が送信用の光通信線路ＯＦｔｘに出力される。一方、受信動作では、受信用の光通信線路ＯＦｒｘからの光信号をフォトダイオードＰＤで電流信号に変換し、さらにこの電流信号をトランスインピーダンスアンプＴＩＡで電圧信号に変換して伝送速度変換回路ＳＤＣに伝える。
【００４３】
例えば、図１の論理デバイスＬＳＩ＿ＬＧと光通信モジュールＯＭＤの間では、１０Ｇｂｐｓ×１０本（１０チャネル）の電気信号が送受信され、伝送速度変換回路ＳＤＣは、この電気信号を２５Ｇｂｐｓ×４本（４チャネル）に変換してアナログフロントエンドブロックＡＦＥとの間で送受信する。この場合、図１の各カード（インタフェースカードＩＦＣ、スイッチカードＳＷＣ）間の光通信線路ＯＦを介した通信も、光素子２５Ｇｂｐｓ×４チャネルで行われる。
【００４４】
図２の例では、アナログフロントエンドブロックＡＦＥと伝送速度変換回路ＳＤＣ間の電気Ｉ／Ｏ低減による省電力化を図るため、アナログフロントエンドブロックＡＦＥと、伝送速度変換回路ＳＤＣを、ＣＭＯＳ等の同一半導体プロセスで形成し、それらを半導体チップＬＳＩ＿ＯＰに、一体集積した構成（後述する図３に図示）となっているが、アナログフロントエンドブロックＡＦＥと、伝送速度変換回路ＳＤＣは、それぞれ別の半導体チップとして実装されてもよい。
【００４５】
＜光通信モジュールの構造＞
図３は、前述した図２における光通信モジュールＯＭＤの概略構造の一例を示す断面図（見やすくするために断面表記を省略）である。
【００４６】
本実施例における光通信モジュールＯＭＤの構造は、光素子ブロックＯＢＫを一体集積した光素子デバイスと、アナログフロントエンドブロックＡＦＥと伝送速度変換回路ＳＤＣを一体集積した半導体チップＬＳＩ＿ＯＰの半導体デバイスと、この光素子デバイスと半導体デバイスを搭載するパッケージ基板等から構成される。この光素子デバイスと半導体デバイスは、バンプを介してパッケージ基板に搭載される。光素子デバイスに相対する位置には、光ファイバケーブル等の光通信線路ＯＦが接続された光コネクタＣＮが配置されている。この光素子デバイスと半導体デバイスをパッケージ基板に搭載した光通信モジュールＯＭＤは、さらにインタフェースカードＩＦＣやスイッチカードＳＷＣ等の基板上に搭載された構造となる。
【００４７】
光素子デバイスは、前述した図２に示した、フォトダイオードＰＤと、レーザダイオードＬＤとを有し、これらが同一の半導体チップ上に形成されている。半導体デバイスは、前述した図２に示した、レーザダイオードＬＤを駆動するレーザダイオードドライバＬＤＤと、フォトダイオードＰＤからの電流信号を増幅ならびに電圧信号に変換するトランスインピーダンスアンプＴＩＡと、レーザダイオードドライバＬＤＤおよびトランスインピーダンスアンプＴＩＡに対する入出力信号の伝送速度と外部に対する入出力信号の伝送速度とを変換する伝送速度変換回路ＳＤＣとを有し、これらが同一の半導体チップ上に形成されている。
【００４８】
以上のような構造からなる本実施例の光通信モジュールＯＭＤにおいては、ＣＭＯＳ等の同一半導体プロセスにより、アナログフロントエンドブロックＡＦＥと伝送速度変換回路ＳＤＣを一体集積した半導体チップＬＳＩ＿ＯＰとして構成することが可能である。従来は、伝送速度変換回路ＳＤＣの部分はＣＭＯＳプロセスのデバイスで形成できたが、アナログフロントエンドブロックＡＦＥの部分はＳｉＧｅ、ＩｎＰ等の高速デバイスで形成していたため、この２つのデバイスを基板上に搭載して構成していた。この構成では、２つのデバイス間を接続する基板上の信号配線が、伝送速度変換回路ＳＤＣの部分のデバイスから外部への低速信号（例えば１０Ｇｂｐｓ以下）の信号配線に比べて、例えば２５Ｇｂｐｓ以上の高速信号となっていた。このため、電気Ｉ／Ｏ部の消費電力が大きくなり、この改善が望まれていた。この要望に対して、本実施例では、ＣＭＯＳプロセスで図３のような半導体チップＬＳＩ＿ＯＰとして一体集積した半導体デバイスとすることができるので、高速信号の電気Ｉ／Ｏを削減し、低電力化を実現することができる。
【００４９】
＜トランスインピーダンスアンプ＞
図４は、前述した図２における光通信モジュールＯＭＤにおいて、受信系を構成する部品の一つであるトランスインピーダンスアンプＴＩＡの構成の一例を示すブロック図である。図４（ａ）はプリアンプＰＲＡＭＰの電流変化ΔＩｄｄをプリアンプＰＲＡＭＰの出力電圧で検出するブロック構成を、図４（ｂ）はプリアンプＰＲＡＭＰの電流変化ΔＩｄｄをプリアンプＰＲＡＭＰの入力電圧で検出するブロック構成を示す。
【００５０】
まず、図４（ａ）に示すトランスインピーダンスアンプＴＩＡの構成について説明する。図４（ａ）に示すトランスインピーダンスアンプＴＩＡは、フォトダイオードＰＤからの単相電流信号を電圧信号に変換するプリアンプＰＲＡＭＰと、プリアンプＰＲＡＭＰの単相出力電圧信号から信号の中心レベル（閾値電圧）を検出する閾値検出回路ＡＴＣと、プリアンプＰＲＡＭＰの単相出力電圧信号を差動化するとともに増幅するポストアンプＰＳＡＭＰと、プリアンプＰＲＡＭＰに電源ＶＤＤを供給する電源回路ＰＳＰＹとで構成される。
【００５１】
この電源回路ＰＳＰＹは、プリアンプＰＲＡＭＰの出力電圧信号を入力とし、このプリアンプＰＲＡＭＰの出力電圧信号でプリアンプＰＲＡＭＰの電源端子ＶＤＤに流れる変化電流ΔＩｄｄを検出し、この変化電流ΔＩｄｄと逆相の変化電流をプリアンプＰＲＡＭＰに出力する。この構成をとることによって、受信動作時に生じるプリアンプＰＲＡＭＰの電源電流の変化ΔＩｄｄを相殺し、この電源電流変化による出力雑音を低減することが可能となる。
【００５２】
次に、図４（ｂ）に示すトランスインピーダンスアンプＴＩＡの構成について説明する。図４（ｂ）に示すトランスインピーダンスアンプＴＩＡは、図４（ａ）に示すトランスインピーダンスアンプＴＩＡと同様に、プリアンプＰＲＡＭＰと、閾値検出回路ＡＴＣと、ポストアンプＰＳＡＭＰと、電源回路ＰＳＰＹとで構成され、図４（ａ）と異なる点は、電源回路ＰＳＰＹは、プリアンプＰＲＡＭＰの入力電圧信号を入力としている点である。図４（ｂ）に示すトランスインピーダンスアンプＴＩＡの構成についても、プリアンプＰＲＡＭＰの電流変化が受信電流に比例するため、入力電圧を使っても、この電源電流変化を検出することが可能である。したがって、この図４（ｂ）に示すトランスインピーダンスアンプＴＩＡの構成でも、電源電流変化量を検出する機能以外は図４（ａ）と同様な構成であるため、図４（ａ）と同様に電源電流変化による出力雑音を低減することが可能となる。
【００５３】
＜実施例１の効果＞
以上のように、本実施例１によれば、プリアンプＰＲＡＭＰと閾値検出回路ＡＴＣとポストアンプＰＳＡＭＰと電源回路ＰＳＰＹとで構成されるトランスインピーダンスアンプＴＩＡにおいて、電源回路ＰＳＰＹは、プリアンプＰＲＡＭＰの出力電圧または入力電圧でプリアンプＰＲＡＭＰの電源端子ＶＤＤに流れる変化電流ΔＩｄｄを検出し、この変化電流ΔＩｄｄと逆相の変化電流をプリアンプＰＲＡＭＰに出力することで、受信動作時に生じるプリアンプＰＲＡＭＰの電源電流の変化を相殺し、この電源電流変化による出力雑音を低減することができる。この結果、このトランスインピーダンスアンプＴＩＡを含む光通信モジュールＯＭＤおよびルータ装置を用いることで、高速、かつ高品質な受信動作を実現することが可能となる。
【００５４】
さらに、トランスインピーダンスアンプＴＩＡを含むアナログフロントエンドブロックＡＦＥと伝送速度変換回路ＳＤＣを、ＣＭＯＳプロセスにより一体集積した半導体チップＬＳＩ＿ＯＰとして構成することができるので、高速信号の電気Ｉ／Ｏを削減し、低電力化を実現することが可能となる。
【実施例２】
【００５５】
本発明の実施例２を、図５を用いて説明する。本実施例２は、前記実施例１のトランスインピーダンスアンプＴＩＡを構成するプリアンプＰＲＡＭＰと電源回路ＰＳＰＹの回路構成を具体的に示した例である。
【００５６】
本実施例２において、電源回路ＰＳＰＹは、プリアンプＰＲＡＭＰに電源電圧を供給するレギュレータ（レギュレータＲＥＧ）と、プリアンプＰＲＡＭＰの入力電圧信号または出力電圧信号を入力としてプリアンプＰＲＡＭＰの電源端子に流れる変化電流を検出し、この変化電流と逆相の変化電流を前記レギュレータの出力に加算する電流加算回路（電源電流変化検出・相殺回路ＣＯＶＶＩ）と、前記レギュレータの出力に設けたバイパス容量（バイパスコンデンサＣｂ）とを有することを特徴とする。
【００５７】
＜トランスインピーダンスアンプ＞
図５は、本実施例２におけるルータ装置において、トランスインピーダンスアンプＴＩＡを構成するプリアンプＰＲＡＭＰと電源回路ＰＳＰＹの回路構成の一例を示す回路図である。図５は、前述した図４に示したトランスインピーダンスアンプＴＩＡにおいて、電源回路ＰＳＰＹを、電源ＶＤＤの電圧変動を抑えるバイパスコンデンサＣｂと、プリアンプＰＲＡＭＰの電源電流変化を検出し、この変化電流と逆相の変化電流でプリアンプＰＲＡＭＰの電源電流変化を相殺する電源電流変化検出・相殺回路ＣＯＶＶＩと、プリアンプＰＲＡＭＰの電源を供給するレギュレータＲＥＧとから構成した例である。このトランスインピーダンスアンプＴＩＡの電源は、電源端子ＶＰＷから印加される。
【００５８】
なお、プリアンプＰＲＡＭＰは、前述した図１０に示したプリアンプと同様に、ＭＯＳトランジスタＭ１，Ｍ２，Ｍ３と、定電流源ＩＳ１，ＩＳ２と、負荷抵抗ＲＬ１，ＲＬ２とから構成され、電源回路ＰＳＰＹから電源ＶＤＤが印加される。
【００５９】
図５に示すトランスインピーダンスアンプＴＩＡにおいて、それぞれ、図５（ａ）はプリアンプＰＲＡＭＰの電流変化ΔＩｄｄをプリアンプＰＲＡＭＰの出力電圧で検出する回路構成を、図５（ｂ）はプリアンプＰＲＡＭＰの電流変化ΔＩｄｄをプリアンプＰＲＡＭＰの入力電圧で検出する回路構成を示す。
【００６０】
まず、図５（ａ）に示す回路構成について説明する。レギュレータＲＥＧは、図５（ａ）に示すようにオペアンプで構成可能で、このオペアンプの出力は、出力電位を負極側入力に帰還することで、正極側入力電位が出力される。したがって、正極側入力端子にプリアンプＰＲＡＭＰの電源電圧Ｖｄｄを印加すればよい。一方、プリアンプＰＲＡＭＰの受信動作による電源電流変化は、前述したように受信電流信号に比例する。さらに、プリアンプＰＲＡＭＰの出力電圧も受信電流に比例する。このため、電源電流変化検出・相殺回路ＣＯＶＶＩは、プリアンプＰＲＡＭＰの出力電圧Ｖｏに比例した受信電流と逆相の電流を流すことで、レギュレータＲＥＧの出力に流れる変化電流を相殺することが可能となる。この結果、プリアンプＰＲＡＭＰの電源ＶＤＤの電圧変動を小さく抑えることが可能となる。加えて、レギュレータＲＥＧの出力に設けたバイパスコンデンサＣｂで電源電流変化を吸収し、さらに電源電圧変動を小さく抑えることが可能となる。
【００６１】
次に、図５（ｂ）に示す回路構成について説明する。図５（ｂ）に示す回路構成は、図５（ａ）と同様に、レギュレータＲＥＧがオペアンプで構成され、レギュレータＲＥＧの出力にはバイパスコンデンサＣｂを設けて構成され、図５（ａ）と異なる点は、電源電流変化検出・相殺回路ＣＯＶＶＩは、プリアンプＰＲＡＭＰの入力電圧を入力としている点である。図５（ｂ）に示す回路構成についても、プリアンプＰＲＡＭＰの電流変化が受信電流に比例するため、入力電圧を使っても、この電源電流変化を検出することが可能である。したがって、この回路構成でも、電源電流変化量を検出する機能以外は図５（ａ）と同様な構成であるため、図５（ａ）と同様に、プリアンプＰＲＡＭＰの電源ＶＤＤの電圧変動を小さく抑えることが可能となる。加えて、レギュレータＲＥＧの出力に設けたバイパスコンデンサＣｂで電源電流変化を吸収し、さらに電源電圧変動を小さく抑えることが可能となる。
【００６２】
＜実施例２の効果＞
以上のように、本実施例２によれば、トランスインピーダンスアンプＴＩＡを構成する電源回路ＰＳＰＹを、レギュレータＲＥＧと電源電流変化検出・相殺回路ＣＯＶＶＩとバイパスコンデンサＣｂとで構成することで、前記実施例１と同様の効果が得られると共に、特に、プリアンプＰＲＡＭＰの電源ＶＤＤの電圧変動を小さく抑えることが可能となり、さらに、バイパスコンデンサＣｂで電源電流変化を吸収して電源電圧変動を小さく抑えることが可能となる。
【実施例３】
【００６３】
本発明の実施例３を、図６および図７を用いて説明する。本実施例３は、前記実施例２の電源回路ＰＳＰＹを構成する電源電流変化検出・相殺回路ＣＯＶＶＩの回路構成を具体的に示した例である。
【００６４】
本実施例３において、電流加算回路（電源電流変化検出・相殺回路ＣＯＶＶＩ）は、任意の電流値に調整可能な定電流源（定電流源ＩＳＣ１）と、カレントスイッチ回路（ＭＯＳトランジスタＭＣＳ１，ＭＣＳ２）とを有し、前記カレントスイッチ回路の一方の端子がレギュレータＲＥＧの出力に接続され、もう一方の端子が第１の電源端子に接続され、プリアンプＰＲＡＭＰの入力電圧信号または出力電圧信号の状態によって、前記定電流源の電流がプリアンプＰＲＡＭＰの電源端子に流れる変化電流と逆相となるように前記カレントスイッチ回路を介してレギュレータＲＥＧの出力電流に加算されることを特徴とする。
【００６５】
具体的に、前記カレントスイッチ回路は、互いのソース端子が接続されると共に前記定電流源に接続された第１の電界効果トランジスタ（ＭＯＳトランジスタＭＣＳ１）と第２の電界効果トランジスタ（ＭＯＳトランジスタＭＣＳ２）とを有し、前記第１の電界効果トランジスタのドレインがレギュレータＲＥＧの出力に接続され、前記第２の電界効果トランジスタのドレインが前記第１の電源端子に接続され、前記第１の電界効果トランジスタのゲートがプリアンプＰＲＡＭＰの入力電位変化と同相の出力に接続されていることを特徴とする。
【００６６】
さらに、前記第２の電界効果トランジスタのゲートがローパスフィルタ（抵抗ＲｌｐとコンデンサＣｌｐ）を介して、プリアンプＰＲＡＭＰの出力に接続されていることを特徴とする。
【００６７】
＜トランスインピーダンスアンプ＞
図６は、本実施例３におけるルータ装置において、（ａ），（ｂ）はトランスインピーダンスアンプＴＩＡを構成するプリアンプＰＲＡＭＰと電源回路ＰＳＰＹ（電源電流変化検出・相殺回路ＣＯＶＶＩの具体例）の回路構成の一例を示す回路図である。図６は、図５で示したトランスインピーダンスアンプＴＩＡにおいて、電源電流変化検出・相殺回路ＣＯＶＶＩを差動回路で構成した一例を示す。
【００６８】
それぞれ、図６（ａ）はプリアンプＰＲＡＭＰの電流変化ΔＩｄｄをプリアンプＰＲＡＭＰの出力電圧で検出する回路構成を、図６（ｂ）はプリアンプＰＲＡＭＰの電流変化ΔＩｄｄをプリアンプＰＲＡＭＰの入力電圧で検出する回路構成を示す。
【００６９】
まず、図６（ａ）に示す回路構成について説明する。電源電流変化検出・相殺回路ＣＯＶＶＩは、カレントスイッチ回路を構成するＭＯＳトランジスタＭＣＳ１，ＭＣＳ２と、定電流源ＩＳＣ１と、ローパスフィルタを構成する抵抗ＲｌｐおよびコンデンサＣｌｐで構成される。この電源電流変化検出・相殺回路ＣＯＶＶＩにおいて、ＭＯＳトランジスタＭＣＳ１のドレインはレギュレータＲＥＧの出力に、ＭＯＳトランジスタＭＣＳ２のドレインは電源端子ＶＰＷにそれぞれ接続され、ＭＯＳトランジスタＭＣＳ１，ＭＣＳ２のソースは共通に定電流源ＩＳＣ１に接続され、接地されている。ＭＯＳトランジスタＭＣＳ１のゲートはプリアンプＰＲＡＭＰの出力に接続され、ＭＯＳトランジスタＭＣＳ２のゲートはコンデンサＣｌｐを通じて接地されている。ＭＯＳトランジスタＭＣＳ１のゲートとＭＯＳトランジスタＭＣＳ２のゲートとの間には、抵抗Ｒｌｐが接続されている。
【００７０】
このような回路構成において、ローパスフィルタは、プリアンプＰＲＡＭＰの出力電圧の中心電圧を検出する。このため、電源電流変化検出・相殺回路ＣＯＶＶＩでは、プリアンプＰＲＡＭＰの出力電圧が、ローパスフィルタで検出した中心電圧よりも高い時、つまりハイレベルを出力した時、定電流源ＩＳＣ１の電流がＭＯＳトランジスタＭＣＳ１を介してレギュレータＲＥＧの出力から流れ出ることになる。したがって、プリアンプＰＲＡＭＰの入力に受信電流が流れ込むと、プリアンプＰＲＡＭＰでは、電源電流が受信電流Ｉｉｎ分減少すると同時に、その出力電圧はハイレベルに上昇する。この結果、レギュレータＲＥＧの出力電流は、この時にプリアンプＰＲＡＭＰの電源電流が減少すると同時に電源電流変化検出・相殺回路ＣＯＶＶＩの出力電流が増加するため、受信電流Ｉｉｎと定電流源ＩＳＣ１の電流が同じになるように調整すれば、互いの電流変化量が相殺され、ほとんど変化しないことになる。
【００７１】
次に、図６（ｂ）に示す回路構成について説明する。図６（ｂ）に示す回路構成は、図６（ａ）と同様に、電源電流変化検出・相殺回路ＣＯＶＶＩは、ＭＯＳトランジスタＭＣＳ１，ＭＣＳ２と、定電流源ＩＳＣ１と、抵抗ＲｌｐおよびコンデンサＣｌｐで構成され、図６（ａ）と異なる点は、電源電流変化検出・相殺回路ＣＯＶＶＩはプリアンプＰＲＡＭＰの入力電圧を入力とするため、ＭＯＳトランジスタＭＣＳ１のゲートをプリアンプＰＲＡＭＰの入力に接続している点である。図６（ｂ）に示す回路構成についても、プリアンプＰＲＡＭＰの電流変化が受信電流に比例するため、入力電圧を使っても、この電源電流変化を検出することが可能である。したがって、この回路でも、電源電流変化量を検出する機能以外は図６（ａ）と同様な構成であるため、図６（ａ）と同様に、受信電流Ｉｉｎと定電流源ＩＳＣ１の電流が同じになるように調整すれば、互いの電流変化量が相殺され、ほとんど変化しないことになる。
【００７２】
＜電源電圧の変化による出力雑音の低減効果＞
図７は、前述した図６（ａ）に示したトランスインピーダンスアンプＴＩＡを適用した場合の電源電圧の変化による出力雑音の低減効果の一例を示す説明図である。図７は、６５ｎｍＣＭＯＳデバイスを用いて図６（ａ）で示した例の回路を設計し、レギュレータＲＥＧの出力電流変化量の周波数依存性を求めた一例である。縦軸は、トランスインピーダンスアンプＴＩＡにおいて、レギュレータＲＥＧの出力電流の変化（電源雑音電流［μＡｐｐ］）を、横軸には受信信号の周波数［Ｈｚ］を示している。図７において、破線は電源電流変化検出・相殺回路ＣＯＶＶＩを動作させない場合（ノイズキャンセル無、ｂｓｔ：ベスト、ｔｙｐ：タイプ、ｗｓｔ：ワースト）を、実線は電源電流変化検出・相殺回路ＣＯＶＶＩを動作させた場合（ノイズキャンセル有）を示している。
【００７３】
この図７から、受信電流の周波数成分が数１００ＭＨｚ（１．Ｅ＋０８）以下で、受信動作に発生するプリアンプＰＲＡＭＰの出力に生じる受信電流起因の雑音低減効果が得られることがわかる。図７の例では、電源電流変化検出・相殺回路ＣＯＶＶＩを動作させた場合は、動作させない場合に比べて９２％低減の効果が得られた。数１００ＭＨｚ以上の周波数で、雑音が上昇する原因は、電源電流変化検出・相殺回路ＣＯＶＶＩの動作帯域が数１００ＭＨｚであることに起因する。したがって、この電源電流変化検出・相殺回路ＣＯＶＶＩの動作帯域を上げることで解決される。さらに、前述したように、この周波数帯の雑音に関しては、本実施例で示す電源回路ＰＳＰＹのレギュレータＲＥＧの出力に設けたバイパスコンデンサＣｂによって、その電流変化による電圧変動を吸収することが可能である。
【００７４】
この図７に示す電源電圧の変化による出力雑音の低減効果は、図６（ａ）に示したトランスインピーダンスアンプＴＩＡに代えて、前述した図６（ｂ）に示したトランスインピーダンスアンプＴＩＡを適用した場合にも同様に得ることが可能である。
【００７５】
＜実施例３の効果＞
以上のように、本実施例３によれば、トランスインピーダンスアンプＴＩＡを構成する電源回路ＰＳＰＹにおいて、この電源回路ＰＳＰＹ内の電源電流変化検出・相殺回路ＣＯＶＶＩを、ＭＯＳトランジスタＭＣＳ１，ＭＣＳ２と定電流源ＩＳＣ１と抵抗ＲｌｐおよびコンデンサＣｌｐとで構成することで、前記実施例１と同様の効果が得られると共に、特に、電源電流変化検出・相殺回路ＣＯＶＶＩの動作帯域を上げることで受信電流起因の雑音低減効果を得ることが可能となり、さらに、バイパスコンデンサＣｂによって電流変化による電圧変動を吸収することが可能となる。
【実施例４】
【００７６】
本発明の実施例４を、図８を用いて説明する。本実施例４は、前記実施例２の電源回路ＰＳＰＹを構成する電源電流変化検出・相殺回路ＣＯＶＶＩの回路構成を具体的に示した例であり、前記実施例３の図６とは別の例である。
【００７７】
本実施例４において、電流加算回路（電源電流変化検出・相殺回路ＣＯＶＶＩ）を構成するカレントスイッチ回路は、第１の電界効果トランジスタ（ＭＯＳトランジスタＭＣＳ１）と第２の電界効果トランジスタ（ＭＯＳトランジスタＭＣＳ２）とを有し、前記第２の電界効果トランジスタのゲートが閾値検出回路ＡＴＣの出力に接続されていることを特徴とする。
【００７８】
＜トランスインピーダンスアンプ＞
図８は、本実施例４におけるルータ装置において、トランスインピーダンスアンプＴＩＡを構成するプリアンプＰＲＡＭＰと電源回路ＰＳＰＹ（電源電流変化検出・相殺回路ＣＯＶＶＩの別の具体例）の回路構成の一例を示す回路図である。図８は、図６で示した電源電流変化検出・相殺回路ＣＯＶＶＩとは別の構成例を示す。
【００７９】
図８に示すトランスインピーダンスアンプＴＩＡでは、電源電流変化検出・相殺回路ＣＯＶＶＩを構成する差動回路の入力をポストアンプＰＳＡＭＰの差動入力端子に接続（ＭＯＳトランジスタＭＣＳ１のゲートをポストアンプＰＳＡＭＰの正極側入力端子に接続し、ＭＯＳトランジスタＭＣＳ２のゲートをポストアンプＰＳＡＭＰの負極側入力端子に接続、別の観点では、ＭＯＳトランジスタＭＣＳ１のゲートを閾値検出回路ＡＴＣの入力に接続し、ＭＯＳトランジスタＭＣＳ２のゲートを閾値検出回路ＡＴＣの出力に接続）し、図６の回路で電源電流変化検出・相殺回路ＣＯＶＶＩ内に設けたローパスフィルタの機能を閾値検出回路ＡＴＣで兼用する構成にしている。この回路でも、電源電流変化検出・相殺回路ＣＯＶＶＩが前述の図６で示した回路と同じ機能を持つため、同じ動作と効果が得られる。
【００８０】
なお、図８においては、プリアンプＰＲＡＭＰの電流変化ΔＩｄｄをプリアンプＰＲＡＭＰの出力電圧で検出する回路構成を示したが、プリアンプＰＲＡＭＰの電流変化ΔＩｄｄをプリアンプＰＲＡＭＰの入力電圧で検出する回路構成においても同様である。
【００８１】
＜実施例４の効果＞
以上のように、本実施例４によれば、トランスインピーダンスアンプＴＩＡを構成する電源回路ＰＳＰＹ内の電源電流変化検出・相殺回路ＣＯＶＶＩにおいて、カレントスイッチ回路のＭＯＳトランジスタＭＣＳ２のゲートを閾値検出回路ＡＴＣの出力に接続することで、前記実施例１と同様の効果が得られると共に、特に、ローパスフィルタの機能を閾値検出回路ＡＴＣで兼用することが可能となる。
【実施例５】
【００８２】
本発明の実施例５を、図９を用いて説明する。本実施例５は、前記実施例２の電源回路ＰＳＰＹを構成する電源電流変化検出・相殺回路ＣＯＶＶＩの回路構成を具体的に示した例であり、前記実施例３の図６および前記実施例４の図８とは別の例である。
【００８３】
本実施例５において、電流加算回路（電源電流変化検出・相殺回路ＣＯＶＶＩ）は、電界効果トランジスタ（ＭＯＳトランジスタＭＰＳ１）と、任意の抵抗値に設定可能な抵抗（抵抗ＲＥＰＳ１）とを有し、前記電界効果トランジスタのソースが前記抵抗で接地され、ドレインがレギュレータＲＥＧの出力に接続されたソース接地型増幅回路で構成されていることを特徴とする。
【００８４】
＜トランスインピーダンスアンプ＞
図９は、本実施例５におけるルータ装置において、トランスインピーダンスアンプＴＩＡを構成するプリアンプＰＲＡＭＰと電源回路ＰＳＰＹ（電源電流変化検出・相殺回路ＣＯＶＶＩのさらに別の具体例）の回路構成の一例を示す回路図である。図９は、図６で示した電源電流変化検出・相殺回路ＣＯＶＶＩおよび図８で示した電源電流変化検出・相殺回路ＣＯＶＶＩとはさらに別の構成例を示す。
【００８５】
図９に示すトランスインピーダンスアンプＴＩＡでは、電源回路ＰＳＰＹにおいて、電源電流変化検出・相殺回路ＣＯＶＶＩが、プリアンプＰＲＡＭＰの入力電圧でプリアンプＰＲＡＰの電源端子に流れる変化電流を検出し、その変化電流の逆相電流を出力することで電源電流変化を相殺するソース接地型増幅回路で構成している。このソース接地型増幅回路は、ＭＯＳトランジスタＭＰＳ１と、任意の抵抗値に設定可能な抵抗ＲＥＰＳ１とで構成され、ＭＯＳトランジスタＭＰＳ１のソースが抵抗ＲＥＰＳ１で接地され、ドレインがレギュレータＲＥＧの出力に接続され、ゲートがプリアンプＰＲＡＭＰの入力に接続されている。この回路では、電源電流変化を相殺する電流を抵抗ＲＥＰＳ１で調整することで、レギュレータＲＥＧの出力電流変化量を低減し、受信動作によるプリアンプＰＲＡＭＰの出力雑音を低減することが可能となる。
【００８６】
なお、図９においては、プリアンプＰＲＡＭＰの電流変化ΔＩｄｄをプリアンプＰＲＡＭＰの入力電圧で検出する回路構成を示したが、プリアンプＰＲＡＭＰの電流変化ΔＩｄｄをプリアンプＰＲＡＭＰの出力電圧で検出する回路構成においても同様である。
【００８７】
＜実施例５の効果＞
以上のように、本実施例５によれば、トランスインピーダンスアンプＴＩＡを構成する電源回路ＰＳＰＹにおいて、この電源回路ＰＳＰＹ内の電源電流変化検出・相殺回路ＣＯＶＶＩを、ＭＯＳトランジスタＭＰＳ１と抵抗ＲＥＰＳ１とで構成することで、前記実施例１と同様の効果が得られると共に、特に、電源電流変化を相殺する電流を抵抗ＲＥＰＳ１で調整することで、レギュレータＲＥＧの出力電流変化量を低減し、受信動作によるプリアンプＰＲＡＭＰの出力雑音を低減することが可能となる。
【００８８】
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８９】
なお、本発明のトランスインピーダンスアンプは、このトランスインピーダンスアンプを含んだ光通信モジュール、およびこの光通信モジュールを含んだ光通信装置に関し、特に、装置内で光ファイバケーブルを介した通信を行う光通信モジュールおよびルータ装置に適用して有益なものであり、これに限らず、サーバ装置等の光通信装置、およびその部品の一つでありレーザダイオードとフォトダイオードを用いて光通信を行う光通信モジュール製品全般に対して広く適用可能である。
【符号の説明】
【００９０】
ＩＦＣ（ＩＦＣ［１］，ＩＦＣ［２］，…）  インタフェースカード
ＳＷＣ  スイッチカード
ＢＫＰ  バックプレーン
ＬＳＩ（ＬＳＩ＿ＬＧｉ，ＬＳＩ＿ＬＧｓ）  論理デバイス
ＯＭＤ（ＯＭＤｉ，ＯＭＤｓ）  光通信モジュール
ＣＮ（ＣＮｉ，ＣＮｓ）  光コネクタ
ＯＦ（ＯＦｒｘ，ＯＦｔｘ）  光通信線路
ＯＢＫ  光素子ブロック
ＬＤ  レーザダイオード
ＰＤ  フォトダイオード
ＡＦＥ  アナログフロントエンドブロック
ＬＤＤ  レーザダイオードドライバ
ＴＩＡ  トランスインピーダンスアンプ
ＳＤＣ  伝送速度変換回路
ＬＳＩ＿ＯＰ  半導体チップ
ＰＲＡＭＰ  プリアンプ
ＡＴＣ  閾値検出回路
ＰＳＡＭＰ  ポストアンプ
ＰＳＰＹ  電源回路
ＶＰＷ  電源端子（トランスインピーダンスアンプ）
ＶＤＤ  電源端子（プリアンプ）
ＣＯＶＶＩ  電源電流変化検出・相殺回路
ＲＥＧ  レギュレータ
Ｃｂ  バイパスコンデンサ
ＭＣＳ１，ＭＣＳ２  ＭＯＳトランジスタ
ＩＳＣ１  定電流源
Ｒｌｐ  抵抗（ローパスフィルタ）
Ｃｌｐ  コンデンサ（ローパスフィルタ）
ＭＰＳ１  ＭＯＳトランジスタ
ＲＥＰＳ１  抵抗
Ｍ１，Ｍ２，Ｍ３  ＭＯＳトランジスタ
ＩＳ１，ＩＳ２  定電流源
ＲＬ１，ＲＬ２  負荷抵抗
Ｃｂｐ  バイパスコンデンサ
【図１】
0005608612.tif 000002
【図２】
0005608612.tif 000003
【図３】
0005608612.tif 000004
【図４】
0005608612.tif 000005
【図５】
0005608612.tif 000006
【図６】
0005608612.tif 000007
【図７】
0005608612.tif 000008
【図８】
0005608612.tif 000009
【図９】
0005608612.tif 000010
【図１０】
0005608612.tif 000011