(57)【要約】  ＤＶＤ−ＲＡＭフォーマットのように、ディスクから読み取った信号に急激なＤＣレベル差があるような場合にでも、低コストを図り且つ、ＤＣレベルを遮断し、適正なＡ／Ｄ入力レベルに引き込むことが可能な信号処理装置を得ることを目的としている。  第１のオフセット部１でデータ部とＣＡＰＡ部の急激なＤＣレベル差を吸収し、第２のオフセット部２でディスク製造段階のばらつき等により発生するアシンメトリを補正する。また、制御部７において、上記二つのオフセット部を排他的に動作させる制御信号を生成し、双方のオフセット部を制御する。
2009001521.tif 000002
【特許請求の範囲】
【請求項１】
再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部と、
再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部と、
前記第１および第２のオフセット部のいずれか一方の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部と、
該Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｍ倍（ｍは正整数）の周期のクロックでピーク検出動作を行うピーク検出部と、
前記Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｎ倍（ｎは正整数）の周期のクロックでボトム検出動作を行うボトム検出部と、
前記ピーク検出部の出力および前記ボトム検出部の出力を入力とし、前記Ａ／Ｄ変換部への入力における信号オフセットを演算してオフセット情報信号を出力するオフセット検出部と、
前記オフセット検出部から出力されたオフセット情報信号により前記第１および第２のオフセット部によるオフセット制御を、排他的に制御する制御部とを備え、
再生信号の局所変動によらず前記Ａ／Ｄ変換部への入力におけるオフセットを略一定に保つ、
ことを特徴とする信号処理装置。
【請求項２】
請求項１記載の信号処理装置において、
前記第１および第２のオフセット部の一方は高速動作をし、他方は低速動作する、
ことを特徴とする信号処理装置。
【請求項３】
請求項１記載の信号処理装置において、
ゲート信号を生成するゲート生成部を、さらに備え、
前記制御部は、前記オフセット情報信号および前記ゲート信号により、前記第１および第２のオフセット部によるオフセット制御を、排他的に制御するものであり、
再生信号の局所変動によらず前記Ａ／Ｄ変換部への入力におけるオフセットを略一定に保つ、
ことを特徴とする信号処理装置。
【請求項４】
請求項３記載の信号処理装置において、
前記ゲート生成部から出力されるゲート信号は、
記録媒体上のデータが書き込まれた領域と、書き込まれていない領域とを区別する信号である、
ことを特徴とする信号処理装置。
【請求項５】
請求項３記載の信号処理装置において、
前記ゲート生成部から出力されるゲート信号は、
記録媒体上のアドレスデータが記録されるヘッダ領域と、ユーザデータの記録されるデータ領域とを区別する信号である、
ことを特徴とする信号処理装置。
【請求項６】
請求項３記載の信号処理装置において、
前記ゲート生成部は、
該ゲート生成部から出力されるゲート信号を、記録媒体のアドレス情報を取得する前とアドレス情報を取得する後とで異なる種類のゲート信号に設定する、
ことを特徴とする信号処理装置。
【請求項７】
請求項３記載の信号処理装置において、
前記制御部から出力される制御信号の情報を保持する記憶部をさらに備え、
前記ゲート生成部から出力されるゲート信号によって前記制御部に入力する保持情報を制御する、
ことを特徴とする信号処理装置。
【請求項８】
請求項７記載の信号処理装置において、
前記ゲート生成部から出力されるゲート信号は、
記録媒体上のアドレスデータが記録されるヘッダ領域と、ユーザデータの記録されるデータ領域とを区別する信号である、
ことを特徴とする信号処理装置。
【請求項９】
再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部と、
再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部と、
前記第１および第２のオフセット部のいずれか一方の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部と、
該Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｍ倍（ｍは正整数）の周期のクロックでピーク検出動作を行うピーク検出部と、
前記Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｎ倍（ｎは正整数）の周期のクロックでボトム検出動作を行うボトム検出部と、
前記ピーク検出部の出力および前記ボトム検出部出力を入力とし、前記Ａ／Ｄ変換部への入力における信号オフセットを演算してオフセット情報信号を出力するオフセット検出部と、
前記オフセット検出部から出力されたオフセット情報信号により前記第１のオフセット部および前記第２のオフセット部のオフセット制御を、排他的に制御するとともに、ホールド信号の入力により制御動作のホールドあるいは制御速度の切り換えが可能な制御部とを備え、
再生信号の局所変動によらずＡ／Ｄ変換部への入力における信号オフセットを略一定に保つ、
ことを特徴とする信号処理装置。
【請求項１０】
請求項９記載の信号処理装置において、
前記ピーク検出部および前記ボトム検出部の出力を入力として前記Ａ／Ｄ変換部への入力における信号振幅を演算して振幅情報を出力する信号検出部と、
前記Ａ／Ｄ変換部の出力、前記ボトム検出部の出力、前記オフセット検出部の出力あるいは前記振幅情報信号の少なくとも１つを入力とし、外部入力信号の欠落を検出してホールド信号を出力するホールド信号生成部とを、さらに備え、
前記ホールド信号により前記制御部の制御動作のホールドあるいは制御速度の切り換えが可能である、
ことを特徴とする信号処理装置。
【請求項１１】
再生信号入力に対し設定した値に応じたゲインを与える可変ゲインアンプと、
該可変ゲインアンプの出力を入力とし、該入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部と、
該第１のオフセット部の出力を入力とし、該入力に対しゲイン制御信号入力に応じたゲインを与える可変ゲインアンプ部と、
該可変ゲインアンプ部の出力を入力とし、該入力に対しオフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部と、
該第２のオフセット部出力を入力とし、高周波帯域を強調するイコライザ部と、
該イコライザ部の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部と、
該Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｍ倍（ｍは正整数）の周期のクロックでピーク検出動作を行うピーク検出部と、
前記Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｎ倍（ｎは正整数）の周期のクロックでボトム検出動作を行うボトム検出部と、
前記ピーク検出部の出力および前記ボトム検出部の出力を入力とし、前記Ａ／Ｄ変換部への入力における信号オフセットを演算してオフセット情報信号を出力するオフセット検出部と、
前記ピーク検出部の出力および前記ボトム検出部の出力を入力とし前記Ａ／Ｄ変換部への入力における信号振幅を演算して振幅情報信号を出力する振幅検出部と、
前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインアンプ部の制御を行うゲイン制御部と、
前記オフセット検出部から出力されたオフセット情報信号とオフセット目標値との大小関係に応じて前記第１及び第２のオフセット部の制御を行うオフセット制御部とを備え、
再生信号の局所変動によらず前記Ａ／Ｄ変換部への入力における信号振幅及びオフセットを略一定に保つ、
ことを特徴とする信号処理装置。
【請求項１２】
請求項１１記載の信号処理装置において、
前記イコライザ部と前記Ａ／Ｄ変換部との間に、
該イコライザ部の出力を入力とし、該入力に対し、設定した値に応じたＤＣオフセットを与える第３のオフセット部と、
該第３のオフセット部の出力を入力とし、該入力に固定ゲインを与えて前記Ａ／Ｄ変換部に出力する固定ゲインアンプ部とを、さらに備えた、
ことを特徴とする信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報記録媒体上の記録情報をアナログ―ディジタル変換してデータを再生する信号処理装置に関するものであり、特に、Ａ／Ｄコンバータの入力ダイナミックレンジを効率よく使用するためにアナログ信号のＤＣ電圧を調整する技術の改良に関するものである。
【背景技術】
【０００２】
従来は、アナログ信号処理ＩＣとディジタル信号処理ＬＳＩとが別チップで構成されていたが、これらを１チップ化することにより、回路規模、実装面積および外付け部品を削減する等の取り組みがなされている。また、アナログ信号処理回路のディジタル信号処理回路化を進めることで、半導体プロセスシュリンクによるコストダウン効果を容易に享受することができる。【０００３】
これらの取り組みにともない、従来の信号処理回路では、アナログ信号からディジタル信号に変換する（以下、Ａ／Ｄ変換と呼ぶ）部分において効率よくＡ／Ｄ変換を行うこと、すなわちＡ／Ｄ変換器の入力ダイナミックレンジ範囲内で且つ最大振幅でアナログ信号をディジタルに変換することが求められる。【０００４】
このような従来の技術としては、たとえば特許文献１に記載されたものが知られている。【０００５】
図２は特許文献１に示された従来の信号処理装置を、説明が容易となるように、適宜書き換えたものである。【０００６】
この従来の信号処理装置は、例えば、情報記録媒体から再生された再生信号入力に含まれる低域成分を遮断することにより、再生信号入力からＤＣオフセットを除去するハイパスフィルタ８と、このハイパスフィルタ８によりＤＣオフセットを除去された再生信号入力に対し、ゲイン制御信号入力に応じたゲインを与える可変ゲインアンプ部９と、この可変ゲインアンプ部９の出力を入力とし波形等化処理を行うイコライザ部１０と、このイコライザ部１０の出力を入力としオフセット制御入力に応じたＤＣオフセットを与えるオフセット部１１と、このオフセット部１１の出力を入力とし、アナログ−ディジタル変換を行うＡ／Ｄ変換部３と、このＡ／Ｄ変換部３で得られたサンプリングデータからピーク検出動作を行うピーク検出部４と、前記Ａ／Ｄ変換部３で得られたサンプリングデータからそのボトム検出動作を行うボトム検出部５と、これらピーク検出値およびボトム検出値からＡ／Ｄ変換部３入力での振幅情報を演算する振幅検出部１２と、これらピーク検出値およびボトム検出値からＡ／Ｄ変換部３入力でのオフセット情報を演算するオフセット検出部６と、この振幅検出部１２で得られた振幅情報に基づいてＡ／Ｄ変換部３の入力振幅が一定になるように可変ゲインアンプ部９を制御するゲイン制御部１４と、このオフセット検出部６から得られたオフセット情報に基づいてＡ／Ｄ変換部３の入力オフセットが一定になるようにオフセット部１１を制御するオフセット制御部１３とから構成される。【０００７】
次に、動作について説明する。例えば、光ディスク等の情報記録媒体に記録された記録信号が、光ピックアップ等の再生手段により再生される。この再生信号入力は、ハイパスフィルタ８により、その低域成分が除去され、可変ゲインアンプ部９に出力される。【０００８】
可変ゲインアンプ部９は、Ａ／Ｄ変換部３の入力振幅が一定となるように制御され、ハイパスフィルタ８からの入力信号にこの制御されたゲインを与える。イコライザ部１０は、この可変ゲインアンプ部９の出力信号に対し、等化処理を行う。【０００９】
オフセット部１１は、Ａ／Ｄ変換部３の入力オフセットが一定になるように制御され、イコライザ部１０からの入力信号にこの制御されたオフセットを与える。【００１０】
Ａ／Ｄ変換部３は、オフセット部１１の出力信号をアナログ信号からディジタル信号に変換する。ピーク検出部４は、このＡ／Ｄ変換部３の出力信号のピークを検出し、ボトム検出部５は、このＡ／Ｄ変換部３の出力信号のボトムを検出する。【００１１】
振幅検出部１２は、ピーク検出部４およびボトム検出部５の検出信号からＡ／Ｄ変換部３の入力の振幅情報を演算することで、その振幅情報を検出する。ゲイン制御部１４は、振幅検出部１２が検出した振幅情報に基づき、Ａ／Ｄ変換部３の入力振幅が一定となるように、可変ゲインアンプ部９が与えるゲインを制御する。【００１２】
オフセット検出部６は、ピーク検出部４およびボトム検出部５の検出信号からＡ／Ｄ変換部３入力のオフセット情報を演算することで、そのオフセット情報を検出する。オフセット制御部１３は、オフセット検出部６が検出したオフセット情報に基づき、Ａ／Ｄ変換部３の入力オフセットが一定になるように、オフセット制御部１３が与えるオフセットを制御する。【００１３】
ここで、前記イコライザ部１０の機能についてさらに説明する。高密度記録された光記録媒体等を再生する場合、光学的な周波数特性により短い記録マークの信号振幅が低下してしまう。このため、イコライザ部１０はこの周波数帯域をブーストアップすることにより、信号のＳＮＲ（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  Ｒａｔｉｏ）を改善する。【００１４】
次に前記オフセット部１１の機能についてより詳しく説明する。前記ハイパスフィルタ８の入力信号は、該ハイパスフィルタ８を通過することによりＤＣフリーとなるが、情報記録媒体の製造段階でのばらつきにより記録マークが本来の長さよりも大きく形成されたり、小さく形成されたりする場合等には、信号の“Ｈ”区間と“Ｌ”区間との比率が５０：５０からずれるため、再生信号の平均ＤＣレベルが再生信号の上下ピークのセンター位置からずれる現象が発生する。本現象は、記録条件が最適でない場合に多く発生し、一般的にアシンメトリと呼ばれる。【００１５】
アシンメトリを有する再生信号がハイパスフィルタ８を通過すると、そのＤＣ成分がカットされ、図３に示すように、Ａ／Ｄ変換部３の入力信号にＤＣオフセットが発生する。ＤＣオフセットが大きくなると再生信号波形がＡ／Ｄ変換部３の入力ダイナミックレンジを越えてしまうために、波形の一部が欠落し正しいＡ／Ｄ変換が行えなくなってしまうという問題が発生するが、図２に示す従来例の構成では、ハイパスフィルタ８の後方にオフセット部１１を備え、オフセット制御部１３によりオフセット部１１を制御する制御ループを持つことで、アシンメトリを有する再生信号が入力された場合でも、この再生信号がＡ／Ｄ変換部３の入力ダイナミックレンジに効率的に収めるようにすることができる。【００１６】
次に光ディスクの一種類である、ＤＶＤ−ＲＡＭのフォーマットについて説明する。【００１７】
ＤＶＤ−ＲＡＭの物理フォーマットには、ウォブル・ランドグルーブ方式が採用されている。ウォブル・ランドグルーブ方式とは、図４に示すように、レーザ光が照射される側から見て、光ディスク面に記録された凸状のグルーブトラック１５と凹状のランドトラック１６とに、それぞれマークを記録する方式である。【００１８】
グルーブトラック１５及びランドトラック１６は、それぞれセクタと呼ばれる単位で区切られており、各セクタの先頭にヘッダ領域１７が設けられている。このヘッダ領域１７には、セクタアドレス情報がピット列の形態で製造時に記録されている。このため、ウォブル・ランドグルーブ方式では、ヘッダ領域１７のピット列を読み取ることにより、セクタアドレスの検出が可能とされている。【００１９】
なお、このヘッダ領域１７では、ピット列がトラック方向に２分割されており、それぞれのピット列がＣＡＰＡ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ａｌｌｏｃａｔｅｄ  Ｐｉｔ  Ａｄｄｒｅｓｓ）と呼ばれる形態、つまり、各トラックに対して、それぞれ、光ディスクのラジアル方向に交互にトラック幅（ピッチ）の半分の間隔でオフセットするように配置されている。【００２０】
ところで、このＤＶＤ−ＲＡＭフォーマットのようなフォーマットを有する情報記録媒体を再生する従来の技術として、たとえば特許文献２に記載されたものが知られている。【００２１】
図５は、特許文献２に示された従来の光ディスク再生装置のフロントエンド部分を示している。すなわち、光ディスク１８は、スピンドルモータ１９によって回転駆動された状態で、光ヘッド２０によりその記録データの読み取りが行なわれる。まず、光ヘッド２０では、レーザダイオード２０ａから発生されたレーザ光が、ビームスプリッタ２０ｂを直進し対物レンズ２０ｃを介して光ディスク１８の記録面上に照射される。そして、光ディスク１８から反射されたレーザ光が逆行し、対物レンズ２０ｃを介して、ビームスプリッタ２０ｂに到来すると、ビームスプリッタ２０ｂで進行方向に対し略直角に反射されて光ディテクタ２０ｄにより受光される。【００２２】
この光ディテクタ２０ｄは、その受光領域が、光ディスク１８上のトラック列に対して、ラジアル方向とタンジェンシャル方向とにそれぞれ２分割されて、合計４つの受光領域に分割されている。この光ディテクタ２０ｄの４つの受光領域から得られる各電気的信号は、それぞれＩ／Ｖ変換増幅器２１ａ、２１ｂ、２１ｃおよび２１ｄにより電流信号から電圧信号に変換されたあと、加算器２２でレベル加算されることにより、和信号が生成される。【００２３】
この和信号は、図６（ａ）に示すように、ヘッダ領域１７で得られるＤＣレベルの方が、データ領域で得られるＤＣレベルに対して高くなっている。【００２４】
このように、データ領域における和信号のＤＣレベルが低くなるのは、グルーブトラック１５とランドトラック１６とにその高さの差があるためで、これら両トラックの反射光が混合されると、波長に対する位相が異なる光同士が干渉を起こし弱めあうからである。【００２５】
このため、光ディスク装置では、加算器２２から出力された和信号を、ハイパスフィルタ８に通して和信号中の直流成分を遮断することにより、ヘッダ領域１７とデータ領域２３とのＤＣレベルの差を吸収するようにしている。このハイパスフィルタ８によってＤＣレベルの差がなくなった和信号が、図２に示す可変ゲインアンプ部９に入力される。【００２６】
ところで、上記ハイパスフィルタ８は、和信号のＤＣレベルが変わった時点、つまり、データ領域の和信号からヘッダ領域の和信号に変わった時点、または、ヘッダ領域の和信号からデータ領域の和信号に変わった時点で、変化後の和信号の直流レベルを迅速に吸収するために、その動作の時定数を短く設定する必要がある。【００２７】
一方、ハイパスフィルタ８は、その動作の時定数を短く設定すると、入力されるデータの低域成分に歪みを生じさせるという不都合が生じる。【００２８】
このため光ディスク装置では、和信号を図５の引き込みパルス生成回路２４に供給し、図６（ｂ）に示すように、和信号の直流レベルが変わった時点で一定期間Ｈレベルとなる引き込みパルスを発生させ、ハイパスフィルタ８に供給している。このハイパスフィルタ８は、引き込みパルスのＨレベル区間とＬレベル区間とで、その動作の時定数が短い状態と長い状態とに切り替えられる。【００２９】
これにより、ハイパスフィルタ８は、図６（ｃ）に示すように、直流レベルが変化した後の和信号を、直流レベルが遮断された状態に迅速に引き込むことができるとともに、引き込み後の和信号に歪みを生じさせないようにすることができる。【００３０】
ハイパスフィルタ８の構成例を図７に示す。【００３１】
ハイパスフィルタ８は、ＬＳＩの端子２５，２６および２７の間に容量２８と２９とを備え、容量２８もしくは容量２９とＬＳＩ内部の抵抗３０とで、ハイパスフィルタ８を構成する。容量２８と２９の接続選択は、ＬＳＩ内部にアナログスイッチ３１，３２を設け、引き込みパルス制御部２４からの制御信号により、いずれか一方がオン、他方がオフになるようにその切り替えを行っている。【００３２】
求められるハイパスフィルタ８のカットオフ周波数は、データ領域では数十Ｈｚであり、ヘッダ領域のＤＣ差を吸収する際には、数百ｋＨｚに設定することが必要になってくるので、約一万倍のオーダーでカットオフ周波数を切り替える必要がある。【００３３】
カットオフ周波数の切り替え手段の別の方法として、抵抗値を切り替えるという方法もあるが、ＬＳＩ内部の抵抗を用いる場合、約一万倍の抵抗値を持つ抵抗対を精度よく作ることは困難である。また、同様に約一万倍の容量値を持つ容量対を作ることも困難なので、図７に示すようにＬＳＩに外付けされる容量を用いて容量値の切り替えができる構成、または容量値ではなく、外部の抵抗を用いて抵抗値の切り替えができる構成とすることが必要である。
【特許文献１】国際公開第０３／０７７２４８号パンフレット
【特許文献２】特開２０００−１８２２３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００３４】
図８は、半導体のプロセスルールと、チップ面積におけるパッド面積の比率との関係を表したグラフである。パッドとはＬＳＩの端子をワイヤーでつなぐときに、ワイヤー３３を張る部分の電極のことである。図９に示すように、リードフレーム３４の先はＬＳＩの端子となる部分であり、半導体チップ３５上の周縁部に存在する電極がパッド３６である。ＬＳＩは図９の外面を樹脂で封止し、その後、端子部分を切断することにより完成する。【００３５】
図８が示すように、同じ回路規模の半導体チップを想定した場合、パッドの面積は、プロセスルールに関係なく、同等の面積が必要である。従って、同じ機能の回路を搭載している場合、プロセスルールが小さくなるとパッド部分の面積比が大きくなるため、コスト的に不利になる。【００３６】
図１０は、チップ図面の大まかな模式図である。図１０において、３７は実際の回路部分であり、３６はパッドである。【００３７】
図１０では、パッド数で半導体チップサイズが決定し、プロセスシュリンクの効果が発揮されない。つまり、今後さらに半導体プロセスルールのシュリンクが進むと、端子数の削減が重要な課題になってくることが予想される。【００３８】
ところで、図７に示すように、入力信号のＤＣ電圧差を吸収するための、従来のハイパスフィルタ８の構成では、端子が３つ必要である。【００３９】
またＳ／Ｎ特性を改善する目的で、再生信号を差動伝送方式により伝送するようにした場合には、従来技術では端子が６つ必要となり、さらに端子数が増加するといった問題がある。【００４０】
本発明は、上記従来の問題点を解決するためになされたもので、急激なＤＣ差を吸収するためにハイパスフィルタの時定数を切り替える方法ではなく、オフセット制御を効果的に行うことで、互いに異なる再生区間における再生信号のＤＣ成分の差を吸収することが可能な信号処理装置を得ることを目的とする。
【課題を解決するための手段】
【００４１】
上記目的を達成するために、本発明は、再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部と、再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部と、前記第１および第２のオフセット部のいずれか一方の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部と、該Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｍ倍（ｍは正整数）の周期のクロックでピーク検出動作を行うピーク検出部と、前記Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｎ倍（ｎは正整数）の周期のクロックでボトム検出動作を行うボトム検出部と、前記ピーク検出部の出力および前記ボトム検出部の出力を入力とし、前記Ａ／Ｄ変換部への入力における信号オフセットを演算してオフセット情報信号を出力するオフセット検出部と、前記オフセット検出部から出力されたオフセット情報信号により前記第１および第２のオフセット部によるオフセット制御を、排他的に制御する制御部とを備え、再生信号の局所変動によらず前記Ａ／Ｄ変換部への入力におけるオフセットを略一定に保つことを特徴とするものである。【００４２】
上記構成により、急激なＤＣ電圧差が存在する再生信号が入力される場合に、端子を増加させずにＤＣ差を吸収し、Ａ／Ｄ変換部入力におけるオフセットを略一定に保つことができる。【００４３】
また、本発明は、ゲート信号を生成するゲート生成部をさらに備え、前記制御部は、前記オフセット情報信号および前記ゲート信号により、前記第１および第２のオフセット部によるオフセット制御を、排他的に制御するものであり、再生信号の局所変動によらず前記Ａ／Ｄ変換部への入力におけるオフセットを略一定に保つ、ことを特徴とするものである。【００４４】
上記構成により、急激なＤＣ差が存在する再生信号が入力される場合に、端子を増加させずにＤＣ差を吸収し、また、情報記録媒体のフォーマットに合った効率のよい制御を行うことにより、Ａ／Ｄ変換部入力におけるオフセットを略一定に保つことができる。【００４５】
また、本発明によれば、前記制御部から出力される制御信号の情報を保持する記憶部をさらに備え、前記ゲート生成部から出力されるゲート信号によって前記制御部に入力する保持情報を制御する、ことを特徴とするものである。【００４６】
上記構成により、急激なＤＣ差が存在する再生信号が入力される場合に、端子を増加させずにＤＣ差を吸収し、また、記憶部を設けオフセット部の制御量を保持することで、ＤＣ差を引き込むまでの時間を短くすることができる。【００４７】
また、本発明によれば、再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部と、再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部と、前記第１および第２のオフセット部のいずれか一方の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部と、該Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｍ倍（ｍは正整数）の周期のクロックでピーク検出動作を行うピーク検出部と、前記Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｎ倍（ｎは正整数）の周期のクロックでボトム検出動作を行うボトム検出部と、前記ピーク検出部の出力および前記ボトム検出部出力を入力とし、前記Ａ／Ｄ変換部への入力における信号オフセットを演算してオフセット情報信号を出力するオフセット検出部と、前記オフセット検出部から出力されたオフセット情報信号により前記第１のオフセット部および前記第２のオフセット部のオフセット制御を、排他的に制御するとともに、ホールド信号の入力により制御動作のホールドあるいは制御速度の切り換えが可能な制御部とを備え、再生信号の局所変動によらずＡ／Ｄ変換部への入力における信号オフセットを略一定に保つ、ことを特徴とするものである。【００４８】
上記構成により、再生信号の局所変動によらずＡ／Ｄ変換部入力における信号オフセットを略一定に保つことができる。【００４９】
また、本発明によれば、再生信号入力に対し設定した値に応じたゲインを与える可変ゲインアンプと、該可変ゲインアンプの出力を入力とし、該入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部と、該第１のオフセット部の出力を入力とし、該入力に対しゲイン制御信号入力に応じたゲインを与える可変ゲインアンプ部と、該可変ゲインアンプ部の出力を入力とし、該入力に対しオフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部と、該第２のオフセット部出力を入力とし、高周波帯域を強調するイコライザ部と、該イコライザ部の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部と、該Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｍ倍（ｍは正整数）の周期のクロックでピーク検出動作を行うピーク検出部と、前記Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｎ倍（ｎは正整数）の周期のクロックでボトム検出動作を行うボトム検出部と、前記ピーク検出部の出力および前記ボトム検出部の出力を入力とし、前記Ａ／Ｄ変換部への入力における信号オフセットを演算してオフセット情報信号を出力するオフセット検出部と、前記ピーク検出部の出力および前記ボトム検出部の出力を入力とし前記Ａ／Ｄ変換部への入力における信号振幅を演算して振幅情報信号を出力する振幅検出部と、前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインアンプ部の制御を行うゲイン制御部と、前記オフセット検出部から出力されたオフセット情報信号とオフセット目標値との大小関係に応じて前記第１及び第２のオフセット部の制御を行うオフセット制御部とを備え、再生信号の局所変動によらず前記Ａ／Ｄ変換部への入力における信号振幅及びオフセットを略一定に保つことを特徴とするものである。【００５０】
上記構成により、前記Ａ／Ｄ変換部入力における信号振幅及びオフセットを略一定に保つことができる。【００５１】
また、本発明によれば、前記イコライザ部と前記Ａ／Ｄ変換部との間に、該イコライザ出力を入力とし、該入力に対し、設定した値に応じたＤＣオフセットを与える第３のオフセット部と、該第３のオフセット部の出力を入力とし、固定ゲインを与えて前記Ａ／Ｄ変換部に出力する固定ゲインアンプ部とを備えた、ことを特徴とするものである。【００５２】
上記構成により、Ｓ／Ｎ特性や歪み特性を向上することが可能であり、前記Ａ／Ｄ変換部入力における信号振幅及びオフセットを略一定に保つことができる。
【発明の効果】
【００５３】
本発明によれば、オフセット制御を効率的に行うことで、端子数を増加することなく、入力再生信号に含まれる急激な直流成分の差を吸収することができる信号処理装置を提供することができる。
【図面の簡単な説明】
【００５４】
【図１】図１は、本発明の実施の形態１による信号処理装置のブロック図である。
【図２】図２は、特許文献１に示された従来技術としての信号処理装置のブロック図である。
【図３】図３は、再生信号にＤＣオフセットを持つ場合の再生波形を表す図である。
【図４】図４は、ＤＶＤ−ＲＡＭフォーマットでの記録構造を表す図である。
【図５】図５は、従来の光ディスク装置を表す図である。
【図６】図６は、ＤＶＤ−ＲＡＭの再生信号を表す図である。
【図７】図７は、ハイパスフィルタの構成例を表す図である。
【図８】図８は、プロセスルールとチップ面積の比率との関係のグラフを表す図である。
【図９】図９は、リードフレームと半導体チップを表す図である。
【図１０】図１０は、半導体チップ図面を表す図である。
【図１１】図１１は、ピーク検出部の具体例を表すブロック図である。
【図１２】図１２は、ピーク検出部の動作を表すブロック図である。
【図１３】図１３は、オフセット制御を行っていない場合でのオフセット検出値を表す図である。
【図１４】図１４は、オフセット制御を行っている場合でのオフセット検出値を表す図である。
【図１５】図１５は、ＤＡコンバータのグリッチを表す図である。
【図１６】図１６は、グリッチ発生によるエラー発生を表す図である。
【図１７】図１７は、ＤＡコンバータ出力にローパスフィルタがある場合とない場合での信号変化を表す図である。
【図１８】図１８は、オフセット制御のリスク管理機能を表す図である。
【図１９】図１９は、本発明の実施の形態２による信号処理のブロック図である。
【図２０】図２０は、ゲート生成部の具体例を表す図である。
【図２１】図２１は、ＤＶＤ−ＲＡＭフォーマットのデータ構造および制御に使用するゲート信号を表した図である。
【図２２】図２２は、ゲート生成部に含まれる一部を表したブロック図である。
【図２３】図２３は、本発明の実施の形態３による信号処理装置のブロック図である。
【図２４】図２４は、記憶部の具体例を表す図である。
【図２５】図２５は、本発明の実施の形態３による信号処理装置の動作のタイムチャートを表した図である。
【図２６】図２６は、本発明の実施の形態４による信号処理装置のブロック図である。
【図２７】図２７は、本発明の実施の形態５による信号処理装置のブロック図である。
【図２８】図２８は、本発明の実施の形態６による信号処理装置のブロック図である。
【符号の説明】
【００５５】
１  第１のオフセット部
２  第２のオフセット部
３  Ａ／Ｄ変換部
４  ピーク検出部
５  ボトム検出部
６  オフセット検出部
７  制御部
８  ハイパスフィルタ
９  可変ゲインアンプ部
１０  イコライザ部
１１  オフセット部
１２  振幅検出部
１３  オフセット制御部
１４  ゲイン制御部
１５  グルーブトラック
１６  ランドトラック
１７  ヘッダ部
１８  光ディスク
１９  スピンドルモータ
２０  光ヘッド
２１ａ〜２１ｄ  Ｉ／Ｖ変換増幅器
２２  加算器
２３  データ部
２４  引き込みパルス生成部
２５  ＬＳＩ端子
２６  ＬＳＩ端子
２７  ＬＳＩ端子
２８  外付け容量
２９  外付け容量
３０  ＬＳＩ内部抵抗
３１  アナログスイッチ
３２  アナログスイッチ
３３  ワイヤー
３４  リードフレーム
３５  半導体チップ
３６  パッド
３７  半導体チップ内における回路部分
３８  セレクタ
３９  レジスタ
４０  減算器
４１  比較器
４２  データ部からＣＡＰＡ部へ突入する時の引き込み特性
４３  ＣＡＰＡ部からデータ部へ突入する時の引き込み特性
４４  データ部
４５  ゲート生成部
４６  アドレス位置検出部
４７  セクタカウンタ
４８  予測ゲート生成部
４９  セレクタ
５０  記憶部
５１  セレクタ
５２  レジスタ
５３  セレクタ
５４  レジスタ
５５  ホールド信号生成部
５６  可変ゲインアンプ部
５７  第３のオフセット部
５８  固定ゲインアンプ部
【発明を実施するための最良の形態】
【００５６】
（実施の形態１）
この実施の形態１は、請求項１および２に記載の発明に対応するもので、Ａ／Ｄ変換部３から出力されたサンプリングデータから検出したオフセット情報を元に、第１及び第２のオフセット部を排他的に制御することで、端子数を増加することなく、ＤＣオフセット成分を吸収し、Ａ／Ｄ変換部の入力ダイナミックレンジに収まるように信号を入力することを可能にしたものである。【００５７】
以下、本発明の実施の形態１について図面を参照しながら詳細に説明する。【００５８】
この実施の形態１による信号処理装置のブロック図を図１に示す。【００５９】
この信号処理装置は、再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部１と、第１のオフセット部１の出力を入力とし、オフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部２と、該第２のオフセット部２の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部３と、該Ａ／Ｄ変換部３の出力を入力とし前記クロック周期のｍ倍（ｍは正の整数）の周期のクロックでピーク検出動作を行うピーク検出部４と、前記Ａ／Ｄ変換部３の出力を入力とし前記クロック周期のｎ倍（ｎは正の整数）の周期のクロックでボトム検出動作を行うボトム検出部５と、前記ピーク検出部４出力および前記ボトム検出部５出力を入力とし前記Ａ／Ｄ変換部３入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検出部６と、前記オフセット検出部６から出力されたオフセット情報信号により前記第１のオフセット部１と前記第２のオフセット部２のオフセット制御を排他的に制御する制御部７とで構成されるものである。【００６０】
次に、この実施の形態１の動作について説明する。情報記録媒体からの再生信号は第１のオフセット部１と第２のオフセット部２とでそれぞれの制御入力に応じたオフセットが与えられた後、Ａ／Ｄ変換部３により所定クロック周期Ｔのクロックのタイミングでサンプリングされて量子化ディジタル信号に変換される。説明を容易にするために、まず、第１のオフセット部１と第２のオフセット部２とでオフセットを与えないものとしてＡ／Ｄ変換部３に再生信号が入力した状態の動作から説明を行う。【００６１】
信号処理装置に入力される信号は、光ディスクの一種である、ＤＶＤ−ＲＡＭフォーマットの再生信号とする。ＤＶＤ−ＲＡＭフォーマットの光ディスクを再生する場合は、図６（ａ）に示すような信号がＡ／Ｄ変換部３に入力される。【００６２】
図６（ａ）の信号がＡ／Ｄ変換部３により所定クロック周期Ｔのクロックでサンプリングされて量子化ディジタル信号に変換される。入力信号はオフセット部でオフセットが与えられないので、入力信号はＡ／Ｄ変換部３の入力ダイナミックレンジ内に収まらず、明側の信号が飽和状態になってしまう。【００６３】
次に、前記量子化ディジタル信号から、ピーク検出部４及びボトム検出部５でピーク検出およびボトム検出を行う。ここで、ピーク検出部４は、たとえば図１１に示すように、Ａ／Ｄ変換部３の出力とピーク検出部４の出力とを入力とするセレクタ３８と、セレクタ３８により選択された値を一時的に保持するレジスタ３９と、レジスタ３９の出力から所定値を減算する減算器４０と、Ａ／Ｄ変換部３の出力とピーク検出部４の出力とを比較する比較器４１とで構成され、比較器４１でレジスタ３９に保持された現在より１サンプル前のサンプリング値と、現在のサンプリング値とを比較して、現在のサンプリング値の方が大きければレジスタ３９に現在のサンプリング値を格納し、それ以外の時にはレジスタ３９の書き換えは行わない。【００６４】
この動作を連続的に行うことでディジタル信号のピークが検出される。ただしこのままでは最大値を検出するのみで、振幅が低下する方向の再生信号振幅変動に追従できないため、減算器４０でレジスタ３９保持値から減算器４０に設定されている所定値を所定クロック間隔毎に減算し、現在のサンプリング値の方が減算器４０出力より小さければ減算器４０出力でレジスタ３９の値を書き換える。【００６５】
この動作を具体的に図示すると、図１２のようになる。図１２における“○”は、Ａ／Ｄ変換部３のサンプリング値を表す。“▲”はピーク検出後１クロックごとに所定値を減算していく様子を示している。この減算量は欠陥通過時の信号落ち込み速度に対して追従できる程度に設定するのが望ましい。また、ここではピーク検出およびボトム検出をＡ／Ｄ変換部３と同じ周期Ｔのクロックで動作するものとして説明したが、ＣＤ（コンパクトディスク）ではＥＦＭ，ＤＶＤ（ディジタルバーサタイルディスク）では８−１６変調といった変調方式がとられており、マーク長は３Ｔから１１Ｔあるいは１４Ｔ（Ｔはクロックの１周期）で分布し、５Ｔ以上の長いマークでは再生信号振幅がほぼ飽和状態に達するため、図１２に示すように、ピーク検出部４およびボトム検出部５をそれぞれｍＴ周期あるいはｎＴ周期（ｍ，ｎは互いに独立した正の整数、即ち、ｎはｍとは異なる正の整数）で動作させても、あるいはともにｎＴ（＝ｍＴ）周期（即ち、ｍ，ｎは２以上の同じ値の正の整数）で動作させても、ピーク検出及びボトム検出が可能であり、実用上問題はない。このように、ピーク検出およびボトム検出を分周クロックで動作させることにより、消費電力の削減を図ることが可能である。【００６６】
また、ボトム検出部５の動作は、ピーク検出部４の動作の極性を反転することで実現できる。この場合、図１２における“△”はボトム検出後１クロックごとに所定値を増加していく様子を示している。【００６７】
次に、ピーク検出値およびボトム検出値からオフセット検出部６でオフセット検出を行う。オフセット検出は、ピーク値とボトム値との和、あるいはＡ／Ｄ変換部３のＡ／Ｄ変換のセンターレベルからの距離の差、あるいはピーク値およびボトム値がそれぞれ所定のウィンドウ範囲に入っているか否かを検出する等によって得ることができる。検出したオフセットを図１３に示す。【００６８】
センターレベルを目標値とすると、オフセット検出値とセンターレベルとの差が範囲Ａよりも大きかった場合で、且つ、図１３に示すように明側にオフセットがついている場合には、第１のオフセット部１の出力信号オフセットを下げるように制御信号を送り、逆に暗側にオフセットがついている場合には、第１のオフセット部１の出力信号オフセットを上げるように制御信号を送る。この間、第２のオフセット部２は動作させない。【００６９】
また、オフセット検出値とセンターレベルとの差が範囲Ａよりも小さかった場合は、上述した第１のオフセット部１の動作と同様の動作を第２のオフセット部２が行う。この間、第１のオフセット部は動作させない。【００７０】
上述したオフセット部の動作を行うと、オフセット部を制御しない状態でのオフセット（図１３参照）が、図１４のようになる。【００７１】
本実施の形態１では、ＤＶＤ−ＲＡＭフォーマットのような情報記録媒体から出力される信号に大きい直流オフセット成分が含まれる場合、センターから飛び抜けているヘッダ部をセンターレベルに引き込むための、ドラスティックなオフセット調整を行うオフセット部を第１のオフセット部、引き込んだあとの、比較的微小なオフセット調整を行うオフセット部を第２のオフセット部とする。【００７２】
これら第１のオフセット部と第２のオフセット部の二種類のオフセット部を排他的に制御する理由として、グリッチと応答速度の問題がある。なお、排他的な制御とは、二種類のオフセット部のいずれか一方のみがその入力信号にオフセットを与え、他方は入力信号をスルーで出力するよう、これら二種類のオフセット部を制御することである。【００７３】
本実施の形態１では、第１のオフセット部を高速で動作するオフセット部、第２のオフセット部を低速で動作するオフセット部とした場合に、最良の効果を得ることができる。【００７４】
まず、動作速度とグリッチの関係について、説明する。【００７５】
これらオフセット部は、たとえばＤＡコンバータ（以下、ＤＡＣと称す）で構成される。ＤＡＣの出力には、コードの遷移に伴いスパイク状の雑音であるグリッチが生じる。８ビットのＤＡＣの場合は、たとえば８０ｈ（ｈは１６進数を表す）から８１ｈに遷移するときにはＤＡＣの内部で切り替わるスイッチの数が少ないため、グリッチは微小なレベルとなる。一方、同じＤＡＣでも、コードが８０ｈから７Ｆｈに変化するときにはグリッチは非常に大きくなる。このようなＤＡＣ出力のグリッチを図１５に示す。【００７６】
図１５（ａ）は、グリッチの発生していない状態でのＤＡＣ出力、図１５（ｂ）はグリッチが発生している状態でのＤＡＣ出力を示した図である。【００７７】
８０ｈから７Ｆｈへの遷移、つまりフルスケールの１／２のポイントで発生するグリッチは、全ビット反転が生じるため、グリッチ量が最大になる。フルスケールの１／４，３／４の電圧では、これよりも小さい中間的なグリッチが生じる。ＤＡＣ出力のグリッチは、ＤＡＣ内部のゲートのスイッチングに伴う充放電や、８ビットのＤＡＣならば、８本の制御信号のデータスキューがそろっていないことが原因で発生する。【００７８】
ＤＡＣ出力にグリッチが発生すると、一時的にせよ異常な信号が出力されるため、Ａ／Ｄ変換部３で変換した量子化信号を０／１のディジタル信号に変換し、３Ｔから１４Ｔの信号として復号する際に、読み取りエラーが発生する可能性がある。【００７９】
その一例を図１６を用いて説明する。図１６（ａ）のようにグリッチが発生していない状態では、“１１１１００００”と変換できるが、図１６（ｂ）のようにグリッチが発生した場合は、“１１１１１０００”となり、本来“０”と読むべきところを“１”と読み間違えてしまう。【００８０】
このようなグリッチを軽減する方法として、ＤＡＣ出力にローパスフィルタを通して使用する方法がある。しかし、ローパスフィルタを通すとＤＡＣ出力が変化する速度が遅くなる。【００８１】
ＤＶＤ−ＲＡＭフォーマット再生時にローパスフィルタを通したＤＡＣ出力を図１７（ａ）に、通さないＤＡＣ出力を図１７（ｂ）に示す。ＤＡＣの制御信号は両方とも同じ図１７（ｃ）だが、ＤＡＣ出力はローパスフィルタを通した場合では、センターレベルに到達するまでの時間が長くかかってしまう。【００８２】
ＣＡＰＡ部の先頭から３分の１程度の場所に位置するアドレス信号を読む必要があるが、ローパスフィルタを通した場合は、そのアドレス部分が通過するまでに、ＤＣレベルがセンターレベルに到達しないので、アドレス信号が読めない。【００８３】
また、ＤＡＴＡを読むべき部分のＤＣオフセット成分差が少ない部分では、ローパスフィルタを搭載したことによる応答スピードの遅延分は、問題にならない。【００８４】
つまり、ＤＶＤ−ＲＡＭフォーマットを再生する場合は、ＣＡＰＡ部をセンターレベルまで引き込む場合は、高速動作のＤＡＣを使用する必要がある。高速動作のＤＡＣはグリッチ対策を施していないので、ＤＡＣ出力にグリッチが発生するが、データをリードしない領域でグリッチが発生しても、影響はない。【００８５】
従って、データをリードする必要のないＣＡＰＡ部の先頭部分４２やＣＡＰＡ部通過後のＤＡＴＡ部の先頭部分４３では、出力にローパスフィルタを搭載しないＤＡＣを備えた第１のオフセット部を動作させ、ＤＡＴＡを読む必要のある領域４４では、出力にローパスフィルタを搭載したＤＡＣを備えた第２のオフセット部を動作させることで、ＤＣオフセット成分を急峻に引き込み、またデータをリードする部分の細かいオフセット制御にはグリッチの影響のないＤＡＣを使うことで、効率よくＡ／Ｄ変換部３の入力ダイナミックレンジに適切なオフセット制御を行うことができる。【００８６】
また、直流オフセット成分が大きい状態で、第１のオフセット部と第２のオフセット部の両方を動作させると、フィードバックループ制御が発散してしまう可能性が大きい。【００８７】
なお、どちらかのＤＡＣの制御が最大値もしくは最小値に張り付いてしまった場合のリスク管理機能として、両方のＤＡＣを動作させる機能を持たせることは有用である。【００８８】
前記リスク管理機能の動作を図１８に示す。通常の使用方法だと、第２のオフセット部を動作させ、第１のオフセット部は動作させない。想定範囲での使用だと、上記の制御が常に成り立つが、想定範囲外の波形が入ってきた場合、図１８に示すように、第２のオフセット部の制御信号が、最大値もしくは最小値で飽和する（以下、張り付く、と称す）。以下の説明では最大値に張り付いた状態を想定している。第２のオフセット部の制御信号が最大値に張り付いたことを検知し、第１のオフセット部を動作させる制御信号を出力させる。第１のオフセット部への制御信号は、Ａ／Ｄ変換部３の入力信号のオフセットが上がるように制御される。第１のオフセット部が動作することで、Ａ／Ｄ変換部３の入力信号のオフセットがセンターレベル付近になる。センター付近になれば、オフセット検出信号とセンターレベルとが同程度になるので、ＤＡＣの制御信号は上向きになったり下向きになったりする。本来動作すべき第２のオフセット部が最大値に張り付いた状態から復帰したことを検知し、第１のオフセット部の動作を止める。【００８９】
データを読むべき部分で第１のオフセット部を動作させるので、ＤＡＣ出力にグリッチが重畳することは否めないが、仮に想定範囲外の信号が到来した場合でも、通常使わない第１のオフセット部を動作させることにより、オフセットがセンターレベルとなるように制御でき、光ディスク再生装置の動作環境の温度や粗悪ディスクを再生する場合等への再生マージンを拡大することができる。【００９０】
このように、本実施の形態１によれば、再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部１と、この第１のオフセット部１の出力を入力とし、オフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部２とをＡ／Ｄ変換部３の前段に設け、Ａ／Ｄ変換部３の出力のピーク検出結果およびボトム検出結果に基づいてＡ／Ｄ変換部３の入力におけるオフセットの検出を行い、制御部７がその検出結果であるオフセット情報信号に応じて第１のオフセット部１および第２のオフセット部２を排他的に制御するように構成したので、この信号処理装置全体をＬＳＩ上に形成でき、外付け部品を必要とせず、端子数を増すことなく、ＤＣ成分差を吸収することが可能となる。【００９１】
（実施の形態２）
この実施の形態２は、請求項３，４，５および請求項６の記載の発明に対応するもので、Ａ／Ｄ変換部３から出力されたサンプリングデータから検出したオフセット情報を元に、第１及び第２のオフセット部を排他的に制御することで、端子数を増加することなく、ＤＣオフセット成分を吸収し、Ａ／Ｄ変換部の入力ダイナミックレンジ内に信号を入力することを可能にしたものである。【００９２】
以下、本発明の実施の形態２について図面を参照しながら詳細に説明する。この実施の形態２による信号処理装置のブロック図を図１９に示す。【００９３】
この信号処理装置は、再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部１と、第１のオフセット部１の出力を入力とし、オフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部２と、該第２のオフセット部出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部３と、該Ａ／Ｄ変換部３の出力を入力とし前記クロック周期のｍ倍（ｍは正の整数）の周期のクロックでピーク検出動作を行うピーク検出部４と、前記Ａ／Ｄ変換部出力を入力とし前記クロック周期のｎ倍（ｎは正の整数）の周期のクロックでボトム検出動作を行うボトム検出部５と、前記ピーク検出部出力および前記ボトム検出部出力を入力とし前記Ａ／Ｄ変換部３入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検出部６と、ゲート信号を生成するゲート生成部４５と、前記オフセット情報信号および前記ゲート信号により、前記第１のオフセット部と前記第２のオフセット部のオフセット制御を排他的に制御する制御部７とで構成されるものである。【００９４】
次に、この実施の形態２の動作について説明する。【００９５】
情報記録媒体からの再生信号は第１のオフセット部１と第２のオフセット部２とで制御入力に応じたオフセットが与えられた後、Ａ／Ｄ変換部３により所定クロック周期Ｔのクロックでサンプリングさせて量子化ディジタル信号に変換される。説明を容易にするために、第１のオフセット部１と第２のオフセット部２とでオフセットを与えずにＡ／Ｄ変換部３に入力した状態の動作から説明を行う。【００９６】
入力される信号は、光ディスクの一種である、ＤＶＤ−ＲＡＭフォーマットの再生信号とする。ＤＶＤ−ＲＡＭフォーマットの光ディスクを再生する場合は、図６（ａ）に示すような信号がＡ／Ｄ変換部３に入力される。【００９７】
図６（ａ）の信号がＡ／Ｄ変換部３により周期Ｔのクロックでサンプリングされて量子化ディジタル信号に変換される。入力信号はオフセット部でオフセットが与えられないので、入力信号はＡ／Ｄ変換部３の入力ダイナミックレンジ内に収まらず、明側の信号が飽和状態になっている。【００９８】
次に、前記量子化ディジタル信号に変換された信号から、ピーク検出部４及びボトム検出部５でピーク検出およびボトム検出を行う。ピーク検出およびボトム検出動作については実施の形態１と同様であり、ともに所定クロック周期Ｔのクロックと同周期のクロックでこれを行ってもよいが、ピーク検出部４およびボトム検出部５をそれぞれｍＴ周期あるいはｎＴ周期（ｍ，ｎは互いに独立した正の整数、即ち、ｎはｍとは異なる正の整数）で動作させても、あるいはともにｎＴ周期（即ち、ｍとｎとは２以上の同じ値の正の整数）で動作させても、ピーク検出及びボトム検出が可能であり、これにより消費電力を削減することが可能である。【００９９】
次に、ピーク検出値およびボトム検出値からオフセット検出部６でオフセット検出を行う。オフセット検出は、ピーク値とボトム値との和、あるいはＡ／Ｄセンターレベルからの距離の差、あるいはピーク値およびボトム値がそれぞれ所定のウィンドウ範囲に入っているか否かを検出する等によって得ることができる。【０１００】
このようにして検出したオフセットを図１３に示す。【０１０１】
次に、ゲート生成部４５で生成したゲート信号を制御部７に入力し、第１のオフセット部と第２のオフセット部とが排他的に動作を行うように制御を行う制御信号を制御部７から出力する。【０１０２】
ゲート生成部４５およびゲート生成部４５から出力されるゲート信号について説明する。【０１０３】
ゲート生成部４５は、たとえば図２０に示すように、再生信号をディジタル信号に変換した後、０／１に復号した２値化信号を基に、アドレス位置を検出するアドレス位置検出部４６と、検出されたアドレス位置を基準に、再生信号が有するクロック成分の位相と同期した再生クロックを用いて、１セクタに相当する区間をカウントするセクタカウンタ４７と、セクタカウンタ４７により予測される次回のアドレス情報の位置でゲートを発生させる予測ゲート生成部４８とから構成される。【０１０４】
このようなゲート生成部を用いて第１のオフセット部と第２のオフセット部とを効率的に制御することにより、ディフェクトやトラッキングサーボの乱れに影響されることなくオフセット調整を行うことができる。【０１０５】
次に具体的なゲート信号の生成例および使用方法について説明する。【０１０６】
図２１（ａ）に示したのは、ＤＶＤ−ＲＡＭの記録フォーマットである。図２１（ａ）に示すように、あらかじめエンボス領域として１セクタ毎にセクタのアドレス情報が記録されているアドレスブロックと、ランダムデータを書き換えることが可能なデータブロックとに分かれている。【０１０７】
図２１（ａ）におけるＶＦＯ（Ｖａｒｉａｂｌｅ  Ｆｒｅｑｕｅｎｃｙ  Ｏｓｃｉｌｌａｔｏｒ）は、４Ｔパターン（Ｔは最小記録単位時間）が連続して記録されている領域であり、位相同期引きこみ等に用いられるものである。ＡＭは、アドレスマークであり、ＤＶＤでは１４Ｔ＋４Ｔで表される同期パターンが含まれている。ＩＤは、そのセクタのアドレス情報が記録されている領域であり、アドレスブロックには４箇所、データブロックには１箇所存在する。データブロックにおけるＰＳは、プリシンクと呼ばれるもので、同期パターンが含まれている。【０１０８】
本実施の形態におけるゲート信号は、Ｈで第１のオフセット部を駆動し、Ｌで第２のオフセット部を駆動することとして説明を進める。【０１０９】
図２１（ｃ）に示すゲート信号は、アドレスブロックはＨ、データブロックはＬとなるゲート信号である。Ｈ区間つまりアドレスブロックでは、高速動作を特徴とした第１のオフセット部を動作させることにより、ＣＡＰＡ部突入時のＤＣオフセットを急峻に引き込むことができる。【０１１０】
Ｌ区間では、低速動作であるがグリッチを発生しない第２のオフセット部動作を動作させ、オフセット調整を行う。ほぼセンターに引き込まれた信号のオフセット調整が目的なので、低速動作でも問題ない。【０１１１】
また、図２１（ｂ）は、再生信号の中で、リードしなければいけない領域をＬ区間、リードしなくても問題のない領域をＨ区間として出力したゲート信号である。【０１１２】
図２１（ｂ）記載のゲート信号を用い、Ｈ区間は、高速動作が可能な第１のオフセット部を動作させ、ＣＡＰＡ部突入時のＤＣオフセットを急峻に引き込むことができる。仮に前述したグリッチが発生したとしても、リードしない領域なので、影響はない。【０１１３】
Ｌ区間では、低速動作であるがグリッチを発生しない第２のオフセット部を動作させることができる。ほぼセンターに引き込まれた信号のオフセット調整が目的なので、オフセット部が低速動作でも問題ない。【０１１４】
また、アドレス位置が安定して取得できている状態と取得する前の不安定な状態とで、制御方法を変えることは有用である。【０１１５】
図２２に示すように、セレクタ４９を制御部７内に設け、たとえばアドレス取得が成功したらＨ，二回続けて失敗したらＬというような、アドレス取得に対する指標となる信号（アドレス取得信号）をセレクタ４９に入力し、Ｌならばゲート生成部４５で生成するゲート信号Ａを、Ｈならば、同じくゲート生成部４５で生成するゲート信号Ｂを、それぞれ選択するような構成にしておく。【０１１６】
具体例として、セレクタ４９に入力されるゲート信号Ａは図２１（ｃ）記載のゲート信号、ゲート信号Ｂは図２１（ｂ）記載のゲート信号とした場合の動作を説明する。【０１１７】
データをリードするのはアドレスが取得できている状態なので、アドレスが取得できていない状態では信号をリードする必要がない。よってグリッチが出力に重畳されるが高速動作をする第１のオフセット部をより長い区間で動作させる図２１（ｃ）記載のゲート信号を用いることにより、ＤＣオフセットをより早く引き込むことができる。グリッチの重畳した信号でも、データをリードしないので、特に影響はない。また、アドレス取得後は図２１（ｂ）記載のゲート信号を用いることにより、アドレスブロックのアドレス情報をリードする際に、第２のオフセット部を動作させることにより、グリッチの重畳を防止することができる。【０１１８】
このように、本実施の形態２によれば、実施の形態１の構成に対し、ゲート信号を生成するゲート生成部４５をさらに備え、制御部７が、前記オフセット情報信号とともに前記ゲート信号にも基づいて、前記第１および第２のオフセット部のオフセット制御を、排他的に制御するように構成したので、端子数を増すことなく、ＤＣ成分差を吸収することが可能となるとともに、ゲート生成部により、再生信号中のアドレスブロックでは高速動作が可能な第１のオフセット部を動作させ、データブロックでは低速動作であるがグリッチを発生しない第２のオフセット部を動作させるようゲート信号を発生することにより、ＣＡＰＡ部突入時のＤＣオフセットを急峻に引き込むことが可能となる。【０１１９】
（実施の形態３）
この実施の形態３は、請求項７および請求項８の記載の発明に対応するもので、Ａ／Ｄ変換部３から出力されたサンプリングデータから検出したオフセット情報に基づいて、第１及び第２のオフセット部を排他的に制御することで、端子数を増加することなく、直流オフセット成分を吸収し、Ａ／Ｄ変換部の入力ダイナミックレンジ内に信号を入力することを可能にしたものである。また記憶部を設けることで、オフセット部への制御値を記憶し、効率のよい動作を可能にしたものである。【０１２０】
以下、本発明の実施の形態３について図面を参照しながら詳細に説明する。この実施の形態３による信号処理装置のブロック図を図２３に示す。【０１２１】
この信号処理装置は、再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部１と、第１のオフセット部１の出力を入力とし、オフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部２と、該第２のオフセット部２の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部３と、該Ａ／Ｄ変換部３出力を入力とし前記クロック周期のｍ倍（ｍは正の整数）の周期のクロックでピーク検出動作を行うピーク検出部４と、前記Ａ／Ｄ変換部３の出力を入力とし前記クロック周期のｎ倍（ｎは正の整数）の周期のクロックでボトム検出動作を行うボトム検出部５と、前記ピーク検出部４出力および前記ボトム検出部５出力を入力とし前記Ａ／Ｄ変換部入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検出部６と、ゲート信号を生成するゲート生成部４５と、前記オフセット情報信号および前記ゲート信号により、前記第１のオフセット部１と前記第２のオフセット部２のオフセット制御を排他的に制御する制御部７と、前記制御部から出力される制御信号の情報を保持し、前記ゲート生成部４５から出力されるゲート信号によって制御部に入力する保持情報を制御する記憶部５０とで構成されるものである。【０１２２】
上記構成により、急激なＤＣ成分の差が存在する再生信号が入力される場合に、ＬＳＩの端子を増加させることなくＤＣ成分の差を吸収し、また、記憶部５０を設けオフセット部の制御量を保持することで、ＤＣ成分の差を引き込むまでの時間を短くすることができる。【０１２３】
図２４（ａ）は、入力されるゲート信号が“０”の場合は、セレクタ５１が制御部７から入力される制御信号を選択してレジスタ５２に書き込み、レジスタ５２はその書き込まれた制御信号を制御信号ａとして出力する。ゲート信号が“１”の場合は、ゲート信号が“０”だった状態で書き込まれているレジスタ５２の制御信号を保持する。【０１２４】
逆に、図２４（ｂ）は、入力されるゲート信号が“１”の場合は、セレクタ５３が制御部７から入力される制御信号を選択し、レジスタ５４に書き込み、レジスタ５４はその書き込まれた制御信号を制御信号ｂとして出力する。ゲート信号が“０”の場合は、ゲート信号が“１”だった状態で書き込まれているレジスタ５４の制御信号を保持する。なお、記憶部から制御部への制御信号の伝達は、ゲート信号の立ち上がりや立ち下がりでしか行われない。動作としては、たとえばゲート信号がＬの状態での制御信号は、その一番後の制御信号の情報が次のＬの状態の一番先頭に受け継がれる。【０１２５】
ゲート信号がＨの状態も同様である。【０１２６】
次に、この実施の形態３の動作について説明する。【０１２７】
情報記録媒体からの再生信号は第１のオフセット部１と第２のオフセット部２とにおいて制御入力に応じたオフセットが与えられた後、Ａ／Ｄ変換部３により所定クロック周期Ｔのクロックでサンプリングさせて量子化ディジタル信号に変換される。【０１２８】
次に前記量子化ディジタル信号に変換された信号から、ピーク検出部４及びボトム検出部５でピーク検出およびボトム検出を行う。ここで、ピーク検出およびボトム検出動作については実施の形態１と同様であり、ともに所定クロック周期Ｔのクロックと同周期のクロックでこれを行ってもよいが、ピーク検出部４およびボトム検出部５をそれぞれｍＴ周期あるいはｎＴ周期（ｍ，ｎは互いに独立した正の整数、即ち、ｎはｍとは異なる正の整数）で動作させても、あるいはともにｎＴ周期（即ち、ｍとｎとは２以上の同じ値の正の整数）で動作させても、ピーク検出及びボトム検出が可能であり、これにより消費電力を削減することが可能である。【０１２９】
次に、ピーク検出値およびボトム検出値からオフセット検出部６でオフセット検出を行う。オフセット検出は、ピーク値とボトム値との和、あるいはＡ／Ｄセンターレベルからの距離の差、あるいはピーク値およびボトム値がそれぞれ所定のウィンドウ範囲に入っているか否かを検出する等によって得ることができる。【０１３０】
検出したオフセットを図１３に示す。【０１３１】
次に、ゲート生成部４５で生成したゲート信号を制御部７に入力し、第１のオフセット部と第２のオフセット部の排他的動作の制御を行う制御信号を制御部７から出力する。【０１３２】
ゲート生成部４５から出力されるゲート信号は、実施の形態２の説明部分で述べたような種類のものが考えられるが、ここでは、ＤＶＤ−ＲＡＭフォーマットを再生する場合を想定して、図２１（ｃ）に示すようなＤＡＴＡ部とＣＡＰＡ部をあらわすゲートを用いて説明する。上記ゲート信号がＨのときには、第１のオフセット部を動作させ、ゲート信号がＬの時には、第２のオフセットを動作させる。【０１３３】
記憶部を用いた制御を行った時と行わない時の動作を図２５に示す。ここでは、第１のオフセット制御の動作に焦点を当て説明する。【０１３４】
まず図２５（ａ）の（１）は、第１のオフセット部制御をホールドした状態での、オフセット検出値である。図２５（ａ）の（２）はそのときの第１のオフセット部への制御値である。常にホールド状態であるので、制御値も一定である。【０１３５】
次に図２５（ｂ）の（１）は、オフセット制御は動作させるが、記憶部５０を使用しない状態でのオフセット検出値である。制御をスタートさせると、図２５（ｄ）に示すゲート信号がＬの区間では第２のオフセット部を制御するので、制御することにより、オフセット検出値もセンターに近づく。次に、ゲート信号がＨの区間では、第１のオフセット部を制御するので、オフセット検出値もセンターに近づく。図２５（ｂ）の（２）に示すオフセット制御値も下側に変動する。次のゲート信号がＬの区間では、第２のオフセット部が動作するので、第１のオフセット制御値は動かない。【０１３６】
ここで第１のオフセット制御は、第２のオフセット制御が動作しはじめるのと同時に、つまりゲート信号の立下り時に、第２のオフセット制御との関係を同じにしておかないと、出力でのオフセットに前回のＬ区間とは異なった不要な変動が発生するため、初期値にリセットする。ゲート信号がＬの区間は、そのままの値を保持するので、制御をスタートしてから二回目のゲート信号がＨの区間に突入すると、制御はまた、初期値からスタートする。【０１３７】
次に、記憶部５０を使用する本実施の形態での動作を説明する。図２５（ｃ）の（１）は、記憶部５０を使用した場合のオフセット検出値である。制御をスタートさせると、図２５（ｄ）に示すゲート信号がＬの区間では第２のオフセット部を制御するので、制御することにより、オフセット検出値もセンターに近づく。次に、ゲート信号がＨの区間では、第１のオフセット部を制御するので、オフセット検出値もセンターに近づく。図２５（ｃ）の（２）に示すオフセット制御値も下側に変動する。次のゲート信号がＬの区間では、第２のオフセット部が動作するので、第１のオフセット制御値は動かない。【０１３８】
ここで第１のオフセット制御は、第２のオフセット制御が動作しはじめるのと同時に、つまりゲート信号の立ち下がり時に、第２のオフセット制御との関係を同じにしておかないと、出力でのオフセットに前回のＬ区間とは異なった不要な変動が発生するため、初期値にリセットする。ゲート信号がＬの区間は、そのままの値を保持する。次に制御をスタートしてから二回目のゲート信号がＨの区間に突入すると、前回のＨ区間の一番後の制御信号が出力されるので、図２５（ｂ）の（１）では、オフセット検出値がセンター付近に到達しなかったが、図２５（ｃ）の（１）に示すように、すぐにセンター付近に到達する。【０１３９】
本実施の形態３はまた、従来技術では、センターレベルまでオフセットを引き込むのに、アナログ回路で決まる時定数分は毎回常に時間がかかっていたものが、オフセット制御値を学習して以降は、引き込むまでの時間がかからなくなるといった利点がある。【０１４０】
このように、本実施の形態３によれば、実施の形態２の構成に対し、ゲート生成部４５から出力されるゲート信号によって制御部に入力する保持情報を制御する記憶部５０をさらに備えるようにしたので、端子数を増すことなく、ＤＣ成分差を吸収することが可能となるとともに、制御部が生成した制御信号を記憶部が記憶しているので、ＤＣオフセットを引き込むまでの時間を短縮できる。【０１４１】
（実施の形態４）
この実施の形態４は、請求項９および請求項１０の記載の発明に対応するもので、実施の形態１の制御部にホールド信号を入力し、制御動作のホールドあるいは制御速度の切り換えを行うことを可能にしたものである。【０１４２】
以下、本発明の実施の形態４について、図面を参照しながら詳細に説明する。この実施の形態４による信号処理装置のブロック図を図２６に示す。【０１４３】
この信号処理装置は、再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部１と、第１のオフセット部１の出力を入力とし、オフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部２と、該第２のオフセット部２の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部３と、該Ａ／Ｄ変換部３の出力を入力とし前記クロック周期のｍ倍（ｍは正の整数）の周期のクロックでピーク検出動作を行うピーク検出部４と、前記Ａ／Ｄ変換部３出力を入力とし前記クロック周期のｎ倍（ｎは正の整数）の周期のクロックでボトム検出動作を行うボトム検出部５と、前記ピーク検出部４出力および前記ボトム検出部５出力を入力とし前記Ａ／Ｄ変換部３入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検出部６と、前記Ａ／Ｄ変換部３の出力信号をホールドするホールド信号生成部５５とを備え、前記オフセット検出部６から出力されたオフセット情報信号により前記第１のオフセット部１と前記第２のオフセット部２のオフセット制御を排他的に制御するとともに、ホールド信号入力により制御動作のホールドあるいは制御速度の切り換えが可能な制御部７とを備えている。【０１４４】
次に、この実施の形態４の動作について説明する。【０１４５】
情報記録媒体からの再生信号は第１のオフセット部１と第２のオフセット部２で制御入力に応じたオフセットが与えられた後、Ａ／Ｄ変換部３により所定クロック周期Ｔのクロックでサンプリングさせて量子化ディジタル信号に変換される。【０１４６】
次に前記量子化ディジタル信号に変換された信号から、ピーク検出部４及びボトム検出部５でピーク検出およびボトム検出を行う。ピーク検出およびボトム検出動作については実施の形態１と同様であり、ともに所定クロック周期Ｔのクロックと同周期のクロックでこれを行ってもよいが、ピーク検出部４およびボトム検出部５をそれぞれｍＴ周期あるいはｎＴ周期（ｍ，ｎは互いに独立した正の整数、即ち、ｎはｍとは異なる正の整数）で動作させても、あるいはともにｎＴ周期（即ち、ｍとｎとは２以上の同じ値の正の整数）で動作させても、ピーク検出及びボトム検出が可能であり、これにより消費電力を削減することが可能である。【０１４７】
次に、ピーク検出値およびボトム検出値からオフセット検出部６でオフセット検出を行う。オフセット検出は、ピーク値とボトム値との和、あるいはＡ／Ｄセンターレベルからの距離の差、あるいはピーク値およびボトム値がそれぞれ所定のウィンドウ範囲に入っているか否かを検出する等によって得ることができる。【０１４８】
検出したオフセットを図１３に示す。【０１４９】
次に、ホールド信号生成部５５で生成したゲート信号を制御部７に入力する。ここでは、Ａ／Ｄ変換部３の出力信号をホールド信号生成部５５に入力しているが、前記ボトム検出部５出力、前記ピーク検出部４出力あるいはボトム検出部５出力とピーク検出部４出力との演算等で表される前記振幅情報信号の少なくとも１つを入力とし、入力信号の欠落を検出したホールド信号を入力としても構わない。さらに、外部でディフェクトを検出し、生成した信号でも構わない。ディフェクト等を検出した時にではなく、動作のホールドを希望する際に外部から入力する信号でも構わない。【０１５０】
このように、本実施の形態４によれば、実施の形態３の構成に加え、Ａ／Ｄ変換部３の出力信号をホールドするホールド信号生成部５５をさらに備え、制御部７がホールド信号入力により制御動作のホールドあるいは制御速度の切り換えが可能なように構成したので、端子数を増すことなく、ＤＣ成分差を吸収することが可能となるとともに、ホールド信号生成部により再生信号の局所変動を検出して、オフセット制御をホールドする、あるいは制御応答速度を変えることにより、制御信号が欠陥通過後にＡ／Ｄ変換部３の入力ダイナミックレンジをオーバーする現象を抑えることが可能であり、常にＡ／Ｄ変換部３入力における信号振幅およびオフセットをほぼ一定に保つことができるため、信号欠陥部を通過した後、再生信号がＡ／Ｄ変換部３の入力ダイナミックレンジに入り正常状態に引き込むまで無駄な時間がかかって正しくデータ再生が出来ないといった問題がなくなり、欠陥経過後のデータエラーを最小限に抑えることができる有効な効果がある。【０１５１】
（実施の形態５）
この実施の形態５は、請求項１１記載の発明に対応するもので、実施の形態１のより具体的な構成例を示すものである。以下、本発明の実施の形態５について図面を参照しながら詳細に説明する。この実施の形態５による信号処理装置のブロック図を図２７に示す。【０１５２】
この信号処理装置は、再生信号入力に対し設定した値に応じたゲインを与える可変ゲインアンプ部５６と、該可変ゲインアンプ５６出力を入力とし、入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部１と、該第１のオフセット部１出力を入力とし、ゲイン制御信号入力に応じたゲインを与える可変ゲインアンプ部９と、該可変ゲインアンプ部９の出力を入力とし、入力に対しオフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部２と、該第２のオフセット部２の出力を入力とし、高周波帯域を強調するイコライザ部１０と、該イコライザ部１０の出力を入力とし所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部３と、該Ａ／Ｄ変換部出力を入力とし前記クロック周期のｍ倍（ｍは正の整数）の周期のクロックでピーク検出動作を行うピーク検出部４と、前記Ａ／Ｄ変換部３出力を入力とし前記クロック周期のｎ倍（ｎは正の整数）の周期のクロックでボトム検出動作を行うボトム検出部５と、前記ピーク検出部４出力および前記ボトム検出部５出力を入力とし前記Ａ／Ｄ変換部３入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検出部６と、前記ピーク検出部４出力および前記ボトム検出部５出力を入力とし前記Ａ／Ｄ変換部３入力の信号振幅を演算して振幅情報信号を出力する振幅検出部１２と、前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインアンプ部９の制御を行うゲイン制御部１４と、前記オフセット検出部から出力されたオフセット情報信号とオフセット目標値との大小関係に応じて前記第１及び第２のオフセット部の制御を行うオフセット制御部１３とを備えている。【０１５３】
次に、この実施の形態５の動作について説明する。【０１５４】
情報記録媒体からの再生信号は、可変ゲインアンプ部５６を通り、可変ゲインアンプ部５６に設定されたゲイン倍だけ増幅され出力される。可変ゲインアンプ部５６は、光ピックアップのばらつきや情報記録媒体間の差ばらつきを吸収するために使用することを想定している。記録情報再生装置の初期の学習した値や、再生装置の開発時に評価した値から、可変ゲインアンプ部５６の設定ゲインを決める。【０１５５】
そして、ピックアップや情報記録媒体のばらつきをある程度吸収し、基準の振幅範囲内である可変ゲインアンプ部５６出力を入力とし、第１のオフセット部１で制御入力に応じたオフセットが与えられ、可変ゲインアンプ部９でゲイン制御入力に応じたゲインが与えられ、第２のオフセット部２でオフセット制御入力に応じたオフセットが与えられた後、イコライザ部１０で波形等化処理が行なわれる。【０１５６】
高密度記録された光記録媒体等を再生する場合、光学的な周波数特性により短い記録マークの信号振幅が低下してしまうため、イコライザ部１０でこの周波数帯域をブーストアップすることで、信号のＳＮＲ（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  Ｒａｔｉｏ）を改善する必要がある。また、イコライザ部１０出力は、Ａ／Ｄ変換部３により所定クロック周期Ｔのクロックでサンプリングさせて量子化ディジタル信号に変換される。【０１５７】
次に前記量子化ディジタル信号に変換された信号から、ピーク検出部４及びボトム検出部５でピーク検出およびボトム検出を行う。【０１５８】
ここで、ピーク検出およびボトム検出動作については実施の形態１と同様であり、ともに所定クロック周期Ｔのクロックと同周期のクロックでこれを行ってもよいが、ピーク検出部４およびボトム検出部５をそれぞれｍＴ周期あるいはｎＴ周期（ｍ，ｎは互いに独立した正の整数、即ち、ｎはｍとは異なる正の整数）で動作させても、あるいはともにｎＴ周期（即ち、ｍとｎとは２以上の同じ値の正の整数）で動作させても、ピーク検出及びボトム検出が可能であり、これにより消費電力を削減することが可能である。【０１５９】
また、振幅検出部１２で振幅検出を行う。振幅検出は、例えばピーク値とボトム値との差を演算することで得られる。【０１６０】
オフセット制御部１３の動作については実施の形態１と同様である。【０１６１】
ゲイン制御部１４は振幅検出値と所定振幅目標値とを比較して、振幅検出値が目標値よりも小さいときは可変ゲインアンプ部９のゲインを上げるように制御出力し、逆に振幅検出値が目標値よりも大きいときは可変ゲインアンプ部９のゲインを下げるように制御出力する。【０１６２】
イコライザ部１０内の信号振幅は、ＳＮＲ（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  Ｒａｔｉｏ）の観点からイコライザ部１０のダイナミックレンジ範囲内で、最大振幅で信号を通過させることが望ましいが、本実施の形態５のように、Ａ／Ｄ変換部３の前段にイコライザ部１０を配置することにより、イコライザ部１０の入力信号振幅および入力信号オフセットを一定になるように制御することができる。また、これにより、ＳＮＲを最大限に確保することが可能であり、イコライザ部１０前段で発生する回路オフセット等のばらつきマージンを考慮する必要がなくなるため、イコライザのダイナミックレンジ内で最大振幅の信号を入力することができる。【０１６３】
このように、本実施の形態５によれば、再生信号入力に対し設定した値に応じたゲインを与える可変ゲインアンプ部５６と、該可変ゲインアンプ５６出力を入力とし、入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部１と、該第１のオフセット部１出力を入力とし、ゲイン制御信号入力に応じたゲインを与える可変ゲインアンプ部９と、該可変ゲインアンプ部９の出力を入力とし、入力に対しオフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部２と、該第２のオフセット部２の出力を入力とし、高周波帯域を強調するイコライザ部１０とを、Ａ／Ｄ変換部３の前段に設け、Ａ／Ｄ変換部３の出力のピーク検出結果およびボトム検出結果に基づいてＡ／Ｄ変換部３の入力におけるオフセットおよび振幅の検出を行い、オフセット制御部１３がその検出結果であるオフセット情報信号に応じて第１のオフセット部１および第２のオフセット部２を排他的に制御し、ゲイン制御部１４がその検出結果である振幅情報信号と振幅目標値との大小関係に応じて可変ゲインアンプ部９のゲインを制御するように構成したので、端子数を増すことなく、ＤＣ成分差を吸収することが可能となるとともに、可変ゲインアンプ部９により光ピックアップや情報記録媒体の個体差を吸収でき、イコライザ部１０をＡ／Ｄ変換部３の前段に配置したことにより、イコライザ部１０の入力信号振幅および入力信号オフセットを一定になるように制御でき、イコライザ部１０のダイナミックレンジ内で最大振幅の信号を入力することが可能となる。【０１６４】
（実施の形態６）
この実施の形態６は、請求項１２記載の発明に対応するもので、実施の形態５のイコライザ部１０の高帯域容易化設計に重点を置いた構成例を示すものである。【０１６５】
以下、本発明の実施の形態６について図面を参照しながら詳細に説明する。この実施の形態６による信号処理装置のブロック図を図２８に示す。【０１６６】
この信号処理装置は、再生信号入力に対し設定した値に応じたゲインを与える可変ゲインアンプ部５６と、該可変ゲインアンプ５６出力を入力とし、入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部１と、該第１のオフセット部１出力を入力とし、ゲイン制御信号入力に応じたゲインを与える可変ゲインアンプ部９と、該可変ゲインアンプ部９の出力を入力とし、入力に対しオフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部２と、該第２のオフセット部２出力を入力とし、高周波帯域を強調するイコライザ部１０と、該イコライザ部１０出力を入力とし、設定した値に応じたオフセットを与える第３のオフセット部５７と、該オフセット部５７の出力を入力とし、固定ゲインを与える固定ゲインアンプ部５８と、固定ゲインアンプ５８の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部３と、該Ａ／Ｄ変換部３出力を入力とし前記クロック周期のｍ倍（ｍは正の整数）の周期のクロックでピーク検出動作を行うピーク検出部４と、前記Ａ／Ｄ変換部３出力を入力とし前記クロック周期のｎ倍（ｎは正の整数）の周期のクロックでボトム検出動作を行うボトム検出部５と、前記ピーク検出部４出力および前記ボトム検出部５出力を入力とし前記Ａ／Ｄ変換部３入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検出部６と、前記ピーク検出部４出力および前記ボトム検出部５出力を入力とし前記Ａ／Ｄ変換部３入力の信号振幅を演算して振幅情報信号を出力する振幅検出部１２と、前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインアンプ部９の制御を行うゲイン制御部１４と、前記オフセット検出部から出力されたオフセット情報信号とオフセット目標値との大小関係に応じて前記第１及び第２のオフセット部の制御を行うオフセット制御部１２とを備えている。【０１６７】
次に、この実施の形態６の動作について説明する。【０１６８】
情報記録媒体からの再生信号は可変ゲインアンプ部５６を通り、可変ゲインアンプ部５６に設定されたゲイン分だけゲイン倍され出力される。可変ゲインアンプ部５６は、ピックアップのばらつきや情報記録媒体の個体間の差のばらつきを吸収するために使用することを想定している。記録情報再生装置の初期の学習した値や、再生装置の開発時に評価した値から、可変ゲインアンプ部５６の設定ゲインを決める。【０１６９】
そして、ピックアップや情報記録媒体のばらつきをある程度吸収し、基準の振幅範囲内である可変ゲインアンプ部５６出力を入力とし、第１のオフセット部１で制御入力に応じたオフセットが与えられ、可変ゲインアンプ部９でゲイン制御入力に応じたゲインが与えられ、第２のオフセット部２でオフセット制御入力に応じたオフセットが与えられた後、イコライザ部１０で波形等化処理が行なわれる。高密度記録された光記録媒体等を再生する場合、光学的な周波数特性により短い記録マークの信号振幅が低下してしまうため、イコライザ部１０でこの周波数帯域をブーストアップすることで、信号のＳＮＲを改善する必要がある。また、この実施の形態では、Ａ／Ｄ変換部の前に固定ゲインアンプ部を挿入することにより、イコライザ部１０を通過する信号振幅を小さくすることが可能になる。【０１７０】
さらに、固定ゲインアンプ部５８の回路オフセットのばらつきが大きい場合には、第３のオフセット部５７で吸収することが可能である。イコライザ部１０出力を入力するオフセット部５７は、固定ゲインアンプ部５８のオフセットのばらつきの影響を吸収するために、再生装置の初期学習やＬＳＩの出荷検査時等にＡ／Ｄ変換部３のセンターレベルにくるような値に設定しておくことが望ましいが、固定ゲインアンプ部のオフセットばらつきが特性に影響しない程度ならば、特にオフセット部５７を搭載する必要はない。【０１７１】
固定ゲインアンプ部５８出力は、Ａ／Ｄ変換部３により所定クロック周期Ｔのクロックでサンプリングさせて量子化ディジタル信号に変換される。【０１７２】
次に前記量子化ディジタル信号に変換された信号から、ピーク検出部４及びボトム検出部５でピーク検出およびボトム検出を行う。ここで、ピーク検出およびボトム検出動作については実施の形態１と同様であり、ともに所定クロック周期Ｔのクロックと同周期のクロックでこれを行ってもよいが、ピーク検出部４およびボトム検出部５をそれぞれｍＴ周期あるいはｎＴ周期（ｍ，ｎは互いに独立した正の整数、即ち、ｎはｍとは異なる正の整数）で動作させても、あるいはともにｎＴ周期（即ち、ｍとｎとは２以上の同じ値の正の整数）で動作させても、ピーク検出及びボトム検出が可能であり、これにより消費電力を削減することが可能である。【０１７３】
ピーク検出値およびボトム検出値からオフセット検出部６でオフセット検出を行う。オフセット検出は、ピーク値とボトム値との和、あるいはＡ／Ｄセンターレベルからの距離の差、あるいはピーク値およびボトム値がそれぞれ所定のウィンドウ範囲に入っているか否かを検出する等によって得ることができる。検出したオフセットを図１３に示す。【０１７４】
また、振幅検出部１２で振幅検出を行う。振幅検出は、例えばピーク値とボトム値との差を演算することで得られる。【０１７５】
オフセット制御部１３の動作については実施の形態１と同様である。【０１７６】
ゲイン制御部１４は振幅検出値と所定振幅目標値とを比較して、振幅検出値が目標値よりも小さいときは可変ゲインアンプ部９のゲインを上げるように制御出力し、逆に振幅検出値が目標値よりも大きいときは可変ゲインアンプ部９のゲインを下げるように制御出力する。【０１７７】
実施の形態５では、ＳＮＲの観点からダイナミックレンジ内の最大振幅で信号を通過させることが望ましいと説明したが、アナログ回路設計の観点から、高帯域設計を容易化するためには、通過信号振幅を小さくすることが効果的である。振幅が小さいと、ひずみ特性を確保しやすいので、高帯域設計に好適である。【０１７８】
このように、本実施の形態６によれば、実施の形態５の構成に加え、イコライザ部１０とＡ／Ｄ変換部３との間に、イコライザ部１０の出力に対し、設定した値に応じたＤＣオフセットを与える第３のオフセット部５７と、第３のオフセット部５７の出力に固定ゲインを与えて前記Ａ／Ｄ変換部に出力する固定ゲインアンプ部５８とを、さらに備えるようにしたので、端子数を増すことなく、ＤＣ成分差を吸収することが可能となるとともに、固定ゲインアンプ部５８により、イコライザ部１０を通過する信号振幅を小さくすることができ、高帯域設計が容易になるとともに、固定ゲインアンプ部５８の回路オフセットのばらつきを、第３のオフセット部５７により吸収することが可能となる。【０１７９】
なお、上記実施の形態１ないし６では、第１のオフセット部と第２のオフセット部とを互いに直列に接続するようにしたが、これら第１および第２のオフセット部は排他的に制御されるので、これらを互いに並列に接続するようにしてもよい。【０１８０】
但し、この場合、第１および第２のオフセット部は、アクティブとされるものが入力信号にオフセットを与えて出力し、アクティブとされないものは信号を出力しないものとする。
【産業上の利用可能性】
【０１８１】
このように、本発明の信号処理装置は、光ディスク等の情報記録媒体から読み出したアナログ再生信号に急激なＤＣ電圧差が存在する場合についても、端子数を増加することなく、常にＡ／Ｄ変換部のダイナミックレンジ内に再生信号を入力するような調整を行うことで、安定したＡ／Ｄ変換を実現することができるので有用である。
【図１】
2009001521.tif 000003
【図２】
2009001521.tif 000004
【図３】
2009001521.tif 000005
【図４】
2009001521.tif 000006
【図５】
2009001521.tif 000007
【図６】
2009001521.tif 000008
【図７】
2009001521.tif 000009
【図８】
2009001521.tif 000010
【図９】
2009001521.tif 000011
【図１０】
2009001521.tif 000012
【図１１】
2009001521.tif 000013
【図１２】
2009001521.tif 000014
【図１３】
2009001521.tif 000015
【図１４】
2009001521.tif 000016
【図１５】
2009001521.tif 000017
【図１６】
2009001521.tif 000018
【図１７】
2009001521.tif 000019
【図１８】
2009001521.tif 000020
【図１９】
2009001521.tif 000021
【図２０】
2009001521.tif 000022
【図２１】
2009001521.tif 000023
【図２２】
2009001521.tif 000024
【図２３】
2009001521.tif 000025
【図２４】
2009001521.tif 000026
【図２５】
2009001521.tif 000027
【図２６】
2009001521.tif 000028
【図２７】
2009001521.tif 000029
【図２８】
2009001521.tif 000030
【手続補正書】
【提出日】平成21年12月22日(2009.12.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報記録媒体上の記録情報をアナログ―ディジタル変換してデータを再生する信号処理装置に関するものであり、特に、Ａ／Ｄコンバータの入力ダイナミックレンジを効率よく使用するためにアナログ信号のＤＣ電圧を調整する技術の改良に関するものである。
【背景技術】
【０００２】
従来は、アナログ信号処理ＩＣとディジタル信号処理ＬＳＩとが別チップで構成されていたが、これらを１チップ化することにより、回路規模、実装面積および外付け部品を削減する等の取り組みがなされている。また、アナログ信号処理回路のディジタル信号処理回路化を進めることで、半導体プロセスシュリンクによるコストダウン効果を容易に享受することができる。
【０００３】
これらの取り組みにともない、従来の信号処理回路では、アナログ信号からディジタル信号に変換する（以下、Ａ／Ｄ変換と呼ぶ）部分において効率よくＡ／Ｄ変換を行うこと、すなわちＡ／Ｄ変換器の入力ダイナミックレンジ範囲内で且つ最大振幅でアナログ信号をディジタルに変換することが求められる。
【０００４】
このような従来の技術としては、たとえば特許文献１に記載されたものが知られている。
【０００５】
図２は特許文献１に示された従来の信号処理装置を、説明が容易となるように、適宜書き換えたものである。
【０００６】
この従来の信号処理装置は、例えば、情報記録媒体から再生された再生信号入力に含まれる低域成分を遮断することにより、再生信号入力からＤＣオフセットを除去するハイパスフィルタ８と、このハイパスフィルタ８によりＤＣオフセットを除去された再生信号入力に対し、ゲイン制御信号入力に応じたゲインを与える可変ゲインアンプ部９と、この可変ゲインアンプ部９の出力を入力とし波形等化処理を行うイコライザ部１０と、このイコライザ部１０の出力を入力としオフセット制御入力に応じたＤＣオフセットを与えるオフセット部１１と、このオフセット部１１の出力を入力とし、アナログ−ディジタル変換を行うＡ／Ｄ変換部３と、このＡ／Ｄ変換部３で得られたサンプリングデータからピーク検出動作を行うピーク検出部４と、前記Ａ／Ｄ変換部３で得られたサンプリングデータからそのボトム検出動作を行うボトム検出部５と、これらピーク検出値およびボトム検出値からＡ／Ｄ変換部３入力での振幅情報を演算する振幅検出部１２と、これらピーク検出値およびボトム検出値からＡ／Ｄ変換部３入力でのオフセット情報を演算するオフセット検出部６と、この振幅検出部１２で得られた振幅情報に基づいてＡ／Ｄ変換部３の入力振幅が一定になるように可変ゲインアンプ部９を制御するゲイン制御部１４と、このオフセット検出部６から得られたオフセット情報に基づいてＡ／Ｄ変換部３の入力オフセットが一定になるようにオフセット部１１を制御するオフセット制御部１３とから構成される。
【０００７】
次に、動作について説明する。例えば、光ディスク等の情報記録媒体に記録された記録信号が、光ピックアップ等の再生手段により再生される。この再生信号入力は、ハイパスフィルタ８により、その低域成分が除去され、可変ゲインアンプ部９に出力される。
【０００８】
可変ゲインアンプ部９は、Ａ／Ｄ変換部３の入力振幅が一定となるように制御され、ハイパスフィルタ８からの入力信号にこの制御されたゲインを与える。イコライザ部１０は、この可変ゲインアンプ部９の出力信号に対し、等化処理を行う。
【０００９】
オフセット部１１は、Ａ／Ｄ変換部３の入力オフセットが一定になるように制御され、イコライザ部１０からの入力信号にこの制御されたオフセットを与える。
【００１０】
Ａ／Ｄ変換部３は、オフセット部１１の出力信号をアナログ信号からディジタル信号に変換する。ピーク検出部４は、このＡ／Ｄ変換部３の出力信号のピークを検出し、ボトム検出部５は、このＡ／Ｄ変換部３の出力信号のボトムを検出する。
【００１１】
振幅検出部１２は、ピーク検出部４およびボトム検出部５の検出信号からＡ／Ｄ変換部３の入力の振幅情報を演算することで、その振幅情報を検出する。ゲイン制御部１４は、振幅検出部１２が検出した振幅情報に基づき、Ａ／Ｄ変換部３の入力振幅が一定となるように、可変ゲインアンプ部９が与えるゲインを制御する。
【００１２】
オフセット検出部６は、ピーク検出部４およびボトム検出部５の検出信号からＡ／Ｄ変換部３入力のオフセット情報を演算することで、そのオフセット情報を検出する。オフセット制御部１３は、オフセット検出部６が検出したオフセット情報に基づき、Ａ／Ｄ変換部３の入力オフセットが一定になるように、オフセット制御部１３が与えるオフセットを制御する。
【００１３】
ここで、前記イコライザ部１０の機能についてさらに説明する。高密度記録された光記録媒体等を再生する場合、光学的な周波数特性により短い記録マークの信号振幅が低下してしまう。このため、イコライザ部１０はこの周波数帯域をブーストアップすることにより、信号のＳＮＲ（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  Ｒａｔｉｏ）を改善する。
【００１４】
次に前記オフセット部１１の機能についてより詳しく説明する。前記ハイパスフィルタ８の入力信号は、該ハイパスフィルタ８を通過することによりＤＣフリーとなるが、情報記録媒体の製造段階でのばらつきにより記録マークが本来の長さよりも大きく形成されたり、小さく形成されたりする場合等には、信号の“Ｈ”区間と“Ｌ”区間との比率が５０：５０からずれるため、再生信号の平均ＤＣレベルが再生信号の上下ピークのセンター位置からずれる現象が発生する。本現象は、記録条件が最適でない場合に多く発生し、一般的にアシンメトリと呼ばれる。
【００１５】
アシンメトリを有する再生信号がハイパスフィルタ８を通過すると、そのＤＣ成分がカットされ、図３に示すように、Ａ／Ｄ変換部３の入力信号にＤＣオフセットが発生する。ＤＣオフセットが大きくなると再生信号波形がＡ／Ｄ変換部３の入力ダイナミックレンジを越えてしまうために、波形の一部が欠落し正しいＡ／Ｄ変換が行えなくなってしまうという問題が発生するが、図２に示す従来例の構成では、ハイパスフィルタ８の後方にオフセット部１１を備え、オフセット制御部１３によりオフセット部１１を制御する制御ループを持つことで、アシンメトリを有する再生信号が入力された場合でも、この再生信号がＡ／Ｄ変換部３の入力ダイナミックレンジに効率的に収めるようにすることができる。
【００１６】
次に光ディスクの一種類である、ＤＶＤ−ＲＡＭのフォーマットについて説明する。
【００１７】
ＤＶＤ−ＲＡＭの物理フォーマットには、ウォブル・ランドグルーブ方式が採用されている。ウォブル・ランドグルーブ方式とは、図４に示すように、レーザ光が照射される側から見て、光ディスク面に記録された凸状のグルーブトラック１５と凹状のランドトラック１６とに、それぞれマークを記録する方式である。
【００１８】
グルーブトラック１５及びランドトラック１６は、それぞれセクタと呼ばれる単位で区切られており、各セクタの先頭にヘッダ領域１７が設けられている。このヘッダ領域１７には、セクタアドレス情報がピット列の形態で製造時に記録されている。このため、ウォブル・ランドグルーブ方式では、ヘッダ領域１７のピット列を読み取ることにより、セクタアドレスの検出が可能とされている。
【００１９】
なお、このヘッダ領域１７では、ピット列がトラック方向に２分割されており、それぞれのピット列がＣＡＰＡ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ａｌｌｏｃａｔｅｄ  Ｐｉｔ  Ａｄｄｒｅｓｓ）と呼ばれる形態、つまり、各トラックに対して、それぞれ、光ディスクのラジアル方向に交互にトラック幅（ピッチ）の半分の間隔でオフセットするように配置されている。
【００２０】
ところで、このＤＶＤ−ＲＡＭフォーマットのようなフォーマットを有する情報記録媒体を再生する従来の技術として、たとえば特許文献２に記載されたものが知られている。
【００２１】
図５は、特許文献２に示された従来の光ディスク再生装置のフロントエンド部分を示している。すなわち、光ディスク１８は、スピンドルモータ１９によって回転駆動された状態で、光ヘッド２０によりその記録データの読み取りが行なわれる。まず、光ヘッド２０では、レーザダイオード２０ａから発生されたレーザ光が、ビームスプリッタ２０ｂを直進し対物レンズ２０ｃを介して光ディスク１８の記録面上に照射される。そして、光ディスク１８から反射されたレーザ光が逆行し、対物レンズ２０ｃを介して、ビームスプリッタ２０ｂに到来すると、ビームスプリッタ２０ｂで進行方向に対し略直角に反射されて光ディテクタ２０ｄにより受光される。
【００２２】
この光ディテクタ２０ｄは、その受光領域が、光ディスク１８上のトラック列に対して、ラジアル方向とタンジェンシャル方向とにそれぞれ２分割されて、合計４つの受光領域に分割されている。この光ディテクタ２０ｄの４つの受光領域から得られる各電気的信号は、それぞれＩ／Ｖ変換増幅器２１ａ、２１ｂ、２１ｃおよび２１ｄにより電流信号から電圧信号に変換されたあと、加算器２２でレベル加算されることにより、和信号が生成される。
【００２３】
この和信号は、図６（ａ）に示すように、ヘッダ領域１７で得られるＤＣレベルの方が、データ領域で得られるＤＣレベルに対して高くなっている。
【００２４】
このように、データ領域における和信号のＤＣレベルが低くなるのは、グルーブトラック１５とランドトラック１６とにその高さの差があるためで、これら両トラックの反射光が混合されると、波長に対する位相が異なる光同士が干渉を起こし弱めあうからである。
【００２５】
このため、光ディスク装置では、加算器２２から出力された和信号を、ハイパスフィルタ８に通して和信号中の直流成分を遮断することにより、ヘッダ領域１７とデータ領域２３とのＤＣレベルの差を吸収するようにしている。このハイパスフィルタ８によってＤＣレベルの差がなくなった和信号が、図２に示す可変ゲインアンプ部９に入力される。
【００２６】
ところで、上記ハイパスフィルタ８は、和信号のＤＣレベルが変わった時点、つまり、データ領域の和信号からヘッダ領域の和信号に変わった時点、または、ヘッダ領域の和信号からデータ領域の和信号に変わった時点で、変化後の和信号の直流レベルを迅速に吸収するために、その動作の時定数を短く設定する必要がある。
【００２７】
一方、ハイパスフィルタ８は、その動作の時定数を短く設定すると、入力されるデータの低域成分に歪みを生じさせるという不都合が生じる。
【００２８】
このため光ディスク装置では、和信号を図５の引き込みパルス生成回路２４に供給し、図６（ｂ）に示すように、和信号の直流レベルが変わった時点で一定期間Ｈレベルとなる引き込みパルスを発生させ、ハイパスフィルタ８に供給している。このハイパスフィルタ８は、引き込みパルスのＨレベル区間とＬレベル区間とで、その動作の時定数が短い状態と長い状態とに切り替えられる。
【００２９】
これにより、ハイパスフィルタ８は、図６（ｃ）に示すように、直流レベルが変化した後の和信号を、直流レベルが遮断された状態に迅速に引き込むことができるとともに、引き込み後の和信号に歪みを生じさせないようにすることができる。
【００３０】
ハイパスフィルタ８の構成例を図７に示す。
【００３１】
ハイパスフィルタ８は、ＬＳＩの端子２５，２６および２７の間に容量２８と２９とを備え、容量２８もしくは容量２９とＬＳＩ内部の抵抗３０とで、ハイパスフィルタ８を構成する。容量２８と２９の接続選択は、ＬＳＩ内部にアナログスイッチ３１，３２を設け、引き込みパルス制御部２４からの制御信号により、いずれか一方がオン、他方がオフになるようにその切り替えを行っている。
【００３２】
求められるハイパスフィルタ８のカットオフ周波数は、データ領域では数十Ｈｚであり、ヘッダ領域のＤＣ差を吸収する際には、数百ｋＨｚに設定することが必要になってくるので、約一万倍のオーダーでカットオフ周波数を切り替える必要がある。
【００３３】
カットオフ周波数の切り替え手段の別の方法として、抵抗値を切り替えるという方法もあるが、ＬＳＩ内部の抵抗を用いる場合、約一万倍の抵抗値を持つ抵抗対を精度よく作ることは困難である。また、同様に約一万倍の容量値を持つ容量対を作ることも困難なので、図７に示すようにＬＳＩに外付けされる容量を用いて容量値の切り替えができる構成、または容量値ではなく、外部の抵抗を用いて抵抗値の切り替えができる構成とすることが必要である。
【先行技術文献】
【特許文献】
【００３４】
【特許文献１】国際公開第０３／０７７２４８号パンフレット
【特許文献２】特開２０００−１８２２３９号公報
【発明の概要】
【発明が解決しようとする課題】
【００３５】
図８は、半導体のプロセスルールと、チップ面積におけるパッド面積の比率との関係を表したグラフである。パッドとはＬＳＩの端子をワイヤーでつなぐときに、ワイヤー３３を張る部分の電極のことである。図９に示すように、リードフレーム３４の先はＬＳＩの端子となる部分であり、半導体チップ３５上の周縁部に存在する電極がパッド３６である。ＬＳＩは図９の外面を樹脂で封止し、その後、端子部分を切断することにより完成する。
【００３６】
図８が示すように、同じ回路規模の半導体チップを想定した場合、パッドの面積は、プロセスルールに関係なく、同等の面積が必要である。従って、同じ機能の回路を搭載している場合、プロセスルールが小さくなるとパッド部分の面積比が大きくなるため、コスト的に不利になる。
【００３７】
図１０は、チップ図面の大まかな模式図である。図１０において、３７は実際の回路部分であり、３６はパッドである。
【００３８】
図１０では、パッド数で半導体チップサイズが決定し、プロセスシュリンクの効果が発揮されない。つまり、今後さらに半導体プロセスルールのシュリンクが進むと、端子数の削減が重要な課題になってくることが予想される。
【００３９】
ところで、図７に示すように、入力信号のＤＣ電圧差を吸収するための、従来のハイパスフィルタ８の構成では、端子が３つ必要である。
【００４０】
またＳ／Ｎ特性を改善する目的で、再生信号を差動伝送方式により伝送するようにした場合には、従来技術では端子が６つ必要となり、さらに端子数が増加するといった問題がある。
【００４１】
本発明は、上記従来の問題点を解決するためになされたもので、急激なＤＣ差を吸収するためにハイパスフィルタの時定数を切り替える方法ではなく、オフセット制御を効果的に行うことで、互いに異なる再生区間における再生信号のＤＣ成分の差を吸収することが可能な信号処理装置を得ることを目的とする。
【課題を解決するための手段】
【００４２】
上記目的を達成するために、本発明は、再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを高速な動作により与えることにより、急激なＤＣオフセットを吸収するための第１のオフセット部と、再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを低速な動作により与えることにより、アシンメトリを有する再生信号のオフセットを吸収するための第２のオフセット部と、前記第１および第２のオフセット部のいずれか一方の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部と、該Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｍ倍（ｍは正整数）の周期のクロックでピーク検出動作を行うピーク検出部と、前記Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｎ倍（ｎは正整数）の周期のクロックでボトム検出動作を行うボトム検出部と、前記ピーク検出部の出力および前記ボトム検出部の出力を入力とし、前記Ａ／Ｄ変換部への入力における信号オフセットを演算してオフセット情報信号を出力するオフセット検出部と、前記オフセット検出部から出力されたオフセット情報信号により前記第１および第２のオフセット部によるオフセット制御を制御する制御部と、ゲート信号を生成するゲート生成部と、前記制御部から出力される制御信号の情報を保持する記憶部とを備え、前記制御部は、前記オフセット情報信号および前記ゲート信号により、前記第１および第２のオフセット部によるオフセット制御動作を、排他的に制御し、前記ゲート生成部から出力されるゲート信号により前記制御部に入力する保持情報を制御し、前記第１のオフセット制御部は前記記憶部からの保持情報を用いることで、急激なＤＣオフセットを瞬時に吸収し、再生信号の局所変動によらず前記Ａ／Ｄ変換部への入力におけるオフセットを略一定に保つことを特徴とするものである。
【００４３】
上記構成により、急激なＤＣ電圧差が存在する再生信号が入力される場合に、端子を増加させずにＤＣ差を吸収し、Ａ／Ｄ変換部入力におけるオフセットを略一定に保つことができる。また、情報記録媒体のフォーマットに合った効率のよい制御を行うことにより、Ａ／Ｄ変換部入力におけるオフセットを略一定に保つことができる。さらに、記憶部を設けオフセット部の制御量を保持することで、ＤＣ差を引き込むまでの時間を短くすることができる。
【００４４】
また、本発明によれば、ホールド信号の入力により制御動作のホールドあるいは制御速度の切り換えが可能な制御部とを備え、再生信号の局所変動によらずＡ／Ｄ変換部への入力における信号オフセットを略一定に保つ、ことを特徴とするものである。
【００４５】
上記構成により、再生信号の局所変動によらずＡ／Ｄ変換部入力における信号オフセットを略一定に保つことができる。
【００４６】
また、本発明は、再生信号入力に対し設定した値に応じたゲインを与える第１の可変ゲインアンプと、該第１の可変ゲインアンプの出力を入力とし、該入力に対しオフセット制御信号に応じたＤＣオフセットを高速な動作により与えることにより、急激なＤＣオフセットを吸収するための第１のオフセット部と、該第１のオフセット部の出力を入力とし、該入力に対しオフセット制御信号に応じたゲインを与える第２の可変ゲインアンプと、該第２の可変ゲインアンプの出力を入力とし、該入力に対しＤＣオフセットを低速な動作により与えることにより、アシンメトリを有する再生信号のオフセットを吸収するための第２のオフセット部と、該第２のオフセット部出力を入力とし、高周波帯域を強調するイコライザ部と、該イコライザ部の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部と、該Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｍ倍（ｍは正整数）の周期のクロックでピーク検出動作を行うピーク検出部と、前記Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｎ倍（ｎは正整数）の周期のクロックでボトム検出動作を行うボトム検出部と、前記ピーク検出部の出力および前記ボトム検出部の出力を入力とし、前記Ａ／Ｄ変換部への入力における信号オフセットを演算してオフセット情報信号を出力するオフセット検出部と、前記ピーク検出部の出力および前記ボトム検出部の出力を入力とし、前記Ａ／Ｄ変換部への入力における信号振幅を演算して振幅情報信号を出力する振幅検出部と、前記振幅検出信号と振幅目標値との大小関係に応じて前記可変ゲインアンプ部の制御を行うゲイン制御部と、前記オフセット検出部から出力されるオフセット情報信号により前記第１および第２のオフセット部によるオフセット制御を制御する制御部と、ゲート信号を生成するゲート生成部と、前記制御部から出力される制御信号の情報を保持する記憶部とを備え、前記制御部は、前記オフセット情報信号および前記ゲート信号により、前記第１および第２のオフセット部によるオフセット制御動作を、排他的に制御し、前記ゲート生成部から出力されるゲート信号によって前記制御部に入力する保持情報を制御し、前記第１のオフセット制御部は前記記憶部からの保持情報を用いることで、急激なＤＣオフセットを瞬時に吸収し、再生信号の局所変動によらず前記Ａ／Ｄ変換部への入力におけるオフセットを略一定に保つことを特徴とする。
【００４７】
上記構成により、前記Ａ／Ｄ変換部入力における信号振幅及びオフセットを略一定に保つことができる。
【００４８】
また、本発明によれば、前記イコライザ部と前記Ａ／Ｄ変換部との間に、該イコライザ出力を入力とし、該入力に対し、設定した値に応じたＤＣオフセットを与える第３のオフセット部と、該第３のオフセット部の出力を入力とし、固定ゲインを与えて前記Ａ／Ｄ変換部に出力する固定ゲインアンプ部とを備えた、ことを特徴とするものである。
【００４９】
上記構成により、Ｓ／Ｎ特性や歪み特性を向上することが可能であり、前記Ａ／Ｄ変換部入力における信号振幅及びオフセットを略一定に保つことができる。
【発明の効果】
【００５０】
本発明によれば、オフセット制御を効率的に行うことで、端子数を増加することなく、入力再生信号に含まれる急激な直流成分の差を吸収することができる信号処理装置を提供することができる。
【図面の簡単な説明】
【００５１】
【図１】図１は、本発明の実施の形態１による信号処理装置のブロック図である。
【図２】図２は、特許文献１に示された従来技術としての信号処理装置のブロック図である。
【図３】図３は、再生信号にＤＣオフセットを持つ場合の再生波形を表す図である。
【図４】図４は、ＤＶＤ−ＲＡＭフォーマットでの記録構造を表す図である。
【図５】図５は、従来の光ディスク装置を表す図である。
【図６】図６は、ＤＶＤ−ＲＡＭの再生信号を表す図である。
【図７】図７は、ハイパスフィルタの構成例を表す図である。
【図８】図８は、プロセスルールとチップ面積の比率との関係のグラフを表す図である。
【図９】図９は、リードフレームと半導体チップを表す図である。
【図１０】図１０は、半導体チップ図面を表す図である。
【図１１】図１１は、ピーク検出部の具体例を表すブロック図である。
【図１２】図１２は、ピーク検出部の動作を表すブロック図である。
【図１３】図１３は、オフセット制御を行っていない場合でのオフセット検出値を表す図である。
【図１４】図１４は、オフセット制御を行っている場合でのオフセット検出値を表す図である。
【図１５】図１５は、ＤＡコンバータのグリッチを表す図である。
【図１６】図１６は、グリッチ発生によるエラー発生を表す図である。
【図１７】図１７は、ＤＡコンバータ出力にローパスフィルタがある場合とない場合での信号変化を表す図である。
【図１８】図１８は、オフセット制御のリスク管理機能を表す図である。
【図１９】図１９は、本発明の実施の形態２による信号処理のブロック図である。
【図２０】図２０は、ゲート生成部の具体例を表す図である。
【図２１】図２１は、ＤＶＤ−ＲＡＭフォーマットのデータ構造および制御に使用するゲート信号を表した図である。
【図２２】図２２は、ゲート生成部に含まれる一部を表したブロック図である。
【図２３】図２３は、本発明の実施の形態３による信号処理装置のブロック図である。
【図２４】図２４は、記憶部の具体例を表す図である。
【図２５】図２５は、本発明の実施の形態３による信号処理装置の動作のタイムチャートを表した図である。
【図２６】図２６は、本発明の実施の形態４による信号処理装置のブロック図である。
【図２７】図２７は、本発明の実施の形態５による信号処理装置のブロック図である。
【図２８】図２８は、本発明の実施の形態６による信号処理装置のブロック図である。
【発明を実施するための形態】
【００５２】
（実施の形態１）
この実施の形態１は、Ａ／Ｄ変換部３から出力されたサンプリングデータから検出したオフセット情報を元に、第１及び第２のオフセット部を排他的に制御することで、端子数を増加することなく、ＤＣオフセット成分を吸収し、Ａ／Ｄ変換部の入力ダイナミックレンジに収まるように信号を入力することを可能にしたものである。
【００５３】
以下、本発明の実施の形態１について図面を参照しながら詳細に説明する。
【００５４】
この実施の形態１による信号処理装置のブロック図を図１に示す。
【００５５】
この信号処理装置は、再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部１と、第１のオフセット部１の出力を入力とし、オフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部２と、該第２のオフセット部２の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部３と、該Ａ／Ｄ変換部３の出力を入力とし前記クロック周期のｍ倍（ｍは正の整数）の周期のクロックでピーク検出動作を行うピーク検出部４と、前記Ａ／Ｄ変換部３の出力を入力とし前記クロック周期のｎ倍（ｎは正の整数）の周期のクロックでボトム検出動作を行うボトム検出部５と、前記ピーク検出部４出力および前記ボトム検出部５出力を入力とし前記Ａ／Ｄ変換部３入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検出部６と、前記オフセット検出部６から出力されたオフセット情報信号により前記第１のオフセット部１と前記第２のオフセット部２のオフセット制御を排他的に制御する制御部７とで構成されるものである。
【００５６】
次に、この実施の形態１の動作について説明する。情報記録媒体からの再生信号は第１のオフセット部１と第２のオフセット部２とでそれぞれの制御入力に応じたオフセットが与えられた後、Ａ／Ｄ変換部３により所定クロック周期Ｔのクロックのタイミングでサンプリングされて量子化ディジタル信号に変換される。説明を容易にするために、まず、第１のオフセット部１と第２のオフセット部２とでオフセットを与えないものとしてＡ／Ｄ変換部３に再生信号が入力した状態の動作から説明を行う。
【００５７】
信号処理装置に入力される信号は、光ディスクの一種である、ＤＶＤ−ＲＡＭフォーマットの再生信号とする。ＤＶＤ−ＲＡＭフォーマットの光ディスクを再生する場合は、図６（ａ）に示すような信号がＡ／Ｄ変換部３に入力される。
【００５８】
図６（ａ）の信号がＡ／Ｄ変換部３により所定クロック周期Ｔのクロックでサンプリングされて量子化ディジタル信号に変換される。入力信号はオフセット部でオフセットが与えられないので、入力信号はＡ／Ｄ変換部３の入力ダイナミックレンジ内に収まらず、明側の信号が飽和状態になってしまう。
【００５９】
次に、前記量子化ディジタル信号から、ピーク検出部４及びボトム検出部５でピーク検出およびボトム検出を行う。ここで、ピーク検出部４は、たとえば図１１に示すように、Ａ／Ｄ変換部３の出力とピーク検出部４の出力とを入力とするセレクタ３８と、セレクタ３８により選択された値を一時的に保持するレジスタ３９と、レジスタ３９の出力から所定値を減算する減算器４０と、Ａ／Ｄ変換部３の出力とピーク検出部４の出力とを比較する比較器４１とで構成され、比較器４１でレジスタ３９に保持された現在より１サンプル前のサンプリング値と、現在のサンプリング値とを比較して、現在のサンプリング値の方が大きければレジスタ３９に現在のサンプリング値を格納し、それ以外の時にはレジスタ３９の書き換えは行わない。
【００６０】
この動作を連続的に行うことでディジタル信号のピークが検出される。ただしこのままでは最大値を検出するのみで、振幅が低下する方向の再生信号振幅変動に追従できないため、減算器４０でレジスタ３９保持値から減算器４０に設定されている所定値を所定クロック間隔毎に減算し、現在のサンプリング値の方が減算器４０出力より小さければ減算器４０出力でレジスタ３９の値を書き換える。
【００６１】
この動作を具体的に図示すると、図１２のようになる。図１２における“○”は、Ａ／Ｄ変換部３のサンプリング値を表す。“▲”はピーク検出後１クロックごとに所定値を減算していく様子を示している。この減算量は欠陥通過時の信号落ち込み速度に対して追従できる程度に設定するのが望ましい。また、ここではピーク検出およびボトム検出をＡ／Ｄ変換部３と同じ周期Ｔのクロックで動作するものとして説明したが、ＣＤ（コンパクトディスク）ではＥＦＭ，ＤＶＤ（ディジタルバーサタイルディスク）では８−１６変調といった変調方式がとられており、マーク長は３Ｔから１１Ｔあるいは１４Ｔ（Ｔはクロックの１周期）で分布し、５Ｔ以上の長いマークでは再生信号振幅がほぼ飽和状態に達するため、図１２に示すように、ピーク検出部４およびボトム検出部５をそれぞれｍＴ周期あるいはｎＴ周期（ｍ，ｎは互いに独立した正の整数、即ち、ｎはｍとは異なる正の整数）で動作させても、あるいはともにｎＴ（＝ｍＴ）周期（即ち、ｍ，ｎは２以上の同じ値の正の整数）で動作させても、ピーク検出及びボトム検出が可能であり、実用上問題はない。このように、ピーク検出およびボトム検出を分周クロックで動作させることにより、消費電力の削減を図ることが可能である。
【００６２】
また、ボトム検出部５の動作は、ピーク検出部４の動作の極性を反転することで実現できる。この場合、図１２における“△”はボトム検出後１クロックごとに所定値を増加していく様子を示している。
【００６３】
次に、ピーク検出値およびボトム検出値からオフセット検出部６でオフセット検出を行う。オフセット検出は、ピーク値とボトム値との和、あるいはＡ／Ｄ変換部３のＡ／Ｄ変換のセンターレベルからの距離の差、あるいはピーク値およびボトム値がそれぞれ所定のウィンドウ範囲に入っているか否かを検出する等によって得ることができる。検出したオフセットを図１３に示す。
【００６４】
センターレベルを目標値とすると、オフセット検出値とセンターレベルとの差が範囲Ａよりも大きかった場合で、且つ、図１３に示すように明側にオフセットがついている場合には、第１のオフセット部１の出力信号オフセットを下げるように制御信号を送り、逆に暗側にオフセットがついている場合には、第１のオフセット部１の出力信号オフセットを上げるように制御信号を送る。この間、第２のオフセット部２は動作させない。
【００６５】
また、オフセット検出値とセンターレベルとの差が範囲Ａよりも小さかった場合は、上述した第１のオフセット部１の動作と同様の動作を第２のオフセット部２が行う。この間、第１のオフセット部は動作させない。
【００６６】
上述したオフセット部の動作を行うと、オフセット部を制御しない状態でのオフセット（図１３参照）が、図１４のようになる。
【００６７】
本実施の形態１では、ＤＶＤ−ＲＡＭフォーマットのような情報記録媒体から出力される信号に大きい直流オフセット成分が含まれる場合、センターから飛び抜けているヘッダ部をセンターレベルに引き込むための、ドラスティックなオフセット調整を行うオフセット部を第１のオフセット部、引き込んだあとの、比較的微小なオフセット調整を行うオフセット部を第２のオフセット部とする。
【００６８】
これら第１のオフセット部と第２のオフセット部の二種類のオフセット部を排他的に制御する理由として、グリッチと応答速度の問題がある。なお、排他的な制御とは、二種類のオフセット部のいずれか一方のみがその入力信号にオフセットを与え、他方は入力信号をスルーで出力するよう、これら二種類のオフセット部を制御することである。
【００６９】
本実施の形態１では、第１のオフセット部を高速で動作するオフセット部、第２のオフセット部を低速で動作するオフセット部とした場合に、最良の効果を得ることができる。
【００７０】
まず、動作速度とグリッチの関係について、説明する。
【００７１】
これらオフセット部は、たとえばＤＡコンバータ（以下、ＤＡＣと称す）で構成される。ＤＡＣの出力には、コードの遷移に伴いスパイク状の雑音であるグリッチが生じる。８ビットのＤＡＣの場合は、たとえば８０ｈ（ｈは１６進数を表す）から８１ｈに遷移するときにはＤＡＣの内部で切り替わるスイッチの数が少ないため、グリッチは微小なレベルとなる。一方、同じＤＡＣでも、コードが８０ｈから７Ｆｈに変化するときにはグリッチは非常に大きくなる。このようなＤＡＣ出力のグリッチを図１５に示す。
【００７２】
図１５（ａ）は、グリッチの発生していない状態でのＤＡＣ出力、図１５（ｂ）はグリッチが発生している状態でのＤＡＣ出力を示した図である。
【００７３】
８０ｈから７Ｆｈへの遷移、つまりフルスケールの１／２のポイントで発生するグリッチは、全ビット反転が生じるため、グリッチ量が最大になる。フルスケールの１／４，３／４の電圧では、これよりも小さい中間的なグリッチが生じる。ＤＡＣ出力のグリッチは、ＤＡＣ内部のゲートのスイッチングに伴う充放電や、８ビットのＤＡＣならば、８本の制御信号のデータスキューがそろっていないことが原因で発生する。
【００７４】
ＤＡＣ出力にグリッチが発生すると、一時的にせよ異常な信号が出力されるため、Ａ／Ｄ変換部３で変換した量子化信号を０／１のディジタル信号に変換し、３Ｔから１４Ｔの信号として復号する際に、読み取りエラーが発生する可能性がある。
【００７５】
その一例を図１６を用いて説明する。図１６（ａ）のようにグリッチが発生していない状態では、“１１１１００００”と変換できるが、図１６（ｂ）のようにグリッチが発生した場合は、“１１１１１０００”となり、本来“０”と読むべきところを“１”と読み間違えてしまう。
【００７６】
このようなグリッチを軽減する方法として、ローパスフィルタにＤＡＣ出力を通して使用する方法がある。しかし、ローパスフィルタに通すとＤＡＣ出力が変化する速度が遅くなる。
【００７７】
ＤＶＤ−ＲＡＭフォーマット再生時にローパスフィルタを通したＤＡＣ出力を図１７（ａ）に、通さないＤＡＣ出力を図１７（ｂ）に示す。ＤＡＣの制御信号は両方とも同じ図１７（ｃ）だが、ＤＡＣ出力はローパスフィルタを通した場合では、センターレベルに到達するまでの時間が長くかかってしまう。
【００７８】
ＣＡＰＡ部の先頭から３分の１程度の場所に位置するアドレス信号を読む必要があるが、ローパスフィルタを通した場合は、そのアドレス部分が通過するまでに、ＤＣレベルがセンターレベルに到達しないので、アドレス信号が読めない。
【００７９】
また、ＤＡＴＡを読むべき部分のＤＣオフセット成分差が少ない部分では、ローパスフィルタを搭載したことによる応答スピードの遅延分は、問題にならない。
【００８０】
つまり、ＤＶＤ−ＲＡＭフォーマットを再生する場合は、ＣＡＰＡ部をセンターレベルまで引き込む場合は、高速動作のＤＡＣを使用する必要がある。高速動作のＤＡＣはグリッチ対策を施していないので、ＤＡＣ出力にグリッチが発生するが、データをリードしない領域でグリッチが発生しても、影響はない。
【００８１】
従って、データをリードする必要のないＣＡＰＡ部の先頭部分４２やＣＡＰＡ部通過後のＤＡＴＡ部の先頭部分４３では、出力にローパスフィルタを搭載しないＤＡＣを備えた第１のオフセット部を動作させ、ＤＡＴＡを読む必要のある領域４４では、出力にローパスフィルタを搭載したＤＡＣを備えた第２のオフセット部を動作させることで、ＤＣオフセット成分を急峻に引き込み、またデータをリードする部分の細かいオフセット制御にはグリッチの影響のないＤＡＣを使うことで、効率よくＡ／Ｄ変換部３の入力ダイナミックレンジに適切なオフセット制御を行うことができる。
【００８２】
また、直流オフセット成分が大きい状態で、第１のオフセット部と第２のオフセット部の両方を動作させると、フィードバックループ制御が発散してしまう可能性が大きい。
【００８３】
なお、どちらかのＤＡＣの制御が最大値もしくは最小値に張り付いてしまった場合のリスク管理機能として、両方のＤＡＣを動作させる機能を持たせることは有用である。
【００８４】
前記リスク管理機能の動作を図１８に示す。通常の使用方法だと、第２のオフセット部を動作させ、第１のオフセット部は動作させない。想定範囲での使用だと、上記の制御が常に成り立つが、想定範囲外の波形が入ってきた場合、図１８に示すように、第２のオフセット部の制御信号が、最大値もしくは最小値で飽和する（以下、張り付く、と称す）。以下の説明では最大値に張り付いた状態を想定している。第２のオフセット部の制御信号が最大値に張り付いたことを検知し、第１のオフセット部を動作させる制御信号を出力させる。第１のオフセット部への制御信号は、Ａ／Ｄ変換部３の入力信号のオフセットが上がるように制御される。第１のオフセット部が動作することで、Ａ／Ｄ変換部３の入力信号のオフセットがセンターレベル付近になる。センター付近になれば、オフセット検出信号とセンターレベルとが同程度になるので、ＤＡＣの制御信号は上向きになったり下向きになったりする。本来動作すべき第２のオフセット部が最大値に張り付いた状態から復帰したことを検知し、第１のオフセット部の動作を止める。
【００８５】
データを読むべき部分で第１のオフセット部を動作させるので、ＤＡＣ出力にグリッチが重畳することは否めないが、仮に想定範囲外の信号が到来した場合でも、通常使わない第１のオフセット部を動作させることにより、オフセットがセンターレベルとなるように制御でき、光ディスク再生装置の動作環境の温度や粗悪ディスクを再生する場合等への再生マージンを拡大することができる。
【００８６】
このように、本実施の形態１によれば、再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部１と、この第１のオフセット部１の出力を入力とし、オフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部２とをＡ／Ｄ変換部３の前段に設け、Ａ／Ｄ変換部３の出力のピーク検出結果およびボトム検出結果に基づいてＡ／Ｄ変換部３の入力におけるオフセットの検出を行い、制御部７がその検出結果であるオフセット情報信号に応じて第１のオフセット部１および第２のオフセット部２を排他的に制御するように構成したので、この信号処理装置全体をＬＳＩ上に形成でき、外付け部品を必要とせず、端子数を増すことなく、ＤＣ成分差を吸収することが可能となる。
【００８７】
（実施の形態２）
この実施の形態２は、Ａ／Ｄ変換部３から出力されたサンプリングデータから検出したオフセット情報を元に、第１及び第２のオフセット部を排他的に制御することで、端子数を増加することなく、ＤＣオフセット成分を吸収し、Ａ／Ｄ変換部の入力ダイナミックレンジ内に信号を入力することを可能にしたものである。
【００８８】
以下、本発明の実施の形態２について図面を参照しながら詳細に説明する。この実施の形態２による信号処理装置のブロック図を図１９に示す。
【００８９】
この信号処理装置は、再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部１と、第１のオフセット部１の出力を入力とし、オフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部２と、該第２のオフセット部出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部３と、該Ａ／Ｄ変換部３の出力を入力とし前記クロック周期のｍ倍（ｍは正の整数）の周期のクロックでピーク検出動作を行うピーク検出部４と、前記Ａ／Ｄ変換部出力を入力とし前記クロック周期のｎ倍（ｎは正の整数）の周期のクロックでボトム検出動作を行うボトム検出部５と、前記ピーク検出部出力および前記ボトム検出部出力を入力とし前記Ａ／Ｄ変換部３入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検出部６と、ゲート信号を生成するゲート生成部４５と、前記オフセット情報信号および前記ゲート信号により、前記第１のオフセット部と前記第２のオフセット部のオフセット制御を排他的に制御する制御部７とで構成されるものである。
【００９０】
次に、この実施の形態２の動作について説明する。
【００９１】
情報記録媒体からの再生信号は第１のオフセット部１と第２のオフセット部２とで制御入力に応じたオフセットが与えられた後、Ａ／Ｄ変換部３により所定クロック周期Ｔのクロックでサンプリングさせて量子化ディジタル信号に変換される。説明を容易にするために、第１のオフセット部１と第２のオフセット部２とでオフセットを与えずにＡ／Ｄ変換部３に入力した状態の動作から説明を行う。
【００９２】
入力される信号は、光ディスクの一種である、ＤＶＤ−ＲＡＭフォーマットの再生信号とする。ＤＶＤ−ＲＡＭフォーマットの光ディスクを再生する場合は、図６（ａ）に示すような信号がＡ／Ｄ変換部３に入力される。
【００９３】
図６（ａ）の信号がＡ／Ｄ変換部３により周期Ｔのクロックでサンプリングされて量子化ディジタル信号に変換される。入力信号はオフセット部でオフセットが与えられないので、入力信号はＡ／Ｄ変換部３の入力ダイナミックレンジ内に収まらず、明側の信号が飽和状態になっている。
【００９４】
次に、前記量子化ディジタル信号に変換された信号から、ピーク検出部４及びボトム検出部５でピーク検出およびボトム検出を行う。ピーク検出およびボトム検出動作については実施の形態１と同様であり、ともに所定クロック周期Ｔのクロックと同周期のクロックでこれを行ってもよいが、ピーク検出部４およびボトム検出部５をそれぞれｍＴ周期あるいはｎＴ周期（ｍ，ｎは互いに独立した正の整数、即ち、ｎはｍとは異なる正の整数）で動作させても、あるいはともにｎＴ周期（即ち、ｍとｎとは２以上の同じ値の正の整数）で動作させても、ピーク検出及びボトム検出が可能であり、これにより消費電力を削減することが可能である。
【００９５】
次に、ピーク検出値およびボトム検出値からオフセット検出部６でオフセット検出を行う。オフセット検出は、ピーク値とボトム値との和、あるいはＡ／Ｄセンターレベルからの距離の差、あるいはピーク値およびボトム値がそれぞれ所定のウィンドウ範囲に入っているか否かを検出する等によって得ることができる。
【００９６】
このようにして検出したオフセットを図１３に示す。
【００９７】
次に、ゲート生成部４５で生成したゲート信号を制御部７に入力し、第１のオフセット部と第２のオフセット部とが排他的に動作を行うように制御を行う制御信号を制御部７から出力する。
【００９８】
ゲート生成部４５およびゲート生成部４５から出力されるゲート信号について説明する。
【００９９】
ゲート生成部４５は、たとえば図２０に示すように、再生信号をディジタル信号に変換した後、０／１に復号した２値化信号を基に、アドレス位置を検出するアドレス位置検出部４６と、検出されたアドレス位置を基準に、再生信号が有するクロック成分の位相と同期した再生クロックを用いて、１セクタに相当する区間をカウントするセクタカウンタ４７と、セクタカウンタ４７により予測される次回のアドレス情報の位置でゲートを発生させる予測ゲート生成部４８とから構成される。
【０１００】
このようなゲート生成部を用いて第１のオフセット部と第２のオフセット部とを効率的に制御することにより、ディフェクトやトラッキングサーボの乱れに影響されることなくオフセット調整を行うことができる。
【０１０１】
次に具体的なゲート信号の生成例および使用方法について説明する。
【０１０２】
図２１（ａ）に示したのは、ＤＶＤ−ＲＡＭの記録フォーマットである。図２１（ａ）に示すように、あらかじめエンボス領域として１セクタ毎にセクタのアドレス情報が記録されているアドレスブロックと、ランダムデータを書き換えることが可能なデータブロックとに分かれている。
【０１０３】
図２１（ａ）におけるＶＦＯ（Ｖａｒｉａｂｌｅ  Ｆｒｅｑｕｅｎｃｙ  Ｏｓｃｉｌｌａｔｏｒ）は、４Ｔパターン（Ｔは最小記録単位時間）が連続して記録されている領域であり、位相同期引きこみ等に用いられるものである。ＡＭは、アドレスマークであり、ＤＶＤでは１４Ｔ＋４Ｔで表される同期パターンが含まれている。ＩＤは、そのセクタのアドレス情報が記録されている領域であり、アドレスブロックには４箇所、データブロックには１箇所存在する。データブロックにおけるＰＳは、プリシンクと呼ばれるもので、同期パターンが含まれている。
【０１０４】
本実施の形態におけるゲート信号は、Ｈで第１のオフセット部を駆動し、Ｌで第２のオフセット部を駆動することとして説明を進める。
【０１０５】
図２１（ｃ）に示すゲート信号は、アドレスブロックはＨ、データブロックはＬとなるゲート信号である。Ｈ区間つまりアドレスブロックでは、高速動作を特徴とした第１のオフセット部を動作させることにより、ＣＡＰＡ部突入時のＤＣオフセットを急峻に引き込むことができる。
【０１０６】
Ｌ区間では、低速動作であるがグリッチを発生しない第２のオフセット部動作を動作させ、オフセット調整を行う。ほぼセンターに引き込まれた信号のオフセット調整が目的なので、低速動作でも問題ない。
【０１０７】
また、図２１（ｂ）は、再生信号の中で、リードしなければいけない領域をＬ区間、リードしなくても問題のない領域をＨ区間として出力したゲート信号である。
【０１０８】
図２１（ｂ）記載のゲート信号を用い、Ｈ区間は、高速動作が可能な第１のオフセット部を動作させ、ＣＡＰＡ部突入時のＤＣオフセットを急峻に引き込むことができる。仮に前述したグリッチが発生したとしても、リードしない領域なので、影響はない。
【０１０９】
Ｌ区間では、低速動作であるがグリッチを発生しない第２のオフセット部を動作させることができる。ほぼセンターに引き込まれた信号のオフセット調整が目的なので、オフセット部が低速動作でも問題ない。
【０１１０】
また、アドレス位置が安定して取得できている状態と取得する前の不安定な状態とで、制御方法を変えることは有用である。
【０１１１】
図２２に示すように、セレクタ４９を制御部７内に設け、たとえばアドレス取得が成功したらＨ，二回続けて失敗したらＬというような、アドレス取得に対する指標となる信号（アドレス取得信号）をセレクタ４９に入力し、Ｌならばゲート生成部４５で生成するゲート信号Ａを、Ｈならば、同じくゲート生成部４５で生成するゲート信号Ｂを、それぞれ選択するような構成にしておく。
【０１１２】
具体例として、セレクタ４９に入力されるゲート信号Ａは図２１（ｃ）記載のゲート信号、ゲート信号Ｂは図２１（ｂ）記載のゲート信号とした場合の動作を説明する。
【０１１３】
データをリードするのはアドレスが取得できている状態なので、アドレスが取得できていない状態では信号をリードする必要がない。よってグリッチが出力に重畳されるが高速動作をする第１のオフセット部をより長い区間で動作させる図２１（ｃ）記載のゲート信号を用いることにより、ＤＣオフセットをより早く引き込むことができる。グリッチの重畳した信号でも、データをリードしないので、特に影響はない。また、アドレス取得後は図２１（ｂ）記載のゲート信号を用いることにより、アドレスブロックのアドレス情報をリードする際に、第２のオフセット部を動作させることにより、グリッチの重畳を防止することができる。
【０１１４】
このように、本実施の形態２によれば、実施の形態１の構成に対し、ゲート信号を生成するゲート生成部４５をさらに備え、制御部７が、前記オフセット情報信号とともに前記ゲート信号にも基づいて、前記第１および第２のオフセット部のオフセット制御を、排他的に制御するように構成したので、端子数を増すことなく、ＤＣ成分差を吸収することが可能となるとともに、ゲート生成部により、再生信号中のアドレスブロックでは高速動作が可能な第１のオフセット部を動作させ、データブロックでは低速動作であるがグリッチを発生しない第２のオフセット部を動作させるようゲート信号を発生することにより、ＣＡＰＡ部突入時のＤＣオフセットを急峻に引き込むことが可能となる。
【０１１５】
（実施の形態３）
この実施の形態３は、Ａ／Ｄ変換部３から出力されたサンプリングデータから検出したオフセット情報に基づいて、第１及び第２のオフセット部を排他的に制御することで、端子数を増加することなく、直流オフセット成分を吸収し、Ａ／Ｄ変換部の入力ダイナミックレンジ内に信号を入力することを可能にしたものである。また記憶部を設けることで、オフセット部への制御値を記憶し、効率のよい動作を可能にしたものである。
【０１１６】
以下、本発明の実施の形態３について図面を参照しながら詳細に説明する。この実施の形態３による信号処理装置のブロック図を図２３に示す。
【０１１７】
この信号処理装置は、再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部１と、第１のオフセット部１の出力を入力とし、オフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部２と、該第２のオフセット部２の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部３と、該Ａ／Ｄ変換部３出力を入力とし前記クロック周期のｍ倍（ｍは正の整数）の周期のクロックでピーク検出動作を行うピーク検出部４と、前記Ａ／Ｄ変換部３の出力を入力とし前記クロック周期のｎ倍（ｎは正の整数）の周期のクロックでボトム検出動作を行うボトム検出部５と、前記ピーク検出部４出力および前記ボトム検出部５出力を入力とし前記Ａ／Ｄ変換部入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検出部６と、ゲート信号を生成するゲート生成部４５と、前記オフセット情報信号および前記ゲート信号により、前記第１のオフセット部１と前記第２のオフセット部２のオフセット制御を排他的に制御する制御部７と、前記制御部から出力される制御信号の情報を保持し、前記ゲート生成部４５から出力されるゲート信号によって制御部に入力する保持情報を制御する記憶部５０とで構成されるものである。
【０１１８】
上記構成により、急激なＤＣ成分の差が存在する再生信号が入力される場合に、ＬＳＩの端子を増加させることなくＤＣ成分の差を吸収し、また、記憶部５０を設けオフセット部の制御量を保持することで、ＤＣ成分の差を引き込むまでの時間を短くすることができる。
【０１１９】
図２４（ａ）は、入力されるゲート信号が“０”の場合は、セレクタ５１が制御部７から入力される制御信号を選択してレジスタ５２に書き込み、レジスタ５２はその書き込まれた制御信号を制御信号ａとして出力する。ゲート信号が“１”の場合は、ゲート信号が“０”だった状態で書き込まれているレジスタ５２の制御信号を保持する。
【０１２０】
逆に、図２４（ｂ）は、入力されるゲート信号が“１”の場合は、セレクタ５３が制御部７から入力される制御信号を選択し、レジスタ５４に書き込み、レジスタ５４はその書き込まれた制御信号を制御信号ｂとして出力する。ゲート信号が“０”の場合は、ゲート信号が“１”だった状態で書き込まれているレジスタ５４の制御信号を保持する。なお、記憶部から制御部への制御信号の伝達は、ゲート信号の立ち上がりや立ち下がりでしか行われない。動作としては、たとえばゲート信号がＬの状態での制御信号は、その一番後の制御信号の情報が次のＬの状態の一番先頭に受け継がれる。
【０１２１】
ゲート信号がＨの状態も同様である。
【０１２２】
次に、この実施の形態３の動作について説明する。
【０１２３】
情報記録媒体からの再生信号は第１のオフセット部１と第２のオフセット部２とにおいて制御入力に応じたオフセットが与えられた後、Ａ／Ｄ変換部３により所定クロック周期Ｔのクロックでサンプリングさせて量子化ディジタル信号に変換される。
【０１２４】
次に前記量子化ディジタル信号に変換された信号から、ピーク検出部４及びボトム検出部５でピーク検出およびボトム検出を行う。ここで、ピーク検出およびボトム検出動作については実施の形態１と同様であり、ともに所定クロック周期Ｔのクロックと同周期のクロックでこれを行ってもよいが、ピーク検出部４およびボトム検出部５をそれぞれｍＴ周期あるいはｎＴ周期（ｍ，ｎは互いに独立した正の整数、即ち、ｎはｍとは異なる正の整数）で動作させても、あるいはともにｎＴ周期（即ち、ｍとｎとは２以上の同じ値の正の整数）で動作させても、ピーク検出及びボトム検出が可能であり、これにより消費電力を削減することが可能である。
【０１２５】
次に、ピーク検出値およびボトム検出値からオフセット検出部６でオフセット検出を行う。オフセット検出は、ピーク値とボトム値との和、あるいはＡ／Ｄセンターレベルからの距離の差、あるいはピーク値およびボトム値がそれぞれ所定のウィンドウ範囲に入っているか否かを検出する等によって得ることができる。
【０１２６】
検出したオフセットを図１３に示す。
【０１２７】
次に、ゲート生成部４５で生成したゲート信号を制御部７に入力し、第１のオフセット部と第２のオフセット部の排他的動作の制御を行う制御信号を制御部７から出力する。
【０１２８】
ゲート生成部４５から出力されるゲート信号は、実施の形態２の説明部分で述べたような種類のものが考えられるが、ここでは、ＤＶＤ−ＲＡＭフォーマットを再生する場合を想定して、図２１（ｃ）に示すようなＤＡＴＡ部とＣＡＰＡ部をあらわすゲートを用いて説明する。上記ゲート信号がＨのときには、第１のオフセット部を動作させ、ゲート信号がＬの時には、第２のオフセットを動作させる。
【０１２９】
記憶部を用いた制御を行った時と行わない時の動作を図２５に示す。ここでは、第１のオフセット制御の動作に焦点を当て説明する。
【０１３０】
まず図２５（ａ）の（１）は、第１のオフセット部制御をホールドした状態での、オフセット検出値である。図２５（ａ）の（２）はそのときの第１のオフセット部への制御値である。常にホールド状態であるので、制御値も一定である。
【０１３１】
次に図２５（ｂ）の（１）は、オフセット制御は動作させるが、記憶部５０を使用しない状態でのオフセット検出値である。制御をスタートさせると、図２５（ｄ）に示すゲート信号がＬの区間では第２のオフセット部を制御するので、制御することにより、オフセット検出値もセンターに近づく。次に、ゲート信号がＨの区間では、第１のオフセット部を制御するので、オフセット検出値もセンターに近づく。図２５（ｂ）の（２）に示すオフセット制御値も下側に変動する。次のゲート信号がＬの区間では、第２のオフセット部が動作するので、第１のオフセット制御値は動かない。
【０１３２】
ここで第１のオフセット制御は、第２のオフセット制御が動作しはじめるのと同時に、つまりゲート信号の立下り時に、第２のオフセット制御との関係を同じにしておかないと、出力でのオフセットに前回のＬ区間とは異なった不要な変動が発生するため、初期値にリセットする。ゲート信号がＬの区間は、そのままの値を保持するので、制御をスタートしてから二回目のゲート信号がＨの区間に突入すると、制御はまた、初期値からスタートする。
【０１３３】
次に、記憶部５０を使用する本実施の形態での動作を説明する。図２５（ｃ）の（１）は、記憶部５０を使用した場合のオフセット検出値である。制御をスタートさせると、図２５（ｄ）に示すゲート信号がＬの区間では第２のオフセット部を制御するので、制御することにより、オフセット検出値もセンターに近づく。次に、ゲート信号がＨの区間では、第１のオフセット部を制御するので、オフセット検出値もセンターに近づく。図２５（ｃ）の（２）に示すオフセット制御値も下側に変動する。次のゲート信号がＬの区間では、第２のオフセット部が動作するので、第１のオフセット制御値は動かない。
【０１３４】
ここで第１のオフセット制御は、第２のオフセット制御が動作しはじめるのと同時に、つまりゲート信号の立ち下がり時に、第２のオフセット制御との関係を同じにしておかないと、出力でのオフセットに前回のＬ区間とは異なった不要な変動が発生するため、初期値にリセットする。ゲート信号がＬの区間は、そのままの値を保持する。次に制御をスタートしてから二回目のゲート信号がＨの区間に突入すると、前回のＨ区間の一番後の制御信号が出力されるので、図２５（ｂ）の（１）では、オフセット検出値がセンター付近に到達しなかったが、図２５（ｃ）の（１）に示すように、すぐにセンター付近に到達する。
【０１３５】
本実施の形態３はまた、従来技術では、センターレベルまでオフセットを引き込むのに、アナログ回路で決まる時定数分は毎回常に時間がかかっていたものが、オフセット制御値を学習して以降は、引き込むまでの時間がかからなくなるといった利点がある。
【０１３６】
このように、本実施の形態３によれば、実施の形態２の構成に対し、ゲート生成部４５から出力されるゲート信号によって制御部に入力する保持情報を制御する記憶部５０をさらに備えるようにしたので、端子数を増すことなく、ＤＣ成分差を吸収することが可能となるとともに、制御部が生成した制御信号を記憶部が記憶しているので、ＤＣオフセットを引き込むまでの時間を短縮できる。
【０１３７】
（実施の形態４）
この実施の形態４は、実施の形態１の制御部にホールド信号を入力し、制御動作のホールドあるいは制御速度の切り換えを行うことを可能にしたものである。
【０１３８】
以下、本発明の実施の形態４について、図面を参照しながら詳細に説明する。この実施の形態４による信号処理装置のブロック図を図２６に示す。
【０１３９】
この信号処理装置は、再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部１と、第１のオフセット部１の出力を入力とし、オフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部２と、該第２のオフセット部２の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部３と、該Ａ／Ｄ変換部３の出力を入力とし前記クロック周期のｍ倍（ｍは正の整数）の周期のクロックでピーク検出動作を行うピーク検出部４と、前記Ａ／Ｄ変換部３出力を入力とし前記クロック周期のｎ倍（ｎは正の整数）の周期のクロックでボトム検出動作を行うボトム検出部５と、前記ピーク検出部４出力および前記ボトム検出部５出力を入力とし前記Ａ／Ｄ変換部３入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検出部６と、前記Ａ／Ｄ変換部３の出力信号をホールドするホールド信号生成部５５とを備え、前記オフセット検出部６から出力されたオフセット情報信号により前記第１のオフセット部１と前記第２のオフセット部２のオフセット制御を排他的に制御するとともに、ホールド信号入力により制御動作のホールドあるいは制御速度の切り換えが可能な制御部７とを備えている。
【０１４０】
次に、この実施の形態４の動作について説明する。
【０１４１】
情報記録媒体からの再生信号は第１のオフセット部１と第２のオフセット部２で制御入力に応じたオフセットが与えられた後、Ａ／Ｄ変換部３により所定クロック周期Ｔのクロックでサンプリングさせて量子化ディジタル信号に変換される。
【０１４２】
次に前記量子化ディジタル信号に変換された信号から、ピーク検出部４及びボトム検出部５でピーク検出およびボトム検出を行う。ピーク検出およびボトム検出動作については実施の形態１と同様であり、ともに所定クロック周期Ｔのクロックと同周期のクロックでこれを行ってもよいが、ピーク検出部４およびボトム検出部５をそれぞれｍＴ周期あるいはｎＴ周期（ｍ，ｎは互いに独立した正の整数、即ち、ｎはｍとは異なる正の整数）で動作させても、あるいはともにｎＴ周期（即ち、ｍとｎとは２以上の同じ値の正の整数）で動作させても、ピーク検出及びボトム検出が可能であり、これにより消費電力を削減することが可能である。
【０１４３】
次に、ピーク検出値およびボトム検出値からオフセット検出部６でオフセット検出を行う。オフセット検出は、ピーク値とボトム値との和、あるいはＡ／Ｄセンターレベルからの距離の差、あるいはピーク値およびボトム値がそれぞれ所定のウィンドウ範囲に入っているか否かを検出する等によって得ることができる。
【０１４４】
検出したオフセットを図１３に示す。
【０１４５】
次に、ホールド信号生成部５５で生成したゲート信号を制御部７に入力する。ここでは、Ａ／Ｄ変換部３の出力信号をホールド信号生成部５５に入力しているが、前記ボトム検出部５出力、前記ピーク検出部４出力あるいはボトム検出部５出力とピーク検出部４出力との演算等で表される前記振幅情報信号の少なくとも１つを入力とし、入力信号の欠落を検出したホールド信号を入力としても構わない。さらに、外部でディフェクトを検出し、生成した信号でも構わない。ディフェクト等を検出した時にではなく、動作のホールドを希望する際に外部から入力する信号でも構わない。
【０１４６】
このように、本実施の形態４によれば、実施の形態３の構成に加え、Ａ／Ｄ変換部３の出力信号をホールドするホールド信号生成部５５をさらに備え、制御部７がホールド信号入力により制御動作のホールドあるいは制御速度の切り換えが可能なように構成したので、端子数を増すことなく、ＤＣ成分差を吸収することが可能となるとともに、ホールド信号生成部により再生信号の局所変動を検出して、オフセット制御をホールドする、あるいは制御応答速度を変えることにより、制御信号が欠陥通過後にＡ／Ｄ変換部３の入力ダイナミックレンジをオーバーする現象を抑えることが可能であり、常にＡ／Ｄ変換部３入力における信号振幅およびオフセットをほぼ一定に保つことができるため、信号欠陥部を通過した後、再生信号がＡ／Ｄ変換部３の入力ダイナミックレンジに入り正常状態に引き込むまで無駄な時間がかかって正しくデータ再生が出来ないといった問題がなくなり、欠陥経過後のデータエラーを最小限に抑えることができる有効な効果がある。
【０１４７】
（実施の形態５）
この実施の形態５は、実施の形態１のより具体的な構成例を示すものである。以下、本発明の実施の形態５について図面を参照しながら詳細に説明する。この実施の形態５による信号処理装置のブロック図を図２７に示す。
【０１４８】
この信号処理装置は、再生信号入力に対し設定した値に応じたゲインを与える可変ゲインアンプ部５６と、該可変ゲインアンプ５６出力を入力とし、入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部１と、該第１のオフセット部１出力を入力とし、ゲイン制御信号入力に応じたゲインを与える可変ゲインアンプ部９と、該可変ゲインアンプ部９の出力を入力とし、入力に対しオフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部２と、該第２のオフセット部２の出力を入力とし、高周波帯域を強調するイコライザ部１０と、該イコライザ部１０の出力を入力とし所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部３と、該Ａ／Ｄ変換部出力を入力とし前記クロック周期のｍ倍（ｍは正の整数）の周期のクロックでピーク検出動作を行うピーク検出部４と、前記Ａ／Ｄ変換部３出力を入力とし前記クロック周期のｎ倍（ｎは正の整数）の周期のクロックでボトム検出動作を行うボトム検出部５と、前記ピーク検出部４出力および前記ボトム検出部５出力を入力とし前記Ａ／Ｄ変換部３入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検出部６と、前記ピーク検出部４出力および前記ボトム検出部５出力を入力とし前記Ａ／Ｄ変換部３入力の信号振幅を演算して振幅情報信号を出力する振幅検出部１２と、前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインアンプ部９の制御を行うゲイン制御部１４と、前記オフセット検出部から出力されたオフセット情報信号とオフセット目標値との大小関係に応じて前記第１及び第２のオフセット部の制御を行うオフセット制御部１３とを備えている。
【０１４９】
次に、この実施の形態５の動作について説明する。
【０１５０】
情報記録媒体からの再生信号は、可変ゲインアンプ部５６を通り、可変ゲインアンプ部５６に設定されたゲイン倍だけ増幅され出力される。可変ゲインアンプ部５６は、光ピックアップのばらつきや情報記録媒体間の差ばらつきを吸収するために使用することを想定している。記録情報再生装置の初期の学習した値や、再生装置の開発時に評価した値から、可変ゲインアンプ部５６の設定ゲインを決める。
【０１５１】
そして、ピックアップや情報記録媒体のばらつきをある程度吸収し、基準の振幅範囲内である可変ゲインアンプ部５６出力を入力とし、第１のオフセット部１で制御入力に応じたオフセットが与えられ、可変ゲインアンプ部９でゲイン制御入力に応じたゲインが与えられ、第２のオフセット部２でオフセット制御入力に応じたオフセットが与えられた後、イコライザ部１０で波形等化処理が行なわれる。
【０１５２】
高密度記録された光記録媒体等を再生する場合、光学的な周波数特性により短い記録マークの信号振幅が低下してしまうため、イコライザ部１０でこの周波数帯域をブーストアップすることで、信号のＳＮＲ（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  Ｒａｔｉｏ）を改善する必要がある。また、イコライザ部１０出力は、Ａ／Ｄ変換部３により所定クロック周期Ｔのクロックでサンプリングさせて量子化ディジタル信号に変換される。
【０１５３】
次に前記量子化ディジタル信号に変換された信号から、ピーク検出部４及びボトム検出部５でピーク検出およびボトム検出を行う。
【０１５４】
ここで、ピーク検出およびボトム検出動作については実施の形態１と同様であり、ともに所定クロック周期Ｔのクロックと同周期のクロックでこれを行ってもよいが、ピーク検出部４およびボトム検出部５をそれぞれｍＴ周期あるいはｎＴ周期（ｍ，ｎは互いに独立した正の整数、即ち、ｎはｍとは異なる正の整数）で動作させても、あるいはともにｎＴ周期（即ち、ｍとｎとは２以上の同じ値の正の整数）で動作させても、ピーク検出及びボトム検出が可能であり、これにより消費電力を削減することが可能である。
【０１５５】
また、振幅検出部１２で振幅検出を行う。振幅検出は、例えばピーク値とボトム値との差を演算することで得られる。
【０１５６】
オフセット制御部１３の動作については実施の形態１と同様である。
【０１５７】
ゲイン制御部１４は振幅検出値と所定振幅目標値とを比較して、振幅検出値が目標値よりも小さいときは可変ゲインアンプ部９のゲインを上げるように制御出力し、逆に振幅検出値が目標値よりも大きいときは可変ゲインアンプ部９のゲインを下げるように制御出力する。
【０１５８】
イコライザ部１０内の信号振幅は、ＳＮＲ（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  Ｒａｔｉｏ）の観点からイコライザ部１０のダイナミックレンジ範囲内で、最大振幅で信号を通過させることが望ましいが、本実施の形態５のように、Ａ／Ｄ変換部３の前段にイコライザ部１０を配置することにより、イコライザ部１０の入力信号振幅および入力信号オフセットを一定になるように制御することができる。また、これにより、ＳＮＲを最大限に確保することが可能であり、イコライザ部１０前段で発生する回路オフセット等のばらつきマージンを考慮する必要がなくなるため、イコライザのダイナミックレンジ内で最大振幅の信号を入力することができる。
【０１５９】
このように、本実施の形態５によれば、再生信号入力に対し設定した値に応じたゲインを与える可変ゲインアンプ部５６と、該可変ゲインアンプ５６出力を入力とし、入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部１と、該第１のオフセット部１出力を入力とし、ゲイン制御信号入力に応じたゲインを与える可変ゲインアンプ部９と、該可変ゲインアンプ部９の出力を入力とし、入力に対しオフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部２と、該第２のオフセット部２の出力を入力とし、高周波帯域を強調するイコライザ部１０とを、Ａ／Ｄ変換部３の前段に設け、Ａ／Ｄ変換部３の出力のピーク検出結果およびボトム検出結果に基づいてＡ／Ｄ変換部３の入力におけるオフセットおよび振幅の検出を行い、オフセット制御部１３がその検出結果であるオフセット情報信号に応じて第１のオフセット部１および第２のオフセット部２を排他的に制御し、ゲイン制御部１４がその検出結果である振幅情報信号と振幅目標値との大小関係に応じて可変ゲインアンプ部９のゲインを制御するように構成したので、端子数を増すことなく、ＤＣ成分差を吸収することが可能となるとともに、可変ゲインアンプ部９により光ピックアップや情報記録媒体の個体差を吸収でき、イコライザ部１０をＡ／Ｄ変換部３の前段に配置したことにより、イコライザ部１０の入力信号振幅および入力信号オフセットを一定になるように制御でき、イコライザ部１０のダイナミックレンジ内で最大振幅の信号を入力することが可能となる。
【０１６０】
（実施の形態６）
この実施の形態６は、実施の形態５のイコライザ部１０の高帯域容易化設計に重点を置いた構成例を示すものである。
【０１６１】
以下、本発明の実施の形態６について図面を参照しながら詳細に説明する。この実施の形態６による信号処理装置のブロック図を図２８に示す。
【０１６２】
この信号処理装置は、再生信号入力に対し設定した値に応じたゲインを与える可変ゲインアンプ部５６と、該可変ゲインアンプ５６出力を入力とし、入力に対しオフセット制御信号に応じたＤＣオフセットを与える第１のオフセット部１と、該第１のオフセット部１出力を入力とし、ゲイン制御信号入力に応じたゲインを与える可変ゲインアンプ部９と、該可変ゲインアンプ部９の出力を入力とし、入力に対しオフセット制御信号に応じたＤＣオフセットを与える第２のオフセット部２と、該第２のオフセット部２出力を入力とし、高周波帯域を強調するイコライザ部１０と、該イコライザ部１０出力を入力とし、設定した値に応じたオフセットを与える第３のオフセット部５７と、該オフセット部５７の出力を入力とし、固定ゲインを与える固定ゲインアンプ部５８と、固定ゲインアンプ５８の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部３と、該Ａ／Ｄ変換部３出力を入力とし前記クロック周期のｍ倍（ｍは正の整数）の周期のクロックでピーク検出動作を行うピーク検出部４と、前記Ａ／Ｄ変換部３出力を入力とし前記クロック周期のｎ倍（ｎは正の整数）の周期のクロックでボトム検出動作を行うボトム検出部５と、前記ピーク検出部４出力および前記ボトム検出部５出力を入力とし前記Ａ／Ｄ変換部３入力の信号オフセットを演算してオフセット情報信号を出力するオフセット検出部６と、前記ピーク検出部４出力および前記ボトム検出部５出力を入力とし前記Ａ／Ｄ変換部３入力の信号振幅を演算して振幅情報信号を出力する振幅検出部１２と、前記振幅情報信号と振幅目標値との大小関係に応じて前記可変ゲインアンプ部９の制御を行うゲイン制御部１４と、前記オフセット検出部から出力されたオフセット情報信号とオフセット目標値との大小関係に応じて前記第１及び第２のオフセット部の制御を行うオフセット制御部１２とを備えている。
【０１６３】
次に、この実施の形態６の動作について説明する。
【０１６４】
情報記録媒体からの再生信号は可変ゲインアンプ部５６を通り、可変ゲインアンプ部５６に設定されたゲイン分だけゲイン倍され出力される。可変ゲインアンプ部５６は、ピックアップのばらつきや情報記録媒体の個体間の差のばらつきを吸収するために使用することを想定している。記録情報再生装置の初期の学習した値や、再生装置の開発時に評価した値から、可変ゲインアンプ部５６の設定ゲインを決める。
【０１６５】
そして、ピックアップや情報記録媒体のばらつきをある程度吸収し、基準の振幅範囲内である可変ゲインアンプ部５６出力を入力とし、第１のオフセット部１で制御入力に応じたオフセットが与えられ、可変ゲインアンプ部９でゲイン制御入力に応じたゲインが与えられ、第２のオフセット部２でオフセット制御入力に応じたオフセットが与えられた後、イコライザ部１０で波形等化処理が行なわれる。高密度記録された光記録媒体等を再生する場合、光学的な周波数特性により短い記録マークの信号振幅が低下してしまうため、イコライザ部１０でこの周波数帯域をブーストアップすることで、信号のＳＮＲを改善する必要がある。また、この実施の形態では、Ａ／Ｄ変換部の前に固定ゲインアンプ部を挿入することにより、イコライザ部１０を通過する信号振幅を小さくすることが可能になる。
【０１６６】
さらに、固定ゲインアンプ部５８の回路オフセットのばらつきが大きい場合には、第３のオフセット部５７で吸収することが可能である。イコライザ部１０出力を入力するオフセット部５７は、固定ゲインアンプ部５８のオフセットのばらつきの影響を吸収するために、再生装置の初期学習やＬＳＩの出荷検査時等にＡ／Ｄ変換部３のセンターレベルにくるような値に設定しておくことが望ましいが、固定ゲインアンプ部のオフセットばらつきが特性に影響しない程度ならば、特にオフセット部５７を搭載する必要はない。
【０１６７】
固定ゲインアンプ部５８出力は、Ａ／Ｄ変換部３により所定クロック周期Ｔのクロックでサンプリングさせて量子化ディジタル信号に変換される。
【０１６８】
次に前記量子化ディジタル信号に変換された信号から、ピーク検出部４及びボトム検出部５でピーク検出およびボトム検出を行う。ここで、ピーク検出およびボトム検出動作については実施の形態１と同様であり、ともに所定クロック周期Ｔのクロックと同周期のクロックでこれを行ってもよいが、ピーク検出部４およびボトム検出部５をそれぞれｍＴ周期あるいはｎＴ周期（ｍ，ｎは互いに独立した正の整数、即ち、ｎはｍとは異なる正の整数）で動作させても、あるいはともにｎＴ周期（即ち、ｍとｎとは２以上の同じ値の正の整数）で動作させても、ピーク検出及びボトム検出が可能であり、これにより消費電力を削減することが可能である。
【０１６９】
ピーク検出値およびボトム検出値からオフセット検出部６でオフセット検出を行う。オフセット検出は、ピーク値とボトム値との和、あるいはＡ／Ｄセンターレベルからの距離の差、あるいはピーク値およびボトム値がそれぞれ所定のウィンドウ範囲に入っているか否かを検出する等によって得ることができる。検出したオフセットを図１３に示す。
【０１７０】
また、振幅検出部１２で振幅検出を行う。振幅検出は、例えばピーク値とボトム値との差を演算することで得られる。
【０１７１】
オフセット制御部１３の動作については実施の形態１と同様である。
【０１７２】
ゲイン制御部１４は振幅検出値と所定振幅目標値とを比較して、振幅検出値が目標値よりも小さいときは可変ゲインアンプ部９のゲインを上げるように制御出力し、逆に振幅検出値が目標値よりも大きいときは可変ゲインアンプ部９のゲインを下げるように制御出力する。
【０１７３】
実施の形態５では、ＳＮＲの観点からダイナミックレンジ内の最大振幅で信号を通過させることが望ましいと説明したが、アナログ回路設計の観点から、高帯域設計を容易化するためには、通過信号振幅を小さくすることが効果的である。振幅が小さいと、ひずみ特性を確保しやすいので、高帯域設計に好適である。
【０１７４】
このように、本実施の形態６によれば、実施の形態５の構成に加え、イコライザ部１０とＡ／Ｄ変換部３との間に、イコライザ部１０の出力に対し、設定した値に応じたＤＣオフセットを与える第３のオフセット部５７と、第３のオフセット部５７の出力に固定ゲインを与えて前記Ａ／Ｄ変換部に出力する固定ゲインアンプ部５８とを、さらに備えるようにしたので、端子数を増すことなく、ＤＣ成分差を吸収することが可能となるとともに、固定ゲインアンプ部５８により、イコライザ部１０を通過する信号振幅を小さくすることができ、高帯域設計が容易になるとともに、固定ゲインアンプ部５８の回路オフセットのばらつきを、第３のオフセット部５７により吸収することが可能となる。
【０１７５】
なお、上記実施の形態１ないし６では、第１のオフセット部と第２のオフセット部とを互いに直列に接続するようにしたが、これら第１および第２のオフセット部は排他的に制御されるので、これらを互いに並列に接続するようにしてもよい。
【０１７６】
但し、この場合、第１および第２のオフセット部は、アクティブとされるものが入力信号にオフセットを与えて出力し、アクティブとされないものは信号を出力しないものとする。
【産業上の利用可能性】
【０１７７】
このように、本発明の信号処理装置は、光ディスク等の情報記録媒体から読み出したアナログ再生信号に急激なＤＣ電圧差が存在する場合についても、端子数を増加することなく、常にＡ／Ｄ変換部のダイナミックレンジ内に再生信号を入力するような調整を行うことで、安定したＡ／Ｄ変換を実現することができるので有用である。
【符号の説明】
【０１７８】
１  第１のオフセット部
２  第２のオフセット部
３  Ａ／Ｄ変換部
４  ピーク検出部
５  ボトム検出部
６  オフセット検出部
７  制御部
８  ハイパスフィルタ
９  可変ゲインアンプ部
１０  イコライザ部
１１  オフセット部
１２  振幅検出部
１３  オフセット制御部
１４  ゲイン制御部
１５  グルーブトラック
１６  ランドトラック
１７  ヘッダ部
１８  光ディスク
１９  スピンドルモータ
２０  光ヘッド
２１ａ〜２１ｄ  Ｉ／Ｖ変換増幅器
２２  加算器
２３  データ部
２４  引き込みパルス生成部
２５  ＬＳＩ端子
２６  ＬＳＩ端子
２７  ＬＳＩ端子
２８  外付け容量
２９  外付け容量
３０  ＬＳＩ内部抵抗
３１  アナログスイッチ
３２  アナログスイッチ
３３  ワイヤー
３４  リードフレーム
３５  半導体チップ
３６  パッド
３７  半導体チップ内における回路部分
３８  セレクタ
３９  レジスタ
４０  減算器
４１  比較器
４２  データ部からＣＡＰＡ部へ突入する時の引き込み特性
４３  ＣＡＰＡ部からデータ部へ突入する時の引き込み特性
４４  データ部
４５  ゲート生成部
４６  アドレス位置検出部
４７  セクタカウンタ
４８  予測ゲート生成部
４９  セレクタ
５０  記憶部
５１  セレクタ
５２  レジスタ
５３  セレクタ
５４  レジスタ
５５  ホールド信号生成部
５６  可変ゲインアンプ部
５７  第３のオフセット部
５８  固定ゲインアンプ部
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを高速な動作により与えることにより、急激なＤＣオフセットを吸収するための第１のオフセット部と、
再生信号入力に対しオフセット制御信号に応じたＤＣオフセットを低速な動作により与えることにより、アシンメトリを有する再生信号のオフセットを吸収するための第２のオフセット部と、
前記第１および第２のオフセット部のいずれか一方の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部と、
該Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｍ倍（ｍは正整数）の周期のクロックでピーク検出動作を行うピーク検出部と、
前記Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｎ倍（ｎは正整数）の周期のクロックでボトム検出動作を行うボトム検出部と、
前記ピーク検出部の出力および前記ボトム検出部の出力を入力とし、前記Ａ／Ｄ変換部への入力における信号オフセットを演算してオフセット情報信号を出力するオフセット検出部と、
前記オフセット検出部から出力されたオフセット情報信号により前記第１および第２のオフセット部によるオフセット制御を制御する制御部と、
ゲート信号を生成するゲート生成部と、
前記制御部から出力される制御信号の情報を保持する記憶部とを備え、
前記制御部は、前記オフセット情報信号および前記ゲート信号により、前記第１および第２のオフセット部によるオフセット制御動作を、排他的に制御し、
前記ゲート生成部から出力されるゲート信号により前記制御部に入力する保持情報を制御し、前記第１のオフセット制御部は前記記憶部からの保持情報を用いることで、急激なＤＣオフセットを瞬時に吸収し、
再生信号の局所変動によらず前記Ａ／Ｄ変換部への入力におけるオフセットを略一定に保つ、
ことを特徴とする信号処理装置。
【請求項２】
請求項１記載の信号処理装置において、
前記ゲート生成部から出力されるゲート信号は、
記録媒体上のデータが書き込まれた領域と、書き込まれていない領域とを区別する信号である、
ことを特徴とする信号処理装置。
【請求項３】
請求項１記載の信号処理装置において、
前記ゲート生成部は、
該ゲート生成部から出力されるゲート信号を、記録媒体のアドレス情報を取得する前とアドレス情報を取得する後とで異なる種類のゲート信号に設定する、
ことを特徴とする信号処理装置。
【請求項４】
請求項１記載の信号処理装置において、
前記ゲート生成部から出力されるゲート信号は、
記録媒体上のアドレスデータが記録されるヘッダ領域と、ユーザデータの記録されるデータ領域とを区別する信号である、
ことを特徴とする信号処理装置。
【請求項５】
請求項１記載の信号処理装置において、
ホールド信号の入力により制御動作のホールドあるいは制御速度の切り換えが可能な制御部を備え、
再生信号の局所変動によらずＡ／Ｄ変換部への入力における信号オフセットを略一定に保つ、
ことを特徴とする信号処理装置。
【請求項６】
請求項１記載の信号処理装置において、
前記ピーク検出部および前記ボトム検出部の出力を入力として前記Ａ／Ｄ変換部への入力における信号振幅を演算して振幅情報を出力する信号検出部と、
前記Ａ／Ｄ変換部の出力、前記ボトム検出部の出力、前記オフセット検出部の出力あるいは前記振幅情報信号の少なくとも１つを入力とし、外部入力信号の欠落を検出してホールド信号を出力するホールド信号生成部とを、さらに備え、
前記ホールド信号により前記制御部の制御動作のホールドあるいは制御速度の切り換えが可能である、
ことを特徴とする信号処理装置。
【請求項７】
再生信号入力に対し設定した値に応じたゲインを与える第１の可変ゲインアンプと、
該第１の可変ゲインアンプの出力を入力とし、該入力に対しオフセット制御信号に応じたＤＣオフセットを高速な動作により与えることにより、急激なＤＣオフセットを吸収するための第１のオフセット部と、
該第１のオフセット部の出力を入力とし、該入力に対しオフセット制御信号に応じたゲインを与える第２の可変ゲインアンプと、
該第２の可変ゲインアンプの出力を入力とし、該入力に対しＤＣオフセットを低速な動作により与えることにより、アシンメトリを有する再生信号のオフセットを吸収するための第２のオフセット部と、
該第２のオフセット部出力を入力とし、高周波帯域を強調するイコライザ部と、
該イコライザ部の出力を入力とし、所定クロック周期Ｔのクロックでサンプリングを行いアナログ−ディジタル変換してサンプリングデータを出力するＡ／Ｄ変換部と、
該Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｍ倍（ｍは正整数）の周期のクロックでピーク検出動作を行うピーク検出部と、
前記Ａ／Ｄ変換部の出力を入力とし前記クロック周期のｎ倍（ｎは正整数）の周期のクロックでボトム検出動作を行うボトム検出部と、
前記ピーク検出部の出力および前記ボトム検出部の出力を入力とし、前記Ａ／Ｄ変換部への入力における信号オフセットを演算してオフセット情報信号を出力するオフセット検出部と、
前記ピーク検出部の出力および前記ボトム検出部の出力を入力とし、前記Ａ／Ｄ変換部への入力における信号振幅を演算して振幅情報信号を出力する振幅検出部と、
前記振幅検出信号と振幅目標値との大小関係に応じて前記可変ゲインアンプ部の制御を行うゲイン制御部と、
前記オフセット検出部から出力されるオフセット情報信号により前記第１および第２のオフセット部によるオフセット制御を制御する制御部と、
ゲート信号を生成するゲート生成部と、
前記制御部から出力される制御信号の情報を保持する記憶部とを備え、
前記制御部は、前記オフセット情報信号および前記ゲート信号により、前記第１および第２のオフセット部によるオフセット制御動作を、排他的に制御し、
前記ゲート生成部から出力されるゲート信号によって前記制御部に入力する保持情報を制御し、前記第１のオフセット制御部は前記記憶部からの保持情報を用いることで、急激なＤＣオフセットを瞬時に吸収し、
再生信号の局所変動によらず前記Ａ／Ｄ変換部への入力におけるオフセットを略一定に保つ、
ことを特徴とする信号処理装置。
【請求項８】
請求項７記載の信号処理装置において、
前記イコライザ部と前記Ａ／Ｄ変換部との間に、
該イコライザ部の出力を入力とし、該入力に対し、設定した値に応じたＤＣオフセットを与える第３のオフセット部と、
該第３のオフセット部の出力を入力とし、該入力に固定ゲインを与えて前記Ａ／Ｄ変換部に出力する固定ゲインアンプ部とを、さらに備えた、
ことを特徴とする信号処理装置。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2009001521.tif 000031
【図２】
2009001521.tif 000032
【図３】
2009001521.tif 000033
【図４】
2009001521.tif 000034
【図５】
2009001521.tif 000035
【図６】
2009001521.tif 000036
【図７】
2009001521.tif 000037
【図８】
2009001521.tif 000038
【図９】
2009001521.tif 000039
【図１０】
2009001521.tif 000040
【図１１】
2009001521.tif 000041
【図１２】
2009001521.tif 000042
【図１３】
2009001521.tif 000043
【図１４】
2009001521.tif 000044
【図１５】
2009001521.tif 000045
【図１６】
2009001521.tif 000046
【図１７】
2009001521.tif 000047
【図１８】
2009001521.tif 000048
【図１９】
2009001521.tif 000049
【図２０】
2009001521.tif 000050
【図２１】
2009001521.tif 000051
【図２２】
2009001521.tif 000052
【図２３】
2009001521.tif 000053
【図２４】
2009001521.tif 000054
【図２５】
2009001521.tif 000055
【図２６】
2009001521.tif 000056
【図２７】
2009001521.tif 000057
【図２８】
2009001521.tif 000058
【国際調査報告】
2009001521.tif 000059
2009001521.tif 000060