(57)【要約】   回路基板は、機能素子と、機能素子を内蔵する配線基板と、機能素子を挟んで回路基板の表裏の各表面部分に形成され、各１層以上の導体層を含む第１及び第２配線層とを備る。第１配線層の最外層の各パターン配線の表面が露出し、且つ、最外層の各パターン配線間を絶縁する第１絶縁層の表面が、前記最外層の各パターン配線の表面よりも突出している。第２配線層の各パターン配線と機能素子の電極端子とが接続され、電極端子間を絶縁する第２絶縁層の表面と、その表面に隣接する電極端子の表面とがほぼ同一平面内にある。
2008120755.tif 000002
【特許請求の範囲】
【請求項１】
１つ以上の機能素子と、該機能素子を内蔵する配線基板と、前記機能素子を挟んで前記回路基板の表裏の各表面部分に形成され、各１層以上の導体層を含む第１及び第２配線層とを備え、
前記第１配線層の最外層の各パターン配線の表面が露出し、且つ、該最外層の各パターン配線間を絶縁する第１絶縁層の表面が、前記最外層の各パターン配線の表面よりも突出しており、
前記第２配線層の各パターン配線と前記機能素子の電極端子とが接続され、該電極端子間を絶縁する第２絶縁層の少なくとも一部の表面と、該少なくとも一部の表面に隣接する電極端子の表面とがほぼ同一平面内にあることを特徴とする回路基板。
【請求項２】
前記第２配線層の各パターン配線と前記電極端子の表面とが、シード層を介して接続されている、請求項１に記載の回路基板。
【請求項３】
前記シード層が、Ｔｉ、Ｗ、Ｃｒ、Ｐｔ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ、Ｓｎ、Ｐｄからなる群から選択される１つ以上の元素からなる、請求項２に記載の回路基板。
【請求項４】
前記第２絶縁層と前記第２配線層との間の少なくとも一部には、第３絶縁層が介在する、請求項１〜３の何れか一に記載の回路基板。
【請求項５】
前記第１配線層のパターン配線と前記第２配線層のパターン配線とを接続する導体ビアが、前記第２配線層に隣接する部分で前記第１配線層に隣接する部分よりも大きな断面積を有する、請求項１〜４の何れか一に記載の回路基板。
【請求項６】
前記シード層が、前記第１配線層と前記第２配線層とを接続する導体ビアの側部表面を覆うと共に、前記導体ビアと前記第１配線層との間に形成されている、請求項２又は３に記載の回路基板。
【請求項７】
前記シード層が、前記導体ビアと前記第２配線層との間に形成されている、請求項６に記載の回路基板。
【請求項８】
前記導体ビアの前記第２配線層に隣接する表面の中央部分には、樹脂層が埋め込まれている、請求項６又は７に記載の回路基板。
【請求項９】
前記導体ビアが、直径がほぼ一様な部分と、該一様な部分よりも直径が大きな大径部分とを含む導体ポストと、該導体ポスト上に形成されたビアプラグとを有し、
前記シード層が、前記ビアプラグと前記第２配線層との間に形成されている、請求項７又は８に記載の回路基板。
【請求項１０】
前記導体ビアは、前記第１配線層に隣接する部分が前記第２配線層に隣接する部分よりも小さな結晶粒を有する、請求項５〜９の何れか一に記載の回路基板。
【請求項１１】
前記第２配線層のパターン配線の一部が、Ｃｕ、Ｗ、Ｃｒ、Ｐｔ、Ｎｉ、Ｚｎ、Ｆｅ、Ａｌ、Ｃ、Ｍｎ、Ｉｒ、Ｔｉ、Ｎ、Ｏからなる群から選択される１つ又は２つ以上の元素を含む抵抗層を構成する、請求項１〜１０の何れか一に記載の回路基板。
【請求項１２】
前記第２配線層のパターン配線の一部が、Ｍｇ、Ｍｎ、Ｔｉ、Ｓｒ、Ｂａ、Ｃａ、Ｚｎ、Ａｌ、Ｔａ、Ｓｉ、Ａｕ、Ｚｒ、Ｎｂ、Ｈｆ、Ｐｂ、Ｂｉ、Ｎ、Ｏからなる群から選択される１つ又は２つ以上の元素を含む誘電体層を有するキャパシタを構成する、請求項１〜１１の何れか一に記載の回路基板。
【請求項１３】
前記第２配線層のパターン配線の一部が、スパイラル形状又はミアンダー形状を有するインダクターを構成する、請求項１〜１２の何れか一に記載の回路基板。
【請求項１４】
前記回路基板の内部に、Ｆｅ、Ｎｉ、Ｃｒ、Ｃｏ、Ｃｕ、Ｓｎ、Ｓｉ、Ａｌから選択される少なくとも１つの元素を含む金属層からなる中間配線層を有する、請求項１〜１３の何れか一に記載の回路基板。
【請求項１５】
前記回路基板は、内部に複数種類の絶縁樹脂層を含む、請求項１〜１４の何れか一に記載の回路基板。
【請求項１６】
前記第１及び第２配線層の少なくとも一方が複数の導体層を含み、前記第１及び第２配線層の各パターン配線を接続する導体ビアによって接続される導体層の組合せが複数種類である、請求項１〜１５の何れか一に記載の回路基板。
【請求項１７】
前記第２配線層が複数の導体層を含み、導体ビアによって前記第１配線層に接続される第２配線層の導体層が、前記機能素子の電極端子よりも遠い側の導体層である、請求項１〜１５の何れか一に記載の回路基板。
【請求項１８】
前記第１及び第２配線層の少なくとも一方が３層以上の導体層を含み、各導体層は、直近の導体層以外の導体層に、導体ビアを介して接続される、請求項１〜１５の何れか一に記載の回路基板。
【請求項１９】
前記回路基板が、更に電子部品を内蔵する、請求項１〜１８の何れか一に記載の回路基板。
【請求項２０】
前記回路基板が、該回路基板の厚み方向及び基板面方向の少なくとも一方の方向に並ぶ複数の前記機能素子を収容する、請求項１〜１９の何れか一に記載の回路基板。
【請求項２１】
前記回路基板の厚み方向に並んで隣接する２つの前記機能素子は、双方の電極端子が互いに対向して配置される、請求項２０に記載の回路基板。
【請求項２２】
前記隣接する２つの機能素子の電極端子の相互間、及び、該隣接する２つの機能素子の電極端子にそれぞれ接続される２つの配線層の相互間がそれぞれ、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｐｂからなる群から選択される１種類以上の元素を含む導電性ペースト又は無鉛はんだペーストで接続される、請求項２１に記載の回路基板。
【請求項２３】
前記機能素子の電極端子が、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｐｂからなる群から選択される１種類以上の元素を含む導電性ペースト又は無鉛はんだペーストを介して、前記回路基板の配線層に接続されている、請求項１〜２２の何れか一に記載の回路基板。
【請求項２４】
請求項１〜２３の何れか一に記載の回路基板と配線基板とを厚み方向に重ね合わせ、双方の配線層をＳｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｐｂからなる群から選択される１種類以上の元素を含む導電性ペースト又は無鉛はんだペーストで接続して成ることを特徴とする回路基板。
【請求項２５】
前記第２配線層の表面に開口を有するソルダーレジスト層が形成されている、請求項１〜２４の何れか一に記載の回路基板。
【請求項２６】
請求項１〜２５の何れか一に記載の回路基板を有することを特徴とする電子機器。
【請求項２７】
支持基板上に、少なくとも１層の第１配線層を形成する工程と、該第１配線層上に機能素子を搭載する工程と、絶縁樹脂層によって前記機能素子を覆う工程と、該絶縁樹脂層の表面が前記機能素子の電極端子の表面と同一平面となるように、前記絶縁樹脂層の上部を除去する工程と、前記電極端子に接続する導体配線層である第２配線層を絶縁樹脂層上に形成する工程と、前記支持基板を除去する工程とを有することを特徴とする回路基板の製造方法。
【請求項２８】
前記機能素子を覆う工程が、Ｆｅ、Ｎｉ、Ｃｒ、Ｃｏ、Ｃｕ、Ｓｎ、Ｓｉ、Ａｌからなる群から選択される１種類以上の元素からなる金属層を同時に覆う工程を含む、請求項２７に記載の回路基板の製造方法。
【請求項２９】
前記導体配線層を形成する工程に先立って、前記電極端子の表面を含む全面に、Ｔｉ、Ｗ、Ｃｒ、Ｐｔ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ、Ｓｎ、Ｐｄからなる群から選択される１つ以上の元素を含むシード層を形成する工程を有し、前記導体配線層を形成する工程に後続して、前記シード層をパターニングする工程を有する、請求項２７又は２８に記載の回路基板の製造方法。
【請求項３０】
前記第１配線層を形成する工程に先立って、前記支持基板上に離型層を形成する工程を更に含む、請求項２７〜２９の何れか一に記載の回路基板の製造方法。
【請求項３１】
前記支持基板が、銅、鉄、ニッケル、クロム、アルミ、チタン、シリコン、窒素、酸素、炭素からなる群から選択される１つ又は２つ以上の元素を含む、請求項２７〜３０の何れか一に記載の回路基板の製造方法。
【請求項３２】
前記導体配線層を形成する工程が、第１及び第２導体層を順次に形成する工程を含み、前記支持基板を除去する工程に後続して、前記第１導体層を除去して前記第２導体層を露出する工程を更に有する、請求項２７〜３１の何れか一に記載の回路基板の製造方法。
【請求項３３】
前記第１導体層を除去する工程に後続して、前記素子内蔵基板を別の支持基板に内蔵する工程と、該別の基板上に別の導体配線層を形成する工程とを更に有する、請求項３２に記載の回路基板の製造方法。
【請求項３４】
前記導体配線層に、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｐｂからなる群から選択される１種類以上の元素を含むはんだを用いて電子部品の端子を接続する工程を更に有する、請求項２７〜３３の何れか一に記載の回路基板の製造方法。
【請求項３５】
前記の支持基板を除去する工程に先立って、前記導体配線層から支持基板に達するビアホールを形成する工程と、該ビアホールの内部をめっきする工程とを更に有する、請求項２７〜３４の何れか一に記載の回路基板の製造方法。
【請求項３６】
前記導体配線層を形成する工程に先立って、前記絶縁樹脂層の表面から支持基板に達するビアホールを形成する工程と、該ビアホールの内部をめっきする工程とを更に有する、請求項２７〜３４の何れか一に記載の回路基板の製造方法。
【請求項３７】
前記めっきされたビアホール内に、ＡＤ（エアロゾル・デポジション）法により導体を充填する工程を更に有する、請求項３６に記載の回路基板の製造方法。
【請求項３８】
前記絶縁樹脂層の上部を除去する工程に先立って、前記絶縁樹脂層にビアホールを形成する工程と、前記ビアホールの底部、側面、及び前記絶縁樹脂層の表面にシード層を形成する工程と、前記ビアホールの内部をめっきして導体ビアを形成する工程と、前記機能素子の電極端子と共に、前記導体ビアの上面を研削する工程とを更に有する、請求項２７〜３４の何れか一に記載の回路基板の製造方法。
【請求項３９】
前記導体ビアを形成する工程では、全面めっき、印刷、ＡＤ法のいずれかを用いる、請求項３８に記載の回路基板の製造方法。
【請求項４０】
前記機能素子を搭載する工程に先立って、前記第１配線層上に導体ポストを形成する工程を更に有し、
前記機能素子を覆う工程に後続して、前記導体ポストを覆う前記絶縁樹脂層の部分にビアホールを形成する工程と、該ビアホール内に前記導体ポストと接続するビアプラグを形成する工程とを有する、請求項２７〜３４の何れか一に記載の回路基板の製造方法。
【請求項４１】
請求項２７〜４０の何れか一に記載の方法によって製造した２つの回路基板を対向させ、導電性ペースト又ははんだペーストをビアホール内に充填した接着層を介して、双方の回路基板を接続する工程を更に有する、回路基板の製造方法。
【請求項４２】
前記２つの機能素子基板の少なくとも一方が、前記支持基板の除去前の機能素子基板であり、前記接続工程に後続して、除去していない支持基板を除去する、請求項４１に記載の回路基板の製造方法。
【請求項４３】
請求項２７〜４０の何れか一に記載の機能性素子基板と、配線基板とを対向させ、導電性ペースト又ははんだペーストをビアホール内に充填した接着層を介して、双方の回路基板を接続する工程を更に有する、回路基板の製造方法。
【請求項４４】
前記導電性ペースト又は無鉛はんだペーストが、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｐｂからなる群から選択される１種類以上の元素を含む、請求項４１〜４３の何れか一に記載の回路基板の製造方法。
【請求項４５】
前記第１配線層及び前記導体配線層の少なくとも一方を、開口を有するソルダーレジスト層で覆う、請求項２７〜４４の何れか一に記載の回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、機能素子内蔵回路基板及びその製造方法、並びに電子機器に関し、更に詳しくは、１個以上の機能素子を内蔵する機能素子内蔵回路基板及びその製造方法、並びに、機能素子内蔵基板を有する電子機器に関する。
【背景技術】
【０００２】
機能素子内蔵回路基板（以下、単に回路基板とも呼ぶ）は、ＬＳＩなどの機能素子を内蔵した回路基板である。回路基板では、ワイヤボンディングやフリップチップといった、機能素子をプリント配線基板に直接に接続する実装方法に比して、機能素子の電極部分に機械的な応力が加わることを避けることができるため、電極部分の損傷を抑制して、信頼性を向上させることが出来る。また、機能素子の電極部分が表面に露出しないため、電極部分の腐食を抑制できる。【０００３】
特開平11-233678号公報に記載の回路基板では、金属板上にキャビティのある絶縁層を形成し、キャビティ内部に、半導体素子を電極端子のある活性面を上に、いわゆるフェースアップで金属板の上に搭載し、その後感光性樹脂を使ってセミアディティブ法によるビルドアップ配線を何層か形成し、ＩＣパッケージとして用いている。感光性樹脂を用いている場合には、シリカフィラや、ガラスクロスを含有すると解像度を失うため、これらを含有することが出来ずに、強度信頼性を維持するに充分な樹脂が使用できず、パッケージとして信頼性のない点が問題であった。また、半導体素子の電極端子側のみに、ビルドアップ配線を形成するため、片面のみの配線層であり、パッケージ以外には回路基板として使用できない不便さがあった。また、金属板を付けたままのパッケージでは、放熱を必要としない半導体パッケージでは、重量が重く、外形が厚くなる問題点があった。【０００４】
特開2002-359324号公報に記載の回路基板では、突起電極を設けた半導体装置と、半導体装置の突起電極に対応する部分に突起箇所を有する型基板を向かい合わせて貼り合わせ、半導体装置と型基板の隙間に樹脂を流し込み、樹脂を硬化させた後に型基板を除去して得られる突起電極上部の樹脂に設けられた窪みにはんだボールを形成し、半導体パッケージとしている。半導体素子と同じ大きさの半導体パッケージとするしかなく、半導体装置の配線ルールが狭ピッチである場合、配線ルールを広げることが出来ず、表面実装等に用いることができない問題点があった。また、型基板と突起電極との貼りあわせで、ズレが生じることにより、突起電極上部の開口面積が小さくなる危険と、はんだボールの濡れ性を阻害する問題があった。半導体素子の電極端子側のみに、突起電極を形成するため配線としての機能は無く、回路基板として使用できない不便さがあった。【０００５】
特開2003-229512号公報に記載の回路基板では、金属型板の上に予めＢＧＡの電極パッドを形成して、ビルドアップした導体配線上に半導体素子をフリップチップ接続して、アンダーフィル樹脂を流し込み、半導体素子が接続された基板をモールド樹脂により封止して、金属型板を取り除くことで、ＢＧＡの電極パッドを表面に露出させ半導体パッケージを形成していた。この場合では半導体素子の電極端子側のみに、配線を形成するため、パッケージ片面のみの配線層であり、パッケージ以外には回路基板として使用できない不便さがあった。また、半導体チップ裏面には金属放熱板を取り付けることが出来ず、放熱の効果が期待できなかった。更に、回路基板配線層形成後に半導体素子を通常のフリップチップ接続しているため、回路基板製造と半導体搭載のコストは、通常通りかかり、低コスト化は期待できない問題があった。【０００６】
特開2002-064178号公報に記載の回路基板では、半導体装置をフリップチップ接続などにより回路基板に接続した後、この様な基板と、キャビティと形成して導電性ペースト等を充填した貫通ビアを有する回路基板を交互に積層して、最下層の基板にはんだボールを付けることにより半導体積層パッケージとしていた。この場合では、キャビティのある基板と半導体を交互に一括で積層するため、半導体素子上下には、剛性のない有機樹脂層が存在し、加圧と同時にもろい半導体シリコン、ＧａＡｓなどは割れる問題があった。チップが搭載される樹脂層は、片面銅張板を使用して配線形成をしており、エッチングによる配線であるがために、セミアディティブ法などに比べて、狭ピッチ配線がパッケージ内部に形成出来ない問題点があった。半導体素子を通常のフリップチップ接続しているため、回路基板製造と半導体搭載のコストは、通常通りかかり、低コスト化は期待できない問題点があった。【０００７】
特開2005-217205号公報に記載の回路基板では、貫通ビアを設けた半導体チップや、スペーサチップを用いて、半導体素子を積層していた。この場合、半導体のサイズ以上に配線を広げられず、パッケージ基板の片面に配線層が露出しているだけの構造なので、パッケージとしてしか使用できないため、回路基板の用途に使えない欠点があった。また、他の電子部品との間の配線距離は、表面実装でマザーボードを介しての接続となるため、非常に距離が長く、パッケージ内部のみの高速電気特性は良いが、製品としては高速電気特性が悪い問題点があった。【０００８】
特開2001-332863号公報、特開2001-339165号公報、特開2001-352174号公報、特開2002-084074号公報、特開2002-170840号公報、特開2002-246504号公報に記載の回路基板では、コア基板に通孔を形成し、その内部に半導体チップを活性面を上にしてフェースアップで接着剤を用いて搭載し、電極端子上から配線層をビルドアップしていた。コア基板に貫通ビアを形成して両面に配線層をセミアディティブ法などによりビルドアップしていた。また、金属又はセラミックスからなるヒートシンクにフェースアップで半導体素子を搭載し、電極端子上から配線層をビルドアップしていた。コア基板の通孔のチップ搭載位置の直下に位置するのは、有機樹脂からなる部分のみであり、半導体チップは搭載時に加圧により、柔らかな樹脂の上で曲げ応力が加わり、100μｍ程度より薄いチップを用いた場合には割れてしまう問題点があった。また、ドリル等を利用して半導体チップを内蔵した樹脂コア基板に貫通ビアを形成する場合には、樹脂の剛性が弱いため、ドリル加工時に貫通ビア周辺に内蔵されている半導体チップに応力が加わりチップが割れてしまう問題点が有った。このため、貫通ビアは内蔵されている半導体チップより距離をとらねばならず、基板外形サイズが大きくなってしまう欠点があった。金属又はセラミックスからなるヒートシンクにフェースアップで半導体素子を搭載し電極端子上から配線層をビルドアップして形成された製品は、片面のみに配線層が形成され、ヒートシンク側には配線層が無いため、回路基板として仕様ができない欠点があった。【０００９】
特開2006-339421号公報に記載の回路基板では、支持基板上にビルドアップ法により絶縁層および導体層を形成した後、Ａｕのスタッドバンプやはんだ等のバンプを形成した半導体チップをフェースダウンによる、いわゆるフリップチップ法によって、支持基板上の導体配線にバンプを接続した後、アンダーフィルで補強して、接続された半導体チップ外周を樹脂で覆って、その後、ビルドアップ法によりビア形成と絶縁層、導体層の形成を行っていた。このプロセスにより半導体チップ内蔵基板を形成する場合のトータルコストは、従来のフリップチップにより半導体チップが回路基板に接続された場合と比較して、基板内部に内蔵される半導体チップがフリップチップ接続されていることが原因で、基板形成にかかるコストとフリップチップ接続工程のコスト、アンダーフィル工程のコストからなるトータルコスト以下にはならなく、低コスト化ができないプロセスである問題点があった。また、フリップチップ法を用いていることが原因で、Ａｕのスタッドバンプを使用している場合には、支持基板上の導体配線へのバンプ接続時に、約300℃程度の高温度で約30秒の熱ストレスを絶縁樹脂層に対しても与えねばならず、樹脂の劣化を招くことで、製品の信頼性を損ねる問題があった。バンプとしてはんだを使用した場合には、その接続箇所自体の耐熱性に問題があり、表面実装時のリフロー処理によって、半導体チップ内蔵基板に含まれるバンプ接続部分が破断して、製品の信頼性が無いことが問題であった。内蔵された半導体チップの支持基板とは反対面は、導体配線が平坦とならず、この半導体チップ内蔵基板を使用した後工程での実装をする場合には、作業性が悪いという欠点があった。【００１０】
特開2005-236039号公報に記載の回路基板では、転写基板上へ半導体ＩＣチップを搭載する箇所周辺に導体配線により、チップ側面に位置決めパターンを形成していた。しかしながらこの位置決めパターンが搭載されるチップサイズより大きい場合、搭載後のチップが動くため、チップ搭載位置がずれる問題があった。また、位置決めパターンがチップサイズと同等の場合には、搭載機によるチップ搭載時にチップが位置決めパターンに衝突することで、チップ割れが発生するため、製品の信頼性を損ねる問題があった。更に、チップの転写基板と接する箇所に接着剤を用いる場合には、位置決めマークによる水平方向へのチップ移動を妨げる効果は無い。よって、チップ側面に位置するビアを、チップの電極端子との位置関係には、ずれが生じる問題があった。転写基板を除去した際には、チップの裏面が表面に露出するため、その後のプロセス中の曲げや衝突によりチップを割る危険性があり、製品の信頼性確保、歩留まりに問題があった。ＩＣチップの表面が露出する面においては、配線パターンの表面が、側面の樹脂層と同じ位置にあり、ソルダーレジスト層を設けない場合は、はんだ接続時に、配線ショートが発生する問題があった。また、チップ側面に位置するポスト電極を形成するためには、予めめっきによるＣｕポストを形成した後、樹脂埋めして、ポスト研削を行っていた。その際、基板断面から見た場合でのビア形状は、一方の内径が小さく、他方の内径が大きい台形形状となる。このため、チップが内蔵された部分を中心として、基板の厚み方向に生じる内部応力により、ビアと絶縁樹脂との間で剥離が生じる問題があった。【００１１】
特開2006-19342号公報に記載の回路基板では、金属シールド層、磁性体シールド層をＩＣチップ内蔵基板の一方の面に形成していることで、表裏の導体配線を使用した実装を行うことができないという問題点が有った。また、ＩＣチップの電極端子と反対面全面が、直接、グランドパターン層と接触していることによって、Ｓｉチップとグランドとなる金属の間の熱膨張係数差によって、チップが反り、チップが薄い場合には、チップが割れる不具合があった。【００１２】
特開2001-250902号公報、特開2001-237632号公報では、チップを介して基板表裏の一方にのみ配線層が存在するチップ内蔵基板同士を端面に多層配線を使用して結線していた。しかしながら、チップの近隣にビアを設けることができないため、配線長が長くなり高速の電気特性に問題があった。【００１３】
上記従来技術の回路基板には、以下の問題があった。つまり、機能素子を内蔵する際において、支持基板の無い、有機樹脂を基材とした回路基板を機能素子搭載面の下に使う場合に、搭載荷重により、回路基板の有機樹脂部分が湾曲して、素子そのものに曲げ応力が発生し、機能素子自体がシリコンや、セラミックス等からなる場合には、素子そのものが損傷してしまう点にある。
【発明の概要】
【００１４】
本発明は、以上のような問題点を鑑みてなされたものであり、その目的は、機能素子の回路基板への接続と回路基板の形成とを同時に処理可能にすることで、製品の信頼性向上と回路基板形成と実装に関わるコストの削減を実現することである。
【００１５】
本発明は、第１の視点において、１つ以上の機能素子と、該機能素子を内蔵する配線基板と、前記機能素子を挟んで前記回路基板の表裏の各表面部分に形成され、各１層以上の導体層を含む第１及び第２配線層とを備え、
前記第１配線層の最外層の各パターン配線の表面が露出し、且つ、該最外層の各パターン配線間を絶縁する第１絶縁層の表面が、前記最外層の各パターン配線の表面よりも突出しており、前記第２配線層の各パターン配線と前記機能素子の電極端子とが接続され、該電極端子間を絶縁する第２絶縁層の少なくとも一部の表面と、該少なくとも一部の表面に隣接する電極端子の表面とがほぼ同一平面内にある回路基板を提供する。
【００１６】
本発明は、第２の視点において、回路基板と配線基板とを厚み方向に重ね合わせ、双方の配線層をＳｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｐｂからなる群から選択される１種類以上の元素を含む導電性ペースト又は無鉛はんだペーストで接続して成る能素子内蔵基板を提供する。
【００１７】
本発明は、第３の視点において、上記回路基板を有する電子機器を提供する。
【００１８】
本発明の第４視点において、支持基板上に、少なくとも１層の第１配線層を形成する工程と、該第１配線層上に機能素子を搭載する工程と、絶縁樹脂層によって前記機能素子を覆う工程と、該絶縁樹脂層の表面が前記機能素子の電極端子の表面と同一平面となるように、前記絶縁樹脂層の上部を除去する工程と、前記電極端子に接続する導体配線層である第２配線層を絶縁樹脂層上に形成する工程と、前記支持基板を除去する工程とを有する回路基板の製造方法を提供する。
【００１９】
本発明は、第５の視点において、上記製造法によって製造された２つの回路基板を対向させ、導電性ペースト又ははんだペーストをビアホール内に充填した接着層を介して、双方の回路基板を接続する工程を更に有する回路基板の製造方法を提供する。
【００２０】
本発明は、第６の視点において、上記製造方法によって製造された機能性素子基板と、配線基板とを対向させ、導電性ペースト又ははんだペーストをビアホール内に充填した接着層を介して、双方の回路基板を接続する工程を更に有する回路基板の製造方法を提供する。
【００２１】
本発明の上記、及び、他の目的、特徴及び利益は、図面を参照する以下の説明により明らかになる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態に係る回路基板の断面図である。
【図２】図１の電極端子５３の付近を拡大して示す断面図である。
【図３】第１実施形態の変形例に係る回路基板の断面図である。
【図４】図４Ａは本発明の第２実施形態に係る回路基板の断面図である。図４Ｂは第２実施形態の変形例に係る回路基板の断面図である。
【図５】本発明の第３実施形態に係る回路基板の断面図である。
【図６】第３実施形態の第１変形例に係る回路基板の断面図である。
【図７】第３実施形態の第２変形例に係る回路基板の断面図である。
【図８】図７の回路基板に電子部品及び機能素子を搭載した状態を示す断面図である。
【図９】図６の回路基板にはんだバンプを形成した状態を示す断面図である。
【図１０】図７の回路基板に電子部品を搭載し、はんだバンプを形成した状態を示す断面図である。
【図１１】本発明の第４実施形態に係る回路基板の断面図である。
【図１２】本発明の第５実施形態に係る回路基板の断面図である。
【図１３】本発明の第６実施形態に係る回路基板の断面図である。
【図１４】本発明の第７実施形態に係る回路基板の断面図である。
【図１５】第７実施形態の変形例に係る回路基板の断面図である。
【図１６】本発明の第８実施形態に係る回路基板の断面図である。
【図１７】第８実施形態の第１変形例に係る回路基板の断面図である。
【図１８】第８実施形態の第２変形例に係る回路基板の断面図である。
【図１９】本発明の第９実施形態に係る回路基板の上面図である。
【図２０】図２０（ａ）〜（ｈ）は、本発明の第１実施形態に係る回路基板の製造方法について、各製造段階の断面図である。
【図２１】図２１（ａ）〜（ｊ）は、本発明の第２実施形態に係る回路基板の製造方法について、各製造段階の断面図である。
【図２２】図２２（ａ）〜（ｄ）は、本発明の第３実施形態に係る回路基板の製造方法について、各製造段階の断面図である。
【図２３】図２３（ａ）〜（ｄ）は、本発明の第４実施形態に係る回路基板の製造方法について、各製造段階の断面図である。
【図２４】図２４（ａ）、（ｂ）は、第４実施例に係る回路基板の製造方法について、各製造段階の断面図である。
【図２５】図２５（ａ）、（ｂ）は、第４実施例に係る回路基板の製造方法について、各製造段階の断面図である。
【図２６】本発明の第５実施形態に係る回路基板の製造方法について、一製造段階を示す断面図である。
【図２７】第１実施形態の第１比較例に係る回路基板の断面図である。
【図２８】第１実施形態の第２比較例に係る回路基板の断面図である。
【図２９】本発明の第１０実施形態に係る回路基板の断面図である。
【図３０】第１０実施形態の第１変形例に係る回路基板の断面図である。
【図３１】本発明の第１１実施形態に係る回路基板の断面図である。
【図３２】図３２（ａ）〜（ｄ）は、本発明の第１２実施形態に係る回路基板の断面図である。
【図３３】図３３（ａ）〜（ｉ）は、本発明の第６実施形態に係る回路基板の製造方法について、各製造段階の断面図である。
【図３４】図３４（ａ）〜（ｊ）は、本発明の第７実施形態に係る回路基板の製造方法について、各製造段階の断面図である。
【図３５】図３５（ａ）〜（ｈ）は、本発明の第８実施形態に係る回路基板の製造方法について、各製造段階の断面図である。
【図３６】図３６（ａ）〜（ｆ４）は、本発明の第９実施形態に係る回路基板の製造方法について、各製造段階の断面図である。
【発明を実施するための最良の形態】
【００２３】
（機能素子内蔵回路基板）
以下に、添付図面を参照し、本発明の実施形態を更に詳しく説明する。図１は、本発明の第１実施形態に係る機能素子内蔵回路基板（以下、単に回路基板と呼ぶ）の断面図である。回路基板１００は、表面側に複数の電極端子５３を有する機能素子１０を備える。機能素子１０の表面側では、電極端子５３に接続して導体配線層３１が形成されている。機能素子１０の裏面側では、機能素子１０の裏面と接着層２５を介して導体配線層４１が形成されている。導体配線層３１，４１は機能素子１０よりも広い範囲に形成されている、機能素子１０と導体配線層３１及び導体配線層４１との間や複数の電極端子５３の間には絶縁樹脂層８１が形成されている。【００２４】
図２は、図１の電極端子５３の付近を拡大して示す断面図である。電極端子５３の表面及び絶縁樹脂層８１の表面は同じ高さ位置に形成されている。また、電極端子５３及び絶縁樹脂層８１と導体配線層３１との間には、めっきシード層５５が形成されている。【００２５】
電極端子５３の表面及び絶縁樹脂層８１の表面は同じ高さ位置に形成されていることにより、電極端子５３及び導体配線層３１の表面における変曲点を少なくでき、電極端子５３と導体配線層３１との間の接続信頼性を高めることが出来る。また、めっき法による導体配線層３１の形成工程では、めっきレジストの露光現像が容易となり、導体配線層３１と電極端子５３との間の位置精度を高めることが出来る。また、電極端子５３及び絶縁樹脂層８１と導体配線層３１との間にシード層５５が形成されていることにより、これらの間、特に電極端子５３と導体配線層３１との間の密着強度を高め、製品の信頼性を向上できる。【００２６】
シード層５５には、Ｔｉ、Ｗ、Ｃｒ、Ｐｔ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ、Ｓｎ、Ｐｄが好適であるがそれらに限定されない。シード層５５及び導体配線層３１の形成に際しては、先ず、シード層５５を形成した後、シード層５５上にめっきレジストパターンを形成する。次いで、めっき法により、めっきレジストパターンが形成されていない部分に導体配線層３１のパターンを形成する。引き続き、めっきレジストパターンを剥離した後、薬
液を用いたエッチングによって、導体配線層３１のパターンが形成されていないシード層５５の部分を除去し、絶縁樹脂層８１を露出させる。シード層５５の総厚みは、３μｍ以下であることが、配線幅の細りを防ぐため望ましい。【００２７】
図１に戻り、導体配線層４１は、その側面が絶縁樹脂層８１に接しており、表面には絶縁樹脂層８１が形成されていない。また、導体配線層４１の表面は、絶縁樹脂層８１の表面よりも低い高さ位置に形成されている。導体配線層４１は、機能素子１０の裏面に対向する部分は、一様なパターンとして形成されている。【００２８】
接着層２５には、ダイアタッチメントフィルムと呼ばれる半硬化樹脂や樹脂ペーストやＡｇペーストを用いることが出来る。機能素子１０と導体配線層４１との間に接着層２５が介在することにより、機能素子１０が発熱した場合に、導体配線層４１を通して熱を外に逃がすことができ、製品の信頼性を向上させることが出来る。ダイアタッチメントフィルムには、リンテック株式会社製「ＬＥ−４０００」（商品名）、「ＬＥ−５０００」（商品名）、日立化成工業株式会社製「ＤＦ４０２」（商品名）などが好適であるがそれらに限定されない。接着層２５には、ダイアタッチメントフィルムの代わりにエポキシ、ポリイミド、ベンゾシクロブテン等をベースとした液状樹脂を用いることも出来る。【００２９】
導体配線層４１は、機能素子１０の裏面に対向する部分で、機能素子１０の裏面形状に近い一様なパターン、若しくは機能素子１０の裏面形状より大きな一様なパターンを形成しておくことで、効率の高い放熱効果を得ることが出来ると共に、機能素子１０を基板外側からの衝撃から保護することもでき、信頼性の高い構造を形成できる。また、導体配線層４１が、全体としてパターンに形成されており適所に絶縁樹脂層８１が露出する部分を設けているため、放熱板などの大きな面積の金属板を機能素子の裏面に貼り付けたパッケージに比して、機能素子１０と導体配線層４１との熱膨張係数差により発生する応力を緩和し易く、回路基板をパッケージとして用いた場合に、信頼性が高く長寿命な製品とすることが可能である。【００３０】
導体配線層３１，４１には、めっき法、印刷法による銅、ニッケル、金、銀、無鉛はんだなどの一種類以上の金属が好適であるが、それらに限定されない。回路基板の両面にそれぞれ配設された導体配線層３１，４１のパターン上に対して、電子部品の表面実装や、半導体フリップチップ接続等が可能となり、実装に必要な面積を有効に確保でき、基板面積を小さくすることによって、製品を小型化できる。また、機能素子1の直上に配設された導体配線層３１に電子部品を直接に実装することで、これらの電子部品と機能素子１０の電極端子５３との距離を短くし、優れた高速電気特性を得ることが出来る。【００３１】
絶縁樹脂層８１には、エポキシ、ポリイミド、液晶ポリマー等をベースとしたものが好適であるが、それらに限定されない。また、強度や高速伝送性の向上を目的として、アラミド不織布、アラミドフィルム、ガラスクロス、シリカフィルムを含有した樹脂が好適であるが、含有材料はそれらに限定されない。【００３２】
図２７は、第１実施形態の第１比較例に係る回路基板の断面図である。回路基板１２１では、絶縁樹脂層８１に形成されたビアホール内にシード層５８を介して導体配線層３１が形成されている。ビアホール内には導体配線層３１と連続するビア（導体ビア）１８が形成されている。回路基板１２１の製造に際しては、ＣＯ２、ＵＶ−ＹＡＧレーザー等を用いて絶縁樹脂層８１にビアホールを形成し、シード層５８及び導体配線層３１をスルーホールの内部にも形成する。図２７の第１比較例の場合、レーザー加工は、予め絶縁樹脂層８１に内蔵された機能素子１０の電極パッド１１の位置を正確に観察しなければならないが、絶縁樹脂層８１に無機フィラを含む場合や、機能素子１０上に存在する絶縁樹脂層８１が厚い場合には、正確な観察が困難となる。そのため、正確な位置での電極パッド１１と導体配線層３１の間の結線が困難で、製造歩留まりが悪いという問題点があった。【００３３】
図２７の第１比較例は、感光性のある絶縁樹脂層８１を使用することでも、露光現像によって電極パッド１１の上にビアホールを設けることが可能であるが、レーザー加工で形成したビアホールと同様に、シード層５８を形成する際、絶縁樹脂層８１の残渣がビアホール底部の電極パッド１１上に存在する可能性が高く、その残渣を取り除くためには、機械的又は化学的なデスミア処理を行うがそのことにより電極パッド１１を溶かす又は、構造的に壊すため、信頼性のある電極パッド１１と導体配線層３１の間の結線が得られない問題点があった。【００３４】
図２８は、第１実施形態の第２比較例に係る回路基板の断面図である。回路基板１２２は、電極パッド１１とスルーホールとの間に電極端子５３が形成されている点が、図２７の回路基板１２１と異なる。図２８の第２比較例の場合、レーザー加工は、予め絶縁樹脂層８１に内蔵された機能素子１０の電極パッド１１の位置を正確に観察しなければならないが、絶縁樹脂層８１に無機フィラを含む場合や、機能素子１０上に存在する絶縁樹脂層８１が厚い場合には、正確な観察が困難となる。そのため、正確な位置での電極端子５３と導体配線層３１の間の結線が困難で、製造歩留まりが悪いという問題点があった。【００３５】
図２８の第２比較例では、感光性のある絶縁樹脂層８１を使用することでも、露光現像によって電極端子５３の上にビアホールを形成することが可能であるが、ビアホールには、テーパー（上部と底部の内径差）が有るがため、ビアホールによる窪み内部への均一な厚みのめっきシード層５９形成が困難であり、製造歩留まりが悪く、製品の信頼性が悪いという問題点があった。【００３６】
このため、本実施形態では、機能素子１０に電極端子５３を形成すると共に、シード層５５の形成に先立って、電極端子５３が露出するまで絶縁樹脂層８１の表面を平坦化することとした。【００３７】
図３は、第１実施形態の変形例に係る回路基板の断面図である。回路基板１０１は、絶縁樹脂層８１とシード層５６との間に別の絶縁樹脂層８２が形成されている点が、図１、２の回路基板１００と異なる。絶縁樹脂層８１とシード層５６との密着強度が不足する場合に、絶縁樹脂層８２を形成することによって、絶縁樹脂層８１とシード層５６との間の密着強度を高めることが出来る。【００３８】
絶縁樹脂層８２の形成に際しては、電極端子５３及び絶縁樹脂層８１上に一様な絶縁樹脂層を形成した後、電極端子５３の頂面を露出させる開口を形成する。開口を良好な形状に形成するためには、絶縁樹脂層８２には、レーザー加工性に優れた材料又は感光性タイプの材料を用いることが望ましい。【００３９】
図４Ａは、本発明の第２実施形態に係る回路基板１０２Ａの断面図であり、図４Ｂは、第２実施形態の変形例に係る回路基板の断面図である。回路基板１０２Ａは、機能素子１０の裏面側及び表面側がそれぞれ絶縁樹脂層８１とは異なる絶縁樹脂層８４，１１で形成されている点、絶縁樹脂層８１，８４，８５を貫通し導体配線層３１，４１にそれぞれ接続するビアホール６１が形成され、ビアホール６１内部に金属や導電性ペーストが充填されたビアプラグ７４が形成されている点、及び、機能素子１０が接着層２５を介さずに絶縁樹脂層８４に直接に接着されている点が、図１の回路基板１００と異なる。また、回路基板１０２Ｂは、機能素子１０の裏面側及び表面側がそれぞれ絶縁樹脂層８１とは異なる絶縁樹脂層８４，１１で形成されている点が、図１の回路基板１００と異なる。回路基板１０２Ｂでは、絶縁樹脂層８４が、接着層２５と導体配線層４１との間にも形成されている。回路基板の表面及び裏面に近い絶縁樹脂層８４，１１には、外部からの曲げ応力によってクラックが発生することを抑制するために柔らかな樹脂を用い、機能素子１０に近い絶縁樹脂層８１には、絶縁樹脂層８１と機能素子１０との間の熱膨張係数差に起因するクラックが発生することを抑制するために、熱膨張係数が機能素子１０に近い樹脂を用いている。ビアホール６１は、底面側ほど径が小さく、また、所定のテーパ角で形成されている。シード層５７は、ビアホール６１の側面及び底面にも延在している。【００４０】
絶縁樹脂層を分けることにより、耐熱温度の高い樹脂と低い樹脂、コストの高い樹脂と低い樹脂の組み合わせで使用することが可能となり、製品信頼性の向上と同時に、低コスト化を実現することが可能となる。また、例えば機能素子１０の電極端子５３の周囲に絶縁樹脂層８３が形成されている場合には、絶縁樹脂層８３と密着性の良い樹脂を絶縁樹脂層８６として選択できる。電極端子５３が絶縁樹脂層８３から露出している場合には、アライメントマークとして明瞭に見えるため、搭載精度が高まる効果があるが、電極端子５３が絶縁樹脂層８３中に埋没している場合には、表面保護の効果があり、機能素子搭載時の作業性が向上する効果がある。なお、コスト低減のために絶縁樹脂層８３を形成せずに、絶縁樹脂層８６で機能素子１０を覆ってもよい。また、絶縁樹脂層の組み合わせは３層に限定されない。【００４１】
回路基板１０２Ａ，１０２Ｂでは、また、機能素子１０の裏面に対向する導体配線層４１の部分にもパターンが形成されている。機能素子1の直下にも導体配線層４１のパターンを形成することによって、このパターンに対する電子部品の表面実装や、半導体フリップチップ接続等が可能となり、実装可能な面積を増やして、製品を小型化できる。さらに、回路基板１０２Ａでは、絶縁樹脂層８４自体が樹脂であるがために、硬化前の半硬化の状態で、機能素子１０の電極端子５３と反対面を直接に絶縁樹脂層８４に熱を加えながら、加圧搭載することで、絶縁樹脂層８４は熱により流動性を増して、機能素子１０と密着することが可能となる。このことにより、約２〜４０μｍの厚みを持つ接着層２５が必要なくなり、回路基板の薄化を実現できる。なお、ビアホール６１、ビアプラグ７４及びシード層５７については、図５に示す回路基板の説明と重複するので、ここでは説明を省略した。【００４２】
図５は、本発明の第３実施形態に係る回路基板の断面図である。回路基板１０３は、絶縁樹脂層８１を貫通し導体配線層３１，４１にそれぞれ接続するビアホール６１が形成され、ビアホール６１内部に金属や導電性ペーストが充填されたビアプラグ７４が形成されている点が、図１の回路基板１００とは異なる。ビアホール６１は、底面側ほど径が小さく、また、所定のテーパ角で形成されている。シード層５７は、ビアホール６１の側面及び底面にも延在している。【００４３】
ビアプラグ７４の形成に際しては、導体配線層３１の形成と並行して行うことが出来る。シード層５７を形成後の導体配線層３１，４１及びビアプラグ７４の形成に関しては、銅、ニッケル、金、銀、無鉛はんだなどの一種類以上を使用することが好適に考えられるが、それらに限定されない。また全てのビアホール６１は同じテーパ角を有しており、この場合、ビアホール６１内部を金属めっきする工程において、めっき部分の観察が容易で、良好なめっき状態と不良箇所の判別がつきやすく、製品の品質を高めることが可能となる。ビアホール６１の直径に対する高さの比が１より大きい場合には、シード層５７を形成後に無鉛半田ペーストや、導電性ペーストを印刷法により充填させることも出来る。【００４４】
回路基板の表裏の導体配線層３１と導体配線層４１との間をビアプラグ７４を介して最短距離で結線することで、回路基板の表裏に実装される電子部品や機能素子１０の間における約１ＧＨｚ以上の高速電気特性を高めることが出来る。また、導体配線層３１と導体配線層４１との間がビアプラグ７４を介して接続されているため、回路基板を縦に積層することが可能となり、これによって高密度な実装体を形成できる。シード層５７がビアホール６１の側面及び底面にも延在することによって、ビアプラグ７４と導体配線層４１との密着強度を高め、製品の信頼性を向上できる。【００４５】
図６は、第３実施形態の第１変形例に係る回路基板の断面図である。回路基板１０４は、図４Ａ、図４Ｂの回路基板１０２Ａ，１０２Ｂと同様に、機能素子１０の裏面側及び表面側がそれぞれ絶縁樹脂層８１とは異なる絶縁樹脂層８４，１１で形成されている点が、図５の回路基板１０３と異なる。【００４６】
図７は、第３実施形態の第２変形例に係る回路基板の断面図である。回路基板１０５は、その表面及び裏面にソルダーレジスト層５１が形成されている点が、図６の回路基板１０４と異なる。ソルダーレジスト層５１には、電極部分を露出させる開口部５２が形成されている。開口部５２を有するソルダーレジスト層５１の形成に際しては、印刷法又はラミネート法によって回路基板の表面及び裏面にソルダーレジスト層を供給した後、露光現像等を行うことで形成できる。回路基板１０４は、図８に示すように、開口部５２にはんだバンプ５３を搭載した後にＢＧＡ（Ball Grid Array）パッケージとして使用できるが、パッケージの形態や、開口部５２に接続される電子部品は限定されない。【００４７】
導体配線層３１の表面は、図８に示した電子部品１２や第２のＬＳＩ、無線素子等の機能素子１７の実装に際して、無鉛はんだ１３のリフローやはんだボール６０の溶融によるショートを防ぐ必要があり、ソルダーレジスト層５１を形成する必要がある。一方、導体配線層４１の表面は、絶縁樹脂層８４の表面よりも低い高さ位置に形成されているため、図９に示すように、ソルダーレジスト層５１を形成せずに、導体配線層４１上に直接にはんだボール６０を形成することも可能である。しかし、基板が薄い場合には、基板の反りを防ぐために、導体配線層４１の表面にもソルダーレジスト層５１を形成することが好ましく、これによって、基板表裏構造の対称性を保つことが出来る。【００４８】
なお、図８とは逆に、図１０に示すように、導体配線層３１上にはんだボール６０を形成し、形成されたＢＧＡパッケージが、はんだボール６０を介してマザーボード等の回路基板に実装されるものとしてもよい。この場合には、機能素子１０の電極端子５３と回路基板との間の配線長さを短くすることが可能で、高速電気特性に優れた製品を得ることが出来る。電子部品１２は、回路基板内に形成した収容孔内に配設してもよい。【００４９】
図１１は、本発明の第４実施形態に係る回路基板の断面図である。回路基板１０６は、抵抗体２１、誘電体２２、及び、インダクター２３が形成されている点が、図６に示した回路基板１０４と異なる。抵抗体２１は、導体配線層３１の一部に形成され、Ｃｕ、Ｗ、Ｃｒ、Ｐｔ、Ｎｉ、Ｚｎ、Ｆｅ、Ａｌ、Ｃ、Ｍｎ、Ｉｒ、Ｔｉ、Ｎ、Ｏの何れか一つ以上の元素を含む。抵抗体２１は、導体配線層３１よりも一層上に位置する導体配線層３３に形成されてもよい。【００５０】
誘電体２２は、導体配線層３１と、導体配線層３１と導体配線層３３とを接続するビア１５．１との間に形成され、Ｍｇ、Ｔｉ、Ｓｒ、Ｂａ、Ｃａ、Ｚｎ、Ａｌ、Ｔａ、Ｓｉ、Ａｕ、Ｎ、Ｏの何れか一つ以上の元素を含む。インダクター２３は、導体配線層３３と同一層として形成され、スパイラル形状、又は、ミアンダー形状を有している。本実施形態では、導体配線層３３より機能素子１０の電極端子５３へと結線しているビア１５．２の底部に、シード層５７とは別のシード層が設けてあっても構わない。また、これらの抵抗体２１、誘電体２２、インダクター２３が機能素子１０の裏面側に形成されても構わない。【００５１】
本実施形態においては、上記の抵抗体２１、誘電体２２、インダクター２３のうち、何れか一つ以上含むことにより、回路基板に内蔵若しくは表面実装により搭載する受動素子の体積を減らすことが可能で、且つ優れた電気特性を得ることが出来る。また、機能素子の表面側に複数の導体配線層を配設することにより、高い機能を有する回路基板を実現している。回路基板の表面及び裏面には、ソルダーレジスト層を形成してもよい。【００５２】
図１２は、本発明の第５実施形態に係る回路基板の断面図である。回路基板１０７は、機能素子１０の側部に隣接して、金属又はセラミックスによる中間層２４が形成されている点が、図５に示した回路基板１０３と異なる。中間層２４は、回路基板に強度を与える。従って、回路基板の厚みが薄い場合に製品の信頼性を効果的に高めることが出来る。また、中間層２４を金属とし、導体配線層３１，４１にビアを介して接続することで、グランド層として用いることもでき、優れた電気特性を得ることが出来る。更に、機能素子１０の発熱量が大きい場合には、中間層２４を金属とすることで回路基板の放熱性を向上できる。【００５３】
また、中間層２４の表裏に導体配線層を形成すれば、回路基板を更に多層化でき、高機能な多層配線基板とすることが出来る。回路基板の表面及び裏面には、ソルダーレジスト層を形成してもよい。【００５４】
図１３は、本発明の第６実施形態に係る回路基板の断面図である。回路基板１０８は、機能素子１０が接着層２５を介さずに絶縁樹脂層８４に直接に接着されている点、及び、電極端子５３が、絶縁樹脂層８３の内部に形成された銅ポストと呼ばれる円柱状の銅や一層以上の導体配線層を介して形成されている点が、図６の回路基板１０４と異なる。【００５５】
絶縁樹脂層８４自体が樹脂であるがために、硬化前の半硬化の状態で、機能素子１０の電極端子５３と反対面を直接に絶縁樹脂層８４に熱を加えながら、加圧搭載することで、絶縁樹脂層８４は熱により流動性を増して、機能素子１０と密着することが可能となる。このことにより、約２〜４０μｍの厚みを持つ接着層２５が必要なくなり、回路基板の薄化を実現できる。なお、絶縁樹脂層８３の内部に形成された銅ポストや導体配線層の形状や材料には限定はない。絶縁樹脂層８４での機能素子の固定よりも、より強固な機能素子の固定を求める場合には、図６のように接着層２５を使用してもよい。【００５６】
図１４は、本発明の第７実施形態に係る回路基板の断面図である。回路基板１０９は、機能素子１０の表面側に絶縁樹脂層８７を介して２層の導体配線層３２，３３が形成されている点、機能素子１０の裏面側に絶縁樹脂層８４．１を介して２層の導体配線層４２，４３が形成されている点、電極端子５３、導体配線層３２，３３、導体配線層４２，４３の間をそれぞれ接続するビアプラグ７５〜７８，１４〜１６が形成されている点が、図６の回路基板１０４と異なる。【００５７】
ビアプラグ７５は導体配線層３３と導体配線層４３との間を、ビアプラグ７６は導体配線層３２と導体配線層４２との間を、ビアプラグ７７は導体配線層３２と導体配線層４３との間を、ビアプラグ７８は導体配線層３３と導体配線層４２との間をそれぞれ接続している。また、ビアプラグ１４は導体配線層３２と導体配線層３３との間を、ビアプラグ１５は電極端子５３と導体配線層３３との間を、ビアプラグ１６は導体配線層４２と導体配線層４３との間をそれぞれ接続している。ビアプラグ７５〜７８は、銅、ニッケル、金、銀等のめっき金属や導電性ペーストからなる。【００５８】
ビアプラグ７５〜７８によって、全ての導体配線層から任意の導体配線層に接続でき、回路設計の自由度を高めることが出来る。また、ビアプラグ１５によって、電極端子５３と導体配線層３３とを接続でき、機能素子１０の電極端子５３と、回路基板の外側に形成されたキャパシターや半導体装置等との間の配線距離を短縮できる。電極端子５３及び絶縁樹脂層８６と導体配線層３２との間、及び、ビアホール６３，６４の側面及び底面には、シード層５７が形成されている。【００５９】
導体配線層４２の表面は、絶縁樹脂層８４の表面と同じ高さ位置に形成されている。
導体配線層４３は、その側面が絶縁樹脂層８４．１に接しており、表面には絶縁樹脂層８４．１が形成されていない。また、導体配線層４３の表面は、絶縁樹脂層８４．１の表面よりも低い高さ位置に形成されている。【００６０】
図１５は、第７実施形態の変形例に係る回路基板の断面図である。回路基板１１０は、導体配線層３３上に接着層２５を介して機能素子１７が配設されている点で、図１４の回路基板１０９とは異なる。機能素子１７は、絶縁樹脂層８７，８８，８９に覆われており、絶縁樹脂層８９の表面には、導体配線層３４が形成されている。導体配線層３３と導体配線層３４との間は、ビアプラグ７９、８０によって接続されている。機能素子１７の電極端子５３及び絶縁樹脂層８９と導体配線層３４との間、及び、ビアホール６６，６７の側面及び底面には、めっきシード層５７が形成されている。【００６１】
複数の機能素子１０，１７を内蔵することによって、内蔵された機能素子１０，１７間の配線長を短縮でき、高速電気特性に優れた回路基板を実現できる。また、機能素子１０，１７として、無線系の素子とロジック、メモリ等の素子とを組み合わせることにより多機能な回路基板を実現できる。機能素子１０，１７は表面に露出していないため、搬送時の作業性を高めることが出来る。【００６２】
図１６は、本発明の第８実施形態に係る回路基板の断面図である。回路基板１１１は、図６に示したような、機能素子１０，１０Ｂを内蔵した回路基板３０５，３０６を、接着層４０及び導電性ペースト４５を介して厚み方向に積層したものである。接着層４０には、エポキシ、ポリイミド、液晶ポリマー等をベースとしたものが好適であるが、それらに限定されない。また、強度や高速伝送性の向上を目的として、アラミド不織布、アラミドフィルム、ガラスクロス、シリカフィルムを含有した樹脂が好適であるが、含有材料はそれらに限定されない。【００６３】
機能素子１０，１０Ｂの電極端子５３が互いに対向しているので、機能素子１０，１０Ｂ間の配線長を短くでき、高速電気特性に優れた回路基板を実現できる。また、回路基板３０５と回路基板３０６との間で、機能素子１０，１０Ｂの表面から回路基板３０５，３０６の表面までの距離が同じであるため、例えばＬＳＩのフリップチップ接続を行った際に、ＬＳＩと双方の機能素子１０，１０Ｂの電極端子５３との配線距離が同じであり、接続信頼性を高めることが出来る。なお、本実施形態では、図６に示したような回路基板３０５，３０６を互いに接続しているが、一方の回路基板３０５に代えて別の多層配線基板を接続してもよい。また、双方の回路基板３０５，３０６の外形の寸法が互いに異なってもよい。【００６４】
図１７は、第８実施形態の第１変形例に係る回路基板の断面図である。回路基板１１２は、図１６と同様の回路基板３０１，３０２を、接着層４０及び導電性ペースト４５を介して厚み方向に積層したものである。図１８は、第８実施形態の第２変形例に係る回路基板の断面図である。回路基板１１３は、水平方向に複数の機能素子を搭載した回路基板３０３，３０４を、接着層４０及び導電性ペースト４５を介して厚み方向に積層したものである。回路基板の表裏両面には、開口部５２を有するソルダーレジスト層５１が配設されている。回路基板が、複数の機能素子を内蔵し且つ三次元的に集積したことにより、各々の機能素子間の配線長を短くできる。【００６５】
図１９は、本発明の第９実施形態に係る回路基板の上面図である。回路基板１１４は、例えば図１４に示した回路基板１０９において、電極端子５３，５４が存在しない部分であって、且つ、導体配線層３１のパターンが形成されていない部分に、導体配線層３４が一様に形成されている。電極端子５４は、ビア１５．２を介して導体配線層３３に接続される電極端子である。導体配線層３４は、電極端子５４の上部を除く機能素子１０Ａの上部と外周エリアとを結んで形成されている。符号１９は、機能素子１０Ａの輪郭を示している。【００６６】
電極端子５３の露出面と導体配線層３１が結線する際の構造は、図１９のように円形の電極端子５３露出面の一部の直上のみ導体配線層３１が存在する場合や、電極端子５３露出面全体を覆うように導体配線層３１にランドを形成する場合があるがその外形は限定されない。導体配線層３４は、曲げや打撃による応力から内蔵された機能素子１０Ａが損傷するのを防ぐ効果がある。また、導体配線層３４は、電気的にはグランドとして使用でき、また、電磁シールドの効果もあり、製品の優れた電気特性を得ることが可能となる。導体配線層３４は、機能素子１０Ａのグランドとなる電極端子５３と結線してもよい。【００６７】
図２９は、本発明の第１０実施形態に係る回路基板の断面図である。回路基板１１５では、機能素子１０が導体配線層７３に接着層２５を介して固定されると共に、複数の絶縁樹脂層８１，８４，８５に埋没している。また、機能素子１０の側面には、導体配線層３１と導体配線層７３との間を結線する導体ビア５０１が形成されている。ビア５０１の側面、底部及び上部には、それぞれシード層５１２，５１３，５１１が形成されており、絶縁樹脂層との密着力及び導体配線層３１との間の密着力を高めている。ここで、ビア５０１は、フィルドビアであり、導体が埋め込まれている。また、シード層５１１は、同時に内蔵された機能素子１０の電極端子５３と導体配線層３１の間にも形成されている。【００６８】
本実施形態では、ビア５０１の側面、底部及び上部にシード層を設けることで、機能素子１０を基板に内蔵することで生じる、基板の変形に対しても、ビアの内部破断や、ビア上部及び底部での破断や、ビア側面での絶縁樹脂層からの剥離を妨げるので、信頼性の高い製品とすることが出来る。また、電極端子５３とシード層５１１を共通化することで、ビア５０１と電極端子５３の配線パターンを形成する際、レジスト露光時に位置観察が容易となり、優れた位置決め精度を得ることが出来る。このため、製品の歩留まりを上げることができる。さらに、ビア５０１としてフィルドビアを用いていることで、コンフォーマルタイプを用いた場合よりも抵抗値も下がり電気的特性を向上させることが出来る。【００６９】
図３０は、第１０実施形態の第１変形例に係る回路基板の断面図である。回路基板１１６は、図２９で示したビア５０１がフィルドタイプであったのに対して、ビア側面と底部のみに導体層をめっき等により形成するコンフォーマルタイプのビア５０２を用いた点が、図２９の回路基板１１５と異なる。ビア５０２の導体配線層３１側の中心付近には、樹脂５０２Ａが埋め込まれている。また、ビア５０２の側面、底部、及び樹脂５０２Ａを含むビア５０２の上部には、それぞれシード層５１２，５１３，５１１が形成されており、絶縁樹脂との密着力及び導体配線層３１との間の密着力を高めている。【００７０】
本実施形態では、図２９で示した回路基板１１５と同様に、機能素子１０を基板に内蔵することで生じる、基板の変形に対しても、ビアの内部破断や、ビア上部及び底部での破断や、ビア側面での樹脂層からの剥離を妨げるので、信頼性の高い製品とすることが出来る。また、電極端子５３とシード層５１１を共通化することで、ビア５０２と電極端子５３の配線パターンを形成する際、レジスト露光時に位置観察が容易となり、優れた位置決め精度を得ることが出来る。このため、製品の歩留まりを上げることができる。さらに、ビア５０２に樹脂５０２Ａが埋め込まれていることで、ビア５０２の外側に存在する絶縁樹脂層にビア５０２の熱膨張係数を近づけることが可能となり、信頼性を高めることが出来る。【００７１】
図３１は、本発明の第１１実施形態に係る回路基板の断面図である。回路基板１１７では、機能素子１０が導体配線層７３に接着層２５を介して固定され、複数の絶縁樹脂層８１，８４，８５に埋没している。また、機能素子１０の側面には、導体配線層３１と導体配線層７３との間を結線する導体ビア５０３が形成されている。また、ビア５０３の側面及び底部にはシード層が形成されていないが、その上部にはシード層５１１が形成されており、導体配線層３１との間の密着力を高めている。ここで、ビア５０３は、導体のフィルドビアであって、導体配線層７３側の底部ではその導体組織の結晶粒が緻密であり、また、導体配線層３１側の上部では底部と比較して、結晶粒径が大きくなっている。【００７２】
その結果、本実施形態では、内径の大きい導体配線層３１側のビア５０３の内部導体は、
結晶粒径が大きく、伸びる材質とすることが出来るので、機能素子１０を内蔵することで生じる基板の反り等の変形に対して、応力を緩和することが可能になる。一方、内径が小さく接触面積の小さい導体配線層７３側では、特にビア５０３の内部の導体材質は伸びないが、導体配線層７３との間に優れた接合強度を得ることが出来る。そのため、特にビアの側面の絶縁樹脂層との界面にシード層を形成しなくとも、界面に加わる応力を緩和することで、ビアの断線を防ぐことが可能となり、製品の信頼性を高めることが出来る。【００７３】
図３２（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明の第１２実施形態に係る回路基板の断面図である。回路基板１１８Ａ〜Ｄでは、導体配線層３１と導体配線層７３との間を結線する導体ビアが、マッシュルーム形状ポスト（導体ポスト）５１０と、マッシュルーム形状ポスト５１０と接続するビアプラグ５０４，５０５，５０６，５０７とを有する。マッシュルーム形状ポスト５１０は、直径がほぼ一様な部分と、この一様な部分よりも直径が大きな大径部分（傘に相当する部分であり、傘構造部分ともいう）とを有し、図示のように、導体配線層７３側に配置されている。この傘構造部分が、基板水平方向の絶縁樹脂層側に楔を入れている。マッシュルーム形状ポスト５１０の導体配線層３１側では、レーザービアが形成されている。【００７４】
回路基板１１８Ａでは、図中（ａ）に示すように、ビアプラグ５０４が形成されており、その底部及び側面にシード層５１３，５１２が形成され、ビアプラグ５０４の上部側面から導体配線層３１の底部、及び電極端子５３と導体配線層３１との間は、同じシード層５１１が形成されている。また、シード層５１１，５１２，５１３は一続きで形成されている。なお、ビアプラグ５０４は、コンフォーマルタイプに限らず、フィルドタイプであっても、構わない。また、回路基板１１８Ｂでは、図中（ｂ）に示すように、ビアプラグ５０５が形成されており、その上部にのみ、電極端子５３と共通のシード層５１
１が導体配線層３１との間に形成されている。回路基板１１８Ｃでは、図中（ｃ）
に示すように、ビアプラグ５０６が形成されており、その底部、側面及び上部にシード層５１３，５１２，５１１がそれぞれ形成され、その結果、機能素子１０を内蔵することでの強度の信頼性を高めている。回路基板１１８Ｄでは、図中（ｄ）に示すように、上記ビアプラグがコンフォーマルタイプである場合に、内部に樹脂５０８を埋め込んだビアプラグ５０７が形成されており、その底部及び側面にシード層５１３，５１２が形成されているだけでなく、その上部にもシード層５１１が形成されている。【００７５】
本実施形態では、マッシュルーム形状ポスト５１０の上記傘構造部分が、絶縁樹脂層内部に楔として、絶縁樹脂層の水平方向（厚み方向に対して略直交する方向）に張り出していることで、機能素子１０を内蔵した基板で生じる厚み変形や反りの応力に対して、特にビア側面にシード層を形成しなくても、厚み方向へのビアと絶縁樹脂層との間の強度を高めることが可能となり、ビアでの断線を防ぐことができる。このため、製品の信頼性を高めることができる。これに対して、通常の断面が台形形状のビアでは、本実施形態のようにビア側面のシード層による絶縁樹脂層との密着強化がない場合には、ビアの導体と接している絶縁樹脂層の間が剥離してしまう可能性がある。なお、回路基板１１８Ａ〜Ｄは、例えば部材の価格や上記各ビアプラグ５０４〜５０７との材質の組み合わせにより適宜選択してもよいが、いずれを選択した場合であっても、マッシュルーム形状ポスト５１０を用いているので、マッシュルーム形状ポスト５１０を用いていない回路基板と比べて信頼性が高い。【００７６】
（回路基板の製造方法）
図２０（ａ）〜（ｈ）は、本発明の第１実施形態に係る回路基板の製造方法について、各製造段階の断面図である。図２０（ａ）に示すように、先ず、支持基板７１上にめっきレジストを供給し、露光現像の後にめっき法により、導体配線層７２のパターンをめっきする。このとき、導体配線層７２は、支持基板７１が金属の場合にその支持基板７１をエッチングにより除去する場合は、エッチング液に溶けないことが望ましいため、支持基板７１とは異なる材質が望ましい。また、支持基板７１除去後に表面に露出する金属となるため、金やはんだも好適にめっきされるがそれらに限定されない。また、更に導体配線層７２は、一つのめっき層ではなく、数種類のめっき層からなっても構わない。【００７７】
支持基板７１は、Ｓｉ、ガラス、アルミニウム、ステンレス、ポリイミド、エポキシ等からなる単材料、又は複合材料が好適に使用されるがそれらに限定されない。また、支持基板７１が導電材料でない場合には、スパッタや無電解めっきによりめっきシード金属を供給することで、導体配線層７２を形成することが可能となる。支持基板７１をエッチング以外の方法で除去する場合には、離型材を予め支持基板７１の材量内部に供給する方法が好適に使用されるがそれらに限定されない。例えば、Ｓｉ、ガラス、アルミニウム、ステンレス、ポリイミド、エポキシ等からなる単材料からなる板に接着された離型層として、二層の銅箔間に離型層を形成した三井金属鉱業株式会社製キャリア付極薄銅箔「Micro Thin（ＭＴ)」シリーズや、住友スリーエム株式会社製の片面離型テープ「ＰＴＦＥテープ」を支持基板７１として好適に使用できるが、複合の材料からなる支持基板７１は、これらに限定されない。【００７８】
その後、めっきレジストを剥離しないか、一度剥離してから新しいめっきレジストによるパターンを形成して導体配線層７３を所定の厚みめっき法により形成し、めっきレジストを剥離する。このとき導体配線層７３は、導体配線層７２上に存在するのが望ましい。導体配線層７３は支持基板７２除去後に残るため、金、銅、ニッケル等が望ましいがそれらに限定されない。続く工程では、図２０（ｂ）のように接着層２５を介して、機能素子１０を導体配線層７３の上に加熱と加圧により搭載する。【００７９】
このとき、素子が搭載される部分には、ベタの金属エリアが形成されるよう導体配線層７３のパターンを形成しておくと、支持基板７１を除去後にその部分が放熱板の機能を果たすため望ましいが、それらに限定されない。機能素子１０にはあらかじめ、円柱状、若しくは多層配線からなる電極端子５３が設けられるが、その他にＡｕのスタッドバンプも使用することが可能であり、電極端子５３の形状はこれらに限定されない。電極端子５３の材質も、Ｃｕ、Ａｇ、Ｎｉ等からなるがこれらに限定されない。チップ活性面の保護が必要な場合には絶縁樹脂層８３が供給されているが、特に強度的に問題ない場合には、無くても構わない。絶縁樹脂層８３が有る場合、搭載前の機能素子の電極端子５３は絶縁樹脂層８３に埋没して表面に露出していなくても構わない。【００８０】
続く工程では、図２０（ｃ）のように機能素子１０の電極端子５３側より絶縁樹脂層８１，８５を供給し、硬化させる。樹脂の供給方法は、真空ラミネート法や、真空プレス法が好適に使用されるがそれらに限定されない。導体配線層７３や支持基板７１の上に絶縁樹脂層８１を供給する際、導体配線層７３や支持基板７１の表面を粗化することで、絶縁樹脂層８１との間の密着強度を高めることが可能である。支持基板７１を除去した段階で回路基板が反らないように適正な絶縁樹脂層の組み合わせと、絶縁樹脂層の配置順番とする。また機能素子１０の側面に配置する絶縁樹脂層８１に、ガラスクロスや、アラミドフィルム等の流動しない物質が含まれる場合には、予め機能素子１０の外形と同じか大きいくらいに、絶縁樹脂層８１に空間を設けておき、絶縁樹脂層８１中に含有されるプレス時に流動しない物質が機能素子１０を破損しないようにする。【００８１】
絶縁樹脂層の層数、種類は、内蔵される機能素子１０の厚みや基板全体の厚みに応じて適宜判断することが可能であり、単層であっても構わない。続く工程において、図２０（ｄ）に示すように、研削装置やバフ研磨装置等を使用して電極端子５３を表面に露出させる。この時表面に露出した電極端子５３の表面高さは、外周の絶縁樹脂層８６と同じ高さとなる。この時の研削に使用した砥石やバフ材料の目の粗さにより20μｍ以下の高さばらつきが発生しても本発明の範囲内となる。【００８２】
続いて図２０（ｅ）に示すように、ＣＯ２レーザー、ＵＶ−ＹＡＧレーザー等のレーザー装置を用いて、支持基板７１付近の任意の導体配線層７３へビアホール６７を開口する。この際、本発明においては、図２０（ｄ）の工程にて、電極端子５３と同様に目合わせマークも研削することで、マーク自体を表面が露出するため、レーザー加工時に優れた位置精度を得ることが可能であり、製品製造時の歩留まりを高めることが可能となる。なお、ビアを形成しない場合には、続く無電解及び電解めっき等の工程において、機能素子１０上下の導体配線層３１，７３が結線されないが、導体配線層７３は機能素子１０の放熱と保護の効果をもたらし、導体配線層３１は、電極端子５３の配線ルールを拡大し、外部端子としても使用することが可能となる。【００８３】
絶縁樹脂層８１，８５へのビアホール６７開口後は、デスミア処理により、ビアホール６７内部の樹脂残渣を取り除くが、この時同時に電極端子５３の表面への露出部分の上に存在する研磨くずである樹脂残渣等は取り除くことが可能となる。また、絶縁樹脂層８６の表面は、デスミア処理により１０μｍ以下程度の凹凸ができ、これらが導体配線層３１を形成した際にアンカー効果によって密着強度を高める効果をもたらす。【００８４】
希硫酸等の弱酸により導体配線層７３を洗浄した後、銅、ニッケルなどの無電解めっき又は、Ｔｉ、Ｗ、Ｃｒ、Ｐｔ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ、Ｓｎ、Ｐｄからなる一つ以上の元素による一層以上の導電層をスパッタ処理により形成し、続くめっき工程のためのシード層とする。シード層の形成の方法は無電解、スパッタ処理に限定されない。続く工程において、図２０（ｆ）のようにめっきレジスト層を形成し、導体配線層３１を形成すると共に、ビアホール６７内部を金属めっきし、その後めっきレジストを取り除き導体配線層以外のめっきシード層をエッチングする。この時、ビアホール６７内部に形成されるビアは、全体がめっき金属により充填されたフィルドビアであっても、ビア内部の側壁のみめっきされたコンフォーマルビアであっても構わない。またビアには、導電性ペーストを印刷法により充填して、その後、ビア上部を導体配線層３１の形成と同時にめっきすることのよっても得られるが、これらの方法に限定されない。【００８５】
続く工程において、図２０（ｇ）のように支持基板７１をエッチング、研磨、若しくは剥離によって除去することで、導体配線層７２を露出させる。このとき、導体配線層７２の高さは、外周を取り囲む絶縁樹脂層８４と同じ高さとなっている。このままでも使用可能であるが、続く工程において、図２０（ｈ）のように導体配線層７２を薬液によりエッチングし、導体配線層７３を表面に露出させることも出来る。このとき導体配線層７３の高さは、周りを取り囲む絶縁樹脂層８４より低い位置となり、絶縁樹脂層８４がソルダーレジスト層として機能することも可能となる。また、導体配線層７２，７３は支持基板７１上に順次に配線形成された配線層であり、表面には絶縁樹脂層が介在せず、信頼性の高い実装の可能な回路基板を得ることが可能となる。【００８６】
更に、導体配線層７２，７３の高さは、元々、支持基板７１上に形成されたものであるため均一で同一平面状に存在し、半導体素子、ＢＧＡパッケージ等で表面実装される電極端子として好適に使用でき、高い接続信頼性を得ることが出来る。このようにして得られた回路基板は、このままの状態で使用可能であるが、更に任意の開口部を持つソルダーレジスト層を形成し、次の多デバイスの実装に使用することも可能である。また、図２０（ｇ）、又は(ｈ)の状態をコア基板として、両面にアディティブ法、セミアディティブ法、サブトラクティブ法を用いて、絶縁樹脂層と交互に導体配線層を形成することが可能である。更には、図２０（ｇ）、又は(ｈ)の状態の回路基板は、ダイシングに個片化の後に他の回路基板への内蔵も可能となる。【００８７】
図２１（ａ）〜（ｊ）は、本発明の第２実施形態に係る回路基板の製造方法について、各製造段階の断面図である。図２０（ａ）と同様に図２１（ａ）で支持基板７１上に導体配線層７２，７３をめっき法、インクジェット法等により形成する。その後、図２１（ｂ）のように絶縁樹脂層８４を供給する。絶縁樹脂層８４は、支持基板７１を除去した後も機能素子１０直下に存在するため、導体配線層７２，７３を放熱板効果を狙った広い面積のベタパターンと出来るほか、ＢＧＡパッドや、フリップチップパッドなどの任意の配線形状とすることが可能となるが、形状はそれらに限定されない。絶縁樹脂層８４の供給は、真空ラミネーターや、真空プレス機、ロールコーター、スピンコート、カーテンコートなどが好適に使用されるがそれらに限定されない。【００８８】
続く工程で、図２１（ｃ）のように機能素子１０を接着層２５を介して、絶縁樹脂層８４へ接着する。その後、図２１（ｄ）のように絶縁樹脂層８１、金属又はセラミックスによる中間層２４を真空ラミネーターや、真空プレスにより供給し、図２１（ｅ）のように機能素子１０外周を封止する。このとき、絶縁樹脂層の数は、１種類以上で使用可能で、支持基板７１除去後に本回路基板の反りの少ないよう設計するのが製品の信頼性、製造時の作業性に望ましく、機能素子１０の材料との密着性に関しても考慮して絶縁樹脂層の配置を決めることが望ましい。また機能素子１０の側面に配置する絶縁樹脂層８１に、ガラスクロスや、アラミドフィルム等の流動しない物質が含まれる場合には、予め機能素子１０の外形と同じか大きいくらいに、絶縁樹脂層８１に空間を設けておき、絶縁樹脂層８１中に含有されるプレス時に流動しない物質が機能素子を破損しないようにする。【００８９】
金属、又はセラミックスによる中間層２４は、基板の厚みが薄い場合に、反りを防ぎ、剛性を高めるために効果が有る。この中間層２４は、導体配線層７３と導体配線層３１の間を結線するためのビア形成のため、中間層２４自体が導電体、又はレーザー加工が困難な材質である場合には、レーザー加工を以後の工程で行うために、予め、任意の場所にビアの外形より大きなサイズで開口し、また機能素子１０の存在箇所となる部分には機能素子１０の外形と同じか大きいサイズで開口しておくことが必要となる。【００９０】
続く工程において図２１（ｆ）に示すように、研削装置やバフ研磨装置等を使用して電極端子５３を表面に露出させる。この時表面に露出した電極端子５３の表面高さは、外周の絶縁樹脂層８１と同じ高さとなる。この時の研削に使用した砥石やバフ材料の目の粗さにより20μｍ以下の高さばらつきが発生しても本発明の範囲内となる。図２１（ｇ）のようにＣＯ２レーザー、ＵＶ−ＹＡＧレーザー等のレーザー装置を用いて、絶縁樹脂層８６に支持基板７１付近の任意の導体配線層へビアホール６７を開口できる。【００９１】
続くデスミア処理によるビア内部の樹脂残渣洗浄の後、図２０で述べたように無電解金属めっき又は、スパッタ処理をすることも可能であるが、ビアホール６７が内径の大きさより高さが格段に大きい場合、支持基板７１に金属を使用して、電荷を供給させ、直接にビアホール６７内部を支持基板７１側からめっきすることも可能である。絶縁樹脂層８１の表面以上の高さまでビアホール６７内部を金属めっきして、その後、バフ研磨、研削装置等により絶縁樹脂層８１の表面を平坦化することで、露出するビアの高さは、絶縁樹脂層８１表面と同じとなる。【００９２】
尚、ビアホール６７内部のめっき後にバフ研磨、研削する場合には、図２１（ｇ）の電極端子５３の研削、バフ研磨と同時に行うことが効率的となる。ビアホール６７内部と導体配線層３１を同時にめっき形成する場合には、図２１（ｈ）のようにビアホール６７内部をデスミア処理により洗浄し、無電解めっき又は、スパッタ処理によるシード層の形成に続き、導体配線層３１とビアホール６７内部を金属めっきする。この時シード層上に、導電性ペーストパターンをインクジェット法や、印刷法により形成することも可能である。導体配線層３１形成後は、めっきレジスト及び、余分なシード層を除去する。【００９３】
その後の工程は、図２０（ｇ）、（ｈ）と同様で図２１（ｉ）で支持基板７１を除去し、図２１（ｊ）で、導体配線層７３を表面に露出させる。このようにして得られた回路基板は、このままの状態で使用可能であるが、更に任意の開口部を持つソルダーレジスト層を形成し、次の多デバイスの実装に使用することも可能である。このとき片面のみにソルダーレジスト層を形成してもよい。また、図２１（ｉ）、（ｊ）の状態をコア基板として、両面にアディティブ法、セミアディティブ法、サブトラクティブ法を用いて、絶縁樹脂層と交互に導体配線層を形成し多層配線を持つ回路基板とすることも可能である。【００９４】
図２２（ａ）〜（ｄ）は、本発明の第３実施形態に係る回路基板の製造方法について、各製造段階の断面図である。図２２（ａ）に示すように予め支持基板７１上にソルダーレジスト層５１となる絶縁層を供給し、その上の層に導体配線層４１を形成する。その後の図２１（ｃ）〜（ｉ）の工程と同様に、機能素子１０を搭載後、絶縁樹脂層８１，８４により機能素子１０の外周を封止し、ビアプラグ７４を介して、導体配線層３１，４１を接続することで、機能素子１０と本発明による回路基板とを電極端子５３を介して電気的に接続する。続く工程において、図２２（ｂ）に示したように支持基板７１を除去することで、表面に絶縁樹脂層５１を露出させ、レーザー等で本回路基板に実装される部品の電極端子に該当する部分に対して開口部５２を開口することで、ソルダーレジスト層５１として機能させる。更に反対面にも開口部５２を開口したソルダーレジスト層５１を形成する。【００９５】
続いて、図２２（ｃ）のようにはんだボール６０を片側のソルダーレジスト層５１の開口部５２に搭載し、このようなはんだボール付きの回路基板をパッケージとして複数個を、各パッケージの電気検査後、図２２（ｄ）の用に積層とリフローすることで、二つ以上の回路基板を積層することが可能となる。機能素子を複数種類、複数個を一つの回路基板にするのと比較して、一つの機能素子を内蔵した回路基板を積層する場合には、全体の体積が大きくなるが、途中工程において、各回路基板の電気検査が出来るメリットがあり、製品の歩留まりを高めることが可能となる。  【００９６】
図２３（ａ）〜（ｄ）は、本発明の第４実施形態に係る回路基板の製造方法について、各製造段階の断面図である。図２３（ａ）のように、支持基板を除去した本発明による機能素子を内蔵した回路基板２０１，２０２を二つ上下に並べ、中間にはんだペースト又は導電性ペーストを充填したビア４５のパターンを持つ接着層４０を配置する。若しくは図２３（ｂ）のように予め、回路基板２０４に接着層４０を供給し、レーザー等によりビア開口部を形成し、はんだペースト又は導電性ペーストをビア開口部内部に充填して、支持基板を除去していない本発明による機能素子を内蔵した回路基板２０３，２０４を向かい合わる。若しくは、図２３（ｃ）のように、支持基板を除去していない本発明による機能素子を内蔵した回路基板２０３，２０４を向かい合わせ、中間にはんだペースト又は導電性ペーストを充填したビア４５のパターンを持つ接着層４０を配置する。【００９７】
このとき、予め本発明による機能素子を内蔵した回路基板２０１，２０２内部には、セラミック部品を内蔵しておいてもよい。内蔵されたセラミック部品は、導電性ペースト、又はめっきにより本発明による回路基板の導体配線層へ接続されている。その後、これらの本発明による上下二つの基板を接着層４０による絶縁部分の接続と、ビア４５による導電性接続を、プレス法などを用いて同時に処理し、支持基板の有る場合には、支持基板を除去することで、図２３（ｄ）のように機能素子を含む層が縦に積層された回路基板を形成することが出来る。【００９８】
接着層４０は、エポキシ、ポリイミド、液晶ポリマー等をベースとしたものが好適に使用されるが、それらに限定されない。また、接着層４０の内部に高強度化や、高速伝送性向上を目的として、アラミド不織布、アラミドフィルム、ガラスクロス、シリカフィルムを含有材として好適に使用可能であるが含有材料はそれらに限定されない。貼り合わせに用いる本発明による回路基板は、支持基板を除去した状態でも貼り合わせることが出来る。少なくとも一方の基板に支持基板がある場合には、真空プレス時に基板全体を均一に加圧する効果があるため、接着層４０とビア４５による接続の高信頼化が可能となる。【００９９】
接着層４０は、ＰＥＴ、ＰＥＮ等の保護フィルムを予め両面に貼り合わせた状態で、ＣＯ２、ＵＶ−ＹＡＧ等のレーザーや、ドリルでのビア開口部を形成して、保護フィルム上からはんだペーストや、導電性ペーストを印刷することによりビア開口部内部にＳｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｎｉ、Ｆｅ、Ｇｅ、Ｍｇ等のこれらに限定されない元素を含む粉末を充填し、保護フィルムを除去することでも得られる。また、保護フィルム無しでも、メタルマスク、スクリーンマスクを使用して、印刷することが可能である。更には、インクジェットにより粉末をビア開口部内部に充填させることも可能である。【０１００】
接着層４０は、予め片方の本発明による回路基板にラミネートやプレス法により供給し、その後レーザー等でビアを形成することも出来て、保護フィルムや、メタルマスク、スクリーンマスクにより印刷をするか、インクジェットによりペーストをビア開口部内部に充填し、保護フィルムを使用した場合には、保護フィルムを除去することで、続く真空プレスでの本発明による二つの回路基板の貼り合わせに用いることが可能となる。このままの状態で使用可能であるが、更に任意の開口部を持つソルダーレジスト層を形成し、次の多デバイスの実装に使用することも可能である。【０１０１】
また、図２３（ｄ）の状態をコア基板として、両面にアディティブ法、セミアディティブ法、サブトラクティブ法を用いて、絶縁樹脂層と交互に導体配線層を形成することが可能である。更に図２３（ｄ）の支持基板を除去した、又は支持基板を除去前、若しくは支持基板を片面つけた本発明による、接着層４０とビア４５による接続された層を持つ機能素子内蔵の回路基板を二つ用意し、新たに接着層４０とはんだペースト又は導電性ペーストを充填したビア４５を介して真空プレス法等により接続することで、更なる多層に積層された回路基板を得ることが出来る。このとき、新たに接着層４０に接する側の本発明による機能素子内蔵の回路基板の表面は、事前に支持基板を除去すべきであることは言うまでも無い。このようにして多層配線を有する回路基板とすることが可能で、高速電気特性に優れ、小型の回路基板とすることが出来る。【０１０２】
図２６は、本発明の第５実施形態に係る回路基板の製造方法について、一製造段階の断面図である。機能素子１０を内蔵した本発明による回路基板４１０を使用して、更に複数の本発明による回路基板を大型の基板４１１に内蔵することで、回路基板４１０をコア層として、片面、若しくは両面に、導体配線層と絶縁層を一層以上設ける。この時、機能素子１０の各々の電極端子５３と結線されて端子ピッチを拡大された配線層が回路基板４１０の表面に存在するように設計しておくことで、回路基板４１０は、大型の基板４１１に内蔵する前に、電気検査が容易に可能となる。【０１０３】
また、電気検査により良品と判定された回路基板４１０のみを大型基板４１１に内蔵することで、製品の歩留まりを高めることが可能となり、製造コストを下げることが可能となる。更に、回路基板４１０は、内蔵される機能素子１０の電極端子５３から直接に配線層を結線しているために、微細配線パターンの形成可能なセミアディティブを用いる場合が多いが、大型の基板４１１での配線工程では、微細配線ではないがコストの低いサブトラ工法での配線形成が可能であるという場合には、２箇所での製造に分業することが可能となり、効率的で、歩留まりの良く、低コストな製品量産が可能となる。【０１０４】
図３３は、本発明の第６実施形態に係る回路基板の製造方法について、一製造段階の断面図である。まず、図中（ａ）に示すように、支持板１５１上に配線層１５２，１５３をこの順で積層した基板を形成する。次に、図中（ｂ）に示すように、この基板上に、接着層２５を介して電極端子５３を上にして、必要な場合には電極端子周囲の機能素子表面に保護層１５４を設け、機能素子１０を搭載する。続く工程では、図中（ｃ）に示すように、絶縁樹脂層８１，８４，８５を供給することで機能素子１０を内蔵し、図中（ｄ）に示すように、レーザーで、配線層１５３へのビアを、支持板１５１の反対面より開口する。【０１０５】
その後、図中（ｅ）の工程では、全面に無電解めっき又はスパッタ法により、シード層を形成する。続く工程では、図中（ｆ）に示すように、全面をめっき、ＡＤ（エアロゾル・デポジション）法、導電ペースト印刷のいずれかによりＡｕ，Ａｇ、Ｃｕ、Ｎｉ等導体層５２１をビアホール６７内部が充填されるように形成する。その後、図中（ｇ）の工程では、内蔵された電極端子５３とビア５２２の露出面が同一平面状に配置するように、研削又はエッチングを行い、ビア５０１を形成した。続いて図中（ｈ）に示すように、シード層５１１を形成した後に、めっきレジストパターンを形成し、めっき等により導体配線層３１を形成する。続く工程において、図中（ｉ）に示すように、支持板１５１と配線層１５２をエッチング、研削等によって取り除き、図２９に示す回路基板１１５とした。【０１０６】
ここで、図中（ｇ）に示した工程では、ビア５２２と電極端子５３が同時に観察できるので、露光による配線パターンニング時の位置精度に優れ、製品歩留まりを高めることが出来る。また、ビア５０１は、上部、底部及び側面の界面全てにシード層が存在するので、三次元的に加わる応力に対して、強い強度を保ち信頼性を高めることが出来る。【０１０７】
図３４は、本発明の第７実施形態に係る回路基板の製造方法について、一製造段階の断面図である。まず、図中（ａ）に示すように、支持板１５１上に配線層１５２，１５３をこの順で積層した基板を形成する。次に、図中（ｂ）に示すように、この基板上に接着層２５を介して電極端子５３を上にして、必要な場合には電極端子周囲の機能素子表面に保護層１５４を設け、機能素子１０を搭載する。続く工程では、図中（ｃ）に示すように、絶縁樹脂層８１，８４，８５を供給することで機能素子１０を内蔵し、図中（ｄ）に示すように、レーザーで、配線層１５３へのビアを、支持板１５１の反対面より開口する。【０１０８】
その後、図中（ｅ）の工程では、全面に無電解めっき又はスパッタ法により、シード層を形成する。続く工程では、図中（ｆ）に示すように、全面をめっき、ＡＤ法、導電ペースト印刷のいずれかによりＡｕ，Ａｇ、Ｃｕ、Ｎｉ等導体層５２１をビアホール６７内部が充填されるように形成する。このとき、図３３に示した製造方法と異なり、導体層５２１が薄い場合には、ビア部分が完全には充填されず、中心上部に空洞ができる。そのため、続く工程において図中（ｇ）に示すように、樹脂５２３をその空洞部分に供給する。その後、図中（ｈ）の工程では、内蔵された電極端子５３とビアの露出面が同一平面状に配置するように、研削又はエッチングを行う。続いて、図中（ｉ）の工程では、シード層５１１を形成した後に、めっきレジストパターンを形成し、めっき等により導体配線層３１を形成する。続く工程において図中（ｊ）に示すように、支持板１５１と配線層１５２をエッチング、研削等によって取り除き、図３０に示す回路基板１１６とした。【０１０９】
ここで、図中（ｉ）に示した工程では、ビア５０２と電極端子５３が同時に観察できるので、露光による配線パターンニング時の位置精度に優れ、製品歩留まりを高めることが出来る。また、ビア５０２は、上部、底部及び側面の界面全てにシード層が存在するので、三次元的に加わる応力に対して、強い強度を保ち信頼性を高めることが出来る。さらに、図３３に示した製造方法に比べて、本実施形態の製造方法では、図中（ｆ）に示す工程で全面に供給される導体層の厚みが低いので、図中（ｈ）の工程での電極端子５３とビアの研削又はエッチングに要する時間を短縮できる。【０１１０】
図３５は、本発明の第８実施形態に係る回路基板の製造方法について、一製造段階の断面図である。まず、図３３と同様に図中（ａ）〜（ｄ）に示す各工程を行う。これらの工程の後、図中（ｅ）に示すように、シード層を形成せずに、ＡＤ法により、導体層５２１を開口していたビアホール６７に対して金属粉末を充填する。続く工程では、図中（ｆ）に示すように、電極端子５３が露出するようにエッチング又は研削する。続いて図中（ｇ）に示すように、シード層５１１形成後、導体配線層３１を形成する。続く工程において、図中（ｈ）に示すように、支持板１５１と配線層１５２をエッチング、研削等によって取り除き、図３１に示す回路基板１１７とした。【０１１１】
ここで、ＡＤ法は、めっきと比較して、短時間で厚く成膜が可能である。このため、ＡＤ法によれば、製造時間を大幅に短縮でき、且つビア５０３の内径が小さい配線層１５３側でビア５０３の導体内部は結晶粒の小さい微細金属組織が形成され、一方、ビア５０３の内径が大きい導体配線層３１側では結晶粒が配線層１５３側と比較して大きく形成することが可能となり、製品の信頼性を高めることができる。さらに、ビア５０３の底部に集中的なエネルギーが加わることで、良好なビア底部の接合強度を得ることが可能であり、高い信頼性を得ることが出来る。【０１１２】
図３６は、本発明の第９実施形態に係る回路基板の製造方法について、一製造段階の断面図である。まず、図中（ａ）に示す工程で、支持板１５１上に配線層１５２，１５３を形成する。続いて図中（ｂ）に示すように、めっきレジストを供給して、露光現像にて、配線１５３上にポストパターンを形成する。その後、この工程では、めっき厚が、レジスト厚み以上になるようにめっきすることで、マッシュルーム形状ポスト５１０を形成する。この際、支持板１５１を金属とすれば支持板１５１からの給電が可能となる。続く工程では、図中（ｃ）に示すように、レジストを除去し、続いて図中（ｄ）に示すように、機能素子１０を搭載する。続く工程において、図中（ｅ）に示すように、絶縁樹脂層８１，８４，８５内部に機能素子１０を内蔵する。このとき、マッシュルーム形状ポスト５１０も同時に内蔵する。その後は、レーザーによりビアを形成する。【０１１３】
図中（ｆ１）に示す工程では、シード層５１１，５１２，５１３を共通の一つのシード層となるように形成し、めっきレジストを使用した導体配線層（めっき配線層）３を形成することで、ビアプラグ５０４が形成された図３２に示す回路基板１１８Ａとした。図中（ｆ２）に示す工程では、支持板１５１より給電させることで、ビアプラグ５０５の導体をめっき又は導電性ペーストの印刷により、ビアプラグ５０５上部のみにシード層５１１を持たせ導体配線層３１を形成して、図３２に示す回路基板１１８Ｂとした。また、図中（ｆ３）に示す工程では、レーザーでの開口後は、図３３に示す（ｅ）〜（ｉ）と同様の工程を行うことで、底部、上部及び側面にシード層５１３，５１１、５１２を持つビアプラグ５０６を形成して、図３２に示す回路基板１１８Ｃとした。さらに、図中（ｆ４）に示す工程では、図３４に示す（ｅ）〜（ｊ）と同様の工程を行うことで、ビア中心上部に樹脂５０８が埋め込まれ、その他の導体部分と共に、底部、上部及び側面にシード層５１３，５１１、５１２を持つビアプラグ５０７を形成して、図３２に示す回路基板１１８Ｄとした。【０１１４】
上記いずれの方法を行う場合であっても、マッシュルーム形状ポスト５１０が予め形成されて樹脂内に埋蔵されているので、その後のビア開口でのレーザー工程では、樹脂に埋蔵されたポスト部分が、導体配線層７３よりも浮き出て見える。このため、位置精度の認識性に優れ、製品の歩留まりを高めることが出来る。また、マッシュルーム形状ポスト５１０での傘構造部分があることで、上述の強度に優れ、信頼性が良くなる。さらに、レーザーで開口したビアの高さも小さくなるので、ビアのアスペクト比を下げることになり、その結果、レジストのパターニング時でのビア底部の残渣除去が容易となり、且つめっき槽内でのめっき液が充分にビア底部に流動することで、信頼性の高い導体配線層３１側のビアとすることが出来る。
【実施例】
【０１１５】
以下、実施例に基づいて本発明をより具体的に説明する。【０１１６】
（回路基板）
図１〜３を参照して、本発明の第１実施形態に基づく第１実施例を説明する。図１において、機能素子１０は、ＧａＡｓ、シリコンを基材とした。電極端子５３は、銅めっきにより５μｍ〜５０μｍの高さに形成した。接着層２５には、ダイアタッチメントフィルムを用いた。ダイアタッチメントフィルムには、リンテック株式会社製「ＬＥ−４０００」（商品名）、「ＬＥ−５０００」（商品名）、日立化成工業株式会社製「ＤＦ４０２」（商品名）の何れも使用可能であることを確認した。【０１１７】
絶縁樹脂層８１については、エポキシ基材で内部にガラスクロスを含有したもの、及びアラミド不織布を含有したもの、及びアラミドフィルムを使用したものを用いた。またポリイミドも使用できることを確認した。具体的には、味の素株式会社製、「ＡＢＦ−ＧＸ」や日立化成工業株式会社製「ＧＥＡ−６７９ＦＧ」等の市販されているプリプレグを使用した。また、硬化前が液状の日立化成工業株式会社製「ＰＩＭＥＬ」やＤＯＷ社製「ＢＣＢ」を使用しての形成も可能であった。導体配線層４１の表面は、絶縁樹脂層８１の表面より０〜２０μｍだけ低い高さ位置に形成した。絶縁樹脂層８１が機能素子１０を保護する効果は、機能素子１０の厚みが２００μｍ以下の場合に大きかった。【０１１８】
図２において、シード層５５には、Ｔｉ、Ｗ、Ｃｒ、Ｐｔ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ、Ｓｎ、Ｐｄの何れか一種類以上の元素が好適に使用されるがそれらに限定されない。ま
た、シード層５５は、無電解めっき、スパッタ法、印刷法等によって供給可能である。具体的には、絶縁樹脂層８１側から導体配線層３１底部との間にＴｉを３０〜２００ｎｍ、Ｃｕを２００〜４００ｎｍの順で、スパッタ装置により順次に形成した。ここで、シード層５５は同様にＣｒ層とＣｕ層の組み合わせやＰｄ層とＣｕ層の組み合わせで順次にスパッタ処理により形成することも可能であった。シード層５５は、無電解Ｃｕめっきを使用しても形成可能で、その場合、置換めっきを行うために、若干量のＰｄやＳｎが含まれる。【０１１９】
シード層５５を形成する前処理としては、通常ＫＭｎＯ４、ＮａＭｎＯ４等を使用したデスミア処理により、絶縁樹脂層８１、及び露出している電極端子５３の表面を粗すため、通常１０μｍ以下程度の表面粗さを持つことになるが、この粗化処理を行うことで、絶縁樹脂層８１とシード層５５、導体配線層３１の間の密着強度を高めることが可能となり、製品の信頼性を高めることが可能となる。【０１２０】
導体配線層３１は、Ｃｕを５〜２５μｍの厚みで形成した。また不活性な金属が必要な場合には、Ａｕを使用した。更に、Ｃｕで配線形成した場合、そのままでも使用できるが、酸化防止のために表面をＮｉとＡｕの無電解めっき処理を行った。表面実装に応じて、Ｓｎ、Ｓｎ−Ａｇ、Ｓｎ−Ａｇ−Ｃｕはんだを電極配線３の表面にペースト印刷と、リフロー処理で供給した。導体配線層３１を形成後は、配線パターン以外の余分なシード層５５を、薬剤による化学エッチングや、ＩＢＥ（Ion Beam Etching）により機械的にエッチングすることで、導体配線層３１を回路として使用した。【０１２１】
図３において、絶縁樹脂層８２を使用する場合、電極端子５３の研削により一度露出した部分の開口を保つため、絶縁樹脂層８２は、ＣＯ２やＵＶ−ＹＡＧレーザーでの加工性に優れたものか感光性タイプの樹脂であることが望ましい。またこの絶縁樹脂層８２の開口径は、電極端子５３の直径よりも小さくすることで、通常の電極端子５３の端子間に引ける配線本数を、増やすことが可能となり、基板全体の体積の収縮が可能となった。【０１２２】
図４を参照して、本発明の第２実施形態に基づく第２実施例を説明する。絶縁樹脂層８１，８４，８５の各層の厚みは１０〜５００μｍとした。絶縁樹脂層８１，８４，８５の厚みは、内蔵する機能素子１０の厚みに応じて変化させることが可能である。回路基板の表面又は裏面に近い絶縁樹脂層８４，１１には、ポリイミド系樹脂や、エポキシ系樹脂として、外部からの曲げ応力や、クラックの抑制に強い柔らかい樹脂を用い、機能素子１０に近い絶縁樹脂層８１には、ガラスクロスや、ガラスフィラ、アラミド不織布、アラミドフィルムを含有した有機樹脂を用い、熱膨張係数を機能素子１０に近づけることで、樹脂と機能素子間に発生するクラックを抑制し、信頼性を高めることが出来た。【０１２３】
図５〜１０を参照して、本発明の第３実施形態に基づく第３実施例を説明する。接着層２５には、エポキシ系樹脂にＡｇ粉末を混練して得られるＡｇペーストを用いた。接着層２５には、エポキシ、ポリイミド、ベンゾシクロブテン等をベースとした液状樹脂を用いることも出来た。その場合には、ディスペンサーによるポッティングや、印刷法により、導体配線層のチップ搭載箇所に選択的に、接着層２５となる樹脂を所定量供給する。【０１２４】
導体配線層３１，４１の厚みは、１〜２０μｍとした。ビアホール６１の形成に際しては、上方からレーザ加工を行った。これにより、ビアホール６１を底面側ほど径が小さくなる形状に形成できると共に、テーパ角を揃えることが出来た。なお、ビアホール６１の底部は、レーザーでの加熱によりビア外周樹脂形状が一部１０μｍ程度内径が膨れた状態になることがある。ビアプラグ７４は、めっき法による銅やＳｎ−Ａｇ系粉末を含む導電性ペーストで形成した。【０１２５】
図１１を参照して、本発明の第４実施形態に基づく第４実施例を説明する。抵抗体２１は、チタン窒化物やチタン酸化物で、誘電体２２は、タンタル酸化物や、ストロンチウム・チタン酸化物でそれぞれ形成した。ＬＳＩ上に形成することがＱ値が小さくなるために困難なインダクター２３の形成も回路基板では容易に形成できるため、小さな体積での高機能化を得ることが可能となる。【０１２６】
図１２を参照して、本発明の第５実施形態に基づく第５実施例を説明する。中間層２４には、内蔵する機能素子１０の厚みに応じて、０．０５ｍｍ〜０．３ｍｍのステンレスＳＵＳ３０４やコバール合金系を使用した。この中間層２４へ、導体配線層３１，４１よりＣｕめっきビアを介して結線することで、グランド層として用いることで、優れた電気特性を得ることが出来た。また、中間層２４をＳｉＯ２、Ａｌ２Ｏ３等からなるセラミックス基板で形成した。この場合には、そのセラミックス基板内部に複数の導体配線層を形成しておくことで、更に多層の回路基板を実現できた。更に、回路基板１０７をコア基板として、サブトラクティブ工法により回路基板の双方の面に複数の導体配線層及び絶縁樹脂層を低コストで形成した。この場合、低コストで高機能な多層配線基板を実現できた。【０１２７】
図１３を参照し、本発明の第６実施形態に基づく第６実施例を説明する。絶縁樹脂層８３には、日立化成工業社製「ＰＩＭＥＬ」、ＤＯＷ社製「ＢＣＢ」などを使用した。図１４を参照し、本発明の第７実施形態に基づく第７実施例を説明する。導体配線層３２，３３は銅で形成し、厚みを２〜２０μｍとした。絶縁樹脂層８１，８４，８５の厚みを５〜８０μｍとした。【０１２８】
図１６〜図１８を参照して、本発明の第８実施形態に基づく第８実施例を説明する。図１６〜１８において、接着層４０は、通常のプリプレグ材と呼ばれるエポキシ樹脂にガラスクロスを含有したものや、エポキシ樹脂にアラミド不織布を含有したもので、厚みが２０〜８０μｍのものを使用した。ここで使用する導電性ペーストは、Ｓｎ、Ａｇ、Ｂｉ、Ｃｕ等の元素からなる粉末を含み、組成は、製造プロセスの温度に応じて決定した。また、粉末粒径もビア４５の内径が１００μｍ以下である場合に、１０μｍ以下とした。図１８において、ソルダーレジスト層５１の厚みは、５〜２０μｍとした。【０１２９】
図１９を参照し、本発明の第９実施形態に基づく第９実施例を説明する。図１９は、絶縁樹脂層８１に内蔵された機能素子１０Ａの電極端子５３に導体配線層３１が電気的に結線され、内蔵された機能素子１０Ａの電極端子５３や、導体配線層３１の更に次に形成される導体配線層に結線される電極端子５４の存在しないエリアであって、且つ導体配線層３１の存在しないエリアには、導体配線層３４が機能素子１０Ａの直上とその外周エリアを結ぶよう結線されている構造を示している。【０１３０】
導体配線層３４は、曲げや打撃による応力から内蔵された機能素子１０Ａが損傷するのを防ぐ効果がある。ここで導体配線層３４は、電気的にはグランドとして使用でき、また、電磁シールドの効果もあり、製品の優れた電気特性を得ることが可能となった。特に１ＧＨｚ以上での高周波電気特性は、導体配線層３４がない場合と比較して良くなった。導体配線層３４は、機能素子１０Ａのグランドとなる電極端子５３と結線しても、更に電気特性を向上させることが出来る。【０１３１】
図２９を参照して、本発明の第１０実施形態に基づく第１０実施例を説明する。図２９において、シリコンからなる機能素子１０が導体配線層７３に接着層２５を介して固定されると共に、複数のエポキシ系絶縁樹脂層に埋没している。また、機能素子１０の側面には、導体配線層３１と導体配線層７３との間を結線するφ１００μｍ〜φ５０μｍの導体ビア５０１が形成されている。ビア５０１の側面、底部及び上部には、それぞれシード層５１２，５１３，５１１が形成されており、絶縁樹脂との密着力及び導体配線層３１との間の密着力を高めている。ここで、ビア５０１は、フィルドビアであり、めっきによる銅が埋め込まれている。また、シード層５１１は、チタン及び銅で形成されており、同時に内蔵された機能素子１０の電極端子５３と導体配線層３１の間にも形成されている。【０１３２】
このようにビア５０１の側面、底部及び上部にシード層を設けることで、機能素子１０を基板に内蔵することで生じる、基板の変形に対しても、ビアの内部破断や、ビア上部及び底部での破断や、ビア側面での樹脂層からの剥離を妨げるので、信頼性の高い製品とすることが出来た。特に−５５℃から１２５℃への熱サイクルを繰り返した場合には、基板は高温時と低温時に逆の反り方となるが、２０００サイクル以上の長寿命とすることが出来た。さらに、電極端子５３とシード層５１１を共通化することで、ビア５０１と電極端子５３の配線パターン形成の際、レジスト露光時に位置観察が容易となり、優れた位置決め精度を得ることが出来た。このため、製品の歩留まりを上げることができる。さらに、フィルドビアを用いていることで、コンフォーマルタイプを用いた場合よりも、導体配線層３１に接しているビア面積が格段に大きくなるので、抵抗値も下がり高速電気的特性を向上させることが出来た。【０１３３】
図３０を参照して、第１０実施形態の第１変形例に基づく実施例を説明する。図３０において、図２９で示したビア５０１がフィルドタイプであったのに対して、ビア側面と底部のみに導体層をめっき等により形成するコンフォーマルタイプのビア５０２を用いた。ビア５０２の導体配線層３１側の中心付近には、エポキシ系樹脂５０２Ａが埋め込まれている。また、ビア５０２の側面、底部、及び樹脂５０２Ａを含むビア５０２の上部には、それぞれシード層５１２，５１３，５１１が形成されており、絶縁樹脂との密着力及び導体配線層３１との間の密着力を高めている。【０１３４】
このようにして、図２９に示した実施例と同様に、機能素子１０を基板に内蔵することで生じる、基板の変形に対しても、ビアの内部破断や、ビア上部及び底部での破断や、ビア側面での樹脂層からの剥離を妨げるので、信頼性の高い製品とすることが出来る。また、電極端子５３とシード層５１１を共通化することで、ビア５０２と電極端子５３の配線パターンを形成する際、レジスト露光時に位置観察が容易となり、優れた位置決め精度を得ることが出来た。このため、製品の歩留まりを上げることができた。さらに、ビア５０２に樹脂５０２Ａが埋め込まれていることで、ビア５０２の外側に存在する絶縁樹脂層にビアの熱膨張係数を近づけることが可能となり、信頼性を高めることが出来る。【０１３５】
図３１を参照して、本発明の第１１実施形態に基づく第１１実施例を説明する。図３１において、機能素子１０が導体配線層７３に厚み約２０μｍのエポキシ系接着層２５を介して固定され、複数の絶縁樹脂層に埋没している。また、機能素子１０の側面には、導体配線層３１と導体配線層７３との間を結線する銅によるビア５０３が形成されている。ビア５０３の側面及び底部にはシード層が形成されていないが、その上部にはシード層５１１が形成されており、導体配線層３１との間の密着力を高めている。ここで、ビア５０３は、導体のフィルドビアであり、導体配線層７３側の底部ではその導体組織の結晶粒が緻密であり、また、導体配線層３１側の上部では底部と比較して、結晶粒径が大きくなっている。【０１３６】
その結果、内径の大きい導体配線層３１側のビア５０３の内部導体は、結晶粒径が大きく、伸びる材質とすることが出来るので、機能素子１０を内蔵することで生じる基板の反り等の変形に対して、応力を緩和することが可能になる。一方、内径の小さく接触面積の小さい導体配線層７３側では、特にビア５０３の内部の導体材質は伸びないが、導体配線層７３との間に優れた接合強度を得ることが出来る。そのため、特にビアの側面の絶縁樹脂層との界面にシード層を形成しなくとも、界面に加わる応力を緩和することで、ビアの断線を防ぐことが可能となり、製品の信頼性を高めることが出来る。【０１３７】
図３２（ａ）、（ｂ）、（ｃ）、（ｄ）を参照して、本発明の第１２実施形態に基づく第１２実施例を説明する。図３２における回路基板は、導体配線層３１と導体配線層７３との間を結線するビアプラグ５０４，５０５，５０６，５０７の高さ方向の導体配線層７３側に、高さ約４０μｍのマッシュルーム形状ポスト５１０を有している。マッシュルーム形状ポスト５１０の傘構造部分が、基板水平方向の絶縁樹脂層側に約２０μｍずつ外へ楔を入れている。また、マッシュルーム形状ポスト５１０の導体配線層３１側では、ＣＯ２レーザーでのビアが形成されている。【０１３８】
図中（ａ）では、ビアプラグ５０４が形成されており、その底部及び側面にシード層５１３，５１２が形成され、ビアプラグ５０４の上部側面から導体配線層３１の底部、及び電極端子５３と導体配線層３１との間は、同じシード層５１１が形成されている。また、シード層５１１，５１２，５１３は一続きで形成されている。ここでは、ビアプラグ５０４はコンフォーマルタイプで形成した。図中（ｂ）では、ビアプラグ５０５が形成されており、その上部にのみ、電極端子５３と共通のシード層５１１が導体配線層３１との間に形成されている。図中（ｃ）では、ビアプラグ５０６が形成されており、その底部（マッシュルーム形状ポスト５１０の上部）、側面及び上部にシード層５１３，５１２，５１１がそれぞれ形成され、その結果、機能素子１０を内蔵することでの強度の信頼性を高めている。図中（ｄ）では、コンフォーマルタイプである上記ビアプラグ５０４の内部に樹脂５０８を埋め込んだビアプラグ５０７が形成されており、その底部及び側面にシード層５１３，５１２が形成されているだけでなく、その上部にもシード層５１１が形成されている。【０１３９】
このように、マッシュルーム形状ポスト５１０の傘構造部分が、絶縁樹脂層内部に楔として、絶縁樹脂層の水平方向（厚み方向とは直角方向）内部へ張り出していることで、機能素子１０を内蔵した基板で生じる厚み変形や反りの応力に対して、特にビア側面にシード層を形成しなくても、厚み方向へのビアと絶縁樹脂の間の強度を高めることが可能となり、ビアでの断線を防ぐことができる。このため、製品の信頼性を高めることができる。これに対して、通常の断面が台形形状のビアでは、本実施例のようにビア側面のシード層による絶縁樹脂層との密着強化がない場合には、ビアの導体と接している絶縁樹脂層の間が剥離してしまう可能性がある。なお、図中（ａ）、（ｂ）、（ｃ）、（ｄ）の使い分けは、部材の価格や上記各ビアプラグ５０４〜５０７との材質の組み合わせにより適宜選択できるが、マッシュルーム形状ポスト５１０を用いているので、これを用いていないものと比較して信頼性は高まる。【０１４０】
（回路基板の製造方法）
図２０（ａ）〜（ｈ）を参照して、本発明方法の第１実施形態に基づく第１実施例を説明する。図２０（ａ）に示すように、先ず銅からなる支持基板７１上にドライフィルム、ワニスのめっきレジストを供給し、露光現像の後にめっき法により、ニッケルからなる導体配線層７２のパターンを厚み０．５〜２０μｍめっきする。このとき導体配線層７２は、支持基板７１がＣｕやステンレス等の金属の場合にその支持基板７１をエッチングにより除去する場合、エッチング液に溶けないことが望ましいため、支持基板７１とは異なる材質が望ましい。また、支持基板７１除去後に表面に露出する金属となるため、金やはんだめっきも可能である。また、更に導体配線層７２のパターンは、一つのめっき層ではなく、数種類のめっき層からなっても構わない。なお、支持基板７１の除去方法が、化学エッチングではなく、機械的に支持基板７１を研磨する場合や応力で支持基板７１を引き剥がす場合などは、導体配線層７２のパターンは無くても構わない。【０１４１】
支持基板７１は、Ｓｉ、ガラス、アルミニウム、ステンレス、ポリイミド、エポキシ等からなる単材料、又は複合材料が好適に使用されるがそれらに限定されない。また、支持基板７１が導電材料でない場合には、スパッタや無電解めっきによりめっきシード金属を供給することで、導体配線層７２を形成することが可能となる。支持基板７１をエッチング以外の方法で除去する場合には、離型材を予め支持基板７１の材量内部に供給する方法が好適に使用されるがそれらに限定されない。例えば、Ｓｉ、ガラス、アルミニウム、ステンレス、ポリイミド、エポキシ等からなる単材料からなる板に接着された離型層として、二層の銅箔間に離型層を形成した三井金属鉱業株式会社製キャリア付極薄銅箔「Micro Thin（ＭＴ）」シリーズや、住友スリーエム株式会社製の片面離型テープ「ＰＴＦＥテープ」を支持基板７１として好適に使用できるが、複合の材料からなる支持基板７１は、これらに限定されない。【０１４２】
その後、めっきレジストを剥離しないか、一度剥離してから新しいめっきレジストによるパターンを形成して銅からなる導体配線層７３のパターンを５〜２０μｍの厚みでめっき法により形成し、めっきレジストを剥離した。このとき導体配線層７３のパターンは、導体配線層７２のパターン上に存在するのが望ましい。導体配線層７３のパターンは支持基板７１除去後に残るため、金、銅、ニッケル等を使用することが可能である。【０１４３】
続く工程では、図２０（ｂ）のように有機樹脂よりなる厚み１０〜３０μｍの接着層２５を介して、１０〜７２５μｍの厚みの機能素子１０を導体配線層７３のパターンの上に加熱と加圧により搭載する。このとき機能素子１０が搭載される部分には、ベタの金属エリアが形成されるよう導体配線層７３のパターンを形成しておくと、支持基板７１を除去後にその部分が放熱板の機能を果たすため望ましいが、それらに限定されない。機能素子１０にはあらかじめ、円柱状、若しくは多層配線からなる電極端子５３が設けられるが、その他Ａｕのスタッドバンプも使用することが可能であり、電極端子５３の形状はこれらに限定されない。電極端子５３の材質も、Ｃｕ、Ａｇ、Ｎｉ等からなるがこれらに限定されない。チップ活性面の保護が必要な場合には絶縁樹脂層８３が供給されている。搭載前の機能素子１０の電極端子５３は絶縁樹脂層８３に埋没して表面に露出していなくても構わない。【０１４４】
続く工程では、図２０（ｃ）のように機能素子１０の電極端子５３側より何層かの絶縁樹脂層を、絶縁樹脂層がエポキシを含む場合にはピーク温度が１６０〜３００℃の真空プレスにより供給し硬化させる。絶縁樹脂層がポリイミドを含む場合には、スピンコート法などでのポリイミド樹脂を供給後、ピーク温度２００〜４００℃での樹脂キュアを行った。このとき、支持基板７１を除去した際に本回路基板が反らないように適正な絶縁樹脂層の組み合わせと、絶縁樹脂層の配置順番とする。また機能素子１０の側面に配置する絶縁樹脂層８１に、ガラスクロスや、アラミドフィルム等の流動しない物質が含まれる場合には、予め機能素子１０の外形と同じか、一方向の幅が０．１〜１ｍｍ程度大きいくらいに、絶縁樹脂層８１に空間を設けておき、絶縁樹脂層中に含有されるプレス時に流動しない物質が機能素子１０を破損しないようにする。絶縁樹脂層の層数、種類は、内蔵される機能素子１０の厚みや基板全体の厚みに応じて適宜判断することが可能であり、単層であっても構わない。【０１４５】
続く工程において、図２０（ｄ）に示すように、研削装置やバフ研磨装置等を使用して電極端子５３を表面に露出させる。この時表面に露出した電極端子５３の表面高さは、外周の絶縁樹脂層８６と同じ高さとなる。この時の研削に使用した砥石やバフ材料の目の粗さにより２０μｍ以下の高さばらつきが発生しても本発明の範囲内となる。続いて、図２０（ｅ）に示すようにＵＶ−ＹＡＧレーザー装置を用いて、絶縁樹脂層８６に、支持基板７１付近の任意の導体配線層７３へφ２０〜８００μｍのビアホール６７を開口した。この際、本実施例においては、図２０（ｄ）の工程にて、電極端子５３と同様に目合わせマークも研削することで、マーク自体を表面が露出するため、レーザー加工時に優れた位置精度を得ることが可能であり、製品製造時の歩留まりを高めることが可能となる。なお、ビアを形成しない場合には、続く無電解及び電解めっき等の工程において、機能素子上下の導体配線層３１，７３が結線されないが、導体配線層７３は機能素子の放熱と保護の効果をもたらし、導体配線層３１は、電極端子５３の配線ルールを拡大し、外部端子としても使用することが可能となった。【０１４６】
絶縁樹脂層８６へのビアホール６７開口後は、デスミア処理により、ビアホール６７内部の樹脂残渣を取り除くが、この時同時に電極端子５３の表面への露出部分の上に存在する研磨くずである樹脂残渣等は取り除くことが可能となる。また、絶縁樹脂層８６の表面は、デスミア処理により１０μｍ以下程度の凹凸ができ、これらが導体配線層３１を形成した際にアンカー効果によって密着強度を高める効果をもたらす。希硫酸等の弱酸により配線部を洗浄した後、銅、ニッケルなどの無電解めっき又は、Ｔｉ層とＣｕ層の組み合わせ、Ｐｄ層とＣｕ層の組み合わせ、Ｃｒ層とＣｕ層の組み合わせからなる一つ以上の元素による一層以上の導電層をスパッタ処理により形成し、続くめっき工程でのシード層とした。その他、シード層を構成する元素は、図１１に示した抵抗体、インダクター、キャパシターの形成工程が効率的に進行するよう選択した。【０１４７】
続く工程において、図２０（ｆ）のようにめっきレジスト層を形成し、導体配線層３１を形成すると共に、ビアホール６７内部を銅めっきし、その後めっきレジストを取り除き、配線パターン以外のめっきシード層をエッチングした。続く工程において、図２０（ｇ）のように支持基板７１が銅の場合、銅エッチング液によりエッチングし、ニッケルからなる導体配線層７２を露出させた。このとき、導体配線層７２の高さは、外周を取り囲む絶縁樹脂層８４と同じ高さとなっている。このままでも回路基板として使用可能であるが、続く工程において図２０（ｈ）のようにニッケルからなる導体配線層７２を支持基板７１のエッチングに用いた薬液と異なる、ニッケルリムーバー等によりエッチングし、銅からなる導体配線層７３を表面に露出させることも可能である。【０１４８】
このとき銅からなる導体配線層７３の高さは、周りを取り囲む絶縁樹脂層８４より０．５〜２０μｍ程度低い位置となる。また、導体配線層７２，７３の高さは、元々、支持基板７１上に形成されたものであるため均一で、半導体素子、ＢＧＡパッケージ等で表面実装される電極端子として好適に使用でき、高い接続信頼性を得ることが出来る。このようにして得られた回路基板は、このままの状態で使用可能であるが、更に任意の開口部を持つ５〜３０μｍの厚みのソルダーレジスト層を形成し、次の多デバイスの表面実装に使用することも可能である。【０１４９】
また、図２０（ｇ）、又は(ｈ)の状態をコア基板として、両面にアディティブ法、セミアディティブ法、サブトラクティブ法を用いて、絶縁樹脂層と交互に導体配線層を形成することが可能である。支持基板７１は、金属以外でも、ガラス、シリコン、セラミックスによる剛性の有る材料であれば、導体元素によるシード層をスパッタ蒸着することで、めっきにより導体配線層４１が形成可能で、支持基板７１を除去する工程においては、エッチング以外に、研磨によっても、離型層での引き剥がしによっても支持基板７１を取り除くことが出来ることを確認した。【０１５０】
図２１（ａ）〜（ｊ）を参照して、本発明方法の第２実施形態に基づく第２実施例を説明する。図２０（ａ）同様に図２１（ａ）で０．１〜１．０ｍｍ厚みの銅からなる支持基板７１上に厚み２〜２０μｍのニッケルからなる導体配線層７２、厚み５〜３０μｍの銅からなる導体配線層７３をめっき法により形成した。その後、図２１（ｂ）のように１０〜５００μｍのポリイミド又はエポキシ成分を含む絶縁樹脂層８４を真空ラミネーターにより供給し硬化した。絶縁樹脂層８４は、支持基板７１を除去した後も機能素子１０直下に存在するため、導体配線層７２，７３層をＢＧＡパッドや、フリップチップ用パッドなどの任意の配線形状とすることが可能となる。【０１５１】
続く工程で、図２１（ｃ）のように機能素子１０をエポキシ系ダイアタッチメントフィルムによる厚み１０〜３０μｍの接着層２５を介して、絶縁樹脂層８４へ接着する。その後、図２１（ｄ）のように絶縁樹脂層８１，８５を真空ラミネーターや、真空プレスにより供給し、図２１（ｅ）のように機能素子１０外周を樹脂で封止する。このとき、絶縁樹脂層の数は、１種類以上で使用可能で、支持基板７１除去後に本回路基板の反りの少ないよう設計するのが製品の信頼性、製造時の作業性に望ましく、機能素子１０の材料との密着性に関しても考慮して絶縁樹脂層の配置を決めることが望ましい。また機能素子１０の側面に配置する絶縁樹脂層８１に、ガラスクロスや、アラミドフィルム等の流動しない物質が含まれる場合には、予め機能素子１０の外形と同じか一方向の幅が０．１〜１ｍｍ程度大きいくらいに、絶縁樹脂層８１に空間を設けておき、絶縁樹脂層８１中に含有されるプレス時に流動しない物質が機能素子１０を破損しないようにする。【０１５２】
ＳＵＳ３４０による中間層２４は、基板の厚みが薄い場合に、反りを防ぎ、剛性を高めるために効果が有った。この中間層２４は、導体配線層７３と導体配線層３１の間を結線するためのビア形成のため、レーザー加工を以後の工程で行うために、予め、任意の場所にビアの外形より大きなサイズで化学エッチングにより開口し、機能素子１０の存在箇所となる部分には機能素子１０の外形と同じか大きいサイズで開口した。続く工程において図２１（ｆ）に示すように、研削装置やバフ研磨装置等を使用して電極端子５３を表面に露出させた。【０１５３】
続く工程において図２１（ｇ）のようにＣＯ２レーザー又はＵＶ−ＹＡＧレーザー装置を用いて、支持基板７１付近の任意の導体配線層７３へφ５０〜８００μｍのビアホール６７を開口した。続くデスミア処理によるビアホール６７内部の洗浄の後、図２０で述べたように無電解金属めっき施すことも可能であるが、ビアホール６７が内径の大きさより高さが格段に大きい場合、銅からなる支持基板７１が導電体であることを使用して、電荷を供給させ、直接にビアホール６７内部を支持基板７１側からＣｕめっき層を成長させ、ビアホール６７内部を銅で埋めることも出来た。絶縁樹脂層８６の表面以上の高さまでビアホール６７内部を金属めっきして、その後、バフ研磨により絶縁樹脂層８６の表面を平坦化することで、露出するビアの絶縁樹脂層８６側の高さは、絶縁樹脂層８６表面と同じとなる。【０１５４】
尚、ビアホール６７内部のめっき後にバフ研磨、研削する場合には、図２１（ｇ）の電極端子５３の研削、バフ研磨と同時に行うことが効率的となる。ビアホール６７内部と導体配線層３１を同時にめっき形成する場合には、図２１（ｈ）のようにビアホール６７内部をデスミア処理により洗浄し、無電解めっき又は、スパッタ処理によるシード層の形成に続き、導体配線層３１とビアホール６７内部を金属めっきする。この時シード層上に、導電性ペーストパターンをインクジェット法や、印刷法により形成することも可能である。導体配線層３１形成後は、めっきレジスト及び、余分なシード層を除去する。【０１５５】
その後の工程は、図２０（ｇ）、（ｈ）と同様で図２１（ｉ）で銅からなる支持基板７１を除去し、図２１（ｊ）で、導体配線層７３を表面に露出させる。このようにして得られた回路基板は、このままの状態で使用可能であるが、更に任意の開口部を持つ５〜３０μｍの厚みのソルダーレジスト層を形成し、次の多デバイスの実装に使用することも可能である。このとき片面のみにソルダーレジスト層を形成してもよい。また、図２１（ｉ）、（ｊ）の状態をコア基板として、両面にアディティブ法、セミアディティブ法、サブトラクティブ法を用いて、絶縁樹脂層と交互に導体配線層を形成することが可能である。【０１５６】
図２２（ａ）〜（ｄ）を参照して、本発明方法の第３実施形態に基づく第３実施例を説明する。図２２（ａ）に示すように予めガラス支持基板７１上にソルダーレジスト層５１となる絶縁層としてエポキシ系樹脂５〜３０μｍを供給し、その上の層に無電解銅めっきの後、銅による導体配線層４１のパターンを５〜３０μｍ厚みで形成する。その後、めっきレジストを除去し、導体配線層４１のパターン以外の無電解銅めっきをエッチングにより取り除く。その後の図２１（ｃ）〜（ｈ）の工程と同様に、絶縁樹脂層８４の供給、機能素子１０を搭載後、絶縁樹脂層８１，８４により機能素子１０の外周を樹脂封止し、ビア６，７を介して、導体配線層３１，４１を接続することで、機能素子１０と本発明による回路基板とを電気的に接続した。【０１５７】
続く工程において、図２２（ｂ）に示したようにガラス支持基板７１を薬液や、研磨により除去することで、表面に絶縁樹脂層５１を露出させ、レーザー等で本回路基板に実装される部品の電極端子に該当する部分に対して開口部５２を開口することで、ソルダーレジスト層５１として機能させる。更に反対面にも開口部５２を開口した５〜３０μｍの厚みのソルダーレジスト層５１を形成する。続いて、図２２（ｃ）のようにはんだボール６０を片側のソルダーレジスト層５１の開口部５２に搭載し、このようなはんだボール６０付きの回路基板をパッケージとして複数個を、各パッケージの電気検査後、図２２（ｄ）の用に積層とリフローすることで、二つ以上の回路基板を積層することが可能となった。【０１５８】
機能素子を複数種類、複数個を一つの回路基板にするのと比較して、一つの機能素子を内蔵した回路基板を積層する場合には、全体の体積が大きくなるが、途中工程において、各回路基板の電気検査が出来るメリットがあり、製品の歩留まりを高めることが可能となった。【０１５９】
図２３（ａ）〜（ｄ）を参照して、本発明方法の第４実施形態に基づく第４実施例を説明する。図２３（ａ）のように、支持基板を除去した本発明による機能素子を内蔵した回路基板２０１，２０２を二つ上下に並べ、中間にＳｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｐｂの何れか一種類以上の元素を含むはんだペースト又は導電性ペーストを充填したビア４５のパターンを持つ熱硬化型樹脂の半硬化状態のものや、熱可塑樹脂による２０〜１００μｍの接着層４０を配置する。或いは図２３（ｂ）のように予め、回路基板２０４に接着層４０を真空ラミネートにより供給し、レーザー等によりビア開口部を形成し、はんだペースト又は導電性ペーストをビア開口部内部に充填して、支持基板を除去していない本発明による機能素子を内蔵した回路基板２０３，２０４を向かい合わる。【０１６０】
若しくは、図２３（ｃ）のように、支持基板を除去していない本発明による機能素子を内蔵した回路基板２０３，２０４を向かい合わせ、中間にはんだペースト又は導電性ペーストを充填したビア４５のパターンを持つ接着層４０を配置する。このとき、予め本発明による機能素子を内蔵した回路基板２０１，２０２内部には、セラミック部品を内蔵しておいてもよい。０．６ｍｍ×０．３ｍｍ×０．３ｍｍサイズのセラミック部品を内蔵した本発明による回路基板は、導電性ペースト、又はめっきにより本発明による機能素子搭載前の導体配線層へ予め表面実装し、その後、機能素子を搭載し、絶縁樹脂層の内部に内蔵することで、その後の機能素子の電極端子と直上の導体配線層との接続をシード層を介して行うことで得ることが出来た。【０１６１】
その後、これらの本発明による上下二つの基板を接着層４０による絶縁部分の接続と、ビア４５による導電性接続を、真空プレスを用いて同時に処理し、続く工程において、支持基板の有る場合には、支持基板をエッチング又は研磨により除去することで、図２３（ｄ）のように機能素子を含む層が縦に積層された回路基板を形成することが出来る。また、接着層４０の内部に高強度化や、高速伝送性向上を目的として、アラミド不織布、アラミドフィルム、ガラスクロス、シリカフィルムを含有材として使用可能である。回路基板同士の貼り合わせに用いる本発明による回路基板は、支持基板を除去した状態でも貼り合わせることが出来る。少なくとも一方の基板に支持基板がある場合には、真空プレス時に基板全体を均一に加圧する効果があるため、接着層４０とビア４５による接続の高信頼化が可能となる。【０１６２】
接着層４０は、２５〜３８μｍの厚みのＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）等の保護フィルムを予め両面に貼り合わせた状態で、レーザー加工によりφ３０μｍ〜５００μｍ、ドリルでのφ８０μｍ〜５００μｍのビア開口部を形成して、保護フィルムをマスク代わりとして、はんだペーストや、導電性ペーストを印刷することによりビア開口部内部に充填し、保護フィルムを除去することでも得られる。また、保護フィルムを使わずにも、ステンレス、ニッケルによるメタルマスクやスクリーンマスクを使用して、印刷することが可能である。【０１６３】
接着層４０は、予め片方の機能素子内蔵の回路基板にラミネート法により供給し、その後レーザー等でビア開口部を導体配線層上に形成することも出来て、その後は保護フィルムや、メタルマスク、スクリーンマスクにより印刷をする。保護フィルムを除去することで、続く真空プレスでの本発明による二つの回路基板の貼り合わせに用いることが可能となる。このままの状態で使用可能であるが、更に任意の開口部を持つ５〜４０μｍのソルダーレジスト層を形成し、次の多デバイスの実装に使用することも可能である。また、図２３（ｄ）の状態をコア基板として、両面にアディティブ法、セミアディティブ法、サブトラクティブ法を用いて、絶縁樹脂層と交互に導体配線層を形成することが可能である。【０１６４】
更に図２３（ｄ）のように支持基板を片面に付けた、若しくは支持基板を除去した本発明による機能素子内蔵の回路基板を図２４（ａ）のように二つ用意し、新たに接着層４０とはんだペースト又は導電性ペーストを充填したビア４５を介して真空プレス法等により接続することで、図２４（ｂ）のように更なる多層に積層された回路基板を得ることが出来る。このとき、接着層４０に接する本発明による回路基板２１１，２１２の表面は、事前に支持基板を除去すべきであることは言うまでも無い。また、接着層４０は図２３での説明同様に、プレス前に事前にラミネート法、プレス法等で供給することも可能である。樹脂供給や、本発明による基板間の接続に用いるラミネートや、プレスは大気中でも可能であるが、真空中の処理が樹脂内部に残留するボイドを除去できる点で好ましい。図２４（ｂ）のような状態でも使用可能であるが、更に任意の開口部５２を持つソルダーレジスト層５１を形成し、次の多デバイスの実装に使用することも可能である。また、図２４（ｂ）の状態をコア基板として、両面にセミアディティブ法、サブトラクティブ法を用いて、絶縁樹脂層と交互に導体配線層を形成することが可能である。【０１６５】
なお、図２５（ａ）に示すように、本発明による機能素子を内蔵した回路基板２０３は、多層配線板２０８とも接着層４０と、はんだペーストや導電性ペーストを充填したビア４５を介してプレス法により接続可能である。続く工程で支持基板を除去することで図２５（ｂ）に示すように多層配線を有する回路基板とすることが可能で、高速電気特性に優れ、小型の回路基板とすることが出来る。このとき、多層配線板２０８に金属やセラミックス等からなる支持基板が、接着層４０と反対面についていれば、プレス時に均一な加圧が可能となり、高信頼性を持つ回路基板を形成できる。回路基板２０３についてもプレス時に支持基板があるのが望ましいが、支持基板を除去後に接続することも可能である。このままの状態で使用可能であるが、更に任意の開口部を持つソルダーレジスト層を形成し、次の多デバイスの実装に使用することも可能である。また、図２５（ｂ）の状態をコア基板として、両面にセミアディティブ法、サブトラクティブ法を用いて、絶縁樹脂層と交互に導体配線層を形成することが可能である。【０１６６】
図２６を参照して、本発明方法の第５実施形態に基づく第５実施例を説明する。Ｓｉ基材からなる機能素子１０を内蔵した本発明による回路基板４１０を使用して、更に複数の本発明による回路基板を大型の基板４１１に内蔵することで、回路基板４１０をコア層として、片面、若しくは両面に、銅からなる導体配線層と絶縁層を一層以上設けた。この時、機能素子１０の各々の電極端子５３と結線されて端子ピッチを拡大された導体配線層が回路基板４１０の表面に存在するように設計しておくことで、回路基板４１０は、大型の基板４１１に内蔵する前に、電気検査が容易となった。また、電気検査により良品と判定された直径８インチの回路基板４１０のみを５００ｍｍ×６００ｍｍサイズの大型基板４１１に内蔵することで、製品の歩留まりを高めることが可能となり、大型板での処理工程により製造コストを下げることが可能となった。【０１６７】
更に、回路基板４１０は、内蔵される機能素子１０の電極端子５３から直接に導体配線層を結線しているために、微細配線パターンの形成可能なセミアディティブ法を用いて形成したが、５００ｍｍ×６００ｍｍサイズの大型基板４１１での配線工程では、微細配線ではないがコストの低いサブトラ工法での配線形成が可能であるという場合には、２箇所での製造に分業することが作業上効率的で、歩留まりの良く、低コストな製品量産が可能となった。【０１６８】
図３３を参照して、本発明方法の第６実施形態に基づく第６実施例を説明する。まず、図中（ａ）に示すように、銅支持板１５１上にＮｉ配線層１５２、Ｃｕ配線層１５３をこの順で積層した基板を形成する。次に、図中（ｂ）に示すように、この基板上に接着層２５を介して電極端子５３を上にして、必要な場合には電極端子周囲の機能素子表面に保護層１５４を設け、機能素子１０を搭載する。続く工程では、図中（ｃ）に示すように、絶縁樹脂層８１，８４，８５を供給することで機能素子１０を内蔵し、図中（ｄ）に示すように、レーザー及びデスミアで、配線層１５３へのビアを、支持板１５１の反対面より開口する。【０１６９】
その後、図中（ｅ）の工程では、全面に無電解めっき又はスパッタ法により、絶縁樹脂側よりＴｉ／Ｃｕの順でシード層を形成する。続く工程では、図中（ｆ）に示すように、全面をめっき銅により導体層５２１をビアホール６７内部が充填されるように形成する。その後、図中（ｇ）の工程では、内蔵された電極端子５３とビア５２２の露出面が同一平面状に配置するように、銅エッチングに続きバフ研磨を行い、ビア５０１を形成した。続いて図中（ｈ）に示すように、再度Ｔｉ／Ｃｕスパッタによりシード層５１１を形成した後に、めっきレジストパターンを形成し、めっき等により導体配線層３１を形成し、めっきレジストの除去と導体配線層３１以外のエリアのシード層を取り除く。続く工程において、図中（ｉ）に示すように、銅支持板１５１とＮｉ配線層１５２とをバフ研磨によって取り除き、図２９に示す回路基板１１５とした。【０１７０】
ここで、図中（ｇ）に示した工程では、ビア５２２と電極端子５３が同時に観察できるので、露光による配線パターンニング時の位置精度に優れ、製品歩留まりを高めることが出来る。また、ビア５０１は、上部、底部及び側面の界面全てにシード層が存在するので、三次元的に加わる応力に対して、強い強度を保ち信頼性評価で長寿命を得ることが出来た。【０１７１】
図３４を参照して、本発明方法の第７実施形態に基づく第７実施例を説明する。まず、図中（ａ）に示すように、支持板１５１上に配線層１５２，１５３をこの順で積層した基板を形成する。次に、図中（ｂ）に示すように、この基板上に接着層２５を介して電極端子５３を上にして、必要な場合には電極端子周囲の機能素子表面に保護層１５４を設け、機能素子１０を搭載する。続く工程では、図中（ｃ）に示すように、絶縁樹脂層８１，８４，８５を供給することで機能素子１０を内蔵し、図中（ｄ）に示すように、レーザーで、配線層１５３へのビアを、支持板１５１の反対面より開口する。【０１７２】
その後、図中（ｅ）の工程では、全面に無電解めっきにより、Ｃｕシード層を形成する。続く工程では、図中（ｆ）に示すように、全面を電解めっきにより導体層（Ｃｕ層）５２１をビアホール６７内部が充填されるよう形成した。このとき、図３３に示した製造方法と異なり、ビア径φ１００μｍに対し、ビア深さ約１２０μｍであり、導体層５２１が厚み約２０μｍと薄い場合には、ビア部分が完全には充填されず、中心上部に空洞ができる。そのため、続く工程において図中（ｇ）に示すように、エポキシ系樹脂５２３を印刷法によって、その空洞部分に供給した。なお、樹脂５２３はエポキシに限定されない。このとき、真空印刷機を使用したほうが、ビア内部の樹脂５２３にボイドを含まず、良好なビアとすることが出来る。その後、図中（ｈ）の工程では、内蔵された電極端子５３とビアの露出面が同一平面状に配置するように銅エッチングに続きバフ研磨を行った。続いて、図中（ｉ）の工程では、シード層５１１をスパッタにより形成した後に、めっきレジストパターンを形成し、銅めっきにより導体配線層３１を形成し、めっきレジストの除去と導体配線層３１以外のエリアのシード層を取り除く。続く工程において図中（ｊ）に示すように、支持板１５１と配線層１５２をエッチング、研削等によって取り除き、図３０に示す回路基板１１６とした。【０１７３】
ここで、図中（ｉ）に示した工程では、ビア５０２と電極端子５３が同時に観察できるので、露光による配線パターンニング時の位置精度に優れ、製品歩留まりを高めることが出来る。また、ビア５０２は、上部、底部及び側面の界面全てにシード層が存在するので、三次元的に加わる応力に対して、強い強度を保ち信頼性を高めることが出来る。さらに、図３３に示した製造方法に比べて、本実施例の製造方法では、図中（ｆ）の工程で全面に供給される導体層の厚みが低いので、図中（ｈ）の工程での電極端子５３とビアの研削又はエッチングに要する時間を短縮できる。【０１７４】
図３５を参照して、本発明方法の第８実施形態に基づく第８実施例を説明する。まず、図３３と同様に図中（ａ）〜（ｄ）に示す各工程を行う。これらの工程の後、図中（ｅ）に示すように、シード層を形成せずに導体層５２１をＡＤ法により、φ１μｍ以下のＣｕ粉末を真空中で高速に当てることで、開口していたビアホール６７に対して金属粉末を充填する。続く工程では、図中（ｆ）に示すように、電極端子５３が露出するように研削する。続いて図中（ｇ）に示すように、シード層５１１形成後、導体配線層３１を形成する。続く工程において図中（ｈ）に示すように、支持板１５１と配線層１５２をエッチング、研削等によって取り除き、図３１に示す回路基板１１７とした。【０１７５】
ここで、ＡＤ法は、めっきと比較して短時間で、数ｍｍ程度に厚く成膜が可能である。このため、ＡＤ法によれば、製造時間を大幅に短縮でき、且つビア５０３の内径が小さい配線層１５３側でビア５０３の導体内部はＣｕ結晶粒の小さい微細金属組織が形成され、一方、ビア５０３の内径が大きい導体配線層３１側では、Ｃｕ結晶粒が配線層１５３側と比較して大きく形成することが可能となり、製品の信頼性を高めることができる。さらに、ビア５０３の底部に集中的なエネルギーが加わることで、良好なビア底部の接合強度を得ることが可能であり、高い信頼性を得ることが出来た。【０１７６】
図３６を参照して、本発明方法の第９実施形態に基づく第９実施例を説明する。まず、図中（ａ）に示す工程で、支持板１５１上に配線層１５２，１５３を形成する。続いて図中（ｂ）に示すの工程では、約２０μｍ厚みでめっきレジストを供給して、露光現像にて、配線１５３上に機能素子上下の配線間を結線するビアを形成するために、ポスト位置に開口パターンを形成する。その後、この工程では、めっき厚が、レジスト厚み以上になるように約３０〜４０μｍめっきすることで、マッシュルーム形状ポスト５１０を形成する。この際、支持板１５１を銅とすれば支持板１５１からの給電が可能となる。続く工程では、図中（ｃ）に示すように、レジストを除去し、続いて図中（ｄ）に示すように、機能素子１０を搭載する。続く工程において、図中（ｅ）に示すように、絶縁樹脂層８１，８４，８５内部に機能素子１０を内蔵する。このとき、マッシュルーム形状ポスト５１０も同時に内蔵する。その後は、レーザーによりビアを形成する。【０１７７】
図中（ｆ１）に示す工程では、シード層５１１，５１２，５１３を共通の一つのシード層となるようにＴｉ／Ｃｕの順でスパッタにより形成し、めっきレジストを使用した導体配線層（めっき配線層）３を形成した。図中（ｆ２）に示す工程では、銅支持板１５１より給電させることで、ビアプラグ５０５の導体を銅めっきにより形成し、その後、内蔵機能素子１０の電極端子５３をバフ研磨機で研削（頭だし）するのと同時に、ビアプラグ５０５の露出面も同一面（±５μｍ程度の精度）とする。さらにこの工程では、ビアプラグ５０５の上部のみにシード層５１１を持たせ、めっきレジストを用いてセミアディティブ法で導体配線層３１を形成した。図中（ｆ３）に示す工程では、レーザーでの開口後は、図３３に示す（ｅ）〜（ｉ）の工程同様に底部、上部及び側面にシード層５１３，５１１、５１２を持つビアプラグ５０６を形成することが出来た。また、図中（ｆ４）に示す工程では、図３４に示す（ｅ）〜（ｊ）と同様の工程を行うことで、ビア中心上部に樹脂５０８が埋め込まれ、その他の導体部分と共に、底部、上部及び側面にシード層５１３，５１１，５１２を持つビアプラグ５０７を形成することが出来る。【０１７８】
上記いずれの方法を行う場合であっても、マッシュルーム形状ポスト５１０が予め形成されて樹脂内に埋蔵されているので、その後のビア開口でのレーザー工程では、樹脂に埋蔵されたポスト部分が、導体配線層７３よりも浮き出て見える。このため、位置精度の認識性に優れ、製品の歩留まりを高めることが出来る。また、マッシュルーム形状ポスト５１０での傘構造部分があることで、上述のように強度に優れ、信頼性が良くなる。さらに、レーザーで開口したビアの高さも小さくなるので、ビアのアスペクト比を下げることになり、その結果、レジストのパターニング時でのビア底部の残渣除去も容易とし、且つめっき槽内でのめっき液も充分にビア底部に流動することで、信頼性の高い導体配線層３１側のビアとすることが出来た。【０１７９】
本発明の一実施形態では、二つ以上の機能素子の短距離での接続を可能にし、良好な高速電気特性を得ることを可能にすることである。本発明の他の目的は、機能素子を内蔵した基板がビアを通して結線される表裏面の狭ピッチ配線を有することで、パッケージとしての使用のみでなく、優れた電気特性を有する回路基板としての使用を可能とする。【０１８０】
本発明の一実施形態では、３次元的に機能素子を回路基板内に集積することで、高集積な機能素子内蔵の回路基板を形成可能とすることである。本発明の他の目的は、回路基板の表面または裏面の一方の導体配線高さが均一で、同一平面状に位置させることで、前記回路基板と電子デバイスとの接続信頼性を向上させる。【０１８１】
本発明の一実施形態では、薄くて脆い機能素子であっても製造工程における損傷が無く、信頼性の高い製造プロセスを得ることである。本発明の他の目的は、機能素子と放熱板の材質の熱膨張係数差から発生する応力を緩和し高信頼性を得ることである。本発明の他の目的は、機能素子を内蔵した回路基板における、周囲の絶縁樹脂層との間の熱膨張係数や、上下に形成された導体配線層の面積等により、厚み方向や基板面方向への応力が発生することによる、絶縁樹脂、導体配線及び機能素子内部でのクラックを防止すると共に、絶縁樹脂、導体配線及び機能素子の少なくとも２つ以上の部材が接する界面での剥離を妨げることで、高信頼性を得ることである。本発明の他の目的は、機能素子と基板内配線の位置精度を改善し、製品歩留まりを上げると共に、高仕様の配線層を形成し、回路基板の小型化を可能にする。【０１８２】
本発明の一実施形態では、回路基板の表裏両面に位置する配線層、および絶縁層を平坦化する。【０１８３】
本発明の一実施形態では、二つ以上の機能素子の３次元的に短距離での接続を可能にし、良好な高速電気特性を得ることを可能にする。機能素子の放熱を促すため、第１配線層を放熱用の配線パターンとして構成でき、かつこの配線パターンは、基板の配線材料と機能素子の間に熱膨張係数の差により発生する応力を緩和するよう自在に設計を可能であるため、製品の高信頼化が可能となる。機能素子を内蔵した基板の外形は、内蔵される機能素子より外形が大きいがために、機能素子の電極端子の配線ルールを基板表裏において拡大し、回路基板と外部の電子デバイスとの接続に際して、作業性、および信頼性の優れた実装が可能になる。【０１８４】
本発明の第１の視点に係る回路基板の好適な態様では、前記第２配線層の各パターン配線と前記電極端子の表面とが、シード層を介して接続されている。第２配線層の各パターン配線と前記電極端子との間の密着強度を高め、製品の信頼性を向上できる。好ましくは、前記シード層が、Ｔｉ、Ｗ、Ｃｒ、Ｐｔ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ、Ｓｎ、Ｐｄからなる群から選択される１つ以上の元素からなる。【０１８５】
本発明の第１の視点に係る回路基板の好適な態様では、前記第２絶縁層と前記第２配線層との間の少なくとも一部には、第３絶縁層が介在する。第２絶縁層と前記第２配線層との間の密着強度を高めることが出来る。【０１８６】
本発明の第１の視点に係る回路基板の好適な態様では、前記第１配線層のパターン配線と前記第２配線層のパターン配線とを接続する導体ビアが、前記第２配線層に隣接する部分で前記第１配線層に隣接する部分よりも大きな断面積を有する。導体ビアを収容するビアホール内部を金属めっきする工程において、めっき部分の観察が容易で、良好なめっき状態と不良箇所の判別がつきやすく、製品の品質を高めることが可能となる。【０１８７】
本発明の第１の視点に係る回路基板の好適な態様では、前記シード層が、前記第１配線層と前記第２配線層とを接続する導体ビアの側部表面を覆うと共に、前記導体ビアと前記第１配線層との間に形成されている構成が採用できる。例えば、内蔵された機能素子の側面に位置する第１配線層と第２配線層との間を結線する導体ビアが、導体ビアの底部、側面及び上面にシード層を得るようにしてもよい。その結果、機能素子を基板に埋め込んだ場合に、機能素子とその外周樹脂の熱膨張係数差、又は第１配線層と第２配線層との間に厚みや配線面積に差があることで生じる基板厚み方向への応力変形に対して、シード層が形成されていることで、外周樹脂との密着強度を上げ、樹脂界面での剥離を妨げることができる。また、導体ビアの側面だけでなく、導体ビアの底部となる第１配線層との間、及び／又は導体ビアの上面となる第２配線層との間にもシード層が形成されることで、強い密着を保つことができる。このため、回路基板での反り等の変形でも断線や絶縁樹脂内部クラックを防ぐことが可能となり、優れた製品信頼性を得ることができる。【０１８８】
本発明の第１の視点に係る回路基板では、前記シード層が、前記導体ビアと前記第２配線層との間に形成されている構成が採用できる。【０１８９】
本発明の第１の視点に係る回路基板では、前記導体ビアの前記第２配線層に隣接する表面の中央部分には、樹脂層が埋め込まれている構成が採用できる。この場合、導体ビアの外側に存在する絶縁樹脂層に導体ビアの熱膨張係数を近づけることが可能となり、信頼性を高めることができる。【０１９０】
本発明の第１の視点に係る回路基板では、前記導体ビアが、直径がほぼ一様な部分と、該一様な部分よりも直径が大きな大径部分とを含む導体ポストと、該導体ポスト上に形成されたビアプラグとを有し、前記シード層が、前記ビアプラグと前記第２配線層との間に形成されている構成が採用できる。例えば、内蔵された機能素子の側面に位置する第１配線層と第２配線層間を結線するビアが、厚み方向の中間にマッシュルーム状に形成された傘部分を有し、この傘部分が絶縁樹脂層の水平方向（厚み方向に対して略直交する方向）内部へ張り出しているようにしてもよい。この場合には、この傘部分が、絶縁樹脂層内部に楔として水平方向へ張り出していることで、機能素子を内蔵した基板で生じる厚み変形、反りの応力に対して、特に導体ビア側面にシード層を形成しなくても、厚み方向への導体ビアと絶縁樹脂層との間の強度を高めることが可能となる。このため、導体ビアでの断線を防ぐことができ、信頼性の高い製品が使用できる。これに対して、通常の断面が台形形状の導体ビアでは、導体ビア側面のシード層による絶縁樹脂層との密着強化を行わなければ、導体ビア側面と絶縁樹脂との界面で剥離が生じてしまう可能性がある。【０１９１】
本発明の第１の視点に係る回路基板では、前記導体ビアは、前記第１配線層に隣接する部分が前記第２配線層に隣接する部分よりも小さな結晶粒を有する構成を採用できる。例えば、導体ビアが、導体ビアの内径が小さい第１配線層側では、結晶粒の小さい微細金属組織が形成され、導体ビアの内径が大きい第２配線側では、結晶粒が第１配線層側と比較して大きくなっており、少なくとも第２配線層と導体ビアとの間には、シード層を形成してもよい。この場合、結晶粒径の大きさは、導体となる合金の組織の硬さや伸びに影響を与える。そのため、内径の小さい第１配線層側では強度を強く、且つ硬くできる。また、内径の大きい第２配線層側では、結晶粒径が大きく、伸びる材質とすることが出来るので、機能素子を内蔵することで生じる基板の反り等の変形に対して、応力を緩和することが可能になる。そのため、特に導体ビア側面との絶縁樹脂層との界面にシード層を形成しなくとも、界面に加わる応力を緩和することで、導体ビアの断線を防ぐことが可能であり、製品の信頼性を高めることが出来る。【０１９２】
本発明の第１の視点に係る回路基板では、前記第２配線層のパターン配線の一部が、Ｃｕ、Ｗ、Ｃｒ、Ｐｔ、Ｎｉ、Ｚｎ、Ｆｅ、Ａｌ、Ｃ、Ｍｎ、Ｉｒ、Ｔｉ、Ｎ、Ｏからなる群から選択される１つ又は２つ以上の元素を含む抵抗層を構成してもよい。また、前記第２配線層のパターン配線の一部が、Ｍｇ、Ｍｎ、Ｔｉ、Ｓｒ、Ｂａ、Ｃａ、Ｚｎ、Ａｌ、Ｔａ、Ｓｉ、Ａｕ、Ｚｒ、Ｎｂ、Ｈｆ、Ｐｂ、Ｂｉ、Ｎ、Ｏからなる群から選択される１つ又は２つ以上の元素を含む誘電体層を有するキャパシタを構成してもよい。更に、前記第２配線層のパターン配線の一部が、スパイラル形状又はミアンダー形状を有するインダクターを構成してもよい。回路基板に内蔵若しくは表面実装により搭載する受動素子の体積を減らすことが可能で、且つ優れた電気特性を得ることが出来る。【０１９３】
本発明の第１の視点に係る回路基板では、前記回路基板の内部に、Ｆｅ、Ｎｉ、Ｃｒ、Ｃｏ、Ｃｕ、Ｓｎ、Ｓｉ、Ａｌから選択される少なくとも１つの元素を含む金属層からなる中間配線層を有してもよい。中間配線層によって回路基板の強度を高めることが出来る。また、中間配線層をグランド層として用いることによって、優れた電気特性を得ることが出来る。更に、中間配線層によって回路基板の放熱性を高めることが出来る。【０１９４】
本発明の第１の視点に係る回路基板では、前記回路基板は、内部に複数種類の絶縁樹脂層を含んでもよい。絶縁樹脂層を分けることにより、硬い樹脂と柔らかな樹脂、耐熱温度の高い樹脂と低い樹脂、コストの高い樹脂と低い樹脂などの組み合わせで使用することが可能となり、製品信頼性の向上と同時に、低コスト化を実現することが可能となる。【０１９５】
本発明の第１の視点に係る回路基板では、前記第１及び第２配線層の少なくとも一方が複数の導体層を含み、前記第１及び第２配線層の各パターン配線を接続する導体ビアによって接続される導体層の組合せが複数種類であってもよい。また、前記第２配線層が複数の導体層を含み、導体ビアによって前記第１配線層に接続される第２配線層の導体層が、前記機能素子の電極端子よりも遠い側の導体層であってもよい。更に、前記第１及び第２配線層の少なくとも一方が３層以上の導体層を含み、各導体層は、直近の導体層以外の導体層に、導体ビアを介して接続されてもよい。回路設計の自由度を高めることが出来る。【０１９６】
本発明の第１の視点に係る回路基板では、前記回路基板が、更に電子部品を内蔵してもよい。本発明の第１の視点に係る回路基板では、前記回路基板が、該回路基板の厚み方向及び基板面方向の少なくとも一方の方向に並ぶ複数の前記機能素子を収容してもよい。これら機能素子間の配線長を短縮でき、高速電気特性に優れた回路基板を実現できる。また、機能素子として、無線系の素子とロジック、メモリ等の素子とを組み合わせることにより多機能な回路基板を実現できる。機能素子は表面に露出していないため、搬送時の作業性を高めることが出来る。【０１９７】
前記回路基板が、該回路基板の厚み方向及び基板面方向の少なくとも一方の方向に並ぶ複数の前記機能素子を収容する場合、好ましくは、前記回路基板の厚み方向に並んで隣接する２つの前記機能素子は、双方の電極端子が互いに対向して配置される。例えばＬＳＩのフリップチップ接続を行った際に、ＬＳＩと双方の機能素子の電極端子との配線距離が同じであり、接続信頼性を高めることが出来る。また、この場合、前記隣接する２つの機能素子の電極端子の相互間、及び、該隣接する２つの機能素子の電極端子の表面とそれぞれ同一平面内にある表面を持つ２つの配線層の相互間が、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｐｂからなる群から選択される１種類以上の元素を含む導電性ペースト又は無鉛はんだペーストで接続されてもよい。【０１９８】
本発明の第１の視点に係る回路基板では、前記機能素子の電極端子が、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｐｂからなる群から選択される１種類以上の元素を含む導電性ペースト又は無鉛はんだペーストを介して、前記回路基板の配線層に接続されてもよい。【０１９９】
本発明の回路基板の好ましい態様では、前記第２配線層の表面に開口を有するソルダーレジスト層が形成されている。他の機能素子の実装に際して、無鉛はんだのリフローやはんだボールの溶融によるショートを防ぐことが出来る。【０２００】
本発明に係る回路基板の製造方法によれば、第１配線層の形成と、機能素子の搭載と、導体配線層の形成とを継続して処理することを可能にするためコストを低減できる。支持基板の上に第１配線層と絶縁樹脂層を形成し、その上に機能素子を搭載することで、機能素子が脆い場合においても、搭載時の加圧により支持基板が変形せずに機能素子が曲がらず、機能素子自体が破損しない。支持基板を除去して基板裏面の第１配線層を露出させるため、第１配線層の表面を絶縁樹脂層の表面と同じ位置か、低い高さ位置に形成することが出来て、ソルダーレジスト層を形成せずに絶縁樹脂層の表面がソルダーレジストの役割を果たすことが出来る。支持基板の上に形成された導体配線層の高さは均一となり、半導体等の実装時に高い接続信頼性を得ることが出来る。【０２０１】
本発明の第１の視点に係る回路基板の製造方法では、前記機能素子を覆う工程が、Ｆｅ、Ｎｉ、Ｃｒ、Ｃｏ、Ｃｕ、Ｓｎ、Ｓｉ、Ａｌからなる群から選択される１種類以上の元素からなる金属層を同時に覆う工程を含んでもよい。【０２０２】
本発明の第１の視点に係る回路基板の製造方法の好適な態様では、前記導体配線層を形成する工程に先立って、前記電極端子の表面を含む全面に、Ｔｉ、Ｗ、Ｃｒ、Ｐｔ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ、Ｓｎ、Ｐｄからなる群から選択される１つ以上の元素を含むシード層を形成する工程を有し、前記導体配線層を形成する工程に後続して、前記シード層をパターニングする工程を有する。【０２０３】
本発明の第１の視点に係る回路基板の製造方法の好適な態様では、前記第１配線層を形成する工程に先立って、前記支持基板上に離型層を形成する工程を更に含む。支持基板を除去し易くすることが出来る。【０２０４】
本発明の第１の視点に係る回路基板の製造方法では、前記支持基板が、銅、鉄、ニッケル、クロム、アルミ、チタン、シリコン、窒素、酸素、炭素からなる群から選択される１つ又は２つ以上の元素を含んでもよい。【０２０５】
本発明の第１の視点に係る回路基板の製造方法の好適な態様では、前記導体配線層を形成する工程が、第１及び第２導体層を順次に形成する工程を含み、前記支持基板を除去する工程に後続して、前記第１導体層を除去して前記第２導体層を露出する工程を更に有する。第２導体層の表面を絶縁樹脂層の表面よりも低い高さ位置に、つまり第２導体層が絶縁樹脂層よりも低く窪んだ形状に形成することが出来る。【０２０６】
本発明の第１の視点に係る回路基板の製造方法では、前記第１導体層を除去する工程に後続して、前記素子内蔵基板を別の支持基板に内蔵する工程と、該別の基板上に別の導体配線層を形成する工程とを更に有してもよい。電気検査により良品と判定された回路基板のみを別の支持基板に内蔵することで、製品の歩留まりを高めることが可能となり、製造コストを下げることが可能となる。【０２０７】
本発明の第１の視点に係る回路基板の製造方法では、前記導体配線層に、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｐｂからなる群から選択される１種類以上の元素を含むはんだを用いて電子部品の端子を接続する工程を更に有してもよい。【０２０８】
本発明の第１の視点に係る回路基板の製造方法では、前記の支持基板を除去する工程に先立って、前記導体配線層から支持基板に達するビアホールを形成する工程と、該ビアホールの内部をめっきする工程とを更に有してもよい。【０２０９】
本発明の第１の視点に係る回路基板の製造方法では、前記導体配線層を形成する工程に先立って、前記絶縁樹脂層の表面から支持基板に達するビアホールを形成する工程と、該ビアホールの内部をめっきする工程とを更に有する構成が採用できる。【０２１０】
本発明の第１の視点に係る回路基板の製造方法では、前記めっきされたビアホール内に、ＡＤ（エアロゾル・デポジション）法により導体を充填する工程を更に有する構成が採用できる。例えば、ＡＤ法により、機能素子の内蔵された部分の側面に位置するビアホール内部に導体粒子を結合させ、導体ビアを形成する。この場合には、絶縁樹脂層により機能素子を内蔵後、レーザーによってビアホールを開口させ、デスミア処理によるビア底部の絶縁樹脂残渣の除去後、開口部上部のビア内径の大きい側より、ＡＤ法によってＣｕ、Ａｕ、Ｎｉ等の金属微粒子を真空雰囲気で成膜する。ここで、ＡＤ法は、めっきと比較して短時間で厚く成膜が可能である。このため、製造時間を大幅に短縮でき、且つビアの内径が小さい第１配線層側では、ビアの導体内部で結晶粒の小さい微細金属組織が形成され、また、ビアの内径が大きい第２配線側では、結晶粒が第１配線層側と比較して大きく形成することが可能となる。これにより、製品の信頼性を高めることが可能となる。【０２１１】
本発明の第１の視点に係る回路基板の製造方法では、前記絶縁樹脂層の上部を除去する工程に先立って、前記絶縁樹脂層にビアホールを形成する工程と、前記ビアホールの底部、側面、及び前記絶縁樹脂層の表面にシード層を形成する工程と、前記ビアホールの内部をめっきして導体ビアを形成する工程と、前記機能素子の電極端子と共に、前記導体ビアの上面を研削する工程とを更に有する構成が採用できる。例えば、第１配線層の最外層の各パターン配線間を絶縁する第1絶縁層と、機能素子の電極端子間を絶縁する第２絶縁層との間を貫通し、機能素子の側面に位置するビアホールを、第２絶縁層が形成される前の絶縁樹脂層にレーザーを照射して形成する。その後、ビアホールの底部、側面及び絶縁樹脂層の表面にシード層を形成した後に、全面をレジスト形成せずにめっきすることで、基板表面及びビアホールの内部をＣｕでめっきして導体ビアを形成する。続いて、内蔵された機能素子の電極端子と同時に導体ビアの上面を研削する。その後、導体ビアの上面と機能素子の電極端子とを、シード層を形成した後に接続する。これにより、導体ビアの底部、側面及び上面にシード層が形成されることになる。その結果、機能素子を基板に埋め込んだことを一因として生じる基板厚み方向への応力に対して、導体ビアは樹脂界面や上部配線との間に強い密着性を保つことができるので、優れた製品信頼性を得ることが可能になる。なお、ビアは、フィルドビアと呼ばれる、めっき金属が充填されたものであってもよいが、これに限られず、コンフォーマルビアと呼ばれるビアの底部と側面のみ金属めっきし、中心部をめっき後に樹脂埋めしたものであってもよい。ところで、通常の機能素子と同じ又はそれ以上の厚さの絶縁樹脂層にレーザービアを形成した場合には、アスペクト比（高さ／内径）が大きくなる。この状態で、パターンめっきのためのレジストを塗布して露光現像を行うと、ビアの底部に存在するめっきレジスト残渣を取り除くのが非常に困難であり、ビアの底部のめっき状態は信頼性の低いものであった。これに対して、本発明の製造方法では、ビアホール内部をめっきするために全面めっきして、レジストを使用していないので、信頼性を高めることができる。【０２１２】
本発明の第１の視点に係る回路基板の製造方法では、前記導体ビアを形成する工程では、全面めっき、印刷、ＡＤ法のいずれかを用いる構成が採用できる。【０２１３】
本発明の第１の視点に係る回路基板の製造方法では、前記機能素子を搭載する工程に先立って、前記第１配線層上に導体ポストを形成する工程を更に有し、前記機能素子を覆う工程に後続して、前記導体ポストを覆う前記絶縁樹脂層の部分にビアホールを形成する工程と、該ビアホール内に前記導体ポストと接続するビアプラグを形成する工程とを有する構成が採用できる。例えば、機能素子搭載前の支持基板上にめっきされた第１配線層上に、機能素子の側面に導体ビアが形成されるべき箇所に対して、マッシュルーム状のめっきポスト（導体ポスト）を形成した後、機能素子を搭載して、絶縁樹脂層へ内蔵し、絶縁樹脂層の内部にある導体ポストの上部に対して、レーザーを照射してビアホールを開口する。その後、無電解めっきに続いて電解めっきをしてもよいし、又は、支持基板からの給電によりビアホール内部にめっきを積み上げることで、導体ポストと接続するビアプラグを形成し、その結果、第１配線層と第２配線層とを接続する導体ビアを形成する。この場合には、導体ポストを形成しておくことで、後のビアホールを開口するためにレーザーを照射する際、絶縁樹脂層に埋蔵された導体ポストの部分が、第１配線層よりも浮き出て見える。このため、位置精度の認識性に優れ、製品の歩留まりを高めることが出来る。また、導体ポストに傘部分が形成されていることで、上述したように強度に優れ、信頼性が高くなる。【０２１４】
本発明の第２の視点に係る回路基板の製造方法では、前記２つの機能素子基板の少なくとも一方が、前記支持基板の除去前の機能素子基板であり、前記接続工程に後続して、除去していない支持基板を除去してもよい。また、前記導電性ペースト又は無鉛はんだペーストが、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｐｂからなる群から選択される１種類以上の元素を含んでもよい。【０２１５】
本発明の第３の視点に係る回路基板の製造方法では、前記導電性ペースト又は無鉛はんだペーストが、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｐｂからなる群から選択される１種類以上の元素を含んでもよい。【０２１６】
本発明に係る回路基板の製造方法では、前記第１配線層及び前記導体配線層の少なくとも一方を、開口を有するソルダーレジスト層で覆ってもよい。【０２１７】
本発明での機能素子には、Ｓｉ、ＧａＡｓ、ＬｉＴａＯ３、ＬｉＮｂＯ３、水晶等に配線形成した半導体、ＳＡＷフィルター、又は、薄膜機能素子等や、コンデンサー、抵抗、インダクターなどのチップ部品、プリント基板、フレキシブル基板等に配線形成をしたものが好適に使用されるがそれらに限定されない。支持基板にはシリコン、ガラス、アルミナ、ガラスセラミックス、窒化チタン、窒化アルミ等のセラミックス、銅、ステンレス、鉄、ニッケル等の金属、厚いポリイミド等の有機樹脂が好適に用いられるがそれらに限定されない。【０２１８】
本発明で使用されるビア形状は、めっき法により金、銀、銅、ニッケル等の導体金属を使用する場合、レーザーにより絶縁樹脂層にビア開口部を設けた後、薬液を使用してビア内部の樹脂残渣除去のためのデスミア処理を行い、Ｔｉ、Ｗ、Ｃｒ、Ｐｔ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ、Ｓｎ、Ｐｄによるシード層を無電解めっきや蒸着法により設け、続いてビア内部は底部と側面にのみめっきにすることによるコンフォーマルビアや、ビア開口部内部全体にめっき金属を充填させるフィルドビアなどが好適に使用されるがそれらに限定されない。ビア開口部の開口方法は、ＵＶ−ＹＡＧ、ＣＯ２レーザー等が好適に使用されるが、それらに限定されない。電極端子の絶縁樹脂層から表面へ露出させる方法は、機能素子内蔵時に離型層を予め電極端子上部に設置して、樹脂のキュア後に離型層を剥がすか、又は機能素子を絶縁樹脂層に内蔵した形で樹脂をキュアし、研削によって内部の電極端子を基板表面へ露出させることが可能である。また、絶縁樹脂層を感光性とすることで、露光現像によりビア開口部を開口することができる。【０２１９】
本発明で表面に露出している導体配線層部分は、銅、ニッケル、金、銀、Ｓｎ−Ａｇはんだ等、たとえば導体配線層を銅めっきにより形成した場合であっても、無電解めっき、電解めっき、印刷処理とリフロー等を施すことで、好適に形成することができるが、導体配線層表面の材質はこれらに限定されない。【０２２０】
本発明での機能素子に形成された電極端子は、銅、ニッケル、金、銀等からなる円柱状のポストと呼ばれるものや、Ｓｎ−Ａｇはんだ等のボール上のものや、Ａｕや銅等からなるスタッドバンプ等が好適に使用されるがそれらに限定されない。【０２２１】
また、本発明による回路基板の最表面には、表面に露出させる導体配線層部分を制限し、配線の酸化を防ぐ目的や、はんだを使用した実装時に導体電極配線間でショートが発生するのを防ぐため、必要な箇所のみ開口を設けたソルダーレジスト層を好適に形成することが可能である。更に、その開口により露出した導体配線層に銅、ニッケル、金、銀、Ｓｎ−Ａｇはんだ等、無電解めっき、電解めっき、印刷処理等を施すことで、酸化防止や、はんだ濡れ性に優れた導体配線層の形成が可能となる。【０２２２】
なお、本発明による回路基板が、ダイシングにより個片化の後、別の回路基板、機能素子へ実装された電子部品や、この回路基板を更に内蔵した基板も本発明の請求範囲内となる。【０２２３】
本発明を特別に示し且つ例示的な実施形態を参照して説明したが、本発明は、その実施形態及びその変形に限定されるものではない。当業者に明らかなように、本発明は、添付のクレームに規定される本発明の精神及び範囲を逸脱することなく、種々の変更が可能である【０２２４】
本出願は、２００７年３月３０日出願に係る日本特許出願２００７−９３０８３号、及び、２００８年１月９日出願に係る日本特許出願２００８−２１５９号を基礎とし且つその優先権を主張するものであり、引用によってその開示の内容の全てを本出願の明細書中に加入する。
【図１】
2008120755.tif 000003
【図２】
2008120755.tif 000004
【図３】
2008120755.tif 000005
【図４】
2008120755.tif 000006
【図５】
2008120755.tif 000007
【図６】
2008120755.tif 000008
【図７】
2008120755.tif 000009
【図８】
2008120755.tif 000010
【図９】
2008120755.tif 000011
【図１０】
2008120755.tif 000012
【図１１】
2008120755.tif 000013
【図１２】
2008120755.tif 000014
【図１３】
2008120755.tif 000015
【図１４】
2008120755.tif 000016
【図１５】
2008120755.tif 000017
【図１６】
2008120755.tif 000018
【図１７】
2008120755.tif 000019
【図１８】
2008120755.tif 000020
【図１９】
2008120755.tif 000021
【図２０】
2008120755.tif 000022
【図２１】
2008120755.tif 000023
【図２２】
2008120755.tif 000024
【図２３】
2008120755.tif 000025
【図２４】
2008120755.tif 000026
【図２５】
2008120755.tif 000027
【図２６】
2008120755.tif 000028
【図２７】
2008120755.tif 000029
【図２８】
2008120755.tif 000030
【図２９】
2008120755.tif 000031
【図３０】
2008120755.tif 000032
【図３１】
2008120755.tif 000033
【図３２】
2008120755.tif 000034
【図３３】
2008120755.tif 000035
【図３４】
2008120755.tif 000036
【図３５】
2008120755.tif 000037
【図３６】
2008120755.tif 000038
【国際調査報告】
2008120755.tif 000039
2008120755.tif 000040
2008120755.tif 000041
2008120755.tif 000042