【事件の表示】
　特願２０１２−１１４３０６「画素ユニット回路及びＯＬＥＤ表示装置」拒絶査定不服審判事件〔平成２４年１２月１０日出願公開、特開２０１２−２４２８３８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　出願の経緯
　本願は、平成２４年５月１８日の出願（パリ条約に基づく優先権主張　２０１１年５月１８日（以下、「優先日」という。）　中国）であって、平成２８年２月１２日付けで拒絶理由が通知され、平成２８年５月１８日付けで手続補正がなされたが、平成２８年１０月３１日付けで拒絶査定がなされ、これに対し、平成２９年３月７日に拒絶査定不服審判が請求され、同時に手続補正がなされたものである。
第２　平成２９年３月７日付けの手続補正について
　平成２９年３月７日付けの手続補正（以下、「本件補正」という。）は、本件補正前の請求項４に「第三のトランジスタ（２１）のソース電極に接続される第四のトランジスタ」とあった記載を「第三のトランジスタ（２１）のドレイン電極に接続される第四のトランジスタ」と補正し、本件補正前の請求項７に「第三のトランジスタ（２１’）のソース電極に接続される第四のトランジスタ」とあった記載を「第三のトランジスタ（２１’）のドレイン電極に接続される第四のトランジスタ」と補正するものである。
　そして、本件補正前の「第四のトランジスタ」に接続される「第三のトランジスタ」の電極が「ソース電極」ではなく「ドレイン電極」であることは、図６及び図１６の記載より明らかである。
　よって、本件補正は、特許法第１７条の２第５項第３号（誤記の訂正）に掲げる事項を目的とするものである。
第３　本願発明
　本願の請求項１〜１０に係る発明は、本件補正により補正された特許請求の範囲の請求項１〜１０に記載された事項により特定されるとおりのものであり、その請求項１に係る発明（以下、「本願発明１」）という）は、次のとおりのものである。
「【請求項１】
　第一のサブ回路モジュール、第二のサブ回路モジュール、第一のコンデンサ及び有機発光表示ダイオードＯＬＥＤを備える画素ユニット回路において、
　第一のサブ回路モジュールの一方の入力端がデータラインに接続され、
　第一のサブ回路モジュールの他方の入力端が第二のサブ回路モジュールの出力端及びＯＬＥＤの第一端に接続され、
　第一のサブ回路モジュールの出力端と第二のサブ回路モジュールの入出力端は第一のコンデンサによって接続され、
　第二のサブ回路モジュールの入力端とＯＬＥＤの第二端との間にバックプレーンの正負電源の電圧差が印加され、
　前記第一のサブ回路モジュールは、前記第一のサブ回路モジュールの一方の入力端から入力される電圧、又は前記第一のサブ回路モジュールの他方の入力端から入力される電圧を選択して第一のコンデンサに出力するものであり、
　前記第一のサブ回路モジュールが前記第一のサブ回路モジュールの一方の入力端から入力された電圧を選択した場合、前記第二のサブ回路モジュールの前記入出力端は入力端となり、かつ、前記第二のサブ回路モジュールは入力された電圧を電流に変換してＯＬＥＤに供給し、
　前記第一のサブ回路モジュールが前記第一のサブ回路モジュールの他方の入力端から入力された電圧を選択した場合、前記第二のサブ回路モジュールの前記入出力端は出力端となる
　ことを特徴とする画素ユニット回路。」
第４　引用例等
１　引用文献１
　原査定の拒絶の理由に引用された、本願の優先日前に頒布された刊行物である、米国特許出願公開第２００９／０１０８７６３号明細書（以下、「引用例１」という。）には、図面とともに、次の事項が記載されている（下線は、当審で付与した。）。
ア　「[0002] 1. Field of the Invention
[0003] Aspects of the invention relate to a pixel and an organic light emitting display using the same, and more particularly to 
a pixel capable of compensating for the threshold voltage of a transistor of the pixel and for deterioration of the pixel
（当審訳：
[0002]
1. 発明の分野
[0003]
　本発明の態様は、ピクセル回路と、それを用いた有機発光ディスプレイと、より詳細には、
ピクセル回路のトランジスタのしきい値電圧およびピクセル回路の劣化を補償することができるピクセル回路
イ　「[0010] Aspects of the invention relate to providing a pixel capable of compensating for a threshold voltage of a transistor of the pixel and preventing picture quality from deteriorating due to the deterioration of an organic light emitting diode of the pixel, and an organic light emitting display using the same.」
（当審訳：
[0010]　本発明の態様は、ピクセル回路のトランジスタのしきい値電圧を補償し、ピクセル回路の有機発光ダイオードの劣化による画質劣化を防止することができるピクセル回路と、それを用いた有機発光ディスプレイの提供を目的とする。）
ウ　「[0011] According to an aspect of the invention, a pixel includes an organic light emitting diode (OLED) including an anode electrode, a cathode electrode, and a light emitting layer disposed between the anode electrode and the cathode electrode; a first transistor including a source coupled to a first power source line, a drain coupled to a first node, and a gate coupled to a second node; a second transistor including a source coupled to a data line, drain coupled to a third node, and a gate coupled to a first scan line; a third transistor including a source coupled to the first node, a drain coupled to the second node, and a gate coupled to a second scan line; a fourth transistor including a source coupled to the anode electrode, a drain coupled to the third node, and a gate coupled to the second scan line; a fifth transistor including a source coupled to a compensation power source line, a drain coupled to the third node, and a gate coupled to a third scan line; a sixth transistor including a source coupled to the first node, a drain coupled to the anode electrode, and a gate coupled to an emission control line; a first capacitor including a first electrode coupled to the first power source line, and a second electrode coupled to the second node; and a second capacitor including a first electrode coupled to the third node, and a second electrode coupled to the second node.  」
（当審訳：
[0011]　本発明の一態様によれば、ピクセル回路は、アノード電極、カソード電極およびアノード電極とカソード電極との間に配置された発光層を含む有機発光ダイオード(OLED)と、第1の電源線、第1のノードに接続されたドレインおよび第2のノードに接続されたゲートに接続されたソースを含む第1のトランジスタと、データ線に接続されたソース、第3のノードに接続されたドレインおよび第1の走査線に接続されたゲートを含む第2のトランジスタと、第1のノードに接続されたソース、第2のノードに接続されたドレインおよび第2の走査線に接続されたゲートを含む第3のトランジスタと、前記アノード電極に接続されたソース、前記第3のノードに接続されたドレインおよび前記第2の走査線に接続されたゲートを含む第4のトランジスタと、補償電源線に接続されたソース、第3のノードに接続されたドレインおよび第3の走査線に接続されたゲートを含む第5のトランジスタと、第1のノードに接続されたソース、アノード電極に接続されたドレインおよび発光制御線に接続されたゲートを含む第6のトランジスタと、第1の電源線に接続された第1の電極および第2のノードに接続された第2の電極を含む第1のコンデンサならびに第3のノードに接続された第1の電極および第2のノードに接続された第2の電極を含む第2のコンデンサを含む。）
エ　「[0024] FIG. 2  is a circuit diagram of an organic light emitting display according to an aspect of the invention. Referring to  FIG. 2 , the organic light emitting display includes a pixel unit  100 , a data driver  200 , and a scan driver  300 . The pixel unit  100  includes a plurality of pixels  101 , and each of the pixels  101  includes an organic light emitting diode (OLED) (not shown) that emits light having a brightness that depends on the magnitude of a current flowing in the OLED. In addition, 3n scan lines S 11 , S 12 , S 13 , S 21 , S 22 , S 23 , . . . , S(n-1) 1 , S(n-1) 2 , S(n-1) 3 , Sn 1 , Sn 2 , and Sn 3  for transmitting scan signals are formed in a row direction, n emission control lines E 1 , E 2 , . . . , E(n-1), and En for transmitting emission control signals are formed in the row direction, and m data lines D 1 , D 2 , . . . , D(m-1), and Dm for transmitting data signals are formed in a column direction. In addition, 
a first power source ELVDD and a second power source ELVSS provide power from the outside for driving the pixel unit  100 .
[0025] As shown in  FIG. 2 , three scan lines are coupled to one pixel  101  so that three scan signals are transmitted to the pixel  101 . When one scan signal is transmitted to the pixel  101 , the voltage drop of the OLED of the pixel  101  is compensated for. When another scan signal is transmitted to the pixel  101 , a threshold voltage of a transistor of the pixel  101  is compensated for. When still another scan signal is transmitted to the pixel  101 , a data signal is transmitted to the pixel  101  for use in generating a driving current for driving the OLED of the pixel  101 . Therefore, the driving current can be controlled according to the voltage drop of the OLED and the threshold voltage of the transistor.」
（当審訳：
[0024]
図2は、本発明の一態様による有機発光ディスプレイの回路図である。図2を参照すると、有機発光ディスプレイは、ピクセル回路部100、データドライバ200および走査ドライバ300を含む。ピクセル回路部100は、複数のピクセル回路101を含み、各ピクセル回路101は、流れる電流の大きさに依存する輝度の光を発する有機発光ダイオード(OLED、図には示されていない)を含む。また、走査信号を送信するための3n本の走査線S11, S12, S13, S21, S22, S23, …, S(n−1)1, S(n−1)2, S(n−1)3, Sn1, Sn2, Sn3,が行方向に形成され、発光制御信号を送信するためのn本の発光制御線E1, E2,…,E(n−1), Enが行方向に形成され、データ信号を送信するためのm本のデータ線D1, D2,…,D(m−1), Dmが列方向に形成される。また、
第1の電源ELVDDおよび第2の電源ELVSSは、ピクセル回路部100を駆動するための電力を外部から供給する。
[0025]　図2に示すとおり、3つの走査信号は、ピクセル回路101に送信されるように、1つのピクセル回路101に接続されている。1つの走査信号がピクセル回路101に送信されると、ピクセル回路101のOLEDの電圧降下が補償される。ピクセル回路101に別の走査信号が送信されると、ピクセル回路101のトランジスタのしきい値電圧が補償される。ピクセル回路101にさらに別の走査信号が送信されると、ピクセル回路101にデータ信号が送信され、ピクセル回路101のOLEDを駆動する駆動電流を発生する。したがって、OLEDの電圧降下およびトランジスタのしきい値電圧に応じて駆動電流を制御することができる。）
オ　「[0028] FIG. 3  is a circuit diagram of a pixel according to an aspect of the invention used in the organic light emitting display of  FIG. 2 . Referring to  FIG. 3 ,
 a pixel includes a first transistor M 1 , a second transistor M 2 , a third transistor M 3 , a fourth transistor M 4 , a fifth transistor M 5 , a sixth transistor M 6 , a first capacitor C 1 , a second capacitor C 2 , and an organic light emitting diode OLED.  
[0029] 
The source of the first transistor M 1  is coupled to a first power source line ELVDD, the drain of the first transistor M 1  is coupled to a first node N 1 , and the gate of the first transistor M 1  is coupled to a second node N 2 . 
[0030] 
The source of the second transistor M 2  is coupled to the data line Dm, the drain of the second transistor M 2  is coupled to a third node N 3 , and the gate of the second transistor M 2  is coupled to the first scan line Sn 1 .
[0031] 
The source of the third transistor M 3  is coupled to the first node N 1 , the drain of the third transistor M 3  is coupled to the second node N 2 , and the gate of the third transistor M 3  is coupled to the second scan line Sn 2 .
[0032] 
The source of the fourth transistor M 4  is coupled to the anode electrode of the OLED, the drain of the fourth transistor M 4  is coupled to a first electrode of the second capacitor C 2  at the third node N 3 , and the gate of the fourth transistor M 4  is coupled to the second scan line Sn 2 . 
[0033] 
The source of the fifth transistor M 5  is coupled to a compensation power source line VDC, the drain of the fifth transistor M 5  is coupled to the third node N 3 , and the gate of the fifth transistor M 5  is coupled to the third scan line Sn 3 . 
[0034] 
The source of the sixth transistor M 6  is coupled to the first node N 1 , the drain of the sixth transistor M 6  is coupled to the anode electrode of the OLED, and the gate of the sixth transistor M 6  is coupled to the emission control line En. 
[0035] 
A first electrode of the first capacitor C 1  is coupled to the first power source line ELVDD, and a second electrode of the first capacitor C 1  is coupled to the second node N 2
[0036] 
The first electrode of the second capacitor C 2  is coupled to the third node N 3 , and a second electrode of the second capacitor C 2  is coupled to the second node N 2 
 the first capacitor C 1  and the second capacitor C 2  are connected in series at the second node N 2
[0037] 
The OLED includes an anode electrode, a cathode electrode, 
（当審訳：
[0028]
図3は、図2の有機発光ディスプレイに用いられる本発明の一様態によるピクセル回路の回路図である。図3において、
ピクセル回路は、第1のトランジスタM1、第2のトランジスタM2、第3のトランジスタM3、第4のトランジスタM4、第5のトランジスタM5、第6のトランジスタM6、第1のコンデンサC1、第2のコンデンサC2および有機発光ダイオードOLEDを含む。
[0029]
第1のトランジスタM1のソースは第1の電源線ELVDDに接続され、第1のトランジスタM1のドレインは第1のノードN1に接続され、第1のトランジスタM1のゲートは第2のノードN2に接続される。
[0030]
第2のトランジスタM2のソースはデータ線Dmに接続され、第2のトランジスタM2のドレインは第3のノードN3に接続され、第2のトランジスタM2のゲートは第1の走査線Sn1に接続される。
[0031]
第3のトランジスタM3のソースは第1のノードN1に接続され、第3のトランジスタM3のドレインは第2のノードN2に接続され、第3のトランジスタM3のゲートは第2の走査線Sn2に接続される。
[0032]
第4のトランジスタM4のソースはOLEDのアノード電極に接続され、第4のトランジスタM4のドレインは第3のノードで第2のコンデンサC2に接続され、第4のトランジスタM4のゲートは第2の走査線Sn2に接続される。
[0033]
第5のトランジスタM5のソースは補償電源線VDCに接続され、第5のトランジスタM5のドレインは第3のノードN3に接続され、第5のトランジスタM5のゲートは第3の走査線Sn3に接続される。
[0034]
第6のトランジスタM6のソースは第1のノードN1に接続され、第6のトランジスタM6のドレインはOLEDのアノード電極に接続され、第6のトランジスタM6のゲートは発光制御線Enに接続される
[0035]
第1のコンデンサC1の第1の電極は第1の電源線ELVDDに接続され、第1のコンデンサC1の第2の電極は第2のノードN2に接続され、
[0036]
第1のコンデンサC1および第2のコンデンサC2が第2のノードN2で直列に接続され
第2のコンデンサC2の第1の電極は第3のノードN3に接続され、第2のコンデンサC2の第2の電極は第2のノードN2に接続される。
[0037]
OLEDは、アノード電極と、カソード電極
を有し、
カ　「[0038] FIG. 4  is a timing diagram of the signals transmitted to the pixel of  FIG. 3 . Referring to  FIG. 4 , a pixel is coupled to three scan lines Sn 1 , Sn 2 , and Sn 3 . The scan signal transmitted through the first scan line Sn 1  is referred to as a first scan signal Sn 1 , the scan signal transmitted through the second scan line Sn 2  is referred to as a second scan signal Sn 2 , and the scan signal transmitted through the third scan line Sn 3  is referred to as a third scan signal Sn 3 . In addition, the data signal is transmitted to the pixel through the data line Dm, and the emission control signal en is transmitted to the pixel through the emission control line En.」
[0039] 
First, in a period T 1 , the second scan signal Sn 2  and the emission control signal en are in a low state so that the third transistor M 3 , the fourth transistor M 4 , and the sixth transistor M 6  are turned on. The third transistor M 3  being turned on causes the first transistor M 1  to operate as a diode-connected transistor so that a current flows from the first power source ELVDD to the OLED via the first transistor M 1  and the sixth transistor M 6 . At this time, due to the characteristic of the OLED, the current flowing in the OLED produces a voltage drop (hereinafter referred to as Vel) in the OLED that appears as a voltage on the anode electrode of the OLED. The voltage drop Vel is transmitted to the third node N 3  by the fourth transistor M 4  to initialize the first capacitor C 1  and the second capacitor C 2 .
[0040] 
In a period T 2 ,
a current does not flow in the OLED.
[0041] Since the second scan signal Sn 2  is in the low state in the period T 2 , 
the third transistor M 3  and the fourth transistor M 4  are still turned on. Since the third transistor M 3  is still turned on, the first transistor M 1  is still operating as a diode-connected transistor. The voltage between the source and the drain of a diode-connected transistor is equal to the threshold voltage of the transistor, plus a value that is a function of the current flowing through the transistor. Since the sixth transistor M 6  is turned off during the period T 2  because the emission control signal is in the high state, no current flows through the diode-connected first transistor M 1  during the period T 2 , such that the voltage between the source and the drain of the diode-connected first transistor M 1  during the period T 2  is equal to the threshold voltage of the first transistor M 1 . Therefore, the threshold voltage of the first transistor M 1  is transmitted to the second node N 2  during the period T 2 , thereby causing a voltage expressed by the following Equation 2 to be applied to the second node N 2 :
　
　
where Vg is the voltage of the second node N 2 , ELVDD is the voltage of the first power source, and Vth is the threshold voltage of the first transistor M 1 .
[0042] 
In a period T 3 , the fifth transistor M 5  is turned on by the third scan signal Sn 3  to transmit the voltage of the compensation power source line VDC to the third node N 3  so that the voltage of the third node N 3  becomes a voltage VDC. Therefore, the voltage of the second node changes from Vel to VDC. As the voltage of the third node N 3  changes, the voltage of the second node N 2  changes by an amount that is proportional to VDC-Vel in accordance with the voltage-dividing effect of the series connection of the first capacitor C 1  and the second capacitor C 2 . Therefore, a voltage expressed by the following Equation 3 appears on the second node N 2 :
　
[0043] 
In a period T 4 , the second transistor M 2  is turned on by the first scan signal Sn 1  to transmit a data signal received through the data line Dm to the third node N 3  so that the voltage of the third node N 3  becomes a voltage (hereinafter referred to as Vdata) of the data signal. Therefore, the voltage of the third node N 3  changes from VDC to Vdata. As the voltage of the third node N 3  changes, the voltage of the second node N 2  changes by an amount that is proportional to Vdata-VDC in accordance with the voltage-dividing effect of the series connection of the first capacitor C 1  and the second capacitor C 2 . Therefore, a voltage expressed by the following Equation 4 appears on the second node N 2 :
　
[0044] 
Equation 4 reduces to the following Equation 5:
　
[0045] 
Finally, in a period T 5 , the sixth transistor M 6  is turned on by the emission control signal en so that a driving current flows through the OLED via the first transistor M 1  and the sixth transistor M 6 , thereby causing the OLED to emit light. The driving current flowing through the OLED is equal to a drain current Id of the first transistor M 1 , which is expressed by the following Equation 6:
　
　
where βis a constant, Vgs is the gate-to-source voltage of the first transistor M 1 , and Vth is the threshold voltage of the first transistor M 1 .
[0046] For a MOSFET, the constant βin Equation 6 is expressed by the following Equation 7:
　
　
where βis a surface mobility of the first transistor M 1 , COX is a gate oxide capacitance per unit area of the first transistor M 1 , W is a gate width of the first transistor M 1 , and L is a gate length of the first transistor M 1 .
[0047] 
The gate-to-source voltage Vgs in Equation 7 is the voltage difference between the gate voltage Vg of the first transistor M 1 , which, as can be seen from  FIG. 3 , is the voltage of the second node N 2  that is expressed by Equation 5 above, and the source voltage Vs of the first transistor M 1 , which, as can be seen from  FIG. 3 , is ELVDD. Thus, the gate-to-source voltage Vgs of the first transistor M 1  is expressed by the following Equation 8:
　
[0048] Equation 8 reduces to the following Equation 9:
　
[0049] Combining Equations 6 and 9 results in the following Equation 10:
　
[0050] Equation 10 reduces to the following Equation 11:
　
[0051] As can be seen from Equations 8, 10, and 11, the driving current Id that flows in the OLED is independent of the voltage ELVDD of the first power source and the threshold voltage Vth of the first transistor M 1  because the voltage ELVDD was canceled out in Equation 8, and the threshold voltage Vth was canceled out in Equation 10. In addition, as the OLED deteriorates, the voltage drop Vel changes, and the driving current Id that flows in the OLED can be controlled in accordance with the changed voltage drop Vel because the current voltage drop Vel is transmitted to the third node N 3  during the period T 1  each time the pixel is driven. Therefore, it is possible to compensate for the deterioration of the picture quality caused by the deterioration of the OLED.」
（当審訳：
[0038]　図4は、図3のピクセル回路に送信される信号のタイミング図である。図4を参照すると、ピクセル回路は、3つの走査線Sn1、Sn2、Sn3に接続されている。第1の走査線Sn1を介して送信される走査信号を第1の走査信号Sn1、第2の走査線Sn2を介して送信される走査信号を第2の走査信号Sn2、第3の走査線Sn3を介して送信される走査信号を第3の走査信号Sn3と呼ぶ。また、データ信号はデータ線Dmを介してピクセル回路に送信され、発光制御信号enは発光制御線Enを介してピクセル回路に送信される。
[0039]　
最初に、段階T1において、第2の走査信号Sn2および発光制御信号enがロー状態となり、第3のトランジスタM3、第4のトランジスタM4および第6のトランジスタM6が作動する。第3のトランジスタM3が作動すると、第1のトランジスタM1がダイオード接続トランジスタとして作動し、第1のトランジスタM1および第6のトランジスタM6を介して、第1の電源ELVDDからOLEDへ電流が流れる。このとき、OLEDの特性により、OLEDに流れる電流により、OLED内に、OLEDのアノード電極に電圧として生じる電圧降下(以下、Velという)が生じる。電圧降下Velは、第4のトランジスタM4により第3のノードN3に送信され、第1のコンデンサC1と第2のコンデンサC2を初期化する。
[0040]　
段階T2では、
OLEDに電流が流れない。
[0041]　第2の走査信号Sn2は段階T2ではロー状態であるため、
第3のトランジスタM3と第4のトランジスタM4は、作動状態のままである。第3のトランジスタM3が作動状態であるため、第1のトランジスタM1はダイオード接続トランジスタとして作動している。ダイオード接続トランジスタのソースとドレインとの間の電圧は、トランジスタのしきい値電圧およびトランジスタを流れる電流の関数となる値に等しい。段階T2においては（during the period T 2）発光制御信号がハイ状態であるため第6のトランジスタM6は作動しておらず、したがって段階T2ではダイオード接続の第1のトランジスタM1に電流は流れず、段階T2のダイオード接続の第1のトランジスタM1のソースとドレイン間の電圧は、第1のトランジスタM1のしきい値電圧と等しくなる。よって、第1のトランジスタM1のしきい値電圧は、段階T2で第2のノードN2に送信され、これにより、次式2で表される電圧が第2のノードN2に印加される。
（式２；省略）
 ここで、Vgは第2のノードN2の電圧、ELVDDは第1の電源の電圧、Vthは第1のトランジスタM1のしきい値電圧である。
[0042]　
段階T3において、第5のトランジスタM5は、第3の走査信号Sn3により作動され、補償電源線VDCの電圧を第3のノードN3に送信し、第3のノードN3の電圧がVDCとなるようにする。したがって、第2のノードの電圧は、VelからVDCに変化する。第3のノードN3の電圧が変化すると、第2のノードN2の電圧は、第1のコンデンサC1と第2のコンデンサC2との直列接続の分圧効果に応じて、VDC - Velに比例する量だけ変化する。したがって、第2のノードN2には、次式3で表される電圧が生じる。
（式３；省略）
 [0043]　
段階T4において、第2のトランジスタM2は、第1の走査信号Sn1により作動され、データ線Dmを介して受信したデータ信号を第3のノードN3に送信し、第3のノードN3の電圧がデータ信号の電圧(以下Vdataという)となるようにする。したがって、第3のノードN3の電圧はVDCからVdataに変化する。第3のノードN3の電圧が変化すると、第2のノードN2の電圧は、第1のコンデンサC1と第2のコンデンサC2との直列接続の分圧効果に応じてVdata - VDCに比例する分量だけ変化する。したがって、第2のノードN2には、次式4で表される電圧が生じる。
（式４；省略）
 [0044]
式4は、次式5に帰着する。
（式５；省略）
 [0045]
最後に、段階T5において、第6のトランジスタM6が発光制御信号enによって作動され、第1のトランジスタM1および第6のトランジスタM6を介してOLEDに駆動電流が流れ、OLEDが発光する。OLEDを流れる駆動電流は、第1のトランジスタM1のドレイン電流Idと等しく、次式6で表される。
（式６；省略）
ここで、βは定数、Vgsは第1のトランジスタM1のゲート・ソース間電圧、Vthは第1のトランジスタM1のしきい値電圧である。
[0046]　MOSFETの場合、式6における定数βは、次式7で表される。
（式７；省略）
ここで、βは第1のトランジスタM1の表面移動度、COXは第1のトランジスタM1の単位面積当たりのゲート酸化容量、Wは第1のトランジスタM1のゲート幅、Lは第1のトランジスタM1のゲート長である。
[0047]　式7のゲート・ソース間電圧Vgsは、図3から分かるとおり上記式5で表される第2のノードの電圧である第1のトランジスタM1のゲート電圧Vgと、同じく図3から分かるとおりELVDDである第1のトランジスタM1の電源圧Vsび電圧差である。したがって、第1のトランジスタM1のゲート・ソース間電圧Vgsは、次式8で表される。
（式８；省略）
  
[0045]　式8は、次式9に帰着する。
（式９；省略）
[0049]　式6と式9を組み合わせると、次の式10が得られる。
（式１０；省略）
 
[0050]　式10は、次式11に帰着する。
（式１１；省略）
 
[0051]　式8、10および11から分かるとおり、OLED中に流れる駆動電流Idは、第1の電源の電圧ELVDDと第1のトランジスタM1のしきい値電圧Vthと無関係である。これは式8で電圧ELVDDが相殺され、また、式8でしきい値電圧Vthが相殺されるためである。また、OLEDが劣化すると電圧降下Velが変化し、段階T1ではピクセル回路が駆動される毎に、電流電圧降下Velが第3のノードN3に送信されるため、OLEDに流れる駆動電流Idは、変化した電圧降下Velに応じて制御される。したがって、OLEDの劣化による画質劣化を補償することができる。）
　また、ＦＩＧ．３には、「the OLED」（OLED）の「a cathode electrode」（カソード電極）が「ELVSS」に接続されていることが記載されている。
（引用発明１）
　以上より、引用例１には、次の発明（以下、「引用発明１」という。）が記載されていると認められる（括弧内の段落は、認定の根拠とした段落である。）。
「ピクセル回路のトランジスタのしきい値電圧およびピクセル回路の劣化を補償することができるピクセル回路（[0003]）であって、
　第1の電源ELVDDおよび第2の電源ELVSSは、ピクセル回路部100を駆動するための電力を外部から供給し（[0024]）、
　ピクセル回路は、第1のトランジスタM1、第2のトランジスタM2、第3のトランジスタM3、第4のトランジスタM4、第5のトランジスタM5、第6のトランジスタM6、第1のコンデンサC1、第2のコンデンサC2および有機発光ダイオードOLEDを含み（[0028]）、
　第1のトランジスタM1のソースは第1の電源線ELVDDに接続され、第1のトランジスタM1のドレインは第1のノードN1に接続され、第1のトランジスタM1のゲートは第2のノードN2に接続され（[0029]）、
　第2のトランジスタM2のソースはデータ線Dmに接続され、第2のトランジスタM2のドレインは第3のノードN3に接続され、第2のトランジスタM2のゲートは第1の走査線Sn1に接続され（[0030]）、
　第3のトランジスタM3のソースは第1のノードN1に接続され、第3のトランジスタM3のドレインは第2のノードN2に接続され、第3のトランジスタM3のゲートは第2の走査線Sn2に接続され（[0031]）、
　第4のトランジスタM4のソースはOLEDのアノード電極に接続され、第4のトランジスタM4のドレインは第3のノードで第2のコンデンサC2に接続され、第4のトランジスタM4のゲートは第2の走査線Sn2に接続され（[0032]）、
　第5のトランジスタM5のソースは補償電源線VDCに接続され、第5のトランジスタM5のドレインは第3のノードN3に接続され、第5のトランジスタM5のゲートは第3の走査線Sn3に接続され（[0033]）、
　第6のトランジスタM6のソースは第1のノードN1に接続され、第6のトランジスタM6のドレインはOLEDのアノード電極に接続され、第6のトランジスタM6のゲートは発光制御線Enに接続され（[0034]）、
　第1のコンデンサC1および第2のコンデンサC2が第2のノードN2で直列に接続され、第2のコンデンサC2の第1の電極は第3のノードN3に接続され、第2のコンデンサC2の第2の電極は第2のノードN2に接続され（[0036]）、
　OLEDは、アノード電極と、カソード電極を有し（[0037]）、OLEDのカソード電極はELVSSに接続され（ＦＩＧ．３）、
　最初に、段階T1において、第2の走査信号Sn2および発光制御信号enがロー状態となり、第3のトランジスタM3、第4のトランジスタM4および第6のトランジスタM6が作動し、第3のトランジスタM3が作動すると、第1のトランジスタM1がダイオード接続トランジスタとして作動し、第1のトランジスタM1および第6のトランジスタM6を介して、第1の電源ELVDDからOLEDへ電流が流れ、このとき、OLEDの特性により、OLEDに流れる電流により、OLED内に、OLEDのアノード電極に電圧として生じる電圧降下(以下、Velという)が生じ、電圧降下Velは、第4のトランジスタM4により第3のノードN3に送信され、第1のコンデンサC1と第2のコンデンサC2を初期化し（[0039]）、
　段階T2では、OLEDに電流が流れず（[0040]）、第3のトランジスタM3と第4のトランジスタM4は、作動状態のままであり、第3のトランジスタM3が作動状態であるため、第1のトランジスタM1はダイオード接続トランジスタとして作動しており、ダイオード接続トランジスタのソースとドレインとの間の電圧は、トランジスタのしきい値電圧およびトランジスタを流れる電流の関数となる値に等しく、段階T2においては（during the period T 2）発光制御信号がハイ状態であるため第6のトランジスタM6は作動しておらず、したがって段階T2ではダイオード接続の第1のトランジスタM1に電流は流れず、段階T2のダイオード接続の第1のトランジスタM1のソースとドレイン間の電圧は、第1のトランジスタM1のしきい値電圧と等しくなり、よって、第1のトランジスタM1のしきい値電圧は、段階T2で第2のノードN2に送信され、これにより、次式2で表される電圧が第2のノードN2に印加され、
 ここで、Vgは第2のノードN2の電圧、ELVDDは第1の電源の電圧、Vthは第1のトランジスタM1のしきい値電圧であり（[0041]）、
　段階T3において、第5のトランジスタM5は、第3の走査信号Sn3により作動され、補償電源線VDCの電圧を第3のノードN3に送信し、第3のノードN3の電圧がVDCとなるようにし、したがって、第2のノードの電圧は、VelからVDCに変化し、第3のノードN3の電圧が変化すると、第2のノードN2の電圧は、第1のコンデンサC1と第2のコンデンサC2との直列接続の分圧効果に応じて、VDC - Velに比例する量だけ変化し、したがって、第2のノードN2には、次式3で表される電圧が生じ（[0042]）、
　段階T4において、第2のトランジスタM2は、第1の走査信号Sn1により作動され、データ線Dmを介して受信したデータ信号を第3のノードN3に送信し、第3のノードN3の電圧がデータ信号の電圧(以下Vdataという)となるようにし、したがって、第3のノードN3の電圧はVDCからVdataに変化し、第3のノードN3の電圧が変化すると、第2のノードN2の電圧は、第1のコンデンサC1と第2のコンデンサC2との直列接続の分圧効果に応じてVdata - VDCに比例する分量だけ変化し、したがって、第2のノードN2には、次式4で表される電圧が生じ、
（[0043]）、
　式4は、次式5に帰着し、
（[0044] ）、
　最後に、段階T5において、第6のトランジスタM6が発光制御信号enによって作動され、第1のトランジスタM1および第6のトランジスタM6を介してOLEDに駆動電流が流れ、OLEDが発光し、OLEDを流れる駆動電流は、第1のトランジスタM1のドレイン電流Idと等しく、次式6で表され、
　ここで、βは定数、Vgsは第1のトランジスタM1のゲート・ソース間電圧、Vthは第1のトランジスタM1のしきい値電圧である（[0045]）、
ピクセル回路（[0003]）。」
（引用例２）
　原査定の拒絶の理由に引用された、本願の優先日前に頒布された刊行物である、米国特許出願公開第２００９／０１０９１５０号明細書（以下、「引用例２」という。）には、図面とともに、次の事項が記載されている（下線は、当審で付与した。）。
ア　「[0002]
1. Field of the Invention
[0003]
Aspects of the invention relate to a pixel and an organic light emitting display using the same, and more particularly to 
a pixel capable of compensating for the threshold voltage of a transistor of the pixel and for deterioration of the pixel,
（当審訳：
[0002]
1. 発明の分野
[0003]
本発明の態様は、ピクセル回路と、それを用いた有機発光ディスプレイと、より詳細には、
ピクセル回路のトランジスタのしきい値電圧およびピクセル回路の劣化を補償することができるピクセル回路
イ「[0024] FIG. 2  is a circuit diagram of an organic light emitting display according to an aspect of the invention. Referring to  FIG. 2 , the organic light emitting display includes a pixel unit  100 , a data driver  200 , and a scan driver  300 . The pixel unit  100  includes a plurality of pixels  101 , and each of the pixels  101  includes an organic light emitting diode (OLED) (not shown) that emits light having a brightness that depends on the magnitude of a current flowing in the OLED. In addition, 3n scan lines S 11 , S 12 , S 13 , S 21 , S 22 , S 23 , . . . , S(n- 1 ) 1 , S(n- 1 ) 2 , Sn 2 , and Sn 3  for transmitting scan signals are formed in a row direction, n emission control lines E 1 , E 2 , . . . , E(n- 1 ), and En for transmitting emission control signals are formed in the row direction, and m data lines D 1 , D 2 , . . . , D(m- 1 ), and Dm for transmitting data signals are formed in a column direction. In addition, 
a first power source ELVDD and a second power source ELVSS provide power from the outside for driving the pixel unit  100 .
（当審訳：[0024]
図2は、本発明の一態様による有機発光ディスプレイの回路図である。図2を参照すると、有機発光ディスプレイは、ピクセル回路部100、データドライバ200および走査ドライバ300を含む。ピクセル回路部100は、複数のピクセル回路101を含み、各ピクセル回路101は、流れる電流の大きさに依存する輝度の光を発する有機発光ダイオード（OLED、図には示されていない）を含む。また、走査信号を送信するための3n本の走査線S11, S12, S13, S21, S22, S23, …, S(n−1)1, S(n−1)2, Sn2, Sn3が行方向に形成され、発光制御信号を送信するためのn本の発光制御線E1, E2,…,E(n−1), Enが行方向に形成され、データ信号を送信するためのm本のデータ線D1, D2,…,D(m−1), Dmが列方向に形成される。また、
第1の電源ELVDDおよび第2の電源ELVSSは、ピクセル回路部100を駆動するための電力を外部から供給する。
ウ　「[0028] FIG. 3  is a circuit diagram of a pixel according to an aspect of the invention used in the organic light emitting display of  FIG. 2 . Referring to  FIG. 3 , 
a pixel includes a first transistor M 1 , a second transistor M 2 , a third transistor M 3 , a fourth transistor M 4 , a fifth transistor M 5 , a first capacitor C 1 , a second capacitor C 2 , and an organic light emitting diode OLED.
[0029] 
The source of the first transistor M 1  is coupled to a first power source line ELVDD, the drain of the first transistor M 1  is coupled to a first node N 1 , and the gate of the first transistor M 1  is coupled to a second node N 2 .
[0030] 
The source of the second transistor M 2  is coupled to the data line Dm, the drain of the second transistor M 2  is coupled to a third node N 3 , and the gate of the second transistor M 2  is coupled to the first scan line Sn 1 .
[0031] 
The source of the third transistor M 3  is coupled to the first node N 1 , the drain of the third transistor M 3  is coupled to the second node N 2 , and the gate of the third transistor M 3  is coupled to the second scan line Sn 2 .
[0032] 
The source of the fourth transistor M 4  is coupled to the anode electrode of the OLED, the drain of the fourth transistor M 4  is coupled to a first electrode of the second capacitor C 2  at the third node N 3 , and the gate of the fourth transistor is coupled to the third scan line Sn 3 .
[0033] 
The source of the fifth transistor M 5  is coupled to the first node N 1 , the drain of the fifth transistor M 5  is coupled to the anode electrode of the OLED, and the gate of the fifth transistor M 5  is coupled to the emission control line En.
[0034] 
A first electrode of the first capacitor C 1  is coupled to the first power source line ELVDD, and a second electrode of the first capacitor C 1  is coupled to the second node N 2
[0035] 
The first electrode of the second capacitor C 2  is coupled to the third node N 3 , and a second electrode of the second capacitor C 2  is coupled to the second node N 2
[0036] 
The OLED includes an anode electrode, a cathode electrode,
[0037] FIG. 4  is a timing diagram of the signals transmitted to the pixel of  FIG. 3 . Referring to  FIG. 4 , a pixel is coupled to three scan lines Sn 1 , Sn 2 , and Sn 3 . The scan signal transmitted through the first scan line Sn 1  is referred to as a first scan signal sn 1 , the scan signal transmitted through the second scan line Sn 2  is referred to as a second scan signal sn 2 , and the scan signal transmitted through the third scan line Sn 3  is referred to as a third scan signal sn 3 . In addition, the data signal is transmitted to the pixel through the data line Dm, and the emission control signal en is transmitted to the pixel through the emission control line En.
[0038] 
First, in a period T 1 , the second scan signal sn 2 , the third scan signal sn 3 , and the emission control signal en are in a low state so that the third transistor M 3 , fourth transistor M 4  and the fifth transistor M 5  are turned on. The third transistor M 3  being turned on causes the first transistor M 1  to operate as a diode-connected transistor so that a current flows from the first power source ELVDD to the OLED via the first transistor M 1  and the fifth transistor M 5 . At this time, due to the characteristic of the OLED, the current flowing in the OLED produces a voltage drop (hereinafter referred to as Vel) in the OLED that appears as a voltage on the anode electrode of the OLED. The voltage drop Vel is transmitted to the third node N 3  by the fourth transistor M 4  to initialize the first capacitor C 1  and the second capacitor C 2 .
[0039]
 In a period T 2 , the second scan signal sn 2  and the third scan signal sn 3  are in a low state and the emission control signal is in a high state so that a current does not flow in the OLED.
[0040]
 Since the second scan signal sn 2  is still in the low state in the period T 2 , the third transistor M 3  is still turned on, so that the first transistor M 1  is still operating as a diode-connected transistor. The voltage between the source and the drain of a diode-connected transistor is equal to the threshold voltage of the transistor, plus a value that is a function of the current flowing through the transistor. Since the fifth transistor M 5  is turned off during the period T 2  because the emission control signal is in the high state, no current flows through the diode-connected first transistor M 1  during the period T 2 , such that the voltage between the source and the drain of the diode-connected first transistor M 1  during the period T 2  is equal to the threshold voltage of the first transistor M 1 . Therefore, the threshold voltage of the first transistor M 1  is transmitted to the second node N 2  during the period T 2 , thereby causing a voltage expressed by the following Equation 2 to be applied to the second node N 2 :
　
 
where Vg is the voltage of the second node N 2 , ELVDD is the voltage of the first power source, and Vth is the threshold voltage of the first transistor M 1 .
[0041] I
n a period T 3 , the second transistor M 2  is turned on by the first scan signal sn 1  to transmit a data signal received through the data line Dm to the third node N 3  so that the voltage of the third node N 3  becomes a voltage (hereinafter referred to as Vdata) of the data signal. Therefore, the voltage of the third node N 3  changes from Vel to Vdata. As the voltage of the third node N 3  changes, the voltage of the second node N 2  changes by an amount that is proportional to Vdata-Vel in accordance with the voltage-dividing effect of the series connection of the first capacitor C 1  and the second capacitor C 2 . Therefore, a voltage expressed by the following Equation 3 appears on the second node N 2 :
　
 」
（当審訳：
[0028]
図3は、図2の有機発光ディスプレイに用いられる本発明の一態様によるピクセル回路の回路図である。図3において、
ピクセル回路は、第1のトランジスタM1、第2のトランジスタM2、第3のトランジスタM3、第4のトランジスタM4、第5のトランジスタM5、第1のコンデンサC1、第2のコンデンサC2および有機発光ダイオードOLEDを含む。
[0029]
第1のトランジスタM1のソースは第1の電源線ELVDDに接続され、第1のトランジスタM1のドレインは第1のノードN1に接続され、第1のトランジスタM1のゲートは第2のノードN2に接続される。
[0030]
第2のトランジスタM2のソースはデータ線Dmに接続され、第2のトランジスタM2のドレインは第3のノードN3に接続され、第2のトランジスタM2のゲートは第1の走査線Sn1に接続される。
[0031]
第3のトランジスタM3のソースは第1のノードN1に接続され、第3のトランジスタM3のドレインは第2のノードN2に接続され、第3のトランジスタM3のゲートは第2の走査線Sn2に接続される。
[0032]
第4のトランジスタM4のソースはOLEDのアノード電極に接続され、第4のトランジスタM4のドレインは第3のノードN3の第2のコンデンサC2の第1の電極に接続され、第4のトランジスタのゲートは第3の走査線Sn3に接続される。
[0033]
第5のトランジスタM5のソースは第1のノードN1に接続され、第5のトランジスタM5のドレインはOLEDのアノード電極に接続され、第5のトランジスタM5のゲートは発光制御線Enに接続される。
[0034]
第1のコンデンサC1の第1の電極は第1の電源線ELVDDに接続され、第1のコンデンサC1の第2の電極は第2のノードN2に接続され、
[0035]
第1のコンデンサC1および第2のコンデンサC2が第2のノードN2で直列に接続されることで、第2のノードN2の電圧が第3のノードN3の電圧および第1のコンデンサC1と第2のコンデンサC2の直列接続の分圧効果により制御されるように、
第2のコンデンサC2の第1の電極は第3のノードN3に接続され、第2のコンデンサC2の第2の電極は第2のノードN2に接続され
[0036]
OLEDは、アノード電極、カソード電極
を有し、
[0037]
図4は、図3のピクセル回路に送信される信号のタイミング図である。図4を参照すると、ピクセル回路は、3つの走査線Sn1、Sn2、Sn3に接続されている。第1の走査線Sn1を介して送信される走査信号を第1の走査信号sn1、第2の走査線Sn2を介して送信される走査信号を第2の走査信号sn2、第3の走査線Sn3を介して送信される走査信号を第3の走査信号sn3と呼ぶ。また、データ信号はデータ線Dmを介してピクセル回路に送信され、発光制御信号enは発光制御線Enを介してピクセル回路に送信される。
[0038]
最初に、段階T1において、第2の走査信号sn2、第3の走査信号sn3および発光制御信号enがロー状態となり、第3のトランジスタM3、第4のトランジスタM4および第5のトランジスタM5が作動する。第3のトランジスタM3が作動すると、第1のトランジスタM1がダイオード接続トランジスタとして作動し、第1のトランジスタM1および第5のトランジスタM5を介して、第1の電源ELVDDからOLEDへ電流が流れる。このとき、OLEDの特性により、OLEDに流れる電流により、OLED内に、OLEDのアノード電極に電圧として生じる電圧降下（以下、Velという）が生じる。電圧降下Velは、第4のトランジスタM4により第3のノードN3に送信され、第1のコンデンサC1と第2のコンデンサC2とを初期化する。
[0039]
段階T2では、第2の走査信号sn2および第3の走査信号sn3がロー状態であり、発光制御信号がハイ状態であるため、OLEDに電流が流れない。
[0040]
第2の走査信号sn2は段階T2においてもロー状態であるため、第3のトランジスタM3は作動状態のままであり、したがって第1のトランジスタM1は引き続きダイオード接続トランジスタとして動作している。ダイオード接続トランジスタのソースとドレインとの間の電圧は、トランジスタのしきい値電圧およびトランジスタを流れる電流の関数となる値に等しい。段階T2においては発光制御信号がハイ状態であるため第5のトランジスタM5は作動しておらず、したがって段階T2ではダイオード接続の第1のトランジスタM1に電流は流れず、段階T2のダイオード接続の第1のトランジスタM1のソースとドレイン間の電圧は、第1のトランジスタM1のしきい値電圧と等しくなる。よって、第1のトランジスタM1のしきい値電圧は、段階T2で第2のノードN2に送信され、これにより、次式2で表される電圧が第2のノードN2に印加される。
（式２；省略）
ここで、Vgは第2のノードN2の電圧、ELVDDは第1の電源の電圧、Vthは第1のトランジスタM1のしきい値電圧である。
[0041]
段階T3において、第2のトランジスタM2は、第1の走査信号Sn1により作動され、データ線Dmを介して受信したデータ信号を第3のノードN3に送信し、第3のノードN3の電圧がデータ信号の電圧（以下Vdataという）となるようにする。したがって、第3のノードN3の電圧はVelからVdataに変化する。第3のノードN3の電圧が変化すると、第2のノードN2の電圧は、第1のコンデンサC1と第2のコンデンサC2との直列接続の分圧効果に応じてVdata - Velに比例する分量だけ変化する。したがって、第2のノードN2には、次式3で表される電圧が生じる。
（式３；省略））
　また、ＦＩＧ．３には、「the OLED」（OLED）の「a cathode electrode」（カソード電極）が「ELVSS」に接続されていることが記載されている。
　よって、引用例２には、次の技術（以下、「引用例２に記載された技術」という。）が記載されているものと認められる（括弧内の段落は、認定の根拠とした段落である。）。
「ピクセル回路のトランジスタのしきい値電圧およびピクセル回路の劣化を補償することができるピクセル回路であって（[0003]）、
　ピクセル回路は、第1のトランジスタM1、第2のトランジスタM2、第3のトランジスタM3、第4のトランジスタM4、第5のトランジスタM5、第1のコンデンサC1、第2のコンデンサC2および有機発光ダイオードOLEDを含み（[0028]）、
　第1の電源ELVDDおよび第2の電源ELVSSは、ピクセル回路部100を駆動するための電力を外部から供給し（[0024]）、
　第1のトランジスタM1のソースは第1の電源線ELVDDに接続され、第1のトランジスタM1のドレインは第1のノードN1に接続され、第1のトランジスタM1のゲートは第2のノードN2に接続され（[0029]）、
　第2のトランジスタM2のソースはデータ線Dmに接続され、第2のトランジスタM2のドレインは第3のノードN3に接続され、第2のトランジスタM2のゲートは第1の走査線Sn1に接続され（[0030]）、
　第3のトランジスタM3のソースは第1のノードN1に接続され、第3のトランジスタM3のドレインは第2のノードN2に接続され、第3のトランジスタM3のゲートは第2の走査線Sn2に接続され（[0031]）、
　第4のトランジスタM4のソースはOLEDのアノード電極に接続され、第4のトランジスタM4のドレインは第3のノードN3の第2のコンデンサC2の第1の電極に接続され、第4のトランジスタのゲートは第3の走査線Sn3に接続され（[0032]）、
　第5のトランジスタM5のソースは第1のノードN1に接続され、第5のトランジスタM5のドレインはOLEDのアノード電極に接続され、第5のトランジスタM5のゲートは発光制御線Enに接続され（[0033]）、
　第1のコンデンサC1の第1の電極は第1の電源線ELVDDに接続され、第1のコンデンサC1の第2の電極は第2のノードN2に接続され（[0034]）、
　第2のコンデンサC2の第1の電極は第3のノードN3に接続され、第2のコンデンサC2の第2の電極は第2のノードN2に接続され（[0035]）、
　OLEDは、アノード電極、カソード電極を有し（[0036]）、OLEDのカソード電極はELVSSに接続され（ＦＩＧ．３）、
　最初に、段階T1において、第2の走査信号sn2、第3の走査信号sn3および発光制御信号enがロー状態となり、第3のトランジスタM3、第4のトランジスタM4および第5のトランジスタM5が作動し、第3のトランジスタM3が作動すると、第1のトランジスタM1がダイオード接続トランジスタとして作動し、第1のトランジスタM1および第5のトランジスタM5を介して、第1の電源ELVDDからOLEDへ電流が流れ、このとき、OLEDの特性により、OLEDに流れる電流により、OLED内に、OLEDのアノード電極に電圧として生じる電圧降下（以下、Velという）が生じ、電圧降下Velは、第4のトランジスタM4により第3のノードN3に送信され、第1のコンデンサC1と第2のコンデンサC2とを初期化し（[0038]）、
　段階T2では、第2の走査信号sn2および第3の走査信号sn3がロー状態であり、発光制御信号がハイ状態であるため、OLEDに電流が流れず（[0039]）、
　第2の走査信号sn2は段階T2においてもロー状態であるため、第3のトランジスタM3は作動状態のままであり、したがって第1のトランジスタM1は引き続きダイオード接続トランジスタとして動作しており、ダイオード接続トランジスタのソースとドレインとの間の電圧は、トランジスタのしきい値電圧およびトランジスタを流れる電流の関数となる値に等しく、段階T2においては発光制御信号がハイ状態であるため第5のトランジスタM5は作動しておらず、したがって段階T2ではダイオード接続の第1のトランジスタM1に電流は流れず、段階T2のダイオード接続の第1のトランジスタM1のソースとドレイン間の電圧は、第1のトランジスタM1のしきい値電圧と等しくなり、よって、第1のトランジスタM1のしきい値電圧は、段階T2で第2のノードN2に送信され、これにより、次式2で表される電圧が第2のノードN2に印加され、
　ここで、Vgは第2のノードN2の電圧、ELVDDは第1の電源の電圧、Vthは第1のトランジスタM1のしきい値電圧であり（[0040]）、
　段階T3において、第2のトランジスタM2は、第1の走査信号Sn1により作動され、データ線Dmを介して受信したデータ信号を第3のノードN3に送信し、第3のノードN3の電圧がデータ信号の電圧（以下Vdataという）となるようにし、したがって、第3のノードN3の電圧はVelからVdataに変化し、第3のノードN3の電圧が変化すると、第2のノードN2の電圧は、第1のコンデンサC1と第2のコンデンサC2との直列接続の分圧効果に応じてVdata - Velに比例する分量だけ変化し、したがって、第2のノードN2には、次式3で表される電圧が生じる、
（[0041]）
ピクセル回路（[0003]）。」
３　対比・判断
ア　引用発明１における「第2のトランジスタM2」、「第4のトランジスタM4」により構成され、「第2のトランジスタM2のソースはデータ線Dmに接続され、第2のトランジスタM2のドレインは第3のノードN3に接続され、第2のトランジスタM2のゲートは第1の走査線Sn1に接続され」、「第4のトランジスタM4のソースはOLEDのアノード電極に接続され、第4のトランジスタM4のドレインは第3のノードで第2のコンデンサC2に接続され、第4のトランジスタM4のゲートは第2の走査線Sn2に接続され」る回路部分（以下、「回路部分ア」という。）が、本願発明１における「第一のサブ回路モジュール」に相当する。
イ　引用発明１における「第1のトランジスタM1」 , 「第3のトランジスタM3」 ,「第6のトランジスタM6 」及び「第1のコンデンサC1」により構成され、「第1のトランジスタM1のソースは第1の電源線ELVDDに接続され、第1のトランジスタM1のドレインは第1のノードN1に接続され、第1のトランジスタM1のゲートは第2のノードN2に接続され」、「第3のトランジスタM3のソースは第1のノードN1に接続され、第3のトランジスタM3のドレインは第2のノードN2に接続され、第3のトランジスタM3のゲートは第2の走査線Sn2に接続され」、「第6のトランジスタM6のソースは第1のノードN1に接続され、第6のトランジスタM6のドレインはOLEDのアノード電極に接続され、第6のトランジスタM6のゲートは発光制御線Enに接続され」、「第1のコンデンサC1の第1の電極は第1の電源線ELVDDに接続され、第1のコンデンサC1の第2の電極は第2のノードN2に接続され」、「第2のコンデンサC2の第2の電極」が「第2のノードN2」に接続される回路部分（以下、「回路部分イ」という。）が、本願発明１における「第二のサブ回路モジュール」に相当する。
ウ　引用発明１における「第2のコンデンサC2 」及び 「有機発光ダイオードOLED」が、それぞれ本願発明１における「第一のコンデンサ」及び「有機発光表示ダイオードＯＬＥＤ」に相当する。
エ　引用発明１における「ピクセル回路」は、「第1のトランジスタM1、第2のトランジスタM2、第3のトランジスタM3、第4のトランジスタM4」 、「第6のトランジスタM6、第1のコンデンサC1、第2のコンデンサC2および有機発光ダイオードOLEDを含」むから、上記「ア」〜「ウ」を踏まえると、本願発明１における「第一のサブ回路モジュール、第二のサブ回路モジュール、第一のコンデンサ及び有機発光表示ダイオードＯＬＥＤを備える画素ユニット回路」に相当する。
オ　上記「ア」を踏まえると、引用発明１における回路部分アの「第2のトランジスタM2のソースはデータ線Dmに接続され」ることと、本願発明１における「第一のサブ回路モジュールの一方の入力端がデータラインに接続され」ていることとは、「第一のサブ回路モジュールの第一の入力端がデータラインに接続され」ている点で共通する。
カ　上記「イ」を踏まえると、引用発明１における回路部分イの「第6のトランジスタM6のドレイン」は「OLEDのアノード電極に接続され」ているから、本願発明１における「第二のサブ回路モジュールの出力端」に相当する。
キ　上記「ア」を踏まえると、引用発明１における「OLEDは、アノード電極と、カソード電極を有し」、引用発明１における回路部分アの「第4のトランジスタM4のソースはOLEDのアノード電極に接続され」、引用発明１における回路部分イの「第6のトランジスタM6のドレインはOLEDのアノード電極に接続され」ることと、本願発明１における「第一のサブ回路モジュールの他方の入力端が第二のサブ回路モジュールの出力端及びＯＬＥＤの第一端に接続され」ることは、
「第一のサブ回路モジュールの第二の入力端が第二のサブ回路モジュールの出力端及びＯＬＥＤの第一端に接続され」る点で共通する。
ク  引用発明１では、引用発明１における回路部分アの「第2のトランジスタM2のドレインは第3のノードN3に接続され」 ,「第4のトランジスタM4のドレインは第3のノードN3の第2のコンデンサC2の第1の電極に接続され」ているから、引用発明１「第3のノードN3」が、本願発明１における「第一のサブ回路モジュールの出力端」に相当する。
ケ　引用発明１では、「第1のトランジスタM1のゲートは第2のノードN2に接続され」, 「第3のトランジスタM3のドレインは第2のノードN2に接続され」, 「第2のコンデンサC2の第2の電極は第2のノードN2に接続され」ている。よって、引用発明１における「第2のノードN2」は、回路部分イの「第1のトランジスタM1」のゲート入力であるとともに、「第3のトランジスタM3」のドレイン出力でもあるから、本願発明１における「第二のサブ回路モジュールの入出力端」に相当する。
コ　上記ケのとおり引用発明１における「第2のノードN2」は本願発明１における「第二のサブ回路モジュールの入出力端」に相当し、上記クのとおり引用発明１における「第3のノードN3」は本願発明１における「第一のサブ回路モジュールの出力端」に相当する。
　よって、引用発明１において、「第2のコンデンサC2の第2の電極は第2のノードN2に接続され」、引用発明１における回路部分アの「第4のトランジスタM4のドレインは第3のノードで第2のコンデンサC2に接続され」ていることが、本願発明１における「第一のサブ回路モジュールの出力端と第二のサブ回路モジュールの入出力端は第一のコンデンサによって接続され」ていることに相当する。
サ　引用発明１における回路部分イの「第1のトランジスタM1のソース」は、「第1の電源線ELVDDに接続され」ているから、上記「イ」を踏まえると、本願発明１における「第二のサブ回路モジュールの入力端」に相当する。
シ　上記「イ」を踏まえると、引用発明１における 「第1のトランジスタM1のソースは第1の電源線ELVDDに接続され」及び、「OLEDは、アノード電極と、カソード電極を有し」、「OLEDのカソード電極はELVSSに接続」され、「第1の電源ELVDDおよび第2の電源ELVSSは、ピクセル回路部100を駆動するための電力を外部から供給し」ていることが、本願発明１における「第二のサブ回路モジュールの入力端とＯＬＥＤの第二端との間にバックプレーンの正負電源の電圧差が印加され」ることに相当する。
ス　引用発明１における回路部分アの「第4のトランジスタM4のドレインは第3のノードで第2のコンデンサC2に接続され」ているから、引用発明１において「段階T1」において「OLEDに流れる電流により、OLED内に、OLEDのアノード電極に電圧として生じる電圧降下(以下、Velという)が生じ、電圧降下Velは、第4のトランジスタM4により第3のノードN3に送信され、第1のコンデンサC1と第2のコンデンサC2を初期化し」、「段階T4」において、引用発明１における回路部分アの「第2のトランジスタM2は、第1の走査信号Sn1により作動され、データ線Dmを介して受信したデータ信号を第3のノードN3に送信し、第3のノードN3の電圧がデータ信号の電圧(以下Vdataという)となるようにし、」と、本願発明１における「前記第一のサブ回路モジュールは、前記第一のサブ回路モジュールの一方の入力端から入力される電圧、又は前記第一のサブ回路モジュールの他方の入力端から入力される電圧を選択して第一のコンデンサに出力するものであり、」とは、「前記第一のサブ回路モジュールは、前記第一のサブ回路モジュールの第一の入力端から入力される電圧、又は前記第一のサブ回路モジュールの第二の入力端から入力される電圧を選択して第一のコンデンサに出力するものであり、」の点で共通する。
セ （ア）引用発明１では、「段階T4」において、「第2のトランジスタM2は、第1の走査信号Sn1により作動され、データ線Dmを介して受信したデータ信号を第3のノードN3に送信し」、「第2のノードN2の電圧は、第1のコンデンサC1と第2のコンデンサC2との直列接続の分圧効果に応じてVdata - VDCに比例する分量だけ変化し、したがって、第2のノードN2には、次式4で表される電圧が生じ
」、続く「段階T5」で、「第6のトランジスタM6が発光制御信号enによって作動され、第1のトランジスタM1および第6のトランジスタM6を介してOLEDに駆動電流が流れ、OLEDが発光し、OLEDを流れる駆動電流は、第1のトランジスタM1のドレイン電流Idと等しく、次式6で表され、
　ここで、βは定数、Vgsは第1のトランジスタM1のゲート・ソース間電圧、Vthは第1のトランジスタM1のしきい値電圧である」とされている。
（イ）また、引用発明１における「段階T5」において、「第1のトランジスタM1のドレイン電流Id」が、「第2のノードN2の電圧」の電圧「Vg」と「ELVDD」との差電圧である「vgs」より、上記式（６）で決定されるドレイン電流を供給しているから、「第2のノードN2」が、 「第1のトランジスタM1」への入力端になっていることは、明らかである。
（ウ）ここで、本願明細書段落【００３２】には「【００３２】
　図６に示す画素ユニット回路は、図７に示す制御信号波形に基づき、作業が以下の４つの段階に分ける。
　
第１段階は
　
第２段階は
トランジスタ２１、トランジスタ２２及びトランジスタ１２がオンされ、トランジスタ１１、トランジスタ２３がオフされる。トランジスタ２１がダイオード接続を形成し、ＮＧスポットの電圧がＡＲＶＤＤにより充電されて段々ＡＲＶＤＤ＋ＶＴｈＰまで上昇してトランジスタ２１をオフさせるとともに、ＯＬＥＤ４がオフされ電流が流れなくなるまでＮＤスポットがＯＬＥＤ４により放電される。この時、ＮＤ電圧がＶＯＬＥＤ_０、即ち、ＯＬＥＤ４の閾値電圧になる。
　
第３段階は
この時、データラインの電圧がコンデンサ３のＮＤスポットに印加される。ＮＧスポットには直流通路がないので、該スポットの電荷総量は、下式のように、段階２に対して不変すべきである。
　　【数７】
　　【数８】
を得る。
第４段階は
　　【数９】
上記の式から分かるように、トランジスタ２１を流れる電流はトランジスタ閾値電圧及びＡＲＶＤＤに関係ないので、本実施例における画素ユニット回路は、トランジスタ閾値電圧の不均一性及びＩＲ Ｄｒｏｐの影響をほぼ除去した。」（下線は、当審で付与した。）と記載されている。
　よって、
ａ　本願発明１における「前記第一のサブ回路モジュールが前記第一のサブ回路モジュールの一方の入力端から入力された電圧を選択した場合」は、本願明細書段落【００３２】における「第３段階」に対応し、
ｂ　本願発明１における「前記第二のサブ回路モジュールの前記入出力端は入力端となり、かつ、前記第二のサブ回路モジュールは入力された電圧を電流に変換してＯＬＥＤに供給し」は、本願明細書段落【００３２】における「第４段階」に対応することがわかる。
（エ）そこで、 引用発明１における上記（ア）（イ）の「段階T4」及びこれに続く「段階T5」と、上記本願明細書段落【００３２】の上記記載との対応関係について検討すると、引用発明１における「段階T4」が本願明細書段落【００３２】における「第３段階」に対応し、引用発明１において、該「段階T4」に続く「段階T5」が、本願明細書段落【００３２】における「第４段階」に対応することがわかる。
　よって、上記（ウ）ａ、ｂより、引用発明１における「段階T4」と、これに続く「段階T5」とが、本願発明１における「前記第一のサブ回路モジュールが前記第一のサブ回路モジュールの一方の入力端から入力された電圧を選択した場合、前記第二のサブ回路モジュールの前記入出力端は入力端となり、かつ、前記第二のサブ回路モジュールは入力された電圧を電流に変換してＯＬＥＤに供給し」に相当するといえる。
カ　引用発明１において、「段階T1」及び「段階T2」に亘り「第2の走査信号sn2」が「ロー状態」となり、回路部分アにおける「第4のトランジスタM4」「が作動」している段階と、本願発明１における「前記第一のサブ回路モジュールが前記第一のサブ回路モジュールの他方の入力端から入力された電圧を選択した場合」とは、「前記第一のサブ回路モジュールが前記第一のサブ回路モジュールの第二の入力端から入力された電圧を選択し」ている状況の点で共通する。
キ　次に、引用発明１における「段階T2において」、「OLEDに電流が流れず」、回路部分イにおける「ダイオード接続の第1のトランジスタM1のソースとドレイン間の電圧は、第1のトランジスタM1のしきい値電圧と等しくなり、よって、第1のトランジスタM1のしきい値電圧は、段階T2で第2のノードN2に送信され」ることが、本願発明１における「前記第二のサブ回路モジュールの前記入出力端は出力端となる」ことに相当する。
　
　よって、本願発明１と引用発明１との一致点及び相違点は、次のとおりである。
（一致点）
　第一のサブ回路モジュール、第二のサブ回路モジュール、第一のコンデンサ及び有機発光表示ダイオードＯＬＥＤを備える画素ユニット回路において、
　第一のサブ回路モジュールの第一の入力端がデータラインに接続され、
　第一のサブ回路モジュールの第二の入力端が第二のサブ回路モジュールの出力端及びＯＬＥＤの第一端に接続され、
　第一のサブ回路モジュールの出力端と第二のサブ回路モジュールの入出力端は第一のコンデンサによって接続され、
　第二のサブ回路モジュールの入力端とＯＬＥＤの第二端との間にバックプレーンの正負電源の電圧差が印加され、
　前記第一のサブ回路モジュールは、前記第一のサブ回路モジュールの第一の入力端から入力される電圧、又は前記第一のサブ回路モジュールの第二の入力端から入力される電圧を選択して第一のコンデンサに出力するものであり、
　前記第一のサブ回路モジュールが前記第一のサブ回路モジュールの第一の入力端から入力された電圧を選択した場合、前記第二のサブ回路モジュールの前記入出力端は入力端となり、かつ、前記第二のサブ回路モジュールは入力された電圧を電流に変換してＯＬＥＤに供給し、
　前記第一のサブ回路モジュールが前記第一のサブ回路モジュールの第二の入力端から入力された電圧を選択した状況で、前記第二のサブ回路モジュールの前記入出力端は出力端となる
　ことを特徴とする画素ユニット回路。」
（相違点１）
　本願発明１では、第一のサブ回路モジュールの入力端は、「データラインに接続され」た「一方の入力端」及び「第二のサブ回路モジュールの出力端及びＯＬＥＤの第一端に接続され」た「他方」の入力端であるのに対し、
　引用発明１では、回路部分アは、「第2のトランジスタM2のソースはデータ線Dmに接続され」、「第4のトランジスタM4のソースはOLEDのアノード電極に接続され」及び「第6のトランジスタM6のドレインはOLEDのアノード電極に接続され」ているが、さらに、「第5のトランジスタM5のソースは補償電源線VDCに接続され、第5のトランジスタM5のドレインは第3のノードN3に接続され、第5のトランジスタM5のゲートは第3の走査線Sn3に接続され」ているから、「補償電源線VDC」に接続された入力端である、「第5のトランジスタM5のソース」を備えている点。
（相違点２）
　本願発明１では、前記第一のサブ回路モジュールが前記第一のサブ回路モジュールの他方の入力端から入力された電圧を選択する「
場合
　引用発明１では、「段階T1」及び「段階T2」に亘り「第2の走査信号sn2」が「ロー状態」となり、回路部分アにおける「第4のトランジスタM4」「が作動」している状況と、「OLEDに電流が流れず」、回路部分イにおける「ダイオード接続の第1のトランジスタM1のソースとドレイン間の電圧は、第1のトランジスタM1のしきい値電圧と等しくなり、よって、第1のトランジスタM1のしきい値電圧は、段階T2で第2のノードN2に送信され」ることとの関係が、「
場合
５　判断
　そこで上記相違点について検討すると
（１）新規性について
ア　相違点１について
　本願発明１には「第一のサブ回路モジュール」についての特定事項として、
「第一のサブ回路モジュールの一方の入力端がデータラインに接続され、
　第一のサブ回路モジュールの他方の入力端が第二のサブ回路モジュールの出力端及びＯＬＥＤの第一端に接続され、・・・
　前記第一のサブ回路モジュールは、前記第一のサブ回路モジュールの一方の入力端から入力される電圧、又は前記第一のサブ回路モジュールの他方の入力端から入力される電圧を選択して第一のコンデンサに出力するものであり、
　前記第一のサブ回路モジュールが前記第一のサブ回路モジュールの一方の入力端から入力された電圧を選択した場合、前記第二のサブ回路モジュールの前記入出力端は入力端となり、かつ、前記第二のサブ回路モジュールは入力された電圧を電流に変換してＯＬＥＤに供給し、
　前記第一のサブ回路モジュールが前記第一のサブ回路モジュールの他方の入力端から入力された電圧を選択した場合、前記第二のサブ回路モジュールの前記入出力端は出力端となる」と記載されている。
　ここで、上記記載は、「第一のサブ回路モジュール」について、「一方の入力端」、「他方の入力端」以外に、さらに他の入力端を備えていることを特段排除していない。
　そうであれば、引用発明１の回路部分アは、上記「４　対比」「オ」、「キ」で述べたととおり、本願発明１でいう、「一方の入力端」、「他方の入力端」に対応する構成を備えているのであるから、上記相違点１は実質的な相違点ではない。
イ　相違点２について
　引用発明１においては、
（ア）引用発明１の「段階T1」及び「段階T2」を通じて「第2の走査信号sn2」が「ロー状態」となり、第4のトランジスタM4」「が作動」している状況は、すなわち、本願発明１における「前記第一のサブ回路モジュールが前記第一のサブ回路モジュールの他方の入力端から入力された電圧を選択する場合」に相当する。
（イ）そして、引用発明１の「段階T1」において「OLEDに流れる電流により、OLED内に、OLEDのアノード電極に電圧として生じる電圧降下（以下、Velという）が生じ、電圧降下Velは、第4のトランジスタM4により第3のノードN3に送信され」、「段階T2」において、「OLEDに電流が流れ」ないよう「第6のトランジスタM6」を不作動としつつ、「ダイオード接続の第1のトランジスタM1のソースとドレイン間の電圧は、第1のトランジスタM1のしきい値電圧と等しくなり、よって、第1のトランジスタM1のしきい値電圧は、段階T2で第2のノードN2に送信され」ることが、本願発明１における「前記第二のサブ回路モジュールの前記入出力端は出力端となる」ことに相当する。
（ウ）すると、引用発明１においても、「第2の走査信号sn2」が「ロー状態」となり、「第4のトランジスタM4」「が作動」している「
場合
（エ）したがって、上記相違点２は、表現上の差違に過ぎない。
ウ　まとめ
　以上のとおり、本願発明１は、引用発明１と同一発明である。
（２）進歩性について
　仮に、上記相違点１について、本願発明１における上記「第一のサブ回路モジュール」は、「一方の入力端」及び「他方の入力端」のみを備えており、他の入力端を備えていることを排除していると解釈し、以下、本願発明１の進歩性についてさらに判断する。
　以下、（相違点１）について検討する（（相違点２）が表現上の相違であり、実質的な相違点でないことは、上記「（１）」「イ」で述べたとおりである。）。
ア　引用発明１では、回路部分アが、「補償電源線VDC」を接続する入力端として「第5のトランジスタM5のソース」をさらに備えているが、式４
における２つのVDCの項は互いに打ち消しあって、VDCの項を含まない式５
に帰着することから明らかなように、引用発明１における「補償電源線VDC」の電圧VDCは、最終的にキャンセルされ、ピクセル回路の動作に影響しないものである。
　よって、引用発明１における「補償電源線VDC」、及び該「補償電源線VDC」を回路部分アに接続する入力端としての「ソース」を提供する「第5のトランジスタM5」は、適宜省略可能であることは、当業者にとって明らかなことである。
イ　また、引用例２に記載された技術には、「段階T2」、「段階T3」、及び式３
より明らかなように、引用発明１における「補償電源線VDC」と、「第5のトランジスタM5」とを備えておらず、引用発明１における「第5のトランジスタM5」が「第3の走査信号Sn3により作動され、補償電源線VDCの電圧を第3のノードN3に送信」する「段階T3」が省かれているが、かかる構成によっても、引用発明１における式５のVgを生成できることが示されている。
　このような事実からも、引用発明１において、「補償電源線VDC」及び、「ソース」を入力端として提供する「トランジスタM5」を回路部分アに設け、「補償電源線VDCの電圧を第3のノードN3に送信」する「段階T3」を備えるようにするか否かは、当業者が適宜選択すべき事項であるといえる。
ウ　よって、引用発明１において、「第5のトランジスタM5は、第3の走査信号Sn3により作動され、補償電源線VDCの電圧を第3のノードN3に送信」する「段階T3」を省き、回路部分アが、「補償電源線VDC」、及び「ソース」を入力端として提供する「トランジスタM5」を用いないようにして、上記相違点１に係る本願発明１の構成とすることは、当業者が容易になし得たことである。
エ　また、本願発明１が上記相違点１に係る構成を採用したことによる作用効果も、引用発明１において、「補償電源線VDC」、及び「ソース」を入力端として提供する「トランジスタM5」を用いないようにし、「補償電源線VDCの電圧を第3のノードN3に送信」する「段階T3」を省いたことから予測される範囲内のものにすぎず、格別顕著なものということはできない。
オ　したがって、本願発明１は、引用発明１及び引用例２に記載された技術に基づいて当業者が容易に発明をすることができたものである。
（３）まとめ
　以上のとおり、本願発明１は、引用発明１と同一発明である。
　また、仮に、本願発明１が、引用発明１と同一発明ではないとしても、本願発明１は、引用発明１及び引用例２に記載された技術に基づいて当業者が容易に発明をすることができたものである。
６　むすび
　以上のとおり、本願発明１は、特許法第２９条第１項第３号に該当し、特許を受けることができない。また仮に、特許法第２９条第１項第３号に該当しないとしても、本願発明１は、特許法第２９条第２項の規定により特許を受けることができないから、他の請求項に係る発明について論及するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。