(57)【要約】  非可逆回路素子用の中心導体組立体であって、第一のインダクタンス素子を構成する少なくとも1つの第一の中心導体、及び第二のインダクタンス素子を構成する第二の中心導体は、複数の磁性体層からなる積層体に一体的に形成されており、前記第一の中心導体は、前記積層体の第一の主面に形成された第一及び第二の線路と、前記積層体の内部に形成された第三の線路とをビアホールを介して直列に接続してなり、前記第二の中心導体は、前記第一及び第二の線路の間で前記第三の線路と磁性体層を介して交差するように、前記積層体の第一の主面に形成されている中心導体組立体。
2008093681.tif 000002
【特許請求の範囲】
【請求項１】
第一の入出力ポートと第二の入出力ポートとの間の第一の並列共振回路を構成する第一のインダクタンス素子及び第一のキャパシタンス素子と、第二の入出力ポートとアースとの間の第二の並列共振回路を構成する第二のインダクタンス素子及び第二のキャパシタンス素子とを備えた非可逆回路素子に用いる中心導体組立体において、
前記第一及び第二のインダクタンス素子を備え、
前記第一のインダクタンス素子を構成する少なくとも1つの第一の中心導体、及び前記第二のインダクタンス素子を構成する第二の中心導体は、複数の磁性体層からなる積層体に一体的に形成されており、
前記第一の中心導体は、前記積層体の第一の主面に形成された第一及び第二の線路と、前記積層体の内部に形成された第三の線路とをビアホールを介して直列に接続してなり、
前記第二の中心導体は、前記第一及び第二の線路の間で前記第三の線路と磁性体層を介して交差するように、前記積層体の第一の主面に形成されていることを特徴とする中心導体組立体。
【請求項２】
請求項1に記載の中心導体組立体において、前記第一のインダクタンス素子は複数の前記第一の中心導体を並列に接続してなることを特徴とする中心導体組立体。
【請求項３】
請求項1又は2に記載の中心導体組立体において、複数の前記第一〜第三の線路は平行に配置されており、前記第二の中心導体は前記第三の線路と磁性体層を介して直交していることを特徴とする中心導体組立体。
【請求項４】
請求項1〜3のいずれかに記載の中心導体組立体において、前記積層体の第二の主面には、前記第一の中心導体と接続する第一の端子電極、及び前記第二の中心導体と接続する第二の端子電極が形成されていることを特徴とする中心導体組立体。
【請求項５】
第一の入出力ポートと第二の入出力ポートとの間の第一の並列共振回路を構成する第一のインダクタンス素子及び第一のキャパシタンス素子と、第二の入出力ポートとアースとの間の第二の並列共振回路を構成する第二のインダクタンス素子及び第二のキャパシタンス素子とを備えた非可逆回路素子において、
前記第一及び第二のインダクタンス素子を備えた中心導体組立体であって、前記第一のインダクタンス素子を構成する少なくとも1つの第一の中心導体、及び前記第二のインダクタンス素子を構成する第二の中心導体は、複数の磁性体層からなる積層体に一体的に形成されており、前記第一の中心導体は、前記積層体の第一の主面に形成された第一及び第二の線路と、前記積層体の内部に形成された第三の線路とをビアホールを介して直列に接続してなり、前記第二の中心導体は、前記第一及び第二の線路の間で前記第三の線路と磁性体層を介して交差するように、前記積層体の第一の主面に形成されている中心導体組立体と、
前記中心導体組立体に直流磁界を印加する永久磁石と、
前記第一及び第二のキャパシタンス素子を内蔵した多層基板とを備え、
前記多層基板の主面に前記中心導体組立体が実装されていることを特徴とする非可逆回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話などのマイクロ波通信機器などに使用されるアイソレータと呼ばれる非可逆回路素子及びその中心導体組立体に関する。
【背景技術】
【０００２】
非可逆回路素子は、ガーネット等の磁性体（フェライト）に複数の中心導体を交差して配置し、磁性体に磁石から直流磁界を加えて磁性体内に回転共鳴磁界を生じさせ、1つの中心導体に入力された信号を減衰させることなく別の中心導体へ伝送する回路素子である。【０００３】
図12は特開2004-15430号に開示された2ポートアイソレータと呼ばれる非可逆回路素子の等価回路を示し、図13はその非可逆回路素子の構成を示す。この2ポートアイソレータは、第一の入出力ポートP1と、第二の入出力ポートP2と、両入出力ポートP1，P2の間に接続され、第一の並列共振回路を構成する第一のインダクタンス素子Lin及び第一の整合コンデンサCiと、第一の並列共振回路と並列に接続された抵抗素子Rと、第二の入出力ポートP2とアースとの間に電気的に接続され、第二の並列共振回路を構成する第二のインダクタンス素子Lout及び第二の整合コンデンサCfとを有する。2ポートアイソレータの特徴として、第一の並列共振回路でアイソレーション（逆方向減衰）が最大となる周波数が設定され、第二の並列共振回路で挿入損失が最小となる周波数が設定される。【０００４】
図13に示すように、第一のインダクタンス素子Lin及び第二のインダクタンス素子Loutは帯状の第一の中心導体Lin及び第二の中心導体Loutにより構成され、永久磁石30により直流磁界が印加されるフェライト板5の主面又は内部で絶縁状態で交差して、中心導体組立体4を構成する。第一の整合コンデンサCi及び第二の整合コンデンサCfは、セラミック多層基板10内の電極パターンにより構成される。セラミック多層基板10の主面には電極パッド15及び接続パッド17，18が設けられている。電極パッド15は、ビアホール電極及び側面電極を介して、セラミック多層基板10の側面に形成された第二の中心導体Loutの端子電極P2と接続している。接続パッド17は、ビアホール電極及び側面電極を介して、セラミック多層基板10の側面に形成された第一の中心導体Linの端子電極P1と接続している。接続パッド18は、ビアホール電極及び側面電極を介して、グランド電極GNDと接続している。永久磁石30、中心導体組立体4及びセラミック多層基板10は、磁性金属からなる上下のケース22、25に収容されている。【０００５】
携帯電話の小型軽量化及び多機能化による部品点数の増加に伴い、携帯電話に用いられるアイソレータの小型化が強く求められている。現在では外形寸法が3.2 mm×3.2 mm×1.2 mm又は3.2 mm×2.5 mm×1.2 mmのアイソレータが広く採用されているが、さらに小型のアイソレータも要求されている。このような小型化に伴い、2ポートアイソレータを構成するセラミック多層基板、中心導体組立体等も小型化せざるを得ない。【０００６】
中心導体とフェライトを一体化した中心導体組立体には従来から様々な形態がある。例えばフェライト板に銅箔を巻き付けたものや、特開平7-212107号に開示されているように、フェライトシートに銀ペーストで中心導体となるパターンを印刷形成した後、複数のフェライトシートを積層して、一体焼成した積層体構造のもの(図14)等がある。しかし中心導体組立体が外形寸法で1.5 mm×1.5 mm程度と小型化するに伴い、銅箔は0.15 mm程度と薄くなって破断が生じ易くなり、絶縁性を確保しつつ所定の交差角で中心導体を高精度にフェライト板に巻き付けることが困難になりつつある。一方、積層型の中心導体組立体は、フェライトと中心導体が一体的なモノリシック構造を有するため、銅箔を用いた場合の問題点がないが、大きな品質係数Q値を得にくく、抵抗も大きいため、挿入損失等の電気的特性に劣っている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って本発明の目的は、磁性体及び中心導体を一体的に積層したモノリシック構造の中心導体組立体、及びかかる中心導体組立体を具備し、優れた挿入損失を有する非可逆回路素子を提供することである。
【課題を解決するための手段】
【０００８】
本発明の中心導体組立体は、第一の入出力ポートと第二の入出力ポートとの間の第一の並列共振回路を構成する第一のインダクタンス素子及び第一のキャパシタンス素子と、第二の入出力ポートとアースとの間の第二の並列共振回路を構成する第二のインダクタンス素子及び第二のキャパシタンス素子とを備えた非可逆回路素子に用いるもので、
前記第一及び第二のインダクタンス素子を備え、
前記第一のインダクタンス素子を構成する少なくとも1つの第一の中心導体、及び前記第二のインダクタンス素子を構成する第二の中心導体は、複数の磁性体層からなる積層体に一体的に形成されており、
前記第一の中心導体は、前記積層体の第一の主面に形成された第一及び第二の線路と、前記積層体の内部に形成された第三の線路とをビアホールを介して直列に接続してなり、
前記第二の中心導体は、前記第一及び第二の線路の間で前記第三の線路と磁性体層を介して交差するように、前記積層体の第一の主面に形成されていることを特徴とする。【０００９】
第一のインダクタンス素子は複数の第一の中心導体を並列に接続してなるのが好ましい。この構成により、第一のインダクタンス素子の抵抗が低下するとともに、インダクタンスの調整が容易となる。【００１０】
複数の第一〜第三の線路は平行に配置されており、第二の中心導体は第三の線路と磁性体層を介して直交しているのが好ましい。積層体の第二の主面には、第一の中心導体と接続する第一の端子電極、及び第二の中心導体と接続する第二の端子電極が形成されているのが好ましい。複数の第一の線路の並列接続、及び複数の第二の線路の並列接続は、それぞれ積層体内に設けた電極により行なうのが好ましい。【００１１】
本発明の非可逆回路素子は、第一の入出力ポートと第二の入出力ポートとの間の第一の並列共振回路を構成する第一のインダクタンス素子及び第一のキャパシタンス素子と、第二の入出力ポートとアースとの間の第二の並列共振回路を構成する第二のインダクタンス素子及び第二のキャパシタンス素子とを備え、
前記第一及び第二のインダクタンス素子を備えた中心導体組立体であって、前記第一のインダクタンス素子を構成する少なくとも1つの第一の中心導体、及び前記第二のインダクタンス素子を構成する第二の中心導体は、複数の磁性体層からなる積層体に一体的に形成されており、前記第一の中心導体は、前記積層体の第一の主面に形成された第一及び第二の線路と、前記積層体の内部に形成された第三の線路とをビアホールを介して直列に接続してなり、前記第二の中心導体は、前記第一及び第二の線路の間で前記第三の線路と磁性体層を介して交差するように、前記積層体の第一の主面に形成されている中心導体組立体と、
前記中心導体組立体に直流磁界を印加する永久磁石と、
前記第一及び第二のキャパシタンス素子を内蔵した多層基板とを備え、
前記多層基板の主面に前記中心導体組立体が実装されていることを特徴とする。
【発明の効果】
【００１２】
第一の中心導体の一部と第二の中心導体とを積層体の第一の主面の設けると、それらを積層体の内部に設けるより品質係数（Q値）の大きなインダクタンス素子が得られる。さらに第一のインダクタンス素子を構成する第一の中心導体の抵抗を下げることにより、挿入損失特性が改善される。上記構成の中心導体組立体を具備する本発明の非可逆回路素子は、小型でありながら優れた挿入損失特性を有し、帯域幅が広い。そのため、携帯電話機に用いるのに好適である。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施例による非可逆回路素子を示す分解斜視図である。
【図２】本発明の一実施例による非可逆回路素子の等価回路を示す図である。
【図３】本発明の一実施例による中心導体組立体を示す斜視図である。
【図４】図3のA-A断面図である。
【図５】本発明の一実施例による中心導体組立体を示す分解斜視図である。
【図６】本発明の別の実施例による中心導体組立体を示す断面図である。
【図７】本発明の一実施例による非可逆回路素子に用いる多層基板（コンデンサ積層体）を示す分解斜視図である。
【図８】従来の中心導体組立体を示す斜視図である。
【図９】図8のB-B断面図である。
【図１０】従来の中心導体組立体を示す分解斜視図である。
【図１１（ａ）】実施例1及び比較例1，2の非可逆回路素子の挿入損失特性を示すグラフである。
【図１１（ｂ）】実施例1及び比較例1，2の非可逆回路素子のアイソレーション特性を示すグラフである。
【図１２】従来の非可逆回路素子の等価回路を示す図である。
【図１３】従来の非可逆回路素子を示す分解斜視図である。
【図１４】従来の中心導体組立体を示す分解斜視図である。
【発明を実施するための最良の形態】
【００１４】
図1は、本発明の一実施例による非可逆回路素子の構造を示す。非可逆回路素子は、中心導体組立体4、中心導体組立体4を実装するセラミック多層基板（コンデンサ積層体）5、セラミック多層基板5に搭載された抵抗体R及びキャパシタンス素子Cin、中心導体組立体4に直流磁界を印加する永久磁石3、及び磁性ヨークを兼ねた上下の金属ケース1，2からなる。図2は非可逆回路素子の等価回路を示す。インピーダンス整合回路としてのキャパシタンス素子Cinと、信号通過帯域の広帯域化のためのインダクタンス素子Lgを備える以外、この非可逆回路素子の回路は先に説明した2ポートアイソレータと同じである。【００１５】
図3は中心導体組立体4の外観を示し、図4は中心導体組立体4のA-A断面を示し、図5は中心導体組立体4の内部構造を示す。中心導体組立体4は、第一のインダクタンス素子Linを構成する第一の中心導体を形成する第一の線路165a〜165c、第二の線路167a〜167c及び第三の線路160a〜160cと、第二のインダクタンス素子Loutを構成する第二の中心導体150とを備えている。図5に示すように、層S3上で、第一の線路165a〜165c及び第二の線路167a〜167cは第二の中心導体150の両側に対称に配置されている。層S2上に形成された第三の線路160a〜160cは、層S3に設けられたビアホールを介して、第一の線路165a〜165cの一端及び第二の線路167a〜167cの一端と接続している。その結果、第三の線路160a〜160cは第二の中心導体150と磁性体層を介して交差する。この例では、第一〜第三の線路165a〜165c、167a〜167c及び160a〜160cは平行であり、かつ第二の中心導体150と直交しているが、勿論限定的ではない。【００１６】
層S1には共通接続電極170が形成されている。第一の線路165a〜165cの他端は層S1〜S3に設けられたビアホール（図中黒丸で示す）を介して共通の端子電極200cと接続し、第二の線路167a〜167cの他端は層S2，S3に設けられたビアホールを介して層S1の共通接続電極170と接続し、更に共通接続電極170に設けられたビアホールを介して端子電極200dと接続している。第二の中心導体150の両端は、層S1〜S3に設けられたビアホールを介して端子電極200a、200bと接続している。【００１７】
中心導体組立体4を形成するには、まずガーネットフェライト等の磁性セラミック粉末のグリーンシートをドクターブレード法により作製する。磁性セラミック粉末の組成は、例えば(Y1.45Bi0.85Ca0.7)(Fe3.95In0.3Al0.4V0.35)O12（原子比）である。この組成のグリーンシートを作製するには、例えばY2O3、Bi2O3、CaCO3、Fe2O3、In2O3、Al2O3及びV2O5からなる出発原料をボールミルで湿式混合し、得られたスラリーを乾燥した後、850℃で仮焼し、ボールミルで湿式粉砕し、得られた多結晶磁性セラミック粉末に、有機バインダー（例えばポリビニルブチラール）、可塑剤（例えばブチルフタリル・ブチルグリコレート）、及び有機溶剤（例えばエタノール又はブタノール）をボールミルで混合し、粘度を調整した後、ドクターブレード法によりシート状に成形する。グリーンシートの厚さは、焼結後に例えば40μm及び80μmとなるようにする。各グリーンシートに、Ag、Cu等の導電性ペーストを所定パターンに印刷して第一及び第二の中心導体を含む電極パターンを形成するとともに、スルーホールに導電性ペーストを充填してビアホールとする。電極パターンを形成したグリーンシートを積層して熱圧着し、所定のサイズにダイシングソーや鋼刃によりスリットを設けた後焼成して、複数の中心導体組立体を有する集合基板を作製する。集合基板をスリットにより分割して個々の中心導体組立体とし、ビアホールの露出部、表面に現れた線路、及び端子電極をめっきする。なお、集合基板の分割を焼結前に行っても良く、またスリットを焼結後に形成しても良く、さらにめっきをしなくても良い。【００１８】
このようにして得られる中心導体組立体は、例えば1.6 mm×1.3 mm×0.2 mmの外形寸法を有し、各線路は幅0.1 mm及び厚さ20μmであり、第一の線路〜第三の線路の中心間距離（ピッチ）は0.3 mmであり、第三の線路160と第二の中心導体150との間隔は40μmである。ビアホールは直径0.12 mmの円形断面を有するが、別の断面形状でも良い。【００１９】
抵抗を低減するために第三の線路160a〜160cを厚くすると、グリーンシートS2とS3の間隔が広がるので、積層ずれや圧着後の層間剥離（デラミネーション）が生じるおそれがある。これを防ぐために、グリーンシートS2のうち第三の線路160a〜160cを除く領域に、第三の線路160a〜160cと同じ厚さの磁性セラミック粉末ペーストを印刷すれば良い（図6に示す層S2’）。磁性セラミック粉末ペーストは、グリーンシートと同じ磁性セラミック粉末にエチルセルロース等のバインダー及び溶剤を配合することにより調製できる。なお磁性セラミック粉末ペーストの代りに、ホウ珪酸ガラスや低温焼結可能な誘電体のペーストを用いると、層S2’が磁気ギャップとして機能するため、インダクタンス素子の品質係数Qを向上させることができる。【００２０】
図7はセラミック多層基板5の層構成を示す。セラミック多層基板5も一体的に焼結した積層体からなり、その内部にキャパシタンス素子Ci，Cfを形成する容量電極65a〜65d、及びインダクタンス素子Lgを形成するライン電極80を有する。積層体の上面には、中心導体組立体4の端子電極200a〜200dと接続する電極60a〜60cが形成されており、裏面には、金属製下ケース2を一体的に有する樹脂ケース7に形成された実装端子IN、OUT，GNDと接続する入出力端子70a（In）、70b（Out）、及びグランド端子GNDが設けられている。この例ではキャパシタンス素子Cinはセラミック多層基板5に搭載されているが、セラミック多層基板5内の容量電極により形成しても良い。【００２１】
実施例1
樹脂ケース7内に、図7に示すセラミック多層基板5及び図5に示す中心導体組立体4を順に配置して電気的に接続し、さらに図1に示すように永久磁石3及び金属製上ケース1を配置し、例えば2.8 mm×2.5 mm×1.1 mmの非可逆回路素子を構成した。【００２２】
比較例1、2
図8〜図10は比較例1の中心導体組立体を示す。この中心導体組立体は、第一の中心導体用線路160a〜160cを積層体の内部に配置した点で、本発明の中心導体組立体と異なる。比較例2の中心導体組立体は、比較例1の中心導体組立体と逆に第一の中心導体用線路160a〜160cを積層体の表面に有し、第二の中心導体150を積層体の内部に有する。比較例1及び2の中心導体組立体を用いて、上記と同様にして非可逆回路素子を作製した。【００２３】
実施例1及び比較例1、2の非可逆回路素子の挿入損失及びアイソレーションの測定結果をそれぞれ図11(a) 及び図11(b) に示す。実施例1の非可逆回路素子は0.4 dBと優れた挿入損失を有したが、比較例1の非可逆回路素子は約0.8 dBの挿入損失を有し、比較例2の非可逆回路素子は比較例1より約0.1 dB大きい挿入損失を有した。アイソレーションに関しては、実施例1及び比較例1、2の非可逆回路素子はほぼ同等であった。以上から、中心導体組立体における第一及び第二の中心導体の配置が挿入損失特性に大きく影響を及ぼすこと、かつ第一の中心導体の第一及び第二の線路が積層体の第一の主面に形成されるとともに第三の線路が積層体の内部に形成され、第二の中心導体が、第一及び第二の線路の間で第三の線路と磁性体層を介して交差するように第一の主面に形成されていると、優れた挿入損失特性及びアイソレーション特性を有する非可逆回路素子が得られることが分かる。
【図１】
2008093681.tif 000003
【図２】
2008093681.tif 000004
【図３】
2008093681.tif 000005
【図４】
2008093681.tif 000006
【図５】
2008093681.tif 000007
【図６】
2008093681.tif 000008
【図７】
2008093681.tif 000009
【図８】
2008093681.tif 000010
【図９】
2008093681.tif 000011
【図１０】
2008093681.tif 000012
【図１１（ａ）】
2008093681.tif 000013
【図１１（ｂ）】
2008093681.tif 000014
【図１２】
2008093681.tif 000015
【図１３】
2008093681.tif 000016
【図１４】
2008093681.tif 000017
【国際調査報告】
2008093681.tif 000018
2008093681.tif 000019