【手続補正書】
【提出日】平成15年5月13日(2003.5.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
真空マイクロ電子画像デバイス用のハウジングであって、
(a)第１及び第２平面端板及びその間に配置された複数の絶縁中間平面板と、
(b)各々がそれぞれの面積の孔から成る少なくとも３つの前記中間平面板であって、該中間平面板は前記孔が実質的に位置合わせされて直列に配置され、それによって空洞が前記ラミネート構造内に形成され、少なくとも３つの孔面積は直列に非単調に変化する、ところの少なくとも３つの中間平面板と、
から成り、
前記平面端板のひとつは透明壁から成り、透明壁端板の表面上のフォトカソードは前記空洞に面して配置され、シールが前記空洞に面する透明壁の表面を隣接する中間板の表面へ接着し、他の平面端板にマイクロ電子デバイスが配置され、前記空洞内及びフォトカソード表面と前記他の平面端板の表面における前記マイクロ電子デバイスとの間に真空ポケットが形成される、ところのハウジング。
【請求項２】
請求項１に記載のハウジングであって、前記透明壁から成る前記平面端板はガラスから成る、ところのハウジング。
【請求項３】
請求項１に記載のハウジングであって、前記他の平面端板はアノードから成り、前記複数の中間平面板は絶縁セラミックから成る、ところのハウジング。
【請求項４】
請求項２に記載のハウジングであって、前記シールはガラス壁及び隣接するセラミック中間板の表面へ結合される軟金属層から成る、ところのハウジング。
【請求項５】
請求項１に記載のハウジングであって、ゲッタ材料が真空空洞内の少なくとも表面上に配置される、ところのハウジング。
【請求項６】
画像表示を取込むための画像検出器であって、
内部に真空を保持するためのシールされたハウジングであって、前記ハウジングは空洞を画成するセラミックボディから成り、電気的に絶縁された側壁及びベース部材、並びに当該ハウジングの内側面に光を通すための透明な閉塞部材を有するところのハウジングと、
画像からの放射を遮り、前記画像の放射分布に実質的に比例する電子フラックス分布を生成するための、前記閉塞部材の内側面上に配置されたフォトカソードと、
前記ベース部材から支持された半導体デバイス内部の電子感知要素のアレイと、
前記フォトカソードにおける電子フラックスがアレイへの軌道を描くよう、前記フォトカソードに関して加速ポテンシャルを印加するためのアノードポテンシャルの内部ボンディングパッドと、
から成り、前記ハウジングは前記フォトカソードと前記アレイとの間の表面経路長を延長するための内側に突出した側方部材から成る、ところの画像検出器。
【請求項７】
請求項６に記載の画像検出器であって、前記透明な閉塞部材は棚面及び側面を含むリセス内に受容され、前記棚面は前記閉塞部材の周辺部を支持する、ところの画像検出器。
【請求項８】
請求項７に記載の画像検出器であって、軟金属が前記棚面と前記閉塞部材との間に挿入される、ところの画像検出器。
【請求項９】
請求項７に記載の画像検出器であって、軟金属が前記側面と前記閉塞部材との間に挿入される、ところの画像検出器。
【請求項１０】
請求項６に記載の画像検出器であって、少なくともひとつの前記側面は複数の不連続な電気通信導線から成り、前記導線は前記側壁内に一体的に形成される、ところの画像検出器。
【請求項１１】
請求項６に記載の画像検出器であって、ゲッタリング材料が前記フォトカソードの周辺に配置される、ところの画像検出器。
【請求項１２】
ケースレス高電圧真空電子マイクロデバイスであって、
内部に空洞を画成する開放構造であって、前記開放構造は側壁及び端部材から成り、前記側壁は空洞を画成するように内部の開口と実質的に位置合わせされて配置された実質的に平面なセラミック絶縁層から成り、前記側壁の少なくとも３つの層は次々に非単調に変化し、ひとつの前記端部材は前記開放構造に対して真空シールするための閉塞部材から成り、前記閉塞部材は前記開放構造に面して配置されたフォトカソードを含み、残りの前記端部材もまた前記開放構造に対して真空シールするために適応され、半導体チップを含むアノードから成り、前記開放構造は前記空洞の内部から前記壁の外部へ少なくともひとつの前記側壁を通じて形成される複数の高融点金属導線から成る、ところの開放構造と、
前記フォトカソードに接続されかつ前記マイクロデバイスの外部面から分離された前記マイクロデバイス内部の高電圧電極であって、前記金属導線が少なくともひとつの前記平面層の少なくとも表面に配置される、ところの高電圧電極と、から成るケースレス高電圧真空電子マイクロデバイス。
【請求項１３】
外周側方セラミックリップ及び内側に配置された孔によって制限された平面セラミック面へ閉塞部材の真空シールを達成する方法であって、
選択された低融点金属が比較的高い溶解度を示すところの金属化によって前記平面セラミック面を金属化する工程と、
シールが所望される前記孔を包囲する前記金属化平面へ前記低融点金属の予め形成されたガスケットを適用し、流体状態の金属で表面を濡らす工程と、
前記金属の低温流れを外周リップの外側周囲に生じさせかつ前記孔への内側の低温流れを制限する範囲の十分な力で前記金属に対して前記閉塞部材を押付ける工程であって、それによって前記閉塞部材と前記平面との平行関係が容易になるところの工程と、
前記力を解放する工程と、
から成る方法。
【請求項１４】
外周側方セラミックリップ及び内側に配置された孔によって制限される平面セラミック面へ閉塞部材の真空シールを達成する方法であって、
選択された低融点金属が比較的高い湿潤性を示すところの金属化によって前記平面セラミック面を金属化する工程と、
前記低融点金属の予め形成されたガスケットをシールが所望されるところの前記孔を囲む前記金属化平面へ適用し、流体状態の金属で表面を濡らす工程と、
前記外周リップの周囲外側へ前記金属の低温流れを生じさせかつ前記孔への内側の低温流れを制限する範囲の十分な力で前記閉塞部材を前記金属に対して押付ける工程であって、それによって前記平坦面と前記閉塞部材との平行関係が容易になるところの工程と、
前記力を解放する工程と、
から成る方法。
【請求項１５】
フォトカソード及び半導体鋳型から成る真空マイクロ電子デバイスをパッケージする方法であって、
ハウジングを組み立て、前記ハウジング内に空洞を形成する工程であって、前記鋳型及び前記空洞は同様の幾何学的対称性を示す、ところの工程と、
半導体鋳型を前記パッケージ内に挿入する工程と、
前記鋳型を前記パッケージ内で方向付ける工程であって、それによって前記パッケージの体積が有効に使用されるところの工程と、
から成る方法。
【請求項１６】
真空マイクロ電子デバイス用のハウジングであって、
(a)第１及び第２平面端板から成る真空空洞を形成するラミネート構造であって、第１平面端板は空洞に面するフォトカソードを支持するガラスから成り、複数の中間平面セラミック絶縁板がその間に配置される、ところのラミネート構造と、
(b)各々が重複するそれぞれの面積の別個の孔から成る少なくとも２つの中間プレートであって、前記少なくとも２つの中間プレートは直列かつ前記重複する孔と実質的に位置合わせされて配置され、孔を重複させかつ前記孔の側壁を前記中間板の別個の孔の面積が非単調になるよう位置合わせすることによって、前記ラミネート構造内に空洞を形成する、ところの中間板と、
(c)空洞に面する前記端板上の位置で第２の前記平面端板によって支持されるマイクロ電子チップと、
から成るハウジング。
【請求項１７】
請求項１６に記載のハウジングであって、ゲッタ材料が少なくともひとつの前記平面端板上に配置される、ところのハウジング。
【請求項１８】
画像表示を取り込むための画像検出器であって、
内部に真空を保持するためのシールされたハウジングであって、前記ハウジングは空洞を画成するセラミックボディから成り、電気的に絶縁の側壁及びベース部材並びに前記ハウジングの内部面へ光を通すための透明な閉塞部材を有するところのハウジングと、
画像からの放射を遮りかつ画像の放射分布に実質的に比例する電子フラックス分布を生成するために前記透明な閉塞部材の内側面上に配置されたフォトカソードと、
前記ベース部材から支持された半導体デバイス内の電子感知要素のアレイと、
前記フォトカソードから前記半導体アレイへ前記電子フラックスの軌道を生成するべく前記フォトカソードに関して加速ポテンシャルを印加するためのアノードポテンシャルの内部ボンディングパッドと、
から成り、前記ハウジングは前記フォトカソードと前記アノードとの間で表面経路を延長するための外側に突出した側方部材から成る、ところの画像検出器。
【請求項１９】
ケースレス高電圧マイクロ電子デバイスであって、側方絶縁壁を有する真空空洞と、前記空洞の端部をシールする透明な壁の内側面上のフォトカソードと、前記デバイス内の電極へ高電圧を結合するための前記デバイスの壁構造を通じて延長した金属化経路と、前記電極と前記フォトカソードとの間の前記デバイス内で内側に配置された電気的結合と、前記高電圧は前記デバイス内の前記電極へ高電圧を接続する前記金属化経路を除き前記デバイスの外部表面から分離されており、前記空洞の反対端をシールする第２の壁上の前記透明な壁に対向する空洞の端部に配置された前記フォトカソードから前記真空空洞を横切る電子を受け取りかつ増加させるためのマイクロ電子チップと、前記チップからの信号を前記デバイスの外部へ送るため前記マイクロ電子チップへ接続されたビアと、を含むケースレス高電圧マイクロ電子デバイス。
【請求項２０】
単体真空マイクロ電子画像装置を作成する方法であって、
第１及び第２平面端板並びにそれらの間に配置された複数の絶縁中間平面板から成る構造体をラミネートする工程であって、前記端板のひとつは表面上にフォトカソードを有する透明壁から成るところの工程と、
少なくとも３つの前記中間板を互いに対して配置することにより前記ラミネートされた構造体内に空洞を形成する工程であって、前記中間板の各々は前記板が互いに対して配置される際前記ラミネートされた構造体内に空洞を形成するべく内部に孔を有するよう選択されており、互いに直列に配置されるとき前記少なくとも３つの板は非単調的に変化する孔を有する、ところの工程と、
空洞に面する前記フォトカソード面を有する中間板上に前記透明端板を配置しかつ接着する工程と、
透明壁を有する前記端板に対向する他の端板にマイクロ電子デバイスを配置しかつ接着する工程と、
前記空洞内に真空ポケットを作成する工程と、
から成る方法。
【請求項２１】
請求項２０に記載の方法であって、さらに軟金属層を有する中間板上へ前記透明端板を接着する工程を含む、方法。
【請求項２２】
請求項２０に記載の方法であって、さらに前記単体真空マイクロ電子画像装置の前記真空領域内にゲッタ材料を配置する工程を含む、方法。
【請求項２３】
少なくとも３つの絶縁セラミック平坦板内に孔を作成することから成るケースレス高電圧マイクロデバイスを動作するための方法であって、
前記平坦板が一緒に配置されたとき、前記孔が非単調的に変化するところの内部空洞を形成するべく前記板の孔を一緒に配置する工程と、
前記空洞に面するフォトカソード面を有する前記空洞の一端においてその面にフォトカソードを有する透明エンド層を配置する工程と、
前記空洞の他端に半導体チップを有するアノードを配置し、前記空洞構造に面する他端へカソードをシールする工程と、
前記空洞内を真空引きし、絶縁セラミック平坦板の隣りに透明エンド層をシールする工程と、
前記デバイスの外へ信号を送信するべく壁の内側から外側へ、マイクロデバイスの側方壁の少なくともひとつのビアを通じて高融点導線を配置する工程と、
マイクロデバイスの残りの外部面からの電圧を絶縁しかつ接地ポテンシャルの約２０V以内の電圧を前記半導体チップに結合しながら、前記マイクロデバイスの背面を通じて前記フォトカソードへ高い負電圧を結合する工程と、
から成る方法。
【請求項２４】
請求項２３に記載の方法であって、透明エンド層が軟金属を使って隣りのセラミック平坦板へシールされる、ところの方法。
【請求項２５】
請求項１４に記載の方法であって、金属の前記ガスケットはインジウムから成る、ところの方法。
【請求項２６】
請求項１５に記載の方法であって、前記空洞は非単調的に配置された平坦絶縁セラミック層によって画成される、ところの方法。
【請求項２７】
請求項２３に記載の方法であって、電子感知要素のアレイは半導体チップ内に与えられ、画像情報はビアを通じて電子情報をディスプレイ装置へ送ることによって作成される、ところの方法。