(57)【要約】  信号を受信するレシーバ（３）と、信号を出力するドライバ（２）と、レシーバ（３）の入力端に接続される振幅検出器を有する振幅測定部（１０）およびレシーバ（３）の出力端に接続される位相検出器を有するジッタ測定部（２０）のうちの少なくとも一方を備え、ドライバ（２）の出力端（２ａ）とレシーバ（３）の入力端（３ａ）とを接続することによって、ドライバ出力の振幅およびジッタのうちの少なくとも一方の測定を行う。
2008152695.tif 000002
【特許請求の範囲】
【請求項１】
信号を受信するレシーバと、
信号を出力するドライバと、
前記レシーバの入力端に接続される振幅検出器を有する振幅測定部および前記レシーバの出力端に接続される位相検出器を有するジッタ測定部のうちの少なくとも一方を備え、
前記ドライバの出力端と前記レシーバの入力端とを接続することによって、ドライバ出力の振幅およびジッタのうちの少なくとも一方の測定を行うことを特徴とする電子装置。
【請求項２】
さらに、前記ドライバの出力端と前記レシーバの入力端とを接続するループバック回路を自装置内に備え、前記ドライバの出力端と前記レシーバの入力端との接続は、該ループバック回路で行うことを特徴とする請求項１に記載の電子装置。
【請求項３】
さらに、前記ドライバの振幅を制御する振幅制御器を備えることを特徴とする請求項１または２に記載の電子装置。
【請求項４】
さらに、前記ドライバのディレイを制御するディレイ制御器を備えることを特徴とする請求項１〜３のいずれか１項に記載の電子装置。
【請求項５】
前記ドライバの出力と外部からの基準電圧とを比較する第１の電圧比較器を備え、前記ドライバの出力振幅のキャリブレーションを行なうことを特徴とする請求項１〜４のいずれか１項に記載の電子装置。
【請求項６】
前記振幅測定部は、前記振幅検出器により検出されたドライバ出力振幅に対応する電圧と、外部からの基準電圧とを比較する第２の電圧比較器を備え、前記ドライバの出力振幅のキャリブレーションを行なった後、前記ループバック回路を介してドライバの出力を前記振幅検出器に入力し、前記第２の電圧比較器の出力に基づいて前記振幅検出器のキャリブレーションを行なうことを特徴とする請求項５に記載の電子装置。
【請求項７】
前記ジッタ測定部の位相検出器は、前記レシーバの出力が入力する一方の入力端と、位相クロックが入力する他方の入力端とを有し、前記一方の入力端に前記電子装置外部から外部クロックを入力して、前記位相検出器のキャリブレーションを行うことを特徴とする請求項１〜６のいずれか１項に記載の電子装置。
【請求項８】
前記位相検出器のキャリブレーションを行った後、前記ディレイ制御器により所定のジッタをドライバ出力に与え、前記ループバック回路を介して前記レシーバに入力し、前記レシーバの出力を前記位相検出器の前記一方の入力端に入力することにより、前記ディレイ制御器のキャリブレーションを行うことを特徴とする請求項７に記載の電子装置。
【請求項９】
請求項１〜８のいずれか１項に記載の電子装置が実装されていることを特徴とする装置。
【請求項１０】
信号を受信するレシーバと、信号を出力するドライバと、前記レシーバの入力端に接続される振幅検出器を有する振幅測定部および前記レシーバの出力端に接続される位相検出器を有するジッタ測定部のうちの少なくとも一方、を備える電子装置の試験方法であって、
前記ドライバの出力端と前記レシーバの入力端とを接続し、
前記ドライバから信号を出力し、
前記振幅測定部が備えられている場合、前記振幅測定部は、前記ドライバから出力された信号の振幅を測定し、前記ジッタ測定部が備えられている場合、前記ジッタ測定部は、前記ドライバから出力された信号のジッタを測定する、
ことを特徴とする試験方法。
【請求項１１】
前記ドライバの出力端と前記レシーバの入力端との接続は、自装置内に備えられた、ドライバの出力端から前記レシーバの出力端を接続するループバック回路により行われることを特徴とする請求項１０に記載の試験方法。
【請求項１２】
さらに、前記ドライバの振幅を、前記レシーバの最小受信振幅値に設定して、前記ドライバから出力する信号の疎通を確認することを特徴とする請求項１０または１１に記載の試験方法。
【請求項１３】
さらに、前記ドライバのディレイを、前記レシーバの最大ジッタ耐力量に制御して、前記ドライバから出力する信号の疎通を確認することを特徴とする請求項１０〜１２のいずれか１項に記載の試験方法。
【請求項１４】
さらに、前記試験の前に、前記ドライバの出力と外部からの基準電圧とを比較し、前記ドライバの出力振幅のキャリブレーションを行なうことを特徴とする請求項１０〜１３のいずれか１項に記載の試験方法。
【請求項１５】
前記ドライバの出力振幅のキャリブレーションを行なった後、前記ループバック回路を介してドライバの出力を前記振幅検出器に入力し、前記振幅検出器により検出されたドライバ出力振幅に対応する電圧と、外部からの基準電圧とを比較することにより、前記振幅検出器のキャリブレーションを行なうことを特徴とする請求項１４に記載の試験方法。
【請求項１６】
さらに、前記試験の前に、前記位相検出器の前記レシーバの出力が入力される入力端に外部クロックを入力し、前記位相検出器で使用される位相クロックと前記外部クロックを比較することにより、前記位相検出器のキャリブレーションを行う請求項１０〜１５のいずれか１項に記載の試験方法。
【請求項１７】
前記位相検出器のキャリブレーションを行った後、前記ディレイ制御器により所定のジッタをドライバ出力に与え、前記ループバック回路を介して前記レシーバに入力し、前記レシーバの出力を前記位相検出器の前記一方の入力端に入力することにより、前記ディレイ制御器のキャリブレーションを行うことを特徴とする請求項１６に記載の試験方法。
【請求項１８】
信号を受信するレシーバと、信号を出力するドライバと、前記レシーバの入力端に接続される振幅測定部および前記レシーバの出力端に接続されるジッタ測定部のうちの少なくとも一方を製造する製造工程と、
請求項１０〜１７のいずれか１項に記載の試験方法を用いる試験工程と
を有することを特徴とする電子装置の製造方法。
【請求項１９】
信号を受信するレシーバと、信号を出力するドライバと、前記レシーバの入力端に接続される振幅検出器を有する振幅測定部および前記レシーバの出力端に接続される位相検出器を有するジッタ測定部のうちの少なくとも一方と、を備える電子装置に対して、前記レシーバの入力端と前記ドライバの出力端とを接続した後、試験を実行させるプログラムであって、
前記プログラムは、
前記ドライバから信号を出力させ、
前記レシーバの入力端に接続される振幅測定部および前記レシーバの出力端に接続されるジッタ測定部のうちの少なくとも一方により、前記ドライバから出力された信号の振幅および位相の少なくとも一方を測定させる
ことを特徴とするプログラム。
【請求項２０】
さらに、前記ドライバの振幅を、前記レシーバの最小受信振幅値に設定して、前記ドライバから信号を出力させること、および前記ドライバのディレイを、前記レシーバの最大ジッタ耐力量に制御して、前記ドライバから信号を出力させることのうちの少なくとも一方を行わせて、信号の疎通を確認させることを特徴とする請求項１９に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば高速動作を行う集積回路のような電子装置であって、装置の特性を測定する試験を行うことができる電子装置、電子装置の試験方法および製造方法等に関する。
【背景技術】
【０００２】
近年、ブロードバンド・インターネットの普及により、ネットワークの高速化、大容量化のみならず、通信装置、サーバ、ストレージ内でもより高速な電子回路あるいは電子装置が求められている。このような電子回路のうちの例えば入出力回路（Ｉ／Ｏ）についても、各種の高速Ｉ／Ｏが開発されている。ここで高速Ｉ／Ｏとは、集積回路（ＬＳＩ）に組み込まれた入出回路で、データレートで１Ｇｂｐｓ以上の速度をもつ入出力回路をいうが、このような高速Ｉ／Ｏでは、その高速動作に起因して出荷試験を行うことが困難であった。すなわち、外部回路を用いてテスト信号を入力しようとしても、入力できる周波数（数１００ＭＨｚ）および信号（ＤＣ入力）に制限があるので、高速Ｉ／Ｏの試験としては有効ではなかった。したがって、従来では、ＢＩＳＴ（built-in self-test）回路を集積回路に埋め込んで、信号が通るか否かを試験する信号疎通の試験しか行われていなかった。【０００３】
信号疎通の試験しか行わないと、信号疎通の試験で良と判定された素子でも、装置に組み込むと、組み込んだ素子の特性と基板による信号損失等の結果、信号の正常な導通が得られない場合があった。さらには、信号疎通の試験だけではなく、入出力信号の振幅を測定するあるいはジッタ耐力を確認できる外部試験装置を開発しようとしても、費用がかかりすぎて現実的ではなかった。
なお、ジッタ測定については、特許文献１、２に記載されている技術が公知であり、ループバックテストについては、特許文献３に記載されている技術が公知である。【０００４】
【特許文献１】特許第３７２４８０３号公報
【特許文献２】実開平５−４１２３２号公報
【特許文献３】特開２００４−３２８３６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、前記問題点に鑑み、自装置の試験を可能とする測定部を組み込んだ電子装置、電子装置の検査方法等を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一態様は、信号を受信するレシーバと、
信号を出力するドライバと、前記レシーバの入力端に接続される振幅検出器を有する振幅測定部および前記レシーバの出力端に接続される位相検出器を有するジッタ測定部のうちの少なくとも一方を備え、前記ドライバの出力端と前記レシーバの入力端とを接続することによって、ドライバ出力の振幅およびジッタのうちの少なくとも一方の測定を行うことを特徴とする電子装置を提供する。【０００７】
さらに、前記ドライバの出力端と前記レシーバの入力端とを接続するループバック回路を自装置内に備え、前記ドライバの出力端と前記レシーバの入力端との接続は、該ループバック回路で行うようにすることもできる。【０００８】
さらに、前記ドライバの振幅を制御する振幅制御器を備えるようにしてもよい。また、前記ドライバのディレイを制御するディレイ制御器を備えるようにしてもよい。
前記ドライバの出力と外部からの基準電圧とを比較する第１の電圧比較器を備え、前記ドライバの出力振幅のキャリブレーションを行なうように構成してもよい。【０００９】
前記振幅測定部は、前記振幅検出器により検出されたドライバ出力振幅に対応する電圧と、外部からの基準電圧とを比較する第２の電圧比較器を備え、前記ドライバの出力振幅のキャリブレーションを行なった後、前記ループバック回路を介してドライバの出力を前記振幅検出器に入力し、前記第２の電圧比較器の出力に基づいて前記振幅検出器のキャリブレーションを行なうように構成してもよい。【００１０】
前記ジッタ測定部の位相検出器は、前記レシーバの出力が入力する一方の入力端と、位相クロックが入力する他方の入力端とを有し、前記一方の入力端に前記電子装置外部から外部クロックを入力して、前記位相検出器のキャリブレーションを行うように構成してもよい。【００１１】
前記位相検出器のキャリブレーションを行った後、前記ディレイ制御器により所定のジッタをドライバ出力に与え、前記ループバック回路を介して前記レシーバに入力し、前記レシーバの出力を前記位相検出器の前記一方の入力端に入力することにより、前記ディレイ制御器のキャリブレーションを行うように構成してもよい。
本発明の第２の態様によると、以上説明した電子装置の少なくとも１つがが実装されていることを特徴とする装置が提供される。【００１２】
本発明の第３の態様によると、信号を受信するレシーバと、信号を出力するドライバと、前記レシーバの入力端に接続される振幅検出器を有する振幅測定部および前記レシーバの出力端に接続される位相検出器を有するジッタ測定部のうちの少なくとも一方、を備える電子装置の試験方法であって、前記ドライバの出力端と前記レシーバの入力端とを接続し、前記ドライバから信号を出力し、前記振幅測定部が備えられている場合、前記振幅測定部は、前記ドライバから出力された信号の振幅を測定し、前記ジッタ測定部が備えられている場合、前記ジッタ測定部は、前記ドライバから出力された信号のジッタを測定する、ことを特徴とする試験方法が提供される。【００１３】
前記ドライバの出力端と前記レシーバの入力端との接続は、自装置内に備えられた、ドライバの出力端から前記レシーバの出力端を接続するループバック回路により行われることができる。【００１４】
さらに、前記ドライバの振幅を、前記レシーバの最小受信振幅値に設定して、前記ドライバから出力する信号の疎通を確認することもできる。【００１５】
さらに、前記ドライバのディレイを、前記レシーバの最大ジッタ耐力量に制御して、前記ドライバから出力する信号の疎通を確認することもできる。【００１６】
さらに、前記試験の前に、前記ドライバの出力と外部からの基準電圧とを比較し、前記ドライバの出力振幅のキャリブレーションを行なうことができる。【００１７】
前記ドライバの出力振幅のキャリブレーションを行なった後、前記ループバック回路を介してドライバの出力を前記振幅検出器に入力し、前記振幅検出器により検出されたドライバ出力振幅に対応する電圧と、外部からの基準電圧とを比較することにより、前記振幅検出器のキャリブレーションを行なうことができる。【００１８】
さらに、前記試験の前に、前記位相検出器の前記レシーバの出力が入力される入力端に外部クロックを入力し、前記位相検出器で使用される位相クロックと前記外部クロックを比較することにより、前記位相検出器のキャリブレーションを行うことができる。【００１９】
前記位相検出器のキャリブレーションを行った後、前記ディレイ制御器により所定のジッタをドライバ出力に与え、前記ループバック回路を介して前記レシーバに入力し、前記レシーバの出力を前記位相検出器の前記一方の入力端に入力することにより、前記ディレイ制御器のキャリブレーションを行うことができる。【００２０】
本発明の第３の態様によると、信号を受信するレシーバと、信号を出力するドライバと、前記レシーバの入力端に接続される振幅測定部および前記レシーバの出力端に接続されるジッタ測定部のうちの少なくとも一方を製造する製造工程と、上記説明した試験方法のいずれか１つを用いる試験工程とを有することを特徴とする電子装置の製造方法が提供される。【００２１】
本発明の第４の態様によると、信号を受信するレシーバと、信号を出力するドライバと、前記レシーバの入力端に接続される振幅検出器を有する振幅測定部および前記レシーバの出力端に接続される位相検出器を有するジッタ測定部のうちの少なくとも一方と、を備える電子装置に対して、前記レシーバの入力端と前記ドライバの出力端とを接続した後、試験を実行させるプログラムであって、前記プログラムは、前記ドライバから信号を出力させ、前記レシーバの入力端に接続される振幅測定部および前記レシーバの出力端に接続されるジッタ測定部のうちの少なくとも一方により、前記ドライバから出力された信号の振幅および位相の少なくとも一方を測定させることを特徴とするプログラムが提供される。【００２２】
さらに、前記ドライバの振幅を、前記レシーバの最小受信振幅値に設定して、前記ドライバから信号を出力させること、および前記ドライバのディレイを、前記レシーバの最大ジッタ耐力量に制御して、前記ドライバから信号を出力させることのうちの少なくとも一方を行わせて、信号の疎通を確認させることができる。
【発明の効果】
【００２３】
従来では製造された電子回路に対して信号の疎通試験しかできなかったが、本発明によると、電子回路の振幅あるいはジッタを測定することができるので、出荷前に仕様を満足しているか否かを判別することが可能となる。さらに、ドライバの振幅設定器を配置すれば、最小入力振幅値を確認することもできる。また、ドライバのディレイ制御器を配置すれば、入力ジッタ耐力を確認することができる。さらには、外部から基準信号を入力して各部のキャリブレーションも容易に行うことができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施形態である振幅測定を説明する図である。
【図２】本発明の実施形態に用いるループバック回路の一例を説明する図である。
【図３】本発明の第２の実施形態であるジッタ測定を説明する図である。
【図４】本発明の第３の実施形態である最小入力振幅値の確認と、第４の実施形態である入力ジッタ耐力の確認を説明する図である。
【図５】本発明の一実施形態のドライバ出力のキャリブレーションのための回路を示す。
【図６】本発明の一実施形態の振幅検出器のキャリブレーションのための回路を示す。
【図７】本発明の一実施形態の位相検出器のキャリブレーションのための回路を示す。
【図８】本発明の一実施形態のディレイ制御器のキャリブレーションのための回路を示す。
【図９】本発明の一実施形態の概要を示すブロック図である。
【図１０】本発明の一実施形態である集積回路の製造方法を説明する図である。
【図１１】本発明の集積回路を搭載した配線板からなる装置を説明する図である。
【符号の説明】
【００２５】
１０    出力振幅測定部
２ａ    出力端子
３ａ    入力端子
８、８ａ    ループバック回路
２０    ジッタ測定部
５０    配線板
５１、５２    集積回路
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して、本発明の実施の形態を説明する。各図面で、同一の符号は同一の構成要素を示す。【００２７】
図１は、本発明の第１の実施形態である出力振幅測定部を有する高速Ｉ／Ｏの概要を示す図である。出力振幅部は、高速Ｉ／Ｏとともに集積回路の一部として、半導体プロセスにより、集積回路内に作り込まれている。【００２８】
高速Ｉ／Ｏの出力部では、シリアライザ１によりパラレルデータからシリアルデータに変換された後、出力ドライバ２からシリアルデータが出力される。【００２９】
また、高速Ｉ／Ｏの入力部では、レシーバ３によりシリアルデータが受信され、レシーバ３から出力されるシリアルデータは、クロックを抽出するＣＤＲ（Clock Data Recovery）４に入力する。ＣＤＲ４から抽出されたクロックは、カンマ検出器６を介してワードアライナあるいはバイトアライナ７に入力する。【００３０】
一方、ＣＤＲ４から出力されたシリアルデータは、デシリアライザ５に入力する。デシリアライザ５は、バイトアライナ７によって、デシリアライザ５のパラレルデータのタイミングがそろうように制御され、シリアルデータをパラレルデータに変換する。【００３１】
以上の、高速Ｉ／Ｏの入力部と出力部の構成は公知である。本発明の第１の実施形態では、高速Ｉ／Ｏの入力部と出力部を自己対向させる。すなわち、ドライバ２の出力端２ａとレシーバ３の入力端３ａとをループバック回路８により接続して、ドライバ２の出力をレシーバ３に入力させる。さらに、レシーバ３の入力端３ａに接続する出力振幅測定部１０を設ける。【００３２】
出力振幅測定部１０は、レシーバ３の入力端３ａに接続する振幅検出器１１と、この振幅検出器１１から出力される振幅に対応するＡＣ出力をＤＣに変換するＡＣ・ＤＣ変換器１２と、ＡＣ・ＤＣ変換器１２の出力を電圧に変換する電圧検出器１３と、電圧検出器１３の出力を記憶するメモリ１４を有する。【００３３】
図１に示すように、ループバック回路８は、集積回路の外部に設けられる配線で構成することができる。しかしながら、ループバック回路８は、集積回路に形成されるプリント配線のような回路で集積回路と一体に構成してもよい。【００３４】
図２は、集積回路内に設けたループバック回路を説明するための図である。図２では、説明を容易にするために、図１では２本の線で示したループバック回路８に対応する集積回路内のループバック回路８ａを１本の線で示している。【００３５】
図２に示すように、集積回路内に配線８ａを設け、例えば半導体スイッチのようなスイッチ８ｂと８ｃを介して、ドライバ２の出力端２ａおよびレシーバ３の入力端３ａを、配線８ａに接続する。そして、スイッチ８ｂと８ｃをＯＮすることにより、ループバック回路を形成して、試験を行うようにする。なお、他の実施形態でも、外部のループバック回路８を採用するか、内部のループバック回路８ａを採用するかは、必要に応じて選択可能である。【００３６】
第１の実施形態では、ループバック回路を形成し、ドライバ２の出力とレシーバ３の入力を自己対向させた後、出力ドライバ３は、０１交番のシリアルデータを出力する。出力された０１交番のシリアルデータは、レシーバ３とともに振幅検出器１１に入力する。振幅検出器１１で検出された振幅は、ＡＣ・ＤＣ変換部１２に入力してＤＣ信号に変換される。変換されたＤＣ信号は、電圧検出器１３に入力して電圧を検出する。検出された電圧は、メモリに振幅情報として記憶されるとともに、定格値の範囲内か否かが判断される。【００３７】
このようにすると、従来疎通試験しかできなかったのが、信号振幅の定量的な試験が可能となる。また、ボードに複数の集積回路を実装した後のテストで不具合が発生した場合でも、どの集積回路が不良であるかの特定が簡単となる。【００３８】
本発明の第２の実施形態は、データのビット列で発生するエッジのずれであるジッタを測定するものである。図３に、第２の実施形態である出力ジッタを測定するジッタ測定部を備える高速Ｉ／Ｏの概要を示す。ジッタ測定部は、高速Ｉ／Ｏとともに集積回路の一部として組み込まれている。【００３９】
第２の実施形態の高速Ｉ／Ｏも、第１の実施形態と同様の入力部と出力部を備える。第２の実施形態では、入力部のレシーバ３の出力に、ジッタ測定部２０が接続されている。
ジッタ測定部２０は、レシーバ３の出力が一方の入力端に接続するｎ個の位相検出器２１と、ｎ個の位相検出器２１の他方の入力端に接続する位相クロック発生器２６と、ｎ個の位相検出器２１の出力が入力するレジスタ２２と、レジスタ２２の出力が記憶されるメモリ２３と、メモリ２３に接続するジッタ解析器２４とを備える。また、位相クロック発生器２６には、位相クロックの基準となる基準クロックを発生する基準クロック発生器２７が接続される。【００４０】
出力ジッタを測定するには、まずドライバ２の出力端２ａとレシーバ３の入力端３ａとをループバック接続して、ドライバ２の出力をレシーバ３に入力させるようにする。ドライバ２は、所定の０１交番のデータを出力する。ドライバ３からのデータを受信したレシーバ３からの出力は、ＣＤＲ４に入力するとともに、ｎ個の位相検出器２１の一方の入力端に入力する。ｎ個の位相検出器２１の他方の入力端には、位相クロック発生器２６から、それぞれ０．０１ＵＩ（Unit Interval）分の位相差をもつ位相クロックが入力する。位相クロック発生器２６は、基準クロック発生器２７から入力する基準クロックを基に位相検出器に与える位相クロックを生成する。基準クロック発生器２７は、ＬＳＩの外部に配置してもよいが、本実施形態では、ＬＳＩの内部のものを利用している。【００４１】
０．０１ＵＩ分の位相差をもった位相クロックが入力するｎ個の位相検出器２１は、レシーバ３の０．０１ＵＩ分ごとのデータを検出して、レジスタ２２に一時記憶して、メモリ２３に格納する。位相検出器２１による位相検出、レジスタ１１による一時記憶、そしてメモリへの格納の工程を数百回行った後、メモリ２３に格納した情報を読み出して、ジッタ解析器によりジッタ量を算出する。算出したジッタ量は、所定の基準ジッタ量と比較して、良不良を判定することができる。なお、算出したジッタ量は、例えば出力ポート（図示せず）内のメモリに記憶するようにしてもよいし、メモリ２３に戻して格納しておくこともできる。【００４２】
第２の実施形態では、従来では行えなかったジッタの測定を行うことができ、また、ボードに複数の集積回路を実装した後のテストでは、どの集積回路が不良であるかの特定が容易となる。
図４は、第３の実施形態である最小入力振幅値を確認する方法および第４の実施形態である入力ジッタ耐力を確認する方法を示す図である。【００４３】
第３の実施形態では、レシーバ３の最小入力振幅値を確認する。そのために、ドライバ２の出力振幅を設定する振幅設定器３１を配置する。振幅設定器３１は、レシーバ３の定格値の範囲外となるようなドライバの出力振幅をも設定できる。そして、ドライバ２の出力端２ａとレシーバ３の入力端３ａとをループバック接続して、ドライバ２の出力をレシーバ３に入力させるようにする。【００４４】
次に、ドライバ２を駆動してドライバ２から所定のデータを出力させる。その後、レシーバ３への入力信号がレシーバ３の最小入力振幅値となるように、振幅設定器３１によりドライバ２の出力振幅を設定する。この状態で、ドライバ２からの出力が、レシーバ３を通って信号の疎通ができているか否かを確認する。
第４の実施形態は、受信側がビットエラーレートを低下させずにジッタをトラッキングできる能力を示すジッタ耐力を確認する方法である。
第４の実施形態では、ドライバ２のディレイ量を制御できるディレイ制御器３２を配置する。このディレイ制御器３２は、レシーバ３の定格値の範囲外となるようなドライバ出力のディレイ量をも設定できる。そして、ドライバ２の出力端２ａとレシーバ３の入力端３ａとをループバック接続して、ドライバ２の出力をレシーバ３に入力させるようにする。【００４５】
次に、ドライバ２を駆動してドライバ２から所定のデータを出力させる。その後、レシーバ３への入力信号がレシーバ３が許容する最大ジッタ耐力量をもつように、ディレイ制御手段３２によりドライバ２の出力信号にジッタを付与する。この状態で、ドライバ２からの出力が、レシーバ３を通って信号の疎通ができているか否かを確認する。【００４６】
第３および第４の実施形態では、従来の疎通試験ではできなかった、最小入力振幅値および最大入力ジッタ耐力量を確認することができる。【００４７】
以上、出荷試験が可能となる本発明の実施形態を説明したが、次に、本発明の実施形態によるキャリブレーションについて説明する。本発明の実施形態によれば、外部から基準信号を入力することにより、キャリブレーションを行うことができる。【００４８】
図５は、出力振幅測定部の出力振幅検出器のキャリブレーションの前提となるドライバ出力のキャリブレーションを説明する図であり、図６は、出力振幅測定部の出力振幅検出器のキャリブレーションを説明する図である。出力振幅検出器１１のキャリブレーションを行う前に、出力ドライバ２のキャリブレーションを行う必要があるので、まず、図５を参照して、ドライバ出力のキャリブレーションを説明する。【００４９】
図５に示すように、出力ドライバ２の出力のキャリブレーションのために、電圧比較器４３を備える。電圧比較器４３には、ドライバ２から出力される出力電圧と、外部の基準電圧発生回路４１から出力される外部基準電圧が入力する。電圧比較器４３の出力はメモリ４４に記憶される。なお、電圧比較器４３とメモリ４４は、図６に示す電圧比較器４２とメモリ２４を用いてもよい。【００５０】
ドライバ２の出力のキャリブレーションは、次ぎのようにして行われる。一方で、外部の基準電圧発生器４１から出力される基準電圧が、電圧比較器４２の一方の入力端子に入力する。他方、出力ドライバ２は、外部基準電圧と同等の電圧設定でＨレベルの直流信号を出力し、電圧比較器４２の他方の入力端子に入力する。電圧比較器４２では、外部基準電圧と出力ドライバ２の出力電圧を比較する。その結果、誤差があれば、ドライバ４２の設定を変更していき、誤差がなくなる設定を探す。見出された誤差のない設定は、メモリ１４に記憶される。【００５１】
そして、出力ドライバ２の出力振幅を設定する際には、メモリ１４に記憶された誤差のない設定を使用することにより、出力ドライバ２は、基準電圧発生器４１から出力される基準電圧と同一の電圧を出力することができる。【００５２】
次に、図５を参照して、振幅検出器１１のキャリブレーションを説明する。キャリブレーションを行うために、入力振幅測定部１０に電圧比較器４２を設ける。電圧比較器４２は、２個の入力端子を備え、一方の入力端子には、振幅検出器１１で検出されたドライバ２の出力振幅に対応する電圧が電圧検出器１３から入力するとともに、他方の端子には、外部の基準電圧発生器４１から出力される外部基準電圧とが入力する。【００５３】
振幅検出器１１のキャリブレーションは、ループバック接続により、ドライバ２の出力とレシーバ３の入力を自己対向させた後、基準電圧発生器４１から出力される外部基準電圧と同一電圧をドライバ２から出力させて、電圧比較器４２により比較することにより行われる。【００５４】
出力ドライバ２は、外部の基準電圧と同等の出力がでるように、図５のキャリブレーションの結果を考慮して出力ドライバを調整し、０１交番の交流データを出力する。ドライバ２の出力端２ａとレシーバ３の入力端３ａとはループバック接続してあるので、ドライバ２の出力は、レシーバ３に入力するとともに、振幅検出器１１に入力する。【００５５】
振幅検出器１１によって検出された振幅は、ＡＣ・ＤＣ変換器１２により、直流出力に変換され、電圧検出器１３でその電圧が検出される。電圧検出器１３で検出された電圧は、電圧比較器４２の一方の入力端に入力し、外部の基準電圧発生器４１から出力される外部基準電圧は、電圧比較器４２の他方の入力端に入力される。このようにして、電圧検出器１３で検出された電圧と外部基準電圧とが、電圧比較器４２により比較される。比較の結果である差分は、メモリ１４に記憶される。以後、電圧検出器１３で検出される電圧値は、記憶された差分により修正される。【００５６】
図７は、位相検出部２０の位相検出器２１のキャリブレーションを説明する図である。
位相検出器２１のキャリブレーションを実行するために、位相検出部２０のレシーバ３からの信号がｎ個の位相検出器２１に入力する回路に、例えば半導体スイッチで構成されるような切替スイッチ２８を設ける。切替スイッチ２８は、レシーバ３からの信号と外部クロック発生器４５からの外部クロックとを切替えて、いずれかをｎ個の位相検出器２１に入力する。外部クロック発生器４５は、基準クロック発生器２７から出力する基準クロックに対して所定の位相差を有するクロックを出力する。【００５７】
位相検出器２１のキャリブレーションは、次ぎのように行われる。外部クロック発生器４５から、基準クロック発生器２７から出力する基準クロックに対して所定の位相差を有するクロックを、ｎ個の位相検出器の一端に入力する。各位相検出器２１は、位相クロック発生器２６から０．０１ＵＩ分の位相差をもつクロックが他端に入力されているので、各位相検出器２１は、それぞれの位相の差分を検出する。各位相検出器２１により検出された位相の差分は、レジスタ２２を介してメモリ２３に記憶される。メモリ３２に記憶された位相の差分は、ジッタ解析器２４により、外部クロック発生器４５からのクロックとの誤差を算出する。算出された誤差は、位相検出回路２０の出力の補正に用いられる。【００５８】
位相検出器２１のキャリブレーションが終了すると、出力ジッタを与えるディレイ制御器３２のキャリブレーションを行うことができる。【００５９】
図８は、出力ジッタを与えるディレイ制御器のキャリブレーションを説明する図である。位相検出部すなわち受信側のジッタ検出器のキャリブレーションが終了すると、次に出力ジッタ制御器であるディレイ制御器のキャリブレーションを行なうことができる。なお、図７は、図２と比較して、ディレイ制御器３２が追加されている点でのみ相違する。【００６０】
ドライバ２の出力端２ａとレシーバ３の入力端３ａとループバック接続して、ドライバ２の出力がレシーバ３に入力されるようにする。ここで、出力ドライバ２のディレイを制御するディレイ制御器３２から予め定められた値だけのジッタを出力信号に印加して、出力ドライバ２から出力信号を出す。【００６１】
図３を参照して説明したように、レシーバ３からの出力は、ｎ個の位相検出器２１により、それぞれ０．０１ＵＩ（Unit Interval）分の位相差をもつ位相クロックと比較される。この結果はレジスタ２２を介してメモリ２３に格納される。メモリ２３に格納したジッタに関する情報に基づいて、ジッタ解析器２４によりジッタ量を算出する。このように算出された出力ジッタ制御回路のジッタは、キャリブレーションが終了した位相検出器のジッタと比較され、検出された誤差は、メモリ２３のようなメモリに記憶され、出力ジッタ制御器の制御値を補正するために用いられる。【００６２】
次に、図９、１０を参照して、本実施形態の試験工程を含む半導体回路製造工程を説明する。図９は、図１〜３を参照して説明した出力振幅値測定検査、出力ジッタ測定検査、最小入力振幅値の確認検査、入力ジッタ耐力の確認検査を実行することができる電子装置の概略を示すブロック図である。【００６３】
図９に示すように、ドライバ２の出力は、レシーバ３の入力にループバック接続され、ドライバ２の出力振幅を測定する出力振幅測定部１０は、レシーバ３の入力に接続され、ドライバ２の出力ジッタを測定する出力ジッタ測定部２０は、レシーバ３の入力に接続されている。また、ドライバ２の振幅をレシーバ３の最小入力振幅量に設定して疎通確認を行うための振幅設定器３１と、レシーバ３の最大ジッタ耐力量を与えるように制御して、疎通確認を行うためのディレイ制御器３２を備える。【００６４】
次に、図１０に従って、本実施形態の試験工程を含む半導体回路製造工程のフローを説明する。
まず、図９に示す回路が作り込まれた半導体回路が製造される（Ｓ１）。次いで、検査工程では、まずドライバ２の出力端とレシーバ３の入力端とがループバック接続される（Ｓ２）。ループバック接続は、外部回路による接続でも内部回路による接続でも、いずれでもよい。【００６５】
ループバック接続されると、図５を参照して説明したドライバ２の出力のキャリブレーションが行われる（Ｓ３）。ドライバ２の出力のキャリブレーションが終了すると、ドライバ２の出力を使用して、図６を参照して説明した振幅測定部１０の振幅検出器１１のキャリブレーションが行われる（Ｓ４）。【００６６】
次いで、図７を参照して説明した位相測定部２０のｎ個の位相検出器２１のキャリブレーションが行われる（Ｓ５）。位相検出器２１のキャリブレーションが終了すると、位相検出器２１を使用して、図８を参照して説明したディレイ制御器３２のキャリブレーションが行われる（Ｓ６）。【００６７】
キャリブレーション工程が終了すると、図１を参照して説明したように、ドライバ２０の出力信号をループバック回路を介して振幅測定部に入力して、出力振幅を測定する。測定された出力振幅は、許容範囲内にあるか否かが判定される（Ｓ７）。次に、図３を参照して説明したように、ドライバ２０の出力信号をループバック回路を介してレシーバ３に入力し、レシーバ３から出力される信号をジッタ測定部に入力し、信号のジッタを測定する。測定されたジッタは許容範囲内に入るか否かが判定される（Ｓ８）。【００６８】
次いで、図４を参照して説明したように、振幅設定器３１によりドライバ２の振幅をレシーバ３の最小入力振幅量に設定して疎通確認を行う（Ｓ９）。さらに、ディレイ制御器３２によりドライバ２のジッタを、レシーバ３の最大ジッタ耐力量を与えるように制御して、疎通確認を行う（Ｓ１０）。【００６９】
このようにして、半導体製造工程に本発明の実施形態である検査工程を組み込むことにより、従来では行えなかった半導体回路の特性の測定による検査を行うことができる。従来では製造された集積回路に対して信号の疎通試験しかできなかったために、装置に組み込んでからノイズ等の影響により誤動作を起こす場合があったが、本実施形態によれば、出荷前に仕様を満足しているか否かを判別することが可能となる。したがって、装置に組み込んでからの集積回路の誤動作を減少させることができる。なお、検査工程は、コンピュータプログラムにより管理され実行されることができる。【００７０】
図１１は、本実施形態の測定回路を一体化した集積回路をプリント配線板に搭載して構成される装置を説明する図である。図１１に示すように、プリント配線板５０には、所望の処理を行なうように、本実施形態の測定回路を一体化した集積回路５１、５２が、その他の電子部品５３とともに搭載されて、装置が構成される。なお、その他装置構成として必要な電子部品が配置されるが、図では省略する。このような集積回路が組み合わされて構成される装置において不良が発見された場合、個々の集積回路５１、５２にそれぞれの検査回路が一体化されて配置されているので、不良が発生した部品を特定することが容易である。
【図１】
2008152695.tif 000003
【図２】
2008152695.tif 000004
【図３】
2008152695.tif 000005
【図４】
2008152695.tif 000006
【図５】
2008152695.tif 000007
【図６】
2008152695.tif 000008
【図７】
2008152695.tif 000009
【図８】
2008152695.tif 000010
【図９】
2008152695.tif 000011
【図１０】
2008152695.tif 000012
【図１１】
2008152695.tif 000013
【手続補正書】
【提出日】平成21年8月11日(2009.8.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
信号を受信するレシーバと、
信号を出力するドライバと、
前記レシーバの入力端に接続される振幅検出器を有する振幅測定部および前記レシーバの出力端に接続される位相検出器を有するジッタ測定部のうちの少なくとも一方を備え、
前記ドライバの出力端と前記レシーバの入力端とを接続することによって、ドライバ出力の振幅およびジッタのうちの少なくとも一方の測定を行うことを特徴とする電子装置。
【請求項２】
さらに、前記ドライバの出力端と前記レシーバの入力端とを接続するループバック回路を自装置内に備え、前記ドライバの出力端と前記レシーバの入力端との接続は、該ループバック回路で行うことを特徴とする請求項１に記載の電子装置。
【請求項３】
さらに、前記ドライバの振幅を制御する振幅制御器を備えることを特徴とする請求項１または２に記載の電子装置。
【請求項４】
さらに、前記ドライバのディレイを制御するディレイ制御器を備えることを特徴とする請求項１〜３のいずれか１項に記載の電子装置。
【請求項５】
前記ドライバの出力と外部からの基準電圧とを比較する第１の電圧比較器を備え、前記ドライバの出力振幅のキャリブレーションを行なうことを特徴とする請求項１〜４のいずれか１項に記載の電子装置。
【請求項６】
前記振幅測定部は、前記振幅検出器により検出されたドライバ出力振幅に対応する電圧と、外部からの基準電圧とを比較する第２の電圧比較器を備え、前記ドライバの出力振幅のキャリブレーションを行なった後、前記ループバック回路を介してドライバの出力を前記振幅検出器に入力し、前記第２の電圧比較器の出力に基づいて前記振幅検出器のキャリブレーションを行なうことを特徴とする請求項５に記載の電子装置。
【請求項７】
前記ジッタ測定部の位相検出器は、前記レシーバの出力が入力する一方の入力端と、位相クロックが入力する他方の入力端とを有し、前記一方の入力端に前記電子装置外部から外部クロックを入力して、前記位相検出器のキャリブレーションを行うことを特徴とする請求項１〜４のいずれか１項に記載の電子装置。
【請求項８】
前記位相検出器のキャリブレーションを行った後、前記ディレイ制御器により所定のジッタをドライバ出力に与え、前記ループバック回路を介して前記レシーバに入力し、前記レシーバの出力を前記位相検出器の前記一方の入力端に入力することにより、前記ディレイ制御器のキャリブレーションを行うことを特徴とする請求項７に記載の電子装置。
【請求項９】
信号を受信するレシーバと、信号を出力するドライバと、前記レシーバの入力端に接続される振幅検出器を有する振幅測定部および前記レシーバの出力端に接続される位相検出器を有するジッタ測定部のうちの少なくとも一方、を備える電子装置の試験方法であって、
前記ドライバの出力端と前記レシーバの入力端とを接続し、
前記ドライバから信号を出力し、
前記振幅測定部が備えられている場合、前記振幅測定部は、前記ドライバから出力された信号の振幅を測定し、前記ジッタ測定部が備えられている場合、前記ジッタ測定部は、前記ドライバから出力された信号のジッタを測定する、
ことを特徴とする試験方法。
【請求項１０】
信号を受信するレシーバと、信号を出力するドライバと、前記レシーバの入力端に接続される振幅検出器を有する振幅測定部および前記レシーバの出力端に接続される位相検出器を有するジッタ測定部のうちの少なくとも一方と、を備える電子装置に対して、前記レシーバの入力端と前記ドライバの出力端とを接続した後、試験を実行させるプログラムであって、
前記プログラムは、
前記ドライバから信号を出力させ、
前記レシーバの入力端に接続される振幅測定部および前記レシーバの出力端に接続されるジッタ測定部のうちの少なくとも一方により、前記ドライバから出力された信号の振幅および位相の少なくとも一方を測定させる
ことを特徴とするプログラム。
【国際調査報告】
2008152695.tif 000014
2008152695.tif 000015