【手続補正書】
【提出日】平成16年5月20日(2004.5.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】信号制御回路及び画像形成装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
多段接続された複数の遅延素子により、基準クロック信号を遅延させ、各段毎に遅延基準クロック信号として出力する第１の遅延手段と、
多段接続された複数の遅延素子により、被制御信号を遅延させ、各段毎に遅延被制御信号として出力する第２の遅延手段と、
前記遅延基準クロック信号に基づいて、前記基準クロック信号の所定分解能である遅延量を演算する遅延量演算手段と、
前記遅延量演算手段により演算された遅延量に基づいて、前記遅延被制御信号の内から択一的に信号を選択し、選択した信号を外部出力する信号選択手段と、
を備えることを特徴とする信号制御回路。
【請求項２】
所定信号を外部入力する入力手段と、
前記入力手段により入力された所定信号と同期する前記遅延基準クロック信号に基づいて、前記基準クロック信号の１周期分に係る前記遅延素子の段数を検出する検出手段と、
を備え、
前記遅延量演算手段は、前記検出手段により検出された段数に基づいて、前記遅延量を演算することを特徴とする請求項１記載の信号制御回路。
【請求項３】
前記第１の遅延手段と前記第２の遅延手段は同一の回路構成であることを特徴とする請求項１又は２記載の信号制御回路。
【請求項４】
前記遅延量演算手段は、前記第１の遅延手段の遅延特性を前記第２の遅延手段の遅延特性に合わせるために、遅延量を補正する補正手段を有することを特徴とする請求項１〜３の何れか一項に記載の信号制御回路。
【請求項５】
多段接続された複数の遅延素子により基準クロック信号または被制御信号を遅延させ、各段毎に遅延基準クロック信号または遅延被制御信号として出力する遅延手段と、
前記遅延基準クロック信号に基づいて、前記基準クロック信号の所定分解能である遅延量を演算する遅延量演算手段と、
前記遅延量演算手段により演算された遅延量に基づいて、前記遅延被制御信号の内から択一的に信号を選択し、選択した信号を外部出力する信号選択手段と、
を備え、前記遅延手段に入力する基準クロック信号と被制御信号とを切り替え、切り替えた信号に応じて、前記遅延手段、前記遅延量演算手段及び前記信号選択手段を作用させることを特徴とする信号制御回路。
【請求項６】
所定信号を外部入力する入力手段と、
前記入力手段により入力された所定信号と同期する前記遅延基準クロック信号に基づいて、前記基準クロック信号の１周期分に係る前記遅延素子の段数を検出する検出手段と、
を備え、
前記遅延量演算手段は、前記検出手段により検出された段数に基づいて、前記遅延量を演算し、
前記遅延手段に入力する基準クロック信号と被制御信号とを切り替え、切り替えた信号に応じて、前記遅延手段、前記検出手段、前記遅延量演算手段及び前記信号選択手段を作用させることを特徴とする請求項５記載の信号制御回路。
【請求項７】
前記被制御信号は、画像形成装置の書き出しタイミングを制御するインデックス信号であることを特徴とする請求項１〜６の何れか一項に記載の信号制御回路。
【請求項８】
請求項７記載の信号制御回路を備え、
前記信号選択手段から外部出力される信号により前記書き出しタイミングが制御されることを特徴とする画像形成装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
請求項１記載の発明は、
多段接続された複数の遅延素子により、基準クロック信号を遅延させ、各段毎に遅延基準クロック信号として出力する第１の遅延手段と、
多段接続された複数の遅延素子により、被制御信号を遅延させ、各段毎に遅延被制御信号として出力する第２の遅延手段と、
前記遅延基準クロック信号に基づいて、前記基準クロック信号の所定分解能である遅延量を演算する遅延量演算手段と、
前記遅延量演算手段により演算された遅延量に基づいて、前記遅延被制御信号の内から択一的に信号を選択し、選択した信号を外部出力する信号選択手段と、
を備えることを特徴としている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
請求項１記載の発明によれば、遅延基準クロック信号に基づいて基準クロック信号の所定分解能である遅延量を演算する。そして、この遅延量に基づいて遅延被制御信号の内から択一的に選択した信号を外部出力する。従って、基準クロック信号の周波数の変化に関わらず、基準クロック信号に対して所定の分解能で被制御信号を遅延させることができる。このため、被制御信号のタイミングを高精度で制御できる。また、基準クロック信号と、被制御信号とを別々に遅延させるため、同時に制御することができ、リアルタイムに被制御信号を遅延させることができる。
請求項２記載の発明は、請求項１記載の発明において、
所定信号を外部入力する入力手段と、
前記入力手段により入力された所定信号と同期する前記遅延基準クロック信号に基づいて、前記基準クロック信号の１周期分に係る前記遅延素子の段数を検出する検出手段と、
を備え、
前記遅延量演算手段は、前記検出手段により検出された段数に基づいて、前記遅延量を演算することを特徴としている。
請求項２に記載の発明によれば、例えば、パルス信号やステップ信号等の所定信号と同期する遅延基準クロック信号に基づいて、基準クロック信号の１周期分に係る遅延素子の段数を検出し、この段数に基づいて遅延量を演算する信号制御回路が実現される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
請求項３記載の発明は、請求項１又は２記載の信号制御回路において、前記第１の遅延手段と前記第２の遅延手段は同一の回路構成であることを特徴としている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
請求項３記載の発明によれば、基準クロック信号に基づいて被制御信号の遅延量を演算することが容易にできる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
請求項４記載の発明は、請求項１〜３の何れか一項に記載の信号制御回路において、前記遅延量演算手段は、前記第１の遅延手段の遅延特性を前記第２の遅延手段の遅延特性に合わせるために、遅延量を補正する補正手段を有することを特徴としている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
請求項４記載の発明によれば、第１の遅延手段の遅延特性と、第２の遅延手段の遅延特性とが異なっても、遅延特性を同一にすることができ、基準クロック信号と、被制御信号との遅延量を同一にできるため、基準クロック信号に基づいて演算された遅延量を被制御信号の遅延量に適用することができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
請求項５記載の発明によれば、
多段接続された複数の遅延素子により基準クロック信号または被制御信号を遅延させ、各段毎に遅延基準クロック信号または遅延被制御信号として出力する遅延手段と、
前記遅延基準クロック信号に基づいて、前記基準クロック信号の所定分解能である遅延量を演算する遅延量演算手段と、
前記遅延量演算手段により演算された遅延量に基づいて、前記遅延被制御信号の内から択一的に信号を選択し、選択した信号を外部出力する信号選択手段と、
を備え、
前記遅延手段に入力する基準クロック信号と被制御信号とを切り替え、切り替えた信号に応じて、前記遅延手段、前記遅延量演算手段及び前記信号選択手段を作用させることを特徴としている。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
請求項５記載の発明によれば、１つの遅延手段により基準クロック信号と、被制御信号とを遅延させる。また、遅延基準クロック信号に基づいて基準クロック信号の所定分解能である遅延量を演算する。そして、この遅延量に基づいて遅延被制御信号の内から択一的に選択した信号を外部出力する。したがって、基準クロック信号の周波数の変化に関わらず、基準クロック信号に対して所定の分解能で、被制御信号を遅延させることができる。このため、被制御信号のタイミングを高精度で制御できる。また、同一の遅延手段により基準クロック信号と、被制御信号とを遅延させるので、基準クロック信号に基づいて演算した遅延量を被制御信号の遅延にそのまま適用することができる。
請求項６記載の発明は、請求項５記載の信号制御回路において、
所定信号を外部入力する入力手段と、
前記入力手段により入力された所定信号と同期する前記遅延基準クロック信号に基づいて、前記基準クロック信号の１周期分に係る前記遅延素子の段数を検出する検出手段と、
を有し、
前記遅延量演算手段は、前記検出手段により検出された段数に基づいて、前記遅延量を演算し、
前記遅延手段に入力する基準クロック信号と被制御信号とを切り替え、切り替えた信号に応じて、前記遅延手段、前記検出手段、前記遅延量演算手段及び前記信号選択手段を作用させることを特徴としている。
請求項６記載の発明によれば、例えば、パルス信号やステップ信号等の所定信号と同期する遅延基準クロック信号とに基づいて基準クロック信号の１周期分に係る遅延素子の段数を検出し、この段数に基づいて遅延量を演算する信号制御回路が実現される。
また、請求項７記載の発明のように、請求項１〜６の何れか一項に記載の信号制御回路において、前記被制御信号を、画像形成装置の書き出しのタイミングを制御するインデックス信号としてもよい。
また、請求項８記載の発明のように、請求項７記載の信号制御回路を備え、前記信号選択手段から外部出力される信号により前記書き出しタイミングが制御される画像形成装置を実現してもよい。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
請求項２記載の発明によれば、例えば、パルス信号やステップ信号等の所定信号と同期する遅延基準クロック信号に基づいて、基準クロック信号の１周期分に係る遅延素子の段数を検出し、この段数に基づいて遅延量を演算する信号制御回路が実現される。
請求項３に記載の発明によれば、基準クロック信号に基づいて被制御信号の遅延量を演算することが容易にできる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
請求項４記載の発明によれば、基準クロック信号と、被制御信号との遅延量を同一にできるため、基準クロック信号に基づいて演算された遅延量を被制御信号の遅延量に適用することができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
請求項５記載の発明によれば、基準クロック信号の周波数の変化に関わらず、基準クロック信号に対して所定の分解能で、被制御信号を遅延させることができる。このため、被制御信号のタイミングを高精度で制御できる。また、同一の遅延手段により基準クロック信号と、被制御信号とを遅延させるので、基準クロック信号に基づいて演算した遅延量を被制御信号の遅延にそのまま適用することができる。
請求項６に記載の発明によれば、例えば、パルス信号やステップ信号等の所定信号と同期する遅延基準クロック信号とに基づいて基準クロック信号の１周期分に係る遅延素子の段数を検出し、この段数に基づいて遅延量を演算する信号制御回路が実現される。
請求項７記載の発明によれば、画像形成装置の書き出しタイミングを制御するインデックス信号を被制御信号とする信号制御回路が実現される。
請求項８記載の発明によれば、インデックス信号を遅延させた遅延被制御信号の内から選択された信号によって書き出しタイミングが制御される画像形成装置を実現できる。