【手続補正書】
【提出日】平成17年2月3日(2005.2.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
エラー補正回路１８７はエンコーダ１７６からの制御信号に基づきプリエンコード信号のエラー補正して補正済みプリエンコード信号を出力する。エンコーダ１８６は補正済みプリエンコード信号をエンコードしてのディジタル出力電圧Ｄoutの上位１ビットを出力する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
フラッシュ型Ａ／Ｄ変換器は、アナログ入力電圧Ｖinの全レンジ（図２５のレンジＡ＋レンジＢ）に対して複数の参照電圧Ｖrefを用いたコンパレータ群による大小比較を行う必要があるため、４ビットの分解能を持たせるには、前述したようにコンパレータ群のコンパレータ数は２4−１＝１５個必要とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
この対策として、近年用いられている方法は、フォールディング回路８２の回路構成を換え、図２６に示すように、参照電圧発生回路２１１の上位電圧ＶＲＴより高い電圧ＶＲＴｄと、下位電圧ＶＲＢより低い電圧ＶＲＢｄをさらに与える。そして、参照電圧発生回路２１１は、上位電圧ＶＲＴと下位電圧ＶＲＢとの間に設けられた１６個の抵抗Ｒ２１０によって抵抗分割された１５個の電圧を参照電圧Ｖref０〜Ｖref１４として出力する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
さらに、参照電圧発生回路２１１は、下位電圧ＶＲＢを参照電圧Ｖref１５とし、下位電圧ＶＲＢと電圧ＶＲＢｄとの間に設けられた３個の抵抗Ｒ２１０によって抵抗分割された２個の電圧を参照電圧ＶrefＢ１，ＶrefＢ２として出力し、電圧ＶＲＢｄを参照電圧ＶrefＢ３として出力する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
例えば、変換電圧ＦＶin７を生成する場合、図２８に示すように、参照電圧Ｖref１５（＝ＶＲＢ）及びアナログ入力電圧Ｖinをそれぞれ第１及び第２入力として差動増幅する第１のフォールディングアンプＦＡ１１、アナログ入力電圧Ｖin及び参照電圧Ｖref７をそれぞれ第１及び第２入力として差動増幅する第２のフォールディングアンプＦＡ１２及び参照電圧ＶrefＡ１（＝ＶＲＴ）及びアナログ入力電圧Ｖinをそれぞれ第１及び第２の入力として差動増幅するフォールディングアンプＦＡ１３を備え、第１〜第３のフォールディングアンプＦＡ１１〜ＦＡ１３の合成出力として変換電圧ＦＶin７を得る。他の変換電圧ＦＶin０〜ＦＶin６も同様に３個のフォールディングアンプによる合成出力として得ることができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
したがって、フォールディングアンプの総数Ｎは、「コンパレータ群１８４の上位ビット用のコンパレータＣＭＰＤの数Ｊ」に２を加えて、「コンパレータ群７４の下位ビット用のコンパレータＣＰＭＤの数Ｍ」だけ乗算した個数となる。すなわち、Ｎ＝（Ｊ＋２）・Ｍとなる。例えば、図２６の構成では、Ｊ＝１，Ｍ＝８のため、（１＋２）×８＝２４となり、２４個のフォールディングアンプが必要となる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
図２９はフォールディング＆インタポレーション型Ａ／Ｄ変換器の基本構成を示すブロック図である。同図に示すように、参照電圧発生回路２１１の上位電圧ＶＲＴより高い電圧ＶＲＴｄと、下位電圧ＶＲＢより低い電圧ＶＲＢｄをさらに与える。そして、参照電圧発生回路２１１は、電圧ＶＲＴｄと下位電圧ＶＲＢとの間に設けられた２０個の抵抗Ｒ２１０によって抵抗分割された２０個の電圧のうち、４個間隔で６つの参照電圧ＶrefＡ５（＝ＶＲＴｄ），ＶrefＡ１（＝ＶＲＴ），Ｖref３，Ｖref７、Ｖref１１及びＶref１５（＝ＶＲＢ）を出力する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
例えば、変換電圧ＧＶin７を生成する場合、図３１に示すように、参照電圧Ｖref１５（＝ＶＲＢ）及びアナログ入力電圧Ｖinをそれぞれ第１及び第２入力として差動増幅する第１のフォールディングアンプＦＡ２１、アナログ入力電圧Ｖin及び参照電圧Ｖref７をそれぞれ第１及び第２入力として差動増幅する第２のフォールディングアンプＦＡ２２及び参照電圧ＶrefＡ１（＝ＶＲＴ）及びアナログ入力電圧Ｖinをそれぞれ第１及び第２の入力として差動増幅するフォールディングアンプＦＡ２３を備え、第１〜第３のフォールディングアンプＦＡ２１〜ＦＡ２３の第１出力の合成信号として変換電圧ＧＶin７を得る。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
インタポレーション回路７３は基準変換電圧となる変換電圧ＧＶin３，ＧＶin７及び反転変換電圧バーＧＶin７に基づくインタポレーション処理を行ってインタポレーション変換電圧ＨＶin０〜ＨＶin７をコンパレータ群７４に出力する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
エラー補正回路８７はエンコーダ７６からの制御信号に基づきプリエンコード信号のエラー補正して補正済みプリエンコード信号を出力する。エンコーダ８６は補正済みプリエンコード信号をエンコードしてディジタル出力電圧Ｄoutの上位１ビットを出力する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
したがって、フォールディングアンプの総数Ｎは、「コンパレータ群８４の上位ビット用のコンパレータＣＭＰＤの数Ｊ」に２を加えて、「コンパレータ群７４の下位ビット用のコンパレータＣＰＭＤの数Ｍ」を乗算し、「インタポレーション倍数Ｐ」で除算した個数となる。すなわち、Ｎ＝（Ｊ＋２）・Ｍ／Ｐとなる。例えば、図２９の構成では、Ｊ＝１，Ｍ＝８、Ｐ＝４のため、（１＋２）×８／４＝６となり、６個のフォールディングアンプが必要となる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
同図に示すように、参照電圧発生回路１１０から発生される参照電圧群１１１はＮ（≧２）個の参照電圧Ｖref１〜ＶrefＮからなり、参照電圧Ｖref１〜ＶrefＮがフォールディングアンプ群７２に出力され、参照電圧Ｖref１〜ＶrefＮのうちＪ（＜Ｎ）個の電圧が参照電圧Ｖrr１〜ＶrrＪとしてコンパレータ群８４に出力される。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
さらに、図３４及び図３５に示したインタポレーション回路７３の構成によってフォールディングアンプ数（＝プリアンプ数）Ｎが、表３に示したように変化する。その関係式はＪ≧１の場合、｛Ｎ＝（Ｊ＋２）＊Ｍ／Ｐ｝となる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
インタポレーション回路７３は、図３６に示したように、抵抗Ｒｉ０，Ｒｉ１，Ｒｉ２，Ｒｉ３（ｉ＝０，１，２，３，…）によって、フォールディングアンプ群７２より供給される入力信号Ｖｉから４倍の数の出力信号Ｖｉ０、Ｖｉ１、Ｖｉ２、Ｖｉ３を生成する構成になっている場合、最もコンパレータ総数が少なくなる組み合わせは、Ｊ＝３１、Ｍ＝３２の時であり、コンパレータの総数は６３個になる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
次にサブレンジング型Ａ／Ｄ変換器について述べる。図３７は分解能１０ビットのサブレンジング型Ａ／Ｄ変換器の全体構成を示すブロック図である。参照電圧発生回路９１は１０２３個の参照電圧群を出力する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
選択回路９３はサブＡ／Ｄ変換器９２の比較結果に基づき、１０２３個の参照電圧のうち比較範囲となる｛２(5+a)｝個の下位参照電圧を参照電圧Ｖrf１〜Ｖrf｛２(5+a)−１｝として出力する。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
サブＡ／Ｄ変換器９４は、下位参照電圧Ｖrf１〜Ｖrf｛２(5+a)−１｝とアナログ入力電圧Ｖinとの比較結果｛（５＋ａ）ビット｝をエラー補正回路９６に出力する。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
なお、サブＡ／Ｄ変換器９４もサブＡ／Ｄ変換器９２と同様な構成をしており、参照電圧群９７が下位参照電圧Ｖrf１〜Ｖrf｛２(5+a)−１｝となる点、コンパレータ群９８がコンパレータＣＭＰ１〜ＣＭＰ｛２(5+a)−１｝から構成される点が異なるだけである。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
なお、サブレンジング型Ａ／Ｄ変換器のサブＡ／Ｄ変換器９２，９４をフォールディング＆インタポレーション型で構成した場合の分解能に対する最少コンパレータ数（Ｊ＋Ｍ）及びフォールディングアンプ数Ｎを以下の表５に示す。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００９８
【補正方法】変更
【補正の内容】
【００９８】
上位５ビットのサブＡ／Ｄ変換器９２で用いる上位参照電圧Ｖrcｉ（ｉ＝１，２，…，ｆ）の電圧レンジは、下位（５＋ａ）ビットのサブＡ／Ｄ変換器９４で用いる下位参照電圧Ｖrfｊ（ｊ＝１，２，…，｛２(5+a)−１｝）の電圧レンジの２(5-a)倍になっているため、サブＡ／Ｄ変換器９４の前処理ゲインの値は、Ａ／Ｄ変換器９２の２(5-a)倍になっている必要がある。したがって、図３７において、サブＡ／Ｄ変換器９２の前処理ゲインをＡとすると、サブＡ／Ｄ変換器９４の前処理ゲインＢは、Ｂ＝Ａ×２(5-a)となる。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０１０１
【補正方法】変更
【補正の内容】
【０１０１】
サブＡ／Ｄ変換器１０２は上位比較期間に、１０２３個の参照電圧から所定間隔毎に抜粋された上位参照電圧Ｖrc１〜Ｖrc｛２(5+a)−１｝それぞれとアナログ入力電圧Ｖinとを比較し、その上位比較結果｛（５＋ａ）ビット｝を選択回路１０３及びバス切換スイッチ１０４に出力する。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０１０２
【補正方法】変更
【補正の内容】
【０１０２】
選択回路１０３は上位比較期間におけるサブＡ／Ｄ変換器１０２の上位比較結果に基づき、１０２３個の参照電圧のうち下位参照電圧Ｖrf１〜Ｖrf｛２(5+a)−１｝をサブＡ／Ｄ変換器１０２に出力する。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０１０３
【補正方法】変更
【補正の内容】
【０１０３】
サブＡ／Ｄ変換器１０２は、下位比較期間に参照電圧Ｖrf１〜Ｖrf｛２(5+a)−１｝とアナログ入力電圧Ｖinとの下位比較結果｛（５＋ａ）ビット｝をバス切換スイッチ１０４に出力する。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０１０４
【補正方法】変更
【補正の内容】
【０１０４】
バス切換スイッチ１０４は上位比較期間においてサブＡ／Ｄ変換器１０２の上位比較結果を遅延回路５に出力し、下位比較期間においてサブＡ／Ｄ変換器１０２の下位比較結果をエラー補正回路６に出力する。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０１０５
【補正方法】変更
【補正の内容】
【０１０５】
エラー補正回路１０６は、バス切換スイッチ１０４及び遅延回路１０５を介して得たサブＡ／Ｄ変換器１０２の上位比較結果とバス切換スイッチ１０４を介して得たサブＡ／Ｄ変換器１０２の下位比較結果とに基づき、ａビットのエラー補正を行って１０ビットのディジタル出力電圧Ｄoutを出力する。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正の内容】
【０１０９】
次に、上位比較期間では、サブＡ／Ｄ変換器１０２により、保持したアナログ信号と上位参照電圧Ｖrcｉ（ｉ＝１，２，…，｛２(5+a)−１｝）それぞれとの電圧レベルの比較を行い比較結果を出力する。このとき、バス切り替えスイッチ１０４はサブＡ／Ｄ変換器１０２の出力を遅延回路１０５に接続する。この比較結果は、上位５ビット分にａビットの冗長ビットが含まれたディジタルコードであるが、冗長ビットは無視されて上位５ビット分のディジタルコードとして遅延回路１０５に伝播する。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０１４３
【補正方法】変更
【補正の内容】
【０１４３】
サブＡ／Ｄ変換器２は、下位比較期間に下位参照電圧Ｖrf１〜Ｖrf｛２(5+a)−１｝それぞれとアナログ入力電圧Ｖinとを比較し、その比較結果｛（５＋ａ）ビット｝をバス切換スイッチ４に出力する。このとき、クロック制御信号Φcnt（反転クロック制御信号バーΦcnt）によってサブＡ／Ｄ変換器２内のゲイン可変プリアンプ群の増幅率は比較的高く設定される。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０１４５
【補正方法】変更
【補正の内容】
【０１４５】
エラー補正回路６はバス切換スイッチ４及び遅延回路５を介して得たサブＡ／Ｄ変換器２の上位比較結果とバス切換スイッチ４のみを介して得たサブＡ／Ｄ変換器２の下位比較結果とに基づき、ａビットのエラー補正を行って１０ビットのディジタル出力電圧Ｄoutを出力する。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】０１５２
【補正方法】変更
【補正の内容】
【０１５２】
コンパレータ群１４のコンパレータＣＭＰＤ１〜ＣＭＰＤＭは複数のインタポレーション変換電圧それぞれと固定値（０Ｖ等）とを比較して、その比較結果をプリエンコンーダ１５に出力する。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】０１５４
【補正方法】変更
【補正の内容】
【０１５４】
エンコーダ１６はプリエンコードをエンコードしてディジタル出力電圧Ｄoutの下位ビット群を出力する。
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】０１６１
【補正方法】変更
【補正の内容】
【０１６１】
このとき、バス切り替えスイッチ４はサブＡ／Ｄ変換器２の出力を遅延回路５に接続する。この比較結果は、上位５ビット分にａビットの冗長ビットが含まれたディジタルコードであるが、冗長ビットは無視されて上位５ビット分のディジタルコードが遅延回路５を伝播する。
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】０１６４
【補正方法】変更
【補正の内容】
【０１６４】
エラー補正回路６は、バス切換スイッチ４から直接得られる下位比較結果のａビットの冗長ビットの信号を用いて、遅延回路５を伝播して得られる５ビットの上位比較結果のエラー補正を行い、エラー補正を行った上位５ビットと下位比較結果の下位５ビット分のディジタルコードを同じタイミングでディジタル出力電圧Ｄoutとして出力する。ディジタル出力電圧Ｄoutが１０ビットのディジタルコードとなる。
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】０２１１
【補正方法】変更
【補正の内容】
【０２１１】
また、実施の形態３のゲイン可変プリアンプのコモンモード出力電圧Ｃcmn′は、下記の式７で決定し、ＮＭＯＳトランジスタＭ５及びＭ６が供給する定電流の定電流量は上位比較期間ＣＣ及び下位比較期間ＦＣで変化しないため、コモンモード出力電圧Ｃcmn′は、各比較期間で等しい値をとる。
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】０２２０
【補正方法】変更
【補正の内容】
【０２２０】
一方、実施の形態４のゲイン可変プリアンプの下位比較期間ＦＣにおけるゲインＧ３Ｆは下記の式９で決定する。
【手続補正３５】
【補正対象書類名】明細書
【補正対象項目名】０２３０
【補正方法】変更
【補正の内容】
【０２３０】
したがって、実施の形態５のゲイン可変プリアンプのゲインＧ４は下記の式１０で決定する。
【手続補正３６】
【補正対象書類名】明細書
【補正対象項目名】０２４２
【補正方法】変更
【補正の内容】
【０２４２】
なお、トランジスタＭ９あるいはＭ１０の相互コンダクタンスｇｍ′、ドレイン−ソース間抵抗値ｒ′′、インバータ５２及び５３のゲインをＧＡとする。
【手続補正３７】
【補正対象書類名】明細書
【補正対象項目名】０２４４
【補正方法】変更
【補正の内容】
【０２４４】
このような構成の実施の形態６のゲイン可変プリアンプは、スイッチＳＷ６〜ＳＷ１１のオン，オフによってゲインを調整する。図３のタイミング図に示した上位比較期間ＣＣにおいて、クロック制御信号ΦcntによってスイッチＳＷ１０及びＳＷ１１がオン状態になり、反転クロック制御信号バーΦcntによってスイッチＳＷ６〜ＳＷ９がオフ状態になる。そして、下位比較期間ＦＣにおいて、スイッチＳＷ１０及びＳＷ１１がオフ状態になり、スイッチＳＷ６〜ＳＷ９がオン状態になる。
【手続補正３８】
【補正対象書類名】明細書
【補正対象項目名】０２５７
【補正方法】変更
【補正の内容】
【０２５７】
また、スイッチＳＷ１２は反転クロック制御信号バーΦcntの“Ｌ”／“Ｈ”でオン／オフし、スイッチＳＷ１３はクロック制御信号Φcntの“Ｌ”／“Ｈ”でオン／オフする。
【手続補正３９】
【補正対象書類名】明細書
【補正対象項目名】０２８５
【補正方法】変更
【補正の内容】
【０２８５】
ＰＭＯＳトランジスタＭ１３及びＭ１４のゲートはスイッチＳＷ１６を介してバイアス電圧ＶBias_pcを受けるともにスイッチＳＷ１７を介してバイアス電圧ＶBias_pfを受ける。また、ＰＭＯＳトランジスタＭ１５及びＭ１６のゲートはバイアス電圧ＶBias_p2を共通に受ける。なお、ＰＭＯＳトランジスタＭ１３及びＭ１４のトランジスタサイズは同一であり、ＰＭＯＳトランジスタＭ１５及びＭ１６のトランジスタサイズは同一である。
【手続補正４０】
【補正対象書類名】明細書
【補正対象項目名】０３１０
【補正方法】変更
【補正の内容】
【０３１０】
このような構成の実施の形態１０のゲイン可変プリアンプは、１単位の差動増幅器でゲインの調整が可能であるため要素回路数が削減でき、ゲインを変化させてもコモンモード出力は同一であるため、Ａ／Ｄ変換器全体の小サイズ化、低消費電力化が可能になるともに、回路設計上の自由度を低下させないという効果を奏する。
【手続補正４１】
【補正対象書類名】明細書
【補正対象項目名】０３１６
【補正方法】変更
【補正の内容】
【０３１６】
このような構成の実施の形態１１のゲイン可変プリアンプは、上位比較期間ＣＣにスイッチＳＷ２２がオンし、スイッチＳＷ２３がオフするため、ＮＭＯＳトランジスタＭ２３及びＭ２４の相互コンダクタンスをｇｍ、ドレイン−ソース間抵抗値ｒ、トランジスタ群５４及び５５のＮＭＯＳトランジスタＱ１〜Ｑｍによる合成相互コンダクタンスをｇｍ′′′、合成ドレイン−ソース間抵抗値をｒ′′′、ＮＭＯＳトランジスタＭ２７及びＭ２８のドレイン−ソース間抵抗値をｒ′とし、図１８の回路をＡＣ等価回路で表した場合の回路方程式を解くことにより、ゲインＧ１１は下記の式２７（式２８，式２９）で決定する。
【手続補正４２】
【補正対象書類名】図面
【補正対象項目名】図１５
【補正方法】変更
【補正の内容】
【図１５】
1999251907.tif 000001
【手続補正４３】
【補正対象書類名】図面
【補正対象項目名】図２５
【補正方法】変更
【補正の内容】
【図２５】
1999251907.tif 000002
【手続補正４４】
【補正対象書類名】図面
【補正対象項目名】図２９
【補正方法】変更
【補正の内容】
【図２９】
1999251907.tif 000003