【手続補正書】
【提出日】平成16年12月9日(2004.12.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】        明細書
【発明の名称】    アクティブマトリクス基板の製造方法
【特許請求の範囲】
【請求項１】  行及び列アレイのアクティブ素子であって、各素子が、対応の行導体に接続されたゲート電極と、対応の列導体に接続されたソース及びドレイン電極とを有する薄膜トランジスタ（ＴＦＴ）に関連されているこれらアクティブ素子と、前記ＴＦＴを静電気放電（ＥＳＤ）から保護するために少なくとも１つの行導体に接続されたＥＳＤ保護回路とを有するアクティブマトリクス基板の製造方法であって、この製造方法が、
前記ＴＦＴ及び前記ＥＳＤ保護回路の半導体領域を形成する工程と、
前記ＴＦＴのゲート電極と対応の行導体とを堆積する工程と、
前記ＴＦＴのソース及びドレイン電極と対応の列導体とを堆積する工程と
を有し、前記ＥＳＤ保護回路が前記列導体の堆積前に動作してＥＳＤを制御するようにする製造方法。
【請求項２】  請求項１に記載の製造方法であって、前記ＥＳＤ保護回路が前記列導体の堆積前に動作して、前記基板とその外部の環境との間のＥＳＤを制御するようにする製造方法。
【請求項３】  請求項２に記載の製造方法であって、前記ＥＳＤ保護回路が前記列導体の堆積前に動作して、前記行導体を堆積する際に、前記基板とその外部の環境との間のＥＳＤを制御するようにする製造方法。
【請求項４】  請求項２または３に記載の製造方法であって、前記ＥＳＤ保護回路の半導体領域を前記列導体の堆積前にドープして、行導体に接続された前記半導体領域の部分からこの半導体領域を通って前記基板の外部の環境に至る適切な導電性の通路を形成するとともに、電流がこの半導体領域を通って反対方向に流れないようにする製造方法。
【請求項５】  請求項２〜４のいずれか一項に記載の製造方法であって、前記ＥＳＤ保護回路の半導体領域を前記列導体の堆積前にドープして、前記基板の外部の環境からこの半導体領域を通って、行導体に接続されたこの半導体領域の部分に至る適切な導電性の通路を形成するとともに、電流がこの半導体領域を通って反対方向に流れないようにする製造方法。
【請求項６】  請求項１〜５のいずれか一項に記載の製造方法であって、前記ＥＳＤ保護回路が、行及び列導体間に接続された横方向ダイオードまたはゲート短絡横方向ＴＦＴのいずれかの少なくとも１つを有するようにする製造方法。
【請求項７】  請求項６に記載の製造方法であって、前記ＥＳＤ保護回路が、行及び列導体間に逆並列に接続された少なくとも一対の横方向ダイオードまたはゲート短絡横方向ＴＦＴを有するようにする製造方法。
【請求項８】  請求項６または７に記載の製造方法であって、行及び列導体間に接続された横方向ダイオードまたはゲート短絡横方向ＴＦＴのいずれかの少なくとも１つの半導体領域が、前記ダイオードまたはＴＦＴのアクティブ領域の両端に配置された２つの部分を有し、アクティブ領域の一端における第１の部分を行導体に接続し、アクティブ領域の他端における第２の部分を前記第１の部分の少なくとも２倍の大きさとする製造方法。
【請求項９】  請求項８に記載の製造方法であって、前記第２の部分を前記第１の部分の少なくとも10倍の大きさとする製造方法。
【請求項１０】  請求項１〜９のいずれか一項に記載の製造方法であって、前記アクティブマトリクス基板の製造終了時に、前記ＥＳＤ保護回路を動作させて、前記列導体の堆積前にＥＳＤを制御するのに用いたのとは異なるようにＥＳＤを制御するようにする製造方法。
【請求項１１】  請求項10に記載の製造方法であって、前記ＥＳＤ保護回路が前記列導体の堆積前に動作して、前記基板と外部の環境との間のＥＳＤを制御するとともに、前記アクティブマトリクス基板の製造終了時に動作して、行及び列導体間のＥＳＤを制御するようにする製造方法。
【請求項１２】  請求項１〜11のいずれか一項に記載の製造方法により製造されたアクティブマトリクス基板。
【請求項１３】  行及び列アレイのアクティブ素子であって、各素子が、対応の行導体に接続されたゲート電極と、対応の列導体に接続されたソース及びドレイン電極とを有する薄膜トランジスタ（ＴＦＴ）に関連されているこれらアクティブ素子と、前記ＴＦＴを静電気放電（ＥＳＤ）から保護するために少なくとも１つの行導体に接続されたＥＳＤ保護回路とを有するアクティブマトリクス基板において、前記ＥＳＤ保護回路が、行及び列導体間に接続された横方向ダイオードまたはゲート短絡横方向ＴＦＴのいずれかの少なくとも１つを有し、前記ＥＳＤ保護回路の横方向ダイオードまたはゲート短絡横方向ＴＦＴのいずれかの少なくとも１つの半導体領域が、前記ダイオードまたはＴＦＴのアクティブ領域の両端に配置された２つの部分を有し、アクティブ領域の一端における第１の部分が行導体に接続され、前記アクティブ領域の他端における第２の部分が前記第１の部分の少なくとも２倍の大きさとなっているアクティブマトリクス基板。
【請求項１４】  請求項13に記載のアクティブマトリクス基板であって、前記第２の部分が前記第１の部分の寸法の少なくとも10倍となっているアクティブマトリクス基板。
【請求項１５】  請求項13または14に記載のアクティブマトリクス基板であって、前記ＥＳＤ保護回路が、行及び列導体間に逆並列に接続された少なくとも一対の横方向ダイオードまたはゲート短絡横方向ＴＦＴを有するアクティブマトリクス基板。
【請求項１６】  請求項12〜15のいずれか一項に記載のアクティブマトリクス基板を有するアクティブマトリクス液晶表示装置。
【発明の詳細な説明】
【０００１】
本発明は、行及び列アレイのアクティブ素子であって、各素子がスイッチング薄膜トランジスタ（ＴＦＴ）と関連するこれらアクティブ素子と、これらＴＦＴに接続され、静電気放電（ＥＳＤ）からこれらＴＦＴを保護するＥＳＤ保護回路とを有するアクティブマトリクス基板の製造方法に関する。本発明は、特に、相補型金属酸化物半導体（ＣＭＯＳ）技術を用いたアクティブマトリクス基板の製造、例えば、ＣＭＯＳに基づいたスイッチングＴＦＴまたは、ＣＭＯＳに基づいた、集積化行列駆動回路を有するアクティブマトリクス液晶表示装置（ＡＭＬＣＤ）の製造に関するが、これに限定されるものではない。
【０００２】
以後、本発明をＡＭＬＣＤに関して説明するが、本発明はＡＭＬＣＤだけに限定されるものではなく、薄膜データ記憶装置または画像センサのような他の種類の大面積電子装置に対しても用いるものと理解すべきである。
【０００３】
周知のように、静電気は、薄肉な誘電体層を有する薄膜装置を破壊するおそれがあり、特に、破壊を受け易いのはＭＯＳＴＦＴのゲート領域である。ＴＦＴゲート電極が対応の行導体に接続され、ＴＦＴのソース及びドレイン電極が対応の列導体に接続されているＡＭＬＣＤに関しては、行導体と列導体と間の電流の流れを調整する保護回路を設けることによりＴＦＴをＥＳＤから保護することが知られている。このことは、例えば、逆並列に接続された一対の、部分的に抵抗性のダイオードを介して行及び列導体の双方を接地リングに接続することにより達成される。このような回路は国際公開パンフレットＷＯ97/13177、米国特許第5585949号明細書及び米国特許第5930607号明細書に開示されている。
【０００４】
本発明の目的は、前述した種類のアクティブマトリクス基板であって、ＥＳＤ保護回路の性能を高めたアクティブマトリクス基板の製造方法を提供することにある。
【０００５】
本発明によれば、行及び列アレイのアクティブ素子であって、各素子が、対応の行導体に接続されたゲート電極と、対応の列導体に接続されたソース及びドレイン電極とを有する薄膜トランジスタ（ＴＦＴ）に関連されているこれらアクティブ素子と、前記ＴＦＴを静電気放電（ＥＳＤ）から保護するために少なくとも１つの行導体に接続されたＥＳＤ保護回路とを有するアクティブマトリクス基板の製造方法であって、この製造方法が、
前記ＴＦＴ及び前記ＥＳＤ保護回路の半導体領域を形成する工程と、
前記ＴＦＴのゲート電極と対応の行導体とを堆積する工程と、
前記ＴＦＴのソース及びドレイン電極と対応の列導体とを堆積する工程と
を有し、前記ＥＳＤ保護回路が前記列導体の堆積前に動作してＥＳＤを制御するようにする製造方法を提供する。
【０００６】
従来のＥＳＤ保護回路は、動作中、ＡＭＬＣＤをＥＳＤから保護することは明らかであるが、ＥＳＤ保護回路を、製造中、可能な限り早い段階で動作させるのが望ましく、このことを列導体の堆積前に行うことができるようにすることを本発明者は実現した。
【０００７】
ＥＳＤ保護回路を列導体の堆積前に動作させて、基板とその外部の環境との間のＥＳＤを制御するようにすることができ、特に、行導体を堆積した際に、動作させることができる。
【０００８】
このことは、ＥＳＤ保護回路の半導体領域をドープして、行導体に接続された半導体領域の部分からこの半導体領域を通って基板の外部の環境に至る適切な導電性の通路を形成するとともに、電流がこの半導体領域を通って反対方向に流れないようにすることにより達成できる。
【０００９】
或いはまた、基板上に蓄積される負電荷を消散させるために、ＥＳＤ保護回路の半導体領域をドープして、基板の外部の環境からこの半導体領域を通って、行導体に接続されたこの半導体領域の部分に至る適切な導電性の通路を形成するとともに、電流がこの半導体領域を通って反対方向に流れないようにすることができる。
【００１０】
アクティブマトリクス基板の製造終了時に、ＥＳＤ保護回路を動作させて、列導体の堆積前にＥＳＤを制御するのに用いられたのとは異なるようにＥＳＤを制御するようにすることができる。例えば、ＥＳＤ保護回路は、列導体の堆積前には、基板とその外部の環境との間のＥＳＤを制御するように動作し、アクティブマトリクス基板の製造終了時には、行及び列導体間のＥＳＤを制御するように動作することができる。
【００１１】
ＥＳＤ保護回路は、行及び列導体間に接続された横方向ダイオードまたはゲート短絡横方向ＴＦＴのどちらかを有するのが便利であり、好ましくは、行及び列導体間に逆並列に接続された少なくとも一対のこのようなダイオードまたはＴＦＴを有し、特に、その半導体領域が、前記ダイオードまたはＴＦＴのアクティブ領域の両端に配置された２つの部分を有し、アクティブ領域の一端における第１の部分が行導体に接続され、アクティブ領域の他端における第２の部分が、第１の部分の少なくとも２倍の大きさ、好ましくは10倍の大きさであるようにする。
【００１２】
本発明によれば、更に、本発明による方法で製造されたアクティブマトリクス基板と、請求項13〜15のいずれか一項に記載のアクティブマトリクス基板と、このようなアクティブマトリクス基板を有するＡＭＬＣＤとを提供する。
【００１３】
例示として添付図面を参照して本発明を説明する。
これら図面は線図的であって、断面図及び回路構成での部品の相対寸法及び比率は、図面を明確にするため、誇張または縮小してある。同一の符号は一般に、異なる実施例で対応または同様の構成要素を付すのに用いられている。
【００１４】
図１には、本発明による方法で製造されたＡＭＬＣＤ１を示し、このＡＭＬＣＤ１は表示パネル18上に表示領域10を有し、この表示領域はｍ行（１〜ｍ）及びｎ列（１〜ｎ）の同一画素11より成る。図面の簡易化のため、ほんのわずかな画素のみを示すが、実際には、表示領域10内の画素の全個数（ｍ×ｎ）を200000個以上とすることができる。各画素11は、画像電極12と、これに関連され、図３Ａ〜３Ｅに示す方法により製造した種類のスイッチングＴＦＴ13とを有し、このスイッチングＴＦＴは、画像電極に印加されるデータ信号電圧を制御するように作用する。スイッチングＴＦＴ13は共通の動作特性を有し、各々は関連の画素に隣接して配置され、それぞれのドレインは画像電極に接続されている。一列の画素と関連されたすべてのスイッチングＴＦＴのソースは列毎に一組の平行な列導体14のそれぞれ１つに接続され、一行の画素と関連されたすべてのスイッチングＴＦＴのゲートは行毎に一組の平行な行導体15のそれぞれ１つに接続されている。表示パネル18上に配置され、ＣＭＯＳに基づいた行駆動回路16により行導体を介して供給されるゲート信号によりスイッチングＴＦＴ13が制御される。同様に、同一列の画素と関連されたスイッチングＴＦＴには、この場合も表示パネル上に配置され、ＣＭＯＳに基づいた列駆動回路17により画像電極に対するデータ信号電圧が供給される。もちろん、このようなＡＭＬＣＤ内の画素の動作は周知であり、従って、ここではこれ以上詳細に述べない。
【００１５】
ＡＭＬＣＤの表示パネル18では、集積化されたＥＳＤ保護回路20が行導体15及び列導体14の双方の両端に設けられ、各ＥＳＤ保護回路は、行及び列導体を共通の電力レール19に接続している。このような保護回路20の１つを図２に詳細に示す。図２では、一対のｐｉｎ接合横方向ダイオード21及び21’が逆並列に接続され、従って、電流をどちらか一方向に選択的に流すことにより、行及び列導体間の電圧を調整する。
【００１６】
図１のアクティブマトリクス基板の製造方法を図３Ａ〜３Ｅに示す。この製造方法は、画素に対する（領域Ｒ１内の）ＣＭＯＳのｐ型トランジスタと、集積化された行及び列駆動回路に対する（領域Ｒ２内の）ＣＭＯＳのｎ型トランジスタと、ＥＳＤ保護回路に対する（領域Ｒ３内の）ｐｉｎダイオードとの形成を含む。
【００１７】
図３Ａを参照するに、ガラス基板301上にポリシリコン層を形成し、これをパターン化して、ｐ型及びｎ型トランジスタのそれぞれに対する半導体装置のアイランド302及び302’と、ｐｉｎダイオードのアクティブ領域を含むとともに表示パネル18の周縁まで延在するポリシリコン伸長領域303とを形成し、この周縁でこの伸長領域を基板の外部の接地領域に電気接続する。このような電気接続には、例えば、製造処理中にガラス基板を固定するのに用いられる緊締部材（図示せず）を介する周囲との不慮の接触、または、外部の電気接地接続体を接触させるために、ポリシリコン伸長領域303内に形成した接点パッド（図示せず）のような意図的なものもある。
【００１８】
従来の製造方法及び材料を用い、図３Ｂ及び３Ｃに示すように、順次のマスキング306，311及びドーピング工程を行って、ｐｉｐトランジスタＲ１のｐ型ドープ領域307と、ＬＤＤ領域314を含むｎｉｎトランジスタＲ２のｎ型ドープ領域313と、ｐｉｎダイオードＲ３のｐ型ドープ領域309及びｎ型ドープ領域312とを形成する。
【００１９】
次に、図３Ｄに示すように、トランジスタＲ１及びＲ２のゲート電極315を、好ましくは、図示のように行導体15に接続された高ドープシリコン層、または、行導体と一体化された金属領域として形成する。行導体15は、ゲート電極をｐｉｎダイオードＲ３のｐ型領域の309に接続するように堆積する。ゲート電極315及び行導体15の堆積後、ＴＦＴのゲート電極に集められた電荷を、矢印317によって示すようにｐｉｎダイオードを通って大地に消散させることができる。同様に、ダイオード接合の極性により、外部の環境から発生する、例えば基板の取扱いにより生じるＥＳＤからＴＦＴを保護する。
【００２０】
その後、図３Ｅに示すように、トランジスタＲ１及びＲ２のソース電極320及びドレイン電極321と、列導体322と、行及び列導体を接続する接地リング（図示せず）とを形成する。列導体が形成されると、ＥＳＤ保護回路は、行及び列導体間の電流の流れを制御するように作用し、これにより、ＴＦＴのゲート電極に集められた電荷を、矢印318により示すように、ｐｉｎダイオードを通って大地に消散させることができる。ｐｉｎダイオードＲ３は、逆並列に接続された一対の、部分的に抵抗性のダイオードの一方であり、従って、電流の流れをどちらかの方向に選択することにより、行及び列導体間の電圧を調整する。
【００２１】
図４Ａ〜４ＣはＥＳＤ保護回路の他の構造を示す。特に、図４Ａは、図３Ａ〜３Ｅに示すｐｉｎダイオードＲ３と同様に動作できるｎｉｎゲート短絡ＴＦＴ構造体を示す。すなわち、ｎｉｎゲート短絡ＴＦＴ構造体は、製造処理の初期に、伸長するシリコン領域を通って電荷を消散させるとともに、列導体の堆積後に、行及び列導体間の電荷の流れを制御することができる。同様に、図４Ｂ及び４Ｃに示すようなｎｉｐダイオード構造体またはｐｉｐゲート短絡ＴＦＴ構造体を通って負電荷（実際は、周囲から基板に流れる電流）を消散させることができる。
【００２２】
製造処理の初期に基板と外部の環境との間の電荷の流れを制御し、列導体の堆積後、行及び列導体間の電荷の流れを制御するというＥＳＤ保護回路の２つの役割はこのようなＥＳＤ保護回路のアクティブ層の幾何学的形状をある程度まで決定することができる。例えば、図３Ｅに示すようなｐｉｎ構造体の場合、基板の周囲に向かって延在するダイオード構造体のｎ型ドープ領域312の寸法をダイオード構造体のｐ型ドープ領域309よりも大きくする、例えば２倍、５倍または10倍にすることができる。この逆が、図４Ｂに示すようなｎｉｐ構造体に適用され、ダイオード構造体のｎ型ドープ領域312がｐ型ドープ領域309より小さくなり、電荷の流れは、矢印400に示すように逆になる。同様に、ｎ型ドープ領域312及びｐ型ドープ領域309をそれぞれ有するｎｉｎ及びｐｉｐゲート短絡ＴＦＴ構造体は、図４Ａ及び４Ｃにそれぞれ示すように、これらのドープ領域312及び309よりもかなり大きい他のドープ領域312’及び309’を有する。
【００２３】
例えば、カラー及び偏光フィルタ層、液晶材料、スペーサ及び物理的保護層を含んだＡＭＬＣＤの他の部分の製造は全く従来技術なので、その詳細な説明は省略する。もちろん、薄膜トランジスタ及び、これを含むアクティブマトリクス装置の実際の製造に対して特に考慮すべき事項は当業者には明らかであり、アクティブマトリクス基板の設計に適用すべき事項は本発明によるアクティブマトリクス基板の設計にも適用するべきである。しかるべき正確な処理条件は当業者には通常の設計手続きの問題であるので、ここでは説明しない。
【図面の簡単な説明】
【図１】  本発明により製造した、ＥＳＤ保護回路を有するＡＭＬＣＤのアクティブマトリクス基板を線図的に示す。
【図２】  図１のアクティブマトリクス基板のより詳細なＥＳＤ保護回路を線図的に示す。
【図３Ａ】  図１のアクティブマトリクス基板の製造方法の最初の工程を示す。
【図３Ｂ】  図３Ａの次の工程を示す。
【図３Ｃ】  図３Ｂの次の工程を示す。
【図３Ｄ】  図３Ｃの次の工程を示す。
【図３Ｅ】  図３Ｄの次の工程を示す。
【図４Ａ】  アクティブマトリクス基板のＥＳＤ保護回路の他の構造を示す。
【図４Ｂ】  アクティブマトリクス基板のＥＳＤ保護回路の更なる他の構造を示す。
【図４Ｃ】  アクティブマトリクス基板のＥＳＤ保護回路の更なる他の構造を示す。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2004518278.tif 000001