【手続補正書】
【提出日】平成16年11月10日(2004.11.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
行列状に配置される複数のメモリセルを含むメモリセルアレイと前記メモリセルアレイの行に対応して設けられる複数のワード線とを各々が含む複数のバンクと、
外部クロック信号に同期した内部クロック信号を出力する内部クロック発生手段と、
外部から入力されるテストモード指定信号に応答して、特定のテストモードが指定されたことを検出して、テストモード信号を出力するテストモード検出手段と、
前記テストモード信号が非活性状態のノーマルモードにおいて、前記内部クロック信号に同期して入力される前記ワード線を活性化する活性命令を検出して、前記ワード線を活性化させる第１の活性開始信号を対応する前記バンクに出力し、前記テストモード信号が活性化状態のテストモードにおいて、前記テストモード信号に応答して、前記第１の活性開始信号と比較し遅延した第２の活性化開始信号を対応する前記バンクに出力する、活性制御手段とを備えた、同期型半導体記憶装置。
【請求項２】
前記活性制御手段は、
前記活性命令に対応する活性開始信号を生成してラッチするラッチ手段と、
前記テストモード信号に応答して、外部から入力される外部信号のレベル変化のタイミングに基づき、イネーブル信号を出力する制御手段と、
前記イネーブル信号に応答して、前記ラッチ手段の出力に基づき、前記バンクに対応する前記第２の活性開始信号を出力する出力手段とを備える、請求項１記載の同期型半導体記憶装置。
【請求項３】
前記活性制御手段は、
前記活性命令に対応する前記第１の活性開始信号を生成して出力する第１の出力手段と、
前記テストモード信号に応答して、前記第１の出力手段の出力する前記第１の活性開始信号に対し遅延した前記第２の活性開始信号を出力する第２の出力手段と、
前記テストモード信号に応答して、前記第１の出力手段の出力または第２の出力手段の出力のいずれか一方を出力する制御手段とを含む、請求項１記載の同期型半導体記憶装置。
【請求項４】
前記活性制御手段は、
前記テストモード信号に応答して、外部から入力される外部信号を前記活性命令に対応する前記第２の活性開始信号として出力する出力手段を含む、請求項１記載の同期型半導体記憶装置。
【請求項５】
前記外部信号とは、ロウアドレスストローブ信号である、請求項２記載の同期型半導体記憶装置。
【請求項６】
前記第２の出力手段は、
前記テストモード信号に応答して、前記活性命令の取込みタイミングを決定した前記内部クロック信号の立下がりタイミングで前記第１の出力手段の出力をラッチして出力するラッチ手段と、
前記ラッチ手段の出力を遅延する遅延手段とを含む、請求項３記載の同期型半導体記憶装置。
【請求項７】
行列状に配置される複数のメモリセルを含むメモリセルアレイと前記メモリセルアレイの行に対応して設けられる複数のワード線とを各々が含む複数のバンクと、
外部クロック信号に同期した内部クロック信号を出力する内部クロック発生手段と、
外部から入力されるテストモード指定信号に応答して、特定のテストモードが指定されたことを検出して、テストモード信号を出力するテストモード検出手段と、
前記テストモード信号が非活性状態のノーマルモードにおいて、前記内部クロック信号に同期して入力される前記ワード線を非活性化する非活性命令を検出して、前記ワード線を非活性化させる第１の非活性開始信号を対応する前記バンクに出力し、前記テストモード信号が活性化状態のテストモードにおいて、前記テストモード信号に応答して、前記第１の非活性開始信号と比較し遅延した第２の非活性化開始信号を対応する前記バンクに出力する、非活性制御手段とを備えた、同期型半導体記憶装置。
【請求項８】
前記非活性制御手段は、
前記非活性命令に対応する非活性開始信号を生成してラッチするラッチ手段と、
前記テストモード信号に応答して、外部から入力される外部信号のレベル変化のタイミングに基づき、イネーブル信号を出力する制御手段と、
前記イネーブル信号に応答して、前記ラッチ手段の出力に基づき、前記バンクに対応する前記第２の非活性開始信号を出力する出力手段とを含む、請求項７記載の同期型半導体記憶装置。
【請求項９】
前記非活性制御手段は、
前記非活性命令に対応する前記第１の非活性開始信号を生成して出力する第１の出力手段と、
前記テストモード信号に応答して、前記第１の出力手段の出力する前記第１の非活性開始信号に対し遅延した前記第２の非活性開始信号を出力する第２の出力手段と、
前記テストモード信号に応答して、前記第１の出力手段の出力または第２の出力手段の出力のいずれか一方を出力する制御手段とを含む、請求項７記載の同期型半導体記憶装置。
【請求項１０】
前記非活性制御手段は、
前記テストモード信号に応答して、外部から入力される外部信号を前記非活性命令に対応する前記第２の非活性開始信号として出力する出力手段を含む、請求項７記載の同期型半導体記憶装置。
【請求項１１】
前記外部信号とは、ライトイネーブル信号である、請求項８記載の同期型半導体記憶装置。
【請求項１２】
前記第２の出力手段は、
前記テストモード信号に応答して、前記非活性命令の取込みタイミングを決定した前記内部クロック信号の立下がりタイミングで前記第１の出力手段の出力をラッチして出力するラッチ手段と、
前記ラッチ手段の出力を遅延する遅延手段とを含む、請求項９記載の同期型半導体記憶装置。
【請求項１３】
行列状に配置される複数のメモリセルを含むメモリセルアレイと前記メモリセルアレイの行に対応して設けられる複数のワード線とを各々が含む複数のバンクと、
外部クロック信号に同期する第１のクロック信号を発生する第１のクロック発生手段と、
外部から入力される外部信号と前記外部クロック信号とに基づき、前記第１のクロック信号より高速な第２のクロック信号を生成する第２のクロック発生手段と、
外部から入力されたテストモード指定信号に応答して、特定のテストモードが指定されたことを検出して、検出結果としてテストモード信号を出力するテストモード検出手段と、
前記テストモード信号に応答して、前記第１または第２のクロック信号を内部クロック信号として出力するスイッチ手段と、
前記内部クロック信号に同期して、前記メモリセルを選択し、前記選択されたメモリセルに対して、書込み、読出動作を行なうデータ入出力手段とを備える、同期型半導体記憶装置。
【請求項１４】
前記第２のクロック発生手段は、
前記外部クロック信号および前記外部信号のそれぞれのレベル変化のタイミングでワンショットパルスを出力するパルス発生手段を含む、請求項１３記載の同期型半導体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
【課題を解決するための手段】
請求項１に係る同期型半導体記憶装置においては、行列状に配置される複数のメモリセルを含むメモリセルアレイと前記メモリセルアレイの行に対応して設けられる複数のワード線とを各々が含む複数のバンクと、外部クロック信号に同期した内部クロック信号を出力する内部クロック発生手段と、外部から入力されるテストモード指定信号に応答して、特定のテストモードが指定されたことを検出して、テストモード信号を出力するテストモード検出手段と、テストモード信号が非活性状態のノーマルモードにおいて、内部クロック信号に同期して入力されるワード線を活性化する活性命令を検出して、ワード線を活性化させる第１の活性開始信号を対応するバンクに出力し、テストモード信号が活性化状態のテストモードにおいて、テストモード信号に応答して、第１の活性開始信号と比較し遅延した第２の活性化開始信号を対応するバンクに出力する、活性制御手段とを備える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
請求項２に係る同期型半導体記憶装置は、請求項１に係る同期型半導体記憶装置であって、活性制御手段は、活性命令に対応する活性開始信号を生成してラッチするラッチ手段と、テストモード信号に応答して、外部から入力される外部信号のレベル変化のタイミングに基づき、イネーブル信号を出力する制御手段と、イネーブル信号に応答して、ラッチ手段の出力に基づき、バンクに対応する第２の活性開始信号を出力する出力手段とを備える。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
請求項３に係る同期型半導体記憶装置は、請求項１に係る同期型半導体記憶装置であって、活性制御手段は、活性命令に対応する第１の活性開始信号を生成して出力する第１の出力手段と、テストモード信号に応答して、第１の出力手段の出力する第１の活性開始信号に対し遅延した第２の活性開始信号を出力する第２の出力手段と、テストモード信号に応答して、第１の出力手段の出力または第２の出力手段の出力のいずれか一方を出力する制御手段とを含む。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
請求項４に係る同期型半導体記憶装置は、請求項１に係る同期型半導体記憶装置であって、活性制御手段は、テストモード信号に応答して、外部から入力される外部信号を活性命令に対応する第２の活性開始信号として出力する出力手段を含む。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
請求項７に係る同期型半導体記憶装置は、行列状に配置される複数のメモリセルを含むメモリセルアレイと前記メモリセルアレイの行に対応して設けられる複数のワード線とを各々が含む複数のバンクと、外部クロック信号に同期した内部クロック信号を出力する内部クロック発生手段と、外部から入力されるテストモード指定信号に応答して、特定のテストモードが指定されたことを検出して、テストモード信号を出力するテストモード検出手段と、テストモード信号が非活性状態のノーマルモードにおいて、内部クロック信号に同期して入力される前記ワード線を非活性化する非活性命令を検出して、前記ワード線を非活性化させる第１の非活性開始信号を対応するバンクに出力し、テストモード信号が活性化状態のテストモードにおいて、テストモード信号に応答して、第１の非活性開始信号と比較し遅延した第２の非活性化開始信号を対応するバンクに出力する、非活性制御手段とを備える。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
請求項８に係る同期型半導体記憶装置は、請求項７に係る同期型半導体記憶装置であって、非活性制御手段は、非活性命令に対応する非活性開始信号を生成してラッチするラッチ手段と、テストモード信号に応答して、外部から入力される外部信号のレベル変化のタイミングに基づき、イネーブル信号を出力する制御手段と、イネーブル信号に応答して、ラッチ手段の出力に基づき、バンクに対応する第２の非活性開始信号を出力する出力手段とを含む。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
請求項９に係る同期型半導体記憶装置は、請求項７に係る同期型半導体記憶装置であって、非活性制御手段は、非活性命令に対応する第１の非活性開始信号を生成して出力する第１の出力手段と、テストモード信号に応答して、第１の出力手段の出力する第１の非活性開始信号に対し遅延した第２の非活性開始信号を出力する第２の出力手段と、
前記テストモード信号に応答して、第１の出力手段の出力または第２の出力手段の出力のいずれか一方を出力する制御手段とを含む。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
請求項１０に係る同期型半導体記憶装置は、請求項７に係る同期型半導体記憶装置であって、非活性制御手段は、テストモード信号に応答して、外部から入力される外部信号を非活性命令に対応する第２の非活性開始信号として出力する出力手段を含む。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
請求項１３に係る同期型半導体記憶装置は、行列状に配置される複数のメモリセルを含むメモリセルアレイとメモリセルアレイの行に対応して設けられる複数のワード線とを各々が含む複数のバンクと、外部クロック信号に同期する第１のクロック信号を発生する第１のクロック発生手段と、外部から入力される外部信号と前記外部クロック信号とに基づき、第１のクロック信号より高速な第２のクロック信号を生成する第２のクロック発生手段と、外部から入力されるテストモード指定信号に応答して、特定のテストモードが指定されたことを検出して、検出結果としてテストモード信号を出力するテストモード検出手段と、テストモード信号に応答して、第１または第２のクロック信号を内部クロック信号として出力するスイッチ手段と、内部クロック信号に同期して、メモリセルを選択し、選択されたメモリセルに対して、書込み、読出動作を行なうデータ入出力手段とを備える。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
請求項１４に係る同期型半導体記憶装置は、請求項１３に係る同期型半導体記憶装置であって、第２のクロック発生手段は、外部クロック信号および外部信号のそれぞれのレベル変化のタイミングでワンショットパルスを出力するパルス発生手段を含む。