【手続補正書】
【提出日】平成16年10月26日(2004.10.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項４
【補正方法】変更
【補正の内容】
【請求項４】
請求項１に記載の半導体記憶装置において、
上記コマンドステートマシーンはマイクロプロセッサからコマンドを受け取り、上記コマンドステートマシーンは上記プロテクト信号を受け取るように接続されており、上記コマンドステートマシーンは上記動作を行うように上記ライトステートマシーンに制御信号を出力し、上記コマンドステートマシーンは上記ライトステートマシーンに上記プロテクト信号をさらに出力することを特徴とする半導体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項８
【補正方法】変更
【補正の内容】
【請求項８】
アドレスによって識別される複数のメモリ素子を有するメモリセルアレイと、上記メモリセルアレイにおける少なくとも１つのアドレスで行われるべきメモリ動作のコマンドを出力するマイクロプロセッサと、上記メモリセルアレイと上記マイクロプロセッサとの間に接続されたメモリコントローラとを備え、上記マイクロプロセッサが出力するコマンドは、行われるべき少なくとも１つの動作の識別子とメモリアドレスとを含み、上記メモリコントローラは上記コマンドを受け取り、特定された動作を上記メモリセルアレイにおける上記少なくとも１つのアドレスで行うための制御信号を出力し、上記メモリセルアレイの各メモリ素子は、半導体層上にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極下にゲート絶縁膜を介して配置されたチャネル領域と、上記チャネル領域の両側に配置されると共に、上記チャネル領域と逆導電型を有する拡散領域と、上記ゲート電極の両側に形成されて、電荷又は分極を保持する機能を有するメモリ機能体とを備えた半導体記憶装置において、予め定められたメモリ素子を保護するための方法であって、
上記マイクロプロセッサは、アクティブ状態の時に上記メモリセルアレイの予め定められたメモリ素子を保護することを示すプロテクト信号を上記メモリコントローラに出力し、
上記メモリコントローラは、上記アドレスの予め定められたビットと上記プロテクト信号とを受け取り、上記アドレスの予め定められたビットと上記プロテクト信号とが予め定められた状態にある場合にはロック信号を生成し、
上記メモリコントローラは、上記プロテクト信号の状態と上記メモリコントローラの直前の状態とによって定まる状態に入り、上記状態によって定まる次のメモリアドレスに対して動作し、上記ロック信号が生成されたときには、上記メモリコントローラは特定された動作を行わない一方、上記ロック信号が生成されないときには、上記メモリコントローラは、特定されたメモリ動作が行われるべきアドレスにおいて、メモリコントローラの状態に応じて、上記特定された動作を行うことを特徴とする予め定められたメモリ素子を保護するための方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
この半導体層上には、素子分離領域が形成されていることが好ましく、さらにトランジスタ、キャパシタ、抵抗等の素子、これらによる回路、半導体装置や層間絶縁膜が組み合わせられて、シングル又はマルチレイヤー構造で形成されていてもよい。なお、素子分離領域は、ＬＯＣＯＳ（Local Oxidation of Silicon）膜、トレンチ酸化膜、ＳＴＩ(Shallow Trench Isolation)膜等種々の素子分離膜により形成することができる。半導体層は、Ｐ型又はＮ型の導電型を有していてもよく、半導体層には、少なくとも１つの第１導電型（Ｐ型又はＮ型）のウェル領域が形成されていることが好ましい。半導体層及びウェル領域の不純物濃度は、当該分野で公知の範囲のものが使用できる。なお、半導体層としてＳＯＩ基板を用いる場合には、表面半導体層には、ウェル領域が形成されていてもよいが、チャネル領域下にボディ領域を有していてもよい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
ゲート電極は、ゲート絶縁膜上に、通常半導体装置に使用されるような形状又は下端部に凹部を有した形状で形成されている。なお、ゲート電極は、単層又は多層の導電膜によって分離されることなく、一体形状として形成されていることが好ましいが、単層又は多層の導電膜によって、分離した状態で配置していてもよい。また、ゲート電極は、側壁に側壁絶縁膜を有していてもよい。ゲート電極は、通常、半導体装置に使用されるものであれば特に限定されるものではなく、導電膜、例えば、ポリシリコン：銅、アルミニウム等の金属：タングステン、チタン、タンタル等の高融点金属：高融点金属とのシリサイド等の単層膜又は積層膜等が挙げられる。ゲート電極の膜厚は、例えば５０〜４００ｎｍ程度の膜厚で形成することが適当である。なお、ゲート電極の下にはチャネル領域が形成されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
なお、実質的に電荷を保持するメモリ機能部１０５ａ、１０５ｂは、ゲート電極１０４の両側壁部分である。したがって、この部分に対応する領域にのみに、シリコン窒化膜１０９が形成されていればよい（図２（ａ）参照）。また、メモリ機能部１０５ａ、１０５ｂは、ナノメートルサイズの導電体又は半導体からなる微粒子１１２が絶縁膜１１１中に散点状に分布する構造を有していてもよい（図２（ｂ）参照）。このとき、微粒子１１２が１ｎｍ未満であると、量子効果が大きすぎるためにドットに電荷がトンネルするのが困難になり、１０ｎｍを超えると室温では顕著な量子効果が現れなくなる。したがって、微粒子１１２の直径は１ｎｍ〜１０ｎｍの範囲にあることが好ましい。さらに、電荷保持膜となるシリコン窒化膜１０９は、ゲート電極の側面においてサイドウォールスペーサ状に形成されていてもよい（図３参照）。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
なお、図１０に示すように、メモリ機能体２６２ａのうちシリコン窒化膜２４２ａのゲート電極と離れた側の端が、ゲート電極から離れた側のメモリ機能体２６２ａの端と一致していない場合は、Ｗ２をゲート電極端からシリコン窒化膜２４２ａのゲート電極と遠い側の端までと定義すればよい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１０３
【補正方法】変更
【補正の内容】
【０１０３】
書換え動作時に電荷がシリコン窒化膜２４２に注入されるのは、発生した電荷がオフセット領域２７１における電界により引き込まれるためである。したがって、第２部分２８２を含む電荷保持膜により、書換え動作時にメモリ機能体２６２に注入される電荷が増加し、書換え速度が増大する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
このようなメモリ素子では、Ａ＜Ｂであることが好ましい。このような関係を満たすことにより、チャネル領域のうちゲート電極２１７下の部分と拡散領域２１２、２１３との間にはオフセット領域２７１が存在することとなる。これにより、メモリ機能体２６１、２６２（シリコン窒化膜２４２）に蓄積された電荷により、オフセット領域２７１の全領域において、反転の容易性が効果的に変動する。したがって、メモリ効果が増大し、特に読出し動作の高速化が実現する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１２６
【補正方法】変更
【補正の内容】
【０１２６】
ところで、メモリ機能体中での電気力線は、図１３の矢印２８４で示すように、シリコン窒化膜２４２を通過しない短いものもある。このような短い電気力線上では比較的電界強度が大きいので、この電気力線に沿った電界は書換え動作時においては大きな役割を果たしている。Ｔ１を薄くすることによりシリコン窒化膜２４２が図の下側に移動し、矢印２８４で示す電気力線がシリコン窒化膜を通過するようになる。それゆえ、電気力線２８４に沿ったメモリ機能体中の実効的な比誘電率が大きくなり、電気力線の両端での電位差をより小さくすることができる。したがって、ゲート電極２１７に印加された電圧の多くの部分が、オフセット領域における電界を強くするために使われ、書込み動作及び消去動作が高速になる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１３９
【補正方法】変更
【補正の内容】
【０１３９】
つまり、メモリ機能体の上部に書込、消去を補助する電極が存在しないため、電荷保持膜とチャネル領域又はウェル領域とを隔てる絶縁膜には、書込、消去を補助する電極とチャネル領域又はウェル領域間に働く高電界が直接作用せず、ゲート電極から横方向に広がる比較的弱い電界が作用するのみである。そのため、同じ加工精度に対してロジックトランジスタのゲート長と同程度以上に微細化されたゲート長を保有するメモリ素子を実現することができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１４２
【補正方法】変更
【補正の内容】
【０１４２】
図１９から明らかなように、消去状態（実線）から書込み動作を行った場合、単純に閾値が上昇するのみならず、特にサブスレッショルド領域においてグラフの傾きが顕著に減少している。そのため、ゲート電圧（Ｖｇ）が比較的高い領域においても、消去状態と書込み状態でのドレイン電流比が大きくなる。例えば、Ｖｇ＝２．５Ｖにおいても、電流比は２桁以上を保っている。この特性は、フラッシュメモリの場合（図４１）と大きく異なる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１５０
【補正方法】変更
【補正の内容】
【０１５０】
メモリ素子３０１ａＡ〜３０１ａＤのゲート電極はワード線３０８ａにより接続されている。他のメモリ素子のゲート電極も同様にワード線で接続されている。また、選択トランジスタ３０２ａＡ〜３０２ａＤのゲート電極は選択トランジスタワード線３０９ａで接続されており、選択トランジスタ３０３ａＡ〜３０３ａＤのゲート電極は選択トランジスタワード線３１０ａで接続されている。他の選択トランジスタのゲート電極も同様に選択トランジスタワード線で接続されている。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１５４
【補正方法】変更
【補正の内容】
【０１５４】
第１のビット線３１６Ａ１〜３１６Ｄ１は、夫々第１の切換えトランジスタ３０６に接続されている。第２のビット線３１６Ａ２〜３１６Ｄ２は、夫々第２の切換えトランジスタ３０７に接続されている。切換えトランジスタ３０６、３０７のゲート電極は、夫々切換えトランジスタ選択線３１４及び３１５に接続されている。このような配線により、切換えトランジスタ選択線３１４を選択した場合は、例えば、センスアンプ３１８ＡＢの一方の入力と第１のビット線３１６Ａ１が接続され、センスアンプ３１８ＡＢの他方の入力と第１のビット線３１６Ｂ１が接続される。切換えトランジスタ選択線３１５を選択した場合は、例えば、センスアンプ３１８ＡＢの一方の入力と第２のビット線３１６Ａ２が接続され、センスアンプ３１８ＡＢの他方の入力と第２のビット線３１６Ｂ２が接続される。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１５７
【補正方法】変更
【補正の内容】
【０１５７】
しかし、メモリ素子をこのような半導体記憶装置に応用する他の例としては、１個のメモリ素子がセンスアンプの一方の入力に接続され、外部リファレンスセルがセンスアンプの他方の入力に接続されてもよい。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１５８
【補正方法】変更
【補正の内容】
【０１５８】
この半導体記憶装置の動作方法を説明する。この半導体装置の動作は、書換え動作と読出し動作とがあり、さらに、書換え動作には書込み動作と消去動作とがある。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１９７
【補正方法】変更
【補正の内容】
【０１９７】
本実施の形態に用いるメモリ素子は、実施の形態３に記載するように、メモリ機能体は、ゲート絶縁膜表面と略平行に配置される電荷保持膜を含み、かつ、ゲート電極側面と略並行に延びた部分を含むことが好ましい。このようなメモリ素子を本実施の形態の半導体記憶装置に用いれば、メモリ素子の書換え速度が増大するので、半導体記憶装置の書換え動作を高速にすることができる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０２１６
【補正方法】変更
【補正の内容】
【０２１６】
装置の動作は、データ入力／出力ライン２６を介して特定なデータパターンをサイドウォールメモリ２０の中に書きこむことによって選択される。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０２１７
【補正方法】変更
【補正の内容】
【０２１７】
図２５のＳＲＤは、ステータスレジスタ３４から読み出されたデータを表している。図２５のＰＡは、書き込まれるべきメモリの場所のアドレスを表し、ＰＤは、アドレスＰＡにおいて書きこまれるべきデータを表している。ＢＡは、消去されるべきブロック内の何れかのアドレスを表している。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０２２４
【補正方法】変更
【補正の内容】
【０２２４】
上記サイドウォールメモリ２０は、４つのブロックを含むメモリセルアレイ２２の他に、図示されていないけれども、リードパス、ライトパス、ベリフィケーション回路を含む。上記メモリセルアレイ２２がブロックからなるということは、ブロックごとにデータを分離することを可能にする。こうして、１つのブロックが消去されることが必要であるとき、他のブロックは消去される必要はなく、それ故に、潜在的なデータの消失や破損にさらされることはない。そういうわけで、サイドウォールメモリ２０を複数のブロックからなるメモリセルアレイ２２で構成することは、違った部分すなわち違ったタイプのデータを夫々含む複数のチップを使用することによってデータの完全性のレベルを更に増大させる。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０２２９
【補正方法】変更
【補正の内容】
【０２２９】
上記ライトステートマシーン３２は、入力されたＡ[０：１６]信号２４とＤ[０：７]信号２６から、消去（イレース）及び書き込み（プログラム）動作を遂行するために必要なアドレスとデータをラッチする。上記ライトステートマシーン３２のアドレスとデータのラッチの動作は、ＣＳＭ２８からのアドレスラッチイネーブル信号（ＡＬＥ信号）４９とデータラッチイネーブル信号（ＤＬＥ信号）４７とによって夫々制御される。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０２３０
【補正方法】変更
【補正の内容】
【０２３０】
上記ライトステートマシーン３２は、アレイアドレス信号であるＡＹ[０：６]信号５５及びＡＸ[０：９]信号５７並びにセンスアンプ（ＳＡ）の出力ＳＯＵＴ[０：７]信号５９を介してメモリセルアレイ２２に結合されている。上記センスアンプＳＡの出力ＳＯＵＴ[０：７]信号５９は、アドレスされたメモリの箇所のデータを表す。ライトステートマシーン３２がアクティブであるとき、上記ライトステートマシーン３２は、ＳＢＵＳ[０：４]信号５４によって、メモリセルアレイ２２のリード（読み取り）パス、ライト（書き込み）パス及びベリフィケーション（認証）回路を制御する。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０２５０
【補正方法】変更
【補正の内容】
【０２５０】
上記ステ−タスレジスタ３４は、マイクロプロセッサ９９９にステータス信号つまりＳＴＡＴ［３：７］信号５６を介して上記ライトステートマシーン３２の状態を伝える。上記ステータス信号、つまり、ＳＴＡＴ［３：７］信号５６は、データライン２６上に多重送信される。上記ステータスレジスタ３４は、上記ＲＥＡＤＹ信号５０、ＬＯＷＶＰＰ信号５１及びＳＢＵＳ［０：４］信号５４に基いて、ライトステートマシーン３２の状態を決定する。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０２６８
【補正方法】変更
【補正の内容】
【０２６８】
上記メモリセルアレイ２２は、そのワードラインをイネーブルにしてリードパスをオンに切り換えることによって、プログラムベリフィケーションの準備をする。上記ＤＬＣ８０は、図３６に示すＣＭＰＥＮ信号２８７をアクティブにし、ＰＧＶＥＲ信号２８５をアクティブにすることによって、プログラムベリフィケーションを遂行するように構成されている。アクティブであるとき、上記ＰＧＶＥＲ信号２８５は、マイクロプロセッサ９９９がプログラムオペレーション中にプログラムビットを消去しようとしている場合であっても、上記ＤＬＣ８０に適合していると指示させる。ＣＭＰＥＮ信号２８７とＰＧＶＥＲ信号２８５との効果は、図３６のＤＬＣ８０のブロック図に関連して、より詳しく後述される。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０３０８
【補正方法】変更
【補正の内容】
【０３０８】
図２９は、ブロック図であって、オシレータ２００とフェーズジェネレータ２０４とを示す。このオシレータ２００は、ＲＥＳＥＴ信号５２を受信すると、作動を開始する。オシレータ２００は、ＲＥＳＥＴ信号５２が非アクティブである限り、作動し続ける。ＲＥＳＥＴ信号５２がアサート（活動状態）になると、オシレータ２００は作動を止める。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０３１１
【補正方法】変更
【補正の内容】
【０３１１】
図３０に、ＰＲＥＳＥＴ信号５２とＳＢＵＳ［０：４］信号５４に対するＰＨ１信号８２とＰＨ２信号８４のスタートアップタイミングが示されている。ＲＥＳＥＴ信号５２は、ＰＲＯＧＲＡＭ信号３８又はＥＲＡＳＥ信号４０のいずれかの立ち上がりエッジで低下する。ＰＨ２信号８４は、ＲＥＳＥＴ信号５２が低下した後に、アクティブハイとなる最初のクロックである。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０３１３
【補正方法】変更
【補正の内容】
【０３１３】
図３１は、上記期間カウンタ７６のブロック図である．この期間カウンタ７６は、期間カウンタステータスバス（ＳＢＵＳ）デコーダ２１０と、１５ビットシフトレジスタ式カウンタ２１２と、ターミナルカウントマッチ回路２１４と、ラッチ２１６とを含む。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０３１４
【補正方法】変更
【補正の内容】
【０３１４】
上記期間カウンタＳＢＵＳデコーダ２１０は、上記カウンタ２１２とターミナルカウントマッチ回路２１４とを制御する。上記デコーダ２１０は、ＳＢＵＳ信号５４をデコードし、上記カウンタ２１２のカウントがリセットされるべきかを決め、３つの可能なターミナルカウントの中から選択する。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０３１６
【補正方法】変更
【補正の内容】
【０３１６】
上記カウンタ２１２のＱ出力２２０は、ターミナルカウントマッチ回路２１４に供給される。このターミナルカウントマッチ回路２１４は、Ｑ出力２２０を分析し、選択されたターミナルカウントに何時到達するかを指示する。ターミナルカウントマッチ回路は、３つの可能なターミナルカウント、すなわちイレース（消去）とプログラム（書き込み）とベリファイ（検証）とを認識する。上記ターミナルカウントは、それぞれ、アクティブな信号であるＰＣＴＳＥＬＥＲＳ信号と、ＰＣＴＳＥＬＰＧＭ信号と、ＰＣＴＳＥＬＶＥＲ信号とによって選択される。各プログラミングパルスについて、おおよその時間は１０マイクロセカンド、各消去パルスについては１０ミリセカンド、各プログラムベリファイオペレーションと各消去ベリファイオペレーションとについては３マイクロセカンドである。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】０３１９
【補正方法】変更
【補正の内容】
【０３１９】
図３２は、イベントカウンタ７４のブロック図である。このイベントカウンタ７４は、ステータスバス（ＳＢＵＳ）デコーダ２３０と、１３ビットのカウンタ２３２と、ターミナルカウントマッチ回路２３４と、ラッチ２１６と、ＯＲゲート２３８とを含む。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】０３２６
【補正方法】変更
【補正の内容】
【０３２６】
図３３は、アドレスカウンタ７８のブロック図である。アドレスカウンタ７８は、ＴＴＬインプット（入力）バッファ２５０，２５２と、ＳＢＵＳデコーダ２５４，２５６と、１７ビットリニアカンウタ２５８と、バイパスマルチプレクサ２６０と、ブートブロックディテクタ７９とを含む。
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】０３３３
【補正方法】変更
【補正の内容】
【０３３３】
ＰＲＯＧＲＡＭ信号３８をアクティブな状態にする前に、コマンドステートマシーン２８は、アドレスラッチイネーブル信号であるＡＬＥ信号４９をアクティブにする。アクティブなＡＬＥ信号４９は、バッファアドレス出力であるＡＩＮ［０：１６］信号２６２をカウンタ２５８に出力する。ＡＱ［０：１６］信号２６４とＡＩＮ［０：１６］信号２６２とは、カウンタ２５８がイネーブルされそのカウントを増分する迄、同じ値である。
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】０３３５
【補正方法】変更
【補正の内容】
【０３３５】
上記バイパスマルチプレクサ２６０は、ＲＥＡＤＹ信号５０をインアクティブにすることによって、ＡＱ［０：１６］信号２６４を選択する。カウンタ２５８は、プログラムオペレーションの間に、そのカウント値を増分することは許されない。したがって、上記カウンタ２５８は、プログラムオペレーションの際に、アドレスラッチとして作動する。
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】０３３６
【補正方法】変更
【補正の内容】
【０３３６】
イレースオペレーション中のアドレスカウンタ２５８のオペレーションは、初期段階では、プログラムオペレーション中のそれと類似している。しかし、上記カウンタ２５８は、イレースオペレーションの際に、ＰＲＯＧ_ＩＮＣ_ＡＤＤ状態１６６とＥＲＡＳＥ_ＩＮＣ_ＡＤＤ状態１８４とにおいてイネーブルにされる。これにより、ＡＣＴＲＴＣ信号９２のアクティブ状態によって示されるように、ＡＹ［０：６］信号５５とＡＸ［０：９］信号５７とが、メモリセルアレイ２２のエンドアドレススペースに到達する迄、メモリセルアレイ２２内のアドレスを通って循環する。
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】０３３７
【補正方法】変更
【補正の内容】
【０３３７】
ブートブロック２３内の１つのアドレスが書き込み又は消去のために選択されたどうかを決定するために、ブートブロックディテクタ７９は、アドレス信号であるＡＱ［１３：１６］信号の４つの最上位のビットを解析する。もしも、ブートブロック２３内の１つのアドレスが選択されて、ＰＲＯＴＥＣＴ信号４１が、アクティブで論理的にハイで、ブートブロック２３が書き込み又は消去から保護されるべきことを示すならば、そのとき、上記ブートブロックディテクタ７９はアクティブな論理的にローのＬＯＣＫ信号９３を出力する。上記ブートブロック２３はロックされている間、上記ブートブロック２３の書き込み又は消去を防止するために、ＬＯＣＫ信号９３がネクストステートコントローラ７２に与えられる。一方、上記ブートブロック２３がアンロックされている間、上記ブートブロック２３の書き込み又は消去のために、非アクティブで論理的にローのＰＲＯＴＥＣＴ信号４１によって示されるように、ブートブロック２３内の１つのアドレスが選択されないならば、そのとき、ＬＯＣＫ信号９３は非アクティブすなわち論理的にハイとなる。ＬＯＣＫ信号９３が非アクティブである間、選択されたブロックの書き込み又は消去が起こり得る。
【手続補正３５】
【補正対象書類名】明細書
【補正対象項目名】０３３８
【補正方法】変更
【補正の内容】
【０３３８】
図３４は、ブートブロックディテクタ７９を示す。ブートブロックディテクタ７９は、５つの入力のＮＡＮＤゲート４００から成る。したがって、ＬＯＣＫ信号９３は、５つの入力信号が論理的にハイであるときのみ、アクティブである。
【手続補正３６】
【補正対象書類名】明細書
【補正対象項目名】０３４０
【補正方法】変更
【補正の内容】
【０３４０】
上記ブートブロック２３は、１ＦＦＦＦ（１６進数）〜１Ｅ０００（１６進数）のアドレスを占める。図３５から分かるように、４つの最上位ビットＭＳＢとＡＱ［１３:１６］信号は、このアドレスレンジの中で全てハイである。ブートブロックアドレスレンジの外側のアドレスに対して、４つのＭＳＢ内の少なくとも１つが、論理的にローである。これは、ロック信号をアクティブ論理アクティブハイにし、その結果、アドレスされたバイトデータの書き込みや消去が可能となる。
【手続補正３７】
【補正対象書類名】明細書
【補正対象項目名】０３４３
【補正方法】変更
【補正の内容】
【０３４３】
図３６は、データラッチコンパレータ（“ＤＬＣ”）８０のブロック図である。このデータラッチコンパレータ（ＤＬＣ）８０は、８個のラッチコンパレータ回路２７０ａ〜２７０ｈ（各データビットについて１つ）と、ＳＢＵＳデコーダ２８２，２８４，２８６と、ＡＮＤゲート２８８と、マルチプレクサ２９０と、ラッチ２９２とを含む。
【手続補正３８】
【補正対象書類名】明細書
【補正対象項目名】０３４４
【補正方法】変更
【補正の内容】
【０３４４】
上記マイクロプロセッサ９９９は、ＣＥＢ信号４４ａとＷＥＢ信号４６をアクティブに保持しながら、データラインＤＡＴＡ［０：７］２６を介して、サイドウオールメモリ２０にコマンドを書く。アクティブ状態のＣＥＢ信号４４ａとＷＥＢ信号４６とによって、ＤＬＣ８０内のラッチ（ＴＴＬ入力バッファ）２７２ａ〜２７２ｈ（２７２ａのみを示す）と、コンパレータ２７０ａ〜２７０ｈとが、ライン２６上のデータをＤＡＴＡＩＮ［０：７］信号２７のＣＭＯＳレベル信号に変換できる。
【手続補正３９】
【補正対象書類名】明細書
【補正対象項目名】０３４５
【補正方法】変更
【補正の内容】
【０３４５】
ＤＡＴＡＩＮ［０：７］信号２７が書き込み又は消去のコマンドを示しているならば、上記コマンドステートマシーン（ＣＳＭ）２８はデータラッチイネーブル信号であるＤＬＥ信号４７をアクティブにする。このＤＬＥ信号４７がアクティブになるとき、ＴＴＬバッファ２７２ａ〜２７２ｈからのデータが、ラッチ２７４ａ〜２７４ｈ（２７４ａのみを示す）内にラッチされる。プログラムベリフィケーションの際に、ラッチコンパレータ回路２７０ａ〜２７０ｈ（２７０ａのみを示す）は、以下のように作動する。ＥＲＡＳＥ信号４０は非アクティブで、マルチプレクサの出力としてマルチプレクサ２７６ａ〜２７６ｈ（２７６ａのみを示す）の１０個の入力２７３を選択する。このようにして、ラッチ２７２ａ〜２７２ｈ（２７２ａのみを示す）に記憶されたデータは、コンパレータ２７８ａ〜２７８ｈ（２７８ａのみを示す）のＬＡＴ入力２７７に印加される。
【手続補正４０】
【補正対象書類名】明細書
【補正対象項目名】０３４６
【補正方法】変更
【補正の内容】
【０３４６】
コンパレータ出力２７９ａ〜２７９ｈは、プログラムデータの各ビットがセンスアンプＳＡの出力であるＳＯＵＴ［０：７］信号５９に一致しているかを示す。各コンパレータ２７８ａ〜２７８ｈに対して、もしも２つのコンパレータの入力であるＳＯＵＴ信号２７５とＬＡＴ信号２７７とが一致したならば、コンパレータ出力２７９ａ〜２７９ｈの各々は論理的にハイである。もしもコンパレータの入力２７５と２７７とが一致しないならば、出力２７９ａ〜２７９ｈの各々は論理的にローである。
【手続補正４１】
【補正対象書類名】明細書
【補正対象項目名】０３５４
【補正方法】変更
【補正の内容】
【０３５４】
イレースベリフィケーションの際の、データラッチコンパレータ回路２７０ａ〜２７０ｈのオペレーションは、以下の例外を除いて、上述したプログラムベリフィケーションのそれと類似している。第１に、マルチプレクサ２７６ａ〜２７６ｈのＩ１入力は、イレースベリフィケーションの際に、アクティブなＣＯＭＰＤＡＴ１信号２８３によって、論理１にセットされる。これは、センスアンプＳＡの出力と比較するための電圧基準を確立する。第２に、アクティブなＥＲＡＳＥ信号４０は、マルチプレクサ２７６ａ〜２７６ｈのＩ１入力を選択して、コンパレータ２７８ａ〜２７８ｈに出力される。第３に、ＰＧＶＥＲ信号２８５は非アクティブであり、それによって、コンパレータ２７８ａ〜２７８ｈは変更なしに作動できる。
【手続補正４２】
【補正対象書類名】明細書
【補正対象項目名】０３５６
【補正方法】変更
【補正の内容】
【０３５６】
好適な実施の形態では、上記ＤＬＣ８０のＳＢＵＳデコーダ２８２，２８４，２８６はランダムロジックによって提供される。
【手続補正４３】
【補正対象書類名】明細書
【補正対象項目名】０３５７
【補正方法】変更
【補正の内容】
【０３５７】
図３７は、ステータスレジスタ３４のブロック図である。このステータスレジスタ３４は、クロックジェネレータ３００と、５つの出力ラッチ３０２ａ〜３０２ｅ（ＳＴＡＴＵＳ［３：７］信号５６の各ビットについて１つ）と、ＳＢＵＳデコーダ３０４，３０６と、ラッチ３０８，３１２と、ＯＲゲート３１０，３１４と、インバータ３１６とを含む。
【手続補正４４】
【補正対象書類名】明細書
【補正対象項目名】０３５８
【補正方法】変更
【補正の内容】
【０３５８】
上記ステータスレジスタ３４の出力５６は、出力イネーブルバー信号であるＯＥＢ信号４６ａに同期している。クロックジェネレータ３００は、ＯＥＢ信号４６ａが状態をトグルする（一方を取る）ときは、一組のクロックパルスＰＨ'１／ＰＨ'２信号３２０を発生させることによって同期させる。上記クロックパルスＰＨ'１／ＰＨ'２信号３２０は、出力ラッチ３０２ａ〜３０２ｅへのクロックインを制御する。このようにして、ＯＥＢ４２が出力ラッチ３０２ａ〜３０２ｅからの有効なデータを読むために、ＯＥＢ信号４２はトグルされねばならないことがわかる。
【手続補正４５】
【補正対象書類名】明細書
【補正対象項目名】０３６５
【補正方法】変更
【補正の内容】
【０３６５】
上記ＳＴＡＴＵＳ［３：７］信号のＳＴＡＴ６信号はＥＲＡＳＥ  ＳＵＳＰＥＮＤ信号としても知られている。ライトステートマシーン３２が消去動作中にアイドル状態に入ると、ＥＲＡＳＥ  ＳＵＳＰＥＮＤはアクティブで、論理的にハイになり、メモリセルアレイ２２が読み出し可能であることを示す。ＥＲＡＳＥ  ＳＵＳＰＥＮＤ信号は、マイクロプロセッサ９９９からの要求とライトステートマシーン３２の状態とに基づいて、シンクロナイザ３０によってセットあるいはクリアされる。
【手続補正４６】
【補正対象書類名】明細書
【補正対象項目名】０３６６
【補正方法】変更
【補正の内容】
【０３６６】
上記ＳＴＡＴＵＳ［３：７］信号のＳＴＡＴ５信号は消去誤りＥＲＡＳＥ  ＦＡＩＬ信号としても知られている。ライトステートマシーン３２がメモリセルアレイ２２をうまくプログラムあるいは消去できなかった場合には、ＥＲＡＳＥ  ＦＡＩＬ信号は論理的にハイに設定される。また、消去コマンドがうまく実行されなかった場合あるいはハードウエアエラーが見つかった場合にも、ＥＲＡＳＥ  ＦＡＩＬ信号は論理的にハイに設定される。ＥＲＡＳＥ  ＦＡＩＬ信号はライトステートマシーン３２によってセットされ、ＳＴＡＴＵＳ  ＲＥＧＩＳＴＥＲ  ＣＬＥＡＲコマンドによってクリアされる。
【手続補正４７】
【補正対象書類名】明細書
【補正対象項目名】０３６７
【補正方法】変更
【補正の内容】
【０３６７】
上記ＳＴＡＴＵＳ［３：７］信号のＳＴＡＴ４信号はプログラム（書き込み）エラー信号即ちＰＲＯＧ  ＦＡＩＬ信号としても知られている。ライトステートマシーン３２が１バイトデータをうまくプログラムできなかった場合には、ＥＲＡＳＥ  ＦＡＩＬ信号は論理的にハイに設定される。また、消去コマンドがうまく実行されなかった場合あるいはハードウエアエラーが見つかった場合にも、ＰＲＧ  ＦＡＩＬ信号は論理的にハイに設定される。ＰＲＧ  ＦＡＩＬ信号はＳＢＵＳ［０：４］信号５４によってセットされ、ＳＴＡＴＵＳ  ＲＥＧＩＳＴＥＲ  ＣＬＥＡＲコマンドによってクリアされる。
【手続補正４８】
【補正対象書類名】明細書
【補正対象項目名】０３６８
【補正方法】変更
【補正の内容】
【０３６８】
上記ＳＴＡＴＵＳ［３：７］信号のＳＴＡＴ３信号はＬＯＷ  ＶＰＰ信号としても知られている。ＬＯＷ  ＶＰＰ信号は、プログラム用電圧Ｖｐｐ３６がプログラム動作あるいは消去動作の間に降下した場合に、セットされる。しかし、ＰＲＯＧ ＦＡＩＬ又はＥＲＡＳＥ  ＦＡＩＬがセットされている場合には、Ｖｐｐ３６の低電圧レベルは動作に何の影響も及ぼさない。ＬＯＷ  ＶＰＰはＳＴＡＴＲＳ信号４５によってクリアされる。
【手続補正４９】
【補正対象書類名】明細書
【補正対象項目名】０３７１
【補正方法】変更
【補正の内容】
【０３７１】
（実施の形態１４）
上述した半導体記憶装置の応用例として、例えば、図３８に示したように、液晶パネルの画像調整用の書換え可能な不揮発性メモリが挙げられる。
【手続補正５０】
【補正対象書類名】明細書
【補正対象項目名】０３７２
【補正方法】変更
【補正の内容】
【０３７２】
図３８に示す液晶パネル１００１は、液晶ドライバ１００２によって駆動される。液晶ドライバ１００２内には、半導体記憶装置としての不揮発性メモリ部１００３、ＳＲＡＭ部１００４、液晶ドライバ回路１００５がある。不揮発性メモリ部１００３は、本発明のメモリ素子を含み、好ましくは実施の形態１０〜１３に記載の半導体記憶装置よりなる。不揮発性メモリ部１００３は外部から書換え可能な構成を有している。
【手続補正５１】
【補正対象書類名】明細書
【補正対象項目名】０３７４
【補正方法】変更
【補正の内容】
【０３７４】
液晶ドライバ１００２は、図３８に示すように液晶パネル１００１に外付けしてもよいが、液晶パネル１００１上に形成してもよい。
【手続補正５２】
【補正対象書類名】明細書
【補正対象項目名】０３７５
【補正方法】変更
【補正の内容】
【０３７５】
液晶パネルは、各画素に多段階の電圧を与えることによって表示される階調を変えているが、与えた電圧と表示される階調との関係は製品ごとにばらつきが生じる。そのため、製品の完成後に個々の製品のばらつきを補正するための情報を記憶させ、その情報を基に補正を行なうことにより、製品間の画質を均一にすることができる。したがって、補正情報を記憶するための書換え可能な不揮発性メモリを液晶ドライバに搭載することが好ましい。この不揮発性メモリとして本発明のメモリ素子を用いるのが好ましく、特に、本発明のメモリ素子を集積した実施の形態１０〜１３に記載の半導体記憶装置を用いるのが好ましい。
【手続補正５３】
【補正対象書類名】明細書
【補正対象項目名】０３７６
【補正方法】削除
【補正の内容】
【手続補正５４】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正の内容】
【符号の説明】
１、３０１ａＡ〜３０１ａＤ、４０１ａＡ、５０１ａＡ１〜５０１ａＡ４、５０１ａＢ１〜５０１ａＢ４・・・、５０１ｎＢ１〜５０１ｎＢ４、６０１Ａ、６０１Ｂ  メモリ素子
１５  半導体記憶装置
２８  コマンドステートマシーン
３０  シンクロナイザ
３２  ライトステートマシーン
３４  ステータスレジスタ
７９  ブートブロックディテクタ
３２１、４２１、５２１  メモリセルアレイ
１０１、２１１、２８６、７１１  半導体基板
１０２  Ｐ型ウェル領域
１０３、２１４、７１２  ゲート絶縁膜
１０４、２１７、７１３  ゲート電極
１０５ａ、１０５ｂ  メモリ機能部
１０７ａ、１０７ｂ、２１２、２１３  拡散領域
１０９、１４２、１４２ａ、２４２、２４２ａ  シリコン窒化膜
１２０、２７１  オフセット領域
１２１  ゲート電極下の領域
１１２  微粒子
１１１  絶縁膜
１３１ａ、１３１ｂ、２６１、２６２、２６２ａ  メモリ機能体
２２６  反転層
２４１、２４３、２４４  シリコン酸化膜
２８１、２８２、２９２、４２１  領域
２８３、２８４  電気力線
２８７  ボディ領域
２８８  埋め込み酸化膜
２９１  高濃度領域
３０２ａＡ〜３０２ａＤ、３０３ａＡ〜３０３ａＤ  選択トランジスタ
３０４、３０５、４０４、４０５  動作選択トランジスタ
３０６、３０７、４０６、４０７  トランジスタ
３０８ａ、４０８ａ〜４０８ｎ、５０８ａ〜５０８ｎ  ワード線
３０９ａ、３１０ａ  選択トランジスタワード線
３１２、３１３、４１２  動作選択線
３１４、３１５、４１４、４１５  トランジスタ選択線
３１６Ａ１、３１６Ａ２、３１６Ｂ１、３１６Ｂ２、４１６Ａ１、４１６Ａ２、Ａ２〜Ａ４、Ｂ２〜Ｂ４、ＢＡ１〜ＢＡ５、ＢＢ１〜ＢＢ５  ビット線
３１７Ａ１、３１７Ａ２、３１７Ｂ１、３１７Ｂ２、４１７Ａ１、４１７Ａ２
電圧入力端子
３１８ＡＢ、４１８ＡＢ、４１８ＣＤ、６１８ＡＢ、３１８ＡＢ、６１８ＡＢ１  センスアンプ
７１４  サイドウォールスペーサ
７１７  ソース領域
７１８  ドレイン領域
７１９  ＬＤＤ領域
８１１  制御回路
８１２  電池
８１３  ＲＦ回路
８１４  表示部
８１５  アンテナ
８１６  信号線
８１７  電源線
１００１  液晶パネル
１００２  液晶ドライバ
１００３  不揮発性メモリ部
１００４  ＳＲＡＭ部
１００５  液晶ドライバ回路