(57)【要約】【課題】  低電圧、低電力で動作可能で、高調波成分の発生を有効に抑制したパルス入力型のパワー増幅装置等を提供する。【解決手段】  出力側が相互に接続され同一周波数で駆動する複数の増幅器から成る一方と他方の少なくとも二つの増幅回路１１，１２を設ける。一方の増幅回路１２を構成する複数の増幅器を、基準パルス２３を入力し増幅する第１の反転増幅器Ｍ１１と、基準パルス２３の位相をずらし且つ反転してなる反転パルス２２を入力する反転増幅器Ｍ１２とにより構成する。そして、前記他方の増幅回路１１を、前記基準パルス２３よりもパルス幅の広い他の幅広パルス２１を共通に入力する第１の反転増幅器Ｍ１４と反転増幅器Ｍ１３とにより構成する。【選択図】      図１Ａ
2008032782.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が異なり、同一周波数の入力パルス波により駆動される２以上の増幅回路を有し、
前記２以上の増幅回路からの出力信号が合成して出力され、
前記入力パルス波のデューティー比と位相とが独立に設定されることを特徴とする増幅装置。
【請求項２】
前記２以上の増幅回路に入力する入力パルス波のパルス幅が互いに異なる請求項１に記載の増幅装置。
【請求項３】
前記２以上の増幅回路に入力する入力パルス波の位相差が、３６０度／Ｎ（Ｎが任意の整数）の倍数に設定されている請求項１に記載の増幅装置。
【請求項４】
前記増幅回路の各々が、ＰＭＯＳプルアップトランジスタとＮＭＯＳプルダウントランジスタとにより構成され、
前記ＰＭＯＳプルアップトランジスタと前記ＮＭＯＳプルダウントランジスタとの入力信号が、異なるパルス幅またはパルス立ち上がり位相が互いに異なる信号である請求項２に記載の増幅装置。
【請求項５】
前記ＰＭＯＳプルアップトランジスタが第１の制御信号により駆動制御され、
前記ＮＭＯＳプルダウントランジスタが第２の制御信号により駆動制御され、
前記第１の制御信号と前記第２の制御信号とが独立に制御可能である請求項４に記載の増幅装置。
【請求項６】
前記２以上の増幅回路に入力する入力パルス波が、同一のパルス幅あって、パルスの位相が互いに異なる請求項１に記載の増幅装置。
【請求項７】
前記２以上の増幅回路が、制御信号により駆動制御される請求項６に記載の増幅装置。
【請求項８】
前記増幅回路の各々が、ＰＭＯＳプルアップトランジスタとＮＭＯＳプルダウントランジスタとにより構成され、
前記ＰＭＯＳプルアップトランジスタと前記ＮＭＯＳプルダウントランジスタとの入力信号が、異なるパルス幅とパルス立ち上がり位相が互いに異なる信号である請求項６に記載の増幅装置。
【請求項９】
前記ＰＭＯＳプルアップトランジスタが第１の制御信号により駆動制御され、
前記ＮＭＯＳプルダウントランジスタが第２の制御信号により駆動制御され、
前記第１の制御信号と前記第２の制御信号とが独立に制御可能である請求項８に記載の増幅装置。
【請求項１０】
前記２以上の増幅回路が、制御信号により駆動制御される請求項２に記載の増幅装置。
【請求項１１】
前記増幅回路が、
各増幅回路の動作を個別制御する動作制御回路と、外部出力される出力信号の波形にかかる情報を検出するスペクトル検出回路とを有し、
前記動作制御回路が、前記スペクトル検出回路からの検出情報に基づいて作動し、前記増幅回路を個別に制御することで、前記増幅回路が出力する出力信号の波形を予め設定した正弦波に近似した出力波形に制御する請求項１０に記載の増幅装置。
【請求項１２】
前記増幅回路が、
各増幅回路の動作を個別制御する動作制御回路と、各増幅回路が出力される出力電流を測定する電流測定回路とを有し、
前記動作制御回路が、前記電流測定回路で測定した電流情報に基づいて作動し、前記増幅回路を個別に制御することで、前記増幅回路が出力する出力信号の波形を予め設定した正弦波に近似した出力波形に制御する請求項１０に記載の増幅装置。
【請求項１３】
前記２以上の増幅回路が同一基板に集積して形成されている請求項１に記載の増幅装置。
【請求項１４】
前記２以上の増幅回路が並列接続されている請求項１に記載の増幅装置。
【請求項１５】
同一周波数の異なった二つの入力信号に対して並列接続されたディジタル制御の複数の増幅回路で増幅すると共に、前記二つの入力信号と同時に送り込まれる同一周波数の他の異なった二つの入力信号に対して並列接続されたディジタル制御の複数の増幅回路で増幅し、
前記各増幅回路で増幅された前記入力信号を出力側で合成して出力されるアンプ出力の波形および出力レベルを検出し、
前記検出した出力パワー情報に基づいて前記各増幅回路を個別に制御して、前記増幅回路が出力する波形を正弦波に近似させることを特徴とする増幅装置の出力制御方法。
【請求項１６】
コンピュータに、
同一周波数の異なった二つの入力信号に基づいてディジタル制御により信号を増幅する共に、前記二つの入力信号と同時に送り込まれる同一周波数の他の異なった二つの入力信号に基づいてディジタル制御により信号を増幅する機能と、
前記増幅された前記入力信号を出力側で合成して出力されるアンプ出力の波形および出力レベルを検出する機能と、
前記検出した出力パワー情報に基づいて前記増幅出力される波形を正弦波に近似させる機能とを実行させることを特徴とする増幅装置の出力制御プログラム。
【請求項１７】
前記コンピュータに、
前記検出したアンプ出力波形及び出力レベルの情報に基づいて複数の前記信号増幅を個別に制御する機能を実行させる請求項１６に記載の増幅装置の出力制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅装置等に係り、特に出力側から見て複数の増幅器を並列接続し増幅器出力の高調波成分の抑制を図った増幅装置に関する。
【背景技術】
【０００２】
無線送信技術の内、アンテナに電力を送り込む装置としてパワーアンプと呼称される増幅回路が知られている。この増幅回路にあっては、各国で定められた無線規格を遵守することが必要とされ、更にその中で、送信装置の小型化，低コスト化，および低消費電力化が重要な課題として挙げられている。
パワーアンプに関する主な無線規格としては、アンテナから出力される電力スペクトルを或る定められた値以下にするという内容、即ち、キャリア周波数がｆ0 であるとき、キャリア周波数の逓倍、つまり２ｆ0 ，３ｆ0 ，……といった高調波成分を無線規格に沿った値まで減衰させる、といった規格がある。【０００３】
典型的なパワーアンプとしては、例えば、図３３に示すようにバイアス電圧生成回路１７０１、インダクタ１７０２、ＮＭＯＳトランジスタＭ１７１、帯域透過フィルタ１７１４で構成されるものがある。これは、正弦波のバイアス電圧をバイアス電圧生成回路により適切に変換し、その波形をＮＭＯＳトランジスタＭ１７１のゲートに入力する。このＮＭＯＳトランジスタＭ１７１は増幅回路として動作し、インダクタ１７０２は交流的には定電流源として動作する。このため、アンプ出力には入力された正弦波が増幅されて出力される。【０００４】
更に、この信号を帯域透過フィルタ１７１４に通すことで、図３４に示すように、その出力信号に含まれる高調波成分を除去し、高調波成分を無線規格に沿った値まで減衰させることができ、これにより得られた正弦波信号をアンテナ１７１６から出力することができる。
しかしながら、このような増幅回路は、正弦波を生成するためのアナログ回路などが必要となるためその設計が複雑となり、更に、アナログ回路は低電圧電源による動作が困難であるため、耐圧の低い微細な回路プロセスへは適用しにくい、といった不都合が生じている。【０００５】
又、正弦波を生成する必要のないパワーアンプとしては、入力に正弦波ではなくパルス波を用いた図３５に示したような回路も、広く用いられている。この図３５に示す回路は、ＮＭＯＳトランジスタＭ２２１と、インダクタ２２０２と、帯域フィルタ２２１４とで構成されている。
しかしながら、この種の構成にあっては、パワーアンプの出力２２０１は正弦波ではない歪み波形となってしまう。このパワーアンプ出力のスペクトルを図２４に示す。そして、アンテナから出力される信号が無線規格を満足させるためには、高調波成分２ｆ0 、３ｆ0 、……を減衰させる必要があり、高調波削減性能の良い帯域透過フィルタ２２１４を用いて除去する必要がある。更に、この帯域透過フィルタ２２１４の高調波削減性能を向上させるためには、次数の高い（或いはＱ値の高い素子を用いた）ＬＣフィルタが必要となり、このため部品の点数が増加し、実装面積の増大やコストの増加等の原因となっている。【０００６】
これとは別に、アナログ回路や受動素子を増幅器に用いずに低電圧動作が実現できるパワーアンプとして、図３７に示したＮＭＯＳトランジスタＭ２４２とＰＭＯＳトランジスタＭ２４１とで構成されるインバータ形のパワーアンプがある。
この構成の場合、アンプ出力２４０１もパルス波に近い波形となる。パルス波に含まれる周波数成分は、キャリア周波数および奇数次高調波成分が主であるため図３８に示すようなアンプ出力信号の周波数スペクトルのようになり、偶数次高調波成分は図３６の構成に比べて抑制されるという効果がある。しかしながら、上記図３８の場合、奇数次高調波が抑制されていないため、図３５の構成と同様に高調波削減性能の良い帯域透過フィルタ２４１４を常に必要とするという問題が生じている。【０００７】
高調波歪みの原因としては、トランジスタ特性（ゲイン、直列抵抗など）が入力信号および出力信号の振幅に応じて変動してしまう非線形性によるものがあげられる。その対策として、複数の増幅器を選択的に動作させ、要求させる出力振幅が変化したとき、入力の振幅を変えて高調波歪みを発生させることなく対応するという増幅器の並列化技術が知られている。例えば、特開昭６２−２１７７０８号公報（特許文献１）では、要求される出力振幅が大きい場合、入力振幅を増やす替わりに、並列に接続された増幅器のうち、動作させる数を増やすことで、各増幅器の入力振幅を増加させることなく低歪みの出力信号を得られるようにしている。【０００８】
更に、ＩＥＥＥ，ＣＯＭ−２２，Ｐ１９４２（非特許文献１）や特開平１−２８４１０６号公報（特許文献２）などに開示されているＬＩＮＣ（LINEAR AMPLICATION WITH NONLINEAR COMPONENTS）方式の定振幅波合成形増幅器では、図３９に示すように、互いに大きさの等しい二つのパワーアンプ２６０１、２６０２を並列に接続し、それらに入力信号２６０３、２６０４の位相Ｓ1 、Ｓ2 を変えて加えることで、その合成信号である出力振幅を変化させるという手法が採られている。
この場合、振幅が最大になるのは、入力信号２６０３、２６０４の位相Ｓ１とＳ２とが等しいときであり、このとき、各パワーアンプの出力振幅の２倍の出力となる。一方、このＳ１とＳ２の位相が相互に１８０度ずれた場合は、出力振幅の合計はゼロになる。このため、このようにすると、各増幅器の入力振幅を増加させることなく低歪みの出力信号を得ることができる。【０００９】
しかしながら、これらの方法は、出力振幅を大きくした場合の高調波歪みの急激な増加を抑制することに特化した技術であるため、出力振幅にかかわらず発生するパワーアンプそのものの高調波歪み、たとえば前述のパルス波入力時のパワーアンプ出力波形の奇数次高調波は抑制することができない。このため、この高調波を抑制するためには、やはり性能の良い帯域透過フィルタを用いる必要があった。
【特許文献１】特開昭６２−２１７７０８号公報
【特許文献２】特開平１−２８４１０６号公報
【非特許文献１】ＩＥＥＥ、ＣＯＭ−２２、Ｐ１９４２
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述した正弦波入力のパワーアンプでは、正弦波生成回路にアナログ回路が必要となり、回路が複雑になるという問題や動作電圧を低くできないという問題があった。一方、低電圧、低電力で動作可能なパルス入力型パワーアンプでは、アンプ出力に高調波成分が発生し、その高調波を削減するため性能の高い帯域透過フィルタが必要であり、そのために、次数の高いＬＣフィルタが必要となり、部品の点数が増加するため、実装面積やコストの増加の原因となるという問題があった。さらに帯域透過フィルタの性能を上げるためにチップ外フィルタを用いる方法が採られることもあるが、この方法もチップコストや実装コストが高くなる問題がある。このほか、集積回路のトランジスタ増幅回路では、トランジスタサイズによって動作速度や消費電力の最適値が決まってしまうという問題も有している。【００１１】
〔発明の目的〕
本発明は、上述した従来例に有する不都合を改善し、特にパルス入力型で低電圧及び低電力で動作可能で、且つ高調波成分の発生を有効に抑制したパルス入力型パワー増幅装置、パワー増幅システム、出力制御方法、および制御プログラムを提供することを、その目的とする。
【課題を解決するための手段】
【００１２】
前記目的を達成するために、本発明に係る増幅装置は、入力信号が異なり、同一周波数の入力パルス波により駆動される２以上の増幅回路を有し、
前記２以上の増幅回路からの出力信号が合成して出力され、
前記入力パルス波のデューティー比と位相とが独立に設定されることを特徴とするものである。
【発明の効果】
【００１３】
本発明は、パルス入力方式で並列駆動するようにしたので、低電圧及び低電力での増幅動作が可能となり、複数の各増幅回路の出力を合成出力するようにしたので増幅度を大きく設定することができ、同時に、複数の各増幅器への前記入力信号を同一周波数で且つ位相をずらしたパルスを入力信号として利用するようにしたので、当該各入力信号のパルス幅と位相とを適宜設定することにより高調波成分の発生が有効に抑制された正弦波に近い増幅波形のパワー出力を得ることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を添付図面に基づいて説明する。【００１５】
本発明の実施形態に係る増幅装置は図１Ａ，図３，図４，図８，図９Ａ，図９Ｃ及び図１５に示すように、基本的構成として、入力信号が異なり、同一周波数の入力パルス波により駆動される２以上の増幅回路を有し、前記２以上の増幅回路からの出力信号が合成して出力され、前記入力パルス波のデューティー比と位相とが独立に設定されることを特徴とするものである。【００１６】
さらに、具体的には、前記増幅回路の各々を、ＰＭＯＳプルアップトランジスタとＮＭＯＳプルダウントランジスタとにより構成してもよく、前記ＰＭＯＳプルアップトランジスタと前記ＮＭＯＳプルダウントランジスタとの動作・非動作を制御信号により駆動制御するようにしてもよいものである。【００１７】
以上のように本発明の実施形態では、パルス入力方式で並列駆動するようにしたので、低電圧及び低電力での増幅動作が可能となり、複数の各増幅回路の出力を合成出力するようにしたので、増幅度を大きく設定することができる。さらに、プルダウンをＰＭＯＳトランジスタ、プルアップをＮＭＯＳトランジスタで構成した増幅回路を用いることにより、プルアップ側とプルダウン側との駆動力・ゲインを近づけることが可能となり、出力波形がパルス波に近くなり、偶数次高調波を抑制できる。また、全ての増幅回路を並列接続し、各増幅回路の入力パルス波のデューティー比と位相とを独立に設定することで、出力波形を正弦波に近くでき、出力信号の奇数次高調波成分を抑制できる。【００１８】
また、増幅回路をパルス入力型のインバータ形とすることにとり、増幅回路毎にオン・オフをディジタル信号で制御でき、ＰＭＯＳ及びＮＭＯＳトランジスタの強度を調整することで、高調波を小さく抑えることができる。また、パワーアンプの出力の要求値に応じて強度を変更できる。【００１９】
次に、本発明の実施形態を具体例に基づいて更に詳細に説明する。【００２０】
〔第１の実施の形態〕
図１Ａ，図１Ｂおよび図２にこれを示す。この図１Ａ，図１Ｂおよび図２に示す第１の実施形態では、二つの増幅回路を並列稼働させてパワー出力における高調波成分を有効に低減させるようにしたものである。ここで、図１Ａは、本発明の第１の実施形態における構成の概要を示すブロック図である。又、図２は図１Ａの各部波形と動作タイミングを示した波形図である。【００２１】
まず、図１Ａにおいて本実施形態におけるパルス入力型パワー増幅装置にあっては、出力側が相互に接続され同一周波数で駆動する複数の増幅器Ｍ１１，Ｍ１２又はＭ１３，Ｍ１４から成る少なくとも二つの増幅回路１１，１２が設けられている。この内、一方の増幅回路１２を構成する複数の増幅器Ｍ１１，Ｍ１２は、基準パルス２３を入力し増幅する第１の反転増幅器Ｍ１２と、前記基準パルス２３の位相をずらし且つ反転された反転パルス２２を入力する第２の反転増幅器Ｍ１１とにより構成されている。そして、前記他方の増幅回路１１は、前記基準パルス２３よりもパルス幅の広い他の幅広パルス２１を共通に入力する第１の反転増幅器Ｍ１４と第２の反転増幅器Ｍ１３とにより構成されている。【００２２】
ここで、前述した他方の増幅回路１２を構成する第１の反転増幅器Ｍ１４と第２の反転増幅器Ｍ１３については、前述した一方の増幅回路１１を構成する複数の増幅器Ｍ１１，Ｍ１２の場合と同様に、基準パルス２３と、この基準パルスの位相をずらし且つ反転された反転パルス２２を入力するように構成してもよい。【００２３】
複数の増幅器Ｍ１１，Ｍ１２又はＭ１３，Ｍ１４から成る少なくとも二つの増幅回路１１，１２を設け、これをパルス入力方式で並列駆動するようにしたので、低電圧及び低電力での増幅動作が可能となり、複数の各増幅回路１１，１２の出力を合成出力するようにしたので、増幅度を大きく設定することができ、同時に、複数の各増幅器Ｍ１１，Ｍ１２又はＭ１３，Ｍ１４への前記入力信号を同一周波数で且つ位相をずらしたパルスを入力信号として利用するようにしたので、当該各入力信号のパルス幅と位相とを適宜設定することにより高調波成分の発生が有効に抑制された正弦波に近い増幅波形のパワー出力を得ることができる。【００２４】
以下、これを更に詳述する。
この第１の実施形態では、後述する第１乃至第３の信号伝送回路Ｌ２２，Ｌ２３，Ｌ２１を介して伝送されるパルス波２２，２３，２１が、それぞれ、図１Ａに示すように各増幅器Ｍ１１，Ｍ１２，Ｍ１３，Ｍ１４にそれぞれ入力されるようになっている。【００２５】
この図１Ａにおいて、パワーアンプ部１０は、前述したように二つの増幅回路１２，１１により構成されている。この内、一方の増幅回路１２は、第１の反転増幅器のプルダウンをＮＭＯＳトランジスタＭ１２、プルアップをＰＭＯＳトランジスタＭ１１で構成（インバータ型アンプ）している。又、他方の増幅回路１１は、第１の反転増幅器としてのＮＭＯＳトランジスタＭ１４とＰＭＯＳトランジスタＭ１３とからなるインバータ型アンプを構成している。そして、このパワーアンプ部１０の出力信号１５は、帯域透過フィルタ部１４に入力され、帯域透過フィルタ部１４の出力信号はアンテナ１６から送信される。【００２６】
ここで、各種入力信号（パルス波）について説明する。
上述した図１Ａにおける出力波形の合成に先立って、本実施形態では、パルス入力型パワー増幅装置にとって必要とするデューティー比が適度に設定された各種入力信号（パルス波）がパルス波形成手段５によって生成され出力されるようになっている。
このパルス波形成手段５は、図１Ｂに示すように、パルス発生回路５Ａと、このパルス発生回路５Ａで形成された基準となるパルスを演算処理して必要とするパルス幅やパルスレベルの異なった複数のパルスを生成するパルス生成回路５Ｂとを備えている。このパルス生成回路５Ｂは、具体的には、パルス発生回路５Ａから出力されるパルス信号に基づいて同一周波数の複数の基準信号を生成する。【００２７】
パルス発生回路５Ａは、多相キャリア信号を発生するキャリア信号発生器５Ｉと、ベースバンド信号を正弦波に変換するディジタルアナログ変換器５Ｈと、ディジタルアナログ変換器５Ｈから出力される信号の高調波成分を除去する帯域制限フィルタ５Ｇと、キャリア信号と、正弦波を掛け合わせて変調パルス信号を生成するアナログミキサ５Ｆとで構成されている。パルス発生回路５Ａから出力されるパルス変調信号Ｌ1 は、パルス生成回路５Ｂにより、周波数が同一でハイレベルの時間とローレベルの時間の比率(デューティー比)の異なるパルスＬ22，Ｌ23，Ｌ24，……に変換される。【００２８】
パルス生成回路５Ｂの出力側には、前述した基準パルスを反転する反転回路５Ｃと、この反転した反転パルスを前述した基準パルスに対して１８０°若しくは４５°遅延させてパルス波２２として出力する遅延回路５Ｄとを備えた第１の信号伝送回路Ｌ２２が設けられている。
記号Ｌ２３はパルス生成回路５Ｂの出力側に設けられた第２の信号伝送回路を示す。この第２の信号伝送回路Ｌ２３は、パルス生成回路で形成された基準パルスをそのままパルス波２３として伝送する。
又、記号Ｌ２１はパルス生成回路５Ｂの出力側に設けられた第３の信号伝送回路を示す。この第３の信号伝送回路Ｌ２１は、パルス生成回路５Ｂで生成され前述した基準パルスよりもパルス幅が適度に広く設定された幅広のパルス信号をパルス波２１として伝送する。【００２９】
更に、前述したパルス生成回路５Ｂは、必要に応じて各種増幅回路にて必要とするパルス波、例えばパルス幅の異なる複数のパルス波やレベルの異なった複数のパルス波やタイミングの異なった複数のパルス波を自在に形成し出力する。【００３０】
又、上述した第１乃至第３の信号伝送回路Ｌ２２，Ｌ２３，Ｌ２１には、パルス波のタイミングを個別に可変設定するタイミング調整回路５Ｅが装備されている。
このため、上述したパルス波形成手段５では、本実施形態におけるパルス入力型パワー増幅装置を始めとして、本実施形態以外の後述する他の実施形態におけるパルス入力型パワー増幅システム等に対しても、その必要とする入力パルス波を要求に応じて十分に対応し得るものとなっている。同時に、プロセスばらつきなどにより、第１乃至第３の信号伝送回路Ｌ２２，Ｌ２３，Ｌ２１間のタイミングがばらついた場合にも、タイミング調整回路５Ｅによって補正可能としている。【００３１】
ここで、上述したパルス波形成手段５の他の例を図２１乃至図４０に基づいて更に具体的に説明する。【００３２】
まず、図２１に示すパルス波形成手段５は、パルス発生回路５Ａと、パルス変調信号Ｌ1をＮ相信号に変換するＮ相信号生成回路２８０２と、Ｎ相信号からパルス波２１，２２，２３を生成するデューティー変換回路２８０１とを備えて構成されている。
デューティー変換回路２８０１は、図２３のような論理回路で構成される。その動作を図２２のタイミング図で示す。ここでは６相信号を例に示す。第１番目の信号Ｓ1をパルス波２１とする。パルス波２１のハイレベルの時間は、０〜（１／２）×Ｔ0の期間である。そして、第２番目の信号Ｓ2 と第３番目の信号Ｓ3を図２３の論理を通すと図２２のパルス波２３のような波形となる。この波形のハイレベルの時間は（１／６）×Ｔ0〜（２／６）×Ｔ0である。第５番目の信号Ｓ5と第６番目の信号Ｓ6を図２３の論理回路に通すと、図２２のパルス波２２のような波形となる。この波形のローレベルの時間は、（４／６）×Ｔ0〜（５／６）×Ｔ0である。【００３３】
Ｎ相クロック変換回路２８０２は、図２４に示したようなＮ個の位相補間器３１０１によって構成される。位相補間器は図２５のように、ディジタルデータとして整数値ａ，ｂを与えることで、２つの入力信号ＣＬＫ [i]とＣＬＫ[i+1]の立ち上がりタイミングの時間差をｂ：ａに分割したタイミングで立ち上がる出力信号ＣＬＫ [0]を出力する。
Ｎ個の位相補間器は入力される４相クロックの内、位相が隣り合う２つの信号を入力とし、ａ，ｂの値を適切に与えることで、出力信号は位相差が互いに３６０／ＮとなるＮ相クロックを出力する。例えば、６相クロック出力のためには、図２４のような値に設定することで、位相差が互いに６０度ずれた６相クロックを出力する。【００３４】
位相補間器の構成の例を図２６に示す。ダイナミック回路と定電流源回路とを組み合わせ、Ｎビットの制御信号ＣＴ１[1]，ＣＴ１[2]，ＣＴ１[3]，……，ＣＴ１[N]の内、ハイレベルに設定する信号の数をａ個に設定することで第１の入力信号「ＣＬＫ[i]」がハイレベルのときトランジスタＭ１より流れる電流値（ａＩ）を決定し、第２の入力信号ＣＬＫ[i+1]により動作する電流値をＮビットの制御信号ＣＴ２[1]，ＣＴ２[2]，……，ＣＴ１[N]の内、ハイレベルに設定する信号の数をｂ個に設定することで第２の入力信号「ＣＬＫ[i+1]」がハイレベルのときトランジスタＭ２より流れる電流値（ｂＩ）を決定する。本方式により、２つの入力信号の立ち上がりタイミングの時間差をｂ：ａに分割した時間で規定される遅延時間のクロックＣＬＫ[0]を出力する。【００３５】
図１Ｂおよび図２１の構成の場合は、実際には、キャリア信号からパルス変調信号Ｌ1に変換するためのアナログミキサ５Ｆ、アナログミキサに入力する正弦波を生成するためのディジタル−アナログ変換器５Ｈ、および帯域制限フィルタ５Ｇを併用している。このため、図２７のような構成となっている。この図２７に示すように、ベースバンド信号に応じてキャリア信号の位相変換を行う機能をＮ相信号生成回路に付加するため、Ｎ相信号生成回路内のＮ個の位相補間器を制御する位相変調信号を制御する位相変調信号発生回路３４０１を備える。そして、位相変調信号を位相切り替えクロックの立ち上がりのタイミングごとに切り替えることによって、Ｎ相信号生成回路３４０２から出力されるＮ相信号の位相を位相切り替えクロックの立ち上がりのタイミングごとに切り替えられる。【００３６】
ここで、Ｎ相信号生成回路３４０２の構成を図２８に示す。図２４の構成に加え、Ｎ個の位相補間器を制御するディジタルデータ（ａ，ｂ）を位相変調信号によって切り替え可能にしたこと、Ｎ個の位相補間器それぞれに入力するクロックをセレクタ回路３５０１によって切り替え可能にした構成となっている。セレクタ回路３５０１は、４つの入力信号から位相変調信号に応じて２つを選択し出力する。【００３７】
位相変調信号が「１」の場合、第１の出力にはＣＬＫ１を、第２の出力にはＣＬＫ２を出力する。位相変調信号が「２」の場合、第１の出力にはＣＬＫ２を、第２の出力にはＣＬＫ３を出力する。位相変調信号が３の場合、第１の出力にはＣＬＫ３を、第２の出力にはＣＬＫ４を出力する。位相変調信号が４の場合、第１の出力にはＣＬＫ４を、第２の出力にはＣＬＫ１を出力する。【００３８】
図２８では、それぞれ０度，６０度，１２０度，……，３００度の位相を有する６相クロックを出力している。６相クロックすべての位相を１５度切り替えたときの位相変調信号の組み合わせを図２９（ａ）に示す。一方、６相クロックすべての位相を−１５度切り替えたときの位相変調信号の組み合わせを図２９（ｂ）に示す。図２９（ａ）（ｂ）いずれにおいても、６相クロックの各相の位相差は６０度に維持されている。【００３９】
このように、位相変調信号を適切に指示することによって、Ｎ相クロックの各相の位相差を維持しながらＮ相クロックすべての位相を切り替えることが可能となる。
無線システムにおける送信信号方式として、ベースバンド信号が１の場合、キャリア信号に対する送信信号の位相差を時間ごとに一定の割合で増加させ、ベースバンド信号が０の場合、キャリア信号に対する送信信号の位相差を時間ごとに一定の割合で減少させる位相変調方式がある。
キャリア信号を図２１の方式で位相変調したときのキャリア信号とパルス波２１の位相関係の時間変化を図３０，図２７の方式で位相変調したときのキャリア信号とパルス波２１の位相関係の時間変化を図３１に示す。【００４０】
ここで、図３０では、ベースバンド信号に応じてディジタル−アナログ変換器５Ｈが適切な正弦波位相を出力し、その正弦波の値の変化に応じてキャリア信号に対するパルス波２１の位相差が周期ごとに滑らかに増加している。したがって、高調波成分を有しない滑らかな位相変調が実現されていることがわかる。【００４１】
一方、図３１では、位相切り替えクロックが立ち上がるごとにディジタルデータの値が切り替わり、パルス波２１の位相がずれていく。このとき、キャリア周波数ごとに位相切り替えクロックを立ち上げ、位相変調信号を適切に変換すれば図３０の結果と同様に、キャリア信号に対するパルス波２１の位相差を周期ごとに増加させることができる。【００４２】
又、図３１のように位相切り替えクロックの周期をキャリア周波数のＲ倍に設定し且つ位相切り替えクロックの立ち上がり時のパルス波２１の位相変化量を図３０の設定の場合のＲ倍に増加させた場合、図３１のグラフにあるように、位相差はＲ周期ごとに変化するが、周期ごとに位相を変化させた図３０の場合と同じ位相変化割合（単位時間あたりの位相変化量）で位相変調が実現されていることがわかる。【００４３】
位相切り替えクロックの周波数をキャリア周波数よりも低減させたときの効果は，位相変調信号発生回路３４０１の動作周波数を低減させ，設計容易性向上や電力削減になること，図３０の位相変調では、Ｎ相生成回路はΔθ刻みでＮ相クロックの位相を調整する必要があったが、図３１の方法では、Ｎ相生成回路は「Ｒ×Δθ」刻みでＮ相クロックの位相を調整すればよいため、図２６にある位相調整回路のビット数を１／Ｒ個に低減することが可能となる。【００４４】
この図３１の方式の場合、位相切り替えクロックごとにＮ相クロックの生成タイミングを調整していることから、この位相切り替えクロックの周波数成分がパワーアンプの出力信号まで伝播してしまうということがある。
図３２に、図３１の方式を用い、位相切り替えクロックを４０〔ＭＨｚ〕に設定した場合のパワーアンプの出力信号の電力スペクトルを示す。キャリア周波数以外に、キャリア周波数から４０〔ＭＨｚ〕離れた周波数に電力スペクトルのピークが存在していることがわかる。しかし、この図では、キャリア周波数の電力スペクトルに比べ、キャリア周波数から４０〔ＭＨｚ〕離れた周波数に発生する電力スペクトルのピークは３０〔ｄＢ〕以上低いレベルに抑制されており、厳しい無線規格でなければ問題ない値で収まることがわかる。更に、位相切り替えクロックを上げることや、位相切り替えクロックの周期をΔθ変調などによりスペクトルを拡散させることで、このピークをより低減可能となる。【００４５】
次に、前述したパワーアンプ部１０の動作を説明する。
まず、パワーアンプ部１０の一部を成す他方の増幅回路１１には、デューティー比５０％、周波数ｆ0 で繰り返すパルス波２１が入力される。このとき、アンプ出力の偶数次高調波が小さくなるようにＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１４のトランジスタサイズ比が設定される。
又、パワーアンプ部１０の一部を成す一方の増幅回路１２に入力する信号として、図２にあるようにＰＭＯＳトランジスタＭ１１には、ＰＭＯＳトランジスタＭ１３が動作する時間の中間のタイミングでオンするようなタイミングにしたパルス波２２を、又ＮＭＯＳトランジスタＭ１２には、ＮＭＯＳトランジスタＭ１４が動作する時間の中間のタイミングでオンするようなタイミングにしたパルス波２３が入力される。【００４６】
ここで、パルス波２１の立ち上がり時間を基準（時間「０」とする）とし、パルス波２１の周期をＳとすると、パルス波２１のハイレベルの時間は、０〜（１／２）Ｓの期間である。パルス波２２がローレベルの期間をＴとすると、その期間は〔（３／４）Ｓ−（Ｔ／２）〕〜〔（３／４）Ｓ＋（Ｔ／２）〕であり、パルス波２３がハイレベルの期間は、〔（１／４）Ｓ−（Ｔ／２）〕〜〔（１／４）Ｓ＋（Ｔ／２）〕である。【００４７】
この一方の増幅回路１２しか動作しない領域１，領域３に比べ、両方のアンプが動作する領域２では動作するＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの数が増えて、駆動力・ゲインが高まることになり、パワーアンプ部１０の出力（アンプ出力１５）は図２にあるように階段状に変化するようになる。【００４８】
このとき、他方の増幅回路１１のトランジスタサイズと一方の増幅回路１２のトランジスタサイズとの比を適切に設定することで、アンプ出力の波形を正弦波に近づけることができるため、アンプ出力の波形がパルス状となる図３３に示すパワーアンプに比べて、奇数次高調波を有効に低減することができる。
更に、プルダウンをＮＭＯＳトランジスタ、プルアップをＰＭＯＳトランジスタで構成した増幅器を用いることにより、従来のプルアップにインダクタを用いた場合に比べ、プルアップ側とプルダウン側との駆動力やゲインが近づく。そのため、出力波形がよりパルス波に近くなり、偶数次高調波を一層抑制することができる。【００４９】
〔第２の実施の形態〕
図３にこれを示す。この図３に示す第２の実施形態では、二つの増幅器を並列化した所謂多並列化による高調波低減用の増幅装置を示す。【００５０】
この第２の実施形態では、前述した第１の実施形態における一方の増幅回路１２は、同等に構成された第１，第２の少なくとも二つの増幅回路３３，３２により構成されている。この内、第１の増幅回路３３は、前記基準パルスを入力する第１の反転増幅器Ｍ３３Ａと、前記基準パルスを反転し且つ位相をずらし且つ反転して成る反転パルスを入力する反転増幅器Ｍ３３Ｂとにより構成されている。又、前述した第２の増幅回路３２は、前記基準パルスよりもパルス幅の広い第２基準パルスを入力する第１の反転増幅器Ｍ３２Ａと、前記第２基準パルスの位相をずらし且つ反転して成る反転パルスを入力する反転増幅器Ｍ３２Ｂとにより構成されている。【００５１】
又、前述した第１の実施形態における他方の増幅回路１１を、本実施形態では、他方の増幅回路３１とした。そして、この他方の増幅回路３１は、前述した他方の増幅回路１１の場合と同様に、第１の反転増幅器としてのＮＭＯＳトランジスタＭ３１ＡとＰＭＯＳトランジスタＭ３１Ｂとからなるインバータ型アンプを構成し、前述した他方の増幅回路１１と同等に機能するように構成されている。その他の構成およびその効果は、前述した図１の実施形態と同一となっている。
このようにすると、パワー増幅装置全体の合成されたパワー出力の出力波形を、高調波がより有効に抑制された正弦波に近い波形とすることができ、更に、増幅回路を多並列にしたので、より正弦波に近い波形で且つ出力の大きいパワー増幅装置を得ることができるという利点がある。【００５２】
即ち、この図３に示す第２の実施形態は、三つのインバータ型アンプ３１、３２、３３を用い、パルス波４１〜４４を合成してアンプ出力３５を形成する。
インバータ型アンプの数を３１、３２、３３、……と三つ以上に増やした場合、各アンプのトランジスタサイズを適切に設定し、デューティー比を変えることで、各アンプの動作タイミングを更に互いに細かく設定できるため、アンプ出力の波形を図３の波形に示したように、更に正弦波に近づけることが可能となる。
このように、二つの増幅器から成る多数の増幅回路を並列に接続し、各増幅回路の入力パルス波のデューティー比と位相をそれぞれ独立に設定することで、出力波形をより正弦波に近くできるため、出力信号の奇数次高調波成分も抑制することができる。【００５３】
〔第３の実施の形態〕
図４乃至図５にこれを示す。この図４乃至図５に示す第３の実施形態では、デューティー比が同一で、動作タイミングが異なる増幅器の並列化により高調波の低減化を図ったものである。【００５４】
この図４において、パルス入力型パワー増幅装置は、出力側が相互に接続され同一周波数で駆動する複数の増幅器から成る少なくとも二つの増幅回路４２，４１を備えている。
この内、一方の増幅回路４２は、基準パルス６２を入力する第１の反転増幅器Ｍ５２と、前記基準パルス６２の位相を１８０°ずらして成る反転パルス６３を入力し反転増幅する第２の反転増幅器５１とによる複数の増幅器によって構成されている。又、前述した他方の増幅回路４１は、それぞれ基準パルス６４を入力する第１の反転増幅器Ｍ５４と、前記基準パルス６４の位相を１８０°ずらして成る反転パルス６５を入力し反転増幅する第２の反転増幅器５３とによる複数の増幅器によって構成されている。【００５５】
更に、この実施形態では、前記他方の増幅回路４１を構成する前記第１の反転増幅器５４に入力される基準パルス６４を、前記一方の増幅回路４２を構成する前記第１の反転増幅器５２に入力される基準パルス６２よりも位相を４５°進めて成る基準パルスとした点に特徴を有する（図５参照）。
このようにすると、同一のパルス幅で立ち上がり位相の異なる入力信号を複数の増幅器から成る複数の増幅回路４２，４１に入力するようにしたので、入力信号として複数のパルス幅のものを使用することなく正弦波で且つ大きいパワー出力を得ることが可能となり、これにより、出力波形を高調波がより有効に抑制された正弦波に近い波形とすることができる。【００５６】
ここで、この第３の実施形態では、他方の増幅回路（第１のアンプ）４１と一方の増幅回路（第２のアンプ）４２における各トランジスタのトランジスタサイズを、Ｍ５１のサイズとＭ５３のサイズとが同一に、Ｍ５２のサイズとＭ５４のサイズとが同一に設計されている。その他の構成およびその効果は、前述した図１に示す第１実施形態と同一となっている。【００５７】
ここで、前述した第１の実施の形態では、図２に示したように第１の反転増幅器Ｍ１４が動作する時間は（１／２）ｆ0 にしたが、本第３の実施形態（図５）においては、第１の反転増幅器Ｍ５４が動作し始める時間を基準（「０」とする）とし、第１の反転増幅器Ｍ５４が動作するパルス波６４がオンする時間を０〜Ｔ（Ｔ＜１／２ｆ０）とした場合、第１の反転増幅器Ｍ５２が動作するパルス波６２がオンする時間を（１／２）ｆ0 −（Ｔ〜１／２）ｆ0 とすることで、図２と同様に一方のアンプ（増幅器）しか動作しない領域１，３に比べ、両方のアンプが動作する領域２で駆動力・ゲインが高まり、より正弦波に近い波形を出力することができる。【００５８】
この第３の実施形態の特徴は、前述した第１の実施形態にある図２のパルス波に比べ、図５のパルス波のデューティー比が５０％に近くなるため、パルス波を駆動するバッファが弱くても波形を崩すことなく駆動できるという利点がある。【００５９】
〔第４の実施の形態〕
図６乃至図９にこれを示す。この図６乃至図９に示す第４の実施形態では、パワーアンプとしてのパルス入力型パワー増幅装置の出力強度をディジタル制御することによって出力波形の最適化を図ったものである。【００６０】
即ち、この第４の実施形態にかかるパルス入力型パワー増幅システムでは、パワー増幅装置としてのパワーアンプ８０が、出力側が相互に接続され同一周波数で駆動する複数の増幅回路を備えた一方と他方の少なくとも二つの増幅回路グループ８０Ａ，８０Ｂを備えている。【００６１】
この内、他方の増幅回路グループ８０Ｂは、二つの入力信号端子を有し異なった二つの入力信号に対して並列接続されたディジタル制御増幅回路としての複数（三個）の増幅回路８０６，８０５，８０４で構成されている。又、一方の増幅回路グループ８０Ａは、二つの入力信号端子を有し同一入力信号に対して並列接続されたディジタル制御回路としての複数（三個）の増幅回路８０３，８０２，８０１で構成する。ここで、増幅回路８０２〜８０６は、前述した増幅回路８０１と同一に構成されたものが使用されている。
そして、前述した各増幅回路８０１〜８０６は、外部からのセレクト信号としてのディジタル制御信号（具体的には、オン／オフ動作選択信号）ＳＥＬ９１〜ＳＥＬ９６に応じて個別に作動し且つ当該セレクト信号ＳＥＬ９１〜ＳＥＬ９６に対応して増幅動作を実行する増幅動作実行機能を備えた構成となっている。【００６２】
少なくとも二つの増幅回路グループ８０Ａ，８０Ｂを設けてこれをパルス入力方式で並列駆動するようにしたので、低電圧及び低電力での増幅動作が可能となり、複数の各増幅回路の出力を合成出力するようにしたので増幅度を大きく設定することができ、同時に、複数の各増幅回路（ディジタル制御増幅回路）８０１〜８０６への前記入力信号を同一周波数で且つ位相をずらしたパルスを入力信号として利用するようにし、同時に外部からのセレクト信号ＳＥＬ９１〜ＳＥＬ９６により各増幅回路８０１〜８０６を構成する増幅器のオン／オフ動作を個別に選択駆動し得るので、当該増幅システムにあっては、そのパワー出力を自在に調整することができ、当該各入力信号のパルス幅と位相とを適宜設定することにより高調波成分の発生が有効に抑制された正弦波に近い増幅波形のパワー出力を得ることが可能となる。【００６３】
ここで、前述した他方の増幅回路グループ８０Ｂは、デューティー比５０％以下で動作する場合の増幅強度を可変出力する第２の増幅強度出力機能を備えた構成としてもよい。又、前述した一方の増幅回路グループ８０Ａは、デューティー比５０％で動作する場合の増幅強度を可変出力する第１の増幅強度出力機能を備えた構成となっている。
このようにすると、当該増幅システムによるパワー出力の出力波形をより正弦波に近い増幅波形とすることができ、かかる点において高調波成分の発生を更に有効に抑制することが可能となる。【００６４】
これを更に詳述する。図６に、ディジタル制御回路としての増幅回路８０１を示す。
この増幅回路８０１は図６〜図７において、セレクト信号（オン／オフ動作制御信号：ＳＥＬ信号）がハイレベルのときには入力信号ＩＮＰ，ＩＮＮのレベルに応じて増幅回路８０１は動作し、セレクト信号（ＳＥＬ信号）がローレベルのときには、増幅回路８０１は常にパワーアンプがオフするように機能する。【００６５】
図７に増幅回路８０１の具体例を示す。この図７において、増幅回路８０１のＰＭＯＳトランジスタＷＰ１のゲートは、入力信号ＩＮＰと、セレクト信号（ＳＥＬ信号）の反転信号とを入力するＯＲ回路１３０１の出力で動作する。又、増幅回路８０１のＮＭＯＳトランジスタＷＮ１は、入力信号ＩＮＮとセレクト信号（ＳＥＬ信号）とを入力するＡＮＤ回路１３０３の出力で動作する。【００６６】
ここで、ＳＥＬ信号がハイレベルのときは入力信号ＩＮＰ，ＩＮＮのレベルに応じてトランジスタＷＰ１及びＷＮ１がオンする状態に、セレクト信号ＳＥＬがローレベルのときにはＯＲ回路１３０１の出力がハイレベルでＡＮＤ回路１３０３の出力がローレベルとなり、ＷＰ１及びＷＮ１ともに常にオフ状態になる。
この方式により、セレクト信号ＳＥＬがローレベルのときには、電源線から流れる直流電流を完全に抑制することが可能となる。【００６７】
この増幅回路８０１を並列化して具体的に増幅システムとして実施した形態を図８に示す。ここで、増幅回路８０２〜８０６は、上述した増幅回路８０１と同等に構成されたものが使用されている。
この図８において、ディジタル制御増幅回路８０１，８０２，８０３は、前述したように一方の増幅回路グループ８０Ａを構成する。この各ディジタル制御増幅回路８０１〜８０３は、図８に示すように入力信号であるパルス波８１で駆動される。又、各増幅回路８０１〜８０３は、セレクト信号としてのディジタル制御信号ＳＥＬ９１，ＳＥＬ９２，ＳＥＬ９３でオン／オフ制御される。【００６８】
一方、ディジタル制御増幅回路８０４，８０５，８０６は、前述したように他方の増幅回路グループ８０Ｂを構成する。この各ディジタル制御増幅回路８０４〜８０６は、図８に示すように入力信号であるパルス波８２，８３で駆動される。そして、それぞれの増幅回路８０４〜８０６は、セレクト信号としてのディジタル制御信号ＳＥＬ９４，ＳＥＬ９５，ＳＥＬ９６でオン／オフ制御される。【００６９】
このセレクト信号としてのディジタル制御信号ＳＥＬ９１〜ＳＥＬ９３を用いてパルス波８１を制御することで、一方の増幅回路グループ８０Ａでは、デューティー比５０％で動作するアンプの強度を制御することができる。同時に、セレクト信号としてのディジタル制御信号ＳＥＬ９４〜ＳＥＬ９６でパルス波８２と８３とを制御することで、他方の増幅回路グループ８０Ｂでは、デューティー比５０％以下で動作するアンプの強度を制御することができる。【００７０】
ここで、上述した図８のセレクト信号（ディジタル制御信号）ＳＥＬ９１〜ＳＥＬ９６の設定方法としては、パワーアンプ（当該増幅システム）全体の出力を直接オシロスコープを用いて波形観測し、その観測波形に基づいてオペレータが外部入力するという方法のほかに、後述する図９に示すように、帯域透過フィルタ８４の出力あるいはアンテナ８６の入力部のスペクトルを測定するスペクトル測定回路２８０１に依存してもよい。【００７１】
又、図９Ａに示すように、セレクト信号（ディジタル制御信号）ＳＥＬ９１〜ＳＥＬ９６を、予め設定したプログラムに従って増幅装置の出力情報に対応して自動的にオン／オフに設定できる動作制御回路２８０２を設け、これによって最適な波形出力および目標とする出力レベルを自動的に設定するようにしても良い。尚、スペクトル測定回路２８０１は、チップ外のスペクトラムアナライザや、チップ内波形測定回路などで実現することができる。【００７２】
更に、図９Ｃのように、スペクトル測定回路２８０１の代わりにディジタル制御増幅回路８０１〜８０６で用いられているＮＭＯＳおよびＰＭＯＳの各トランジスタのトランジスタ長と同一のＮＭＯＳおよびＰＭＯＳの各トランジスタの電流を測定する電流測定装置２８０３を具備し、そこで測定されたＮＭＯＳおよびＰＭＯＳの各トランジスタの電流値に応じてＳＥＬ９１〜ＳＥＬ９６を自動的に設定してもよい。【００７３】
この場合、周波数ｆ0 で動作する入力パルス波８１，８２，８３を入力し、スペクトル測定回路２８０１を用いて帯域透過フィルタの出力あるいはアンテナ入力部のスペクトルを測定すると、例えば、図２１に示したような周波数スペクトルが得られる。
このとき、キャリア周波数（ｆ0 ）成分の電力強度が所望の値になっているか、高調波成分の電力強度が所望の値以下に収まっているかを判断し、何れかの値が所望の値に達していない場合には、各信号のオン或いはオフを切り替えて、上記の判断を繰り返す方法で所望の出力特性を実現することができる。【００７４】
ここで、前述した図１に示す第１の実施の形態では、アンプ出力を高調波成分の少ない正弦波に近づけるために、トランジスタサイズを予め最適化して設計する必要があったが、本実施の形態では、設計後に制御信号を適切な値に設定し直すことにより、トランジスタサイズや単位トランジスタ幅あたりの駆動力にばらつきの影響などがあった場合でも、適切なパワーアンプ強度にすることができる。
例えば、図１０のように、実際の波形が正弦波よりもパルス波に近いとき、デューティーの小さい方のディジタル制御増幅回路８０４，８０５，８０６の強度を強めるようにディジタル制御信号ＳＥＬ９４，ＳＥＬ９５，ＳＥＬ９６の値を設定すれば、図１１のようにアンプ出力を高調波成分が低減された正弦波に近づけることができる。【００７５】
更に、図８の構成によって、データの値に応じて出力振幅を変えることにより、データ送信を行う振幅変調方式にも対応することができる。
図１２は、振幅変調の概要を示したものである。パワーアンプ出力ＯＵＴの振幅制御はセレクト信号ＳＥＬを動的に制御することで実現できる。振幅を最大にしたい場合は、全てのセレクト信号ＳＥＬをハイレベルにし、振幅を少し下げたいときには、セレクト信号ＳＥＬのうち、ＳＥＬ９６、ＳＥＬ９３をオフにし、さらに下げる場合には、ＳＥＬ９５、ＳＥＬ９２を更にオフにし、そして全てのＳＥＬ信号をオフにすれば、パワーアンプをオフして電力を流さないシャットダウン状態になる。【００７６】
パワーアンプ（増幅システム）では、出力電力を変えるときには電源電圧を制御して切り替えるのが通常であったが、この第４実施形態の手法（上述したパワー増幅システム）では、出力電力の切替えに電源電圧を切り替える必要がないことが特徴である。【００７７】
ここで、前述した動作制御回路２８０２について更に詳述する。
図９Ａにおいて、前述した一方と他方の各増幅回路グループ８０Ａ，８０Ｂには、各増幅回路８０１〜８０６の動作を個別制御する動作制御回路２８０２が共通の動作制御回路として装備されている。【００７８】
そして、前述した共通出力線８０ａから外部出力される出力信号８５の波形にかかる情報を検出するスペクトル検出回路２８０１を装備すると共に、前記動作制御回路２８０２が、前記各増幅回路８０１〜８０６に対する個別制御に際しては、前記スペクトル検出回路２８０１からの検出情報に基づいて作動し前記増幅されたアンプ出力８５の波形及び出力レベルが予め設定した波形及び出力レベルに成るように前記各増幅回路８０１〜８０６に対応した駆動指令であるセレクト信号（オン／オフ動作選択信号）を生成し各増幅回路毎に個別に送り込む機能を備えている。その他の構成およびその作用効果は前述した第１実施形態（図１参照）と同一となっている。【００７９】
続いて、上記第４実施形態の全体的な動作を図９Ｂに基づいて説明する。
まず、前述したパワーアンプ部８０の動作に先立って、前述したパルス生成回路５Ｂ（図１参照）では、入力されるパルス発振器５Ａからのパルス信号に基づいて基準クロックが作成される（ステップＳ１０１）。次に、この基準クロックを基にして、論理和（ＯＲ），論理積（ＡＮＤ），および否定（ＮＯＴ）などの論理演算処理を施してパルス幅及び、立ち上がり位相の異なる複数のパルス波（パルス入力信号）が作成される（ステップＳ１０２）。【００８０】
この作成された複数の入力信号（パルス波）から、目的とする信号波形の合成に適するパルス波８２，８３が選択されて前述したパワーアンプ部８０に入力されると、パワーアンプ部８０では、当該入力された信号は増幅されその出力側で加算される。【００８１】
即ち、同一周波数の異なった二つの入力信号に対して並列接続されたディジタル制御の複数の増幅回路８０４で同時に入力し増幅すると共に、同じく二つの入力信号端子を有し前記二つの入力信号と同時に送り込まれる同一周波数の他の同一入力信号に対して並列接続されたディジタル制御の複数の増幅回路８０５，８０６で同時に入力し増幅される（ステップＳ１０３：第１の工程）。ここで、増幅回路８０５，８０６では、同一周波数の他の異なった二つの入力信号を同時に各別に入力し増幅するようにしてもよい。【００８２】
この各増幅回路８０４〜８０６で増幅された前記入力信号は出力側で合成され共通出力線を介してパワーアンプ出力として外部に出力される（ステップＳ１０４：第２の工程，入力信号加算工程）。【００８３】
この外部出力されたアンプ出力の波形および出力レベルは、出力パワー情報として所定の出力検出手段（例えばスペクトル検出手段２８０１）で検出される（第３の工程）。
この検出された出力パワー情報に基づいて作動し予め設定された目標波形および目標出力レベルになるように、予め装備された動作制御部２８０２で前記各増幅回路８０４〜８０６の増幅動作が個別に制御される（第４の工程）。【００８４】
ここで、上述した第４の工程にあっては、前記動作制御部２８０２による各増幅回路８０４〜８０６に対する個別制御に際しては、前記出力パワー情報である前述した検出情報が入力された場合に作動し、当該検出情報に基づいて前記増幅された出力の波形又は出力レベルが予め設定した目標波形又は目標出力レベルに成るように前記各増幅回路８０４〜８０６に対して対応したセレクト信号を個別に生成し各増幅回路毎に個別に送り込むようになっている。【００８５】
これにより、得られた合成波形が目的の信号波形と比較して充分目的に適っておれば終了する。波形が充分目的に適っていなければ、再びステップＳ１０３に戻って以後のステップを繰り返す（ステップ１０５）。尚、ステップ１０３の後、ステップ１０４の前に、入力信号ごとにそのレベルと位相とを微調整する工程（ステップＳ１０６）を設けても良い。かかる判断および微調整は、動作制御回路２８０２で実行される。また、前述したステップＳ１０２で作成する入力信号を同一のパルス幅で立ち上がり位相のみが異なるものとしても良い。
このように、上述したような処理を実行し、複数のパルス入力信号を加算することによって、目的とする信号波形の合成が可能になる。【００８６】
以上のように、この第４の実施形態によると、前述した第１の実施形態の場合と同様に低電圧及び低電力での増幅動作が可能で且つ増幅度を大きく設定することができ、同時に、外部からのセレクト信号により各増幅回路を構成する増幅器のオン／オフ動作を動作制御回路２８０２によって個別に選択駆動し得るので、各増幅器のオン／オフ動作を適宜設定することにより合成出力全体の出力レベルを予め設定したレベルに自在に調整することができ、当該各入力信号のパルス幅と位相とを予め設定した動作プログラムに従って各増幅器のオン／オフ動作を適宜設定することにより、高調波成分の発生が有効に抑制された正弦波に近い増幅波形のパワー出力を得ることが可能となる。【００８７】
ここで、上述した第４の実施形態の構成各部の全体的動作にあって、上記各工程における実行処理内容をプログラム化してコンピュータに実行させるように構成してもよい。
このようにしても、前述した第４実施形態の場合と同様に（本発明の目的を有効に達成し得る）高調波成分の発生を有効に抑制した正弦波に近い増幅波形の出力を成し得るように各工程内容を実行処理することができる。【００８８】
〔第５の実施の形態〕
次に、第５の実施形態を図１３乃至図１７に基づいて説明する。
この図１３乃至図１７に示す第５の実施形態では、前述した第４の実施形態において、ＰＭＯＳパワーアンプ、ＮＭＯＳのパワーアンプの強度を更に独立にディジタル制御することによる波形の最適化を図ったものである。図１３に、この第５の実施形態において装備したディジタル制御回路としての増幅回路１２０１を示す。【００８９】
この増幅回路１２０１は、この第５の実施形態では、選択制御信号ＳＥＬＰがハイレベルのときには入力信号ＩＮＰのレベルに応じて増幅回路１２０１のＰＭＯＳトランジスタＷＰ２が動作し、ＮＭＯＳ側の選択制御信号ＳＥＬＮ信号がハイレベルのときには入力信号ＩＮＮのレベルに応じてアンプ１２０１のＮＭＯＳトランジスタＷＮ２が動作する。そして、選択制御信号ＳＥＬＰ信号とＳＥＬＮ信号の両方ともローレベルのときは、常に増幅回路１２０１がオフする。図１４は、図１３を実現する具体的な回路図である。【００９０】
この図１３〜１４に示す増幅回路（パワーアンプ）１２０１のＰＭＯＳトランジスタＷＰ２のゲートは、入力信号ＩＮＰとセレクト信号ＳＥＬＰの反転信号とにかかるＯＲ回路１３０１の出力で動作する。又、増幅回路（パワーアンプ）１２０１のＮＭＯＳトランジスタＷＮ２は、入力信号ＩＮＮとセレクト信号ＳＥＬＮとによるＡＮＤ回路１３０３の出力で動作する。【００９１】
そして、ＳＥＬＰ信号がハイレベルのときは入力信号ＩＮＰのレベルに応じてトランジスタＷＰ２がオンする状態に、そして、ＳＥＬＮ信号がハイレベルのときは入力信号ＩＮＮのレベルに応じてトランジスタＷＮ２がオンする状態になる。
一方、ＳＥＬＰ信号がローレベルのときにはＯＲ回路１３０１の出力がハイレベル、ＳＥＬＮ信号がローレベルのときにはＡＮＤ回路１３０３の出力がローレベルとなり、ＷＰ２およびＷＮ２がそれぞれ常にオフ状態になる。
このパワーアンプ１２０１を並列化して使用する例を図１５に示す。【００９２】
この図１５において、ディジタル制御増幅器としての増幅回路１４０１，１４０２，１４０３は、一方の増幅回路グループ１４０Ａを構成し、図２のパルス波２１と同等のパルス波１４１で駆動され、同時に、それぞれ二つのディジタル制御信号ＳＥＬ１５１Ｎ，ＳＥＬ１５１Ｐ；ＳＥＬ１５２Ｎ，ＳＥＬ１５２Ｐ；ＳＥＬ１５３Ｎ，ＳＥＬ１５３Ｐによって、それぞれ個別制御されるようになっている。
一方、ディジタル制御増幅器としての増幅回路１４０４，１４０５，１４０６は、他方の増幅回路グループ１４０Ｂを構成し、図２のパルス波２２と同等のパルス波１４２，１４３で駆動され、同時に、それぞれ二つのディジタル制御信号ＳＥＬ１５４Ｎ，ＳＥＬ１５４Ｐ；ＳＥＬ１５５Ｎ，ＳＥＬ１５５Ｐ；ＳＥＬ１５６Ｎ，ＳＥＬ１５６Ｐによって、それぞれ個別制御されるようになっている。【００９３】
ここで、ディジタル制御信号ＳＥＬ１５１Ｎ，ＳＥＬ１５２Ｎ，ＳＥＬ１５３Ｎの制御内容を外部から適宜可変設定することにより、パルス波１４１で駆動される増幅回路１４０１，１４０２，１４０３のＮＭＯＳ側の出力強度を制御することが可能となっている。【００９４】
一方、ディジタル制御信号ＳＥＬ１５１Ｐ，ＳＥＬ１５２Ｐ，ＳＥＬ１５３Ｐの制御内容を外部から適宜可変設定することにより、パルス波１４１で駆動される増幅回路１４０１，１４０２，１４０３のＰＭＯＳ側の強度出力を制御することが可能となっている。【００９５】
また、ディジタル制御信号ＳＥＬ１５４Ｎ，ＳＥＬ１５５Ｎ，ＳＥＬ１５６Ｎの制御内容を外部から適宜可変設定することにより、図２のパルス波２３と同等のパルス波１４３で駆動される増幅回路１４０４，１４０５，１４０６のＮＭＯＳ側の出力強度を制御することが可能となっている。
一方、ディジタル制御信号ＳＥＬ１５４Ｐ，ＳＥＬ１５５Ｐ，ＳＥＬ１５６Ｐの制御内容を外部から適宜可変設定することにより、パルス波１４２で駆動される増幅回路１４０４，１４０５，１４０６のＰＭＯＳ側の強度を制御することが可能となっている。
その他の構成は、前述した第４実施形態と同一となっている。【００９６】
この第５の実施形態にあっては、上述したように構成されているので、前述した図１Ａの場合と同様の作用効果を有するほか、更にＰＭＯＳとＮＭＯＳの各トランジスタの性能にばらつきがあっても、これを相互に補正する効果がある。
例えば図１６にあるように、ＮＭＯＳの駆動力・ゲインといった特性がＰＭＯＳの特性より低い場合、増幅器出力波形１５０１は理想正弦波９０２に比べてプルダウン側の波形がなまってしまっている。そこで、ディジタル制御信号ＳＥＬ１５１Ｎ，ＳＥＬ１５２Ｎ，ＳＥＬ１５３Ｎ，ＳＥＬ１５４Ｎ，ＳＥＬ１５５Ｎ，ＳＥＬ１５６Ｎを切り替えることで、ＮＭＯＳ側の駆動力・ゲインといった特性のみを強めるように制御することによって、図１７にあるようにアンプ出力１６０１を高調波成分が低減された理想正弦波９０２に近づけることができる。【００９７】
以上のように、上記第４及び第５の実施形態では、複数の増幅回路（ディジタル制御増幅器）を並列に接続し、各増幅回路の入力パルス波のデューティー比と位相とを独立に設定制御することで、全ての増幅回路の入力を同一にしたときに比べ、出力波形をより正弦波に近く形成するこができるため、出力信号の奇数次高調波成分も有効に抑制できるという効果がある。
又、増幅器はパルス入力型のインバータ形であるため、増幅器ごとにオン・オフをディジタル信号で制御できる。そのため、高調波がもっとも小さくなるような組み合わせになるようにＰＭＯＳ、ＮＭＯＳの強度を調整することが可能となる。更に、パワーアンプ出力の要求値に応じて強度を変更することも可能となる、という効果も生じる。
【実施例】
【００９８】
本発明にかかる上記実施形態の効果を示すために、具体的な実施例として、図１Ａに示した第１実施形態における二並列パワーアンプと、図３７に示す（並列を用いない）パワーアンプとの増幅処理の結果を比較してみる。【００９９】
まず、図１Ａに示した二並列パワーアンプにおいて、ＮＭＯＳトランジスタとＰＭＯＳトランジスタのサイズ比はトランジスタのオン抵抗が等しくなるように１：２に設定した。又、ＮＭＯＳトランジスタＭ１２とＭ１４のサイズ（トランジスタ幅） の比は２：１に設定し、入力信号の周波数（つまり信号のキャリア周波数）は２．４〔ＧＨｚ〕とし、更に、入力信号のデューティー比が５０〔％〕よりも小さいパルス波２２，２３については、図２にあるように、Ｍ１１とＭ１２のパルス幅をパルス波周期１／ｆ0 の１／６になるように設定した。【０１００】
そして、パルス波を入力とした図３７の構成を用いた場合と、この図１の構成を用いた第１の実施形態の場合とのアンプ出力波形を、回路シミュレーションにより比較した。図１８にこれを示す。
この図１８から明らかのように、図３７に示すパワーアンプを用いたときのアンプ出力波形１８０１は、正弦波とは大きく異なりパルス波に近い波形になっている。
一方、第１の実施形態の並列パワーアンプを用いた場合のアンプ出力波形１８０２は、階段状波形となり、正弦波に近い波形になることがわかる。【０１０１】
続いて、同一の帯域透過フィルタ１３を通した波形に関し、その周波数スペクトルを解析した結果を図１９及び図２０に示す。
図１９は図１の構成を用いた第１の実施形態の場合の周波数スペクトルであり、図２０はパルス波を入力とした図３７の構成を用いた場合の周波数スペクトルである。
図１９と図２０とを比較すると明らかのように、両者のキャリア成分の信号強度、つまり２．４〔ＧＨｚ〕成分は０〔ｄＢｍ〕と同じであるが、高調波成分（４．８〔ＧＨｚ〕、７．２〔ＧＨｚ〕…）は前述した第１の実施形態で示した図１の構成を用いることで約１５〔ｄＢｍ〕低減されていて、奇数次高調波、偶数次高調波ともに低くなっている。【０１０２】
ここで、上述した各実施形態にあって、各構成要素を、或いは少なくとも増幅回路部分を一の基板上に集積化してなる集積回路としてもよい。
このようにすると、小型化をより一層高めることができ、汎用性の高い増幅装置，増幅システムを得ることができる。【０１０３】
以上のように、本発明にかかるパルス入力型パワー増幅装置、パワー増幅システム、出力制御方法、及び制御プログラムについて、その具体例を説明すると共に、各増幅回路での処理工程を信号波形合成方法を含めて開示した。さらに、上述したパワー増幅システムおよび出力制御方法にあって、各構成部分が実行する信号処理工程等に付いては、これをプログラム化しコンピュータに実行させるようにしても良い。
このようにしても、上述した各実施形態の場合と同等に機能し前述した目的を達成し得る制御プログラムを得ることが出来る。【０１０４】
以上、実施形態（及び実施例）を参照して本願発明を説明したが、本願発明は上記実施形態（及び実施例）に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。【０１０５】
この出願は２００６年９月１４日に出願された日本出願特願２００６−２５０１２３を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【産業上の利用可能性】
【０１０６】
以上のように、本発明によると、低電圧、低電力で動作可能なパルス入力型の増幅器を用いて、高調波帯域透過特性の高い帯域透過フィルタを用いなくても充分無線規格を満足することが可能な、より廉価で小面積なパワー増幅回路の集積回路を実現すること、及び、そこで用いられる信号波形合成の方法と信号波形合成プログラムを提供することができるので、携帯端末など小型の無線発振装置を必要とする産業上の広い分野で利用の可能性が高い。
【図面の簡単な説明】
【０１０７】
【図１Ａ】本発明の第１実施形態を示すブロック図である。
【図１Ｂ】図１Ａ内に開示したパルス波形成手段の一例を示すブロック図である。
【図２】図１に開示した第１実施形態の各部波形と動作タイミングを示した波形図である。
【図３】本発明の第２実施形態の構成を示すブロック図である。
【図４】本発明の第３実施形態の構成を示すブロック図である。
【図５】図４に開示した第３実施形態の各部の波形と動作タイミングを示す波形図である。
【図６】本発明の第４実施形態に装備される一増幅回路を示す説明図である。
【図７】図６に示す一増幅回路の内容を示す回路図である。
【図８】本発明の第４の実施形態の全体的な構成を示すブロック図である。
【図９Ａ】図８に開示した構成に動作制御回路およびスペクトル検出回路を付加した場合の構成例を示すブロック図である。
【図９Ｂ】図９（Ａ）に開示した構成の動作を示すフローチャートである。
【図９Ｃ】図９（Ａ）内に開示したスペクトル検出回路に代えて電流測定回路を付加した場合の例を示すブロック図である。
【図１０】図８に示す第４実施形態において制御信号を最適値にする前のアンプ部の出力波形の波形図である。
【図１１】図８に示す第４実施形態において制御信号を最適値にした後のアンプ部の出力波形の波形図である。
【図１２】図８に示す第４実施形態を振幅変調に適応したときの状態を示す波形図である。
【図１３】本発明の第５実施形態に装備される一増幅回路の例（シンボル）を示す説明図である。
【図１４】図１３に示す一増幅回路の内容を示す回路図である。
【図１５】本発明の第５実施形態の全体的な構成を示すブロック図である。
【図１６】図１５に示す第５実施形態において制御信号を最適値にする前のアンプ部の出力波形の波形図である。
【図１７】図１５に示す第５実施形態において制御信号を最適値にした後のアンプ部の出力波形の波形図である。
【図１８】本発明のパワーアンプと従来のパワーアンプとの出力波形の比較例を示す波形図である。
【図１９】本発明のパワーアンプ出力のスペクトル分布を示す線図である。
【図２０】従来のパワーアンプ出力のスペクトル分布を示す線図である。
【図２１】図９Ｂに開示したパルス波形成手段の他の例を示すブロック図である。
【図２２】図２１内に開示したパルス生成回路の出力パルスの生成状況を示す説明図である。
【図２３】図２１に開示した各種パルス波を形成する論理回路等を示す説明図である。
【図２４】図２１に開示したＮ相クロック変換回路の具体例（Ｎ個の位相補間器）を示す説明図である。
【図２５】図２４に開示した位相補間器の動作等を示す説明図である。
【図２６】図２４に開示した位相補間器の構成例（ダイナミック回路と定電流源回路とを組み合わせたもの）を示す回路図である。
【図２７】図２１に開示したパルス波形成手段の実用上の構成例を示す説明図である。
【図２８】図２７に開示したＮ相信号生成回路の具体例を示す説明図である。
【図２９】図２７内に開示した位相変調信号にかかる説明図で、図２９（ａ）は位相変調信号の組み合わせの例を示す図、図２９（ｂ）は位相変調信号の他の組み合わせの例を示す図である。
【図３０】図２１の方式でキャリア信号を位相変調したときのキャリア信号とパルス波２１の位相関係の時間変化を示す説明図である。
【図３１】図２７の方式でキャリア信号を位相変調したときのキャリア信号とパルス波２１の位相関係の時間変化を示す説明図である。
【図３２】図３１の方式で位相切り替えクロックを４０〔ＭＨｚ〕に設定した場合のパワーアンプの出力信号の電力スペクトルである。
【図３３】関連する技術における正弦波入力パワーアンプの構成の例を示すブロック図である。
【図３４】図３３に示すパワーアンプの出力のスペクトル分布（ａ）と帯域通過フィルタの出力のスペクトル分布（ｂ）を示す線図である。
【図３５】関連するパルス波入力パワーアンプの構成を示すブロック図である。
【図３６】図３５に示すパワーアンプの出力のスペクトル分布を示す線図である。
【図３７】関連するインバータ型パワーアンプの構成を示すブロック図である。
【図３８】図３７に示すパワーアンプの出力のスペクトル分布を示す線図である。
【図３９】関連する定振幅波合成型増幅器の構成を示すブロック図である。
【符号の説明】
【０１０８】
５  パルス波形成手段
５Ａ  パルス発生回路
５Ｂ  パルス生成回路
１０，８０，１４０  パワーアンプ部（増幅装置）
１１，１２，３１，３２，３３，４１，４２，６０１，８０１〜８０６，１２０１  増幅回路（アンプ）
２８０１  スペクトル検出器
２８０２  動作制御回路
２８０３  電流測定回路
Ｍ１１，Ｍ１３，Ｍ５１，Ｍ５３，ＷＰ１，ＷＰ２  増幅器としてのＰＭＯＳトランジスタ
Ｍ１２，Ｍ１４，Ｍ５２，Ｍ５４，ＷＮ１，ＷＮ２  増幅器としてのＮＭＯＳトランジスタ
【図１Ａ】
2008032782.tif 000003
【図１Ｂ】
2008032782.tif 000004
【図２】
2008032782.tif 000005
【図３】
2008032782.tif 000006
【図４】
2008032782.tif 000007
【図５】
2008032782.tif 000008
【図６】
2008032782.tif 000009
【図７】
2008032782.tif 000010
【図８】
2008032782.tif 000011
【図９Ａ】
2008032782.tif 000012
【図９Ｂ】
2008032782.tif 000013
【図９Ｃ】
2008032782.tif 000014
【図１０】
2008032782.tif 000015
【図１１】
2008032782.tif 000016
【図１２】
2008032782.tif 000017
【図１３】
2008032782.tif 000018
【図１４】
2008032782.tif 000019
【図１５】
2008032782.tif 000020
【図１６】
2008032782.tif 000021
【図１７】
2008032782.tif 000022
【図１８】
2008032782.tif 000023
【図１９】
2008032782.tif 000024
【図２０】
2008032782.tif 000025
【図２１】
2008032782.tif 000026
【図２２】
2008032782.tif 000027
【図２３】
2008032782.tif 000028
【図２４】
2008032782.tif 000029
【図２５】
2008032782.tif 000030
【図２６】
2008032782.tif 000031
【図２７】
2008032782.tif 000032
【図２８】
2008032782.tif 000033
【図２９】
2008032782.tif 000034
【図３０】
2008032782.tif 000035
【図３１】
2008032782.tif 000036
【図３２】
2008032782.tif 000037
【図３３】
2008032782.tif 000038
【図３４】
2008032782.tif 000039
【図３５】
2008032782.tif 000040
【図３６】
2008032782.tif 000041
【図３７】
2008032782.tif 000042
【図３８】
2008032782.tif 000043
【図３９】
2008032782.tif 000044
【国際調査報告】
2008032782.tif 000045
2008032782.tif 000046