【手続補正書】
【提出日】平成17年8月15日(2005.8.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】不揮発性半導体記憶装置、および、その読み出し方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板の主面側に形成された素子形成領域にソース不純物領域とドレイン不純物領域とが形成され、当該両不純物領域に挟まれたチャネル形成領域上に少なくとも絶縁膜を介してゲート電極を積層してなるメモリトランジスタを行列状に複数配置してメモリアレイが構成されている不揮発性半導体記憶装置の読み出し方法であって、
前記読み出しに際し、前記ソース不純物領域またはドレイン不純物領域の何れか一方の不純物領域と選択メモリトランジスタが形成された前記素子形成領域とを短絡した状態で、他方の不純物領域にバイアス電圧を印加し、前記一方の不純物領域に抵抗素子を介して所定電圧を印加したときに、当該抵抗素子と前記一方の不純物領域との接続ノードに現出する電圧値を読み取る
不揮発性半導体記憶装置の読み出し方法。
【請求項２】
半導体基板の主面側に形成された素子形成領域にソース不純物領域とドレイン不純物領域とが形成され、当該両不純物領域に挟まれたチャネル形成領域上に少なくとも絶縁膜を介してゲート電極を積層してなるメモリトランジスタを行列状に複数配置してメモリアレイが構成されている不揮発性半導体記憶装置の読み出し方法であって、
前記読み出しに際し、前記ソース不純物領域またはドレイン不純物領域の何れか一方の不純物領域と選択メモリトランジスタが形成された前記素子形成領域とを短絡した状態で、当該一方の不純物領域または他方の不純物領域側に設けた電流源によって所定の電流を両不純物領域間に流したときに、前記一方の不純物領域と素子形成領域との接続ノードに現出する電圧値を読み取る
不揮発性半導体記憶装置の読み出し方法。
【請求項３】
前記素子形成領域が、少なくとも行方向に分離されて個々に電位設定可能な複数の単位素子形成領域から構成されている
請求項１に記載の不揮発性半導体記憶装置の読み出し方法。
【請求項４】
前記素子形成領域が、少なくとも行方向に分離されて個々に電位設定可能な複数の単位素子形成領域から構成されている
請求項２に記載の不揮発性半導体記憶装置の読み出し方法。
【請求項５】
前記メモリトランジスタは、少なくとも３値以上の記憶状態を有する
請求項１に記載の不揮発性半導体記憶装置の読み出し方法。
【請求項６】
前記メモリトランジスタは、少なくとも３値以上の記憶状態を有する
請求項２に記載の不揮発性半導体記憶装置の読み出し方法。
【請求項７】
前記メモリトランジスタは、前記絶縁膜中に電荷蓄積手段を有し、当該電荷蓄積手段に蓄積された電荷量に応じてゲート閾値電圧を変化させてデータの書き込みと消去を行う不揮発性メモリトランジスタであり、
前記メモリアレイは、ビット線と共通線の何れか一方と他方に接続された２つの選択トランジスタと、当該両選択トランジスタ間に列方向に直列接続された複数のメモリトランジスタとからなるトランジスタ列を行列状に複数配置させて構成されている
請求項１に記載の不揮発性半導体記憶装置の読み出し方法。
【請求項８】
前記メモリトランジスタは、前記絶縁膜中に電荷蓄積手段を有し、当該電荷蓄積手段に蓄積された電荷量に応じてゲート閾値電圧を変化させてデータの書き込みと消去を行う不揮発性メモリトランジスタであり、
前記メモリアレイは、ビット線と共通線の何れか一方と他方に接続された２つの選択トランジスタと、当該両選択トランジスタ間に列方向に直列接続された複数のメモリトランジスタとからなるトランジスタ列を行列状に複数配置させて構成されている
請求項２に記載の不揮発性半導体記憶装置の読み出し方法。
【請求項９】
前記メモリトランジスタは、前記絶縁膜中に電荷蓄積手段を有し、当該電荷蓄積手段に蓄積された電荷量に応じてゲート閾値電圧を変化させてデータの書き込みと消去を行う不揮発性メモリトランジスタであり、
前記電荷蓄積手段は、少なくとも前記チャネル形成領域との対向面内で離散化されている
請求項１に記載の不揮発性半導体記憶装置の読み出し方法。
【請求項１０】
前記メモリトランジスタは、前記絶縁膜中に電荷蓄積手段を有し、当該電荷蓄積手段に蓄積された電荷量に応じてゲート閾値電圧を変化させてデータの書き込みと消去を行う不揮発性メモリトランジスタであり、
前記電荷蓄積手段は、少なくとも前記チャネル形成領域との対向面内で離散化されている
請求項２に記載の不揮発性半導体記憶装置の読み出し方法。
【請求項１１】
半導体基板の主面側に形成された素子形成領域にソース不純物領域とドレイン不純物領域とが形成され、当該両不純物領域に挟まれたチャネル形成領域上に少なくとも絶縁膜を介してゲート電極を積層してなるメモリトランジスタを行列状に複数配置してメモリアレイが構成されている不揮発性半導体記憶装置であって、
前記素子形成領域が、少なくとも行方向に分離されて個々に電位設定可能な複数の単位素子形成領域から構成され、
前記メモリアレイの読み出しに際し、前記ソース不純物領域またはドレイン不純物領域の何れか一方の不純物領域と選択メモリトランジスタが形成された前記単位素子形成領域とを短絡した状態で、他方の不純物領域にバイアス電圧を印加し、前記一方の不純物領域に抵抗素子を介して所定電圧を印加したときに、当該抵抗素子と前記一方の不純物領域との接続ノードに現出する電圧値を読み取る読出制御回路を有する
不揮発性半導体記憶装置。
【請求項１２】
半導体基板の主面側に形成された素子形成領域にソース不純物領域とドレイン不純物領域とが形成され、当該両不純物領域に挟まれたチャネル形成領域上に少なくとも絶縁膜を介してゲート電極を積層してなるメモリトランジスタを行列状に複数配置してメモリアレイが構成されている不揮発性半導体記憶装置であって、
前記素子形成領域が、少なくとも行方向に分離されて個々に電位設定可能な複数の単位素子形成領域から構成され、
前記メモリアレイの読み出しに際し、前記ソース不純物領域またはドレイン不純物領域の何れか一方の不純物領域と選択メモリトランジスタが形成された前記単位素子形成領域とを短絡した状態で、当該一方の不純物領域または他方の不純物領域側に設けた電流源によって所定の電流を両不純物領域間に流したときに、前記一方の不純物領域と素子形成領域との接続ノードに現出する電圧値を読み取る読出制御回路を有する
不揮発性半導体記憶装置。
【請求項１３】
入力される制御信号に応じて非導通状態から導通状態に遷移し、前記一方の不純物領域と前記単位素子形成領域とを非接続状態から接続状態に移行させる短絡制御用のトランジスタが、前記単位素子形成領域ごとに設けられている
請求項１１に記載の不揮発性半導体記憶装置。
【請求項１４】
入力される制御信号に応じて非導通状態から導通状態に遷移し、前記一方の不純物領域と前記単位素子形成領域とを非接続状態から接続状態に移行させる短絡制御用のトランジスタが、前記単位素子形成領域ごとに設けられている
請求項１２に記載の不揮発性半導体記憶装置。
【請求項１５】
前記複数の単位素子形成領域の間隔内に、隣接した単位素子形成領域よりも前記半導体基板の深部側方向に深くまで達する素子分離領域が形成されている
請求項１１に記載の不揮発性半導体記憶装置。
【請求項１６】
前記複数の単位素子形成領域の間隔内に、隣接した単位素子形成領域よりも前記半導体基板の深部側方向に深くまで達する素子分離領域が形成されている
請求項１２に記載の不揮発性半導体記憶装置。
【請求項１７】
前記短絡制御用のトランジスタの一方の不純物領域と、前記単位素子形成領域とが導電性物質により接続されている
請求項１１に記載の不揮発性半導体記憶装置。
【請求項１８】
前記短絡制御用のトランジスタの一方の不純物領域と、前記単位素子形成領域とが導電性物質により接続されている
請求項１２に記載の不揮発性半導体記憶装置。
【請求項１９】
前記メモリトランジスタは、少なくとも３値以上の記憶状態を有する
請求項１１に記載の不揮発性半導体記憶装置。
【請求項２０】
前記メモリトランジスタは、少なくとも３値以上の記憶状態を有する
請求項１２に記載の不揮発性半導体記憶装置。
【請求項２１】
前記メモリトランジスタは、前記絶縁膜中に電荷蓄積手段を有し、当該電荷蓄積手段に蓄積された電荷量に応じてゲート閾値電圧を変化させてデータの書き込みと消去を行う不揮発性メモリトランジスタであり、
前記メモリアレイは、ビット線と共通線の何れか一方と他方に接続された２つの選択トランジスタと、当該両選択トランジスタ間に列方向に直列接続された複数のメモリトランジスタとからなるトランジスタ列を行列状に複数配置させて構成されている
請求項１１に記載の不揮発性半導体記憶装置。
【請求項２２】
前記メモリトランジスタは、前記絶縁膜中に電荷蓄積手段を有し、当該電荷蓄積手段に蓄積された電荷量に応じてゲート閾値電圧を変化させてデータの書き込みと消去を行う不揮発性メモリトランジスタであり、
前記メモリアレイは、ビット線と共通線の何れか一方と他方に接続された２つの選択トランジスタと、当該両選択トランジスタ間に列方向に直列接続された複数のメモリトランジスタとからなるトランジスタ列を行列状に複数配置させて構成されている
請求項１２に記載の不揮発性半導体記憶装置。
【請求項２３】
前記メモリトランジスタは、前記絶縁膜中に電荷蓄積手段を有し、当該電荷蓄積手段に蓄積された電荷量に応じてゲート閾値電圧を変化させてデータの書き込みと消去を行う不揮発性メモリトランジスタであり、
前記電荷蓄積手段は、少なくとも前記チャネル形成領域との対向面内で離散化されている
請求項１１に記載の不揮発性半導体記憶装置。
【請求項２４】
前記メモリトランジスタは、前記絶縁膜中に電荷蓄積手段を有し、当該電荷蓄積手段に蓄積された電荷量に応じてゲート閾値電圧を変化させてデータの書き込みと消去を行う不揮発性メモリトランジスタであり、
前記電荷蓄積手段は、少なくとも前記チャネル形成領域との対向面内で離散化されている
請求項１２に記載の不揮発性半導体記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明は、このような実情に鑑みてなされ、選択セルのメモリトランジスタのゲート閾値電圧を高い検出電圧で、しかも拡散層や他のトランジスタの抵抗変動の影響を極力排除して高精度に読みだすことが可能なデータ読み出し方法を提案し、その読み出し方法に好適な不揮発性半導体記憶装置を提供することを目的とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】削除
【補正の内容】