【手続補正書】
【提出日】平成16年6月22日(2004.6.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
供給されたＫ個（Ｋは１以上の整数）の動作モード設定信号に応じた動作モードで動作する内部回路と、
前記内部回路と接続されたＫ個の通常端子と、
前記動作モードの設定を行う際に所定レベルのリセット信号が入力されるリセット信号端子と、
内部に保持したＫ個の信号を前記Ｋ個の動作モード設定信号として前記内部回路に供給する動作モード設定信号保持供給手段であって、前記リセット信号端子に前記リセット信号が入力されたときに、前記Ｋ個の通常端子からの信号を取り込み、保持する動作モード設定信号保持供給手段とを備えることを特徴とする集積回路。
【請求項２】
前記Ｋ個の通常端子が、それぞれ、前記内部回路への信号の入力のみに使用される端子であることを特徴とする請求項１記載の集積回路。
【請求項３】
前記Ｋ個の通常端子が、それぞれ、メモリのデータ出力端子に接続される端子であり、前記リセット信号端子に前記リセット信号が入力されたときに、前記メモリのアドレス入力端子群に対して所定のアドレスを出力するアドレス出力手段を、さらに、備えることを特徴とする請求項１または請求項２記載の集積回路。
【請求項４】
前記メモリは、ブート用ＲＯＭであることを特徴とする請求項３記載の集
積回路。
【請求項５】
前記内部回路は、内部動作モード設定信号と内部リセット信号を出力する機能を有し、
前記内部回路が前記内部動作モード設定信号と前記内部リセット信号を出力した際に、それらの信号を前記動作モード設定信号および前記リセット信号として前記動作モード設定信号保持供給手段に供給する供給手段を、さらに、備えることを特徴とする請求項１ないし請求項４のいずれかに記載の集積回路。
【請求項６】
供給される動作モード設定信号に応じた動作モードで動作する内部回路と、
前記内部回路における前記動作モードの設定を行う際にリセット信号が入力されるリセット信号端子と、
前記内部回路に接続され、前記動作モード設定信号が入力される入出力端子と、
前記リセット信号端子に前記リセット信号が入力された以降に前記入出力端子に入力さ
れた前記動作モード設定信号を取り込み、前記内部回路に供給する動作モード設定信号供給回路とを有することを特徴とする集積回路。
【請求項７】
請求項６記載の集積回路において、
前記入出力端子には、前記内部回路が前記動作モード設定信号によって設定された前記動作モードで動作する際に使用される信号が入出力されることを特徴とする集積回路。
【請求項８】
請求項６又は７記載の集積回路において、
前記動作モード設定信号供給回路は、前記内部回路からのサンプリング信号と前記リセット信号とに基づいて、前記入出力端子に入力された前記動作モード設定信号を取り込むことを特徴とする集積回路。
【請求項９】
請求項６〜８のいずれか一つに記載された集積回路において、
前記入出力端子と前記内部回路との間に接続された入出力ポートを有しており、
前記リセット信号端子に前記リセット信号が入力されている間、前記入出力ポートはハイインピーダンス状態となることを特徴とする集積回路。
【請求項１０】
請求項６〜９のいずれか一つに記載された集積回路において、
前記入出力端子を複数有しており、
前記複数の入出力端子の各々は、メモリにおける複数のデータ出力端子に接続され、
前記リセット信号端子に前記リセット信号が入力された際に、前記メモリにおける複数のアドレス入力端子に対して、前記動作モード設定信号に対応するデータを出力する複数のアドレス出力端子をさらに備えたことを特徴とする集積回路。
【請求項１１】
請求項６〜１０のいずれか一つに記載された集積回路において、
前記リセット信号端子に入力される前記リセット信号のレベルに基づいて、前記入出力端子に入力される前記動作モード設定信号と前記内部回路からの動作モード設定信号とのうちのいずれか一方を前記動作モード設定信号供給回路に対して出力する論理回路を有することを特徴とする集積回路。
【請求項１２】
供給される動作モード設定信号に応じた動作モードで動作する内部回路と、
前記内部回路における前記動作モードの設定を行うためのリセット信号が入力されるリセット信号端子と、
前記内部回路に接続され、前記動作モード設定信号が入力される信号端子と、
前記リセット信号端子に前記リセット信号が入力されている間に前記信号端子に入力された前記動作モード設定信号を保持し、前記内部回路に供給する動作モード設定信号保持供給回路とを有することを特徴とする集積回路。
【請求項１３】
請求項１２記載の集積回路において、
前記信号端子には、前記内部回路が前記動作モード設定信号によって設定された前記動作モードで動作する際に使用される信号が入力されることを特徴とする集積回路。
【請求項１４】
請求項１２又は１３記載の集積回路において、
前記動作モード設定信号保持供給回路は、前記内部回路からのサンプリング信号と前記リセット信号とに基づいて、前記信号端子に入力された前記動作モード設定信号を取り込むことを特徴とする集積回路。
【請求項１５】
請求項１２〜１４のいずれか一つに記載された集積回路において、
前記信号端子と前記内部回路との間に接続された入出力ポートを有しており、
前記リセット信号端子に前記リセット信号が入力されている間、前記入出力ポートはハイインピーダンス状態となることを特徴とする集積回路。
【請求項１６】
請求項１２〜１５のいずれか一つに記載された集積回路において、
前記信号端子を複数有しており、
前記複数の信号端子の各々は、メモリにおける複数のデータ出力端子に接続され、
前記リセット信号端子に前記リセット信号が入力された際に、前記メモリにおける複数のアドレス入力端子に対して、前記動件モード設定信号に対応するデータを出力する複数のアドレス出力端子をさらに備えたことを特徴とする集積回路。
【請求項１７】
請求項１２〜１６のいずれか一つに記載された集積回路において、
前記リセット信号端子に入力される前記リセット信号のレベルに基づいて、前記信号端子に入力される前記動作モード設定信号と前記内部回路からの動作モ−ド設定信号とのうちのいずれか一方を前記動作モード設定信号保持供給回路に対して出力する論理回路を有することを特徴とする集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また、本発明の集積回路を実現するに際して、内部回路に、内部動作モード設定信号と内部リセット信号を出力する機能を持たせておくとともに、内部回路がこれらの内部動作モード設定信号と内部リセット信号を出力した際には、それらの信号を動作モード設定信号およびリセット信号として動作モード設定信号保持供給手段に供給する供給手段を付加することも出来る。このような構成を採用しておけば、融通性が高い状態で使用可能な集積回路が得られることになる。
また、この集積回路において、供給される動作モード設定信号に応じた動作モードで動作する内部回路と、前記内部回路における前記動作モードの設定を行う際にリセット信号が入力されるリセット信号端子と、前記内部回路に接続され、前記動作モード設定信号が入力される入出力端子と、前記リセット信号端子に前記リセット信号が入力された以降に前記入出力端子に入力された前記動作モード設定信号を取り込み、前記内部回路に供給する動作モード設定信号供給回路とを有するようにしてもよい。
また、この集積回路回路において、前記入出力端子には、前記内部回路が前記動作モード設定信号によって設定された前記動作モードで動作する際に使用される信号が入出力されるようにしてもよい。
また、この集積回路において、前記動作モード設定信号供給回路は、前記内部回路からのサンプリング信号と前記リセット信号とに基づいて、前記入出力端子に入力された前記動作モード設定信号を取り込むようにしてもよい。
また、この集積回路において、前記入出力端子と前記内部回路との間に接続された入出力ポートを有しており、前記リセット信号端子に前記リセット信号が入力されている間、前記入出力ポートはハイインピーダンス状態となるようにしてもよい。
また、この集積回路において、前記入出力端子を複数有しており、前記複数の入出力端子の各々は、メモリにおける複数のデータ出力端子に接続され、前記リセット信号端子に前記リセット信号が入力された際に、前記メモリにおける複数のアドレス入力端子に対して、前記動作モード設定信号に対応するデータを出力する複数のアドレス出力端子をさらに備えるようにしてもよい。
また、この集積回路において、前記リセット信号端子に入力される前記リセット信号のレベルに基づいて、前記入出力端子に入力される前記動作モード設定信号と前記内部回路からの動作モード設定信号とのうちのいずれか一方を前記動作モード設定信号供給回路に
対して出力する論理回路を有するようにしてもよい。
また、本発明は、供給される動作モード設定信号に応じた動作モードで動作する内部回路と、前記内部回路における前記動作モードの設定を行うためのリセット信号が入力されるリセット信号端子と、前記内部回路に接続され、前記動作モード設定信号が入力される信号端子と、前記リセット信号端子に前記リセット信号が入力されている間に前記信号端子に入力された前記動作モード設定信号を保持し、前記内部回路に供給する動作モード設定信号保持供給回路とにより集積回路を構成するようにしてもよい。
また、この集積回路において、前記信号端子には、前記内部回路が前記動作モード設定信号によって設定された前記動作モードで動作する際に使用される信号が入力されるようにしてもよい。
また、この集積回路において、前記動作モード設定信号保持供給回路は、前記内部回路からのサンプリング信号と前記リセット信号とに基づいて、前記信号端子に入力された前記動作モード設定信号を取り込むようにしてもよい。
また、この集積回路において、前記信号端子と前記内部回路との間に接続された入出力ポートを有しており、前記リセット信号端子に前記リセット信号が入力されている間、前記入出力ポートはハイインピーダンス状態となるようにしてもよい。
また、この集積回路において、前記信号端子を複数有しており、前記複数の信号端子の各々は、メモリにおける複数のデータ出力端子に接続され、前記リセット信号端子に前記リセット信号が入力された際に、前記メモリにおける複数のアドレス入力端子に対して、前記動件モード設定信号に対応するデータを出力する複数のアドレス出力端子をさらに備えるようにしてもよい。
また、この集積回路において、前記リセット信号端子に入力される前記リセット信号のレベルに基づいて、前記信号端子に入力される前記動作モード設定信号と前記内部回路からの動作モ−ド設定信号とのうちのいずれか一方を前記動作モード設定信号保持供給回路に対して出力する論理回路を有するようにしてもよい。