【手続補正書】
【提出日】平成17年8月24日(2005.8.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】線路変成器に送出されるアナログ信号で電話線（ＬＴ）に伝送するための、デジタル情報のベースバンド符号切換方法であって、該アナログ信号は、該デジタル情報を符号化することにより得られるシンボル（ＳＹ）のそれぞれに関連するパルス（ＩＭＰ）から成り、
第１の型の符号化（２Ｂ１Ｑ）の複数のシンボルおよび第２の型の符号化（４Ｂ３Ｔ）の複数のシンボルにそれぞれが関連付けられた複数の予め定められたパルスの少なくとも一部をそれぞれが表す第１および第２のデジタルサンプルを、第１および第２のメモリ（Ｍ１、Ｍ２）にそれぞれ格納するステップと、
前記伝送のため所望の型の符号化を選択するステップと、
前記第１の型の符号化が選択された場合には、第１の符号ビット（ＢＳ）および第２の絶対値ビット（ＢＭ）をそれぞれが含む第１のビット対に対し、前記第１の型の符号化の４つのシンボルのうちの１つが形成されるよう、連続した該第１のビット対を、第１の送出周波数（ＣＬＫ１）で、前記デジタル情報のストリームから抽出するステップと、
前記第２の型の符号化が選択された場合には、該第２の型の符号化の３つのシンボルのそれぞれを、第２の送出周波数（ＣＬＫ２）で、予め定められた値の第１の符号ビット（ＢＳ）および第２の絶対値ビット（ＢＭ）を含む第２のビット対の形態で送出するステップと、
前記選択においてどちらが選択されたかにかかわりなく同じ予め定められた読み出し周波数（ＣＬＫ３）で、前記第１または第２のメモリの内容を、前記選択に従って読み出すステップと、
対応する前記メモリの内容と、前記絶対値ビットおよび前記符号ビットの連続した値を使用して、サンプリングされたデジタル出力信号（ＳＣＨ）を、前記読み出し周波数で導き出すステップと、を含み、
前記サンプリングされたデジタル出力信号は、前記選択された符号化と互換性があり、対応する前記アナログ伝送信号を表す、
方法。
【請求項２】前記第１の型の符号化の４つのシンボルは、正と負の極性の２つの低レベル電圧パルスおよび正と負の極性の２つの高レベル電圧パルスにそれぞれ対応し、前記第２の型の符号化の３つのシンボルは、正と負の極性の２つのゼロ以外の電圧パルスおよび１つのゼロレベルの電圧パルスにそれぞれ対応しており、
前記第１の型の符号化では、前記符号ビットの値「１」を、一方の極の低レベルおよび高レベルの２つのパルスに割り当て、前記符号ビットの値「０」を、他方の極の低レベルおよび高レベルの２つのパルスに割り当て、前記絶対値ビットの値「１」を、一方のレベルの２つのパルスに割り当て、前記絶対値ビットの値「０」を、他方のレベルの２つのパルスに割り当てるステップと、
前記第２の型の符号化では、前記２つのゼロ以外のレベルの電圧パルスに、前記第１の型の符号化と同種の極性の２つの低レベルパルスまたは前記第１の型の符号化と同種の極性の２つの高レベルパルスに割り当てられるものにそれぞれ等しい符号および絶対値ビットを割り当て、ゼロ値を、前記ゼロレベルのパルスを持つ符号および絶対値ビットに割り当てるステップと、
前記第１および第２のメモリに格納されるすべてのデジタルサンプルを、たとえば４乗の余弦カーブの関数である同じ基本的な数値関数の２つの異なるサンプリングを介してそれぞれ得るステップと、を含み、
前記符号化の型に対応するそれぞれの送出周波数と、対応する該符号化の型のパルスを表すサンプル数との積が、前記読み出し周波数に等しい、
請求項１に記載の方法。
【請求項３】前記第１の型の符号化のシンボルに対応するパルスすべては、同じ第１の持続時間を持ち、前記第２の型の符号化のシンボルに対応するパルスすべては、該第１の持続時間とは異なった同じ第２の持続時間を持っており、
それぞれの前記送出周波数は、前記選択された型の符号化のパルスの前記持続時間の半分に等しい送出の時間周期に対応し、
前記読み出し周波数において、対応する前記メモリに格納され現在のシンボルに関するデジタルサンプルから引き出されたサンプルと、該対応するメモリに格納され先行するシンボルに関するデジタルサンプルから引き出されたサンプルとを加算することにより、前記選択された型の送出周波数における、対応する前記出力信号のサンプルを導き出す、
請求項１または請求項２に記載の方法。
【請求項４】線路変成器に送出されるアナログ信号で電話線に伝送するため、デジタル情報のベースバンド符号切換のための装置であって、該アナログ信号は、該デジタル情報を符号化することにより得られるシンボルにそれぞれ関連するパルスから成り、
選択信号（Ｑ／Ｔ）の第１の値の存在状態において、第１の符号ビット（ＢＳ）および第２の絶対値ビット（ＢＭ）をそれぞれが含む連続した第１のビット対を、第１の送出周波数（ＣＬＫ１）で抽出し、ベースバンドの第１の型の符号化（２Ｂ１Ｑ）の４つのシンボルのうちの１つをそれぞれの該第１のビット対について形成することができると共に、該選択信号の第２の値の存在状態において、ベースバンドの第２の型の符号化（４Ｂ３Ｔ）を実行することができ、第２の送出周波数（ＣＬＫ２）で、予め定められた値の第１の符号ビット（ＢＳ）および第２の絶対値ビット（ＢＭ）を含む第２のビット対の形態で該第２の型の符号化の３つのシンボルのそれぞれを送出することができる前処理手段（ＰＴＲ）と、
前記第１および第２の型の符号化の複数のシンボルにそれぞれ関連付けられた複数の予め定められたパルスの少なくとも一部をそれぞれが表す第１および第２のデジタルサンプルをそれぞれが含む第１および第２のメモリ（Ｍ１、Ｍ２）と、
前記選択信号の値にかかわりなく同じ予め定められた読み出し周波数（ＣＬＫ３）で前記第１または第２のメモリの内容を読むことができ、前記選択信号に従って、対応する前記メモリの内容と、前記絶対値ビットおよび符号ビットの連続した値を使用して、サンプリングされたデジタル出力信号（ＳＣＨ）を前記読み出し周波数で導き出すことができる形成手段（ＦＭＦ）と、を備え、
前記サンプリングされたデジタル出力信号は、前記選択された符号化と互換性があり、対応する前記アナログ伝送信号を表す、
装置。
【請求項５】前記第１および第２のメモリに格納されるすべてのデジタルサンプルは、同じ基本的な数値関数の２つの異なるサンプリングを介してそれぞれ得られ、
前記符号化の型に対応するそれぞれの送出周波数と、対応する該符号化の型のパルスを表すサンプル数との積は、前記読み出し周波数に等しい、
請求項４に記載の装置。
【請求項６】前記第１の型の符号化のシンボルに対応するパルスすべては、同じ第１の持続時間を持ち、前記第２の型の符号化のシンボルに対応するパルスすべては、該第１の持続時間とは異なった同じ第２の持続時間を持っており、
それぞれのゼロ以外のパルスは、対応する前記持続時間の前半分および後半分に時間的にそれぞれ広がる対照的な前部および後部のエッジを含み、
前記第１および第２のメモリは、予め定められた極性のそれぞれのゼロ以外のパルスの前記前部および後部の２つのエッジのうちの一方のエッジに関するサンプルを単独に含み、
前記形成手段は、前記予め定められた極性のそれぞれのゼロ以外のパルスの前記前部および後部の２つのエッジのうちの他方のエッジに関するサンプルだけでなく、反対の極性のそれぞれのゼロ以外のパルスの前部および後部のエッジに関するサンプルを導き出すことができる再構成手段を備える、
請求項４または請求項５に記載の装置。
【請求項７】前記第１の型の符号化の４つのシンボルは、正と負の極性の２つの低レベル電圧パルスおよび正と負の極性の２つの高レベル電圧パルスにそれぞれ対応し、前記符号ビットの値「１」は、一方の極の低レベルおよび高レベルの２つのパルスに割り当てられ、前記符号ビットの値「０」は、他方の極の低レベルおよび高レベルの２つのパルスに割り当てられ、前記絶対値ビットの値「１」は、２つのレベルのうちの一方のレベルのパルスに割り当てられ、前記絶対値ビットの値「０」は、該２つのレベルのうちの他方のレベルのパルスに割り当てられ、
前記第２の型の符号化の３つのシンボルは、正と負の極性の２つのゼロ以外のレベルの電圧パルスおよびゼロレベルの電圧パルスにそれぞれ対応し、前記符号ビットの値「１」は、一方の極のゼロ以外のレベルの１つのパルスに割り当てられ、前記符号ビットの値「０」は、他の２つのパルスに割り当てられ、前記絶対値ビットの値「０」は、ゼロレベルのパルスに割り当てられ、前記絶対値ビットの値「１」は、他の２つのパルスに割り当てられ、
前記第１のメモリは、前記第１の型の符号化のシンボルに対応する一方の極の一方のレベルのパルスの前部エッジを表すサンプルを含む第１部分および該一方の極の他方のレベルのパルスの前部エッジを表すサンプルを含む第２部分を含み、
前記第２のメモリは、前記第２の型の符号化のシンボルに対応するゼロ以外のレベルのパルスの前部エッジを表すサンプルを含み、
前記再構成手段は、前記第１のメモリの第１部分の出力に接続される第１の反転手段（ＩＶ１）と、前記第１のメモリの第２部分の出力および前記第２のメモリの出力に接続される第２の反転手段（ＩＶ２）を備え、それぞれの該反転手段は、対応する前記パルスの後部エッジを表すサンプルを送出し、
さらに、該再構成手段は、前記２つの反転手段の上流に接続される第１の連結手段（ＣＣ１）、および、該２つの反転手段の出力に接続される第２の連結手段を備え、該第１の連結手段は、反転された連続の前記符号ビットを受け取り、該第２の連結手段は、反転され、かつ前記選択された符号化に対応するシンボルの送出の周期だけ時間的に遅延された連続の前記符号ビットを受け取る、
請求項６に記載の装置。
【請求項８】前記第１の型の符号化のシンボルに対応するパルスすべては、同じ第１の持続時間を持ち、前記第２の型の符号化のシンボルに対応するパルスすべては、該第１の持続時間とは異なった同じ第２の持続時間を持っており、
それぞれの前記送出周波数は、前記選択された符号化の型のパルスの持続時間の半分に等しい送出の時間周期に対応し、
前記形成手段は、前記読み出し周波数において、対応する前記メモリに格納され現在のシンボルに関するデジタルサンプルから引き出されたサンプルと、該対応するメモリに格納され先行するシンボルに関するデジタルサンプルとを加算することにより、前記選択された送出周波数における、対応する前記出力信号のサンプルを導き出す、
請求項４から請求項７のいずれかに記載の装置。
【請求項９】前記形成手段は、さらに、
前記選択信号により制御される第２のマルチプレクサ（ＭＸ１）を介して、前記第１のメモリの前記第２部分の出力および前記第２のメモリの出力に接続される第１の入力と、入力として前記選択信号を受け取る第１のＡＮＤ論理ゲート（Ｐ１）を介して、前記第１のメモリの前記第１部分の出力に接続される第２の入力とを持ち、連続した前記絶対値ビットにより制御される第１のマルチプレクサ（ＭＸ２）と、
前記第２の反転手段（ＩＶ２）の出力に接続される第１の入力と、入力として前記選択信号を受け取る第２のＡＮＤ論理ゲート（Ｐ２）を介して前記第１の反転手段（ＩＶ１）の出力に接続される第２の入力とを持ち、前記選択された符号化に対応する送出の周期だけ時間的に遅延した前記連続の絶対値ビットにより制御される第３のマルチプレクサ（ＭＸ３）と、
前記第１の連結手段（ＣＣ１）を介して前記第１のマルチプレクサの出力に接続される第１の入力と、前記第２の連結手段（ＣＣ２）を介して前記第３のマルチプレクサの出力に接続される第２の入力とを持ち、前記サンプリングされた出力信号（ＳＣＨ）を送出する加算器（ＡＤＤ）と、
を備える、請求項７または請求項８に記載の装置。
【請求項１０】前記前処理手段は、さらに、
前記選択信号の第１の値が存在する状態で、前記入力デジタル情報ストリームを受け取り、前記第１の送出周波数で、連続して前記符号（ＢＳ）および絶対値ビット（ＢＭ）の対を前記形成手段に送出することができる直列／並列変換手段と、
前記選択信号の第２の値の存在状態において、前記入力デジタル情報ストリームから４つのデジタル情報項目の連続したグループ（ＧＲ）を抽出し、該グループのそれぞれについて、前記第２の送出周波数で、連続して、前記第２の型の符号化の３つのシンボルをそれぞれが表す前記符号および絶対値ビットの３つの対を、前記形成手段に送出することができる、前記第２の型の符号化に固有の符号器（ＣＯＤ）と、
を備える、請求項４から請求項９のいずれかに記載の装置。
【請求項１１】前記符号器は、
前記４つのデジタル情報項目の関連したグループを含むアドレス語（ＭＡＤ）によりアドレス可能であり、３つのシンボルの対応するシーケンスに関連する前記符号および絶対値ビットの３つの対の値を含む６ビット語を、それぞれのアドレスに含むメインメモリ（ＭＰ）と、
前記第２の送出周波数の３分の１に等しい符号化周波数（ＣＬＫ４）で、前記メインメモリにアドレスするためのアドレス手段（ＢＤ８）と、
前記第２の送出周波数で、前記符号および前記絶対値ビットの連続した対を送出するための読み出し手段（ＢＤ９）と、を備え、
前記符号化周波数および前記送出周波数にそれぞれ対応するクロック信号（ＣＬＫ２、ＣＬＫ４）は、相互に位相がずれている、
請求項１０に記載の装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
アドレシング（すなわち読み出し）周波数が２つの符号化の型について同じであり（すなわち１．９２ＭＨｚ）、メモリＭＭに格納されるデジタルサンプルを得るのに同じ基本的な関数が使用され、２つの符号化の型のシンボルの送出周波数が同じでないと想定すると、メモリＭ１の第１部分または第２部分に格納されるサンプル数が、第２のメモリＭ２に格納されるサンプル数と異なる。より正確にいうと、図７に示すように、メモリの第１部分Ｍ１１は、９ビットの２４語を形成する２４のサンプルＥＣＨ１iを含む。また第１のメモリの第２部分Ｍ１２は、７ビットの２４語を形成する２４のサンプルＥＣＨ２iを含み、第２メモリＭ２は７ビットの１６語により形成される１６のサンプルＥＣＨ３iのみを含む。したがって、アドレスのカウンタＣＴ１は、選択信号Ｑ／Ｔの値に依存して、０から２３、または０から１５をカウントする。