(57)【要約】  ＭＲＡＭは、各々が磁気抵抗素子を有する複数の磁気メモリセルと、磁場印加部とを備える。磁場印加部は、複数の磁気メモリセルに対して、複数の磁気メモリセルの外部から、ある方向のオフセット調整磁場を印加する。オフセット調整磁場が存在しない場合、複数の磁気メモリセルに格納されたデータは全て同じになる。このような構成により、データ盗難対策が施されたＭＲＡＭが提供される。
2008062686.tif 000002
【特許請求の範囲】
【請求項１】
各々が磁気抵抗素子を有する複数の磁気メモリセルと、
前記複数の磁気メモリセルに対して、前記複数の磁気メモリセルの外部から、ある方向のオフセット調整磁場を印加する磁場印加部と
を備え、
前記オフセット調整磁場が存在しない場合、前記複数の磁気メモリセルに格納されたデータは全て同じになる
ＭＲＡＭ。
【請求項２】
請求の範囲１に記載のＭＲＡＭであって、
前記磁場印加部は、前記複数の磁気メモリセルが形成されたチップに貼り付けられた磁性体板を含み、
前記磁性体板は、前記複数の磁気メモリセルに対して前記オフセット調整磁場を印加する
ＭＲＡＭ。
【請求項３】
請求の範囲２に記載のＭＲＡＭであって、
前記磁性体板は、位置によって接着力の異なる接着剤層によって前記チップに貼り付けられている
ＭＲＡＭ。
【請求項４】
請求の範囲１に記載のＭＲＡＭであって、
前記磁場印加部は、前記複数の磁気メモリセルが形成されたチップが搭載されたパッケージに貼り付けられた磁性体板を含み、
前記磁性体板は、前記複数の磁気メモリセルに対して前記オフセット調整磁場を印加する
ＭＲＡＭ。
【請求項５】
請求の範囲４に記載のＭＲＡＭであって、
前記磁性体板は、位置によって接着力の異なる接着剤層によって前記パッケージに貼り付けられている
ＭＲＡＭ。
【請求項６】
請求の範囲１に記載のＭＲＡＭであって、
前記磁場印加部は、層間絶縁膜を介して前記複数の磁気メモリセル上に形成された磁性体層を含み、
前記磁性体層は、前記複数の磁気メモリセルに対して前記オフセット調整磁場を印加する
ＭＲＡＭ。
【請求項７】
請求の範囲１に記載のＭＲＡＭであって、
前記磁場印加部は、層間絶縁膜を介して前記複数の磁気メモリセルのそれぞれの上に形成された複数の磁性体層を含み、
前記複数の磁性体層は、前記複数の磁気メモリセルのそれぞれに対して前記オフセット調整磁場を印加する
ＭＲＡＭ。
【請求項８】
請求の範囲７に記載のＭＲＡＭであって、
前記複数の磁性体層は、
前記複数の磁気メモリセルのうち第１磁気メモリセル上に形成され、第１膜厚を有する第１磁性体層と、
前記複数の磁気メモリセルのうち第２磁気メモリセル上に形成され、前記第１膜厚より小さい第２膜厚を有する第２磁性体層と
を含み、
前記第１磁気メモリセルと前記第１磁性体層との間の前記層間絶縁膜の厚さは、前記第２磁気メモリセルと前記第２磁性体層との間の前記層間絶縁膜の厚さより大きい
ＭＲＡＭ。
【請求項９】
請求の範囲７又は８に記載のＭＲＡＭであって、
前記複数の磁気メモリセルは、基板上に形成され、
前記複数の磁性体層は、前記基板の表面側及び裏面側の両方に配置されている
ＭＲＡＭ。
【請求項１０】
請求の範囲１乃至９のいずれかに記載のＭＲＡＭであって、
前記磁気抵抗素子は、
磁化の向きが固定された磁化固定層と、
磁化の向きが反転可能な磁化自由層と、
前記磁化固定層と前記磁化自由層に挟まれた非磁性層と
を有し、
前記磁化固定層からの漏れ磁場が、前記磁化自由層にオフセット磁場として印加され、
前記オフセット磁場と前記オフセット調整磁場の向きは、前記磁化自由層において互いに逆である
ＭＲＡＭ。
【請求項１１】
請求の範囲１０に記載のＭＲＡＭであって、
前記磁化固定層は、
前記非磁性層に接触する第１強磁性膜と、
非磁性膜を介して前記第１強磁性膜と反強磁性的に結合した第２強磁性膜と
を含み、
前記第２強磁性膜の厚さは、前記第１強磁性膜の厚さより大きい
ＭＲＡＭ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリに関する。特に、本発明は、磁気抵抗素子をメモリセルとして用いる磁気ランダムアクセスメモリ（ＭＲＡＭ： Magnetic Random Access Memory）に関する。
【背景技術】
【０００２】
情報技術の分野において、秘匿情報の漏洩を防止することは極めて重要である。例えば、データ暗号化に用いられる秘密鍵といった情報は重要度が高く、それが盗み出されると重大な事態が発生する。秘密鍵は、例えばシステムＬＳＩに搭載されたフラッシュメモリに書き込まれ、保持される。通常、一度書き込みが行われると、ユーザはその秘密鍵を読み出すことはできない。しかしながら、ＬＳＩパッケージを開封し、フローティングゲートに蓄積されたチャージ量を電場分布に基づいて検出することによって、不正な利益を得ようとする者が出現していた。【０００３】
特開平７−２１９８５３号公報には、不正アクセスを認識することができる端末装置が開示されている。その端末装置は、筐体が開けられたことを検知し、それが悪意の第三者による不正解体か否かを判定する。不正解体であると判定された場合、端末装置は、搭載されたＥＥＰＲＯＭやＳＲＡＭに記憶されている秘密情報を破壊する。【０００４】
秘密情報の盗難は、ＭＲＡＭの場合にも考えられる。ＭＲＡＭは、高集積・高速動作の観点から有望な不揮発性半導体メモリである。ＭＲＡＭにおいては、ＴＭＲ（Tunnel MagnetoResistance）効果などの「磁気抵抗効果」を示す磁気抵抗素子が、メモリセルとして利用される（例えば、特開２００５−８６０１５号公報、特開２００６−１３４３６３号公報参照）。【０００５】
図１は、一般的なＭＲＡＭのメモリセル（磁気抵抗素子）１１０の構成を概略的に示す側面図である。このメモリセル１１０は、磁化固定層１２０、磁化自由層１３０、及びトンネル絶縁層１４０を備えている。トンネル絶縁層１４０は、磁化固定層１２０と磁化自由層１３０に挟まれており、それら磁化固定層１２０、磁化自由層１３０、及びトンネル絶縁層１４０によって、磁気トンネル接合（ＭＴＪ： Magnetic Tunnel Junction）が形成されている。【０００６】
磁化自由層１３０（フリー層）は強磁性体で形成されており、その磁化の向きは反転可能である。一方、磁化固定層１２０（ピン層）も強磁性体を含んでいるが、その磁化の向きは固定されている。具体的には、磁化固定層１２０は、強磁性膜（第１強磁性膜）１２１、強磁性膜（第２強磁性膜）１２２、非磁性膜１２３、及び反強磁性膜１２４からなる積層フェリ構造を有している。強磁性膜１２２は、反強磁性膜１２４上に形成されており、その強磁性膜１２２上には、非磁性層１２３を介して強磁性膜１２１が形成されている。つまり、非磁性層１２３は、強磁性膜１２１、１２２によって挟まれている。強磁性膜１２１は、上述のトンネル絶縁層１４０に接触している。強磁性膜１２２の磁化の向きは、反強磁性膜１２４によって固定されている。また、強磁性膜１２１は、非磁性膜１２３を介して強磁性膜１２２と反強磁性結合しており、その磁化の向きは固定されている。強磁性膜１２１と強磁性膜１２２は、逆方向の磁化を有するが、それらの膜厚は同じである。【０００７】
このように構成されたメモリセル１１０において、磁化自由層１３０と強磁性膜１２１の磁化の向きが反平行な状態（反平行状態）と、それら向きが平行な状態（平行状態）が考えられる。そして、反平行状態でのＭＴＪの抵抗値（Ｒ＋ΔＲ）は、磁気抵抗効果により、平行状態での抵抗値（Ｒ）よりも大きくなることが知られている。メモリセル１１０は、この抵抗値の変化を利用することによってデータを不揮発的に記憶することができる。例えば、反平行状態がデータ「１」に対応付けられ、平行状態がデータ「０」に対応付けられる。【０００８】
データの書き換えは、磁化自由層１３０の磁化の向きを反転させることによって行なわれる。例えば、所定の書き込み電流により発生する書き込み磁場をメモリセル１１０に印加することによって、磁化自由層１３０の磁化の向きが反転させられる。データの読み出しは、ＭＴＪを貫通して流れるトンネル電流の大きさに基づいて検出される。例えば、データ「１」（反平行状態）の場合、ＭＴＪの抵抗値は比較的大きく、トンネル電流は比較的小さくなる。一方、データ「０」（平行状態）の場合、ＭＴＪの抵抗値は比較的小さく、トンネル電流は比較的大きくなる。よって、トンネル電流を所定の閾値と比較することによって、メモリセル１１０のデータが「１」か「０」かを判定することが可能である。【０００９】
このように、ＭＲＡＭのメモリセル１１０においては、磁化自由層１３０の磁化の向きによってデータが定まる。ここで、磁化自由層１３０は、微弱ながらも漏れ磁場を発生している。従って、磁気検知器を用いることによって、上述のフラッシュメモリの場合と同様に、メモリセル１１０に格納されたデータが外部から読み出され得る。そのメモリセル１１０に重要な秘密情報が格納されている場合、その秘密情報が不正に盗まれてしまう可能性がある。
【発明の開示】
【００１０】
以上に説明されたように、ＭＲＡＭの場合であっても、内部の磁場分布を解析することによって秘密情報が盗まれてしまう可能性がある。特に、磁場分布の解析は電荷量や電場分布の解析よりも容易であり、データ盗難の危険性はより高いと言える。従って、ＭＲＡＭに関して、有効なデータ盗難対策を施すことが重要である。
【００１１】
本発明の目的は、データ盗難対策が施されたＭＲＡＭを提供することにある。
【００１２】
本発明の目的は、秘密保持に関して信頼性の高いＭＲＡＭを提供することにある。
【００１３】
本発明に係るＭＲＡＭは、各々が磁気抵抗素子を有する複数の磁気メモリセルと、磁場印加部とを備える。磁場印加部は、複数の磁気メモリセルに対して、複数の磁気メモリセルの外部から、ある方向のオフセット調整磁場を印加する。オフセット調整磁場が存在しない場合、複数の磁気メモリセルに格納されたデータは全て同じになる。
【００１４】
このように、本発明に係るＭＲＡＭにおいて、磁気メモリセル内の磁性体だけではデータの保持が不可能あるいは不安定となる。磁場印加部によって印加されるオフセット調整磁場によって、磁気メモリセルのデータは安定化される。従って、磁気メモリセルのデータを不正に盗むためにＭＲＡＭが解体された場合、オフセット調整磁場が印加されなくなり、複数の磁気メモリセルに格納されたデータは破壊される。すなわち、データ盗難が防止される。このように、本発明に係るＭＲＡＭによれば、秘密保持の信頼性が向上する。
【００１５】
本発明に係るＭＲＡＭによれば、磁気メモリセルのデータを不正に盗むためにＭＲＡＭが解体された場合、磁気メモリセルに格納されたデータは全て同じになる。すなわち、データが破壊され、データ盗難が防止される。従って、秘密保持の信頼性が向上する。
【図面の簡単な説明】
【００１６】
【図１】図１は、一般的な磁気抵抗素子の構成を示す側面図である。
【図２】図２は、本発明の第１の実施の形態に係るＭＲＡＭの構成を示す側面図である。
【図３】図３は、本発明の第１の実施の形態に係る磁気メモリセル（磁気抵抗素子）の構成を示す側面図である。
【図４Ａ】図４Ａは、磁性体板が有る場合の書き込み特性を示すグラフ図である。
【図４Ｂ】図４Ｂは、磁性体板が無い場合の書き込み特性を示すグラフ図である。
【図５】図５は、本発明の第１の実施の形態に係るＭＲＡＭの回路構成を示す断面図である。
【図６】図６は、本発明の第１の実施の形態に係るＭＲＡＭの回路構成を示す回路図である。
【図７】図７は、本発明の第２の実施の形態に係るＭＲＡＭの構成を示す側面図である。
【図８】図８は、本発明の第２の実施の形態に係るＭＲＡＭの構成を示す側面図である。
【図９】図９は、本発明の第３の実施の形態に係るＭＲＡＭの構成を示す断面図である。
【図１０】図１０は、本発明の第４の実施の形態に係るＭＲＡＭの構成を示す断面図である。
【図１１】図１１は、本発明の第４の実施の形態に係るＭＲＡＭの変形例を示す断面図である。
【図１２】図１２は、本発明の第５の実施の形態に係るＭＲＡＭの構成を示す側面図である。
【発明を実施するための最良の形態】
【００１７】
添付図面を参照して、本発明の実施の形態に係るＭＲＡＭを説明する。本実施の形態に係るＭＲＡＭは、例えば、システムＬＳＩや情報システムに搭載される。【００１８】
１．第１の実施の形態
１−１．構成及び動作
図２は、本発明の第１の実施の形態に係るＭＲＡＭ１の構成を示す側面図である。本実施の形態に係るＭＲＡＭ１は、ＭＲＡＭチップ２と磁性体板３を備えている。ＭＲＡＭチップ２内には、複数の磁気メモリセル１０が形成されている。各磁気メモリセル１０は、磁気抵抗素子を有している。尚、図２において、ＭＲＡＭチップ２の表面に垂直な方向がＺ方向で表されており、そのＺ方向に直角な一方向がＸ方向で表されている。【００１９】
磁性体板３は、ＭＲＡＭチップ２の外部に設けられており、接着剤層４を介してＭＲＡＭチップ２の表面に貼り付けられている。つまり、磁性体板３は、ＭＲＡＭチップ２がパッケージ化される前に、ＭＲＡＭチップ２の表面に貼り付けられる。あるいは、磁性体板３は、ＭＲＡＭチップ２が搭載されたＭＲＡＭパッケージに貼り付けられてもよい。その場合、ＭＲＡＭチップ２がパッケージ化された後に、磁性体板３が接着剤層４を介してＭＲＡＭパッケージの表面に貼り付けられる。【００２０】
磁性体板３は、強磁性体で形成されており、ある磁化を有する。例えば図２において、磁性体板３は、−Ｘ方向の磁化を有している。よって、磁性体板３は、ＭＲＡＭチップ２、すなわち、複数の磁気メモリセル１０に対して、ある方向の磁場ＢＣを一様に印加する。図２において、複数の磁気メモリセル１０には、＋Ｘ方向の磁場ＢＣが印加される。【００２１】
図３は、本実施の形態に係る磁気メモリセル１０（磁気抵抗素子）の構成を示す側面図である。この磁気メモリセル１０は、Ｚ方向に積層された磁化固定層２０、磁化自由層３０、及びトンネル絶縁層４０を備えている。【００２２】
磁化固定層２０（ピン層）は、強磁性体を含んでおり、その磁化の向きは固定されている。具体的には、磁化固定層２０は、強磁性膜（第１強磁性膜）２１、強磁性膜（第２強磁性膜）２２、非磁性膜２３、及び反強磁性膜２４からなる積層フェリ構造を有している。強磁性膜２１、２２は、例えばＣｏＦｅ膜である。非磁性膜２３は、例えばＲｕ膜である。反強磁性膜２４は、例えばＰｔＭｎ膜である。強磁性膜２２は、反強磁性膜２４上に形成されており、その強磁性膜２２上には、非磁性層２３を介して強磁性膜２１が形成されている。つまり、非磁性層２３は、強磁性膜２１、２２によって挟まれている。強磁性膜２１は、トンネル絶縁層４０に接触している。強磁性膜２２の磁化の向きは、反強磁性膜２４によって固定されている。また、強磁性膜２１は、非磁性膜２３を介して強磁性膜２２と反強磁性結合しており、その磁化の向きは固定されている。例えば図３において、強磁性膜２１の磁化は−Ｘ方向に固定されており、強磁性膜２２の磁化は＋Ｘ方向に固定されている。【００２３】
磁化自由層３０（フリー層）は、ＮｉＦｅ、ＣｏＦｅ、ＮｉＦｅＣｏなどの強磁性体で形成されている。また、磁化自由層３０の磁化の向きは、反転可能である。図３において、磁化自由層３０の磁化の向きは、＋Ｘ方向あるいは−Ｘ方向、すなわち、上記強磁性膜２１の磁化の向きと反平行あるいは平行になることが許される。【００２４】
トンネル絶縁層４０は、磁化固定層２０と磁化自由層３０に挟まれている。このトンネル絶縁層４０は、非磁性層である。例えば、トンネル絶縁層４０は、薄いＡｌ２Ｏ３層である。これら磁化固定層２０、磁化自由層３０、及びトンネル絶縁層４０によって、ＭＴＪが形成されている。【００２５】
このように構成された磁気メモリセル１０において、磁化自由層３０と強磁性膜２１の磁化の向きが反平行な状態（反平行状態）と、それら向きが平行な状態（平行状態）が考えられる。反平行状態でのＭＴＪの抵抗値（Ｒ＋ΔＲ）は、磁気抵抗効果により、平行状態での抵抗値（Ｒ）よりも大きくなる。磁気メモリセル１０は、この抵抗値の変化を利用することによってデータを不揮発的に記憶する。例えば、反平行状態がデータ「１」に対応付けられ、平行状態がデータ「０」に対応付けられる。【００２６】
データの書き換えは、磁化自由層３０の磁化の向きを反転させることによって行なわれる。例えば、所定の書き込み電流Ｉｗにより発生する書き込み磁場をメモリセル１０に印加することによって、磁化自由層３０の磁化の向きが反転させられる。データの読み出しは、ＭＴＪを貫通して流れるトンネル電流Ｉｒの大きさに基づいて検出される。例えば、データ「１」（反平行状態）の場合、ＭＴＪの抵抗値は比較的大きく、トンネル電流Ｉｒは比較的小さくなる。一方、データ「０」（平行状態）の場合、ＭＴＪの抵抗値は比較的小さく、トンネル電流Ｉｒは比較的大きくなる。よって、トンネル電流Ｉｒを所定の閾値と比較することによって、磁気メモリセル１０のデータが「１」か「０」かを判定することが可能である。【００２７】
１−２．秘密保持の原理
本実施の形態に係る磁気メモリセル１０は、次の特徴を有している。図３に示されるように、強磁性膜２１と強磁性膜２２は非対称であり、Ｚ方向に関して強磁性膜２２の厚さは強磁性膜２１の厚さよりも大きい。その結果、磁化固定層２０からの漏れ磁場はある程度の大きさとなり、その漏れ磁場が磁化自由層３０に印加される。このように磁化自由層３０に印加される漏れ磁場は、以下「オフセット磁場ＢＯ」と参照される。本実施の形態によれば、磁化固定層２０からの漏れ磁場が、磁化自由層３０にオフセット磁場ＢＯとして印加される。【００２８】
図３に示されるように、磁化自由層３０に印加されるオフセット磁場ＢＯの方向は、−Ｘ方向である。この方向は、上述の磁性体板３によって磁気メモリセル１０に外部から印加される磁場ＢＣの方向（＋Ｘ方向）と逆である。その意味で、磁場ＢＣは、以下「オフセット調整磁場ＢＣ」と参照される。オフセット磁場ＢＯの向きとオフセット調整磁場ＢＣの向きは、磁化自由層３０において互いに逆である。つまり、オフセット磁場ＢＯは、オフセット調整磁場ＢＣによってほぼ相殺される。このように、本実施の形態によれば、オフセット磁場ＢＯがわざと生成され、そのオフセット磁場ＢＯを打ち消すために、磁気メモリセル１０の外部に磁性体板３が更に設けられている。磁性体板３は、オフセット補償用であると言える。そのような構成によって得られる効果は、次の通りである。【００２９】
図４Ａは、磁性体板３が有る場合の書き込み特性を示している。図４Ａにおいて、横軸は書き込み電流Ｉｗを表し、縦軸はＭＴＪの抵抗値に相当するトンネル電流Ｉｒを表している。トンネル電流Ｉｒが大きい状態は、ＭＴＪの抵抗値が小さい平行状態（データ「０」）に対応する。一方、トンネル電流Ｉｒが小さい状態は、ＭＴＪの抵抗値が大きい反平行状態（データ「１」）に対応する。図４Ａに示されるように、書き込み電流Ｉｗが流れていない時、データ「０」又は「１」が保持される。データ「１」をデータ「０」に書き換えるためには、ある方向にＩｗ（０）以上の書き込み電流Ｉｗを流す必要がある。一方、データ「０」をデータ「１」に書き換えるためには、逆方向にＩｗ（１）以上の書き込み電流Ｉｗを流す必要がある。すなわち、書き込み電流Ｉｗがゼロの時、データは安定的に保持される。【００３０】
一方、図４Ｂは、磁性体板３が無い場合の書き込み特性を示している。磁性体板３が無い場合、磁化自由層３０にはオフセット調整磁場ＢＣが印加されず、オフセット磁場ＢＯが書き込み特性に影響を及ぼす。上述の例の場合、−Ｘ方向のオフセット磁場ＢＯのせいで、磁化自由層３０の磁化の向きを＋Ｘ方向に反転しづらくなる。すなわち、図４Ｂに示されるように、書き込み特性のオフセットが発生する。特に、書き込み電流Ｉｗがゼロの時、データは常に「０」となってしまう。大きな書き込み電流Ｉｗ（１）でデータ「１」を書き込んだとしても、その書き込み電流Ｉｗ（１）の供給が停止すると、データは「０」に戻ってしまう。このように、オフセット調整磁場ＢＣが存在しない場合、複数の磁気メモリセル１０に格納されたデータは全て同じになる。つまり、磁気メモリセル１０内の磁性体だけでは、データの保持は不可能あるいは不安定である。磁気メモリセル１０の外部から印加されるオフセット調整磁場ＢＣによって、磁気メモリセル１０のデータは安定化されるのである。【００３１】
磁気メモリセル１０に格納された秘密情報を不正に盗むために、当該磁気メモリセル１０の磁化自由層３０が発する微弱な漏れ磁場を直接検出することが考えられる。その微弱な漏れ磁場を検出するためには、磁性体板３をはがして、磁気検知器を磁化自由層３０に近づける必要がある。しかしながらその場合、オフセット調整磁場ＢＣが消えるため、全ての磁気メモリセル１０に格納されたデータが同じになる。よって、秘密が保持され、データ盗難が防止される。このように、本実施の形態によれば、秘密情報を不正に盗むためにＭＲＡＭ１が解体されると、複数の磁気メモリセル１０に格納されたデータは自動的に破壊される。よって、秘密保持の信頼性が向上する。【００３２】
本実施の形態において、磁気メモリセル１０外部の磁性体板３は、通常動作時のデータ保持を実現する役割を果たしている。一方、磁気メモリセル１０内部の磁化固定層２０は、異常事態時にデータを破壊する役割を果たすと言える。言い換えれば、秘密保持のために、磁気メモリセル１０内に通常設けられる磁化固定層２０が利用されている。磁気メモリセル１０の構成要素を増やす必要がないため、このような構成は好適である。【００３３】
１−３．回路構成例
本実施の形態では、ＭＲＡＭチップ２内の磁性体とＭＲＡＭチップ２外の磁性体板３との組み合わせで、書き込み特性が決定される。よって、磁性体板３のわずかな傾き等が、書き込み特性のばらつきを招く可能性がある。周知のアステロイド方式の場合、書き込み特性のばらつきが書き込みマージンの減少を招くため、本実施の形態ではセル方式が採用されることが望ましい。セル方式では、選択トランジスタを用いることによって、磁気メモリセル１０毎に書き込み電流ＩｗのＯＮ／ＯＦＦが実現される。図５及び図６は、そのようなセル方式を実現するための回路構成の一例を示している。図５は断面図であり、図６は等価回路図である。【００３４】
磁気メモリセル１０及び周辺回路は、半導体基板５０上に形成されている。磁気メモリセル１０（磁気抵抗素子）の一端は、下部電極６０に接続されている。下部電極６０は、ビア６１、６２を介して、選択トランジスタＴＲ１、ＴＲ２のそれぞれに接続されている。選択トランジスタＴＲ１、ＴＲ２のゲート電極は、ワード線ＷＬに接続されている。選択トランジスタＴＲ１のソース／ドレインの一方はビア６１に接続されており、その他方は相補ビット線（ＢＬ、／ＢＬ）のうちビット線ＢＬに接続されている。選択トランジスタＴＲ２のソース／ドレインの一方はビア６２に接続されており、その他方は相補ビット線（ＢＬ、／ＢＬ）のうちビット線／ＢＬに接続されている。磁気メモリセル１０の他端は、ビア６３を介してグランド電極６４に接続されている。【００３５】
書き込み電流Ｉｗは、下部電極６０を流れ、磁気メモリセル１０に印加される書き込み磁場を生成する。上記構成によれば、ワード線ＷＬ及び相補ビット線ＢＬ、／ＢＬを用いることによって、選択セルに対応した下部電極６０だけを流れるように書き込み電流Ｉｗを供給することができる。従って、非選択セルに書き込み磁場が印加されることはなく、アステロイド方式で現れる誤書き込みや書き込みマージンの減少といった問題は発生しない。磁性体板３の角度や厚さが微妙にずれても、問題は発生しない。【００３６】
２．第２の実施の形態
磁性体板３を慎重にはがしながら、その分の磁場を外部からかける手法も考えられる。第２の実施の形態では、そのような手法に対する対策が提案される。図７は、本発明の第２の実施の形態に係るＭＲＡＭ１の構成を示す側面図である。第１の実施の形態で示された構成と同じ構成には同一の符号が付され、重複する説明は適宜省略される。【００３７】
本実施の形態において、接着剤層４の接着力は位置によって異なっている。具体的には、図７に示されるように、接着剤層４は、接着力の強い接着剤４ａと接着力の弱い接着剤４ｂを含んでいる。接着力の強い接着剤４ａの機械強度は、磁性体板３の機械強度よりも強いものにする。このように、磁性体板３は、非一様な接着剤層４によって、ＭＲＡＭチップ２（あるいはＭＲＡＭパッケージ）に貼り付けられている。【００３８】
この場合、磁性体板３を一様にはがすことは困難である。磁性体板３を無理にはがそうとすると、図８に示されるように、接着剤４ｂ上の部分だけがはがれる。残りの磁性体板３によるオフセット調整磁場ＢＣは、ＭＲＡＭチップ２内でもはや一様でなくなり、データが無効となる。このように、本実施の形態によれば、安全性が更に向上する。尚、そのような効果は、磁性体板３自体の機械強度やエッチング強度を非一様にすることによっても得られる。【００３９】
３．第３の実施の形態
図９は、本発明の第３の実施の形態に係るＭＲＡＭ１の構成を示す断面図である。図９は、既出の図５に対応する図である。第１の実施の形態で示された構成と同じ構成には同一の符号が付され、重複する説明は適宜省略される。【００４０】
本実施の形態によれば、磁性体板３の代わりに、ＭＲＡＭチップ２内に磁性体層７０が設けられる。その磁性体層７０は、前工程（拡散工程）中に形成される。具体的には、磁性体層７０は、複数の磁気メモリセル１０上に層間絶縁膜８０を介して形成される。つまり、磁性体層７０は、複数の磁気メモリセル１０にオーバラップするように形成される。図９において、磁性体層７０は、−Ｘ方向の磁化を有している。よって、磁性体層７０は、複数の磁気メモリセル１０に対して、＋Ｘ方向のオフセット調整磁場ＢＣを一様に印加する。つまり、磁性体層７０もオフセット補償用に設けられている。【００４１】
このような構成によっても、第１の実施の形態と同じ効果が得られる。更に、磁性体層７０は拡散工程で精度良く形成されるため、オフセット調整磁場ＢＣによるオフセット磁場ＢＯの補償精度が向上する。【００４２】
４．第４の実施の形態
図１０は、本発明の第４の実施の形態に係るＭＲＡＭ１の構成を示す断面図である。第３の実施の形態で示された構成と同じ構成には同一の符号が付され、重複する説明は適宜省略される。また、簡単のため、図１０において磁気メモリセル１０の周辺部の図示は省略されている。【００４３】
図１０において、複数の磁気メモリセル１０ａ、１０ｂ、１０ｃ、１０ｄが示されている。そして、それら磁気メモリセル１０ａ、１０ｂ、１０ｃ、１０ｄのそれぞれに対して、磁性体層７０ａ、７０ｂ、７０ｃ、７０ｄが別々に設けられている。つまり、本実施の形態では、複数の磁性体層７０が、複数の磁気メモリセル１０のそれぞれの上に層間絶縁膜８０を介して形成されている。各磁性体層７０は−Ｘ方向の磁化を有しており、対応する磁気メモリセル１０に対して＋Ｘ方向のオフセット調整磁場ＢＣを印加する。このように、複数の磁気メモリセル１０によるオフセット調整磁場ＢＣが、複数の磁気メモリセル１０のそれぞれに対して一様に印加される。このような構成によっても、第３の実施の形態と同様の効果が得られる。【００４４】
また、図１０に示されるように、各磁性体層７０と対応する磁気メモリセル１０との間の距離はバラバラであってもよい。例えば、磁気メモリセル１０ａとその上に形成される磁性体層７０ａとの間の距離（層間絶縁膜８０の厚さ）ｄ１は、磁気メモリセル１０ｂとその上に形成される磁性体層７０ｂとの間の距離（層間絶縁膜８０の厚さ）ｄ２よりも大きい。この場合、オフセット調整磁場ＢＣの大きさを揃えるため、磁性体層７０ａの膜厚ｔ１は、磁性体層７０ｂの膜厚ｔ２よりも大きくなるように設計される。すなわち、複数の磁気メモリセル１０に印加されるオフセット調整磁場ＢＣが一様となるように、各磁性体層７０の膜厚は調整される。【００４５】
このように磁性体層７０と磁気メモリセル１０との間の距離が異なるとき、次のような効果が得られる。すなわち、ある人が秘密情報を盗むために磁性体層７０を除去しようとする際、一部の磁性体層７０が先に除去される。図１０に示された例の場合、磁性体層７０ａ、７０ｃが、磁性体層７０ｂ、７０ｄよりも先に除去される。一部の磁性体層７０が除去された時点で、対応する磁気メモリセル１０のデータは破壊される。全ての磁性体層７０を一様に除去することはできないので、既出の第２の実施の形態と同様に、安全性が更に向上する。【００４６】
図１１は、変形例を示している。図１１において、複数の磁気メモリセル１０ｅ、１０ｆ、１０ｇ、１０ｈが示されている。そして、それら磁気メモリセル１０ｅ、１０ｆ、１０ｇ、１０ｈのそれぞれに対して、磁性体層７０ｅ、７０ｆ、７０ｇ、７０ｈが別々に設けられている。ここで、磁性体層７０ｅ、７０ｇは、半導体基板５０の表面５０ａの側に配置されており、磁性体層７０ｆ、７０ｈは、半導体基板５０の裏面５０ｂの側に配置されている。つまり、複数の磁性体層７０が、半導体基板５０の両面側に分散的に配置されている。従って、全ての磁性体層７０を一様に除去することはできず、効果的である。【００４７】
５．第５の実施の形態
一般的なＵＳＢメモリドライブ等において、メモリチップに格納された秘密情報は、パスワードの誤入力回数などに基づいてシステム的に保護されることが多い。このとき、メモリチップ自体を取り出し、取り出されたメモリチップに電気信号を与えることによって、秘密情報が読み出される可能性がある。【００４８】
図１２は、本発明に係るＭＲＡＭ１がそのようなＵＳＢメモリドライブ等に適用される場合の一例を示している。第１の実施の形態で示された構成と同じ構成には同一の符号が付され、重複する説明は適宜省略される。図１２において、磁性体板３とＭＲＡＭチップ２との間の接着剤層４に、スペーサー５が挿入されている。スペーサー５は、ＴｉＮｉ合金のような形状記憶合金で形成されている。スペーサー加熱装置６は、異常を検出した場合、スペーサー５を加熱して変形させる。その結果、ＭＲＡＭチップ２内のデータが破壊される。【００４９】
６．まとめ
以上に説明されたように、磁性体板３及び磁性体層７０は、磁気メモリセル１０に対して外部からオフセット調整磁場ＢＣを印加する「磁場印加部」として機能する。データ盗難のためにＭＲＡＭ１が解体されると、オフセット調整磁場ＢＣが消滅する。その場合、全ての磁気メモリセル１０に格納されたデータが同じになる。すなわち、データが破壊され、秘密が保持される。このように、本発明に係るＭＲＡＭによれば、秘密保持の信頼性が向上する。【００５０】
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。【００５１】
この出願は、２００６年１１月２４日に出願された日本特許出願２００６−３１７２０７号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【図１】
2008062686.tif 000003
【図２】
2008062686.tif 000004
【図３】
2008062686.tif 000005
【図４Ａ】
2008062686.tif 000006
【図４Ｂ】
2008062686.tif 000007
【図５】
2008062686.tif 000008
【図６】
2008062686.tif 000009
【図７】
2008062686.tif 000010
【図８】
2008062686.tif 000011
【図９】
2008062686.tif 000012
【図１０】
2008062686.tif 000013
【図１１】
2008062686.tif 000014
【図１２】
2008062686.tif 000015
【国際調査報告】
2008062686.tif 000016
2008062686.tif 000017