【手続補正書】
【提出日】平成17年5月9日(2005.5.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
下地層と、
前記下地層の表面上に設けられた半導体層と、
前記半導体層の平坦表面内に於ける第１領域上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の表面上に設けられたゲート電極と、
前記半導体層の前記平坦表面内に於ける、前記第１領域に隣接する第２及び第３領域上に設けられており、前記ゲート絶縁膜の側面と前記ゲート電極の側面とを被覆するサイドウォールと、
前記半導体層の前記平坦表面内に於ける、前記第２及び第３領域にそれぞれ隣接する第４及び第５領域上と、前記サイドウォールの表面上と、前記ゲート電極の表面上とに設けられた第１絶縁膜と、
前記第１絶縁膜の表面上に設けられた、前記第１絶縁膜とは異質の第２絶縁膜と、
前記第１領域の中央部分より前記半導体層内部にわたって設けられた第１導電型の第１不純物層と、
前記第１領域の一方の周縁部分と、前記第２領域と、前記第４領域と、前記半導体層の前記平坦表面内に於ける、前記第４領域に隣接する外側の第６領域とから前記半導体層内部にわたって設けられた、前記第１不純物層に隣接する、第２導電型の第２不純物層と、
前記第１領域の他方の周縁部分と、前記第３領域と、前記第５領域と、前記第５領域に隣接する外側の第７領域とから前記半導体層内部にわたって設けられた、前記第１不純物層に隣接する、前記第２導電型の第３不純物層と、
前記第６領域上と前記第６領域の直下に位置する前記第２不純物層内部に設けられており、その底面は前記第２不純物層内に位置する第１シリサイド層と、
前記第７領域上と前記第７領域の直下に位置する前記第３不純物層内部に設けられており、その底面は前記第３不純物層内に位置する第２シリサイド層とを備えることを特徴とする、
半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第２絶縁膜の表面上に設けられた第３絶縁膜を更に備えることを特徴とする、
半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第１絶縁膜と前記第３絶縁膜とは同質であることを特徴とする、
半導体装置。
【請求項４】
請求項１乃至３の何れかに記載の半導体装置において、
前記第１絶縁膜はＳｉＯ2膜又はＳｉＮ膜であることを特徴とする、
半導体装置。
【請求項５】
半導体層と、
前記半導体層の表面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の表面上に形成されたゲート電極と、
前記ゲート絶縁膜の側面と前記ゲート電極の側面とを被覆するために前記半導体層の前記表面上に形成されたサイドウォールと、
前記サイドウォールの表面上と前記ゲート電極の表面上とを被覆するために、ドライエッチングを用いて前記半導体層の前記表面上に順次に形成された第１及び第２絶縁層とを備え、
前記ドライエッチングにおいて、前記第２絶縁層のエッチングレートは前記第１絶縁層のエッチングレートよりも大きく設定されていることを特徴とする、
半導体装置。
【請求項６】
請求項５記載の半導体装置において、
前記ドライエッチング後に前記第２絶縁層によって被覆されていない前記第１絶縁層の部分はウエットエッチングによって除去されることを特徴とする、
半導体装置。
【請求項７】
請求項６記載の半導体装置において、
前記第１絶縁層は互いに異質な第１及び第２絶縁膜を備え、
前記第２絶縁層の前記エッチングレートは前記第２絶縁層に隣接する前記第２絶縁膜のエッチングレートよりも大きく設定されていることを特徴とする、
半導体装置。
【請求項８】
（ａ）半導体層と、前記半導体層の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の表面上に形成されたゲート電極と、前記ゲート絶縁膜の側面と前記ゲート電極の側面とを被覆するために前記半導体層の前記表面上に形成されたサイドウォールとを準備する工程と、
（ｂ）前記サイドウォールの表面上と前記ゲート電極の表面上と露出している前記半導体層の前記表面上とに第１絶縁層を形成する工程と、
（ｃ）前記第１絶縁層の表面上に第２絶縁層を形成する工程と、
（ｄ）前記半導体層の前記表面内において前記サイドウォールが形成されている領域を取り囲む所定範囲内の表面領域の上方に位置するように、前記第２絶縁層の表面上にレジスト層をパターニングする工程と、
（ｅ）前記第２絶縁層のエッチングレートを前記第１絶縁層のエッチングレートよりも大きく設定したドライエッチングによって、前記第２及び第１絶縁層をエッチングする工程と、
（ｆ）前記ドライエッチング後に露出している、前記第２絶縁層によって被覆されていない前記第１絶縁層の部分をウエットエッチングによってエッチングして除去する工程と、
（ｇ）前記レジスト層を除去する工程とを備えることを特徴とする、
半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、
前記第１絶縁層は第１絶縁膜と第２絶縁膜とを備えており、
前記第２絶縁層の前記エッチングレートは前記第２絶縁膜のエッチングレートよりも大きく設定されており、
前記工程（ｂ）は、
（ｂ−１）前記半導体層の前記表面上に前記第２絶縁層と同質の前記第１絶縁膜を形成する工程と、
（ｂ−２）前記第１絶縁膜の表面上に前記第２絶縁層とは異質の前記第２絶縁膜を形成する工程とを備え、
前記工程（ｆ）は、
（ｆ−１）前記ドライエッチング後に露出している前記第２絶縁膜の部分を第１ウエットエッチングによって除去する工程と、
（ｆ−２）前記第１ウエットエッチング後に露出している前記第１絶縁膜の部分を第２ウエットエッチングによって除去する工程とを備えることを特徴とする、
半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記第２絶縁膜はＳｉＯ2膜又はＳｉＮ膜であることを特徴とする、
半導体装置の製造方法。
【請求項１１】
ゲート絶縁膜と、ゲート電極と、前記ゲート絶縁膜及びゲート電極の側面を被覆するサイドウォールとを被覆するシリサイドプロテクション部を有する半導体装置であって、
前記シリサイドプロテクション部を複数の絶縁膜から成る層状構造としたことを特徴とする、
半導体装置。
【請求項１２】
請求項１記載の半導体装置において、
前記第２絶縁膜は実質上均一な厚みを有することを特徴とする、
半導体装置。
【請求項１３】
請求項１記載の半導体装置において、
前記第１及び第２絶縁膜は、各々、前記第１及び第２シリサイド層がその上に各々形成されている、前記第６領域のエッジ及び前記第７領域のエッジを規定していることを特徴とする、
半導体装置。
【請求項１４】
請求項１記載の半導体装置において、
前記第１及び第２絶縁膜は、前記第１及び第２シリサイド層が接触する壁面の各サイドに、第１及び第２境界限定領域を有することを特徴とする、
半導体装置。
【請求項１５】
請求項１記載の半導体装置において、
前記下地層の前記表面上に設けられ且つ前記半導体層と隣接する分離酸化膜を更に備えており、
前記ゲート電極はまた、前記分離酸化膜の表面内に於ける、前記第１領域に隣接する部分上にまで延在しており、
前記サイドウォールもまた、前記分離酸化膜の前記表面内に於ける、前記第２領域及び前記第３領域に隣接する部分上にまで延在しており、
前記第１絶縁膜及び前記第２絶縁膜もまた、前記分離酸化膜の前記表面内に於ける、前記第４領域及び前記第５領域にのみ隣接する部分上にまで延在しており、
前記サイドウォールの前記部分の表面は前記分離酸化膜の前記表面上に位置しており、
前記ゲート電極の前記部分の表面は前記分離酸化膜の前記表面上に位置していることを特徴とする、
半導体装置。