(57)【要約】  液晶表示パネルと，供給される多電圧電源から生成した駆動電圧パルスを第１，第２の電極に印加する電極駆動回路と，電極駆動回路に多電圧電源を供給する多電圧電源生成回路とを有する液晶表示装置において，多電圧電源生成回路は，第１の安定度で第１の多電圧電源を生成し第１の消費電流を有する第１の多電圧電源ユニットと，第１の安定度より高い第２の安定度で第２の多電圧電源を生成し第１の消費電流より高い第２の消費電流を有する第２の多電圧電源ユニットとを有する。そして，第１または第２の多電圧電源を切り換えて電極駆動回路に供給する多電圧電源切換回路と，第１の駆動ステップで，第１の多電圧電源ユニットを作動状態にし多電圧電源切換回路を第１の多電圧電源に切り換え，第２の駆動ステップで，第２の多電圧電源ユニットを作動状態にし多電圧電源切換回路を第２の多電圧電源に切り換える制御回路とを有する。
2009011010.tif 000002
【特許請求の範囲】
【請求項１】
液晶層に異なる電圧を印加して多階調状態にする液晶表示装置において，
前記液晶層を第１，第２の電極間に有する液晶表示パネルと，
多電圧電源を供給され，当該多電圧電源から生成した駆動電圧パルスを前記第１，第２の電極に印加する電極駆動回路と，
前記電極駆動回路に前記多電圧電源を供給する多電圧電源生成回路とを有し，
前記多電圧電源生成回路は，第１の安定度で第１の多電圧電源を生成し第１の消費電流を有する第１の多電圧電源ユニットと，前記第１の安定度より高い第２の安定度で第２の多電圧電源を生成し前記第１の消費電流より高い第２の消費電流を有する第２の多電圧電源ユニットとを有し，
更に，前記第１または第２の多電圧電源ユニットの第１または第２の多電圧電源を切り換えて前記電極駆動回路に供給する多電圧電源切換回路と，
第１の駆動ステップで，前記第１の多電圧電源ユニットを作動状態にし前記多電圧電源切換回路を第１の多電圧電源に切り換え，第２の駆動ステップで，前記第２の多電圧電源ユニットを作動状態にし前記多電圧電源切換回路を第２の多電圧電源に切り換える制御回路とを有することを特徴とする液晶表示装置。
【請求項２】
請求項１において，
前記液晶層はコレステリック液晶材料を有し，
前記第１の駆動ステップは，前記液晶層を第１，第２の階調レベルにする第１の駆動電圧パルスを前記第１，第２の電極に印加する１回の二値駆動フェーズを有し，
前記第２の駆動ステップは，前記第１の階調レベルにされた液晶層を，複数の第３の階調レベルにする第２の駆動電圧パルスを前記第１，第２の電極に印加する複数回の多値駆動フェーズを有し，
前記制御回路は，前記第１の駆動ステップで前記第１の多電圧電源ユニットを作動状態にすると共に前記第２の多電圧電源ユニットを非作動状態にすることを特徴とする液晶表示装置。
【請求項３】
請求項１において，
前記制御回路は，前記第１，第２の駆動ステップ以外の非駆動期間において，前記第２の多電圧電源ユニットを非作動状態に制御することを特徴とする液晶表示装置。
【請求項４】
請求項１において，
前記第１の多電圧電源ユニットは，第１の電圧と前記第１の電圧より低い第２の電圧との間に直列に接続された複数のツェナーダイオードとそれに並列に接続された複数のコンデンサとを有することを特徴とする液晶表示装置。
【請求項５】
前記第２の多電圧電源ユニットは，第１の電圧と前記第１の電圧より低い第２の電圧との間に直列に接続された複数の抵抗と，前記複数の抵抗の接続ノードを正極の入力とし前記第２の多電圧電源を出力する出力端子を負極の入力とするオペアンプを有する複数のボルテージフォロワとを有することを特徴とする液晶表示装置。
【請求項６】
請求項４または５において，
前記多電圧電源ユニットは，前記第１の電圧を入力する電源スイッチを有し，
前記制御回路は，当該電源スイッチをオンにして対応する多電圧電源ユニットを作動状態にし，前記電源スイッチをオフにして対応する多電圧電源ユニットを非作動状態にすることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，液晶表示装置に関し，特に，電源生成回路を省電力化した液晶表示装置に関する。
【背景技術】
【０００２】
電子ペーパは，電子ブック，モバイル端末機器のサブディスプレイ，ＩＣカードの表示部等，多くの携帯機器への適用が提案されている。電子ペーパの有力な表示装置の一つに，コレステリック相が形成される液晶組成物（コレステリック液晶，あるいはカイラルネマティク液晶と称される。本明細書においてはコレステリック液晶に統一する。）を用いた表示装置がある。コレステリック液晶は，半永久的な表示保持特性（メモリ性），鮮やかなカラー表示特性，高コントラスト特性，および高解像度特性等の優れた特徴を有している。【０００３】
図1は，コレステリック液晶を用いたフルカラー表示可能な液晶表示装置の断面構成を示す図である。液晶表示装置１は，ユーザ３側の表示面から順に，青色表示部１０と，緑色表示部１１と，赤色表示部１２とが積層された構造を有している。図中，上方の基板側が表示面であり，外光２は基板上方から表示面に向かって入射するようになっている。【０００４】
青色表示部１０は，一対の上下基板１０Ａ，１０Ｂ間に封入された青色用液晶１０ＬＣと，青用液晶層１０ＬＣに所定のパルス電圧を印加する駆動回路１０Ｐとを有している。緑色表示部１１は，一対の上下基板１１Ａ，１１Ｂ間に封入された緑色用液晶１１ＬＣと，緑色用液晶層１１ＬＣに所定のパルス電圧を印加する駆動回路１１Ｐとを有している。さらに，赤色表示部１２も，一対の上下基板間１２Ａ，１２Ｂに封入された赤色用液晶１２ＬＣと，赤色用液晶層１２ＬＣに所定のパルス電圧を印加する駆動回路１２Ｐとを有している。そして，赤色表示部１２の下基板１２Ｂの裏面には光吸収層１３が配置されている。【０００５】
各青，緑，赤用液晶層１０ＬＣ，１１ＬＣ，１２ＬＣに用いられているコレステリック液晶は，ネマティック液晶にキラル性の添加剤（カイラル材ともいう）を数十ｗｔ％の含有率で比較的大量に添加した液晶混合物である。ネマティック液晶にカイラル材を比較的大量に含有させると，ネマティック液晶分子を強く螺旋状に捻ったコレステリック相を形成することができる。このためコレステリック液晶はカイラルネマティック液晶とも称される。【０００６】
コレステリック液晶は双安定性（メモリ性）を備えており，液晶に印加する電界強度の調節によりプレーナ状態（反射状態），フォーカルコニック状態（透過状態），またはそれらの混合による中間的な状態のいずれかの状態をとることができる。そして，コレステリック液晶は，一旦プレーナ状態，フォーカルコニック状態，またはそれらの中間的な状態になると，その後電界がなくなっても安定してその状態を保持する。【０００７】
プレーナ状態は，例えば，上下基板間に所定の高電圧を印加して液晶層に強電界を与え，液晶をホメオトロピック状態にした後，急激に電界をゼロにすることにより得られる。また，フォーカルコニック状態は，例えば，上記高電圧より低い所定電圧を上下基板間に印加して液晶層に電界を与えた後，急激に電界をゼロにすることにより得られる。あるいは，フォーカルコニック状態は，プレーナ状態から徐々に電圧を加えることでも得ることができる。そして，プレーナ状態とフォーカルコニック状態の中間的な状態は，例えば，フォーカルコニック状態が得られる電圧よりも低い電圧を上下基板間に印加して液晶層に電界を与えた後，急激に電界をゼロにすることにより得られる。【０００８】
図２は，コレステリック液晶を用いた液晶表示装置の表示原理を示す図である。図２では，青色表示部を例に説明する。図２（ａ）は，青色表示部１０の青色用液晶層１０ＬＣがプレーナ状態でのコレステリック液晶の液晶分子ＬＣの配向状態を示している。図２（ａ）に示すように，プレーナ状態での液晶分子ＬＣは，基板厚方向に順次回転して螺旋構造を形成し，螺旋構造の螺旋軸は基板面にほぼ垂直になる。【０００９】
プレーナ状態では，液晶分子の螺旋ピッチに応じた所定波長の光が選択的に液晶層で反射される。液晶層の平均屈折率をｎとし，螺旋ピッチをｐとすると，反射が最大となる波長λは，λ＝ｎ・ｐで示される。従って，例えばλ＝４８０ｎｍとなるように平均屈折率ｎ及び螺旋ピッチｐを決めと，青色表示部１０の青色用液晶層１０ＬＣは，プレーナ状態時に青色の光を選択的に反射させる。平均屈折率ｎは液晶材料及びカイラル材を選択することで調整でき，螺旋ピッチｐはカイラル材の含有率を調整することにより調節することができる。【００１０】
図２（ｂ）は，青色表示部１０の青色用液晶層ＬＣがフォーカルコニック状態におけるコレステリック液晶の液晶分子の配向状態を示している。図２（ｂ）に示すように，フォーカルコニック状態での液晶分子は，基板面内方向に順次回転して螺旋構造を形成し，螺旋構造の螺旋軸は基板面にほぼ平行になる。フォーカルコニック状態では，青色用液晶層１０ＬＣに反射波長の選択性は失われ入射光２の殆どが透過する。そして，透過光は赤色表示部１２の下基板１２Ｂの裏面に配置された光吸収層１３で吸収されるので，暗色（黒色）表示になる。【００１１】
プレーナ状態とフォーカルコニック状態の中間の状態では，その状態に応じて反射光と透過光の割合を調整できるので，反射光の強度を可変できる。このように，コレステリック液晶では，螺旋状に捻られた液晶分子の配向状態で光の反射量を制御することができる。【００１２】
上記の青色用液晶層と同様に，緑色用液晶層及び赤色用液晶層に，プレーナ状態時に緑または赤の光を選択的に反射させるコレステリック液晶をそれぞれ封入すると，フルカラー表示の液晶表示装置が実現できる。【００１３】
以上のようにコレステリック液晶を用い，赤，緑，青の光を選択的に反射する液晶表示パネルを積層することで，メモリ性のあるフルカラーの表示装置が可能となり，画面書換え時以外は，消費電力＝0でカラー表示が可能となる。【００１４】
図３は，コレステリック液晶の駆動電圧に対する反射率特性を示す図である。液晶に強い電界（高い電圧Ｖ１）を与えると，液晶分子の螺旋構造が完全にほどけて全ての分子が電界の向きにしたがうホメオトロピック状態ＨＴになる。ホメオトロピック状態ＨＴから急激に電界をゼロにすると液晶の螺旋軸は垂直になりプレーナ状態ＰＬになる。一方，プレーナ状態ＰＬから液晶分子の螺旋構造が解けない程度の弱い電界（電圧Ｖ２）を与えた後に電界を除去すると，フォーカルコニック状態ＦＣになる。さらに，中間的な電界（電圧Ｖ３，Ｖ４）を与えて急激に除去するとプレーナ状態とフォーカルコニック状態が混在する中間調の状態になる。【００１５】
液晶をパルス電圧で駆動する場合は，初期状態がプレーナ状態ＰＬであると，パルス電圧を電圧Ｖ２程度にするとフォーカルコニック状態ＦＣにすることができ，パルス電圧を更に高い電圧Ｖ１にするとプレーナ状態ＰＬにすることができる。また，初期状態がフォーカルコニック状態ＦＣであると，パルス電圧を電圧Ｖ２程度にするとフォーカルコニック状態ＦＣにすることができ，パルス電圧を更に高い電圧Ｖ１にするとプレーナ状態ＰＬにすることができる。そして，プレーナ状態ＰＬから中間調領域Ａ，Ｂの電圧Ｖ４，Ｖ２を印加することでプレーナ状態とフォーカルコニック状態とが混在する中間調状態にすることができる。【００１６】
図１に示された液晶表示装置において，ＲＧＢの各表示パネル１０，１１，１２にプレーナ状態（反射状態，ＲＧＢ）とフォーカルコニック状態（透過状態，黒）からなる画像を書き込むことで８色のマルチカラー表示が可能である。この場合は，各表示パネルに図３の電圧Ｖ１またはＶ２を印加してモノクロ画像を書き込めばよいので，書き込みに要するエネルギーは極めて低く，要求される電源電圧の精度も低い。【００１７】
一方，８色を超えるフルカラー表示を行う場合は，各表示パネルに多階調画像を書き込む必要がある。コレステリック液晶表示パネルでの多階調画像を書き込む駆動方法が，特許文献１に記載されている。【００１８】
このフルカラー表示の駆動方法では，ステップ１で各画素の液晶に高い電圧または低い電圧を印加してプレーナ状態またはフォーカルコニック状態にし，さらに，ステップ２でプレーナ状態の画素にやや高い電圧または低い電圧を印加して中間調状態にする。ステップ２の駆動工程を複数回行うことで多階調の中間調状態にすることができる。この書き込み駆動方法によれば，中間調状態を高精度に実現でき，高い画質のカラー画像を表示する電子ペーパを提供できる。
【特許文献１】WO06/103738   (2006.10.05)
【発明の開示】
【発明が解決しようとする課題】
【００１９】
上記のステップ１の駆動工程は，８色マルチカラー表示の書き込みと同じであり，書き込みに要するエネルギーは低く，電源電圧の精度も低いため，電源生成回路は，タイミングによってソース能力（負荷に電流を注入する能力）が要求されたりシンク能力（負荷から電流を吸収する能力）が要求されるという難しさはあるが，比較的容易に低消費電力で実現できる。一方，ステップ２の駆動工程では要求される電源電圧の精度が高く，タイミングによってソース能力が要求されたりシンク能力が要求される。高精度の電源電圧を生成するためには，例えばオペアンプに全フィードバックをかけた電圧利得１の電圧レギレータが電源生成回路として広く利用される。この電圧レギレータのオペアンプは，高い電圧精度とソース能力及びシンク能力を兼ね備えたボルテージフォロワ回路である。【００２０】
しかしながら，上記のボルテージフォロワ回路は，駆動能力に比べて消費電力が極めて大きい。一般にボルテージフォロワ回路は，その出力段にエミッタフォロワトランジスタまたはソースフォロワトランジスタを有し，負荷容量との共振を回避するために大きな出力電流が必要とされる。そのため，ボルテージフォロワ回路は常時大きな電流を流し消費電力が極めて大きい。【００２１】
コレステリック液晶を利用した液晶表示装置は，定常状態では電力消費がないが，表示画像を書き換える時に，前述の電源生成回路が生成する電圧を利用して書き込み駆動を行う。この書き込み駆動時に大きな電流消費が生じるのは好ましくない。【００２２】
さらに，電源生成回路はパワーオン時に比較的大きな電流を消費する。よって，書き込み頻度が比較的高い場合は，電源生成回路をアクティブ状態に保つことが望ましい。しかし，ボルテージフォロワ回路を常時アクティブ状態に保つと消費電力が大きくなり好ましくない。【００２３】
そこで，本発明の目的は，書き込み駆動に必要な電源生成回路の消費電力を抑制した液晶表示装置を提供することにある。
【課題を解決するための手段】
【００２４】
上記の目的を達成するために，本発明の側面によれば，液晶層に異なる電圧を印加して多階調状態にする液晶表示装置において，
前記液晶層を第１，第２の電極間に有する液晶表示パネルと，
多電圧電源を供給され，当該多電圧電源から生成した駆動電圧パルスを前記第１，第２の電極に印加する電極駆動回路と，
前記電極駆動回路に前記多電圧電源を供給する多電圧電源生成回路とを有し，
前記多電圧電源生成回路は，第１の安定度で第１の多電圧電源を生成し第１の消費電流を有する第１の多電圧電源ユニットと，前記第１の安定度より高い第２の安定度で第２の多電圧電源を生成し前記第１の消費電流より高い第２の消費電流を有する第２の多電圧電源ユニットとを有し，
更に，前記第１または第２の多電圧電源ユニットの第１または第２の多電圧電源を切り換えて前記電極駆動回路に供給する多電圧電源切換回路と，
第１の駆動ステップで，前記第１の多電圧電源ユニットを作動状態にし前記多電圧電源切換回路を第１の多電圧電源に切り換え，第２の駆動ステップで，前記第２の多電圧電源ユニットを作動状態にし前記多電圧電源切換回路を第２の多電圧電源に切り換える制御回路とを有することを特徴とする。【００２５】
上記の発明の側面において好ましい態様によれば，前記液晶層はコレステリック液晶材料を有し，前記第１の駆動ステップは，前記液晶層を第１，第２の階調レベルにする第１の駆動電圧パルスを前記第１，第２の電極に印加する１回の二値駆動フェーズを有し，前記第２の駆動ステップは，前記第１の階調レベルにされた液晶層を，複数の第３の階調レベルにする第２の駆動電圧パルスを前記第１，第２の電極に印加する複数回の多値駆動フェーズを有し，前記制御回路は，前記第１の駆動ステップで前記第１の多電圧電源ユニットを作動状態にすると共に前記第２の多電圧電源ユニットを非作動状態にすることを特徴とする。【００２６】
上記の発明の側面において好ましい態様によれば，前記制御回路は，前記第１，第２の駆動ステップ以外の非駆動期間において，前記第２の多電圧電源ユニットを非作動状態に制御することを特徴とする。【００２７】
上記の発明の側面において好ましい態様によれば，前記第１の多電圧電源ユニットは，第１の電圧と前記第１の電圧より低い第２の電圧との間に直列に接続された複数のツェナーダイオードとそれに並列に接続された複数のコンデンサとを有することを特徴とする。【００２８】
上記の発明の側面において好ましい態様によれば，前記第２の多電圧電源ユニットは，第１の電圧と前記第１の電圧より低い第２の電圧との間に直列に接続された複数の抵抗と，前記複数の抵抗の接続ノードを正極の入力とし前記第２の多電圧電源を出力する出力端子を負極の入力とするオペアンプを有する複数のボルテージフォロワとを有することを特徴とする。【００２９】
上記の発明の側面において好ましい態様によれば，前記多電圧電源ユニットは，前記第１の電圧を入力する電源スイッチを有し，前記制御回路は，当該電源スイッチをオンにして対応する多電圧電源ユニットを作動状態にし，前記電源スイッチをオフにして対応する多電圧電源ユニットを非作動状態にすることを特徴とする。
【発明の効果】
【００３０】
本発明によれば，電源生成回路の消費電力を抑制することができる。
【図面の簡単な説明】
【００３１】
【図１】コレステリック液晶を用いたフルカラー表示可能な液晶表示装置の断面構成を示す図である。
【図２】コレステリック液晶を用いた液晶表示装置の表示原理を示す図である。
【図３】コレステリック液晶の駆動電圧に対する反射率特性を示す図である。
【図４】本実施の形態における液晶表示パネル装置の概略構成図である。
【図５】多階調駆動方法を示す図である。
【図６】多階調駆動方法を示す図である。
【図７】多階調駆動方法における画素の液晶に印加される交流パルスを示す図である。
【図８】多階調駆動のステップＳ１での交流パルスの一例を示す図である。
【図９】多階調駆動のステップＳ２での交流パルスの一例を示す図である。
【図１０】スキャン，データ電極駆動回路とスキャン，データ電極の例を示す図である。
【図１１】図１０のモノクロ画像を書き込む場合の駆動パルス例を示す図である。
【図１２】本実施の形態における多電圧電源生成回路と電極駆動回路との関係を示す図である。
【図１３】本実施の形態における表示装置の構成図である。
【図１４】本実施の形態における第１，第２の多電圧電源ユニットの回路例を示す図である。
【図１５】本実施の形態における駆動制御回路による駆動制御信号の第１の例を示す図である。
【図１６】本実施の形態における駆動制御回路による駆動制御信号の第２の例を示す図である。
【図１７】オペアンプの具体的な回路例を示す図である。
【符号の説明】
【００３２】
１０，１１，１２：液晶表示パネル
３０，３１：データ，スキャン電極駆動回路
３２：駆動制御回路
４８：多電圧電源切換回路
１２０：第１の多電圧電源ユニット
１４０：第２の多電圧電源ユニット
ＳＷ１，ＳＷ２：スイッチ制御信号
【発明を実施するための最良の形態】
【００３３】
以下，図面にしたがって本発明の実施の形態について説明する。但し，本発明の技術的範囲はこれらの実施の形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。【００３４】
図４は，本実施の形態における液晶表示パネル装置の概略構成図である。図１に示したとおりカラー液晶表示パネルは，積層されたＢＧＲの表示パネル１０，１１，１２と可視光吸収層１３とを有する。各表示パネル１０，１１，１２は，水平方向に延びる複数のスキャン（走査）電極Ｓ１，Ｓ２と，垂直方向に延びる複数のデータ電極Ｄ１，Ｄ２とを有し，これらの電極の交差する位置が画素（１，１）を構成する。３枚のパネルに共通に設けられるスキャン電極駆動回路３１が各パネルのスキャン電極Ｓ１，Ｓ２にスキャンパルスを印加する。一方，各パネルに個別に設けられるデータ電極駆動回路３０がデータ電極Ｄ１，Ｄ２に書き込みデータに対応したデータパルスを印加する。そして，駆動制御回路３２が，データ電極駆動回路３０とスキャン電極駆動回路３１の駆動を制御する。【００３５】
カラー液晶表示パネルの書き換え駆動では，スキャン電極駆動回路３１が３枚のパネルのスキャン電極に同時にスキャンパルスを印加し，順次スキャン電極を選択する。一方，データ電極駆動回路３１は，３枚のパネルのデータ電極に，それぞれの書き込みデータに対応するデータパルスを印加する。それにより，３枚のパネルの液晶層はそれぞれの書き込みデータに対応する状態になる。【００３６】
スキャン電極駆動回路３１は，表示すべきデータに関わらず，特定の書込みラインを選択するための共通的な信号を供給することから，コモンドライバとも称される。また，データ電極駆動回路３０は，セグメントタイプの表示パネルにおけるセグメント電極駆動回路に対応することから，セグメントドライバとも称される。汎用の液晶パネル駆動回路は，コモンドライバ，セグメントドライバのいずれにも対応可能であり，駆動制御回路３２からのモード信号（図示せず）に応答して，いずれかのドライバとして動作する。【００３７】
図５，図６は，多階調駆動方法を示す図である。また，図７は，多階調駆動方法における画素の液晶に印加される交流パルス（以下画素交流パルス）を示す図である。前述の特許文献１に開示された多階調駆動方法は，多階調画像を書き込むために複数の駆動工程を有する。図５の左上に示された画像ＩＭＧ−ｆが最終的に書き込みたい多階調画像とする。この画像ＩＭＧ−ｆは，階調レベルＬ０（透過状態，黒），Ｌ１，Ｌ２，Ｌ３（反射状態，白）からなる４つの領域を有するものとする。【００３８】
まず最初に，二値駆動フェーズのステップＳ１では，階調レベルＬ０の領域の画素に低いオフ電圧（例えば２０〜２６Ｖ，好ましくは２４Ｖ）を，それ以外の階調レベルＬ１〜Ｌ３の領域の画素には高いオン電圧（例えば３０〜３６Ｖ，好ましくは３２Ｖ）をそれぞれ比較的長い時間（例えば４ｍｓ）印加する。具体的には，図７のＳ１に示されるとおり，選択スキャン電極の画素には，オン電圧に対応する画素交流パルスＶｐｓ−ＯＮ（±３６Ｖ）またはオフ電圧に対応する画素交流パルスＶｐｓ−ＯＦＦ（±２４Ｖ）が印加される。【００３９】
その結果，図６のＳ１に示されるとおり，オン電圧が印加された画素はプレーナ状態ＰＬ（階調レベルＬ３）になり，オフ電圧が印加された画素はフォーカルコニック状態ＦＣ（階調レベルＬ０）になる。この書き込み駆動により，各パネルの色のモノクロ画像が書き込まれる。図６に示されるとおり，駆動時間を４ｍｓ程度と長くすることで，プレーナ状態に駆動するためのオン電圧は標準的な液晶パネルで３０〜３６Ｖ程度であり，フォーカルコニック状態に駆動するためのオフ電圧は２０〜２６Ｖ程度である。よって，上記の設定値３２Ｖ，２４Ｖに対して，ステップＳ１の駆動を行うための電源電圧の変動許容範囲は，±２Ｖ（３２±２Ｖ，２４±２Ｖ）程度と比較的広い。【００４０】
次に，多値駆動フェーズのステップＳ２はサブステップＳ２−１，Ｓ２−２で構成される。サブステップＳ２−１では，ステップＳ１で階調レベルＬ３（プレーナ状態ＰＬ）にした領域のうち，画像ＩＭＧ−ｆの階調レベルＬ１，Ｌ２の領域に比較的高いＯＮ電圧（例えば２４Ｖ）を，画像ＩＭＧ−ｆの階調レベルＬ３の領域には低いオフ電圧（例えば１２Ｖ未満）をそれぞれ短い時間（例えば２ｍｓ）印加する。具体的には，図７のＳ２−１に示されるとおり，スキャン中のスキャン電極の画素には，オン電圧に対応する画素交流パルスＶｐｓ−ＯＮ（±２４Ｖ）またはオフ電圧（±１２Ｖ）に対応する画素交流パルスＶｐｓ−ＯＦＦが印加される。これにより，反射状態にある階調レベルＬ３の領域のうちＯＮ電圧を印加された領域は，フォーカルコニック状態が混在されて反射率が低下し階調値が低下する。【００４１】
図６のＳ２に示されるとおり，印加時間を２ｍｓと短くすることで，電圧・反射率特性における中間調領域Ａの傾きが大きくなる。そして，オン電圧が印加された画素は，階調レベルＬ３だった画素は階調レベルＬ２に移行し，階調レベルＬ０だった画素は階調レベルＬ０のままにとどまる。しかも，中間調領域Ａの傾きが大きいのでオン電圧に対応して高精度に階調制御することが可能になる。【００４２】
最後に，サブステップＳ２−２では，サブステップＳ２−１で階調レベルＬ２にした領域のうち，画像ＩＭＧ−ｆの階調レベルＬ１の領域に比較的高いＯＮ電圧（例えば２４Ｖ）を，階調レベルＬ２，Ｌ３の領域には低いオフ電圧（例えば１２Ｖ未満）を更に短い時間（例えば１ｍｓ）印加する。具体的には，図７のＳ２−２に示されるとおり，スキャン中のスキャン電極の画素には，オン電圧に対応する画素交流パルスＶｐｓ−ＯＮ（±２４Ｖ）またはオフ電圧（±１２Ｖ）に対応する画素交流パルスＶｐｓ−ＯＦＦが印加される。この画素交流パルスのパルス印加時間は１ｍｓと短い。【００４３】
上記のサブステップＳ２−２の書き込み駆動の結果，オン電圧が印加された画素のうち，階調レベルＬ２だった画素は更にフォーカルコニック状態が増加して階調レベルＬ１に移行し，階調レベルＬ０だった画素は階調レベルＬ０のままにとどまる。その結果，最終目標とする画像ＩＭＧ−ｆの書き込み駆動が終了する。【００４４】
このように，ステップＳ１で液晶をプレーナ状態ＰＬとフォーカルコニック状態ＦＣとに駆動した後に，ステップＳ２でプレーナ状態の領域を徐々にフォーカルコニック状態に駆動することで，高い均一性（低粒状性），高い階調数，黒濃度（コントラスト）を得ることができる。【００４５】
図６のＳ２に示されるとおり，領域Ａの傾いた特性曲線内の電圧を印加することで，液晶材料を所望の反射率にする。この領域Ａの電圧範囲は，標準的なパネルで１５〜３０Ｖであり，１回のパルス駆動で１６階調を書き込むためには，１つの階調に対応する電圧幅は，約１Ｖ（＝（３０−１５）／（１６−１））である。よって，ステップＳ２の駆動を行うための電源電圧の変動許容範囲は，上記電圧幅１Ｖの半分とすると，±０．２５Ｖとなり，ステップＳ１の１／８の高い電圧精度が要求される。【００４６】
図４に示したとおり，書き込み駆動では，スキャン電極駆動回路３１がスキャン電極に選択スキャンパルスと非選択スキャンパルスを印加してスキャン電極を順次選択し，選択されているスキャン期間中にデータ電極駆動回路３０がデータ電極に書き込みデータに対応するデータパルスを印加する。そして，データ電極とスキャン電極が交差する画素の液晶に，データパルスの電圧とスキャンパルスの電圧の差電圧が印加される。【００４７】
図８は，多階調駆動のステップＳ１での交流パルスの一例を示す図である。図７に示した画素交流パルスの印加を可能にするために，ステップＳ１では，図８の選択スキャンパルスＶｓ−ｓｅｌ（前半０Ｖ，後半３２Ｖ）と，非選択スキャンパルスＶｓ−ｎｓ（前半２８Ｖ，後半４Ｖ）とが，スキャン電極駆動回路３１によりスキャン電極に印加される。同様に，ＯＮデータパルスＶｄ−ＯＮ（前半３２Ｖ，後半０Ｖ）と，ＯＦＦデータパルスＶｄ−ＯＦＦ（前半２４Ｖ，後半８Ｖ）とが，データ電極駆動回路３０によりデータ電極に印加される。つまり，選択スキャンパルスＶｓ−ｓｅｌは，データパルスＶｄ−ＯＮ，Ｖｄ−ＯＦＦと逆極性，非選択スキャンパルスＶｓ−ｎｓは同極性であるため，選択スキャンパルスの画素には比較的高い交流パルスＶｐｓ−ＯＮ，Ｖｐｓ−ＯＦＦが印加され，非選択スキャンパルスの画素には低い交流パルスＶｐｎ−ＯＮ，Ｖｐｎ−ＯＦＦが印加される。また，非選択スキャンパルスＶｓ−ｎｓの電圧は，ＯＮ，ＯＦＦデータパルスＶｄ−ＯＮ，Ｖｄ−ＯＦＦの中間レベルに設定され，それにより，各画素に印加される画素交流パルス，つまり選択スキャン電極の画素の画素交流パルスＶｐｓ−ＯＮ（±３２Ｖ），Ｖｐｓ−ＯＦＦ（±２４Ｖ）と，非選択スキャン電極の画素の画素交流パルスＶｐｎ−ＯＮ（±４Ｖ），Ｖｐｎ−ＯＦＦ（±４Ｖ）が生成される。【００４８】
図９は，多階調駆動のステップＳ２での交流パルスの一例を示す図である。ステップＳ２では，各パルス電圧がステップＳ１より低く設定されている。スキャン電極駆動回路３１は，選択スキャンパルスＶｓ−ｓｅｌ（前半０Ｖ，後半２４Ｖ），非選択スキャンパルスＶｓ−ｎｓ（前半１８Ｖ，後半６Ｖ）を，スキャン電極に印加する。同様に，データ電極駆動回路３０は，ＯＮデータパルスＶｄ−ＯＮ（前半２４Ｖ，後半０Ｖ），ＯＦＦデータパルスＶｄ−ＯＦＦ（前半１２Ｖ，後半１２Ｖ）を，データ電極に印加する。それにより，各画素に印加される画素交流パルスである，選択スキャン電極の画素の画素交流パルスＶｐｓ−ＯＮ（±２４Ｖ），Ｖｐｓ−ＯＦＦ（±１２Ｖ）と，非選択スキャン電極の画素の画素交流パルスＶｐｎ−ＯＮ（±６Ｖ），Ｖｐｎ−ＯＦＦ（±６Ｖ）が生成される。【００４９】
なお，図８，図９のスキャンパルス，データパルスは，後述するパルス制御信号ＦＲの設定に応じて，前半と後半とで図示された電圧の組み合わせのパルスにも，または図示とは逆の電圧の組み合わせのパルスにもすることができる。【００５０】
図１０は，スキャン，データ電極駆動回路とスキャン，データ電極の例を示す図である。一例として表示パネル１の各画素に図示される千鳥格子模様のモノクロ画像（黒と白）を書き込む場合の駆動パルスについて説明する。【００５１】
図１１は，図１０のモノクロ画像を書き込む場合の駆動パルス例を示す図である。スキャン電極Ｓ０〜Ｓ５にスキャンパルスＶｓ０〜Ｖｓ５が印加され，データ電極Ｄ０，Ｄ１にデータパルスＶｄ０，Ｖｄ１が印加される。各スキャン周期Ｔ０〜Ｔ５において，選択スキャンパルス（０，３２Ｖ）が順次選択スキャン電極Ｓ０〜Ｓ５に印加され，それ以外の非選択スキャン電極には非選択スキャンパルス（２８，４Ｖ）が印加される。そして，データパルスＶｄ０，Ｖｄ１には，選択スキャン電極の画素に書き込むデータに対応してＯＮデータパルス（３２，０Ｖ）とＯＦＦデータパルス（２４，８Ｖ）が印加される。図１１に示されるとおり，通常動作では，各選択期間ＳＣ０〜ＳＣ５において，選択スキャンパルス（０，３２Ｖ）は１本のスキャン電極にのみ印加される。ただし，特殊な書き込み動作では，選択スキャンパルス（０，３２Ｖ）が複数のスキャン電極にのみ印加される場合もある。【００５２】
図１２は，本実施の形態における多電圧電源生成回路と電極駆動回路との関係を示す図である。図１２の例では，パネル内に１６０本のスキャン電極Ｓ１〜Ｓ１６０と，２４０本のデータ電極Ｓ１〜Ｓ２４０とが設けられ，スキャン電極駆動回路３１には，スキャン電極Ｓ１を駆動する回路ＣＯＭ［１］と残りのスキャン電極Ｓ２〜Ｓ１６０を駆動する回路ＣＯＭ［２−１６０］とが示され，データ電極駆動回路３０には，データ電極Ｄ１〜Ｄ１２０，Ｄ１２１〜Ｄ２４０をそれぞれ駆動する回路ＳＥＧ［１−１２０］，ＳＥＧ［１２１−２４０］とが示されている。【００５３】
図８，９で説明したとおり，駆動ステップＳ１では，スキャン電極駆動回路３１は，電圧３２Ｖ，２８Ｖ，４Ｖ，０Ｖの４つの電圧の組み合わせによりスキャンパルスＶｓ−ｓｅｌ，Ｖｓ−ｎｓを生成し，データ電極駆動回路３０は，電圧３２Ｖ，２４Ｖ，８Ｖ，０Ｖの４つの電圧の組み合わせによりデータパルスＶｄ−ＯＮ，Ｖｄ−ＯＦＦを生成する。そして，多電圧電源生成回路１００は，３２，２８，２４，８，４Ｖの多電圧電源を生成し，必要な電源電圧の電源ラインＰＳＬをスキャン電極駆動回路３１とデータ電極駆動回路３０とに接続する。【００５４】
図１２では，スキャン電極Ｓ１に選択スキャンパルスＶｓ−ｓｅｌ（０，３２Ｖ）が印加され，それ以外のスキャン電極Ｓ２〜Ｓ１６０に非選択スキャンパルスＶｓ−ｎｓ（２８，４Ｖ）が印加され，データ電極Ｄ１〜Ｄ２４０にはＯＮデータパルスＶｄ−ＯＮ（前半３２Ｖ，後半０Ｖ）と，ＯＦＦデータパルスＶｄ−ＯＦＦ（前半２４Ｖ，後半８Ｖ）のいずれかが印加される。【００５５】
スキャン電極駆動回路３１及びデータ電極駆動回路３０は，それぞれに接続される４つの電源ラインとグランドライン（０Ｖ）とを，駆動回路内のスイッチを介して電極に接続することで，スキャン，データ電極へのパルス印加を行う。さらに，スキャン電極とデータ電極は交差して画素を構成している。よって，スキャン電極に接続された電源ラインは，データ電極に接続された電源ラインとの相対的な電位差に応じて，電流を注入するソース負荷または電流を吸収するシンク負荷になる。つまり，対向するデータ電極の電圧のほうが低ければソース負荷，高ければシンク負荷になる。逆に，データ電極に接続された電源ラインも，スキャン電極に接続された電源ラインとの相対電位に応じて，ソース負荷またはシンク負荷になる。【００５６】
具体例で説明すると，仮に，スキャン電極Ｓ１に選択スキャンパルス（０，３２Ｖ）が印加され，他のスキャン電極Ｓ２〜Ｓ１６０に非選択パルス（２８，４Ｖ）が印加され，全てのデータ電極Ｄ１〜Ｄ２４０にＯＮデータパルス（３２，０Ｖ）が印加されたとする。このパルスの前半では，２８Ｖ電源ラインは駆動回路ＣＯＭ［２−１６０］を介してスキャン電極Ｓ２〜Ｓ１６０にのみ接続され，これら１５９本のスキャン電極に対向する２４０本のデータ電極Ｄ１〜Ｄ２４０には全て３２Ｖ電源ラインが接続される。よって，２８Ｖ電源ラインの負荷の初期電圧は３２Ｖになり，対向する３２Ｖ電源ラインに対して電流を吸収するシンク負荷になる。一方，３２Ｖ電源ラインは駆動回路ＳＥＧ［１−１２０］，ＳＥＧ［１２１−２４０］を介して２４０本のデータ電極Ｄ１〜Ｄ２４０に接続され，これらに対向する１本のスキャン電極Ｓ１にはグランド電源（０Ｖ），１５９本のスキャン電極Ｓ２〜Ｓ１６０には２８Ｖ電源ラインが接続されるので，３２Ｖ電源ラインの負荷の初期電圧は，（０＋２８＊１５９）／１６０＝２７．８２５Ｖとなり，電流を注入するソース負荷になる。【００５７】
まとめると，最も高電圧の３２Ｖ電源ラインは常にソース負荷である。スキャン電極が１本のみ選択される通常動作の場合は，２４Ｖ及び８Ｖの電源ラインはそれぞれシンク負荷及びソース負荷のみとなる。一方，２８Ｖ及び４Ｖの電源ラインはデータＯＮ，ＯＦＦによってシンク負荷またはソース負荷になる。また，スキャン電極が複数本選択される場合は，２４Ｖ及び８Ｖの電源ラインもシンク負荷またはソース負荷になる。【００５８】
図１３は，本実施の形態における表示装置の構成図である。液晶パネル１０，１１，１２のスキャン電極とデータ電極とがスキャン電極駆動回路３１とデータ電極駆動回路３０とによりスキャン駆動及びデータ駆動される。表示される原画像データ５０は，例えばＲＧＢそれぞれ８ビットからなり合計３２ビットのデータであり，書き込み画像データ生成部５２は，原画像データ５０から，書き込み駆動工程Ｓ１，Ｓ２−１，Ｓ２−２での書き込みデータに変換し，駆動制御回路３２に出力する。【００５９】
駆動制御回路３２は，電極駆動回路３０，３１に，駆動タイミングを示すドライバクロックＸＳＣＬ，駆動パルスの極性を制御するパルス極性制御信号ＦＲ，書き込み工程の各フレームの開始タイミングを示すフレーム開始信号Ｄｉｏ，書き込みデータのラッチタイミングを示すデータシフト・ラッチ信号ＬＰ，ドライバ出力オフ信号ＤＳＰＯＦ，書き込み駆動工程Ｓ１，Ｓ２−１，Ｓ２−２に対応する書き込みデータＤａｔａなどを供給して，前述したスキャンパルスとデータパルスの生成を制御する。【００６０】
昇圧部４２は，例えば３Ｖの外部電源４０を昇圧して，例えば３２Ｖの昇圧電圧Ｖｐｐを生成し，第１，第２の多電圧電源ユニット１２０，１４０に供給する。第１の多電圧電源ユニットは，生成する電源電圧の安定度または精度は低いが消費電力が比較的小さい回路であり，３２，２８，２４，８，４Ｖの多電圧電源を生成する。第２の多電圧電源ユニットは，第１の多電圧電源ユニットに比較して，生成する電源電圧の安定度または精度は高いが消費電力が大きい回路であり，２４，１８，１２，１２，６Ｖの多電圧電源を生成する。【００６１】
そして，前述の２値駆動フェーズである駆動ステップＳ１では，第１の多電圧電源ユニット１２０が生成する多電圧電源（３２，２８，２４，８，４Ｖ）をデータ電極駆動回路３０とスキャン電極駆動回路３１とに供給する。即ち，図１２に示した通りである。また，多値駆動フェーズである駆動ステップＳ２（Ｓ２−１，Ｓ２−２）では，第２の多電圧電源ユニット１４０が生成する多電圧電源（２４，１８，１２，１２，６Ｖ）をデータ電極駆動回路３０とスキャン電極駆動回路３１とに供給する。図２に示したとおり，電源電圧２４，１８，６Ｖがスキャン電極駆動回路３１に供給され，電源電圧２４，１２Ｖがデータ電極駆動回路３０に供給される。【００６２】
さらに，消費電力が大きい第２の多電圧電源ユニット１４０を，駆動ステップＳ２の期間だけ作動状態に制御し，駆動ステップＳ２以外の駆動ステップＳ１の間及び書き込み駆動がされないアイドル中においては非作動状態に制御する。そのため，駆動制御回路３２がスイッチ信号ＳＷ２により第２の電源電圧生成ユニットの作動状態を制御する。これにより，作動状態の消費電力が大きい第２の電源電圧生成ユニットを限られた期間のみ作動状態にして，低消費電力化を図ることができる。【００６３】
上記の動作を可能にするために，第１の電源電圧生成ユニット１２０の多電圧電源（３２，２８，２４，８，４Ｖ）に対応する多電圧電源ラインＰＳＬ１と，第２の多電圧電源ユニット１４０の多電圧電源（２４，１８，１２，１２，６Ｖ）に対応する多電圧電源ラインＰＳＬ２とのいずれかを選択する多電圧電源切換回路４８が設けられている。そして，駆動制御回路３２が電源選択信号ＰＶ１／２により多電圧電源切換回路４８を制御し，多電圧電源切換回路４８が，駆動フェーズＳ１の時は第１の多電圧電源ラインＰＳＬ１を，駆動フェーズＳ２の時は第２の多電圧電源ラインＰＳＬ２をそれぞれ選択し，多電圧電源ラインＰＳＬ３に接続し，データ電極駆動回路３０，スキャン電極駆動回路３２にそれぞれの電源電圧を供給する。【００６４】
また，駆動制御回路３２は，スイッチ信号ＳＷ１，ＳＷ２により，昇圧電源Ｖｐｐを第１または第２の多電圧電源ユニット１２０，１４０に接続し，それぞれの多電圧電源ユニットを作動状態に制御する。【００６５】
図１４は，本実施の形態における第１，第２の多電圧電源ユニットの回路例を示す図である。第１の多電圧電源ユニット１２０は，ツェナーダイオードアレイ多電圧電源回路であり，昇圧電源ＶｐｐとグランドＧＮＤとの間に８個のツェナーダイオードＺＤ１〜ＺＤ８が直列に接続され，各ツェナーダイオードのアノード，カソード端子間にコンデンサＣ１〜Ｃ８が並列に接続されている。ツェナーダイオードのツェナー電圧は例えば４．２Ｖであり，コンデンサＣ１〜Ｃ８は全て同じ静電容量である。【００６６】
このツェナーダイオードアレイ多電圧電源回路１２０は，初期状態では，各コンデンサの端子電圧は０Ｖであり，ツェナーダイオードは非導通状態にある。そして，スイッチ信号ＳＷ１に応答して昇圧電圧Ｖｐｐ（３２Ｖ）が印加されると，各ツェナーダイオードＺＤ１〜８を介して電荷が注入され，全てのコンデンサが均等な電圧に充電され，コンデンサの端子電圧間電圧は全て４．０Ｖになる。その結果，出力の５つの電源ラインＰＳＬ１は，３２Ｖ，２８Ｖ，２４Ｖ，８Ｖ，４Ｖになる。また，初期状態からこの定常状態に至るまで全てのコンデンサを充電する必要があるので，比較的長い時間を要する。【００６７】
図１２で説明したとおり，書き換え駆動工程でスキャンパルスとデータパルスが電極に印加されるとき，多電圧電源ユニットの出力である多電圧電源ラインＰＳＬ１はシンク負荷またはソース負荷になり，５つの電源ラインＰＳＬ１の何れかの電圧が低下または上昇する。電源ラインのいずれかの電圧が低下すると，各コンデンサの端子間電圧の合計が３２Ｖ未満となり，充電電流が流入し，低下した電源ラインの電圧は上昇する。充放電終了時には各コンデンサ及び各ツェナーダイオードの端子間電圧は全て４．０Ｖに戻る。逆に電源ラインのいずれかの電圧が上昇して，コンデンサの端子間電圧が４．２Ｖを超えると，ツェナーダイオードが導通状態になり，コンデンサの端子間電圧は４．２Ｖに維持され，電源ラインの電圧は低下する。そして，充放電終了時には各コンデンサ及び各ツェナーダイオードの端子間電圧は全て４．０Ｖに戻る。このように，ツェナーダイオードアレイ多電圧電源回路１２０は，シンク負荷またはソース負荷に対して十分なシンク能力またはソース能力を有する。また，多電圧電源ラインＰＳＬ１に負荷が接続されない定常状態では，ツェナーダイオードは非導通状態にあり，消費電力はほぼ０になる。ただし，多電圧電源ラインの電圧変動に対してツェナーダイオードの端子間電圧は中心値４．０Ｖに対して３．６〜４．２Ｖと比較的大きく変動する。【００６８】
上記のとおり，ツェナーダイオードアレイによる第１の多電圧電源ユニットは，定常状態で消費電力がほぼ０であるが，電源電圧の変動範囲が広く電圧精度は低い。【００６９】
一方，第２の多電圧電源回路１４０は，昇圧電圧ＶｐｐとグランドＧＮＤとの間に直列に接続された抵抗Ｒ１〜Ｒ６からなる抵抗分圧回路２１０と，抵抗分圧回路の分圧ノード（抵抗の接続点）を入力とするオペアンプからなるボルテージフォロワ群２２０とで構成される。５つの多電圧電源２４，１８，１２，１２，６Ｖは，抵抗分圧回路２１０の抵抗分圧ノードにそれぞれ生成される。そして，その分圧された電圧でオペアンプＯＰ１〜ＯＰ５からなるボルテージフォロワが第２の多電圧電源ラインＰＳＬ２を駆動する。【００７０】
ボルテージフォロワ群２２０のオペアンプＯＰ１〜ＯＰ５は，抵抗分圧回路２１０の分圧ノードを正極の入力端子に接続し，出力ノードを負極の入力端子に接続している。したがって，オペアンプＯＰ１〜ＯＰ５の出力電圧は，抵抗分圧回路２１０の分圧ノードの電圧に維持される。十分なソース，シンク能力及びスルーレートを持つオペアンプの動作により，５つの多電圧電源ラインＰＳＬ２の電圧はほぼ一定に保たれ，電圧変動は一般に無視できる程度に小さく，電圧精度は極めて高い。さらに，スイッチ信号ＳＷ２により昇圧電圧Ｖｐｐが接続される立ち上がり動作は，ツェナーダイオードアレイのようにコンデンサを充電する必要がないので，短時間で完了する。ただし，オペアンプＯＰ１〜ＯＰ５は常時大きな出力電流を流しているので，定常状態において消費電力が大きい。【００７１】
図１７は，オペアンプの具体的な回路例を示す図である。差動入力Ｉｎｐｕｔに対して１対のトランジスタＱ８，Ｑ１１が差動動作し，トランジスタＱ７，Ｑ１７，Ｑ１８，Ｑ１５，Ｑ１６などによるボルテージフォロワ回路により，出力Ｏｕｔｐｕｔが駆動される。このボルテージフォロワ回路が大きな電流を消費するが，出力の電圧変動には急峻に反応し電圧変動は極めて小さい。【００７２】
さて，本実施の形態の液晶表示装置では，二値駆動フェーズである駆動ステップＳ１では，第１の多電圧電源ユニット１２０の多電圧電源ラインＰＳＬ１を駆動回路に接続し，多値駆動フェーズである駆動ステップＳ２では，第２の多電圧電源ユニット１４０の多電圧電源ラインＰＳＬ２を駆動回路に接続する。そして，第２の多電圧電源ユニット１４０は短時間の立ち上がり特性を有するが定常状態の電流消費量が大きいので，駆動ステップＳ２においてのみ作動状態に制御する。一方，第１の多電圧電源ユニット１２０は駆動ステップＳ１においてのみ作動状態に制御する。作動状態と非作動状態は，第１，第２の多電圧電源ユニット１２０，１４０に昇圧電圧Ｖｐｐを接続するスイッチＳＷ１，ＳＷ２をオン，オフすることで制御される。【００７３】
ただし，第１の多電圧電源ユニットは立ち上がり特性が比較的長いが定常状態の電流消費量が小さいので，駆動ステップＳ１の期間のみだけでなく，駆動ステップＳ２の期間，及び駆動ステップ間のアイドル状態においても作動状態に維持してもよい。【００７４】
図１５は，本実施の形態における駆動制御回路による駆動制御信号の第１の例を示す図である。コレステリック液晶を利用する液晶表示装置は，電子ペーパとしての利用が期待されているが，電子ペーパの場合，短時間でフレーム画像を書き換えて動画を表示するのではなく，低い頻度でフレーム画像を書き換えて静止画を表示する。図１５には，静止画を表示しているアイドル状態ＩＤＬＥと，２回の画像書き換え駆動ＤＲ１，ＤＲ２とが示されている。各画像書き換え駆動ＤＲ１，ＤＲ２は，前述のとおり，二値駆動フェーズＳ１と多値駆動フェーズＳ２−１，Ｓ２−２とを有する。【００７５】
第１，第２の多電圧電源ユニット１２０，１４０の作動状態と非作動状態は，それぞれに昇圧電圧Ｖｐｐを接続するスイッチの制御信号ＳＷ１，ＳＷ２により制御される。そこで，駆動制御回路３２は，アイドル状態ＩＤＬＥでは，スイッチ制御信号ＳＷ１，ＳＷ２を共にオフにして第１，第２の多電圧電源ユニット１２０，１４０を共に非作動状態にする。そして，画像書き換え駆動ＤＲ１，ＤＲ２において，二値駆動フェーズＳ１では，スイッチ制御信号ＳＷ１をオンにして第１の多電圧電源ユニット１２０を作動状態にし，多電圧電源切換信号ＰＶ１／２をＰＶ１にして第１の多電圧電源ラインＰＳＬ１を第３の多電圧電源ラインＰＳＬ３に接続する。これにより，第１の多電圧電源ラインＰＳＬ１がデータ・スキャン電極駆動回路３０，３１に接続され，電極駆動回路３０，３１は，第１の多電源電圧を利用して駆動パルスを生成し，データ電極及びスキャン電極に駆動パルスを印加する。この時，スイッチ制御信号ＳＷ２はオフのままであり，第２の多電圧電源ユニット１４０は非作動状態のままである。【００７６】
次に，画像書き換え駆動ＤＲ１，ＤＲ２において，多値駆動フェーズＳ２−１，Ｓ２−２では，スイッチ制御信号ＳＷ２をオンにして第２の多電圧電源ユニット１２０を作動状態にし，多電圧電源切換信号ＰＶ１／２をＰＶ２にして第２の多電圧電源ラインＰＳＬ２を第３の多電圧電源ラインＰＳＬ３に接続する。これにより，第２の多電圧電源ラインＰＳＬ２がデータ・スキャン電極駆動回路３０，３１に接続され，電極駆動回路３０，３１は，第２の多電源電圧を利用して駆動パルスを生成し，データ電極及びスキャン電極に駆動パルスを印加する。この時，スイッチ制御信号ＳＷ１をオフにして，第１の多電圧電源ユニット１２０を非作動状態に制御する。【００７７】
上記のとおり，駆動制御回路３２は，画像書き換え駆動ＤＲ１，ＤＲ２において，二値駆動フェーズ中は第１の多電圧電源ユニット１２０を作動状態，第２の多電圧電源ユニット１４０を非作動状態にし，第１の多電圧電源ラインＰＳＬ１を電極駆動回路３０，３１に接続し，多値駆動フェーズ中は第１の多電圧電源ユニット１２０を非作動状態，第２の多電圧電源ユニット１４０を作動状態にし，第２の多電圧電源ラインＰＳＬ２を電極駆動回路３０，３１に接続する。よって，第１，第２の多電圧電源ユニット１２０，１４０は必要な期間のみ作動状態になるので，表示装置全体の消費電力を抑制することができる。【００７８】
上記の駆動制御の変型例として，駆動制御回路３２は，破線で示すとおり，スイッチ制御信号ＳＷ１を常時オン状態にして，第１の多電圧電源ユニット１２０を常時作動状態に維持する。第１の多電圧電源ユニット１２０は，作動状態でも消費電流が少なく，常時作動状態にしても消費電流の増大は少ない。一方で起動時に長時間を要するので，常時作動状態にして起動時間の無駄をなくすことができる。【００７９】
図１６は，本実施の形態における駆動制御回路による駆動制御信号の第２の例を示す図である。第２の多電圧電源ユニット１４０は，オペアンプＯＰ１〜ＯＰ５を有し，オペアンプには消費電流を小さくしたスタンバイ状態で待機する機能がある。その場合は，駆動制御回路３２は，図１３，図１６に示したスタンバイ信号ＳＴＢにより，多階調駆動フェーズＳ２−１，Ｓ２−２以外の期間は，第２の多電圧電源ユニット１４０のオペアンプ群をスタンバイ状態（ＳＴＢ）に制御し，多階調駆動フェーズＳ２−１，Ｓ２−２の期間のみ作動状態（ＡＣＴ）にすることができる。その場合は，スイッチ制御信号ＳＷ２は常時オン状態にすることができる。
【産業上の利用可能性】
【００８０】
以上説明したとおり，本発明によれば表示装置の多電圧電源生成回路の消費電力を削減することができる。
【図１】
2009011010.tif 000003
【図２】
2009011010.tif 000004
【図３】
2009011010.tif 000005
【図４】
2009011010.tif 000006
【図５】
2009011010.tif 000007
【図６】
2009011010.tif 000008
【図７】
2009011010.tif 000009
【図８】
2009011010.tif 000010
【図９】
2009011010.tif 000011
【図１０】
2009011010.tif 000012
【図１１】
2009011010.tif 000013
【図１２】
2009011010.tif 000014
【図１３】
2009011010.tif 000015
【図１４】
2009011010.tif 000016
【図１５】
2009011010.tif 000017
【図１６】
2009011010.tif 000018
【図１７】
2009011010.tif 000019
【国際調査報告】
2009011010.tif 000020
2009011010.tif 000021
2009011010.tif 000022
2009011010.tif 000023