【手続補正書】
【提出日】平成16年9月28日(2004.9.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板に形成されたｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって、
前記ｐチャネル導電型電界効果トランジスタのゲート電極と前記半導体基板の素子分離領域との間の半導体領域を絶縁膜で覆った状態で、前記ｎチャネル導電型電界効果トランジスタ及び前記ｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記ｎチャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる第１の絶縁膜を形成する（ａ）工程と、
エッチング処理を施して、前記ｐチャネル導電型電界効果トランジスタ上の前記第１の絶縁膜を選択的に除去する（ｂ）工程と、
前記ｎチャネル導電型電界効果トランジスタ及び前記ｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記ｐチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる第２の絶縁膜を形成する（ｃ）工程と、
前記ｎチャネル導電型電界効果トランジスタ上の前記第２の絶縁膜を選択的に除去する（ｄ）工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板に形成されたｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって、
前記ｎチャネル導電型電界効果トランジスタのゲート電極と前記半導体基板の素子分離領域との間の半導体領域を絶縁膜で覆った状態で、前記ｎチャネル導電型電界効果トランジスタ及び前記ｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記ｐチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる第１の絶縁膜を形成する（ａ）工程と、
エッチング処理を施して、前記ｎチャネル導電型電界効果トランジスタ上の前記第１の絶縁膜を選択的に除去する（ｂ）工程と、
前記ｎチャネル導電型電界効果トランジスタ及び前記ｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記ｎチャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる第２の絶縁膜を選択的に形成する（ｃ）工程と、
前記ｐチャネル導電型電界効果トランジスタ上の前記第２の絶縁膜を選択的に除去する（ｄ）工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法において、
前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁に形成されたサイドウォールスペーサと、前記サイドウォールスペーサを覆うようにして形成された堆積膜とを含むことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１又は２に記載の半導体装置の製造方法において、
前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁に形成されたサイドウォールスペーサと、前記サイドウォールスペーサを覆うようにして形成された堆積膜とを含み、
前記半導体領域の表面には、前記サイドウォールスペーサに整合して形成された金属・半導体反応層が設けられていることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１又は２に記載の半導体装置の製造方法において、
前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁に形成されたサイドウォールスペーサと、前記サイドウォールスペーサと前記素子分離領域との間に形成された熱酸化膜とを含むことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１又は２に記載の半導体装置の製造方法において、
前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁に形成されたサイドウォールスペーサと、前記サイドウォールスペーサと前記素子分離領域との間に形成された熱酸化膜とを含み、
前記半導体領域の表面には、前記サイドウォールスペーサに整合して形成された金属・半導体反応層が設けられていることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１又は２に記載の半導体装置の製造方法において、
前記（ｂ）工程は、等方性エッチングで行うことを特徴とする半導体装置の製造方法。
【請求項８】
請求項１又は２に記載の半導体装置の製造方法において、
前記（ｄ）工程は、等方性エッチングで行うことを特徴とする半導体装置の製造方法。
【請求項９】
請求項１又は２に記載の半導体装置の製造方法において、
前記第１及び第２の絶縁膜は、窒化シリコン膜からなる自己整合コンタクト用絶縁膜であることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１に記載の半導体装置の製造方法において、
前記（ａ）工程の後であって、前記（ｂ）工程の前に、前記第１の絶縁膜上に絶縁膜を形成する工程を有し、
前記（ｂ）工程は、前記ｐチャネル導電型電界効果トランジスタ上の前記絶縁膜を選択的に除去する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１に記載の半導体装置の製造方法において、
前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁に形成されたサイドウォールスペーサと、前記サイドウォールスペーサを覆うようにして形成された堆積膜とを含み、
前記（ｂ）工程の後であって、前記（ｃ）工程の前に、前記ｐチャネル導電型電界効果トランジスタ側における前記堆積膜を除去する工程を有することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１に記載の半導体装置の製造方法において、
前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁に形成されたサイドウォールスペーサと、前記サイドウォールスペーサを覆うようにして形成された堆積膜とを含み、
前記堆積膜を形成する工程の後であって、前記（ａ）工程の前に、前記ｎチャネル導電型電界効果トランジスタ側における前記堆積膜を除去する工程を有することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項２に記載の半導体装置の製造方法において、
前記（ａ）工程の後であって、前記（ｂ）工程の前に、前記第１の絶縁膜上に絶縁膜を形成する工程を有し、
前記（ｂ）工程は、前記ｎチャネル導電型電界効果トランジスタ上の前記絶縁膜を選択的に除去する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項２に記載の半導体装置の製造方法において、
前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁に形成されたサイドウォールスペーサと、前記サイドウォールスペーサを覆うようにして形成された堆積膜とを含み、
前記（ｂ）工程の後であって、前記（ｃ）工程の前に、前記ｎチャネル導電型電界効果トランジスタ側における前記堆積膜を除去する工程を有することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項２に記載の半導体装置の製造方法において、
前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁に形成されたサイドウォールスペーサと、前記サイドウォールスペーサを覆うようにして形成された堆積膜とを含み、
前記堆積膜を形成する工程の後であって、前記（ａ）工程の前に、前記ｐチャネル導電型電界効果トランジスタ側における前記堆積膜を除去する工程を有することを特徴とする半導体装置の製造方法。
【請求項１６】
半導体基板に形成されたｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって、
前記ｎチャネル導電型及びｐチャネル導電型電界効果トランジスタのゲート電極と前記半導体基板の素子分離領域との間の半導体領域上に前記ゲート電極に整合して第１のサイドウォールスペーサを形成する（ａ）工程と、
前記半導体領域の表面に前記第１のサイドウォールスペーサに整合して金属・半導体反応層を形成する（ｂ）工程と、
前記金属・半導体反応層上に前記第１のサイドウォールスペーサに整合して第２のサイドウォールスペーサを形成する（ｃ）工程と、
前記ｎチャネル導電型及びｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記ｎチャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる第１の絶縁膜を形成する（ｄ）工程と、
エッチング処理を施して、前記ｐチャネル導電型電界効果トランジスタ上の前記第１の絶縁膜を選択的に除去する（ｅ）工程と、
前記ｎチャネル導電型電界効果トランジスタ及び前記ｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記ｐチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる第２の絶縁膜を形成する（ｆ）工程と、
前記ｎチャネル導電型電界効果トランジスタ上の前記第２の絶縁膜を選択的に除去する（ｇ）工程とを有することを特徴とする半導体装置の製造方法。
【請求項１７】
半導体基板に形成されたｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって、
前記ｎチャネル導電型及びｐチャネル導電型電界効果トランジスタのゲート電極と前記半導体基板の素子分離領域との間の半導体領域上に前記ゲート電極に整合して第１のサイドウォールスペーサを形成する（ａ）工程と、
前記半導体領域の表面に前記第１のサイドウォールスペーサに整合して金属・半導体反応層を形成する（ｂ）工程と、
前記金属・半導体反応層上に前記第１のサイドウォールスペーサに整合して第２のサイドウォールスペーサを形成する（ｃ）工程と、
前記ｎチャネル導電型及びｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記ｐチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる第１の絶縁膜を形成する（ｄ）工程と、
エッチング処理を施して、前記ｎチャネル導電型電界効果トランジスタ上の前記第１の絶縁膜を選択的に除去する（ｅ）工程と、
前記ｎチャネル導電型電界効果トランジスタ及び前記ｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記ｎチャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる第２の絶縁膜を形成する（ｆ）工程と、
前記ｐチャネル導電型電界効果トランジスタ上の前記第２の絶縁膜を選択的に除去する（ｇ）工程とを有することを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１６又は１７に記載の半導体装置の製造方法において、
前記（ｅ）工程は、等方性エッチングで行うことを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１６又は１７に記載の半導体装置の製造方法において、
前記第１及び第２の絶縁膜は、窒化シリコン膜からなる自己整合コンタクト用絶縁膜であることを特徴とする半導体装置の製造方法。
【請求項２０】
半導体基板に形成されたｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって、
引っ張り応力を持つ第１の絶縁膜を前記ｎチャネル導電型電界効果トランジスタ及び前記ｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして形成する（ａ）工程と、
前記第１の絶縁膜の引っ張り応力よりも絶対値が大きい圧縮応力を持つ第２の絶縁膜を前記ｎチャネル導電型電界効果トランジスタ及び前記ｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして形成する（ｂ）工程と、
エッチング処理を施して、前記ｎチャネル導電型電界効果トランジスタ上の前記第２の絶縁膜を選択的に除去する（ｃ）工程とを有することを特徴とする半導体装置の製造方法。
【請求項２１】
請求項２０に記載の半導体装置の製造方法において、
前記第２の絶縁膜の圧縮応力は、前記第１の絶縁膜の引っ張り応力の２倍以上であることを特徴とする半導体装置の製造方法。
【請求項２２】
請求項２０に記載の半導体装置の製造方法において、
前記（ｃ）工程は、等方性エッチングで行うことを特徴とする半導体装置の製造方法。
【請求項２３】
請求項２０に記載の半導体装置の製造方法において、
前記（ａ）工程は、前記（ｂ）工程の前に実施することを特徴とする半導体装置の製造方法。
【請求項２４】
請求項２０に記載の半導体装置の製造方法において、
前記第１及び第２の絶縁膜は、窒化シリコン膜からなる自己整合コンタクト用絶縁膜であることを特徴とする半導体装置の製造方法。
【請求項２５】
半導体基板に形成されたｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって、
圧縮応力を持つ第１の絶縁膜を前記ｎチャネル導電型電界効果トランジスタ及び前記ｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして形成する（ａ）工程と、
前記第１の絶縁膜の圧縮応力よりも絶対値が大きい引っ張り応力を持つ第２の絶縁膜を前記ｎチャネル導電型電界効果トランジスタ及び前記ｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして形成する（ｂ）工程と、
エッチング処理を施して、前記ｐチャネル導電型電界効果トランジスタ上の前記第２の絶縁膜を選択的に除去する（ｃ）工程とを有することを特徴とする半導体装置の製造方法。
【請求項２６】
請求項２５に記載の半導体装置の製造方法において、
前記第２の絶縁膜の引っ張り応力は、前記第１の絶縁膜の圧縮応力の２倍以上であることを特徴とする半導体装置の製造方法。
【請求項２７】
請求項２５に記載の半導体装置の製造方法において、
前記（ｃ）工程は、等方性エッチングで行うことを特徴とする半導体装置の製造方法。
【請求項２８】
請求項２５に記載の半導体装置の製造方法において、
前記（ａ）工程は、前記（ｂ）工程の前に実施することを特徴とする半導体装置の製造方法。
【請求項２９】
請求項２５に記載の半導体装置の製造方法において、
前記第１及び第２の絶縁膜は、窒化シリコン膜からなる自己整合コンタクト用絶縁膜であることを特徴とする半導体装置の製造方法。
【請求項３０】
半導体基板に形成されたｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタを有する半導体装置であって、
引っ張り応力を持つ第１の絶縁膜が、前記ｎチャネル導電型及びｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして形成され、
前記第１の絶縁膜の引っ張り応力よりも絶対値が大きい圧縮応力を持つ第２の絶縁膜が、前記ｐチャネル導電型電界効果トランジスタ上にこのゲート電極を覆うようにして選択的に形成されていることを特徴とする半導体装置。
【請求項３１】
請求項３０に記載の半導体装置において、
前記第２の絶縁膜の圧縮応力は、前記第１の絶縁膜の引っ張り応力の２倍以上であることを特徴とする半導体装置。
【請求項３２】
半導体基板に形成されたｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタを有する半導体装置であって、
圧縮応力を持つ第１の絶縁膜が、前記ｎチャネル導電型及びｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして形成され、
前記第１の絶縁膜の圧縮応力よりも絶対値が大きい引っ張り応力を持つ第２の絶縁膜が、前記ｎチャネル導電型電界効果トランジスタ上にこのゲート電極を覆うようにして選択的に形成されていることを特徴とする半導体装置。
【請求項３３】
請求項３２に記載の半導体装置において、
前記第２の絶縁膜の引っ張り応力は、前記第１の絶縁膜の圧縮応力の２倍以上であることを特徴とする半導体装置。
【請求項３４】
請求項３０又は３２に記載の半導体装置において、
前記第１及び第２の絶縁膜は、窒化シリコン膜であることを特徴とする半導体装置。
【請求項３５】
半導体基板に形成されたｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって、
引っ張り応力を持つ絶縁膜を前記ｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うように形成する工程と、
前記ｐチャネル導電型電界効果トランジスタ上の前記絶縁膜に元素を導入して、前記絶縁膜を前記ｐチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる膜に変換する工程とを有することを特徴とする半導体装置の製造方法。
【請求項３６】
請求項３５に記載の半導体装置の製造方法において、
元素は、前記絶縁膜に含まれる元素と同一の元素であることを特徴とする半導体装置の製造方法。
【請求項３７】
請求項３５に記載の半導体装置の製造方法において、
前記変換工程は、前記元素導入の後、熱処理を施す工程を有し、前記膜の体積膨張を用いることを特徴とする半導体装置の製造方法。
【請求項３８】
請求項３５に記載の半導体装置の製造方法において、
前記絶縁膜は、窒化シリコン膜からなる自己整合コンタクト用絶縁膜であることを特徴とする半導体装置の製造方法。
【請求項３９】
半導体基板に形成されたｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタを有する半導体装置であって、
前記ｎチャネル導電型及びｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして膜が形成され、
前記膜は、前記ｎチャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる膜応力を持つ第１の部分と、前記ｐチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる膜応力を持つ第２の部分とを有し、
前記膜の第２の部分は、前記第１の部分よりも膜中の元素濃度が高いことを特徴とする半導体装置。
【請求項４０】
請求項３８に記載の半導体装置において、
前記膜は、窒化シリコン膜からなる自己整合コンタクト用絶縁膜であることを特徴とする半導体装置。
【請求項４１】
半導体基板に形成された第１の電界効果トランジスタであって、そのゲート電極の側壁に設けられたサイドウォールスペーサと前記半導体基板の素子分離領域との間の半導体領域上にシリサイド層を持つ第１の電界効果トランジスタと、
前記半導体基板に形成された第２の電界効果トランジスタであって、そのゲート電極の側壁に設けられたサイドウォールスペーサと前記半導体基板の素子分離領域との間の半導体領域上にシリサイド層を持たない第２の電界効果トランジスタと、
前記第１の電界効果トランジスタのチャネル形成領域に応力を発生させる第１の絶縁膜であって、前記第１の電界効果トランジスタ上に、そのゲート電極を覆うようにして形成された第１の絶縁膜と、
前記第２の電界効果トランジスタのチャネル形成領域に応力を発生させる第２の絶縁膜であって、前記第２の電界効果トランジスタ上に、そのゲート電極を覆うようにして形成された第２の絶縁膜とを有し、
前記第２の電界効果トランジスタの半導体領域と前記第２の絶縁膜との間には第３の絶縁膜が設けられ、
前記第１の電界効果トランジスタのシリサイド層と前記第１の絶縁膜との間には、前記第３の絶縁膜が設けられてないことを特徴とする半導体装置。
【請求項４２】
半導体基板に形成されたｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって、
前記ｐチャネル導電型電界効果トランジスタのゲート電極と前記半導体基板の素子分離領域との間の半導体領域を絶縁膜で覆った状態で、前記ｎチャネル導電型電界効果トランジスタ及び前記ｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記ｎチャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる第１の絶縁膜を形成する（ａ）工程と、
エッチング処理を施して、前記ｐチャネル導電型電界効果トランジスタ上の前記第１の絶縁膜を選択的に除去する（ｂ）工程とを有することを特徴とする半導体装置の製造方法。
【請求項４３】
請求項４２に記載の半導体装置の製造方法において、
前記絶縁膜はシリコン酸化膜であり、
前記第１の絶縁膜は、窒化シリコン膜からなる自己整合コンタクト用絶縁膜であることを特徴とする半導体装置の製造方法。
【請求項４４】
半導体基板に形成されたｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって、
前記ｎチャネル導電型電界効果トランジスタのゲート電極と前記半導体基板の素子分離領域との間の半導体領域を絶縁膜で覆った状態で、前記ｎチャネル導電型電界効果トランジスタ及び前記ｐチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記ｐチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる第１の絶縁膜を形成する（ａ）工程と、
エッチング処理を施して、前記ｎチャネル導電型電界効果トランジスタ上の前記第１の絶縁膜を選択的に除去する（ｂ）工程とを有することを特徴とする半導体装置の製造方法。
【請求項４５】
請求項４４に記載の半導体装置の製造方法において、
前記絶縁膜はシリコン酸化膜であり、
前記第１の絶縁膜は、窒化シリコン膜からなる自己整合コンタクト用絶縁膜であることを特徴とする半導体装置の製造方法。
【請求項４６】
請求項１又は２に記載の半導体装置の製造方法において、
更に、前記（ｂ）工程及び前記（ｄ）工程の後に、前記ｎチャネル導電型電界効果トランジスタ及び前記ｐチャネル導電型電界効果トランジスタのためのソース・ドレイン用コンタクト孔を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項４７】
請求項２０又は２５に記載の半導体装置の製造方法において、
更に、前記（ｃ）工程の後に、前記半導体基板の表面に到達する、前記ｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタのためのソース・ドレイン用コンタクト孔を形成する工程を有することを特徴とする半導体装置の製造方法。