(57)【要約】  被試験デバイスを試験する試験装置であって、被試験デバイスを試験する試験周期を示す試験周期信号を発生する第１周期発生器および第２周期発生器と、被試験デバイスが備える複数の端子に対応して設けられ、それぞれが供給される試験周期に応じて、対応する端子に対して試験信号を出力しまたは対応する端子から出力される出力信号を入力する複数の入出力部と、複数の入出力部に対応して設けられ、それぞれが対応する入出力部に対して、第１周期発生器および第２周期発生器のいずれが発生した試験周期信号を供給するかを選択する複数の選択部と、を備える試験装置を提供する。
2008126607.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスを試験する試験周期を示す試験周期信号を発生する第１周期発生器および第２周期発生器と、
前記被試験デバイスが備える複数の端子に対応して設けられ、それぞれが供給される試験周期に応じて、対応する端子に対して試験信号を出力しまたは対応する端子から出力される出力信号を入力する複数の入出力部と、
前記複数の入出力部に対応して設けられ、それぞれが対応する前記入出力部に対し、前記第１周期発生器および前記第２周期発生器のいずれが発生した試験周期信号を供給するかを選択する複数の選択部と、
を備える試験装置。
【請求項２】
前記第１周期発生器は、試験周期毎に異なる長さの試験周期を示す試験周期信号を発生し、
前記第２周期発生器は、予め設定された長さの試験周期を示す試験周期信号を発生する、
請求項１に記載の試験装置。
【請求項３】
前記第１周期発生器が発生する試験周期毎に、前記被試験デバイスを試験する試験パターンを発生するパターン発生器と、
前記試験パターンに含まれる、試験周期の長さを選択するための周期情報の各値に対応して、前記第１周期発生器が発生すべき試験周期の長さを記憶する周期設定メモリと、
前記第２周期発生器が発生すべき試験周期の長さを記憶する周期設定レジスタと、
を更に備え、
前記第１周期発生器は、前記試験パターンに含まれる前記周期情報に対応して前記周期設定メモリに記憶された試験周期の長さに応じた試験周期信号を発生し、
前記第２周期発生器は、前記周期設定レジスタに記憶された試験周期の長さに応じた試験周期信号を発生する、
請求項２に記載の試験装置。
【請求項４】
前記第１周期発生器および前記第２周期発生器が発生する試験周期の最小公倍数の周期を発生する第３周期発生器を更に備え、
前記第１周期発生器、前記第２周期発生器および前記第３周期発生器は、同期して試験周期および試験周期の最小公倍数の周期の発生を開始し、
それぞれの前記選択部は、前記第３周期発生器が発生する周期と同期して前記第１周期発生器および前記第２周期発生器の試験周期信号を切り替え、対応する前記入出力部に供給する、
請求項１に記載の試験装置。
【請求項５】
前記第１周期発生器が発生した試験周期信号に基づく試験周期の開始から予め定められた禁止期間の間、それぞれの前記選択部が、試験信号を対応する前記入出力部に供給する周期発生器を、前記第１周期発生器から前記第２周期発生器に切り替えることを禁止する切替禁止部を更に備える請求項１に記載の試験装置。
【請求項６】
試験回路と、試験対象となる被試験回路とを備える電子デバイスであって、
前記試験回路は、
前記被試験回路を試験する試験周期を示す試験周期信号を発生する第１周期発生器および第２周期発生器と、
前記被試験回路が備える複数のインターフェイス端子に対応して設けられ、それぞれが供給される試験周期に応じて、対応するインターフェイス端子に対して試験信号を出力しまたは対応するインターフェイス端子から出力される出力信号を入力する複数の入出力部と、
前記複数の入出力部に対応して設けられ、それぞれが対応する前記入出力部に対し、前記第１周期発生器および前記第２周期発生器のいずれが発生した試験周期信号を供給するかを選択する複数の選択部と、
を備える電子デバイス。
【請求項７】
被試験デバイスを試験する試験方法であって、
前記被試験デバイスを試験する試験周期を示す試験周期信号を発生する第１周期発生段階および第２周期発生段階と、
前記被試験デバイスが備える複数の端子に対応して、それぞれが供給される試験周期に応じて、対応する端子に対して試験信号を出力し、または対応する端子から出力される出力信号を入力する入出力段階と、
前記入出力段階において、前記第１周期発生段階および前記第２周期発生段階のいずれが発生した試験周期信号を供給するかを選択する選択段階と、
を備える試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置、電子デバイス及びその試験方法に関する。特に本発明は、試験端子ごとに異なる試験周期を選択し得る試験装置、電子デバイス、及び試験方法に関する。本出願は、下記の米国特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
米国特許出願  １１／６９０，１４０    出願日２００７年３月２３日
【背景技術】
【０００２】
試験デバイス（ＤＵＴ：Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ）を試験する試験装置は、試験周期ごとに試験信号を発生して、当該試験信号をＤＵＴの端子に入力する。そして当該試験信号に応答する出力信号をＤＵＴの端子から受け取る。さらに当該試験信号をＤＵＴに入力した場合に期待される期待値と、前記出力信号とを比較してＤＵＴの機能を試験する。【０００３】
ここで試験周期を発生する周期発生器は、たとえば４乃至１６の複数の試験端子を含む端子グループにつき１つ設けられる。すなわち、１つの周期発生器に対応する複数の試験端子を含む端子グループに対して同一の試験周期が適用される。なお、日本国公開特許公報  特開平９−９６６６３号公報には、試験装置に適用される周期発生器が記載されている。【０００４】
ところで、異なる周期の入出力を持つデバイスを試験したい場合がある。たとえばＰＬＬ（Ｐｈａｓｅ−ｌｏｃｋｅｄ  ｌｏｏｐ）で逓倍される前のクロック入力と、逓倍後のクロックに同期したデータ出力とを試験するような場合が例示できる。このような場合、ＤＵＴの試験端子に異なる試験周期を適用できるよう、前記した複数の試験端子を含む端子グループを複数用意する。【０００５】
しかし、複数の試験端子を含む端子グループのうち、一つの試験端子だけを使用する場合には他の試験端子が使用できず、あるいはＤＵＴの他の試験端子において配置に制限を生じることがある。なお、試験端子ごとに周期発生器を備える解決策も採り得るが、試験のための回路規模が大きくなり、現実的な解決策とは言い難い。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで本実施形態の１つの側面においては、上記の課題を解決することのできる試験装置、電子デバイスおよび試験方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本実施形態の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００７】
即ち、第１の形態によると、被試験デバイスを試験する試験装置であって、被試験デバイスを試験する試験周期を示す試験周期信号を発生する第１周期発生器および第２周期発生器と、被試験デバイスが備える複数の端子に対応して設けられ、それぞれが供給される試験周期に応じて、対応する端子に対して試験信号を出力しまたは対応する端子から出力される出力信号を入力する複数の入出力部と、複数の入出力部に対応して設けられ、それぞれが対応する入出力部に対し、第１周期発生器および第２周期発生器のいずれが発生した試験周期信号を供給するかを選択する複数の選択部と、を備える試験装置を提供する。【０００８】
第２の形態によると、試験回路と、試験対象となる被試験回路とを備える電子デバイスであって、試験回路は、被試験回路を試験する試験周期を示す試験周期信号を発生する第１周期発生器および第２周期発生器と、被試験回路が備える複数のインターフェイス端子に対応して設けられ、それぞれが供給される試験周期に応じて、対応するインターフェイス端子に対して試験信号を出力しまたは対応するインターフェイス端子から出力される出力信号を入力する複数の入出力部と、複数の入出力部に対応して設けられ、それぞれが対応する入出力部に対し、第１周期発生器および第２周期発生器のいずれが発生した試験周期信号を供給するかを選択する複数の選択部と、を備える電子デバイスを提供する。【０００９】
第３の形態によると、被試験デバイスを試験する試験方法であって、被試験デバイスを試験する試験周期を示す試験周期信号を発生する第１周期発生段階および第２周期発生段階と、被試験デバイスが備える複数の端子に対応して、それぞれが供給される試験周期に応じて、対応する端子に対して試験信号を出力し、または対応する端子から出力される出力信号を入力する入出力段階と、入出力段階において、第１周期発生段階および第２周期発生段階のいずれが発生した試験周期信号を供給するかを選択する選択段階と、を備える試験方法を提供する。【００１０】
なお上記は、本発明に必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【発明の効果】
【００１１】
本実施形態によれば、試験端子の無駄を無くすことができる「試験装置および電子デバイス」を実現することができる。また試験端子を効率的に配置できる「試験装置および電子デバイス」を実現することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態の試験装置の一例をＤＵＴと共に示す図である。
【図２】本実施形態におけるタイミング発生器の例を示す図である。
【図３】本実施形態における入出力部の例を示す図である。
【図４】本実施形態における周期発生器が発生する試験周期信号の例を示す図である。
【図５】本実施形態において切替禁止部を備える例を示す図である。
【図６】切替禁止部を備える場合の試験周期信号の例を示す図である。
【符号の説明】
【００１３】
１００・・・試験装置、１１０・・・制御装置、１２０・・・メイン周期発生器、１２２・・・サブ周期発生器、１２４・・・補助周期発生器、１２６・・・周期設定メモリ、１２８・・・周期設定レジスタ、１３０・・・パターン発生器、１４０・・・選択部、１５０・・・タイミング発生器、１５２・・・タイミング発生部、１５４・・・レジスタ、１６０・・・入出力部、１６２・・・波形成形器、１６４・・・ドライバ、１６６・・・比較器、１６８・・・コンパレータ、１７０・・・フェイルメモリ、１８０・・・切替禁止部、２００・・・ＤＵＴ
【発明を実施するための最良の形態】
【００１４】
以下、発明の実施の形態を通じて本発明の一側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。又実施形態の中で説明されている全特徴の組み合わせが発明の解決に必須であるとは限らない。【００１５】
図１は、本実施形態に係る試験装置１００の構成をＤＵＴ２００と共に示す。試験装置１００は、被試験デバイスとしてＤＵＴ２００を試験する。ＤＵＴ２００として、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）もしくはフラッシュメモリ等のメモリＬＳＩ、ロジックＩＣまたはロジックＬＳＩ等が例示できる。【００１６】
試験装置１００は、１または複数のＤＵＴ２００を試験する。試験装置１００は、制御装置１１０と、メイン周期発生器１２０と、サブ周期発生器１２２と、補助周期発生器１２４と、周期設定メモリ１２６と、周期設定レジスタ１２８と、パターン発生器１３０と、選択部１４０−１〜１４０−ｎと、タイミング発生器１５０−１〜１５０−ｎと、入出力部１６０−１〜１６０−ｎとを含む。なお、選択部１４０−１〜１４０−ｎ等同種の部材の符号はＸＸＸ−Ｙのように主数ＸＸＸと添え数Ｙとをハイフン「−」でつないで表現している。以下本明細書において同種の部材を個々に区別しない場合には、単に選択部１４０のように主数だけを符号として示す。【００１７】
制御装置１１０は、たとえばコンピュータシステムであり、プログラムに基づいてＤＵＴ２００の試験を制御する。特に制御装置１１０は、メイン周期発生器１２０またはサブ周期発生器１２２の何れかの周期発生器が発生した試験周期を選択部１４０で選択するときに用いる選択信号ＳＥＬを生成する。【００１８】
メイン周期発生器１２０は、ＤＵＴ２００を試験する試験周期を示すメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤを発生する。メイン周期発生器１２０は、メイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤによって、試験に含まれる各試験サイクルの周期（試験周期）を定める。メイン周期発生器１２０は、各試験周期を同一の長さとしてもよく、試験周期毎に異なる長さとしてもよい。すなわちメイン周期発生器１２０は、試験周期毎に異なる長さの試験周期を示すメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤを発生しうる可変周期発生器であってもよい。メイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤは、後に説明する選択部１４０によって選択された場合には、当該選択部に対応する試験端子ごとのタイミング発生器１５０および入出力部１６０に供給される試験周期信号ＰＥＲＩＯＤになる。【００１９】
サブ周期発生器１２２は、ＤＵＴ２００を試験する試験周期を示すサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤを発生する。サブ周期発生器１２２は、サブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤによって、試験に含まれる各試験サイクルの周期（試験周期）を定める。サブ周期発生器１２２は、メイン周期発生器１２０と同様に試験周期ごとに異なる長さの試験周期を発生可能なものであってよく、各試験周期を予め設定された同一の長さとするメイン周期発生器１２０と比較してより簡易な構成をとってもよい。すなわちサブ周期発生器１２２は、予め設定された長さの試験周期を示すサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤを発生する固定周期発生器であってもよい。サブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤは、後に説明する選択部１４０によって選択された場合には、当該選択部に対応する試験端子ごとのタイミング発生器１５０および入出力部１６０に供給される試験周期信号ＰＥＲＩＯＤになる。【００２０】
メイン周期発生器１２０およびサブ周期発生器１２２は、複数の試験端子を含む端子グループごとに備えられる。メイン周期発生器１２０およびサブ周期発生器１２２が発生するメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤおよびサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤは、試験装置１００の各部を動作させる基準クロックの整数倍に整数未満の値を加えた値とすることができる。またメイン周期発生器１２０およびサブ周期発生器１２２は、制御装置１１０からのスタート信号によって、そのスタートのタイミングを同期させることができる。なお、試験周期は、ＤＵＴ２００に供給する試験信号またはＤＵＴ２００から出力される出力信号の１サイクル期間、すなわちドライバ制御またはコンパレータ制御のサイクルとすることができる。【００２１】
補助周期発生器１２４は、メイン周期発生器１２０およびサブ周期発生器１２２が発生する試験周期信号の最小公倍数の補助試験周期信号ＳＵＰを発生する。また補助周期発生器１２４は、同期信号ＳＹＮＣを発生できる。補助周期発生器１２４は同期信号ＳＹＮＣにより、メイン周期発生器１２０およびサブ周期発生器１２２とスタートのタイミングを同期させることができる。この場合、メイン周期発生器１２０、サブ周期発生器１２２および補助周期発生器１２４は、同期して試験周期および試験周期の最小公倍数の周期の発生を開始できる。なお、メイン周期発生器１２０、サブ周期発生器１２２および補助周期発生器１２４のスタートタイミングの同期は、同期信号ＳＹＮＣによらず、制御装置１１０からのスタート信号によってとることができる。【００２２】
周期設定メモリ１２６は、メイン周期発生器１２０が発生すべき試験周期の長さを記憶する。当該試験周期の長さは、後に説明するパターン発生器１３０が発生する試験パターンに含まれる周期情報の各値に対応して選択される。すなわちメイン周期発生器１２０は、周期設定メモリ１２６に記憶された試験周期の長さを試験パターンに含まれる周期情報に基づいて選択する。そしてメイン周期発生器１２０は、選択された当該試験周期の長さに応じてメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤを発生する。【００２３】
周期設定レジスタ１２８は、サブ周期発生器１２２が発生すべき試験周期の長さを記憶する。周期設定レジスタ１２８が記憶する試験周期の長さは固定の値とすることができる。サブ周期発生器１２２は、周期設定レジスタ１２８に記憶された試験周期の長さに応じたサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤを発生する。【００２４】
パターン発生器１３０は、メイン周期発生器１２０が発生する試験周期毎に、ＤＵＴ２００を試験するための試験パターンおよび当該試験パターンにより生成される試験信号がＤＵＴ２００に供給されることによって出力に期待される出力信号のパターンである期待値パターンを発生する。本明細書において試験パターンおよび期待値パターンを総称して「パターンＰＡＴＴＥＲＮ」という。またパターン発生器１３０はパターンＰＡＴＴＥＲＮに対応するタイミングセットＴＳを生成する。生成したパターンＰＡＴＴＥＲＮおよびタイミングセットＴＳは、後に説明するタイミング発生器１５０に供給する。パターン発生器１３０として、試験プログラムの命令列に従って対応する試験パターンを生成するシーケンシャル・パターン・ジェネレータ、あるいは予め定められたアルゴリズムに基づいて試験パターンを生成するアルゴリズミック・パターン・ジェネレータが例示できる。【００２５】
選択部１４０は、メイン周期発生器１２０が発生したメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤおよびサブ周期発生器１２２が発生したサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤのいずれかを選択する。選択した信号は試験周期信号ＰＥＲＩＯＤとして対応するタイミング発生器１５０に供給する。メイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤおよびサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤの何れを選択するかは制御装置１１０からの選択信号ＳＥＬに基づく。また、選択部１４０は、補助周期発生器１２４が発生する補助試験周期信号ＳＵＰを受け、当該補助試験周期信号ＳＵＰに同期してメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤおよびサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤを切り替える。【００２６】
図２は本実施形態のタイミング発生器１５０の一例を示す。タイミング発生器１５０は、試験周期信号ＰＥＲＩＯＤに応じた試験周期で、試験パターンＰＡＴＴＥＲＮ＿Ｄ、期待値パターンＰＡＴＴＥＲＮ＿Ｃ、タイミング信号ＴＩＭＩＮＧおよびストローブ信号ＳＴＲＢを入出力部１６０に供給する。試験パターンＰＡＴＴＥＲＮ＿Ｄは、ＤＵＴ２００に供給する試験信号を生成するためのパターンであってよく、期待値パターンＰＡＴＴＥＲＮ＿Ｃは、後に説明する比較部でＤＵＴ２００からの出力信号との比較に用いる期待値のパターンであってよい。タイミング信号ＴＩＭＩＮＧは、ＤＵＴ２００に供給する試験信号のタイミングを示す信号であってよい。ストローブ信号ＳＴＲＢは、ＤＵＴ２００からの出力信号を比較するタイミングを示す信号であってよい。【００２７】
タイミング発生器１５０は、タイミング発生部１５２とレジスタ１５４とを有する。タイミング発生部１５２は、タイミングセットＴＳに基づきタイミング信号ＴＩＭＩＮＧおよびストローブ信号ＳＴＲＢを発生する。レジスタ１５４は、試験周期信号ＰＥＲＩＯＤとしてサブ周期発生器１２２が発生したサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤが選択された場合に参照されるパターンおよびタイミングセットを記憶する。【００２８】
タイミング発生器１５０は、試験周期信号ＰＥＲＩＯＤとしてメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤが選択された場合には、パターン発生器１３０からのパターンＰＡＴＴＥＲＮおよびタイミングセットＴＳを用いて試験パターンＰＡＴＴＥＲＮ＿Ｄ等を生成する。またタイミング発生器１５０は、試験周期信号ＰＥＲＩＯＤとしてサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤが選択された場合には、レジスタ１５４に記憶されたパターンＰＡＴＴＥＲＮおよびタイミングセットＴＳを用いて試験パターンＰＡＴＴＥＲＮ＿Ｄ等を生成する。【００２９】
図３は、本実施形態の入出力部１６０の一例を示す。入出力部１６０は、ＤＵＴ２００が備える複数の試験端子に対応して設けられる。入出力部１６０は、それぞれが供給される試験周期信号ＰＥＲＩＯＤに応じて、対応する試験端子に対して試験信号を出力しまたは対応する試験端子から出力される出力信号を入力する。入出力部１６０は、波形成形器１６２と、ドライバ１６４と、比較器１６６と、コンパレータ１６８とを有する。【００３０】
波形成形器１６２は、パターン発生器１３０またはレジスタ１５４から供給された試験パターンＰＡＴＴＥＲＮ＿Ｄを波形成形する。波形成形器１６２は、試験パターンＰＡＴＴＥＲＮ＿Ｄに基づく波形成形後の信号をドライバ１６４に供給する。ドライバ１６４は、波形成形器１６２から入力された波形成形後の信号をタイミング信号ＴＩＭＩＮＧに示すタイミングで論理値Ｈまたは論理値Ｌにドライブして試験信号を生成する。生成した試験信号はＤＵＴ２００に供給する。【００３１】
比較器１６６は、パターン発生器１３０またはレジスタ１５４から供給された期待値パターンＰＡＴＴＥＲＮ＿Ｃとコンパレータ１６８からの出力との一致／不一致を判断する。比較器１６６は、当該判断の結果をフェイルメモリ１７０に出力する。コンパレータ１６８は、ＤＵＴ２００からの出力信号をストローブ信号ＳＴＲＢの示すタイミングで取得する。コンパレータ１６８は、取得した信号を比較器１６６に出力する。フェイルメモリ１７０は、比較器１６６による比較結果を記憶する。【００３２】
以上のように、本実施形態の試験装置１００では、複数の試験端子ごとにメイン周期発生器１２０とサブ周期発生器１２２とを有する。そして各周期発生器が発生するメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤとサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤとは選択部１４０によって選択されて、試験端子ごとのタイミング発生器１５０および入出力部１６０に供給される。このため、本実施形態の試験装置１００では、試験端子ごとにメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤまたはサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤの何れかを選択して適用できる。この結果、非同期で異なる周期の入出力を持つようなデバイスの試験においても、試験端子を無駄にすることがなく、また試験端子を効率よく配置できる。【００３３】
また、本実施形態の試験装置１００では、メイン周期発生器１２０は、試験周期ごとに異なる長さの試験周期を示すメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤを発生する可変周期発生器とする。一方、サブ周期発生器１２２は、予め設定された長さの試験周期を示すサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤを発生する固定周期発生器とする。このため、メイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤを、たとえばＰＬＬで逓倍あるいは分周等した後のクロックに同期するデータ出力端子に対応する入出力端子に適用でき、またサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤを、たとえばＰＬＬで逓倍する前のクロック入力端子に対応する入出力端子に適用できる。すなわち、クロック入力とこのクロックを逓倍または分周等する信号に同期する入出力を有するようなＤＵＴに適用して好適な試験装置１００を提供できる。【００３４】
また、本実施形態の試験装置１００では、メイン周期発生器１２０が発生すべき試験周期の長さは周期設定メモリ１２６に記憶する。一方、サブ周期発生器１２２が発生すべき試験周期の長さは周期設定レジスタ１２８に記憶する。この結果、周期設定メモリ１２６には複数の試験周期の長さを記憶してメイン周期発生器１２０が可変周期発生器となることを実現できる。一方、周期設定レジスタ１２８には単一の試験周期の長さを記憶してサブ周期発生器１２２が固定周期発生器となることを実現できる。周期設定レジスタ１２８は単なるレジスタであり回路規模の増大を抑制して試験装置１００の製造コストを抑制できる。【００３５】
図４は、本実施形態の試験装置１００において、各周期発生器が発生する試験周期信号の例を示す。図４において、上から順に、メイン周期発生器１２０が発生するメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤ、サブ周期発生器１２２が発生するサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤおよび補助周期発生器１２４が発生する補助試験周期信号ＳＵＰのタイミングを示す。【００３６】
メイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤ、サブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤおよび補助試験周期信号ＳＵＰは、各々周期Ｔｍａｉｎ、周期Ｔｓｕｂ、周期Ｔｓｕｐを有する。周期Ｔｍａｉｎは周期Ｔｓｕｂの２／３になり、周期Ｔｓｕｐの１／３になる。すなわち、周期Ｔｍａｉｎを２とすれば周期Ｔｓｕｂは３、周期Ｔｓｕｐは６になり、周期Ｔｓｕｐは周期Ｔｍａｉｎと周期Ｔｓｕｂの最小公倍数になる。また、各試験周期信号はそのスタートが同期しており、このような同期は、前記した補助周期発生器１２４からの同期信号ＳＹＮＣによりとることができる。【００３７】
周期Ｔｓｕｐを周期Ｔｍａｉｎおよび周期Ｔｓｕｂの最小公倍数にすることにより、補助試験周期信号ＳＵＰの立ち上がりのタイミングをメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤおよびサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤの立ち上がりのタイミングに同期させることができる。図４において、補助試験周期信号ＳＵＰの立ち上がりタイミングｔ１、ｔ２、ｔ３は何れもメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤおよびサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤの立ち上がりのタイミングに同期している。このように各試験周期信号を同期させることにより、補助試験周期信号ＳＵＰに立ち上がりのタイミング（ｔ１、ｔ２、ｔ３等）でメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤとサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤとを切り替えることができる。前記したタイミングｔ１、ｔ２、ｔ３等では、メイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤおよびサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤは何れも論理値Ｈであり、試験周期信号を切り替えることに不都合はない。【００３８】
以上の通り、本実施形態の試験装置１００によれば、試験端子ごとにメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤまたはサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤを選択して適用できる。この結果、試験端子の無駄をなくすことができる。また試験端子を有効に配置できる。【００３９】
なお、本実施形態の試験装置１００において、選択部１４０でのメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤおよびサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤの選択は、補助試験周期信号ＳＵＰに同期して切り替えられる例を説明した。しかし、選択部１４０でのメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤおよびサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤの選択は任意のタイミングで切り替えることができる。ただし、メイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤが論理値Ｈに立ち上がった直後に論理値Ｌの状態にあるサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤに切り替えられるような場合には、試験周期信号が論理値Ｈになった直後に論理値Ｌに戻ることになる。実施の態様によっては試験信号の干渉等好ましくない現象を招来する可能性があるから、このような場合にとり得る対策の一例を次に説明する。【００４０】
図５は、選択部１４０に切替禁止部１８０を備える例を示す。切替禁止部１８０は、メイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤに基づく試験周期の開始、すなわちメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤが論理値Ｌから論理値Ｈになったことを検知する。そして、切替禁止部１８０は、当該試験周期の開始（論理値Ｈになった時）から予め定められた禁止期間の間、選択部１４０がメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤからサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤに切り替えることを禁止する。メイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤからサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤへの切り替えの禁止は、選択信号ＳＥＬを当該禁止期間の間イネーブルにすることにより実現できる。【００４１】
図６は、当該禁止期間が設けられた場合のメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤおよびサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤのタイミングの一部を示す。時間ｔｓでメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤが論理値Ｌから論理値Ｈになる。すなわちメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤによる試験周期が開始される。この時間ｔｓにおいて切替禁止部１８０は、当該メイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤの変化を検知して、禁止期間Ｔｐをセットする。そして禁止期間Ｔｐの間サブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤへの切り替えが禁止される。【００４２】
この禁止される様子を図６の破線および×印で示している。一方、禁止期間Ｔｐの経過後にはサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤへの切り替えが行える。このサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤへの切り替えが行える様子を図６の実線および○印で示している。【００４３】
仮に図６の破線で示すようなサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤであった場合、試験周期信号が短時間の間に急激に変化してサージ等好ましくない現象を生じる可能性がある。しかし、切替禁止部１８０を備える本例の場合にはそのような不都合はない。一方、禁止期間Ｔｐを経過した後には、図６の実線で示すようなサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤに切り替えたとしても短期間の間に論理値Ｈから論理値Ｌに試験周期信号が変化するわけではない。よってサージ等好ましくない現象を生じる可能性は低い。このように、切替禁止部１８０を備えることにより、任意のタイミングでメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤからサブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤに切り替えられる場合であっても、サージ等好ましくない現象の発生を防止することができる。【００４４】
なお、切替禁止部１８０は、サブ試験周期信号ＳＵＢ＿ＰＥＲＩＯＤからメイン試験周期信号ＭＡＩＮ＿ＰＥＲＩＯＤに切り替える場合にも同様に適用できる。また、前記例では切り替えの指定は選択信号ＳＥＬによって為される例を示しているが、試験パターンによって指定されてもよい。【００４５】
以上、本発明の一側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。【００４６】
たとえば、前記した実施形態では、サブ周期発生器１２２は固定周期の周期発生器として例示している。しかし、サブ周期発生器１２２は、メイン周期発生器１２０と同様に可変周期の周期発生器としてもよい。【００４７】
また、試験装置１００は、試験対象となる被試験回路と共に同一の電子デバイスに設けられた試験回路であってもよい。当該試験回路は、電子デバイスのＢＩＳＴ回路等として実現され、被試験回路を試験することにより電子デバイスの診断等を実施する。これにより、当該試験回路は、被試験回路となる回路が、電子デバイスとしての本来の目的に従った正常な動作または機能を実現できるかどうかをチェックすることができる。【００４８】
また、試験装置１００は、試験対象となる被試験回路と同一のボードまたは同一の装置内に設けられた試験回路であってもよい。このような試験回路も、上述のように被試験回路が本来の目的に従った正常な動作または機能を実現できるかどうかをチェックすることができる。【００４９】
上記説明から明らかなように、本発明の一実施形態によれば、試験端子の無駄を無くすことができる「試験装置および電子デバイス」を実現することができる。また試験端子を効率的に配置できる「試験装置および電子デバイス」を実現することができる。【００５０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【図１】
2008126607.tif 000003
【図２】
2008126607.tif 000004
【図３】
2008126607.tif 000005
【図４】
2008126607.tif 000006
【図５】
2008126607.tif 000007
【図６】
2008126607.tif 000008
【国際調査報告】
2008126607.tif 000009
2008126607.tif 000010
2008126607.tif 000011
2008126607.tif 000012
2008126607.tif 000013