(57)【要約】  内部回路(151)は内部信号送受信用回路(102)との間にしかタイミング制約が存在せず、外部信号受信用回路(101)との間にタイミング制約が存在しない。このため、外部信号受信用回路(101)は、内部回路(151)のタイミング制約の影響を受けないレイアウト配置が可能になる。これにより、外部信号受信用回路(101)は、外部信号受信用回路(101)と外部クロック端子(154)または外部データ端子(155)との間に存在するタイミング制約を満足できるように、外部信号受信用回路(101)と外部クロック端子(154)との距離、及び外部信号受信用回路(101)と外部データ端子(155)との距離を短くするようなレイアウトが可能になることで、ＡＣクロック信号とＡＣデータ信号との間に発生するタイミング制約を容易に満足できるようになる。
2008056468.tif 000002
【特許請求の範囲】
【請求項１】
ＡＣクロック信号とＡＣデータ信号を外部から入力するための回路を有する半導体集積回路であって、
前記半導体集積回路の外部から入力されたＡＣデータ信号を受信する外部信号受信用回路と、
前記半導体集積回路の内部回路において発生された信号を受信、および／または、前記内部回路に信号を送信する内部信号送受信用回路と、
前記外部信号受信用回路の出力信号を前記内部信号送受信用回路の入力信号に伝えるためのデータ信号配線と、
前記半導体集積回路の外部から入力されたＡＣクロック信号を前記外部信号受信用回路と前記内部信号送受信用回路とに供給するＡＣクロック信号配線とを備えている、
ことを特徴とする半導体集積回路。
【請求項２】
請求項１において、
前記外部信号受信用回路は、
前記半導体集積回路の外部から入力された前記ＡＣデータ信号を受信するための外部信号受信用フリップフロップを備え、
前記ＡＣデータ信号を前記外部信号受信用フリップフロップでラッチした信号は前記データ信号配線を経由して前記内部信号送受信用回路に送信され、
前記半導体集積回路の外部から入力された前記ＡＣクロック信号は前記ＡＣクロック信号配線を経由して前記外部信号受信用フリップフロップに供給される、
ことを特徴とする半導体集積回路。
【請求項３】
請求項１において、
前記内部信号送受信用回路は、
前記データ信号配線を経由して送信された前記外部信号受信用回路の出力信号を受信するための内部信号送受信用フリップフロップを備え、
前記半導体集積回路の外部から入力された前記ＡＣクロック信号は前記ＡＣクロック信号配線を経由して前記内部信号送受信用フリップフロップに供給される、
ことを特徴とする半導体集積回路。
【請求項４】
請求項２もしくは３において、
前記外部信号受信用フリップフロップまたは前記内部信号送受信用フリップフロップと、前記データ信号配線とが複数存在する、
ことを特徴とする半導体集積回路。
【請求項５】
請求項２から４のいずれか１つにおいて、
前記外部信号受信用フリップフロップまたは前記内部信号送受信用フリップフロップの代わりに、クロック信号に同期して動作する回路、あるいは回路要素を備える、
ことを特徴とする半導体集積回路。
【請求項６】
請求項１から５のいずれか１つにおいて、
前記外部信号受信用回路に接続される前記ＡＣクロック信号配線のクロックレイテンシは、前記内部信号送受信用回路に接続される前記ＡＣクロック信号配線のクロックレイテンシよりも短い、
ことを特徴とする半導体集積回路。
【請求項７】
請求項６において、
前記外部信号受信用回路の出力信号と前記内部信号送受信用回路の入力信号とを接続している前記データ信号配線にタイミング緩和回路が挿入されている、
ことを特徴とする半導体集積回路。
【請求項８】
請求項７において、
前記タイミング緩和回路は、
タイミングを遅延させる遅延バッファ、反転ラッチ、反転フリップフロップのいずれかである、
ことを特徴とする半導体集積回路。
【請求項９】
請求項１から８のいずれか１つにおいて、
複数の前記ＡＣクロック信号のいずれかを選択可能な外部信号受信用クロックセレクタと内部信号送受信用クロックセレクタを備え、
前記外部信号受信用クロックセレクタの出力信号が前記外部信号受信用回路に入力され、
前記内部信号送受信用クロックセレクタの出力信号が前記内部信号送受信用回路に入力される、
ことを特徴とする半導体集積回路。
【請求項１０】
請求項９において、
前記外部信号受信用クロックセレクタは、
前記半導体集積回路の内部で発生した内部クロック信号と複数の前記ＡＣクロック信号の中からいずれか１つのクロック信号を選択して前記外部信号受信用回路に供給する機能を有し、
前記内部信号送受信用クロックセレクタは、
前記内部クロック信号と複数の前記ＡＣクロック信号の中からいずれか１つのクロック信号を選択して前記内部信号送受信用回路に供給する機能を有する、
ことを特徴とする半導体集積回路。
【請求項１１】
請求項１から１０のいずれか１つにおいて、
複数の前記外部信号受信用回路と、
複数の前記外部信号受信用回路の出力信号のいずれかを選択可能な外部信号受信選択回路とを備え、
前記外部信号受信選択回路の出力信号が前記内部信号送受信回路に入力されている、
ことを特徴とする半導体集積回路。
【請求項１２】
請求項１から１１のいずれか１つに記載の半導体集積回路のレイアウト手法であって、
前記外部信号受信用回路を前記半導体集積回路の外部データ端子あるいは外部クロック端子の近傍に配置するための外部信号受信用回路配置工程と、
前記内部信号送受信用回路を前記半導体集積回路の任意の場所に配置するための内部信号送受信用回路配置工程と、
前記外部クロック端子から前記外部信号受信用回路の間に接続されている前記ＡＣクロック信号配線および／または前記外部信号受信用クロックセレクタを前記外部クロック端子の近傍に配置配線するための外部信号受信用クロック回路配置工程と、
前記外部クロック端子から前記内部信号送受信用回路の間に接続されている前記ＡＣクロック信号配線および／または前記内部信号送受信用クロックセレクタを配置配線するための内部信号送受信用クロック回路配置工程とを備える、
ことを特徴とする半導体集積回路のレイアウト手法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＣクロック信号とＡＣデータ信号を外部から入力するための回路を有する半導体集積回路、及び当該半導体集積回路のレイアウト手法に関するものであり、特にＡＣクロック信号とＡＣデータ信号との間に発生するタイミング制約を容易に満足させるための技術に関するものである。
【背景技術】
【０００２】
半導体集積回路では半導体集積回路の外部からクロック信号とデータ信号を入力し、半導体集積回路内で外部から入力されたデータ信号を外部から入力されたクロック信号、もしくは半導体集積回路内部で発生したクロック信号に同期して信号処理する。このため半導体集積回路には、半導体集積回路の外部からクロック信号とデータ信号とを入力するための回路を有する。【０００３】
図８は半導体集積回路の外部からクロック信号とデータ信号を入力するための回路を有する、従来の半導体集積回路の構成図である。図８において、１１は外部信号受信用回路、５１は内部回路、５２はＡＣクロック信号配線、５３はＡＣデータ信号配線、５４は外部クロック端子、５５は外部データ端子、５６は内部回路送信データ信号配線、５７は内部回路受信データ信号配線である。【０００４】
ＡＣデータ信号配線５３は、外部データ端子５５から入力されたＡＣデータ信号を外部信号受信用回路１１に伝えるためのものである。【０００５】
ＡＣクロック信号配線５２は、外部クロック端子５４から入力されたＡＣクロック信号を外部信号受信用回路１１に伝えるためのものである。【０００６】
内部回路送信データ信号配線５６は、内部回路５１で発生した内部信号を外部信号受信用回路１１に伝えるためのものである。【０００７】
内部回路受信データ信号配線５７は、外部信号受信用回路１１の出力信号を内部回路５１に伝えるためのものである。【０００８】
外部信号受信用回路１１は、ＡＣデータ信号配線５３を経由して伝えられたＡＣデータ信号と、内部回路送信データ信号配線５６を経由して伝えられた内部信号とを、ＡＣクロック信号配線５２を経由して伝えられたＡＣクロック信号に同期して処理し、内部回路５１に出力信号を伝える。【０００９】
ここで、ＡＣデータ信号はＡＣクロック信号に同期して処理される回路構成になっているために、ＡＣデータ信号が半導体集積回路外部から入力されるタイミングはＡＣクロック信号が半導体集積回路外部から入力されるタイミングより、ある一定以上の大きさより差が発生してはいけないというタイミング制約が生じる。【００１０】
この制約を満たすために、ＡＣデータ信号が通過するＡＣデータ信号配線５３の遅延時間と、ＡＣクロック信号が通過するＡＣクロック信号配線５２の遅延時間との差を、ある一定の大きさ以内になるように、半導体集積回路をレイアウトしなければならない。【００１１】
しかし近年、半導体集積回路の微細化や高速化が進んでいる。このため、ＡＣクロック信号の周波数が高いために、ＡＣクロック信号とＡＣデータ信号との間に許されるタイミング誤差が小さくなって来た。また、ＡＣクロック信号配線５２やＡＣデータ信号配線５３は、製造上あるいは電源ノイズ等による信号品質劣化による遅延時間ばらつきが大きくなって来ており、ＡＣクロック信号とＡＣデータ信号との間に許されるタイミング誤差を満足するための半導体集積回路のレイアウト工数や困難度の増加要因になっていた。【００１２】
このため、従来の半導体集積回路では外部信号受信用回路１１と外部データ端子５５、及び外部信号受信用回路１１と外部クロック端子５４との距離を短くするようなレイアウトを行うことで、ＡＣデータ信号配線５３の遅延時間、及びＡＣクロック信号配線５２の遅延時間を短くし、ＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約を容易に満たすことができるようにしていた（例えば特許文献１を参照）。
【特許文献１】特開2001-67864号公報（第３頁）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、外部信号受信用回路１１は内部回路５１とデータ信号の送受信を行うために、内部回路５１とのタイミング制約を満足させる必要がある。このため、外部信号受信用回路１１は内部回路５１とのタイミング制約、及びＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約の両方を満足できる位置にレイアウト配置しなければならない。【００１４】
このため、外部信号受信用回路１１は内部回路５１とのタイミング制約の影響を受け、外部信号受信用回路１１と外部データ端子５５、及び外部信号受信用回路１１と外部クロック端子５４との距離を短くするようなレイアウト配置を実施することができず、ＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約を満足するための半導体集積回路のレイアウト工数や困難度が減らないという問題があった。【００１５】
本発明は、前記の問題に着目してなされたものであり、内部回路とのタイミング制約の影響を受けずに、ＡＣクロック信号とＡＣデータ信号との間に発生するタイミング制約を容易に満足可能な半導体集積回路と、そのレイアウト手法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
この目的を解決するために、本発明にかかる半導体集積回路は、ＡＣクロック信号とＡＣデータ信号を外部から入力するための回路を有する半導体集積回路であって、前記半導体集積回路の外部から入力されたＡＣデータ信号を受信する外部信号受信用回路と、前記半導体集積回路の内部回路において発生された信号を受信、および／または、前記内部回路に信号を送信する内部信号送受信用回路と、前記外部信号受信用回路の出力信号を前記内部信号送受信用回路の入力信号に伝えるためのデータ信号配線と、前記半導体集積回路の外部から入力されたＡＣクロック信号を前記外部信号受信用回路と前記内部信号送受信用回路とに供給するＡＣクロック信号配線とを備えている、ことを特徴とする。【００１７】
また、上記半導体集積回路において、前記外部信号受信用回路は、前記半導体集積回路の外部から入力された前記ＡＣデータ信号を受信するための外部信号受信用フリップフロップを備え、前記ＡＣデータ信号を前記外部信号受信用フリップフロップでラッチした信号は前記データ信号配線を経由して前記内部信号送受信用回路に送信され、前記半導体集積回路の外部から入力された前記ＡＣクロック信号は前記ＡＣクロック信号配線を経由して前記外部信号受信用フリップフロップに供給される、ことを特徴とする。【００１８】
また、上記半導体集積回路において、前記内部信号送受信用回路は、前記データ信号配線を経由して送信された前記外部信号受信用回路の出力信号を受信するための内部信号送受信用フリップフロップを備え、前記半導体集積回路の外部から入力された前記ＡＣクロック信号は前記ＡＣクロック信号配線を経由して前記内部信号送受信用フリップフロップに供給される、ことを特徴とする。【００１９】
また、上記半導体集積回路において、前記外部信号受信用フリップフロップまたは前記内部信号送受信用フリップフロップと、前記データ信号配線とが複数存在する、ことを特徴とする。【００２０】
また、上記半導体集積回路において、前記外部信号受信用フリップフロップまたは前記内部信号送受信用フリップフロップの代わりに、クロック信号に同期して動作する回路、あるいは回路要素を備える、ことを特徴とする。【００２１】
また、上記半導体集積回路において、前記外部信号受信用回路に接続される前記ＡＣクロック信号配線のクロックレイテンシは、前記内部信号送受信用回路に接続される前記ＡＣクロック信号配線のクロックレイテンシよりも短い、ことを特徴とする。【００２２】
また、上記半導体集積回路において、前記外部信号受信用回路の出力信号と前記内部信号送受信用回路の入力信号とを接続している前記データ信号配線にタイミング緩和回路が挿入されている、ことを特徴とする。【００２３】
また、上記半導体集積回路において、前記タイミング緩和回路は、タイミングを遅延させる遅延バッファ、反転ラッチ、反転フリップフロップのいずれかである、ことを特徴とする。【００２４】
また、上記半導体集積回路において、複数の前記ＡＣクロック信号のいずれかを選択可能な外部信号受信用クロックセレクタと内部信号送受信用クロックセレクタを備え、前記外部信号受信用クロックセレクタの出力信号が前記外部信号受信用回路に入力され、前記内部信号送受信用クロックセレクタの出力信号が前記内部信号送受信用回路に入力される、ことを特徴とする。【００２５】
また、上記半導体集積回路において、前記外部信号受信用クロックセレクタは、前記半導体集積回路の内部で発生した内部クロック信号と複数の前記ＡＣクロック信号の中からいずれか１つのクロック信号を選択して前記外部信号受信用回路に供給する機能を有し、前記内部信号送受信用クロックセレクタは、前記内部クロック信号と複数の前記ＡＣクロック信号の中からいずれか１つのクロック信号を選択して前記内部信号送受信用回路に供給する機能を有する、ことを特徴とする。【００２６】
また、上記半導体集積回路において、複数の前記外部信号受信用回路と、複数の前記外部信号受信用回路の出力信号のいずれかを選択可能な外部信号受信選択回路とを備え、前記外部信号受信選択回路の出力信号が前記内部信号送受信回路に入力されている、ことを特徴とする。【００２７】
また、本発明にかかる半導体集積回路のレイアウト手法は、上記半導体集積回路のレイアウト手法であって、前記外部信号受信用回路を前記半導体集積回路の外部データ端子あるいは外部クロック端子の近傍に配置するための外部信号受信用回路配置工程と、前記内部信号送受信用回路を前記半導体集積回路の任意の場所に配置するための内部信号送受信用回路配置工程と、前記外部クロック端子から前記外部信号受信用回路の間に接続されている前記ＡＣクロック信号配線および／または前記外部信号受信用クロックセレクタを前記外部クロック端子の近傍に配置配線するための外部信号受信用クロック回路配置工程と、前記外部クロック端子から前記内部信号送受信用回路の間に接続されている前記ＡＣクロック信号配線および／または前記内部信号送受信用クロックセレクタを配置配線するための内部信号送受信用クロック回路配置工程とを備える、ことを特徴とする。
【発明の効果】
【００２８】
本発明によれば、ＡＣクロック信号とＡＣデータ信号との間に発生するタイミング制約を容易に満足させるために、外部信号受信用回路と外部データ端子、及び外部信号受信用回路と外部クロック端子との距離を短くするようなレイアウトを行うことが可能になる。
【図面の簡単な説明】
【００２９】
【図１】図１は、本発明の実施形態１における半導体集積回路の構成図である。
【図２】図２は、本発明の実施形態２における半導体集積回路の構成図である。
【図３】図３は、本発明の実施形態３における半導体集積回路の構成図である。
【図４】図４は、本発明の実施形態３における半導体集積回路のタイミングチャートである。
【図５】図５は、本発明の実施形態４における半導体集積回路の構成図である。
【図６】図６は、本発明の実施形態５における半導体集積回路の構成図である。
【図７】図７は、本発明の実施形態６における半導体集積回路のレイアウト手法の工程図である。
【図８】図８は、従来の半導体集積回路の構成図である。
【符号の説明】
【００３０】
１１  外部信号受信用回路
５１  内部回路
５２  ＡＣクロック信号配線
５３  ＡＣデータ信号配線
５４  外部クロック端子
５５  外部データ端子
５６  内部回路送信データ信号配線
５７  内部回路受信データ信号配線
１０１  外部信号受信用回路
１０２  内部信号送受信用回路
１０３  データ信号配線
１０４  外部信号受信用フリップフロップ
１０５  内部信号送受信用フリップフロップ
１５１  内部回路
１５２  ＡＣクロック信号配線
１５３  ＡＣデータ信号配線
１５４  外部クロック端子
１５５  外部データ端子
１５６  内部回路送信データ信号配線
１５７  内部回路受信データ信号配線
２０１  クロックツリー
３０１  タイミング緩和回路
３０２  反転フリップフロップ
５０１  外部信号受信用クロックセレクタ
５０２  内部信号送受信用クロックセレクタ
５０３  内部クロック生成回路
６０１  第１の外部信号受信用回路
６０２  第２の外部信号受信用回路
６０３  外部信号受信選択回路
６０４  第１の外部信号受信用クロックセレクタ
６０５  第２の外部信号受信用クロックセレクタ
６０６  第１の外部データ端子
６０７  第２の外部データ端子
６０８  第１の外部クロック端子
６０９  第２の外部クロック端子
７０１  外部信号受信用回路配置工程
７０２  内部信号送受信用回路配置工程
７０３  外部信号受信用クロック回路配置工程
７０４  内部信号送受信用クロック回路配置工程
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施形態について図面を参照しながら説明する。【００３２】
《発明の実施形態１》
図１は、本発明の実施形態１における半導体集積回路の構成図を示す。図１において、１０１は外部信号受信用回路、１０２は内部信号送受信用回路、１０３はデータ信号配線、１０４は外部信号受信用フリップフロップ、１０５は内部信号送受信用フリップフロップ、１５１は内部回路、１５２はＡＣクロック信号配線、１５３はＡＣデータ信号配線、１５４は外部クロック端子、１５５は外部データ端子、１５６は内部回路送信データ信号配線、１５７は内部回路受信データ信号配線である。【００３３】
外部信号受信用回路１０１は、外部データ端子１５５から入力されたＡＣデータ信号をＡＣデータ信号配線１５３を経由して受信し、外部クロック端子１５４から入力されたＡＣクロック信号に同期して外部信号受信用フリップフロップ１０４でラッチし、受信したＡＣデータ信号をデータ信号配線１０３に送信する構成になっている。【００３４】
内部信号送受信用回路１０２は、外部信号受信用回路１０１から送信されたＡＣデータ信号と内部信号生成回路１５１の出力信号とを、データ信号配線１０３、あるいは内部回路送信データ信号配線１５６を経由して受信し、ＡＣクロック信号に同期して内部信号送受信用フリップフロップ１０５でラッチし、受信したデータを内部回路受信データ信号配線１５７に送信する構成になっている。【００３５】
内部回路１５１は、ＡＣクロック信号に同期して、内部信号送受信用回路１０２から送信されたデータを受信、及び内部信号送受信用回路１０２にデータを送信する構成になっている。【００３６】
ＡＣクロック信号配線１５２は、外部クロック端子１５４から入力されたＡＣクロック信号を外部信号受信用回路１０１、内部信号送受信用回路１０２、内部回路１５１に供給する構成になっている。【００３７】
以下、図１の様に構成された半導体集積回路の動作について説明する。【００３８】
外部データ端子１５５より入力されたＡＣデータ信号はＡＣデータ信号配線１５３を経由し、外部クロック端子１５４より入力されたＡＣクロック信号はＡＣクロック信号配線１５２を経由して外部信号受信用回路１０１に伝えられる。ＡＣデータ信号は外部信号受信用フリップフロップ１０４においてＡＣクロック信号に同期してラッチされる。このため、外部信号受信用回路１０１はＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約の影響を受ける。【００３９】
外部信号受信用回路１０１においてＡＣクロック信号に同期してラッチされたＡＣデータ信号は、内部信号送受信用回路１０２に伝えられ、ＡＣクロック信号に同期してラッチされる。このため、外部信号受信用回路１０１と内部信号送受信用回路１０２との間にタイミング制約が発生する。【００４０】
内部信号送受信用回路１０２でＡＣクロック信号に同期してラッチされたＡＣデータ信号は、内部回路１５１に伝えられ、ＡＣクロック信号に同期してラッチされる。また、内部回路１５１でＡＣクロック信号に同期して発生した信号は、内部信号送受信用回路１０２に伝えられ、ＡＣクロック信号に同期してラッチされる。このため、内部信号送受信用回路１０２と内部回路１５１との間にタイミング制約が発生する。【００４１】
以上より、図１の様に構成された半導体集積回路には、外部信号受信用回路１０１と外部クロック端子１５４または外部データ端子１５５との間に存在するタイミング制約、外部信号受信用回路１０１と内部信号送受信用回路１０２との間に存在するタイミング制約、内部信号送受信用回路１０２と内部回路１５１との間に存在するタイミング制約の計３つのタイミング制約が存在する。【００４２】
しかしながら、内部回路１５１は内部信号送受信用回路１０２との間にしかタイミング制約が存在せず、外部信号受信用回路１０１との間にタイミング制約が存在しない。このため、外部信号受信用回路１０１は、内部回路１５１のタイミング制約の影響を受けないレイアウト配置が可能になる。【００４３】
従って、外部信号受信用回路１０１は、外部信号受信用回路１０１と外部クロック端子１５４または外部データ端子１５５との間に存在するタイミング制約を満足できるように、外部信号受信用回路１０１と外部クロック端子１５４との距離、及び外部信号受信用回路１０１と外部データ端子１５５との距離を短くするようなレイアウトが可能になる。【００４４】
なお、本実施形態では、外部信号受信用回路１０１として外部信号受信用フリップフロップ１０４、内部信号送受信用回路１０２として内部信号送受信用フリップフロップ１０５が使用されている構成について説明したが、外部信号受信用回路１０１あるいは内部信号送受信用回路１０２としてＳＲＡＭなどのＡＣクロック信号に同期して動作する回路、あるいは回路要素を使用した場合にも同様な効果が得られる。【００４５】
また、本実施形態では、内部信号送受信回路１０２と内部回路１５１との間に、内部回路送信データ信号配線１５６と内部回路受信データ信号配線１５７が共に存在する場合について説明したが、内部回路送信データ信号配線１５６と内部回路受信データ信号配線１５７はどちらか一方しか存在しない場合にも同様な効果が得られる。【００４６】
また、ＡＣデータ信号配線１５３、データ信号配線１０３、内部回路送信データ信号配線１５６、内部回路受信データ信号配線１５７は１本だけでなく複数本存在し、外部信号受信用フリップフロップ１０４、内部信号送受信用フリップフロップ１０５が複数個存在し、ＡＣクロック信号に同期して外部信号受信用回路１０１、内部信号送受信用回路１０２、内部回路１５１において動作する構成の場合においても同様な効果が得られる。【００４７】
《発明の実施形態２》
図２は、本発明の実施形態２における半導体集積回路の構成図を示す。図２において、２０１はクロックツリーである。図１との違いは、クロックツリー２０１が、外部クロック端子１５４と内部信号送受信用回路１０２、及び外部クロック端子１５４と内部回路１５１との間に存在するＡＣクロック信号配線１５２に挿入されていることである。【００４８】
以下、図２の様に構成された半導体集積回路の動作について説明する。【００４９】
外部クロック端子１５４から入力されたＡＣクロック信号は、クロックツリー２０１において信号遅延し、内部信号送受信回路１０２と内部回路１５１に入力される。したがって、外部信号受信用回路１０１に入力されるＡＣクロック信号配線１５２のクロックレイテンシは、内部信号送受信回路１０２と内部回路１５１に入力されるＡＣクロック信号配線１５２のクロックレイテンシよりも短く、内部信号送受信回路１０２と内部回路１５１に入力されるＡＣクロック信号のタイミングは、外部信号受信用回路１０１に入力されるＡＣクロック信号のタイミングより遅くなる。【００５０】
一般的な半導体集積回路のレイアウトでは、クロック信号に波形なまりが発生しないように同期回路に入力されるクロック信号のクロックレイテンシを揃えるために、クロック配線にクロックツリー２０１を挿入する手法が取られているが、クロック信号が供給される同期回路の数が増えるにつれてクロックツリー２０１における信号遅延時間が大きくなる傾向がある。【００５１】
一方、図２の様に構成された半導体集積回路では、外部信号受信用回路１０１に対してはクロックツリー２０１を挿入していない。このため、外部信号受信用回路１０１に入力されるＡＣクロック信号配線１５２のクロックレイテンシは、内部信号送受信回路１０２と内部回路１５１に含まれる同期回路の数が増えることによるクロックツリー２０１の信号遅延時間の増加の影響を受けない。したがって、内部信号送受信回路１０２と内部回路１５１に含まれる同期回路の数が増加した場合においても、ＡＣクロック信号配線１５２の遅延時間を短くするようなレイアウトが可能になり、ＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約を容易に満たすことができるようになるという効果がある。【００５２】
なお、本実施形態では、クロックツリー２０１を外部クロック端子１５４と内部回路１５１との間に存在するＡＣクロック信号配線１５２に挿入する場合について説明したが、クロックツリー２０１の代わりにバッファや遅延回路等、信号の時間的遅延を実現可能な素子や回路構造を持つものであれば同様な効果が得られる。【００５３】
また、クロックツリー２０１が使用されていないとしても、外部信号受信用回路１０１に入力されるＡＣクロック信号配線１５２のクロックレイテンシが、内部信号送受信回路１０２と内部回路１５１に入力されるＡＣクロック信号配線１５２のクロックレイテンシよりも短くなるような配線構造を持つ半導体集積回路であれば同様な効果が得られる。【００５４】
《発明の実施形態３》
図３は、本発明の実施形態３における半導体集積回路の構成図を示す。図３において、３０１はタイミング緩和回路、３０２は反転フリップフロップである。【００５５】
図２との違いは、タイミング緩和回路３０１がデータ信号配線１０３に挿入されていることである。タイミング緩和回路３０１は、外部信号受信用回路１０１から送信された信号を反転フリップフロップ３０２で、ＡＣクロック信号の反転信号に同期してラッチし、内部信号送受信用回路１０２に送信するように構成されている。【００５６】
また、外部クロック端子１５４からタイミング緩和回路３０１までのクロックレイテンシは、外部クロック端子１５４から外部信号受信用回路１０１までのクロックレイテンシと等しい、もしくは等しいと見なすことが可能なぐらい、差が小さいものとする。【００５７】
以下、図３の様に構成された半導体集積回路の動作について説明する。【００５８】
外部信号受信用回路１０１でＡＣクロック信号に同期して送信されたＡＣデータ信号は、ＡＣクロック信号の反転信号に同期して反転フリップフロップ３０２でラッチされ、内部信号送受信用回路１０２に送信される。内部信号送受信用回路１０２に送信されたＡＣデータ信号は、クロックツリー２０１によって信号遅延されたＡＣクロック信号に同期して、内部信号送受信用フリップフロップ１０５でラッチされる。【００５９】
図３の様に構成された半導体集積回路のタイミングチャートを図４に示す。【００６０】
外部信号受信用回路１０１に入力されたＡＣクロック信号の波形立ち上がりで送信されたＡＣデータ信号Ｄ１は次のＡＣクロック信号の波形立ち上がりまで保持される。ＡＣデータ信号Ｄ１は外部信号受信用回路１０１の次段に接続される回路において、ＡＣデータ信号Ｄ１を送信したＡＣクロック信号の波形立ち上がりの次の波形立ち上がりで取り込まないといけない。【００６１】
仮に図２における半導体集積回路の構成図に示すように、外部信号受信用回路１０１の次段が内部信号送受信用回路１０２であった場合、外部信号受信用回路１０１に対するＡＣクロック信号のクロックレイテンシが内部信号送受信用回路１０２に対するクロックレイテンシよりも短いために、内部信号送受信用回路１０２に入力されるＡＣクロック信号のタイミングは外部信号受信用回路１０１に入力されるＡＣクロック信号のタイミングより遅い。このために、内部信号送受信用回路１０２において、ＡＣデータ信号Ｄ１を送信したＡＣクロック信号の波形立ち上がりの次の波形立ち上がりでＡＣデータ信号Ｄ１を取り込むことができなくなる。【００６２】
これに対して、図３の様に構成された半導体集積回路では、外部信号受信用回路１０１で出力されたＡＣデータ信号Ｄ１が、タイミング緩和回路３０１においてＡＣクロック信号の反転信号で一度ラッチされるために、ＡＣデータ信号Ｄ１がＡＣクロック信号の半周期分だけ信号遅延する。この信号遅延がクロックツリー２０１におけるＡＣクロック信号遅延によるタイミング悪化を補償するため、内部信号送受信用回路１０２において、ＡＣデータ信号Ｄ１を送信したＡＣクロック信号の波形立ち上がりの次の波形立ち上がりでＡＣデータ信号Ｄ１を取り込むことが可能になる。【００６３】
なお、本実施形態では、タイミング緩和回路３０１が反転フリップフロップ３０２の場合について説明したが、反転フリップフロップ３０２の代わりに反転ラッチやバッファ、遅延回路等、信号の時間的遅延を実現可能な素子や回路構造を持つものであれば同様な効果が得られる。【００６４】
《発明の実施形態４》
図５は、本発明の実施形態４における半導体集積回路の構成図を示す。図５において、５０１は外部信号受信用クロックセレクタ、５０２は内部信号送受信用クロックセレクタ、５０３は内部クロック生成回路である。【００６５】
図３との違いは、外部クロック端子１５４が複数存在し、複数の外部クロック端子１５４から入力されたＡＣクロック信号、及び内部クロック生成回路５０３から出力された内部クロック信号が外部信号受信用クロックセレクタ５０１、及び内部信号送受信用クロックセレクタ５０２に入力されていることである。外部信号受信用クロックセレクタ５０１の出力信号は外部信号受信用回路１０１に入力され、内部信号送受信用クロックセレクタ５０２は内部信号送受信用回路１０２と内部回路１５１とに入力される。【００６６】
以下、図５の様に構成された半導体集積回路の動作について説明する。【００６７】
外部信号受信用クロックセレクタ５０１と内部信号送受信用クロックセレクタ５０２は、入力された複数の外部クロック端子１５４あるいは内部クロック生成回路５０３の出力信号のいずれかを選択する。ここで、外部信号受信用クロックセレクタ５０１が選択した入力クロック信号は内部信号送受信用クロックセレクタ５０２が選択した入力クロック信号と同じにしておく。例えば、外部信号受信用クロックセレクタ５０１がＡＣクロック信号を選択した場合は、内部信号送受信用クロックセレクタ５０２についても同じＡＣクロック信号を選択しておく。【００６８】
これにより、外部信号受信用クロックセレクタ５０１、及び内部信号送受信用クロックセレクタ５０２が選択した入力クロック信号は外部信号受信用回路１０１、内部信号送受信用回路１０２、内部回路１５１の全てに伝えられるため、複数のＡＣクロック信号が複数の外部クロック端子１５４から入力された場合においても、外部クロック端子１５４から外部信号受信用回路１０１までに接続されているＡＣクロック信号配線１５２の遅延時間を短くするようなレイアウトが可能になり、ＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約を容易に満たすことができるようになるという効果がある。【００６９】
なお、本実施形態では、外部信号受信用クロックセレクタ５０１と内部信号送受信用クロックセレクタ５０２に、複数の外部クロック端子１５４から入力されたＡＣクロック信号、及び内部クロック生成回路５０３から出力された内部クロック信号が入力される場合について説明したが、外部信号受信用クロックセレクタ５０１と内部信号送受信用クロックセレクタ５０２に複数の外部クロック端子１５４から入力されたＡＣクロック信号のみが入力される場合についても同様な効果が得られる。【００７０】
《発明の実施形態５》
図６は、本発明の実施形態５における半導体集積回路の構成図を示す。図６において、６０１は第１の外部信号受信用回路、６０２は第２の外部信号受信用回路、６０３は外部信号受信選択回路、６０４は第１の外部信号受信用クロックセレクタ、６０５は第２の外部信号受信用クロックセレクタ、６０６は第１の外部データ端子、６０７は第２の外部データ端子、６０８は第１の外部クロック端子、６０９は第２の外部クロック端子である。【００７１】
第１の外部信号受信用回路６０１の出力信号、及び第２の外部信号受信用回路６０２の出力信号はタイミング緩和回路３０１を経由して外部信号受信選択回路６０３に入力され、外部信号受信選択回路６０３の出力信号は内部信号送受信用回路１０２に入力される構成になっている。【００７２】
図５との違いは、図５に示した外部信号受信用回路１０１、外部クロック端子１５４、外部データ端子１５５、外部信号受信用クロックセレクタ５０１が図６においてはそれぞれ、第１の外部信号受信用回路６０１と第２の外部信号受信用回路６０２、第１の外部クロック端子６０８と第２の外部クロック端子６０９、第１の外部データ端子６０６と第２の外部データ端子６０７、第１の外部信号受信用クロックセレクタ６０４と第２の外部信号受信用クロックセレクタ６０５の２つが存在し、内部信号送受信用回路１０２の入力に、第１の外部信号受信用回路６０１の出力信号と第２の外部信号受信用回路６０２の出力信号のいずれかが入力される構成になっていることである。【００７３】
以下、図６の様に構成された半導体集積回路の動作について説明する。【００７４】
第１の外部信号受信用クロックセレクタ６０４と第２の外部信号受信用クロックセレクタ６０５と内部信号送受信用クロックセレクタ５０２は、第１の外部クロック端子６０８もしくは第２の外部クロック端子６０９から入力されたＡＣクロック信号、内部クロック生成回路５０３の出力信号のいずれかを選択する。【００７５】
ここで、第１の外部信号受信用クロックセレクタ６０４もしくは第２の外部信号受信用クロックセレクタ６０５が選択した入力クロック信号は内部信号送受信用クロックセレクタ５０２が選択した入力クロック信号と同じにしておく。例えば、第１の外部信号受信用クロックセレクタ６０４が第１の外部クロック端子６０８から入力されたＡＣクロック信号を選択した場合は、内部信号送受信用クロックセレクタ５０２についても同じＡＣクロック信号を選択しておく。【００７６】
これにより、第１の外部信号受信用クロックセレクタ６０４もしくは第２の外部信号受信用クロックセレクタ６０５が選択した入力クロック信号は、第１の外部信号受信用回路６０１もしくは第２の外部信号受信用回路６０２、内部信号送受信用回路１０２、内部回路１５１の全てに伝えられる。【００７７】
また、第１の外部クロック端子６０８から入力されたＡＣクロック信号は第１の外部信号受信用クロックセレクタ６０４を経由して第１の外部信号受信用回路６０１に入力され、第２の外部クロック端子６０９から入力されたＡＣクロック信号は第２の外部信号受信用クロックセレクタ６０５を経由して第２の外部信号受信用回路６０２に入力される。【００７８】
これにより、第１の外部クロック端子６０８から第１の外部信号受信用回路６０１までに接続されているＡＣクロック信号配線１５２の遅延時間を短くし、第１の外部データ端子６０６から第１の外部信号受信用回路６０１までに接続されているＡＣデータ信号１５３の遅延時間を短くするようなレイアウトが可能になるので、第１の外部クロック端子６０８と第１の外部データ端子６０６に対して、ＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約を容易に満たすことができるようになる。また、第２の外部クロック端子６０９から第２の外部信号受信用回路６０２までに接続されているＡＣクロック信号配線１５２の遅延時間を短くし、第２の外部データ端子６０７から第２の外部信号受信用回路６０２までに接続されているＡＣデータ信号１５３の遅延時間を短くするようなレイアウトが可能になるので、第２の外部クロック端子６０９と第２の外部データ端子６０７に対して、ＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約を容易に満たすことができるようになる。【００７９】
したがって、第１の外部クロック端子６０８もしくは第１の外部データ端子６０６と、第２の外部クロック端子６０９もしくは第１の外部データ端子６０７の配置位置が物理的に離れている場合においても、それぞれにおいてＡＣクロック信号配線１５２とＡＣデータ信号１５３を短くするようなレイアウトが可能になり、ＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約を容易に満たすことが出来るという効果がある。【００８０】
なお、本実施形態では、外部信号受信用回路６０１，６０２、外部クロック端子６０８，６０９、外部データ端子６０６，６０７、外部信号受信用クロックセレクタ６０４，６０５がそれぞれ２つ存在する場合について説明したが、３つ以上存在する場合においても同様の効果がある。【００８１】
《発明の実施形態６》
図７は、本発明の実施形態６における半導体集積回路のレイアウト手法の工程図を示す。図７において、７０１は外部信号受信用回路配置工程、７０２は内部信号送受信用回路配置工程、７０３は外部信号受信用クロック回路配置工程、７０４は内部信号送受信用クロック回路配置工程である。【００８２】
図７に示す半導体集積回路のレイアウト手法の工程図の各処理について、図６のように構成された半導体集積回路を例にして説明する。【００８３】
まず、外部信号受信用回路配置工程７０１において、第１の外部信号受信用回路６０１と第２の外部信号受信用回路６０２をそれぞれ、第１の外部データ端子６０６と第２の外部データ端子６０７あるいは第１の外部クロック端子６０８と第２の外部クロック端子６０９の近傍に配置する。これにより、ＡＣデータ信号について遅延時間が短くなるようなレイアウト配置が実現する。【００８４】
次に、内部信号送受信用回路配置工程７０２において、内部信号送受信用回路１０２、内部回路１５１、タイミング緩和回路３０１、外部信号受信選択回路６０３を、第１の外部信号受信用回路６０１あるいは第２の外部信号受信用回路６０２と内部信号送受信用回路１０２、及び内部信号送受信用回路１０２と内部回路１５１との間に存在するタイミング制約を満たせるように、半導体集積回路の任意の場所に配置する。これらの回路は第１の外部データ端子６０６、第２の外部データ端子６０７、第１の外部クロック端子６０８、第２の外部クロック端子６０９から入力されたＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約の影響を受けずに配置が可能である。【００８５】
次に、外部信号受信用クロック回路配置工程７０３において、第１の外部クロック端子６０８から第１の外部信号受信用回路６０１との間に接続されているＡＣクロック信号配線１５２と第１の外部信号受信用クロックセレクタ６０４を第１の外部クロック端子６０８の近傍に、及び第２の外部クロック端子６０９から第２の外部信号受信用回路６０２との間に接続されているＡＣクロック信号配線１５２と第２の外部信号受信用クロックセレクタ６０５を第２の外部クロック端子６０９の近傍に配置する。これにより、第１の外部信号受信用回路６０１と第２の外部信号受信用回路６０２に接続されているＡＣクロック信号について遅延時間が短くなるようなレイアウト配置が実現する。【００８６】
最後に、内部信号送受信用クロック回路配置工程７０４において、第１の外部クロック端子６０８あるいは第２の外部クロック端子６０９から内部信号送受信用回路１０２あるいは内部回路１５１との間に接続されているＡＣクロック信号配線１５２、内部信号送受信用クロックセレクタ５０２、クロックツリー２０１を配置配線する。これらの回路は、第１の外部データ端子６０６、第２の外部データ端子６０７、第１の外部クロック端子６０８、第２の外部クロック端子６０９から入力されたＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約の影響を受けずに配置が可能である。【００８７】
以上の様に本実施形態では、外部信号受信用回路配置工程７０１と外部信号受信用クロック回路配置工程７０３において、第１の外部クロック端子６０８、第２の外部クロック端子６０９、第１の外部データ端子６０６、第２の外部データ端子６０７から、第１の外部信号受信用回路６０１、第２の外部信号受信用回路６０２までの間に存在するタイミング制約を満足するための配置を行う。また、内部信号送受信用回路配置工程７０２と内部信号送受信用クロック回路配置工程７０４において、第１の外部信号受信用回路６０１、第２の外部信号受信用回路６０２から内部信号送受信用回路１０２まで、及び内部信号送受信用回路１０２と内部回路１５１との間に存在するタイミング制約を満足するための配置を行う。このように、半導体集積回路のタイミング制約を満足するための配置工程を、第１の外部データ端子６０６、第２の外部データ端子６０７、第１の外部クロック端子６０８、第２の外部クロック端子６０９に関係するタイミング制約を満足するための配置工程と、それらの端子に関係しないタイミング制約を満足するための配置工程とを別に備えていることにより、ＡＣクロック信号とＡＣデータ信号との間に発生するタイミング制約を容易に満足させるためのレイアウト配置が可能になるという効果がある。
【産業上の利用可能性】
【００８８】
本発明にかかる半導体集積回路とそのレイアウト手法は、内部回路とのタイミング制約の影響を受けずに、ＡＣクロック信号とＡＣデータ信号との間に発生するタイミング制約を容易に満足させるために、外部信号受信用回路と外部データ端子、及び外部信号受信用回路と外部クロック端子との距離を短くするようなレイアウトを行うことが可能になるという効果を有し、ＡＣクロック信号とＡＣデータ信号を外部から入力するための回路を有する半導体集積回路等として有用である。
【図１】
2008056468.tif 000003
【図２】
2008056468.tif 000004
【図３】
2008056468.tif 000005
【図４】
2008056468.tif 000006
【図５】
2008056468.tif 000007
【図６】
2008056468.tif 000008
【図７】
2008056468.tif 000009
【図８】
2008056468.tif 000010
【手続補正書】
【提出日】平成20年6月4日(2008.6.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＡＣクロック信号とＡＣデータ信号を外部から入力するための回路を有する半導体集積回路であって、
前記半導体集積回路の外部から入力されたＡＣデータ信号を受信する外部信号受信用回路と、
前記半導体集積回路の内部回路において発生された信号を受信、および／または、前記内部回路に信号を送信する内部信号送受信用回路と、
前記外部信号受信用回路の出力信号を前記内部信号送受信用回路の入力信号に伝えるためのデータ信号配線と、
前記半導体集積回路の外部から入力されたＡＣクロック信号を前記外部信号受信用回路と前記内部信号送受信用回路とに供給するＡＣクロック信号配線とを備えている、
ことを特徴とする半導体集積回路。
【請求項２】
請求項１において、
前記外部信号受信用回路は、
前記半導体集積回路の外部から入力された前記ＡＣデータ信号を受信するための外部信号受信用フリップフロップを備え、
前記ＡＣデータ信号を前記外部信号受信用フリップフロップでラッチした信号は前記データ信号配線を経由して前記内部信号送受信用回路に送信され、
前記半導体集積回路の外部から入力された前記ＡＣクロック信号は前記ＡＣクロック信号配線を経由して前記外部信号受信用フリップフロップに供給される、
ことを特徴とする半導体集積回路。
【請求項３】
請求項１において、
前記内部信号送受信用回路は、
前記データ信号配線を経由して送信された前記外部信号受信用回路の出力信号を受信するための内部信号送受信用フリップフロップを備え、
前記半導体集積回路の外部から入力された前記ＡＣクロック信号は前記ＡＣクロック信号配線を経由して前記内部信号送受信用フリップフロップに供給される、
ことを特徴とする半導体集積回路。
【請求項４】
請求項２もしくは３において、
前記外部信号受信用フリップフロップまたは前記内部信号送受信用フリップフロップと、前記データ信号配線とが複数存在する、
ことを特徴とする半導体集積回路。
【請求項５】
請求項２から４のいずれか１つにおいて、
前記外部信号受信用フリップフロップまたは前記内部信号送受信用フリップフロップの代わりに、クロック信号に同期して動作する回路、あるいは回路要素を備える、
ことを特徴とする半導体集積回路。
【請求項６】
請求項１から５のいずれか１つにおいて、
前記外部信号受信用回路に接続される前記ＡＣクロック信号配線のクロックレイテンシは、前記内部信号送受信用回路に接続される前記ＡＣクロック信号配線のクロックレイテンシよりも短い、
ことを特徴とする半導体集積回路。
【請求項７】
請求項６において、
前記外部信号受信用回路の出力信号と前記内部信号送受信用回路の入力信号とを接続している前記データ信号配線にタイミング緩和回路が挿入されている、
ことを特徴とする半導体集積回路。
【請求項８】
請求項７において、
前記タイミング緩和回路は、
タイミングを遅延させる遅延バッファ、反転ラッチ、反転フリップフロップのいずれかである、
ことを特徴とする半導体集積回路。
【請求項９】
請求項１から８のいずれか１つにおいて、
複数の前記ＡＣクロック信号のいずれかを選択可能な外部信号受信用クロックセレクタと内部信号送受信用クロックセレクタを備え、
前記外部信号受信用クロックセレクタの出力信号が前記外部信号受信用回路に入力され、
前記内部信号送受信用クロックセレクタの出力信号が前記内部信号送受信用回路に入力される、
ことを特徴とする半導体集積回路。
【請求項１０】
請求項９において、
前記外部信号受信用クロックセレクタは、
前記半導体集積回路の内部で発生した内部クロック信号と複数の前記ＡＣクロック信号の中からいずれか１つのクロック信号を選択して前記外部信号受信用回路に供給する機能を有し、
前記内部信号送受信用クロックセレクタは、
前記内部クロック信号と複数の前記ＡＣクロック信号の中からいずれか１つのクロック信号を選択して前記内部信号送受信用回路に供給する機能を有する、
ことを特徴とする半導体集積回路。
【請求項１１】
請求項１から１０のいずれか１つにおいて、
複数の前記外部信号受信用回路と、
複数の前記外部信号受信用回路の出力信号のいずれかを選択可能な外部信号受信選択回路とを備え、
前記外部信号受信選択回路の出力信号が前記内部信号送受信回路に入力されている、
ことを特徴とする半導体集積回路。
【請求項１２】
請求項１から１１のいずれか１つに記載の半導体集積回路のレイアウト手法であって、
前記外部信号受信用回路を前記半導体集積回路の外部データ端子あるいは外部クロック端子の近傍に配置するための外部信号受信用回路配置工程と、
前記内部信号送受信用回路を前記半導体集積回路の任意の場所に配置するための内部信号送受信用回路配置工程と、
前記外部クロック端子から前記外部信号受信用回路の間に接続されている前記ＡＣクロック信号配線および／または前記外部信号受信用クロックセレクタを前記外部クロック端子の近傍に配置配線するための外部信号受信用クロック回路配置工程と、
前記外部クロック端子から前記内部信号送受信用回路の間に接続されている前記ＡＣクロック信号配線および／または前記内部信号送受信用クロックセレクタを配置配線するための内部信号送受信用クロック回路配置工程とを備える、
ことを特徴とする半導体集積回路のレイアウト手法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＣクロック信号とＡＣデータ信号を外部から入力するための回路を有する半導体集積回路、及び当該半導体集積回路のレイアウト手法に関するものであり、特にＡＣクロック信号とＡＣデータ信号との間に発生するタイミング制約を容易に満足させるための技術に関するものである。
【背景技術】
【０００２】
半導体集積回路では半導体集積回路の外部からクロック信号とデータ信号を入力し、半導体集積回路内で外部から入力されたデータ信号を外部から入力されたクロック信号、もしくは半導体集積回路内部で発生したクロック信号に同期して信号処理する。このため半導体集積回路には、半導体集積回路の外部からクロック信号とデータ信号とを入力するための回路を有する。
【０００３】
図８は半導体集積回路の外部からクロック信号とデータ信号を入力するための回路を有する、従来の半導体集積回路の構成図である。図８において、１１は外部信号受信用回路、５１は内部回路、５２はＡＣクロック信号配線、５３はＡＣデータ信号配線、５４は外部クロック端子、５５は外部データ端子、５６は内部回路送信データ信号配線、５７は内部回路受信データ信号配線である。
【０００４】
ＡＣデータ信号配線５３は、外部データ端子５５から入力されたＡＣデータ信号を外部信号受信用回路１１に伝えるためのものである。
【０００５】
ＡＣクロック信号配線５２は、外部クロック端子５４から入力されたＡＣクロック信号を外部信号受信用回路１１に伝えるためのものである。
【０００６】
内部回路送信データ信号配線５６は、内部回路５１で発生した内部信号を外部信号受信用回路１１に伝えるためのものである。
【０００７】
内部回路受信データ信号配線５７は、外部信号受信用回路１１の出力信号を内部回路５１に伝えるためのものである。
【０００８】
外部信号受信用回路１１は、ＡＣデータ信号配線５３を経由して伝えられたＡＣデータ信号と、内部回路送信データ信号配線５６を経由して伝えられた内部信号とを、ＡＣクロック信号配線５２を経由して伝えられたＡＣクロック信号に同期して処理し、内部回路５１に出力信号を伝える。
【０００９】
ここで、ＡＣデータ信号はＡＣクロック信号に同期して処理される回路構成になっているために、ＡＣデータ信号が半導体集積回路外部から入力されるタイミングはＡＣクロック信号が半導体集積回路外部から入力されるタイミングより、ある一定以上の大きさより差が発生してはいけないというタイミング制約が生じる。
【００１０】
この制約を満たすために、ＡＣデータ信号が通過するＡＣデータ信号配線５３の遅延時間と、ＡＣクロック信号が通過するＡＣクロック信号配線５２の遅延時間との差を、ある一定の大きさ以内になるように、半導体集積回路をレイアウトしなければならない。
【００１１】
しかし近年、半導体集積回路の微細化や高速化が進んでいる。このため、ＡＣクロック信号の周波数が高いために、ＡＣクロック信号とＡＣデータ信号との間に許されるタイミング誤差が小さくなって来た。また、ＡＣクロック信号配線５２やＡＣデータ信号配線５３は、製造上あるいは電源ノイズ等による信号品質劣化による遅延時間ばらつきが大きくなって来ており、ＡＣクロック信号とＡＣデータ信号との間に許されるタイミング誤差を満足するための半導体集積回路のレイアウト工数や困難度の増加要因になっていた。
【００１２】
このため、従来の半導体集積回路では外部信号受信用回路１１と外部データ端子５５、及び外部信号受信用回路１１と外部クロック端子５４との距離を短くするようなレイアウトを行うことで、ＡＣデータ信号配線５３の遅延時間、及びＡＣクロック信号配線５２の遅延時間を短くし、ＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約を容易に満たすことができるようにしていた（例えば特許文献１を参照）。
【特許文献１】特開2001-67864号公報（第３頁）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、外部信号受信用回路１１は内部回路５１とデータ信号の送受信を行うために、内部回路５１とのタイミング制約を満足させる必要がある。このため、外部信号受信用回路１１は内部回路５１とのタイミング制約、及びＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約の両方を満足できる位置にレイアウト配置しなければならない。
【００１４】
このため、外部信号受信用回路１１は内部回路５１とのタイミング制約の影響を受け、外部信号受信用回路１１と外部データ端子５５、及び外部信号受信用回路１１と外部クロック端子５４との距離を短くするようなレイアウト配置を実施することができず、ＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約を満足するための半導体集積回路のレイアウト工数や困難度が減らないという問題があった。
【００１５】
本発明は、前記の問題に着目してなされたものであり、内部回路とのタイミング制約の影響を受けずに、ＡＣクロック信号とＡＣデータ信号との間に発生するタイミング制約を容易に満足可能な半導体集積回路と、そのレイアウト手法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
この目的を解決するために、本発明にかかる半導体集積回路は、ＡＣクロック信号とＡＣデータ信号を外部から入力するための回路を有する半導体集積回路であって、前記半導体集積回路の外部から入力されたＡＣデータ信号を受信する外部信号受信用回路と、前記半導体集積回路の内部回路において発生された信号を受信、および／または、前記内部回路に信号を送信する内部信号送受信用回路と、前記外部信号受信用回路の出力信号を前記内部信号送受信用回路の入力信号に伝えるためのデータ信号配線と、前記半導体集積回路の外部から入力されたＡＣクロック信号を前記外部信号受信用回路と前記内部信号送受信用回路とに供給するＡＣクロック信号配線とを備えている、ことを特徴とする。
【００１７】
また、上記半導体集積回路において、前記外部信号受信用回路は、前記半導体集積回路の外部から入力された前記ＡＣデータ信号を受信するための外部信号受信用フリップフロップを備え、前記ＡＣデータ信号を前記外部信号受信用フリップフロップでラッチした信号は前記データ信号配線を経由して前記内部信号送受信用回路に送信され、前記半導体集積回路の外部から入力された前記ＡＣクロック信号は前記ＡＣクロック信号配線を経由して前記外部信号受信用フリップフロップに供給される、ことを特徴とする。
【００１８】
また、上記半導体集積回路において、前記内部信号送受信用回路は、前記データ信号配線を経由して送信された前記外部信号受信用回路の出力信号を受信するための内部信号送受信用フリップフロップを備え、前記半導体集積回路の外部から入力された前記ＡＣクロック信号は前記ＡＣクロック信号配線を経由して前記内部信号送受信用フリップフロップに供給される、ことを特徴とする。
【００１９】
また、上記半導体集積回路において、前記外部信号受信用フリップフロップまたは前記内部信号送受信用フリップフロップと、前記データ信号配線とが複数存在する、ことを特徴とする。
【００２０】
また、上記半導体集積回路において、前記外部信号受信用フリップフロップまたは前記内部信号送受信用フリップフロップの代わりに、クロック信号に同期して動作する回路、あるいは回路要素を備える、ことを特徴とする。
【００２１】
また、上記半導体集積回路において、前記外部信号受信用回路に接続される前記ＡＣクロック信号配線のクロックレイテンシは、前記内部信号送受信用回路に接続される前記ＡＣクロック信号配線のクロックレイテンシよりも短い、ことを特徴とする。
【００２２】
また、上記半導体集積回路において、前記外部信号受信用回路の出力信号と前記内部信号送受信用回路の入力信号とを接続している前記データ信号配線にタイミング緩和回路が挿入されている、ことを特徴とする。
【００２３】
また、上記半導体集積回路において、前記タイミング緩和回路は、タイミングを遅延させる遅延バッファ、反転ラッチ、反転フリップフロップのいずれかである、ことを特徴とする。
【００２４】
また、上記半導体集積回路において、複数の前記ＡＣクロック信号のいずれかを選択可能な外部信号受信用クロックセレクタと内部信号送受信用クロックセレクタを備え、前記外部信号受信用クロックセレクタの出力信号が前記外部信号受信用回路に入力され、前記内部信号送受信用クロックセレクタの出力信号が前記内部信号送受信用回路に入力される、ことを特徴とする。
【００２５】
また、上記半導体集積回路において、前記外部信号受信用クロックセレクタは、前記半導体集積回路の内部で発生した内部クロック信号と複数の前記ＡＣクロック信号の中からいずれか１つのクロック信号を選択して前記外部信号受信用回路に供給する機能を有し、前記内部信号送受信用クロックセレクタは、前記内部クロック信号と複数の前記ＡＣクロック信号の中からいずれか１つのクロック信号を選択して前記内部信号送受信用回路に供給する機能を有する、ことを特徴とする。
【００２６】
また、上記半導体集積回路において、複数の前記外部信号受信用回路と、複数の前記外部信号受信用回路の出力信号のいずれかを選択可能な外部信号受信選択回路とを備え、前記外部信号受信選択回路の出力信号が前記内部信号送受信回路に入力されている、ことを特徴とする。
【００２７】
また、本発明にかかる半導体集積回路のレイアウト手法は、上記半導体集積回路のレイアウト手法であって、前記外部信号受信用回路を前記半導体集積回路の外部データ端子あるいは外部クロック端子の近傍に配置するための外部信号受信用回路配置工程と、前記内部信号送受信用回路を前記半導体集積回路の任意の場所に配置するための内部信号送受信用回路配置工程と、前記外部クロック端子から前記外部信号受信用回路の間に接続されている前記ＡＣクロック信号配線および／または前記外部信号受信用クロックセレクタを前記外部クロック端子の近傍に配置配線するための外部信号受信用クロック回路配置工程と、前記外部クロック端子から前記内部信号送受信用回路の間に接続されている前記ＡＣクロック信号配線および／または前記内部信号送受信用クロックセレクタを配置配線するための内部信号送受信用クロック回路配置工程とを備える、ことを特徴とする。
【発明の効果】
【００２８】
本発明によれば、ＡＣクロック信号とＡＣデータ信号との間に発生するタイミング制約を容易に満足させるために、外部信号受信用回路と外部データ端子、及び外部信号受信用回路と外部クロック端子との距離を短くするようなレイアウトを行うことが可能になる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施形態について図面を参照しながら説明する。
【００３０】
《発明の実施形態１》
図１は、本発明の実施形態１における半導体集積回路の構成図を示す。図１において、１０１は外部信号受信用回路、１０２は内部信号送受信用回路、１０３はデータ信号配線、１０４は外部信号受信用フリップフロップ、１０５は内部信号送受信用フリップフロップ、１５１は内部回路、１５２はＡＣクロック信号配線、１５３はＡＣデータ信号配線、１５４は外部クロック端子、１５５は外部データ端子、１５６は内部回路送信データ信号配線、１５７は内部回路受信データ信号配線である。
【００３１】
外部信号受信用回路１０１は、外部データ端子１５５から入力されたＡＣデータ信号をＡＣデータ信号配線１５３を経由して受信し、外部クロック端子１５４から入力されたＡＣクロック信号に同期して外部信号受信用フリップフロップ１０４でラッチし、受信したＡＣデータ信号をデータ信号配線１０３に送信する構成になっている。
【００３２】
内部信号送受信用回路１０２は、外部信号受信用回路１０１から送信されたＡＣデータ信号と内部信号生成回路１５１の出力信号とを、データ信号配線１０３、あるいは内部回路送信データ信号配線１５６を経由して受信し、ＡＣクロック信号に同期して内部信号送受信用フリップフロップ１０５でラッチし、受信したデータを内部回路受信データ信号配線１５７に送信する構成になっている。
【００３３】
内部回路１５１は、ＡＣクロック信号に同期して、内部信号送受信用回路１０２から送信されたデータを受信、及び内部信号送受信用回路１０２にデータを送信する構成になっている。
【００３４】
ＡＣクロック信号配線１５２は、外部クロック端子１５４から入力されたＡＣクロック信号を外部信号受信用回路１０１、内部信号送受信用回路１０２、内部回路１５１に供給する構成になっている。
【００３５】
以下、図１の様に構成された半導体集積回路の動作について説明する。
【００３６】
外部データ端子１５５より入力されたＡＣデータ信号はＡＣデータ信号配線１５３を経由し、外部クロック端子１５４より入力されたＡＣクロック信号はＡＣクロック信号配線１５２を経由して外部信号受信用回路１０１に伝えられる。ＡＣデータ信号は外部信号受信用フリップフロップ１０４においてＡＣクロック信号に同期してラッチされる。このため、外部信号受信用回路１０１はＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約の影響を受ける。
【００３７】
外部信号受信用回路１０１においてＡＣクロック信号に同期してラッチされたＡＣデータ信号は、内部信号送受信用回路１０２に伝えられ、ＡＣクロック信号に同期してラッチされる。このため、外部信号受信用回路１０１と内部信号送受信用回路１０２との間にタイミング制約が発生する。
【００３８】
内部信号送受信用回路１０２でＡＣクロック信号に同期してラッチされたＡＣデータ信号は、内部回路１５１に伝えられ、ＡＣクロック信号に同期してラッチされる。また、内部回路１５１でＡＣクロック信号に同期して発生した信号は、内部信号送受信用回路１０２に伝えられ、ＡＣクロック信号に同期してラッチされる。このため、内部信号送受信用回路１０２と内部回路１５１との間にタイミング制約が発生する。
【００３９】
以上より、図１の様に構成された半導体集積回路には、外部信号受信用回路１０１と外部クロック端子１５４または外部データ端子１５５との間に存在するタイミング制約、外部信号受信用回路１０１と内部信号送受信用回路１０２との間に存在するタイミング制約、内部信号送受信用回路１０２と内部回路１５１との間に存在するタイミング制約の計３つのタイミング制約が存在する。
【００４０】
しかしながら、内部回路１５１は内部信号送受信用回路１０２との間にしかタイミング制約が存在せず、外部信号受信用回路１０１との間にタイミング制約が存在しない。このため、外部信号受信用回路１０１は、内部回路１５１のタイミング制約の影響を受けないレイアウト配置が可能になる。
【００４１】
従って、外部信号受信用回路１０１は、外部信号受信用回路１０１と外部クロック端子１５４または外部データ端子１５５との間に存在するタイミング制約を満足できるように、外部信号受信用回路１０１と外部クロック端子１５４との距離、及び外部信号受信用回路１０１と外部データ端子１５５との距離を短くするようなレイアウトが可能になる。
【００４２】
なお、本実施形態では、外部信号受信用回路１０１として外部信号受信用フリップフロップ１０４、内部信号送受信用回路１０２として内部信号送受信用フリップフロップ１０５が使用されている構成について説明したが、外部信号受信用回路１０１あるいは内部信号送受信用回路１０２としてＳＲＡＭなどのＡＣクロック信号に同期して動作する回路、あるいは回路要素を使用した場合にも同様な効果が得られる。
【００４３】
また、本実施形態では、内部信号送受信回路１０２と内部回路１５１との間に、内部回路送信データ信号配線１５６と内部回路受信データ信号配線１５７が共に存在する場合について説明したが、内部回路送信データ信号配線１５６と内部回路受信データ信号配線１５７はどちらか一方しか存在しない場合にも同様な効果が得られる。
【００４４】
また、ＡＣデータ信号配線１５３、データ信号配線１０３、内部回路送信データ信号配線１５６、内部回路受信データ信号配線１５７は１本だけでなく複数本存在し、外部信号受信用フリップフロップ１０４、内部信号送受信用フリップフロップ１０５が複数個存在し、ＡＣクロック信号に同期して外部信号受信用回路１０１、内部信号送受信用回路１０２、内部回路１５１において動作する構成の場合においても同様な効果が得られる。
【００４５】
《発明の実施形態２》
図２は、本発明の実施形態２における半導体集積回路の構成図を示す。図２において、２０１はクロックツリーである。図１との違いは、クロックツリー２０１が、外部クロック端子１５４と内部信号送受信用回路１０２、及び外部クロック端子１５４と内部回路１５１との間に存在するＡＣクロック信号配線１５２に挿入されていることである。
【００４６】
以下、図２の様に構成された半導体集積回路の動作について説明する。
【００４７】
外部クロック端子１５４から入力されたＡＣクロック信号は、クロックツリー２０１において信号遅延し、内部信号送受信回路１０２と内部回路１５１に入力される。したがって、外部信号受信用回路１０１に入力されるＡＣクロック信号配線１５２のクロックレイテンシは、内部信号送受信回路１０２と内部回路１５１に入力されるＡＣクロック信号配線１５２のクロックレイテンシよりも短く、内部信号送受信回路１０２と内部回路１５１に入力されるＡＣクロック信号のタイミングは、外部信号受信用回路１０１に入力されるＡＣクロック信号のタイミングより遅くなる。
【００４８】
一般的な半導体集積回路のレイアウトでは、クロック信号に波形なまりが発生しないように同期回路に入力されるクロック信号のクロックレイテンシを揃えるために、クロック配線にクロックツリー２０１を挿入する手法が取られているが、クロック信号が供給される同期回路の数が増えるにつれてクロックツリー２０１における信号遅延時間が大きくなる傾向がある。
【００４９】
一方、図２の様に構成された半導体集積回路では、外部信号受信用回路１０１に対してはクロックツリー２０１を挿入していない。このため、外部信号受信用回路１０１に入力されるＡＣクロック信号配線１５２のクロックレイテンシは、内部信号送受信回路１０２と内部回路１５１に含まれる同期回路の数が増えることによるクロックツリー２０１の信号遅延時間の増加の影響を受けない。したがって、内部信号送受信回路１０２と内部回路１５１に含まれる同期回路の数が増加した場合においても、ＡＣクロック信号配線１５２の遅延時間を短くするようなレイアウトが可能になり、ＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約を容易に満たすことができるようになるという効果がある。
【００５０】
なお、本実施形態では、クロックツリー２０１を外部クロック端子１５４と内部回路１５１との間に存在するＡＣクロック信号配線１５２に挿入する場合について説明したが、クロックツリー２０１の代わりにバッファや遅延回路等、信号の時間的遅延を実現可能な素子や回路構造を持つものであれば同様な効果が得られる。
【００５１】
また、クロックツリー２０１が使用されていないとしても、外部信号受信用回路１０１に入力されるＡＣクロック信号配線１５２のクロックレイテンシが、内部信号送受信回路１０２と内部回路１５１に入力されるＡＣクロック信号配線１５２のクロックレイテンシよりも短くなるような配線構造を持つ半導体集積回路であれば同様な効果が得られる。
【００５２】
《発明の実施形態３》
図３は、本発明の実施形態３における半導体集積回路の構成図を示す。図３において、３０１はタイミング緩和回路、３０２は反転フリップフロップである。
【００５３】
図２との違いは、タイミング緩和回路３０１がデータ信号配線１０３に挿入されていることである。タイミング緩和回路３０１は、外部信号受信用回路１０１から送信された信号を反転フリップフロップ３０２で、ＡＣクロック信号の反転信号に同期してラッチし、内部信号送受信用回路１０２に送信するように構成されている。
【００５４】
また、外部クロック端子１５４からタイミング緩和回路３０１までのクロックレイテンシは、外部クロック端子１５４から外部信号受信用回路１０１までのクロックレイテンシと等しい、もしくは等しいと見なすことが可能なぐらい、差が小さいものとする。
【００５５】
以下、図３の様に構成された半導体集積回路の動作について説明する。
【００５６】
外部信号受信用回路１０１でＡＣクロック信号に同期して送信されたＡＣデータ信号は、ＡＣクロック信号の反転信号に同期して反転フリップフロップ３０２でラッチされ、内部信号送受信用回路１０２に送信される。内部信号送受信用回路１０２に送信されたＡＣデータ信号は、クロックツリー２０１によって信号遅延されたＡＣクロック信号に同期して、内部信号送受信用フリップフロップ１０５でラッチされる。
【００５７】
図３の様に構成された半導体集積回路のタイミングチャートを図４に示す。
【００５８】
外部信号受信用回路１０１に入力されたＡＣクロック信号の波形立ち上がりで送信されたＡＣデータ信号Ｄ１は次のＡＣクロック信号の波形立ち上がりまで保持される。ＡＣデータ信号Ｄ１は外部信号受信用回路１０１の次段に接続される回路において、ＡＣデータ信号Ｄ１を送信したＡＣクロック信号の波形立ち上がりの次の波形立ち上がりで取り込まないといけない。
【００５９】
仮に図２における半導体集積回路の構成図に示すように、外部信号受信用回路１０１の次段が内部信号送受信用回路１０２であった場合、外部信号受信用回路１０１に対するＡＣクロック信号のクロックレイテンシが内部信号送受信用回路１０２に対するクロックレイテンシよりも短いために、内部信号送受信用回路１０２に入力されるＡＣクロック信号のタイミングは外部信号受信用回路１０１に入力されるＡＣクロック信号のタイミングより遅い。このために、内部信号送受信用回路１０２において、ＡＣデータ信号Ｄ１を送信したＡＣクロック信号の波形立ち上がりの次の波形立ち上がりでＡＣデータ信号Ｄ１を取り込むことができなくなる。
【００６０】
これに対して、図３の様に構成された半導体集積回路では、外部信号受信用回路１０１で出力されたＡＣデータ信号Ｄ１が、タイミング緩和回路３０１においてＡＣクロック信号の反転信号で一度ラッチされるために、ＡＣデータ信号Ｄ１がＡＣクロック信号の半周期分だけ信号遅延する。この信号遅延がクロックツリー２０１におけるＡＣクロック信号遅延によるタイミング悪化を補償するため、内部信号送受信用回路１０２において、ＡＣデータ信号Ｄ１を送信したＡＣクロック信号の波形立ち上がりの次の波形立ち上がりでＡＣデータ信号Ｄ１を取り込むことが可能になる。
【００６１】
なお、本実施形態では、タイミング緩和回路３０１が反転フリップフロップ３０２の場合について説明したが、反転フリップフロップ３０２の代わりに反転ラッチやバッファ、遅延回路等、信号の時間的遅延を実現可能な素子や回路構造を持つものであれば同様な効果が得られる。
【００６２】
《発明の実施形態４》
図５は、本発明の実施形態４における半導体集積回路の構成図を示す。図５において、５０１は外部信号受信用クロックセレクタ、５０２は内部信号送受信用クロックセレクタ、５０３は内部クロック生成回路である。
【００６３】
図３との違いは、外部クロック端子１５４が複数存在し、複数の外部クロック端子１５４から入力されたＡＣクロック信号、及び内部クロック生成回路５０３から出力された内部クロック信号が外部信号受信用クロックセレクタ５０１、及び内部信号送受信用クロックセレクタ５０２に入力されていることである。外部信号受信用クロックセレクタ５０１の出力信号は外部信号受信用回路１０１に入力され、内部信号送受信用クロックセレクタ５０２は内部信号送受信用回路１０２と内部回路１５１とに入力される。
【００６４】
以下、図５の様に構成された半導体集積回路の動作について説明する。
【００６５】
外部信号受信用クロックセレクタ５０１と内部信号送受信用クロックセレクタ５０２は、入力された複数の外部クロック端子１５４あるいは内部クロック生成回路５０３の出力信号のいずれかを選択する。ここで、外部信号受信用クロックセレクタ５０１が選択した入力クロック信号は内部信号送受信用クロックセレクタ５０２が選択した入力クロック信号と同じにしておく。例えば、外部信号受信用クロックセレクタ５０１がＡＣクロック信号を選択した場合は、内部信号送受信用クロックセレクタ５０２についても同じＡＣクロック信号を選択しておく。
【００６６】
これにより、外部信号受信用クロックセレクタ５０１、及び内部信号送受信用クロックセレクタ５０２が選択した入力クロック信号は外部信号受信用回路１０１、内部信号送受信用回路１０２、内部回路１５１の全てに伝えられるため、複数のＡＣクロック信号が複数の外部クロック端子１５４から入力された場合においても、外部クロック端子１５４から外部信号受信用回路１０１までに接続されているＡＣクロック信号配線１５２の遅延時間を短くするようなレイアウトが可能になり、ＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約を容易に満たすことができるようになるという効果がある。
【００６７】
なお、本実施形態では、外部信号受信用クロックセレクタ５０１と内部信号送受信用クロックセレクタ５０２に、複数の外部クロック端子１５４から入力されたＡＣクロック信号、及び内部クロック生成回路５０３から出力された内部クロック信号が入力される場合について説明したが、外部信号受信用クロックセレクタ５０１と内部信号送受信用クロックセレクタ５０２に複数の外部クロック端子１５４から入力されたＡＣクロック信号のみが入力される場合についても同様な効果が得られる。
【００６８】
《発明の実施形態５》
図６は、本発明の実施形態５における半導体集積回路の構成図を示す。図６において、６０１は第１の外部信号受信用回路、６０２は第２の外部信号受信用回路、６０３は外部信号受信選択回路、６０４は第１の外部信号受信用クロックセレクタ、６０５は第２の外部信号受信用クロックセレクタ、６０６は第１の外部データ端子、６０７は第２の外部データ端子、６０８は第１の外部クロック端子、６０９は第２の外部クロック端子である。
【００６９】
第１の外部信号受信用回路６０１の出力信号、及び第２の外部信号受信用回路６０２の出力信号はタイミング緩和回路３０１を経由して外部信号受信選択回路６０３に入力され、外部信号受信選択回路６０３の出力信号は内部信号送受信用回路１０２に入力される構成になっている。
【００７０】
図５との違いは、図５に示した外部信号受信用回路１０１、外部クロック端子１５４、外部データ端子１５５、外部信号受信用クロックセレクタ５０１が図６においてはそれぞれ、第１の外部信号受信用回路６０１と第２の外部信号受信用回路６０２、第１の外部クロック端子６０８と第２の外部クロック端子６０９、第１の外部データ端子６０６と第２の外部データ端子６０７、第１の外部信号受信用クロックセレクタ６０４と第２の外部信号受信用クロックセレクタ６０５の２つが存在し、内部信号送受信用回路１０２の入力に、第１の外部信号受信用回路６０１の出力信号と第２の外部信号受信用回路６０２の出力信号のいずれかが入力される構成になっていることである。
【００７１】
以下、図６の様に構成された半導体集積回路の動作について説明する。
【００７２】
第１の外部信号受信用クロックセレクタ６０４と第２の外部信号受信用クロックセレクタ６０５と内部信号送受信用クロックセレクタ５０２は、第１の外部クロック端子６０８もしくは第２の外部クロック端子６０９から入力されたＡＣクロック信号、内部クロック生成回路５０３の出力信号のいずれかを選択する。
【００７３】
ここで、第１の外部信号受信用クロックセレクタ６０４もしくは第２の外部信号受信用クロックセレクタ６０５が選択した入力クロック信号は内部信号送受信用クロックセレクタ５０２が選択した入力クロック信号と同じにしておく。例えば、第１の外部信号受信用クロックセレクタ６０４が第１の外部クロック端子６０８から入力されたＡＣクロック信号を選択した場合は、内部信号送受信用クロックセレクタ５０２についても同じＡＣクロック信号を選択しておく。
【００７４】
これにより、第１の外部信号受信用クロックセレクタ６０４もしくは第２の外部信号受信用クロックセレクタ６０５が選択した入力クロック信号は、第１の外部信号受信用回路６０１もしくは第２の外部信号受信用回路６０２、内部信号送受信用回路１０２、内部回路１５１の全てに伝えられる。
【００７５】
また、第１の外部クロック端子６０８から入力されたＡＣクロック信号は第１の外部信号受信用クロックセレクタ６０４を経由して第１の外部信号受信用回路６０１に入力され、第２の外部クロック端子６０９から入力されたＡＣクロック信号は第２の外部信号受信用クロックセレクタ６０５を経由して第２の外部信号受信用回路６０２に入力される。
【００７６】
これにより、第１の外部クロック端子６０８から第１の外部信号受信用回路６０１までに接続されているＡＣクロック信号配線１５２の遅延時間を短くし、第１の外部データ端子６０６から第１の外部信号受信用回路６０１までに接続されているＡＣデータ信号１５３の遅延時間を短くするようなレイアウトが可能になるので、第１の外部クロック端子６０８と第１の外部データ端子６０６に対して、ＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約を容易に満たすことができるようになる。また、第２の外部クロック端子６０９から第２の外部信号受信用回路６０２までに接続されているＡＣクロック信号配線１５２の遅延時間を短くし、第２の外部データ端子６０７から第２の外部信号受信用回路６０２までに接続されているＡＣデータ信号１５３の遅延時間を短くするようなレイアウトが可能になるので、第２の外部クロック端子６０９と第２の外部データ端子６０７に対して、ＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約を容易に満たすことができるようになる。
【００７７】
したがって、第１の外部クロック端子６０８もしくは第１の外部データ端子６０６と、第２の外部クロック端子６０９もしくは第１の外部データ端子６０７の配置位置が物理的に離れている場合においても、それぞれにおいてＡＣクロック信号配線１５２とＡＣデータ信号１５３を短くするようなレイアウトが可能になり、ＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約を容易に満たすことが出来るという効果がある。
【００７８】
なお、本実施形態では、外部信号受信用回路６０１，６０２、外部クロック端子６０８，６０９、外部データ端子６０６，６０７、外部信号受信用クロックセレクタ６０４，６０５がそれぞれ２つ存在する場合について説明したが、３つ以上存在する場合においても同様の効果がある。
【００７９】
《発明の実施形態６》
図７は、本発明の実施形態６における半導体集積回路のレイアウト手法の工程図を示す。図７において、７０１は外部信号受信用回路配置工程、７０２は内部信号送受信用回路配置工程、７０３は外部信号受信用クロック回路配置工程、７０４は内部信号送受信用クロック回路配置工程である。
【００８０】
図７に示す半導体集積回路のレイアウト手法の工程図の各処理について、図６のように構成された半導体集積回路を例にして説明する。
【００８１】
まず、外部信号受信用回路配置工程７０１において、第１の外部信号受信用回路６０１と第２の外部信号受信用回路６０２をそれぞれ、第１の外部データ端子６０６と第２の外部データ端子６０７あるいは第１の外部クロック端子６０８と第２の外部クロック端子６０９の近傍に配置する。これにより、ＡＣデータ信号について遅延時間が短くなるようなレイアウト配置が実現する。
【００８２】
次に、内部信号送受信用回路配置工程７０２において、内部信号送受信用回路１０２、内部回路１５１、タイミング緩和回路３０１、外部信号受信選択回路６０３を、第１の外部信号受信用回路６０１あるいは第２の外部信号受信用回路６０２と内部信号送受信用回路１０２、及び内部信号送受信用回路１０２と内部回路１５１との間に存在するタイミング制約を満たせるように、半導体集積回路の任意の場所に配置する。これらの回路は第１の外部データ端子６０６、第２の外部データ端子６０７、第１の外部クロック端子６０８、第２の外部クロック端子６０９から入力されたＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約の影響を受けずに配置が可能である。
【００８３】
次に、外部信号受信用クロック回路配置工程７０３において、第１の外部クロック端子６０８から第１の外部信号受信用回路６０１との間に接続されているＡＣクロック信号配線１５２と第１の外部信号受信用クロックセレクタ６０４を第１の外部クロック端子６０８の近傍に、及び第２の外部クロック端子６０９から第２の外部信号受信用回路６０２との間に接続されているＡＣクロック信号配線１５２と第２の外部信号受信用クロックセレクタ６０５を第２の外部クロック端子６０９の近傍に配置する。これにより、第１の外部信号受信用回路６０１と第２の外部信号受信用回路６０２に接続されているＡＣクロック信号について遅延時間が短くなるようなレイアウト配置が実現する。
【００８４】
最後に、内部信号送受信用クロック回路配置工程７０４において、第１の外部クロック端子６０８あるいは第２の外部クロック端子６０９から内部信号送受信用回路１０２あるいは内部回路１５１との間に接続されているＡＣクロック信号配線１５２、内部信号送受信用クロックセレクタ５０２、クロックツリー２０１を配置配線する。これらの回路は、第１の外部データ端子６０６、第２の外部データ端子６０７、第１の外部クロック端子６０８、第２の外部クロック端子６０９から入力されたＡＣクロック信号とＡＣデータ信号との間に存在するタイミング制約の影響を受けずに配置が可能である。
【００８５】
以上の様に本実施形態では、外部信号受信用回路配置工程７０１と外部信号受信用クロック回路配置工程７０３において、第１の外部クロック端子６０８、第２の外部クロック端子６０９、第１の外部データ端子６０６、第２の外部データ端子６０７から、第１の外部信号受信用回路６０１、第２の外部信号受信用回路６０２までの間に存在するタイミング制約を満足するための配置を行う。また、内部信号送受信用回路配置工程７０２と内部信号送受信用クロック回路配置工程７０４において、第１の外部信号受信用回路６０１、第２の外部信号受信用回路６０２から内部信号送受信用回路１０２まで、及び内部信号送受信用回路１０２と内部回路１５１との間に存在するタイミング制約を満足するための配置を行う。このように、半導体集積回路のタイミング制約を満足するための配置工程を、第１の外部データ端子６０６、第２の外部データ端子６０７、第１の外部クロック端子６０８、第２の外部クロック端子６０９に関係するタイミング制約を満足するための配置工程と、それらの端子に関係しないタイミング制約を満足するための配置工程とを別に備えていることにより、ＡＣクロック信号とＡＣデータ信号との間に発生するタイミング制約を容易に満足させるためのレイアウト配置が可能になるという効果がある。
【産業上の利用可能性】
【００８６】
本発明にかかる半導体集積回路とそのレイアウト手法は、内部回路とのタイミング制約の影響を受けずに、ＡＣクロック信号とＡＣデータ信号との間に発生するタイミング制約を容易に満足させるために、外部信号受信用回路と外部データ端子、及び外部信号受信用回路と外部クロック端子との距離を短くするようなレイアウトを行うことが可能になるという効果を有し、ＡＣクロック信号とＡＣデータ信号を外部から入力するための回路を有する半導体集積回路等として有用である。
【図面の簡単な説明】
【００８７】
【図１】図１は、本発明の実施形態１における半導体集積回路の構成図である。
【図２】図２は、本発明の実施形態２における半導体集積回路の構成図である。
【図３】図３は、本発明の実施形態３における半導体集積回路の構成図である。
【図４】図４は、本発明の実施形態３における半導体集積回路のタイミングチャートである。
【図５】図５は、本発明の実施形態４における半導体集積回路の構成図である。
【図６】図６は、本発明の実施形態５における半導体集積回路の構成図である。
【図７】図７は、本発明の実施形態６における半導体集積回路のレイアウト手法の工程図である。
【図８】図８は、従来の半導体集積回路の構成図である。
【符号の説明】
【００８８】
１１  外部信号受信用回路
５１  内部回路
５２  ＡＣクロック信号配線
５３  ＡＣデータ信号配線
５４  外部クロック端子
５５  外部データ端子
５６  内部回路送信データ信号配線
５７  内部回路受信データ信号配線
１０１  外部信号受信用回路
１０２  内部信号送受信用回路
１０３  データ信号配線
１０４  外部信号受信用フリップフロップ
１０５  内部信号送受信用フリップフロップ
１５１  内部回路
１５２  ＡＣクロック信号配線
１５３  ＡＣデータ信号配線
１５４  外部クロック端子
１５５  外部データ端子
１５６  内部回路送信データ信号配線
１５７  内部回路受信データ信号配線
２０１  クロックツリー
３０１  タイミング緩和回路
３０２  反転フリップフロップ
５０１  外部信号受信用クロックセレクタ
５０２  内部信号送受信用クロックセレクタ
５０３  内部クロック生成回路
６０１  第１の外部信号受信用回路
６０２  第２の外部信号受信用回路
６０３  外部信号受信選択回路
６０４  第１の外部信号受信用クロックセレクタ
６０５  第２の外部信号受信用クロックセレクタ
６０６  第１の外部データ端子
６０７  第２の外部データ端子
６０８  第１の外部クロック端子
６０９  第２の外部クロック端子
７０１  外部信号受信用回路配置工程
７０２  内部信号送受信用回路配置工程
７０３  外部信号受信用クロック回路配置工程
７０４  内部信号送受信用クロック回路配置工程
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2008056468.tif 000011
【図２】
2008056468.tif 000012
【図３】
2008056468.tif 000013
【図４】
2008056468.tif 000014
【図５】
2008056468.tif 000015
【図６】
2008056468.tif 000016
【図７】
2008056468.tif 000017
【図８】
2008056468.tif 000018
【国際調査報告】
2008056468.tif 000019
2008056468.tif 000020