(57)【要約】  光電変換効率の向上を図ることができる光電変換装置を提供する。  本発明の光電変換装置は、第１導電型層、第１のｉ型層、第２のｉ型層及び第２導電型層を積層して構成されるｐｉｎ型の光電変換部を少なくとも１つ有し、第１のｉ型層の結晶化率は、第２のｉ型層の結晶化率よりも低く、第１のｉ型層と第２のｉ型層の界面における膜厚方向の結晶化率変化率が０．０１３〜０．２４ｎｍ-1であることを特徴とする。
2008078471.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体層、第１のｉ型半導体層、第２のｉ型半導体層及び第２導電型半導体層を積層して構成されるｐｉｎ型の光電変換部を少なくとも１つ有し、
第１のｉ型半導体層の結晶化率は、第２のｉ型半導体層の結晶化率よりも低く、
第１のｉ型半導体層と第２のｉ型半導体層の界面における膜厚方向の結晶化率変化率が０．０１３〜０．２４ｎｍ-1であることを特徴とする光電変換装置。
【請求項２】
前記結晶化率変化率は、０．０１７〜０．１０ｎｍ-1である請求項１に記載の装置。
【請求項３】
第２導電型半導体層側の第２のｉ型半導体層上に第３のｉ型半導体層をさらに備え、
第３のｉ型半導体層の結晶化率は、第２のｉ型半導体層の結晶化率よりも低い請求項１又は２に記載の装置。
【請求項４】
第１導電型半導体層は、ｐ型であり、第２導電型半導体層は、ｎ型である請求項１〜３の何れか１つに記載の装置。
【請求項５】
少なくとも一主面が導電性を有する基板上に第１導電型半導体層、第１のｉ型半導体層、第２のｉ型半導体層及び第２導電型半導体層を備えた光電変換部をプラズマＣＶＤ法により少なくとも１つ形成する工程を備え、
第２のｉ型半導体層は、シリコン含有ガスと水素ガスとの混合ガスを原料ガスとして形成され、
第２のｉ型半導体層は、その成膜初期において、水素ガス流量／シリコン含有ガス流量で定義される水素／シリコン流量比をプラズマ点灯状態のままで連続的に減少させる工程を備える方法によって形成される光電変換装置の製造方法。
【請求項６】
第１のｉ型半導体層は、シリコン含有ガスと水素ガスとの混合ガスを原料ガスとして形成され、
第２のｉ型半導体層の水素／シリコン流量比の減少開始時点の値は、第１のｉ型半導体層の形成時の水素／シリコン流量比よりも大きい請求項５に記載の方法。
【請求項７】
第２導電型半導体層側の第２のｉ型半導体層上に第３のｉ型半導体層を形成する工程をさらに備える請求項５又は６に記載の方法。
【請求項８】
第１導電型半導体層は、ｐ型であり、第２導電型半導体層は、ｎ型である請求項５〜７の何れか１つに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換装置及びその製造方法に関するものである。
【背景技術】
【０００２】
電力エネルギー資源として利用される石油等の化石燃料は、残存資源量の問題から将来の供給不足が懸念されているとともに、地球温暖化現象の原因となる二酸化炭素排出の問題があるため、当該化石燃料の代替エネルギー源として太陽電池が注目されている。【０００３】
低コスト化が可能な次世代太陽電池技術として、薄膜シリコン太陽電池の技術開発が盛んに行われている。該薄膜シリコン太陽電池は、ガラス基板やステンレス基板などの上にプラズマＣＶＤ法等により膜厚数μｍ程度のシリコン薄膜を堆積させることにより作製される。従って、シリコン使用量が上記バルク結晶シリコン系太陽電池の数百分の一程度に低減できるだけでなく、一回の成膜で大面積の太陽電池を作製できるので、低コスト化が可能な太陽電池として近年注目が高まっているのである。【０００４】
しかしながら、薄膜シリコン太陽電池は量産が開始されてはいるものの市場拡大フェーズには到っていない。薄膜シリコン太陽電池の本格普及のためには、高効率化が重要な課題であり、その一手段として、半導体接合界面の高品質化が挙げられる。上記薄膜シリコン太陽電池の光電変換層は、一般的に、水素化アモルファスシリコンや水素化微結晶シリコンなどの半導体薄膜により形成される。なお、本明細書において用語「アモルファス」は、当該分野で一般的に使われる「アモルファス」と同義語として使用する。また、用語「微結晶」は、当該分野で一般的に使われるとおり、実質的に結晶相のみからなる状態だけでなく、結晶相とアモルファス相が混在した状態のものも含むこととする。例えば、ラマン散乱スペクトルにおいて、結晶シリコン中のシリコン−シリコン結合に帰属されている５２０ｃｍ-1付近の鋭いピークがわずかでも検出されれば「微結晶シリコン」であると考えられており、本明細書においても同様の意味で用語「微結晶シリコン」を使用する。【０００５】
また、一般的な薄膜シリコン太陽電池の構造として、ｐ導電型を示す半導体層（以下、ｐ型層と称する）、真性半導体層（以下、ｉ型層と称する）、及びｎ導電型を示す半導体層（以下、ｎ型層と称する）から構成されるｐｉｎ接合を備える場合が多い。ここで、ｉ型層は、実質的に真性半導体とみなされる特性を有していれば良く、弱いｐ型やｎ型の導電性を有しているものも含まれる。【０００６】
ｐｉｎ接合においては、ｐ／ｉ界面とｉ／ｎ界面が上記半導体接合界面の高品質化の対象となる。【０００７】
上記のような半導体接合界面の高品質化に関する従来技術としては、例えば、特開平１１−８７７４２号公報（特許文献１）に記載されているように、光電変換ユニットに含まれる半導体層のすべてをプラズマＣＶＤ法にて低温で形成するシリコン系薄膜光電変換装置の場合に、光電変換層の下地となる導電型層とその光電変換層との界面に実質的にｉ型のごく薄い非晶質シリコン系薄膜を導入することにより、結晶質シリコン系光電変換層の結晶核発生の要因となる小粒径の結晶シリコンの密度を適度に抑制し、すなわち光電変換層の成長初期過程における結晶核発生密度を適度に抑制することにより、結晶粒界や粒内欠陥が少なくかつ一方向に強く結晶配向した良質の光電変換層が得られるという技術が開示されている。ここで、特に、下地層に導電型微結晶シリコン膜を用いた場合には、小粒径の結晶シリコンが多数存在する膜であるので、この上に形成される結晶質シリコン系光電変換層はその成長初期過程で多数の結晶核を生じ、結果として光電変換特性に悪影響を及ぼす結晶粒界や粒内欠陥の多い膜になりやすいという問題も指摘されている。【０００８】
他方、特開２００５−１４２３５８号公報（特許文献２）では、基板と該基板上に形成された光電変換部とを含む太陽電池において、前記光電変換部は、第一の導電型シリコン層と、結晶質シリコン中間膜と、ｉ型結晶質シリコン層とが該順番で積層されており、前記結晶質シリコン中間層の膜厚は５〜１００ｎｍの範囲内であり、かつ前記結晶質シリコン中間層の結晶化率Ｘｃａは０．６〜３の範囲内であり、前記ｉ型結晶質シリコン層の膜厚は１〜５μｍの範囲内であり、かつ前記ｉ型結晶質シリコン層の結晶化率Ｘｃｂは２〜８の範囲内であると、第一の導電型シリコン層とｉ型結晶質シリコン層との間に結晶質シリコン中間層を挿入することにより、低品質なｉ型結晶質シリコン層の成長初期膜を低減させることができ、同時にｉ型シリコン結晶質層の結晶化率Ｘｃｂ及び膜厚を好適な範囲内にすると高効率な太陽電池を作製することができるという技術が開示されている。【０００９】
何れの場合においても、下地層は、その上に形成する結晶質シリコン光電変換層（ｉ型層）の高品質化のために用いられている。
【特許文献１】特開平１１−８７７４２号公報
【特許文献２】特開２００５−１４２３５８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記特許文献１、特許文献２に代表されるような技術は、結晶質シリコン光電変換層（ｉ型層）の高品質化のために下地層を利用しているだけであるため、半導体接合界面の高品質化という観点で見ると未だ改善の余地が多く残されている。【００１１】
本発明はこのような事情に鑑みてなされたものであり、光電変換効率の向上を図ることができる光電変換装置及びその製造方法を提供することを課題とする。
【課題を解決するための手段及び発明の効果】
【００１２】
本発明の光電変換装置は、第１導電型半導体層（以下、「第１導電型層」と称する。）、第１のｉ型層、第２のｉ型層及び第２導電型半導体層（以下、「第２導電型層」と称する。）を積層して構成されるｐｉｎ型の光電変換部を少なくとも１つ有し、第１のｉ型層の結晶化率は、第２のｉ型層の結晶化率よりも低く、第１のｉ型層と第２のｉ型層の界面における膜厚方向の結晶化率変化率（以下、「第１のｉ型層と第２のｉ型層の界面での結晶化率変化率」と称する。）が０．０１３〜０．２４ｎｍ-1であることを特徴とする。
【００１３】
本発明者らは、鋭意研究を行ったところ、第１のｉ型層と第２のｉ型層の界面での結晶化率変化率を０．０１３〜０．２４ｎｍ-1にすることによって光電変換効率を向上させることができることを実験的に見出し、本発明の完成に到った。その作用は、必ずしも明らかではないが、半導体接合界面の高品質化に起因していると考えられる。
以下、本発明の種々の実施形態を例示する。
【００１４】
前記結晶化率変化率は、０．０１７〜０．１０ｎｍ-1であってもよい。この場合、光電変換効率がさらに向上する。
第２導電型層側の第２のｉ型層上に第３のｉ型層をさらに備え、第３のｉ型層の結晶化率は、第２のｉ型層の結晶化率よりも低くてもよい。この場合、光電変換効率がさらに向上する。
第１導電型層は、ｐ型であり、第２導電型層は、ｎ型であってもよい。
【００１５】
また、本発明は、少なくとも一主面が導電性を有する基板上に第１導電型層、第１のｉ型層、第２のｉ型層及び第２導電型層を備えた光電変換部をプラズマＣＶＤ法により少なくとも１つ形成する工程を備え、第２のｉ型層は、シリコン含有ガスと水素ガスとの混合ガスを原料ガスとして形成され、第２のｉ型層は、その成膜初期において、水素ガス流量／シリコン含有ガス流量で定義される水素／シリコン流量比をプラズマ点灯状態のままで連続的に減少させる工程を備える方法によって形成される光電変換装置の製造方法も提供する。
この方法によれば、上記範囲の結晶化率変化率を有する光電変換装置を比較的容易に製造することができる。
第１のｉ型層は、シリコン含有ガスと水素ガスとの混合ガスを原料ガスとして形成され、第２のｉ型層の水素／シリコン流量比の減少開始時点の値は、第１のｉ型層の形成時の水素／シリコン流量比よりも大きくてもよい。この場合、上記範囲の結晶化率変化率を有する光電変換装置をさらに容易に製造することができる。
第２導電型層側の第２のｉ型層上に第３のｉ型層を形成する工程をさらに備えてもよい。
第１導電型層は、ｐ型であり、第２導電型層は、ｎ型であってもよい。
ここで示した種々の実施形態は、互いに組み合わせることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態のスーパーストレート型光電変換装置の概略断面図である。
【図２】本発明の光電変換装置と同様の積層膜を斜め研磨した試料の断面の模式図である。
【図３】斜め研磨した試料の結晶化率の膜厚方向の変化を示す模式図である。
【符号の説明】
【００１７】
１０：基板  １１：光電変換部  １２：裏面電極  １３：ｐ型層  １４ａ：第１のｉ型層  １４ｂ：第２のｉ型層  １４ｃ：第３のｉ型層  １５：ｎ型層
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、図面を用いて説明する。図面や以下の記述中で示す構成は例示であって、本発明の範囲は、図面や以下の記述中で示すものに限定されない。【００１９】
図１を用いて本発明の一実施形態の光電変換装置について説明する。図１は、本実施形態の光電変換装置の構造を示す断面図である。
本実施形態の光電変換装置は、基板１０上に、一つの光電変換部１１と裏面電極層１２がこの順番で積層されて構成されており、基板側から光入射を行うスーパーストレート構造を有している。ただし、本発明は、基板と反対側から光入射を行うサブストレート型構造であってもよい。さらに、光電変換部を複数有する構造であっても、本実施形態と同様な効果が発揮される。【００２０】
１．基板
基板１０は、透光性基板の上に透明導電層を堆積させて作製される。透光性基板としては、ガラス板あるいはポリイミド、ポリビニル等の耐熱性を有する透光性樹脂板、さらにそれらが積層されたものなどが好適に用いられるが、光透過性が高く光電変換装置全体を構造的に支持し得るものであれば特に限定されない。また、それらの表面に金属膜、透明導電膜、絶縁膜等を被覆したものであってもよい。ただし、光電変換装置を基板と反対側から光入射を行うサブストレート型構造に適用する場合には、上記透光性基板の代わりにステンレスなどの不透光性基板を用いてもよい。【００２１】
透明導電層は透明導電性の材料からなり、例えば、ＩＴＯ、酸化錫及び酸化亜鉛等の透明導電性膜の単層または複数積層させたものを用いることができる。透明導電層は電極としての役割を担っているので、電気伝導性が高い方が好ましく、微量の不純物を添加することで電気伝導性を向上させたものを用いることもできる。透明導電層の形成方法としては、スパッタリング法、ＣＶＤ法、電子ビーム蒸着法、ゾルゲル法、スプレー法及び電析法などの公知の方法が挙げられる。【００２２】
また、透明導電層の表面に凹凸形状が形成されていることが望ましい。この凹凸によって、透光性基板側から入射した入射光を散乱・屈折させて光路長を伸ばすことができるので、光電変換部１１内での光閉じ込め効果が高まり短絡電流の向上が期待できる。透明導電層の表面に凹凸を形成する方法としては、透光性基板の上に一旦透明導電層を堆積させた後、エッチング法やサンドブラストのような機械加工により凹凸を形成する方法、透明導電層成膜時に膜材料の結晶成長により形成される表面凹凸を利用する方法、結晶成長面が配向しているために規則的な表面凹凸が形成されることを利用する方法等を用いてもよい。【００２３】
本実施形態においては、例えば、膜材料の結晶成長時に形成される凹凸を利用した基板として、白板ガラス上にＣＶＤ法により酸化錫層を堆積させたもの（旭硝子（株）、商品名Ａｓａｈｉ−Ｕ）を基板１０として用いることができる。さらに、基板１０上に、スパッタリング法で酸化亜鉛層を堆積させることにより、後に光電変換層を形成する際に上記酸化錫層がプラズマによる損傷を受けるのを防止することができるので、より好ましい。【００２４】
２．光電変換部
光電変換部１１は、基板１０側から順に第１導電型層、第１のｉ型層１４ａ、第２のｉ型層１４ｂ及び第３のｉ型層１４ｃ及び第２導電型層を積層して構成される。第１導電型層がｐ型で第２導電型層がｎ型であってもよく、この逆であってもよい。【００２５】
本実施形態の光電変換装置は、スーパーストレート型であり、一般に、第１導電型層がｐ型であり、第２導電型層がｎ型である。なお、光電変換装置がサブストレート型である場合、一般に、第１導電型層がｎ型であり、第２導電型層がｐ型である。従って、スーパーストレート型では、一般に、基板１０側からｐ型層、第１のｉ型層１４ａ、第２のｉ型層１４ｂ、第３のｉ型層１４ｃ、ｎ型層の順で配置され、サブストレート型では、一般に、基板１０側からｎ型層、第１のｉ型層１４ａ、第２のｉ型層１４ｂ、第３のｉ型層１４ｃ、ｐ型層の順で配置される。
以下、第１導電型層がｐ型層１３であり、第２導電型層がｎ型層１５である場合を例に挙げて説明を進める。【００２６】
２−１．光電変換部の構成
光電変換部１１を構成する各半導体層は、シリコンを主材料とする材料からなる。シリコンとしては、特にアモルファスシリコン、微結晶シリコン等が好適に用いられる。ここで、本発明において、用語「アモルファスシリコン」及び「微結晶シリコン」は、それぞれ、当該分野で一般的に使われる、「水素化アモルファスシリコン」及び「水素化微結晶シリコン」を含むものとする。また、各半導体層の材料には、炭素やゲルマニウムなどの元素を添加して禁制帯幅を変化させたシリコン合金を適宜用いてもよい。
以下、光電変換部１１を構成する各半導体層について説明する。【００２７】
２−１−１．ｐ型層
ｐ型層１３は、例えば、水素化微結晶シリコン半導体に、ボロン、アルミニウム等のｐ導電型となる不純物原子がドープされたものである。ｐ型層１３は光活性層ではないため、その膜厚は、光電変換機能を損なわない範囲で薄いほうがよい、従って、ｐ型層１３の膜厚は、特に限定されるものではないが、１００ｎｍ以下が望ましく、１０〜３０ｎｍがさらに好ましい。【００２８】
２−１−２．第１〜第３のｉ型層
第１〜第３のｉ型層１４ａ〜１４ｃは、特に不純物を添加していない水素化微結晶シリコン半導体である。ただし、実質的に真性半導体であれば、少量の不純物元素が含まれていてもよい。また、第１〜第３のｉ型層１４ａ〜１４ｃの合計膜厚は、特に限定されるものではないが、光電変換機能を損なわないこと及び製造コストを低減することの各観点から、１００〜１００００ｎｍ程度が望ましい。
第３のｉ型層１４ｃは、省略することもできるが、第３のｉ型層１４ｃを設けた方が光電変換効率が高くなる。一例では、第２のｉ型層１４ｂは、微結晶シリコンからなり、第１のｉ型層１４ａと第３のｉ型層１４ｃは、微結晶シリコン又はアモルファスシリコンからなる。【００２９】
第１のｉ型層１４ａの結晶化率は、第２のｉ型層１４ｂの結晶化率よりも低い。また、第３のｉ型層１４ｃの結晶化率は、第２のｉ型層１４ｂの結晶化率よりも低いことが好ましい。第１のｉ型層１４ａの結晶化率は、例えば、０〜４．５であり、具体的には例えば、０，０．５，１，１．５，２，２．５，３，３．５，４、４．５である。第１のｉ型層１４ａの結晶化率は、ここで例示した数値の何れか２つの間の範囲内であってもよい。また、第２のｉ型層１４ｂの結晶化率は、例えば、２〜２０であり、具体的には例えば、２，３，４，５，６，７，８，９，１０，１５，２０である。第２のｉ型層１４ｂの結晶化率は、ここで例示した数値の何れか２つの間の範囲内であってもよい。第３のｉ型層１４ｃの結晶化率は、例えば、０〜４．５であり、具体的には例えば、０，０．５，１，１．５，２，２．５，３，３．５，４，４．５である。第３のｉ型層１４ｃの結晶化率は、ここで例示した数値の何れか２つの間の範囲内であってもよい。なお、半導体層の結晶化率とは、その半導体層の膜厚方向の中央での結晶化率を意味する。【００３０】
結晶化率は、以下の方法で測定することができる。
（１）まず、基板主面に対する角度が０．０７度になるように光電変換部の斜め研磨を行う。基板主面に対する角度は、段差膜厚計、電子顕微鏡（ＳＥＭ）等を用いて研磨長さと膜厚とを測定することにより算出することができる。斜め研磨は、ダイアモンド・スラリーを用いたグラインダーによる研磨やフォーカスド・イオンビーム（ＦＩＢ）によるエッチング等、透過型電子顕微鏡（ＴＥＭ）観察用の試料作製手段を用いて行うことができる。
斜め研磨後の試料は、一例では、図２の断面図ようになる。図２の試料の斜め研磨面の表面には研磨方向に沿って順番に基板１０、ｐ型層１３、第１のｉ型層１４ａ、第２のｉ型層１４ｂ、第３のｉ型層１４ｃ及びｎ型層１５が並ぶこととなる。【００３１】
（２）次に、斜め研磨を行った試料の斜め研磨面の測定対象の半導体層にレーザーを照射してラマン散乱スペクトルを測定する。具体的には、パワー約１０ｍＷ程度、直径約１μｍのアルゴンイオンレーザー（波長５１４．５ｎｍ）をプローブ光とする顕微レーザーラマン分光装置（例：Ｊａｓｃｏ  ＮＲＳ−２１００）を用いて、露光時間６０秒で測定してラマン散乱スペクトルを得る。【００３２】
（３）次に、得られたラマン散乱スペクトルにおいて、結晶シリコン中のシリコン−シリコン結合に帰属されている５２０ｃｍ-1付近の鋭いピークのピーク高さ（Ｉｃ）とアモルファスシリコン中のシリコン−シリコン結合に帰属されている４８０ｃｍ-1付近のブロードなピークのピーク高さ（Ｉａ）の比であるＩｃ／Ｉａを算出し、得られた値を結晶化率とする。【００３３】
次に、第１のｉ型層１４ａの結晶化率を第２のｉ型層１４ｂの結晶化率よりも小さくすることによって得られる効果について以下説明する。【００３４】
一般的に、微結晶シリコンは微結晶相とアモルファス相が混在した状態の材料であり、結晶粒界がアモルファス相でパッシベーションされているため実用に耐える半導体特性が得られると考えられている。ここで、結晶化率が高くなると結晶粒界をパッシベーションしているアモルファス相が減少するため、電子スピン共鳴法（ＥＳＲ）で評価できるシリコンの未結合手に起因していると考えられる中性欠陥密度が増加することが知られている。【００３５】
従って、結晶化率を低めに抑えることが、光電変換装置の光活性層（ｉ型層）として高品質化する有力な手段であり、高い開放電圧及び曲線因子を実現できることが報告されている。しかしながら、光電変換装置に用いる場合には、より広い波長範囲の光を吸収することも望まれる。この観点では、結晶化率が高いほうがより長波長光の吸収が増え、短絡電流密度を向上させることができるため好ましい。【００３６】
本発明者らは、上記「開放電圧及び曲線因子」の向上と「短絡電流密度」の向上との両立を実現するために、鋭意検討を重ねた結果、短絡電流密度の向上のために第２のｉ型層１４ｂの結晶化ｓ率を比較的大きくした場合（例えば、結晶化率を１５にした場合）であっても、第１のｉ型層１４ａの結晶化率を第２のｉ型層１４ｂの結晶化率よりも小さくすると開放電圧及び曲線因子を向上させ得ることを見出した。また、本発明者らは、第２のｉ型層１４ｂの結晶化率を比較的小さく（例えば、結晶化率を４にした場合）した場合であっても、第１のｉ型層１４ａの結晶化率を第２のｉ型層１４ｂの結晶化率よりも小さくするとすると開放電圧及び曲線因子を向上させ得ることを見出した。従って、第２のｉ型層１４ｂの結晶化率の値によらずに第１のｉ型層１４ａの結晶化率を第２のｉ型層１４ｂの結晶化率よりも小さくすることにより開放電圧及び曲線因子を向上させることができることが分かる。
ここで説明した内容は、第３のｉ型層１４ｃの結晶化率を第２のｉ型層１４ｂの結晶化率よりも小さくすることによって得られる効果について同様に当てはまる。【００３７】
第１のｉ型層１４ａ及び第３のｉ型層１４ｃは、光の吸収波長範囲が第２のｉ型層１４ｂよりも狭いため、効果的な光吸収を行うためには、第１のｉ型層１４ａ及び第３のｉ型層１４ｃの膜厚は、本発明の効果が発揮される範囲内で薄いほど良いが、例えば、５ｎｍ以上１００ｎｍ以下が好ましい。ただし、第１のｉ型層１４ａ及び第３のｉ型層１４ｃの結晶化率が１未満の場合（完全なアモルファスシリコンの場合を含む）においては、第１のｉ型層１４ａ及び第３のｉ型層１４ｃの膜厚を次第に厚くして行くと急激に光電変換効率が低下してしまう上限膜厚が存在しているため、膜厚は３ｎｍ以上１２ｎｍ以下が好ましい。【００３８】
また、第１のｉ型層１４ａと第２のｉ型層１４ｂの界面での結晶化率変化率が０．０１３〜０．２４ｎｍ-1である。この界面での結晶化率変化率は、例えば、０．０１３，０．０１５，０．０１７，０．０２，０．０３，０．０４，０．０５，０．０６，０．０７，０．０８，０．０９，０．１０，０．１１，０．１２，０．１３，０．１４，０．１５，０．１６，０．１７，０．１８，０．１９，０．２０，０．２１，０．２２，０．２３，０．２４ｎｍ-1である。この界面での結晶化率変化率は、ここで例示した数値の何れか２つの間の範囲内であってもよい。【００３９】
第１のｉ型層１４ａと第２のｉ型層１４ｂの界面での結晶化率変化率は、以下の方法で測定することができる。
（１）上述した方法で斜め研磨を行った試料をステージに設置し、このステージを斜め研磨方向に移動させることと斜め研磨面にプローブ光を照射してラマン散乱スペクトルを測定することを繰り返し、それぞれの測定位置での結晶化率を算出する。【００４０】
ｐ型層１３が最表面に現れる位置では半導体層に由来するラマン散乱スペクトルを得ることができるが、基板１０が最表面に現れる位置ではそのようなラマン散乱スペクトルを得ることができない。従って、基板１０とｐ型層１３との界面に相当するステージ位置を特定できる。この界面に相当する位置からのステージの移動量と研磨角度とを用いれば、測定位置を膜厚方向の位置に換算できる。これによって、膜厚方向の位置とその位置での結晶化率との関係が得られ、この関係に基づいて図３に示すような膜厚方向の位置とその位置での結晶化率との関係を示すグラフが得られる。【００４１】
なお、ラマン散乱光はプローブ光の吸収深さに応じた膜厚の範囲の情報となるため、各半導体層の結晶化率が有意に異なるような堆積条件で積層しても、斜め研磨試料での結晶化率の測定値は連続的な変化を示すこととなる。また、光閉じ込め効果を目的として表面が凹凸を有する基板を有する光電変換装置を斜め研磨試料とした場合、プローブ光が照射された狭い範囲内にも複数の層が最表面に存在することとなる。測定値はプローブ光が照射された範囲内に存在する複数の層からの平均値であると考えられるが、この場合でも、膜厚方向の位置とその位置での結晶化率との関係を得ることができる。【００４２】
（２）次に、図３に示すような膜厚方向の位置とその位置での結晶化率との関係を示すグラフを利用して第１のｉ型層１４ａと第２のｉ型層１４ｂの界面での結晶化率変化率を求める。この界面での結晶化率変化率は、（結晶化率変化層での結晶化率変化量ｈ／結晶化率変化層の膜厚ｙ）によって求めることができる。結晶化率変化層の始点Ｓは、結晶化率が極小となる点である。結晶化率変化層の終点Ｅは、以下の方法で決定する。（ａ）膜厚に対する第２のｉ型層１４ｂの結晶化率の変化が比較的ゆるやかになった部分の測定値を第１のｉ型層１４ａ側へ外挿し、この外挿線が測定値の結晶化率と一致する最小の膜厚での結晶化率Ａを求める。（ｂ）次に、結晶化率が０．８Ａになる点を求め、この点を結晶化率変化層の終点Ｅとする。【００４３】
第１のｉ型層１４ａと第２のｉ型層１４ｂの界面での結晶化率変化率が０．０１３〜０．２４ｎｍ-1である場合、第１のｉ型層１４ａの膜厚を薄くすることができるため、光電変換効率を向上させることができる。特に、第１のｉ型層１４ａの結晶化率がＩｃ／Ｉａ＝１未満の場合（完全なアモルファスシリコンの場合を含む）においては、膜厚を非常に薄く制御する必要があるため、界面において結晶化率が急峻に変化していることが好ましい。【００４４】
また、一般的に微結晶シリコンのｉ型層はＸ線回折測定結果を基に、シェラーの式を用いて算出する結晶子サイズが大きいほど、２２０回折線と１１１回折線の強度比（（２２０回折線の強度）／（１１１回折線の強度））が大きい（２２０の配向性が高い）ほど高い光電変換特性が得られるという報告が多くなされている。本発明によれば、第２のｉ型層１４ｂでの上記結晶子サイズが１０〜３０ｎｍ程度と比較的小さく且つ上記強度比（（２２０回折線の強度）／（１１１回折線の強度））が３未満と低い場合であっても、高い光電変換効率を実現できることができる。従って、第１のｉ型層１４ａは、結晶化率さえ制御されていれば、第２のｉ型層１４ｂの上記結晶子サイズの増大効果や上記強度比（（２２０回折線の強度）／（１１１回折線の強度））の向上効果を有しないものであっても良い。【００４５】
２−１−３．ｎ型層
ｎ型層１５は、例えば、水素化微結晶シリコン半導体または水素化アモルファスシリコン半導体に、リン、窒素、酸素等のｎ導電型となる不純物原子がドープされたものである。ｎ型層１５は光活性層ではないため、その膜厚は、光電変換機能を損なわない範囲で薄いほうがよい、従って、ｎ型層１５の膜厚は、特に限定されるものではないが、１００ｎｍ以下が望ましく、１０〜３０ｎｍがさらに好ましい。【００４６】
２−２．光電変換部の作製方法
次に、光電変換部１１の作製方法について説明する。
光電変換部１１は、基板１０上にｐ型層１３、第１のｉ型層１４ａ、第２のｉ型層１４ｂ、第３のｉ型層１４ｃ及びｎ型層１５を形成することによって形成することができる。なお、本発明をサブストレート型構造に適用し光入射側にｐ型層が配置される構造を用いる場合は、基板１０側からｎ型層、第１のｉ型層１４ａ、第２のｉ型層１４ｂ、第３のｉ型層１４ｃ、ｐ型層の順で形成する。第３のｉ型層１４ｃは、省略可能である。【００４７】
光電変換部１１を構成する各半導体層は、ＲＦからＶＨＦの周波数帯を用いたプラズマＣＶＤ法などを用いて形成することができる。例えば、平行平板型のプラズマＣＶＤ法を用いる場合の作製条件は、周波数１０〜２００ＭＨｚ程度、パワー密度１０ｍＷ／ｃｍ2〜１Ｗ／ｃｍ2程度、チャンバー内圧力１００〜２０００Ｐａ程度、基板温度は室温〜３００℃程度等が好適に用いられる。【００４８】
プラズマＣＶＤ法により光電変換部１１の各半導体層を形成する際に使用するシリコン含有ガスとしては、ＳｉＨ4、Ｓｉ２Ｈ6、ＳｉＦ4、ＳｉＨ2Ｃｌ2、ＳｉＣｌ4等のシリコン原子を含むものであれば特に限定されないが、一般的にＳｉＨ4を用いる場合が多い。上記シリコン含有ガスとともに使用される希釈ガスとしては、主としてＨ2を用いる。ここで、Ａｒ、Ｈｅ等の希ガスを少量含ませても良い。【００４９】
ここで、微結晶シリコンを形成するためには、水素ガス流量／シリコン含有ガス流量で定義される水素／シリコン流量比が重量である。例えば、シリコン含有ガスとしてＳｉＨ4を用いる場合には、微結晶シリコンの形成時の水素／シリコン流量比は、３５〜７０程度が好ましい。なお、アモルファスシリコンの形成時の水素／シリコン流量比は、１〜４０程度が好ましい。【００５０】
また、微結晶シリコンの形成条件は、その下地となる層の結晶化率に大きく影響を受ける。すなわち、下地となる層の結晶化率が高いほど結晶化しやすいため、シリコン含有ガスとＨ2の流量比の適正値は低くなり、下地となる層の結晶化率が低い場合や完全なアモルファスシリコンであった場合は流量比の適正値は高くなる。このことから、流量比が一定の条件で微結晶シリコンを形成した場合であっても、先に結晶化した微結晶シリコンが新たに下地層としての役割を果たすようになるので、膜厚が厚くなるに従って結晶化率が増加してゆく傾向を示す。【００５１】
ｐ型層１３及びｎ型層１５の形成時には、上記シリコン含有ガス及び希釈ガスと共にドーピングガスを使用し、該ドーピングガスは目的とする型の導電性決定元素を含むガスであれば特に限定されない。一般的に、ｐ型導電性決定元素がボロンである場合はＢ2Ｈ6が好適に用いられる。一般的に、ｎ型導電性決定元素がリンである場合はＰＨ3が好適に用いられる。【００５２】
以下、第１〜第３のｉ型層１４ａ〜１４ｃの形成方法を詳細に説明する。
まず、水素／シリコン流量比が比較的小さい条件で第１のｉ型層１４ａを形成する。これによって、第１のｉ型層１４ａの結晶化率が比較的小さくなる。第１のｉ型層１４ａ形成時の水素／シリコン流量比は、例えば、１〜５０であり、具体的には例えば、１，５，１０，１５，２０，２５，３０，３５，４０，４５，５０である。この水素／シリコン流量比は、ここで例示した数値の何れか２つの間の範囲内であってもよい。また、（第１のｉ型層１４ａ形成時の水素／シリコン流量比）／（第２のｉ型層１４ｂ形成時の水素／シリコン流量比）の比率は、例えば、０．１〜０．９であり、具体的には例えば、０．１，０．２，０．３，０．４，０．５，０．６，０．７，０．８，０．９である。この比率は、ここで例示した数値の何れか２つの間の範囲内であってもよい。各層を形成中に水素／シリコン流量比が変化する場合は、その平均値がその層の「水素／シリコン流量比」である。【００５３】
次に、水素／シリコン流量比が比較的大きい条件で第１のｉ型層１４ａ上に第２のｉ型層１４ｂを形成する。これによって、第２のｉ型層１４ｂの結晶化率が比較的大きくなる。第２のｉ型層１４ｂ形成時の水素／シリコン流量比は、例えば、３５〜７０であり、具体的には例えば、３５，４０，４５，５０，５５，６０，６５，７０である。この水素／シリコン流量比は、ここで例示した数値の何れか２つの間の範囲内であってもよい。【００５４】
第２のｉ型層１４ｂは、その成膜初期において結晶化率の低い状態となり易い。これは、（１）相対的に結晶化率が低い第１のｉ型層１４ａ上に第２のｉ型層１４ｂが形成されること、及び（２）放電開始から原料ガスの分解が始まり原料ガス供給と放電電力供給のバランスが取れたところで放電が安定するため、放電安定までに一定の時間がかかってしまうことに原因であると考えられる。このような場合、第１のｉ型層１４ａと第２のｉ型層１４ｂの界面での結晶化率変化率が小さくなるので、この結晶化率変化率を０．０１３〜０．２４ｎｍ-1にすることが困難になる。【００５５】
そこで、第１のｉ型層１４ａと第２のｉ型層１４ｂの界面での結晶化率変化率を高めるために、本実施形態では、第２のｉ型層１４ｂの成膜初期において、水素／シリコン流量比をプラズマ点灯状態のままで連続的に減少させる工程を設ける。この工程を行っている間は、水素／シリコン流量比が高いので結晶化率が急激に上昇しその結果、第１のｉ型層１４ａと第２のｉ型層１４ｂの界面での結晶化率変化率を０．０１３〜０．２４ｎｍ-1にすることができる。【００５６】
水素／シリコン流量比を高くするには、水素ガス流量を増大させてもよく、シリコン含有ガス（例：ＳｉＨ4ガス）流量を減少させてもよく、これらを併用してもよい。例えば、第２のｉ型層１４ｂの成膜初期におけるシリコン含有ガス流量を成膜終了時の７０〜９０％に設定することによって水素／シリコン流量比を高めることができる。また、（シリコン含有ガス流量を減少させる時間／第２のｉ型層１４ｂの総成膜時間）の比率は、例えば１／１００〜１／６であり、具合的には例えば１／１００，１／５０，１／２５，１／２０，１／１５，１／１０，１／９，１／８，１／７，１／６である。上記比率は、ここで例示した数値の何れか２つの間の範囲内であってもよい。【００５７】
ここで、成膜初期におけるシリコン含有ガス流量の適正値は成膜中の圧力が高いほど、投入電力が大きいほど小さくなる傾向があるため、この点も考慮に入れて条件設定を行うことが好ましい。また、上記理由により、シリコン含有ガスの流量変化はプラズマの放電を途中で止めることなく行う必要がある。また、第１のｉ型層１４ａと第２のｉ型層１４ｂの界面における結晶化率変化が急峻になっていればよく、第２のｉ型層１４ｂの膜厚方向の結晶化率は一定であっても、次第に増加していても、次第に減少していても良い。【００５８】
次に、水素／シリコン流量比が比較的小さい条件で第２のｉ型層１４ｂ上に第３のｉ型層１４ｃを形成する。これによって、第３のｉ型層１４ｃの結晶化率が比較的小さくなる。第３のｉ型層１４ｃ形成時の水素／シリコン流量比は、例えば、１〜５０であり、具体的には例えば、１，５，１０，１５，２０，２５，３０，３５，４０，４５，５０である。この水素／シリコン流量比は、ここで例示した数値の何れか２つの間の範囲内であってもよい。別の表現では、（第３のｉ型層１４ｃ形成時の水素／シリコン流量比）／（第２のｉ型層１４ｂ形成時の水素／シリコン流量比）の比率は、例えば、０．１〜０．７であり、具体的には例えば、０．１，０．２，０．３，０．４，０．５，０．６，０．７である。この比率は、ここで例示した数値の何れか２つの間の範囲内であってもよい。【００５９】
３．裏面電極層
裏面電極層１２は、導電層が少なくとも１層以上あればよく、光反射率が大きく導電率が高い程好ましい。これらを満たす材料として、可視光反射率の高い銀、アルミニウム、チタン、パラジウム等の金属材料やその合金が用いられる。作製方法は特に限定されないが、例えば、ＣＶＤ法、スパッタリング法、真空蒸着法、電子ビーム蒸着法、スプレー法、スクリーン印刷法等により上記光電変換部１１の上に形成される。【００６０】
裏面電極層１２は、光電変換部１１で吸収されなかった光を反射して再度光電変換部１１に戻すため、光電変換効率の向上に寄与する。さらに、光電変換部１１と裏面電極層１２との間に透明導電層を形成すると、入射光に対する光閉じ込め向上効果や光反射率向上効果が得られることに加えて、裏面電極層１２に含まれる元素の光電変換部１１への拡散を抑制することができる。【００６１】
透明導電層は「１．基板」の項に記載の透明導電層と同様の材料を用いて同様の製法により形成することができる。ただし、本発明をサブストレート型構造に適用する場合には、上記裏面電極層１２側から光入射を行うので、上記裏面電極層１２は、表面を一様に覆わないグリッド形状（櫛形など）であることが望ましい。【００６２】
以上の構成により、開放電圧、短絡電流密度及び形状因子が大きく光電変換効率の高い光電変換装置を得ることができる。
【実施例】
【００６３】
以下、本発明の実施例及び比較例を説明する。【００６４】
（実施例１〜３及び比較例１、２）
本実施例１〜３及び比較例１、２では、図１に示すスーパーストレート型光電変換装置を以下のように作製した。【００６５】
基板１０としては、表面に透明導電膜が形成された白板ガラス（商品名：Ａｓａｈｉ−Ｕ）を使用した。該基板１０上に、プラズマＣＶＤ法によりｐ型層１３、第１のｉ型層１４ａ、第２のｉ型層１４ｂ、第３のｉ型層１４ｃ、ｎ型層１５の順に堆積して光電変換部１１を形成した。各層に共通のプラズマＣＶＤ条件は、成膜圧力１０００Ｐａ、プラズマ周波数１３．５６ＭＨｚ、投入電力１００ｍＷ／ｃｍ2、基板温度２００℃である。【００６６】
ｐ型層１３の作製には原料ガスとしてＳｉＨ4、Ｈ2、Ｂ2Ｈ6を用い、ガス流量比はＨ2：ＳｉＨ4：Ｂ2Ｈ6＝２６０：１：０．００２５とした。また、膜厚は３０ｎｍとなるように成膜時間を調節した。【００６７】
第１のｉ型層１４ａの作製には原料ガスとしてＳｉＨ4、Ｈ2を用い、ガス流量比はＨ2：ＳｉＨ4＝３５：１とした。また、膜厚は１０ｎｍとなるように成膜時間を調節した。【００６８】
第２のｉ型層１４ｂの作製には原料ガスとしてＳｉＨ4、Ｈ2を用いた。第２のｉ型層１４ｂの成膜初期にはガス流量比をＨ2：ＳｉＨ4＝６３：１とした。また、プラズマ放電開始（つまり、第２のｉ型層１４ｂの成膜開始）からｘ分間後のガス流量比がＨ2：ＳｉＨ4＝５３：１となるように、第２のｉ型層１４ｂの成膜開始後にＳｉＨ4の流量を少しずつ増やした。ｘ分後以降は、ＳｉＨ4の流量は、一定に保った。プラズマ放電開始から１００分間後に放電を終了した（つまり、第２のｉ型層１４ｂの成膜を終了した）。第２のｉ型層１４ｂの成膜中は放電を止めることなくガス流量制御を行った。途中で放電を止めると流量制御をやり直さなければならないためである。【００６９】
シランガス流量制御時間（ｘ分間）は、表２にまとめた。シランガス流量制御時間（ｘ分間）は、比較例１、実施例１、実施例２、実施例３、比較例２でそれぞれ０分間、２．５分間、５分間、１５分間、２０分間とした。比較例１では、ガス流量比（Ｈ2：ＳｉＨ4）を３５：１から５３：１に直接変化させた。
シランガス流量制御時間（ｘ分間）の間はガス流量比の変化がほぼ一定となるように原料ガスの流量を制御した。また、第２のｉ型層１４ｂの総膜厚は２０００ｎｍであった。【００７０】
第３のｉ型層１４ｃの作製には原料ガスとしてＳｉＨ4、Ｈ2を用い、ガス流量比はＨ2：ＳｉＨ4＝３５：１とした。また、膜厚は１０ｎｍとなるように成膜時間を調節した。【００７１】
ｎ型層１５の作製には原料ガスとしてＳｉＨ4、Ｈ2、ＰＨ3を用い、ガス流量比はＨ2：ＳｉＨ4：ＰＨ3＝２００：１：０．００３とした。また、膜厚は３０ｎｍとなるように成膜時間を調節した。【００７２】
以上により、光電変換部１１が作製できた。【００７３】
該光電変換部１１の上に、マグネトロンスパッタリング法により裏面電極層１２として膜厚３０ｎｍの酸化亜鉛層及び膜厚５００ｎｍの銀層をこの順に２層堆積させて、スーパーストレート型光電変換装置を得た。【００７４】
このようにして得られた光電変換装置について、ＡＭ１．５（１００ｍＷ／ｃｍ2）照射条件下におけるセル面積１ｃｍ2の電流−電圧特性を測定した。結果を表２にまとめて記した。【００７５】
（実施例４）
第３のｉ型層１４ｃを有さないこと以外は、すべて、実施例２と同様にして光電変換装置を作製した。実施例２と同一の測定条件で光電変換効率を測定した。結果を表２に記載した。【００７６】
（従来例１）
第１のｉ型層１４ａ及び第３のｉ型層１４ｃを有さず、シランガス流量制御を行わないようにしたこと以外は、すべて、実施例２と同様にして光電変換装置を作製した。実施例２と同一の測定条件で光電変換効率を測定した。結果を表２に記載した。【００７７】
また、実施例１から４及び比較例１及び２について、各光電変換装置を低角度斜め研磨により研磨しラマン分光測定対象となる層を基板面内方向で、できるだけ面積が大きくなるように露出させた。研磨の方法としては、まず、平均粒径０．２５μｍのダイアモンドスラリーを用いて低角度斜め研磨した後、平均粒径０．０６μｍのコロイダルシリカを用いて低角度斜め研磨した。その後、研磨後の角度を段差膜厚計及び電子顕微鏡（ＳＥＭ）を用いて測定した結果、０．０７度であった。【００７８】
低角度斜め研磨を行った光電変換装置に対して、トリプルモノクロメータラマン分光光度計（日本分光株式会社製、ＮＲＳ−２１００型）を用い、各層に対応した位置の顕微ラマン散乱測定を行い、ラマン散乱スペクトルを得た。測定条件は、パワー約１０ｍＷ程度のアルゴンイオンレーザー（波長５１４．５ｎｍ）を顕微を用いて直径約１μｍのスポットで照射し、露光時間６０秒とした。得られたラマンスペクトルをもとに、５２０ｃｍ-1近傍のピーク高さ（Ｉｃ）と４８０ｃｍ-1近傍のピーク高さ（Ｉａ）を求め、被評価位置の結晶化率Ｉｃ／Ｉａを算出した。【００７９】
ｐ型層１３、第１のｉ型層１４ａ、第２のｉ型層１４ｂ、第３のｉ型層１４ｃ、ｎ型層１５の膜厚方向中央部の結晶化率は、表１の通りであった。
【表１】
2008078471.tif 000003
【００８０】
また、上述した方法で、第１のｉ型層１４ａと第２のｉ型層１４ｂの界面での結晶化率変化率を求めた。その結果を表２に示す。なお、結晶化率変化層の始点Ｓでの結晶化率は３．５であった。【００８１】
【表２】
2008078471.tif 000004
【００８２】
表２を参照すると、第１のｉ型層１４ａと第２のｉ型層１４ｂの界面での結晶化率変化率が０．０１７〜０．１０ｎｍ-1である場合に光電変換効率が高くなったことが分かる。また、表２を参照すると、この結晶化率変化率が０．０１３〜０．２４ｎｍ-1である場合には光電変換効率が高くなることが分かる。さらに、この結晶化率変化率が０．０５〜０．１０の場合には、光電変換効率が極めて高くなったことが分かる。
また、実施例２と実施例４とを比べると、第３のｉ型層１４ｃを設けることによって光電変換効率が向上したことが分かる。
比較例２において高い光電変換効率が得られなかった理由は、必ずしも明らかでないが、以下の通りであると推測される。比較例２では、シランガス流量制御時間が比較的長いため、結晶化率変化層の終点Ｅの後に、結晶化率Ａよりも高い結晶化率を有する層が形成されていた。この層が光電変換効率に悪影響を及ぼしたと推測される。
【図１】
2008078471.tif 000005
【図２】
2008078471.tif 000006
【図３】
2008078471.tif 000007
【国際調査報告】
2008078471.tif 000008
2008078471.tif 000009
2008078471.tif 000010
2008078471.tif 000011
2008078471.tif 000012