(57)【要約】本発明は、製造コストが安価で、より小型の発光素子を備える半導体装置及びその製造方法を提供することを目的とする。半導体基板６の表面上に、接着層９と導電性ペースト１０ａ，１０ｂを選択的に塗布する。次に、半導体基板６上に発光素子（ＬＥＤチップ４）を形成する。Ｐ型半導体層３は導電性ペースト１０ａと接続され、Ｎ型半導体層２は導電性ペースト１０ｂが接続される。こうして、ＬＥＤチップ４は導電性ペースト１０ａ，１０ｂを介してパッド電極８ａ，８ｂと電気的に接続される。次に、半導体基板６上に、各パッド電極８ａ，８ｂに対応する位置に開口部を有する保護層１２を形成する。次に、当該開口内のパッド電極８ａ，８ｂ，８ｃ上に電極接続層１３及び導電端子１４を形成する。次に、所定のダイシングラインＤＬに沿って保護層１２や半導体基板６等を切断し、個々のチップに分割する。
2008123020.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と、
前記第１の基板の表面上に形成された第１及び第２のパッド電極と、
第１の面に第１導電型領域及び第２導電型領域を有し、前記第１の面が前記第１の基板の表面と対向して形成された発光素子と、
前記発光素子と前記第１の基板の間に形成された接着層と、
前記発光素子と前記第１の基板の間に形成され、前記第１導電型領域と前記第１のパッド電極との電気的接続を介在する第１の導電材と、
前記発光素子と前記第１の基板の間に形成され、前記第２導電型領域と前記第２のパッド電極との電気的接続を介在する第２の導電材とを備えることを特徴とする半導体装置。
【請求項２】
第１の基板と、
前記第１の基板の表面上に形成された第１及び第２のパッド電極と、
第１の面に第１導電型領域を有し、第２の面に第２導電型領域を有し、前記第１の面が前記第１の基板の表面と対向して形成された発光素子と、
前記発光素子と前記第１の基板の間に形成された接着層と、
前記第１の基板の表面上に形成され、前記第１導電型領域と前記第１のパッド電極との電気的接続を介在する第１の導電材と、
前記第１の基板の表面上に形成され、前記第２導電型領域と前記第２のパッド電極との電気的接続を介在する第２の導電材とを備えることを特徴とする半導体装置。
【請求項３】
前記第１の導電材または前記第２の導電材はボンディングワイヤであることを特徴とする請求の範囲第２項に記載の半導体装置。
【請求項４】
前記第１の導電材または前記第２の導電材は導電性ペーストであることを特徴とする請求の範囲第１項または請求の範囲第２項に記載の半導体装置。
【請求項５】
前記第１の基板の表面上に前記発光素子を被覆し、かつ前記第１または第２のパッド電極の形成領域に開口部を有する保護層と、
前記保護層内に前記第１及び第２のパッド電極と電気的に接続された導電端子とを備えることを特徴とする請求の範囲第１項乃至請求の範囲第４項のいずれかに記載の半導体装置。
【請求項６】
前記第１の基板の表面上に前記発光素子とは別のデバイス素子が形成されていることを特徴とする請求の範囲第１項乃至請求の範囲第５項のいずれかに記載の半導体装置。
【請求項７】
前記第１の基板は、その表面上に段差で低くなった凹部を有し、
前記発光素子は前記凹部内に形成されていることを特徴とする請求の範囲第１項乃至請求の範囲第６項のいずれかに記載の半導体装置。
【請求項８】
前記デバイス素子は、前記発光素子から放射される光を電気信号に変換できる受光素子を含み、
前記受光素子及び前記発光素子を被覆する保護層と、
前記保護層の上に、前記発光素子から放射される光を前記受光素子側に反射させる反射層を備えることを特徴とする請求の範囲第６項に記載の半導体装置。
【請求項９】
第１のパッド電極及び第２のパッド電極が表面上に形成されたウェハ状の第１の基板を準備し、
前記第１の基板の表面上に第１の導電材及び第２の導電材を選択的に形成する工程と、
第１の面に第１導電型領域及び第２導電型領域を有する発光素子を、前記第１の面が前記第１の基板の表面と対向するようにして前記第１の基板の表面上に接着層を介して形成する工程と、
前記発光素子と前記第１の基板の間で、前記第１のパッド電極と前記第１導電型領域とを前記第１の導電材を介して電気的に接続し、かつ前記発光素子と前記第１の基板の間で、前記第２のパッド電極と前記第２導電型領域とを前記第２の導電材を介して電気的に接続する工程と、
所定のラインに沿って前記第１の基板を切削し、個々のチップに分割する工程を有することを特徴とする半導体装置の製造方法。
【請求項１０】
第１のパッド電極及び第２のパッド電極が表面上に形成されたウェハ状の第１の基板を準備し、
第１の面に第１導電型領域を有し、第２の面に第２導電型領域を有する発光素子を、前記第１の面が前記第１の基板の表面と対向するようにして前記第１の基板の表面上に接着層を介して形成する工程と、
前記第１のパッド電極と前記第１導電型領域とを第１の導電材を介して電気的に接続し、前記第２のパッド電極と前記第２導電型領域とを第２の導電材を介して電気的に接続する工程と、
所定のラインに沿って前記第１の基板を切削し、個々のチップに分割する工程を有することを特徴とする半導体装置の製造方法。
【請求項１１】
前記第１の基板の表面上に前記発光素子を形成する工程は、
個片化された発光素子を前記第１の基板の表面上に配置する工程を含むことを特徴とする請求の範囲第９項または請求の範囲第１０項に記載の半導体装置の製造方法。
【請求項１２】
前記発光素子を形成する工程は、
ウェハ状の第２導電型の第２の基板の表面上に前記第１導電型領域及び前記第２導電型領域となる半導体層を形成する工程と、
前記第１導電型領域が前記第１の基板の表面と対向するように、前記第１の基板と前記第２の基板とを貼り合わせる工程と、
前記第２の基板の裏面側から、前記第２の基板を選択的に除去し、前記ウェハ状の第２の基板を個々の発光素子に分割する工程を有することを特徴とする請求の範囲第９項または請求の範囲第１０項に記載の半導体装置の製造方法。
【請求項１３】
前記第２の基板の裏面全体を研削する工程を有することを特徴とする請求の範囲第１２項に記載の半導体装置の製造方法。
【請求項１４】
前記第１の導電材または前記第２の導電材は導電性ペーストであることを特徴とする請求の範囲第９項乃至請求の範囲第１３項のいずれかに記載の半導体装置の製造方法。
【請求項１５】
前記第１の基板の表面上に前記発光素子を被覆し、かつ前記第１または第２のパッド電極の形成領域に開口部を有する保護層を形成する工程と、
前記保護層の開口部内に、前記第１または第２のパッド電極と電気的に接続された導電端子を形成する工程とを有することを特徴とする請求の範囲第９項乃至請求の範囲第１４項のいずれかに記載の半導体装置の製造方法。
【請求項１６】
前記第１の基板の表面上に前記発光素子とは別のデバイス素子を形成する工程を有することを特徴とする請求の範囲第９項乃至請求の範囲第１５項のいずれかに記載の半導体装置の製造方法。
【請求項１７】
前記第１の基板の表面上を選択的に除去し、段差で低くなった凹部を形成する工程を有し、
前記発光素子は前記凹部内に形成することを特徴とする請求の範囲第９項乃至請求の範囲第１６項のいずれかに記載の半導体装置の製造方法。
【請求項１８】
前記デバイス素子は、前記発光素子から放射される光を電気信号に変換できる受光素子を含み、
前記受光素子及び前記発光素子を被覆する保護層を形成する工程と、
前記保護層の上に、前記発光素子から放射される光を前記受光素子側に反射させる反射層を形成する工程を有することを特徴とする請求の範囲第１６項に記載の半導体装置の製造方法。
【請求項１９】
前記デバイス素子は、前記発光素子から放射される光を電気信号に変換できる受光素子を含み、
第１の基板の表面上を選択的に除去し、段差で低くなった凹部を形成する工程と、
前記受光素子及び前記発光素子を被覆する保護層を形成する工程と、
前記保護層の上に、前記発光素子から放射される光を前記受光素子側に反射させる反射層を形成する工程とを有し、
前記発光素子は前記凹部内に形成することを特徴とする請求の範囲第１６項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を備えた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）は、比較的小さな電力で長時間安定して光を発生できるため、発光素子として広く利用されている。発光素子を備える従来の半導体装置について、第２６図，第２７図を参照して説明する。
従来の半導体装置１００は、第２６図に示すように、第１のリード１０１（カソード）と、第１のリード１０１上に配置された発光素子（ＬＥＤチップ１０２）と、ボンディングワイヤ１０３を介してＬＥＤチップ１０２の表面電極と電気的に接続される第２のリード１０４（アノード）とを備えている。第１のリード１０１のＬＥＤチップ１０２が配置される部分は、凹面形状に加工されている。この凹面部１０５には、例えば銀メッキ処理が施されている。そのため、凹面部１０５は光の反射面として機能し、ＬＥＤチップ１０２から放射される光の輝度の向上が図られている。また、上述した各構成は透明樹脂１０６で封止されている。
このような半導体装置１００の発光及び消灯の制御は、半導体装置１００とは別の駆動装置（不図示）から第１のリード１０１及び第２のリード１０４に所定の電圧が供給されることで行われる。
また、発光素子を備える半導体装置として、従来のフォトカプラ（Ｐｈｏｔｏ  ｃｏｕｐｌｅｒ）を説明する。フォトカプラとは、発光素子と受光素子から成る半導体装置であって、入力された電気信号を発光素子で光に変換し、その光で受光素子を導通させることにより信号の伝達を実現する装置である。
従来のフォトカプラ１１０は、第２７図に示すように、発光素子としてＬＥＤチップ１１１を有し、受光素子としてＰＤ（Ｐｈｏｔｏ  Ｄｉｏｄｅ）チップ１１２を備えている。ＬＥＤチップ１１１及びＰＤチップ１１２は互いに対向して配置され、ボンディングワイヤ１１３を介してリード１１４と電気的に接続される。また、ＬＥＤチップ１１１とＰＤチップ１１２とは透明樹脂１１５で封止され、光を遮断するモールド樹脂１１６で更に封止されている。なお、ＬＥＤチップ１１１とＰＤチップ１１２とは電気的に接続されていない。このようなフォトカプラ１１０では、入力された電気信号がＬＥＤチップ１１１で光信号に変換され、その光でＰＤチップ１１２を導通させることによって信号の伝達がなされる。
本発明に関連した技術は、例えば日本特許公開公報２００３−３１８４４７号、２００３−３４７５８３号に記載されている。
【発明の開示】
【０００３】
上述した従来の半導体装置１００（第２６図）では、凹面部１０５を有する第１のリード１０１や第２のリード１０４等の部品を微細にすることが困難であり、なお且つそれら全体を透明樹脂１０６で封止する必要がある。そのため、全体のサイズを小型にすることが困難であるという問題があった。また、それぞれの部品を別々に完成した後に組立作業が必要であるため、製造工程が複雑でコストが大きくなるという問題があった。
一方、上述したフォトカプラ１１０（第２７図）においても、ＬＥＤチップ１１１とＰＤチップ１１２とをリード１１４上に対向して配置することや、ＬＥＤチップ１１１とＰＤチップ１１２のそれぞれに対してボンディングワイヤ１１３を接続する必要があること等から、全体のサイズを小型にすることが困難であるという問題や製造工程が複雑になるという問題があった。
このように従来の発光素子を備えた半導体装置は、全体の小型化・薄型化が図れないとともに、製造コストが増大するという問題があった。
そこで本発明は、製造コストが安価で、信頼性が高く、より小型の半導体装置及びその製造方法を提供することを目的とする。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、第１の基板と、前記第１の基板の表面上に形成された第１及び第２のパッド電極と、第１の面に第１導電型領域及び第２導電型領域を有し、前記第１の面が前記第１の基板の表面と対向して形成された発光素子と、前記発光素子と前記第１の基板の間に形成された接着層と、前記発光素子と前記第１の基板の間に形成され、前記第１導電型領域と前記第１のパッド電極との電気的接続を介在する第１の導電材と、前記発光素子と前記第１の基板の間に形成され、前記第２導電型領域と前記第２のパッド電極との電気的接続を介在する第２の導電材とを備えることを特徴とする。
また、本発明の半導体装置は、第１の基板と、前記第１の基板の表面上に形成された第１及び第２のパッド電極と、第１の面に第１導電型領域を有し、第２の面に第２導電型領域を有し、前記第１の面が前記第１の基板の表面と対向して形成された発光素子と、前記発光素子と前記第１の基板の間に形成された接着層と、前記第１の基板の表面上に形成され、前記第１導電型領域と前記第１のパッド電極との電気的接続を介在する第１の導電材と、前記第１の基板の表面上に形成され、前記第２導電型領域と前記第２のパッド電極との電気的接続を介在する第２の導電材とを備えることを特徴とする。
また、本発明の半導体装置の製造方法の主な特徴は以下のとおりである。第１のパッド電極及び第２のパッド電極が表面上に形成されたウェハ状の第１の基板を準備し、前記第１の基板の表面上に第１の導電材及び第２の導電材を選択的に形成する工程と、第１の面に第１導電型領域及び第２導電型領域を有する発光素子を、前記第１の面が前記第１の基板の表面と対向するようにして前記第１の基板の表面上に接着層を介して形成する工程と、前記発光素子と前記第１の基板の間で、前記第１のパッド電極と前記第１導電型領域とを前記第１の導電材を介して電気的に接続し、かつ前記発光素子と前記第１の基板の間で、前記第２のパッド電極と前記第２導電型領域とを前記第２の導電材を介して電気的に接続する工程と、所定のラインに沿って前記第１の基板を切削し、個々のチップに分割する工程を有することを特徴とする。
また、本発明の半導体装置の製造方法は、第１のパッド電極及び第２のパッド電極が表面上に形成されたウェハ状の第１の基板を準備し、第１の面に第１導電型領域を有し、第２の面に第２導電型領域を有する発光素子を、前記第１の面が前記第１の基板の表面と対向するようにして前記第１の基板の表面上に接着層を介して形成する工程と、前記第１のパッド電極と前記第１導電型領域とを第１の導電材を介して電気的に接続し、前記第２のパッド電極と前記第２導電型領域とを第２の導電材を介して電気的に接続する工程と、所定のラインに沿って前記第１の基板を切削し、個々のチップに分割する工程を有することを特徴とする。
本発明では、従来構造と異なり、ウェハー状態のときからチップとして一体化した構成になっている。また、当該半導体装置の構成要素はウェハープロセスで形成できるため、各要素を微細に形成することができる。そのため、より薄く、小型の半導体装置を実現することができる。
また、複数の部品を別々に製造し、その後の組立作業を経て半導体装置として完成していたものが、本発明によれば個々の半導体装置に分割した時点でチップとして完成している。そのため、後の組み立て作業等の工程を省いて製造コストを抑えるとともに、発光素子を備える半導体装置の作業性や生産性を向上させることができる。
【図面の簡単な説明】
【０００４】
第１図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第２図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第３図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第４図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第５図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する平面図であり、第６図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第７図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第８図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第９図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する平面図であり、第１０図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する平面図であり、第１１図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１２図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１３図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１４図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１５図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１６図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する平面図であり、第１７図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１８図は本発明の第３の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１９図は本発明の第３の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第２０図は本発明の第３の実施形態に係る半導体装置及びその製造方法を説明する平面図であり、第２１図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第２２図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第２３図は本発明の第３の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第２４図は本発明の変更例に係る半導体装置を説明する断面図であり、第２５図は本発明の変更例に係る半導体装置を説明する断面図であり、第２６図は従来の半導体装置を説明する断面図であり、第２７図は従来の半導体装置を説明する断面図である。
【発明を実施するための最良の形態】
【０００５】
本発明の第１の実施形態について図面を参照しながら説明する。第１図乃至第９図は、それぞれ製造工程順に示した断面図である。
まず、第１図に示すように、例えばガリウムヒ素（ＧａＡｓ）や窒化ガリウム（ＧａＮ）等から成るＮ型の半導体基板１を準備する。半導体基板１の材質は、目的とする発光の色に応じて適宜変更できる。次に、半導体基板１の表面上にエピタキシャル結晶成長法にてＮ型半導体層２とＰ型半導体層３を順に形成する。これらによるＰＮ接合領域が発光領域となる。なお、半導体基板１及びＮ型半導体層２に添加されるＮ型不純物は例えば硫黄（Ｓ）やセレン（Ｓｅ）やテルル（Ｔｅ）等である。また、Ｐ型半導体層３に添加されるＰ型不純物は例えば亜鉛（Ｚｎ）である。
次に、Ｐ型半導体層３の一部を例えばドライエッチング法で選択的に除去し、第２図に示すようにＮ型半導体層２の一部を露出させる。次に、所定のダイシングラインＤＬに沿ってウェハ状の半導体基板１を個々のチップ（以下、ＬＥＤチップ４とする）に分割する。ＬＥＤチップ４は、露出したＰ型領域（Ｐ型半導体層３）及びＮ型領域（Ｎ型半導体層２）の両者を一方の面に有するため、同一平面側から各層に給電が可能である。なお、以上の説明は発光素子の製造方法の一例であって、求められる特性（例えば発光の色等）に応じて製造プロセスは異なる。
なお、半導体基板１をＬＥＤチップ４に分割する前に、Ｎ型半導体層２とＰ型半導体層３上のそれぞれに電極を形成する場合もある。この場合、例えばスパッタリング法等の薄膜形成技術によりアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を形成し、その後レジスト層（不図示）をマスクとして当該金属層を選択的にエッチングすることによってＮ型半導体層２とＰ型半導体層３上のそれぞれに電極が形成される。
次に、第３図に示すように、表面上にデバイス素子５が形成された例えばシリコン（Ｓｉ）等から成るウェハ状の半導体基板６を準備する。デバイス素子５は、素子の種類や機能に限定がなく、例えばＬＥＤチップ４の発光及び消灯を制御する駆動素子を含むことが好ましい。また、デバイス素子５は、フォトダイオード（Ｐｈｏｔｏ  Ｄｉｏｄｅ）やフォトトランジスタ（Ｐｈｏｔｏ  Ｔｒａｎｓｉｓｔｏｒ）等の光を電気信号に変換できる機能を有する受光素子でもよく、かかる構成によれば後述するように小型のフォトカプラを実現することができる。半導体基板６の厚さは、例えば３００μｍ〜７００μｍ程度である。
次に、半導体基板６の表面に第１の絶縁膜７（例えば、熱酸化法やＣＶＤ法等によって形成されたシリコン酸化膜）を例えば２μｍの膜厚に形成する。次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）やアルミニウム合金や銅（Ｃｕ）等の金属層を形成し、その後当該金属層を選択的にエッチングし、第１の絶縁膜７上に複数のパッド電極８ａ，８ｂ，８ｃを例えば１μｍの膜厚で形成する。パッド電極８ａ，８ｂは、後述するようにＬＥＤチップ４と電気的に接続される外部接続用の電極である。パッド電極８ｃは第５図で図示されており、デバイス素子５やその周辺素子と不図示の配線を介して電気的に接続されている電極である。なお、第３図及び第５図ではデバイス素子５の両側にパッド電極８ａ，８ｂ，８ｃが配置されているが、その位置に限定はなく、デバイス素子５上に配置することもできる。
次に、第４図及び第５図に示すように、半導体基板６の表面上に例えばエポキシ樹脂、ポリイミド（例えば感光性ポリイミド），レジスト，アクリル等から成る絶縁性の接着層９と、例えば銀（Ａｇ）等の導電性物質とエポキシ樹脂等の接着性の材料とが混合されて成る導電性ペースト１０ａ，１０ｂとを半導体基板６上に選択的に塗布する。接着層９は主としてＬＥＤチップ４と半導体基板６とを貼り合わせる役割を有する。また、フォトカプラを製造する場合、接着層９はＬＥＤチップ４から放射される光の通り道になるため、透明であって光を透過できる性状の良好な材料から成ることが好ましい。導電性ペースト１０ａ，１０ｂは主としてＬＥＤチップ４のＰ型領域（Ｐ型半導体層３）及びＮ型領域（Ｎ型半導体層２）とパッド電極８ａ，８ｂとの電気的な接続を介在する役割を有する。導電性ペースト１０ａ，１０ｂは、第５図に示すようにパッド電極８ａ，８ｂの少なくとも一部を被覆するように塗布し、接着層９はその他の領域に塗布する。なお、第５図は接着層９及び導電性ペースト１０ａ，１０ｂの形成領域を説明する平面図の概略であり、第４図は第５図のＸ−Ｘ線に沿った断面図に相当する。
次に、第６図に示すように、Ｐ型半導体層３と導電性ペースト１０ａとが接続され、Ｎ型半導体層２と導電性ペースト１０ｂが接続されるようにして、ＬＥＤチップ４を半導体基板６上に貼り合わせる。ＬＥＤチップ４は、接着層９及び導電性ペースト１０ａ，１０ｂの接着性によって半導体基板６上に固定される。
次に、第７図に示すように、各パッド電極８ａ，８ｂ，８ｃ（不図示）に対応する位置に開口部１１を有する保護層１２を形成する。保護層１２は、例えばポリイミド系樹脂、ソルダーレジスト等の有機系材料から成り、透明であって光が透過できる性状を有するものとする。保護層１２の形成は例えば以下のように行う。まず、塗布・コーティング法により光透過率の良好な有機系材料を全面に塗布（例えばスピン塗布）し、熱処理（プリベーク）を施す。次に、塗布された有機系材料を露光・現像して導電性ペースト１０ａ，１０ｂ及び接着層９を露出させる開口部１１を形成し、その後これに熱処理（ポストベーク）を施す。続いて、開口部１１の底部で露出した導電性ペースト１０ａ，１０ｂ及び接着層９をエッチングしてパッド電極８ａ，８ｂ，８ｃを露出させる。
次に、第８図に示すように、開口部１１内のパッド電極８ａ，８ｂ，８ｃ上に電極接続層１３を形成する。電極接続層１３を形成するのは、アルミニウム等から成るパッド電極８ａ，８ｂ，８ｃと、後述するハンダ等から成る導電端子１４は接合しにくいという理由や、導電端子１４の材料がパッド電極８ａ，８ｂ，８ｃ側に流入してくることを防止するという理由による。電極接続層１３は、例えばレジスト層をマスクとしてニッケル（Ｎｉ）層と金（Ａｕ）層等の金属層を順次スパッタリングし、その後レジスト層を除去するというリフトオフ法や、メッキ法によって形成することができる。
次に、開口部１１内の電極接続層１３上に導電材料（例えばハンダ）をスクリーン印刷し、この導電材料を熱処理でリフローさせる。これにより、電極接続層１３及び導電性ペースト１０ａ，１０ｂを介してＬＥＤチップ４と電気的に接続され、また電極接続層１３及びパッド電極８ｃを介してデバイス素子５と電気的に接続された導電端子１４が形成される。なお、第８図ではＬＥＤチップ４と導電端子１４とが電気的に接続されていることのみが描かれているが、デバイス素子５は別領域において導電端子１４と接続されている。導電端子１４は保護層１２の高さよりも若干高く形成されており、保護層１２の表面からその厚み方向に突出した電極である。このように導電端子１４を突出させておくことで、プリント基板等への実装が容易になる。なお、導電端子１４の形成方法は上記に限定されることはなく、電解メッキ法や、ディスペンサを用いてハンダ等を所定領域に塗布するいわゆるディスペンス法（塗布法）等で形成することもできる。また、導電端子１４は、金や銅，ニッケルを材料としたものでもよく、その材料は特に限定されない。
次に、所定のダイシングラインＤＬに沿って保護層１２や半導体基板６等を切断し、ウェハ状の半導体基板６を個々のチップに分割する。個々のチップに分割する方法としては、ダイシング法，エッチング法，レーザーカット法等がある。
以上の工程により、第８図及び第９図に示すように半導体基板６上に発光素子（ＬＥＤチップ４）を備えるチップサイズパッケージ型の半導体装置２０が完成する。半導体装置２０は、導電端子１４を介してプリント基板等に実装される。なお、第９図は半導体装置２０をＬＥＤチップ４側から見た平面図の概略であり、第８図は第９図のＹ−Ｙ線に沿った断面図に相当する。
本実施形態の半導体装置２０は、従来構造（第２６図参照）のように各部品（ＬＥＤチップ、リード、ボンディングワイヤ）に分離しておらず、半導体基板６がウェハー状態のときからチップとして一体化した構成になっている。また、当該半導体装置の構成要素はウェハープロセスで形成されているため、従来構造に比べて各要素を微細に形成することができる。また、ＬＥＤチップ４は半導体基板６と対向する面から給電できる構成であり、ボンディングワイヤのようにある程度の厚みが生じてしまう線材を用いず、薄い導電材（導電性ペースト１０ａ、１０ｂ）を介して外部接続用の電極（パッド電極８ａ，８ｂ、導電端子１４）と接続される。そのため、より薄く、小型の半導体装置を実現することができる。
また、複数の部品を別々に製造し、その後の組立作業を経て完成していたものが、本実施形態によれば個々の半導体装置に分割した時点で一つのチップとして完成している。そのため、組み立て作業（従来あったＬＥＤチップをリード上に配置する工程や、ボンディングワイヤでＬＥＤチップとリードとを接続する工程や、透明樹脂で全体を封止する工程等）の工程を省くことができるとともに、発光素子を有する半導体装置の作業性や生産性を向上させることができる。
また、半導体基板６上に発光素子（ＬＥＤチップ４）とは別にデバイス素子５が形成されているため、一つのチップ内に多数の素子を効率よく混載することができ、発光素子を備える多機能な半導体装置を得ることができる。例えば、デバイス素子５にＬＥＤチップ４の発光及び消灯を制御する駆動素子を含めることで、発光機能とその制御機能の両者を一つのチップで実現することができる。従って、従来（第２６図）のように半導体装置と別に駆動装置を設ける必要がない。なお、この場合、パッド電極８ａ，８ｂ，８ｃの形成の際などで配線層を形成することや、あるいは実装基板側に配線を設けることで、ＬＥＤチップ４とデバイス素子５とを電気的に接続できる。
また、デバイス素子５に、フォトダイオード（Ｐｈｏｔｏ  Ｄｉｏｄｅ）やフォトトランジスタ（Ｐｈｏｔｏ  Ｔｒａｎｓｉｓｔｏｒ）等の受光素子を含めることで、当該半導体装置２０をフォトカプラとして用いることができる。従来のフォトカプラ（第２７図参照）は、２つのチップ（ＬＥＤチップとＰＤチップ）が別々に完成し、その後の組み立て作業を経た上で一体化されていたが、本実施形態によれば、ウェハー状態のときからチップとして一体化した構成になっている。また、フォトカプラの各要素がウェハープロセスで形成されている。また、ボンディングワイヤを用いていないため、ＬＥＤチップ４とデバイス素子５との間は従来構造に比して非常に薄い。そのため、より薄く、小型のフォトカプラを実現することができる。また、従来あった組み立て作業（発光素子と受光素子をリード上に対向させて配置する工程や、各チップの間に透明樹脂を充填する工程等）の工程を省くことができるため、フォトカプラの作業性や生産性を向上させることができる。なお、この場合、受光素子とＬＥＤチップ４とを電気的に接続する必要はない。
また、第１の実施形態ではウェハ状の半導体基板１を個々のＬＥＤチップ４に分割した後に、ＬＥＤチップ４を半導体基板６上に配置していたが、以下の製造プロセスを採用することもできる。まず、第２図に示すようにＰ型半導体層３が選択的に除去されてＮ型半導体層２の一部が露出したウェハ状の半導体基板１を準備する。次に、第１０図に示すように半導体基板１と半導体基板６とを上記と同様に導電性ペースト１０ａ，１０ｂ及び接着層９を介して貼り合せる。次に、半導体基板１の裏面側から選択的にエッチングし、ウェハ状の半導体基板１は個々のＬＥＤチップ４に分割される。かかる製造プロセスでは、半導体基板６が支持体となり、半導体基板１の裏面全体を研削する工程（バックグラインド工程）を容易に行えるため、ＬＥＤチップ４をより薄く出来るメリットがある。
次に、本発明の第２の実施形態について図面を参照しながら説明する。第１１図乃至第１６図は、それぞれ製造工程順に示した断面図である。なお、第１の実施形態と同様の構成及び製造プロセスについてはその説明を省略するか簡略する。
まず、第１図及び第３図で示したように、Ｎ型半導体層２及びＰ型半導体層３が表面上に形成されたウェハ状の半導体基板１と、デバイス素子５，第１の絶縁膜７，パッド電極８ａ，８ｂ，８ｃ（不図示）が表面上に形成されたウェハ状の半導体基板６とを準備する。
次に、第１１図に示すように、Ｐ型半導体層３が半導体基板６の表面と対向するようにして半導体基板１と半導体基板６とを接着層９を介して貼り合わせる。次に、裏面研削装置（グラインダー）を用いて半導体基板１の裏面全体を研削し、半導体基板１を所定の厚さに薄くする。当該研削工程はエッチング処理でもよいし、グラインダーとエッチング処理の併用でもよい。なお、最終製品の用途や仕様，準備した半導体基板１の当初の厚みによっては、当該研削工程を行う必要がない場合もある。また、当該研削工程を行うと研削面が荒れる場合があるため、研削工程後に平らな面を得るための工程として例えばウェットエッチング処理を行ってもよい。
次に、不図示のレジスト層をマスクとして半導体基板１及びＮ型半導体層２の所定の領域を半導体基板１の裏面側から選択的にエッチングし、第１２図に示すようなＰ型半導体層３の一部を露出させる開口部２１を形成する。
次に、別のレジスト層をマスクとして、半導体基板１，Ｎ型半導体層２，Ｐ型半導体層３、及び接着層９を選択的にエッチングし、第１３図に示すようにパッド電極８ａ，８ｂ，８ｃを露出させる。なお、開口部２１の形成によって露出したＰ型半導体層３はエッチングしないようにする。当該エッチングによって、ウェハ状の半導体基板１は個々のチップ（以下、ＬＥＤチップ２２とする）に分割される。ＬＥＤチップ２２は、露出したＰ型領域（Ｐ型半導体層３）及びＮ型領域（半導体基板１）の両者を半導体基板６と対向しない側の面に有している。ＬＥＤチップ２２は、この点で第１の実施形態におけるＬＥＤチップ４の構成と異なる。
次に、第１４図に示すように、ＬＥＤチップ２２のＮ型領域（半導体基板１）とパッド電極８ａ、及びＬＥＤチップ２２のＰ型領域（Ｐ型半導体層３）とパッド電極８ｂのそれぞれを、金等から成るボンディングワイヤ２３で電気的に接続する。次に、ＬＥＤチップ２２、ボンディングワイヤ２３、パッド電極８ａ，８ｂの一部上等を被覆する保護層１２を形成する。保護層１２は、第１の実施形態と同様に各パッド電極８ａ，８ｂ，８ｃ（不図示）に対応する位置に開口部１１を有し、その形成方法は第１の実施形態と同様である。
次に、第１５図に示すように、開口部１１内のパッド電極８ａ，８ｂ，８ｃ上に電極接続層１３を形成する。次に、電極接続層１３上に例えばスクリーン印刷法を用いて導電端子１４を形成する。導電端子１４は、電極接続層１３及びボンディングワイヤ２３を介してＬＥＤチップ２２と電気的に接続され、また電極接続層１３及びパッド電極８ｃを介してデバイス素子５と電気的に接続される。次に、所定のダイシングラインＤＬに沿って保護層１２や半導体基板６等を切断し、個々のチップに分割する。
以上の工程により、第１５図及び第１６図に示すように半導体基板６上に、発光素子（ＬＥＤチップ２２）を備えるチップサイズパッケージ型の半導体装置２５が完成する。半導体装置２５では、発光素子の構成が第１の実施形態（ＬＥＤチップ４）と異なり、半導体基板６と対向しない側の面からＬＥＤチップ２２への給電が行われる構成になっている。なお、第１６図は半導体装置２５をＬＥＤチップ２２側から見た平面図の概略であり、第１５図は第１６図のＺ−Ｚ線に沿った断面図に相当する。
第２の実施形態によれば、第１の実施形態と同様により薄く、小型の半導体装置を実現するとともに、発光素子を有する半導体装置の作業性や生産性を向上させることができる。なお、本実施形態は、半導体基板６と対向しない側の面からボンディングワイヤ２３を介してＬＥＤチップ２２に給電する構成であるため、導電性ペーストを用いて給電する構成に比して厚みが生じるが、それでも従来構造（第２６図、第２７図）に比べれば非常に小型の装置を実現することができる。
また、第２の実施形態では、第１１図で示したようにウェハ状の半導体基板１を半導体基板６に貼り合わせ、その後選択的なエッチング工程を経てＬＥＤチップ２２が形成されていたが、以下の製造プロセスを採用することもできる。まず、チップ状のＬＥＤチップ２２を別工程で製造する。次に、当該ＬＥＤチップ２２を第１７図に示すように接着層２６を介して半導体基板６上にマウントする。以後の工程は上記と同様であるため省略する。
次に、本発明の第３の実施形態について図面を参照しながら説明する。第１８図乃至第２３図は、それぞれ製造工程順に示した断面図である。なお、第１及び第２の実施形態と同様の構成及び製造プロセスについてはその説明を省略するか簡略する。
まず、第１８図で示すように、その表面上に受光素子３０が形成されたシリコン（Ｓｉ）等から成るウェハ状の半導体基板３１を準備する。受光素子３０は、公知のフォトダイオード（Ｐｈｏｔｏ  Ｄｉｏｄｅ）やフォトトランジスタ（Ｐｈｏｔｏ  Ｔｒａｎｓｉｓｔｏｒ）等を含み、光を電気信号に変換できる機能を有する素子である。
次に、不図示のレジスト層をマスクとして半導体基板３１を選択的にエッチングし、半導体基板３１の表面に段差で低くなった凹部３２を形成する。凹部３２は、後述するＬＥＤチップ４１が収納される程度の大きさであり、その深さは例えば５０μｍ程度である。
次に、第１９図に示すように半導体基板３１の表面に第１の絶縁膜３３（例えば、熱酸化法やＣＶＤ法等によって形成されたシリコン酸化膜）を形成する。次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）やアルミニウム合金や銅（Ｃｕ）等の金属層を形成し、その後当該金属層を選択的にエッチングし、第１の絶縁膜３３上に第１９図及び第２０図に示すように、複数のパッド電極３４，３５ａ，３５ｂ，配線層３６、３７、反射層３８、配線層３９を形成する。第２０図は半導体基板３１の表面上を示す平面図の概略であり、第１９図は第２０図のＡ−Ａ線に沿った断面図に相当する。
パッド電極３４は、配線層３９を介して受光素子３０と電気的に接続されている。パッド電極３５ａ、３５ｂは、半導体基板３１の表面から凹部３２の内壁に沿って形成された配線層３６、３７を介して後述するＬＥＤチップ４１と電気的に接続される外部接続用の電極である。また、配線層３７は、第２０図に示すように凹部３２の底部に形成され、かつ後述するＬＥＤチップ４１が配置できる程度の拡張領域４０を含んでいる。
反射層３８は、第１９図及び第２０図に示すように凹部３２の内壁に沿って形成され、光の反射面として機能する。なお、半導体基板３１の材質が例えばシリコンであった場合、半導体基板３１は光を反射させる機能を有する。そのため、反射層３８を形成することは必ずしも要しない。
次に、一方の面にＰ型領域（不図示）を有し、他方の面にＮ型領域（不図示）を有するチップ状の発光素子（ＬＥＤチップ４１）を準備する。次に、第２１図に示すようにＬＥＤチップ４１を、Ｎ型領域と配線層３７の拡張領域４０とが接続されるようにして凹部３２内にマウントする。なお、当該ＬＥＤチップ４１のマウントの際に、導電性ペースト（例えば、銀ペースト）をＬＥＤチップ４１の貼り合わせ面に塗布してもよい。また、本実施形態では、ＬＥＤチップ４１を半導体基板３１上にマウントする前にパッド電極３４，３５ａ，３５ｂ，配線層３６、３７、反射層３８、配線層３９等の形成のための金属層のパターニングを行っているが、ＬＥＤチップ４１をマウントした後に当該パターニングを行ってもよい。
次に、第２１図に示すように、ＬＥＤチップ４１の一方の面（Ｐ型領域）と配線層３６とを金等から成るボンディングワイヤ４２で電気的に接続する。
次に、第２２図に示すように、ＬＥＤチップ４１、ボンディングワイヤ４２を含めて半導体基板３１の表面上を被覆し、パッド電極３４，３５ａ，３５ｂに対応する位置に開口部４３を有する保護層４４を形成する。保護層４４は、ソルダーレジスト等から成り、透明であって光を透過できる性状を有する。次に、開口部４３内のパッド電極３４，３５ａ，３５ｂ上にニッケル層及び金層の積層等から成る電極接続層４５を形成する。
次に、スパッタリング法等の成膜方法によりアルミニウム（Ａｌ）やアルミニウム合金や銅（Ｃｕ）等の金属層を形成し、その後当該金属層を選択的にエッチングすることで、保護層４４上に第２３図に示すような反射層４６を形成する。反射層４６は、ＬＥＤチップ４１から放射される光を矢印で示すように受光素子３０側に反射させるための層である。
次に、開口部４３内の電極接続層４５上にハンダ等から成る導電端子４７を形成する。これにより、受光素子３０はパッド電極３４を介して導電端子４７と電気的に接続され、ＬＥＤチップ４１は、パッド電極３５ａ，３５ｂを介して導電端子４７と電気的に接続される。次に、所定のダイシングラインＤＬに沿って保護層４４や半導体基板３１等を切断し、個々のチップに分割する。
以上の工程により、第２３図に示すように半導体基板３１の表面上に受光素子３０と発光素子（ＬＥＤチップ４１）とを備えるチップサイズパッケージ型の半導体装置５０が完成する。半導体装置５０は、ＬＥＤチップ４１とは別に受光素子３０及び反射層４６が形成されている。そのため、当該半導体装置５０をフォトカプラとして用いることができる。
第３の実施形態に係る半導体装置５０は、基板（半導体基板３１）上に凹部３２を有し、当該凹部３２内に発光素子（ＬＥＤチップ４１）が形成されている。また、当該凹部３２の内周部には配線層３６、３７、反射層３８等の光を反射する層が形成されている。そのため、凹部３２の内周部が反射面として機能し、ＬＥＤチップ４１から放射される光の指向性や輝度を向上させることができる。なお、第１及び第２の実施形態において、チップ状の発光素子（ＬＥＤチップ４，２２）を半導体基板６上にマウントする工程を有する製造プロセスであれば、同様の凹部を形成し、凹部内に発光素子を形成することもできる。
また、第３の実施形態では平面的に離間した位置に発光素子（ＬＥＤチップ４１）と受光素子（３０）が形成され、かつ発光素子から放射される光を受光素子側に反射させる反射層４６を有する。かかる構成によれば、フォトカプラを平面的に形成することが可能となり、より薄い、小型のフォトカプラを実現することができる。
なお、本発明は上述した実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能なことは言うまでも無い。例えば、第２４図に示すように半導体装置を構成することも出来る。なお、既に説明したものと同様の構成については同一符号を示し、その説明を省略する。
第２４図に示す半導体装置６０は、パッド電極８ａ，８ｂ，８ｃ（不図示）に対応する位置の半導体基板６が裏面側から例えばドライエッチング法等によって切削されている。そして、半導体基板６の側面及び裏面には、シリコン酸化膜やシリコン窒化膜等から成る第２の絶縁膜６１が形成されている。第２の絶縁膜６１上には、パッド電極８ａ，８ｂ，８ｃと電気的に接続されたアルミニウム等から成る配線層６２が半導体基板６の側面及び裏面に沿って形成されている。また、配線層６２を被覆する電極接続層６３が形成されている。電極接続層６３は、上述した電極接続層１３と同様、例えばニッケル（Ｎｉ）層と金（Ａｕ）層を順に積層した層である。また、電極接続層６３や半導体基板６の裏面等を被覆して、ソルダーレジスト等から成る保護層６４が形成されている。電極接続層６３上の保護層６４の所定領域には開口部が形成され、当該開口部に導電端子６５が形成されている。
第１乃至第３の実施形態では、半導体基板６の表面側から導電端子（１４、４７）を介して素子（ＬＥＤチップ４、２２、デバイス素子５、受光素子３０等）に給電する構成になっていたが、このように半導体基板６の裏面側から素子へ給電する構成にしてもよい。また、第２４図で示した構成によれば、ＬＥＤチップ４から放射される光が導電端子で遮られることがなくなるため、光を有効に外部に照射させることが可能である。
さらにまた、第２５図に示すように半導体装置を構成することもできる。第２５図に示す半導体装置７０は、パッド８ａ，８ｂ，８ｃ（不図示）に対応する位置が開口し、かつ半導体基板６の側面及び裏面を被覆する保護層７１が形成されている。保護層７１の開口位置のパッド電極８ａ，８ｂ，８ｃ上に電極接続層６３が形成されている。そして、電極接続層６３上にはハンダ等から成る導電端子７２が形成されている。このように、半導体基板６の側面及び裏面に絶縁膜（第２４図で示した第２の絶縁膜６１）や配線層（配線層６２）を形成することなく、半導体基板６の側壁に隣接するように導電端子７２を形成することもできる。かかる構成によれば、半導体装置６０に比べて第２の絶縁膜６１や配線層６２を形成する工程が不要であるため、製造コストを低く抑えることができる。また、導電端子７２が半導体基板６の側壁に隣接するように形成されているため、半導体装置を薄くすることができる。なお、半導体基板６のエッチングする部分は適宜変更できるため、半導体基板６の側壁内に埋設されるように導電端子７２を形成し、半導体装置７０の側面から導電端子７２を露出させないことも可能である。
このように、素子への給電の仕方は適宜変更できる。なお、第２４図及び第２５図では、第１の実施形態の変更例について説明したが、第２及び第３の実施形態について、同様の変更をしてもよい。また、以上の実施形態では、ボール状の導電端子を有するＢＧＡ型の半導体装置について説明したが、本発明はＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置に適用するものであっても構わない。本発明は、発光素子を有する半導体装置を小型に封止する技術として広く適用できるものである。
【図１】
2008123020.tif 000003
【図２】
2008123020.tif 000004
【図３】
2008123020.tif 000005
【図４】
2008123020.tif 000006
【図５】
2008123020.tif 000007
【図６】
2008123020.tif 000008
【図７】
2008123020.tif 000009
【図８】
2008123020.tif 000010
【図９】
2008123020.tif 000011
【図１０】
2008123020.tif 000012
【図１１】
2008123020.tif 000013
【図１２】
2008123020.tif 000014
【図１３】
2008123020.tif 000015
【図１４】
2008123020.tif 000016
【図１５】
2008123020.tif 000017
【図１６】
2008123020.tif 000018
【図１７】
2008123020.tif 000019
【図１８】
2008123020.tif 000020
【図１９】
2008123020.tif 000021
【図２０】
2008123020.tif 000022
【図２１】
2008123020.tif 000023
【図２２】
2008123020.tif 000024
【図２３】
2008123020.tif 000025
【図２４】
2008123020.tif 000026
【図２５】
2008123020.tif 000027
【図２６】
2008123020.tif 000028
【図２７】
2008123020.tif 000029
【国際調査報告】
2008123020.tif 000030
2008123020.tif 000031
2008123020.tif 000032
2008123020.tif 000033
2008123020.tif 000034
2008123020.tif 000035