【手続補正書】
【提出日】平成16年8月12日(2004.8.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】表示装置およびその作製方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に画素マトリクス部、ソース側駆動回路、及びゲイト側駆動回路を有する表示装置であって、
前記ソース側駆動回路は、シフトレジスタ回路及びアナログスイッチを有し、
前記シフトレジスタ回路及び前記アナログスイッチは、Ｎチャネル型のボトムゲイト型薄膜トランジスタ及びＰチャネル型のボトムゲイト型薄膜トランジスタを有し、
前記Ｎチャネル型のボトムゲイト型薄膜トランジスタは、ソース領域、ドレイン領域、及び１５族元素を含むチャネル形成領域を有する第１の島状の結晶性半導体膜と、第１のゲイト電極と、第１のゲイト絶縁膜とを有し、
前記Ｐチャネル型のボトムゲイト型薄膜トランジスタは、ソース領域、ドレイン領域、及び１３族元素を含むチャネル形成領域を有する第２の島状の結晶性半導体膜と、第２のゲイト電極と、第２のゲイト絶縁膜とを有し、
前記Ｎチャネル型のボトムゲイト型薄膜トランジスタ及び前記Ｐチャネル型のボトムゲイト型薄膜トランジスタのチャネル形成領域中における前記１５族元素または前記１３族元素の濃度は、前記チャネル形成領域と当該チャネル形成領域に接した前記ゲイト絶縁膜との界面に近づくほど減少していることを特徴とする表示装置。
【請求項２】
絶縁表面を有する基板上に画素マトリクス部、ソース側駆動回路、ゲイト側駆動回路、及びＩＣチップを有する表示装置であって、
前記ＩＣチップには、Ａ／Ｄコンバータ、ＶＲＡＭ、γ補正＋極性反転回路、Ｄ／Ａコンバータ、クロックジェネレータ、及び制御マイコンが形成され、
前記ソース側駆動回路は、シフトレジスタ回路及びアナログスイッチを有し、
前記シフトレジスタ回路及び前記アナログスイッチは、Ｎチャネル型のボトムゲイト型薄膜トランジスタ及びＰチャネル型のボトムゲイト型薄膜トランジスタを有し、
前記Ｎチャネル型のボトムゲイト型薄膜トランジスタは、ソース領域、ドレイン領域、及び１５族元素を含むチャネル形成領域を有する第１の島状の結晶性半導体膜と、第１のゲイト電極と、第１のゲイト絶縁膜とを有し、
前記Ｐチャネル型のボトムゲイト型薄膜トランジスタは、ソース領域、ドレイン領域、及び１３族元素を含むチャネル形成領域を有する第２の島状の結晶性半導体膜と、第２のゲイト電極と、第２のゲイト絶縁膜とを有し、
前記Ｎチャネル型のボトムゲイト型薄膜トランジスタ及び前記Ｐチャネル型のボトムゲイト型薄膜トランジスタのチャネル形成領域中における前記１５族元素または前記１３族元素の濃度は、前記チャネル形成領域と当該チャネル形成領域に接した前記ゲイト絶縁膜との界面に近づくほど減少していることを特徴とする表示装置。
【請求項３】
絶縁表面を有する基板上に画素マトリクス部、ソース側駆動回路、ゲイト側駆動回路、及びＩＣチップを有する表示装置であって、
ＩＣチップに、デジタルシグナルプロセッサ、ＶＲＡＭ、γ補正回路、フラッシュメモリ、クロックジェネレータ、及び制御マイコンが形成され、
前記ソース側駆動回路は、シフトレジスタ回路及びアナログスイッチを有し、
前記シフトレジスタ回路及び前記アナログスイッチは、Ｎチャネル型のボトムゲイト型薄膜トランジスタ及びＰチャネル型のボトムゲイト型薄膜トランジスタを有し、
前記Ｎチャネル型のボトムゲイト型薄膜トランジスタは、ソース領域、ドレイン領域、及び１５族元素を含むチャネル形成領域を有する第１の島状の結晶性半導体膜と、第１のゲイト電極と、第１のゲイト絶縁膜とを有し、
前記Ｐチャネル型のボトムゲイト型薄膜トランジスタは、ソース領域、ドレイン領域、及び１３族元素を含むチャネル形成領域を有する第２の島状の結晶性半導体膜と、第２のゲイト電極と、第２のゲイト絶縁膜とを有し、
前記Ｎチャネル型のボトムゲイト型薄膜トランジスタ及び前記Ｐチャネル型のボトムゲイト型薄膜トランジスタのチャネル形成領域中における前記１５族元素または前記１３族元素の濃度は、前記チャネル形成領域と当該チャネル形成領域に接した前記ゲイト絶縁膜との界面に近づくほど減少していることを特徴とする表示装置。
【請求項４】
請求項１乃至３のいずれか一項において、
前記１５族元素とはリンまたは砒素であり、
前記１３族元素とはボロンであることを特徴とする表示装置。
【請求項５】
請求項１乃至４のいずれか一項において、
前記１５族元素または前記１３族元素の濃度は、前記チャネル形成領域の前記基板から遠い方の表面近傍において１×１０17〜１×１０20ａｔｏｍｓ／ｃｍ3であること特徴とする表示装置。
【請求項６】
請求項１乃至５のいずれか一項において、
前記チャネル形成領域と当該チャネル形成領域に接したゲイト絶縁膜との界面近傍に存在する前記元素の濃度は、前記チャネル形成領域の前記基板から遠い方の表面近傍に存在する前記元素の濃度の１／１０以下であることを特徴とする表示装置。
【請求項７】
請求項１乃至５のいずれか一項において、
前記チャネル形成領域中にはＮｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくともひとつの元素が含まれており、前記元素の濃度は１×１０14〜５×１０17ａｔｏｍｓ／ｃｍ3であることを特徴とする表示装置。
【請求項８】
絶縁表面を有する基板上に、シフトレジスタ回路及びアナログスイッチを有するソース側駆動回路と、ゲイト側駆動回路と、画素マトリクス部とを有し、
前記シフトレジスタ回路及び前記アナログスイッチは、Ｎチャネル型及びＰチャネル型のボトムゲイト型薄膜トランジスタを有する表示装置の作製方法であって、
絶縁表面を有する基板上に第１及び第２のゲイト電極を形成し、
前記第１及び第２のゲイト電極を覆う絶縁膜を形成し、
前記絶縁膜上に非晶質半導体膜を形成し、
レーザー光の照射またはＲＴＡによって、前記非晶質半導体膜を結晶化して結晶性半導体膜を形成し、
前記結晶性半導体膜のうち、前記第１のゲイト電極上の領域に１５族元素を添加し、
前記結晶性半導体膜のうち、前記第２のゲイト電極上の領域に１３族元素を添加し、
前記結晶性半導体膜に添加された前記１５族元素及び前記１３族元素を活性化し、
前記結晶性半導体膜をパターニングして、前記第１のゲイト電極上に第１の島状の結晶性半導体膜、及び前記第２のゲイト電極上に第２の島状の結晶性半導体膜を形成し、
前記第１の島状の結晶性半導体膜のうち、前記第１のゲイト電極上の領域上にマスクを形成して、前記第１の島状の結晶性半導体膜に１５族元素を添加し、
前記第２の島状の結晶性半導体膜のうち、前記第２のゲイト電極上の領域上にマスクを形成して、前記第２の島状の結晶性半導体膜に１３族元素を添加することによって、前記Ｎチャネル型及びＰチャネル型のボトムゲイト型薄膜トランジスタを形成することを特徴とする表示装置の作製方法。
【請求項９】
絶縁表面を有する基板上に、シフトレジスタ回路及びアナログスイッチを有するソース側駆動回路と、ゲイト側駆動回路と、画素マトリクス部とを有し、
前記シフトレジスタ回路及び前記アナログスイッチは、Ｎチャネル型及びＰチャネル型のボトムゲイト型薄膜トランジスタを有する表示装置の作製方法であって、
絶縁表面を有する基板上に第１及び第２のゲイト電極を形成し、
前記第１及び第２のゲイト電極を覆う絶縁膜を形成し、
前記絶縁膜上に非晶質半導体膜を形成し、
前記非晶質性半導体膜のうち、前記第１のゲイト電極上の領域に１５族元素を添加し、
前記非晶質半導体膜のうち、前記第２のゲイト電極上の領域に１３族元素を添加し、
レーザー光の照射またはＲＴＡによって、前記非晶質半導体膜を結晶化して結晶性半導体膜を得ると同時に前記１５族元素及び前記１３族元素を活性化し、
前記結晶性半導体膜をパターニングして、前記第１のゲイト電極上に第１の島状の結晶性半導体膜、及び前記第２のゲイト電極上に第２の島状の結晶性半導体膜を形成し、
前記第１の島状の結晶性半導体膜のうち、前記第１のゲイト電極上の領域上にマスクを形成して、前記第１の島状の結晶性半導体膜に１５族元素を添加し、
前記第２の島状の結晶性半導体膜のうち、前記第２のゲイト電極上の領域上にマスクを形成して、前記第２の島状の結晶性半導体膜に１３族元素を添加することによって、前記Ｎチャネル型及びＰチャネル型のボトムゲイト型薄膜トランジスタを形成することを特徴とする表示装置の作製方法。
【請求項１０】
絶縁表面を有する基板上に、シフトレジスタ回路及びアナログスイッチを有するソース側駆動回路と、ゲイト側駆動回路と、画素マトリクス部とを有し、
前記シフトレジスタ回路及び前記アナログスイッチは、Ｎチャネル型及びＰチャネル型のボトムゲイト型薄膜トランジスタを有する表示装置の作製方法であって、
絶縁表面を有する基板上に第１及び第２のゲイト電極を形成し、
前記第１及び第２のゲイト電極を覆う絶縁膜を形成し、
前記絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜の全面または一部に、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくともひとつの元素を保持または添加し、
加熱処理により前記非晶質半導体膜を結晶化して結晶性半導体膜を形成し、
前記結晶性半導体膜のうち、前記第１のゲイト電極上の領域に１５族元素を添加し、
前記結晶性半導体膜のうち、前記第２のゲイト電極上の領域に１３族元素を添加し、
レーザー光の照射またはＲＴＡにより、前記結晶性半導体膜に添加された前記１５族元素及び前記１３族元素を活性化し、
前記結晶性半導体膜をパターニングして、前記第１のゲイト電極上に第１の島状の結晶性半導体膜、及び前記第２のゲイト電極上に第２の島状の結晶性半導体膜を形成し、
前記第１の島状の結晶性半導体膜のうち、前記第１のゲイト電極上の領域上にマスクを形成して、前記第１の島状の結晶性半導体膜に１５族元素を添加し、
前記第２の島状の結晶性半導体膜のうち、前記第２のゲイト電極上の領域上にマスクを形成して、前記第２の島状の結晶性半導体膜に１３族元素を添加することによって、前記Ｎチャネル型及びＰチャネル型のボトムゲイト型薄膜トランジスタを形成することを特徴とする表示装置の作製方法。
【請求項１１】
絶縁表面を有する基板上に、シフトレジスタ回路及びアナログスイッチを有するソース側駆動回路と、ゲイト側駆動回路と、画素マトリクス部とを有し、
前記シフトレジスタ回路及び前記アナログスイッチは、Ｎチャネル型及びＰチャネル型のボトムゲイト型薄膜トランジスタを有する表示装置の作製方法であって、
絶縁表面を有する基板上に第１及び第２のゲイト電極を形成し、
前記第１及び第２のゲイト電極を覆う絶縁膜を形成し、
前記絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜の一部の領域にＮｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくともひとつの元素を保持または添加し、
加熱処理により前記非晶質半導体膜を結晶化して結晶性半導体膜を形成し、
前記結晶性半導体膜のうち、前記第１のゲイト電極上の領域に１５族元素を添加し、
前記結晶性半導体膜のうち、前記第２のゲイト電極上の領域に１３族元素を添加し、
レーザー光の照射またはＲＴＡにより、前記結晶性半導体膜に添加された前記１５族元素及び前記１３族元素を活性化し、
前記結晶性半導体膜をパターニングして、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくともひとつの元素を保持または添加した前記一部の領域を除去すると共に、前記第１のゲイト電極上に第１の島状の結晶性半導体膜、及び前記第２のゲイト電極上に第２の島状の結晶性半導体膜を形成し、
前記第１の島状の結晶性半導体膜のうち、前記第１のゲイト電極上の領域上にマスクを形成して、前記第１の島状の結晶性半導体膜に１５族元素を添加し、
前記第２の島状の結晶性半導体膜のうち、前記第２のゲイト電極上の領域上にマスクを形成して、前記第２の島状の結晶性半導体膜に１３族元素を添加することによって、前記Ｎチャネル型及びＰチャネル型のボトムゲイト型薄膜トランジスタを形成することを特徴とする表示装置の作製方法。
【請求項１２】
絶縁表面を有する基板上に、シフトレジスタ回路及びアナログスイッチを有するソース側駆動回路と、ゲイト側駆動回路と、画素マトリクス部とを有し、
前記シフトレジスタ回路及び前記アナログスイッチは、Ｎチャネル型及びＰチャネル型のボトムゲイト型薄膜トランジスタを有する表示装置の作製方法であって、
絶縁表面を有する基板上に第１及び第２のゲイト電極を形成し、
前記第１及び第２のゲイト電極を覆う絶縁膜を形成し、
前記絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜の全面または一部にＮｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくともひとつの元素を保持または添加し、
第１の加熱処理により前記非晶質半導体膜を結晶化して結晶性半導体膜を形成し、
前記結晶性半導体膜のうち、前記第１のゲイト電極上の領域に１５族元素を添加し、
前記結晶性半導体膜のうち、前記第２のゲイト電極上の領域に１３族元素を添加し、
前記結晶性半導体膜の第１の領域に対して１５族元素を選択的に導入し、
第２の加熱処理により前記１５族元素を導入した前記第１の領域に前記Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくともひとつの元素をゲッタリングさせると同時に前記１５族元素及び前記１３族元素を活性化し、
前記結晶性半導体膜をパターニングして、前記第１の領域を除去すると共に、前記第１のゲイト電極上に第１の島状の結晶性半導体膜、及び前記第２のゲイト電極上に第２の島状の結晶性半導体膜を形成し、
前記第１の島状の結晶性半導体膜のうち、前記第１のゲイト電極上の領域上にマスクを形成して、前記第１の島状の結晶性半導体膜に１５族元素を添加し、
前記第２の島状の結晶性半導体膜のうち、前記第２のゲイト電極上の領域上にマスクを形成して、前記第２の島状の結晶性半導体膜に１３族元素を添加することによって、前記Ｎチャネル型及びＰチャネル型のボトムゲイト型薄膜トランジスタを形成することを特徴とする表示装置の作製方法。
【請求項１３】
請求項１２において、前記第２の加熱処理は５５０〜６５０℃の温度範囲で行われることを特徴とする表示装置の作製方法。
【請求項１４】
請求項８至請求項１３のいずれか一項において、前記１５族元素とはリンまたは砒素であり、前記１３族元素とはボロンであることを特徴とする表示装置の作製方法。
【請求項１５】
請求項８至請求項１４のいずれか一項において、前記１５族元素及び１３族元素はイオン注入法により添加されることを特徴とする表示装置の作製方法。
【請求項１６】
請求項８至請求項１５のいずれか一項において、前記１５族元素及び１３族元素は１×１０12〜１×１０17ａｔｏｍｓ／ｃｍ2のドーズ量で添加されることを特徴とする表示装置の作製方法。
【請求項１７】
請求項８至請求項１６のいずれか一項において、前記１５族元素及び１３族元素の添加する際に、バッファ層を介したスルードーピングによって添加することを特徴とする表示装置の作製方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
まず、実施例１の工程に従って図１（Ｅ）の状態を得る。そして、活性層１１５、１１６の上にチャネルストッパー７０１、７０２を形成する。チャネルストッパー７０１、７０２としては、３０〜１５０ｎｍの厚さの窒化珪素膜又は酸化珪素膜を用いることができる。（図７（Ａ））
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１１９
【補正方法】変更
【補正の内容】
【０１１９】
まず、実施例１の工程に従って図１（Ｅ）の状態を得る。そして、活性層１１５、１１６の上にＮ型導電膜８０１を形成し、その上に金属薄膜７０４を形成する。これら薄膜については実施例６で説明しているのでここでの説明は省略する。（図８（Ａ））
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１２０
【補正方法】変更
【補正の内容】
【０１２０】
次に、金属薄膜８０２をエッチングして必要な箇所の分断を行い、続いて自己整合的にＮ型導電膜８０１をエッチングする。この時、Ｎ型導電膜８０１と下の活性層１１５、１１６とは選択比が取れないため、活性層１１５、１１６の内部にまでエッチングが進行する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１２２
【補正方法】変更
【補正の内容】
【０１２２】
こうして、ＮＴＦＴのソース電極８０３、８０４、ＰＴＦＴのソース電極８０５、８０６及びＮＴＦＴとＰＴＦＴの共通ドレイン電極８０７、８０８が形成される。最後にパッシベーション膜として窒化珪素膜８０９を形成して図８（Ｂ）に示す構造のＣＭＯＳ回路が実現される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１４２
【補正方法】変更
【補正の内容】
【０１４２】
以上の様な構成でなるアクティブマトリクス基板９０１と、対向基板９０５との間には液晶層（図示せず）がシール材によって封入されている。また、アクティブマトリクス基板９０１と対向基板９０５とは一辺を除いて全ての端面が揃う様に貼り合わされており、その一辺ではアクティブマトリクス基板９０１の一部が露出する様に対向基板９０５が除去されている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１４３
【補正方法】変更
【補正の内容】
【０１４３】
この領域はソース／ゲイト側駆動回路９０３、９０４に外部からの信号を伝達するための端子が剥き出しになっており、ＦＰＣ（フレキシブルプリントサーキット）９０６を接続するための領域となる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１４４
【補正方法】変更
【補正の内容】
【０１４４】
また、ＦＰＣ９０６を取り付ける領域を有効に活用してＩＣチップ９０７、９０８を取り付けることができる。本実施例では２つのチップを取り付けているが１つ又は２つ以上の複数個を設ける構成が可能である。本実施例の構成は液晶モジュールのサイズを最小限に抑えるのに有効である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１５１
【補正方法】変更
【補正の内容】
【０１５１】
また、しきい値電圧の制御によってＣＭＯＳ回路の特性バランスが是正されているので、アナログスイッチ９１３の様にＮＴＦＴとＰＴＦＴとの特性バランスを揃えることが重要な回路を構成するにも好適である。