【手続補正書】
【提出日】平成16年3月5日(2004.3.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】記録メディア読み出しシステム


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１と第２の入力端子を持つ位相検出器と、
記録媒体上に記録されたデータからのもので、上記第１端子に上記データを転送する２値化信号と、
上記位相検出器の出力に従って発振周波数を変えられて２π/（２ｍ+１）の整数倍で位相を相互にシフトされる（ｍは正の整数）の多相クロック信号を供給し、データを再生成し上記位相検出器の第２入力端子に上記同期クロック信号の一部を供給するための同期クロック信号として上記多相クロック信号の一つを抽出するための電圧制御発振器と、
２値化遅延信号を生成するための制御可能遅延時間による上記２値化信号を遅延させる為の可変遅延回路と、
再生成データ信号を生成するための上記同期信号に同期した上記可変遅延回路から上記２値化遅延信号の値を決定する為の第１回路と、上記遅延時間の制御の為の上記可変遅延回路に供給する為の遅延制御信号を生成する為の上記電圧制御発振器から上記多相クロック信号の位相と上記可変遅延回路からの上記２値化遅延信号の位相を比較する為の第２回路とを含む遅延制御回路とを含み、
上記再生成データ信号と上記同期クロック信号は上記記録媒体上の記録された上記データを再生成するように使われることを特徴とする記録メディア読み出しシステム。
【請求項２】
請求項１に記載の記録メディア読み出しシステムにおいて、
上記電圧制御発振器はリング状に接続されている奇数の遅延ゲート段を持つリングオシレーターを持ち、
上記多相クロック信号は上記遅延ゲート段のそれぞれの出力から出てくるもので、
上記同期信号は上記遅延ゲート段の一つから出てくるものであることを特徴とする記録メディア読み出しシステム。
【請求項３】
請求項２に記載の記録メディア読み出しシステムにおいて、
上記遅延制御回路の第１回路は、
上記電圧制御発振器の上記リングオシレーターの上記遅延ゲート段の上記多相クロック信号に対応して直列に繋がった複数のラッチ回路と、
共通に直列に繋がれた上記ラッチ回路セットのラッチクロック入力端子と、
上記ラッチクロック入力端子に供給される上記多相クロック信号の一つと、
直列に接続された第１の上記ラッチ回路段の一つにあるデータ入力端子に供給される上記２値化遅延信号と、
上記多相クロック信号の一つに関連する第１レベル変化に同期して上記２値化遅延信号の値を互いにラッチする上記ラッチ回路とを含み、
上記遅延制御回路の第２回路は、
上記複数のラッチ回路の出力に基づいて上記多相クロック信号の上記相に上記２値化遅延信号の位相に関連した時間を示す進み遅れ検出信号を生成するための位相判別回路と、
上記位相判別回路から検出信号に応答して上記同期クロック信号の上記第１レベル変化のタイミングを避けるような時間基準で上記２値化遅延信号のレベル変化のタイミングを動かすための上記遅延制御信号を生成する為の信号生成回路とを有する、ことを特徴とする記録メディア読み出しシステム。
【請求項４】
請求項３に記載の記録メディア読み出しシステムにおいて、
上記位相判別回路は上記電圧制御発振器のリングオシレーターの上記遅延ゲート段から上記多相クロック信号の複数のサイクルのための一つの速度率として上記進み遅れ検出信号を生成することを特徴とする記録メディア読み出しシステム。
【請求項５】
請求項３に記載の記録メディア読み出しシステムにおいて、
上記信号生成回路は上記電圧制御発振器の上記リングオシレーターの上記遅延ゲート段から上記多相クロック信号の複数のサイクルのための一つの速度率として上記位相判別回路から上記進み遅れ検出信号を受けることを特徴とする記録メディア読み出しシステム。
【請求項６】
請求項３に記載の記録メディア読み出しシステムにおいて、
上記位相判別回路は上記複数のラッチ回路出力を同時に検出し、上記多相クロック信号の第１レベル変化のタイミングに関して上記時間基準の上記２値化遅延信号の上記レベル変化の上記タイミングが遅れてるか進んでるかを示す上記進み遅れ検出信号を生成し、
上記信号生成回路は、
上記位相判別回路からの進み遅れ信号がそれぞれが進まされたり遅れさせられたりしている上記２値化遅延信号の上記レベル変化のタイミングを指し示す時、第１の方向と第１の方向とは反対の第２の方向にカウント量を更新するための第１動作回路と、
上記第１方向において第１閾値に届き、上記第２方向において第２閾値に届いた上記第１動作回路の上記カウント値を示す到達検出信号を生成するための到達検出回路と、
上記到達検出信号が上記到達検出信号からの到達検出信号に応答して上記第１閾値への到達と上記第２閾値への到達とを指し示す時、第３の方向と第３の方向とは反対の第４の方向にカウント量を更新し、それに加えて上記遅延制御信号として上記更新されたカウント値を生成する為であり、その結果上記同期クロック信号の第１レベル変化の上記タイミングから離れるような方向の上記時間基準の上記２値化遅延信号の上記レベル変化の上記タイミングを動かすような第２動作回路とを含み、
上記可変遅延回路は、上記第２の動作回路の上記カウント値が上記同期クロック信号の上記第１レベル変化の上記タイミングから離れるよう上記タイミングを動かす上記第３の方向に更新される時、上記遅延制御信号が生成されるよう使用される上記基準時間での上記２値化遅延信号の上記レベル変化の上記タイミングを進めるものであり、上記第２の動作回路の上記カウント値が上記同期クロック信号の上記第１レベル変化の上記タイミングから離れるよう上記タイミングを動かす上記第４の方向に更新される時、上記遅延制御信号が生成されるよう使用される上記２値化遅延信号の上記レベル変化の上記タイミングを遅らせられるものであることを特徴とする記録メディア読み出しシステム。
【請求項７】
請求項６に記載の記録メディア読み出しシステムにおいて、
上記信号生成回路の上記第１動作回路のカウント値は上記第２動作回路の更新動作によって初期化されるものであることを特徴とする記録メディア読み出しシステム。
【請求項８】
請求項６に記載の記録メディア読み出しシステムにおいて、
上記可変遅延回路は、上記遅延制御回路の第２動作回路のカウント値がアナログ信号によって更新される時、生成された上記遅延制御信号を変換するためのＤ／Ａ変換器と、
制御された遅延時間によって上記２値化信号を遅延し、上記遅延時間を制御するための上記D/A変換器の出力に従ってその相互コンダクタンスを制御することにより上記２値化遅延信号を生成し、上記２値化信号を受けるための遅延回路とを含むことを特徴とする記録メディア読み出しシステム。
【請求項９】
請求項３に記載の記録メディア読み出しシステムにおいて、
上記位相判別回路は上記複数のラッチ回路出力を同時に検出し、上記２値化遅延信号の上記レベル変化の上記タイミングが上記多相クロック信号の上記第１レベル変化の上記タイミングに関して時間長さによって遅れさせられたり進まされたりするような上記時間長さを指し示す進み遅れ検出信号を生成し、
上記信号生成回路は、
上記位相判別回路からの進み遅れ信号が進まされたり遅れさせられたりしている上記２値化遅延信号の上記レベル変化の上記タイミングを指し示す時、第１の方向と第１の方向とは反対の第２の方向にカウント量を更新するための第１動作回路と、
上記第１方向において第１閾値に届き、上記第２方向において第２閾値に届いた上記第１動作回路の上記カウント値を示す到達検出信号を生成するための到達検出回路と、
上記到達検出信号が上記到達検出信号からの到達検出信号に応答して上記第１閾値への到達と上記第２閾値への到達とを指し示す時、第３の方向と第３の方向とは反対の第４の方向にカウント量を更新し、上記遅延制御信号として上記更新されたカウント値を生成した結果、上記同期クロック信号の第１レベル変化の上記タイミングから離れるような方向の上記時間基準の上記２値化遅延信号の上記レベル変化の上記タイミングを動かすような第２動作回路とを含み、
上記可変遅延回路は、上記第２の動作回路の上記カウント値が上記第３の方向に更新される時、上記遅延制御信号が生成されるよう使用される上記基準時間での上記２値化遅延信号の上記レベル変化の上記タイミングを進められ、その結果上記同期クロック信号の上記第１レベル変化の上記タイミングから離れるよう上記タイミングを動かすものであり、  上記第２の動作回路の上記カウント値が上記第４の方向に更新される時、上記遅延制御信号が生成されるよう使用される上記２値化遅延信号の上記レベル変化の上記タイミングを遅らせられ、その結果上記同期クロック信号の上記第１レベル変化の上記タイミングから離れるよう上記タイミングを動かすものであることを特徴とする記録メディア読み出しシステム。
【請求項１０】
請求項１に記載の記録メディア読み出しシステムにおいて、
上記遅延回路の上記第１回路は上記多相クロック信号の一つに対応して上記電圧制御発振器からそれぞれ供給される複数のラッチ回路で構成され、上記ラッチ回路それぞれは上記多相クロック信号の一つに関連する第１レベル変化に同期して上記２値化遅延信号の値をラッチし、
上記遅延制御回路の上記第２回路は上記複数のラッチ回路の出力に基づいて上記多相クロック信号の上記位相に上記２値化遅延信号の上記位相に関連する時間を指し示す進み遅れ検出信号を生成する為の位相判別回路と、
上記位相判別回路から上記検出信号に応答して時間基準での上記同期クロック信号の上記第１レベルのタイミングから離れる方向に上記２値化遅延信号のレベル変化のタイミングを動かす為の上記遅延信号を生成するための信号生成回路を有することを特徴とする記録メディア読み出しシステム。