【手続補正書】
【提出日】平成16年5月11日(2004.5.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
多結晶シリコンを半導体層とするＭＩＳＴＦＴを有するレベル変換回路が絶縁基板上に形成された表示装置であって、
入力パルスの入力端子が第１の容量を介してそれぞれゲート端子および第１の端子に接続される第１のＮＭＩＳＴＦＴと第１のＰＭＩＳＴＦＴと、
前記入力パルスの入力端子が第２の容量を介してそれぞれ第２の端子に接続される第２のＮＭＩＳＴＦＴと第２のＰＭＩＳＴＦＴと、
前記第１のＮＭＩＳＴＦＴと第１のＰＭＩＳＴＦＴのゲート端子および第１の端子がゲート端子に接続される第３のＰＭＩＳＴＦＴと、
前記第２のＮＭＩＳＴＦＴと第２のＰＭＩＳＴＦＴの第２の端子がゲート端子に接続される第３のＮＭＩＳＴＦＴと、
前記第３のＰＭＩＳＴＦＴの第１の端子は前記第１のＮＭＩＳＴＦＴの第２の端子と第１のＰＭＩＳＴＦＴの第２の端子と接続された高電圧電源供給配線側に接続され、前記第３のＮＭＩＳＴＦＴの第２の端子は前記第２のＮＭＩＳＴＦＴのゲート端子と第１の端子および前記第２のＰＭＩＳＴＦＴのゲート端子と第１の端子と接続された低電圧電源供給配線側に接続され、
前記第３のＰＭＩＳＴＦＴの第２の端子と第３のＮＭＩＳＴＦＴの第１の端子の接続点を出力端子とすることを特徴とする表示装置。
【請求項２】
多結晶シリコンを半導体層とするＭＩＳＴＦＴを有するレベル変換回路が絶縁基板上に形成された表示装置であって、
入力パルスの入力端子が第１の容量を介してそれぞれゲート端子および第１の端子に接続される第１のＮＭＩＳＴＦＴと第１のＰＭＩＳＴＦＴと、
前記入力パルスの入力端子が第２の容量を介してそれぞれゲート端子および第２の端子に接続される第２のＮＭＩＳＴＦＴと第２のＰＭＩＳＴＦＴと、
前記第１のＮＭＩＳＴＦＴと第１のＰＭＩＳＴＦＴのゲート端子および第１の端子がゲート端子に接続される第３のＰＭＩＳＴＦＴと、
前記第２のＮＭＩＳＴＦＴと第２のＰＭＩＳＴＦＴのゲート端子および第２の端子がゲート端子に接続される第３のＮＭＩＳＴＦＴと、
前記第３のＰＭＩＳＴＦＴの第１の端子は前記第１のＮＭＩＳＴＦＴの第２の端子と第１のＰＭＩＳＴＦＴの第２の端子と接続された高電圧電源供給配線側に接続され、前記第３のＮＭＩＳＴＦＴの第２の端子は前記第２のＮＭＩＳＴＦＴの第１の端子および前記第２のＰＭＩＳＴＦＴの第１の端子と接続された低電圧電源供給配線側に接続され、
前記第３のＰＭＩＳＴＦＴの第２の端子と第３のＮＭＩＳＴＦＴの第１の端子の接続点を出力端子とすることを特徴とする表示装置。
【請求項３】
多結晶シリコンを半導体層とするＭＩＳＴＦＴを有するレベル変換回路が絶縁基板上に形成された表示装置であって、
入力パルスの入力端子が第１の容量を介してそれぞれ第１の端子に接続される第１のＮＭＩＳＴＦＴと第１のＰＭＩＳＴＦＴと、
前記入力パルスの入力端子が第２の容量を介してそれぞれ第２の端子に接続される第２のＮＭＩＳＴＦＴと第２のＰＭＩＳＴＦＴと、
前記第１のＮＭＩＳＴＦＴと第１のＰＭＩＳＴＦＴの第１の端子がゲート端子に接続される第３のＰＭＩＳＴＦＴと、
前記第２のＮＭＩＳＴＦＴと第２のＰＭＩＳＴＦＴの第２の端子がゲート端子に接続される第３のＮＭＩＳＴＦＴと、
前記第３のＰＭＩＳＴＦＴの第１の端子は前記第１のＮＭＩＳＴＦＴのゲート端子と第２の端子と第１のＰＭＩＳＴＦＴのゲート端子と第２の端子と接続された高電圧電源供給配線側に接続され、前記第３のＮＭＩＳＴＦＴの第２の端子は前記第２のＮＭＩＳＴＦＴのゲート端子と第１の端子および前記第２のＰＭＩＳＴＦＴのゲート端子と第１の端子と接続された低電圧電源供給配線側に接続され、
前記第３のＰＭＩＳＴＦＴの第２の端子と第３のＮＭＩＳＴＦＴの第１の端子の接続点を出力端子とすることを特徴とする表示装置。
【請求項４】
多結晶シリコンを半導体層とするＭＩＳＴＦＴを有するレベル変換回路が絶縁基板上に形成された表示装置であって、
入力パルスの入力端子が第１の容量を介してそれぞれ第１の端子に接続される第１のＮＭＩＳＴＦＴと第１のＰＭＩＳＴＦＴと、
前記入力パルスの入力端子が第２の容量を介してそれぞれゲート端子および第２の端子に接続される第２のＮＭＩＳＴＦＴと第２のＰＭＩＳＴＦＴと、
前記第１のＮＭＩＳＴＦＴと第１のＰＭＩＳＴＦＴの第１の端子がゲート端子に接続される第３のＰＭＩＳＴＦＴと、
前記第２のＮＭＩＳＴＦＴと第２のＰＭＩＳＴＦＴのゲート端子がおよび第２の端子がゲート端子に接続される第３のＮＭＩＳＴＦＴと、
前記第３のＰＭＩＳＴＦＴの第１の端子は前記第１のＮＭＩＳＴＦＴのゲート端子と第２の端子と第１のＰＭＩＳＴＦＴのゲート端子と第２の端子と接続された高電圧電源供給配線側に接続され、前記第３のＮＭＩＳＴＦＴの第２の端子は前記第２のＮＭＩＳＴＦＴの第１の端子および前記第２のＰＭＩＳＴＦＴの第１の端子と接続された低電圧電源供給配線側に接続され、
前記第３のＰＭＩＳＴＦＴの第２の端子と第３のＮＭＩＳＴＦＴの第１の端子の接続点を出力端子とすることを特徴とする表示装置。
【請求項５】
第１の端子が高電圧電源供給配線側に接続された第ｎのＰＭＩＳＴＦＴと、第２の端子が低電圧電源供給配線側に接続された第ｎのＮＭＩＳＴＦＴとを備え、
第ｎのＰＭＩＳＴＦＴと第ｎのＮＭＩＳＴＦＴのゲート端子が前記第３のＰＭＩＳＴＦＴの第２の端子と第３のＮＭＩＳＴＦＴの第１の端子の接続点に接続されているとともに、
第ｎのＰＭＩＳＴＦＴの第２の端子と第ｎのＮＭＩＳＴＦＴの第１の端子の接続点を出力端子とすることを特徴とする請求項１から４のうちいずれかに記載の表示装置。
【請求項６】
第ｎのＰＭＩＳＴＦＴと第ｎのＮＭＩＳＴＦＴはそれぞれ多段に接続された複数のものからなり、
その最終段のＰＭＩＳＴＦＴの第２の端子とＮＭＩＳＴＦＴの第１の端子の接続点を出力端子とすることを特徴とする請求項５に記載の表示装置。
【請求項７】
絶縁基板面にレベル変換回路を含む駆動回路を備え、前記レベル変換回路は、多結晶シリコンを半導体層とするＭＩＳＴＦＴから構成され、
入力パルスの入力端子が第１の容量を介してそれぞれゲート端子および第１の端子に接続される第１のＮＭＩＳＴＦＴと第１のＰＭＩＳＴＦＴと、
前記入力パルスの入力端子が第２の容量を介してそれぞれ第２の端子に接続される第２のＮＭＩＳＴＦＴと第２のＰＭＩＳＴＦＴと、
前記第１のＮＭＩＳＴＦＴと第１のＰＭＩＳＴＦＴのゲート端子および第１の端子がゲート端子に接続される第３のＰＭＩＳＴＦＴと、
前記第２のＮＭＩＳＴＦＴと第２のＰＭＩＳＴＦＴの第２の端子がゲート端子に接続される第３のＮＭＩＳＴＦＴと、
前記第３のＰＭＩＳＴＦＴの第１の端子は前記第１のＮＭＩＳＴＦＴの第２の端子と第１のＰＭＩＳＴＦＴの第２の端子と接続された高電圧電源供給配線に接続され、前記第３のＮＭＩＳＴＦＴの第２の端子は前記第２のＮＭＩＳＴＦＴのゲート端子と第１の端子および前記第２のＰＭＩＳＴＦＴのゲート端子と第１の端子と接続された低電圧電源供給配線に接続され、
前記第３のＰＭＩＳＴＦＴの第２の端子と第３のＮＭＩＳＴＦＴの第１の端子の接続点を出力端子とする基本回路が多段に接続されていることを特徴とする表示装置。
【請求項８】
前段の基本回路の出力端子と後段の基本回路の入力端子との間に、各ゲート端子を入力端子とし互いの一方の端子の接続点を出力端子とするとともに、他方の端子が高電圧電源供給配線側に接続されているＰＭＩＳＴＦＴと他方の端子が低電圧電源供給配線側に接続されているＮＭＩＳＴＦＴからなる回路が少なくとも１段接続されていることを特徴とする請求項７に記載の表示装置。
【請求項９】
基本回路がｎ段に接続され、そのｎ段目の基本回路の出力端子に、各ゲート端子を入力端子とし互いの一方の端子の接続点を出力端子とするとともに、他方の端子が高電圧電源供給配線側に接続されているＰＭＩＳＴＦＴと他方の端子が低電圧電源供給配線側に接続されているＮＭＩＳＴＦＴからなる回路が少なくとも１段接続されていることを特徴とする請求項７、８のうちいずれかに記載の表示装置。
【請求項１０】
第１のＮＭＩＳＴＦＴ、第１のＰＭＩＳＴＦＴ、第２のＮＭＩＳＴＦＴ、第２のＰＭＩＳＴＦＴのいずれか一つがダイオードあるいはダイオードと抵抗の接続体によって置き換えられていることを特徴とする請求項１から４、７のうちいずれかに記載の表示装置。
【請求項１１】
絶縁基板面にレベル変換回路を含む駆動回路を備え、前記レベル変換回路は、多結晶シリコンを半導体層とする複数の同導電型のＭＩＳＴＦＴから構成され、
入力パルスの入力端子が第１のＭＩＳＴＦＴの第１の端子および第２のＭＩＳＴＦＴの第１の端子に接続され、
第１のＭＩＳＴＦＴおよび第２のＭＩＳＴＦＴの各ゲート端子は一定電源の供給側に接続され、
第１のＭＩＳＴＦＴの第２の端子は第３のＭＩＳＴＦＴのゲート端子および容量の第１の端子に接続され、
第３のＭＩＳＴＦＴの第１の端子は高電圧電源供給側に接続され、第２の端子は第２のＭＩＳＴＦＴの第２の端子に接続され、
第２のＭＩＳＴＦＴと第３のＭＩＳＴＦＴとの接続点は前記容量の第２の端子が接続されて出力端子となっていることを特徴とする表示装置。
【請求項１２】
絶縁基板面にレベル変換回路を含む駆動回路を備え、前記レベル変換回路は、多結晶シリコンを半導体層とする複数の同導電型のＭＩＳＴＦＴから構成され、
入力パルスの入力端子が第１のＭＩＳＴＦＴの第１の端子および第２のＭＩＳＴＦＴの第１の端子に接続され、
第１のＭＩＳＴＦＴのゲート端子は一定電源の供給側に接続され、第２のＭＩＳＴＦＴのゲート端子は前記入力パルスと逆相をなすパルスが入力され、
第１のＭＩＳＴＦＴの第２の端子は第３のＭＩＳＴＦＴのゲート端子および容量の第１の端子に接続され、
第３のＭＩＳＴＦＴの第１の端子は高電圧電源供給側に接続され、第２の端子は第２のＭＩＳＴＦＴの第２の端子に接続され、
第２のＭＩＳＴＦＴと第３のＭＩＳＴＦＴとの接続点は前記容量の第２の端子が接続されて出力端子となっていることを特徴とする表示装置。
【請求項１３】
第１のＭＩＳＴＦＴのゲート端子は抵抗を介して一定電源の供給側に接続されているとともに、入力パルスの入力端子と第１のＭＩＳＴＦＴのゲート端子は容量を介して接続されていることを特徴とする請求項１１、１２のうちいずれかに記載の表示装置。
【請求項１４】
絶縁基板面にレベル変換回路を含む駆動回路を備え、前記レベル変換回路は、多結晶シリコンを半導体層とする複数の同導電型のＭＩＳＴＦＴから構成され、
入力パルスの入力端子が第１のＭＩＳＴＦＴの第１の端子および第２のＭＩＳＴＦＴの第１の端子に接続され、
第１のＭＩＳＴＦＴのゲート端子は一定電源の供給側に接続され、第２のＭＩＳＴＦＴのゲート端子は前記入力パルスと逆相をなすパルスが入力され、
第１のＭＩＳＴＦＴの第２の端子は第３のＭＩＳＴＦＴのゲート端子および容量の第１の端子に接続され、
第３のＭＩＳＴＦＴの第１の端子は高電圧電源供給側に接続され、第２の端子は第２のＭＩＳＴＦＴの第２の端子に接続され、
第２のＭＩＳＴＦＴと第３のＭＩＳＴＦＴとの接続点は前記容量の第２の端子が接続されて出力端子となる回路が多段に接続されていることを特徴とする表示装置。
【請求項１５】
少なくとも一つの段の回路の第１のＭＩＳＴＦＴに対応するＭＩＳＴＦＴのゲート端子は高電圧電源供給側に接続されていることを特徴とする請求項１４に記載の表示装置。
【請求項１６】
少なくとも一つの段の回路の第２のＭＩＳＴＦＴに対応するＭＩＳＴＦＴのゲート端子と容量の第２の端子が接続された端子との間に他の容量が介在されていることを特徴とする請求項１４、１５のうちいずれかに記載の表示装置。
【請求項１７】
１段目の回路の第１のＭＩＳＴＦＴに対応するＭＩＳＴＦＴのゲート端子は入力パルスが入力される入力端子に接続されていることを特徴とする請求項１４に記載の表示装置。