【手続補正書】
【提出日】平成15年12月24日(2003.12.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の名称】  ＰＣＭクロックと擬似ランダムクロックを同期させる方法
【特許請求の範囲】
【請求項１】  受信したＰＮクロック信号を有するシステムにおいて低減されたジッタを有する同期システムクロック信号、すなわち前記受信したＰＮクロック信号に同期した前記同期システムクロックを供給する方法であって、
安定した高周波基準信号を供給する過程（２４）と、
システムクロック信号が複数のシステムクロック位相の一つを有することを可能にする前記高周波基準信号を分周する過程（３４）と、
前記受信したＰＮクロック信号のＰＮ位相調整を行って前記受信したＰＮクロック信号を回復する過程（ＤＳＰ）と、
前記システムクロック位相を複数の利用可能な位相の一つに合わせるように前記ＰＮ位相調整に従ってトラッキング制御信号を生ずる過程と、
前記同期システムクロック信号を供給するように、前記トラッキング制御信号に従って前記システムクロック位相を調整する過程（３４）と
を含む方法。
【請求項２】  前記トラッキング制御信号が前記システムクロック位相に加えるべき調整の量を指示し、前記調整を正方向または負方向に行うことができる請求項１記載の同期システムクロック信号供給方法。
【請求項３】  前記トラッキング制御信号が前記システムクロック位相に加えるべき調整の数を指示し、前記調整を正方向または負方向に行うことができる請求項１記載の同期システムクロック信号供給方法。
【請求項４】  前記分周の前に、前記高周波基準信号を逓倍する過程を含む請求項１記載の同期システムクロック信号供給方法。
【請求項５】  周波数シンセサイザを利用して前記高周波基準信号を逓倍する過程を含む請求項４記載の同期システムクロック信号供給方法。
【請求項６】  温度補償付き水晶発振器を利用して前記高周波基準信号を生ずる過程を含む請求項１記載の同期システムクロック信号供給方法。
【請求項７】  受信したＰＮクロック信号を有するシステムにおいて低減されたジッタを有する同期システムクロック信号、すなわち前記受信したＰＮクロック信号に同期した前記同期システムクロックを供給するシステムであって、
安定した高周波基準信号を供給する手段（２４）と、
システムクロック信号が複数のシステムクロック位相の一つを有することを可能にする前記高周波基準信号を分周する手段（３４）と、
前記受信したＰＮクロック信号のＰＮ位相調整を行って前記受信したＰＮクロック信号を回復する手段（ＤＳＰ）と、
前記システムクロック位相を複数の利用可能な位相の一つに合わせるための位相調整信号を生ずる手段（３４）と、
前記同期システムクロック信号を供給するように、前記位相調整信号に従って前記システムクロック位相を調整する手段（３４）と
を含むシステム。
【請求項８】  前記トラッキング制御信号が前記システムクロック位相に加えるべき調整の量を指示し、前記調整が正方向または負方向に可能な請求項７記載のシステム。
【請求項９】  前記トラッキング制御信号が前記システムクロック位相に加えるべき調整の数を指示し、前記調整が正方向または負方向に可能な請求項７記載のシステム。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は通信システムの分野に関する。さらに詳しくいうと、本発明は同期式ＣＤＭＡ通信システムの中の複数の遠隔装置に互いに同期したクロック信号を供給することに関する。
【０００２】
【従来の技術】
同期式ＣＤＭＡ通信システムの中の基地局と複数の遠隔ネットワーク端末（ＲＮＴ）との間で情報信号を授受する際に情報信号を正確に伝達するには、その通信システムの複数のＲＮＴと基地局とのクロック信号を互いに同期させなければならない。例えば、各ＲＮＴが４．０９６ＭＨｚのＰＣＭクロックを有する同期式ＣＤＭＡ通信システムの中では、ＰＣＭクロックを基地局の極めて安定した擬似ランダム雑音（ＰＮ）クロックに同期させるのが有利である。
【０００３】
通常、ＲＮＴは基地局から送信されたグローバルパイロット信号とともに受信したＰＮ信号からＰＮクロック信号を回復する。ＲＮＴはその回復したＰＮクロック信号を基準信号として用いて、そのＲＮＴの中のＰＣＭクロックを同期させる。例えば、上記回復したＰＮクロック信号をシステムの処理利得で分周して６４ｋＨｚの基準信号を生ずる。この６４ｋＨｚ基準信号を、ＲＮＴが自局内の回路のクロック制御のために必要な４．０９６ＭＨｚの同期ＰＣＭクロックを生ずるように６４倍する。
【０００４】
しかし、この手法は、ＲＮＴ用のクロック信号の回復および回復ずみのクロック信号に対する所要演算の実行のために、ＲＮＴ内でかなりの数の余分な回路を必要とする。さらに、この手法は所望の周波数の発生のために周波数逓倍動作を必要とする。これらの周波数逓倍動作は、逓倍信号の中の雑音成分を信号の周波数と共に逓倍するので、この手法によって生ずるクロック信号はかなりの量のジッタを含む可能性がある。さらに、基準クロックの周波数の揺れの補償のために基準クロックを絶えず位相調整する必要がある場合は、基準クロック信号にさらにジッタが発生する可能性がある。
【０００５】
従って、基地局のＰＮクロックに同期したクロック信号を通信システムのＲＮＴ内で供給し、このようにして供給した同期ずみのクロック信号でジッタを低減し、追加回路を不要にするのが望ましい。
【０００６】
【発明の概要】
受信ＰＮクロック信号を有するＣＤＭＡ通信システムにおいてジッタを低減した同期システムクロック信号を発生し同期システムクロック信号を受信ＰＮクロック信号に同期させる方法を開示する。本方法は、安定した高周波基準信号を生ずる過程と、この高周波基準信号を分周して複数のシステムクロック位相を有するシステムクロック信号を生ずる過程とを含む。また、本方法は、受信ＰＮ信号に従って複数のシステムクロック位相から一つのシステムクロック位相を調整可能な形で選択して同期ずみのシステムクロック信号を生ずる。受信ＰＮクロック信号のＰＮ位相調整を行うことによってその受信ＰＮクロック信号を回復する。トラッキング制御信号をＰＮ位相調整に従って供給し、システムクロック位相をこのトラッキング制御信号に従って調整可能な形で選択する。高周波基準信号は、分周する前に逓倍できる。
【０００７】
【好適な実施例の説明】
全図を通じて同じ構成要素には同じ参照数字をつけて示した図面を参照して本発明を説明する。
【０００８】
図１を参照すると、クロック発生システム１０が示してある。クロック発生システム１０は、移動ＣＤＭＡ通信システムの基地局内またはＲＮＴ内で用いるクロック信号を供給する。クロック発生システム１０において、温度補償付き水晶発振器２４はシステムクロック供給線２６に安定した基準クロック信号を供給する。この温度補償付き水晶発振器２４の基準クロックは極めて安定した信号でなければならない。クロック発生システム１０の一つの好ましい実施例では、温度補償付き水晶発振器（ＴＣＸＯ）２４は、１３．３１２ＭＨｚのクロック信号を供給する。
【０００９】
システムクロック供給線２６の基準クロックを位相同期ループ２８に加える。位相同期ループ２８による周波数合成でシステムクロック供給線２６の基準クロックの周波数の１６倍の周波数の出力信号を生ずる。これによって、ＲＮＴを基地局に同期させる際に、ＲＮＴ内の復号動作を正しい受信位相に調整できるようにするための高分解能が得られる。位相同期ループ２８は位相比較器およびディジタル発振器を備える。また、位相同期ループ２８にはループフィルタ３８を追加することもできる。ループフィルタ３８は位相比較器からの誤差信号を除去する。このフィルタ処理された誤差信号により、発振器からより安定した出力が得られる。
【００１０】
位相同期ループ２８の合成出力信号を電圧制御発振器（ＶＣＯ）クロック供給線１４に供給する。ＶＣＯクロック供給線１４のクロック信号をプログラム可能な帰還ブロック２０経由で位相同期ループ２８の第２入力に帰還し、位相同期ループ２８の出力周波数をプログラム可能な形で調整できるようにする。このプログラム可能な帰還ブロック２０では、ＶＣＯクロック供給線１４の信号をＫ分周したのち、位相同期ループ２８の入力に加える（ここで、Ｋはプログラム可能な整数値である）。
【００１１】
ＶＣＯクロック供給線１４のクロック信号は増分位相変調器３４にも加える。増分位相変調器３４はＶＣＯクロック信号を２ＭＰ分周し、クロック発生システム１０の主クロック信号出力３６を生ずる。増分位相変調器３４では、ＶＣＯクロック供給線１４のクロック信号の分周をこのように行う際に、チップクロック信号に全部で２Ｍ個の互いに異なる位相が得られる。例えば、好ましい実施例では、上記ＰＭの値は１２または１６とする。主クロック信号（すなわち、チップクロック信号）は、主クロック信号出力供給線３６上に得られ、ＲＮＴ内の回路のうちＡ−Ｄ変換器（図示せず）のクロック制御に用いられる。
【００１２】
クロック発生システム１０には、ディジタルシグナルプロセッサ（ＤＳＰ）を慣用の形で備える。ＤＳＰは逓倍器や加算器など高速演算回路を通常内蔵する用途特定マイクロプロセッサである。これらの回路は、音声、音楽またはモデム波形などのディジタル信号の処理に有用である。本発明においては、ＤＳＰはＣＤＭＡ通信システム内で必要なＰＮ符号トラッキングなど多数の動作を実行する。ＰＮ符号トラッキング動作は、回復されたＰＮクロックの位相が所定値以上に進んだり遅れたりした場合に位相調整を行う動作を含む。これらのＰＮ位相調整はクロック発生システム１０のクロック信号を同期させる際に用いる。例えば、ＤＳＰの行うＰＮ位相調整に関する情報は主クロック信号出力供給線３６上のチップクロックの位相の選択に利用できる。これらの位相調整はＰＮクロックの位相調整を表すトラッキング制御信号をＤＳＰから供給することによって行う。このように供給されたトラッキング制御信号は、増分位相変調器３４におけるＰＭの値の調整に利用できる。これにより、主クロック信号出力線３６のクロックを回復ＰＮクロックの位相調整に従って進めたり遅らせることができ、主クロック信号出力線３６のクロック信号のジッタを大幅に低減できる。
【００１３】
上記トラッキング制御信号は、受信したグローバルパイロット信号から得られ、ＤＳＰクロック制御線３２経由で増分位相変調器３４に加える。ＤＳＰクロック制御線３２への信号は、増分位相変調器３４内の利用可能な位相のうち＋または−位相の選択を指示できる。これらの位相調整は当業者に周知のとおりＲＮＴの「ウェークアップ」期間中に行うことができる。
【００１４】
主クロック信号出力線３６の信号は、クロック出力線４６にさらに基準クロック信号を供給するために、分周ブロック４２に加える。クロック出力線４６へのクロック信号の周波数は、主クロック信号出力線３６の信号をＬ分周することによって定まる。
【００１５】
本発明によると、ＶＣＯクロック出力線１４のクロック信号をＲＮＴの４．０９６ＭＨｚのＰＣＭクロックの発生のためにも用いる。そのＰＣＭ信号を供給するために、ＶＣＯクロック出力線１４からの信号をクロック分周回路１８に加え、この分周回路１８においてクロック出力線２２への４．０９６ＭＨｚのＰＣＭクロック信号の供給に必要な分周を行う。例えば、ＶＣＯクロック出力線１４からのＰＣＭクロック信号をクロック分周回路１８で２Ｆ分周（ここでＦの値は２４．３７５であり得る）できる。次に、クロック出力線２２からの信号をＩＯＭ−２バスで用いる。このＩＯＭ−２バスは、互いに異なる会社の互いに異なる装置の協働のための共通インタフェースを形成する標準化通信バスである。
【００１６】
本発明の好適な実施例では、クロック分周回路１８による４．０９６ＭＨｚクロック信号の発生は二つのステップで行う。第１のステップでは、所要速度の２倍の中間クロック信号を生ずる。第２のステップでは、この中間クロック信号を２分の１に分周する。この動作は、約５０％のデューティサイクルを達成するために行う。クロック分周回路１８で行う分周は、分周カウンタに二つの互いに異なるエンドカウントを用いて行う非整数分周で構成できる。また、この分周は増分位相変調器３４で生ずる複数の位相について上に説明したとおり、複数の位相を供給できる。従って、上記４．０９６ＭＨｚの信号をＰＮクロックに同期させるには、分周回路１８をＤＳＰクロック制御線３２経由でＤＳＰから供給されるトラッキング制御信号でも制御する。このトラッキング制御信号はクロック分周回路１８の中で利用可能な位相を調整可能な形で選択する。
【００１７】
上記以外のクロック信号も、クロック分周回路１２経由でクロック発生システム１０から出力できる。クロック分周回路１２はＶＣＯクロック出力線１４からクロック信号を受けて、そのクロック信号をＮ分周（ここでＮは整数値または非整数値でもよい）する。例えば、周波数７．６８ＭＨｚの信号をクロック出力線１６に供給するには、Ｎの値２６になる。また、クロック分周回路１２における分周動作を二ステップ動作とし、複数の選択可能な位相を生ずることができる。従って、ＤＳＰはＤＳＰクロック制御線３２経由でクロック分周回路１２の出力位相を調整可能な形で選択できる。クロック出力線１６への信号出力はＲＮＴの中のＩＳＤＮチップに印加できる。したがって、ＩＳＤＮチップが同期ずみの７．６８ＭＨｚクロック信号を必要とする場合は、この出力がそのクロック信号となる。これにより、ＲＮＴはエンドユーザによるＲＮＴへの接続対象であるＩＳＤＮ機器をサポートできる。
【００１８】
本発明の好ましい実施例では、上述のクロック発生システム１０の構成要素のうちＴＣＸＯ２４およびループフィルタ３８を除く全部をＡＳＩＣ上に形成する。本実施例では、ＲＮＴに必要な上記クロック信号の各々をシステムクロック供給線２６からの基準クロックに基づいて上記ＡＳＩＣ内で生成する。このようにして生成されたクロック信号の各々をＡＳＩＣからＲＮＴの回路用に供給する。
【００１９】
クロック発生システム１０について上述したパラメータの値を被選択帯域幅について表Ｉに示す。表Ｉの中で１５ＭＨｚ帯域幅について示した値は基準値として示したものである。
【００２０】
【表Ｉ】
2003511969.tif 000001
ここで図２を参照すると、本発明の代替実施例が示してある。この実施のクロック発生システム８０は、移動通信システムの基地局用またはＲＮＴ用に適している。この好ましい実施例では、ＴＣＸＯ９４、ループフィルタ１１０、位相同期ループ１１８および位相同期ループ１１８の帰還ループ１２２を除きクロック発生システム８０の構成要素全部をＡＳＩＣ上に形成する。クロック発生システム８０のこれら構成要素９４、１１０、１１８および１２２はＡＳＩＣの外付け個別素子として設けることができる。
【００２１】
外付け素子１１８および１２２は、本発明の位相選択方法により設けられた上記ＡＳＩＣから６４ｋＨｚ基準信号を受ける。ＡＳＩＣの内部素子からこのように供給された６４ｋＨｚ基準信号を外付け素子１１８および１２２で用いて所要の４．０９６ＭＨｚクロック信号を従来技術と同様に生成する。
【００２２】
クロック発生システム８０には、安定した基準クロック信号を位相同期ループ９８に加えるＴＸＣＯ９４を備える。好ましくは、ＴＸＣＯ９４からの基準クロック信号は２４．９６ＭＨｚのシステムクロック信号とする。位相同期ループ９８は、ループフィルタ１１０を有するディジタル位相同期ループでもよい。周波数合成を当業者に周知のとおり位相同期ループ９８の中で行い、１９９．６８ＭＨｚなど、ＴＸＣＯ９４の基準信号の倍数の周波数の信号を供給する。
【００２３】
位相同期ループ９８の合成出力信号はＶＣＯクロック出力線８６へのクロック信号である。このＶＣＯクロック信号８６を位相同期ループ９８の出力周波数の制御のためにプログラマム可能な帰還ブロック９０経由で位相同期ループ９８の入力に帰還する。帰還ブロック９０内ではＶＣＯクロック出力線８６の信号をＰＭ分周したのち位相同期ループ９８の入力に加える。
【００２４】
また、ＶＣＯクロック出力線８６のクロック信号は増分位相変調器１０６にも加え、この増分位相変調器１０６においてクロック信号を２ＰＭ分周してチップ速度クロック信号の複数の位相を生ずる。このチップ速度クロック信号の複数の位相のうち選択された位相がクロック出力線１０８で利用可能になる。クロック出力線１０８のチップ速度クロック信号の周波数は、ＴＸＣＯ９４からの基準クロック信号の周波数の２分の１である。
【００２５】
クロック出力線１８８のＶＣＯクロック信号の発生は、ＤＳＰクロック制御線１０２経由のＤＳＰによる制御下で行われる。これにより、増分位相変調器内で利用可能な複数の位相のうちの一つを調整可能な形で選択できる。増分位相変調器１０６は、クロック出力線１０８経由で、Ａ−Ｄコンバータ（図示せず）など上記以外のＲＮＴ構成要素にこの被選択チップ速度クロックを加える。
【００２６】
また、クロック出力線１０８のクロック信号はクロック出力線１２６に４．０９６ＭＨｚの信号を生ずるのに用いる。４．０９６ＭＨｚ信号の生成のために、クロック出力線１０８からの信号を分周ブロック１１４などの分周ブロックに加え、それによりそのクロック信号をＬ分周する（ここで、Ｌは処理利得である）。このようにして得られた分周ブロック１１４からの分周ずみのクロック信号は、位相同期ループ９８の基準となるように位相同期ループ９８の入力に加える。
【００２７】
クロック出力線１２６の信号は帰還ブロック１２２経由で位相同期ループ１１８の他方の入力に帰還する。帰還ブロック１２２では、クロック出力線１２６からの出力信号を６４分周する。クロック出力線１２６の４．０９６ＭＨｚの信号をＩＯＭ−２バスに加えることもできる。
【００２８】
また、クロック信号をクロック分周回路８４経由でクロック発生システム８０から出力する。クロック分周回路８４はクロック出力線８６から信号を受けて、クロック出力線９２に７．６８ＭＨｚのクロック信号を生ずる。この出力線９２からのクロック信号は、ＤＳＰクロック制御線１０２を通じたＤＳＰの制御下で、クロック出力線８６のクロック信号の周波数をＮ分周することによって形成する。このＮ分周は上述のとおり二ステップの動作として実行できる。次に、クロック出力線９２の信号をＲＮＴ内のＩＳＤＮチップに加える。
【００２９】
すなわち、本発明の代替実施例では４．０９６ＭＨｚのＰＣＭクロック信号をＡＳＩＣ内の内部で、あるいはＡＳＩＣからの６４ｋＨｚクロック信号をＡＳＩＣ外付けの位相同期ループ１１８に加えることにより、生成できる。いずれの場合も、生成される４．０９６ＭＨｚクロックはトラッキング制御信号を用いてＰＮクロックに同期しており、低ジッタで供給される。クロック発生システム１０で説明したとおり、４．０９６ＭＨｚクロックはＡＳＩＣ内部で生成するのが好ましいと一般的に考えられるが、クロック発生システム８０の外部位相同期ループ方法で得られる結果は許容可能である。
【００３０】
クロック発生システム８０内の増分位相変調器１０６の位相を調整可能な形で選択するためにＰＮトラッキング制御符号を利用することによって生じるジッタを被選択帯域幅について表ＩＩに示す。
【００３１】
【表ＩＩ】
2003511969.tif 000002
ここで図３を参照すると、本発明のクロック発生システム１５０のもう一つの代替実施例が示してある。本実施例では、クロック発生システム１５０はＶＣＯ１５６経由で入力クロック線１５４から入力ＰＣＭクロック信号を受ける。このＰＣＭクロック信号は、入力クロック線１５４経由でＰＣＭハイウェイにも供給する。ＶＣＯ１５６は入力ＰＣＭクロック信号を逓倍し、それによって得られるシステム基準クロック信号をシステムクロック線１７４経由で位相同期ループ１７０に加える。好ましくは、入力ＰＣＭクロック信号の周波数は２．０４８ＭＨｚであり、ＶＣＯ１５６は入力ＰＣＭクロック信号の周波数を２４．９６ＭＨｚに逓倍する。このＶＣＯ１５６の出力における２４．９６ＭＨｚ信号は、ＲＮＴのＰＮ速度の２倍である。必要であれば、位相同期ループ１７０にループフィルタ１７８を設けることもできる。
【００３２】
位相同期ループ１７０はＶＣＯ１５６の出力信号を受け当業者に周知の周波数合成を行う。位相同期ループ１７０の出力信号をＶＣＯクロック出力線１６６および帰還ブロック１５８経由で位相同期ループ１７０の第２の入力に帰還する。この帰還ブロック１５８では、位相同期ループ１７０の出力信号はＰＭ分周する。帰還ブロック１５８の出力は、帰還回路１６０経由で位相同期ループ１７０の入力に加える。本発明の一つの実施例ではＰの値は１でありＭの値は８である。
【００３３】
位相同期ループ１７０の出力信号を増分位相変調器１８６に加え、この増分位相変調器１８６は、上述の実施例の増分位相変調器３４および１０６について説明したとおり、位相同期ループ１７０からの信号を２ＰＭ分周し、その分周信号の複数の選択可能な位相を提供する。すなわち、増分位相変調器１８６の出力位相も、上述のとおりＤＳＰクロック制御線１８４経由のＤＳＰによる制御下で調整可能である。増分位相変調器１８６の分周出力信号は、Ａ−Ｄ変換器（図示せず）などＲＮＴ内の上記以外の素子をクロック制御するように、出力線１９０経由で加える。
【００３４】
また、クロック信号はクロック分周回路１８２からも供給する。このクロック分周回路１８２はシステムクロック出力線１７４の信号を受けて、クロック出力線１８８にＰＮクロック信号を生ずる。このクロック出力線１８８へのクロック信号は、クロック出力線１７４のクロック信号の周波数をある因子、すなわち本発明の好ましい実施例における分周比で分周することによって形成する。なお、クロック出力線１８８のクロック信号の位相が本発明の本実施例で調整可能な形で選択されることはない。
【００３５】
本発明の本実施例では、クロック発生システム１５０の構成要素のうちＶＣＯ１５６およびループフィルタ１７８を除きすべての構成要素をＡＳＩＣ上に形成する。これらの構成要素１５６および１７８は、ＡＳＩＣに対して外付けの個別素子として設けることができる。
【００３６】
二つの一般的なジッタ源がクロック発生システム１０の４．０９６ＭＨｚクロックに影響を及ぼすことは当業者には理解されよう。一つのジッタ源は、クロック分周ブロック１８の非整数分周である。このジッタＴＶＣＯは大半の周波数について非整数分周に必要な二つの互いに異なるエンドカウントを有するカウンタの利用に起因する。例えば、値Ｆ＝２４．３７５を得るためには、２４および２５のエンドカウントを用いなければならない。このジッタ源のために、公称ジッタは、約５ナノ秒であるカウンタクロック周期にほぼ等しくなる。
【００３７】
４．０９６ＭＨｚクロックのもう一つのジッタ源は、ＤＳＰクロック制御線３２のトラッキング制御信号に基づくＰＮ位相のトラッキングである。このジッタはクロック分周ブロック１８の非整数分周によるジッタと相加される。上述のとおり、クロック分周回路１２および１８は増分的位相変調を受ける際にＰＮクロックと同期したクロック信号とともに生成する。また、これらクロック分周回路１２および１８両方の二ステップの分周動作において、入力の高周波クロック信号を表ＩＩに示すとおり公称非整数値で分周する。次に、５０％デューティサイクルのクロックを生ずるように、２分周回路を用いる。クロック制御線３２のトラッキング制御信号を、同期維持のために公称分周値を修正すべきか否かの判定のために用いる。ジッタおよびグリッチを最小限に抑えるために、分周値の修正は同期状態で行う。
【００３８】
ピークジッタの判定は、分周系列の各々の調整率を加算または減算し、調整による拡張または切捨てに起因するクロックパルスの変動を計算することによって行うことができる。ＰＮクロックの利用可能な位相の数は２Ｍであり、クロックは増分位相変調器３４の中の１／２ＰＭ分周器で生成されるので、ＰＮクロックの位相の調整は＋／−Ｐ＊ＴＶＣＯである。従って、必要な場合は、分周ブロック１８のカウンタは公称エンドカウントで停止しない。むしろ、カウンタは公称エンドカウントプラスまたはマイナスＰで停止する。分周ブロック１８の２分周カウンタ出力におけるジッタは、非整数分周に起因するジッタを調整で補償する場合も、ＶＣＯクロックの２Ｐ周期になり得る。この結果、最大ジッタは２＊Ｐ＊ＴＶＣＯとなる。従って、トラッキングに起因して追加されるジッタは、せいぜい（２Ｐ−１）ＴＶＣＯである。
【００３９】
二つのジッタ源の各々に起因する４．０９６ＭＨｚクロック信号のジッタを表ＩＩＩに被選択帯域幅について示す。また、各帯域幅についての最大ジッタも表ＩＩＩに示す。
【００４０】
【表ＩＩＩ】
2003511969.tif 000003
本発明の特定の実施例を図示し説明してきたが、発明の真意および範囲を逸脱することなく多くの修正および変形が当業者に可能である。上記の内容は説明のためのものであり、特定の形式を制限するためのものではない。
【図面の簡単な説明】
【図１】  本発明の方法により移動ＣＤＭＡ通信システムの基地局またはＲＮＴの中で基準クロック信号を生ずるクロック信号発生システムを示す。
【図２】  本発明の方法により移動ＣＤＭＡ通信システムの基地局またはＲＮＴの中で基準クロック信号を生ずる図１のクロック発生システムの代替実施例を示す。
【図３】  本発明の方法により移動ＣＤＭＡ通信システムの基地局またはＲＮＴの中で基準クロック信号を生ずる図１のクロック発生システムのもう一つの代替実施例を示す。
【符号の説明】
１０        クロック信号発生システム
１２        クロック分周回路
１８        分周回路
２０        プログラム可能な帰還ブロック
２４        温度補償付き水晶発振器
２８        位相同期ループ
３４        増分位相変調器
３８        ループフィルタ
４２        分周ブロック