(57)【要約】  メモリボードに設けた周期調整部は、ＥＣＣ回路によりデータの一重誤りを検出した際に、リフレッシュ要求発生部のリフレッシュ周期Ｔ１をＴ２に短縮すると共に、パトロール制御部に変更後のリフレッシュ周期Ｔ２より僅かに長い周期Ｔ３でエラー発生アドレスのエラーパトロールを集中的に行わせる。エラーパトロールを開始してから所定時間以上誤りが検出されなければ、エラーパトロールを停止する。更に、エラーパトロールを停止してから所定時間以上一重誤りが検出されなければ、リフレッシュ周期の短縮を解除して元に戻す。
2008047443.tif 000002
【特許請求の範囲】
【請求項１】
上位装置とのインタフェースを行う外部インタフェース部と、
データを記憶するメモリと、
前記メモリに対するデータの書込みと読出しを制御するメモリ制御部と、
前記メモリへデータを書き込む際に誤り検出訂正符号を生成して付加し、前記メモリからデータを読み出した際には前記誤り検出訂正符号に基づいて誤りを検出した際に訂正するＥＣＣ回路と、
所定のリフレッシュ周期毎にリフレッシュ要求を発行して前記メモリをリフレッシュさせるリフレッシュ要求発生部と、
前記メモリのデータを定期的に読み出して前記ＥＣＣ回路によりデータの正常性を検査し、誤りが検出された場合は訂正したデータを前記メモリに書き戻すパトロール制御部と、
前記ＥＣＣ回路によりデータの誤りを検出した際に、前記リフレッシュ要求発生部のリフレッシュ周期を短縮すると共に、前記パトロール制御部にエラー発生アドレスの集中的なパトロールを行わせる周期調整部と、
を備えたことを特徴とするメモリ装置。
【請求項２】
請求項１記載のメモリ装置に於いて、前記周期調整部は、
前記ＥＣＣ回路から誤りの検出通知を受信した際に、前記リフレッシュ要求発生部に対しリフレッシュ周期の短縮を指示するリフレッシュ周期短縮部と、
前記ＥＣＣ回路から受信したエラー発生アドレスを保持し、前記パトロール制御部に対し前記変更後のリフレッシュ周期より僅かに長い周期で前記エラー発生アドレスをパトロールするエラーパトロール要求を発行するエラーパトロール要求発行部と、
前記エラーパトロール要求を発行してから所定時間以上前記ＥＣＣ回路から前記エラー発生アドレスの誤りの検出通知が受信されない場合に、前記エラーパトロール要求の発行を停止するエラーパトロール要求部と、
前記エラーパトロール要求の発行を停止してから所定時間以上前記ＥＣＣ回路から誤りの検出通知が受信されない場合に、前記リフレッシュ周期の短縮を解除して元に戻すリフレッシュ周期短縮解除部と、
を備えたことを特徴とするメモリ装置。
【請求項３】
請求項２記載のメモリ装置に於いて、前記パトロール制御部は前記周期調整部からのエラーパトロール要求を受けた際に、通常行っている定期的なパトロール動作に追加して前記エラー発生アドレスに対するパトロールを行うことを特徴とするメモリ装置。
【請求項４】
請求項１記載のメモリ装置に於いて、前記ＥＣＣ回路は前記メモリの読出データの誤り検出訂正符号に基づいて一重誤りを検出した際に、前記一重誤りを訂正すると共に、エラー発生アドレスを含むエラー検出通知を前記周期調整部に送信することを特徴とするメモリ装置。
【請求項５】
請求項１記載のメモリ装置に於いて、前記メモリは、ランダム・アクセス・メモリ（ＤＲＡＭ）及び外部から供給されるクロック信号に同期してデータの読出しと書込みを行うシンクロナス・ダイナミック・ランダム・アクセス・メモリ（ＳＤＲＡＭ）を含むことを特徴とするメモリ装置。
【請求項６】
プロセッサを含む上位装置とのインタフェースを行う外部インタフェース部と、
データを記憶するメモリと、
前記メモリに対するデータの書込みと読出しを制御するメモリ制御部と、
前記メモリへデータを書き込む際に誤り検出訂正符号を生成して付加し、前記メモリからデータを読み出した際には前記誤り検出訂正符号に基づいて誤りを検出した際に訂正するＥＣＣ回路と、
所定のリフレッシュ周期毎にリフレッシュ要求を発行して前記メモリをリフレッシュさせるリフレッシュ要求発生部と、
前記メモリのデータを定期的に読み出して前記ＥＣＣ回路によりデータの正常性を検査し、誤りが検出された場合は訂正したデータを前記メモリに書き戻すパトロール制御部と、
を備えたメモリ装置のリフレッシュ調整方法に於いて、
前記ＥＣＣ回路によりデータの誤りを検出した際に、前記リフレッシュ要求発生部のリフレッシュ周期を短縮すると共に、前記パトロール制御部にエラー発生アドレスの集中的なパトロールを行わせることを特徴とするメモリ装置のリフレッシュ調整方法。
【請求項７】
請求項６記載のメモリ装置のリフレッシュ調整方法に於いて、
前記ＥＣＣ回路から誤りの検出通知を受信した際に、前記リフレッシュ要求発生部に対しリフレッシュ周期の短縮を指示し、
前記ＥＣＣ回路から受信したエラー発生アドレスを保持し、前記パトロール制御部に対し前記変更後のリフレッシュ周期より僅かに長い周期で前記エラー発生アドレスをパトロールするエラーパトロール要求を発行し、
前記エラーパトロール要求を発行してから所定時間以上前記ＥＣＣ回路から前記エラー発生アドレスの誤りの検出通知が受信されない場合に、前記エラーパトロール要求の発行を停止し、
前記エラーパトロール要求の発行を停止してから所定時間以上前記ＥＣＣ回路から前記エラー発生アドレスの誤りの検出通知が受信されない場合に、前記リフレッシュ周期の短縮を解除して元に戻す、
ことを特徴とするメモリ装置のリフレッシュ調整方法。
【請求項８】
請求項７記載のメモリ装置に於いて、前記エラーパトロール要求を受けた際に、前記パトロール制御部に通常行っている定期的なパトロール動作に追加して前記エラー発生アドレスに対するパトロールを行わせることを特徴とするメモリ装置のリフレッシュ調整方法。
【請求項９】
請求項６記載のメモリ装置のリフレッシュ調整方法に於いて、前記ＥＣＣ回路は前記メモリの読出データの誤り検出訂正符号に基づいて一重誤りを検出した際に、前記一重誤りを訂正すると共に、エラー発生アドレスを含むエラー検出通知を送信させることを特徴とするメモリ装置。
【請求項１０】
請求項６記載のメモリ装置のリフレッシュ調整方法に於いて、前記メモリは、ランダム・アクセス・メモリ（ＤＲＡＭ）及び外部から供給されるクロック信号に同期してデータの読出しと書込みを行うシンクロナス・ダイナミック・ランダム・アクセス・メモリ（ＳＤＲＡＭ）を含むことを特徴とするメモリ装置のリフレッシュ調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリセルのリフレッシュ機能を備えたＤＲＡＭやＳＤＲＡＭ等のメモリ装置及びリフレッシュ調整方法に関し、特に、リフレッシュ周期を動的に変更できるようにしたメモリ装置及びリフレッシュ調整方法に関する。
【背景技術】
【０００２】
従来、リフレッシュ動作を必要とするメモリとしてＤＲＡＭやＳＤＲＡＭが知られており、例えば図７に示すメモリボードに実装され、各種の情報処理機器に組み込み使用されている。【０００３】
図７に示す従来のメモリボード１００は、メモリ１０２、メモリ制御部１０４、外部インタフェース部１０６、ＥＣＣ回路１０８、リフレッシュ要求発生部１１０及びパトロール制御部１１２で構成される。【０００４】
メモリ１０２はＤＲＡＭやＳＤＲＡＭなどで構成されるため、記憶内容を保持するためのリフレッシュ動作を定期的に実行する必要がある。【０００５】
メモリ制御部１０４は使用するデバイスによって決まるタイミングで制御信号を出力し、メモリ１０２に対するデータの書込みと読出しを制御する。外部インタフェース部１０６は、プロセッサ又は上位の制御装置とのインタフェースを行う。【０００６】
ＥＣＣ回路１０８はメモリ制御部１０４からの制御によりメモリ１０２に対するデータ書込み時に誤り誤り検出訂正符号（検査ビット）を生成してデータに付加してメモリ１０２に書き込み、メモリ１０２からデータを読み出した時に、読み出したデータとの誤り検出訂正符号を使用してデータの正常性を検査し、もし訂正可能な誤りを検出した場合はデータの誤りを訂正する。ＥＣＣ回路１０８で誤り検出訂正符号を生成するアルゴリズムとしては、単一誤り訂正二重誤り検出符号などが用いられる。【０００７】
リフレッシュ要求発生部１１０はメモリ１０２の仕様で規定されるリフレッシュ間隔で起動し、メモリ制御部１０４に対してリフレッシュコマンドを発行するトリガを与え、メモリ制御部１０４からメモリ１０２にリフレッシュコマンドを発行させてメモリ１０２にリフレッシュ動作を行わせる。【０００８】
パトロール制御部１１２は一定周期でメモリ１０２からデータを読み出し、ＥＣＣ回路１０８を使用してデータの正常性を検査し、訂正可能な誤りを検出した場合は、データを訂正してメモリ１０２に書き戻す。【０００９】
このようなメモリボード１００の動作は次のようになる。メモリ制御部１０４は外部インタフェース部１０６を通じて受けた入出力要求（ライトコマンド又はリードコマンド）に基づき、メモリ１０２の制御信号を出力し、データの書き込み又は読み出しを行う。【００１０】
また、データの書き込み時には同時にＥＣＣ回路１０８を制御し、データから誤り訂正符号を生成し、データに付加してメモリ１０２に書き込む。メモリ制御部１０４はデータの読み出し時にはＥＣＣ回路１０８を制御し、読出したデータとその誤り訂正符号から誤り検出と誤りビットの訂正を行ってデータを出力する。【００１１】
誤り検査符号として単一誤り訂正二重誤り検出符号を使用した場合、一重誤りは訂正できるが、二重誤りは検出するが訂正できない。訂正できない二重誤りの検出については、誤り検出をプロセッサに通知し、通知を受け取ったプロセッサは訂正書き込み要求を発行する。【００１２】
外部インタフェース部１０６は外部のプロセッサまたは上位の制御装置との通信を行い、メモリ制御部１０４にメモリ１０２へのデータの書き込み又は読み出しを要求する。また、外部インタフェース部１０６は、ＥＣＣ回路１０８で訂正不能な例えば二重誤りが検出された場合、エラー検出の通知をプロセッサまたは上位の制御装置に中継する。このエラー通知に対しプロセッサまたは上位制御装置は訂正書き込みを要求することで、メモリ１０２のエラーが回復される。【００１３】
リフレッシュ要求発生部１１０は予め設定された周期でリフレッシュ要求をメモリ制御部１０４に対して行う。メモリ制御部１０４は、リフレッシュ要求発生部１１０からのリフレッシュ要求を受けると、メモリ１０２に対してリフレッシュコマンドを発行する。リフレッシュコマンドを受けたメモリ１０２は、行アドレスと列アドレスで指定されるメモリアレイに対し、行アドレスを順次指定して１回分のリフレッシュ動作を行う。【００１４】
パトロール制御部１１２は定期的にメモリ１０２を読み出し、ＥＣＣ回路１０８によりデータの正常性を検査する。ＥＣＣ回路１０８で一重誤りが検出された場合は訂正したデータをメモリに書き戻す。このデータの正常性を検査するパトロールはメモリ１０２の全アドレス領域に対して行う。
【特許文献１】特開２００２−２５２９９号公報
【特許文献２】特開昭５６−１６５９８９号公報
【特許文献３】特開昭５５−１６３６８５号公報
【特許文献４】特開昭５６−０１９５９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、このような従来のメモリ装置にあっては、ＤＲＡＭやＳＤＲＡＭ等のメモリデバイスの集積度の向上に伴い、電圧、温度など環境条件に対してマージンの確保が困難になってきている。【００１６】
これはメモリデバイスにおける記憶素子の個々の特性にバラツキがあるため、マージンの少ない記憶素子が含まれる場合、動作開始後の温度上昇などによって一時的に特定の記憶素子のマージンが低下する場合がある。【００１７】
このように記憶素子のマージンが一時的に低下した場合、一重誤りとなることがあるが、一重誤りはＥＣＣ回路により訂正され、即座にシステムの障害とはならない。しかし、一重誤りの故障状態を長時間放置しておくと二重誤りに移行する恐れがある。【００１８】
二重誤りが発生すると、メモリ装置のシステム障害となり、二重誤りの発生を外部のプロセッサなどに通知し、プロセッサからの訂正書込み要求を受けて二重誤りを起こしたメモリのデータを訂正する処理が必要となり、訂正書き込みのために使用する時間が増大し、本来の処理性能の低下を招く原因となる。【００１９】
本発明は、ＥＣＣ回路により訂正可能なエラーが検出された際にリフレッシュ周期を動的に変更して訂正不能なエラーへの移行を未然に防止して信頼性を向上するメモリ装置及びリフレッシュ調整方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
（装置）
本発明は、記憶素子のリフレッシュ動作を必要とするメモリ装置を提供する。本発明のメモリ装置は、
プロセッサを含む上位装置とのインタフェースを行う外部インタフェース部と、
データを記憶するメモリと、
メモリに対するデータの書込みと読出しを制御するメモリ制御部と、
メモリへデータを書き込む際に誤り検出訂正符号を生成して付加し、メモリからデータを読み出した際には誤り検出訂正符号に基づいて誤りを検出した際に訂正するＥＣＣ回路と、
所定のリフレッシュ周期毎にリフレッシュ要求を発行してメモリをリフレッシュさせるリフレッシュ要求発生部と、
メモリのデータを定期的に読み出してＥＣＣ回路によりデータの正常性を検査し、誤りが検出された場合は訂正したデータをメモリに書き戻すパトロール制御部と、
ＥＣＣ回路によりデータの誤りを検出した際に、リフレッシュ要求発生部のリフレッシュ周期を短縮すると共に、パトロール制御部にエラー発生アドレスの集中的なパトロールを行わせる周期調整部と、
を備えたことを特徴とする。【００２１】
ここで、周期調整部は、
ＥＣＣ回路から誤りの検出通知を受信した際に、リフレッシュ要求発生部に対しリフレッシュ周期Ｔ１を短いリフレッシュ周期Ｔ２への短縮を指示するリフレッシュ周期短縮部と、
ＥＣＣ回路から受信したエラー発生アドレスを保持し、パトロール制御部に対し変更後のリフレッシュ周期Ｔ２より僅かに長い周期Ｔ３でエラー発生アドレスをパトロールするエラーパトロール要求を発行するエラーパトロール要求発行部と、
エラーパトロール要求を発行してから所定時間以上ＥＣＣ回路からエラー発生アドレスの誤りの検出通知が受信されない場合に、エラーパトロール要求の発行を停止するエラーパトロール要求解除部と、
エラーパトロール要求の発行を停止してから所定時間以上ＥＣＣ回路からエラー検出通知が受信されない場合に、リフレッシュ周期の短縮を解除して元のリフレッシュ周期Ｔ１に戻すリフレッシュ周期短縮解除部と、
を備えたことを特徴とする。【００２２】
パトロール制御部は周期調整部からのエラーパトロール要求を受けた際に、通常行っている定期的なパトロール動作に追加してエラー発生アドレスに対するパトロールを行う。【００２３】
ＥＣＣ回路は前記メモリの読出データの検査ビットに基づいて一重誤りを検出した際に、一重誤りを訂正すると共に、エラー発生アドレスを含むエラー検出通知を周期調整部に送信する。【００２４】
メモリは、ランダム・アクセス・メモリ（ＤＲＡＭ）及び外部から供給されるクロック信号に同期してデータの読出しと書込みを行うシンクロナス・ダイナミック・ランダム・アクセス・メモリ（ＳＤＲＡＭ）を含む。【００２５】
（方法）
本発明はメモリ装置のリフレッシュ調整方法を提供する。本発明は、
プロセッサを含む上位装置とのインタフェースを行う外部インタフェース部と、
データを記憶するメモリと、
メモリの書込みと読出しを制御するメモリ制御部と、
メモリへデータを書き込む際に誤り検出訂正符号を生成して付加し、メモリからデータを読み出した際には誤り検出訂正符号に基づいて誤りを検出した際に訂正するＥＣＣ回路と、
メモリに所定のリフレッシュ周期毎にリフレッシュ要求を発行するリフレッシュ要求発生部と、
メモリのデータを定期的に読み出してＥＣＣ回路によりデータの正常性を検査し、誤りが検出された場合は訂正したデータをメモリに書き戻すパトロール制御部と、
を備えたメモリ装置のリフレッシュ調整方法に於いて、
ＥＣＣ回路によりデータの誤りを検出した際に、リフレッシュ要求発生部のリフレッシュ周期を短縮すると共に、パトロール制御部にエラー発生アドレスの集中的なパトロールを行わせることを特徴とする。
【発明の効果】
【００２６】
本発明によれば、ＥＣＣ回路により訂正可能なデータの例えば一重誤りを検出した際に、リフレッシュ周期を短縮すると共に、変更後のリフレッシュ周期より僅かに長い周期でエラー発生アドレスのエラーパトロールを集中的に行わせるようにしたため、動作開始後の温度上昇などの動作条件の変化する環境下においてマージンの少ない素子が一重誤りを起しても、変更された短い周期でのリフレッシュ動作により一重誤りを継続させないように、一重誤りが継続することによる訂正不能な二重誤りへの移行を未然に防止し、システム障害となる二重誤りに対する訂正書込みの発生頻度を抑制することで、システムの性能の低下を最小限に抑えながらメモリ装置の信頼性を向上することができる。【００２７】
またリフレッシュ周期を短縮した状態で、一重誤りを検出したエラー発生アドレスに対してメモリパトロールを集中的に実施し、これによりリフレッシュ周期の短縮による調整の効果を測定し、調整効果が確認されたらリフレッシュ周期を元に戻し、リフレッシュ周期の短縮による調整状態を必要以上に継続させないようにし、メモリ装置の処理負荷と消費電力の増加を防止する。
【図面の簡単な説明】
【００２８】
【図１】本発明によるメモリ装置の実施形態を示したブロック図
【図２】図１のメモリの実施形態を示したブロック図
【図３】本実施形態によるリフレッシュ調整処理を示したタイムチャート
【図４】図３に続くリフレッシュ調整処理を示したフローチャート
【図５】図１のリフレッシュ調整部の処理手順を示したフローチャート
【図６】本発明によるメモリ装置の他の実施形態を示したブロック図
【図７】従来のメモリ装置を示したブロック図
【発明を実施するための最良の形態】
【００２９】
図１は本発明によるメモリ装置の実施形態を示したブロック図である。図１において、本実施形態のメモリ装置はメモリボード１０として実現されており、メモリボード１０にはメモリ１２、メモリ制御部１４、外部インタフェース部１６、ＥＣＣ回路１８、リフレッシュ要求発生部２０、パトロール制御部２２、更に周期調整部２４が設けられている。【００３０】
周期調整部２４には、その処理機能としてリフレッシュ周期短縮部２６、エラーパトロール要求発行部２８、エラーパトロール要求解除部３０及びリフレッシュ周期短縮解除部３２が設けられている。【００３１】
メモリ１２はＤＲＡＭまたはＳＤＲＡＭなどのメモリデバイスであり、例えばＭＩＣＲＯＮ社製のＤＤＲ２  ＳＤＲＡＭなどが使用される。メモリ制御部１４は、メモリ１２として使用するメモリデバイスによって決まるタイミングで制御コマンド信号を出力し、メモリ１２に対するデータの書込みと読出し、更にはリフレッシュ動作及びパトロール動作を制御する。【００３２】
外部インタフェース部１６は、メモリボード１０を組み込んでいる情報機器のプロセッサや他の制御装置を含む上位装置とのインタフェース制御を行う。外部インタフェース部１６によるインタフェース制御は、例えばプロセッサからのリードコマンドまたはライトコマンドの受信、プロセッサに対するリードデータの応答、プロセッサに対するメモリステータス情報の送信などがある。【００３３】
ＥＣＣ回路１８は、メモリ制御部１４の制御によりメモリ１２に対しデータを書き込む際に、書込みデータから誤り検出訂正符号（検査ビット）を生成してデータに付加し、メモリ１２に書き込む。【００３４】
またＥＣＣ回路１８は、メモリ制御回路１４の制御によりメモリ１２からデータを読み出したときに、読み出したデータとその誤り検出訂正符号を使用してデータの正常性を検査し、もし訂正可能な誤りを検出した場合はデータの誤りを訂正する。【００３５】
本実施形態におけるＥＣＣ回路１８にあっては、誤り検出訂正符号として例えば単一誤り訂正二重誤り検出符号を使用した場合を例にとっている。このためＥＣＣ回路１８は、読み出したデータから一重誤り（単一誤り）を検出した場合には、これを訂正する。これに対し二重誤り以上の誤りを検出した場合には誤り訂正ができないことから、システム障害として外部インタフェース部１６を介して上位装置としてのプロセッサに通知し、プロセッサからの訂正要求を受けて、二重誤りを生じたデータの訂正書込み処理を行うことになる。【００３６】
リフレッシュ要求発生部２０は、メモリ１２の仕様で規定されるリフレッシュ周期Ｔ１で起動し、メモリ制御部１４に対しリフレッシュコマンドを発生するためのトリガ信号を出力し、このトリガ信号を受けてメモリ制御部１４はメモリ１２に対しリフレッシュコマンドを発行してリフレッシュ動作を行わせる。【００３７】
パトロール制御部２２は、一定周期Ｔ４でメモリ１２からデータを読み出し、ＥＣＣ回路１８を使用してデータの正常性を検査し、訂正可能な誤りである一重誤りを検出した場合はデータを訂正してメモリ１２に書き戻す。【００３８】
このようなメモリ１２、メモリ制御部１４、外部インタフェース部１６、ＥＣＣ回路１８、リフレッシュ要求発生部２０及びパトロール制御部２２は、基本的に図７に示した従来のメモリボード１００の場合と同じであるが、これに加えて本発明にあっては、新たに周期調整部２４を設けている。【００３９】
周期調整部２４は、ＥＣＣ回路１８により訂正可能なデータの誤りを検出した際、具体的にはデータの一重誤りを検出した際に、リフレッシュ要求発生部２０のリフレッシュ周期を通常時のリフレッシュ周期Ｔ１から、それより短いリフレッシュ周期Ｔ２に短縮すると共に、パトロール制御部２２に一重誤りが検出されたエラー発生アドレスの集中的なパトロールを通常のパトロール制御に加えて実行させる。【００４０】
このような周期調整部２４の機能は、リフレッシュ周期短縮部２６、エラーパトロール要求発行部２８、エラーパトロール要求解除部３０及びリフレッシュ周期短縮解除部３２の機能として実現されている。【００４１】
リフレッシュ周期短縮部２６は、ＥＣＣ回路１８から一重誤りの検出通知を受信した際に、リフレッシュ要求発生部２０に対しリフレッシュ周期を通常時の周期Ｔ１から、より短い周期Ｔ２に短縮する指示を行う。【００４２】
エラーパトロール要求発行部２８は、ＥＣＣ回路１８から受信したエラー発生アドレスを保持し、パトロール制御部２２に対しリフレッシュ周期短縮部２６による変更後のリフレッシュ周期Ｔ２より僅かに長い周期Ｔ３でエラー発生アドレスをパトロールするエラーパトロール要求を発行する。【００４３】
エラーパトロール要求解除部３０は、エラーパトロール要求を発行してから所定時間以上、ＥＣＣ回路１８からエラー発生アドレスの一重誤りの検出通知が受信されない場合に、パトロール制御部２２に発行しているエラーパトロール要求を停止する。【００４４】
リフレッシュ周期短縮解除部３２は、エラーパトロール要求の発行を停止してから所定時間以上、ＥＣＣ回路１８からエラー検出通知が受信されない場合に、リフレッシュ要求発生部２０に対するリフレッシュ周期の短縮を解除して元の周期Ｔ１に戻す。【００４５】
このような周期調整部２４のリフレッシュ周期短縮機能とエラーパトロール要求機能に対応して、リフレッシュ要求発生部２０はリフレッシュ周期を通常時の周期Ｔ１から短縮要求時の周期Ｔ２に設定変更する機能を備えている。またパトロール制御部２２にあっては、通常時行っている周期Ｔ４のパトロールに加え、周期調整部２４からエラーパトロール要求を受けた際には、変更後のリフレッシュ周期Ｔ２より僅かに長い周期Ｔ３で、エラー発生アドレスに対し集中的にパトロールを追加的に行う機能を備えている。【００４６】
ここで周期調整部２４に設けられたリフレッシュ周期短縮部２６、エラーパトロール要求発行部２８、エラーパトロール要求解除部３０及びリフレッシュ周期短縮解除部３２の機能は、ハードウエアによるコントロールロジックとして構成することもできるし、周期調整部２４に設けているプロセッサで実行するファームウエアのプログラム実行により実現することもできる。【００４７】
図２は図１のメモリボード１０に設けたメモリ１２の実施形態を示したブロック図である。図２において、メモリ１２は４バンク構成のメモリセルアレイを例に取っており、メモリセルアレイ３４−１，３４−２，３４−３，３４−４を設けている。【００４８】
メモリセルアレイ３４−１〜３４−４のそれぞれに対しては、行デコーダ３６−１〜３６−４、列デコーダ３８−１〜３８−４及びセンスアンプ４０−１〜４０−４が設けられている。【００４９】
行デコーダ３６−１〜３６−４及び列デコーダ３８−１〜３８−４に対してはアドレスバッファ４２が設けられ、図１のメモリ制御部１４からアドレスバス５０により指示された行アドレス及び列アドレスをデコードし、対応するメモリ有りのデータを例えばワード（８ビット）を最小単位としてアクセスして、ライト動作またはリード動作を行う。【００５０】
このためセンスアンプ４０−１〜４０−４に対してはＩＯバッファ４４が設けられ、ＩＯバッファ４４に対しては図１の外部インタフェース部１６からのデータバス５２がＥＣＣ回路１８を介して接続されている。【００５１】
またメモリ１２にはコントロールロジック４６とリフレッシュカウンタ４８が設けられている。コントロールロジック４６はメモリ制御部１４からのアドレスバス５０と制御コマンド線５４を入力しており、制御コマンド線５４に基づく制御コマンド信号に基づき、メモリ１２の制御駆動を行う。コントロールロジック４６によるメモリ１２の制御駆動としては、ライト動作、リード動作、リフレッシュ動作及びパトロール動作が主な制御動作である。【００５２】
またメモリ１２にはリフレッシュカウンタ４８が設けられており、コントロールロジック４６に対し図１のメモリ制御部１４からリフレッシュコマンドが受信された際に、リフレッシュカウンタ４８で定まるメモリセルアレイ３４−１〜３４−４の列アドレスを順次指定して、１回のリフレッシュ動作を実行する。【００５３】
ここで４バンクのメモリセルアレイ３４−１〜３４−４における行数は例えばそれぞれ８１９２行であり、リフレッシュ実行時は４バンク同時に行う。このためリフレッシュカウンタ４８は１回のリフレッシュコマンドを受けた際に８１９２行分の行アドレスを順次発生して、メモリセルアレイ３４−１〜３４−４における全ての記憶素子（セル）のリフレッシュ動作を実行する。【００５４】
この８１９２行アドレスの順次発生によるリフレッシュ動作の周期は例えば６４ｍｓであり、したがって１つの行アドレス当たりのリフレッシュ周期は７．８１２５μｓとなる。【００５５】
メモリセルアレイ３４−１〜３４−４に設けている記憶素子に対するリフレッシュ動作は、リード動作におけるデータ出力を除いた動作手順と同じであり、次のようになる。【００５６】
（１）プリチャージスイッチをオンして内部データ線をプリチャージ電源ラインの電圧（センスアンプスレッショルド電圧）と同じ電圧にする。【００５７】
（２）プリチャージスイッチをオフする。このとき内部データ線には、規制容量によりプリチャージされた電圧が保持される。【００５８】
（３）ワード線を選択して電圧を与え、これにより記憶素子におけるＦＥＴのソース、ドレイン間が導通し、キャパシタの情報が内部データ線に現れ、このとき内部データ線はプリチャージ電圧（スレッショルド電圧）になっているため、キャパシタに電荷があるデータ１の場合はスレッショルド電圧を超える電圧値となり、電荷がないデータ０の場合にはスレッショルド電圧を下回る電圧値となる。【００５９】
（４）センスアンプを動作し、内部データ線の電圧をスレッショルド電圧を基準に０と１に該当する電圧に変換して出力し、このとき記憶素子のキャパシタには同じデータが再度記憶される。【００６０】
次に図３及び図４のタイムチャートを参照して、図１の実施形態におけるリフレッシュ調整動作を説明する。【００６１】
図３（Ａ）はＥＣＣ回路１８の誤り検出通知、図３（Ｂ）はパトロール制御部２２のパトロール動作、図３（Ｃ）はパトロール制御部２２に対する周期調整部２４からのエラーパトロール要求に対するＥＣＣ回路１８による正常回数、更に図３（Ｄ）はリフレッシュ要求発生部２０からのリフレッシュ要求を示している。【００６２】
図３において、通常時にあっては、パトロール制御部２２は図３（Ｂ）のように周期Ｔ４でパトロールトリガ信号６０−１，６０−２，６０−３，６０−４を出力しており、このパトロールトリガ信号６０−１，６０−２を受けて、メモリ制御部１４はメモリ１２に対しパトロールコマンドを発行してパトロール動作を行わせている。【００６３】
一方、リフレッシュ要求発生部２０にあっては、通常時にあっては周期Ｔ１でメモリ制御部１４に対しリフレッシュトリガ信号６２−１，６２−２を出力しており、このリフレッシュトリガ信号６２−１，６２−２を受けると、メモリ制御部１４はメモリ１２に対しリフレッシュコマンドを発行し、周期Ｔ１の間に例えば８１９２行分のリフレッシュ動作を行わせる。【００６４】
この状態で、例えば時刻ｔ１でＥＣＣ回路１８がメモリ１２の読出しデータにつき訂正可能な一重誤りを検出したとすると、図３（Ａ）の誤り検出通知６４が周期調整部２４で受信され、同時に一重誤りを検出したエラー発生アドレスが受信保持される。【００６５】
時刻ｔ１で一重誤りのエラー検出通知６４が受信されると、周期調整部２４のリフレッシュ周期短縮部２６が動作し、リフレッシュ要求発生部２０に対し、それまでの周期Ｔ１から、より短い周期Ｔ２へのリフレッシュ周期の設定変更を要求する。【００６６】
このためリフレッシュ要求発生部２０は、時刻ｔ１以降については設定変更された短いリフレッシュ周期Ｔ２でリフレッシュトリガ信号６２−３，６２−４，６２−５，・・・を発生し、メモリ制御部１４からのリフレッシュコマンドによりメモリ１２は、それまでの周期Ｔ１より短い周期Ｔ２でリフレッシュ動作を行い、これによって一重誤りを検出したメモリ１２のリフレッシュ動作が短い時間間隔で行われ、一重誤りの原因となった記憶素子のキャパシタの電圧を適正な電圧に短い時間で回復させる。【００６７】
また時刻ｔ１で一重誤りの誤り検出通知が受信されると、周期調整部２４のエラーパトロール要求発行部２８がパトロール制御部２２に対し、エラー発生アドレスに対するエラーパトロール要求を発行する。【００６８】
これを受けてパトロール制御部２２は、図３（Ｂ）のように、周期Ｔ４で行っている通常のパトロールトリガ信号６０−１，６０−２，６０−３，６０−４，・・・に加え、時刻ｔ１以降については変更後の最初のリフレッシュトリガ信号６２−３に同期し、変更後のリフレッシュ周期Ｔ２より僅かに長い周期Ｔ３でエラーパトロール要求に対応した追加パトロールトリガ信号６６−１，６６−２，６６−３，・・・を発生する。【００６９】
この追加パトロールトリガ信号６６−１，６６−２，６６−３，・・・を受けたメモリ制御部１４は、エラー発生アドレスを指定してパトロールコマンドをメモリ１２に発行し、この結果、リフレッシュ動作が行われた直後のエラー検出アドレスに対し追加的なパトロール動作が実行され、短縮したリフレッシュ周期のリフレッシュ動作に伴うエラー発生アドレスの調整の効果を測定する。【００７０】
時刻ｔ１からの短縮したリフレッシュ周期Ｔ２によるリフレッシュ動作は、一定時間以上、ＥＣＣ回路１８によるエラー発生アドレスの正常性が継続するまで行われる。【００７１】
具体的には、パトロール制御部２２に対するエラーパトロール要求に基づく周期Ｔ３の追加パトロールトリガ信号６６−１，６６−２，６６−３，・・・によるパトロール動作の際に読み出されたエラー検出アドレスのデータにつき、ＥＣＣ回路１８による正常検出回数を周期調整部２４に設けたエラーパトロール要求解除部３０で計数しており、予め定めた所定回数Ｎに達したときにパトロール制御部２２に対するエラーパトロール要求を解除する。【００７２】
即ち図４（Ｃ）の正常回数に示すように、追加パトロールトリガ信号６６−Ｎに伴うパトロール動作でＥＣＣ回路１８によるエラー検出の正常回数がＮ回に達して周期Ｔ３を経過した後の時刻ｔ２のタイミングで、エラーパトロール要求解除部３０はパトロール制御部２２に対するエラーパトロール要求を解除し、このためパトロール制御部２２からのパトロールトリガ信号は周期Ｔ４の通常時の状態に戻る。【００７３】
更に時刻ｔ２でエラーパトロール要求を解除してから所定時間Ｔ５の間、ＥＣＣ回路１８から一重誤りのエラー検出通知が得られない場合は、時刻ｔ３で周期調整部２４に設けているリフレッシュ周期短縮解除部３２がリフレッシュ要求発生部２０に対する設定変更を解除して元の周期Ｔ１に戻す。【００７４】
具体的には、図４（Ｄ）に示すように、時刻ｔ２でエラーパトロール要求を解除した後のリフレッシュトリガ信号の計数を行い、リフレッシュ回数の３カウントした時刻ｔ３のタイミングでリフレッシュ周期の短縮を解除して通常の周期Ｔ１に戻す。【００７５】
図５は図１の周期調整部２４の処理手順を示したフローチャートであり、周期調整部２４の機能をファームウエアなどのプログラムの実行により実現する場合のプログラム内容を同時に表わしている。【００７６】
図５において周期調整処理は、まずステップＳ１でＥＣＣ回路１８からの一重誤りの検出通知を受信すると、ステップＳ２でエラー発生アドレスを記録した後、ステップＳ３でリフレッシュ周期短縮部２６がリフレッシュ要求発生部２０に対し、それまでの周期Ｔ１を短い周期Ｔ２に設定変更する指示を行う。【００７７】
続いてステップＳ４でエラーパトロール要求発行部２８がパトロール制御部２２に対しリフレッシュ周期Ｔ２より僅かに長い周期Ｔ３でエラー発生アドレスのパトロール実施を要求するエラーパトロール要求を発行する。【００７８】
続いてステップＳ５でＥＣＣ回路１８からのエラーパトロール要求に伴う追加的なパトロール制御の実行で読み出されたデータについての一重誤りのエラー検出通知の有無をチェックし、ステップＳ６で一定時間、一重誤りのエラー検出通知がない状態が継続した場合には、ステップＳ８に進み、パトロール制御部２２に対しエラーパトロール要求解除部３０がエラーパトロール要求の発行を解除し、追加的なパトロールを停止させる。【００７９】
一方、ステップＳ５で一定時間を経過する前にＥＣＣ回路１８から一重誤りのエラー検出通知があった場合には、ステップＳ６の一定時間経過を計数しているタイマカウンタをステップＳ７でリセットし、再びステップＳ５からの処理を繰り返す。【００８０】
ステップＳ８でパトロール制御部２２に対するエラーパトロール要求を停止すると、ステップＳ９で再びＥＣＣ回路１８からの一重誤りの検出通知を監視し、ステップＳ１０で一重誤りの検出通知が一定時間継続したことを判別すると、ステップＳ１１に進み、リフレッシュ要求発生部２０に対しリフレッシュ周期Ｔ２の設定解除を指示し、通常のリフレッシュ周期Ｔ１に戻す。なおステップＳ９で一定時間を経過する前にＥＣＣ回路１８から一重誤りの検出通知があれば、ステップＳ２に戻って、新たな一重誤りに対する周期調整処理を開始する。【００８１】
このようなステップＳ１〜Ｓ１１の処理を、ステップＳ１２で停止指示があるまで繰り返す。【００８２】
図６は本発明によるメモリ装置の他の実施形態を示したブロック図であり、この実施形態にあっては、メモリボード１０上に複数のメモリ１２−１〜１２−４を実装したことを特徴とする。【００８３】
図６において、メモリボード１０には、図１の実施形態と同様、メモリ制御部１４、外部インタフェース部１６、ＥＣＣ回路１８、リフレッシュ要求発生部２０、パトロール制御部２２及び周期調整部２４が設けられ、周期調整部２４にはリフレッシュ周期短縮部２６、エラーパトロール要求発行部２８、エラーパトロール要求解除部３０及びリフレッシュ周期短縮解除部３２の機能が設けられており、この点は図１の実施形態と構成及び動作は同じである。【００８４】
これに対しメモリボード１０のメモリとして本実施形態にあっては、４つのメモリ１２−１〜１２−４を設け、メモリ容量を４倍としている。メモリ１２−１〜１２−４のそれぞれは図２に示したメモリ１２と同じ構成を備えている。【００８５】
このように複数のメモリ１２−１〜１２−４を設けた場合、リフレッシュ要求発行部２０からのリフレッシュトリガ信号を受けた際に、メモリ制御部１４は４つのメモリ１２−１〜１２−４に対し並列的にリフレッシュコマンドを発行し、メモリ１２−１〜１２−４につき、例えば１回のリフレッシュ動作につき図２に示したように、８１９２の行アドレスを順次指定したリフレッシュ動作を並列的に繰り返している。【００８６】
これに対しパトロール制御部２２からパトロールトリガ信号を受けた際に、メモリ制御部１４はメモリ１２−１，１２−２，１２−３，１２−４の順にメモリアドレスを指定してパトロール動作を行う。このため、１回のパトロール動作の周期は図１の１台のメモリ１２を設けた場合に比べ、図６の実施形態にあっては４台のメモリ１２−１〜１２−４を設けていることで４倍のパトロール周期を要することになる。【００８７】
またメモリ１２−１〜１２−４を設けた場合には、リフレッシュ動作についてはメモリ１２−１〜１２−４が独立して並列的にできることから、周期調整部２４によるリフレッシュ周期の短縮は、一重誤りが検出されたメモリに対してのみ行ってもよいし、４台のメモリ１２−１〜１２−４全体に対し行ってもよい。【００８８】
またメモリ１２−１〜１２−４の例えば２つで重複して一重誤りが検出されているような場合には、それぞれのエラー発生アドレスを対象に、リフレッシュ周期の短縮に伴うリフレッシュ周期調整効果を確認するための追加パトロールを行うことになる。【００８９】
なお、上記の実施形態はリフレッシュ動作を必要とするメモリとしてＤＲＡＭとＳＤＲＡＭを例に取るものであったが、本発明はこれに限定されず、リフレッシュ動作を必要とする適宜のメモリデバイスにつきそのまま適用することができる。【００９０】
また上記の実施形態にあっては、ＥＣＣ回路として単一誤り訂正二重誤り符号を用いる場合を例に取るものであったが、これに限定されず、適宜の検出訂正能力を持つ誤り検出訂正符号であってもよい。【００９１】
また上記の実施形態における一重誤り検出時のリフレッシュ周期の短縮の度合は、通常時のリフレッシュ周期Ｔ１に対し短い周期Ｔ２となる適宜の短縮割合とすることができ、この短縮できるリフレッシュ周期Ｔ２の程度はメモリ１２に使用するメモリデバイスの使用により決まる値となる。【００９２】
また上記の実施形態にあっては、カウンタによるトリガ信号の計数でエラー検出通知が一定時間以上えられない状態を判定しているが、タイマを使用して時間経過を判定するようにしても良い。【００９３】
また本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
【図１】
2008047443.tif 000003
【図２】
2008047443.tif 000004
【図３】
2008047443.tif 000005
【図４】
2008047443.tif 000006
【図５】
2008047443.tif 000007
【図６】
2008047443.tif 000008
【図７】
2008047443.tif 000009
【手続補正書】
【提出日】平成21年5月11日(2009.5.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
上位装置とのインタフェースを行う外部インタフェース部と、
データを記憶するメモリと、
前記メモリに対するデータの書込みと読出しを制御するメモリ制御部と、
前記メモリへデータを書き込む際に誤り検出訂正符号を生成して付加し、前記メモリからデータを読み出した際には前記誤り検出訂正符号に基づいて誤りを検出した際に訂正するＥＣＣ回路と、
所定のリフレッシュ周期毎にリフレッシュ要求を発行して前記メモリをリフレッシュさせるリフレッシュ要求発生部と、
前記メモリのデータを定期的に読み出して前記ＥＣＣ回路によりデータの正常性を検査し、誤りが検出された場合は訂正したデータを前記メモリに書き戻すパトロール制御部と、
前記ＥＣＣ回路によりデータの誤りを検出した際に、前記リフレッシュ要求発生部のリフレッシュ周期を短縮すると共に、前記パトロール制御部にエラー発生アドレスの集中的なパトロールを行わせる周期調整部と、
を備えたことを特徴とするメモリ装置。
【請求項２】
請求項１記載のメモリ装置に於いて、前記周期調整部は、
前記ＥＣＣ回路から誤りの検出通知を受信した際に、前記リフレッシュ要求発生部に対しリフレッシュ周期の短縮を指示するリフレッシュ周期短縮指示部と、
前記ＥＣＣ回路から受信したエラー発生アドレスを保持し、前記パトロール制御部に対し前記変更後のリフレッシュ周期より僅かに長い周期で前記エラー発生アドレスをパトロールするエラーパトロール要求を発行するエラーパトロール要求発行部と、
前記エラーパトロール要求を発行してから所定時間以上前記ＥＣＣ回路から前記エラー発生アドレスの誤りの検出通知が受信されない場合に、前記エラーパトロール要求の発行を停止するエラーパトロール要求停止部と、
前記エラーパトロール要求の発行を停止してから所定時間以上前記ＥＣＣ回路から誤りの検出通知が受信されない場合に、前記リフレッシュ周期の短縮を解除して元に戻すリフレッシュ周期短縮解除部と、
を備えたことを特徴とするメモリ装置。
【請求項３】
請求項２記載のメモリ装置に於いて、前記パトロール制御部は前記周期調整部からのエラーパトロール要求を受けた際に、通常行っている定期的なパトロール動作に追加して前記エラー発生アドレスに対するパトロールを行うことを特徴とするメモリ装置。
【請求項４】
請求項１記載のメモリ装置に於いて、前記ＥＣＣ回路は前記メモリの読出データの誤り検出訂正符号に基づいて一重誤りを検出した際に、前記一重誤りを訂正すると共に、エラー発生アドレスを含むエラー検出通知を前記周期調整部に送信することを特徴とするメモリ装置。
【請求項５】
プロセッサを含む上位装置とのインタフェースを行う外部インタフェース部と、
データを記憶するメモリと、
前記メモリに対するデータの書込みと読出しを制御するメモリ制御部と、
前記メモリへデータを書き込む際に誤り検出訂正符号を生成して付加し、前記メモリからデータを読み出した際には前記誤り検出訂正符号に基づいて誤りを検出した際に訂正するＥＣＣ回路と、
所定のリフレッシュ周期毎にリフレッシュ要求を発行して前記メモリをリフレッシュさせるリフレッシュ要求発生部と、
前記メモリのデータを定期的に読み出して前記ＥＣＣ回路によりデータの正常性を検査し、誤りが検出された場合は訂正したデータを前記メモリに書き戻すパトロール制御部と、
を備えたメモリ装置のリフレッシュ調整方法に於いて、
前記ＥＣＣ回路によりデータの誤りを検出した際に、前記リフレッシュ要求発生部のリフレッシュ周期を短縮すると共に、前記パトロール制御部にエラー発生アドレスの集中的なパトロールを行わせることを特徴とするメモリ装置のリフレッシュ調整方法。
【国際調査報告】
2008047443.tif 000010
2008047443.tif 000011
2008047443.tif 000012
2008047443.tif 000013