【手続補正書】
【提出日】平成16年5月11日(2004.5.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ピンポン増幅器であって、
第１および第２の差分増幅器（Ａ１、Ａ２）であって、その各々が差分入力信号を受信するために接続される差分入力、および、差分出力、コモンモード参照（ＣＭＲ）電圧入力、および、前記差分増幅器の差分出力電圧がゼロであるときに前記差分増幅器のコモンモード出力電圧を前記ＣＭＲ入力に印加される電圧に設定するように構成されるコモンモードフィードバック回路を有する差分増幅器と、
スイッチングネットワーク（Ｓ１からＳ１８）と、
前記スイッチングネットワークを操作する制御回路（１４）であって、前記差分増幅器、前記制御回路、および、前記スイッチングネットワークは、前記差分入力信号の増幅バージョンを供給するために前記第１および第２の差分増幅器の前記出力に交互に接続される出力を有するピンポン増幅器を形成するように構成される制御回路と、
入力間の前記差によって変化する出力を作成する第１および第２の入力を有するエラー増幅器（Ａ３）であって、前記第１の入力は所定のコモンモード参照電圧（ＶＣＭＲ）を受信するために接続され、前記第２の入力は前記第１および第２の差分増幅器の１つの前記コモンモード出力にスイッチング可能に接続され、前記エラー増幅器出力は前記ＣＭＲ入力の１つにスイッチング可能に接続されるエラー増幅器、および、
前記第１および第２の差分増幅器の前記ＣＭＲ入力にそれぞれ接続される第１および第２のメモリコンデンサ（ＣＭ１、ＣＭ２）を含み、
前記制御回路および前記スイッチングネットワークは、前記第１の差分増幅器の前記コモンモード出力が周期的に前記エラー増幅器の第２の入力に接続され、前記エラー増幅器の出力は前記第１の差分増幅器のＣＭＲ入力に接続されるように構成され、それにより、前記第１の差分増幅器の前記コモンモード出力電圧にＶＣＭＲと等しくなること、および、前記エラー増幅器の出力電圧が前記第１のメモリコンデンサに保存されることを強制する閉鎖ループが形成されるようになり、かつ、
前記制御回路および前記スイッチングネットワークは、前記第２の差分増幅器の前記コモンモード出力が周期的に前記エラー増幅器の第２の入力に接続され、前記エラー増幅器の出力は前記第２の差分増幅器のＣＭＲ入力に接続されるようにさらに構成され、それにより、前記第２の差分増幅器のコモンモード出力電圧にＶＣＭＲと等しくなること、および、前記エラー増幅器の出力電圧が前記第２のメモリコンデンサに保存されることを強制する閉鎖ループが形成されるようになるピンポン増幅器。
【請求項２】
第１および第２のゼロ化増幅器（Ａ４、Ａ５）であって、各々が反転および非反転入力および出力を有し、前記第１のゼロ化増幅器の前記反転および非反転出力はそれぞれ前記第１の差分増幅器の前記非反転および反転出力に接続され、前記第２のゼロ化増幅器の前記反転および非反転出力はそれぞれ前記第２の差分増幅器の前記非反転および反転出力に接続されるゼロ化増幅器と、
前記第１のゼロ化増幅器の反転および非反転入力にそれぞれ接続される第３および第４のメモリコンデンサ（ＣＭ３、ＣＭ４）、および、
前記第２のゼロ化増幅器の反転および非反転入力にそれぞれ接続される第５および第６のメモリコンデンサ（ＣＭ５、ＣＭ６）を含む自動ゼロ化回路をさらに含み、
前記スイッチングネットワークは、前記第１の差分増幅器の前記反転および非反転出力をそれぞれ前記第１のゼロ化増幅器の前記反転および非反転入力に周期的に接続する一方、同時に、前記第１の差分増幅器の前記入力を一緒に接続し、これによって、前記第２の差分増幅器が前記差分入力信号の増幅バージョンを供給するために接続されるときに前記第１の差分増幅器を自動ゼロ化するエラー信号を前記第３および第４のメモリコンデンサに保存するように構成され、
前記スイッチングネットワークは、前記第２の差分増幅器の前記反転および非反転出力を前記第２のゼロ化増幅器の前記反転および非反転入力に周期的に接続する一方、同時に、前記第２の差分増幅器の前記入力を一緒に接続し、これによって、前記第１の差分増幅器が前記差分入力信号の増幅バージョンを供給するために接続されるときに前記第２の差分増幅器を自動ゼロ化するエラー信号を前記第５および第６のメモリコンデンサに保存するように構成される請求項１に記載のピンポン増幅器。
【請求項３】
前記第１の差分増幅器の前記差分出力に、または、前記第２の差分増幅器の前記差分出力にスイッチング可能に接続される差分入力を有する単一終端出力増幅器（Ａ０）をさらに含む請求項１に記載のピンポン増幅器。
【請求項４】
前記スイッチングネットワークは、
第１のグループのスイッチであって、
前記第１の差分増幅器の前記入力間に接続される第１のスイッチ（Ｓ１３）、および、
前記第１の差分増幅器の前記出力と前記第１のゼロ化増幅器の前記入力との間に接続される第２および第３のスイッチ（Ｓ１１、Ｓ１２）を含む第１のグループのスイッチと、
第２のグループのスイッチであって、
前記第１の差分増幅器の前記出力と前記エラー増幅器の第２の前記入力との間に接続される第４および第５のスイッチ（Ｓ５、Ｓ６）、および、
前記エラー増幅器の前記出力と前記第１の差分増幅器のＣＭＲ入力との間に接続される第６のスイッチ（Ｓ９）を含む第２のグループのスイッチと、
第３のグループのスイッチであって、
前記第２の差分増幅器の前記入力間に接続される第７のスイッチ（Ｓ１６）、および、
前記第２の差分増幅器の前記出力と前記第２のゼロ化増幅器の前記入力との間に接続される第８および第９のスイッチ（Ｓ１４、Ｓ１５）を含む第３のグループのスイッチと、
第４のグループのスイッチであって、
前記第２の差分増幅器の前記出力間と前記エラー増幅器の第２の入力との間に接続される第１０および第１１のスイッチ（Ｓ７、Ｓ８）、および、
前記エラー増幅器の前記出力と前記第２の差分増幅器のＣＭＲ入力との間に接続される第１２のスイッチ（Ｓ１０）を含む第４のグループのスイッチと、
前記第２の差分増幅器の前記出力と前記ピンポン増幅器の出力との間に接続される第１３および第１４のスイッチ（Ｓ３、Ｓ４）を含む第５のグループのスイッチ、および、
前記第１の差分増幅器の前記出力と前記ピンポン増幅器の前記出力との間に接続される第１５および第１６のスイッチ（Ｓ１、Ｓ２）を含む第６のグループのスイッチを含み、
前記制御回路は４段階のタイミングサイクルによって、
前記サイクルの第１段階の間、前記第１の差分増幅器が自動ゼロ化され、前記第２の差分増幅器が前記差分入力信号を増幅し、前記増幅された信号を前記ピンポン増幅器の出力に供給するように、前記第１および第５のグループのスイッチが閉じられ、他のすべてのスイッチが開かれ、
前記サイクルの第２段階の間、前記第１の差分増幅器のコモンモード出力電圧がＶＣＭＲと等しくなるように強制され、前記第２の差分増幅器が前記差分入力信号を増幅し、前記増幅された信号を前記ピンポン増幅器の出力に供給するように、前記第２および第５のグループのスイッチが閉じられ、他のすべてのスイッチが開かれ、
前記サイクルの第３段階の間、前記第２の差分増幅器が自動ゼロ化され、前記第１の差分増幅器が前記差分入力信号を増幅し、前記増幅された信号を前記ピンポン増幅器の出力に供給するように、前記第３および第６のグループのスイッチが閉じられ、他のすべてのスイッチが開かれ、かつ、
前記サイクルの第４段階の間、前記第２の差分増幅器のコモンモード出力電圧がＶＣＭＲに等しくなるように強制され、前記第１の差分増幅器が前記差分入力信号を増幅し、前記増幅された信号を前記ピンポン増幅器の出力に供給するように、前記第４および第６のグループのスイッチが閉じられ、他のすべてのスイッチが開かれるように前記スイッチを制御するように構成される請求項２に記載のピンポン増幅器。
【請求項５】
前記差分入力信号と前記第１の差分増幅器の反転または非反転入力との間に接続される第１７のスイッチ（Ｓ１７）、および、前記差分入力信号と前記第２の差分増幅器の反転または非反転入力との間に接続される第１８のスイッチ（Ｓ１８）をさらに含み、前記第１７のスイッチは前記タイミングサイクルの第２、３、および、４段階の間閉じられ、前記第１８のスイッチは前記タイミングサイクルの第１、２、および、４段階の間閉じられる請求項４に記載のピンポン増幅器。
【請求項６】
ピンポン増幅器構成に構成された第１および第２の差分増幅器（Ａ１、Ａ２）であって、前記第１および第２の増幅器の各々が差分入力および出力、および、コモンモード参照（ＣＭＲ）電圧入力を有し、そのコモンモード出力電圧がそのＣＭＲ入力に印加される電圧によって変化するように構成される差分増幅器を含むピンポン増幅器における過渡電流スイッチングエラーを低減する方法であって、
前記第１および第２の差分増幅器のそれぞれの差分出力電圧がゼロであるときにそれらのために所望のコモンモード出力電圧（ＶＣＭＲ）を決定する工程と、
前記コモンモード参照電圧ＶＣＭＲを供給する工程と、
前記第１の差分増幅器の前記コモンモード出力電圧とＶＣＭＲとの間の差を周期的に増幅する工程であって、前記増幅された差は第１の訂正電圧である工程と、
前記第１の訂正電圧が前記第１の差分増幅器のＣＭＲ入力に印加されるように、前記第１の訂正電圧を、前記第１の差分増幅器のＣＭＲ入力に接続される保存デバイス（ＣＭ１）に保存する工程と、
前記第２の差分増幅器の前記コモンモード出力電圧とＶＣＭＲとの間の差を周期的に増幅する工程であって、前記増幅された差は第２の訂正電圧である工程、および、
前記第２の訂正電圧が前記第２の差分増幅器のＣＭＲ入力に印加されるように、前記第２の訂正電圧を、前記第２の差分増幅器のＣＭＲ入力に接続される保存デバイス（ＣＭ２）に保存する工程を含む方法。
【請求項７】
前記第１および第２の差分増幅器を周期的に自動ゼロ化する工程をさらに含む請求項６に記載の方法。
【請求項８】
入力が前記第１の差分増幅器の出力にスイッチング可能に接続され、出力が前記第１の差分増幅器の出力に負のフィードバック構成に接続される第１のゼロ化増幅器（Ａ４）、および、
入力が前記第２の差分増幅器の出力にスイッチング可能に接続され、出力が前記第２の差分増幅器の出力に負のフィードバック構成に接続される第２のゼロ化増幅器（Ａ５）をさらに含む請求項７に記載の方法。
【請求項９】
前記第１および第２の増幅器を自動ゼロ化する工程は、
前記第１の差分増幅器の前記入力を周期的に一緒に接続し、前記第１のゼロ化増幅器の前記入力を前記第１の差分増幅器の前記出力に接続する工程と、
前記第１の差分増幅器の前記入力が一緒に接続される一方、前記第１の差分増幅器の前記非反転および反転出力にかかる電圧をそれぞれ第１および第２の保存電圧として保存する工程と、
前記第１および第２の保存電圧を前記第１のゼロ化増幅器のそれぞれ非反転および反転入力に印加する工程と、
前記第１のゼロ化増幅器によって、前記第１および第２の保存電圧を、前記第１のゼロ化増幅器のそれぞれ非反転および反転出力に供給される第１および第２の電流に変換する工程と、
前記第１および第２の電流を前記第１の差分増幅器のそれぞれ反転および非反転出力に印加する工程と、
前記第２の差分増幅器の前記入力を一緒に周期的に接続し、前記第２のゼロ化増幅器の前記入力を前記第２の差分増幅器の前記出力に接続する工程と、
前記第２の差分増幅器の前記入力が一緒に接続される一方、前記第２の差分増幅器の前記非反転および反転出力にかかる電圧をそれぞれ第３および第４の保存電圧として保存する工程と、
前記第３および第４の保存電圧を前記第２のゼロ化増幅器のそれぞれ非反転および反転入力に印加する工程と、
前記第２のゼロ化増幅器によって、前記第３および第４の保存電圧を、前記第２のゼロ化増幅器のそれぞれ非反転および反転出力に供給される第３および第４の電流に変換する工程、および、
前記第３および第４の電流を前記第２の差分増幅器のそれぞれ反転および非反転出力に印加する工程を含む請求項８に記載の方法。