(57)【要約】  不純物であるボロン５１と希釈物である水素５２及びヘリウム５３とを混合したガスからなるプラズマに、半導体からなる支持基板１１を曝すことによって支持基板１１中にボロン５１を注入するプラズマドーピングを実施する。その後、支持基板１１中におけるボロン５１の熱拡散係数と水素５２及びヘリウム５３の熱拡散係数との差を利用して、支持基板１１中において水素５２及びヘリウム５３のドーズ量がボロン５１のドーズ量よりも小さくなるように、支持基板１１を加熱する予備加熱工程を実施する。その後、支持基板１１中に注入されたボロン５１をレーザーを用いて電気的に活性化させるレーザー加熱工程を実施する。
2009034699.tif 000002
【特許請求の範囲】
【請求項１】
不純物と希釈物とを混合したガスからなるプラズマに半導体を曝すことによって前記半導体中に前記不純物を注入するプラズマドーピング工程と、
前記半導体中に注入された前記不純物をレーザーを用いて電気的に活性化させるレーザー加熱工程とを備え、
前記プラズマドーピング工程の後、前記レーザー加熱工程の前に、前記半導体中における前記不純物の熱拡散係数と前記希釈物の熱拡散係数との差を利用して、前記半導体中において前記希釈物のドーズ量が前記不純物のドーズ量よりも小さくなるように、前記半導体を加熱する予備加熱工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記予備加熱工程は、前記半導体中において前記不純物が実質的に拡散しない温度及び時間で行われることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記プラズマドーピング工程は、前記半導体の表面にアモルファス層を形成する工程を含み、
前記予備加熱工程は、前記アモルファス層が残存する温度及び時間で行われることを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記半導体はシリコンであり、
前記予備加熱工程は、５０℃以上で且つ３００℃以下の温度で行われることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法において、
前記レーザー加熱工程の後に、前記半導体を加熱する他の加熱工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記他の加熱工程は、ｓｐｉｋｅ ＲＴＡ を用いて行われることを特徴とする半導体装置の製造方法。
【請求項７】
請求項５に記載の半導体装置の製造方法において、
前記他の加熱工程は、前記半導体を８００℃以上の温度で３０秒以下加熱する工程を含むことを特徴とする半導体装置の製造方法。
【請求項８】
請求項１に記載の半導体装置の製造方法において、
前記レーザー加熱工程は、ＬＳＡを用いて行われることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１に記載の半導体装置の製造方法において、
前記レーザー加熱工程は、前記半導体を９００℃以上の温度で１０ミリ秒以下加熱する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１に記載の半導体装置の製造方法において、
前記不純物は、ボロン、砒素又はリンであることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１〜１０のいずれか１項に記載の半導体装置の製造方法において、
前記希釈物は水素であることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１〜１０のいずれか１項に記載の半導体装置の製造方法において、
前記希釈物は希ガスであることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
前記希釈物はヘリウムであることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、プラズマドーピングによって注入した不純物を活性化するための熱処理方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高集積化、高機能化及び高速化に伴って、益々半導体装置の微細化の要求が高まっている。特に、薄い不純物領域の形成は重要であり、不純物を浅く注入する方法に加え、注入後の不純物の活性化方法が注目されている。薄い不純物領域を形成するためには、不純物導入後の活性化熱処理をごく短時間、高温で実施することが望ましい。従来、不純物導入後の活性化熱処理にはｓｐｉｋｅ ＲＴＡ（rapid thermal annealing）が用いられており、現在も多くの半導体装置の製造に用いられている。しかし、ｓｐｉｋｅ ＲＴＡ を用いた活性化熱処理には、不純物の拡散が大きく、不純物領域が深く形成されてしまうという問題点がある。【０００３】
不純物の拡散を抑制できる活性化熱処理方法として、不純物が導入された基板にレーザーを短時間照射することにより不純物の活性化を行うＬＳＡ（Ｌａｓｅｒ Ｓｐｉｋｅ Ａｎｎｅａｌ）が注目されている。しかし、ＬＳＡには、レーザーの制御性が悪く、レーザー出力のばらつきに起因して不純物の活性化率のばらつきが大きくなり、その結果、半導体装置の特性がばらついてしまうという問題点がある。【０００４】
それに対して、熱負荷を緩和した条件でｓｐｉｋｅ ＲＴＡ を実施した後にＬＳＡを用いて不純物の活性化熱処理を行う方法が提案されている（非特許文献１）。この方法では、最初ｓｐｉｋｅ ＲＴＡ によって導入された不純物の一部分を活性化し、その後、ＬＳＡを行う。こうすることで、導入された不純物を十分に活性化しつつ浅い不純物領域を形成することが可能となる。しかし、この方法においても、導入された不純物のほとんどはＬＳＡにより活性化されるため、レーザー出力のばらつきに起因して不純物の活性化が不均一になり、その結果、不純物領域の特性が敏感に変化してしまうという問題を克服することはできなかった。【０００５】
そこで、上記の問題を解決するため、まずＬＳＡを行い、その後にｓｐｉｋｅ ＲＴＡ を行う不純物の活性化方法が提案されている（非特許文献２）。具体的には、非特許文献２には、ボロン、砒素又はリン等の不純物をイオン注入を用いてシリコン基板中に注入した後、ＬＳＡを行い、その後、ｓｐｉｋｅ ＲＴＡ を行う手順によって、不純物を電気的に活性化する方法が開示されている。この方法によると、レーザー出力のばらつきに起因する不純物の活性化率の不均一性が改善され、所望の不純物領域の特性を得ることができる。従って、ＬＳＡの後にｓｐｉｋｅ ＲＴＡ を行う活性化熱処理方法は、プロセスウインドウが広い有望な半導体装置の製造方法として期待されている。
【非特許文献１】S.Severi 他、Optimization of Sub-Melt Laser Anneal:Performance and Reliability、IEDM Tech. Dig.、p.859、2006年
【非特許文献２】T.Yamamoto 他、Advantages of a New Scheme of Junction Profile Engineering with Laser Spike Annealing and Its Integration into a 45-nm Node High Performance CMOS Technology、2007 Symposium on VLSI Technology Digest of Technical Papers、p.122
【非特許文献３】Sungkweon Beak 他、Characteristics of Low-Tempaerature Preannealing Effects on Laser-Annealed P+/N and N+/P Ultra-Shallow Junctions、Extended Abstracts of the Fourth International Workshop on Junction Tecnology、p.54-57 、2004年
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、今後の微細化の進展においては、非特許文献２の方法により得られる不純物領域よりもさらに薄く且つ低抵抗の不純物領域の形成が不可欠である。【０００７】
前記に鑑み、本発明は、より薄く且つ低抵抗の不純物領域を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するために、本発明に係る半導体装置の製造方法は、不純物と希釈物とを混合したガスからなるプラズマに半導体を曝すことによって前記半導体中に前記不純物を注入するプラズマドーピング工程と、前記半導体中に注入された前記不純物をレーザーを用いて電気的に活性化させるレーザー加熱工程とを備え、前記プラズマドーピング工程の後、前記レーザー加熱工程の前に、前記半導体中における前記不純物の熱拡散係数と前記希釈物の熱拡散係数との差を利用して、前記半導体中において前記希釈物のドーズ量が前記不純物のドーズ量よりも小さくなるように、前記半導体を加熱する予備加熱工程をさらに備えている。【０００９】
本発明の半導体装置の製造方法によると、不純物を活性化させるレーザー加熱の前に、プラズマ生成用ガスに含まれていた希釈物を半導体の外部へ放出する予備加熱を行うため、レーザー加熱つまりミリ秒オーダーの急激な加熱の際に当該希釈物が半導体中から急激に離脱して半導体表面に数１０ｎｍ程度の凹凸が形成される事態を阻止できる。また、不純物注入にプラズマドーピングを用いるため、イオン注入と比べて、不純物の注入深さをより浅くすることができる。さらに、プラズマドーピングによって半導体表面つまり不純物導入層をアモルファス化することにより不純物導入層の光吸収率を高く保ったまま、レーザー加熱による不純物の電気的な活性化を行うことが可能となるため、不純物の好ましくない拡散を抑制しつつ、導入された不純物を効率的に活性化することができる。【００１０】
従って、本発明の半導体装置の製造方法によると、半導体表面の凹凸に起因する半導体装置の特性劣化を予備加熱によって防止しつつ、プラズマドーピングとレーザー加熱とを組み合わせることによって、より薄く且つ低抵抗の不純物領域を形成することができる。すなわち、平坦な半導体表面と極浅接合とを有する半導体装置を実現することができる。【００１１】
尚、本発明の半導体装置の製造方法において、前記予備加熱工程は、前記半導体中において前記不純物が実質的に拡散しない温度及び時間で行われること、及び／又は、前記プラズマドーピング工程は、前記半導体の表面にアモルファス層を形成する工程を含み、且つ前記予備加熱工程は、前記アモルファス層が残存する温度及び時間で行われることが好ましい。【００１２】
すなわち、本発明の予備加熱工程は、ボロン、リン又は砒素等の不純物をほとんど拡散せずに、また、プラズマドーピングによって形成されたアモルファス層の大部分において結晶回復を生じさせずに、ヘリウムや水素等の希釈物（プラズマ生成用ガスの希釈物）だけを半導体から取り除くことができる温度及び時間を用いて実施されることが好ましい。このようにすると、レーザー加熱として、例えばＬＳＡのようなミリ秒オーダーの急激な加熱（具体的には９００℃以上の温度での１０ミリ秒以下の加熱）を行ったとしても、例えばシリコン基板等の半導体表面に凹凸が発生することを確実に阻止することができる。尚、本発明の予備加熱工程を３００℃以下の温度（但し室温より十分に高い５０℃以上の温度）で実施した場合には、前述の効果を確実に得ることができる。【００１３】
また、本発明の半導体装置の製造方法において、前記レーザー加熱工程の後に、前記半導体を加熱する他の加熱工程、具体的には、ｓｐｉｋｅ ＲＴＡ を用いて前記半導体を８００℃以上の温度で３０秒以下加熱する工程をさらに備えていることが好ましい。このようにすると、レーザー加熱時に電気的に活性化しなかった不純物を活性化させることが可能となるので、レーザーの出力ばらつきに関わらず、優れた半導体装置を安定して製造することができる。また、プラズマドーピングによって形成されたアモルファス層の大部分においては、例えばＬＳＡ等のミリ秒オーダーのレーザー加熱により結晶回復が生じるものの、レーザー加熱終了時点で厚さ数ｎｍ程度の部分において結晶回復が生じない場合がある。この場合、レーザー加熱に引き続いてｓｐｉｋｅ ＲＴＡ を追加実施することによって、半導体を完全に結晶回復させることが可能となる。【００１４】
また、本発明の半導体装置の製造方法において、半導体に導入する不純物は、例えばボロン、砒素又はリン等である。【００１５】
また、本発明の半導体装置の製造方法において、プラズマドーピングに用いられるプラズマを生成するための原料ガスに含まれる希釈物は、例えば水素又は希ガスであり、希ガスの中ではヘリウムが最も望ましい。
【発明の効果】
【００１６】
本発明によると、プラズマドーピングにより導入された不純物の拡散を抑制しつつ、不純物を十分に活性化することができるので。シート抵抗が低く且つ極浅接合を有する不純物領域を形成することができる。また、プラズマドーピングとレーザー加熱とを組み合わせることに起因して、不純物領域が形成される半導体の表面に凹凸が生じることを防止することができる。言い換えると、半導体表面を平坦に保つことができる。これらの優れた効果によって、本発明は半導体装置の微細化を確実に実現することができる。
【図面の簡単な説明】
【００１７】
【図１】図１（ａ）〜（ｅ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図であり、図１（ｆ）〜（ｊ）は図１（ａ）〜（ｅ）におけるエクステンション形成領域（ソース・ドレイン形成領域を含む）のうち基板表面から１００ｎｍの深さまでの領域を拡大した図である。
【図２】図２は、不純物としてのＢ、Ａｓ、Ｐがシリコン中で１ｎｍ拡散する加熱時間及び加熱温度を示した図である。
【図３】図３は、不純物であるボロン（Ｂ）、リン（Ｐ）、砒素（Ａｓ）、及び希釈物である水素（Ｈ）、ヘリウム（Ｈｅ）を含む各種元素の拡散係数を示した図である。
【図４】図４（ａ）は、シリコン基板（半導体）中での水素の濃度を、プラズマドーピング（ＰＤ）を行った直後と、プラズマドーピング後に予備加熱を行った後とで比較して示した図であり、図４（ｂ）は、シリコン基板（半導体）中でのヘリウムの濃度を、プラズマドーピング（ＰＤ）を行った直後と、プラズマドーピング後に予備加熱を行った後とで比較して示した図である。
【図５】図５は、プラズマドーピング後の予備加熱前後における不純物（ボロン）及び希釈物（水素及びヘリウム）のそれぞれのドーズ量を表形式で示した図である。
【図６】図６は、本発明の一実施形態に係る半導体装置の製造方法により得られたシリコン基板表面部の断面ＴＥＭ像である。
【図７】図７は、原料ガスとしてＨｅで希釈したＢ2 Ｈ6 を用いてシリコン基板に対してプラズマドーピングを行った後の不純物（ボロン）の注入量（濃度）を示す図である。
【図８】図８は、原料ガスとしてＨｅで希釈したＢ2 Ｈ6 を用いてシリコン基板に対してプラズマドーピングを行った後の水素の注入量（濃度）を示す図である。
【図９】図９は、原料ガスとしてＨｅで希釈したＢ2 Ｈ6 を用いてシリコン基板に対してプラズマドーピングを行った後のヘリウムの注入量（濃度）を示す図である。
【図１０】図１０（ａ）は、プラズマドーピングを用いて不純物（ボロン）を導入したときの、希釈物（例えばヘリウムや水素）を大量に含んだシリコン基板表面部（不純物注入層）の断面模式図であり、図１０（ｂ）は、レーザー加熱によるミリ秒オーダーの急激な加熱によって希釈物である水素やヘリウムが沸騰したように蒸発し、その結果、シリコン基板表面に凹凸が形成されたことを示す断面模式図である。
【図１１】図１１（ａ）〜（ｄ）は、第１比較例に係る半導体装置の製造方法の各工程を示す断面図であり、図１１（ｅ）〜（ｈ）は図１１（ａ）〜（ｄ）におけるエクステンション形成領域（ソース・ドレイン形成領域を含む）のうち基板表面から１００ｎｍの深さまでの領域を拡大した図である。
【図１２】図１２は、第１比較例においてプラズマドーピング後に予備加熱を行わずにレーザー加熱による不純物の電気的な活性化を行った場合に得られたシリコン基板表面部の断面ＴＥＭ像である。
【図１３】図１３（ａ）はＭＯＳＦＥＴの断面構造の一例を示す図であり、図１３（ｂ）及び（ｃ）は、ゲート長を短くしたＭＯＳＦＥＴにおけるオフ状態及びオン状態のそれぞれの様子を模式的に示す断面図である。
【図１４】図１４（ａ）は、凹部がゲート電極の近くに生じたＭＯＳＦＥＴにおけるオン状態の様子を模式的に示す断面図であり、図１４（ｂ）は、凹部がゲート電極から離れた箇所に生じたＭＯＳＦＥＴにおけるオン状態の様子を模式的に示す断面図である。
【図１５】図１５（ａ）〜（ｄ）は、第２比較例に係る半導体装置の製造方法の各工程を示す断面図であり、図１５（ｅ）〜（ｈ）は図１５（ａ）〜（ｄ）におけるエクステンション形成領域（ソース・ドレイン形成領域を含む）のうち基板表面から１００ｎｍの深さまでの領域を拡大した図である。
【図１６】図１６（ａ）は、光波長に対するアモルファスシリコン結晶（ａ−Ｓｉ）及び結晶質シリコン（ｃ−Ｓｉ）のそれぞれの光吸収係数を示した図であり、図１６（ｂ）は、ｃ−Ｓｉの光吸収係数に対するａ−Ｓｉの光吸収係数の比を示した図である。
【符号の説明】
【００１８】
１１    支持基板
１２    活性領域
１３    不純物注入層
１４    アモルファス層
１５    不純物拡散層
５１    ボロン
５２    水素
５３    ヘリウム
【発明を実施するための最良の形態】
【００１９】
（実施形態）
以下、本発明の一実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。【００２０】
図１（ａ）〜（ｅ）は本実施形態に係る半導体装置の製造方法の各工程を示す断面図であり、図１（ｆ）〜（ｊ）は図１（ａ）〜（ｅ）におけるエクステンション形成領域（ソース・ドレイン形成領域を含む）のうち基板表面から１００ｎｍの深さまでの領域を拡大した図である。【００２１】
まず、図１（ａ）及び図１（ｆ）に示すように、例えばシリコンからなる厚さ８００μｍの支持基板１１を準備する。その後、当該支持基板１１に素子分離溝（図示省略）をパターニング形成して、例えばＮ型ＭＩＳＦＥＴ（metal-insulator-semiconductor field-effect transistor）のソース・ドレイン領域及びエクステンション領域が形成される活性領域１２を形成する。【００２２】
次に、図１（ｂ）及び図１（ｇ）に示すように、支持基板１１におけるエクステンション形成領域に対してプラズマドーピングを行い、例えばｐ型の不純物をドーピングして不純物注入層１３を形成する。ここで、プラズマドーピング条件は、例えば、原料ガスがＨｅ（ヘリウム）で希釈したＢ2 Ｈ6 （ジボラン）であり、原料ガス中でのＢ2 Ｈ6 濃度が１．０質量％であり、原料ガスの総流量が２００ｃｍ3 ／分（標準状態）であり、チャンバー内圧力が１．０Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が１０００Ｗであり、バイアス電圧（Ｖｐｐ）が３００Ｖであり、基板温度が２０℃であり、プラズマドーピング時間が６０秒である。このとき、不純物であるボロン５１が支持基板１１に注入されると同時に、希釈物である水素５２及びヘリウム５３も支持基板１１に注入される。また、不純物注入と同時に支持基板１１の表面にはアモルファス層１４が形成される。尚、本実施形態では、不純物注入層１３（ボロン５１の濃度が例えば５×１０18ｃｍ-3以上の領域）の内部にアモルファス層１４が形成されるように、プラズマドーピング条件を調節する。【００２３】
次に、図１（ｃ）及び図１（ｈ）に示すように、支持基板１１中における不純物であるボロン５１の熱拡散係数と希釈物である水素５２及びヘリウム５３の熱拡散係数との差を利用して、支持基板１１（つまり不純物注入層１３）中において希釈物である水素５２及びヘリウム５３のドーズ量の合計が不純物であるボロン５１のドーズ量よりも小さくなるように、支持基板１１に対して加熱処理（以下、予備加熱と称する）を行う。予備加熱条件としては、支持基板１１中においてボロン５１が実質的に拡散せずに水素５２及びヘリウム５３が支持基板１１中からゆっくりと抜けていく時間及び温度を選択する。尚、本発明において、「実質的に拡散しない」とは「拡散距離が１ｎｍ以下である」ことを意味する。図２は、不純物としてのＢ、Ａｓ、Ｐがシリコン中で１ｎｍ拡散する加熱時間及び加熱温度を示している。すなわち、図２における各不純物のグラフの左側の加熱条件が「各不純物が実質的に拡散しない加熱条件」である。また、本実施形態では、プラズマドーピングによって生成されたアモルファス層１４において結晶回復が生じないように、言い換えると、アモルファス層１４が残存するように、予備加熱条件を調節する。具体的には、本実施形態のようにアモルファス層１４がシリコンからなる場合、加熱温度を３００℃以下にすることが好ましい。但し、加熱時間の増大に起因するスループットの低下を防止しつつ、水素５２及びヘリウム５３を支持基板１１から除去するためには、加熱温度を室温よりも十分に高い５０℃以上に設定することが好ましい。【００２４】
次に、図１（ｄ）及び図１（ｉ）に示すように、不純物注入層１３に対してレーザー加熱、例えばＬＳＡ等のミリ秒オーダーの急激な加熱処理を行い、これにより、不純物注入層１３の不純物（ボロン５１）を電気的に活性化させ、例えばエクステンション領域となる不純物拡散層１５を形成する。このとき、ミリ秒オーダーの急激な加熱（具体的には９００℃以上の温度での１０ミリ秒以下の加熱）においてアモルファス層１４に効率よくレーザー光を吸収させてボロン５１を電気的に活性化させることができる。また、同時に、支持基盤１１中に残留していた水素５２及びヘリウム５３を支持基盤１１から脱離させることができる。さらに、レーザー加熱後においては、プラズマドーピングにより形成されたアモルファス層１４は数ｎｍ程度の厚さ分を残して消失する。すなわち、アモルファス層１４の大部分は結晶質状態に戻る。【００２５】
次に、図１（ｅ）及び図１（ｊ）に示すように、不純物拡散層１５に対してさらなる加熱処理を行う。本実施形態においては、例えばｓｐｉｋｅ ＲＴＡ を用いて支持基盤１１を８００℃以上の温度で３０秒以下加熱する。これにより、不純物拡散層１５における不純物（ボロン５１）の電気的な活性化を十分に行うことができる。また、このとき、図１（ｄ）及び図１（ｉ）に示すレーザー加熱処理によって結晶回復が生じなかったアモルファス層１４の残りを完全に結晶質状態に戻すことができる。【００２６】
本実施形態の特徴は、プラズマドーピングを用いて不純物注入層１３を形成した後、レーザー加熱により注入不純物であるボロン５１を電気的に活性化させる前に、比較的低温度で予備加熱を行うことである。これにより、プラズマドーピングによって不純物（つまりボロン５１）と同時に支持基板１１に注入された希釈物（つまり水素５２及びヘリウム５３）をゆっくりと支持基板１１の外側まで拡散させることができる。このため、レーザー加熱の開始直前において、不純物注入層１３に残留している水素５２やヘリウム５３を少なくすることができる。従って、ミリ秒オーダーの急激な加熱であるレーザー加熱による不純物（つまりボロン５１）の電気的な活性化を行っても、大量の希釈物（つまり水素５２及びヘリウム５３）が支持基板１１から急激に離脱すること、さらには、それにより支持基板１１表面に数１０ｎｍ程度の凹凸が形成されることを防止することができるため、所望のトランジスタ特性を得ることができる。【００２７】
また、本実施形態によると、不純物注入にプラズマドーピングを用いるため、イオン注入と比べて、不純物の注入深さをより浅くすることができる。さらに、プラズマドーピングによって支持基板１１表面つまり不純物導入層１３をアモルファス化することにより不純物導入層１３の光吸収率を高く保ったまま、レーザー加熱による不純物の電気的な活性化を行うことが可能となるため、不純物（つまりボロン５１）の好ましくない拡散を抑制しつつ、導入された不純物を効率的に活性化することができる。【００２８】
従って、本実施形態によると、支持基板１１表面の凹凸に起因する半導体装置の特性劣化を予備加熱によって防止しつつ、プラズマドーピングとレーザー加熱とを組み合わせることによって、より薄く且つ低抵抗の不純物拡散層１５を形成することができる。すなわち、平坦な半導体表面と極浅接合とを有する半導体装置を実現することができる。【００２９】
尚、本実施形態において、Ｎ型ＭＩＳＦＥＴのエクステンション領域としてのｐ型の不純物領域の形成を例として説明したが、これに代えて、Ｎ型ＭＩＳＦＥＴのソース・ドレイン領域としてのｎ型の不純物領域の形成、Ｐ型ＭＩＳＦＥＴのエクステンション領域としてのｎ型の不純物領域の形成、Ｐ型ＭＩＳＦＥＴのソース・ドレイン領域としてのｐ型の不純物領域の形成を対象としても良いことは言うまでもない。【００３０】
また、本実施形態において、プラズマドーピングの原料ガスとして、Ｈｅで希釈したＢ2 Ｈ6 を用いたが、原料ガスは、エクステンション領域等の不純物領域に注入される不純物を含むガスであれば、特に限定されるものではない。例えば、Ｂ2 Ｈ6 に代えて、ボロン原子を含む他の分子（例えばＢＦ3 ）、若しくはボロン原子と水素原子とからなる他の分子を用いてもよいし、又はＡｓＨ4 若しくはＰＨ3 等を用いてもよい。また、希釈ガスとして、ヘリウム以外の希ガスを用いてもよい。但し、本実施形態のように、プラズマドーピングの原料ガスとして、Ｈｅで希釈したＢ2 Ｈ6 を用いる場合、原料ガス中のＢ2 Ｈ6 の質量濃度は０．０１％以上で且つ１％以下であることが好ましい。このようにすると、シリコン等の半導体中にボロンを導入し易くなる。逆に、Ｂ2 Ｈ6 ガス濃度が０．０１％以下であると、十分な量のボロンが半導体中に導入されにくくなり、Ｂ2 Ｈ6 ガス濃度が１％以上になると、半導体表面にボロンを含む堆積物が付着して好ましくないデポジションが生成され易くなる。【００３１】
以下、本発明のメカニズム、具体的には、不純物注入層からの希釈物の急激な離脱に起因して半導体表面に凹凸が形成されることを防止するメカニズムについて、図面を参照しながら説明する。【００３２】
［本発明のメカニズム］
前述のように、支持基板１１におけるエクステンション形成領域に対してプラズマドーピングによりｐ型の不純物をドーピングすると、不純物であるボロン５１と共に希釈物である水素５２及びヘリウム５３が注入された不純物注入層１３が形成されると同時に、アモルファス層１４が形成される（図１（ｂ）及び図１（ｇ）参照）。このとき、不純物注入層１３において、希釈物である水素５２やヘリウム５３の注入量（ドーズ量）は、不純物であるボロン５１の注入量（ドーズ量）の約４倍程度にも達する。【００３３】
従って、このような状態のまま、不純物注入層１３における不純物つまりボロン５１を電気的に活性化するために、レーザー加熱つまりミリ秒オーダーの急激な加熱を行うと、次のような問題が生じる。すなわち、図３に示すように、不純物であるボロン（Ｂ）、リン（Ｐ）、砒素（Ａｓ）などの拡散係数と比べて、希釈物である水素（Ｈ）やヘリウム（Ｈｅ）の拡散係数が非常に大きいため、水素５２やヘリウム５３が沸騰したように不純物注入層１３中から蒸発し、支持基板１１から離脱する。このとき、水素５２やヘリウム５３は周りにあるシリコンを押しのけるように支持基板１１から離脱するため、支持基板１１表面つまりシリコン基板表面に凹凸が発生する。この現象は、特に、拡散係数が不純物と比べて大幅に高い原子（例えば水素やヘリウム等）又はそのイオンが不純物注入層１３に大量に注入されている場合に顕著である。それに対して、例えばイオン注入などによりエクステンション領域となる不純物注入層を形成した場合には、水素やヘリウムなどの拡散係数が大きい注入種が不純物注入層に同時に注入されてしまうことがないので、この現象は発生しない。【００３４】
尚、レーザー加熱の際に、注入された不純物であるボロン、リン又は砒素などのごく一部も基板表面（シリコン基板表面）から離脱するが、不純物を電気的に活性化させるための加熱条件（ミリ秒オーダーの加熱時間や加熱温度等）を不純物の拡散が最小となるように設定するため、不純物のシリコン基板表面からの離脱はごく僅かであり、これにより、シリコン基板表面にデバイスの特性に影響を与えるような凹凸が発生することはない。【００３５】
一方、本実施形態で説明したように、不純物注入層１３の不純物（ボロン５１）を電気的に活性化するレーザー加熱の前に、比較的低温度の予備加熱を行うと、不純物（ボロン５１）と比べて拡散係数が桁違いに大きい希釈物である水素５２やヘリウム５３はゆっくりと支持基板１１表面から離脱する。このとき、支持基板１１中において水素５２やヘリウム５３は周りにあるシリコンの間を通るように離脱するため、支持基板１１表面に凹凸は発生しない。また、支持基板１１中に注入されている不純物は拡散係数が小さいため、比較的低温度の予備加熱によって支持基板１１表面から離脱することはない。このように、予備加熱を行うことによって、支持基板１１中に注入された不純物であるボロン５１については拡散させずにそのままの状態に保ちながら、希釈物である水素５２やヘリウム５３の注入量を大幅に減少させることができる。従って、予備加熱の後、不純物を電気的に活性化するためのレーザー加熱を行うと、不純物注入層１３に残留している水素５２やヘリウム５３が離脱するものの、予備加熱後に残留している水素５２やヘリウム５３の量は僅かであるため、デバイスの特性に影響を与えるような凹凸が支持基板１１表面に発生することはなく、所望のトランジスタ特性を得ることができる。【００３６】
以下、プラズマドーピング後の予備加熱により、希釈物である水素やヘリウムの注入量を減少させ、その後、レーザー加熱により不純物を電気的に活性化する方法について、具体的な実施例を用いて説明する。【００３７】
［実施例のプロセス条件］
一実施例においては、プラズマドーピングの原料ガスにＨｅ（ヘリウム）で希釈したＢ2 Ｈ6 （ジボラン）を用いてシリコン基板に不純物注入を行った後、予備加熱により希釈物である水素やヘリウムをシリコン基板から離脱させる。これにより、予備加熱後に不純物の電気的な活性化を行うためのレーザー加熱を行っても、シリコン基板表面を平坦に保ちながら極薄のボロン拡散層を得ることができる。【００３８】
一実施例では、まず、シリコン基板に対してプラズマドーピングを行う。プラズマドーピング条件は、ソースパワーが１０００Ｗであり、バイアス電圧（Ｖｐｐ）が３００Ｖであり、Ｂ2 Ｈ6 ／Ｈｅ濃度比が１．０質量％／９９．０質量％であり、原料ガスの総流量が１００ｃｍ3 ／分（標準状態）であり、バイアス印加時間が６０秒間である。その後、シリコン基板に対して例えば３００℃の予備加熱を３分間行った。予備加熱後、レーザー加熱として、例えばＬＳＡによるミリ秒オーダーの加熱を行った。【００３９】
［予備加熱前後の希釈物注入量の変化］
まず、本実施例の予備加熱前後の希釈物注入量の変化ついて図４（ａ）、（ｂ）及び図５を参照しながら説明する。図４（ａ）は、シリコン基板（半導体）中での水素の濃度を、プラズマドーピング（ＰＤ）を行った直後と、プラズマドーピング後に予備加熱を行った後とで比較して示したものである。図４（ａ）に示す結果から、プラズマドーピング後の水素のドーズ量は９．９×１０15ｃｍ-2であり、予備加熱後の水素のドーズ量は１．２×１０15ｃｍ-2であることが分かった。すなわち、予備加熱前後において希釈物である水素のドーズ量が大きく低下している。同様に、図４（ｂ）は、シリコン基板（半導体）中でのヘリウムの濃度を、プラズマドーピング（ＰＤ）を行った直後と、プラズマドーピング後に予備加熱を行った後とで比較して示したものである。図４（ｂ）に示す結果から、プラズマドーピング後のヘリウムのドーズ量は８．４×１０14ｃｍ-2であり、予備加熱後のヘリウムのドーズ量は４．２××１０12ｃｍ-2であることが分かった。すなわち、予備加熱前後において希釈物であるヘリウムのドーズ量が大きく低下している。【００４０】
図５は、プラズマドーピング後の予備加熱前後における不純物（ボロン）及び希釈物（水素及びヘリウム）のそれぞれのドーズ量を表形式でわかりやすく示している。図５に示すように、希釈物である水素及びヘリウムのドーズ量の合計は、プラズマドーピング後（予備加熱前）が１．１×１０16ｃｍ-2であるのに対して、予備加熱後は１．２×１０15ｃｍ-2まで低下している。一方、不純物であるボロンのドーズ量は、プラズマドーピング後が２．０×１０15ｃｍ-2であり、予備加熱後も２．０×１０15ｃｍ-2であった。すなわち、ボロンのドーズ量は予備加熱前後で変化していない。【００４１】
以上のように、本実施例によると、プラズマドーピング後（予備加熱前）においては、希釈物である水素及びヘリウムのドーズ量の合計が不純物であるボロンのドーズ量の５倍以上であったのに対して、予備加熱後においては、希釈物である水素及びヘリウムのドーズ量の合計を不純物であるボロンのドーズ量よりも小さくすることができる。【００４２】
尚、このような効果を得るため、予備加熱の温度を３００℃に設定する場合、加熱時間を３分程度までに設定すべきである。それよりも加熱時間を長くしすぎると、予備加熱においてアモルファス層に結晶回復が生じてしまうからである。予備加熱の温度を３００℃よりも小さくする場合には、加熱時間を３分程度以上にしても、アモルファス層に結晶回復を生じさせることなく、前述の本発明の効果を得ることができる。具体的には、予備加熱の温度を２５０℃に設定する場合、加熱時間を２０分程度まで設定することができる。また、予備加熱の温度を５０℃に設定する場合、加熱時間を１０時間程度まで設定することができる。しかし、予備加熱の温度を５０℃よりも低くすると、水素やヘリウムを支持基板の外側へ十分に拡散させるために極端に長い時間を要することとなるので、生産性が極端に低下してしまうという問題が生じる。すなわち、予備加熱の温度を５０℃よりも低くすると、生産性を確保しながら、本発明の効果を得ることはできない。一方、予備加熱の温度を３００℃よりも大きくする場合には、加熱時間を３分よりも小さくしなければ、アモルファス層に結晶回復を生じさせることなく、本発明の効果を得ることはできない。【００４３】
［レーザー加熱後のシリコン基板表面の凹凸］
次に、本実施例の予備加熱後にレーザー加熱（ミリ秒オーダーの加熱）を行った結果について説明する。本実施例では予備加熱後のレーザー加熱としてＬＳＡを使用した。図６は、本実施例においてプラズマドーピング後に予備加熱を行い、その後、ＬＳＡを用いてミリ秒オーダーの加熱を行った場合に得られたシリコン基板表面部の断面ＴＥＭ（Transmission Electron Microscope）像である。図６に示すように、本実施例においては、レーザー加熱後のシリコン基板表面は平坦である。また、プラズマドーピングにより形成されたアモルファス層も結晶回復により消失している。すなわち、プラズマドーピング後にレーザー加熱を用いて注入不純物の電気的な活性化を行う際には、本実施例のように、プラズマドーピングの後で且つレーザー加熱の前に予備加熱を行うことによって、プラズマドーピング時に不純物と同時にシリコン基板中に導入された希釈物である水素やヘリウムなどの注入量を低下させることができる。これは、レーザー加熱呉にも平坦なシリコン基板表面を維持しながら極浅の接合を得るために、言い換えると、所望の半導体装置特性を得るために、非常に有効である。尚、本実施例においては、図６に示すように、不純物拡散層として、厚さ５．６ｎｍの極薄のボロン拡散層を得ることができた。【００４４】
尚、本実施例のようにレーザー加熱を用いて注入不純物を電気的に活性化した後、さらなる加熱処理、例えばｓｐｉｋｅ ＲＴＡ 等を用いて不純物を電気的に活性化させることが好ましい。このようにすると、シート抵抗がより低く且つ接合の浅いエクステンション領域等の不純物領域を安定して得ることができる。【００４５】
（第１比較例）
第１比較例は、非特許文献２に開示されている半導体装置の製造方法、具体的には、イオン注入を用いてシリコン基板に不純物を注入した後、予備加熱を行うことなく、ＬＳＡを用いて不純物の活性化熱処理を行い、その後にｓｐｉｋｅ ＲＴＡ を行う方法において、イオン注入に代えてプラズマドーピングを用いたものである。第１比較例では、シリコン基板の表面に数１０ｎｍ程度の凹凸ができてしまい、半導体装置の形状が許容できないほどに変形するという問題が発生した。本願発明者らは、その理由について検討した結果、次のような知見を得るに至った。【００４６】
プラズマドーピングでは、不純物だけで構成されたプラズマを用いるのではなく、不純物を希釈ガスによって希釈したプラズマを用いる。しかも、不純物は希釈ガスによって５質量％以下にまで大幅に希釈されることが多い。そのため、プラズマドーピングには、不純物と同時に不純物よりも大量の希釈物が注入されてしまうという特徴がある。希釈ガス（希釈物）としては、希ガスや水素が用いられており、希ガスの中ではヘリウムが用いられている。【００４７】
図７〜９は、原料ガスとしてＨｅで希釈したＢ2 Ｈ6 を用いてシリコン基板に対してプラズマドーピングを行った後の不純物（ボロン）、水素、ヘリウムのそれぞれの注入量（濃度）を示す図である。図７〜９に示すように、プラズマドーピング後の希釈物であるヘリウムや水素の注入量は、プラズマドーピング後の不純物（ボロン）の注入量の約５倍以上にも達している。【００４８】
図１０（ａ）は、プラズマドーピングを用いて不純物（ボロン）を導入したときの、希釈物（例えばヘリウムや水素）を大量に含んだシリコン基板表面部（不純物注入層）の断面模式図である。図１０（ａ）に示すように、シリコン基板１０１の表面部には、不純物であるボロン１５１と共に希釈物である水素１５２及びヘリウム１５３が導入されている。このように不純物以外の希釈物を多く含んだ状態にある不純物注入層に対して、レーザー加熱のようなミリ秒オーダーの急激な加熱を行うと、拡散係数の非常に大きい希釈物であるヘリウム１５３や水素１５２は沸騰したように急激にシリコン基板１０１の表面から外部に抜け出る。その結果、レーザー加熱後には凹凸がシリコン基板１０１表面に形成される。図１０（ｂ）は、レーザー加熱によるミリ秒オーダーの急激な加熱によって希釈物である水素１５２やヘリウム１５３が沸騰したように蒸発し、その結果、シリコン基板１０１表面に凹凸が形成されたことを示す断面模式図である。尚、非特許文献２に開示されている方法のようにイオン注入を用いた場合には、ヘリウムや水素は基本的に注入されないので、図１０（ｂ）に示すような現象は起こらない。【００４９】
図１１（ａ）〜（ｄ）は、第１比較例に係る半導体装置の製造方法、具体的には、原料ガスとしてＨｅで希釈したＢ2 Ｈ6 を用いてプラズマドーピングを行った後、ＬＳＡによりミリ秒オーダーの急激な加熱を行い、その後、ｓｐｉｋｅ ＲＴＡ を用いて不純物の活性化を行う方法の各工程を示す断面図であり、図１１（ｅ）〜（ｈ）は図１１（ａ）〜（ｄ）におけるエクステンション形成領域（ソース・ドレイン形成領域を含む）のうち基板表面から１００ｎｍの深さまでの領域を拡大した図である。【００５０】
まず、図１１（ａ）及び図１１（ｅ）に示すように、例えばシリコン結晶の状態にある厚さ８００μｍの支持基板１０１を準備する。その後、当該支持基板１０１に素子分離溝（図示省略）をパターニング形成して、Ｎ型ＭＩＳＦＥＴのソース・ドレイン領域及びエクステンション領域が形成される活性領域１０２を形成する。【００５１】
次に、図１１（ｂ）及び図１１（ｆ）に示すように、支持基板１０１におけるエクステンション形成領域に対して、Ｈｅで希釈したＢ2 Ｈ6 を用いてプラズマドーピングを行い、ｐ型の不純物であるボロンをドーピングして不純物注入層１０３を形成する。このとき、不純物であるボロン１５１が支持基板１０１に注入されると同時に、希釈物である水素１５２及びヘリウム１５３も支持基板１０１に注入される。また、不純物注入と同時に支持基板１０１の表面にはアモルファス層１０４が形成される。【００５２】
次に、図１１（ｃ）及び図１１（ｇ）に示すように、不純物注入層１０３に対してＬＳＡ等のミリ秒オーダーの急激な加熱処理を行い、これにより、不純物注入層１０３の不純物（ボロン１５１）を電気的に活性化させ、例えばエクステンション領域となる不純物拡散層１０５を形成する。このとき、ボロン、ヒ素、リン等の不純物領域を形成する不純物の拡散係数と比べて、プラズマドーピングでの希釈物である水素やヘリウムの拡散係数が桁違いに大きいことに起因して次のような問題が生じる。すなわち、ボロン１５１と共に水素１５２やヘリウム１５３が注入された状態にある不純物注入層１０３に対して、レーザー加熱のようなミリ秒オーダーの急激な加熱を行うと、ボロンが電気的に活性化されると同時に、拡散係数の大きい水素１５２及びヘリウム１５３がシリコン基板１０１から急激に離脱する。これにより、図１１（ｃ）及び図１１（ｇ）に示すように、シリコン基板１０１表面には凹凸が生じる。【００５３】
次に、ＬＳＡによるミリ秒オーダーの加熱後にも残存している電気的に活性化していないボロン１５１を電気的に活性化させるため、図１１（ｄ）及び図１１（ｈ）に示すように、不純物拡散層１０５に対して、ｓｐｉｋｅ ＲＴＡ を用いた加熱処理を行う。このとき、ヘリウムや水素はすでにシリコン基板１０１から離脱しているので、ｓｐｉｋｅ ＲＴＡ によってシリコン基板１０１表面に新たに凹凸が形成されることはない。【００５４】
図１２は、第１比較例においてプラズマドーピング後に予備加熱を行わずにレーザー加熱による不純物の電気的な活性化を行った場合に得られたシリコン基板表面部の断面ＴＥＭ像である。図１２に示すように、第１比較例においては、レーザー加熱後のシリコン基板表面に凹凸が発生した。これは、水素やヘリウムが急激にシリコン基板の外側に拡散したことに起因するものである。【００５５】
以上に説明したように、第１比較例において、非特許文献２に開示された、ＬＳＡによるミリ秒オーダーの加熱の後にｓｐｉｋｅ ＲＴＡ を用いて不純物を電気的に活性化する方法を、プラズマドーピングを用いて不純物を導入したシリコン基板に適用した場合には、希釈物が急激に基板の外側に拡散することが原因となってシリコン基板表面に凹凸が発生するという問題が生じる。すなわち、プラズマドーピング後に予備加熱を行わずにレーザー加熱による不純物の電気的な活性化を行う場合には、エクステンション領域となる浅い不純物領域を形成すること、及びその不純物領域のシート抵抗を低くすることはある程度可能となるものの、基板表面に凹凸が発生してしまい、所望の半導体装置特性を得ることができないので、本発明の効果を得ることはできない。【００５６】
以下、凹凸が生じた基板表面を持つデバイスに起きる不具合について説明する。【００５７】
素子の微細化は、電子の走行距離の減少や充放電容量の減少をもたらすので、高集積化のみならず、回路の高速動作にとっても必須である。従って、技術とコストの許す限り、素子の微細化が追求される。ところで、現状、大規模ＬＳＩの大部分においては、トランジスタとしてシリコン基板に形成されたＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor） が用いられているので、以下、ＭＯＳＦＥＴの微細化に対象を絞って前記不具合について説明する。【００５８】
図１３（ａ）はＭＯＳＦＥＴの断面構造の一例を示している。図１３（ａ）に示すように、シリコン基板２０１の上にはゲート絶縁膜２０７を介してゲート電極２０２が形成されている。ゲート電極２０２の側面には絶縁性サイドウォールスペーサ２０３が形成されている。ゲート電極２０２の側面の下側に位置する部分のシリコン基板２０１にはエクステンション領域２０４が形成されており、エクステンション領域２０４の下側にはさらにパンチスルーストッパ２０５が形成されている。また、ゲート電極２０２の両側に位置する部分のシリコン基板２０１には、エクステンション領域２０４及びパンチスルーストッパ２０５と隣り合うようにソース・ドレイン領域２０６が形成されている。【００５９】
図１３（ａ）に示すＭＯＳＦＥＴにおいては、ゲート電圧によってゲート電極２０２の直下に位置する部分のシリコン基板２０１表面の電位を変化させ、この電位が変化した基板表面部分（つまりチャネル）を経由してソース・ドレイン領域２０６の一方（ソース領域）から他方（ドレイン領域）へ流れるキャリア流（Ｎ型ＭＯＳＦＥＴの場合は電子流、Ｐ型ＭＯＳＦＥＴの場合は正孔流）をオン・オフする。ここで、オンのときはチャネルの電気抵抗を限りなく０に近くし、オフのときはキャリア流を完全に遮断することが理想である。【００６０】
図１３（ｂ）及び（ｃ）は、ゲート長を短くしたＭＯＳＦＥＴにおけるオフ状態及びオン状態のそれぞれの様子を模式的に示す断面図である。尚、図１３（ｂ）及び（ｃ）において、図１３（ａ）に示すＭＯＳＦＥＴと同一の構成要素には同一の符号を付すことにより、説明を省略する。【００６１】
図１３（ｂ）に示すように、オフ状態においてゲート長を短くしていくと、ソース側のエクステンション領域２０４がドレイン側のエクステンション領域２０４近傍の空間電荷領域２１０、つまりドレイン電圧の影響を受けて電位が高くなっている領域に接するようになる。このとき、ゲート電極２０２から離れた基板の深い部分の電位は、ゲート電圧を下げてもドレイン電圧の影響を受けて高いままである。従って、ＭＯＳＦＥＴをオフにしようとしてゲート電圧を０Ｖにしても、この基板における電位の高い部分を通って漏れ電流２１１が流れてしまう。これが短チャネル効果と呼ばれる現象であり、ＭＯＳＦＥＴを微細化するうえで常に問題となってきた現象である。短チャネル効果を抑制しながらＭＯＳＦＥＴを微細化するに際して、基本的にスケーリング法に沿って微細化がなされてきた。スケーリング法では、単にゲート長などの平面方向の寸法を縮小するだけではなく、深さ方向の寸法も同じ比率で縮小し、それによって、基板の深い部分を流れる漏れ電流をカットして短チャネル効果を防止する。【００６２】
一方、図１３（ｃ）に示すように、オン状態においてゲート長を短くしていくと、チャネルの抵抗が減少するという好ましい効果が生じるものの、エクステンション領域２０４の抵抗が高くなると、せっかくゲート長を短くした効果がなくなるので、短チャネル化と同時にエクステンション領域２０４の低抵抗化が必要となる。【００６３】
まとめると、ＭＯＳＦＥＴの微細化における成功の条件は、オフ時の短チャネル効果の抑制及びオン時の抵抗の低減である。これを解決するためには、エクステンション領域を薄く且つ低抵抗に作製する技術が必須である。【００６４】
ところが、エクステンション領域を薄く且つ低抵抗に作製するために、プラズマドーピングを用いてボロン、砒素又はリンなどの不純物を基板中に導入し、その後、レーザー加熱により注入不純物を電気的に活性化させた場合、以下のようなデバイスの不具合が発生する。すなわち、レーザー加熱により注入不純物を活性化する工程で基板表面に凹凸が発生する位置（正確には凹部が発生する位置）は、プラズマドーピングによって基板中に導入される水素やヘリウムの量の基板面内ばらつきと、レーザー照射時の出力の基板面内ばらつきとの組合せによって決まると推測される。すなわち、水素やヘリウムの注入量が比較的多い位置と、レーザー出力が比較的大きい位置とが重なった位置において凹部が発生すると考えられる。【００６５】
図１４（ａ）は、凹部がゲート電極の近くに生じたＭＯＳＦＥＴにおけるオン状態の様子を模式的に示す断面図であり、図１４（ｂ）は、凹部がゲート電極から離れた箇所に生じたＭＯＳＦＥＴにおけるオン状態の様子を模式的に示す断面図である。尚、図１４（ａ）及び（ｂ）において、図１３（ａ）に示すＭＯＳＦＥＴと同一の構成要素には同一の符号を付すことにより、説明を省略する。【００６６】
図１４（ａ）に示すように、凹部がゲート電極２０２の近くに位置する部分のエクステンション領域２０４に発生した場合、ＭＯＳＦＥＴのオン状態においてエクステンション領域２０４のうち最も電流の流れる流路が細くなっている部分に凹部が形成されることになるので、電流は極めて流れ難くなる。すなわち、ソース領域とドレイン領域との間の電気抵抗は極端に大きくなってしまう。【００６７】
一方、図１４（ｂ）に示すように、凹部がゲート電極２０２から離れた箇所のエクステンション領域２０４に発生した場合、ＭＯＳＦＥＴのオン状態においてエクステンション領域２０４のうち電流の流路が比較的太く確保されている部分に凹部が形成されることになるので、凹部がゲート電極２０２の近くに発生した場合と比べると、電流の流れが妨げられる程度は小さい。すなわち、この場合には、凹部がゲート電極２０２の近くに発生した場合と比べると、ソース領域とドレイン領域との間の電気抵抗が大きくなる程度は小さい。【００６８】
ところで、凹部が発生する位置は、その発生メカニズムからも明らかなように、発生する位置を制御することができず、レーザーを照射した領域の中でどこに発生するか分からない。従って、それぞれのＭＯＳＦＥＴにおいて、凹部が形成される位置によってソース領域とドレイン領域との間の電気抵抗が大きく異なることになり、トランジスタ性能にばらつきが生じてしまうという不具合が生じるのである。【００６９】
以上のように、基板表面に凹凸が発生することは、所望の半導体装置特性を得る上で、大きな問題となる。【００７０】
（第２比較例）
第２比較例は、非特許文献３に開示されている半導体装置の製造方法、具体的には、プラズマドーピングを用いてシリコン基板に不純物を注入した後、アモルファス層に結晶回復が生じるような加熱処理（例えばＲＴＡ）を行い、その後にミリ秒オーダーのレーザー加熱による不純物の電気的な活性化を行うものである。第２比較例では、レーザー加熱の前に行う加熱処理時に、プラズマドーピングにより形成されたアモルファス層に結晶回復が生じる結果、例えばＬＳＡ等のレーザー加熱による不純物の活性化効率が下がるという問題が発生した。【００７１】
図１５（ａ）〜（ｄ）は、第２比較例に係る半導体装置の製造方法の各工程を示す断面図であり、図１５（ｅ）〜（ｈ）は図１５（ａ）〜（ｄ）におけるエクステンション形成領域（ソース・ドレイン形成領域を含む）のうち基板表面から１００ｎｍの深さまでの領域を拡大した図である。【００７２】
まず、図１５（ａ）及び図１５（ｅ）に示すように、例えばシリコン結晶の状態にある厚さ８００μｍの支持基板３０１を準備する。その後、当該支持基板３０１に素子分離溝（図示省略）をパターニング形成して、Ｎ型ＭＩＳＦＥＴのソース・ドレイン領域及びエクステンション領域が形成される活性領域３０２を形成する。【００７３】
次に、図１５（ｂ）及び図１５（ｆ）に示すように、支持基板３０１におけるエクステンション形成領域に対して、Ｈｅで希釈したＢ2 Ｈ6 を用いてプラズマドーピングを行い、ｐ型の不純物であるボロンをドーピングして不純物注入層３０３を形成する。このとき、不純物であるボロン３５１が支持基板３０１に注入されると同時に、希釈物である水素３５２及びヘリウム３５３も支持基板３０１に注入される。また、不純物注入と同時に支持基板３０１の表面にはアモルファス層３０４が形成される。【００７４】
次に、図１５（ｃ）及び図１５（ｇ）に示すように、アモルファス層３０４に結晶回復が生じてアモルファス層３０４が消失するように、支持基板３０１に対して、３００℃で５分間の加熱処理を行う。このとき、不純物であるボロン３５１はその拡散係数が低いため、ほとんど拡散しないが、希釈物である水素３５２やヘリウム３５３はそれらの拡散係数が高いため、支持基板３０１の外側へゆっくり拡散する。【００７５】
次に、図１５（ｄ）及び図１５（ｉ）に示すように、不純物注入層３０３に対してレーザー加熱、例えばＬＳＡ等のミリ秒オーダーの急激な加熱処理を行い、これにより、不純物注入層３０３の不純物（ボロン３５１）を電気的に活性化させ、例えばエクステンション領域となる不純物拡散層３０５を形成する。このとき、支持基板３０１中において希釈物である水素３５２やヘリウム３５３は既に少なくなっているため、基板表面に凹凸が生じることはない。但し、図１５（ｃ）及び図１５（ｇ）に示す加熱処理により、アモルファス層３０４に結晶回復が生じてアモルファス層３０４は消失している。【００７６】
図１６（ａ）は、光波長に対するアモルファスシリコン結晶（ａ−Ｓｉ）及び結晶質シリコン（ｃ−Ｓｉ）のそれぞれの光吸収係数を示した図であり、図１６（ｂ）は、ｃ−Ｓｉの光吸収係数に対するａ−Ｓｉの光吸収係数の比を示した図である。ここで、図１６（ａ）において、光波長に対するレーザー加熱（ＬＡ）及びＲＴＡのそれぞれの強度を合わせて示している。図１６（ａ）及び（ｂ）に示すように、ＬＡの光波長である５３５ｎｍ付近でａ−Ｓｉの光吸収係数とｃ−Ｓｉの光吸収係数とを比較すると、ａ−Ｓｉの光吸収係数はｃ−Ｓｉの光吸収係数の約２０倍以上の値を持つ。【００７７】
すなわち、第２比較例のように、レーザー加熱の前に、不純物注入層３０３に形成されたアモルファス層３０４に結晶回復を生じさせてしまうと、レーザー加熱時の加熱効率が低下し、不純物の電気的な活性化効率が損なわれる。その結果、第２比較例においては、エクステンション領域等となる不純物拡散層３０５のシート抵抗値が、本発明や第１比較例１よりも高くなってしまう。従って、第２比較例によって本発明の効果を得ることはできない。
【産業上の利用可能性】
【００７８】
本発明は、半導体装置及びその製造方法に関し、特に、プラズマドーピングによって注入した不純物をレーザー加熱によって電気的に活性化することにより得られる半導体装置において所望の特性を得る上で非常に有用である。
【図１】
2009034699.tif 000003
【図２】
2009034699.tif 000004
【図３】
2009034699.tif 000005
【図４】
2009034699.tif 000006
【図５】
2009034699.tif 000007
【図７】
2009034699.tif 000008
【図８】
2009034699.tif 000009
【図９】
2009034699.tif 000010
【図１０】
2009034699.tif 000011
【図１１】
2009034699.tif 000012
【図１３】
2009034699.tif 000013
【図１４】
2009034699.tif 000014
【図１５】
2009034699.tif 000015
【図１６】
2009034699.tif 000016
【図６】
2009034699.tif 000017
【図１２】
2009034699.tif 000018
【手続補正書】
【提出日】平成21年1月30日(2009.1.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
不純物と希釈物とを混合したガスからなるプラズマに半導体を曝すことによって前記半導体中に前記不純物を注入するプラズマドーピング工程と、
前記半導体中に注入された前記不純物をレーザーを用いて電気的に活性化させるレーザー加熱工程とを備え、
前記プラズマドーピング工程の後、前記レーザー加熱工程の前に、前記半導体中における前記不純物の熱拡散係数と前記希釈物の熱拡散係数との差を利用して、前記半導体中において前記希釈物のドーズ量が前記不純物のドーズ量よりも小さくなるように、前記半導体を加熱する予備加熱工程をさらに備え、
前記プラズマドーピング工程は、前記半導体の表面にアモルファス層を形成する工程を含み、
前記予備加熱工程は、前記アモルファス層が残存する温度及び時間で行われることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記予備加熱工程は、前記半導体中において前記不純物が実質的に拡散しない温度及び時間で行われることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記半導体はシリコンであり、
前記予備加熱工程は、５０℃以上で且つ３００℃以下の温度で行われることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法において、
前記レーザー加熱工程の後に、前記半導体を加熱する他の加熱工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記他の加熱工程は、ｓｐｉｋｅ  ＲＴＡを用いて行われることを特徴とする半導体装置の製造方法。
【請求項６】
請求項４に記載の半導体装置の製造方法において、
前記他の加熱工程は、前記半導体を８００℃以上の温度で３０秒以下加熱する工程を含むことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１に記載の半導体装置の製造方法において、
前記レーザー加熱工程は、ＬＳＡを用いて行われることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１に記載の半導体装置の製造方法において、
前記レーザー加熱工程は、前記半導体を９００℃以上の温度で１０ミリ秒以下加熱する工程を含むことを特徴とする半導体装置の製造方法。
【請求項９】
請求項１に記載の半導体装置の製造方法において、
前記不純物は、ボロン、砒素又はリンであることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１〜９のいずれか１項に記載の半導体装置の製造方法において、
前記希釈物は水素であることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１〜９のいずれか１項に記載の半導体装置の製造方法において、
前記希釈物は希ガスであることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、
前記希釈物はヘリウムであることを特徴とする半導体装置の製造方法。
【請求項１３】
（削除）
【手続補正書】
【提出日】平成21年3月10日(2009.3.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
不純物と希釈物とを混合したガスからなるプラズマに半導体を曝すことによって前記半導体中に前記不純物を注入するプラズマドーピング工程と、
前記半導体中に注入された前記不純物をレーザーを用いて電気的に活性化させるレーザー加熱工程とを備え、
前記プラズマドーピング工程の後、前記レーザー加熱工程の前に、前記半導体中における前記不純物の熱拡散係数と前記希釈物の熱拡散係数との差を利用して、前記半導体中において前記希釈物のドーズ量が前記不純物のドーズ量よりも小さくなるように、前記半導体を加熱する予備加熱工程をさらに備え、
前記プラズマドーピング工程は、前記半導体の表面にアモルファス層を形成する工程を含み、
前記予備加熱工程は、前記アモルファス層が残存する温度及び時間で行われることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記予備加熱工程は、前記半導体中において前記不純物が実質的に拡散しない温度及び時間で行われることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記半導体はシリコンであり、
前記予備加熱工程は、５０℃以上で且つ３００℃以下の温度で行われることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法において、
前記レーザー加熱工程の後に、前記半導体を加熱する他の加熱工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記他の加熱工程は、ｓｐｉｋｅ ＲＴＡ を用いて行われることを特徴とする半導体装置の製造方法。
【請求項６】
請求項４に記載の半導体装置の製造方法において、
前記他の加熱工程は、前記半導体を８００℃以上の温度で３０秒以下加熱する工程を含むことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１に記載の半導体装置の製造方法において、
前記レーザー加熱工程は、ＬＳＡを用いて行われることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１に記載の半導体装置の製造方法において、
前記レーザー加熱工程は、前記半導体を９００℃以上の温度で１０ミリ秒以下加熱する工程を含むことを特徴とする半導体装置の製造方法。
【請求項９】
請求項１に記載の半導体装置の製造方法において、
前記不純物は、ボロン、砒素又はリンであることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１〜９のいずれか１項に記載の半導体装置の製造方法において、
前記希釈物は水素であることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１〜９のいずれか１項に記載の半導体装置の製造方法において、
前記希釈物は希ガスであることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、
前記希釈物はヘリウムであることを特徴とする半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、プラズマドーピングによって注入した不純物を活性化するための熱処理方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高集積化、高機能化及び高速化に伴って、益々半導体装置の微細化の要求が高まっている。特に、薄い不純物領域の形成は重要であり、不純物を浅く注入する方法に加え、注入後の不純物の活性化方法が注目されている。薄い不純物領域を形成するためには、不純物導入後の活性化熱処理をごく短時間、高温で実施することが望ましい。従来、不純物導入後の活性化熱処理にはｓｐｉｋｅ ＲＴＡ（rapid thermal annealing）が用いられており、現在も多くの半導体装置の製造に用いられている。しかし、ｓｐｉｋｅ ＲＴＡ を用いた活性化熱処理には、不純物の拡散が大きく、不純物領域が深く形成されてしまうという問題点がある。
【０００３】
不純物の拡散を抑制できる活性化熱処理方法として、不純物が導入された基板にレーザーを短時間照射することにより不純物の活性化を行うＬＳＡ（Ｌａｓｅｒ Ｓｐｉｋｅ Ａｎｎｅａｌ）が注目されている。しかし、ＬＳＡには、レーザーの制御性が悪く、レーザー出力のばらつきに起因して不純物の活性化率のばらつきが大きくなり、その結果、半導体装置の特性がばらついてしまうという問題点がある。
【０００４】
それに対して、熱負荷を緩和した条件でｓｐｉｋｅ ＲＴＡ を実施した後にＬＳＡを用いて不純物の活性化熱処理を行う方法が提案されている（非特許文献１）。この方法では、最初ｓｐｉｋｅ ＲＴＡ によって導入された不純物の一部分を活性化し、その後、ＬＳＡを行う。こうすることで、導入された不純物を十分に活性化しつつ浅い不純物領域を形成することが可能となる。しかし、この方法においても、導入された不純物のほとんどはＬＳＡにより活性化されるため、レーザー出力のばらつきに起因して不純物の活性化が不均一になり、その結果、不純物領域の特性が敏感に変化してしまうという問題を克服することはできなかった。
【０００５】
そこで、上記の問題を解決するため、まずＬＳＡを行い、その後にｓｐｉｋｅ ＲＴＡ を行う不純物の活性化方法が提案されている（非特許文献２）。具体的には、非特許文献２には、ボロン、砒素又はリン等の不純物をイオン注入を用いてシリコン基板中に注入した後、ＬＳＡを行い、その後、ｓｐｉｋｅ ＲＴＡ を行う手順によって、不純物を電気的に活性化する方法が開示されている。この方法によると、レーザー出力のばらつきに起因する不純物の活性化率の不均一性が改善され、所望の不純物領域の特性を得ることができる。従って、ＬＳＡの後にｓｐｉｋｅ ＲＴＡ を行う活性化熱処理方法は、プロセスウインドウが広い有望な半導体装置の製造方法として期待されている。
【非特許文献１】S.Severi 他、Optimization of Sub-Melt Laser Anneal:Performance and Reliability、IEDM Tech. Dig.、p.859、2006年
【非特許文献２】T.Yamamoto 他、Advantages of a New Scheme of Junction Profile Engineering with Laser Spike Annealing and Its Integration into a 45-nm Node High Performance CMOS Technology、2007 Symposium on VLSI Technology Digest of Technical Papers、p.122
【非特許文献３】Sungkweon Beak 他、Characteristics of Low-Tempaerature Preannealing Effects on Laser-Annealed P+/N and N+/P Ultra-Shallow Junctions、Extended Abstracts of the Fourth International Workshop on Junction Tecnology、p.54-57 、2004年
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、今後の微細化の進展においては、非特許文献２の方法により得られる不純物領域よりもさらに薄く且つ低抵抗の不純物領域の形成が不可欠である。
【０００７】
前記に鑑み、本発明は、より薄く且つ低抵抗の不純物領域を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するために、本発明に係る半導体装置の製造方法は、不純物と希釈物とを混合したガスからなるプラズマに半導体を曝すことによって前記半導体中に前記不純物を注入するプラズマドーピング工程と、前記半導体中に注入された前記不純物をレーザーを用いて電気的に活性化させるレーザー加熱工程とを備え、前記プラズマドーピング工程の後、前記レーザー加熱工程の前に、前記半導体中における前記不純物の熱拡散係数と前記希釈物の熱拡散係数との差を利用して、前記半導体中において前記希釈物のドーズ量が前記不純物のドーズ量よりも小さくなるように、前記半導体を加熱する予備加熱工程をさらに備えている。
【０００９】
本発明の半導体装置の製造方法によると、不純物を活性化させるレーザー加熱の前に、プラズマ生成用ガスに含まれていた希釈物を半導体の外部へ放出する予備加熱を行うため、レーザー加熱つまりミリ秒オーダーの急激な加熱の際に当該希釈物が半導体中から急激に離脱して半導体表面に数１０ｎｍ程度の凹凸が形成される事態を阻止できる。また、不純物注入にプラズマドーピングを用いるため、イオン注入と比べて、不純物の注入深さをより浅くすることができる。さらに、プラズマドーピングによって半導体表面つまり不純物導入層をアモルファス化することにより不純物導入層の光吸収率を高く保ったまま、レーザー加熱による不純物の電気的な活性化を行うことが可能となるため、不純物の好ましくない拡散を抑制しつつ、導入された不純物を効率的に活性化することができる。
【００１０】
従って、本発明の半導体装置の製造方法によると、半導体表面の凹凸に起因する半導体装置の特性劣化を予備加熱によって防止しつつ、プラズマドーピングとレーザー加熱とを組み合わせることによって、より薄く且つ低抵抗の不純物領域を形成することができる。すなわち、平坦な半導体表面と極浅接合とを有する半導体装置を実現することができる。
【００１１】
尚、本発明の半導体装置の製造方法において、前記予備加熱工程は、前記半導体中において前記不純物が実質的に拡散しない温度及び時間で行われること、及び／又は、前記プラズマドーピング工程は、前記半導体の表面にアモルファス層を形成する工程を含み、且つ前記予備加熱工程は、前記アモルファス層が残存する温度及び時間で行われることが好ましい。
【００１２】
すなわち、本発明の予備加熱工程は、ボロン、リン又は砒素等の不純物をほとんど拡散せずに、また、プラズマドーピングによって形成されたアモルファス層の大部分において結晶回復を生じさせずに、ヘリウムや水素等の希釈物（プラズマ生成用ガスの希釈物）だけを半導体から取り除くことができる温度及び時間を用いて実施されることが好ましい。このようにすると、レーザー加熱として、例えばＬＳＡのようなミリ秒オーダーの急激な加熱（具体的には９００℃以上の温度での１０ミリ秒以下の加熱）を行ったとしても、例えばシリコン基板等の半導体表面に凹凸が発生することを確実に阻止することができる。尚、本発明の予備加熱工程を３００℃以下の温度（但し室温より十分に高い５０℃以上の温度）で実施した場合には、前述の効果を確実に得ることができる。
【００１３】
また、本発明の半導体装置の製造方法において、前記レーザー加熱工程の後に、前記半導体を加熱する他の加熱工程、具体的には、ｓｐｉｋｅ ＲＴＡ を用いて前記半導体を８００℃以上の温度で３０秒以下加熱する工程をさらに備えていることが好ましい。このようにすると、レーザー加熱時に電気的に活性化しなかった不純物を活性化させることが可能となるので、レーザーの出力ばらつきに関わらず、優れた半導体装置を安定して製造することができる。また、プラズマドーピングによって形成されたアモルファス層の大部分においては、例えばＬＳＡ等のミリ秒オーダーのレーザー加熱により結晶回復が生じるものの、レーザー加熱終了時点で厚さ数ｎｍ程度の部分において結晶回復が生じない場合がある。この場合、レーザー加熱に引き続いてｓｐｉｋｅ ＲＴＡ を追加実施することによって、半導体を完全に結晶回復させることが可能となる。
【００１４】
また、本発明の半導体装置の製造方法において、半導体に導入する不純物は、例えばボロン、砒素又はリン等である。
【００１５】
また、本発明の半導体装置の製造方法において、プラズマドーピングに用いられるプラズマを生成するための原料ガスに含まれる希釈物は、例えば水素又は希ガスであり、希ガスの中ではヘリウムが最も望ましい。
【発明の効果】
【００１６】
本発明によると、プラズマドーピングにより導入された不純物の拡散を抑制しつつ、不純物を十分に活性化することができるので。シート抵抗が低く且つ極浅接合を有する不純物領域を形成することができる。また、プラズマドーピングとレーザー加熱とを組み合わせることに起因して、不純物領域が形成される半導体の表面に凹凸が生じることを防止することができる。言い換えると、半導体表面を平坦に保つことができる。これらの優れた効果によって、本発明は半導体装置の微細化を確実に実現することができる。
【発明を実施するための最良の形態】
【００１７】
（実施形態）
以下、本発明の一実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
【００１８】
図１（ａ）〜（ｅ）は本実施形態に係る半導体装置の製造方法の各工程を示す断面図であり、図１（ｆ）〜（ｊ）は図１（ａ）〜（ｅ）におけるエクステンション形成領域（ソース・ドレイン形成領域を含む）のうち基板表面から１００ｎｍの深さまでの領域を拡大した図である。
【００１９】
まず、図１（ａ）及び図１（ｆ）に示すように、例えばシリコンからなる厚さ８００μｍの支持基板１１を準備する。その後、当該支持基板１１に素子分離溝（図示省略）をパターニング形成して、例えばＮ型ＭＩＳＦＥＴ（metal-insulator-semiconductor field-effect transistor）のソース・ドレイン領域及びエクステンション領域が形成される活性領域１２を形成する。
【００２０】
次に、図１（ｂ）及び図１（ｇ）に示すように、支持基板１１におけるエクステンション形成領域に対してプラズマドーピングを行い、例えばｐ型の不純物をドーピングして不純物注入層１３を形成する。ここで、プラズマドーピング条件は、例えば、原料ガスがＨｅ（ヘリウム）で希釈したＢ2 Ｈ6 （ジボラン）であり、原料ガス中でのＢ2 Ｈ6 濃度が１．０質量％であり、原料ガスの総流量が２００ｃｍ3 ／分（標準状態）であり、チャンバー内圧力が１．０Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が１０００Ｗであり、バイアス電圧（Ｖｐｐ）が３００Ｖであり、基板温度が２０℃であり、プラズマドーピング時間が６０秒である。このとき、不純物であるボロン５１が支持基板１１に注入されると同時に、希釈物である水素５２及びヘリウム５３も支持基板１１に注入される。また、不純物注入と同時に支持基板１１の表面にはアモルファス層１４が形成される。尚、本実施形態では、不純物注入層１３（ボロン５１の濃度が例えば５×１０18ｃｍ-3以上の領域）の内部にアモルファス層１４が形成されるように、プラズマドーピング条件を調節する。
【００２１】
次に、図１（ｃ）及び図１（ｈ）に示すように、支持基板１１中における不純物であるボロン５１の熱拡散係数と希釈物である水素５２及びヘリウム５３の熱拡散係数との差を利用して、支持基板１１（つまり不純物注入層１３）中において希釈物である水素５２及びヘリウム５３のドーズ量の合計が不純物であるボロン５１のドーズ量よりも小さくなるように、支持基板１１に対して加熱処理（以下、予備加熱と称する）を行う。予備加熱条件としては、支持基板１１中においてボロン５１が実質的に拡散せずに水素５２及びヘリウム５３が支持基板１１中からゆっくりと抜けていく時間及び温度を選択する。尚、本発明において、「実質的に拡散しない」とは「拡散距離が１ｎｍ以下である」ことを意味する。図２は、不純物としてのＢ、Ａｓ、Ｐがシリコン中で１ｎｍ拡散する加熱時間及び加熱温度を示している。すなわち、図２における各不純物のグラフの左側の加熱条件が「各不純物が実質的に拡散しない加熱条件」である。また、本実施形態では、プラズマドーピングによって生成されたアモルファス層１４において結晶回復が生じないように、言い換えると、アモルファス層１４が残存するように、予備加熱条件を調節する。具体的には、本実施形態のようにアモルファス層１４がシリコンからなる場合、加熱温度を３００℃以下にすることが好ましい。但し、加熱時間の増大に起因するスループットの低下を防止しつつ、水素５２及びヘリウム５３を支持基板１１から除去するためには、加熱温度を室温よりも十分に高い５０℃以上に設定することが好ましい。
【００２２】
次に、図１（ｄ）及び図１（ｉ）に示すように、不純物注入層１３に対してレーザー加熱、例えばＬＳＡ等のミリ秒オーダーの急激な加熱処理を行い、これにより、不純物注入層１３の不純物（ボロン５１）を電気的に活性化させ、例えばエクステンション領域となる不純物拡散層１５を形成する。このとき、ミリ秒オーダーの急激な加熱（具体的には９００℃以上の温度での１０ミリ秒以下の加熱）においてアモルファス層１４に効率よくレーザー光を吸収させてボロン５１を電気的に活性化させることができる。また、同時に、支持基盤１１中に残留していた水素５２及びヘリウム５３を支持基盤１１から脱離させることができる。さらに、レーザー加熱後においては、プラズマドーピングにより形成されたアモルファス層１４は数ｎｍ程度の厚さ分を残して消失する。すなわち、アモルファス層１４の大部分は結晶質状態に戻る。
【００２３】
次に、図１（ｅ）及び図１（ｊ）に示すように、不純物拡散層１５に対してさらなる加熱処理を行う。本実施形態においては、例えばｓｐｉｋｅ ＲＴＡ を用いて支持基盤１１を８００℃以上の温度で３０秒以下加熱する。これにより、不純物拡散層１５における不純物（ボロン５１）の電気的な活性化を十分に行うことができる。また、このとき、図１（ｄ）及び図１（ｉ）に示すレーザー加熱処理によって結晶回復が生じなかったアモルファス層１４の残りを完全に結晶質状態に戻すことができる。
【００２４】
本実施形態の特徴は、プラズマドーピングを用いて不純物注入層１３を形成した後、レーザー加熱により注入不純物であるボロン５１を電気的に活性化させる前に、比較的低温度で予備加熱を行うことである。これにより、プラズマドーピングによって不純物（つまりボロン５１）と同時に支持基板１１に注入された希釈物（つまり水素５２及びヘリウム５３）をゆっくりと支持基板１１の外側まで拡散させることができる。このため、レーザー加熱の開始直前において、不純物注入層１３に残留している水素５２やヘリウム５３を少なくすることができる。従って、ミリ秒オーダーの急激な加熱であるレーザー加熱による不純物（つまりボロン５１）の電気的な活性化を行っても、大量の希釈物（つまり水素５２及びヘリウム５３）が支持基板１１から急激に離脱すること、さらには、それにより支持基板１１表面に数１０ｎｍ程度の凹凸が形成されることを防止することができるため、所望のトランジスタ特性を得ることができる。
【００２５】
また、本実施形態によると、不純物注入にプラズマドーピングを用いるため、イオン注入と比べて、不純物の注入深さをより浅くすることができる。さらに、プラズマドーピングによって支持基板１１表面つまり不純物導入層１３をアモルファス化することにより不純物導入層１３の光吸収率を高く保ったまま、レーザー加熱による不純物の電気的な活性化を行うことが可能となるため、不純物（つまりボロン５１）の好ましくない拡散を抑制しつつ、導入された不純物を効率的に活性化することができる。
【００２６】
従って、本実施形態によると、支持基板１１表面の凹凸に起因する半導体装置の特性劣化を予備加熱によって防止しつつ、プラズマドーピングとレーザー加熱とを組み合わせることによって、より薄く且つ低抵抗の不純物拡散層１５を形成することができる。すなわち、平坦な半導体表面と極浅接合とを有する半導体装置を実現することができる。
【００２７】
尚、本実施形態において、Ｎ型ＭＩＳＦＥＴのエクステンション領域としてのｐ型の不純物領域の形成を例として説明したが、これに代えて、Ｎ型ＭＩＳＦＥＴのソース・ドレイン領域としてのｎ型の不純物領域の形成、Ｐ型ＭＩＳＦＥＴのエクステンション領域としてのｎ型の不純物領域の形成、Ｐ型ＭＩＳＦＥＴのソース・ドレイン領域としてのｐ型の不純物領域の形成を対象としても良いことは言うまでもない。
【００２８】
また、本実施形態において、プラズマドーピングの原料ガスとして、Ｈｅで希釈したＢ2 Ｈ6 を用いたが、原料ガスは、エクステンション領域等の不純物領域に注入される不純物を含むガスであれば、特に限定されるものではない。例えば、Ｂ2 Ｈ6 に代えて、ボロン原子を含む他の分子（例えばＢＦ3 ）、若しくはボロン原子と水素原子とからなる他の分子を用いてもよいし、又はＡｓＨ4 若しくはＰＨ3 等を用いてもよい。また、希釈ガスとして、ヘリウム以外の希ガスを用いてもよい。但し、本実施形態のように、プラズマドーピングの原料ガスとして、Ｈｅで希釈したＢ2 Ｈ6 を用いる場合、原料ガス中のＢ2 Ｈ6 の質量濃度は０．０１％以上で且つ１％以下であることが好ましい。このようにすると、シリコン等の半導体中にボロンを導入し易くなる。逆に、Ｂ2 Ｈ6 ガス濃度が０．０１％以下であると、十分な量のボロンが半導体中に導入されにくくなり、Ｂ2 Ｈ6 ガス濃度が１％以上になると、半導体表面にボロンを含む堆積物が付着して好ましくないデポジションが生成され易くなる。
【００２９】
以下、本発明のメカニズム、具体的には、不純物注入層からの希釈物の急激な離脱に起因して半導体表面に凹凸が形成されることを防止するメカニズムについて、図面を参照しながら説明する。
【００３０】
［本発明のメカニズム］
前述のように、支持基板１１におけるエクステンション形成領域に対してプラズマドーピングによりｐ型の不純物をドーピングすると、不純物であるボロン５１と共に希釈物である水素５２及びヘリウム５３が注入された不純物注入層１３が形成されると同時に、アモルファス層１４が形成される（図１（ｂ）及び図１（ｇ）参照）。このとき、不純物注入層１３において、希釈物である水素５２やヘリウム５３の注入量（ドーズ量）は、不純物であるボロン５１の注入量（ドーズ量）の約４倍程度にも達する。
【００３１】
従って、このような状態のまま、不純物注入層１３における不純物つまりボロン５１を電気的に活性化するために、レーザー加熱つまりミリ秒オーダーの急激な加熱を行うと、次のような問題が生じる。すなわち、図３に示すように、不純物であるボロン（Ｂ）、リン（Ｐ）、砒素（Ａｓ）などの拡散係数と比べて、希釈物である水素（Ｈ）やヘリウム（Ｈｅ）の拡散係数が非常に大きいため、水素５２やヘリウム５３が沸騰したように不純物注入層１３中から蒸発し、支持基板１１から離脱する。このとき、水素５２やヘリウム５３は周りにあるシリコンを押しのけるように支持基板１１から離脱するため、支持基板１１表面つまりシリコン基板表面に凹凸が発生する。この現象は、特に、拡散係数が不純物と比べて大幅に高い原子（例えば水素やヘリウム等）又はそのイオンが不純物注入層１３に大量に注入されている場合に顕著である。それに対して、例えばイオン注入などによりエクステンション領域となる不純物注入層を形成した場合には、水素やヘリウムなどの拡散係数が大きい注入種が不純物注入層に同時に注入されてしまうことがないので、この現象は発生しない。
【００３２】
尚、レーザー加熱の際に、注入された不純物であるボロン、リン又は砒素などのごく一部も基板表面（シリコン基板表面）から離脱するが、不純物を電気的に活性化させるための加熱条件（ミリ秒オーダーの加熱時間や加熱温度等）を不純物の拡散が最小となるように設定するため、不純物のシリコン基板表面からの離脱はごく僅かであり、これにより、シリコン基板表面にデバイスの特性に影響を与えるような凹凸が発生することはない。
【００３３】
一方、本実施形態で説明したように、不純物注入層１３の不純物（ボロン５１）を電気的に活性化するレーザー加熱の前に、比較的低温度の予備加熱を行うと、不純物（ボロン５１）と比べて拡散係数が桁違いに大きい希釈物である水素５２やヘリウム５３はゆっくりと支持基板１１表面から離脱する。このとき、支持基板１１中において水素５２やヘリウム５３は周りにあるシリコンの間を通るように離脱するため、支持基板１１表面に凹凸は発生しない。また、支持基板１１中に注入されている不純物は拡散係数が小さいため、比較的低温度の予備加熱によって支持基板１１表面から離脱することはない。このように、予備加熱を行うことによって、支持基板１１中に注入された不純物であるボロン５１については拡散させずにそのままの状態に保ちながら、希釈物である水素５２やヘリウム５３の注入量を大幅に減少させることができる。従って、予備加熱の後、不純物を電気的に活性化するためのレーザー加熱を行うと、不純物注入層１３に残留している水素５２やヘリウム５３が離脱するものの、予備加熱後に残留している水素５２やヘリウム５３の量は僅かであるため、デバイスの特性に影響を与えるような凹凸が支持基板１１表面に発生することはなく、所望のトランジスタ特性を得ることができる。
【００３４】
以下、プラズマドーピング後の予備加熱により、希釈物である水素やヘリウムの注入量を減少させ、その後、レーザー加熱により不純物を電気的に活性化する方法について、具体的な実施例を用いて説明する。
【００３５】
［実施例のプロセス条件］
一実施例においては、プラズマドーピングの原料ガスにＨｅ（ヘリウム）で希釈したＢ2 Ｈ6 （ジボラン）を用いてシリコン基板に不純物注入を行った後、予備加熱により希釈物である水素やヘリウムをシリコン基板から離脱させる。これにより、予備加熱後に不純物の電気的な活性化を行うためのレーザー加熱を行っても、シリコン基板表面を平坦に保ちながら極薄のボロン拡散層を得ることができる。
【００３６】
一実施例では、まず、シリコン基板に対してプラズマドーピングを行う。プラズマドーピング条件は、ソースパワーが１０００Ｗであり、バイアス電圧（Ｖｐｐ）が３００Ｖであり、Ｂ2 Ｈ6 ／Ｈｅ濃度比が１．０質量％／９９．０質量％であり、原料ガスの総流量が１００ｃｍ3 ／分（標準状態）であり、バイアス印加時間が６０秒間である。その後、シリコン基板に対して例えば３００℃の予備加熱を３分間行った。予備加熱後、レーザー加熱として、例えばＬＳＡによるミリ秒オーダーの加熱を行った。
【００３７】
［予備加熱前後の希釈物注入量の変化］
まず、本実施例の予備加熱前後の希釈物注入量の変化ついて図４（ａ）、（ｂ）及び図５を参照しながら説明する。図４（ａ）は、シリコン基板（半導体）中での水素の濃度を、プラズマドーピング（ＰＤ）を行った直後と、プラズマドーピング後に予備加熱を行った後とで比較して示したものである。図４（ａ）に示す結果から、プラズマドーピング後の水素のドーズ量は９．９×１０15ｃｍ-2であり、予備加熱後の水素のドーズ量は１．２×１０15ｃｍ-2であることが分かった。すなわち、予備加熱前後において希釈物である水素のドーズ量が大きく低下している。同様に、図４（ｂ）は、シリコン基板（半導体）中でのヘリウムの濃度を、プラズマドーピング（ＰＤ）を行った直後と、プラズマドーピング後に予備加熱を行った後とで比較して示したものである。図４（ｂ）に示す結果から、プラズマドーピング後のヘリウムのドーズ量は８．４×１０14ｃｍ-2であり、予備加熱後のヘリウムのドーズ量は４．２××１０12ｃｍ-2であることが分かった。すなわち、予備加熱前後において希釈物であるヘリウムのドーズ量が大きく低下している。
【００３８】
図５は、プラズマドーピング後の予備加熱前後における不純物（ボロン）及び希釈物（水素及びヘリウム）のそれぞれのドーズ量を表形式でわかりやすく示している。図５に示すように、希釈物である水素及びヘリウムのドーズ量の合計は、プラズマドーピング後（予備加熱前）が１．１×１０16ｃｍ-2であるのに対して、予備加熱後は１．２×１０15ｃｍ-2まで低下している。一方、不純物であるボロンのドーズ量は、プラズマドーピング後が２．０×１０15ｃｍ-2であり、予備加熱後も２．０×１０15ｃｍ-2であった。すなわち、ボロンのドーズ量は予備加熱前後で変化していない。
【００３９】
以上のように、本実施例によると、プラズマドーピング後（予備加熱前）においては、希釈物である水素及びヘリウムのドーズ量の合計が不純物であるボロンのドーズ量の５倍以上であったのに対して、予備加熱後においては、希釈物である水素及びヘリウムのドーズ量の合計を不純物であるボロンのドーズ量よりも小さくすることができる。
【００４０】
尚、このような効果を得るため、予備加熱の温度を３００℃に設定する場合、加熱時間を３分程度までに設定すべきである。それよりも加熱時間を長くしすぎると、予備加熱においてアモルファス層に結晶回復が生じてしまうからである。予備加熱の温度を３００℃よりも小さくする場合には、加熱時間を３分程度以上にしても、アモルファス層に結晶回復を生じさせることなく、前述の本発明の効果を得ることができる。具体的には、予備加熱の温度を２５０℃に設定する場合、加熱時間を２０分程度まで設定することができる。また、予備加熱の温度を５０℃に設定する場合、加熱時間を１０時間程度まで設定することができる。しかし、予備加熱の温度を５０℃よりも低くすると、水素やヘリウムを支持基板の外側へ十分に拡散させるために極端に長い時間を要することとなるので、生産性が極端に低下してしまうという問題が生じる。すなわち、予備加熱の温度を５０℃よりも低くすると、生産性を確保しながら、本発明の効果を得ることはできない。一方、予備加熱の温度を３００℃よりも大きくする場合には、加熱時間を３分よりも小さくしなければ、アモルファス層に結晶回復を生じさせることなく、本発明の効果を得ることはできない。
【００４１】
［レーザー加熱後のシリコン基板表面の凹凸］
次に、本実施例の予備加熱後にレーザー加熱（ミリ秒オーダーの加熱）を行った結果について説明する。本実施例では予備加熱後のレーザー加熱としてＬＳＡを使用した。図６は、本実施例においてプラズマドーピング後に予備加熱を行い、その後、ＬＳＡを用いてミリ秒オーダーの加熱を行った場合に得られたシリコン基板表面部の断面ＴＥＭ（Transmission Electron Microscope）像である。図６に示すように、本実施例においては、レーザー加熱後のシリコン基板表面は平坦である。また、プラズマドーピングにより形成されたアモルファス層も結晶回復により消失している。すなわち、プラズマドーピング後にレーザー加熱を用いて注入不純物の電気的な活性化を行う際には、本実施例のように、プラズマドーピングの後で且つレーザー加熱の前に予備加熱を行うことによって、プラズマドーピング時に不純物と同時にシリコン基板中に導入された希釈物である水素やヘリウムなどの注入量を低下させることができる。これは、レーザー加熱呉にも平坦なシリコン基板表面を維持しながら極浅の接合を得るために、言い換えると、所望の半導体装置特性を得るために、非常に有効である。尚、本実施例においては、図６に示すように、不純物拡散層として、厚さ５．６ｎｍの極薄のボロン拡散層を得ることができた。
【００４２】
尚、本実施例のようにレーザー加熱を用いて注入不純物を電気的に活性化した後、さらなる加熱処理、例えばｓｐｉｋｅ ＲＴＡ 等を用いて不純物を電気的に活性化させることが好ましい。このようにすると、シート抵抗がより低く且つ接合の浅いエクステンション領域等の不純物領域を安定して得ることができる。
【００４３】
（第１比較例）
第１比較例は、非特許文献２に開示されている半導体装置の製造方法、具体的には、イオン注入を用いてシリコン基板に不純物を注入した後、予備加熱を行うことなく、ＬＳＡを用いて不純物の活性化熱処理を行い、その後にｓｐｉｋｅ ＲＴＡ を行う方法において、イオン注入に代えてプラズマドーピングを用いたものである。第１比較例では、シリコン基板の表面に数１０ｎｍ程度の凹凸ができてしまい、半導体装置の形状が許容できないほどに変形するという問題が発生した。本願発明者らは、その理由について検討した結果、次のような知見を得るに至った。
【００４４】
プラズマドーピングでは、不純物だけで構成されたプラズマを用いるのではなく、不純物を希釈ガスによって希釈したプラズマを用いる。しかも、不純物は希釈ガスによって５質量％以下にまで大幅に希釈されることが多い。そのため、プラズマドーピングには、不純物と同時に不純物よりも大量の希釈物が注入されてしまうという特徴がある。希釈ガス（希釈物）としては、希ガスや水素が用いられており、希ガスの中ではヘリウムが用いられている。
【００４５】
図７〜９は、原料ガスとしてＨｅで希釈したＢ2 Ｈ6 を用いてシリコン基板に対してプラズマドーピングを行った後の不純物（ボロン）、水素、ヘリウムのそれぞれの注入量（濃度）を示す図である。図７〜９に示すように、プラズマドーピング後の希釈物であるヘリウムや水素の注入量は、プラズマドーピング後の不純物（ボロン）の注入量の約５倍以上にも達している。
【００４６】
図１０（ａ）は、プラズマドーピングを用いて不純物（ボロン）を導入したときの、希釈物（例えばヘリウムや水素）を大量に含んだシリコン基板表面部（不純物注入層）の断面模式図である。図１０（ａ）に示すように、シリコン基板１０１の表面部には、不純物であるボロン１５１と共に希釈物である水素１５２及びヘリウム１５３が導入されている。このように不純物以外の希釈物を多く含んだ状態にある不純物注入層に対して、レーザー加熱のようなミリ秒オーダーの急激な加熱を行うと、拡散係数の非常に大きい希釈物であるヘリウム１５３や水素１５２は沸騰したように急激にシリコン基板１０１の表面から外部に抜け出る。その結果、レーザー加熱後には凹凸がシリコン基板１０１表面に形成される。図１０（ｂ）は、レーザー加熱によるミリ秒オーダーの急激な加熱によって希釈物である水素１５２やヘリウム１５３が沸騰したように蒸発し、その結果、シリコン基板１０１表面に凹凸が形成されたことを示す断面模式図である。尚、非特許文献２に開示されている方法のようにイオン注入を用いた場合には、ヘリウムや水素は基本的に注入されないので、図１０（ｂ）に示すような現象は起こらない。
【００４７】
図１１（ａ）〜（ｄ）は、第１比較例に係る半導体装置の製造方法、具体的には、原料ガスとしてＨｅで希釈したＢ2 Ｈ6 を用いてプラズマドーピングを行った後、ＬＳＡによりミリ秒オーダーの急激な加熱を行い、その後、ｓｐｉｋｅ ＲＴＡ を用いて不純物の活性化を行う方法の各工程を示す断面図であり、図１１（ｅ）〜（ｈ）は図１１（ａ）〜（ｄ）におけるエクステンション形成領域（ソース・ドレイン形成領域を含む）のうち基板表面から１００ｎｍの深さまでの領域を拡大した図である。
【００４８】
まず、図１１（ａ）及び図１１（ｅ）に示すように、例えばシリコン結晶の状態にある厚さ８００μｍの支持基板１０１を準備する。その後、当該支持基板１０１に素子分離溝（図示省略）をパターニング形成して、Ｎ型ＭＩＳＦＥＴのソース・ドレイン領域及びエクステンション領域が形成される活性領域１０２を形成する。
【００４９】
次に、図１１（ｂ）及び図１１（ｆ）に示すように、支持基板１０１におけるエクステンション形成領域に対して、Ｈｅで希釈したＢ2 Ｈ6 を用いてプラズマドーピングを行い、ｐ型の不純物であるボロンをドーピングして不純物注入層１０３を形成する。このとき、不純物であるボロン１５１が支持基板１０１に注入されると同時に、希釈物である水素１５２及びヘリウム１５３も支持基板１０１に注入される。また、不純物注入と同時に支持基板１０１の表面にはアモルファス層１０４が形成される。
【００５０】
次に、図１１（ｃ）及び図１１（ｇ）に示すように、不純物注入層１０３に対してＬＳＡ等のミリ秒オーダーの急激な加熱処理を行い、これにより、不純物注入層１０３の不純物（ボロン１５１）を電気的に活性化させ、例えばエクステンション領域となる不純物拡散層１０５を形成する。このとき、ボロン、ヒ素、リン等の不純物領域を形成する不純物の拡散係数と比べて、プラズマドーピングでの希釈物である水素やヘリウムの拡散係数が桁違いに大きいことに起因して次のような問題が生じる。すなわち、ボロン１５１と共に水素１５２やヘリウム１５３が注入された状態にある不純物注入層１０３に対して、レーザー加熱のようなミリ秒オーダーの急激な加熱を行うと、ボロンが電気的に活性化されると同時に、拡散係数の大きい水素１５２及びヘリウム１５３がシリコン基板１０１から急激に離脱する。これにより、図１１（ｃ）及び図１１（ｇ）に示すように、シリコン基板１０１表面には凹凸が生じる。
【００５１】
次に、ＬＳＡによるミリ秒オーダーの加熱後にも残存している電気的に活性化していないボロン１５１を電気的に活性化させるため、図１１（ｄ）及び図１１（ｈ）に示すように、不純物拡散層１０５に対して、ｓｐｉｋｅ ＲＴＡ を用いた加熱処理を行う。このとき、ヘリウムや水素はすでにシリコン基板１０１から離脱しているので、ｓｐｉｋｅ ＲＴＡ によってシリコン基板１０１表面に新たに凹凸が形成されることはない。
【００５２】
図１２は、第１比較例においてプラズマドーピング後に予備加熱を行わずにレーザー加熱による不純物の電気的な活性化を行った場合に得られたシリコン基板表面部の断面ＴＥＭ像である。図１２に示すように、第１比較例においては、レーザー加熱後のシリコン基板表面に凹凸が発生した。これは、水素やヘリウムが急激にシリコン基板の外側に拡散したことに起因するものである。
【００５３】
以上に説明したように、第１比較例において、非特許文献２に開示された、ＬＳＡによるミリ秒オーダーの加熱の後にｓｐｉｋｅ ＲＴＡ を用いて不純物を電気的に活性化する方法を、プラズマドーピングを用いて不純物を導入したシリコン基板に適用した場合には、希釈物が急激に基板の外側に拡散することが原因となってシリコン基板表面に凹凸が発生するという問題が生じる。すなわち、プラズマドーピング後に予備加熱を行わずにレーザー加熱による不純物の電気的な活性化を行う場合には、エクステンション領域となる浅い不純物領域を形成すること、及びその不純物領域のシート抵抗を低くすることはある程度可能となるものの、基板表面に凹凸が発生してしまい、所望の半導体装置特性を得ることができないので、本発明の効果を得ることはできない。
【００５４】
以下、凹凸が生じた基板表面を持つデバイスに起きる不具合について説明する。
【００５５】
素子の微細化は、電子の走行距離の減少や充放電容量の減少をもたらすので、高集積化のみならず、回路の高速動作にとっても必須である。従って、技術とコストの許す限り、素子の微細化が追求される。ところで、現状、大規模ＬＳＩの大部分においては、トランジスタとしてシリコン基板に形成されたＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor） が用いられているので、以下、ＭＯＳＦＥＴの微細化に対象を絞って前記不具合について説明する。
【００５６】
図１３（ａ）はＭＯＳＦＥＴの断面構造の一例を示している。図１３（ａ）に示すように、シリコン基板２０１の上にはゲート絶縁膜２０７を介してゲート電極２０２が形成されている。ゲート電極２０２の側面には絶縁性サイドウォールスペーサ２０３が形成されている。ゲート電極２０２の側面の下側に位置する部分のシリコン基板２０１にはエクステンション領域２０４が形成されており、エクステンション領域２０４の下側にはさらにパンチスルーストッパ２０５が形成されている。また、ゲート電極２０２の両側に位置する部分のシリコン基板２０１には、エクステンション領域２０４及びパンチスルーストッパ２０５と隣り合うようにソース・ドレイン領域２０６が形成されている。
【００５７】
図１３（ａ）に示すＭＯＳＦＥＴにおいては、ゲート電圧によってゲート電極２０２の直下に位置する部分のシリコン基板２０１表面の電位を変化させ、この電位が変化した基板表面部分（つまりチャネル）を経由してソース・ドレイン領域２０６の一方（ソース領域）から他方（ドレイン領域）へ流れるキャリア流（Ｎ型ＭＯＳＦＥＴの場合は電子流、Ｐ型ＭＯＳＦＥＴの場合は正孔流）をオン・オフする。ここで、オンのときはチャネルの電気抵抗を限りなく０に近くし、オフのときはキャリア流を完全に遮断することが理想である。
【００５８】
図１３（ｂ）及び（ｃ）は、ゲート長を短くしたＭＯＳＦＥＴにおけるオフ状態及びオン状態のそれぞれの様子を模式的に示す断面図である。尚、図１３（ｂ）及び（ｃ）において、図１３（ａ）に示すＭＯＳＦＥＴと同一の構成要素には同一の符号を付すことにより、説明を省略する。
【００５９】
図１３（ｂ）に示すように、オフ状態においてゲート長を短くしていくと、ソース側のエクステンション領域２０４がドレイン側のエクステンション領域２０４近傍の空間電荷領域２１０、つまりドレイン電圧の影響を受けて電位が高くなっている領域に接するようになる。このとき、ゲート電極２０２から離れた基板の深い部分の電位は、ゲート電圧を下げてもドレイン電圧の影響を受けて高いままである。従って、ＭＯＳＦＥＴをオフにしようとしてゲート電圧を０Ｖにしても、この基板における電位の高い部分を通って漏れ電流２１１が流れてしまう。これが短チャネル効果と呼ばれる現象であり、ＭＯＳＦＥＴを微細化するうえで常に問題となってきた現象である。短チャネル効果を抑制しながらＭＯＳＦＥＴを微細化するに際して、基本的にスケーリング法に沿って微細化がなされてきた。スケーリング法では、単にゲート長などの平面方向の寸法を縮小するだけではなく、深さ方向の寸法も同じ比率で縮小し、それによって、基板の深い部分を流れる漏れ電流をカットして短チャネル効果を防止する。
【００６０】
一方、図１３（ｃ）に示すように、オン状態においてゲート長を短くしていくと、チャネルの抵抗が減少するという好ましい効果が生じるものの、エクステンション領域２０４の抵抗が高くなると、せっかくゲート長を短くした効果がなくなるので、短チャネル化と同時にエクステンション領域２０４の低抵抗化が必要となる。
【００６１】
まとめると、ＭＯＳＦＥＴの微細化における成功の条件は、オフ時の短チャネル効果の抑制及びオン時の抵抗の低減である。これを解決するためには、エクステンション領域を薄く且つ低抵抗に作製する技術が必須である。
【００６２】
ところが、エクステンション領域を薄く且つ低抵抗に作製するために、プラズマドーピングを用いてボロン、砒素又はリンなどの不純物を基板中に導入し、その後、レーザー加熱により注入不純物を電気的に活性化させた場合、以下のようなデバイスの不具合が発生する。すなわち、レーザー加熱により注入不純物を活性化する工程で基板表面に凹凸が発生する位置（正確には凹部が発生する位置）は、プラズマドーピングによって基板中に導入される水素やヘリウムの量の基板面内ばらつきと、レーザー照射時の出力の基板面内ばらつきとの組合せによって決まると推測される。すなわち、水素やヘリウムの注入量が比較的多い位置と、レーザー出力が比較的大きい位置とが重なった位置において凹部が発生すると考えられる。
【００６３】
図１４（ａ）は、凹部がゲート電極の近くに生じたＭＯＳＦＥＴにおけるオン状態の様子を模式的に示す断面図であり、図１４（ｂ）は、凹部がゲート電極から離れた箇所に生じたＭＯＳＦＥＴにおけるオン状態の様子を模式的に示す断面図である。尚、図１４（ａ）及び（ｂ）において、図１３（ａ）に示すＭＯＳＦＥＴと同一の構成要素には同一の符号を付すことにより、説明を省略する。
【００６４】
図１４（ａ）に示すように、凹部がゲート電極２０２の近くに位置する部分のエクステンション領域２０４に発生した場合、ＭＯＳＦＥＴのオン状態においてエクステンション領域２０４のうち最も電流の流れる流路が細くなっている部分に凹部が形成されることになるので、電流は極めて流れ難くなる。すなわち、ソース領域とドレイン領域との間の電気抵抗は極端に大きくなってしまう。
【００６５】
一方、図１４（ｂ）に示すように、凹部がゲート電極２０２から離れた箇所のエクステンション領域２０４に発生した場合、ＭＯＳＦＥＴのオン状態においてエクステンション領域２０４のうち電流の流路が比較的太く確保されている部分に凹部が形成されることになるので、凹部がゲート電極２０２の近くに発生した場合と比べると、電流の流れが妨げられる程度は小さい。すなわち、この場合には、凹部がゲート電極２０２の近くに発生した場合と比べると、ソース領域とドレイン領域との間の電気抵抗が大きくなる程度は小さい。
【００６６】
ところで、凹部が発生する位置は、その発生メカニズムからも明らかなように、発生する位置を制御することができず、レーザーを照射した領域の中でどこに発生するか分からない。従って、それぞれのＭＯＳＦＥＴにおいて、凹部が形成される位置によってソース領域とドレイン領域との間の電気抵抗が大きく異なることになり、トランジスタ性能にばらつきが生じてしまうという不具合が生じるのである。
【００６７】
以上のように、基板表面に凹凸が発生することは、所望の半導体装置特性を得る上で、大きな問題となる。
【００６８】
（第２比較例）
第２比較例は、非特許文献３に開示されている半導体装置の製造方法、具体的には、プラズマドーピングを用いてシリコン基板に不純物を注入した後、アモルファス層に結晶回復が生じるような加熱処理（例えばＲＴＡ）を行い、その後にミリ秒オーダーのレーザー加熱による不純物の電気的な活性化を行うものである。第２比較例では、レーザー加熱の前に行う加熱処理時に、プラズマドーピングにより形成されたアモルファス層に結晶回復が生じる結果、例えばＬＳＡ等のレーザー加熱による不純物の活性化効率が下がるという問題が発生した。
【００６９】
図１５（ａ）〜（ｄ）は、第２比較例に係る半導体装置の製造方法の各工程を示す断面図であり、図１５（ｅ）〜（ｈ）は図１５（ａ）〜（ｄ）におけるエクステンション形成領域（ソース・ドレイン形成領域を含む）のうち基板表面から１００ｎｍの深さまでの領域を拡大した図である。
【００７０】
まず、図１５（ａ）及び図１５（ｅ）に示すように、例えばシリコン結晶の状態にある厚さ８００μｍの支持基板３０１を準備する。その後、当該支持基板３０１に素子分離溝（図示省略）をパターニング形成して、Ｎ型ＭＩＳＦＥＴのソース・ドレイン領域及びエクステンション領域が形成される活性領域３０２を形成する。
【００７１】
次に、図１５（ｂ）及び図１５（ｆ）に示すように、支持基板３０１におけるエクステンション形成領域に対して、Ｈｅで希釈したＢ2 Ｈ6 を用いてプラズマドーピングを行い、ｐ型の不純物であるボロンをドーピングして不純物注入層３０３を形成する。このとき、不純物であるボロン３５１が支持基板３０１に注入されると同時に、希釈物である水素３５２及びヘリウム３５３も支持基板３０１に注入される。また、不純物注入と同時に支持基板３０１の表面にはアモルファス層３０４が形成される。
【００７２】
次に、図１５（ｃ）及び図１５（ｇ）に示すように、アモルファス層３０４に結晶回復が生じてアモルファス層３０４が消失するように、支持基板３０１に対して、３００℃で５分間の加熱処理を行う。このとき、不純物であるボロン３５１はその拡散係数が低いため、ほとんど拡散しないが、希釈物である水素３５２やヘリウム３５３はそれらの拡散係数が高いため、支持基板３０１の外側へゆっくり拡散する。
【００７３】
次に、図１５（ｄ）及び図１５（ｉ）に示すように、不純物注入層３０３に対してレーザー加熱、例えばＬＳＡ等のミリ秒オーダーの急激な加熱処理を行い、これにより、不純物注入層３０３の不純物（ボロン３５１）を電気的に活性化させ、例えばエクステンション領域となる不純物拡散層３０５を形成する。このとき、支持基板３０１中において希釈物である水素３５２やヘリウム３５３は既に少なくなっているため、基板表面に凹凸が生じることはない。但し、図１５（ｃ）及び図１５（ｇ）に示す加熱処理により、アモルファス層３０４に結晶回復が生じてアモルファス層３０４は消失している。
【００７４】
図１６（ａ）は、光波長に対するアモルファスシリコン結晶（ａ−Ｓｉ）及び結晶質シリコン（ｃ−Ｓｉ）のそれぞれの光吸収係数を示した図であり、図１６（ｂ）は、ｃ−Ｓｉの光吸収係数に対するａ−Ｓｉの光吸収係数の比を示した図である。ここで、図１６（ａ）において、光波長に対するレーザー加熱（ＬＡ）及びＲＴＡのそれぞれの強度を合わせて示している。図１６（ａ）及び（ｂ）に示すように、ＬＡの光波長である５３５ｎｍ付近でａ−Ｓｉの光吸収係数とｃ−Ｓｉの光吸収係数とを比較すると、ａ−Ｓｉの光吸収係数はｃ−Ｓｉの光吸収係数の約２０倍以上の値を持つ。
【００７５】
すなわち、第２比較例のように、レーザー加熱の前に、不純物注入層３０３に形成されたアモルファス層３０４に結晶回復を生じさせてしまうと、レーザー加熱時の加熱効率が低下し、不純物の電気的な活性化効率が損なわれる。その結果、第２比較例においては、エクステンション領域等となる不純物拡散層３０５のシート抵抗値が、本発明や第１比較例１よりも高くなってしまう。従って、第２比較例によって本発明の効果を得ることはできない。
【産業上の利用可能性】
【００７６】
本発明は、半導体装置及びその製造方法に関し、特に、プラズマドーピングによって注入した不純物をレーザー加熱によって電気的に活性化することにより得られる半導体装置において所望の特性を得る上で非常に有用である。
【図面の簡単な説明】
【００７７】
【図１】図１（ａ）〜（ｅ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図であり、図１（ｆ）〜（ｊ）は図１（ａ）〜（ｅ）におけるエクステンション形成領域（ソース・ドレイン形成領域を含む）のうち基板表面から１００ｎｍの深さまでの領域を拡大した図である。
【図２】図２は、不純物としてのＢ、Ａｓ、Ｐがシリコン中で１ｎｍ拡散する加熱時間及び加熱温度を示した図である。
【図３】図３は、不純物であるボロン（Ｂ）、リン（Ｐ）、砒素（Ａｓ）、及び希釈物である水素（Ｈ）、ヘリウム（Ｈｅ）を含む各種元素の拡散係数を示した図である。
【図４】図４（ａ）は、シリコン基板（半導体）中での水素の濃度を、プラズマドーピング（ＰＤ）を行った直後と、プラズマドーピング後に予備加熱を行った後とで比較して示した図であり、図４（ｂ）は、シリコン基板（半導体）中でのヘリウムの濃度を、プラズマドーピング（ＰＤ）を行った直後と、プラズマドーピング後に予備加熱を行った後とで比較して示した図である。
【図５】図５は、プラズマドーピング後の予備加熱前後における不純物（ボロン）及び希釈物（水素及びヘリウム）のそれぞれのドーズ量を表形式で示した図である。
【図６】図６は、本発明の一実施形態に係る半導体装置の製造方法により得られたシリコン基板表面部の断面ＴＥＭ像である。
【図７】図７は、原料ガスとしてＨｅで希釈したＢ2 Ｈ6 を用いてシリコン基板に対してプラズマドーピングを行った後の不純物（ボロン）の注入量（濃度）を示す図である。
【図８】図８は、原料ガスとしてＨｅで希釈したＢ2 Ｈ6 を用いてシリコン基板に対してプラズマドーピングを行った後の水素の注入量（濃度）を示す図である。
【図９】図９は、原料ガスとしてＨｅで希釈したＢ2 Ｈ6 を用いてシリコン基板に対してプラズマドーピングを行った後のヘリウムの注入量（濃度）を示す図である。
【図１０】図１０（ａ）は、プラズマドーピングを用いて不純物（ボロン）を導入したときの、希釈物（例えばヘリウムや水素）を大量に含んだシリコン基板表面部（不純物注入層）の断面模式図であり、図１０（ｂ）は、レーザー加熱によるミリ秒オーダーの急激な加熱によって希釈物である水素やヘリウムが沸騰したように蒸発し、その結果、シリコン基板表面に凹凸が形成されたことを示す断面模式図である。
【図１１】図１１（ａ）〜（ｄ）は、第１比較例に係る半導体装置の製造方法の各工程を示す断面図であり、図１１（ｅ）〜（ｈ）は図１１（ａ）〜（ｄ）におけるエクステンション形成領域（ソース・ドレイン形成領域を含む）のうち基板表面から１００ｎｍの深さまでの領域を拡大した図である。
【図１２】図１２は、第１比較例においてプラズマドーピング後に予備加熱を行わずにレーザー加熱による不純物の電気的な活性化を行った場合に得られたシリコン基板表面部の断面ＴＥＭ像である。
【図１３】図１３（ａ）はＭＯＳＦＥＴの断面構造の一例を示す図であり、図１３（ｂ）及び（ｃ）は、ゲート長を短くしたＭＯＳＦＥＴにおけるオフ状態及びオン状態のそれぞれの様子を模式的に示す断面図である。
【図１４】図１４（ａ）は、凹部がゲート電極の近くに生じたＭＯＳＦＥＴにおけるオン状態の様子を模式的に示す断面図であり、図１４（ｂ）は、凹部がゲート電極から離れた箇所に生じたＭＯＳＦＥＴにおけるオン状態の様子を模式的に示す断面図である。
【図１５】図１５（ａ）〜（ｄ）は、第２比較例に係る半導体装置の製造方法の各工程を示す断面図であり、図１５（ｅ）〜（ｈ）は図１５（ａ）〜（ｄ）におけるエクステンション形成領域（ソース・ドレイン形成領域を含む）のうち基板表面から１００ｎｍの深さまでの領域を拡大した図である。
【図１６】図１６（ａ）は、光波長に対するアモルファスシリコン結晶（ａ−Ｓｉ）及び結晶質シリコン（ｃ−Ｓｉ）のそれぞれの光吸収係数を示した図であり、図１６（ｂ）は、ｃ−Ｓｉの光吸収係数に対するａ−Ｓｉの光吸収係数の比を示した図である。
【符号の説明】
【００７８】
１１    支持基板
１２    活性領域
１３    不純物注入層
１４    アモルファス層
１５    不純物拡散層
５１    ボロン
５２    水素
５３    ヘリウム
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2009034699.tif 000019
【図２】
2009034699.tif 000020
【図３】
2009034699.tif 000021
【図４】
2009034699.tif 000022
【図５】
2009034699.tif 000023
【図７】
2009034699.tif 000024
【図８】
2009034699.tif 000025
【図９】
2009034699.tif 000026
【図１０】
2009034699.tif 000027
【図１１】
2009034699.tif 000028
【図１３】
2009034699.tif 000029
【図１４】
2009034699.tif 000030
【図１５】
2009034699.tif 000031
【図１６】
2009034699.tif 000032
【図６】
2009034699.tif 000033
【図１２】
2009034699.tif 000034
【国際調査報告】
2009034699.tif 000035
2009034699.tif 000036
2009034699.tif 000037
2009034699.tif 000038