【手続補正書】
【提出日】平成15年8月19日(2003.8.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコン基板ウェーハ、
前記シリコン基板ウェーハ上に蒸着されたエピタキシャルシリコン層の中に挟まれた、少なくとも一つの絶縁層,及び／又は,半導体層を含む障壁、
を備え、
前記各絶縁層,及び／又は,半導体層が、蒸着された単一層の酸素又は単一より少ない層の酸素を含み、エピタキシャルなシリコンが当該酸素の層の上に蒸着され得るようにされており、
エピタキシャルシリコンの最頂層がデバイス・クオリティー（device quality）となるように当該エピタキシャルシリコンの最頂層が十分に厚い、
半導体素子の製造において有用なＳＯＩ（silicon on insulator）ウェーハ。
【請求項２】
前記障壁層の抵抗値が、同等の厚さのエピタキシャルシリコンのそれの１０4倍以上高い、
請求項１に記載のウェーハ。
【請求項３】
絶縁層,及び／又は,半導体層を形成するために蒸着された酸素の総量が、当該絶縁層,及び／又は,半導体層の誘電率及び静電容量を制御するために変動させられる、
請求項１に記載のウェーハ。
【請求項４】
絶縁層,及び／又は,半導体層を形成するために蒸着された酸素の総量が、当該絶縁層,及び／又は,半導体層の障壁層の障壁高さを制御するために変動させられる、
請求項１に記載のウェーハ。
【請求項５】
シリコンの最頂層の厚さが、４から７ミクロンである、請求項１に記載のウェーハ。
【請求項６】
シリコン基板ウェーハを含む半導体素子の製造において有用なウェーハであって、
シリコン基板ウェーハ、
前記シリコン基板ウェーハの上に蒸着されたエピタキシャルシリコン層の中に挟まれた、少なくとも一つの絶縁層,及び／又は,半導体層を備える障壁、
を備え、
各絶縁層,及び／又は,半導体層が、デバイス・クオリティーのエピタキシャルシリコンが前記蒸着された要素の上に蒸着され得るように蒸着された少なくとも一つの追加の要素を含み、
前記追加の要素が、炭素、窒素、燐、硫黄、水素、アンチモン、及び砒素、及び、これらの組合せからなるグループから選択される、
ウェーハ。
【請求項７】
前記基板に最も近い絶縁層が、前記シリコン基板ウェーハ上に直接蒸着される、
請求項１又は６に記載のウェーハ。
【請求項８】
少なくとも一つのエピタキシャルシリコンの層又は酸素の層が、化学蒸着法  よって蒸着される、
請求項１、６又は７に記載のウェーハ。
【請求項９】
欠陥反射層（defect reflection layer）又は少なくとも一つの歪格子障壁（strain lattice barrier）が、エピタキシャルシリコンの層の最頂部と、当該最頂層に最も近い絶縁層,及び／又は,半導体層、との間に蒸着される、
請求項１又は６に記載のウェーハ。
【請求項１０】
単結晶シリコン上に蒸着されたシリコン及び少なくとも一つの追加の要素からなる、絶縁層,及び／又は,半導体層、
を備えることによって、
前記絶縁層,及び／又は,半導体層が、実質的に欠陥フリーとなり、実質的に欠陥フリー、即ちデバイス・クオリティーであるエピタキシャルシリコンが、前記絶縁層,及び／又は,半導体層の上に蒸着され得る、
半導体素子のために有用な障壁複合物（barrier composite）。
【請求項１１】
前記追加の要素が、酸素、炭素、窒素、燐、硫黄、水素、アンチモン、及び砒素、及び、これらの組合せからなるのグループから選択される、
請求項１０に記載の障壁複合物。
【請求項１２】
前記追加の要素が酸素であり、蒸着された層がSiOxからなり、0＜ｘ＜2.0である、
請求項１０に記載の障壁複合物。
【請求項１３】
前記絶縁層,及び／又は,半導体層の誘電率が、前記絶縁層,及び／又は,半導体層における酸素の密度を変えることによって変化させられる、
請求項１２に記載の障壁複合物。
【請求項１４】
酸素及びシリコンが同時に蒸着される、請求項１２に記載の障壁。
【請求項１５】
単結晶シリコンの中に挟まれた、
シリコンに吸着された、単一層の，又は，単一層より少ない，酸素の層の、少なくとも一つの絶縁層,及び／又は,半導体層の障壁、或いは、SiOx（0＜ｘ＜2.0）の蒸着層の、少なくとも一つの絶縁層,及び／又は,半導体層の障壁を備え、
前記半導体素子が、共振トンネリング素子（resonant tunneling devices）、単一電界効果トランジスタ（single electron field transistors）、量子井戸素子（quantum well devices）、金属酸化物半導体電界効果トランジスタ、及び、集積回路素子、を含むグループから選択された構造を備える、
半導体素子。
【請求項１６】
前記障壁が、少なくとも部分的に、前記素子の金属接点（contact）とシリコンとの間のSiO2の層を置換するために用いられる、
請求項１５に記載の金属酸化物半導体電界効果トランジスタ。
【請求項１７】
半導体素子であって、単結晶シリコンの間に挟まれた、
シリコンに吸着された（adsorbed）、単一層の，又は，単一層より少ない，酸素の層の、少なくとも一つの絶縁層,及び／又は,半導体層の障壁、或いは、SiOx（0＜ｘ＜2.0）の蒸着層の、少なくとも一つの絶縁層,及び／又は,半導体層の障壁を備え、
前記半導体素子が、一つより多い素子層であって、当該素子層が少なくとも部分的に前記障壁によって隔離された、素子層を備える、
半導体素子。
【請求項１８】
半導体素子のために有用な障壁層を、シリコン基板の上に形成するための方法であって、
シリコンのエピタキシャル層を、前記基板の上に蒸着し、
次に、前記エピタキシャルシリコンの層の上に少なくとも一つの追加の要素が吸着された（adsorbed）層を蒸着する、
ステップを含むことによって、
デバイス・クオリティーであるエピタキシャルシリコンが前記蒸着された層の上に蒸着され得る、という意味で、前記蒸着された層が実質的に欠陥フリーとなり、
少なくとも一つの追加要素を含む層又はエピタキシャルシリコンの層の少なくとも一つが、化学蒸着法を用いて蒸着される、
方法。
【請求項１９】
少なくとも一つの追加要素がシリコン基板の上に吸着された（adsorbed）基板の上に、層を蒸着するステップを含むことによって、
前記蒸着された層が、デバイス・クオリティーのエピタキシャル・シリコンが当該蒸着された層の上に蒸着され得るという意味で、実質的に欠陥フリーであり、そして、
少なくとも一つの追加要素を含む前記層の少なくとも一つ、又は前記エピタキシャル・シリコンが、化学蒸着法を用いて蒸着される、
、半導体素子のために有用な障壁層を、シリコン基板の上に形成するための方法。
【請求項２０】
複数の絶縁層，及び／又は，半導体層、が蒸着されて、
単結晶シリコン層の中に挟まれた複数の絶縁層，及び／又は，半導体層を備える障壁を形成する、
請求項１８又は１９に記載の方法。
【請求項２１】
前記追加の要素が、酸素、炭素、窒素、燐、硫黄、水素、アンチモン、及び砒素、及び、これらの組合せからなるグループから選択される、
請求項１８、１９又は２０に記載の方法。
【請求項２２】
少なくとも一つの層における前記追加の要素が、単一層又は単一層より少ない層として蒸着された酸素である、請求項２１に記載の方法。
【請求項２３】
少なくとも一つの層内の前記追加の要素が、シリコンと結合された酸素であり、SiOx（０＜ｘ＜２．０）として蒸着される、
請求項２１に記載の方法。