(57)【要約】【課題】  変調方式の多値数によらず、回路規模を小型化、低消費電力化でき、対数尤度比算出の高速化を実現する。【解決手段】  領域検出回路は、受信信号点のＰ軸座標を表すビットのうち硬判定ビットを入力し、入力した硬判定ビットに基づいて受信信号点の座標が存在する位相平面上の領域を検出して出力する。ＬＬＲ回路は、受信信号点の座標を表すビットのうち軟判定ビットを入力し、入力した軟判定ビットに基づいて一次的なＬＬＲを算出する。ＬＬＲ変換器は、領域検出回路の出力（領域の検出結果）に基づいて、最終的なＬＬＲを算出する。そのような構成を用いて、受信信号点の位置に応じて対数尤度比の値が変化する範囲を、ビットの硬判定しきい値を含む隣接する信号点間のみに限定して、対数尤度比の算出を行う。【選択図】      図１
2008038749.tif 000002
【特許請求の範囲】
【請求項１】
２次元で表されるともに１次元信号に分解可能な受信信号の対数尤度比を算出する対数尤度比演算回路であって、
前記一の１次元信号を入力し、その入力した１次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出する第１の演算部と、
前記他の１次元信号を入力し、その入力した１次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出する第２の演算部とを有することを特徴とする対数尤度比演算回路。
【請求項２】
前記第１の演算部及び前記第２の演算部が、領域検出回路と、ＬＬＲ回路と、ＬＬＲ変換器とをそれぞれ有し、
前記領域検出回路が、入力した受信信号点の座標が表すビットのうちの硬判定ビットに基づいて、受信信号点の座標が存在する位相平面上の領域を検出するものであり、
前記ＬＬＲ回路が、入力した受信信号点の座標が表すビットのうちの軟判定ビットに基づいて一次的な対数尤度比を算出するものであり、
前記ＬＬＲ変換器が、前記領域検出回路が検出した領域の検出結果に基づいて、前記ＬＬＲ回路が出力する一次的な対数尤度比を硬判定ビットにより変換して最終的な対数尤度比を算出するものである請求項１に記載の対数尤度比演算回路。
【請求項３】
前記ＬＬＲ変換器が、受信信号点の位置に応じて対数尤度比の値が変化する範囲を、ビットの硬判定しきい値を含む隣接する信号点間のみに限定し、最終的な対数尤度比を算出する請求項２に記載の対数尤度比演算回路。
【請求項４】
前記ＬＬＲ変換器が、対数尤度が変化する領域の対数尤度比として、前記ＬＬＲ回路が出力する一次的な対数尤度比、或いは反転させた一次的な対数尤度比を出力し、対数尤度が変化しない領域の対数尤度比として、最大値或いは最小値の対数尤度比を出力する請求項２に記載の対数尤度比演算回路。
【請求項５】
前記ＬＬＲ変換器が、受信信号点が存在する二方向のビットが同じであれば、最大値或いは最小値の対数尤度比を出力し、一方向のみビットが異なる場合であれば、ビットが異なる方向の対数尤度比を出力し、二方向ともビットが異なる場合であれば、絶対値が小さい対数尤度比を出力し、受信信号点が信号点のない領域内に存在する場合、絶対値が小さい方対数尤度比を出力する請求項２に記載の対数尤度比演算回路。
【請求項６】
２次元で表されるともに１次元信号に分解可能な受信信号の対数尤度比を算出する対数尤度比演算回路を構成するコンピュータに、
前記一の１次元信号を入力し、その入力した１次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出する機能と、
前記他の１次元信号を入力し、その入力した１次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出する機能とを実行させることを特徴とするプログラム。
【請求項７】
前記コンピュータに、
入力した受信信号点の座標が表すビットのうちの硬判定ビットに基づいて、受信信号点の座標が存在する位相平面上の領域を検出する機能と、
入力した受信信号点の座標が表すビットのうちの軟判定ビットに基づいて一次的な対数尤度比を算出する機能と、
前記領域の検出結果に基づいて、前記一次的な対数尤度比を硬判定ビットにより変換して最終的な対数尤度比を算出する機能とを実行させる請求項６に記載のプログラム。
【請求項８】
前記コンピュータに、
受信信号点の位置に応じて対数尤度比の値が変化する範囲を、ビットの硬判定しきい値を含む隣接する信号点間のみに限定し、最終的な対数尤度比を算出する機能を実行させる請求項７に記載のプログラム。
【請求項９】
前記コンピュータに、
対数尤度が変化する領域の対数尤度比として、前記ＬＬＲ回路が出力する一次的な対数尤度比、或いは反転させた一次的な対数尤度比を出力し、対数尤度が変化しない領域の対数尤度比として、最大値或いは最小値の対数尤度比を出力する機能を実行させる請求項７に記載のプログラム。
【請求項１０】
前記コンピュータに、
受信信号点が存在する二方向のビットが同じであれば、最大値或いは最小値の対数尤度比を出力し、一方向のみビットが異なる場合であれば、ビットが異なる方向の対数尤度比を出力し、二方向ともビットが異なる場合であれば、絶対値が小さい対数尤度比を出力し、受信信号点が信号点のない領域内に存在する場合、絶対値が小さい方対数尤度比を出力する請求項７に記載のプログラム。
【請求項１１】
２次元で表されるともに１次元信号に分解可能な受信信号の対数尤度比を算出する対数尤度比演算方法であって、
前記一の１次元信号を入力し、その入力した１次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出し、
前記他の１次元信号を入力し、その入力した１次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出することを特徴とする対数尤度比演算方法。
【請求項１２】
入力した受信信号点の座標が表すビットのうちの硬判定ビットに基づいて、受信信号点の座標が存在する位相平面上の領域を検出し、
入力した受信信号点の座標が表すビットのうちの軟判定ビットに基づいて一次的な対数尤度比を算出し、
前記領域の検出結果に基づいて、前記一次的な対数尤度比を硬判定ビットにより変換して最終的な対数尤度比を算出する請求項１１に記載の対数尤度比演算方法。
【請求項１３】
受信信号点の位置に応じて対数尤度比の値が変化する範囲を、ビットの硬判定しきい値を含む隣接する信号点間のみに限定し、最終的な対数尤度比を算出する請求項１２に記載の対数尤度比演算方法。
【請求項１４】
対数尤度が変化する領域の対数尤度比として、前記ＬＬＲ回路が出力する一次的な対数尤度比、或いは反転させた一次的な対数尤度比を出力し、対数尤度が変化しない領域の対数尤度比として、最大値或いは最小値の対数尤度比を出力する機能を実行させる請求項１１に記載の対数尤度比演算方法。
【請求項１５】
受信信号点が存在する二方向のビットが同じであれば、最大値或いは最小値の対数尤度比を出力し、一方向のみビットが異なる場合であれば、ビットが異なる方向の対数尤度比を出力し、二方向ともビットが異なる場合であれば、絶対値が小さい対数尤度比を出力し、受信信号点が信号点のない領域内に存在する場合、絶対値が小さい方対数尤度比を出力する請求項１１に記載の対数尤度比演算方法。
【請求項１６】
２次元で表されるともに１次元信号に分解可能な受信信号の対数尤度比を算出する対数尤度比演算回路を搭載した伝送装置であって、
前記対数尤度比演算回路が、
前記一の１次元信号を入力し、その入力した１次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出する第１の演算部と、
前記他の１次元信号を入力し、その入力した１次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出する第２の演算部とを有することを特徴とする伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、対数尤度比（ＬＬＲ：Log  Likelihood  Ratio）を算出して出力する対数尤度比演算回路及び対数尤度比演算方法、対数尤度比演算回路を搭載した伝送装置に関する。
【背景技術】
【０００２】
近年、通信システムに適用される誤り訂正符号に対する高利得化の要求が高まっている。そのため、ターボ（畳み込み）符号や、ＬＤＰＣ符号、ターボ積符号等の軟判定信号を用いて反復復号を行うタイプの高利得符号が用いられるようになりつつある。また、無線／有線による通信システム等の伝送系、又は記録媒体等の蓄積系によらず、通信量が増大しており、通信システムの大容量化に対する要求も強くなっている。【０００３】
これらの高利得符号に用いられる復号器の入力信号は、ＬＬＲと呼ばれる信号である。本来、信号点が２次元配置となる直交変調（直交振幅変調（ＱＡＭ））方式のＬＬＲは、２次元で表される受信信号点と全ての信号点（１６ＱＡＭならば１６個）との２乗距離に基づいて計算される。この２乗距離の計算は複雑なため、一般には予めプログラムで計算して作成しておいた表をＲＯＭ（Read  Only  Memory）、又はＲＯＭに相当する論理回路（真理値表）に格納しておき、この予め格納した表を参照してＬＬＲを求めるという手法が用いられている（例えば、非特許文献１参照）。【０００４】
また、演算によりＬＬＲを求める装置として、特許文献１には、ＬＬＲの演算時間を低減するために、通信システムにおいて伝送されるＭ−ａｒｙＱＡＭ変調済記号内の各ビットに対する対数尤度比を効率的に算出する装置が記載されている。【０００５】
【特許文献１】特開２００２−３３０１８８号公報
【非特許文献１】「AHA Application  Note Non-Square  QAM  Implementation  for  AHA  4540」，ＡＨＡ社，ｐ１３−１５
【発明の開示】
【発明が解決しようとする課題】
【０００６】
関連するＬＬＲを必要とするシステムにおいて、非特許文献１に記載されたＬＬＲ算出方法を用いる場合、予め計算し作成した参照表をＲＯＭ等の回路に格納しておき、その回路のアドレスに受信信号点座標の信号を入力することで、ＬＬＲを出力している。【０００７】
上記のような表を参照する方法を直交多値変調（直交振幅変調（ＱＡＭ））方式を用いたシステムに適用すると、ＲＯＭのアドレスビット数やＲＯＭ出力ビット数が非常に大きくなり、回路規模や遅延時間の点で実装に困難を伴う。【０００８】
具体的には、上記の表を格納するＲＯＭは、直交変調を復調した２ｃｈの受信信号座標信号を入力とし、ＬＬＲを出力とする。また、多値変調方式の場合、受信信号は、多数のビットを用いて表現されることになる。この場合、その１シンボルに割り当てられた複数のビットに対するＬＬＲを同時に出力しなければならないので、ＲＯＭの出力ビット数も多くなる。【０００９】
例えば、１２８ＱＡＭでは、直交チャネルの１つの軟判定部分を３ビットとすると、１つの受信信号点は、硬判定部分の４ビットと併せ、（４＋３）×２＝１４ビットで表される。１ビットあたりのＬＬＲを５ビットとすると、１シンボルで伝送される７ビット分のＬＬＲは、合計３５ビットになる。つまり、この場合の受信信号点をＬＬＲに変換するためには、１４ビット入力且つ３５ビット出力のＲＯＭを用意しなければならない。そのため、そのようなＲＯＭを実現するためには、回路規模が非常に大きくなってしまう。また、アドレス入力からデータ出力までの遅延時間が大きいため、高速動作をさせることができない。【００１０】
また、特許文献１に記載された演算を行う装置では、グレイマッピング（ビットとシンボルの対応）における対称性を利用して演算量を削減している。そのため、グレイマッピングの前提条件が成立しないシンボル数が２の奇数乗の変調方式には適用できない。また、２乗距離演算を行うことによって最終的なＬＬＲを求めており、ＬＬＲ算出のための演算量はなお多い。【００１１】
本発明は、変調方式、ＬＬＲのビット精度によらず、回路規模を小型化、低消費電力化でき、対数尤度比算出の高速化を行うことができる対数尤度比演算回路、伝送装置及び対数尤度比演算方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明による対数尤度比演算回路は、直交振幅変調方式を用いた通信システムに適用される受信信号点座標の情報から対数尤度比を算出する対数尤度比演算回路であって、受信信号点の位置に応じて対数尤度比の値が変化する範囲を、ビットの硬判定しきい値を含む隣接する信号点間のみに限定したことを特徴とするものである。【００１３】
本発明による伝送装置は、直交振幅変調方式を用いた通信システムに適用される受信信号点座標の情報から対数尤度比を算出する対数尤度比演算回路を搭載した伝送装置であって、対数尤度比演算回路は、受信信号点の位置に応じて対数尤度比の値が変化する範囲を、ビットの硬判定しきい値を含む隣接する信号点間のみに限定したことを特徴とするものである。【００１４】
本発明による対数尤度比演算方法は、直交振幅変調方式を用いた通信システムに適用される受信信号点座標の情報から対数尤度比を算出する対数尤度比演算方法であって、受信信号点の位置に応じて対数尤度比の値が変化する範囲を、ビットの硬判定しきい値を含む隣接する信号点間のみに限定したことを特徴とするものである。
【発明の効果】
【００１５】
本発明によれば、直交振幅変調方式を用いた通信システムにおいて、本来２次元で行われる対数尤度比の計算を１次元に分解し、かつ演算量を大幅に削減して実行できる。また、対数尤度比の演算の全部又は大部分を論理演算器で構成できるので、大規模なＲＯＭを用いる必要がなく、変調方式や対数尤度比のビット精度にかかわらず、回路規模を小型化し低消費電力化できる。また、回路の動作速度を向上させることができ、その結果、大容量通信システムの実現が可能になる。従って、回路規模を小型化しつつ、対数尤度比算出の高速化を行うことができる。【００１６】
また、ビット誤り率が最小となる準グレイ符号化を行うように構成すれば、２の奇数乗の信号点を有する直交振幅変調方式を用いる場合であっても、回路規模を小型化しつつ、ＬＬＲ算出の高速化を行うことができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態を図面を参照して説明する。【００１８】
変調及び復調を行う通信システムでは、復調器の出力である受信信号点座標は、直交する２つのチャネルの信号を組み合わせたものとして表現される。この信号の（ｍ＋ｎ）ビットのうち、上位ｍビットが硬判定信号（変調シンボルを特定できるビット）であり、下位ｎビットが軟判定信号（シンボルの中間の位置を表すビット）である。【００１９】
本発明の実施形態に係る対数尤度比演算回路は図１及び図１３に示すように、基本的な構成として、２次元で表されるともに１次元信号に分解可能な受信信号の対数尤度比を算出する対数尤度比演算回路であって、前記一の１次元信号を入力し、その入力した１次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出する第１の演算部（１０１Ａ，１０２Ａ，１０３Ａ，１０４Ｃ，１０４Ｄ，２０１）と、前記他の１次元信号を入力し、その入力した１次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出する第２の演算部（１０１Ｂ，１０２Ｂ，１０３Ｂ，１０４Ｄ，１０４Ｅ，２０１）とを有することを特徴とするものである。【００２０】
第１の演算部及び第２の演算部が、受信信号点の位置に応じて対数尤度比の値が変化する範囲を、ビットの硬判定しきい値を含む隣接する信号点間のみに限定し、最終的な対数尤度比を算出する。【００２１】
本発明の実施形態によれば、２次元で行われる対数尤度比の計算を１次元に分解し、かつ演算量を大幅に削減して実行できる。また、対数尤度比の演算の全部又は大部分を論理演算器で構成できるので、大規模なＲＯＭを用いる必要がなく、変調方式や対数尤度比のビット精度にかかわらず、回路規模を小型化し低消費電力化できる。また、回路の動作速度を向上させることができ、その結果、大容量通信システムの実現が可能になる。従って、回路規模を小型化しつつ、対数尤度比算出の高速化を行うことができる。【００２２】
また、ビット誤り率が最小となる準グレイ符号化を行うように構成すれば、２の奇数乗の信号点を有する直交振幅変調方式を用いる場合であっても、回路規模を小型化しつつ、ＬＬＲ算出の高速化を行うことができる。【００２３】
（実施形態１）
次に、２の奇数乗の信号点を有する直交振幅変調方式に最適な対数尤度比演算回路を実施形態１として説明する。図１は、本発明の実施形態１に係る対数尤度比演算回路（ＬＬＲ演算回路）の構成の一例を示すブロック図である。なお、本実施形態では、一例として、１６ＱＡＭのＬＬＲ演算回路である場合を説明する。また、本実施形態では、１６ＱＡＭの硬判定ビット数が２であるとする。また、軟判定ビット数は要求される特性により異なるが、本実施形態では、軟判定ビット数が３ビットであるとする。また、図１に示すＬＬＲ演算回路は、例えば、ＱＡＭ（直交振幅変調方式）を用いたマイクロ波無線通信システムの伝送装置に搭載される。【００２４】
図１に示すように、ＬＬＲ演算回路は、領域検出回路１０１Ａ，１０１Ｂと、ＬＬＲ回路１０２Ａ，１０２Ｂと、ＬＬＲ変換器１０３Ａ，１０３Ｂと、ＬＬＲ変換器１０４Ａ，１０４Ｂとを含む。【００２５】
なお、以下、領域検出回路１０１Ａ，１０１Ｂを包括的に表現する場合、又はいずれかを指す場合に、単に領域検出回路１０１とも表現する。また、ＬＬＲ回路１０２Ａ，１０２Ｂを包括的に表現する場合、又はいずれかを指す場合に、単にＬＬＲ回路１０２とも表現する。また、ＬＬＲ変換器１０３Ａ，１０３Ｂを包括的に表現する場合、又はいずれかを指す場合に、単にＬＬＲ変換器１０３とも表現する。また、ＬＬＲ変換器１０４Ａ，１０４Ｂを包括的に表現する場合、又はいずれかを指す場合に、単にＬＬＲ変換器１０４とも表現する。【００２６】
領域検出回路１０１Ａは、受信信号点のＰ軸座標を表すビットのうち、硬判定ビットを入力し、入力した硬判定ビットに基づいて、受信信号点のＰ軸座標が存在する位相平面上の領域を検出して出力する。【００２７】
領域検出回路１０１Ｂは、受信信号点のＱ軸座標を表すビットのうち、硬判定ビットを入力し、入力した硬判定ビットに基づいて、受信信号点のＱ軸座標が存在する位相平面上の領域を検出して出力する。【００２８】
ＬＬＲ回路１０２Ａは、受信信号点のＰ軸座標を表すビットのうち、軟判定ビットを入力し、入力した軟判定ビットに基づいて、一次的な対数尤度比（ＬＬＲ）を算出する。【００２９】
ＬＬＲ回路１０２Ｂは、受信信号点のＱ軸座標を表すビットのうち、軟判定ビットを入力し、入力した軟判定ビットに基づいて、一次的な対数尤度比（ＬＬＲ）を算出する。【００３０】
本実施形態では、ＬＬＲ回路１０２の出力信号は、軟判定ビットだけに依存する一次的なＬＬＲ値である。本実施形態では、ＬＬＲ回路１０２が出力する一次的なＬＬＲ値が硬判定ビットにより変換され、最終的なＬＬＲ値が算出される。【００３１】
ＬＬＲ変換器１０３，１０４は、ＬＬＲ回路１０２の出力信号（一次的なＬＬＲ）を入力し、領域検出回路１０１の出力（領域の検出結果）に基づいて、最終的なＬＬＲを算出する。【００３２】
本実施形態では、ＬＬＲ回路１０２からの出力信号は、領域検出回路１０１の検出結果に基づいて、（１）ＬＬＲ回路１０２の出力信号をそのまま出力、（２）ＬＬＲ回路１０２の出力信号を反転出力、（３）所定のＬＬＲ最大値に置き換えて出力、又は（４）所定のＬＬＲ最小値に置き換えて出力の４通りのいずれかの変換を受ける。そして、最終的なＬＬＲ値として出力される。【００３３】
図２は、ＬＬＲ変換器１０３，１０４の回路構成の一例を示すブロック図である。図２に示すように、ＬＬＲ変換器１０３，１０４は、選択回路１１０及び反転器１１１を含む。【００３４】
反転器１１１は、ＬＬＲ回路１０２の出力信号のビットを反転して出力する。【００３５】
選択回路１１０は、ＬＬＲ回路１０２の出力信号（一次的なＬＬＲ）と、反転器１１１によって反転されたＬＬＲ回路１０２の出力信号と、所定のＬＬＲ最大値と、所定のＬＬＲ最小値とを入力する。また、選択回路１１０は、領域検出回路１０１の検出結果に基づいて、ＬＬＲ回路１０２の出力信号、反転器１１１によって反転された出力信号と、所定のＬＬＲ最大値、又は所定のＬＬＲ最小値のいずれかを選択して出力する。なお、所定のＬＬＲ最大値及び所定のＬＬＲ最小値は、例えば、メモリ等の記憶部に予め記憶される。【００３６】
領域検出回路１０１は、受信信号点の位置により、（１）硬判定のしきい値を挟みＬＬＲが正の傾きで変化する領域、（２）硬判定のしきい値を挟みＬＬＲが負の傾きで変化する領域、（３）硬判定のしきい値を挟まずＬＬＲが最大値で変化しない領域、又は（４）硬判定のしきい値を挟まずＬＬＲが最小値で変化しない領域のいずれの領域に受信信号点が存在するかを判定する。そして、領域検出回路１０１は、その判定結果に相当する信号を出力する。【００３７】
なお、上記の領域検出回路１０１、ＬＬＲ回路１０２、ＬＬＲ変換器１０３，１０４が行う処理は、Ｐ軸座標を表すビットを処理する場合と、Ｑ軸座標を表すビットを処理する場合とで、全く同じである。【００３８】
本実施形態では、ＬＬＲ演算回路は、２次元で表現されるとともに１次元信号（Ｐ軸の信号とＱ軸の信号）に分解可能な受信信号を入力する。また、ＬＬＲ演算回路において、領域検出回路１０１Ａ、ＬＬＲ回路１０２Ａ及びＬＬＲ変換器１０３Ａ，１０４Ａは、受信信号を分解した１次元信号である１つの１次元信号（Ｐ軸の信号）を入力し、入力した１次元信号の信号点座標の情報を用いた論理演算を実行することによって対数尤度比（ＬＬＲ）を算出する第１の演算部を構成している。また、領域検出回路１０１Ｂ、ＬＬＲ回路１０２Ｂ及びＬＬＲ変換器１０３Ｂ，１０４Ｂは、受信信号を分解した１次元信号である他の１次元信号（Ｑ軸の信号）を入力し、入力した１次元信号の信号点座標の情報を用いた論理演算を実行することによって対数尤度比（ＬＬＲ）を算出する第２の演算部を構成している。そのような構成によって、ＬＬＲ演算回路は、対数尤度比（ＬＬＲ）を算出するための演算の全部又は大部分を、受信信号点の情報を用いた論理演算によって実行している。【００３９】
次に、動作について説明する。まず、ＬＬＲ演算回路の具体的な動作を説明する前に、対数尤度比（ＬＬＲ）の計算方法について説明する。【００４０】
多値直交変調（ＱＡＭ）方式におけるＬＬＲは、変調シンボルに割り当てられているビット毎に計算される。例えば、１６ＱＡＭであれば、１６個の変調シンボルがあり、１つのシンボルには４ビットが割り当てられている。従って、１６ＱＡＭを用いる場合には、１つの受信信号から４ビット分のＬＬＲを計算することになる。【００４１】
（ＬＬＲ定義）
以下にＬＬＲの算出方法を示すが、まず、１次元の変調であるＢＰＳＫ（２相位相変調）の場合のＬＬＲ算出方法について説明する。送信信号が±１の２値であり１次元の変調である場合、ＬＬＲ（λ）は、次式（式（１））で定義される。【００４２】
【数１】
2008038749.tif 000003
【００４３】
ここで、式（１）において、Ｐ（ｘｉ＝ｂ｜ｙｉ）は、受信信号ｙｉを受信したときの送信信号がｂであった事後確率であり、ｉは時刻を表す添え字である。【００４４】
また、振幅が正規分布となる熱雑音に対する事後確率Ｐ（ｘｉ＝ｂ｜ｙｉ）は、その雑音電力をσ２とすると、式（２）を用いて表される。【００４５】
【数２】
2008038749.tif 000004
【００４６】
よって、式（２）に示す事後確率を式（１）に代入して計算すると、ＬＬＲ（λ）は、式（３）に示すように求められる。【００４７】
【数３】
2008038749.tif 000005
【００４８】
式（３）において、σ２を一定値とみなし、σ２も含めて比例定数を無視すると、結局ＬＬＲ（λｉ）は受信信号（ｙｉ）そのものとなる。なお、ここで、σ２を一定とすることは、復号アルゴリズムとして min-sumアルゴリズムを用いる場合、復号特性に全く影響を与えない。また、 min-sumアルゴリズム以外のアルゴリズムを用いる場合であっても、今対象としている誤り訂正符号の訂正能力が高いため、信号対雑音電力比の僅かな改善で、誤り率が測定可能な範囲の範囲外となる。そのため、結果的に、σ２は一定と見て差し支えない。【００４９】
このＢＰＳＫにおけるＬＬＲと受信信号点との位置関係を図３に示す。ＬＬＲ演算回路の後段の復号器での演算に適した形式として、ＬＬＲが２の補数で表現されているとする。この場合、復調器の最終出力としては、復号後のＬＬＲが０以上であれば受信ビット＝０と判定し、ＬＬＲが負の値であれば、受信ビット＝１と判定する。つまり、ＬＬＲのＭＳＢが判定結果となる。なお、ここでＬＬＲを２の補数として扱うことは本質的なことではなく、ＬＬＲをオフセットバイナリ形式として見れば、上記の極性は逆になる。【００５０】
次に、上記に示した１次元の変調方式を用いる場合のＬＬＲの算出方法を、直交変調（ＱＡＭ、すなわち２次元の変調方式）に拡張した場合を説明する。１つのシンボルに複数のビットが対応する多値ＱＡＭを用いる場合であっても、１つのビットは±１の２値で表される。１６ＱＡＭであれば、４ビットに対し、それぞれ式（２）を用いて、１６個の全ての信号点による影響を計算することになる。ここで、式（２）のｙｉは直交座標を用いて表され、式（２）のｅｘｐ内の２乗距離計算は２次元で行われる。【００５１】
上記のＬＬＲの計算は、マッピングには何ら制約を必要としないが、式（３）に示すような簡単な形式で求めることはできない。そのため、ハードウェアで組んだ演算回路で上記の計算を実行することは極めて困難である。従って、計算機を用いて全ての受信信号点に対するＬＬＲを予め計算しておき、表の形式でＲＯＭに保持しておくことが必要となる。【００５２】
また、変調多値数が大きいと、受信信号点を表すビット数及び１つのシンボルに割り当てられているビット数が大きくなる。そのため、受信信号点座標を入力とし、シンボル毎のＬＬＲを全部出力するためには、ＬＬＲを記憶しておくためのＲＯＭの規模が膨大になり、事実上実現できないことになる。【００５３】
なお、２次元の変調方式を用いた回路の例として、例えば、資料「Product  Specification  AHA4541」（以下、文献Ａ）には、米国ＡＨＡ社のターボ積符号用のＬＳＩであるＡＨＡ４５４１が、２５６ＱＡＭまで対応可能であることが記載されている。しかし、そのＬＳＩ（ＡＨＡ４５４１）で用いているＬＬＲ算出方法については開示されていない。【００５４】
また、例えば、同米国ＡＨＡ社のターボ積符号用ＬＳＩであるＡＨＡ４５４０の資料「AHA  Application  Note  Non-Square  QAM  Implementation  for  aha4540」（非特許文献１）の４．１項には、ＬＬＲの計算プログラムが記載されている。しかし、ハードウェアで実行可能な演算方式、あるいは回路構成については開示されていない。【００５５】
また、ＬＬＲ算出を簡易演算で実現する方法として、例えば、特開２００２−３３０１８８「ＱＡＭ信号のビット対数尤度比演算の方法と装置」（特許文献１）に示されている方法がある。【００５６】
特許文献１に記載された技術は、ＤＳＰ（ディジタル信号処理ＬＳＩ）によるＬＬＲ定義式に基づいたＬＬＲの厳密な計算を行い、そのＬＬＲ計算の簡略化の方法を示したものである。一方、特許文献１記載の方法では、マッピングをグレイ符号化することで、その対称性を利用して、本来必要となる演算回数を大幅に削減することができる。【００５７】
しかし、グレイ符号化によるマッピングは１２８ＱＡＭ等の２の奇数乗の信号点数をもつ変調方式では実現できない。この点、特許文献１にも、その適用範囲がグレイ符号化（カルノマッピング）が可能な変調方式を用いる場合に限られることが示されている。また、特許文献１記載の方法においても、結局のところ、受信信号点の位置と「０」に対応する信号点及び「１」に対応する信号点との２乗距離の差分としてＬＬＲを求めており、なお演算が煩雑である。【００５８】
少なくとも、シンボル数が２の奇数乗となるＱＡＭ変調方式に対応したハードウェアで実現可能なＬＬＲ演算回路は存在していない。また、これと同様な構成による２の偶数乗ＱＡＭ変調方式での２乗距離計算を必要としないＬＬＲ演算回路も公知ではない。【００５９】
これに対し、本実施形態では、シンボル数が２の奇数乗となるＱＡＭ変調方式に対応できるとともに、シンボル数が２の偶数乗のＱＡＭに対しても、簡略化された回路構成を実現できるＬＬＲ演算回路を実現している。【００６０】
（シンボル数が２の偶数乗の場合における簡略化）
次に、受信信号のシンボル数が２の偶数乗である場合におけるＬＬＲ演算回路の回路構成の簡略化について説明する。このシンボル数が２の偶数乗である場合のＬＬＲ演算を実用的な回路規模で実現するためには、表の形式ではなく、所定の規則に基づいた演算回路を用いて構成することが必要になる。以下、上記のＬＬＲ演算を、精度を低下させることなく、大幅に簡略化する手法について説明する。【００６１】
まず、演算の簡略化のために、次の２つの仮定を置く。
仮定（ａ）：ビット誤りが発生する可能性があり、ＬＬＲ演算の対象とすべき領域は、異なるビットに対応する２つの信号点間だけであるとする。
仮定（ｂ）：２次元の信号であっても、１次元ずつ独立に計算することができるようなマッピングとする。
これら２つの仮定の意味と、それによる制約について以下に説明する。【００６２】
（ａ）の仮定は、信号点間隔を２ｄとすると、雑音の振幅が２ｄ以下であるということを意味する。例えば、１６ＱＡＭにおけるＬＬＲと受信信号点との位置関係の例を図４に示す。また、図４（ａ）は、Ｐｃｈ  ＭＳＢの場合のＬＬＲと受信信号点との位置関係の例を示す。また、図４（ｂ）は、Ｐｃｈ  ＬＳＢの場合のＬＬＲと受信信号点との位置関係の例を示す。【００６３】
図４（ａ）に示すように、Ｐｃｈ  ＭＳＢの場合、信号点はＰ０からＰ３までの４つある。図４（ａ）に示すように、Ｐｃｈ  ＭＳＢでは、信号点Ｐ１〜Ｐ２間においてビット値が０から１に変化する。この場合、受信信号点がＰ１とＰ２の間にあった場合、送信信号点はＰ１もしくはＰ２の可能性があり、受信信号点がＰ１に近いほど送信信号点がＰ１であった確率が高いと判断する。しかし、Ｐ０やＰ３であった可能性はないとする。【００６４】
図４（ａ）に示す例では、雑音の振幅がｄを越えたときビット誤りが発生するが、このビット誤りが発生する確率が０．０１程度以下である場合を考えると、正規分布に従う雑音の振幅が２ｄを越える確率は１×１０−６程度である。２ｄ以上の振幅をもつ雑音の影響を考慮しなければならないような状況では、既に振幅がｄから２ｄの間の雑音による誤りの発生が極めて多くなっており、もはや誤り訂正の利得がなくなっている。つまり、この場合、誤り訂正演算による誤り率の改善がない。【００６５】
また、ＬＬＲの定義に基づいて、全ての信号点の影響を考慮した計算を行っても、直近の信号点以外の信号点による影響は極めて小さく、３〜５ビット程度に量子化してしまうＬＬＲ値には反映されない。従って、（ａ）の仮定は、誤り訂正演算の精度を損なうものではない。【００６６】
以上のように、ビット誤りが発生する可能性があり、ＬＬＲによる確からしさの情報を必要とする区間は、異なるビットに対応する信号点間（２つの信号点間でビット値が０から１又は１から０に変化する区間）だけであり、その外側ではＬＬＲの値を最大値又は最小値に固定して考えることができる。また、受信信号点の位置によってＬＬＲの値を変える必要があるのは、０，１の判定しきい値をはさむ信号点間だけになる。【００６７】
次に（ｂ）の仮定について説明する。仮定（ｂ）の条件を実現するマッピングはグレイ符号化によるマッピングであり、本発明の実施形態が対象としている誤り訂正符号を使う場合、ビット誤り率を最良にするため一般的に採用されているマッピング方法である。例えば、ＡＨＡ社のターボ積符号用ＬＳＩであるＡＨＡ４５４１を記載した文献Ａにも、グレイ符号化のマッピングが記載されている。【００６８】
図５は、１６ＱＡＭのグレイ符号化マッピングを示す図である。マッピングがグレイ符号化されていると、Ｐｃｈのビットは縦（Ｑ軸方向）に並んでいるシンボルで共通になっている。よって、式（２）のｅｘｐ内の分子を、受信信号点に最も近い０，１のビットに対応したシンボルとの距離（Ａ，Ｂ）の２乗値に置き換えればよい。このとき、一般にはＱ軸方向のずれＣが存在するが、このずれＣは２つの距離に対し共通であるため、ＬＬＲの計算式（１）に代入すると消えてしまう。図６に示すように、２つの信号点を結ぶ水平な線分への受信信号点の正射影を点Ｒとし、０，１の信号点までの距離をそれぞれＡｐ，Ｂｐとすると、式（１）に代入された式（２）のｅｘｐ内の分子は、式（４）で表される。【００６９】
Ａ２−Ｂ２＝（Ａｐ２＋Ｃ２）−（Ｂｐ２＋Ｃ２）
＝Ａｐ２−Ｂｐ２                                              式（４）【００７０】
式（４）に示すように、結局、受信信号点の正射影（つまり受信信号の片チャネルの値）だけから、ＬＬＲを計算することができる。当然、Ｑｃｈについても、同じことが成り立つ。このように、ＬＬＲの計算は、２次元の変調方式であっても、２つの独立な１次元信号に分解することができれば、１次元で考えてよい。そのため、ＬＬＲは、受信信号点の座標から簡単な計算で求められることがわかる。【００７１】
多値ＱＡＭの場合は、ビットのレベル（ＭＳＢ，２ＳＢ，・・・，ＬＳＢ）により、０，１が割り当てられている信号点分布が異なる。そのため、ＬＬＲを計算しようとしているビットのレベルにより、計算回路を変更する必要があるが、ＬＬＲの値が変化する領域内だけで見ると、ビットのレベルは無関係である。よって、受信信号点の座標でＬＬＲが変化する部分の回路は共通になる。つまり、共通のＬＬＲ算出回路の出力を、変換する部分をビットのレベルにより変えればよい。【００７２】
以上、説明したように、２つの仮定（ａ），（ｂ）は、ＬＬＲの演算精度や装置実現の自由度に実質的な悪影響を与えず、ＬＬＲの計算手順を大幅に簡略化する効果がある。さらに、対象外の信号点の影響を考慮する必要がないため、受信信号点と信号点の相対的な位置関係とＬＬＲ値の関係は、ビットのレベル（ＭＳＢ，２ＳＢ，・・・，ＬＳＢ）に依存しなくなる。【００７３】
１６ＱＡＭのＰｃｈにおけるＬＬＲ値の様子を表す図４に示す。ＭＳＢでは１箇所（Ｐ１−Ｐ２間）で傾斜がある。また、ＬＳＢでは２箇所（Ｐ０−Ｐ１間、Ｐ２−Ｐ３間）で傾斜があり、それらの極性は逆である。傾斜の度合いは、ＭＳＢ，ＬＳＢとも同じである。なお、Ｑｃｈの場合も全く同様になる。【００７４】
なお、図４では、ビット「０」に対応するＬＬＲを最大値とし、ビット「１」に対応するＬＬＲを最小値としている。これは、受信信号点の位置を表す軟判定ビットの部分を２の補数表現と見たときに、そのＭＳＢがビットの硬判定値と一致するようにするためである。また、２の補数表現と見るのは、復号器でＬＬＲに基づいて数値演算を行う際に便利だからであり、本質的なものではない。また、ＬＬＲの極性は、周辺回路との整合を考慮して決めればよい。【００７５】
受信信号点の位置に応じてＬＬＲが変化する領域におけるＬＬＲ値は硬判定ビットの値によらず同じになるため、軟判定ビットのみを参照してＬＬＲの算出を行えばよい。よって、例えば、軟判定ビット数が５であっても、高々３２通りのＬＬＲしかない。この部分をＲＯＭを用いて作成しても回路規模は非常に小さくて済む。さらに、信号点間の位置とＬＬＲとが比例するような設定でよければ、受信信号の軟判定信号をそのままＬＬＲとすることができ、ＬＬＲ算出回路は不要となる。つまり、図１に示したＬＬＲ回路１０２は結線のみを用いて作成することができる。通常、この方法で十分な特性が得られる。ＬＬＲの利得を変えたい場合には、ＬＬＲを実際に作用させる復号器内部で乗算器を用いる等してＬＬＲの傾きを変えればよい。【００７６】
受信信号点の位置によってＬＬＲの値を固定値にすること、及びＬＬＲを反転することは、ＬＬＲ算出回路１０２の出力信号と、その出力信号を反転した信号と、固定値（最小値と最大値）とを選択回路１１０に入力しておけばよい。そして、選択回路１１０が、領域判定回路の出力に基づいて、それらの入力のいずれかを選択して出力すればよい。【００７７】
また、グレイ符号化のマッピングでは、ＰｃｈとＱｃｈとは全く同じであるから、２つの同じ回路をそれぞれＰｃｈ及びＱｃｈのチャネルに適用すればよい。【００７８】
以上の考察から、１６ＱＡＭのＬＬＲ演算回路を、図１及び図２に示すような構成で実現することができる。【００７９】
次に、ＬＬＲ演算回路の具体的な動作を説明する。図７は、ＬＬＲ演算回路がＬＬＲを算出する処理の一例を示す流れ図である。なお、以下の説明では、Ｐｃｈ側のＬＬＲを求める場合を説明するが、Ｑｃｈ側のＬＬＲを求める場合も同様である。すなわち、以下の説明において、領域検出回路１０１Ａを領域検出回路１０１Ｂと、ＬＬＲ回路１０２ＡをＬＬＲ回路１０２Ｂと、ＬＬＲ変換器１０３Ａ，１０４ＡをＬＬＲ変換器１０３Ｂ，１０４Ｂと、Ｐ軸をＱ軸と読み替えれば、Ｑｃｈ側のＬＬＲを求める場合が説明されたことになる。【００８０】
ＬＬＲを算出する処理において、まず、ＬＬＲ演算回路の領域検出回路１０１Ａは、受信信号点のＰ軸座標を表すビットのうち、硬判定ビットを入力する。次いで、領域検出回路１０１Ａは、入力した硬判定ビットに基づいて、受信信号点のＰ軸座標が存在する位相平面上の領域を検出する（ステップＳ１１）。そして、領域検出回路１０１Ａは、位相平面上の領域の検出結果をＬＬＲ変換器１０３Ａ，１０４Ａに出力する。【００８１】
ステップＳ１１では、領域検出回路１０１Ａは、具体的には、受信信号点のＰ軸座標が存在する位相平面上の領域が、（１）硬判定のしきい値を挟みＬＬＲが正の傾きで変化する領域、（２）硬判定のしきい値を挟みＬＬＲが負の傾きで変化する領域、（３）硬判定のしきい値を挟まずＬＬＲが最大値で変化しない領域、又は（４）硬判定のしきい値を挟まずＬＬＲが最小値で変化しない領域のいずれであるかを検出し、その検出結果を出力する。【００８２】
また、ＬＬＲ回路１０２Ａは、受信信号点のＰ軸座標を表すビットのうち、軟判定ビットを入力する。次いで、ＬＬＲ回路１０２Ａは、入力した軟判定ビットに基づいて、一次的なＬＬＲを算出する（ステップＳ１２）。そして、ＬＬＲ回路１０２Ａは、算出した一次的なＬＬＲをＬＬＲ変換器１０３Ａ，１０４Ａに出力する。【００８３】
ＬＬＲ変換器１０３Ａ，１０４Ａの選択回路１１０は、ＬＬＲ回路１０２Ａの出力信号（一次的なＬＬＲ）と、反転器１１１によって反転されたＬＬＲ回路１０２Ａの出力信号と、所定のＬＬＲ最大値と、所定のＬＬＲ最小値とを入力する。次いで、選択回路１１０は、領域検出回路１０１Ａの検出結果に基づいて、ＬＬＲ回路１０２Ａの出力信号、反転器１１１によって反転された出力信号と、所定のＬＬＲ最大値、又は所定のＬＬＲ最小値のいずれかを選択する（ステップＳ１３）。そして、選択回路１１０は、ステップＳ１３の選択結果を最終的なＬＬＲとして出力する（ステップＳ１４）。【００８４】
具体的には、選択回路１１０は、領域検出回路１０１Ａの検出結果が（１）硬判定のしきい値を挟みＬＬＲが正の傾きで変化する領域である場合には、ＬＬＲ回路１０２の出力信号をそのまま選択して出力する。また、選択回路１１０は、領域検出回路１０１Ａの検出結果が（２）硬判定のしきい値を挟みＬＬＲが負の傾きで変化する領域である場合には、反転器１１１によって反転されたＬＬＲ回路１０２Ａの出力信号を選択して出力する。また、選択回路１１０は、領域検出回路１０１Ａの検出結果が（３）硬判定のしきい値を挟まずＬＬＲが最大値で変化しない領域である場合には、所定のＬＬＲ最大値を選択して出力する。また、選択回路１１０は、領域検出回路１０１Ａの検出結果が（４）硬判定のしきい値を挟まずＬＬＲが最小値で変化しない領域である場合には、所定のＬＬＲ最小値を選択して出力する。【００８５】
上記のような処理によって、選択回路１１０は、２つ（０，１）の判定しきい値を挟み隣り合う信号点間の１次元で見た軟判定信号を、そのまま対数尤度比として算出する。また、選択回路１１０は、２つ（０，１）の判定しきい値を挟まない隣り合う信号点間の１次元で見た軟判定信号を、その信号点の位相平面上での位置により、所定の最大値又は所定の最小値に固定して対数尤度比として算出する。【００８６】
次に、特許文献１に記載された装置と本実施の形態で示したＬＬＲ演算回路との差異を説明する。特許文献１では、上記に示した仮定（ｂ）のみを用いてＬＬＲ算出を行っている。グレイ符号化されたマッピングは１次元で考えることができるという考えを用いている点では本実施の形態と共通するが、仮定（ａ）については考慮されていないため、特許文献１記載の装置ではＬＬＲを式（４）を用いて計算することになる。そのため、ＬＬＲを算出する際の演算量を十分に削減することはできない。本実施の形態では、仮定（ａ）の効果により、実質的に特性を劣化させることなく、特許文献１記載の装置よりさらに演算量を削減している。【００８７】
以上に示した演算方法を、１６ＱＡＭの場合を例にして以下に説明する。受信信号の座標は、硬判定ビットとその下位の軟判定ビットとを合わせて、ナチュラルコードで表現されているものとする（Ｐｃｈでは、左端が全て「０」、右端が全て「１」）。【００８８】
最初に、Ｐｃｈの硬判定ＭＳＢに対するＬＬＲについて説明する。ＰｃｈのＭＳＢは、信号点の右半分の８個で１であり、左半分の８個で０となっている（図５参照）。よって、そのＰｃｈのＭＳＢの値の判定しきい値となる箇所はＱ軸になる。【００８９】
受信信号点が、Ｑ軸のすぐ左側の信号点列より左にあれば、もはや送信信号が「１」であった可能性はなくなるので、ＬＬＲは最大値となる。逆に、受信信号点が、Ｑ軸のすぐ右側の信号点列より右にあれば、もはや送信信号が「０」であった可能性はなくなるので、ＬＬＲは最小値となる。受信信号点がＱ軸を挟む信号点間にあるときだけ、ＰｃｈＭＳＢに誤りが発生する可能性があるため、受信信号点の位置に応じたＬＬＲ値が必要となる。受信信号点がＱ軸に近いとき、確度が低い（０と１の確率が近い）ため、ＬＬＲの絶対値が小さくなる。Ｑ軸から離れるに従って、送信信号が「０」もしくは「１」であった確度が高くなるため、ＬＬＲの絶対値が大きくなる。【００９０】
軟判定ビットをＬＬＲとすると、ちょうど２の補数になっており、しきい値より大きいときが負の値になり、小さいときが正の値になる。このＭＳＢがビットの硬判定値と一致していることになる。図６は、軟判定ビットが３ビットである場合を示している。【００９１】
図８は、ＰｃｈのＭＳＢに対するＬＬＲ領域区分の例を示す説明図である。図８に示すように、ＰｃｈのＭＳＢに対するＬＬＲ領域区分には３つの領域があり、左から順にＬＬＲが最大値である領域５０１、ＬＬＲが正から負に変化する領域５０２、ＬＬＲが最小値である領域５０３である。【００９２】
また、ＰｃｈのＭＳＢと同様にして、ＱｃｈのＭＳＢに対するＬＬＲが定まる。【００９３】
次に、Ｐｃｈの２ＳＢ（2nd Significant Bit 、この場合ＬＳＢでもある）に対するＬＬＲについて説明する。Ｐｃｈの２ＳＢは、左の信号点の列から０，１，１，０となっており、判定のしきい値となる箇所が２箇所存在する。この２箇所（信号点間）で、ＭＳＢのときと同様にＬＬＲが変化する。この場合、左側のしきい値の箇所ではビットの並び順が０，１となっておりＭＳＢと同じであるが、右側のしきい値の箇所では１，０となっておりＭＳＢと向きが逆である。そのため、２つのしきい値の箇所でＬＬＲの極性を変える必要がある。【００９４】
ビットがともに１である信号点間では誤りが発生しないので、ＬＬＲを最小値（負の最大絶対値）にする。また、位相平面上において両外側の２列よりさらに外側にも誤りが発生しないので、ＬＬＲを最大値（正の最大絶対値）にする。（図４（ｂ）参照）【００９５】
図９は、Ｐｃｈの２ＳＢ（ＬＳＢ）に対するＬＬＲ領域区分の例を示す説明図である。図９に示すように、Ｐｃｈの２ＳＢ（ＬＳＢ）に対するＬＬＲ領域区分には５つの領域があり、左から順にＬＬＲが最大値である領域５５１、ＬＬＲが正から負に変化する領域５５２、ＬＬＲが最小値である領域５５３、ＬＬＲが負から正に変化する領域５５４、ＬＬＲが最大値である領域５５５である。【００９６】
また、Ｐｃｈの２ＳＢと同様にして、Ｑｃｈの２ＳＢに対するＬＬＲが定まる。【００９７】
なお、さらに多値の信号点数が２の偶数乗である変調方式（例えば、６４ＱＡＭ、２５６ＱＡＭ、・・・）に適用する場合には、上記と同様にして３ＳＢ以下を追加していけばよい。【００９８】
本実施の形態で示したＬＬＲ演算回路の回路構成では、変調多値数が上がっても、回路規模が大きく変わらない。よって、多値数が大きいほど、ＲＯＭを用いてＬＬＲ演算用の回路を実現する場合の回路構成と比べたときの回路規模削減率が大きくなる。そのため、変調方式によらず、大規模なＲＯＭを必要とすることなく、ＬＬＲ演算回路を実現することができる。従って、関連するＬＬＲ演算用の回路の構成に比べ高速化が容易である。【００９９】
以上のように、この実施の形態によれば、ＱＡＭを用いた通信システムにおいて、本来２次元で行われるＬＬＲの計算を１次元に分解し、かつ演算量を大幅に削減して実行できる。また、ＬＬＲの演算の全部又は大部分を論理演算器で構成できるので、大規模なＲＯＭを用いる必要がなく、変調方式やＬＬＲのビット精度にかかわらず、回路規模を小型化し低消費電力化できる。また、回路の動作速度を向上させることができ、その結果、大容量通信システムの実現が可能になる。従って、回路規模を小型化しつつ、ＬＬＲ算出の高速化を行うことができる。【０１００】
なお、図１及び図２に示すＬＬＲ演算回路を構成する構成要素（１０１Ａ，１０１Ｂ，１０２Ａ，１０２Ｂ，１０３Ａ，１０３Ｂ，１０４Ａ，１０４Ｂ）をハードウエアとして構築したが、これらの構成要素が実行する機能をソフトウエアであるプログラムとして構築し、このプログラムをコンピュータに実行させることにより、ＬＬＲ演算回路による処理を実行させるようにしてもよいものである。【０１０１】
実施の形態２．
次に、本発明の第２の実施の形態を図面を参照して説明する。第１の実施の形態では、シンボル数が２の偶数乗である場合を説明したが、本実施の形態では、シンボル数が２の奇数乗の場合について説明する。まず、ＬＬＲ演算回路の具体的な構成及び動作を説明する前に、シンボル数が２の奇数乗の場合のＬＬＲの計算方法について説明する。マッピングのグレイ符号化が可能なのは、信号点数が２の偶数乗の直交変調方式を用いる場合だけである。信号点数が２の奇数乗の変調方式（例えば、３２ＱＡＭや１２８ＱＡＭ）を用いる場合には、グレイ符号化を実現することはできない。【０１０２】
しかし、グレイ符号化の考え方を利用して、隣り合う信号点間のビット相違（ハミング距離）が２以上となる部分を極力少なくしたマッピングを作ることはできる。以下、本実施の形態では、これを準グレイ符号化と呼ぶ。【０１０３】
図１０は、３２ＱＡＭを用いた場合の準グレイ符号化のマッピングを示す図である。準グレイ符号化では、直交する２つのチャネルのＭＳＢ（最上位ビット）は、グレイ符号化になっている。また、多値数によってはＬＳＢ（最下位ビット）もグレイ符号化になっている。従って、これらのビットについては、信号点数が２の偶数乗の変調方式と同様に、１次元に分解して考えることができる。【０１０４】
グレイ符号化できていないビットについては、２次元的な配置になってしまうが、グレイ符号化の考え方を用いてマッピングを決定すると、同じビットのまとまりとして扱うことで、０，１判定のしきい値の数を減らすことができる。このような考え方で求めた３２ＱＡＭのマッピング例が図１０に示されている。図１０において、四角い領域で囲ってあるものがＭＳＢである。また、シンボル付近に位置しているものがＭＳＢ以外の３ビットである。【０１０５】
図１１は、３２ＱＡＭの３ＳＢ（３ビット中の左端）についてＬＬＲの領域の例を示す説明図である。図１１に示すように、３２ＱＡＭの３ＳＢでは、各領域がグレイ符号化の場合のように１つの方向だけで分離されておらず、Ｐ軸及びＱ軸の２つの方向に対して区分されている。図１１において、２つの方向に対して区分される領域が交わる部分６０５は、２つの方向の情報を考慮してＬＬＲを求める必要がある。以下、このような領域を特殊領域と呼ぶ。図１１に示すように、３２ＱＡＭの３ＳＢでは、各象限に１つずつ、位相平面上に４つの特殊領域が存在する。この特殊領域は、信号点あるいはビットとの関係でいくつか種類があり、その特殊領域の種類に応じてＬＬＲ算出処理の仕方が異なる。【０１０６】
図１２は、特殊領域の例を示す説明図である。図１２では、例として２種類の特殊領域が示されている。図１２（ａ）は、特殊領域の４隅にそれぞれ信号点が存在し、かつそれら信号点の４つのビットのうち３つのビットが同じである場合を示す。特殊領域は、硬判定ビットの１つ下位のビットにより、４つの領域に分けられるので、これら４つの領域に直交座標の象限と同じ番号を割り当てる（図１２（ｃ）参照）。【０１０７】
まず、受信信号点が象限１にある場合を考える。象限１と象限２との間ではビットが１で同じなので誤りは発生しない。しかし、象限１と象限４との間ではビットが１と０で異なるので誤りが発生する可能性があり、Ｑ軸方向の軟判定値がＬＬＲとなる。次に、象限２の場合には、象限１及び象限３とのいずれの間においてもビットが同じ１であるので誤りは発生せず、ＬＬＲは最小値である。次に、象限３の場合には、象限４との間でビットが１と０で異なるのでＰ軸方向の軟判定値がＬＬＲとなる。【０１０８】
さらに、象限４の場合には、象限１及び象限３とのいずれの間においてもビットが１と０で異なるので、Ｐ軸方向及びＱ軸方向の軟判定値から２つのＬＬＲを求める。そして、その求めた２つのＬＬＲのうち、絶対値の小さい方（誤りの可能性の高い方）を選択してＬＬＲとする。【０１０９】
図１２（ｂ）は、特殊領域の３つの隅の箇所にのみ信号点が存在する場合を示す。なお、特殊領域内の区分の分け方は、図１２（ａ）に示した方法と同じとする。受信信号点が象限１内に存在する場合と象限３内に存在する場合には、２つの方向が考えられるので、２つのＬＬＲの絶対値が小さい方を選択する。また、存在しない信号点からの影響はないため、受信信号点が象限２内に存在する場合と象限４内に存在する場合には、信号点が存在する一方向だけについてＬＬＲを求める。【０１１０】
以上の内容をまとめると、どの特殊領域であっても、以下に示す規則に従って、その領域内の４つもしくは３つの象限内の信号処理内容を定めることができる。
（規則１）：二方向（Ｐ軸方向及びＱ軸方向）のビットが同じであれば、ＬＬＲは最大値もしくは最小値とする。
（規則２）：一方向（Ｐ軸方向又はＱ軸方向）のみビットが異なる場合であれば、ビットが異なる方向のＬＬＲを選択する。
（規則３）：二方向（Ｐ軸方向及びＱ軸方向）ともビットが異なる場合であれば、２つのＬＬＲ絶対値が小さい方をＬＬＲとして選択する。
（規則４）：信号点がない方向については、ビット誤りの可能性なし。
（規則５）：受信信号点が信号点のない領域内に存在する場合、Ｐ軸方向とＱ軸方向とのうち、どちらか絶対値が小さい方のＬＬＲを選択する。【０１１１】
領域の区分は異なるが、４ＳＢ及び５ＳＢ（ＬＳＢ）にも同じ考え方を適用することにより、特殊領域のＬＬＲを求めることができる。よって、グレイ符号化が可能な（２つのチャネルの）ＭＳＢと併せて、全てのビットのＬＬＲを演算回路で求めることができる。【０１１２】
以上に説明したように、３２ＱＡＭでは特殊領域が存在し、硬判定ビットの１つ下のビットを用いて領域判定を行う必要があるため、３２ＱＡＭを用いる場合のＬＬＲ演算回路は、図１３及び図１４に示すように構成することができる。【０１１３】
図１３は、ＬＬＲ演算回路の他の構成例を示すブロック図である。また、図１４は、ＬＬＲ変換器１０４Ｃ，１０４Ｄ，１０４Ｅの他の構成例を示すブロック図である。図１４に示すように、本実施の形態では、ＬＬＲ演算回路は、準グレイ符号化した符号器出力ビットのうち完全にグレイ符号化されたビットのみを含む通常領域について、ＬＬＲを算出する通常領域の処理回路と、準グレイ符号化した符号器出力ビットのうち完全にグレイ符号化されていないビットを含む特殊領域について、ＬＬＲを算出する特殊領域の処理回路とを含む。【０１１４】
以下、図１３及び図１４に示すＬＬＲ演算回路の動作について説明する。まず、ＭＳＢ（Ｐ／Ｑ  ２ｂｉｔ）では、グレイ符号で表されるため、ＬＬＲ演算回路の動作は、１６ＱＡＭの場合と同様である。【０１１５】
次に、３−５ＳＢ（３ｂｉｔ）では、通常領域の処理を行う場合、ＬＬＲ演算回路は、（１）ＬＬＲの最大値（固定値）を出力したり、（２）ＬＬＲの最小値（固定値）を出力したり、（３）ＬＬＲの傾きが＋である場合ＬＬＲをそのまま出力したり、又は（４）ＬＬＲの傾きが−である場合ＬＬＲの全ビットを反転した信号を生成して出力する。この場合、ＬＬＲは、Ｐ方向のものとＱ方向のものとがある。ＬＬＲ演算回路は、領域検出回路２０１の領域判定結果（２ｂｉｔ）に基づいて、（１）〜（４）のうちのいずれかの出力を選択する。【０１１６】
なお、この場合に、領域判定結果（ＲＥＧ＿Ｎ）とは、隣接する４つの信号点で囲まれた１つの領域を特定する精度を示すものである。また、ＬＬＲとは、受信信号点を表すビットのうち、軟判定部分のみを表す情報である。【０１１７】
特殊領域の処理を行う場合、ＬＬＲ演算回路は、（１）絶対値の最大値（正の場合と負の場合とがある。なお、極性はビット列（３−５ＳＢ）で定まる）を出力したり、（２）必ずＰ方向のＬＬＲを出力したり、（３）必ずＱ方向のＬＬＲを出力したり、（４）ＬＬＲ絶対値比較器を用いて、Ｐ方向のＬＬＲとＱ方向のＬＬＲとの絶対値が小さい方（ｍｉｎ（｜Ｐ｜，｜Ｑ｜））を出力する。この場合、ＬＬＲ演算回路は、領域検出回路２０１による特殊領域内部の象限判定結果（ＲＥＧ＿Ｓ）に基づいて、（１）〜（４）のうちのいずれかの出力を選択する。なお、選択信号は、４箇所の特殊領域に各４象限あるので、４ｂｉｔである。また、出力（２）〜（４）は、極性が逆の場合もある。【０１１８】
また、特殊領域はビット列３−５ＳＢごとに異なるので、同じ受信信号点に対し領域判定の出力はビット列ごとに異なる。また、ＬＬＲ演算回路は、通常領域と特殊領域との区分信号により、２つの結果（通常領域の処理回路の出力と特殊領域の処理回路の出力）のいずれかを選択して出力する。この場合、ＬＬＲ演算回路によって選択されなかった方の出力は、どのような信号が出力されていてもよい。【０１１９】
領域判定回路（領域検出回路２０１）は、グレイ配置になっているビット列用のＤＥＴ１と、グレイ配置になっていないビット列用のＤＥＴ２の２種類の回路を含む。また、ＤＥＴ２は、通常領域用のＲＥＧ＿Ｎと、特殊領域用のＲＥＧ＿Ｓと、通常領域と特殊領域とを区分するＲＥＧ＿Ｎ／Ｓの３種類の信号を出力する。【０１２０】
なお、本実施の形態に示した回路設計は一例であり、実際の回路設計においては、本実施の形態で示したＬＬＲ演算回路以外のＬＬＲ演算回路の実現方法が多数存在する。本実施の形態ここでは、必要な信号処理が判りやすいように通常領域と特殊領域との場合を分けて説明したものである。【０１２１】
なお、さらに多値の信号点数が２の奇数乗である変調方式（例えば、１２８ＱＡＭ、５１２ＱＡＭ、・・・）に適用する場合には、上記と同様の考え方でグレイ符号化できないビット列のＬＬＲ領域を設定すればよい。１２８ＱＡＭ以上の変調方式（例えば５１２ＱＡＭ）では、ＬＳＢ（２ビット）もグレイ符号化が可能となり、３２ＱＡＭより簡単な回路で実現が可能である。【０１２２】
本実施の形態で示したＬＬＲ演算回路の回路構成では、変調多値数が上がっても、回路規模が大きく変わらない。よって、多値数が大きいほど、ＲＯＭを用いてＬＬＲ演算用の回路を実現する場合の回路構成と比べたときの回路規模削減率が大きくなる。そのため、変調方式によらず、大規模なＲＯＭを必要とすることなく、ＬＬＲ演算回路を実現することができる。従って、関連するＬＬＲ演算用の回路の構成に比べ高速化が容易である。【０１２３】
なお、図１３及び図１４に示すＬＬＲ演算回路を構成する構成要素（１０２Ａ，１０２Ｂ，，２０１，１０３Ａ，１０３Ｂ，１０４Ｃ，１０４Ｄ，１０４Ｅ，１１２，１１３，１１４）をハードウエアとして構築したが、これらの構成要素が実行する機能をソフトウエアであるプログラムとして構築し、このプログラムをコンピュータに実行させることにより、ＬＬＲ演算回路による処理を実行させるようにしてもよいものである。【０１２４】
以上のように、本実施の形態によれば、準グレイ符号化を行うことによって、２の奇数乗の信号点を有するＱＡＭを用いる場合であっても、回路規模を小型化しつつ、ＬＬＲ算出の高速化を行うことができる。【０１２５】
なお、上記の各実施の形態で示したＬＬＲ演算回路は、軟判定信号の反復復号を行う誤り訂正符号とその復号器に適用できる。このような符号として現在知られている例としては、ターボ（畳み込み）符号や、ターボ積符号（ＴＰＣ：Turbo  Product  Code）、ＬＤＰＣ（Low-Density  Parity-Check）符号がある。【０１２６】
また、上記の各実施の形態で示したＬＬＲ演算回路を用いれば、ＬＬＲを等化器入力のメトリックとして用いることができる。そのため、上記の各実施の形態で示したＬＬＲ演算回路は、誤り訂正符号復号器以外にも、最尤系列推定による等化器の入力信号としてのＬＬＲ演算回路としても用いることができる。【０１２７】
また、上記の各実施の形態において、ＬＬＲ演算回路は、２つ（０，１）の判定しきい値を挟み隣り合う信号点間の１次元で見た軟判定信号を入力し、予め計算した対数尤度比を出力するＲＯＭ、又はこれに相当する論理回路で構成した対数尤度比出力回路を備えてもよい。そして、対数尤度比出力回路を全ての受信信号点で共用し、受信信号点の位相平面上での位置によって、ＬＬＲの出力を固定値に置き換えて出力してもよい。【０１２８】
次に、本発明の他の実施形態について説明する。
対数尤度比演算回路は、ビットとシンボルの対応関係を、ビット誤り率が最小となるように設定してもよいものである。また、対数尤度比演算回路は、変調方式が２の偶数乗の信号点を持つときのビットとシンボルの対応関係をグレイ配置としてもよいものである。また、対数尤度比演算回路は、変調方式が２の奇数乗の信号点を持つときのビットとシンボルの対応関係を、ビット誤り率が最小となる準グレイ配置としてもよいものである。また、対数尤度比演算回路は、対数尤度比を算出するための演算の全部、または大部分を、受信信号点座標の情報を用いた論理演算によって実行してもよいものである。【０１２９】
また、対数尤度比演算回路は、対数尤度比が変化する領域の対数尤度比として、２ＣＨで表される受信信号点座標の情報のうちの１ＣＨの軟判定ビットの部分をそのまま、または反転して出力するものであってもよい。また、対数尤度比演算回路は、対数尤度比が変化しない領域の対数尤度比として、対数尤度比の最大値、または最小値を出力するものであってもよいものである。また、対数尤度比演算回路は、２ＣＨで表される受信信号点座標の情報のうちの１ＣＨの硬判定ビットの情報だけをもとに領域判定することができない領域が存在する場合、請求項１に記載の条件のもとで、ビット誤りが発生しない領域においては、対数尤度比の最大値もしくは最小値を出力し、ビット誤りが発生する可能性のある領域においては、２ＣＨのうちの、より尤度の低いＣＨの軟判定ビットを出力するものであってもよいものである。【０１３０】
また、対数尤度比演算回路において、対数尤度比の選択は、２ＣＨで表される受信信号点座標の情報のうちの１ＣＨの硬判定ビットの情報をもとに領域判定した結果を用いるものであってもよいものである。また、対数尤度比演算回路において、対数尤度比の選択は、２ＣＨで表される受信信号点座標の情報のうちの１ＣＨの硬判定ビットの情報だけをもとに領域判定することができない領域が存在する場合、硬判定の１つ下位のビットまで参照して領域判定した結果を用いるものであってもとよいものである。また、対数尤度比演算回路において、対数尤度比は、軟判定ビットからそれ以外の値に変換するものであってもよいものである。【０１３１】
本発明の実施形態による対数尤度比（ＬＬＲ）演算回路は、予め作成した表を参照するのではなく、実時間での演算で受信信号点座標から直接ＬＬＲを求める。そのような構成により、ＲＯＭを用いて回路を構成する場合と比べて、回路規模が極めて小さくて済み、かつ高速動作を実現できる。また、本発明の実施形態による対数尤度比演算回路は、２次元の受信信号点座標を２つの１次元信号に分解して、シンボルに割り当てられたビット毎に並列にＬＬＲの演算を実行する。そのため、対数尤度比演算回路は、選択回路、大小比較器及び反転器のような小規模で遅延の小さい回路要素を用いて実現できる。従って、本来２次元である受信信号点の座標を２つの１次元の信号に分解して扱うことで、回路構成を簡略化している。また、本発明の実施形態による対数尤度比演算回路に適用可能な変調方式は、シンボル数に制約条件がない。また、誤り訂正復号特性に影響がない範囲でＬＬＲ自体を簡略化しているため、２乗距離演算を必要としない。【０１３２】
以上、実施形態（及び実施例）を参照して本願発明を説明したが、本願発明は上記実施形態（及び実施例）に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。【０１３３】
この出願は２００６年９月２９日に出願された日本出願特願２００６−２６６５２３を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【産業上の利用可能性】
【０１３４】
本発明は、直交多値変調方式（直交振幅変調方式）を用いた通信システムに適用され、誤り訂正復号器や等化器の入力信号となる対数尤度比を算出するＬＬＲ算出回路に適用できる。
【図面の簡単な説明】
【０１３５】
【図１】本発明による対数尤度比演算回路（ＬＬＲ演算回路）の構成の一例を示すブロック図である。
【図２】ＬＬＲ変換器の回路構成の一例を示すブロック図である。
【図３】ＢＰＳＫにおけるＬＬＲと受信信号点との位置関係を示す説明図である。
【図４】１６ＱＡＭにおけるＬＬＲと受信信号点との位置関係の例を示す説明図である。
【図５】１６ＱＡＭのグレイ符号化マッピング（硬判定ビットのマッピング）を示す説明図である。
【図６】軟判定ビットが３ビットである場合の例を示す説明図である。
【図７】ＬＬＲ演算回路がＬＬＲを算出する処理の一例を示す流れ図である。
【図８】ＰｃｈのＭＳＢに対するＬＬＲ領域区分の例を示す説明図である。
【図９】Ｐｃｈの２ＳＢ（ＬＳＢ）に対するＬＬＲ領域区分の例を示す説明図である。
【図１０】３２ＱＡＭを用いた場合の準グレイ符号化のマッピングを示す説明図である。
【図１１】３２ＱＡＭの３ＳＢ（３ビット中の左端）についてＬＬＲの領域の例を示す説明図である。
【図１２】シンボル数が２の奇数乗の変調方式を用いる場合に存在する特殊領域の例を示す説明図である。
【図１３】ＬＬＲ演算回路の他の構成例を示すブロック図である。
【図１４】ＬＬＲ変換器の他の構成例を示すブロック図である。
【符号の説明】
【０１３６】
１０１Ａ，１０１Ｂ  領域検出回路
１０２Ａ，１０２Ｂ  ＬＬＲ回路
１０３Ａ，１０３Ｂ，１０４Ａ，１０４Ｂ  ＬＬＲ変換器
１１０  選択回路
１１１  反転器
【図１】
2008038749.tif 000006
【図２】
2008038749.tif 000007
【図３】
2008038749.tif 000008
【図４】
2008038749.tif 000009
【図５】
2008038749.tif 000010
【図６】
2008038749.tif 000011
【図７】
2008038749.tif 000012
【図８】
2008038749.tif 000013
【図９】
2008038749.tif 000014
【図１０】
2008038749.tif 000015
【図１１】
2008038749.tif 000016
【図１２】
2008038749.tif 000017
【図１３】
2008038749.tif 000018
【図１４】
2008038749.tif 000019
【手続補正書】
【提出日】平成20年9月4日(2008.9.4)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
【特許文献１】特開２００２−３３０１８８号公報
【非特許文献１】「AHA Application  Note Non-Square  QAM  Implementation  for  AHA  4540」，ＡＨＡ社
【国際調査報告】
2008038749.tif 000020
2008038749.tif 000021
2008038749.tif 000022
2008038749.tif 000023