【手続補正書】
【提出日】平成15年1月30日(2003.1.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シンクロナスメモリデバイスからのデータ出力がｘ個の連続したクロックサイクルにわたって行われるように、読み出しバースト長のサイクル数ｘを設定するステップと、
レジスタの読み出し処理を開始し、内部レジスタに格納されたデータを読み出すステップと、
前記内部レジスタに格納されたデータをｘ個の連続したクロックサイクルにわたって外部データ接続端子に出力するステップと
を含むことを特徴とするシンクロナスメモリデバイスにおける処理を実行する方法。
【請求項２】
請求項１記載の方法において、さらに、
前記レジスタの読み出し処理を開始してからｙ個のクロックサイクルが経過した後に前記内部レジスタに格納された前記データが出力されるように、クロックレイテンシのサイクル数ｙを設定するステップを含むことを特徴とするシンクロナスメモリデバイスにおける処理を実行する方法。
【請求項３】
請求項１記載の方法において、前記内部レジスタが、処理データ、ステータスデータ、製造元識別データ、または、メモリデバイス識別データを保持することを特徴とするシンクロナスメモリデバイスにおける処理を実行する方法。
【請求項４】
読み出しレジスタコマンドを受取るステップと、
前記読み出しレジスタコマンドに応じてｘ個のクロックサイクルにわたって前記シンクロナスメモリデバイスからレジスタデータを出力するステップを含むことを特徴とするシンクロナスデバイスにおける処理を実行する方法。
【請求項５】
請求項４記載の方法において、前記シンクロナスメモリデバイスが、不揮発性メモリセルを有するシンクロナスフラッシュメモリデバイスであることを特徴とするシンクロナスメモリデバイスにおける処理を実行する方法。
【請求項６】
請求項４記載の方法において、前記レジスタデータは、前記読み出しレジスタコマンドを受取ってからｙ個のクロックサイクルが経過した後に出力されることを特徴とするシンクロナスメモリデバイスにおける処理を実行する方法。
【請求項７】
請求項４記載の方法において、前記レジスタデータが、処理データ、ステータスデータ、製造元識別データ、または、メモリデバイス識別データを含むことを特徴とするシンクロナスメモリデバイスにおける処理を実行する方法。
【請求項８】
請求項４記載の方法において、クロックサイクル数ｘが、２、４、８、１６のいずれかであることを特徴とするシンクロナスメモリデバイスにおける処理を実行する方法。
【請求項９】
プロセッサからシンクロナスメモリデバイスにレジスタ読み出しコマンドを転送するステップと、
第１のクロックサイクルにおいて、前記メモリデバイスの入力でレジスタ読み出しコマンドを受取るステップと、
メモリレジスタに格納されたレジスタデータを読み出すステップと、
前記シンクロナスメモリデバイスのデータ通信接続端子に複数のクロックサイクルにわたって前記レジスタデータを出力するステップとを含み、
前記レジスタデータの出力は、前記レジスタ読み出しコマンドを受取ってから所定のクロックレイテンシの期間が経過した後に行われることを特徴とするシンクロナスメモリデバイスにおけるレジスタデータを読み出す方法。
【請求項１０】
請求項９記載の方法において、前記レジスタデータが、処理データ、ステータスデータ、製造元識別データ、または、メモリデバイス識別データを含むことを特徴とするシンクロナスメモリデバイスにおけるレジスタデータを読み出す方法。
【請求項１１】
請求項９記載の方法において、さらに、
前記シンクロナスメモリデバイスのバースト長を設定し、前記レジスタデータが出力されるクロックサイクル数を定義するステップと、
クロックレイテンシの期間を設定するステップと
を含むことを特徴とするシンクロナスメモリデバイスにおけるレジスタデータを読み出す方法。
【請求項１２】
請求項１１記載の方法において、前記バースト長のクロックサイクル数が、２、４、８、１６のいずれかであることを特徴とするシンクロナスメモリデバイスにおけるレジスタデータを読み出す方法。
【請求項１３】
請求項９記載の方法において、前記シンクロナスメモリデバイスが、不揮発性メモリセルを有するシンクロナスフラッシュメモリデバイスであることを特徴とするシンクロナスメモリデバイスにおけるレジスタデータを読み出す方法。
【請求項１４】
シンクロナスメモリデバイスのアレイに対して書き込み処理を実行するステップと、
前記書き込み処理の実行中に、プロセッサから前記メモリデバイスにレジスタ読み出しコマンドを転送するステップと、
第１のクロックサイクルにおいて、前記メモリデバイスの入力でレジスタコマンドを受取るステップと、
メモリレジスタに格納されたレジスタデータを読み出すステップと、
前記シンクロナスメモリデバイスのデータ通信接続端子に複数のクロックサイクルにわたって前記レジスタデータを出力するステップとを含み、
前記レジスタデータの出力は、前記レジスタ読み出しコマンドを受取ってから所定のクロックレイテンシの期間が経過した後に行われることを特徴とするシンクロナスメモリデバイスにおける処理を実行する方法。
【請求項１５】
請求項１４記載の方法において、前記レジスタデータが、前記メモリデバイスの書き込みステータスを示すことを特徴とするシンクロナスメモリデバイスにおける処理を実行する方法。
【請求項１６】
請求項１４記載の方法において、さらに、
前記シンクロナスメモリデバイスのバースト長を設定し、前記レジスタデータが出力されるクロックサイクル数を定義するステップと、
クロックレイテンシの期間を設定するステップと
を含むことを特徴とするシンクロナスメモリデバイスにおける処理を実行する方法。
【請求項１７】
メモリセルのアレイと、
データレジスタと、
クロック信号入力接続端子と、
レジスタ読み出しコマンドに応じて前記データレジスタからのデータを出力接続端子に出力する制御回路とを含むシンクロナスメモリデバイスにおいて、
前記制御回路は、プログラムされた読み出しバースト長の値に基づいて所定数のクロックサイクルにわたって前記データを出力することを特徴とするシンクロナスメモリデバイス。
【請求項１８】
請求項１７記載のシンクロナスメモリデバイスにおいて、前記メモリセルが不揮発性であることを特徴とするシンクロナスメモリデバイス。
【請求項１９】
請求項１７記載のシンクロナスメモリデバイスにおいて、前記データレジスタがステータスレジスタであり、前記データが前記メモリデバイスの書き込みステータスを示すことを特徴とするシンクロナスメモリデバイス。
【請求項２０】
請求項１７記載のシンクロナスメモリデバイスにおいて、前記制御回路は、前記読み出しレジスタコマンドが発行されてから所定のクロックレイテンシの期間が経過した後、前記出力接続端子に前記データを出力することを特徴とするシンクロナスメモリデバイス。
【請求項２１】
プロセッサと、
前記プロセッサに接続された前記不揮発性メモリデバイスとを含む処理システムにおいて、
メモリセルのアレイと、
ステータスレジスタと、
クロック信号入力接続端子と、
レジスタ読み出しコマンドに応じて前記ステータスレジスタからのデータを出力接続端子に出力する制御回路とを含み、
前記制御回路は、プログラムされた読み出しバースト長の値に基づいて所定数のクロックサイクルにわたって前記データを出力することを特徴とする処理システム。
【請求項２２】
請求項２１記載の処理システムにおいて、前記制御回路は、前記読み出しレジスタコマンドが発行されてから所定のクロックレイテンシの期間が経過した後、前記出力接続端子に前記データを出力することを特徴とするシンクロナスメモリデバイス。