【手続補正書】
【提出日】平成16年10月6日(2004.10.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリセルがマトリクス状に配列され、かつ、第１信号電極と、該第１信号電極と交差する方向に配列された第２信号電極と、少なくとも前記第１信号電極と前記第２信号電極との交差領域に配置された強誘電体層と、を含むメモリセルアレイを有し、
前記第１信号電極と前記第２信号電極の間に印加される電圧の絶対値の最大値をＶｓとした時、前記第１信号電極、前記第２信号電極、及び前記強誘電体層より成る強誘電体キャパシタの分極値Ｐが、印加電圧を＋Ｖｓから−１／３Ｖｓとした時０．１Ｐ（＋Ｖｓ）＜Ｐ（−１／３Ｖｓ）であり、かつ、印加電圧を−Ｖｓから＋１／３Ｖｓとした時０．１Ｐ（−Ｖｓ）＞Ｐ（＋１／３Ｖｓ）の範囲にある、強誘電体メモリ装置。
【請求項２】
請求項１において、
前記強誘電体層は、少なくともＳｒ、Ｂｉ、ＮｂおよびＯの構成元素を有する化合物を含む、強誘電体メモリ装置。
【請求項３】
請求項２において、
前記化合物は、化学式ＳｒＢｉｘＮｂｙＯｚにて表わされ、ｘ＝１．５〜２．５、ｙ＝１．５〜２．５、ｚ＝７〜１１である、強誘電体メモリ装置。
【請求項４】
請求項２において、
前記化合物は、化学式ＳｒＢｉx（ＴａｗＮｂ1−ｗ）ｙＯｚにて表わされ、ｘ＝１．５〜２．５、ｙ＝１．５〜２．５、ｚ＝７〜１１、ｗ＝０〜０．９である、強誘電体メモリ装置。
【請求項５】
請求項１において、
前記強誘電体層は、９０°ドメインを持たない化合物を含む、強誘電体メモリ装置。
【請求項６】
請求項１または５において、
前記強誘電体層は、タングステンブロンズ構造の結晶構造を有する化合物を含む、強誘電体メモリ装置。
【請求項７】
請求項６において、
前記化合物は、Ｂａ、Ｎａ、Ｎｂ、Ｏ、Ｋ、Ｌｉ、および、Ｓｒのうちの少なくとも１つの元素を含む、強誘電体メモリ装置。
【請求項８】
請求項６または７において、
前記化合物は、Ｂａ２ＮａＮｂ５Ｏ１５である、強誘電体メモリ装置。
【請求項９】
請求項８において、
前記Ｂａのサイトの一部が、ＬａおよびＬｉのうちの少なくとも一方の元素によって置換されている、強誘電体メモリ装置。
【請求項１０】
請求項６または７において、
前記化合物は、Ｋ３Ｌｉ２Ｎｂ５Ｏ１５である、強誘電体メモリ装置。
【請求項１１】
請求項６または７において、
前記化合物は、（Ｓｒ，Ｂａ）Ｎｂ２Ｏ６である、強誘電体メモリ装置。
【請求項１２】
請求項５〜１１のいずれかにおいて、
前記化合物を用いた前記強誘電体層は、広角法によるＸＲＤ回折線における最強ピークが（００１）面にあるものである、強誘電体メモリ装置。
【請求項１３】
請求項１において、
前記強誘電体層は、少なくともＰｂ、Ｔｉ、Ｏの構成元素から成る化合物を含む、強誘電体メモリ装置。
【請求項１４】
請求項１３において、
前記強誘電体層は、単相の化合物からなる、強誘電体メモリ装置。
【請求項１５】
請求項１において、
前記強誘電体層は、少なくともＰｂ、Ｔｉ、Ｚｒ、Ｏの構成元素から成る化合物を含む、強誘電体メモリ装置。
【請求項１６】
請求項１５において、
前記化合物は、化学式Ｐｂｘ（Ｚｒ1−ｙＴｉｙ）Ｏｚにて表わされ、
ｘ＝０．９〜１．３、ｙ＝０．６〜１．０、ｚ＝２．８〜３．４の範囲にある、強誘電体メモリ装置。
【請求項１７】
請求項１６において、
前記化合物の結晶構造が正方晶系に属する、強誘電体メモリ装置。
【請求項１８】
請求項１６または１７において、
前記化合物を用いた前記強誘電体層は、広角法によるＸＲＤ回折線における最強ピークが（００１）面にある、強誘電体メモリ装置。
【請求項１９】
請求項１〜１８のいずれかにおいて、
選択された前記メモリセルに対する情報の書き込みは、該メモリセルにおける第１信号電極と第２信号電極との間に、書き込み電圧を印加することにより行われ、
前記書き込み電圧の絶対値は、前記強誘電体キャパシタの残留分極が飽和する飽和電圧の絶対値未満である、強誘電体メモリ装置。
【請求項２０】
請求項１９において、
選択された前記メモリセルに対する情報の読み出しは、該メモリセルにおける第１信号電極と第２信号電極との間に、読み出し電圧を印加することにより行われ、
前記読み出し電圧の絶対値は、飽和電圧の絶対値未満である、強誘電体メモリ装置。
【請求項２１】
請求項２０において、
前記書き込み電圧の絶対値と、前記読み出し電圧の絶対値とは、同一である、強誘電体メモリ装置。
【請求項２２】
請求項１〜１８のいずれかにおいて、
選択された前記メモリセルに対する情報の書き込みは、該メモリセルにおける第１信号電極と第２信号電極との間に、書き込み電圧を印加することにより行われ、
選択された前記メモリセルに対する情報の読み出しは、該メモリセルにおける第１信号電極と第２信号電極との間に、読み出し電圧を印加することにより行われ、
前記書き込み電圧をＶｓとし、前記読み出し電圧を＋Ｖｓまたは−Ｖｓとした場合、
前記｜Ｖｓ｜は、前記強誘電体キャパシタの残留分極が飽和する飽和電圧の絶対値未満である、強誘電体メモリ装置。
【請求項２３】
請求項１において、
選択された前記メモリセルに対する情報の書き込みは、該メモリセルにおける第１信号電極と第２信号電極との間に、書き込み電圧を印加することにより行われ、
前記書き込み時には、選択されない前記メモリセルには所定の電圧が印加され、
選択された前記メモリセルに対する情報の読み出しは、該メモリセルにおける第１信号電極と第２信号電極との間に、読み出し電圧を印加することにより行われ、
前記読み出し時には、選択されない前記メモリセルには所定の電圧が印加される、強誘電体メモリ装置。
【請求項２４】
請求項２３において、
前記書き込み時には、選択されない前記メモリセルに印加される所定の電圧の絶対値は、前記書き込み電圧の絶対値の１／２である、強誘電体メモリ装置。
【請求項２５】
請求項２３または２４において、
前記読み出し時には、選択されない前記メモリセルに印加される所定の電圧の絶対値は、前記読み出し電圧の絶対値の１／２である、強誘電体メモリ装置。
【請求項２６】
請求項２３または２５において、
前記書き込み時には、選択されない前記メモリセルに印加される所定の電圧の絶対値は、前記書き込み電圧の絶対値の１／３である、強誘電体メモリ装置。
【請求項２７】
請求項２３、２４、または２６において、
前記読み出し時には、選択されない前記メモリセルに印加される所定の電圧の絶対値は、前記読み出し電圧の絶対値の１／３である、強誘電体メモリ装置。
【請求項２８】
請求項２３〜２７のいずれかにおいて、
前記書き込み電圧の絶対値は、前記強誘電体キャパシタの残留分極が飽和する飽和電圧の絶対値未満である、強誘電体メモリ装置。
【請求項２９】
請求項２３〜２８のいずれかにおいて、
前記読み出し電圧の絶対値は、前記強誘電体キャパシタの残留分極が飽和する飽和電圧の絶対値未満である、強誘電体メモリ装置。
【請求項３０】
請求項２３〜２９のいずれかにおいて、
前記書き込み電圧の絶対値と、前記読み出し電圧の絶対値とは同一である、強誘電体メモリ装置。
【請求項３１】
請求項２３〜２７のいずれかにおいて、
前記書き込み電圧を±Ｖｓとし、前記読み出し電圧を＋Ｖｓまたは−Ｖｓとした場合、
前記｜Ｖｓ｜は、強誘電体キャパシタの残留分極が飽和する飽和電圧の絶対値未満である、強誘電体メモリ装置。
【請求項３２】
請求項１〜３１のいずれかにおいて、
前記強誘電体キャパシタの分極値Ｐに関して、
前記印加電圧を＋Ｖｓから−１／３Ｖｓとした時、Ｐ（０Ｖ）／Ｐ（Ｖｓ）は０．６より大きく、
前記印加電圧を−Ｖｓから＋１／３Ｖｓとした時、Ｐ（０Ｖ）／Ｐ（−Ｖｓ）は０．６より大きい、強誘電体メモリ装置。
【請求項３３】
請求項１〜３２のいずれかにおいて、
前記メモリセルアレイが、周辺回路と共に同一基板上に集積化されている、強誘電体メモリ装置。
【請求項３４】
請求項１〜３３のいずれかにおいて、
前記メモリセルに対して、選択的に情報の書き込みもしくは読み出しを行うための周辺回路部を有し、
前記メモリセルアレイと前記周辺回路部とは、異なる層に配置されている、強誘電体メモリ装置。
【請求項３５】
請求項３４において、
少なくとも前記周辺回路部の配線がＣｕまたはＣｕを主成分とする合金で形成されている、強誘電体メモリ装置。
【請求項３６】
請求項１〜３５において、
前記強誘電体層は、選択的に形成されている、強誘電体メモリ装置。
【請求項３７】
請求項３６において、
前記強誘電体層は、前記第１電極に沿って形成されている、強誘電体メモリ装置。
【請求項３８】
請求項３６または３７において、
前記強誘電体層は、前記第２電極に沿って形成されている、強誘電体メモリ装置。
【請求項３９】
請求項３６において、
前記強誘電体層は、前記第１電極と前記第２電極との交差領域のみに形成されている、強誘電体メモリ装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
強誘電体キャパシタの分極値が上記の条件を満たすことにより、データが０の分極値とデータが１の分極値との差を大きくとれる。したがって、強誘電体メモリ装置を確実に動作させることができる。すなわち、強誘電体メモリ装置の動作性を向上させることができる。
本発明は、少なくとも次のいずれかの態様をとることができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
１．強誘電体メモリ装置の構成
図１は、強誘電体メモリ装置を模式的に示す平面図である。図２は、強誘電体メモリ装置のパターンレイアウトを模式的に示す平面図である。図３は、図２のＡ−Ａ線に沿って強誘電体メモリ装置の一部を模式的に示す断面図である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
また、メモリセルに対して選択的に情報の書き込みもしくは読み出しを行うための周辺の駆動回路や、読み出し用の増幅回路を含む周辺回路部６０が形成されている。周辺回路部６０は、例えば、第１信号電極１２を選択的に制御するための第１駆動回路５０と、第２信号電極１６を選択的に制御するための第２駆動回路５２と、センスアンプなどの信号検出回路（図示せず）とを含む。周辺回路部６０の具体例としては、Ｙゲート、センスアンプ、入出力バッファ、Ｘアドレスデコーダ、Ｙアドレスデコーダまたはアドレスバッファを挙げることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
そこで、本発明者は、タングステンブロンズ型の結晶構造をもつ化合物であるＢａ2ＮａＮｂ5Ｏ15を強誘電体薄膜として用いたところ、式１かつ式２で示される特性を好適に満たすことを見出した。本発明者の実験によれば、下部電極にＰｔとＩｒＯｘを積層した構造を用い、溶液塗布法で成膜し、７００℃の酸素雰囲気で結晶成長させたＢａ2ＮａＮｂ5Ｏ15は、Ｐ０（０）−Ｐ０（１）が５μＣ／ｃｍ2と、上記特性を満たすことが可能であった。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正の内容】
【図面の簡単な説明】
【図１】強誘電体メモリ装置を模式的に示す平面図。
【図２】強誘電体メモリ装置のパターンレイアウトを模式的に示す平面図。
【図３】図２のＡ−Ａ線に沿って強誘電体メモリ装置の一部を模式的に示す断面図。
【図４】強誘電体キャパシタのヒステリシス特性を示す図。
【図５】スイッチング分極量およびノンスイッチング分極量を説明するための強誘電体キャパシタのヒステリシス特性を示すグラフ。
【図６】飽和電圧を説明するための、ビット線−ワード線間に印加した電圧と、分極量との関係を示したグラフ。
【図７】実施の形態に係る強誘電体メモリ装置の構造を模式的に示す断面図。
【図８】書き込み電圧Ｖwriteと、Ｐsw−Ｐnsとの関係を示したグラフ。
【図９】従来例に係る強誘電体記憶装置のメモリセルアレイを示す図。
【図１０】強誘電体キャパシタＣm,Nに１データを、Ｃｍ,N+1に０データを書き込む場合のタイミング図。
【図１１】メモリセルＣm,Nに記録されている１データ、Ｃm,Ｎ＋１に記録されている０データを読み出した後、メモリセルＣm,Nに１データ、Ｃm,Ｎ＋１に０データの再書き込みを行う場合のタイミング図。