【手続補正書】
【提出日】平成17年2月18日(2005.2.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第２のダイに対して、スタック構成でダイのダイを有し、前記第１および第２のダイはそれぞれ、主に、デジタル回路およびアナログを具備する集積回路（ＩＣ）であって、
前記第１および第２のダイは、関連するデジタル回路を電気的に接続するダイからダイへのデジタルボンドワイヤーにより接続されるボンディングパッドを含み；
前記ダイからダイへのボンドワイヤーは、前記関連するルーティングチャネルの長さとイチを最適化する方法で配列さあれたルーティングチャネルを供給する。
【請求項２】
前記ボンディングパッドは、ダイ領域を最小にするように配列され、位置される、請求項１のＩＣ。
【請求項３】
前記第１および第２のダイが配置されるパッケージ基板をさらに具備する、請求項２のＩＣ。
【請求項４】
前記第１および第２のダイの少なくとも１つは、前記パッケージ基板に電気的に接続するために、  ボンディングパッドおよび関連するボンドワイヤーを含む、請求項３のＩＣ。
【請求項５】
前記第１および第２のダイは、ウエハをバックグラインドすることにより得られる厚みを有するウエハから派生される、請求項２のＩＣ。
【請求項６】
前記第１および第２のダイは、異なるＩＣプロセステクノロジーを利用して作られる、請求項２のＩＣ。
【請求項７】
前記第１のダイは、ＣＭＯＳプロセス技術を利用して作られる、請求項２のＩＣ。
【請求項８】
カプセルに入れられた集積回路を含むＩＣパッケージであって、前記ＩＣは、第２のダイに対して、スタック構成で第１のダイを有し、前記第１および第２のダイは、それぞれ、主にデジタル回路およびアナログ回路を具備する、
前記第１および第２のダイは、関連するデジタル回路を電気的に接続する、ダイからダイへのデジタルボンドワイヤーにより接続されるボンディングパッドを含む、
前記ダイからダイへのボンドワイヤーは、前記関連するルーティングチャネルの長さと位置を最適化する方法で配列されたルーティングチャネルを供給する。
【請求項９】
前記ＩＣパッケージはボールグリッドアレイ型パッケージである、請求項８のＩＣパッケージ。
【請求項１０】
パッケージ基板、および第２のダイに対してスタック構成で第１のダイを有するＩＣであって、前記第１および第２のダイは、それぞれ、主にデジタル回路およびアナログ回路を具備し、
前記パッケージ基板と第２のダイは、関連するアナログ回路を電気的に接続するアナログボンドワイヤーにより接続されるボンディングパッドを含み、
前記アナログボンドワイヤーは、デジタル回路を接続する、任意のダイからダイへのボンドワイヤーにより生じた干渉を最小にする方法で配列され位置される。
【請求項１１】
前記第１および第２のダイは、ウエハをバックグラインドすることにより得られる厚みを有するウエハから派生される、請求項１０のＩＣ。
【請求項１２】
前記第１および第２のダイは、異なるＩＣプロセス技術を利用して作られる、請求項１０のＩＣ。
【請求項１３】
前記第１のダイは、ＣＭＯＳプロセステクノロジーを利用して作られる、請求項１０のＩＣ。
【請求項１４】
カプセルに入れられた集積回路を含むＩＣパッケージであって、前記ＩＣは、パッケージ基板、および第２のダイに対してスタック構成で第１のダイを有し、前記第１および第２のダイは、それぞれ、主にデジタル回路およびアナログ回路を具備する、
前記パッケージ基板と前記第２のダイは、関連するアナログ回路を電気的に接続するアナログボンドワイヤーにより接続されるボンディングパッドを含む、
前記アナログボンドワイヤーは、デジタル回路を接続するダイからダイへのボンドワイヤーにより生じた干渉を最小にする方法で配列され位置される。
【請求項１５】
前記ＩＣパッケージはボールグリッドアレイ型パッケージである、請求項１４のＩＣパケッージ。
【請求項１６】
第２のダイに対してスタック構成で第１の第を有するＩＣであって、前記第１および第２のダイは、それぞれ、主にデジタル回路およびアナログ回路を具備し、
前記第１のダイと第２のダイは、関連するダイからダイへのボンドワイヤーにより第１と第２のダイ間に電気的接続を供給するボンディングパッドを有する、
デジタルシリアルインターフェースとして動作する前記ダイからダイへのボンドワイヤーの少なくとも１つは、前記第１のダイ上のデジタル回路から前記第２のダイ上のデジタル制御回路にコマンドを供給し、前記デジタル制御回路は、前記コマンドを用いて前記第２のダイ上の回路を制御する。
【請求項１７】
前記第１および第２のダイが配置されたパッケージ基板をさらに具備する、請求項１６のＩＣ。
【請求項１８】
前記第１および第２のダイの少なくとも１つは、前記パッケージ基板に電気的に接続するためのボンディングパッドおよび関連するボンド・ワイヤーを含む、請求項１７のＩＣ。
【請求項１９】
前記第１および第２のダイは、上はをバックグラインドすることにより得られる厚みを有するウエハから派生される、請求項１６のＩＣ。
【請求項２０】
前記第１および第２のダイは異なるＩＣプロセス技術を利用して作られる、請求項１６のＩＣ。
【請求項２１】
前記第１のダイは、ＣＭＯＳプロセステクノロジーを利用して作られる、請求項１６のＩＣ。
【請求項２２】
前記デジタルシリアルインターフェースは、シリアルバスインターフェース（ＳＢＩ）である、請求項１６のＩＣ。
【請求項２３】
カプセルに入れられた集積回路を含むＩＣパッケージであって、前記ＩＣは、第２のダイに対してスタック構造で第１のダイを有し、前記第１および第２のダイは、それぞれ、主にデジタル回路およびアナログ回路を具備し、
前記第１および第２のダイは、関連するダイからダイへのボンドワイヤーにより前記第１のダイと第２のダイ間に電気的接続を供給する１番目と第２はボンディングパッドを有し、
デジタルシリアルインターフェースとして動作する、前記ダイからダイへのボンドワイヤーの少なくとも１つは、前記第１のダイ上のデジタル回路から前記第２のダイ上のデジタル制御回路にコマンドを供給し、前記デジタル制御回路は前記コマンドを用いて、前記第２のダイ上の回路を制御する。
【請求項２４】
前記ＩＣパッケージはボールグリッドアレイ型パッケージである、請求項２３のＩＣパッケージ。
【請求項２５】
前記デジタルシリアルインターフェースは、シリアルバスインターフェース（ＳＢＩ）である、請求項２３のＩＣパッケージ。
【請求項２６】
第２のダイに対してスタック構造で第１のダイを有するＩＣであって、前記第１および第２のダイは、それぞれ、主にデジタル回路およびアナログ回路を具備し、
前記第１および第２のダイは、関連するダイからダイへのボンドワイヤーにより前記第１のダイと第２のダイ間に電気的結合を供給するボンディングパッドを有し、
前記ダイからダイへのボンドワイヤーの少なくとも１つは、同じダイ上の他の回路への電力を維持しながら、待ち受け状態の期間中に前記第２のダイ上の回路を選択するために電力を崩壊するための前記第１のダイからの信号を供給する。
【請求項２７】
前記第１のダイおよび第２のダイが配置されるパッケージ基板をさらに含む、請求項２６のＩＣ。
【請求項２８】
前記第１のダイと第２のダイの少なくとも１つは、前記パッケージ基板に電気的に接続するためのボンディングパッド、および関連するボンドワイヤーを含む、請求項２７のＩＣ。
【請求項２９】
前記第１のダイおよび第２のダイは、ウエハをバックグラインドすることにより得られる厚みを有するウエハから派生される、請求項２６のＩＣ。
【請求項３０】
前記第１および第２のダイは、異なるＩＣプロセステクノロジーを利用して作られる、請求項２６のＩＣ。
【請求項３１】
前記第１のダイは、ＣＭＯＳプロセステクノロジーを利用して作られる、請求項２６のＩＣ。
【請求項３２】
カプセルに入れられた集積回路を含むＩＣパッケージであって、前記ＩＣは、第２のダイに対してスタック構造で第１のダイを有し、前記第１のダイおよび第２のダイは、それぞれ、主に、デジタル回路およびアナログ回路を具備し、
前記第１および第２のダイは、関連するダイからダイへのボンドワイヤーによって第１のダイと第２のダイ間に電気的接続を供給するボンディングパッドを有し、
前記ダイからダイへのボンドワイヤーの少なくとも１つは、前記同じダイ上の他の回路への電力を維持しながら、待ち受け状態の期間に前記第２のダイの回路を選択するために電力を崩壊するために前記第１のダイからの信号を供給する。
【請求項３３】
前記ＩＣパッケージはボールグリッドアレイ型パッケージである、請求項３２のＩＣ。