【手続補正書】
【提出日】平成16年6月24日(2004.6.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力ノードと出力ノードとの間に縦続接続されたｎ段（但し、ｎは奇数）のインバータと、
前記（ｎ−１）段目のインバータの出力側と前記入力ノードとの間に接続された発振周波数決定用の帰還コンデンサと、
前記出力ノードと前記入力ノードとの間に接続された発振周波数決定用の帰還抵抗とを備え、
前記１段目のインバータは、
第１の電極、前記２段目のインバータの入力側に接続された第２の電極、及び前記入力ノードに接続され該入力ノード上の電位によって該第１と第２の電極間の導通状態を制御する制御電極を有する第１導電型の第１のトランジスタと、
前記２段目のインバータの入力側に接続された第１の電極、第２の電極、及び前記入力ノードに接続され該入力ノード上の電位によって該第１と第２の電極間の導通状態を制御する制御電極を有し、前記第１導電型に対して逆極性の第２導電型の第２のトランジスタと、
第１の電源電位ノードに接続された第１の電極、前記第１のトランジスタの第１の電極に接続された第２の電極、及び前記出力ノードに接続され該出力ノード上の電位によって該第１と第２の電極間の導通状態を制御する制御電極を有する前記第１導電型の第３のトランジスタと、
前記第２のトランジスタの第２の電極に接続された第１の電極、前記第１の電源電位ノードとは異なる第２の電源電位ノードに接続された第２の電極、及び前記出力ノードに接続され該出力ノード上の電位によって該第１と第２の電極間の導通状態を制御する制御電極を有する前記第２導電型の第４のトランジスタとを備えたことを特徴とする発振回路。
【請求項２】
請求項１記載の発振回路において、
前記第１のトランジスタの第１の電極と前記第２の電源電位ノードとの間に第１のコンデンサを接続し、前記第２のトランジスタの第２の電極と前記第２の電源電位ノードとの間に第２のコンデンサを接続したことを特徴とする発振回路。
【請求項３】
請求項１又は２記載の発振回路において、
前記帰還コンデンサと直列に、制限抵抗を接続したことを特徴とする発振回路。
【請求項４】
請求項１、２又は３記載の発振回路において、
前記出力ノードに出力バッファを接続したことを特徴とする発振回路。
【請求項５】
請求項１〜４のいずれか１項に記載の発振回路において、
前記ｎ段のインバータは、ＭＯＳトランジスタでそれぞれ構成したことを特徴とする発振回路。
【請求項６】
請求項１〜５のいずれか１項に記載の発振回路において、
前記ｎ段のインバータのうちの前記１段目のインバータのみが前記出力ノード上の電位によって制御されることを特徴とする発振回路。
【請求項７】
入力ノードと出力ノードとの間に直列に接続された、初段目のインバータと、偶数段目のインバータと、前記初段目のインバータとは異なる奇数段目のインバータとから成る複数のインバータと、
前記初段目のインバータを構成する、電源電位と前記初段目のインバータの出力側との間に接続された第１のＭＯＳトランジスタと、接地電位と前記初段目のインバータの前記出力側との間に接続された第２のＭＯＳトランジスタと、前記電源電位と前記第１のＭＯＳトランジスタとの間に接続された第３のＭＯＳトランジスタと、前記接地電位と前記第２のＭＯＳトランジスタとの間に接続された第４のＭＯＳトランジスタと、
前記偶数段目のインバータの出力側と前記初段目のインバータの入力側との間に接続された帰還コンデンサとを備えており、
前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタの導通状態は、前記帰還コンデンサを介して前記偶数段目のインバータから出力される電位によって制御され、前記第３のＭＯＳトランジスタ及び前記第４のＭＯＳトランジスタの導通状態は、前記奇数段目のインバータから出力される電位によって制御されることを特徴とする発振回路。
【請求項８】
請求項７記載の発振回路において、
前記偶数段目のインバータの前記出力側と前記初段目のインバータの前記入力側との間に、前記帰還コンデンサと直列に接続された制限抵抗を有することを特徴とする発振回路。
【請求項９】
請求項７又は８記載の発振回路において、
前記奇数段目のインバータの出力側と前記初段目のインバータの前記入力側との間に接続された帰還抵抗を有することを特徴とする発振回路。
【請求項１０】
請求項７〜９のいずれか１項に記載の発振回路において、
前記第１のＭＯＳトランジスタ及び前記第３のＭＯＳトランジスタと前記接地電位との間に接続された第１のコンデンサと、
前記第２のＭＯＳトランジスタ及び前記第４のＭＯＳトランジスタと前記接地電位との間に接続された第２のコンデンサとを有することを特徴とする発振回路。
【請求項１１】
請求項７〜１０のいずれか１項に記載の発振回路において、
前記出力ノードに出力バッファを接続したことを特徴とする発振回路。
【請求項１２】
請求項７〜１１のいずれか１項に記載の発振回路において、
前記複数のインバータのうちの前記初段目のインバータのみが、前記奇数段目のインバータから出力される前記電位によって導通状態を制御されることを特徴とする発振回路。
【請求項１３】
入力ノードと出力ノードとの間に直列に接続された、初段目のインバータと、偶数段目のインバータと、前記初段目のインバータとは異なる奇数段目のインバータとから成る複数のインバータと、
前記初段目のインバータを構成する、電源電位と前記初段目のインバータの出力側との間に接続された第１のＭＯＳトランジスタと、接地電位と前記初段目のインバータの前記出力側との間に接続された第２のＭＯＳトランジスタと、前記電源電位と前記第１のＭＯＳトランジスタとの間に接続された第３のＭＯＳトランジスタと、前記接地電位と前記第２のＭＯＳトランジスタとの間に接続された第４のＭＯＳトランジスタとを備えており、
前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタの導通状態は、前記偶数段目のインバータから出力される電位によって制御され、前記第３のＭＯＳトランジスタ及び前記第４のＭＯＳトランジスタの導通状態は、前記奇数段目のインバータから出力される電位によって制御され、前記複数のインバータのうちの前記初段目のインバータの導通状態のみが前記奇数段目のインバータから出力される前記電位によって制御されることを特徴とする発振回路。
【請求項１４】
請求項１３記載の発振回路において、
前記偶数段目のインバータの出力側と前記初段目のインバータの入力側との間に接続された帰還コンデンサを有することを特徴とする発振回路。
【請求項１５】
請求項１４記載の発振回路において、
前記偶数段目のインバータの前記出力側と前記初段目のインバータの前記入力側との間に、前記帰還コンデンサと直列に接続された制限抵抗を有することを特徴とする発振回路。
【請求項１６】
請求項１３〜１５のいずれか１項に記載の発振回路において、
前記奇数段目のインバータの出力側と前記初段目のインバータの前記入力側との間に接続された帰還抵抗を有することを特徴とする発振回路。
【請求項１７】
請求項１３〜１６のいずれか１項に記載の発振回路において、
前記第１のＭＯＳトランジスタ及び前記第３のＭＯＳトランジスタと前記接地電位との間に接続された第１のコンデンサと、
前記第２のＭＯＳトランジスタ及び前記第４のＭＯＳトランジスタと前記接地電位との間に接続された第２のコンデンサとを有することを特徴とする発振回路。
【請求項１８】
請求項１３〜１７のいずれか１項に記載の発振回路において、
前記出力ノードに出力バッファを接続したことを特徴とする発振回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
【従来の技術】
図２は、従来のＣＲ発振回路の一構成例を示す回路図である。
このＣＲ発振回路は、入力ノードＮ１０と出力ノードＮ５との間に縦続接続された５段の増幅回路用インバータ１〜５を有している。出力ノードＮ５には、出力バッファ用インバータ６，７を介して出力端子Ｎ７が接続されている。４段目のインバータ４の出力側は、発振周波数決定用の帰還コンデンサ８及び制限抵抗９を介して入力ノードＮ１０に帰還接続されている。さらに、出力ノードＮ５は、発振周波数決定用の帰還抵抗１０を介して入力ノードＮ１０に帰還接続されている。各インバータ１〜７は、電源電位ＶＣＣ（例えば、５Ｖ）と接地電位のグランド（＝０Ｖ）との間に直列接続されたＰチャネルのＭＯＳトランジスタ（以下、「ＰＭＯＳ」という）及びＮチャネルのＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）で構成されている。各回線素子の特性値は、例えば、次のように設定されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
【課題を解決するための手段】
前記課題を解決するために、本発明のうちの第１、第６、第７、第９、第１２、第１３、第１４、第１６の発明は、発振回路において、入力ノードと出力ノードとの間に縦続接続されたｎ段（但し、ｎは奇数）のインバータと、前記（ｎ−１）段目のインバータの出力側と前記入力ノードとの間に接続された発振周波数決定用の帰還コンデンサと、前記出力ノードと前記入力ノードとの間に接続された発振周波数決定用の帰還抵抗とを備え、前記１段目のインバータを次のように構成している。
即ち、前記１段目のインバータは、第１の電極、前記２段目のインバータの入力側に接続された第２の電極、及び前記入力ノードに接続され該入力ノード上の電位によって該第１と第２の電極間の導通状態を制御する制御電極を有する第１導電型の第１のトランジスタと、前記２段目のインバータの入力側に接続された第１の電極、第２の電極、及び前記入力ノードに接続され該入力ノード上の電位によって該第１と第２の電極間の導通状態を制御する制御電極を有し、前記第１導電型に対して逆極性の第２導電型の第２のトランジスタと、第１の電源電位ノードに接続された第１の電極、前記第１のトランジスタの第１の電極に接続された第２の電極、及び前記出力ノードに接続され該出力ノード上の電位によって該第１と第２の電極間の導通状態を制御する制御電極を有する前記第１導電型の第３のトランジスタと、前記第２のトランジスタの第２の電極に接続された第１の電極、前記第１の電源電位ノードとは異なる第２の電源電位ノードに接続された第２の電極、及び前記出力ノードに接続され該出力ノード上の電位によって該第１と第２の電極間の導通状態を制御する制御電極を有する前記第２導電型の第４のトランジスタとを備えている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
第２、第１０、第１７の発明では、第１の発明等の発振回路において、前記第１のトランジスタの第１の電極と前記第２の電源電位ノードとの間に第１のコンデンサを接続し、前記第２のトランジスタの第２の電極と前記第２の電源電位ノードとの間に第２のコンデンサを接続している。これにより、第１及び第２のコンデンサに充電された電荷によって２段目のインバータが駆動される。
第３、第８、第１５の発明では、第１又は第２の発明等の発振回路において、前記帰還コンデンサと直列に制限抵抗を接続している。これにより、帰還コンデンサを通過する過電流が抑制され、第１及び第２のトランジスタが保護される。
第４、第１１、第１８の発明では、第１、第２又は第３の発明等の発振回路において、前記出力ノードに出力バッファを接続している。これにより、出力ノードから出力された発振信号が出力バッファを介して負荷へ供給される。
第５の発明では、第１〜第４の発明のいずれか１つの発振回路において、前記ｎ段のインバータをＭＯＳトランジスタでそれぞれ構成している。これにより、１段目のインバータの切替えが該インバータ自体の閾値電圧でなく、ＭＯＳトランジスタの閾値電圧に依存する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
なお、本発明は上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ），（ｂ）のようなものがある。
（ａ）  図１及び図１５では、５段のインバータ１１，１１Ａ〜１５のＣＲ発振回路について説明したが、これらのインバータ１１，１１Ａ〜１５の段数は任意の奇数段でよく、このような構成にしても、上記実施形態とほぼ同様の作用及び効果が得られる。又、ＭＯＳトランジスタのディメンジョン等の各回路素子の特性値は、電源電位ＶＣＣ、及び発振周波数等の条件に応じて任意に変えることができる。
（ｂ）  上記実施形態ではＭＯＳトランジスタを用いて発振回路を構成したが、他の電界効果トランジスタ（ＦＥＴ）等のトランジスタを用いて構成することも可能である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
【発明の効果】
以上詳細に説明したように、第１、第６、第７、第９、第１２、第１３、第１４、第１６の発明によれば、１段目のインバータを第１、第２、第３及び第４のトランジスタで構成したので、該１段目のインバータの出力の切替わる瞬間以外は第３あるいは第４のトランジスタが確実にオフ状態になり、貫通電流を防止できる。これにより、消費電流を減少できる。
第２、第１０、第１７の発明によれば、１段目のインバータ内に第１及び第２のコンデンサを設けたので、これらのコンデンサに一時的に蓄積される電荷を利用して２段目のインバータを駆動することができる。これにより、確実に発振動作を行わせることができる。
第３、第８、第１５の発明によれば、帰還コンデンサと直列に制限抵抗を接続したので、１段目のインバータ内の第１及び第２のトランジスタの制御電極へ流れる過電流を防止し、これらのトランジスタを保護できると共に、該制御電極の電圧変動を防止して該１段目のインバータの安定した切替え動作を行わせることができる。
第４、第１１、第１８の発明によれば、出力ノードに出力バッファを接続したので、該出力バッファに接続される負荷の影響を少なくすることができる。
第５の発明によれば、ｎ段のインバータをＭＯＳトランジスタでそれぞれ構成したので、小型で精度の良い発振回路を実現できる。