【手続補正書】
【提出日】平成17年1月11日(2005.1.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】
前記モードトリガ信号は、前記セルフリフレッシュモードにおいてＬレベルの活性状態になり、
前記第１のインタフェース手段は、
一方の導通端子が電源電位に接続される第１のＰチャネル型ＭＯＳトランジスタと、
前記第１のＰチャネル型ＭＯＳトランジスタの他方の導通端子と一方の導通端子が接続される第２のＰチャネル型ＭＯＳトランジスタと、
前記第２のＰチャネル型ＭＯＳトランジスタの他方の導通端子と接地電位との間に並列に接続される第１のＮチャネル型ＭＯＳトランジスタおよび第２のＮチャネル型ＭＯＳトランジスタとを含み、
前記第１のＰチャネル型ＭＯＳトランジスタおよび前記第２のＮチャネル型ＭＯＳトランジスタのそれぞれのゲート電極は、前記モードトリガ信号を受け、
前記第２のＰチャネル型ＭＯＳトランジスタおよび前記第１のＮチャネル型ＭＯＳトランジスタのそれぞれのゲート電極は、前記入力信号を受け、
前記第２のＰチャネル型ＭＯＳトランジスタと前記第１のＮチャネル型ＭＯＳトランジスタとの接続ノードから、前記内部信号を出力し、
前記第２のインタフェース手段は、
一方の導通端子がそれぞれ電源電位に接続される第３のＰチャネル型ＭＯＳトランジスタおよび第４のＰチャネル型ＭＯＳトランジスタと、
前記第３のＰチャネル型ＭＯＳトランジスタ他方の導通端子と一方の導通端子とが接続される第３のＮチャネル型ＭＯＳトランジスタと、
前記第４のＰチャネル型ＭＯＳトランジスタ他方の導通端子と一方の導通端子とが接続される第４のＮチャネル型ＭＯＳトランジスタと、
前記第３のＮチャネル型ＭＯＳトランジスタおよび前記第４のＮチャネル型ＭＯＳトランジスタのそれぞれの他方の導通端子と接地電位との間に接続される第５のＮチャネル型ＭＯＳトランジスタとを含み、
前記第３のＰチャネル型ＭＯＳトランジスタおよび前記第４のＰチャネル型ＭＯＳトランジスタのそれぞれのゲート電極は、前記第３のＰチャネル型ＭＯＳトランジスタと前記第３のＮチャネル型ＭＯＳトランジスタとの接続ノードに接続され、
前記第５のＮチャネル型ＭＯＳトランジスタのゲート電極は、前記モードトリガ信号を受け、
前記第３のＮチャネル型ＭＯＳトランジスタのゲート電極は、前記第２の電位レベルの基準電位を受け、
前記第４のＮチャネル型ＭＯＳトランジスタのゲート電極は、前記入力信号を受け、
前記第４のＰチャネル型ＭＯＳトランジスタと前記第４のＮチャネル型ＭＯＳトランジスタとの接続ノードから、前記内部信号を出力する、請求項２記載の半導体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１４
【補正方法】変更
【補正の内容】
【請求項１４】
前記モードトリガ信号は、前記特定のモードにおいてＬレベルの活性状態になり、
前記第１のインタフェース手段は、
一方の導通端子が電源電位に接続される第１のＰチャネル型ＭＯＳトランジスタと、
前記第１のＰチャネル型ＭＯＳトランジスタの他方の導通端子と一方の導通端子が接続される第２のＰチャネル型ＭＯＳトランジスタと、
前記第２のＰチャネル型ＭＯＳトランジスタの他方の導通端子と接地電位との間に並列に接続される第１のＮチャネル型ＭＯＳトランジスタおよび第２のＮチャネル型ＭＯＳトランジスタとを含み、
前記第１のＰチャネル型ＭＯＳトランジスタおよび前記第２のＮチャネル型ＭＯＳトランジスタのそれぞれのゲート電極は、前記モードトリガ信号を受け、
前記第２のＰチャネル型ＭＯＳトランジスタおよび前記第１のＮチャネル型ＭＯＳトランジスタのそれぞれのゲート電極は、前記入力信号を受け、
前記第２のＰチャネル型ＭＯＳトランジスタと前記第１のＮチャネル型ＭＯＳトランジスタとの接続ノードから、前記内部信号を出力し、
前記第２のインタフェース手段は、
一方の導通端子がそれぞれ電源電位に接続される第３のＰチャネル型ＭＯＳトランジスタおよび第４のＰチャネル型ＭＯＳトランジスタと、
前記第３のＰチャネル型ＭＯＳトランジスタ他方の導通端子と一方の導通端子とが接続される第３のＮチャネル型ＭＯＳトランジスタと、
前記第４のＰチャネル型ＭＯＳトランジスタ他方の導通端子と一方の導通端子とが接続される第４のＮチャネル型ＭＯＳトランジスタと、
前記第３のＮチャネル型ＭＯＳトランジスタおよび前記第４のＮチャネル型ＭＯＳトランジスタのそれぞれの他方の導通端子と接地電位との間に接続される第５のＮチャネル型ＭＯＳトランジスタとを含み、
前記第３のＰチャネル型ＭＯＳトランジスタおよび前記第４のＰチャネル型ＭＯＳトランジスタのそれぞれのゲート電極は、前記第３のＰチャネル型ＭＯＳトランジスタと前記第３のＮチャネル型ＭＯＳトランジスタとの接続ノードに接続され、
前記第５のＮチャネル型ＭＯＳトランジスタのゲート電極は、前記モードトリガ信号を受け、
前記第３のＮチャネル型ＭＯＳトランジスタのゲート電極は、前記第２の電位レベルの基準電位を受け、
前記第４のＮチャネル型ＭＯＳトランジスタのゲート電極は、前記入力信号を受け、
前記第４のＰチャネル型ＭＯＳトランジスタと前記第４のＮチャネル型ＭＯＳトランジスタとの接続ノードから、前記内部信号を出力する、請求項１記載の半導体記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
請求項１０に係る半導体記憶装置は、請求項２に係る半導体記憶装置であって、モードトリガ信号は、セルフリフレッシュモードにおいてＬレベルの活性状態になり、第１のインタフェース手段は、一方の導通端子が電源電位に接続される第１のＰチャネル型ＭＯＳトランジスタと、第１のＰチャネル型ＭＯＳトランジスタの他方の導通端子と一方の導通端子が接続される第２のＰチャネル型ＭＯＳトランジスタと、第２のＰチャネル型ＭＯＳトランジスタの他方の導通端子と接地電位との間に並列に接続される第１のＮチャネル型ＭＯＳトランジスタおよび第２のＮチャネル型ＭＯＳトランジスタとを含み、第１のＰチャネル型ＭＯＳトランジスタおよび第２のＮチャネル型ＭＯＳトランジスタのそれぞれのゲート電極は、モードトリガ信号を受け、第２のＰチャネル型ＭＯＳトランジスタおよび第１のＮチャネル型ＭＯＳトランジスタのそれぞれのゲート電極は、入力信号を受け、第２のＰチャネル型ＭＯＳトランジスタと第１のＮチャネル型ＭＯＳトランジスタとの接続ノードから、内部信号を出力し、第２のインタフェース手段は、一方の導通端子がそれぞれ電源電位に接続される第３のＰチャネル型ＭＯＳトランジスタおよび第４のＰチャネル型ＭＯＳトランジスタと、第３のＰチャネル型ＭＯＳトランジスタ他方の導通端子と一方の導通端子とが接続される第３のＮチャネル型ＭＯＳトランジスタと、第４のＰチャネル型ＭＯＳトランジスタ他方の導通端子と一方の導通端子とが接続される第４のＮチャネル型ＭＯＳトランジスタと、第３のＮチャネル型ＭＯＳトランジスタおよび第４のＮチャネル型ＭＯＳトランジスタのそれぞれの他方の導通端子と接地電位との間に接続される第５のＮチャネル型ＭＯＳトランジスタとを含み、第３のＰチャネル型ＭＯＳトランジスタおよび第４のＰチャネル型ＭＯＳトランジスタのそれぞれのゲート電極は、第３のＰチャネル型ＭＯＳトランジスタと第３のＮチャネル型ＭＯＳトランジスタとの接続ノードに接続され、第５のＮチャネル型ＭＯＳトランジスタのゲート電極は、モードトリガ信号を受け、第３のＮチャネル型ＭＯＳトランジスタのゲート電極は、第２の電位レベルの基準電位を受け、第４のＮチャネル型ＭＯＳトランジスタのゲート電極は、入力信号を受け、第４のＰチャネル型ＭＯＳトランジスタと第４のＮチャネル型ＭＯＳトランジスタとの接続ノードから、内部信号を出力する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
請求項１４に係る半導体記憶装置は、請求項１に係る半導体記憶装置であって、モードトリガ信号は、特定のモードにおいてＬレベルの活性状態になり、第１のインタフェース手段は、一方の導通端子が電源電位に接続される第１のＰチャネル型ＭＯＳトランジスタと、第１のＰチャネル型ＭＯＳトランジスタの他方の導通端子と一方の導通端子が接続される第２のＰチャネル型ＭＯＳトランジスタと、第２のＰチャネル型ＭＯＳトランジスタの他方の導通端子と接地電位との間に並列に接続される第１のＮチャネル型ＭＯＳトランジスタおよび第２のＮチャネル型ＭＯＳトランジスタとを含み、第１のＰチャネル型ＭＯＳトランジスタおよび第２のＮチャネル型ＭＯＳトランジスタのそれぞれのゲート電極は、モードトリガ信号を受け、第２のＰチャネル型ＭＯＳトランジスタおよび第１のＮチャネル型ＭＯＳトランジスタのそれぞれのゲート電極は、入力信号を受け、第２のＰチャネル型ＭＯＳトランジスタと第１のＮチャネル型ＭＯＳトランジスタとの接続ノードから、内部信号を出力し、第２のインタフェース手段は、一方の導通端子がそれぞれ電源電位に接続される第３のＰチャネル型ＭＯＳトランジスタおよび第４のＰチャネル型ＭＯＳトランジスタと、第３のＰチャネル型ＭＯＳトランジスタ他方の導通端子と一方の導通端子とが接続される第３のＮチャネル型ＭＯＳトランジスタと、第４のＰチャネル型ＭＯＳトランジスタ他方の導通端子と一方の導通端子とが接続される第４のＮチャネル型ＭＯＳトランジスタと、第３のＮチャネル型ＭＯＳトランジスタおよび第４のＮチャネル型ＭＯＳトランジスタのそれぞれの他方の導通端子と接地電位との間に接続される第５のＮチャネル型ＭＯＳトランジスタとを含み、第３のＰチャネル型ＭＯＳトランジスタおよび第４のＰチャネル型ＭＯＳトランジスタのそれぞれのゲート電極は、第３のＰチャネル型ＭＯＳトランジスタと第３のＮチャネル型ＭＯＳトランジスタとの接続ノードに接続され、第５のＮチャネル型ＭＯＳトランジスタのゲート電極は、モードトリガ信号を受け、第３のＮチャネル型ＭＯＳトランジスタのゲート電極は、第２の電位レベルの基準電位を受け、第４のＮチャネル型ＭＯＳトランジスタのゲート電極は、入力信号を受け、第４のＰチャネル型ＭＯＳトランジスタと第４のＮチャネル型ＭＯＳトランジスタとの接続ノードから、内部信号を出力する。