【手続補正書】
【提出日】平成16年10月26日(2004.10.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】  明細書
【発明の名称】  周波数逓倍器
【特許請求の範囲】
【請求項１】  エミッタまたはソースが接地された高周波トランジスタと、
上記高周波トランジスタのコレクタまたはドレインに一端が接続された第１の伝送線路と、
上記第１の伝送線路の他端に一端が接続された２倍波通過阻止用先端開放スタブと、
上記第１の伝送線路の他端に一端が接続された第２の伝送線路と、
上記第２の伝送線路の他端に一端が接続された基本波通過阻止用先端開放スタブとを備えたことを特徴とする周波数逓倍器。
【請求項２】  入力側整合回路と、
上記入力側整合回路の出力端子にベースまたはゲートが接続され、エミッタまたはソースが接地された高周波トランジスタと、
上記高周波トランジスタのコレクタまたはドレインに一端が接続された第１の伝送線路と、
上記第１の伝送線路の他端に一端が接続された２倍波通過阻止用先端開放スタブと、
上記第１の伝送線路の他端に一端が接続された第２の伝送線路と、
上記第２の伝送線路の他端に一端が接続された基本波通過阻止用先端開放スタブと、
上記第２の伝送線路の他端に入力端子が接続された出力側整合回路とを備えたことを特徴とする周波数逓倍器。
【請求項３】  入力側整合回路と、
上記入力側整合回路の出力端子にベースまたはゲートが接続され、エミッタまたはソースが接地された高周波トランジスタと、
上記高周波トランジスタのコレクタまたはドレインに一端が接続された第１のインダクタと、
上記第１のインダクタの他端に一端が接続されたときの２倍波通過阻止用先端開放スタブに略等価な回路であって、インダクタおよびキャパシタにより上記２倍波通過阻止用先端開放スタブを集中定数化した２倍波通過阻止用等価回路と、
上記第１のインダクタの他端に一端が接続された第２のインダクタと、
上記第２のインダクタの他端に一端が接続されたときの基本波通過阻止用先端開放スタブに略等価な回路であって、インダクタおよびキャパシタにより上記基本波通過阻止用先端開放スタブを集中定数化した基本波通過阻止用等価回路と、
上記第２のインダクタの他端に入力端子が接続された出力側整合回路とを備えたことを特徴とする周波数逓倍器。
【請求項４】  請求項１乃至３のいずれか１つに記載の周波数逓倍器において、
上記高周波トランジスタのエミッタまたはソースを伝送線路を介して接地したことを特徴とする周波数逓倍器。
【請求項５】  請求項１乃至３のいずれか１つに記載の周波数逓倍器において、
上記高周波トランジスタのエミッタまたはソースをインダクタを介して接地したことを特徴とする周波数逓倍器。
【請求項６】  請求項１乃至５のいずれか１つに記載の周波数逓倍器において、
上記高周波トランジスタはヘテロ接合バイポーラトランジスタであることを特徴とする周波数逓倍器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マイクロ波・ミリ波通信システムにおける高安定低雑音信号源に用いられる周波数逓倍器に関する。
【０００２】
【従来の技術】
マイクロ波・ミリ波通信システムにおける高安定低雑音信号源の構成として、低周波信号を生成するＰＬＬ(phase-locked loop:位相同期回路)発振器の出力側に複数の周波数逓倍器を直列に接続して、ＰＬＬ発信器の出力周波数を順次逓倍することにより、所望の周波数の信号を得る手法がある。従来、このようなＰＬＬ発信器では、２逓倍する周波数逓倍器を直列に接続することが一般的に行われている。
【０００３】
上記２逓倍する周波数逓倍器としては、「モノリシックマイクロ波集積回路（電子情報通信学会編）P125〜P127」に示すものがある。この周波数逓倍器は、図７に示すように、入力側の整合回路１０１と、ＦＥＴ(Field Effect Transistor:電界効果トランジスタ)１０２と、伝送線路１０３と、先端開放スタブ１０４と、出力側の整合回路１０５とを備えている。
【０００４】
上記構成の周波数逓倍器において、ＦＥＴ１０２のゲートをピンチオフ付近にバイアスし、周波数ｆ0の大きな振幅の入力信号を整合回路１０１を介してＦＥＴ１０２のゲートに入力する。そうすると、上記ＦＥＴ１０２のドレイン波形は、半波整流波形に近いものとなり、入力信号の周波数ｆ0の整数倍の周波数成分、特に偶数次の周波数成分を多く含む。上記ＦＥＴ１０２のドレイン側には、基本波を抑えるために先端開放スタブ１０４を用いた基本波トラップ回路が用いられている。上記先端開放スタブ１０４の長さは、入力信号の基本波に対して電気長９０°になるように選ばれているので、先端開放スタブ１０４の接続点では、入力信号の基本波に対して短絡し、２倍波に対して開放に見えるので、基本波成分は抑圧されて、２倍波が出力されることになる。この周波数逓倍器では、ＦＥＴ１０２による増幅作用が加わるため、高効率な周波数逓倍を行える。
【０００５】
また、接続する段数を少なくするために１段で４逓倍する周波数逓倍器としては、「“Ａ  １５／６０  ＯＮＥ−ＳＴＡＧＥ  ＭＭＩＣ  ＦＲＥＱＵＥＮＣＹ  ＱＵＡＤＲＵＰＬＥＲ”ＩＥＥＥ  １９９６  Ｍｉｃｒｏｗａｖｅ  ａｎｄ  Ｍｉｌｌｉｍｅｔｅｒ−Ｗａｖｅ  Ｍｏｎｏｌｉｔｈｉｃ  Ｃｉｒｃｕｉｔｓ  Ｓｙｍｐｏｓｉｕｍ  Ｐ３５〜３８」に示されたものがある。
【０００６】
この４逓倍する周波数逓倍器は、図８に示すように、入力側の整合回路２０１と、伝送線路２０２と、２倍波に対して電気長９０°の先端開放スタブ２０３と、４倍波に対して電気長９０°の先端開放スタブ２０４と、ＨＥＭＴ(High Electron Mobility Transistor:電子移動度トランジスタ)２０５と、伝送線路２０６と、２倍波に対して電気長９０°の先端開放スタブ２０７と、基本波に対して電気長９０°の先端開放スタブ２０８と、出力側の整合回路２０９とを備えている。上記ＨＥＭＴ２０５のドレイン側の回路には、基本波に対して電気長９０°の先端開放スタブ２０８と２倍波に対して電気長９０°の先端開放スタブ２０７とが夫々接続されているため、基本波(周波数ｆ0)と２倍波(周波数２ｆ0)の信号は出力側には現われない。これらの先端開放スタブは、４倍波(周波数４ｆ0)の信号に対しては開放となるため、４倍波の信号は出力される。また、入力側には、２倍波に対して電気長９０°の先端開放スタブ２０３と４倍波に対して電気長９０°の先端開放スタブ２０１が接続されているため、ＨＥＭＴ２０５から入力側に反射される２倍波(周波数２ｆ0)および４倍波(周波数４ｆ0)の信号を抑える。
【０００７】
【発明が解決しようとする課題】
ところで、上記２逓倍する周波数逓倍器では、所望の周波数を得るために直列に多段接続する場合、逓倍次数が高くなるほど高周波トランジスタ(ＦＥＴ)の数が多くなるため、回路が複雑になると共に、消費電力が大きくなるという問題がある。
【０００８】
また、上記２逓倍する周波数逓倍器および４逓倍する周波数逓倍器では、ピンチオフ電圧以上で、ＦＥＴ(ＨＥＭＴを含む)のドレイン電流がゲート電圧に対して一般的に２乗特性であるため、３倍波以上の高い次数の高調波を取り出すときに効率が悪いという問題がある。
【０００９】
そこで、この発明の目的は、１つの高周波トランジスタを用いた簡単な構成で４次以上の高調波を効率よく取り出すことができると共に、小型化と動作の安定化ができる周波数逓倍器を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１の周波数逓倍器は、エミッタまたはソースが接地された高周波トランジスタと、上記高周波トランジスタのコレクタまたはドレインに一端が接続された第１の伝送線路と、上記第１の伝送線路の他端に一端が接続された２倍波通過阻止用先端開放スタブと、上記第１の伝送線路の他端に一端が接続された第２の伝送線路と、上記第２の伝送線路の他端に一端が接続された基本波通過阻止用先端開放スタブとを備えたことを特徴としている。
【００１１】
上記請求項１の周波数逓倍器によれば、上記高周波トランジスタ(例えばバイポーラトランジスタ)のベースに入力信号を入力すると、高周波トランジスタのコレクタ電流は、ベース電圧に対して指数関数的に増加するため、多くの高調波を出力する。そして、上記基本波通過阻止用先端開放スタブの接続点で基本波に対して短絡となるので、基本波が高周波トランジスタ側に反射する。また、上記２倍波通過阻止用先端開放スタブの接続点で２倍波に対して短絡となるので、２倍波が高周波トランジスタ側に反射する。そうして、４倍波以上の高調波のみを出力する。このとき、上記基本波通過阻止用先端開放スタブで基本波が高周波トランジスタ側に反射されるので、高周波トランジスタの逓倍作用により２倍波の出力が大きくなる。この出力が大きくなった２倍波は、さらに２倍波通過阻止用先端開放スタブで高周波トランジスタ側に反射されるので、高周波トランジスタの逓倍作用により４倍波の出力がより大きくなる。また、基本波を２倍波に最大に変換すると共に、２倍波を４倍波に最大に変換するように、上記第１の伝送線路と第２の伝送線路の電気長を最適化することによって、４倍波の出力効率が高くなる。このように、１つの高周波トランジスタを用いた簡単な構成で４次以上の高調波を効率よく取り出すことができ、特に出力効率の高い４倍波を取り出すことができる。なお、上記高周波トランジスタにＭＥＳＦＥＴ(metal semiconductor field effect transistor:メタル・セミコンダクタ電界効果トランジスタ)やＨＥＭＴ(High Electron Mobility Transistor:電子移動度トランジスタ)等を用いても同様の効果が得られる。
【００１２】
また、請求項２の周波数逓倍器は、入力側整合回路と、上記入力側整合回路の出力端子にベースまたはゲートが接続され、エミッタまたはソースが接地された高周波トランジスタと、上記高周波トランジスタのコレクタまたはドレインに一端が接続された第１の伝送線路と、上記第１の伝送線路の他端に一端が接続された２倍波通過阻止用先端開放スタブと、上記第１の伝送線路の他端に一端が接続された第２の伝送線路と、上記第２の伝送線路の他端に一端が接続された基本波通過阻止用先端開放スタブと、上記第２の伝送線路の他端に入力端子が接続された出力側整合回路とを備えたことを特徴としている。
【００１３】
上記請求項２の周波数逓倍器によれば、上記高周波トランジスタ(例えばバイポーラトランジスタ)のベースに上記入力側整合回路を介して入力信号を入力すると、高周波トランジスタのコレクタ電流は、ベース電圧に対して指数関数的に増加するため、多くの高調波を出力する。そして、上記基本波通過阻止用先端開放スタブの接続点で基本波に対して短絡となるので、基本波が高周波トランジスタ側に反射する。また、上記２倍波通過阻止用先端開放スタブの接続点で２倍波に対して短絡となるので、２倍波が高周波トランジスタ側に反射する。そうして、４倍波以上の高調波のみを出力側整合回路を介して出力する。このとき、上記基本波通過阻止用先端開放スタブで基本波が高周波トランジスタ側に反射されるので、高周波トランジスタの逓倍作用により２倍波の出力が大きくなる。この出力が大きくなった２倍波は、さらに２倍波通過阻止用先端開放スタブで高周波トランジスタ側に反射されるので、高周波トランジスタの逓倍作用により４倍波の出力がより大きくなる。また、基本波を２倍波に最大に変換すると共に、２倍波を４倍波に最大に変換するように、上記第１の伝送線路と第２の伝送線路の電気長を最適化することによって、４倍波の出力効率が高くなる。このように、１つの高周波トランジスタを用いた簡単な構成で４次以上の高調波を効率よく取り出すことができ、特に出力効率の高い４倍波を取り出すことができる。なお、上記高周波トランジスタにＭＥＳＦＥＴ(metal semiconductor field effect transistor:メタル・セミコンダクタ電界効果トランジスタ)やＨＥＭＴ(High Electron Mobility Transistor:電子移動度トランジスタ)等を用いても同様の効果が得られる。
【００１４】
また、請求項３の周波数逓倍器は、入力側整合回路と、上記入力側整合回路の出力端子にベースまたはゲートが接続され、エミッタまたはソースが接地された高周波トランジスタと、上記高周波トランジスタのコレクタまたはドレインに一端が接続された第１のインダクタと、上記第１のインダクタの他端に一端が接続されたときの２倍波通過阻止用先端開放スタブに略等価な回路であって、インダクタおよびキャパシタにより上記２倍波通過阻止用先端開放スタブを集中定数化した２倍波通過阻止用等価回路と、上記第１のインダクタの他端に一端が接続された第２のインダクタと、上記第２のインダクタの他端に一端が接続されたときの基本波通過阻止用先端開放スタブに略等価な回路であって、インダクタおよびキャパシタにより上記基本波通過阻止用先端開放スタブを集中定数化した基本波通過阻止用等価回路と、上記第２のインダクタの他端に入力端子が接続された出力側整合回路とを備えたことを特徴としている。
【００１５】
上記請求項３の周波数逓倍器によれば、上記高周波トランジスタ(例えばバイポーラトランジスタ)のベースに上記入力側整合回路を介して入力信号を入力すると、高周波トランジスタのコレクタ電流は、ベース電圧に対して指数関数的に増加するため、多くの高調波を出力する。そして、上記基本波通過阻止用等価回路の接続点で基本波に対して短絡となるので、基本波が高周波トランジスタ側に反射する。また、上記２倍波通過阻止用等価回路の接続点で２倍波に対して短絡となるので、２倍波が高周波トランジスタ側に反射する。そうして、４倍波以上の高調波のみを出力側整合回路を介して出力する。このとき、上記基本波通過阻止用等価回路で基本波が高周波トランジスタ側に反射されるので、高周波トランジスタの逓倍作用により２倍波の出力が大きくなる。この出力が大きくなった２倍波は、さらに２倍波通過阻止用等価回路で高周波トランジスタ側に反射されるので、高周波トランジスタの逓倍作用により４倍波の出力がより大きくなる。また、基本波を２倍波に最大に変換すると共に、２倍波を４倍波に最大に変換するように、上記第１のインダクタと第２のインダクタのリアクタンスを最適化することによって、４倍波の出力効率が高くなる。このように、１つの高周波トランジスタを用いた簡単な構成で４次以上の高調波を効率よく取り出すことができ、特に出力効率の高い４倍波を取り出すことができる。また、インダクタはチップインダクタやスパイラルインダクタ、キャパシタはチップキャパシタやＭＩＭキャパシタを用いて構成し、先端開放スタブの分布定数回路をインダクタとキャパシタを用いて集中定数化することによって、回路の占有面積を縮小することができる。この場合、特にスパイラルインダクタとＭＩＭキャパシタを用いてＭＭＩＣ化するときに効果がある。なお、上記高周波トランジスタにＭＥＳＦＥＴやＨＥＭＴ等を用いても同様の効果が得られる。
【００１６】
また、請求項４の周波数逓倍器は、請求項１乃至３のいずれか１つの周波数逓倍器において、上記高周波トランジスタのエミッタまたはソースを伝送線路を介して接地したことを特徴としている。
【００１７】
上記請求項４の周波数逓倍器によれば、上記高周波トランジスタのエミッタ(またはソース)と接地との間に伝送線路を挿入することによって、高周波トランジスタの入力側における反射係数を小さくすることができ、逓倍利得を大きく損なうことなく、入力側の整合を容易にとることが可能となる。これにより、周波数逓倍器の入力端の反射特性を改善し、回路の動作を安定化できる。
【００１８】
また、請求項５の周波数逓倍器は、請求項１乃至３のいずれか１つの周波数逓倍器において、上記高周波トランジスタのエミッタまたはソースをインダクタを介して接地したことを特徴としている。
【００１９】
上記請求項５の周波数逓倍器によれば、上記高周波トランジスタのエミッタ(またはソース)と接地との間にインダクタを挿入することによって、高周波トランジスタの入力側における反射係数を小さくすることができ、逓倍利得を大きく損なうことなく、入力側の整合を容易にとることが可能となる。これにより、周波数逓倍器の入力端の反射特性を改善し、回路の動作を安定化できる。
【００２０】
また、請求項６の周波数逓倍器は、請求項１乃至５のいずれか１つの周波数逓倍器において、上記高周波トランジスタはヘテロ接合バイポーラトランジスタ(以下、ＨＢＴという)であることを特徴としている。
【００２１】
上記請求項６の周波数逓倍器によれば、ピンチオフ付近で動作するＨＢＴの高調波出力特性と他の高周波トランジスタ例えばＨＥＭＴの高調波出力特性とを比較した場合、基本波と２倍波の差は、同じ程度であるのに対して、ＨＢＴがＨＥＭＴよりも３次以上の高調波の出力の割合が高い。したがって、上記高周波トランジスタにＨＢＴを用いることにより、高調波の出力をより大きくできる。
【００２２】
【発明の実施の形態】
以下、この発明の周波数逓倍器を図示の実施の形態により詳細に説明する。
【００２３】
（第１実施形態）
図１はこの発明の第１実施形態の周波数逓倍器の回路図であり、１は周波数ｆ0の入力信号が入力される入力側の整合回路、２は上記入力側の整合回路１の出力端子がベースに接続され、エミッタが接地ＧＮＤに接続されたＨＢＴ(Heterojunction Bipolar Transistor:ヘテロ接合バイポーラトランジスタ)、３は上記ＨＢＴ２のコレクタに一端が接続された第１の伝送線路、４は上記第１の伝送線路３の他端に一端が接続され、２倍波に対して電気長が９０°の２倍波通過阻止用先端開放スタブ、５は上記第１の伝送線路３の他端に一端が接続された第２の伝送線路、６は上記第２の伝送線路５の他端に一端が接続され、基本波に対して電気長が９０°の基本波通過阻止用先端開放スタブ、７は上記第２の伝送線路５の他端に入力端子が接続された出力側の整合回路である。上記入力側の整合回路１により、基本波の周波数ｆ0でＨＢＴ２の入力側の整合をとり、出力側の整合回路７により、４倍波の周波数４ｆ0でＨＢＴ２の出力側の整合をとる。また、上記整合回路１,７はバイアス回路を兼ねており、ＨＢＴ２がピンチオフ付近で動作するようにバイアスを設定している。
【００２４】
上記構成の周波数逓倍器において、周波数ｆ0の入力信号を入力側の整合回路１を介してＨＢＴ２のベースに入力する。上記ＨＢＴ２のコレクタ電流は、ベース電圧に対して指数関数的に増加するため、多くの高調波を出力する。そうすると、基本波(周波数ｆ0)に対して電気長が９０°の基本波通過阻止用先端開放スタブ６の接続点では、基本波(周波数ｆ0)に対して短絡となるので、基本波がＨＢＴ２側に反射する。また、２倍波(周波数２ｆ0)に対して電気長が９０°の２倍波通過阻止用先端開放スタブ４の接続点では、２倍波(周波数２ｆ0)に対して短絡となるので、２倍波がＨＢＴ２側に反射する。そして、４次以上の高調波のみを整合回路７を介して出力する。
【００２５】
上記基本波通過阻止用先端開放スタブ６の特性インピーダンスＺc1および２倍波通過阻止用先端開放スタブ４の特性インピーダンスＺc2が小さい場合、周波数帯域が広くなるが、基本波(周波数ｆ0)および２倍波(周波数２ｆ0)の抑圧比が小さくなる。一方、特性インピーダンスＺc１およびＺc2が大きい場合、基本波(周波数ｆ0)および２倍波(周波数２ｆ0)の抑圧比が大きくなるが、周波数帯域が狭くなる。すなわち、２倍波(周波数２ｆ0)の抑圧と周波数帯域とはトレードオフの関係にあり、通常、特性インピーダンスＺc１,Ｚc2を２０〜７０Ωの範囲内で選択する。
【００２６】
また、基本波(周波数ｆ0)に対して電気長が９０°の基本波通過阻止用先端開放スタブ６で基本波がＨＢＴ２側に反射されるので、ＨＢＴ２の逓倍作用により２倍波(周波数２ｆ0)の出力が大きくなる。この出力が大きくなった２倍波は、２倍波に対して電気長が９０°の２倍波通過阻止用先端開放スタブ４でＨＢＴ２側に反射されるので、ＨＢＴ２の逓倍作用により４倍波の出力がさらに大きくなる。また、基本波を２倍波に最大に変換するための伝送線路３と伝送線路５の最適な長さの合計(Ｌd1＋Ｌd2)と、２倍波を４倍波に最大に変換するための伝送線路３の最適な長さＬd1とがそれぞれ存在する。これら２本の伝送線路３,５を用いて基本波を反射させる地点と２倍波を反射させる地点をそれぞれ独立に最適化することによって、４倍波の効率が高くなる。
【００２７】
なお、２本の伝送線路３,５の最適な長さは、周波数や使用するＨＢＴによって変わるが、それぞれ基本波に対して電気長１０〜４０°で４倍波の出力が最大となる。また、上記２倍波通過阻止用先端開放スタブ４,基本波通過阻止用先端開放６および伝送線路３,５は、マイクロストリップ線路またはコプレーナ線路等で構成する。
【００２８】
このように、上記周波数逓倍器では、１つのＨＢＴを用いた簡単な構成で４次以上の高調波を効率よく取り出すことができ、特に、出力効率の高い４倍波を取り出すことができる。
【００２９】
従来の周波数逓倍器に用いられたＦＥＴのドレイン電流は、ゲート電圧に対して２乗特性となるのに対して、この第１実施形態で用いたＨＢＴのコレクタ電流は、ベース電圧に対して指数関数的に増加する。したがって、ＨＢＴをピンチオフ付近で動作させた場合、３次以上の高調波出力がＦＥＴに比べると大きくなる。
【００３０】
また、図５はＨＢＴのピンチオフ時における高調波出力特性を示しており、図６はＨＥＭＴのピンチオフ時における高調波出力特性を示している。上記ＨＢＴおよびＨＥＭＴのどちらも、最大周波数ｆmaxは６０〜７０ＧＨz、定格電流４０ｍＡ程度の素子である。図５,図６に示すように、ピンチオフ付近で動作させた場合のＨＢＴおよびＨＥＭＴの出力の高調波を比較すると、基本波と２倍波の差は、ＨＢＴおよびＨＥＭＴのどちらも約１０dＢ程度であるのに対して、基本波と３倍波の差はＨＥＭＴで３３dＢ、ＨＢＴで１８dＢとなり、基本波と４倍波の差はＨＥＭＴで３２dＢ、ＨＢＴで２２dＢとなり、ＨＢＴがＨＥＭＴに対して３次以上の高調波の出力の割合が１０dＢ以上高いことがわかる。したがって、高周波トランジスタにＨＢＴを用いることにより、高調波の出力をより大きくすることができる。
【００３１】
（第２実施形態）
図２はこの発明の第２実施形態の周波数逓倍器の回路図であり、１１は周波数ｆ0の入力信号が入力される入力側の整合回路、１２は上記入力側の整合回路１１の出力端子がベースに接続され、エミッタが接地ＧＮＤに接続されたＨＢＴ、１３は上記ＨＢＴ１２のコレクタに一端が接続された第１のインダクタ、１４は上記第１のインダクタ１３の他端に一端が接続されたインダクタ、１５は上記インダクタ１４の一端と接地ＧＮＤとの間に接続されたキャパシタ、１６は上記インダクタ１４の他端と接地ＧＮＤとの間に接続されたキャパシタ、１７は上記第１のインダクタ１３の他端に一端が接続されたインダクタ、１８は上記インダクタ１７の他端に一端が接続されたインダクタ、１９は上記インダクタ１８の一端と接地ＧＮＤとの間に接続されたキャパシタ、２０は上記インダクタ１８の他端と接地ＧＮＤとの間に接続されたキャパシタ、２１は上記インダクタ１７の他端に入力端子が接続された出力側の整合回路である。上記入力側の整合回路１１により、基本波の周波数ｆ0でＨＢＴ１２の入力側の整合をとり、出力側の整合回路２１により、４倍波の周波数４ｆ0でＨＢＴ１２の出力側の整合をとる。また、上記整合回路１１,２１はバイアス回路を兼ねており、ＨＢＴ１２がピンチオフ付近で動作するようにバイアスを設定している。
【００３２】
上記周波数逓倍器は、第１実施形態の図１に示す基本波通過阻止用先端開放スタブ６の代わりに、その基本波通過阻止用先端開放スタブ６を集中定数化した基本波通過阻止用等価回路をインダクタ１８,キャパシタ１９およびキャパシタ２０で構成している。また、第１実施形態の図１に示す２倍波通過阻止用先端開放スタブ４の代わりに、その２倍波通過阻止用先端開放スタブ４を集中定数化した２倍波通過阻止用等価回路をインダクタ１４,キャパシタ１５およびキャパシタ１６で構成している。
【００３３】
図１において基本波通過阻止用先端開放スタブ６の特性インピーダンスをＺc1、２倍波通過阻止用先端開放スタブ４の特性インピーダンスをＺc2とし、図２においてインダクタ１８,１４のインダクタンスをＬ1,Ｌ2とし、キャパシタ１９,２０の容量をＣ1とし、キャパシタ１５,１６の容量をＣ2として、
Ｌ1＝Ｚc1／(２πｆ0)
Ｃ1＝１／(２πｆ0・Ｚc1)
と設定することにより、図１における基本波通過阻止用先端開放スタブ６をインダクタ,キャパシタを用いた基本波通過阻止用等価回路に置き換えることが可能となる。また、
Ｌ2＝Ｚc2／(４πｆ0)
Ｃ2＝１／(４πｆ0Ｚc2)
と設定することにより、図１における２倍波通過阻止用先端開放スタブ４をインダクタ,キャパシタを用いた２倍波通過阻止用等価回路に置き換えることが可能となる。
【００３４】
また、上記周波数逓倍器では、図１の第１の伝送線路３の代わりに第１のインダクタ１３を用い、図１の第２の伝送線路５の代わりに第２のインダクタ１７を用いている。この第１,第２のインダクタ１３,１７の最適なリアクタンスは周波数や使用するＨＢＴによって変わるが、第１のインダクタ１３のリアクタンスが基本波に対して１０Ω〜４０Ω、第２のインダクタ１７のリアクタンスが基本波に対して１０Ω〜４０Ωで４倍波の出力が最大となる。
【００３５】
したがって、この第２実施形態の周波数逓倍器は、第１実施形態の周波数逓倍器と同様の効果を有する。
【００３６】
図２におけるインダクタ１３,１４,１７,１８はチップインダクタやスパイラルインダクタ、キャパシタ１５,１６,１９,２０はチップキャパシタやＭＩＭ(Metal Insulator Metal:メタル・インシュレータ・メタル)キャパシタを用いて構成し、先端開放スタブの分布定数回路をインダクタとキャパシタを用いて集中定数化することによって、回路の占有面積を縮小することができる。特に、スパイラルインダクタとＭＩＭキャパシタを用いてＭＭＩＣ(Monolithic Microwave Integrated Circuit:モノリシック・マイクロ波集積回路)化する場合に効果がある。なお、上記基本波通過阻止用先端開放スタブ６,２倍波通過阻止用先端開放スタブ４の分布定数回路の集中定数化は、１０ＧＨz程度までの回路に有効である。
【００３７】
（第３実施形態）
図３はこの発明の第３実施形態の周波数逓倍器の回路図であり、３１は周波数ｆ0の入力信号が入力される入力側の整合回路、３２は上記入力側の整合回路３１の出力端子がベースに接続されたＨＢＴ、３３は上記ＨＢＴ３２のエミッタと接地ＧＮＤとの間を接続する伝送線路、３４は上記ＨＢＴ３２のコレクタに一端が接続された第１の伝送線路、３５は上記第１の伝送線路３４の他端に一端が接続され、２倍波に対して電気長が９０°の２倍波通過阻止用先端開放スタブ、３６は上記第１の伝送線路３４の他端に一端が接続された第２の伝送線路、３７は上記第２の伝送線路３６の他端に一端が接続され、基本波に対して電気長が９０°の基本波通過阻止用先端開放スタブ、３８は上記第２の伝送線路３６の他端に入力端子が接続された出力側の整合回路である。上記入力側の整合回路３１により、基本波の周波数ｆ0でＨＢＴ３２の入力側の整合をとり、出力側の整合回路３８により、４倍波の周波数４ｆ0でＨＢＴ３２の出力側の整合をとる。また、上記整合回路３１,３８はバイアス回路を兼ねており、ＨＢＴ３２がピンチオフ付近で動作するようにバイアスを設定している。
【００３８】
上記構成の周波数逓倍器は、ＨＢＴ３２のエミッタと接地ＧＮＤとの間に挿入された伝送線路３３を除いて第１実施形態の周波数逓倍器と同一の構成をしている。したがって、この第３実施形態の周波数逓倍器は、第１実施形態の周波数逓倍器と同様の効果を有する。
【００３９】
上記第１実施形態において図１に示す伝送線路３,５の長さを最適化して、逓倍利得を最大にした場合、ＨＢＴ２の入力側における反射係数が非常に大きくなるため、入力側の整合をとることがしばしば困難となると共に、反射係数が１以上となり、発振を起こすという問題がある。そこで、この第３実施形態では、ＨＢＴ３２のエミッタと接地ＧＮＤの間に伝送線路３３を挿入することによって、ＨＢＴ３２の入力側における反射係数を小さくすることができ、逓倍利得を大きく損なうことなく、入力側の整合を容易にとることが可能となる。したがって、この周波数逓倍器の入力端の反射特性を改善し、回路の動作を安定化することができる。なお、上記伝送線路３３は、基本波に対して電気長１０°程度に設定する。
【００４０】
（第４実施形態）
図４はこの発明の第４実施形態の周波数逓倍器の回路図であり、４１は周波数ｆ0の入力信号が入力される入力側の整合回路、４２は上記入力側の整合回路４１の出力端子がベースに接続されたＨＢＴ、４３は上記ＨＢＴ４２のエミッタと接地ＧＮＤとを接続するインダクタ、４４は上記ＨＢＴ４２のコレクタに一端が接続された第１のインダクタ、４５は上記第１のインダクタ４４の他端に一端が接続されたインダクタ、４６は上記インダクタ４５の一端と接地ＧＮＤとの間に接続されたキャパシタ、４７は上記インダクタ４５の他端と接地ＧＮＤとの間に接続されたキャパシタ、４８は上記第１のインダクタ４４の他端に一端が接続されたインダクタ、４９は上記インダクタ４８の他端に一端が接続されたインダクタ、５０は上記インダクタ４９の一端と接地ＧＮＤとの間に接続されたキャパシタ、５１は上記インダクタ４９の他端と接地ＧＮＤとの間に接続されたキャパシタ、５２は上記インダクタ４８の他端に入力端子が接続された出力側の整合回路である。上記入力側の整合回路４１により、基本波の周波数ｆ0でＨＢＴ４２の入力側の整合をとり、出力側の整合回路５２により、４倍波の周波数４ｆ0でＨＢＴ４２の出力側の整合をとる。また、上記整合回路４１,５２はバイアス回路を兼ねており、ＨＢＴ４２がピンチオフ付近で動作するようにバイアスを設定している。
【００４１】
上記周波数逓倍器は、第１実施形態の図１に示す基本波通過阻止用先端開放スタブ６の代わりに、その基本波通過阻止用先端開放スタブ６を集中定数化した基本波通過阻止用等価回路をインダクタ４９,キャパシタ５０およびキャパシタ５１で構成している。また、第１実施形態の図１に示す２倍波通過阻止用先端開放スタブ４の代わりに、その２倍波通過阻止用先端開放スタブ４を集中定数化した２倍波通過阻止用等価回路をインダクタ４５,キャパシタ４６およびキャパシタ４７で構成している。
【００４２】
上記構成の周波数逓倍器は、ＨＢＴ４２のエミッタと接地ＧＮＤの間に挿入されたインダクタ４３を除いて第２実施形態の周波数逓倍器と同一の構成をしている。したがって、この第４実施形態の周波数逓倍器は、第２実施形態の周波数逓倍器と同様の効果を有する。
【００４３】
また、上記ＨＢＴ４２のエミッタと接地ＧＮＤの間に挿入されたイングクタ４３は、ＨＢＴ４２の入力側における反射係数を小さくすることができ、逓倍利得を大きく損なうことなく、入力側の整合を容易にとることが可能となる。したがって、この周波数逓倍器の入力端の反射特性を改善し、回路の動作を安定化することができる。なお、上記インダクタ４３は、基本波の周波数に対して数Ω程度に設定する。
【００４４】
上記第１〜第４実施形態では、高周波トランジスタとしてＨＢＴを用いたが、ＭＥＳＦＥＴ(metal semiconductor field effect transistor:メタル・セミコンダクタ電界効果トランジスタ)またはＨＥＭＴを用いてこの発明の周波数逓倍器を構成しても有効である。
【００４５】
【発明の効果】
以上より明らかなように、請求項１の発明の周波数逓倍器は、高周波トランジスタのエミッタまたはソースを接地し、上記高周波トランジスタのコレクタまたはドレインに第１の伝送線路の一端を接続する一方、上記第１の伝送線路の他端に２倍波通過阻止用先端開放スタブの一端を接続し、上記第１の伝送線路の他端に第２の伝送線路の一端を接続し、上記第２の伝送線路の他端に基本波通過阻止用先端開放スタブの一端を接続したものである。
【００４６】
したがって、請求項１の発明の周波数逓倍器によれば、上記高周波トランジスタが多くの高調波を出力して、上記基本波通過阻止用先端開放スタブで基本波に対して短絡となって高周波トランジスタ側に基本波が反射され、上記２倍波通過阻止用先端開放スタブで２倍波に対して短絡となって高周波トランジスタ側に２倍波が反射されて、４次以上の高調波のみを出力し、このとき、基本波通過阻止用先端開放スタブで高周波トランジスタ側に基本波が反射され、高周波トランジスタの逓倍作用により２倍波の出力が大きくなり、さらに２倍波通過阻止用先端開放スタブで高周波トランジスタ側に２倍波が反射されるので、高周波トランジスタの逓倍作用により４倍波の出力がより大きくなると共に、基本波を２倍波に最大に変換し、かつ、２倍波を４倍波に最大に変換するように、上記第１の伝送線路と第２の伝送線路の電気長を最適化することによって、４倍波の出力効率が高くなる。したがって、１つの高周波トランジスタを用いた簡単な構成で４次以上の高調波を効率よく取り出すことができる。
【００４７】
また、請求項２の発明の周波数逓倍器は、入力側整合回路の出力端子に高周波トランジスタのベースまたはゲートを接続し、その高周波トランジスタのエミッタまたはソースを接地し、上記高周波トランジスタのコレクタまたはドレインに第１の伝送線路の一端を接続する一方、上記第１の伝送線路の他端に２倍波通過阻止用先端開放スタブの一端を接続し、上記第１の伝送線路の他端に第２の伝送線路の一端を接続し、上記第２の伝送線路の他端に基本波通過阻止用先端開放スタブの一端を接続して、上記第２の伝送線路の他端に出力側整合回路の入力端子を接続したものである。
【００４８】
したがって、請求項２の発明の周波数逓倍器によれば、上記高周波トランジスタが多くの高調波を出力して、上記基本波通過阻止用先端開放スタブで基本波に対して短絡となって高周波トランジスタ側に基本波が反射され、上記２倍波通過阻止用先端開放スタブで２倍波に対して短絡となって高周波トランジスタ側に２倍波が反射されて、４次以上の高調波のみを上記出力側整合回路から出力し、このとき、基本波通過阻止用先端開放スタブで高周波トランジスタ側に基本波が反射され、高周波トランジスタの逓倍作用により２倍波の出力が大きくなり、さらに２倍波通過阻止用先端開放スタブで高周波トランジスタ側に２倍波が反射されるので、高周波トランジスタの逓倍作用により４倍波の出力がより大きくなると共に、基本波を２倍波に最大に変換し、かつ、２倍波を４倍波に最大に変換するように、上記第１の伝送線路と第２の伝送線路の電気長を最適化することによって、４倍波の出力効率が高くなる。したがって、１つの高周波トランジスタを用いた簡単な構成で４次以上の高調波を効率よく取り出すことができる。
【００４９】
また、請求項３の発明の周波数逓倍器は、入力側整合回路の出力端子に高周波トランジスタのベースまたはゲートを接続し、その高周波トランジスタのエミッタまたはソースを接地し、上記高周波トランジスタのコレクタまたはドレインに第１のインダクタの一端を接続する一方、上記第１のインダクタの他端に一端が接続されたときの２倍波通過阻止用先端開放スタブに略等価な回路であって、インダクタおよびキャパシタにより上記２倍波通過阻止用先端開放スタブを集中定数化した２倍波通過阻止用等価回路を第１のインダクタの他端側に接続し、上記第１のインダクタの他端に第２のインダクタの一端を接続し、上記第２のインダクタの他端に一端が接続されたときの基本波通過阻止用先端開放スタブに略等価な回路であって、インダクタおよびキャパシタにより上記基本波通過阻止用先端開放スタブを集中定数化した基本波通過阻止用等価回路を第２インダクタの他端側に接続して、上記第２のインダクタの他端に出力側整合回路の入力端子を接続したものである。
【００５０】
したがって、請求項３の発明の周波数逓倍器によれば、上記高周波トランジスタが多くの高調波を出力して、上記基本波通過阻止用等価回路で基本波に対して短絡となって高周波トランジスタ側に基本波が反射され、上記２倍波通過阻止用等価回路で２倍波に対して短絡となって高周波トランジスタ側に２倍波が反射されて、４次以上の高調波のみを上記出力側整合回路から出力し、このとき、基本波通過阻止用等価回路で高周波トランジスタ側に基本波が反射され、高周波トランジスタの逓倍作用により２倍波の出力が大きくなり、さらに２倍波通過阻止用等価回路で高周波トランジスタ側に２倍波が反射されるので、高周波トランジスタの逓倍作用により４倍波の出力がより大きくなると共に、基本波を２倍波に最大に変換し、かつ、２倍波を４倍波に最大に変換するように、上記第１のインダクタと第２のインダクタのインダクタンスを最適化することによって、４倍波の出力効率が高くなる。したがって、１つの高周波トランジスタを用いた簡単な構成で４次以上の高調波を効率よく取り出すことができる。また、上記インダクタにチップインダクタやスパイラルインダクタ、キャパシタにチップキャパシタやＭＩＭキャパシタを用い、先端開放スタブの分布定数回路をインダクタとキャパシタを用いて集中定数化することによって、回路の占有面積を縮小することができる。特に、スパイラルインダクタとＭＩＭキャパシタを用いてＭＭＩＣ化する場合に効果がある。
【００５１】
また、請求項４の発明の周波数逓倍器は、請求項１乃至３のいずれか１つの周波数逓倍器において、上記高周波トランジスタのエミッタまたはソースを伝送線路を介して接地したので、高周波トランジスタの入力側における反射係数を小さくすることができ、逓倍利得を大きく損なうことなく、入力側の整合を容易にとることが可能となり、周波数逓倍器の入力端の反射特性を改善して、回路の動作を安定化できる。
【００５２】
また、請求項５の発明の周波数逓倍器は、請求項１乃至３のいずれか１つの周波数逓倍器において、上記高周波トランジスタのエミッタまたはソースをインダクタを介して接地したので、高周波トランジスタの入力側における反射係数を小さくすることができ、逓倍利得を大きく損なうことなく、入力側の整合を容易にとることが可能となり、周波数逓倍器の入力端の反射特性を改善して、回路の動作を安定化できる。
【００５３】
また、請求項６の発明の周波数逓倍器は、請求項１乃至５のいずれか１つの周波数逓倍器において、上記高周波トランジスタはＨＢＴであるので、ピンチオフ付近で動作するＨＢＴが他の高周波トランジスタ例えばＨＥＭＴよりも３次以上の高調波の出力の割合が高く、高調波の出力をより大きくすることができる。
【図面の簡単な説明】
【図１】  図１はこの発明の第１実施形態の周波数逓倍器の回路図である。
【図２】  図２はこの発明の第２実施形態の周波数逓倍器の回路図である。
【図３】  図３はこの発明の第３実施形態の周波数逓倍器の回路図である。
【図４】  図４はこの発明の第４実施形態の周波数逓倍器の回路図である。
【図５】  図５はＨＢＴのピンチオフ時における高調波出力特性を示す図である。
【図６】  図６はＨＥＭＴのピンチオフ時における高調波出力特性を示す図である。
【図７】  図７は従来の２逓倍する周波数逓倍器を示す回路図である。
【図８】  図８は従来の４逓倍する周波数逓倍器を示す回路図である。
【符号の説明】
１,１１,３１,４１…入力側の整合回路、
２,１２,３２,４２…ＨＢＴ、
３,３４…第１の伝送線路、
４,３５…２倍波通過阻止用先端開放スタブ、
５,３６…第２の伝送線路、
６,３７…基本波通過阻止用先端開放スタブ、
７,２１,３８,５２…出力側の整合回路、
１３,４４…第１のインダクタ、
１４,１８,４３,４５,４９…インダクタ、
１７,４８…第２のインダクタ、
１５,１６,１９,２０,４６,４７,５０,５１…キャパシタ。