Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成16年2月19日(2004.2.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】中間転写体の製造方法、中間転写ベルトの製造方法及び画像形成装置


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の画像担持体上に形成された画像を中間転写体に転写した後、第２の画像担持体上に更に転写する画像形成装置に用いる中間転写体の製造方法において、成形用原料を押出し機で円筒状に溶融押出しし、次に気体を吹き込みつつ所望の形状に成型する中間転写体の押出し成形比が１．０５〜２．８０となることを特徴とする中間転写体の製造方法。
【請求項２】
前記中間転写体がシームレス中間転写ベルトである請求項１に記載の中間転写体の製造方法。
【請求項３】
前記中間転写体に抵抗制御剤を０〜３０重量％含有させる請求項１又は２に記載の中間転写体の製造方法。
【請求項４】
成形後の中間転写体の肉厚が４５〜３００μｍとなる請求項１〜３のいずれかに記載の中間転写体の製造方法。
【請求項５】
前記中間転写体の抵抗値が１×１０5〜１×１０16Ωである請求項１〜４のいずれかに記載の中間転写体の製造方法。
【請求項６】
第一の画像担持体上に形成された画像を中間転写体に転写した後、第二の画像担持体上に更に転写する画像形成装置に用いる中間転写体において、成形用原料を押出し機で円筒状に溶融押出しし、次に気体を吹き込みつつ所望の形状に成型する中間転写体の押出し成形比が１．０５〜２．８０であることを特徴とする画像形成装置。
【請求項７】
（ｉ）円筒状に押出した樹脂を膨らませて円筒状のフィルムを成形する工程と、（ｉｉ）該円筒状のフィルムを切断してシームレスな中間転写ベルトを得る工程と、を有する、画像形成装置に用いられる中間転写ベルトの製造方法において、
前記工程（ｉ）における押出し成形比が１．０５〜２．８０であることを特徴とする中間転写ベルトの製造方法。
【請求項８】
前記工程（ｉ）に於ける円筒状の樹脂が、２層もしくは３層以上の層構成を有している請求項７に記載の製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
【課題を解決するための手段】
本発明に従って、第１の画像担持体上に形成された画像を中間転写体に転写した後、第２の画像担持体上に更に転写する画像形成装置に用いる中間転写体において、成形用原料を押出し機で円筒状に溶融押出しし、次に気体を吹き込みつつ所望の形状に成型する中間転写体の押出し成形比が１．０５〜２．８０である中間転写体の製造方法及び画像形成装置が提供される。
また、本発明に従って、（ｉ）円筒状に押出した樹脂を膨らませて円筒状のフィルムを成形する工程と、（ｉｉ）該円筒状のフィルムを切断してシームレスな中間転写ベルトを得る工程と、を有する、画像形成装置に用いられる中間転写ベルトの製造方法において、
前記工程（ｉ）における押出し成形比が１．０５〜２．８０である中間転写ベルトの製造方法が提供される。
【手続補正書】
【提出日】平成17年11月1日(2005.11.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１２
【補正方法】変更
【補正の内容】
【請求項１２】  液晶材料と、前記液晶材料を挟持する１対の基板と、前記１対の基板の少なくとも一方に設けられる対向電極と、前記液晶表示装置の画素にそれぞれ対応してマトリックス状に設けられ、前記対向電極に対して与える電位差により、前記液晶材料の前記画素に対応する部分の状態を制御するための複数の画素電極と、画面の水平方向に沿って配置される前記画素電極の行ごとの選択を行なうための複数の走査線と、前記複数の走査線に交差して配列され、前記画素電極と対向電極との間に前記電位差として保持される信号を更新するための更新信号を伝達する複数の信号線と、前記複数の走査線と前記複数の信号線との交点にそれぞれ対応して設けられ、前記走査線によって活性化され前記更新信号を前記画素電極に伝達する複数のスイッチング素子とを備える液晶表示装置の駆動方法であって、
前記画面における第１の表示領域に対応する前記複数の走査線を第１のピッチで順次選択し、前記第１の表示領域に画像を表示するステップと、
前記画面における第２の表示領域に対応する前記複数の走査線を前記第１のピッチと異なる第２のピッチで順次選択し、前記第２の表示領域に画像を表示するステップとを備える、液晶表示装置の駆動方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
請求項１２に記載の液晶表示装置の駆動方法は、液晶材料と、液晶材料を挟持する１対の基板と、１対の基板の少なくとも一方に設けられる対向電極と、液晶表示装置の画素にそれぞれ対応してマトリックス状に設けられ、対向電極に対して与える電位差により、液晶材料の画素に対応する部分の状態を制御するための複数の画素電極と、画面の水平方向に沿って配置される画素電極の行ごとの選択を行なうための複数の走査線と、複数の走査線に交差して配列され、画素電極と対向電極との間に電位差として保持される信号を更新するための更新信号を伝達する複数の信号線と、複数の走査線と複数の信号線との交点にそれぞれ対応して設けられ、走査線によって活性化され更新信号を画素電極に伝達する複数のスイッチング素子とを備える液晶表示装置の駆動方法であって、画面における第１の表示領域に対応する複数の走査線を第１のピッチで順次選択し、第１の表示領域に画像を表示するステップと、画面における第２の表示領域に対応する複数の走査線を第１のピッチと異なる第２のピッチで順次選択し、第２の表示領域に画像を表示するステップとを備える。
【手続補正書】
【提出日】平成17年8月8日(2005.8.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
高融点金属の窒化物薄膜を形成するときの圧力範囲については、１Ｐａ以上１００００Ｐａ以下が適当であり、より好ましくは１Ｐａ以上１００Ｐａ以下がよい。
【手続補正書】
【提出日】平成16年12月27日(2004.12.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体装置の製造方法：
（ａ）ソケット内に設けられたフレキシブル配線フィルムの第１の主面上に設けられた複数の電極パッドのそれぞれに、半導体装置の第２の主面に設けられた複数の半田バンプのそれぞれを押し付ける工程；
（ｂ）前記複数の半田バンプが、前記複数の電極パッドに押し付けられた状態で、前記半導体装置に対して、バーンインテストを実行する工程；
（ｃ）前記バーンインテスト終了後、前記複数の半田バンプを前記複数の電極パッドから離脱させる工程、
ここで、前記ソケットは、以下の構成を含む：
（ｉ）ソケット基板；
（ｉｉ）前記ソケット基板の第１の主面上に設けられたゴム状弾性シート；
（ｉｉｉ）前記ゴム状弾性シートの第１の主面上に設けられた前記フレキシブル配線フィルム；
（ｉｖ）前記フレキシブル配線フィルムの前記第１の主面上に設けられた前記複数の電極パッド；
（ｖ）前記複数の電極パッドの間の位置の前記フレキシブル配線フィルムに設けられた複数のスリット。
【請求項２】
請求項１記載の半導体装置の製造方法において、前記バーンインテストは摂氏１００度以上の温度下で行われる。
【請求項３】
請求項２記載の半導体装置の製造方法において、前記複数の電極パッドの各パッド部の各々には、複数の突起が設けられており、前記複数の突起で前記複数の半田バンプと接触する。
【請求項４】
請求項３記載の半導体装置の製造方法において、前記複数の半田バンプは鉛フリー半田で作られている。
【請求項５】
請求項４記載の半導体装置の製造方法において、前記鉛フリー半田はＳｎ−Ａｇ合金ベースの材料から作られている。
【請求項６】
請求項１〜５のいずれか一項に記載の半導体装置の製造方法において、前記半導体装置は素子形成面に前記半田バンプを形成した半導体チップである。
【請求項７】
請求項１〜５のいずれか一項に記載の半導体装置の製造方法において、前記半導体装置は面実装型である。
【請求項８】
請求項１〜５のいずれか一項に記載の半導体装置の製造方法において、前記半導体装置はＣＳＰ型である。
【請求項９】
請求項１〜５のいずれか一項に記載の半導体装置の製造方法において、前記半導体装置はＢＧＡ型である。
【手続補正書】
【提出日】平成16年4月13日(2004.4.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のプロトコル（１３０）および第２のプロトコル（１４０）を機器に提供する装置であって、
前記第１のプロトコル（１３０）によって定義された構成を有するコネクタ（１１０）と、
前記コネクタ（１１０）に接続された信号調整器（１３４，１ ４４）と、
前記信号調整器（１３４，１４４）に接続された第１のプロトコル（１３０）ブロックと、
前記信号調整器（１３４、１４４）に接続された第２のプロトコル（１４０）ブロックと、
プロトコル信号に応答するコントローラ手段（１２０）と
からなり、前記コントローラ手段（１２０）が前記プロトコル信号の不在を検出した場合、前記コントローラ手段（１２０）は、前記第１のプロトコル（１３０）ブロックを作動させ、前記信号調整器（１３４，１４４）を前記第１のプロトコル（１３０）用に構成し、あるいは、前記コントローラ手段（１２０）が前記プロトコル信号を受信した場合、前記コントローラ手段（１２０）は、前記第２のプロトコル（１４０）ブロックを作動させ、前記信号調整器（１３ ４）を前記第２のプロトコル（１４０）用に構成する、装置。
【請求項２】
前記コネクタ（１１０）と結合するように構成された第１のコネクタと、前記第２のプロトコル（１４０）によって定義された構成を有する第２コネクタ（１１５）とを有する受動アダプタ（１１２）を更に含み、前記受動アダプタ（１１２）を前記コネクタ（１１０）に接続したとき、前記受動アダプタ（１１２）の前記第１のコネクタは、前記コネクタ（１１０）からの信号を前記プロトコル信号として前記コネクタ（１１０）に送り返す、請求項１の装置。
【請求項３】
前記受動アダプタ（１１２，８３０）は、前記第２のプロトコル（１４０）によって定義された構成を有する第３のコネクタ（８４０）を更に含み、該第３のコネクタ（８４０）が前記第２コネクタ（１１５）と並べて配置される、請求項２の装置。
【請求項４】
第１のインタフェースおよび第２のインタフェースを機器に提供する装置であって、
前記第１のインタフェースによって定義された構成を有するコネクタ（１１０）と、
前記コネクタに接続された信号調整器（１３４、１４４）と、
前記信号調整器に接続された第１のトランシーバ（１３２）と、
前記信号調整器に接続された第２のトランシーバ（１４２）と、
第１のプロトコル（１３０）を用いて機器の外部と通信するための、前記第１のトランシーバ（１３２）に接続された第１のインタフェース・プロトコル・ブロック手段（１３０）と、
第２のプロトコル（１４０）を用いて機器の外部と通信するための、前記第２のトランシーバ（１４２）に接続された第２のインタフェース・プロトコル・ブロック手段（１４０）と、
前記コネクタ（１１０）と結合するように構成された第１の面と、前記第２のインタフェースによって定義された構成を有する第２の面とを有する、受動アダプタ（１１２）と、
前記受動アダプタ（１１２）の存在を検出するためのコントローラ手段（１２０）と
からなり、前記コントローラ手段（１２０）が前記受動アダプタ（１１２）の不在を検出した場合、前記コントローラ手段（１２０）は、前記第１のトランシーバ（１３２）および前記第１のインタフェース・プロトコル・ブロック手段（１３０）を作動させ、前記信号調整器（１３４，１４４）を前記第１のインタフェース用に構成し、あるいは、前記コントローラ手段（１２０）が前記受動アダプタ（１１２）の存在を検出した場合、前記コントローラ手段（１２０）は、前記第２のトランシーバ（１３２）および前記第２のインタフェース・プロトコル・ブロック手段（１４０）を作動させ、前記信号調整器（１ ３４，１４４）を前記第２のインタフェース用に構成する、装置。
【請求項５】
前記受動アダプタ（１１２）が前記機器の外部に配置される、請求項４の装置。
【請求項６】
前記受動アダプタ（１１２）は該受動アダプタ（１１２）が前記コネクタに接続されていることを前記コントローラ手段（１２０）に示すためのインジケータ手段を更に含む、請求項５の装置。
【請求項７】
前記受動アダプタ（１１２，８３０）は前記第２の面上に第２の構成（８４０）を更に含み、該第２の構成が前記第２のプロトコル（１４０）によって定義された構成を有する、請求項６の装置。
【請求項８】
前記コネクタ（１１０）に接続され、前記受動アダプタ（１１２）が前記コネクタに接続されたときに前記第２の構成（８４０）に送られる、電力信号を更に含む、請求項７の装置。
【請求項９】
機器の共通コネクタ（１１０）を介して第１のプロトコル（６０１，５０５）および第２のプロトコル（６０２，５０４）を提供する方法（図３、図４）であって、
前記共通コネクタ（１１０）からプロトコル選択信号（nREQ_USB_MODE）を検出するステップと、
前記プロトコル選択信号（nREQ_USB_MODE）が存在した場合、第１のプロトコル（１３０）ブロックおよび第１のトランシーバ（１３２）を作動させるステップと、
前記プロトコル選択信号（nREQ_USB_MODE）が存在しない場合、第２のプロトコル（１４０）ブロックおよび第２のトランシーバ（１４２）を作動させるステップと
からなる方法。
【請求項１０】
前記機器からの存在信号を前記共通コネクタ（１１０）に出力するステップと、
前記受動アダプタ（１１２）を前記共通コネクタ（１１０）に接続するステップと、
前記受動アダプタ（１１２）内で前記存在信号をプロトコル信号（ｎＲＥＱ＿ＵＳＢ＿ＭＯＤＥ）として前記共通コネクタ（１１０）に送り返すステップと
を更に含む、請求項９の方法。
【手続補正書】
【提出日】平成16年10月18日(2004.10.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
それぞれがバイポーラトランジスタからなる複数の高周波増幅部と、
前記複数の高周波増幅部の各々に対して設けられ一端が対応する高周波増幅部の前記バイポーラトランジスタのベースに接続され他端が高周波電源に接続されたキャパシタと、
前記複数の高周波増幅部の各々に対して設けられ、対応する高周波増幅部のバイポーラトランジスタのベースにバイアス電圧を与えるバイアス回路と、
を備え、
前記バイアス回路は、対応する高周波増幅部のバイポーラトランジスタに近接して配置されて前記バイポーラトランジスタの温度上昇に応じて前記バイアス電圧を低下させるバイアス電圧低下部を備え、
前記バイアス回路は、バラスト抵抗と、電圧を発生し、この発生した電圧を前記バラスト抵抗を介して前記バイポーラトランジスタのベースに前記バイアス電圧として与える、電圧発生回路とを備え、
前記電圧発生回路は、カソードが接地された第１のダイオードと、カソードが前記第１のダイオードに接続されアノードが制御抵抗を介して制御電源に接続される第２のダイオードと、コレクタがバイアス電源に接続されベースが前記第２のダイオードのアノードに接続されエミッタが前記バラスト抵抗に接続されるバイポーラトランジスタとを有し、
前記第１のダイオードは前記高周波増幅部のバイポーラトランジスタに近接して配置されていることを特徴とする高周波電力増幅器。
【請求項２】
それぞれがバイポーラトランジスタからなる複数の高周波増幅部と、
前記複数の高周波増幅部の各々に対して設けられ一端が対応する高周波増幅部の前記バイポーラトランジスタのベースに接続され他端が高周波電源に接続されたキャパシタと、
前記複数の高周波増幅部の各々に対して設けられ、対応する高周波増幅部のバイポーラトランジスタのベースにバイアス電圧を与えるバイアス回路と、
を備え、
前記バイアス回路は、対応する高周波増幅部のバイポーラトランジスタに近接して配置されて前記バイポーラトランジスタの温度上昇に応じて前記バイアス電圧を低下させるバイアス電圧低下部を備え、
前記バイアス電圧低下部は、前記バイポーラトランジスタのベースに高周波阻止抵抗を介して接続されるダイオードを有していることを特徴とする高周波電力増幅器。
【請求項３】
前記バイアス電圧低下部のダイオードは、カソードが、前記高周波増幅部のバイポーラトランジスタのエミッタに接続された金属配線と熱的に結合していることを特徴とする請求項２記載の高周波電力増幅器。
【請求項４】
前記バイアス回路は、バラスト抵抗と、電圧を発生し、この発生した電圧を前記バラスト抵抗を介して前記バイポーラトランジスタのベースに前記バイアス電圧として与える、電圧発生回路とを備えたことを特徴とする請求項３記載の高周波電力増幅器。
【請求項５】
前記電圧発生回路は、カソードが接地された第１のダイオードと、カソードが前記第１のダイオードに接続されアノードが制御抵抗を介して制御電源に接続される第２のダイオードと、コレクタがバイアス電源に接続されベースが前記第２のダイオードのアノードに接続されエミッタが前記バラスト抵抗に接続されるバイポーラトランジスタとを有し、前記第１のダイオードは前記高周波増幅部のバイポーラトランジスタに近接して配置されていることを特徴とする請求項４記載の高周波電力増幅器。
【請求項６】
それぞれがバイポーラトランジスタからなる複数の高周波増幅部と、
前記複数の高周波増幅部の各々に対して設けられ一端が対応する高周波増幅部の前記バイポーラトランジスタのベースに接続され他端が高周波電源に接続されたキャパシタと、
前記複数の高周波増幅部の各々に対して設けられ、対応する高周波増幅部のバイポーラトランジスタのベースにバイアス電圧を与えるバイアス回路と、
カソードが接地された第１のダイオードと、カソードが前記第１のダイオードに接続されアノードが制御抵抗を介して制御電源に接続される第２のダイオードと、コレクタがバイアス電源に接続されベースが前記第２のダイオードのアノードに接続されエミッタが抵抗を介して接地されるバイポーラトランジスタとを備えた電圧発生回路とを備え、
前記バイアス回路は、対応する高周波増幅部のバイポーラトランジスタに近接して配置されて前記バイポーラトランジスタの温度上昇に応じて前記バイアス電圧を低下させるバイアス電圧低下部を備え、
前記バイポーラトランジスタのエミッタは前記複数のバイアス回路にバラスト抵抗を介して前記バイアス電圧を供給することを特徴とする高周波電力増幅器。
【請求項７】
それぞれがバイポーラトランジスタからなる複数の高周波増幅部と、
前記複数の高周波増幅部の各々に対して設けられ一端が対応する高周波増幅部の前記バイポーラトランジスタのベースに接続され他端が高周波電源に接続されたキャパシタと、
前記複数の高周波増幅部の各々に対して設けられ、対応する高周波増幅部のバイポーラトランジスタのベースにバイアス電圧を与えるバイアス回路と、
を備え、
前記バイアス回路は、対応する前記高周波増幅部のバイポーラトランジスタのベースに与えるベース電流が所定値を超えないように制限する第１のインピーダンスと、前記ベース電流が前記所定値を超えたとき前記バイアス電圧が零になるように制限する、前記第１のインピーダンスより大きい第２のインピーダンスとを備えていることを特徴とする高周波電力増幅器。
【請求項８】
前記バイアス回路は、カソードが接地された第１のダイオードと、カソードが前記第１のダイオードに接続されアノードが制御抵抗を介して制御電源に接続される第２のダイオードと、コレクタが抵抗を介してバイアス電源に接続されベースが前記第２のダイオードのアノードに接続されエミッタがバラスト抵抗を介して前記高周波増幅部のバイポーラトランジスタのベースに接続される第２のバイポーラトランジスタと、前記第２のバイポーラトランジスタのコレクタとエミッタ間に接続される第２のキャパシタと、を備えたことを特徴とする請求項７記載の高周波電力増幅器。
【請求項９】
前記バラスト抵抗は、前記第２のバイポーラトランジスタの出力インピーダンスであることを特徴とする請求項８記載の高周波電力増幅器。
【請求項１０】
前記バイアス回路は、アノードが高周波阻止抵抗を介して対応する前記高周波増幅部のバイポーラトランジスタのベースに接続されカソードが接地される第３のダイオードを備えていることを特徴とする請求項８記載の高周波電力増幅器。
【手続補正書】
【提出日】平成16年11月5日(2004.11.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
真空排気手段を有する容器内に、
被処理体を設置する手段と、
被処理体表面に近接して配置された一つまたは複数のパット型構造体と、
該構造体に設けられた一つまたは複数のガス噴出口から、前記構造体と前記被処理体の間隙にガスを供給する手段と、
前記構造体と前記被処理体との間隔を制御する手段と、
前記構造体と前記被処理体とを相対的に移動させる手段とを有し、
前記被処理体表面の異物を除去することを特徴とするドライ洗浄装置。
【請求項２】
請求項１記載のドライ洗浄装置において、
前記構造体に設けられたガス供給手段は別の一つまたは複数のガス噴出口からガスを容器内へ噴出させる第２のガス供給手段を有することを特徴とするドライ洗浄装置。
【請求項３】
請求項１記載のドライ洗浄装置において、
前記容器内にプラズマを発生させる、プラズマ生成手段を備えることを特徴とするドライ洗浄装置。
【請求項４】
請求項１記載のドライ洗浄装置において、
前記構造体の主面と前記被処理体の主面とのなす角度が、前記構造体と前記被処理体の間隙にあるガスの圧力により変化することが可能な構造であることを特徴とするドライ洗浄装置。
【請求項５】
請求項４記載のドライ洗浄装置において、
前記構造体の主面と前記被処理体の主面とのなす角度を圧電素子、ダンパー、バネ、弾力材またはそれらを組み合わせた構造により制御する手段を有することを特徴とするドライ洗浄装置。
【請求項６】
請求項１記載のドライ洗浄装置において、
前記構造体と前記被処理体の間隙にガスを供給する手段は、前記構造体の中心にガス噴出口が配置されて成ることを特徴とするドライ洗浄装置。
【請求項７】
請求項１記載のドライ洗浄装置において、
前記構造体のうち前記被処理体に近接する部分を容易に交換することが可能であることを特徴とするドライ洗浄装置。
【請求項８】
請求項１記載のドライ洗浄装置において、
前記構造体と前記被処理体とを相対的に移動させる手段は、前記構造体を前記被処理体面上で走査させる手段と被処理体を平面上で回転させる手段とを含むことを特徴とするドライ洗浄装置。
【請求項９】
請求項１記載のドライ洗浄装置において、
前記被処理体の温度を制御する手段を有することを特徴とするドライ洗浄装置。
【請求項１０】
請求項１記載のドライ洗浄装置において、
前記構造体を前記被処理体表面と前記被処理体裏面にそれぞれ配置し、該被処理体の表面と裏面の異物を同時に除去することを特徴とするドライ洗浄装置。
【請求項１１】
請求項１０記載のドライ洗浄装置において、
前記被処理体表面と裏面に配置された前記構造体が、該被処理体における同位置の表面と裏面に配置され、該２つの構造体が一体として該被処理体に対し相対的に移動する手段を有し、該被処理体の表面と裏面の異物を同時に除去することを特徴とするドライ洗浄装置。
【請求項１２】
請求項３記載のドライ洗浄装置において、
前記プラズマがマイクロ波帯、UHF波帯、ラジオ波帯の何れかの周波数帯の電磁波により形成されることを特徴とするドライ洗浄装置。
【請求項１３】
請求項３記載のドライ洗浄装置において、
前記プラズマの拡散領域に前記被処理体を設置することを特徴とするドライ洗浄装置。
【手続補正書】
【提出日】平成16年3月9日(2004.3.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
真空排気手段により排気された真空容器内にて、被処理ウエハの表面および裏面に近接または接してパット型構造体をそれぞれ配置させ、
該構造体と該被処理ウエハの間にガスを供給し、
該構造体を被処理ウエハに対して相対的に移動させることで被処理ウエハ表面および裏面を洗浄することを特徴とするドライ洗浄方法。
【請求項２】
請求項１記載のドライ洗浄方法において、
被処理ウエハの表面および裏面に近接または接して配置される前記構造体の大きさが被処理ウエハ径より小さいことを特徴とするドライ洗浄方法。
【請求項３】
請求項１または２記載のドライ洗浄方法において、
真空容器内にプラズマを形成する手段を付加し、該プラズマと該表面および裏面に配置した構造体の作用により被処理ウエ面を洗浄することを特徴とするドライ洗浄方法。
【請求項４】
被処理ウエハの表面および裏面の各面に配置される構造体の隙間にガスを供給し、
被処理ウエハの表面および裏面に配置した構造体に作用する圧力を検知し、
該圧力が一定となるよう構造体の被処理ウエハへの押付け力を制御することで被処理ウエハと構造体の間隔を制御し、該ガスにより該被処理ウエハの表面および裏面を洗浄することを特徴とするドライ洗浄方法。
【請求項５】
請求項４記載のドライ洗浄方法において、
該構造体と該被処理ウエハの隙間にガスを供給する方法は、該構造体の被処理ウエハ面に接する面の中央部に形成したガス噴出し孔より該被処理ウエハ面に向けて噴出される構造であることを特徴とするドライ洗浄方法。
【手続補正書】
【提出日】平成17年1月7日(2005.1.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板を処理室内に配置する工程と、
前記処理室内を減圧状態にする工程と、
前記基板に対し、ガス噴出部が設けられたパット型構造体を該基板に対向して配置する工程と、
前記ガス噴出部より所定のガスを噴出させる工程と、
前記基板と前記パット型構造体との間のガス圧を所定の値にするために、前記基板と前記パット型構造体との間隔を制御する工程と、
前記基板に対して前記パット型構造体を相対的に移動させる工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記基板は半導体基板であることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記パット型構造体に設けられたガス噴出部は複数個に分離され、該複数個のガス噴出部より前記基板に向けて洗浄ガスを噴出させることを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記複数個のガス噴出部は前記パット型構造体の主面の中央部に配置された一つのガス噴出部と、前記パット型構造体の外周部に複数個のガス噴出部を配置することを特徴とする半導体装置の製造方法。
【請求項５】
パターンが形成された膜を有する半導体基板を処理室内に挿入する工程と、
前記処理室内にエッチングガスを導入してプラズマ雰囲気を形成する工程と、
前記半導体基板のパターンに対向するように、ガス噴出部が設けられたパット型構造体を配置し、前記ガス噴出部より洗浄ガスを噴出させる工程と、
前記半導体基板主面に対向する主面を備えたパット型構造体との間のガス圧を所定の値にするために、前記半導体基板主面と前記パット型構造体の前記対向主面との間隔を制御する工程と、
前記半導体基板に対して前記パット型構造体を相対的に移動させることを特徴とする半導体装置の製造方法。
【請求項６】
請求項２または５に記載の半導体装置の製造方法において、
前記半導体基板にはコンタクトホールが形成されていることを特徴とする半導体装置の製造方法。
【請求項７】
請求項３または５に記載の半導体装置の製造方法において、
前記洗浄ガスはAr,He,Ne又は窒素ガスのいずれかであることを特徴とする半導体装置の製造方法。
【請求項８】
処理室内に半導体基板を搬入する工程と、
前記処理室内で半導体基板の主面に対しプラズマ加工処理を行う工程と、
ガス流によって前記主面に対して洗浄処理を行う工程と、
前記半導体ウェハを前記処理室から搬出する工程とを有することを特徴とする半導体装置の製造方法。
【請求項９】
請求項１、５または６に記載の半導体装置の製造方法において、
前記処理室内にプラズマエッチングガスを生成するプラズマガス生成手段を備えることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１に記載の半導体装置の製造方法において、
前記パット型構造体のパット主面と前記基板の主面との平行を制御する手段を備えることを特徴とする半導体装置の製造方法。
【請求項１１】
真空排気手段を備えた真空容器を有する半導体装置の製造装置であって、
前記真空容器内に、
半導体基板を載置する半導体基板設置手段と、
前記半導体基板の主面と対向配置されたパット型構造体とを有し、
該パット型構造体は前記半導体基板に対して水平移動させる手段と、前記半導体基板に近接配置するための上下移動手段と、前記半導体基板との間に作用する加重を検出する加重検出手段とを備え、
前記加重検出手段の検出結果に基づいて前記半導体基板とパット型構造体との間隔を制御する手段を備えることを特徴とする半導体装置の製造装置。
【請求項１２】
請求項１１に記載の半導体装置の製造装置において、
前記パット型構造体は前記半導体基板に洗浄ガスを噴出するガス噴出手段を備えることを特徴とする半導体装置の製造装置。
【請求項１３】
請求項１２に記載の半導体装置の製造装置において、
前記洗浄ガスはAr,He,Ne又は窒素ガスのいずれかであることを特徴とする半導体装置の製造装置。
【請求項１４】
請求項１１に記載の半導体装置の製造装置において、
前記真空容器内にプラズマエッチングガスを生成するプラズマガス生成手段を備えることを特徴とする半導体装置の製造装置。
【請求項１５】
請求項１１に記載の半導体装置の製造装置において、
前記半導体基板設置手段は半導体基板の温度を制御する手段を備えることを特徴とする半導体装置の製造装置。
【手続補正書】
【提出日】平成16年12月14日(2004.12.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
静電気放電及び機械的衝撃から回路基板（１０１）を保護するための回路基板シールド（２０２）であって、
静電気シールドとして機能する埋め込み導電性要素を有し、前記回路基板（１０１）の形状及び大きさに対して相補的な形状及び大きさを有するプレート（２０２）と、
前記回路基板の上面に固定された発熱コンポーネント（１０３〜１１２）の位置、形状、及び大きさに対して相補的な位置、形状及び大きさを有する前記プレート内に形成された開口部（１１４〜１２４）と、
前記回路基板の前記発熱要素が前記開口部の真下に来るようにして前記プレートの下面を前記回路基板の上面に取り付けることを容易にするマウンタ（２０３、２０４）と、
からなる回路基板シールド（２０２）。
【請求項２】
前記プレート（２０２）の下面に形成され、前記回路基板の上面に固定された小さな非発熱コンポーネントの位置、形状、及び大きさに対して相補的な位置、形状、及び大きさを有し、前記プレートを前記小さな非発熱コンポーネントの幅よりも近づけて取り付けることを可能にする凹部をさらに含む、請求項１に記載の回路基板シールド。
【請求項３】
前記プレートを前記回路基板（１０１）上に取り付けるときに、複数の前記発熱コンポーネント（１０２〜１１２）が、前記発熱コンポーネントに対して相補的な前記開口部（１１４〜１２４）の中に突出するように構成される、請求項１に記載の回路基板シールド（２０２）。
【請求項４】
前記プレートを前記回路基板（１０１）上に取り付けるときに、複数の前記発熱コンポーネント（１０２〜１１２）が、前記発熱コンポーネントに対して相補的な前記開口部（１１４〜１２４）を通って突出するように構成される、請求項１に記載の回路基板シールド（２０２）。
【請求項５】
静電気保護リング（２１０）をさらに含む、請求項１に記載の回路基板シールド（２０２）。
【請求項６】
前記埋め込み導電性要素が、導電性メッシュ及び薄い導電性フィルムのうちいずれか一方を含む、請求項１に記載の回路基板シールド（２０２）。
【請求項７】
静電気放電から回路基板（１０１）を保護するための方法であって、
静電気シールドとして機能する埋め込み導電性要素を有し、前記回路基板（１０１）の形状及び大きさに対して相補的な形状及び大きさを有するプレート（２０２）を設けるステップと、
前記回路基板の上面に固定された発熱コンポーネント（１０３〜１１２）の位置、形状、及び大きさに対して相補的な位置、形状及び大きさを有する開口部（１１４〜１２４）を前記プレート内に形成するステップと、
前記回路基板の前記発熱要素が前記開口部の真下に来るようにして前記プレート（２０２）の下面を前記回路基板の上面に取り付けるステップと、
からなる方法。
【請求項８】
前記回路基板の上面に固定された小さな非発熱コンポーネントの位置、形状、及び大きさに対して相補的な位置、形状及び大きさを有する凹部を前記プレート（２０２）の下面に形成し、前記プレートを前記小さな非発熱コンポーネントの幅よりも近づけて取り付けることが出来るようにするステップをさらに含む、請求項７に記載の方法。
【請求項９】
前記プレートを前記回路基板（１０１）上に取り付けるときに、複数の前記発熱コンポーネント（１０２〜１１２）が前記発熱コンポーネントに対して相補的な前記開口部（１１４〜１２４）の中に突出するようにして、前記プレート（２０２）を前記回路基板（１０１）上に取り付けるステップをさらに含む、請求項７に記載の方法。
【請求項１０】
前記プレートを前記回路基板（１０１）上に取り付けるときに、複数の前記発熱コンポーネント（１０２〜１１２）が前記発熱コンポーネントに対して相補的な前記開口部（１１４〜１２４）を通して突出するようにして、前記プレート（２０２）を前記回路基板（１０１）上に取り付けるステップをさらに含む、請求項７に記載の方法。
【手続補正書】
【提出日】平成17年10月31日(2005.10.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、部品接続用導体と、フラックス層とを含む部品実装基板であって、
前記部品接続用導体は、前記基板の少なくとも一面上に形成され、表面にはんだ層を有しており、
前記フラックス層は、前記部品接続用導体を覆っている、
部品実装基板。
【請求項２】
請求項１に記載された部品実装基板であって、前記フラックス層の厚みは、１０μｍ〜１００μｍの範囲にある部品実装基板。
【請求項３】
請求項１または２の何れかに記載された部品実装基板であって、前記フラックス層は印刷法によって形成されている部品実装基板。
【請求項４】
請求項１または２の何れかに記載された部品実装基板であって、前記フラックス層は、シート状であって、貼り付けられたものである部品実装基板。
【請求項５】
請求項１または２の何れかに記載された部品実装基板であって、前記フラックス層は感光性成分を含有する部品実装基板。
【請求項６】
請求項１乃至５の何れかに記載された部品実装基板であって、前記フラックス層は、ロジンを還元剤とする部品実装基板。
【請求項７】
請求項１乃至５の何れかに記載された部品実装基板であって、前記フラックス層は、接着性樹脂と、硬化剤とを含有する接着性のフラックス層である部品実装基板。
【請求項８】
請求項７に記載された部品実装基板であって、前記接着性のフラックス層は、熱硬化性樹脂を含む部品実装基板。
【請求項９】
請求項８に記載された部品実装基板であって、前記熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、シリコン樹脂、変性樹脂またはアクリル樹脂から選択された少なくとも１種を含む部品実装基板。
【請求項１０】
請求項７乃至９の何れかに記載された部品実装基板であって、前記硬化剤は、カルボン酸を含む部品実装基板。
【請求項１１】
請求項７乃至１０の何れかに記載された部品実装基板であって、前記硬化剤は、少なくとも２種のカルボン酸を含み、前記少なくとも２種のカルボン酸は、互いに異なる融点を有する部品実装基板。
【請求項１２】
請求項１１に記載された部品実装基板であって、前記少なくとも２種のカルボン酸のうち、１種はアジピン酸であり、他の１種はピメリット酸である部品実装基板。
【請求項１３】
請求項１１に記載された部品実装基板であって、前記少なくとも２種のカルボン酸のうち、１種はアジピン酸であり、他の１種はコハク酸である部品実装基板。
【請求項１４】
請求項１乃至１３の何れかに記載された部品実装基板であって、前記はんだ層は、Ｓｎ、Ｃｕ、Ａｇ、Ｓｂ、Ｐｂ、Ｉｎ、ＺｎまたはＢｉから選択された少なくとも１種を含む部品実装基板。
【請求項１５】
部品実装基板上に部品を実装する方法であって、
前記実装基板は請求項１乃至１４に記載されたものであり、
前記実装基板上に前記部品を実装し、
次に、リフロー処理によるはんだ付けを行う工程を含む、
実装方法。
【手続補正書】
【提出日】平成16年7月20日(2004.7.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
タップの状態が複数あり，信号が１ビット入力される毎に前記タップの状態が変化するターボ符号器で符号化されたデータを軟判定ビタビアルゴリズム（SOVA）復号を行う復号器を有する誤り訂正復号器であって，
前記SOVA復号器は，前記ターボ符号器のタップの状態遷移をトレースバックするトレースバック処理部を有し，前記トレースバック処理部は，最も確からしい状態遷移を表す最尤パスであるかどうかを示す最尤パスフラグと，次に確からしい状態遷移を表す競合パスであるかどうかを示す競合パスフラグと，最尤パスと競合パスとの確からしさの差分に相当する尤度情報とを計算して，１ビットトレースバックする毎に硬判定値と軟判定値を確定する誤り訂正復号器。
【請求項２】
請求項１に記載の誤り訂正復号器であって，
前記トレースバック処理部は，１ビットトレースバックする毎に最尤パスから最尤パスに遷移する際に前記ターボ符号器に入力された符号を硬判定値として出力し，競合パスの集合を求め，これらの競合パスの内で前記尤度情報の最小値を軟判定値として出力することを特徴とする誤り訂正復号器。
【請求項３】
請求項１又は２の何れかに記載の誤り訂正復号器であって，
前記トレースバック処理部は，前記タップの状態数分のトレースバック計算モジュールを有し，各計算モジュールは，前記最尤パスフラグと，前記競合パスフラグと，前記尤度情報とを計算することを特徴とする誤り訂正復号器。
【請求項４】
請求項１記載の誤り訂正復号器であって、１回のトレースバックにより、複数ビットについての硬判定値と軟判定値とを出力することを特徴とする誤り訂正復号器。
【手続補正書】
【提出日】平成16年9月29日(2004.9.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
発振器入力信号によって決まる周波数Ｆoutを有する出力信号を発生するための出力発振器と、
周波数Ｆsif＝Ｆout−Ｆoffsetを有するサンプル値信号を発生するための差分回路と、
周波数Ｆ1を有する基準発振器出力信号を発生するための基準発振器及びＦ1／Ｒに等しい周波数を有する信号を発生するための第１の分周回路を含む、周波数Ｆrefを有する基準信号を発生するための基準回路と、
第２の分周回路を含む周波数Ｆfbを有する帰還信号を発生するための帰還信号発生回路と、
前記基準信号と前記帰還信号を比較して、前記発振器入力信号を発生するための比較器とが含まれており、
前記Ｆsif／Ｆfbは１０より小さく、前記第１と第２の分周回路の一方が、１０より大きい分周比Ｎ．Ｆを有する分数Ｎ分周器であることを特徴とする、周波数シンセサイザ。
【請求項２】
発振器入力信号によって決まる周波数Ｆoutを有する出力信号を発生するための出力発振器と、
周波数Ｆsif＝Ｆout−Ｆoffsetを有するサンプル値信号を発生するための差分回路と、
周波数Ｆ1を有する基準発振器出力信号を発生するための基準発振器及びＦ1／Ｒに等しい周波数を有する信号を発生するための第１の分周回路を含む、周波数Ｆrefを有する基準信号を発生するための基準回路と、
第２の分周回路を含む周波数Ｆfbを有する帰還信号を発生するための帰還信号発生回路と、
前記基準信号と前記帰還信号を比較して、前記発振器入力信号を発生するための比較器とが含まれており、
前記Ｆsif／Ｆfbは１０より小さく、前記第１と第２の分周回路の一方が、１０より大きい分周比Ｎ．Ｆを有する分数Ｎ分周器であり、
前記第２の分周回路が前記分数Ｎ分周器であり、
前記帰還信号発生回路に、ＦsifのＸ倍に等しい周波数を有する逓倍信号を発生するための周波数逓倍回路が含まれ、
前記分数Ｎ分周器が、前記逓倍信号から前記帰還信号を発生することを特徴とする、周波数シンセサイザ。
【請求項３】
前記周波数逓倍回路に、前記サンプル値周波数をＸ倍するための整数倍回路と、Ｘ×Ｆsifの周りの所定周波数帯域外の周波数を有する信号を阻止するための帯域フィルタが含まれることを特徴とする、請求項２に記載の周波数シンセサイザ。
【請求項４】
発振器入力信号によって決まる周波数Ｆoutを有する出力信号を発生するための出力発振器と、
周波数Ｆsif＝Ｆout−Ｆoffsetを有するサンプル値信号を発生するための差分回路と、
周波数Ｆ1を有する基準発振器出力信号を発生するための基準発振器及びＦ1／Ｒに等しい周波数を有する信号を発生するための第１の分周回路を含む、周波数Ｆrefを有する基準信号を発生するための基準回路と、
第２の分周回路を含む周波数Ｆfbを有する帰還信号を発生するための帰還信号発生回路と、
前記基準信号と前記帰還信号を比較して、前記発振器入力信号を発生するための比較器とが含まれており、
前記Ｆsif／Ｆfbは１０より小さく、前記第１と第２の分周回路の一方が、１０より大きい分周比Ｎ．Ｆを有する分数Ｎ分周器であり、前記第１の分周回路が前記分数Ｎ分周器であることを特徴とする、周波数シンセサイザ。
【請求項５】
発振器入力信号によって決まる周波数Ｆoutを有する出力信号を発生するための出力発振器と、
周波数Ｆsif＝Ｆout−Ｆoffsetを有するサンプル値信号を発生するための差分回路と、
周波数Ｆ1を有する基準発振器出力信号を発生するための基準発振器及びＦ1／Ｒに等しい周波数を有する信号を発生するための第１の分周回路を含む、周波数Ｆrefを有する基準信号を発生するための基準回路と、
第２の分周回路を含む周波数Ｆfbを有する帰還信号を発生するための帰還信号発生回路と、
前記基準信号と前記帰還信号を比較して、前記発振器入力信号を発生するための比較器と、
前記分数Ｎ分周器の前記分周比を時間の経過とともに変化させ、それによって、前記出力発振器に対応する周波数範囲を掃引させるための回路とが含まれており、
前記Ｆsif／Ｆfbは１０より小さく、前記第１と第２の分周回路の一方が、１０より大きい分周比Ｎ．Ｆを有する分数Ｎ分周器であることを特徴とする、周波数シンセサイザ。
【手続補正書】
【提出日】平成16年12月2日(2004.12.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
テストを受ける装置に実施される測定のダイナミック・レンジを拡大するための装置であって、該装置は、信号源からの入力信号を受け取る装置入力ポートと、測定プロセッサに出力信号を送る装置出力ポートを有しており、さらに、
スプリッタ入力、第１のスプリッタ出力、及び、第２のスプリッタ出力を有する信号スプリッタと、
前記信号スプリッタの前記第１のスプリッタ出力に接続されたキャンセル入力と、キャンセル出力を有するキャンセル経路と、
前記信号スプリッタの前記第２のスプリッタ出力に接続されたテスト入力、及び、テスト出力を有するテスト経路であって、テストを受ける装置が挿入されるテスト経路と、
前記キャンセル経路の前記キャンセル出力に接続された第１のコンバイナ入力、前記テスト経路の前記テスト出力に接続された第２のコンバイナ入力、及び、コンバイナ出力を有する信号コンバイナ
を備え、
前記信号スプリッタは、前記装置入力ポートと前記キャンセル入力と前記テスト入力の間に配置され、前記信号コンバイナは、前記キャンセル出力と前記テスト出力と前記装置出力ポートの間に配置されることからなる、装置。
【請求項２】
前記キャンセル経路が、前記キャンセル入力と前記キャンセル出力の間に移相器を備える、請求項１の装置。
【請求項３】
前記テスト経路が、前記テストを受ける装置と前記テスト経路の前記テスト出力の間に出力減衰器を備える、請求項１または２のいずれかの装置。
【請求項４】
前記装置入力ポートと前記信号スプリッタの間にあるプリアンプと、
前記信号コンバイナと前記装置出力ポートの間にある低ノイズ増幅器
をさらに備える、請求項項１乃至３のいずれかの装置。
【手続補正書】
【提出日】平成16年10月12日(2004.10.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
軟磁性層と強磁性層の間に非磁性層が形成された磁気抵抗効果膜と、
前記非磁性層を通って前記軟磁性層と前記強磁性層との間に検出電流を流す電極とを有し、
前記強磁性層から前記軟磁性層に印加するバイアス電圧値Vsが＋0.2以上＋0.8V以下及び−0.8V以上−0.2以下の範囲において、前記磁気抵抗効果膜の磁気抵抗変化率の絶対値が20%以上の極大値を有することを特徴とする磁気センサー。
【請求項２】
前記強磁性層がFe3O4を含有することを特徴とする請求項１記載の磁気センサー。
【請求項３】
前記強磁性層がCrまたはMnの少なくとも一つの酸化物あるいはCrまたはMnを含有する化合物であることを特徴とする請求項１記載の磁気センサー。
【請求項４】
前記非磁性層がSr、TiまたはTaの少なくとも一つの酸化物であることを特徴とする請求項１乃至３記載の磁気センサー。
【請求項５】
前記軟磁性層がCo及びFeを含有する合金、または、Co及びFeを含有する合金とNi及びFeを含有する合金とがこの順に積層された積層膜であることを特徴とする請求項１乃至３記載の磁気センサー。
【請求項６】
０℃以上６０℃以下の温度範囲において、前記磁気抵抗変化率のバイアス電圧依存性を有することを特徴とする請求項１記載の磁気センサー。
【請求項７】
ハーフメタル磁性膜とCo及びFeを含有する合金膜との間に、Sr、TiまたはTaの少なくとも一つの酸化物である非磁性絶縁膜が形成され、感知すべき磁界に対して前記ハーフメタル磁性膜の磁化が固定されており、外部の磁界に応じて前記Co及びFeを含有する合金膜の磁化が回転して前記ハーフメタル磁性膜の磁化との相対角度が変わることで磁気抵抗変化を生じる磁気抵抗効果膜と、
前記非磁性絶縁層を通って前記ハーフメタル磁性膜と前記Co及びFeを含有する合金膜との間にトンネル電流を流す電極とを有し、
前記ハーフメタル磁性膜から前記Co及びFeを含有する合金膜に印加するバイアス電圧値Vsが＋0.2以上＋0.8V以下及び−0.8V以上−0.2以下の範囲において、前記磁気抵抗効果膜の磁気抵抗変化率の絶対値が20%以上の極大値を有することを特徴とする磁気センサー。
【請求項８】
前記ハーフメタル磁性膜は、CrO2、CrMnAl2またはFe3O4の少なくとも一つからなることを特徴とする請求項７記載の磁気センサー。
【請求項９】
０℃以上６０℃以下の温度範囲において、前記磁気抵抗変化率のバイアス電圧依存性を有することを特徴とする請求項７記載の磁気センサー。
【請求項１０】
請求項１乃至９記載の磁気センサーが一対の磁気シールドの間に設けられ、前記磁気センサーと前記磁気シールドとの間に、前記磁気センサーと前記磁気シールドとを電気的に接続する金属層がそれぞれ設けられていることを特徴とする磁気ヘッド。
【請求項１１】
磁化情報が記録される磁気記録媒体から、請求項１乃至９記載の磁気センサーを用いて前記磁気記録媒体に記録された磁化情報を再生することを特徴とする磁気記録再生装置。
【手続補正書】
【提出日】平成16年9月17日(2004.9.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の入力ポート（１１・・・１ｉ）から少なくとも１つの出力ポート（３１・・・３ｏ）へデータパケットをスケジューリングする方法において、
（Ａ）  データパケットを複数の仮想出力待ち行列（６１・・・６ｎ）内に記憶するステップであって、前記複数の仮想出力待ち行列（６１・・・６ｎ）の各々は、前記複数の入力ポート（１１・・・１ｉ）のうちの１つの入力ポートから前記少なくとも１つの出力ポート（３１・・・３ｏ）のうちの特定の１つに向けられたデータパケットを記憶するように構成される、ステップと、
（Ｂ）  前記複数の仮想出力待ち行列（６１・・・６ｎ）をスケジューリングするステップとからなり、
前記（Ｂ）ステップは、
（Ｂ１）  スケジューリング・ツリー（１０）手段により、前記少なくとも１つの出力ポート（３１・・・３ｏ）のうちの１つに関連する仮想出力待ち行列（６１・・・６ｎ）を並列状態にスケジューリングするステップを含み、
前記スケジューリング・ツリー（１０）は、少なくとも１つの比較層を有し、
前記少なくとも１つの比較層は、
（Ｃ）  並列状態にある前記関連する仮想出力待ち行列（６１・・・６ｎ）から受領したリクエストを対形式で比較するステップと、
（Ｄ）  より高い優先順位の前記リクエストをより高いレベルの比較層に送るステップであって、前記関連する出力ポート（３１・・・３ｏ）にデータパケットを送信するためにスケジューリングされた前記仮想出力待ち行列（６１・・・６ｎ）を示す、１個のリクエストが残るまで行われるステップとを行う
ことを特徴とする方法。
【請求項２】
前記リクエストは、前記関連する仮想出力待ち行列の識別を含むことを特徴とする請求項１記載の方法。
【請求項３】
前記比較層は、
（Ｅ）  より高い優先順位の前記リクエストを記憶するステップと、
（Ｆ）  より高いレベルから前記１個のリクエストを含む許可を受領した後、前記より高い優先順位の前記記憶されたリクエストに従って、前記許可をより低いレベルの比較層に送信するステップとをさらに行うことを特徴とする請求項１または２に記載の方法。
【請求項４】
前記リクエストは、優先順位レベルを含み、
前記（Ｃ）ステップは、前記優先順位レベルを比較することを特徴とする請求項１ないし３のいずれかに記載の方法。
【請求項５】
前記比較層は、
（Ｇ）  前記より高い優先順位のリクエストに関連する前記データパケットを前記より高いレベルの比較層に移送するステップをさらに行うことを特徴とする請求項１ないし４のいずれかに記載の方法。
【請求項６】
複数の入力ポート（１１・・・１ｉ）から少なくとも１つの出力ポート（３１・・・３ｏ）にデータパケットをスケジューリングするスケジューリングシステムにおいて、
（Ａ）  前記複数の入力ポート（１１・・・１ｉ）の１つから前記少なくとも１つの出力ポート（３１・・・３ｏ）のうちの特定の１つに向けられたデータパケットを記憶するように構成された複数の仮想出力待ち行列（６１・・・６ｎ）と、
（Ｂ）  複数の比較層を有するスケジューリング・ツリー（１０）とを含み、
前記複数の比較層の各々は、少なくとも１つの比較素子（１１）を含み、前記比較素子（１１）は、２個の入力ゲートと出力ゲートとを含み、
最低レベルの比較層の比較素子（１１）の入力ゲートは、前記複数の仮想出力待ち行列（６１・・・６ｎ）に接続され、
比較層の２個の比較素子（１１）の出力ゲートは、より高いレベルの比較層の１つの比較素子（１１）の入力ゲートに接続され、
各比較素子（１１）は、前記各比較素子の入力ゲートにおいて受領したリクエストを評価し、最高の優先順位を有するリクエストを出力ゲートに与えるように構成される
ことを特徴とするシステム。
【請求項７】
前記少なくとも１つの比較素子（１１）は、より高い優先順位のリクエストを記憶するメモリ手段を有し、
前記比較素子（１１）はさらに、より高いレベルの比較層から、最高レベルの比較層において最高の優先順位を有するリクエストを含む許可を受領するとともに、
より高い優先順位の前記記憶されたリクエストに従って、より低いレベルの比較層の比較素子（１１）に前記許可を送るように構成される
ことを特徴とする請求項６記載のシステム。
【請求項８】
前記リクエストは優先レベルを含み、前記少なくとも１つの比較素子（１１）は、前記リクエストの前記優先レベルを比較するよう構成されることを特徴とする請求項６または７に記載のシステム。
【請求項９】
前記少なくとも１つの比較素子（１１）は、前記最高の優先順位のリクエストに関連するデータパケットを前記より高いレベルの比較層に移送するデータパスを含むことを特徴とする請求項６ないし８のいずれかに記載のシステム。
【請求項１０】
第１出力ポートと第２出力ポートに関連する複数のスケジューリング・ツリー（１０，１５，１６）を有し、
前記第１ポートが関連する仮想出力待ち行列（６１・・・６ｎ）に対し利用できない場合には、前記第２出力ポートに関連するスケジューリング・ツリー（１０，１５，１６）を活性化するように構成されることを特徴とする請求項６ないし９のいずれかに記載のシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明の一実施例においては、リクエストは、関連する仮想出力待ち行列の指示（識別）を含む。これにより、ある出力ポートへのアクセスが許される仮想出力待ち行列の直接的指示（識別）が可能となる。