【手続補正書】
【提出日】平成16年11月17日(2004.11.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電流通路の一端が読み出しビット線に接続され、ゲート電極を記憶ノードとしてデータを保持するＭＩＳトランジスタと、
前記ＭＩＳトランジスタのゲート電極に一端が接続され、ワード線の電位に応じて導通制御される第１のトランスファーゲートと、
一端が前記第１のトランスファーゲートの他端に接続され、他端が書き込みビット線に接続され、ゲート電極が書き込みカラム選択信号線に接続され、前記書き込みカラム選択信号線の電位に応じて導通制御される第２のトランスファーゲートと
を具備することを特徴とする半導体記憶装置。
【請求項２】
行及び列に配置された複数のメモリセルを有し、各メモリセルは、
ゲート電極を記憶ノードとしてデータを保持するＭＩＳトランジスタと、前記ＭＩＳトランジスタのゲート電極に一端が接続された第１のトランスファーゲートと、一端が前記第１のトランスファーゲートの他端に接続された第２のトランスファーゲートとを有し、
同一の行に配置された前記各メモリセルの前記第１のトランスファーゲートのゲート電極に接続された複数のワード線と、
同一の列に配置された前記各メモリセルの前記ＭＩＳトランジスタの電流通路の一端に接続された複数の読み出しビット線と、
同一の列に配置された前記各メモリセルの前記第２のトランスファーゲートの他端に接続された複数の書き込みビット線と、
同一の列に配置された前記各メモリセルの前記第２のトランスファーゲートのゲート電極に接続された複数の書き込みカラム選択線と、
各列の書き込みカラム選択線にそれぞれ接続された複数のカラム選択線と、
前記メモリセルから読み出された電位を検出するセンスアンプと、
前記複数の読み出しビット線と前記センスアンプの入力端に接続され、対応する前記カラム選択線により選択される複数の第３のトランスファーゲートと、
前記書き込みビット線と前記センスアンプの出力端に接続され、対応する前記カラム選択線により選択される複数の第４のトランスファーゲートと
を具備することを特徴とする半導体記憶装置。
【請求項３】
前記第３、第４のトランスファーゲートの閾値電圧は、前記第２のトランスファーゲートの閾値電圧より低く設定されていることを特徴とする請求項１又は２に記載の半導体記憶装置。
【請求項４】
複数のメモリセルアレイと、
前記各メモリセルアレイに配置され、電流通路の一端が各読み出しビット線に接続され、ゲート電極を記憶ノードとしてデータを記憶するＭＩＳトランジスタと、このＭＩＳトランジスタのゲート電極と各書き込みビット線の相互間に接続され、ゲート電極が各サブワード線に接続されたトランスファーゲートを有する複数のメモリセルと、
前記各メモリセルアレイに設けられた読み出しビット線の数と同数個設けられたセンスアンプと、
前記各メモリセルアレイの前記読み出しビット線と書き込みビット線の対をカラム選択信号に応じて前記センスアンプのうちの１つに接続する複数のトランスファーゲートと
を具備することを特徴とする半導体記憶装置。
【請求項５】
電流通路の一端が読み出しビット線に接続され、ゲート電極を記憶ノードとしてデータを記憶するＭＩＳトランジスタと、このＭＩＳトランジスタのゲート電極と書き込みビット線の相互間に接続され、ゲート電極がワード線に接続されたトランスファーゲートを有するメモリセルと、
ゲートが前記読み出しビット線に接続され、電流通路の一端が前記書き込みビット線に接続され、第１のセンスアンプを構成する第１のトランジスタと、
電流通路の一端が前記書き込みビット線に接続され、選択信号に応じて前記書き込みビット線を選択する第２のトランジスタと
を具備することを特徴とする半導体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
【課題を解決するための手段】
本発明の半導体記憶装置の第１の態様は、電流通路の一端が読み出しビット線に接続され、ゲート電極を記憶ノードとしてデータを保持するＭＩＳトランジスタと、前記ＭＩＳトランジスタのゲート電極に一端が接続され、ワード線の電位に応じて導通制御される第１のトランスファーゲートと、一端が前記第１のトランスファーゲートの他端に接続され、他端が書き込みビット線に接続され、ゲート電極が書き込みカラム選択信号線に接続され、前記書き込みカラム選択信号線の電位に応じて導通制御される第２のトランスファーゲートとを具備している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
また、本発明の半導体記憶装置の第２の態様は、行及び列に配置された複数のメモリセルを有し、各メモリセルは、ゲート電極を記憶ノードとしてデータを保持するＭＩＳトランジスタと、前記ＭＩＳトランジスタのゲート電極に一端が接続された第１のトランスファーゲートと、一端が前記第１のトランスファーゲートの他端に接続された第２のトランスファーゲートとを有し、同一の行に配置された前記各メモリセルの前記第１のトランスファーゲートのゲート電極に接続された複数のワード線と、同一の列に配置された前記各メモリセルの前記ＭＩＳトランジスタの電流通路の一端に接続された複数の読み出しビット線と、同一の列に配置された前記各メモリセルの前記第２のトランスファーゲートの他端に接続された複数の書き込みビット線と、同一の列に配置された前記各メモリセルの前記第２のトランスファーゲートのゲート電極に接続された複数の書き込みカラム選択線と、各列の書き込みカラム選択線にそれぞれ接続された複数のカラム選択線と、前記メモリセルから読み出された電位を検出するセンスアンプと、前記複数の読み出しビット線と前記センスアンプの入力端に接続され、対応する前記カラム選択線により選択される複数の第３のトランスファーゲートと、前記書き込みビット線と前記センスアンプの出力端に接続され、対応する前記カラム選択線により選択される複数の第４のトランスファーゲートとを具備している。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
さらに、本発明の半導体記憶装置の第３の態様は、複数のメモリセルアレイと、前記各メモリセルアレイに配置され、電流通路の一端が各読み出しビット線に接続され、ゲート電極を記憶ノードとしてデータを記憶するＭＩＳトランジスタと、このＭＩＳトランジスタのゲート電極と各書き込みビット線の相互間に接続され、ゲート電極が各サブワード線に接続されたトランスファーゲートを有する複数のメモリセルと、前記各メモリセルアレイに設けられた読み出しビット線の数と同数個設けられたセンスアンプと、前記各メモリセルアレイの前記読み出しビット線と書き込みビット線の対をカラム選択信号に応じて前記センスアンプのうちの１つに接続する複数のトランスファーゲートとを具備している。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
また、本発明の半導体記憶装置の第４の態様は、電流通路の一端が読み出しビット線に接続され、ゲート電極を記憶ノードとしてデータを記憶するＭＩＳトランジスタと、このＭＩＳトランジスタのゲート電極と書き込みビット線の相互間に接続され、ゲート電極がワード線に接続されたトランスファーゲートを有するメモリセルと、ゲートが前記読み出しビット線に接続され、電流通路の一端が前記書き込みビット線に接続され、第１のセンスアンプを構成する第１のトランジスタと、電流通路の一端が前記書き込みビット線に接続され、選択信号に応じて前記書き込みビット線を選択する第２のトランジスタとを具備している。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】削除
【補正の内容】