【手続補正書】
【提出日】平成15年9月17日(2003.9.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
受信信号が入力される第1周波数バンド増幅器及び第2周波数バンド増幅器と、該第1周波数バンド増幅器及び第2周波数バンド増幅器の出力がそれぞれ入力される第1周波数バンド受信ミキサ及び第2周波数バンド受信ミキサとを１チップ上に有し、上記第1周波数バンド受信ミキサの入力ピンと上記第1周波数バンド増幅器の入出力ピンとの間に上記第2周波数バンド受信ミキサの入力ピンが配置され、上記第２周波数バンド受信ミキサの入力ピンと上記第２周波数バンド増幅器の入出力ピンとの間に上記第1周波数バンド増幅器の入出力ピンが配置され、上記第1周波数バンド受信ミキサの入力ピンと上記第1周波数バンド増幅器の入力ピンとの間に上記第1周波数バンド増幅器の出力ピンが配置され、上記第２周波数バンド受信ミキサの入力ピンと上記第２周波数バンド増幅器の入力ピンとの間に上記第２周波数バンド増幅器の出力ピンが配置されたことを特徴とする半導体集積回路。
【請求項２】
請求項１において、
上記第1周波数バンド増幅器の入出力ピン及び上記第２周波数バンド増幅器の入出力ピンは、パッケージを形成する四辺の一辺上に設けられたことを特徴とする半導体集積回路。
【請求項３】
複数の増幅器を具備する送受信のための半導体集積回路であって、
上記複数の増幅器の接地ピンは、互いに隣り合わないように設けられ、
上記増幅器の各々は、エミッタが接地ピンに接続され、ベースが入力ピンに接続され、コレクタが出力ピンに接続されたバイポーラトランジスタを有することを特徴とする半導体集積回路。
【請求項４】
第１周波数帯域の受信信号が入力される第１増幅器と、
上記第１周波数帯域とは異なる周波数帯域である第２周波数帯域の受信信号が入力される第２増幅器と、
上記第１増幅器の出力が入力される上記第１周波数帯域の受信ミキサと、
上記第２増幅器の出力が入力される上記第２周波数帯域の受信ミキサと
が１チップに集積されて成り、
上記第１および第２増幅器のいずれか一方に対応する回路は、パッケージの外部方向に突出したピンの端から上記第１および第２増幅器のいずれか一方に接続されたパッドまでの距離が、他のいずれのリードピンからそれに対応するパッドまでの距離よりも短くなるように配置され、
上記第１および第２増幅器の各々は、該第１および第２増幅器のそれぞれに接続されたバイアス回路を有し、
上記第１および第２増幅器の各々とそれに対応する上記バイアス回路とには、それぞれ接地ピンが設けられ、
上記第１および第２増幅器の各々は、上記接地ピンに接続された第１端子と、入力ピンに接続された第２端子と、出力ピンに接続された第３端子とを有し、
上記入力ピンおよび上記接地ピンは、上記１チップの１つの側に配置され、上記入力ピンには互いに異なる周波数の信号が印加されることを特徴とする半導体集積回路。
【請求項５】
請求項４において、
上記第１および第２増幅器は、それぞれバイポーラトランジスタを含み、
上記第１または第２増幅器の上記バイポーラトランジスタのエミッタが接続されたパッドとそれに対応するピンの端との距離が最短であることを特徴とする半導体集積回路。
【請求項６】
請求項４において、
上記増幅器の接地ピンは、互いに隣り合わないように配置されていることを特徴とする半導体集積回路。
【請求項７】
請求項４において、
上記各増幅器の上記接地ピンは、上記入力ピンと上記出力ピンとの間に設けられていることを特徴とする半導体集積回路。
【請求項８】
請求項４乃至７のいずれか１項において、
上記第１および第２増幅器の各々は、上記接地ピンに接続されたエミッタと、上記入力ピンに接続されたベースと、上記出力ピンに接続されたコレクタとを有するバイポーラトランジスタを含んで成ることを特徴とする半導体集積回路。
【請求項９】
第１周波数帯域の受信信号が入力される第１低雑音増幅器と、
上記第１周波数帯域より高い第２周波数帯域の受信信号が入力される第２低雑音増幅器と、
上記第１低雑音増幅器と電気的に接続された第１接地ピンと、
上記第２低雑音増幅器と電気的に接続された第２接地ピンと
を具備して成り、
上記第１および第２低雑音増幅器は、１つの半導体チップに一体に集積化され、
上記第１接地ピンと上記半導体チップの４つの隅のうち上記第１接地ピンから最も近い隅との間の距離は、上記第２接地ピンと上記半導体チップの４つの隅のうち上記第２接地ピンから最も近い隅との間の距離より短いことを特徴とする半導体集積回路装置。
【請求項１０】
請求項９において、
上記第１および第２接地ピンは、上記半導体チップの１つの側に配置されていることを特徴とする半導体集積回路装置。
【請求項１１】
請求項９において、
上記第１周波数帯域の局部発振信号が入力される第１受信ミキサと、
上記第２周波数帯域の局部発振信号が入力される第２受信ミキサと
を更に具備して成り、
上記第１および第２受信ミキサは、更に上記第１および第２低雑音増幅器と共に上記１つの半導体チップに一体に集積化されていることを特徴とする半導体集積回路装置。
【請求項１２】
請求項９において、
上記第１および第２低雑音増幅器のいずれか一方に対応する回路は、パッケージの外部方向に突出したピンの端から上記第１および第２低雑音増幅器のいずれか一方に接続されたパッドまでの距離が、他のいずれのリードピンからそれに対応するパッドまでの距離よりも短くなるように配置されていることを特徴とする半導体集積回路装置。
【請求項１３】
請求項９において、
上記第１低雑音増幅器に電気的に接続された第１バイアス回路と、
上記第２低雑音増幅器に電気的に接続された第２バイアス回路と
を更に具備して成り、
上記第１および第２バイアス回路の各々は、上記第１および第２接地ピンとは異なる別の接地ピンに電気的に接続されていることを特徴とする半導体集積回路装置。
【請求項１４】
請求項９において、
上記第１低雑音増幅器に電気的に接続された第１出力ピンと、
上記第２低雑音増幅器に電気的に接続された第２出力ピンと
を更に具備して成り、
上記第１低雑音増幅器を通して増幅された上記第１周波数帯域の受信信号は上記第１出力ピンから出力され、上記第２低雑音増幅器を通して増幅された上記第２周波数帯域の受信信号は上記第２出力ピンから出力されることを特徴とする半導体集積回路装置。
【請求項１５】
請求項９において、
上記第１および第２低雑音増幅器は、それぞれ第１および第２バイポーラトランジスタを含み、
上記第１または第２低雑音増幅器のいずれか一方の上記バイポーラトランジスタのエミッタが接続されたパッドとそれに対応するピンの端との間の距離が最短であることを特徴とする半導体集積回路装置。
【請求項１６】
請求項９において、
上記第１および第２接地ピンは、互いに隣り合わないように配置されていることを特徴とする半導体集積回路装置。
【請求項１７】
請求項９乃至１６のいずれか１項において、
上記第１低雑音増幅器に電気的に接続された第１入力ピンと、
上記第２低雑音増幅器に電気的に接続された第２入力ピンと
を更に具備して成り、
上記第１周波数帯域の受信信号は、上記第１入力ピンに印加され、上記第２周波数帯域の受信信号は、上記第２入力ピンに印加されることを特徴とする半導体集積回路装置。
【請求項１８】
請求項１７において、
上記第１および第２入力ピンは、上記半導体チップの１つの側に配置されていることを特徴とする半導体集積回路装置。
【請求項１９】
請求項１８において、
上記第１および第２入力ピンと、上記第１および第２接地ピンとは、上記半導体チップの同一の側に配置されていることを特徴とする半導体集積回路装置。
【請求項２０】
請求項９乃至１６のいずれか１項において、
上記第１低雑音増幅器に電気的に接続された第１入力ピンと、
上記第２低雑音増幅器に電気的に接続された第２入力ピンと、
上記第１低雑音増幅器に電気的に接続された第１出力ピンと、
上記第２低雑音増幅器に電気的に接続された第２出力ピンと
を更に具備して成り、
上記第１周波数帯域の受信信号は上記第１入力ピンに印加され、上記第２周波数帯域の受信信号は上記第２入力ピンに印加され、
上記第１低雑音増幅器を通して増幅された上記第１周波数帯域の受信信号は上記第１出力ピンから出力され、上記第２低雑音増幅器を通して増幅された上記第２周波数帯域の受信信号は上記第２出力ピンから出力されることを特徴とする半導体集積回路装置。
【請求項２１】
請求項２０において、
上記第１低雑音増幅器は、上記第１接地ピンに電気的に接続されたエミッタと、上記第１入力ピンに電気的に接続されたベースと、上記第１出力ピンに電気的に接続されたコレクタとを有する第１バイポーラトランジスタを具備して成り、
上記第２低雑音増幅器は、上記第２接地ピンに電気的に接続されたエミッタと、上記第２入力ピンに電気的に接続されたベースと、上記第２出力ピンに電気的に接続されたコレクタとを有する第２バイポーラトランジスタを具備して成ることを特徴とする半導体集積回路装置。
【請求項２２】
請求項９において、
上記第１および第２低雑音増幅器は更に入力ピンおよび出力ピンに電気的に接続され、上記第１および第２の接地ピンのいずれも上記入力ピンと上記出力ピンとの間に配置されていることを特徴とする半導体集積回路装置。
【請求項２３】
請求項２２において、
上記第１および第２低雑音増幅器の各々は、上記第１および第２接地ピンのいずれか一方に電気的に接続されたエミッタと、上記入力ピンに電気的に接続されたベースと、上記出力ピンに電気的に接続されたコレクタとを有するバイポーラトランジスタを含んで成ることを特徴とする半導体集積回路装置。