【手続補正書】
【提出日】平成16年3月9日(2004.3.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
行列状に配列される複数のメモリセルを有するメモリセルアレイ、
各前記行に対応して配置され、各々に対応の行のメモリセルが接続する複数のワード線、
多ビットアドレス信号を受け、多ビット内部アドレス信号を生成するアドレスバッファ、
前記アドレスバッファからの内部アドレス信号に従って前記複数のワード線のアドレス指定された行に対応するワード線を選択状態へ駆動する行選択手段、および
ストレス加速モード指示信号の活性化に応答して、前記多ビット内部アドレス信号の所定の内部アドレス信号ビットをその論理状態にかかわらず選択状態に設定しかつ残りの内部アドレス信号ビットを与えられたアドレス信号ビットに対応する論理状態に設定するアドレス制御手段、
前記ストレス加速モード指示信号が活性化されて、前記ストレス加速モード動作時に、前記行選択手段を介して、選択されたワード線上へ伝達される電圧を外部から受ける電源ノード、および
前記電源ノードと前記行選択手段との間に設けられ、前記電源ノードと前記行選択手段との間で流れる電流量を制限する電流制限手段を備える、半導体記憶装置。
【請求項２】
行列状に配列される複数のメモリセル、
各前記行に対応して配置され、各々に対応の行のメモリセルが接続する複数のワード線、
ストレス加速モード動作時、外部から与えられるワード線駆動電圧を受ける駆動電源ノード、
前記ストレス加速モード動作時、与えられたアドレス信号に従って前記複数のワード線から２以上の所定数のワード線を同時に選択し、該選択されたワード線上へ前記駆動電源ノードからの電圧を伝達するワード線選択手段、および
前記駆動電源ノードと前記ワード線選択手段との間に流れる電流量を制限する電流制限手段を備える、半導体記憶装置。
【請求項３】
前記行選択手段は、複数のブロックに分割され、
前記電流制限手段は、各前記ブロックと前記駆動電源ノードとの間に結合される複数の電流制限回路を含む、請求項２記載の半導体記憶装置。
【請求項４】
前記電流制限手段は、
定電流源と、
前記駆動電源ノードと前記定電流源との間に結合され、前記定電流源を流れる電流のミラー電流をその出力ノードと前記駆動電源ノードとの間に生じさせるカレントミラー手段とを含み、前記ミラー電流が前記駆動電源ノードと前記行選択手段との間に流れる、請求項２記載の半導体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
【課題を解決するための手段】
請求項１に係る半導体記憶装置は、行列状に配列される複数のメモリセルを有するメモリセルアレイと、各行に対応して配設され、各々に対応の行のメモリセルが接続される複数のワード線と、多ビットアドレス信号を受け、多ビット内部アドレス信号を生成するアドレスバッファと、アドレスバッファからの内部アドレス信号に従って複数のワード線のアドレス指定された行に対応するワード線を選択状態へ駆動する行選択手段と、ストレス加速モード指示信号の活性化に応答して、内部アドレス信号の所定のビットを選択状態に設定しかつ残りの内部アドレス信号ビットを与えられたアドレス信号ビットに対応する状態に設定するアドレス制御手段と、ストレス加速モード動作時に、行選択手段を介して、選択ワード線上へ伝達される電圧を外部から受ける駆動電源ノードと、この駆動電源ノードと行選択手段との間に設けられ、この駆動電源ノードと行選択手段との間に流れる電流量を制限する電流制限手段とを備える。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
請求項２に係る半導体記憶装置は、行列状に配列される複数のメモリセルと、各行に対応して配置され、各々に対応の行のメモリセルが接続する複数のワード線と、ストレス加速モード動作時、外部からのワード線駆動電圧を受ける駆動電源ノードと、ストレス加速モード動作時、与えられたアドレス信号に従って複数のワード線から２以上の所定数のワード線を同時に選択し、該選択されたワード線上に駆動電源ノードからの電圧を伝達するワード線選択手段と、駆動電源ノードとワード線選択手段との間に結合され、駆動電源ノードとワード線選択手段との間に流れる電流を制限する電流制限手段を備える。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
請求項３に係る半導体記憶装置は、請求項２の装置において、行選択手段が複数のブロックに分割され、電流制限手段は、各行選択手段のブロックと駆動電源ノードとの間に結合される複数の電流制限回路を含む。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
請求項４に係る半導体記憶装置は、請求項２の電流制限手段が、定電流源と、駆動電源ノードと定電流源との間に結合され、この定電流源を流れる電流のミラー電流をその出力ノードに生じさせ、これにより駆動電源ノードと行選択手段との間に、このミラー電流を流すカレントミラー段とを含む。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１２５
【補正方法】変更
【補正の内容】
【０１２５】
請求項１に係る発明に従えば、行選択手段へ与えられるアドレス信号ビットのうち所定の内部アドレス信号ビットを選択状態に設定しかつ残りの内部アドレス信号ビットを外部アドレス信号に対応する状態に設定するように構成したので、容易に所定数のワード線を同時に選択状態へ駆動することができ、すべてのワード線選択時に比べて、ワード線駆動に必要とされる電流を低減することができ、大電流による高電圧伝達線および接地線の破損を防止することができる。
また、ストレス加速モード時に、複数のワード線駆動のための電圧を伝達する電源線に電流制限回路を設けたので、ワード線駆動時に流れる電流を抑制することができ、ストレス加速時における大電流に起因する装置不良の発生を防止することができ、信頼性に高いストレス加速試験を実現することができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１２６
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１２７
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１２８
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１２９
【補正方法】削除
【補正の内容】
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１３０
【補正方法】削除
【補正の内容】
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１３１
【補正方法】削除
【補正の内容】
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０１３２
【補正方法】変更
【補正の内容】
【０１３２】
請求項２に係る発明に従えば、ストレス加速モード時に、複数本のワード線を同時に選択し、ワード線駆動のためのワード線駆動時に流れる電流量を電流制限回路で抑制することができ、この複数本のワード線同時選択時における電流による装置不良が発生するのを防止することができる。


【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０１３３
【補正方法】変更
【補正の内容】
【０１３３】
請求項３に係る発明に従えば、この電流制限手段は、複数のブロックに対応して分散して配置しているため、ワード線駆動時の電流の局所集中を防止することができ、信頼性の高い半導体記憶装置を実現することができる。


【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０１３４
【補正方法】変更
【補正の内容】
【０１３４】
請求項４に係る発明に従えば、電流制限手段は、定電流源と、この定電流源のミラー電流を生成するカレントミラー回路とで構成しているため、定電流源トランジスタのサイズを小さくすることができ、応じて、定電流源駆動の規模を小さくすることができ、装置規模を増大させることなく確実に必要とされる電流のみを流すことのできる電流制限手段を実現することができる。