【手続補正書】
【提出日】平成16年12月15日(2004.12.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体層上にＭＯＳトランジスタを少なくとも１種類以上備え、前記ＭＯＳトランジスタの形成領域となる活性領域を少なくとも１以上規定するとともに、前記ＭＯＳトランジスタを電気的に分離するトレンチ分離酸化膜を備えた半導体装置の製造方法であって、
(ａ)前記半導体層上に前記トレンチ分離酸化膜形成のための補助膜を形成する工程と、
(ｂ)前記補助膜を貫通するとともに、前記半導体層の所定深さに達するトレンチを形成する工程と、
(ｃ)前記トレンチ内に酸化膜を埋め込んで前記トレンチ分離酸化膜とした後、前記活性領域上の前記補助膜を所定厚さ削除して、前記トレンチ分離酸化膜が前記補助膜の主面から突出した状態にする工程と、
(ｄ)前記工程(ｃ)の後に、前記トレンチ分離酸化膜を通過して、その下部の前記半導体層内でプロファイルのピークが形成されるエネルギーで、前記ＭＯＳトランジスタのソース・ドレイン層とは異なる導電型の不純物のイオン注入を行い、前記トレンチ分離酸化膜下部の前記半導体層内にチャネルストップ層を形成する工程と、
(ｅ)前記チャネルストップ層形成後、前記トレンチ分離酸化膜の厚さを低減する工程とを、備える半導体装置の製造方法。
【請求項２】
前記工程(ａ)は、
前記補助膜を多層膜で形成する工程を含み、
前記多層膜は、前記半導体層側から順に、第１の酸化膜、第１のポリシリコン膜、第２の酸化膜、第２のポリシリコン膜およびマスク用窒化膜を備え、
前記工程(ｃ)は、前記活性領域上の前記補助膜のうち、前記マスク用窒化膜および前記第２のポリシリコン膜を除去する工程を含む、請求項１記載の半導体装置の製造方法。
【請求項３】
前記工程(ａ)は、
前記第２のポリシリコン膜を、前記第１のポリシリコン膜よりも厚く形成する工程を含む、請求項２記載の半導体装置の製造方法。
【請求項４】
前記工程(ａ)は、
前記補助膜を多層膜で形成する工程を含み、
前記多層膜は、前記半導体層側から順に、第１の酸化膜、第１のポリシリコン膜およびマスク用窒化膜を備え、
前記工程(ｃ)は、前記活性領域上の前記補助膜のうち、前記マスク用窒化膜を完全に除去する工程と、
前記第１のポリシリコン膜を所定厚さ除去する工程とを含む、請求項１記載の半導体装置の製造方法。
【請求項５】
前記工程(ｅ)は、
前記補助膜の主面から突出した状態の前記トレンチ分離酸化膜表面および前記第１のポリシリコン膜の表面を第２の酸化膜で被覆した後、前記第２の酸化膜とともに前記トレンチ分離酸化膜をドライエッチングで除去する工程を含む、請求項４記載の半導体装置の製造方法。
【請求項６】
前記工程(ｅ)は、
前記補助膜の主面から突出した状態の前記トレンチ分離酸化膜上および前記第１のポリシリコン膜上を第２の酸化膜で覆った後、前記第２の酸化膜とともに前記トレンチ分離酸化膜をウエットエッチングで除去する工程を含む、請求項４記載の半導体装置の製造方法。
【請求項７】
前記工程(ｅ)は、
前記補助膜の主面から突出した状態の前記トレンチ分離酸化膜上および前記第１のポリシリコン膜上を第２の酸化膜で覆う工程と、
前記第２の酸化膜の厚さをドライエッチングにより低減して、前記トレンチ分離酸化膜の側面に酸化膜のサイドウォールスペーサを形成した後、前記サイドウォールスペーサとともに前記トレンチ分離酸化膜をウエットエッチングで除去する工程とを含む、請求項４記載の半導体装置の製造方法。
【請求項８】
前記工程(ｅ)は、
前記補助膜の主面から突出した状態の前記トレンチ分離酸化膜の側面に窒化膜のサイドウォールスペーサを形成する工程と、
前記サイドウォールスペーサに囲まれた前記トレンチ分離酸化膜をウエットエッチングで除去する工程とを含む、請求項４記載の半導体装置の製造方法。
【請求項９】
前記(ｄ)は、
前記不純物を斜め方向から注入する工程を含む、請求項１記載の半導体装置の製造方法。
【請求項１０】
前記工程(ａ)は、
前記補助膜を多層膜で形成する工程を含み、
前記多層膜は、前記半導体層側から順に、第１の酸化膜、第１のポリシリコン膜、第２の酸化膜およびマスク用窒化膜を備え、
前記工程(ｃ)は、前記活性領域上の前記補助膜のうち、前記マスク用窒化膜を除去する工程を含む、請求項１記載の半導体装置の製造方法。
【請求項１１】
半導体層上にＭＯＳトランジスタを少なくとも１種類以上備え、前記ＭＯＳトランジスタの形成領域となる活性領域を少なくとも１以上規定するとともに、前記ＭＯＳトランジスタを電気的に分離するトレンチ分離酸化膜を備えた半導体装置の製造方法であって、
(ａ)前記半導体層上に前記トレンチ分離酸化膜形成のための補助膜を形成する工程と、
(ｂ)前記補助膜を貫通するとともに、前記半導体層の所定深さに達するトレンチを形成する工程と、
(ｃ)前記トレンチ内に酸化膜を埋め込んで前記トレンチ分離酸化膜とした後、前記トレンチ分離酸化膜を所定厚さになるまで削除する工程と、
(ｄ)前記工程(ｃ)の後に、前記活性領域上に前記補助膜を残した状態で、前記トレンチ分離酸化膜を通過して、その下部の前記半導体層内でプロファイルのピークが形成されるエネルギーで、前記ＭＯＳトランジスタのソース・ドレイン層とは異なる導電型の不純物のイオン注入を行い、前記トレンチ分離酸化膜下部の前記半導体層内にチャネルストップ層を形成する工程と、
(ｅ)前記チャネルストップ層形成後、前記トレンチ分離酸化膜の厚さをさらに低減する工程とを、備える半導体装置の製造方法。
【請求項１２】
前記工程(ａ)は、
前記補助膜を多層膜で形成する工程を含み、
前記多層膜は、前記半導体層側から順に、第１の酸化膜、第１のポリシリコン膜およびマスク用窒化膜を備える、請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記工程(ａ)は、
前記マスク用窒化膜を、前記第１のポリシリコン膜よりも厚く形成する工程を含む、請求項１２記載の半導体装置の製造方法
【請求項１４】
前記工程(ｃ)は、
(ｃ−１)前記トレンチ内に埋め込んだ前記酸化膜に不純物を導入した後、前記トレンチ内に埋め込んだ前記酸化膜をウエットエッチングにより除去する工程を含む、請求項１１記載の半導体装置の製造方法。
【請求項１５】
前記工程(ｃ−１)は、
注入飛程が１００〜２００ｎｍとなるエネルギーで、ドーズ量が４×１０14／ｃｍ2以上となるように、前記不純物をイオン注入により導入する工程を含む、請求項１４記載の半導体装置の製造方法。
【請求項１６】
前記工程(ｃ)の後、前記工程(ｄ)に先だって、
前記トレンチの内壁面に窒化膜のサイドウォールスペーサを形成する工程をさらに備え、
前記工程(ｄ)は、前記サイドウォールスペーサを形成した状態で、前記不純物のイオン注入を行う工程を含む、請求項１１記載の半導体装置の製造方法。
【請求項１７】
半導体層上にＭＯＳトランジスタを少なくとも１種類以上備え、前記ＭＯＳトランジスタの形成領域となる活性領域を少なくとも１以上規定するとともに、前記ＭＯＳトランジスタを電気的に分離するトレンチ分離酸化膜を備えた半導体装置の製造方法であって、
(ａ)前記半導体層上に前記トレンチ分離酸化膜形成のための補助膜を形成する工程と、
(ｂ)前記補助膜を貫通するとともに、前記半導体層の所定深さに達するトレンチを形成する工程と、
(ｃ)前記トレンチの底部の前記半導体層内でプロファイルのピークが形成されるエネルギーで、前記ＭＯＳトランジスタのソース・ドレイン層とは異なる導電型の不純物のイオン注入を行い、前記トレンチ底部の前記半導体層内にチャネルストップ層を形成する工程と、
(ｄ)前記チャネルストップ層形成後、前記トレンチ内に酸化膜を埋め込んで前記トレンチ分離酸化膜を形成する工程とを、備える半導体装置の製造方法。
【請求項１８】
前記工程(ｂ)は、
前記トレンチの内壁を熱酸化して内壁酸化膜を形成する工程を含み、
前記工程(ｃ)は、前記内壁酸化膜を形成した状態で、前記不純物のイオン注入を行う工程を含む、請求項１７記載の半導体装置の製造方法。
【請求項１９】
前記工程(ｂ)の後、前記工程(ｃ)に先だって、前記トレンチの内壁に内壁窒化膜あるいは内壁酸窒化膜を形成する工程をさらに備え、
前記工程(ｃ)は、前記内壁窒化膜あるいは前記内壁酸窒化膜を形成した状態で、前記不純物のイオン注入を行う工程を含む、請求項１７記載の半導体装置の製造方法。
【請求項２０】
前記工程(ｂ)の後、前記工程(ｃ)に先だって、前記トレンチの内壁側面に酸化膜のサイドウォールスペーサを形成する工程をさらに備え、
前記工程(ｃ)は、
(ｃ−１)前記サイドウォールスペーサを形成した状態で、前記不純物のイオン注入を行う工程を含む、請求項１７記載の半導体装置の製造方法。
【請求項２１】
前記工程(ｃ−１)は、
前記サイドウォールスペーサを形成した後、前記不純物のイオン注入を行う前に、前記トレンチの内壁に内壁酸化膜を形成する工程を含む、請求項２０記載の半導体装置の製造方法。
【請求項２２】
前記工程(ｂ)は、
前記トレンチの内壁を熱酸化して内壁酸化膜を形成する工程を含み、
前記サイドウォールスペーサは内壁酸化膜の上に形成される、請求項２０記載の半導体装置の製造方法。
【請求項２３】
前記工程(ｂ)は、
(ｂ−１)前記トレンチの内壁を熱酸化して内壁酸化膜を形成する工程を含み、
前記工程(ｂ)の後、前記工程(ｃ)に先だって、前記トレンチの内壁側面に窒化膜のサイドウォールスペーサを形成する工程をさらに備え、
前記工程(ｃ)は、
前記サイドウォールスペーサを形成した状態で、前記不純物のイオン注入を行う工程を含み、
前記工程(ｄ)は、
前記トレンチ内に前記サイドウォールスペーサを残した状態で前記酸化膜を埋め込む工程を含む、請求項１７記載の半導体装置の製造方法。
【請求項２４】
前記工程(ｂ)は、
前記工程(ｂ−１)の後、
(ｂ−２)前記トレンチの内壁および前記補助膜の主面全面に保護酸化膜を形成する工程をさらに含み、
前記サイドウォールスペーサは、前記保護酸化膜の上に形成される、請求項２３記載の半導体装置の製造方法。
【請求項２５】
前記半導体層は結晶性を有し、
請求項１および請求項１１においては前記工程(ｅ)の後、請求項１７においては前記工程(ｄ)の後、前記半導体層に対するイオン注入において、注入イオンがチャネリングを起こす角度で、前記ＭＯＳトランジスタの前記ソース・ドレイン層の不純物のイオン注入を行う工程をさらに備える、請求項１、請求項１１および請求項１７の何れかに記載の半導体装置の製造方法。
【請求項２６】
結晶性を有する半導体層上においてＭＯＳトランジスタの形成領域となる活性領域を規定するとともに、前記ＭＯＳトランジスタを電気的に分離するトレンチ分離酸化膜を備えた半導体装置の製造方法であって、
(ａ)前記半導体層の主面表面内に、前記トレンチ分離酸化膜を形成する工程と、
(ｂ)前記半導体層に対するイオン注入において、注入イオンがチャネリングを起こす角度で、前記ＭＯＳトランジスタのソース・ドレイン層とは異なる導電型の不純物のイオン注入を行い、前記トレンチ分離酸化膜下部の前記半導体層内にチャネルストップ層を形成する工程と、を備え、
前記不純物の注入を、前記トレンチ分離酸化膜を通過して、その下部の前記半導体層内でプロファイルのピークが形成されるエネルギーで行う、半導体装置の製造方法。
【請求項２７】
チャネリングを起こす前記角度は、
前記半導体層の主面の法線に対して０度あるいは４５度をなす角度である、請求項２６記載の半導体装置の製造方法。
【請求項２８】
前記活性領域は、
比較的ゲート電圧の高い高電圧ＭＯＳトランジスタを形成する高電圧領域と、
比較的ゲート電圧の低い低電圧ＭＯＳトランジスタを形成する低電圧領域とに区分され、
前記低電圧ＭＯＳトランジスタのしきい値調整のための不純物のドーズ量は、前記高電圧ＭＯＳトランジスタのしきい値調整のための不純物のドーズ量よりも高く、
前記高電圧ＭＯＳトランジスタのしきい値調整のための前記不純物のイオン注入を行う第１のイオン注入工程と、
前記低電圧ＭＯＳトランジスタのしきい値調整のための前記不純物のイオン注入を行う第２のイオン注入工程とをさらに備え、
前記第１のイオン注入工程は、前記低電圧領域においても実行される、請求項１、請求項１１および請求項１７の何れかに記載の半導体装置の製造方法。
【請求項２９】
前記活性領域は、
比較的ゲート電圧の高い高電圧ＭＯＳトランジスタを形成する高電圧領域と、
比較的ゲート電圧の低い低電圧ＭＯＳトランジスタを形成する低電圧領域とを有し、
前記高電圧ＭＯＳトランジスタのしきい値調整のための不純物のドーズ量は、前記低電圧ＭＯＳトランジスタのしきい値調整のための不純物のドーズ量よりも高く、
前記低電圧ＭＯＳトランジスタのしきい値調整のための前記不純物のイオン注入を行う第１のイオン注入工程と、
前記高電圧ＭＯＳトランジスタのしきい値調整のための前記不純物のイオン注入を行う第２のイオン注入工程とをさらに備え、
前記第１のイオン注入工程は、前記高電圧領域においても実行される、請求項１、請求項１１および請求項１７の何れかに記載の半導体装置の製造方法。
【請求項３０】
前記トレンチ分離酸化膜は、Ｐ型不純物を含む、請求項１、請求項１１および請求項１７の何れかに記載の半導体装置の製造方法。
【請求項３１】
前記半導体層は、
シリコン基板、該シリコン基板上に配設された埋め込み酸化膜および該埋め込み酸化膜上に配設されたＳＯＩ層を有するＳＯＩ基板の前記ＳＯＩ層に相当し、
前記トレンチ分離酸化膜は、その底部と前記埋め込み酸化膜との間に前記ＳＯＩ層を有する部分分離酸化膜である、請求項１、請求項１１、請求項１７および請求項２６の何れかに記載の半導体装置の製造方法。
【請求項３２】
半導体層上においてＭＯＳトランジスタの形成領域となる活性領域を規定するとともに、前記ＭＯＳトランジスタを電気的に分離するトレンチ分離酸化膜を備えた半導体装置の製造方法であって、
(ａ)前記半導体層の主面表面内に、前記トレンチ分離酸化膜を形成する工程と、
(ｂ)前記トレンチ分離酸化膜下部の前記半導体層内にチャネルストップ層を形成する工程と、
(ｃ)前記活性領域上に、前記ＭＯＳトランジスタを形成する工程と、
(ｄ)少なくとも前記ＭＯＳトランジスタのゲート電極上および前記活性領域上を覆うように窒化膜を形成する工程と、
(ｅ)前記工程(ｄ)の後に熱酸化を行う工程と、を備える半導体装置の製造方法。
【請求項３３】
前記窒化膜は、前記トレンチ分離酸化膜の上部の一部領域も併せて覆う、請求項３２記載の半導体装置の製造方法。
【請求項３４】
半導体層上に配設されたＭＯＳトランジスタと、
前記半導体層上において前記ＭＯＳトランジスタの形成領域となる活性領域を規定するとともに、前記ＭＯＳトランジスタを電気的に分離するトレンチ分離酸化膜と、を備えた半導体装置であって、
前記トレンチ分離酸化膜は、
前記半導体層の主面表面内に設けられたトレンチの内壁に配設された窒化膜あるいは酸窒化膜と、
前記窒化膜あるいは前記酸窒化膜で内壁が覆われた前記トレンチ内に埋め込まれた酸化膜と、
前記ＭＯＳトランジスタおよび前記トレンチ分離酸化膜上に配設された層間絶縁膜と、
前記層間絶縁膜を貫通して前記活性領域に到達するとともに、前記トレンチの側壁に配設された前記窒化膜あるいは前記酸窒化膜に到達するコンタクト部と、を備える、半導体装置。
【請求項３５】
半導体層上に配設されたＭＯＳトランジスタと、
前記半導体層上において前記ＭＯＳトランジスタの形成領域となる活性領域を規定するとともに、前記ＭＯＳトランジスタを電気的に分離するトレンチ分離酸化膜と、を備えた半導体装置であって、
前記トレンチ分離酸化膜は、
前記半導体層の主面表面内に設けられたトレンチの内壁に配設された酸化膜と、
前記酸化膜よりも内側に配設され、前記酸化膜で覆われた前記トレンチの側壁を覆う窒化膜あるいは酸窒化膜と、
前記窒化膜あるいは前記酸窒化膜で側壁が覆われた前記トレンチ内に埋め込まれた酸化膜と、
前記ＭＯＳトランジスタおよび前記トレンチ分離酸化膜上に配設された層間絶縁膜と、
前記層間絶縁膜を貫通して前記活性領域および前記トレンチ分離酸化膜上に到達するコンタクト部と、を備え、
前記コンタクト部は、前記トレンチの側壁に配設された前記窒化膜あるいは前記酸窒化膜によって前記トレンチ内に埋め込まれた前記酸化膜とは隔てられる、半導体装置。
【請求項３６】
シリコン基板、該シリコン基板上に配設された埋め込み酸化膜および該埋め込み酸化膜上に配設されたＳＯＩ層を有するＳＯＩ基板上に配設されたＭＯＳトランジスタと、
前記ＳＯＩ層上において前記ＭＯＳトランジスタの形成領域となる活性領域を規定するとともに、前記ＭＯＳトランジスタを電気的に分離するトレンチ分離酸化膜と、
前記トレンチ分離酸化膜の下部の前記ＳＯＩ層内に形成されたチャネルストップ層と、
前記活性領域に対応する前記ＳＯＩ層の下部の前記埋め込み酸化膜中の、前記ＳＯＩ層との界面近傍に形成された、前記チャネルストップ層と同一導電型の不純物層とを、備える半導体装置。
【請求項３７】
前記工程(ｄ)は、
前記トレンチ分離酸化膜を通過するとともに、前記活性領域を通過し、前記トレンチ分離酸化膜下部の前記半導体層内および前記活性領域下の前記半導体層下方でプロファイルのピークが形成されるエネルギーで、前記不純物のイオン注入を行う工程を含む、請求項１記載の半導体装置の製造方法。
【請求項３８】
前記工程(ｃ)は、
前記トレンチ分離酸化膜を均一な所定厚さになるまで削除する工程を含み、
前記工程(ｄ)は、
前記トレンチ分離酸化膜は通過するが、前記活性領域には達せず、前記トレンチ分離酸化膜下部の前記半導体層内でプロファイルのピークが形成されるエネルギーで、前記不純物のイオン注入を行う工程を含む、請求項１１記載の半導体装置の製造方法。
【請求項３９】
前記工程(ｂ)は、
前記トレンチ分離酸化膜を通過するとともに、前記活性領域を通過し、前記トレンチ分離酸化膜下部の前記半導体層内および前記活性領域下の前記半導体層下方でプロファイルのピークが形成されるエネルギーで、前記不純物のイオン注入を行う工程を含む、請求項２６記載の半導体装置の製造方法。