【手続補正書】
【提出日】平成16年2月16日(2004.2.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
置換位置整数Ｉ(k)（ｋは１乃至Ｎ）の少なくとも一つのＮビット入力ビット集合を符号化するターボ符号符号化装置（１７）であって、
第１の源および共通の源に接続した第１の入力と２ｍの状態をとり得る多状態レジスタとを備えるメモリサイズｍの第１の符号化装置（２１）であって、前記入力ビット集合を前記第１の源として受け前記入力ビット集合を符号化して符号化ずみの入力ビット集合を第１の出力に生ずる第１の符号化装置（２１）と、
前記入力ビット集合を受けるとともに、前記入力ビット集合の中のビットを配列変換して配列変換ずみの入力ビット集合を生ずるハイブリッドＳランダムインタリービング装置（１９）と（Ｓは任意の所定値）、
第２の源および前記共通の源に接続した第２の入力と２ｍの状態をとり得る多状態レジスタとを備えるメモリサイズｍの第２の符号化装置（２３）であって、前記配列変換ずみの入力ビット集合を前記第２の源として受け前記配列変換ずみの入力ビット集合を符号化して配列変換ずみの符号化ずみ入力ビット集合を第２の出力に生ずる第２の符号化装置（２３）と、
前記第１の符号化装置を前記第１の源から前記共通の源へ切り換えるとともに、前記第２の符号化装置を前記第２の源から前記共通の源に切り換えるスイッチ（ＳＷ）と
を含み、
前記インタリービング装置（１９）が前記整数Ｉ(k)の配列変換を、配列変換後は｜Ｉ(k)−Ｉ(k-nL)｜の値（ここでＬ＝２ｍ−１、ｎはｋ−ｎＬ＞０およびｎＬ＜Ｓで与えられる正の整数である）がＬで割り切れないように行うこと
を特徴とするターボ符号符号化装置（１７）。
【請求項２】
前記レジスタの両方をリセットする符号化ずみ入力ビット集合について末尾ビットの集合を発生する末尾ビット発生器をさらに含む請求項１記載の符号化装置。
【請求項３】
前記末尾ビット発生器が前記第１および第２の符号化装置による前記符号化の完結時に前記第１の符号化装置のレジスタを用いて前記末尾ビット集合を発生する請求項２記載の符号化装置。
【請求項４】
前記インタリービング装置（１９）が前記整数Ｉ(k)のランダムな配列変換を、次の条件、すなわち
｜Ｉ(k)−Ｉ(k-j)｜＞Ｓ（ここで、ｊは０＜ｊ＜Ｓおよびｋ−ｊ＞０で定義される正の整数）
を満足するように行う請求項１記載の符号化装置。
【請求項５】
前記配列変換ずみの整数Ｉ(k)の系列の検証を、次の条件、すなわち
kmod２ｍ−１＝Ｉ(k)mod２ｍ−１
を用いて行う請求項４記載の符号化装置。
【請求項６】
ｄｋが前記Ｎビット入力ビット集合の入力ビットである請求項１記載の符号化装置であって（ここでｄｋ＝±１である）、
Ｍ状態ターボ符号符号化装置への前記入力ビット集合をｐ個のサイズｂの直和部分集合Ｓｉ（ここで、ｐ＝Ｍ−１、Ｉは０乃至（ｐ−１）の整数、ｂはＮ／ｐ以上の最小整数値）、すなわち
Ｓｉ＝｛ｄｋ｜，kmod p＝i｜｝
になるように配列する手段と、
部分集合Ｓｉを合成してｂ行ｐ列のブロックを形成して一つの部分集合の各素子が同じ列に含まれるようにする合成手段と、
前記列の中の入力ビットの集合を配列変換する手段と、
前記列の配列変換のあと前記行を出力してインタリーブ処理により配列変換した入力ビット集合を生ずる手段と
をさらに含む請求項１記載のターボ符号符号化装置。
【請求項７】
置換位置整数Ｉ(k)（ｋは１乃至Ｎ）の少なくとも一つのＮビット入力ビット集合を符号化する方法であって、
ａ．前記入力ビット集合を２ｍの状態をとり得る多状態レジスタ付きの第１の符号化装置（２１）を用いて符号化し第１の出力を生ずる過程と、
ｂ．前記入力ビット集合をハイブリッドＳランダムインタリービング装置（１９）、すなわち前記整数Ｉ(k)の配列変換を、配列変換後は｜Ｉ(k)−Ｉ(k-nL)｜の値がＬで割り切れないように行う（ここでＬ＝２ｍ−１、ｎはｋ−ｎＬ＞０およびｎＬ＜Ｓで定義される正の整数、Ｓは任意に予め定めた値）ハイブリッドＳランダムインターリービング装置（１９）を用いて選択的に配列変換し配列変換ずみの入力ビット集合を生ずる過程と、
ｃ．前記配列変換ずみの入力ビット集合を２ｍの状態をとり得る多状態レジスタ付きの第２の符号化装置を用いて符号化し第２の出力を生ずる過程と、
ｄ．前記第１の符号化装置（２１）を第１の源から共通の源に切り換えるとともに前記第２の符号化装置（２３）を第２の源から前記共通の源に切り換え、前記第１の出力が前記共通の源をもたらすようにする過程と
を含む符号化方法。
【請求項８】
前記入力ビット集合の各々について末尾ビットの集合を発生する過程と、
前記末尾ビットの集合を前記第１および第２の符号化装置の両方のレジスタをリセットするように加える過程と
をさらに含む請求項７記載のターボ符号化方法。
【請求項９】
請求項７記載のターボ符号化方法であって、前記選択的に配列変換する過程が、
(a)Ｎ個の情報ビット（Ｎは正の整数）を受ける過程と、
(b)ハイブリッドインタリービング装置フレームサイズＮを区画する過程と、
(c)１乃至Ｎの値をとるｋについてランダム整数Ｉ(k)の発生を次の条件、すなわち
(1)｜Ｉ(k)−Ｉ(k-j)｜＞Ｓ（ここで、Ｓは任意の値であり、ｊは０＜ｊ＜Ｓおよびｋ−ｊ＞０で定義される正の整数）、
(2)ｎ・Ｌ＞Ｓ（ここで、Ｌは符号化装置レジスタ状態の数マイナス１に等しく、ｎはｋ−ｎ・Ｌ＞０で定義される正の整数であり、その条件を満たさない場合ステップ(4)に進む）、
(3)｜Ｉ(k)−Ｉ(k-n・L)｜≠ｊ・Ｌ（不成立の場合ステップ１−３を繰り返し、成立の場合はステップ(4)に進む）、
(4) ランダム整数Ｉ(k)の各々についてkmod２ｍ−１＝Ｉ(k)mod２ｍ−１（ここで２ｍは前記符号化装置の一つのレジスタのとり得る状態の数、不成立の場合ステップ(1)−(4)を繰り返す）、
を満足するように行う過程と、
(d)置換ずみのインタリーバデータ系列を符号化用に出力する過程と
を含む請求項７記載の符号化方法。
【請求項１０】
請求項８記載の符号化方法であって、
(a)第１の符号化装置および第２の符号化装置による符号化が完結したことを確認する過程と、
(b)情報ビットストリームおよび置換ずみのビットストリームから前記第１および第２の符号化装置への入力を前記第１の符号化装置最終段からの共通帰還に切り換える過程と、
(c)前記第１の符号化装置の中のレジスタの数よりも大きい数になるまで前記帰還からの末尾ビットの数を増加させ、それ以外の場合に過程(b)−(c)を繰り返す過程と
を含む請求項８記載のターボ符号化方法。
【請求項１１】
請求項７記載の符号化方法であって、ｄｋが前記Ｎビット入力ビット集合の入力ビットであり、（ここで、ｄ＝±１）、前記選択的配置変換が、
Ｍ状態ターボ符号符号化装置への前記入力ビット集合をｐ個のサイズｂの直和部分集合Ｓｉ（ここで、ｐ＝Ｍ−１、Ｉは０乃至（ｐ−１）の整数、ｂはＮ／ｐ以上の最小整数値）、すなわち
Ｓｉ＝｛ｄｋ｜，kmod p＝i｜｝
になるように配列する過程と、
部分集合Ｓｉを合成してｂ行ｐ列のブロックを形成して一つの部分集合の各素子が同じ列に含まれるようにする過程と、
前記列の中の前記部分集合の要素を配列変換する過程と、
前記列の配列変換のあと前記行を出力してインタリーブ処理により配列変換した入力ビット集合を生ずる過程と
をさらに含む請求項７記載のターボ符号化方法。