【手続補正書】
【提出日】平成17年9月12日(2005.9.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  （ａ）第１導電型の半導体基板と、
（ｂ）前記半導体基板に設けられた、前記第１導電型とは反対の第２導電型の第１、第２および第３ウエルと、
（ｃ）前記第１ウエルに配置された、第１電源電圧で駆動する第１チャネル導電型の第１電界効果トランジスタおよび前記第１電源電圧よりも絶対値で大きい第２電源電圧で駆動する第１チャネル導電型の第２電界効果トランジスタと、
（ｄ）前記第２ウエルに配置された、前記第１電源電圧で駆動する第１チャネル導電型の第３電界効果トランジスタと、
（ｅ）前記第３ウエルに配置された、前記第２電源電圧で駆動する第１チャネル導電型の第４電界効果トランジスタとを備え、
前記第１ウエルに前記第２電源電圧を供給し、
前記第２ウエルに前記第１電源電圧を供給し、
前記第３ウエルに前記第２電源電圧を供給し、
前記第１ウエルと第２ウエルとの間および前記第２ウエルと第３ウエルとの間に、前記第１、第２電界効果トランジスタの間の第１分離部よりも幅広の第２分離部を設けたことを特徴とする半導体装置。
【請求項２】  請求項１記載の半導体装置において、前記第１電界効果トランジスタのしきい値電圧を、前記第２電界効果トランジスタのしきい値電圧よりも低くしたことを特徴とする半導体装置。
【請求項３】  請求項１記載の半導体装置において、前記第１、第２電界効果トランジスタのゲート絶縁膜の厚さが等しいことを特徴とする半導体装置。
【請求項４】  請求項１記載の半導体装置において、前記第２電界効果トランジスタはＳＲＡＭのメモリセルを構成する電界効果トランジスタであり、前記第１電界効果トランジスタは前記ＳＲＡＭの周辺回路を構成する電界効果トランジスタであることを特徴とする半導体装置。
【請求項５】  請求項４記載の半導体装置において、前記第１、第２および第３ウエルを、それぞれ第１導電型の第１、第２および第３埋込ウエルに内包されるように設けたことを特徴とする半導体装置。
【請求項６】  （ａ）第１導電型の半導体基板と、
（ｂ）前記半導体基板に設けられた、前記第１導電型とは反対の第２導電型の第１、第２および第３埋込ウエルと、
（ｃ）前記第１、第２および第３埋込ウエルの各々に内包されるように設けられた第２導電型の第１、第２および第３ウエルと、
（ｄ）前記第１ウエルに設けられた、第１電源電圧で駆動する第１チャネル導電型の第１電界効果トランジスタおよび前記第１電源電圧よりも絶対値で大きい第２電源電圧で駆動する第１チャネル導電型の第２電界効果トランジスタと、
（ｅ）前記第２ウエルに配置された、前記第１電源電圧で駆動する第１チャネル導電型の第３電界効果トランジスタと、
（ｆ）前記第３ウエルに配置された、前記第２電源電圧で駆動する第１チャネル導電型の第４電界効果トランジスタとを備え、
前記第１ウエルに前記第２電源電圧を供給し、
前記第２ウエルに前記第１電源電圧を供給し、
前記第３ウエルに前記第２電源電圧を供給し、
前記第１ウエルと第２ウエルとの間および前記第２ウエルと第３ウエルとの間に、前記第１、第２電界効果トランジスタの間の第１分離部よりも幅広の第２分離部を設けたことを特徴とする半導体装置。
【請求項７】  請求項６記載の半導体装置において、前記第１電界効果トランジスタのしきい値電圧を、前記第２電界効果トランジスタのしきい値電圧よりも低くしたことを特徴とする半導体装置。
【請求項８】  請求項６記載の半導体装置において、前記第１、第２電界効果トランジスタのゲート絶縁膜の厚さが等しいことを特徴とする半導体装置。
【請求項９】  請求項６記載の半導体装置において、前記第２電界効果トランジスタはＳＲＡＭのメモリセルを構成する電界効果トランジスタであり、前記第１電界効果トランジスタは前記ＳＲＡＭの周辺回路を構成する電界効果トランジスタであることを特徴とする半導体装置。
【請求項１０】  （ａ）第１導電型の半導体基板と、
（ｂ）前記半導体基板に設けられた、前記第１導電型とは反対の第２導電型の第１埋込ウエルと、
（ｃ）前記第１埋込ウエルに内包されるように設けられた第２導電型の第１ウエルと、
（ｄ）前記第１ウエルに配置された、第１電源電圧で駆動する第１チャネル導電型の第１電界効果トランジスタおよび前記第１電源電圧よりも絶対値で大きい第２電源電圧で駆動する第１チャネル導電型の第２電界効果トランジスタとを備え、
前記第１ウエルに前記第２電源電圧を供給することを特徴とする半導体装置。
【請求項１１】  請求項１０記載の半導体装置において、前記第１埋込ウエルに内包されるように第１導電型の第２ウエルを設け、前記第２ウエルに前記第１チャネル導電型とは反対の第２チャネル導電型の第３電界効果トランジスタを配置したことを特徴とする半導体装置。
【請求項１２】  （ａ）第１導電型の半導体基板と、
（ｂ）前記半導体基板に設けられた、第１導電型とは反対の第２導電型の第１埋込ウエルと、
（ｃ）前記第１埋込ウエルに内包されるように設けられた第２導電型の第１、第２ウエルと、
（ｄ）前記第１埋込ウエルに内包されるように設けられた第１導電型の第３、第４ウエルと、
（ｅ）前記第１ウエルに配置された、第１電源電圧で駆動する第１チャネル導電型の第１電界効果トランジスタと、
（ｆ）前記第２ウエルに配置された、前記第１電源電圧よりも絶対値で大きい第２電源電圧で駆動する第１チャネル導電型の第２電界効果トランジスタと、
（ｇ）前記第３ウエルに配置された、前記第１チャネル導電型とは反対の第２チャネル導電型の第３電界効果トランジスタと、
（ｈ）前記第４ウエルに配置された第２チャネル導電型の第４電界効果トランジスタとを備え、
前記第１、第２ウエルに同一の前記第２電源電圧を供給することを特徴とする半導体装置。
【請求項１３】  請求項１２記載の半導体装置において、前記半導体基板に第２導電型の第２、第３埋込ウエルを設け、
前記第２埋込ウエルに内包されるように第２導電型の第５ウエルを設け、前記第５ウエルに前記第１電源電圧で駆動する第１チャネル導電型の第５電界効果トランジスタを配置し、前記第５ウエルに前記第１電源電圧を供給し、
前記第３埋込ウエルに内包されるように第２導電型の第６ウエルを設け、前記第６ウエルに前記第２電源電圧で駆動する第１チャネル導電型の第６電界効果トランジスタを配置し、前記第６ウエルに前記第２電源電圧を供給し、
前記第１埋込ウエルと第２埋込ウエルとの間および前記第２埋込ウエルと第３埋込ウエルとの間に、前記第１埋込ウエル内に配置された第１分離部よりも幅広の第２分離部を設けたことを特徴とする半導体装置。
【請求項１４】  （ａ）第１導電型の半導体基板と、
（ｂ）前記半導体基板に設けられた、第１導電型とは反対の第２導電型の第１埋込ウエルと、
（ｃ）前記第１埋込ウエルに内包されるように設けられた第２導電型の第１、第２ウエルと、
（ｄ）前記第１埋込ウエルに内包されるように設けられ、前記第１、第２ウエルとの間に設けられた第１導電型の第３ウエルと、
（ｅ）前記第１ウエルに配置された、第１電源電圧で駆動する第１チャネル導電型の第１電界効果トランジスタと、
（ｆ）前記第２ウエルに配置された、前記第１電源電圧よりも絶対値で大きい第２電源電圧で駆動する第１チャネル導電型の第２電界効果トランジスタと、
（ｇ）前記第３ウエルに配置された、前記第１チャネル導電型とは反対の第２チャネル導電型の第３電界効果トランジスタとを備え、
前記第１、第２ウエルに同一の前記第２電源電圧を供給することを特徴とする半導体装置。
【請求項１５】  請求項１４記載の半導体装置において、前記半導体基板に第２導電型の第２、第３埋込ウエルを設け、前記第２埋込ウエルに内包されるように第２導電型の第４ウエルを設け、前記第４ウエルに前記第１電源電圧で駆動する第１チャネル導電型の第４電界効果トランジスタを配置し、前記第４ウエルに前記第１電源電圧を供給し、
前記第３埋込ウエルに内包されるように第５ウエルを設け、前記第５ウエルに前記第２電源電圧で駆動する第１チャネル導電型の第５電界効果トランジスタを配置し、前記第５ウエルに前記第２電源電圧を供給し、
前記第１埋込ウエルと第２埋込ウエルとの間および前記第２埋込ウエルと第３埋込ウエルとの間に、前記第１埋込ウエル内に配置された第１分離部よりも幅広の第２分離部を設けたことを特徴とする半導体装置。