【手続補正書】
【提出日】平成16年4月21日(2004.4.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】薄膜トランジスタ、薄膜トランジスタを有する回路、アクティブマトリクス型表示装置、液晶表示装置、エレクトロルミネセンス表示装置、ビデオカメラ、デジタルカメラ、プロジェクタ、ゴーグル型ディスプレイ、カーナビゲーションシステム、パーソナルコンピュータ又は携帯型情報端末、及び半導体装置


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層に接して形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体層と交差するゲート電極と、
を有し、
前記ゲート電極の側面が前記ゲート絶縁膜となす角度は３度以上６０度以下の範囲にあり、
前記半導体層は、
チャネル形成領域と、
第１の不純物領域と、
前記チャネル形成領域と前記第１の不純物領域に挟まれ、前記チャネル形成領域に接し、かつ、前記第１の不純物領域と同じ導電型の第２の不純物領域と、
前記第１の不純物領域と前記第２の不純物領域に挟まれ、前記第１の不純物領域と同じ導電型の第３の不純物領域と、
を有し、
前記第２の不純物領域は前記ゲート絶縁膜を介して前記ゲート電極と重なり、
前記第３の不純物領域は前記第ゲート電極と重ならず、
前記第２の不純物領域及び前記第３の不純物領域は、前記導電型の不純物の濃度が前記第１の不純物領域よりも低いことを特徴とする薄膜トランジスタ。
【請求項２】
半導体層と、
前記半導体層に接して形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体層と交差するゲート電極と、
を有し、、
前記ゲート電極は、
前記ゲート絶縁膜に接して形成された第1のゲート電極層と、
前記第１のゲート電極層表面に接し、前記第1のゲート電極層よりもチャネル長方向の幅が狭い第２のゲート電極層と、
を有し、
前記第１のゲート電極層の側面が前記ゲート絶縁膜となす角度は３度以上６０度以下の範囲にあり、
前記半導体層は、
チャネル形成領域と、
第１の不純物領域と、
前記チャネル形成領域と前記第１の不純物領域に挟まれ、前記チャネル形成領域に接し、かつ、前記第１の不純物領域と同じ導電型の第２の不純物領域と、
前記第１の不純物領域と前記第２の不純物領域に挟まれ、前記第１の不純物領域と同じ導電型の第３の不純物領域と、
を有し、
前記第２の不純物領域は前記ゲート絶縁膜を介して前記第１のゲート電極層と重なり、
前記第３の不純物領域は前記第１のゲート電極層と重ならず、
前記第２の不純物領域及び前記第３の不純物領域において、前記導電型の不純物濃度は前記第１の不純物領域よりも低いことを特徴とする薄膜トランジスタ。
【請求項３】
請求項１又は請求項２において、
前記第２の不純物領域は、前記チャネル形成領域から前記第１の不純物領域に向かって、前記導電型の不純物の濃度が高くなっていることを特徴とする薄膜トランジスタ。
【請求項４】
請求項１乃至請求項３のいずれか１項において、
前記薄膜トランジスタに保持容量が接続され、
前記保持容量は、前記薄膜トランジスタの半導体層と同じ材料の電極と、前記ゲイト絶縁膜と同じ材料の誘電体膜と、前記薄膜トランジスタのゲイト電極と同じ材料の第電極を有することを特徴とする薄膜トランジスタを有する回路。
【請求項５】
請求項１乃至請求項４のいずれか１項において、
前記薄膜トランジスタを有する回路を含むことを特徴とするアクティブマトリクス型表示装置。
【請求項６】
請求項１乃至請求項５のいずれか１項において、
前記薄膜トランジスタを有する画素マトリクス回路を用いた液晶表示装置。
【請求項７】
請求項１乃至請求項５のいずれか１項において、
前記薄膜トランジスタを有する画素マトリクス回路を用いたエレクトロルミネセンス表示装置。
【請求項８】
請求項５において、
前記アクティブマトリクス型表示装置を設けたビデオカメラ、デジタルカメラ、プロジェクタ、ゴーグル型ディスプレイ、カーナビゲーションシステム、パーソナルコンピュータ又は携帯型情報端末。
【請求項９】
ｎチャネル型の薄膜トランジスタとｐチャネル型薄膜トランジスタでなるＣＭＯＳ回路を有し、
前記ｎ型の薄膜トランジスタは、
第１の半導体層と、
前記第１の半導体層に接する第１のゲート絶縁膜と、
前記第１のゲート絶縁膜を介して前記第１の半導体層と交差する第１のゲート電極と、
を有し、
前記ｐ型の薄膜トランジスタは、
第２の半導体層と、
前記第２の半導体層に接する第２のゲート絶縁膜と、
前記第２のゲート絶縁膜を介して前記第２の半導体層と交差する第２のゲート電極と、
を有し、
前記ｎ型の薄膜トランジスタの前記第１のゲート電極の側面が前記第１のゲート絶縁膜となす角度は、３度以上６０度以下の範囲にあり、
前記第1の半導体層は、
第1のチャネル形成領域と、
第1のｎ型不純物領域と、
前記第１のチャネル形成領域と前記第１のｎ型不純物領域挟まれ、かつ前記第１のチャネル形成領域に接する第２のｎ型不純物領域と、
前記第１のｎ型不純物領域と前記第２のｎ型不純物領域に挟まれた第３の不純物領域と、
を有し、
前記第２のｎ型不純物領域は前記第１のゲート絶縁膜を介して前記第１のゲート電極と重なり、
前記第３のｎ型不純物領域は前記第１のゲート電極と重ならず、
前記第２のｎ型不純物領域及び前記第３のｎ型不純物領域は、ｎ型の不純物の濃度が前記第１のｎ型不純物領域より低いことを特徴とする半導体装置。
【請求項１０】
ｎチャネル型の薄膜トランジスタとｐチャネル型薄膜トランジスタでなるＣＭＯＳ回路を有し、
前記n型の薄膜トランジスタは、
第１の半導体層と、
前記第１の半導体層に接する第１のゲート絶縁膜と、
前記第１のゲート絶縁膜を介して前記第１の半導体層と交差する第１のゲート電極と、
を有し、
前記ｐ型の薄膜トランジスタは、
第２の半導体層と、
前記第２の半導体層に接する第２のゲート絶縁膜と、
前記第２のゲート絶縁膜を介して前記第２の半導体層と交差する第２のゲート電極と、
を有し、
前記ｎ型の薄膜トランジスタの前記第１のゲート電極の側面が前記第１のゲート絶縁膜となす角度は、３度以上６０度以下の範囲にあり、
前記第１の半導体層は、
第１のチャネル形成領域と、
第１のｎ型不純物領域と、
前記第１のチャネル形成領域と前記第１のｎ型不純物領域挟まれ、かつ前記第１のチャネル形成領域に接する第２のｎ型不純物領域と、
前記第１のｎ型不純物領域と前記第２のｎ型不純物領域に挟まれた第３のｎ型不純物領域と、
を有し、
前記第２のｎ型不純物領域は前記第１のゲート絶縁膜を介して前記第１のゲート電極と重なり、
前記第３のｎ型不純物領域は前記第１のゲート電極と重ならず、
前記第２のｎ型不純物領域及び前記第３のｎ型不純物領域は、ｎ型の不純物の濃度が前記第１のn型不純物領域よりも低く、
前記第２の半導体層は、
第２のチャネル形成領域と、
第１のｐ型不純物領域と、
前記第２のチャネル形成領域と前記第１のｐ型不純物領域に挟まれ、かつ前記第２のチャネル形成領域に接する第２のｐ型不純物領域と、
を有し、
前記第２のｐ型不純物領域において、前記ｎ型の不純物の濃度は前記第１のｐ型不純物領域よりも低いことを特徴とする半導体装置。
【請求項１１】
請求項１０において、
前記第２のｐ型不純物領域は前記第２のゲート電極と重ならないことを特徴とする半導体装置。
【請求項１２】
請求項８乃至請求項１１のいずれか１項において
前記第２のゲート電極はチャネル長方向の幅が前記第１のゲート電極よりも短いことを特徴とする半導体装置。
【請求項１３】
ｎチャネル型の薄膜トランジスタとｐチャネル型薄膜トランジスタでなるＣＭＯＳ回路を有し、
前記ｎ型の薄膜トランジスタは、
第１の半導体層と、
前記第１の半導体層に接する第１のゲート絶縁膜と、
前記第１のゲート絶縁膜を介して前記第１の半導体層と交差する第１のゲート電極と、
を有し、
前記ｐ型の薄膜トランジスタは、
第２の半導体層と、
前記第２の半導体層に接する第２のゲート絶縁膜と、
前記第２のゲート絶縁膜を介して前記第２の半導体層と交差する第２のゲート電極と、
を有し、
前記ｎチャネル型薄膜トランジスタの第１のゲート電極は、
第１のゲート絶縁膜に接して形成された第１のゲート電極層と、
前記第１のゲート電極層表面に接し、前記第１のゲート電極層よりもチャネル長方向の幅が短い第２のゲート電極層と、
を有し、
前記第１のゲート電極層の側面と前記第１のゲート絶縁膜がなす角度は３度以上６０度以下の範囲にあり、
前記第１の半導体層は、
第１のチャネル形成領域と、
前記第１のチャネル形成領域の外側に形成された第１のｎ型不純物領域と、
前記第１のチャネル形成領域と前記第１のｎ型不純物領域挟まれ、かつ前記第１のチャネル形成領域に接する第２のｎ型不純物領域と、
前記第１のｎ型不純物領域と前記第２のｎ型不純物領域に挟まれた第３のｎ型不純物領域と、
を有し、
前記第２のｎ型不純物領域は前記第１のゲート絶縁膜を介して前記第１のゲート電極層と重なり、
前記第３のｎ型不純物領域は前記第１のゲート電極層と重ならず、
前記第２のｎ型不純物領域及び前記第３のｎ型不純物領域は、ｎ型の不純物の濃度が前記第１のｎ型不純物領域よりも低く、
前記ｐチャネル型薄膜トランジスタの第２のゲート電極は、
前記第２のゲート絶縁膜に接する第３のゲート電極層と、
前記第３のゲート電極層に接する第４のゲート電極層と、
を有することを特徴とする半導体装置。
【請求項１４】
ｎチャネル型の薄膜トランジスタとｐチャネル型薄膜トランジスタでなるＣＭＯＳ回路を有し、
前記ｎ型の薄膜トランジスタは、
第１の半導体層と、
前記第１の半導体層に接する第１のゲート絶縁膜と、
前記第１のゲート絶縁膜を介して前記第１の半導体層と交差する第１のゲート電極と、
を有し、
前記ｐ型の薄膜トランジスタは、
第２の半導体層と、
前記第２の半導体層に接する第２のゲート絶縁膜と、
前記第２のゲート絶縁膜を介して前記第２の半導体層と交差する第２のゲート電極と、
を有し、
前記ｎチャネル型薄膜トランジスタの第１のゲート電極は、
第１のゲート絶縁膜に接して形成された第１のゲート電極層と、
前記第１のゲート電極層表面に接し、前記第１のゲート電極層よりもチャネル長方向の幅が短い第２のゲート電極層と、
を有し、
前記第１のゲート電極層の側面と前記第１のゲート絶縁膜がなす角度は３度以上６０度以下の範囲にあり、
前記第１の半導体層は、
第１のチャネル形成領域と、
前記第１のチャネル形成領域の外側に形成された第１のｎ型不純物領域と、
前記第１のチャネル形成領域と前記第１のｎ型不純物領域挟まれ、かつ前記第１のチャネル形成領域に接する第２のｎ型不純物領域と、
前記第１のｎ型不純物領域と前記第２のｎ型不純物領域に挟まれた第３のｎ型の不純物領域と、
を有し、
前記第２のｎ型不純物領域は前記第１のゲート絶縁膜を介して前記第１のゲート電極層と重なり、
前記第３のｎ型不純物領域は前記第１のゲート電極層と重ならず、
前記第２のｎ型不純物領域及び前記第３のｎ型不純物領域は、ｎ型の不純物の濃度が前記第１のｎ型不純物領域よりも低く、
前記ｐチャネル型薄膜トランジスタの第２のゲート電極は、
前記第２のゲート絶縁膜に接する第３のゲート電極層と、
前記第３のゲート電極層に接する第４のゲート電極層と、
を有し、
前記第２の半導体層は、
第２のチャネル形成領域と、
第１のｐ型不純物領域と、
前記第２のチャネル形成領域と前記第１のｐ型不純物領域に挟まれ、かつ前記第２のチャネル形成領域に接する第２のｐ型不純物領域と、
を有し、
前記第２のｐ型不純物領域は、前記ｎ型の不純物の濃度が前記第１のｐ型不純物領域よりも低いことを特徴とする半導体装置。
【請求項１５】
請求項１４において、
前記第２のｐ型不純物領域において、ｐ型の不純物濃度は前記第１のｐ型の不純物濃度と同じであることを特徴とする半導体装置。
【請求項１６】
請求項１３乃至請求項１５のいずれか１項において、
前記第３のゲート電極層及び第４のゲート電極層は、チャネル長方向の幅が前記第１のゲート電極層より短いことを特徴とする半導体装置。
【請求項１７】
請求項１３乃至請求項１７のいずれか１項において、
前記第２のｐ型不純物領域は前記第４のゲート電極層と重ならないことを特徴とする半導体装置。
【請求項１８】
請求項９乃至請求項１７のいずれか１項において、
前記第２のｎ型不純物領域において、前記第１のチャネル形成領域から前記第１のｎ型不純物領域に向かって、前記ｎ型の不純物の濃度が高くなっていることを特徴とする半導体装置。
【請求項１９】
請求項９乃至請求項１８のいずれか１項において、
前記ＣＭＯＳ回路を有することを特徴とする表示装置。
【請求項２０】
請求項９乃至請求項１８のいずれか１項において、
前記ＣＭＯＳ回路を、ソースドライバ回路又はゲートドライバ回路に用いたことを特徴とするするアクティブマトリクス型液晶表示装置。
【請求項２１】
請求項９乃至請求項１８のいずれか１項において、
前記ＣＭＯＳ回路を、ソースドライバ回路又はゲートドライバ回路に用いたことを特徴とするアクティブマトリクス型エレクトロルミネセンス表示装置。
【請求項２２】
請求項９乃至請求項１８のいずれか１項において、
前記ＣＭＯＳ回路を、画素マトリクス回路に用いたことを特徴とするアクティブマトリクス型エレクトロルミネセンス表示装置。
【請求項２３】
請求項１９において、
前記表示装置を備えたことを特徴とするビデオカメラ、デジタルカメラ、プロジェクタ、ゴーグル型ディスプレイ、カーナビゲーションシステム、パーソナルコンピュータ又は携帯型情報端末。