【手続補正書】
【提出日】平成16年3月1日(2004.3.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基体と、前記基体上に形成された、ハロゲン元素を含有する窒化チタン膜と、前記基体上に形成された第１の導電膜と、前記窒化チタン膜と前記第１の導電膜との間に形成された、ハロゲン元素と結合する金属原子を含み、かつ前記ハロゲン元素をトラップする能力がタングステンよりも高く、構成成分にハロゲン元素を含まず、ハロゲンを含まない雰囲気中でスパッタリング法で形成されるか、あるいはハロゲンを含まない材料を用いてＣＶＤ法で形成された第２の膜とを有することを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置であって、前記第２の膜は、チタン膜またはタンタル膜であることを特徴とする半導体集積回路装置。
【請求項３】
請求項１記載の半導体集積回路装置であって、前記第２の膜は、チタン膜を含む積層膜またはタンタル膜を含む積層膜であることを特徴とする半導体集積回路装置。
【請求項４】
請求項１、２または３記載の半導体集積回路装置であって、前記第２の膜の膜厚は、５nm以上であることを特徴とする半導体集積回路装置。
【請求項５】
請求項１、２、３または４記載の半導体集積回路装置であって、前記第１の導電膜は、アルミニウム膜、アルミニウム合金膜、銅膜または銅合金膜であることを特徴とする半導体集積回路装置。
【請求項６】
基体と、前記基体上に形成された、開孔部を有する絶縁膜と、前記開孔部内に形成された、ハロゲン元素を含む原料ガスを用いて成膜された窒化チタン膜と、前記窒化チタン膜上に形成された、前記ハロゲン元素と結合する金属原子を含み、かつ前記ハロゲン元素をトラップする能力がタングステンよりも高く、構成成分にハロゲン元素を含まず、ハロゲンを含まない雰囲気中でスパッタリング法で形成されるか、あるいはハロゲンを含まない材料を用いてＣＶＤ法で形成された第３の膜と、前記第３の膜上に形成された第２の導電膜とを有することを特徴とする半導体集積回路装置。
【請求項７】
請求項６記載の半導体集積回路装置であって、前記第３の膜は、前記窒化チタン膜上から前記絶縁膜上にわたって形成されていることを特徴とする半導体集積回路装置。
【請求項８】
請求項６または７記載の半導体集積回路装置であって、前記第３の膜は、チタン膜または前記チタン膜を含む積層膜であることを特徴とする半導体集積回路装置。
【請求項９】
請求項６、７または８記載の半導体集積回路装置であって、前記開孔部内に形成された前記窒化チタン膜上には、タングステン膜が形成されていることを特徴とする半導体集積回路装置。
【請求項１０】
ＭＩＳＦＥＴが形成された基体と、前記基体上に形成された第１の電極、容量絶縁膜、ハロゲン元素が含まれた窒化チタン膜を含む第２の電極からなる蓄積容量部と、前記窒化チタン膜上に形成された、前記ハロゲン元素との結合エネルギーが１１１Kcal/molを超える元素を含む第４の膜と、前記第４の膜上に形成された導電膜とを有することを特徴とする半導体集積回路装置。
【請求項１１】
請求項１０記載の半導体集積回路装置であって、前記第４の膜は、前記窒化チタン膜を覆って形成されていることを特徴とする半導体集積回路装置。
【請求項１２】
基体上に、開孔部を有する絶縁膜を形成する工程と、ハロゲン元素を構成元素とする化合物を原料ガスとして用い、ＣＶＤ法により、前記開孔部内に窒化チタン膜を形成する工程と、前記窒化チタン膜上に、前記ハロゲン元素と結合する金属原子を含み、かつ前記ハロゲン元素をトラップする能力がタングステンよりも高く、構成成分にハロゲン元素を含まず、ハロゲンを含まない雰囲気中でスパッタリング法によるか、あるいはハロゲンを含まない原料ガスを用いてＣＶＤ法により第３の膜を形成する工程と、前記第３の膜上に配線を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
【請求項１３】
請求項１２記載の半導体集積回路装置の製造方法であって、前記ハロゲン元素を構成元素とする化合物は、四塩化チタンまたは四ヨウ化チタンであることを特徴とする半導体集積回路装置の製造方法。
【請求項１４】
請求項１２記載の半導体集積回路装置の製造方法であって、前記第３の膜を形成する工程は、スパッタリング法によってチタン膜、窒化チタン膜、タンタル膜または窒化タンタル膜を形成する工程を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１５】
請求項１２記載の半導体集積回路装置の製造方法であって、前記第３の膜を形成する工程は、前記ハロゲン元素を構成元素として含まない原料ガスを用いたＣＶＤ法により、チタン膜、窒化チタン膜、タンタル膜または窒化タンタル膜を形成する工程を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１６】
請求項１２、１３、１４または１５記載の半導体集積回路装置の製造方法であって、前記窒化チタン膜をハロゲン元素を構成元素とする化合物を原料ガスとして用いて５００℃以下で形成することを特徴とする半導体集積回路装置の製造方法。
【請求項１７】
半導体素子が形成された基体上に第１の電極を形成する工程と、前記第１の電極上に容量絶縁膜を形成する工程と、前記容量絶縁膜上に第２の電極として、ハロゲン元素を含む原料ガスを用いたＣＶＤ法によって窒化チタン膜を形成し、蓄積容量部を形成する工程と、前記窒化チタン膜上に、前記ハロゲン元素と結合する金属原子を含み、かつ前記ハロゲン元素をトラップする能力がタングステンよりも高く、構成成分にハロゲン元素を含まず、ハロゲンを含まない雰囲気中でスパッタリング法によるか、あるいはハロゲンを含まない原料ガスを用いてＣＶＤ法により第３の膜を形成する工程と、前記第３の膜上に絶縁膜を形成する工程とを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１８】
請求項１７記載の半導体集積回路装置の製造方法であって、前記第３の膜を選択ＣＶＤ法によって形成することを特徴とする半導体集積回路装置の製造方法。
【請求項１９】
請求項１７記載の半導体集積回路装置の製造方法であって、前記第３の膜を形成する工程は、前記蓄積容量部を覆って前記第３の膜を形成し、前記蓄積容量部の上面および側面上の前記第３の膜上に第４の膜を形成し、前記第４の膜をマスクとして前記蓄積容量部の上面および側面上の前記第３の膜を残すように前記第３の膜をエッチング除去する工程を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２０】
請求項１７記載の半導体集積回路装置の製造方法であって、前記第３の膜を形成する工程は、スパッタリング法によってチタン膜、窒化チタン膜、タンタル膜または窒化タンタル膜を形成する工程を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２１】
請求項１７記載の半導体集積回路装置の製造方法であって、前記第３の膜を形成する工程は、前記ハロゲン元素を構成元素として含まない原料ガスを用いたＣＶＤ法により、チタン膜、窒化チタン膜、タンタル膜または窒化タンタル膜を形成する工程を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２２】
請求項１７記載の半導体集積回路装置の製造方法であって、前記第３の膜を形成する工程は、スパッタリング法によりチタン膜を形成する工程と、前記チタン膜上に、スパッタリング法により窒化チタン膜を形成する工程とを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２３】
請求項１７記載の半導体集積回路装置の製造方法であって、前記第３の膜を形成する工程は、スパッタリング法によりタンタル膜を形成する工程と、前記タンタル膜上に、スパッタリング法により窒化タンタル膜を形成する工程とを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２４】
基体上に、原料ガスとしてハロゲン元素を構成元素として含む化合物を用いたＣＶＤ法により、第１の温度で窒化チタン膜を形成する工程と、前記第１の温度以上の温度の不活性ガス中で前記窒化チタン膜を加熱することにより、前記窒化チタン膜中の前記ハロゲン元素を除去する工程とを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２５】
請求項２４記載の半導体集積回路装置の製造方法であって、前記ハロゲン元素を除去する工程の後、前記基体を洗浄し、前記窒化チタン膜の表面の前記ハロゲン元素またはハロゲン化合物を除去する工程をさらに含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２６】
基体上に、原料ガスとしてハロゲン元素を構成元素として含む化合物を用いたＣＶＤ法により、窒化チタン膜を形成する工程と、前記窒化チタン膜上に、高密度プラズマＣＶＤ法により、絶縁膜を形成する工程とを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２７】
基体上に、原料ガスとしてハロゲン元素を構成元素として含む化合物を用いたＣＶＤ法により窒化チタン膜を形成する工程と、前記窒化チタン膜上にプラズマＣＶＤ法または熱ＣＶＤ法により、屈折率が１.４６以上の絶縁膜を形成する工程とを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２８】
請求項２７記載の半導体集積回路装置の製造方法であって、前記絶縁膜上に無機スピンオングラス膜を塗布する工程と、前記無機スピンオングラス膜をスチームベークする工程とを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２９】
請求項２７記載の半導体集積回路装置の製造方法であって、前記絶縁膜上に金属配線を形成する工程と、前記金属配線上に無機スピンオングラス膜を塗布する工程と、前記無機スピンオングラス膜をスチームベークする工程とを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項３０】
以下の工程（ａ）〜（ｃ）を含むことを特徴とする半導体集積回路装置の製造方法；
（ａ）半導体基板の主面上に形成した絶縁膜を開孔して接続孔を形成する工程、
（ｂ）前記接続孔の内部を含む前記絶縁膜上に、ハロゲン元素を含むソースガスを用いたＣＶＤ法により成膜された第１の窒化チタン膜を含む第１導電膜を形成した後、前記絶縁膜の上部の前記第１の窒化チタン膜を含む第１導電膜を除去して前記接続孔の内部に残すことにより、前記接続孔の内部にプラグを形成する工程、
（ｃ）前記プラグの表面を含む前記絶縁膜上に、少なくとも最下層がハロゲンを含まない雰囲気中でスパッタリング法により成膜された第２の窒化チタン膜を含む第２導電膜を堆積した後、前記第２の窒化チタン膜を含む前記第２導電膜をパターニングして配線を形成する工程。
【請求項３１】
請求項３０記載の半導体集積回路装置の製造方法であって、前記第２導電膜は、Ａｌを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項３２】
メモリセル選択用ＭＩＳＦＥＴとこれに直列に接続された情報蓄積用容量素子とでメモリセルを構成し、前記情報蓄積用容量素子を前記メモリセル選択用ＭＩＳＦＥＴの上部に配置したＤＲＡＭを有する半導体集積回路装置の製造方法であって、
（ａ）半導体基板の主面のメモリアレイにメモリセル選択用ＭＩＳＦＥＴを形成し、周辺回路領域に周辺回路のＭＩＳＦＥＴを形成する工程、
（ｂ）前記メモリセル選択用ＭＩＳＦＥＴの上部に第１絶縁膜を介してビット線を形成し、前記周辺回路のＭＩＳＦＥＴの上部に前記第１絶縁膜を介して第１層配線を形成する工程、
（ｃ）前記ビット線の上部に第２絶縁膜を介して情報蓄積用容量素子を形成する工程、
（ｄ）前記情報蓄積用容量素子の上部に第３絶縁膜を堆積した後、周辺回路領域の前記第３絶縁膜、前記第２絶縁膜および前記第１絶縁膜をエッチングして、前記第１層配線の上部に接続孔を形成する工程、
（ｅ）前記接続孔の内部を含む前記第３絶縁膜上に、ハロゲン元素を含むソースガスを用いたＣＶＤ法により成膜された第１の窒化チタンを含む第１導電膜を形成した後、前記第３絶縁膜の上部の前記第１の窒化チタン膜を含む第１導電膜を除去して前記接続孔の内部のみに残すことにより、前記接続孔の内部にプラグを形成する工程、
（ｆ）前記プラグの表面を含む前記第３絶縁膜上に、少なくとも最下層がハロゲンを含まない雰囲気中でスパッタリング法により成膜された第２の窒化チタン膜を含む第２導電膜を堆積した後、前記第２の窒化チタン膜を含む第２導電膜をパターニングして第２層配線を形成する工程、
を含むことを特徴とする半導体集積回路装置の製造方法。