Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成16年6月24日(2004.6.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
制御信号発生器１００の上記出力端にはレベルシフト装置２００が接続されている。レベルシフト装置は少なくとも１つのレベルシフト回路を有しており、当該少なくとも１つのレベルシフト回路で以て、制御信号発生器１００が出力した制御信号Ｓ１００をレベルシフトして（ここでは昇圧レベルシフトして）レベルシフト済み制御信号Ｓ２００を生成し、出力するように構成されている。後に詳述するが、上記少なくとも１つのレベルシフト回路はレベルシフト済み制御信号Ｓ２００を出力するノード（ないしは第１ノード）を有している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
ＨＶＮＭＯＳ２１１のソース及びドレインは接地電位ＧＮＤ及び抵抗２１２の一端にそれぞれ接続されており、抵抗２１２の他端は電位ＶＢに接続されており、これにより電位ＧＮＤ，ＶＢ間に電流路２１０が形成されている。このとき、ＨＶＮＭＯＳ２１１のソース−ドレイン間の経路（ないしは主経路）は電流路２１０中に設けられており、ＨＶＮＭＯＳ２１１のゲート（ないしは制御端子）への入力信号で以て当該ソース−ドレイン間の経路の導通状態／非導通状態を制御することにより、電流路２１０の導通状態／非導通状態が制御される。ＨＶＮＭＯＳ２１１のゲートは上記制御信号Ｓ１００を出力するワンショットパルス発生器１１２の出力端（制御信号発生器１０１の出力端にあたる）に接続されている。なお、ＨＶＮＭＯＳ２１１の基板電位は接地電位ＧＮＤに設定されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
具体的には、上述のように、制御信号発生器１０１が出力する制御信号Ｓ１００は反復パルスを含んでおり、マスク済み信号Ｓ４００も（ノイズが無ければ）制御信号Ｓ１００と同様の波形を有している（図４参照）。そして、リトリガラブルワンショットパルス発生器５０１はマスク済み信号Ｓ４００中に含まれる各パルスに同期してパルスを発生し、当該パルスの幅は例えば制御信号Ｓ１００中の反復パルス信号Ｓ１１２（図４参照）の周期Ｔよりも若干長く設定されている。従って、マスク済み信号Ｓ４００中に上記ノイズに起因したパルス（ノイズパルス）が含まれていても、弁別結果信号Ｓ５００中に含まれる上記ノイズパルスに対応のパルスは単発的であり、しかも上述のパルス幅に相当の期間でしか生じない。その結果、ノイズパルスによる誤動作はリトリガラブルワンショットパルス発生器５０１が発生する上記パルスの幅に相当の期間でしか生じず、この期間の経過後は正常動作に復帰することができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
なお、レベルシフト回路２０２ａのＮＯＴ回路２１３を１つにして、ＮＯＴ回路２１３からのレベルシフト済み制御信号Ｓ２００をＮＯＴ回路４１１及びＡＮＤ回路４１３の双方に入力するように構成することも可能である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１０１
【補正方法】変更
【補正の内容】
【０１０１】
なお、駆動装置１１，１２のように上記遅れ時間ｔｄがオンオフ指令信号Ｓ１の立ち上がり／立ち下り及び反復パルス信号Ｓ１１２の立ち上がり（又はクロック信号Ｓ１１１）に依存する場合、両スイッチングデバイス１，２を休止させる期間（デッドタイム）を確保するために、低電位側スイッチングデバイス２に関するオンオフ指令信号Ｓ２とクロック信号Ｓ１１１とを同期させる。しかしながら、駆動装置１３では、上記遅れ時間ｔｄがオンオフ指令信号Ｓ１と反復パルス信号Ｓ１１２とのタイミングに依存しないので、オンオフ指令信号Ｓ２とクロック信号Ｓ１１１とを同期させる必要がない。このため、駆動装置１３では、同期回路９０１は不要であり、従って図２の低電位側駆動装置１１Ｌが有する、同期回路９０１と原クロック信号発生器１１１とを結ぶ配線（駆動装置１１Ｈ，１１Ｌが別々の集積回路の場合には長くなってしまう）も不要である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１０６
【補正方法】変更
【補正の内容】
【０１０６】
＜実施の形態４＞
駆動装置１０の第５の具体的構成例を、図１２に示す実施の形態４係る駆動装置１４によって説明する。駆動装置１４は既述の図７の駆動装置１３において高電位側駆動装置１３Ｈを高電位側駆動装置１４Ｈに変えた構成を有し、当該高電位側駆動装置１４Ｈは既述の駆動装置１３Ｈにおいてレベルシフト装置２０３及びダミー回路３０３をレベルシフト装置２０４及びダミー回路３０４に変えた構成を有している。
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2003324937.tif 000001
【手続補正書】
【提出日】平成16年9月27日(2004.9.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
以下、従来のモータの例を、図８を参照しながた説明する。図８において、モータの基本をなすベースプレート１００は金属板からなり、金属板を例えばプレス成形することによって形成されている。ベースプレート１００の中央部にバーリング加工により形成された円筒状の孔には有底円筒状の軸受ホルダー１０２が圧入さえ固定されている。軸受ホルダー１０２の外周面にはステータコア１０６の中心孔が嵌められて固定されている。コア１０６は複数の突極を放射状に有していて、各突極には巻線１０８が巻き回されている。コア１０６と巻線１０８でステータ１０４を構成している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
また、図４にも示すように、ベースプレート１０には、上記断面形状三角形に形成された部分に、コア２２の突極２６間、より正確には巻線２４間において、コア２２に向かって突出し、かつ、半径方向に延設されてなるリブ１８が一体成形によって形成さえている。図４に示す例では、コア２２は１２個の突極２６を有し、３箇所に取り付け部３０を有している。そして、二つの取り付け部３０は接近していて、周方向に比較的大きく離れた取り付け部３０相互間にそれぞれ３個、合計６個のリブ１８が形成されている。そして、ベースプレート１０のコア対向面１６は、コア２２に固定手段としての接着剤によって固定されている。
【手続補正書】
【提出日】平成16年6月17日(2004.6.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
ここで、直流電圧出力側の負荷を無限大〜０まで減らしていくと負荷に流れる電流が増加し、スイッチングトランジスタＱ１のＯＮデューティー（第１の一次側巻線Ｐ１に発生する電圧のＯＮデューティー）が長くなっていく。そして、あるＯＮデューティーの長さになると、トランジスタＱ２のベースは、フォトカプラＰＣ１がＯＮしなくても充電されるようになり、それによって、直流出力電圧が低下していく（図６の符号Ａで示した点）。直流出力電圧が低下していくと、スイッチングトランジスタＱ１のＯＮデューティーの電圧、つまり、第１の一次側巻線Ｐ１に発生する電圧（図５のＰ１波形）のＯＮデューティーの電圧が低下していく（図５のＰ１波形の一点鎖線で示した波形）。それによって、第２の一次側巻線Ｐ２に発生する電圧（図５のＰ２波形）のＯＮデューティーの電圧も低下していき（図５のＰ２波形の一点鎖線で示した波形）、トランジスタＱ２の負へのバイアス電圧（ベース−エミッタ間電圧）が浅くなっていって（図５のＱ２Ｖｂｅ波形の一点鎖線で示した波形）、トランジスタＱ２がＯＮしやすくなっていく。したがって、直流電圧の出力特性としては、フォールドバックとなる。
【手続補正書】
【提出日】平成17年9月22日(2005.9.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】          明細書
【発明の名称】    配電盤
【特許請求の範囲】
【請求項１】  筐体内に複数のフィーダ機器と各フィーダに電源を供給する母線を各々の室に区分して収納した多段積配電盤において、
母線室を、上下各遮断器室の中間位置に配置したことを特徴とする配電盤。
【請求項２】  前記母線室内に収納した母線の相配置を、▽状にしたことを特徴とする請求項１に記載の配電盤。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配電盤内に収納されるフィーダ機器、母線の各室（コンパートメント）の配置に関するものである。
【０００２】
【従来の技術】
図２は、従来の一般的な２フィーダ収納の２段積盤の構造を示す。
図２において、１は筺体、２ａ，２ｂは正面ドア、３ａ，３ｂは制御機器室、４ａ，４ｂは遮断器室、５は母線室、６はケーブル室、７は母線、８ａ，８ｂは変流器、９ａ，９ｂは外部端子、１０ａ，１０ｂはケーブル、１１は後面ドア、１２ａ，１２ｂは後面保護カバー、１３は母線室後面仕切板、１４は母線固定ガイシ、１５はガイシ取り付け板、１６ａ，１６ｂは遮断器である。
従来、盤内のコンパートメントの配置（側面から見た姿）は、正面ドア２ａ，２ｂを開けた内部に正面から後面に向かって、「制御機器室３ａ，３ｂ」→「遮断器室４ａ，４ｂ」→「母線室５」→「ケーブル室６」の順となり、母線７の相配置は、高さ方向一列としている。
各機器の盤内接続は、母線７から、「上下遮断器１６ａ，１６ｂ」→「変流器８ａ，８ｂ」→「外部端子９ａ，９ｂ」へ接続され、外部端子９ａ，９ｂには、外部機器からのケーブルが接続される。また母線７は、図面と直角方向に隣接する他盤の母線と盤側面端部で接続される。
このような構成の配電盤における母線７の他盤との接続および点検作業は、盤後面から後面ドア１１・後面保護カバー１２ａ，１２ｂ・母線室仕切板１３を取りはずして行う。
【０００３】
【発明が解決しようとする課題】
しかしながら、このような従来の技術においては、次の理由により隣接する盤との母線接続作業・点検作業がやりずらいという問題があった。
(1)盤後面から母線７までの距離が遠い。
(2)母線７と作業者の間に「母線固定ガイシ１４および取り付け板１５」、「外部端子９ｂ」、および「ケーブル１０ａ，１０ｂ」が介在する。
(3)母線室後面の仕切板が取り外しにくい。
(4)遮断器室４ａ，４ｂと母線室５が前後方向に重なる為、盤奥行き寸法が大きくなる。
本発明は、このような問題を解決するためになされたもので、隣接する盤との母線接続作業・点検作業を容易に行うことができる配電盤を提供することを目的とするものである。
【０００４】
【課題を解決するための手段】
上記問題点を解決するために、本発明は、筐体内に複数のフィーダ機器と各フィーダに電源を供給する母線を各々の室に区分して収納した多段積配電盤において、母線室を、上下各遮断器室の中間位置に配置するようにしたものである。
また、前記母線室内に収納した母線の相配置を、▽状にしたものである。
【０００５】
【発明の実施の形態】
以下、本発明の実施例を図に基づいて説明する。
図１は、本発明の実施例における配電盤を示す側断面図である。
図１において、１は筺体、２ａ，２ｂは正面ドア、３ａ，３ｂは制御機器室、４ａ，４ｂは遮断器室、５は母線室、６はケーブル室、７は母線、８ａ，８ｂは変流器、９ａ，９ｂは外部端子、１０ａ，１０ｂはケーブル、１１は後面ドア、１２ａ，１２ｂは後面保護カバー、１３は母線室後面仕切板、１４は母線固定ガイシ、１５はガイシ取り付け板、１６ａ１６ｂは遮断器、１７は母線室正面カバーである。
配電盤内のコンパートメントの配置（側面から見た姿）は、正面ドア２ａ，２ｂを開けた内部に正面から後面に向かって「制御機器室３ａ，３ｂ」→「遮断器室４ａ，４ｂ＋母線室５」→「ケーブル室６」の順となり、母線室５は上下遮断器室４ａ，４ｂ間のスペースに配置し、母線７の相配置は、▽状にしており、従来とは母線室５の配置、母線７の相配置および母線７から遮断器１６ａ，１６ｂへの接続方法が異なる。
母線室５の正面側には、母線接続および点検作業用の開口を設け、取り外し式のカバー１７を取り付け、母線接続および点検作業は、盤正面から前記カバー１７を取り外して行う。
本実施例は、「２フィーダ、１母線の２段積」の例であるが、「２フィーダ、２母線の２段積」、あるいは「３フィーダ、１母線の３段積」にも適用することができる。
【０００６】
【発明の効果】
以上述べたように、本発明によれば、次のような効果がある。
(1) 従来の配電盤で母線７と作業者の間に介在していた「母線固定ガイシ１４および取り付け板１５」、「外部端子９ｂ」、および「ケーブル１０ａ，１０ｂ」などの障害物が無い為、母線接続および点検作業の作業性が向上する。
(2)遮断器の上下間の余ったスペースに母線室を配置したことで従来の母線室スペースが不要になり、盤高さ寸法に影響することなく盤寸法（奥行き方向）を縮小することができる。
【図面の簡単な説明】
【図１】  本発明の実施例における配電盤を示す側断面図である。
【図２】  従来技術における２フィーダ収納の２段積盤の構造を示す側断面図である。
【符号の説明】
１：筺体
２ａ，２ｂ：正面ドア
３ａ，３ｂ：制御機器室
４ａ，４ｂ：遮断器室
５：母線室
６：ケーブル室
７：母線
８ａ，８ｂ：変流器
９ａ,９ｂ：外部端子
１０ａ，１０ｂ：ケーブル
１１：後面ドア
１２ａ，１２ｂ：後面保護カバー
１３：母線室後面仕切板
１４：母線固定ガイシ
１５：ガイシ取り付け板
１６ａ，１６ｂ：遮断器
１７：母線室正面カバー
【手続補正書】
【提出日】平成16年10月25日(2004.10.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
ベースプレート１０は、モータを各種装置に取り付けるための取り付け部５８を有し、取り付け部５８には取り付け孔３０が形成されている。取り付け部５８は、ベースプレート１０の外周部に、半径方向外側に突出させて周方向に複数形成されている。したがって、取り付け孔３０も取り付け部５８の数に応じて複数形成されている。取り付け部５８はベースプレート１０のコア取り付け面側にあり、この取り付け部５８が、モータを各種装置に装着するときの取り付け基準面となる。
【手続補正書】
【提出日】平成17年2月22日(2005.2.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
このような構成を備えた本実施形態にかかるモータによれば、コイル巻線３５の巻線部３５ａにおける最上層を、共通接続部３３Ａ側から突極部３３Ｂの先端側に向かって巻き進められた層としておき、その最上層から引き出したコイル巻線３５の引出線３５ｂを、係止部３３Ｂ３を介して共通接続部３３Ａ側まで戻すことが可能となる。すなわち、上記コイル巻線３５の巻線部３５ａの最上層を、奇数番目（第３層目）の層とすることが可能となることから、従来のような偶数層に限定されることがなくなり、与えられた一定の巻線高さ方向（モータ軸方向）の巻線スペースが、無駄なく効率的に使用されうようになっている。
【手続補正書】
【提出日】平成17年4月25日(2005.4.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
開口部を有する基板であって、当該基板の表面に形成された複数の入力端子と、当該入力端子に接続され当該基板内に形成された多層配線と、当該多層配線に接続された複数の出力端子と、当該多層配線の層間に形成された複数の層間樹脂とを備えた基板と、
前記開口部内に配置された第１半導体チップと、
前記第１半導体チップと対向して配置され、前記第１半導体チップおよび前記入力端子と電気的に接続された第２半導体チップと、
を備えたことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記開口部と対向して、前記第２半導体チップ上にチップコンデンサを更に備えたことを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記開口部内に前記第１半導体チップを複数配置したことを特徴とする半導体装置。
【請求項４】
請求項１から３の何れかに記載の半導体装置において、
前記第２半導体チップ上に放熱部材を更に備えたことを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記複数の出力端子にそれぞれ接続された複数の導電部材を更に備え、
前記第２半導体チップの厚みを前記導電部材の厚みよりも薄くして、前記第２半導体チップを前記導電部材の側方に配置したことを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記基板を複数積層して備えたことを特徴とする半導体装置。
【請求項７】
開口部を有する基板であって、当該基板の表面に形成された複数の入力端子と、当該入力端子に接続され当該基板内に形成された多層配線と、当該多層配線に接続された複数の出力端子と、当該多層配線の層間に形成された複数の層間樹脂とを備えた基板と、
前記開口部上に配置され、前記入力端子と電気的に接続された半導体チップと、
前記開口部と対向して前記半導体チップ上に配置されたチップコンデンサと、
を備えたことを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記基板上にチップコンデンサを更に備えたことを特徴とする半導体装置。
【請求項９】
請求項７又は８に記載の半導体装置において、
前記半導体チップの上に放熱部材を配置したことを特徴とする半導体装置。
【請求項１０】
請求項１から９の何れかに記載の半導体装置において、
前記基板内に、電源プレーン又はグランドプレーンを備えたことを特徴とする半導体装置。
【請求項１１】
請求項１から１０の何れかに記載の半導体装置において、
前記基板は、前記開口部を複数有することを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
【課題を解決するための手段】
請求項１の発明に係る半導体装置は、開口部を有する基板であって、当該基板の表面に形成された複数の入力端子と、当該入力端子に接続され当該基板内に形成された多層配線と、当該多層配線に接続された複数の出力端子と、当該多層配線の層間に形成された複数の層間樹脂とを備えた基板と、
前記開口部内に配置された第１半導体チップと、
前記第１半導体チップと対向して配置され、前記第１半導体チップおよび前記入力端子と電気的に接続された第２半導体チップと、
を備えたことを特徴とするものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
請求項７の発明に係る半導体装置は、開口部を有する基板であって、当該基板の表面に形成された複数の入力端子と、当該入力端子に接続され当該基板内に形成された多層配線と、当該多層配線に接続された複数の出力端子と、当該多層配線の層間に形成された複数の層間樹脂とを備えた基板と、
前記開口部上に配置され、前記入力端子と電気的に接続された半導体チップと、
前記開口部と対向して前記半導体チップ上に配置されたチップコンデンサと、
を備えたことを特徴とするものである。
【手続補正書】
【提出日】平成17年4月13日(2005.4.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に所定のパターンを有する薄膜を形成する半導体装置の製造方法において、
前記半導体基板上に、所望のパターンを有するレジスト層を形成するレジスト層形成工程と、このレジスト層を含む前記半導体基板上に薄膜を成膜する成膜工程と、この薄膜を研磨して前記レジストの表面を露出させる研磨工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記研磨工程の後、前記成膜工程及び前記研磨工程を再度繰り返すことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記研磨工程の後に、前記レジストの少なくとも一部を除去するレジスト除去工程を設けたことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記レジスト除去工程は、硫酸、アンモニア水、過酸化水素水各々を所定量含むエッチング液を用いることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記研磨工程は、機械的研磨、化学的機械的研磨のいずれかの方法を用いることを特徴とする請求項１ないし４のいずれか１項記載の半導体装置の製造方法。
【請求項６】
前記薄膜は、導電体、誘電体、半導体、絶縁体のいずれかであることを特徴とする請求項１ないし５のいずれか１項記載の半導体装置の製造方法。
【請求項７】
前記レジスト層形成工程は、前記半導体基板上にレジストを塗布し、このレジストを赤外線加熱してレジスト層とする工程を含むことを特徴とする請求項１ないし６のいずれか１項記載の半導体装置の製造方法。
【請求項８】
前記赤外線加熱の後、前記レジスト層を前記赤外線加熱より高い温度でさらに加熱することを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記レジスト層は、ネガ型のホトレジストからなることを特徴とする請求項１ないし８のいずれか１項記載の半導体装置の製造方法。
【請求項１０】
前記薄膜は、金またはアルミニウムからなることを特徴とする請求項１ないし９のいずれか１項記載の半導体装置の製造方法。
【請求項１１】
前記レジスト層形成工程は、スピンコート法、スプレーコート法またはディップコート法を用いることを特徴とする請求項１ないし１０のいずれか１項記載の半導体装置の製造方法。
【請求項１２】
前記成膜工程は、真空蒸着法またはスパッタ法を用いることを特徴とする請求項１ないし１１のいずれか１項記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
請求項３記載の半導体装置の製造方法は、請求項１または２記載の半導体装置の製造方法において、前記研磨工程の後に、前記レジストの少なくとも一部を除去するレジスト除去工程を設けたことを特徴とする。
請求項４記載の半導体装置の製造方法は、請求項３記載の半導体装置の製造方法方法において、前記レジスト除去工程は、硫酸、アンモニア水、過酸化水素水各々を所定量含むエッチング液を用いることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
請求項５記載の半導体装置の製造方法は、請求項１ないし４のいずれか１項記載の半導体装置の製造方法において、前記研磨工程は、機械的研磨、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）のいずれかの方法を用いることを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
請求項６記載の半導体装置の製造方法は、請求項１ないし５のいずれか１項記載の半導体装置の製造方法において、前記薄膜は、導電体、誘電体、半導体、絶縁体のいずれかであることを特徴とする。
請求項７記載の半導体装置の製造方法は、請求項１ないし６のいずれか１項記載の半導体装置の製造方法において、前記レジスト層形成工程は、前記半導体基板上にレジストを塗布し、このレジストを赤外線加熱してレジスト層とする工程を含むことを特徴とする。
請求項８記載の半導体装置の製造方法は、請求項７記載の半導体装置の製造方法において、前記赤外線加熱の後、前記レジスト層を前記赤外線加熱より高い温度でさらに加熱することを特徴とする。
請求項９記載の半導体装置の製造方法は、請求項１ないし８のいずれか１項記載の半導体装置の製造方法において、前記レジスト層は、ネガ型のホトレジストからなることを特徴とする。
請求項１０記載の半導体装置の製造方法は、請求項１ないし９のいずれか１項記載の半導体装置の製造方法において、前記薄膜は、金またはアルミニウムからなることを特徴とする。
請求項１１記載の半導体装置の製造方法は、請求項１ないし１０のいずれか１項記載の半導体装置の製造方法において、前記レジスト層形成工程は、スピンコート法、スプレーコート法またはディップコート法を用いることを特徴とする。
請求項１２記載の半導体装置の製造方法は、請求項１ないし１１のいずれか１項記載の半導体装置の製造方法において、前記成膜工程は、真空蒸着法またはスパッタ法を用いることを特徴とする。
【手続補正書】
【提出日】平成16年10月5日(2004.10.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
高密度なサブリソグラフィ構造を形成する方法であって、
基板上にマスク層を堆積するステップと、
前記マスク層をパターニングし、パターニングに用いられるリソグラフィシステムの最小分解能以上である最小構造サイズを有する画像を該マスク層の上に規定するステップと、
前記基板をエッチングして前記画像を前記基板に転写し、最小構造サイズであり、完全に基板内に位置する水平な面、および該水平な面に達する垂直な側壁面をもつ構造を該基板上に規定するステップと、
前記スペーサ材料が前記最小構造サイズ未満の所定の厚みになるまで、前記水平な面および前記垂直な側壁面上にスペーサ材料を堆積するステップと、
前記スペーサ材料を異方性エッチングし、前記水平な面から前記スペーサ材料を選択的に除去することで、前記スペーサ材料が前記垂直な側壁面上に残り、前記水平な面上に複数のサブリソグラフィスペーサを規定することにより、前記最小構造サイズ内の構造の密度を高め、前記サブリソグラフィスペーサを前記最小構造サイズ未満の厚みにするステップと、
さらに、前記スペーサ材料を堆積するステップと前記異方性エッチングとを繰り返し、以前に規定された前記サブリソグラフィスペーサ上に、前記最小構造サイズ未満の厚みを有するサブリソグラフィスペーサをさらに規定することによって、所望の構造の密度が得られるまで前記最小構造サイズ内の前記構造の密度を高めるステップと、
を含む方法。
【請求項２】
前記サブリソグラフィスペーサは、金属、導電性金属、半導体材料、シリコンおよび誘電体材料からなるグループから選択される材料から形成される請求項１に記載の方法。
【請求項３】
前記基板は、金属、導電性金属、半導体材料、シリコン、誘電体材料およびガラスからなるグループから選択される材料から形成される請求項１に記載の方法。
【請求項４】
前記最小の構造サイズ内の前記構造の密度は２．０より大きい請求項１に記載の方法。
【請求項５】
前記最小の構造サイズの２倍の周期内の前記構造の密度は３．０より大きい請求項１に記載の方法。
【請求項６】
前記異方性エッチングを完了した後に、前記構造と前記サブリソグラフィスペーサを完全に覆い、前記基板上の全ての凹部領域を埋める埋込み材料を堆積するステップと、
基板を平坦化して平坦な面を形成し埋込みスペーサを規定するステップをさらに含む請求項１に記載の方法。
【請求項７】
前記平坦化することは、化学機械平坦化を含む請求項６に記載の方法。
【請求項８】
前記埋込みスペーサは、金属、導電性金属、半導体材料、シリコンおよび誘電体材料からなるグループから選択される材料から形成される請求項６に記載の方法。
【請求項９】
前記最小構造サイズ内の前記構造の密度は３．０より大きい請求項６に記載の方法。
【請求項１０】
前記最小構造サイズの２倍の周期内の前記構造の密度は４．０より大きい請求項６に記載の方法。
【請求項１１】
前記埋込みスペーサは前記最小構造サイズ未満の厚みを有する請求項６に記載の方法。
【請求項１２】
高密度なサブリソグラフィ構造を形成する方法であって、
基板の面上に構造層を堆積するステップと、
前記構造層をパターニングし、その後エッチングするステップであって、それによって複数の、基板の外側に延び水平な面を含む構造と、対向する垂直な側壁面と、前記パターニングのために用いられるリソグラフィシステムの最小分解能以上である最小構造サイズとを規定し、
前記スペーサ材料が前記最小構造サイズ未満の所定の厚みになるまで、前記複数の構造の前記水平な面および全ての前記垂直な側壁面上にスペーサ材料を堆積するステップと、
前記スペーサ材料を異方性エッチングし、前記水平な面から前記スペーサ材料を選択的に除去することで、前記スペーサ材料がすべての前記垂直な側壁面上に残り、前記水平な面上に複数のサブリソグラフィスペーサを規定することにより、前記最小構造サイズ内の構造の密度を高め、前記サブリソグラフィスペーサを前記最小構造サイズ未満の厚みにするステップと、
さらに、前記スペーサ材料を堆積するステップと前記異方性エッチングとを繰り返し、以前に規定された前記サブリソグラフィスペーサ上に、前記最小構造サイズ未満の厚みを有するサブリソグラフィスペーサをさらに規定することによって、所望の構造の密度が得られるまで前記最小構造サイズ内の前記構造の密度を高めるステップと、
を含む方法。
【請求項１３】
前記サブリソグラフィスペーサは、金属、導電性金属、半導体材料、シリコンおよび誘電体材料からなるグループから選択される材料から形成されるに記載の方法。
【請求項１４】
前記基板は、金属、導電性金属、半導体材料、シリコン、誘電体材料およびガラスからなるグループから選択される材料から形成される請求項１２に記載の方法。
【請求項１５】
前記最小構造サイズ内の前記構造の密度は２．０より大きい請求項１２に記載の方法。
【請求項１６】
前記最小構造サイズの２倍の周期内の前記構造の密度は３．０より大きい請求項１２に記載の方法。
【請求項１７】
前記構造層は、金属、導電性金属、半導体材料、シリコン、誘電体材料およびガラスからなるグループから選択される材料を有する請求項１２に記載の方法。
【請求項１８】
前記異方性エッチングを完了した後に、前記構造、前記サブリソグラフィスペーサおよび前記基板上の全ての凹部領域を完全に覆う埋込み材料を堆積するステップと、
前記埋込み材料、前記構造および前記サブリソグラフィスペーサを平坦化することにより、平坦な面を形成し埋込みスペーサを規定するステップと、
をさらに含む請求項１２に記載の方法。
【請求項１９】
前記平坦化することは、化学機械平坦化を含む請求項１８に記載の方法。
【請求項２０】
前記埋込みスペーサは、金属、導電性金属、半導体材料、シリコンおよび誘電体材料からなるグループから選択される材料からつくられる請求項１８に記載の方法。
【手続補正書】
【提出日】平成17年4月27日(2005.4.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プラズマ処理室と、
前記プラズマ処理室内に設置される被処理基体を支持する基体支持手段と、
前記プラズマ処理室内にガスを導入するガス導入手段と、
前記プラズマ処理室内を排気する排気手段と、
前記プラズマ処理室にマイクロ波を導入するマイクロ波導入手段とを含み、
前記マイクロ波導入手段は、
Ｈ面に所定の間隔で穿孔されて設けられたスロットを有し、入力側無終端環状導波路と出力側無終端環状導波路との２層の積層構造で形成され、
前記入力側無終端環状導波路と前記出力側無終端環状導波路との間に設けられた放射状もしくは円弧状の導波路結合スロットと、
前記出力側無終端環状導波路と前記プラズマ処理室との間に設けられた放射状もしくは円弧状の出力側スロットとを備えており、
前記導波路結合スロットは、前記入力側無終端環状導波路の周方向の中心に配置されていることを特徴とするマイクロ波プラズマ処理装置。
【請求項２】
前記入力側無終端環状導波路の１周長に対する前記入力側無終端環状導波路内のマイクロ波長の倍率が奇数の場合はＨ分岐を用い、偶数の場合はＥ分岐を用いてマイクロ波を２分配し、前記入力側無終端環状導波路に１８０度間隔で２個設けられた導入口から前記２分配したマイクロ波を導入することを特徴とする請求項１に記載のマイクロ波プラズマ処理装置。
【請求項３】
前記入力側無終端環状導波路の内断面は、前記入力側無終端環状導波路にマイクロ波を導入する為の矩形導波管の内断面と同一寸法であることを特徴とする請求項１または２に記載のマイクロ波プラズマ処理装置。
【請求項４】
前記導波路結合スロットの中心半径が前記入力側無終端環状導波路の中心半径と等しいことを特徴とする請求項１〜３のいずれか１項に記載のマイクロ波プラズマ処理装置。
【請求項５】
前記出力側無終端環状導波路の中心半径ｒg1が前記出力側スロットの中心半径と等しく、さらに、隣接する出力側スロット間に励起される表面定在波の腹の数をｎ1、表面波の波長をλs、前記出力側無終端環状導波路の１周長に対する前記出力側無終端環状導波路内のマイクロ波長の倍率をｎgとすると、
ｒg1＝ｎ1λs／[２tan[(π／２ｎg)][１＋cos(π／ｎg)]]
であることを特徴とする請求項１〜４のいずれか１項に記載のマイクロ波プラズマ処理装置。
【請求項６】
前記出力側スロットの長さｌs1は、前記出力側無終端環状導波路内のマイクロ波長をλg1とすると、
ｌs1＝λg1／４
であることを特徴とする請求項１〜５のいずれか１項に記載のマイクロ波プラズマ処理装置。
【請求項７】
プラズマ処理室と、
前記プラズマ処理室にマイクロ波を導入し、Ｈ面に所定の間隔で穿孔されて設けられたスロットを有する無終端環状導波路を２層に積層した構造を備えるマイクロ波導入手段とを有するマイクロ波プラズマ処理装置に用いるプラズマ処理方法であって、
前記プラズマ処理室内に基体を支持する基体支持工程と、
前記プラズマ処理室内を排気する排気工程と、
前記プラズマ処理室内にガスを導入するガス導入工程と、
前記プラズマ処理室内を所定の圧力に保持する圧力保持工程と、
前記マイクロ波導入手段から前記プラズマ処理室にマイクロ波を導入してプラズマを発生させ、前記基体を処理する基体処理工程とを含むことを特徴とするプラズマ処理方法。
【請求項８】
前記マイクロ波導入手段は、入力側無終端環状導波路と出力側無終端環状導波路との２層の積層構造で形成され、
前記入力側無終端環状導波路と前記出力側無終端環状導波路との間に設けられた導波路結合スロットと、
前記出力側無終端環状導波路と前記プラズマ処理室との間に設けられた出力側スロットとを備え、
前記導波路結合スロットは、前記入力側無終端環状導波路の環状半径の中心に形成されていることを特徴とする請求項７に記載のプラズマ処理方法。
【請求項９】
前記基体処理工程がエッチング工程、アッシング工程、ＣＶＤ工程、ドーピング工程、酸化工程もしくは窒化工程であることを特徴とする請求項７または８に記載のプラズマ処理方法。
【請求項１０】
請求項７〜９のいずれか１項に記載のプラズマ処理方法により処理された基体から作製されたことを特徴とする電子部品。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
本発明のマイクロ波プラズマ処理装置は、プラズマ処理室と、前記プラズマ処理室内に設置される被処理基体を支持する基体支持手段と、前記プラズマ処理室内にガスを導入するガス導入手段と、前記プラズマ処理室内を排気する排気手段と、前記プラズマ処理室にマイクロ波を導入するマイクロ波導入手段とを含み、前記マイクロ波導入手段は、Ｈ面に所定の間隔で穿孔されて設けられたスロットを有し、入力側無終端環状導波路と出力側無終端環状導波路との２層の積層構造で形成され、前記入力側無終端環状導波路と前記出力側無終端環状導波路との間に設けられた放射状もしくは円弧状の導波路結合スロットと、前記出力側無終端環状導波路と前記プラズマ処理室との間に設けられた放射状もしくは円弧状の出力側スロットとを備えており、前記導波路結合スロットは、前記入力側無終端環状導波路の周方向の中心に配置されていることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１６６
【補正方法】変更
【補正の内容】
【０１６６】
【発明の効果】
本発明によれば、スロットを有する２層構造の無終端環状導波路を備えるマイクロ波導入手段にマイクロ波を導入することにより、１層構造の無終端環状導波路の場合に比して、無終端環状導波路の周方向に発生する定在波をより均一にすることができる。これにより、プラズマ処理室に均一なマイクロ波を供給することができるようになり、高品質なマイクロ波プラズマ処理装置とすることができる。さらに、導波路結合スロットを入力側無終端環状導波路の周方向の中心に配置するようにしたので、導波路結合スロットから出力側無終端環状導波路に導入したマイクロ波の反射電界を最小限に抑えることができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１６７
【補正方法】削除
【補正の内容】
【手続補正書】
【提出日】平成17年4月1日(2005.4.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ルテニウム膜を有する基板を用意し、
陽極としたルテニウム膜と陰極とした加工電極とを所定の間隔をおいて配置し、
前記ルテニウム膜と前記加工電極との間にハロゲン化物を含む電解液を供給しながら前記ルテニウム膜と前記加工電極との間に電圧を印加してルテニウム膜を電解加工し、
電解加工後に純水または超純水を供給して基板表面を洗浄することを特徴とする電解加工方法。
【請求項２】
前記電解加工中に、前記ルテニウム膜と前記加工電極とを相対運動させることを特徴とする請求項１記載の電解加工方法。
【請求項３】
前記ハロゲン化物は、塩素、臭素、沃素から選ばれたハロゲンによる一種以上の化合物であることを特徴とする請求項１または２記載の電解加工方法。
【請求項４】
ルテニウム膜を有する基板を保持する基板ホルダと、
前記ルテニウム膜に給電する給電電極と、
前記ルテニウム膜と所定の間隔をおいて配置された加工電極と、
前記ルテニウム膜と前記加工電極との間にハロゲン化物を含む電解液を供給する電解液供給部と、
前記給電電極に正電位を前記加工電極に負電位を印加する電源と、
基板を洗浄するための純水供給部とを有することを特徴とする電解加工装置。
【請求項５】
前記基板ホルダと前記加工電極とを相対運動させる駆動機構を有することを特徴とする請求項４記載の電解加工装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、ルテニウム膜を有する基板を用意し、陽極としたルテニウム膜と陰極とした加工電極とを所定の間隔をおいて配置し、前記ルテニウム膜と前記加工電極との間にハロゲン化物を含む電解液を供給しながら前記ルテニウム膜と前記加工電極との間に電圧を印加してルテニウム膜を電解加工し、電解加工後に純水または超純水を供給して基板表面を洗浄することを特徴とする電解加工方法である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
請求項２に記載の発明は、前記電解加工中に、前記ルテニウム膜と前記加工電極とを相対運動させることを特徴とする請求項１記載の電解加工方法である。これにより、ルテニウム膜の電解エッチングを効率的に行うことができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
請求項４に記載の発明は、ルテニウム膜を有する基板を保持する基板ホルダと、前記ルテニウム膜に給電する給電電極と、前記ルテニウム膜と所定の間隔をおいて配置された加工電極と、前記ルテニウム膜と前記加工電極との間にハロゲン化物を含む電解液を供給する電解液供給部と、前記給電電極に正電位を前記加工電極に負電位を印加する電源と、基板を洗浄するための純水供給部とを有することを特徴とする電解加工装置である。
【手続補正書】
【提出日】平成17年2月22日(2005.2.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に形成された薄膜をエッチング処理する基板処理方法において、
前記薄膜の膜厚または膜厚分布を測定する工程と、
前記薄膜をエッチング処理する複数のエッチング処理装置のエッチングレートまたはエッチングレート均一性をそれぞれ算出する工程と、
前記測定結果及び算出結果に基づいてエッチング装置を選択する工程を備えることを特徴とする基板処理方法。
【請求項２】
請求項１に記載の基板処理方法において、
前記測定した膜厚分布及び算出したエッチングレート均一性をもとに前記膜厚分布に適合しないエッチングレート均一性を有するエッチング装置を除外する工程を含むことを特徴とする基板処理方法。
【請求項３】
請求項１に記載の基板処理方法において、
前記測定した膜厚及びエッチングレートをもとに前記膜厚に適合したエッチング装置を選択し選択したエッチング装置のエッチング時間を設定する工程を含むことを特徴とする基板処理方法。
【請求項４】
請求項１〜３のいずれかに記載の基板処理方法において、
前記基板は半導体基板であることを特徴とする基板処理方法。
【請求項５】
半導体基板上に薄膜を形成して、形成した薄膜上にレジストを塗布して露光現像し、前記露光現像したレジストを用いて前記薄膜をエッチング処理する半導体処理方法において、
前記薄膜の膜厚を測定する工程と、
前記薄膜を形成した半導体基板をエッチング処理するエッチング処理装置のエッチングレートを算出する工程と、
前記測定した膜厚及び算出されたエッチングレートをもとに前記膜厚に適合したエッチング時間を設定する工程とからなることを特徴とする半導体処理方法。
【請求項６】
請求項５に記載の半導体基板処理方法において、
前記エッチング装置によりエッチングされた前記半導体基板のエッチングレート均一性及びエッチングレートを測定する工程と、
前記エッチング装置の前記半導体基板をエッチングした後におけるエッチングレート及びエッチングレート均一性を算出する工程とを備えることを特徴とする半導体処理方法。
【請求項７】
請求項６に記載の半導体処理方法において、
前記測定されたエッチングレート均一性及びエッチングレートを前記算出工程にフィードバックする工程を備えることを特徴とする半導体処理方法。
【請求項８】
半導体基板上に薄膜を形成し、形成した薄膜上にレジストを塗布して露光現像し、更に前記露光現像したレジストを用いて前記薄膜をエッチング処理する半導体処理装置において、
前記薄膜の膜厚分布を測定する手段と、
前記薄膜を形成した半導体基板をエッチング処理する複数のエッチング処理装置のエッチングレート均一性をそれぞれ算出する手段と、
前記測定した膜厚分布及びエッチングレート均一性をともに前記膜厚分布に適合したエッチングレート均一性を有するエッチング装置を選択する手段とを備えたことを特徴とする半導体処理装置。
【請求項９】
請求項８に記載の半導体処理装置において、
予め測定した前記薄膜の膜厚及びエッチングレートをもとに前記膜厚に適合したエッチング時間を設定する手段を備えることを特徴とする半導体処理装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
基板上に形成された薄膜をエッチング処理する基板処理方法において、前記薄膜の膜厚または膜厚分布を測定する工程と、前記薄膜をエッチング処理する複数のエッチング処理装置のエッチングレートまたはエッチングレート均一性をそれぞれ算出する工程と、前記測定結果及び算出結果に基づいてエッチング装置を選択する工程を備える。
【手続補正書】
【提出日】平成17年3月31日(2005.3.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
図２は、撮像部１の構成を示す模式図である。放射線源１１としては、コヒーレント性及び単色性が高い放射線ビームを発生する放射線源を用いることが望ましい。ここで、単色性が高いビームとは、主に単一波長を有するビームのことをいう。このため、本実施形態においては、放射線源１１として、Ｘ線を発生する放射光源を用いている。放射光とは、電子を加速したり、電子の進行方向を曲げることによって発生する電磁波のことをいう。放射線源１１から発生したＸ線は、被写体１０を透過し、センサ１２に入射する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
ここで、｜ｕ｜及び｜ｖ｜が所定の値以下となる範囲内で｛−４π２（ｕ２＋ｖ２）｝−１を予め算出しておき、式（１４）に示す演算を行う際にこれを利用しても良い。即ち、所定の値ｃｏｎｓｔを設定すると、｜ｕ｜，｜ｖ｜≦ｃｏｎｓｔの場合には、式（１１）において次式の値を用いる。
｛−４π２（ｕ２＋ｖ２）｝−１＝（予め算出された値）
また、｜ｕ｜，｜ｖ｜＞ｃｏｎｓｔの場合には、式（１１）において、次式の値を用いる。
｛−４π２（ｕ２＋ｖ２）｝−１＝０
これにより、逆ラプラシアン演算を高速に行うことができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
次に、ステップＳ１７において、平均処理部２７は、第２記憶部２６に記憶されている被写体位置における位相φＮ→０（ｘ，ｙ）に基づいて、次式（１５）を用いて被写体位置における平均位相φ０（ｘ，ｙ）を算出する。
【数１５】
2003324654.tif 000001
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
さらに、本実施形態においては、被写体を撮像する際に放射光源を用いているが、放射光ではないビームを発生する放射線源を用いても良い。例えば、立命館大学が開発した電子蓄積型高輝度硬Ｘ線発生装置は、卓上型でありながら放射光並みに輝度及び指向性の高いＸ線を発生することができる。この装置が発生するＸ線はコヒーレント性を有しており、また、単一波長ではないが、単色化結晶と組み合わせることにより単色化することが可能である。また、技術研究組合フェムト秒テクノロジー研究機構（ＦＥＳＴＡ）が開発した線源は、逆コンプトン散乱の原理に基づいて極短パルス高輝度Ｘ線を発生する。この線源は、小型で持ち運びが可能であり、干渉性を有すると共に、指向性及び単色性の高いＸ線を発生することができる。なお、放射線源として点放射線源を用いる場合には、位相情報復元装置においてデータ処理を行う際に、拡大率を含めて補正することが望ましい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
本実施形態においては、ステップＳ２４におけるように、撮像距離の異なる位相φ１〜φ３を平均している。これらの位相φ１〜φ３は被写体位置における位相φ０に対して、厳密には撮像距離の変化に伴う差異を含むものである。しかしながら例えば放射光源のように指向性の高いビームを発生する放射線源を用いる場合には、これらの位相φ１、φ２、及び、φ３を被写体位置における位相φ０と等しいと近似することが可能である。さらに、これらの位相φ１〜φ３を平均することにより、誤差をキャンセルして、実際の位相φ０により近づけることができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正の内容】
【符号の説明】
１、６  撮像部
２、７  位相情報復元装置
３  表示部
４  出力部
５  読取り部
１０  被写体
１１  放射線源
１２  センサ
１３  保持台
１４  レール
１５、６０  増幅器
１６、６１  Ａ／Ｄ変換器
２１  第１記憶部
２２  差分処理部
２３  ラプラシアン処理部
２４  逆ラプラシアン処理部
２５  逆伝播処理部
２６  第２記憶部
２７  平均処理部
２８  画像処理部
２９  制御部
３０  記録部
５０  輝尽性蛍光体シート（記録シート）
５１  モータ
５２  シート搬送手段
５３  レーザ光源
５４  モータ
５５  回転多面鏡
５６  収束レンズ
５７  ミラー
５８  光ガイド
５９  フォトマルチプライヤ（光電子増倍管）
１０１  物体面
１０２  スクリーン
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2003324654.tif 000002
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2003324654.tif 000003
【手続補正書】
【提出日】平成16年10月15日(2004.10.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
この例では、原稿の表面及び裏面の画像を読み込む２系統の画像入力部１１Ａ及び１１Ｂが設けられる。従って、並行して読み取られ、１個の画像メモリ１２及び１個のＪＰＥＧ圧縮部１４に入力される画像データは、２系統（２個）存在する。この例において、図１（Ｂ）に示すように、第１画像入力部１１Ａは、その画像読取部１１１Ａにより例えば原稿１００の表面の画像Ａを読み取って、図３（Ａ）に示すように、その画像データ（表画像データ）Ａを画像メモリ１２に書き込む。第２画像入力部１１Ｂは、図１（Ｂ）に示すように、その画像読取部１１１Ｂにより例えば原稿１００の裏面の画像Ｂを読み取って、その画像データ（裏画像データ）Ｂを画像メモリ１２に書き込む。従って、この例では、画像メモリ１２は、並行して読み取られた２系統の画像データＡ及びＢを格納する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
一方、その読み出しにおいて、ＪＰＥＧ圧縮部１４におけるＪＰＥＧ圧縮のために、画像メモリ１２からブロック単位で画像データを読み出さなければならない。ところが、１ページ分の画像データは、各々、先頭から順に、１個のピクセル列分のデータが主走査方向Ｘに画像メモリ１２から読み出され、これを副走査方向Ｙにおいて、各ピクセル列について繰り返す。そこで、第１画像読出部１３において、読み出された画像データを、以下のように、ＪＰＥＧ圧縮ができるような形式とした上で、ＪＰＥＧ圧縮部１４に入力する。