【手続補正書】
【提出日】平成16年10月28日(2004.10.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１配線層の少なくとも一部を下部電極とし、前記下部電極を覆う第１誘電体膜を容量絶縁膜とし、前記容量絶縁膜上に配置され前記下部電極と絶縁された第１導電性膜を上部電極とし、前記半導体基板上に形成された複数の配線層と電気的に接続する容量素子を有し、前記第１配線層は前記半導体基板上に形成された第１絶縁膜に設けられた溝部内に高融点金属膜を埋め込むことで形成された第１配線と前記第１絶縁膜に設けられたプラグとを含むことを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、前記下部電極は複数の前記第１配線から形成され、前記下部電極を形成する複数の前記第１配線は互いに所定の間隔を隔てて配置されていることを特徴とする半導体集積回路装置。
【請求項３】
半導体基板上に形成された複数の配線層と、前記複数の配線層のうち最下層に配置された第１配線層の少なくとも一部を下部電極とし、前記下部電極を覆う第１誘電体膜を容量絶縁膜とし、前記容量絶縁膜上に配置され前記下部電極と絶縁された第１導電性膜を上部電極とし、前記複数の配線層と電気的に接続する容量素子とを有し、前記第１配線層は前記半導体基板上に形成された第１絶縁膜に設けられた溝部内に高融点金属膜を埋め込むことで形成された第１配線と前記第１絶縁膜に設けられたプラグとを含むことを特徴とする半導体集積回路装置。
【請求項４】
請求項３記載の半導体集積回路装置において、前記下部電極は複数の前記第１配線から形成され、前記下部電極を形成する複数の前記第１配線は互いに所定の間隔を隔てて配置されていることを特徴とする半導体集積回路装置。
【請求項５】
半導体基板上に形成された複数の配線層と、前記配線層間に配置され、前記配線層間を電気的に接続する第１プラグ層を用いて形成された電極を下部電極とし、前記下部電極を覆う第１誘電体膜を容量絶縁膜とし、前記容量絶縁膜上に配置され前記下部電極と絶縁された第１導電性膜を上部電極とし、前記複数の配線層と電気的に接続する容量素子とを有し、前記第１プラグ層は前記半導体基板上に形成された第１絶縁膜に設けられた溝部内に形成されていることを特徴とする半導体集積回路装置。
【請求項６】
（ａ）半導体基板上に第１絶縁膜を形成する工程、
（ｂ）前記第１絶縁膜に溝部を形成する工程、
（ｃ）前記溝部内に高融点金属膜を埋め込んで第１配線とプラグとを形成する工程、
（ｄ）前記半導体基板上に前記第１配線を覆う第１誘電体膜を形成する工程、
（ｅ）前記第１誘電体膜上に第１導電性膜を堆積した後、前記第１導電性膜を前記第１誘電体膜によって絶縁されるようにパターニングすることによって、前記第１配線を下部電極とし、前記第１誘電体膜を容量絶縁膜とし、前記第１導電性膜を上部電極とする容量素子を形成する工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項７】
請求項６記載の半導体集積回路装置の製造方法において、前記（ｃ）工程は、
（ｃ１）前記第１絶縁膜上に前記溝部内を埋め込む前記高融点金属膜を形成する工程、
（ｃ２）前記溝部内以外の前記高融点金属膜を除去する工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項８】
（ａ）半導体基板上に第１絶縁膜を形成する工程、
（ｂ）前記第１絶縁膜に複数の溝部を形成する工程、
（ｃ）前記複数の溝部内に高融点金属膜を埋め込んで第１配線、プラグおよび第２配線を形成する工程、
（ｄ）前記半導体基板上に前記第１配線を覆う第１誘電体膜を形成する工程、
（ｅ）前記第１誘電体膜上に第１導電性膜を堆積した後、前記第１導電性膜を前記第１誘電体膜によって絶縁されるようにパターニングすることによって、前記第１配線を下部電極とし、前記第１誘電体膜を容量絶縁膜とし、前記第１導電性膜を上部電極とする容量素子を形成する工程、
（ｆ）前記（ｅ）工程後、前記半導体基板上に第２絶縁膜を形成する工程、
（ｇ）前記第２絶縁膜をエッチングし、第１溝部、第２溝部、前記第１溝部から前記第２配線に達する第１孔部および前記第２溝部から前記第１導電性膜に達する第２孔部を形成する工程、
（ｈ）前記第１溝部、前記第２溝部、前記第１孔部および前記第２孔部に第２導電性膜を埋め込み、第３配線を形成する工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項９】
請求項８記載の半導体集積回路装置の製造方法において、前記（ｃ）工程は、
（ｃ１）前記第１絶縁膜上に前記溝部内を埋め込む前記高融点金属膜を形成する工程、
（ｃ２）前記溝部内以外の前記高融点金属膜を除去する工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１０】
請求項８記載の半導体集積回路装置の製造方法において、前記第２孔部は、平面で前記第１配線と重ならない領域にて形成することを特徴とする半導体集積回路装置の製造方法。
【請求項１１】
（ａ）半導体基板上に第２絶縁膜を形成する工程、
（ｂ）前記第２絶縁膜に複数の第１溝部を形成する工程、
（ｃ）前記複数の第１溝部内に第１金属膜を埋め込んで第３配線を形成する工程、
（ｄ）前記半導体基板上に第１絶縁膜を形成する工程、
（ｅ）前記第１絶縁膜に複数の溝部を形成する工程、
（ｆ）前記複数の溝部内に第２金属膜を埋め込んで、前記第３配線に電気的に接続する第２プラグを形成する工程、
（ｇ）前記半導体基板上に第１誘電体膜を堆積することによって前記第２プラグを覆う工程、
（ｈ）前記第１誘電体膜上に第１導電性膜を堆積した後、前記第１導電性膜と前記第２プラグとを前記第１誘電体膜によって絶縁されるようにパターニングすることによって、前記第２プラグを下部電極とし、前記第１誘電体膜を容量絶縁膜とし、前記第１導電性膜を上部電極とする容量素子を形成する工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１２】
請求項１１記載の半導体集積回路装置の製造方法において、前記（ｃ）工程は、
（ｃ１）前記第２絶縁膜上に前記第１溝部内を埋め込む前記第１金属膜を形成する工程、
（ｃ２）前記第１溝部内以外の前記第１金属膜を除去する工程、
を含み、
前記（ｆ）工程は、
（ｆ１）前記第１絶縁膜上に前記複数の溝部内を埋め込む前記第２金属膜を形成する工程、
（ｆ２）前記複数の溝部内以外の前記第２金属膜を除去する工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
また、特開２００１−３６０１０号公報においてもＭＩＭ構造のキャパシタを形成する技術について開示されている。すなわち、半導体基板上に堆積した第１の層間絶縁膜に第１の配線形成用の溝部およびキャパシタの下部電極形成用の溝部を形成し、それら溝部に導電性膜を埋め込むことで第１の配線および下部電極を一度に形成した後、半導体基板上に第２の層間絶縁膜を堆積し、その第２の層間絶縁膜に第２の配線形成用の溝部およびキャパシタの上部電極形成用の溝部を形成し、上部電極形成用の溝部内に容量絶縁膜を形成し、次いでそれら溝部に導電性膜を埋め込むことで第２の配線および下部電極を一度に形成することでＭＩＭ構造のキャパシタを形成するものである。また、特開２０００−１６４８１２号公報においては、図１、図２および【００３８】〜【００４２】にて、絶縁膜内にタングステン膜をＣＭＰ法により埋め込み平坦化することで形成されたキャパシタ下部電極と、絶縁膜上にてシリコン酸化膜およびシリコン窒化膜からなる容量絶縁膜と、ＡｌＣｕ膜からなるキャパシタ上部電極とを形成するＭＩＭ構造のキャパシタ形成方法の開示がある。また、特開２００３−７９７８号公報（特願２００１−１８３０９８号）においては、ＳＲＡＭ局所配線をタングステンで埋め込んで配線を形成し、その上にシリコン窒化膜を形成し、その上に配線を形成してキャパシタを形成する開示がある。