(57)【要約】  電流振幅変調された信号を入力する入力端子（ＩＮ）と、前記入力端子に接続される第１のトランジスタ（１０１）と、前記第１のトランジスタの制御端子に接続される容量（１０５）と、前記入力端子及び前記第１のトランジスタの制御端子間に接続されるダイオード（１０２）と、前記入力端子の電流を流すための第１の電流源（１０４）とを有することを特徴とする復調回路が提供される。
2008111183.tif 000002
【特許請求の範囲】
【請求項１】
電流振幅変調された信号を入力する入力端子と、
前記入力端子に接続される第１のトランジスタと、
前記第１のトランジスタの制御端子に接続される容量と、
前記入力端子及び前記第１のトランジスタの制御端子間に接続されるダイオードと、
前記入力端子の電流を流すための第１の電流源と
を有することを特徴とする復調回路。
【請求項２】
さらに、前記入力端子の電圧及び前記第１のトランジスタの制御端子の電圧を比較するための第１の比較器を有することを特徴とする請求項１記載の復調回路。
【請求項３】
前記ダイオードは、ゲート及びドレインが相互に接続された電界効果トランジスタで構成されることを特徴とする請求項１記載の復調回路。
【請求項４】
前記第１の電流源は、前記第１のトランジスタの制御端子に接続されることを特徴とする請求項１記載の復調回路。
【請求項５】
前記第１の電流源は、ゲート及びドレインが前記第１のトランジスタの制御端子に接続された電界効果トランジスタで構成されることを特徴とする請求項４記載の復調回路。
【請求項６】
さらに、前記第１の比較器の比較結果に応じて前記第１の電流源に流れる電流を遮断するためのスイッチを有することを特徴とする請求項２記載の復調回路。
【請求項７】
さらに、前記入力端子の電圧が前記第１のトランジスタの制御端子の電圧より低い時間が閾値より長いときには、前記第１のトランジスタの制御端子の電圧を低下させる異常検知器を有することを特徴とする請求項２記載の復調回路。
【請求項８】
前記異常検知器は、
前記入力端子の電圧が前記第１のトランジスタの制御端子の電圧より低い時間に応じた電圧を出力するタイマと、
前記タイマが出力する電圧及び閾値を比較する第２の比較器と、
前記第２の比較器の比較結果に応じて、前記第１のトランジスタの制御端子を基準電位に接続するスイッチと
を有することを特徴とする請求項７記載の復調回路。
【請求項９】
さらに、前記第１のトランジスタの制御端子に接続される第２の電流源を有し、
前記第１の電流源は、前記入力端子に接続されることを特徴とする請求項１記載の復調回路。
【請求項１０】
前記第１の電流源は、前記第１のトランジスタの制御端子の電圧に応じて電流の大きさが制御されることを特徴とする請求項９記載の復調回路。
【請求項１１】
前記第１の電流源は、ゲートが前記第１のトランジスタの制御端子に接続され、ドレインが前記入力端子に接続される電界効果トランジスタで構成されることを特徴とする請求項９記載の復調回路。
【請求項１２】
前記電界効果トランジスタのドレインは、負荷を介して前記入力端子に接続されることを特徴とする請求項１１記載の復調回路。
【請求項１３】
前記ダイオードは、ゲート及びドレインが相互に接続された電界効果トランジスタで構成されることを特徴とする請求項２記載の復調回路。
【請求項１４】
前記第１の電流源は、ゲート及びドレインが前記第１のトランジスタの制御端子に接続された電界効果トランジスタで構成されることを特徴とする請求項１３記載の復調回路。
【請求項１５】
さらに、前記第１の比較器の比較結果に応じて前記第１の電流源に流れる電流を遮断するための第１のスイッチを有することを特徴とする請求項１４記載の復調回路。
【請求項１６】
さらに、前記入力端子の電圧が前記第１のトランジスタの制御端子の電圧より低い時間が閾値より長いときには、前記第１のトランジスタの制御端子の電圧を低下させる異常検知器を有することを特徴とする請求項１５記載の復調回路。
【請求項１７】
前記異常検知器は、
前記入力端子の電圧が前記第１のトランジスタの制御端子の電圧より低い時間に応じた電圧を出力するタイマと、
前記タイマが出力する電圧及び閾値を比較する第２の比較器と、
前記第２の比較器の比較結果に応じて、前記第１のトランジスタの制御端子を基準電位に接続する第２のスイッチと
を有することを特徴とする請求項１６記載の復調回路。
【請求項１８】
さらに、前記第１のトランジスタの制御端子に接続される第２の電流源を有し、
前記第１の電流源は、前記入力端子に接続されることを特徴とする請求項２記載の復調回路。
【請求項１９】
前記第１の電流源は、ゲートが前記第１のトランジスタの制御端子に接続され、ドレインが前記入力端子に接続される電界効果トランジスタで構成されることを特徴とする請求項１８記載の復調回路。
【請求項２０】
前記電界効果トランジスタのドレインは、負荷を介して前記入力端子に接続されることを特徴とする請求項１９記載の復調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、復調回路に関する。
【背景技術】
【０００２】
図１８は、下記の特許文献１の電力線通信システムの受信部２０の構成を示す図である。受信部２０は、電流検出部２１、平均値検出部２２、比較部２３、ＰＮ符号発生部２４、スペクトラム拡散復調部２５、差分値検出部２６、重み付け演算部２７、積算部２８、データ判定部２９から構成されている。平均値検出部２２及び比較部２３は、復調回路３０を構成する。【０００３】
電流検出部２１は、電源ラインＬを流れる電流の値、つまり電源ラインＬの電流値を検出して出力する。平均値検出部２２は、電源ラインＬを流れる電流値の平均値を求めて出力する。比較部２３は、平均値検出部２２により出力された平均値情報に対する電流検出部２１により検出された電流値信号による電流値の大小を比較し、その結果をＡＳＫ（Amplitude Shift Keying）復調信号として出力する機能、つまりＡＳＫ復調機能を有する。ＰＮ符号発生部２４は、所定の拡散符号に基づいた拡散信号を発生させ出力する。スペクトラム拡散復調部２５は、比較部２３によるＡＳＫ復調信号をＰＮ符号発生部２４の拡散信号により逆拡散する。差分値検出部２６は、平均値検出部２２により出力された平均値情報に対する電流検出部２１により出力された電流値信号の差分値を求めて出力する。重み付け演算部２７は、スペクトラム拡散復調部２５により逆拡散復調された逆拡散復調信号に対して差分値検出部２６により出力された差分値情報に基づいた重み付けを行う。積算部２８は、重み付け演算部２７により重み付けられた重み付け後逆拡散復調信号を所定周期単位で積算して出力する。データ判定部２９は、積算部２８による積算値情報を所定の閾値に基づいて２値判定して受信データ（受信した情報信号）を出力する。【０００４】
また、下記の特許文献２には、ローレベルとハイレベルとの間の振幅を変更することによってＡＳＫ変調される電圧を復調するための回路が記載されている。【０００５】
【特許文献１】特開２００５−１４２７７８号公報
【特許文献２】特表２００６−５０２６８４号公報
【発明の開示】
【０００６】
本発明の目的は、ノイズに強く、高精度の復調を行うことができる復調回路を提供することである。
【０００７】
本発明の一観点によれば、電流振幅変調された信号を入力する入力端子と、前記入力端子に接続される第１のトランジスタと、前記第１のトランジスタの制御端子に接続される容量と、前記入力端子及び前記第１のトランジスタの制御端子間に接続されるダイオードと、前記入力端子の電流を流すための第１の電流源とを有することを特徴とする復調回路が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本発明の第１の実施形態による復調回路の構成例を示す回路図である。
【図２】図２は、図１の復調回路のより具体的な構成例を示す回路図である。
【図３】図３は、入力電流の波形例を示すタイムチャートである。
【図４】図４は、入力電流がハイレベルのときの図１の復調回路の動作を説明するための回路図である。
【図５】図５は、入力電流がローレベルのときの図１の復調回路の動作を説明するための回路図である。
【図６】図６は、トランジスタのドレイン−ソース間電圧とドレイン−ソース間電流の関係を示す特性図である。
【図７】図７は、ローレベル入力電流が９５μＡのときの図１の復調回路のシミュレーション結果を示す図である。
【図８】図８は、ローレベル入力電流が９０μＡのときの図１の復調回路のシミュレーション結果を示す図である。
【図９】図９は、ローレベル入力電流が８５μＡのときの図１の復調回路のシミュレーション結果を示す図である。
【図１０】図１０は、ローレベル入力電流が８０μＡのときの図１の復調回路のシミュレーション結果を示す図である。
【図１１】図１１は、図１の復調回路のより具体的な構成例を示す回路図である。
【図１２】図１２は、図１の復調回路において入力電流のローレベル状態が長期間続いた場合の入力電圧及びピーク電圧を示すタイミングチャートである。
【図１３】図１３は、本発明の第２の実施形態による復調回路の構成例を示す回路図である。
【図１４】図１４は、図１３の復調回路において入力電流としてノイズの異常信号が入力された場合の入力電圧及びピーク電圧を示すタイミングチャートである。
【図１５】図１５は、本発明の第３の実施形態による復調回路の構成例を示す回路図である。
【図１６】図１６は、本発明の第４の実施形態による復調回路の構成例を示す回路図である。
【図１７】図１７は、図１６の復調回路のより具体的な構成例を示す回路図である。
【図１８】図１８は、特許文献１の電力線通信システムの受信部の構成を示す図である。
【図１９】図１９は、図１８の復調回路を実現するために考えられる構成例を示す図である。
【図２０】図２０は、図１９の復調回路の動作を説明するためのタイムチャートである。
【発明を実施するための最良の形態】
【０００９】
図１９は、図１８の復調回路３０を実現するために考えられる構成例を示す図である。復調回路３０は、分岐部１９０１、平均値検出部１９０２及び比較部１９０３を有する。分岐部１９０１は、ｐチャネルＭＯＳ電界効果トランジスタＰ１，Ｐ２及びｎチャネルＭＯＳ電界効果トランジスタＮ１を有する。平均値検出部１９０２は、抵抗及び容量を有する。比較部１９０３は、ｐチャネルＭＯＳ電界効果トランジスタＰ３、ｎチャネルＭＯＳ電界効果トランジスタＮ２及びバッファ１９０４を有する。【００１０】
ｐチャネルトランジスタＰ２及びＰ３は、第１のカレントミラーを構成し、入力電流Ｉｓに応じて信号電流Ｉｃを流す。また、ｎチャネルトランジスタＮ１及びＮ２は、第２のカレントミラーを構成し、閾値電流Ｉｔを流す。【００１１】
図２０は、図１９の復調回路の動作を説明するためのタイムチャートである。信号電流Ｉｃは、入力電流Ｉｓに応じてハイレベル電流ＩｃＨ又はローレベル電流に変化する。信号電流Ｉｃの振幅ＡＭは、ハイレベル電流ＩｃＨ及びローレベル電流の差である。信号電流Ｉｃの変調比は、ＡＭ／ＩｃＨで表される。信号電流Ｉｃが閾値電流Ｉｔより大きいときにはハイレベルとして復調され、信号電流Ｉｃが閾値電流Ｉｔより小さいときにはローレベルとして復調される。【００１２】
ここで、閾値電流Ｉｔは、第１のカレントミラー（トランジスタＰ２及びＰ３）及び第２のカレントミラー（トランジスタＮ１及びＮ２）のオフセットによりばらつきが生じる。例えば、閾値電流Ｉｔがばらつきにより電流Ｉｔ１になってしまうと、信号電流Ｉｃがハイレベルになってもローレベルになっても、常にローレベルとして復調されてしまう。逆に、閾値電流Ｉｔがばらつきにより電流Ｉｔ２になってしまうと、信号電流Ｉｃがハイレベルになってもローレベルになっても、常にハイレベルとして復調されてしまう。これらの場合には、正常な復調を行うことができず、復調回路の歩留りが悪くなるという問題が生じる。【００１３】
（第１の実施形態）
図１は、本発明の第１の実施形態による復調回路の構成例を示す回路図である。復調回路は、電流が大きいか小さいかで論理が１か０かを示す強度変調（ＡＳＫ変調）信号を復調する。例えば、復調回路は、タグＩＣがリーダライタから信号を受信し、電流として抽出した信号を復調することができる。【００１４】
入力端子ＩＮには、電流振幅変調（ＡＳＫ変調）された信号Ｉｓが入力される。ｎチャネルＭＯＳ電界効果トランジスタ１０１は、ドレインが入力端子ＩＮに接続され、ゲート（制御端子）が比較器１０３の負入力端子（反転入力端子）に接続され、ソースが基準電位（グランド電位）に接続される。ダイオード１０２は、アノードが入力端子ＩＮに接続され、カソードがトランジスタ１０１のゲートに接続される。電流源１０４は、トランジスタ１０１のゲート及び基準電位間に接続される。容量１０５は、電流源１０４と並列に、トランジスタ１０１のゲート及び基準電位間に接続される。比較器１０３は、正入力端子（非反転入力端子）が入力端子ＩＮに接続され、負入力端子がトランジスタ１０１のゲートに接続され、出力端子が出力端子ＯＵＴに接続される。入力電圧Ｖｉは、入力端子ＩＮの電圧である。電圧Ｖｐは、トランジスタ１０１のゲート電圧である。比較器１０３は、入力電圧Ｖｉ及び電圧Ｖｐを比較し、入力電圧Ｖｉが電圧Ｖｐより高いときにはハイレベルを出力端子ＯＵＴに出力し、入力電圧Ｖｉが電圧Ｖｐより低いときにはローレベルを出力端子ＯＵＴに出力する。【００１５】
図２は、図１の復調回路のより具体的な構成例を示す回路図である。図１のダイオード１０２は、図２のｎチャネルＭＯＳ電界効果トランジスタ２０１で構成することができる。トランジスタ２０１は、ゲート及びドレインが入力端子ＩＮに接続され、ソースがトランジスタ１０１のゲートに接続される。【００１６】
図３は、入力電流Ｉｓの波形例を示すタイムチャートである。入力電流Ｉｓは、ＡＳＫ変調されたＡＳＫ信号であり、ハイレベルのときにはハイレベル電流ＩｓＨが流れ、ローレベルのときにはローレベル電流ＩｓＬが流れる。【００１７】
図４は、入力電流Ｉｓがハイレベルのときの図１の復調回路の動作を説明するための回路図である。入力端子ＩＮには、ハイレベル電流ＩｓＨが流れる。すると、電圧Ｖｉが高くなり、ダイオード１０２がオンし、ダイオード１０２にバイアス電流Ｉｂが流れる。トランジスタ１０１のドレイン及びソース間には、ＩｓＨ−Ｉｂの電流が流れる。容量１０５は、バイアス電流Ｉｂにより充電され、ピーク電圧Ｖｐを維持する。電流源１０４は、バイアス電流Ｉｂの電流源であり、バイアス電流Ｉｂを流す。すなわち、電流源１０４は、入力端子ＩＮの電流を流すことができる。ダイオード１０２は、バイアス電流Ｉｂが流れると、閾値電圧Ｖｔｈの電圧降下が生じる。閾値電圧Ｖｔｈは、例えば０．６Ｖである。したがって、入力端子ＩＮの電圧Ｖｉは、Ｖｉ＝Ｖｐ＋Ｖｔｈで表される。トランジスタ１０１のゲート電圧Ｖｐは、トランジスタ１０１にＩｓＨ−Ｉｂの電流が流れるような電圧でバランスが保たれる。入力電圧Ｖｉは、ピーク電圧Ｖｐより十分に高くなる。したがって、入力端子ＩＮにハイレベル電流ＩｓＨが入力されると、比較器１０３は、正常にハイレベルを出力端子ＯＵＴに出力することができる。【００１８】
図５は、入力電流Ｉｓがローレベルのときの図１の復調回路の動作を説明するための回路図である。入力端子ＩＮには、ローレベル電流ＩｓＬが流れる。ローレベル電流ＩｓＬは、ＩｓＨ−Ｉｂより十分小さい電流である。この場合、入力電圧Ｖｉは、ピーク電圧Ｖｐよりも十分に低くなり、ダイオード１０２はオフになり電流が流れない。なお、ピーク電圧Ｖｐは、容量１０５により、ハイレベル電流ＩｓＨが流れたときのピーク電圧を維持している。入力電圧Ｖｉがピーク電圧Ｖｐより十分に低いので、比較器１０３は正常にローレベルを出力端子ＯＵＴに出力することができる。以下、図６を参照しながら、入力電圧Ｖｉがピーク電圧Ｖｐよりも十分に低くなる理由を説明する。【００１９】
図６は、トランジスタ１０１のドレイン−ソース間電圧Ｖｄｓとドレイン−ソース間電流Ｉｄｓの関係を示す特性図である。横軸がトランジスタ１０１のドレイン−ソース間電圧Ｖｄｓ［Ｖ］を示し、縦軸がトランジスタ１０１のドレイン−ソース間電流Ｉｄｓ［μＡ］を示す。トランジスタ１０１の飽和領域では、電流Ｉｄｓの変化が小さくても、電圧Ｖｄｓの変化が大きくなる特性を有する。この特性を利用すると、ローレベル電流ＩｓＬが流れるときは、ハイレベル電流ＩｓＨが流れるときに比べ、入力電圧Ｖｉが十分に低くなる。これにより、比較器１０３は、入力電流Ｉｓのレベルに応じて、正常にハイレベル又はローレベルを出力することができる。すなわち、入力電流Ｉｓの変調比が小さい場合であっても、正常な復調を行うことができる。入力電流Ｉｓの変調比は、振幅／ハイレベル電流で表される。【００２０】
図７〜図１０は、ハイレベル電流ＩｓＨが１００μＡ、バイアス電流Ｉｂが１０μＡであるときの図１の復調回路の入力電圧Ｖｉのシミュレーション結果を示す図である。ハイレベル電流ＩｓＨが１００μＡであるとき、ピーク電圧Ｖｐは約１Ｖになる。【００２１】
図７はローレベル電流ＩｓＬがＩｓＨ−０．５×Ｉｂ（＝９５μＡ）、図８はローレベル電流ＩｓＬがＩｓＨ−Ｉｂ（＝９０μＡ）、図９はローレベル電流ＩｓＬがＩｓＨ−１．５×Ｉｂ（＝８５μＡ）、図１０はローレベル電流ＩｓＬがＩｓＨ−２×Ｉｂ（＝８０μＡ）のときのシミュレーション結果を示す。【００２２】
図８のように９０μＡのローレベル電流ＩｓＬがトランジスタ１０１に流れると、図６に示すように、トランジスタ１０１のドレイン−ソース間電圧Ｖｄｓは約１．３３Ｖになり、比較的高い値になる。それに対し、図１０のように８０μＡのローレベル電流ＩｓＬがトランジスタ１０１に流れると、図６に示すように、トランジスタ１０１のドレイン−ソース間電圧Ｖｄｓは約０．１７Ｖになり、十分に低い値になる。このように、トランジスタ１０１に流れる電流Ｉｄｓが１０μＡ変化するだけで、ドレイン−ソース間電圧Ｖｄｓは約１．１６（＝１．３３−０．１７）Ｖと大きく変化する。【００２３】
図７及び図８の状態では、入力電圧Ｖｉの振幅が小さく、入力電圧Ｖｉが常にピーク電圧Ｖｐより高くなってしまい、正常は復調を行うことができない。これに対し、図９及び１０の状態では、入力電圧Ｖｉの振幅が大きく、入力電圧Ｖｉがハイレベルのときにはピーク電圧Ｖｐより十分に高く、入力電圧Ｖｉがローレベルのときにはピーク電圧Ｖｐより十分に低く、正常な復調を行うことができる。【００２４】
この結果から分かる通り、入力電流Ｉｓの振幅がバイアス電流Ｉｂ（＝１０μＡ）より大きい場合（図９及び図１０）には正常に復調することができ、バイアス電流Ｉｂは閾値としての役割を果たす。ＡＳＫ変調はハイレベル電流ＩｓＨとローレベル電流ＩｓＬの比がある程度決まっているが、ハイレベル電流ＩｓＨの絶対値はリーダライタの出力パワーや、リーダライタとタグとの距離によって変わるため、バイアス電流Ｉｂはハイレベル電流ＩｓＨに対して比例しているとよい。このため、バイアス電流Ｉｂの電流源１０４は、図１１に示すように、カレントミラーで構成することにより、ハイレベル電流ＩｓＨが変化しても常に最適なバイアス電流Ｉｂを得ることができる。【００２５】
図１１は、図１の復調回路のより具体的な構成例を示す回路図である。図１の電流源１０４は、図１１のｎチャネルＭＯＳ電界効果トランジスタ１１０１で構成することができる。トランジスタ１１０１は、ゲート及びドレインがトランジスタ１０１のゲートに接続され、ソースが基準電位に接続される。トランジスタ１１０１は、トランジスタ１０１との間でカレントミラーを構成し、バイアス電流Ｉｂを流すことができる。これにより、トランジスタ１１０１は、トランジスタ１０１の電流に比例した電流を流すことができる。例えば、トランジスタ１０１及び１１０１のサイズ比を９：１にすると、トランジスタ１０１にはＩｓＨ−Ｉｂ＝９０μＡ、トランジスタ１１０１にはＩｂ＝１０μＡの電流を流すことができる。この時、ハイレベル電流ＩｓＨは１００μＡである。【００２６】
（第２の実施形態）
図１２は、図１の復調回路において入力電流Ｉｓのローレベル状態が長期間Ｔ１続いた場合の入力電圧Ｖｉ及びピーク電圧Ｖｐを示すタイミングチャートである。入力電流Ｉｓのローレベル状態が長く続くような場合、容量１０５に蓄積された電荷が電流源１０４を介して放電し、電圧Ｖｐが徐々に下がっていく。ただし、図１２では分からないくらいわずかに下がる。すると、トランジスタ１０１に流れる電流が小さくなり、電圧Ｖｉが高くなっていく。やがて、電圧Ｖｉが電圧Ｖｐより高くなると、入力電流Ｉｓがローレベルであるにもかかわらず、比較器１０３は誤ってハイレベルを出力してしまう。ローレベル時間Ｔ１が長い場合には、正常な復調を行うことができない。入力電流Ｉｓのビットレートの低さに応じて、容量１０５の容量値も大きくすればよいが、ＩＣ（集積回路）内に容量を入れ込む場合には容量値を大きくするために面積を大きくすると、コストが高くなる問題があり、限界がある。本発明の第２の実施形態では、入力電流Ｉｓのローレベル期間Ｔ１が長くなる場合でも正常に復調することができる復調回路を提供する。【００２７】
図１３は、本発明の第２の実施形態による復調回路の構成例を示す回路図である。本実施形態（図１３）は、第１の実施形態（図１１）に対して、スイッチ１３０１を追加したものである。ここで、入力端子ＩＮの電圧をＶｉ１とし、トランジスタ１０１のゲート電圧をＶｐ１とする。スイッチ１３０１は、トランジスタ１０１のゲート及び電流源のトランジスタ１１０１のドレイン間に接続され、比較器１０３の出力電圧（比較結果）に応じて、電流源のトランジスタ１１０１に流れる電流を遮断する。スイッチ１３０１は、比較器１０３の出力電圧がハイレベルのときには閉じ、比較器１０３の出力電圧がローレベルのときには開く。【００２８】
図１２に、図１３の復調回路の入力電圧Ｖｉ１及びゲート電圧Ｖｐ１を示す。比較器１０３の出力電圧がハイレベルのときには、スイッチ１３０１が閉じるので、図１３は図１１と同じ回路構成になる。これに対し、比較器１０３の出力電圧がローレベルのときには、スイッチ１３０１が開き、電流源のトランジスタ１１０１が容量１０５から切り離され、電流源のトランジスタ１１０１にはバイアス電流Ｉｂが流れない。その結果、容量１０５に蓄積されている電荷は放電せず、容量１０５はピーク電圧Ｖｐ１を維持することができる。その結果、入力電流Ｉｓのローレベル期間Ｔ１でも、入力電圧Ｖｉ１は高くならずにローレベルを維持することができる。その結果、入力電流Ｉｓのローレベル期間Ｔ１が長くなった場合にも、入力電圧Ｖｉ１はローレベルを維持し、正常な復調を行うことができる。入力電流Ｉｓのローレベル状態では、スイッチ１３０１を開くことにより、容量１０５の容量値が小さい場合でも、容量１０５は長い間ピーク電圧Ｖｐを保持することができる。【００２９】
（第３の実施形態）
図１４は、図１３の復調回路において入力電流Ｉｓとしてノイズの異常信号１４０１が入力された場合の入力電圧Ｖｉ１及びピーク電圧Ｖｐ１を示すタイミングチャートである。容量１０５及びダイオード１０２は、ピーク電圧検出回路を構成し、ピーク電圧Ｖｐを検出して保持する。入力電流Ｉｓとして大電流の異常信号１４０１が入力されると、ピーク電圧Ｖｐ１は高くなり、容量１０５は高くなったピーク電圧Ｖｐ１を保持する。その結果、トランジスタ１０１は大きな電流を流し、入力電圧Ｖｉ１が低くなる。入力電圧Ｖｉ１が低くなると、スイッチ１３０１が開き、電流源のトランジスタ１１０１にバイアス電流Ｉｂが流れない。そのため、容量１０５は、高いピーク電圧Ｖｐ１を維持し続ける。入力電流Ｉｓが通常のハイレベル又はローレベル信号に戻っても、入力電圧Ｖｉ１が低くなってしまっているので、常に出力端子ＯＵＴがローレベルになり、デッドロック状態に陥る。すなわち、スイッチ１３０１により電流源のトランジスタ１１０１が切断され、容量１０５のリークパスがなくなり、デッドロック状態に陥る。本発明の第３の実施形態は、このようなデッドロック状態を回避するための復調回路を提供する。【００３０】
図１５は、本発明の第３の実施形態による復調回路の構成例を示す回路図である。本実施形態（図１５）は、第２の実施形態（図１３）に対して、異常検知器１５０１及びスイッチ１５０４を追加したものである。ここで、入力端子ＩＮの電圧をＶｉ２とし、トランジスタ１０１のゲート電圧をＶｐ２とする。【００３１】
図１４に、図１５の復調回路の入力電圧Ｖｉ２及びゲート電圧Ｖｐ２を示す。異常検知器１５０１は、比較器１０３の出力電圧がローレベルである時間（入力電圧Ｖｉ２がピーク電圧Ｖｐ２より低い時間）が閾値より長いときには、スイッチ１５０４を閉じ、トランジスタ１０１のゲートを基準電位に接続し、トランジスタ１０１のゲート電圧Ｖｐ２を低下させる。逆に、異常検知器１５０１は、比較器１０３の出力電圧がローレベルである時間（入力電圧Ｖｉ２がピーク電圧Ｖｐ２より低い時間）が閾値より短いときには、スイッチ１５０４を開き、図１３と同じ回路構成にする。【００３２】
異常検知器１５０１は、タイマ１５０２及び比較回路１５０３を有する。タイマ１５０２は、電流源１５１１、ｐチャネルＭＯＳ電界効果トランジスタ１５１２、ｎチャネル電界効果トランジスタ１５１３及び容量１５１４を有し、入力電圧Ｖｉ２がトランジスタ１０１のゲート電圧Ｖｐより低い時間に応じた電圧Ｖ１を出力する。比較器１０３の出力電圧がハイレベルであるときには、トランジスタ１５１２がオフし、トランジスタ１５１３がオンし、タイマ１５０２の出力電圧Ｖ１はローレベルになる。比較器１０３の出力電圧がローレベルになると、トランジスタ１５１２がオンし、トランジスタ１５１３がオフする。その結果、容量１５１４が充電され、出力電圧Ｖ１が徐々に高くなっていく。すなわち、タイマ１５０２は、比較器１０３の出力電圧がローレベルになってからの時間に応じた電圧Ｖ１を出力する。【００３３】
比較回路１５０３は、比較器１５１５及び電源１５１６を有する。電源１５１６は、閾値電圧Ｖ２を生成する。比較器１５１５は、電圧Ｖ１及び閾値電圧Ｖ２を比較し、電圧Ｖ１が閾値電圧Ｖ２より低いときには、ローレベルの電圧Ｖ３を出力する。出力電圧Ｖ３がローレベルであるときには、スイッチ１５０４は開き、図１３と同じ回路構成になる。それに対し、電圧Ｖ１が閾値電圧Ｖ２より高いときには、比較器１５１５はハイレベルの電圧Ｖ３を出力する。出力電圧Ｖ３がハイレベルであるときには、スイッチ１５０４は閉じ、トランジスタ１０１のゲートは基準電位に接続される。スイッチ１５０４は、比較回路１５０３の出力電圧（比較結果）Ｖ３に応じて、トランジスタ１０１のゲートを基準電位に接続する。すると、トランジスタ１０１のゲート電圧Ｖｐ２は低くなり、入力電圧Ｖｉ２が高くなる。やがて、入力電圧Ｖｉ２がゲート電圧Ｖｐ２より高くなり、比較器１０３はハイレベルを出力する。すると、トランジスタ１５１２がオフし、トランジスタ１５１３がオンし、電圧Ｖ１がローレベルになり、電圧Ｖ３もローレベルになる。すると、スイッチ１５０４が開き、図１３の回路と同じ動作を行い、正常な復調動作に復帰することができる。【００３４】
以上のように、本実施形態によれば、比較器１０３の出力電圧がローレベルである状態が異常に長く続いた場合は、ゲート電圧Ｖｐ２を基準電位に接続し、強制リセットさせることにより、デッドロック状態から抜け出すことができる。【００３５】
（第４の実施形態）
図１６は、本発明の第４の実施形態による復調回路の構成例を示す回路図である。本実施形態（図１６）は、第１の実施形態（図２）に対して、リーク電流源１６０１を追加したものである。なお、バイアス電流源１０４は、入力端子ＩＮ及び基準電位間に接続され、トランジスタ１０１のゲート電圧に応じて電流の大きさが制御される。リーク電流源１６０１は、トランジスタ１０１のゲート及び基準電位間に接続される。本実施形態では、閾値を決めるバイアス電流Ｉｂの電流源１０４とは別に、リーク電流源１６０１を設ける。リーク電流源１６０１は、バイアス電流源１０４に比べ、２桁又は３桁小さい電流を流すための電流源である。【００３６】
第１〜第３の実施形態では、バイアス電流源１０４は、容量１０５と並列に接続されていたため、容量１０５に蓄積されている電荷を放電させ、トランジスタ１０１のゲート電圧を低くする原因になっていた。本実施形態では、バイアス電流源１０４を入力端子ＩＮ及び基準電位間に接続することにより、容量１０５の放電を防止し、トランジスタ１０１のゲート電圧の低下を防止することができる。ただし、容量１０５のリーク電流を流すためのリークパスは必要であるので、リーク電流源１６０１を設ける。リーク電流源１６０１は、流す電流が極めて小さいので、トランジスタ１０１のゲート電圧低下を防止することができる。【００３７】
入力電流Ｉｓのハイレベル値が小さくなった場合、入力端子ＩＮの電圧が低くなる。これに合わせて、バイアス電流源１０４のバイアス電流Ｉｂを小さくすることができる。少なくとも、トランジスタ１０１のゲート電圧よりも入力端子ＩＮの電圧が高い場合では、バイアス電流源１０４のバイアス電流Ｉｂをほとんど０にする。この動作により、入力電流Ｉｓの減少がバイアス電流Ｉｂより小さい場合、入力端子ＩＮの電圧は下がるものの、トランジスタ１０１のゲート電圧より高い電圧に保たれる。逆に、入力電流Ｉｓの減少がバイアス電流Ｉｂより大きいと、入力端子ＩＮの電圧はトランジスタ１０１のゲート電圧より低くなる。本実施形態によれば、入力電流Ｉｓの大きさに応じて、バイアス電流Ｉｂの大きさを変えるので、入力電流Ｉｓが小さくなった場合にも、正常に復調することができる。【００３８】
図１７は、図１６の復調回路のより具体的な構成例を示す回路図である。ｎチャネルＭＯＳ電界効果トランジスタ１１０１は、図１６のバイアス電流源１０４に対応し、ゲートがトランジスタ１０１のゲートに接続され、ドレインがトランジスタ（負荷）１７０１及び１７０２を介して入力端子ＩＮに接続され、ソースが基準電位に接続される。ｎチャネルＭＯＳ電界トランジスタ１７０１は、ゲート及びドレインが入力端子ＩＮに接続され、ソースがｎチャネルＭＯＳ電界効果トランジスタ１７０２のゲート及びドレインに接続される。トランジスタ１７０２のソースは、トランジスタ１１０１のドレインに接続される。トランジスタ１７０１及び１７０２は、ダイオード負荷であり、それぞれ例えば閾値電圧０．６Ｖの電圧降下を生じ、両者を合わせて１．２Ｖの電圧降下を生じる。【００３９】
以上のように、第１〜第４の実施形態の復調回路は、トランジスタ、ダイオード、容量及びバイアス電流源を有する。ハイレベル入力電流ＩｓＨから閾値電流Ｉｂを引いた電流がトランジスタ１０１に流れるように、トランジスタ１０１のゲート電圧Ｖｐがバランスされる。容量１０５は、そのトランジスタ１０１のゲート電圧を記憶する。ハイレベル入力電流ＩｓＨが流れるときのトランジスタ１０１のドレイン電圧Ｖｉがリファレンス電圧Ｖｐよりも高い電圧に設計される。ローレベル入力電流ＩｓＬは、ハイレベル入力電流ＩｓＬから閾値電流Ｉｂを引いた電流値よりも小さい。ローレベル入力電流ＩｓＬが流れるときのトランジスタ１０１のドレイン電圧Ｖｉは、リファレンス電圧Ｖｐよりも低い電圧に設計される。なお、上記の電界効果トランジスタの代わりに、バイポーラトランジスタを用いてもよい。【００４０】
次に、第１〜第４の実施形態の効果を説明する。ハイレベル入力電流ＩｓＨを１（相対値）とし、ローレベル入力電流ＩｓＬを０．８（相対値）とし、ノイズを０．０１（相対値）と仮定し、図１９の復調回路と第１〜第４の実施形態の復調回路とを比較する。【００４１】
図１９の復調回路では、閾値電流Ｉｔは、０．９（相対値）であるときが最適値である。ノイズにより許容される閾値電流Ｉｔのバラツキは、０．８１〜０．９９（相対値）であり、最適値からは±１０％である。閾値電流Ｉｔのバラツキは、０を基準とするため、最適値から±１０％の小さな値しか許されない。【００４２】
これに対し、第１〜第４の実施形態では、閾値であるバイアス電流Ｉｂの最適値は、０．１（相対値）である。例えば、ハイレベル入力電流ＩｓＨが１００μＡ、ローレベル入力電流ＩｓＬが８０μＡ、バイアス電流Ｉｂが１０μＡである。ノイズにより許容される閾値電流Ｉｂのバラツキは、０．０１〜０．１９（相対値）であり、最適値からは±９０％である。閾値電流Ｉｂのバラツキは、ハイレベル入力電流ＩｓＨを基準とするため、最適値から±９０％の大きな値が許される。第１〜第４の実施形態の復調回路は、図１９の復調回路に比べ、９倍のバラツキを許容でき、歩留りを向上させることができる。【００４３】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】
【００４４】
ノイズに強く、高精度の復調を行うことができ、復調回路の歩留りを向上させることができる。
【図１】
2008111183.tif 000003
【図２】
2008111183.tif 000004
【図３】
2008111183.tif 000005
【図４】
2008111183.tif 000006
【図５】
2008111183.tif 000007
【図６】
2008111183.tif 000008
【図７】
2008111183.tif 000009
【図８】
2008111183.tif 000010
【図９】
2008111183.tif 000011
【図１０】
2008111183.tif 000012
【図１１】
2008111183.tif 000013
【図１２】
2008111183.tif 000014
【図１３】
2008111183.tif 000015
【図１４】
2008111183.tif 000016
【図１５】
2008111183.tif 000017
【図１６】
2008111183.tif 000018
【図１７】
2008111183.tif 000019
【図１８】
2008111183.tif 000020
【図１９】
2008111183.tif 000021
【図２０】
2008111183.tif 000022
【手続補正書】
【提出日】平成21年7月6日(2009.7.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電流振幅変調された信号を入力する入力端子と、
前記入力端子に接続される第１のトランジスタと、
前記第１のトランジスタの制御端子に接続される容量と、
前記入力端子及び前記第１のトランジスタの制御端子間に接続されるダイオードと、
前記入力端子の電流を流すための第１の電流源と
を有することを特徴とする復調回路。
【請求項２】
さらに、前記入力端子の電圧及び前記第１のトランジスタの制御端子の電圧を比較するための第１の比較器を有することを特徴とする請求項１記載の復調回路。
【請求項３】
前記第１の電流源は、前記第１のトランジスタの制御端子に接続されることを特徴とする請求項１記載の復調回路。
【請求項４】
さらに、前記第１の比較器の比較結果に応じて前記第１の電流源に流れる電流を遮断するためのスイッチを有することを特徴とする請求項２記載の復調回路。
【請求項５】
さらに、前記入力端子の電圧が前記第１のトランジスタの制御端子の電圧より低い時間が閾値より長いときには、前記第１のトランジスタの制御端子の電圧を低下させる異常検知器を有することを特徴とする請求項２記載の復調回路。
【請求項６】
前記異常検知器は、
前記入力端子の電圧が前記第１のトランジスタの制御端子の電圧より低い時間に応じた電圧を出力するタイマと、
前記タイマが出力する電圧及び閾値を比較する第２の比較器と、
前記第２の比較器の比較結果に応じて、前記第１のトランジスタの制御端子を基準電位に接続するスイッチと
を有することを特徴とする請求項５記載の復調回路。
【請求項７】
さらに、前記第１のトランジスタの制御端子に接続される第２の電流源を有し、
前記第１の電流源は、前記入力端子に接続されることを特徴とする請求項１記載の復調回路。
【請求項８】
前記第１の電流源は、前記第１のトランジスタの制御端子の電圧に応じて電流の大きさが制御されることを特徴とする請求項７記載の復調回路。
【請求項９】
前記第１の電流源は、ゲートが前記第１のトランジスタの制御端子に接続され、ドレインが前記入力端子に接続される電界効果トランジスタで構成されることを特徴とする請求項７記載の復調回路。
【請求項１０】
前記電界効果トランジスタのドレインは、負荷を介して前記入力端子に接続されることを特徴とする請求項９記載の復調回路。
【国際調査報告】
2008111183.tif 000023
2008111183.tif 000024