(57)【要約】処理基板のチャージアップに起因した異常放電の発生を抑制しつつ、薄膜形成速度の大幅な増加を防止し、大面積の処理基板に対して良好に薄膜形成できるスパッタリング方法を提供する。スパッタ室１２内で処理基板Ｓに対向させかつ所定の間隔を置いて並設した複数枚のターゲット４１ａ乃至４１ｈのうち、それぞれ対をなすターゲットに所定の周波数で交互に極性をかえて電力投入し、各ターゲットをアノード電極、カソード電極に交互に切替え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成して各ターゲットをスパッタリングする。スパッタリング中、各ターゲットへの投入電力を間欠減少させる。
2009025306.tif 000002
【特許請求の範囲】
【請求項１】
スパッタ室内にプロセスガスを導入しつつ、スパッタ室内で処理基板に対向させかつ所定の間隔を置いて並設した複数枚のターゲットのうちそれぞれ対をなすターゲットに所定の周波数で交互に極性をかえて電力投入し、各ターゲットをアノード電極、カソード電極に交互に切替え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成して各ターゲットをスパッタリングし、処理基板表面に所定の薄膜を形成するスパッタリング方法において、スパッタリング中、各ターゲットへの投入電力を所定の間隔で減少させることを特徴とするスパッタリング方法。
【請求項２】
前記減少を、並設した全てのターゲットに対して一定の周期で同時に行うことを特徴とする請求項１記載のスパッタリング方法。
【請求項３】
前記減少時の投入電力を、通常電力投入時の５〜５０％の範囲とすることを特徴とする請求項１または請求項２記載のスパッタリング方法。
【請求項４】
前記通常電力投入時のスパッタ時間に対する前記投入電力減少時のスパッタ時間の比を２以下に設定することを特徴とする請求項１乃至請求項３のいずれか１項に記載のスパッタリング方法。
【請求項５】
前記投入電力減少時のスパッタ時間を０．５秒以上とすることを特徴とする請求項４記載のスパッタリング方法。
【請求項６】
前記ターゲットとしてインジウム及び錫の酸化物ターゲットまたはインジウム及び錫の合金ターゲットを用い、処理室内に導入するプロセスガスとしてＨ２ＯガスまたはＨ２Ｏガス及びＯ２ガスを含み、処理基板表面に、インジウム、錫及び酸素から構成される透明導電膜を形成することを特徴とする請求項１乃至請求項５のいずれか１項に記載のスパッタリング方法。
【請求項７】
前記ターゲットとしてインジウム及び亜鉛の酸化物ターゲットまたはインジウム及び亜鉛の合金ターゲットを用い、処理室内に導入するプロセスガスとしてＯ２ガスを含み、処理基板表面に、インジウム、亜鉛及び酸素から構成される透明導電膜を形成することを特徴とする請求項１乃至請求項５のいずれか１項に記載のスパッタリング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、処理基板表面に所定の薄膜を形成するためのスパッタリング方法に関し、特に、交流電源を用いたものに関する。
【背景技術】
【０００２】
ガラスやシリコンウェハなどの処理基板表面に所定の薄膜を形成する方法の一つとしてスパッタリング（以下、「スパッタ」という）法がある。このスパッタ法は、プラズマ雰囲気中のイオンを、処理基板表面に成膜しようする薄膜の組成に応じて所定形状に作製したターゲットに向けて加速させて衝撃させ、スパッタ粒子（ターゲット原子）を飛散させ、処理基板表面に付着、堆積させて所定の薄膜を形成するものであり、近年では、フラットパネルディスプレイ（ＦＰＤ）の製造工程において、面積の大きい処理基板に対し、ＩＴＯなどの薄膜を形成することに利用されている。
【０００３】
大面積の処理基板に対して一定の膜厚で効率よく薄膜形成するものとして次のようなスパッタ装置が知られている。即ち、このスパッタ装置は、真空チャンバ内で処理基板に対向させて等間隔で並設した複数枚の同形状のターゲットと、並設したターゲットのうち、それぞれ対をなすターゲットに所定の周波数で交互に極性をかえて交流電圧を印加する交流電源とを有する。そして、真空中で所定のスパッタガスを導入しつつ、交流電源を介して対をなすターゲットに電力投入し、各ターゲットをアノード電極、カソード電極に交互に切替え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成し、各ターゲットをスパッタリングする（例えば、特許文献１）。
【特許文献１】特開２００５−２９０５５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記交流電源を用いたスパッタ装置では、スパッタ中、ターゲット表面に滞留したチャージアップ電荷が、反対の位相電圧が印加されたときに打ち消される。このため、酸化物等のターゲットを用いる場合であっても、ターゲットのチャージアップに起因した異常放電（アーク放電）の発生は抑制される。他方で、スパッタ室内で電位的に絶縁またはフローティング状態の処理基板もまたチャージアップするが、通常、処理基板表面のチャージアップ電荷は、例えばスパッタ粒子や電離したスパッタガスイオンによって中和されて消失していく。
【０００５】
ところが、スパッタ速度を高めるために、ターゲットへの投入電力を大きくしたり、ターゲット表面の磁場強度を強くしてターゲット表面付近のプラズマ密度を上げたりした場合、単位時間当たりの処理基板表面へのチャージアップ電荷が増加して、処理基板表面に滞留し易くなる。また、例えばＦＰＤ製造工程において電極を構成する金属膜や絶縁膜が形成された処理基板表面にＩＴＯなどの透明導電膜を形成する場合、処理基板表面の絶縁膜にチャージアップ電荷が滞留し易くなる。
【０００６】
処理基板（または処理基板表面に形成した絶縁膜）にチャージアップ電荷が滞留すると、例えば、処理基板とこの処理基板の周辺部に配置されたアース接地のマスクプレートとの隣接部において、電位差によりマスクプレートにチャージアップ電荷が瞬時に飛び移る場合があり、これに起因して異常放電（アーク放電）が発生する。異常放電が発生すると、処理基板表面の膜がダメージを受けて製品不良を生じたり、パーティクルが発生する等の問題が生じ、良好な薄膜形成が阻害される。
【０００７】
そこで、本発明の課題は、上記点に鑑み、処理基板のチャージアップに起因した異常放電の発生を抑制して、大面積の処理基板に対し良好な薄膜形成を可能とするスパッタリング方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、請求項１記載のスパッタリング方法は、スパッタ室内にプロセスガスを導入しつつ、スパッタ室内で処理基板に対向させかつ所定の間隔を置いて並設した複数枚のターゲットのうちそれぞれ対をなすターゲットに所定の周波数で交互に極性をかえて電力投入し、各ターゲットをアノード電極、カソード電極に交互に切替え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成して各ターゲットをスパッタリングし、処理基板表面に所定の薄膜を形成するスパッタリング方法において、スパッタリング中、各ターゲットへの投入電力を所定の間隔で減少させることを特徴とする。
【０００９】
本発明によれば、スパッタリング中、ターゲット前方で電離した電子やスパッタにより生じた二次電子が処理基板表面に移動してチャージアップ電荷が滞留しても、各ターゲットへの投入電力を所定の間隔でそれぞれ減少させるため、各ターゲットへの投入電力の減少状態では、処理基板に向かって移動する電離電子や二次電子の量が減少することと、処理基板（または処理基板表面に形成した絶縁膜）のチャージアップ電荷が、スパッタ粒子や電離したスパッタガスイオンによって中和される等で消失することとが相俟って、処理基板表面へのチャージアップ電荷の滞留が著しく抑制される。その結果、処理基板のチャージアップに伴う異常放電の発生が防止され、表面に絶縁膜が形成された処理基板に対しさらに別の薄膜を形成する場合でも、良好な薄膜形成が可能になる。なお、各ターゲットへの投入電力の減少状態においても、スパッタを継続して薄膜形成が行われているため、所定の膜厚で薄膜を形成するのに然程スパッタ時間が長くなるものではない。
【００１０】
また、前記減少を、並設した全てのターゲットに対して一定の周期で同時に行うようにすればよい。これにより、スパッタによる薄膜形成中に、投入電力を減少させて処理基板に向かう電離電子や二次電子の量が少なくなる状態を定期的につくることで、処理基板表面のチャージアップ電荷の滞留を確実に低減でき、異常放電の発生を確実に防止できる。  【００１１】
本発明においては、スパッタを継続して薄膜形成が行われる状態を維持しつつ、処理基板表面へのチャージアップ電荷の滞留を効率よく抑制するには、前記減少時の投入電力を、通常電力投入時の５〜５０％の範囲とすることが好ましい。
【００１２】
また、前記通常電力投入時のスパッタ時間に対する前記投入電力減少時のスパッタ時間の比を２以下に設定することが望ましい。上記比が２を超えると、スパッタ時間が長くなり過ぎる虞がある。
【００１３】
また、本発明においては、処理基板表面へのチャージアップ電荷の滞留を効率よく抑制するために、前記投入電力減少時のスパッタ時間を０．５秒以上とすればよい。
【００１４】
また、前記ターゲットとしてインジウム及び錫の酸化物ターゲットまたはインジウム及び錫の合金ターゲットを用い、処理室内に導入するプロセスガスとしてＨ２ＯガスまたはＨ２Ｏガス及びＯ２を含み、処理基板表面に、インジウム、錫及び酸素から構成される透明導電膜を形成するものであれば、例えばＦＰＤ製造工程において電極を構成する金属膜や絶縁膜が形成された処理基板表面にＩＴＯなどの透明導電膜を形成する場合でも、絶縁膜のチャージアップに起因した異常放電の発生が抑制されることで、製品歩留まりを向上できる。また、各ターゲットへの投入電力の間欠減少時に、処理室に導入したＨ２Ｏガス（反応性ガス）が、局所的に消費されることなく処理基板表面全体に亘って供給されることで、透明導電膜が局所的に微結晶化することが防止され、より安定して非晶質な透明導電膜が得られる。
【００１５】
さらに、前記ターゲットとしてインジウム及び亜鉛の酸化物ターゲットまたはインジウム及び亜鉛の合金ターゲットを用い、処理室内に導入するプロセスガスとしてＯ２ガスを含み、処理基板表面に、インジウム、亜鉛及び酸素から構成される透明導電膜を形成するようにしてもよい。
【発明の効果】
【００１６】
以上説明したように、本発明のスパッタリング方法では、交流電源を用いたスパッタリングにより大面積の処理基板に対して薄膜形成する場合に、処理基板のチャージアップに起因した異常放電の発生が抑制され、良好な薄膜形成が可能になるという効果を奏する。
【発明を実施するための最良の形態】
【００１７】
図１を参照して、１は、本発明のマグネトロン方式のスパッタリング（以下、「スパッタ」という）装置である。スパッタ装置１は、例えばインライン式のものであり、ロータリーポンプ、ターボ分子ポンプなどの真空排気手段（図示せず）を介して所定の真空圧（例えば、１０−５Ｐａ）に保持できる真空チャンバ１１を有し、スパッタ室（処理室）１２を構成する。真空チャンバ１１の上部には基板搬送手段２が設けられている。この基板搬送手段２は、公知の構造を有し、例えば電位的にフローティング状態で処理基板Ｓを保持するキャリア２１を有し、図示しない駆動手段を間欠駆動させて後述するターゲットに対向した位置に処理基板Ｓを順次搬送できる。
【００１８】
また、スパッタ室１２には、ターゲットに対向した位置に搬送されてきた処理基板Ｓに対し薄膜形成する際に、キャリア２１の表面などにスパッタ粒子が付着することを防止するため、基板搬送手段２とターゲットとの間に、処理基板Ｓが臨む開口１３ａが形成されたアース接地のマスクプレート１３が取付けられている。真空チャンバ１１にはまた、プロセスガスをスパッタ室１２内に導入するガス導入手段３が設けられている。
【００１９】
ガス導入手段３は、例えば真空チャンバ１１の側壁に一端が取付けられたガス管３１を有し、ガス管３１の他端は、マスフローコントローラ３２を介してガス源３３に連通している。プロセスガスとしては、Ａｒ等の希ガスからなるスパッタガスと、反応性スパッタにより所定の薄膜を形成する場合に処理基板Ｓ表面に形成しようとする薄膜の組成に応じて適宜選択されるＯ２、Ｎ２やＨ２Ｏなどの反応性ガスとを含む。さらに、真空チャンバ１１の下側にはカソード電極Ｃが配置されている。  
【００２０】
カソード電極Ｃは、大面積の処理基板Ｓに対し効率よく薄膜形成ができるように、処理基板Ｓに対向させて等間隔で配置した複数枚（本実施の形態では８枚）のターゲット４１ａ乃至４１ｈを有する。各ターゲット４１ａ乃至４１ｈは、Ａｌ、Ｔｉ、Ｍｏ、インジウム及び錫の酸化物（ＩＴＯ）やインジウム及び錫の合金など、処理基板Ｓ表面に形成しようとする薄膜の組成に応じて公知の方法で作製され、例えば略直方体（上面視において長方形）など同形状に形成されている。各ターゲット４１ａ乃至４１ｈは、スパッタ中、ターゲット４１ａ乃至４１ｈを冷却するバッキングプレート４２に、インジウムやスズなどのボンディング材を介して接合されている。各ターゲット４１ａ乃至４１ｈは、未使用時のスパッタ面４１１が処理基板Ｓに平行な同一平面上に位置するように、絶縁部材を介してカソード電極Ｃのフレーム（図示せず）に取付けられ、並設したターゲット４１ａ乃至４１ｈの周囲には、アース接地のシールド４３が設けられている。
【００２１】
また、カソード電極Ｃは、ターゲット４１ａ乃至４１ｈの後方（スパッタ面４１１と背向する側）にそれぞれ位置させて磁石組立体５を有する。同一構造の各磁石組立体５は、各ターゲット４１ａ乃至４１ｈに平行に設けられた支持板（ヨーク）５１を有する。ターゲット４１ａ乃至４１ｈが正面視で長方形であるとき、支持板５１は、各ターゲット４１ａ乃至４１ｈの横幅より小さく、ターゲット４１ａ乃至４１ｈの長手方向に沿ってその両側に延出するように形成した長方形の平板から構成され、磁石の吸着力を増幅する磁性材料製である。支持板５１上には、その中央部で長手方向に沿って線状に配置した中央磁石５２と、中央磁石５２の周囲を囲うように支持板５１の外周に沿って配置した周辺磁石５３とがスパッタ面４１１側の極性を変えて設けられている。
【００２２】
中央磁石５２の同磁化に換算したときの体積は、例えば周辺磁石５３の同磁化に換算したときの体積の和（周辺磁石：中心磁石：周辺磁石＝１：２：１）に等しくなるように設計され、各ターゲット４１ａ乃至４１ｈのスパッタ面４１１の前方に、釣り合った閉ループのトンネル状の磁束がそれぞれ形成される。これにより、各ターゲット４１ａ乃至４１ｈの前方（スパッタ面４１１）側で電離した電子及びスパッタリングによって生じた二次電子を捕捉することで、各ターゲット４１ａ乃至４１ｈ前方での電子密度を高くしてプラズマ密度が高まり、スパッタレートを高くできる。各磁石組立体５は、モータやエアーシリンダなどから構成される駆動手段Ｄの駆動軸Ｄ１にそれぞれ連結され、ターゲット４１ａ乃至４１ｈの並設方向に沿った２箇所の位置の間で平行かつ等速で一体に往復動できる。これにより、スパッタレートが高くなる領域をかえて各ターゲット４１ａ乃至４１ｈの全面に亘って均等に侵食領域が得られる。
【００２３】
各ターゲット４１ａ乃至４１ｈは、隣り合う２枚で一対のターゲット（４１ａと４１ｂ、４１ｃと４１ｄ、４１ｅと４１ｆ、４１ｇと４１ｈ）を構成し、一対のターゲット毎に割当てて交流電源Ｅ１乃至Ｅ４が設けられ、交流電源Ｅ１乃至Ｅ４からの出力ケーブルＫ１、Ｋ２が一対のターゲット４１ａ、４１ｂ（４１ｃ及び４１ｄ、４１ｅ及び４１ｆ、４１ｇ及び４１ｈ）に接続されている（図２参照）。これにより、交流電源Ｅ１乃至Ｅ４によって、各一対のターゲット４１ａ乃至４１ｈに対し交互に極性をかえて交流電圧を印加できる。
【００２４】
交流電源Ｅ１乃至Ｅ４は、同一構造であり、電力の供給を可能とする電力供給部６と、所定の周波数で交互に極性をかえて交流電圧を、一対のターゲット４１ａ、４１ｂ（４１ｃ及び４１ｄ、４１ｅ及び４１ｆ、４１ｇ及び４１ｈ）に出力する発振部７とから構成される。各ターゲット４１ａ乃至４１ｈへの出力電圧の波形については、略正弦波であるが、これに限定されるものではなく、例えば略方形波でもよい。以下に、交流電源Ｅ１の構成について図２を参照して説明する。
【００２５】
電力供給部６は、その作動を制御する第１のＣＰＵ回路６１と、商用の交流電力（３相ＡＣ２００Ｖ又は４００V）が入力される入力部６２と、入力された交流電力を整流して直流電力に変換する６個のダイオード６３とを有し、直流電力ライン６４ａ、６４ｂを介して直流電力を発振部７に出力する。
【００２６】
また、電力供給部６には、直流電力ライン６４ａ、６４ｂ間に設けたスイッチングトランジスタ６５と、第１のＣＰＵ回路６１に通信自在に接続され、スイッチングトランジスタ６５の作動を制御して発振部７への出力電圧または出力電流を制御する第１のドライバー回路６６ａ及び第１のＰＭＷ制御回路６６ｂとが設けられ、その出力電圧または出力電流により一対のターゲット４１ａ、４１ｂ間の投入電力が決定される。この場合、電流検出センサ及び電圧検出トランスを有し、直流電力ライン６４ａ、６４ｂ間の電流、電圧を検出する検出回路６７ａ及びＡＤ変換回路６７ｂが設けられ、検出回路６７ａ及びＡＤ変換回路６７ｂを介してＣＰＵ回路６１に入力されるようになっている。
【００２７】
他方、発振部７には、第１のＣＰＵ回路６１に通信自在に接続された第２のＣＰＵ回路７１と、直流電力ライン６４ａ、６４ｂ間に設けた発振用スイッチ回路７２を構成する４個の第１乃至第４のスイッチングトランジスタ７２ａ、７２ｂ、７２ｃ、７２ｄと、第２のＣＰＵ回路７１に通信自在に接続され、各スイッチングトランジスタ７２ａ、７２ｂ、７２ｃ、７２ｄの作動を制御する第２のドライバー回路７３ａ及び第２のＰＭＷ制御回路７３ｂとが設けられている。
【００２８】
そして、第２のドライバー回路７３ａ及び第２のＰＭＷ制御回路７３ｂによって、例えば第１及び第４のスイッチングトランジスタ７２ａ、７２ｄと、第２及び第３のスイッチングトランジスタ７２ｂ、７２ｃとのオン、オフのタイミングが反転するように各スイッチングトランジスタ７２ａ、７２ｂ、７２ｃ、７２ｄの作動を制御すると、発振用スイッチ回路７２からの交流電力ライン７４ａ、７４ｂを介して正弦波の交流電力が出力できる。発振電圧、発振電流を検出する検出回路７５ａ及びＡＤ変換回路７５ｂが設けられ、検出回路７５ａ及びＡＤ変換回路７５ｂを介して第２のＣＰＵ回路７１に入力されるようになっている。
【００２９】
交流電力ライン７４ａ、７４ｂは、直列もしくは並列またはこれらを組合わせた共振用ＬＣ回路を経て公知の構造を有する出力トランス７６に接続され、出力トランス７６からの出力ケーブルＫ１、Ｋ２が一対のターゲット４１ａ、４１ｂにそれぞれ接続されている。この場合、電流検出センサ及び電圧検出トランスを有し、一対のターゲット４１ａ、４１ｂへの出力電圧、出力電流を検出する検出回路７７ａ及びＡＤ変換回路７７ｂが設けられ、検出回路７７ａ及びＡＤ変換回路７７ｂを介して第２のＣＰＵ回路７１に入力されるようになっている。これにより、スパッタリング中、交流電源Ｅ１乃至Ｅ４を介して一定の周波数で交互に極性をかえて一対のターゲット４１ａ、４１ｂに、任意に設定した一定の電力が投入できる。
【００３０】
なお、各交流電源Ｅ１乃至Ｅ４の第１のＣＰ回路６１は、相互に通信自在に接続されており、いずれか１個のＣＰＵ回路６１からの出力信号で、各交流電源Ｅ１乃至Ｅ４が同期して運転される。
【００３１】
処理基板Ｓ表面に所定の薄膜を形成する場合には、基板搬送手段２によって処理基板Ｓを各ターゲット４１ａ乃至４１ｈと対向した位置に搬送し、スパッタ室１２が所定の真空圧に到達した後、ガス導入手段３を介して所定のスパッタガス（及び反応性ガス）を導入する。次いで、交流電源Ｅ１乃至Ｅ４を作動させて、各一対のターゲット４１ａ乃至４１ｈに交流電圧を印加し、各ターゲット４１ａ乃至４１ｈをアノード電極、カソード電極に交互に切替え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成する。これにより、プラズマ雰囲気中のイオンがカソード電極となった一方のターゲット４１ａ乃至４１ｈに向けて加速されて衝撃し、スパッタ粒子が飛散されることで、処理基板Ｓ表面に薄膜が形成される。
【００３２】
ところで、上記のようにスパッタ装置１を構成すると、ターゲット４１ａ乃至４１ｈ表面に滞留したチャージアップ電荷は、反対の位相電圧が印加されたときに打ち消され、ターゲット４１ａ乃至４１ｈのチャージアップに起因した異常放電の発生は防止できる。他方で、フローティング状態の処理基板Ｓ表面もまたチャージアップすることから、特に、ＦＰＤ製造工程において電極を構成する金属膜や絶縁膜が形成された処理基板Ｓ表面にＩＴＯやＩＺＯなどの透明導電膜を形成する場合、この絶縁膜にチャージアップ電荷が滞留し易くなることから、処理基板Ｓのチャージアップに起因して異常放電が発生しないようにする必要がある。
【００３３】
本実施の形態では、スパッタ中、いずれかの１個の第１のＣＰＵ回路６１からの出力信号により、各交流電源Ｅ１乃至Ｅ４のＰＷＭ制御回路６６ｂによってスイッチングトランジスタ６５を制御して、スパッタ開始から一定の周期で各ターゲット４１ａ乃至４１ｈへの電力投入を同時に減少させることとした（図３参照）。ここで、同時の減少とは、全ターゲット４１ａ乃至４１ｈへの投入電力が一定時間減少されている状態があることをいい、投入電力の減少開始時期や再度の設定電圧での電力投入開始時期が、各交流電源Ｅ１乃至Ｅ４で互いに一致することが要求されるものではない（つまり、投入電力の減少開始時期や再度の設定電圧での電力投入開始時期が各交流電源Ｅ１乃至Ｅ４で不一致であってもよい）。
【００３４】
これにより、スパッタ中、ターゲット４１ａ乃至４１ｈ前方で電離した電子やスパッタリングによって生じた二次電子が供給されて処理基板Ｓがチャージアップしても、定期的な全ターゲット４１ａ乃至４１ｈへの投入電力減少状態では、処理基板Ｓに向かう電離電子や二次電子が減少することと、処理基板Ｓ表面のチャージアップ電荷が、例えばスパッタ粒子や電離したスパッタガスイオンによって中和されて消失することとが相俟って、処理基板Ｓ表面でのチャージアップ電荷の滞留が著しく抑制される。その結果、処理基板Ｓのチャージアップに伴う異常放電の発生が防止され、良好な薄膜形成が可能になる。
【００３５】
ここで、減少時の投入電力、投入電力を減少させている時間や周期（スパッタリング中における投入電力減少の回数）は、ターゲット種や処理基板Ｓの種類に応じて適宜設定されるが、ターゲット前方に発生させたプラズマを一旦消失させることがなく、他方で、処理基板表面へのチャージアップ電荷の滞留を効率よく抑制するために、投入電力の減少量を、通常電力投入時の５〜５０％の範囲とすることが好ましい。
【００３６】
他方、投入電量を減少させている時間は、０．５秒以上であって、好ましくは、２．０秒以下とすればよく、また、スパッタ中における投入電力の減少の周期は、１．５〜４．０秒に設定すればよい。この場合、前記通常電力投入時のスパッタ時間に対する前記投入電力減少時のスパッタ時間の比を２以下に設定することが望ましい。上記比が２を超えると、スパッタ時間が長くなり過ぎる虞がある。
【００３７】
ここで、ターゲット４１ａ乃至４１ｈとして、インジウム及び錫の酸化物を用い、電極を構成する金属膜や絶縁膜が形成された処理基板Ｓ表面に５００Åの膜厚でＩＴＯの透明導電膜を形成する場合を例に説明すれば、設定投入電力を２０〜３０ｋＷ、減少時の投入電力を２．５〜１０ｋＷ、投入電量を減少させている時間を、０．５〜１．５秒、及び周期を１．５〜３．５秒に設定されば、ターゲットの寿命まで処理基板Ｓでのアーク放電の発生を抑制して、良好な薄膜形成ができる。
【００３８】
ところで、ターゲット４１ａ乃至４１ｈとして、インジウム及び錫の酸化物ターゲットまたはインジウム及び錫の合金ターゲットを用い、反応性ガスとしてＨ２ＯガスまたはＨ２Ｏガス及びＯ２ガスを含む混合ガスを用い、反応性スパッタによりＩＴＯ膜を形成する際、スパッタ室１２に導入したＨ２Ｏガスが、局所的に消費されたのでは、処理基板表面に形成したＩＴＯ膜に微結晶化した箇所が局所的に発生する。ＩＴＯ膜に微結晶化した箇所が局所的に発生すると、導電性が低下するだけでなく、後工程でＩＴＯ膜をエッチングしたときに単位時間当たりのエッチング速度が処理基板面内で不均一になる場合があり、これでは、生産性が悪い。
【００３９】
この場合、各ターゲット４１ａ乃至４１ｈへの投入電力を間欠減少すれば、投入電力の減少時に、スパッタ室１２に導入したＨ２Ｏガスが処理基板Ｓ表面の全体に亘って供給され、その結果、透明導電膜が局所的に微結晶化することが防止され、より安定して非晶質な透明導電膜が得られると共に、後工程でＩＴＯ膜をエッチングする場合でも単位時間当たりのエッチング速度を処理基板面内で略均等にできる。他方、反応性ガスとしてＯ２ガスを含むガスを用い、ＩＺＯ膜を形成する場合にも、上記と同様の効果が得られる。
【００４０】
尚、本実施の形態では、８枚のターゲットを用い、隣り合うターゲット毎に交流電源を割当てて、電力投入するものについて説明したが、これに限定されるものではなく、ターゲットの枚数や対をなすターゲットの組合せは、薄膜形成プロセスに応じて適宜設定できる。
【実施例１】
【００４１】
本実施例１では、図１に示すスパッタリング装置を用い、スパッタによって処理基板ＳにＩＴＯ膜を形成した。この場合、ターゲット４１ａ乃至４１ｈとして、ＩＴＯを用い、処理基板Ｓとしてガラス基板を用い、ターゲット及び処理基板の間の距離を１５０ｍｍに設定した。スパッタ条件として、真空チャンバ１１内の圧力が０．７Ｐａに保持されるようにマスフローコントローラを制御してＡｒを導入し、交流電源Ｅ１乃至Ｅ４からターゲットへの投入電力を２５ｋＷに設定した。
【００４２】
そして、処理基板Ｓをターゲットと対向した位置に順次搬送し、各ガラス基板毎に５００Åの膜厚のＩＴＯ膜を得ることとした（スパッタ時間は、約１４秒）。投入電力を１秒毎に１秒間だけ投入電力を設定電圧の０〜１００％の範囲で１０％ずつ減少させ、ターゲットへの積算投入電力が３０ｋＷｈに達するまでスパッタした。
【００４３】
上記実施例１では、減少時のターゲットへの投入電力が設定投入電力の５０％より高いとき（１５ｋＷ以上）、上記膜厚のＩＴＯ膜を得るためのスパッタ時間は、４秒だけ長くなるに過ぎなかったが、積算投入電力が増えてくると、処理基板周辺でのアーク放電の発生が多くなり、場合によっては、アーク放電により良好な薄膜形成ができなかった。
【００４４】
それに対して、減少時のターゲットへの投入電力が１２．５ｋＷ（設定投入電力の５０％の電力）のとき、上記膜厚のＩＴＯ膜を得るためのスパッタ時間は、６秒だけ長くなるに過ぎず、積算投入電力が３０ｋＷｈに到達するまで、処理基板周辺でのアーク放電は殆ど発生せず、良好に薄膜形成できた。他方で、減少時のターゲットへの投入電力が１．２ｋＷ（設定投入電力の５％未満の電力）のとき、処理基板周辺でのアーク放電が殆ど発生しなかったが、スパッタ電源の制御が不安定になって、ＩＴＯ膜の厚さ制御ができなかった。
【実施例２】
【００４５】
本実施例２では、上記実施例１と同様、図１に示すスパッタリング装置を用い、同じスパッタ条件で、上記実施例スパッタによって処理基板ＳにＩＴＯ膜を形成した。但し、交流電源Ｅ１乃至Ｅ４からターゲットへの投入電力を２５ｋＷに設定すると共に、一定の時間（０．１〜４．０秒）毎に１秒間だけ投入電力を２０％（５Ｋｗ）まで減少させ、各ターゲットの積算投入電力が３０ｋＷｈに達するまでスパッタした。
【００４６】
上記実施例２では、上記時間が３．０秒以下のとき、処理基板周辺でのアーク放電が発生回数が多くなり、場合によっては、アーク放電により良好な薄膜形成ができなかった。それに対して、上記時間が０．５秒のとき、上記膜厚のＩＴＯ膜を得るためのスパッタ時間は、１６秒だけ長くなったが、積算投入電力が３０ｋＷｈに到達するまで、アーク放電が殆ど発生せず、良好に薄膜形成できた。他方で、上記時間が０．４秒のとき、上記膜厚のＩＴＯ膜を得るためのスパッタ時間が、２１秒長くなり、生産性を考慮すると、上記時間が０．５秒（全体のスパッタ時間が３０秒）より短くすることは望ましくない。
【実施例３】
【００４７】
本実施例３では、上記実施例１と同様、図１に示すスパッタリング装置を用い、同じスパッタ条件で、上記実施例スパッタによって処理基板ＳにＩＴＯ膜を形成した。但し、交流電源Ｅ１乃至Ｅ４からターゲットへの投入電力を２５ｋＷに設定すると共に、１秒毎に、一定の時間（０．１〜２．０秒）間、投入電力を２０％（５Ｋｗ）まで減少させ、各ターゲットの積算投入電力が３０ｋＷｈに達するまでスパッタした。
【００４８】
上記実施例３は、上記時間が０．４秒以下のとき、処理基板周辺でのアーク放電が発生回数が多くなり、場合によっては、アーク放電により良好な薄膜形成ができなかった。それに対して、上記時間が０．５秒のとき、上記膜厚のＩＴＯ膜を得るためのスパッタ時間は、３秒だけ長くなったが、積算投入電力が３０ｋＷｈに到達するまで、アーク放電が殆ど発生せず、良好に薄膜形成できた。他方で、上記時間が２秒のとき、上記膜厚のＩＴＯ膜を得るためのスパッタ時間が、１６秒長くなり、生産性を考慮すると、上記時間が２秒（全体のスパッタ時間が３０秒）を超えて長くすることは望ましくない。
【図面の簡単な説明】
【００４９】
【図１】本発明のスパッタリング装置を模式的に示す図。
【図２】図１に示すスパッタリング装置の交流電源を説明する図。
【図３】交流電源からターゲットへの電力投入の制御を説明する図。
【符号の説明】
【００５０】
１  スパッタリング装置
１２  スパッタ室
３  ガス導入手段
４１ａ乃至４１ｈ  ターゲット
Ｅ１乃至Ｅ４  交流電源
６５  スイッチング素子
Ｓ  処理基板
【図１】
2009025306.tif 000003
【図２】
2009025306.tif 000004
【図３】
2009025306.tif 000005
【国際調査報告】
2009025306.tif 000006
2009025306.tif 000007
2009025306.tif 000008
2009025306.tif 000009