【手続補正書】
【提出日】平成17年9月30日(2005.9.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
１つの集積回路であって、
第１、第２、および第３の複数の平面状金属層と、
１つの第１制御端子と、前記第２の平面状金属層に連絡する１つの第１端子と、前記第１の平面状金属層に連絡する１つの第２端子とを有する１つの第１トランジスタと、
１つの第２制御端子と、前記第１の平面状金属層に連絡する１つの第３端子と、前記第２の平面状金属層に連絡する１つの第４端子とを有する１つの第２トランジスタと、
前記第２の平面状金属層、前記第１の平面状金属層、および前記第３の平面状金属層のそれぞれに連絡する第１、第２、および第３の複数の接触部分を含む１つの第４の平面状金属層と、を備える集積回路。
【請求項２】
前記第２および第３の複数の平面状金属層は同一平面上、または異なる複数の平面に位置する層である請求項１に記載の集積回路。
【請求項３】
前記第１トランジスタの前記第１端子、前記第２端子、および前記第１制御端子と、前記第２トランジスタの前記第３端子、前記第４端子、および前記第２制御端子とに連絡する複数の局部的相互接続部をさらに備える請求項１に記載の集積回路。
【請求項４】
前記第１および第２の複数のトランジスタは複数のＮＭＯＳトランジスタであり、前記第１および第２の複数の制御端子は複数のゲートであり、前記第１および第３の複数の端子は複数のドレンであり、前記第２および第４の複数の端子は複数のソースである請求項１に記載の集積回路。
【請求項５】
前記第１トランジスタは１つのＰＭＯＳトランジスタであり、前記第２トランジスタは１つのＮＭＯＳトランジスタであり、前記第１および第２の複数の制御端子は複数のゲートであり、前記第１端子は１つのソースであり、前記第２端子は１つのドレンであり、前記第３端子は１つのドレンであり、前記第４端子は１つのソースである請求項１に記載の集積回路。
【請求項６】
前記第１平面状金属層は前記第２および第３の複数の平面状金属層と、前記第１および第２の複数のトランジスタとの間に配置される請求項１に記載の集積回路。
【請求項７】
前記第２および第３の複数の平面状金属層は前記第１の平面状金属層と、前記第１および第２の複数のトランジスタとの間に配置される請求項１に記載の集積回路。
【請求項８】
前記第１、第２、第３および第４の複数の平面状金属層の間に配置された絶縁材料をさらに備える請求項１に記載の集積回路。
【請求項９】
前記第１、第２、および第３の複数の接触部はほぼ長方形または楕円形の部分であり、各々が前記第１、第２、および第３の複数の接触部の間の１つの領域よりも狭い、前記第１および第２の複数のトランジスタによって画成された１つの下層領域の約１／３を実質的に覆う請求項１に記載の集積回路。
【請求項１０】
ＶｄｄとＶｓｓの一方が前記第１接触部に供給され、前記ＶｄｄとＶｓｓの他方が前記第３接触部に供給され、Ｖｘは前記第２接触部によって出力され、１つの第１対は前記第１および第２の複数のトランジスタを含み、さらに前記第１対の複数の反対面に配置された第２および第３の複数対の前記第１および第２の複数のトランジスタを備え、前記第１接触部は前記ＶｄｄとＶｓｓの一方を前記第２対の前記第２トランジスタ、および前記第１対の前記第１トランジスタに供給し、前記第３接触部は前記ＶｄｄとＶｓｓの他方を前記第１対の前記第２トランジスタ、および前記第３対の前記第１トランジスタに供給する請求項１に記載の集積回路。
【請求項１１】
前記第１および第３の複数の接触部は１つのベース部と、前記ベース部から延在する複数のウイング部とを有しており、前記第２の複数の接触部は前記第１および第３の複数の接触部の前記複数のウイングの間に受容され、前記第１、第２、および第３の複数の接触部は各々が、前記第１、第２、および第３の複数の接触部の間の１つの領域よりも狭い、前記第１および第２の複数のトランジスタによって画成された１つの下層領域の約１／３を実質的に覆う請求項１に記載の集積回路。
【請求項１２】
前記第１つの第１対は前記第１および第２の複数のトランジスタを含み、さらにほぼ正方形の１つの配列内に配置された第３および第４の複数対の複数のトランジスタを備え、前記第２、第３、および第４の複数対の複数のトランジスタは、
１つの第３制御端子と、前記第２平面状金属層に連絡する１つの第５端子と、前記第１平面状金属層に連絡する１つの第６端子と、
１つの第４制御端子を有する１つの第４トランジスタと、前記第１平面状金属層に連絡する１つの第７端子と、前記第３平面状金属層に連絡する１つの第８端子とを含み、前記第４金属層はさらに、第４、第５、第６、および第７の複数の接触部を含み、前記第１および第４の複数の接触部は１つのベース部と、前記ベース部から延在する複数のウイング部とを有しており、前記第３の接触部は１つのベース部と、前記ベース部の複数の反対面から延在する複数のウイング部とを有しており、前記第２および第６の複数の接触部は前記第１および第３の複数の接触部の前記複数のウイングの間に受容され、前記第５および第７の複数の接触部は前記第３および第４の複数の接触部の複数のウイングの間に受容される請求項１に記載の集積回路。
【請求項１３】
前記第１接触部はＶｄｄとＶｓｓの一方を前記第１および第３の複数対の複数のトランジスタに供給し、前記第２接触部は前記第１対の複数のトランジスタからＶｘを受け、前記第３接触部はＶｄｄとＶｓｓの他方を前記第１、第２、第３および第４の複数対の複数のトランジスタに供給し、前記第４接触部は前記ＶｄｄとＶｓｓの一方を前記第２および第４の複数対の複数のトランジスタに供給し、前記第５、第６、および第７の複数の接触部は前記第３および第４の複数対の複数のトランジスタからそれぞれＶｘを受ける請求項１２に記載の集積回路。
【請求項１４】
１つの第一方の面上に配置され、前記第１、第２、第３、第４、第５、第６、および第７の複数の接触部に連絡する第１、第２、第３、第４、第５、第６、および第７の複数の送電線を有する１つの基板と、
前記基板の１つの反対面上に配置された第８、第９、第１０、第１１の複数の送電線と、
前記第２、第５、第６および第７の複数の送電線を前記第８、第９、第１０および第１１の複数の送電線に接続する前記基板内の複数のバイアと、
をさらに備える請求項１３に記載の集積回路。
【請求項１５】
前記第１および第３の複数の接触部はほぼ”Ｃ”形であるとともに、前記第２接触部は前記第１と第３の複数の接触部の間に配置されている請求項１に記載の集積回路。
【請求項１６】
前記第２の接触部はほぼ”Ｈ”形であるとともに、前記第１および第２の複数の接触部はほぼ長方形の形状である請求項１に記載の集積回路。
【請求項１７】
前記集積回路は少なくとも２：１の長さと幅の比率を有する請求項１に記載の集積回路。
【請求項１８】
前記集積回路は１つのパワーＩＣを実装し、前記第１接触部は１つの第１の電位を前記パワーＩＣに供給し、前記第３接触部は１つの第２の電位を前記パワーＩＣに供給し、また前記第２接触部は前記パワーＩＣの１つの出力電圧を受け、前記第１接触部はＶｓｓを前記第１および第２の複数のトランジスタに供給し、前記第２接触部は前記第１および第２の複数のトランジスタからＶｘを受け、また前記第３接触部はＶｄｄを前記第１および第２の複数のトランジスタに供給する請求項１に記載の集積回路。
【請求項１９】
前記第４の平面状金属層内に配置された１つの追加接触部と、
前記追加接触部を前記複数のトランジスタの前記第１および第２の複数の制御端子の少なくとも１つに接続する局部的相互接続部と、
をさらに備える請求項１に記載の集積回路。
【請求項２０】
請求項１の集積回路を備え、前記第１、第２および第３の複数の接触部に連絡する第１、第２、および第３の複数の送電線を含む１つのリードフレームをさらに備えるシステム。
【請求項２１】
請求項１の集積回路を備え、
前記第１接触部に連絡する１つの第１送電線と、
前記第２接触部に連絡する１つの第２送電線と、
前記第３接触部に連絡する１つの第３送電線と、をさらに備えるシステム。
【請求項２２】
前記第１送電線はＶｓｓに接続され、前記第２送電線はＶｘに接続され、前記第１、第２、および第３の複数の送電線は前記集積回路の１つの面から延びている請求項２１に記載のシステム。
【請求項２３】
前記第１送電線はＶｓｓに接続され、前記第２送電線はＶｘに接続され、前記第１および第３の複数の送電線は前記集積回路の１つの面から延びているとともに、前記第２送電線は前記集積回路の１つの反対面から延びている請求項２１に記載のシステム。
【請求項２４】
前記第２送電線に連絡する一端と、前記第３送電線に連絡する１つの反対端とを有する１つのキャパシタンスをさらに備え、前記第２送電線は１つの第１電位を供給し、また前記第３送電線は１つの第２電位を供給する請求項２１に記載のシステム。
【請求項２５】
前記第１送電線は１つの第１層内に配置されるとともに、前記第２および第３の複数の送電線は１つの第２層内に配置される請求項２１に記載のシステム。
【請求項２６】
前記第１、第２、および第３の複数の送電線は１つの基板上に配置される請求項２１に記載のシステム。
【請求項２７】
１つの第３制御端子を有する１つの第３トランジスタと、前記第２平面状金属層に連絡する１つの第５端子と、前記第１平面状金属層に連絡する１つの第６端子と、
１つの第４制御端子を有する１つの第４トランジスタと、前記第１平面状金属層に連絡する１つの第７端子と、前記第３平面状金属層に連絡する１つの第８端子と、
を備える請求項１に記載の集積回路。
【請求項２８】
前記第１接触部はＶｓｓとＶｄｄの一方を前記第１および第２の複数のトランジスタに供給し、前記第２接触部は前記第１および第２の複数のトランジスタからＶｘから受け、前記第３接触部はＶｓｓとＶｄｄの他方を前記第１、第２、第３および第４の複数のトランジスタに供給し、前記第４接触部は前記第３および第４の複数のトランジスタからＶｘから受け、また前記第５接触部は前記ＶｓｓとＶｄｄの一方を前記第３および第４の複数のトランジスタに供給する請求項２７に記載の集積回路。
【請求項２９】
前記第１接触部に連絡する１つの第１送電線と、
前記第２接触部に連絡する１つの第２送電線と、
前記第３接触部に連絡する１つの第３送電線と、
前記第４接触部に連絡する１つの第４送電線と、
前記第５接触部に連絡する１つの第５送電線と、
を備える請求項２７に記載の集積回路。
【請求項３０】
前記第１、第３、および第５の複数の送電線は前記集積回路の一方の面に配置され、前記第２および第４の複数の送電線は前記集積回路の１つの反対面に配置されるとともに、前記第１、第３、および第５の複数の送電線によって画成される１つの第１ピッチは前記第１、第２、第３、および第４の複数のトランジスタによって画成される１つの第２ピッチの２倍である請求項２９に記載の集積回路。
【請求項３１】
前記第１、第２、第３、および第４の複数のトランジスタに隣接して配置され、総計がｎ個の複数のトランジスタになるようにする追加の複数対の複数のトランジスタと、
総計がｍ個の複数の接触部になるようにする、前記第４金属層内の追加の複数の接触部と、ただし、ｍ＝ｎ＋１、
総計がｍ本の複数の送電線に成るようにする、前記追加の複数の接触部に接続された追加の複数の送電線と、
をさらに備える請求項２９に記載の集積回路。
【請求項３２】
前記第１、第２、および第３の複数の平面状金属層は各々が前記下層にある第１および第２の複数のトランジスタの双方の約８０％以上を覆う請求項１に記載の集積回路。
【請求項３３】
前記第１平面状金属層は前記下層にある第１および第２の複数のトランジスタの双方の約８０％以上を覆うとともに、前記第２および第３の複数の平面状金属層は前記第１および第２の複数のトランジスタの約８０％以上を覆う請求項１に記載の集積回路。
【請求項３４】
前記第１、第２、および第３の複数の平面状金属層によって電流がｘ方向とｙ方向の双方に流れることが可能になり、前記ｘ方向は前記ｙ方向と直交している請求項１に記載の集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】平面接続の集積回路