(57)【要約】  本発明の薄膜トランジスタ（１）は、絶縁性基板（２）上にゲート電極（３）を所定の形状に形成された後に、ゲート絶縁膜（４）と該ゲート絶縁膜（４）上に多結晶ＺｎＯである半導体層（５）を順次積層する。半導体層（５）を、不純物を溶解させた溶液中に浸漬することにより、多結晶ＺｎＯ膜の粒界部分に選択的に不純物をドープする。この後、ソース電極（６）およびドレイン電極（７）を所定の形状に形成し、さらに保護膜（８）を積層する。これにより、サブスレッシュホールド特性に優れ、活性層のベースとして酸化亜鉛膜を有する薄膜トランジスタを実現できる。
2008126729.tif 000002
【特許請求の範囲】
【請求項１】
活性層は、不純物がドープされた多結晶ＺｎＯ膜からなり、
上記活性層の粒界部分は、上記活性層の結晶部分よりも、上記不純物を高濃度に含むことを特徴とする半導体素子。
【請求項２】
上記多結晶ＺｎＯ膜は、不純物がドープされ、膜厚方向に該不純物の濃度勾配が形成された多結晶ＺｎＯ膜であることを特徴とする請求項１に記載の半導体素子。
【請求項３】
上記不純物は、硫黄であることを特徴とする請求項１に記載の半導体素子。
【請求項４】
上記多結晶ＺｎＯ膜の膜厚が５０ｎｍより薄いことを特徴とする請求項１に記載の半導体素子。
【請求項５】
薄膜トランジスタであることを特徴とする請求項１に記載の半導体素子。
【請求項６】
多結晶ＺｎＯ膜を形成し、
該多結晶ＺｎＯ膜に不純物をドープすることにより、該不純物が結晶部分よりも粒界部分に対して、より高濃度にドープされた活性層を形成することを特徴とする半導体素子の製造方法。
【請求項７】
上記多結晶ＺｎＯ膜を、イオン化された上記不純物を含む溶液中に浸漬することにより、結晶部分よりも粒界部分に対して、該不純物がより高濃度にドープされた活性層を形成することを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項８】
化学浴析出法により、結晶部分よりも粒界部分に対して、上記不純物がより高濃度にドープされた活性層を形成することを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項９】
上記不純物が硫黄であることを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項１０】
上記溶液のｐＨが９〜１２であることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１１】
上記溶液が、アンモニア、ＺｎＳＯ４、およびチオ尿素を含有する水溶液であることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１２】
上記多結晶ＺｎＯ膜を、無電解めっき法により形成することを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項１３】
無電解めっき法を用いて、上記多結晶ＺｎＯ膜の形成と、上記不純物の上記多結晶ＺｎＯ膜へのドーピングとを、交互に複数回繰り返して行うことを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項１４】
請求項１〜５のいずれか１項に記載の半導体素子をスイッチング素子として備える電子デバイス。
【請求項１５】
上記スイッチング素子が、画素電極への画像信号の書き込みまたは読み出しのために、画素電極に接続されていることを特徴とする請求項１４に記載の電子デバイス。
【請求項１６】
活性層は、ＺｎＯを主成分として、不純物がドープされた多結晶及び／又はアモルファス状態の半導体膜からなり、
上記活性層の粒界部分は、上記活性層の結晶部分よりも、上記不純物を高濃度に含むことを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイスに関するものであって、特に、活性層のベースとして酸化亜鉛膜を有する半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイスに関するものである。
【背景技術】
【０００２】
近年、液晶表示装置や有機ＥＬ（エレクトロルミネッセンス）表示装置など薄型表示装置（フラットパネルディスプレイ；ＦＰＤ）の利用が急速に発展している。これらの薄型表示装置の中でも特に、高品位の表示が可能な表示装置として、アクティブマトリクス型表示装置が挙げられる。【０００３】
上記アクティブマトリクス型表示装置には、アモルファスシリコンＴＦＴ（薄膜トランジスタ）やポリシリコンＴＦＴなどが用いられている。このようなアモルファスシリコンＴＦＴ（薄膜トランジスタ）やポリシリコンＴＦＴは、可視光領域に光感度を有している。そのため、光が照射されるとキャリアが生成されて抵抗が低下する。このことは、アクティブマトリクス型表示装置の表示品位の低下を招く。この表示品位の低下を回避するため、金属被膜などの遮光層によって光を遮断することで光による抵抗変化を防止している。しかし、上記構成では、有効表示面積が低下するため、バックライトを明るくする必要がある。その結果、エネルギーの利用効率が低下するという新たな問題が生じる。このため、上記アクティブマトリクス型表示装置のような用途に用いるトランジスタとして、可視光領域に光感度を有さず、透明なトランジスタの開発が進められている。【０００４】
このようなトランジスタにおいて用いられる透明な活性層の材料としては、例えば、酸化亜鉛（ＺｎＯ）、酸化マグネシウム亜鉛（ＭｇＸＺｎ１−ＸＯ）、酸化カドミウム亜鉛（ＣｄＸＺｎ１−ＸＯ）、酸化カドミウム（ＣｄＯ）等が挙げられる。これらの中でも、低温での作製において比較的良い物性を示す半導体であることから、活性層の材料として酸化亜鉛を用いたトランジスタが注目されている。しかし、活性層において、酸化亜鉛を単独で用いると、トランジスタ特性が実用化に耐えうるほど良好ではない。そのため、酸化亜鉛膜に不純物をドープすることによりトランジスタ特性を改善する技術の開発が行われている。そのような技術としては、例えば、特許文献１〜３の技術を挙げることができる。【０００５】
特許文献１には、トランジスタのチャネル層にＺｎＯ等の透明半導体を使用し、ゲート絶縁層にも１価の価数を取りうる元素又はＶ族元素をドープした絶縁性ＺｎＯ等の透明絶縁性材料を使用して、トランジスタを透明にすることが記載されている。【０００６】
また、特許文献２には、ＺｎＯ等の透明なチャネル材料にＮｉ等の３ｄ遷移金属元素を添加することにより高低抗化でき、比較的低温（例えば、室温等）における薄膜形成によっても、優れたｏｎ−ｏｆｆ比及び移動度を有する高性能な薄膜トランジスタを実現できることが記載されている。【０００７】
さらに、特許文献３には、ドーパントを予め添加したＺｎＯ前駆体溶液を用いて、化学浴析出法、光化学堆積法、或いはゾルゲル法により活性層を形成すると同時に、上記ドーパントで活性層をドープする薄膜トランジスタ素子活性層の製造方法が開示されている。この製造方法によれば、高圧操作に耐え、良好な素子特性を有する薄膜トランジスタが実現できることが記載されている。また、上記ドーパントとして、ＳのようなＶＩＡ族元素が記載されている。【０００８】
また、上記とは別に、トランジスタの活性層として、多結晶膜を用いる場合、粒界の作用により、トランジスタ特性の劣化が起こるという問題がある。そのため、粒界が、トランジスタ特性に及ぼす影響を抑制することが必要である。それを実現する技術として、例えば、活性層に多結晶膜を用いるトランジスタとして実用化されている多結晶シリコントランジスタでは、活性層部分の多結晶または非晶質シリコンに、レーザー光などを照射することにより単結晶化するＳＯＩ技術が用いられている。
【特許文献１】日本国公開特許公報「特開２０００−１５０９００号公報（公開日：２０００年５月３０日）」
【特許文献２】日本国公開特許公報「特開２００２−０７６３５６号公報（公開日：２００２年３月１５日）」
【特許文献３】日本国公開特許公報「特開２００５−０９３９７４号公報（公開日：２００５年４月７日）」
【発明の開示】
【０００９】
上述したように、透明な活性層としてＺｎＯ膜を用いるトランジスタでは、ＺｎＯ膜に不純物をドープすることによって、トランジスタ特性の改善を図ることが試みられている。しかしながら、上記特許文献１〜３では、粒界が、トランジスタ特性に及ぼす影響を抑制することに関しては、全く考慮されていない。つまり、多結晶ＺｎＯ膜を活性層として用いる場合、上記特許文献１〜３の技術では、粒界の作用によるトランジスタ特性の劣化を抑制することができない。
【００１０】
また、酸化亜鉛は融点が２０００℃と高いため、シリコンのように薄膜の結晶化は困難である。つまり、多結晶ＺｎＯ膜を活性層として用いる場合、ＳＯＩ技術により、粒界の作用によるトランジスタ特性の劣化を抑制することができない。
【００１１】
このように、従来技術では、多結晶ＺｎＯ膜を活性層として用いる場合、粒界の作用によるトランジスタ特性の劣化を抑制することができない。そのため、多結晶ＺｎＯ膜を活性層として用いるトランジスタにおいて、粒界の作用によるトランジスタ特性の劣化を抑制する技術の開発が求められている。
【００１２】
本発明は、上記問題点に鑑みなされたものであって、その目的は、サブスレッシュホールド特性に優れ、活性層のベースとして酸化亜鉛膜を有し、薄膜トランジスタとして利用可能な半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイスを提供することにある。
【００１３】
本発明にかかる半導体素子は、上記課題を解決するために、活性層は、不純物がドープされた多結晶ＺｎＯ膜からなり、上記活性層の粒界部分は、上記活性層の結晶部分よりも、上記不純物を高濃度に含むことを特徴としている。さらに、上記多結晶ＺｎＯ膜は、不純物がドープされ、膜厚方向に該不純物の濃度勾配が形成された多結晶ＺｎＯ膜であることが好ましい。
【００１４】
上記構成によれば、多結晶ＺｎＯ膜のＺｎダングリングボンドに上記不純物が挿入され、Ｚｎと上記不純物との間で結合が形成される。そして、上記捕獲準位のエネルギー準位が高エネルギー側にシフトする。これにより、キャリアには捕獲準位が見えず、その影響を受けなくなる。換言すれば、粒界に形成される捕獲準位のエネルギー準位を制御して、捕獲準位をキャリアのエネルギー準位に作用しない準位に動かすことができる。それゆえ、粒界が半導体素子の動作に影響することを低減し、半導体素子の電界効果移動度およびサブスレッショルド係数 Ｓ値といったＴＦＴ特性を改善することができる。
【００１５】
上記半導体素子において、上記不純物は硫黄であることが好ましい。
【００１６】
上記構成によれば、上記活性層の結晶部分よりも、粒界部分において、より高濃度にＺｎＳが形成される。ＺｎＯは、エネルギーバンドギャップが３．２ｅＶであるのに対して、ＺｎＳは、エネルギーバンドギャップが３．６ｅＶである。つまり、ＺｎＯよりもＺｎＳのほうが、エネルギーバンドギャップがより大きい。そのため、上記構成によれば、粒界に形成される捕獲準位をコンダクションバンド内に押し上げることができる。これにより、捕獲準位がキャリアへ影響を及ぼすことがなくなる。それゆえ、半導体素子のサブスレッシュホールド特性を改善することができる。
【００１７】
上記半導体素子において、上記多結晶ＺｎＯ膜の膜厚が２５ｎｍより薄いことが好ましい。
【００１８】
上記構成によれば、上記不純物が、上記多結晶ＺｎＯ膜中に、より効果的に取り込まれる。それゆえ、上記活性層の粒界部分に対して、より高濃度に不純物をドープさせることができる。
【００１９】
上記半導体素子は、薄膜トランジスタであることが好ましい。
【００２０】
上記構成によれば、上記薄膜トランジスタは、電界効果移動度やサブスレッショルド係数 Ｓ値が改善される。それゆえ、高速駆動の液晶表示素子や有機ＥＬ表示素子などのアクティブマトリクス素子として適用することにより、その表示性能を向上させることができる。
【００２１】
本発明にかかる半導体素子の製造方法は、上記課題を解決するために、多結晶ＺｎＯ膜を形成し、該多結晶ＺｎＯ膜に不純物をドープすることにより、結晶部分よりも粒界部分に対して、該不純物がより高濃度にドープされた活性層を形成することを特徴としている。
【００２２】
上記構成によれば、多結晶ＺｎＯ膜を形成した後、該多結晶ＺｎＯ膜に不純物をドープすることによって、活性層が形成される。そのため、多結晶ＺｎＯ膜の粒界部分では、十分に格子が組めていないため、構造的に弱い。したがって、上記不純物をドープしたときに、該不純物が、結晶部分よりも上記粒界部分に入りやすい。また、上記粒界部分には、Ｚｎのダングリングボンドが存在している。一方、上記多結晶ＺｎＯ膜の結晶部分では、ＺｎはＯと結合している。それゆえ、上記不純物がＺｎと結合するためにはＺｎ−Ｏの結合を切るためのエネルギーが必要である。それゆえ、上記構成によれば、活性層は、該不純物が結晶部分よりも粒界部分に対して、より高濃度にドープされたものとなる。これにより、活性層の粒界に形成される捕獲準位のエネルギー準位を制御することができる。換言すれば、捕獲準位をキャリアのエネルギー準位に作用しない準位に動かすことができる。それゆえ、得られる半導体素子において、活性層の粒界が半導体素子の動作に影響することを低減し、半導体素子のＴＦＴ特性を改善することができる。
【００２３】
上記半導体素子の製造方法において、上記多結晶ＺｎＯ膜を、イオン化された上記不純物を含む溶液中に浸漬することにより、結晶部分よりも粒界部分に対して、該不純物がより高濃度にドープされた活性層を形成することが好ましい。
【００２４】
上記構成によれば、イオン化された上記不純物が、上記多結晶ＺｎＯ膜の結晶性の弱い粒界に、より多く入り込む。そのため、活性層の粒界部分に、上記不純物が重点的にドープされることになる。つまり、活性層の粒界部分に、上記不純物が高濃度にドープされることになる。それゆえ、得られる半導体素子において、活性層の粒界が半導体素子の動作に影響することをより一層低減し、半導体素子のＴＦＴ特性をより改善することができる。
【００２５】
上記半導体素子の製造方法は、化学浴析出法により、結晶部分よりも粒界部分に対して、上記不純物がより高濃度にドープされた活性層を形成することが好ましい。
【００２６】
上記構成によれば、上記不純物が、上記溶液中にイオンとして導出させることができる。それゆえ、活性層の粒界部分に、上記不純物を重点的に、かつ効率よくドープすることができる。それゆえ、得られる半導体素子において、活性層の粒界が半導体素子の動作に影響することをより一層低減し、半導体素子のＴＦＴ特性をより改善することができる。
【００２７】
上記半導体素子の製造方法において、上記不純物は、硫黄であることが好ましい。
【００２８】
上記構成によれば、イオン化された硫黄が、上記多結晶ＺｎＯ膜の結晶性の弱い粒界に、より多く入り込む。そのため、活性層の粒界部分に、硫黄が重点的にドープされることになる。つまり、活性層の粒界部分に、硫黄が高濃度にドープされることになる。したがって、上記構成によれば、上記活性層の結晶部分よりも、粒界部分において、より高濃度にＺｎＳが形成される。ＺｎＳは、ＺｎＯよりもエネルギーバンドギャップが大きい。そのため、活性層の粒界に形成される捕獲準位をコンダクションバンド内に押し上げることができる。これにより、上記粒界の捕獲準位がキャリアへ影響を及ぼすことがなくなる。それゆえ、半導体素子のサブスレッシュホールド特性を改善することができる。
【００２９】
上記半導体素子の製造方法において、上記溶液のｐＨが９〜１２であることが好ましい。
【００３０】
上記構成によれば、上記多結晶ＺｎＯ膜を硫黄でドープするために用いる溶液のｐＨが９〜１２となる。このようなｐＨ条件では、上記多結晶ＺｎＯ膜を硫黄でドープしている間に、被ドープ体である上記多結晶ＺｎＯ膜が溶解されることを防ぐことができる。それゆえ、効率よく、上記多結晶ＺｎＯ膜を硫黄でドープすることができる。
【００３１】
上記半導体素子の製造方法において、上記溶液は、アンモニア、ＺｎＳＯ４、およびチオ尿素を含む水溶液であることが好ましい。
【００３２】
上記構成によれば、ＺｎＳＯ４は、多結晶ＺｎＯ膜からＺｎが溶出することを抑制するためのＺｎ前駆体として機能する。この点について、より詳細に説明すると、ｐＨ７以上のアルカリ溶液中では、Ｚｎは、Ｚｎ（ＯＨ）２またはＺｎ２＋として存在する。そのため、上記溶液中に、Ｚｎが存在しない場合、図９に示すように、上記多結晶ＺｎＯ膜からＺｎが溶出する。しかし、上記構成によれば、ＺｎＳＯ４が上記溶液に含有されているため、ＺｎＳＯ４が上記多結晶ＺｎＯ膜以外のＺｎソースとなる。それゆえ、上記多結晶ＺｎＯ膜からＺｎが溶出することを抑制することができる。
【００３３】
また、チオ尿素は、硫黄の前駆体として機能する。さらに、アンモニアは、Ｚｎと錯体を形成して、上記硫黄のドーピング中に、Ｚｎ（ＯＨ）２が生成することを抑制するための錯化剤として機能する。そして、上記溶液では、以下の反応が起こる。
［Ｚｎ(ＮＨ３)４］２＋＋ＳＣ(ＮＨ２)２＋２ＯＨ−→ＺｎＳ＋４ＮＨ３ＣＨ２Ｎ２＋Ｈ２Ｏ
つまり、上記溶液を用いることにより、上記多結晶ＺｎＯ膜に硫黄をドープすることができる。上述したように、活性層の粒界部分にＺｎＳを形成させることにより、該活性層の粒界の捕獲準位がキャリアへ影響を及ぼすことがなくなる。それゆえ、半導体素子のサブスレッシュホールド特性を改善することができる。
【００３４】
上記半導体素子の製造方法において、上記多結晶ＺｎＯ膜は、無電解めっき法により形成されることが好ましい。さらに、無電解めっき法を用いて、上記多結晶ＺｎＯ膜の形成と、上記不純物の上記多結晶ＺｎＯ膜へのドーピングとを、交互に複数回繰り返して行うことがより好ましい。
【００３５】
上記構成によれば、無電解めっき法によって、多結晶ＺｎＯ膜の形成と、該多結晶ＺｎＯ膜への上記不純物のドーピングとを複数回繰り返し行われる。それゆえ、多結晶ＺｎＯ膜中の粒界に均一に上記不純物をドープすることができる。また、上記構成よれば、真空装置を用いず、多結晶ＺｎＯ膜を形成することができる。それゆえ、上記半導体素子の製造コストを低減することができる。
【００３６】
また、上記半導体素子の製造方法において、無電解めっき法を用いて、上記多結晶ＺｎＯ膜の形成と、上記不純物の上記多結晶ＺｎＯ膜へのドーピングとを、交互に複数回繰り返して行うことが好ましい。
【００３７】
上記構成によれば、得られる半導体素子において、上記活性層中の不純物の膜厚方向の分布を均一にすることができる。
【００３８】
本発明にかかる電子デバイスは、上記課題を解決するために、本発明にかかる上記半導体素子をスイッチング素子として備えることを特徴としている。
【００３９】
上記構成によれば、上記電子デバイスが備えるスイッチング素子は、透明なＺｎＯを活性層に用いた性能のよい本発明にかかる半導体素子で構成される。それゆえ、電子デバイスの性能を容易に向上させることができる。
【００４０】
上記電子デバイスにおいて、上記スイッチング素子は、画素電極への画像信号の書き込みまたは読み出しのために、画素電極に接続されていることが好ましい。
【００４１】
上記構成によれば、本発明にかかる半導体素子を、画像表示や画像読み取りのためのスイッチング素子として用いる。液晶表示装置や有機ＥＬ表示装置のようなアクティブマトリクス型の表示装置では、駆動回路から画素電極に画像信号を書き込む際にスイッチング素子をＯＮさせる。また、イメージセンサのような画像読取装置では、画素電極に取り込まれた画素信号を読み出す際にスイッチング素子をＯＮさせる。つまり、上記構成によれば、本発明にかかる半導体素子をスイッチング素子として備える、アクティブマトリクス型の表示装置や画像読取装置を実現できる。それゆえ、アクティブマトリクス型の表示装置や画像読取装置のような電子デバイスの高性能化を容易に図ることができる。
【００４２】
本発明にかかる半導体素子は、以上のように、結晶部分よりも粒界部分に対して、より高濃度に不純物を含む多結晶ＺｎＯ膜を活性層として備えている。そのため、活性層の粒界に形成される捕獲準位のエネルギー準位をキャリアのエネルギー準位に作用しない準位に動かすことができる。そのため、活性層の粒界が半導体素子の動作に影響を低減することができる。それゆえ、半導体素子の電界効果移動度およびサブスレッショルド係数 Ｓ値といったＴＦＴ特性を改善できるという効果を奏する。
【図面の簡単な説明】
【００４３】
【図１】図１は、本発明の第１の実施形態にかかる薄膜トランジスタの構成を示す断面図である。
【図２】図２は、本発明の第１の実施形態にかかる薄膜トランジスタの他の構成を示す断面図である。
【図３】（ａ）〜（ｅ）は、図１の薄膜トランジスタの製造工程を示す断面図である。
【図４】図４は、本発明の第２の実施形態にかかるアクティブマトリクス型の液晶表示装置の概略構成を示すブロック図である。
【図５】図５は、図４の液晶表示装置における画素の構成を示す回路図である。
【図６】図６は、本発明の実施例１において、硫黄ドープ処理溶液のｐＨのＺｎ濃度依存性、及び処理工程でのアンモニア濃度とｐＨを示す状態図である。
【図７（ａ）】本発明の実施例２および３、並びに比較例１にかかる薄膜トランジスタのＩｄ−Ｖｇ特性を示す図である。
【図７（ｂ）】本発明の実施例２および３、並びに比較例１にかかる薄膜トランジスタの電圧−抵抗率の特性を示す図である。
【図８（ａ）】本発明の実施例４および５、並びに比較例２にかかる薄膜トランジスタのＩｄ−Ｖｇ特性を示す図である。
【図８（ｂ）】本発明の実施例４および５、並びに比較例２にかかる薄膜トランジスタの電圧−抵抗率の特性を示す図である。
【図９】図９は、溶液中のＺｎ２＋濃度とｐＨとの関係を示す図である。
【発明を実施するための最良の形態】
【００４４】
本発明者らは、多結晶ＺｎＯをベースとしたトランジスタの更なる高性能化を図るため、多結晶ＺｎＯの粒界により形成される二重ショットキー障壁に着目して研究を進めてきた。その中で、多結晶ＺｎＯをベースとしたトランジスタの動作について、デバイスシミュレータにより、詳細に解析した。その結果、サブスレッシュ領域での特性を決定する要因として、多結晶活性層の粒界に形成された二重ショットキー障壁におけるキャリア散乱が支配的であることが分かった。また、この二重ショットキー障壁におけるキャリア散乱は、ゲート電圧による障壁高さの変調として理解できることが分かった。さらに、このシミュレーション結果と、実験で得られたデバイス特性とを対比した結果、トランジスタ動作の阻害要因となる捕獲準位が、コンダクションバンドより０．２ｅＶ低い位置に形成されることが分かった。【００４５】
本発明者らは、上記の独自に見出した知見に基づき、鋭意検討した結果、活性層の結晶部分よりも粒界部分に、特定の不純物を高濃度にドープすることにより、サブスレッシュホールド特性の優れた、多結晶ＺｎＯをベースとした半導体素子を実現できることを独自に見出し、本発明を完成させるに至った。【００４６】
以下、本発明の実施形態について図１〜図５に基づいて説明すると以下の通りであるが、本発明はこれに限定されるものではない。【００４７】
〔実施の形態１〕
本実施形態にかかる薄膜トランジスタ１は、図１に示すように、絶縁性基板２と、ゲート電極３と、ゲート絶縁層４と、半導体層５と、ソース電極６と、ドレイン電極７と、保護層８とを備えている。ゲート電極３は、絶縁性基板２上に形成されている。半導体層５は、ゲート絶縁層４を介して、ゲート電極３上に積層されている。また、ソース電極６およびドレイン電極７は、それぞれ半導体層５上に電極部として形成されている。そして、ソース電極６とドレイン電極７とは、半導体層５を介して接続されている。さらに、保護層８は半導体層５、ソース電極６、およびドレイン電極７を覆うように、形成されている。このように、薄膜トランジスタ１は、逆スタガ型の構造を成している。【００４８】
また、この薄膜トランジスタ１を表示装置（例えば、後述する実施の形態２のアクティブマトリクス型液晶表示装置）に用いる場合、ドレイン電極７は画素電極に接続されたり、透明導電膜により画素電極と一体的に形成されたりする。このため、ドレイン電極７の一部は、保護層８から引き出されている。【００４９】
ここで、薄膜トランジスタ１を構成する各構成部材について説明する。【００５０】
絶縁性基板２は、絶縁性を有する基板であればよく、特に限定されるものではない。例えば、ガラス基板、石英、およびプラスチック等を用いることができる。【００５１】
ゲート電極３は、絶縁性基板２上に形成される。ゲート電極３のゲート電極材は、特に限定されるものでなく、例えば、タンタル（Ｔａ）、アルミニウム（Ａｌ）、およびクロム（Ｃｒ）等を用いることができる。また、ゲート電極３の厚みは特に限定されるものではない。【００５２】
また、ゲート電極３には、必要に応じて、パターンが形成されていてもよいし、また、ゲート電極３に接続されるゲート配線が形成されていてもよい。【００５３】
ゲート絶縁層４は、ゲート電極３上に形成される。ゲート絶縁層４の材料は、絶縁物であればよく、特に限定されるものではない。例えば、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、およびＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２、を挙げることができる。また、これらは、単独で用いてもよいし、これらのうち少なくとも２つを含む固溶体として用いてもよい。【００５４】
また、ゲート絶縁層４は、上記例示したような絶縁物の単層構造でもよいし、複数種または同一種が積層された多層構造でもよい。具体的には、例えば、ゲート絶縁層４は、第１絶縁層４ａおよび第２絶縁層４ｂの２層の積層により構成してもよい。このような多層構造では、第１絶縁層４ａを半導体層５との界面特性が良好な絶縁物（Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ）で形成し、第２絶縁層４ｂを絶縁性の良好な絶縁物（ＳｉＯ２）で形成することにより、絶縁性基板２上で信頼性の高いゲート絶縁層４を得ることができる。また、ゲート絶縁層４の厚みは特に限定されるものではない。【００５５】
活性層としての半導体層５は、不純物がドープされた多結晶ＺｎＯ膜（多結晶酸化亜鉛膜）からなり、ゲート絶縁層４上に形成される。なお、本実施形態では、半導体層５のベース材料として、多結晶ＺｎＯ膜を用いる構成について説明するが、多結晶ＺｎＯ膜以外のものをベース材料として用いることもできる。具体的には、例えば、多結晶ＭｇｘＺｎ１−ｘＯ（式中、０＜ｘ＜１）膜、アモルファスＺｎＯ膜、アモルファスＭｇｘＺｎ１−ｘＯ（式中、０＜ｘ＜１）膜、多結晶状態とアモルファス状態とが混在する状態のＺｎＯ膜、または多結晶状態とアモルファス状態とが混在する状態のＭｇｘＺｎ１−ｘＯ（式中、０＜ｘ＜１）膜を用いることができる。また、上記ＭｇｘＺｎ１−ｘＯ（式中、０＜ｘ＜１）膜には、Ｉ族、ＩＩＩ族、ＩＶ族、Ｖ族またはＶＩＩ族の元素が添加されていてもよい。【００５６】
上記不純物は、ＺｎＭ（Ｍは、不純物である元素を表す）がＺｎＯに比べてバンドギャップが大きくなるものであればよく、特に限定されるものではない。具体的には、Ｉ族、ＩＩＩ族、ＩＶ族、Ｖ族またはＶＩＩ族の元素を挙げることができる。本実施形態では、特に、上記不純物として、硫黄を用いることが好ましい。ＺｎＳは、ＺｎＯに比べて大きなバンドギャップを有するため、本発明に好適に用いることができる。【００５７】
半導体層５は、多結晶ＺｎＯ膜の結晶部分よりも粒界部分に、より高濃度の不純物を含む。これにより、ＴＦＴ特性を改善することができる。このＴＦＴ特性の改善について、より詳しく説明する。多結晶ＺｎＯ膜の粒界には捕獲準位が形成されている。この捕獲準位はＺｎダングリングボンドによるものである。多結晶ＺｎＯ膜に上記不純物、例えば硫黄をドープすると、Ｚｎダングリングボンドに硫黄が挿入され、Ｚｎ−Ｓ結合が形成される。そして、上記捕獲準位のエネルギー準位が高エネルギー側にシフトする。これにより、キャリアには捕獲準位が見えず、その影響を受けなくなる。その結果、ＴＦＴ特性が改善される。【００５８】
また、図１では、半導体層５は、保護層８によって完全に覆われているが、薄膜トランジスタ１の半導体層５におけるチャネル部分（キャリア(可動電荷)が移動する領域）に雰囲気による影響が及ばない範囲であれば、半導体層５の一部が保護層８に覆われていなくてもよい。【００５９】
ソース電極６およびドレイン電極７は、半導体層５上に形成される。ソース電極６およびドレイン電極７には、必要に応じて、パターンが形成されていてもよい。また、ソース電極６およびドレイン電極７の電極材は、特に限定されるものではなく、例えば、タンタル（Ｔａ）、アルミニウム（Ａｌ）、およびクロム（Ｃｒ）等を用いることができる。ソース電極６およびドレイン電極７の厚みは特に限定されるものではない。【００６０】
保護層８は、半導体層５における、ソース電極６およびドレイン電極７が形成される部分（ソース電極６およびドレイン電極７により覆われる部分）以外の部分で、かつゲート絶縁層４と界面を形成していない部分（ソース電極６およびドレイン電極７の間の部分、並びに半導体層５の周辺の側端面）を覆っている。【００６１】
保護層８は、絶縁物で形成されていればよく、特に限定されるものではない。例えば、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、およびＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２から選択される絶縁物で形成することができる。また、保護層８は、これら絶縁物の１種類で形成されていてもよいし、これら絶縁物のうち少なくとも２つを含む固溶体で形成されていてもよい。【００６２】
また、保護層８は、アクリル等の樹脂により形成することもできる。保護層８を、このような樹脂で形成する場合、既存の樹脂形成装置を用いて形成することができる。つまり、保護層８を形成するために複雑な成膜プロセスを用いる必要がない。それゆえ、薄膜トランジスタ１の製造をより容易にすることができると同時に、薄膜トランジスタ１の製造コストを低減することができる。また、保護層８に樹脂を用いることにより、薄膜トランジスタ１の柔軟性を高めることができる。したがって、絶縁性基板２としてフレキシブル基板を用いる場合には特に好適である。【００６３】
また、保護層８は、単層構造であってもよいし、上記例示した絶縁物が積層された多層構造であってもよい。例えば、図２に示すように、保護層８は、第１保護層８ａおよび第２保護層８ｂの２層の積層により構成されてもよい。このような構造では、第１保護層８ａを半導体層５との界面特性が良好な絶縁物（Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ）で形成し、第２保護層８ｂを雰囲気との隔絶性の良好な絶縁物（ＳｉＯ２）で形成することが好ましい。保護層８をこのような多層構造にすることにより、信頼性の高い保護層８を得ることができる。【００６４】
ここで、本実施形態にかかる薄膜トランジスタ１の製造方法について、図３の（ａ）〜（ｅ）に基づいて説明する。【００６５】
まず、スパッタリング等の従来公知の薄膜形成方法を用いて、絶縁性基板２上に、タンタル（Ｔａ）、アルミニウム（Ａｌ）、およびクロム（Ｃｒ）等を３００ｎｍ程度の厚さに積層し、ゲート電極３を形成する（図３の（ａ）を参照）。【００６６】
上記ゲート電極３上に、必要に応じて、従来公知の方法を用い、パターン形成を行う。例えば、フォトリソグラフィ工程にて所定の形状のレジストパターンを作製する。次に、このレジストパターンを用いて、ＣＦ４＋Ｏ２ガスによってドライエッチングを施す。これにより、上記形状にパターニングされたゲート電極３およびこれに接続されるゲート配線（図示せず）を形成することができる。【００６７】
次に、上記ゲート電極３上に、絶縁物を、従来公知の方法で、５００ｎｍ程度の厚さに積層する。これにより、上記ゲート電極３上に、ゲート絶縁層４を形成することができる（図３の（ｂ）を参照）。上記絶縁物としては、ゲート絶縁層４の材料として例示したすでに例示した絶縁物を用いることができる。上記絶縁物をゲート電極３上に積層する方法は、特に限定されるものではなく、ＰＶＤやＣＶＤなど従来公知のあらゆる薄膜形成方法を用いることができる。より具体的には、例えば、パルスレーザー堆積法、無電解めっき法、反応性スパッタ法、反応性プラズマ蒸着法、反応性イオンプレーティング、およびプラズマＣＶＤ法等を挙げることができる。【００６８】
ゲート絶縁層４を形成後、連続して、多結晶状態のＺｎＯを、従来公知の方法で、１０〜５０ｎｍ程度の厚さに積層することにより、多結晶ＺｎＯ膜からなる半導体層５を形成する（図３の（ｃ）を参照）。半導体層５の厚さが、上記範囲を下回ると、得られる薄膜トランジスタ１のトランジスタ特性に劣化が現れる可能性がある。多結晶状態のＺｎＯをゲート絶縁層４上に積層する方法は、特に限定されるものではなく、ＰＶＤやＣＶＤなど従来公知のあらゆる薄膜形成方法を用いることができる。より具体的には、例えば、パルスレーザー堆積法、無電解めっき法、反応性スパッタ法、反応性プラズマ蒸着法、反応性イオンプレーティング、およびプラズマＣＶＤ法等を挙げることができる。中でも、パルスレーザー堆積法または無電解めっき法を用いることが好ましく、無電解めっき法を用いることがより好ましい。無電解めっき法によれば、多結晶ＺｎＯ膜の形成と、後述する不純物のドーピングとを複数回繰り返し行うことができる。それゆえ、多結晶ＺｎＯ膜の粒界に均一に不純物をドープすることができる。また、無電解めっき法によれば、真空装置を用いず、多結晶ＺｎＯ膜を形成することができる。それゆえ、製造コストを低減することができる。【００６９】
上記半導体層５を形成後、多結晶ＺｎＯ膜に対して、不純物をドープする。この際、多結晶ＺｎＯ膜の結晶部分よりも粒界部分に多くの不純物がドープされるようにする。このように上記不純物がドープされた半導体層５は、本実施形態にかかる薄膜トランジスタ１において、活性層として機能するものである。つまり、薄膜トランジスタ１の活性層は、不純物がドープされた多結晶ＺｎＯ膜からなり、上記活性層の粒界部分は、上記活性層の結晶部分よりも、上記不純物が高濃度にドープされている。【００７０】
上記不純物を半導体層５にドープする方法は、特に限定されるものではないが、上記多結晶ＺｎＯ膜を、上記不純物を含む溶液中に浸漬し、該不純物を半導体層５にドープする方法を用いることが好ましい。このような方法によれば、結晶性の弱い粒界により多くの不純物が入り込む。それゆえ、多結晶ＺｎＯ膜の粒界に重点的に、上記不純物をドープすることができる。つまり、多結晶ＺｎＯ膜の粒界に、上記不純物が高濃度にドープされる。【００７１】
上記不純物を半導体層５にドープする方法としては、具体的には、例えば、化学浴析出法（Chemical Bath Deposition法；以下、「ＣＢＤ法」ともいう）、二硫化炭素雰囲気中での熱処理、二硫化炭素と不活性ガス（例えば、窒素、アルゴンなど）との混合ガス雰囲気中での熱処理等を挙げることができる。中でも、効果的に上記不純物をドープするために、上記不純物を溶液中にイオンとして導出することができるＣＢＤ法を用いることが好ましい。ＣＢＤ法で半導体層５に不純物をドープする場合、用いる溶液系は、不純物の種類に応じて、適否変更されるものである。例えば、上記不純物として硫黄を用いる場合、一般的に用いられるＺｎＳ（硫化亜鉛）膜形成用溶液系をベースとして用いればよい。具体的には、例えば、上記溶液系として、多結晶ＺｎＯ膜からＺｎが溶出することを抑制するためのＺｎ前駆体、硫黄の前駆体、および錯化剤を含有する溶液を用いることにより、多結晶ＺｎＯ膜を硫黄でドープすることができる。上記Ｚｎ前駆体としては、ＺｎＳＯ４およびその水和物等を挙げることができる。上記硫黄の前駆体としては、ＳＣ（ＮＨ２）２（チオ尿素）等を挙げることができる。また、上記錯化剤としては、ＮＨ３（アンモニア水溶液）等を挙げることができる。なお、上記錯化剤は、Ｚｎと錯体を形成することにより、硫黄ドーピング時に、Ｚｎ（ＯＨ）２が生成することを抑制するものである。【００７２】
また、上記溶液系におけるＺｎ前駆体、硫黄の前駆体、および錯化剤の濃度は、用いるＺｎ前駆体、硫黄の前駆体、および錯化剤の種類に応じて適宜変更するものである。【００７３】
また、上記溶液系のｐＨは、硫黄のドーピング中に、多結晶ＺｎＯ膜の溶解が起こらないｐＨとすることが好ましく、具体的には、ｐＨ９〜１２とすることが好ましい。【００７４】
さらに、ＣＢＤ法において、上記溶液系に浸漬する時間は、できるだけ長いことが好ましい。これにより、結晶よりも粒界に対して、より高濃度に硫黄をドーピングすることができる。【００７５】
ここで、ＺｎＳＯ４・７Ｈ２Ｏ（硫酸亜鉛７水和物）、ＳＣ（ＮＨ２）２、およびアンモニア水溶液を含有する水溶液を用いて、ＣＢＤ法により多結晶ＺｎＯ膜に硫黄をドープする際の反応について説明する。【００７６】
上記溶液を用いて、ＣＢＤ法により多結晶ＺｎＯ膜に硫黄をドープすると、ＺｎＳが形成される。このＺｎＳの形成の反応経路は、以下の通りである。
（Ａ）Ｚｎ２＋がＮＨ３と錯体を形成する。
Ｚｎ２＋＋４ＮＨ３⇔［Ｚｎ(ＮＨ３)４］２＋・・・（１）
（Ｂ）ＮＨ３は加水分解を起こしＯＨ−を生成する。
ＮＨ３＋Ｈ２Ｏ⇔ＮＨ４＋＋ＯＨ−・・・（２）
（Ｃ）ＯＨ−は、単体あるいはＺｎ(ＯＨ) ２を形成する一方で、ＳＣ(ＮＨ２)２の加水分解反応を起こし、硫黄イオンを生成する。
Ｚｎ２＋＋２ＯＨ−⇔Ｚｎ(ＯＨ)２・・・（３）
ＳＣ(ＮＨ２)２＋２ＯＨ−⇔Ｓ２−＋ＣＨ２Ｎ２＋２Ｈ２Ｏ・・・（４）
（Ｄ）溶液中の硫黄イオンと水酸化亜鉛とが反応し、ＺｎＳを形成する。【００７７】
Ｓ２−＋Ｚｎ(ＯＨ)２→ＺｎＳ＋２ＯＨ−・・・（５）
つまり、ＺｎＳの形成は次の反応式により表される。
［Ｚｎ(ＮＨ３)４］２＋＋ＳＣ(ＮＨ２)２＋２ＯＨ−→ＺｎＳ＋４ＮＨ３ＣＨ２Ｎ２＋Ｈ２Ｏ・・・（６）
本発明では、多結晶ＺｎＯ膜に硫黄をドープする際、被ドープ体であるＺｎＯの溶解が起こらないような条件で処理する必要がある。したがって、例えば、上記反応系は、後述の実施例１の図６に示す領域Ｃに含まれるように、溶液系の組成、濃度を調整することが好ましい。このような条件にすれば、溶液中にＺｎ（ＯＨ）２及び［Ｚｎ(ＮＨ３)４］２＋が存在するために、多結晶ＺｎＯ膜からのＺｎの溶出を抑えることができる。【００７８】
次に、上記不純物がドープされた多結晶ＺｎＯ膜からなる半導体層５に対して、フォトリソグラフィ工程にて所定の形状にレジストパターンを形成する。このレジストパターンを用いて、硝酸、酢酸等によるウェットエッチングを行うことにより、所望の形状の半導体層５を形成する。【００７９】
続いて、上記半導体層５上に、スパッタリング法により、タンタル（Ｔａ）、アルミニウム（Ａｌ）、およびクロム（Ｃｒ）等の金属を３００ｎｍ程度の厚みに積層し、成膜する。そして、該金属の層をフォトリソグラフィおよびＣｌ２ガスを用いてドライエッチングにより、パターンを形成する。これにより、ソース電極６およびドレイン電極７を形成することができる（図３の（ｄ）を参照）。【００８０】
さらに、従来公知の方法を用いて、上記ソース電極６およびドレイン電極７上に、絶縁物を、２００ｎｍ程度の厚みに積層し、成膜する。上記絶縁物としては、保護層８を形成する絶縁物として例示した上記絶縁物を用いればよい。また、上記絶縁物をソース電極６およびドレイン電極７上に積層する方法は、特に限定されるものではなく、例えば、パルスレーザー堆積法等を用いればよい。こうして形成された上記絶縁物の層に対して、フォトリソグラフィ等により、所定のレジストパターンを作製する。そして、このレジストパターンを用いて、イオンミリング等により不要部の絶縁物を除去する。これにより、保護層８を形成することができる（図３の（ｅ）を参照）。【００８１】
以上、詳述した製造方法により、本実施形態にかかる薄膜トランジスタ１を製造することができる。なお、上記製造方法は、本実施形態にかかる薄膜トランジスタ１を製造する方法の一例として記載したものであり、本発明はこれに限定されるものではない。【００８２】
また、本実施の形態１では、半導体素子として、薄膜トランジスタ１について説明したが、本発明はこれに限定されるものではなく、活性層である多結晶ＺｎＯ層の粒界に不純物がドープされているものであれば、ｐｎ接合ダイオード、ショットキーダイオード、バイポーラトランジスタ、ショットキー障壁電界効果トランジスタ、接合型電界効果トランジスタ等にも本発明が適用可能である。【００８３】
〔実施の形態２〕
本発明の別の実施形態について、図４および図５に基づいて説明すれば、以下の通りである。なお、説明の便宜上、実施の形態１で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。【００８４】
本実施形態にかかる表示装置１０は、アクティブマトリクス型の液晶表示装置である。その構成としては、図４に示すように、画素アレイ３１と、ソースドライバ３２と、ゲートドライバ３３と、制御回路３４と、電源回路３５とを備えている。【００８５】
画素アレイ３１、ソースドライバ３２およびゲートドライバ３３は、基板３６上に形成されている。基板３６は、ガラスのような絶縁性かつ透光性を有する材料により形成されている。画素アレイ３１は、ソースラインＳＬ…と、ゲートラインＧＬ…と、画素３７…とを有している。【００８６】
画素アレイ３１においては、多数のゲートラインＧＬｊ，ＧＬｊ＋１…と多数のソースラインＳＬｉ，ＳＬｉ＋１…とが交差する状態で配されており、隣接する２本のゲートラインＧＬ，ＧＬと隣接する２本のソースラインＳＬ，ＳＬとで包囲された部分に画素（図４中、ＰＩＸにて示す）３７が設けられている。このように、画素３７…は、画素アレイ３１内でマトリクス状に配列されており、１列当たりに１本のソースラインＳＬが割り当てられ、１行当たりに１本のゲートラインＧＬが割り当てられている。【００８７】
液晶ディスプレイの場合、各画素３７は、図５に示すように、スイッチング素子であるトランジスタＴと、液晶容量ＣＬを有する画素容量ＣＰとによって構成されている。一般に、アクティブマトリクス型液晶ディスプレイにおける画素容量ＣＰは、表示を安定させるために、液晶容量ＣＬと並行に付加された補助容量ＣＳを有している。補助容量ＣＳは、液晶容量ＣＬやトランジスタＴのリーク電流、トランジスタＴのゲート・ソース間容量、画素電極・信号線間容量等の寄生容量による画素電位の変動、液晶容量ＣＬの表示データ依存性等の影響を最小限に抑えるために必要となる。【００８８】
トランジスタＴのゲートは、ゲートラインＧＬｊに接続されている。また、液晶容量ＣＬおよび補助容量ＣＳの一方の電極は、トランジスタＴのドレインおよびソースを介してソースラインＳＬｊに接続されている。ドレインに接続される液晶容量ＣＬの電極は、画素電極３７ａを形成している。液晶容量ＣＬの他方の電極は、液晶セルを挟んで対向電極に接続され、補助容量ＣＳの他方の電極は、全画素に共通の図示しない共通電極線（Cs on Common構造の場合）、または隣接するゲートラインＧＬ（Cs on Gate構造の場合）に接続されている。【００８９】
多数のゲートラインＧＬｊ，ＧＬｊ＋１…は、ゲートドライバ３３に接続され、多数のデータ信号線ＳＬｉ，ＳＬｉ＋１…は、ソースドライバ３２に接続されている。また、ゲートドライバ３３およびソースドライバ３２は、それぞれ異なる電源電圧ＶＧＨ，ＶＧＬと電源電圧ＶＳＨ，ＶＳＬとにより駆動されている。【００９０】
ソースドライバ３２は、制御回路３４により与えられた画像信号ＤＡＴを制御回路３４からの同期信号ＣＫＳおよびスタートパルスＳＰＳに基づいてサンプリングして各列の画素に接続されたソースラインＳＬｉ，ＳＬｉ＋１…に出力するようになっている。ゲートドライバ３３は、制御回路３４からの同期信号ＣＫＧ・ＧＰＳおよびスタートパルスＳＰＧに基づいて各行の画素３７…に接続されたゲートラインＧＬｊ，ＧＬｊ＋１…に与えるゲート信号を発生するようになっている。【００９１】
電源回路３５は、電源電圧ＶＳＨ，ＶＳＬ，ＶＧＨ，ＶＧＬ、接地電位ＣＯＭおよび電圧ＶＢＢを発生する回路である。電源電圧ＶＳＨ，ＶＳＬは、それぞれレベルの異なる電圧であり、ソースドライバ３２に与えられる。電源電圧ＶＧＨ，ＶＧＬは、それぞれレベルの異なる電圧であり、ゲートドライバ３３に与えられる。接地電位ＣＯＭは、基板３６に設けられる図示しない共通電極線に与えられる。【００９２】
トランジスタＴは、ゲートドライバ３３からゲートラインＧＬｊを介して与えられるゲート信号によってＯＮすると、ソースドライバ３２からソースラインＳＬｉ＋１を介して与えられる画像信号を画素３７（画素電極３７ａ）に書き込む。また、トランジスタＴは、実施の形態１で説明した薄膜トランジスタ１（図１を参照）である。薄膜トランジスタ１は、電界効果移動度やサブスレッショルド係数 Ｓ値が改善されていることから、上記のような液晶表示装置に適用する場合、その表示性能を向上させることが可能である。したがって、薄膜トランジスタ１は、画素３７を駆動するトランジスタＴとして好適に用いることができる。【００９３】
また、ソースドライバ３２およびゲートドライバ３３を構成する回路素子のうち、トランジスタで構成される回路において、各トランジスタとして薄膜トランジスタ１を用いることができる。【００９４】
さらに、画素３７のトランジスタＴと駆動回路のトランジスタとを同じ薄膜トランジスタ１で構成することによって、これらのトランジスタを同一の基板３６上に同じプロセスを用いて同時に作製することが可能になる。それゆえ、マトリクス表示装置の製造工程が削減されるので、マトリクス表示装置の低コスト化を図ることができる。【００９５】
このように、上記薄膜トランジスタ１は電界効果移動度やサブスレッショルド係数 Ｓ値が改善されているため、高速駆動の液晶表示素子や有機ＥＬ表示素子などのアクティブマトリクス素子として適用することで、その表示性能を向上させることが可能である。【００９６】
また、本実施形態２では、電子デバイスとしてアクティブマトリクス型の液晶表示装置について例示したが、他の表示装置、例えば有機ＥＬ表示装置やフレキシブル表示装置についても、同様に薄膜トランジスタ１をスイッチング素子として用いていれば、本発明にかかる電子デバイスに含まれる。【００９７】
さらに、本発明にかかる半導体素子が適用可能な表示装置以外の電子デバイスとしては、薄膜トランジスタ１をイメージ読み出し用のスイッチング素子として用いた、ライン型イメージスキャナ、マトリクス型イメージスキャナ、Ｘ線イメージセンサ等が挙げられる。このようなスキャナやセンサでは、電荷蓄積容量に蓄積された電荷を読み出すために画素電極とソースラインとの間に接続されたスイッチング素子をゲートラインに付与されたゲート電圧（走査信号）でＯＮする。図４に示す液晶表示装置の画素３７における液晶容量ＣＬおよび補助容量ＣＳを電荷蓄積容量に置き換えることにより、トランジスタＴをスイッチング素子として備えるスキャナやセンサにおける画像信号を読み出す部分を構成することができる。この構成では、ソースドライバ３２が、画素から読み出された画像信号の入力回路に置き換えられる。また、ライン型のスキャナでは画素を１ライン分用いればよい。【００９８】
なお本発明は、以上説示した各構成に限定されるものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【実施例】
【００９９】
本発明について、実施例および比較例、並びに図６〜図８に基づいてより具体的に説明するが、本発明はこれに限定されるものではない。当業者は本発明の範囲を逸脱することなく、種々の変更、修正、および改変を行うことができる。なお、以下の実施例および比較例におけるＩｄ−Ｖｇ特性およびそのときの電界効果移動度のＶｇ依存性、並びにＴＦＴ特性（電界効果移動度、サブスレッショルド係数 Ｓ値）は、次のようにして評価した。【０１００】
〔Ｉｄ−Ｖｇ特性およびそのときの電界効果移動度のＶｇ依存性、並びにＴＦＴ特性（電界効果移動度、サブスレッショルド係数 Ｓ値）〕
トランジスタのドレイン電流特性は、以下の数式（１）で表される。【０１０１】
【数１】
2008126729.tif 000003
【０１０２】
上記数式（１）を電界効果移動度で表現する数式に変形すると、以下の数式（２）となる。【０１０３】
【数２】
2008126729.tif 000004
【０１０４】
すなわち、電界効果移動度は、ドレイン電流の差分の１／２乗とゲート電圧の差分の比により表現することができる。【０１０５】
本実施例および比較例において、トランジスタの伝達特性（Ｉｄ−Ｖｇ特性）は、ソース電圧を接地電位、ドレイン電圧を１０Ｖに固定し、ゲート電圧を−４０Ｖから＋４０Ｖまで掃引したときのドレイン電流を測定することによって評価した。【０１０６】
また、このときの測定データ（Ｉｄ−Ｖｇ特性）における各測定点のＩｄの差分、およびＶｇの差分を求めることによって、電界効果移動度のＶｇ特性を評価した。【０１０７】
また、サブスレッショルド係数 Ｓ値は、以下の数式（３）で表される。【０１０８】
【数３】
2008126729.tif 000005
【０１０９】
すなわち、サブスレッショルド係数 Ｓ値は、１桁のドレイン電流の変化に必要なゲート電圧と定義される。図７（ａ）および図８（ａ）に示すように、Ｉｄを片対数、Ｖｇを線形で表した片対数プロットにおいて、傾きがサブスレッショルド係数Ｓ値を表す。本明細書では、Ｉｄの立ち上がり領域の傾きをサブスレッショルド係数Ｓ値とした。【０１１０】
〔実施例１：活性層への不純物ドーピング条件の検討〕
本発明にかかる半導体素子は、多結晶ＺｎＯ膜に不純物をドープした活性層を備える。したがって、その製造にあたっては、多結晶ＺｎＯ膜に上記不純物をドープすることになる。その際、被ドープ体である多結晶ＺｎＯ膜のＺｎＯが溶解しない条件で、上記不純物の多結晶ＺｎＯ膜へのドーピングを行う必要がある。そこで、本実施例では、多結晶ＺｎＯ膜に硫黄をＣＢＤ法によりドーピングし、粒界にＺｎＳを形成させる場合のドーピング条件について検討した。ＣＢＤ法の溶液系には、ＺｎＳＯ４・７Ｈ２Ｏ（Ｚｎ前駆体）、ＳＣ（ＮＨ２）２（硫黄の前駆体）、およびアンモニア水溶液（錯化剤）を含有するＺｎＳ（硫化亜鉛）膜形成用溶液系を用いた。【０１１１】
図６に、Ｚｎ２＋濃度ｐ（［Ｚｎ２＋］）と溶液のｐＨとの関係を示す。図６では、ＺｎＳＯ４・７Ｈ２Ｏのモル濃度を０．０２５ｍｏｌ／ｌ、ＳＣ(ＮＨ２)２のモル濃度を０．０３５ｍｏｌ／ｌとした。また、図６において、直線ＡはＺｎ２＋＋２ＯＨ−⇔Ｚｎ(ＯＨ)２を示し、直線ＢはＺｎ２＋＋４ＮＨ３⇔［Ｚｎ(ＮＨ３)４］２＋を示している。この両直線（直線Ａおよび直線Ｂ）で囲まれた領域Ｃでは溶液中にＺｎ(ＯＨ)２、および［Ｚｎ(ＮＨ３)４］２＋が存在する。したがって、溶液組成が図６の領域Ｃの状態であれば、多結晶ＺｎＯ膜に硫黄をドープしている間に、ＺｎＯが溶解することを防ぐことできる。【０１１２】
そこで、上記溶液系において、ＺｎＳＯ４・７Ｈ２ＯおよびＳＣ(ＮＨ２)２のモル濃度を、それぞれ、０．０２５ｍｏｌ／ｌ、および０．０３５ｍｏｌ／ｌに固定した場合、錯化剤として添加するアンモニアの濃度について検討した。【０１１３】
上記溶液系におけるアンモニア濃度を、０．１、０．３、および１．５ｍｏｌ／ｌとしたところ、それぞれの溶液系のｐＨは、６．５、８．４、１１．２であった。図６に示すように、ＮＨ３のモル濃度が１．５ｍｏｌ／ｌであった溶液のｐＨは１１．２であり、図６中の領域Ｃから外れていた。また、この条件で、実際に多結晶ＺｎＯ膜の硫黄ドーピングを行ったところ、ＺｎＯの溶解が起こり、上記多結晶ＺｎＯ膜に対して硫黄ドーピングを行うことができなかった。一方、ＮＨ３のモル濃度が０．１および０．３ｍｏｌ／ｌの溶液系では、ｐＨはそれぞれ６．５、および８．４であり、いずれも図６中の領域Ｃに含まれていた。また、これらの条件で実際に多結晶ＺｎＯ膜の硫黄ドーピングを行ったところ、ＺｎＯの溶解は見られず、溶液中に３０分間浸漬することにより、多結晶ＺｎＯ膜に対して硫黄ドーピングを行うことができた。以上の結果から、図６に基づいて、活性層に不純物をドープする溶液系の組成を決定できることが分かった。【０１１４】
〔実施例２〜５：薄膜トランジスタの製造〕
無アルカリガラス基板（絶縁性基板）に、Ｔａを３００ｎｍ程度の厚さでスパッタリングによって積層し、ゲート電極を形成した。上記ゲート電極上に、フォトリソグラフィ工程にて所定の形状のレジストパターンを作製した。次に、このレジストパターンを用いて、ＣＦ４＋Ｏ２ガスによってドライエッチングを施し、その形状にパターニングされたゲート電極３およびこれに接続されるゲート配線（図示せず）を形成した。【０１１５】
次に、Ａｌ２Ｏ３をパルスレーザー堆積法によって５００ｎｍ程度積層し、ゲート絶縁層を形成した。Ａｌ２Ｏ３薄膜の成膜時の基板温度は３００℃、成膜雰囲気は減圧の酸素雰囲気、レーザーパワーは３．０Ｊ／ｃｍ２、繰り返し周波数は１０Ｈｚとした。【０１１６】
Ａｌ２Ｏ３を堆積後、連続して、多結晶状態のＺｎＯをパルスレーザー堆積法により積層した。多結晶状態のＺｎＯの堆積条件は、基板温度を３００℃、成膜雰囲気を減圧の酸素と一酸化窒素との混合雰囲気、レーザーパワーを１．１Ｊ／ｃｍ２、繰り返し周波数を１０Ｈｚとした。また、各実施例において、上記多結晶ＺｎＯ膜の膜厚は、表１に示すとおりとした。【０１１７】
【表１】
2008126729.tif 000006
【０１１８】
この後、溶液中にて多結晶ＺｎＯ膜中に、硫黄をドープした。効果的に硫黄をドープするために、硫黄を溶液中にイオンとして導出することができるＣＢＤ法を用いた。溶液系は一般的なＺｎＳ（硫化亜鉛）膜形成用溶液系をベースとした。具体的には、多結晶ＺｎＯ膜からＺｎが溶出することを抑制するために、Ｚｎ前駆体として０．０２５ｍｏｌ／ｌのＺｎＳＯ４・７Ｈ２Ｏを、硫黄の前駆体として０．０３５ｍｏｌ／ｌのＳＣ(ＮＨ２)２を、錯体形成によりＺｎ(ＯＨ)２生成を抑制するために錯化剤としてＮＨ３を含有する溶液系を用いた。なお、各実施例におけるＮＨ３濃度および浸漬時間は、表１に示すとおりとした。【０１１９】
この後、硫黄がドープされた多結晶ＺｎＯ膜に対して、フォトリソグラフィ工程にて所定の形状にレジストパターンを形成した。このレジストパターンを用いて、硝酸、酢酸等によるウェットエッチングを行うことにより、所望の形状の半導体層を形成した。【０１２０】
続いて、スパッタリング法によりＡｌを２００ｎｍ程度成膜した。そして、そのＡｌの層をフォトリソグラフィおよびＣｌ２ガスを用いてドライエッチングによりパターニングし、ソース電極およびドレイン電極を形成した。【０１２１】
さらに、パルスレーザー堆積法によりＡｌ２Ｏ３を２００ｎｍ程度成膜した。そのＡｌ２Ｏ３層を、フォトリソグラフィにより作製した所定のレジストパターンを用いて、イオンミリング等により不要部のＡｌ２Ｏ３を除去し、保護層を形成した。これにより、薄膜トランジスタを得た。こうして製造された薄膜トランジスタについて、Ｉｄ−Ｖｇ特性およびそのときの電界効果移動度のＶｇ依存性、並びにＴＦＴ特性（電界効果移動度、サブスレッショルド係数 Ｓ値）を、上記の方法に従い、評価した。その結果を、図７（ａ）および図７（ｂ）、図８（ａ）および図８（ｂ）、並びに表１に示す。なお、図７（ａ）および図８（ａ）は、薄膜トランジスタのＩｄ−Ｖｇ特性を示す。図７（ｂ）および図８（ｂ）は、そのときの電界効果移動度のＶｇ依存性を示す。また、図７（ａ）および図７（ｂ）のグラフにおいて、０．１は実施例２の薄膜トランジスタの結果を、０．３は実施例３の薄膜トランジスタの結果を示す。図８（ａ）および図８（ｂ）において、６０は実施例４の薄膜トランジスタの結果、３０は実施例５の薄膜トランジスタの結果を示す。【０１２２】
〔実施例６〕
多結晶ＺｎＯ膜の形成を無電解めっき法により行ったことを除いて、実施例２と同一の方法で、薄膜トランジスタを製造した。【０１２３】
無電解めっき法による多結晶ＺｎＯ膜の形成は、以下の手順で行った。Ｚｎの前駆物質となるモル濃度０．５ｍｏｌ／ｌの硝酸亜鉛水溶液に、モル濃度０．０１ｍｏｌ／ｌの還元剤となるジメチルアミンボラン（ＤＭＡＢ）を加え、溶液の温度を５０℃、８分間で、５０ｎｍ形成した。この後、実施例２と同一の方法で、硫黄ドープ処理を行い、薄膜トランジスタを製造した。こうして製造された薄膜トランジスタについて、Ｉｄ−Ｖｇ特性およびそのときの電界効果移動度のＶｇ依存性を評価した。その結果、実施例２と同様、ＴＦＴ特性の改善が見られた。【０１２４】
〔比較例１〕
硫黄ドープ処理を行わないことを除いて、実施例２と同一の方法で、薄膜トランジスタを製造した。こうして製造された薄膜トランジスタについて、Ｉｄ−Ｖｇ特性およびそのときの電界効果移動度のＶｇ依存性を評価した。その結果を図７（ａ）および図７（ｂ）に示す。なお、図７（ａ）および図７（ｂ）のグラフでは、無処理と記載している。【０１２５】
〔比較例２〕
硫黄ドープ処理を行わないことを除いて、実施例４と同一の方法で、薄膜トランジスタを製造した。こうして製造された薄膜トランジスタについて、Ｉｄ−Ｖｇ特性およびそのときの電界効果移動度のＶｇ依存性を評価した。その結果を図８（ａ）および図８（ｂ）に示す。なお、図８（ａ）および図８（ｂ）のグラフでは、無処理と記載している。【０１２６】
実施例２および３と比較例１との比較（図７（ａ）および図７（ｂ）、並びに表１を参照）から明らかなように、硫黄ドープ処理を行うことにより、電界効果移動度、およびサブスレッショルド係数 Ｓ値がともに改善された。つまり、溶液法による硫黄ドープがＴＦＴ特性の改善に有効であることが分かった。【０１２７】
また、実施例２と実施例５との比較から明らかなように、多結晶ＺｎＯ膜の膜厚を薄くすることにより、電界効果移動度、およびサブスレッショルド係数 Ｓ値がより改善された。つまり、多結晶ＺｎＯ膜を薄膜化することにより、ＴＦＴ特性をより改善できることが分かった。これは、多結晶ＺｎＯ膜の膜厚を薄くしたことで、硫黄が多結晶ＺｎＯ膜に、より効果的に取り込まれたためと考えられる。【０１２８】
なお本発明は、以上説示した各構成に限定されるものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、異なる実施形態や実施例にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態や実施例についても本発明の技術的範囲に含まれる。
【産業上の利用の可能性】
【０１２９】
以上のように、本発明では、活性層の粒界部分は、結晶部分よりも、特定の不純物を多く含んでいるため、活性層の粒界が半導体素子の動作に及ぼす影響を低減し、ＴＦＴ特性を改善することができる。そのため、本発明は、薄膜トランジスタや、ｐｎ接合ダイオード、ショットキーダイオード、バイポーラトランジスタ、ショットキー障壁電界効果トランジスタ、接合型電界効果トランジスタ等の半導体素子および各種半導体装置に利用することができるだけではなく、アクティブマトリクス型の液晶表示装置や、有機ＥＬ表示装置やフレキシブル表示装置等の各種表示装置、および半導体素子や半導体装置を備える各種電子デバイスに広く応用することができる。
【図１】
2008126729.tif 000007
【図２】
2008126729.tif 000008
【図３】
2008126729.tif 000009
【図４】
2008126729.tif 000010
【図５】
2008126729.tif 000011
【図６】
2008126729.tif 000012
【図７（ａ）】
2008126729.tif 000013
【図７（ｂ）】
2008126729.tif 000014
【図８（ａ）】
2008126729.tif 000015
【図８（ｂ）】
2008126729.tif 000016
【図９】
2008126729.tif 000017
【国際調査報告】
2008126729.tif 000018
2008126729.tif 000019
2008126729.tif 000020
2008126729.tif 000021