(57)【要約】  複数の画素を有する表示パネルと、入力映像信号及び同期信号を受け取り前記表示パネルに画像を表示させる表示制御回路とを備える表示装置において、前記入力映像信号の１水平走査期間を１Ｈとしたとき、前記表示制御回路は、１垂直走査期間（１フレーム）を第１期間及び第２期間（調整期間）から構成するとともに、前記各期間における表示パネルの１水平走査期間を、前記第１期間では前記１Ｈと等しいＨｏとし、前記第２期間では前記１Ｈと異なる長さの期間Ｈｎとするように制御する。
2008038727.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有する表示パネルと、入力映像信号および同期信号を受け取り前記表示パネルに画像を表示させる表示制御回路とを備え、
前記表示制御回路は、前記入力映像信号の１水平走査期間を１Ｈとし、前記入力映像信号の１垂直走査期間をＶ−Ｔｏｔａｌとするとき、前記表示パネルの１水平走査期間が１Ｈと等しい１Ｈｏである第１期間と、１Ｈと異なる１Ｈｎである第２期間とによって、垂直走査期間Ｖ−Ｔｏｔａｌを構成することができる、表示装置。
【請求項２】
複数の画素を有する表示パネルと、入力映像信号および同期信号を受け取り前記表示パネルに画像を表示させる表示制御回路とを備え、
前記表示制御回路は、前記表示パネルへの画像データ書き込みのための標準水平走査期間を１Ｈとし、書き込みの１垂直走査期間をＶ−Ｔｏｔａｌとするとき、前記表示パネルの１水平走査期間が１Ｈと等しい１Ｈｏである第１期間と、１Ｈと異なる１Ｈｎである第２期間とによって、垂直走査期間Ｖ−Ｔｏｔａｌを構成することができる、表示装置。
【請求項３】
Ｖ−ｔｏｔａｌが有効表示期間Ｖ−Ｄｉｓｐと垂直帰線期間Ｖ−Ｂｌａｎｋとの和で表され、前記第２期間は前記垂直帰線期間Ｖ−Ｂｌａｎｋ内に形成される、請求項１または２に記載の表示装置。
【請求項４】
前記第２期間は連続する複数の水平走査期間で構成されている、請求項１から３のいずれかに記載の表示装置。
【請求項５】
前記第２期間は１Ｈｎの整数倍である、請求項１から４のいずれかに記載の表示装置。
【請求項６】
前記複数の画素のそれぞれは、液晶層と前記液晶層に電圧を印加する複数の電極とを有し、行および列を有するマトリクス状に配列されており、
前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧を印加することができる第１副画素および第２副画素であって、
前記第１副画素および前記第２副画素のそれぞれに対応して設けられた２つのスイッチング素子を有し、
前記第１副画素および前記第２副画素のそれぞれは、
対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、
前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量と、
を有し、
前記対向電極は、前記第１副画素および前記第２副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記第１副画素と前記第２副画素とで電気的に独立であって、
前記補助容量対向電極に補助容量配線を介して供給される補助容量対向電圧は、Ｖ−Ｔｏｔａｌ内の前記第１期間においてはＨｏの整数倍の周期で振動し、前記第２期間においてはＨｎの整数倍の周期で振動する、請求項１から５のいずれかに記載の表示装置。
【請求項７】
垂直走査期間Ｖ−Ｔｏｔａｌが有効表示期間Ｖ−Ｄｉｓｐと垂直帰線期間Ｖ−Ｂｌａｎｋとの和で表され、且つ、Ｖ−Ｔｏｔａｌ＝ｍ×Ｈ、Ｖ−Ｄｉｓｐ＝ｍ0×Ｈで表されるとき、
Ｖ−Ｄｉｓｐ＝ｍ0×Ｈｏ、Ｖ−Ｂｌａｎｋ＝ｍ1×Ｈｏ＋ｍ2×Ｈｎ、且つ、ｍ2×Ｈｎが前記補助容量対向電圧の前記第２期間における周期の整数倍である、請求項６に記載の表示装置。
【請求項８】
（ｍ0＋ｍ1）×Ｈｏは、前記第１期間における前記補助容量対向電圧の周期の整数倍または半整数倍である、請求項６または７に記載の表示装置。
【請求項９】
互いに電気的に独立な複数の補助容量幹線を更に有し、前記複数の補助容量幹線のそれぞれは、前記複数の画素の前記第１副画素および前記第２副画素が有する前記補助容量対向電極のいずれかに前記補助容量配線を介して電気的に接続されており、
前記複数の補助容量幹線の内で電気的に独立な補助容量幹線はＬ本（Ｌは偶数）の補助容量幹線であって、
前記複数の補助容量幹線のそれぞれが前記補助容量配線に供給する前記補助容量対向電圧は、前記第１期間においてはＨｏのＫ×Ｌ倍または２×Ｋ×Ｌ倍（Ｋは正の整数であって、Ｋ×Ｌまたは２×Ｋ×Ｌは４以上）で振動し、前記第２期間においては、ＨｎのＫ×Ｌ倍または２×Ｋ×Ｌ倍で振動する、請求項６から８のいずれかに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、高精細、薄型、軽量および低消費電力等の優れた特長を有する平面表示装置であり、近年、表示性能の向上、生産能力の向上および他の表示装置に対する価格競争力の向上に伴い、市場規模が急速に拡大している。【０００３】
特に、インプレイン・スイッチング・モード（ＩＰＳモード、特許文献１参照）およびマルチドメイン・バーティカル・アラインド・モード（ＭＶＡモード、特許文献２参照）は、表示面を斜め方向から観測した場合に表示コントラスト比が著しく低下する、あるいは表示階調が反転する、などの問題は起こらない広視野角モードの液晶表示装置として、液晶テレビに用いられている。【０００４】
液晶表示装置の表示品位の改善が進む状況下において、今日では視野角特性の問題点として、正面観測時のγ特性と斜め観測時のγ特性が異なる点、すなわちγ特性の視野角依存性の問題が新たに顕在化してきた。ここで、γ特性とは表示輝度の階調依存性であり、γ特性が正面方向と斜め方向で異なるということは、階調表示状態が観測方向によって異なることとなるため、写真等の画像を表示する場合や、またＴＶ放送等を表示する場合に特に問題となる。【０００５】
このγ特性の視野角依存性は、ＩＰＳモードよりもＭＶＡモードにおいて顕著である。一方、ＩＰＳモードは、ＭＶＡモードに比べて正面観測時のコントラスト比の高いパネルを生産性良く製造することが難しい。これらの点から、特にＭＶＡモードの液晶表示装置におけるγ特性の視野角依存性を改善することが望まれる。【０００６】
そこで本出願人は、特許文献３に、１つの画素を明るさの異なる複数の副画素に分割することによりγ特性の視野角依存性、とりわけ白浮特性を改善することができる液晶表示装置および駆動方法を開示している。本明細書においてこのような表示あるいは駆動を面積階調表示、面積階調駆動、マルチ画素表示またはマルチ画素駆動などと呼ぶことがある。【０００７】
特許文献３には、１つの画素（Ｐ）内の複数の副画素（ＳＰ）ごとに補助容量（Ｃｓ）を設け、補助容量を構成する補助容量対向電極（ＣＳバスラインに接続されている）を副画素ごとに電気的に独立とし、補助容量対向電極に供給する電圧（補助容量対向電圧という。）を変化させることによって、容量分割を利用して、複数の副画素の液晶層に印加される実効電圧を異ならせる液晶表示装置が開示されている。【０００８】
図１８を参照しながら、特許文献３に記載されている液晶表示装置２００の画素分割構造を説明する。ここでは、スイッチング素子としてＴＦＴを有する液晶表示装置を例示する。【０００９】
画素１０は、副画素１０ａ、１０ｂに分割されており、副画素１０ａ、１０ｂは、それぞれＴＦＴ１６ａ、ＴＦＴ１６ｂ、および補助容量（ＣＳ）２２ａ、２２ｂが接続されている。ＴＦＴ１６ａおよびＴＦＴ１６ｂのゲ−ト電極は走査線１２に接続され、ソース電極は共通の（同一の）信号線１４に接続されている。補助容量２２ａ、２２ｂは、それぞれ補助容量配線（ＣＳバスライン）２４ａおよび補助容量配線２４ｂに接続されている。補助容量２２ａおよび２２ｂは、それぞれ副画素電極１８ａおよび１８ｂに電気的に接続された補助容量電極と、補助容量配線２４ａおよび２４ｂに電気的に接続された補助容量対向電極と、これらの間に設けられた絶縁層（不図示）によって形成されている。補助容量２２ａおよび２２ｂの補助容量対向電極は互いに独立しており、それぞれ補助容量配線２４ａおよび２４ｂから互いに異なる補助容量対向電圧が供給され得る構造を有している。【００１０】
次に、液晶表示装置２００の２つの副画素１０ａおよび１０ｂの液晶層に互いに異なる実効電圧を印加することができる原理について図を用いて説明する。【００１１】
図１９に、液晶表示装置２００の１画素分の等価回路を模式的に示す。電気的な等価回路において、それぞれの副画素１０ａおよび１０ｂの液晶層を液晶層１３ａおよび１３ｂとして表している。また、副画素電極１８ａおよび１８ｂと、液晶層１３ａおよび１３ｂと、対向電極１７（副画素１０ａおよび１０ｂに対して共通）によって形成される液晶容量をＣｌｃａ、Ｃｌｃｂとする。【００１２】
液晶容量ＣｌｃａおよびＣｌｃｂの静電容量値は同一の値ＣＬＣ（Ｖ）とする。ＣＬＣ（Ｖ）の値は、副画素１０ａ、１０ｂの液晶層に印加される実効電圧（Ｖ）に依存する。また、各副画素１０ａおよび１０ｂの液晶容量にそれぞれ独立に接続されている補助容量２２ａおよび２２ｂをＣｃｓａ、Ｃｃｓｂとし、これの静電容量値は同一の値ＣＣＳとする。【００１３】
副画素１０ａの液晶容量Ｃｌｃａと補助容量Ｃｃｓａの一方の電極は副画素１０ａを駆動するために設けたＴＦＴ１６ａのドレイン電極に接続されており、液晶容量Ｃｌｃａの他方の電極は対向電極に接続され、補助容量Ｃｃｓａの他方の電極は補助容量配線２４ａに接続されている。副画素１０ｂの液晶容量Ｃｌｃｂと補助容量Ｃｃｓｂの一方の電極は副画素１０ｂを駆動するために設けたＴＦＴ１６ｂのドレイン電極に接続されており、液晶容量Ｃｌｃｂの他方の電極は対向電極に接続され、補助容量Ｃｃｓｂの他方の電極は補助容量配線２４ｂに接続されている。ＴＦＴ１６ａおよびＴＦＴ１６ｂのゲート電極はいずれも走査線１２に接続されており、ソース電極はいずれも信号線１４に接続されている。【００１４】
図２０（ａ）〜（ｆ）に液晶表示装置２００を駆動する際の各電圧のタイミングを模式的に示す。【００１５】
図２０（ａ）は、信号線１４の電圧波形Ｖｓ、図２０（ｂ）は補助容量配線２４ａの電圧波形Ｖｃｓａ、図２０（ｃ）は補助容量配線２４ｂの電圧波形Ｖｃｓｂ、図２０（ｄ）は走査線１２の電圧波形Ｖｇ、図２０（ｅ）は副画素１０ａの画素電極１８ａの電圧波形Ｖｌｃａ、図２０（ｆ）は、副画素１０ｂの画素電極１８ｂの電圧波形Ｖｌｃｂをそれぞれ示している。また、図中の破線は、対向電極１７の電圧波形ＣＯＭＭＯＮ（Ｖｃｏｍ）を示している。【００１６】
以下、図２０（ａ）〜（ｆ）を用いて図１９の等価回路の動作を説明する。【００１７】
時刻Ｔ１のときＶｇの電圧がＶｇＬからＶｇＨに変化することにより、ＴＦＴ１６ａとＴＦＴ１６ｂが同時に導通状態（オン状態）となり、副画素１０ａ、１０ｂの副画素電極１８ａ、１８ｂに信号線１４の電圧Ｖｓが伝達され、副画素１０ａ、１０ｂに充電される。同様にそれぞれの副画素の補助容量Ｃｓａ、Ｃｓｂにも信号線からの充電がなされる。【００１８】
次に、時刻Ｔ２のとき走査線１２の電圧ＶｇがＶｇＨからＶｇＬに変化することにより、ＴＦＴ１６ａとＴＦＴ１６ｂが同時に非導通状態（ＯＦＦ状態）となり、副画素１０ａ、１０ｂ、補助容量Ｃｓａ、Ｃｓｂは全て信号線１４と電気的に絶縁される。なお、この直後ＴＦＴ１６ａ、ＴＦＴ１６ｂの有する寄生容量等の影響による引き込み現象のために、それぞれの副画素電極の電圧Ｖｌｃａ、Ｖｌｃｂは概ね同一の電圧Ｖｄだけ低下し、
Ｖｌｃａ＝Ｖｓ−Ｖｄ
Ｖｌｃｂ＝Ｖｓ−Ｖｄ
となる。また、このとき、それぞれの補助容量配線の電圧Ｖｃｓａ、Ｖｃｓｂは
Ｖｃｓａ＝Ｖｃｏｍ−Ｖａｄ
Ｖｃｓｂ＝Ｖｃｏｍ＋Ｖａｄ
である。【００１９】
時刻Ｔ３で、補助容量Ｃｓａに接続された補助容量配線２４ａの電圧ＶｃｓａがＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄに変化し、補助容量Ｃｓｂに接続された補助容量配線２４ｂの電圧ＶｃｓｂがＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄに２倍のＶａｄだけ変化する。補助容量配線２４ａおよび２４ｂのこの電圧変化に伴い、それぞれの副画素電極の電圧Ｖｌｃａ、Ｖｌｃｂは
Ｖｌｃａ＝Ｖｓ−Ｖｄ＋２×Ｋｃ×Ｖａｄ
Ｖｌｃｂ＝Ｖｓ−Ｖｄ−２×Ｋｃ×Ｖａｄ
へ変化する。但し、Ｋｃ＝ＣＣＳ／（ＣＬＣ（Ｖ）＋ＣＣＳ）である。×は乗算を表す。【００２０】
時刻Ｔ４では、ＶｃｓａがＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ、ＶｃｓｂがＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ、２倍のＶａｄだけ変化し、Ｖｌｃａ、Ｖｌｃｂもまた、
Ｖｌｃａ＝Ｖｓ−Ｖｄ＋２×Ｋｃ×Ｖａｄ
Ｖｌｃｂ＝Ｖｓ−Ｖｄ−２×Ｋｃ×Ｖａｄ
から、
Ｖｌｃａ＝Ｖｓ−Ｖｄ
Ｖｌｃｂ＝Ｖｓ−Ｖｄ
へ変化する。【００２１】
時刻Ｔ５では、ＶｃｓａがＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ、ＶｃｓｂがＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ、２倍のＶａｄだけ変化し、Ｖｌｃａ、Ｖｌｃｂもまた、
Ｖｌｃａ＝Ｖｓ−Ｖｄ
Ｖｌｃｂ＝Ｖｓ−Ｖｄ
から、
Ｖｌｃａ＝Ｖｓ−Ｖｄ＋２×Ｋｃ×Ｖａｄ
Ｖｌｃｂ＝Ｖｓ−Ｖｄ−２×Ｋｃ×Ｖａｄ
へ変化する。【００２２】
Ｖｃｓａ、Ｖｃｓｂ、Ｖｌｃａ、Ｖｌｃｂは、水平走査期間（水平書き込み時間）１Ｈの整数倍の間隔毎に上記Ｔ４、Ｔ５における変化を交互に繰り返す。従って、それぞれの副画素電極の電圧Ｖｌｃａ、Ｖｌｃｂの実効的な値は、
Ｖｌｃａ＝Ｖｓ−Ｖｄ＋Ｋｃ×Ｖａｄ
Ｖｌｃｂ＝Ｖｓ−Ｖｄ−Ｋｃ×Ｖａｄ
となる。【００２３】
よって、副画素１０ａ、１０ｂの液晶層１３ａおよび１３ｂに印加される実効電圧Ｖ１、Ｖ２は、
Ｖ１＝Ｖｌｃａ−Ｖｃｏｍ
Ｖ２＝Ｖｌｃｂ−Ｖｃｏｍ
すなわち、
Ｖ１＝Ｖｓ−Ｖｄ＋Ｋｃ×Ｖａｄ−Ｖｃｏｍ
Ｖ２＝Ｖｓ−Ｖｄ−Ｋｃ×Ｖａｄ−Ｖｃｏｍ
となる。【００２４】
従って、副画素１０ａおよび１０ｂのそれぞれの液晶層１３ａおよび１３ｂに印加される実効電圧の差ΔＶ１２（＝Ｖ１−Ｖ２）は、ΔＶ１２＝２×Ｋｃ×Ｖａｄ（但し、Ｋｃ＝ＣＣＳ／（ＣＬＣ（Ｖ）＋ＣＣＳ））となり、互いに異なる電圧を印加することができる。【００２５】
図２１にＶ１とＶ２の関係を模式的に示す。図２１からわかるように、液晶表示装置２００では、Ｖ１の値が小さいほどΔＶ１２の値が大きい。このように、Ｖ１の値が小さいほどΔＶ１２の値が大きくなるので、とりわけ白浮特性を改善することができる。【００２６】
また、特許文献３に記載されているマルチ画素構造を高精細または大型の液晶テレビに適用する場合、振動電圧の振動の周期が表示パネルの高精細化あるいは大型化に伴って短くなるため、振動電圧発生のための回路の作製が困難になる（高価になる）、消費電力が増加する、あるいはＣＳバスラインの電気的な負荷インピーダンスによる波形鈍りの影響が大きくなるが、特許文献４に記載されているように、電気的に互いに独立な複数のＣＳ幹線を設け、各ＣＳ幹線に複数のＣＳバスラインを接続することによって、ＣＳバスラインを介して補助容量対向電極に印加する振動電圧の振動の周期を長くすることできる。
【特許文献１】特公昭６３−２１９０７号公報
【特許文献２】特開平１１−２４２２２５号公報
【特許文献３】特開２００４−６２１４６号公報（米国特許第６９５８７９１号明細書）
【特許文献４】ＷＯ２００６／０７０８２９Ａ１
【発明の開示】
【発明が解決しようとする課題】
【００２７】
しかしながら、特許文献４に記載されている構成を採用する場合、ＣＳバスラインに供給する振動電圧（ＣＳ電圧）の周期と垂直走査期間との不整合に起因した表示品位の低下（表示画像に明暗のスジが発生するという問題）が発生しないように、ＣＳ電圧（振動電圧）の波形（位相）を制御する必要があった。特許文献４には、例えば、以下の方法が記載されている。【００２８】
入力映像信号の１垂直走査期間（Ｖ−Ｔｏｔａｌ）の内、表示を行う有効表示期間（Ｖ−Ｄｉｓｐ、有効走査期間ともいう。）内においてはＣＳ電圧の波形を一定の周期ＰAで振動する波形（第１波形）とし、表示を行わない垂直帰線期間（Ｖ−Ｂｌａｎｋ）内においては、連続する２０以下の所定数（典型的には４以下）の垂直走査期間毎にＣＳ電圧の実効値が所定の一定値をとるように設定された波形（第２波形）とする。すなわち、画素にデータを書き込む必要の無い垂直帰線期間におけるＣＳ電圧の波形を調整することによって、有効表示期間のＣＳ電圧の波形を一定にしつつ、連続する所定数の垂直走査期間に亘るＣＳ電圧の実効値を一定としている。なお、有効表示期間とＣＳ電圧が第１波形をとる期間とは必ずしも一致する必要は無く、また、垂直帰線期間とＣＳ電圧が第２波形をとる期間とは必ずしも一致する必要は無い。【００２９】
特許文献４に記載されているＣＳ電圧の波形を制御する方法は、上述のように、垂直帰線期間内に画素にデータを書き込む必要が無いことを前提としている。従って、例えば、液晶表示装置の動画特性を改善するために、有効表示期間に画像データを書き込み、垂直帰線期間に黒データを書き込むという駆動方法（「黒挿入駆動」あるいは「擬似インパルス駆動」という。）を採用すると、垂直帰線期間における黒データの書き込みタイミングとＣＳ電圧の振動波形との位相関係を全ての画素に対して一定とすることが出来ず、画像に明暗の輝度差が生じてしまうことがある。本発明者が見出したこの問題は、後に詳述する。【００３０】
本発明は、上記問題を解決するためになされたものであり、その主な目的は、特許文献３に記載されている面積階調表示技術を垂直帰線期間にデータを書き込む駆動方法にも適用できるようにすることにある。本発明の他の目的は、１垂直走査期間の長さや、垂直帰線期間の長さ、さらには、駆動方法（垂直帰線期間にデータを書き込むか否か）に拘わらず、特許文献３に記載の面積階調表示技術を適用できる、液晶表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【００３１】
本発明の表示装置は、複数の画素を有する表示パネルと、入力映像信号および同期信号を受け取り前記表示パネルに画像を表示させる表示制御回路とを備え、前記表示制御回路は、前記入力映像信号の１水平走査期間を１Ｈとし、前記入力映像信号の１垂直走査期間をＶ−Ｔｏｔａｌとするとき、前記表示パネルの１水平走査期間が１Ｈと等しい１Ｈｏである第１期間と、１Ｈと異なる１Ｈｎである第２期間（「調整期間」ともいう。）とによって、垂直走査期間Ｖ−Ｔｏｔａｌを構成することができることを特徴とする。【００３２】
本発明の他の表示装置は、複数の画素を有する表示パネルと、入力映像信号および同期信号を受け取り前記表示パネルに画像を表示させる表示制御回路とを備え、前記表示制御回路は、前記表示パネルへの画像データ書き込みのための標準水平走査期間を１Ｈとし、書き込みの１垂直走査期間をＶ−Ｔｏｔａｌとするとき、前記表示パネルの１水平走査期間が１Ｈと等しい１Ｈｏである第１期間と、１Ｈと異なる１Ｈｎである第２期間とによって、垂直走査期間Ｖ−Ｔｏｔａｌを構成することができることを特徴とする。【００３３】
ある実施形態において、Ｖ−ｔｏｔａｌが有効表示期間Ｖ−Ｄｉｓｐと垂直帰線期間Ｖ−Ｂｌａｎｋとの和で表され、前記第２期間は前記垂直帰線期間Ｖ−Ｂｌａｎｋ内に形成される。【００３４】
ある実施形態において、前記第２期間は連続する複数の水平走査期間で構成されている。【００３５】
ある実施形態において、前記第２期間は１Ｈｎの整数倍である。【００３６】
ある実施形態において、前記複数の画素のそれぞれは、液晶層と前記液晶層に電圧を印加する複数の電極とを有し、行および列を有するマトリクス状に配列されており、前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧を印加することができる第１副画素および第２副画素であって、前記第１副画素および前記第２副画素のそれぞれに対応して設けられた２つのスイッチング素子を有し、前記第１副画素および前記第２副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量とを有し、前記対向電極は、前記第１副画素および前記第２副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記第１副画素と前記第２副画素とで電気的に独立であって、前記補助容量対向電極に補助容量配線を介して供給される補助容量対向電圧は、Ｖ−Ｔｏｔａｌ内の前記第１期間においてはＨｏの整数倍の周期で振動し、前記第２期間においてはＨｎの整数倍の周期で振動する。【００３７】
ある実施形態において、垂直走査期間Ｖ−Ｔｏｔａｌが有効表示期間Ｖ−Ｄｉｓｐと垂直帰線期間Ｖ−Ｂｌａｎｋとの和で表され、且つ、Ｖ−Ｔｏｔａｌ＝ｍ×Ｈ、Ｖ−Ｄｉｓｐ＝ｍ0×Ｈで表されるとき、Ｖ−Ｄｉｓｐ＝ｍ0×Ｈｏ、Ｖ−Ｂｌａｎｋ＝ｍ1×Ｈｏ＋ｍ2×Ｈｎ、且つ、ｍ2×Ｈｎが前記補助容量対向電圧の前記第２期間における周期の整数倍である。【００３８】
ある実施形態において、（ｍ0＋ｍ1）×Ｈｏは、前記第１期間における前記補助容量対向電圧の周期の整数倍または半整数倍である。【００３９】
ある実施形態において、互いに電気的に独立な複数の補助容量幹線を更に有し、前記複数の補助容量幹線のそれぞれは、前記複数の画素の前記第１副画素および前記第２副画素が有する前記補助容量対向電極のいずれかに前記補助容量配線を介して電気的に接続されており、前記複数の補助容量幹線の内で電気的に独立な補助容量幹線はＬ本（Ｌは偶数）の補助容量幹線であって、前記複数の補助容量幹線のそれぞれが前記補助容量配線に供給する前記補助容量対向電圧は、前記第１期間においてはＨｏのＫ×Ｌ倍または２×Ｋ×Ｌ倍（Ｋは正の整数であって、Ｋ×Ｌまたは２×Ｋ×Ｌは４以上）で振動し、前記第２期間においては、ＨｎのＫ×Ｌ倍または２×Ｋ×Ｌ倍で振動する。
【発明の効果】
【００４０】
本発明の表示装置は、入力映像信号の１水平走査期間を１Ｈとし、入力映像信号の１垂直走査期間をＶ−Ｔｏｔａｌとするとき、表示パネルの１水平走査期間が１Ｈと等しい１Ｈｏである第１期間と、１Ｈと異なる１Ｈｎである第２期間とによって、垂直走査期間Ｖ−Ｔｏｔａｌを構成することができる。従って、本発明によると、特許文献３に記載されている面積階調表示技術を垂直帰線期間にデータを書き込む駆動方法にも適用できるようにすることが可能になる。また、本発明によると、１垂直走査期間の長さや、垂直帰線期間の長さ、さらには、駆動方法（垂直帰線期間にデータを書き込むか否か）に拘わらず、特許文献３に記載の面積階調表示技術を適用できる、液晶表示装置およびその駆動方法を提供することができる。なお、入力映像信号の１水平走査期間に代えて、表示パネルに画像データを書き込むための標準水平走査期間を１Ｈとすることも出来る。本発明は、液晶表示装置に限られず、液晶表示装置と同様に線順次で駆動方法が適用される表示装置に広く適用できる。
【図面の簡単な説明】
【００４１】
【図１】特許文献４に記載の液晶表示装置において、黒挿入駆動を行った場合の問題点を説明するための図であり、垂直走査期間Ｖ−Ｔｏｔａｌ：１１１０Ｈ、有効表示期間Ｖ−Ｄｉｓｐ：１０８０Ｈ、垂直帰線期間Ｖ−Ｂｌａｎｋ：３０Ｈを模式的に示す図である。
【図２】図１に示す液晶表示装置における、ＣＳ電圧波形、ゲートクロック信号ＧＣＫの波形、第１行、第ａ行、第ｂ行、第ｃ行、第ｄ行および第ｅ行（２０画素行ごと）の画素の副画素に印加される電圧波形を示す図である。
【図３】図１に示す液晶表示装置において、第１行、第ａ行、第ｂ行、第ｃ行、第ｄ行および第ｅ行の画素の副画素に印加される、映像書き込み期間の平均電圧および黒書き込み期間の平均電圧を示す図である。
【図４】図１に示す液晶表示装置の液晶の応答波形を模式的に示す図である。
【図５】特許文献４に記載の液晶表示装置において、黒挿入駆動を行った場合の輝度むらが発生する原因を説明するための図であり、垂直走査期間Ｖ−Ｔｏｔａｌ：１１１６Ｈ、有効表示期間Ｖ−Ｄｉｓｐ：１０８０Ｈ、垂直帰線期間Ｖ−Ｂｌａｎｋ：３６Ｈおよび均等処理期間４６Ｈを模式的に示す図である。
【図６】図５に示す液晶表示装置における、ＣＳ電圧波形、ゲートクロック信号ＧＣＫの波形、第１行、第ａ行、第ｂ行、第ｃ行、第ｄ行、第ｅ行および第ｆ行（２０画素行ごと）の画素の副画素に印加される電圧波形を示す図である。
【図７】（ａ）および（ｂ）は、図５に示す液晶表示装置において副画素に印加される、映像書き込み期間の平均電圧および黒書き込み期間の平均電圧を示す図であり、（ａ）は第１行、第ａ行、第ｂ行、および第ｄ行の副画素について、（ｂ）は第ｃ行、第ｅ行および第ｆ行の副画素について、各平均電圧を示している。
【図８】図７に示す液晶表示装置の液晶の応答波形を模式的に示す図であり、入力波形Ａは図７（ａ）に対応し、入力波形Ｂは図７（ｂ）に対応する。
【図９】本発明による実施形態の液晶表示装置において黒挿入駆動を行った場合に輝度むらの発生を防止できることを説明するための図であり、入力映像信号の垂直走査期間Ｖ−Ｔｏｔａｌが１１１６Ｈのときに、表示パネルにおける有効表示期間Ｖ−Ｄｉｓｐを１０８０Ｈ’、垂直帰線期間Ｖ−Ｂｌａｎｋを３０Ｈ’とし、表示パネルにおける１垂直走査期間（１フレーム）を１１１０Ｈ’とした場合を示す。
【図１０】図９に示す液晶表示装置における、ＣＳ電圧波形、ゲートクロック信号ＧＣＫの波形、第１行、第ａ行、第ｂ行、第ｃ行、第ｄ行、第ｅ行および第ｆ行（２０画素行ごと）の画素の副画素に印加される電圧波形を示す図である。
【図１１】図９に示す液晶表示装置において、第１行、第ａ行、第ｂ行、第ｃ行、第ｄ行、第ｅ行および第ｆ行の画素の副画素に印加される、映像書き込み期間の平均電圧および黒書き込み期間の平均電圧を示す図である。
【図１２】図１１に示す液晶表示装置の液晶の応答波形を模式的に示す図である。
【図１３】本発明による実施形態の液晶表示装置における調整期間（第２期間）の付近のＣＳ電圧の波形を示す図であり、調整期間（第２期間）がＣＳ電圧の１周期と等しい場合（好ましい例）を示す。
【図１４】本発明による実施形態の液晶表示装置における調整期間（第２期間）の付近のＣＳ電圧の波形を示す図であり、調整期間（第２期間）がＣＳ電圧の１周期よりも短い場合（好ましくない例）を示す。
【図１５】本発明による実施形態の液晶表示装置１００の構成を模式的に示す図である。
【図１６】図１５に示した液晶表示装置１００のソースドライバ７０が有する出力部の回路構成を模式的に示す図である。
【図１７】液晶表示装置１００におけるＣＳＩ駆動を説明するための図であり、（ａ）はアナログ信号電圧ｄ（ｉ）、（ｂ）は短絡制御信号Ｃｓｈ、（ｃ）はソースバスラインの電位Ｓ（ｉ）、（ｄ）および（ｅ）は画像データ書き込みパルスＰｗと黒電圧印加パルスＰｂとを含む走査信号電圧Ｇ（ｊ）およびＧ（ｊ＋１）、（ｆ）は画素（副画素）に印加される電圧の波形をそれぞれ示している。
【図１８】特許文献３に記載されている液晶表示装置２００の画素分割構造を模式的に示す図である。
【図１９】液晶表示装置２００の画素構造に対応した電気的な等価回路を示す図である。
【図２０】（ａ）〜（ｆ）は、液晶表示装置２００の駆動に用いられる各種の電圧波形を示す図である。
【図２１】液晶表示装置２００における副画素間の液晶層への印加電圧の関係を示す図である。
【符号の説明】
【００４２】
１０  画素
１０ａ、１０ｂ  副画素
１２  走査線（ゲートバスライン）
１４ａ、１４ｂ  信号線（ソースバスライン）
１６ａ、１６ｂ  ＴＦＴ
１８ａ、１８ｂ  副画素電極
５０  表示部
６０  表示制御回路
７０  ソースドライバ
８０  ゲートドライバ
９０  ＣＳ電圧制御回路
１００、２００  液晶表示装置
【発明を実施するための最良の形態】
【００４３】
以下、図面を参照しながら本発明による実施形態の液晶表示装置およびその駆動方法を説明する。なお、本発明による実施形態の液晶表示装置の画素は上述した特許文献３に記載されている画素と同様の構造を有しており、補助容量配線（ＣＳバスライン）の接続形態は特許文献４に記載されているもの何れであってもよい。特許文献３および４の開示内容の全てを参考のために本明細書に援用する。【００４４】
まず、図１〜４および図５〜８を参照して、特許文献４に記載されている液晶表示装置およびその駆動方法の問題点を説明する。ここでは、液晶表示装置の動画特性を改善するために、有効表示期間に画像データを書き込み、垂直帰線期間に黒データを書き込む駆動方法を採用すると、垂直帰線期間における黒データの書き込みタイミングとＣＳ電圧の振動波形との位相関係を全ての画素に対して一定とすることが出来ず、画像に明暗の輝度差が生じてしまうという問題を説明する。【００４５】
この問題は、データ書き込みのタイミングとＣＳ電圧の振動波形との位相関係の不整合に起因しており、垂直走査期間の長さとＣＳ電圧の振動波形との関係についてまず説明する。【００４６】
ここで、「垂直走査期間（Ｖ−Ｔｏｔａｌ）」とは、表示信号電圧を書き込むためにある走査線が選択され、次の表示信号電圧を書き込むためにその走査線が選択されるまでの期間と定義することにする。また、ノンインターレース駆動用の入力映像信号の場合の１フレーム期間およびインターレース駆動用の入力映像信号の１フィールド期間を「入力映像信号の垂直走査期間（Ｖ−Ｔｏｔａｌ）」と呼ぶ。通常、液晶表示装置における１垂直走査期間は、入力映像信号の１垂直走査期間に対応する。以下では、簡単のために、１垂直走査期間＝１フレーム期間とし、液晶表示パネルの１垂直走査期間が入力映像信号の１垂直走査期間に対応する場合について説明する。但し、本発明はこれに限られず、例えば、入力映像信号の１垂直走査期間（例えば１／６０ｓｅｃ）に対して、液晶表示パネルの２垂直走査期間（２×１／１２０ｓｅｃ）を割り当てる、いわゆる２倍速駆動（垂直走査周波数が１２０Ｈｚ）などにも適用できる。【００４７】
入力映像信号の垂直走査期間（Ｖ−Ｔｏｔａｌ）は、映像を表示する有効表示期間（Ｖ−Ｄｉｓｐ）と、映像を表示しない垂直帰線期間（Ｖ−Ｂｌａｎｋ）とからなっており、映像を表示する有効表示期間は液晶パネルの表示エリア（有効な画素の行数）により決定されるが、垂直帰線期間は信号処理のための期間であるため、必ずしも一定ではなく、例えばテレビ受像機を製造するセットメーカによって異なる。例えば、表示エリアの画素行数が１０８０行である場合、有効表示期間は１０８０×水平走査期間（Ｈ）であり（１０８０Ｈと表記する）一定であるが、垂直帰線期間を３０Ｈとして垂直走査期間（Ｖ−Ｔｏｔａｌ）を１１１０Ｈとする場合もあれば、垂直帰線期間を３６Ｈとして垂直走査期間（Ｖ−Ｔｏｔａｌ）を１１１６Ｈとする場合もある。さらには、１垂直走査期間毎に垂直帰線期間を奇数と偶数とする場合すらある。【００４８】
まず、図１〜図４を参照して、垂直走査期間Ｖ−Ｔｏｔａｌが１１１０Ｈ、有効表示期間Ｖ−Ｄｉｓｐは１０８０Ｈで、垂直帰線期間Ｖ−Ｂｌａｎｋは３０Ｈの場合を示す。１Ｈは１４．９６μｓ（１÷６０÷１１１０と概ね等しい）とした（÷は除算を示す）。【００４９】
図１に示すように、Ｖ−Ｔｏｔａｌの内で、映像書き込みの期間が８２５Ｈで、黒挿入（黒表示）期間が２８５Ｈとする。黒挿入駆動方法の詳細は後述する。図１において均等処理期間４０Ｈとしているのは、特許文献４に記載されているＣＳ電圧の波形を制御する方法において第２波形とする期間であるが、この例では第２波形は必要ない。【００５０】
例えば、１０種類（１０相）のＣＳ電圧（ＣＳ幹線）を備える特許文献４に記載されているＴｙｐｅＩＩの液晶表示パネルにおいて、ＣＳ電圧が２０Ｈの周期ＰAで振動している場合を考える。この場合、Ｖ−Ｔｏｔａｌが１１１０Ｈの場合、Ｖ−Ｔｏｔａｌの値が２０Ｈの半整数倍（５５．５倍）となるので、フレーム毎に書き込み極性が反転するフレーム反転駆動を行う場合、図２の最上段に示したように、複数のフレームに亘ってＣＳ電圧は２０Ｈ周期の連続した矩形波となる。ＣＳ電圧の波形の直下に示す波形は、ゲートクロック信号ＧＣＫの波形であり、この周期が１Ｈに対応する。【００５１】
図２中に、Ｌｉｎｅ＿１、Ｌｉｎｅ＿ａ、Ｌｉｎｅ＿ｂ、Ｌｉｎｅ＿ｃ、Ｌｉｎｅ＿ｄ、Ｌｉｎｅ＿ｅで示す電圧波形は、それぞれ、第１行、第ａ行、第ｂ行、第ｃ行、第ｄ行および第ｅ行（２０画素行ごと）の画素の副画素に印加される電圧波形を示している。また、各副画素に印加される電圧波形の上に示す小さなパルス電圧はハイレベルにされたゲート電圧を示しており、白抜きのパルス電圧が画像データ書き込み用パルス（後述のＰｗに対応する。）で、黒いパルス電圧が黒書き込み用のゲート電圧（後述のＰｂに対応する）を示している。【００５２】
第ａ行に注目すると、まず正極性書き込みのフレームにおいて、画像データ書き込み用のパルスが印加され（ゲート信号がハイレベルにされ）、ソースバスラインを介して画像データ信号が副画素に書き込まれ、副画素に印加される電圧が上昇する。その後、画像データ書き込み用のパルスの印加が終わってから最初のＣＳ電圧の変化（ここでは上昇）に伴って、副画素の印加電圧が上昇した後、ＣＳ電圧に同期して振動する。この副画素は明副画素であり、８２５Ｈの映像書き込みの期間の副画素の平均電圧（Ｖｃｏｍとの差）はＶ１＿ａとなる。画像データ書き込み用のパルスの印加から８２５Ｈ経過後に黒書き込み用のパルスが印加され、黒電圧が副画素に書き込まれ、副画素に印加される電圧が低下する。このとき副画素の充電特性等が理想的であれば、副画素に印加される電圧は黒電圧（Ｖｃｏｍ）まで低下する。黒書き込み用のパルスの印加が終わってから最初のＣＳ電圧の変化（ここでは降下）に伴って、副画素の印加電圧が降下した後、ＣＳ電圧に同期して振動する。図示した例は、２８５Ｈの黒書き込み期間の副画素の印加電圧の平均値がＶｃｏｍと一致するように示している。【００５３】
次の負極性書き込みのフレームにおいては、副画素の印加電圧が黒電圧レベルにあるときに、画像データ書き込み用のパルスが印加され、ソースバスラインを介して画像データ信号が副画素に書き込まれ、副画素に印加される電圧が降下する。その後、画像データ書き込み用のパルスの印加が終わってから最初のＣＳ電圧の変化（ここでは降下）に伴って、副画素の印加電圧が降下した後、ＣＳ電圧に同期して振動する。８２５Ｈの映像書き込みの期間の副画素の平均電圧（Ｖｃｏｍとの差）はＶ２＿ａとなる。【００５４】
図３に示すように、２０行ごとの画素行に対応する第１行、第ａ行、第ｂ行、第ｃ行、第ｄ行および第ｅ行についてみると、それぞれ、正極性のフレームにおける映像書き込みの期間の副画素の平均電圧はＶ１に等しく、負極性のフレームにおける映像書き込みの期間の副画素の平均電圧はＶ２に等しい。従って、連続する２つのフレームについてみると、第１行、第ａ行、第ｂ行、第ｃ行、第ｄ行および第ｅ行の副画素の平均輝度はいずれも等しい。また、説明を省略するが、黒書き込みの期間における副画素の平均電圧も連続する２つのフレームについてみると、上記と同様に、第１行、第ａ行、第ｂ行、第ｃ行、第ｄ行および第ｅ行のいずれの画素行においても等しい。【００５５】
このときの各副画素の液晶の応答波形を模式的に図４に示す。図４は、入力波形として映像書き込み期間の平均電圧および黒書き込み期間の平均電圧を示すと共に、各期間における輝度の時間変化を液晶応答特性として示している。図４に示したように、映像書き込み期間および黒書き込み期間のいずれにおいても、ほぼ所定の輝度に到達するように応答する。全ての画素行において副画素が図４に示した液晶応答を示すので、均一な表示が得られる。【００５６】
上述したように、垂直走査期間Ｖ−Ｔｏｔａｌが１１１０Ｈで、ＣＳ電圧の振動の周期ＰAが２０Ｈであれば、Ｖ−ＴｏｔａｌがＣＳ電圧の振動の周期ＰAの半整数倍の関係を満足するので、有効表示期間および垂直帰線期間のいずれの期間にデータ書き込み（ここでは映像書き込みと黒書き込み）を行う場合でも、データを書き込むタイミングと、対応するＣＳ電圧の波形の位相の関係は、全ての画素について同一なので、表示面の全面に亘って均一な輝度の表示を行うことが出来る。【００５７】
次に、図５〜図８を参照して、垂直走査期間Ｖ−Ｔｏｔａｌが１１１６Ｈ、有効表示期間Ｖ−Ｄｉｓｐは１０８０Ｈで、垂直帰線期間Ｖ−Ｂｌａｎｋは３６Ｈの場合を示す。１Ｈは１４．８８μｓとした。【００５８】
図５に示すように、Ｖ−Ｔｏｔａｌの内で、映像書き込みの期間が８２５Ｈで、黒挿入（黒表示）期間が２９１Ｈとする。図５において均等処理期間４６Ｈとしているのは、特許文献４に記載されているＣＳ電圧の波形を制御する方法において第２波形とする期間（特許文献４中の第２期間）であり、均等処理期間以外の期間（特許文献４中の第１期間）において、ＣＳ電圧は２０Ｈの周期ＰAで振動する第１波形を有し、第２波形は、２３Ｈ毎にハイレベルとローレベルとが切り替わる波形を有している。第２波形のハイレベルおよびローレベルは第１波形のそれらと同じレベルであり、従って平均値も同じである。【００５９】
このように、第２波形を設けて均等処理を行うことによって、各垂直走査期間に映像書き込みのみを行う場合には、図５からわかるように、全ての画素への書き込みを有効表示期間内に行うことができると共に、連続する２つのフレームに亘るＣＳ電圧の波形の連続性を保つことが出来た。【００６０】
しかしながら、各垂直走査期間内に、映像書き込みと黒書き込みとを行う場合、図５からわかるように、黒書き込みの一部については有効表示期間内に行うことができず垂直帰線期間内に行う必要が生じる。このときに、画像に明暗の輝度差が生じてしまうことがある。この輝度差が発生する理由を図６〜８を参照して説明する。【００６１】
図６は図２に対応する図面であり、上から順に、ＣＳ電圧の波形、ゲートクロック信号ＧＣＫの波形、および、第１行、第ａ行、第ｂ行、第ｃ行、第ｄ行、第ｅ行および第ｆ行（２０画素行ごと）の画素の副画素に印加される電圧波形を示している。【００６２】
詳細な説明は省略するが、映像書き込みの期間を８２５Ｈ、黒挿入期間を２９１Ｈとすると、図６中の最上段のＣＳ電圧波形に×印で示すように、黒電圧の書き込みが均等処理期間（垂直帰線期間を含む）中にも行われるため、黒電圧を書き込むタイミングとＣＳ電圧の振動波形との位相関係が全ての画素行に対して一定にすることが出来ない。【００６３】
その結果、図７（ａ）および（ｂ）に各画素行の副画素に印加される電圧を示すように、第１行、第ａ行、第ｂ行および第ｄ行の副画素に印加される電圧は図７（ａ）に示すＶ１（正極性書き込みフレーム）またはＶ２（負極性書き込みフレーム）となるのに対し、第ｃ行、第ｅ行および第ｆ行の副画素に印加される電圧は図７（ｂ）に示すＶ１’（正極性書き込みフレーム）またはＶ２’（負極性書き込みフレーム）となる。【００６４】
このときの各副画素の液晶の応答波形を模式的に図８に示す。図８は、入力波形として映像書き込み期間の平均電圧および黒書き込み期間の平均電圧を示すと共に、各期間における輝度の時間変化を液晶応答特性として示している。図８における入力波形Ａは図７（ａ）に対応し、入力波形Ｂは図７（ｂ）に対応する。図８に示したように、入力波形Ａに対する液晶応答Ａと、入力波形Ｂに対する液晶応答Ｂとは異なる。特に、黒書き込みのタイミングがずれるために、黒書き込み期間に到達する輝度レベルが異なっている。したがって、液晶応答Ａの時間平均と液晶応答Ｂの時間平均とは一致せず、その結果、明暗の輝度むら（筋むら）が視認されることがある。【００６５】
次に、図９〜図１４を参照して、本発明の実施形態の液晶表示装置およびその駆動方法を説明する。【００６６】
図１〜４を参照して説明したように、入力映像信号の垂直走査期間Ｖ−Ｔｏｔａｌが理想値（水平走査期間の倍数として表した場合の値）を有していれば垂直帰線期間にデータ書き込みを行っても問題は発生せず、図５〜８を参照して説明したように、入力映像信号の垂直走査期間Ｖ−Ｔｏｔａｌが理想値からずれた場合に問題が発生する。入力映像信号の垂直走査期間Ｖ−Ｔｏｔａｌの理想値は例えばフレーム反転駆動の場合は上述したように、ＣＳ電圧の振動の周期ＰAの半整数倍と一致する値である。しかしながら、入力映像信号の垂直走査期間Ｖ−Ｔｏｔａｌの理想値はこれに限られず、駆動極性のシークエンス（＋＋−−）などＣＳ配線の接続形態にも依存するが、ＣＳ電圧の振動の周期ＰAの整数倍または半整数倍である。【００６７】
本発明による実施形態の液晶表示装置は、入力映像信号の１水平走査期間を１Ｈとし、入力映像信号の１垂直走査期間をＶ−Ｔｏｔａｌとするとき、液晶表示パネルの１水平走査期間が１Ｈと等しい１Ｈｏである第１期間と、１Ｈと異なる１Ｈｎである第２期間（調整期間）とによって垂直走査期間Ｖ−Ｔｏｔａｌを構成することができる。すなわち、入力映像信号の１水平走査期間（１Ｈ）に対して、表示パネルの１水平走査期間として、１Ｈと異なる１Ｈｎを部分的に用いることによって、１垂直走査期間に含まれる水平走査期間の数を調整することができる。従って、入力映像信号のＶ−Ｔｏｔａｌが理想値からずれた場合であっても、適当なＨｎを求めることによって、表示パネルの垂直走査期間に含まれる水平走査期間の数を理想値とすることが出来る。なお、表示パネルの垂直走査期間は入力映像信号の垂直走査期間と等しい。【００６８】
本実施形態の液晶表示装置は、複数の画素を有する表示パネルと、入力映像信号および同期信号を受け取り表示パネルに画像を表示させる表示制御回路とを備える。入力映像信号および同期信号は複合映像信号として供給されることもある。【００６９】
表示制御回路は、表示パネルに供給するゲートクロックＧＣＫの数によって水平走査期間を制御している。従って、１フレーム当たりのゲートクロックＧＣＫの数が理想値（例えば１１１０）となるように制御すればよい。この方法によれば、入力映像信号のＶ−Ｔｏｔａｌによらず、常に理想的なＶ−Ｔｏｔａｌ値を得ることが可能となる。【００７０】
Ｖ−Ｔｏｔａｌの全てにわたって水平走査期間を変更する必要は無く、Ｖ−Ｔｏｔａｌの一部の期間（第２期間）においてのみ１Ｈと異なる１Ｈｎとすることが好ましい。このとき、ＣＳ電圧は、第１期間においてはＨｏの整数倍の周期で振動し、第２期間においてはＨｎの整数倍の周期で振動する波形となる。【００７１】
また、第２期間は連続した１つの期間とすることが好ましい。言い換えると、第２期間は連続する複数の水平走査期間で構成されていることが好ましい。さらに、第２期間は１Ｈｎの整数倍であることが好ましい。このように水平走査期間を調整することによって、第２期間に含まれるＣＳ電圧の振動の周期を整数とすることが出来る。【００７２】
フレーム反転駆動の場合には、第２期間に含まれるＣＳ電圧の振動の周期を整数とすることが好ましい。例えば、以下に例示するように、１０相のＣＳ電圧は、２０水平走査期間の周期で振動し、周期の１／１０ずつ（２水平走査期間ずつ）位相がシフトした波形を有しているので、第２期間を連続した２０水平走査期間（ＣＳ周期と同一）とすることによって、ＣＳ電圧の平均値を第１期間と第２期間とにおいて同じにできる。【００７３】
さらに、第２期間は、垂直帰線期間Ｖ−Ｂｌａｎｋ内に設けることが好ましい。これは、表示データの取り込みミスを回避するためである。一般的な液晶表示装置では１Ｈ毎に１行分のデータを受け取り、１Ｈ毎に１行分の書き込み動作を行っている。したがって、入力信号の速度と書き込み信号の速度が異なる場合には前記関係が破綻する。これを回避するためには１フレーム分のデータを蓄積するメモリーが必要となり、コスト高になる。一方、垂直帰線期間Ｖ−Ｂｌａｎｋは有効な入力信号が無い期間であるため、水平走査期間の長さ（実時間）が変化しても、前記関係が破綻することは無い。【００７４】
図９〜図１４を参照して説明する本発明の実施形態の液晶表示装置は、図５〜図８を参照して説明した従来の液晶表示装置（特許文献４）における問題点を解決することができる。垂直走査期間Ｖ−Ｔｏｔａｌは１１１６Ｈ、有効表示期間Ｖ−Ｄｉｓｐは１０８０Ｈで、垂直帰線期間Ｖ−Ｂｌａｎｋは３６Ｈの場合を示す。１Ｈは１４．８８μｓである。【００７５】
本発明の実施形態では、水平走査期間の長さを調整するので、実時間長さが異なる複数の水平走査期間が登場する。そこで以下のように区別することにする。【００７６】
まず、「Ｈ」は、これまでの説明と同様に、入力映像信号の水平走査期間を表すことにする。従って、入力映像信号についてＶ−Ｔｏｔａｌ＝ｍ×Ｈ、Ｖ−Ｄｉｓｐ＝ｍ0×Ｈ、Ｖ−Ｂｌａｎｋ＝（ｍ−ｍ0）×Ｈと表せる（ｍ、ｍ0は正の整数）。ここで例示している場合、ｍ＝１１１６、ｍ0＝１０８０、（ｍ−ｍ0）＝３６ということになる。【００７７】
液晶表示パネルについて、Ｖ−Ｄｉｓｐ＝ｍ0×Ｈｏ、Ｖ−Ｂｌａｎｋ＝ｍ1×Ｈｏ＋ｍ2×Ｈｎと表され、且つ、ｍ0＋ｍ1＋ｍ2が上記の理想値となる、ｍ1、ｍ2およびＨｎを求めることになる。ここでは、理想値は１１１０である。なお、ＨｏはＨと同じ実時間長さを有するが、液晶表示パネルについての水平走査期間を表すために表記を区別している。【００７８】
図１０は、図６に対応する図であり、上から順に、ＣＳ電圧の波形、ゲートクロック信号ＧＣＫの波形、および、第１行、第ａ行、第ｂ行、第ｃ行、第ｄ行、第ｅ行および第ｆ行（２０画素行ごと）の画素の副画素に印加される電圧波形を示している。【００７９】
図１０中に、１１１０Ｈ’と記載したように、液晶表示パネルの１フレームに含まれる水平走査期間の数を理想値１１１０とする。Ｈ’は理想値を得るために必要な水平走査期間を概念的に示しているに過ぎず、特定の実時間を有する期間ではない。【００８０】
図１０に示した例では、１Ｈ＝１Ｈｏ＝１４．８８μｓ、ｍ0＝１０８０、ｍ1＝１０、ｍ2＝２０、Ｈｎ＝１９．３４μｓとすることによって、ｍ0＋ｍ1＋ｍ2＝１１１０を得ている。もちろん、Ｖ−Ｔｏｔａｌは等しく、１１１６Ｈ＝１０９０Ｈｏ＋２０Ｈｎも当然に成立している。【００８１】
このように、水平走査期間Ｈｎが入力映像信号のＨと異なる第２期間（調整期間）を設けることによって、図１０中の最上段のＣＳ電圧波形に×印で示すように、黒電圧の書き込みを垂直帰線期間内にも行っているにも拘わらず、黒電圧を書き込むタイミングとＣＳ電圧の振動波形との位相関係が全ての画素行に対して一定になっている。【００８２】
その結果、図１１に示すように、２０行ごとの画素行に対応する第１行、第ａ行、第ｂ行、第ｃ行、第ｄ行、第ｅ行および第ｆ行の全てについて、それぞれ、正極性のフレームにおける映像書き込みの期間の副画素の平均電圧はＶ１に等しく、負極性のフレームにおける映像書き込みの期間の副画素の平均電圧はＶ２に等しい。従って、連続する２つのフレームについてみると、第１行、第ａ行、第ｂ行、第ｃ行、第ｄ行、第ｅ行および第ｆ行の副画素の平均輝度はいずれも等しい。また、説明を省略するが、黒書き込みの期間における副画素の平均電圧も連続する２つのフレームについてみると、上記と同様に、第１行、第ａ行、第ｂ行、第ｃ行、第ｄ行、第ｅ行および第ｆ行のいずれの画素行においても等しい。【００８３】
このときの各副画素の液晶の応答波形を模式的に図１２に示す。図１２は、入力波形として映像書き込み期間の平均電圧および黒書き込み期間の平均電圧を示すと共に、各期間における輝度の時間変化を液晶応答特性として示している。図１２に示したように、映像書き込み期間および黒書き込み期間のいずれにおいても、ほぼ所定の輝度に到達するように応答する。全ての画素行において副画素が図１２に示した液晶応答を示すので、均一な表示が得られる。【００８４】
次に、ｍ1、ｍ2およびＨｎの求め方を説明する。第１期間のＣＳ電圧の振動の周期をＰAとし、ＰAに含まれる水平走査期間の数をＴｓｃとする。【００８５】
まず、ｍ1を求める。
ｍ1  ＝  Ｔｃｓ  ×（ｎ1＋１／２）−ｍ0
０  ≦  ｍ1  ≦  ｍ0、ここで、ｎ1は正の整数である。
但し、最適値は０≦ｍ1＜Ｔｃｓである。【００８６】
次に、ｍ2を求める。
ｍ2  ＝  Ｔｃｓ  ×  ｎ2、ここで、ｎ2は正の整数である。
但し、最適値は、（Ｔｃｓ／２）×ｎ2＋（Ｔｃｓ／２）×（ｎ2−１）≦（ｍ−ｍ0）−ｍ1≦（Ｔｃｓ／２）×ｎ2＋（Ｔｃｓ／２）×（ｎ2＋１）である。【００８７】
最後に、ｍ0＋ｍ1＋ｍ2を求める。【００８８】
Ｈｎは[ｍ×Ｈｏ−（ｍ0＋ｍ1）×Ｈｏ]÷ｍ2から求められる。【００８９】
上記の例について説明する。まず、入力信号から、ｍ＝１１１６、ｍ0＝１０８０、  Ｔｓｃ＝２０が求められる。【００９０】
まず、ｍ1を求める。
ｍ1＝２０×（ｎ1＋１／２）−１０８０
０≦ｍ1より５４≦ｎ1
ｎ1＝５４のとき、  ２０×５４．５−１０８０＝１０
ｎ1＝５５のとき、  ２０×５５．５−１０８０＝３０
最適値は、０≦ｍ＜２０であるため、ｍ1＝１０（ｎ1＝５４）が得られる。【００９１】
次に、ｍ2を求める。
ｍ2  ＝  ２０×ｎ2
最適値ｎ2は、（２０／２）×ｎ2＋（２０／２）×（ｎ2−１）≦３６−１０≦（２０／２）×ｎ2＋（２０／２）×（ｎ2＋１）
ｎ2＝０    −１０≦２６≦１０  ＮＧ
ｎ2＝１      １０≦２６≦３０  ＯＫ
ｎ2＝２      ３０≦２６≦５０  ＮＧ
となるので、最適ｎ2＝１、ｍ2＝２０が得られる。【００９２】
従って、ｍ0＋ｍ1＋ｍ2＝１０８０＋１０＋２０＝１１１０が得られる。【００９３】
なお、Ｈｎは、（１１１６×Ｈｏ−（１０８０＋１０）×Ｈｏ）÷２０＝１．３Ｈｏとして求められる。【００９４】
図１３に得られた本実施形態の液晶表示装置における調整期間（第２期間）の付近のＣＳ電圧の波形を示す。例示したように、調整期間（第２期間）がＣＳ電圧の１周期と等しいと、１０相のＣＳ電圧ＣＳ１〜ＣＳ１０の全てにおいて調整期間の平均電圧が他の期間の平均電圧と一致するので好ましい。【００９５】
図１４に示すように、調整期間がＣＳ電圧の１周期よりも短いと、ＣＳ電圧の調整期間の平均電圧が一致しないという不都合が生じる。【００９６】
なお、上記の実施形態においては、電気的に独立な補助容量幹線の数を補助容量配線（ＣＳバスライン）の数よりも少なくする構成（特許文献４に記載のＴｙｐｅＩまたはＴｙｐｅＩＩ）について説明したが、もちろん、補助容量配線のそれぞれに独立にＣＳ電圧を供給する構成を採用することもできる。この場合、ＣＳ電圧は、１垂直走査期間内にゲート電圧がローレベルとされてから少なくとも１回以上はレベル変化を行う必要がある。また、例えば、ゲートバスラインの２倍の補助容量配線と各補助容量配線にそれぞれ独立にＣＳ電圧を供給する構成を備えた液晶表示装置において、ゲート電圧がローレベルとされてから１回だけＣＳ電圧のレベル変化を行う場合は、１垂直走査期間内で、ゲート電圧がローレベルとされてからＣＳ電圧がレベル変化を行うまでの時間あるいは、ＣＳ電圧のレベル変化を行った後次にゲート電圧がハイレベルとされるまでの時間を全表示ラインにおいて等しく設定することが望ましい。【００９７】
また逆に、複数の補助容量配線に対して補助容量幹線を設ける構成を採用すると、１つの補助容量幹線に接続された当該複数の補助容量配線のＣＳ電圧の振動の振幅を正確に一致させられるという利点が得られる。もちろん、多数の独立な電圧を用意するよりも回路構成を簡単にできるという利点も得られる。【００９８】
次に、本発明による実施形態の液晶表示装置に好適に用いることが出来る黒挿入駆動方法を説明する。【００９９】
図１５に本発明による実施形態の液晶表示装置の構成を模式的に示す。液晶表示装置１００は、表示部５０、表示制御回路６０、ソースドライバ７０およびゲートドライバ８０、さらに、ＣＳ電圧制御回路（ＣＳコントロール回路）９０を備えている。典型的には、ソースドライバ７０、ゲートドライバ８０およびＣＳ電圧制御回路９０は、表示部５０を有する液晶セル（特にＴＦＴ基板）に一体に形成されるか、あるいは、ＩＣとして実装される。ＴＦＴ基板とカラーフィルタ基板を備える液晶セルと、ソースドライバ７０、ゲートドライバ８０およびＣＳ電圧制御回路９０をまとめて、液晶表示パネルと呼ぶ。【０１００】
表示部５０は、特許文献３や特許文献４に記載されている液晶表示装置の何れかのマルチ画素構造を有している。特に、画素開口率の観点から、特許文献４に記載されているＴｙｐｅＩＩの構成を採用することが好ましい（特許文献４の図１５（ｂ）参照）。ＴｙｐｅＩＩの構成を採用すると、列方向に隣接する２つの画素の一方の副画素の補助容量対向電極と他方の副画素（前記一方の副画素と前記他方の副画素は列方向に隣接する）の補助容量対向電極とを共通のＣＳバスラインに接続し、このＣＳバスラインを列方向に隣接する２つの画素の間に配置することによって、ＣＳバスラインを遮光層としても機能させることが可能となり、ＣＳバスラインの本数を減らせる上に、別途設ける必要があった遮光層を省略することにより、画素開口率を向上できるという利点が得られる。また、電気的に独立なＣＳ幹線の数をＬ（Ｌは偶数）とするとき、振動電圧の振動の周期を水平走査期間の２×Ｋ×Ｌ倍（Ｋは正の整数）とすることができる。【０１０１】
表示制御回路６０は、外部の信号源から、表示すべき画像を表すデジタルビデオ信号Ｄｖ、デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取り、これらの信号Ｄｖ、ＨＳＹ、ＶＳＹおよびＤｃに基づいて、デジタルビデオ信号Ｄｖが表す画像を表示部５０に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、短絡制御信号Ｃｓｈと、表示すべき画像を表すデジタル画像信号ＤＡ（デジタルビデオ信号Ｄｖに相当する信号）とをソースドライバ７０に出力する。ここで、短絡制御信号Ｃｓｈは、後述するように、本実施形態の液晶表示装置における黒挿入駆動に特徴的な信号であり、１ドット反転駆動において極性が互いに異なる信号電圧が供給される隣接ソースバスライン間（例えばソースバスラインＳＬ１とＳＬ２との間、ソースバスラインＳＬ２とＳＬ３との間）を短絡させるタイミングを制御する信号である。【０１０２】
表示制御回路６０は、また、ゲートドライバ８０に、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとを出力すると共に、ＣＳコントロール回路９０に、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫとを出力する。ここで、本実施形態の液晶表示装置１００が有する表示制御回路６０は、上述したように、表示制御回路６０に入力されたデジタルビデオ信号ＤｖのＶ−Ｔｏｔａｌ（ＶＳＹの周期に対応）および水平走査期間Ｈ（ＨＳＹの周期に対応）に基づいて、調整水平走査期間Ｈｎを求め、ＨｏおよびＨｎの期間およびタイミングを制御するＧＣＫ信号を生成し、これをゲートドライバ８０およびＣＳ電圧制御回路９０に出力する。この動作によって、入力映像信号であるデジタルビデオ信号ＤｖのＶ−Ｔｏｔａｌに拘わらず、ＣＳ電圧の振動がＧＣＫの一定カウント数毎に切り替わるように制御され、明暗むらの無い、高品位の表示が可能となることは上述の通りである。尚、ＧＣＫの周期を変更する調整期間を垂直帰線期間内に設定することにより、ソースドライバにおけるデータの入出力を制御するＳＳＰ、ＳＣＫについては変更せず、入力信号で規定される値を用いることも出来る。なぜなら、垂直帰線期間は表示に有効なデータの無い期間であるからである。【０１０３】
ソースドライバ７０は、デジタル画像信号ＤＡとソースドライバ用のスタートパルス信号ＳＳＰおよびクロック信号ＳＣＫとに基づき、デジタル画像信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号電圧Ｓ（１）、Ｓ（２）、・・・・Ｓ（ｍ）を１水平走査期間毎に順次生成し、これらのデータ信号電圧Ｓ（１）、Ｓ（２）、・・・・Ｓ（ｍ）をそれぞれソースバスラインＳＬ１、ＳＬ２、・・・・ＳＬｍに供給する。本実施形態の液晶表示装置１００は、液晶層に印加される電圧の極性（対向電圧を基準とする）を１垂直走査期間（ここでは１フレームと一致する。）に反転させると共に、１ゲートバスライン毎および１ソースバスライン毎に反転させる駆動（いわゆる１ドット反転駆動）を行う。【０１０４】
ソースドライバ７０は、データ信号電圧の極性を反転する際に、隣接する逆極性のソースバスラインを電気的に短絡させる（チャージを共有させる）期間を設けることにより、黒挿入駆動を行う。以下、この黒挿入駆動方法をチャージ・シェアリング・インパルス（ＣＳＩ）駆動方法と呼ぶ。但し、チャージシェアリング期間中の画素は黒（０階調）表示状態になる必要は必ずしも無く、白表示（例えば、２５６階調表示の場合の２５５階調）状態の４０％程度の輝度（階調）となればよい。また、１垂直走査期間において、各画素にチャージシェアリング期間を設ける回数は、１回に限られず、２以上であっても良い。一般にデータ信号電圧の書き込み（映像書き込みともいう。）は１垂直走査期間に１回なので、データ信号電圧を十分に書き込む（画素容量を十分に充電する）時間を確保するために、チャージシェアリング期間はデータ信号電圧の書き込み期間よりも短く設定されることが好ましい。また、擬似インパルス駆動の効果を得るためには、１垂直走査期間における黒表示期間の割合は２０％以上５０％以下であることが好ましい。【０１０５】
ＣＳＩ駆動方法は、消費電力を低減できるという利点を有しており、さらに、ソースドライバ７０からデータ信号電圧と共に黒電圧を供給する駆動方法に比べ、ソースドライバ７０の負荷を低減できるという利点も有している。【０１０６】
図１６を参照して、ＣＳＩ駆動を行うためにソースドライバ７０が有する出力部の構成を説明する。【０１０７】
ソースドライバ７０の出力部は図１６に示すように、デジタル画像信号ＤＡに基づいて生成されたアナログ信号電圧ｄ（１）、ｄ（２）・・・ｄ（ｍ）を受け取り、アナログ信号電圧ｄ（１）、ｄ（２）・・・ｄ（ｍ）をインピーダンス変換することによって、データ信号電圧Ｓ（１）、Ｓ（２）、・・・・Ｓ（ｍ）を生成し、それぞれソースバスラインＳＬ１、ＳＬ２、・・・・ＳＬｍに供給する。インピーダンス変換は、電圧ホロワとしてのｍ個のバッファ３１を用いて行われる。各バッファ３１の出力端子にはスイッチング素子としての第１ＭＯＳトランジスタＳＷａが接続されており、各バッファ３１からのデータ信号電圧（Ｓ（ｉ）と表記する。ｉは１〜ｍまでの整数）は、第１ＭＯＳトランジスタＳＷａを介してソースドライバ７０の出力端子から出力される。また、ソースドライバ７０の隣接出力端子間は、スイッチング素子としての第２ＭＯＳトランジスタＳＷｂによって接続されている。第２ＭＯＳトランジスタＳＷｂのゲート端子には短絡制御信号Ｃｓｈが与えられ、第１ＭＯＳトランジスタＳＷａのゲート端子にはインバータ３３によって上記短絡制御信号Ｃｓｈを論理反転させた信号が与えられる。従って、短絡制御信号Ｃｓｈが非アクティブ（ローレベル）の時には第１ＭＯＳトランジスタＳＷａがオンし、第２ＭＯＳトランジスタＳＷｂがオフするので、各バッファ３１からのデータ信号電圧Ｓ（ｉ）が第１ＭＯＳトランジスタＳＷａを介してソースドライバ７０から出力される。一方、短絡制御信号Ｃｓｈがアクティブ（ハイレベル）の時には、第１ＭＯＳトランジスタＳＷａがオフし、第２ＭＯＳトランジスタＳＷｂがオンするので、各バッファ３１から出力されるデータ信号電圧Ｓ（ｉ）はソースバスライン（ＳＬ１、ＳＬ２・・・ＳＬｍ）には供給されず、ソースバスライン（ＳＬ１、ＳＬ２・・・ＳＬｍ）の内で互いに隣接するソースバスラインが第２ＭＯＳトランジスタＳＷｂを介して互いに短絡される。【０１０８】
次に、図１７（ａ）〜（ｄ）を参照して液晶表示装置１００の動作を説明する。図１７（ａ）〜（ｄ）は、液晶表示装置１００における各信号波形を模式的に示している。図１７中のＶＳｄｃはデータ信号電圧Ｓ（ｉ）の直流レベルを示しており、一般に、対向電極電位（Ｖｃｏｍ）と等しいと扱って差し支えない。【０１０９】
ソースドライバ７０は、図１７（ａ）に示すように、１水平走査期間（１Ｈ）毎に極性反転するアナログ信号電圧ｄ（ｉ）を生成する。本実施形態の液晶表示装置においては、上述したように、１水平走査期間は一定ではなく、１垂直走査期間内に、１水平走査期間が１Ｈｏ（元の入力映像信号の映像データの１水平走査期間（１Ｈ）と等しい）である期間（通常期間）と、１Ｈｏよりも長い調整水平走査期間１Ｈｎとなる期間（調整期間）が含まれるが、ここでは、ＣＳＩ駆動方法の説明のためにこれらを区別せず１Ｈと表すことにする。【０１１０】
表示制御回路６０は、図１７（ｂ）に示す短絡制御信号Ｃｓｈを生成する。短絡制御信号Ｃｓｈは、各アナログ信号電圧ｄ（ｉ）の極性が反転する時刻を含むごく短い所定の期間（典型的には１水平帰線期間程度の短い期間）Ｔｓｈだけハイレベルとなる。Ｔｓｈがハイレベルにある期間を「短絡期間」または「チャージシェア期間」という。図１６を参照して上述したように、短絡制御信号Ｃｓｈがローレベルにあるときには、各アナログ信号がインピーダンス変換されたデータ信号電圧Ｓ（ｉ）がソースバスラインに出力され、Ｃｓｈがハイレベルにあるときには隣接するソースバスラインが互いに短絡させられる。液晶表示装置１００はドット反転駆動されているので、隣接するソースバスラインに供給されている電圧は互いに逆極性であり、且つ、その絶対値は概ね等しい（隣接画素で表示するデータの相関関係が強いため）。従って、隣接するソースバスラインを互いに短絡させると、ソースバスラインＳＬ１、ＳＬ２・・・ＳＬｍの電圧はデータ信号電圧Ｓ（ｉ）の直流レベルＶＳｄｃとほぼ等しくなる。すなわち、ソースバスラインのＳＬ１、ＳＬ２・・・ＳＬｍの電位は、対向電極電位Ｖｃｏｍとほぼ同じになり、画素の液晶層には殆ど電圧が印加されない状態、実質的に黒電圧が印加された状態（少なくともしきい値電圧以下の電圧が印加された状態）となり、実質的に黒書き込みが行われる。【０１１１】
図１７（ｃ）においてＳ（ｉ）で示している電圧波形は、正確にはバッファ３１から出力されるデータ信号電圧Ｓ（ｉ）では無く、Ｓ（ｉ）が供給されるソースバスラインの電位を示している。すなわち、図１７（ｃ）に示す波形は、短絡期間Ｔｓｈ以外の期間においてはデータ信号電圧Ｓ（ｉ）となり、短絡期間Ｔｓｈにおいてはデータ信号電圧の直流レベルＶＳｄｃ（対向電極電位Ｖｃｏｍと概ね等しい）となる。なお、このように、データ信号電圧Ｓ（ｉ）の極性反転時に隣接ソースバスラインを短絡することによって各ソースバスラインの電圧をＶＳｄｃまたはＶｃｏｍと略等しくするための構成は、ここで例示した構成に限られず、特開平９−２１２１３７号公報、特開平９−２４３９９８号公報および特開平１１−３０９７５号公報など公知の構成を用いることが出来る。【０１１２】
ゲートドライバ８０は、各データ信号電圧Ｓ（１）、Ｓ（２）・・・Ｓ（ｍ）を各画素に所定のタイミングで書き込む（画素容量を充電する）ために、デジタル画像信号ＤＡの各フレーム期間（各垂直走査期間、図１７中のＶ）において、ゲートバスラインＧＬ１、ＧＬ２・・・ＧＬｎをほぼ１水平走査期間（１Ｈ）ずつ順次選択すると共に、後述の黒挿入のためにデータ信号電圧Ｓ（ｉ）の極性反転時に所定の期間（Ｔｓｈ）だけゲートバスラインＧＬｊ（ｊ＝１、２・・・ｎ）を少なくとも１回選択する。すなわち、ゲートドライバ８０は、図１７（ｄ）および（ｅ）に示すように、画像データ書き込みパルスＰｗと黒電圧印加パルスＰｂとを含む走査信号電圧Ｇ（ｊ）を対応するゲートバスラインＧＬｊに供給する。【０１１３】
画像データ書き込みパルスＰｗおよび黒電圧印加パルスＰｂが印加されているゲートバスラインに接続されているＴＦＴはオン状態となる。このことを「当該ゲートバスラインが選択された」と言うこともある。もちろん、ＴＦＴがオフ状態のゲートバスラインは非選択状態にある。ここで、画像データ書き込みパルスＰｗは水平走査期間（１Ｈ）のうち有効表示期間に相当する有効走査期間に亘ってハイレベルにあるのに対し、黒電圧印加パルスＰｂは水平走査期間（１Ｈ）のうち水平帰線期間（水平ブランキング期間）に相当する短絡期間Ｔｓｈ内でハイレベルになる。ここでは、各走査信号電圧Ｇ（ｊ）において、画像データ書き込みパルスＰｗと、画像データ書き込みパルスＰｗの後に最初に現れる黒電圧印加パルスＰｂとの間は２／３フレーム期間（（２／３）×Ｖ）であり、黒電圧印加パルスＰｂは１フレーム期間において１水平走査期間（１Ｈ）の間隔で連続して３つ現れる例を示している。【０１１４】
次に、図１７（ｆ）を参照して、液晶表示装置１００のｊ行ｉ列の画素の輝度の変化を説明する。【０１１５】
図１７（ｄ）に示すようにゲートバスラインＧＬｊに画像データ書き込みパルスＰｗが印加されると、図１７（ｃ）に示したソースバスラインＳＬｉに供給されている画像データ信号電圧Ｓ（ｉ）で画素（ｊ、ｉ）が充電される。このとき、画素容量（液晶容量および補助容量を含む）の充電特性に応じて徐々に充電され保持される。画素容量に充電される電圧の上昇に伴って液晶分子の配向が変化する結果輝度が上昇する。画像データ書き込みパルスＰｗがオフにされた後、画素容量はソースバスラインＳＬｉから電気的に切断されるので、黒電圧印加パルスＰｂが印加されるまでの期間Ｔｈｄ（「画像データ保持期間」という。）に亘って、画像データ信号電圧Ｓ（ｉ）に対応する輝度を保持する。【０１１６】
次に、１７（ｂ）に示すように、短絡制御信号Ｃｓｈがハイの期間Ｔｓｈ（短絡期間）に黒電圧書き込みパルスＰｂが印加されると、そのときには電位がＶＳｄｃとなっているソースバスラインＳＬｉに画素容量が接続される。その結果、画素容量に印加される電圧が低下し、それに伴い輝度が低下する。同様に、続く２回の黒電圧印加パルスＰｂの印加によって、画素容量に印加される電圧はゼロになり黒表示状態となる。【０１１７】
この後、ゲートバスラインＧＬｊに次の画像データ書き込みパルスＰｗが印加されるまでの期間Ｔｂｋ（黒表示期間）、黒表示が行われることになる。このように、各フレームに黒表示期間Ｔｂｋが挿入されることによって、ホールド型の液晶表示装置による表示を擬似インパルス化することが出来る。【０１１８】
図１７（ｄ）および（ｅ）からもわかるように、画像データ書き込みパルスＰｗが現れる時点は走査信号電圧Ｇ（ｊ）毎に１水平走査期間（１Ｈ）ずつずれているので、黒電圧印加パルスＰｂの現れる時点も走査信号電圧Ｇ（ｊ）毎に１水平走査期間（１Ｈ）ずつずれて、全ての表示ラインにつき同じ長さの黒表示期間が挿入される。このようにして、画像データを書き込むための時間（画素充電時間）を短縮することなく、十分に黒表示期間を挿入することができる。また、黒挿入のために、ソースドライバ７０などの動作速度を上げる必要もない。なお、ここでは、１垂直走査期間に黒電圧印加パルスＰｂを３回印加する例を示したが、これに限られず、１回以上の任意の回数とすることが出来る。また、複数回に亘って印加する場合に、必ずしも全てを連続して印加する必要もない。【０１１９】
なお、黒挿入駆動方法は、上記の方法に限られず、他の公知の方法（例えば、特開２０００−１０５５７５号公報や特開２００１−２６５２８７号公報等に記載されている方法）を用いることもできる。さらに、ここでは、垂直帰線期間にデータ書き込みを行う駆動方法として黒挿入駆動方法を例示したがこれに限られない。上記２件の公報の開示内容の全てを参考のために本明細書に援用する。【０１２０】
なお、上記の説明においては、入力映像信号の１水平走査期間と表示パネルにおいて画像データを書き込むための１水平走査期間とが等しい一般的な場合を例示したが、例えば、フレームメモリなどを用いて駆動のタイミングを変更する特殊な駆動方法においては、入力映像信号の１水平走査期間に代えて、表示パネルに画像データを書き込むための標準水平走査期間を１Ｈとすることも出来る。標準水平走査期間は、その表示装置の用途に応じて、予め決められる、あるいは、入力映像信号の１水平走査期間に応じて決められる期間であり、上記の説明における入力映像信号の１水平走査期間にそのまま置き換えればよい。【０１２１】
ここでは、液晶表示装置の実施形態を例に本発明を説明したが、入力映像信号の１水平走査期間（１Ｈ）に対して、表示パネルの１水平走査期間として１Ｈと異なる１Ｈｎを部分的に用いることによって、１垂直走査期間に含まれる水平走査期間の数を調整するという技術は、液晶表示装置に限られず、液晶表示装置と同様に、線順次で駆動される表示装置に広く適用できる。
【産業上の利用可能性】
【０１２２】
本発明は、例えば３０型以上の大型のテレビ受像機用の液晶表示装置に好適に用いられる。
【図１】
2008038727.tif 000003
【図２】
2008038727.tif 000004
【図３】
2008038727.tif 000005
【図４】
2008038727.tif 000006
【図５】
2008038727.tif 000007
【図６】
2008038727.tif 000008
【図７】
2008038727.tif 000009
【図８】
2008038727.tif 000010
【図９】
2008038727.tif 000011
【図１０】
2008038727.tif 000012
【図１１】
2008038727.tif 000013
【図１２】
2008038727.tif 000014
【図１３】
2008038727.tif 000015
【図１４】
2008038727.tif 000016
【図１５】
2008038727.tif 000017
【図１６】
2008038727.tif 000018
【図１７】
2008038727.tif 000019
【図１８】
2008038727.tif 000020
【図１９】
2008038727.tif 000021
【図２０】
2008038727.tif 000022
【図２１】
2008038727.tif 000023
【国際調査報告】
2008038727.tif 000024
2008038727.tif 000025
2008038727.tif 000026
2008038727.tif 000027