【手続補正書】
【提出日】平成17年8月19日(2005.8.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】      明細書
【発明の名称】  半導体メモリ装置
【特許請求の範囲】
【請求項１】  複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段と、前記選択手段によって選択されたメモリブロックのビット線を読み出すためのセンスアンプとを備え、前記メモリブロックの特性を補正する特性補正手段を設け、前記メモリブロックと一体に集積化したことを特徴とする半導体メモリ装置。
【請求項２】  複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段と、前記選択手段によって選択されたメモリブロックのビット線を読み出すためのセンスアンプとを備え、前記メモリブロックのビット線に前記メモリブロックと一体に集積化した補足トランジスタを接続したことを特徴とする半導体メモリ装置。
【請求項３】  複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段と、前記選択手段によって選択されたメモリブロックのビット線を読み出すためのセンスアンプとを設けた主メモリを備えるとともに、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段等価回路と、前記メモリブロックのビット線を読み出すためのセンスアンプとを設けたリファレンス用メモリを備え、前記リファレンス用メモリの動作特性に応じて前記主メモリにおけるセンスアンプの判定値を切り替えるようにしたことを特徴とする半導体メモリ装置。
【請求項４】  複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段と、前記選択手段によって選択されたメモリブロックのビット線を読み出すためのセンスアンプとを設けた主メモリを備えるとともに、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段等価回路と、前記メモリブロックのビット線を読み出すための参照用センスアンプとを設けたリファレンス用メモリを備え、前記リファレンス用メモリの動作特性に応じて前記主メモリにおける特性を補正する補正手段を動作するようにしたことを特徴とする半導体メモリ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体メモリ装置、特に、半導体メモリ装置におけるセンスアンプに関するものである。
【０００２】
【従来の技術】
従来技術を図について説明する。図７は、従来のＲＯＭのセンスアンプ特性を示す特性曲線図である。
【０００３】
次に、動作について説明する。
図において、特性曲線Ａで示す判定電流はセンスアンプがデータを「Ｈｉ」と読み出すか「Ｌｏｗ」と読み出すかの境界値を示しており、例えばメモリがＯＮした場合を「Ｈｉ」とすると、図において特性曲線Ｂで示すように境界値以上の電流が流れるのでセンスアンプは「Ｈｉ」であることを出力し、逆にメモリがＯＦＦしている場合は特性曲線Ｃで示すように電流値が境界以下となり「Ｌｏｗ」であることを出力できる。
【０００４】
【発明が解決しようとする課題】
従来のセンスアンプでは、前記で言うと判定電流は１点の特性であり、その特性如何によって誤読出しが発生したり、アクセスタイムが遅くなったりしていた。
それらの作りこみはシュミレーションすることが可能であるが、近年のプロセス微細化によりシュミレーション精度が悪化してきており、カットアンドドライを繰り返しこの特性を作りこむことが増加してきた。
【０００５】
この発明は、半導体メモリ装置における特性を適切に調整できる半導体メモリ装置を得ようとするものである。
【０００６】
【課題を解決するための手段】
第１の発明に係る半導体メモリ装置では、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段と、前記選択手段によって選択されたメモリブロックのビット線を読み出すためのセンスアンプとを備え、前記メモリブロックの特性を補正する特性補正手段を設け、前記メモリブロックと一体に集積化したものである。
【０００７】
第２の発明に係る半導体メモリ装置では、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段と、前記選択手段によって選択されたメモリブロックのビット線を読み出すためのセンスアンプとを備え、前記メモリブロックのビット線に前記メモリブロックと一体に集積化した補足トランジスタを接続したものである。
【０００８】
第３の発明に係る半導体メモリ装置では、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段と、前記選択手段によって選択されたメモリブロックのビット線を読み出すためのセンスアンプとを設けた主メモリを備えるとともに、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段等価回路と、前記メモリブロックのビット線を読み出すためのセンスアンプとを設けたリファレンス用メモリを備え、前記リファレンス用メモリの動作特性に応じて前記主メモリにおけるセンスアンプの判定値を切り替えるようにしたものである。
【０００９】
第４の発明に係る半導体メモリ装置では、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段と、前記選択手段によって選択されたメモリブロックのビット線を読み出すためのセンスアンプとを設けた主メモリを備えるとともに、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段等価回路と、前記メモリブロックのビット線を読み出すためのセンスアンプとを設けたリファレンス用メモリを備え、前記リファレンス用メモリの動作特性に応じて前記主メモリにおける特性を補正する補正手段を動作するようにしたものである。
【００１０】
【発明の実施の形態】
実施の形態１．
この発明による実施の形態１を、図１ないし図４について説明する。
図において、１はセンスアンプ、２はインバータ、３はビット線を選択するためのセレクタ、Ｍはメモリブロック、４はメモリトランジスタ、４ａ…はビット線、４ｂはワード線、５はロードトランジスタ、５Ａ，５Ｂ，５Ｃ…５Ｎはロードトランジスタ５を構成するトランジスタ要素、６は図３に示した補足トランジスタからなる特性補正手段である。
【００１１】
次に、動作について説明する。
図１のＲＯＭによってメモリの読出しを行う場合、ロードトランジスタ要素５ＡをＯＮさせ、メモリトランジスタ４のゲート電位を「Ｈｉ」とすると、メモリがＯＮした場合は、出力端子ＯＵＴのレベルが引き下げられ、出力端子ＯＵＴは「Ｈｉ」を出力する。
【００１２】
図２は、この発明による実施の形態１におけるセンスアンプ特性を示すものである。特性曲線ＢはメモリＯＮ時の特性を示し、特性曲線ＣはメモリＯＦＦ時の特性を示している。
このときのセンスアンプ１における判定電流値（１）は、特性曲線Ａ１のようになっており、メモリが少しでもＯＮすれば判定電流値（１）を越えるため、非常に高速なセンスアンプが得られる。
【００１３】
また、ロードトランジスタ要素５Ａおよび５ＢをＯＮさせた場合は、この場合におけるセンスアンプ１の判定電流値（２）が特性曲線Ａ２に示すようになり、メモリが十分ＯＮしなければ判定電流値を越えないため、メモリＯＦＦ時との差が大きく、安定度の高いセンスアンプが得られる。
【００１４】
試作時にこのような作りこみをしておくことで、不要なカットアンドドライをなくし開発期間を短縮するとともに、１つのＩＣで多用な特性を得ることができる。
この特性は、ユーザが使用環境に合わせて選ぶことも可能であるし、ベンダーがこれらを選んで多様な製品を構成することもできる。
【００１５】
図３に示す回路は、図２のようにセンスアンプ判定電流を特性曲線Ａ１またはＡ２に切り替える代わりに、メモリ特性を補足するような補足手段をメモリブロックに設けてメモリ特性を変更し、図２のようなセンスアンプ判定電流の切り替えと同様の結果を簡潔な構成で得ようとするものである。
【００１６】
図３では、メモリ特性を補足する補足手段として、各ビット線４ａ…にメモリ特性を補足するための補足トランジスタ６が設けられている。この補足トランジスタ６はメモリブロックＭと一体に集積化されている。
この場合、補足トランジスタ６をＯＮさせると、メモリがＯＦＦしていても判定電流値に近づくことになり、逆にメモリが少しＯＮしただけで「Ｈｉ」と読み出すことが可能となるため高速化できる。
【００１７】
このときのメモリ特性は、図４に示すように、変更される。メモリＯＦＦ時の特性曲線は補足トランジスタ６のＯＮにより特性曲線Ｃ１からＣ２に変更され、メモリＯＮ時の特性曲線は補足トランジスタ６のＯＮにより特性曲線Ｂ１からＢ２に変更されるのである。
【００１８】
この発明による実施の形態１によれば、複数のビット線４ａ…を有するメモリブロックＭと、前記メモリブロックＭのビット線４ａ…を選択するためのセレクタ３からなる選択手段と、前記選択手段によって選択されたメモリブロックＭのビット線４ａ…を読み出すためのセンスアンプ１とを備え、前記メモリブロックＭのビット線４ａ…に前記メモリブロックＭと一体に集積化した補足トランジスタ６を接続したので、補足トランジスタ６の接続により、半導体メモリ装置における特性を適切に調整できる半導体メモリ装置を得ることができる。
【００１９】
実施の形態２．
この発明による実施の形態２を、図５および図６について説明する。
図５に構成を示す実施の形態２は、参照用のセンスアンプとメモリを回路的にもつことで実際の読出しが行われるセンスアンプ特性を自動補正するようにしたものである。
【００２０】
図において、１はセンスアンプ、３はビット線を選択するためのセレクタ、７はリファレンスとなるメモリ、８は実際の回路と特性が同等のセレクタ等価回路、９はセンスアンプ特性を補正するための抵抗素子、１０は参照用センスアンプである。
【００２１】
図６は、この発明による実施の形態２におけるセンスアンプの特性を示すものである。特性曲線ＢはメモリＯＮ時の特性を示し、特性曲線ＣはメモリＯＦＦ時の特性を示している。
【００２２】
この例では抵抗素子９がある分、＋α補正電流分だけメモリに流れ込む電流値が多くなるが、それを参照回路の参照用センスアンプ１０で読み出しつづけ、その参照用センスアンプ１０が「Ｈｉ」を出すと「Ｌｏｗ」を読み出しやすくするための選択を行い、「Ｌｏｗ」を出力すると「Ｈｉ」が読み出しやすくする選択を行う。
この選択情報を実際に読出しに使用するセンスアンプ１に使用することで自動補正するものである。
この自動補正の結果、センスアンプ１における自動調整された判定電流は特性曲線Ａ２のようになり、半導体メモリ装置における特性を適切に調整することがる。
そして、自動補正することによりプロセスバラツキを吸収する付随的な効果もある。
【００２３】
この発明による実施の形態２によれば、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するためのセレクタ３からなる選択手段と、前記選択手段によって選択されたメモリブロックのビット線を読み出すためのセンスアンプ１とを設けた主メモリを備えるとともに、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するためのセレクタ等価回路８からなる選択手段等価回路と、前記メモリブロックのビット線を読み出すためのセンスアンプ１０とを設けたリファレンス用メモリを備え、前記リファレンス用メモリの動作特性に応じて前記主メモリにおけるセンスアンプ１の判定値を切り替えるようにし、リファレンス用メモリからなる参照回路の特性合わせこみ結果を反映することで製品特性を変更可能としたので、リファレンス用メモリからなる参照回路により、半導体メモリ装置における特性を適切に調整できる半導体メモリ装置を得ることができる。
【００２４】
実施の形態３．
実施の形態２ではセンスアンプ特性を補正するようにしたが、この代わりに、実施の形態１のように各ビット線にメモリ特性を補正するような補正手段としての補足トランジスタ６（図３）からなる回路を設けても良い。
【００２５】
この発明による実施の形態３によれば、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段と、前記選択手段によって選択されたメモリブロックのビット線を読み出すためのセンスアンプとを設けた主メモリを備えるとともに、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段等価回路と、前記メモリブロックのビット線を読み出すためのセンスアンプとを設けたリファレンス用メモリを備え、前記リファレンス用メモリの動作特性に応じて前記主メモリにおける特性を補正する補足トランジスタ６（図３）からなる補正手段を接続し動作させるようにして、リファレンス用メモリからなる参照回路の特性合わせこみ結果を反映することで、製品特性を変更可能としたので、補足トランジスタからなる補正手段を接続するリファレンス用メモリからなる参照回路により、半導体メモリ装置における特性を適切に調整できる半導体メモリ装置を得ることができる。
【００２６】
以上のように、この発明の実施の形態によれば、メモリ素子の試作時にこのような作りこみをしておくことで、不要なカットアンドドライをなくし開発期間を短縮するとともに、１つのＩＣで多用な特性得ることができる。この特性はユーザが使用環境に合わせて選ぶことも可能であるし、ベンダーがこれらを選んで多様な製品を構成することもできる。
【００２７】
すなわち、この発明による実施の形態によれば、センスアンプの重要な特性を調整可能とするもので、これにより開発効率を向上すると共に、アクセスタイムおよび、読出しの安定度を決定付ける特性を可変とすることで多様な目標性能を使い分けできる回路を提供することができる。
【００２８】
【発明の効果】
第１の発明によれば、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段と、前記選択手段によって選択されたメモリブロックのビット線を読み出すためのセンスアンプとを備え、前記メモリブロックの特性を補正する特性補正手段を設け、前記メモリブロックと一体に集積化したので、特性補正手段により、半導体メモリ装置における特性を適切に調整できる半導体メモリ装置を得ることができる。
【００２９】
第２の発明によれば、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段と、前記選択手段によって選択されたメモリブロックのビット線を読み出すためのセンスアンプとを備え、前記メモリブロックのビット線に前記メモリブロックと一体に集積化した補足トランジスタを接続したので、補足トランジスタの接続により、半導体メモリ装置における特性を適切に調整できる半導体メモリ装置を得ることができる。
【００３０】
第３の発明によれば、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段と、前記選択手段によって選択されたメモリブロックのビット線を読み出すためのセンスアンプとを設けた主メモリを備えるとともに、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段等価回路と、前記メモリブロックのビット線を読み出すためのセンスアンプとを設けたリファレンス用メモリを備え、前記リファレンス用メモリの動作特性に応じて前記主メモリにおけるセンスアンプの判定値を切り替えるようにしたので、リファレンス用メモリからなる参照回路により、半導体メモリ装置における特性を適切に調整できる半導体メモリ装置を得ることができる。
【００３１】
第４の発明によれば、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段と、前記選択手段によって選択されたメモリブロックのビット線を読み出すためのセンスアンプとを設けた主メモリを備えるとともに、複数のビット線を有するメモリブロックと、前記メモリブロックのビット線を選択するための選択手段等価回路と、前記メモリブロックのビット線を読み出すためのセンスアンプとを設けたリファレンス用メモリを備え、前記リファレンス用メモリの動作特性に応じて前記主メモリにおける特性を補正する補正手段を動作するようにしたので、補正手段を有するリファレンス用メモリからなる参照回路により、半導体メモリ装置における特性を適切に調整できる半導体メモリ装置を得ることができる。
【図面の簡単な説明】
【図１】  この発明による実施の形態１におけるメモリの構成を示すブロック図。
【図２】  この発明による実施の形態１におけるメモリのセンスアンプ特性図。
【図３】  この発明による実施の形態１におけるメモリの別の構成を示すブロック
図。
【図４】  この発明による実施の形態１におけるメモリの別のセンスアンプ特性図。
【図５】  この発明による実施の形態２におけるメモリの構成を示すブロック図。
【図６】  この発明による実施の形態２におけるメモリのセンスアンプ特性図。
【図７】  従来技術におけるメモリのセンスアンプ特性図。
【符号の説明】
１  センスアンプ、２  インバータ、３  セレクタ、４  メモリ、５  ロードトランジスタ、６  補足トランジスタ、７  リファレンスメモリ、８  セレクタ等価回路、９  補正電流発生用抵抗素子、１０  参照用センスアンプ。