(57)【要約】  密着性に優れ、低抵抗な配線膜を形成する。成膜対象物２１が配置された真空槽２に酸素ガスを導入して純銅ターゲット１１をスパッタリングし、成膜対象物２１の表面に銅を主成分とし、酸素を含有するバリア膜２２を成膜した後、酸素ガスの導入を停止して純銅ターゲット１１をスパッタリングし、純銅の低抵抗膜２３を成膜する。バリア膜２２と低抵抗膜２３は銅を主成分とするため、一度にパターニング可能である。低抵抗膜２３はバリア膜２２より低抵抗であるから、配線膜２５全体も低抵抗になる。バリア膜２２はガラスやシリコンに対する密着性が高いから、配線膜２５全体の密着性も高い。
2008081805.tif 000002
【特許請求の範囲】
【請求項１】
成膜対象物のシリコン又は二酸化ケイ素が露出する表面に、配線膜を形成する配線膜の形成方法であって、
前記成膜対象物が置かれた真空雰囲気に酸素ガスとスパッタガスとを導入し、酸素を含む真空雰囲気中で、第一の純銅ターゲットをスパッタリングし、前記成膜対象物の表面にバリア膜を形成した後、
前記成膜対象物が置かれた真空雰囲気への酸素ガスの導入を停止した状態で、第二の純銅ターゲットをスパッタリングし、前記バリア膜の表面上に低抵抗膜を形成し、
前記バリア膜と前記低抵抗膜をエッチングして前記配線膜を形成する配線膜の形成方法。
【請求項２】
前記第一、第二の純銅ターゲットとして同一のターゲットを用い、
前記バリア膜の形成と、前記低抵抗膜の形成を、同じ真空槽内部で行う請求項１記載の配線膜の形成方法。
【請求項３】
前記バリア膜の形成は、前記真空雰囲気のスパッタガス分圧に対する酸素ガス分圧の割合が、３．０％以上になるように酸素ガスを導入して、前記第一の銅ターゲットをスパッタリングする請求項１記載の配線膜の形成方法。
【請求項４】
前記低抵抗膜を形成した後、前記成膜対象物が置かれた真空雰囲気に酸素ガスとスパッタガスとを導入し、酸素を含む真空雰囲気中で、第三の純銅ターゲットをスパッタリングし、前記低抵抗膜表面に密着膜を形成した後、
前記バリア膜と前記低抵抗膜と前記密着膜をエッチングして前記配線膜を形成する請求項１記載の配線膜の形成方法。
【請求項５】
前記第一〜第三の純銅ターゲットとして同一のターゲットを用い、
前記バリア膜の形成と、前記低抵抗膜の形成と、前記密着膜の形成を同じ真空槽内部で行う請求項４記載の配線膜の形成方法。
【請求項６】
前記第一〜第三の純銅ターゲットとして別々のターゲットを用い、
前記バリア膜の形成と、前記低抵抗膜の形成と、前記密着膜の形成を別々の真空槽内部で行う請求項４記載の配線膜の形成方法。
【請求項７】
前記第一、第三の純銅ターゲットとして同一のターゲットを用い、
前記第二の純銅ターゲットとして、前記第一、第三の純銅ターゲットとは異なるターゲットを用い、
前記バリア膜の形成と、前記密着膜の形成を同じ真空槽内部で行い、
前記低抵抗膜の形成を、前記バリア膜と、前記密着膜の形成に用いた真空槽とは異なる真空槽で行う請求項４記載の配線膜の形成方法。
【請求項８】
ゲート電極と、
それぞれ半導体からなるドレイン半導体層及びソース半導体層とを有し、
前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、
前記ドレイン半導体層表面と前記ソース半導体層の表面のいずれか一方又は両方には、銅を主成分とし、酸素が含有されたバリア膜が形成され、
前記バリア膜の表面には、銅を主成分とし、バリア膜よりも低抵抗な低抵抗膜がそれぞれ形成されたトランジスタ。
【請求項９】
前記ソース半導体層上の前記低抵抗膜と、前記ドレイン半導体層上の前記低抵抗膜のいずれか一方又は両方の表面には、銅を主成分とし、酸素が含有された密着膜が形成された請求項８記載のトランジスタ。
【請求項１０】
ゲート電極と、
半導体からなるドレイン半導体層と、
半導体からなるソース半導体層とを有し、
前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、
前記ゲート電極はガラス基板に接触するトランジスタであって、
前記ゲート電極は、前記ガラス基板の表面に形成されたバリア膜と、前記バリア膜の表面に形成された低抵抗膜とを有し、
前記バリア膜は、銅を主成分とし、酸素が含有され、
前記低抵抗膜は、銅を主成分とし、前記バリア膜よりも低抵抗にされたトランジスタ。
【請求項１１】
トランジスタを有する電子装置であって、
前記トランジスタは、ゲート電極と、
それぞれ半導体からなるドレイン半導体層及びソース半導体層とを有し、
前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、
前記ドレイン半導体層表面と前記ソース半導体層の表面のいずれか一方又は両方には、銅を主成分とし、酸素が含有されたバリア膜が形成され、
前記バリア膜の表面には、銅を主成分とし、バリア膜よりも低抵抗な低抵抗膜がそれぞれ形成された電子装置。
【請求項１２】
トランジスタを有し、
前記トランジスタは、ゲート電極と、
半導体からなるドレイン半導体層と、
半導体からなるソース半導体層とを有し、
前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、
前記ゲート電極はガラス基板に接触する電子装置であって、
前記ゲート電極は、前記ガラス基板の表面に形成されたバリア膜と、前記バリア膜の表面に形成された低抵抗膜とを有し、
前記バリア膜は、銅を主成分とし、酸素が含有され、
前記低抵抗膜は、銅を主成分とし、前記バリア膜よりも低抵抗にされた電子装置。
【請求項１３】
ガラス基板と、前記ガラス基板上に配置された透明な画素電極と、前記画素電極上に配置された液晶と、前記液晶上に配置された透明な共通電極と、前記ガラス基板に密着された蓄積電極を有し、
前記画素電極と前記蓄積電極との間に形成される液晶容量に、前記蓄積電極を片側の電極とする蓄積容量が接続され、
前記液晶容量の充放電で前記液晶の配向が制御される電子装置であって、
前記蓄積電極は、前記ガラス基板の表面に形成されたバリア膜と、前記バリア膜の表面に形成された低抵抗膜とを有し、
前記バリア膜は、銅を主成分とし、酸素が含有され、
前記低抵抗膜は、銅を主成分とし、前記バリア膜よりも低抵抗にされた電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線膜の分野に関し、特にトランジスタ用の配線膜と、その配線膜を形成する形成方法に関する。
【背景技術】
【０００２】
従来、電子部品用の金属配線膜には、ＡｌやＣｕなどの低抵抗材料が使用されている。たとえばＴＦＴ（Ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）液晶ディスプレイではパネルの大型化とともに、配線電極の低抵抗化の要求が大きくなってきており、低抵抗配線としてＡｌやＣｕを用いる必要性が高まっている。【０００３】
Ａｌを主成分とするＡｌ配線は、ＳｉＯ2やＩＴＯ（インジウム錫酸化物）等の酸化物と接触すると、酸化物の酸素によってヒロックが発生することがあり、また、Ａｌ配線をＴＦＴのソース、ドレイン電極として用いた場合の下地Ｓｉ層への拡散の問題、ＩＴＯからなる透明電極とのコンタクト抵抗の劣化などの問題がある。【０００４】
一方、Ｃｕ配線に関しては、ＣｕはＡｌより低抵抗な材料である。ＡｌはＩＴＯ透明電極とのコンタクト抵抗の劣化が問題とされるが、ＣｕはＡｌよりも酸化しにくいため、コンタクト抵抗も良好である。【０００５】
従って、Ｃｕを低抵抗配線膜として用いる必要性が高まっている。しかし、Ｃｕは他の配線材料と比べて、ガラスやＳｉ等の下地材料との密着性が悪いという問題や、ソースドレイン電極として用いた場合、Ｓｉ層にＣｕが拡散するという問題があるため、Ｃｕ配線と他の層との界面に密着性の向上や拡散防止のためのバリア層が必要となる。
また半導体で用いられているＣｕメッキの下地Ｃｕシード層に関しても、上記と同様に拡散の問題から、ＴｉＮやＴａＮ等の拡散防止のバリア層が必要となっている。【０００６】
Ｃｕを主成分とした電子部品向け金属配線膜の関連特許としては、ＣｕにＭｏ等の元素を添加することを特徴とする技術(特開２００５−１５８８８７)や、純粋なＣｕのスパッタリングによる成膜プロセス中に窒素や酸素を導入することを特徴とする技術(特開平１０−１２１５１)が知られているが、いずれも低抵抗化などに問題がある。
【特許文献１】特開２００５−１５８８８７号公報
【特許文献２】特開平１０−１２１５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は上記課題を解決するために成されたものであり、その目的は、ガラス基板やシリコン層に対する密着性が高く、かつ、低抵抗な配線膜を提供するものである。
【課題を解決するための手段】
【０００８】
本発明は、成膜対象物のシリコン又は二酸化ケイ素が露出する表面に、配線膜を形成する配線膜の形成方法であって、前記成膜対象物が置かれた真空雰囲気に酸素ガスとスパッタガスとを導入し、酸素を含む真空雰囲気中で、第一の純銅ターゲットをスパッタリングし、前記成膜対象物の表面にバリア膜を形成した後、前記成膜対象物が置かれた真空雰囲気への酸素ガスの導入を停止した状態で、第二の純銅ターゲットをスパッタリングし、前記バリア膜の表面上に低抵抗膜を形成し、前記バリア膜と前記低抵抗膜をエッチングして前記配線膜を形成する配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第一、第二の純銅ターゲットとして同一のターゲットを用い、前記バリア膜の形成と、前記低抵抗膜の形成を、同じ真空槽内部で行う配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記バリア膜の形成は、前記真空雰囲気のスパッタガス分圧に対する酸素ガス分圧の割合が、３．０％以上になるように酸素ガスを導入して、前記第一の銅ターゲットをスパッタリングする配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記低抵抗膜を形成した後、前記成膜対象物が置かれた真空雰囲気に酸素ガスとスパッタガスとを導入し、酸素を含む真空雰囲気中で、第三の純銅ターゲットをスパッタリングし、前記低抵抗膜表面に密着膜を形成した後、前記バリア膜と前記低抵抗膜と前記密着膜をエッチングして前記配線膜を形成する配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第一〜第三の純銅ターゲットとして同一のターゲットを用い、前記バリア膜の形成と、前記低抵抗膜の形成と、前記密着膜の形成を同じ真空槽内部で行う配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第一〜第三の純銅ターゲットとして別々のターゲットを用い、前記バリア膜の形成と、前記低抵抗膜の形成と、前記密着膜の形成を別々の真空槽内部で行う配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記第一、第三の純銅ターゲットとして同一のターゲットを用い、前記第二の純銅ターゲットとして、前記第一、第三の純銅ターゲットとは異なるターゲットを用い、前記バリア膜の形成と、前記密着膜の形成を同じ真空槽内部で行い、前記低抵抗膜の形成を、前記バリア膜と、前記密着膜の形成に用いた真空槽とは異なる真空槽で行う配線膜の形成方法である。
本発明はトランジスタであって、ゲート電極と、それぞれ半導体からなるドレイン半導体層及びソース半導体層とを有し、前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、前記ドレイン半導体層表面と前記ソース半導体層の表面のいずれか一方又は両方には、銅を主成分とし、酸素が含有されたバリア膜が形成され、前記バリア膜の表面には、銅を主成分とし、バリア膜よりも低抵抗な低抵抗膜がそれぞれ形成されたトランジスタである。
本発明はトランジスタであって、前記ソース半導体層上の前記低抵抗膜と、前記ドレイン半導体層上の前記低抵抗膜のいずれか一方又は両方の表面には、銅を主成分とし、酸素が含有された密着膜が形成されたトランジスタである。
本発明は、ゲート電極と、半導体からなるドレイン半導体層と、半導体からなるソース半導体層とを有し、前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、前記ゲート電極はガラス基板に接触するトランジスタであって、前記ゲート電極は、前記ガラス基板の表面に形成されたバリア膜と、前記バリア膜の表面に形成された低抵抗膜とを有し、前記バリア膜は、銅を主成分とし、酸素が含有され、前記低抵抗膜は、銅を主成分とし、前記バリア膜よりも低抵抗にされたトランジスタである。
本発明はトランジスタを有する電子装置であって、前記トランジスタは、ゲート電極と、それぞれ半導体からなるドレイン半導体層及びソース半導体層とを有し、前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、前記ドレイン半導体層表面と前記ソース半導体層の表面のいずれか一方又は両方には、銅を主成分とし、酸素が含有されたバリア膜が形成され、前記バリア膜の表面には、銅を主成分とし、バリア膜よりも低抵抗な低抵抗膜がそれぞれ形成された電子装置である。
本発明は、トランジスタを有し、前記トランジスタは、ゲート電極と、半導体からなるドレイン半導体層と、半導体からなるソース半導体層とを有し、前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、前記ゲート電極はガラス基板に接触する電子装置であって、前記ゲート電極は、前記ガラス基板の表面に形成されたバリア膜と、前記バリア膜の表面に形成された低抵抗膜とを有し、前記バリア膜は、銅を主成分とし、酸素が含有され、前記低抵抗膜は、銅を主成分とし、前記バリア膜よりも低抵抗にされた電子装置である。
本発明は、ガラス基板と、前記ガラス基板上に配置された透明な画素電極と、前記画素電極上に配置された液晶と、前記液晶上に配置された透明な共通電極と、前記ガラス基板に密着された蓄積電極を有し、前記画素電極と前記蓄積電極との間に形成される液晶容量に、前記蓄積電極を片側の電極とする蓄積容量が接続され、前記液晶容量の充放電で前記液晶の配向が制御される電子装置であって、前記蓄積電極は、前記ガラス基板の表面に形成されたバリア膜と、前記バリア膜の表面に形成された低抵抗膜とを有し、前記バリア膜は、銅を主成分とし、酸素が含有され、前記低抵抗膜は、銅を主成分とし、前記バリア膜よりも低抵抗にされた電子装置である。【０００９】
尚、本発明で主成分とは、主成分とする元素を５０原子％以上含有することである。従って、「銅を主成分とする」という意味は、「銅原子を５０原子％以上含有する」ということである。
本発明には用いる純銅ターゲットには、Ｃｕ以外の元素（例えばＭｎ、Ｍｇ等）が不純物として混入する場合もあるが、不純物元素の含有量は０．１原子％未満、通常は１０-4原子％未満である。そのような純銅ターゲットを用いて成膜される本発明の配線膜は、Ｃｕと酸素以外の不純物元素の含有量が０．１原子％未満、通常は１０-4原子％未満となる。
【発明の効果】
【００１０】
本発明により成膜された配線膜は、シリコンやガラスに対する密着性が高く、低抵抗である。配線膜を形成する際のパターニングは、バリア膜と低抵抗膜を同一のエッチャントで一度にパターニングすることができるので、製造工程が簡易である。
【図面の簡単な説明】
【００１１】
【図１】本発明に用いるスパッタリング装置の一例を説明するための断面図
【図２】（ａ）〜（ｅ）：本発明の配線膜の形成工程の一例を説明するための断面図
【図３】本発明の液晶表示装置の一例を説明するための断面図
【図４】本発明の半導体装置の一例を説明するための断面図
【図５】（ａ）、（ｂ）：本発明の配線膜の形成工程の他の例を説明するための断面図
【図６】スパッタリング装置の第二例を説明するための断面図
【図７】スパッタリング装置の第三例を説明するための断面図
【符号の説明】
【００１２】
１……スパッタリング装置    ２……真空槽    ３……液晶表示装置    ６……半導体装置    １１……純銅ターゲット    ３１……ガラス基板    ２２……バリア膜      ２３……低抵抗膜    ２４……積層膜    ２５、２７……配線膜    ３６……画素電極    ３８……蓄積電極    ４０……トランジスタ（ＴＦＴ）    ４１……ゲート電極    ４２……ドレイン電極    ４３……ソース電極    ４６……チャネル半導体層    ４７……ドレイン半導体層    ４８……ソース半導体層    ５５……共通電極
【発明を実施するための最良の形態】
【００１３】
図１の符号１は、本発明に用いるスパッタリング装置の第一例を示している。
このスパッタリング装置１は、真空槽２を有しており、真空槽２内には、純銅ターゲット１１が配置されている。純銅ターゲット１１中の銅以外の元素成分の含有量は０．１原子％未満である。【００１４】
図２(ａ)の符号２１は、成膜対象物であり、その表面には半導体領域又はガラス基板の表面が露出されている。
真空槽２には、真空排気系９とガス導入系８が接続されており、真空排気系９によって真空槽２内を真空排気し、真空雰囲気にした状態で成膜対象物２１を搬入し、真空槽２内に配置された基板ホルダ７に保持させる。【００１５】
ガス導入系８には、スパッタリングガス源と酸素ガス源が接続されており、真空槽２内に、スパッタリングガスと酸素ガスを流量制御しながら導入できるように構成されている。【００１６】
純銅ターゲット１１にはスパッタ電源５が接続されており、真空槽２内を真空排気した後、ガス導入系８からスパッタリングガス、又はスパッタリングガスと酸素ガスを導入し、スパッタ電源５によって純銅ターゲット１１に電圧を印加すると、純銅ターゲット１１表面近傍に、導入したガスのプラズマが形成される。【００１７】
プラズマによって純銅ターゲット１１がスパッタリングされると、銅の原子、又は原子団から成る銅微粒子が成膜対象物２１方向に放出され、成膜対象物２１の表面に到達すると、酸素と反応し、成膜対象物２１の表面に、図２(ｂ)に示すように、銅と酸化銅から成るバリア膜２２が形成される。【００１８】
酸素を導入しながら純銅ターゲット１１をスパッタリングし、バリア膜２２を成長させ、バリア膜２２が１０ｎｍ以上の膜厚に形成されたところで酸素ガスの導入を停止し、真空排気とスパッタリングガスの導入を続け、スパッタリングガスによって同じ純銅ターゲット１１をスパッタリングすると、バリア膜２２の表面に純銅の低抵抗膜２３が形成される（図２（ｃ））。【００１９】
低抵抗膜２３が所定膜厚に形成されたところで、成膜対象物２１をスパッタリング装置１から搬出する。成膜対象物２１の表面には、図２(ｃ)に示すように、バリア膜２２と低抵抗膜２３とを有する積層膜２４が形成されている。成膜対象物２１表面に露出する半導体領域又はガラス基板表面には、バリア膜２２が密着しており、その表面に低抵抗膜２３が配置されている。【００２０】
次に、図２(ｄ)に示すように、積層膜２４の表面にパターニングしたレジスト膜２６を配置し、レジスト膜２６底面に露出する積層膜２４を弱酸等のエッチング液やエッチングガスに曝すと、図２(ｅ)に示すように、パターニングされた配線膜２５が形成される。【００２１】
この配線膜２５の断面形状は、底面側の幅が上部の幅よりも長い台形であり、テーパを有している。
バリア膜２２と低抵抗膜２３は、銅又は、銅及び銅酸化物で構成されているため、同じ組成のエッチング液（又はエッチングガス）でエッチングが可能であり、バリア膜２２をエッチングする際に、新しくレジスト膜を配置しなおす必要はない。【００２２】
上記実施例では、バリア膜２２と低抵抗膜２３を同じスパッタリング装置１の真空槽２内で形成したが、本発明はこれに限定されるものではない。後述する図６、７に示すように、バリア膜２２と低抵抗膜２３を、別々の真空槽内で、別々のターゲットをスパッタリングして形成してもよい。
なお、バリア膜２２と低抵抗膜２３を同一のスパッタリング装置１内部で連続して成膜すれば、バリア膜２２と低抵抗膜２３が大気に晒される恐れがないので、膜質が良くなる。【００２３】
上記成膜対象物２１は、後述するＴＦＴ基板や半導体装置に用いられる基板であり、表面の一部又は全部には、ガラス基板やシリコン等の半導体層が露出されている。【００２４】
純銅の薄膜の、ガラス基板や半導体領域（シリコン単結晶又は多結晶等）に対する密着性よりも、銅と銅酸化物から成るバリア膜２２の、ガラス基板や半導体領域に対する密着性の方が高い。
本発明では、バリア膜２２によって低抵抗膜２３がガラス基板や半導体領域上に強固に接続され、剥離しにくくなる。【００２５】
また、銅酸化物と銅から成るバリア膜２２上に純銅の薄膜（低抵抗膜）を配置した場合の、シリコン酸化物や半導体領域中への銅の拡散量は、ＴｉやＷ等の高融点金属によってバリア膜を形成し、その上に純銅の薄膜を配置した場合の銅の拡散量よりも多いものの、バリア膜２２を設けずに、純銅膜をシリコン酸化物や半導体領域と接触して配置した場合よりは少ない。従って、半導体装置の分野でも、低抵抗の配線膜として本発明により形成される配線膜が要求される可能性がある。【００２６】
なお、ＩＴＯやＺｎＯ等の酸化物透明導電膜を有する液晶表示装置では、上記純銅の低抵抗膜２３を形成した後、前記純銅ターゲット１１が配置された真空雰囲気中に酸素を導入しながら当該純銅ターゲット１１をスパッタリングし、低抵抗膜２３上に、銅酸化物と銅から成り、１０ｎｍ以上の膜厚の密着膜２９を形成する（図５（ａ））。その密着膜２９上に酸化物透明導電膜を密着して配置することができる。【００２７】
この場合、密着膜２９には酸素が含有されているので、酸化物透明導電膜中の酸素が低抵抗膜２３中に拡散することが防止される。
密着膜２９もバリア膜２２と同様に銅及び銅酸化物で構成されているため、バリア膜２２及び低抵抗膜２３と同じエッチャント（エッチング液又はエッチングガス）でエッチング可能であり、レジスト膜を配置しなおさなくても、バリア膜２２と低抵抗膜２３と密着膜２９の積層膜２８を一度にエッチングし、パターニングされた配線膜２７を形成することができる（図５（ｂ））。
以上は、同じ真空槽２内部で同じ純銅ターゲット１１をスパッタリングして、バリア膜２２と低抵抗膜２３と密着膜２９を形成する場合について説明したが、本発明はこれに限定されるものではない。
図６の符号８０は第二例のスパッタリング装置を示し、図７の符号９０は第三例のスパッタリング装置を示している。第二、第三例のスパッタリング装置８０、９０は、第一の真空槽２ａと、第一の真空槽２ａに接続された第二の真空槽２ｂと、第一の真空槽２ａ内に配置された第一の純銅ターゲット１１ａと、第二の真空槽２ｂ内に配置された第二の純銅ターゲット１１ｂとを有している。
第二例、第三例のスパッタリング装置８０、９０を用いて配線膜用の積層膜を形成する工程について説明する。
先ず、真空排気系９により、第一、第二の真空槽２ａ、２ｂ内部に真空雰囲気を形成し、該真空雰囲気を維持したまま、成膜対象物２１を第一の真空槽２ａ内部に搬入し、基板ホルダ７ａに保持させる。
真空排気を続けながら、ガス導入系８から第一の真空槽２ａ内にスパッタガスと酸素ガスを導入し、電源５から第一の純銅ターゲット１１ａに電圧を印加し、酸素を含む真空雰囲気中で第一の純銅ターゲット１１ａをスパッタリングし、バリア膜２２を形成する。
バリア膜２２が形成された成膜対象物２１を第一の真空槽２ａから第二の真空槽２ｂへ搬入し、基板ホルダ７ｂに保持させる。第二の真空槽２ａ内を真空排気しながら、スパッタガスを導入し、酸素を含まない真空雰囲気中で第二の純銅ターゲット１１ｂをスパッタリングして低抵抗膜２３を形成する。
低抵抗膜２３表面に更に密着膜２９を形成する場合、第二例のスパッタリング装置８０では、低抵抗膜２３が形成された成膜対象物２１を第二の真空槽２ｂから第一の真空槽２ａへ戻す。第一の真空槽２ａ内を真空排気しながら、スパッタガスと酸素ガスを導入して、酸素ガスを含む真空雰囲気中で第一の純銅ターゲット１１ａをスパッタリングして密着膜２９を形成する。
これに対し、第三例のスパッタリング装置９０では、第二の真空槽２ａに第三の真空槽２ｃが接続されており、低抵抗膜２３が形成された成膜対象物２１を第二の真空槽２ｂから第三の真空槽２ｃへ搬入して基板ホルダ７ｃに保持させる。
第三の真空槽２ｃ内部には第三の純銅ターゲット１１ｃが配置されている。第三の真空槽２ｃ内を真空排気しながら、スパッタガスと酸素ガスを導入し、酸素ガスを含む真空雰囲気中で第三の純銅ターゲット１１ｃをスパッタリングして、密着膜２９を形成する。
第二、第三例のスパッタリング装置８０、９０は、異なる真空雰囲気（酸素を含有する真空雰囲気、酸素を含有しない真空雰囲気）を別々の真空槽２ａ〜２ｃ内に形成する。そのため、第一例のスパッタリング装置１のように、同じ真空槽２内に交互に異なる真空雰囲気を形成する場合に比べ、一つの膜の成膜を終了してから、次の膜を成膜するまでの真空排気に長時間を要しない。
また、配線膜２７全体の抵抗を下げるためには、低抵抗膜２３をバリア膜２２や密着膜２９に比べて厚くする。そのため、低抵抗膜２３は、バリア膜２２や密着膜２９に比べて成膜時間が長い。第二、第三例のスパッタリング装置８０、９０のように、成膜に長時間を要するものを専用の真空槽で成膜するようにすれば、生産性があがる。
更に、第三例のスパッタリング装置９０のように、真空槽２ａ〜２ｃの数を、配線膜２７を構成する銅膜の数と同じにし、各銅膜を専用の真空槽２ａ〜２ｃ内で成膜するようにすれば生産性はより向上する。
第二例のスパッタリング装置８０は、図６に示したように、第一、第二の真空槽２ａ、２ｂを直接接続してもよいし、第一、第二の真空槽２ａ、２ｂを同じ搬送室に接続し、該搬送室を介して第一、第二の真空槽２ａ、２ｂ間で成膜対象物２１を搬出入してもよい。
また、第三例のスパッタリング装置９０は、図７に示したように、第一〜第三の真空槽２ａ〜２ｃを直列的に接続し、成膜対象物２１を第二の真空槽２ｂを介して第一の真空槽２ａから第三の真空槽２ｃへ搬送してもよい。更に、第一〜第三の真空槽２ａ〜２ｃを同じ搬送室に接続し、該搬送室を介して成膜対象物２１を第一〜第三の真空槽２ａ〜２ｃ間で搬出入してもよい。
いずれの場合も、成膜対象物２１が大気に触れずに真空槽間を移動するから、膜質の良い配線膜２５、２７が得られる。【００２８】
次に、本発明の電子装置の一例を説明する。
図３の符号３は、本発明の配線膜を有する電子装置（液晶表示装置）であり、ＴＦＴ基板３０とカラーフィルタ基板５０を有している。
この液晶表示装置３は能動型であり、ＴＦＴ基板３０は、ガラス基板３１を有しており、ガラス基板３１上にはＴＦＴ（薄膜トランジスタ）４０と、表示画素３５と、蓄積コンデンサ３９が配置されている。【００２９】
ＴＦＴ４０は、ゲート電極４１と、ドレイン電極４２と、ソース電極４３を有しており、蓄積コンデンサ３９は蓄積電極３８を有しており、表示画素３５は、画素電極３６を有している。ゲート電極４１、ドレイン電極４２、ソース電極４３、蓄積電極３８が、上記配線膜２５、２７によって構成されている。
また、ＴＦＴ４０は、ゲート絶縁膜４４と、チャネル半導体層４６と、ドレイン半導体層４７と、ソース半導体層４８とを有している。【００３０】
チャネル半導体層４６の片面には、互いに離間してドレイン半導体層４７とソース半導体層４８が接触して配置されており、ドレイン半導体層４７とソース半導体層４８の間の位置の、チャネル半導体層４６の反対側の面には、ゲート絶縁膜４４とゲート電極４１が配置されている。【００３１】
ソース半導体層４８とドレイン半導体層４７の表面には、ドレイン電極４２とソース電極４３が、それぞれ接触して配置されている。
ゲート電極４１と、ドレイン電極４２と、ソース電極４３は、ＴＦＴ４０の外部に導出され、外部電源からの電圧を印加可能になっている。【００３２】
チャネル半導体層４６と、ドレイン及びソース半導体層４７、４８はアモルファスシリコンやポリシリコン等で構成されている。
ｐ型とｎ型の導電型のうち、ドレイン半導体層４７とソース半導体層４８は同じ導電型であり、チャネル半導体層４６は、ドレイン半導体層４７及びソース半導体層４８と同じ導電型か、反対の導電型である。
先ず、チャネル半導体層４６がソース及びドレイン半導体層４７、４８と同じ導電型の場合について説明する。
チャネル半導体層４６は、不純物濃度がドレイン及びソース半導体層４７、４８に比べて高く、低抵抗になっている。
ドレイン電極４２とソース電極４３の間に動作電圧を印加した状態で、チャネル半導体層４６、ドレイン及びソース半導体層４８と同極性の電荷が、チャネル半導体層４６表面に印加される電圧をゲート電極４１に印加すると、チャネル半導体層４６のゲート電極４１上の部分に低抵抗の蓄積層が形成され、該蓄積層によってドレイン半導体層４７とソース半導体層４８が接続され、ＴＦＴが導通する。ゲート電圧が印加されない間は蓄積層は形成されず、ＴＦＴ４０は遮断している。
次に、チャネル半導体層４６がソース及びドレイン電極４７、４８と異なる導電型の場合について説明すると、ドレイン電極４２とソース電極４３の間に動作電圧を印加した状態で、チャネル半導体層４６表面に、当該チャネル半導体層４６とは反対の極性の電荷が誘起される電圧をゲート電極４１に印加すると、チャネル半導体層４６のゲート電極４１上の部分に、ソース及びドレイン電極４７、４８と同じ導電型の反転層が形成され、該反転層によってドレイン半導体層４７とソース半導体層４８が接続され、ＴＦＴが導通する。ゲート電圧が印加されない間は反転層は形成されず、ＴＦＴ４０は遮断している。【００３３】
ソース電極４３の一部表面は露出され、表示画素３５から延設された画素電極３６が接触されている。
画素電極３６は、蓄積コンデンサ３９が位置する部分まで延設されており、ガラス基板３１上に配置された蓄積電極３８と、絶縁膜(ゲート絶縁膜４４)を介して対向して配置され、対向した部分によって、蓄積容量が形成されている。【００３４】
従って、蓄積容量のコンデンサの片側電極が蓄積電極３８であり、他の片側電極が画素電極３６であるが、他の片側電極は画素電極３６に限定されず、他の電極（例えば共通電極５５）であってもよい。【００３５】
ＴＦＴ基板３０とカラーフィルタ基板５０は、一定距離だけ離間して配置されており、その間に液晶４が封入されている。
カラーフィルタ基板５０は、ＴＦＴ４０と対向する位置にブラックマトリクス５２が配置され、表示画素３５と対向する位置に、カラーフィルタ５３が配置されている。カラーフィルタ基板５０の、少なくとも表示画素３５と対向する部分には、共通電極５５が配置されている。画素電極３６と共通電極５５は、ＩＴＯ等の透明な金属膜で構成されている。【００３６】
ＴＦＴ基板３０とカラーフィルタ基板５０は、それぞれ偏光板４９、５９を有している。ＴＦＴ４０の導通と遮断によって、画素電極３６と共通電極５５の間に電圧が印加されると、表示画素３５上の液晶４の配向が変化し、液晶４を通る光の偏向方向が変更され、表示画素３５に照射される光の、液晶表示装置３の外部への透過と遮断が制御される。【００３７】
蓄積容量は、画素電極３６と共通電極５５の間に形成される液晶容量に対して並列に接続されており、ＴＦＴ４０が導通し、画素電極３６と共通電極５５の間の液晶容量が、ＴＦＴ４０を介して電源電圧で充電されるとき、蓄積容量も電源電圧で充電される。【００３８】
蓄積容量に蓄積された電荷によって、ＴＦＴ４０が遮断に転じ、画素電極３６が電源電圧から遮断されても、画素電極３６にＴＦＴ４０の導通時と同じ電圧が印加され、表示画素３５上の液晶４の偏向状態が維持される。この液晶容量が放電される時には、液晶４の偏向状態が変化する。
蓄積電極３８とゲート電極４１はガラス基板３１と接触しており、ドレイン電極４２とソース電極４３は半導体層(ドレイン半導体層４７、ソース半導体層４８)と接触している。【００３９】
蓄積電極３８と、ゲート電極４１と、ドレイン電極４２と、ソース電極４３は、本発明により形成された配線膜２５、２７で構成されており、バリア膜２２が、ガラス基板３１又は半導体層４７、４８と接触している。従って蓄積電極３８及びゲート電極４１とガラス基板３１の間の密着性や、ドレイン電極４２及びソース電極４３と半導体層４７、４８の間の密着性は高い。また、バリア膜２２上に配置された低抵抗膜２３には酸素は含有されておらず、バリア膜２２よりも低抵抗であるから、各電極膜の拡がり方向(膜厚方向と直角の方向)の抵抗は低抵抗である。【００４０】
本発明の電子装置は液晶表示装置に限定されるものではない。
図４の符号６は、本発明の電子装置の他の例である半導体装置の一部であり、図４では半導体装置６のトランジスタ６０が示されている。
このトランジスタ６０は、ガラス基板上に配置されず、半導体基板（シリコン基板）６１を有する他は、上記図３に示したＴＦＴ４０と同じ部材を有しており、同じ部材には同じ符号を付して説明を省略する。【００４１】
このトランジスタ６０でも、ソース半導体層４８とドレイン半導体層４７の一部表面は露出されており、露出した部分にそれぞれソース電極４３のバリア膜２２と、ドレイン電極４２のバリア膜２２とが密着している。
従って、ドレイン電極４２とソース電極４３のシリコン基板６１に対する密着性は高く、バリア膜２２によってシリコン基板６１への銅拡散も防止される。【００４２】
尚、図４の符号６４は、ドレイン電極４２及びソース電極４３をゲート電極４１から絶縁するための絶縁膜であり、同図の符号７４は、ドレイン電極４２及びソース電極４３をシリコン基板６１のソース半導体層４８とドレイン半導体層４７以外の場所から絶縁するための絶縁膜である。【００４３】
ドレイン半導体層４７と、ソース半導体層４８と、チャネル半導体層４６は、電子装置が半導体装置６の場合には、シリコン基板６１に不純物を拡散させて形成され、電子装置が液晶表示装置の場合には、ガラス基板３１の表面上に、ＣＶＤ法等によってシリコン等の半導体を付着させて形成される。
また、ゲート絶縁膜４４等の絶縁膜は窒化ケイ素等の窒化膜、酸化ケイ素等の酸化膜で構成される。【００４４】
以上は、ゲート電極４１と、ドレイン電極４２と、ソース電極４３と、蓄積電極３８を、本発明により形成された配線膜２５、２７でそれぞれ構成する場合について説明したが、本発明はこれに限定されるものではなく、ソース電極４３とドレイン電極４２のいずれか一方又は両方を本発明の配線膜形成方法で形成し、ゲート電極４１と蓄積電極３８は、本発明と異なる方法で形成してもよいし、ゲート電極４１と蓄積電極３８のいずれか一方又は両方を本発明の配線膜の形成方法で形成し、ソース電極とドレイン電極を本発明とは異なる方法で形成してもよい。【００４５】
また、ソース電極４３とドレイン電極４２とゲート電極４１と蓄積電極３８のうち、全部の電極を２層構造の配線膜２５で構成してもよいし、全部の電極を３層構造の配線膜２７で構成してもよい。更に、ソース電極４３とドレイン電極４２とゲート電極４１と蓄積電極３８のうち、１つ以上の電極を２層構造の配線膜２５で構成し、残りの電極を３層構造の配線膜２７で構成してもよい。上述したように、密着膜２９は低抵抗膜２３中に酸素が拡散することを防止するから、３層構造の配線膜２７は、画素電極３６や共通電極５５のように、酸化物透明導電膜で構成される電極に接触するものに用いることが効果的である。
【実施例】
【００４６】
成膜対象物２１としてガラス基板を用い、スパッタリング時の酸素ガス分圧のスパッタガス（Ａｒ）の分圧に対する割合と、成膜後のアニール処理の温度の成膜条件を組合せて、各組合せでバリア膜２２を成膜した。【００４７】
尚、各組合せにおいて、スパッタガスの導入は、スパッタガス分圧が一定値（０．４Ｐａ）になるよう導入量を設定した。酸素ガス分圧のスパッタガス分圧に対する割合は、酸素ガス分圧をスパッタガス分圧（０．４Ｐａ）で除した値に１００を乗じた値である。【００４８】
＜密着性試験＞
各バリア膜２２に、先端が鋭利なカッタナイフで１ｍｍ角のマスを１０行×１０列、計１００個の刻みを入れ、粘着テープ（型番６１０のスコッチテープ）を貼り付けた後、粘着テープを剥がした時に残存するバリア膜２２の個数を数えた。その結果を、酸素ガス分圧のスパッタガス分圧に対する割合と、アニール処理の温度と共に、下記表１に記載する。下記表１のアニール温度の単位は℃である。【００４９】
【表１】
2008081805.tif 000003
【００５０】
尚、バリア膜２２がガラス基板から全部剥離した場合は０／１００、１つも剥離しない場合は１００／１００となり、分子の数が大きい程密着性が高いことになる。
上記表１から分かるように、酸素ガス分圧が高い程密着性が増している。酸素ガス分圧のスパッタガス分圧に対する割合が３．０％以上の時に、半数以上のバリア膜２２が残存しており、電子装置の配線膜としての密着性を確保するためには、酸素ガスの分圧のスパッタガス分圧に対する割合が３．０％以上で必要なことが分かる。特に、９割以上のバリア膜が剥離せずに残るような高い密着性が必要な場合には、酸素ガス分圧のスパッタガス分圧に対する割合が１０％以上必要なことが分かる。【００５１】
＜抵抗値＞
３５０℃でアニール処理した各バリア膜２２の比抵抗を測定した。その測定結果を下記表２に記載する。【００５２】
【表２】
2008081805.tif 000004
【００５３】
酸素ガス分圧が高くなるほど比抵抗が上昇する。上記表２を見ると、酸素ガス分圧のスパッタガス分圧に対する割合が２０．０％の時に、比抵抗が８．０と最大であり、この値は上記配線膜のバリア膜として電子装置に使用可能な値である。【００５４】
＜膜組成＞
異なる酸素ガス分圧で成膜した３種類のバリア膜について、ＸＰＳ法（Ｘ線電子分光法）で酸素原子の含有量と銅原子の含有量を測定した。その測定結果を下記表３に記載する。【００５５】
【表３】
2008081805.tif 000005
【００５６】
上記表３から、スパッタリング時の酸素ガス分圧が高くなる程、バリア膜２２に含まれる酸素原子の量が多くなることが確認された。
【図１】
2008081805.tif 000006
【図２】
2008081805.tif 000007
【図３】
2008081805.tif 000008
【図４】
2008081805.tif 000009
【図５】
2008081805.tif 000010
【図６】
2008081805.tif 000011
【図７】
2008081805.tif 000012
【国際調査報告】
2008081805.tif 000013
2008081805.tif 000014
2008081805.tif 000015
2008081805.tif 000016
2008081805.tif 000017
2008081805.tif 000018
2008081805.tif 000019