(57)【要約】  複数のユニットを備えた機能装置としてのトランスポンダにおいて、各ユニットに、機能設定内容を保持するためのI/O、RAMをACT面とSTBY面の２面用意する。そして、機能設定内容を変更する場合には、各ユニットのユニットCPUが、I/O、RAMをACT面からSTBY面に切り替える。ユニットは、ACT面のI/O、RAMの設定内容を使って動作し続けるが、STBY面には、新しい設定内容を設定する。そして、ユニットCPUから一斉に新しい設定内容を反省するように指示することによって、各ユニットは、一斉にSTBY面のI/O、RAMの設定内容を読み込み、LSIに機能設定を行う。
2008155798.tif 000002
【特許請求の範囲】
【請求項１】
複数の機能ユニットを搭載し、該複数の機能ユニットを制御することにより所望の機能を実現する機能装置のユニット間設定同期装置において、
該機能ユニットは、
設定すべき機能内容を格納する第１及び第２の記憶手段と、
該第１あるいは第２の記憶手段のいずれかへの書き込みを可能とする切り替え手段と、
該機能装置から複数の機能ユニットに対し同報通知される命令に従い、該第１あるいは第２の記憶手段のいずれかの記憶手段の記憶内容に基づいて、自機能ユニットの機能を新たに設定する機能設定手段と、
を備えることを特徴とするユニット間設定同期装置。
【請求項２】
前記機能装置は、前記切り替え手段に切り替え指示命令を発行し、新たな機能内容を記憶手段に格納させ、新たな機能内容を該機能ユニットの動作に反映させる命令を発行する制御手段を備えることを特徴とする請求項１に記載のユニット間設定同期装置。
【請求項３】
複数の機能ユニットを搭載し、該複数の機能ユニットを制御することにより所望の機能を実現する機能装置のユニット間設定同期装置において、
該機能ユニットは、
設定すべき機能内容を記憶する設定記憶手段と、
該設定記憶手段の参照を停止する参照停止手段と、
該設定記憶手段に新たな機能内容を書き込む書き込み手段と、
該機能装置から複数の機能ユニットに対し同報通知される、新たな機能内容を該機能ユニットの動作に反映させる命令に従い、該設定記憶手段の記憶内容に基づいて、自機能ユニットの機能を新たに設定する機能設定手段と、
を備えることを特徴とするユニット間設定同期装置。
【請求項４】
前記機能装置は、前記参照停止手段に参照停止指示命令を発行し、新たな機能内容を設定記憶手段に格納させ、新たな機能内容を該機能ユニットの動作に反映させる命令を発行する制御手段を備えることを特徴とする請求項３に記載のユニット間設定同期装置。
【請求項５】
請求項１または３の構成を有する機能ユニットを備えた２台の機能装置をネットワークで接続した構成を有し、
ネットワークの障害により２台の機能装置に設定されるべき機能内容に差分が生じた場合に、ネットワークの障害解消後、２台の機能装置に設定される機能内容の同期を取ることを特徴とするユニット間設定同期装置。
【請求項６】
前記機能装置は、光トランスポンダであり、機能ユニットは、光トランスポンダの機能を実現するユニットであることを特徴とする請求項１または３に記載のユニット間設定同期装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のユニットを備えた、所定の機能を実現する機能装置における、ユニット間の設定を同期させるユニット間設定同期装置に関する。
【背景技術】
【０００２】
近年、WDM(Wavelength Division Multiplexing)伝送装置は、大容量、超高速伝送に加え、高性能で複雑な伝送装置になりつつある。特に、機能面では、クロスコネクト機能、Packet-SONET(Synchronous Optical Network)変換、RPR(Resilient Packet Ring)機能、Protection機能のような機能を、Mesh配線で複数のユニットを接続して提供する伝送方法を具備することが多くなってきており、ユニット間で管理・同期が必要な設定情報を有する機能が増加している。【０００３】
一方、WDM機能や、WDMにサービス信号(回線)を収容するための光信号に変換する装置(トランスポンダユニット)の場合、収容する回線数が非常に多数(40G, 80G, 160G, 320G, 640G)となる。また、顧客が収容回線数の増加を要求した場合、コスト及び収容スペース、装置管理が効率的であるため、回線収容用のShelfを増設するケースが多く、複数のShelfを相互に接続したMulti Shelf構成となる場合がほとんどである。【０００４】
そういった中、複数のトランスポンダユニットを統括するユニットCPUは、ユーザからの設定の変更や、トランスポンダから収集される警報・性能情報を、複数のトランスポンダ１つ１つに対し、監視・制御しなければならない。【０００５】
図１は、WDM伝送装置を説明する図である。
図１では、機能装置であるWDM伝送装置として、トランスポンダを示している。図１において、メインのトランスポンダ１１には、複数のユニット１６が搭載され、WDMネットワーク１８に接続されている。WDMネットワーク１８には、光MUX/DEMUX１０が接続されている。また、メインのトランスポンダ１１には、サブのトランスポンダ１２が接続されている。メインのトランスポンダ１１の各ユニット１６は、サブのトランスポンダ１２の各ユニット１７と回線で接続される。サブのトランスポンダ１２の各ユニット１７には、クライアントネットワーク１５からの回線が接続される。メインのトランスポンダ１１とサブのトランスポンダ１２には、それぞれのトランスポンダを制御するためのユニットCPU（不図示）が設けられる。WDM伝送装置の管理者は、メインのトランスポンダ１１のユニットCPUにLANケーブル１３で接続された端末１９を使って、メインのトランスポンダ１１の各ユニット１６の設定を行う。また、メインのトランスポンダ１１のユニットCPUは、サブのトランスポンダ１２のユニットCPUにLANケーブル１４によって接続されている。管理者が端末１９から、サブのトランスポンダ１２の各ユニット１７を設定する場合には、メインのトランスポンダ１１のユニットCPU経由で、サブのトランスポンダ１２のユニットCPUへ命令を通知する。また、端末１９、メインのトランスポンダ１１のユニットCPU、サブのトランスポンダ１２のユニットCPUには、それぞれにおいて、設定情報等を格納するデータベースが設けられる。【０００６】
図２及び図３は、従来のトランスポンダの各ユニットへの機能の設定の仕方を説明する図である。
図２は、トランスポンダ内の機能設定に関連した構成を示した図である。１つのトランスポンダのシェルフには、１つのCPUユニット２０が設けられる。CPUユニット２０は、CPU部からなる。このCPU部は、各トランスポンダのユニット（トランスポンダユニット）の機能設定の指示を出す。ここでは、１つのトランスポンダシェルフに、１０個のユニットのスロットが取り付けられるものとしている。各トランスポンダユニットは、トランスポンダ共通Ｉ／Ｏ２１−１〜２１−１０、各トランスポンダ固有Ｉ／Ｏ２２−１〜２２−１０、RAM２３−１〜２３−１０、Unit  Firm２４−１〜２４−１０、FPGA２５−１〜２５−１０、LSI２６−１〜２６−１０からなっている。トランスポンダ共通Ｉ／Ｏ２１−１〜２１−１０は、トランスポンダ内で共通の設定をするための命令を受信するためのものである。受信する命令の種類によって、provisioning set TRGに命令が格納されたり、control set TRGに命令が格納されたりする。各トランスポンダ固有Ｉ／Ｏ２２−１〜２２−１０は、各トランスポンダユニットに固有の設定をする命令を受信する。RAM２３−１〜２３−１０は、命令によって指示された処理を実行するために必要なデータ等を格納する。Unit  Firm２４−１〜２４−１０は、機能設定するために、LSI２６−１〜２６−１０を制御するCPUである。FPGA２５−１〜２５−１０は、やはり機能設定するために、LSI２６−１〜２６−１０を制御する、ソフトウェア的にプログラム可能なLSIである。LSI２６−１〜２６−１０は、命令を受けて、実際のトランスポンダユニットの機能を設定する。【０００７】
図３は、従来の機能設定処理の流れを示すシーケンス図である。
従来においては、トランスポンダに取り付けられているスロット（ユニット）全てに、順次同様の方法で機能設定をする。図３においては、まず、スロット１について、ユニットCPUから機能設定指示を各トランスポンダ固有Ｉ/Ｏに送る。次に、ユニットCPUからスロット１のトランスポンダ共通Ｉ/Ｏに、機能設定反映要求を送る。スロット１のUnit  Firm及び、FPGAは、トランスポンダ共通Ｉ/Ｏを参照し、機能設定反映要求が入っていると判断した場合には、各トランスポンダ固有Ｉ/Ｏを参照して、機能設定内容を読み込み、この機能内容をLSIに設定して、トランスポンダ共通Ｉ/Ｏの機能設定反映要求をクリアする。トランスポンダ共通Ｉ/Ｏは、機能設定反映要求がクリアされると、ユニットCPUに対し、設定完了通知を行う。【０００８】
以上の動作を、全てのスロットについて、順次行う。図３では、スロット１０まで行うとしている。
以上のように、従来では、ユニットCPUがトランスポンダユニットに対して、1対1で個別に順番で設定することで対応できていた。しかし、最近では、上記でも述べたように、Mesh構成でユニット間を連結した構成で、クロスコネクト機能、Packet-SONET変換、RPR機能、Protection機能などの機能を具備することが多く、このような機能はトランスポンダユニット間でシーケンスをもった設定が必要となってきている。そのため複数のトランスポンダユニットに対して1対1に個別に設定する方法では対応が出来なくなってきている。(ユニットCPUの処理が複雑化してきているため、対応が出来なくなってきている)
また、従来のトランスポンダユニットの設定方法において、1つの機能を複数のトランスポンダユニットで実現するような設定を行う場合、設定完了の時間差が生じるため、トランスポンダユニット間で一時的な動作開始時間の差分が生じてしまう。【０００９】
更に、トランスポンダユニットへの設定方法が、複雑化してきているため、ユニットCPUの処理では満足する処理が困難となってきている。また、管理するトランスポンダユニットが増えるにつれて、ユニットCPUに比例的に負荷が多くなり、処理時間の長期化は避けられない。【００１０】
また、ユーザの設定情報をデータベースで管理する場合、データベースと複数のトランスポンダへの設定に差分が生じたとき、ユニットCPUはそれぞれのトランスポンダに設定されている情報とデータベースの設定情報の差分を割り出さなければならない。この場合、CPUの過負荷はもちろんのこと、発生した差分のリカバリー時間や差分チェック時間に大量のコストを有することになってしまう。【００１１】
特許文献１には、経路制御モジュールに過度の処理性能を要求することなく、予備系モジュールの経路制御情報を現用系モジュールに同期化するパケット転送装置が開示されている。
【特許文献１】特開２００５−３０３５０１号公報
【発明の開示】
【００１２】
本発明の課題は、複数のユニットを備えた、所定の機能を実現する機能装置における、ユニット間の設定を、負荷の増加を抑えつつ、同期させることのできるユニット間設定同期装置を提供することである。
【００１３】
本発明の一実施態様に係るユニット間設定同期装置は、複数の機能ユニットを搭載し、該複数の機能ユニットを制御することにより所望の機能を実現する機能装置のユニット間設定同期装置において、該機能ユニットは、設定すべき機能内容を格納する第１及び第２の記憶手段と、該第１あるいは第２の記憶手段のいずれかへの書き込みを可能とする切り替え手段と、該機能装置から複数の機能ユニットに対し同報通知される命令に従い、該第１あるいは第２の記憶手段のいずれかの記憶手段の記憶内容に基づいて、自機能ユニットの機能を新たに設定する機能設定手段とを備えることを特徴とする。
【００１４】
本発明の他の実施態様に係るユニット間設定同期装置は、複数の機能ユニットを搭載し、該複数の機能ユニットを制御することにより所望の機能を実現する機能装置のユニット間設定同期装置において、該機能ユニットが、設定すべき機能内容を記憶する設定記憶手段と、該設定記憶手段の参照を停止する参照停止手段と、該設定記憶手段に新たな機能内容を書き込む書き込み手段と、該機能装置から複数の機能ユニットに対し同報通知される、新たな機能内容を該機能ユニットの動作に反映させる命令に従い、該設定記憶手段の記憶内容に基づいて、自機能ユニットの機能を新たに設定する機能設定手段とを備えることを特徴とする。
【図面の簡単な説明】
【００１５】
【図１】WDM伝送装置を説明する図である。
【図２】従来のトランスポンダの各ユニットへの機能の設定の仕方を説明する図（その１）である。
【図３】従来のトランスポンダの各ユニットへの機能の設定の仕方を説明する図（その２）である。
【図４】本発明の第１の実施形態の通常処理時の動作を説明する図である。
【図５】本発明の第１の実施形態の動作を説明する図（その１）である。
【図６】本発明の第１の実施形態の動作を説明する図（その２）である。
【図７】本発明の第１の実施形態の動作を説明する図（その３）である。
【図８】本発明の第２の実施形態の動作を説明する図（その１）である。
【図９】本発明の第２の実施形態の動作を説明する図（その２）である。
【図１０】本発明の第２の実施形態の動作を説明する図（その３）である。
【図１１】本発明の第２の実施形態の動作を説明する図（その４）である。
【図１２】第１の実施形態をより詳細に説明する図（その１）である。
【図１３】第１の実施形態をより詳細に説明する図（その２）である。
【図１４】第２の実施形態をより詳細に説明する図（その１）である。
【図１５】第２の実施形態をより詳細に説明する図（その２）である。
【図１６】本発明の応用例を説明する図（その１）である。
【図１７】本発明の応用例を説明する図（その２）である。
【図１８】本発明の応用例を説明する図（その３）である。
【図１９】本発明の応用例を説明する図（その４）である。
【発明を実施するための最良の形態】
【００１６】
本発明の実施形態においては、
1-１． Shelfに搭載される各トランスポンダユニットに設定情報I/O,RAM を ACT （現用）,STBY (予備）の2面管理させる。
1-２． 初期の運用状態においては、ACT側の設定情報I/O,RAM を使用してユニットが動作する。そしてSTBY側の設定情報I/O,RAM はユニットの動作には使用されず、設定情報の書き込みを行ってもユニットの動作、たとえば処理する信号に影響なく情報の書込みを行うことができる。
1-３． 新たな設定情報への切り替え、すなわち、ACT , STBY の切り替えは、SET TRG(Set Trigger) という面切り替え専用I/O命令を具備して行う。
1-４． ユニットCPUには、 3 記載の SET TRG とは別に、Broadcast SET TRG （一斉反映命令）を持たせる。
1-５． トランスポンダユニットは、MESH配線内の空き信号に、Broadcast(一斉)通知を行う。
上記に加え、ACT, STBY面のように2面管理がリソースなどの問題により困難な場合は以下の手段をとる。
2-１． トランスポンダユニットのFPGAとUnit Firmにフリーズ要求をだす。
2-２． フリーズ要求は、SET TRG(Set Trigger)というフリーズ要求専用I/O命令を具備して行う。
2-３． ユニットCPUには、 2 記載の SET TRG とは別に、Broadcast SET TRG （一斉反映命令）を持たせる。
2-４． トランスポンダユニットは、MESH配線内の空き信号に、Broadcast(一斉)通知を行う。
上記項目1-１〜1-５、2-１〜2-４を用い、設定情報を一気に全ユニットへ設定し、必要に応じて、Broadcast SET TRG で、一括設定情報面切り替えを行うことで、設定シーケンスを不要とする設定方法を提供する。【００１７】
図４は、本発明の第１の実施形態の通常処理時の動作を説明する図である。
ユニットCPU３０は、複数のユニット（スロット）３１を担当しており、各ユニット（スロット）３１には、I/O RAMのACT面３２と、I/O RAMのSTBY面３３及び、従来の場合と同様に、I/O RAM の設定情報を用いて動作するFPGA、Unit  Firm、LSIが設けられる。【００１８】
通常処理時は、ユニットCPU３０はI/O RAMのACT面３２の情報を更新し、各LSIへ設定をする。ここで言う通常処理とは、例えば各ユニット間で同時に設定を有効にするような必要のない設定情報の更新処理である。【００１９】
図５〜図７は、本発明の第１の実施形態の動作を説明する図である。
ここで説明するのは、上記の通常処理とは異なり、例えば各ユニット間で同時に設定を有効とする必要のある設定情報の更新処理についてとなる。【００２０】
図５に示すように、ユニットCPU３０から送られてくる"SET TRG"により全てのトランスポンダユニットに対し、I/O RAMへの書き込みをACT面３２からSTBY面３３へ変更する。
次に、図６に示すように、I/O RAMへの書き込みをSTBY面３３に切り替え後、ユニットCPU３０は、全てのトランスポンダユニットについて、I/O RAMのSTBY面３３に設定情報を書き込む。この時、トランスポンダユニットは、以前と同様にACT面３２の設定情報に従って動作している。ユニットCPU３０は、STBY面３３に設定情報を書き込むだけで、LSIの設定は、この時点ではしない。【００２１】
次に、図７に示すように、ユニットCPU３０によるブロードキャスト通知（Broadcast SET TRG）により、全てのトランスポンダユニットは一斉に、I/O RAMのSTBY面３３の設定をLSIに設定し、設定変更を反映させる。【００２２】
図８〜図１１は、本発明の第２の実施形態の動作を説明する図である。
通常処理は、図示していないが図４と基本的に同じであって、ただ、本実施形態の場合には、I/O RAMのSTBY面３３が存在しないだけである。【００２３】
トランスポンダユニットの機能設定を行う場合には、本実施形態では、ユニットCPU３０から、各ユニットにFPGA/Unit Firmフリーズ要求を通知する。すなわち、FPGA及びUnit FirmがACT(I/O, RAM)面３２を読み出さないように、ユニットCPU３０からフリーズ要求をだす。【００２４】
次に、図９に記載されているように、ACT面のI/O, RAMを初期化する。すなわち、I/O RAMのACT面には、フリーズ要求が発行される直前までの設定情報が記録されているので、これをクリアする。【００２５】
次に、図１０に示されるように、ユニットCPU３０は、設定情報をACT(I/O, RAM)面３２へ仮想的に設定する。(ここでは、仮想的な設定であるため、FPGAやUnit  Firmは、ここでは、まだACT(I/O, RAM)面３２を読み込まない。)
次に、図１１に示されるように、ユニットCPU３０からのBroadcast通知による一斉反映要求の発行にしたがって、全てのトランスポンダユニットは一斉に設定を反映させる。【００２６】
また、上記実施形態において、ユニットCPUからの一斉設定反映要求であるBroadcast SET TRGをPort/Slot指定できるようにすることで、ユニットの部分的な機能ブロックのみについて同様にNon-シーケンシャルな一括同期設定を実現させることも可能である。【００２７】
あるいは、ユニットCPUのデータベースを冗長化させたとき、データベースに差分が生じた場合に差分を埋めるために、上記実施形態を適用可能である。
上記実施形態によれば、トランスポンダユニット間で機能を接続するということを気にすることなく、初期値のデフォルト状態から作成された仮想的な設定情報を用いることで、簡単に再設定できる。【００２８】
また、多くの設定情報を設定する場合、ユニットCPU性能の限界により、立ち上げ時間が遅いといった課題を、各トランスポンダユニットに処理を分散させることで、解決できる。【００２９】
ユニットCPUが一斉にタイミングを合わせて設定情報を反映するための要求をだすため、信号サービスに影響が非常に少ない。
データベースの同期及びトランスポンダユニットとの設定情報の同期が、差分でなく全情報設定であるため確実に実施できる。【００３０】
ACT、STBYの2面管理やフリーズ要求を用いることで、信号サービスに影響なく、設定情報の変更が可能になり、装置の安全性、品質向上が図れる。
初期値のデフォルト状態から作成された仮想的な設定情報を、常に全情報設定手順で行うため、差分チェック後の再設定などの新たなシーケンスを加える必要がないため、シーケンスなどに潜む、バグや問題を事前に回避することができる。【００３１】
通常、ユニットCPUが１つずつ設定するとFirm/FPGAの設定が完了したあとに"設定完了通知(Complete)"をだす。よってCompleteがでてからユニットCPUは次の設定をFirm/FPGAへ通知する。そのため、Firm/FPGAがASICなどに設定する際に、設定するのに待ち時間が必要な設定情報が含まれている場合、その分だけユニットCPUはCompleteを待つ時間が長くなる。しかし、上記実施形態の方法は、単にRAMアクセスするのみなので、このような待ち時間を気にせずに設定することが可能であるため、高速化が可能である。【００３２】
図１２及び図１３は、第１の実施形態をより詳細に説明する図である。
図１２は、トランスポンダユニットの構成を説明する図である。図１２において、図２と同じ構成要素には同じ参照符号を付して、説明を省略する。図１２の第１の実施形態の構成においては、トランスポンダ共通Ｉ／Ｏ２１ａ−１〜２１ａ−１０において、面切り替えSET TRGとBroadcast SET TRGが新たに設けられている。面切り替えSET TRGは、SET TRG命令を受信する。Broadcast SET TRGは、Broadcast SET TRG命令を受信する。また、Active面の各トランスポンダ固有Ｉ／Ｏ２２ａ−１〜２２ａ−１０及びRAM２３ａ−１〜２３ａ−１０のほか、Standby面の各トランスポンダ固有Ｉ／Ｏ２２ｓ−１〜２２ｓ−１０及びRAM２３ｓ−１〜２３ｓ−１０が設けられている。【００３３】
図１３は、第１の実施形態における動作の様子を示すシーケンス図である。まず、ユニットCPUから、各スロット０１〜１０の各トランスポンダ固有Ｉ／Ｏに、面切り替えのためのSET TRGを発行する（１）。各スロットのFirm/FPGAでは、各トランスポンダ固有Ｉ／ＯとRAMをACT面からSTBY面に切り替え、初期化する。切り替えが終わったら、トランスポンダ共通Ｉ／Ｏに対し、Firm/FPGAから完了通知がなされる。次に、ユニットCPUから、各スロットのSTBY面の各トランスポンダ固有Ｉ／Ｏに機能設定が行われる（２）。次に、ユニットCPUから、各スロットの各トランスポンダ固有Ｉ／Ｏに対し、設定情報の一斉設定反映要求（Broadcast SET TRG）が発行される（３）。一斉設定反映要求を受け取った各スロットでは、Firm/FPGAが、STBY面の各トランスポンダ固有Ｉ／Ｏに書き込まれている機能設定内容に基づいてLSIを設定する。設定が終わると、各スロットのトランスポンダ共通Ｉ／Ｏに一斉設定反映要求のクリアが書き込まれ、設定完了通知がユニットCPUに対して行われる（４）。【００３４】
図１４及び図１５は、第２の実施形態をより詳細に説明する図である。
図１４は、トランスポンダユニットの構成を説明する図である。図１４において、図２と同じ構成要素には同じ参照符号を付して、説明を省略する。図１４の構成においては、トランスポンダ共通Ｉ／Ｏ２１ｂ−１〜２１ｂ−１０に、フリーズ要求SET TRGとBroadcast SET TRGを新たに設けている。フリーズ要求SET TRGには、CPUユニット２０から送られてくる、各トランスポンダ固有Ｉ／Ｏ２２−１〜２２−１０、RAM２３−１〜２３−１０の内容を読み込んで、機能設定を行う機能の停止（フリーズ）を要求する命令を格納する。また、Broadcast SET TRGは、CPUユニット２０から送られてくる一斉設定反映要求を格納する。【００３５】
図１５は、第２の実施形態における動作の様子を示すシーケンス図である。まず、ユニットCPUは、各スロットの各トランスポンダ固有Ｉ／Ｏに、フリーズ要求SET TRGを書き込む（１）。フリーズ要求を受けて、各スロットのFirm/FPGAは、その機能が停止される。また、各トランスポンダ固有Ｉ／Ｏと、RAMが初期化される。Firm/FPGAは、フリーズが完了すると、トランスポンダ共通Ｉ／Ｏに完了通知を行う。次に、ユニットCPUは、各スロットの各トランスポンダ固有Ｉ／Ｏに機能設定を行う（２）。そして、全てのスロットに、設定情報一斉反映要求（Broadcast SET TRG）を行う。これにより、各スロットのFirm/FPGAは、それぞれのスロットの各トランスポンダ固有Ｉ／Ｏから機能設定内容を読み取り、機能内容をLSIに設定する。機能設定を終わると、設定情報一斉反映要求をクリアし、ユニットCPUに対し、設定完了通知を行う。【００３６】
図１６〜図１９は、本発明の応用例を説明する図である。
これらの図において、Core  CPU、TRIB  CPUは、メイントランスポンダ、サブトランスポンダのユニットCPUである。【００３７】
図１６及び図１７は、第１の実施形態の応用例である。図１６の（１）において、通常時、ユーザからの設定が、メインのトランスポンダのデータベースと、サブのトランスポンダのデータベースに格納され、これらのデータベースの内容が同期されていたとする。次に、図１６の（２）に示すように、メインのトランスポンダとサブのトランスポンダの間を接続するLANが切断されたとする。すると、ユーザからの設定内容は、メインのトランスポンダのデータベースには反映されるが、サブのトランスポンダのデータベースには、反映されないようになる。次に、図１６の（３）のように、メインのトランスポンダとサブのトランスポンダとの間のLANが復旧されたとすると、メインのトランスポンダのデータベースの内容が、サブのトランスポンダのデータベースに反映される。すると、サブのトランスポンダのデータベースの設定内容を、各トランスポンダユニットに反映する必要が出てくる。【００３８】
そこで、図１７の（１）に示すように、各トランスポンダユニットに、I/O、RAMをACT面からSTBY面に切り替える要求であるSET TRGを発行し、I／O、RAMをACT面からSTBY面に切り替えさせる。次に、図１７の（２）のように、STBY面に切り替え後、サブのトランスポンダのユニットCPU（TRIB CPU)は、全てのトランスポンダユニットに、STBY面のI／O、RAMに、データベースの設定情報を書き込む。そして、図１７の（３）のように、サブのトランスポンダのユニットCPU（TRIB CPU)は、全てのトランスポンダユニットにBroadcast通知（Broadcast SET TRG）を行い、一斉に、STBY面のI／O、RAMに書き込まれている設定内容を反映させる。【００３９】
以上により、メインとサブのトランスポンダ間のLANが復旧したことによるサブのトランスポンダのデータベース内の設定内容が急に変わったとしても、トランスポンダユニットに異常な動作を起こさせること無く、新たな設定内容を各トランスポンダユニットに反映することが出来る。【００４０】
図１８及び図１９は、第２の実施形態の応用例である。  
図１８では、メインとサブのトランスポンダ間のLANが復旧し、それぞれのデータベースの同期が再び取れた後から記載している。まず、図１８の（１）のように、サブのユニットCPUから、フリーズ要求を出し、Unit  Firm/FPGAが、I/O、RAMを読み出さないように指示を出す。次に、図１８の（２）のように、I/O、RAMを初期化する。そして、図１９の（１）のように、I/O、RAMにデータベースの設定内容を書き込む。次に、図１９の（２）のように、ユニットCPUから、Broadcast通知を行って、各トランスポンダユニットにおいて、Unit  Firm/FPGAに、I/O、RAMを読み込ませ、LSIに機能設定を行わせる。【００４１】
第１の実施形態では、I/O、RAMをACT面とSTBY面の２面用意する必要がある。しかし、リソース不足によってSTBY領域を確保できない場合には、第２の実施形態のように、フリーズ要求を発行するようにすることによって、第１の実施形態と同様の効果を得ることが出来る。【００４２】
このように、本発明によれば、トランスポンダ間の接続が切れて、メインのトランスポンダとサブのトランスポンダの設定が異なってしまい、復旧後、メインのトランスポンダの設定内容を、サブのトランスポンダ配下にあるトランスポンダユニットに反映する場合も、迅速に、障害が発生することなく反映を行うことが出来るようになる。
【図１】
2008155798.tif 000003
【図２】
2008155798.tif 000004
【図３】
2008155798.tif 000005
【図４】
2008155798.tif 000006
【図５】
2008155798.tif 000007
【図６】
2008155798.tif 000008
【図７】
2008155798.tif 000009
【図８】
2008155798.tif 000010
【図９】
2008155798.tif 000011
【図１０】
2008155798.tif 000012
【図１１】
2008155798.tif 000013
【図１２】
2008155798.tif 000014
【図１３】
2008155798.tif 000015
【図１４】
2008155798.tif 000016
【図１５】
2008155798.tif 000017
【図１６】
2008155798.tif 000018
【図１７】
2008155798.tif 000019
【図１８】
2008155798.tif 000020
【図１９】
2008155798.tif 000021
【国際調査報告】
2008155798.tif 000022
2008155798.tif 000023
2008155798.tif 000024
2008155798.tif 000025