【手続補正書】
【提出日】平成17年9月9日(2005.9.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  多層配線構造を有する半導体装置の製造方法であって、
第１の層間絶縁膜に配線材料が埋め込まれてなる第１の配線層上に第２の層間絶縁膜を成膜し、当該第２の層間絶縁膜にトレンチ及びビアホールからなる凹部を形成し、当該凹部にバリアメタルを成膜するバリアメタル成膜工程と、
少なくとも上記ビアホール底部の上記バリアメタルをエッチングにより除去するバリアメタル除去工程とを有し、
上記バリアメタル除去工程において、上記第２の配線用トレンチの底部の上記バリアメタルを残存させることを特徴とする半導体装置の製造方法。
【請求項２】  上記バリアメタル成膜工程において、上記トレンチの底部に成膜されるバリアメタルの膜厚に対する上記ビアホール底部に成膜されるバリアメタルの膜厚を６０％以下とし、
且つ、上記バリアメタル除去工程において、上記ビアホール底部におけるエッチングレートと上記トレンチ底部のエッチングレートとの比を８０％以上とすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】  上記配線材料はＣｕを含有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】  上記第１の配線層と上記ビアとの間に上記バリアメタルが存在しないことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】  多層配線構造を有する半導体装置の製造方法であって、
第１の層間絶縁膜に配線材料が埋め込まれてなる第１の配線層上に、第２の層間絶縁膜と、配線材料拡散防止機能を有する絶縁膜と、第３の層間絶縁膜とをこの順に成膜し、トレンチ及びビアホールからなる凹部を形成し、当該凹部にバリアメタルを成膜するバリアメタル成膜工程と、
少なくとも上記ビアホール底部の上記バリアメタルをエッチングにより除去するバリアメタル除去工程とを有し、
上記バリアメタル除去工程において、上記トレンチの底部に上記反戦材料拡散防止機能を有する絶縁膜を残存させることを特徴とする半導体装置の製造方法。
【請求項６】  上記配線材料拡散防止機能を有する絶縁膜はＳｉＣ又はＳｉＮからなることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】  上記配線材料はＣｕを含有することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項８】  上記第１の配線層と上記ビアとの間に上記バリアメタルが存在しないことを特徴とする請求項５記載の半導体装置の製造方法。
【請求項９】  多層配線構造を有する半導体装置の製造方法であって、
第１の層間絶縁膜に配線材料が埋め込まれてなる第１の配線層上に、配線材料拡散防止機能を有する絶縁膜と第２の層間絶縁膜とをこの順に成膜し、当該配線材料拡散防止機能を有する絶縁膜が露出するように上記第２の層間絶縁膜にトレンチ及びビアホールからなる凹部を形成する凹部形成工程と、
上記ビアホール底部の上記配線材料拡散防止機能を有する絶縁膜が被覆されないように、上記凹部にバリアメタルを成膜するバリアメタル成膜工程と、
上記ビアホール底部の上記配線材料拡散防止機能を有する絶縁膜をエッチングにより除去する絶縁膜除去工程とを有することを特徴とする半導体装置の製造方法。
【請求項１０】  上記バリアメタル成膜工程において、上記ビアホールの底部に露出した上記配線材料拡散防止機能を有する絶縁膜上へバリアメタルの成膜が開始するまでに、上記第２の層間絶縁膜上のバリアメタルの膜厚を３ｎｍとすることを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】  上記配線材料拡散防止機能を有する絶縁膜はＳｉＣ又はＳｉＮであることを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１２】  上記第２の層間絶縁膜はＳｉＯ２又はＳｉＯＣからなることを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１３】  上記配線材料はＣｕを含有することを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１４】  上記第１の配線層と上記ビアとの間にバリアメタルが存在しないことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１５】  多層配線構造を有する半導体装置であって、
第１の層間絶縁膜と配線材料拡散防止機能を有する絶縁膜との積層膜に配線材料が埋め込まれてなる第１の配線層と、
上記第１の配線層の上方に配された第２の配線層と、
上記第１の配線層と上記第２の配線層とを電気的に接続するビアとを有し、
上記第２の配線層及び上記ビアがバリアメタルを介して第２の層間絶縁膜に埋め込まれることを特徴とする半導体装置。
【請求項１６】  上記配線材料拡散防止機能を有する絶縁膜はＳｉＣ又はＳｉＮであることを特徴とする請求項１５記載の半導体装置。
【請求項１７】  上記配線材料はＣｕを含有することを特徴とする請求項１５記載の半導体装置。
【請求項１８】  上記第１の配線層と上記ビアとの間に上記バリアメタルが存在しないことを特徴とする請求項１５記載の半導体装置。
【請求項１９】  多層配線構造を有する半導体装置の製造方法であって、
第１の層間絶縁膜と配線材料拡散防止機能を有する絶縁膜とをこの順に成膜して積層膜を形成し、当該積層膜に配線材料を埋め込み第１の配線層を形成する第１配線層形成工程と、
上記第１の配線層上に第２の層間絶縁膜を成膜し、当該第２の層間絶縁膜にトレンチ及びビアホールからなる凹部を形成し、当該凹部にバリアメタルを成膜するバリアメタル成膜工程と、
少なくとも上記ビアホール底部の上記バリアメタルをエッチングにより除去するバリアメタル除去工程とを有することを特徴とする半導体装置の製造方法。
【請求項２０】  上記配線材料拡散防止機能を有する絶縁膜はＳｉＣ又はＳｉＮであることを特徴とする請求項１９記載の半導体装置の製造方法。
【請求項２１】  上記配線材料はＣｕを含有することを特徴とする請求項１９記載の半導体装置の製造方法。
【請求項２２】  上記第１の配線層と上記ビアとの間に上記バリアメタルが存在しないことを特徴とする請求項１９記載の半導体装置の製造方法。
【請求項２３】  ビアとその下方に存在する配線層との間で配線材料の原子が移動可能な状態とされるとともに、当該配線材料がバリアメタルを介して層間絶縁膜に埋め込まれてなる多層配線構造を有する半導体装置の製造装置であって、
上記配線層上の自然酸化膜を除去するための物理的エッチングチャンバと、
上記バリアメタルを成膜するためのバリアメタル成膜チャンバと、
上記バリアメタルを除去するためのドライエッチングチャンバと、
Ｃｕシード層を成膜するためのＣｕシード層成膜チャンバと、
各チャンバを大気開放することなく被処理体を連続処理可能なコアチャンバとを備えることを特徴とする半導体装置の製造装置。
【請求項２４】  上記物理的エッチングチャンバは、誘導結合型プラズマエッチングを行うことを特徴とする請求項２３記載の半導体装置の製造装置。
【請求項２５】  上記バリアメタル成膜チャンバは、スパッタリング又は化学気相成長を行うことを特徴とする請求項２３記載の半導体装置の製造装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
また、本発明に係る半導体装置の製造方法は、多層配線構造を有する半導体装置の製造方法であって、第１の層間絶縁膜に配線材料が埋め込まれてなる第１の配線層上に、配線材料拡散防止機能を有する絶縁膜と第２の層間絶縁膜とをこの順に成膜し、当該配線材料拡散防止機能を有する絶縁膜が露出するように上記第２の層間絶縁膜にトレンチ及びビアホールからなる凹部を形成する凹部形成工程と、上記ビアホール底部の上記配線材料拡散防止機能を有する絶縁膜が被覆されないように、上記凹部にバリアメタルを成膜するバリアメタル成膜工程と、上記ビアホール底部の上記配線材料拡散防止機能を有する絶縁膜をエッチングにより除去する絶縁膜除去工程とを有することを特徴とする。