【手続補正書】
【提出日】平成16年9月16日(2004.9.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
各々コントロールゲートとフローティングゲートを有し、データに対応するしきい値を有する複数の不揮発性記憶素子がマトリックス状に配置されたメモリアレイと、該メモリアレイから読み出された複数の記憶素子の記憶データが入力されて該読み出されたデータに含まれているエラーを訂正するエラー訂正回路とを備えた記憶装置において、上記メモリアレイから読み出された所定の単位のデータが上記エラー訂正回路へ送られるとともに外部へ出力され、該データ出力が終了した時点もしくは直後に読み出されたデータにエラーが含まれていたか否か示すエラー状況信号が上記エラー訂正回路によって外部へ出力され、上記エラー訂正回路は、上記メモリアレイから読み出された所定単位のデータの中にエラーがあることを検出した時、該エラーの訂正を行うことを特徴とする記憶装置。
【請求項２】
上記メモリアレイから所定の単位で読み出された複数の記憶素子の記憶データを保持するデータ保持手段を備え、読み出されたデータにエラーが含まれていた場合に上記データ保持手段に保持されていたデータを上記エラー訂正回路によって訂正して外部へ出力するように構成されていることを特徴とする請求項１に記載の記憶装置。
【請求項３】
上記エラー訂正回路によって読出しデータのエラーが訂正された場合に、訂正があったことを示す訂正状況情報を出力するように構成されてなることを特徴とする請求項２に記載の記憶装置。
【請求項４】
上記訂正状況情報には、読出しデータに含まれていたエラーを正しく訂正できたか否かを示す情報が含まれていることを特徴とする請求項３に記載の記憶装置。
【請求項５】
上記メモリアレイから読み出された訂正前の読出しデータおよび上記エラー訂正回路により訂正されたデータは外部から供給されるクロック信号に同期して出力されるように構成されていることを特徴とする請求項２、３または４に記載の記憶装置。
【請求項６】
上記メモリアレイと上記エラー訂正回路は同一の半導体チップ上に形成され、上記訂正前の読出しデータおよび訂正後のデータは、外部からのデータ読出し要求を意味する信号が入力される端子と共通の端子から出力されるように構成されてなることを特徴とする請求項１、２、３、４または５に記載の記憶装置。
【請求項７】
請求項１、２、３、４、５または６に記載の記憶装置と、該記憶装置に対して読出し要求を行なう制御装置とを内蔵してなることを特徴とするメモリカード。
【請求項８】
各々が保持しているデータに対応するしきい値を有する複数のメモリセルと、
エラー訂正回路と、
出力回路とを有し、
前記複数のメモリセルのうちの選択されたメモリセルから読み出されたデータが、前記エラー訂正回路及び前記出力回路に供給され、
前記エラー訂正回路は、前記データがエラーを含むか否かを示すシンドロームを生成し、前記出力回路に選択されたメモリセルからのデータにエラーが含まれるか否かを示すエラー状態フラグを供給し、
前記出力回路は、選択されたメモリセルからのデータを前記エラー状態フラグとともに出力し、
前記エラー訂正回路は、前記出力回路によって読み出されたデータの中のエラーの位置を検出し、エラーを訂正することを特徴とする不揮発性半導体記憶装置。
【請求項９】
更に、選択されたメモリセルからのデータを収容するラッチ回路を有し、
選択されたメモリセルからのデータにエラーが検出された時、前記ラッチ回路に保持されたデータを出力前に訂正することを特徴とする請求項８に記載の不揮発性半導体記憶装置。
【請求項１０】
前記出力回路は、選択されたメモリセルからの訂正されたデータを訂正状態フラグとともに出力することを特徴とする請求項９に記載の不揮発性半導体記憶装置。
【請求項１１】
前記訂正状態フラグは、選択されたメモリセルからのデータに含まれたエラーが訂正されたか否かを示す情報を構成することを特徴とする請求項１０に記載の不揮発性半導体記憶装置。
【請求項１２】
選択されたメモリセルからのデータ，前記エラー状態フラグ，訂正されたデータ及び前記訂正状態フラグは、クロック信号に同期して出力されることを特徴とする請求項１１に記載の不揮発性半導体記憶装置。
【請求項１３】
選択されたメモリセルからのデータ，前記エラー状態フラグ，訂正されたデータ及び前記訂正状態フラグは、データ読出し要求が入力された入出力端子と共通の入出力端子から出力されることを特徴とする請求項１２に記載の不揮発性半導体記憶装置。
【請求項１４】
前記複数のメモリセルの各々のしきい値は、消去状態を示す第1のしきい値領域内、或いは、前記第1のしきい値領域と異なり各々が書込状態を示す複数のしきい値領域内のいずれかの値であることを特徴とする請求項１３に記載の不揮発性半導体記憶装置。
【請求項１５】
制御回路と、
各々が保持しているデータに対応するしきい値を有する複数のメモリセルを含む不揮発性メモリと、
エラー訂正回路と、
出力回路とを有し、
前記複数のメモリセルのうちの選択されたメモリセルから読み出されたデータが、前記エラー訂正回路及び前記出力回路に供給され、
前記エラー訂正回路は、前記データがエラーを含むか否かを示すシンドロームを生成し、前記出力回路に選択されたメモリセルからのデータにエラーが含まれるか否かを示すエラー状態フラグを供給し、
前記出力回路は、選択されたメモリセルからのデータを前記エラー状態フラグとともに出力し、
前記エラー訂正回路は、前記出力回路によって読み出されたデータの中のエラーの位置を検出し、エラーを訂正することを特徴とする不揮発性メモリカード。
【請求項１６】
更に、選択されたメモリセルからのデータを収容するラッチ回路を有し、
選択されたメモリセルからのデータにエラーが検出された時、前記ラッチ回路に保持されたデータを出力前に訂正することを特徴とする請求項１５に記載の不揮発性メモリカード。
【請求項１７】
前記出力回路は、選択されたメモリセルからの訂正されたデータを訂正状態フラグとともに出力することを特徴とする請求項１６に記載の不揮発性メモリカード。
【請求項１８】
前記訂正状態フラグは、選択されたメモリセルからのデータに含まれたエラーが訂正されたか否かを示す情報を構成することを特徴とする請求項１７に記載の不揮発性メモリカード。
【請求項１９】
選択されたメモリセルからのデータ，前記エラー状態フラグ，訂正されたデータ及び前記訂正状態フラグは、クロック信号に同期して出力されることを特徴とする請求項１８に記載の不揮発性メモリカード。
【請求項２０】
選択されたメモリセルからのデータ，前記エラー状態フラグ，訂正されたデータ及び前記訂正状態フラグは、データ読出し要求が入力された入出力端子と共通の入出力端子から出力されること特徴とする請求項１９に記載の不揮発性メモリカード。
【請求項２１】
前記複数のメモリセルの各々のしきい値は、消去状態を示す第１のしきい値領域内、或いは、前記第1の  しきい値領域と異なり各々が書込状態を示す複数のしきい値頃域内のいずれかの値であることを特徴とする請求項２０に記載の不揮発性メモリカード。
【請求項２２】
コントローラと、エラー訂正回路と、複数の不揮発性メモリセルを含むデータ記憶部を備えた不揮発性メモリとを有し、
前記コントローラは、前記データ記憶部に記録されたデータを出力するための第１の要求を、前記不揮発性メモリに供給し、
前記不揮発性メモリは、前記コントローラから前記第１の要求を受信し、前記第１の要求に対応するデータを前期データ記憶部から読み出し、
前記不揮発性メモリは、読み出したデータの出力と並行して読み出したデータが正確か否かを前記エラー訂正回路を用いてチェックすることができ、前記エラー訂正回路によって読み出したデータのエラーが検出された場合、前記不揮発性メモリは既に送付済みのデータにエラーが含まれることを示す第１の状態信号をコントローラに出力することを特徴とする不揮発性メモリシステム。
【請求項２３】
前記コントローラは、前記不揮発性メモリにクロック信号を供給し、
前記不揮発性メモリは、前記クロック信号に同期してデータを出力し、
前記コントローラは、前記不揮発性メモリから読み出されたデータを受信した後、前記不揮発性メモリが前記第１の状態信号を出力しなかった場合、前記クロック信号の供給を停止し、
前記コントローラは、前記不揮発性メモリから読み出されたデータを受信した後、前記不揮発性メモリが前記第１の状態信号を出力した場合、前記クロック信号の供給を継続して前記エラー訂正回路によって訂正されたデータを受信することを特徴とする請求項２２に記載の不揮発性メモリシステム。
【請求項２４】
前記コントローラは、前記データ記憶部にデータを記録するための第２の要求を、前記不揮発性メモリに供給し、
前記エラー訂正回路は、前記データを受信するとともに、受信したデータに基づく情報を生成し、
前記不揮発性メモリは、データ記憶部に前記データ及び前記情報を記録することを特徴とする請求項２３に記載の不揮発性メモリシステム。
【請求項２５】
読み出されたデータは、前記情報を含み、
前記エラー訂正回路は、前記情報を用いてシンドロームを生成し、
前記エラー訂正回路は、読み出したデータが正確か否かを判定するために前記シンドロームを用いることを特徴とする請求項２４に記載の不捧発性メモリシステム。
【請求項２６】
前記不揮発性メモリセルの各々は、２つのしきい値分布の何れかの内のしきい値を持ち、一方のしきい値分布は消去状態を示し、他方のしきい値分布は書込状態を示すことを特徴とする請求項２５に記載の不揮発性メモリシステム。
【請求項２７】
前記不揮発性メモリセルの各々は、複数のしきい値分布の何れかの内のしきい値を持ち、
複数のしきい値分布の内、1つのしきい値分布は消去状態を示し、
残りのしきい値分布の各々互いに異なる書込状態を示すことを特徴とする請求項２５に記載の不揮発性メモリシステム。
【請求項２８】
前記不揮発性メモリセルの各々は、２つのしきい値分布の何れかの内のしきい値を持ち、一方のしきい値分布は消去状態を示し、他方のしきい値分布は書込状態を示すことを特徴とする請求項２２に記載の不揮発性メモリシステム。
【請求項２９】
前記不揮発性メモリセルの各々は、複数のしきい値分布の何れかの内のしきい値を持ち、
複数のしきい値分布の内、１つのしきい値分布は消去状態を示し、
残りのしきい値分布の各々は互いに異なる書込状態を示すことを特徴とする請求項２２に記載の不揮発性メモリシステム。
【請求項３０】
前記コントローラと前記不揮発性メモリは、同一の半導体チップ上に形成されていることを特徴する請求項２２記載の不揮発性メモリシステム。
【請求項３１】
前記不揮発性メモリの前記データ記憶部は、フラッシュメモリを含むことを特徴とする請求項３０に記載の不揮発性メモリシステム。
【請求項３２】
前記コントローラと前記不揮発性メモリは、それぞれ異なる半導体チップ上に形成されていることを特徴とする請求項２２に記載の不揮発性メモリシステム。
【請求項３３】
前記不揮発性メモリの前記データ記憶部は、フラッシュメモリを含むことを特徴とする請求項３２に記載の不揮発性メモリシステム。