【手続補正書】
【提出日】平成16年11月1日(2004.11.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
１つのページアドレスに対して実質的にＭ個のデータを記憶可能な記憶素子が配置されたページを所定数有するＮ個のメモリアレイと、
入力される所定のシフト情報に基づいて、前記Ｎ個のメモリアレイごとに、入力されるページアドレスの示すページ、または、当該ページアドレスと所定番地離れたページのいずれかを選択し、対応する前記メモリアレイの当該ページを有効にするページ選択手段と、
前記Ｎ個のメモリアレイの前記有効にされたページより出力される、当該ページに記憶されていたＭ個×Ｎ個のデータより、所望のデータを選択するデータ選択手段と
を有する半導体記憶装置。
【請求項２】
前記ページ選択手段は、
入力されるページアドレスをデコードして、当該ページアドレスの示すページを有効にするワード線を有効にするデコーダと、
前記Ｎ個のメモリアレイの任意のメモリアレイに対して各々設けられ、前記入力される所定のシフト情報に基づいて、前記有効なワード線を前記ページアドレスの前または次のページを有効にするワード線にシフトするワード線シフト手段と
を有する請求項１記載の半導体記憶装置。
【請求項３】
１つのページアドレスに対して実質的にＭ個のデータを記憶可能な記憶素子が配置されたページを所定数有し、二次元構造を有しＭ個×Ｎ個のデータを有するサブブロックに分割されるデータが、第１の方向に連なる前記サブブロックがアドレスが連続した前記ページに順次に記憶され、各サブブロックについて、第２の方向に連なるＭ個の列データが同一メモリアレイの同一ページになり、そのＮ個の前記列データがＮ個のメモリアレイの同一アドレスのページになり、各サブブロックの同一位置の前記列データが同一のメモリアレイになるように記憶されたＮ個のメモリアレイと、
入力される所望のデータを示すアドレス、および、入力される走査対象の所望の対角線に係わる情報に基づいて、前記所望の対角線に含まれるデータをＮ個選択可能なように、前記Ｎ個のメモリアレイごとに、前記所望のデータを含むサブブロックのデータを有するページ、または、当該ページの前または次のページのいずれかを選択し、前記各メモリアレイの当該ページを有効にするページ選択手段と、
前記Ｎ個のメモリアレイの前記有効にされたページより出力される当該ページに記憶されていたＭ個×Ｎ個のデータより、前記所望の対角線に含まれるＮ個のデータを選択するデータ選択手段と
を有する半導体記憶装置。
【請求項４】
前記サブブロックの、前記第２の方向のデータ数Ｍは前記第１の方向のデータ数Ｎと同じであり、
任意の２次元データを記憶し、対角線方向においても、Ｎ個ずつのデータをページモードでアクセス可能な
請求項３記載の半導体記憶装置。
【請求項５】
各データ位置のためのｘアドレスとｙアドレスとを備えると共に、記憶素子が配置された所定の数のページをそれぞれ有する複数のメモリアレイと、
各メモリアレイに関連してｘアドレスを保持するためのｘアドレスシフタと、
各ｘアドレスシフタにアドレスを供給するｘアドレスバッファと、
各メモリアレイに結合されたｙアドレスデコーダと、
対角線アドレス入力信号を受けて各ｙアドレスデコーダにｙアドレスを出力すると共に複数の対角線アドレスビットを出力する対角線アドレスバッファと、
対角線アドレスビットを受けて各ｘアドレスシフタにシフト信号を出力するデコーダと、
を有する半導体記憶装置。
【請求項６】
１つまたはそれ以上のメモリアレイのｘアドレスを活性化されないｘアドレスシフタに記憶されたページアドレスと同等とされる隣接したページにシフトするために、各ｘアドレスシフタに対するシフト信号が１つまたはそれ以上のアドレスシフタを活性化する
請求項５記載の半導体記憶装置。
【請求項７】
２次元データ空間における対角線のデータが１つのページとして効果的にアクセスされるように、１つまたはそれ以上のｘアドレスが隣接するページのアドレスにシフトされる
請求項６記載の半導体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
【表１】
1999144451.tif 000001
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
すなわち、対角線アドレスの下位２ビットが００であれば、右隣のサブブロックのデータは読み出さなくてよいので、シフト信号ＳＦＴ００〜ＳＦＴ１１はいずれも発生しない。対角線アドレスの下位２ビットが０１であれば、その対角線はサブブロックの左から２列目から開始され、４番目のデータは隣のサブブロックのデータとなる。したがって、右隣のサブブロックからデータ１個を読み出すために、シフト信号ＳＦＴ００が１にされる。同様に、対角線アドレスの下位２ビットが１０および１１の時には、右隣のサブブロックのデータを２個または３個読み出すことになるので、シフト信号ＳＦＴ０１およびＳＦＴ１０を各々１にする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
次に、この記録されている画像データを、Ｘ−Ｙ空間の対角線方向にアクセスする動作について説明する。
まず、対角線Ｄ（０，０）の各データのアクセスについて説明する。
図５に示すごとく、対角線Ｄ（０，０）上のデータの最初の４個のデータはサブブロックＳＢ００にあり、次の４個のデータはサブブロックＳＢ１１にあり、その次の４個のデータはサブブロックＳＢ２２にある。すなわち、対角線Ｄ（０，０）では、サブブロック１個の中に４個のデータがある。したがって、ページＰ００をアクセスすば最小の４個のデータが、またページＰ１１をアクセスすれば次に続く４個のデータがページバッファに読み出される。したがって、この場合は、Ｘ方向Ｙ方向へのデータアクセスの場合と同じで、特別な工夫をしなくても１回のアクセスで４個ずつ高速にアクセスできる。
対角線Ｄ（４，０）、Ｄ（８，０）など、各サブブロックの左上の頂点がスタートとなるような対角線については、対角線Ｄ（０，０）と同様に、１回のアクセスで４個ずつ高速にアクセスできる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
次に、対角線の終端付近のデータのアクセスについて図８を参照して説明する。
この場合、基本的には前述した方法と同じでよいが、ページアドレスを１番地だけシフトさせるのではなく、同じ列の先頭アドレスへシフトさせることになる。
図８（Ａ）に示すように、対角線Ｄ（０，０）上のデータの最後の４個のデータはサブブロックＳＢｎｎにある。したがって、ページＰｎｎをアクセスすれば、これら４個のデータはＤＲＡＭメモリアレイ１回のアクセスでページバッファに読み出すことができる。
対角線Ｄ（１，０）の場合は、図８（Ｂ）に示すように、最後の４個のデータのうち、３個はサブブロクＳＢｎｎにあるが、残り１個は、サブブロックＳＢｎ０にある。図４に示したように、アドレスシフタ１４-i（ｉ＝１〜４）では、Ｘ方向の最も右のサブブロックをアクセスするページアドレスは、シフトさせることにより、その列の最も左のサブブロックをアクセスするような回路となっている。したがって、第１のメモリアレイ１５-1では、ページＰｎｎが外部からあたえられた時にシフト信号ＳＦＴ００を１にすることによって、ページＰｎ０が選択でき、その結果、適切に終端の１個のデータを得ることができる。
同様に、図８（Ｃ）に示すような対角線Ｄ（２，０）の場合、および、図８（Ｄ）に示すような対角線Ｄ（３，０）の場合も、画像データの右端に達した対角線は、その列の左端に適切に継続され、所望のデータを得ることができる。