【手続補正書】
【提出日】平成17年9月8日(2005.9.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０１２８
【補正方法】変更
【補正の内容】
【０１２８】
図１３は、図１０に示したシフトレジスタ１６２の構成を示す回路図である。
図１３を参照して、シフトレジスタ１６２は、リードフラグＲＥＡＤ（ＦＬＡＧ）、リセット信号ＲＥＳＥＴ、内部信号ＣＯ２、内部信号ＣＯ１１を受け、内部信号ＣＯ１を発生するパルス発生回路５０１と、内部信号ＣＯ１を入力ノードＤに受け出力ノードＱから内部信号ＣＯ２を出力するフリップフロップ５１４と、内部信号ＣＯ２を入力ノードＤに受け出力ノードＱから内部信号ＣＯ３を出力するフリップフロップ５１６と、内部信号ＣＯ３を入力ノードＤに受け出力ノードＱから内部信号ＣＯ４を出力するフリップフロップ５１８と、内部信号ＣＯ４を入力ノードＤに受け出力ノードＱから内部信号ＣＯ１１を出力するフリップフロップ５１２と、内部信号ＣＯ１、ＣＯ２、ＣＯ３、ＣＯ４およびクロック信号ＳＣＬＫを受けセレクト信号Ｃ１、Ｃ２、Ｃ３、Ｃ４を出力する出力回路５１９とを含む。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１３０
【補正方法】変更
【補正の内容】
【０１３０】
パルス発生回路５０１は、リードフラグＲＥＡＤ（ＦＬＡＧ）を一方の入力に受けるＮＯＲ回路５０２と、ＮＯＲ回路５０２の出力とリセット信号ＲＥＳＥＴと内部信号ＣＯ２とを入力に受けＮＯＲ回路５０２の他方の入力ノードに否定和を出力する３入力のＮＯＲ回路５０４と、ＮＯＲ回路５０２の出力を受けて反転するインバータ５０６と、インバータ５０６の出力と内部信号ＣＯ１１とを受けるＮＯＲ回路５０８と、ＮＯＲ回路５０８の出力を受けて反転し内部信号ＣＯ１を出力するインバータ５１０とを含む。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１３１
【補正方法】変更
【補正の内容】
【０１３１】
出力回路５１９は、内部信号ＣＯ１とクロック信号ＳＣＬＫとを受けるＮＡＮＤ回路５２０と、ＮＡＮＤ回路５２０の出力を受けて反転しセレクト信号Ｃ１を出力するインバータ５２２と、内部信号ＣＯ２とクロック信号ＳＣＬＫを受けるＮＡＮＤ回路５２４と、ＮＡＮＤ回路５２４の出力を受けて反転しセレクト信号Ｃ２を出力するインバータ５２６と、内部信号ＣＯ３とクロック信号ＳＣＬＫとを受けるＮＡＮＤ回路５２８と、ＮＡＮＤ回路５２８の出力を受けて反転しセレクト信号Ｃ３を出力するインバータ５３０と、内部信号ＣＯ４とクロック信号ＳＣＬＫとを受けるＮＡＮＤ回路５３２と、ＮＡＮＤ回路５３２の出力を受けて反転しセレクト信号Ｃ４を出力するインバータ５３４とを含む。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１３８
【補正方法】変更
【補正の内容】
【０１３８】
次にシフトレジスタ１６２の動作を簡単に説明する。まず初期状態においてはリセット信号ＲＥＳＥＴによりフリップフロップ５１２〜５１８が保持しているデータはクリアされる。次にリードフラグＲＥＡＤ（ＦＬＡＧ）が入力されると内部信号ＣＯ１がＨレベルに立上がる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１３９
【補正方法】変更
【補正の内容】
【０１３９】
そしてクロック信号ＳＣＬＫが入力されるとこの内部信号ＣＯ１がフリップフロップ５１４に取込まれ内部信号ＣＯ２がＨレベルに立上がる。同時にパルス発生回路５０１は内部信号ＣＯ２によってリセットがかかり内部信号ＣＯ１はＬレベルに立下がる。以降は内部信号ＣＯ２のＨレベルがフリップフロップ５１６、５１８、５１２、５１４によって順次伝達される。つまり内部信号ＣＯ１、ＣＯ２、ＣＯ３、ＣＯ４のいずれか１つがＨレベルであり、このＨレベルとなった信号はクロック信号ＳＣＬＫのエッジに同期して順次シフトすることになる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１４０
【補正方法】変更
【補正の内容】
【０１４０】
内部信号ＣＯ１、ＣＯ２、ＣＯ３、ＣＯ４は１クロック周期の幅を有するパルスであるので、出力回路５１９によってクロック信号と論理積をとることによりセレクト信号Ｃ１、Ｃ２、Ｃ３、Ｃ４にはクロック信号ＳＣＬＫのパルス幅を有する信号出力され、この信号は順次シフトされることになる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０２３１
【補正方法】変更
【補正の内容】
【０２３１】
データ入出力端子ＤＱ１２についても構成を述べると、上述したとおり、ラッチ回路１１０６は、データパターン発生用のデータデコード用のラッチ回路であり、ラッチ回路１１５４は、通常動作時においてクロックの立上りエッジで入力されるデータを連続して４ビット分をラッチする回路であり、ラッチ回路１１５６は通常動作時においてクロックの立上がりエッジで入力されるデータを連続して４ビット分ラッチするための回路である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０２３３
【補正方法】変更
【補正の内容】
【０２３３】
また、マルチプレクサ回路１１５８は、入力データラッチ１１５６および１１５４のデータを内部に伝達する際、偶数アドレスの番地か奇数アドレスの番地かに従って、分配するためのマルチプレクサであり、出力用ラッチ１１４６および１１４８に対応して設けられるマルチプレクサ１５００は、レシーバ１１４２および１１４４からのデータを先に出力するデータと後に出力するデータの区分で、出力バッファ前のラッチに入力するためのマルチプレクサである。スクランブル回路１３２４は、比較器に入力されるデータのスクランブルをテストリード時にテストリードサイクルの入力データに従って設定するための回路であり、マルチプレクサ回路１４０６は、比較結果を、先に出力する結果データ、後に出力する結果データについて、出力バッファ前のラッチに選択的に書込むためのマルチプレクサである。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０２４６
【補正方法】変更
【補正の内容】
【０２４６】
以降、バンク０〜バンク７のうちの偶数アドレスに対応した領域に書込まれるデータをデータＤＬＥと呼び、奇数アドレス領域に書込まれるデータをＤＬＯと呼ぶことにする。同様にして、バンク８からバンク１５の偶数アドレス領域に書込まれるデータをＤＵＥと呼び、奇数アドレス領域に書込まれるデータをＤＵＯと呼ぶことにする。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０２６０
【補正方法】変更
【補正の内容】
【０２６０】
同様にして、時刻ｔ１３から始まる内部クロック信号ｉｎｔ．ＣＬＫの立上がりのエッジにおいては、データＤＬＯのうち、通常動作モードにおいて、データ入出力端子ＤＱ０〜ＤＱ３に対して出力される４ビットのデータが、時刻ｔ１１においてデータ入出力端子ＤＱ０〜ＤＱ１２に与えられたデータに基づいてこの同期型半導体記憶装置中で生成された期待値と比較され、この比較結果を示す１ビットのデータがデータ入出力端子ＤＱ０に与えられる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０２７７
【補正方法】変更
【補正の内容】
【０２７７】
図３６を参照して、データ端子ＤＱ０の電位が電源電位Ｖｃｃ以上の所定のレベルになっている間ストローブ信号ＱＳが入力されると、データ端子ＤＱ４、ＤＱ８、ＤＱ１２、ＤＱ１６、ＤＱ２０、ＤＱ２４、ＤＱ２８に入力されたデータは同期型半導体記憶装置のモードレジスタに書込まれる。このモードレジスタ書込用の信号ＱＳ１、ＱＳ２は図３５に示したカウンタ６８２より発生され図２４に示したスイッチ回路６４２に入力される。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０２９９
【補正方法】変更
【補正の内容】
【０２９９】
センスアンプ６８８は、入出力ノードＮＯＡと入出力ノードＮＯＢとの間に直列に接続されるＮチャネルＭＯＳトランジスタ６９６、６９７と、入出力ノードＮＯＡと入出力ノードＮＯＢとの間に直列に接続されるＰチャネルＭＯＳトランジスタ６９８、６９９と、ＮチャネルＭＯＳトランジスタ６９６、６９７の接続ノードと接地ノードとの間に接続されゲートに論理判定信号ＬＪＳを受けるＮチャネルＭＯＳトランジスタ６９５と、ＰチャネルＭＯＳトランジスタ６９８、６９９の接続ノードと電源ノードとの間に接続され論理判定信号／ＬＪＳをゲートに受けるＰチャネルＭＯＳトランジスタ７００とを含む。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０３０１
【補正方法】変更
【補正の内容】
【０３０１】
このデータ縮退回路の動作を簡単に説明すると、入力される信号ＳＩＧ１〜ＳＩＧｎのうち論理レベルがＨレベルである信号の数が偶数であれば出力信号ＯＵＴＡがＨレベルとなり出力信号ＯＵＴＢがＬレベルとなる。一方、入力信号ＳＩＧ１〜ＳＩＧｎのうち論理レベルがＨである信号の数が奇数であれば出力信号ＯＵＴＡはＬレベルに、出力信号ＯＵＴＢはＨレベルになる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０３０２
【補正方法】変更
【補正の内容】
【０３０２】
第１番目の切換回路６８４の入力ノードＮＩ１、ＮＩ２にはそれぞれＨレベル、Ｌレベルのデータが与えられ、入力信号ＳＩＧ１がＨレベルの場合はデータをそのまま対応する出力ノードＮＯ１、ＮＯ２に伝達し、入力信号ＳＩＧ１がＬレベルの場合は、入力ノードＮＩ１に与えられたデータは出力ノードＮＯ２に出力されて入力ノードＮＩ２に与えられたデータは出力ノードＮＯ１に出力される。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０３０８
【補正方法】変更
【補正の内容】
【０３０８】
データの判定結果は、各サイクルでの６４ビットのデータを４ＤＱに振分けて出力する。結果の出力はストローブ信号ＱＳがＬレベルである期間に出力させる。このようにすることにより出力データのデータピン数を少なくすることができ、また出力データのデータレートも落とすことができるので、性能の低い安価なテスタでも出力をモニタすることが可能となる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０３４８
【補正方法】変更
【補正の内容】
【０３４８】
図４４を参照して、電流発生回路２３６は、ソースが電源電位Ｖｃｃに結合されゲートとドレインがノードＮＩＸに接続されるＰチャネルＭＯＳトランジスタ７２４と、ノードＮＩＸと接地ノードとの間に直列に接続されるＭＯＳトランジスタ７２５および定電流源Ｉと、ノードＮＩＸと接地ノードとの間に直列に接続されるＮチャネルＭＯＳトランジスタ７２６および定電流源Ｉ２と、ノードＮＩＸと接地ノードとの間に直列に接続されるＮチャネルＭＯＳトランジスタ７２７および定電流源Ｉ４と、ノードＮＩＸと接地ノードとの間に直列に接続されるＮチャネルＭＯＳトランジスタ７２８および定電流源Ｉｎとを含む。ＮチャネルＭＯＳトランジスタ７２５、７２６、７２７、７２８のゲートにはそれぞれカウンタからの出力信号Ｃ０、Ｃ１、Ｃ２、Ｃｎが与えられる。電流発生回路２３６は、さらに、ソースが電源電位Ｖｃｃと結合されゲートがノードＮＩＸに接続されるＰチャネルＭＯＳトランジスタ７２２と、ＰチャネルＭＯＳトランジスタ７２２のドレインと接地ノードとの間に接続されゲートがドレインに接続されているＮチャネルＭＯＳトランジスタ７２０とをさらに含む。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０３７１
【補正方法】変更
【補正の内容】
【０３７１】
図４９は、位相比較器のテストを説明するための波形図である。
図４９を参照して、位相比較器の一方の入力には外部クロックがバッファで増幅されたクロック信号ＣＬＫ１が入力され他方の入力にはクロック信号ＣＬＫ１がＭＯＳトランジスタ４２８、４３０で遅延された信号ＣＬＫ２が入力される。ここで、ＭＯＳトランジスタ４２８、４３０のゲートに入力されている制御信号／Ｄｅｌ、Ｄｅｌの電位を変化させることによりＭＯＳトランジスタの抵抗値は変化し遅延量が変化する。したがって、電位が十分活性化電位にありＭＯＳトランジスタが十分な導通状態にあれば波形はＷ０に示すような波形となり位相比較器に入力される２つの信号の位相差はほとんど０に等しくなる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０３７２
【補正方法】変更
【補正の内容】
【０３７２】
制御信号／Ｄｅｌ、Ｄｅｌを非活性化レベルにするに従い波形はＷ１、Ｗ２のように変化していき位相比較器に入力される信号の位相差はＴｄ１、Ｔｄ２のように変化する。したがって、カウンタ２３４の出力を外部よりモニタすることにより位相比較器の感度をチェックすることができる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０３８９
【補正方法】変更
【補正の内容】
【０３８９】
設定部７６２．１は、さらに、ノードＮＳ２と接地ノードとの間に直列に接続されゲートがノードＮＳ１に接続されるＮチャネルＭＯＳトランジスタ７７８、ヒューズ素子Ｈ２と、ノードＮＳ２と電源ノードとの間に接続されゲートがノードＮＳ１に接続されるＰチャネルＭＯＳトランジスタ７７４とを含む。ノードＮＳ２からはこの設定部からの出力信号が出力される。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０３９１
【補正方法】変更
【補正の内容】
【０３９１】
また電流発生回路７６８と遅延段７７０とは、それぞれ図４２に示した電流発生回路２３６、遅延段２３８と同様な構成を有するので説明は繰り返さない。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０３９５
【補正方法】変更
【補正の内容】
【０３９５】
求めた遅延量を設定回路７６２に設定すれば、通常動作時にダミー回路は遅延量で動作する。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０３９６
【補正方法】変更
【補正の内容】
【０３９６】
設定回路７６２への遅延データ設定は設定部７６２．１〜７６２．ｎ中のヒューズ素子Ｈ１、Ｈ２のいずれかを切断することにより行う。ヒューズ素子Ｈ１を切断すれば電源立ち上げと共に設定部７６２．ｎの出力はＬレベルとなり、ヒューズ素子Ｈ２を切断すれば電源立ち上げと共に設定部７６２．ｎの出力はＨレベルとなる。