【手続補正書】
【提出日】平成16年4月7日(2004.4.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
それぞれがｎ個の成分を持つ入力データ値をそれぞれがｉ個の成分を持つ出力データ値に変換するために使用される補間器入力データを生成する装置であって、前記ｎ個の成分は、ｎ組の高位ビットを形成するようそれぞれが分割された対応するｎ組のビットによって表され、ｍ1＋ｍ2＋．．．＋ｍn＝ｍである、前記ｎ組の高位ビットに対応するｍビットを受取る、少なくとも{[2m1+1]×[2m2+1]×...×[2mn+1]}のアドレスを生成する手段と、前記アドレスを生成する手段から前記アドレスを受取り、対応する前記補間器入力データを出力するメモリと、を備える前記装置。
【請求項２】
前記ｎ個の成分は、ｎ次元の第１の空間に対応し、前記ｉ個の成分は、ｉ次元の第２の空間に対応し、前記アドレスを生成する手段は、前記ｎ個の成分を変換する前記ｉ次元のうちの１つを連続的に選ぶｊビットを受取ることができ、少なくとも({[2m1+1]×[2m2+1]×...×[2mn+1]}×i)のアドレスを生成し、前記メモリは、少なくとも({[2m1+1]×[2m2+1]×...×[2mn+1]}×i)の記憶領域を含む、請求項１に記載の装置。
【請求項３】
ｎは３に、ｉは４に、そして、ｊは２に等しく、前記メモリは、それぞれがメモリ・アドレス入力とメモリ・データ出力を持つ８つのメモリ・バンクを含み、前記８つのメモリ・バンクへの前記記憶領域の指定は、前記記憶領域に記憶されている前記補間器入力データの偶数及び奇数の分類に従って発生する、請求項２に記載の装置。
【請求項４】
前記アドレスを生成する手段は、アドレス・ゼネレータを含み、前記アドレス・ゼネレータは、それぞれが前記メモリ・アドレス入力のうちの１つと結合される８つのアドレス出力を含み、前記ｍビットと前記ｊビットの受取りに応じて、実質的に同時に、前記８つのアドレスを生成し、ｍ1、ｍ2及びｍ3はそれぞれ、４に等しく、前記第１の空間は、ＲＧＢ、Ｌａｂ、ＸＹＺ、ＨＳＶ、Ｌｕｖ、及びＨＬＳカラー空間から成るグループから選ばれたカラー空間を含み、前記第２の空間は、ＣＭＹＫカラー空間を含む、請求項３に記載の装置。
【請求項５】
ｎ個の成分によって表されるｎ次元を有する入力カラー空間からのカラー空間入力データを、ｉ個の成分によって表されるｉ次元を有する出力カラー空間のカラー空間出力データに変換するカラー空間変換装置において、前記ｎ個の成分は、それぞれが一組の高位ビットと一組の低位ビットに仕切られたｎ組のビットによって表され、ｍ1＋ｍ2＋．．．ｍn＝ｍである、前記ｎ組の高位ビットを表す前記ｍビットを受取り、少なくとも{[2m1+1]×[2m2+1]×...×[2mn+1]}のアドレスを生成する手段と、前記アドレスを生成する手段から前記アドレスを受取り、少なくとも{[2m1+1]×[2m2+1]×...×[2mn+1]}の記憶領域を有するメモリと、前記記憶領域に記憶されている補間器入力データを出力する手段と、それぞれが、前記補間器入力データを出力する手段に接続され、補間処理を実行する少なくとも１つの手段と、前記補間処理を実行する手段のそれぞれに接続され、前記ｎ組の低位ビットと、前記ｎ組の高位ビットのそれぞれからの最下位ビットとを受取り、前記最下位ビットの状態に応じて、前記ｎ組の低位ビットの２の補数処理を選択的に実行し、前記ｎ組の低位ビットの前記選択的な２の補数処理を、前記補間処理を実行する手段のそれぞれに提供する、選択的な２の補数処理を実行する手段と、を備える前記装置。
【請求項６】
前記入力カラー空間は、ＲＧＢ、Ｌａｂ、ＸＹＺ、ＨＳＶ、Ｌｕｖ、ＨＬＳ、及びＣＭＹカラー空間から成るグループから選ばれるカラー空間を含み、前記出力カラー空間は、ＲＧＢ、Ｌａｂ、ＸＹＺ、ＨＳＶ、Ｌｕｖ、ＨＬＳカラー空間、及びＣＭＹＫカラー空間から成るグループから選ばれるカラー空間を含み、ｍ1、ｍ2、及びｍ3は、それぞれ４に等しい、請求項５に記載の装置。
【請求項７】
前記入力カラー空間は、ＲＧＢカラー空間を含み、前記出力カラー空間は、ＣＭＹＫカラー空間を含み、前記アドレスを生成する手段は、少なくとも({[2m1+1]×[2m2+1]×[2m3+1]}×4)の前記アドレスを生成し、前記カラー空間入力データを変換する前記ＣＭＹＫカラー空間の１つの成分を連続的に選ぶために、付加される２ビットを受取ることができ、前記メモリは、それぞれがメモリ・アドレス入力を有する８つのメモリ・バンクに分割される、少なくとも({[2m1+1]×[2m2+1]×[2m3+1]}×4)の前記記憶領域を含み、前記８つのメモリ・バンクへの前記記憶領域の指定は、前記記憶領域に記憶されている前記補間器入力データの偶数及び奇数の分類に従って発生し、前記補間器入力データを出力する手段は、前記メモリ・バンクのそれぞれに対するメモリ・データ出力を含み、前記アドレスを生成する手段は、それぞれが前記メモリ・アドレス入力のうちの１つに接続される８つのアドレス出力を有するアドレス・ゼネレータを含み、前記アドレス・ゼネレータは、前記ｍビットと前記２ビットの受取りに応じて、実質的に同時に、前記アドレスのうちの８つを生成し、前記補間処理を実行する手段は、ハードウェア補間器を含み、前記ハードウェア補間器は、前記メモリ・データ出力のそれぞれに接続された８つの補間器入力を含み、 前記選択的な２の補数処理を実行する手段は、選択的な２の補数回路を含む、請求項６に記載の装置。
【請求項８】
対応するｎ次元を有する第１の空間からのｎ個の成分を有する入力データ値を、対応するｉ次元を有する第２の空間にｉ個の成分を有する出力データ値に変換するための補間器入力データを生成する装置において、前記ｎ個の成分は、それぞれがｎ組の高位ビットを形成するために仕切られたｎ組のビットに対応することによって表され、前記装置は、ｍ1＋ｍ2＋．．．ｍn＝ｍである、前記ｎ組の高位ビットに対応するｍビットを受取るアドレス・ゼネレータを有し、前記アドレス・ゼネレータは、少なくとも{[2m1+1]×[2m2+1]×...×[2mn+1]}のアドレスを生成し、前記装置は、前記アドレス・ゼネレータから、前記アドレスを受取って、前記補間器入力データを出力するメモリを含み、前記メモリは、少なくとも{[2m1+1]×[2m2+1]×...×[2mn+1]}の記憶領域を有し、前記補間器入力データを生成する方法であって、前記ｍビットを前記アドレス・ゼネレータへロードするステップと、前記アドレスのうちの少なくとも１つを生成するステップと、前記補間器入力データを含む前記メモリ内の前記記憶領域のうちの少なくとも１つに、前記アドレスのうちの少なくとも１つでアクセスするステップと、前記補間器入力データを出力するステップと、を含む前記方法。
【請求項９】
前記メモリは、({[2m1+1]×[2m2+1]×...×[2mn+1]}×i)の記憶領域を含み、前記アドレス・ゼネレータは、前記ｎ成分を変換する前記第２の空間の前記ｉ次元の１つを連続的に選択するためにｊビットを受取り、少なくとも({[2m1+1]×[2m2+1]×...×[2mn+1]}×i)のアドレスを生成し、前記ロードするステップは、前記ｊビットを前記アドレス・ゼネレータにロードするステップを含む、請求項８に記載の方法。
【請求項１０】
前記第１の空間は、入力カラー空間を含み、前記第２の空間は、出力カラー空間を含み、前記入力カラー空間は、ＲＧＢカラー空間を含み、前記出力カラー空間は、ＣＭＹＫカラー空間を含み、ｍ1、ｍ2、及びｍ3は、それぞれ４に等しく、前記メモリは、それぞれがメモリ・アドレス入力とメモリ・データ出力を持つ８つのメモリ・バンクを含み、前記８つのメモリ・バンクへの前記記憶領域の指定は、前記記憶領域に記憶されている前記補間器入力データの偶数及び奇数の分類に従って発生し、前記アドレス・ゼネレータは、それぞれが前記メモリ・アドレス入力のうちの１つに結合される８つのアドレス出力を含み、前記ｍビットと前記ｊビットの受取りに応じて、実質的に同時に、前記アドレスのうちの８つを生成する、請求項８に記載の方法。