【手続補正書】
【提出日】平成17年7月4日(2005.7.4)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】      明細書
【発明の名称】  弾球遊技機
【特許請求の範囲】
【請求項１】  乱数カウンタと、その乱数カウンタの値を更新する更新手段と、所定の契機により前記乱数カウンタの値を読み出す読出手段とを備え、その読出手段により読み出された前記乱数カウンタの値が予め定められた値の１つと一致する場合に、遊技者に所定条件下で所定の遊技価値を付与する弾球遊技機において、
前記読出手段による前記乱数カウンタの値の読み出し契機を遅延させる遅延手段を備えていることを特徴とする弾球遊技機。
【請求項２】  前記遅延手段は、複数の抵抗と、その複数の抵抗を並列接続し或いはその並列接続から切り離すための制御を行うスイッチ手段とを備えたＣＲ回路により構成されていることを特徴とする請求項１記載の弾球遊技機。
【請求項３】  前記遅延手段は、複数のコンデンサと、その複数のコンデンサを並列接続し或いはその並列接続から切り離すための制御を行うスイッチ手段とを備えたＣＲ回路により構成されていることを特徴とする請求項１記載の弾球遊技機。
【請求項４】  前記遅延手段は、シフトレジスタと、そのシフトレジスタから出力される信号の出力段を切り替えるスイッチ手段とを備えていることを特徴とする請求項１記載の弾球遊技機。
【請求項５】  前記スイッチ手段はソフト制御によって制御されることを特徴とする請求項２から４のいずれかに記載の弾球遊技機。
【請求項６】  前記遅延手段は、可変抵抗を有するＣＲ回路により構成されていることを特徴とする請求項１記載の弾球遊技機。
【請求項７】  前記遅延手段は、サーミスタを有するＣＲ回路により構成されていることを特徴とする請求項１記載の弾球遊技機。
【請求項８】  前記遅延手段は、弾球遊技機の遊技を制御するＣＰＵが搭載される基板に搭載されていることを特徴とする請求項１から７のいずれかに記載の弾球遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】  本発明は、パチンコ遊技機などに代表される弾球遊技機に関し、特に、「ぶら下げ基板」等による不正行為を防止することができる弾球遊技機に関するものである。
【０００２】
【従来の技術】  この種のパチンコ遊技機は、複数種類の図柄を変動表示可能な表示装置を備えており、遊技領域に打ち込まれた打球が図柄作動ゲートを通過することにより、変動表示を開始するように構成されている。この変動表示が予め定められた図柄の組み合わせと一致して停止すると、大当たりとなって、遊技者に所定の遊技価値が付与され、大量の遊技球が払出可能な状態となる。
【０００３】
かかる大当たりの発生の有無は、打球が図柄作動ゲートを通過するタイミングで決定される。即ち、１カウントずつ定期的に一定の範囲で（例えば、１カウントずつ、２ｍｓ毎に、０から２００の範囲で）更新されるカウンタを備え、打球が図柄作動ゲートを通過したときに、そのカウンタの値を読み出して、読み出されたカウンタの値が、例えば「７」などの所定値と一致する場合に、大当たりを発生するようにしている。大当たりが発生すると、制御基板のコネクタに接続されたケーブルを介して、大当たりコマンドが表示装置の表示用基板へ送信される。表示装置では、受信された大当たりコマンドに基づいて、変動表示を制御し、所定の図柄の組み合わせで停止する大当たり表示を現出させるのである。
【０００４】
【発明が解決しようとする課題】  ところが、最近、「ぶら下げ基板」と呼ばれる不正な基板を使用した不正行為が報告されている。この不正行為は、制御基板と表示装置の表示用基板との間に、不正な基板をぶら下げて（不正な「ぶら下げ基板」を取り付けて）、不当に大当たりを発生させるというものである。具体的には、前記したパチンコ遊技機に設けられる大当たりを決定するためのカウンタと同様の働きをするカウンタ（１カウントずつ定期的に一定の範囲で更新されるカウンタ）を「ぶら下げ基板」内に設け、そのカウンタの値をパチンコ遊技機の電源投入に合わせてリセット（０クリア）することにより、「ぶら下げ基板」内で大当たりの発生タイミングを把握するのである。そして、その把握した大当たりの発生タイミングに合わせて、「ぶら下げ基板」内で打球の図柄作動ゲート通過信号を不正に生成し、これをパチンコ遊技機の制御基板へ出力して、不当に大当たりを発生させるというものである。遊技場などでは、この「ぶら下げ基板」を用いた不正行為により、多大な被害を被っているという問題点があった。
【０００５】
本発明は上述した問題点を解決するためになされたものであり、大当たりを決定するための乱数カウンタの値の読み出し契機を遅延させて、「ぶら下げ基板」等を用いた不正行為を防止することができる弾球遊技機を提供することを目的としている。
【０００６】
【課題を解決するための手段】  この目的を達成するために請求項１記載の弾球遊技機は、乱数カウンタと、その乱数カウンタの値を更新する更新手段と、所定の契機により前記乱数カウンタの値を読み出す読出手段とを備え、その読出手段により読み出された前記乱数カウンタの値が予め定められた値の１つと一致する場合に、遊技者に所定条件下で所定の遊技価値を付与するものであり、更に、前記読出手段による前記乱数カウンタの値の読み出し契機を遅延させる遅延手段を備えている。
【０００７】
この請求項１記載の弾球遊技機によれば、乱数カウンタの値は、更新手段により更新されるとともに、所定の契機の発生後、遅延手段により遅延されたタイミングで読出手段によって読み出される。読み出された乱数カウンタの値が予め定められた値の１つと一致すると、大当たりとなって、遊技者に所定条件下で所定の遊技価値が付与される。このように、乱数カウンタの値の読み出し契機は、遅延手段によって遅延される。よって、「ぶら下げ基板」等が大当たりの発生タイミングに合わせて所定の契機を生じさせる信号を出力しても、該信号は遅延して伝達され、大当たりが発生することはない。  
請求項２記載の弾球遊技機は、請求項１記載の弾球遊技機において、前記遅延手段は、複数の抵抗と、その複数の抵抗を並列接続し或いはその並列接続から切り離すための制御を行うスイッチ手段とを備えたＣＲ回路により構成されている。  
請求項３記載の弾球遊技機は、請求項１記載の弾球遊技機において、前記遅延手段は、複数のコンデンサと、その複数のコンデンサを並列接続し或いはその並列接続から切り離すための制御を行うスイッチ手段とを備えたＣＲ回路により構成されている。  
請求項４記載の弾球遊技機は、請求項１記載の弾球遊技機において、前記遅延手段は、シフトレジスタと、そのシフトレジスタから出力される信号の出力段を切り替えるスイッチ手段とを備えている。  
請求項５記載の弾球遊技機は、請求項２から４のいずれかに記載の弾球遊技機において、前記スイッチ手段はソフト制御によって制御される。
請求項６記載の弾球遊技機は、請求項１記載の弾球遊技機において、前記遅延手段は、可変抵抗を有するＣＲ回路により構成されている。
請求項７記載の弾球遊技機は、請求項１記載の弾球遊技機において、前記遅延手段は、サーミスタを有するＣＲ回路により構成されている。
請求項８記載の弾球遊技機は、請求項１から７のいずれかに記載の弾球遊技機において、前記遅延手段は、弾球遊技機の遊技を制御するＣＰＵが搭載される基板に搭載されている。
【０００８】
【発明の実施の形態】  以下、本発明の好ましい実施例について、添付図面を参照して説明する。本実施例では、弾球遊技機の一例としてパチンコ遊技機、特に、第１種パチンコ遊技機を用いて説明する。なお、本発明を第３種パチンコ遊技機や他の弾球遊技機に用いることは、当然に可能である。
【０００９】
図１は、パチンコ遊技機Ｐの遊技盤の正面図である。遊技盤１の周囲には、打球が入賞することにより５個から１５個の遊技球が払い出される複数の入賞口２が設けられている。また、遊技盤１の中央には、複数種類の識別情報としての図柄などを表示する液晶（ＬＣＤ）ディスプレイ３が設けられている。このＬＣＤディスプレイ３の表示画面は横方向に３分割されており、３分割された各表示領域において、それぞれ図柄の変動表示が行われる。
【００１０】
ＬＣＤディスプレイ３の下方には、図柄作動ゲート（第１種始動口）４が設けられ、この図柄作動ゲート４を打球が通過することにより、前記したＬＣＤディスプレイ３の変動表示が開始される。図柄作動ゲート４の下方には、特定入賞口（大入賞口）５が設けられている。この特定入賞口５は、ＬＣＤディスプレイ３の変動後の表示結果が予め定められた図柄の組み合わせの１つと一致する場合に、大当たりとなって、打球が入賞しやすいように所定時間（例えば、３０秒経過するまで、あるいは、打球が１０個入賞するまで）開放される入賞口である。この特定入賞口５内には、Ｖゾーン５ａが設けられており、特定入賞口５の開放中に、打球がＶゾーン５ａ内を通過すると、継続権が成立して、特定入賞口５の閉鎖後、再度、その特定入賞口５が所定時間（又は、特定入賞口５に打球が所定個数入賞するまで）開放される。この特定入賞口５の開閉動作は、最高で１６回（１６ラウンド）繰り返し可能にされており、開閉動作の行われ得る状態が、いわゆる所定の遊技価値の付与された状態（特別遊技状態）である。
【００１１】
図２は、かかるパチンコ遊技機Ｐの電気的構成を示したブロック図である。パチンコ遊技機Ｐの制御部Ｃは、演算装置であるＣＰＵ１１と、そのＣＰＵ１１により実行される各種の制御プログラムなどを記憶したＲＯＭ１２と、各種のデータ等を一時的に記憶するためのメモリであるＲＡＭ１３とを備えている。図４および図５に示すフローチャートのプログラムは、制御プログラムの一部としてＲＯＭ１２内に記憶されている。
【００１２】
ＲＡＭ１３は、乱数カウンタ１３ａを備えている。乱数カウンタ１３ａは、大当たりの発生を決定するためのカウンタであり、図５の乱数カウンタ更新処理によって、「０〜２００」の範囲で、２ｍｓ毎に１カウントずつ更新される。乱数カウンタ１３ａの値が、例えば「７」であるときに、打球の図柄作動ゲート４の通過を示す信号がＣＰＵ１１へ伝達されると、大当たりが発生する。大当たりが発生すると、大当たりコマンドが制御部Ｃから後述する表示装置Ｄへ送られる。表示装置Ｄは、この大当たりコマンドに基づいて、ＬＣＤディスプレイ３の変動表示を大当たりの状態に制御するのである。なお、後述するように、打球の図柄作動ゲート４の通過信号は、遅延回路１７によって遅延されてＣＰＵ１１へ伝達される。
【００１３】
これらのＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３は、バスライン１４を介して互いに接続されており、バスライン１４は、また、入出力ポート１５にも接続されている。この入出力ポート１５には、表示装置Ｄや、打球の図柄作動ゲート４の通過を検出する第１種始動口スイッチ１６に接続された遅延回路１７や、他の入出力装置１８が接続されている。制御部Ｃは、入出力ポート１５を介して、表示装置Ｄや他の入出力装置１６へ動作コマンドを送り、それら各装置を制御するものである。ＬＣＤディスプレイ３の変動表示や特定入賞口５の開閉動作も、この動作コマンドに基づいて制御される。
【００１４】
表示装置Ｄは、ＣＰＵ２１と、プログラムＲＯＭ２２と、ワークＲＡＭ２３と、ビデオＲＡＭ２４と、キャラクタＲＯＭ２５と、画像コントローラ２６と、入出力ポート２７と、ＬＣＤディスプレイ３とを備えている。表示装置ＤのＣＰＵ２１は、制御部Ｃから出力される動作コマンドに応じて、ＬＣＤディスプレイ３の表示制御（変動表示）を行うものであり、プログラムＲＯＭ２２には、このＣＰＵ２１により実行されるプログラムが記憶されている。ワークＲＡＭ２３は、ＣＰＵ２１によるプログラムの実行時に使用されるワークデータが記憶されるメモリである。
【００１５】
ビデオＲＡＭ２４は、ＬＣＤディスプレイ３に表示されるデータが記憶されるメモリであり、このビデオＲＡＭ２４の内容を書き換えることにより、ＬＣＤディスプレイ３の表示内容が変更される。即ち、各表示領域における図柄の変動表示は、ビデオＲＡＭ２４の内容が書き換えられることにより行われる。キャラクタＲＯＭ２５は、ＬＣＤディスプレイ３に表示される図柄などのキャラクタデータを記憶するメモリである。画像コントローラ２６は、ＣＰＵ２１、ビデオＲＡＭ２４、入出力ポート２７のそれぞれのタイミングを調整して、データの読み書きを介在するとともに、ビデオＲＡＭ２４に記憶される表示データをキャラクタＲＯＭ２５を参照して所定のタイミングでＬＣＤディスプレイ３に表示させるものである。
【００１６】
ここで、図３を参照して、遅延回路１７について説明する。打球が図柄作動ゲート４を通過し、第１種始動口スイッチ１６へ到達すると、第１種始動口スイッチ１６から出力される信号がハイからロウに立ち下がる。また、打球が第１種始動口スイッチ１６を通過し終わると、該信号はロウからハイに立ち上がる。遅延回路１７は、この第１種始動口スイッチ１６から出力される信号のＣＰＵ１１への伝達時間を遅延させるための回路である。該信号のＣＰＵ１１への伝達が遅延されると、その遅延分、大当たりの発生タイミングがズラされる。よって、「ぶら下げ基板」が大当たりの発生タイミングに合わせて第１種始動口スイッチ１６の信号を擬似的に生成し出力しても、遅延回路１７によって、その信号のＣＰＵ１１への到達タイミングを遅延させて、不当な大当たりの発生を防止することができるのである。
【００１７】
この遅延回路１７は、第１種始動口スイッチ１６に接続されたシュミットトリガタイプのインバータＩＶ１を備えている。インバータＩＶ１の出力端は５ｋΩの可変抵抗ＶＲ１の一端とダイオードＤ１のアノードとに接続されている。ダイオードＤ１のカソードは可変抵抗ＶＲ１の他端と共に、３．３ｋΩの抵抗Ｒ１の一端に接続され、その抵抗Ｒ１の他端は、マイナス側端子が接地された１μＦのコンデンサＣ１のプラス側端子と１０ｋΩの抵抗Ｒ２の一端とに接続されている。抵抗Ｒ２の他端は、更にシュミットトリガタイプのインバータＩＶ２の入力端に接続され、そのインバータＩＶ２の出力端は、遅延回路１７の出力端として、入出力ポート１５に接続されている。
【００１８】
このように構成された遅延回路１７の動作を説明する。打球が図柄作動ゲート４を通過していない状態では、第１種始動口スイッチ１６の出力はハイとなっている（通常：ハイ、打球の通過中：ロウ）。この状態から打球が図柄作動ゲート４を通過して、第１種始動口スイッチ１６へ到達すると、第１種始動口スイッチ１６から出力される信号はハイからロウへ立ち下がる。すると、遅延回路１７のインバータＩＶ１の出力は逆に、ロウからハイへ立ち上がるが、抵抗Ｒ１とコンデンサＣ１とで構成される積分回路によって、その立ち上がり時間は約３．３ｍｓ（＝３．３ｋΩ（Ｒ１）×１μＦ（Ｃ１））遅延される。このため約３．３ｍｓの遅れの後、インバータＩＶ２への入力がロウからハイへ立ち上がるので、遅延回路１７の出力として、インバータＩＶ２から入出力ポート１５へ出力される信号は、打球の第１種始動口スイッチ１６への到達から約３．３ｍｓ遅れてハイからロウへ立ち下がる。遅延回路１７から入出力ポート１５へ出力された信号は、ＣＰＵ１１へ出力（伝達）される。
【００１９】
一方、第１種始動口スイッチ１６へ到達した打球が、その第１種始動口スイッチ１６を通過し終わると、第１種始動口スイッチ１６から出力される信号はロウからハイへ立ち上がる。すると、遅延回路１７のインバータＩＶ１の出力は逆に、ハイからロウへ立ち下がるが、可変抵抗ＶＲ１と抵抗Ｒ１とコンデンサＣ１とで構成される積分回路により、その立ち下がり時間は約３．３〜８．３ｍｓ遅延される（ＶＲ１＝０Ωの時：３．３ｍｓ＝（０＋３．３）ｋΩ×１μＦ。ＶＲ１＝５ｋΩの時：８．３ｍｓ＝（５＋３．３）ｋΩ×１μＦ）。
【００２０】
このため約３．３〜８．３ｍｓ遅れの後に、インバータＩＶ２への入力がハイからロウへ立ち下がるので、遅延回路１７の出力として、インバータＩＶ２から入出力ポート１５へ出力される信号は、打球が第１種始動口スイッチ１６の通過を完了してから約３．３〜８．３ｍｓ遅れてロウからハイへ立ち上がる。遅延回路１７から入出力ポート１５へ出力された信号は、ＣＰＵ１１へ出力（伝達）される。ＣＰＵ１１は、その信号のロウからハイへの立ち上がりのタイミングで乱数カウンタ１３ａの値を読み出し、その読み出した乱数カウンタ１３ａの値に基づいて大当たりの判定を行うのである。
【００２１】
このように、大当たりの判定タイミング（乱数カウンタ１３ａの値の読み出しタイミング）は、遅延回路１７によって約３．３〜８．３ｍｓの間で遅延される。この遅延時間は、可変抵抗ＶＲ１のボリュームを調整して、その出力抵抗値を変更することによって、容易に変更することができる。このため、かかる遅延時間は、パチンコ遊技機Ｐに固定された時間ではなく、随時変更することができる時間となっている。従って、「ぶら下げ基板」が、かかる遅延時間を把握して、その遅延時間分遅らせたタイミングで、第１種始動口スイッチ１６の疑似信号を出力しても、可変抵抗ＶＲ１のボリュームを操作することにより、「ぶら下げ基板」の把握しているタイミングをズラして、不当な大当たりの発生を防止することができる。
【００２２】
次に、上記のように構成されたパチンコ遊技機Ｐで実行される各処理を、図４および図５のフローチャートを参照して説明する。図４は、パチンコ遊技機Ｐの制御部Ｃにおいて、２ｍｓ毎に実行されるリセット割込処理のフローチャートである。リセット割込処理では、まず、その処理が電源投入後、最初に実行された処理であるか否かが調べられ（Ｓ１）、最初に実行された処理であれば（Ｓ１：Ｙｅｓ）、ＲＡＭ１３の初期化が行われる（Ｓ２）。
【００２３】
ＲＡＭ１３の初期化後（Ｓ２）、又は、Ｓ１の処理において電源投入後２回目以降に実行されたリセット割込処理であると判断された場合には（Ｓ１：Ｎｏ）、図５の乱数カウンタ更新処理が実行される（Ｓ１０）。
【００２４】
図５は、乱数カウンタ更新処理のフローチャートである。この処理により乱数カウンタ１３ａの値は、「０〜２００」の範囲で１カウントずつ更新される。乱数カウンタ更新処理では、まず、乱数カウンタ１３ａの値が「２００」以上であるか否かが調べられる（Ｓ１１）。乱数カウンタ１３ａの値が「２００」未満であれば（Ｓ１１：Ｎｏ）、乱数カウンタ１３ａの値を「１」加算して更新する（Ｓ１２）。一方、乱数カウンタ１３ａの値が「２００」以上であれば（Ｓ１１：Ｙｅｓ）、乱数カウンタ１３ａの値を「０」クリアする（Ｓ１３）。このＳ１１〜Ｓ１３の各処理により、乱数カウンタ１３ａの値は「０〜２００」の範囲で２ｍｓ毎に１カウントずつ更新される。
【００２５】
乱数カウンタ１３ａの値の更新後はリセット割込処理へ戻って、各処理を実行する（Ｓ３）。この各処理では、第１種始動口スイッチ１６の出力信号に基づいて、遅延回路１７から出力される信号のロウからハイへの立ち上がりを検出し、そのタイミングで乱数カウンタ１３ａの値が読み出される。読み出された乱数カウンタ１３ａの値が、例えば「７」等の当たり値と一致すると、大当たりと判定して、この各処理内にて大当たり処理が実行される。
【００２６】
前記したように、第１種始動口スイッチ１６の出力信号は、打球が図柄作動ゲート４を通過することにより変化する。具体的には、図柄作動ゲート４へ入った打球が第１種始動口スイッチ１６へ到達するタイミングで、第１種始動口スイッチ１６の出力信号はハイからロウへ立ち下がり、打球が第１種始動口スイッチ１６を通過し終わるとロウからハイへ立ち上がる。この第１種始動口スイッチ１６の出力信号は遅延回路１７により遅延されてＣＰＵ１１へ伝達されるが、その遅延された信号のロウからハイへの立ち上がりのタイミングで、乱数カウンタ１３ａの値が読み出され、大当たりが判定される。
【００２７】
「ぶら下げ基板」は、制御部Ｃが搭載される制御基板のコネクタに接続されるので、「ぶら下げ基板」から出力される第１種始動口スイッチ１６の疑似信号は遅延回路１７を介さなければＣＰＵ１１へ伝達することができない。即ち、「ぶら下げ基板」から大当たりの発生タイミングに合わせて不正に出力される信号は、遅延回路１７により遅延されてＣＰＵ１１へ伝達される。よって、「ぶら下げ基板」が大当たりの発生タイミングに合わせて第１種始動口スイッチ１６の疑似信号を出力しても、遅延回路１７によって、その信号のＣＰＵ１１への到達タイミングが遅延（ズラ）されるので、「ぶら下げ基板」による不当な大当たりの発生を防止することができるのである。
【００２８】
なお、前記した通り、遅延回路１７による遅延時間は、可変抵抗ＶＲ１のボリュームを調整し、その出力抵抗値を変更することによって、容易に変更することができる。よって、「ぶら下げ基板」が、かかる遅延時間を把握して、その遅延時間分遅らせたタイミングで、第１種始動口スイッチ１６の疑似信号を出力しても、可変抵抗ＶＲ１のボリュームを操作することにより、「ぶら下げ基板」の把握しているタイミングをズラすことができるのである。「ぶら下げ基板」が把握する遅延時間は「ぶら下げ基板」内に固定して記憶されるので、「ぶら下げ基板」がその遅延時間を変更するためには「ぶら下げ基板」自体を取り換えなければならない。従って、たとえ遅延回路１７による遅延時間を把握した「ぶら下げ基板」が製造されても、遅延回路１７の可変抵抗ＶＲ１のボリュームを操作することにより、遅延回路１７の遅延時間を「ぶら下げ基板」が把握している遅延時間と不一致にして（ズラして）、「ぶら下げ基板」による不当な大当たりの発生を防止することができるのである。
【００２９】
次に、図６から図９を参照して、前記した第１実施例における遅延回路１７の変形例について説明する。以下、第１実施例と同一の部分には同一の符号を付し、その説明を省略する。
【００３０】
図６に示す遅延回路１７１は、前記した遅延回路１７の可変抵抗ＶＲ１に代えて、４本の抵抗Ｒ３〜Ｒ６を並列接続したものである。各抵抗の抵抗値は、抵抗Ｒ３が８ｋΩ、抵抗Ｒ４が２４ｋΩ、抵抗Ｒ５が１２ｋΩ、抵抗Ｒ６が４ｋΩとされている。各抵抗Ｒ３〜Ｒ６間には、トランジスタ等で構成された３つのスイッチＳＷ１〜ＳＷ３が設けられており、各スイッチＳＷ１〜ＳＷ３をオンオフすることにより、抵抗Ｒ３〜Ｒ６の合成抵抗値を変更して、遅延回路１７１の遅延時間を変化させることができるのである。
【００３１】
各スイッチＳＷ１〜ＳＷ３のオンオフは、ＣＰＵ１１によって、次のように行われる。即ち、スイッチＳＷ１は、他のスイッチＳＷ２，ＳＷ３のオンオフ状態に拘わらず、オンオフされる。スイッチＳＷ２は、スイッチＳＷ１がオンされている場合に限り、スイッチＳＷ３のオンオフ状態に拘わらず、オンすることができる。スイッチＳＷ３は、スイッチＳＷ１，ＳＷ２が共にオンされている場合に限り、オンすることができる。
【００３２】
ここで、各スイッチＳＷ１〜ＳＷ３のオンオフ状態における抵抗Ｒ３〜Ｒ６の合成抵抗値と遅延時間の変化とについて説明する。全スイッチＳＷ１〜ＳＷ３がオフされている場合には、抵抗Ｒ３〜Ｒ６の合成抵抗値は抵抗Ｒ３のみ８ｋΩとなり、第１種始動口スイッチ１６から出力される信号のロウからハイへの立ち上がりの遅延時間は、約１１．３ｍｓ（＝（８＋３．３）ｋΩ×１μＦ）となる。次に、スイッチＳＷ１のみがオンされると、抵抗Ｒ３〜Ｒ６の合成抵抗値は抵抗Ｒ３とＲ４との合成抵抗値となるので６ｋΩとなり、遅延時間は約９．３ｍｓ（＝（６＋３．３）ｋΩ×１μＦ）となる。また、スイッチＳＷ１及びＳＷ２がオンされると、抵抗Ｒ３〜Ｒ６の合成抵抗値は抵抗Ｒ３〜Ｒ５との合成抵抗値となるので４ｋΩとなり、遅延時間は約７．３ｍｓ（＝（４＋３．３）ｋΩ×１μＦ）となる。更に、全スイッチＳＷ１〜ＳＷ３がオンされると、抵抗Ｒ３〜Ｒ６の合成抵抗値は抵抗Ｒ３〜Ｒ６との合成抵抗値となるので２ｋΩとなり、遅延時間は約５．３ｍｓ（＝（２＋３．３）ｋΩ×１μＦ）となるのである。
【００３３】
このように、各スイッチＳＷ１〜ＳＷ３をオンオフすることにより、第１種始動口スイッチ１６から出力される信号のロウからハイへの立ち上がりの遅延時間が、２ｍｓ間隔で４段階に変更される（１１．３ｍｓ、９．３ｍｓ、７．３ｍｓ、５．３ｍｓ）。乱数カウンタ１３ａの値の更新は２ｍｓ毎に行われるので、各スイッチＳＷ１〜ＳＷ３をオンオフすることにより、大当たりの発生タイミングを４段階に変更する（ズラす）ことができるのである。また、この遅延回路１７１の遅延時間は、ＣＰＵ１１による各スイッチＳＷ１〜ＳＷ３のオンオフによって変更することができるので、例えば、パチンコ遊技機Ｐの電源投入毎や、遊技の状態等に応じて、遅延時間を変更することができるのである。
【００３４】
図７に示す遅延回路１７２は、遅延回路１７のコンデンサＣ１に、３つのコンデンサＣ２〜Ｃ４を並列接続可能に構成したものである。即ち、ＣＰＵ１１によってオンオフされる３つのスイッチＳＷ４〜ＳＷ６によって、コンデンサＣ１〜Ｃ４の合成静電容量を変更して、遅延回路１７２の遅延時間を変更するものである。スイッチＳＷ４〜ＳＷ６は、トランジスタ等により前記したスイッチＳＷ１〜ＳＷ３と同様に構成され、小さい番号のスイッチがオンされていなければ、大きい番号のスイッチはオンされないように構成されている。遅延回路１７２の遅延時間は、オンされるスイッチＳＷ４〜ＳＷ６の数を増やすほど長くなる。
【００３５】
図８に示す遅延回路１７３は、遅延回路１７の可変抵抗ＶＲ１に代えて、サーミスタＴＨを使用したものである。サーミスタＴＨは熱に敏感な抵抗体であり、温度が高いほど抵抗値が小さくなる。よって、遅延回路１７３の遅延時間を温度変化に合わせて変更することができるのである。これに対し、「ぶら下げ基板」では温度変化に合わせて大当たりの発生タイミングを変更することはできないので、「ぶら下げ基板」による不正行為を防止することができるのである。
【００３６】
図９に示す遅延回路１７４は、４ビットのシフトレジスタＳＲＧを用いたものである。シフトレジスタＳＲＧは、シュミットトリガタイプの２つのインバータＩＶ１，ＩＶ２の出力段に接続され、そのクロック端子ＣＬＫに入力される２ｍｓ毎に発せられるリセット割込信号を受けて、インバータＩＶ２の出力信号を４段階にシフトする。４段階にシフトされたシフトレジスタＳＲＧの各値は、ディップスイッチＤＳＷの各スイッチＳＷ７〜ＳＷ１０へそれぞれ出力される。このディップスイッチＤＳＷの各スイッチＳＷ７〜ＳＷ１０は、１つだけオンされるように構成されているので、オンされたスイッチの値が入出力ポート１５を介してＣＰＵ１１へ伝達され、ＣＰＵ１１によって乱数カウンタ１３ａの値の読み出し契機に用いられる。
【００３７】
前記したようにシフトレジスタＳＲＧは、２ｍｓ毎に発せられるリセット割込信号を受けてデータをシフトする。よって、遅延回路１７４の遅延時間は、ディップスイッチＤＳＷのスイッチＳＷ７をオンした場合は２ｍｓ、スイッチＳＷ８をオンした場合は４ｍｓ、スイッチＳＷ９をオンした場合は６ｍｓ、スイッチＳＷ１０をオンした場合は８ｍｓとなる。よって、ディップスイッチＤＳＰを操作することにより、遅延回路１７４の遅延時間を容易に変更することができるのである。
【００３８】
上記した各実施例における請求項１記載の更新手段としては、図５の乱数カウンタ更新処理が該当し、所定の契機としては、打球の図柄作動ゲート通過信号の発生契機であって、特に、図柄作動ゲート４内に設けられる第１種始動口スイッチ１６を打球が通過し終わった契機が該当する。また、読出手段としては、かかる契機の発生時に行われる乱数カウンタ１３ａの値の読み出し処理（図示せず）が該当する。なお、読出手段による乱数カウンタ１３ａの値の読み出し契機は、遅延手段である遅延回路１７，１７１〜１７４によって遅延されるのである。
【００３９】
以上、実施例に基づき本発明を説明したが、本発明は上記実施例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能であることは容易に推察できるものである。
【００４０】
例えば、本実施例では、乱数カウンタ１３ａの値の読み出し契機（タイミング）は、図柄作動ゲート４内に設けられる第１種始動口スイッチ１６を打球が通過し終わった契機にしていた。しかし、これを打球が第１種始動口スイッチ１６へ到達する契機（タイミング）、即ち、打球が第１種始動口スイッチ１６の通過を開始する契機に変更しても良い。また、第１種始動口スイッチ１６の出力信号は、打球が非通過の状態である通常時にハイとされ、打球の通過時にロウとされた。しかし、これを逆にして、打球が非通過の状態である通常時にロウ、打球の通過時にハイとしても良い。更に、ソフトスイッチで構成される遅延回路１７１，１７２のスイッチＳＷ１〜ＳＷ６を、遅延回路１７４のように、ハード的なディップスイッチで構成しても良い。逆に、ハード的なディップスイッチＤＳＰで構成される遅延回路１７４のスイッチＳＷ７〜ＳＷ１０を、遅延回路１７１，１７２のように、ソフトスイッチで構成しても良い。また、本実施例では、遅延回路（遅延手段）１７，１７１〜１７４として、ＣＲ回路やシフトレジスタを用いたが、これら以外の他の遅延回路を用いることも当然に可能である。
【００４１】
以下に本発明の変形例を示す。請求項１記載の弾球遊技機において、前記遅延手段は可変抵抗を有するＣＲ回路により構成されていることを特徴とする弾球遊技機１。可変抵抗の抵抗値は弾球遊技機毎に個別に設定することができ、その抵抗値を変更することにより、乱数カウンタの値の読み出し契機の遅延時間を長短することができる。即ち、弾球遊技機毎に、個別に、乱数カウンタの値の読み出し契機を設定することができるのである。これに対し「ぶら下げ基板」等は、一様に、予め定められたタイミングで、乱数カウンタの値の読み出し契機となる信号を出力するので、弾球遊技機毎に個別に設定される遅延時間に対応することができない。よって、「ぶら下げ基板」等を用いた不正行為を防止することができるのである。なお、当然のことながら、可変抵抗の抵抗値は、１台の弾球遊技機についても随時変更することができるので、この点においても「ぶら下げ基板」等に対する不正行為の防止効果を向上することができる。
【００４２】
請求項１記載の弾球遊技機において、前記遅延手段は、複数の抵抗と、その複数の抵抗を並列接続し或いはその並列接続から切り離すための制御を行うスイッチ手段とを備えたＣＲ回路により構成されていることを特徴とする弾球遊技機２。スイッチ手段を操作することにより、並列接続されたＣＲ回路の合成抵抗値を変更して、乱数カウンタの値の読み出し契機の遅延時間を長短することができる。「ぶら下げ基板」等は、一様に、予め定められたタイミングで、乱数カウンタの値の読み出し契機となる信号を出力するので、かかる遅延時間の長短に対応することができない。よって、「ぶら下げ基板」等を用いた不正行為を防止することができるのである。
【００４３】
請求項１記載の弾球遊技機において、前記遅延手段は、複数のコンデンサと、その複数のコンデンサを並列接続し或いはその並列接続から切り離すための制御を行うスイッチ手段とを備えたＣＲ回路により構成されていることを特徴とする弾球遊技機３。スイッチ手段を操作することにより、並列接続されたＣＲ回路の合成静電容量を変更して、乱数カウンタの値の読み出し契機の遅延時間を長短することができる。
【００４４】
請求項１記載の弾球遊技機において、前記遅延手段は、シフトレジスタと、そのシフトレジスタから出力される信号の出力段を切り替えるスイッチ手段とを備えていることを特徴とする弾球遊技機４。スイッチ手段によってシフトレジスタから出力される信号の出力段を切り替えることにより、乱数カウンタの値の読み出し契機の遅延時間を長短することができる。なお、シフトレジスタのクロック信号として、乱数カウンタの値の更新の契機となる信号を入力すれば、スイッチ手段によってシフトレジスタの出力段を１段切り替えるだけで、乱数カウンタの読み出し契機を確実に１回分ズラすことができる。また、シフトレジスタのクロック信号を別途設けることも不要となるのである。
【００４５】
弾球遊技機２から４において、前記スイッチ手段はソフト制御によって制御されることを特徴とする弾球遊技機５。よって、弾球遊技機の立ち上げ毎に或いは弾球遊技機の遊戯中に、遅延時間を変更することができるので、「ぶら下げ基板」等による不正行為を一層確実に防止することができる。
【００４６】
請求項１記載の弾球遊技機において、前記遅延手段はサーミスタを有するＣＲ回路により構成されていることを特徴とする弾球遊技機６。サーミスタの抵抗値は周囲温度により変化するので、周囲温度に応じて、乱数カウンタの値の読み出し契機の遅延時間を長短することができる。
【００４７】
請求項１記載の弾球遊技機または弾球遊技機１から６において、前記遅延手段は、弾球遊技機の遊技を制御するＣＰＵが搭載される基板に搭載されていることを特徴とする弾球遊技機７。「ぶら下げ基板」等は、各基板のコネクタを介して接続される。よって、弾球遊技機の遊技を制御するＣＰＵと同一の基板に遅延手段を搭載することにより、その遅延手段とＣＰＵとの間に「ぶら下げ基板」等を接続することを不可能にすることができる。従って、不正に取り付けられた「ぶら下げ基板」等に対しても、読出手段による乱数カウンタの値の読み出し契機は、必ず遅延手段により遅延されるので、「ぶら下げ基板」等による不正行為を防止することができるのである。
【００４８】
【発明の効果】  請求項１記載の弾球遊技機によれば、大当たりを決定するための乱数カウンタの値の読み出し契機は、遅延手段によって遅延される。よって、「ぶら下げ基板」等が大当たりの発生タイミングに合わせて所定の契機を生じさせる信号を出力しても、該信号は遅延して伝達されるので、大当たりが発生することはない。従って、「ぶら下げ基板」等を用いた不正行為を防止することができるという効果がある。  
【００４９】
請求項２から４に記載の弾球遊技機によれば、請求項１に記載の弾球遊技機の奏する効果に加え、スイッチ手段を操作することにより、乱数カウンタの値の読み出し契機の遅延時間を長短することができる。「ぶら下げ基板」等は、一様に、予め定められたタイミングで、乱数カウンタの値の読み出し契機となる信号を出力するので、かかる遅延時間の長短に対応することができない。よって、「ぶら下げ基板」等を用いた不正行為を防止することができるという効果がある。  
【００５０】
請求項５記載の弾球遊技機によれば、請求項２から４のいずれかに記載の弾球遊技機の奏する効果に加え、弾球遊技機の立ち上げ毎に或いは弾球遊技機の遊戯中に、遅延時間を変更することができるので、「ぶら下げ基板」等による不正行為を一層確実に防止することができるという効果がある。
【００５１】
請求項６記載の弾球遊技機によれば、請求項１記載の弾球遊技機の奏する効果に加え、遅延手段は、可変抵抗を有するＣＲ回路により構成されており、可変抵抗の抵抗値は弾球遊技機毎に個別に設定することができるので、その抵抗値を弾球遊技機毎に変更することにより、乱数カウンタの値の読み出し契機の遅延時間を弾球遊技機毎に長短することができる。即ち、弾球遊技機毎に、個別に、乱数カウンタの値の読み出し契機を設定することができる。これに対し「ぶら下げ基板」等は、一様に、予め定められたタイミングで、乱数カウンタの値の読み出し契機となる信号を出力するので、弾球遊技機毎に個別に設定される遅延時間に対応することができない。よって、「ぶら下げ基板」等を用いた不正行為を防止することができるという効果がある。なお、当然のことながら、可変抵抗の抵抗値は、１台の弾球遊技機についても随時変更することができるので、この点においても「ぶら下げ基板」等に対する不正行為の防止効果を向上することができる。
【００５２】
請求項７記載の弾球遊技機によれば、請求項１記載の弾球遊技機の奏する効果に加え、遅延手段は、サーミスタを有するＣＲ回路により構成されており、サーミスタの抵抗値は周囲温度により変化するので、弾球遊技機の周囲温度に応じて、乱数カウンタの値の読み出し契機の遅延時間を長短することができる。これに対し「ぶら下げ基板」等は、一様に、予め定められたタイミングで、乱数カウンタの値の読み出し契機となる信号を出力するので、弾球遊技機の周囲温度に応じて設定される遅延時間に対応することができない。よって、「ぶら下げ基板」等を用いた不正行為を防止することができるという効果がある。
【００５３】
請求項８記載の弾球遊技機によれば、請求項１から７のいずれかに記載の弾球遊技機の奏する効果に加え、更に、次の効果を奏する。「ぶら下げ基板」等は、一般的に、各基板のコネクタを介して接続される。よって、弾球遊技機の遊技を制御するＣＰＵが搭載される基板と同一の基板に遅延手段を搭載することにより、その遅延手段とＣＰＵとの間に「ぶら下げ基板」等を接続することを不可能にすることができる。従って、不正に取り付けられた「ぶら下げ基板」等に対しても、読出手段による乱数カウンタの値の読み出し契機を、必ず遅延手段により遅延させることができるので、「ぶら下げ基板」等による不正行為を防止できるという効果がある。
【図面の簡単な説明】
【図１】  本発明の一実施例であるパチンコ遊技機の遊技盤の正面図である。
【図２】  パチンコ遊技機の電気的構成を示したブロック図である。
【図３】  遅延回路の回路図である。
【図４】  リセット割込処理を示したフローチャートである。
【図５】  乱数カウンタ更新処理を示したフローチャートである。
【図６】  第２実施例における遅延回路の回路図である。
【図７】  第３実施例における遅延回路の回路図である。
【図８】  第４実施例における遅延回路の回路図である。
【図９】  第５実施例における遅延回路の回路図である。
【符号の説明】
３                    液晶（ＬＣＤ）ディスプレイ
４                    図柄作動ゲート
５                    特定入賞口
１３                  制御部のＲＡＭ
１３ａ                乱数カウンタ
１７                  遅延回路（可変抵抗を有する遅延手段）
１７１                遅延回路（複数の抵抗を有する遅延手段）
１７２                遅延回路（複数の抵抗とコンデンサを有する遅延手段）
１７３                遅延回路（サーミスタを有する遅延手段）
１７４                遅延回路（シフトレジスタを有する遅延手段）
Ｃ                    制御部
Ｄ                    表示装置
Ｐ                    パチンコ遊技機（弾球遊技機）
ＶＲ１                可変抵抗
ＴＨ                  サーミスタ