(57)【要約】  ゲート絶縁膜中トラップに電荷を捕獲することにより情報を保持することが可能な半導体記憶装置において、電荷の横方向拡散を抑制して保持能力を向上させる。半導体基板１１と、前記半導体基板中に形成された第１および第２の不純物拡散層１２、１３と、前記半導体基板上に形成されたゲート絶縁膜１５と、前記ゲート絶縁膜１５を介して前記半導体基板上に形成された第１ゲート電極１６と、を有し、前記ゲート絶縁膜１５は、その内部に、シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜１４を有している。
2008069325.tif 000002
【特許請求の範囲】
【請求項１】
ゲート絶縁膜中に電荷を捕獲することにより記憶動作を行う半導体記憶装置であって、 
前記ゲート絶縁膜は、絶縁膜中の酸素と結合を作りやすく原子レベルで離散的な第１の不純物を含有した第１の絶縁膜を有していることを特徴とする半導体記憶装置。
【請求項２】
ゲート絶縁膜中に電荷を捕獲することにより記憶動作を行う半導体記憶装置であって、 半導体基板と、前記半導体基板中に形成された第１および第２の不純物拡散層と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体基板上に形成された第１ゲート電極と、を有し、前記ゲート絶縁膜は、絶縁膜中の酸素と結合を作りやすく原子レベルで離散的な第１の不純物を含有した第１の絶縁膜を有していることを特徴とする半導体記憶装置。
【請求項３】
ゲート絶縁膜中に電荷を捕獲することにより記憶動作を行う半導体記憶装置であって、 半導体基板と、前記半導体基板中に形成された第１および第２の不純物拡散層と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体基板上に形成された第１ゲート電極と、を有し、前記ゲート絶縁膜は、絶縁膜中の酸素と結合を作りやすく原子レベルで離散的な第１の不純物を含有した第１の絶縁膜を有し、さらに前記第１の絶縁膜の上下に前記第１の不純物を含まないシリコン酸化膜を有していることを特徴とする半導体記憶装置。
【請求項４】
ゲート絶縁膜中に電荷を捕獲することにより記憶動作を行う半導体記憶装置であって、 半導体基板と、前記半導体基板中に形成された第１および第２の不純物拡散層と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体基板上に形成された第１ゲート電極と、を有し、前記ゲート絶縁膜は、絶縁膜中の酸素と結合を作りやすく原子レベルで離散的な第１の不純物を含有した第１の絶縁膜と、前記第１の絶縁膜の上部にこれに接して形成された前記第１の不純物とは異なる第２の不純物を含有した第２の絶縁膜とを有していることを特徴とする半導体記憶装置。
【請求項５】
ゲート絶縁膜中に電荷を捕獲することにより記憶動作を行う半導体記憶装置であって、 半導体基板と、 前記半導体基板中に形成された第１および第２の不純物拡散層と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体基板上に形成された第１ゲート電極と、を有し、前記ゲート絶縁膜は、絶縁膜中の酸素と結合を作りやすく原子レベルで離散的な第１の不純物を含有した第１の絶縁膜と、前記第１の絶縁膜の上部にこれに接して形成された前記第１の不純物とは異なる第２の不純物を含有した第２の絶縁膜とを有し、さらに前記第１絶縁膜と第２の絶縁膜との積層膜の上下に前記第１および第２の不純物を含まないシリコン酸化膜を有していることを特徴とする半導体記憶装置。
【請求項６】
前記第１の不純物により形成される電荷捕獲サイトの密度が、１ｘ１０１２個／ｃｍ２以上１ｘ１０１４個／ｃｍ２未満であることを特徴とする請求項１から５のいずれかに記載の半導体記憶装置。
【請求項７】
前記第１の不純物は、金属であることを特徴とする請求項１から５のいずれかに記載の半導体記憶装置。
【請求項８】
前記第１の不純物は、チタンであることを特徴とする請求項１から５のいずれかに記載の半導体記憶装置。
【請求項９】
前記第１の不純物の添加量は、金属の膜厚に換算して単原子層未満であることを特徴とする請求項７もしくは８に記載の半導体記憶装置。
【請求項１０】
前記第２の不純物は、窒素であることを特徴とする請求項４もしくは５に記載の半導体記憶装置。
【請求項１１】
前記第１の絶縁膜、もしくは、前記第１の絶縁膜および前記第２の絶縁膜は、シリコン酸化膜であることを特徴とする請求項１から４のいずれかに記載の半導体記憶装置。
【請求項１２】
前記第１の絶縁膜上もしくは前記第２の絶縁膜上には、Ａｌ２Ｏ３、ＳｉＮもしくはＳｉＯＮからなる薄膜が形成されていることを特徴とする請求項１から５のいずれかに記載の半導体記憶装置。
【請求項１３】
前記ゲート絶縁膜の少なくとも一部が高誘電率絶縁膜により構成されていることを特徴とする請求項１から５のいずれかに記載の半導体記憶装置。
【請求項１４】
前記ゲート絶縁膜の少なくとも一部がシリコン酸化膜−シリコン窒化膜−シリコン酸化膜からなる積層構造により構成されていることを特徴とする請求項１から５のいずれかに記載の半導体記憶装置。
【請求項１５】
前記第１の絶縁膜と前記半導体基板との間隔が４ナノメートル以上であることを特徴とする請求項１から５のいずれかに記載の半導体記憶装置。
【請求項１６】
前記第１の絶縁膜もしくは前記第２の絶縁膜と前記ゲート電極との間隔が４ナノメートル以上であることを特徴とする請求項１から５のいずれかに記載の半導体記憶装置。
【請求項１７】
前記第１ゲート電極の全体が、前記ゲート絶縁膜上に形成されていることを特徴とする請求項１から５のいずれかに記載の半導体記憶装置。
【請求項１８】
前記第１ゲート電極の一部が前記第１の絶縁膜を有する前記ゲート絶縁膜上に、他の一部が前記第１の不純物、もしくは、前記第１の不純物および前記第２の不純物を有しない第２ゲート絶縁膜上に形成されていることを特徴とする請求項１から５のいずれかに記載の半導体記憶装置。
【請求項１９】
前記第１の絶縁膜を有する前記ゲート絶縁膜が第１および第２の不純物拡散層のいずれか一方寄りに形成され、前記第２ゲート絶縁膜が第１および第２の不純物拡散層の他方寄りに形成されていることを特徴とする請求項１８に記載の半導体記憶装置。
【請求項２０】
前記前記第２ゲート絶縁膜が第１および第２の不純物拡散層の間の前記半導体基板上に形成され、前記第１の絶縁膜を有するゲート絶縁膜がその両側に形成されていることを特徴とする請求項１８に記載の半導体記憶装置。
【請求項２１】
第１および第２の不純物拡散層の間の前記半導体基板上に前記第１ゲート電極と第２ゲート電極とが形成されており、前記第２ゲート電極は前記第１の不純物、もしくは、前記第１の不純物および前記第２の不純物を含有しない第２ゲート絶縁膜上に形成されており、前記第１ゲート電極は前記第１の絶縁膜上に形成されていることを特徴とする請求項１から５のいずれかに記載の半導体記憶装置。
【請求項２２】
前記第２ゲート電極は、その一部が前記第１ゲート電極上に載り上げるように形成されていることを特徴とする請求項２１記載の半導体記憶装置。
【請求項２３】
前記第２ゲート電極は、第１および第２の不純物拡散層の間の前記半導体基板上に形成され、前記第２ゲート電極を挟んでその両側に前記第１ゲート電極が形成されていることを特徴とする請求項２１記載の半導体記憶装置。
【請求項２４】
第１および第２の不純物拡散層の間の前記半導体基板上に前記第１ゲート電極、第２ゲート電極および第３ゲート電極とが形成されており、前記第２ゲート電極は前記第１の不純物、もしくは、前記第１の不純物および前記第２の不純物を含有しない第２ゲート絶縁膜上に形成されており、前記第１ゲート電極および前記第３ゲート電極は前記第１の絶縁膜上に形成されていることを特徴とする請求項１から５のいずれかに記載の半導体記憶装置。
【請求項２５】
前記半導体基板中に形成された前記第１および前記第２の不純物拡散層の間に絶対値で第１の特定の電圧以上の電圧を印加し、前記第１ゲート電極に絶対値で第２の特定の電圧以上の電圧を印加することにより、前記第１もしくは前記第２の不純物拡散層近傍にホットキャリアを発生させ、前記ホットキャリアを前記不純物含有シリコン酸化膜に局所的に注入することにより書込みもしくは消去動作を行うことを特徴とする請求項１から２４のいずれかに記載の半導体記憶装置。
【請求項２６】
基板の一領域上に請求項１から２５のいずれかに記載された半導体記憶装置が形成されており、基板の他の領域上に不揮発性メモリ以外の回路が形成されていることを特徴とする半導体装置。
【請求項２７】
基板の一領域上に請求項１から２５のいずれかに記載された半導体記憶装置が形成されており、基板の他の領域上にロジック回路が形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置および半導体装置に関し、より詳しくはゲート絶縁膜中のトラップ準位に電荷を捕獲することにより、情報を保持することが可能な半導体記憶装置とこれを混載した半導体装置に関するものである。
【背景技術】
【０００２】
本発明に関する現時点での技術水準をより十分に説明する目的で、本願で引用され或いは特定される特許、特許出願、特許公報、科学論文等の全てを、ここに、参照することでそれらの全ての説明を組入れる。【０００３】
近年、書き換え可能な半導体記憶装置として不揮発性メモリの需要が増加している。不揮発性メモリの代表例であるフラッシュメモリにおいては、フローティングゲートを用いたものが主流であるが、トンネルゲート酸化膜の薄層化が困難であるとされており、微細化限界に近づきつつあるとされている。一方、メモリセルの酸化膜換算膜厚（Ｅｑｕｉｖａｌｅｎｔ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ；ＥＯＴ）の薄層化はメモリセルの読み出し電流を大きくするために重要である。【０００４】
この薄層化限界を乗り越えられる技術として、トラップ型半導体記憶装置が近年注目を集めている。トラップ型半導体記憶装置は、半導体基板上に形成されたトンネルゲート酸化膜上にトラップ準位を有する絶縁膜を形成し、この絶縁膜中に存在するトラップ準位に電荷を捕獲することにより、情報を記憶する。【０００５】
絶縁膜中のトラップ準位を記憶ノードとするトラップ型半導体記憶装置の代表例として、ＭＮＯＳ（Ｍｅｔａｌ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）メモリ、ＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）メモリが挙げられる。ＭＮＯＳメモリおよびＭＯＮＯＳメモリでは、シリコン窒化膜（Ｎ）がトラップ準位を有する絶縁膜として用いられる。ＭＯＮＯＳ型半導体記憶装置の構造やプログラム方法については、例えば、特開２００１−１５６１８９号公報に述べられている。【０００６】
トラップ型半導体記憶装置のトラップ含有層となるシリコン窒化膜は、通常は４ナノメートル以上の厚さのものを用いるのがよいとされる。ただし、このシリコン窒化膜の厚みもＥＯＴ薄層化に対する限界要因として働く。また、シリコン窒化膜の代わりにｈｉｇｈ−ｋ材料を用いる動きもあるが、ｈｉｇｈ−ｋ膜の厚みもＥＯＴ薄層化に対する限界要因として働く。また、ＭＮＯＳメモリおよびＭＯＮＯＳメモリでは、トラップ密度が高い場合にキャリアの横方向の移動が起こりやすくなるため、高温（摂氏１５０度）での長期の保持特性（ｒｅｔｅｎｔｉｏｎ）には問題がある。【０００７】
一方で、シリコン窒化膜などの誘電体薄膜に代わるトラップ含有層としてシリコン酸化膜中に埋め込んだナノクリスタルを用いる動きがある（例えば、特開２００４−０５５９６９号公報、特開２００２-２２２８７５号公報参照）。ナノクリスタルの材料には、ドープされたシリコンもしくはタングステンなどに代表される金属といういわゆる導電性の材料を用いるため、ＥＯＴを薄くできる可能性が高い。図１は、特開２００４−０５５９６９号公報および特開２００２-２２２８７５号公報に開示されている半導体記憶装置の断面図である。ナノクリスタル型の半導体記憶装置５０は、シリコン基板５１の表面領域に形成されたソース・ドレイン領域となる不純物拡散層５２、５３と、不純物拡散層５２、５３間のチャネル領域上にシリコン酸化膜５５を介して形成された例えばポリシリコンからなるゲート電極５６とを有する。そして、シリコン酸化膜５５内には電荷蓄積層であるタングステンなどからなるナノクリスタル５４が埋め込まれている。半導体記憶装置５０は、ナノクリスタル５４が埋め込まれたシリコン酸化膜５５からなる絶縁構造（Ｉ）が、シリコン基板５１とゲート電極５６の間に挟みこまれたＭＩＳ型のトランジスタ構造となっている。【０００８】
図１に示されたナノクリスタル型の半導体記憶装置において、チャネル・ホット・エレクトロン（Ｃｈａｎｎｅｌ  Ｈｏｔ  Ｅｌｅｃｔｒｏｎ；ＣＨＥ）を用いた書き込み動作について説明する。ＣＨＥ注入による書き込みは、不純物拡散層５２−５２間（ソース−ドレイン間）に特定の電圧以上の電圧を印加し、さらにゲート電極５６に特定の電圧以上の電圧を印加することにより行う。例えば、ソース（５２）を接地して、ドレイン（５３）に３Ｖ以上の電圧を印加し、ゲート電極５６には４Ｖ以上の電圧を印加するとよい。【０００９】
ＣＨＥ注入法によると、ドレイン（５３）近傍において局所的にホット・エレクトロンが発生するが、シリコン酸化膜５５のエネルギー障壁を乗り越えることができた電子は、離散的に形成されたタングステン製のナノクリスタル５４に到達し、ナノクリスタル５４のトラップ準位に捕獲される。この素子構造では、一対のソース・ドレイン間に印加する電圧を入れ替えることにより、不純物拡散層５２上および不純物拡散層５３上へのナノクリスタル５４中のトラップ準位への局所的書き込みを選択的に実現することができ、一つのトランジスタ型メモリ素子（５０）において、２ビットの記憶動作が可能となる。ナノクリスタル５４が離散的に形成されているために、キャリアの移動は防止され２ビット情報が有効に保持されることになる。一方、消去動作は、バンド間トンネルによって不純物拡散層５２または５３近辺に発生したホット・ホールを、ナノクリスタル５４に注入して蓄積された電子を中和することにより行われる。ホット・ホールは、ソース−ドレイン間に特定の電圧以上の電圧を印加し、さらにゲート電極５６に絶対値で特定の電圧以上の電圧を印加することにより、発生させる。例えば、ソースを接地して、ドレインに３Ｖ以上の電圧を印加し、ゲート電極５６には−４Ｖ以下の電圧を印加するとよい。なお、上記の動作方法はシリコン基板５１がｐ型でソース・ドレイン領域である不純物拡散層５２、５３がｎ型であるｎ型ナノクリスタル型半導体記憶装置に関するものであるが、シリコン基板５１をｎ型にして不純物拡散層５２、５３をｐ型にしたｐ型ナノクリスタル型半導体記憶装置でも、電子とホールの役割を入れ替えて行うことができる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明者らは、半導体記憶装置の研究開発に従事しており、半導体記憶装置の性能改善に関する検討を色々と行っている。近年では、特に、ＭＯＮＯＳ型の半導体記憶装置に関する研究を重点的に行っている。特に、読み出し速度高速化のために、メモリセルの読み出し電流を大きくするＥＯＴ薄層化が重要と考え、ＥＯＴ薄層化技術、特にナノクリスタルを有するトラップメモリ構造に関して検討を重ねてきた。検討を重ねていくと、いくつかの難点に直面した。ここでは、その中でも重要と考えられる以下の点について述べる。【００１１】
上述の従来例に示された構造を試作検討してみると、所望の保持特性が得られないことが分かった。特に、ナノクリスタル間での電荷のやり取りが顕著に起こり、ＣＨＥ注入を用いて局所的に電荷を書き込み、２ビット動作を行おうとしても、高温状態で保管後に電荷量が面内で平均化されてしまうため、２ビットの情報が消滅してしまった。【００１２】
ここで見られた電荷の横方向拡散は、シリコン窒化膜をトラップ膜として用いたＭＯＮＯＳ型の半導体記憶装置でも問題となっている現象である。トラップ密度が大きいと横方向拡散が起こりやすくなるため、横方向拡散を防止するために、物理的にソース端寄りとドレイン端寄りのトラップ膜を分離し、２ビット動作を行うという試みがなされている。ただし、この手法では、素子形成に必要な工程数が大幅に増加してしまい、コスト増大につながってしまう。一方で、ナノクリスタルの概念も、そもそもは電荷を蓄積するナノクリスタルが面内で分散していることを利用して、横方向拡散を防止しようというものであった。しかし、本発明者らの検討では横方向拡散が顕在化してしまって、問題の解決にならなかった。【００１３】
一方、ナノクリスタルというある程度の大きさを有する物体が周辺の絶縁膜に与える影響も無視できないことが分かった。ナノクリスタルのサイズは通常３ナノメートル以上というサイズであり、トンネル酸化膜および上部酸化膜の膜厚の半分以上の大きさである。よって、ナノクリスタルの周辺の酸化膜には凹凸が生じてしまう。さらに、ナノクリスタルの形状に起因した電界集中のため、メモリセルの信頼性確保のためには、かえって酸化膜を厚くする必要が出てしまった。以上の従来技術では、ＥＯＴを薄層化したフラッシュメモリの作製が困難となっており、フラッシュメモリセルの読み出し電流増大のために新しい手法により形成されたトラップ膜を有するトラップメモリが必要となっていた。【００１４】
本発明において明らかにされる半導体記憶装置は、上記の従来例であるナノクリスタル型半導体記憶装置を作製した上で明らかとなった課題を解決するものである。【００１５】
本発明の目的は、ゲート絶縁膜中トラップに電荷を捕獲することにより、情報を保持することが可能な半導体記憶装置に関して、従来の素子構造で２ビット情報を高温保持する際に蓄積情報が失われる原因となっていた電荷の横方向拡散を抑制して情報保持能力を向上し、かつ低コストで、かつ高速読み出しを実現するための構造を提供することにある。
【課題を解決するための手段】
【００１６】
上記の目的を達成するために、本願で開示される発明の代表的なものを説明すると、以下の通りである。【００１７】
本発明において明らかにされる半導体記憶装置では、ゲート絶縁膜中に電荷を捕獲することにより記憶動作を行う半導体記憶装置であって、 前記ゲート絶縁膜は、絶縁膜中の酸素と結合を作りやすく原子レベルで離散的な第１の不純物を含有した第１の絶縁膜を有していることを特徴とする。【００１８】
本発明において明らかにされる半導体記憶装置では、ゲート絶縁膜中に電荷を捕獲することにより記憶動作を行う半導体記憶装置であって、 半導体基板と、前記半導体基板中に形成された第１および第２の不純物拡散層と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体基板上に形成された第１ゲート電極と、を有し、前記ゲート絶縁膜は、絶縁膜中の酸素と結合を作りやすく原子レベルで離散的な第１の不純物を含有した第１の絶縁膜を有していることを特徴とする。【００１９】
また、本発明において明らかにされる半導体記憶装置では、半導体基板と、前記半導体基板中に形成された第１および第２の不純物拡散層と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体基板上に形成された第１ゲート電極と、を有し、前記ゲート絶縁膜は、絶縁膜中の酸素と結合を作りやすく原子レベルで離散的な第１の不純物を含有した第１の絶縁膜を有し、さらに前記第１の絶縁膜の上下に前記第１の不純物を含まないシリコン酸化膜を有していることを特徴とする。【００２０】
また、本発明において明らかにされる半導体記憶装置では、半導体基板と、前記半導体基板中に形成された第１および第２の不純物拡散層と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体基板上に形成された第１ゲート電極と、を有し、前記ゲート絶縁膜は、絶縁膜中の酸素と結合を作りやすく原子レベルで離散的な第１の不純物を含有した第１の絶縁膜と、前記第１の絶縁膜の上部にこれに接して形成された前記第１の不純物とは異なる第２の不純物を含有した第２の絶縁膜とを有していることを特徴とする。【００２１】
また、本発明において明らかにされる半導体記憶装置では、半導体基板と、 前記半導体基板中に形成された第１および第２の不純物拡散層と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体基板上に形成された第１ゲート電極と、を有し、前記ゲート絶縁膜は、絶縁膜中の酸素と結合を作りやすく原子レベルで離散的な第１の不純物を含有した第１の絶縁膜と、前記第１の絶縁膜の上部にこれに接して形成された前記第１の不純物とは異なる第２の不純物を含有した第２の絶縁膜とを有し、さらに前記第１および前記第２の絶縁膜の上下に前記第１または第２の不純物を含まないシリコン酸化膜を有していることを特徴とする。【００２２】
また、本発明において明らかにされる半導体記憶装置では、 前記第１の不純物により形成される電荷捕獲サイトの濃度が、１ｘ１０１２個／ｃｍ２以上１ｘ１０１４個／ｃｍ２未満であることを特徴とする。【００２３】
また、本発明において明らかにされる半導体記憶装置では、 シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な第１の不純物は、金属であることを特徴とする。そして、その場合、前記第１の不純物の添加量は、金属層の膜厚に換算して単原子層未満であることを特徴とする。【００２４】
また、本発明において明らかにされる半導体記憶装置では、 シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な第１の不純物は、チタンであることを特徴とする。【００２５】
また、本発明において明らかにされる半導体記憶装置では、 前記第２の不純物は、窒素であることを特徴とする。【００２６】
また、本発明において明らかにされる半導体記憶装置では、前記第１の絶縁膜、もしくは、前記第１の絶縁膜および前記第２の絶縁膜は、シリコン酸化膜であることを特徴とする。【００２７】
また、本発明において明らかにされる半導体記憶装置では、 前記第１の絶縁膜もしくは前記第２の絶縁膜の上部には、Ａｌ２Ｏ３、ＳｉＮもしくはＳｉＯＮを有することを特徴とする。【００２８】
以上の本発明における半導体記憶装置は、現在の集積回路形成の手法を用いて十分実現可能なものであり、従来の集積回路形成技術を有するものであれば、半導体記憶装置作製を問題なく行うことができる。本発明により明らかにされた半導体記憶装置を形成することにより、従来のＭＮＯＳ，ＭＯＮＯＳメモリよりも２ビット動作実現のために局所的に書き込まれた電荷を十分に保持する半導体記憶装置の製造が可能になる。
【発明の効果】
【００２９】
本発明で明らかにされた手法により、ゲート絶縁膜中のトラップ準位に電荷を捕獲することにより情報を保持することが可能な半導体記憶装置に関して、従来の素子構造では高温保持時に顕著となっていた横方向拡散を抑制し、局所的に書き込まれた電荷を十分に保持することが可能となり、２ビット動作を実現できた。さらに、本発明で明らかにされた構造では、素子作製のコストを大幅に低減し、かつ高速読み出しを実現することも可能となった。
【図面の簡単な説明】
【００３０】
【図１】従来例の半導体記憶装置の構造を示す断面図である。
【図２】本発明にかかる第１の実施形態による半導体記憶装置の構造を示す断面図である。
【図３】従来例の半導体記憶装置におけるナノクリスタルの面内での配置（Ａ）と本発明の半導体記憶装置における原子レベルで離散的な不純物の面内での配置（Ｂ）とを対比して示した図である。
【図４】本発明にかかる第１の実施形態による半導体記憶装置の製造方法を工程順に示す断面図である。
【図５】本発明の第１の実施形態にかかる半導体記憶装置の書き込み特性（Ａ）と、従来例の半導体記憶装置の書き込み特性（Ｂ）を示すグラフである。
【図６】本発明にかかる第１の実施形態による半導体記憶装置と従来例との摂氏１５０度での保持特性を示すグラフである。
【図７】本発明にかかる第２の実施形態による半導体記憶装置の製造方法を工程順に示す断面図である。
【図８】本発明にかかる第３の実施形態による半導体記憶装置の構造を示す断面図である。
【図９】本発明にかかる第４の実施形態による半導体記憶装置の構造を示す断面図である。
【図１０】本発明にかかる第５の実施形態による半導体記憶装置の構造を示す断面図である。
【図１１】本発明にかかる第６の実施形態による半導体記憶装置の構造を示す断面図である。
【符号の説明】
【００３１】
１０  半導体記憶装置
１１  半導体基板（シリコン基板）
１２  第１の不純物拡散層（ソース）
１３  第２の不純物拡散層（ドレイン）
１４  原子レベルで離散的な不純物を含有したシリコン酸化膜
１５  ゲート絶縁膜
１５ａ  ゲート絶縁膜の一部（シリコン酸化膜）
１５ｂ  ゲート絶縁膜の一部（シリコン酸化膜）
１６  第１ゲート電極
１６ａ  ゲート電極材料層
１７  フォトレジスト
１７’  ゲートパターン状のフォトレジスト
２０  半導体記憶装置
２１  半導体基板（シリコン基板）
２２  第１の不純物拡散層（ソース）
２３  第２の不純物拡散層（ドレイン）
２４  原子レベルで離散的な第１不純物を含有したシリコン酸化膜
２５  ゲート絶縁膜
２５ａ  ゲート絶縁膜の一部（シリコン酸化膜）
２５ｂ  ゲート絶縁膜の一部（シリコン酸化膜）
２６  第１ゲート電極
２６ａ  ゲート電極材料層
２７  フォトレジスト 
２７’  ゲートパターン状のフォトレジスト
２８  第１不純物とは異なる第２不純物を含有した第２シリコン酸化膜
３０  半導体記憶装置
３１  半導体基板（シリコン基板）
３２  第１の不純物拡散層（ソース）
３３  第２の不純物拡散層（ドレイン）
３４  原子レベルで離散的な不純物を含有したシリコン酸化膜
３５ａ  ゲート絶縁膜の一部（シリコン酸化膜）
３５ｂ  ゲート絶縁膜の一部（シリコン酸化膜）
３６  第１ゲート電極
３６’  第２ゲート電極
３９  第２ゲート絶縁膜
４０  サイドウォール絶縁膜
４１  絶縁膜
５０  半導体記憶装置
５１  半導体基板（シリコン基板）
５２  不純物拡散層（ソース）
５３  不純物拡散層（ドレイン）
５４  ナノクリスタル
５５  シリコン酸化膜
５６  第１ゲート電極
【発明を実施するための最良の形態】
【００３２】
以下、本発明の好適な実施形態を、添付した図面を参照しつつ説明する。【００３３】
本発明者らは、上記課題解決に向けて、半導体記憶装置の検討を重ねてきた。本実施の形態を示す前に、本発明者らがあらかじめ検討した事項について説明する。なお、上記のようにＭＯＮＯＳ型半導体記憶装置において蓄積される電荷としては電子およびホールの場合が考えられるが、ここでは、電子が蓄積される電荷であることを前提に話を進める。ホールを蓄積電荷として用いる場合も、本発明により明らかにされる構造で同様の効果を得ることができることは明らかである。【００３４】
高温保持時に問題となったナノクリスタル間の電荷のやり取りに関しては、ナノクリスタルが有限の大きさに起因すると考えられる。後に図面を用いて詳述するが、所望の書込み量、すなわち閾値シフト、を得るためには、一定密度以上のナノクリスタルを形成して、捕獲電荷量を十分確保する必要がある。そうすると、ナノクリスタル間の距離は相対的に短くなるため、ナノクリスタル間の電荷のやり取りが起こってしまう。特に高温保持時には、ナノクリスタル間の距離が３ナノメートル程度になると、電荷のホッピングが起こってしまうと考えた。【００３５】
そこで、本発明者らは以下の半導体記憶装置の構造を考案するにいたった。本発明において明らかにされる半導体記憶装置の構造について図２を参照しながら説明する。本発明にかかる第１の実施形態による半導体記憶装置１０は、半導体基板１１と、半導体基板１１中に形成された第１の不純物拡散層１２および第２の不純物拡散層１３と、半導体基板１１上に形成されたシリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜１４を内部に含むゲート絶縁膜１５と、そのゲート絶縁膜１５を介して前記半導体基板１１上に形成された第１ゲート電極１６を有している。なお、ゲート絶縁膜１５を構成する酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜１４については、これに代えて酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸窒化膜、アルミナ膜、アルミニウムシリケート膜もしくはハフニウムシリケート膜等の酸化膜を用いてもよい。シリコン酸窒化膜や金属シリケート膜を用いる場合、バンドギャップが大きい組成のものを使用することが好ましい。具体的には５エレクトロンボルト以上となる組成のものが好ましい。また、酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜１４以外の膜は、シリコン酸化膜に限らず、シリコン酸化膜１４に蓄積された電荷が離脱しないための電位障壁となり得る絶縁材料であれば用いることが可能である。要は、ゲート絶縁膜１５中に酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有した酸化膜が含まれていることが重要であり、酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有した酸化膜をはさむゲート絶縁膜１５の材料は、シリコン酸化膜、高誘電率絶縁膜やそれらの組み合わせなどが可能である。【００３６】
本発明において明らかにされる半導体記憶装置の構造において得られる新規の効果を以下に説明する。図３（Ａ）には、従来技術であるナノクリスタルを電荷蓄積層として用いた半導体記憶装置における電荷蓄積層の上面図および断面図を、図３（Ｂ）には、本発明で明らかにされる半導体記憶装置における電荷蓄積層の上面図および断面図を示している。本発明において明らかにされる半導体記憶装置の構造において得られる新規の効果を分かりやすく示すために、図３（Ａ）におけるナノクリスタルの密度と、図３（Ｂ）における不純物の濃度を同じにしてある。各ナノクリスタルおよび各不純物において蓄積される電子が一個であるとすると（ナノクリスタル一個につき蓄積される電子数は一個であるという報告がある）、図３（Ａ）においても図３（Ｂ）においても、捕獲可能な電荷量は同じとなり、閾値電圧の変化量は同じとなる。一方で、電荷を捕獲する捕獲サイト間の距離を見てみると、図３（Ａ）においては、ナノクリスタルの配置された周期とナノクリスタルの直径の差がナノクリスタル間の距離（図中の距離Ａ）になるのに対し、図３（Ｂ）においては、原子レベルの不純物の配置された周期がそのまま不純物間の距離（図中の距離Ｂ）になることが分かる。図３（Ａ）と図３（Ｂ）の電荷捕獲サイト間の距離に大きな差が存在することは明白である。言い換えると、本発明により明らかにされる半導体記憶装置では、同等の電荷捕獲能力を有しながら、電荷を捕獲するサイト間の距離をナノクリスタルの直径分増加させることが出来る。すなわち、捕獲サイト間の距離が大きくなった分だけ、捕獲サイト間で起こる電荷のやり取りの頻度が少なくなる。以上のように、本発明で明らかにされる手法を用いると、電荷捕獲サイト間で起こる電荷のやり取りを少なくし、電荷の横方向拡散を抑制することが出来る。【００３７】
また、原子レベルで離散的に不純物をシリコン酸化膜中に配置するため、不純物として添加する元素の選定も重要な要素となる。本発明者らは、特許文献２および特許文献３に述べられているナノクリスタル型半導体記憶装置では、タングステンを用いていることに注目した。タングステンは、Ｙｏｕｎｇ，  ｅｔ  ａｌ．，ジャーナル・オブ・アプライド・フィジックス、第４８巻、ｐ．３４２５、１９７７年にも述べられている通り、シリコン酸化膜上にタングステンを付着させる際に凝集する性質を有している。シリコン酸化膜上で凝集する性質があるということはナノクリスタルを形成する傾向が強いことを意味している。本発明者らは、本発明によって明らかにされる半導体記憶装置を実現するためには、シリコン酸化膜に添加する元素としてシリコン酸化膜の酸素と結合を作りやすい元素を用いる必要があると考えるにいたった。シリコン酸化膜の酸素と結合を作ることによって、シリコン酸化膜に原子レベルで凝集することなく付着し、本発明の目指すところの離散的な電荷捕獲サイトが形成可能となる。さらに検討を進めることにより、シリコン酸化膜の酸素と結合を作りやすい元素として、例えば、チタンやジルコニウム、ハフニウムといった金属を用いると離散性が向上し、保持特性が良好になる、ということが分かってきた。また、シリコン酸化膜中に金属不純物を原子レベルで離散的に配置するには、金属膜成膜時における膜厚の制御も重要なファクターとなる。金属の凝集を防止するには金属膜成膜時の膜厚は単原子層未満であることが望ましく、あるいは２オングストローム未満であることが望ましい。さらに好ましくは、０．５原子層未満もしくは１オングストローム未満である。【００３８】
以上の説明により、本発明において明らかにされる半導体記憶装置の構造では、シリコン酸化膜中に原子レベルで離散的な電荷捕獲サイトが形成可能となる。特に、シリコン酸化膜の酸素と結合を作りやすい元素を用いることにより、原子レベルでの離散性を達成することが出来る。以上より、電荷捕獲サイト間での電荷のやり取りを抑制し、高温保持状態での２ビット情報の損失を抑制することが可能となる。また、原子レベルでの不純物添加により、酸化膜中に添加する不純物の絶対量も大幅に低減することが出来るため、不純物周辺のシリコン酸化膜の膜質を向上することも容易となる。シリコン酸化膜の膜質向上により、半導体記憶装置の信頼性が向上し、ＥＯＴを低減することが可能となり、当初の目的であった高速読み出しが実現できる。【００３９】
（第１の実施形態）
図４は、本発明にかかる第１の実施形態による半導体記憶装置１０の製造方法を示す断面図である。図４（Ｇ）に示されるように、半導体記憶装置１０は、半導体基板１１と、半導体基板１１中に形成された第１の不純物拡散層１２および第２の不純物拡散層１３と、シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜１４をゲート絶縁膜の一部１５ａとゲート絶縁膜の一部１５ｂの内部に含む半導体基板１１上に形成されたゲート絶縁膜１５と、そのゲート絶縁膜１５を介して前記半導体基板１１上に形成された第１ゲート電極１６を有している。なお、シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜１４以外のゲート絶縁膜１５を構成するゲート絶縁膜の一部１５ａおよび１５ｂは、シリコン酸化膜に限らず、原子レベルで離散的な不純物を含有したシリコン酸化膜１４に蓄積された電荷が離脱しないための電位障壁となり得る絶縁材料であれば用いることが可能である。要は、ゲート絶縁膜１５中にシリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜１４が含まれていることが重要であり、シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜１４をはさむゲート絶縁膜１５の材料は、シリコン酸化膜、高誘電率絶縁膜やそれらの組み合わせなどが可能である。【００４０】
まず、従来の集積回路の製造方法によってよく知られる方法により、半導体基板１１を準備する。半導体基板１１には、シリコンやシリコン・オン・インシュレータなどが適当である。半導体基板１１上にはゲート絶縁膜の一部１５ａがよく知られる方法により形成される〔図４（Ａ）〕。半導体基板１１にシリコンやシリコン・オン・インシュレータを用いた場合、半導体基板１１を熱酸化することにより形成されるシリコン酸化膜はゲート絶縁膜の一部１５ａとして好適である。その他にも、窒素を微量添加したシリコン酸窒化膜や高誘電率絶縁膜などでも用いることが可能である。ただし、高誘電率絶縁膜の場合、バンドギャップがより大きいものが好ましい。具体的には５エレクトロンボルト以上あるものが好ましく、例えばアルミナなどが好適であった。アルミナの場合、原料ガスを用いた化学気相成長法などが好適である。また、上述のシリコン酸化膜や高誘電率絶縁膜の積層構造も可能であった。ゲート絶縁膜の一部１５ａの膜厚は４ナノメートル以上にすればよかった。【００４１】
次には、シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜１４を形成する。ゲート絶縁膜の一部１５ａがシリコン酸化膜の場合は、シリコン酸化膜の上部に直接真空チャンバ内で不純物の堆積を行う。ゲート絶縁膜の一部１５ａがシリコン酸化膜以外の場合は、まず薄いシリコン酸化膜を堆積し、その後に真空チャンバ内で不純物の堆積を行う。薄いシリコン酸化膜は、例えば、モノシランガスやＮ２Ｏガスを用いた気相化学成長法などの成膜法が好適であり、膜厚としては０．２から１．５ナノメートル程度で十分であった。不純物の堆積には、真空蒸着やスパッタなど不純物堆積量を制御できる手法が適していた。堆積した不純物は、シリコン酸化膜中に深さ０．２から１．５ナノメートル程度の範囲に分布した。堆積させる元素にも依存したが、不純物は、シリコン酸化膜上で離散的に存在できるものが好ましく、特に金属での結果が良好であった。金属の中でも、チタン、ジルコニウムおよびハフニウムを用いた場合、良好な離散性を示すことが分かった。不純物の堆積量は、不純物により形成される電荷捕獲サイトの密度が、１ｘ１０１２個／ｃｍ２以上１ｘ１０１４個／ｃｍ２未満であるように調整した。例えば、チタンを用いた場合、堆積量を０．４オングストロームに設定すると電荷捕獲サイトの密度は、７ｘ１０１２個／ｃｍ２程度となった。この不純物堆積工程により、シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜１４が形成された〔図４（Ｂ）〕。【００４２】
原子レベルで離散的な不純物を含有したシリコン酸化膜１４上には、ゲート絶縁膜の一部１５ｂおよびゲート電極材料層１６ａが形成される〔図４（Ｃ）〕。ゲート絶縁膜の一部１５ｂは例えば５ナノメートル以上あれば不揮発性の半導体記憶装置としては十分である。シリコン酸化膜の場合、モノシランガスやＮ２Ｏガスを用いた気相化学成長法などの成膜法が好適であった。その他にも、窒素を微量添加したシリコン酸窒化膜や高誘電率絶縁膜などでも用いることが可能である。ただし、高誘電率絶縁膜の場合、バンドギャップがより大きいものが好ましい。具体的には５エレクトロンボルト以上あるものが好ましく、例えばアルミナなどが好適であった。アルミナの場合、原料ガスを用いた化学気相成長法などが好適である。また、上述のシリコン酸化膜や高誘電率絶縁膜の積層構造も可能であった。ゲート電極材料層１６ａには、モノシランガスによって形成されるポリシリコンやスパッタ法などにより形成される金属もしくは金属シリサイドなどが好適であり、膜厚は５０ナノメートル以上あれば十分であった。【００４３】
シリコン基板１１上に形成されたゲート絶縁膜の一部１５ａ、離散的な不純物を含有したシリコン酸化膜１４、ゲート絶縁膜の一部１５ｂで構成されるゲート絶縁膜１５と、そのゲート絶縁膜１５を介してシリコン基板１１上に形成されたゲート電極材料層１６ａを加工するために、フォトレジスト１７をゲート電極材料層１６ａ上に形成した〔図４（Ｄ）〕。通常のマスクを用いた光学露光によりフォトレジスト１７は感光され、現像処理を行うことによって所望のゲートパターン状のフォトレジスト１７’が形成された〔図４（Ｅ）〕。このゲートパターン状のフォトレジスト１７’を用いて、シリコン基板１１上に形成されたゲート絶縁膜の一部１５ａ、不純物を含有したシリコン酸化膜１４、ゲート絶縁膜の一部１５ｂで構成されるゲート絶縁膜１５と、そのゲート絶縁膜１５を介してシリコン基板１１上に形成されたゲート電極材料層１６ａの加工を行った。加工には、ドライエッチングもしくはウェットエッチングが最適である。これにより、ゲートパターン状に、シリコン基板１１上に形成されたゲート絶縁膜の一部１５ａ、不純物を含有したシリコン酸化膜１４、ゲート絶縁膜の一部１５ｂで構成されるゲート絶縁膜１５が加工され、そのゲート絶縁膜１５を介してシリコン基板１１上に第１ゲート電極１６が形成された〔図４（Ｆ）〕。加工されたゲート絶縁膜の一部１５ａ、不純物を含有したシリコン酸化膜１４、ゲート絶縁膜の一部１５ｂで構成されるゲート絶縁膜１５と、そのゲート絶縁膜１５を介してシリコン基板１１上に形成された第１ゲート電極１６に対して、イオン注入を行うことにより第１の不純物拡散層１２および第２の不純物拡散層１３が半導体基板１１中に形成された〔図４（Ｇ）〕。【００４４】
以上の手法で形成された、本発明にかかる第１の実施形態による半導体記憶装置１０において、ドレイン電圧４Ｖ、ソース電圧０Ｖに設定し、ゲート電圧６ＶでのＣＨＥ書き込みを行ったところ、書き込みパルス幅（プログラム時間）の関数として、半導体記憶装置１０の閾値電圧が図５（Ａ）のように変化した。前述のリバース・リード閾値電圧（黒丸）が初めに変化し、フォワード・リード閾値電圧（白丸）が遅れて増加を始めるのが分かる。これにより、本発明にかかる第１の実施形態による半導体記憶装置１０で、局所書き込みが可能であることが示された。一方、半導体記憶装置１０と同等の形成プロセスを用い、不純物を原子レベルで離散的には形成せず、ナノクリスタルの形で導入した場合の、書き込み特性（閾値電圧変化  対  書き込みパルス幅）を図４（Ｂ）に示す。この場合においても、リバース・リード閾値電圧（黒丸）が初めに変化し、フォワード・リード閾値電圧（白丸）が遅れて増加を始めるのが分かる。よって、ナノクリスタル型の半導体記憶装置においても、局所書き込みが可能である。図５（Ａ）と図５（Ｂ）を比べて分かるように、原子レベルで離散的な不純物を用いても、ナノクリスタルを用いても、書き込み特性には大差ないことが分かる。むしろ、原子レベルで離散的な不純物を用いた場合〔図５（Ａ）〕の方が、付着させた不純物の絶対量が少ないのに関わらず、書込み量（閾値電圧変化量）は増加していることが分かる。【００４５】
さらに、本発明にかかる第１の実施形態による半導体記憶装置１０の、摂氏１５０度での保持力テストでは、図６において黒丸にて示すように、書き込みセルの閾値電圧がほとんど変化しなかった。一方、ナノクリスタルを形成した場合の半導体記憶装置では、同図黒三角にて示すように、書き込みセルの閾値が顕著に低下している。詳細を検討すると、ナノクリスタルでの閾値低下は電荷の横方向拡散を伴っており、原子レベルで離散的な不純物を含有させた場合の摂氏１５０度での保持力向上は電荷の横方向拡散抑制によるものであることが分かった。また、非書き込みセルの閾値電圧はまったく変化しなかったため、シリコン酸化膜中に原子レベルで離散的な不純物を含有させた場合は、１０年経過後も書き込み情報が十分読み出せることが分かった。したがって、本発明にかかる第１の実施形態による、半導体記憶装置１０は、ナノクリスタル型半導体記憶装置に比べて、摂氏１５０度において十分な保持力を有することが示された。【００４６】
さらに、本発明にかかる第１の実施形態による半導体記憶装置１０においては、不純物を添加する量が原子レベルで微量であるため、不純物が存在する周辺の酸化膜の膜質に与える影響が従来のナノクリスタルを用いた場合に比べ非常に少ないことが作用として判明した。このことにより、シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜１４の上部に形成するシリコン酸化膜１５ｂの膜厚を薄くすることが可能となった。ナノクリスタルの場合１０ナノメートルのシリコン酸化膜１５ｂでも不十分であったが、本発明にかかる第１の実施形態による半導体記憶装置１０においては、５ナノメートルまでシリコン酸化膜１５ｂを薄層化可能となり、高いオン電流を実現し、高速読み出しを実現することが可能となった。【００４７】
（第２の実施形態）
図７は、本発明にかかる第２の実施形態による半導体記憶装置２０の製造方法を示す断面図である。図７（Ｇ）に示されるように、半導体記憶装置２０は、半導体基板２１と、半導体基板２１中に形成された第１の不純物拡散層２２および第２の不純物拡散層２３と、シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な第１不純物を含有したシリコン酸化膜２４およびその上部に形成された第１不純物とは異なる第２不純物を含有した第２シリコン酸化膜２８からなる２層構造をゲート絶縁膜の一部２５ａとゲート絶縁膜の一部２５ｂの内部に含む半導体基板２１上に形成されたゲート絶縁膜２５と、そのゲート絶縁膜２５を介して前記半導体基板２１上に形成された第１ゲート電極２６を有している。なお、原子レベルで離散的な第１不純物を含有したシリコン酸化膜２４およびその上部に形成された第１不純物とは異なる第２不純物を含有した第２シリコン酸化膜２８以外のゲート絶縁膜２５を構成するゲート絶縁膜の一部２５ａおよび２５ｂは、シリコン酸化膜に限らず、シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜２４に蓄積された電荷が離脱しないための電位障壁となり得る絶縁材料であれば用いることが可能である。要は、ゲート絶縁膜２５中に離散的な第１不純物を含有したシリコン酸化膜２４およびその上部に形成された第１不純物とは異なる第２不純物を含有した第２シリコン酸化膜２８からなる２層構造が含まれていることが重要であり、第１不純物を含有したシリコン酸化膜２４および第２不純物を含有した第２シリコン酸化膜２８からなる２層構造をはさむゲート絶縁膜の一部２５ａおよび２５ｂの材料は、シリコン酸化膜、高誘電率絶縁膜やそれらの組み合わせなどが可能である。【００４８】
まず、従来の集積回路の製造方法によってよく知られる方法により、半導体基板２１を準備する。半導体基板２１には、シリコンやシリコン・オン・インシュレータなどが適当である。半導体基板２１上にはゲート絶縁膜の一部２５ａがよく知られる方法により形成される〔図７（Ａ）〕。半導体基板２１にシリコンやシリコン・オン・インシュレータを用いた場合、半導体基板２１を熱酸化することにより形成されるシリコン酸化膜はゲート絶縁膜の一部２５ａとして好適である。その他にも、窒素を微量添加したシリコン酸窒化膜や高誘電率絶縁膜などでも用いることが可能である。ただし、高誘電率絶縁膜の場合、バンドギャップがより大きいものが好ましい。具体的には５エレクトロンボルト以上あるものが好ましく、例えばアルミナなどが好適であった。アルミナの場合、原料ガスを用いた化学気相成長法などが好適である。また、上述のシリコン酸化膜や高誘電率絶縁膜の積層構造も可能であった。ゲート絶縁膜の一部２５ａの膜厚は４ナノメートル以上にすればよかった。【００４９】
次には、原子レベルに離散的でシリコン酸化膜の酸素と結合を作りやすい第１不純物を含有したシリコン酸化膜２４を形成する。ゲート絶縁膜の一部２５ａがシリコン酸化膜の場合は、シリコン酸化膜の上部に直接真空チャンバ内で第１不純物の堆積を行う。ゲート絶縁膜の一部２５ａがシリコン酸化膜以外の場合は、まず薄いシリコン酸化膜を堆積し、その後に真空チャンバ内で第１不純物の堆積を行う。薄いシリコン酸化膜は、例えば、モノシランガスやＮ２Ｏガスを用いた気相化学成長法などの成膜法が好適であり、膜厚としては０．２から１．５ナノメートル程度で十分であった。第１不純物の堆積には、真空蒸着やスパッタなど不純物堆積量を制御できる手法が適していた。堆積した第１不純物は、シリコン酸化膜中に深さ０．２から１．５ナノメートル程度の範囲に分布した。堆積させる元素にも依存したが、第１不純物は、シリコン酸化膜上で離散的に存在できるものが好ましく、特に金属での結果が良好であった。金属の中でも、チタン、ジルコニウムおよびハフニウムを用いた場合、良好な離散性を示すことが分かった。第１不純物の堆積量は、第１不純物により形成される電荷捕獲サイトの密度が、１ｘ１０１２個／ｃｍ２以上１ｘ１０１４個／ｃｍ２未満であるように調整した。例えば、チタンを用いた場合、堆積量を０．４オングストロームに設定すると電荷捕獲サイトの密度は、７ｘ１０１２個／ｃｍ２程度となった。この第１不純物堆積工程により、シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な第１不純物を含有したシリコン酸化膜２４が形成された〔図６（Ｂ）〕。第１不純物を含有したシリコン酸化膜２４上には、第１不純物とは異なる第２不純物を含有した第２シリコン酸化膜２８を堆積する。第２不純物としては、例えば窒素用いると良好な特性を示し、窒素の濃度は例えば０．１から１０％程度でよかった。第２不純物を含有した第２シリコン酸化膜２８の厚みは０．５から２ナノメートル程度でよかった。なお、第２シリコン酸化膜２８の堆積には、まずシリコン酸化膜を成膜してから第２不純物を導入する方法と、第２不純物を含有したシリコン酸化膜を直接成膜する方法があった。前者では、モノシランガスやＮ２Ｏガスを用いた気相化学成長法、ＴＥＯＳなどのガスを用いる気相化学成長法、シリコン酸化膜をターゲットとしたスパッタ法、などが考えられる。第２不純物が窒素の場合、窒素の導入には、アンモニアガス雰囲気中で熱処理を行う方法、窒素プラズマ中に曝す方法、などが良好であった。第２不純物が他の元素の場合は、スパッタ法などが好適であった。【００５０】
離散的な第１不純物を含有したシリコン酸化膜２４およびその上部に形成された第２不純物を含有した第２シリコン酸化膜２８からなる２層構造の上部には、ゲート絶縁膜の一部２５ｂおよびゲート電極材料層２６ａが形成される〔図７（Ｃ）〕。ゲート絶縁膜の一部２５ｂは例えば５ナノメートル以上あれば不揮発性の半導体記憶装置としては十分である。シリコン酸化膜の場合、モノシランガスやＮ２Ｏガスを用いた気相化学成長法などの成膜法が好適であった。その他にも、窒素を微量添加したシリコン酸窒化膜や高誘電率絶縁膜などでも用いることが可能である。ただし、高誘電率絶縁膜の場合、バンドギャップがより大きいものが好ましい。具体的には５エレクトロンボルト以上あるものが好ましく、例えばアルミナなどが好適であった。アルミナの場合、原料ガスを用いた化学気相成長法などが好適である。また、上述のシリコン酸化膜や高誘電率絶縁膜の積層構造も可能であった。ゲート電極材料層２６ａには、モノシランガスによって形成されるポリシリコンやスパッタ法などにより形成される金属もしくは金属シリサイドなどが好適であり、膜厚は５０ナノメートル以上あれば十分であった。【００５１】
シリコン基板２１上に形成されたゲート絶縁膜の一部２５ａ、第１不純物を含有したシリコン酸化膜２４、第２不純物を含有した第２シリコン酸化膜２８、ゲート絶縁膜の一部２５ｂで構成されるゲート絶縁膜２５と、そのゲート絶縁膜２５を介してシリコン基板２１上に形成されたゲート電極材料層２６ａを加工するために、フォトレジスト２７をゲート電極材料層２６ａ上に形成した〔図７（Ｄ）〕。通常のマスクを用いた光学露光によりフォトレジスト２７は感光され、現像処理を行うことによって所望のゲートパターン状のフォトレジスト２７’が形成された〔図６（Ｅ）〕。このゲートパターン状のフォトレジスト２７’を用いて、シリコン基板２１上に形成されたゲート絶縁膜の一部２５ａ、第１不純物を含有したシリコン酸化膜２４、第２不純物を含有した第２シリコン酸化膜２８、ゲート絶縁膜の一部２５ｂで構成されるゲート絶縁膜２５と、そのゲート絶縁膜２５を介してシリコン基板２１上に形成されたゲート電極材料層２６ａの加工を行った。加工には、ドライエッチングもしくはウェットエッチングが最適である。これにより、ゲートパターン状に、シリコン基板２１上に形成されたゲート絶縁膜の一部２５ａ、第１不純物を含有したシリコン酸化膜２４、第２不純物を含有した第２シリコン酸化膜２８、ゲート絶縁膜の一部２５ｂで構成されるゲート絶縁膜２５が加工され、そのゲート絶縁膜２５を介してシリコン基板２１上に第１ゲート電極２６が形成された〔図６（Ｆ）〕。加工されたゲート絶縁膜２５と、そのゲート絶縁膜２５を介してシリコン基板２１上に形成された第１ゲート電極２６に対して、イオン注入を行うことにより第１の不純物拡散層２２および第２の不純物拡散層２３が半導体基板２１中に形成された〔図７（Ｇ）〕。【００５２】
以上の手法で形成された、本発明にかかる第２の実施形態による半導体記憶装置２０において、ドレイン電圧４Ｖ、ソース電圧０Ｖに設定し、ゲート電圧６ＶでのＣＨＥ書き込みを行ったところ、局所書き込みが可能であることが分かった。【００５３】
さらに、本発明にかかる第２の実施形態による半導体記憶装置２０の、摂氏１５０度での保持力テストでは、書き込みセルの閾値電圧がほとんど変化しなかった。一方で、ナノクリスタルを形成した場合の半導体記憶装置では、書き込みセルの閾値が顕著に低下していた。よって、シリコン酸化膜中に原子レベルで離散的な不純物を含有させた場合、１０年経過後も書き込み情報が十分読み出せることが分かった。したがって、本発明にかかる第２の実施形態による、半導体記憶装置２０は、摂氏１５０度において十分な保持力を有することが示された。【００５４】
さらに、本発明にかかる第２の実施形態による半導体記憶装置２０においては、第１不純物を添加する量が原子レベルで微量であるため、第１不純物が存在する周辺の酸化膜の膜質に与える影響が従来のナノクリスタルを用いた場合に比べ非常に少ないことが作用として判明した。また、第２不純物を含有した第２シリコン酸化膜２８を形成することにより、第１不純物が周辺の酸化膜質に与える影響はさらに軽減されることも分かった。このことにより、シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な第１不純物を含有したシリコン酸化膜２４およびその上部に形成された第１不純物とは異なる第２不純物を含有した第２シリコン酸化膜２８からなる２層構造の上部に形成するゲート絶縁膜の一部（シリコン酸化膜）２５ｂの膜厚を薄くすることが可能となった。ナノクリスタルの場合１０ナノメートルのシリコン酸化膜（２５ｂ）でも不十分であったが、本発明にかかる第２の実施形態による半導体記憶装置２０においては、４ナノメートルまでシリコン酸化膜２５ｂを薄層化可能となり、高いオン電流を実現し、高速読み出しを実現することが出来た。【００５５】
（第３の実施形態）
図８は、本発明にかかる第３の実施形態による半導体記憶装置３０を示す構造断面図である。なお、本実施形態においては、シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜３４はゲート絶縁膜の全体がシリコン酸化膜で形成されたものについてのみ説明するが、その他のゲート絶縁膜構造によるものであってもよい。このことは、以下の実施形態についても同様である。図８に示されるように、半導体記憶装置３０は、半導体基板３１と、半導体基板３１中に形成された第１の不純物拡散層３２および第２の不純物拡散層３３と、半導体基板３１上に形成されたゲート絶縁膜と、そのゲート絶縁膜を介して前記半導体基板３１上に形成された第１ゲート電極３６を有している。本実施形態においては、第１ゲート電極３６は、シリコン酸化膜により形成されたゲート絶縁膜の一部３５ａと、ゲート絶縁膜の一部３５ａ上に形成されたシリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜３４と、不純物を含有したシリコン酸化膜３４上に形成されたシリコン酸化膜により形成されたゲート絶縁膜の一部３５ｂとを有するゲート絶縁膜と、原子レベルで離散的な不純物を含有したシリコン酸化膜３４を有しない第２ゲート絶縁膜３９とに跨って形成されており、離散的な不純物を含有したシリコン酸化膜３４を有するシリコン酸化膜はソース・ドレイン領域の一方寄りに、第２ゲート絶縁膜３９は他方寄りに形成されている。【００５６】
（第４の実施形態）
図９は、本発明にかかる第４の実施形態による半導体記憶装置３０を示す構造断面図である。図９において、第３の実施形態を示す図８の部分と同等の部分には同一の参照記号を付し重複する説明は省略する。本実施形態においては、第１ゲート電極３６は、シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜３４を有するゲート絶縁膜と、離散的な不純物を含有したシリコン酸化膜を有しない第２ゲート絶縁膜３９とに跨って形成されており、不純物を含有したシリコン酸化膜３４を有するゲート絶縁膜は第１の不純物拡散層３２および第２の不純物拡散層３３寄りに、第２ゲート絶縁膜３９はチャネル領域上の中央部に形成されている。【００５７】
（第５の実施形態）
図１０は、本発明にかかる第５の実施形態による半導体記憶装置３０を示す構造断面図である。図１０において、第３の実施形態を示す図８の部分と同等の部分には同一の参照記号を付し重複する説明は省略する。本実施形態においては、半導体基板３１上に第１ゲート電極３６と第２ゲート電極３６’とを有し、第１ゲート電極３６は、シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜３４を有するゲート絶縁膜上に形成され、第２ゲート電極３６’は、離散的な不純物を含有したシリコン酸化膜を有しない第２ゲート絶縁膜３９上に形成されている。そして、第２ゲート電極３６’は、その一部が第１ゲート電極３６上に載り上げるように形成されている。第１ゲート電極３６−第２ゲート電極３６’間は、絶縁膜４１によって絶縁されており、また、第１ゲート電極３６の側面にはサイドウォール絶縁膜４０が形成されている。【００５８】
（第６の実施形態）
図１０は、本発明にかかる第６の実施形態による半導体記憶装置３０を示す構造断面図である。図１０において、第３の実施形態を示す図７の部分と同等の部分には同一の参照記号を付し重複する説明は省略する。本実施形態においては、第２ゲート電極３６’は、原子レベルで離散的な不純物を含有したシリコン酸化膜を有しない第２ゲート絶縁膜３９上に形成されており、その両側に、第１ゲート電極３６がシリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜３４を有するゲート絶縁膜上に側壁膜状に形成されている。第１ゲート電極３６と第２ゲート電極３６’との間のサイドウォール絶縁膜４０には離散的な不純物を含有したシリコン酸化膜３４が含まれていてもよい。なお、さらに好ましい形態としては、サイドウォール絶縁膜４０中の含有される不純物を抑えるもしくは無いようにする形態がある。このためには、例えば、指向性のあるスパッタを用いることにより、シリコン酸化膜の底面にのみ不純物が含まれるようにすればよい。【００５９】
以上の、本発明にかかる第３から第６までの各実施形態の半導体記憶装置においても、シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物は、特に金属での結果が良好であった。金属の中でも、チタン、ジルコニウムおよびハフニウムを用いた場合、良好な離散性を示すことが分かった。不純物の堆積量は、不純物により形成される電荷捕獲サイトの密度が、１ｘ１０１２個／ｃｍ２以上１ｘ１０１４個／ｃｍ２未満であるように調整するのがよかった。さらに、シリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜３４上には、上記不純物とは異なる例えば窒素などの第２不純物を含有した第２シリコン酸化膜を堆積することも可能であった。【００６０】
以上の、本発明にかかる第３から第６までの各実施形態の半導体記憶装置においても、従来のナノクリスタルを用いたＭＯＮＯＳ型半導体記憶装置と比べて電荷の横方向拡散が十分に抑制され、高温保持力に優れた半導体記憶装置を実現できた。【００６１】
さらに、本発明にかかる第１から６までの各実施形態の半導体記憶装置は、マトリクス上に配置されてメモリアレイを構成する。このメモリアレイはロジック回路またはロジックおよび他のメモリ（ＤＲＡＭやＳＲＡＭなど）と混載されていてもよく、また不揮発性メモリ専用ＩＣに用いることもできる。なお、高温動作する不揮発性半導体記憶装置として用いるためには、電荷蓄積層であるシリコン酸化膜の酸素と結合を作りやすく原子レベルで離散的な不純物を含有したシリコン酸化膜の両側に存在するゲート絶縁膜もしくはシリコン酸化膜の厚みが４ナノメートル以上であることが好ましい。一方で、８５度程度の温度で動作する不揮発性半導体記憶装置、もしくは不揮発性ではないが書き込み・消去が高速で行うことができ、その保持力が従来のＤＲＡＭよりも長い新しい形の半導体記憶装置、として用いるためには、ゲート絶縁膜もしくはシリコン酸化膜の厚みは４ナノメートル未満でもよかった。【００６２】
本発明は、ゲート絶縁膜中のトラップ準位に電荷を捕獲することにより、情報を保持することが可能な半導体記憶装置とこれを混載した半導体装置に関するものであれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。【００６３】
幾つかの好適な実施の形態及び実施例に関連付けして本発明を説明したが、これら実施の形態及び実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことが理解できる。本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲及び精神に該当するものであることは明白である。
【図１】
2008069325.tif 000003
【図２】
2008069325.tif 000004
【図３】
2008069325.tif 000005
【図４】
2008069325.tif 000006
【図５】
2008069325.tif 000007
【図６】
2008069325.tif 000008
【図７】
2008069325.tif 000009
【図８】
2008069325.tif 000010
【図９】
2008069325.tif 000011
【図１０】
2008069325.tif 000012
【図１１】
2008069325.tif 000013
【国際調査報告】
2008069325.tif 000014
2008069325.tif 000015
2008069325.tif 000016
2008069325.tif 000017