【手続補正書】
【提出日】平成16年12月16日(2004.12.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置、その製造方法、及びＬＥＤヘッド
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の基板とその表面に貼り付けられた個別の半導体薄膜とを有する半導体装置を製造する方法であって、
第２の基板上に剥離層を形成する工程と、
前記剥離層上に、半導体素子の全部又は一部の構造を含む半導体薄膜を形成する工程と、
前記半導体薄膜上の所定領域に誘電体膜を形成する工程と、
前記半導体薄膜上の前記誘電体膜を覆う領域に保護層を形成する工程と、
前記半導体薄膜の前記保護層で覆われていない領域をエッチングして前記剥離層に届くエッチング溝を形成することによって、前記半導体薄膜を分離する工程と、
前記剥離層をエッチングして前記半導体薄膜を剥離可能な個別の半導体薄膜にする工程と、
前記誘電体膜を備えた前記個別の半導体薄膜を保持し、前記第１の基板の表面に貼り付ける工程と、
前記個別の半導体薄膜を貼り付ける工程の前又は後に、前記保護層を除去する工程と
を有し、
前記保護層が、前記エッチング溝の形成工程及び前記剥離層のエッチング工程において使用されるエッチング剤に対して耐エッチング性を持つ材料で構成される
ことを特徴とする半導体装置の製造方法。
【請求項２】
第１の基板とその表面に貼り付けられた個別の半導体薄膜と
を有する半導体装置を製造する方法であって、
第２の基板上に剥離層を形成する工程と、
前記剥離層上に、半導体素子の全部又は一部の構造を含む半導体薄膜を形成する工程と、
前記半導体薄膜上の所定領域に誘電体膜を形成する工程と、
前記半導体薄膜上の前記誘電体膜を覆う領域にパッシベーション膜を形成する工程と、
前記パッシベーション膜上に保護層を形成する工程と、
前記半導体薄膜の前記保護層及び前記パッシベーション膜で覆われていない領域をエッチングして前記剥離層に届くエッチング溝を形成することによって、前記半導体薄膜を分離する工程と、
前記剥離層をエッチングして前記半導体薄膜を剥離可能な個別の半導体薄膜にする工程と、
前記誘電体膜及び前記パッシベーション膜を備えた前記個別の半導体薄膜を保持し、前記第１の基板の表面に貼り付ける工程と、
前記個別の半導体薄膜を貼り付ける工程の前又は後に、前記保護層を除去する工程と
を有し、
前記保護層及び前記パッシベーション膜のそれぞれが、前記エッチング溝の形成工程及び前記剥離層のエッチング工程において使用されるエッチング剤に対して耐エッチング性を持つ材料で構成される
ことを特徴とする半導体装置の製造方法。
【請求項３】
第１の基板とその表面に貼り付けられた個別の半導体薄膜とを有する半導体装置を製造する方法であって、
第２の基板上に剥離層を形成する工程と、
前記剥離層上に、半導体素子の全部又は一部の構造を含む半導体薄膜を形成する工程と、
前記半導体薄膜上の所定領域にパッシベーション膜を形成する工程と、
前記パッシベーション膜上に保護層を形成する工程と、
前記半導体薄膜の前記保護層で覆われていない領域をエッチングして前記剥離層に届くエッチング溝を形成を形成することによって、前記半導体薄膜を分離する工程と、
前記剥離層をエッチングして前記半導体薄膜を剥離可能な個別の半導体薄膜にする工程と、
前記パッシベーション膜を備えた前記個別の半導体薄膜を保持し、前記第１の基板の表面に貼り付ける工程と、
前記個別の半導体薄膜を貼り付ける工程の前又は後に、前記保護層を除去する工程と
を有し、
前記パッシベーション膜が、前記エッチング溝の形成工程及び前記剥離層のエッチング工程において使用されるエッチング剤に対して耐エッチング性を持つ材料で構成される
ことを特徴とする半導体装置の製造方法。
【請求項４】
前記第１の基板が、アモルファスシリコン、単結晶シリコン、ポリシリコン、化合物半導体、有機半導体、及び絶縁体材料の内のいずれかの材料を含むことを特徴とする請求項１から３までのいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第１の基板が、集積回路を有するシリコン基板であることを特徴とする請求項１から３までのいずれかに記載の半導体装置の製造方法。
【請求項６】
前記第２の基板が、その最上層に、前記剥離層のエッチング工程において使用されるエッチング剤に対して耐エッチング性を持つ材料で構成されるエッチングストップ層を有することを特徴とする請求項１から５までのいずれかに記載の半導体装置の製造方法。
【請求項７】
前記半導体薄膜が、化合物半導体エピタキシャル層から構成されることを特徴とする請求項１から６までのいずれかに記載の半導体装置の製造方法。
【請求項８】
前記半導体素子が、発光素子、受光素子、ホール素子、及びピエゾ素子の内のいずれかの素子であることを特徴とする請求項１から７までのいずれかに記載の半導体装置の製造方法。
【請求項９】
前記誘電体膜が、酸化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウムの内のいずれかの材料から構成されることを特徴とする請求項１から８までのいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記パッシベーション膜が、ポリイミド及び窒化アルミニウムの内のいずれかの材料から構成されることを特徴とする請求項２から９までのいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記保護層が、有機材料から構成されることを特徴とする請求項１から１０までのいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記第１の基板の前記個別の半導体薄膜が貼り付けられる領域に導電性材料層を形成する工程を有し、
前記個別の半導体薄膜が、前記導電性材料層上に貼り付けられる
ことを特徴とする請求項１から１１までのいずれかに記載の半導体装置の製造方法。
【請求項１３】
前記エッチング溝の形成工程において、エッチング剤としてフッ酸が用いられ、
前記剥離層のエッチング工程において、エッチング剤として燐酸又はクエン酸、及び過酸化水素水を含むエッチング液が用いられる
ことを特徴とする請求項１から１２までのいずれかに記載の半導体装置の製造方法。
【請求項１４】
前記第１の基板に貼り付けられた前記個別の半導体薄膜の前記半導体素子に電気的に接続され、前記誘電体層又は前記パッシベーション層上に延びる個別配線層をフォトリソグラフィ技術を用いて形成する工程を有することを特徴とする請求項１から１３までのいずれかに記載の半導体装置の製造方法。
【請求項１５】
前記個別配線層が、Ａｕ層、Ｔｉ／Ｐｔ／Ａｕ積層層、Ａｕ／Ｚｎ積層層、Ａｕ／Ｇｅ積層層、Ｎｉ／Ａｕ積層層、ＡｕＧｅＮｉ／Ａｕ積層層、Ｐｄ層、Ｐｄ／Ａｕ積層層、Ｍｇ／Ａｕ積層層、Ａｌ層、Ａｌ／Ｎｉ積層層、ポリシリコン層、ＩＴＯ層、及びＺｎＯ層の内のひとつ又は２つ以上を組み合わせた材料から構成されることを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記半導体薄膜に前記エッチング溝を形成する工程が、前記保護層を前記エッチング溝を形成するためのエッチングマスクと使用し、前記保護層の端部と前記エッチング溝形成後の前記半導体薄膜の端部とをほぼ一致させる工程であることを特徴とする請求項１から１５までのいずれかに記載の半導体装置の製造方法。
【請求項１７】
基板と、
半導体素子を含み、前記基板の表面に貼り付けられた個別の半導体薄膜と、
前記個別の半導体薄膜上の所定領域に備えられた誘電体膜と
を有する半導体装置であって、
前記誘電体膜の端部が前記個別の半導体薄膜の端部より内側にあることを特徴とする半導体装置。
【請求項１８】
基板と、
半導体素子を含み、前記基板の表面に貼り付けられた個別の半導体薄膜と、
前記個別の半導体薄膜上の所定領域に備えられた誘電体膜と、
前記誘電体膜を覆うパッシベーション膜と
を有する半導体装置であって、
前記誘電体膜の端部が前記個別の半導体薄膜の端部より内側にあり、
前記パッシベーション膜の端部が前記個別の半導体薄膜の端部とほぼ一致する
ことを特徴とする半導体装置。
【請求項１９】
基板と、
半導体素子を含み、前記基板の表面に貼り付けられた個別の半導体薄膜と、
前記個別の半導体薄膜上の所定領域に備えられたパッシベーション膜と
を有する半導体装置であって、
前記パッシベーション膜の端部が前記個別の半導体薄膜の端部とほぼ一致することを特徴とする半導体装置。
【請求項２０】
前記半導体素子は、ＬＥＤ素子であることを特徴とする請求項１７から１９までのいずれかに記載の半導体装置。
【請求項２１】
請求項２０の半導体装置を搭載したＬＥＤユニットと、
該ＬＥＤユニットに対向する様配置され、前記ＬＥＤ素子から放出される光を集束させる光学素子と、
該ＬＥＤユニット及び該光学素子を保持するホルダと
を有することを特徴とすることを特徴とするＬＥＤヘッド。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
そこで、本発明は上記したような従来技術の課題を解決するためになされたものであり、その目的とするところは、小型化及び材料コストの低減を図ることができる半導体装置及びＬＥＤヘッド、並びに、小型化及び材料コストの低減を図ることができる且つエッチング処理に起因する歩留まりの低下の少ない半導体装置の製造方法を提供することにある。