【手続補正書】
【提出日】平成17年5月31日(2005.5.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プログラマブル論理デバイスであって、
複数の信号パスであって、該複数の信号パスの各々が複数の論理領域ロウに亘り、該複数の信号パスの各々が複数のラインを含む、複数の信号パスと、
該複数の信号パスの第１のラインを該複数の信号パスの第２のラインに結合するノーマルモードステッチ回路と、
該複数の信号パスの該第１のラインのテールを該複数の信号パスの該第２のラインに結合する冗長モードステッチ回路と
を含むプログラマブル論理デバイス。
【請求項２】
少なくとも１つのノーマルモード接続を含む第１の組の接続であって、該第１の組の接続が該複数の信号パスの該第１のラインを結合して論理領域ロウを駆動する、第１の組の接続と、
少なくとも１つの冗長モード専用接続を含む第２の組の接続であって、該第２の組の接続が該複数の信号パスの該第１のラインの前記テールを結合して他の論理領域ロウを駆動し、該第２の組の接続が該第１の組の接続について冗長である、第２の組の接続と
をさらに含む、請求項１に記載のプログラマブル論理デバイス。
【請求項３】
それぞれの論理領域ロウを結合して前記複数の信号パスを駆動する少なくとも１つのノーマルモード接続を含む第１の組の接続と、
少なくとも１つの冗長モード接続を含む第２の組の接続であって、該第２の組の接続が他の論理領域ロウを結合して該複数の信号パスを駆動し、該第２の組の接続が該第１の組の接続について冗長である、第２の組の接続と
をさらに含む、請求項１に記載のプログラマブル論理デバイス。
【請求項４】
前記第２の組の接続内の全ての接続が冗長モード専用接続である、請求項３に記載のプログラマブル論理デバイス。
【請求項５】
前記ノーマルモードステッチ回路は、前記複数の信号パスのステッチマルチプレクサおよびステッチドライバを含み、前記冗長モードステッチ回路は、該複数の信号パスの冗長モードステッチマルチプレクサおよび冗長モードステッチドライバを含む、請求項１に記載のプログラマブル論理デバイス。
【請求項６】
前記複数の信号パスは、第１の信号パスであり、
該第１の信号パスの前記冗長モードステッチマルチプレクサは、また、第２の信号パスのステッチマルチプレクサでもある、
請求項５に記載のプログラマブル論理デバイス。
【請求項７】
前記プログラマブル論理デバイスの冗長モードが、ロウシフト方向を有し、
前記複数の信号パスのうちのいくつかが、該ロウシフト方向に対して下流にあり、
該複数の信号パスのうちの他のいくつかが、該ロウシフト方向と逆の上流にある、
請求項１に記載のプログラマブル論理デバイス。
【請求項８】
前記ノーマルモードステッチ回路が、前記複数の信号パスのステッチマルチプレクサおよびステッチドライバを含み、前記冗長モードステッチ回路が、該複数の信号パスの冗長モードステッチマルチプレクサおよび冗長モードステッチドライバを含み、
第１のロウにおいて、上流信号パスのステッチドライバおよび下流信号パスの冗長ステッチドライバが、第１のマルチプレクサの出力に結合され、該第１のマルチプレクサが、該上流信号パスのステッチマルチプレクサおよび該下流信号パスの冗長ステッチマルチプレクサであり、
第２のロウにおいて、該下流信号パスのステッチドライバおよび該上流信号パスの冗長ステッチドライバが、第２のマルチプレクサの出力に結合され、該第２のマルチプレクサが、該下流信号パスのステッチマルチプレクサおよび該上流信号パスの冗長ステッチマルチプレクサである、
請求項７に記載のプログラマブル論理デバイス。
【請求項９】
前記第１のロウが前記第２のロウに隣接する、請求項８に記載のプログラマブル論理デバイス。
【請求項１０】
ノーマルモードステッチ回路が、前記複数の信号パスのステッチマルチプレクサおよびステッチドライバを含み、前記冗長モードステッチ回路が、該複数の信号パスの冗長モードステッチマルチプレクサおよび冗長モードステッチドライバを含む、請求項３に記載のプログラマブル論理デバイス。
【請求項１１】
前記複数の信号パスが第１の信号パスであり、
該第１の信号パスの前記冗長ステッチマルチプレクサは、第２の信号パスのステッチマルチプレクサでもある、
請求項１０に記載のプログラマブル論理デバイス。
【請求項１２】
前記第２の組の接続の前記冗長モード接続のうちの少なくともいくつかが、前記第１の信号パスの前記冗長ステッチマルチプレクサを介して前記第２の信号パスを駆動するように結合されたノーマルモード接続でもある、請求項１１に記載のプログラマブル論理デバイス。
【請求項１３】
プログラマブル論理デバイス内にルーティングおよびロウ冗長性を提供する方法であって、
複数の論理領域のロウに亘る信号パスを提供するステップであって、該複数の信号パスが少なくとも１つの修復可能領域内で複数のラインに分かれる、ステップと、
該複数のラインのうちの第１のラインを、該複数のラインのうちの第２のラインに結合して、該信号パスのノーマルモードルーティングを提供するステップと、
該複数のラインのうちの該第１のラインのテールを、該複数のラインのうちの第２のラインに結合して、該信号パスの冗長モードルーティングを提供する工程
を含む方法。
【請求項１４】
前記修復可能領域内の前記ロウの少なくとも所定のロウの、第１のロウからロウへの接続を提供するステップをさらに含み、
該第１の接続が信号パスを結合して、該ロウの少なくとも所定のロウ内の論理リソースを駆動し、
該ロウのうちの少なくとも所定のロウの、該第１のロウからロウへの接続のパターンは、１つのロウ内の該第１の接続のうちの少なくともいくつかが、別のロウ内の該第１の接続のうちの少なくともいくつかについて冗長となるように、オーバーラップを有する、
請求項１３に記載の方法。
【請求項１５】
前記修復可能領域内の前記ロウの少なくとも所定のロウの、第１のロウからロウへの接続を提供するステップをさらに含み、
該第１の接続が該ロウの少なくとも所定のロウ内の論理リソースを結合して、信号パスを駆動し、
該ロウのうちの少なくとも所定のロウの、該第１のロウからロウへの接続のパターンは、１つのロウ内の該第１の接続のうちの少なくともいくつかが、別のロウ内の該第１の接続のうちの少なくともいくつかについて冗長となるように、オーバーラップを有する、
請求項１３に記載の方法。
【請求項１６】
プログラマブル論理デバイスであって、
修復可能領域内で分かれた垂直ラインを含む相互接続手段と、
論理領域と、
該相互接続手段を該論理領域に結合する手段と、
ノーマルモードにおいて、該相互接続手段の垂直ライン間の切り換えを行う第１の手段と、
冗長モードにおいて、該相互接続手段の垂直ライン間の切り換えを行う第２の手段と
を含むプログラマブル論理デバイス。
【請求項１７】
前記相互接続手段を前記論理領域に結合する手段が、該相互接続手段から論理領域を駆動する第１の結合手段と、該論理領域から相互接続手段を駆動する第２の結合手段とを含み、ロウからロウへの結合を行う該第１および第２の手段のパターンは、１つのロウ内の少なくともいくつかの接続が、別のロウ内の少なくともいくつかの接続について冗長性を提供するようになっている、請求項１６に記載のプログラマブル論理デバイス。
【請求項１８】
プログラマブル論理デバイスであって、
複数のラインであって、該複数のラインの各々が複数の論理領域ロウに亘る、複数のラインと、
少なくとも１つのノーマルモード接続を含む第１の組の接続であって、該第１の組の接続が該複数のラインを結合して論理領域ロウを駆動する、第１の組の接続と、
少なくとも１つの冗長モード専用接続を含む第２の組の接続であって、該第２の組の接続が信号パスの第１のラインのテールを結合して他の論理領域ロウを駆動し、該第２の組の接続が該第１の組の接続について冗長である、第２の組の接続と、
該第１のライン上の第１の位置から該複数のラインのうちの第２のラインへと該複数のラインのうちの第１のラインを結合してノーマルモード信号パスを提供する、ノーマルモードステッチ回路と、
該第１のライン上の第２の位置から該第２のラインへと該第１のラインを結合して、ノーマルモード信号パスについて冗長である信号パスを提供する、冗長モードステッチ回路と
を含む、プログラマブル論理デバイス。
【請求項１９】
前記複数のラインが第３のラインをさらに含み、前記プログラマブル論理デバイスが、
前記第１のライン上の第３の位置から第３のラインへと該第１のラインを結合して、さらなるノーマルモード信号パスを提供する、さらなるノーマルモードステッチ回路と、
該第１のライン上の第４の位置から該第３のラインへと該第１のラインを結合して、さらなるノーマルモード信号パスについて冗長なさらなる信号パスを提供する、さらなる冗長モードステッチ回路と
をさらに含む、請求項１８に記載のプログラマブル論理デバイス。
【請求項２０】
前記第１のライン上の前記第１および第３の位置が同じであり、該第１のライン上の前記第２および第４の位置が同じである、請求項１９に記載のプログラマブル論理デバイス。
【請求項２１】
プログラマブル論理デバイスであって、
修復可能領域内で分かれた垂直ラインを含む相互接続手段と、
該垂直ラインを互いに接続するためのステッチ手段と、
論理領域と、
該相互接続手段を該論理領域に結合する手段と
を含み、
該相互接続手段を該論理領域に結合する手段が、該相互接続手段から論理領域に信号を運ぶ第１の結合手段と、該論理領域から該相互接続手段信号を運ぶ第２の結合手段とを含み、ロウからロウへと部分的に重なっている該第１の結合手段のパターンは、１つのロウ内の少なくともいくつかの接続が、別のロウ内の少なくともいくつかの接続について冗長性を提供するようになっている、プログラマブル論理デバイス。
【請求項２２】
プログラマブル論理デバイスであって、
複数の信号パスのうちの第１の信号パスであって、該複数の信号パスの各々が複数の論理領域ロウに亘り、複数のラインを含み、該第１の信号パスが、第１のラインおよび第２のラインを含む複数のラインを含む、第１の信号パスと、
該第１のラインを該第２のラインに結合する第１のステッチ回路と、
該第１のラインのテールを該第２のラインに結合する第１の冗長ステッチ回路と、
該第１のラインを第１の論理領域ロウのルーティングリソースに結合する第１の組の接続と、
該第１のラインの該テールを第２の論理領域ロウのルーティングリソースに結合する第２の組の接続と、
複数の論理領域ロウに亘る第２の信号パスであって、該第２の信号パスが、第３のラインおよび第４のラインを含む複数のラインを含む、第２の信号パスと、
該第３のラインを該第４のラインに結合する第２のステッチ回路であって、該第２のステッチ回路の少なくとも一部分が、該第１の冗長ステッチ回路の少なくとも一部分を含む、第２のステッチ回路と、
該第３のラインの該テールを該第４のラインに結合する第２の冗長ステッチ回路と、
該第３のラインを該第２の論理領域ロウのルーティングリソースに結合する第３の組の接続と、
該第３のラインのテールを該第３の論理領域ロウのルーティングリソースに結合する第４の組の接続と
を含み、
該第２の組の接続のパターンおよび該第１の組の接続のパターンは、該第２の組の接続が、該第１の組の該接続のうちの少なくともいくつかについて冗長になるようにオーバーラップを有し、
該第４の組の接続のパターンおよび該第３の組の接続のパターンは、該第４の組の接続が、該第３の組の該接続のうちの少なくともいくつかについて冗長になるようにオーバーラップを有する、
プログラマブル論理デバイス。
【請求項２３】
複数の論理領域ロウに亘る第３の信号パスであって、該第３の信号パスが、第５のラインおよび第６のラインを含む複数のラインを含む、第３の信号パスと、
該第５のラインを該第６のラインに結合する第３のステッチ回路であって、該第３のステッチ回路の少なくとも一部分が前記第２の冗長ステッチ回路の少なくとも一部分を含む、第３のステッチ回路と
をさらに含む、請求項２２に記載のプログラマブル論理デバイス。
【請求項２４】
前記第１のステッチ回路が、第１のドライバに結合された第１のマルチプレクサを含み、該第１のマルチプレクサの入力が前記第１のラインに結合され、該第１のドライバの出力が前記第２のラインに結合され、
前記第１の冗長ステッチ回路が、第１の冗長ドライバに結合された第１の冗長マルチプレクサを含み、該第１の冗長マルチプレクサの入力が該第１のラインの前記テールに結合され、該第１の冗長ドライバの出力が該第２のラインに結合され、
前記第２のステッチ回路が、第２のドライバに結合された第２のマルチプレクサを含み、該第２のマルチプレクサの入力が前記第３のラインに結合され、該第２のドライバの出力が前記第４のラインに結合され、該第２のマルチプレクサが該第１の冗長マルチプレクサであり、
前記第２の冗長ステッチ回路が、第２の冗長ドライバに結合された第２の冗長マルチプレクサを含み、該第２の冗長マルチプレクサの入力が該第３のラインの前記テールに結合され、該第２の冗長ドライバの出力が該第４のラインに結合され、
前記第３のステッチ回路が、第３のドライバに結合された第３のマルチプレクサを含み、該第３のマルチプレクサの入力が前記第５のラインに結合され、該第３のドライバの出力が前記第６のラインに結合され、該第３のマルチプレクサが該第２の冗長マルチプレクサである、
請求項２３に記載のプログラマブル論理デバイス。
【請求項２５】
前記第１の論理領域ロウのルーティングリソースを前記第１のステッチ回路に結合する第５の組の接続と、
前記第２の論理領域ロウのルーティングリソースを前記第１の冗長ステッチ回路に結合する第６の組の接続と、
該第２の論理領域ロウのルーティングリソースを前記第２のステッチ回路に結合する第７の組の接続と、
前記第３の論理領域ロウのルーティングリソースを前記第２の冗長ステッチ回路に結合する第８の組の接続と、
該第６の組の該接続の少なくともいくつかが該第５の組の該接続のうちの少なくともいくつかについて冗長であるようなオーバーラップを有する、該第６の組の接続のパターンおよび該第５の組の接続のパターンと、
該第８の組の該接続の少なくともいくつかが該第７の組の該接続のうちの少なくともいくつかについて冗長であるようなオーバーラップを有する、該第８の組の接続のパターンおよび該第７の組の接続のパターンと
をさらに含む、請求項２３に記載のプログラマブル論理デバイス。
【請求項２６】
前記第１の組の接続によって結合された前記ルーティングリソースおよび前記第２の組の接続によって結合された前記ルーティングリソースが結合されて、前記第１の信号パスからの信号によって駆動され、
前記第３の組の接続によって結合された前記ルーティングリソースおよび前記第４の組の接続によって結合された前記ルーティングリソースが結合されて、前記第２の信号パスからの信号によって駆動され、
前記第５の組の接続によって結合された前記ルーティングリソースおよび前記第６の組の接続によって結合された前記ルーティングリソースが結合されて、該第１または第２の信号パスへの信号を駆動し、
前記第７の組の接続によって結合された前記ルーティングリソースおよび前記第８の組の接続によって結合された前記ルーティングリソースが結合されて、該第２または第３の信号パスへの信号を駆動する、
請求項２５に記載のプログラマブル論理デバイス。
【請求項２７】
前記第６の組の接続の前記パターンと前記第５の組の接続の前記パターンとのオーバーラップは、該第６の組の接続のいくつかが、該第５の組の接続のいくつかについて冗長となるように部分的であり、
前記第８の組の接続の前記パターンと前記第７の組の接続の前記パターンとのオーバーラップは、該第８の組の接続のいくつかが、該第７の組の接続のいくつかについて冗長となるように部分的である、
請求項２６に記載のプログラマブル論理デバイス。
【請求項２８】
前記第１のロウが前記第２のロウに隣接し、該第２のロウが前記第３のロウに隣接する、請求項２２に記載のプログラマブル論理デバイス。
【請求項２９】
プログラマブル論理デバイスであって、
１つの信号パスのルーティングライン間のステッチを行うノーマルモード手段と、
別の信号パスのルーティングライン間のステッチを行う冗長モード手段と
を含み、
該ノーマルモード手段の一部分が、該冗長モード手段の一部分でもある、
プログラマブル論理デバイス。
【請求項３０】
論理領域のロウ内に提供される複数の論理領域と、
論理領域の該ロウ内に提供される複数の水平チャネルと、
複数の垂直チャネルであって、該複数の垂直チャネルの各々が論理領域の複数の該ロウに亘る、複数の垂直チャネルと
を含み、
第１のロウの論理領域が、ノーマルモード接続の組によって、該第１のロウの第１の垂直チャネル、第２の垂直チャネル、および第１の水平チャネルに結合され、
冗長モード接続の組がノーマルモード接続の該組について冗長となるように、第２のロウ内の論理領域が、冗長モード接続の該組によって、該第２のロウの、該第１の垂直チャネル、該第２の垂直チャネル、および第１の水平チャネルに結合される、
プログラマブル論理デバイス。
【請求項３１】
冗長モード接続の群内の少なくともいくつかの接続が、ノーマルモード接続でもある、請求項３０に記載のプログラマブル論理デバイス。
【請求項３２】
前記第１のロウが前記第２のロウに隣接する、請求項３０に記載のプログラマブル論理デバイス。
【請求項３３】
論理領域に結合された、３面ルーティング手段と、
論理領域に結合された、３面冗長ルーティング手段と
を含むプログラマブル論理デバイス。
【請求項３４】
集積回路であって、
ロウおよびカラム状に配列された論理リソースのアレイと、
該論理リソースのうちの少なくともいくつかの論理リソースを互いに結合する相互接続であって、該相互接続が、該集積回路の修復可能領域内に、複数のロウに亘りかつ一緒に結合される少なくともいくつかのラインを含む、相互接続と、
適切に機能しない論理の一部分が置換可能である、１つ以上の修復可能領域を提供する冗長論理リソースおよび冗長相互接続と
を含む集積回路。
【請求項３５】
ロウの論理リソースまたは相互接続が適切に機能しない場合、該ロウが不良ロウになり、ロウ内の冗長リソースおよび予備ロウから不良ロウへの相互接続が、ロウのシフティングを調整して、該不良ロウを置換して、該予備ロウを利用する、請求項３４に記載の集積回路。
【請求項３６】
ノーマル動作において相互接続ラインを結合するために使用されるノーマル切り換えリソースが、冗長動作において他の相互接続ラインを結合するために用いられる冗長切り換えリソースと共有される、請求項３４に記載の集積回路。
【請求項３７】
前記冗長相互接続が、該相互接続ラインの物理長を延ばす該相互接続ラインのテールを含み、それにより、該相互接続ラインの論理長が、ノーマルから冗長動作への変化を行わない、請求項３４に記載の集積回路。
【請求項３８】
任意の数の予備ロウを用いて、任意の数の修復可能領域を規定し得る、請求項３５に記載の集積回路。
【請求項３９】
前記相互接続が、３つの側部の上の前記論理リソースに結合されて、信号が該論理リソースに入力され且つ信号が該論理リソースから出力されることを可能にする、請求項３４に記載の集積回路。
【請求項４０】
集積回路にルーティングおよび冗長性を提供する方法であって、
該集積回路の少なくともいくつかの論理リソースを互いに結合する相互接続であって、該集積回路の修復可能領域内でロジックリソースの複数のロウに亘りかつ一緒に結合される少なくともいくつかのラインを含む相互接続を提供するステップと、
１以上の修復可能領域を提供する冗長論理リソースおよび冗長相互接続を提供するステップと、
いずれかの論理が適切に機能していないかどうかを判定するステップと、
該冗長論理リソースおよび冗長相互接続を用いて適切に機能していない論理を取り換えるステップと
を包含する方法。
【請求項４１】
ロウの論理リソースまたは相互接続が適切に機能しておらず該ロウが不良ロウとなっている場合に、前記冗長論理リソースおよび冗長相互接続を用いるステップが、該不良ロウから予備ロウまで１ロウ毎に、
ロウのプログラミングを該不良ロウから１ロウ分予備ロウ方向にシフトさせ、ノーマルモードにおける場合と同数のロウが冗長モードで提供されるようにするステップと、
各ロウ内において冗長であるリソースを、別のロウ内のリソース用に用いるステップと
を包含する、請求項４０に記載の方法。
【請求項４２】
前記冗長論理リソースおよび冗長相互接続を用いるステップが、前記不良ロウから予備ロウまで１ロウ毎に、
第１の相互接続ラインのテールを用いて該第１の相互接続ラインと第２の相互接続ラインとの間の接続を、１ロウから別のロウにシフトするステップをさらに包含する、請求項４１に記載の方法。
【請求項４３】
前記相互接続ラインは、ノーマルモードロウの回路を置換する任意の数の予備ロウが、必要な冗長回路を提供することによって限界まで規定され得、該限界が、前記集積回路上のリソースアレイ内のノーマルモードロウの数に等しくなるように配置されている、請求項４０に記載の方法。
【請求項４４】
複数のトラックバンドルのうちのトラックバンドルであって、該トラックバンドルが複数のトラックを含み、該トラックバンドル内の各トラックが複数のワイヤを含み、該トラックバンドル内の各トラックが複数の論理領域ロウに亘る、トラックバンドルと、
該トラックバンドル内の該トラックのうちのいくつかの中の第１のワイヤを、該トラックバンドル内の該複数のトラックのうちの別のいくつかの中の第２のワイヤを結合して、ノーマルモード信号パスを提供する、ステッチ回路と、
該トラックバンドル内の該複数のトラックのうちの該いくつかの中の該第１のワイヤのテールを、該トラックバンドル内の該複数のトラックのうちの該別のいくつかの中の該第２のワイヤに結合して、該ノーマルモード信号パスに対応する冗長モード信号パスを提供する、冗長ステッチ回路と
を備えた、プログラマブル論理デバイス。
【請求項４５】
前記ステッチ回路が、前記プログラマブル論理デバイスのノーマルモード動作中に、ノーマル信号パスに沿ってステッチングをイネーブルにするように、そして該プログラマブル論理デバイスの冗長モード動作中に、該ノーマル信号パスに沿ってステッチングをイネーブルにしないようにプログラム可能であり、
前記冗長ステッチ回路が、該プログラマブル論理デバイスの該ノーマルモード動作中に、冗長信号パスに沿ってステッチングをイネーブルにしないように、そして該プログラマブル論理デバイスの該冗長モード動作中に、該冗長信号パスに沿ってステッチングをイネーブルにするようにプログラム可能である、請求項４４に記載のプログラマブル論理デバイス。
【請求項４６】
前記第１のワイヤと前記ステッチ回路との間に挟まれたノーマルモード接続と、
前記テールと該ステッチ回路との間に挟まれた冗長モード接続と
をさらに備え、
該ノーマルモード接続が、前記プログラマブル論理デバイスのノーマルモード動作中に該ステッチ回路への前記ノーマルモード信号パスを活性化させるようにプログラム可能であり、
該冗長モード接続が、該プログラマブル論理デバイスの冗長モード動作中に前記冗長ステッチ回路への前記冗長モード信号パスを活性化させるようにプログラム可能である、請求項４４に記載のプログラマブル論理デバイス。
【請求項４７】
前記トラックバンドル内の前記トラックの数が、前記ノーマルモード信号パスの数よりも少なくとも１だけ大きい、請求項４４に記載のプログラマブル論理デバイス。
【請求項４８】
前記トラックバンドル内の少なくともいくつかのトラックを前記複数の論理領域ロウのルーティングリソースに結合する、該複数の論理領域ロウ内の接続をさらに備え、
該複数の論理領域ロウの修復可能領域内の１つの論理領域ロウから別の論理領域ロウにかけて、該接続のパターンがオーバーラップしており、該トラックバンドルを１つの論理領域ロウのルーティングリソースに結合する少なくともいくつかの接続が、該トラックバンドルを別の論理領域ロウのルーティングリソースに結合する少なくともいくつかの接続に対して冗長であるようになっている、請求項４４に記載のプログラマブル論理デバイス。
【請求項４９】
前記トラックバンドル内の少なくともいくつかのトラックを、前記接続を介して、前記複数の論理領域ロウの前記ルーティングリソースに結合する、該複数の論理領域ロウ内に設けられたスタブをさらに備えた、請求項４８に記載のプログラマブル論理デバイス。
【請求項５０】
前記スタブの少なくともいくつかがさらに、前記トラックバンドル内の少なくともいくつかのトラックを前記ステッチ回路に結合し、該スタブの少なくとも他のいくつかがさらに、該トラックバンドル内の少なくともいくつかのトラックを前記冗長ステッチ回路に結合する、請求項４９に記載のプログラマブル論理デバイス。
【請求項５１】
前記複数の論理領域ロウ内の前記スタブの数が、前記ノーマルモード信号パスの数よりも少なくとも１だけ大きい、請求項５０に記載のプログラマブル論理デバイス。
【請求項５２】
前記複数の論理領域ロウ内の前記スタブの数が、前記ノーマルモード信号パスの数よりも少なくとも２だけ大きい、請求項５１に記載のプログラマブル論理デバイス。
【請求項５３】
前記複数の論理領域ロウ内の前記スタブの数が、少なくとも前記トラックバンドル内の前記トラックの数に等しい、請求項５０に記載のプログラマブル論理デバイス。
【請求項５４】
前記複数の論理領域ロウ内の前記スタブの数が、前記トラックバンドル内の前記トラックの数より少なくとも１だけ大きい、請求項５０に記載のプログラマブル論理デバイス。
【請求項５５】
前記接続が、ノーマル接続と冗長接続とを含み、１ロウ内の冗長接続が別のロウ内のノーマル接続に対して冗長である、請求項４８に記載のプログラマブル論理デバイス。
【請求項５６】
１ロウ内の前記冗長モード接続および少なくともいくつかのノーマルモード接続が、別のロウ内の前記ノーマルモード接続に対して冗長である、請求項４６に記載のプログラマブル論理デバイス。
【請求項５７】
前記接続が、前記トラックバンドルからの信号で前記複数の論理領域ロウの前記ルーティングリソースを駆動するように結合された接続と、該複数の論理領域ロウの該ルーティングリソースからの信号で該トラックバンドルを駆動するように結合された接続とを含む、請求項４４に記載のプログラマブル論理デバイス。
【請求項５８】
前記トラックバンドルを駆動するように結合された接続が、前記ステッチ回路を介して前記複数の論理領域ロウの前記ルーティングリソースを結合する、請求項５７に記載のプログラマブル論理デバイス。
【請求項５９】
前記トラックバンドルを駆動するように結合された接続が、前記ノーマル接続と前記冗長接続とを含み、１ロウ内の該冗長接続および該ノーマル接続のうちの少なくともいくつかが、別のロウ内の該ノーマル接続に対して冗長である、請求項５５に記載のプログラマブル論理デバイス。
【請求項６０】
前記ステッチ回路がプログラマブルステッチドライバを含み、前記冗長ステッチ回路が冗長プログラマブルステッチドライバを含み、前記プログラマブル論理デバイスが、
該プログラマブルステッチドライバに結合されて、該プログラマブルステッチドライバを選択的にイネーブルにするか、イネーブルにしない、第１の構成エレメントと、
該冗長プログラマブルステッチドライバに結合されて、該冗長プログラマブルステッチドライバを選択的にイネーブルにするか、イネーブルにしない、第２の構成エレメントと
を備え、
ノーマルドライバがイネーブルであり冗長ドライバがイネーブルでないときに、ノーマル信号パスが、該ステッチ回路によって１つのワイヤから別のワイヤにステッチングされた複数のワイヤによって提供され、
該ノーマルドライバがイネーブルでなく該冗長ドライバがイネーブルであるときに、冗長信号パスが、該冗長ステッチ回路によって１つのワイヤのテールから別のワイヤにステッチングされた複数のワイヤテールおよびワイヤによって提供される、請求項４４に記載のプログラマブル論理デバイス。
【請求項６１】
前記複数のワイヤ上に提供された信号パスの数ならびに前記トラックバンドルの該複数のワイヤおよび前記複数のワイヤテール上に提供された冗長信号パスの数が、該トラックバンドル内の前記トラックの数より１だけ小さい、請求項６０に記載のプログラマブル論理デバイス。
【請求項６２】
前記複数の論理領域ロウ内で１以上の予備ロウが規定され、
前記トラックバンドル内の前記複数のトラックのうちの少なくとも１つの中の前記複数のワイヤのうちの第１のワイヤが、少なくとも１つの予備ロウと交差して、ノーマルモード動作中の信号を、該少なくとも１つの予備ロウの各々の各側にある少なくとも１つのロウにルーティングし、
該トラックバンドル内の該複数のトラックのうちの少なくとも別の１つの中の該複数のワイヤのうちの第２のワイヤが、該第１のワイヤが交差するよりも少ない数の予備ロウと交差し、
該第１のワイヤが、該第２のワイヤよりも長い物理長を有しており、該第１のワイヤの論理長が該第２のワイヤの論理長に等しい、請求項４４に記載のプログラマブル論理デバイス。
【請求項６３】
前記第１のワイヤが１つの予備ロウに交差し、前記第２のワイヤが予備ロウに交差せず、該第１のワイヤの物理長が該第２のワイヤの物理長よりも１だけ長い、請求項６２に記載のプログラマブル論理デバイス。
【請求項６４】
前記複数の論理領域ロウ内で１以上の予備ロウが規定され、
前記トラックバンドル内の前記複数のトラックのうちの少なくとも１つの中の前記複数のワイヤのうちの第１のワイヤが、少なくとも１つの予備ロウと交差して、ノーマルモード動作中の信号を、該少なくとも１つの予備ロウの両側にある少なくとも１つのロウにルーティングし、
該トラックバンドル内の該複数のトラックのうちの少なくとも１つの中の該複数のワイヤのうちの第２のワイヤが、該第１のワイヤが交差するよりも少ない数の予備ロウと交差し、
該第１のワイヤが、該第２のワイヤと等しい物理長を有しており、該第１のワイヤの論理長が該第２のワイヤの論理長よりも短い、請求項４４に記載のプログラマブル論理デバイス。
【請求項６５】
プログラマブル論理デバイスにルーティングおよび冗長性を提供する方法であって、
予備ロウを含む複数の論理領域ロウを提供するステップと、
少なくとも第１のラインと第２のラインとを含む複数のルーティングラインを提供するステップであって、該第１のラインが少なくとも１つの予備ロウと交差して、ノーマルモード動作における信号を、該少なくとも１つの予備ロウの各々の各側にある少なくとも１つのロウにルーティングするようにし、該第２のラインが、該第１のラインが交差するよりも少ない数の予備ロウに交差する、ステップと、
該第１のラインの物理長が該第２のラインの物理長よりも長いことを証明して、該第１のラインの論理長が該第２の論理長に等しくなるようにするステップと
を包含する方法。
【請求項６６】
前記第１のラインが１つの予備ロウと交差し、前記第２のロウが予備ロウと交差せず、該第１のラインの物理長が該第２のラインの物理長よりも１だけ長い、請求項６５に記載の方法。
【請求項６７】
ノーマルモード信号パスと冗長モード信号パスとを提供する手段であって、該冗長モード信号パスが該ノーマルモード信号パスの一部を含む、手段と、
該ノーマルモード信号パスと該冗長モード信号パスとのいずれかを選択する手段と
を備えるプログラマブル論理デバイス。
【請求項６８】
ＩＯバス信号パスであって、該ＩＯバス信号パスの各々が複数のＩＯロウに亘り、ＩＯバス信号パスの各々がテールを有する複数のバスラインを含む、ＩＯバス信号パスと、
該複数のＩＯロウに対応し、該ＩＯバス信号パスのうちの少なくともある信号パスから信号を受け取るように結合されている、ＩＯ入力エレメント群と、
該複数のＩＯロウに対応し、該ＩＯバス信号パスのうちの少なくともある信号パスに信号を提供するように結合されている、ＩＯ出力エレメント群と
を備え、
該ＩＯバス信号パスの第１のバスラインが、少なくともあるＩＯ入力エレメントおよびＩＯ出力エレメントを介して、同一のＩＯバス信号パスの第２のバスラインにステッチングされており、該少なくともあるＩＯ入力エレメントおよびＩＯ出力エレメントが、第１のロウに対応しており、
該第１のバスラインのテールが、少なくともあるＩＯ入力エレメントおよびＩＯ出力エレメントを介して、該第２のバスラインにステッチングされており、該少なくともあるＩＯ入力エレメントおよびＩＯ出力エレメントが、第２のロウに対応している、ＩＯ回路。
【請求項６９】
前記複数のＩＯロウに対応し、前記ＩＯバス信号パスのうちの少なくともある信号パスを該複数のＩＯロウ内の前記ＩＯ入力エレメントのうちの少なくともあるＩＯ入力エレメントに結合する第１の接続をさらに備え、
ロウの修復可能領域内で、１つのロウに対応する少なくともいくつかの該第１の接続が、別のロウに対応する少なくともいくつかの該第１の接続に対して冗長性を提供する、請求項６８に記載のＩＯ回路。
【請求項７０】
前記複数のＩＯロウに対応し、前記ＩＯバス信号パスのうちの少なくともある信号パスを該複数のＩＯロウ内の前記ＩＯ出力エレメントのうちの少なくともあるＩＯ出力エレメントに結合する第２の接続をさらに備え、
ロウの修復可能領域内で、１つのロウに対応する少なくともいくつかの該第２の接続が、別のロウに対応する少なくともいくつかの該第２の接続に対して冗長性を提供する、請求項６９に記載のＩＯ回路。
【請求項７１】
少なくともある信号パスを、前記ＩＯ入力エレメント群のうちの前記複数のＩＯロウに対応する、少なくともあるＩＯ入力エレメントに結合する、接続のセットをさらに備え、
該ＩＯ入力エレメントの各群内の該ＩＯ入力エレメントの数が、信号パスの数よりも少なくとも２つだけ大きく、
該ＩＯ入力エレメントが、該ＩＯエレメントの群内に位置を有し、
少なくとも２ｍ個のロウに亘って、信号パスを該ＩＯ入力エレメントに結合するｍ個のロウ毎のｍ−１番目のロウにおいて、該信号パスが同一の位置を有するＩＯ入力エレメントに結合され、ｍは該信号パスを提供するＩＯバスラインの論理長である、請求項６８に記載のＩＯ回路。
【請求項７２】
前記ＩＯバス信号パスの前記複数のバスラインがトラック上に提供され、前記第１のバスラインが第１のトラック上に提供され、前記第２のバスラインが第２のトラック上に提供され、該トラックの数が該ＩＯバス信号パスの数よりも少なくとも１だけ大きい、請求項６８に記載のＩＯ回路。
【請求項７３】
前記ＩＯバス信号パスの前記複数のバスラインがトラック上に提供され、前記第１のバスラインが第１のトラック上に提供され、前記第２のバスラインが第２のトラック上に提供され、該トラックの数が該ＩＯバス信号パスの数よりも少なくとも２だけ大きい、請求項６８に記載のＩＯ回路。
【請求項７４】
請求項６８に記載のＩＯ回路を備えたプログラマブル論理デバイス。
【請求項７５】
請求項６９に記載のＩＯ回路を備えたプログラマブル論理デバイス。
【請求項７６】
請求項７０に記載のＩＯ回路を備えたプログラマブル論理デバイス。
【請求項７７】
請求項７１に記載のＩＯ回路を備えたプログラマブル論理デバイス。
【請求項７８】
請求項７２に記載のＩＯ回路を備えたプログラマブル論理デバイス。
【請求項７９】
請求項７３に記載のＩＯ回路を備えたプログラマブル論理デバイス。
【請求項８０】
集積回路のＨＩＯ部内にルーティングおよび冗長性を提供する方法であって、
スタッガ状の、分かれたパターンの複数のＨＩＯバスラインを提供するステップと、
ＩＯロウに対応するＩＯ入力バッファ群を提供するステップと、
該複数のＨＩＯバスライン間で信号を切り換えるように結合された回路を提供するステップと、
該複数のＨＩＯバスライン間で信号を切り換えるように結合された冗長回路を提供するステップと
を包含する方法。
【請求項８１】
複数のバスラインが信号パスという形態で互いに結合されており、
前記ＩＯバッファ群内のＩＯバッファが位置を有しており、
信号パスが、ロウ毎に、ステッチングロウの後のロウ以外のすべてのロウにおいて同一の位置を有するＩＯバッファによって従われる、請求項８０に記載の方法。
【請求項８２】
ＩＯ信号をＩＯロウに、および該ＩＯロウから、ルーティングする手段と、
ＩＯ信号を該ＩＯロウに、および該ＩＯロウから、ルーティングする冗長手段と
を備えた、ＩＯ回路。
【請求項８３】
ロウ内に設けられた複数の論理領域と、
マルチプレクサと
を備え、
該マルチプレクサの第１の入力が、第１のロウの第１の論理領域に結合され、
該マルチプレクサの第２の入力が、第２のロウの第２の論理領域に結合され、
該マルチプレクサの出力が、第３のロウの第３の論理領域に結合され、
該マルチプレクサが、該第２のロウがプログラマブル論理デバイスによって用いられないモードで、該第１の入力を選択するようにプログラムされ得る、プログラマブル論理デバイス。
【請求項８４】
前記第１のロウが前記第２のロウに隣接している、請求項８３に記載のプログラマブル論理デバイス。
【請求項８５】
前記第３のロウが前記第２のロウに隣接している、請求項８４に記載のプログラマブル論理デバイス。
【請求項８６】
前記プログラマブル論理デバイスの冗長モードが、ロウシフト方向を有し、
前記複数の論理領域のうちの論理領域が、該ロウシフト方向における下流方向に、１つの論理領域から別の論理領域に信号を提供する、請求項８３に記載のプログラマブル論理デバイス。
【請求項８７】
前記プログラマブル論理デバイスの冗長モードが、ロウシフト方向を有し、
前記複数の論理領域のうちの論理領域が、該ロウシフト方向と反対の上流方向に、１つの論理領域から別の論理領域に信号を提供する、請求項８３に記載のプログラマブル論理デバイス。
【請求項８８】
前記プログラマブル論理デバイスの冗長モードが、ロウシフト方向を有し、
前記複数の論理領域が、第１の複数の論理領域と、第２の複数の論理領域とを含み、
該第１の複数の論理領域の論理領域が、該ロウシフト方向における下流方向に、１つの論理領域から別の論理領域に信号を提供し、
該第２の複数の論理領域の論理領域が、該ロウシフト方向と反対の上流方向に、１つの論理領域から別の論理領域に信号を提供する、請求項８３に記載のプログラマブル論理デバイス。
【請求項８９】
論理領域間に専用のルーティングおよび冗長ルーティングを提供する方法であって、
複数のロウを横切って、１つの論理領域を別の論理領域に結合する第１の接続を提供するステップと、
複数のロウを横切って、１つの論理領域を別の論理領域に結合する第２の接続を提供するステップと
を備え、
該第１の接続が、第１の論理領域を第２の論理領域に結合し、
該第２の接続が、該第１の論理領域を第３の論理領域に結合し、
該第２の論理領域が予備ロウでありノーマルモードが有効である場合に、該第２の接続が該第２の論理領域を迂回するために用いられ得るか、該第２の論理領域が不良ロウであり冗長モードが有効である場合に、該第２の接続が該第２の論理領域を迂回するために用いられ得る、方法。
【請求項９０】
論理領域間の専用ルーティング手段と、
該論理領域間の冗長専用ルーティング手段と
を備えたプログラマブル論理デバイス。
【請求項９１】
請求項１に記載のプログラマブル論理デバイスを備えた電子システム。
【請求項９２】
請求項１８に記載のプログラマブル論理デバイスを備えた電子システム。
【請求項９３】
請求項２２に記載のプログラマブル論理デバイスを備えた電子システム。
【請求項９４】
請求項３０に記載のプログラマブル論理デバイスを備えた電子システム。
【請求項９５】
請求項３４に記載の集積回路を備えた電子システム。
【請求項９６】
請求項４４に記載のプログラマブル論理デバイスを備えた電子システム。
【請求項９７】
請求項７４に記載のプログラマブル論理デバイスを備えた電子システム。
【請求項９８】
プログラマブル論理デバイス内にルーティングおよびロウ冗長性を提供する方法であって、
複数の論理領域のロウに亘る信号パスを提供するステップであって、該信号パスが少なくとも１つの修復可能領域内で複数のラインに分かれる、ステップと、
修復可能領域のロウの底部に予備ロウを提供するステップと、
ノーマル動作モードにおいて該予備ロウに依存することなく該プログラマブル論理デバイスを利用するように結合された回路を提供するステップと、
該予備ロウを利用し、冗長動作モードの間に該修復可能領域内の不良ロウを回避するように結合された回路を提供するステップと、
ノーマルモードにおいて、第１のライン上の第１の位置から該複数のラインの第２のラインへと該複数のラインの第１のラインを結合し、そして第１のライン上の第２の位置から第３のラインへと第１のラインを結合するステップと、
冗長モードにおいて、該第１のライン上の第３の位置から該第２のラインへと該第１のラインを結合し、そして該第１のライン上の第４の位置から該第２のラインへと該第１のラインを結合するステップと
を含む方法。
【請求項９９】
プログラマブル論理デバイスであって、
論理領域のロウ内およびカラム内に提供される複数の論理領域と、
複数の水平チャネルであって、該複数の水平チャネルの各々が論理領域の複数の該カラムに亘る、複数の水平チャネルと、
複数の垂直チャネルであって、該複数の垂直チャネルの各々が論理領域の複数の該ロウに亘る、複数の垂直チャネルと
を含み、
第１のロウにおいて、垂直チャネルが、第１のノーマルモード接続によって、第１のカラムの論理領域および第２のカラムの論理領域に結合され；
水平チャネルが、第２のノーマルモード接続によって、該第１のロウの論理領域に結合され；
第２のロウにおいて、垂直チャネルが、該第１のノーマルモード接続に対して冗長な第１の冗長モード接続によって、該第１のカラムの論理領域および該第２のカラムの論理領域に結合され；そして
水平チャネルが、該第２のノーマルモード接続について冗長な第２の冗長モード接続によって、該第２のロウの論理領域に結合されている、
プログラマブル論理デバイス。
【請求項１００】
前記冗長モード接続のうちの少なくともいくつかがまた、ノーマルモード接続である、請求項９９に記載のプログラマブル論理デバイス。
【請求項１０１】
ロウからロウへの接続のパターンが、部分的なオーバーラップを有し、その結果、前記冗長モード接続のいくらかがまた、ノーマルモード接続であり、そして該冗長モード接続のうちのいくらかが、冗長モードのみの接続である、請求項９９に記載のプログラマブル論理デバイス。
【請求項１０２】
プログラマブル論理デバイスであって、
ロウ内に配置される論理領域と、
論理領域の複数のロウに亘るラインを備える、一般ルーティングと、
複数の論理領域を一緒に結合する推定ルーティングであって、該複数の論理領域の各々が、複数の連続するロウのうちの異なるロウ内にある、推定ルーティングと、
該推定ルーティングに結合された切り換え回路であって、該切り換え回路は、複数の論理領域の１つのものから別のものへと信号が移動することを可能にして、該論理回路のうちの、該プログラマブル論理デバイスの特定のモードであるノーマルモードおよび冗長モードにおいて使用されていないロウであるものを迂回するためのものである、切り換え回路と、
を備える、プログラマブル論理デバイス。
【請求項１０３】
前記切り換え回路が、マルチプレクサを備える、請求項１０２に記載のプログラマブル論理デバイス。
【請求項１０４】
プログラマブル論理デバイスであって、
複数のトラックバンドルのうちのトラックバンドルであって、該トラックバンドルは、複数のトラックを備え、該トラックバンドルにおける各トラックバンドルは、複数のワイヤ、および複数の論理領域ロウに亘るトラックバンドルにおける各トラックを含む、トラックバンドルと、
１つのトラックのワイヤを別のトラックのワイヤに結合して、ノーマルモード信号パスを提供する、ノーマルモードステッチ回路と、
１つのトラックにおけるワイヤのテールを別のトラックにおけるワイヤに結合して、冗長モード信号パスを提供する、冗長モードステッチ回路と、
を備える、プログラマブル論理デバイス。
【請求項１０５】
前記ノーマルモードステッチ回路の少なくともいくらかが、前記冗長モードステッチ回路の少なくともいくらかを含む、請求項１０４に記載のプログラマブル論理デバイス。
【請求項１０６】
信号パスが、上流信号パスおよび下流信号パスを含み、
上流信号パスのノーマルモードステッチ回路が、下流信号パスの冗長モードステッチ回路の少なくとも一部分を含み、そして下流信号パスのノーマルモードステッチ回路が、上流信号パスの冗長モードステッチ回路の少なくとも一部分を含む、請求項１０４に記載のプログラマブル論理デバイス。
【請求項１０７】
ステッチ回路が、ステッチマルチプレクサおよびステッチデバイスを備え、上流信号パスのノーマルモードステッチドライバが、下流信号パスの冗長モードステッチドライバであり、そして下流信号パスのノーマルモードステッチドライバが、上流信号パスの冗長モードステッチドライバである、請求項１０６に記載のプログラマブル論理デバイス。
【請求項１０８】
複数のロウにわたる少なくともいくらかのラインのうちの、呼びロウと交差するラインが、予備ロウと交差しない別のラインより物理的に長く、その結果、これらの２つのラインが、同じ論理長さを有する、請求項３５に記載の集積回路。
【請求項１０９】
前記少なくともいくらかのラインが、各ラインの物理的長さを伸ばすテールを備え、その結果、該ラインの論理長さが、ノーマル動作から冗長動作で変化しない、請求項１０８に記載の集積回路。
【請求項１１０】
前記第２の結合手段のパターンが、ロウからロウへの重なりを部分的に意味し、その結果、１つのロウにおける少なくともいくらかの接続が、別のロウにおける少なくともいくらかの接続のための冗長性を提供する、請求項２１に記載のプログラマブル論理デバイス。