【手続補正書】
【提出日】平成16年4月9日(2004.4.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の名称】乱数発生装置及び遊技機制御用マイクロコンピュータ
【特許請求の範囲】
【請求項１】最大周期の異なるＭ系列発生式を複数式内蔵する手段と、これらのＭ系列発生式をそれぞれ一周期のみ発生させる手段と、最大周期に達したら別のＭ系列発生式に順次若しくはランダムに切り替える手段と、電源投入によるリセットによりハードウェアロジックが初期化されることによって発生する特定乱数列の防止手段と、Ｍ系列発生における基点データ生成手段とからなる乱数発生装置。
【請求項２】最大周期が互いに素であるＭ系列発生式をそれぞれ組み合わせて積Ｍ系列発生式としたものが複数式、前記Ｍ系列発生式を複数式内蔵する手段に組み込まれていることを特徴とする請求項１記載の乱数発生装置。
【請求項３】最終出力選択手段から出力される乱数値を記憶しておき、Ｍ系列選択レジスタや基点データ生成手段に対して初期値を入力する記憶手段を有し、乱数発生装置の乱数初期値の更新において、選択された所定のＭ系列発生式の最大周期一巡毎に、予め設定された数値範囲内で順次、若しくはランダムに初期値を更新することを特徴とする請求項１又は２のいずれか１項記載の乱数発生装置。
【請求項４】請求項１乃至３のいずれか１項記載の乱数発生装置を内蔵させたことを特徴とする遊技機制御用マイクロコンピュータ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、遊技機に使用される乱数発生装置において、入賞タイミングに左右されない乱数を発生させることが出来ると共に、規則性の無い長周期の乱数、すなわちできる限り自然乱数に近い値を得る手段に関するものである。遊技機業界において求められる理想的な乱数としては以下の要件を満たすことが望ましい。
（１）特定の乱数値の発生頻度の同等性
例えば２進数の条件下で１０００個の乱数を発生させた場合には“０”、“１”の数がそれぞれ５００個であること。
（２）不規則性
系列（乱数の並び）がどんなに不規則であったとしても、系列の中にある特定の乱数値が一定周期で出現する様な乱数発生装置では、いわゆる体感器の様なインターバルタイマー発生器で簡単に照準を合わせることが可能となってしまう為に、系列としての不規則性は勿論のこと特定の乱数値の出現に関する周期も不規則であることが必要とされる。
（３）検査機関での再現性
遊技機メーカー側の試験結果と同等のものが検査機関でテストしても同様に再現できるものでなくてはならない。
（４）遊技機制御用マイクロコンピュータで制御可能であること。
遊技機に搭載される遊技機制御用マイクロコンピュータは、大型計算機やワークステーションで使用されるマイクロコンピュータよりも処理速度や性能が劣っており、これらの高性能機で使用される乱数発生方式を同じ様に使用できるとは限らない。
【０００２】
一般的には理想的な乱数とは不規則性であること、すなわち次に出現する数値が予測不可能であることが最も優先され、他の条件は必要条件ではあるが必ずしも絶対条件では無い場合が多く、遊技機業界では上記４点の条件の内一つも欠如すること無く全て内包されていることが必要とされる。したがって、他の業界で通用している乱数発生理論及び方式乃至運用が必ずしも遊技機業界で適用できるとは限らない。
【０００３】
【従来の技術】
遊技機は静電気等のノイズの影響を受けても暴走しない様、遊技機を制御するＣＰＵに対し、一定時間毎にリセットによる割り込みをかけ、常にプログラムの先頭番地に戻れる様に設計してある。一定時間とは約数〜数十ミリ秒であり、この時間内で乱数生成処理も含め、他の処理も行なわなくてはならない。従来の遊技機で使用されている乱数はソフトウェアにて生成され、その乱数生成プログラムは遊技機を制御するプログラム内に組み込まれている。遊技機はリセット割込み毎に所定メモリ内の乱数格納エリアに前回保持されていた乱数を更新するシーケンスになっており、例えばパチンコ遊技機において、入賞口に球が入る度に入賞センサーがそれを感知してその情報をＣＰＵへ知らせ、ＣＰＵは乱数格納エリアにある数値を読み出して乱数としている。
【０００４】
従来、遊技機業界で使用されているソフトウェアによる乱数発生方式としておもに線形合同法（ｂ＝０：乗算合同法 ｂ≠０：混合合同法）が採用され、これは次式で発生させている。
Ｘｎ＋１≡ａＸｎ＋ｂ（ｍｏｄ   ｍ）
【０００５】
また、他の乱数発生方式としてＭ系列（Maximum length sequence）があり、スペクトル拡散通信などの通信分野、制御系のシミュレーション等で用いられる雑音（ノイズ）の代用、ＲＡＭの故障診断等の計測制御分野で幅広く用いられている。Ｍ系列は１周期内における統計的ばらつきが無いことが証明されており、大型計算機やワークステーションの環境下ではシフトレジスタの段数が概ね５００段〜１０００段のＭ系列のものが利用され、ガロア体ＧＦ（２）上の多項式とした場合、最大周期は２500−１〜２1000−１であり実質上無限大の周期をもつものとして扱っている。
【０００８】
また、電源投入によるリセットによりハードウェアロジックが初期化されることによって最初に発生する乱数列が特定化されるという問題がある。以下「従来装置」という。
【０００９】
【発明が解決しようとする課題】
ＣＰＵは乱数生成処理も含む他の処理もリセット割り込みによるインターバルタイマ期間内で処理している為、乱数量や乱数の取り得る範囲におのずと限界があり、乱数の一定周期化が生じてしまう。また、複数の乱数や乱数発生範囲を大きく取ることはソフトウェア上の大きな負担になり、現状の遊技機を制御するプログラムの容量制限、及びビット幅の小さい数ＭＨｚ以下のシステムクロックで動作するスピードの遅いＣＰＵでの条件下では実質上困難になる。（０００３の課題）
【００１０】
線形合同法による乱数を最適とするにはｍを最低でも２32以上に設定しなければならない。しかし１語のビット数の小さい遊技機制御用マイクロコンピュータで実現するには難しく、実現するにはｍを当該数値よりも小さく設定せざるを得ない。ｍを小さい値に設定するということは、周期を小さくすることに他ならず、乱数発生方式としての信頼性は低下する。また、仮に周期が大きく出来たとしても、遊技機で必要な図柄変動や大当りの確率は数十〜数百分の一程度である為、これらの確率に合わせる為の抽選手段が別途必要になり、ソフトウェアまたはハードウェアのいずれかで実現させたとしてもプログラムの容量やロジックの増大になり負担となる。また、線形合同法は、ａとｂをどの様な数値を選んでも、多次元分布において結晶構造的規則性があることが指摘され、多次元分布が一様にならないことが判明している。（０００４の課題）
【００１１】
Ｍ系列はシフトレジスタの段数を増やせば増やす程、最大周期を大きくできるが、その増大に伴い、一つの乱数値を得る為のクロック数は増大する。（周期が最大となるのはあくまでもシフトレジスタの最終段出力の為）その為、数ＭＨｚ以下のシステムクロックで動作するスピードの遅いＣＰＵと同じ周波数で動作させていては所望の乱数量を得ることはできない。したがって、最大周期を大きく取れば取る程、シフトレジスタを構成する各ＦＦ（フリップフロップ）に供給するクロックの周波数をそれなりに高くしなければならない。しかし、ハードロジックはクロックの周波数が高くなれば高くなる程消費電力は大きくなり、現状の電源ではドライブしきれない可能性が出てくる。また、遊技機の基板の大きさは限定されており、この限定スペース内に電源を構成する部品、遊技機制御用マイクロコンピュータ、周辺ＬＳＩを全て実装しなければならず、現状では電源を強化する為の実装スペースを確保することは実質的に困難であり、またコスト面においても遊技機メーカーの大きな負担となる。また各ＦＦに供給するクロックは基本的には同一クロックを使用する為、クロックスキューの問題も考慮しなくてはならない。以上の点からも遊技機で使用できるＭ系列は、１００段を超えるものを使用することは実質的に困難である。（０００５の課題）
【００１３】
従来のＭ系列を利用した乱数発生装置は、最大周期が固定（シフトレジスタの段数が固定）のものがほとんどである。この為、必要以上の制御ゲートを多用して乱数列の規則化を防止しようとしている。しかし、Ｍ系列の最大周期はあくまでもシフトレジスタの段数で決定され、この段数内でいくら制御ゲートを挿入したり、シフトレジスタの各段数のビットから出力されるデータを組み合わせてゲーティングを行ったり、またはデータのビットを入れ換えたとしても、乱数列の並びが変わるだけで最大周期を超えた後、同じパターンの乱数列の繰り返しになる（図１の従来装置参照）。したがって、この周期に合わせたインターバルタイマ発生器があれば簡単に大当り（特定の乱数値）を狙うことが可能である。また、図柄表示やゲーム性においても一定周期化することによって遊技者が容易に次の展開が予想でき、遊技機に対する興味を喪失してしまう。
【００１４】
遊技機業界にとって最も重要な乱数の不規則性とは系列（乱数値の並び）の不規則性よりもむしろ特定の乱数値が次に出現するまでの周期の不規則性である。
【００１６】
そこで本発明は、かかる従来技術の欠点に鑑みなされたもので、遊技機メーカーが従来行なっているソフトウェアによる乱数発生をハードウェアにて行ない、遊技機メーカーのソフトウェアにかかる負担を軽減し、最大周期がそれぞれ異なる統計的及び不規則性が良好なＭ系列発生式を複数式内蔵し、これらの各Ｍ系列発生式を一周期の期間のみ使用することを条件に、一周期が終ったことを知らせるトリガ信号により別のＭ系列発生式に順次もしくはランダムに切り替わる手段により、特定の乱数値の一定周期化を防止し、また入賞があった場合においてもその時点ですぐに初期値を書き替えること無く（すなわち別のＭ系列にすぐに切り替わること無く）、必ず最大周期を一巡した後に書き替える手段（図２参照）により不本意な大当り連チャンの要因を排除し、検査機関においても遊技機メーカー側の試験結果と同様のものが再現できることが可能な乱数発生装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
すなわち本発明は、最大周期の異なるＭ系列発生式を複数式内蔵する手段と、これらのＭ系列発生式をそれぞれ一周期のみ発生させる手段と、最大周期に達したら再度繰り返すこと無く別のＭ系列発生式に順次若しくはランダムに切り替える手段と、電源投入によるリセットによりハードウェアロジックが初期化されることによって発生する特定乱数列の防止手段と、Ｍ系列発生における基点データ生成手段とからなる乱数発生装置により本目的を達成する。請求項２の発明は、最大周期が互いに素であるＭ系列発生式をそれぞれ組み合わせて積Ｍ系列発生式とし、前記手段により長周期（最大周期がそれぞれＭ、Ｎの場合、Ｍ×Ｎ）を得る手段を複数式内蔵させた乱数発生装置である。請求項３の発明は、最終出力選択手段から出力される乱数値を記憶しておき、Ｍ系列選択レジスタや基点データ生成手段に対して初期値を入力する記憶手段を有し、乱数発生装置の乱数初期値の更新において、選択された所定のＭ系列発生式の最大周期一巡毎に、予め設定された数値範囲内で順次、若しくはランダムに初期値を更新する乱数発生装置である。請求項４の発明は、請求項１乃至３のいずれか１項記載の乱数発生装置を内蔵させたことを特徴とする遊技機制御用マイクロコンピュータである。
【００１８】
【作用】
本発明にかかる乱数発生装置では、最大周期の異なるＭ系列発生式を複数式内蔵し、それぞれ一周期のみ発生させ、別のＭ系列発生式に切り替える手段により、理論的に本乱数発生装置全体の最大周期は、内蔵する各Ｍ系列発生式の数量分の最大周期を加算したものとなる。また、最大周期が互いに素であるＭ系列発生式を組にし積Ｍ系列発生式とすることで、最大周期はそれぞれ組にしたＭ系列発生式の最大周期の乗算値とすることができる。例えばＭ系列発生式を原始５項式とした場合、次式で表せる。
ｆ（ｘ）＝Ｘp＋Ｘq＋Ｘr＋Ｘ＋１（最大周期はＸp−１）
仮にＧＦ（２）でｐが１０、１１の係数を持つ２つのＭ系列発生式を内蔵した場合、本乱数発生装置の最大周期は２10−１＋２11−１ ＝ ３０７０である。更に請求項２による乱数発生装置では、（２10−１）×（２11−１）＝２０９４０８１の最大周期を得ることができる。更に基点データによる周期も考慮すると、本乱数発生装置の最大周期は初期値データのビット長の乗算値となる。例えば初期値データを仮に８ビットだとすると、上記の例で３０７０×２５６＝７８５９２０となる。また請求項３の発明では、最終出力選択手段から出力した乱数値を入賞、または選択されたＭ系列が最大周期に達したことを知らせる更新トリガ信号によって記憶手段に格納しておき、次のＭ系列発生式及び系列基点となるデータを初期値としてスタートさせる様に構成されたものである。本発明にかかる請求項１及び２のいずれかの乱数発生装置においても、最大周期がそれぞれ異なるＭ系列発生式を順次、もしくはランダムに選択し、それぞれ一周期のみ発生させ、別のＭ系列発生式に切り替える手段により特定の乱数値が次に出現するまでの周期は一定ではない利点を持つ。また、ランダムに選択した結果仮に再度同じＭ系列発生式が選択されても、前回発生された乱数値を初期値（最初に発生する基点が違う）として乱数を発生するので、同様の利点を持つ。Ｍ系列は最大周期内で発生する各乱数値（“０”、“１”）の統計は同数であり、本乱数発生装置は必ず最大周期を発生させた後、別のＭ系列発生式に切り替えるので統計が偏ることは無い。本乱数発生装置のＭ系列発生式選択手段としてクロスポイントスイッチを採用することにより電気的に他の回路を簡単に切断できることや、Ｍ系列を発生するのに必要なシフトレジスタや制御ゲートを最小限にすることが可能になる。また、一連のｎ段シフトレジスタに制御ゲートの挿入位置をデータを替えることにより簡単にシフトさせることができる。したがって、従来装置のように各Ｍ系列発生式毎にシフトレジスタや制御ゲートを用意することなく、クロスポイントスイッチを利用して一連のｎ段シフトレジスタに制御ゲートの挿入位置、及び乱数出力段を決定することで複数のＭ系列発生式を内蔵させることが可能になる。
【００１９】
【実施例】
以下に本発明を図示された実施例に従って詳細に説明する。図３は本発明にかかる乱数発生装置の第一実施例の概念を示すブロック図であり、クロスポイントスイッチを利用して一連のｎ段シフトレジスタに制御ゲートの挿入位置、及び乱数出力段を決定することで複数のＭ系列発生式を内蔵するｎ段シフトレジスタ＆基点データ生成手段１と、該ｎ段シフトレジスタ＆基点データ生成手段１の制御ロジックを生成する制御回路２と、各Ｍ系列発生式の最大周期設定値が各々内蔵された各Ｍ系列対応周期設定回路３と、各Ｍ系列対応周期設定回路３より供給された設定値をカウントし設定値に達したら更新トリガ信号を発するカウンタ４と、共有データを各回路に供給すると共にＭ系列発生式選択手段６に次の発生式の選択を指示するＭ系列選択レジスタ５と、ｎ段シフトレジスタ＆基点データ生成手段１から共有データに基づき最終出力段を選択する最終出力選択手段７と、特定乱数列の発生又はＭ系列のロックアップを防止するための初期値を提供するメモリ８とで構成されている。前記各Ｍ系列対応周期設定回路３と、更新トリガ信号を発するカウンタ４と、Ｍ系列選択レジスタ５によりＭ系列発生式をそれぞれ１周期のみ発生する手段を構成しており、Ｍ系列発生式選択手段６が、その機能によりＭ系列発生式を順次又はランダムに切り替える手段を構成している。電源投入時、または遊技機全体を初期化するシステムリセットが入力されると、メモリ８に格納されていた初期値１がｎ段シフトレジスタ＆基点データ生成手段１に、初期値２，３がＭ系列選択レジスタ５にロードされる。これらの初期値データは、初期値１においては系列を発生させる為のスタート基点となり、また初期値２、初期値３においてはＭ系列発生式を選択する為のデータとなり、初期値２は入賞があった時の乱数値が、初期値３は選択されたＭ系列発生式が最大周期に達した時の乱数値がメモリ８に格納される。Ｍ系列選択レジスタ５にロードされた初期値データは、Ｍ系列発生式を選択する為の共有データとして各Ｍ系列対応周期設定回路３、Ｍ系列発生式選択手段６、及び最終出力選択手段７に供給される。各Ｍ系列対応周期設定回路３では、Ｍ系列発生式の最大周期設定値が各々内蔵されており、共有データに対応した設定値をカウンタ４へ供給し、Ｍ系列発生式選択手段６では共有データに対応したＭ系列発生式を選択し、最終出力選択手段７では共有データに対応したｎ段シフトレジスタ＆基点データ生成手段１の最終出力段を選択する。カウンタ４は、各Ｍ系列対応周期設定回路３より供給された設定値をカウントし、設定値（最大周期）に達したらその情報を更新トリガ信号としてＭ系列発生式選択手段６へ知らせる。Ｍ系列発生式選択手段６は、共有データに基づき、制御回路２にて生成された制御ロジックをｎ段シフトレジスタ１の任意の段数位置に挿入し、Ｍ系列発生式を設定する。カウンタ４から更新トリガ信号があれば、その時点の乱数値に対応した別のＭ系列発生式を選択する。なお、Ｍ系列発生の選択の実現手法として汎用のマルチ・プレクサを用いたデコード方法とクロスポイントスイッチを用いる手法等がある。制御回路２は、ｎ段シフトレジスタ１の各々任意の出力段をそれぞれ任意に組み合わせてゲーティング（おもに排他的論理和）を行ない、所望のＭ系列発生式を発生する為の制御ロジックを生成する。
【００２０】
図４は本発明にかかる乱数発生装置の第一実施例の概念図のシーケンス動作を示すフローチャートであり、Ｍ系列発生式がランダムに切り替わる方式のものである。すなわち遊技機の入賞の有無を確認した後にＭ系列発生式が最大周期に達したか否かをチェックし、入賞した時に入賞フラグをセットしてメモリ８の初期値２エリアに乱数値を書き込み、更新フラグの有無を確認し、もしフラグが立っていない時にはメモリ８の初期値１エリアに乱数値を書き込み、Ｍ系列発生式を継続動作させる。また更新フラグが立っていた時には、メモリ８の初期値エリア３のエリアに乱数値を書き込むと共に更新フラグをクリアしてＭ系列発生式を継続動作させる。またＭ系列発生式が最大周期に達した時には、更新フラグを立て、メモリ８の初期値１及び初期値３エリアに乱数値を書き込み、入賞フラグが立っているか否かを確認する。そして入賞フラグがたっている時には、前回の初期値１及び２のデータをロードしてＭ系列選択レジスタ５の基点データをセットし、入賞フラグをクリアすると共にＭ系列発生式選択手段６を介して次のＭ系列発生式でスタートさせる。もし入賞フラグが立っていない時には、前回の初期値１及び３のデータをロードしてＭ系列選択レジスタ５の基点データをセットすると共にＭ系列発生式選択手段６を介して次のＭ系列発生式でスタートさせる。
【００２１】
図５は本発明にかかる乱数発生装置の第一実施例の概念図のシーケンス動作を示すフローチャートであり、Ｍ系列発生式が規則的に循環して切り替わる方式のものである。最初にＭ系列選択レジスタ５に“０”がセットされ、このデータに対応したＭ系列発生式が選択される。そして最大周期に達すると、Ｍ系列選択レジスタ５のデータが＋１インクリメントされ、このデータに対応したＭ系列発生式が選択される。もし、仮にＭ系列発生式が１６式内蔵されていたとすると、Ｍ系列選択レジスタ５のデータが“Ｆ”でこのデータに対応したＭ系列発生式が最大周期に達した場合、Ｍ系列選択レジスタ５のデータに“０”がセットされ、同様のシーケンスを繰り返す。Ｍ系列発生式が規則的に循環して切り替わる方式のものは、検査機関で行う試射試験等に有効であり、例えば本乱数発生装置にユーザモードと検査モードを設け、ソフトウェア、またはハードウェアスイッチで簡単にモードを切り替えるようにしても良い。
【００２２】
図６はｎ段シフトレジスタ１の論理概念図を示すもので、図の通りｎ段接続されているものとする。ｎ段シフトレジスタ１の各段のフリップフロップ（以下ＦＦと呼ぶ）は、リセット、またはプリセット可能なものとする。便宜上、データ入力／クロック／データ出力端子と、リセット／プリセット端子と分割して表示している。論理積ゲートが各段にあるのは、制御回路２で生成される制御ゲートを挿入する為の手段であり、また論理積ゲートの片側をプルアップしているのは、Ｍ系列発生式選択手段６をクロスポイントスイッチで実現した場合、電気的に切離された時の論理のフラツキを無くす為で、通常のマルチ・プレクサによるデコード方式にて実現する場合、このプルアップ抵抗は不要となる。Ｍ系列は各段のＦＦ出力がオールゼロになるとロックアップ状態になり動作しなくなる。したがって、ロックアップ状態を防ぐには、各段のＦＦ出力の内１つが“１”であれば良い。このロックアップ状態の防止手段を図６（２／２）に図示するように初期値が０とならないようにしてある。基点データ設定レジスタは初期値１データを基に各段のＦＦをリセット、またはプリセットすることによって基点データを決定するものである。この基点データ設定レジスタは最大周期の一番小さいＭ系列発生式を決定するＦＦ段の前段のどこに配置してもよいが、比較的近辺の前段に配置した方が良い。また、同様にロックアップ状態を防ぐ手段である１段のみ強制的にプリセットされるＦＦもどこに配置してもよいが、最大周期の一番小さいＭ系列発生式を決定するＦＦ段に配置した方が良い。この強制的にプリセットされるＦＦにより、初期値１データがゼロであってもロックアップ状態を防止することが可能となる。
【００２３】
図７は制御回路２の論理概念図を示すもので、図の通り排他的論理和ゲートで構成され、各Ｍ系列発生式に対応したタイプのものが複数個内蔵されている。Ｍ系列が多項式になればなる程、排他的論理和ゲートは多段になる。
【００２４】
Ｍ系列発生式選択手段６は、通常のマルチ・プレクサによるデコード方式にて実現する方法とクロスポイントスイッチを採用して実現する方法がある。クロスポイントスイッチは、ｎ×ｎで配列された半導体スイッチで構成され、入力データに対応した個々のスイッチをオン／オフする。このクロスポイントスイッチにより、ｎ×ｎ個分のＭ系列発生式を選択することが可能となる。例として４×４型のクロスポイントスイッチの真理値表を図８に示している。
【００２５】
Ｍ系列は特性多項式で表され、本装置は各種多項式を内蔵することが可能であるが、遊技機で必要な乱数は、原始３項式や原始５項式で発生させる分には十分に仕様に耐え得る。ｎ次元の原始３項式と原始５項式を内蔵した場合の実施例を図９に示している。また、本装置のクロスポイントの選択位置により、制御回路２の制御ゲートをｎ段シフトレジスタ群にシフトして挿入することが可能となる為、複数の最大周期の異なるＭ系列発生式を内蔵させることが可能となる。
【００２６】
また、クロスポイントスイッチを増設、または増設したクロスポイントスイッチをカスケード接続することにより、異なる多項式を合成して高次元のＭ系列発生式として乱数を発生させることも可能である。ｎ次元の原始３項式と原始５項式をそれぞれ合成した場合の概念の実施例を図１０に示している。
【００２７】
図１１はｎ次元の原始５項式を１６式内蔵した場合のクロスポイントスイッチとロジックとの関係を示した図であり、その結果共有データとの関係で図１２（１）〜（１６）に示すようなｎ次元原始５項式が１６式（例えばＸ18＋Ｘ4＋Ｘ2＋Ｘ＋１、Ｘ19＋Ｘ5＋Ｘ3＋Ｘ2＋１、Ｘ20＋Ｘ6＋Ｘ4＋Ｘ3＋１、Ｘ21＋Ｘ7＋Ｘ5＋Ｘ4＋１、Ｘ14＋Ｘ5＋Ｘ4＋Ｘ2＋１、Ｘ15＋Ｘ6＋Ｘ5＋Ｘ3＋1、Ｘ16＋Ｘ7＋Ｘ6＋Ｘ4＋１、Ｘ17＋Ｘ8＋Ｘ7＋Ｘ5＋１、Ｘ10＋Ｘ5＋Ｘ3＋Ｘ＋１、Ｘ11＋Ｘ6＋Ｘ4＋Ｘ2＋１、Ｘ12＋Ｘ7＋Ｘ5＋Ｘ3＋１、Ｘ13＋Ｘ8＋Ｘ6＋Ｘ4＋１、Ｘ6＋Ｘ3＋Ｘ2＋Ｘ＋１、Ｘ7＋Ｘ5＋Ｘ4＋Ｘ＋１、Ｘ8＋Ｘ5＋Ｘ4＋Ｘ3＋１及びＸ9＋Ｘ6＋Ｘ5＋Ｘ4＋１）を内蔵した状態となる。
【００２８】
【発明の効果】
従来のパチンコ遊技機等では、一般的には乱数の発生はソフトウェアで行なわれている為、ソフトウェアにかかる負担が大きいが、本発明にかかる乱数発生装置は、かかるソフトウェアの負担を軽減する役割を果たし、また遊技機用マイクロコンピュータで制御可能な特定の乱数値が一定周期化しない乱数を提供することができる。この為、遊技者が機械（体感器等）を用いて意図的に入賞タイミングを図って特定の乱数値を引いて大当りを狙うことが実質的にできなくなる。すなわち、入賞タイミングを人為的に操作することによる攻略法を無くすことができる。更に図柄表示やゲーム性においても遊技者が次の展開を容易に予想することが出来ない、すなわち遊技者を飽きさせない品質の高い乱数を提供することが可能となる。また、入賞による乱数更新においても必ず最大周期を一巡した後に書き換える方式を採用することにより、従来装置による途上の乱数を切り捨てることによって発生する高確率化による不当な大当たり連チャンを防止し、また射幸心をあおることの無い健全な乱数を提供することが本乱数発生装置の目的である。また、大型計算機やワークステーション環境下で使用されるシフトレジスタが１００段以上のＭ系列発生式と同等の長周期性を本乱数発生方式によってシフトレジスタ段数が数〜数十段程度のＭ系列発生式で提供することができるので、一つの乱数値を得るクロック数や消費電力を軽減できる。また、本乱数発生装置で使用されるＭ系列発生式はシフトレジスタ段数が数十段程度の為、低い周波数でも高速で動作させることが可能である。
【図面の簡単な説明】
【図１】従来装置と本装置の仕様比較を示す図である。
【図２】最大周期内で二回以上の入賞があった場合の従来装置と本装置の仕様比較を示す図である。
【図３】本発明にかかる第一実施例の装置のブロック図である。
【図４】本発明にかかる第一実施例の装置のＭ系列発生式がランダム方式により切り替わることを示す動作フローチャートである。
【図５】本発明にかかる第一実施例の装置のＭ系列発生式が規則循環方式により切り替わることを示す動作フローチャートである。
【図６】ｎ段シフトレジスタ＆基点データ生成手段１のブロック図である。
【図７】制御回路２の論理概念図である。
【図８】４×４型クロスポイントスイッチの真理値表である。
【図９】ｎ次元の原始３項式と原始５項式を内蔵した場合の概念を示す図である
【図１０】ｎ次元の原始３項式と原始５項式を合成した場合の概念を示す図である。
【図１１】ｎ次元の原始５項式を１６式内蔵した場合の実施例を示す図である。
【図１２】ｎ次元の原始５項式を１６式（前半８式）の論理式とブロック図との関係を示す図である。
【図１３】ｎ次元の原始５項式を１６式（後半８式）の論理式とブロック図との関係を示す図である。
【符号の説明】
１      ｎ段シフトレジスタ＆基点データ生成手段
２      制御回路
３      各Ｍ系列対応周期設定回路
４      カウンタ
５      Ｍ系列選択レジスタ
６      Ｍ系列発生式選択手段
７      最終出力選択手段
８      メモリ