(57)【要約】  ＦＩＲフィルタのタップ係数が誤った値に収束することを防止する。入力信号に波形等化を行い、その結果を出力信号として出力する波形等化装置であって、前記入力信号と複数のタップ係数との間で畳み込み演算を行うＦＩＲフィルタと、前記出力信号と複数のタップ係数との間で畳み込み演算を行うＩＩＲフィルタと、前記ＦＩＲフィルタの演算結果と前記ＩＩＲフィルタの演算結果とを加算し、その結果を前記出力信号として出力する加算部と、前記出力信号の誤差を検出する誤差検出部と、前記ＦＩＲフィルタ及び前記ＩＩＲフィルタのタップ係数を前記誤差に基づいて更新するタップ係数更新部とを有する。前記タップ係数更新部は、前記波形等化装置の動作開始時から所定の条件が満たされるまでの間は、前記ＦＩＲフィルタのタップ係数を更新するためのステップサイズを前記ＩＩＲフィルタのタップ係数を更新するためのステップサイズより小さくする。
2008062622.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に波形等化を行い、その結果を出力信号として出力する波形等化装置であって、
前記入力信号と複数のタップ係数との間で畳み込み演算を行うＦＩＲ（finite impulse response）フィルタと、
前記出力信号と複数のタップ係数との間で畳み込み演算を行うＩＩＲ（infinite impulse response）フィルタと、
前記ＦＩＲフィルタの演算結果と前記ＩＩＲフィルタの演算結果とを加算し、その結果を前記出力信号として出力する加算部と、
前記出力信号の誤差を検出して出力する誤差検出部と、
前記ＦＩＲフィルタ及び前記ＩＩＲフィルタのタップ係数を前記誤差に基づいて更新するタップ係数更新部とを備え、
前記タップ係数更新部は、
前記波形等化装置の動作開始時から所定の条件が満たされるまでの間は、前記ＦＩＲフィルタのタップ係数を更新するためのステップサイズを前記ＩＩＲフィルタのタップ係数を更新するためのステップサイズより小さくする
ことを特徴とする波形等化装置。
【請求項２】
請求項１に記載の波形等化装置において、
前記所定の条件は、前記波形等化装置の動作開始時からの経過時間が所定の時間を越えることである
ことを特徴とする波形等化装置。
【請求項３】
請求項２に記載の波形等化装置において、
前記経過時間を測定するカウンタと、
前記カウンタで測定された前記経過時間が前記所定の時間を越えているか否かを判定する比較器とを更に備える
ことを特徴とする波形等化装置。
【請求項４】
請求項３に記載の波形等化装置において、
前記ＩＩＲフィルタの複数のタップ係数のそれぞれについての微分値の絶対値の総和を求める微分器を更に備え、
前記比較器は、
前記総和が所定値以上である場合には、前記所定の時間を大きくし、前記総和が前記所定値よりも小さい場合には、前記所定の時間を小さくする
ことを特徴とする波形等化装置。
【請求項５】
請求項１に記載の波形等化装置において、
前記所定の条件は、
前記ＩＩＲフィルタの複数のタップ係数のそれぞれについての微分値の絶対値の総和が、所定値よりも小さいことである
ことを特徴とする波形等化装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル放送やデジタル無線通信のための受信機においてマルチパスによる妨害を除去する波形等化装置に関する。
【背景技術】
【０００２】
デジタル放送やデジタル無線通信のための受信機には、マルチパス妨害を除去するための波形等化装置が搭載されている。マルチパス妨害とは、経路の違う複数の送信波が受信機に到達し、本来受信したい主波に干渉する干渉波（ゴースト）が観測されることをいう。波形等化装置は、このような妨害を受けた主波の復元を行う。【０００３】
マルチパス妨害の干渉波としては、前ゴーストと後ゴーストとが生じ得る。前ゴーストは、主波よりも時間的に早く受信機に到達した送信波である。これに対し、後ゴーストは、主波よりも時間的に遅く受信機に到達した送信波である。【０００４】
前ゴースト及び後ゴーストが含まれている受信波を等化するためには、ＦＩＲ（finite impulse response）フィルタとＩＩＲ（infinite impulse response）フィルタとを有する波形等化装置が用いられる。このような波形等化装置の例が、特許文献１に開示されている。この波形等化装置は、算出された演算精度制御値に応じて畳み込み演算の精度を変更することにより、低消費電力化、及び回路面積の縮小を図っている。
【特許文献１】特開２００５−３９６８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、このような波形等化装置は、入力信号に含まれるゴーストによっては、ＦＩＲタップ係数が誤収束することがある。すなわち、ＩＩＲフィルタが抑圧する後ゴーストの影響により、ＦＩＲフィルタのタップ係数が誤収束してしまい、波形等化性能を劣化させてしまうという問題があった。【０００６】
本発明は、ＦＩＲフィルタとＩＩＲフィルタとを有する波形等化装置において、ＦＩＲフィルタのタップ係数が誤った値に収束することを防止することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る波形等化装置は、入力信号に波形等化を行い、その結果を出力信号として出力する波形等化装置であって、前記入力信号と複数のタップ係数との間で畳み込み演算を行うＦＩＲ（finite impulse response）フィルタと、前記出力信号と複数のタップ係数との間で畳み込み演算を行うＩＩＲ（infinite impulse response）フィルタと、前記ＦＩＲフィルタの演算結果と前記ＩＩＲフィルタの演算結果とを加算し、その結果を前記出力信号として出力する加算部と、前記出力信号の誤差を検出して出力する誤差検出部と、前記ＦＩＲフィルタ及び前記ＩＩＲフィルタのタップ係数を前記誤差に基づいて更新するタップ係数更新部とを有する。前記タップ係数更新部は、前記波形等化装置の動作開始時から所定の条件が満たされるまでの間は、前記ＦＩＲフィルタのタップ係数を更新するためのステップサイズを前記ＩＩＲフィルタのタップ係数を更新するためのステップサイズより小さくする。【０００８】
これによると、波形等化装置の動作開始時から所定の条件が満たされるまでの間は、ＦＩＲフィルタのタップ係数を更新するためのステップサイズをＩＩＲフィルタのタップ係数を更新するためのステップサイズより小さくするので、ＩＩＲフィルタのタップ係数をＦＩＲフィルタのタップ係数より早く収束させることができる。したがって、ＩＩＲフィルタが抑圧するゴーストの影響により、ＦＩＲフィルタのタップ係数が誤収束することを防ぐことができる。
【発明の効果】
【０００９】
本発明によれば、ＦＩＲフィルタ及びＩＩＲフィルタのタップ係数を更新する際にステップサイズを適切に制御するので、ＦＩＲフィルタのタップ係数が誤った値に収束することを防止することができる。比較的簡単な回路を用いるので、回路面積をあまり増加させずに波形等化装置の波形等化性能を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の実施形態に係る波形等化装置の構成を示すブロック図である。
【図２】図２は、図１のＦＩＲフィルタの構成例を示すブロック図である。
【図３】図３は、図１のＩＩＲフィルタの構成例を示すブロック図である。
【図４】図４は、図１のタップ係数更新部の構成例を示すブロック図である。
【図５】図５は、図４のステップサイズ制御部の構成例を示すブロック図である。
【図６】図６は、図５のステップサイズ制御部の変形例の構成を示すブロック図である。
【図７】図７は、図５のステップサイズ制御部の他の変形例の構成を示すブロック図である。
【符号の説明】
【００１１】
１０  ＦＩＲフィルタ
２０  ＩＩＲフィルタ
３２  加算器
３４  誤差検出部
４０  タップ係数更新部
６２，２６２，３６２  比較器
６４  カウンタ
６６  微分器
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について、図面を参照しながら説明する。【００１３】
図１は、本発明の実施形態に係る波形等化装置の構成を示すブロック図である。図１の波形等化装置は、ＦＩＲフィルタ１０と、ＩＩＲフィルタ２０と、加算器３２と、誤差検出部３４と、タップ係数更新部４０とを有している。この波形等化装置は、例えば、ＡＴＳＣ（Advanced Television Systems Committee） ＶＳＢ（vestigial-sideband）受信機において用いられる。図１の波形等化装置には、主波と干渉波（ゴースト）とを含む入力信号ＩＳが入力されている。この波形等化装置は、入力信号ＩＳから主波を復元して、得られた結果を出力信号ＥＳとして出力する。【００１４】
ＦＩＲフィルタ１０は、入力信号ＩＳを遅延させて、互いに所定の時間ずつ異なる遅延を受けた複数のタップ値を求める。ＦＩＲフィルタ１０は、これらの複数のタップ値を用いて、入力信号ＩＳと、これらのタップ値にそれぞれ対応する複数のタップ係数との間で畳み込み演算を行い、その結果を信号ＦＯとして加算器３２に出力する。【００１５】
ＩＩＲフィルタ２０は、図１の波形等化装置の出力信号ＥＳを遅延させて、互いに所定の時間ずつ異なる遅延を受けた複数のタップ値を求める。ＩＩＲフィルタ２０は、これらの複数のタップ値を用いて、出力信号ＥＳと、これらのタップ値にそれぞれ対応する複数のタップ係数との間で畳み込み演算を行い、その結果を信号ＩＯとして加算器３２に出力する。【００１６】
加算器３２は、信号ＦＯと信号ＩＯとを加算し、その結果を出力信号ＥＳとして出力する。誤差検出部３４は、出力信号ＥＳと所望の信号との間の誤差ＥＲを検出し、タップ係数更新部４０に出力する。タップ係数更新部４０は、誤差ＥＲに従ってＦＩＲフィルタ１０及びＩＩＲフィルタ２０のタップ係数を更新する。【００１７】
図２は、図１のＦＩＲフィルタ１０の構成例を示すブロック図である。ＦＩＲフィルタ１０は、ｎ−１個（ｎは自然数）の遅延器１２Ｂ，１２Ｃ，…，１２Ｉ，…，１２Ｎと、ｎ個の乗算器１４Ａ，１４Ｂ，…，１４Ｉ，…，１４Ｎと、加算器１６とを有している。【００１８】
遅延器１２Ｂ〜１２Ｎは、直列に接続されており、各遅延器の出力が、次段の遅延器の入力に接続されている。遅延器１２Ｂ〜１２Ｎは、それぞれに入力された信号を遅延ＴＳだけ遅延させて出力する。遅延器１２Ｂの入力（入力信号ＩＳ）をタップ値ＦＴＰ１とし、遅延器１２Ｂ〜１２Ｎの出力をそれぞれタップ値ＦＴＰ２，ＦＴＰ３，…，ＦＴＰｎとする。タップ値ＦＴＰ１〜ＦＴＰｎには、タップ係数ＦＣ１，ＦＣ２，…，ＦＣｎがそれぞれ対応している。遅延ＴＳは、入力信号ＩＳのシンボル周期に等しい。【００１９】
乗算器１４Ａは、タップ値ＦＴＰ１と、これに対応するタップ係数ＦＣ１との間で乗算を行い、乗算結果ＦＲ１を加算器１６に出力する。同様に、乗算器１４Ｂ〜１４Ｎはそれぞれ、タップ値ＦＴＰ２〜ＦＴＰｎのうちの対応するものと、タップ係数ＦＣ２〜ＦＣｎのうちの対応するものとの間で乗算を行い、乗算結果ＦＲ２〜ＦＲｎを加算器１６に出力する。加算器１６は、乗算器１４Ａ〜１４Ｎで求められた乗算結果を全て加算して、得られた結果を出力する。このような動作を繰り返し、ＦＩＲフィルタ１０は、入力信号ＩＳとタップ係数ＦＣ１〜ＦＣｎとの間で畳み込み演算を行い、その結果を信号ＦＯとして加算器３２に出力する。【００２０】
図３は、図１のＩＩＲフィルタ２０の構成例を示すブロック図である。ＩＩＲフィルタ２０は、ｍ−１個（ｍは自然数）の遅延器２２Ｂ，２２Ｃ，…，２２Ｉ，…，２２Ｍと、ｍ個の乗算器２４Ａ，２４Ｂ，…，２４Ｉ，…，２４Ｍと、加算器２６とを有している。ＩＩＲフィルタ２０も、タップ数やタップ係数が異なる他は、図１のＦＩＲフィルタ１０とほぼ同様に構成されている。【００２１】
遅延器２２Ｂ〜２２Ｍは、直列に接続されており、各遅延器の出力が、次段の遅延器の入力に接続されている。遅延器２２Ｂ〜２２Ｍは、それぞれに入力された信号を遅延ＴＳだけ遅延させて出力する。遅延器２２Ｂの入力（出力信号ＥＳ）をタップ値ＩＴＰ１とし、遅延器２２Ｂ〜２２Ｍの出力をそれぞれタップ値ＩＴＰ２，ＩＴＰ３，…，ＩＴＰｍとする。タップ値ＩＴＰ１〜ＩＴＰｍには、タップ係数ＩＣ１，ＩＣ１，…，ＩＣｍがそれぞれ対応している。【００２２】
乗算器２４Ａ〜２４Ｍはそれぞれ、タップ値ＩＴＰ１〜ＩＴＰｍのうちの対応するものと、タップ係数ＩＣ１〜ＩＣｍのうちの対応するものとの間で乗算を行い、乗算結果ＩＲ１〜ＩＲｍを加算器２６に出力する。加算器２６は、乗算器２４Ａ〜２４Ｍで求められた乗算結果を全て加算して、得られた結果を出力する。このような動作を繰り返し、ＩＩＲフィルタ２０は、出力信号ＥＳとタップ係数ＩＣ１〜ＩＣｍとの間で畳み込み演算を行い、その結果を信号ＩＯとして加算器３２に出力する。【００２３】
図１等においては、タップ係数ＦＣ１〜ＦＣｎをＦＣとして、タップ値ＦＴＰ１〜ＦＴＰｎをＦＴＰとして、タップ係数ＩＣ１〜ＩＣｍをＩＣとして、タップ値ＩＴＰ１〜ＩＴＰｍをＩＴＰとして、総称している。【００２４】
図４は、図１のタップ係数更新部４０の構成例を示すブロック図である。タップ係数更新部４０は、乗算器５１，５２，５３，５４と、積分器５５，５６と、ステップサイズ制御部５８とを有している。ここでは、例として、ＬＭＳ（Least Mean Square）アルゴリズムを用いてタップ係数を更新する場合について説明する。【００２５】
ステップサイズ制御部５８は、ＦＩＲフィルタ１０のフィルタ係数更新のためのＦＩＲステップサイズＳＳＦと、ＩＩＲフィルタ２０のフィルタ係数更新のためのＩＩＲステップサイズＳＳＩとを出力している。【００２６】
例として、タップ係数ＦＣｉ及びＩＣｉの更新について説明する。乗算器５１は、誤差ＥＲとタップ値ＦＴＰｉとの乗算を行い、その乗算結果ＦＴｉを出力する。乗算器５２は、乗算結果ＦＴｉとＦＩＲステップサイズＳＳＦとの乗算を行い、その乗算結果ＦＭｉを積分器５５に出力する。積分器５５は、乗算結果ＦＭｉを累積し、その結果を新たなタップ係数ＦＣｉとしてＦＩＲフィルタ１０に出力する。乗算器５１，５２及び積分器５５は、このような処理をＦＩＲフィルタ１０の全てのタップ係数ＦＣ１〜ＦＣｎについて行う。【００２７】
乗算器５３は、誤差ＥＲとタップ値ＩＴＰｉとの乗算を行い、その乗算結果ＩＴｉを出力する。乗算器５４は、乗算結果ＩＴｉとＩＩＲステップサイズＳＳＩとの乗算を行い、その乗算結果ＩＭｉを積分器５６に出力する。積分器５６は、乗算結果ＩＭｉを累積し、その結果を新たなタップ係数ＩＣｉとしてＩＩＲフィルタ２０に出力する。乗算器５３，５４及び積分器５６は、このような処理をＩＩＲフィルタ２０の全てのタップ係数ＩＣ１〜ＩＣｍについて行う。【００２８】
図５は、図４のステップサイズ制御部５８の構成例を示すブロック図である。図５のステップサイズ制御部５８は、比較器６２と、カウンタ６４とを有している。【００２９】
カウンタ６４は、図１の波形等化装置の動作開始時にカウント動作を開始し、波形等化装置の動作開始時からの経過時間を測定する。比較器６２は、カウンタ６４で測定された経過時間が切り替え閾値１００ｍｓに達するまでは、ＦＩＲステップサイズＳＳＦとして１／３２を出力し、ＩＩＲステップサイズＳＳＩとして１／８を出力する。また、比較器６２は、カウンタ６４で測定された時間が切り替え閾値１００ｍｓを越えた後には、ＦＩＲステップサイズＳＳＦ及びＩＩＲステップサイズＳＳＩとして１／８を出力する。【００３０】
このように、動作開始時から所定の期間が経過するまでは、ＦＩＲステップサイズＳＳＦをＩＩＲステップサイズＳＳＩより小さくするので、ＩＩＲフィルタ２０のタップ係数をＦＩＲフィルタ１０のタップ係数より早く収束させることができる。したがって、ＩＩＲフィルタ２０が抑圧するゴーストの影響により、ＦＩＲフィルタ１０のタップ係数が誤収束することを防ぐことができる。その結果、波形等化装置の波形等化性能を向上させることができる。【００３１】
図６は、図５のステップサイズ制御部５８の変形例の構成を示すブロック図である。図６のステップサイズ制御部２５８は、比較器２６２と、微分器６６とを有している。【００３２】
微分器６６は、ＩＩＲフィルタ２０からタップ係数ＩＣ１〜ＩＣｍを受け取り、これらのタップ係数のそれぞれについて微分値の絶対値を求め、更にこれらの絶対値の総和ＡＤＩを求めて比較器２６２に出力する。比較器２６２は、総和ＡＤＩと切り替え閾値とを比較し、その結果に応じてＦＩＲステップサイズＳＳＦを出力する。【００３３】
比較器２６２には、切り替え閾値として０．０５が設定されているとする。比較器２６２は、総和ＡＤＩが０．０５以上である場合には、ＦＩＲステップサイズＳＳＦとして１／３２を出力し、ＩＩＲステップサイズＳＳＩとして１／８を出力する。また、比較器２６２は、総和ＡＤＩが０．０５よりも小さくなった場合には、ＦＩＲステップサイズＳＳＦ及びＩＩＲステップサイズＳＳＩとして１／８を出力する。【００３４】
このように、図５のステップサイズ制御部５８に代えて図６のステップサイズ制御部２５８を用いた場合にも、ＩＩＲフィルタ２０のタップ係数をＦＩＲフィルタ１０のタップ係数より早く収束させることができ、ＩＩＲフィルタ２０が抑圧するゴーストの影響により、ＦＩＲフィルタ１０のタップ係数が誤収束することを防ぐことができる。また、ＩＩＲフィルタが２０が抑圧すべき後ゴーストが存在しない場合には、ＦＩＲフィルタ１０のタップ係数の収束時間を短縮することができる。【００３５】
図７は、図５のステップサイズ制御部５８の他の変形例の構成を示すブロック図である。図７のステップサイズ制御部３５８は、比較器３６２と、カウンタ６４と、微分器６６とを有している。【００３６】
カウンタ６４及び微分器６６は、ぞれぞれ図５及び図６を参照して説明したものと同じである。すなわち、カウンタ６４は、図１の波形等化装置の動作開始時にカウント動作を開始し、波形等化装置の動作開始時からの経過時間を測定する。微分器６６は、ＩＩＲフィルタ２０からタップ係数ＩＣ１〜ＩＣｍを受け取り、これらのタップ係数のそれぞれについて微分値の絶対値を求め、更にこれらの絶対値の総和ＡＤＩを求めて比較器３６２に出力する。【００３７】
比較器３６２には、切り替え閾値として例えば１００ｍｓが設定されている。比較器３６２は、総和ＡＤＩが所定値以上である場合には、切り替え閾値を大きくし、総和ＡＤＩが所定値よりも小さい場合には、切り替え閾値を小さくする。その他の点は、比較器６２と同様である。【００３８】
このように、図５のステップサイズ制御部５８に代えて図７のステップサイズ制御部３５８を用いた場合にも、ＩＩＲフィルタ２０のタップ係数をＦＩＲフィルタ１０のタップ係数より早く収束させることができ、ＦＩＲフィルタ１０のタップ係数が誤収束することを防ぐことができる。【００３９】
なお、以上の実施形態で示したＦＩＲステップサイズＳＳＦ、ＩＩＲステップサイズＳＳＩ、及び各切り替え閾値は一例であって、他の値であってもよい。また、ＦＩＲステップサイズＳＳＦは０であってもよい。
【産業上の利用可能性】
【００４０】
以上説明したように、本発明は、ＦＩＲフィルタのタップ係数が誤った値に収束することを防止することができるので、波形等化装置等について有用である。
【図１】
2008062622.tif 000003
【図２】
2008062622.tif 000004
【図３】
2008062622.tif 000005
【図４】
2008062622.tif 000006
【図５】
2008062622.tif 000007
【図６】
2008062622.tif 000008
【図７】
2008062622.tif 000009
【手続補正書】
【提出日】平成20年9月29日(2008.9.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号に波形等化を行い、その結果を出力信号として出力する波形等化装置であって、
前記入力信号と複数のタップ係数との間で畳み込み演算を行うＦＩＲ（finite impulse response）フィルタと、
前記出力信号と複数のタップ係数との間で畳み込み演算を行うＩＩＲ（infinite impulse response）フィルタと、
前記ＦＩＲフィルタの演算結果と前記ＩＩＲフィルタの演算結果とを加算し、その結果を前記出力信号として出力する加算部と、
前記出力信号の誤差を検出して出力する誤差検出部と、
前記ＦＩＲフィルタ及び前記ＩＩＲフィルタのタップ係数を前記誤差に基づいて更新するタップ係数更新部とを備え、
前記タップ係数更新部は、
前記波形等化装置の動作開始時から所定の条件が満たされるまでの間は、前記ＦＩＲフィルタのタップ係数を更新するためのステップサイズを前記ＩＩＲフィルタのタップ係数を更新するためのステップサイズより小さくする
ことを特徴とする波形等化装置。
【請求項２】
請求項１に記載の波形等化装置において、
前記所定の条件は、前記波形等化装置の動作開始時からの経過時間が所定の時間を越えることである
ことを特徴とする波形等化装置。
【請求項３】
請求項２に記載の波形等化装置において、
前記経過時間を測定するカウンタと、
前記カウンタで測定された前記経過時間が前記所定の時間を越えているか否かを判定する比較器とを更に備える
ことを特徴とする波形等化装置。
【請求項４】
請求項３に記載の波形等化装置において、
前記ＩＩＲフィルタの複数のタップ係数のそれぞれについての微分値の絶対値の総和を求める微分器を更に備え、
前記比較器は、
前記総和が所定値以上である場合には、前記所定の時間を大きくし、前記総和が前記所定値よりも小さい場合には、前記所定の時間を小さくする
ことを特徴とする波形等化装置。
【請求項５】
請求項１に記載の波形等化装置において、
前記所定の条件は、
前記ＩＩＲフィルタの複数のタップ係数のそれぞれについての微分値の絶対値の総和が、所定値よりも小さいことである
ことを特徴とする波形等化装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル放送やデジタル無線通信のための受信機においてマルチパスによる妨害を除去する波形等化装置に関する。
【背景技術】
【０００２】
デジタル放送やデジタル無線通信のための受信機には、マルチパス妨害を除去するための波形等化装置が搭載されている。マルチパス妨害とは、経路の違う複数の送信波が受信機に到達し、本来受信したい主波に干渉する干渉波（ゴースト）が観測されることをいう。波形等化装置は、このような妨害を受けた主波の復元を行う。
【０００３】
マルチパス妨害の干渉波としては、前ゴーストと後ゴーストとが生じ得る。前ゴーストは、主波よりも時間的に早く受信機に到達した送信波である。これに対し、後ゴーストは、主波よりも時間的に遅く受信機に到達した送信波である。
【０００４】
前ゴースト及び後ゴーストが含まれている受信波を等化するためには、ＦＩＲ（finite impulse response）フィルタとＩＩＲ（infinite impulse response）フィルタとを有する波形等化装置が用いられる。このような波形等化装置の例が、特許文献１に開示されている。この波形等化装置は、算出された演算精度制御値に応じて畳み込み演算の精度を変更することにより、低消費電力化、及び回路面積の縮小を図っている。
【特許文献１】特開２００５−３９６８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、このような波形等化装置は、入力信号に含まれるゴーストによっては、ＦＩＲタップ係数が誤収束することがある。すなわち、ＩＩＲフィルタが抑圧する後ゴーストの影響により、ＦＩＲフィルタのタップ係数が誤収束してしまい、波形等化性能を劣化させてしまうという問題があった。
【０００６】
本発明は、ＦＩＲフィルタとＩＩＲフィルタとを有する波形等化装置において、ＦＩＲフィルタのタップ係数が誤った値に収束することを防止することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る波形等化装置は、入力信号に波形等化を行い、その結果を出力信号として出力する波形等化装置であって、前記入力信号と複数のタップ係数との間で畳み込み演算を行うＦＩＲ（finite impulse response）フィルタと、前記出力信号と複数のタップ係数との間で畳み込み演算を行うＩＩＲ（infinite impulse response）フィルタと、前記ＦＩＲフィルタの演算結果と前記ＩＩＲフィルタの演算結果とを加算し、その結果を前記出力信号として出力する加算部と、前記出力信号の誤差を検出して出力する誤差検出部と、前記ＦＩＲフィルタ及び前記ＩＩＲフィルタのタップ係数を前記誤差に基づいて更新するタップ係数更新部とを有する。前記タップ係数更新部は、前記波形等化装置の動作開始時から所定の条件が満たされるまでの間は、前記ＦＩＲフィルタのタップ係数を更新するためのステップサイズを前記ＩＩＲフィルタのタップ係数を更新するためのステップサイズより小さくする。
【０００８】
これによると、波形等化装置の動作開始時から所定の条件が満たされるまでの間は、ＦＩＲフィルタのタップ係数を更新するためのステップサイズをＩＩＲフィルタのタップ係数を更新するためのステップサイズより小さくするので、ＩＩＲフィルタのタップ係数をＦＩＲフィルタのタップ係数より早く収束させることができる。したがって、ＩＩＲフィルタが抑圧するゴーストの影響により、ＦＩＲフィルタのタップ係数が誤収束することを防ぐことができる。
【発明の効果】
【０００９】
本発明によれば、ＦＩＲフィルタ及びＩＩＲフィルタのタップ係数を更新する際にステップサイズを適切に制御するので、ＦＩＲフィルタのタップ係数が誤った値に収束することを防止することができる。比較的簡単な回路を用いるので、回路面積をあまり増加させずに波形等化装置の波形等化性能を向上させることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１１】
図１は、本発明の実施形態に係る波形等化装置の構成を示すブロック図である。図１の波形等化装置は、ＦＩＲフィルタ１０と、ＩＩＲフィルタ２０と、加算器３２と、誤差検出部３４と、タップ係数更新部４０とを有している。この波形等化装置は、例えば、ＡＴＳＣ（Advanced Television Systems Committee） ＶＳＢ（vestigial-sideband）受信機において用いられる。図１の波形等化装置には、主波と干渉波（ゴースト）とを含む入力信号ＩＳが入力されている。この波形等化装置は、入力信号ＩＳから主波を復元して、得られた結果を出力信号ＥＳとして出力する。
【００１２】
ＦＩＲフィルタ１０は、入力信号ＩＳを遅延させて、互いに所定の時間ずつ異なる遅延を受けた複数のタップ値を求める。ＦＩＲフィルタ１０は、これらの複数のタップ値を用いて、入力信号ＩＳと、これらのタップ値にそれぞれ対応する複数のタップ係数との間で畳み込み演算を行い、その結果を信号ＦＯとして加算器３２に出力する。
【００１３】
ＩＩＲフィルタ２０は、図１の波形等化装置の出力信号ＥＳを遅延させて、互いに所定の時間ずつ異なる遅延を受けた複数のタップ値を求める。ＩＩＲフィルタ２０は、これらの複数のタップ値を用いて、出力信号ＥＳと、これらのタップ値にそれぞれ対応する複数のタップ係数との間で畳み込み演算を行い、その結果を信号ＩＯとして加算器３２に出力する。
【００１４】
加算器３２は、信号ＦＯと信号ＩＯとを加算し、その結果を出力信号ＥＳとして出力する。誤差検出部３４は、出力信号ＥＳと所望の信号との間の誤差ＥＲを検出し、タップ係数更新部４０に出力する。タップ係数更新部４０は、誤差ＥＲに従ってＦＩＲフィルタ１０及びＩＩＲフィルタ２０のタップ係数を更新する。
【００１５】
図２は、図１のＦＩＲフィルタ１０の構成例を示すブロック図である。ＦＩＲフィルタ１０は、ｎ−１個（ｎは自然数）の遅延器１２Ｂ，１２Ｃ，…，１２Ｉ，…，１２Ｎと、ｎ個の乗算器１４Ａ，１４Ｂ，…，１４Ｉ，…，１４Ｎと、加算器１６とを有している。
【００１６】
遅延器１２Ｂ〜１２Ｎは、直列に接続されており、各遅延器の出力が、次段の遅延器の入力に接続されている。遅延器１２Ｂ〜１２Ｎは、それぞれに入力された信号を遅延ＴＳだけ遅延させて出力する。遅延器１２Ｂの入力（入力信号ＩＳ）をタップ値ＦＴＰ１とし、遅延器１２Ｂ〜１２Ｎの出力をそれぞれタップ値ＦＴＰ２，ＦＴＰ３，…，ＦＴＰｎとする。タップ値ＦＴＰ１〜ＦＴＰｎには、タップ係数ＦＣ１，ＦＣ２，…，ＦＣｎがそれぞれ対応している。遅延ＴＳは、入力信号ＩＳのシンボル周期に等しい。
【００１７】
乗算器１４Ａは、タップ値ＦＴＰ１と、これに対応するタップ係数ＦＣ１との間で乗算を行い、乗算結果ＦＲ１を加算器１６に出力する。同様に、乗算器１４Ｂ〜１４Ｎはそれぞれ、タップ値ＦＴＰ２〜ＦＴＰｎのうちの対応するものと、タップ係数ＦＣ２〜ＦＣｎのうちの対応するものとの間で乗算を行い、乗算結果ＦＲ２〜ＦＲｎを加算器１６に出力する。加算器１６は、乗算器１４Ａ〜１４Ｎで求められた乗算結果を全て加算して、得られた結果を出力する。このような動作を繰り返し、ＦＩＲフィルタ１０は、入力信号ＩＳとタップ係数ＦＣ１〜ＦＣｎとの間で畳み込み演算を行い、その結果を信号ＦＯとして加算器３２に出力する。
【００１８】
図３は、図１のＩＩＲフィルタ２０の構成例を示すブロック図である。ＩＩＲフィルタ２０は、ｍ−１個（ｍは自然数）の遅延器２２Ｂ，２２Ｃ，…，２２Ｉ，…，２２Ｍと、ｍ個の乗算器２４Ａ，２４Ｂ，…，２４Ｉ，…，２４Ｍと、加算器２６とを有している。ＩＩＲフィルタ２０も、タップ数やタップ係数が異なる他は、図１のＦＩＲフィルタ１０とほぼ同様に構成されている。
【００１９】
遅延器２２Ｂ〜２２Ｍは、直列に接続されており、各遅延器の出力が、次段の遅延器の入力に接続されている。遅延器２２Ｂ〜２２Ｍは、それぞれに入力された信号を遅延ＴＳだけ遅延させて出力する。遅延器２２Ｂの入力（出力信号ＥＳ）をタップ値ＩＴＰ１とし、遅延器２２Ｂ〜２２Ｍの出力をそれぞれタップ値ＩＴＰ２，ＩＴＰ３，…，ＩＴＰｍとする。タップ値ＩＴＰ１〜ＩＴＰｍには、タップ係数ＩＣ１，ＩＣ１，…，ＩＣｍがそれぞれ対応している。
【００２０】
乗算器２４Ａ〜２４Ｍはそれぞれ、タップ値ＩＴＰ１〜ＩＴＰｍのうちの対応するものと、タップ係数ＩＣ１〜ＩＣｍのうちの対応するものとの間で乗算を行い、乗算結果ＩＲ１〜ＩＲｍを加算器２６に出力する。加算器２６は、乗算器２４Ａ〜２４Ｍで求められた乗算結果を全て加算して、得られた結果を出力する。このような動作を繰り返し、ＩＩＲフィルタ２０は、出力信号ＥＳとタップ係数ＩＣ１〜ＩＣｍとの間で畳み込み演算を行い、その結果を信号ＩＯとして加算器３２に出力する。
【００２１】
図１等においては、タップ係数ＦＣ１〜ＦＣｎをＦＣとして、タップ値ＦＴＰ１〜ＦＴＰｎをＦＴＰとして、タップ係数ＩＣ１〜ＩＣｍをＩＣとして、タップ値ＩＴＰ１〜ＩＴＰｍをＩＴＰとして、総称している。
【００２２】
図４は、図１のタップ係数更新部４０の構成例を示すブロック図である。タップ係数更新部４０は、乗算器５１，５２，５３，５４と、積分器５５，５６と、ステップサイズ制御部５８とを有している。ここでは、例として、ＬＭＳ（Least Mean Square）アルゴリズムを用いてタップ係数を更新する場合について説明する。
【００２３】
ステップサイズ制御部５８は、ＦＩＲフィルタ１０のフィルタ係数更新のためのＦＩＲステップサイズＳＳＦと、ＩＩＲフィルタ２０のフィルタ係数更新のためのＩＩＲステップサイズＳＳＩとを出力している。
【００２４】
例として、タップ係数ＦＣｉ及びＩＣｉの更新について説明する。乗算器５１は、誤差ＥＲとタップ値ＦＴＰｉとの乗算を行い、その乗算結果ＦＴｉを出力する。乗算器５２は、乗算結果ＦＴｉとＦＩＲステップサイズＳＳＦとの乗算を行い、その乗算結果ＦＭｉを積分器５５に出力する。積分器５５は、乗算結果ＦＭｉを累積し、その結果を新たなタップ係数ＦＣｉとしてＦＩＲフィルタ１０に出力する。乗算器５１，５２及び積分器５５は、このような処理をＦＩＲフィルタ１０の全てのタップ係数ＦＣ１〜ＦＣｎについて行う。
【００２５】
乗算器５３は、誤差ＥＲとタップ値ＩＴＰｉとの乗算を行い、その乗算結果ＩＴｉを出力する。乗算器５４は、乗算結果ＩＴｉとＩＩＲステップサイズＳＳＩとの乗算を行い、その乗算結果ＩＭｉを積分器５６に出力する。積分器５６は、乗算結果ＩＭｉを累積し、その結果を新たなタップ係数ＩＣｉとしてＩＩＲフィルタ２０に出力する。乗算器５３，５４及び積分器５６は、このような処理をＩＩＲフィルタ２０の全てのタップ係数ＩＣ１〜ＩＣｍについて行う。
【００２６】
図５は、図４のステップサイズ制御部５８の構成例を示すブロック図である。図５のステップサイズ制御部５８は、比較器６２と、カウンタ６４とを有している。
【００２７】
カウンタ６４は、図１の波形等化装置の動作開始時にカウント動作を開始し、波形等化装置の動作開始時からの経過時間を測定する。比較器６２は、カウンタ６４で測定された経過時間が切り替え閾値１００ｍｓに達するまでは、ＦＩＲステップサイズＳＳＦとして１／３２を出力し、ＩＩＲステップサイズＳＳＩとして１／８を出力する。また、比較器６２は、カウンタ６４で測定された時間が切り替え閾値１００ｍｓを越えた後には、ＦＩＲステップサイズＳＳＦ及びＩＩＲステップサイズＳＳＩとして１／８を出力する。
【００２８】
このように、動作開始時から所定の期間が経過するまでは、ＦＩＲステップサイズＳＳＦをＩＩＲステップサイズＳＳＩより小さくするので、ＩＩＲフィルタ２０のタップ係数をＦＩＲフィルタ１０のタップ係数より早く収束させることができる。したがって、ＩＩＲフィルタ２０が抑圧するゴーストの影響により、ＦＩＲフィルタ１０のタップ係数が誤収束することを防ぐことができる。その結果、波形等化装置の波形等化性能を向上させることができる。
【００２９】
図６は、図５のステップサイズ制御部５８の変形例の構成を示すブロック図である。図６のステップサイズ制御部２５８は、比較器２６２と、微分器６６とを有している。
【００３０】
微分器６６は、ＩＩＲフィルタ２０からタップ係数ＩＣ１〜ＩＣｍを受け取り、これらのタップ係数のそれぞれについて微分値の絶対値を求め、更にこれらの絶対値の総和ＡＤＩを求めて比較器２６２に出力する。比較器２６２は、総和ＡＤＩと切り替え閾値とを比較し、その結果に応じてＦＩＲステップサイズＳＳＦを出力する。
【００３１】
比較器２６２には、切り替え閾値として０．０５が設定されているとする。比較器２６２は、総和ＡＤＩが０．０５以上である場合には、ＦＩＲステップサイズＳＳＦとして１／３２を出力し、ＩＩＲステップサイズＳＳＩとして１／８を出力する。また、比較器２６２は、総和ＡＤＩが０．０５よりも小さくなった場合には、ＦＩＲステップサイズＳＳＦ及びＩＩＲステップサイズＳＳＩとして１／８を出力する。
【００３２】
このように、図５のステップサイズ制御部５８に代えて図６のステップサイズ制御部２５８を用いた場合にも、ＩＩＲフィルタ２０のタップ係数をＦＩＲフィルタ１０のタップ係数より早く収束させることができ、ＩＩＲフィルタ２０が抑圧するゴーストの影響により、ＦＩＲフィルタ１０のタップ係数が誤収束することを防ぐことができる。また、ＩＩＲフィルタが２０が抑圧すべき後ゴーストが存在しない場合には、ＦＩＲフィルタ１０のタップ係数の収束時間を短縮することができる。
【００３３】
図７は、図５のステップサイズ制御部５８の他の変形例の構成を示すブロック図である。図７のステップサイズ制御部３５８は、比較器３６２と、カウンタ６４と、微分器６６とを有している。
【００３４】
カウンタ６４及び微分器６６は、ぞれぞれ図５及び図６を参照して説明したものと同じである。すなわち、カウンタ６４は、図１の波形等化装置の動作開始時にカウント動作を開始し、波形等化装置の動作開始時からの経過時間を測定する。微分器６６は、ＩＩＲフィルタ２０からタップ係数ＩＣ１〜ＩＣｍを受け取り、これらのタップ係数のそれぞれについて微分値の絶対値を求め、更にこれらの絶対値の総和ＡＤＩを求めて比較器３６２に出力する。
【００３５】
比較器３６２には、切り替え閾値として例えば１００ｍｓが設定されている。比較器３６２は、総和ＡＤＩが所定値以上である場合には、切り替え閾値を大きくし、総和ＡＤＩが所定値よりも小さい場合には、切り替え閾値を小さくする。その他の点は、比較器６２と同様である。
【００３６】
このように、図５のステップサイズ制御部５８に代えて図７のステップサイズ制御部３５８を用いた場合にも、ＩＩＲフィルタ２０のタップ係数をＦＩＲフィルタ１０のタップ係数より早く収束させることができ、ＦＩＲフィルタ１０のタップ係数が誤収束することを防ぐことができる。
【００３７】
なお、以上の実施形態で示したＦＩＲステップサイズＳＳＦ、ＩＩＲステップサイズＳＳＩ、及び各切り替え閾値は一例であって、他の値であってもよい。また、ＦＩＲステップサイズＳＳＦは０であってもよい。
【産業上の利用可能性】
【００３８】
以上説明したように、本発明は、ＦＩＲフィルタのタップ係数が誤った値に収束することを防止することができるので、波形等化装置等について有用である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態に係る波形等化装置の構成を示すブロック図である。
【図２】図１のＦＩＲフィルタの構成例を示すブロック図である。
【図３】図１のＩＩＲフィルタの構成例を示すブロック図である。
【図４】図１のタップ係数更新部の構成例を示すブロック図である。
【図５】図４のステップサイズ制御部の構成例を示すブロック図である。
【図６】図５のステップサイズ制御部の変形例の構成を示すブロック図である。
【図７】図５のステップサイズ制御部の他の変形例の構成を示すブロック図である。
【符号の説明】
【００４０】
１０  ＦＩＲフィルタ
２０  ＩＩＲフィルタ
３２  加算器
３４  誤差検出部
４０  タップ係数更新部
６２，２６２，３６２  比較器
６４  カウンタ
６６  微分器
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2008062622.tif 000010
【図２】
2008062622.tif 000011
【図３】
2008062622.tif 000012
【図４】
2008062622.tif 000013
【図５】
2008062622.tif 000014
【図６】
2008062622.tif 000015
【図７】
2008062622.tif 000016
【国際調査報告】
2008062622.tif 000017
2008062622.tif 000018
2008062622.tif 000019