【手続補正書】
【提出日】平成16年6月2日(2004.6.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一導電型不純物濃度が１×１０１５（ａｔｏｍｓ／ｃｍ３）以下で  ある一導電型半導体基板の上面の所定の位置から所定の深さまで形成されたトレンチと、
前記トレンチの底面から概略第一の高さまでの表面に形成された第一の絶縁膜と、
前記トレンチの側面であって、前記第一の絶縁膜の上面から第二の高さまでに形成された第二の絶縁膜と、
前記一導電型半導体基板の所定の位置に形成された素子分離領域と、
前記トレンチ内に形成された第一の導電膜と、
前記第一の導電膜と電気的に接続された第一の反対導電型拡散層と、
前記一導電型半導体基板の上面の所定の位置に形成されたゲート電極と、
前記ゲート電極により前記第一の反対導電型拡散層と電気的に接続される第二の反対導電型拡散層と、
前記第二の反対導電型拡散層と電気的に接続され、外部回路と電気的に接続される第二の導電膜とを具備することを特徴とする半導体装置。
【請求項２】
一導電型不純物濃度が１×１０１５（ａｔｏｍｓ／ｃｍ３）以下で  ある一導電型半導体基板の上面の所定の位置から所定の深さまで形成され、平滑化された表面を有するトレンチと、
前記トレンチの底面から概略第一の高さまでの表面に形成された第一の絶縁膜と、
前記トレンチの側面であって、前記第一の絶縁膜の上面から第二の高さまでに形成された第二の絶縁膜と、
前記一導電型半導体基板の所定の位置に形成された素子分離領域と、
前記トレンチ内に形成された第一の導電膜と、
前記第一の導電膜と電気的に接続された第一の反対導電型拡散層と、
前記一導電型半導体基板の上面の所定の位置に形成されたゲート電極と、
前記ゲート電極により前記第一の反対導電型拡散層と電気的に接続される第二の反対導電型拡散層と、
前記第二の反対導電型拡散層と電気的に接続され、外部回路と電気的に接続される第二の導電膜とを具備することを特徴とする半導体装置。
【請求項３】
一導電型半導体基板の上面の所定の位置から所定の深さまで形成されたトレンチと、
前記一導電型半導体基板内に拡散していて、前記トレンチとの界面から離れるに従って濃度が薄くなる反対導電型不純物と、
前記トレンチの底面から概略第一の高さまでの表面に形成された第一の絶縁膜と、
前記トレンチの側面であって、前記第一の絶縁膜の上面から第二の高さまでに形成された第二の絶縁膜と、
前記一導電型半導体基板の所定の位置に形成された素子分離領域と、
前記トレンチ内に形成された第一の導電膜と、
前記第一の導電膜と電気的に接続された第一の反対導電型拡散層と、
前記一導電型半導体基板の上面の所定の位置に形成されたゲート電極と、
前記ゲート電極により前記第一の反対導電型拡散層と電気的に接続される第二の反対導電型拡散層と、
前記第二の反対導電型拡散層と電気的に接続され、外部回路と電気的に接続される第二の導電膜とを具備することを特徴とする半導体装置。
【請求項４】
一導電型半導体基板の上面の所定の位置から所定の深さまで形成され、平滑化された表面を有するトレンチと、
前記一導電型半導体基板内に拡散していて、前記トレンチとの界面から離れるに従って濃度が薄くなる反対導電型不純物と、
前記トレンチの底面から概略第一の高さまでの表面に形成された第一の絶縁膜と、
前記トレンチの側面であって、前記第一の絶縁膜の上面から第二の高さまでに形成された第二の絶縁膜と、
前記一導電型半導体基板の所定の位置に形成された素子分離領域と、
前記トレンチ内に形成された第一の導電膜と、
前記第一の導電膜と電気的に接続された第一の反対導電型拡散層と、
前記一導電型半導体基板の上面の所定の位置に形成されたゲート電極と、
前記ゲート電極により前記第一の反対導電型拡散層と電気的に接続される第二の反対導電型拡散層と、
前記第二の反対導電型拡散層と電気的に接続され、外部回路と電気的に接続される第二の導電膜とを具備することを特徴とする半導体装置。
【請求項５】
一導電型半導体基板の上面の所定の位置から所定の深さまで形成されたトレンチと、
前記トレンチの底面から概略第一の高さまでの表面に形成された第一の絶縁膜と、
前記トレンチの側面であって、前記第一の絶縁膜の上面から第二の高さまでに形成された第二の絶縁膜と、
前記一導電型半導体基板の所定の位置に形成された素子分離領域と、
前記トレンチ内に形成された第一の導電膜と、
前記第一の導電膜と電気的に接続された第一の反対導電型拡散層と、
前記一導電型半導体基板の上面の所定の位置に形成されたゲート電極と、
前記ゲート電極により前記第一の反対導電型拡散層と電気的に接続される第二の反対導電型拡散層と、
前記第二の反対導電型拡散層と電気的に接続され、外部回路と電気的に接続される第二の導電膜とを具備していて、
前記一導電型半導体基板の一導電型不純物濃度は前記トレンチから離れるほど濃くなることを特徴とする半導体装置。
【請求項６】
一導電型半導体基板の上面の所定の位置から所定の深さまで形成され、平滑化された表面を有するトレンチと、
前記トレンチの底面から概略第一の高さまでの表面に形成された第一の絶縁膜と、
前記トレンチの側面であって、前記第一の絶縁膜の上面から第二の高さまでに形成された第二の絶縁膜と、
前記一導電型半導体基板の所定の位置に形成された素子分離領域と、
前記トレンチ内に形成された第一の導電膜と、
前記第一の導電膜と電気的に接続された第一の反対導電型拡散層と、
前記一導電型半導体基板の上面の所定の位置に形成されたゲート電極と、
前記ゲート電極により前記第一の反対導電型拡散層と電気的に接続される第二の反対導電型拡散層と、
前記第二の反対導電型拡散層と電気的に接続され、外部回路と電気的に接続される第二の導電膜とを具備していて、
前記一導電型半導体基板の一導電型不純物濃度は前記トレンチ付近で低くなっていることを特徴とする半導体装置。
【請求項７】
一導電型半導体基板の上面の所定の位置から所定の深さまで形成され、平滑化された表面を有するトレンチと、
前記トレンチの底面から概略第一の高さまでの表面に形成された第一の絶縁膜と、
前記一導電型半導体基板内であって、前記第一の絶縁膜に対抗する位置に形成された埋め込みプレートと、
前記トレンチの側面であって、前記第一の絶縁膜の上面から第二の高さまでに形成された第二の絶縁膜と、
前記一導電型半導体基板の所定の位置に形成された素子分離領域と、
前記トレンチ内に形成された第一の導電膜と、
前記第一の導電膜と電気的に接続された第一の反対導電型拡散層と、
前記一導電型半導体基板の上面の所定の位置に形成されたゲート電極と、
前記ゲート電極により前記第一の反対導電型拡散層と電気的に接続される第二の反対導電型拡散層と、
前記第二の反対導電型拡散層と電気的に接続され、外部回路と電気的に接続される第二の導電膜とを具備することを特徴とする半導体装置。
【請求項８】
一導電型半導体基板の上面の所定の位置から所定の深さまで形成され、平滑化された表面を有するトレンチと、
前記トレンチの底面から概略第一の高さまでの表面に形成された第一の絶縁膜と、
前記トレンチの側面であって、前記第一の絶縁膜の上面から第二の高さまでに
形成された第二の絶縁膜と、 前記一導電型半導体基板の所定の位置に形成された素子分離領域と、
前記トレンチ内に形成された第一の導電膜と、
前記第一の導電膜と電気的に接続された第一の反対導電型拡散層と、
前記一導電型半導体基板の上面の所定の位置に形成されたゲート電極と、
前記ゲート電極により前記第一の反対導電型拡散層と電気的に接続される第二の反対導電型拡散層と、
前記第二の反対導電型拡散層と電気的に接続され、外部回路と電気的に接続される第二の導電膜とを具備することを特徴とする半導体装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本願発明は、トレンチを有する半導体装置に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本願発明は上記事情を考慮してなされたものであって、素子の特性が劣化する
のを可及的に防止した半導体装置を提供することを目的とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
【課題を解決するための手段】
本願発明の一態様によれば、一導電型不純物濃度が１×１０１５（ａｔｏｍｓ／
ｃｍ３）以下である一導電型半導体基板の上面の所定の位置から所定の深さまで形
成されたトレンチと、前記トレンチの底面から概略第一の高さまでの表面に形成
された第一の絶縁膜と、前記トレンチの側面であって、前記第一の絶縁膜の上面
から第二の高さまでに形成された第二の絶縁膜と、前記一導電型半導体基板の所
定の位置に形成された素子分離領域と、前記トレンチ内に形成された第一の導電
膜と、前記第一の導電膜と電気的に接続された第一の反対導電型拡散層と、前記
一導電型半導体基板の上面の所定の位置に形成されたゲート電極と、前記ゲート
電極により前記第一の反対導電型拡散層と電気的に接続される第二の反対導電型
拡散層と、前記第二の反対導電型拡散層と電気的に接続され、外部回路と電気的
に接続される第二の導電膜とを具備することを特徴とする半導体装置が提供され
る。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
また、本願発明の別の態様によれば、一導電型不純物濃度が１×１０１５（ａｔ
ｏｍｓ／ｃｍ３）以下である一導電型半導体基板の上面の所定の位置から所定の
深さまで形成され、平滑化された表面を有するトレンチと、前記トレンチの底面
から概略第一の高さまでの表面に形成された第一の絶縁膜と、前記トレンチの側
面であって、前記第一の絶縁膜の上面から第二の高さまでに形成された第二の絶
縁膜と、前記一導電型半導体基板の所定の位置に形成された素子分離領域と、前
記トレンチ内に形成された第一の導電膜と、前記第一の導電膜と電気的に接続さ
れた第一の反対導電型拡散層と、前記一導電型半導体基板の上面の所定の位置に
形成されたゲート電極と、前記ゲート電極により前記第一の反対導電型拡散層と
電気的に接続される第二の反対導電型拡散層と、前記第二の反対導電型拡散層と
電気的に接続され、外部回路と電気的に接続される第二の導電膜とを具備するこ
とを特徴とする半導体装置が提供される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
さらに、本願発明のまた別の態様によれば、一導電型半導体基板の上面の所定
の位置から所定の深さまで形成されたトレンチと、前記一導電型半導体基板内に
拡散していて、前記トレンチとの界面から離れるに従って濃度が薄くなる反対導
電型不純物と、前記トレンチの底面から概略第一の高さまでの表面に形成された
第一の絶縁膜と、前記トレンチの側面であって、前記第一の絶縁膜の上面から第
二の高さまでに形成された第二の絶縁膜と、前記一導電型半導体基板の所定の位
置に形成された素子分離領域と、前記トレンチ内に形成された第一の導電膜と、
前記第一の導電膜と電気的に接続された第一の反対導電型拡散層と、前記一導電
型半導体基板の上面の所定の位置に形成されたゲート電極と、前記ゲート電極に
より前記第一の反対導電型拡散層と電気的に接続される第二の反対導電型拡散層
と、前記第二の反対導電型拡散層と電気的に接続され、外部回路と電気的に接続
される第二の導電膜とを具備することを特徴とする半導体装置が提供される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
さらに、本願発明のまた別の態様によれば、一導電型半導体基板の上面の所定
の位置から所定の深さまで形成され、平滑化された表面を有するトレンチと、前
記一導電型半導体基板内に拡散していて、前記トレンチとの界面から離れるに従
って濃度が薄くなる反対導電型不純物と、前記トレンチの底面から概略第一の高
さまでの表面に形成された第一の絶縁膜と、前記トレンチの側面であって、前記
第一の絶縁膜の上面から第二の高さまでに形成された第二の絶縁膜と、前記一導
電型半導体基板の所定の位置に形成された素子分離領域と、前記トレンチ内に形
成された第一の導電膜と、前記第一の導電膜と電気的に接続された第一の反対導
電型拡散層と、前記一導電型半導体基板の上面の所定の位置に形成されたゲート
電極と、前記ゲート電極により前記第一の反対導電型拡散層と電気的に接続され
る第二の反対導電型拡散層と、前記第二の反対導電型拡散層と電気的に接続され、
外部回路と電気的に接続される第二の導電膜とを具備することを特徴とする半導
体装置が提供される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
さらに、本願発明のまた別の態様によれば、一導電型半導体基板の上面の所定
の位置から所定の深さまで形成されたトレンチと、前記トレンチの底面から概略
第一の高さまでの表面に形成された第一の絶縁膜と、前記トレンチの側面であっ
て、前記第一の絶縁膜の上面から第二の高さまでに形成された第二の絶縁膜と、
前記一導電型半導体基板の所定の位置に形成された素子分離領域と、前記トレン
チ内に形成された第一の導電膜と、前記第一の導電膜と電気的に接続された第一
の反対導電型拡散層と、前記一導電型半導体基板の上面の所定の位置に形成され
たゲート電極と、前記ゲート電極により前記第一の反対導電型拡散層と電気的に
接続される第二の反対導電型拡散層と、前記第二の反対導電型拡散層と電気的に
接続され、外部回路と電気的に接続される第二の導電膜とを具備していて、前記
一導電型半導体基板の一導電型不純物濃度は前記トレンチから離れるほど濃くな
ることを特徴とする半導体装置が提供される。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
さらに、本願発明のまた別の態様によれば、一導電型半導体基板の上面の所定
の位置から所定の深さまで形成され、平滑化された表面を有するトレンチと、前
記トレンチの底面から概略第一の高さまでの表面に形成された第一の絶縁膜と、
前記トレンチの側面であって、前記第一の絶縁膜の上面から第二の高さまでに形
成された第二の絶縁膜と、前記一導電型半導体基板の所定の位置に形成された素
子分離領域と、前記トレンチ内に形成された第一の導電膜と、前記第一の導電膜
と電気的に接続された第一の反対導電型拡散層と、前記一導電型半導体基板の上
面の所定の位置に形成されたゲート電極と、前記ゲート電極により前記第一の反
対導電型拡散層と電気的に接続される第二の反対導電型拡散層と、前記第二の反
対導電型拡散層と電気的に接続され、外部回路と電気的に接続される第二の導電
膜とを具備していて、前記一導電型半導体基板の一導電型不純物濃度は前記トレ
ンチ付近で低くなっていることを特徴とする半導体装置が提供される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
さらに、本願発明のまた別の態様によれば、一導電型半導体基板の上面の所定
の位置から所定の深さまで形成され、平滑化された表面を有するトレンチと、前
記トレンチの底面から概略第一の高さまでの表面に形成された第一の絶縁膜と、
前記一導電型半導体基板内であって、前記第一の絶縁膜に対抗する位置に形成さ
れた埋め込みプレートと、前記トレンチの側面であって、前記第一の絶縁膜の上
面から第二の高さまでに形成された第二の絶縁膜と、前記一導電型半導体基板の
所定の位置に形成された素子分離領域と、前記トレンチ内に形成された第一の導
電膜と、前記第一の導電膜と電気的に接続された第一の反対導電型拡散層と、前
記一導電型半導体基板の上面の所定の位置に形成されたゲート電極と、前記ゲー
ト電極により前記第一の反対導電型拡散層と電気的に接続される第二の反対導電
型拡散層と、前記第二の反対導電型拡散層と電気的に接続され、外部回路と電気
的に接続される第二の導電膜とを具備することを特徴とする半導体装置が提供さ
れる。
また、本願発明のさらにまた別の態様によれば、一導電型半導体基板の上面の
所定の位置から所定の深さまで形成され、平滑化された表面を有するトレンチと、
前記トレンチの底面から概略第一の高さまでの表面に形成された第一の絶縁膜と、
前記トレンチの側面であって、前記第一の絶縁膜の上面から第二の高さまでに形
成された第二の絶縁膜と、前記一導電型半導体基板の所定の位置に形成された素
子分離領域と、前記トレンチ内に形成された第一の導電膜と、前記第一の導電膜
と電気的に接続された第一の反対導電型拡散層と、前記一導電型半導体基板の上
面の所定の位置に形成されたゲート電極と、前記ゲート電極により前記第一の反
対導電型拡散層と電気的に接続される第二の反対導電型拡散層と、前記第二の反
対導電型拡散層と電気的に接続され、外部回路と電気的に接続される第二の導電
膜とを具備することを特徴とする半導体装置が提供される。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正の内容】
【００７９】
次に図５５（ａ）に示すように酸化膜１１７を除去した後、例えば９００℃、
ＨＣ１雰囲気に置くことによりｐ型シリコン基板１０１の素子形成領域上にゲー
ト酸化膜１２３を形成する（図５５（ｂ）参照）。続いて基板全面にゲート電極
材料の膜を堆積し、この膜をパターニングすることによりゲート電極１２５を形
成する（図５５（ｂ）参照）。そしてこのゲート電極１２５をマスクにして素子
形成領域にイオン注入することにより、ソース・ドレイン領域（図示せず）を形
成し、ＭＯＳトランジスタを完成する。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正の内容】
【００８７】
次に図６２（ａ）に示すように酸化膜１１７を除去した後、例えば９００℃、
ＨＣ１雰囲気に置くことによりｐ型シリコン基板１０１の素子形成領域上にゲー
ト酸化膜１２３を形成する（図６２（ｂ）参照）。続いて基板全面にゲート電極
材料の膜を堆積し、この膜をパターニングすることによりゲート電極１２５を形
成する（図６２（ｂ）参照）。そしてこのゲート電極１２５をマスクにして素子
形成領域にイオン注入することにより、ソース・ドレイン領域（図示せず）を形
成し、ＭＯＳトランジスタを完成させる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００９３
【補正方法】変更
【補正の内容】
【００９３】
次に図６６（ｂ）に示すように酸化膜１１７を除去した後、例えば９００℃、
ＨＣ１雰囲気に置くことによりｐ型シリコン基板１０１の素子形成領域上にゲー
ト酸化膜１２３を形成する（図６７参照）。続いて基板全面にゲート電極材料の
膜を堆積し、この膜パターニングすることによりゲート電極１２５を形成する（
図６７参照）。そしてこのゲート電極１２５をマスクにして素子形成領域にイオ
ン注入することにより、ソース・ドレイン領域（図示せず）を形成し、ＭＯＳト
ランジスタを完成する。