(57)【要約】  結晶質層及び非晶質層を積層してなる酸化物半導体膜を含む薄膜トランジスタ。
2009034953.tif 000002
【特許請求の範囲】
【請求項１】
結晶質層及び非晶質層を積層してなる酸化物半導体膜を含む薄膜トランジスタ。
【請求項２】
前記結晶質層がインジウムを含み、酸素を除く全原子に占める前記インジウムの含有率が９０原子％以上１００原子％以下である請求項１に記載の薄膜トランジスタ。
【請求項３】
前記結晶質層が１種以上の正二価の金属元素をさらに含む請求項２に記載の薄膜トランジスタ。
【請求項４】
前記結晶質層が正二価の金属元素として亜鉛を含む請求項３に記載の薄膜トランジスタ。
【請求項５】
前記結晶質層がインジウムのビックスバイト型結晶構造を示す請求項２〜４のいずれかに記載の薄膜トランジスタ。
【請求項６】
前記非晶質層がインジウム及び亜鉛のうち少なくとも１つを含む請求項１〜５のいずれかに記載の薄膜トランジスタ。
【請求項７】
前記非晶質層がインジウム、亜鉛及びガリウムを含む請求項６に記載の薄膜トランジスタ。
【請求項８】
透明基材、ゲート電極、ゲート絶縁膜、酸化物半導体膜、ソース電極及びドレイン電極を備えてなる薄膜トランジスタにおいて、
前記酸化物半導体膜が結晶質層及び非晶質層の積層体であり、
前記非晶質層がゲート絶縁膜と接し、及び
前記結晶質層が前記非晶質層と接し、かつチャンネル部を隔ててソース電極及びドレイン電極と電気的に接続している薄膜トランジスタ。
【請求項９】
前記結晶質層上にさらにエッチストッパー層を有する請求項８に記載の薄膜トランジスタ。
【請求項１０】
透明基材、ゲート電極、ゲート絶縁膜、酸化物半導体膜、ソース電極及びドレイン電極を備えてなる薄膜トランジスタにおいて、
前記酸化物半導体膜が結晶質層及び非晶質層の積層体であり、
前記非晶質層がゲート絶縁膜と接し、
前記結晶質層が前記非晶質層と接し、
前記酸化物半導体膜を覆うように形成された層間絶縁膜を有し、及び
前記層間絶縁膜を貫通するビアホールを有し、前記ビアホールを介して前記ソース電極及びドレイン電極と前記結晶質層が電気的に接続している薄膜トランジスタ。
【請求項１１】
透明基材、ゲート電極、ゲート絶縁膜、酸化物半導体膜、ソース電極及びドレイン電極を備えてなる薄膜トランジスタにおいて、
前記酸化物半導体膜が結晶質層及び非晶質層の積層体であり、
前記非晶質層がゲート絶縁膜と接し、
前記結晶質層が前記非晶質層と接し、
前記酸化物半導体膜を覆うように前記ゲート絶縁膜が形成しており、及び
前記ゲート絶縁膜上に前記ゲート電極を有する薄膜トランジスタ。
【請求項１２】
前記ソース電極及び前記ドレイン電極が金属薄膜からなる請求項８〜１１のいずれかに記載の薄膜トランジスタ。
【請求項１３】
前記ソース電極及び前記ドレイン電極が導電性金属酸化物薄膜からなる請求項８〜１１のいずれかに記載の薄膜トランジスタ。
【請求項１４】
前記ソース電極及び前記ドレイン電極が金属薄膜及び導電性金属酸化物薄膜の積層体からなる請求項８〜１１のいずれかに記載の薄膜トランジスタ。
【請求項１５】
前記導電性金属酸化物薄膜が、酸化インジウム、酸化スズ及び酸化亜鉛からなる群から選ばれる１以上金属酸化物からなる請求項１３又は１４に記載の薄膜トランジスタ。
【請求項１６】
前記金属薄膜が、Ａｌ、Ｃｕ、Ｍｏ、Ｗ、Ｎｉ、Ｃｒ、Ａｇ及びＡｕからなる群から選ばれる１以上の金属からなる合金又は積層体である請求項１２又は１４に記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタに関する。さらに詳しくは結晶質層及び非晶質層を積層してなる酸化物半導体膜を含む薄膜トランジスタに関する。
【背景技術】
【０００２】
近年、液晶やエレクトロルミネッセンス（Electro  Luminescence：ＥＬ）技術等の進歩により、平面薄型画像表示装置（Flat  Panel  Display：ＦＰＤ）が実用化されている。これらＦＰＤは、ガラス基板上に設けられた非晶質シリコン薄膜又は多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ（Thin  Film  Transistor：ＴＦＴ）のアクティブマトリクス回路により駆動されている。これらＦＰＤのさらなる薄型化、軽量化及び耐破損性の向上のため、ガラス基板に代えて、軽量で可撓性を有する樹脂基板を用いる試みが行われている。【０００３】
上述のシリコン薄膜を用いるＴＦＴの製造は、比較的高温での熱工程を必要とし、耐熱性の低い樹脂基板上に直接形成することは困難であった。シリコンよりも低温で成膜可能なＺｎＯを材料とした酸化物半導体薄膜を用いたＴＦＴ（特許文献１）が開示されているが、酸化物半導体薄膜を用いたＴＦＴは、シリコン薄膜を用いたＴＦＴに並ぶだけの充分な特性が得られていなかった。【０００４】
Ｚｎ−Ｓｎ酸化物（ＺＴＯ）、Ｉｎ−Ｇａ−Ｚｎ酸化物（ＩＧＺＯ）等の複合酸化物を材料とした非晶質酸化物半導体薄膜を用いたＴＦＴ（特許文献２及び３）が開示されているが、非晶質酸化物半導体薄膜は周囲の雰囲気の影響により特性が変化しやすく、特に真空下で大きく特性が変化する（非特許文献１）。従って、非晶質酸化物半導体薄膜を用いたＴＦＴは、特性のばらつきが発生しやすく、厳しい製造管理を必要とした。加えて、非晶質酸化物半導体薄膜を用いたＴＦＴは、経時変化を起こしやすい、及び熱伝導率が悪く蓄熱による劣化が起きやすい等の問題点があった。【０００５】
非晶質酸化物半導体薄膜の問題点解消のため、化学気相蒸着（ＣＶＤ）により活性層を覆うようにしてＳｉＯｘ膜を成膜し、エッチストッパーとする方法（非特許文献２）が開示されている。しかし、エッチストッパーを用いる方法ではフォトマスクの枚数が増え、コスト増となるうえ、ＳｉＯｘ膜成膜時のプラズマにより活性層の特性が劣化する問題点があった。【０００６】
また、非晶質酸化物半導体薄膜は非晶質であるため、ＰＡＮに代表されるエッチング液等に対する耐薬品性が低いため半導体膜上の金属配線がウェットエッチングできない、及び屈折率が大きく多層膜の透過率が低下しやすい欠点があった。また、非晶質酸化物半導体薄膜は非晶質であるため、雰囲気ガス中の酸素や水等を吸着して、電気特性が変化し、次工程の雰囲気ガスを厳密に管理しないと特性のバラツキが発生したり、歩留まりが低下するおそれもあった。【０００７】
上述の方法のほか、透明導電膜を積層して導電性を改良する方法（特許文献４）やＺｎＯの一部を結晶化させて半導体特性を改良する方法（特許文献５）が開示されているが、活性層に用いる酸化物について、安定性を向上させる研究はなされていなかった。
【特許文献１】特開２００３−２９８０６２号公報
【特許文献２】ＷＯ２００５／０１５６４３号パンフレット
【特許文献３】ＷＯ２００５／０８８７２６号パンフレット
【特許文献４】特開平８−４３８４１号公報
【特許文献５】特開２００７−１２３８６１号公報
【非特許文献１】APPLIED  PHYSICS  LETTERS  90,  192101,  2007,  Donghun  Kang  et  al.
【非特許文献２】APPLIED  PHYSICS  LETTERS  90,  212114,  2007,  Minkyu  Kim  et  al.
【０００８】
本発明の目的は、酸素分圧等の周囲の雰囲気の影響を防止でき、安定した半導体特性を示す薄膜トランジスタを提供することである。
【発明の開示】
【０００９】
本発明によれば、以下の薄膜トランジスタ等が提供される。
１．結晶質層及び非晶質層を積層してなる酸化物半導体膜を含む薄膜トランジスタ。
２．前記結晶質層がインジウムを含み、酸素を除く全原子に占める前記インジウムの含有率が９０原子％以上１００原子％以下である１に記載の薄膜トランジスタ。
３．前記結晶質層が１種以上の正二価の金属元素をさらに含む２に記載の薄膜トランジスタ。
４．前記結晶質層が正二価の金属元素として亜鉛を含む３に記載の薄膜トランジスタ。
５．前記結晶質層がインジウムのビックスバイト型結晶構造を示す２〜４のいずれかに記載の薄膜トランジスタ。
６．前記非晶質層がインジウム及び亜鉛のうち少なくとも１つを含む１〜５のいずれかに記載の薄膜トランジスタ。
７．前記非晶質層がインジウム、亜鉛及びガリウムを含む６に記載の薄膜トランジスタ。
８．透明基材、ゲート電極、ゲート絶縁膜、酸化物半導体膜、ソース電極及びドレイン電極を備えてなる薄膜トランジスタにおいて、
前記酸化物半導体膜が結晶質層及び非晶質層の積層体であり、
前記非晶質層がゲート絶縁膜と接し、及び
前記結晶質層が前記非晶質層と接し、かつチャンネル部を隔ててソース電極及びドレイン電極と電気的に接続している薄膜トランジスタ。
９．前記結晶質層上にさらにエッチストッパー層を有する８に記載の薄膜トランジスタ。
１０．透明基材、ゲート電極、ゲート絶縁膜、酸化物半導体膜、ソース電極及びドレイン電極を備えてなる薄膜トランジスタにおいて、
前記酸化物半導体膜が結晶質層及び非晶質層の積層体であり、
前記非晶質層がゲート絶縁膜と接し、
前記結晶質層が前記非晶質層と接し、
前記酸化物半導体膜を覆うように形成された層間絶縁膜を有し、及び
前記層間絶縁膜を貫通するビアホールを有し、前記ビアホールを介して前記ソース電極及びドレイン電極と前記結晶質層が電気的に接続している薄膜トランジスタ。
１１．透明基材、ゲート電極、ゲート絶縁膜、酸化物半導体膜、ソース電極及びドレイン電極を備えてなる薄膜トランジスタにおいて、
前記酸化物半導体膜が結晶質層及び非晶質層の積層体であり、
前記非晶質層がゲート絶縁膜と接し、
前記結晶質層が前記非晶質層と接し、
前記酸化物半導体膜を覆うように前記ゲート絶縁膜が形成しており、及び
前記ゲート絶縁膜上に前記ゲート電極を有する薄膜トランジスタ。
１２．前記ソース電極及び前記ドレイン電極が金属薄膜からなる８〜１１のいずれかに記載の薄膜トランジスタ。
１３．前記ソース電極及び前記ドレイン電極が導電性金属酸化物薄膜からなる８〜１１のいずれかに記載の薄膜トランジスタ。
１４．前記ソース電極及び前記ドレイン電極が金属薄膜及び導電性金属酸化物薄膜の積層体からなる８〜１１のいずれかに記載の薄膜トランジスタ。
１５．前記導電性金属酸化物薄膜が、酸化インジウム、酸化スズ及び酸化亜鉛からなる群から選ばれる１以上金属酸化物からなる１３又は１４に記載の薄膜トランジスタ。
１６．前記金属薄膜が、Ａｌ、Ｃｕ、Ｍｏ、Ｗ、Ｎｉ、Ｃｒ、Ａｇ及びＡｕからなる群から選ばれる１以上の金属からなる合金又は積層体である１２又は１４に記載の薄膜トランジスタ。
【００１０】
本発明によれば、酸素分圧等の周囲の雰囲気の影響を防止でき、安定した半導体特性を示す薄膜トランジスタを提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の薄膜トランジスタの一実施形態を示す概略断面図である。
【図２】本発明の薄膜トランジスタの他の実施形態を示す概略断面図である。
【図３】本発明の薄膜トランジスタの他の実施形態を示す概略断面図である。
【図４】本発明の薄膜トランジスタの他の実施形態を示す概略断面図である。
【図５】本発明の薄膜トランジスタの他の実施形態を示す概略断面図である。
【図６】本発明の薄膜トランジスタの他の実施形態を示す概略断面図である。
【図７】実施例１で製造した酸化物半導体膜の断面写真である。
【図８】大気下及び真空下（１０−３Ｐａ）における実施例１の薄膜トランジスタの伝達曲線を示す図である。
【図９】大気下及び真空下（１０−３Ｐａ）における比較例１の薄膜トランジスタの伝達曲線を示す図である。
【図１０】実施例１７で作製した薄膜トランジスタの概略断面図である。
【図１１】実施例１８で作製した薄膜トランジスタの概略断面図である。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の薄膜トランジスタを図面を参照して説明する。
図１は、結晶質層及び非晶質層を積層してなる酸化物半導体膜を含む本発明の薄膜トランジスタの第１の実施形態を示す概略断面図である。
薄膜トランジスタ１は、基板１０及び絶縁膜３０の間にゲート電極２０を挟持しており、ゲート絶縁膜３０上には非晶質層４２及び結晶質層４４が積層してなる酸化物半導体膜４０が活性層として積層されている。さらに、酸化物半導体膜４０を覆うようにしてソース電極５０及びドレイン電極５２がそれぞれ設けられており、酸化物半導体膜４０、ソース電極５０及びドレイン電極５２で囲まれた部分にチャンネル部６０を形成している。
尚、図１の薄膜トランジスタ１はいわゆるチャンネルエッチ型薄膜トランジスタである。【００１３】
本発明の薄膜トランジスタ１において、活性層である酸化物半導体膜４０は、非晶質層４２及び結晶質層４４が積層した構造を有する。酸化物半導体膜４０が結晶質層４４を有することにより、酸素分圧等の周囲の雰囲気の影響を防止でき、薄膜トランジスタ１の安定性を向上させることができる。安定性向上の結果、大気下及び真空下のいずれの雰囲気下であっても、電界効果移動度及びｏｎ−ｏｆｆ比が高く、また、ノーマリーオフを示すとともに、ピンチオフが明瞭である薄膜トランジスタ１とすることができる。また、薄膜トランジスタ１は高い安定性を有するため、エッチストッパー層を積層する必要がなく、大面積化が可能である。【００１４】
酸化物半導体膜４０の膜厚は、通常３〜５００ｎｍであり、好ましくは５〜２００ｎｍ、より好ましくは１０〜８０ｎｍ、特に好ましくは１５〜６０ｎｍである。酸化物半導体膜４０の膜厚が３ｎｍ未満の場合、膜質が均一な酸化物半導体膜の成膜が困難となるおそれがある。一方、酸化物半導体膜４０の膜厚が５００ｎｍ超の場合、成膜時間が長くなるため、生産効率が落ちるおそれがあり、及び薄膜トランジスタ１がノーマリーオンになり、消費電力が大きくなるおそれがある。【００１５】
非晶質層４２の膜厚は、通常１〜２００ｎｍであり、好ましくは２〜１００ｎｍ、より好ましくは３〜７０ｎｍである。非晶質層４２の膜厚が１ｎｍ未満の場合、成膜が困難となるおそれがある。一方、非晶質層４２の膜厚が２００ｎｍ超の場合、非晶質層４２の加工精度が低下したり、移動度が低下するおそれがある。【００１６】
結晶質層４４の膜厚は、好ましくは２ｎｍ以上、より好ましくは５ｎｍ以上、さらに好ましくは１０ｎｍ以上、特に好ましくは２０ｎｍ以上である。結晶質層４４の膜厚が２ｎｍ未満の場合、非晶質層４２を保護できないおそれがある。
尚、結晶質層４４の膜厚の上限としては、２００ｎｍが挙げられる。【００１７】
尚、酸化物半導体膜４０は、非晶質層４２及び結晶質層４４が積層されていれば限定されず、例えば、酸化物半導体膜４０は３層以上の非晶質層及び結晶質層からなる多層構造を有してもよい。【００１８】
非晶質層４２及び結晶質層４４が積層してなる酸化物半導体膜４０において、チャネル形成領域は好ましくは非晶質層４２である。チャネル形成領域が非晶質層であると、酸化物半導体膜が屈曲した場合であっても、半導体特性の変化を少なくすることができる。【００１９】
本実施形態において、ゲート電極２０、ソ−ス電極５０及びドレイン電極５２の各電極を形成する材料に特に制限はなく、本発明の効果を損なわない範囲で公知の材料を用いることができる。例えば、ＩＴＯ，ＩＺＯ，ＺｎＯ，ＳｎＯ２等の透明電極、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
ゲート電極２０、ソ−ス電極５０、ドレイン電極５２の各電極は、異なる二層以上の導電層を積層した多層構造とすることもできる。【００２０】
ソース電極５０及びドレイン電極５２は、好ましくは金属薄膜からなる電極、導電性金属酸化物薄膜からなる電極、又は金属薄膜及び導電性酸化物薄膜の積層体からなる電極である。【００２１】
上記金属薄膜は、好ましくはＡｌ、Ｃｕ、Ｍｏ、Ｗ、Ｎｉ、Ｃｒ、Ａｇ及びＡｕからなる群から選ばれる１以上の金属からなる合金又は積層体である。
また上記導電性金属酸化物薄膜は、好ましくは酸化インジウム、酸化スズ及び酸化亜鉛からなる群から選ばれる１以上の金属酸化物からなる。【００２２】
薄膜トランジスタ１の駆動時のゲート電極２０、ソース電極５０及びドレイン電極５２の電圧は、通常１００Ｖ以下、好ましくは５０Ｖ以下、より好ましくは２０Ｖ以下、さらに好ましくは５Ｖ以下である。これら電極の電圧が１００Ｖ超の場合、薄膜トランジスタ１の消費電力が大きくなり、実用性が低下するおそれがある。【００２３】
ゲート絶縁膜３０を形成する材料に特に制限はない。本発明の効果を損なわない範囲で公知の材料を用いることができる。例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等の酸化物を用いることができる（尚、ｘは例えば４／３±０．１である）。これらのなかでも、好ましくはＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３であり、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３であり、特に好ましくはＳｉＮｘである。尚、ＳｉＮｘは好ましくは水素ドープされている。
上記酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。【００２４】
ゲート絶縁膜３０は、異なる２層以上のゲート絶縁膜を積層した構造でもよい。また、ゲート絶縁膜３０は、結晶質、多結晶質及び非晶質のいずれであってもよいが、製造しやすさの観点から、好ましくは多結晶質又は非晶質である。【００２５】
ゲート絶縁膜３０は、poly(4-vinylphenol)（ＰＶＰ）、パリレン等の有機絶縁膜を用いてもよい。また、ゲート絶縁膜３０は無機絶縁膜及び有機絶縁膜の２層以上積層構造を有してもよい。【００２６】
薄膜トランジスタ１のチャンネル幅Ｗ及びチャンネル長Ｌの比Ｗ／Ｌは、通常０．１〜１００、好ましくは１〜２０、特に好ましくは２〜８である。Ｗ／Ｌが１００を越える場合、漏れ電流が増えたり、ｏｎ−ｏｆｆ比が低下したりするおそれがある。一方、Ｗ／Ｌが０．１未満の場合、電界効果移動度が低下したり、ピンチオフが不明瞭になるおそれがある。【００２７】
チャンネル長Ｌは通常０．１〜１０００μｍ、好ましくは１〜１００μｍ、さらに好ましくは２〜１０μｍである。チャンネル長Ｌが０．１μｍ未満の場合、工業的に製造が難しく、またショートチャンネル効果が現れたり、漏れ電流が大きくなるおそれがある。一方、チャンネル長Ｌが１０００μｍを超える場合、素子が大きくなり過ぎ、駆動電圧が大きくなる等のおそれがある。【００２８】
薄膜トランジスタ１の電界効果移動度は、通常１ｃｍ２／Ｖｓ以上であり、好ましくは５ｃｍ２／Ｖｓ以上、より好ましくは１８ｃｍ２／Ｖｓ以上、さらに好ましくは３０ｃｍ２／Ｖｓ以上、特に好ましくは５０ｃｍ２／Ｖｓ以上である。薄膜トランジスタの電界効果移動度が１ｃｍ２／Ｖｓ未満の場合、スイッチング速度が遅くなるおそれがある。【００２９】
薄膜トランジスタ１のｏｎ−ｏｆｆ比は、通常１０３以上であり、好ましくは１０４以上、より好ましくは１０５以上、さらに好ましくは１０６以上、特に好ましくは１０７以上である。【００３０】
薄膜トランジスタ１の閾値電圧（Ｖｔｈ）は通常０．０１〜５Ｖであり、好ましくは０．０５〜３Ｖ、より好ましくは０．１〜２Ｖ、さらに好ましくは０．２Ｖ〜１．０Ｖである。閾値電圧が０．０１Ｖ未満の場合、０．０１Ｖより小さい変動によりノーマリーオンとなるおそれがある。一方、閾値電圧が５Ｖを超える場合、薄膜トランジスタの消費電力が大きくなるおそれがある。【００３１】
本発明の薄膜トランジスタ１の閾値電圧の差ΔＶｔｈ（＝Ｖｔｈ（大気）−Ｖｔｈ（真空））は、好ましくは５Ｖ以下、より好ましくは３Ｖ以下、さらに好ましくは２Ｖ以下、特に好ましくは１Ｖ以下である。閾値電圧の差が５Ｖを超える場合、閾値のばらつきが大きくなり、薄膜トランジスタをディスプレイに用いる場合に複雑な補償回路が必要なるおそれがある。【００３２】
図２は、本発明の薄膜トランジスタの第２の実施形態を示す断面図である。
以下、図１と同じ部材には同じ参照番号を付してその説明を省略する。
薄膜トランジスタ２は、酸化物半導体膜４１において、結晶質層及び非晶質層の層同士の境界が明瞭でないほかは、第一の実施形態の薄膜トランジスタ１と同じ構造を有する。【００３３】
本発明において、酸化物半導体膜は、結晶質層及び非晶質層を有すれば、層同士の境界は必ずしも明瞭でなくともよい。例えば、段階的に結晶性、組成等が変化していてもよい。【００３４】
図３は、本発明の薄膜トランジスタの第３の実施形態を示す断面図である。
薄膜トランジスタ３は、ゲート絶縁膜３０上に、酸化物半導体膜４０、ソース電極５０、ドレイン電極５２を覆うようにして保護膜７０を設けたほかは、第１の実施形態の薄膜トランジスタ１と同じ構造を有する。【００３５】
保護膜７０としては、ＳｉＮｘ、ＳｉＯ２等の絶縁膜と同じ材料からなる膜、又はポリイミド、パリレン等の有機絶縁膜を用いることができる。また、無機絶縁膜及び有機絶縁膜を積層及び／又は混合した保護膜でもよい。【００３６】
図４は、本発明の薄膜トランジスタの第４の実施形態を示す断面図である。
薄膜トランジスタ４は、酸化物半導体膜４０上にエッチストッパー８０を設けたほかは第１の実施形態の薄膜トランジスタ１と同じ構造を有する。
尚、薄膜トランジスタ４は、いわゆるエッチストッパー型薄膜トランジスタである。
エッチストッパー８０は例えばＳｉＮｘ等からなる層であり、これを酸化物半導体膜上に設けることにより、薄膜トランジスタ４の安定性を向上させることができる。【００３７】
図５は、本発明の薄膜トランジスタの第５の実施形態を示す断面図である。
薄膜トランジスタ５は、酸化物半導体膜４０を覆うように設けられた層間絶縁膜９０を有し、この層間絶縁膜９０は２つのビアホール１００を有する。酸化物半導体膜４０はビアホール１００を介して、ソース電極５０及びドレイン電極５２と電気的に接続しており、２つのビアホール１００によってソース電極５０及びドレイン電極５２が確実に隔てられた構造となっている。このような構造を有する薄膜トランジスタをビアホール型薄膜トランジスタと言い、ソース電極５０及びドレイン電極５２が確実かつ容易に製造でき、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。【００３８】
層間絶縁膜９０としては、例えばＳｉＮｘ、ＳｉＯ２等の無機物、又はポリイミド、パリレン等の有機絶縁物を用いることができる。また、無機物及び有機物を積層及び／又は混合してからなる膜が挙げられる。また、その厚みは例えば５０〜５００ｎｍである。【００３９】
図６は、本発明の薄膜トランジスタの第６の実施形態を示す断面図である。
薄膜トランジスタ６は、基板上に非晶質層４２及び結晶質層４４からなる酸化物半導体膜４０が積層している。この酸化物半導体膜４０を覆うようにして、ゲート絶縁膜３０が積層しており、ゲート絶縁膜３０上にゲート電極２０が積層している。
このような構造を有する薄膜トランジスタをトップゲート型薄膜トランジスタといい、少ない製造工程で製造することができることから、製造原価のコストダウンを図ることができる。【００４０】
本発明の薄膜トランジスタは、論理回路、メモリ回路、差動増幅回路等の集積回路に適用できる。さらに、本発明の薄膜トランジスタは、静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子に適応できる。【００４１】
以下、本発明の薄膜トランジスタに用いる結晶質層及び非晶質層を積層してなる酸化物半導体膜について具体的に説明する。
本発明において、結晶質層とは、電子顕微鏡像で結晶を含むことが確認できる層であり、非晶質層とは、電子顕微鏡像で結晶を含むことが確認できない層である。【００４２】
結晶質層は、単結晶膜、エピタキシャル膜及び多結晶膜のいずれであってもよく、工業生産が容易かつ大面積化が可能であることから、好ましくはエピタキシャル膜及び多結晶膜であり、特に好ましくは多結晶膜である。【００４３】
結晶質層が多結晶膜の場合、当該多結晶膜がナノクリスタルからなることが好ましい。Ｘ線回折からScherrer’s  equationを用いて求めた平均結晶粒径は通常５００ｎｍ以下、好ましくは３００ｎｍ以下、より好ましくは１５０ｎｍ以下、さらに好ましくは８０ｎｍ以下である。５００ｎｍより大きいとトランジスタを微細化した際のばらつきが大きくなるおそれがある。【００４４】
結晶質層は、好ましくはインジウム元素を含む。
結晶質層がインジウム元素を含む場合、酸素を除く全原子に占めるインジウム元素の含有率は、好ましくは９０原子％以上１００原子％以下であり、より好ましくは９１原子％以上９９原子％以下である。インジウム元素の含有率が９０原子％未満の場合、結晶質層の結晶化温度が高くなり、結晶質層の積層が困難となるおそれがあるうえ、得られる薄膜トランジスタの移動度が低下するおそれがある。【００４５】
結晶質層は、好ましくは１種以上の正二価の金属元素をさらに含む。正二価の金属元素とは、イオン状態での価数として正二価を取り得る元素であり、結晶質層が正三価の金属元素であるインジウムを含む場合に、結晶質層がさらに正二価の金属元素を含むと、酸素欠損により生じる電子を制御することができ、キャリア密度を低く保つことができる。【００４６】
上記正二価の金属元素としては、Ｚｎ，Ｂｅ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｐｄ，Ｐｔ，Ｃｕ，Ａｇ，Ｃｄ，Ｈｇ，Ｓｍ，Ｅｕ，Ｙｂ等が挙げられ、効率的にキャリア濃度を制御できる観点から、好ましくはＺｎ，Ｍｇ，Ｍｎ，Ｃｏ，Ｎｉ，Ｃｕ及びＣａである。
上記好ましい正二価の金属元素のうち、添加によるキャリア制御効果の観点からでは、より好ましくはＣｕ及びＮｉであり、透過率及びバンドギャップの広さの観点からでは、より好ましくはＺｎ及びＭｇである。
これらの正二価の金属元素は、本発明の効果を損なわない範囲内で複数組合せて使用してもよい。【００４７】
結晶質層がインジウム元素及び正二価の金属元素を含む場合、インジウム［Ｉｎ］と正二価の金属元素［Ｘ］の原子比［Ｘ／（Ｘ＋Ｉｎ）］は、好ましくは０．０００１〜０．１３である。
原子比［Ｘ／（Ｘ＋Ｉｎ）］が０．０００１未満の場合、正二価の金属元素の含有率が少なく、キャリア数が制御できないおそれがある。一方、原子比［Ｘ／（Ｘ＋Ｉｎ）］が０．１３を超える場合、結晶質層及び非晶質層の界面又は結晶質層の表面が変質しやすくなって不安定となる、結晶質層の結晶化温度が高なって結晶化が困難になる、キャリア濃度が高くなる、ホール移動度が低下する、トランジスタを駆動させた際に閾値電圧が変動する、及び駆動が不安定となるおそれがある。【００４８】
また、結晶質層が酸化インジウム及び正二価の金属元素の酸化物を含む場合、通常は酸化インジウム及び正二価の金属元素の酸化物の合計質量を結晶質層の質量に対して５０質量％とするとよく、好ましくは６５質量％以上、より好ましくは８０質量％以上、さらに好ましくは９０質量％以上、特に好ましくは９５質量％以上である。酸化インジウム及び正二価の金属元素の酸化物の合計質量が５０質量％未満の場合、酸化物半導体膜の移動度が低下する等、本発明の効果が十分に現れないおそれがある。【００４９】
結晶質層は、さらに正三価の金属元素を含んでもよい。正三価の金属元素とは、イオン状態での価数として正三価を取りうる元素である。
上記正三価の金属元素としては、Ｇａ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ等が挙げられる。正三価の金属元素は、２種以上含まれていてもよい。【００５０】
結晶質層がさらにＳｎ等の正四価の金属元素を微量に含むと、Ｚｎ等の正二価の金属元素が、正三価の金属元素であるインジウムに対して、価数のバランスがとれ、結晶質層を安定化でき好ましい。但し、結晶質層が正四価の金属元素を多量に含むと、キャリア密度が多くなりすぎ、薄膜トランジスタとした場合に、オフ電流が高くなるおそれがある。正四価の金属元素の含有量は、好ましくは結晶質層に含まれる正三価の金属元素の０．０１原子％〜１０原子％である。【００５１】
正四価の金属元素の含有量を質量で定義する場合、正四価の金属元素の含有量は結晶質層全体の質量に対して、好ましくは３質量％以下であり、より好ましくは２質量％以下であり、特に好ましくは１質量％以下である。正四価の金属元素の含有量の含有量が３質量％を超える場合、キャリア密度を低濃度に制御できないおそれがある。【００５２】
例えば、結晶質層がインジウム、亜鉛（正二価の金属元素）、ガリウム（正三価の金属元素）及びスズ（正四価の金属元素）からなる群から選択される少なくとも１種以上を含むことにより、高い移動度を実現することができる。尚、結晶質層の移動度は、結晶質層成膜時における雰囲気ガス中の酸素分圧、及び雰囲気ガス中のＨ２Ｏ及びＨ２含有量を調整することにより制御できる。【００５３】
結晶層は好ましくはインジウムのビックスバイト型結晶構造を示す。結晶層がビックスバイト構造をとることでホール移動度を高くすることができる。ビックスバイト型結晶構造はＸ線回折により確認することができる。【００５４】
非晶質層は、好ましくはインジウム、亜鉛、スズ及びガリウムのうち少なくとも１つを含み、より好ましくはインジウム、亜鉛及びガリウムを含む。非晶質層が５Ｓ軌道の大きいインジウムを含む場合、非晶質であっても移動度の高い酸化物半導体膜が得られる。一方、非晶質層が亜鉛を含む場合、非晶質層の結晶化温度が上がり、移動度を低下させずに安定した非晶質層とすることができる。加えて、非晶質層がガリウムを含む場合、非晶質層のキャリア密度が容易に減少し、酸化物半導体膜の半導体としての性能を安定させることができる。【００５５】
結晶質層及び非晶質層が含む元素の組み合わせとしては、好ましくは結晶質層がインジウム及び亜鉛を含み、非晶質層がインジウム、亜鉛及びガリウムを含む組み合わせである。【００５６】
本発明において、好ましくは結晶質層の導電率が非晶質層の導電率よりも低い。結晶質層の導電率を非晶質層の導電率よりも低くすることにより、ソース・ドレイン間の漏れ電流を小さくすることができる。【００５７】
本発明において、好ましくは結晶質層のキャリア密度が非晶質層のキャリア密度よりも低い。結晶質層のキャリア密度を非晶質層のキャリア密度よりも低くすることにより、ソース・ドレイン間の漏れ電流を小さくすることができる。【００５８】
結晶質層の比抵抗及び非晶質層の比抵抗に制限は無いが、結晶質層の比抵抗が非晶質層の比抵抗よりも高い方がソース・ドレイン間の漏れ電流を小さくすることができ好ましい。【００５９】
酸化物半導体膜の比抵抗は、好ましくは１０−１〜１０８Ωｃｍであり、より好ましくは１０−１〜１０７Ωｃｍであり、特に好ましくは１０１〜１０６Ωｃｍである。酸化物半導体膜の比抵抗は、四端子法により測定することができる。
酸化物半導体膜の比抵抗が１０−１Ωｃｍ未満の場合、酸化物半導体膜に電気が容易に流れ、酸化物半導体膜が半導体薄膜として機能しないおそれがある。一方、酸化物半導体膜の比抵抗が１０８Ωｃｍを超える場合、酸化物半導体膜が強い電界をかけないと半導体として機能しないおそれがある。【００６０】
酸化物半導体膜のキャリア密度は、好ましくは１０１８ｃｍ−３未満であり、より好ましくは２×１０１７ｃｍ−３未満であり、さらに好ましくは１０１７ｃｍ−３未満であり、特に好ましくは２×１０１６ｃｍ−３未満である。酸化物半導体膜のキャリア密度が１０１８ｃｍ−３以上の場合、薄膜トランジスタが駆動しなかったり、駆動してもノーマリーオンになってしまい消費電力が大きくなるおそれがある。
酸化物半導体膜のキャリア密度の下限としては、例えば１０１４ｃｍ−３が挙げられる。【００６１】
酸化物半導体膜の導電帯及び価電子帯とのエネルギーバンドギャップは、好ましくは２．８ｅＶ以上であり、より好ましくは３．０ｅＶ以上、さらに好ましくは３．１ｅＶ以上、特に好ましくは３．５ｅＶ以上である。上記エネルギーバンドギャップが２．８ｅＶ未満の場合、可視光が照射された際に、酸化物半導体膜の価電子帯の電子が励起されて導電性を示し、漏れ電流が生じやすくなるおそれがある。
尚、上記エネルギーバンドギャップの上限としては、例えば４．５ｅＶが挙げられる。【００６２】
本発明の結晶質層及び非晶質層を積層してなる酸化物半導体膜は、第１のターゲットを用いて基板上に非晶質層を成膜し、成膜と同時に非晶質層を基板温度により加熱処理をして結晶質層とし、第２のターゲットを用いて結晶質層上に非晶質層を成膜することにより製造できる。【００６３】
具体的には、所定の成分を含む（例えばインジウム元素及び正二価の金属元素）ターゲットを用いて、高温の基板上に非晶質酸化物半導体膜の成膜し、成膜と同時に基板の温度により加熱処理をして結晶質層とし、当該結晶質層上に所定の成分を含む別のターゲットを用いて非晶質酸化物半導体膜（非晶質層）を成膜することにより製造できる。【００６４】
本発明の結晶質層及び非晶質層を積層してなる酸化物半導体膜は、第１のターゲットを用いて基板上に第１の非晶質層を成膜し、第２のターゲットを用いて第１の非晶質層上に第２の非晶質層を成膜し、第１の非晶質層及び第２の非晶質層からなる積層体を加熱処理することによっても製造できる。【００６５】
具体的には、所定の成分を含むターゲットを用いて基板上に非晶質酸化物半導体膜を成膜し、当該非晶質酸化物半導体膜上に、別のターゲットを用いてさらに非晶質酸化物半導体膜を成膜して、含有成分の異なる２層の非晶質酸化物半導体膜とし、最後に加熱処理をして表面のみを結晶化させることにより、結晶質層及び非晶質層を積層してなる酸化物半導体膜を製造するができる。
尚、上述のこれら酸化物半導体膜の製造方法において、同じターゲットを連続して用いてもよい。【００６６】
基板温度により非晶質酸化物半導体膜を成膜と同時に結晶化し、結晶質層を積層する方法は、製造プロセスを簡略化することができる。一方、非晶質酸化物半導体膜を成膜後、加熱処理することより結晶質層とする方法は、得られる結晶質層の移動度及び結晶性が高く、酸化物半導体膜の膜応力が低く、かつ大面積に均一に結晶化できるうえ、キャリア制御が容易である。
本発明では、良質な酸化物半導体膜が得られることから、好ましくは非晶質酸化物半導体膜を成膜後、加熱処理することより結晶質層とする方法を用いて酸化物半導体膜を製造する。【００６７】
成膜方法としては、スプレー法、ディップ法、ＣＶＤ法等の化学的成膜方法、又はスパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法等の物理的成膜方法を用いることができる。キャリア密度が制御し易い、及び膜質向上が容易であることから、好ましくは物理的成膜方法を用い、より好ましくは生産性が高いことからスパッタ法を用いる。【００６８】
本発明で用いるスパッタ法としては、例えばＤＣスパッタ法、ＲＦスパッタ法、ＡＣスパッタ法、ＥＣＲスパッタ法、対向ターゲットスパッタ法等が挙げられ、好ましくはＤＣスパッタ法、ＡＣスパッタ法、ＥＣＲスパッタ法、対向ターゲットスパッタ法である。
尚、スパッタリング法に関しては、共スパッタ、コスパッタ及び反応性スパッタを利用してもよい。【００６９】
ＤＣスパッタ法及びＡＣスパッタ法は、生産性が高く、及びキャリア濃度を下げることが容易である。ＥＣＲスパッタ法及び対向ターゲットスパッタ法は、膜質の制御が容易であり、成膜による界面劣化の抑制、漏れ電流の抑制、及びｏｎ−ｏｆｆ比等の酸化物半導体膜の特性向上が可能である。【００７０】
以下、成膜方法としてスパッタ法を用いる場合の、具体的な成膜条件を記載する。
スパッタリング時のターゲットと基板の距離（Ｓ−Ｔ距離）は、通常１５０ｍｍ以下、好ましくは１１０ｍｍ以下、特に好ましくは８０ｍｍ以下である。
Ｓ−Ｔ距離が上記の距離であると、スパッタリング時に基板がプラズマに曝されることにより、ターゲットに正二価の金属元素が含まれる場合、正二価の金属元素の活性化が期待できる。一方、Ｓ−Ｔ距離が１５０ｍｍを超える場合、成膜速度が低下し、工業化に適さないおそれがある。【００７１】
到達圧力は、通常、５×１０−２Ｐａ以下であり、好ましくは５×１０−３Ｐａ以下、より好ましくは５×１０−４Ｐａ以下、さらに好ましくは１×１０−４Ｐａ以下、特に好ましくは５×１０−５Ｐａ以下である。
到達圧力が５×１０−２Ｐａを超える場合、雰囲気ガス中のＨ２Ｏ等から多量の水素原子が供給され、酸化物半導体膜の移動度が低下するおそれがある。これは、供給された水素原子により酸化物半導体膜中の結晶構造に変化が生じるためと推測される。【００７２】
スパッタリング時の雰囲気ガス中の酸素分圧は、通常、４０×１０−３Ｐａ以下であり、好ましくは１５×１０−３Ｐａ以下、より好ましくは７×１０−３Ｐａ以下、特に好ましくは１×１０−３Ｐａ以下である。
雰囲気ガス中の酸素分圧が４０×１０−３Ｐａを超える場合、酸化物半導体膜の移動度が低下したり、キャリア濃度が不安定となるおそれがある。これは成膜時に雰囲気ガス中の酸素分圧が高すぎる（酸素濃度が高すぎる）と、酸化物半導体膜中の結晶格子間に取り込まれる酸素が多くなって散乱する、又は酸素が容易に膜中から離脱し酸化物半導体膜を不安定化するためと推測される。【００７３】
スパッタリング時の雰囲気ガス中のＨ２Ｏ及びＨ２の濃度は、通常、１．２ｖｏｌ％以下とし、好ましくは１．０ｖｏｌ％以下、より好ましくは０．１ｖｏｌ％以下、特に好ましくは０．０１ｖｏｌ％以下とする。
雰囲気ガス中のＨ２Ｏ及びＨ２の濃度が１．２ｖｏｌ％を超える場合、酸化物半導体膜のホール移動度が低下するおそれがある。【００７４】
スパッタリング時に、半導体膜を均一に成膜するため、基板を固定したフォルダーを回転させる、マグネットを動かしエロージョン範囲を広げる等の方法をとることができる。【００７５】
非晶質酸化物半導体膜を成膜と同時に基板温度で結晶化し、結晶質層とする場合の基板温度は、通常２５０〜５５０℃であり、好ましくは３００〜５００℃、より好ましくは３２０〜４００℃である。基板温度が２５０℃未満の場合、結晶質層の結晶性が低く、かつキャリア密度が高くなるおそれがある。一方、基板温度が５５０℃を超える場合、製造コストが高くなり、また、基板が変形するおそれがある。【００７６】
非晶質酸化物半導体膜を成膜後、加熱処理することにより結晶質層とする場合の基板温度は、通常２５０℃未満であり、好ましくは２００℃以下、より好ましくは１５０℃以下、さらに好ましくは１００℃以下、特に好ましくは５０℃以下である。基板温度が２５０℃以上の場合、成膜後の加熱処理の効果が十分に発揮されないため、酸化物半導体膜のキャリア濃度及び移動度を制御することが困難となるおそれがある。【００７７】
非晶質酸化物半導体膜を成膜後、加熱処理することより結晶質層とする方法において、非晶質酸化物半導体膜を成膜後の加熱温度は、通常、８０〜６５０℃であり、好ましくは１８０〜４５０℃、より好ましくは２３０〜４００℃である。加熱温度が８０℃未満の場合、結晶化が不十分となったり、結晶化に時間がかかりすぎるおそれがある。一方、加熱温度が６５０℃を超える場合、基板が変形するおそれがある。【００７８】
また、加熱処理時間は、通常０．５〜１２０００分であり、好ましくは１〜１２００分、より好ましくは２〜６００分である。加熱処理時間が０．５分未満の場合、結晶化が不十分となるおそれがある。一方、加熱処理時間が１２０００分を超える場合、大規模な処理装置を必要とし、生産効率を損ねるおそれがある。【００７９】
上記加熱処理の際に、オゾン処理をしてもよく、高周波素、電磁波、紫外線、プラズマ等のその他のエネルギーを加えてもよい。【００８０】
結晶化に用いる加熱処理装置は特に限定されないが、ランプアニール装置（ＬＡ；Lamp  Annealer）、急速熱アニール装置（ＲＴＡ；Rapid  Thermal  Annealer）、又はレーザーアニール装置を用いることができる。【００８１】
本発明の酸化物半導体膜は、種々の電界効果型トランジスタに適用することができる。本発明の酸化物半導体膜は、通常、ｎ型領域で用いられるが、Ｐ型Ｓｉ系半導体、Ｐ型酸化物半導体、Ｐ型有機半導体等の種々のＰ型半導体と組合せて、ＰＮ接合型トランジスタ等の半導体デバイスに利用することができる。
［実施例］【００８２】
実施例１
（１）スパッタリングターゲットの製造
原料として、酸化インジウム、酸化亜鉛、酸化ガリウムの粉末とを、原子比Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）＝０．４、原子比Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）＝０．２、原子比Ｇａ／（Ｉｎ＋Ｚｎ＋Ｇａ）＝０．４となるように混合し、この混合粉末を湿式ボールミルに供給して、７２時間混合粉砕し、原料微粉末を調製した。
得られた原料微粉末を造粒し、直径１０ｃｍ、厚さ５ｍｍの寸法にプレス成形し、成形体を得た。この成形体を焼成炉に入れ、１４５０℃、１２時間の条件で焼成し、スパッタリングターゲットＩを得た。
ターゲットＩと同様にして、原子比Ｉｎ／（Ｉｎ＋Ｚｎ）＝０．９３、原子比Ｚｎ／（Ｉｎ＋Ｚｎ）＝０．０７であるスパッタリングターゲットＩＩを得た。【００８３】
（２）酸化物半導体膜の製造
得られたスパッタリングターゲットＩ及びＩＩを、ＲＦマグネトロンスパッタリング成膜装置に装着した。このＲＦマグネトロンスパッタリング成膜装置は同一チャンバーに複数のカソードを備えた成膜装置である。【００８４】
まず、スパッタリングターゲットＩを用いて、ガラス基板（コーニング１７３７）上に膜厚約３０ｎｍの酸化物薄膜Ｉを成膜した。この酸化物薄膜Ｉの元素比をＩＣＰ発光分析装置を用いて測定したところ、ターゲットＩの組成とほぼ同じであった。
次に、真空をブレークしないままスパッタリングターゲットＩＩを用いて、酸化物薄膜Ｉ上に膜厚約４０ｎｍの酸化物薄膜ＩＩを成膜した。この酸化物薄膜ＩＩの元素比をＩＣＰ発光分析装置を用いて測定したところ、ターゲットＩＩの組成とほぼ同じであった。【００８５】
尚、ターゲットＩ及びＩＩのスパッタリング条件は以下の通りである。
基板温度：３０℃
到達圧力：１×１０−５Ｐａ
雰囲気ガス：Ａｒ／Ｏ２＝９９．５％／０．５％
スパッタ圧力（全圧）：５×１０−１Ｐａ
投入電力：１００Ｗ【００８６】
得られたガラス基板、酸化物薄膜Ｉ及び酸化物薄膜ＩＩからなる積層体を大気中、３００℃で２時間加熱した。得られた積層体を透過型電子顕微鏡（ＴＥＭ）を用いて、その断面を観察したところ、酸化物薄膜Ｉには回折像が観察されず、結晶質であることが確認できず、酸化物薄膜ＩＩでは回折像が観察され、結晶質であることが確認できた。これにより得られた酸化物薄膜Ｉ及び酸化物薄膜ＩＩを積層してなる積層体は、非晶質層及び結晶質層からなる酸化物半導体膜であることが確認された。図７は上記酸化物半導体膜の断面写真（倍率、４０万倍）である。
また、得られた結晶質層は、Ｘ線結晶構造解析によりビックスバイト型結晶構造を示す酸化物であることが確認された。【００８７】
（３）酸化物半導体膜の評価
得られた酸化物半導体膜のキャリア濃度をホール測定装置（Resi  Test8310、株式会社東陽テクニカ製）を用いて測定した。その結果、酸化物半導体膜のキャリア濃度は９×１０１６ｃｍ−３であった。また、四端子法による酸化物半導体膜の比抵抗の値は３５０００Ωｃｍであった。【００８８】
尚、キャリア濃度の測定条件は以下の通りである。
測定温度：室温（２５℃）
測定磁場：０．５Ｔ
測定電流：１０−１２〜１０−４Ａ
測定モード：ＡＣ磁場ホール測定【００８９】
得られた酸化物半導体膜の透明性を、分光光度計を用いて測定したところ、波長４００ｎｍの光線の光線透過率が８５％であり、優れた透明性を有することが確認された。
また、酸化物半導体膜のエネルギーバンドギャップは３．６ｅＶであり、十分に大きいことが確認された。【００９０】
（４）薄膜トランジスタの製造
無アルカリガラス基板上にモリブデンを１５０ｎｍの厚さで成膜し、フォトリソグラフィー法を用いパターニングしてゲート電極とした。次に、プラズマ化学気相成長法（ＰＥＣＶＤ）を用いてＳｉＮｘ（Ｘ＝４／３）を２００ｎｍの厚さで成膜し、ゲート絶縁膜とした。（１）で製造したターゲットＩ及びＩＩを用いて、（２）と同様にして非晶質層及び結晶質層を積層してなる酸化物半導体膜をゲート絶縁膜上に成膜した。リフトオフを用いてＰｔ（１００ｎｍ）／Ｔｉ（１０ｎｍ）をソース電極及びドレイン電極とした。このようにしてＷ＝５０μｍ、Ｌ＝５μｍである図１の構成を有する薄膜トランジスタが得られた。【００９１】
（５）薄膜トランジスタの評価
得られた薄膜トランジスタについて、閾値電圧の差ΔＶｔｈ（＝Ｖｔｈ（大気）−Ｖｔｈ（真空））を測定した。その結果、得られた薄膜トランジスタの閾値電圧の差ΔＶｔｈは、０．２Ｖであった。【００９２】
大気下及び真空下（１０−３Ｐａ）における薄膜トランジスタの伝達曲線を図８に示す。図８より、本発明の薄膜トランジスタは測定環境によって半導体特性がほとんど変化しないことが確認された。【００９３】
実施例２〜１６
ターゲットＩ及びＩＩの組成を表１及び表２に記載の組成としたほかは実施例１と同様にしてターゲットＩ及びＩＩを製造した。次に、得られたターゲットＩ及びＩＩを用いて、雰囲気ガスの組成、酸素分圧、及び酸化物薄膜Ｉ及びＩＩの膜厚を表１及び表２に記載の値としたほかは実施例１と同様にして酸化物半導体膜及び薄膜トランジスタを製造した。得られた酸化物半導体膜及び薄膜トランジスタについて実施例１と同様にして評価した。結果を表１及び表２に示す。【００９４】
【表１】
2009034953.tif 000003
【００９５】
【表２】
2009034953.tif 000004
【００９６】
比較例１〜３
ターゲットＩの組成を表３に記載の組成としたほかは実施例１と同様にしてターゲットＩを製造した。次に、得られたターゲットＩを用いて、酸化物薄膜Ｉの膜厚を表３に記載の厚さとし、酸化物薄膜ＩＩを成膜せず、及び加熱処理を行わなかったほかは実施例１と同様にして酸化物半導体膜及び薄膜トランジスタを製造した。得られた非晶質層のみからなる酸化物半導体膜、及び薄膜トランジスタについて実施例１と同様にして評価した。結果を表３に示す。【００９７】
【表３】
2009034953.tif 000005
【００９８】
大気下及び真空下（１０−３Ｐａ）における比較例１の薄膜トランジスタの伝達曲線を図９に示す。図９より、比較例１の薄膜トランジスタは測定環境によって半導体特性が大きく変化することが確認された。【００９９】
実施例１７
導電性シリコン基板上（ゲート電極）に、プラズマ化学気相成長法（ＰＥＣＶＤ）を用いてＳｉＯ２を３００ｎｍの厚さで成膜し、ゲート絶縁膜とした。実施例４で製造したターゲットＩ及びＩＩを用いて、実施例４と同様にして結晶質層及び非晶質層からなる酸化物半導体膜をゲート絶縁膜上に成膜した。リフトオフを用いて厚み５０ｎｍのＡｕをソース電極及びドレイン電極とした。このようにしてＷ＝５００μｍ、Ｌ＝１００μｍであるの図１０の構成を有する薄膜トランジスタが得られた。【０１００】
得られた薄膜トランジスタは、大気下での電界効果移動度が１２ｃｍ２／Ｖｓ、及び大気下でのｏｎ−ｏｆｆ比が１０６以上でありノーマリーオフ特性を示した。また、得られた薄膜トランジスタの出力特性は明瞭なピンチオフを示した。これら半導体特性は真空下（１０−３Ｐａ）においても、ほとんど変化することはなかった。
得られた薄膜トランジスタの閾値電圧の差ΔＶｔｈは、０．４Ｖで、良好であった。【０１０１】
比較例４
比較例１のターゲットＩを用いて、比較例１と同様にして非晶質層のみからなる酸化物半導体膜をゲート絶縁膜上に成膜したほかは、実施例１７と同様にして薄膜トランジスタを製造した。
得られた薄膜トランジスタは、大気下での電界効果移動度が１３ｃｍ２／Ｖｓ、及び大気下でのｏｎ−ｏｆｆ比が１０６以上でありノーマリーオフ特性を示した。また、得られた薄膜トランジスタの出力特性は明瞭なピンチオフを示した。しかし、これら半導体特性は真空下（１０−３Ｐａ）では、電界効果移動度が８ｃｍ２／Ｖｓ、及びｏｎ−ｏｆｆ比が１０４以上であり、ノーマリーオン特性を示した。従って、真空下における半導体特性が、大気下における特性より劣っていることが確認された。
また、得られた薄膜トランジスタの閾値電圧の差ΔＶｔｈは、３５Ｖであり、測定時の雰囲気に大きく影響されることが確認された。【０１０２】
実施例１８
導電性シリコン基板上（ゲート電極）に、プラズマ化学気相成長法（ＰＥＣＶＤ）を用いてＳｉＯ２を３００ｎｍの厚さで成膜し、ゲート絶縁膜とした。リフトオフを用いて厚み５０ｎｍのＡｕをソース電極及びドレイン電極とした。実施例５で製造したターゲットＩ及びＩＩを用いて、実施例５と同様にして、ゲート絶縁膜、ソース電極及びドレイン電極上に結晶質層及び非晶質層からなる酸化物半導体膜を成膜した。このようにしてＷ＝５００μｍ、Ｌ＝１００μｍであるの図１１の構成を有する薄膜トランジスタが得られた。【０１０３】
得られた薄膜トランジスタは、大気下での電界効果移動度が４ｃｍ２／Ｖｓ、及びｏｎ−ｏｆｆ比が１０５以上でありノーマリーオフ特性を示した。また、得られた薄膜トランジスタの出力特性は明瞭なピンチオフを示した。これら半導体特性は真空下（１０−３Ｐａ）においても、ほとんど変化することはなかった。
得られた薄膜トランジスタの閾値電圧の差ΔＶｔｈは、０．４Ｖで、良好であった。【０１０４】
比較例５
比較例２のターゲットＩを用いて、比較例２と同様にして非晶質層のみからなる酸化物半導体膜を、ゲート絶縁膜、ソース電極及びドレイン電極上に成膜したほかは、実施例１８と同様にして薄膜トランジスタを製造した。
得られた薄膜トランジスタは、大気下での電界効果移動度が３ｃｍ２／Ｖｓ、及び大気下でのｏｎ−ｏｆｆ比が１０５以上でありノーマリーオフ特性を示した。また、得られた薄膜トランジスタの出力特性は明瞭なピンチオフを示した。しかし、これら半導体特性は真空下（１０−３Ｐａ）では、電界効果移動度が２ｃｍ２／Ｖｓ、及びｏｎ−ｏｆｆ比が１０３以上であり、ノーマリーオン特性を示した。従って、真空下における半導体特性が、大気下における特性より劣っていることが確認された。
また、得られた薄膜トランジスタの閾値電圧の差ΔＶｔｈは、４０Ｖであり、測定時の雰囲気に大きく影響されることが確認された。
【産業上の利用可能性】
【０１０５】
本発明における半導体薄膜は、薄膜トランジスタ等の電界効果型トランジスタに用いる半導体薄膜として広く利用することができる。
【図１】
2009034953.tif 000006
【図２】
2009034953.tif 000007
【図３】
2009034953.tif 000008
【図４】
2009034953.tif 000009
【図５】
2009034953.tif 000010
【図６】
2009034953.tif 000011
【図８】
2009034953.tif 000012
【図９】
2009034953.tif 000013
【図１０】
2009034953.tif 000014
【図１１】
2009034953.tif 000015
【図７】
2009034953.tif 000016
【国際調査報告】
2009034953.tif 000017
2009034953.tif 000018