【手続補正書】
【提出日】平成17年4月11日(2005.4.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
各々がステ−ジへ入力されるデ−タワ−ドを記憶する複数のステ−ジを有する記憶手段；最初の１つの各々が前記ステージの１つから出力された複数のデ−タワ−ドの１つを順次受信する複数の入力ポ−ト手段；各々が前記記憶手段における連続する対のステ−ジ間に挿入され、かつ指令デ−タワ−ドの内容に応答して、（ａ）前ステ−ジのステージ対の出力と、（ｂ）前記最初の入力ポ−ト手段以外の複数の入力ポ−ト手段の残部からなるセットから選択した１つから受信されたデ−タワ−ドを次ステ−ジのステ−ジ対に提供する選択手段；及び前記記憶手段ステ−ジの最後の１つに記憶されたデ−タワ−ドを前記記憶装置から送信する出力ポ−ト手段；からなることを特徴とする内容アドレス先入れ／先出しデ−タ記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１６
【補正方法】変更
【補正の内容】
【請求項１６】
下記の工程（ａ）〜（ｅ）からなることを特徴とする書込−修正−読取りバッファ記憶手段：
（ａ）第１の待ち行列における関連ＦＩＦＯ位置に、第１種のデ−タワ−ドの第１の複数のそれぞれ異なる１つを記憶する工程；
（ｂ）第２の待ち行列における関連位置に、第２種のデ−タワ−ドの第２の複数のそれぞれ異なる１つを記憶する工程；
（ｃ）ソ−スプロセスから受信される次受信の前記第１種及び第２種のデ−タワ−ド対が記憶される一連の第１及び第２位置のアドレスを各待ち行列に提供する工程；
（ｄ）前記第１種デ−タワ−ドの次の１つが前記受信プロセスに出力されるアドレスを提供する工程；及び
（ｅ）第１の待ち行列に記憶された第１種のデ−タワ−ドが、その第１の待ち行列の位置が前記受信プロセスに出力される前に、選択された第２種のデ−タワ−ドの少なくとも一部と置換すべきかどうかを決める工程。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
図１Ａに示すように、多分このタイプの一時的記憶装置の第１の形態は、入力１０Ｉに入るデ−タ項目を容易にするように相互に接続されたＮ個のステ−ジ１０ａ〜１０ｎを有し、少なくとも１つのシフト信号に応答してそれらの項目がレジスタ出力１０ｏに同一オーダで現れるまで一連のステ−ジをシフトするシフトレジスタ１０であった。勿論、当業者は直ちに、かかる単純なＦＩＦＯでは多くの問題が生じることを認識するであろう、例えば、少なくとも２つの別々のクロック信号が必要である、即ち、入力１０ｘ−１における入力クロックＣＬＫ０がシフトしてニュ−デ−タ・ビットを記憶し次にステ−ジ入力に提供する、その記憶された前のデ−タが入力１０ｘ−２で出力クロックＣＬＫ１の操作によってそのステ−ジからクリヤ−された後、記憶されたデ−タビットをステ−ジの出力にシフトさせる。この形のＦＩＦＯは、同期型と言われ、全てのデ−タが同時にシフトされる（かかる動作をしばしば必要ない）。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
図１Ｂに示す従来のＦＩＦＯは、シフトレジスタ−ＦＩＦＯ１０の問題点の多くを解決した；Ｎ個のデ−タワ−ドレジスタ１４ａ〜１４ｎのスタックは全て、共通のＦＩＦＯ入力ポ−ト１４Ｉで入ってくるデ−タワ−ドを受信するのみならず、その入力１４Ｓｗ（Ｓはステ−ジ数がＡ〜Ｎである）における書込み信号によって使用可能レジスタ１４はそのデ−タワ−ドを受けて記憶する。書込み信号は、入力１５−１ａにおける書込み可能ＷＲ- ＥＮ信号に応答して、全てのＮカウントを周期的にカウントする書込みカウンタ手段１５−１のＮ出力１５−１０の相互に排他的の１つに提供される。従って、新しいデ−タワ−ドがユニットに記憶される速度は、入力１５−１ａにおける脈動信号の速度に左右される；そのカウントはリセット入力１５−１ｂの操作によって予め設定した状態（例えば、０）にリセットできる。Ｎレジスタ１４ａ〜１４ｎの全てが、共通のＦＩＦＯ出力ポ−ト１４ｏに接続された出力を有するが、その入力１４Ｓにおいて読取り信号によって使用可能になったステ−ジのみが後続の使用にその記憶されたデ−タワ−ドを出力する。読取り信号は、入力１５−２ａにおける別の読取り可能ＲＤ- ＥＮ信号に応答して、全てのＮカウントを周期的にカウントする読取りカウンタ手段１５−２のＮ出力１５−２０の相互に排他的の１つに提供される。従って、記憶されたデ−タワ−ドがユニゥットから出力される速度は、入力１５−２ａにおける脈動信号の速度に左右される；こののカウントも独立のリセット入力１５−２ｂの操作によって予め設定した状態（例えば、０）にリセットできる。入力１５−１ａにおける書込み可能ＷＲ- ＥＮ信号が入力１５−２ａにおけるＲＤ- ＥＮ信号と異なる場合には、ＦＩＦＯは異なる場合に異なる周波数でのデ−タワ−ドを入力及び出力することができる。当業者は、ＦＩＦＯ１２はレジスタ１０の問題点のいくつかを解決できるが、ＦＩＦＯ１２でのオ−バ−フロ−、アンダ−フロ−等の問題が依然としてある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
別の従来技術のＦＩＦＯ２０（図１Ｃ）は、これらの問題の殆んどを解決する。ＦＩＦＯ２０において、多デ−タワ−ド記憶手段２２は、入力２０ｃにおける書込みクロックｗｒ−ｃｌｋ信号及び入力２０ｄにおける書込み可能ｗｒ−ｅｎ信号の両方の存在に応答してＦＩＦＯ入力ポ−ト２０ａに入力の新しいデ−タワ−ドを記憶する；その対の信号はそのカウントを第１カウンタ手段２４−１に進める、そのカウントは（２つの最上位のアドレスビット（ＭＳＢｓ１＆２）に作用する第１の排他的−ＯＲゲ−ト２６−１を介して）バスＡを介して記憶手段２２のｗｒ−ａｄｄｒ入力へ接続される。一対のタイプＤ−フリップ−フロップからなる第１同期装置２８−１は、第１カウンタ手段２４−１の出力デ−タを受信する。その記憶手段２２に記憶されるデ−タワ−ドは、入力２０ｅにおける読取りクロックｒｄ−ｃｌｋ信号及び入力２０ｆにおける読取り可能ｒｄ−ｅｎ信号に応答して周期的に提供される別のカウンタ手段２４−２の出力バスから周期的読取りアドレスｒｄ−ａｄｄｒ信号の存在に応答して、それぞれ手段の出力２０ｂへ与えられる。第２のカウンタ出力バスは、別の同期手段にも接続される。第１の比較器手段３０−１は、第１の同期装置出力及び第２の同期装置出力を受けて、記憶装置が空であるかどうかを決めて、それに対応して適当な信号を出力２０ｇに与える。第２の比較器手段３０−２並びにゲ−ト論理手段３２は第２の同期装置出力及び第１のカウンタ手段出力に作用してＦＩＦＯ記憶手段２２がいっぱいであるか否か；ＦＩＦＯ記憶手段がいっぱいであるときに出力２０ｈが使用可能かどうか、従ってそれ以上のデ−タ入力を中断するか否かを決める。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
【発明が解決しようとする課題】
以上記載した記憶装置は有用であるが、全て何等かの形態の欠点がある。図１Ｂの同期ＦＩＦＯも、従来の課題の多くを解決しているが、依然としてワ−ドのキュ−を記憶しながら、一時的に記憶したデ−タワ−ドの内容をアクセス及び／又は変えることができない（これらの特徴はしばしば必要である）。従って、我々は、記憶装置に先入れ、先出しの基本操作を変えることなく、記憶されたデ−タワ−ドの内容をアドレス、アクセス及び変える又は除去できるＦＩＦＯを提供することが必要である。従って、本発明の目的は、新規のＣＡＭＦＩＦＯ構造及びかかる内容アドレス記憶装置の新規操作方法を提供して、前記の利点を実現することである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
書込み−アドレスカウンタ手段５２−１及び読取り−アドレスはそれぞれ、入力５２−１ｃと５２−２ｃのそれぞれにおいて入力５０ｆリセット信号を受信し、それによって予選択初カウントにリセットされる；その後、各カウンタのカウントは、入力５０ｃに接続されたカウンタ入力５２−１ａにおけるｗｒ−ｅｎ信号又は入力５０ｄに接続されたカウンタ入力５２−２ａにおけるｒｄ−ｅｎ信号の関連する１つの受信に応答して独立に増分される。各カウンタ５２はＮ状態（ＮはＣＡＦＩＦＯの深さである）を通してカウントする；都合良く、２進カウンタとデコ−ダが使用される、従ってＮ＝２ｗ（式中のＷは整数（例えば、Ｗ＝５の場合は、Ｎ＝３２）であり、出力ライン５２−１ｂ及び５２−２ｂ、及び入力５４−１ａ及び５４−２ａの数でもある。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
ＦＩＦＯ記憶手段５６はＣＡＭ手段５７と共に動作する。ＦＩＦＯ手段５６はデ−タワ−ドレジスタ手段５８のＮステ−ジ５８ａ〜５８ｎを使用する；ＣＡＭ手段５７はフラグレジスタ手段５９のＮステ−ジ５９ａ〜５９ｎを使用する。ステ−ジ５８の各々は、ｗｒ−ｅｎ−ｉ信号にに応答して入力５０ａから受信したＦＩＦＯデ−タ及びＴａｇデ−タを記憶するために、深さがＤ＋Ｔビットでデ−タバス５０Ａに接続されたデ−タＤＡＴＡＩＮ入力を有する。同様に、ステ−ジ５９の各々は、深さがＦビットでデ−タバス５０Ｂに接続されたフラグＦＩＮ入力を有して、入力５０ｂを受信したＦＬＡＧＳデ−タを記憶するために動作する。入力５０ａにおけるＦＩＦＯデ−タ及び入力５０ｂにおけるフラグデ−タは、書込み可能バス５０Ｃから、ｉ番目ステ−ジｗｒ−ｅｎ−ｉへの入力における使用可能論理信号の受信に応答して、デ−タステ−ジ５８ｉ及び関連フラグステ−ジ５９ｉに同時に入る；ｗｒ−ｅｎ−ｉはデコ−ダ手段５４−１の出力５４−１ｂの関連ｉ番目の１つで発信する。ステ−ジ５８の各ｉ番目の１つはデ−タＤＡＴＡＯＵＴ出力Ｏｕｔｊを有し、各々はそのステ−ジＤにデ−タビット（Ｄｊ）及びＴタグビット（Ｔｊ）を含む。第１のＮ−入力マルチプレクサ手段６０−１は出力５０ｅに結合した出力６０−１ａを有し、そこに読取り制御入力６０−１ｃに提供されるＷ−ビット制御ワ−ドの制御下で関連入力６０−１ｂからＦＩＦＯ＋ＦＬＡＧデ−タ・セットＳｊが現れる；各デ−タラインセットＳｊのＭビットは、ＦＩＦＯ出力ＯＵＴｊデ−タライン（Ｄｊ＋Ｔｊビット）及びｊ番目フラッグレジスタステ−ジ５９ｊの出力ビットＦｊデ−タラインを含む。同様に、第２のＮ−入力マルチプレクサ手段６０−２は出力５０ｇに結合した出力６０−２ａを有し、そこに、読取り制御入力６０−２ｃに提供されるＷ´−ビット制御ワ−ドの制御下で関連入力６０−２ｂからデ−タ・セットＳｊが現れる。主入力５０ａ及び補助入力５０ｂはそれぞれ図２ＢのＣＡＭＦの第１及び第２デ−タ入力４５ａ及び４５ｄに類似するが、主出力５０ｅ及び補助入力５０ｇはそれぞれ第１及び第２出力４５ｂ及び４５ｅに類似することがわかる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
複数（７０ａ〜７０ｎ）のフラッグ優先エンコ−ダ７０のｊ番目７０ｊは、デ−タＤビット、タグＴビット及びフラグＦビットを含むデコーダ手段５４−２の出力５４−２ｂからのステ−ジｊ読取り可能データ及び出力デ−タセットＯＵＴｊを受信する。エンコ−ダ７０は、個々のステ−ジ０〜（Ｎ−１）の内容がＣＡＭ手段５７のｊ番目のステ−ジに伝送又は元の入力として維持できる新ＦｌａｇＳｅｔデ−タのＦビットによって変更できるかどうかを決めるために使用される。フラグビットの状態がデ−タを出力するのに必要な状態を満たすならば、デ−タの最初のＤビットとフラグデ−タのＦビットの両方が、読取りポインタがそのステ−ジの内容を読出すようにセットされるとき、主ポ−トにおいて出力される。フラグ状態が非出力状態に変更されると、同じステ−ジのデ−タ及びフラグレジスタはポ−ト５０ｅに保持される、そしてＦＩＦＯステ−ジ５８ｊのデ−タは一般に、コンパニオン・フラグデ−タが無視条件を示すので、次のプロセスによって無視される。
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
1999317070.tif 000001