【手続補正書】
【提出日】平成16年5月19日(2004.5.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】      明細書
【発明の名称】  デジタル入力装置
【特許請求の範囲】
【請求項１】  電源回路を有するデジタル入力装置であって、前記デジタル入力装置の外部に設けられた第３の接点と、前記第３の接点に接続された切替スイッチと、前記切替スイッチの第１、第２の接点にそれぞれ接続された第１、第２の抵抗とが設けられ、前記第１または第２の接点を介した電流を取り込み前記第３の接点の開閉状態を示すデジタル信号に変換するデジタル入力回路と、前記デジタル信号を格納するバッファと、オンディレー回路と、前記オンディレー回路の信号により前記切替スイッチの前記第１と第２の接点とを切り替える切替リレーとを備え、
前記第３の接点が閉となると、前記電源回路から前記第１の接点および第１の抵抗を介して前記デジタル入力回路に第１の電流が流れてその第３の接点情報“レベル１”が前記バッファに格納されるとともに、前記オンディレー回路で所定時間遅延後、前記切替リレーに信号が伝達されて前記切替スイッチの第１の接点から第２の接点に切り替え、前記第２の接点および第２の抵抗を介して前記デジタル入力回路に前記第１の電流値より小さい第２の電流が流れ、
前記第３の接点が開となると、第２の接点および第２の抵抗を介して前記デジタル入力回路にその第３の接点情報“レベル２”が取り込まれ、この情報“レベル２”が前記バッファに格納されると共に前記オンディレー回路を介し遅延されることなく前記切替リレーに信号伝達されて前記切替スイッチの前記第２の接点から前記第１の接点に切り替えることを特徴とするデジタル入力装置。
【請求項２】  電源回路を有するデジタル入力装置であって、前記デジタル入力装置の外部に設けられた第３の接点と、前記第３の接点につながる第１の抵抗と、前記第１の抵抗に接続された切替スイッチとを備え、前記切替スイッチは第１、第２の接点を有し、前記第２の接点には第２の抵抗が接続されており、更に、前記切替スイッチを介した電流を取り込み前記第３の接点の開閉状態を示すデジタル信号に変換するデジタル入力回路と、前記デジタル信号を格納するバッファと、オンディレー回路と、前記オンディレー回路の信号により前記切替スイッチの前記第１と第２の接点とを切り替える切替リレーとを備え、
前記第３の接点が閉となると、前記電源回路から前記第１の抵抗と第１の接点を介して前記デジタル入力回路に第１の電流が流れてその第３の接点情報“レベル１”が前記バッファに格納されるとともに、前記オンディレー回路で所定時間遅延後、前記切替リレーに信号が伝達されて前記切替スイッチの第１の接点から第２の接点に切り替え、前記第２の接点と第２の抵抗を介してデジタル入力回路に前記第１の電流値より小さい第２の電流が流れ、
前記第３の接点が開となると、前記第２の接点および前記第２の抵抗を介して前記デジタル入力回路にその第３の接点情報“レベル２”が取り込まれ、この情報“レベル２”が前記バッファに格納されると共に前記オンディレー回路を介し遅延されることなく前記切替リレーに信号伝達されて前記切替スイッチの前記第２の接点から前記第１の接点に切り替えることを特徴とするデジタル入力装置。
【請求項３】  電源回路を有するデジタル入力装置であって、前記デジタル入力装置の外部に設けられた第２の接点を備え、前記第２の接点には第１の回路と第２の回路が接続されており、前記第１の回路には第１の抵抗が、前記第２の回路には第１の接点と第２の抵抗とが設けられ、更に、前記第１の回路を介した電流を取り込み前記第２の接点の開閉状態を示すデジタル信号に変換するデジタル入力回路と、前記デジタル信号を格納するバッファと、オンディレー回路と、前記オンディレー回路の信号により前記第２の回路の前記第１の接点を切り替える切替リレーとを備え、
前記第１の接点が閉で前記第１の回路と第２の回路が並列に接続された状態で前記第２の接点が閉となると、前記電源回路から前記第１の回路を介して前記デジタル入力回路に第１の電流が流れてその第２の接点情報“レベル１”が前記バッファに格納されるとともに、前記第２の回路には第２の電流が流れ、前記第２の接点には前記第１、第２の電流値の和を有する電流が流れ、前記オンディレー回路で所定時間遅延後、前記切替リレーに信号伝達されて前記第１の接点を開として前記第２の回路を切り離し、前記第１の回路を介して前記デジタル入力回路に前記第１の電流が流れ、
前記第２の接点が開となると、前記デジタル入力回路に前記第１の回路を介してその第２の接点情報“レベル２”が取り込まれ、前記バッファに格納されると共に、前記オンディレー回路を介し遅延されることなく前記切替リレーに信号伝達されて前記第１の接点を閉じることを特徴とするデジタル入力装置。
【請求項４】  電源回路を有するデジタル入力装置であって、前記デジタル入力装置の外部に設けられた第２の接点と、前記第２の接点につながる第１の抵抗とを備え、前記第１の抵抗には第１の回路と第２の回路が接続されており、前記第１の回路には第２の抵抗が前記第２の回路には第１の接点と第３の抵抗とが設けられており、更に、前記第１の回路を介した電流を取り込み前記第２の接点の開閉状態を示すデジタル信号に変換するデジタル入力回路と、前記デジタル信号を格納するバッファと、オンディレー回路と、前記オンディレー回路の信号により前記第２の回路の前記第１の接点とを切り替える切替リレーとを備え、
前記第１の接点が閉で前記第１の回路と第２の回路が並列に接続された状態で前記第２の接点が閉となると、前記電源回路から前記第１の回路を介して前記デジタル入力回路に第１の電流が流れてその第２の接点情報“レベル１”が前記バッファに格納されるとともに、前記第２の回路には第２の電流が流れ、前記第２の接点には前記第１、第２の電流値の和を有する電流が流れ、前記オンディレー回路で所定時間遅延後、前記切替リレーに信号伝達されて前記第１の接点を開として前記第２の回路を切り離し、前記第１の回路を介して前記デジタル入力回路に前記第１の電流が流れ、
前記第２の接点が開となると、前記デジタル入力回路に前記第１の回路を介してその第２の接点情報“レベル２”が取り込まれ、前記バッファに格納されると共に、前記オンディレー回路を介し遅延されることなく前記切替リレーに信号伝達されて前記第１の接点を閉じることを特徴とするデジタル入力装置。
【請求項５】  電源回路を有するデジタル入力装置であって、前記デジタル入力装置の外部に設けられた接点と、前記接点に接続されたサーミスタと、前記サーミスタを介した電流を取り込み前記接点の開閉状態を示すデジタル信号に変換するデジタル入力回路と、前記デジタル信号を格納するバッファとを備え、前記接点が閉となると、前記電源回路から前記サーミスタを介して前記デジタル入力回路に第１の電流が流れてその接点情報“レベル１”が前記バッファに格納され、所定時間遅延後に前記サーミスタの温度上昇による抵抗値増大で電流が第１の電流から第２の電流に減少するとともに、前記第１の電流値より小さい第２の電流が流れるとともに、前記接点が開となると、その接点情報“レベル２”が前記デジタル入力回路に取り込まれ前記バッファに格納されることを特徴とするデジタル入力装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、信号入力装置、通信装置、監視制御装置その他の無電圧接点入力回路を有する装置に用いられるデジタル入力装置に関するものである。
【０００２】
【従来の技術】
図８（ａ）（ｂ）に従来用いられているデジタル入力装置を示す。図８（ａ）は回路図であり、図８（ｂ）はその動作タイムチャートである。
図８（ａ）において、デジタル入力回路１は、一定の電圧を供給する電源回路２と、このデジタル入力装置１の外部に設けられた接点３に電圧を印加し、抵抗５を介して電流ｉを流すことで接点情報を入力するデジタル入力回路６とこの接点情報を格納するバッファ７とで構成されている。
次に動作について説明する。
接点３ａの開閉状態をデジタル入力回路６に入力する場合、接点３の表面に形成されている酸化皮膜を破り良好な接触状態で入力するために、一定レベル以上の電圧Ｖおよび電流ｉを供給することが求められている。たとえば、発変電所に設置されるデジタル入力装置では接点３に対して一般に電圧ＤＣ１１０Ｖ、電流５ｍＡを供給している。
このような従来の技術では、接点３が閉じた時の抵抗５及びデジタル入力回路６で消費される電力の和はＶ・ｉであり、例えばＶ＝１１０Ｖ、ｉ＝５ｍＡであれば、Ｖ・ｉ＝０．５５Ｗとなり、例えば入力点数が３００点ある装置では０．５５×３００＝１６５Ｗとなる。このため、発熱対策として装置単位の収容入力点数を制限したり、冷却装置を設ける必要があった。
【０００３】
【発明が解決しようとする課題】
本発明は上記のような課題を解決するためになされたものであり、接点入力の電流を制御することにより、デジタル入力装置の消費電力抑制、省スペース化、温度上昇抑制を目的とする。
【０００４】
【課題を解決するための手段】
この発明に係るデジタル入力装置は、電源回路と外部に設けた接点に、接続された第１、第２の接点と、これにそれぞれ接続された第１または第２の抵抗と、デジタル入力回路と、バッファと、オンディレー回路と、切替リレーとを備えたものである。
【０００５】
また、電源回路と、外部に設けた接点につながる抵抗と、この抵抗に接続された第１、第２の接点と、第２の接点につながる抵抗と、デジタル入力回路と、バッファ、オンディレー回路および切替リレーとを備えたものである。
【０００６】
また、電源回路と、外部に設けた接点には、第１と第２の回路が接続され、第１の回路には第１の抵抗が、第２の回路には第１の接点と第２の抵抗とが設けられ、さらにデジタル入力回路、バッファ、オンディレー回路および切替リレーとを備えたものである。
【０００７】
また、電源回路と、外部に設けた接点につながる第１の抵抗と、この抵抗には第１と第２の回路が接続され、第１の回路には第２の抵抗が、第２の回路には第１の接点と第３の抵抗とが設けられ、さらにデジタル入力回路、バッファ、オンディレー回路および切替リレーとを備えたものである。
【０００８】
また、電源回路と、外部に設けた接点につながるサーミスタと、デジタル入力回路、バッファとを備えたものである。
【０００９】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１のデジタル入力装置１を図１（ａ）（ｂ）に基づいて説明する。図１（ａ）は回路図であり、図１（ｂ）はその動作タイムチャートである。
図１（ａ）に示すように、デジタル入力装置１は、電源回路２と、外部接点である第３の接点３と、この接点３に接続された切替スイッチ４には第１の接点４ａと第２の接点４ｂが設けられており、前記第１の接点４ａには第１の抵抗５ａが、第２の接点４ｂには第２の抵抗５ｂが接続されて並列回路を形成し、前記第１、第２の抵抗５ａ、５ｂを介した電流ｉ１，ｉ２を取り込みデジタル信号に変換するデジタル入力回路６と、前記デジタル信号を格納するバッファ７と、オンディレー回路８、および前記切替スイッチ４の接点４ａ、４ｂを切り替える切替リレー９で構成されている。
次に動作について説明する。
電源回路２は一定の電圧を供給する。デジタル装置１の外部接点である第３の接点３が閉じると、接点３が解放時に空気中の水分で形成されている表面の酸化膜を破壊し得る値をもつ第１の電流ｉ１が第１の接点４ａ、第１の抵抗５ａを介してデジタル入力回路６に流れる。このとき、第１の抵抗５ａの抵抗値は、第３の接点３の酸化皮膜を破るだけの大きさの第１の電流ｉ１が流れるよう決定されている。デジタル入力回路６に取り込まれた接点３の接点情報“レベル１（＝閉状態）”は、バッファ７に格納されると共に、オンディレー回路８で一定時間遅延させ、切替リレー９に伝達される。このとき、遅延される時間は、第３の接点３の酸化皮膜を破るだけの時間ｔを確保されたものとする。切替リレー９は、オンディレー回路８からの信号により切替スイッチ４を第１の接点４ａから第２の接点４ｂに切り替える。切替スイッチ４の切替時間は十分に短いものとする。切替後は、電源回路２から第３の接点３、第２の接点４ｂおよび第２の抵抗５ｂを介してデジタル入力回路６に第２の電流ｉ２が流れる。なお、第２の抵抗５ｂの抵抗値は、第３の接点３の接点情報を取り込むために必要な電流が流れるよう決定されている。
第３の接点３が開くと、第２の抵抗５ｂを介してデジタル入力回路６に接点３の接点情報“レベル２（＝開状態）”が取り込まれる。取り込まれた接点オフ情報は、バッファ７に格納されると共に、オンディレー回路８を通り、切替リレー９に伝達される。なお、この信号はオンディレー回路８では遅延されず切替リレー９へ伝達される。切替リレー９は、オンディレー回路８からの信号により第２の接点４ｂから第１の接点４ａに切り替える。切替スイッチ９の切替時間は十分に短いものとする。
なお、前記第２の電流値ｉ２は第１の電流値ｉ１に比べ小さい。以上の動作を図１（ｂ）の動作タイムチャートで示している。
このようにこの実施の形態１ではデジタル入力回路６の入力電流を外部接点３が開から閉となったときの短時間内接点３表面に形成された酸化皮膜を破壊除去するために十分な第１の電流ｉ１を流し、その後は入力接点３の閉状態の読み込みが可能な最低限の第２の電流値ｉ２に下げているので、デジタル入力回路６の消費電力を抑制できる。言い換えれば、デジタル入力回路の機能を果たす上で十分な第２の電流ｉ２以上の電力の供給を最小限におさえている。
このようにデジタル入力装置１全体の消費電力も低減できるとともに、デジタル入力回路６および装置１全体の温度上昇が抑制可能となり、省スペース化、実装量の向上など優れた効果を奏する。
【００１０】
実施の形態２．
実施の形態２のデジタル入力装置１を図２（ａ）、（ｂ）に基づいて説明する。なお図２（ａ）は回路図、図２（ｂ）は動作タイムチャートである。
この図２（ａ）に示す実施の形態２は前記した実施の形態１の図１（ａ）の第１の抵抗５ａを、外部にある第３の接点３と切替スイッチ４との間に挿入したもので、それ以外は同一構成である。なお、実施の形態１と本実施の形態２の第１の抵抗５ａの抵抗値は同じである。また本実施の形態２の第２の抵抗５ｂの抵抗値は、実施の形態１の第２の抵抗５ｂの抵抗値から第１の抵抗５ａの抵抗値を差し引いた値である。これにより本実施の形態２では第２の抵抗５ｂの小型化が図れる。
この抵抗５ｂの小型化のメリットは、図２（ａ）に示す各コンポーネントが適当な配置構成をとり基板上に形成されているので、基板自体の小型や、基板上に抵抗の小型化に伴う温度上昇の低下、さらには基板の熱対策の容易化などがある。
またなお、第１の抵抗５ａと第２の抵抗５ｂの合成抵抗値は、外部接点３の接点情報を取り込むに必要な第２の電流ｉ２が流れるように決定されている。
次に動作について説明する。
電源回路２は一定の電圧を供給する。外部接点である第３の接点３が閉じると、外部接点３の酸化皮膜を破壊し第１の抵抗５ａ、第１の接点４ａで形成される第１の回路を介してデジタル入力回路６に第１の電流ｉ１が流れる。なお、第１の抵抗５ａの抵抗値は、第３の接点３の酸化皮膜を破るだけの大きさの第１の電流ｉ１が流れるよう決定されている。デジタル入力回路６に取り込まれた接点オン情報“レベル１”（＝閉状態）はバッファ７に格納されると共に、オンディレー回路８で一定時間遅延させ、切替リレー９に伝達される。このとき、遅延される時間は、第３の接点３の酸化皮膜を破るだけの時間ｔを確保されたものとする。切替リレー９は、オンディレー回路８からの信号により第１の接点４ａから第２の接点４ｂに切り替える。この時の切替時間は十分に短いものとする。切替後は、電源回路２から第３の接点３、第１の抵抗５ａ、第２の接点４ｂおよび第２の抵抗５ｂの第２の回路を介してデジタル入力回路６に第２の電流ｉ２が流れる。なお、第１の抵抗５ａと第２の抵抗５ｂの合成抵抗値は、第３の接点３の接点情報を取り込むために必要な電流が流れるよう決定されている。
第３の接点３が開くと、デジタル入力回路６に接点オフ情報“レベル２”（＝開状態）が取り込まれる。取り込まれた接点オフ情報は、バッファ７に格納されると共に、オンディレー回路８を通り、切替リレー９に伝達される。なお、この信号はオンディレー回路８では遅延されず、切替リレー９へ伝達される。切替リレー９は、オンディレー回路８からの信号により第２の接点４ｂから第１の接点４ａに切り替える。この時の切替時間は十分に短いものとする。
以上の動作を図２（ｂ）の動作タイムチャートに示す。このように、この実施の形態２では実施の形態１に比較して第２の抵抗５ｂの小型化が図れ、基板の配置上、熱対策上においてより裕度が上がるという効果を奏する。
【００１１】
実施の形態３．
実施の形態３のデジタル入力装置１を図３（ａ）、（ｂ）に基づいて説明する。なお図３（ａ）は回路図、図３（ｂ）は動作タイムチャートである。
この図３（ａ）に示す実施の形態３は、デジタル入力装置１の外部接点である第２の接点３に第１の回路と分流回路である第２の回路が接続されており、前記第１の回路には第１の抵抗５ａが、第２の回路には第１の接点４ｃと第２の抵抗５ｂとが設けられており、前記第１の回路を介した電流ｉ１をデジタル入力回路６が取り込む構成以外は、前記した実施の形態１と同様である。
次に動作について説明する。
電源回路２は一定の電圧を供給する。接点４ｃが閉で第１の回路と第２の回路が並列状態のとき外部接点である第２の接点３が閉じると、第１の抵抗５ａを有する第１の回路には第１の電流ｉ１が流れてデジタル入力回路６に入る。第２の回路には第２の電流ｉ３が流れる。なお、第１の抵抗５ａと第２の抵抗５ｂの合成抵抗値は、接点３の酸化皮膜を破るだけの大きさの電流つまり前記第１の電流ｉ１と第２の電流ｉ３の和の電流値ｉが流れるよう決定されている。デジタル入力回路６に取り込まれた接点オン情報は、バッファ７に格納されると共に、オンディレー回路８で一定時間遅延させ、切替リレー９に伝達される。このとき、遅延される時間は、第２の接点３の酸化皮膜を破るだけの時間ｔを確保されたものとする。切替リレー９は、オンディレー回路８からの信号により第１の接点４ｃを開き、第２の回路を切り離す。この時の動作時間は十分に短いものとする。動作後は、電源回路２から第２の接点３を介して、第１の回路の第１の抵抗５ａのみに電流ｉ１が流れる。なお、第１の抵抗５ａの抵抗値は、デジタル入力回路６に流れる電流が最小動作電流ｉ１となるよう決定されている。第２の接点３が開くと、デジタル入力回路６に接点オフ情報が取り込まれる。取り込まれた接点オフ情報は、バッファ７に格納されると共に、オンディレー回路８を通り、切替リレー９に伝達される。なお、この信号はオンディレー回路８では遅延されず、切替リレー９へ伝達される。切替リレー９は、オンディレー回路８からの信号により第１の接点４ｃを閉じる。この時の動作時間は十分に短いものとする。
以上の動作を図３（ｂ）に動作タイムチャートとして示している。
【００１２】
実施の形態４．
実施の形態４のデジタル入力装置１を図４（ａ）、（ｂ）に基づいて説明する。なお図４（ａ）は回路図、図４（ｂ）は動作タイムチャートである。
この実施の形態４は前記した実施の形態３の図３（ａ）の第１の抵抗５ａを本図４（ａ）の第１の抵抗５ａと第２の抵抗５ｂに、また同じく実施の形態３の図３（ａ）の第２の抵抗５ｂを本図４（ａ）の第１の抵抗５ａと第３の抵抗５ｃに分散して、本実施の形態４の第２の抵抗５ｂ、第３の抵抗５ｃの小型化を図ったものである。つまり外部接点３につながる第１の抵抗５ａには第１の回路と分流回路である第２の回路が接続されており、前記第１の回路には第２の抵抗５ｂが、第２の回路には第１の接点４ｃと第３の抵抗５ｃが設けられて、それ以外は実施の形態３に示した図３（ａ）と同一構成である。
次に動作について説明する。
電源回路２は一定の電圧を供給する。接点４ｃが閉で第１の回路と第２の回路が並列状態のとき第２の接点３が閉じると、第２の接点３の酸化皮膜を破壊し、第１の抵抗５ａにつながる第２の抵抗５ｂを有する第１の回路には第１の電流ｉ１が流れてデジタル入力回路６に入る。第１の接点４ｃ、第３の抵抗５ｃを有する第２の回路には第２の電流ｉ３が流れる。なお、第１の抵抗５ａ、第２の抵抗５ｂおよび第３の抵抗５ｃの合成抵抗値は、第２の接点３の酸化皮膜を破るだけの大きさの電流つまり第１の電流ｉ１と第２の電流ｉ３の和の電流値ｉが流れるよう決定されている。デジタル入力回路６に取り込まれた第２の接点オン情報は、バッファ７に格納されると共に、オンディレー回路８で一定時間遅延させ、切替リレー９に伝達される。このとき、遅延される時間は、第２の接点３の酸化皮膜を破るだけの時間ｔを確保されたものとする。切替リレー９は、オンディレー回路８からの信号により第１の接点４ｃを開く。この時の動作時間は十分に短いものとする。動作後は、電源回路２から第２の接点３、第１の抵抗５ａ、第２の抵抗５ｂを有する第１の回路を介して電流ｉ１が流れる。なお、第１の抵抗５ａ、第２の抵抗５ｂの合成抵抗値は、デジタル入力回路６に流れる第１の電流が、デジタル入力回路６の最小動作電流となるよう決定されている。
第２の接点３が開くと、デジタル入力回路６に接点オフ情報が取り込まれる。取り込まれた接点オフ情報は、バッファ７に格納されると共に、オンディレー回路８を通り、切替リレー９に伝達される。なお、この信号はオンディレー回路８では遅延されず、切替リレー９へ伝達される。切替リレー９は、オンディレー回路８からの信号により接点４ｃを閉じる。この時の動作時間は十分に短いものとする。
以上の動作を図４（ｂ）に動作タイムチャートとして示す。
【００１３】
なお、前記実施の形態１〜実施の形態４では抵抗の切り替えのために切替リレーを用いる例を示したが、切替リレーの代わりに半導体を用いてもよい。
また、各抵抗は１個のものを図示したが、複数個を直列に用いてもよく、またそれらを並列に用いてもよい。
【００１４】
実施の形態５．
実施の形態５のデジタル入力装置１を図５（ａ）、（ｂ）に基づいて説明する。なお図５（ａ）は回路図、図５（ｂ）は動作タイムチャートである。
本実施の形態５を示す図５（ａ）は、温度依存性素子であるサーミスタ１０を用いて、デジタル入力回路６に流れる電流を制御し、デジタル入力回路６への入力電流を外部接点３の酸化皮膜破壊のための電流ｉ１と、接点３の閉状態の読み込みに必要な最低限の第２の電流ｉ２に切り替える。
次に動作について説明する。
電源回路２は一定の電圧を供給する。外部に設けられた接点３が閉じると、接点３およびサーミスタ１０を介してデジタル入力回路６に電流が流れる。このとき、サーミスタ１０は、通常の周囲温度で、接点３の接点皮膜を破壊するだけの大きさの第１の電流ｉ１が流れるような温度−抵抗特性を持つものとする。デジタル入力回路６に取り込まれた接点情報は、バッファ７に格納される。時間の経過にしたがって、サーミスタ１０は自己発熱により抵抗値が大きくなり、流れる電流も次第に小さくなるが、酸化皮膜を破壊するために必要な時間ｔの間は電流ｉ１が流れるものとする。さらに時間が経過すると、一定の定常値まで小さくなる。このとき、サーミスタ１０は、デジタル入力回路６に流れる第２の電流が、デジタル入力回路６の動作電流ｉ２となるような温度−抵抗特性を持つものとする。
接点３が開くと、サーミスタ１０を介してデジタル入力回路６に接点オフ情報が取り込まれる。取り込まれた接点オフ情報は、バッファ７に格納される。接点３が開くと、サーミスタ１０には電流が流れないため、時間の経過にしたがってサーミスタ１０の抵抗値は下がる。次回接点３が閉じたときには、接点３の酸化皮膜を破るだけの大きさの第１の電流ｉ１が流れる。
以上の動作を図５（ｂ）の動作タイムチャートで示す。
このようにこの実施の形態５でもデジタル入力回路６に流れる電流を制御しているので、消費電力の低減化とともに発熱、温度上昇が抑制され、装置の小型化、実装量の向上、省スペース化などの効果がある。
【００１５】
実施の形態６．
実施の形態６のデジタル入力装置を図６（ａ）、（ｂ）に基づいて説明する。なお図６（ａ）は回路図、図６（ｂ）は動作タイムチャートである。
本実施の形態６では、コンデンサ１１を用いた微分回路を構成し、外部接点３の酸化皮膜破壊のための第１の電流ｉ１から接点３の閉状態の読み込みに必要な最低限の第２の電流ｉ２の間で、デジタル入力回路６に流れる電流ｉを変化させる。
次に動作について説明する。
電源回路２は一定の電圧を供給する。外部の接点３が閉じると、未飽和のコンデンサは短絡状態となり、第２の抵抗５ｂのみで制限される第１の電流ｉ１が前記電源回路２から第２の抵抗５ｂを介しデジタル入力回路６に流れる。このとき第２の抵抗５ｂの抵抗値は、第１の電流ｉ１が流れるよう決定されている。この電流ｉ１をデジタル入力回路６を取り込むと接点情報“レベル１”（＝閉情報）はバッファ７に格納される。
ここでコンデンサ１１の容量と第２の抵抗５ｂの抵抗値は、酸化皮膜破壊に必要な時間ｔを確保できる時定数を持つよう決定される。所定時間が経過すると、コンデンサ１１は飽和し定常状態となり、第１の抵抗５ａと第２の抵抗５ｂとで制限される第２の電流ｉ２に低減する。なお、第１の抵抗５ａの抵抗値と第２の抵抗５ｂの抵抗値は、定常状態で第２の電流ｉ２が流れるよう決定されている。
接点３が開くと、デジタル入力回路６に接点オフ情報“レベル２”（＝開情報）が取り込まれ、バッファ７に格納される。なお、コンデンサ１１に蓄積された電荷は第１の抵抗５ａで放電され、次回、接点３が閉じたときは、接点３の酸化皮膜を破壊するだけの大きさの第１の電流ｉ１が流れる。
この実施の形態６でも前記実施の形態５と同様の効果を奏する。
【００１６】
なお、前記実施の形態１〜６は、電源回路２を共通として複数の接点３を取り込むことが可能である。図７に、実施の形態１のデジタル入力装置１で複数の接点３を取り込んだ例を示す。
【００１７】
【発明の効果】
この発明は以上述べたように構成されているので、以下に示すような効果を奏する。
【００１８】
外部に設けられた接点に並列に接続された第１、第２の接点にそれぞれ接続された第１、第２の抵抗を有し、外部接点が閉となると第１の接点、第１の抵抗を介してデジタル入力回路に第１の電流が流れ、所定時間遅延後に、第１の接点から第２の接点に切り替え、第１の電流値より小さい第２の電流が流れる構成のデジタル入力装置であるので、必要な時間十分な電流を外部接点に供給することになり、デジタル入力回路や、デジタル入力装置全体の消費電力を少なくし、製造およびランニングコストの低減や、省スペース化、実装量の向上など優れた効果を奏する。
また、装置全体の温度上昇も抑制できるので、周囲温度条件の厳しい環境への適用範囲を拡大することが可能となる。
【００１９】
またさらに、外部に設けられた接点につながる第１の抵抗に、第１、第２の接点が並列に接続され、前記第２の接点には第２の抵抗が接続されており、外部接点が閉となると第１の接点を介して、デジタル入力回路に第１の電流がデジタル入力回路に流れ、所定時間遅延後に第１の接点から第２の接点に切り替え、第２の電流が流れる構成のデジタル入力装置であるので、同様の効果を奏する。
【００２０】
また、外部接点に第１、第２の回路が接続され、第１の回路には第１の抵抗が、第２の回路には第１の接点と第２の抵抗が設けられており、第１の接点が閉のとき第１、第２の回路は並列接続となり、外部接点が閉となると第１の回路を介して第１の電流がデジタル入力回路に流れ、第２の回路には第２の電流が流れ、外部接点には前記第１、第２の電流の和が流れるとともに、所定時間遅延後に分流回路である第２の回路が切り離され、第１の回路のみを介して第１の電流が流れる構成のデジタル入力装置であるので、同様の効果を奏する。
【００２１】
またさらに外部接点につながる第１の抵抗に、第１、第２の回路が接続され、第１の回路には第１の抵抗が、第２の回路には第１の接点と第２の抵抗が設けられており、第１の接点が閉のとき第１、第２の回路は並列接続となり外部接点が閉となると第１の回路を介して第１の電流がデジタル入力回路に流れ、所定時間遅延後に分流回路である第２の回路が切り離されて、第１の回路のみを介して第１の電流が流れる構成のデジタル入力装置であるので、同様の効果を奏する。
【００２２】
また、外部接点にサーミスタが接続され、外部接点が閉となると第１の電流がデジタル入力回路に流れ所定時間遅延後に第２の電流が流れる構成のデジタル入力装置であるので、同様の効果を奏する。
【図面の簡単な説明】
【図１】  この発明の実施の形態１の回路および動作タイムチャートを示す図である。
【図２】  この発明の実施の形態２の回路および動作タイムチャートを示す図である。
【図３】  この発明の実施の形態３の回路および動作のタイムチャートを示す図である。
【図４】  この発明の実施の形態４の回路および動作のタイムチャートを示す図である。
【図５】  この発明の実施の形態５の回路および動作のタイムチャートを示す図である。
【図６】  この発明の実施の形態６の回路および動作のタイムチャートを示す図である。
【図７】  この発明の実施の形態１のデジタル入力装置で、複数の接点を取り込んだ例を示す図である。
【図８】  従来のデジタル入力装置を示す図である。
【符号の説明】
１  デジタル入力装置、２  電源回路、３  外部接点、４  切替スイッチ、
４ａ  第１の接点、４ｂ  第２の接点、５ａ  第１の抵抗、５ｂ  第２の抵抗、
５ｃ  第３の抵抗、６  デジタル入力回路、７  バッファ、
８  オンディレー回路、９  切替リレー、１０  サーミスタ、
１１  コンデンサ。