(57)【要約】  ＰＤＰを駆動するときに、１階調目の輝度を、０階調目と２階調目の中間輝度１．０５ｃｄ／ｍ2程度まで低減することによって、低階調表現力を向上させることを目的とする。  そのために、複数のサブフィールド（ＳＦ）のうち輝度重み最小のサブフィールドＳＦ１の維持消去期間Ｐ１３において、それ以外のＳＦの維持期間Ｐ２３に印加する電圧Ｖsusと比べて小さい正極性の電圧Ｖbkを走査電極に印加する。それと共に、ＳＦ１の維持消去期間Ｐ１３において、アドレス電極に正極性の電圧Ｖdaを印加する、あるいは、全セル初期化期間Ｐ１１の電位上昇期間Ｔ１１の少なくとも一部期間に、アドレス電極に正極性の電圧Ｖdaを印加する。
2008132854.tif 000002
【特許請求の範囲】
【請求項１】
第１電極及び第２電極からなる電極対を有する第１の基板と、複数の第３電極を有する第２の基板とが、前記電極対に対して前記第３電極が立体交差するように対向配置され、前記電極対と前記第３電極との各立体交差部分に放電セルが構成されたプラズマディスプレイパネルを駆動する方法であって、
１ＴＶフィールドが、放電セルを初期化放電する初期化期間、点灯すべき放電セルでアドレス放電するアドレス期間、及びアドレス放電した放電セルで維持放電させる維持期間を有する複数のサブフィールドから構成され、
前記複数のサブフィールドのうち少なくとも１つのサブフィールドは、初期化期間において、第１電極の電位が電圧勾配１０Ｖ／μｓ以下でランプ状に上昇する電位上昇期間を含む全セル初期化期間を有し、
前記複数のサブフィールドのうち輝度重み最小のサブフィールドの維持期間において、
それ以外のサブフィールドの維持期間に印加する電圧と比べて小さい正極性の電圧を第１電極に印加するとともに、前記第３電極に正極性の電圧を印加するプラズマディスプレイパネルの駆動方法。
【請求項２】
第１電極及び第２電極からなる電極対を有する第１の基板と、複数の第３電極を有する第２の基板とが、前記電極対に対して前記第３電極が立体交差するように対向配置され、前記電極対と前記第３電極との各立体交差部分に放電セルが構成されたプラズマディスプレイパネルを駆動する方法であって、
１ＴＶフィールドが、放電セルを初期化放電する初期化期間、点灯すべき放電セルでアドレス放電するアドレス期間、及びアドレス放電した放電セルで維持放電させる維持期間を有する複数のサブフィールドから構成され、
前記複数のサブフィールドのうち少なくとも１つのサブフィールドは、第１電極の電位が電圧勾配１０Ｖ／μｓ以下でランプ状に上昇する電位上昇期間を含む全セル初期化期間を有し、
前記複数のサブフィールドのうち輝度重み最小のサブフィールドの維持期間において、それ以外のサブフィールドの維持期間に印加する電圧と比べて小さい正極性の電圧を第１電極に印加し、
前記全セル初期化期間の電位上昇期間の少なくとも一部期間において、前記第３電極に正極性の電圧を印加するプラズマディスプレイパネルの駆動方法。
【請求項３】
前記輝度重み最小のサブフィールドの維持期間において、第３電極に正極性の電圧を印加する請求項２記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記全セル初期化期間を有するサブフィールドは、前記輝度重み最小のサブフィールドの次のサブフィールドである請求項１〜３のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記輝度重み最小のサブフィールドの次のサブフィールドの初期化期間において、第１電極の電位を電圧勾配１０Ｖ／μｓ以下でランプ状に下降させる電位下降期間を含む選択的初期化期間を有し、当該選択的初期化期間の後に前記全セル初期化期間を有する請求項１〜３のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記選択的初期化期間において第１電極に印加する最小電位が、
その他のサブフィールドの選択的初期化期間において第１電極に印加する電位よりも負電位である請求項５記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記選択的初期化期間において第２電極に印加する最大電位が、
その他のサブフィールドの選択的初期化期間において第２電極に印加する電位より大きい請求項５記載のプラマディスプレイパネルの駆動方法。
【請求項８】
輝度重み最小のサブフィールドの維持期間において、
第２電極に負極性の電圧を印加する請求項１〜３のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
輝度重み最小のサブフィールドの維持期間において第３電極に印加する電位が、当該サブフィールドのアドレス期間において第３電極に印加する電位よりも大きい請求項１〜３のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記全セル初期化期間の電位上昇期間において、第２電極に負極性の電圧を印加する請求項１〜３のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記全セル初期化期間の電位上昇期間において第３電極に印加する電位が、アドレス期間に第３電極に印加する電位よりも大きい請求項１〜３のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
１ＴＶフィールドごとに画像データの平均輝度レベルを検出し、検出した平均輝度レベルに基づいて、輝度重み最小のサブフィールドの維持期間において第１電極に印加する電位の大きさを調整する請求項１〜３のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
輝度重み最小のサブフィールドの維持期間において前記第１電極に印加する電圧が９０Ｖ以上１８０Ｖ以下である請求項１〜３のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項１４】
前記第３電極に印加する印加する正極性の電圧が１５Ｖ以上１５０Ｖ以下である請求項１〜３のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項１５】
輝度重み最小のサブフィールドの維持期間において前記第１電極に印加する電圧が、輝度重み最小のサブフィールド以外の維持期間に印加する電圧の５０％以上１００％以下である請求項１〜３のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項１６】
第１電極及び第２電極からなる電極対を有する第１の基板と、複数の第３電極を有する第２の基板とが、前記電極対に対して前記第３電極が立体交差するように対向配置され、前記電極対と前記第３電極との各立体交差部分に放電セルが構成されたプラズマディスプレイパネルと、
１ＴＶフィールドが、放電セルを初期化放電する初期化期間、点灯すべき放電セルでアドレス放電するアドレス期間、及びアドレス放電した放電セルで維持放電させる維持期間を有する複数のサブフィールドから構成され、前記複数のサブフィールドのうち少なくとも１つのサブフィールドが、第１電極の電位が電圧勾配１０Ｖ／μｓ以下でランプ状に上昇する電位上昇期間を含む全セル初期化期間を有する方式で前記プラズマディスプレイパネルを駆動して画像を表示する駆動部とを備えるプラズマディスプレイ装置において、
前記駆動部は、
前記複数のサブフィールドのうち輝度重み最小のサブフィールドの維持期間において、
それ以外のサブフィールドの維持期間に印加する電圧と比べて小さい正極性の電圧を第１電極に印加するとともに、前記第３電極に正極性の電圧を印加するプラズマディスプレイ装置。
【請求項１７】
第１電極及び第２電極からなる電極対を有する第１の基板と、複数の第３電極を有する第２の基板とが、前記電極対に対して前記第３電極が立体交差するように対向配置され、前記電極対と前記第３電極との各立体交差部分に放電セルが構成されたプラズマディスプレイパネルと、
１ＴＶフィールドが、放電セルを初期化放電する初期化期間、点灯すべき放電セルでアドレス放電するアドレス期間、及びアドレス放電した放電セルで維持放電させる維持期間を有する複数のサブフィールドから構成され、１ＴＶフィールド内に第１電極の電位が電圧勾配１０Ｖ／μｓ以下でランプ状に上昇する電位上昇期間を含む全セル初期化期間を１つ以上有する方式で前記プラズマディスプレイパネルを駆動して画像を表示する駆動部とを備えるプラズマディスプレイ装置において、
前記駆動部は、
前記複数のサブフィールドのうち輝度重み最小のサブフィールドの維持期間において、それ以外のサブフィールドの維持期間に印加する電圧と比べて小さい正極性の電圧を第１電極に印加し、
前記全セル初期化期間の電位上昇期間の少なくとも一部期間において、前記第３電極に正極性の電圧を印加するプラズマディスプレイ装置。
【請求項１８】
前記駆動部は、
前記輝度重み最小のサブフィールドの維持期間において、第３電極に正極性の電圧を印加する請求項１７記載のプラズマディスプレイ装置。
【請求項１９】
前記全セル初期化期間を有するサブフィールドは、前記輝度重み最小のサブフィールドの次のサブフィールドである請求項１６〜１８のいずれか記載のプラズマディスプレイ装置。
【請求項２０】
前記輝度重み最小のサブフィールドの次のサブフィールドの初期化期間において、第１電極の電位を電圧勾配１０Ｖ／μｓ以下でランプ状に下降させる電位下降期間を含む選択的初期化期間を有し、当該選択的初期化期間の後に前記全セル初期化期間を有する請求項１６〜１８のいずれか記載のプラズマディスプレイ装置。
【請求項２１】
前記選択的初期化期間において第１電極に印加する最小電位が、
その他のサブフィールドの選択的初期化期間において第１電極に印加する電位より負電池である請求項１９記載のプラズマディスプレイ装置。
【請求項２２】
前記選択的初期化期間において第２電極に印加する最大電位が、
その他のサブフィールドの選択的初期化期間において第２電極に印加する電位より大きい請求項１９記載のプラズマディスプレイ装置。
【請求項２３】
輝度重み最小のサブフィールドの維持期間において、
第２電極に負極性の電圧を印加する請求項１６〜１８のいずれか記載のプラズマディスプレイ装置。
【請求項２４】
輝度重み最小のサブフィールドの維持期間において第３電極に印加する電位が、当該サブフィールドのアドレス期間において第３電極に印加する電位よりも大きい請求項１６〜１８のいずれか記載のプラズマディスプレイ装置。
【請求項２５】
前記駆動部は、
前記全セル初期化期間の電位上昇期間において、第２電極に負極性の電圧を印加する請求項１６〜１８のいずれか記載のプラズマディスプレイ装置。
【請求項２６】
前記全セル初期化期間の電位上昇期間において第３電極に印加する電位が、アドレス期間に第３電極に印加する電位よりも大きい請求項１６〜１８のいずれか記載のプラズマディスプレイ装置。
【請求項２７】
前記駆動部は、
１ＴＶフィールドごとに画像データの平均輝度レベルを検出し、検出した平均輝度レベルに基づいて、輝度重み最小のサブフィールドの維持期間において第１電極に印加する電位の大きさを調整する請求項１６〜１８のいずれか記載のプラズマディスプレイ装置。
【請求項２８】
輝度重み最小のサブフィールドの維持期間において前記第１電極に印加する電圧が９０Ｖ以上１８０Ｖ以下である請求項１６〜１８のいずれか記載のプラズマディスプレイ装置。
【請求項２９】
前記第３電極に印加する印加する正極性の電圧が１５Ｖ以上１５０Ｖ以下である請求項１６〜１８のいずれか記載のプラズマディスプレイ装置。
【請求項３０】
輝度重み最小のサブフィールドの維持期間において前記第１電極に印加する電圧が、輝度重み最小のサブフィールド以外の維持期間に印加する電圧の５０％以上１００％以下である請求項１６〜１８のいずれか記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動方法、およびプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイ装置は、画像を表示する領域に、走査電極としての第１電極、維持電極としての第２電極、アドレス電極としての第３電極が配されたプラズマディスプレイパネル（ＰＤＰ）に対して、走査電極駆動回路、維持電極駆動回路、アドレス電極駆動回路が接続され、これらの駆動回路が各電極に電圧を印加することによって、各放電セル内でガス放電を発生させ、それに伴って発生される紫外線で赤・緑・青の各色の蛍光体を励起発光させてカラー表示を行うようになっている。【０００３】
元来ＰＤＰでは、基本的に各放電セルは点灯又は消灯の２値表示しかできないので、多階調表示するために、点灯時間を時分割するサブフィールド法、すなわち、１ＴＶフィールド期間を複数のサブフィールド（ＳＦ）に分割した上で、発光させるＳＦの組み合わせによって赤・緑・青の各色セルの階調表示を行う駆動方式が用いられている。当該駆動方式では、例えば１ＴＶフィールドが８個のＳＦからなる構成とし、相対輝度比が、昇順に１，２，４，８，１６，３２，６４，１２８のようにバイナリで重み付けされ、この８ビットの重み付けの組み合わせによって合計２５６階調（０階調〜２５５階調）を表現することができる。【０００４】
各ＳＦには、初期化期間、アドレス期間、維持期間、消去期間が順に設けられている。
初期化期間では、放電セルで初期化放電を行い、それ以前の個々の放電セルに蓄積された壁電荷の履歴を消すと共に、次に続くアドレス動作のために必要な壁電荷を形成する。なお、初期化には２種類あり、上昇するランプ波形を走査電極に加えて全ての放電セルで一斉に初期化放電する全セル初期化と、初期化前のＳＦで点灯した放電セルのみを選択的に初期化放電する選択的初期化がある。【０００５】
アドレス期間では、走査電極に順次走査パルスを印加すると共に、表示すべき画像信号に対応したアドレス電極に対して選択的にアドレスパルスを印加する。これによって、走査電極とアドレス電極との間で選択的にアドレス放電が発生し、これをきっかけに走査電極と維持電極との間にアドレス放電が広がって、維持放電のために必要な壁電荷を形成する。【０００６】
維持期間では、走査電極と維持電極との間に維持パルスを所定回数だけ印加し、アドレス放電によって壁電荷形成を行った放電セルで選択的に維持放電させて発光させる。
各ＳＦで維持期間に印加する維持パルス数は、上記の重み付けにほぼ比例した数で且つ充分な明るさを確保できる数、例えば、２，４，８，１６，３２，６４，１２８，２５６に設定される。【０００７】
消去期間では、維持期間に繰り返し維持放電したことによって放電セルに過剰に蓄積された壁電荷を減少するため、放電途中の維持放電を停止する。つまり、次のＳＦに移行する際に放電セルに壁電荷が過剰に蓄積された状態を回避することで、次のＳＦの選択的初期化で過剰に初期化放電されることを抑制し、アドレス放電での誤放電（クロストークなど）の発生を抑制できる。なお、消去期間はＰＤＰの動作マージンを拡大することが目的であり、必ずしも必要ではない。【０００８】
以上の期間によって、１つのＳＦにおける表示が行われるが、表示が行われなかった放電セルでは、アドレス放電、維持放電、消去放電は行われず、初期化放電による壁電荷を蓄積したままである。１ＴＶフィールドにおける各ＳＦの各期間で同様の動作が行われて、１画面が表示される。
ところで、一般的にディスプレイでは、低階調を滑らかに表示するのに、低階調になるほど相対輝度比が小さくなるように表示することが有効とされているが、プラズマディスプレイ装置（以下、「ＰＤＰ装置」と記す。）においては、低階調における相対輝度比を小さくするのが難しく、低階調を滑らかに表示し難いという問題がある。【０００９】
例えばＣＲＴでは、上記合計２５６階調のうち、０階調目と１階調目との輝度差が小さく、滑らかな階調表示が可能となっている（「０階調」、「１階調」、「２階調」などは、２５６階調中の階調を示す）。それに対してＰＤＰ装置では、１階調目の輝度が比較的大きいために、０階調と１階調の輝度差がＣＲＴと比較すると大きくなり、ＣＲＴのように滑らかな輝度変化を表現することが困難である。また、ＰＤＰはもともとピーク輝度が低いので、誤差拡散処理（ディザ法）により擬似的に階調表示しようとしても、画面に誤差拡散ノイズのザラツキ感が目立ってしまい、誤差拡散効果が得られず、かえって画質が劣化しやすい。【００１０】
このような問題に対して、特許文献１には、１階調目の維持パルス数が従来２回であったのを１回に減らして１階調目の輝度を低減する技術が開示されている。
【特許文献１】特開２００２-０１４６５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
特許文献１のように１階調目の維持パルス数を低減することで、１階調目の輝度が低減し、低階調の表現力を向上することはできるが、このとき０階調目の輝度が０．２３ｃｄ／ｍ2であるのに対して、１階調目の輝度は１．５５ｃｄ／ｍ2であり、０階調目と１階調目の輝度差は１．３２ｃｄ／ｍ2となる。ＣＲＴと比べるとこの輝度差は依然として大きく、滑らかな輝度変化を表現する上で改善の余地がある。【００１２】
また、ＰＤＰにおいて、低階調の表現力を向上するためには、１階調目の輝度を低減するだけでなく、各階調間での輝度のバランスも重要となる。具体的には、２階調目の輝度は１．８８ｃｄ／ｍ2であり、階調に対する輝度のバランスを考慮すると、１階調目の輝度は、０階調目と２階調目の中間輝度（１．８８−０．２３）／２＋０．２３＝１．０５ｃｄ／ｍ2程度であることが望ましい。しかし、上記のように１階調目の輝度が１．５５ｃｄ／ｍ2のとき、１階調目と２階調目の輝度差は０．３３ｃｄ／ｍ2しかなく、０階調目と１階調目の輝度差が１．３２ｃｄ／ｍ2あるのに対して輝度のバランスも良くない。【００１３】
なお、上記輝度は、Ｘｅ比率６％のＰＤＰの数値であるが、放電ガス中のＸｅ分圧が高いＰＤＰや高精細ＰＤＰでも階調バランスの関係は変わらない。
このような課題に対して、維持期間における走査電極の印加電圧を、２階調目以降の維持期間における印加電圧よりも小さくすることによって維持放電の強度を弱めて１階調目の輝度を低減することが考えられる。しかし、輝度が１．２８ｃｄ／ｍ2となるまで印加電圧を低減させると、維持放電の放電遅れが大きくなって十分に維持放電しなくなり、次の全セル初期化期間の上昇するランプ波形で微放電が強放電に至る現象（初期化放電ミス）が発生し、輝度が増加すると共に、続くアドレス期間で誤放電が発生して画面のチラツキやザラツキが発生して画質を損なってしまうことがわかった。【００１４】
本発明は、上記課題を鑑みてなされたものであり、ＰＤＰを駆動するときに、１階調目の輝度を、０階調目と２階調目の中間輝度１．０５ｃｄ／ｍ2程度まで低減することによって、低階調での表現力を向上させることを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明では、ＰＤＰを駆動する際に、１ＴＶフィールドを、放電セルを初期化放電する初期化期間、点灯すべき放電セルをアドレス放電するアドレス期間、アドレス放電した放電セルを維持放電する維持期間を有する複数のサブフィールド（ＳＦ）で構成し、１ＴＶフィールドに１回以上、第１電極の電位を電圧勾配１０Ｖ／μｓ以下でランプ状に上昇させる電位上昇期間を含む全セル初期化期間を設け、さらに以下の特徴を備える。【００１６】
特徴Ａ：輝度重み最小のサブフィールド（ＳＦ１）の維持期間において、第１電極に対して、それ以外のＳＦの維持期間に印加する電圧と比べて振幅が小さい正極性の電圧パルスを印加する。
この特徴Ａを備えると共に、特徴Ｂ、特徴Ｃのいずれかあるいはその両方を備えている。【００１７】
特徴Ｂ：ＳＦ１の維持期間において、第３電極に正極性の電圧を印加する。
特徴Ｃ：全セル初期化期間の電位上昇期間の少なくとも一部期間において第３電極に正極性の電圧を印加する。
上記本発明において、ＳＦ１の次のＳＦ２に全セル初期化期間を設けることが好ましい。【００１８】
また本発明において、以下のようにすることも好ましい。
ＳＦ１の次のＳＦ２における初期化として、第１電極の電位を電圧勾配１０Ｖ／μｓ以下でランプ状に下降させる電位下降期間を含む選択的初期化を行い、さらにその後に全セル初期化を行う。
ＳＦ２の選択的初期化期間において第１電極に印加する最小電位を、それ以外のＳＦにおいて第１電極に印加する電位よりも負電位にする。【００１９】
ＳＦ２の選択的初期化期間において第２電極に印加する最大電位を、それ以外のＳＦにおいて第２電極に印加する電位よりも大きくする。
ＳＦ１の維持期間において、第２電極に負極性の電圧を印加する。
全セル初期化期間の上昇波形部分において、第２電極に負極性の電圧を印加する。
ＳＦ１の維持期間において第３電極に印加する電位を、当該サブフィールドのアドレス期間において第３電極に印加する電位よりも大きくする。【００２０】
全セル初期化期間の電位上昇期間において、第２電極に負極性の電圧を印加する。
全セル初期化期間の電位上昇期間において第３電極に印加する電位を、アドレス期間に第３電極に印加する電位よりも大きくする。
１ＴＶフィールドごとに画像データの平均輝度レベルを検出し、検出した平均輝度レベルに基づいて、ＳＦ１の維持期間において第１電極に印加する電位の大きさを調整する。【００２１】
ＳＦ１の維持期間において第１電極に印加する電圧を９０Ｖ以上１８０Ｖ以下とする。  第３電極に印加する印加する正極性の電圧を１５Ｖ以上１５０Ｖ以下とする。
ＳＦ１の維持期間において第１電極に印加する電圧を、ＳＦ１以外の維持期間に印加する電圧の５０％以上１００％以下とする。
【発明の効果】
【００２２】
本発明では、１ＴＶフィールドを複数のサブフィールド（ＳＦ）で構成し、輝度重み最小のサブフィールド（ＳＦ１）において、それ以外のＳＦと比べて、維持期間において第１電極に印加する電圧を小さくする（特徴Ａ）ことによって、維持放電の強度を弱めることができる。従って、ＳＦ１における発光輝度を抑えて、１階調目の輝度を低減できる。
上記のように維持期間において第１電極に印加する電圧を小さくすると、一般的には放電遅れが大きくなって十分に維持放電しなくなる傾向にあり、ＳＦ１で十分に維持放電しないと、全セル初期化期間で初期化放電ミスが生じやすくなる。これに対し、本発明では、「課題を解決するための手段」の欄で述べた特徴Ｂ、Ｃのいずれかあるいはその両方を持つので、全セル初期化期間で安定した初期化放電を行うことができる。【００２３】
すなわち、ＳＦ１において、維持期間に第３電極に正極性の電圧を印加する（特徴Ｂ）と、前面パネルの保護層表面から電子を引き出しやすくなる。従って、第１電極に印加する電圧を小さくしても、安定した維持放電を行うことができ、その結果、全セル初期化期間で安定した初期化放電を行うことができる。
また、全セル初期化期間の電位上昇期間の少なくとも一部期間において第３電極に正極性の電圧を印加する（特徴Ｃ）と、第１電極と第３電極の間から初期化放電が開始されないため、前のＳＦで十分に維持放電していなくても、安定した初期化放電を行うことができる。【００２４】
このように、特徴Ｂ、特徴Ｃのいずれか一方でも初期化ミスを抑える効果はあるが、両方行うと相乗効果を奏する。
従って、上記の特徴（Ａ，Ｂ，Ｃ）を兼ね備えれば、ＳＦ１の維持期間において第１電極に印加する電圧をさらに小さく設定しても、安定した初期化放電を行うことができる。
よって、本発明によれば、安定した階調表示を行いながら、優れた低階調表示性能が得られる。【００２５】
また、上記発明において、ＳＦ１の次のＳＦ２の初期化期間に全セル初期化期間を行うと、ＳＦ２におけるアドレス放電の安定性が向上する。
すなわち、ＳＦ１では維持放電の回数が１回なので、消去放電ができず、放電セル内に壁電荷が過剰に蓄積されやすい。その結果、ＳＦ２の選択的初期化の後に、第１電極と第２電極との間に壁電荷が過剰に蓄積された状態となり、アドレス期間に誤放電（クロストークなど）を引き起こすことがある。これに対して、上記のように、全セル初期化をＳＦ１の直後に実施することで、蓄積された壁電荷を適切な蓄積状態に調整できるので、ＳＦ２でアドレス放電が安定して行われる。【００２６】
さらに、ＳＦ２の初期化期間において、全セル初期化の前に選択的初期化を行うと、全セル初期化を行う前に、ＳＦ１でアドレス放電した放電セルとアドレス放電していない放電セルとにおける壁電荷の蓄積状態の不均一性が抑制される。従って、全ての放電セルに対して均一的に全セル初期化を行うことができる。
また、ＳＦ２の初期化期間で全セル初期化の前に選択的初期化も行う場合、当該選択的初期化において第１電極に印加する電位を他のＳＦにおいて第１電極に印加する電位よりも負電位にすると、第１電極と第２電極との電位差が拡大するので、第１電極と第２電極との間で初期化放電が行われやすくなる。これにより、全セル初期化が良好に行われるため、アドレス放電も良好に実施される。【００２７】
また、上記のＳＦ２での選択的初期化期間において第２電極に印加する電位を他のＳＦにおいて印加する電位よりも大きくすると、第１電極と第２電極との電位差がさらに大きくなるので、初期化放電がさらに行われやすくなり、アドレス放電もさらに良好に行われる。
また、ＳＦ１の維持期間に、第２電極に負極性の電位を印加すれば、第１電極に印加する電位を抑制しても維持放電が良好に行われる。【００２８】
同じくＳＦ１の維持期間に、第３電極に他のＳＦに印加する電位よりも大きな電位を印加しても維持放電を良好に行うことができる。
そして、ＳＦ２の選択的初期化期間において、第１電極に印加する電位をよりも負電位にしたり、第２電極に印加する電位を大きくすれば、ＳＦ１でアドレス放電した放電セルとアドレス放電していない放電セルとの壁電荷状態をさらに均一化することができる。従って、次に行われる全セル初期化において、さらに良好な初期化放電がなされる。【００２９】
さらに、当該全セル初期化の際に、第２電極に負極性の電位を印加したり、第３電極に印加する正極性の電位を大きくすれば、保護層表面から電子がより引き出され易くなるので、初期化放電の確実性が向上する。
ＳＦ１の維持期間に第１電極に印加する電圧は、９０Ｖ以上１８０Ｖ以下の範囲が好ましい。この範囲に設定すると、ＳＦ１における輝度を１．５５ｃｄ／ｍ2以下にするのに適しているとともに、初期化ミスの発生も抑制できる。
【図面の簡単な説明】
【００３０】
【図１】実施形態に係るＰＤＰの構成を示す展開斜視図である。
【図２】実施形態に係るＰＤＰを駆動する駆動部の構成を示す図である。
【図３】実施形態１に係る各駆動回路がＰＤＰの各電極に印加する駆動電圧波形を示す図である。
【図４】実施形態１に係る走査電極駆動回路を示す図である。
【図５】実施形態１に係る走査電極駆動回路の第１の変形例を示す図である。
【図６】実施形態１に係る走査電極駆動回路の第１の変形例を示す図である。
【図７】実施形態１に係る維持電極駆動回路を示す図である。
【図８】実施形態１に係るアドレス電極駆動回路を示す図である。
【図９】実施形態１に係る各駆動回路のスイッチング素子のオンオフ状態を示す図である。
【図１０】実施形態２に係る各駆動回路がＰＤＰの各電極に印加する駆動電圧波形を示す図である。
【図１１】実施形態３に係る各駆動回路がＰＤＰの各電極に印加する駆動電圧波形を示す図である。
【図１２】実施形態４に係る各駆動回路がＰＤＰの各電極に印加する駆動電圧波形を示す図である。
【図１３】実施形態５に係る各駆動回路がＰＤＰの各電極に印加する駆動電圧波形を示す図である。
【図１４】実施形態５の駆動電圧波形で実験した結果を示すグラフである。
【図１５】実施形態６に係る各駆動回路がＰＤＰの各電極に印加する駆動電圧波形を示す図である。
【図１６】実施形態７に係る各駆動回路がＰＤＰの各電極に印加する駆動電圧波形を示す図である。
【符号の説明】
【００３１】
１      ＰＤＰ
ＰＡ１      前面パネル
ＰＡ２      背面パネル
１８      保護層
１９ａ    走査電極
１９ｂ    維持電極
１４      アドレス電極
２０      放電空間
２１      走査電極駆動回路
２２      維持電極駆動回路
２３      アドレス電極駆動回路
２４      タイミング発生部 
【発明を実施するための最良の形態】
【００３２】
本発明の特徴を示すＡＣ型のＰＤＰ装置について、図面を参照しながら説明する。
[実施形態１]
＜ＰＤＰ装置の全体構成＞
ＰＤＰ装置は、ＰＤＰと駆動部とから構成されている。
図１は、本発明の実施形態にかかるＰＤＰ１の構成を示す図である。【００３３】
このＰＤＰ１は、前面パネルＰＡ１と背面パネルＰＡ２とが対向してなる構成である。
前面パネルＰＡ１は、前面ガラス基板１１上に、第１電極としての走査電極１９ａ、及び第２電極としての維持電極１９ｂからなる表示電極対１９がストライプ状に配設され、走査電極１９ａおよび維持電極１９ｂを覆うように誘電体層１７および保護層１８が積層形成されて構成されている。走査電極１９ａは、透明電極１９ａ1および金属電極１９ａ2で形成され、維持電極１９ｂも透明電極１９ｂ1、金属電極１９ｂ2で形成されている。【００３４】
背面パネルＰＡ２は、背面ガラス基板１２上に第３電極としてアドレス電極１４が複数ストライプ状に配設され、アドレス電極１４を覆うように誘電体層１３が形成され、誘電体層１３上に隔壁１５が形成されて構成されている。
上記表示電極対１９とアドレス電極１４とは立体交差しており、各交差部分に放電セルが形成される。【００３５】
上記隔壁１５は、井桁形状を有しており、隔壁１５によって各放電空間２０が区分けされる。放電空間２０に臨む隔壁１５の内壁面及び誘電体層１３表面には、赤色蛍光体層１６Ｒ、緑色蛍光体層１６Ｇ、青色蛍光体層１６Ｂが放電空間２０ごとに塗布形成されている。
なお、各放電空間２０には放電ガスが封入されている。【００３６】
ＰＤＰ１に接続される駆動部は、走査電極１９ａを駆動する走査電極駆動回路、維持電極１９ｂを駆動する維持電極駆動回路、アドレス電極１４を駆動するアドレス電極駆動回路を備え、これらの駆動回路が走査電極１９ａ、維持電極１９ｂ、アドレス電極１４に電圧を印加することによって、各放電空間２０内でガス放電により紫外線を発生させる。この紫外線で赤・緑・青の各色の蛍光体層１６を励起発光させてカラー表示を行う。【００３７】
＜駆動部の構成＞
駆動部の構成について図２を用いて説明する。図２は、ＰＤＰ１を駆動する駆動部２００の構成を示している。
駆動部２００は、走査電極駆動回路２１、維持電極駆動回路２２、アドレス電極駆動回路２３、タイミング発生部２４、Ａ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換部２５、走査数変換部２６、サブフィールド変換部２７、ＡＰＬ（Ａｖｅｒａｇｅｄ  Ｐｉｃｔｕｒｅ  Ｌｅｖｅｌ）検出部２８などを備えている。【００３８】
駆動部２００において、映像信号ＶＤは、Ａ／Ｄ変換部２５に入力され、水平同期信号Ｈおよび垂直同期信号Ｖは、Ａ／Ｄ変換部２５、走査数変換部２６およびサブフィールド変換部２７に入力される。また、垂直同期信号Ｖはタイミング発生部２４にも入力される。
Ａ／Ｄ変換部２５は、入力された映像信号ＶＤをデジタル信号の画像データに変換し、変換後の画像データを走査数変換部２６およびＡＰＬ検出部２８へと出力する。【００３９】
走査数変換部２６は、Ａ／Ｄ変換部２５から受け付けた画像データをＰＤＰ１の画素数に応じた画像データに変換し、サブフィールド変換部２７へと出力する。サブフィールド変換部２７は、サブフィールドメモリ（不図示）を備え、走査数変換部２６から転送されてくる画像データをサブフィールドデータに変換し、一旦サブフィールドメモリに格納する。なお、上記サブフィールドデータは、各サブフィールドでの放電セルの点灯／非点灯を示す２値データの集合であり、ＰＤＰ１に階調表示させるために用いられる。そして、タイミング発生部２４からのタイミング信号に基づいて、サブフィールドデータをアドレス電極駆動回路２３に出力する。【００４０】
ＡＰＬ検出部２８は、１ＴＶフィールドごとに画像データの平均輝度レベルを検出する。駆動部では、当該ＡＰＬ検出部２８で検出した平均輝度レベルに基づいて駆動波形を制御する。
タイミング発生部２４は、垂直同期信号Ｖから一定時間経過した時点でフィールド開始信号を生成し、このフィールド開始信号を起点に各サブフィールドの初期化期間、アドレス期間、維持期間の開始を指示するタイミング信号を生成する。さらに、各期間の開始を指示するタイミング信号を起点としてクロックをカウントすることにより、各駆動回路２１〜２３にパルス発生のタイミングを指示するタイミング信号を生成し、これら各種タイミング信号を各駆動回路２１〜２３に出力する。【００４１】
そのため、タイミング発生部２４には、各サブフィールドの開始から各パルス立上りまでの時間及びパルス立下りまでの設定時間がクロックの数に換算されて格納されていて、サブフィールドの開始と同時に、時間カウンタをリセットして、時間カウンタが各設定時間になると、各駆動回路２１〜２３に、パルスの立上りあるいは立下りの指示をする。
各駆動回路２１〜２３は、公知のドライバＩＣなどを備え、タイミング発生部２４から送られるタイミング信号に基づいて後述する駆動電圧パルスをＰＤＰ１に出力する。【００４２】
タイミング発生部２４から送られてくるタイミング信号に基づいて、走査電極１９ａに、走査パルス、維持パルスなどを印加する。なお、走査電極駆動回路２１には、走査電極１９ａに２種類の維持パルスの電位（ＶsusおよびＶbk）を出力できる回路が備えられている。
維持電極駆動回路２２は、タイミング発生部２４から送られてくるタイミング信号に基づいて、維持電極１９ｂに維持パルスなどを印加する。【００４３】
アドレス電極駆動回路２３は、アドレスＩＣ群を備え、アドレス期間に、タイミング発生部２４から送られてくるタイミング信号に応じて、複数のアドレス電極１４の中から、サブフィールドデータに基づいて選択したものにアドレスパルスを印加する。
＜各駆動回路が印加する駆動電圧の波形＞
次に、駆動部２００が各電極１９ａ，１９ｂ，１４に印加する駆動電圧の波形について図３を用いて説明する。【００４４】
図３は、各駆動回路２１〜２３が、ＳＦ１とＳＦ２においてＰＤＰの各電極に印加する駆動電圧の波形を示している。なお、図３にはＳＦ３以降は示されていないが、ＳＦ２と比べて維持パルス数が異なる以外はＳＦ２と同じ波形である。
ＳＦ１は、全セル初期化期間Ｐ１１、アドレス期間Ｐ１２、維持消去期間Ｐ１３で構成されており、ＳＦ２は、選択的初期化期間Ｐ２１、アドレス期間Ｐ２２、維持期間Ｐ２３、消去期間Ｐ２４で構成されている。【００４５】
先ずＳＦ１の各期間における駆動電圧波形について各々説明する。
全セル初期化期間Ｐ１１：
全セル初期化期間Ｐ１１では、上昇するランプ波形（Ｓ１部分）及び下降するランプ波形（Ｓ２部分）を含む初期化パルスを、すべての走査電極に一括して印加することで微放電を発生させ、それ以前の個々の放電セルに蓄積された壁電荷の履歴を消すとともに、次のアドレス動作に必要な壁電荷を形成する。【００４６】
上昇するランプ波形部分Ｓ１では、正の緩やかな傾き（電圧勾配１０Ｖ／μｓ以下）で、走査電極に印加する電位が電位Ｖsus（Ｖ）から最大電位Ｖset（Ｖ）へ上昇している。また、この上昇ランプ波形部分Ｓ1に相当する期間（電位上昇期間）Ｔ１１には、維持電極およびアドレス電極の電位をグランド電位に保持する。
こうして電位上昇期間Ｔ１１では、放電空間内の電位差が放電開始電圧よりも高くなって、放電空間に微弱な気体放電（電離が時間的に緩やかに進展する弱放電）が発生し、当該気体放電で発生した電荷が、アドレス電極、走査電極、維持電極周辺に壁電荷として蓄積される。具体的には、放電空間および電極表面の電界を弱めるように、走査電極付近の保護層表面には負電荷が、維持電極付近の保護層表面およびアドレス電極付近の蛍光体層表面には正電荷が蓄積される。【００４７】
一方、下降するランプ波形部分Ｓ２では、負の緩やかな傾き（電圧勾配１０Ｖ／μｓ以下）で、走査電極に印加する電位が電位Ｖsus（Ｖ）から下降している。また、この下降ランプ波形部分Ｓ2に相当する期間（電位下降期間）Ｔ１２では、維持電極の電位を電位Ｖe（Ｖ）に保持する。
こうして電位下降期間Ｔ１２では、走査電極の電位が正から負に入れ替わりながら、微放電が発生し、それによって、走査電極付近の保護層表面に蓄積された負電荷および維持電極付近の保護層表面に蓄積された正電荷の状態が均一となるように調整される。【００４８】
このように全セル初期化期間Ｐ１１では、電位上昇期間Ｔ１１と電位下降期間Ｔ１２における微放電で全ての放電セルが均一的な状態に初期化されて、走査電極とアドレス電極および維持電極との間に、アドレス動作に適した壁電位が形成される。
なお、全セル初期化期間Ｐ１１の波形は、上記のような波形に限定されることはなく、走査電極とアドレス電極との間の電位差が緩やかに上昇あるいは下降して、微放電が連続的に発生する状態を実現できる波形であればよい。【００４９】
アドレス期間Ｐ１２：
アドレス期間Ｐ１２には、維持電極の電位を正電位Ｖe＋Ｖe2（Ｖ）に保った状態で、走査電極に対して負極性の走査パルス電位Ｖad（Ｖ）を印加するとともに、点灯させようとする放電セルに対応するアドレス電極に、正極性のアドレスパルス電位Ｖda（Ｖ）を選択的に印加する。なお、走査電極に印加する走査パルス電位Ｖad（Ｖ）は、上述した全セル初期化期間Ｐ１１のうちの電位下降期間Ｔ１２に印加する最小電位よりもＶset2（Ｖ）だけ低くなるように設定する。また、維持電極に加算する電位Ｖe2は、電位Ｖeと比較して小さいため、維持電極の電位をＶeに保持するようにしてもよい。【００５０】
全セル初期化期間Ｐ１１の終了時には、走査電極側に負極性の壁電荷、アドレス電極側に正極性の壁電荷が形成されているが、上記のように、走査電極、維持電極、アドレス電極に、形成された各壁電荷と同極性の電圧を印加することによって、走査電極とアドレス電極との間で選択的にアドレス放電が発生し、これをきっかけにして、走査電極と維持電極との間にもアドレス放電が広がる。アドレス放電した放電セルでは、走査電極付近の保護層表面に正電荷、蛍光体層表面および維持電極付近の保護層表面に負極性の壁電荷が蓄積される。【００５１】
こうして、アドレス期間Ｐ１２の終了時には、走査電極と維持電極の間に、次の維持放電に適した壁電位が形成される。
維持消去期間Ｐ１３：
維持消去期間Ｐ１３には、走査電極に正極性の維持パルス（電位Ｖbk（Ｖ））を１回印加する。このとき、維持電極の電位はグランド電位とし、アドレス電極には、上記正極性の維持パルスの印加に対応して、正極性の電位Ｖda（Ｖ）を印加する。【００５２】
上記のように各電極に印加することで、アドレス期間Ｐ１２にアドレス放電を行った放電セルでは維持放電が発生し、走査電極と維持電極との間に印加されている電圧を打ち消すように壁電荷が形成され、壁電荷の極性が反転する。
次にＳＦ２の各期間における駆動電圧波形について、ＳＦ１の各期間と異なる点を各々説明する。なお、アドレス期間Ｐ２２については、ＳＦ１のアドレス期間Ｐ１２と同様なので説明を省略する。【００５３】
選択的初期化期間Ｐ２１：
選択的初期化期間Ｐ２１における選択的初期化パルスは、図３に示されるように、電位Ｖbk（Ｖ）から緩やかに傾斜し、一部に電圧勾配１０Ｖ／μｓ以下で下降する下降ランプ波形部分Ｓ３を有する。
この選択的初期化パルスが印加されることによって、ＳＦ１で維持放電した放電セルで微放電が発生する。そして、当該放電セルにおける走査電極、維持電極、アドレス電極上の壁電荷がＳＦ２でのアドレス動作に適した範囲に調整される。一方、ＳＦ１でアドレス放電および維持放電が行われなかった放電セルでは、微放電は発生せず、ＳＦ１の全セル初期化期間Ｐ１１終了時の壁電荷がそのまま保たれる。【００５４】
維持期間Ｐ２３：
ＳＦ２における維持期間Ｐ２３では、維持電極および走査電極に対して、交互に、ＳＦ１の維持消去期間Ｐ１３に印加した電位Ｖbk（Ｖ）よりも大きな正極性の電位Ｖsus（Ｖ）の維持パルスが印加される。この維持パルスが印加される回数に応じて、維持放電が行われる。【００５５】
なお、ＳＦ３以降の維持期間では、維持パルスをＳＦ２よりも多く印加することによって維持放電を行う。
消去期間Ｐ２４：
ＳＦ２では、維持期間Ｐ２３の最後の維持パルスが印加された後、維持放電を途中で停止する消去放電が行われる。本実施形態では、走査電極の電位を上げた後すぐに維持電極の電位を上げることで消去放電を実現し、ＳＦ３の選択的初期化期間に蓄積される壁電荷の量を、次のアドレス動作に適した状態に調整している。【００５６】
＜上記駆動電圧波形を形成するための駆動回路＞
図３に示した駆動電圧波形を実現するための駆動回路及びその動作について説明する。図２に示した駆動部２００のうち、走査電極駆動回路２１の詳細な構成を図４〜図６に示し、維持電極駆動回路２２の詳細な構成を図７に示し、アドレス電極駆動回路２３の詳細な構成を図８に示す。また、各駆動回路におけるスイッチング素子のオンオフのタイミングチャートを図９に示す。【００５７】
走査電極駆動回路２１：
図４に示す走査電極駆動回路２１は、全セル初期化パルス（電圧Ｖset）、走査パルス（電圧Ｖad，Ｖscn）、ＳＦ２以降の維持パルス（電圧Ｖsus）、ＳＦ１の維持パルス（電圧Ｖbk）を出力する。
出力用電源として、ＳＦ２以降の維持パルス用の正極性電源（電圧Ｖsus）、全セル初期化パルス用の正極性電源（電圧Ｖset）、走査パルス用の正極性電源（電圧Ｖscn）、負極性電源（電圧Ｖad）、ＳＦ１の維持パルス用の正極性電源（電圧Ｖbk）が、各入力端子Ｊ１〜Ｊ５に接続される。そして、各入力端子Ｊ１〜Ｊ５と、走査ＩＣ群との間には、ＦＥＴ（電界効果トランジスタ）からなるスイッチング素子ＣＥＬ２，−ＣＥＬ２，ＳＣＳＵ，・・・が設けられ、各走査ＩＣ群内には走査電極へ出力する回路に２つのスイッチＳＷ１，ＳＷ２が設けられている。これらのスイッチング素子ＣＥＬ２，−ＣＥＬ２，ＳＣＳＵ，・・・及び上記２つのスイッチＳＷ１及びＳＷ２を制御することで駆動電圧を制御する。【００５８】
走査電極駆動回路２１では、各サブフィールド期間ＳＦ１，ＳＦ２，ＳＦ３・・・において、維持期間の無効電力を回収しつつ、駆動電圧をＰＤＰの走査電極に印加する。なお、Ｖbk出力回路（点線部分）を除いた部分は、従来から用いられている回路であり、この回路２１における詳細な動作については、国際出願（出願番号：ＰＣＴ／ＪＰ０２／０６１８０）に述べられているので、ここでは詳細な説明を省略する。【００５９】
図３の波形の駆動電圧を出力する動作について述べると、ＳＦ１における全セル初期化期間Ｐ１１では、電位上昇期間（ｔ２〜ｔ３）Ｔ１１に、スイッチング素子ＣＰＨ、−ＣＥＬをオンして、出力電圧をＶsetまで上昇させる。また、電位下降期間（ｔ６〜ｔ７、ｔ１６〜ｔ１８）Ｔ１２には、スイッチング素子ＣＥＬをオンして、出力電圧を、Ｖadよりも電圧Ｖset2（Ｖ）だけ大きい最小電位まで下降させる。【００６０】
次に、ＳＦ１におけるアドレス期間（ｔ８〜ｔ１１）Ｐ１２においては、スイッチング素子ＳＣＳＵ、ＣＥＬ２をオンし、走査ＩＣ群のスイッチＳＷ１、ＳＷ２を制御することによって、電圧Ｖscnまたは電圧Ｖadを出力する。
そして、ＳＦ１における維持消去期間（ｔ１１〜ｔ１５）Ｐ１３では、スイッチング素子−ＣＰＨ、−ＣＥＬをオンした状態で、Ｖbk出力回路のスイッチング素子ＣＢＫをオンして電圧Ｖbkを出力する。【００６１】
また、ＳＦ２における選択的初期化期間（ｔ１５〜ｔ１９）Ｐ２１では、全セル初期化期間Ｐ１１の電位下降期間Ｔ１２と同様に出力電位を下降させる。
ＳＦ２におけるアドレス期間（ｔ１９〜ｔ２２）Ｐ２２では、ＳＦ１におけるアドレス期間Ｐ１２と同様にスイッチング素子ＳＣＳＵ、ＣＥＬ２及び２つのスイッチＳＷ１、ＳＷ２を制御する。【００６２】
そして、ＳＦ２における維持期間（ｔ２２〜ｔ２９）では、スイッチング素子−ＣＰＨ、−ＣＥＬをオンし、ＣＭＨ、ＣＭＬを制御することによって、電圧Ｖsusまたはグランド電位を出力する。このとき、走査ＩＣ群をノイズによる過電圧から保護するためにスイッチング素子−ＣＥＬ２をオンしてもよい。
以上のようにして、図３に示したような駆動電圧波形のパルスを走査電極に印加する。【００６３】
走査電極駆動回路２１については、図５に示すように、走査パルス用の正極性電源（電圧Ｖscn）をＶbk出力回路（点線部分）の電源として代用する構成とすることによって、Ｖbk出力回路の部品点数削減と回路簡素化をなすことができる。ここで、図５に示す走査電極駆動回路２１ａのうち、Ｖbk出力回路以外は上記の走査電極駆動回路２１と実質的に同一である。【００６４】
なお、Ｖbk出力回路をＶscn出力回路の電源に用いることによっても、同様に部品点数削減と回路簡素化をなすことができる。
維持電極駆動回路２２：
図７は、維持電極駆動回路２２を示しており、当該回路２２によって、初期化期間に電位Ｖe（Ｖ）、維持期間に電位Ｖsus（Ｖ）、アドレス期間に電位Ｖe＋Ｖe2（Ｖ）が出力される。【００６５】
維持電極駆動回路２２には、上記の各電圧を出力するため、維持パルス用の正極性電源（電圧Ｖsus）と、Ｖe／Ｖe＋Ｖe2出力回路（点線部分）中の２つの電源（電圧Ｖe、Ｖe2）が、入力端子Ｊ１１〜Ｊ１３に接続されている。また、維持電極駆動回路２２には、スイッチング素子ＵＥＬ、−ＵＥＬ，ＵＥＨ，キャパシタＣ２が設けられており、スイッチング素子−ＵＥＬをオンすると、キャパシタＣ２は図示する極性に充電される。その後（ｔ８〜ｔ１１、ｔ１９〜ｔ２２）にスイッチング素子ＵＥＬをオンすると、電圧Ｖe2にキャパシタＣ２の充電電圧が加算されてＡ点に出力される。【００６６】
従って、各スイッチング素子ＵＥＬ，−ＵＥＬ，ＵＥＨを図９に示すタイミングで制御することによって、キャパシタＣ２が充放電されて、図３の波形図から理解されるように、維持電極に対して、初期化期間には電圧Ｖeが、アドレス期間には電圧（Ｖe＋Ｖe2）が所定のタイミングで印加される。
アドレス電極駆動回路２３：
図８は、ＳＦ１の維持消去期間Ｐ１３や全セル初期化期間Ｐ１１にアドレス電極に電圧を印加するアドレス電極駆動回路２３を示す図である。【００６７】
アドレス電極駆動回路２３には、アドレスパルス用の電源（電圧Ｖda）が入力端子Ｊ２１に接続される。また、アドレスＩＣ群には、２つのスイッチＳＷ１、ＳＷ２が設けられ、図９に示すタイミングでタイミング発生部２４から送られてくるタイミング信号に応じて、サブフィールドデータに基づいてスイッチＳＷ１、ＳＷ２を制御する。
これによって、アドレス期間には、複数のアドレス電極の中から、サブフィールドデータに基づいて選択されたものにアドレスパルスが印加される。
＜画像データの平均輝度レベル（ＡＰＬ）に基づくアドレス放電の調整＞
上記説明では、ＳＦ１の維持放電の強度を、画像データによって変動させることについては述べなかったが、ＡＰＬ検出部２８で検出した画像データの平均輝度レベルに基づいて変動させるようにしてもよい。【００６８】
例えば、ＡＰＬ検出部２８で１フレームごとにＡＰＬを検出し、ＡＰＬの値が比較的小さい場合は、コントラストを重視して走査電極の電位Ｖbkを低めに調整し、ＡＰＬの値が比較的大きい場合は、階調と輝度のバランスを重視して、走査電極の電位Ｖbkを高め（例えばＶsus程度）に調整する制御を行ってもよい。そうすれば、画面の明るさに応じて、最適な階調特性が得られる。
＜本実施形態における優位性＞
本実施形態では、図３に示すように、ＳＦ１の維持消去期間Ｐ１３に走査電極に印加する電位Ｖbkは、ＳＦ２の維持期間Ｐ２３に走査電極や維持電極に印加する電位Ｖsus（Ｖ）よりも負電位に設定している。この電位Ｖbkは、より負電位に設定するほど維持放電の広がりが小さくなるので、電位Ｖsusよりも負電位に設定することによって１階調目の輝度が低減できる。【００６９】
階調と輝度のバランスを考慮すると、１階調目の輝度が、０階調目の輝度（０．２３ｃｄ／ｍ2）と２階調目の輝度（１．８８ｃｄ／ｍ2）との中間である１．０５ｃｄ／ｍ2程度となるように電位Ｖbkを設定することが好ましい。
仮に、ＳＦ１の維持消去期間Ｐ１３における走査電極の電位を、ＳＦ２の維持期間Ｐ２３における電位Ｖsusと同じ大きさに設定したとすると、１階調目の輝度が１．５５ｃｄ／ｍ2程度となるが、ＳＦ１の維持消去期間Ｐ１３における走査電極の電位Ｖbkを、電位Ｖsusよりも負電位の適度な値（例えば、電位Ｖsusが１８０Ｖのとき、電位Ｖbkを１２０Ｖにする）に設定することで、１階調目の輝度を１．０５ｃｄ／ｍ2程度に抑えることができる。【００７０】
なお、電位Ｖbkを放電開始電圧以下まで下げると維持放電が発生しなくなるので、電位Ｖbkは放電開始電圧以上であることが好ましい。また、電位Ｖbkの大きさを電位Ｖsusの５０％程度より小さくすると、初期化ミスが発生しやすくなり、画質が著しく損なわれるため、電位Ｖsusの５０％程度以上にすることが好ましい。
一方、維持消去期間Ｐ１３に走査電極に印加する電位Ｖbkを低くすると、一般には放電遅れが大きくなって十分な維持放電が行われにくくなり、次の全セル初期化時に初期化ミスが発生しやすくなる。これに対して本実施形態では、維持消去期間Ｐ１３にアドレス電極に正極性の電位Ｖdaを印加しているので、前面パネルＰＡ１の保護層１８表面、特に維持電極１９ｂが配設されている領域から電子が引き出されやすい状態となる。【００７１】
一般に維持放電は、前面パネルＰＡ１の保護層１８表面から放出される電子を種火として、走査電極１９ａと維持電極１９ｂの間で発生するので、上記のように保護層１８から電子が引き出されやすいと、維持消去期間Ｐ１３に走査電極１９ａに印加する電位Ｖbkが低くても、大きな放電遅れが生じることなく、安定した維持放電がなされる。
つまり、維持放電が正常に終了して、壁電荷が正常に蓄積されるので、次のＴＶフィールドにおける全セル初期化期間Ｐ１１の電位上昇期間Ｔ１１において初期化ミスが発生するのが抑えられる。【００７２】
以上のように、本実施形態では、１階調目の輝度を適度な低輝度に抑え、且つ初期化ミスの発生の抑制もなされるので、低階調の表示性能を向上できる。
なお、ＳＦ１の維持消去期間Ｐ１３にアドレス電極に印加する正電位の大きさは、１５Ｖ以上あれば、維持放電が生じやすくなり、初期化ミスを低減する効果が得られる。
また、本実施形態では図３で示すように、維持消去期間Ｐ１３にアドレス電極に正電圧を印加するタイミング（ｔ１３）は、走査電極に印加するタイミング（ｔ１２）から遅れているが、この遅れ時間を３．５μｓ程度より小さく設定すれば、維持放電が適切になされると共に初期化ミスの発生も抑制できるので好ましい。特にこの遅れ時間を２．０μｓ程度とすることが好ましい。さらに、アドレス電極に正電圧を印加する時間（ｔ１３〜ｔ１４）は、上述した保護層１８から電子を引き出す効果を得るために０．５μｓより大きくし、１．５μｓ程度に設定することが好ましい。【００７３】
また、ＳＦ２の選択的初期化期間Ｐ２１に維持電極に正電圧を印加するタイミング（ｔ１５）は、維持放電を正常に終了させるために、ＳＦ１の維持消去期間Ｐ１３に走査電極に正電圧を印加するタイミング（ｔ１２）から少なくとも２．０μｓ経過した後に設定することが好ましく、１０μｓ程度経過した時点に設定することが最も好ましい。
[実施形態２]
図１０は、本実施形態にかかる各駆動回路が、ＳＦ１とＳＦ２においてＰＤＰの各電極に印加する駆動電圧波形を示している。【００７４】
本実施形態では、実施形態１と同様、ＳＦ１の維持消去期間Ｐ１３に走査電極に印加する電位Ｖbkを、ＳＦ２の維持期間Ｐ２３に走査電極や維持電極に印加する電位Ｖsusよりも低くし、ＳＦ１の維持放電を弱めて低階調の表示性能を向上させることができる。
一方で、実施形態１では、アドレス電極の電位を、ＳＦ１の維持消去期間Ｐ１３に正電位、全セル初期化期間Ｐ１１にグランド電位にしていたのに対して、本実施形態では、アドレス電極の電位を、ＳＦ１の維持消去期間Ｐ１３にグランド電位、全セル初期化期間Ｐ１１の電位上昇期間Ｔ１１に正電位にしている。【００７５】
このように電位上昇期間Ｔ１１にアドレス電極を正電位に保持すると、走査電極とアドレス電極との電圧差が小さくなるので、ＳＦ１で十分に維持放電が行われなかった放電セルでも、走査電極１９ａとアドレス電極１４との間で微放電が開始されることがなく、従って初期化ミスの発生は抑えられる。
このように、本実施形態では、実施形態１のようにＳＦ１で維持放電の放電遅れを抑制する効果はないが、次のＴＶフィールドのＳＦ１の全セル初期化期間Ｐ１１において、初期化ミスの発生が抑えられる。【００７６】
[実施形態３]  
図１１は、本実施形態にかかる各駆動回路が、ＳＦ１とＳＦ２においてＰＤＰの各電極に印加する駆動電圧波形を示している。
本実施形態は、上記実施形態１と実施形態２を組み合わせた内容であって、ＳＦ１の維持消去期間Ｐ１３における走査電極の電位Ｖbkを、ＳＦ２の維持期間Ｐ２３における走査電極や維持電極の電位Ｖsusよりも小さく設定し、且つ、アドレス電極の電位をＳＦ１の維持消去期間Ｐ１３でも正電位にするとともに、全セル初期化期間Ｐ１１の電位上昇期間Ｔ１１でも正電位にしている。【００７７】
これにより、実施形態１、２と同様にＳＦ１で維持放電を弱めながら、実施形態１，２と比べてさらに安定して初期化放電させることができる。
つまり、ＳＦ１の維持消去期間Ｐ１３には、維持放電の発光輝度を抑制しつつ、正常に維持放電を終了させて壁電荷を所望の状態にできるので、次の全セル初期化期間Ｐ１１の電位上昇期間Ｔ１１において、走査電極とアドレス電極の間で微放電は発生しにくい。【００７８】
また、アドレス放電していない放電セルにおいても、次の全セル初期化期間Ｐ１１の電位上昇期間Ｔ１１においてアドレス電極を正電位に保持することによって走査電極とアドレス電極との電位差が小さくなるので、走査電極とアドレス電極との間で微放電が開始されることが抑えられる。
[実施形態４]  
図１２は、実施形態４にかかる各駆動回路が、ＳＦ１とＳＦ２においてＰＤＰの各電極に印加する駆動電圧波形を示している。【００７９】
本実施形態では、実施形態３と同様に、ＳＦ１の維持期間Ｐ３３に走査電極に印加する電位Ｖbkを、ＳＦ２の維持期間Ｐ４３に走査電極や維持電極に印加する電位Ｖsusよりも低くするとともに、ＳＦ１の維持期間Ｐ３３及び全セル初期化期間Ｐ４１の電位上昇期間Ｔ４１に、アドレス電極に正電位を印加している。これにより、ＳＦ１の維持放電を弱め、且つ、安定した初期化放電を行うことができる。【００８０】
なお、ＳＦ１の維持期間Ｐ３３及びＳＦ２の全セル初期化期間Ｐ４１の電位上昇期間Ｔ４１のいずれかの期間にだけ、アドレス電極に正電位を印加しても初期化放電を安定化する効果は得られる。
一方で、本実施形態では、実施形態１〜３と異なり、ＳＦ１に選択的初期化期間Ｐ３１、ＳＦ２に全セル初期化期間Ｐ４１を設けている。これにより、実施形態１〜３と比べて、ＳＦ２でのアドレス期間Ｐ４２に安定したアドレス放電を行うことができる。【００８１】
一般に、維持期間に維持放電が繰り返し行われないと、壁電荷が十分に蓄積されず、消去放電ができないため、次のＳＦでのアドレス動作で誤放電を発生することがある。特に本実施形態のように、ＳＦ１での維持期間Ｐ３３に維持放電を１回しか行わない場合、ＳＦ１終了時に、アドレス放電した放電セルとアドレス放電してない放電セルとで壁電荷の量が大きく異なるが、ＳＦ２に全セル初期化期間Ｐ３１を設けているので、ＳＦ２のアドレス動作の前には、上記の放電セルごとの壁電荷の量が均一化される。従って、ＳＦ２において駆動電圧の設定範囲が小さくなるなどの駆動マージンの狭小化も防止できる。【００８２】
なお、本実施形態では、ＳＦ１は全セル初期化期間を有してないが、ＳＦ１の１ＴＶフィールド前のＳＦ２の全セル初期化で形成された壁電荷、もしくは、１ＴＶフィールド前のＳＦ３以降の選択的初期化で形成された壁電荷が保持されているので問題ない。
また、上記効果を得る上で、ＳＦ１直後のＳＦ２で全セル初期化を行うことが望ましいが、ＳＦ３以降で全セル初期化を行ってもよい。【００８３】
[実施形態５]  
図１３は、本実施形態にかかる各駆動回路が、ＳＦ１とＳＦ２においてＰＤＰの各電極に印加する駆動電圧波形を示している。
実施形態４では、ＳＦ１の維持期間Ｐ３３の直後にＳＦ２の全セル初期化期間Ｐ４１があった（図１２参照）が、本実施形態の駆動電圧波形は、ＳＦ１の維持期間Ｐ３３の後に、ＳＦ２の選択的初期化期間Ｐ４１１を有し、その後に全セル初期化期間Ｐ４１２を有する。【００８４】
本実施形態では、実施形態４と共通の作用・効果を有するとともに、さらに安定した全セル初期化放電を実現できる。
詳述すると、実施形態４のようにＳＦ１の維持期間Ｐ３３の直後に全セル初期化期間Ｐ４１を設ける場合、ＳＦ１でアドレス放電した放電セルでは、維持放電後における壁電荷の状態で全セル初期化期間Ｐ４１に全セル初期化放電が行われる。ＳＦ１でアドレス放電していない放電セルでは、１ＴＶフィールド前の全セル初期化で形成された壁電荷もしくは選択的初期化における壁電荷が保持された状態で全セル初期化放電が行われる。【００８５】
従って、ＳＦ１でアドレス放電した放電セルとアドレス放電していない放電セルとでは、ＳＦ２の全セル初期化期間Ｐ４１前で壁電荷の状態が異なるので、全セル初期化期間Ｐ４１での微放電に違いが生じ、全セル初期化放電を全ての放電セルで均一に行うことができない。
さらに、ＳＦ１の維持期間Ｐ３３で維持放電した後には、走査電極上に負電荷、維持電極上に正電荷が蓄積されるので、ＳＦ２における全セル初期化期間Ｐ４１２の電位上昇期間Ｔ４１で全セル初期化放電が全ての放電セルでなされない可能性もある。【００８６】
これに対して、本実施形態では図１３のように、ＳＦ１における維持期間Ｐ３３の直後に、ＳＦ２の選択的初期化期間Ｐ４１１を設けていることで、ＳＦ１でアドレス放電した放電セルの壁電荷の状態を、アドレス放電してない放電セルと同程度に調整できる。つまり、放電セル毎の壁電荷の状態がばらつくことを抑制できる。そして、その次に全セル初期化期間Ｐ４１２を設けているので、アドレス放電した放電セルとアドレス放電していない放電セルとで同じように微放電が行われる。【００８７】
また、本実施形態では、ＳＦ２の選択的初期化期間Ｐ４１１での微放電がプライミングとなり、次の全セル初期化期間Ｐ４１２での微放電が発生しやすくなる効果も奏する。
なお、ＳＦ２の選択的初期化期間Ｐ４１１にアドレス電極に正電位を印加し、アドレス電極と走査電極の間で積極的に微放電を行わせることで、アドレス電極上に負電荷が蓄積し、全セル初期化期間Ｐ４１２に走査電極に印加する電圧Ｖsetを低減することもできる。
＜本実施形態における確認実験＞
本実施形態の駆動方法において、ＳＦ１での発光輝度を測定し、初期化ミスが発生するか観察した。【００８８】
この実験では、Ｘｅ比率６％のＰＤＰを使用し、Ｖset＝２２５Ｖ、Ｖad＝９０Ｖ、Ｖset2＝５Ｖ、Ｖscn＝１３０Ｖ、Ｖsus＝１８０Ｖ、Ｖe＝１５５Ｖ、Ｖe2＝５Ｖ、Ｖda＝７５Ｖとし、ＳＦ１の維持期間Ｐ３３において、維持電極の電位はグランド電位で一定とし、走査電極の電位Ｖbkを０〜１８０Ｖの範囲内で変化させた。
図１４は、その測定結果を示しており、電位ＶbkとＳＦ１における発光輝度との関係を示す特性図である。【００８９】
図１４のように、電位Ｖbkの大きさを１８０Ｖから９０Ｖまで低減させると、ＳＦ１の発光輝度は低減する。このとき、１８０Ｖで１．５５ｃｄ／ｍ2、１０５Ｖで０．９６ｃｄ／ｍ2、９０Ｖで０．９０ｃｄ／ｍ2である。なお、電位Ｖbkが１０５Ｖから９０Ｖまで低減する間にはパネルの面内バラツキによって観測点以外に初期化ミスが発生するが、発光輝度は低減している。しかし、９０Ｖ以下では観測点にも初期化ミスが発生して発光輝度が上昇している。【００９０】
比較実験として、先行例（特許文献１）に基づく駆動方法でも同様の実験を行ったところ、図１４に破線で示す結果が得られた。この先行例では、ＳＦ１における輝度は１．０８〜１．５５ｃｄ／ｍ2の範囲内であり、電位Ｖbkが１４５Ｖ未満のときに初期化ミスが発生している（このときの輝度は１．２９ｃｄ／ｍ2）。
以上から、先行例の駆動方法では１階調目の輝度を１．０５ｃｄ／ｍ2（０階調目と２階調目の中間程度の輝度）まで低減できないのに対して、本実施形態の駆動方法では、１０５Ｖ〜１４５Ｖの電圧Ｖbkを印加しても初期化ミスを生じることなく、Ｖbkが１２０Ｖのときに１階調目の輝度値として望ましい値（１．０５ｃｄ／ｍ2）を実現できることがわかる。【００９１】
なお、上記の確認実験はＸｅ比率６％のＰＤＰで行ったが、放電ガス中のＸｅ分圧が高い（例えばＸｅ比率６５％）ＰＤＰや高精細ＰＤＰでは、各電圧が１〜２倍程度増加する。
ＳＦ１の維持期間Ｐ３３、及び全セル初期化期間Ｐ４１２の電位上昇期間Ｔ４１に、アドレス電極に印加する電位Ｖdaについては、これを１５Ｖ以上に設定すれば、維持放電が生じやすく、初期化ミスを低減する効果が得られる。一方、この電位Ｖdaを１５０Ｖ以上とするとアドレス電極と維持電極間での電圧差が大きくなってしまい、これらの電極間で放電が生じてしまうので、１５０Ｖ以下に設定するのが望ましい。【００９２】
維持期間Ｐ３３の電位Ｖdaと電位上昇期間Ｔ４１の電位Ｖdaは、別の大きさであってもよいが、図１３に示す波形のように、電位Ｖda（７５Ｖ）を一定の大きさに設定しておけば、新たな電源を準備することがなく、回路構成を簡素にできる。
なお、図１３では、ＳＦ１の維持期間Ｐ３３において、維持電極の電位はグランド電位となっているが、維持電極の電位をグランド電位より低くすれば、すなわち負電位にすれば、さらに維持放電しやすくなる。また、全セル初期化期間Ｐ４１２の電位上昇期間Ｔ４１においても、維持電極の電位を負電位にすれば、さらに初期化ミスを低減する効果を奏する。【００９３】
[実施形態６]  
図１５は、本実施形態にかかる各駆動回路が、ＳＦ１とＳＦ２においてＰＤＰの各電極に印加する駆動電圧の波形を示している。
上記実施形態５では、図１３に示すように、ＳＦ２の選択的初期化期間Ｐ４１１において走査電極に印加する最小電位（電圧Ｖad（Ｖ））と、ＳＦ１の選択初期化期間Ｐ３１において走査電極に印加する最小電位とは同じであったが、本実施形態では、ＳＦ２の選択的初期化期間Ｐ４１１において走査電極に印加する最小電位（電圧Ｖad（Ｖ））は、実施形態５の同期間Ｐ４１１に走査電極に印加する最小電位よりも電圧Ｖset2(Ｖ）だけ負電位である。従って、ＳＦ２の選択的初期化期間Ｐ４１１において走査電極に印加する最小電位（電圧Ｖad（Ｖ））は、ＳＦ２以外のサブフィールドの選択初期化期間に走査電極に印加する最小電位よりも負電位となる。【００９４】
また、実施形態５においては、ＳＦ２の選択的初期化期間Ｐ４１１に維持電極に印加する電位は、Ｖｅ＋Ｖｅ２（Ｖ）であったが、本実施形態では、ＳＦ２の選択的初期化期間Ｐ４１１に維持電極に印加する電位Ｖsus（Ｖ）は、この電位（Ｖｅ＋Ｖｅ２（Ｖ）よりも大きい。従って、ＳＦ２の選択的初期化期間Ｐ４１１において維持電極に印加する電位（Ｖsus（Ｖ））は、ＳＦ２以外のサブフィールドの選択初期化期間に維持電極に印加する電位よりも大きいことになる。【００９５】
さらに本実施形態では、ＳＦ２の消去期間Ｐ４４に走査電極に印加する電位は、実施形態５と異なり、一旦Ｖsusまで上昇した後Ｖbkまで下降する。
本実施形態では、実施形態５と比べて、ＳＦ２の選択的初期化期間Ｐ４１１において、３電極（走査電極、維持電極、アドレス電極）間の電位差が大きくなる。
３電極の間の電位差が大きくなると、アドレス放電していない放電セルもＳＦ２の選択的初期化期間Ｐ４１１に微放電が開始されるので、ＳＦ１においてアドレス放電した放電セルとアドレス放電していない放電セルとの間で、壁電荷  状態のばらつきをほぼ無くすことができる。【００９６】
そして放電セル間のばらつきがほとんど無い状態で、次の全セル初期化期間Ｐ４１２に全セル初期化が行われるので、全ての放電セルにおける壁電荷状態の均一性を高めることができ、書き込みミスも防止できる。
また、本実施形態では、ＳＦ２の消去期間Ｐ４４に印加する消去パルス（電圧Ｖsus）の幅ｔeが、実施形態５の同期間Ｐ４４（図１３参照）に印加した消去パルスの幅ｔfよりも短いので、消去放電を実施形態５よりも早く終了させることができる。従って、次のＳＦ３の選択的初期化の際に壁電荷が過剰に蓄積されないので、後に続くＳＦ３のアドレス期間で誤放電（クロストークなど）が発生しにくい。【００９７】
つまり、本実施形態においては、実施形態５よりもさらに安定した初期化を行うことが可能になると共に、消去マージンを拡大することもできる。
消去パルスの幅ｔeは、消去放電によって壁電荷が安定して蓄積されるには到らない時間に設定される。また、走査電極に対して、電圧Ｖsusで幅ｔeの消去パルスを印加した後に電圧Ｖbkを印加しているが、この消去パルスを印加せずに電圧Ｖbkで維持放電させた後、維持電極に電圧Ｖｅを印加して維持放電を停止させてもよい。【００９８】
なお、図１５では、ＳＦ２の選択的初期化期間Ｐ４１１において、アドレス電極がグランド電位に保たれているが、アドレス電極に正電位を印加してもよい。そうすれば、アドレス電極と走査電極の間で微放電を行わせてアドレス電極上に負電荷を蓄積することができるので、その分、全セル初期化期間Ｐ４１２に印加する正極性の電圧Ｖsetを低く設定できる。【００９９】
[実施形態７]  
図１６は、本実施形態にかかる各駆動回路が、ＳＦ１とＳＦ２においてＰＤＰの各電極に印加する駆動電圧波形を示している。
本実施形態では、ＳＦ１の維持期間Ｐ３３において、アドレス電極に印加する正極性の電圧ＶdaHが電圧Ｖda以上であると共に、維持電極に負電位ＶgLが印加されている。また、ＳＦ２の選択的初期化期間Ｐ４１１において、維持電極に印加する電位ＶeHは電位Ｖsus以上、走査電極に印加する最小電位ＶadLは電位Ｖad以下である。さらに、ＳＦ２の全セル初期化期間Ｐ４１２の電位上昇期間Ｔ４１において、維持電極に負極性の電位ＶgLを印加すると共に、アドレス電極に電位Ｖda以上の正極性の電位ＶdaHを印加する。【０１００】
本実施形態では、実施形態４及び５と同様に、低階調での表示能力が向上するが、上記のように維持電極に負極性の電位ＶgLが印加したり、アドレス電極に電位Ｖda以上の正極性の電位ＶdaHを印加しているので、さらに効果が向上する。
つまり、ＳＦ１の維持期間Ｐ３３において、走査電極に印加する電圧が小さくても維持放電が十分に行われる。また、実施形態６と比べると、走査電極と維持電極の電位差が大きくなるので、走査電極と維持電極の間で放電が発生しやすくなる。【０１０１】
ＳＦ２の選択的初期化期間Ｐ４１１においても、実施形態６よりも走査電極と維持電極間の電位差が大きくなるので、ＳＦ１でアドレス放電した放電セル内の壁電荷の状態を、アドレス放電していない放電セル内の状態とを近づけることができ、従って壁電荷の状態が均一化される。
さらに、全セル初期化期間Ｐ４１２の電位上昇期間Ｔ４１でも、走査電極と維持電極との電位差が実施形態６よりも大きくなるので、走査電極と維持電極との間で微放電が開始されやすくなり、さらに初期化ミス発生の低減効果が得られる。【０１０２】
なお、図１６の例では、選択的初期化期間Ｐ４１１における走査電極への電位ＶadLの印加、及び維持電極への電位ＶeHの印加、全セル初期化期間Ｐ４１２の電位上昇期間Ｔ４１における維持電極への電位ＶgLの印加、及びアドレス電極への電位ＶdaHの印加を行っているが、これらすべてを印加しなくても、これらの中の１つ以上を印加すれば、初期化ミス低減効果を向上することができる。【０１０３】
上記のように、ＳＦ１の維持期間Ｐ３３及びＳＦ２での選択的初期化期間Ｐ４１１と全セル初期化期間Ｐ４１２において、各電極に実施形態６と異なる大きさの電圧を印加するには、これらの電圧の出力用電源及び出力回路を各駆動回路に設けることで実現できる。例えば、アドレス電極駆動回路では、電圧Ｖdaの電源の他に電圧ＶdaHの電源を設けるとともに、電圧ＶdaHの電源の出力を制御するスイッチング素子と、電圧ＶdaHの出力を制御するスイッチング素子などを設けることで図１６で示す駆動電圧波形を実現できる。
【産業上の利用可能性】
【０１０４】
本発明によれば、ＰＤＰ装置において、ＣＲＴと比べて劣るといわれている低輝度階調の表現能力を向上させることができるので、ＰＤＰ装置の表示品質向上に役立つ。
【図１】
2008132854.tif 000003
【図２】
2008132854.tif 000004
【図３】
2008132854.tif 000005
【図４】
2008132854.tif 000006
【図５】
2008132854.tif 000007
【図６】
2008132854.tif 000008
【図７】
2008132854.tif 000009
【図８】
2008132854.tif 000010
【図９】
2008132854.tif 000011
【図１０】
2008132854.tif 000012
【図１１】
2008132854.tif 000013
【図１２】
2008132854.tif 000014
【図１３】
2008132854.tif 000015
【図１４】
2008132854.tif 000016
【図１５】
2008132854.tif 000017
【図１６】
2008132854.tif 000018
【手続補正書】
【提出日】平成21年1月20日(2009.1.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１電極及び第２電極からなる電極対を有する第１の基板と、複数の第３電極を有する第２の基板とが、前記電極対に対して前記第３電極が立体交差するように対向配置され、前記電極対と前記第３電極との各立体交差部分に放電セルが構成されたプラズマディスプレイパネルを駆動する方法であって、
１ＴＶフィールドが、放電セルを初期化放電する初期化期間、点灯すべき放電セルでアドレス放電するアドレス期間、及びアドレス放電した放電セルで維持放電させる維持期間を有する複数のサブフィールドから構成され、
前記複数のサブフィールドのうち輝度重み最小のサブフィールドの維持期間において、
それ以外のサブフィールドの維持期間に印加する電圧と比べて小さい正極性の電圧を第１電極に印加し、
前記輝度重み最小のサブフィールドの次のサブフィールドの初期化期間が、第１電極の電位を電圧勾配１０Ｖ／μｓ以下でランプ状に下降する電位下降期間を含む選択的初期化期間、第１電極の電位を電圧勾配１０Ｖ／μｓ以下でランプ状に上昇する電位上昇期間を含む全セル初期化期間から構成され、
前記選択的初期化期間において、第１電極に印加する最小電位が、
その他のサブフィールドの選択的初期化期間において第１電極に印加する電位よりも負電位であるプラズマディスプレイパネルの駆動方法。
【請求項２】
第１電極及び第２電極からなる電極対を有する第１の基板と、複数の第３電極を有する第２の基板とが、前記電極対に対して前記第３電極が立体交差するように対向配置され、前記電極対と前記第３電極との各立体交差部分に放電セルが構成されたプラズマディスプレイパネルを駆動する方法であって、
１ＴＶフィールドが、放電セルを初期化放電する初期化期間、点灯すべき放電セルでアドレス放電するアドレス期間、及びアドレス放電した放電セルで維持放電させる維持期間を有する複数のサブフィールドから構成され、
前記複数のサブフィールドのうち輝度重み最小のサブフィールドの維持期間において、それ以外のサブフィールドの維持期間に印加する電圧と比べて小さい正極性の電圧を第１電極に印加し、
前記輝度重み最小のサブフィールドの次のサブフィールドの初期化期間が、第１電極の電位を電圧勾配１０Ｖ／μｓ以下でランプ状に下降する電位下降期間を含む選択的初期化期間、第１電極の電位を電圧勾配１０Ｖ／μｓ以下でランプ状に上昇する電位上昇期間を含む全セル初期化期間から構成され、
前記選択的初期化期間において第２電極に印加する最大電位が、
その他のサブフィールドの選択的初期化期間において第２電極に印加する電位より大きい電位であるプラズマディスプレイパネルの駆動方法。
【請求項３】
前記輝度重み最小のサブフィールドの維持期間において、第３電極に正極性の電圧を印加する請求項１または２記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記全セル初期化期間の電位上昇期間の少なくとも一部期間において、前記第３電極に正極性の電圧を印加する請求項１または２記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
輝度重み最小のサブフィールドの維持期間において、
第２電極に負極性の電圧を印加する請求項１〜４のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
輝度重み最小のサブフィールドの維持期間において第３電極に印加する電位が、当該サブフィールドのアドレス期間において第３電極に印加する電位よりも大きい請求項１〜４のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記全セル初期化期間の電位上昇期間において、第２電極に負極性の電圧を印加する請求項１〜４のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記全セル初期化期間の電位上昇期間において第３電極に印加する電位が、アドレス期間に第３電極に印加する電位よりも大きい請求項１〜４のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
１ＴＶフィールドごとに画像データの平均輝度レベルを検出し、検出した平均輝度レベルに基づいて、輝度重み最小のサブフィールドの維持期間において第１電極に印加する電位の大きさを調整する請求項１〜４のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
輝度重み最小のサブフィールドの維持期間において前記第１電極に印加する電圧が９０Ｖ以上１８０Ｖ以下である請求項１〜４のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記第３電極に印加する印加する正極性の電圧が１５Ｖ以上１５０Ｖ以下である請求項１〜４のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
輝度重み最小のサブフィールドの維持期間において前記第１電極に印加する電圧が、輝度重み最小のサブフィールド以外の維持期間に印加する電圧の５０％以上１００％以下である請求項１〜４のいずれか記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
第１電極及び第２電極からなる電極対を有する第１の基板と、複数の第３電極を有する第２の基板とが、前記電極対に対して前記第３電極が立体交差するように対向配置され、前記電極対と前記第３電極との各立体交差部分に放電セルが構成されたプラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動して画像を表示する駆動部とを備えるプラズマディスプレイ装置において、
１ＴＶフィールドが、放電セルを初期化放電する初期化期間、点灯すべき放電セルでアドレス放電するアドレス期間、及びアドレス放電した放電セルで維持放電させる維持期間を有する複数のサブフィールドから構成され、
前記駆動部は、
前記複数のサブフィールドのうち輝度重み最小のサブフィールドの維持期間において、
それ以外のサブフィールドの維持期間に印加する電圧と比べて小さい正極性の電圧を第１電極に印加し、
前記輝度重み最小のサブフィールドの次のサブフィールドの初期化期間が、第１電極の電位を電圧勾配１０Ｖ／μｓ以下でランプ状に下降する電位下降期間を含む選択的初期化期間、第１電極の電位を電圧勾配１０Ｖ／μｓ以下でランプ状に上昇する電位上昇期間を含む全セル初期化期間から構成され、
前記選択的初期化期間において、第１電極に印加する最小電位が、
その他のサブフィールドの選択的初期化期間において第１電極に印加する電位よりも負電位であるプラズマディスプレイ装置。
【請求項１４】
第１電極及び第２電極からなる電極対を有する第１の基板と、複数の第３電極を有する第２の基板とが、前記電極対に対して前記第３電極が立体交差するように対向配置され、前記電極対と前記第３電極との各立体交差部分に放電セルが構成されたプラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動して画像を表示する駆動部とを備えるプラズマディスプレイ装置において、
１ＴＶフィールドが、放電セルを初期化放電する初期化期間、点灯すべき放電セルでアドレス放電するアドレス期間、及びアドレス放電した放電セルで維持放電させる維持期間を有する複数のサブフィールドから構成され、
前記駆動部は、
前記複数のサブフィールドのうち輝度重み最小のサブフィールドの維持期間において、それ以外のサブフィールドの維持期間に印加する電圧と比べて小さい正極性の電圧を第１電極に印加し、
前記輝度重み最小のサブフィールドの次のサブフィールドの初期化期間が、第１電極の電位を電圧勾配１０Ｖ／μｓ以下でランプ状に下降する電位下降期間を含む選択的初期化期間、第１電極の電位を電圧勾配１０Ｖ／μｓ以下でランプ状に上昇する電位上昇期間を含む全セル初期化期間から構成され、
前記選択的初期化期間において第２電極に印加する最大電位が、
その他のサブフィールドの選択的初期化期間において第２電極に印加する電位より大きい電位であるプラズマディスプレイ装置。
【請求項１５】
前記輝度重み最小のサブフィールドの維持期間において、
第３電極に正極性の電圧を印加する請求項１３または１４記載のプラズマディスプレイ装置。
【請求項１６】
前記全セル初期化期間の電位上昇期間の少なくとも一部期間において、前記第３電極に正極性の電圧を印加する請求項１３または１４記載のプラズマディスプレイ装置。
【請求項１７】
輝度重み最小のサブフィールドの維持期間において、
第２電極に負極性の電圧を印加する請求項１３〜１６のいずれか記載のプラズマディスプレイ装置。
【請求項１８】
輝度重み最小のサブフィールドの維持期間において、
第３電極に印加する電位が、当該サブフィールドのアドレス期間において第３電極に印加する電位よりも大きい電位である請求項１３〜１６のいずれか記載のプラズマディスプレイ装置。
【請求項１９】
前記全セル初期化期間の電位上昇期間の少なくとも一部期間において、
第２電極に負極性の電圧を印加する請求項１３〜１６のいずれか記載のプラズマディスプレイ装置。
【請求項２０】
前記全セル初期化期間の電位上昇期間の少なくとも一部期間において、
第３電極に印加する電位が、アドレス期間に第３電極に印加する電位よりも大きい電位である請求項１３〜１６のいずれか記載のプラズマディスプレイ装置。
【請求項２１】
前記駆動部は、
１ＴＶフィールドごとに画像データの平均輝度レベルを検出し、検出した平均輝度レベルに基づいて、輝度重み最小のサブフィールドの維持期間において第１電極に印加する電位の大きさを調整する請求項１３〜１６のいずれか記載のプラズマディスプレイ装置。
【請求項２２】
輝度重み最小のサブフィールドの維持期間において前記第１電極に印加する電圧が９０Ｖ以上１８０Ｖ以下である請求項１３〜１６のいずれか記載のプラズマディスプレイ装置。
【請求項２３】
前記第３電極に印加する印加する正極性の電圧が１５Ｖ以上１５０Ｖ以下である請求項１３〜１６のいずれか記載のプラズマディスプレイ装置。
【請求項２４】
輝度重み最小のサブフィールドの維持期間において、
前記第１電極に印加する電圧が、輝度重み最小のサブフィールド以外の維持期間に印加する電圧の５０％以上１００％以下である請求項１３〜１６のいずれか記載のプラズマディスプレイ装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動方法、およびプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイ装置は、画像を表示する領域に、走査電極としての第１電極、維持電極としての第２電極、アドレス電極としての第３電極が配されたプラズマディスプレイパネル（ＰＤＰ）に対して、走査電極駆動回路、維持電極駆動回路、アドレス電極駆動回路が接続され、これらの駆動回路が各電極に電圧を印加することによって、各放電セル内でガス放電を発生させ、それに伴って発生される紫外線で赤・緑・青の各色の蛍光体を励起発光させてカラー表示を行うようになっている。
【０００３】
元来ＰＤＰでは、基本的に各放電セルは点灯又は消灯の２値表示しかできないので、多階調表示するために、点灯時間を時分割するサブフィールド法、すなわち、１ＴＶフィールド期間を複数のサブフィールド（ＳＦ）に分割した上で、発光させるＳＦの組み合わせによって赤・緑・青の各色セルの階調表示を行う駆動方式が用いられている。当該駆動方式では、例えば１ＴＶフィールドが８個のＳＦからなる構成とし、相対輝度比が、昇順に１，２，４，８，１６，３２，６４，１２８のようにバイナリで重み付けされ、この８ビットの重み付けの組み合わせによって合計２５６階調（０階調〜２５５階調）を表現することができる。
【０００４】
各ＳＦには、初期化期間、アドレス期間、維持期間、消去期間が順に設けられている。
初期化期間では、放電セルで初期化放電を行い、それ以前の個々の放電セルに蓄積された壁電荷の履歴を消すと共に、次に続くアドレス動作のために必要な壁電荷を形成する。なお、初期化には２種類あり、上昇するランプ波形を走査電極に加えて全ての放電セルで一斉に初期化放電する全セル初期化と、初期化前のＳＦで点灯した放電セルのみを選択的に初期化放電する選択的初期化がある。
【０００５】
アドレス期間では、走査電極に順次走査パルスを印加すると共に、表示すべき画像信号に対応したアドレス電極に対して選択的にアドレスパルスを印加する。これによって、走査電極とアドレス電極との間で選択的にアドレス放電が発生し、これをきっかけに走査電極と維持電極との間にアドレス放電が広がって、維持放電のために必要な壁電荷を形成する。
【０００６】
維持期間では、走査電極と維持電極との間に維持パルスを所定回数だけ印加し、アドレス放電によって壁電荷形成を行った放電セルで選択的に維持放電させて発光させる。
各ＳＦで維持期間に印加する維持パルス数は、上記の重み付けにほぼ比例した数で且つ充分な明るさを確保できる数、例えば、２，４，８，１６，３２，６４，１２８，２５６に設定される。
【０００７】
消去期間では、維持期間に繰り返し維持放電したことによって放電セルに過剰に蓄積された壁電荷を減少するため、放電途中の維持放電を停止する。つまり、次のＳＦに移行する際に放電セルに壁電荷が過剰に蓄積された状態を回避することで、次のＳＦの選択的初期化で過剰に初期化放電されることを抑制し、アドレス放電での誤放電（クロストークなど）の発生を抑制できる。なお、消去期間はＰＤＰの動作マージンを拡大することが目的であり、必ずしも必要ではない。
【０００８】
以上の期間によって、１つのＳＦにおける表示が行われるが、表示が行われなかった放電セルでは、アドレス放電、維持放電、消去放電は行われず、初期化放電による壁電荷を蓄積したままである。１ＴＶフィールドにおける各ＳＦの各期間で同様の動作が行われて、１画面が表示される。
ところで、一般的にディスプレイでは、低階調を滑らかに表示するのに、低階調になるほど相対輝度比が小さくなるように表示することが有効とされているが、プラズマディスプレイ装置（以下、「ＰＤＰ装置」と記す。）においては、低階調における相対輝度比を小さくするのが難しく、低階調を滑らかに表示し難いという問題がある。
【０００９】
例えばＣＲＴでは、上記合計２５６階調のうち、０階調目と１階調目との輝度差が小さく、滑らかな階調表示が可能となっている（「０階調」、「１階調」、「２階調」などは、２５６階調中の階調を示す）。それに対してＰＤＰ装置では、１階調目の輝度が比較的大きいために、０階調と１階調の輝度差がＣＲＴと比較すると大きくなり、ＣＲＴのように滑らかな輝度変化を表現することが困難である。また、ＰＤＰはもともとピーク輝度が低いので、誤差拡散処理（ディザ法）により擬似的に階調表示しようとしても、画面に誤差拡散ノイズのザラツキ感が目立ってしまい、誤差拡散効果が得られず、かえって画質が劣化しやすい。
【００１０】
このような問題に対して、特許文献１には、１階調目の維持パルス数が従来２回であったのを１回に減らして１階調目の輝度を低減する技術が開示されている。
【特許文献１】特開２００２-０１４６５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
特許文献１のように１階調目の維持パルス数を低減することで、１階調目の輝度が低減し、低階調の表現力を向上することはできるが、このとき０階調目の輝度が０．２３ｃｄ／ｍ2であるのに対して、１階調目の輝度は１．５５ｃｄ／ｍ2であり、０階調目と１階調目の輝度差は１．３２ｃｄ／ｍ2となる。ＣＲＴと比べるとこの輝度差は依然として大きく、滑らかな輝度変化を表現する上で改善の余地がある。
【００１２】
また、ＰＤＰにおいて、低階調の表現力を向上するためには、１階調目の輝度を低減するだけでなく、各階調間での輝度のバランスも重要となる。具体的には、２階調目の輝度は１．８８ｃｄ／ｍ2であり、階調に対する輝度のバランスを考慮すると、１階調目の輝度は、０階調目と２階調目の中間輝度（１．８８−０．２３）／２＋０．２３＝１．０５ｃｄ／ｍ2程度であることが望ましい。しかし、上記のように１階調目の輝度が１．５５ｃｄ／ｍ2のとき、１階調目と２階調目の輝度差は０．３３ｃｄ／ｍ2しかなく、０階調目と１階調目の輝度差が１．３２ｃｄ／ｍ2あるのに対して輝度のバランスも良くない。
【００１３】
なお、上記輝度は、Ｘｅ比率６％のＰＤＰの数値であるが、放電ガス中のＸｅ分圧が高いＰＤＰや高精細ＰＤＰでも階調バランスの関係は変わらない。
このような課題に対して、維持期間における走査電極の印加電圧を、２階調目以降の維持期間における印加電圧よりも小さくすることによって維持放電の強度を弱めて１階調目の輝度を低減することが考えられる。しかし、輝度が１．２８ｃｄ／ｍ2となるまで印加電圧を低減させると、維持放電の放電遅れが大きくなって十分に維持放電しなくなり、次の全セル初期化期間の上昇するランプ波形で微放電が強放電に至る現象（初期化放電ミス）が発生し、輝度が増加すると共に、続くアドレス期間で誤放電が発生して画面のチラツキやザラツキが発生して画質を損なってしまうことがわかった。
【００１４】
本発明は、上記課題を鑑みてなされたものであり、ＰＤＰを駆動するときに、１階調目の輝度を、０階調目と２階調目の中間輝度１．０５ｃｄ／ｍ2程度まで低減することによって、低階調での表現力を向上させることを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明では、ＰＤＰを駆動する際に、１ＴＶフィールドを、放電セルを初期化放電する初期化期間、点灯すべき放電セルをアドレス放電するアドレス期間、アドレス放電した放電セルを維持放電する維持期間を有する複数のサブフィールド（ＳＦ）で構成し、１ＴＶフィールドに１回以上、第１電極の電位を電圧勾配１０Ｖ／μｓ以下でランプ状に上昇させる電位上昇期間を含む全セル初期化期間を設け、さらに以下の特徴を備える。
【００１６】
特徴Ａ：輝度重み最小のサブフィールド（ＳＦ１）の維持期間において、第１電極に対して、それ以外のＳＦの維持期間に印加する電圧と比べて振幅が小さい正極性の電圧パルスを印加する。
この特徴Ａを備えると共に、特徴Ｂ、特徴Ｃのいずれかあるいはその両方を備えている。
【００１７】
特徴Ｂ：ＳＦ１の維持期間において、第３電極に正極性の電圧を印加する。
特徴Ｃ：全セル初期化期間の電位上昇期間の少なくとも一部期間において第３電極に正極性の電圧を印加する。
上記本発明において、ＳＦ１の次のＳＦ２に全セル初期化期間を設けることが好ましい。
【００１８】
また本発明において、以下のようにすることも好ましい。
ＳＦ１の次のＳＦ２における初期化として、第１電極の電位を電圧勾配１０Ｖ／μｓ以下でランプ状に下降させる電位下降期間を含む選択的初期化を行い、さらにその後に全セル初期化を行う。
ＳＦ２の選択的初期化期間において第１電極に印加する最小電位を、それ以外のＳＦにおいて第１電極に印加する電位よりも負電位にする。
【００１９】
ＳＦ２の選択的初期化期間において第２電極に印加する最大電位を、それ以外のＳＦにおいて第２電極に印加する電位よりも大きくする。
ＳＦ１の維持期間において、第２電極に負極性の電圧を印加する。
全セル初期化期間の上昇波形部分において、第２電極に負極性の電圧を印加する。
ＳＦ１の維持期間において第３電極に印加する電位を、当該サブフィールドのアドレス期間において第３電極に印加する電位よりも大きくする。
【００２０】
全セル初期化期間の電位上昇期間において、第２電極に負極性の電圧を印加する。
全セル初期化期間の電位上昇期間において第３電極に印加する電位を、アドレス期間に第３電極に印加する電位よりも大きくする。
１ＴＶフィールドごとに画像データの平均輝度レベルを検出し、検出した平均輝度レベルに基づいて、ＳＦ１の維持期間において第１電極に印加する電位の大きさを調整する。
【００２１】
ＳＦ１の維持期間において第１電極に印加する電圧を９０Ｖ以上１８０Ｖ以下とする。  第３電極に印加する印加する正極性の電圧を１５Ｖ以上１５０Ｖ以下とする。
ＳＦ１の維持期間において第１電極に印加する電圧を、ＳＦ１以外の維持期間に印加する電圧の５０％以上１００％以下とする。
【発明の効果】
【００２２】
本発明では、１ＴＶフィールドを複数のサブフィールド（ＳＦ）で構成し、輝度重み最小のサブフィールド（ＳＦ１）において、それ以外のＳＦと比べて、維持期間において第１電極に印加する電圧を小さくする（特徴Ａ）ことによって、維持放電の強度を弱めることができる。従って、ＳＦ１における発光輝度を抑えて、１階調目の輝度を低減できる。
上記のように維持期間において第１電極に印加する電圧を小さくすると、一般的には放電遅れが大きくなって十分に維持放電しなくなる傾向にあり、ＳＦ１で十分に維持放電しないと、全セル初期化期間で初期化放電ミスが生じやすくなる。これに対し、本発明では、「課題を解決するための手段」の欄で述べた特徴Ｂ、Ｃのいずれかあるいはその両方を持つので、全セル初期化期間で安定した初期化放電を行うことができる。
【００２３】
すなわち、ＳＦ１において、維持期間に第３電極に正極性の電圧を印加する（特徴Ｂ）と、前面パネルの保護層表面から電子を引き出しやすくなる。従って、第１電極に印加する電圧を小さくしても、安定した維持放電を行うことができ、その結果、全セル初期化期間で安定した初期化放電を行うことができる。
また、全セル初期化期間の電位上昇期間の少なくとも一部期間において第３電極に正極性の電圧を印加する（特徴Ｃ）と、第１電極と第３電極の間から初期化放電が開始されないため、前のＳＦで十分に維持放電していなくても、安定した初期化放電を行うことができる。
【００２４】
このように、特徴Ｂ、特徴Ｃのいずれか一方でも初期化ミスを抑える効果はあるが、両方行うと相乗効果を奏する。
従って、上記の特徴（Ａ，Ｂ，Ｃ）を兼ね備えれば、ＳＦ１の維持期間において第１電極に印加する電圧をさらに小さく設定しても、安定した初期化放電を行うことができる。
よって、本発明によれば、安定した階調表示を行いながら、優れた低階調表示性能が得られる。
【００２５】
また、上記発明において、ＳＦ１の次のＳＦ２の初期化期間に全セル初期化期間を行うと、ＳＦ２におけるアドレス放電の安定性が向上する。
すなわち、ＳＦ１では維持放電の回数が１回なので、消去放電ができず、放電セル内に壁電荷が過剰に蓄積されやすい。その結果、ＳＦ２の選択的初期化の後に、第１電極と第２電極との間に壁電荷が過剰に蓄積された状態となり、アドレス期間に誤放電（クロストークなど）を引き起こすことがある。これに対して、上記のように、全セル初期化をＳＦ１の直後に実施することで、蓄積された壁電荷を適切な蓄積状態に調整できるので、ＳＦ２でアドレス放電が安定して行われる。
【００２６】
さらに、ＳＦ２の初期化期間において、全セル初期化の前に選択的初期化を行うと、全セル初期化を行う前に、ＳＦ１でアドレス放電した放電セルとアドレス放電していない放電セルとにおける壁電荷の蓄積状態の不均一性が抑制される。従って、全ての放電セルに対して均一的に全セル初期化を行うことができる。
また、ＳＦ２の初期化期間で全セル初期化の前に選択的初期化も行う場合、当該選択的初期化において第１電極に印加する電位を他のＳＦにおいて第１電極に印加する電位よりも負電位にすると、第１電極と第２電極との電位差が拡大するので、第１電極と第２電極との間で初期化放電が行われやすくなる。これにより、全セル初期化が良好に行われるため、アドレス放電も良好に実施される。
【００２７】
また、上記のＳＦ２での選択的初期化期間において第２電極に印加する電位を他のＳＦにおいて印加する電位よりも大きくすると、第１電極と第２電極との電位差がさらに大きくなるので、初期化放電がさらに行われやすくなり、アドレス放電もさらに良好に行われる。
また、ＳＦ１の維持期間に、第２電極に負極性の電位を印加すれば、第１電極に印加する電位を抑制しても維持放電が良好に行われる。
【００２８】
同じくＳＦ１の維持期間に、第３電極に他のＳＦに印加する電位よりも大きな電位を印加しても維持放電を良好に行うことができる。
そして、ＳＦ２の選択的初期化期間において、第１電極に印加する電位をよりも負電位にしたり、第２電極に印加する電位を大きくすれば、ＳＦ１でアドレス放電した放電セルとアドレス放電していない放電セルとの壁電荷状態をさらに均一化することができる。従って、次に行われる全セル初期化において、さらに良好な初期化放電がなされる。
【００２９】
さらに、当該全セル初期化の際に、第２電極に負極性の電位を印加したり、第３電極に印加する正極性の電位を大きくすれば、保護層表面から電子がより引き出され易くなるので、初期化放電の確実性が向上する。
ＳＦ１の維持期間に第１電極に印加する電圧は、９０Ｖ以上１８０Ｖ以下の範囲が好ましい。この範囲に設定すると、ＳＦ１における輝度を１．５５ｃｄ／ｍ2以下にするのに適しているとともに、初期化ミスの発生も抑制できる。
【発明を実施するための最良の形態】
【００３０】
本発明の特徴を示すＡＣ型のＰＤＰ装置について、図面を参照しながら説明する。
[実施形態１]
＜ＰＤＰ装置の全体構成＞
ＰＤＰ装置は、ＰＤＰと駆動部とから構成されている。
図１は、本発明の実施形態にかかるＰＤＰ１の構成を示す図である。
【００３１】
このＰＤＰ１は、前面パネルＰＡ１と背面パネルＰＡ２とが対向してなる構成である。
前面パネルＰＡ１は、前面ガラス基板１１上に、第１電極としての走査電極１９ａ、及び第２電極としての維持電極１９ｂからなる表示電極対１９がストライプ状に配設され、走査電極１９ａおよび維持電極１９ｂを覆うように誘電体層１７および保護層１８が積層形成されて構成されている。走査電極１９ａは、透明電極１９ａ1および金属電極１９ａ2で形成され、維持電極１９ｂも透明電極１９ｂ1、金属電極１９ｂ2で形成されている。
【００３２】
背面パネルＰＡ２は、背面ガラス基板１２上に第３電極としてアドレス電極１４が複数ストライプ状に配設され、アドレス電極１４を覆うように誘電体層１３が形成され、誘電体層１３上に隔壁１５が形成されて構成されている。
上記表示電極対１９とアドレス電極１４とは立体交差しており、各交差部分に放電セルが形成される。
【００３３】
上記隔壁１５は、井桁形状を有しており、隔壁１５によって各放電空間２０が区分けされる。放電空間２０に臨む隔壁１５の内壁面及び誘電体層１３表面には、赤色蛍光体層１６Ｒ、緑色蛍光体層１６Ｇ、青色蛍光体層１６Ｂが放電空間２０ごとに塗布形成されている。
なお、各放電空間２０には放電ガスが封入されている。
【００３４】
ＰＤＰ１に接続される駆動部は、走査電極１９ａを駆動する走査電極駆動回路、維持電極１９ｂを駆動する維持電極駆動回路、アドレス電極１４を駆動するアドレス電極駆動回路を備え、これらの駆動回路が走査電極１９ａ、維持電極１９ｂ、アドレス電極１４に電圧を印加することによって、各放電空間２０内でガス放電により紫外線を発生させる。この紫外線で赤・緑・青の各色の蛍光体層１６を励起発光させてカラー表示を行う。
【００３５】
＜駆動部の構成＞
駆動部の構成について図２を用いて説明する。図２は、ＰＤＰ１を駆動する駆動部２００の構成を示している。
駆動部２００は、走査電極駆動回路２１、維持電極駆動回路２２、アドレス電極駆動回路２３、タイミング発生部２４、Ａ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換部２５、走査数変換部２６、サブフィールド変換部２７、ＡＰＬ（Ａｖｅｒａｇｅｄ  Ｐｉｃｔｕｒｅ  Ｌｅｖｅｌ）検出部２８などを備えている。
【００３６】
駆動部２００において、映像信号ＶＤは、Ａ／Ｄ変換部２５に入力され、水平同期信号Ｈおよび垂直同期信号Ｖは、Ａ／Ｄ変換部２５、走査数変換部２６およびサブフィールド変換部２７に入力される。また、垂直同期信号Ｖはタイミング発生部２４にも入力される。
Ａ／Ｄ変換部２５は、入力された映像信号ＶＤをデジタル信号の画像データに変換し、変換後の画像データを走査数変換部２６およびＡＰＬ検出部２８へと出力する。
【００３７】
走査数変換部２６は、Ａ／Ｄ変換部２５から受け付けた画像データをＰＤＰ１の画素数に応じた画像データに変換し、サブフィールド変換部２７へと出力する。サブフィールド変換部２７は、サブフィールドメモリ（不図示）を備え、走査数変換部２６から転送されてくる画像データをサブフィールドデータに変換し、一旦サブフィールドメモリに格納する。なお、上記サブフィールドデータは、各サブフィールドでの放電セルの点灯／非点灯を示す２値データの集合であり、ＰＤＰ１に階調表示させるために用いられる。そして、タイミング発生部２４からのタイミング信号に基づいて、サブフィールドデータをアドレス電極駆動回路２３に出力する。
【００３８】
ＡＰＬ検出部２８は、１ＴＶフィールドごとに画像データの平均輝度レベルを検出する。駆動部では、当該ＡＰＬ検出部２８で検出した平均輝度レベルに基づいて駆動波形を制御する。
タイミング発生部２４は、垂直同期信号Ｖから一定時間経過した時点でフィールド開始信号を生成し、このフィールド開始信号を起点に各サブフィールドの初期化期間、アドレス期間、維持期間の開始を指示するタイミング信号を生成する。さらに、各期間の開始を指示するタイミング信号を起点としてクロックをカウントすることにより、各駆動回路２１〜２３にパルス発生のタイミングを指示するタイミング信号を生成し、これら各種タイミング信号を各駆動回路２１〜２３に出力する。
【００３９】
そのため、タイミング発生部２４には、各サブフィールドの開始から各パルス立上りまでの時間及びパルス立下りまでの設定時間がクロックの数に換算されて格納されていて、サブフィールドの開始と同時に、時間カウンタをリセットして、時間カウンタが各設定時間になると、各駆動回路２１〜２３に、パルスの立上りあるいは立下りの指示をする。
各駆動回路２１〜２３は、公知のドライバＩＣなどを備え、タイミング発生部２４から送られるタイミング信号に基づいて後述する駆動電圧パルスをＰＤＰ１に出力する。
【００４０】
タイミング発生部２４から送られてくるタイミング信号に基づいて、走査電極１９ａに、走査パルス、維持パルスなどを印加する。なお、走査電極駆動回路２１には、走査電極１９ａに２種類の維持パルスの電位（ＶsusおよびＶbk）を出力できる回路が備えられている。
維持電極駆動回路２２は、タイミング発生部２４から送られてくるタイミング信号に基づいて、維持電極１９ｂに維持パルスなどを印加する。
【００４１】
アドレス電極駆動回路２３は、アドレスＩＣ群を備え、アドレス期間に、タイミング発生部２４から送られてくるタイミング信号に応じて、複数のアドレス電極１４の中から、サブフィールドデータに基づいて選択したものにアドレスパルスを印加する。
＜各駆動回路が印加する駆動電圧の波形＞
次に、駆動部２００が各電極１９ａ，１９ｂ，１４に印加する駆動電圧の波形について図３を用いて説明する。
【００４２】
図３は、各駆動回路２１〜２３が、ＳＦ１とＳＦ２においてＰＤＰの各電極に印加する駆動電圧の波形を示している。なお、図３にはＳＦ３以降は示されていないが、ＳＦ２と比べて維持パルス数が異なる以外はＳＦ２と同じ波形である。
ＳＦ１は、全セル初期化期間Ｐ１１、アドレス期間Ｐ１２、維持消去期間Ｐ１３で構成されており、ＳＦ２は、選択的初期化期間Ｐ２１、アドレス期間Ｐ２２、維持期間Ｐ２３、消去期間Ｐ２４で構成されている。
【００４３】
先ずＳＦ１の各期間における駆動電圧波形について各々説明する。
全セル初期化期間Ｐ１１：
全セル初期化期間Ｐ１１では、上昇するランプ波形（Ｓ１部分）及び下降するランプ波形（Ｓ２部分）を含む初期化パルスを、すべての走査電極に一括して印加することで微放電を発生させ、それ以前の個々の放電セルに蓄積された壁電荷の履歴を消すとともに、次のアドレス動作に必要な壁電荷を形成する。
【００４４】
上昇するランプ波形部分Ｓ１では、正の緩やかな傾き（電圧勾配１０Ｖ／μｓ以下）で、走査電極に印加する電位が電位Ｖsus（Ｖ）から最大電位Ｖset（Ｖ）へ上昇している。また、この上昇ランプ波形部分Ｓ1に相当する期間（電位上昇期間）Ｔ１１には、維持電極およびアドレス電極の電位をグランド電位に保持する。
こうして電位上昇期間Ｔ１１では、放電空間内の電位差が放電開始電圧よりも高くなって、放電空間に微弱な気体放電（電離が時間的に緩やかに進展する弱放電）が発生し、当該気体放電で発生した電荷が、アドレス電極、走査電極、維持電極周辺に壁電荷として蓄積される。具体的には、放電空間および電極表面の電界を弱めるように、走査電極付近の保護層表面には負電荷が、維持電極付近の保護層表面およびアドレス電極付近の蛍光体層表面には正電荷が蓄積される。
【００４５】
一方、下降するランプ波形部分Ｓ２では、負の緩やかな傾き（電圧勾配１０Ｖ／μｓ以下）で、走査電極に印加する電位が電位Ｖsus（Ｖ）から下降している。また、この下降ランプ波形部分Ｓ2に相当する期間（電位下降期間）Ｔ１２では、維持電極の電位を電位Ｖe（Ｖ）に保持する。
こうして電位下降期間Ｔ１２では、走査電極の電位が正から負に入れ替わりながら、微放電が発生し、それによって、走査電極付近の保護層表面に蓄積された負電荷および維持電極付近の保護層表面に蓄積された正電荷の状態が均一となるように調整される。
【００４６】
このように全セル初期化期間Ｐ１１では、電位上昇期間Ｔ１１と電位下降期間Ｔ１２における微放電で全ての放電セルが均一的な状態に初期化されて、走査電極とアドレス電極および維持電極との間に、アドレス動作に適した壁電位が形成される。
なお、全セル初期化期間Ｐ１１の波形は、上記のような波形に限定されることはなく、走査電極とアドレス電極との間の電位差が緩やかに上昇あるいは下降して、微放電が連続的に発生する状態を実現できる波形であればよい。
【００４７】
アドレス期間Ｐ１２：
アドレス期間Ｐ１２には、維持電極の電位を正電位Ｖe＋Ｖe2（Ｖ）に保った状態で、走査電極に対して負極性の走査パルス電位Ｖad（Ｖ）を印加するとともに、点灯させようとする放電セルに対応するアドレス電極に、正極性のアドレスパルス電位Ｖda（Ｖ）を選択的に印加する。なお、走査電極に印加する走査パルス電位Ｖad（Ｖ）は、上述した全セル初期化期間Ｐ１１のうちの電位下降期間Ｔ１２に印加する最小電位よりもＶset2（Ｖ）だけ低くなるように設定する。また、維持電極に加算する電位Ｖe2は、電位Ｖeと比較して小さいため、維持電極の電位をＶeに保持するようにしてもよい。
【００４８】
全セル初期化期間Ｐ１１の終了時には、走査電極側に負極性の壁電荷、アドレス電極側に正極性の壁電荷が形成されているが、上記のように、走査電極、維持電極、アドレス電極に、形成された各壁電荷と同極性の電圧を印加することによって、走査電極とアドレス電極との間で選択的にアドレス放電が発生し、これをきっかけにして、走査電極と維持電極との間にもアドレス放電が広がる。アドレス放電した放電セルでは、走査電極付近の保護層表面に正電荷、蛍光体層表面および維持電極付近の保護層表面に負極性の壁電荷が蓄積される。
【００４９】
こうして、アドレス期間Ｐ１２の終了時には、走査電極と維持電極の間に、次の維持放電に適した壁電位が形成される。
維持消去期間Ｐ１３：
維持消去期間Ｐ１３には、走査電極に正極性の維持パルス（電位Ｖbk（Ｖ））を１回印加する。このとき、維持電極の電位はグランド電位とし、アドレス電極には、上記正極性の維持パルスの印加に対応して、正極性の電位Ｖda（Ｖ）を印加する。
【００５０】
上記のように各電極に印加することで、アドレス期間Ｐ１２にアドレス放電を行った放電セルでは維持放電が発生し、走査電極と維持電極との間に印加されている電圧を打ち消すように壁電荷が形成され、壁電荷の極性が反転する。
次にＳＦ２の各期間における駆動電圧波形について、ＳＦ１の各期間と異なる点を各々説明する。なお、アドレス期間Ｐ２２については、ＳＦ１のアドレス期間Ｐ１２と同様なので説明を省略する。
【００５１】
選択的初期化期間Ｐ２１：
選択的初期化期間Ｐ２１における選択的初期化パルスは、図３に示されるように、電位Ｖbk（Ｖ）から緩やかに傾斜し、一部に電圧勾配１０Ｖ／μｓ以下で下降する下降ランプ波形部分Ｓ３を有する。
この選択的初期化パルスが印加されることによって、ＳＦ１で維持放電した放電セルで微放電が発生する。そして、当該放電セルにおける走査電極、維持電極、アドレス電極上の壁電荷がＳＦ２でのアドレス動作に適した範囲に調整される。一方、ＳＦ１でアドレス放電および維持放電が行われなかった放電セルでは、微放電は発生せず、ＳＦ１の全セル初期化期間Ｐ１１終了時の壁電荷がそのまま保たれる。
【００５２】
維持期間Ｐ２３：
ＳＦ２における維持期間Ｐ２３では、維持電極および走査電極に対して、交互に、ＳＦ１の維持消去期間Ｐ１３に印加した電位Ｖbk（Ｖ）よりも大きな正極性の電位Ｖsus（Ｖ）の維持パルスが印加される。この維持パルスが印加される回数に応じて、維持放電が行われる。
【００５３】
なお、ＳＦ３以降の維持期間では、維持パルスをＳＦ２よりも多く印加することによって維持放電を行う。
消去期間Ｐ２４：
ＳＦ２では、維持期間Ｐ２３の最後の維持パルスが印加された後、維持放電を途中で停止する消去放電が行われる。本実施形態では、走査電極の電位を上げた後すぐに維持電極の電位を上げることで消去放電を実現し、ＳＦ３の選択的初期化期間に蓄積される壁電荷の量を、次のアドレス動作に適した状態に調整している。
【００５４】
＜上記駆動電圧波形を形成するための駆動回路＞
図３に示した駆動電圧波形を実現するための駆動回路及びその動作について説明する。図２に示した駆動部２００のうち、走査電極駆動回路２１の詳細な構成を図４〜図６に示し、維持電極駆動回路２２の詳細な構成を図７に示し、アドレス電極駆動回路２３の詳細な構成を図８に示す。また、各駆動回路におけるスイッチング素子のオンオフのタイミングチャートを図９に示す。
【００５５】
走査電極駆動回路２１：
図４に示す走査電極駆動回路２１は、全セル初期化パルス（電圧Ｖset）、走査パルス（電圧Ｖad，Ｖscn）、ＳＦ２以降の維持パルス（電圧Ｖsus）、ＳＦ１の維持パルス（電圧Ｖbk）を出力する。
出力用電源として、ＳＦ２以降の維持パルス用の正極性電源（電圧Ｖsus）、全セル初期化パルス用の正極性電源（電圧Ｖset）、走査パルス用の正極性電源（電圧Ｖscn）、負極性電源（電圧Ｖad）、ＳＦ１の維持パルス用の正極性電源（電圧Ｖbk）が、各入力端子Ｊ１〜Ｊ５に接続される。そして、各入力端子Ｊ１〜Ｊ５と、走査ＩＣ群との間には、ＦＥＴ（電界効果トランジスタ）からなるスイッチング素子ＣＥＬ２，−ＣＥＬ２，ＳＣＳＵ，・・・が設けられ、各走査ＩＣ群内には走査電極へ出力する回路に２つのスイッチＳＷ１，ＳＷ２が設けられている。これらのスイッチング素子ＣＥＬ２，−ＣＥＬ２，ＳＣＳＵ，・・・及び上記２つのスイッチＳＷ１及びＳＷ２を制御することで駆動電圧を制御する。
【００５６】
走査電極駆動回路２１では、各サブフィールド期間ＳＦ１，ＳＦ２，ＳＦ３・・・において、維持期間の無効電力を回収しつつ、駆動電圧をＰＤＰの走査電極に印加する。なお、Ｖbk出力回路（点線部分）を除いた部分は、従来から用いられている回路であり、この回路２１における詳細な動作については、国際出願（出願番号：ＰＣＴ／ＪＰ０２／０６１８０）に述べられているので、ここでは詳細な説明を省略する。
【００５７】
図３の波形の駆動電圧を出力する動作について述べると、ＳＦ１における全セル初期化期間Ｐ１１では、電位上昇期間（ｔ２〜ｔ３）Ｔ１１に、スイッチング素子ＣＰＨ、−ＣＥＬをオンして、出力電圧をＶsetまで上昇させる。また、電位下降期間（ｔ６〜ｔ７、ｔ１６〜ｔ１８）Ｔ１２には、スイッチング素子ＣＥＬをオンして、出力電圧を、Ｖadよりも電圧Ｖset2（Ｖ）だけ大きい最小電位まで下降させる。
【００５８】
次に、ＳＦ１におけるアドレス期間（ｔ８〜ｔ１１）Ｐ１２においては、スイッチング素子ＳＣＳＵ、ＣＥＬ２をオンし、走査ＩＣ群のスイッチＳＷ１、ＳＷ２を制御することによって、電圧Ｖscnまたは電圧Ｖadを出力する。
そして、ＳＦ１における維持消去期間（ｔ１１〜ｔ１５）Ｐ１３では、スイッチング素子−ＣＰＨ、−ＣＥＬをオンした状態で、Ｖbk出力回路のスイッチング素子ＣＢＫをオンして電圧Ｖbkを出力する。
【００５９】
また、ＳＦ２における選択的初期化期間（ｔ１５〜ｔ１９）Ｐ２１では、全セル初期化期間Ｐ１１の電位下降期間Ｔ１２と同様に出力電位を下降させる。
ＳＦ２におけるアドレス期間（ｔ１９〜ｔ２２）Ｐ２２では、ＳＦ１におけるアドレス期間Ｐ１２と同様にスイッチング素子ＳＣＳＵ、ＣＥＬ２及び２つのスイッチＳＷ１、ＳＷ２を制御する。
【００６０】
そして、ＳＦ２における維持期間（ｔ２２〜ｔ２９）では、スイッチング素子−ＣＰＨ、−ＣＥＬをオンし、ＣＭＨ、ＣＭＬを制御することによって、電圧Ｖsusまたはグランド電位を出力する。このとき、走査ＩＣ群をノイズによる過電圧から保護するためにスイッチング素子−ＣＥＬ２をオンしてもよい。
以上のようにして、図３に示したような駆動電圧波形のパルスを走査電極に印加する。
【００６１】
走査電極駆動回路２１については、図５に示すように、走査パルス用の正極性電源（電圧Ｖscn）をＶbk出力回路（点線部分）の電源として代用する構成とすることによって、Ｖbk出力回路の部品点数削減と回路簡素化をなすことができる。ここで、図５に示す走査電極駆動回路２１ａのうち、Ｖbk出力回路以外は上記の走査電極駆動回路２１と実質的に同一である。
【００６２】
なお、Ｖbk出力回路をＶscn出力回路の電源に用いることによっても、同様に部品点数削減と回路簡素化をなすことができる。
維持電極駆動回路２２：
図７は、維持電極駆動回路２２を示しており、当該回路２２によって、初期化期間に電位Ｖe（Ｖ）、維持期間に電位Ｖsus（Ｖ）、アドレス期間に電位Ｖe＋Ｖe2（Ｖ）が出力される。
【００６３】
維持電極駆動回路２２には、上記の各電圧を出力するため、維持パルス用の正極性電源（電圧Ｖsus）と、Ｖe／Ｖe＋Ｖe2出力回路（点線部分）中の２つの電源（電圧Ｖe、Ｖe2）が、入力端子Ｊ１１〜Ｊ１３に接続されている。また、維持電極駆動回路２２には、スイッチング素子ＵＥＬ、−ＵＥＬ，ＵＥＨ，キャパシタＣ２が設けられており、スイッチング素子−ＵＥＬをオンすると、キャパシタＣ２は図示する極性に充電される。その後（ｔ８〜ｔ１１、ｔ１９〜ｔ２２）にスイッチング素子ＵＥＬをオンすると、電圧Ｖe2にキャパシタＣ２の充電電圧が加算されてＡ点に出力される。
【００６４】
従って、各スイッチング素子ＵＥＬ，−ＵＥＬ，ＵＥＨを図９に示すタイミングで制御することによって、キャパシタＣ２が充放電されて、図３の波形図から理解されるように、維持電極に対して、初期化期間には電圧Ｖeが、アドレス期間には電圧（Ｖe＋Ｖe2）が所定のタイミングで印加される。
アドレス電極駆動回路２３：
図８は、ＳＦ１の維持消去期間Ｐ１３や全セル初期化期間Ｐ１１にアドレス電極に電圧を印加するアドレス電極駆動回路２３を示す図である。
【００６５】
アドレス電極駆動回路２３には、アドレスパルス用の電源（電圧Ｖda）が入力端子Ｊ２１に接続される。また、アドレスＩＣ群には、２つのスイッチＳＷ１、ＳＷ２が設けられ、図９に示すタイミングでタイミング発生部２４から送られてくるタイミング信号に応じて、サブフィールドデータに基づいてスイッチＳＷ１、ＳＷ２を制御する。
これによって、アドレス期間には、複数のアドレス電極の中から、サブフィールドデータに基づいて選択されたものにアドレスパルスが印加される。
＜画像データの平均輝度レベル（ＡＰＬ）に基づくアドレス放電の調整＞
上記説明では、ＳＦ１の維持放電の強度を、画像データによって変動させることについては述べなかったが、ＡＰＬ検出部２８で検出した画像データの平均輝度レベルに基づいて変動させるようにしてもよい。
【００６６】
例えば、ＡＰＬ検出部２８で１フレームごとにＡＰＬを検出し、ＡＰＬの値が比較的小さい場合は、コントラストを重視して走査電極の電位Ｖbkを低めに調整し、ＡＰＬの値が比較的大きい場合は、階調と輝度のバランスを重視して、走査電極の電位Ｖbkを高め（例えばＶsus程度）に調整する制御を行ってもよい。そうすれば、画面の明るさに応じて、最適な階調特性が得られる。
＜本実施形態における優位性＞
本実施形態では、図３に示すように、ＳＦ１の維持消去期間Ｐ１３に走査電極に印加する電位Ｖbkは、ＳＦ２の維持期間Ｐ２３に走査電極や維持電極に印加する電位Ｖsus（Ｖ）よりも負電位に設定している。この電位Ｖbkは、より負電位に設定するほど維持放電の広がりが小さくなるので、電位Ｖsusよりも負電位に設定することによって１階調目の輝度が低減できる。
【００６７】
階調と輝度のバランスを考慮すると、１階調目の輝度が、０階調目の輝度（０．２３ｃｄ／ｍ2）と２階調目の輝度（１．８８ｃｄ／ｍ2）との中間である１．０５ｃｄ／ｍ2程度となるように電位Ｖbkを設定することが好ましい。
仮に、ＳＦ１の維持消去期間Ｐ１３における走査電極の電位を、ＳＦ２の維持期間Ｐ２３における電位Ｖsusと同じ大きさに設定したとすると、１階調目の輝度が１．５５ｃｄ／ｍ2程度となるが、ＳＦ１の維持消去期間Ｐ１３における走査電極の電位Ｖbkを、電位Ｖsusよりも負電位の適度な値（例えば、電位Ｖsusが１８０Ｖのとき、電位Ｖbkを１２０Ｖにする）に設定することで、１階調目の輝度を１．０５ｃｄ／ｍ2程度に抑えることができる。
【００６８】
なお、電位Ｖbkを放電開始電圧以下まで下げると維持放電が発生しなくなるので、電位Ｖbkは放電開始電圧以上であることが好ましい。また、電位Ｖbkの大きさを電位Ｖsusの５０％程度より小さくすると、初期化ミスが発生しやすくなり、画質が著しく損なわれるため、電位Ｖsusの５０％程度以上にすることが好ましい。
一方、維持消去期間Ｐ１３に走査電極に印加する電位Ｖbkを低くすると、一般には放電遅れが大きくなって十分な維持放電が行われにくくなり、次の全セル初期化時に初期化ミスが発生しやすくなる。これに対して本実施形態では、維持消去期間Ｐ１３にアドレス電極に正極性の電位Ｖdaを印加しているので、前面パネルＰＡ１の保護層１８表面、特に維持電極１９ｂが配設されている領域から電子が引き出されやすい状態となる。
【００６９】
一般に維持放電は、前面パネルＰＡ１の保護層１８表面から放出される電子を種火として、走査電極１９ａと維持電極１９ｂの間で発生するので、上記のように保護層１８から電子が引き出されやすいと、維持消去期間Ｐ１３に走査電極１９ａに印加する電位Ｖbkが低くても、大きな放電遅れが生じることなく、安定した維持放電がなされる。
つまり、維持放電が正常に終了して、壁電荷が正常に蓄積されるので、次のＴＶフィールドにおける全セル初期化期間Ｐ１１の電位上昇期間Ｔ１１において初期化ミスが発生するのが抑えられる。
【００７０】
以上のように、本実施形態では、１階調目の輝度を適度な低輝度に抑え、且つ初期化ミスの発生の抑制もなされるので、低階調の表示性能を向上できる。
なお、ＳＦ１の維持消去期間Ｐ１３にアドレス電極に印加する正電位の大きさは、１５Ｖ以上あれば、維持放電が生じやすくなり、初期化ミスを低減する効果が得られる。
また、本実施形態では図３で示すように、維持消去期間Ｐ１３にアドレス電極に正電圧を印加するタイミング（ｔ１３）は、走査電極に印加するタイミング（ｔ１２）から遅れているが、この遅れ時間を３．５μｓ程度より小さく設定すれば、維持放電が適切になされると共に初期化ミスの発生も抑制できるので好ましい。特にこの遅れ時間を２．０μｓ程度とすることが好ましい。さらに、アドレス電極に正電圧を印加する時間（ｔ１３〜ｔ１４）は、上述した保護層１８から電子を引き出す効果を得るために０．５μｓより大きくし、１．５μｓ程度に設定することが好ましい。
【００７１】
また、ＳＦ２の選択的初期化期間Ｐ２１に維持電極に正電圧を印加するタイミング（ｔ１５）は、維持放電を正常に終了させるために、ＳＦ１の維持消去期間Ｐ１３に走査電極に正電圧を印加するタイミング（ｔ１２）から少なくとも２．０μｓ経過した後に設定することが好ましく、１０μｓ程度経過した時点に設定することが最も好ましい。
[実施形態２]
図１０は、本実施形態にかかる各駆動回路が、ＳＦ１とＳＦ２においてＰＤＰの各電極に印加する駆動電圧波形を示している。
【００７２】
本実施形態では、実施形態１と同様、ＳＦ１の維持消去期間Ｐ１３に走査電極に印加する電位Ｖbkを、ＳＦ２の維持期間Ｐ２３に走査電極や維持電極に印加する電位Ｖsusよりも低くし、ＳＦ１の維持放電を弱めて低階調の表示性能を向上させることができる。
一方で、実施形態１では、アドレス電極の電位を、ＳＦ１の維持消去期間Ｐ１３に正電位、全セル初期化期間Ｐ１１にグランド電位にしていたのに対して、本実施形態では、アドレス電極の電位を、ＳＦ１の維持消去期間Ｐ１３にグランド電位、全セル初期化期間Ｐ１１の電位上昇期間Ｔ１１に正電位にしている。
【００７３】
このように電位上昇期間Ｔ１１にアドレス電極を正電位に保持すると、走査電極とアドレス電極との電圧差が小さくなるので、ＳＦ１で十分に維持放電が行われなかった放電セルでも、走査電極１９ａとアドレス電極１４との間で微放電が開始されることがなく、従って初期化ミスの発生は抑えられる。
このように、本実施形態では、実施形態１のようにＳＦ１で維持放電の放電遅れを抑制する効果はないが、次のＴＶフィールドのＳＦ１の全セル初期化期間Ｐ１１において、初期化ミスの発生が抑えられる。
【００７４】
[実施形態３]  
図１１は、本実施形態にかかる各駆動回路が、ＳＦ１とＳＦ２においてＰＤＰの各電極に印加する駆動電圧波形を示している。
本実施形態は、上記実施形態１と実施形態２を組み合わせた内容であって、ＳＦ１の維持消去期間Ｐ１３における走査電極の電位Ｖbkを、ＳＦ２の維持期間Ｐ２３における走査電極や維持電極の電位Ｖsusよりも小さく設定し、且つ、アドレス電極の電位をＳＦ１の維持消去期間Ｐ１３でも正電位にするとともに、全セル初期化期間Ｐ１１の電位上昇期間Ｔ１１でも正電位にしている。
【００７５】
これにより、実施形態１、２と同様にＳＦ１で維持放電を弱めながら、実施形態１，２と比べてさらに安定して初期化放電させることができる。
つまり、ＳＦ１の維持消去期間Ｐ１３には、維持放電の発光輝度を抑制しつつ、正常に維持放電を終了させて壁電荷を所望の状態にできるので、次の全セル初期化期間Ｐ１１の電位上昇期間Ｔ１１において、走査電極とアドレス電極の間で微放電は発生しにくい。
【００７６】
また、アドレス放電していない放電セルにおいても、次の全セル初期化期間Ｐ１１の電位上昇期間Ｔ１１においてアドレス電極を正電位に保持することによって走査電極とアドレス電極との電位差が小さくなるので、走査電極とアドレス電極との間で微放電が開始されることが抑えられる。
[実施形態４]  
図１２は、実施形態４にかかる各駆動回路が、ＳＦ１とＳＦ２においてＰＤＰの各電極に印加する駆動電圧波形を示している。
【００７７】
本実施形態では、実施形態３と同様に、ＳＦ１の維持期間Ｐ３３に走査電極に印加する電位Ｖbkを、ＳＦ２の維持期間Ｐ４３に走査電極や維持電極に印加する電位Ｖsusよりも低くするとともに、ＳＦ１の維持期間Ｐ３３及び全セル初期化期間Ｐ４１の電位上昇期間Ｔ４１に、アドレス電極に正電位を印加している。これにより、ＳＦ１の維持放電を弱め、且つ、安定した初期化放電を行うことができる。
【００７８】
なお、ＳＦ１の維持期間Ｐ３３及びＳＦ２の全セル初期化期間Ｐ４１の電位上昇期間Ｔ４１のいずれかの期間にだけ、アドレス電極に正電位を印加しても初期化放電を安定化する効果は得られる。
一方で、本実施形態では、実施形態１〜３と異なり、ＳＦ１に選択的初期化期間Ｐ３１、ＳＦ２に全セル初期化期間Ｐ４１を設けている。これにより、実施形態１〜３と比べて、ＳＦ２でのアドレス期間Ｐ４２に安定したアドレス放電を行うことができる。
【００７９】
一般に、維持期間に維持放電が繰り返し行われないと、壁電荷が十分に蓄積されず、消去放電ができないため、次のＳＦでのアドレス動作で誤放電を発生することがある。特に本実施形態のように、ＳＦ１での維持期間Ｐ３３に維持放電を１回しか行わない場合、ＳＦ１終了時に、アドレス放電した放電セルとアドレス放電してない放電セルとで壁電荷の量が大きく異なるが、ＳＦ２に全セル初期化期間Ｐ３１を設けているので、ＳＦ２のアドレス動作の前には、上記の放電セルごとの壁電荷の量が均一化される。従って、ＳＦ２において駆動電圧の設定範囲が小さくなるなどの駆動マージンの狭小化も防止できる。
【００８０】
なお、本実施形態では、ＳＦ１は全セル初期化期間を有してないが、ＳＦ１の１ＴＶフィールド前のＳＦ２の全セル初期化で形成された壁電荷、もしくは、１ＴＶフィールド前のＳＦ３以降の選択的初期化で形成された壁電荷が保持されているので問題ない。
また、上記効果を得る上で、ＳＦ１直後のＳＦ２で全セル初期化を行うことが望ましいが、ＳＦ３以降で全セル初期化を行ってもよい。
【００８１】
[実施形態５]  
図１３は、本実施形態にかかる各駆動回路が、ＳＦ１とＳＦ２においてＰＤＰの各電極に印加する駆動電圧波形を示している。
実施形態４では、ＳＦ１の維持期間Ｐ３３の直後にＳＦ２の全セル初期化期間Ｐ４１があった（図１２参照）が、本実施形態の駆動電圧波形は、ＳＦ１の維持期間Ｐ３３の後に、ＳＦ２の選択的初期化期間Ｐ４１１を有し、その後に全セル初期化期間Ｐ４１２を有する。
【００８２】
本実施形態では、実施形態４と共通の作用・効果を有するとともに、さらに安定した全セル初期化放電を実現できる。
詳述すると、実施形態４のようにＳＦ１の維持期間Ｐ３３の直後に全セル初期化期間Ｐ４１を設ける場合、ＳＦ１でアドレス放電した放電セルでは、維持放電後における壁電荷の状態で全セル初期化期間Ｐ４１に全セル初期化放電が行われる。ＳＦ１でアドレス放電していない放電セルでは、１ＴＶフィールド前の全セル初期化で形成された壁電荷もしくは選択的初期化における壁電荷が保持された状態で全セル初期化放電が行われる。
【００８３】
従って、ＳＦ１でアドレス放電した放電セルとアドレス放電していない放電セルとでは、ＳＦ２の全セル初期化期間Ｐ４１前で壁電荷の状態が異なるので、全セル初期化期間Ｐ４１での微放電に違いが生じ、全セル初期化放電を全ての放電セルで均一に行うことができない。
さらに、ＳＦ１の維持期間Ｐ３３で維持放電した後には、走査電極上に負電荷、維持電極上に正電荷が蓄積されるので、ＳＦ２における全セル初期化期間Ｐ４１２の電位上昇期間Ｔ４１で全セル初期化放電が全ての放電セルでなされない可能性もある。
【００８４】
これに対して、本実施形態では図１３のように、ＳＦ１における維持期間Ｐ３３の直後に、ＳＦ２の選択的初期化期間Ｐ４１１を設けていることで、ＳＦ１でアドレス放電した放電セルの壁電荷の状態を、アドレス放電してない放電セルと同程度に調整できる。つまり、放電セル毎の壁電荷の状態がばらつくことを抑制できる。そして、その次に全セル初期化期間Ｐ４１２を設けているので、アドレス放電した放電セルとアドレス放電していない放電セルとで同じように微放電が行われる。
【００８５】
また、本実施形態では、ＳＦ２の選択的初期化期間Ｐ４１１での微放電がプライミングとなり、次の全セル初期化期間Ｐ４１２での微放電が発生しやすくなる効果も奏する。
なお、ＳＦ２の選択的初期化期間Ｐ４１１にアドレス電極に正電位を印加し、アドレス電極と走査電極の間で積極的に微放電を行わせることで、アドレス電極上に負電荷が蓄積し、全セル初期化期間Ｐ４１２に走査電極に印加する電圧Ｖsetを低減することもできる。
＜本実施形態における確認実験＞
本実施形態の駆動方法において、ＳＦ１での発光輝度を測定し、初期化ミスが発生するか観察した。
【００８６】
この実験では、Ｘｅ比率６％のＰＤＰを使用し、Ｖset＝２２５Ｖ、Ｖad＝９０Ｖ、Ｖset2＝５Ｖ、Ｖscn＝１３０Ｖ、Ｖsus＝１８０Ｖ、Ｖe＝１５５Ｖ、Ｖe2＝５Ｖ、Ｖda＝７５Ｖとし、ＳＦ１の維持期間Ｐ３３において、維持電極の電位はグランド電位で一定とし、走査電極の電位Ｖbkを０〜１８０Ｖの範囲内で変化させた。
図１４は、その測定結果を示しており、電位ＶbkとＳＦ１における発光輝度との関係を示す特性図である。
【００８７】
図１４のように、電位Ｖbkの大きさを１８０Ｖから９０Ｖまで低減させると、ＳＦ１の発光輝度は低減する。このとき、１８０Ｖで１．５５ｃｄ／ｍ2、１０５Ｖで０．９６ｃｄ／ｍ2、９０Ｖで０．９０ｃｄ／ｍ2である。なお、電位Ｖbkが１０５Ｖから９０Ｖまで低減する間にはパネルの面内バラツキによって観測点以外に初期化ミスが発生するが、発光輝度は低減している。しかし、９０Ｖ以下では観測点にも初期化ミスが発生して発光輝度が上昇している。
【００８８】
比較実験として、先行例（特許文献１）に基づく駆動方法でも同様の実験を行ったところ、図１４に破線で示す結果が得られた。この先行例では、ＳＦ１における輝度は１．０８〜１．５５ｃｄ／ｍ2の範囲内であり、電位Ｖbkが１４５Ｖ未満のときに初期化ミスが発生している（このときの輝度は１．２９ｃｄ／ｍ2）。
以上から、先行例の駆動方法では１階調目の輝度を１．０５ｃｄ／ｍ2（０階調目と２階調目の中間程度の輝度）まで低減できないのに対して、本実施形態の駆動方法では、１０５Ｖ〜１４５Ｖの電圧Ｖbkを印加しても初期化ミスを生じることなく、Ｖbkが１２０Ｖのときに１階調目の輝度値として望ましい値（１．０５ｃｄ／ｍ2）を実現できることがわかる。
【００８９】
なお、上記の確認実験はＸｅ比率６％のＰＤＰで行ったが、放電ガス中のＸｅ分圧が高い（例えばＸｅ比率６５％）ＰＤＰや高精細ＰＤＰでは、各電圧が１〜２倍程度増加する。
ＳＦ１の維持期間Ｐ３３、及び全セル初期化期間Ｐ４１２の電位上昇期間Ｔ４１に、アドレス電極に印加する電位Ｖdaについては、これを１５Ｖ以上に設定すれば、維持放電が生じやすく、初期化ミスを低減する効果が得られる。一方、この電位Ｖdaを１５０Ｖ以上とするとアドレス電極と維持電極間での電圧差が大きくなってしまい、これらの電極間で放電が生じてしまうので、１５０Ｖ以下に設定するのが望ましい。
【００９０】
維持期間Ｐ３３の電位Ｖdaと電位上昇期間Ｔ４１の電位Ｖdaは、別の大きさであってもよいが、図１３に示す波形のように、電位Ｖda（７５Ｖ）を一定の大きさに設定しておけば、新たな電源を準備することがなく、回路構成を簡素にできる。
なお、図１３では、ＳＦ１の維持期間Ｐ３３において、維持電極の電位はグランド電位となっているが、維持電極の電位をグランド電位より低くすれば、すなわち負電位にすれば、さらに維持放電しやすくなる。また、全セル初期化期間Ｐ４１２の電位上昇期間Ｔ４１においても、維持電極の電位を負電位にすれば、さらに初期化ミスを低減する効果を奏する。
【００９１】
[実施形態６]  
図１５は、本実施形態にかかる各駆動回路が、ＳＦ１とＳＦ２においてＰＤＰの各電極に印加する駆動電圧の波形を示している。
上記実施形態５では、図１３に示すように、ＳＦ２の選択的初期化期間Ｐ４１１において走査電極に印加する最小電位（電圧Ｖad（Ｖ））と、ＳＦ１の選択初期化期間Ｐ３１において走査電極に印加する最小電位とは同じであったが、本実施形態では、ＳＦ２の選択的初期化期間Ｐ４１１において走査電極に印加する最小電位（電圧Ｖad（Ｖ））は、実施形態５の同期間Ｐ４１１に走査電極に印加する最小電位よりも電圧Ｖset2(Ｖ）だけ負電位である。従って、ＳＦ２の選択的初期化期間Ｐ４１１において走査電極に印加する最小電位（電圧Ｖad（Ｖ））は、ＳＦ２以外のサブフィールドの選択初期化期間に走査電極に印加する最小電位よりも負電位となる。
【００９２】
また、実施形態５においては、ＳＦ２の選択的初期化期間Ｐ４１１に維持電極に印加する電位は、Ｖｅ＋Ｖｅ２（Ｖ）であったが、本実施形態では、ＳＦ２の選択的初期化期間Ｐ４１１に維持電極に印加する電位Ｖsus（Ｖ）は、この電位（Ｖｅ＋Ｖｅ２（Ｖ）よりも大きい。従って、ＳＦ２の選択的初期化期間Ｐ４１１において維持電極に印加する電位（Ｖsus（Ｖ））は、ＳＦ２以外のサブフィールドの選択初期化期間に維持電極に印加する電位よりも大きいことになる。
【００９３】
さらに本実施形態では、ＳＦ２の消去期間Ｐ４４に走査電極に印加する電位は、実施形態５と異なり、一旦Ｖsusまで上昇した後Ｖbkまで下降する。
本実施形態では、実施形態５と比べて、ＳＦ２の選択的初期化期間Ｐ４１１において、３電極（走査電極、維持電極、アドレス電極）間の電位差が大きくなる。
３電極の間の電位差が大きくなると、アドレス放電していない放電セルもＳＦ２の選択的初期化期間Ｐ４１１に微放電が開始されるので、ＳＦ１においてアドレス放電した放電セルとアドレス放電していない放電セルとの間で、壁電荷  状態のばらつきをほぼ無くすことができる。
【００９４】
そして放電セル間のばらつきがほとんど無い状態で、次の全セル初期化期間Ｐ４１２に全セル初期化が行われるので、全ての放電セルにおける壁電荷状態の均一性を高めることができ、書き込みミスも防止できる。
また、本実施形態では、ＳＦ２の消去期間Ｐ４４に印加する消去パルス（電圧Ｖsus）の幅ｔeが、実施形態５の同期間Ｐ４４（図１３参照）に印加した消去パルスの幅ｔfよりも短いので、消去放電を実施形態５よりも早く終了させることができる。従って、次のＳＦ３の選択的初期化の際に壁電荷が過剰に蓄積されないので、後に続くＳＦ３のアドレス期間で誤放電（クロストークなど）が発生しにくい。
【００９５】
つまり、本実施形態においては、実施形態５よりもさらに安定した初期化を行うことが可能になると共に、消去マージンを拡大することもできる。
消去パルスの幅ｔeは、消去放電によって壁電荷が安定して蓄積されるには到らない時間に設定される。また、走査電極に対して、電圧Ｖsusで幅ｔeの消去パルスを印加した後に電圧Ｖbkを印加しているが、この消去パルスを印加せずに電圧Ｖbkで維持放電させた後、維持電極に電圧Ｖｅを印加して維持放電を停止させてもよい。
【００９６】
なお、図１５では、ＳＦ２の選択的初期化期間Ｐ４１１において、アドレス電極がグランド電位に保たれているが、アドレス電極に正電位を印加してもよい。そうすれば、アドレス電極と走査電極の間で微放電を行わせてアドレス電極上に負電荷を蓄積することができるので、その分、全セル初期化期間Ｐ４１２に印加する正極性の電圧Ｖsetを低く設定できる。
【００９７】
[実施形態７]  
図１６は、本実施形態にかかる各駆動回路が、ＳＦ１とＳＦ２においてＰＤＰの各電極に印加する駆動電圧波形を示している。
本実施形態では、ＳＦ１の維持期間Ｐ３３において、アドレス電極に印加する正極性の電圧ＶdaHが電圧Ｖda以上であると共に、維持電極に負電位ＶgLが印加されている。また、ＳＦ２の選択的初期化期間Ｐ４１１において、維持電極に印加する電位ＶeHは電位Ｖsus以上、走査電極に印加する最小電位ＶadLは電位Ｖad以下である。さらに、ＳＦ２の全セル初期化期間Ｐ４１２の電位上昇期間Ｔ４１において、維持電極に負極性の電位ＶgLを印加すると共に、アドレス電極に電位Ｖda以上の正極性の電位ＶdaHを印加する。
【００９８】
本実施形態では、実施形態４及び５と同様に、低階調での表示能力が向上するが、上記のように維持電極に負極性の電位ＶgLが印加したり、アドレス電極に電位Ｖda以上の正極性の電位ＶdaHを印加しているので、さらに効果が向上する。
つまり、ＳＦ１の維持期間Ｐ３３において、走査電極に印加する電圧が小さくても維持放電が十分に行われる。また、実施形態６と比べると、走査電極と維持電極の電位差が大きくなるので、走査電極と維持電極の間で放電が発生しやすくなる。
【００９９】
ＳＦ２の選択的初期化期間Ｐ４１１においても、実施形態６よりも走査電極と維持電極間の電位差が大きくなるので、ＳＦ１でアドレス放電した放電セル内の壁電荷の状態を、アドレス放電していない放電セル内の状態とを近づけることができ、従って壁電荷の状態が均一化される。
さらに、全セル初期化期間Ｐ４１２の電位上昇期間Ｔ４１でも、走査電極と維持電極との電位差が実施形態６よりも大きくなるので、走査電極と維持電極との間で微放電が開始されやすくなり、さらに初期化ミス発生の低減効果が得られる。
【０１００】
なお、図１６の例では、選択的初期化期間Ｐ４１１における走査電極への電位ＶadLの印加、及び維持電極への電位ＶeHの印加、全セル初期化期間Ｐ４１２の電位上昇期間Ｔ４１における維持電極への電位ＶgLの印加、及びアドレス電極への電位ＶdaHの印加を行っているが、これらすべてを印加しなくても、これらの中の１つ以上を印加すれば、初期化ミス低減効果を向上することができる。
【０１０１】
上記のように、ＳＦ１の維持期間Ｐ３３及びＳＦ２での選択的初期化期間Ｐ４１１と全セル初期化期間Ｐ４１２において、各電極に実施形態６と異なる大きさの電圧を印加するには、これらの電圧の出力用電源及び出力回路を各駆動回路に設けることで実現できる。例えば、アドレス電極駆動回路では、電圧Ｖdaの電源の他に電圧ＶdaHの電源を設けるとともに、電圧ＶdaHの電源の出力を制御するスイッチング素子と、電圧ＶdaHの出力を制御するスイッチング素子などを設けることで図１６に示す駆動電圧波形を実現できる。
【産業上の利用可能性】
【０１０２】
本発明によれば、ＰＤＰ装置において、ＣＲＴと比べて劣るといわれている低輝度階調の表現能力を向上させることができるので、ＰＤＰ装置の表示品質向上に役立つ。
【図面の簡単な説明】
【０１０３】
【図１】実施形態に係るＰＤＰの構成を示す展開斜視図である。
【図２】実施形態に係るＰＤＰを駆動する駆動部の構成を示す図である。
【図３】実施形態１に係る各駆動回路がＰＤＰの各電極に印加する駆動電圧波形を示す図である。
【図４】実施形態１に係る走査電極駆動回路を示す図である。
【図５】実施形態１に係る走査電極駆動回路の第１の変形例を示す図である。
【図６】実施形態１に係る走査電極駆動回路の第１の変形例を示す図である。
【図７】実施形態１に係る維持電極駆動回路を示す図である。
【図８】実施形態１に係るアドレス電極駆動回路を示す図である。
【図９】実施形態１に係る各駆動回路のスイッチング素子のオンオフ状態を示す図である。
【図１０】実施形態２に係る各駆動回路がＰＤＰの各電極に印加する駆動電圧波形を示す図である。
【図１１】実施形態３に係る各駆動回路がＰＤＰの各電極に印加する駆動電圧波形を示す図である。
【図１２】実施形態４に係る各駆動回路がＰＤＰの各電極に印加する駆動電圧波形を示す図である。
【図１３】実施形態５に係る各駆動回路がＰＤＰの各電極に印加する駆動電圧波形を示す図である。
【図１４】実施形態５の駆動電圧波形で実験した結果を示すグラフである。
【図１５】実施形態６に係る各駆動回路がＰＤＰの各電極に印加する駆動電圧波形を示す図である。
【図１６】実施形態７に係る各駆動回路がＰＤＰの各電極に印加する駆動電圧波形を示す図である。
【符号の説明】
【０１０４】
１      ＰＤＰ
ＰＡ１      前面パネル
ＰＡ２      背面パネル
１８      保護層
１９ａ    走査電極
１９ｂ    維持電極
１４      アドレス電極
２０      放電空間
２１      走査電極駆動回路
２２      維持電極駆動回路
２３      アドレス電極駆動回路
２４      タイミング発生部 
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2008132854.tif 000019
【図２】
2008132854.tif 000020
【図３】
2008132854.tif 000021
【図４】
2008132854.tif 000022
【図５】
2008132854.tif 000023
【図６】
2008132854.tif 000024
【図７】
2008132854.tif 000025
【図８】
2008132854.tif 000026
【図９】
2008132854.tif 000027
【図１０】
2008132854.tif 000028
【図１１】
2008132854.tif 000029
【図１２】
2008132854.tif 000030
【図１３】
2008132854.tif 000031
【図１４】
2008132854.tif 000032
【図１５】
2008132854.tif 000033
【図１６】
2008132854.tif 000034
【国際調査報告】
2008132854.tif 000035
2008132854.tif 000036
2008132854.tif 000037
2008132854.tif 000038