【手続補正書】
【提出日】平成17年3月9日(2005.3.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１５
【補正方法】変更
【補正の内容】
【請求項１５】
データ書込時において、所定磁界を生成するためのデータ書込電流を流すために設けられる書込データ線をさらに備え、
前記データ書込時において、前記データ書込電流によって生じる磁界の強度は、前記磁気記憶部の磁化方向を書換えるために必要な第１の磁界強度と、マージン分に相当する第２の磁界強度との和で示され、
前記所定強度が前記第２の磁界強度よりも小さくなるように、前記所定距離は設計される、請求項１４に記載の薄膜磁性体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項２３
【補正方法】変更
【補正の内容】
【請求項２３】
各々が磁気的なデータ記憶を実行するための第１の磁性体を含む複数のメモリセルが配置されたメモリアレイと、
前記メモリアレイに対応して配置され、各々が、前記複数のメモリセルの少なくとも１つに含まれる前記第１の磁性体と電気的に接続される複数の第１の配線と、
前記メモリアレイ外の領域に配置され、前記複数の第１の配線と同一配線層に形成される第２の配線、および前記メモリアレイ外の領域において前記第１の磁性体と同一層に形成され、第２の配線と電気的に接続される第２の磁性体を含むインダクタンス素子とを備える、薄膜磁性体記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項４２
【補正方法】変更
【補正の内容】
【請求項４２】
各々が磁気的なデータ記憶を実行する、行列状に配置された複数のメモリセルと、
メモリセル行およびメモリセル列の一方にそれぞれ対応して設けられ、各々が、選択メモリセルに対して磁化容易軸方向に沿った磁界を主に印加するために、選択的にデータ書込電流の供給を受ける複数の第１の書込配線と、
前記メモリセル行およびメモリセル列の他方にそれぞれ対応して設けられ、各々が、選択メモリセルに対して磁化困難軸方向に沿った磁界を主に印加するために、選択的にデータ書込電流の供給を受ける複数の第２の書込配線と、
導電性材料によって形成される複数の配線とを備え、
各前記メモリセルにおいて、対応する第１の書込配線を除く他の第１の書込配線のうちの最も近接する１本から受ける磁界ノイズと、対応する第２の書込配線を除く他の第２の書込配線のうちの最も近接する１本から受ける磁界ノイズとが重畳された場合に、前記磁化容易軸方向に沿った残りマージンと前記磁化困難軸方向に沿った残りマージンとは異なり、
前記複数の配線のうちの各前記メモリセルからの距離が最も短い最近接の配線の配置方向は、前記最近接の配線を流れる電流によって生じる磁界が、各前記メモリセルにおいて、前記磁化容易軸および磁化困難軸のうちの前記残りマージンが大きい一方に沿った成分を主に有するように設計される、薄膜磁性体記憶装置。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項４５
【補正方法】変更
【補正の内容】
【請求項４５】
各々が磁気的なデータ記憶を実行する、行列状に配置された複数のメモリセルと、
メモリセル行およびメモリセル列の一方にそれぞれ対応して設けられ、各々が、選択メモリセルに対して磁化容易軸方向に沿った磁界を主に印加するために、選択的にデータ書込電流の供給を受ける複数の第１の書込配線と、
前記メモリセル行およびメモリセル列の他方にそれぞれ対応して設けられ、各々が、選択メモリセルに対して磁化困難軸方向に沿った磁界を主に印加するために、選択的にデータ書込電流の供給を受ける複数の第２の書込配線と、
前記データ書込電流の経路に含まれる電源配線とを備え、
各前記メモリセルにおいて、対応する第１の書込配線を除く他の第１の書込配線のうちの最も近接する１本から受ける磁界ノイズと、対応する第２の書込配線を除く他の第２の書込配線のうちの最も近接する１本から受ける磁界ノイズとが重畳された場合に、前記磁化容易軸方向に沿った残りマージンと前記磁化困難軸方向に沿った残りマージンとは異なり、
前記電源配線の配置方向は、自身を流れる電流によって生じる磁界が、各前記メモリセルにおいて、前記磁化容易軸および磁化困難軸のうちの前記残りマージンが大きい一方に沿った成分を主に有するように設計される、薄膜磁性体記憶装置。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１１７
【補正方法】変更
【補正の内容】
【０１１７】
さらに、同一の周辺回路に対応する電源ノードおよび接地ノードは、メモリブロック（メモリアレイ）を挟んで互いに反対側の領域に配置される。これにより、周辺回路５に対応して設けられる電源電圧配線ＰＬａおよび接地配線ＧＬａにおいて、電流は互いに同一方向に流される。同様に、周辺回路５♯に対応する電源電圧配線ＰＬｂおよび接地配線ＧＬｂにおいても、電流は互いに同一方向に流される。さらに、電源電圧配線ＰＬａおよびＰＬｂをそれぞれ流れる電流は互いに反対方向に設定され、接地配線ＧＬａおよびＧＬｂをそれぞれ流れる電流も、互いに反対方向に設定される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１２５
【補正方法】変更
【補正の内容】
【０１２５】
図１０（ａ）に示される配置例においては、電源電圧配線ＰＬおよび接地配線ＧＬは、図５に示した配置例と同様に、トンネル磁気抵抗素子ＴＭＲよりも上層側および下層側のいずれか一方側の金属配線層を用いて配置される。図１０（ａ）においては、電源電圧配線ＰＬおよび接地配線ＧＬをトンネル磁気抵抗素子ＴＭＲより上層側に配置する例を示したが、これらの電源配線の両方を、ＴＭＲよりも下層側に配置する構成としてもよい。さらに、これらの電源配線を同一金属配線層に形成することによって、ＭＲＡＭデバイスの形成に必要な金属配線層数を削減することができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１３３
【補正方法】変更
【補正の内容】
【０１３３】
図１２（ａ）に示される配置例においては、電源電圧配線ＰＬ１，ＰＬ２および接地配線ＧＬ１，ＧＬ２は、図１０（ａ）に示した配置例と同様に、トンネル磁気抵抗素子ＴＭＲよりも上層側および下層側のいずれか一方側の金属配線層を用いて配置される。図１２（ａ）の配置例においても、これらの電源配線群をＴＭＲよりも下層側に配置する構成としてもよい。さらに、これらの電源配線を同一金属配線層に形成することによって、ＭＲＡＭデバイスの形成に必要な金属配線層数を削減することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１４７
【補正方法】変更
【補正の内容】
【０１４７】
このような構成とすることにより、トンネル磁気抵抗素子ＴＭＲの配置領域であるメモリアレイにおいて、電源配線からの磁気ノイズの影響を抑制することが可能となる。なお、図１４（ａ）においては、電源配線群がトンネル磁気抵抗素子ＴＭＲより上層側に配置する例を示したが、これらの電源配線群を、ＴＭＲよりも下層側に配置する構成としてもよい。さらに、電源配線群を同一金属配線層に形成すれば、ＭＲＡＭデバイスの形成に必要な金属配線層数を削減することができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１５５
【補正方法】変更
【補正の内容】
【０１５５】
なお、図９に示した電源電圧配線ＰＬａ，ＰＬｂおよび接地配線ＧＬａ，ＧＬｂを流れる電流の向きは、図１３と同様である。したがって、図９に示された実施の形態１の変形例１の第２の配置例に従う電源配線群を、図１４（ａ）〜（ｃ）と同様の構造で、メモリアレイ２の近傍に設けることも可能である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０２０３
【補正方法】変更
【補正の内容】
【０２０３】
また、各メモリセルＭＣにおける固定磁化層の磁化方向１１と、ダミー磁気抵抗素子ＤＴＭＲにおける磁化方向１１ｄ（固定磁化層）および磁化方向１２ｄ（自由磁化層）との各々が揃えられているので、メモリセルＭＣの固定磁化層ＦＬを磁化するための工程において、ダミー磁気抵抗素子ＤＴＭＲを同時に磁化することができる。すなわち、ダミー磁気抵抗素子ＤＴＭＲを磁化する工程を、専用に設ける必要がない。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０２０５
【補正方法】変更
【補正の内容】
【０２０５】
さらに、メモリアレイ２の端部での加工形状の不連続性を避けることができるので、当該端部においてトンネル磁気抵抗素子ＴＭＲの形状が不均一化することを防止できる。同様に、配線群についても加工形状の連続性を確保するために、選択的なデータ書込を実行する必要のないダミー磁気抵抗素子に対しても、ライトワード線ＷＷＬに相当するダミーライトワード線ＤＷＷＬと、ビット線ＢＬに相当するダミービット線ＤＢＬとがそれぞれ配置される。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０２２０
【補正方法】変更
【補正の内容】
【０２２０】
同一のメモリセル列に対応して設けられる複数のビット線に対応して、ビット線ＢＬと平行に配置された１組の電源電圧配線ＰＬおよび接地配線ＧＬが設けられる。電源電圧配線ＰＬおよび接地配線ＧＬは、その長手方向に沿って隣接するビット線ＢＬ１１，ＢＬ２１，ＢＬ３１，…によって共有される。電源電圧配線ＰＬは、その一端側において、電源電圧Ｖｃｃを供給する電源ノード７と電気的に結合され、接地配線ＧＬは、その一端側において、接地電圧ＧＮＤを供給する接地ノード８と電気的に結合される。選択メモリセルへデータ書込磁界を印加するビット線ＢＬは、ビット線ＢＬへデータ書込電流を供給するための電源電圧配線ＰＬおよび接地配線ＧＬよりも、トンネル磁気抵抗素子ＴＭＲに近接して配置されている。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０２３７
【補正方法】変更
【補正の内容】
【０２３７】
再び図３１を参照して、ビット線ＢＬ２１に対応するメモリセルがデータ書込対象に選択され、データ書込電流の方向がビット線ドライバＢＤＶａ′２１からＢＤＶｂ′２１へ向かう方向となる書込データが与えられた場合において、書込電流配線ＷＣＬ，／ＷＣＬおよび選択されたビット線ＢＬ２１を流れる電流の方向は、図２９での電源電圧配線ＰＬ，接地配線ＧＬおよび選択されたビット線ＢＬ２１のそれぞれと同様となる。また、書込データのレベルが反対である場合には、電源スイッチ回路１００，１０５によって、書込電流配線ＷＣＬ，／ＷＣＬと電源電圧Ｖｃｃ，接地電圧ＧＮＤとの間の接続関係が入れ替えられるので、電源電圧配線ＰＬ，接地配線ＧＬおよび選択されたビット線ＢＬ２１のそれぞれに、上記とは逆方向に電流を流すことができる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０２４４
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０２４５
【補正方法】変更
【補正の内容】
【０２４５】
［実施の形態６の変形例３］
実施の形態６の変形例３においては、実施の形態６の変形例１に示した、書込電流配線ＷＣＬおよび／ＷＣＬに対して、実施の形態６の変形例２に示した構成と同様に、その両端にそれぞれ対応して電源スイッチ回路を配置する構成について説明する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０２５４
【補正方法】変更
【補正の内容】
【０２５４】
さらに、図２９、図３３、図３５等に示した構成において、電源ノード７，７ａ，７ｂと電源電圧配線ＰＬとの間に、一定電流を供給するための電流源回路を設け、電源電圧配線ＰＬへの電源電圧Ｖｃｃの供給が、当該電流源回路を介して実行される構成としてもよい。これにより、データ書込電流を所定レベルへ安定的に維持できる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０２６６
【補正方法】変更
【補正の内容】
【０２６６】
なお、図３６および図３７においては、メモリアレイが相補的にデータ書込対象となる２個のバンクに分割される場合を例示したが、本願発明の適用はこのような場合に限定されるものではない。すなわち、メモリアレイが３以上の任意の複数個に分割される構成においても、それぞれのバンクに対応する電源配線を、当該バンクおよび当該バンクと同時にデータ書込対象となる可能性のある他のバンクを除いた残りのバンクに対応する領域を用いて配置する構成とすれば、同様の効果を享受することができる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０２７４
【補正方法】変更
【補正の内容】
【０２７４】
特に、トンネル磁気抵抗素子ＴＭＲの形状は、その磁化特性を安定させるために細長形状に設計されるので、磁化容易軸に沿った磁界を発生するためのビット線ＢＬの配線ピッチと、磁化困難軸に沿った磁界を発生するためのライトワード線ＷＷＬの配線ピッチとの間には差異が生じる。すなわち、図３８で示したような残り磁界マージンΔＭｈ，ΔＭｅの大小は、これらの配線ピッチから推察することができる。具体的には、ビット線ＢＬおよびライトワード線ＷＷＬの配線ピッチが小さい一方から生じる磁界の方向において、残り磁界マージンは小さいものと考えられる。したがって、最近接の配線の配置方向を、ビット線ＢＬおよびライトワード線配線ピッチが大きい方と同一方向に沿って、すなわち平行に設計すればよい。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０２７５
【補正方法】変更
【補正の内容】
【０２７５】
一般的には、トンネル磁気抵抗素子ＴＭＲの長辺方向がその磁化容易軸方向と一致するように設計されるので、この場合には、磁化容易軸に沿った磁界を発生するためのビット線ＢＬの配線ピッチは、磁化困難軸に沿った磁界を発生するためのライトワード線ＷＷＬの配線ピッチよりも大きくなる。したがって、最近接配線は、ビット線ＢＬと平行に配置することが望ましい。あるいは、両者の配線ピッチの関係が逆転する場合には、最近接配線は、ライトワード線ＷＷＬと平行に配置することが望ましい。