【手続補正書】
【提出日】平成17年6月8日(2005.6.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ディジタル信号を処理するためのプロセッサ部と、
上記プロセッサ部のセルフテストのためのデータを保持するメモリ部と、
上記プロセッサ部が出力する当該プロセッサ部用のセルフテスト制御データを入力して当該セルフテスト制御データを上記プロセッサ部に供給するデータ転送回路部と、
上記プロセッサ部から出力される制御信号を入力して所定の時間が経過すると上記プロセッサ部に対して動作制御信号を供給する動作制御回路部と、
外部入力端子と上記データ転送回路部と上記プロセッサ部のデータ入力端子との間に設けられており、上記外部入力端子又は上記データ転送回路部から供給されるデータの何れか一方を選択して上記データ入力端子に出力する第１の切換回路部と、
外部入力端子と上記データ転送回路部と上記動作制御回路部と上記プロセッサ部の動作停止端子との間に設けられており、上記外部入力端子、上記データ転送回路部又は上記動作制御回路部から供給される信号のうちの１つを選択して上記動作停止端子に出力する第２の切換回路部と、
を有し、セルフテスト時において上記プロセッサ部が当該プロセッサ部の動作停止を指示する信号を上記データ転送回路部及び上記第２の切換回路部を介して上記動作停止端子に入力すると、上記動作制御回路部は上記プロセッサ部から出力される上記制御信号に応答して所定時間経過後に上記動作制御信号を上記第２の切換回路部を介して上記動作停止端子に出力して上記プロセッサ部を動作状態に復帰させるディジタルシグナルプロセッサ。
【請求項２】
上記プロセッサ部から出力される上記セルフテスト制御データに基づくセルフテスト結果情報を保持するデータ保持回路部を有する請求項１に記載のディジタルシグナルプロセッサ。
【請求項３】
上記プロセッサ部は、セルフテストにおける動作停止状態の内部状態情報を上記動作制御回路部から出力される上記動作制御信号に応じた動作復帰後に上記データ保持回路部に出力する請求項２に記載のディジタルシグナルプロセッサ。
【請求項４】
上記プロセッサ部は、上記データ保持回路部から出力されるセルフテスト結果情報を入力し、当該セルフテスト結果情報と予め期待されるテスト結果とを比較して当該比較結果を外部に出力する請求項２又３に記載のディジタルシグナルプロセッサ。
【請求項５】
上記プロセッサ部と外部とのインターフェースとなる周辺回路部を有する請求項１、２、３又は４に記載のディジタルシグナルプロセッサ。
【請求項６】
ディジタル信号を処理するプロセッサと、
上記プロセッサをセルフテストするためのデータを保持するメモリと、
上記プロセッサによって出力されるセルフテスト制御データを受信するように接続されたデータ転送回路と、
上記プロセッサから出力されるセルフテスト結果情報を受信するように接続されたデータ保持回路と、
上記プロセッサから制御信号を受信するように接続され、所定の時間が経過した後にリスタート信号を供給するための出力を有する動作制御部と、
第１の外部入力端子と上記データ転送回路とに接続された入力と、上記プロセッサのデータ入力端子に接続された出力とを備え、上記第１の外部入力端子からのデータ又は上記データ転送回路からのセルフテスト制御データの一方を選択するための第１のスイッチング回路と、
第２の外部入力端子、上記データ転送回路及び上記動作制御部からの信号を受信するように接続された入力と、上記プロセッサのホルト端子に接続された出力とを備える第２のスイッチング回路と、
を有し、
上記プロセッサは、セルフテストの間、上記第２のスイッチング回路によって選択された、上記プロセッサによって出力された上記セルフテスト制御データに応答する上記データ転送回路からのホルト信号に応答して停止動作可能であり、また、上記第２のスイッチング回路によって選択された、上記動作制御部からの上記リスタート信号に応答して、上記所定の時間経過後に動作を再開動作可能であり、
また、上記プロセッサは、セルフテストの間に上記データ保持回路に内部状態情報を提供し、上記リスタート信号に応答して動作の再開の後にホルト状態情報を提供する、
ディジタルシグナルプロセッサ。
【請求項７】
上記プロセッサが、上記データ保持回路から出力されるセルフテスト結果情報の入力を受信し、上記セルフテスト結果情報を予期されるセルフテスト結果と比較し、その比較結果を上記プロセッサの外部に対して提供する請求項６記載のディジタルシグナルプロセッサ。
【請求項８】
上記プロセッサと外部回路との間のインターフェースとして作用するインターフェース回路を更に有する請求項６又は７記載のディジタルシグナルプロセッサ。
【請求項９】
上記動作制御部が、上記第２のスイッチング回路に接続された制御命令出力を備え、
上記第２のスイッチング回路が、上記制御命令出力に応答して上記動作制御部からの上記リスタート信号を選択可能である請求項６乃至８の何れかに記載のディジタルシグナルプロセッサ。
【請求項１０】
結果データを生成するためにテストデータの算術処理を実行するステップと、
上記算術処理が正常に実行されたか否かを判断するために上記結果データと予期される結果データとを比較するステップと、
所定の時間が経過後にリスタート信号を生成するタイマをスタートさせるステップと、
プロセッサがホルト状態に入るようにさせるホルト信号をアサートするステップと、
上記所定の時間が経過した後に上記リスタート信号に応答して動作を再開させるステップと、
上記リスタート信号に応答して動作を再開させた後にホルト状態情報を提供するステップと、
を有するプロセッサのセルフテスト方法。
【請求項１１】
上記ホルト状態が正常であったか否かを決定するために上記ホルト状態情報と仕様のセットとを比較するステップを更に有する請求項１０に記載のプロセッサのセルフテスト方法。
【請求項１２】
上記比較ステップに応答して正常状態又は異常状態の外部通知を提供するステップを更に有する請求項１１に記載のプロセッサのセルフテスト方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
さらに、請求項５に記載のディジタルシグナルプロセッサは、請求項１、２、３又は４に記載のディジタルシグナルプロセッサであって、上記プロセッサ部と外部とのインターフェースとなる周辺回路部を有する。
請求項６記載の発明は、ディジタル信号を処理するプロセッサと、上記プロセッサをセルフテストするためのデータを保持するメモリと、上記プロセッサによって出力されるセルフテスト制御データを受信するように接続されたデータ転送回路と、上記プロセッサから出力されるセルフテスト結果情報を受信するように接続されたデータ保持回路と、上記プロセッサから制御信号を受信するように接続され、所定の時間が経過した後にリスタート信号を供給するための出力を有する動作制御部と、第１の外部入力端子と上記データ転送回路とに接続された入力と、上記プロセッサのデータ入力端子に接続された出力とを備え、上記第１の外部入力端子からのデータ又は上記データ転送回路からのセルフテスト制御データの一方を選択するための第１のスイッチング回路と、第２の外部入力端子、上記データ転送回路及び上記動作制御部からの信号を受信するように接続された入力と、上記プロセッサのホルト端子に接続された出力とを備える第２のスイッチング回路と、を有し、上記プロセッサは、セルフテストの間、上記第２のスイッチング回路によって選択された、上記プロセッサによって出力された上記セルフテスト制御データに応答する上記データ転送回路からのホルト信号に応答して停止動作可能であり、また、上記第２のスイッチング回路によって選択された、上記動作制御部からの上記リスタート信号に応答して、上記所定の時間経過後に動作を再開動作可能であり、また、上記プロセッサは、セルフテストの間に上記データ保持回路に内部状態情報を提供し、上記リスタート信号に応答して動作の再開の後にホルト状態情報を提供する、ディジタルシグナルプロセッサである。
請求項７記載の発明は、請求項６記載のディジタルシグナルプロセッサであって、上記プロセッサが、上記データ保持回路から出力されるセルフテスト結果情報の入力を受信し、上記セルフテスト結果情報を予期されるセルフテスト結果と比較し、その比較結果を上記プロセッサの外部に対して提供する。
請求項８記載の発明は、請求項６又は７記載のディジタルシグナルプロセッサであって、上記プロセッサと外部回路との間のインターフェースとして作用するインターフェース回路を更に有する。
請求項９記載の発明は、請求項６乃至８の何れかに記載のディジタルシグナルプロセッサであって、上記動作制御部が、上記第２のスイッチング回路に接続された制御命令出力を備え、上記第２のスイッチング回路が、上記制御命令出力に応答して上記動作制御部からの上記リスタート信号を選択可能である。
請求項１０記載の発明は、結果データを生成するためにテストデータの算術処理を実行するステップと、上記算術処理が正常に実行されたか否かを判断するために上記結果データと予期される結果データとを比較するステップと、所定の時間が経過後にリスタート信号を生成するタイマをスタートさせるステップと、プロセッサがホルト状態に入るようにさせるホルト信号をアサートするステップと、上記所定の時間が経過した後に上記リスタート信号に応答して動作を再開させるステップと、上記リスタート信号に応答して動作を再開させた後にホルト状態情報を提供するステップと、を有するプロセッサのセルフテスト方法である。
請求項１１記載の発明は、請求項１０に記載のプロセッサのセルフテスト方法であって、上記ホルト状態が正常であったか否かを決定するために上記ホルト状態情報と仕様のセットとを比較するステップを更に有する。
請求項１２記載の発明は、請求項１１に記載のプロセッサのセルフテスト方法であって、上記比較ステップに応答して正常状態又は異常状態の外部通知を提供するステップを更に有する。