【手続補正書】
【提出日】平成17年1月25日(2005.1.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路においてトレンチアイソレーション構造を形成する方法であって、
半導体基板（１２）を提供する段階、
前記半導体基板（１２）の上に横たわるバッファ層（１３）を形成する段階、
前記バッファ層（１３）の上に横たわる耐酸化層（１５）を形成する段階、
前記耐酸化層（１５）および前記バッファ層（１３）をパターニングして前記バッファ層（１３）の残りの部分（１４）の上に横たわる前記耐酸化層（１５）の残りの部分（１６）を残し、かつ前記半導体基板（１２）の露出部分（２０）を形成する段階、
前記半導体基板（１２）の露出部分（２０）をエッチングしてトレンチ（２２）を形成する段階であって、該トレンチ（２２）はトレンチ底部（２６）およびトレンチ側壁（２４）を備えている前記段階、
前記トレンチ（２２）内にかつ前記耐酸化層（１５）の前記残りの部分（１６）の上に横たわるようにシリコン層（２８）を形成する段階であって、該シリコン層（２８）は前記トレンチ（２２）を充填するには不十分な厚さを有する前記段階、
前記シリコン層（２８）を酸化して第１の誘電体層（３０）を形成する段階であって、該第１の誘電体層（３０）は前記耐酸化層（１５）の前記残りの部分（１６）の上に横たわりかつ前記トレンチ（２２）内に広がり、前記第１の誘電体層（３０）は前記トレンチ（２２）を充填するには不十分な厚さを有する前記段階、
前記第１の誘電体層（３０）をエッチングしてエッチングされた誘電体層（３２）を形成する段階であって、前記エッチングされた誘電体層は前記耐酸化層の前記残りの部分、前記トレンチ側壁および前記トレンチ底部の全体の上に横たわっている前記段階、
前記エッチングされた誘電体層（３２）の上に横たわる第２の誘電体層（３４）を形成する段階、
前記第２の誘電体層（３４）の一部を除去して前記トレンチ（２２）内にトレンチプラグ（３６）を形成する段階、そして
前記耐酸化層（１５）の前記残りの部分（１６）を除去する段階、
を具備することを特徴とする集積回路においてトレンチアイソレーション構造を形成する方法。
【請求項２】
前記第２の誘電体層（３４）の一部を除去する段階は前記第２の誘電体層（３４）を化学機械的に研磨する段階を具備することを特徴とする請求項１に記載の方法。
【請求項３】
集積回路においてトレンチアイソレーション構造を形成する方法であって、
半導体基板（１２）を提供する段階、
前記半導体基板（１２）の上に横たわるバッファ層（１３）を形成する段階、
前記バッファ層（１３）の上に横たわる耐酸化層（１５）を形成する段階、
前記耐酸化層（１５）および前記バッファ層（１３）をパターニングして前記バッファ層（１３）の残りの部分（１４）の上に横たわる前記耐酸化層（１５）の残りの部分（１６）を残し、かつ前記半導体基板（１２）の第１の露出部分（２０）を形成する段階、
前記半導体基板（１２）の前記第１の露出部分（２０）をエッチングしてトレンチ（２２）を形成する段階であって、該トレンチ（２２）はトレンチ底部（２６）およびトレンチ側壁（２４）を有する前記段階、
前記トレンチ（２２）内にかつ前記耐酸化層（１５）の残りの部分（１６）の上に横たわってシリコン層（２８）を形成する段階であって、該シリコン層（２８）は前記トレンチ（２２）を充填するには不十分な厚さを有する前記段階、
前記シリコン層（２８）を酸化して第１の誘電体層（３０）を形成する段階であって、該第１の誘電体層（３０）は前記耐酸化層（１５）の残りの部分（１６）の上に横たわりかつ前記トレンチ（２２）内に広がり、前記第１の誘電体層（３０）は前記トレンチ（２２）を充填するには不十分な厚さを有する前記段階、
前記第１の誘電体層（３０）をエッチングしてエッチングされた誘電体層（３２）を形成する段階であって、前記エッチングされた誘電体層は前記耐酸化層の前記残りの部分、前記トレンチ側壁および前記トレンチ底部の全体の上に横たわっている前記段階、
前記エッチングされた誘電体層（３２）の上に横たわる第２の誘電体層（３４）を形成する段階、
前記第２の誘電体層（３４）の一部を除去して前記トレンチ（２２）内にトレンチプラグ（３６）を形成する段階、
前記耐酸化層（１５）の前記残りの部分（１６）を除去して前記バッファ層（１３）の前記残りの部分（１４）を露出する段階、
酸化雰囲気中で前記バッファ層（１３）の前記残りの部分（１４）をアニールして前記バッファ層の残りの部分の下に横たわる犠牲的酸化物層（３８）を形成する段階であって前記犠牲的酸化物層は前記耐酸化層の残りの部分が除去された後に形成される前記段階、
前記犠牲的酸化物層（３８）を除去して前記半導体基板（１２）の第２の露出部分（４０）を形成する段階、そして
前記半導体基板（１２）の前記第２の露出部分（４０）の上に横たわるゲート誘電体層（４２）を形成する段階、
を具備することを特徴とする集積回路においてトレンチアイソレーション構造を形成する方法。
【請求項４】
前記第２の誘電体層（３４）の一部を除去する段階は前記第２の誘電体層（３４）を化学機械的に研磨する段階を含むことを特徴とする請求項３に記載の方法。
【請求項５】
集積回路においてトレンチアイソレーション構造を形成する方法であって、
半導体基板（１２）を提供する段階、
前記半導体基板（１２）の上に横たわるバッファ層（１３）を形成する段階、
前記バッファ層（１３）の上に横たわる耐酸化層（１５）を形成する段階、
前記耐酸化層（１５）および前記バッファ層（１３）をパターニングして前記バッファ層（１３）の残りの部分（１４）の上に横たわる前記耐酸化層（１５）の残りの部分（１６）を残し、かつ前記半導体基板（１２）の第１の露出部分（２０）を形成する段階、
前記半導体基板（１２）の前記第１の露出部分（２０）をエッチングしてトレンチ（２２）を形成する段階、
前記トレンチ（２２）内にかつ前記耐酸化層（１５）の残りの部分（１６）の上に横たわるよう誘電体層（３４）を形成する段階、
前記誘電体層（３４）の一部を除去して前記トレンチ（２２）内にトレンチプラグ（３６）を形成する段階、
前記耐酸化層（１５）の残りの部分（１６）を除去して前記バッファ層（１３）の残りの部分（１４）を露出する段階、
酸化雰囲気中で前記バッファ層（１３）の残りの部分（１４）をアニールして犠牲的酸化物層（３８）を形成する段階、
前記犠牲的酸化物層（３８）を除去して前記半導体基板（１２）の第２の露出部分（４０）を形成する段階、そして
前記半導体基板（１２）の前記第２の露出部分（４０）の上に横たわるゲート誘電体層（４２）を形成する段階、
を具備することを特徴とする集積回路においてトレンチアイソレーション構造を形成する方法。
【請求項６】
集積回路においてトレンチアイソレーション構造を形成する方法であって、
半導体基板の第１の部分をエッチングしてトレンチを形成する段階、
前記トレンチの壁部に沿って熱酸化によって第１の誘電体層を形成する段階であって、該第１の誘電体層は前記トレンチを完全には充填しない、段階、
前記第１の誘電体層をその形成後にアニールする段階、
前記トレンチ内に第２の誘電体層を被着する段階であって、該第２の誘電体層は前記第１の誘電体層がアニールされた後に形成される、段階、そして
前記第２の誘電体層の一部を除去して前記トレンチ内にトレンチプラグを形成する段階、
を具備することを特徴とする集積回路においてトレンチアイソレーション構造を形成する方法。