【手続補正書】
【提出日】平成16年3月26日(2004.3.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
情報に対応する情報電圧をそのゲートに保持するMOSトランジスタ、上記情報電圧を与えるための書き込みトランジスタ、上記ゲートの電圧を制御するキャパシタを備えたメモリセルを有する半導体装置。
【請求項２】
上記書き込みトランジスタの第1および第2の端子はそれぞれ上記ゲートと書き込みデータを与えるデータ線に接続され、第3の端子はワード線に接続され、さらに上記キャパシタの一端の電極は上記ゲートに接続され、他端の電極の電圧は上記メモリセルの読み出し時に制御されることを特徴とした請求項１記載の半導体装置。
【請求項３】
上記キャパシタの他端の電極は上記ワード線に接続したことを特徴とした請求項２記載の半導体装置。
【請求項４】
上記MOSトランジスタと書き込みトランジスタの電流経路は互いに垂直であることを特徴とした請求項１乃至３のうちのいずれかに記載の半導体装置。
【請求項５】
上記キャパシタは上記書き込み用トランジスタのゲート絶縁膜と連続した膜で形成されていることを特徴とした請求項１乃至４のうちのいずれかに記載の半導体装置。
【請求項６】
上記書き込み用トランジスタのチャンネル部の最大空乏層幅が、書き込み用トランジスタのゲート間隔より大きいことを特徴とした請求項１乃至５のうちのいずれかに記載の半導体装置。
【請求項７】
上記書き込み用トランジスタのチャンネル長(L)が次の条件を満たすことを特徴とした請求項１乃至６のうちのいずれかに記載の半導体装置。
【数１】
2000269358.tif 000001
（ここにDはゲート間隔、tgはゲート絶縁膜厚さ、eSi,egはシリコンおよびゲート絶縁膜の誘電率である）
【請求項８】
上記メモリセルをマトリックス状に配置したことを特徴とした請求項１乃至７のうちのいずれかに記載の半導体装置。
【請求項９】
読み出しトランジスタが、非選択時にOFF、読み出し時記憶情報がHighのときON、LowのときOFFとなるように閾値および結合容量の値を設定したことを特徴とした請求項１乃至８のうちのいずれかに記載の半導体装置。
【請求項１０】
上記書き込み用トランジスタのチャンネル部にトンネル膜が配置されていることを特徴とした請求項１乃至９のうちのいずれかに記載の半導体装置。
【請求項１１】
上記トンネル膜は上記書き込み用トランジスタのソース・ドレインとチャンネルとの境界に配置されていることを特徴とした請求項１０記載の半導体装置。
【請求項１２】
上記トンネル膜はチャンネルの中央周辺に配置されていることを特徴とした請求項１０記載の半導体装置。
【請求項１３】
上記トンネル膜はチャンネル内部に2層以上配置されていることを特徴とした請求項１０に記載の半導体装置。
【請求項１４】
請求項目１乃至１３のうちいずれかに記載の半導体装置を形成する製造装置であって、半導体膜とトンネル膜を外気に出さずに連続的に安定に形成する製造装置。
【請求項１５】
基板上に形成され、与える電界を制御することにより電荷の通過を制御可能な半導体装置であって、
上記電荷の経路となる第１のノードおよび第２のノードと、
上記第１および第２のノードの間にあり、上記電荷の経路となるチャンネル領域と、
上記チャンネル領域に上記電界を与えるために配置されたゲート電極と、
上記第１のノードと上記チャンネル領域の間にある第１のトンネル障壁と、
上記第２のノードと上記チャンネル領域の間にある第２のトンネル障壁とを有し、
上記第１のノード、チャンネル領域、第２のノードは珪素を主成分として形成されており、第１のノードおよび第２のノードの不純物濃度はチャンネル領域の不純物濃度よりも高く、
上記トンネル障壁の少なくとも一部は窒化膜または酸化膜で形成されており、
上記第１のノード、チャンネル領域、第２のノードは、上記基板の主面に垂直な方向に積層配置されていることを特徴とする半導体装置。
【請求項１６】
上記第１のノードおよび第２のノードの不純物濃度は1020cm-3以上であることを特徴とする請求項１５記載の半導体装置。
【請求項１７】
上記チャンネル領域の不純物濃度は1017cm-3以下であることを特徴とする請求項１５記載の半導体装置。
【請求項１８】
上記トンネル障壁の少なくとも一部は、直接窒化膜で形成されていることを特徴とする請求項１５記載の半導体装置。
【請求項１９】
上記第１のノード、チャンネル領域、第２のノードは、上記基板の主面に垂直な方向に積層配置されて柱状構造を構成しており、
上記ゲート電極は上記柱状構造の側面に沿って形成されており、上記基板の主面に垂直な方向の断面形状において、第１のゲート電極領域と第２のゲート電極領域が上記柱状構造を挟むように形成され、
上記チャンネル領域における、上記第１のゲート電極領域と上記第２のゲート電極領域の間隔の最大値DLが最大空乏層幅Xdよりも小さいことを特徴とする請求項１５記載の半導体装置。
ただし、Ｘｄ＝５√（２ｋＴε／（ｅ・ｅＮｃ））
k：ボルツマン定数、T：半導体装置の動作環境における絶対温度、ε：珪素の誘電率、e：電子電荷の絶対値、Nc：チャンネル領域の不純物濃度
【請求項２０】
上記チャンネル領域の長さLとゲート間隔の最大値DLの関係が、L＞DLであることを特徴とする請求項１９記載の半導体装置。
【請求項２１】
上記チャンネル領域がｐ型シリコンであることを特徴とする請求項１５記載の半導体装置。
【請求項２２】
上記ゲート電極が、上記チャネル領域より高濃度のｐ型シリコンであることを特徴とする請求項２１記載の半導体装置。
【請求項２３】
上記第１のノード、チャンネル領域、第２のノードの不純物濃度は、上記第１および第２のトンネル障壁を境界にして、非連続的に変化していることを特徴とする請求項１５記載の半導体装置。
【請求項２４】
上記第１および第２のトンネル障壁の間に、第３のトンネル障壁を有することを特徴とする請求項１５記載の半導体装置。
【請求項２５】
ソース領域およびドレイン領域と、
上記ソース領域とドレイン領域の間にあるチャンネル領域と、
上記チャンネル領域に電界を与えるために配置されたゲート電極と、
上記ソース領域と上記チャンネル領域の間にある第１の窒化膜と、
上記ドレイン領域上記チャンネル領域の間にある第２の窒化膜とを有し、
上記ソース領域、チャンネル領域、ドレイン領域は半導体を主成分として形成されており、ソース領域およびドレイン領域の不純物濃度はチャンネル領域の不純物濃度よりも高く、
かつ、上記ソース領域、チャンネル領域、ドレイン領域の不純物濃度は上記第１の窒化膜および第２の窒化膜を境界として、不連続なプロフィールを示すことを特徴とするトランジスタ。
【請求項２６】
上記第１の窒化膜および第２の窒化膜は、トンネル障壁として作用することを特徴とする請求項２５記載のトランジスタ。
【請求項２７】
基板上に順次積層して形成された第１の電極、チャンネル領域、第２の電極と、 上記チャンネル領域に絶縁膜を介して配置されたゲート電極と、
上記第１の電極と上記チャンネル領域の間にある第１のトンネル障壁となる第１の中間膜と、
上記第２の電極と上記チャンネル領域の間にある第２のトンネル障壁となる第２の中間膜とを有し、
上記チャンネル領域の長さLとチャンネル領域の幅の最大値Ｗの関係が、L＞Ｗであることを特徴とするトランジスタ。
【請求項２８】
上記チャンネル領域の長さLは、上記第１と第２の中間膜の間隔であり、
上記第１の電極、チャンネル領域、第２の電極の積層方向に垂直な断面において、上記ゲート電極が上記チャンネル領域の両側に分かれて配置され、上記チャンネル領域の幅の最大値Ｗは、上記分かれて配置されたゲート電極の間隔の最大値であることを特徴とする請求項２７記載のトランジスタ。