【手続補正書】
【提出日】平成16年9月30日(2004.9.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】      明細書
【発明の名称】  トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
【特許請求の範囲】
【請求項１】  １つ以上の整流器領域内に設けられた複数のトレンチショットキーバリア整流器と、１つ以上のトランジスタ領域内に設けられた複数のトレンチ二重拡散金属酸化膜半導体トランジスタとを有する集積回路を製造する集積回路製造方法において、
第１の伝導性タイプを有する基板を準備する工程と、
上記基板上に、上記第１の伝導性タイプを有し、該基板より不純物濃度が低いエピタキシャル層を形成する工程と、
上記エピタキシャル層内の上記トランジスタ領域に第２の伝導性タイプを有する１つ以上のボディ領域を形成する工程と、
上記エピタキシャル層内の上記トランジスタ領域と上記整流器領域の両方に複数のトレンチを形成する工程と、
上記トレンチの内壁に第１の絶縁層を形成する工程と、
上記トレンチ内の上記第１の絶縁層上にポリシリコン導電材料を埋め込む工程と、
上記トレンチに隣接するボディ領域の一部に上記第１の伝導性タイプを有する複数のソース領域を形成する工程と、
上記トランジスタ領域内の上記ポリシリコン導電材料上に、該ポリシリコン導電材料に接触して第２の絶縁層を形成する工程と、
上記トランジスタ領域及び上記整流器領域上に、上記第２の絶縁層に接触して第１の導電層を形成する工程とを有する集積回路製造方法。
【請求項２】  上記ボディ領域を形成する工程は、上記エピタキシャル層上にパターンを有するマスク層を形成する工程と、該エピタキシャル層に不純物を注入し、拡散させる工程とを有することを特徴とする請求項１記載の集積回路製造方法。
【請求項３】  上記トレンチを形成する工程は、上記エピタキシャル層上にパターンを有するマスク層を形成する工程と、該マスク層を介して該トレンチをエッチングする工程とを有することを特徴とする請求項１記載の集積回路製造方法。
【請求項４】  上記ソース領域を形成する工程は、パターンを有するマスク層を形成する工程と、上記ボディ領域に不純物を注入し、拡散させる工程とを有することを特徴とする請求項１記載の集積回路製造方法。
【請求項５】  上記トランジスタ領域のポリシリコン導電材料上に第２の絶縁層を形成する工程は、少なくとも該トランジスタ領域上にＢＰＳＧ層を堆積させる工程と、該ＢＰＳＧ層上にパターンを有するマスク層を形成する工程と、該パターンを有するマスク層によって覆われていないＢＰＳＧ層の領域をエッチングする工程とを有することを特徴とする請求項１記載の集積回路製造方法。
【請求項６】  上記基板の上記ボディ領域に対する反対側の面に第２の導電層を形成する工程を有する請求項１記載の集積回路製造方法。
【請求項７】  １つ以上の整流器領域内に設けられた複数のトレンチショットキーバリア整流器と、１つ以上のトランジスタ領域内に設けられた複数のトレンチ二重拡散金属酸化膜半導体トランジスタとを有する集積回路において、
第１の伝導性タイプを有する基板と、
上記基板上に形成され、上記第１の伝導性タイプを有し、該基板より不純物濃度が低いエピタキシャル層と、
上記エピタキシャル層内の上記トランジスタ領域に形成され、第２の伝導性タイプを有する１つ以上のボディ領域と、
上記エピタキシャル層内の上記トランジスタ領域と上記整流器領域の両方に形成された複数のトレンチと、
上記トレンチの内壁に形成された第１の絶縁層と、
上記トレンチ内の上記第１の絶縁層上に埋め込まれたポリシリコン導電材料と、
上記トレンチに隣接するボディ領域の一部に形成された、上記第１の伝導性タイプを有する複数のソース領域と、
上記トランジスタ領域内の上記ポリシリコン導電材料上に、該ポリシリコン導電材料に接触して形成された第２の絶縁層と、
上記トランジスタ領域及び上記整流器領域上に、上記第２の絶縁層に接触して形成された第１の導電層とを備える集積回路。
【請求項８】  上記基板は、ｎ型不純物がドープされた基板であることを特徴とする請求項７記載の集積回路。
【請求項９】  上記第１の絶縁層は、酸化シリコン層であることを特徴とする請求項７記載の集積回路。
【請求項１０】  上記第２の絶縁層は、ＢＰＳＧ層であることを特徴とする請求項７記載の集積回路。
【請求項１１】  上記基板の上記ボディ領域に対する反対側の面に形成された第２の導電層を備える請求項７記載の集積回路。
【請求項１２】  上記第２の導電層は、上記トレンチショットキーバリア整流器及び上記トレンチ二重拡散金属酸化膜半導体トランジスタ上に亘って、連続的に形成されていることを特徴とする請求項７記載の集積回路。
【請求項１３】  上記トレンチショットキーバリア整流器及び上記トレンチ二重拡散金属酸化膜半導体トランジスタは、共通の酸化層と、該酸化層上に配設された共通のポリシリコン層から形成されることを特徴とする請求項１２記載の集積回路。
【請求項１４】  上記トレンチショットキーバリア整流器及び上記トレンチ二重拡散金属酸化膜半導体トランジスタは、共通の基板と、該基板上に形成された共通のエピタキシャル層と、該エピタキシャル層上に形成された共通の酸化層と、該酸化層上に形成された共通のポリシリコン層とから形成されることを特徴とする請求項１２記載の集積回路。
【請求項１５】  上記トレンチショットキーバリア整流器のアノードと、上記トレンチ二重拡散金属酸化膜半導体トランジスタのソースは、共通の電極を共有し、上記トレンチショットキーバリア整流器のカソードと、上記トレンチ二重拡散金属酸化膜半導体トランジスタのドレインは、共通の電極を共有することを特徴とする請求項１４記載の集積回路。
【請求項１６】  複数のトレンチショットキーバリア整流器と、
複数のトレンチ二重拡散金属酸化膜半導体トランジスタと、
上記トレンチショットキーバリア整流器及び上記トレンチ二重拡散金属酸化膜半導体トランジスタ上に亘って形成された導電層と、
上記トレンチ二重拡散金属酸化膜半導体トランジスタが形成された領域内のポリシリコン導電材料上に、上記導電層に接触して形成された絶縁層とを備え、  上記トレンチショットキーバリア整流器と上記トレンチ二重拡散金属酸化膜半導体トランジスタは、共通の基板上に形成され、該トレンチショットキーバリア整流器及び該トレンチ二重拡散金属酸化膜半導体トランジスタのトレンチには、上記ポリシリコン導電材料が埋め込まれていることを特徴とする集積回路。
【請求項１７】  上記導電層は、上記ショットキーバリア整流器及び上記トレンチ二重拡散金属酸化膜半導体トランジスタ上に亘って、連続的に形成されていることを特徴とする請求項１６記載の集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ショットキーバリア整流器（Schottky barrier rectifier）に並列に接続されたパワー金属酸化膜半導体電界効果トランジスタを備える集積回路に関する。詳しくは、本発明は、トレンチ二重拡散金属酸化膜半導体トランジスタ及びトレンチショットキー整流器を単一の基板上に集積する技術に関する。
【０００２】
【従来の技術】
ショットキーバリア整流器（ショットキーバリアダイオードとも呼ばれる。）は、ＤＣ−ＤＣ電力変換器における同期整流器として使用されている。米国特許第５３６５１０２号明細書「ＭＯＳトレンチを有するショットキーバリア整流器（Schottky Barrier Rectifier with MOS Trench）」には、改良されたショットキーバリア整流器が開示されている。この素子の断面を図１に示す。図１に示すように、整流器１０は、第１の伝導性タイプ、通常ｎ型伝導性を有し、第１の面１２ａと、この面と反対の第２の面１２ｂとを有する半導体基板１２を備える。半導体基板１２は、第１の面１２ａに隣接する比較的高濃度に不純物がドープされたカソード領域１２ｃ（ｎ＋として示す）を備える。第１の伝導性タイプを有するドリフト領域１２ｄ（ｎとして示す）は、カソード領域１２ｃから第２の面１２ｂに延びている。このように、カソード領域１２ｃの不純物濃度は、ドリフト領域１２ｄの不純物濃度より高い。ドリフト領域１２ｄには、側面１４ａと側面１４ｂによって画定される断面幅Ｗｍを有するメサ１４が形成されている。メサ１４は、ストライプ状、長方体状、円筒状及びこれらに類似する形状を有していてもよい。絶縁領域１６ａ、１６ｂ（ＳｉＯ２等を材料とする）は、メサ１４の側面にも設けられている。この整流器１０は、更に、絶縁領域１６ａ、１６ｂ上に設けられたアノード電極１８を備える。アノード電極１８は、メサ１４とともにショットキー整流コンタクト（Schottky rectifying contact）を形成する。アノード電極／メサ界面において形成されるショットキー障壁の高さは、使用されている電極金属及び半導体の種類（例えば、Ｓｉ、Ｇｅ、ＧａＡｓ、ＳｉＣ）のみではなく、メサ１４の不純物濃度にも依存する。第１の面１２ａ側には、カソード領域１２ｃに隣接して、カソード電極２０が設けられている。カソード電極２０は、カソード領域１２ｃにオーミックコンタクトしている。このようなトレンチＭＯＳショットキーバリア整流器は、高い逆バイアス阻止電圧を示す。多くの場合、２つ以上のトレンチＭＯＳショットキーバリア整流器が共通のアノード及びカソードコンタクトを共有して、並列に配設される。これにより、個々のトレンチＭＯＳショットキーバリア整流器は、単一の整流器として動作する。
【０００３】
しかしながら、米国特許第５３６５１０２号明細書に開示されているショットキーバリア整流器は、オン抵抗（順方向バイアス時の電圧降下）が比較的高いという問題がある。更に、多くのショットキーバリア整流器は、逆バイアス時の漏れ電流が比較的大きいという問題もある。このため、電力変換の用途（power conversion applications）では、上述の問題を解決するために、ショットキーバリア整流器は、パワー金属酸化膜半導体電界効果トランジスタ（Metal Oxide Semiconductor Field Effect Transistor：以下、ＭＯＳＦＥＴという。）に置き換えられることも多い。
【０００４】
二重拡散ＭＯＳＦＥＴ（Double diffused MOSFET：以下、ＤＭＯＳＦＥＴ又はＤＭＯＳトランジスタという。）は、拡散プロセスを用いてトランジスタ領域を形成するＭＯＳＦＥＴの一種である。一般的なディスクリートＤＭＯＳ回路は、並列に接続された、２つ以上の独立したＤＭＯＳトランジスタを備える。個々のＤＭＯＳトランジスタは、共通のドレインコンタクト（基板）を共有し、各ＤＭＯＳトランジスタのソースは、金属層により互いに短絡され、ゲートは、ポリシリコンにより互いに短絡されている。これにより、複数の小さなトランジスタのマトリクスから構成されたディスクリートＤＭＯＳ回路であっても、単一の大きなトランジスタとして動作する。
【０００５】
代表的なＤＭＯＳトランジスタとしては、所謂トレンチＤＭＯＳトランジスタがあり、トレンチＤＭＯＳトランジスタでは、チャネルが垂直に形成され、ゲートは、ソースとドレイン間に延びるトレンチ内に形成されている。トレンチは、内壁が薄膜酸化層で覆われ、ポリシリコンで埋められており、これにより電流が妨害されず、固有のオン抵抗値（順方向バイアス時の電圧降下）をより小さくすることができる。ＤＭＯＳトランジスタの具体例は、米国特許第５０７２２６６号、第５５４１４２５号、第５８６６９３１号にも開示されている。
【０００６】
図２Ａ〜図２Ｃは、従来のトレンチＤＭＯＳ構造体１２０を示しており、このトレンチＤＭＯＳ構造体１２０においては、個々のトランジスタセル１２１は、水平方向の断面において長方形の形状を有している。なお、トランジスタセル１２１が基本的なトランジスタ動作を行うためには、トランジスタセル１２１は、必ずしも長方形の形状を有している必要はなく、いかなる多角形の形状を有していてもよい。なお、レイアウトの観点からは、正方形状の形状及び正六角形の形状が最も好ましい。トレンチＤＭＯＳ構造体１２０は、ｎ＋基板１００と、ｎ＋基板１００上に成長された、不純物が低濃度にドープされたｎエピタキシャル層１０４とを備える。ｎエピタキシャル層１０４内には、逆の伝導性を有するボディ領域１１６が形成されている。ボディ領域１１６の殆どの部分の上に形成されているｎエピタキシャル層１４０は、ソースとして機能する。エピタキシャル層１０４内に形成された長方形状のトレンチ１２４は、このトレンチＤＭＯＳ構造体１２０の上面において開口しており、トランジスタセルの外周を画定している。トレンチ１２４の内壁には、ゲート酸化層１３０が形成されている。トレンチ１２４には、ポリシリコン、すなわち多結晶シリコンが埋め込まれている。半導体基板１００の背面には、ドレイン電極が接続されており、ソース領域１４０とボディ領域１１６には、ソース電極１１８が接続されており、トレンチ１２４に埋め込まれたポリシリコンには、ゲート電極が接続されている。図２Ａに示すように、トレンチ１２４に埋め込まれているポリシリコンは、トレンチＤＭＯＳ構造体１２０の表面上において、連続的に接続されている。更に、トレンチＤＭＯＳ構造体１２０の表面上に延びるポリシリコンコンタクト１２９は、配線（interconnect）として機能する。なお、トランジスタセルは、図に示すような閉じたセル形状に代えて、開いたセル形状又はストライプの形状を有していてもよい。
【０００７】
このように、図２Ａ〜図２Ｃに示すＤＭＯＳトランジスタにおいては、ゲートは、垂直方向に延びるトレンチ内に形成されている。このような構造は、トレンチ垂直ＤＭＯＳＦＥＴ（trench vertical DMOSFET）と呼ばれることも多い。このように、このトランジスタが「垂直」と呼ばれる理由は、ドレインコンタクトが基板の背面又は下面に形成され、ソースからドレインへのチャネル電流が略々垂直に流れるからである。これにより、屈折又は屈曲した電流パス又は寄生電界効果の構造に起因して抵抗がより高くなるのを最小化する。更に、この素子の名称に「二重拡散（接頭辞「Ｄ」により表されている）」が含まれている理由は、ソース領域とは逆の伝導性タイプを有する、ボディ領域が先に拡散形成された後そのボディ領域の一部の表面のエピタキシャル材料にソース領域が拡散形成されるためである。この構造では、トレンチの側壁領域をゲートによる電流制御に用いるとともに、電流が略垂直に流れる。上述したように、このトレンチＤＭＯＳトランジスタは、特に、パワースイッチングトランジスタとしての用途に適しており、パワースイッチングトランジスタでは、所定のシリコン領域を横切って流れる電流が最大化される。
【０００８】
しかしながら、トレンチＤＭＯＳトランジスタを含むパワーＭＯＳＦＥＴは、ビルトインボディダイオード（built-in body diode）の復旧時間（recovery time）が長いため、スイッチング速度が遅く、したがって、高周波用途には理想的ではない。
【０００９】
このような問題は、図３Ａ〜図３Ｆに示すように、パワーＭＯＳＦＥＴにショットキーバリア整流器を並列に接続することにより解決される。
【００１０】
図３Ａは、従来のＤＭＯＳトランジスタの断面の一部を示している。このようなトランジスタは、図３Ａに示すように、ビルトインボディダイオードＤｂを有しているかのように動作する。図３Ａに示すトランジスタを回路に組み込んだ場合、このトランジスタは、図３Ｂにおける破線で囲まれた部分のように表すことができる。図３Ｂにおいては、ビルトインボディダイオードは、Ｄ２として表され、トランジスタはスイッチＳ２として表されている。図３に示す回路は、更に、スイッチＳ１と、ダイオードＤ１と、コイルＬ１と、コンデンサＣ１と、負荷Ｒ１とを備える。この回路には、電圧Ｖｉｎが印加される。
【００１１】
図３Ｃは、２つの制御信号を示している。第１のゲート駆動信号ＧＤＳ１及び第２のゲート駆動信号ＧＤＳ２は、時刻Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５において、それぞれスイッチＳ１及びスイッチＳ２を駆動する。図３Ｂに示すように、時刻Ｔ１において、ゲート駆動信号ＧＤＳ１は、スイッチＳ１をオン状態にし、ゲート駆動信号ＧＤＳ２は、スイッチＳ２をオフ状態にする。この結果、図３Ｂの矢印に示すように、電流は、Ｖｉｎから上側のスイッチＳ１と、コイルＬ１及び負荷Ｒ１とを介して、グラウンドに流れる。
【００１２】
また、図３Ｄに示すように、時刻Ｔ２においては、ゲート駆動信号ＧＤＳ１は、スイッチＳ１をオフ状態にし、ゲート駆動信号ＧＤＳ２は、スイッチＳ２をオフ状態にする。これにより、（図３Ｄの矢印で示すように）電流は、コイルＬ１、負荷Ｒ１、ビルトインボディダイオードＤ２を介して流れる。
【００１３】
次に、図３Ｅに示すように、時刻Ｔ３においては、ゲート駆動信号ＧＤＳ１は、スイッチＳ１をオフ状態にし、ゲート駆動信号ＧＤＳ２は、スイッチＳ２をオン状態にする。これにより、（図３Ｅの矢印で示すように）電流は、コイルＬ１、負荷Ｒ１、スイッチＳ２を介して流れる。
【００１４】
時刻Ｔ４においては、ゲート駆動信号ＧＤＳ１は、スイッチＳ１をオフ状態にし、ゲート駆動信号ＧＤＳ２は、スイッチＳ２をオフ状態にし、これにより電流は図３Ｄに示すように流れる。すなわち、電流は、コイルＬ１、負荷Ｒ１、ビルトインボディダイオードＤ２を介して流れる。
【００１５】
続いて、時刻Ｔ５（及び時刻Ｔ６まで）においては、ゲート駆動信号ＧＤＳ１は、スイッチＳ１をオン状態にし、ゲート駆動信号ＧＤＳ２は、スイッチＳ２をオフ状態にする。このとき、電流は、図３Ｂの矢印で示すように流れる。すなわち、電流は、Ｖｉｎから上側のスイッチＳ１と、コイルＬ１及び負荷Ｒ１とを介して、グラウンドに流れる。
【００１６】
ここで、仮にスイッチＳ１及びスイッチＳ２の両方が同時にオン状態にされたとすると、非常に大きな電流がＶｉｎからスイッチＳ１、Ｓ２を介して、グラウンドに流れることとなる。これを避けるために、例えば、スイッチＳ１をオフにしてから短時間（例えば、時刻Ｔ２と時刻Ｔ３の間）経過後にスイッチＳ２をオンにする。なお、この時間においては、上述のように、電流は、ビルトインボディダイオードＤ２を流れる。通常のトレンチＤＭＯＳトランジスタの場合、この電流により、ビルトインボディダイオードＤ２の端子間に約０．６５Ｖの電圧降下が生じる。ここで、図３Ｆに示すように、ショットキーダイオードＤ３を設けることにより、この電圧降下を約０．３Ｖに抑え、浪費される電力を削減することができる。
【００１７】
更に、時刻Ｔ４〜時刻Ｔ５においても、電流は、ビルトインボディダイオードＤ２を流れる。なお、時刻Ｔ５において、上側のスイッチＳ１がオンにされると、ボディダイオードＤ２の逆復旧時間（reverse recovery time）が長いために、電流は、しばらく間、ボディダイオードＤ２を介してグラウンドに流れる。一方、ショットキーダイオードの逆復旧時間は、比較的短い。したがって、図３Ｆに示し、上述したように、ショットキーダイオードＤ３を設けると、このショットキーダイオードＤ３の逆復旧時間が短いために、グラウンドに流れる電流量が減る。
【００１８】
したがって、このような構成により、例えば携帯型装置等、特に電力消費量を低く抑える必要がある高周波装置におけるシステム効率が高められる。このような素子の具体例は、例えば米国特許第５９１５１７９号明細書「半導体素子及びその製造方法（Semiconductor Device and Method of Manufacturing the Same）」及び米国特許第４８１１０６５号明細書「高速ボディダイオードを備えるパワーＤＭＯＳトランジスタ（Power DMOS Transistor with High Speed Body Diode）」等に開示されている。米国特許第４８１１０６５号明細書に開示されている手法では、半導体構造内において、垂直ＤＭＯＳトランジスタにショットキーバリア整流器が組み合わされ、Ｎチャネル垂直ＤＭＯＳトランジスタに並列なショットキーバリア整流器に等しい素子が構成される。
【００１９】
【発明が解決しようとする課題】
ここで、米国特許第５３６５１０２号明細書に開示されているＭＯＳトレンチショットキーバリア整流器をトレンチＤＭＯＳトランジスタに集積化する場合、ショットキーバリア整流器のＭＯＳトレンチが金属で埋められているため、トレンチ領域における金属カバレッジ問題（metal coverage problem）が生じる。現在このような問題は、マルチプルチップモジュール（multiple chips module：ＭＣＭ）を用いてトレンチＤＭＯＳトランジスタとＭＯＳトレンチショットキーバリア整流器とを１つのパッケージに統合することにより解決されているが、この手法では、素子の製造コストが高くなる。
【００２０】
【課題を解決するための手段】
そこで、金属酸化膜半導体トレンチショットキーバリア整流器と、トレンチ二重拡散金属酸化膜半導体トランジスタとを単一の基板に集積するとともに、トレンチ領域における金属カバレッジ問題を生じない集積回路の実現が望まれている。本発明は、ショットキーバリア整流器において、従来のような金属酸化膜半導体（metal oxide semiconductor：ＭＯＳ）トレンチではなく、ポリシリコン酸化半導体トレンチを設け、このショットキーバリア整流器をトレンチ二重拡散金属酸化膜半導体トランジスタとともに、単一の基板に集積させることにより、上述の課題を解決する。
【００２１】
詳しくは、本発明は、１つ以上の整流器領域内に設けられた複数のトレンチショットキーバリア整流器と、１つ以上のトランジスタ領域内に設けられた複数のトレンチ二重拡散金属酸化膜半導体トランジスタとを有する集積回路を提供する。この集積回路は、（ａ）第１の伝導性タイプを有する基板と、（ｂ）基板上に形成され、第１の伝導性タイプを有し、基板より不純物濃度が低いエピタキシャル層と、（ｃ）エピタキシャル層内のトランジスタ領域に形成され、第２の伝導性タイプを有する１つ以上のボディ領域と、（ｄ）エピタキシャル層内のトランジスタ領域と整流器領域の両方に形成された複数のトレンチと、（ｅ）トレンチの内壁に形成された第１の絶縁層と、（ｆ）トレンチ内の第１の絶縁層上に埋め込まれたポリシリコン導電材料と、（ｇ）トレンチに隣接するボディ領域の一部に形成された、第１の伝導性タイプを有する複数のソース領域と、（ｈ）トランジスタ領域内のポリシリコン導電材料上に、ポリシリコン導電材料に接触して形成された第２の絶縁層と、（ｉ）トランジスタ領域及び整流器領域上に、第２の絶縁層に接触して形成された導電層とを備える。
【００２２】
更に、この集積回路は、好ましくは、基板のボディ領域に対する反対側の面に形成された導電層を備える。
【００２３】
更に好ましくは、基板は、ｎ型不純物がドープされた基板とし、第１の絶縁層は、酸化シリコン層とし、第２の絶縁層は、ＢＰＳＧ（borophosphosilicate glass）層としてもよい。
【００２４】
また、この集積回路は、（ａ）複数のトレンチショットキーバリア整流器と、（ｂ）複数のトレンチ二重拡散金属酸化膜半導体トランジスタとを備える。この集積回路においては、導電層は、トレンチショットキーバリア整流器及びトレンチ二重拡散金属酸化膜半導体トランジスタ上に亘って、連続的に形成されている。
【００２５】
好ましくは、ショットキーバリア整流器及びトレンチ二重拡散金属酸化膜半導体トランジスタは、共通の酸化層と、酸化層上に配設された共通のポリシリコン層から形成される。更に好ましくは、ショットキーバリア整流器及びトレンチ二重拡散金属酸化膜半導体トランジスタは、共通の基板と、基板上に形成された共通のエピタキシャル層と、エピタキシャル層上に形成された共通の酸化層と、酸化層上に形成された共通のポリシリコン層とから形成される。
【００２６】
更に、トレンチショットキーバリア整流器のアノードと、トレンチ二重拡散金属酸化膜半導体トランジスタのソースは、共通の電極を共有し、トレンチショットキーバリア整流器のカソードと、トレンチ二重拡散金属酸化膜半導体トランジスタのドレインは、共通の電極を共有してもよい。
【００２７】
本発明は、１つ以上の整流器領域内に設けられた複数のトレンチショットキーバリア整流器と、１つ以上のトランジスタ領域内に設けられた複数のトレンチ二重拡散金属酸化膜半導体トランジスタとを有する集積回路を製造する集積回路製造方法を提供する。この集積回路製造方法は、（ａ）第１の伝導性タイプを有する基板を準備する工程と、（ｂ）基板上に、第１の伝導性タイプを有し、基板より不純物濃度が低いエピタキシャル層を形成する工程と、（ｃ）エピタキシャル層内のトランジスタ領域に第２の伝導性タイプを有する１つ以上のボディ領域を形成する工程と、（ｄ）エピタキシャル層内のトランジスタ領域と整流器領域の両方に複数のトレンチを形成する工程と、（ｅ）トレンチの内壁に第１の絶縁層を形成する工程と、（ｆ）トレンチ内の第１の絶縁層上にポリシリコン導電材料を埋め込む工程と、（ｇ）トレンチに隣接するボディ領域の一部に第１の伝導性タイプを有する複数のソース領域を形成する工程と、（ｈ）トランジスタ領域内のポリシリコン導電材料上に、ポリシリコン導電材料に接触して第２の絶縁層を形成する工程と、（ｉ）トランジスタ領域及び整流器領域上に、第２の絶縁層に接触して導電層を形成する工程とを有する。
【００２８】
更に、本発明に係る集積回路製造方法は、基板のボディ領域に対する反対側の面に導電層を形成する工程を有していてもよい。
【００２９】
更に、この集積回路製造方法では、（ａ）ボディ領域を形成する工程は、エピタキシャル層上にパターンを有するマスク層を形成する工程と、エピタキシャル層に不純物を注入し、拡散させる工程とを有し、（ｂ）トレンチを形成する工程は、エピタキシャル層上にパターンを有するマスク層を形成する工程と、マスク層を介してトレンチをエッチングする工程とを有し、（ｃ）ソース領域を形成する工程は、パターンを有するマスク層を形成する工程と、ボディ領域に不純物を注入し、拡散させる工程とを有し、（ｄ）トランジスタ領域のポリシリコン材料上に第２の絶縁層を形成する工程は、少なくともトランジスタ領域上にＢＰＳＧ層を堆積させる工程と、ＢＰＳＧ層上にパターンを有するマスク層を形成する工程と、パターンを有するマスク層によって覆われていないＢＰＳＧ層の領域をエッチングする工程とを有する。
本発明に係る集積回路は、複数のトレンチショットキーバリア整流器と、複数のトレンチ二重拡散金属酸化膜半導体トランジスタと、トレンチショットキーバリア整流器及びトレンチ二重拡散金属酸化膜半導体トランジスタ上に亘って形成された導電層と、トレンチ二重拡散金属酸化膜半導体トランジスタが形成された領域内のポリシリコン導電材料上に、導電層に接触して形成された絶縁層とを備え、トレンチショットキーバリア整流器とトレンチ二重拡散金属酸化膜半導体トランジスタは、共通の基板上に形成され、トレンチショットキーバリア整流器及びトレンチ二重拡散金属酸化膜半導体トランジスタのトレンチには、ポリシリコン導電材料が埋め込まれている。
更に、導電層は、ショットキーバリア整流器及びトレンチ二重拡散金属酸化膜半導体トランジスタ上に亘って、連続的に形成されている。
【００３０】
本発明により、トレンチショットキーバリア整流器をトレンチ二重拡散金属酸化膜半導体トランジスタとともに単一の基板に集積した集積回路及びその製造方法が実現できる。これにより、集積回路を従来より容易且つ低コストに製造することができる。
【００３１】
本発明のこれらの及び他の実施例及びその利点は、特許請求の範囲及び発明の実施の形態により更に明らかとなる。
【００３２】
【発明の実施の形態】
以下、本発明の好ましい実施例を示す図面を参照して、本発明を更に詳細に説明する。なお、本発明は、後述する実施例とは異なる形式で実現してもよく、したがって、これらの実施例によって限定されてるものではない。
【００３３】
図４は、本発明に基づく、トレンチ二重拡散金属酸化膜半導体トランジスタ（Doubled diffused metal-oxide-semiconductor transistor：以下、ＤＭＯＳトランジスタという。）とトレンチショットキーバリア整流器とを組み合わせた構造体２５０の実施例を示している。構造体２５０は、ＤＭＯＳトランジスタ領域２２０内に設けられたＤＭＯＳトランジスタ素子と、整流器領域２２２内に設けられたショットキーバリア整流器とを備える。この実施例に示す構造体２５０は、ｎ＋基板２００と、このｎ＋基板２００上に成長された低濃度の不純物がドープされたｎエピタキシャル層２０２とを備え、ｎエピタキシャル層２０２は、ＤＭＯＳトランジスタ素子におけるドレインとして機能するとともに、整流素子のカソード／ドリフト領域として機能する。導電層２１８は、ＤＭＯＳトランジスタ素子の共通ドレインコンタクトとして機能するとともに、整流素子の共通カソード電極として機能する。
【００３４】
ｎエピタキシャル層２０２の一部には、逆の伝導性を有するｐボディ領域２０４が形成されており、ｐボディ領域２０４は、ＤＭＯＳトランジスタ素子のゲート領域として機能する。更に、この構造体２５０は、ＤＭＯＳトランジスタ素子のソース領域として機能するｎ＋領域（以下、ソース領域ともいう。）２１２を備える。
【００３５】
導電層２１６は、各ソース（すなわち、ｎ＋領域２１２）を互いに短絡しており、ＤＭＯＳトランジスタ素子の共通ソースコンタクトとして機能する。また、この導電層２１６は、整流素子のアノード電極としても機能する。
【００３６】
トレンチの内壁には、酸化層２０６が形成され、更にトレンチには、ポリシリコン２１０が埋め込まれている。整流素子内においては、これらのトレンチ領域によりメサ構造が形成され、これにより、他の効果に加えて、逆阻止電圧が高められている。なお、整流素子においては、ポリシリコン２１０は、導電層２１６（アノード）に短絡されている。
【００３７】
酸化層２０６が形成され、ポリシリコン２１０が埋め込まれたトレンチは、ＤＭＯＳトランジスタ素子のゲート電極として機能する。ＤＭＯＳトランジスタ素子では、整流素子とは異なり、ポリシリコン２１０は、ＢＰＳＧ（borophosphosilicate glass）層２１４によって、導電層２１６（ソースコンタクト）から絶縁されており、これにより、ゲートとソースとに対して、別々にバイアス電圧を印加することができる。
【００３８】
以下、図５Ａ〜図５Ｊを用いて、図４に示すトレンチショットキー整流器が組み込まれたトレンチＤＭＯＳトランジスタの構造体２５０の製造工程を説明する。
【００３９】
まず、図５Ａに示すように、従来と同様のｎ＋基板２００上にｎエピタキシャル層２０２を成長させる。ｎエピタキシャル層２０２の厚みは、３０ＶトレンチＤＭＯＳトランジスタ素子の場合、例えば５．５μｍとする。
【００４０】
次に、フォトレジストマスキングプロセスを用いて、パターンを有するマスク層２０３を形成する。図５Ｂに示すように、パターンを有するマスク層２０３は、ｐボディ領域２０４を画定し、ｐボディ領域２０４は、注入及び拡散プロセスによって形成される。ｐボディ領域２０４には、例えば、４０〜６０ＫｅＶで、ドーズ量を５．５×１０１３／ｃｍ３として、注入を行う。ｐボディ領域２０４は、トレンチＤＭＯＳトランジスタ素子のＤＭＯＳトランジスタ領域２２０を画定する。構造体２５０の整流器領域２２２には、ｐボディ領域を設けない。
【００４１】
次に、パターンを有するマスク層２０３を除去する。この除去は、周知の適切ないかなる手法を用いて行ってもよい。続いて、図５Ｃに示すように、マスク層２０５を形成する。マスク層２０５は、図５Ｄに示すように、トレンチ２０７の位置を画定する。これらのトレンチ２０７は、マスク層２０５の開口部を介して、反応性イオンエッチングによって、１．５〜２．５μｍの深さまでドライエッチングを行うことにより形成される。
【００４２】
次に、図５Ｅに示すようにマスク層２０５を除去した後、例えば熱酸化によって、構造体の表面全体に酸化層２０６を形成する。酸化層２０６の厚みは、例えば、５００〜８００Åとする。続いて、例えば化学蒸着法（chemical vapor deposition：以下、ＣＶＤという。）等の周知の手法により、この構造体をポリシリコン２１０、すなわち多結晶シリコンで覆う（ポリシリコンは、トレンチにも埋め込まれる）。これにより、図５Ｆに示される構造体となる。ポリシリコン２１０には、多くの場合、不純物をドープし、これによりポリシリコンの抵抗率を２０Ω／ｍ程度に下げる。不純物のドープは、例えば、ＣＶＤプロセス中に塩化燐をドープし、又はポリシリコンにヒ素又は燐を注入することにより行われる。
【００４３】
続いて、図５Ｇに示すように、例えば反応イオンエッチング（reactive ion etching：以下、ＲＩＥという。）により、ポリシリコン２１０をエッチングしてトレンチ内部におけるこの厚みを最適化し、ゲート酸化層２０６の一部を露出させる。
【００４４】
続いて、図５Ｈに示すように、フォトレジストマスキングプロセスにより、パターンを有するマスク層２１１を形成する。パターンを有するマスク層２１１は、ＤＭＯＳトランジスタ領域２２０内においてソース領域２１２を画定する。ソース領域２１２は、通常、注入及び拡散プロセスによって形成される。このソース領域２１２には、例えば８０ＫｅＶで、ドーズ量を約８×１０１５〜１．２×１０１６ｃｍ−３として、ヒ素を注入する。この注入の後、ヒ素は、約０．５μｍの深さまで拡散する。
【００４５】
次に、周知の適切な手法を用いて、パターンを有するマスク層２１１を取り除く。続いて、例えばプラズマＣＶＤ（plasma enhanced CVD：ＰＥＣＶＤ）法により、ＢＰＳＧ（borophosphosilicate glass）層２１４を構造体全体の表面に形成し、更にパターンを有するフォトレジスト層２１５を形成する。次に、この構造体を例えばＲＩＥによってエッチングし、図５Ｉに示すように、ＢＰＳＧ層２１４と酸化層２０６において、フォトレジスト層２１５によって覆われていない領域をエッチングする。
【００４６】
続いて、ほとんどの場合はＲＩＥによって、フォトレジスト層２１５を除去し、周知の手法により、ＢＰＳＧリフロー（reflow）及びポストリフロー（post-reflow）、エッチングプロセスを行う。そして、図５Ｊに示すように、この構造体に対して金属スパッタリングを行い、金属の導電層２１６を形成する。更に、金属の導電層２１８を設けることにより、素子が完成する。
【００４７】
以上、様々な実施の形態を図示し、説明したが、上述の説明から、この実施の形態を修正及び変更することができ、このような修正及び変更は、添付の請求の範囲に基づく本発明の思想及び範囲から逸脱するものではない。例えば、本発明は、上述の具体例とは伝導性（conductivities）が逆の構造にも同様に適用することができる。
【図面の簡単な説明】
【図１】
従来のＭＯＳトレンチショットキーバリア整流器の断面図である。
【図２Ａ】
従来のトレンチＤＭＯＳトランジスタの平面図である。
【図２Ｂ】
図１に示す従来のトランジスタのセルの１つを拡大して示す拡大平面図である。
【図２Ｃ】
図２Ｂに示すＡ−Ａ’線における、図２Ａ及び図２Ｂに示すＤＭＯＳトランジスタの断面図である。
【図３Ａ】
ビルトインボディダイオードＤｂを有しているかのように振る舞う従来のトレンチＤＭＯＳトランジスタの一部を示す図である。
【図３Ｂ】
図３Ａに示す構造の等価回路を含む回路図であって、スイッチＳ１がオン状態であり、スイッチＳ２がオフ状態である場合の電流を示す回路図である。
【図３Ｃ】
時刻Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５において、スイッチＳ１及びスイッチＳ２（図３Ｂに示す）を駆動する２つの制御信号を示す図である。
【図３Ｄ】
スイッチＳ１及びスイッチＳ２がオフ状態である場合の、図３Ｂに示す回路の電流を示す回路図である。
【図３Ｅ】
スイッチＳ１がオフ状態であり、スイッチＳ２がオン状態である場合の、図３Ｂに示す回路の電流を示す回路図である。
【図３Ｆ】
図３Ｂに示す回路にショットキーバリアダイオードを追加した回路を示す回路図である。
【図４】
本発明に基づくトレンチＤＭＯＳトランジスタとトレンチショットキーバリア整流器を備える構造体の断面図である。
【図５Ａ】
本発明に基づくトレンチＤＭＯＳトランジスタとトレンチショットキーバリア整流器を備える構造体の製造工程を説明する断面図である。
【図５Ｂ】
本発明に基づくトレンチＤＭＯＳトランジスタとトレンチショットキーバリア整流器を備える構造体の製造工程を説明する断面図である。
【図５Ｃ】
本発明に基づくトレンチＤＭＯＳトランジスタとトレンチショットキーバリア整流器を備える構造体の製造工程を説明する断面図である。
【図５Ｄ】
本発明に基づくトレンチＤＭＯＳトランジスタとトレンチショットキーバリア整流器を備える構造体の製造工程を説明する断面図である。
【図５Ｅ】
本発明に基づくトレンチＤＭＯＳトランジスタとトレンチショットキーバリア整流器を備える構造体の製造工程を説明する断面図である。
【図５Ｆ】
本発明に基づくトレンチＤＭＯＳトランジスタとトレンチショットキーバリア整流器を備える構造体の製造工程を説明する断面図である。
【図５Ｇ】
本発明に基づくトレンチＤＭＯＳトランジスタとトレンチショットキーバリア整流器を備える構造体の製造工程を説明する断面図である。
【図５Ｈ】
本発明に基づくトレンチＤＭＯＳトランジスタとトレンチショットキーバリア整流器を備える構造体の製造工程を説明する断面図である。
【図５Ｉ】
本発明に基づくトレンチＤＭＯＳトランジスタとトレンチショットキーバリア整流器を備える構造体の製造工程を説明する断面図である。
【図５Ｊ】
本発明に基づくトレンチＤＭＯＳトランジスタとトレンチショットキーバリア整流器を備える構造体の製造工程を説明する断面図である。