【手続補正書】
【提出日】平成16年3月2日(2004.3.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
情報転送用ＭＩＳＦＥＴと、前記情報転送用ＭＩＳＦＥＴに直列に接続されたキャパシタとを有する半導体集積回路装置であって、
（ａ）前記半導体基板上に形成されたゲート絶縁膜およびその上部に形成されたゲート電極と、前記ゲート電極の両側の半導体基板中に形成されたソース、ドレイン領域とで構成される前記情報転送用ＭＩＳＦＥＴと、
（ｂ）第１の導電性膜からなる下部電極、前記下部電極上に形成され、高もしくは強誘電体材料からなる容量絶縁膜と、第２の導電性膜からなる上部電極であって前記ソースもしくはドレイン領域と電気的に接続される上部電極とで構成される前記キャパシタと、
（ｃ）前記下部電極下に形成された第１のシールド膜と、前記上部電極上および前記キャパシタの側壁を覆うように形成された第２のシールド膜と、
を有し、
前記キャパシタは、前記第１および第２のシールド膜により覆われ、
前記第１および第２のシールド膜は、前記容量絶縁膜と同じ材料からなる絶縁膜で構成される。
【請求項２】
請求項１記載の半導体集積回路装置であって、
前記第１および第２のシールド膜は、鉛化合物からなる絶縁膜で構成され、
前記シールド膜の鉛の組成比は、前記容量絶縁膜の鉛の組成比より大きい。
【請求項３】
情報転送用ＭＩＳＦＥＴと、前記情報転送用ＭＩＳＦＥＴに直列に接続されたキャパシタとを有する半導体集積回路装置であって、
（ａ）前記半導体基板上に形成されたゲート絶縁膜およびその上部に形成されたゲート電極と、前記ゲート電極の両側の半導体基板中に形成されたソース、ドレイン領域とで構成される前記情報転送用ＭＩＳＦＥＴと、
（ｂ）第１の導電性膜からなる下部電極、前記下部電極上に形成され、高もしくは強誘電体材料からなる容量絶縁膜と、第２の導電性膜からなる上部電極であって前記ソースもしくはドレイン領域と電気的に接続される上部電極とで構成される前記キャパシタと、
（ｃ）前記下部電極下に形成された第１のシールド膜と、前記上部電極上に形成された第２のシールド膜と、
を有し、
前記容量絶縁膜、第１および第２のシールド膜は、鉛を有する強誘電体材料であり、
前記第１および第２のシールド膜の鉛の組成比は、前記容量絶縁膜の鉛の組成比より大きい。
【請求項４】
請求項１記載の半導体集積回路装置であって、
前記第１および第２のシールド膜は、ＰＺＴ膜である。
【請求項５】
情報転送用ＭＩＳＦＥＴと、前記情報転送用ＭＩＳＦＥＴに直列に接続されたキャパシタとを有する半導体集積回路装置であって、
（ａ）半導体基板上に形成されたゲート絶縁膜およびその上部に形成されたゲート電極と、前記ゲート電極の両側の半導体基板中に形成されたソース、ドレイン領域とで構成される前記情報転送用ＭＩＳＦＥＴと、
（ｂ）第１の導電性膜からなる下部電極、前記下部電極上に形成され、高もしくは強誘電体材料からなる容量絶縁膜と、第２の導電性膜からなる上部電極であって前記ソースもしくはドレイン領域と電気的に接続される上部電極とで構成される前記キャパシタと、
（ｃ）前記下部電極下に形成された第１のシールド膜と、前記上部電極上に形成された第２のシールド膜と、
を有し、
前記容量絶縁膜は、第１のＰＺＴ膜（Ｐｂx1（Ｚｒy1Ｔｉz1）Ｏ3）であり、第１および第２のシールド膜は、第２のＰＺＴ膜（Ｐｂx2（Ｚｒy2Ｔｉz2）Ｏ3）（Ｘ２＞Ｘ１）である。
【請求項６】
情報転送用ＭＩＳＦＥＴと、前記情報転送用ＭＩＳＦＥＴに直列に接続されたキャパシタとを有する半導体集積回路装置であって、
（ａ）半導体基板上に形成されたゲート絶縁膜およびその上部に形成されたゲート電極と、前記ゲート電極の両側の半導体基板中に形成されたソース、ドレイン領域とで構成される前記情報転送用ＭＩＳＦＥＴと、
（ｂ）第１の導電性膜からなる下部電極、前記下部電極上に形成され、高もしくは強誘電体材料からなる容量絶縁膜と、第２の導電性膜からなる上部電極であって前記ソースもしくはドレイン領域と電気的に接続される上部電極とで構成される前記キャパシタと、
（ｃ）前記下部電極下に形成された第１のシールド膜と、前記上部電極上に形成された第２のシールド膜と、
を有し、
前記容量絶縁膜、第１および第２のシールド膜は、鉛を有する強誘電体材料であって、前記第１および第２のシールド膜の鉛の組成比は、前記容量絶縁膜の鉛の組成比より大きく、前記容量絶縁膜は、前記第１および第２のシールド膜で、遮蔽されている。
【請求項７】
情報転送用ＭＩＳＦＥＴと、前記情報転送用ＭＩＳＦＥＴに直列に接続されたキャパシタとを有する半導体集積回路装置であって、
（ａ）前記半導体基板上に形成されたゲート絶縁膜およびその上部に形成されたゲート電極と、前記ゲート電極の両側の半導体基板中に形成されたソース、ドレイン領域とで構成される前記情報転送用ＭＩＳＦＥＴと、
（ｂ）前記情報転送用ＭＩＳＦＥＴ上に形成された絶縁膜と、
（ｃ）第１の導電性膜からなる下部電極、前記下部電極上に形成され、高もしくは強誘電体材料からなる容量絶縁膜と、第２の導電性膜からなる上部電極であって前記ソースもしくはドレイン領域と電気的に接続される上部電極とで構成される前記キャパシタと、
（ｄ）前記下部電極下に形成された絶縁膜からなる第１のシールド膜と、前記上部電極および前記キャパシタの側壁を覆うように形成された絶縁膜からなる第２のシールド膜と、
を有し、
前記キャパシタは、前記第１および第２のシールド膜により覆われ、
前記キャパシタは、前記絶縁膜を介して、前記情報転送用ＭＩＳＦＥＴ上に形成され、
前記絶縁膜は、前記情報転送用ＭＩＳＦＥＴのソースおよびドレイン領域上に形成され、
前記第２のシールド膜は、前記情報転送用ＭＩＳＦＥＴのソースおよびドレイン領域上に形成され、
プラグは、前記情報転送用ＭＩＳＦＥＴのソースまたはドレイン領域上の前記絶縁膜および前記第２のシールド膜を除去することによって形成されたコンタクトホールに、導電膜が埋め込まれて形成され、かつ前記下部電極に接続される。
【請求項８】
情報転送用ＭＩＳＦＥＴと、前記情報転送用ＭＩＳＦＥＴに直列に接続されたキャパシタとを有する半導体集積回路装置であって、
（ａ）前記半導体基板上に形成されたゲート絶縁膜およびその上部に形成されたゲート電極と、前記ゲート電極の両側の半導体基板中に形成されたソース、ドレイン領域とで構成される前記情報転送用ＭＩＳＦＥＴと、
（ｂ）前記情報転送用ＭＩＳＦＥＴ上に形成された絶縁膜と、
（ｃ）第１の導電性膜からなる下部電極、前記下部電極上に形成され、高もしくは強誘電体材料からなる容量絶縁膜と、第２の導電性膜からなる上部電極であって前記ソースもしくはドレイン領域と電気的に接続される上部電極とで構成される前記キャパシタと、
（ｄ）前記下部電極下に形成された絶縁膜からなる第１のシールド膜と、前記上部電極および前記キャパシタの側壁を覆うように形成された絶縁膜からなる第２のシールド膜と、
を有し、
前記キャパシタは、前記第１および第２のシールド膜により覆われ、
前記キャパシタは、前記絶縁膜を介して、前記情報転送用ＭＩＳＦＥＴ上に形成され、
前記絶縁膜は、前記情報転送用ＭＩＳＦＥＴのソースおよびドレイン領域上に形成され、
前記第２のシールド膜は、前記情報転送用ＭＩＳＦＥＴのソースおよびドレイン領域上に形成され、
プラグは、前記情報転送用ＭＩＳＦＥＴのソースまたはドレイン領域の一方上の前記絶縁膜および前記第２のシールド膜を除去することによって形成された第１のコンタクトホールに、導電膜が埋め込まれて形成され、かつ前記下部電極に接続され、
前記情報転送用ＭＩＳＦＥＴのソースまたはドレイン領域の他方上の前記絶縁膜および前記第２のシールド膜に、第２のコンタクトホールが形成され、配線に接続される。
【請求項９】
情報転送用ＭＩＳＦＥＴと、前記情報転送用ＭＩＳＦＥＴに直列に接続されたキャパシタとを有する半導体集積回路装置であって、
（ａ）半導体基板上に形成されたゲート絶縁膜およびその上部に形成されたゲート電極と、前記ゲート電極の両側の半導体基板中に形成されたソース、ドレイン領域とで構成される前記情報転送用ＭＩＳＦＥＴと、
（ｂ）第１の導電性膜からなる下部電極、前記下部電極上に形成され、高もしくは強誘電体材料からなる容量絶縁膜と、第２の導電性膜からなる上部電極であって前記ソースもしくはドレイン領域と電気的に接続される上部電極とで構成される前記キャパシタと、
（ｃ）前記下部電極下に形成されたシールド膜と、
を有し、
前記容量絶縁膜およびシールド膜は、鉛を有する強誘電体材料であって、前記シールド膜の鉛の組成比は、前記容量絶縁膜の鉛の組成比より大きい。
【請求項１０】
請求項７または８記載の半導体集積回路装置であって、
前記第１および第２のシールド膜と前記容量絶縁膜とは、鉛化合物からなる絶縁膜であり、
前記シールド膜の鉛の組成比は、前記容量絶縁膜の鉛の組成比より大きい。
【請求項１１】
情報転送用ＭＩＳＦＥＴと、前記情報転送用ＭＩＳＦＥＴに直列に接続されたキャパシタとを有する半導体集積回路装置であって、
（ａ）前記半導体基板上に形成されたゲート絶縁膜およびその上部に形成されたゲート電極と、前記ゲート電極の両側の半導体基板中に形成されたソース、ドレイン領域とで構成される前記情報転送用ＭＩＳＦＥＴと、
（ｂ）第１の導電性膜からなる下部電極、前記下部電極上に形成され、高もしくは強誘電体材料からなる容量絶縁膜と、第２の導電性膜からなる上部電極であって前記ソースもしくはドレイン領域と電気的に接続される上部電極とで構成される前記キャパシタと、
（ｃ）前記下部電極下に形成されたシールド膜と、
を有し、
前記容量絶縁膜は、第１のＰＺＴ膜（Ｐｂx1（Ｚｒy1Ｔｉz1）Ｏ3）であり、前記シールド膜は、第２のＰＺＴ膜（Ｐｂx2（Ｚｒy2Ｔｉz2）Ｏ3）（Ｘ２＞Ｘ１）である。
【請求項１２】
請求項１、７、８のいずれか一項に記載の半導体集積回路装置であって、さらに、
前記情報転送用ＭＩＳＦＥＴおよびキャパシタ上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に配線を形成する工程と、
を有し、
前記層間絶縁膜は、バリア層を有する。
【請求項１３】
請求項１２記載の半導体集積回路装置であって、
前記バリア層は、鉛化合物である。
【請求項１４】
請求項１２記載の半導体集積回路装置であって、
前記バリア層は、ＰＺＴ膜またはＡｌ2Ｏ3膜である。
【請求項１５】
請求項１２記載の半導体集積回路装置であって、
前記バリア層はアモルファス状の膜である。
【請求項１６】
請求項１２記載の半導体集積回路装置であって、
前記層間絶縁膜は、前記情報転送用ＭＩＳＦＥＴおよびキャパシタ上に形成された第１の絶縁層と、前記第１の絶縁層上に形成された前記バリア層と、前記バリア層上に形成された第２の絶縁層とからなる。
【請求項１７】
請求項１６記載の半導体集積回路装置であって、
前記バリア層はアモルファス状の膜である。
【請求項１８】
請求項１２記載の半導体集積回路装置であって、
前記半導体集積回路は、さらに、前記層間絶縁膜中に形成されたコンタクトホールを有し、前記コンタクトホール底部および側部は、ＴｉＮ膜で覆われている。
【請求項１９】
請求項１２記載の半導体集積回路装置であって、
前記半導体集積回路は、前記配線を含む複数の配線、およびこれらの配線間に形成された前記層間絶縁膜と同様の構成の他の層間絶縁膜を有する。
【請求項２０】
請求項１９記載の半導体集積回路装置であって、
前記他の層間絶縁膜は、第１の絶縁層と、前記第１の絶縁層上に形成された前記バリア層と、前記バリア層上に形成された第２の絶縁層とを有する。
【請求項２１】
請求項１２記載の半導体集積回路装置であって、
前記半導体集積回路は、前記複数の配線のうち最上層の配線上に形成されたパッシベーション膜を有し、前記パッシベーション膜は、高もしくは強誘電体材料からなるバリア層を有する。
【請求項２２】
請求項１２記載の半導体集積回路装置であって、
前記半導体集積回路は、前記情報転送用ＭＩＳＦＥＴとキャパシタとが形成されるメモリセル形成領域および周辺回路が形成される周辺回路領域とを有し、前記バリア層は、メモリセル形成領域上のみに形成されている。
【請求項２３】
請求項１８記載の半導体集積回路装置であって、
前記半導体集積回路は、前記情報転送用ＭＩＳＦＥＴとキャパシタとが形成されるメモリセル形成領域および周辺回路が形成される周辺回路領域とを有し、前記メモリセル形成領域は、前記バリア層もしくは前記ＴｉＮ膜で覆われている。
【請求項２４】
情報転送用ＭＩＳＦＥＴと、前記情報転送用ＭＩＳＦＥＴに直列に接続されたキャパシタとを有する半導体集積回路装置の製造方法であって、
（ａ）前記半導体基板上にゲート絶縁膜およびゲート電極を形成する工程と、
（ｂ）前記ゲート電極の両側の半導体基板中にソース、ドレイン領域を形成する工程と、
（ｃ）前記ゲート電極およびソース、ドレイン領域上に絶縁膜を形成する工程と、
（ｄ）前記絶縁膜上に第１のシールド膜を堆積する工程と、
（ｅ）前記第１のシールド膜上に第１の導電性膜、強誘電体材料からなる容量絶縁膜および第２の導電性膜を堆積し、前記第１のシールド膜以外の積層膜をパターニングすることにより第１の導電性膜からなる下部電極、容量絶縁膜および第２の導電性膜からなる上部電極とで構成されるキャパシタを、前記第１のシールド膜上に形成する工程と、
（ｆ）前記上部電極および前記キャパシタの側壁を覆うように絶縁膜からなる第２のシールド膜を形成する工程と、
を有し、
前記キャパシタは、前記第１および第２のシールド膜により覆われる。
【請求項２５】
請求項２４記載の半導体集積回路装置の製造方法であって、
前記絶縁膜を形成する工程は、水素雰囲気下でアニールする工程を含んでいる。
【請求項２６】
請求項２４記載の半導体集積回路装置の製造方法であって、
前記絶縁膜は、プラズマＣＶＤ法により形成される。
【請求項２７】
請求項２４記載の半導体集積回路装置の製造方法であって、
前記絶縁膜は、酸化シリコン膜であって、ＳＯＧ膜を熱処理することにより形成される。
【請求項２８】
請求項２４記載の半導体集積回路装置の製造方法であって、
前記第１および第２のシールド膜と前記容量絶縁膜とは、鉛化合物からなる絶縁膜である。
【請求項２９】
請求項２４記載の半導体集積回路装置の製造方法であって、
前記第１および第２のシールド膜および前記容量絶縁膜は、ＰＺＴ膜である。
【請求項３０】
請求項２４記載の半導体集積回路装置の製造方法であって、
前記キャパシタは、前記絶縁膜を介して、前記情報転送用ＭＩＳＦＥＴ上に形成され、
前記絶縁膜は、前記情報転送用ＭＩＳＦＥＴのソース及びドレイン領域上に形成され、
前記第２のシールド膜は、前記情報転送用ＭＩＳＦＥＴのソースおよびドレイン領域上に形成され、
プラグは、前記情報転送用ＭＩＳＦＥＴのソースまたはドレイン領域上の前記絶縁膜および前記第２のシールド膜を除去することによって形成された第１のコンタクトホールに、導電膜が埋め込まれて形成され、かつ前記下部電極に接続される。
【請求項３１】
請求項２４記載の半導体集積回路装置の製造方法であって、
前記キャパシタは、前記絶縁膜を介して、前記情報転送用ＭＩＳＦＥＴ上に形成され、
前記絶縁膜は、前記情報転送用ＭＩＳＦＥＴのソース及びドレイン領域上に形成され、
前記第２のシールド膜は、前記情報転送用ＭＩＳＦＥＴのソースおよびドレイン領域上に形成され、
プラグは、前記情報転送用ＭＩＳＦＥＴのソースまたはドレイン領域の一方上の前記絶縁膜および前記第２のシールド膜を除去することによって形成された第１のコンタクトホールに、導電膜が埋め込まれて形成され、かつ前記下部電極に接続され、
前記情報転送用ＭＩＳＦＥＴのソースまたはドレイン領域の他方上の前記絶縁膜および前記第２のシールド膜に、第２のコンタクトホールが形成され、配線に接続される。
【請求項３２】
請求項２４記載の半導体集積回路装置の製造方法であって、
前記第１シールド膜は絶縁膜からなる。
【請求項３３】
請求項２４記載の半導体集積回路装置の製造方法であって、さらに、
前記情報転送用ＭＩＳＦＥＴおよびキャパシタ上に、第１の絶縁膜、高もしくは強誘電体材料からなるバリア層および第２の絶縁膜を順次堆積することにより層間絶縁膜を形成する工程を有する。
【請求項３４】
請求項２４記載の半導体集積回路装置の製造方法であって、
前記第１及び第２のシールド膜および前記容量絶縁膜は、鉛化合物からなる絶縁膜であり、
前記シールド膜の鉛の組成比は、前記容量絶縁膜の鉛の組成比より大きい。
【請求項３５】
請求項２４記載の半導体集積回路装置の製造方法であって、
前記容量絶縁膜は、第１のＰＺＴ膜（Ｐｂx1（Ｚｒy1Ｔｉz1）Ｏ3）であり、
前記シールド膜は、第２のＰＺＴ膜（Ｐｂx2（Ｚｒy2Ｔｉz2）Ｏ3）（Ｘ２＞Ｘ１）である。
【請求項３６】
ＭＩＳＦＥＴと、前記ＭＩＳＦＥＴに電気的に接続されたキャパシタとを有する半導体集積回路装置の製造方法であって、
（ａ）前記半導体基板の主面上にＭＩＳＦＥＴを形成する工程と、
（ｂ）前記ＭＩＳＦＥＴの上部に第１の絶縁膜を形成する工程と、
（ｃ）前記第１の絶縁膜の上部に、下部電極、容量絶縁膜および上部電極によって構成されるキャパシタと、前記上部電極の上を覆う第１のシールド膜と、前記下部電極の下を覆う第２のシールド膜とを形成する工程と、
を有し、
前記第１及び第２のシールド膜及び前記キャパシタの容量絶縁膜は、鉛を成分として含み、前記第１及び第２のシールド膜中の鉛の成分比は、前記容量絶縁膜中の鉛の成分比と同じかそれよりも多い。
【請求項３７】
請求項３６記載の半導体集積回路装置の製造方法であって、
前記（ｃ）工程の後に、熱処理を施すことによって、前記第１及び第２のシールド膜の成分である鉛を前記キャパシタの上部電極および下部電極中に拡散させる工程を有する。
【請求項３８】
請求項３６記載の半導体集積回路装置の製造方法であって、
前記上部電極及び下部電極を形成する工程は、それぞれＰｔを主成分とする導電体膜を形成する工程と、前記Ｐｔを主成分とする膜をパターニングする工程とを有する。
【請求項３９】
請求項３８記載の半導体集積回路装置の製造方法であって、
前記第１及び第２のシールド膜は、酸化鉛を成分として含み、前記（ｃ）工程の後に、熱処理を施すことによって、前記第１及び第２のシールド膜の酸化鉛を、前記Ｐｔを主成分とする膜の内部に拡散させる工程を有する。
【請求項４０】
請求項３９記載の半導体集積回路装置の製造方法において、
前記熱処理は、５５０℃以上の温度によって成される。