【手続補正書】
【提出日】平成17年1月21日(2005.1.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】    明細書
【発明の名称】  弾球遊技機の制御装置
【特許請求の範囲】
【請求項１】  割込を発生させる割込手段と、その割込手段による割込によって実行される割込処理とを備え、その割込処理により、打球を遊技領域に打ち込んで遊技を行う弾球遊技機を制御する弾球遊技機の制御装置において、
前記割込手段はＣＰＵに内蔵された割込回路で構成されるとともに、
前記割込処理は、スタックポインタの値を前記割込処理の発生前の状態に復帰するスタック復帰手段と、前記割込手段による多重割込の発生を許可する割込許可手段と、前記弾球遊技機の制御を実行する制御手段と、前記スタック復帰手段、割込許可手段および制御手段の実行後、次の割込処理が実行されるまで、所定の処理を繰り返すループ手段とを備え、
前記割込回路は、タイマ割込回路で構成され、所定のクロック毎に更新されるフリーランニングカウンタと、そのフリーランニングカウンタの値と比較されるコンペアレジスタとを備えており、前記フリーランニングカウンタの値が前記コンペアレジスタの値と一致した場合に割込を発生させるものであり、
前記コンペアレジスタにセットされている値を記憶するセット値記憶手段と、
前記タイマ割込回路による割込の発生時に前記セット値記憶手段の内容に割込間隔に相当する時間を加算する加算手段と、
その加算手段による加算結果を前記コンペアレジスタおよびセット値記憶手段へ書き込む書込手段とを備えていることを特徴とする弾球遊技機の制御装置。
【請求項２】  前記加算手段および書込手段は、前記割込許可手段の実行前に実行されるものであることを特徴とする請求項１記載の弾球遊技機の制御装置。
【請求項３】  前記制御手段は、前記割込許可手段の実行後に実行されるものであることを特徴とする請求項１又は２に記載の弾球遊技機の制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】  本発明は、パチンコ遊技機などに代表される弾球遊技機の制御装置に関し、特に、一定の間隔で割込を発生させて、その割込処理により制御を行う弾球遊技機の制御装置に関するものである。
【０００２】
【従来の技術】  この種のパチンコ遊技機では、演算を実行するＣＰＵとは別に、一定の間隔（例えば２ｍｓ周期）でリセット信号を発生する外部回路を備えている。外部回路が発するリセット信号はＣＰＵのリセット端子に入力され、ＣＰＵに一定の間隔でリセット割込を発生させている。ＣＰＵはこの定期的に発生されるリセット割込によりパチンコ遊技機を制御しているので、遊技の実行中にノイズなどによって何らかの異常が発生しても、遊技を中断することなく、継続することができるのである。
【０００３】
【発明が解決しようとする課題】  しかしながら、かかる方式では、リセット信号を一定の間隔で発生する外部回路が必要となり、回路コストが上昇してしまうという問題点があった。
【０００４】
ところで、ＣＰＵの中にはＲＯＭやＲＡＭを内蔵して、ある程度ノイズに強くされたものも出回っている。これらのＣＰＵの多くは、内部にタイマ割込回路などを内蔵しているので、かかる内部割込回路を使うことにより、上記外部回路を削除して、回路コストを低減することができる。
【０００５】
しかしながら、内部割込回路による割込は、リセット割込に比べて、割込が発生してから割込処理が実行されるまでに長時間を要してしまうので、所望のタイミングで割込処理を実行することができないという問題点があった。即ち、リセット割込の場合には、リセット割込の処理中に、次のリセット割込が発生すると、ＣＰＵの実行状態に拘わらず、即座に、次のリセット割込処理が実行される。しかし、内部割込回路による割込では、その内部割込回路による割込の処理中に、次の内部割込回路による割込が発生しても、ＣＰＵが実行中の命令を終了し、かつ、実行時間の長いＲＥＴＩ(RETurn Interrupt)命令の実行によりスタックポインタを戻した後でなければ、次の内部割込回路による割込処理を実行することができない。このため内部割込回路による割込では、リセット割込の場合に比べて、割込の発生から割込処理の実行までに長時間を要してしまうのである。
【０００６】
本発明は上述した問題点を解決するためになされたものであり、弾球遊技機の制御をＣＰＵに内蔵される割込回路により行って、リセット割込を発生させるための外部回路を削除し回路コストを低減することができる弾球遊技機の制御装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】  この目的を達成するために請求項１記載の弾球遊技機の制御装置は、割込を発生させる割込手段と、その割込手段による割込によって実行される割込処理とを備え、その割込処理により、打球を遊技領域に打ち込んで遊技を行う弾球遊技機を制御するものであり、前記割込手段はＣＰＵに内蔵された割込回路で構成されるとともに、前記割込処理は、スタックポインタの値を前記割込処理の発生前の状態に復帰するスタック復帰手段と、前記割込手段による多重割込の発生を許可する割込許可手段と、前記弾球遊技機の制御を実行する制御手段と、前記スタック復帰手段、割込許可手段および制御手段の実行後、次の割込処理が実行されるまで、所定の処理を繰り返すループ手段とを備え、前記割込回路は、タイマ割込回路で構成され、所定のクロック毎に更新されるフリーランニングカウンタと、そのフリーランニングカウンタの値と比較されるコンペアレジスタとを備えており、前記フリーランニングカウンタの値が前記コンペアレジスタの値と一致した場合に割込を発生させるものであり、前記コンペアレジスタにセットされている値を記憶するセット値記憶手段と、前記タイマ割込回路による割込の発生時に前記セット値記憶手段の内容に割込間隔に相当する時間を加算する加算手段と、その加算手段による加算結果を前記コンペアレジスタおよびセット値記憶手段へ書き込む書込手段とを備えている。
【０００８】
この請求項１記載の弾球遊技機の制御装置によれば、ＣＰＵに内蔵された割込回路による割込処理では、スタック復帰手段によってスタックポインタの値が割込処理の発生前の状態に復帰されるとともに、割込許可手段によって割込回路による多重割込の発生が許可される。制御手段により弾球遊技機の制御が実行され、かかる制御が終了すると、許可された割込回路により多重割込が発生するまで、ループ手段によって所定の処理が繰り返される。よって、割込の処理中に、割込回路により次の割込が発生すると、ＣＰＵが実行中の命令を終了した後、実行時間の長いＲＥＴＩ命令を実行することなく、即座に、次の割込処理が実行される。従って、割込の発生から割込処理が開始されるまでの時間を短縮することができる。
タイマ割込回路で構成される割込回路のフリーランニングカウンタは、所定のクロック毎に更新され、そのフリーランニングカウンタの値がコンペアレジスタの値と一致した場合に割込が発生する。セット値記憶手段には、コンペアレジスタにセットされている値が記憶されており、タイマ割込回路による割込の発生時に、加算手段によって、そのセット値記憶手段の内容に割込間隔に相当する時間が加算される。そして、加算手段による加算結果が、書込手段によってコンペアレジスタおよびセット値記憶手段へ書き込まれる。
請求項２記載の弾球遊技機の制御装置は、請求項１記載の弾球遊技機の制御装置において、前記加算手段および書込手段は、前記割込許可手段の実行前に実行されるものである。
請求項３記載の弾球遊技機の制御装置は、請求項１又は２に記載の弾球遊技機の制御装置において、前記制御手段は、前記割込許可手段の実行後に実行されるものである。
【０００９】
【発明の実施の形態】  以下、本発明の好ましい実施例について、添付図面を参照して説明する。本実施例では、弾球遊技機の一例としてパチンコ遊技機を用いて説明する。
【００１０】
図１は、パチンコ遊技機Ｐの遊技盤の正面図である。遊技盤１の周囲には、打球が入賞することにより５個から１５個の遊技球が払い出される複数の入賞口２が設けられている。また、遊技盤１の中央には、複数種類の識別情報としての図柄などを表示する液晶（ＬＣＤ）ディスプレイ３が設けられている。このＬＣＤディスプレイ３の表示画面は横方向に３分割されており、３分割された各表示領域において、それぞれ図柄の変動表示が行われる。
【００１１】
ＬＣＤディスプレイ３の下方には、図柄作動ゲート４が設けられ、この図柄作動ゲート４を打球が通過すると、ＬＣＤディスプレイ３の変動表示が開始される。図柄作動ゲート４の下方には、特定入賞口（大入賞口）５が設けられている。この特定入賞口５は、ＬＣＤディスプレイ３の変動後の表示結果が予め定められた図柄の組み合わせの１つと一致する場合に、大当たりとなって、打球が入賞しやすいように所定時間（例えば、３０秒経過するまで、あるいは、打球が１０個入賞するまで）開放される入賞口である。この特定入賞口５内には、Ｖゾーン５ａが設けられており、特定入賞口５の開放中に、打球がＶゾーン５ａ内を通過すると、継続権が成立して、特定入賞口５の閉鎖後、再度、その特定入賞口５が所定時間（又は、特定入賞口５に打球が所定個数入賞するまで）開放される。この特定入賞口５の開閉動作は、最高で１６回（１６ラウンド）繰り返し可能にされており、開閉動作の行われ得る状態が、いわゆる所定の遊技価値の付与された状態（特別遊技状態）である。
【００１２】
図２は、かかるパチンコ遊技機Ｐの電気的構成を示したブロック図である。パチンコ遊技機Ｐの制御部Ｃは、演算装置であるＣＰＵ１１と、不揮発性で電気的書換可能なメモリであるＥＥＰＲＯＭ１６と、入出力ポート１７とが、バスライン１８により相互に接続されて構成されている。
【００１３】
ＣＰＵ１１は、その内部に、演算回路１２、タイマ割込回路１３、図５及び図６のフローチャートに示すプログラムや各種のデータを記憶したＲＯＭ１４、保存メモリ１５ａをはじめとする各種のワークエリアとして機能するＲＡＭ１５等を備えている。演算回路１２は、ＡＬＵや各種レジスタ、プログラムカウンタ等を有する回路であり、ＲＯＭ１４に記憶されるプログラムに従って演算、即ちプログラムを実行する回路である。タイマ割込回路１３は、設定した時間が経過した場合に、割込を発生させて（割込要求１３ｇ１〜１３ｇ５を出力して）、ＣＰＵ１１に割込処理を行わせるための回路であり、タイマ１からタイマ５の５つの回路を備えている。
【００１４】
図３は、かかるタイマ割込回路１３のブロック構成図である。図３に示すように、タイマ割込回路１３は、フリーランニングカウンタ１３ａと、５個のコンペアレジスタ１３ｂ１〜１３ｂ５と、割込フラグレジスタ１３ｃと、割込マスクレジスタ１３ｄと、１０個のアンド回路１３ｅ１〜１３ｅ５，１３ｆ１〜１３ｆ５とを備えている。フリーランニングカウンタ１３ａは、クロック信号１３ｈを入力するたびに１カウントずつアップする１６ビットのカウンタであり、カウントアップによりカウント値がＦＦＦＦｈとなった場合には、次のクロック信号１３ｈによって００００ｈに戻される。
【００１５】
コンペアレジスタ１３ｂ１〜１３ｂ５は、フリーランニングカウンタ１３ａの値と比較されるコンパレータ機能を有するレジスタであり、タイマ１からタイマ５の各タイマ毎にそれぞれ１個ずつ合計で５個設けられている。各コンペアレジスタ１３ｂ１〜１３ｂ５には、割込を発生させるタイミングに対応するカウント値が書き込まれ、このコンペアレジスタ１３ｂ１〜１３ｂ５に書き込まれたカウント値に、フリーランニングカウンタ１３ａのカウント値が一致すると、割込フラグレジスタ１３ｃの対応する割込フラグ１３ｃ１〜１３ｃ５がオンされる。
【００１６】
割込フラグレジスタ１３ｃは、フリーランニングカウンタ１３ａのカウント値がコンペアレジスタ１３ｂ１〜１３ｂ５のカウント値と一致した場合にオンされるフラグであり、割込の発生状態を示すものである。割込フラグレジスタ１３ｃの割込フラグ１３ｃ１〜１３ｃ５は、各タイマ１〜５毎に設けられ、各コンペアレジスタ１３ｂ１〜１３ｂ５にそれぞれ対応している。
【００１７】
割込マスクレジスタ１３ｄは、各タイマ１〜５毎に割込の許可または禁止を設定するためのものであり、各タイマ１〜５毎にそれぞれ設けられている。割込マスクレジスタ１３ｄの対応するタイママスクレジスタ１３ｄ１〜１３ｄ５がオンされていると、そのタイマ１〜５の割込は許可状態にあり、逆に、オフされていると、そのタイマ１〜５の割込は禁止状態にある。
【００１８】
１０個のアンド回路１３ｅ１〜１３ｅ５，１３ｆ１〜１３ｆ５のうち前段のアンド回路１３ｅ１〜１３ｅ５は、各タイマ１〜５毎に、タイマ割込フラグ１３ｃ１〜１３ｃ５とタイママスクレジスタ１３ｄ１〜１３ｄ５とを入力して共にオンされている場合に、後段のアンド回路１３ｆ１〜１３ｆ５へオン信号を出力するものである。後段のアンド回路１３ｆ１〜１３ｆ５は、かかる前段のアンド回路１３ｅ１〜１３ｅ５の出力信号に加えて、ＣＰＵ１１全体の割込の許可または禁止の信号をそれぞれ入力して、各タイマ１〜５毎に、割込要求１３ｇ１〜１３ｇ５を発生させるものである。
【００１９】
即ち、ＣＰＵ１１全体の割込が許可されている状態において、割込マスクレジスタ１３ｄによって割込が許可されたタイマ１〜５について、フリーランニングカウンタ１３ａのカウント値とコンペアレジスタ１３ｂ１〜１３ｂ５のカウント値とが一致すると、割込フラグレジスタ１３ｃの対応するタイマ割込フラグ１３ｃ１〜１３ｃ５がオンして、後段のアンド回路１３ｆ１〜１３ｆ５から対応する割込要求１３ｇ１〜１３ｇ５が出力されるのである。
【００２０】
ここで、図４を参照して、割込ジャンプテーブルについて説明する。割込ジャンプテーブルは、割込要求１３ｇ１〜１３ｇ５があった場合に、プログラムのジャンプ先となるアドレスを記憶するテーブルである。ＣＰＵ１１は、割込要求１３ｇ１〜１３ｇ５が出力されると、その割込要求１３ｇ１〜１３ｇ５に対応する割込ジャンプテーブルのアドレスを参照し、プログラムカウンタの値をそのアドレスにセットして、割込処理を実行するのである。このため割込ジャンプテーブルのジャンプアドレス（ジャンプ先アドレス）には、対応する割込処理のプログラムが記憶されている。
【００２１】
本実施例では、パチンコ遊技機Ｐの制御は、タイマ１割込により行われる。かかるジャンプアドレスは、リセット割込、イリーガルオペコードトラップ割込、クロックモニタ異常割込のジャンプアドレスと同一のＲＥＳＥＴ番地とされている。リセット割込は、パチンコ遊技機Ｐの電源投入時に実行される割込であり、イリーガルオペコードトラップ割込は、ＣＰＵ１１が未定義のオペコードをフェッチした場合に実行される割込である。また、クロックモニタ異常割込は、ＣＰＵ１１が備えるクロックモニタに異常が発生した場合に実行される割込である。即ち、これらのリセット割込、イリーガルオペコードトラップ割込、クロックモニタ異常割込は、静電気ノイズやＡＣラインノイズ等のノイズ異常によって発生することが多いので、これらの割込のジャンプアドレスを、パチンコ遊技機Ｐの制御を行うタイマ１割込のジャンプアドレスと同一にすることにより、かかるノイズが生じた場合にも、パチンコ遊技機Ｐを誤動作させることなく、その制御を継続することができるのである。
【００２２】
図２に説明を戻す。ＲＡＭ１５に設けられる保存メモリ１５ａは、タイマ１コンペアレジスタ１３ｂ１に書き込まれるカウント値を記憶するメモリである。本実施例のタイマ１割込は、２ｍｓ毎に実行される。よって、そのタイマ１割込により実行される割込処理毎に（図５のフローチャートの処理の実行毎に）、保存メモリ１５ａの値に２ｍｓに相当するカウント値を加算し、加算後のカウント値を保存メモリ１５ａに記憶すると共に、これをタイマ１コンペアレジスタ１３ｂ１へ書き込むようにしている。このためタイマ１割込が、フリーランニングカウンタ１３ａを用いたタイマ割込回路であっても、割込発生から実際の割込処理が開始されるまでの誤差時間を累積することなく、タイマ１割込を定期的に実行することができるのである。
【００２３】
なお、本実施例では、コンペアレジスタ１３ｂ１〜１３ｂ５は、いずれも読み書き可能に構成されている。よって、保存メモリ１５ａを設けずに、タイマ１コンペアレジスタ１３ｂ１の値を直接読み出して、その値に２ｍｓに相当するカウント値を加算し、加算結果を、再度、タイマ１コンペアレジスタ１３ｂ１に書き込むように構成することが考えられる。しかし、コンペアレジスタ１３ｂ１〜１３ｂ５は、システムリセットまたはユーザリセットにより、その内容がＦＦＦＦｈに初期化されてしまう。よって、かかる構成を用いた場合、リセット割込を発生させるようなノイズ等が生じると、タイマ１割込の割込間隔（周期）が乱れて、正常な制御を継続することができなくなってしまうのである。従って、本実施例では、ノイズ等によるかかる不具合を回避するべく、ＲＡＭ１５内に保存メモリ１５ａを設けて、その保存メモリ１５ａにタイマ１コンペアレジスタ１３ｂ１のカウント値を記憶させている。
【００２４】
入出力ポート１７は、バスライン１８を介して接続されるＣＰＵ１１やＥＥＰＲＯＭ１６の他に、表示装置Ｄや他の入出力装置１９等と接続されている。制御部Ｃは、この入出力ポート１７を介して、表示装置Ｄや他の入出力装置１９へ各種の動作コマンドを送って、これら各装置を制御する。即ち、ＬＣＤディスプレイ３の変動表示や特定入賞口５の開閉動作も、この動作コマンドに基づいて制御されるのである。
【００２５】
表示装置Ｄは、ＣＰＵ２１と、プログラムＲＯＭ２２と、ワークＲＡＭ２３と、ビデオＲＡＭ２４と、キャラクタＲＯＭ２５と、画像コントローラ２６と、入出力ポート２７と、ＬＣＤディスプレイ３とを備えている。表示装置ＤのＣＰＵ２１は、制御部Ｃから出力される動作コマンドに応じて、ＬＣＤディスプレイ３の表示制御（変動表示）を行うものであり、プログラムＲＯＭ２２には、このＣＰＵ２１により実行されるプログラムが記憶されている。ワークＲＡＭ２３は、ＣＰＵ２１によるプログラムの実行時に使用されるワークデータが記憶されるメモリである。
【００２６】
ビデオＲＡＭ２４は、ＬＣＤディスプレイ３に表示されるデータが記憶されるメモリであり、このビデオＲＡＭ２４の内容を書き換えることにより、ＬＣＤディスプレイ３の表示内容が変更される。即ち、各表示領域における図柄の変動表示は、ビデオＲＡＭ２４の内容が書き換えられることにより行われる。キャラクタＲＯＭ２５は、ＬＣＤディスプレイ３に表示される図柄などのキャラクタデータを記憶するメモリである。画像コントローラ２６は、ＣＰＵ２１、ビデオＲＡＭ２４、入出力ポート２７のそれぞれのタイミングを調整して、データの読み書きを介在するとともに、ビデオＲＡＭ２４に記憶される表示データをキャラクタＲＯＭ２５を参照して所定のタイミングでＬＣＤディスプレイ３に表示させるものである。
【００２７】
次に、上記のように構成されたパチンコ遊技機Ｐの制御部Ｃで実行される各処理について、図５および図６のフローチャートを参照して説明する。図５は、タイマ１割込により、２ｍｓ毎に実行される割込処理のフローチャートである。なお、図４の割込ジャンプテーブルに示すように、リセット割込のジャンプアドレスも、タイマ１割込のジャンプアドレスと同一のＲＥＳＥＴ番地である。よって、この割込処理は、電源投入時におけるリセット割込処理においても同様に実行されるのである。また、イリーガルオペコードトラップ割込、クロックモニタ異常割込が発生した場合にも同様に、この割込処理が実行される。
【００２８】
この割込処理では、まず、ＣＰＵ１１全体の割込を禁止した後（Ｓ１）、タイマ１の割込要求１３ｇ１を解除するためにタイマ１割込フラグ１３ｃ１をクリアし（Ｓ２）、スタックポインタの値を初期化する（Ｓ３）。次に、ＲＡＭ１５の所定エリアに書き込まれているパターン（例えばキーワード等）をチェックして、正しく書き込まれているか否か、即ちパターンに異常があるか否かをチェックする（Ｓ４）。パターンに異常がある場合には（Ｓ４：Ｙｅｓ）、電源投入後のリセット割込処理により実行された処理であるので、かかる場合には、ＲＡＭの初期化処理を行い（Ｓ５）、フリーランニングカウンタ１３ａの値を保存メモリ１５ａに書き込むのである（Ｓ６）。なお、Ｓ４の処理においてチェックされる所定のパターンは、ＲＡＭの初期化処理において書き込まれる。
【００２９】
Ｓ６の処理の後、または、Ｓ４のパターンチェックにおいて異常が発見されない場合には（Ｓ４：Ｎｏ）、Ｓ７の処理へ移行する。Ｓ７の処理では、保存メモリ１５ａに記憶されるカウント値に、割込間隔（周期）である２ｍｓに相当するカウント値を加算する（Ｓ７）。そして、加算後の保存メモリ１５ａの値をタイマ１コンペアレジスタ１３ｂ１に書き込み（Ｓ８）、次のタイマ１割込の発生時期をセットする。その後、タイマ１マスクレジスタ１３ｄ１をオンし（Ｓ９）、更に、ＣＰＵ１１全体の割込を許可した後に（Ｓ１０）、パチンコ遊技機Ｐの制御処理であるメイン処理を実行する（Ｓ１１）。
【００３０】
メイン処理の実行後は（Ｓ１１）、次のタイマ１割込が発生するまでの間、残余時間処理を繰り返す（Ｓ１２）。図６は、残余時間処理のフローチャートであり、残余時間処理では所定の処理が行われる（Ｓ１３）。なお、この所定の処理としては（Ｓ１３）、例えば、ＬＣＤディスプレイ３に表示される図柄パターンの更新処理や、メイン処理（Ｓ１１）で使用される乱数の更新処理等がある。
【００３１】
残余時間処理の実行中に（Ｓ１２）、フリーランニングカウンタ１３ａのカウント値がタイマ１コンペアレジスタ１３ｂ１のカウント値と一致して、タイマ１割込フラグ１３ｃ１がオンし、タイマ１割込が発生すると、既に、Ｓ９の処理によりタイマ１マスクレジスタ１３ｄ１はオンされており且つＳ１０の処理によりＣＰＵ１１全体の割込が許可されているので、アンド回路１３ｆ１によって、タイマ１の割込要求１３ｇ１が出力される。すると、ＣＰＵ１１は実行中の命令の終了後に、プログラムカウンタの値をスタックポインタに退避し、図５のフローチャートの割込処理を開始する。
【００３２】
前記した通り、この割込処理では、Ｓ３の処理によりスタックポインタが初期化されているので、この割込処理の実行に際し、実行時間の長いＲＥＴＩ(RETurn Interrupt)命令を実行してスタックポインタの値を戻す必要がない。しかも、Ｓ９及びＳ１０の処理により、タイマ１の多重割込が許可されているので、タイマ１割込フラグ１３ｃ１がオンされると、即座に、タイマ１の割込要求１３ｇ１が出力される。よって、タイマ１割込が発生してから短時間のうちに、この割込処理を実行することができるのである。これによりＣＰＵ１１に内蔵されるタイマ割込を用いても、パチンコ遊技機Ｐの制御を行うことができるのである。
【００３３】
なお、本実施例において請求項１記載の割込処理としては、図５のフローチャートの処理が該当し、スタック復帰手段としてはＳ３の処理が、割込許可手段としてはＳ９及びＳ１０の処理が、制御手段としてはＳ１１の処理が、ループ手段としてはＳ１２の処理が、それぞれ該当する。また、加算手段としてはＳ７の処理が、書込手段としてはＳ７およびＳ８の処理が、それぞれ該当する。
【００３４】
以上、実施例に基づき本発明を説明したが、本発明は上記実施例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能であることは容易に推察できるものである。
【００３５】
例えば本実施例では、図５の割込処理は、タイマ１の割込処理の他に、リセット割込の割込処理とも共用されているので、Ｓ３の処理において、スタックポインタを戻すのではなく、初期化するように構成している。しかし、この割込処理がリセット割込の割込処理と共用されず、タイマ１の割込処理に専用される場合には、Ｓ３の処理において、スタックポインタを初期化するのではなく、例えばポップ命令を実行するなどしてスタックポインタの値を戻すように構成しても良い。
【００３６】
なお、当然のことながら、割込処理がタイマ１の割込とリセット割込とで共用される場合においても、Ｓ３に相当するスタックポインタを操作する処理が、リセット割込の割込処理とタイマ１の割込処理とで分けられていれば、タイマ１の割込処理にて実行されるスタックポインタの操作処理を、スタックポインタの初期化に代えて、例えばポップ命令の実行などにより戻すように構成しても良い。
【００３７】
以下に本発明の変形例を示す。請求項１記載の弾球遊技機の制御装置において、前記スタック復帰手段はスタックポインタの初期化を行うものであり、前記割込回路による割込発生時のジャンプ先アドレスは、電源の投入時に実行されるリセット割込のジャンプ先アドレスと同一にされていることを特徴とする弾球遊技機の制御装置２。よって、リセット割込が発生するような異常がノイズ等によって生じても、リセット割込のジャンプ先アドレスは、前記割込回路による割込発生時のジャンプ先アドレスと同一にされているので、異常なリセット割込の発生により前記割込処理が実行される。従って、弾球遊技機を誤動作させることなく、制御することができる。
【００３８】
弾球遊技機の制御装置２において、前記割込回路による割込発生時のジャンプ先アドレスは、未定義のオペコードをフェッチした場合に発生するトラップ割込のジャンプ先アドレスと同一にされていることを特徴とする弾球遊技機の制御装置３。よって、トラップ割込が発生するような異常がノイズ等によって生じても、トラップ割込のジャンプ先アドレスは、前記割込回路による割込発生時のジャンプ先アドレスと同一にされているので、異常なトラップ割込の発生により前記割込処理が実行される。従って、弾球遊技機を誤動作させることなく、制御することができる。
【００３９】
弾球遊技機の制御装置２若しくは３または請求項１記載の弾球遊技機の制御装置おいて、前記割込回路は、タイマ割込回路で構成され、所定のクロック毎に更新されるフリーランニングカウンタと、そのフリーランニングカウンタの値と比較されるコンペアレジスタとを備えており、前記フリーランニングカウンタの値が前記コンペアレジスタの値と一致した場合に割込を発生させるものであり、前記コンペアレジスタにセットされている値を記憶するセット値記憶手段と、前記タイマ割込回路による割込の発生時に前記セット値記憶手段の内容に割込間隔に相当する時間を加算する加算手段と、その加算手段による加算結果を前記コンペアレジスタおよびセット値記憶手段へ書き込む書込手段とを備えていることを特徴とする弾球遊技機の制御装置４。よって、フリーランニングカウンタを用いたタイマ割込であっても、割込発生から割込処理が開始されるまでの誤差時間を累積することなく、所望の間隔で割込を発生させることができる。
【００４０】
【発明の効果】  請求項１記載の弾球遊技機の制御装置によれば、ＣＰＵに内蔵される割込回路を用いた割込処理により、割込の発生から割込処理が開始されるまでの時間を短縮することができる。よって、リセット割込を発生させるための外部回路を削除して、回路コストを低減することができるという効果がある。
【００４１】
また、タイマ割込回路で構成される割込回路のフリーランニングカウンタは、所定のクロック毎に更新され、そのフリーランニングカウンタの値がコンペアレジスタの値と一致した場合に割込が発生する。セット値記憶手段には、コンペアレジスタにセットされている値が記憶されており、タイマ割込回路による割込の発生時に、加算手段によって、そのセット値記憶手段の内容に割込間隔に相当する時間が加算される。そして、加算手段による加算結果が、書込手段によってコンペアレジスタおよびセット値記憶手段へ書き込まれる。よって、フリーランニングカウンタを用いたタイマ割込であっても、割込発生から割込処理が開始されるまでの誤差時間を累積することなく、所望の間隔で割込を発生させることができるという効果がある。
【００４２】
請求項２記載の弾球遊技機の制御装置によれば、請求項１記載の弾球遊技機の制御装置の奏する効果に加え、加算手段および書込手段は、割込許可手段の実行前に実行されるので、次回の割込タイミングの設定を、多重割込を許可する前に行うことができる。よって、多重割込を正確に発生させることができるという効果がある。
【００４３】
請求項３記載の弾球遊技機の制御装置によれば、請求項１又は２に記載の弾球遊技機の制御装置の奏する効果に加え、制御手段は、割込許可手段の実行後に実行されるので、制御手段の実行中においても、多重割込を発生させることができる。よって、制御手段の実行中においても、即座に、次の割込処理を実行して、割込の発生から割込処理が開始されるまでの時間を短縮することができるという効果がある。
【図面の簡単な説明】
【図１】  本発明の一実施例であるパチンコ遊技機の遊技盤の正面図である。
【図２】  パチンコ遊技機の電気的構成を示したブロック図である。
【図３】  タイマ割込回路の構成を示したブロック図である。
【図４】  割込みジャンプテーブルを模式的に表した図である。
【図５】  割り込み処理を示したフローチャートである。
【図６】  残余時間処理を示したフローチャートである。
【符号の説明】
１１            ＣＰＵ
１３            タイマ割込回路（割込手段、割込回路）
１３ａ          フリーランニングカウンタ
１３ｂ１〜ｂ５  コンペアレジスタ
１４            ＲＯＭ
１５            ＲＡＭ
１５ａ          保存メモリ（セット値記憶手段）
Ｃ              制御部
Ｄ              表示装置
Ｐ              パチンコ遊技機（弾球遊技機）