【手続補正書】
【提出日】平成17年1月5日(2005.1.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上にメモリセル部とその周辺に位置する周辺回路部とを備え、
前記メモリセル部において、ゲート絶縁膜上に位置するフローティングゲートと、そのフローティングゲート上に位置するゲート間絶縁膜と、前記ゲート間絶縁膜上に位置するコントロールゲートとを有するメモリトランジスタを備え、また前記周辺回路部において、第１のゲート絶縁膜を含む第１のトランジスタおよび第２のゲート絶縁膜を含む第２のトランジスタを備え、
前記第１および第２のトランジスタの少なくとも一方は、そのゲート絶縁膜の上に下から順に互いに接して位置する、下部導電層と中間絶縁膜と上部導電層とを備え、前記下部導電層は前記フローティングゲートと同じ厚み方向構成を有し、前記中間絶縁膜は前記ゲート間絶縁膜と同じ厚み方向構成の絶縁膜を含み、前記上部導電層は前記コントロールゲートの導電層と同じ厚み方向構成を有し、さらに、
前記中間絶縁膜は、前記上部導電層と前記下部導電層とを電気的に接続する導通部を備える、
前記第１および第２のトランジスタの両方とも、それぞれのゲート絶縁膜の上に、前記フローティングゲートと同じ厚み方向構成の下部導電層と、前記ゲート間絶縁膜と同じ厚み方向構成の絶縁膜を含む中間絶縁膜と、前記コントロールゲートと同じ厚み方向構成の上部導電層とを備え、前記中間絶縁膜は、前記上部導電層と前記下部導電層とを電気的に接続する導通部を備え、
前記メモリセル部におけるフローティングゲートおよび前記周辺回路部における下部導電層は、不純物を含むドープトシリコンから形成され、前記下部導電層の不純物濃度が、前記フローティングゲートの不純物濃度より高い、不揮発性半導体記憶装置。
【請求項２】
半導体基板上にメモリセル部とその周辺に位置する周辺回路部とを備え、
前記メモリセル部において、ゲート絶縁膜上に位置するフローティングゲートと、そのフローティングゲート上に位置するゲート間絶縁膜と、前記ゲート間絶縁膜上に位置するコントロールゲートとを有するメモリトランジスタを備え、また前記周辺回路部において、第１のゲート絶縁膜を含む第１のトランジスタおよび第２のゲート絶縁膜を含む第２のトランジスタを備え、
前記第１および第２のトランジスタの少なくとも一方は、そのゲート絶縁膜の上に下から順に互いに接して位置する、下部導電層と中間絶縁膜と上部導電層とを備え、前記下部導電層は前記フローティングゲートと同じ厚み方向構成を有し、前記中間絶縁膜は前記ゲート間絶縁膜と同じ厚み方向構成の絶縁膜を含み、前記上部導電層は前記コントロールゲートの導電層と同じ厚み方向構成を有し、さらに、
前記中間絶縁膜は、前記上部導電層と前記下部導電層とを電気的に接続する導通部を備え、
前記第１のトランジスタは、前記第１のゲート絶縁膜の上に、前記フローティングゲートと同じ厚み方向構成の下部導電層と、前記ゲート間絶縁膜と同じ厚み方向構成の絶縁膜を含む中間絶縁膜と、前記コントロールゲートと同じ厚み方向構成の上部導電層とを備え、前記中間絶縁膜は、前記上部導電層と前記下部導電層とを電気的に接続する導通部を備え、前記第２のトランジスタは、前記第２のゲート絶縁膜の上に前記コントロールゲートと同じ厚み方向構成の導電層を備え、
前記メモリセル部におけるフローティングゲートおよび前記周辺回路部における下部導電層は、不純物を含むドープトシリコンから形成され、前記下部導電層の不純物濃度が、前記フローティングゲートの不純物濃度より高い、不揮発性半導体記憶装置。
【請求項３】
前記導通部は、前記上部導電層が前記中間絶縁膜を貫通し、前記下部導電層に届く、絶縁膜貫通導通部である、請求項１または２に記載の不揮発性半導体記憶装置。
【請求項４】
前記第１のトランジスタは前記半導体基板上に前記メモリトランジスタのゲート絶縁膜と同じ厚み方向構成の第１のゲート絶縁膜を有し、前記第２のトランジスタは前記半導体基板上に前記第１のゲート絶縁膜よりも厚い第２のゲート絶縁膜を備える、請求項１〜３のいずれかに記載の不揮発性半導体記憶装置。
【請求項５】
前記第２のゲート絶縁膜は、前記第１のゲート絶縁膜と同じ厚み方向構成の絶縁膜を含みさらに別の絶縁膜を付加された絶縁膜である、請求項４に記載の不揮発性半導体記憶装置。
【請求項６】
前記周辺回路部において、前記中間絶縁膜と前記上部導電層との間に不純物を含むドープトシリコン膜をさらに備え、前記ドープトシリコン膜にも前記導通部が設けられている、請求項１〜５のいずれかに記載の不揮発性半導体記憶装置。
【請求項７】
前記ドープトシリコンが、リンドープト多結晶シリコンであり、前記下部導電層のリン濃度が、前記フローティングゲートのリン濃度より高い、請求項６に記載の不揮発性半導体記憶装置。
【請求項８】
前記ゲート間絶縁膜が、下から順に、シリコン酸化膜と、シリコン窒化膜と、シリコン酸化膜との３層が積層された三層絶縁膜である、請求項１〜７のいずれかに記載の不揮発性半導体記憶装置。
【請求項９】
半導体基板上にメモリセル部とその周辺に位置する周辺回路部とを備え、前記メモリセル部において、ゲート絶縁膜上に位置するフローティングゲートと、そのフローティングゲート上に位置するゲート間絶縁膜と、前記ゲート間絶縁膜上に位置するコントロールゲートとを有するメモリトランジスタを備え、また前記周辺回路部において、第１のゲート絶縁膜を含む第１のトランジスタおよび第２のゲート絶縁膜を含む第２のトランジスタを備える不揮発性半導体記憶装置の製造方法であって、
前記半導体基板上の周辺回路部の前記第２のトランジスタが形成される領域に下層絶縁膜を形成する工程と、
前記半導体基板および前記下層絶縁膜を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上にフローティングゲートを構成するフローティング導電層を形成する工程と、
前記フローティング導電層の上に、前記ゲート間絶縁膜を形成する工程と、
前記第１および第２のトランジスタが形成される領域の前記ゲート間絶縁膜に前記フローティング導電層に届く貫通孔を開口する工程とを備え、
さらに、前記フローティング導電層は不純物ドープトシリコン膜で形成され、前記ゲート間絶縁膜に貫通孔を開口する工程の後、前記周辺回路部の領域の前記不純物ドープトシリコン膜にのみさらに不純物を注入する工程を備える、不揮発性半導体記憶装置の製造方法。
【請求項１０】
半導体基板上にメモリセル部とその周辺に位置する周辺回路部とを備え、
前記メモリセル部において、ゲート絶縁膜上に位置するフローティングゲートと、そのフローティングゲート上に位置するゲート間絶縁膜と、前記ゲート間絶縁膜上に位置するコントロールゲートとを有するメモリトランジスタを備え、また前記周辺回路部において、第１のゲート絶縁膜を含む第１のトランジスタおよび第２のゲート絶縁膜を含む第２のトランジスタを備える、不揮発性半導体記憶装置の製造方法であって、
前記メモリセル部と前記周辺回路部とに共通に、ゲート絶縁膜と、そのゲート絶縁膜上に前記フローティングゲートとなるフローティング導電層と、その導電層上にゲート間絶縁膜とを、順次積層する工程と、
前記順次積層された、ゲート絶縁膜と、フローティング導電層と、ゲート間絶縁膜とを、平面的に見て前記第２のトランジスタが形成される領域の範囲のみ除去して前記半導体基板を露出させる工程と、
前記第２のトランジスタの領域にのみ、前記ゲート絶縁膜より厚さの厚い第２ゲート絶縁膜を形成する工程と、
前記第１のトランジスタが形成される領域の、前記ゲート間絶縁膜に前記フローティング導電層に届く貫通孔を開口する工程と、
前記メモリセル部と前記周辺回路部とにわたって、前記貫通孔を埋め、前記第２ゲート絶縁膜を覆うように前記コントロールゲートとなるコントロール導電層を形成する工程とを備え、
前記フローティング導電層は不純物ドープトシリコン膜で形成され、前記貫通孔開口工程と前記コントロール導電層形成工程との間に、前記周辺回路部の不純物ドープトシリコン膜にのみ、さらに不純物を注入する工程とを備える、不揮発性半導体記憶装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
【従来の技術】
図３４は、従来の不揮発性半導体記憶装置を示す断面図である。図３４を参照して、この不揮発性半導体記憶装置は、メモリセル部Ｒ1と、その周辺の周辺回路部Ｒ2とに区分けされ、メモリセル部Ｒ1にはメモリトランジスタ１５０が、また周辺回路部Ｒ2には、２種類のトランジスタ１６１，１６２が配置されている。これら２種類のトランジスタの相違は、後述するように、ゲート絶縁膜１２７，１３７の厚さが異なることにある。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
図３４では、メモリセル部のメモリトランジスタ１５０はビット線に沿った断面と、ワード線に沿った断面との２つの断面が示されている。素子分離帯１０２によって周辺回路部Ｒ2と分離されたメモリセル部Ｒ1のシリコン基板の底部には、ｎ導電型ボトムウェル１０３が設けられ、その上にｐ導電型ウェル１０５が形成されている。メモリトランジスタ１５０は、ｐ導電型ウェル内のソース、ドレイン領域１０８ａ，１０８ｂを有し、さらにシリコン基板１０１の上に配置されたゲート絶縁膜１０６を備えている。ゲート絶縁膜１０６の上には、絶縁領域１０９に囲まれたフローティングゲート１０７が配置されている。フローティングゲート１０７の上にはシリコン酸化膜とシリコン窒化膜とシリコン酸化膜との三層絶縁膜からなるゲート間絶縁膜１１０が形成されている。そのゲート間絶縁膜の上には、コントロールゲート１１３が配置され、さらにその上にＷＳｉからなる層１１４と、絶縁膜１１５とが配置されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
次に、シリコン基板１０１のメモリセルが形成される領域に、レジストパターンをマスクに用いてヒ素をたとえば３５ｋｅＶの加速エネルギー，3.0Ｅ15程度の密度でイオン注入し、ｎ導電型不純物拡散領域１０８ａ，１０８ｂを形成し、ソース、ドレイン領域とする。この後、シリコン基板１０１に、減圧ＣＶＤ法により厚さ８００ｎｍのシリコン酸化膜１０９を堆積し、次いでこのシリコン酸化膜１０９を全面エッチングすることにより、リンドープト多結晶シリコン膜１０７の表面を露出する（図３５参照）。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
シリコン基板１０１の上に熱酸化法を用いて、周辺回路部Ｒ2の低耐圧トランジスタのゲート酸化膜となる厚さ１０ｎｍ程度のシリコン酸化膜１２７を成長させる。このとき、メモリセル部Ｒ1では、三層絶縁膜１１０のシリコン窒化膜が下地の熱酸化を防止する。一方、周辺回路部Ｒ2の高耐圧トランジスタ領域のゲート酸化膜となるシリコン酸化膜１３７は２０ｎｍより厚く、３０ｎｍより薄い酸化膜となる。続いて、厚さ２００ｎｍ程度のリンドープト多結晶シリコン膜１１３と、厚さ１００ｎｍ程度のＷＳｉ膜１１４と、厚さ２００ｎｍ程度のシリコン酸化膜１１５とを堆積する。この後、フォトリソグラフィによってレジストパターンを形成し、レジストパターンをマスクに用いてシリコン酸化膜１１５をパターニングする。次いで、このシリコン酸化膜１１５をマスクに用いて、ＷＳｉ膜１１４と、リンドープトシリコン多結晶シリコン１１３とをパターニングする（図３７）。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
【課題を解決するための手段】
本発明の不揮発半導体記憶装置は、半導体基板上にメモリセル部とその周辺に位置する周辺回路部とを備え、メモリセル部において、ゲート絶縁膜上のフローティングゲートと、そのフローティングゲート上に位置するゲート間絶縁膜と、ゲート間絶縁膜上に位置するコントロールゲートとを有するメモリトランジスタを備え、また周辺回路部において、第１のゲート絶縁膜を含む第１のトランジスタおよび第２のゲート絶縁膜を含む第２のトランジスタを備える不揮発性半導体記憶装置である。この不揮発性半導体記憶装置では、第１および第２のトランジスタの少なくとも一方は、そのゲート絶縁膜の上に下から順に互いに接して位置する、下部導電層と中間絶縁膜と上部導電層とを備え、下部導電層はフローティングゲートと同じ厚み方向構成を有し、中間絶縁膜はゲート間絶縁膜と同じ厚み方向構成の絶縁膜を含み、上部導電層はコントロールゲートの導電層と同じ厚み方向構成を有し、さらに、中間絶縁膜は、上部導電層と下部導電層とを電気的に接続する導通部を備える。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
上記本発明の不揮発性半導体記憶装置では、第１および第２のトランジスタの両方とも、それぞれのゲート絶縁膜の上に、フローティングゲートと同じ厚み方向構成の下部導電層と、ゲート間絶縁膜と同じ厚み方向構成の絶縁膜を含む中間絶縁膜と、コントロールゲートと同じ厚み方向構成の上部導電層とを備え、中間絶縁膜は、上部導電層と下部導電層とを電気的に接続する導通部を備える。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
上記本発明の不揮発性半導体記憶装置では、第１のトランジスタは、第１のゲート絶縁膜の上に、フローティングゲートと同じ厚み方向構成の下部導電層と、ゲート間絶縁膜と同じ厚み方向構成の絶縁膜を含む中間絶縁膜と、コントロールゲートと同じ厚み方向構成の上部導電層とを備え、中間絶縁膜は、上部導電層と下部導電層とを電気的に接続する導通部を備えることができる。また、第２のトランジスタは、第２のゲート絶縁膜の上にコントロールゲートと同じ厚み方向構成の導電層を備える。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
上記本発明の不揮発性半導体記憶装置では、導通部を、上部導電層が中間絶縁膜を貫通し、下部導電層に届く、絶縁膜貫通導通部とすることができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
上記本発明の不揮発性半導体記憶装置では、第１のトランジスタは半導体基板上にメモリトランジスタのゲート絶縁膜と同じ厚み方向構成の第１のゲート絶縁膜を有し、第２のトランジスタは半導体基板上に第１のゲート絶縁膜よりも厚い第２のゲート絶縁膜を備えることができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
上記本発明の不揮発性半導体記憶装置では、第２のゲート絶縁膜は、第１のゲート絶縁膜と同じ厚み方向構成の絶縁膜を含みさらに別の絶縁膜を付加された絶縁膜とすることができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
上記本発明の不揮発性半導体記憶装置では、周辺回路部において、中間絶縁膜と上部導電層との間に不純物を含むドープトシリコン膜をさらに備え、ドープトシリコン膜にも導通部が設けられるようにできる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
上記本発明の不揮発性半導体記憶装置では、メモリセル部におけるフローティングゲートおよび周辺回路部における下部導電層は、不純物を含むドープトシリコンから形成され、下部導電層の不純物濃度を、フローティングゲートの不純物濃度より高くなっている。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
上記本発明の不揮発性半導体記憶装置では、ドープトシリコンが、リンドープト多結晶シリコンであり、下部導電層のリン濃度を、フローティングゲートのリン濃度より高くすることができる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
上記本発明の不揮発性半導体記憶装置では、ゲート間絶縁膜を、下から順に、シリコン酸化膜と、シリコン窒化膜と、シリコン酸化膜との３層が積層された三層絶縁膜とすることができる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
本発明の不揮発性半導体記憶装置の製造方法は、半導体基板上にメモリセル部とその周辺に位置する周辺回路部とを備え、メモリセル部において、絶縁膜上のフローティングゲートと、そのフローティングゲート上に位置するゲート間絶縁膜と、ゲート間絶縁膜上に位置するコントロールゲートとを有するメモリトランジスタを備え、また周辺回路部において、第１のゲート絶縁膜を含む第１のトランジスタおよび第２のゲート絶縁膜を含む第２のトランジスタを備える不揮発性半導体記憶装置の製造方法である。この製造方法は、半導体基板上の周辺回路部の第２のトランジスタが形成される領域に下層絶縁膜を形成する工程と、半導体基板および下層絶縁膜を覆うゲート絶縁膜を形成する工程と、ゲート絶縁膜の上にフローティングゲートを構成するフローティング導電層を形成する工程と、フローティング導電層の上に、ゲート間絶縁膜を形成する工程と、第１および第２のトランジスタが形成される領域のゲート間絶縁膜にフローティング導電層に届く貫通孔を開口する工程とを備える。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
上記の不揮発性半導体記憶装置の製造方法では、フローティング導電層は不純物ドープトシリコン膜で形成され、ゲート間絶縁膜に貫通孔を開口する工程の後、周辺回路部の領域の不純物ドープトシリコン膜にのみ、さらに不純物を注入する工程を備える。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
本発明の別の不揮発性半導体記憶装置の製造方法では、半導体基板上にメモリセル部とその周辺に位置する周辺回路部とを備え、メモリセル部において、ゲート絶縁膜上に位置するフローティングゲートと、そのフローティングゲート上に位置するゲート間絶縁膜と、前記ゲート間絶縁膜上に位置するコントロールゲートとを有するメモリトランジスタを備え、また周辺回路部において、第１のゲート絶縁膜を含む第１のトランジスタおよび第２のゲート絶縁膜を含む第２のトランジスタを備える、不揮発性半導体記憶装置の製造方法である。この不揮発性半導体記憶装置の製造方法は、メモリセル部と周辺回路部とに共通に、ゲート絶縁膜と、そのゲート絶縁膜上にフローティングゲートとなるフローティング導電層と、その導電層上にゲート間絶縁膜とを、順次積層する工程と、順次積層された、ゲート絶縁膜と、フローティング導電層と、ゲート間絶縁膜とを、平面的に見て第２のトランジスタが形成される領域の範囲のみ除去して、半導体基板を露出させる工程と、第２のトランジスタの領域にのみ、ゲート絶縁膜より厚さの厚い第２ゲート絶縁膜を形成する工程と、第１のトランジスタが形成される領域の、ゲート間絶縁膜にフローティング導電層に届く貫通孔を開口する工程と、メモリセル部と周辺回路部とにわたって、貫通孔を埋め、第２ゲート絶縁膜を覆うようにコントロールゲートとなるコントロール導電層を形成する工程とを備える。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
上記本発明の別の不揮発性半導体記憶装置の製造方法では、フローティング導電層は不純物ドープトシリコン膜で形成され、貫通孔開口工程とコントロール導電層形成工程との間に、周辺回路部の不純物ドープトシリコン膜にのみ、さらに不純物を注入する工程とを備える。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正の内容】
【００８１】
上記の不揮発性半導体記憶装置は、次の製造方法を用いて製造することができる。まず、実施の形態１における図１〜図１３の手順にしたがって製造してゆく。図１３は、三層絶縁膜１０の上にリンドープト多結晶シリコン膜１１を形成し、周辺回路部のトランジスタ形成領域にリンドープト多結晶シリコン膜８に届く貫通孔を開口した状態の断面図である。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
本実施の形態では、この後、図２１に示すように、メモリセル部を除いて周辺回路部にのみリンを注入する。このリンの周辺回路領域への注入により、周辺回路部のリンドープト多結晶シリコン膜８のリン濃度は、メモリセル部のそれより高くなる。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
この後の製造工程は、実施の形態１における図１４〜図２０の処理工程にしたがって行われる。
【手続補正２３】
【補正対象書類名】図面
【補正対象項目名】図２３
【補正方法】変更
【補正の内容】
【図２３】
2003203999.tif 000001