【手続補正書】
【提出日】平成17年9月14日(2005.9.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】半導体基板の表面層にアスペクト比が１以上の溝を、間に半導体領域を挟むように形成する工程と、該溝で挟まれた半導体領域を除去し、前記半導体装置にトレンチを形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】半導体基板の表面層にアスペクト比が１以上の溝を、間に半導体領域を挟むように形成する工程と、該溝で挟まれた半導体領域を完全に酸化膜に変質するまで酸化する工程と、該酸化された前記半導体領域を除去し、前記半導体基板にトレンチを形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】半導体基板の表面層にアスペクト比が１以上の溝を、間に半導体領域を挟むように形成する工程と、該溝で挟まれた半導体領域を酸化膜に変質する工程と、該溝で挟まれ酸化膜に変質しない半導体領域を除去する工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】酸化膜に変質した前記半導体領域を除去し、前記半導体基板にトレンチを形成する工程を有することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】前記除去された半導体領域の箇所と前記溝に絶縁膜を充填する工程とを有することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項６】半導体基板の表面層にアスペクト比が１以上の溝を、間に半導体領域を挟むように形成する工程と、該溝の内壁に不純物をドープした多結晶シリコン層を形成する工程と、該多結晶シリコン層と溝で挟まれた半導体領域を完全に酸化膜に変質するまで熱酸化処理し、該熱酸化処理で、前記多結晶シリコン層を拡散源として溝近傍の半導体領域にドリフト領域となる第１拡散層を形成する工程と、前記溝を絶縁膜で充填する工程とを有することを特徴とする半導体装置の製造方法。
【請求項７】半導体基板の表面層にアスペクト比が１以上の溝を、間に半導体領域を挟むように形成する工程と、該溝の内壁に不純物をドープした多結晶シリコン層を形成する工程と、該多結晶シリコン層と溝で挟まれた半導体領域を酸化膜に変質するまで熱酸化処理し、該熱酸化処理で、前記多結晶シリコン層を拡散源として溝近傍の半導体領域にドリフト領域となる第１拡散層を形成する工程と、酸化膜に変質しない前記半導体領域を除去する工程と、前記溝と除去された前記半導体領域の箇所を絶縁膜で充填する工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】前記第１拡散層を形成する工程の後に、酸化膜に変質した前記多結晶シリコン層を除去する工程を有することを特徴とする請求項６または７に記載の半導体装置の製造方法。
【請求項９】酸化膜に変質しない前記半導体領域を除去する工程の後に、該除去箇所の底部の前記半導体基板に前記第１拡散層と接するドリフト領域の一部となる第２拡散層を形成する工程を有することを特徴とする請求項７または８に記載の半導体装置の製造方法。
【請求項１０】半導体基板の表面層にアスペクト比が１以上の溝を、間に半導体領域を挟むように形成する工程と、該溝の内壁にイオン注入層を形成する工程と、前記溝で挟まれた前記半導体領域を完全に酸化膜に変質するまで熱酸化処理し、該熱酸化処理で、前記イオン注入層を拡散源として溝近傍の半導体領域にドリフト領域となる拡散層を形成する工程と、前記溝を絶縁膜で充填する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１１】前記溝が複数個近接して形成されたものであることを特徴とする請求項１〜１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】前記溝が複数本ループ状に形成されたものであることを特徴とする請求項１〜１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１３】前記溝がループ状の第１溝と、前記第１溝の内側に形成され前記第１溝の開口部の幅と溝深さが同じ第２溝とからなることを特徴とする請求項１〜１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１４】前記第２溝の両端が前記第１溝と接し、前記第２溝の平面形状がストライプ状をしていることを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】前記第２溝の平面形状が格子状であり、該格子の外周端が前記第１溝と接することを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１６】前記ドリフト領域を形成する工程に続いて、前記半導体基板上にゲート電極を形成する工程と、該ドリフト領域を挟んで前記半導体基板の表面層にソース領域およびドレイン領域を形成する工程とを有することを特徴とする請求項７〜１０のいずれか一項に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
【課題を解決するための手段】
前記の目的を達成するために、（１）半導体基板の表面層にアスペクト比が１以上の溝を、間に半導体領域を挟むように形成する工程と、該溝で挟まれた半導体領域を除去し、前記半導体装置にトレンチを形成する工程とを有する製造方法とする。（２）半導体基板の表面層にアスペクト比が１以上の溝を、間に半導体領域を挟むように形成する工程と、該溝で挟まれた半導体領域を完全に酸化膜に変質するまで酸化する工程と、該酸化された前記半導体領域を除去し、前記半導体基板にトレンチを形成する工程とを有する製造方法とする。（３）半導体基板の表面層にアスペクト比が１以上の溝を、間に半導体領域を挟むように形成する工程と、該溝で挟まれた半導体領域を酸化膜に変質する工程と、該溝で挟まれ酸化膜に変質しない半導体領域を除去する工程とを有する製造方法とする。（４）上記（３）の製造方法において、酸化膜に変質した前記半導体領域を除去し、前記半導体基板にトレンチを形成する工程を有する製造方法とする。（５）上記（３）の製造方法において、前記除去された半導体領域の箇所と前記溝に絶縁膜を充填する工程とを有する製造方法とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
（６）半導体基板の表面層にアスペクト比が１以上の溝を、間に半導体領域を挟むように形成する工程と、該溝の内壁に不純物をドープした多結晶シリコン層を形成する工程と、該多結晶シリコン層と溝で挟まれた半導体領域を完全に酸化膜に変質するまで熱酸化処理し、該熱酸化処理で、前記多結晶シリコン層を拡散源として溝近傍の半導体領域にドリフト領域となる第１拡散層を形成する工程と、前記溝を絶縁膜で充填する工程とを有する製造方法とする。（７）半導体基板の表面層にアスペクト比が１以上の溝を、間に半導体領域を挟むように形成する工程と、該溝の内壁に不純物をドープした多結晶シリコン層を形成する工程と、該多結晶シリコン層と溝で挟まれた半導体領域を酸化膜に変質するまで熱酸化処理し、該熱酸化処理で、前記多結晶シリコン層を拡散源として溝近傍の半導体領域にドリフト領域となる第１拡散層を形成する工程と、酸化膜に変質しない前記半導体領域を除去する工程と、前記溝と除去された前記半導体領域の箇所を絶縁膜で充填する工程とを有する製造方法とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
（８）上記（６）または（７）の製造方法において、前記第１拡散層を形成する工程の後に、酸化膜に変質した前記多結晶シリコン層を除去する工程を有する製造方法とする。（９）上記（８）の製造方法において、酸化膜に変質しない前記半導体領域を除去する工程の後に、該除去箇所の底部の前記半導体基板に前記第１拡散層と接するドリフト領域の一部となる第２拡散層を形成する工程を有する製造方法とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
（１０）半導体基板の表面層にアスペクト比が１以上の溝を、間に半導体領域を挟むように形成する工程と、該溝の内壁にイオン注入層を形成する工程と、前記溝で挟まれた前記半導体領域を完全に酸化膜に変質するまで熱酸化処理し、該熱酸化処理で、前記イオン注入層を拡散源として溝近傍の半導体領域にドリフト領域となる拡散層を形成する工程と、前記溝を絶縁膜で充填する工程とを有する製造方法とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
（１１）上記（１）〜（１０）の製造方法において、前記溝が複数個近接して形成されたものである製造方法とする。（１２）上記（１）〜（１０）の製造方法において、前記溝が複数本ループ状に形成されたものである製造方法とする。（１３）上記（１）〜（１０）の製造方法において、前記溝がループ状の第１溝と、前記第１溝の内側に形成され前記第１溝の開口部の幅と溝深さが同じ第２溝とからなる製造方法とする。（１４）上記（１３）の製造方法において、前記第２溝の両端が前記第１溝と接し、前記第２溝の平面形状がストライプ状をしている製造方法とする。（１５）上記（１３）の製造方法において、前記第２溝の平面形状が格子状であり、該格子の外周端が前記第１溝と接する製造方法とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
（１６）上記（７）〜（１０）の製造方法において、前記ドリフト領域を形成する工程に続いて、前記半導体基板上にゲート電極を形成する工程と、該ドリフト領域を挟んで前記半導体基板の表面層にソース領域およびドレイン領域を形成する工程とを有する製造方法とする。
〔作用〕
トレンチを形成する領域にアスペクト比が１以上の微少な溝を近接して多数形成することで、溝底部にブラックシリコンが形成されることを防止できる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
つぎに、ＣＭＰ法で絶縁膜２９、酸化膜２１、窒化膜２２、酸化膜２３を、半導体基板１００の表面高さまで除去する（図２０）。このように、シリコン柱４の幅を広くして、未酸化領域２７を除去することで、幅２０μｍ程度のトレンチ１０１、１０２を形成することができる。また、広いトレンチ幅でも、熱酸化膜２４に変質したシリコン柱を残すことで、ウエハ裏面の図示しない酸化膜とのバランスがとれるため、ウエハの反りを抑制できる。さらに、熱酸化膜２４に変質したシリコン柱を残すと、前記第１、第２実施例と比べ絶縁膜２９の溝内への形成時間を短縮することができる。また、複数解に分け、１回のエッチング開口率を低くして、トレンチを掘ることによっても、プロセス途中でのウエハの反りを抑制できる。また、溝１を微小とすることで、ブラックシリコンの発生を防止できる。