【手続補正書】
【提出日】平成17年1月6日(2005.1.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体基板、半導体基板の製造方法及び固体撮像装置の製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に、１１２０℃以下の成長温度で成長させたエピタキシャル層が形成されていることを特徴とする半導体基板。
【請求項２】
前記半導体基板は、９００℃以下の温度でプレアニールされた後で水素アニールがなされていることを特徴とする請求項１に記載の半導体基板。
【請求項３】
前記半導体基板は、炭素導入が行われていることを特徴とする請求項１に記載の半導体基板。
【請求項４】
エピタキシャル半導体基板の作製において、
エピタキシャル層の成長を、１１２０℃以下の成長温度で行う
ことを特徴とする半導体基板の製造方法。
【請求項５】
炭素ゲッター法による炭素導入を行った半導体基板に対して、上記エピタキシャル層を上記温度で成長させることを特徴とする請求項４に記載の半導体基板の製造方法。
【請求項６】
エピタキシャル半導体基板の作製において、
水素アニールの前に、９００℃以下の温度でプレアニールを行い、
上記水素アニール後にエピタキシャル層を成長する
ことを特徴とする半導体基板の製造方法。
【請求項７】
炭素ゲッター法による炭素導入を行った半導体基板に対して、上記プレアニールを行うことを特徴とする請求項６に記載の半導体基板の製造方法。
【請求項８】
エピタキシャル半導体基板の作製において、
水素アニールの前に、９００℃以下の温度でプレアニールを行い、
エピタキシャル層の成長を、１１２０℃以下の成長温度で行う
ことを特徴とする半導体基板の製造方法。
【請求項９】
炭素ゲッター法による炭素導入を行った半導体基板に対して、上記プレアニールを行い、上記エピタキシャル層を上記温度で成長させることを特徴とする請求項８に記載の半導体基板の製造方法。
【請求項１０】
エピタキシャル層の成長を１１２０℃以下の成長温度で行ったエピタキシャル半導体基板を作製し、
該エピタキシャル半導体基板の前記エピタキシャル層に固体撮像素子を形成する
ことを特徴とする固体撮像装置の製造方法。
【請求項１１】
炭素ゲッター法による炭素導入を行った半導体基板に対して、上記エピタキシャル層を成長させて上記エピタキシャル半導体基板を作製することを特徴とする請求項１０に記載の固体撮像装置の製造方法。
【請求項１２】
水素アニールの前に、９００℃以下の温度でプレアニールを行い、上記水素アニール後にエピタキシャル層を成長してエピタキシャル半導体基板を作製し、
該エピタキシャル半導体基板のエピタキシャル層に固体撮像素子を形成する
ことを特徴とする固体撮像装置の製造方法。
【請求項１３】
炭素ゲッター法による炭素導入を行った半導体基板に対して、上記プレアニールを行って上記エピタキシャル半導体基板を作製することを特徴とする請求項１２に記載の固体撮像装置の製造方法。
【請求項１４】
水素アニールの前に、９００℃以下の温度でプレアニールを行い、エピタキシャル層の成長を、１１２０℃以下の成長温度で行ったエピタキシャル半導体基板を作製し、
該エピタキシャル半導体基板の前記エピタキシャル層に固体撮像素子を形成する
ことを特徴とする固体撮像装置の製造方法。
【請求項１５】
炭素ゲッター法による炭素導入を行った半導体基板に対して、上記プレアニールを行い、上記エピタキシャル層を成長させて上記エピタキシャル半導体基板を作製することを特徴とする請求項１４に記載の固体撮像装置の製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、例えば固体撮像装置等の半導体装置を形成するときに用いられるエピタキシャル基板等の半導体基板及びこの半導体基板を製造する方法と、この半導体基板を用いて作製する固体撮像装置の製造方法に係わる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
上述した問題の解決のために、本発明においては、エピタキシャル成長後の輝点の発生を低減した半導体基板及び半導体基板の製造方法を提供するものである。
また、本発明は、白傷欠陥を低減した固体撮像装置の製造方法を提供するものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
【課題を解決するための手段】
本発明の半導体基板は、半導体基板上に、１１２０℃以下の成長温度で成長させたエピタキシャル層が形成されているものである。
本発明の半導体基板の製造方法は、エピタキシャル層の成長を、１１２０℃以下の成長温度で行って、エピタキシャル半導体基板を作製するものである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明の半導体基板の製造方法は、水素アニールの前に、９００℃以下の温度でプレアニールを行い、水素アニール後にエピタキシャル層を成長して、エピタキシャル半導体基板を作製するものである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本発明の半導体基板の製造方法は、水素アニールの前に、９００℃以下の温度でプレアニールを行い、さらにエピタキシャル層の成長を１１２０℃以下の成長温度で行って、エピタキシャル半導体基板を作製するものである。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
【発明の実施の形態】
本発明は、半導体基板上に、１１２０℃以下の成長温度で成長させたエピタキシャル層が形成されているものである。
また本発明は、上記半導体基板において、半導体基板が、９００℃以下の温度でプレアニールされた後で水素アニールがなされているものである。
また本発明は、上記半導体基板において、半導体基板は、炭素導入が行われているものである。
本発明は、エピタキシャル半導体基板の作製において、エピタキシャル層の成長を１１２０℃以下の成長温度で行う半導体基板の製造方法である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明は、エピタキシャル半導体基板の作製において、水素アニールの前に、９００℃以下の温度でプレアニールを行い、水素アニール後にエピタキシャル層を成長する半導体基板の製造方法である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
本発明は、エピタキシャル半導体基板の作製において、水素アニールの前に、９００℃以下の温度でプレアニールを行って、エピタキシャル層の成長を１１２０℃以下の成長温度で行う半導体基板の製造方法である。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。