【手続補正書】
【提出日】平成16年6月23日(2004.6.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
幅(W)及び長さ(L)を有すると共に１ビットのデータを可変磁化方向(17)として格納するためのデータ層(11)を有する磁界感応性メモリセル(20)を含む磁気メモリデバイスのための導体構造であって、
幅方向(DW)に前記メモリセル(20)を横切り、内部に流れる第１の電流(I1)に応じて第１の磁界(H1)を生成するよう機能する第１の導体(21)であって、第１の断面積(A1)を画定する第１の幅(W1)及び第１の厚さ(t1)と、上面(21t)と、前記メモリセル(20)の前記幅(W)内に配置される２つの側面(21s)と、前記メモリセル(20)に隣接して配置される底面(21b)とを含む、第１の導体(21)と、
長さ方向(DL)に前記メモリセル(20)を横切り、内部に流れる第２の電流(I2)に応じて第２の磁界(H2)を生成するよう機能する第２の導体(23)であって、第２の断面積(A2)を画定する第２の幅(W2)及び第２の厚さ(t2)と、上面(23t)と、２つの側面(23s)と、前記メモリセル(20)に隣接して配置される底面(23b)とを含み、前記第２の幅(W2)が実質的に前記メモリセル(20)の前記長さ(L)と等しく又はそれ以上である、第２の導体(23)とを含み、
前記第１及び第２の磁界(H1,H2)が協動して前記データ層(11)と相互作用して前記可変磁化方向(17)を回転させ、
前記第１の厚さ(t1)及び前記第１の幅(W1)が、前記第１の断面積(A1)を減少させ及び前記第１の導体(21)内の電流密度(J1)を増大させるよう予め選択されて、前記第２の磁界(H2)と協動して前記可変磁化方向(17)を回転させるだけの十分な大きさの前記第１の磁界(H1)が一層小さな前記第１の電流(I1)により生成される、導体構造。
【請求項２】
前記第１の幅(W1)が公称幅(Wn)よりも狭く、前記第１の厚さ(t1)が第１の公称厚さ(T1n)よりも薄い、請求項１に記載の導体構造。
【請求項３】
前記第１の幅(W1)が前記公称幅(Wn)の約0.60倍又はそれ未満であり、前記第１の厚さ(t1)が前記第１の公称厚さ(T1n)の約0.50倍又はそれ未満である、請求項２に記載の導体構造。
【請求項４】
前記第１の導体(21)が、複数の互いに隔置された(S1)セグメント(22)へと分割され、該セグメント(22)が、前記メモリセル(20)の前記幅(W)に対して、該セグメント(22)の全てが前記メモリセル(20)の前記幅(W)内に位置するように、又は前記セグメント(22)のうちの少なくとも１つが前記メモリセル(20)の前記幅(W)内に配置されない部分を有するように、配置される、請求項１に記載の導体構造。
【請求項５】
前記第２の導体(23)の前記２つの側面(23s)が、前記メモリセル(20)の前記長さ(L)内に配置され、前記第２の厚さ(t2)及び前記第２の幅(W2)が、前記第２の断面積(A2)を減少させ及び前記第２の導体(23)内の電流密度(J2)を増大させるように予め選択されて、前記第１の磁界(H1)と協動して前記可変磁化方向(17)を回転させるだけの十分な大きさの前記第２の磁界(H2)が一層小さな前記第２の電流(I2)により生成される、請求項１に記載の導体構造。
【請求項６】
前記第２の幅(W2)が公称長(Ln)よりも狭く、前記第２の厚さ(t2)が第２の公称厚さ(T2n)よりも薄い、請求項５に記載の導体構造。
【請求項７】
前記第２の幅(W2)が前記公称長(Ln)の約0.60倍又はそれ未満であり、前記第２の厚さ(t2)が記第２の公称厚さ(T2n)の約0.50倍又はそれ未満である、請求項６に記載の導体構造。
【請求項８】
前記第２の導体(23)が、複数の互いに隔置された(S2)セグメント(24)へと分割され、該セグメント(24)が、前記メモリセル(20)の前記長さ(L)に対して、該セグメント(24)の全てが前記メモリセル(20)の前記長さ(L)内に位置するように、又は前記セグメント(24)のうちの少なくとも１つが前記メモリセル(20)の前記長さ(L)内に配置されない部分を有するように、配置される、請求項５に記載の導体構造。
【請求項９】
前記第１の導体(21)が、複数の互いに隔置されたセグメント(22)へと分割され、該セグメント(22)が、前記メモリセル(20)の前記幅(W)に対して、該セグメント(22)の全てが前記メモリセル(20)の前記幅(W)内に配置されるように、又は前記セグメント(22)のうちの少なくとも１つが前記メモリセル(20)の前記幅(W)内に配置されない部分を有するように、配置される、請求項８に記載の導体構造。
【請求項１０】
幅(W)及び長さ(L)を有すると共に１ビットのデータを可変磁化方向(17)として格納するためのデータ層(11)を有する磁界感応性メモリセル(20)を含む磁気メモリデバイスのための導体構造であって、
幅方向(DW)に前記メモリセル(20)を横切り、内部に流れる第１の電流(I1)に応じて第１の磁界(H1)を生成するよう機能する、第１の導体(21)であって、第１の断面積(A1)を画定する第１の幅(W1)及び第１の厚さ(t1)と、上面(21t)と、前記メモリセル(20)の前記幅(W)内に配置される２つの側面(21s)と、前記メモリセル(20)に隣接して配置される底面(21b)とを含む、該第１の導体(21)と、
前記上面(21t)と、前記２つの側面(21s)と、該上面(21t)及び該２つの側面(21s)とからなる群から選択された１つの表面上で前記第１の導体(21)を覆う、第１の被覆層(31)と、
長さ方向(DL)に前記メモリセル(20)を横切り、内部に流れる第２の電流(I2)に応じて第２の磁界(H2)を生成するよう機能する、第２の導体(23)であって、第２の断面積(A2)を画定する第２の幅(W2)及び第２の厚さ(t2)と、上面(23t)と、２つの側面(23s)と、前記メモリセル(20)に隣接して配置される底面(23b)とを含む、第２の導体(23)とを含み、
前記第１及び第２の磁界(H1,H2)が協動して前記データ層(11)と相互作用して前記可変磁化方向(17)を回転させ、
前記第１の厚さ(t1)が、前記第１の断面積(A1)を増大させ及び前記第１の導体(21)の抵抗を低減させるよう予め選択され、前記第１の電流(I1)を一層小さくした場合に、前記第１の磁界(H1)が、前記第２の磁界(H2)と協動して前記可変磁化方向(17)を回転させるだけの十分な大きさを有するように、前記第１の幅(W1)が予め選択される、導体構造。
【請求項１１】
前記第１の幅(W1)が公称幅(Wn)よりも狭く、前記第１の厚さ(t1)が第１の公称厚さ(T1n)よりも厚い、請求項１０に記載の導体構造。
【請求項１２】
前記第１の幅(W1)が前記公称幅(Wn)の約0.60倍又はそれ未満であり、前記第１の厚さ(t1)が前記第１の公称厚さ(T1n)の約1.50倍又はそれ以上である、請求項１１に記載の導体構造。
【請求項１３】
前記第１の導体(21)が、複数の互いに隔置され(S1)かつ被覆されたセグメント(22)へと分割され、該被覆されたセグメント(22)が、前記メモリセル(20)の前記幅(W)に対して、該被覆されたセグメント(22)の全てが前記メモリセル(20)の前記幅(W)内に配置されるように、又は該被覆されたセグメント(22)のうちの少なくとも１つが前記メモリセル(20)の前記幅(W)内に配置されない部分を有するように、配置される、請求項１０に記載の導体構造。
【請求項１４】
前記上面(23t)と、前記２つの側面(23s)と、該上面(23t)及び該２つの側面(23s)とからなる群から選択された１つの表面上で前記第２の導体(23)を覆う第２の被覆層(33)を更に含み、該第２の被覆層(33)が前記第２の磁界(H2)を高めるよう機能し、
前記第２の導体(23)の前記２つの側面(23s)が前記メモリセル(20)の前記長さ(L)内に配置され、前記第２の厚さ(t2)が、前記第２の断面積(A2)を増大させ及び前記第２の導体(23)の抵抗を低減させるよう予め選択され、前記第２の電流(I2)を一層小さくした場合に、前記第２の磁界(H2)が、前記第１の磁界(H1)と協動して前記可変磁化方向(17)を回転させるだけの十分な大きさを有するように、前記第２の幅(W2)が予め選択される、請求項１０に記載の導体構造。
【請求項１５】
前記第２の幅(W2)が公称長(Ln)よりも狭く、前記第２の厚さ(t2)が第２の公称厚さ(T2n)よりも厚い、請求項１４に記載の導体構造。
【請求項１６】
前記第２の幅(W2)が前記公称長(Ln)の約0.60倍又はそれ未満であり、前記第２の厚さ(t2)が前記第２の公称厚さ(T2n)の約1.50倍又はそれ以上である、請求項１５に記載の導体構造。
【請求項１７】
前記第２の導体(23)が複数の互いに隔置され(S2)かつ被覆されたセグメント(24)へと分割され、該被覆されたセグメント(24)が、前記メモリセル(20)の前記長さ(L)に対して、該被覆されたセグメント(24)の全てが前記メモリセル(20)の前記長さ(L)内に配置されるように、又は該被覆されたセグメント(24)のうちの少なくとも１つが前記メモリセル(20)の前記長さ(L)内に配置されない部分を有するように、配置される、請求項１４に記載の導体構造。
【請求項１８】
前記第１の導体(21)が複数の互いに隔置され(S1)かつ被覆されたセグメント(22)へと分割され、該被覆されたセグメント(22)が、前記メモリセル(20)の前記幅(W)に対して、該被覆されたセグメント(22)の全てが前記メモリセル(20)の前記幅(W)内に配置されるように、又は該被覆されたセグメント(22)のうちの少なくとも１つが前記メモリセル(20)の前記幅(W)内に配置されない部分を有するように、配置される、請求項１７に記載の導体構造。