【手続補正書】
【提出日】平成16年12月10日(2004.12.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
同様にローサイドスイッチング素子１０２のローサイドスイッチング駆動回路３００も、エミッタフォロワ回路と高耐圧ＩＣ３０１及びこれらを駆動するための電源３０２とコンデンサ３０３，３０４とで構成されている。ここで、エミッタフォロワ回路は、ＮＰＮトランジスタ３０５とＰＮＰトランジスタ３０６とで構成され、エミッタ端子にはそれぞれ抵抗３０７，３０８が接続された後、共通にローサイドスイッチング素子１０２のゲート端子に接続されている。高耐圧ＩＣ３０１は、高圧側電源端子Ｖｂと高圧側基準端子Ｖｓとの間にコンデンサ３０３が設けられ、低圧側電源端子Ｖｃｃと低圧側基準端子Ｖｓｓとの間にコンデンサ３０４が設けられている。コンデンサ２０４，３０４は、電源３０９に接続されている。高耐圧ＩＣ３０１の入力端子ＩＮは、ローサイドスイッチング素子の駆動信号（Ｌｏｗ−ＩＮ）が入力され、出力端子ＯＵＴはエミッタフォロワ回路へ駆動信号を出力する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
図８には、上記の説明以外に高耐圧ＩＣ２０１，３０１には、アノードを低圧側基準端子Ｖｓｓにカソードを高圧側基準端子Ｖｓに接続したクランプダイオード２０９，３１０が設けられている。これは特開平１０−４２５７５に開示されているように、負荷の駆動を行う際にハイサイドスイッチング素子１０１，１０３，１０５又はローサイドスイッチング素子１０２，１０４，１０６がスイッチングすると、電流の単位時間あたりの変化量ｄＩ／ｄｔと配線の自己インダクタンス１１４〜１２１により発生するマイナス電位のサージ（以下、マイナスサージと呼ぶ）から高耐圧ＩＣ２０１，３０１を保護するために設けられてものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
次に、上記の状態からハイサイドスイッチング素子１０１がＯＦＦ状態に変化すると、負荷１２２に流れる電流の経路は、負荷１２２、自己インダクタンス１１７、ローサイドスイッチング素子１０４、自己インダクタンス１２０、ダイオード１０８、自己インダクタンス１１５、負荷１２２順の経路に切り替わる。このとき配線の自己インダクタンス１１４，１１５，１２０，１２１によりマイナスサージが発生する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
このマイナスサージが発生すると、ハイサイドスイッチング駆動回路２００の高耐圧ＩＣ２０１の低圧側基準端子Ｖｓｓと高耐圧側基準端子Ｖｓとの間に、自己インダクタンス１１４，１１５，１２０の誘導電圧とダイオード１０８の順方向電圧の合計が印加されることになる。このとき、クランプダイオード２０９がＯＮ状態となり高耐圧ＩＣ２０１の低圧側基準端子Ｖｓｓと高耐圧側基準端子Ｖｓとの間には、並列接続されているクランプダイオード２０９の順方向電圧が印加されることになる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
これらハイサイドスイッチング素子２，３，４は、コレクタ端子を高電位ラインＰに、エミッタ端子を三相モータ２３などの負荷が接続されている。そして、ゲート端子はハイサイドスイッチング駆動回路に接続されている。また、ローサイドスイッチング素子５，６，７は、エミッタ端子を低電位ラインＮに、コレクタ端子を三相モータ２３などの負荷が接続されている。そして、ゲート端子は、ローサイドスイッチング駆動回路が接続されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
一方、ローサイドスイッチング素子５のローサイドスイッチング駆動回路５０では、エミッタフォロワ回路と入力バッファ５１及びこれらを駆動するための電源５２とコンデンサ５３，５４とで構成されている。ここで、電源５２は、各ローサイドスイッチング素子５，６，７にそれぞれ設けられるのではなく、共通で１つ設けられている。エミッタフォロワ回路は、ＮＰＮトランジスタ５５とＰＮＰトランジスタ５６とで構成され、ＰＮＰトランジスタ５６のエミッタ端子には抵抗５７が接続されている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
ＮＰＮトランジスタ５５とＰＮＰトランジスタ５６のエミッタ端子は、共通にローサイドスイッチング素子５のゲート端子に接続されている。入力バッファ５１は、ローサイドスイッチング素子の駆動信号が入力され、その出力はエミッタフォロワ回路であるＮＰＮトランジスタ５５とＰＮＰトランジスタ５６のベース端子に共通に入力される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
なお、本実施の形態のローサイドスイッチング駆動回路５０においては、図８での抵抗３０７は設けられていない。この抵抗３０７は、ローサイドスイッチング素子のオン側ゲート抵抗としての機能を果たしている。本実施の形態では、図８での抵抗３０７の代わりに抵抗５８がローサイドスイッチング素子１０５のオン側ゲート抵抗としての機能を果たしている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
次に、本実施の形態のローサイドスイッチング駆動回路が、電源を共通化し、高耐圧ＩＣを不要にした点について以下に説明する。まず、図８で電源３０２は、高耐圧ＩＣ３０１が設けられているために必要となっていた。そのため、高耐圧ＩＣ３０１を入力バッファ５１にすることにより電源３０２は不要となる。そして、各ローサイドスイッチング素子５，６，７のそれぞれのローサイドスイッチング駆動回路に設けられていた電源５２を共通化することで電源を１つにすることができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
よって、単にローサイドスイッチング駆動回路の高耐圧ＩＣを入力バッファにするだけでは、入力バッファに何らかのサージ対策が施されていないので、誤動作等を引き起こす場合がある。また、入力バッファではなくサージ対策が施されたフォトカプラなどの光絶縁駆動素子を用いることも考えられる。しかし、フォトカプラなどの部品はコストがかかる問題があった。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
ここで、クランプダイオード３９に流れるマイナスサージの電流は、抵抗５８で制限され、クランプダイオード３９の順方向電圧が高耐圧ＩＣに誤動作・破壊を引き起こさない程度の電圧に制限することができる。これは、図８に示した従来の技術での抵抗４００と同じ機能を抵抗５８で実現している。従って、本実施の形態で示したパワーデバイス駆動回路であっても、配線の自己インダクタンス１５〜２２により発生するマイナスサージからハイサイドスイッチング駆動回路の高耐圧ＩＣ３１を保護することができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
本実施の形態は、図５に示されている高耐圧ＩＣ３１の低圧側電源端子Ｖｃｃは、抵抗５９を介さずにコンデンサ５４の正極に接続され、低圧側基準端子Ｖｓｓは、抵抗６０を介さずコンデンサ５４の負極に接続されている。つまり、本実施の形態は、低圧側基準端子Ｖｓｓをローサイドスイッチング駆動回路の第２の低電位電源配線Ｇに直接接続する。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
図７では、ＰＮＰトランジスタ３６のベース端子と高耐圧ＩＣ３１の出力端子ＯＵＴとの間に電流制限素子である抵抗９０（第５の電流制限素子）をさらに接続している。さらに、ベース端子を高圧側基準端子Ｖｓに、コレクタ端子をＰＮＰトランジスタ３６のベース端子に、エミッタ端子をＰＮＰトランジスタ３６のコレクタ端子にそれぞれ接続されたトランジスタ９１をさらに設けている。図７ではトランジスタ９１は、ＭＯＳ  ＦＥＴとして記載されているが、本発明はこれに限られずバイポーラトランジスタ等でも良い。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
以下に、抵抗９０及びトランジスタ９１の動作について説明する。まず、高耐圧ＩＣ３１への入力信号がオフになると、エミッタフォロワ回路への出力電圧が０Ｖとになる。そして、エミッタフォロワ回路のＮＰＮトランジスタ３５及びＰＮＰトランジスタ３６は、ＰＮＰトランジスタ３６のコレクタを基準にした入力信号が０Ｖとなるため、エミッタフォロワ回路の出力電圧も０Ｖとなる。よって、ハイサイドスイッチング素子２がターンオフする。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】変更
【補正の内容】
【００７６】
【発明の効果】
本発明の請求項１に記載のパワーデバイス駆動回路は共通に接続されている第１の電源との間に第１の電流制限素子を有し、複数のローサイドスイッチング駆動回路から高耐圧ＩＣに接続された配線上に第２の電流制限素子を有するので、マイナスサージからハイサイドスイッチング駆動回路の高耐圧ＩＣを保護することができ、ローサイドスイッチング駆動回路の高耐圧ＩＣが不要とな路の小型化、低価格化が可能なパワーデバイス駆動回路を実現することができる効果がある。