【手続補正書】
【提出日】平成16年5月11日(2004.5.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
自動ゼロ化ピンポン増幅器であって、
各々が非反転および反転差分出力および非反転および反転差分入力を有する第１および第２の差分増幅器（Ａ１、Ａ２）であって、差分入力信号を受信するために接続される前記入力は正の回線および負の回線を含む差分増幅器と、
各々が反転および非反転入力および出力を有する第１および第２のゼロ化増幅器（Ａ３、Ａ４）であって、前記第１のゼロ化増幅器の前記反転および非反転出力は前記第１の差分増幅器のそれぞれ前記非反転および反転出力に接続され、前記第２のゼロ化増幅器の前記反転および非反転出力は前記第２の差分増幅器のそれぞれ前記非反転および反転出力に接続されるゼロ化増幅器と、
前記第１のゼロ化増幅器の差分入力の個々の１つに接続される第１および第２のメモリコンデンサ（ＣＭ１、ＣＭ２）と、
前記第２のゼロ化増幅器の差分入力の個々の１つに接続される第３および第４のメモリコンデンサ（ＣＭ３、ＣＭ４）と、
スイッチングネットワーク（Ｓ１乃至Ｓ２４）と、
前記スイッチングネットワークを操作する制御回路（１０）とを含み、
前記差分増幅器、前記制御回路、および、前記スイッチングネットワークは、前記第１および前記第２の差分増幅器の出力に交互に接続されて前記差分入力信号の増幅バージョンを提供する正および負の出力を有するピンポン増幅器を形成するように構成され、
前記制御回路および前記スイッチングネットワークは、前記第１の差分増幅器の前記差分出力を前記第１のゼロ化増幅器の前記差分入力の個々の１つに周期的に接続するように構成される一方、同時に、前記第１の差分増幅器の前記入力を一緒に接続し、それによって、前記第１の差分増幅器を自動ゼロ化する前記第１のゼロ化増幅器によって個々の電流に変換されるエラー信号を前記第１および前記第２のメモリコンデンサに保存し、かつ、前記第２の差分増幅器の前記差分出力を前記第２のゼロ化増幅器の前記差分入力の個々の１つに周期的に接続するように構成される一方、同時に、前記第２の差分増幅器の前記入力を一緒に接続し、それによって、前記第２の差分増幅器を自動ゼロ化する前記第２のゼロ化増幅器によって個々の電流に変換されるエラー信号を前記第３および第４のメモリコンデンサに保存し、
前記制御回路および前記スイッチングネットワークは、前記入力信号が前記第１の差分増幅器を介して増幅され、かつ、前記第１の差分増幅器の入力および出力がチョッピングされるように、前記第１の差分増幅器が自動ゼロ化されていない時の一部の間、前記第１の差分増幅器の前記非反転および反転差分入力をそれぞれ前記正および前記負の入力回線に接続し、前記第１の差分増幅器の前記非反転および前記反転差分出力を前記ピンポン増幅器のそれぞれ正および負の出力に接続するように、かつ、前記第１の差分増幅器が自動ゼロ化されていない時の他の一部の間、前記第１の差分増幅器の前記非反転および前記反転差分入力をそれぞれ前記正および前記負の入力回線に接続し、前記第１の差分増幅器の前記非反転および前記反転差分出力を前記ピンポン増幅器のそれぞれ正および負の出力に接続するようにさらに構成され、
前記制御回路および前記スイッチングネットワークは、前記入力信号が前記第２の差分増幅器を介して増幅され、かつ、前記第２の差分増幅器の入力および出力がチョッピングされるように、前記第２の差分増幅器が自動ゼロ化されていない時の一部の間、前記第２の差分増幅器の前記非反転および反転差分入力をそれぞれ前記正および前記負の入力回線に接続し、前記第２の差分増幅器の前記非反転および前記反転差分出力を前記ピンポン増幅器のそれぞれ正および負の出力に接続するように、かつ、前記第２の差分増幅器が自動ゼロ化されていない時の他の一部の間、前記第２の差分増幅器の前記非反転および前記反転差分入力をそれぞれ前記負および前記正の入力回線に接続し、前記第２の差分増幅器の前記非反転および前記反転差分出力を前記ピンポン増幅器のそれぞれ負および正の出力に接続するようにさらに構成される自動ゼロ化ピンポン増幅器。
【請求項２】
前記第１および前記第２の差分増幅器の前記差分出力の個々の１つにスイッチング可能に接続される単一終端出力および差分入力を有する出力増幅器（Ａ０）をさらに含む請求項１に記載のピンポン増幅器。
【請求項３】
前記制御回路は、
第１段階の間、前記第１の差分増幅器が自動ゼロ化され、前記第２の差分増幅器が前記入力信号を増幅し、
第２段階の間、前記第１の差分増幅器が自動ゼロ化され、前記入力信号が前記第２の差分増幅器を介して増幅され、かつ、前記第２の差分増幅器の前記入力および前記出力がチョッピングされ、
第３段階の間、前記第２の差分増幅器が自動ゼロ化され、前記第１の差分増幅器が前記入力信号を増幅し、かつ、
第４段階の間、前記第２の差分増幅器が自動ゼロ化され、前記入力信号が前記第１の差分増幅器を介して増幅され、かつ、前記第１の差分増幅器の前記入力および前記出力がチョッピングされるように、４段階のスイッチングサイクルを提供するために前記スイッチングネットワークを操作するように構成される請求項１に記載のピンポン増幅器。
【請求項４】
前記スイッチングネットワークは、
第１のスイッチ群であって、
前記正の入力回線と前記第１の差分増幅器の前記非反転差分入力との間に接続される第１のスイッチ（Ｓ１４）、
前記正の入力回線と前記第１の差分増幅器の前記反転差分入力との間に接続される第２のスイッチ（Ｓ１６）、および、
前記第１の差分増幅器の前記出力と前記第１のゼロ化増幅器の前記入力のそれぞれの１つとの間に接続される第３および第４のスイッチ（Ｓ１、Ｓ２）を含むスイッチ群と、
第２のスイッチ群であって、
前記正の入力回線と前記第２の差分増幅器の前記非反転差分入力との間に接続される第５のスイッチ（Ｓ１９）、
前記負の入力回線と前記第２の差分増幅器の前記反転差分入力との間に接続される第６のスイッチ（Ｓ２４）、および、
前記第２の差分増幅器の前記非反転および前記反転出力と前記ピンポン増幅器のそれぞれ前記正および前記負の出力との間に接続される第７および第８のスイッチ（Ｓ９、Ｓ１０）を含むスイッチ群と、
第３のスイッチ群であって、
前記正の入力回線と前記第２の差分増幅器の前記反転差分入力との間に接続される第９のスイッチ（Ｓ２３）、
前記負の入力回線と前記第２の差分増幅器の前記非反転差分入力との間に接続される第１０のスイッチ（Ｓ２１）、および、
前記第２の差分増幅器の前記非反転および前記反転出力と前記ピンポン増幅器のそれぞれ前記負および前記正の出力との間に接続される第１１および第１２のスイッチ（Ｓ１１、Ｓ１２）を含むスイッチ群と、
第４のスイッチ群であって、
前記正の入力回線と前記第２の差分増幅器の前記非反転差分入力との間に接続される第１３のスイッチ（Ｓ２０）、
前記正の入力回線と前記第２の差分増幅器の前記反転差分入力との間に接続される第１４のスイッチ（Ｓ２２）、および、
前記第２の差分増幅器の前記出力と前記第２のゼロ化増幅器の前記入力のそれぞれ１つとの間に接続される第１５および第１６のスイッチ（Ｓ３、Ｓ４）を含むスイッチ群と、
第５のスイッチ群であって、
前記正の入力回線と前記第１の差分増幅器の前記非反転差分入力との間に接続される第１７のスイッチ（Ｓ１３）、
前記負の入力回線と前記第１の差分増幅器の前記反転差分入力との間に接続される第１８のスイッチ（Ｓ１８）、
前記第１の差分増幅器の前記非反転および前記反転出力と前記ピンポン増幅器のそれぞれ前記正および前記負の出力との間に接続される第１９および第２０のスイッチ（Ｓ５、Ｓ６）を含むスイッチ群と、
第６のスイッチ群であって、
前記正の入力回線と前記第１の差分増幅器の前記反転差分入力との間に接続される第２１のスイッチ（Ｓ１７）、
前記負の入力回線と前記第１の差分増幅器の前記非反転差分入力との間に接続される第２２のスイッチ（Ｓ１５）、および、
前記第１の差分増幅器の前記非反転および前記反転出力と前記ピンポン増幅器のそれぞれ前記負および前記正の出力との間に接続される第２３および第２４のスイッチ（Ｓ７、Ｓ８）を含むスイッチ群とを含み、
前記制御回路は、
前記サイクルの第１段階の間、前記第１および前記第２の群のスイッチは閉じられ、他のすべてのスイッチは開かれ、
前記サイクルの第２段階の間、前記第１および前記第３の群のスイッチは閉じられ、他のすべてのスイッチは開かれ、
前記サイクルの第３段階の間、前記第４および前記第５の群のスイッチは閉じられ、他のすべてのスイッチは開かれ、かつ、
前記サイクルの第４段階の間、前記第４および前記第６の群のスイッチは閉じられ、他のすべてのスイッチは開かれるように、前記スイッチを操作するように構成される請求項３に記載のピンポン増幅器。
【請求項５】
ピンポン増幅器の構成中に配置される第１および第２の差分増幅器（Ａ１、Ａ２）を含むピンポン増幅器における低周波数雑音およびオフセット電圧を低減する方法であって、前記第１および前記第２の増幅器の各々は差分入力および出力を有し、
前記第２の差分増幅器を使用して、前記第２の差分増幅器の前記差分入力に印加された入力信号を増幅している間、前記第１の差分増幅器を自動ゼロ化する工程と、
前記第２の差分増幅器が前記入力信号を増幅している間、第２の差分増幅器の入力および出力をチョッピングする工程と、
前記第１の差分増幅器を使用して、前記第１の差分増幅器の前記差分入力に印加される入力信号を増幅する間、前記第２の差分増幅器を自動ゼロ化する工程と、
前記第１の差分増幅器が前記入力信号を増幅する間、前記第１の差分増幅器の入力および出力をチョッピングする工程とを含む方法。
【請求項６】
前記第１および前記第２の差分増幅器の各々はコモンモード参照電圧入力（ＣＭＲ）を含み、そのコモンモード出力電圧がそのＣＭＲ入力に印加される電圧とともに変化するように構成され、
前記第１および前記第２の差分増幅器のそれぞれの差分出力電圧がゼロである時に該第１および第２の差分増幅器のための所望のコモンモード出力電圧（ＶＣＭＲ）を決定する工程と、
前記第１の差分増幅器のＣＭＲ入力に印加された時に、前記第１の差分増幅器のコモンモード出力電圧がＶＣＭＲと等しくなるように第１の訂正電圧を周期的に決定する工程と、
前記第１の差分増幅器のＣＭＲ入力に前記第１の訂正電圧を継続的に印加する工程と、
前記第２の差分増幅器のＣＭＲ入力に印加された時に、前記第２の差分増幅器のコモンモード出力電圧がＶＣＭＲと等しくなるように第２の訂正電圧を周期的に決定する工程と、
前記第２の差分増幅器のＣＭＲ入力に前記第２の訂正電圧を継続的に印加する工程をさらに含む請求項５に記載の方法。
【請求項７】
前記第１の訂正電圧を決定する工程は、前記第１の差分増幅器の前記コモンモード出力電圧とＶＣＭＲとの間の差電圧を増幅する工程を含み、前記増幅された差電圧は前記第１の訂正電圧に等しく、前記第２の訂正電圧を決定する工程は、前記第２の差分増幅器の前記コモンモード出力電圧とＶＣＭＲとの間の差電圧を増幅する工程を含み、前記増幅された差電圧は前記第２の訂正電圧に等しい請求項６に記載の方法。
【請求項８】
前記第１および前記第２の訂正電圧を、前記第１および前記第２の差分増幅器のそれぞれＣＭＲ入力に接続される第１および第２の保存デバイス（ＣＭ５、ＣＭ６）に保存する工程をさらに含む請求項６に記載の方法。
【請求項９】
前記第１および前記第２の差分増幅器の前記差分出力の個々の１つにスイッチング可能に接続される単一終端出力および差分入力を有する出力増幅器（Ａ０）をさらに含む請求項５に記載の方法。