【手続補正書】
【提出日】平成16年11月5日(2004.11.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁基板、
前記絶縁基板の上に形成されている第１信号線、
前記第１信号線上に形成されている第１絶縁膜、
前記第１絶縁膜の上に形成されていて、前記第１信号線と交差している第２信号線、
前記第１信号線及び前記第２信号線と連結されている薄膜トランジスタ、
誘電率が４．０以下のＣＶＤ膜であり、前記薄膜トランジスタ上に形成されており、前記薄膜トランジスタの所定電極を露出させる第１接触孔を有する第２絶縁膜、
前記第２絶縁膜の上に形成されていて、前記第１接触孔を通じて前記薄膜トランジスタの所定電極と連結されている第１画素電極
を含むことを特徴とする薄膜トランジスタ基板。
【請求項２】
前記第１絶縁膜は低誘電率ＣＶＤ膜である下部膜と窒化シリコン膜である上部膜からなることを特徴とする、請求項１に記載の薄膜トランジスタ基板。
【請求項３】
前記第１画素電極は光を反射させる不透明な導電物質から構成されていることを特徴とする、請求項１に記載の薄膜トランジスタ基板。
【請求項４】
前記第２絶縁膜は表面に凹凸パターンを有することを特徴とする、請求項３に記載の薄膜トランジスタ基板。
【請求項５】
低誘電率ＣＶＤ膜であり、前記第１画素電極上に形成されており、前記第１画素電極の所定部分を露出させる第２接触孔を有する第３絶縁膜、及び
前記第３絶縁膜の上に形成されていて、前記第２接触孔を通じて前記第１画素電極と連結されており、光を反射させる不透明な導電物質から構成されている第２画素電極をさらに含み、
前記第１画素電極は透明な導電物質から構成されており、前記第２画素電極は前記第１画素電極を透過した光が通過できる所定の開口部を有することを特徴とする、請求項１に記載の薄膜トランジスタ基板。
【請求項６】
前記低誘電率ＣＶＤ膜はａ-Ｓｉ:Ｃ:Ｏで構成されることを特徴とする、請求項１に記載の薄膜トランジスタ基板。
【請求項７】
前記低誘電率ＣＶＤ膜はａ-Ｓｉ:Ｏ:Ｆで構成されることを特徴とする、請求項１に記載の薄膜トランジスタ基板。
【請求項８】
前記低誘電率ＣＶＤ膜の誘電率は２ないし４の間の値を有することを特徴とする、請求項１に記載の薄膜トランジスタ基板。
【請求項９】
絶縁基板の上に形成されているデータ線を含むデータ配線、
前記絶縁基板の上に形成されている赤、緑、青色フィルター、
低誘電率ＣＶＤ膜であり、前記データ配線及び前記色フィルター上に形成されていて前記データ配線の所定部分を露出させる第１接触孔を有するバッファー層、
前記バッファー層上に形成されており、前記データ線と交差して画素を定義するゲート線及び前記ゲート線と連結されているゲート電極を含むゲート配線、
前記ゲート配線上に形成されていて、前記第１接触孔の少なくとも一部分を露出させる第２接触孔を有するゲート絶縁膜、
前記ゲート電極上部の前記ゲート絶縁膜の上に形成されている半導体層、
前記第１接触孔及び前記第２接触孔を通じて前記データ線と連結されていて少なくとも一部分が前記半導体層と接しているソース用電極、前記半導体層上で前記ソース用電極と対向しているドレーン用電極及び前記ドレーン用電極と連結されている画素電極を含む画素配線
を含むことを特徴とする薄膜トランジスタ基板。
【請求項１０】
前記半導体層パターンは第１非晶質シリコン膜と、前記第１非晶質シリコン膜よりバンドギャップが低い第２非晶質シリコン膜の二重層構造になっていることを特徴とする、請求項９に記載の薄膜トランジスタ基板。
【請求項１１】
前記データ線と同一層、同一物質で形成されており、前記半導体層パターンに対応する部分に位置する光遮断部をさらに含むことを特徴とする、請求項１０に記載の薄膜トランジスタ基板。
【請求項１２】
前記光遮断部は前記ゲート線方向に伸びていることを特徴とする、請求項１１に記載の薄膜トランジスタ基板。
【請求項１３】
前記バッファー層の誘電率は２ないし４の間の値を有することを特徴とする、請求項１に記載の薄膜トランジスタ基板。
【請求項１４】
絶縁基板、
前記基板の上に形成されていてゲート線、ゲート電極及びゲートパッドを含むゲート配線、
前記ゲート配線上に形成されていて少なくとも前記ゲートパッドを露出させる接触孔を有するゲート絶縁膜、
前記ゲート絶縁膜の上に形成されている半導体層パターン、
前記半導体層パターンの上に形成されている接触層パターン、
前記接触層パターンの上に形成されていて、前記接触層パターンと実質的に同じ形態を有し、ソース電極、ドレーン電極、データ線及びデータパッドを含むデータ配線、
前記データ配線上に形成されていて、前記ゲートパッド、前記データパッド及び前記ドレーン電極を露出させる接触孔を有し、低誘電率ＣＶＤ膜からなる保護膜パターン、
露出されている前記ゲートパッド、データパッド及びドレーン電極と各々電気的に連結される透明電極層パターン
を含むことを特徴とする液晶表示装置用薄膜トランジスタ基板。
【請求項１５】
前記絶縁基板上の前記ゲート配線と同一層に形成されている維持容量線、
前記維持容量と重なっていて前記半導体パターンと同一層に形成されている維持蓄電器用半導体パターン、
前記維持蓄電器用半導体パターンの上に形成されていて、前記維持蓄電器用半導体パターンと同じ平面的模様を有する維持蓄電器用接触層パターン及び
前記維持蓄電器用接触層パターンの上に形成されていて、前記維持蓄電器用半導体パターンと同じ平面的模様を有する維持蓄電器用導電体パターンをさらに含み、
前記維持蓄電器用導電体パターンは前記透明電極パターンの一部と連結されていることを特徴とする、請求項１４に記載の薄膜トランジスタ基板。
【請求項１６】
前記低誘電率ＣＶＤ膜の誘電率は２ないし４の間の値を有することを特徴とする、請求項１４に記載の薄膜トランジスタ基板。
【請求項１７】
絶縁基板の上にゲート線、前記ゲート線と連結されているゲート電極及び前記ゲート線と連結されているゲートパッドを含むゲート配線を形成する段階、
ゲート絶縁膜を形成する段階、
半導体層を形成する段階、
導電物質を積層しパターニングして前記ゲート線と交差するデータ線、前記データ線と連結されているデータパッド、前記データ線と連結されていて前記ゲート電極に隣接するソース電極及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレーン電極を含むデータ配線を形成する段階、
低誘電率ＣＶＤ膜を蒸着して保護膜を形成する段階、
前記ゲート絶縁膜と共に前記保護膜をパターニングして前記ゲートパッド、前記データパッド及び前記ドレーン電極を各々露出する接触孔を形成する段階、
透明導電膜を積層しパターニングして前記接触孔を通じて前記ゲートパッド、前記データパッド及び前記ドレーン電極と各々連結される補助ゲートパッド、補助データパッド及び画素電極を形成する段階
を含むことを特徴とする薄膜トランジスタ基板の製造方法。
【請求項１８】
前記保護膜を形成する段階は
気体状態のＳｉＨ(ＣＨ3)3、ＳｉＯ2(ＣＨ3)4、（ＳｉＨ）4Ｏ4(ＣＨ3)4のうちの少なくともいずれか一つを基本ソースとして使用し、Ｎ2ＯまたはＯ2を酸化剤として使用してＰＥＣＶＤ法によって蒸着する段階であることを特徴とする、請求項１７に記載の薄膜トランジスタ基板の製造方法。
【請求項１９】
前記保護膜を形成する段階は
気体状態のＳｉＨ4、ＳｉＦ4のうちの少なくともいずれか一つとＣＦ4及びＯ2を添加した気体を使用してＰＥＣＶＤ法によって蒸着する段階であることを特徴とする、請求項１７に記載の薄膜トランジスタ基板の製造方法。
【請求項２０】
前記データ配線及び前記半導体層は所定の厚さの第１部分、前記第１部分より厚さが厚い第２部分、前記第１厚さより厚さが薄い第３部分を有する感光膜パターンを利用する写真蝕刻工程で共に形成することを特徴とする、請求項１７に記載の薄膜トランジスタ基板の製造方法。
【請求項２１】
前記写真蝕刻工程において、前記第１部分は前記ソース電極と前記ドレーン電極の間に位置するように形成し、前記第２部分は前記データ配線上部に位置するように形成することを特徴とする、請求項２０に記載の薄膜トランジスタ基板の製造方法。
【請求項２２】
前記ゲート絶縁膜を形成する段階は
低誘電率ＣＶＤ膜を蒸着する第１段階及び窒化シリコン膜を蒸着する第２段階からなり、前記第１段階と前記第２段階は真空が維持される状態で進められることを特徴とする、請求項１７に記載の薄膜トランジスタ基板の製造方法。
【請求項２３】
絶縁基板の上にデータ線を含むデータ配線を形成する第１段階、
前記基板上部に赤、緑、青色フィルターを形成する第２段階、
低誘電率ＣＶＤ膜を蒸着して前記データ配線及び前記色フィルターを覆うバッファー層を形成する第３段階、
前記絶縁膜上部にゲート線及びゲート電極を含むゲート配線を形成する第４段階、
前記ゲート配線を覆うゲート絶縁膜を形成する第５段階、
前記ゲート絶縁膜の上に島模様の抵抗性接触層と半導体層パターンを形成すると同時に、前記ゲート絶縁膜と前記バッファー層に前記データ線の一部を露出する第１接触孔を形成する第６段階、
前記島模様の抵抗性接触層パターンの上に互いに分離されて形成されていて同一層で作られたソース用電極及びドレーン用電極と、前記ドレーン用電極と連結された画素電極を含む画素配線を形成する第７段階、
前記ソース用電極と前記ドレーン用電極の間に位置する前記抵抗性接触層パターンの露出部分を除去して前記抵抗性接触層パターンを両側に分離する第８段階、
を含むことを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２４】
前記第６段階は、
前記ゲート絶縁膜の上に非晶質シリコン膜、不純物がドーピングされた非晶質シリコン膜を順次に蒸着する段階、
前記ゲート電極上の所定面積を覆っている第１部分、前記第１接触孔が形成される部分を除いた残りの部分を覆っていて、前記第１部分より薄い第２部分からなる感光膜パターンを形成する段階、
前記感光膜の第１部分及び第２部分をマスクとしてその下部の前記不純物がドーピングされた非晶質シリコン膜、前記非晶質シリコン膜、前記ゲート絶縁膜及び前記バッファー層を蝕刻して前記第１接触孔を形成する段階、
前記感光膜パターンの第２部分を除去する段階、
前記感光膜パターンの第１部分をマスクとしてその下部の前記不純物がドーピングされた非晶質シリコン膜及び前記非晶質シリコン膜を蝕刻して前記島模様の半導体層パターンと前記抵抗性接触層パターンを形成する段階、
前記感光膜パターンの第１部分を除去する段階
を含むことを特徴とする、請求項２３に記載の薄膜トランジスタ基板の製造方法。
【請求項２５】
前記低誘電率ＣＶＤ膜の誘電率は２ないし４の間の値を有することを特徴とする、請求項１７に記載の薄膜トランジスタ基板の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】      明細書
【発明の名称】  低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法
【技術分野】
【０００１】
本発明は、低誘電率絶縁層を有する薄膜トランジスタ基板及びその製造方法に関するものである。
【背景技術】
【０００２】
薄膜トランジスタ基板は液晶表示装置や有機ＥＬ（electro luminescence）表示装置などで各画素を独立的に駆動するための回路基板として用いられる。薄膜トランジスタ基板は走査信号を伝達する走査信号配線またはゲート配線と、画像信号を伝達する画像信号線またはデータ配線とが形成されており、ゲート配線及びデータ配線と連結されている薄膜トランジスタ、薄膜トランジスタと連結されている画素電極、ゲート配線を覆って絶縁するゲート絶縁膜及び薄膜トランジスタとデータ配線を覆って絶縁する保護膜などから構成されている。薄膜トランジスタはゲート配線に接続されたゲート電極とチャンネルを形成する半導体層、データ配線の一部であるソース電極とドレーン電極及びゲート絶縁膜と保護膜などからなる。薄膜トランジスタはゲート配線を通じて伝達される走査信号により、データ配線を通じて伝達される画像信号を画素電極に伝達または遮断するスイッチング素子である。
【０００３】
大型で高精細の液晶表示装置が求められていることに伴い、各種寄生容量の増加による信号歪曲問題が至急解決しなければならない問題として浮上している。また、ノートブックコンピュータでの消費電力減少とテレビ用液晶表示装置での可視聴距離を増加させるための輝度向上が必要となって、開口率の増大要求が大きくなっている。ところが、開口率を増大させるためには画素電極をデータ配線上にまで重なるように形成する必要があるが、このようにすると画素電極とデータ線の間の寄生容量が増加してしまう。寄生容量増加による問題を解決するためには画素電極とデータ線間の垂直離隔を十分に確保しなければならず、垂直離隔確保のために従来は主に有機絶縁膜で保護膜を形成していた。しかし、有機絶縁膜を利用する工程は次のような短所を持つ。まず、材料費が高い。特に、スピンコーティングの際に失われる量が多いため材料費の増加をもたらす。次に、有機絶縁膜は耐熱性が不足していて後続工程が多くの制約を受ける。また、材料が固まりなどによって不純物粒子が発生する頻度が高い。近接する層との接着力が脆弱である。保護膜上に形成される画素電極の形成時の蝕刻誤差が非常に大きい。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする技術的課題は、高開口率を有して寄生容量問題がない薄膜トランジスタ基板を提供することにある。
【課題を解決するための手段】
【０００５】
このような課題を解決するために本発明では低誘電率ＣＶＤ膜を利用する。
具体的には、絶縁基板、前記絶縁基板上に形成されている第１信号線、
前記第１信号線上に形成されている第１絶縁膜、前記第１絶縁膜上に形成されており、前記第１信号線と交差している第２信号線、前記第１信号線及び前記第２信号線と連結されている薄膜トランジスタ、低誘電率ＣＶＤ膜であって前記薄膜トランジスタ上に形成されており、前記薄膜トランジスタの所定電極を露出させる第１接触孔を有する第２絶縁膜、前記第２絶縁膜上に形成されており、前記第１接触孔を通じて前記薄膜トランジスタの所定電極と連結されている第１画素電極を含む薄膜トランジスタ基板を備える。
【０００６】
この時、前記第１絶縁膜は低誘電率ＣＶＤ膜である下部膜と窒化シリコン膜である上部膜とで構成でき、前記第１画素電極は光を反射させる不透明な導電物質で構成できて、前記第２絶縁膜は表面に凹凸パターンが有ってもよい。また、低誘電率ＣＶＤ膜であって前記第１画素電極上に形成されており、前記第１画素電極の所定部分を露出させる第２接触孔を有する第３絶縁膜、及び前記第３絶縁膜の上に形成されており、前記第２接触孔を通じて前記第１画素電極と連結されており、光を反射させる不透明な導電物質から構成されている第２画素電極を更に含み、前記第１画素電極は透明な導電物質から構成されており、前記第２画素電極は前記第１画素電極を透過した光が通過できる所定の開口部を有することができる。前記低誘電率ＣＶＤ膜はａ-Ｓｉ:Ｃ:Ｏまたはａ-Ｓｉ:Ｏ:Ｆで構成できる。また、前記低誘電率ＣＶＤ膜の誘電率は２から４の間の値を有するのが好ましい。
【０００７】
一方、絶縁基板上に形成されているデータ線を含むデータ配線、前記絶縁基板上に形成されている赤、緑、青の色フィルター、低誘電率ＣＶＤ膜であって前記データ配線及び前記色フィルターの上に形成されており、前記データ配線の所定部分を露出させる第１接触孔を有するバッファー層、前記バッファー層上に形成されており、前記データ線と交差して画素を定義するゲート線及び前記ゲート線と連結されているゲート電極を含むゲート配線、前記ゲート配線上に形成されており、前記第１接触孔の少なくとも一部分を露出させる第２接触孔を有するゲート絶縁膜、前記ゲート電極上部の前記ゲート絶縁膜上に形成されている半導体層、前記第１接触孔及び前記第２接触孔を通じて前記データ線と連結されており、少なくとも一部分が前記半導体層と接しているソース用電極、前記半導体層上で前記ソース用電極と対向しているドレーン用電極、及び前記ドレーン用電極と連結されている画素電極を含む画素配線を含む薄膜トランジスタ基板を用意し、色フィルターを薄膜トランジスタアレイの下に形成することもできる。
【０００８】
ここで、前記半導体層パターンは第１非晶質シリコン膜と、前記第１非晶質シリコン膜よりバンドギャップの低い第２非晶質シリコン膜の二重層構造として構成できて、前記データ線と同じ層及び同じ物質で形成されており、前記半導体層パターンに対応する部分に位置する光遮断部をさらに含むことができる。
このような薄膜トランジスタ基板は、絶縁基板上にデータ線を含むデータ配線を形成する第１段階、前記基板上部に赤、緑、青の色フィルターを形成する第２段階、低誘電率ＣＶＤ膜を蒸着して、前記データ配線及び前記色フィルターを覆うバッファー層を形成する第３段階、前記絶縁膜上部にゲート線及びゲート電極を含むゲート配線を形成する第４段階、前記ゲート配線を覆うゲート絶縁膜を形成する第５段階、前記ゲート絶縁膜上に島模様の抵抗性接触層と半導体層パターンを形成する同時に、前記ゲート絶縁膜と前記バッファー層に前記データ線一部を露出する第１接触孔を形成する第６段階、前記島模様の抵抗性接触層パターンの上に互いに分離して形成されており、同じ層で作られたソース用電極及びドレーン用電極と、前記ドレーン用電極と連結された画素電極を含む画素配線を形成する第７段階、前記ソース用電極と前記ドレーン用電極の間に位置する前記抵抗性接触層パターンの露出部分を除去して、前記抵抗性接触層パターンを両側に分離する第８段階を含む方法で製造する。
【０００９】
ここで、第６段階は、前記ゲート絶縁膜上に非晶質シリコン膜、不純物がドーピングされた非晶質シリコン膜を順次に蒸着する段階、前記ゲート電極上の所定面積を覆っている所定の厚さの第１部分、前記第１接触孔が形成される部分を除いた残り部分を覆っており、前記第１部分より薄い第２部分からなる感光膜パターンを形成する段階、前記感光膜の第１部分及び第２部分をマスクとしてその下部の前記不純物がドーピングされた非晶質シリコン膜、前記非晶質シリコン膜、前記ゲート絶縁膜及び前記バッファー層を蝕刻して前記第１接触孔を形成する段階、前記感光膜パターンの第２部分を除去する段階、前記感光膜パターンの第１部分をマスクとしてその下部の前記不純物がドーピングされた非晶質シリコン膜及び前記非晶質シリコン膜を蝕刻して、前記島模様の半導体層パターンと前記抵抗性接触層パターンを形成する段階、前記感光膜パターンの第１部分を除去する段階を含む段階であることができる。
【００１０】
また、絶縁基板、前記基板上に形成されており、ゲート線、ゲート電極及びゲートパッドを含むゲート配線、前記ゲート配線上に形成されており、少なくとも前記ゲートパッドを露出させる接触孔を有するゲート絶縁膜、前記ゲート絶縁膜上に形成されている半導体層パターン、前記半導体層パターン上に形成されている接触層パターン、前記接触層パターン上に形成されており、前記接触層パターンと実質的に同じ形態を有し、ソース電極、ドレーン電極、データ線及びデータパッドを含むデータ配線、前記データ配線上に形成されており、前記ゲートパッド、前記データパッド及び前記ドレーン電極を露出させる接触孔を有し、低誘電率ＣＶＤ膜からなる保護膜パターン、前記ゲートパッド、データパッド及びドレーン電極と各々電気的に連結される透明電極層パターンを含む液晶表示装置用薄膜トランジスタ基板を用意する。
【００１１】
この時、前記絶縁基板上の前記ゲート配線と同一層に形成されている維持容量線、前記維持容量と重なっており、前記半導体パターンと同一層に形成されている維持蓄電器用半導体パターン、前記維持蓄電器用半導体パターン上に形成されており、前記維持蓄電器用半導体パターンと同じ平面的模様を有する維持蓄電器用接触層パターン及び前記維持蓄電器用接触層パターン上に形成されており、前記維持蓄電器用半導体パターンと同じ平面的模様を有する維持蓄電器用導電体パターンをさらに含み、前記維持蓄電器用導電体パターンは前記透明電極パターンの一部と連結されていてもよい。
【００１２】
このような薄膜トランジスタ基板は、絶縁基板上にゲート線、前記ゲート線と連結されているゲート電極及び前記ゲート線と連結されているゲートパッドを含むゲート配線を形成する段階、ゲート絶縁膜を形成する段階、半導体層を形成する段階、導電物質を積層しパターン化して、前記ゲート線と交差するデータ線、前記データ線と連結されているデータパッド、前記データ線と連結されており、前記ゲート電極に隣接するソース電極、及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレーン電極を含むデータ配線を形成する段階、低誘電率ＣＶＤ膜を蒸着して保護膜を形成する段階、前記ゲート絶縁膜と共に前記保護膜をパターン化して、前記ゲートパッド、前記データパッド及び前記ドレーン電極を各々露出する接触孔を形成する段階、透明導電膜を積層しパターン化して、前記接触孔を通じて前記ゲートパッド、前記データパッド及び前記ドレーン電極と各々連結される補助ゲートパッド、補助データパッド及び画素電極を形成する段階を含む方法で製造する。
【００１３】
この時、前記保護膜を形成する段階は、気体状態のＳｉＨ(ＣＨ3)3、ＳｉＯ2(ＣＨ3)4、（ＳｉＨ）4Ｏ4(ＣＨ3)4、Ｓｉ（Ｃ2Ｈ5Ｏ）4のうちの少なくともいずれか一つを基本ソースとして使用し、Ｎ2ＯまたはＯ2を酸化剤として使用してＰＥＣＶＤ法により蒸着したり、気体状態のＳｉＨ4、ＳｉＦ4のうちの少なくともいずれか一つとＣＦ4とＯ2を添加した気体とを使用し、ＰＥＣＶＤ法により蒸着する段階であり得る。
【００１４】
また、前記データ配線及び前記半導体層は、第１部分、前記第１部分より厚さが厚い第２部分、前記第１厚さより厚さが薄い第３部分を有する感光膜パターンを利用する写真蝕刻工程で一緒に形成でき、前記写真蝕刻工程で、前記第１部分は前記ソース電極と前記ドレーン電極の間に位置するように形成し、前記第２部分は前記データ配線上部に位置するように形成するのが好ましい。また、前記ゲート絶縁膜を形成する段階は、低誘電率ＣＶＤ膜を蒸着する第１段階及び窒化シリコン膜を蒸着する第２段階からなり、前記第１段階と前記第２段階は真空の維持される状態で行う段階であり得る。以上において、前記低誘電率ＣＶＤ膜の誘電率は２から４までの間の値を有する。
【発明の効果】
【００１５】
本発明では低誘電率ＣＶＤ膜を使用して保護膜を形成するので寄生容量問題を解消して高開口率構造を実現でき、工程時間を短縮できて、有機絶縁膜を使用する時に発生する材料費の上昇、耐熱性不足、隣接膜との接着力不足などの問題を解決できる。
【発明を実施するための最良の形態】
【００１６】
以下、添付した図面を参照して本発明の実施例について説明する。
図１は本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板であり、図２は図１に示した薄膜トランジスタ基板のII−II線に対する断面図である。
絶縁基板１０の上にクロム（Cr）またはモリブデン（Mo）合金などで構成された第１ゲート配線層２２１、２４１、２６１と、アルミニウム（Ａl）または銀（Ａｇ）合金などで構成された第２ゲート配線層２２２、２４２、２６２の二重層として構成されるゲート配線が形成されている。ゲート配線は横方向に伸びているゲート線２２、ゲート線２２の端に連結されていて外部からのゲート信号の印加を受けてゲート線に伝達するゲートパッド２４、及びゲート線２２に連結されている薄膜トランジスタのゲート電極２６を含む。
【００１７】
基板１０の上には窒化シリコン（SiNx）などからなるゲート絶縁膜３０がゲート配線２２、２４、２６を覆っている。
ゲート電極２４のゲート絶縁膜３０の上部には非晶質シリコンなどの半導体からなる半導体層４０が島模様に形成されており、半導体層４０の上部にはシリサイドまたはｎ形不純物が高濃度でドーピング（活性剤として添加）されているｎ+水素化非晶質シリコンなどの物質で作られた抵抗性接触層５４、５６が各々形成されている。
【００１８】
抵抗性接触層５４、５６及びゲート絶縁膜３０の上にはデータ線アセンブリが２重層構造で形成されている。データ戦アセンブリは、Ｃｒ合金やＭｏ合金などからなる第１データ配線層６２１、６５１、６６１、６８１と、ＡlまたはＡｇ合金などからなる第２データ配線層６２２、６５２、６６２、６８２の二重層になっている。データ配線６２、６５、６６、６８は縦方向に形成され、ゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝であり、抵抗性接触層５４の上部まで延びているソース電極６５、データ線６２の一端に連結されており、外部からの画像信号の印加を受けるデータパッド６８、ソース電極６５と分離されており、ゲート電極２６に対してソース電極６５の反対側抵抗性接触層５６の上部に形成されているドレーン電極６６を含む。
【００１９】
データ配線６２、６５、６６、６８及びこれらが遮ることのない半導体層４０の上部には、ＰＥＣＶＤ（プラズマ強化ＣＶＤ）法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）からなる保護膜７０が形成されている。ＰＥＣＶＤ法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）は誘電定数が４以下（誘電定数は２ないし４の間の値を有する）であって誘電率が非常に低い。従って、厚さが薄くても寄生容量問題が発生しない。さらに、他の膜との接着性及び段差被覆性（step coverａｇe）が優れている。また、無機質ＣＶＤ膜であるので耐熱性が有機絶縁膜に比べて優れている。同時に、ＰＥＣＶＤ法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）は蒸着速度や蝕刻速度が窒化シリコン膜に比べて４〜１０倍速いので、工程時間面からも非常に有利である。
【００２０】
保護膜７０にはドレーン電極６６及びデータパッド６８を各々露出する接触孔７６、７８が形成されており、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４が形成されている。この時、パッド２４、６８を露出する接触孔７４、７８は角を有したり円形の多様な模様で形成でき、面積は２ｍｍ×６０μｍを超えず、０.５ｍｍ×１５μｍ以上であるのが好ましい。
【００２１】
保護膜７０の上には接触孔７６を通じてドレーン電極６６と電気的に連結されており、画素に位置する画素電極８２が形成されている。また、保護膜７０の上には接触孔７４、７８を通じて各々ゲートパッド２４及びデータパッド６８と連結されている補助ゲートパッド８６及び補助データパッド８８が形成されている。ここで、画素電極８２と補助ゲート及びデータパッド８６、８８はＩＴＯ（インジウム錫酸化物）またはＩＺＯ（インジウム亜鉛酸化物 ）から構成されている。
【００２２】
ここで、画素電極８２は図１及び図２のように、ゲート線２２と重なって維持蓄電器をなし、維持容量が足りない場合には、ゲート配線２２、２４、２６と同一層に維持容量用配線を追加することもできる。
また、画素電極８２はデータ線６２とも重なるように形成して開口率を極大化している。このように開口率を極大化するために画素電極８２をデータ線６２と重ねて形成しても、保護膜７０の誘電率が低いためこれらの間で形成される寄生容量は問題にならない程度に小さい。
【００２３】
以下、このような本発明の第１実施例による薄膜トランジスタ基板の製造法について、図３ａ乃至図７ｂを参照して詳細に説明する。
まず、図３ａ及び３ｂに示したように、基板１０の上にＣｒまたはＭｏ合金などを蒸着して第１ゲート配線層２２１、２４１、２６１を積層し、ＡlまたはＡｇ合金などを蒸着して第２ゲート配線層２２２、２４２、２６２を積層した後にパターニングして、ゲート線２２、ゲート電極２６及びゲートパッド２４を含む横方向に伸びているゲート配線を形成する。
【００２４】
この時、第１ゲート配線層２２１、２４１、２６１をＭｏ合金で形成し、第２ゲート配線層２２２、２４２、２６２をＡｇ合金で形成した場合には、これら二つの層が全てＡｇ合金蝕刻剤であるリン酸、硝酸、酢酸及び超純水（deionized water）を混合した物質によって蝕刻される。従って、一回の蝕刻工程により二重層のゲート配線２２、２４、２６を形成できる。また、リン酸、硝酸、酢酸及び超純水混合物によるＡｇ合金とＭｏ合金に対する蝕刻比はＡｇ合金に対する蝕刻比がより大きいので、ゲート配線に必要な３０゜程度の細り（taper）角が得られる。
【００２５】
次に、図４ａ及び図４ｂに示したように、窒化シリコンからなるゲート絶縁膜３０、非晶質シリコンからなる半導体層４０、ドーピングされた非晶質シリコン層５０の３層膜を連続して積層し、半導体層４０とドーピングされた非晶質シリコン層５０を写真蝕刻して、ゲート電極２４上部のゲート絶縁膜３０の上に島模様の半導体層４０と抵抗性接触層５０を形成する。
【００２６】
次に、図５ａ乃至図５ｂに示したように、ＣｒまたはＭｏ合金などを基板１０に蒸着して第１データ配線層６５１、６６１、６８１を積層し、ＡlまたはＡｇ合金などを蒸着して第２データ配線層６５２、６６２、６８２を積層した後に写真蝕刻して、ゲート線２２と交差するデータ線６２、データ線６２と連結されてゲート電極２６の上部まで延びているソース電極６５、外部から画像信号を受信するデータ線６２の一端に連結されているデータパッド６８、及びソース電極６４と分離されており、ゲート電極２６を中心にソース電極６５と対向するドレーン電極６６を含むデータ配線を形成する。
【００２７】
次に、データ配線６２、６５、６６、６８で遮らないドーピングされた非晶質シリコン層５０を蝕刻してゲート電極２６を中心に両側に分離させる一方、両側のドーピングされた非晶質シリコン層５５、５６の間の半導体層４０を露出させる。次に、露出された半導体層４０の表面を安定化させるために酸素プラズマを実施するのが好ましい。
次に、図６ａ及び６ｂのように、ａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成長させて保護膜７０を形成する。この時、ａ−Ｓｉ：Ｃ：Ｏ膜の場合には気体状態のＳｉＨ（ＣＨ3）3、ＳｉＯ2（ＣＨ3）4、（ＳｉＨ）4Ｏ4（ＣＨ3）4、Ｓｉ（Ｃ2Ｈ5Ｏ）4などを基本ソースとして使用し、Ｎ2ＯまたはＯ2などの酸化剤とＡｒまたはＨｅなどを混合した気体を落としながら蒸着する。また、ａ−Ｓｉ：Ｏ：Ｆ膜の場合にはＳｉＨ4、ＳｉＦ4等にＯ2を添加した気体を落としながら蒸着する。この時、フッ素の補助ソースとしてＣＦ4を添加することもできる。
【００２８】
次に、ゲート絶縁膜３０と共に保護膜７０をパターニングして、ゲートパッド２４、ドレーン電極６６及びデータパッド６８を露出する接触孔７４、７６、７８を形成する。ここで、接触孔７４、７６、７８は角を有する模様または円形の模様に形成でき、パッド２４、６８を露出する接触孔７４、７８の面積は２ｍｍ×６０μｍを超えず、０.５ｍｍ×１５μｍ以上であるのが好ましい。
【００２９】
次に、最後に図１及び２に示したように、ＩＴＯまたはＩＺＯ膜を蒸着し写真蝕刻して、第１接触孔７６を通じてドレーン電極６６と連結される画素電極８２と第２及び第３接触孔７４、７８を通じてゲートパッド２４及びデータパッド６８と各々連結される補助ゲートパッド８６、及び補助データパッド８８を形成する。ＩＴＯやＩＺＯを積層する前の予熱（pre-heating）工程で使用する気体は窒素を利用するのが好ましい。これは接触孔７４、７６、７８を通じて露出している金属膜２４、６６、６８の上部に金属酸化膜が形成されることを防止するためである。
【００３０】
以上のように、ＰＥＣＶＤで形成したａ−Ｓｉ：Ｃ：Ｏまたはａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁膜（低誘電率ＣＶＤ膜）を保護膜７０として使用することにより寄生容量問題を解決でき、従って、開口率を極大化できる。それだけでなく、蒸着及び蝕刻速度が速くなるので工程時間を縮小できる。
図７は本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図８及び図９は各々図７に示した薄膜トランジスタ基板をVIII−VIII’線及びIX−IX’線による断面図である。
【００３１】
まず、絶縁基板１０の上に、第１実施例と同一にＣｒまたはＭｏ合金などからなる第１ゲート配線層２２１、２４１、２６１とＡlまたはＡｇ合金などからなる第２ゲート配線層２２２、２４２、２６２の二重層からなるゲート配線が形成されている。ゲート配線はゲート線２２、ゲートパッド２４及びゲート電極２６を含む。
基板１０の上にはゲート線２２と平行に維持電極線２８が形成されている。維持電極線２８もまた第１ゲート配線層２８１と第２ゲート配線層２８２の二重層になっている。維持電極線２８は後述する画素電極８２と連結された維持蓄電器用導電体パターン６４と重なって画素の電荷保存能力を向上させる維持蓄電器をなし、後述する画素電極８２とゲート線２２の重なりで発生する維持容量が十分である場合には形成しないこともある。維持電極線２８には通常、上部基板の共通電極と同じ電圧が印加される。
【００３２】
ゲート配線２２、２４、２６及び維持電極線２８の上には窒化シリコン（SiNx）などからなるゲート絶縁膜３０が形成されてゲート配線２２、２４、２６、２８を覆っている。
ゲート絶縁膜３０の上には水素化非晶質シリコン（hydrogenated amorphous silicon）などの半導体からなる半導体パターン４２、４８が形成されており、半導体パターン４２、４８の上にはリン（P）などのｎ形不純物が高濃度でドーピングされている非晶質シリコンなどからなる第１から第３の抵抗性接触層（ohmic contact layer）パターン５５、５６、５８が形成されている。
【００３３】
抵抗性接触層パターン５５、５６、５８の上にはＣｒまたはＭｏ合金などからなる第１データ配線層６２１、６４１、６５１、６６１、６８１と、ＡlまたはＡｇ合金などからなる第２データ配線層６２２、６４２、６５２、６６２、６８２の二重層からなるデータ配線６２、６４、６５、６６、６８が形成されている。データ配線は縦方向に形成されているデータ線６２、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６８、及びデータ線６２の分枝である薄膜トランジスタのソース電極６５からなるデータ線部６２、６８、６５を含み、また、データ線部６２、６８、６５と分離されており、ゲート電極２６または薄膜トランジスタのチャンネル部Ｃに対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６と、維持電極線２８上に位置している維持蓄電器用導電体パターン６４も含む。維持電極線２８を形成しない場合には維持蓄電器用導電体パターン６４も形成しない。
【００３４】
データ配線６２、６４、６５、６６、６８はＡlまたはＡｇの単一層で形成することもできる。
第１から第３の接触層パターン５５、５６、５８はその下部の半導体パターン４２、４８とその上部のデータ配線６２、６４、６５、６６、６８の接触抵抗を低くする役割を果たし、データ配線６２、６４、６５、６６、６８と完全に同じ形態を有する。つまり、データ線部中間層パターン５５はデータ線部６２、６８、６５と同一で、ドレーン電極用中間層パターン５６はドレーン電極６６と同一で、維持蓄電器用中間層パターン５８は維持蓄電器用導電体パターン６４と同一である。
【００３５】
一方、半導体パターン４２、４８は薄膜トランジスタのチャンネル部Ｃを除いてはデータ配線６２、６４、６５、６６、６８及び抵抗性接触層パターン５５、５６、５８と同じ形態を有している。具体的には、維持蓄電器用半導体パターン４８と維持蓄電器用導電体パターン６４及び維持蓄電器用接触層パターン５８は同じ形態であるが、薄膜トランジスタ用半導体パターン４２はデータ配線及び接触層パターンの残りの部分と多少異なる。つまり、チャンネル部Ｃでデータ線部６２、６８、６５、特にソース電極６５とドレーン電極６６が分離されており、第１及び第２の抵抗接触層５５、５６も分離されているが、薄膜トランジスタ用半導体パターン４２はこのところで切れずに連結されて薄膜トランジスタのチャンネルを生成する。
【００３６】
データ配線６２、６４、６５、６６、６８上にはＰＥＣＶＤ法によって蒸着されたａ−Ｓｉ： Ｃ： Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）からなる保護膜７０が形成されている。ＰＥＣＶＤ法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）は誘電定数が４以下であって誘電率が非常に低い。従って、厚さが薄くても寄生容量問題が発生しない。また、他の膜との接着性及び段差被覆性が優れている。さらに、無機質ＣＶＤ膜であるので耐熱性が有機絶縁膜に比べて優れている。同時に、ＰＥＣＶＤ法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）は蒸着速度や蝕刻速度が窒化シリコン膜に比べて４〜１０倍速いので、工程時間面でも非常に有利である。
【００３７】
保護膜７０はドレーン電極６６、データパッド６８及び維持蓄電器用導電体パターン６４を露出させる接触孔７６、７８、７２を有しており、また、ゲート絶縁膜３０と共にゲートパッド２４を露出させる接触孔７４を有している。
保護膜７０上には薄膜トランジスタから画像信号を受けてカラーフィルター基板の共通電極と共に電場を生成する画素電極８２が形成されている。画素電極８２はＩＴＯまたはＩＺＯなどの透明な導電物質で形成され、ドレーン電極６６と物理的、電気的に連結されて画像信号の伝達を受ける。また、画素電極８２は隣接するゲート線２２及びデータ線６２と重なって開口率を高めているが、重ならないこともある。また、画素電極８２は接触孔７２を通じて維持蓄電器用導電体パターン６４とも連結されて導電体パターン６４に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６８上には接触孔７４、７８を通じて各々これらと連結される補助ゲートパッド８６及び補助データパッド８８が形成されており、これらはパッド２４、６８と外部回路装置との接着性を補完しパッドを保護する役割を果たすもので必須なものではなく、これらの適用如何は選択的である。
【００３８】
以下、薄膜トランジスタ基板を４枚のマスクを用いて製造する方法について、詳細に図１０ａ乃至図１７ｃを参照して説明する。
まず、図１０ａ乃至１０ｃに示したように、ＣｒまたはＭｏ合金などを基板１０に蒸着して第１ゲート配線層２２１、２４１、２６１、２８１を積層し、ＡlまたはＡｇ合金などを蒸着して第２ゲート配線層２２２、２４２、２６２、２８２を積層した後、写真蝕刻してゲート線２２、ゲートパッド２４、ゲート電極２６を含むゲート配線と維持電極線２８を形成する。
【００３９】
その後、図１１ａ及び１１ｂに示したように、ゲート絶縁膜３０、半導体層４０、中間層５０を化学気相蒸着法を用いて各々１，５００Å乃至５，０００Å、５００Å乃至２，０００Å、３００Å乃至６００Åの厚さで連続蒸着し、次いで、ＣｒまたはＭｏ合金などからなる第１導電膜６０１とＡlまたはＡｇ合金からなる第２導電膜６０２をスパッタリングなどの方法で抵抗接触層５０に蒸着して導電体層６０を形成した後、その上に感光膜１１０を１乃至２μｍの厚さで塗布する。
【００４０】
その後、マスクを通して感光膜１１０に光を照射した後、現像して、図１２ｂ及び１２ｃに示したように、感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４の中でチャンネル部Ｃ、即ち、ソース電極６５とドレーン電極６６の間に位置した第１部分１１４は第２部分１１２より厚さを薄くするようにし、その他の部分Ｂの感光膜は全て除去する。この時、チャンネル部Ｃに残っている感光膜１１４の厚さとデータ配線部Ａに残っている感光膜１１２の厚さの比は後述する蝕刻工程での工程条件によって異なるようにしなければならず、第１部分１１４の厚さを第２部分１１２の厚さの１／２以下とするのが好ましく、例えば、４，０００Å以下であるのがよい。
【００４１】
このように、位置によって感光膜の厚さを異にする方法としては多様なものが有り得、ａ領域の光透過量を調節するために主にスリット（slit）または格子形態のパターンを形成したり半透明膜を使用する。
この時、スリットの幅は露光時に使用する露光器の分解能より小さいのが好ましく、半透明膜を利用する場合にはマスクを製作する時に透過率を調節するために異なる透過率を有する薄膜を利用したり厚さの異なる薄膜を利用できる。
【００４２】
このようなマスクを通して感光膜に光を照射すると光に直接露出される部分では高分子が完全に分解され、スリットパターンまたは半透明膜が形成されている部分では光の照射量が少ないので高分子は完全分解されていない状態であり、遮光幕で遮った部分では高分子が殆ど分解されない。次いで、感光膜を現像すると、高分子の分子が分解されない部分のみが残り、光が少なく照射された中央部分には光に全く照射されない部分より厚さの薄い感光膜を残せる。この時、露光時間を長くすると全ての分子が分解されるので、そうならないようにしなければならない。
【００４３】
このような、厚さの薄い感光膜１１４は、リフローの可能な物質で作られた感光膜を利用し、光が完全に透過できる部分と光が完全に透過できない部分とに分けられた通常のマスクで露光した後に現像し、リフローさせて、感光膜が残留しない部分に感光膜の一部を流れ落ちるようにすることによって、形成することもできる。
次いで、感光膜パターン１１４及びその下部の膜、即ち、導電体層６０、中間層５０及び半導体層４０に対する蝕刻を進める。この時、データ配線部Ａにはデータ配線及びその下部の膜がそのまま残っており、チャンネル部Ｃには半導体層のみが残っていなければならず、残りの部分Ｂには上の３個の層６０、５０、４０が全て除去されてゲート絶縁膜３０が露出されなければならない。
【００４４】
まず、図１３ａ及び１３ｂに示したように、その他の部分Ｂの露出されている導電体層６０を除去してその下部の中間層５０を露出させる。この過程では乾式蝕刻または湿式蝕刻法の両方を使用でき、この時、導電体層６０は蝕刻され感光膜パターン１１２、１１４は殆ど蝕刻されない条件下で行うのが好ましい。しかし、乾式蝕刻の場合、導電体層６０のみを蝕刻し感光膜パターン１１２、１１４は蝕刻されない条件を探すことが難しく、感光膜パターン１１２、１１４も共に蝕刻される条件下で行える。この場合には湿式蝕刻の場合より第１部分１１４の厚さを厚くしてこの過程で第１部分１１４が除去されて下部の導電体層６０が露出されることが発生しないようにする。
【００４５】
このようにすると、図１３ａ及び図１３ｂに示したように、チャンネル部Ｃ及びデータ配線部Ｂの導電体層、即ち、ソース／ドレーン用導電体パターン６７と維持蓄電器用導電体パターン６８のみが残り、その他の部分Ｂの導電体層６０は全て除去されてその下部の中間層５０が露出される。この時に残った導電体パターン６７、６４はソース及びドレーン電極６５、６６が分離されずに連結されている点を除いてはデータ配線６２、６４、６５、６６、６８の形態と同一である。また、乾式蝕刻を使用した場合、感光膜パターン１１２、１１４もある程度の厚さで蝕刻される。
【００４６】
次いで、図１４ａ及び１４ｂに示したように、その他の部分Ｂの露出された中間層５０及びその下部の半導体層４０を感光膜の第１部分１１４と共に乾式蝕刻法で同時に除去する。この時の蝕刻は感光膜パターン１１２、１１４と中間層５０及び半導体層４０が同時に蝕刻されゲート絶縁膜３０は蝕刻されない条件下で行わなければならず、特に感光膜パターン１１２、１１４と半導体層４０に対する蝕刻比が殆ど同じ条件で蝕刻するのが好ましい。例えば、ＳＦ６とＨＣＬの混合気体、またはＳＦ６とＯ２の混合気体を用いると殆ど同じ厚さで二つの膜を蝕刻できる。感光膜パターン１１２、１１４と半導体層４０に対する蝕刻比が同じ場合、第１部分１１４の厚さは半導体層４０と中間層５０の厚さを合わせたものと同じか、それより小さくなければならない。
【００４７】
このようにすると、図１４ａ及び１４ｂに示したように、チャンネル部Ｃの第１部分１１４が除去されてソース／ドレーン用導電体パターン６７が露出され、その他の部分Ｂの中間層５０及び半導体層４０が除去されてその下部のゲート絶縁膜３０が露出される。一方、データ配線部Ａの第２部分１１２も蝕刻されるので厚さが薄くなる。また、この段階で半導体パターン４２、４８が完成する。図面符号５７と５８は各々ソース／ドレーン用導電体パターン６７下部の中間層パターンと維持蓄電器用導電体パターン６４下部の中間層パターンを指す。
【００４８】
次いで、灰化処理（ashing）を通じてソース／ドレーン用導電体パターン６７の表面に残っている感光膜クズを除去する。
その次、図１５ａ及び１５ｂに示したように、チャンネル部Ｃのソース／ドレーン用導電体パターン６７及びその下部の中間層パターン５７を蝕刻して除去する。この時、蝕刻はソース／ドレーン用導電体パターン６７と中間層パターン５７の両方に対して乾式蝕刻のみで行え、ソース／ドレーン用導電体パターン６７に対しては湿式蝕刻で、中間層パターン５７に対しては乾式蝕刻で行うこともできる。前者の場合、ソース／ドレーン用導電体パターン６７と中間層パターン５７の蝕刻選択比が大きい条件下で蝕刻を行うのが好ましく、これは蝕刻選択比が大きくない場合には蝕刻終点を探すことが難しいのでチャンネル部Ｃに残る半導体パターン４２の厚さを調節することが容易ではないためである。湿式蝕刻と乾式蝕刻を交互にする後者の場合には湿式蝕刻されるソース／ドレーン用導電体パターン６７の側面は蝕刻されるが、乾式蝕刻される中間層パターン５７は殆ど蝕刻されないので階段形態に形成される。蝕刻気体の例としてはＣＦ4とＨＣＬの混合気体またはＣＦ4とＯ2の混合気体があり、ＣＦ4とＯ2を使用すると均一な厚さで半導体パターン４２を残せる。この時、図１５ｂに示したように、半導体パターン４２の一部が除去されて厚さを薄くでき、感光膜パターンの第２部分１１２もこの時ある程度の厚さで蝕刻される。この時の蝕刻はゲート絶縁膜３０が蝕刻されない条件で行わなければならず、第２部分１１２が蝕刻されてその下部のデータ配線６２、６４、６５、６６、６８が露出されることがないように厚い感光膜パターンが好ましいことは当然である。
【００４９】
このようにすると、ソース電極６５とドレーン電極６６が分離されデータ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８が完成する。
最後にデータ配線部Ａに残っている感光膜第２部分１１２を除去する。しかし、第２部分１１２の除去はチャンネル部Ｃソース／ドレーン用導電体パターン６７を除去した後、その下の中間層パターン５７を除去する前に行われることもできる。
【００５０】
前述のように、ドライエッチングのみの場合には一つの種類の蝕刻のみを使用するので工程が比較的に簡便であるが、適当な蝕刻条件を探すことが難しい。反面、前者の場合には蝕刻条件を探すことが比較的に容易であるが、工程が後者に比べて面倒な点がある。
その次、図１６ａ及び図１６ｂに示したように、ａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成長させて保護膜７０を形成する。この時、ａ−Ｓｉ：Ｃ：Ｏ膜の場合は気体状態のＳｉＨ（ＣＨ3）3、ＳｉＯ2（ＣＨ3）4、（ＳｉＨ）4Ｏ4（ＣＨ3）4、Ｓｉ（Ｃ2Ｈ5Ｏ）4などを基本ソースとして使用し、Ｎ2ＯまたはＯ2などの酸化剤とＡｒまたはＨｅなどを混合した気体を流しながら蒸着する。また、ａ−Ｓｉ：Ｏ：Ｆ膜の場合はＳｉＨ4、ＳｉＦ4等にＯ2を添加した気体を流しながら蒸着する。この時、フッ素の補助ソースとしてＣＦ4を添加することもできる。
【００５１】
次いで、図１７ａ乃至図１７ｃに示したように、保護膜７０をゲート絶縁膜３０と共に写真蝕刻してドレーン電極６６、ゲートパッド２４、データパッド６８及び維持蓄電器用導電体パターン６４を各々露出する接触孔７６、７４、７８、７２を形成する。この時、パッド２４、６８を露出する接触孔７４、７８の面積は２ｍｍ×６０μｍを超えず、０．５ｍｍ×１５μｍ以上であるのが好ましい。
【００５２】
最後に、図８乃至１０に示したように、４００乃至５００Åの厚さのＩＴＯ層またはＩＺＯ層を蒸着し写真蝕刻してドレーン電極６６及び維持蓄電器用導電体パターン６４に連結された画素電極８２、ゲートパッド２４に連結された補助ゲートパッド８６、及びデータパッド６８に連結された補助データパッド８８を形成する。
この時、画素電極８２、補助ゲートパッド８６及び補助データパッド８８をＩＺＯで形成する場合には蝕刻液としてクロム蝕刻液を使用できるので、これらを形成するための蝕刻過程で接触孔を通じて露出されたデータ配線やゲート配線金属が腐食されることを防止できる。このようなクロム蝕刻液としては（ＨＮＯ3／（ＮＨ4）2Ｃｅ（ＮＯ3）6／Ｈ2Ｏ）などがある。また、接触部の接触抵抗を最少化するためにはＩＺＯを常温から２００℃以下の範囲で積層するのが好ましく、ＩＺＯ薄膜を形成するために使用するターゲットはＩｎ2Ｏ3及びＺｎＯを含むのが好ましく、ＺｎＯの含有量は１５〜２０％範囲であるのが好ましい。
【００５３】
一方、ＩＴＯまたはＩＺＯを積層する前の予熱工程で使用する気体としては窒素を使用するのが好ましく、これは接触孔７２、７４、７６、７８を通じて露出された金属膜２４、６４、６６、６８の上部に金属酸化膜が形成されることを防止するためである。
このような本発明の第２実施例では第１実施例による効果だけでなくデータ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８及び半導体パターン４２、４８を一つのマスクを用いて形成し、この過程でソース電極６５とドレーン電極６６を分離することによって製造工程を単純化できる。
【００５４】
本発明によるＣＶＤで形成したａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）は色フィルター上に薄膜トランジスタアレイを形成するＡＯＣ（array on color filter）構造で色フィルターと薄膜トランジスタを分離するバッファー層として使用しても有用である。
図１８は本発明の第３実施例による薄膜トランジスタ基板の配置図であり、図１９は、図１８に示した薄膜トランジスタ基板を、切断線XIX−XIXに沿って示した断面図である。図１９には薄膜トランジスタ基板である下部基板とこれと対向する上部基板を共に示した。
【００５５】
まず、下部基板には、絶縁基板１００の上部に銅、銅合金、銀、銀合金、アルミニウム及びアルミニウム合金などの物質のうちのいずれかの一つからなる下層２０１とクロム、モリブデン、モリブデン合金、窒化クロム及び窒化モリブデンなどの物質のうちのいずれかの一つからなる上層２０１を含むデータ配線１２０、１２１、１２４が形成されている。
【００５６】
データ配線１２０、１２１、１２４は縦方向に伸びているデータ線１２０、データ線１２０の端に連結されていて外部から画像信号の伝達を受けてデータ線１２０に伝達するデータパッド１２４、及びデータ線１２０の分枝であって基板１００の下部から薄膜トランジスタの半導体層１７０に入射する光を遮断する光遮断部１２１を含む。ここで、光遮断部１２１は漏洩する光を遮断するブラックマトリックスの機能も共に有し、データ線１２０から分離して断絶された配線として形成できる。
【００５７】
データ配線１２０、１２１、１２４は二重膜で形成されているが、銅または銅合金またはアルミニウム（Ａl）またはアルミニウム合金（Ａl ａｌｌｏｙ）、モリブデン（Ｍｏ）またはモリブデン−タングステン（ＭｏＷ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）などの導電物質からなる単一膜で形成することもできる。
ここでは、データ配線１２０、１２１、１２４は、この後に形成される画素配線４１０、４１１、４１２及び補助パッド４１３、４１４がＩＴＯであることを考慮して、下層２０１を抵抗の小さい物質で形成し、上層２０２は異なる物質、特にＩＴＯとの接触特性が良い物質で形成した場合を例示した。具体的な例として、下層２０１をＡl−Ｎｄで形成し、上層２０２をＣｒＮｘで形成できる。
【００５８】
画素配線４１０、４１１、４１２及び補助パッド４１３、４１４がＩＺＯである場合にはデータ配線１２０、１２１、１２４をアルミニウムまたはアルミニウム合金の単一膜で形成するのが好ましく、銅がＩＺＯ及びＩＴＯとの接触特性に優れているので銅の単一膜で形成することもできる。
下部絶縁基板１００の上には端部がデータ配線１２０、１２１の端部と重なる赤（Ｒ）、緑（Ｇ）、青（ｂ）の色フィルター１３１、１３２、１３３が各々形成されている。ここで、色フィルター１３１、１３２、１３３はデータ線１２０を全て覆うように形成できる。
【００５９】
データ配線１２０、１２１、１２４及び色フィルター１３１、１３２、１３３上にはＰＥＣＶＤ法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）からなるバッファー層１４０が形成されている。ここで、バッファー層１４０は色フィルター１３１、１３２、１３３からのガス放出を防止して色フィルター自体が後続工程での熱及びプラズマエネルギーによって損傷することを防止するための層である。また、バッファー層１４０は最下部のデータ配線１２０、１２１、１２４と薄膜トランジスタアレイを分離しているので誘電率が低く厚さが厚いほど有利である。このような点を考慮すると、ＰＥＣＶＤ法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）はバッファー層１４０として使用するのに適格である。つまり、誘電率が低く、蒸着速度が非常に速く、ＢＣＢ（bisbenzocyclobutene）またはＰＦＣＢ（perfluorocyclobutene）などの有機絶縁物質に比べて価格が安い。また、ａ−Ｓｉ：Ｏ：Ｃ薄膜は常温から４００℃に至る広い温度範囲で優れた絶縁特性を有する。
【００６０】
バッファー層１４０上には上部に銅、銅合金、銀、銀合金、アルミニウム及びアルミニウム合金などの物質のうちのいずれかの一つからなる下層５０１とクロム、モリブデン、モリブデン合金、窒化クロム、窒化モリブデンなどの物質のうちのいずれかの一つからなる上層５０２を含む二重層構造のゲート配線が形成されている。
ゲート配線は横方向に伸びてデータ線１２０と交差して単位画素を定義するゲート線１５０、ゲート線１５０の端に連結されており、外部からの走査信号の印加を受けてゲート線１５０に伝達するゲートパッド１５２、及びゲート線１５０の一部である薄膜トランジスタのゲート電極１５１を含む。
【００６１】
ここで、ゲート線１５０は後述する画素電極４１０と重なって画素の電荷保存能力を向上させる維持蓄電器を構成し、後述する画素電極４１０とゲート線１５０の重なりで発生する維持容量が十分でない場合には維持容量用共通電極を形成することもできる。
このように、ゲート配線を二重層以上に形成する場合には一層は抵抗が小さい物質で形成し、他の層は異なる物質との接触特性の良い物質で形成することが好ましく、Ａl（またはＡl合金）＼Ｃｒの二重層またはＣｕ＼Ｃｒの二重層がその例である。また、接触特性を改善するために窒化クロム膜または窒化モリブデン膜などを追加することもできる。
【００６２】
ゲート配線１５０、１５１、１５２は低抵抗を有する銅またはアルミニウムまたはアルミニウム合金などの単一膜で形成することもできる。
ゲート配線１５０、１５１、１５２及びバッファー層１４０上には低温蒸着ゲート絶縁膜１６０が形成されている。この時、低温蒸着ゲート絶縁膜１６０は有機絶縁膜、低温非晶質酸化シリコン膜、低温非晶質窒化シリコン膜等で形成できる。本発明による薄膜トランジスタ構造では色フィルターが下部基板に形成されるので、ゲート絶縁膜は、高温蒸着される通常の絶縁膜とは異なる低温蒸着可能な、例えば、２５０℃以下の低温条件で蒸着が可能な低温蒸着絶縁膜を使用する。
【００６３】
そして、ゲート電極１５１のゲート絶縁膜１６０上には二重層構造の半導体層１７１が島模様に形成されている。二重層構造の半導体層１７１において、下層半導体層７０１はバンドギャップが高い非晶質シリコンからなり、上層半導体層７０２は下層半導体７０１に比べてバンドギャップの低い通常の非晶質シリコンからなる。例えば、下層半導体層７０１のバンドギャップを１．９〜２．１ｅＶに、上層半導体層７０２のバンドギャップを１．７〜１．８ｅＶにして形成できる。ここで、下層半導体層７０１は５０〜２００Åの厚さで形成し、上層半導体層７０２は１０００〜２０００Åの厚さで形成する。
【００６４】
このように、バンドギャップが互いに異なる上層半導体層７０２と下層半導体層７０１の間には両層のバンドギャップの差に相当するだけのバンドオフセットが形成される。この時、ＴＦＴがオン（ＯＮ）状態になると、二つの半導体層７０１、７０２の間に位置するバンドオフセット領域にチャンネルが形成される。このバンドオフセット領域は基本的に同じ原子構造を有していて、欠陥が少ないので良好なＴＦＴの特性を期待できる。
【００６５】
半導体層１７１は単一層で形成することもできる。
半導体層１７１上にはリン（Ｐ）などのｎ形不純物が高濃度でドーピングされている非晶質シリコンまたは微細結晶化されたシリコンまたは金属シリサイドなどを含む抵抗性接触層１８２、１８３が互いに分離されて形成されている。
抵抗性接触層１８２、１８３上にはＩＴＯからなるソース用及びドレーン用電極４１２、４１１及び画素電極４１０を含む画素配線４１０、４１１、４１２が形成されている。ソース用電極４１２はゲート絶縁膜１６０及びバッファー層１４０に形成されている接触孔１６１を通じてデータ線１２０と連結されている。ドレーン用電極４１１は画素電極４１０と連結されており、薄膜トランジスタから画像信号を受けて画素電極４１０に伝達する。画素配線４１０、４１１、４１２はＩＴＯまたはＩＺＯなどの透明な導電物質で形成される。
【００６６】
また、画素配線４１０、４１１、４１２と同一層には接触孔１６２、１６４を通じてゲートパッド１５２及びデータパッド１２４と各々連結されている補助ゲートパッド４１３及び補助データパッド４１４が形成されている。ここで、補助ゲートパッド４１３はゲートパッド１５２の上部膜５０２であるクロム膜と直接接触しており、補助データパッド４１４もデータパッド１２４の上部膜２０２であるクロム膜と直接接触している。この時、ゲートパッド１５２及びデータパッド１２４が窒化クロム膜または窒化モリブデン膜を含む場合には補助ゲートパッド４１３及び補助データパッド４１４は窒化クロム膜または窒化モリブデン膜と接触するのが好ましい。これらはパッド１５２、１２４と外部回路装置との接着性を補完してパッドを保護する役割を果たすものであって、必須なものではなく、これらの適用如何は選択的である。また、画素電極４１０は隣接するゲート線１５０及びデータ線１２０と重なって開口率を高めているが、重ならないこともある。
【００６７】
ここで、抵抗性接触層１８２、１８３はＩＴＯのソース用及びドレーン用電極４１２、４１１と半導体層１７１の間の接触抵抗を減らす機能を有し、微細結晶化されたシリコン層またはモリブデン、ニッケル、クロムなどの金属シリサイドが含まれることができ、シリサイド用金属膜が残留することもできる。
ソース用及びドレーン用電極４１２、４１１の上部には薄膜トランジスタを保護するための保護膜１９０が形成されており、その上部には光吸収が優れた濃厚な色を有する感光性有色有機膜４３０が形成されている。この時、有色有機膜４３０は薄膜トランジスタの半導体層１７１に入射する光を遮断する役割を果たし、有色有機膜４３０の高さを調節して下部絶縁基板１００とこれと対向する上部絶縁基板２００の間の間隔を維持するスペーサとして用いられる。ここで、保護膜１９０と有機膜４３０はゲート線１５０とデータ線１２０に沿って形成でき、有機膜４３０はゲート配線とデータ配線の周囲から漏洩する光を遮断する役割を果たせる。
【００６８】
この時、有機膜４３０が、画素電極及び各金属層との隙間を全て覆うように設計される場合には上部基板に光遮断のための別途のブラックマトリックスを設計する必要がないという長所がある。
一方、上部基板２００にはＩＴＯまたはＩＺＯからなり、画素電極４１０と共に電場を生成する共通電極２１０が全面的に形成されている。
【００６９】
以下、薄膜トランジスタ基板の製造法について図２０ａ乃至２８ｂを参照して詳細に説明する。
まず、図２０ａと２０ｂに示したように、アルミニウムまたはアルミニウム合金または銅または銅合金などのように低抵抗を有する導電物質とクロムまたはモリブデンまたはチタニウムまたは窒化クロムまたは窒化モリブデンなどのようなＩＴＯとの接触特性が優れた導電物質を順次にスパッタリングなどの方法で蒸着し、マスクを用いた写真蝕刻工程で乾式または湿式蝕刻して、下部絶縁基板１００上に下層２０１と上層２０２の二重層構造になっているデータ線１２０、データパッド１２４及び光遮断部１２１を含むデータ配線１２０、１２１、１２４を形成する。
【００７０】
前述のように、この後に形成される画素配線４１０、４１１、４１２及び補助パッド４１３、４１４がＩＴＯであることを考慮して、アルミニウムまたはアルミニウム合金または銅または銅合金の下層２０１とクロムまたはモリブデンまたはチタニウムの上層２０２とからなるデータ配線を形成したが、画素配線４１０、４１１、４１２及び補助パッド４１３、４１４がＩＺＯである場合にはアルミニウムまたはアルミニウム合金の単一膜で形成できる。
【００７１】
次に、図２１ａ及び図２１ｂに示したように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の顔料を含む感光性物質を順次に塗布し、写真工程でパターニングして、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の色フィルター１３１、１３２、１３３を順次に形成する。この時、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の色フィルター１３１、１３２、１３３は三枚のマスクを用いて形成するが、一つのマスクを移動しながら形成することもできる。また、レーザー転写法またはプリント法を利用するとマスクを使用せずに形成することもできる。この時、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の色フィルター１３１、１３２、１３３の端部はデータ線１２０と重なるように形成するのが好ましい。
【００７２】
次に、図２２ａ及び図２２ｂのように、絶縁基板１００上部にａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成長させてバッファー層１４０を形成する。この時、ａ−Ｓｉ：Ｃ：Ｏ膜の場合には気体状態のＳｉＨ（ＣＨ3）3、ＳｉＯ2（ＣＨ3）4、（ＳｉＨ）4Ｏ4（ＣＨ3）4、Ｓｉ（Ｃ2Ｈ5Ｏ）4などを基本ソースとして使用し、Ｎ2ＯまたはＯ2などの酸化剤とＡｒまたはＨｅなどを混合した気体を流しながら蒸着する。また、ａ−Ｓｉ：Ｏ：Ｆ膜の場合にはＳｉＨ4、ＳｉＦ4等にＯ2を添加した気体を流しながら蒸着する。この時、フッ素の補助ソースとしてＣＦ4を添加することもできる。
【００７３】
次に、クロムまたはモリブデンまたはチタニウムまたは窒化クロムまたは窒化モリブデンなどのような物理化学的に安定した物質とアルミニウムまたはアルミニウム合金または銅または銅合金などのように低抵抗を有する導電物質をスパッタリングなどの方法で連続蒸着しマスクを用いた写真蝕刻工程でパターニングして、バッファー層１４０上にゲート線１５０、ゲート電極１５１及びゲートパッド１５２を含むゲート配線１５０、１５１、１５２を形成する。
【００７４】
この時、ゲート配線１５０、１５１、１５２は単一層構造で形成できる。
次に、図２３に示したように、ゲート配線１５０、１５１、１５２及び有機絶縁膜１４０上に低温蒸着ゲート絶縁膜１６０、第１非晶質シリコン膜７０１、第２非晶質シリコン膜７０２及び不純物がドーピングされた非晶質シリコン膜１８０を順次に蒸着する。
低温蒸着ゲート絶縁膜１６０は２５０℃以下の蒸着温度でも蒸着できる有機絶縁膜、低温非晶質酸化シリコン膜、低温非晶質窒化シリコン膜などを使用して形成できる。
【００７５】
第１非晶質シリコン膜７０１はバンドギャップが高い、例えば１．９〜２．１ｅＶのバンドギャップを有する非晶質シリコン膜で形成し、第２非晶質シリコン膜７０２はバンドギャップが第１非晶質シリコン膜７０１よりは低い、例えば１．７〜１．８ｅＶのバンドギャップを有する通常の非晶質シリコン膜で形成する。この時、第１非晶質シリコン膜７０１は非晶質シリコン膜の原料ガスであるＳｉＨ4にＣＨ4、Ｃ2Ｈ2、または、Ｃ2Ｈ6等を適切な量で添加してＣＶＤ法によって蒸着できる。例えば、ＣＶＤ装置にＳｉＨ4：ＣＨ4を１：９の割合で投入し、蒸着工程を進めると、Ｃが５０％程度含まれ、２．０〜２．３ｅＶのバンドギャップを有する非晶質シリコン膜を蒸着できる。このように、非晶質シリコン層のバンドギャップは蒸着工程条件から影響を受けるが、炭素化合物の添加量によって大体１．７〜２．５ｅＶ範囲でバンドギャップを容易に調節できる。
この時、低温蒸着ゲート絶縁膜１６０、第１非晶質シリコン膜７０１及び第２非晶質シリコン膜７０２、不純物がドーピングされた非晶質シリコン膜１８０は同じＣＶＤ装置で真空を維持したまま連続的に蒸着できる。
次に、図２４ａ及び２４ｂに示したように、第１非晶質シリコン膜７０１、第２非晶質シリコン膜７０２及び不純物がドーピングされた非晶質シリコン膜１８０を写真蝕刻工程でパターニングして島模様の半導体層１７１及び抵抗性接触層１８１を形成し、同時に、低温蒸着ゲート絶縁膜１６０と有機絶縁膜１４０にデータ線１２０、ゲートパッド１５２及びデータパッド１２４を各々露出させる接触孔１６１、１６２、１６４を形成する。
この時、ゲート電極１５１の上部を除いた部分では第１、第２非晶質シリコン膜７０１、７０２及び不純物がドーピングされた非晶質シリコン膜１８０を全て除去しなければならず、ゲートパッド１５２上部では第１及び、第２非晶質シリコン膜７０１、７０２及び不純物がドーピングされた非晶質シリコン膜１８０と共にゲート絶縁膜１６０も除去しなければならず、データ線１２０及びデータパッド１２４上部では第１及び第２非晶質シリコン膜７０１、７０２、不純物がドーピングされた非晶質シリコン膜１８０及び低温蒸着ゲート絶縁膜１６０と共に有機絶縁膜１４０も除去しなければならない。
【００７６】
これを一つのマスクを利用した写真蝕刻工程で形成するためには、部分的に異なる厚さを有する感光膜パターンを蝕刻マスクとして用いなければならない。これについて図２５と図２６を参照して説明する。
まず、図２５に示したように、不純物がドーピングされた非晶質シリコン膜１８０の上部に感光膜を１乃至２μｍの厚さで塗布した後、マスクを利用した感光膜に光を照射して現像し、感光膜パターン３１２、３１４を形成する。
【００７７】
この時、感光膜パターン３１２、３１４の中でゲート電極１５１の上部に位置した第１部分３１２は他の第２部分３１４より厚さが厚くなるように形成し、データ線１２０、データパッド１２４及びゲートパッド１５２の一部の上には感光膜が存在しないようにする。第２部分３１４の厚さを第１部分３１２の厚さの１/２以下にすることが好ましく、例えば、４，０００Å以下であるのがよい。
【００７８】
このように、位置によって感光膜の厚さを異なるようにする方法は多様にあるが、ここではポジ型感光膜を使用する場合について説明する。
露光器の分解能より小さいパターン、例えば、Ｂ領域にスリットや格子形態のパターンを形成したり半透明膜を形成しておくことによって光の照射量が調節できるマスク１０００を通じて感光膜に光を照射すると、照射される光の量または強さによって高分子が分解される程度が異なるようになる。この時、光に完全に露出されるＣ領域の高分子が完全に分解される時期に合せて露光を中断すれば、光に完全に露出される部分に比べてスリットや半透明膜が形成されているＢ領域を通過する光の照射量が少ないので、Ｂ領域の感光膜は一部だけが分解されて、残りは分解されない状態で残る。露光時間を長くすると全ての分子が分解される。
【００７９】
このような感光膜を現像すると、分子が分解されていない第１部分３１２は殆どそのまま残り、光照射が少ない第２部分３１４は第１部分３１２より薄い厚さで一部だけ残り、光に完全に露光されたＣ領域に対応する部分では感光膜が殆ど除去される。
このような方法を通じて位置により厚さが互いに異なる感光膜パターンが作られる。
次に、図２６に示したように、このような感光膜パターン３１２、３１４を蝕刻マスクとして用い、不純物がドーピングされた非晶質シリコン膜１８０、第２非晶質シリコン膜７０２、第１非晶質シリコン膜７０１及び低温蒸着ゲート絶縁膜１６０を乾式蝕刻してゲートパッド１５２を露出する接触孔１６２を完成し、Ｃ領域のバッファー層１４０を露出する。引続き、感光膜パターン３１２、３１４を蝕刻マスクとして用いてＣ領域のバッファー層１４０を乾式蝕刻してデータ線１２０及びデータパッド１２４を露出する接触孔１６１、１６４を完成する。
【００８０】
次に、感光膜の第２部分３１４を完全に除去する作業を行う。ここで、第２部分３１４の感光膜クズを完全に除去するために酸素を利用した灰化処理工程を追加することも可能である。
このようにすると、感光膜パターンの第２部分３１４は除去され、不純物がドーピングされた非晶質シリコン膜１８０が露出されるようになり、感光膜パターンの第１部分３１２は感光膜パターンの第２部分３１２の厚さと同じ程減少した状態で残る。
【００８１】
次に、残っている感光膜パターンの第１部分３１２を蝕刻マスクとして用いて不純物がドーピングされた非晶質シリコン膜１８０及びその下部の第１及び第２非晶質シリコン膜７０１、７０２を蝕刻して除去することによりゲート電極１５１上部の低温蒸着ゲート絶縁膜１６０上に島模様の半導体層１７１と抵抗性接触層１８１を残す。
最後に、残っている感光膜の第１部分３１２を除去する。ここで、第１部分３１２の感光膜クズを完全に除去するために酸素を利用した灰化処理工程を追加することもできる。
【００８２】
次に、図２７ａ及び図２７ｂに示すように、ＩＴＯ層を蒸着して写真蝕刻工程でパターニングし画素電極４１０、ソース用電極４１２、ドレーン用電極４１１、補助ゲートパッド４１３及び補助データパッド４１４を形成する。この時、ＩＴＯの代わりにＩＺＯを使用することもできる。
次に、ソース用電極４１２とドレーン用電極４１１を蝕刻マスクとして用いてこれらの間の抵抗性接触層１８１を蝕刻して二つの部分１８２、１８３に分離された抵抗性接触層パターンを形成して、ソース用電極４１２とドレーン用電極４１１の間に半導体層１７１を露出させる。
【００８３】
最後に、図１８及び図１９のように、下部絶縁基板１００の上部に窒化シリコンや酸化シリコンなどの絶縁物質と黒色顔料を含む感光性有機物質などの絶縁物質を順次に積層しマスクを利用した写真工程で露光現像して有色有機膜４３０を形成し、これを蝕刻マスクとして用いてその下部の絶縁物質を蝕刻して保護膜１９０を形成する。この時、有色有機膜４３０は薄膜トランジスタに入射する光を遮断し、ゲート配線またはデータ配線の上部に形成して配線の周囲から漏洩する光を遮断する機能を付与することもできる。また、本発明の実施例のように有機膜４３０の高さを調節して間隔維持材として用いることも可能である。
【００８４】
一方、上部絶縁基板２００の上にはＩＴＯまたはＩＺＯの透明な導電物質を積層して共通電極２１０を形成する。
この時、有色有機膜４３０が画素電極４１０及び各金属層との隙間を全て覆えるように設計する場合には、上部基板に光遮断のための別途のブラックマトリックスを設計する必要はない。
【００８５】
図２８は本発明の第４実施例による薄膜トランジスタ基板の配置図を示したものである。
本発明の第３実施例による薄膜トランジスタ基板と比較して、データ配線１２０、１２１、１２４及び有色有機膜１３０のパターンが異なるだけである。
ゲート線１５０と画素電極４１０が所定の間隔をおくように設計する場合には、画素電極４１０とゲート線１５０の間で光がもれる部分を覆う必要がある。このために、色フィルター１３１、１３２、１３３の下部に形成されたデータ線１２０の一部をゲート線１５０方向に突出するように延長してゲート線１５０と画素電極４１０の間の隙間を覆うように形成する。この時、データ線１２０で覆えない部分、つまり、互いに隣接する二つのデータ線１２０の間の領域には有色有機膜４３０が覆うように形成できる。
【００８６】
一方、図面には示していないが、ゲート配線１５０、１５１、１５２と同一層にはゲート配線１５０、１５１、１５２形成用物質で画面表示部の周縁から漏洩する光を遮断するためのブラックマトリックスの縦部が形成され、データ配線１２０、１２１、１２４と同一層にはデータ配線１２０、１２１、１２４形成用金属物質で画面表示部の周縁から漏洩する光を遮断するためのブラックマトリックスの横部が形成できる。
【００８７】
このように、ゲート配線１５０、１５１、１５２及びデータ配線１２０、１２１、１２４を形成する物質で画面表示部の周縁から漏洩する光を遮断するためのブラックマトリックスの横部及び縦部を形成し、データ配線１２０、１２１、１２４でゲート線１５０と画素電極４１０の間の光がもれる領域を覆い、有色有機膜４３０で隣接する二つのデータ配線１２０の間の光がもれる領域を覆う場合に、データ配線、ゲート配線及び間隔維持材が薄膜トランジスタ基板で光が漏洩される全ての領域を覆えて、上部基板に別途のブラックマトリックスを形成する必要がない。従って、上部基板と下部基板の整列誤差を考慮しなくてもいいので開口率を向上させることができる。また、データ線１２０と画素電極４１０の間にはゲート絶縁膜１６０と低い誘電率を有するバッファー層１４０が形成されていて、これらの間で発生する寄生容量を最小化できて表示装置の特性を向上させることができると同時に、これらの間に間隔をおく必要がないので開口率を最大限確保できる。
【００８８】
このように、低温工程条件下で、ＴＦＴを製作する。つまり、高温工程による色フィルターの損傷を防止するためにゲート絶縁膜を低温蒸着絶縁膜で形成し、低温蒸着ゲート絶縁膜と接触することによって引き起こされるチャンネルの特性悪化を防止するために、チャンネルを低温蒸着ゲート絶縁膜と半導体層の界面に形成せず、半導体層のバルク側に形成する。
【００８９】
本発明は提示された実施例だけでなく。様々な方式で適用可能である。例えば、重量減少及び耐衝撃性向上のために浮上したプラスチック液晶表示装置でのように、低温工程条件が必要なディスプレイの場合本発明は役立つように適用できる。
本発明によるＣＶＤで形成したａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜（低誘電率ＣＶＤ膜）は反射形や半透過形液晶表示装置に用いられる薄膜トランジスタ基板で反射光の干渉を防止するために形成するエンボシング絶縁層、つまり、表面に凹凸が形成されている絶縁層として使用しても有用である。
【００９０】
図２９は本発明の第５実施例による反射形液晶表示装置用薄膜トランジスタ基板の配置図であり、図３０は図２９に示した薄膜トランジスタ基板をXXX−XXX’線に沿って切断して示した断面図である。
絶縁基板１０上に低抵抗を有する銀または銀合金またはアルミニウムまたはアルミニウム合金からなる単一膜またはこれを含む多層膜になっているゲート配線が形成されている。ゲート配線は横方向にのびているゲート線２２、ゲート線２２の端に連結されていて外部からのゲート信号の印加を受けてゲート線に伝達するゲートパッド２４及びゲート線２２に連結されている薄膜トランジスタのゲート電極２６を含む。
【００９１】
この時、基板１０上には上板の共通電極に入力される共通電極電圧などの電圧の印加を外部から受ける維持電極が形成でき、このような維持電極は後述する反射膜９２と重なって画素の電荷保存能力を向上させる維持蓄電器を構成する。
ゲート配線２２、２４、２６上には窒化シリコン（ＳｉＮx）などからなるゲート絶縁膜３０がゲート配線２２、２４、２６を覆っている。
【００９２】
ゲート電極２６上部のゲート絶縁膜３０上には非晶質シリコンなどの半導体からなる半導体層４０が形成されており、半導体層４０上にはシリサイドまたはｎ形不純物が高濃度でドーピングされているｎ+水素化非晶質シリコンなどの物質で作られた抵抗性接触層５５、５６が各々形成されている。
抵抗性接触層５５、５６及びゲート絶縁膜３０上にはアルミニウムまたは銀のような低抵抗の導電物質からなる導電膜を含むデータ配線が形成されている。データ配線は縦方向に形成されてゲート線２２と交差し画素領域を定義するデータ線６２、データ線６２に連結されて抵抗性接触層５５の上部まで延びているソース電極６５、データ線６２の一端に連結されていて外部からの画像信号の印加を受けるデータパッド６８、ソース電極６５と分離されていてゲート電極２６を中心にしてソース電極６５と対向しているドレーン電極６６を含む。ドレーン電極６６は抵抗性接触層５６上に形成されており、画素領域内部に延びている。
【００９３】
データ配線６２、６４、６５、６６、６８及びこれらが覆わない半導体層４０上部にはＰＥＣＶＤ法によって蒸着されたａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜（低誘電率ＣＶＤ膜）からなる保護膜７０が形成されている。この時、保護膜７０の表面は以降に形成される反射膜９２の反射効率を極大化するために凹凸パターンを有する。
保護膜７０にはドレーン電極６６及びデータパッド６８を各々露出する接触孔７６、７８が形成されており、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４が形成されている。
【００９４】
保護膜７０上には接触孔７６を通じてドレーン電極６６と電気的に連結されていて画素領域に位置する反射膜９２が形成されている。また、保護膜７０上には接触孔７４、７８を通じて各々ゲートパッド２４及びデータパッド６８と連結されている補助ゲートパッド９６及び補助データパッド９８が形成されている。ここで、補助ゲート及びデータパッド９６、９８はゲート及びデータパッド２４、６８を保護するためのものであり、必須ではない。
【００９５】
一方、図３１ａ乃至図３４ｂ及び図２９及び図３０を参照して本発明の実施例による薄膜トランジスタ基板の製造方法について具体的に説明する。
まず、図３１ａ及び図３１ｂに示したように、ガラス基板１０上部に低抵抗の導電物質を積層し、写真蝕刻工程でパターニングしてゲート線２２、ゲート電極２６及びゲートパッド２４を含む横方向のゲート配線を形成する。
【００９６】
次に、図３２ａ及び図３２ｂに示したように、窒化シリコンからなるゲート絶縁膜３０、非晶質シリコンからなる半導体層４０、ドーピングされた非晶質シリコン層５０の三層膜を連続して基板１０に積層して写真蝕刻し、半導体層４０とドーピングされた非晶質シリコン層５０をパターニングしてゲート電極２４上部のゲート絶縁膜３０上に半導体層４０と抵抗性接触層５０を形成する。
【００９７】
次に、図３３ａ乃至図３３ｂに示したように、導電膜を基板１０に積層した後、写真工程してゲート線２２と交差するデータ線６２、データ線６２と連結されてゲート電極２６上部まで延びているソース電極６５、データ線６２の一端に連結されているデータパッド６８及びソース電極６５と分離されていてゲート電極２６を中心にしてソース電極６５と対向するドレーン電極６６を含むデータ配線を形成する。
【００９８】
次に、データ配線６２、６５、６６、６８で覆わない非晶質シリコン層パターン５０を蝕刻してゲート電極２６を中心に両側に分離させる。また、露出された半導体層４０の表面を安定化させるために酸素プラズマを実施することが好ましい。
次に、図３４ａ及び３４ｂのように、ａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成長させて保護膜７０を形成する。この時、ａ−Ｓｉ:Ｃ:Ｏ膜の場合には気体状態のＳｉＨ（ＣＨ3）3、ＳｉＯ2（ＣＨ3）4、（ＳｉＨ）4Ｏ4（ＣＨ3）4、Ｓｉ（Ｃ2Ｈ5Ｏ）4などを基本ソースとして用い、Ｎ2ＯまたはＯ2などの酸化剤とＡｒまたはＨｅなどを混合した気体を流しながら蒸着する。また、ａ−Ｓｉ:Ｏ:Ｆ膜の場合にはＳｉＨ4、ＳｉＦ4等にＯ2を添加した気体を流しながら蒸着する。この時、フッ素の補助ソースとしてＣＦ4を添加することもできる。引き続き、マスクを利用した写真工程でゲート絶縁膜３０と共にパターニングして、ゲートパッド２４、ドレーン電極６６及びデータパッド６８を露出する接触孔７４、７６、７８を形成する同時に、保護膜７０の上部に凹凸パターンを形成する。
【００９９】
接触孔７４、７６、７８と凹凸を共に形成するために第２実施例で使用したハーフトーン露光法を使用する。つまり、スリットパターンや格子パターンまたは半透過膜を有するマスクを利用して感光膜を露光した後、現像することによって接触孔７４、７６、７８が形成される部分の上では感光膜が全て除去されて保護膜７０が露出されるようにし、凸部になる部分では感光膜が薄く残るようにして、凹部になる部分では感光膜が厚く残るようにする。
【０１００】
次に、感光膜を蝕刻マスクとして保護膜７０とゲート絶縁膜３０を蝕刻することによって接触孔７４、７６、７８を形成し、感光膜を灰化処理して厚さの薄い感光膜が除去されるようにする。この時、感光膜の厚い部分も共に灰化処理して、その厚さを薄くする。
次に、保護膜７０を所定の蝕刻時間だけ継続して蝕刻し、凸部を形成する。この時、蝕刻時間は保護膜７０の蝕刻率と凸部の深さを考慮して決める。
【０１０１】
図２９及び図３０に示すように、光を反射させる特性に優れた、またはアルミニウムを含む導電物質を基板１０積層して写真蝕刻工程でパターニングして接触孔７６を通じてドレーン電極６６と連結される反射膜９２と接触孔７４、７８を通じてゲートパッド２４及びデータパッド６８と各々連結される補助ゲートパッド９６及び補助データパッド９８を各々形成する。
【０１０２】
図３５は本発明の第６実施例による半透過形液晶表示装置用薄膜トランジスタ基板の配置図であり、図３６は図３５に示した薄膜トランジスタ基板をXXXVI−XXXVI’線に沿って切断して示した断面図である。
絶縁基板１０上に低抵抗を有する銀または銀合金またはアルミニウムまたはアルミニウム合金からなる単一膜またはこれを含む多層膜になっているゲート配線が形成されている。ゲート配線は横方向にのびているゲート線２２、ゲート線２２の端に連結されていて外部からゲート信号の印加を受けてゲート線に伝達するゲートパッド２４及びゲート線２２に連結されている薄膜トランジスタのゲート電極２６を含む。ここで、ゲート配線２２、２４、２６が多層膜である場合には他の物質と接触特性に優れているパッド用物質を含むことが好ましい。
【０１０３】
基板１０上には窒化シリコン（ＳｉＮx）などからなるゲート絶縁膜３０がゲート配線２２、２４、２６を覆っている。
【０１６０】
ゲート電極２６のゲート絶縁膜３０上部には非晶質シリコンなどの半導体からなる半導体層４０が形成されており、半導体層４０の上部にはシリサイドまたはｎ形不純物が高濃度でドーピングされているｎ+水素化非晶質シリコンなどの物質で作られた抵抗接触層５５、５６が各々形成されている。
【０１０４】
抵抗性接触層５５、５６及びゲート絶縁膜３０上にはアルミニウムまたは銀のような低抵抗の導電物質からなる導電膜を含むデータ配線６２、６５、６６、６８が形成されている。データ配線は形成されてゲート線２２と交差して画素を定義するデータ線６２、データ線６２に連結されて抵抗性接触層５５の上部まで延びているソース電極６５、データ線６２の一端に連結されていて外部から画像信号の印加を受けるデータパッド６８、ソース電極６５と分離されていてゲート電極２６に対してソース電極６５に対向して形成されているドレーン電極６６を含む。
【０１０５】
データ配線６２、６４、６５、６６、６８及びこれらが覆わない半導体層４０上部にはＰＥＣＶＤ法によって蒸着されたａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜（低誘電率ＣＶＤ膜）からなる保護膜７０が形成されている。ＰＥＣＶＤ法によって蒸着されたａ−Ｓｉ:Ｃ:Ｏ膜とａ−Ｓｉ:Ｏ:Ｆ膜は誘電定数が４以下である。従って、厚さが薄くても寄生容量問題が発生しない。他の膜との接着性及び段差被覆性が優れている。また、無機質ＣＶＤ膜であるので耐熱性が有機絶縁膜に比べて優れている。同時に、ＰＥＣＶＤ法によって蒸着されたａ−Ｓｉ:Ｃ:Ｏ膜とａ−Ｓｉ:Ｏ:Ｆ膜（低誘電率ＣＶＤ膜）は蒸着速度や蝕刻速度が窒化シリコン膜に比べて４〜１０倍速いので工程時間の面でも非常に有利である。
【０１０６】
保護膜７０にはドレーン電極６６及びデータパッド６８を各々露出する接触孔７６、７８が形成されており、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４が形成されている。
保護膜７０上部には接触孔７６を通じてドレーン電極６６と電気的に連結されていて画素に位置する透明電極８２が形成されている。また、保護膜７０上には接触孔７４、７８を通じて各々ゲートパッド２４及びデータパッド６８と連結されている補助ゲートパッド８６及び補助データパッド８８が形成されている。ここで、透明電極８２と補助ゲート及びデータパッド８６、８８は透明な導電物質であるＩＴＯまたはＩＺＯ等で作られている。
【０１０７】
透明電極８２の上部には透明電極８２の一部を露出する接触孔３６を有し、ＰＥＣＶＤ法によって蒸着されたａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜（低誘電率ＣＶＤ膜）からなる層間絶縁膜３４が形成されている。ここで、層間絶縁膜３４は、この後の反射膜９２の反射効率を極大化するために凹凸パターンを有するのが好ましい。
層間絶縁膜３４の上部には接触孔３６を通じて透明電極８２と電気的に連結されており、透過モード領域（Ｔ）に透過窓９６を有する反射膜９２が形成されている。反射膜９２はアルミニウムまたはアルミニウム合金、銀または銀合金、モリブデンまたはモリブデン合金などのように高い反射率を有する導電膜からなり、透明電極８２と共に画素電極になる。この時、反射膜９２の透過窓９６は様々な模様に形成でき、一つの画素領域に多数形成できる。前記で、層間絶縁膜３４に凹凸パターンが形成されている場合でも透過窓９６部分には凹凸パターンを形成しないのが好ましい。
【０１０８】
ここで、画素電極８２、９２は前段のゲート線２２と重なって維持蓄電器を構成する。場合によっては維持容量を形成するためにゲート配線２２、２４、２６と同一層に維持容量用配線を形成することもできる。
以下、このような本発明の液晶表示装置用薄膜トランジスタ基板の製造方法について説明する。
【０１０９】
まず、データ配線６２、６５、６６、６８を形成する段階までは本発明の第５実施例による薄膜トランジスタ基板の製造法と同一である。つまり、図３１ａ乃至図３３ｂに示した工程に従う。
データ配線６２、６５、６６、６８を形成した後には、図３７ａ及び３７ｂのように、データ配線６２、６５、６６、６８上にａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成長させて保護膜７０を形成する。次に、感光膜パターンを利用した写真蝕刻工程でゲート絶縁膜３０と共にパターニングして、ゲートパッド２４、ドレーン電極６６及びデータパッド６８を露出する接触孔７４、７６、７８を形成する。この時、蝕刻は乾式蝕刻による。
【０１１０】
次に、図３８ａ及び図３８ｂのように、ＩＴＯまたはＩＺＯ膜を基板１０に積層して写真蝕刻し、接触孔７６を通じてドレーン電極６６と連結される透明電極８２と、接触孔７４、７８を通じてゲートパッド２４及びデータパッド６８と各々連結される補助ゲートパッド８６及び補助データパッド８８と、を各々形成する。
また、図３９ａ及び図３９ｂに示したように、ａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成長させ、写真蝕刻工程でパターニングして透明電極８２を露出する接触孔３６を有する層間絶縁膜３４を形成する。この時、層間絶縁膜３４に凹凸パターンを形成できる。凹凸パターンを形成する場合には第５実施例による薄膜トランジスタ基板の製造法のうち保護膜をパターニングする工程でのようにハーフトーン露光法を使用する。
【０１１１】
次に、最後として図３５及び図３６のように、高い反射率を有するアルミニウムまたは銀またはモリブデンを含む導電膜を積層してパターニングし透過窓９６を有する反射膜９２を形成する。
ａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜（低誘電率ＣＶＤ膜）はゲート絶縁膜にも適用できる。
【０１１２】
図４０は本発明の第７実施例による薄膜トランジスタ基板の断面図である。
第７実施例による薄膜トランジスタ基板は第１実施例による薄膜トランジスタ基板とゲート絶縁膜を除いては同じ構造を有する。第７実施例ではゲート絶縁膜が二重層になっている。つまり、ＰＥＣＶＤにより形成したａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜（低誘電率ＣＶＤ膜）である第１層３１と窒化シリコン膜である第２層３２から構成されている。
【０１１３】
ゲート絶縁膜は非晶質シリコンからなる半導体層４０との界面特性を考慮して緻密な膜質を維持しなければならない。ところが、膜質が緻密であれば緻密であるほど蒸着速度が遅いので工程時間が長くなる短所がある。一方、半導体層４０と接する面から約５００Å程度の厚さまで緻密な膜質が維持されると薄膜トランジスタが動作するのに無理が無いことが知られている。従って、ゲート絶縁膜の上部は蒸着速度が速いａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｏ:Ｆ膜で形成し、ゲート絶縁膜の下部は膜質が緻密な窒化シリコン膜で形成すれば、薄膜トランジスタの性能を低下させずに工程時間を短縮できる。ａ−Ｓｉ:Ｃ:Ｏ膜は窒化シリコン膜に比べて４倍から１０倍程度蒸着速度が速い。この時、ａ−Ｓｉ:Ｃ:Ｏ膜は真空が維持される状態で連続して蒸着する。
【０１１４】
このような低誘電率ＣＶＤ膜と窒化シリコン膜の二重層になっているゲート絶縁膜は第２乃至第６実施例による薄膜トランジスタ基板にも適用できる。
【図面の簡単な説明】
【０１１５】
【図１】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板である。
【図２】図１のII−II線による断面図である。
【図３ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程をその工程順序に従って示した薄膜トランジスタ基板の配置図である。
【図３ｂ】図３ａでのIIIｂ−IIIｂ’線に対する断面図である。
【図４ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程をその工程順序に従って示した薄膜トランジスタ基板の配置図である。
【図４ｂ】図４ａでのIVｂ−IVｂ’線に対する断面図である。
【図５ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程をその工程順序に従って示した薄膜トランジスタ基板の配置図である。
【図５ｂ】図５ａでのVｂ−Vｂ’線に対する断面図。
【図６ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程をその工程順序に従って示した薄膜トランジスタ基板の配置図である。
【図６ｂ】図６ａでのVIｂ−VIｂ’線に対する断面図。
【図７】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図８】各々図７のVIII−VIII’線に対する断面図である。
【図９】各々図７のIX−IX’線に対する断面図である。
【図１０ａ】図７に示す薄膜トランジスタ基板を製造する第１段階を示す図である。
【図１０ｂ】各々図１０ａでのXｂ−Xｂ’線及びXｃ−Xｃ’線に対する断面図である。
【図１０ｃ】各々図１０ａでのXｂ−Xｂ’線及びXｃ−Xｃ’線に対する断面図である。
【図１１ａ】図１０ｂ及び図１０ｃの次の段階での製造工程を示す図である。
【図１１ｂ】図１０ｂ及び図１０ｃの次の段階での製造工程を示す図である。
【図１２ａ】図１０ａの次の段階での薄膜トランジスタ基板の工程である。
【図１２ｂ】図１２ａでのXIIｂ−XIIｂ’線に対する断面図である。
【図１２ｃ】図１２ａでの及びXIIｃ−XIIｃ’線に対する断面図である。
【図１３ａ】図１２ａに示すステップに続く工程図。
【図１３ｂ】図１２ａに示すステップに続く工程図。
【図１４ａ】図１２ａに示すステップに続く工程図。
【図１４ｂ】図１２ａに示すステップに続く工程図。
【図１５ａ】図１２ａに示すステップに続く工程図。
【図１５ｂ】図１２ａに示すステップに続く工程図。
【図１６ａ】図１５ａの次の段階での薄膜トランジスタ基板の断面図である。
【図１６ｂ】図１５ｂの次の段階での薄膜トランジスタ基板の断面図である。
【図１７ａ】図１６ａ及び図１６ｂの次の段階での薄膜トランジスタ基板の配置図である。
【図１７ｂ】各々図１７ａでのXVIIｂ−XVIIｂ’線及びXVIIｃ−XVIIｃ’線に対する断面図である。
【図１７ｃ】各々図１７ａでのXVIIｂ−XVIIｂ’線及びXVIIｃ−XVIIｃ’線に対する断面図である。
【図１８】本発明の第３実施例による薄膜トランジスタ基板の配置図である。
【図１９】図１８に示した薄膜トランジスタ基板を切断線XIX−XIX’に沿って示した断面図である。
【図２０ａ】図１８に示す薄膜トランジスタ基板の第１の製造段階である。
【図２０ｂ】図２０ａに示した切断線XXｂ−XXｂ’に沿って示した断面図である。
【図２１ａ】図２０ａの次の段階での基板の配置図である。
【図２１ｂ】図２１ａに示した切断線XXIｂ−XXIｂ’に沿って示した断面図である。
【図２２ａ】図２２ａの次の段階での基板の配置図である。
【図２２ｂ】図２２ａに示した切断線XXIIｂ−XXIIｂ’に沿って示した断面図である。
【図２３】図２２の次の段階での基板の製造工程である。
【図２４ａ】図２３の次の段階での基板の配置図である。
【図２４ｂ】図２４ａに示した切断線XXIVｂ−XXIVｂ’に沿って示した断面図である。
【図２５】図２３と図２４ｂの間に実施される製造工程を示したものである。
【図２６】図２３と図２４ｂの間に実施される製造工程を示したものである。
【図２７ａ】図２４ａの次の段階での基板の配置図である。
【図２７ｂ】図２７ａに示した切断線XXVIIｂ−XXVIIｂ’に沿って示した断面図である。
【図２８】本発明の第４実施例による薄膜トランジスタ基板の配置図である。
【図２９】本発明の第５実施例による反射形液晶表示装置用薄膜トランジスタ基板の構造を示した配置図である。
【図３０】図２９でのXXX’−XXX’線に沿って切断して示した断面図である。
【図３１ａ】図２９に示す薄膜トランジスタ基板の製造工程を示す図。
【図３１ｂ】図３１ａでのXXXIｂ−XXXVIｂ’線に沿って切断した断面図である。
【図３２ａ】図２９に示す薄膜トランジスタ基板の製造工程を示す図。
【図３２ｂ】図３２ａでのXXXIIｂ−XXXIIｂ’線に沿って切断して示した図面である。
【図３３ａ】図２９に示す薄膜トランジスタ基板の製造工程を示す図。
【図３３ｂ】図３３ａでのXXXIIIｂ−XXXIIIｂ’線に沿って切断して示した図面である。
【図３４ａ】図２９に示す薄膜トランジスタ基板の製造工程を示す図。
【図３４ｂ】図３４ａでのXXXIVｂ−XXXIVｂ’線に沿って切断して示した図面である。
【図３５】本発明の第６実施例による半透過形液晶表示装置での薄膜トランジスタ基板の構造を示した配置図である。
【図３６】図３５でのXXXVI−XXXVI’線に沿って切断して示した薄膜トランジスタ基板の断面図である。
【図３７ａ】図３５に示される薄膜トランジスタ基板の製造工程を示す図面である。
【図３７ｂ】図３５に示す薄膜トランジスタの製造工程を示す図。
【図３８ａ】図３５に示される薄膜トランジスタ基板の製造工程を示す図面である。
【図３８ｂ】図３８ａでのXXXVIIIｂ−XXXVIIIｂ’線に沿って切断して示した図面である。
【図３９ａ】図３９ａでのXXXIXｂ−XXXIXｂ’線に沿って切断して示した図面である。
【図４０】本発明の第７実施例による薄膜トランジスタ基板の断面図である。
【符号の説明】
【０１１６】
１０  絶縁基板
２２、２４、２６  ゲート配線
２８  維持電極線
３０  ゲート絶縁膜
３１  第１層
３２  第２層
３６  接触孔
４０  半導体層
４２、４８  半導体パターン
５０  中間層
５４  抵抗性接触層
５５、５６、５８ 抵抗性接触層パターン
５７  ソース／ドレーン用中間層パターン
６２、６５、６６、６８  データ配線
６４  維持蓄電器用導電体パターン
６７  ソース／ドレーン用導電体パターン
７０、１９０  保護膜
７２、７４、７６、７８  接触孔
８２  透明電極
８６  補助ゲートパッド
８８  補助データパッド
９２  反射膜
９６  補助ゲートパット
９８  補助データパッド
１００  絶縁基板
１１０  感光膜
１１２、１１４  感光膜パターン
１２０、１２１、１２４  データ配線
１３０  有色有機膜
１３１、１３２、１３３  色フィルター
１４０  バッファ層
１５０、１５１、１５２  ゲート配線
１６０ ゲート絶縁膜 
２０１  下層
２０２  上層
２２１、２４１、２６１、２８１  第１ゲート配線層
２２２、２４２、２６２、２８２  第２ゲート配線層
４１０、４１１、４１２  画素配線
４１３、４１４  補助パッド
４３０  有機膜
６２１、６５１、６６１、６８１  第１データ配線層
６２２、６５２、６６２、６８２  第２データ配線層
７０１  下層半導体層
７０２  上層半導体層