【手続補正書】
【提出日】平成17年6月22日(2005.6.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくともトランスを有する半導体スイッチ駆動回路であって、
前記トランスの一次側に、半導体スイッチを制御するための制御信号により、前記トランスの一次側電流を制御する一次側領域を具備し、
前記トランスの二次側に、スイッチ素子を直接駆動する二次側領域を具備し、
前記スイッチ素子のゲートとエミッタとの間の電圧を連続して正電圧に維持でき、かつ、該ゲートとエミッタとの間の電圧を連続して負電圧に維持でき、かつ、該ゲートとエミッタとの間の電圧を正電圧と負電圧とが交互にスイッチングできる構成であること、を特徴とする半導体スイッチ駆動回路。
【請求項２】
請求項１に記載の半導体スイッチ駆動回路において、前記一次側領域は、制御信号を入力し、複数のスイッチ素子を制御するための電力を、前記二次側領域に伝達し、前記トランスを流れる電流が遮断されたときに発生する逆起電力を吸収するように構成されていることを特徴とする半導体スイッチ駆動回路。
【請求項３】
請求項２に記載の半導体スイッチ駆動回路において、前記二次側領域は、前記一次側領域から供給された電力を受け、前記複数のスイッチ素子を制御するための電力を前記複数のスイッチ素子に伝達し、前記複数のスイッチ素子を、半導体スイッチ駆動回路の前記二次側領域から供給された電力を受けて、スイッチ経路の導通または遮断を行うように構成されたことを特徴とする半導体スイッチ駆動回路。
【請求項４】
請求項１〜３のいずれかに記載の半導体スイッチ駆動回路において、ＪタイプＰ型ＭＯＳＦＥＴのソースが電源端子に接続され、前記ＪタイプＰ型ＭＯＳＦＥＴのドレインが、ダイオードのアノードに接続され、前記ダイオードのカソードが、トランスの一次巻き線の一端の端子に接続され、前記ＪタイプＰ型ＭＯＳＦＥＴを導通することにより、前記トランスの一次巻き線の一端の端子と、前記トランスの一次巻き線の他端の端子との間の逆起電力が抑制されるように構成されたことを特徴とする半導体スイッチ駆動回路。
【請求項５】
請求項１〜４のいずれかに記載の半導体スイッチ駆動回路において、前記一次側領域は、制御信号入力端子（ＰＬ）が、並列接続された抵抗
（１０５）とコンデンサ（１０４）とを介して、ＮＰＮバイポーラトランジスタ
（１０８）のベースに接続され、
ＮＰＮバイポーラトランジスタ（１０８）のベースとエミッタが、抵抗（１０６）を介して接続され、該エミッタが接地端子（ＧＮＤ）に接続され、
ＮＰＮバイポーラトランジスタ（１０８）のコレクタが、抵抗（１０７）を介して、ＪタイプＰ型ＭＯＳＦＥＴ（１１０）のゲートに接続され、
ＪタイプＰ型ＭＯＳＦＥＴ（１１０）のゲートとソースとが、抵抗（１０９）を介して接続され、該ソースが電源端子（ＶＤＤ）に接続され、
ＪタイプＰ型ＭＯＳＦＥＴ（１１０）のドレインが、ダイオード（１１１）のアノードに接続され、
ダイオード（１１１）のカソードが、ＫタイプＮ型ＭＯＳＦＥＴ（１１４）のドレイン及びトランス（１２７）の一次巻き線の端子（１２７ａ）に接続され、
ＫタイプＮ型ＭＯＳＦＥＴ（１１４）のゲートとソースとが、抵抗（１１３）を介して接続され、該ソースが接地端子ＧＮＤに接続され、
制御信号入力端子（Ｎ）が、このＫタイプＮ型ＭＯＳＦＥＴ（１１４）のゲートに抵抗（１１２）を介して接続され、
制御信号入力端子（ＮＬ）が、並列接続された抵抗（１１７）とコンデンサ（１１６）とを介して、ＮＰＮバイポーラトランジスタ（１２０）のベースに接続され、
ＮＰＮバイポーラトランジスタ（１２０）のベースとエミッタが、抵抗（１１８）を介して接続され、該エミッタが接地端子（ＧＮＤ）に接続され、
ＮＰＮバイポーラトランジスタ（１２０）のコレクタが、抵抗（１１９）を介して、ＪタイプＰ型ＭＯＳＦＥＴ（１２２）のゲートに接続され、
ＪタイプＰ型ＭＯＳＦＥＴ（１２２）のゲートとソースが、抵抗（１２１）を介して接続され、該ソースが電源端子（ＶＤＤ）に接続され、
ＪタイプＰ型ＭＯＳＦＥＴ（１２２）のドレインが、ダイオード（１２３）のアノードに接続され、
ダイオード（１２３）のカソードが、ＫタイプＮ型ＭＯＳＦＥＴ（１２６）のドレイン及びトランス（１２７）の一次巻き線の端子（１２７ｄ）に接続され、
ＫタイプＮ型ＭＯＳＦＥＴ（１２６）のゲートとソースが、抵抗（１２５）を介して接続され、該ソースが接地端子ＧＮＤに接続され、
入力信号（Ｐ）が、このＫタイプＮ型ＭＯＳＦＥＴ（１２６）のゲートに抵抗
（１２４）を介して接続され、
トランス（１２７）の一次巻き線の端子（１２７ｂ、１２７ｃ）が、センタータップ（１３５）に接続され、該センタータップ（１３５）が電源端子（ＶＤＤ）に接続され、該センタータップ（１３５）がコンデンサ（１１５）を介して接地端子（ＧＮＤ）に接続されていることを特徴とする半導体スイッチ駆動回路。
【請求項６】
請求項１〜５のいずれかに記載の半導体スイッチ駆動回路において、前記二次側領域は、前記スイッチ素子と、該スイッチ素子を直接駆動するゲート駆動部と、を複数有し、前記スイッチ素子が直列接続された構成であることを特徴とする半導体スイッチ駆動回路。
【請求項７】
請求項１〜６のいずれかに記載の半導体スイッチ駆動回路において、前記スイッチ素子が絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であることを特徴とする半導体スイッチ駆動回路。
【請求項８】
請求項１〜７のいずれかに記載の半導体スイッチ駆動回路において、前記トランスの一次巻き線に発生する逆起電力によって二次巻き線に発生する起電力を遮断するための定電圧ツェナーダイオードを、前記二次側領域に有することを特徴とする半導体スイッチ駆動回路。
【請求項９】
請求項１〜８いずれかに記載の半導体スイッチ駆動回路において、前記二次側領域は、前記トランスの二次巻き線の一端の端子が、第一の定電圧ツェナーダイオードのアノードに接続され、
前記第一の定電圧ツェナーダイオードと互いにカソード同士が向かい合わせで接続された第二の定電圧ツェナーダイオードのアノードが、第一の抵抗を介して、特定のスイッチ素子のゲートに接続され、
前記トランスの二次巻き線の他端の端子が、前記特定のスイッチ素子のエミッタに接続され、
前記第二の定電圧ツェナーダイオードのアノードと、前記特定のスイッチ素子のエミッタ間に、第二の抵抗およびコンデンサが、それぞれ接続され、
前記特定のスイッチ素子を複数備えていることを特徴とする半導体スイッチ駆動回路。
【請求項１０】
請求項１〜９のいずれかに記載の半導体スイッチ駆動回路を、高電圧の電気パルスを発生させる回路の半導体スイッチに用いたことを特徴とする電気的治療装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の半導体スイッチ駆動回路は、少なくともトランスを有する半導体スイッチ駆動回路であって、前記トランスの一次側に、半導体スイッチを制御するための制御信号により、前記トランスの一次側電流を制御する一次側領域を具備し、前記トランスの二次側に、スイッチ素子を直接駆動する二次側領域を具備し、前記スイッチ素子のゲートとエミッタとの間の電圧を連続して正電圧に維持でき、かつ、該ゲートとエミッタとの間の電圧を連続して負電圧に維持でき、かつ、該ゲートとエミッタとの間の電圧を正電圧と負電圧とが交互にスイッチングできる構成をとる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
請求項２記載の半導体スイッチ駆動回路は、前記一次側領域は、制御信号を入力し、複数のスイッチ素子を制御するための電力を、前記二次側領域に伝達し、前記トランスを流れる電流が遮断されたときに発生する逆起電力を吸収するように構成されている。また、請求項３記載の半導体スイッチ駆動回路は、前記二次側領域は、前記一次側領域から供給された電力を受け、前記複数のスイッチ素子を制御するための電力を前記複数のスイッチ素子に伝達し、前記複数のスイッチ素子を、半導体スイッチ駆動回路の前記二次側領域から供給された電力を受けて、スイッチ経路の導通または遮断を行うように構成されたことで、入力する制御信号に同期して動作する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
請求項４記載の半導体スイッチ駆動回路は、ＪタイプＰ型ＭＯＳＦＥＴのソースが電源端子に接続され、前記ＪタイプＰ型ＭＯＳＦＥＴのドレインが、ダイオードのアノードに接続され、前記ダイオードのカソードが、トランスの一次巻き線の一端の端子に接続され、前記ＪタイプＰ型ＭＯＳＦＥＴを導通することにより、前記トランスの一次巻き線の一端の端子と、前記トランスの一次巻き線の他端の端子との間の逆起電力が抑制できるように構成されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
請求項５記載の半導体スイッチ駆動回路は、前記一次側領域は、制御信号入力端子が、並列接続された抵抗とコンデンサとを介して、ＮＰＮバイポーラトランジスタのベースに接続され、ＮＰＮバイポーラトランジスタのベースとエミッタが、抵抗を介して接続され、該エミッタが接地端子に接続され、ＮＰＮバイポーラトランジスタのコレクタが、抵抗を介して、ＪタイプＰ型ＭＯＳＦＥＴのゲートに接続され、ＪタイプＰ型ＭＯＳＦＥＴのゲートとソースとが、抵抗を介して接続され、該ソースが電源端子に接続され、ＪタイプＰ型ＭＯＳＦＥＴのドレインが、ダイオードのアノードに接続され、ダイオードのカソードが、ＫタイプＮ型ＭＯＳＦＥＴのドレイン及びトランスの一次巻き線端子に接続され、ＫタイプＮ型ＭＯＳＦＥＴのゲートとソースとが、抵抗を介して接続され、該ソースが接地端子に接続され、制御信号入力端子が、このＫタイプＮ型ＭＯＳＦＥＴのゲートに抵抗を介して接続され、制御信号入力端子が、並列接続された抵抗とコンデンサとを介して、ＮＰＮバイポーラトランジスタのベースに接続され、ＮＰＮバイポーラトランジスタのベースとエミッタが、抵抗を介して接続され、該エミッタが接地端子に接続され、ＮＰＮバイポーラトランジスタのコレクタが、抵抗を介して、ＪタイプＰ型ＭＯＳＦＥＴのゲートに接続され、ＪタイプＰ型ＭＯＳＦＥＴのゲートとソースが、抵抗を介して接続され、該ソースが電源端子に接続され、ＪタイプＰ型ＭＯＳＦＥＴのドレインが、ダイオードのアノードに接続され、ダイオードのカソードが、ＫタイプＮ型ＭＯＳＦＥＴのドレイン及びトランスの一次巻き線端子接続され、ＫタイプＮ型ＭＯＳＦＥＴのゲートとソースが、抵抗を介して接続され、該ソースが接地端子に接続され、制御信号入力端子が、このＫタイプＮ型ＭＯＳＦＥＴのゲートに抵抗を介して接続され、トランスの一次巻き線端子が、センタータップに接続され、該センタータップが電源端子に接続され、該センタータップがコンデンサを介して接地端子に接続されていることで、制御信号を入力することにより、複数のスイッチ素子を制御するための電力を、二次側領域に伝達し、トランスを流れる電流が遮断されたときに発生する逆起電力を吸収する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
請求項６記載の半導体スイッチ駆動回路は、前記二次側領域が、前記スイッチ素子と、該スイッチ素子を直接駆動するゲート駆動部と、を複数有し、前記スイッチ素子が直列接続された構成であることで、半導体スイッチの高電圧印可に対する耐圧が、各段のスイッチ素子自体の耐圧を加算した値となる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
請求項７記載の半導体スイッチ駆動回路は、前記スイッチ素子が絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であることで、バイポーラトランジスタの低飽和電圧特性、パワーＭＯＳＦＥＴの高速スイッチング特性を併せ持つ素子（ＩＧＢＴ）を使用する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
請求項８記載の半導体スイッチ駆動回路は、前記トランスの一次巻き線に発生する逆起電力によって二次巻き線に発生する起電力を遮断するための定電圧ツェナーダイオードを、前記二次側領域に有する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
請求項９記載の半導体スイッチ駆動回路は、前記二次側領域が、前記トランスの二次巻き線の一端の端子が、第一の定電圧ツェナーダイオードのアノードに接続され、前記第一の定電圧ツェナーダイオードと互いにカソード同士が向かい合わせで接続された第二の定電圧ツェナーダイオードのアノードが、第一の抵抗を介して、特定のスイッチ素子のゲートに接続され、前記トランスの二次巻き線の他端の端子が、前記特定のスイッチ素子のエミッタに接続され、前記第二の定電圧ツェナーダイオードのアノードと、前記特定のスイッチ素子のエミッタ間に、第二の抵抗およびコンデンサが、それぞれ接続され、前記特定のスイッチ素子を複数備えていることで、一次側領域から供給された電力を受け、複数のスイッチ素子を制御するための電力を複数のスイッチ素子に伝達する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
請求項１０記載の電気的治療装置は、請求項１〜９のいずれかに記載の半導体スイッチ駆動回路を、高電圧の電気パルスを発生させる回路の半導体スイッチに用いたことで、電気的治療装置の出力端子から、高電圧の電気パルスを外部の生体へ供給する。