Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成16年5月18日(2004.5.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】プラズマ処理方法および装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
真空容器内にガスを導入しつつ排気し、前記真空容器内に配置された電極に高周波電力を印加することで、前記電極の上に配設された被処理基板をプラズマ処理するに際し、
前記電極の外周部に設けた絶縁リングの高さを前記電極の被処理基板載置面よりも高く、かつ被処理基板の外形寸法は前記電極の外形寸法よりも大きく、前記被処理基板を前記電極に吸着させた状態で前記被処理基板をプラズマ処理する
プラズマ処理方法。
【請求項２】
真空容器内に設けられ被処理基板が載置される電極と、
前記電極の外周部に設けられた絶縁リングと、
前記電極に高周波電力を印加する高周波電源と
を有し、前記電極の外周部に設けられた絶縁リングの高さは前記電極の被処理基板載置面よりも高く、かつ被処理基板の外形寸法は前記電極の外形寸法よりも大きく、前記被処理基板を前記電極に吸着させた状態で前記被処理基板をプラズマ処理する
プラズマ処理装置。
【請求項３】
絶縁リングの被処理基板との接触面が、被処理基板を載置する電極の外径を支点とし、被処理基板の外径に所定の荷重を受ける基板の撓み曲面またはテーパ面であることを特徴とする
請求項２記載のプラズマ処理装置。
【請求項４】
被処理基板を載置する電極と絶縁リングとの高さの差が被処理基板の厚みの１／２以下であることを特徴とする
請求項２または請求項３記載のプラズマ処理装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は半導体や液晶表示素子（ＬＣＤ）製造に用いられるドライエッチング装置、スパッタ装置、ＣＶＤ装置などのプラズマ処理方法および装置に関するものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
【発明の実施の形態】
本発明の請求項１に記載のプラズマ処理方法は、真空容器内にガスを導入しつつ排気し、前記真空容器内に配置された電極に高周波電力を印加することで、前記電極の上に配設された被処理基板をプラズマ処理するに際し、前記電極の外周部に設けた絶縁リングの高さを前記電極の被処理基板載置面よりも高く、かつ被処理基板の外形寸法は前記電極の外形寸法よりも大きく、前記被処理基板を前記電極に吸着させた状態で前記被処理基板をプラズマ処理することを特徴とする。
本発明の請求項２に記載のプラズマ処理装置は、真空容器内に設けられ被処理基板が載置される電極と、前記電極の外周部に設けられた絶縁リングと、前記電極に高周波電力を印加する高周波電源とを有し、前記電極の外周部に設けられた絶縁リングの高さは前記電極の被処理基板載置面よりも高く、かつ被処理基板の外形寸法は前記電極の外形寸法よりも大きく、前記被処理基板を前記電極に吸着させた状態で前記被処理基板をプラズマ処理することを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明の請求項３に記載のプラズマ処理装置は、請求項２において、絶縁リングの被処理基板との接触面が、被処理基板を載置する電極の外径を支点とし、被処理基板の外径に所定の荷重を受ける基板の撓み曲面であることを特徴とする。
本発明の請求項４に記載のプラズマ処理装置は、請求項２または請求項３において、被処理基板を載置する電極と絶縁リングとの高さの差が被処理基板の厚みの１／２以下であることを特徴とする。
【手続補正書】
【提出日】平成17年4月5日(2005.4.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】薄膜トランジスタ及びその作製方法、並びに半導体装置及びその作製方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に、
ソース領域、ドレイン領域及びチャネル形成領域を有する活性層と、
前記活性層上に形成された酸化珪素膜でなるゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を有し、
前記ゲート絶縁膜の膜厚が、前記ゲート電極側端下部からソース領域上部及びドレイン領域上部それぞれの方に向かって漸次厚くなることを特徴とする薄膜トランジスタ。
【請求項２】
請求項１において、
前記ゲート電極はタンタルまたはタンタルを主成分とする材料でもって構成されていることを特徴とする薄膜トランジスタ。
【請求項３】
請求項１または請求項２において、
前記ゲート電極から前記活性層へ加わる電界が、前記ゲート絶縁膜の膜厚の変化に対応して漸次弱くなることを特徴とする薄膜トランジスタ。
【請求項４】
請求項１乃至請求項３のいずれか１項において、
前記活性層、前記ゲート絶縁膜及び前記ゲート電極上に層間絶縁膜と、
前記層間絶縁膜上に、前記層間絶縁膜中に形成されたコンタクトホールを介して前記ソース領域及びドレイン領域それぞれに接するソース電極及びドレイン電極と、
を有することを特徴とする薄膜トランジスタ。
【請求項５】
請求項４において、
前記層間絶縁膜は窒化珪素を有し、
前記層間絶縁膜上に表面の平坦性を確保する材料からなる膜を有することを特徴とする薄膜トランジスタ。
【請求項６】
請求項５において、
前記表面の平坦性を確保する材料からなる膜は、アクリル、ポリイミド、ポリアミド、ポリイミドアミド、エポキシのいずれか１つを有することを特徴とする薄膜トランジスタ。
【請求項７】
請求項１乃至請求項６のいずれか１項に記載の薄膜トランジスタを備えたことを特徴とする半導体装置。
【請求項８】
請求項７において、
前記半導体装置は、液晶ディスプレイ、ＥＬディスプレイ、携帯型の情報処理端末、ヘッドマウントディスプレイ、携帯電話、ビデオカメラ、フロントプロジェクション型液晶表示装置、リアプロジェクション型液晶表示装置のいずれか１つであることを特徴とする半導体装置。
【請求項９】
基板上に、珪素を含む活性層を形成する工程と、
前記活性層上に酸化珪素膜を形成する工程と、
前記酸化珪素膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記活性層を熱酸化し、前記酸化珪素膜の膜厚を厚くしてゲート絶縁膜を形成する工程と、
を有し、
前記ゲート絶縁膜の膜厚が、前記ゲート電極側端下部からソース領域上部及びドレイン領域上部それぞれの方に向かって漸次厚くなることを特徴とする薄膜トランジスタの作製方法。
【請求項１０】
基板上に、珪素を含む活性層を形成する工程と、
前記活性層上に酸化珪素膜を形成する工程と、
前記酸化珪素膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記酸化珪素膜パターニングする工程と、
前記ゲート電極をマスクとして前記活性層を熱酸化し、ゲート絶縁膜を形成する工程と、
を有し、
前記パターニングされた酸化珪素膜と前記ゲート絶縁膜は一体化し、
前記ゲート絶縁膜の膜厚が、前記ゲート電極側端下部からソース領域上部及びドレイン領域上部それぞれの方に向かって漸次厚くなることを特徴とする薄膜トランジスタの作製方法。
【請求項１１】
請求項９または請求項１０において、
前記ゲート電極は、タンタルまたはタンタルを主成分とする材料でもって構成されていることを特徴とする薄膜トランジスタの作製方法。
【請求項１２】
請求項９乃至請求項１１のいずれか１項において、
前記ゲート電極から前記活性層へ加わる電界が、前記ゲート絶縁膜の膜厚の変化に対応して漸次弱くなることを特徴とする薄膜トランジスタの作製方法。
【請求項１３】
請求項９乃至請求項１２のいずれか１項において、
前記活性層、前記ゲート絶縁膜及び前記ゲート電極上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記層間絶縁膜中に形成されたコンタクトホールを介して前記ソース領域及びドレイン領域それぞれに接するソース電極及びドレイン電極を形成する工程と、
を有することを特徴とする薄膜トランジスタの作製方法。
【請求項１４】
請求項１３において、
前記層間絶縁膜は窒化珪素を有し、
前記層間絶縁膜上に表面の平坦性を確保する材料からなる膜を有することを特徴とする薄膜トランジスタの作製方法。
【請求項１５】
請求項１４において、
前記表面の平坦性を確保する材料からなる膜は、アクリル、ポリイミド、ポリアミド、ポリイミドアミド、エポキシのいずれか１つを有することを特徴とする薄膜トランジスタの作製方法。
【請求項１６】
請求項９乃至請求項１５のいずれか１項に記載の薄膜トランジスタの作製方法により作製された薄膜トランジスタを備えたことを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１６において、
前記半導体装置は、液晶ディスプレイ、ＥＬディスプレイ、携帯型の情報処理端末、ヘッドマウントディスプレイ、携帯電話、ビデオカメラ、フロントプロジェクション型液晶表示装置、リアプロジェクション型液晶表示装置のいずれか１つであることを特徴とする半導体装置の作製方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
【発明が解決しようとする課題】
本明細書で開示する発明は、高耐圧を有し、またＯＦＦ電流値の小さな新規な構造を有するＴＦＴを提供することを課題とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
図３（Ｆ）に示すのは、リアプロジェクション型の液晶表示装置である。この構成は、本体２５０１に投影用のスクリーンを備えた構造となっている。表示は、光源２５０２からの光を偏光ビームスプリッタ２５０４で分離し、この分離された光を反射型の液晶表示装置２５０３で光学変調し、この光学変調された画像を反射してリフレクター２５０５、２５０６で反射し、それをスクリーン２５０７に投影するものである。
【手続補正書】
【提出日】平成16年8月19日(2004.8.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
同一基板上に画素マトリクス回路と当該画素マトリクス回路を駆動する駆動回路とを有し、
前記画素マトリクス回路及び前記駆動回路は複数のＴＦＴから構成され、
前記駆動回路を構成する複数のＴＦＴの活性層のみに当該活性層の結晶化を助長する触媒元素が含まれていることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記活性層は珪素を主成分とする結晶性半導体膜で構成されていることを特徴とする半導体装置。
【請求項３】
請求項１において、
前記触媒元素とはＮｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ｐｄ、Ｐｔ、Ａｕ、Ｇｅ、Ｐｂ、Ｓｎから選ばれた一種または複数種の元素であることを特徴とする半導体装置。
【請求項４】
絶縁表面を有する基板上に非晶質半導体膜を形成する工程と、
前記非晶質半導体膜上にマスク絶縁膜を形成する工程と、
前記マスク絶縁膜にパターニングを施し、第１の開口部を形成する工程と、
前記第１の開口部において露出した前記非晶質半導体膜を除去する工程と、
前記マスク絶縁膜に再度のパターニングを施し、第２の開口部を形成する工程と、
前記第２の開口部において露出した前記非晶質半導体膜に当該非晶質半導体膜の結晶化を助長する触媒元素を保持または添加する工程と、
加熱処理により前記非晶質半導体膜の一部を結晶化する工程と、
を含むことを特徴とする半導体装置の作製方法。
【請求項５】
絶縁表面を有する基板上に非晶質半導体膜を形成する工程と、
前記非晶質半導体膜にパターニングを施し、前記非晶質半導体膜に第１の開口部を形成する工程と、
前記非晶質半導体膜上にマスク絶縁膜を形成する工程と、
前記マスク絶縁膜にパターニングを施し、前記マスク絶縁膜に第２の開口部を形成する工程と、
前記第２の開口部において露出した前記非晶質半導体膜に当該非晶質半導体膜の結晶化を助長する触媒元素を保持または添加する工程と、
加熱処理により前記非晶質半導体膜の一部を結晶化する工程と、
を含むことを特徴とする半導体装置の作製方法。
【請求項６】
絶縁表面を有する基板上に非晶質半導体膜を形成する工程と、
前記非晶質半導体膜上にマスク絶縁膜を形成する工程と、
前記マスク絶縁膜にパターニングを施し、第１の開口部を形成する工程と、
前記第１の開口部において露出した前記非晶質半導体膜に不純物元素を添加する工程と、
前記マスク絶縁膜に再度のパターニングを施し、第２の開口部を形成する工程と、
前記第２の開口部において露出した前記非晶質半導体膜に当該非晶質半導体膜の結晶化を助長する触媒元素を保持または添加する工程と、
加熱処理により前記非晶質半導体膜の一部を結晶化する工程と、
を含むことを特徴とする半導体装置の作製方法。
【請求項７】
請求項６のいて、
前記不純物元素はリン、ボロン、窒素、酸素、炭素、アルゴンから選ばれた一種または複数種の元素を用いることを特徴とする半導体装置の作製方法。
【請求項８】
請求項４乃至請求項７のいずれか一項において、
前記第１の開口部は幅１〜５μｍのスリット状に形成され、
前記第２の開口部は幅５〜２０μｍのスリット状に形成されることを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成17年9月22日(2005.9.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体集積回路装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１面と、前記第１面と反対側の第２面と、外部装置と電気的に接続するための複数の外部端子とを有する実装基板と、
前記実装基板の前記第１面上に配置された複数の第１パッケージと、
前記実装基板の前記第１面上に配置され、前記複数の第１パッケージと異なる機能を有する第２パッケージとを有し、
前記複数の第１パッケージの各々は、
第１面と、前記第１面の反対側の第２面と、前記第１面から前記第２面に貫通する開口部と前記第２面側に形成された複数の配線層とを有する配線基板と、
その主面にＤＲＡＭ回路及び複数のボンディングパッドが形成された第１半導体チップであって、前記複数のボンディングパッドが前記配線基板の開口部に位置するように、前記配線基板の第１面上に搭載された第１半導体チップと、
前記第１半導体チップの前記複数のボンディングパッドと前記配線基板の前記複数の配線層とを前記開口部を通して電気的に接続する複数の導体層と、
前記配線基板の前記第２面側に前記第１半導体チップと平面的に重なるように配置され、前記複数の配線層の夫々に電気的に接続された複数のバンブ電極とを有し、
前記第２パッケージは、
前記第１半導体チップと異なる機能を有する第２半導体チップと、
前記第２半導体チップを封止する封止体と、
前記封止体の側面から突出する複数のリードとを有し、
前記複数の第１パッケージの各々は、前記複数のバンプ電極を介して前記実装基板に搭載され、
前記第２パッケージは、前記複数のリードを介して前記実装基板に搭載され、前記第１パッケージの個数は、前記第２パッケージの個数より多いことを特徴とする半導体集積回路装置。
【請求項２】
前記第１パッケージの各々は、前記配線基板と前記第１半導体チップ間に形成されたエラストマ層を有することを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
前記第１パッケージの各々の前記配線基板は、フレキシブルテープと、前記フレキシブルテープ上に形成された銅配線を有することを特徴とする請求項２に記載の半導体集積回路装置。
【請求項４】
前記複数の導体層は、前記フレキシブルテープ上に形成された銅配線を含むことを特徴とする請求項３に記載の半導体集積回路装置。
【請求項５】
前記第２パッケージの前記第２半導体チップは、前記複数の第１パッケージを制御する制御回路を有することを特徴とする請求項１に記載の半導体集積回路装置。
【請求項６】
前記複数のボンディングパッドは、前記第１半導体チップの長手方向の中央部に形成され、前記複数のバンプ電極は、前記複数のボンディングパッドの両側において、前記配線基板の前記第２面上に配置されていることを特徴とする請求項１に記載の半導体集積回路装置。
【請求項７】
前記複数の導体層は、ボンディングワイヤであることを特徴とする請求項６に記載の半導体集積回路装置。
【請求項８】
前記ボンディングワイヤ及び前記第１半導体チップの前記複数のボンディングパッドは、前記配線基板の開口部に供給された樹脂材により封止されていることを特徴とする請求項７に記載の半導体集積回路装置。
【請求項９】
前記バンプ電極は、半田バンプであることを特徴とする請求項１に記載の半導体集積回路装置。
【請求項１０】
前記第２パッケージの封止体は、四角形状を有し、前記複数のリードは、前記封止体の４つの側面から突出していることを特徴とする請求項１に記載の半導体集積回路装置。
【請求項１１】
前記半導体集積回路装置はメモリカードを構成することを特徴とする請求項１に記載の半導体集積回路装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
すなわち、本発明の一つの半導体集積回路装置は、第１面と、前記第１面と反対側の第２面と、外部装置と電気的に接続するための複数の外部端子とを有する実装基板と、前記実装基板の前記第１面上に配置された複数の第１パッケージと、前記実装基板の前記第１面上に配置され、前記複数の第１パッケージと異なる機能を有する第２パッケージとを有し、前記複数の第１パッケージの各々は、第１面と、前記第１面の反対側の第２面と、前記第１面から前記第２面に貫通する開口部と前記第２面側に形成された複数の配線層とを有する配線基板と、その主面にＤＲＡＭ回路及び複数のボンディングパッドが形成された第１半導体チップであって、前記複数のボンディングパッドが前記配線基板の開口部に位置するように、前記配線基板の第１面上に搭載された第１半導体チップと、前記第１半導体チップの前記複数のボンディングパッドと前記配線基板の前記複数の配線層とを前記開口部を通して電気的に接続する複数の導体層と、前記配線基板の前記第２面側に前記第１半導体チップと平面的に重なるように配置され、前記複数の配線層の夫々に電気的に接続された複数のバンブ電極とを有し、前記第２パッケージは、前記第１半導体チップと異なる機能を有する第２半導体チップと、前記第２半導体チップを封止する封止体と、前記封止体の側面から突出する複数のリードとを有し、前記複数の第１パッケージの各々は、前記複数のバンプ電極を介して前記実装基板に搭載され、前記第２パッケージは、前記複数のリードを介して前記実装基板に搭載され、前記第１パッケージの個数は、前記第２パッケージの個数より多いことを特徴とするものである。
また、本発明の半導体集積回路装置は、半導体チップの主面上に弾性構造体を介して配線基板を設け、前記配線基板の配線の一端側であるリード部を撓ませた状態で前記半導体チップの主面上の外部端子と電気的に接続させ、かつ前記配線基板の配線の他端側であるランド部をバンプ電極と電気的に接続させてなる半導体集積回路装置に適用して、前記配線基板は基板基材の主面上に前記配線が形成されて、前記基板基材の裏面側に前記弾性構造体を配置させ、かつ前記配線の主面上に絶縁膜を形成させてなる、いわゆる表配線構造を採用したパッケージ構造とするものである。特に、前記配線基板の配線を複数の配線層構造とするようにしたものである。
【手続補正書】
【提出日】平成17年4月26日(2005.4.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
突起電極を設けた半導体チップを配線パターンを形成した回路基板に実装する半導体チップの実装方法であって、
前記回路基板上に異方性導電接着剤を配置する工程と、
前記異方性導電接着剤を配置した前記回路基板を前記異方性導電接着剤の硬化温度より低い温度で仮加熱する工程と、
前記突起電極を前記配線パターンと位置合わせして、前記半導体チップを前記回路基板に配置する工程と、
前記半導体チップを前記回路基板に加圧しながら加熱して前記異方性導電接着剤を硬化させる工程とを有することを特徴とする半導体チップの実装方法。
【請求項２】
突起電極を設けた半導体チップを配線パターンを形成した回路基板に実装する半導体チップの実装方法であって、
前記回路基板上に異方性導電接着剤を配置する工程と、
前記突起電極を前記配線パターンと位置合わせして、前記半導体チップを前記回路基板に配置する工程と、
前記半導体チップを前記回路基板に加圧しながら加熱すると共に、前記回路基板を前記半導体チップを配置した面と反対側の面から、前記半導体チップに対する加熱温度より低い温度で加熱して前記異方性導電接着剤を硬化させる工程とを有することを特徴とする半導体チップの実装方法。
【請求項３】
前記異方性導電接着剤を硬化させる工程は、前記半導体チップを前記回路基板に加圧しながら加熱すると共に、前記回路基板を前記半導体チップを配置した面と反対側の面から、前記半導体チップに対する加熱温度より低い温度で加熱することを特徴とする請求項１に記載の半導体チップの実装方法。
【手続補正書】
【提出日】平成16年7月2日(2004.7.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
計数回路２６は、メモリー回路２２からの時間指定信号Ｓ４を受け、受けた時間指定信号Ｓ４をプリセットし、周期検出回路２０からのパルス信号Ｓ１の計数を開始し、受けたパルス信号数（計数値）が時間指定信号Ｓ４に対応する値に達したことによりパルス状のキャリー信号Ｓ５をアドレス変更信号発生回路２８に出力して初期状態に戻る工程を、時間指定信号Ｓ４を受けるたびに実行する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
電源が投入されている状態で、切換スイッチが消磁に切り換えられると、消磁開始信号Ｓ９がアドレス指定回路３０に入力するから、アドレス指定回路３０は、先ず初期アドレスＳ８に対応するアドレス信号Ｓ１１をメモリー回路２２に出力する。これにより、メモリー回路２２から励磁休止信号が動作指定信号Ｓ２の代わりに出力同期回路２４に出力されるから、励磁コイル１８への通電は行われない。また、時間指定信号Ｓ４が計数回路２６に出力されるから、計数回路２６は時間指定信号Ｓ４をプリセットしてパルス信号Ｓ１の計数を開始する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
先ず、アドレス信号Ｓ１１に対応するアドレス内の指示信号がメモリー回路２２から出力されるから、計数回路２６は出力された指示信号中の時間指定信号Ｓ４をプリセットしてパルス信号Ｓ１の計数を開始する。また、出力同期回路２４はパルス信号Ｓ１及び動作指定信号Ｓ２を基に制御信号Ｓ３を切換回路１６に出力する。これにより、第１の励磁工程の間、励磁コイル１８は所定の方向に通電され、電磁チャックは正または（逆）励磁状態におかれる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
中間の励磁休止工程においては、先ずアドレス信号Ｓ１１に対応するアドレス内の励磁休止信号がメモリー回路２２から出力されるから、出力同期回路２４は励磁コイル１８への通電を休止し、動作指定信号計数回路２６は供給される時間指定信号Ｓ４をプリセットしてパルス信号の計数を開始する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
電源装置１０において、最初にメモリー回路に指定するアドレスは、固定であってもよい。この場合、初期アドレスを選択的に設定可能のアドレス設定器３２を用いなくてもよいし、アドレス設定器３２の設定値を固定としてもよい。
【手続補正書】
【提出日】平成16年8月6日(2004.8.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
変圧器，リアクトルなどの電機機器の防音タンクに、外部機器と連結される管状構造物が貫通する貫通孔を穿設した防音タンクの貫通部構造において、前記防音タンクの貫通孔における前記管状構造物に、前記防音タンクの貫通孔よりも一回り小さく貫通孔を通過可能なフランジを取り付けるとともに、前記貫通孔の開口部の室外側および室内側の少なくとも一方にカバーを取り付けて空間部を形成したことを特徴とする防音タンクの貫通部構造。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
【従来の技術】
例えば、変電所向けなどに用いられる大容量の変圧器やリアクトルから発生する騒音は、一般的に大きく、そのため上記変圧器やリアクトルの周囲を防音タンクなどにより囲むことで、外部への騒音を低減させていることが多い。通常、上記防音タンク内には、変圧器などの本体タンクのみが収められており、この本体タンクと冷却器など外部に設置された機器とは、防音タンク壁を貫通する配管により連結されている。また、ブッシングポケットやケーブルダクトも、配管と同様に上記防音タンク壁を貫通して外部に設置された機器と接続されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
このため、上記のように弾性体６の側面に、鉄製の金属当て板７を密着させ、この金属当て板７により管状構造物等の配管３ａとの隙間を小さくして、防音タンク１内から発生する騒音の外部への漏洩を防いでいる。その結果、配管３ａと防音タンク１の壁との間には弾性体６が介在しているものの、配管３ａの振動が減衰しきれずに金属当て板７に伝達され、これが防音タンク１に伝わってしまい、結果として遮音性能を低下させる可能性があった。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
【課題を解決するための手段】
上述した課題を解決するために、本発明の請求項１は、変圧器，リアクトルなどの電機機器の防音タンクに、外部機器と連結される管状構造物が貫通する貫通孔を穿設した防音タンクの貫通部構造において、前記防音タンクの貫通孔における前記管状構造物に、前記防音タンクの貫通孔よりも一回り小さく貫通孔を通過可能なフランジを取り付けるとともに、前記貫通孔の開口部の室外側および室内側の少なくとも一方にカバーを取り付けて空間部を形成したことを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
［第１実施形態］
図１（Ａ），（Ｂ）は本発明に係る防音タンクの貫通部構造の第１実施形態を示す図であり、図中（Ａ）は断面図、（Ｂ）は側面図である。なお、従来の構成と同一または対応する部分には、図９および図１０に示す部分と同一の符号を用いて説明する。また、防音タンク１，本体タンク２およびボルト締めフランジ４の構成は、図９および図１０と同様であるので、その説明を省略する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
この配管３ａにおける防音タンク１の貫通部には、貫通孔１ａより一回り小さく貫通孔１ａを通過可能なフランジ８が溶接，ボルト締め，その他任意の方法により取り付けられている。したがって、このフランジ８の外周端と貫通孔１ａの開口部との間には、隙間９が形成される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
図３は本発明に係る防音タンクの貫通部構造の第１実施形態の第２変形例を示す断面図である。この第２変形例では、管状構造物としてのポケット３ｂが防音タンク１の天井部分から垂直方向に貫通しており、このポケット３ｂにおける防音タンク１の貫通部には、貫通孔１ａより一回り小さく貫通孔１ａを通過可能な径のフランジ８が取り付けられている。したがって、このフランジ８の外周端と貫通孔１ａの開口部との間には、隙間９が形成される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
【発明の効果】
以上説明したように、本発明の請求項１によれば、変圧器，リアクトルなどの電機機器の防音タンクに、外部機器と連結される管状構造物が貫通する貫通孔を穿設した防音タンクの貫通部構造において、防音タンクの貫通孔における管状構造物に、防音タンクの貫通孔よりも一回り小さ小さく貫通孔を通過可能なフランジを取り付けるとともに、貫通孔の開口部の室外側および室内側の少なくとも一方にカバーを取り付けて空間部を形成したことにより、防音タンクの貫通部からの音漏れを最小限に抑えるとともに、配管，ダクトなどの管状構造物からの振動を近接する防音タンクに伝達しない構造のため、遮音性能を最大限に生かした防音タンクを得ることができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
（Ａ），（Ｂ）は本発明に係る防音タンクの貫通部構造の第１実施形態を示す図であり、図中（Ａ）は断面図、（Ｂ）は側面図。
【手続補正書】
【提出日】平成16年9月8日(2004.9.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】Ｘ線露光装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
減圧された真空容器内でプラズマを形成し、該プラズマからＸ線を取り出すＸ線発生装置と、
前記真空容器または別の真空容器の内部に酸素ガス（または酸素ガスを含む気体）を導入する機構と、
前記真空容器内に配置された光学素子及び／または光学部材に、或いは前記真空容器の一部を構成している光学素子及び／または光学部材に、紫外光もしくは真空紫外光またはこれらよりも短波長の光を照射するための前記Ｘ線発生装置とは別の光源機構と、
を設けたことを特徴とするＸ線露光装置。
【請求項２】
前記Ｘ線発生装置から射出するＸ線を用いて露光を行うと同時に前記酸素ガスが導入されることを特徴とする請求項１に記載のＸ線露光装置。
【請求項３】
減圧された真空容器内でプラズマを形成し、該プラズマからＸ線を取り出すＸ線発生装置と、
前記真空容器または別の真空容器の内部に酸素ガス（または酸素ガスを含む気体）を導入する機構と、
前記真空容器内に配置された光学素子及び／または光学部材に、或いは前記真空容器の一部を構成している光学素子及び／または光学部材に、前記Ｘ線発生装置から射出するＸ線を照射しながら、前記酸素ガスが前記真空容器内に導入されることを特徴とするＸ線露光装置。
【請求項４】
前記光学素子及び／または光学部材の透過光量をモニターするＸ線モニターを更に有することを特徴とする請求項１または２または３に記載のＸ線露光装置。
【請求項５】
前記酸素ガス（または酸素ガスを含む気体）を導入する機構は前記光学素子及び／または光学部材の近傍にガスを導入するためのノズルを有する事を特徴とする請求項１〜４に記載のＸ線露光装置。
【手続補正書】
【提出日】平成16年3月29日(2004.3.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】電界発光素子、及びカラーディスプレイ
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１電極と第２電極とが交差し、該第１電極と該第２電極との間に狭持される電界材料層により画素が形成され、基板上に複数の前記画素がマトリクス状に配置されてなる電界発光素子であって、
前記第１電極と交差するように前記画素間にバンクが形成され、該バンクは前記電界材料層の厚みよりも高く、該電界材料層は液相からなり、
前記第２電極は前記バンクによってパターニングされてなることを特徴とする電界発光素子。
【請求項２】
前記バンクは前記基板となす角のうち一方が鋭角であり他方が鈍角であることを特徴とする第１項に記載の電界発光素子。
【請求項３】
前記バンクは前記基板となす角が鋭角であることを特徴とする第１項に記載の電界発光素子。
【請求項４】
前記バンクは前記基板となす角が略直角であることを特徴とする第１項に記載の電界発光素子。
【請求項５】
前記電界材料層は、インクジェット方式によって形成されることを特徴とする請求項１乃至４のいずれかに記載の電界発光素子。
【請求項６】
第１電極と第２電極とが交差し、該第１電極と該第２電極との間に狭持される電界材料層により画素が形成され、基板上に複数の前記画素がマトリクス状に配置されてなる電界発光素子の製造方法であって、
前記基板上に、前記第１電極をパターニングにより複数形成する工程と、
前記第１電極と交差するように前記画素間にバンクを前記電界材料層の厚みよりも高く形成する工程と、
前記バンク間に前記電界材料層を液相にて形成する工程と、
前記バンク間に前記第２電極を蒸着により形成する工程と、を備えることを特徴とする電界発光素子の製造方法。
【請求項７】
第１電極と第２電極とが交差し、該第１電極と該第２電極との間に狭持される電界材料層により画素が形成され、基板上に複数の前記画素がマトリクス状に配置されてなる電界発光素子を有するカラーディスプレイであって、
前記第１電極と交差するように前記画素間にバンクが形成され、該バンクは前記電界材料層の厚みよりも高く、該電界材料層は液相からなり、
前記第２電極は前記バンクによってパターニングされてなる前記電界発光素子を備えることを特徴とするカラーディスプレイ。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
【課題を解決する手段】
本発明の電界発光素子は、第１電極と第２電極とが交差し、該第１電極と該第２電極との間に狭持される電界材料層により画素が形成され、基板上に複数の前記画素がマトリクス状に配置されてなる電界発光素子であって、前記第１電極と交差するように前記画素間にバンクが形成され、該バンクは前記電界材料層の厚みよりも高く、該電界材料層は液相からなり、前記第２電極は前記バンクによってパターニングされてなることを特徴とする。また、前記電界発光素子を備えることを特徴とするカラーディスプレイであってもよい。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
さらに、前記バンクは前記基板となす角が略直角であることを特徴とする。この場合には、パネル正面方向に対して垂直方向、または第１電極の長手方向から斜方蒸着により第２電極材料を蒸着すれば、第２電極蒸着時に同時に陰極のパターニングが終了する。このためプロセスに弱い有機膜上に形成された第２電極をパターニングできるのである。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
また前記バンクは前記基板となす角のうち一方が鋭角であり他方が鈍角であることを特徴とする。この場合は、パネル正面方向に対して垂直方向または前記バンクの２つの側面のうち基板表面との成す角度が鈍角である面側から前記第２電極材料を蒸着したことを特徴とする。これにより、第２電極のパターニングの確実性を向上することができ、かつバンク間の距離をバンクの断面が長方形形状の場合と同じに保つことができるため、インクジェットヘッドで膜材料を吐出した場合に狙った画素に命中しやすくなる。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
または、前記バンクは前記基板となす角のうち一方が鋭角であり他方が鈍角であることを特徴とする。この場合は、パネル正面方向から前記第２電極材料を蒸着すれば、第２電極のパターニングの確実性を増すことができる。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明の電界発光素子の製造方法は、第１電極と第２電極とが交差し、該第１電極と該第２電極との間に狭持される電界材料層により画素が形成され、基板上に複数の前記画素がマトリクス状に配置されてなる電界発光素子の製造方法であって、前記基板上に、前記第１電極をパターニングにより複数形成する工程と、前記第１電極と交差するように前記画素間にバンクを前記電界材料層の厚みよりも高く形成する工程と、前記バンク間に前記電界材料層を液相にて形成する工程と、前記バンク間に前記第２電極を蒸着により形成する工程と、を備えることを特徴とする。
【手続補正書】
【提出日】平成16年8月25日(2004.8.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
半導体基板上に形成される不揮発性半導体記憶装置であって、
行列状に配置される複数のメモリセルを含むメモリセルアレイを備え、
前記メモリセルアレイは、各々が第１複数個の行および第２複数個の列に配置された複数個のメモリセルを含む複数のブロックに分割され、
前記複数のブロックにわたって、前記メモリセルの列に対応して設けられる複数の第１の主ビット線と、
前記複数のブロックにわたって、前記メモリセルの列に対応して設けられる複数の第２の主ビット線と、
前記複数のブロックにそれぞれにおいて、前記第２複数個の列にそれぞれ対応して設けられる副ビット線群と、
前記複数のブロックにわたって、前記メモリセルの行にそれぞれ対応して設けられる複数のワード線と、
前記副ビット線と前記ワード線の交点にそれぞれ対応して設けられる複数のメモリセルとを備え、
前記各メモリセルは、
メモリセルトランジスタを含み、
前記メモリセルトランジスタは、
前記半導体基板の第１導電型の主表面に形成された第２導電型のソース領域および前記第２導電型のドレイン領域と、
前記ソース領域と前記ドレイン領域とに挟まれたチャネル領域と、
前記チャネル領域上に酸化膜を介在して形成された電荷蓄積電極と、
前記電荷蓄積電極の上方に絶縁膜を介在して形成された制御電極とを有し、
前記メモリセルトランジスタのドレイン領域は、対応する副ビット線と結合し、
前記制御電極は、対応するワード線により電位が制御され、
対応する前記ブロックごとに設けられ、前記不揮発性半導体記憶装置の読出動作において、選択されたメモリセルトランジスタの前記ソース領域と前記ドレイン領域との間を流れる電流を選択された副ビット線を介してベース電流として受けて増幅し、対応する第１の主ビット線に流れる電流を制御するように配置される、複数のバイポーラトランジスタと、
前記不揮発性半導体記憶装置の書込動作において、前記副ビット線と対応する第２の主ビット線とを選択的に結合し、読出動作において、前記副ビット線と対応する前記バイポーラトランジスタのベースとを選択的に結合する接続手段と、
前記読出動作において、外部からのアドレス信号に応じて、対応する前記副ビット線および前記主ビット線ならびにワード線を選択するメモリセル選択手段と、
前記選択された第１の主ビット線を流れる電流値に応じて、前記選択されたメモリセルのデータを読み出すデータ読出手段と、
前記書込動作において、メモリセルトランジスタの前記電荷蓄積電極に電子を注入し、または電子を引抜く書込手段とをさらに備える、不揮発性半導体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１５
【補正方法】変更
【補正の内容】
【請求項１５】
前記第１ないし第６のスイッチ手段は、エンハンスメント型ＭＯＳトランジスタであり、
前記第１および第５のスイッチ手段は、ソースドレイン間が短絡されている、請求項１２記載の不揮発性半導体記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
【課題を解決するための手段】
請求項１記載の不揮発性半導体記憶装置は、半導体基板上に形成される不揮発性半導体記憶装置であって、行列状に配置される複数のメモリセルを含むメモリセルアレイを備え、メモリセルアレイは、各々が第１複数個の行および第２複数個の列に配置された複数個のメモリセルを含む複数のブロックに分割され、複数のブロックにわたって、メモリセルの列に対応して設けられる複数の第１の主ビット線と、複数のブロックにわたって、メモリセルの列に対応して設けられる複数の第２の主ビット線と、複数のブロックにそれぞれにおいて、第２複数個の列にそれぞれ対応して設けられる副ビット線群と、複数のブロックにわたって、メモリセルの行にそれぞれ対応して設けられる複数のワード線と、副ビット線とワード線の交点にそれぞれ対応して設けられる複数のメモリセルとを備え、各メモリセルは、メモリセルトランジスタを含み、メモリセルトランジスタは、半導体基板の第１導電型の主表面に形成された第２導電型のソース領域および第２導電型のドレイン領域と、ソース領域とドレイン領域とに挟まれたチャネル領域と、チャネル領域上に酸化膜を介在して形成された電荷蓄積電極と、電荷蓄積電極の上方に絶縁膜を介在して形成された制御電極とを有し、メモリセルトランジスタのドレイン領域は、対応する副ビット線と結合し、制御電極は、対応するワード線により電位が制御され、対応するブロックごとに設けられ、不揮発性半導体記憶装置の読出動作において、選択されたメモリセルトランジスタのソース領域とドレイン領域との間を流れる電流を選択された副ビット線を介してベース電流として受けて増幅し、対応する第１の主ビット線に流れる電流を制御するように配置される、複数のバイポーラトランジスタと、不揮発性半導体記憶装置の書込動作において、副ビット線と対応する第２の主ビット線とを選択的に結合し、読出動作において、副ビット線と対応するバイポーラトランジスタのベースとを選択的に結合する接続手段と、読出動作において、外部からのアドレス信号に応じて、対応する副ビット線および主ビット線ならびにワード線を選択するメモリセル選択手段と、選択された第１の主ビット線を流れる電流値に応じて、選択されたメモリセルのデータを読み出すデータ読出手段と、書込動作において、メモリセルトランジスタの電荷蓄積電極に電子を注入し、または電子を引抜く書込手段とをさらに備える。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
請求項１５記載の不揮発性半導体記憶装置は、請求項１２記載の不揮発性半導体記憶装置の構成において、第１ないし第６のスイッチ手段は、エンハンスメント型ＭＯＳトランジスタであり、第１および第５のスイッチ手段は、ソースドレイン間が短絡されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１７５
【補正方法】変更
【補正の内容】
【０１７５】
なお、特に限定されないが、ソース領域２２４ａの不純物濃度を、ソース領域２２４ｂに比べて低くなるように設定することが、望ましい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１７６
【補正方法】変更
【補正の内容】
【０１７６】
これは、ソース領域２２４ａは、バイポーラトランジスタのベース領域としても機能するため、この領域の不純物濃度が高すぎるとエミッタの注入効率が低下してしまうからである。
【手続補正書】
【提出日】平成16年4月16日(2004.4.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】
ＩＣパッケージが、チップ・サイズ・パッケージであることを特徴とする請求項１に記載の実装基板。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
ＩＣパッケージは、チップ・サイズ・パッケージであってもよい。これにより、実装密度を高くすることができる。
【手続補正書】
【提出日】平成17年7月7日(2005.7.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
略矩形状デバイスホールを有するベース部と、
前記デバイスホール内に設けられた半導体チップを搭載するためのものであり、直方体形状を有し、前記ベース部に対して所定間隔前記ベース部の厚み方向にオフセットして形成され、吊りピンによって前記ベース部と接続されたアイランドと、
前記ベース部から前記アイランドに向かって所定間隔をもって配列された複数のインナーリードと、
少なくとも１本の前記吊りピンの両側に、前記インナーリードの先端から前記アイランドの側縁までの距離より狭い空隙を隔てて前記ベース部から前記アイランドへ向かって形成されてなるダミーリードと
を含むことを特徴とするリードフレーム。
【請求項２】
前記アイランドは、前記インナーリードの先端部と向かい合う一対の辺と、
前記吊りピンによって前記ベース部に接続されている他の一対の辺を有することを特徴とする請求項１に記載のリードフレーム。
【請求項３】
前記吊りピンは、所定位置に形成された曲げ加工部と、前記曲げ加工部を境として前記アイランド側の、前記アイランド表面とほぼ同一平面内に形成された第１の部分と、前記ベース部側の、前記ベース部表面とほぼ同一平面に形成された第２の部分とを有し、
前記ダミーリードの長さは、前記ダミーリードと隣接して配置されている前記吊りピンの前記第２の部分の長さより長いことを特徴とする請求項１又は２に記載のリードフレーム。
【請求項４】
前記吊りピンは、所定位置に形成された曲げ加工部と、前記曲げ加工部を境として前記アイランド側の、前記アイランド表面とほぼ同一平面内に形成された第１の部分と、前記ベース部側の、前記ベース部表面とほぼ同一平面に形成された第２の部分とを有し、
前記ダミーリードは、前記ダミーリードと隣接して配置されている前記吊りピンの前記曲げ加工部と前記第２の部分との境界部分よりも前記アイランド側に突出して形成されていることを特徴とする請求項１又は２に記載のリードフレーム。
【請求項５】
略矩形状デバイスホールを有するベース部と、
前記デバイスホール内に設けられた半導体チップを搭載するためのものであり、直方体形状を有するアイランドと、
前記ベース部から前記アイランドに向かって所定間隔をもって配列された複数のインナーリードと
を備え、
前記アイランドは、前記ベース部に対して前記アイランドの厚みよりも少ない量だけ前記アイランドの厚み方向にオフセットして形成され、吊りピンにより前記ベース部と接続されていることを特徴とするリードフレーム。
【請求項６】
略矩形状デバイスホールを有するベース部と、
直方体形状を有し、前記デバイスホール内に設けられた半導体チップを搭載するためのアイランドと、
前記アイランドに向かって所定間隔をもって配列されてなる複数のインナーリードと
を備え、
前記アイランドは、前記ベース部に対して一定距離だけ前記アイランド表面に垂直な方向にオフセットして形成され、吊りピンにより前記ベース部と接続されており、
前記インナーリードの先端部の下面から前記アイランドの前記半導体チップ搭載面を延長した面までの垂直方向の距離は前記アイランドの厚み以下であることを特徴とするリードフレーム。
【請求項７】
吊りピンによってリードフレームに接続された直方体形状のアイランドの一面に半導体チップが搭載された半導体装置であって、
前記アイランドに対して厚み方向に所定間隔オフセットして形成されている複数のインナーリードと、
前記吊りピンの両側に、前記インナーリードの先端から前記アイランドの側縁までの距離よりも狭い空隙を隔てて形成され、前記アイランドへ向かって延びているダミーリードと
を含むことを特徴とする半導体装置。
【請求項８】
前記インナーリードは前記アイランドの辺へ向かって延びており、
前記吊りピンは前記アイランドの前記インナーリードの先端部が対向していない他の辺において前記アイランドに接続されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記インナーリードは前記半導体チップに形成されたチップ電極とボンディングワイヤで接続されており、
前記ダミーリードは前記半導体装置に形成された前記チップ電極と電気的に切り離されていることを特徴とする請求項７又は８に記載の半導体装置。
【請求項１０】
前記吊りピンは、所定位置に形成された曲げ加工部と、前記曲げ加工部を境として前記アイランド側の、前記アイランド表面とほぼ同一平面に形成された第１の部分と、これと反対側の、前記インナーリードとほぼ同一平面に形成された第２の部分とを備え、
前記ダミーリードの長さは前記ダミーリードと隣接して配置されている前記吊りピンの前記第２の部分の長さより長いことを特徴とする請求項７〜９のいずれか１項に記載の半導体装置。
【請求項１１】
前記吊りピンは、所定位置に形成された曲げ加工部と、前記曲げ加工部を境として前記アイランド側の、前記アイランド表面とほぼ同一平面に形成された第１の部分と、これと反対側の、前記インナーリードとほぼ同一平面に形成された第２の部分とを備え、
前記ダミーリードの先端は、前記曲げ加工部と前記第２の部分との境界部分よりも前記アイランド側に突出して形成されていることを特徴とする請求項７〜９のいずれか１項に記載の半導体装置。
【請求項１２】
吊りピンによってリードフレームに接続された直方体形状のアイランドの一面に半導体チップが搭載された半導体装置であって、
前記アイランドに対して前記アイランドの厚みよりも少ない量だけ前記アイランドの厚み方向にオフセットして形成され、前記半導体チップの表面に形成されたチップ電極とボンディングワイヤで接続されている複数のインナーリードを備えることを特徴とする半導体装置。
【手続補正書】
【提出日】平成16年8月13日(2004.8.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
放熱板上に絶縁基板を介して搭載された半導体チップの上面から外部導出端子に接続するためのボンディングワイヤが引き出され、上記放熱板の外周に両端開口の絶縁ケースを被せ、該絶縁ケースの上端開口部には蓋体を配置した複合半導体装置において、
前記蓋体にはナットが収納され、前記外部導出端子は、絶縁ケースの側壁部を貫通して外部に引き出された後に、前記側壁部に沿って直立し、前記絶縁ケース上端でさらに内方に向かって直角に折曲げられ前記外部導出端子の先端部が、前記ナットが収納された前記蓋体の穴上に位置するようにしたことを特徴とする複合半導体装置。
【請求項２】
前記外部導出端子の一方の折曲げ端部は、前記絶縁ケースの側壁部から該ケースの内方に張り出した端子受台部上に載置されていることを特徴とする請求項１に記載の複合半導体装置。
【請求項３】
前記外部導出端子の一方の折曲げ端部は、前記絶縁ケースの側壁部内に没入していることを特徴とする請求項１に記載の複合半導体装置。
【請求項４】
前記半導体チップの上面から引き出されたボンディングワイヤの一端が直接前記外部導出端子の折曲げ端部にボンディングされていることを特徴とする請求項１、請求項２又は請求項３のいずれかに記載の複合半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
上記絶縁ケース３の上方の開口端には蓋体４がはめ込まれ、この蓋体４を貫通して外部導出端子５の自由端部が導出され蓋体４上で直角に折曲げられている。一方、外部導出端子５の他端は、絶縁ケース３の内部に封入された導体パターン上の回路構成部に半田固着されている。また、絶縁ケース３の内部には封止用の樹脂が充填・硬化され回路構成部を保護している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
次に、絶縁ケースの内部構造の一部を模式的に図9に示す。 
銅製の放熱板２上には下面にメタライズ層を、上面には所定の導体パターンを有するセラミック等から成る絶縁基板２aが半田固着されている。図示を省略した導体パターン上には半導体チップ６及び外部導出端子５の下端が直接若しくは温度補償板を介して半田固着されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
【課題を解決するための手段】
本発明の複合半導体装置は、放熱板上に絶縁基板を介して搭載された半導体チップの上面から外部導出端子に接続するためのボンディングワイヤが引き出され、上記放熱板の外周に両端開口の絶縁ケースを被せ、該絶縁ケースの上端開口部には蓋体を配置した複合半導体装置において、
前記蓋体にはナットが収納され、前記外部導出端子は、絶縁ケースの側壁部を貫通して外部に引き出された後に、前記側壁部に沿って直立し、前記絶縁ケース上端でさらに内方に向かって直角に折曲げられ前記外部導出端子の先端部が、前記ナットが収納された前記蓋体の穴上に位置するようにしたことを特徴とするものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
上記絶縁ケース３０の外側の側壁部３３に側壁切欠部３４を設ける。この切欠部３４は、後述する外部導出端子５の折曲げによって該端子５が絶縁ケース３０の外側に必要以上に突出しないようにするためのものである。また、絶縁ケース３０の上端の内側及び外側にそれぞれ切欠部が形成してある。
すなわち、外側の切欠部は、上端切欠部３５であり、外部導出端子５の折曲げ加工を容易にするためのものである。また、その内側の切欠部は、蓋体係止部３６であり、蓋体４を開口端にはめ込み係止させるためのものである。さらに図3に示すように絶縁ケース３０の高さL２は、図１０に示したボンディングツール１１の長さHよりも低く形成してある。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
次に、外部導出端子５をインサートモールドした絶縁ケース３０を放熱板２の外周部に被せる。次いで、半導体チップ６の上面の電極金属面（図示せず）と外部導出端子５の折曲げ端部５aとをボンディングワイヤ７を用いてボンディングする。この作業を行なう際には、ボンディングツール１１の長さよりも外部導出端子５の高さは低く、かつ、絶縁ケース３０の深さL２も浅くしてあるので、ボンディング作業時の方向等に拘束されず作業能率が低下することもない。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
次に、図4に示すように凹部４aに袋ナット１２を収納した蓋体４を絶縁ケース３０の蓋体係止部３６にはめ込む。また、図示を省略した蓋体４の上面開口部から絶縁ケース３０の内部に封止用樹脂を充填して硬化させる。次に、水平に導出されている外部導出端子５を図４に示すように、第1折曲部５bから絶縁ケース３０の側壁に沿って立ち上げ、次いで、絶縁ケース３０の上端部の第2折曲部５cから該ケース３０の内方に直角に折曲げることにより、外部導出端子５の先端部５dに設けた透孔５eが袋ナット１２の上に位置するようになる。これにより袋ナット１２の外部への抜け出しが防止される。
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
1999087551.tif 000001
【手続補正書】
【提出日】平成16年7月23日(2004.7.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】配線層を担持した絶縁基材およびその製造方法ならびに該絶縁基材を有する半導体装置