【手続補正書】
【提出日】平成17年6月13日(2005.6.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項９
【補正方法】変更
【補正の内容】
【請求項９】
各々が、磁気的に書込まれた記憶データに応じた方向に磁化容易軸に沿って磁化されて、磁化方向に応じた電気抵抗を有する複数のメモリセルと、
データ読出時に、前記複数のメモリセルのうちのデータ読出対象に選択された選択メモリセルを介して固定電圧と電気的に結合されるデータ線と、
少なくとも前記データ読出時において、前記データ線を所定電圧と結合する電流供給回路と、
前記データ読出時に前記選択メモリセルに対して磁化困難軸に沿ったバイアス磁界を印加するとともに、データ書込時にデータ書込対象となるメモリセルに対して前記磁化困難軸に沿ったデータ書込磁界を印加するための磁界印加部と、
前記データ読出時に、前記バイアス磁界の印加前後のそれぞれにおける前記データ線の電圧に基づいて、前記選択メモリセルの記憶データに応じた読出データを生成するデータ読出回路とを備え、
前記磁界印加部は、
各々が、前記複数のメモリセルの所定区分ごとに設けられ、対応する前記メモリセルの各々に対して前記磁化困難軸に沿った方向の磁界を印加するための電流の供給を選択的に受ける複数の電流配線と、
第１および第２の電圧の間に前記複数の電流配線のうちの１本の電流配線と直列に接続されるドライバトランジスタと、
前記ドライバトランジスタのオン・オフを制御するための電流配線駆動制御部とを含み、
前記電流配線駆動制御部は、前記１本の電流配線が前記選択メモリセルに対応するか否かを示すアドレス情報に応じて、前記ドライバトランジスタのドライバ電流を制御するための制御回路を有し、
前記制御回路は、前記ドライバ電流を前記データ読出時において前記データ書込時よりも緩やかに変化させる、薄膜磁性体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
この発明の他の構成に従う薄膜磁性体記憶装置は、各々が、磁気的に書込まれた記憶データに応じた方向に磁化容易軸に沿って磁化されて、磁化方向に応じた電気抵抗を有する複数のメモリセルと、データ読出時に、複数のメモリセルのうちのデータ読出対象に選択された選択メモリセルを介して固定電圧と電気的に結合されるデータ線と、少なくともデータ読出時において、データ線を所定電圧と結合する電流供給回路と、データ読出時に選択メモリセルに対して磁化困難軸に沿ったバイアス磁界を印加するとともに、データ書込時にデータ書込対象となるメモリセルに対して磁化困難軸に沿ったデータ書込磁界を印加するための磁界印加部と、データ読出時に、バイアス磁界の印加前後のそれぞれにおけるデータ線の電圧に基づいて、選択メモリセルの記憶データに応じた読出データを生成するデータ読出回路とを備え、磁界印加部は、各々が、複数のメモリセルの所定区分ごとに設けられ、対応するメモリセルの各々に対して磁化困難軸に沿った方向の磁界を印加するための電流の供給を選択的に受ける複数の電流配線と、第１および第２の電圧の間に複数の電流配線のうちの１本の電流配線と直列に接続されるドライバトランジスタと、ドライバトランジスタのオン・オフを制御するための電流配線駆動制御部とを含み、電流配線駆動制御部は、１本の電流配線が選択メモリセルに対応するか否かを示すアドレス情報に応じて、ドライバトランジスタのドライバ電流を制御するための制御回路を有し、制御回路は、ドライバ電流をデータ読出時においてデータ書込時よりも緩やかに変化させる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
また、以下においては、信号、信号線およびデータ等の二値的な高電圧状態（たとえば、電源電圧Ｖｃｃ１，Ｖｃｃ２）および低電圧状態（たとえば、接地電圧ＧＮＤ）を、それぞれ「Ｈレベル」および「Ｌレベル」とも称する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
したがって、ビット線電流Ｉ（ＢＬ）が、自由磁化層ＶＬの磁化方向を反転させるためのしきい値を超えると、自由磁化層ＶＬの磁化方向が反転されて、メモリセル抵抗Ｒｃｅｌｌが変化する。図２においては、プラス方向のビット線電流Ｉ（ＢＬ）がしきい値を超えて流された場合にはメモリセル抵抗Ｒｃｅｌｌが最大値Ｒｍａｘとなり、マイナス方向のビット線電流Ｉ（ＢＬ）がしきい値を超えて流された場合には、メモリセル抵抗Ｒｃｅｌｌが最小値Ｒｍｉｎとなる。このようなビット線電流Ｉ（ＢＬ）のしきい値は、ライトディジット線ＷＤＬを流れる電流Ｉ（ＷＤＬ）によって異なる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
各ワード線ドライバ８０は、各ワード線ＷＬの一端側に設けられ、メモリセル行のデコード結果を示すロウデコード信号Ｒｄ（１）〜Ｒｄ（４），…の対応する１つに基づいて、対応するワード線ＷＬの活性化を制御する。具体的には、ワード線ＷＬは、ワード線ドライバ８０によって、活性化時には電源電圧Ｖｃｃ２（Ｈレベル）と接続され、非活性化時には固定電圧Ｖｓｓと接続される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
各ライトディジット線ドライバ８５は、各ライトディジット線ＷＤＬの一端側に設けられ、メモリセル行のデコード結果を示すロウデコード信号Ｒｄ（１）〜Ｒｄ（４），…の対応する１つに基づいて、対応するライトディジット線ＷＤＬの活性化を制御する。具体的には、ライトディジット線ＷＤＬは、ライトディジット線ドライバ８５によって、活性化時には電源電圧Ｖｃｃ１（Ｈレベル）と接続され、非活性化時には固定電圧Ｖｓｓと接続される。なお、以下においては、ロウデコード信号Ｒｄ（１）〜Ｒｄ（４），…を総称して、単にロウデコード信号Ｒｄとも称する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
ロウデコード信号Ｒｄは、図示しないデコード回路によって得られ、対応するメモリセル行が選択された場合に、Ｈレベル（電源電圧Ｖｃｃ２）に設定され、それ以外では、ロウデコード信号ＲｄはＬレベル（固定電圧Ｖｓｓ）に設定される。少なくとも、１回のデータ読出動作および１回のデータ書込動作内において、各メモリセル行のロウデコード信号Ｒｄは、図示しないラッチ回路によって保持される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】変更
【補正の内容】
【００７６】
さらに、各メモリセル行に対応して、データ書込時を含むデータ読出時以外において、ワード線ＷＬの他端側を固定電圧Ｖｓｓと結合するためのトランジスタスイッチ９０が配置される。トランジスタスイッチ９０は、データ読出時に活性化（Ｈレベル）される制御信号ＲＥの反転信号／ＲＥをゲートに受けて、ワード線ＷＬと固定電圧Ｖｓｓとの間に電気的に結合される。図４の構成例においては、トランジスタスイッチ９０は、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）トランジスタで構成される。なお、本明細書においては、ＭＯＳトランジスタは、電界効果型トランジスタの代表例として示されるものとする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
一方、データ読出時においては、トランジスタスイッチ９０によって、各ワード線ＷＬは固定電圧Ｖｓｓから切離される。さらに、ワード線ドライバ８０は、対応するメモリセル行のロウデコード信号Ｒｄに応じて、対応するワード線ＷＬを活性化する。これに応答して、選択行に対応するアクセストランジスタＡＴＲがターンオンして、ビット線ＢＬおよびソース線ＳＬの間に、トンネル磁気抵抗素子ＴＭＲが電気的に結合される。このようにして、メモリアレイ１０における行選択動作が実行される。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
データ書込時において、選択列に対応する書込制御信号ＷＤＴａおよびＷＤＴｂは、書込データＤＩＮのレベルに応じて、ＨレベルおよびＬレベルの一方ずつに設定される。たとえば、Ｈレベル（“１”）のデータを書込む場合には、ライトドライバＷＤＶａからＷＤＶｂへ向かう方向にデータ書込電流＋Ｉｗを流すために、書込制御信号ＷＤＴａがＨレベルに設定され、ＷＤＴｂがＬレベルに設定される。反対に、Ｌレベル（“０”）のデータを書込む場合には、ライトドライバＷＤＶｂからＷＤＶａへ向かう方向にデータ書込電流−Ｉｗを流すために、書込制御信号ＷＤＴｂがＨレベルに設定され、ＷＤＴａはＬレベルに設定される。以下においては、異なる方向のデータ書込電流＋Ｉｗおよび−Ｉｗを総称して、データ書込電流±Ｉｗとも表記する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
次に、メモリアレイ１０からのデータ読出動作について説明する。
読出／書込制御回路３０は、さらに、選択メモリセルの電気抵抗に応じた電圧を伝達するためのデータ線ＤＩＯと、データ線ＤＩＯおよび各ビット線ＢＬの間に設けられた読出選択ゲートＲＣＳＧとを含む。読出選択ゲートＲＣＳＧのゲートには、対応するメモリセル列の選択状態を示すリードコラム選択線ＲＣＳＬが結合される。各リードコラム選択線ＲＣＳＬは、対応するメモリセル列が選択された場合にＨレベルに活性化される。同様の構成は、各メモリセル列に対応して設けられる。すなわち、データ線ＤＩＯはメモリアレイ１０上のビット線ＢＬによって共有される。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
このような構成とすることにより、選択メモリセルは、データ読出時において、選択列のビット線ＢＬおよび対応する読出選択ゲートＲＣＳＧを介してデータ線ＤＩＯと電気的に結合される。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
結合キャパシタ１１０は、センス入力ノードＮ１（センスアンプ１２０の入力ノードの一方に相当）とデータ線ＤＩＯとの間に接続される。電圧保持キャパシタ１３０は、センス入力ノードＮ２（センスアンプ１２０の入力ノードの他方に相当）の電圧レベルを保持するために、センス入力ノードＮ２と固定電圧Ｖｓｓの間に接続される。センスアンプ１２０は、センス入力ノードＮ１およびＮ２の電圧差を増幅してノードＮ３（センスアンプ１２０の出力ノードに相当）に出力する。帰還スイッチ１４０は、ノードＮ３とセンス入力ノードＮ２との間に設けられる。トランジスタスイッチ１４５は、データ線ＤＩＯとセンス入力ノードＮ１との間に設けられる。帰還スイッチ１４０およびトランジスタスイッチ１４５は、制御信号／ＲＳに応答して、データ読出動作時において、バイアス磁界印加前にオンし、バイアス磁界印加後にオフする。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
１回のデータ読出動作は、選択メモリセルへバイアス磁界が印加されない前半期間と、選択メモリセルへバイアス磁界が印加される後半期間とから構成される。当該後半期間において、選択行のライトディジット線ドライバ８５は、データ書込時と同様に動作して、対応するライトディジット線ＷＤＬを活性化する。すなわち、選択行のライトディジット線ＷＤＬへ供給される電流によってバイアス磁界が発生される。このような構成とすることにより、データ読出時にバイアス磁界を発生するための回路を新たに配置する必要がないので、回路構成を簡略化できる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正の内容】
【０１０９】
すなわち、クロック信号ＣＬＫの活性化エッジである時刻ｔ１において、チップセレクト信号ＣＳおよびリードコマンドＲＣが取込まれると、データ読出動作が開始される。これに伴い、選択行のワード線ＷＬが活性化されるとともに、選択列のビット線ＢＬにはデータ読出電流Ｉｓが供給される。時刻ｔ１〜ｔｒの前半（制御信号／ＲＳのＨレベル期間）においては、バイアス磁界は印加されず、選択列のビット線、すなわちデータ線ＤＩＯの電圧は、選択メモリセルの電気抵抗（記憶データ）に応じたレベルへ到達する。このときのデータ線電圧は、センス入力ノードＮ１およびＮ２へ伝達され、センス入力ノードＮ２では電圧保持キャパシタ１３０によって保持される。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１２３
【補正方法】変更
【補正の内容】
【０１２３】
図７を参照して、実施の形態１の変形例に従う構成においては、図５に示した実施の形態１に従う構成と比較して、トランジスタスイッチ１４５に代えて、プリチャージトランジスタ１４９が備えられる点で異なる。図７に記載されたセンスアンプ１２０の周辺回路部分を除くデータ読出回路の構成、およびその他の回路の構成については、実施の形態１と同様であるので詳細な説明は繰返さない。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１２９
【補正方法】変更
【補正の内容】
【０１２９】
たとえば、データ線ＤＩＯのプリチャージ電圧Ｖｐｃを、ＭＴＪメモリセルにおけるＭＲ（Magneto-Resistive）特性を考慮して、接合抵抗差ΔＲ（Ｒｍａｘ−Ｒｍｉｎ）現れやすいようなレベルに設定する一方で、これと独立して、センス入力ノードＮ１およびＮ２のプリチャージ電圧Ｖｐｃ♯を、センスアンプ１２０の動作マージン確保に適したレベルに設定することができる。これは、結合キャパシタ１１０によって、データ線ＤＩＯとセンスアンプ１２０のセンス入力ノードＮ１とを絶縁することによって実現されている。したがって、データ線ＤＩＯおよびセンス入力ノードＮ１のプリチャージ電圧は任意に選択できる。