【手続補正書】
【提出日】平成17年1月24日(2005.1.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板にソース領域、ドレイン領域及びチャネル形成領域が形成された複数のＭＯＳＦＥＴを有する半導体装置において、
前記チャネル形成領域の前記ドレイン領域との接合部には、前記ソース領域及び前記ドレイン領域とは逆導電型の不純物領域がチャネル幅方向に対して少なくとも一つ局所的に設けられ、
前記チャネル形成領域の中心を通りチャネル幅方向に切った断面には、前記不純物領域が設けられていないことを特徴とする半導体装置。
【請求項２】
半導体基板にソース領域、ドレイン領域及びチャネル形成領域が形成された複数のＭＯＳＦＥＴを有する半導体装置において、
前記チャネル形成領域の前記ドレイン領域との接合部には、チャネル幅方向に対し、前記ソース領域及び前記ドレイン領域とは逆導電型の不純物領域が少なくとも一つ局所的に設けられ、
前記不純物領域は、前記チャネル形成領域と前記ソース領域との接合部には達していないことを特徴とする半導体装置。
【請求項３】
半導体基板にソース領域、ドレイン領域及びチャネル形成領域が形成された複数のＭＯＳＦＥＴを有する半導体装置において、
前記チャネル形成領域は前記ソース領域及び前記ドレイン領域とは逆導電型の不純物領域を少なくとも一つ有し、
前記不純物領域の一部は前記チャネル形成領域と前記ドレイン領域との接合部に接しており、
前記不純物領域のチャネル長方向の長さはチャネル長よりも短く、前記不純物領域のチャネル幅方向の長さはチャネル幅よりも短いことを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、前記不純物領域は、前記ソース領域及び前記ドレイン領域とは逆導電型の不純物を前記半導体基板よりも高濃度に含んだ領域であることを特徴とする半導体装置。
【請求項５】
請求項４において、前記不純物領域には１３族または１５族から選ばれた元素が１×１０17〜５×１０19ａｔｏｍｓ／ｃｍ3の濃度で含まれていることを特徴とする半導体装置。
【請求項６】
請求項４または請求項５において、前記半導体基板には１３族または１５族から選ばれた元素が１×１０16〜５×１０17ａｔｏｍｓ／ｃｍ3の濃度で含まれていることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、前記不純物領域のチャネル幅方向における長さは０．０５〜０．３μｍであることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、前記不純物領域は０．０４〜０．６μｍの間隔を空けてチャネル幅方向に配列されていることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一項において、前記不純物領域の深さは前記ソース領域及び前記ドレイン領域の深さと同じであることを特徴とする半導体装置。
【請求項１０】
Ｎ型のソース領域及びドレイン領域と、Ｐ型のチャネル形成領域が形成された複数のＭＯＳＦＥＴを有する半導体装置において、
前記チャネル形成領域はＰ型不純物を含む一つ乃至複数の高濃度不純物領域と、前記高濃度不純物領域よりも低濃度にＰ型不純物を含む一つの低濃度不純物領域とでなり、
前記チャネル形成領域と前記ドレイン領域とは接合し、当該接合部に沿って前記一つ乃至複数の高濃度不純物領域が設けられ、
前記チャネル形成領域の中心を通りチャネル幅方向に切った断面には、前記低濃度不純物領域のみが設けられていることを特徴とする半導体装置。
【請求項１１】
Ｐ型のソース領域及びドレイン領域と、Ｎ型のチャネル形成領域が形成された複数のＭＯＳＦＥＴを有する半導体装置において、
前記チャネル形成領域はＮ型不純物を含む一つ乃至複数の高濃度不純物領域と、前記高濃度不純物領域よりも低濃度にＮ型不純物を含む一つの低濃度不純物領域とを有し、
前記チャネル形成領域と前記ドレイン領域とは接合し、当該接合部に沿って前記一つ乃至複数の高濃度不純物領域が設けられ、
前記チャネル形成領域の中心を通りチャネル幅方向に切った断面には、前記低濃度不純物領域のみが設けられていることを特徴とする半導体装置。
【請求項１２】
Ｎ型のソース領域及びドレイン領域、前記ソース領域に接するＮ型の第１のＬＤＤ領域、前記ドレイン領域に接するＮ型の第２のＬＤＤ領域、Ｐ型のチャネル形成領域が形成された複数のＭＯＳＦＥＴを有する半導体装置において、
前記チャネル形成領域はＰ型不純物を含む一つ乃至複数の高濃度不純物領域と、前記高濃度不純物領域よりも低濃度にＰ型不純物を含む一つの低濃度不純物領域とでなり、
前記チャネル形成領域と前記第２のＬＤＤ領域とは接合し、当該接合部に沿って前記一つ乃至複数の高濃度不純物領域が設けられ、
前記チャネル形成領域の中心を通りチャネル幅方向に切った断面には、前記低濃度不純物領域のみが設けられていることを特徴とする半導体装置。
【請求項１３】
Ｐ型のソース領域及びドレイン領域、前記ソース領域に接するＰ型の第１のＬＤＤ領域、前記ドレイン領域に接するＰ型の第２のＬＤＤ領域、Ｎ型のチャネル形成領域が形成された複数のＭＯＳＦＥＴを有する半導体装置において、
前記チャネル形成領域はＮ型不純物を含む一つ乃至複数の高濃度不純物領域と、前記高濃度不純物領域よりも低濃度にＮ型不純物を含む一つの低濃度不純物領域とでなり、
前記チャネル形成領域と前記第２のＬＤＤ領域とは接合し、当該接合部に沿って前記一つ乃至複数の高濃度不純物領域が設けられ、
前記チャネル形成領域の中心を通りチャネル幅方向に切った断面には、前記低濃度不純物領域のみが設けられていることを特徴とする半導体装置。
【請求項１４】
半導体基板にソース領域、ドレイン領域及びチャネル形成領域が形成された複数のＭＯＳＦＥＴを有する半導体装置において、
前記チャネル形成領域の前記ドレイン領域との接合部には、当該接合部に沿って、前記ソース領域及び前記ドレイン領域と逆導電型の第１不純物領域が局所的に設けられ、
前記チャネル形成領域内の前記ソース領域との接合部には、当該接合部に沿って、前記ソース領域及び前記ドレイン領域と逆導電型の第２不純物領域が局所的に設けられ、
前記第１不純物領域と前記第２不純物領域とは互いに接続していないことを特徴とする半導体装置。
【請求項１５】
請求項１乃至請求項１４のいずれか一項において、前記半導体装置は集積化回路であることを特徴とする半導体装置。
【請求項１６】
請求項１乃至請求項１４のいずれか一項において、前記半導体装置は集積化回路を搭載した電子機器であることを特徴とする半導体装置。
【請求項１７】
半導体基板上にゲイト絶縁膜及びゲイト電極を積層形成する第１の工程と、
前記ゲイト電極上に、前記ゲイト電極を横切り且つストライプ状のレジストマスクを形成する第２の工程と、
前記ゲイト電極及び前記レジストマスクをマスクとして、前記半導体基板に対して斜め方向から第１の導電型不純物を添加する第３の工程と、
前記ゲイト電極をマスクとして自己整合的に第２の導電型不純物を添加することで、ソース領域、ドレイン領域及びチャネル形成領域を形成する第４の工程と、
を有し、
前記第１の導電型不純物は第２の導電型不純物とは逆導電型であり、
前記第３及び前記第４の工程によって、前記チャネル形成領域の前記ドレイン領域との接合部には、当該接合部に沿って局所的に前記第１の導電型不純物を含む不純物領域が形成されることを特徴とする半導体装置の作製方法。
【請求項１８】
半導体基板上にゲイト絶縁膜及びゲイト電極を積層形成する第１の工程と、
前記ゲイト電極上に、前記ゲイト電極を横切り且つストライプ状のレジストマスクを形成する第２の工程と、
前記ゲイト電極及び前記レジストマスクをマスクとして、前記半導体基板に対して斜め方向から第１の導電型不純物を添加する第３の工程と、
前記ゲイト電極をマスクとして自己整合的に第２の導電型不純物を添加することで、ソース領域、ドレイン領域及びチャネル形成領域を形成する第４の工程と、
を有し、
前記第１の導電型不純物は第２の導電型不純物とは逆導電型であり、
前記第３及び前記第４の工程によって、前記チャネル形成領域の前記ドレイン領域との接合部及び前記チャネル形成領域の前記ソース領域との接合部のそれぞれに沿って、局所的に前記第１の導電型不純物を含む不純物領域が形成されることを特徴とする半導体装置の作製方法。
【請求項１９】
請求項１７または請求項１８において、前記不純物領域には、前記第１の導電型不純物として１３族または１５族から選ばれた元素が１×１０17〜５×１０19ａｔｏｍｓ／ｃｍ3の濃度で添加されることを特徴とする半導体装置の作製方法。
【請求項２０】
請求項１７乃至請求項１９のいずれか一項において、前記第３の工程において、前記第１の導電型不純物を前記半導体基板の鉛直方向に対して７〜８３°の角度から添加することを特徴とする半導体装置の作製方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
また、図２（Ｂ）の構造は通常ゲイト電極を形成した後に、スルードーピングによって深さ方向の濃度制御を行う。従って、濃度分布の制御が非常に困難である上、半導体層界面の結晶性を崩してしまうため、移動度を高めるためには好ましい手段とは言えない。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
ところで、前述の様なピニング領域１０５はゲイト電極１０４を形成した後、レジストマスクによって所定位置を隠した状態で不純物添加工程を行うことで形成することができる。この時、ゲイト電極１０４に対して斜め方向から不純物を添加することで、図１（Ｃ）に示す様にゲイト電極１０４の下にもぐり込む様な形状のピニング領域１０５を形成することが可能となる。チャネル形成領域とドレイン領域１０２との接合部付近に配列して形成されるピニング領域は、チャネル形成領域とソース領域１０１との接合部付近には達しない。つまりピニング領域は、チャネル形成領域とドレイン領域との接合部付近、及びチャネル形成領域とソース領域との接合部付近それぞれに配列して形成され、互いに分離して形成される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
また、不純物を斜め方向から添加してピニング領域を形成すると、図３に示す様な形状でピニング領域が形成される。図３において、３０１はアンドープ領域、３０２はドレイン領域、３０３はゲイト絶縁膜、３０４はゲイト電極、３０５はピニング領域である。ピニング領域３０５の一部はチャネル形成領域とドレイン領域３０２との接合部に接している。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
また、任意のピニング領域４０４の形成幅をピニング幅（ｖj ）と定義する。ピニング幅に特に上限はないが、チャネル幅の１／３ 以下でないとドレイン接合部のアンドープ領域が狭くなるので好ましくない。また、下限はフォトリソグラフィ技術のパターン加工精度の限界が下限となる。本願発明の場合、０．０５〜０．３ μｍの範囲が実質的なピニング幅と言えるであろう。ピニング領域４０４のチャネル長方向の長さは、チャネル長（Ｌ）よりも短い。