(57)【要約】  本発明は、液晶表示装置において駆動回路等の複雑化や動作周波数の増大を抑えつつ表示をインパルス化し且つ画素容量の充電特性を向上させることを目的とする。  アクティブマトリクス型液晶表示装置において、１水平期間毎に設けられたプリチャージ期間Ｔｐｒにその直後の有効走査期間のデータ信号Ｓ（ｉ）と同極性のプリチャージ電圧ＶｐｒＰまたはＶｐｒＮをソースラインに与え、各フレーム期間において、画素データ書込パルスＰｗのゲートラインへの印加開始から所定期間Ｔｄｐが経過した後であって次の画素データ書込パルスＰｗの期間におけるデータ信号Ｓ（ｉ）と同極性のプリチャージ電圧がソースラインに与えられるプリチャージ期間Ｔｐｒ内に、黒電圧印加パルスＰｂを当該ゲートラインに印加する。これにより、表示のインパルス化のための黒挿入に伴って画素容量がプリチャージされる。
2008038431.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス型の液晶表示装置であって、  複数のデータ信号線と、  前記複数のデータ信号線と交差する複数の走査信号線と、  前記複数のデータ信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、  前記複数のデータ信号線および前記複数の走査信号線を駆動する駆動回路とを備え、  前記駆動回路は、    表示すべき画像を表す複数のデータ信号を所定数の水平期間毎に極性が反転する電圧信号として生成し、当該複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動回路と、    １以上の所定数の水平期間毎に所定のプリチャージ期間だけ正極性または負極性の所定電圧をプリチャージ電圧として前記複数のデータ信号線に与えるプリチャージ回路と、    前記複数の走査信号線のそれぞれは各フレーム期間において少なくとも１回は前記プリチャージ期間以外の期間である有効走査期間で選択状態となり、当該有効走査期間で選択状態となった走査信号線は当該選択状態から非選択状態に変化する第１の時点から次のフレーム期間における有効走査期間で選択状態となる第２の時点までに少なくとも１回は前記プリチャージ期間で選択状態となるように、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを含み、  前記複数の画素形成部のそれぞれは、    対応する交差点を通過する走査信号線が選択状態のときにオン状態となり非選択状態のときにオフ状態となるスイッチング素子と、    対応する交差点を通過するデータ信号線に前記スイッチング素子を介して接続された画素容量とを含み、  前記駆動回路は、各フレーム期間においていずれかの走査信号線が前記プリチャージ期間で選択状態とされたときに各データ信号線に与えられる前記プリチャージ電圧の極性が、次のフレーム期間において当該走査信号線が前記有効走査期間で選択状態とされたときに当該データ信号線に印加されるデータ信号の極性と一致するように、前記プリチャージ回路により前記プリチャージ電圧を各データ信号線に印加すると共に前記走査信号線駆動回路により各走査信号線を選択することを特徴とする、液晶表示装置。
【請求項２】
前記プリチャージ回路は、各データ信号線に与えるべき前記プリチャージ電圧の極性を、当該データ信号線に印加すべき前記データ信号の極性反転に連動して反転させることを特徴とする、請求項１に記載の液晶表示装置。
【請求項３】
前記プリチャージ回路は、    各プリチャージ期間に各データ信号線に与えられる前記プリチャージ電圧の極性が当該プリチャージ期間直後に当該データ信号線に印加されるデータ信号の極性と一致するように、各データ信号線に与えるべき前記プリチャージ電圧を生成し、    各データ信号の極性が反転する時に所定期間を前記プリチャージ期間として各データ信号線に前記プリチャージ電圧を与えることを特徴とする、請求項２に記載の液晶表示装置。
【請求項４】
前記走査信号線駆動回路は、前記有効走査期間で選択状態となった走査信号線を、前記第１の時点から前記第２の時点までに、複数回、前記プリチャージ期間で選択状態とすることを特徴とする、請求項１に記載の液晶表示装置。
【請求項５】
前記プリチャージ回路は、各データ信号線に与えるべき前記プリチャージ電圧の極性を、当該データ信号線に印加すべき前記データ信号の極性反転に連動して反転させ、  前記走査信号線駆動回路は、前記有効走査期間で選択状態となった走査信号線を、前記第１の時点から前記第２の時点までに、前記複数のデータ信号の極性が反転する周期である前記所定数の水平期間の２倍の期間毎に前記複数回、前記プリチャージ期間で選択状態とすることを特徴とする、請求項４に記載の液晶表示装置。
【請求項６】
前記データ信号線駆動回路は、前記複数のデータ信号を２以上の所定数の水平期間毎に極性が反転するように生成し、  前記プリチャージ回路は、１水平期間毎に前記プリチャージ期間だけ前記プリチャージ電圧を前記複数のデータ信号線に与えることを特徴とする、請求項１に記載の液晶表示装置。
【請求項７】
前記走査信号線駆動回路は、前記有効走査期間で選択状態となった走査信号線を、前記第１の時点から前記第２の時点までに、前記複数のデータ信号の極性が反転しない前記プリチャージ期間で選択状態とすることを特徴とする、請求項６に記載の液晶表示装置。
【請求項８】
前記走査信号線駆動回路は、前記複数の走査信号線のいずれかを前記有効走査期間で選択状態とするときには当該選択状態の期間が前記プリチャージ期間と重ならないように当該いずれかの走査信号線を選択することを特徴とする、請求項１に記載の液晶表示装置。
【請求項９】
前記駆動回路を制御するための表示制御回路を更に備え、  前記プリチャージ回路は、    前記複数のデータ信号線への前記複数のデータ信号の印加をオフ状態のときに遮断する第１のスイッチング素子群と、    同一極性のデータ信号が印加されるデータ信号線群を１組として前記複数のデータ信号線をグループ化することにより得られる２組のデータ信号線群のうちの一方のデータ信号線群のそれぞれに接続されたスイッチング素子からなる第２のスイッチング素子群と、    前記２組のデータ信号線群のうちの他方のデータ信号線群のそれぞれに接続されたスイッチング素子からなる第３のスイッチング素子群と、    前記プリチャージ電圧としての正極性電圧と負極性電圧とが交互に現れるプリチャージ信号を生成し、当該プリチャージ信号を前記第２のスイッチング素子群がオン状態のときに前記第２のスイッチング素子群を介して前記一方のデータ信号線群に与えると共に、前記プリチャージ電圧の極性を反転させた反転プリチャージ信号を生成し、当該反転プリチャージ信号を前記第３のスイッチング素子群がオン状態のときに前記第３のスイッチング素子群を介して前記他方のデータ信号線群に与えるプリチャージ信号発生回路とを含み、  前記表示制御回路は、前記プリチャージ期間において前記第１のスイッチング素子群をオフ状態とすると共に前記第２および第３のスイッチング素子群をオン状態とし、前記プリチャージ期間以外の期間において前記第１のスイッチング素子群をオン状態とすると共に前記第２および第３のスイッチング素子群をオフ状態とすることを特徴とする、請求項１に記載の液晶表示装置。
【請求項１０】
前記表示制御回路は、前記データ信号線駆動回路に前記複数のデータ信号の極性を前記所定数の水平期間毎に反転させるための制御信号を極性反転信号として生成し、  前記プリチャージ信号発生回路は、前記極性反転信号に応じて極性が反転するように前記プリチャージ信号を生成することを特徴とする、請求項９に記載の液晶表示装置。
【請求項１１】
前記プリチャージ期間は、前記画像を表す前記複数のデータ信号が前記複数のデータ信号線に印加される期間よりも短いことを特徴とする、請求項１に記載の液晶表示装置。
【請求項１２】
前記複数の画素形成部のそれぞれは、前記画素容量に電圧が印加されないときに黒の画素を形成するように構成され、  前記プリチャージ電圧は、黒表示に相当する電圧であることを特徴とする、請求項１に記載の液晶表示装置。
【請求項１３】
前記データ信号線駆動回路は、互いに隣接するデータ信号線にそれぞれ印加されるべきデータ信号の極性が互いに異なるように前記複数のデータ信号を生成し、  前記駆動回路は、１以上の所定数の水平期間毎に所定期間だけ前記複数のデータ信号の前記複数のデータ信号線への印加を遮断すると共に、当該所定期間に含まれる所定のチャージシェア期間において前記複数のデータ信号線を互いに短絡させる回路を含み、  前記プリチャージ期間は、前記複数のデータ信号の前記複数のデータ信号線への印加が遮断される前記所定期間に含まれかつ前記チャージシェア期間に続く期間であることを特徴とする、請求項１に記載の液晶表示装置。
【請求項１４】
前記データ信号線駆動回路は、    前記複数のデータ信号線に印加すべき前記複数のデータ信号を出力する複数のバッファと、    前記プリチャージ期間において前記複数のバッファを休止させる休止制御部とを含むことを特徴とする、請求項１に記載の液晶表示装置。
【請求項１５】
部分的に点灯／消灯可能に構成され、前記複数の画素形成部に光を照射する照明装置と、  各走査信号線の選択に応じて前記照明装置の点灯および消灯を制御する照明制御部とを更に備え、  前記複数の画素形成部は、液晶層を共有し、それぞれに含まれる前記画素容量に保持される電圧に応じて前記照明装置からの光の前記液晶層における透過量を制御することにより前記画像を形成し、  前記照明制御部は、前記複数の走査信号線のいずれかが前記有効走査期間で選択状態とされることによって前記複数のデータ信号のいずれかにより充電された画素容量を含む画素形成部に前記照明装置から光が照射され、前記複数の走査信号線のいずれかが前記プリチャージ期間で選択状態とされることによって前記プリチャージ電圧により充電された画素容量を含む画素形成部に前記照明装置から光が照射されないように、前記照明装置の点灯および消灯を制御する、請求項１に記載の液晶表示装置。
【請求項１６】
前記プリチャージ電圧は、前記液晶層の液晶分子にプレチルト角を付与するための電圧であることを特徴とする、請求項１５に記載の液晶表示装置。
【請求項１７】
請求項１に記載の液晶表示装置を備えることを特徴とするテレビジョン受信機。
【請求項１８】
複数のデータ信号線と、前記複数のデータ信号線と交差する複数の走査信号線と、前記複数のデータ信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを有するアクティブマトリクス型の液晶表示装置の駆動回路であって、  表示すべき画像を表す複数のデータ信号を所定数の水平期間毎に極性が反転する電圧信号として生成し、当該複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動回路と、  １以上の所定数の水平期間毎に所定のプリチャージ期間だけ正極性または負極性の所定電圧をプリチャージ電圧として前記複数のデータ信号線に与えるプリチャージ回路と、  前記複数の走査信号線のそれぞれは各フレーム期間において少なくとも１回は前記プリチャージ期間以外の期間である有効走査期間で選択状態となり、当該有効走査期間で選択状態となった走査信号線は当該選択状態から非選択状態に変化する第１の時点から次のフレーム期間における有効走査期間で選択状態となる第２の時点までに少なくとも１回は前記プリチャージ期間で選択状態となるように、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、  前記複数の画素形成部のそれぞれは、    対応する交差点を通過する走査信号線が選択状態のときにオン状態となり非選択状態のときにオフ状態となるスイッチング素子と、    対応する交差点を通過するデータ信号線に前記スイッチング素子を介して接続された画素容量とを含み、  各フレーム期間においていずれかの走査信号線が前記プリチャージ期間で選択状態とされたときに各データ信号線に与えられる前記プリチャージ電圧の極性が、次のフレーム期間において当該走査信号線が前記有効走査期間で選択状態とされたときに当該データ信号線に印加されるデータ信号の極性と一致するように、前記プリチャージ回路により前記プリチャージ電圧が各データ信号線に印加されると共に前記走査信号線駆動回路により各走査信号線が選択されることを特徴とする、駆動回路。
【請求項１９】
前記プリチャージ回路は、    各プリチャージ期間に各データ信号線に与えられる前記プリチャージ電圧の極性が当該プリチャージ期間直後に当該データ信号線に印加されるデータ信号の極性と一致するように、各データ信号線に与えるべき前記プリチャージ電圧を生成し、    各データ信号の極性が反転する時に所定期間を前記プリチャージ期間として各データ信号線に前記プリチャージ電圧を与えることを特徴とする、請求項１８に記載の駆動回路。
【請求項２０】
前記データ信号線駆動回路は、前記複数のデータ信号を２以上の所定数の水平期間毎に極性が反転するように生成し、  前記プリチャージ回路は、１水平期間毎に前記プリチャージ期間だけ前記プリチャージ電圧を前記複数のデータ信号線に与えることを特徴とする、請求項１８に記載の駆動回路。
【請求項２１】
前記データ信号線駆動回路は、互いに隣接するデータ信号線にそれぞれ印加されるべきデータ信号の極性が互いに異なるように前記複数のデータ信号を生成し、  前記駆動回路は、１以上の所定数の水平期間毎に所定期間だけ前記複数のデータ信号の前記複数のデータ信号線への印加を遮断すると共に、当該所定期間に含まれる所定のチャージシェア期間において前記複数のデータ信号線を互いに短絡させる回路を含み、  前記プリチャージ期間は、前記複数のデータ信号の前記複数のデータ信号線への印加が遮断される前記所定期間に含まれかつ前記チャージシェア期間に続く期間であることを特徴とする、請求項１８に記載の駆動回路。
【請求項２２】
前記データ信号線駆動回路は、    前記複数のデータ信号線に印加すべき前記複数のデータ信号を出力する複数のバッファと、    前記プリチャージ期間において前記複数のバッファを休止させる休止制御部とを含むことを特徴とする、請求項１８に記載の駆動回路。
【請求項２３】
複数のデータ信号線と、前記複数のデータ信号線と交差する複数の走査信号線と、前記複数のデータ信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを有するアクティブマトリクス型の液晶表示装置の駆動方法であって、  表示すべき画像を表す複数のデータ信号を所定数の水平期間毎に極性が反転する電圧信号として生成し、当該複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動ステップと、  １以上の所定数の水平期間毎に所定のプリチャージ期間だけ正極性または負極性の所定電圧をプリチャージ電圧として前記複数のデータ信号線に与えるプリチャージステップと、  前記複数の走査信号線のそれぞれは各フレーム期間において少なくとも１回は前記プリチャージ期間以外の期間である有効走査期間で選択状態となり、当該有効走査期間で選択状態となった走査信号線は当該選択状態から非選択状態に変化する第１の時点から次のフレーム期間における有効走査期間で選択状態となる第２の時点までに少なくとも１回は前記プリチャージ期間で選択状態となるように、前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップとを備え、  前記複数の画素形成部のそれぞれは、    対応する交差点を通過する走査信号線が選択状態のときにオン状態となり非選択状態のときにオフ状態となるスイッチング素子と、    対応する交差点を通過するデータ信号線に前記スイッチング素子を介して接続された画素容量とを含み、  各フレーム期間においていずれかの走査信号線が前記プリチャージ期間で選択状態とされたときに各データ信号線に与えられる前記プリチャージ電圧の極性が、次のフレーム期間において当該走査信号線が前記有効走査期間で選択状態とされたときに当該データ信号線に印加されるデータ信号の極性と一致するように、前記プリチャージステップにより前記プリチャージ電圧が各データ信号線に印加されると共に前記走査信号線駆動ステップにより各走査信号線が選択されることを特徴とする、駆動方法。
【請求項２４】
前記プリチャージステップでは、    各プリチャージ期間に各データ信号線に与えられる前記プリチャージ電圧の極性が当該プリチャージ期間直後に当該データ信号線に印加されるデータ信号の極性と一致するように、各データ信号線に与えるべき前記プリチャージ電圧が生成され、    各データ信号の極性が反転する時に所定期間を前記プリチャージ期間として各データ信号線に前記プリチャージ電圧が与えられることを特徴とする、請求項２３に記載の駆動方法。
【請求項２５】
前記データ信号線駆動ステップでは、前記複数のデータ信号は２以上の所定数の水平期間毎に極性が反転するように生成され、  前記プリチャージステップでは、１水平期間毎に前記プリチャージ期間だけ前記プリチャージ電圧が前記複数のデータ信号線に与えられることを特徴とする、請求項２３に記載の駆動方法。
【請求項２６】
前記プリチャージ期間は、前記画像を表す前記複数のデータ信号が前記複数のデータ信号線に印加される期間よりも短いことを特徴とする、請求項２３に記載の駆動方法。
【請求項２７】
前記複数の画素形成部のそれぞれは、前記画素容量に電圧が印加されないときに黒の画素を形成するように構成され、  前記プリチャージ電圧は、黒表示に相当する電圧であることを特徴とする、請求項２３に記載の駆動方法。
【請求項２８】
１以上の所定数の水平期間毎に所定期間だけ前記複数のデータ信号の前記複数のデータ信号線への印加を遮断すると共に、当該所定期間に含まれる所定のチャージシェア期間において前記複数のデータ信号線を互いに短絡させるステップを更に備え、  前記データ信号線駆動ステップでは、互いに隣接するデータ信号線にそれぞれ印加されるべきデータ信号の極性が互いに異なるように前記複数のデータ信号が生成され、  前記プリチャージ期間は、前記複数のデータ信号の前記複数のデータ信号線への印加が遮断される前記所定期間に含まれかつ前記チャージシェア期間に続く期間であることを特徴とする、請求項２３に記載の駆動方法。
【請求項２９】
前記複数のデータ信号線に印加すべき前記複数のデータ信号を出力する複数のバッファを前記プリチャージ期間において休止させるステップを更に備えることを特徴とする、請求項２３に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、薄膜トランジスタ等のスイッチング素子を用いたアクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】  ＣＲＴ（Cathode Ray Tube：陰極線管）のようなインパルス型の表示装置においては、個々の画素に着目すると、画像が表示される点灯期間と画像が表示されない消灯期間とが交互に繰り返される。例えば動画の表示が行われた場合にも、１画面分の画像の書き換えが行われる際に消灯期間が挿入されるため、人間の視覚に動いている物体の残像が生じることがない。このため、背景と物体とが明瞭に見分けられ、違和感なく動画が視認される。【０００３】  これに対し、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を使用した液晶表示装置のようなホールド型の表示装置では、個々の画素の輝度は各画素容量に保持される電圧によって決まり、画素容量における保持電圧は、１旦書き換えられると１フレーム期間維持される。このようにホールド型の表示装置では、画素データとして画素容量に保持すべき電圧は、一旦書き込まれると次に書き換えられるまで保持されるので、各フレームの画像は、その１フレーム前の画像と時間的に近接することになる。これにより、動画が表示される場合に、人間の視覚には動いている物体の残像が生じる。例えば図２１に示すように、動いている物体を表す画像ＯＩが尾を引くように残像ＡＩが生じる（以下、この残像を「尾引残像」という）。【０００４】  アクティブマトリクス型の液晶表示装置等のようなホールド型の表示装置では、動画表示の際にこのような尾引残像が生じるので、主として動画表示が行われるテレビ等のディスプレイには従来よりインパルス型の表示装置が採用されるのが一般的である。ところが、近年、テレビ等のディスプレイについて軽量化や薄型化が強く要求されており、そのようなディスプレイについて軽量化や薄型化が容易な液晶表示装置のようなホールド型の表示装置の採用が急速に進んでいる。【特許文献１】日本の特開平９−２４３９９８号公報
【特許文献２】日本の特開平１１−８５１１５号公報
【特許文献３】日本の特開２００２−１７５０５７号公報
【特許文献４】日本の特開２００３−６６９１８号公報
【特許文献５】日本の特開２００４−６１５９０号公報
【特許文献６】日本の特開２００５−１２１９１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】  アクティブマトリクス型の液晶表示装置等のようなホールド型の表示装置において上記の尾引残像を改善する方法として、１フレーム期間中に黒表示を行う期間を挿入する（以下「黒挿入」という）等により液晶表示装置における表示を（擬似的に）インパルス化するという方法が知られている（例えば日本の特開２００３−６６９１８号公報（特許文献４））。【０００６】  しかし、ホールド型表示装置としてのアクティブマトリクス型液晶表示装置において、従来の方法によってインパルス化を実現しようとすると、黒挿入のために駆動回路等が複雑化すると共に、駆動回路の動作周波数も増大し、画素容量の充電のために確保できる時間も短くなる。【０００７】  また、日本の特開２００２−１７５０５７号公報（特許文献３）には、１フレーム期間内に各ゲートライン（走査信号線）が少なくとも２回選択され、該ゲートラインに接続された画素に、各画素の状態をそろえるための消去電圧および表示すべき画像に対応した階調電圧がそれぞれ少なくとも１回ずつ書き込まれるようにした液晶表示装置が開示されている。この液晶表示装置によれば、表示画像の残像を抑制して良好な動画表示を得ることができる。しかし、この液晶表示装置では、ソースラインに供給される電圧は、画像信号に基づく階調電圧と黒化電圧との間で交互に切換られ、階調電圧の印加のために各ゲートラインが選択される期間は、１フレーム期間をゲートラインの本数で割った時間の更に半分の時間となっている。すなわち、階調電圧による画素容量の充電のための時間が短くなっている。【０００８】  さらに、近年、アクティブマトリクス型液晶表示装置において解像度の向上が進んでいることから、画素データの画素容量への書き込みに確保可能な充電時間が短くなる傾向にある。充電時間が短くなると、充電不足のために画素容量に正しい画素データが書き込めない虞が生じる。【０００９】  ところで、２水平期間毎にデータ信号の極性が反転されるドット反転駆動方式（以下「２Ｈドット反転駆動方式」という）の液晶表示装置において、消費電力を低減するためにデータ信号の極性反転時に隣接データ信号線間を短絡するというチャージシェア方式が採用される場合がある（例えば日本の特開平９−２４３９９８号公報（特許文献１））。この場合、極性反転単位としての２ラインの間で画素容量の充電量に差が生じ、ライン状の横筋ムラが視認されることがある。これに対し、データ信号を１水平期間毎のブランキング期間に正極性と負極性の間のある中間電位とすることで充電特性を均一にする方法が提案されている（日本の特開２００４−６１５９０号公報（特許文献５））。しかし、高解像度化の進行やインパルス化のための駆動周波数の増大によって充電時間やチャージシェア期間の十分な確保が困難になると、このような方法を採用しても、上記極性反転単位としての２ラインの間での画素容量の充電量の差が十分には解消されず、ライン状の横筋ムラが視認される虞がある。【００１０】  そこで本発明は、駆動回路等の複雑化や動作周波数の増大を抑えつつ表示を（擬似的に）インパルス化でき、かつ画素容量の充電特性を向上させることのできる液晶表示装置ならびにそのための駆動回路および駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】  本発明の第１の局面は、アクティブマトリクス型の液晶表示装置であって、  複数のデータ信号線と、  前記複数のデータ信号線と交差する複数の走査信号線と、  前記複数のデータ信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、  前記複数のデータ信号線および前記複数の走査信号線を駆動する駆動回路とを備え、  前記駆動回路は、    表示すべき画像を表す複数のデータ信号を所定数の水平期間毎に極性が反転する電圧信号として生成し、当該複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動回路と、    １以上の所定数の水平期間毎に所定のプリチャージ期間だけ正極性または負極性の所定電圧をプリチャージ電圧として前記複数のデータ信号線に与えるプリチャージ回路と、    前記複数の走査信号線のそれぞれは各フレーム期間において少なくとも１回は前記プリチャージ期間以外の期間である有効走査期間で選択状態となり、当該有効走査期間で選択状態となった走査信号線は当該選択状態から非選択状態に変化する第１の時点から次のフレーム期間における有効走査期間で選択状態となる第２の時点までに少なくとも１回は前記プリチャージ期間で選択状態となるように、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを含み、  前記複数の画素形成部のそれぞれは、    対応する交差点を通過する走査信号線が選択状態のときにオン状態となり非選択状態のときにオフ状態となるスイッチング素子と、    対応する交差点を通過するデータ信号線に前記スイッチング素子を介して接続された画素容量とを含み、  前記駆動回路は、各フレーム期間においていずれかの走査信号線が前記プリチャージ期間で選択状態とされたときに各データ信号線に与えられる前記プリチャージ電圧の極性が、次のフレーム期間において当該走査信号線が前記有効走査期間で選択状態とされたときに当該データ信号線に印加されるデータ信号の極性と一致するように、前記プリチャージ回路により前記プリチャージ電圧を各データ信号線に印加すると共に前記走査信号線駆動回路により各走査信号線を選択することを特徴とする。【００１２】  本発明の第２の局面は、本発明の第１の局面において、  前記プリチャージ回路は、各データ信号線に与えるべき前記プリチャージ電圧の極性を、当該データ信号線に印加すべき前記データ信号の極性反転に連動して反転させることを特徴とする。【００１３】  本発明の第３の局面は、本発明の第２の局面において、  前記プリチャージ回路は、    各プリチャージ期間に各データ信号線に与えられる前記プリチャージ電圧の極性が当該プリチャージ期間直後に当該データ信号線に印加されるデータ信号の極性と一致するように、各データ信号線に与えるべき前記プリチャージ電圧を生成し、    各データ信号の極性が反転する時に所定期間を前記プリチャージ期間として各データ信号線に前記プリチャージ電圧を与えることを特徴とする。【００１４】  本発明の第４の局面は、本発明の第１の局面において、  前記走査信号線駆動回路は、前記有効走査期間で選択状態となった走査信号線を、前記第１の時点から前記第２の時点までに、複数回、前記プリチャージ期間で選択状態と���ることを特徴とする。【００１５】  本発明の第５の局面は、本発明の第４の局面において、  前記プリチャージ回路は、各データ信号線に与えるべき前記プリチャージ電圧の極性を、当該データ信号線に印加すべき前記データ信号の極性反転に連動して反転させ、  前記走査信号線駆動回路は、前記有効走査期間で選択状態となった走査信号線を、前記第１の時点から前記第２の時点までに、前記複数のデータ信号の極性が反転する周期である前記所定数の水平期間の２倍の期間毎に前記複数回、前記プリチャージ期間で選択状態とすることを特徴とする。【００１６】  本発明の第６の局面は、本発明の第１の局面において、  前記データ信号線駆動回路は、前記複数のデータ信号を２以上の所定数の水平期間毎に極性が反転するように生成し、  前記プリチャージ回路は、１水平期間毎に前記プリチャージ期間だけ前記プリチャージ電圧を前記複数のデータ信号線に与えることを特徴とする。【００１７】  本発明の第７の局面は、本発明の第６の局面において、  前記走査信号線駆動回路は、前記有効走査期間で選択状態となった走査信号線を、前記第１の時点から前記第２の時点までに、前記複数のデータ信号の極性が反転しない前記プリチャージ期間で選択状態とすることを特徴とする。【００１８】  本発明の第８の局面は、本発明の第１の局面において、  前記走査信号線駆動回路は、前記複数の走査信号線のいずれかを前記有効走査期間で選択状態とするときには当該選択状態の期間が前記プリチャージ期間と重ならないように当該いずれかの走査信号線を選択することを特徴とする。【００１９】  本発明の第９の局面は、本発明の第１の局面において、  前記駆動回路を制御するための表示制御回路を更に備え、  前記プリチャージ回路は、    前記複数のデータ信号線への前記複数のデータ信号の印加をオフ状態のときに遮断する第１のスイッチング素子群と、    同一極性のデータ信号が印加されるデータ信号線群を１組として前記複数のデータ信号線をグループ化することにより得られる２組のデータ信号線群のうちの一方のデータ信号線群のそれぞれに接続されたスイッチング素子からなる第２のスイッチング素子群と、    前記２組のデータ信号線群のうちの他方のデータ信号線群のそれぞれに接続されたスイッチング素子からなる第３のスイッチング素子群と、    前記プリチャージ電圧としての正極性電圧と負極性電圧とが交互に現れるプリチャージ信号を生成し、当該プリチャージ信号を前記第２のスイッチング素子群がオン状態のときに前記第２のスイッチング素子群を介して前記一方のデータ信号線群に与えると共に、前記プリチャージ電圧の極性を反転させた反転プリチャージ信号を生成し、当該反転プリチャージ信号を前記第３のスイッチング素子群がオン状態のときに前記第３のスイッチング素子群を介して前記他方のデータ信号線群に与えるプリチャージ信号発生回路とを含み、  前記表示制御回路は、前記プリチャージ期間において前記第１のスイッチング素子群をオフ状態とすると共に前記第２および第３のスイッチング素子群をオン状態とし、前記プリチャージ期間以外の期間において前記第１のスイッチング素子群をオン状態とすると共に前記第２および第３のスイッチング素子群を��フ状態とすることを特徴とする。【００２０】  本発明の第１０の局面は、本発明の第９の局面において、  前記表示制御回路は、前記データ信号線駆動回路に前記複数のデータ信号の極性を前記所定数の水平期間毎に反転させるための制御信号を極性反転信号として生成し、  前記プリチャージ信号発生回路は、前記極性反転信号に応じて極性が反転するように前記プリチャージ信号を生成することを特徴とする。【００２１】  本発明の第１１の局面は、本発明の第１の局面において、  前記プリチャージ期間は、前記画像を表す前記複数のデータ信号が前記複数のデータ信号線に印加される期間よりも短いことを特徴とする。【００２２】  本発明の第１２の局面は、本発明の第１の局面において、  前記複数の画素形成部のそれぞれは、前記画素容量に電圧が印加されないときに黒の画素を形成するように構成され、  前記プリチャージ電圧は、黒表示に相当する電圧であることを特徴とする。【００２３】  本発明の第１３の局面は、本発明の第１の局面において、  前記データ信号線駆動回路は、互いに隣接するデータ信号線にそれぞれ印加されるべきデータ信号の極性が互いに異なるように前記複数のデータ信号を生成し、  前記駆動回路は、１以上の所定数の水平期間毎に所定期間だけ前記複数のデータ信号の前記複数のデータ信号線への印加を遮断すると共に、当該所定期間に含まれる所定のチャージシェア期間において前記複数のデータ信号線を互いに短絡させる回路を含み、  前記プリチャージ期間は、前記複数のデータ信号の前記複数のデータ信号線への印加が遮断される前記所定期間に含まれかつ前記チャージシェア期間に続く期間であることを特徴とする。【００２４】  本発明の第１４の局面は、本発明の第１の局面において、  前記データ信号線駆動回路は、    前記複数のデータ信号線に印加すべき前記複数のデータ信号を出力する複数のバッファと、    前記プリチャージ期間において前記複数のバッファを休止させる休止制御部とを含むことを特徴とする。【００２５】  本発明の第１５の局面は、本発明の第１の局面において、  部分的に点灯／消灯可能に構成され、前記複数の画素形成部に光を照射する照明装置と、  各走査信号線の選択に応じて前記照明装置の点灯および消灯を制御する照明制御部とを更に備え、  前記複数の画素形成部は、液晶層を共有し、それぞれに含まれる前記画素容量に保持される電圧に応じて前記照明装置からの光の前記液晶層における透過量を制御することにより前記画像を形成し、  前記照明制御部は、前記複数の走査信号線のいずれかが前記有効走査期間で選択状態とされることによって前記複数のデータ信号のいずれかにより充電された画素容量を含む画素形成部に前記照明装置から光が照射され、前記複数の走査信号線のいずれかが前記プリチャージ期間で選択状態とされることによって前記プリチャージ電圧により充電された画素容量を含む画素形成部に前記照明装置から光が照射されないように、前記照明装置の点灯および消灯を制御する。【００２６】  本発明の第１６の局面は、本発明の第１５の局面において、  前記プリチャージ電圧は、前記液晶層の液晶分子にプレチルト角を付与するための電圧であることを特徴とする。【００２７】  本発明の第���７の局面は、テレビジョン受信機であって、  本発明の第１の局面に係る液晶表示装置を備えることを特徴とする。【００２８】  本発明の第１８の局面は、複数のデータ信号線と、前記複数のデータ信号線と交差する複数の走査信号線と、前記複数のデータ信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを有するアクティブマトリクス型の液晶表示装置の駆動回路であって、  表示すべき画像を表す複数のデータ信号を所定数の水平期間毎に極性が反転する電圧信号として生成し、当該複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動回路と、  １以上の所定数の水平期間毎に所定のプリチャージ期間だけ正極性または負極性の所定電圧をプリチャージ電圧として前記複数のデータ信号線に与えるプリチャージ回路と、  前記複数の走査信号線のそれぞれは各フレーム期間において少なくとも１回は前記プリチャージ期間以外の期間である有効走査期間で選択状態となり、当該有効走査期間で選択状態となった走査信号線は当該選択状態から非選択状態に変化する第１の時点から次のフレーム期間における有効走査期間で選択状態となる第２の時点までに少なくとも１回は前記プリチャージ期間で選択状態となるように、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、  前記複数の画素形成部のそれぞれは、    対応する交差点を通過する走査信号線が選択状態のときにオン状態となり非選択状態のときにオフ状態となるスイッチング素子と、    対応する交差点を通過するデータ信号線に前記スイッチング素子を介して接続された画素容量とを含み、  各フレーム期間においていずれかの走査信号線が前記プリチャージ期間で選択状態とされたときに各データ信号線に与えられる前記プリチャージ電圧の極性が、次のフレーム期間において当該走査信号線が前記有効走査期間で選択状態とされたときに当該データ信号線に印加されるデータ信号の極性と一致するように、前記プリチャージ回路により前記プリチャージ電圧が各データ信号線に印加されると共に前記走査信号線駆動回路により各走査信号線が選択されることを特徴とする。【００２９】  本発明の第１９の局面は、複数のデータ信号線と、前記複数のデータ信号線と交差する複数の走査信号線と、前記複数のデータ信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを有するアクティブマトリクス型の液晶表示装置の駆動方法であって、  表示すべき画像を表す複数のデータ信号を所定数の水平期間毎に極性が反転する電圧信号として生成し、当該複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動ステップと、  １以上の所定数の水平期間毎に所定のプリチャージ期間だけ正極性または負極性の所定電圧をプリチャージ電圧として前記複数のデータ信号線に与えるプリチャージステップと、  前記複数の走査信号線のそれぞれは各フレーム期間において少なくとも１回は前記プリチャージ期間以外の期間である有効走査期間で選択状態となり、当該有効走査期間で選択状態となった走査信号線は当該選択状態から非選択状態に変化する第１の時点から次のフレーム期間における有���走査期間で選択状態となる第２の時点までに少なくとも１回は前記プリチャージ期間で選択状態となるように、前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップとを備え、  前記複数の画素形成部のそれぞれは、    対応する交差点を通過する走査信号線が選択状態のときにオン状態となり非選択状態のときにオフ状態となるスイッチング素子と、    対応する交差点を通過するデータ信号線に前記スイッチング素子を介して接続された画素容量とを含み、  各フレーム期間においていずれかの走査信号線が前記プリチャージ期間で選択状態とされたときに各データ信号線に与えられる前記プリチャージ電圧の極性が、次のフレーム期間において当該走査信号線が前記有効走査期間で選択状態とされたときに当該データ信号線に印加されるデータ信号の極性と一致するように、前記プリチャージステップにより前記プリチャージ電圧が各データ信号線に印加されると共に前記走査信号線駆動ステップにより各走査信号線が選択されることを特徴とする。【００３０】  本発明の他の局面については、本発明の上記局面および下記実施形態についての説明から明らかとなるので、説明を省略する。
【発明の効果】
【００３１】  本発明の第１の局面によれば、各プリチャージ期間には各データ信号線にプリチャージ電圧が与えられ、各走査信号線は、表示すべき画像の画素データの書込のために有効走査期間で選択されてから次のフレーム期間における有効走査期間で選択状態となるまでに少なくとも１回はプリチャージ期間で選択状態となる。これにより、次に画素データ書込のために有効走査期間で選択状態となるまでは当該走査信号線に接続された画素形成部の画素容量に当該プリチャージ電圧が保持される。ここで、プリチャージ電圧として黒表示に相当する電圧が選定されていれば、画素データ書込のための画素容量での充電期間を短縮することなく、十分な黒挿入期間の確保によるインパルス化によって動画像の表示性能を改善することができる。また、いずれかの走査信号線がプリチャージ期間で選択状態とされたときに各データ信号線に与えられるプリチャージ電圧の極性は、次のフレーム期間において当該走査信号線が有効走査期間で選択状態とされたときに当該データ信号線に印加されるデータ信号の極性と一致する。このため、プリチャージ期間での走査信号線の選択により画素容量のプリチャージが行われる。したがって、アクティブマトリクス型の液晶表示装置において、駆動回路等の複雑化や動作周波数の増大を抑えつつ表示を（擬似的に）インパルス化でき、かつ画素容量の充電率を向上させることができる。【００３２】  本発明の第２の局面によれば、各データ信号線に与えるべきプリチャージ電圧の極性は当該データ信号線に印加すべきデータ信号の極性反転に連動して反転するので、画素容量のプリチャージのために走査信号線を選択すべき期間の設定が容易となる。また、各プリチャージ期間に各データ信号線に与えられるプリチャージ電圧の極性を当該プリチャージ期間直後の有効走査期間に当該データ信号線に与えられるデータ信号の極性と一致させることが可能となり、これにより各データ信号線のプリチャージによって充電率を高めることができる。【００３３】  本発明の第３の局面によれば、各データ信号の極性が反転する時に所定期間をプリチャージ期間として各データ信号線にプリチャージ電圧が与えられ、かつ、そのプリチャージ電圧の極性は、当該プリチャージ期間直後に当該データ信号線に印加されるデータ信号の極性と一致する。このようなデータ信号線のプリチャージにより、画素容量の充電率を更に高めることができると共に、データ信号線駆動回路の消費電力も低減することができる。【００３４】  本発明の第４の局面によれば、有効走査期間に選択状態とされた走査信号線は、当該選択状態から非選択状態に変化する第１の時点から次のフレーム期間における有効走査期間で選択状態となる第２の時点までに、複数回、プリチャージ期間で選択状態とされる。これにより、当該次のフレーム期間における有効走査期間直前（画素データ書込の直前）には、当該有効走査期間で画素データとしてのデータ信号を与えるべき画素容量に、当該データ信号と同極性のプリチャージ電圧を確実に保持させることができる。また、このプリチャージ電圧として黒表示に相当する電圧を選定することにより表示がインパルス化される場合には、インパルス化のための黒表示期間に���いて表示輝度を十分な黒レベルとすることができる。【００３５】  本発明の第５の局面によれば、各データ信号線に与えるべきプリチャージ電圧の極性は、当該データ信号線に印加すべきデータ信号の極性反転に連動して反転し、かつ、有効走査期間に選択状態とされた走査信号線は、上記第１の時点から上記第２の時点までに、データ信号の極性が反転する周期である所定数の水平期間の２倍の期間毎に複数回、プリチャージ期間で選択状態とされる。したがって、各データ信号線に対し、その複数回の選択状態に対応するプリチャージ期間で同極性のプリチャージ電圧が信号線に与えられる。これにより画素容量が確実にプリチャージされる。また、このプリチャージ電圧として黒表示に相当する電圧を選定することにより表示がインパルス化されている場合には、インパルス化のための黒表示期間において表示輝度を確実に黒レベルとすることができる。【００３６】  本発明の第６の局面によれば、各データ信号の極性を２以上の所定数の水平期間毎に反転することによりデータ信号線駆動回路の消費電力を低減しつつ、１水平期間毎にプリチャージ期間だけプリチャージ電圧を各データ信号線に与えることにより画素容量の充電条件を均一化して表示における横筋ムラの発生を防止することができる。【００３７】  本発明の第７の局面によれば、走査信号線はデータ信号の極性が反転しないプリチャージ期間で選択状態とされるので、走査信号線が選択状態とされるプリチャージ期間ではデータ信号線の電圧が安定している。したがって、プリチャージ期間での走査信号線の選択により画素容量を効率よくプリチャージすることができる。【００３８】  本発明の第８の局面によれば、走査信号線が有効走査期間で選択状態とされるときには当該選択状態の期間がプリチャージ期間と重ならないので、表示すべき画像の画素データを示すデータ信号による画素容量の充電がデータ信号線のプリチャージによって妨げられることはない。【００３９】  本発明の第９の局面によれば、同一極性のデータ信号が印加されるデータ信号線群を１組として表示部のデータ信号線が２組にグループ化され、一方の組のデータ信号線群に与えられるプリチャージ信号と他方の組のデータ信号線群に与えられるプリチャージ信号とは、互いに逆極性となっている。したがって、ドット反転駆動方式のようにデータ信号の極性がデータ信号線によって異なる場合であっても、各データ信号線および各画素容量を適切な極性の電圧でプリチャージすることができる。【００４０】  本発明の第１０の局面によれば、極性反転信号に基づきデータ信号の極性反転に連動してプリチャージ信号の極性（プリチャージ電圧の極性）が反転し、かつ、上記一方の組のデータ信号線群に与えられるプリチャージ信号と上記他方の組のデータ信号線群に与えられるプリチャージ信号とが、互いに逆極性となっている。したがって、画素容量のプリチャージのために走査信号線を選択すべき期間の設定が容易になると共に、ドット反転駆動方式のようにデータ信号の極性がデータ信号線によって異なる場合であっても、各データ信号線および各画素容量を適切な極性の電圧でプリチャージすることができる。【００４１】  本発明の第１１の局面によれば、��リチャージ電圧がデータ信号線に印加される期間であるプリチャージ期間が、表示すべき画像を表すデータ信号がデータ信号線に印加される期間（データ信号期間）よりも短いので、画素データ書込のための画素容量の充電期間の短縮化を抑えつつ、表示をインパルス化することができる。したがって、本発明の当該局面は、画面サイズの大型化や高精細化に伴うデータ信号線等の負荷の増大により上記データ信号期間が短くなる場合や、動画の表示性能を更に改善すべくフレーム周波数を高めることにより上記データ信号期間が短くなる場合に、有効である。【００４２】  本発明の第１２の局面によれば、液晶表示装置はノーマリブラックモードで動作し、プリチャージ電圧は、データ信号の直流レベル付近の値に設定されることで黒表示に相当する電圧（黒電圧）となるので、プリチャージ期間での走査信号線の選択による画素容量のプリチャージによって表示がインパルス化される。したがって、黒電圧が正極側最大電圧付近または負極側最小電圧付近の電圧となるノーマリホワイトモードの場合に比べ、表示のインパルス化を容易に行うことができる。また、プリチャージ電圧がデータ信号の直流レベル付近の電圧となることから、インパルス化のための黒電圧の書込による電力消費も低減される。【００４３】  本発明の第１３の局面によれば、互いに隣接するデータ信号線にそれぞれ印加されるべきデータ信号の極性が互いに異なる方式すなわちドット反転駆動方式の液晶表示装置において、プリチャージ期間の直前のチャージシェア期間に表示部のデータ信号線が互いに短絡されることにより、各データ信号線の電位がデータ信号の直流レベルにほぼ等しくなる。これにより、プリチャージ期間でのデータ信号線の電位変化量が大幅に小さくなるので、プリチャージ動作による電力消費を低減することができる。【００４４】  本発明の第１４の局面によれば、プリチャージ回路によりデータ信号線にプリチャージ電圧が印加されるプリチャージ期間では、データ信号線駆動回路内のバッファは休止状態となるので、データ信号線駆動回路の消費電力を低減することができる。【００４５】  本発明の第１５の局面によれば、表示部の走査信号線のいずれかが有効走査期間で選択状態とされることによってデータ信号のいずれかにより充電された画素容量を含む画素形成部に照明装置から光が照射され、表示部の走査信号線のいずれかがプリチャージ期間で選択状態とされることによってプリチャージ電圧により充電された画素容量を含む画素形成部に照明装置から光が照射されない。したがって、プリチャージ電圧が黒表示に相当する電圧でない場合であっても、このような照明装置の制御により黒挿入が行われて表示がインパルス化される。このため、プリチャージ電圧についての選定の自由度が高くなり、例えば、表示のインパルス化とは独立に充電特性の改善を主眼としてプリチャージ電圧の値を決定することができる。また、例えば、電気光学素子としての液晶の応答速度を向上させるべく、液晶分子にプレチルト角を付与するための適切な電圧をプリチャージ電圧として選定することもできる。【００４６】  本発明の第１６の局面によれば、走査信号線の選択に応じた上記のような照明装置の制御によっ���インパルス化を実現しつつ、画素容量のプリチャージにおいて液晶分子にプレチルト角を付与することで動画の表示性能を更に改善することができる。【００４７】  本発明の他の局面の効果については、本発明の上記局面の効果および下記実施形態についての説明から明らかであるので、説明を省略する。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態に係る液晶表示装置の構成をその表示部の等価回路と共に示すブロック図である。
【図２】上記実施形態におけるソースドライバの構成を示すブロック図である。
【図３】上記実施形態におけるソースドライバの出力部の構成を示す回路図である。
【図４】上記実施形態におけるソースドライバの動作を説明するための信号波形図（Ａ〜Ｈ）である。
【図５】上記実施形態におけるゲートドライバの構成例を示すブロック図（Ａ，Ｂ）である。
【図６】上記実施形態におけるゲートドライバの動作を説明するための信号波形図（Ａ〜Ｆ）である。
【図７】上記実施形態に係る液晶表示装置の駆動方法を説明するための信号波形図（Ａ〜Ｈ）である。
【図８】上記実施形態における画素容量の充電動作を説明するための詳細な信号波形図（Ａ〜Ｃ）である。
【図９】上記実施形態の第１の変形例に係る液晶表示装置のバックライトの構成を示すブロック図である。
【図１０】上記第１の変形例における液晶パネルの走査線と蛍光ランプとの位置関係を示す模式図である。
【図１１】上記第１の変形例におけるバックライトの点灯および消灯のタイミングを示すタイミングチャートである。
【図１２】上記実施形態の第２の変形例に係る液晶表示装置におけるソースドライバの出力部の構成を示す回路図である。
【図１３】上記第２の変形例に係る液晶表示装置の動作を説明するための信号波形図（Ａ〜Ｉ）である。
【図１４】上記実施形態の他の変形例に係る液晶表示装置の駆動方法を説明するための信号波形図（Ａ〜Ｈ）である。
【図１５】上記実施形態の更に他の変形例に係る液晶表示装置の駆動方法を説明するための信号波形図（Ａ〜Ｈ）である。
【図１６】上記実施形態の更に他の変形例に係る液晶表示装置のソースドライバの出力部の構成を示す回路図である。
【図１７】図１６に示すソースドライバの出力部における出力バッファの構成を示す回路図である。
【図１８】本発明に係る液晶表示装置を使用したテレビジョン受信機用の表示装置の構成例を示すブロック図である。
【図１９】本発明に係る液晶表示装置を使用したテレビジョン受信機のチューナ部を含めた全体構成を示すブロック図である。
【図２０】上記テレビジョン受信機の機械的構成を示す分解斜視図である。
【図２１】ホールド型表示装置での動画表示における課題を説明するための図である。
【符号の説明】
【００４９】  １０              …ＴＦＴ（スイッチング素子）  ３１              …出力バッファ  ３３              …インバータ  ３４              …極性反転回路  ３５              …プリチャージ電源  １００            …表示部  ２００            …表示制御回路  ３００            …ソースドライバ（データ信号線駆動回路）  ３０２            …データ信号生成部  ３０４            …出力部  ４００            …ゲートドライバ（走査信号線駆動回路）  ６２０            …バックライト（照明装置）  ７２０            …光源駆動回路（照明制御部）  ８００            …テレビジョン受信機用の表示装置  Ｃｐ              …画素容量  Ｅｃ              …共通電極  ＳＷａ            …第１のＭＯＳトランジスタ（第１のスイッチング素子）  ＳＷｂ            …第２のＭＯＳトランジスタ（第２のスイッチング素子）  ＳＷｃ            …第３のＭＯＳトランジスタ（第３のスイッチング素子）  ＳＬｉ            …ソースライン（データ信号線）（ｉ＝１，２，…，Ｎ）  ＧＬｊ            …ゲートライン（走査信号線）（ｊ＝１，２，…，Ｍ）  ＢＬ１ｋ          …蛍光ランプ（ｋ＝１，２，…，８）  ＤＡ              …デジタル画像信号  ＳＳＰ            …データスタートパルス信号  ＳＣＫ            …データクロック信号  ＧＳＰ            …ゲートスタートパルス信号  ＧＣＫ            …ゲートクロック信号  Ｃｐｒ            …プリチャージ制御信号  Ｃｓｈ            …チャージシェア制御信号  Ｒｅｖ１          …第１極性反転制御信号  Ｒｅｖ２          …第２極性反転制御信号  ＧＯＥ            …ゲートドライバ出力制御信号  ＧＯＥｒ          …ゲートドライバ出力制御信号（ｒ＝１，２，…，ｑ）  Ｓ（ｉ）          …データ信号（ｉ＝１，２，…，Ｎ）  Ｇ（ｊ）          …走査信号（ｊ＝１，２，…，Ｍ）  Ｓｐｒ１          …第１のプリチャージ信号  Ｓｐｒ２          …第２のプリチャージ信号  ＶｐｒＰ          …正極性プリチャージ電圧  ＶｐｒＮ          …負極性プリチャージ電圧  ＶＳｄｃ          …ソースセンター電位（データ信号の直流レベル）  Ｐｗ              …画素データ書込パルス  Ｐｂ              …黒電圧印加パルス  Ｔｄｐ            …画像表示期間  Ｔｂｋ            …黒表示期間  Ｔｐｒ            …プリチャージ期間  Ｔｓｈ            …チャージシェア期間
【発明を実施するための最良の形態】
【００５０】  以下、添付図面を参照して本発明の実施形態について説明する。＜１．実施形態＞＜１．１  全体構成＞  図１は、本発明の一実施形態に係る液晶表示装置の構成をその表示部の等価回路と共に示すブロック図である。この液晶表示装置は、データ信号線駆動回路としてのソースドライバ３００と、走査信号線駆動回路としてのゲートドライバ４００と、アクティブマトリクス形の表示部１００と、面状照明装置としてのバックライト６００と、そのバックライトを駆動する光源駆動回路７００と、ソースドライバ３００、ゲートドライバ４００および光源駆動回路７００を制御するための表示制御回路２００とを備えている。なお本実施形態では、表示部１００はアクティブマトリクス型の液晶パネルとして実現されているが、表示部１００がソースドライバ３００およびゲートドライバ４００と共に一体化されて液晶パネルを構成してもよい。【００５１】  上記液晶表示装置における表示部１００は、複数本（Ｍ本）の走査信号線としてのゲートラインＧＬ１〜ＧＬＭと、それらのゲートラインＧＬ１〜ＧＬＭのそれぞれと交差する複数本（Ｎ本）のデータ信号線としてのソースラインＳＬ１〜ＳＬＮと、それらのゲートラインＧＬ１〜ＧＬＭとソースラインＳＬ１〜ＳＬＮとの交差点にそれぞれ対応して設けられた複数個（Ｍ×Ｎ個）の画素形成部とを含む。これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲートラインＧＬｊにゲート端子が接続される共に当該交差点を通過するソースラインＳＬｉにソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとにより形成される液晶容量により画素容量Ｃｐが構成される。なお通常、画素容量に確実に電圧を保持すべく、液晶容量に並列に補助容量が設けられるが、補助容量は本発明には直接に関係しないのでその説明および図示を省略する。【００５２】  各画素形成部における画素電極には、後述のように動作するソースドライバ３００およびゲートドライバ４００により、表示すべき画像に応じた電位が与えられ、共通電極Ｅｃには、図示しない電源回路から所定電位Ｖｃｏｍが与えられる。これにより、画素電極と共通電極Ｅｃとの間の電位差に応じた電圧が液晶に印加され、この電圧印加によって液晶層に対する光の透過量が制御されることで画像表示が行われる。ただし、液晶層への電圧印加によって光の透過量を制御するためには偏光板が使用され、本実施形態では、ノーマリブラックとなるように偏光板が配置されているものとする。したがって、各画素形成部は、その画素容量Ｃｐに電圧を印加されないときには黒の画素を形成する。【００５３】  バックライト６００は、上記表示部１００を後方から照明する面状照明装置であり、例えば線状光源としての冷陰極管と導光板を用いて構成される。このバックライト６００は光源駆動回路７００によって駆動されて点灯し、これによってバッ���ライト６００から表示部１００の各画素形成部に光が照射される。【００５４】  表示制御回路２００は、外部の信号源から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取り、それらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部１００に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、プリチャージ制御信号Ｃｐｒと、第１および第２反転制御信号Ｒｅｖ１，Ｒｅｖ２と、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに相当する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとを生成し出力する。より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路２００から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫを生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきプリチャージ制御信号Ｃｐｒ、第１および第２極性反転制御信号Ｒｅｖ１，Ｒｅｖ２ならびにゲートドライバ出力制御信号ＧＯＥ（ＧＯＥ１〜ＧＯＥｑ）を生成する。【００５５】  上記のようにして表示制御回路２００において生成された信号のうち、デジタル画像信号ＤＡとプリチャージ制御信号Ｃｐｒとデータスタートパルス信号ＳＳＰとデータクロック信号ＳＣＫと第１および第２反転制御信号Ｒｅｖ１，Ｒｅｖ２とは、ソースドライバ３００に入力され、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバ４００に入力される。【００５６】  ソースドライバ３００は、デジタル画像信号ＤＡとデータスタートパルス信号ＳＳＰおよびデータクロック信号ＳＣＫとに基づき、デジタル画像信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号Ｓ（１）〜Ｓ（Ｎ）を１水平期間毎に順次生成し、これらのデータ信号Ｓ（１）〜Ｓ（Ｎ）をソースラインＳＬ１〜ＳＬＮにそれぞれ印加する。【００５７】  ゲートドライバ４００は、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥｒ（ｒ＝１，２，…，ｑ）とに基づき、走査信号Ｇ（１）〜Ｇ（Ｍ）を生成し、これらをゲートラインＧＬ１〜ＧＬＭにそれぞれ印加することにより当該ゲートラインＧＬ１〜ＧＬＭを選択的に駆動する。【００５８】  上記のようにソースドライバ３００およびゲートドライバ４００により表示部１００のソースラインＳＬ１〜ＳＬＮおよびゲートラインＧＬ１〜ＧＬＭが駆動されることで、選択されたゲートラインＧＬｊに接続されたＴＦＴ１０を介して画素容量ＣｐにソースラインＳＬｉの電圧が与えられる（ｉ＝１〜Ｎ，ｊ＝１〜Ｍ）。これにより各画素形成部において液晶層にデジタル画像信号ＤＡに応じた電圧が印加され、その電圧印加によってバックライト６００からの光の透過量が制御されることで、外部からのデジタルビデオ信号Ｄｖの示す画像が表示部１００に表示される。【００５９】＜１．２  ソースドライバ＞  本実施形態に係る液晶表示装置では、液晶層への印加電圧の極性が１フレーム期間毎に反転されると共に各フレーム内において２ゲートライン毎かつ１ソースライン毎にも反転されるようにデータ信号Ｓ（１）〜Ｓ（Ｎ）が出力される駆動方式、すなわち２Ｈドット反転駆動方式が採用されている。したがって、ソースドライバ３００は、ソースラインＳＬ１〜ＳＬＮへの印加電圧の極性をソースライン毎に反転させ、かつ、各ソースラインＳＬｉに印加されるデータ信号Ｓ（ｉ）の電圧極性を２水平期間毎に反転させる。ここで、ソースラインへの印加電圧の極性反転の基準となる電位は、データ信号Ｓ（１）〜Ｓ（Ｎ）の直流レベル（直流成分に相当する電位）である。なお、この直流レベルは、一般的には共通電極Ｅｃの直流レベルとは一致せず、各画素形成部におけるＴＦＴのゲート・ドレイン間の寄生容量Ｃｇｄによる引き込み電圧ΔＶｄだけ共通電極Ｅｃの直流レベルと異なる。ただし、寄生容量Ｃｇｄによる引き込み電圧ΔＶｄが液晶の光学的しきい値電圧Ｖｔｈに対して十分に小さい場合には、データ信号Ｓ（１）〜Ｓ（Ｎ）の直流レベルは共通電極Ｅｃの直流レベルに等しいとみなせるので、データ信号Ｓ（１）〜Ｓ（Ｎ）の極性すなわちソースラインへの印加電圧の極性は共通電極Ｅｃの電位（対向電圧）を基準として１水平期間毎に反転すると考えてもよい。【００６０】  図２は、本実施形態におけるソースドライバ３００の構成を示すブロック図である。このソースドライバ３００は、データ信号生成部３０２と出力部３０４とから構成されている。データ信号生成部３０２は、データスタートパルス信号ＳＳＰ、データクロック信号ＳＣＫおよび第１極性反転制御信号Ｒｅｖ１に基づき、デジタル画像信号ＤＡから、ソースラインＳＬ１〜ＳＬＮにそれぞれ対応するアナログ電圧信号を内部データ信号ｄ（１）〜ｄ（Ｎ）として生成する。このデータ信号生成部３０２の構成は、従来のソースドライバと同様であるので説明を省略する。出力部３０４は、データ信号生成部３０２で生成される内部データ信号ｄ（ｉ）毎に設けられた電圧ホロワからなる出力バッファを含み、このバッファにより各内部データ信号ｄ（ｉ）としてのアナログ電圧信号をインピーダンス変換しデータ信号Ｓ（ｉ）として出力する（ｉ＝１，２，…，Ｎ）。【００６１】  このソースドライバ３００では、消費電力を低減し且つ画素容量Ｃｐの充電特性を改善するために、データ信号Ｓ（１）〜Ｓ（Ｎ）の極性反転時に所定期間だけ各ソースラインＳＬ１〜ＳＬＮにプリチャージ電圧が与えられると共に、２Ｈドット反転駆動において充電条件の均等化を図るために、選択されるゲートラインがデータ信号Ｓ（１）〜Ｓ（Ｎ）の極性反転時以外で切り替わる時にも所定期間だけ各ソースラインＳＬ１〜ＳＬＮにプリチャージ電圧が与えられる。すなわち本実施形態では、１水平期間毎に所定期間だけ各ソースラインＳＬ１〜ＳＬＮにプリチャージ電圧が与えられる（以下では、この所定期間を「プリチャージ期間」といい、符号“Ｔｐｒ”で示すものとする）。また本実施形態では、正極性のデータ信号Ｓ（ｉ）が印加されるデータ信号線ＳＬｉには、その印加直前のプリチャージ期間Ｔｐｒに正極性のプリチャージ電圧ＶｐｒＰが与えられ、負極性のデータ信号Ｓ（ｉ）が印加されるデータ信号線ＳＬｉには、その印加直前のプリチャージ期間Ｔｐｒに負極性のプリチャージ電圧ＶｐｒＮが与えられる（ｉ＝１，２，…，Ｎ）。【００６２】  このようなプリチャージ方式を実現するために、ソースドライバ３００における上記出力部３０４は、図３に示すように構成されている。すなわち、この出力部３０４は、デジタル画像信号ＤＡに基づき生成された内部データ信号であるアナログ電圧信号ｄ（１）〜ｄ（Ｎ）を受け取り、これらのアナログ電圧信号ｄ（１）〜ｄ（Ｎ）をインピーダンス変換することによって、ソースラインＳＬ１〜ＳＬＮで伝達すべき映像信号としてデータ信号Ｓ（１）〜Ｓ（Ｎ）を生成し、このインピーダンス変換のための電圧ホロワとしてＮ個の出力バッファ３１を有している。各バッファ３１の出力端子にはスイッチング素子としての第１のＭＯＳ（Metal Oxide Semiconductor）トランジスタＳＷａが１個ずつ設けられ、各バッファ３１の出力端は、第１のＭＯＳトランジスタＳＷａを介してソースドライバ３００のいずれかの出力端子に接続されている。したがって、各バッファ３１からのデータ信号Ｓ（ｉ）は第１のＭＯＳトランジスタＳＷａを介してソースドライバ３００から出力される（ｉ＝１，２，…，Ｎ）。【００６３】  また、この出力部３０４は、正極性プリチャージ電圧ＶｐｒＰと負極性プリチャージ電圧ＶｐｒＮとを第２の極性反転制御信号Ｒｅｖ２に基づく所定周期で交互に出力するプリチャージ電源３５と、このプリチャージ電源３５から出力される電圧の極性を反転させる極性反転回路３４とを有しており、プリチャージ電源３５と極性反転回路３４によりプリチャージのための信号Ｓｐｒ１，Ｓｐｒ２を生成するプリチャージ信号発生回路が構成されている。このような構成によりプリチャージ回路は、各ソースラインＳＬｉに与えるべきプリチャージ電圧の極性を、データ信号Ｓ（ｉ）の極性反転に連動させて反転させる。ここで、正極性プリチャージ電圧ＶｐｒＰおよび負極性プリチャージ電圧ＶｐｒＮは、いずれも、本実施形態のようなノーマリブラック型の液晶表示装置において黒表示に相当するデータ信号Ｓ（ｉ）の電圧と見なせる程度の値を有している。【００６４】  上記の極性反転回路３４から出力される電圧は、第１のプリチャージ信号Ｓｐｒ１として奇数番目のソースラインＳＬｉod（ｉod＝１，３，５，…）のプリチャージ（予備充電）に使用され、プリチャージ電源３５から出力される電圧は、第２のプリチャージ信号Ｓｐｒ２として偶数番目のソースラインＳＬｉev（ｉev＝２，４，６，…）のプリチャージに使用される。すなわち、ソースドライバ３００の出力端子のうち奇数番目のソースラインＳＬｉodが接続されるべき奇数番目の出力端子のそれぞれには、スイッチング素子としての第２のＭＯＳトランジスタＳＷｂが１個ずつ設けられ、当該奇数番目の出力端子のそれぞれは、第２のＭＯＳトランジスタＳＷｂを介して極性反転回路３４の出力端に接続されている。一方、ソースドライバ３００の出力端子のうち偶数番目のソースラインＳＬｉevが接続されるべき偶数番目の出力端子のそれぞれには、スイッチング素子としての第３のＭＯＳトランジスタＳＷｃが１個ずつ設けられ、当該偶数番目の出力端子のそれぞれは、第３のＭＯＳトランジスタＳＷｃを介してプリチャージ電源３５の出力端に接続されている。【００６５】  また、この出力部３０４はインバータ３３を有しており、このインバータ３３により、表示制御回路２００から出力されるプリチャージ制御信号Ｃｐｒの論理反転信号が生成される。上記第２および第３のＭＯＳトランジスタＳＷｂ，ＳＷｃのゲート端子にはプリチャージ制御信号Ｃｐｒが与えられ、上記第１のＭＯＳトランジスタＳＷａのゲート端子にはプリチャージ制御信号Ｃｐｒの論理反転信号が与えられる。なお、第１、第２および第３のＭＯＳトランジスタＳＷａ，ＳＷｂ，ＳＷｃは、いずれも、それらのゲート端子にハイレベル（Ｈレベル）の信号が与えられるとオン状態となり、ローレベル（Ｌレベル）の信号が与えられるとオフ状態になる。【００６６】  以下、図４を参照して、上記のような構成のソードドライバ３００の動作を説明する。ソースドライバ３００のデータ信号生成部３０２から出力される内部データ信号ｄ（ｉ）は、図４（Ａ）（Ｂ）に示すように、第１の極性反転制御信号Ｒｅｖ１に基づきソースセンター電位ＶＳｄｃ（データ信号Ｓ（ｉ）の直流レベル）を基準として２水平期間毎に極性の反転するアナログ電圧信号として生成される（図において「１Ｈ」は１水平期間を表す）。【００６７】  第１のプリチャージ信号Ｓｐｒ１は、図４（Ｃ）（Ｄ）（Ｅ）に示すように、第２の極性反転制御信号Ｒｅｖ２に基づきソースセンター電位ＶＳｄｃを基準として極性の反転する電圧信号、すなわち、正極性プリチャージ電圧ＶｐｒＰと負極性プリチャージ電圧ＶｐｒＮとが２水平期間毎に交互に現れる電圧信号であり、第２のプリチャージ信号Ｓｐｒ２は、図４（Ｅ）に示すように、その第１のプリチャージ信号Ｓｐｒ１の極性を反転させた電圧信号である。ここで、第２の極性反転制御信号Ｒｅｖ２は、プリチャージ制御信号Ｃｐｒよりも早く立ち上がるように、第１の極性反転制御信号Ｒｅｖ１に対してタイミングが若干ずれている（図４では、第２の極性反転制御信号Ｒｅｖ２が第１の極性反転制御信号Ｒｅｖ１よりもΔＴだけ早く立ち上がるように描かれている。このΔＴは例えばデータクロック信号ＳＣＫの１０クロック分程度の時間とすればよい）。【００６８】  また、第１および第２のプリチャージ信号Ｓｐｒ１，Ｓｐｒ２の極性は、その信号Ｓｐｒ１またはＳｐｒ２がソースラインＳＬｉに与えられるプリチャージ期間Ｔｐｒの直後の有効走査期間に当該ソースラインＳＬｉに与えるべきデータ信号Ｓ（ｉ）の極性に一致するように設定されている。すなわち、第２のプリチャージ信号Ｓｐｒ２の極性が、偶数番目のソースライン��Ｌｉevに対し有効走査期間に与えられるデータ信号Ｓ（ｉev）の極性と同一となるように（ただし上記タイミングずれに相当するΔＴの期間を除く）、プリチャージ電源３５が構成されている。本実施形態ではドット反転駆動方式が採用されていることから、第１のプリチャージ信号Ｓｐｒ１の極性は、奇数番目のソースラインＳＬｉodに対し有効走査期間に与えられるデータ信号Ｓ（ｉod）の極性と同一となる（ただし上記タイミングずれに相当するΔＴの期間を除く）。このようにして、各プリチャージ期間Ｔｐｒに各ソースラインＳＬｉに与えられる第１または第２のプリチャージ信号Ｓｐｒ１，Ｓｐｒ２の極性は、当該プリチャージ期間の直後に当該ソースラインＳＬｉに与えられるデータ信号Ｓ（ｉ）の極性に一致する。【００６９】  プリチャージ制御信号Ｃｐｒはプリチャージ期間Ｔｐｒを決定する信号であって、図４（Ｆ）に示すように１水平期間毎にＨレベルとなり、このＨレベルの期間がプリチャージ期間である。このプリチャージ期間Ｔｐｒは、表示すべき画像の画素データがいずれの画素形成部にも当該期間Ｔｐｒに書き込まれないように設定されている。すなわち、プリチャージ期間Ｔｐｒは、後述のいずれの画素データ書込パルスＰｗの期間（画素データ書込期間）とも重ならないように設定されている。このようなプリチャージ期間Ｔｐｒとしては、水平ブランキング期間またはそれに含まれる所定期間を設定すればよい。このようにプリチャージ期間Ｔｐｒがいずれの画素データ書込期間とも重ならないように設定されているのは、表示すべき画像の画素データの書込が各ソースラインＳＬｉへのプリチャージ電圧の印加によって悪影響を受けないようにするためである。【００７０】  既述のように、プリチャージ制御信号Ｃｐｒはソースドライバ３００の出力部３０４における第２および第３のＭＯＳトランジスタＳＷｂ，ＳＷｃのゲート端子に与えられ、プリチャージ制御信号Ｃｐｒの論理反転信号が当該出力部３０４における第１のＭＯＳトランジスタＳＷａのゲート端子に与えられる（図３参照）。したがって、プリチャージ期間Ｔｐｒでは、奇数番目のソースラインＳＬｉodに第１のプリチャージ信号Ｓｐｒ１が、偶数番目のソースラインＳＬｉevに第２のプリチャージ信号Ｓｐｒ２がそれぞれ与えられ、プリチャージ期間Ｔｐｒ以外の期間である有効走査期間では、各ソースラインＳＬｉに内部データ信号ｄ（ｉ）がデータ信号Ｓ（ｉ）として与えられる。すなわち、ｉを奇数とすると、奇数番目のソースラインＳＬｉには図４（Ｇ）に示すような波形の電圧がデータ信号Ｓ（ｉ）として与えられ、偶数番目のソースラインＳＬｉ＋１には図４（Ｈ）に示すような波形の電圧がデータ信号Ｓ（ｉ＋１）として与えられる。【００７１】＜１．３  ゲートドライバ＞  ゲートドライバ４００は、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥｒ（ｒ＝１，２，…，ｑ）とに基づき、各データ信号Ｓ（１）〜Ｓ（Ｎ）を各画素形成部（の画素容量Ｃｐ）に書き込むために、デジタル画像信号ＤＡの各フレーム期間においてゲートラインＧＬ１〜ＧＬＭをほぼ１水平期間（有効走査期間）ずつ順次選択すると共に、後述の黒挿入のために��１水平期間毎のプリチャージ期間Ｔｐｒのうち各走査信号線ＧＬｊにつき予め選ばれたプリチャージ期間ＴｐｒにもゲートラインＧＬｊを選択する（ｊ＝１〜Ｍ）。【００７２】  図５（Ａ）（Ｂ）は、ゲートドライバ４００の一構成例を示すブロック図である。この構成例によるゲートドライバ４００は、シフトレジスタを含む複数個（ｑ個）の部分回路としてのゲートドライバ用ＩＣ（Integrated Circuit）チップ４１１，４１２，…，４１ｑからなる。【００７３】  各ゲートドライバ用ＩＣチップは、図５（Ｂ）に示すように、シフトレジスタ４０と、当該シフトレジスタ４０の各段に対応して設けられた第１および第２のＡＮＤゲート４１，４３と、第２のＡＮＤゲート４３の出力信号ｇ１〜ｇｐに基づき走査信号Ｇ１〜Ｇｐを出力する出力部４５とを備え、外部からスタートパルス信号ＳＰｉ、クロック信号ＣＫおよび出力制御信号ＯＥを受け取る。スタートパルス信号ＳＰｉはシフトレジスタ４０の入力端に与えられ、シフトレジスタ４０の出力端からは、後続のゲートドライバ用ＩＣチップに入力されるべきスタートパルス信号ＳＰｏを出力する。また、第１のＡＮＤゲート４１のそれぞれにはクロック信号ＣＫの論理反転信号が入力され、第２のＡＮＤゲート４３のそれぞれには出力制御信号ＯＥの論理反転信号が入力される。そして、シフトレジスタ４０の各段の出力信号Ｑｋ（ｋ＝１〜ｐ）は、当該段に対応する第１のＡＮＤゲート４１に入力され、当該第１のＡＮＤゲート４１の出力信号は当該段に対応する第２のＡＮＤゲート４３に入力される。【００７４】  本構成例によるゲートドライバ４００は、図５（Ａ）に示すように、上記構成の複数（ｑ個）のゲートドライバ用ＩＣチップ４１１〜４１ｑが縦続接続されることによって実現される。すなわち、ゲートドライバ用ＩＣチップ４１１〜４１ｑ内のシフトレジスタ４０が１つのシフトレジスタを形成するように（以下、このように縦続接続によって形成されるシフトレジスタを「結合シフトレジスタ」という）、各ゲートドライバ用ＩＣチップ内のシフトレジスタの出力端（スタートパルス信号ＳＰｏの出力端子）が次のゲートドライバ用ＩＣチップ内のシフトレジスタの入力端（スタートパルス信号ＳＰｉの入力端子）に接続される。ただし、先頭のゲートドライバ用ＩＣチップ４１１内のシフトレジスタの入力端には、表示制御回路２００からゲートスタートパルス信号ＧＳＰが入力され、最後尾のゲートドライバ用ＩＣチップ４１ｑ内のシフトレジスタの出力端は外部と未接続となっている。また、表示制御回路２００からのゲートクロック信号ＧＣＫは、各ゲートドライバ用ＩＣチップ４１１〜４１ｑにクロック信号ＣＫとして共通に入力される。一方、表示制御回路２００において生成されるゲートドライバ出力制御信号ＧＯＥは第１〜第ｑのゲートドライバ出力制御信号ＧＯＥ１〜ＧＯＥｑからなり、これらのゲートドライバ出力制御信号ＧＯＥ１〜ＧＯＥｑは、ゲートドライバ用ＩＣチップ４１１〜４１ｑに出力制御信号ＯＥとしてそれぞれ個別に入力される。【００７５】  次に、図６を参照しつつ上記構成例によるゲートドライバ４００の動作について説明する。表示制御回路２００は、図６（Ａ）に示すように、画素データ書込パルスＰｗに対応する期間Ｔｓｐｗと３個の黒電圧印加パルスＰｂに対応する期間ＴｓｐｂｗだけＨレベル（アクティブ）となる信号をゲートスタートパルス信号ＧＳＰとして生成すると共に、図６（Ｂ）に示すように、１水平期間（１Ｈ）毎に所定期間だけＨレベルとなるゲートクロック信号ＧＣＫを生成する。このようなゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫが図５のゲートドライバ４００に入力されると、先頭のゲートドライバ用ＩＣチップ４１１のシフトレジスタ４０の初段の出力信号Ｑ１として、図６（Ｃ）に示すような信号が出力される。この出力信号Ｑ１は、各フレーム期間において、画素データ書込パルスＰｗに対応する１個のパルスＰｑｗと、３個の黒電圧印加パルスＰｂに対応する１個のパルスＰｑｂｗとを含み、これらの２個のパルスＰｑｗとＰｑｂｗとの間はほぼ画像表示期間Ｔｄｐだけ離れている。このような２個のパルスＰｑｗおよびＰｑｂｗがゲートクロック信号ＧＣＫに従ってゲートドライバ４００内の結合シフトレジスタを順次転送されていく。それに応じて結合シフトレジスタの各段から、図６（Ｃ）に示すような波形の信号が１水平走査期間（１Ｈ）ずつ順次ずれて出力される。【００７６】  また、表示制御回路２００は、既述のように、ゲートドライバ４００を構成するゲートドライバ用ＩＣチップ４１１〜４１ｑに与えるべきゲートドライバ出力制御信号ＧＯＥ１〜ＧＯＥｑを生成する。ここで、ｒ番目のゲートドライバ用ＩＣチップ４１ｒに与えるべきゲートドライバ出力制御信号ＧＯＥｒは、当該ゲートドライバ用ＩＣチップ４１ｒ内のシフトレジスタ４０のいずれかの段から画素データ書込パルスＰｗに対応するパルスＰｑｗが出力されている期間では、画素データ書込パルスＰｗの調整のためにゲートクロック信号ＧＣＫのパルス近傍の所定期間でＨレベルとなることを除きＬレベルとなり、それ以外の期間では、ゲートクロック信号ＧＣＫがＨレベルからＬレベルに変化した直後の所定期間ＴｏｅだけＬレベルとなることを除きＨレベルとなる。ただし、この所定期間Ｔｏｅは、いずれかのプリチャージ期間Ｔｐｒに含まれるように設定される。例えば、先頭のゲートドライバ用ＩＣチップ４１１には、図６（Ｄ）に示すようなゲートドライバ出力制御信号ＧＯＥ１が与えられる。なお、画素データ書込パルスＰｗの調整のためにゲートドライバ出力制御信号ＧＯＥ１〜ＧＯＥｑに含まれるパルス（これは上記所定期間でＨレベルとなることに相当し、以下「書込期間調整パルス」という）は、必要な画素データ書込パルスＰｗに応じて、ゲートクロック信号ＧＣＫの立ち上がりよりも早く立ち上がったり、ゲートクロック信号ＧＣＫの立ち下がりよりも遅く立ち下がったりする。また、このような書込期間調整パルスを使用せずに、ゲートクロック信号ＧＣＫのパルスだけで画素データ書込パルスＰｗを調整するようにしてもよい。【００７７】  各ゲートドライバ用ＩＣチップ４１ｒ（ｒ＝１〜ｑ）では、上記のようなシフトレジスタ４０各段の出力信号Ｑｋ（ｋ＝１〜ｐ）、ゲートクロック信号ＧＣＫおよびゲートドライバ出力制御信号ＧＯＥｒに基づき、第１および第２のＡＮＤゲート４１，４３により、内部走査信号ｇ１〜ｇｐが生成され、��れらの内部走査信号ｇ１〜ｇｐが出力部４５でレベル変換されて、ゲートラインに印加すべき走査信号Ｇ１〜Ｇｐが出力される。これにより、図６（Ｅ）（Ｆ）に示すように、ゲートラインＧＬ１〜ＧＬＭには、順次画素データ書込パルスＰｗが印加されると共に、各ゲートラインＧＬｊ（ｊ＝１〜Ｍ）では、画素データ書込パルスＰｗの印加開始時点から画像表示期間Ｔｄｐだけ経過した時点で、黒電圧印加パルスＰｂが印加され、その後、４水平期間（４Ｈ）間隔で２個の黒電圧印加パルスＰｂが印加される。このようにして３個の黒電圧印加パルスＰｂが印加された後は、次のフレーム期間の画素データ書込パルスＰｗが印加されるまでＬレベルが維持される。すなわち、上記黒電圧印加パルスＰｂの印加開始から次の画素データ書込パルスＰｗが印加されるまでは黒表示期間Ｔｂｋとなる。【００７８】  上記のようにして、図５（Ａ）（Ｂ）に示した構成のゲートドライバ４００により、図７（Ｄ）〜（Ｈ）に示すように液晶表示装置においてインパルス化駆動を実現することができる。【００７９】  すなわち、ゲートドライバ４００は、図７（Ｅ）〜（Ｈ）に示すような画素データ書込パルスＰｗと黒電圧印加パルスＰｂとを含む走査信号Ｇ（１）〜Ｇ（Ｍ）をゲートラインＧＬ１〜ＧＬＭにそれぞれ印加し、これらのパルスＰｗ，Ｐｂが印加されているゲートラインＧＬｊは選択状態となり、選択状態のゲートラインＧＬｊに接続されたＴＦＴ１０がオン状態となる（非選択状態のゲートラインに接続されたＴＦＴ１０はオフ状態となる）。ここで、画素データ書込パルスＰｗは１水平期間（１Ｈ）のうち表示期間に相当する有効走査期間でＨレベルとなるのに対し、黒電圧印加パルスＰｂは水平期間のうちブランキング期間またはそれに含まれる所定期間に相当するプリチャージ期間Ｔｐｒ内でＨレベルとなる。本実施形態では図７（Ｅ）〜（Ｈ）に示すように、各走査信号Ｇ（ｊ）において、画素データ書込パルスＰｗが現れてから最初に黒電圧印加パルスＰｂが現れるまでの期間すなわち画像表示期間Ｔｄｐの長さは、２／３フレーム期間であり、黒電圧印加パルスＰｂは、１フレーム期間（１Ｖ）において４水平期間（４Ｈ）の間隔で続いて複数個（本実施形態では３個）現れる。したがって、上記画素データ書込パルスＰｗが現れてから次のフレームの画素データ書込パルスＰｗが現れるまでの期間（黒表示期間）Ｔｂｋでは、黒の表示が行われる。ただし、１個の黒電圧印加パルスＰｂのみでは確実に黒表示にできない場合、実際に黒表示となる期間は、この黒表示期間Ｔｂｋよりも若干短くなる。【００８０】  また、各走査信号Ｇ（ｊ）において、或るフレームの画素データ書込パルスＰｗが現れてから次に画素データ書込パルスＰｗが現れるまでの１フレーム期間内の黒電圧印加パルスＰｂは、当該フレーム期間の画素データ書込パルスＰｗで書き込まれる画素データを示すデータ信号Ｓ（ｉ）の極性と逆の極性のプリチャージ電圧がソースラインＳＬｉに与えられている時に現れる。例えば図７（Ｅ）に示す走査信号Ｇ（ｊ）では、ソースラインＳＬｉに正極性のデータ信号Ｓ（ｉ）が与えられている時に最初の画素データ書込パルスＰｗが現れるので、その後、次に画素データ書込パルスＰｗ��現れる時点までは、負極性プリチャージ電圧ＶｐｒＮが当該ソースラインＳＬｉに与えられている時に黒電圧印加パルスＰｖが（４水平期間間隔で３個）現れる。また、例えば図７（Ｇ）に示す走査信号Ｇ（ｊ＋２）では、ソースラインＳＬｉに負極性のデータ信号Ｓ（ｉ）が与えられている時に最初の画素データ書込パルスＰｗが現れるので、その後、次に画素データ書込パルスＰｗが現れる時点までは、正極性プリチャージ電圧ＶｐｒＰが当該ソースラインＳＬｉに与えられている時に黒電圧印加パルスＰｖが（４水平期間間隔で３個）現れる。【００８１】＜１．４  駆動方法＞  次に図７を参照しつつ、本実施形態に係る液晶表示装置の駆動方法、すなわち上記のソースドライバ３００およびゲートドライバ４００による表示部１００（図１参照）の駆動方法について説明する。図７（Ａ）〜（Ｄ）は、図２および図３に示したソースドライバ３００を使用したときの内部データ信号ｄ（ｉ）、第２極性反転制御信号Ｒｅｖ２、プリチャージ制御信号Ｃｐｒ、データ信号Ｓ（ｉ）の波形を示しており（図４参照）、図７（Ｅ）〜（Ｈ）は、上述のように、ゲートドライバ４００から出力される走査信号Ｇ（ｊ）〜Ｇ（ｊ＋３）の波形を示している。【００８２】  いま、表示部１００上の画素アレイにおける第ｋ行、第ｉ列の画素形成部に着目し、この画素形成部を符号“Ｐ（ｋ，ｉ）”で示すものとすると、画素形成部Ｐ（ｋ，ｉ）は、ｋ番目のゲートラインＧＬｋに画素データ書込パルスＰｗが印加された時に、その内部のＴＦＴがオンし、ソースラインＳＬｉ上のデータ信号Ｓ（ｉ）が画素データとして当該画素形成部Ｐ（ｋ，ｉ）に書き込まれる。すなわち、ソースラインＳＬｉの電圧が画素形成部Ｐ（ｋ，ｉ）の画素容量Ｃｐに保持される。その後、当該ゲートラインＧＬｋは黒電圧印加パルスＰｂが現れるまでは非選択状態となるので、画素形成部Ｐ（ｋ，ｉ）に書き込まれた画素データすなわち画素容量Ｃｐの電圧がそのまま保持される。【００８３】  上記ゲートラインＧＬｋ上の走査信号ＧＬ（ｋ）に画素データ書込パルスＰｗが現れてから画像表示期間Ｔｄｐが経過した後のプリチャージ期間Ｔｐｒに、黒電圧印加パルスＰｂが上記ゲートラインＧＬｋに印加される。既述のように、このプリチャージ期間Ｔｐｒでは、上記の画素データ書込パルスＰｗによって画素データとして画素形成部Ｐ（ｋ，ｉ）に与えられるデータ信号Ｓ（ｉ）の極性と逆の極性のプリチャージ電圧がソースラインＳＬｉに与えられている。すなわち、図７（Ｅ）〜（Ｈ）に示す走査信号Ｇ（ｊ）〜Ｇ（ｊ＋３）を参照すると、ｋ＝ｊまたはｋ＝ｊ＋１の場合は、ソースラインＳＬｉに負極性プリチャージ電圧ＶｐｒＮが与えられており、ｋ＝ｊ＋２またはｋ＝ｊ＋３の場合は、ソースラインＳＬｉに正極性プリチャージ電圧ＶｐｒＰが与えられている。本実施形態では、正極性および負極性プリチャージ電圧ＶｐｒＰ，ＶｐｒＮは、その絶対値が比較的小さく（すなわちソースセンター電位ＶＳｄｃに近い値であり）、黒表示に相当する電圧（以下「黒電圧」という）とみなすことができる。したがって、当該ゲートラインＧＬｋへの黒電圧印加パルスＰｂの印加により、画素形成部Ｐ（ｋ，ｉ）の画素容量Ｃｐに保持される電圧は黒電圧に向かって変化する。しかし、黒電圧印加パルスＰｂのパルス幅は狭いので、画素容量Ｃｐにおける保持電圧を確実に黒電圧にするために、各フレーム期間において４水平期間（４Ｈ）間隔で３個の黒電圧印加パルスＰｂが続けて当該ゲートラインＧＬｋに印加される。これにより、当該ゲートラインＧＬｋに接続される画素形成部Ｐ（ｋ，ｉ）によって形成される画素の輝度（画素容量Ｃｐでの保持電圧によって決まる液晶層の透過光量）は、黒表示に相当する低い輝度となる。【００８４】  したがって、各ゲートラインＧＬｊ（ｊ＝１〜Ｍ）に接続される画素形成部によって構成される１表示ラインにおいて、画像表示期間Ｔｄｐではデジタル画像信号ＤＡに基づく表示が行われ、その後に当該ゲートラインＧＬｊに黒電圧印加パルスＰｂが現れてから次に画素データ書込パルスＰｗが現れるまでの期間Ｔｂｋでは黒表示が行われる。このようにして、黒表示期間Ｔｂｋが各フレーム期間に挿入されることにより、液晶表示装置による表示のインパルス化が実現される。【００８５】  また、各画素形成部に書き込まれるべき画素データを示すデータ信号Ｓ（ｉ）の極性は、１フレーム期間毎に反転するので、上述のように黒電圧印加パルスＰｂの時間的位置が設定されることにより（図７（Ｄ）〜（Ｈ））、黒電圧印加パルスＰｂの期間に各ソースラインＳＬｉに与えられるプリチャージ電圧の極性は、次の画素データ書込パルスＰｗの期間に当該ソースラインＳＬｉに与えられるデータ信号Ｓ（ｉ）の極性と同一となる。したがって、本実施形態における黒挿入は、各画素形成部に次に書き込むべき画素データを示すデータ信号Ｓ（ｉ）と同極性のプリチャージ電圧（ＶｐｒＰまたはＶｐｒＮ）を画素容量Ｃｐ（正確には画素容量Ｃｐを形成する画素電極）に与えることを意味し、黒挿入（黒電圧の印加）が画素容量Ｃｐに対するプリチャージを兼ねることになる。このため本実施形態では、黒挿入により画素容量Ｃｐの充電率を向上させることができる。【００８６】  なお、本実施形態では２Ｈドット反転駆動方式が採用されていることから、各ゲートラインＳＬｉに対し１つの黒表示期間Ｔｂｋにおいて黒電圧印加パルスＰｂが４水平期間（４Ｈ）間隔で印加される。一般的には、ｎＨドット反転駆動方式（ｎは自然数）が採用されている場合において、各ゲートラインＳＬｉに対し１つの黒表示期間Ｔｂｋに複数の黒電圧印加パルスＰｂを印加するときに、２ｎ水平期間（２ｎＨ）間隔で黒電圧印加パルスＰｂを印加すればよい。このようにすれば、黒電圧印加パルスＰｂの期間におけるプリチャージ電圧の極性を次の画素データ書込パルスＰｗの期間におけるデータ信号Ｓ（ｉ）の極性に一致させることで、画素容量Ｃｐのプリチャージが可能となる。【００８７】  ところで、本実施形態のように２Ｈドット反転駆動方式が採用されている従来の液晶表示装置では、極性反転の単位である２表示ラインのうちの１ライン目の画素容量の充電量と２ライン目の画素容量の充電量とに差が生じ、この差が輝度差となって現れ、ライン状の横筋ムラが視認されることがあった。しかし本実施形態では、図７（Ｄ）に示すように、１水平期間毎にプリチャージ期間Ｔｐｒが設けられ、極性反転の単位である２表���ラインのそれぞれの有効走査期間直前のプリチャージ期間Ｔｐｒに同一極性のプリチャージ電圧（ＶｐｒＰまたはＶｐｒＮ）が与えられる。これにより、極性反転の単位である２表示ライン間で画素容量Ｃｐの充電条件が均一化されるので、上記のような充電量の差に起因する横筋ムラの発生を防止することができる。【００８８】  次に、図８を参照して、本実施形態における画素容量Ｃｐの充電動作を詳述する。  いま、ｉ番目（ｉは１〜Ｎのいずれか）のソースラインＳＬｉの電圧（以下「ソースライン電圧」という）Ｖｓに着目し、時刻ｔ１で当該ソースラインＳＬｉに印加されるデータ信号Ｓ（ｉ）の極性がソースセンター電位ＶＳｄｃを基準として負極性から正極性に反転するものとする。時刻ｔ１〜ｔ２はプリチャージ期間Ｔｐｒであり、このプリチャージ期間ＴｐｒにはソースラインＳＬｉに正極性プリチャージ電圧ＶｐｒＰが与えられる。したがって、ソースライン電圧Ｖｓは、負の電圧から上昇し、時刻ｔ２には正極性プリチャージ電圧ＶｐｒＰに等しくなる。【００８９】  時刻ｔ２〜ｔ４では、プリチャージ電圧ＶｐｒＰに代えて、表示すべき画素の値を示す正電圧（内部データ信号ｄ（ｉ）の示す電圧）Ｖｓ１がデータ信号Ｓ（ｉ）としてソースラインＳＬｉに与えられる（図３参照）。この正電圧Ｖｓ１は、ｊ番目の表示ラインにおけるｉ番目の画素値を示す電圧である。時刻ｔ２以降において、ソースライン電圧Ｖｓは、その正電圧Ｖｓ１に向かって上昇する。また、時刻ｔ２には走査信号Ｇ（ｊ）が非アクティブ（Ｌレベル）からアクティブ（Ｈレベル）へと変化し、時刻ｔ２〜ｔ３の間（有効走査期間に相当）アクティブ状態となる。これは、時刻ｔ２〜ｔ３の期間に画素データ書込パルスＰｗがゲートラインＧＬｊに印加されることを意味する。これにより、そのゲートラインＧＬｊに接続された画素形成部Ｐ（ｊ，ｉ）のＴＦＴ１０がオン状態となり、そのＴＦＴ１０を介して画素形成部Ｐ（ｊ，ｉ）の画素容量Ｃｐが充電される。【００９０】  既述のように、この画素容量Ｃｐは、時刻ｔ２〜ｔ３の画素データ書込パルスＰｗの印加前にゲートラインＧＬｊに印加された黒電圧印加パルスＰｂでプリチャージされているので、時刻ｔ２には、当該画素形成部Ｐ（ｊ，ｉ）の画素電極の電圧（以下「画素電圧」という）Ｖｐは正極性プリチャージ電圧ＶｐｒＰにほぼ等しくなっている。したがって、時刻ｔ２以降において画素電圧Ｖｐは、ソースライン電圧Ｖｓの上昇に伴って、図８（Ｂ）において点線で示すように上昇する。その後、時刻ｔ３で走査信号Ｇ（ｊ）がアクティブから非アクティブへと変化するが、ソースライン電圧Ｖｓは、時刻ｔ４（次のプリチャージ期間Ｔｐｒの開始時点）まで維持され、当該画素形成部Ｐ（ｊ，ｉ）の画素電圧Ｖｐは、ゲートラインＧＬｊに黒電圧印加パルスＰｂが印加されるまで維持される（図７（Ｅ）参照）。【００９１】  その後、時刻ｔ４〜ｔ５のプリチャージ期間ＴｐｒでソースラインＳＬｉに再び正極性プリチャージ電圧ＶｐｒＰが与えられる。これにより、ソースライン電圧Ｖｓは、上記画素値を示す正電圧Ｖｓ１から低下し、時刻ｔ４には正極性プリチャージ電圧ＶｐｒＰに等しくなる。【００９２】  時刻ｔ５〜ｔ７では、プリチャ���ジ電圧ＶｐｒＰに代えて、表示すべき画素の値を示す正電圧Ｖｓ２がデータ信号Ｓ（ｉ）としてソースラインＳＬｉに与えられる。この正電圧Ｖｓ２は、ｊ＋１番目の表示ラインにおけるｉ番目の画素値を示す電圧である。時刻ｔ５以降において、ソースライン電圧Ｖｓは、その正電圧Ｖｓ２に向かって上昇する。また、時刻ｔ５には走査信号Ｇ（ｊ＋１）が非アクティブからアクティブへと変化し、時刻ｔ５〜ｔ６の間（有効走査期間に相当）アクティブ状態となる。これは、時刻ｔ５〜ｔ６の期間に画素データ書込パルスＰｗがゲートラインＧＬｊ＋１に印加されることを意味する。これにより、そのゲートラインＧＬｊ＋１に接続された画素形成部Ｐ（ｊ＋１，ｉ）のＴＦＴ１０がオン状態となり、そのＴＦＴ１０を介して画素形成部Ｐ（ｊ＋１，ｉ）の画素容量Ｃｐが充電される。【００９３】  この画素容量Ｃｐも、時刻ｔ５〜ｔ６の画素データ書込パルスＰｗの印加前にゲートラインＧＬｊ＋１に印加された黒電圧印加パルスＰｂでプリチャージされているので、時刻ｔ５には、当該画素形成部（ｉ，ｊ＋１）の画素電圧Ｖｐは正極性プリチャージ電圧ＶｐｒＰにほぼ等しくなっている。したがって、時刻ｔ５以降において画素電圧Ｖｐは、ソースライン電圧Ｖｓの上昇に伴って、図８（Ｂ）において点線で示すように上昇する。その後、時刻ｔ６で走査信号Ｇ（ｊ）がアクティブから非アクティブへと変化するが、ソースライン電圧Ｖｓは、時刻ｔ７（次のプリチャージ期間Ｔｐｒの開始時点）まで維持され、当該画素形成部（ｊ＋１，ｉ）の画素電圧Ｖｐは、ゲートラインＧＬｊ＋１に黒電圧印加パルスＰｂが印加されるまで維持される。【００９４】  その後、時刻ｔ７〜ｔ８のプリチャージ期間ＴｐｒでソースラインＳＬｉに負極性プリチャージ電圧ＶｐｒＮが与えられる。これにより、ソースライン電圧Ｖｓは、上記画素値を示す正電圧Ｖｓ２から低下し、時刻ｔ８には負極性プリチャージ電圧ＶｐｒＮに等しくなる。そして、時刻ｔ８〜ｔ１０の間では、２表示ラインに対応する２つの有効走査期間において、表示すべき画素の値を示す電圧としての負電圧Ｖｓ３，Ｖｓ４がソースラインＳＬｉにそれぞれ与えられ、プリチャージ期間Ｔｐｒにおいて、プリチャージ電圧としての負極性電圧ＶｐｒＮがソースラインＳＬｉに与えられる。したがって、時刻ｔ７〜ｔ１０での（ｊ＋２番目とｊ＋３番目の表示ラインにおける）画素容量Ｃｐに対する充電動作は、電圧の極性および変化方向の相違を除けば、時刻ｔ１〜ｔ７での（ｊ番目とｊ＋１番目の表示ラインにおける）画素容量Ｃｐに対する充電動作と同様となる。【００９５】  なお、図８（Ｃ）に示す走査信号Ｇ（ｋ），Ｇ（ｋ＋１）の黒電圧印加パルスＰｂの後において最初に画素データ書込パルスＰｗがゲートラインＧＬｋ，ＧＬｋ＋１に印加されるときには、各ソースラインＳＬｉに正極性のデータ信号Ｓ（ｉ）が与えられる。一方、図８（Ｃ）に示す走査信号Ｇ（ｋ＋２），Ｇ（ｋ＋３）の黒電圧印加パルスＰｂの後において最初に画素データ書込パルスＰｗがゲートラインＧＬｋ＋２，ＧＬｋ＋３に印加されるときには、各ソースラインＳＬｉに負極性のデータ信号Ｓ（ｉ）が与えられる。これに応じて、図８（Ｃ）に示す走査信号Ｇ（ｋ）���Ｇ（ｋ＋１）の黒電圧印加パルスＰｂがゲートラインＧＬｊ，ＧＬｊ＋１に印加されるときには、各ソースラインＳＬｉに正極性プリチャージ電圧ＶｐｒＰが与えられ、図８（Ｃ）に示す走査信号Ｇ（ｋ＋２），Ｇ（ｋ＋３）の黒電圧印加パルスＰｂがゲートラインＧＬｋ＋２，ＧＬｋ＋３に印加されるときには、各ソースラインＳＬｉに負極性プリチャージ電圧ＶｐｒＰが与えられる（図７参照）。既述のように、このような構成により、各画素容量Ｃｐに対するプリチャージが実現される。【００９６】＜１．５  具体例＞  上記のような本実施形態において、画素容量ＣｐおよびソースラインＳＬｉのプリチャージによる画素容量の充電率の向上および充電条件の均一化の程度は、黒電圧印加パルスＰｂの幅（以下「Ｐｂ幅」と略記する）や、表示すべき画像を表すデータ信号Ｓ（１）〜Ｓ（Ｎ）がソースラインＳＬ１〜ＳＮに印加される期間（以下「データ信号期間」という）の長さ、プリチャージ期間Ｔｐｒの長さに依存する。この点から、これらＰｂ幅やデータ信号期間およびプリチャージ期間の長さについての適切な数値例を下記の表に示す。この表は、走査線数１０８０本の高精細テレビジョン（ＨＤＴＶ：High Definition Television)すなわちフルハイビジョン（１０８０×１９２０×ＲＧＢドット）のテレビジョン受信機に使用される液晶表示装置に関する具体的な数値を、画面サイズの異なる３つの機種について示している。なお、この表における数値は、データ信号線としてのソースラインＳＬｉまたは走査信号線としてのゲートラインＧＬｊへの信号の印加時間を示すものであり、各走査信号Ｇ（ｊ）は、１フレーム期間に４個の黒電圧印加パルスを含むものとする。【００９７】
【表１】
2008038431.tif 000003
【００９８】  なお、上記の表に示したＰｂ幅やデータ信号期間およびプリチャージ期間の長さについての数値は本発明を限定するものではなく、これらの具体的な数値は、本発明の実施に際し、液晶表示装置の精細度や画面サイズ等を考慮して決定されるべきものである。【００９９】＜１．６  効果＞  上記のような本実施形態によれば、図７（Ｄ）〜（Ｈ）に示すように、１水平期間毎にプリチャージ期間Ｔｐｒが設けられ、プリチャージ期間Ｔｐｒには黒電圧に相当するプリチャージ電圧（ＶｐｒＰまたはＶｐｒＮ）が各ソースラインＳＬｉに与えられ、各ゲートラインＧＬｊに画素データ書込パルスＰｗが印加されてから次に画素データ書込パルスＰｗが印加されるまでの間に黒電圧印加パルスＰｂが印加される。これにより、液晶表示装置における表示がインパルス化されるので、動画像に対する表示性能を改善することができる。なお、このインパルス化では、画素データ書込のための画素容量Ｃｐでの充電期間を短縮することなく、十分な黒挿入期間が確保される。しかも、黒挿入のためにソースドライバ３００等の動作速度を上げる必要もない。【０１００】  また本実施形態によれば、図７（Ｄ）（Ｅ）に示すように、１つのソースラインＳＬｉに着目すると、各ゲートラインＧＬｊに黒電圧印加パルスＰｂが印加されるときのプリチャージ電圧の極性は、当該ゲートラインＧＬｊに次に画素データ書込パルスＰｗが印加されたときのデータ信号Ｓ（ｉ）の極性と同一である。これにより、黒電圧印加パルスＰｂによる黒挿入（具体的には画素電極への正極性または負極性プリチャージ電圧ＶｐｒＰ，ＶｐｒＮの印加）が画素容量Ｃｐに対するプリチャージを兼ねることになるので、画素容量Ｃｐの充電率を向上させることができる。【０１０１】  また本実施形態によれば、図４（Ｄ）〜（Ｈ）や図８（Ｂ）に示すように、各ソースラインＳＬｉに印加されるデータ信号Ｓ（ｉ）の極性反転時のプリチャージ期間Ｔｐｒにおいて、そのプリチャージ期間Ｔｐｒ直後の当該データ信号Ｓ（ｉ）と同一極性のプリチャージ電圧（ＶｐｒＰまたはＶｐｒＮ）が各ソースラインＳＬｉに与えられる。このようなソースラインＳＬｉのプリチャージにより、画素容量Ｃｐの充電率が改善されると共に、ソースドライバ３００の出力部３０４のバッファ３１の消費電力も低減される。さらに本実施形態によれば、１水平期間毎にプリチャージ期間Ｔｐｒが設けられ、２Ｈドット反転駆動方式における極性反転の単位である２表示ラインのそれぞれの有効走査期間直前のプリチャージ期間Ｔｐｒに、同一極性のプリチャージ電圧が与えられる。これにより、当該２表示ライン間で画素容量Ｃｐの充電条件が均一化されるので、当該２表示ラインのうちの１ライン目と２ライン目との間での画素容量Ｃｐにおける充電量の差に起因する横筋ムラの発生を防止することができる。【０１０２】  また、上記のような黒電圧印加パルスＰｂによる画素容量Ｃｐのプリチャージにより、画素データ書込パルスＰｗの印加直前には、当該画素データ書込パルスＰｗによって書き込むべき画素データを示すデータ信号Ｓ（ｉ）と同極性のプリチャージ電圧（ＶｐｒＰまたはＶｐｒＮ）が各画素容量Ｃｐに与えられている。したがって、図８（Ｂ）に示すように、各画素容量Ｃｐへの充電の開始時点（時刻ｔ２，ｔ５，ｔ８，ｔ９）におけるソースライン電圧Ｖｓのみならず画素電極の電圧Ｖｐも、ソースセンター電位ＶＳｄｃを基準とする極性の相違を除外すれば、いずれも同一の値となっている。このようにして本実施形態によれば、ソースラインＳＬｉのプリチャージと画素容量Ｃｐのプリチャージとが相俟って、従来のプリチャージ技術に比べ更なる充電率の向上と充電条件の均一化が可能となる。【０１０３】＜２．変形例＞＜２．１  第１の変形例＞  次に、上記実施形態の第１の変形例に係る液晶表示装置について説明する。本変形例に係る液晶表示装置は、光源駆動回路およびバックライト以外の部分については、上記実施形態と実質的に同様であるので、同一または対応する部分に同一の参照符号を付して詳しい説明を省略する。【０１０４】  図９は、本変形例におけるバックライト６２０の構成を光源駆動回路７２０と共に示すブロック図である。このバックライト６２０は、部分的に点灯／消灯可能に構成された照明装置であって、表示部としての液晶パネル１００の背面においてゲートラインに平行に配置された光源としての複数（図９に示した例では８個）の直下型蛍光ランプＢＬ１〜ＢＬ８と、これらの蛍光ランプＢＬ１〜ＢＬ８にそれぞれ対応するインバータＩＶ１〜ＩＶ８およびスイッチＳＷ１〜ＳＷ８とを備えており、各蛍光ランプＢＬｉは、対応するインバータＩＶｉおよびスイッチＳＷｉを介して光源駆動回路７２０に接続されている。これにより、これらの蛍光ランプＢＬ１〜ＢＬ８は互いに独立して点灯および消灯が可能であり、液晶パネル１００を垂直方向に８分割した領域（画素アレイを列方向に８分割した領域）にそれぞれ対応している（以下、このように分割された領域のそれぞれを「ブロック」と呼ぶものとする）。また、表示品位の低下を防止すべく、各蛍光ランプＢＬｉ（ｉ＝１〜８）からの光が対応するブロック以外のブロックに漏れないように、隣接する蛍光ランプＢＬｊとＢＬｊ＋１（ｊ＝１，２，…，７）の間には仕切り板６２１が設けられている。これにより、各蛍光ランプは、点灯されると、それに対応するブロック内の画素形成部にのみ光を照射する。なお、これらの蛍光ランプＢＬ１〜ＢＬ８としては、例えば冷陰極管を用いることができる。【０１０５】  本変形例では蛍光ランプの個数を８としているが、蛍光ランプの個数が多ければ、１個の蛍光ランプに対応するゲートラインの本数が少なくなるので、画素形成部の画素電極への画素データの信号の印加時間がゲートライン毎に異なることにより生じる輝度ムラが軽減する。しかし、蛍光ランプの個数が多ければ、インバータやスイッチ等の数も増えるので、コストが増加し消費電力が増大する。これに対し、蛍光ランプの個数を少なくすれば、所望の表示輝度を得られない場合も生じうる。その場合、蛍光ランプの発光効率を高めるために熱陰極管を使用してもよい。また、バックライト６２０において、蛍光ランプに代えてＬＥＤ（Light Emitting Diode）等の光源を用いてもよく、ＬＥＤであれば液晶パネル１００のブロックへの分割をより柔軟に行うことができる。あるいは、光源と液晶表示パネルの間に光シャッター用の別の液晶パネル��配置して、光源からの光を透過または遮断することで点滅光源の代わりとしてもよい。【０１０６】  図１０は、本変形例における液晶パネル１００の走査線と蛍光ランプとの位置関係を示している。ここで走査線とは、走査信号線としてのゲートラインを意味し、ｉ番目の走査線すなわち走査信号Ｇ（ｉ）の印加されるゲートラインＧＬｉを「走査線ＧＬ（ｉ）」と表記するものとする。なお、１つの走査線は、それに接続された１行分の画素形成部と同視することができる。【０１０７】  バックライト６２０が８本の蛍光ランプを有していれば、液晶パネル１００は、走査線数Ｎを８で割った数（除算値）の走査線を１組として８個のブロックに分けられる。例えば、全走査線数をＭ＝８ｎ本とすると、各ブロックに含まれる走査線の数はｎ本となり、蛍光ランプＢＬ１には走査線ＧＬ（１）〜ＧＬ（ｎ）が対応し、蛍光ランプＢＬ２には走査線ＧＬ（ｎ＋１）〜ＧＬ（２ｎ）が対応する。以下同様にして、蛍光ランプＢＬ８には走査線ＧＬ（７ｎ＋１）〜ＧＬ（８ｎ）が対応する。全走査線数Ｎがバックライトにおける蛍光ランプの本数で割り切れない場合は、走査線ＧＬ（１）およびＧＬ（８ｎ）の外側に端数分の仮想の走査線があるものとして制御すればよい。なお、このように構成されたバックライトは「スキャンバックライト」と呼ばれており、液晶パネルとスキャンバックライトについては日本の特開２０００−３２１５５１号公報等に記載されている。【０１０８】  光源駆動回路７２０は、ゲートスタートパルス信号ＧＳＰやゲートクロック信号ＧＣＫ等のゲートドライバ４００に与えられる制御信号又はこれらに相当する制御信号を表示制御回路２００から受け取り、これらの制御信号に基づき、ゲートラインＧＬ１〜ＧＬＭすなわち走査線ＧＬ（１）〜ＧＬ（８ｎ）の選択に同期してバックライト６２０のスイッチＳＷ１〜ＳＷ８をオン／オフすることにより、バックライト６２０の蛍光ランプＢＬ１〜ＢＬ８の点灯／消灯を図１１に示すように制御する。【０１０９】  図１１は、これらの蛍光ランプＢＬ１〜ＢＬ８の点灯および消灯のタイミングを示すタイミングチャートである。蛍光ランプＢＬｉに対応するブロックを「ｉ番目のブロック」と呼ぶものとすると（ｉ＝１，２，…，８）、１番目のブロックに含まれるゲートラインＧＬ（１）〜ＢＬ（ｎ）のうちの１番目の走査線ＧＬ（１）に画素データ書込パルスＰｗが印加されると、スイッチＳＷ１がオンされて蛍光ランプＢＬ１が点灯し、その走査線ＧＬ（１）に黒電圧印加パルスＰｂが印加されると、スイッチＳＷ１がオフされて蛍光ランプＢＬ１が消灯する。２番目のブロックに含まれるゲートラインＧＬ（ｎ＋１）〜ＢＬ（２ｎ）のうちの１番目の走査線ＧＬ（ｎ＋１）に画素データ書込パルスＰｗが印加されると、スイッチＳＷ２がオンされて蛍光ランプＢＬ２が点灯し、黒電圧印加パルスＰｂが印加されると、スイッチＳＷ２がオフされて蛍光ランプＢＬ２が消灯する。同様にして、ｒ番目のブロックに含まれるゲートラインＧＬ（（ｒ−１）・ｎ＋１）〜ＢＬ（ｒ・ｎ）のうちの１番目の走査線ＧＬ（（ｒ−１）・ｎ＋１）に画素データ書込パルスＰｗが印加されると、スイッチＳＷｒがオンされて蛍光ランプＢＬｒが点灯し、黒電圧印加パルスＰｂが印加されると、スイッチＳＷｒがオフされて蛍光ランプＢＬｒが消灯する（ｒ＝３，４，…，８）。【０１１０】  上記のようにして、１フレーム期間において、走査線ＧＬ（１）〜ＧＬ（Ｍ）への画素データ書込パルスＰｗの印加に応じて蛍光ランプＢＬ１〜ＢＬ８が順次点灯し、走査線ＧＬ（１）〜ＧＬ（Ｍ）への黒電圧印加パルスＰｂの印加に応じて蛍光ランプＢＬ１〜ＢＬ８が順次消灯する。これにより、表示部としての液晶パネル１００における各画素形成部は、プリチャージ電圧ＶｐｒＰまたはＶｐｒＮを与えられる時には、当該画素形成部を含むブロックに対応する蛍光ランプＢＬｋは消灯状態となっていて、光を照射されない。このため、プリチャージ電圧ＶｐｒＰ，ＶｐｒＮが完全な黒表示に相当する電圧でなくても、上記のようなバックライト６２０の点滅動作により、液晶パネル１００における表示がインパルス化される。【０１１１】  したがって本変形例では、プリチャージ電圧ＶｐｒＰまたはＶｐｒＮの値についての選定の自由度が高くなる。その結果、例えば、表示のインパルス化とは独立に充電特性の改善を主眼としてプリチャージ電圧ＶｐｒＰまたはＶｐｒＮの値を決定することができる。また、例えば、電気光学素子としての液晶の応答速度を向上させるべく、液晶分子にプレチルト角を付与するための適切な電圧をプリチャージ電圧ＶｐｒＰ，ＶｐｒＮとして選定することもできる。斜め電界により液晶分子の配向方向を制御する、垂直配向モードの液晶表示装置では、このようなプレチルト角に対応したプリチャージ電圧ＶｐｒＰ，ＶｐｒＮを選定することにより、応答異常を防止し、動画像表示における尾引残像の発生を抑制することができる。以下、この点につき更に説明する。なお、以下の説明において液晶分子の配向に関する「垂直」および「水平」という表現は、液晶表示装置の表示面に対する垂直および水平をそれぞれ意味するものとする。【０１１２】  プリチャージ電圧ＶｐｒＰ，ＶｐｒＮが示す黒表示データまたは低輝度データを黒電圧印加パルスＰｂによって画素形成部に書き込む際に、そのプリチャージ電圧ＶｐｒＰ，ＶｐｒＮの絶対値が小さいほど、液晶分子は垂直配向に近くなる。この垂直配向状態から、正規の書込をするための電圧が液晶層に印加されると、液晶分子の傾斜角度は、印加される電圧の大きさによって制御することができるが、倒れる方向（水平方向）までは制御することができない。この場合、液晶分子は、その時点においてエネルギー的に安定な配向状態に一旦移行し、その後、液晶分子同士で互いに排斥しながら正しい水平方向に移動する。したがって、液晶層が所望の配向状態（透過率）に到達するまで、すなわち表示が目標の階調に到達するまでに時間がかかり、数フレームにわたる応答異常が生じる。数フレームにわたる応答異常が生じた場合、動画像表示において尾引残像が生じる。【０１１３】  これに対し、上記のようにプレチルト角に対応したプリチャージ電圧ＶｐｒＰ，ＶｐｒＮが選定されると、液晶分子は、垂直配向からプレチルト角だけ傾斜した状態になる。つまり、黒電圧印加パルスＰｂによって画素形成部に与えられるプリチャージ電圧ＶｐｒＰ，ＶｐｒＮは、液晶分子が完全に垂直に配向す���場合に画素形成部に与えられる電圧よりも、プレチルト角の分だけ高くなっている。したがって、このプレチルト角の分だけ傾斜した状態から液晶層に電圧を印加した場合、液晶分子が所望の水平方向に倒れ、透過率が目標の値に近づくまでの時間を短縮することができる。そのため、応答異常を防止することができ、動画像表示における尾引残像の発生を抑制することができる。【０１１４】  なお、上記変形例では、スイッチＳＷｋがオフされることにより蛍光ランプＢＬｋが完全に消灯されるが（ｋ＝１〜８）、蛍光ランプＢＬｋを完全に消灯する代わりに点灯状態でランプ電流を制御してランプ輝度を低減するようにしてもよい。【０１１５】  また、上記変形例では、各ブロックにおける１番目の走査線ＧＬ（（ｋ−１）・ｎ＋１）に印加される黒電圧印加パルスＰｂに同期させて、当該ブロックに対応する蛍光ランプＢＬｋを消灯しているが（ｋ＝１〜８）、各ブロック内の他の走査線に印加される黒電圧印加パルスＰｂに同期させて蛍光ランプＢＬｋを消灯してもよい。例えば、各ブロック内で蛍光ランプＢＬｋの消灯によるインパルス効果の均一性を高めるには、各ブロック内の中央の走査線に印加される黒電圧印加パルスＰｂに同期させて蛍光ランプＢＬｋを消灯するのが好ましい。【０１１６】＜２．２  第２の変形例＞  次に、上記実施形態の第２の変形例に係る液晶表示装置について説明する。本変形例に係る液晶表示装置では、ソースドライバが、上記実施形態（図３）とは異なり、図１２に示すような構成の出力部を有している。また、本変形例における表示制御回路は、上記実施形態におけるプリチャージ制御信号Ｃｐｒ（図７（Ｃ））に代えて、図１３（Ｃ）（Ｄ）に示すチャージシェア制御信号Ｃｓｈおよびプリチャージ制御信号Ｃｐｒを生成する。本変形例に係る液晶表示装置の他の部分については、上記実施形態と実質的に同様であるので、同一または対応する部分に同一の参照符号を付して詳しい説明を省略する。【０１１７】  本変形例では、上記実施形態におけるプリチャージ期間Ｔｐｒがチャージシェア期間Ｔｓｈとプリチャージ期間Ｔｐｒとに分割されており、１水平期間毎にチャージシェア期間Ｔｓｈでのプリチャージ動作に続けてプリチャージ期間でのプリチャージ動作が行われる。図１３（Ｃ）（Ｄ）に示すように、チャージシェア制御信号Ｃｓｈは、チャージシェア期間Ｔｓｈを決定する信号であってチャージシェア期間ＴｓｈでのみＨレベルとなり、プリチャージ制御信号Ｃｐｒは、プリチャージ期間Ｔｐｒを決定する信号であってプリチャージ期間ＴｐｒでのみＨレベルとなる。【０１１８】  図１２に示すように本変形例では、このようなプリチャージ制御信号Ｃｐｒおよびチャージシェア制御信号Ｃｓｈがソースドライバ３００の出力部３０４に入力される。この出力部３０４は、上記実施形態と同様（図３）、ソースドライバ３００のデータ信号生成部３０２で生成された内部データ信号ｄ（１）〜ｄ（Ｎ）を受け取ってデータ信号Ｓ（１）〜Ｓ（Ｎ）として出力する電圧ホロワとしてのＮ個の出力バッファ３１と、各出力バッファ３１とソースドライバ３００の出力端子との間に介挿された第１のＭＯＳトランジスタＳＷａと、ソースドライバ３００の奇数番目���出力端子のそれぞれに１個ずつ設けられた第２のＭＯＳトランジスタＳＷｂと、ソースドライバ３００の偶数番目の出力端子のそれぞれに１個ずつ設けられた第３のＭＯＳトランジスタＳＷｃと、正極性プリチャージ電圧ＶｐｒＰと負極性プリチャージ電圧ＶｐｒＮとを第２の極性反転制御信号Ｒｅｖ２に基づく所定周期で交互に出力するプリチャージ電源３５と、このプリチャージ電源３５から出力される電圧の極性を反転させる極性反転回路３４とを備えており、これらの構成要素は上記実施形態と同様に接続されている。【０１１９】  これらに加えて、本変形例におけるソースドライバの出力部３０４は、ソースドライバ３００の出力端子のそれぞれに１個ずつ設けられたスイッチング素子としての第４のＭＯＳトランジスタＳＷｄと、ＯＲゲート３６と、インバータ３３とを更に備えており、ソースドライバの各出力端子は、第４のＭＯＳトランジスタを介して互いに接続されている。また、上述のチャージシェア制御信号Ｃｓｈおよびプリチャージ制御信号ＣｐｒはＯＲゲート３６に入力され、このＯＲゲート３６の出力端はインバータ３３を介して全ての第１のＭＯＳトランジスタＳＷａのゲート端子に接続されている。したがって、全ての第１のＭＯＳトランジスタＳＷａのゲート端子には、チャージシェア制御信号Ｃｓｈとプリチャージ制御信号Ｃｐｒとの論理和の信号を論理反転させた信号が与えられる。さらに、全ての第２および第３のＭＯＳトランジスタＳＷｂ，ＳＷｃのゲート端子にはプリチャージ制御信号Ｃｐｒが与えられ、全ての第４のＭＯＳトランジスタＳＷｄのゲート端子にはチャージシェア制御信号Ｃｓｈが与えられる。【０１２０】  このような構成によれば、チャージシェア期間Ｔｓｈおよびプリチャージ期間Ｔｐｒ以外の期間では、第１のＭＯＳトランジスタＳＷａがオン状態となり、第２〜第４のＭＯＳトランジスタＳＷｂ，ＳＷｃ，ＳＷｄはオフ状態となるので、内部データ信号ｄ（１）〜ｄ（Ｎ）は、出力バッファ３１および第１のＭＯＳトランジスタＳＷａを介し、データ信号Ｓ（１）〜Ｓ（Ｎ）としてソースドライバ３００から出力され、ソースラインＳＬ１〜ＳＬＮに印加される。【０１２１】  一方、チャージシェア期間Ｔｓｈおよびプリチャージ期間Ｔｐｒのいずれにおいても第１のＭＯＳトランジスタＳＷａがオフ状態となる。そしてチャージシェア期間Ｔｓｈでは、第４のＭＯＳトランジスタＳＷｄがオン状態となるので、ソースドライバ３００の出力端子にそれぞれ接続されたソースラインＳＬ１〜ＳＬＮが第４のＭＯＳトランジスタＳＷｄを介して互いに短絡される。本変形例では、上記実施形態と同様、（２Ｈ）ドット反転駆動方式が採用されていることから隣接ソースラインの電圧は互いに逆極性であるため、各ソースラインＳＬｉの電圧は、チャージシェア期間Ｔｓｈにおいて、正極性と負極性の間の或る中間電位となる。ここで各データ信号Ｓ（ｉ）すなわちソースラインＳＬｉの電位は、データ信号Ｓ（ｉ）の直流レベルであるソースセンター電位ＶＳｄｃを基準として極性が反転するので、図１３（Ｅ）に示すように、チャージシェア期間Ｔｓｈにおいてデータ信号Ｓ（ｉ）のソースセンター電位ＶＳｄｃにほぼ等しくなる。ただし、ここでは理想���なデータ信号波形を記載しており、チャージシェア期間Ｔｓｈが短い場合、実際にはソースラインＳＬｉの電位がソースセンター電位ＶＳｄｃに完全には到達しないこともある。【０１２２】  上記のチャージシェア期間Ｔｓｈが終了すると直ちにプリチャージ期間Ｔｐｒ（プリチャージ制御信号ＣｐｒがＨレベル）となる。このプリチャージ期間Ｔｐｒでは、ソースドライバの出力部３０４は上記実施形態と同様に動作し、各データ信号Ｓ（ｉ）すなわちソースラインＳＬｉの電位は、図１３（Ｅ）に示すように、正極性または負極性プリチャージ電圧ＶｐｒＰ，ＶｐｒＮに等しくなる。ただし、このプリチャージ期間Ｔｐｒ直前にソースラインＳＬｉはほぼソースセンター電位ＶＳｄｃとなっているので、このプリチャージ期間ＴｐｒでのソースラインＳＬｉの電位変化量は、上記実施形態の場合よりも大幅に低減される。【０１２３】  図１３（Ｆ）〜（Ｉ）に示すように、本変形例においても、黒電圧印加パルスＰｂは、画素データ書込パルスＰｗやデータ信号Ｓ（ｉ）との時間的関係が上記実施形態と同様となるようにゲートドライバ４００により生成される。ただし、本変形例におけるプリチャージ期間Ｔｐｒは、上記実施形態の場合よりも短いので、それに応じて黒電圧印加パルスＰｂの幅も上記実施形態よりも狭くなる。しかし、黒電圧印加パルスＰｂの幅が狭いことは、１フレーム期間内の黒電圧印加パルスＰｂの個数を増やすことで補償可能である。【０１２４】  このようにして本変形例においても、ソースラインＳＬｉがプリチャージされると共に、インパルス化のための黒電圧の印加が画素容量Ｃｐのプリチャージを兼ねることになるので、上記実施形態と同様の効果が得られる。しかも、本変形例によれば、各プリチャージ期間Ｔｐｒの直前におけるチャージシェア動作（ソースライン間での電荷移動）により、プリチャージ期間ＴｐｒでのソースラインＳＬｉの電位変化量が大幅に低減されるので、上記実施形態に比べてソースドライバ３００の消費電力を削減することができる。なお、図１２に示した構成では、チャージシェア動作のための第４のＭＯＳトランジスタＳＷｄからなるスイッチング素子群がソースドライバ３００（の出力部３０４）に内蔵されているが、これらのスイッチング素子群は、ソースドライバ３００の外部に設けられていてもよく、例えば液晶パネル上においてＴＦＴによって実現されていてもよい。【０１２５】＜２．３  その他の変形例＞  上記実施形態では、図７および図８に示すように、各走査信号Ｇ（１）〜Ｇ（Ｍ）において黒電圧印加パルスＰｂは１水平期間ずつずれて現れる。このため、図８（Ｂ）（Ｃ）に示すように、２Ｈドット反転駆動方式における極性反転の単位である２表示ラインのうち１ライン目に対応する走査信号Ｇ（ｋ），Ｇ（ｋ＋２），Ｇ（ｋ＋４）では、ソースライン電圧Ｖｓの極性反転時におけるプリチャージ期間Ｔｐｒに黒電圧印加パルスＰｂが現れるが、２表示ラインのうち２ライン目に対応する走査信号Ｇ（ｋ＋１），Ｇ（ｋ＋３）では、ソースライン電圧Ｖｓの極性が反転しない時のプリチャージ期間Ｔｐｒに黒電圧印加パルスＰｂが現れる。図８（Ｂ）からわかるように、画素容量Ｃｐに対するプリチャージの観点からは、ソースライン電圧Ｖｓの極性反転時にプリチャージするよりも、ソースライン電圧Ｖｓの極性が反転しない時にプリチャージをする方が好ましい。したがって、図１４に示すように、いずれの黒電圧印加パルスＰｂも、ソースライン電圧の極性が反転しない時（したがってデータ信号Ｓ（ｉ）の極性が反転しない時）に現れるのが好ましい。このようにするには、２Ｈドット反転駆動方式における極性反転の単位である２表示ラインのうち１ライン目に対応する走査信号Ｇ（ｋ），Ｇ（ｋ＋２）において黒電圧印加パルスＰｂが現れるタイミングを１水平期間だけ遅延させればよい。図１４に示した例では、ゲートドライバ以外の構成は上記実施形態と同様でよい（図１４（Ａ）〜（Ｄ））。【０１２６】  上記実施形態では、２Ｈドット反転駆動方式が採用されていたが、本発明はこれに限定されるものではなく、一般にｎＨドット反転駆動方式（ｎは自然数）の液晶表示装置にも適用することができる。例えば、１Ｈドット反転駆動方式の液晶表示装置に本発明を適用した場合、データ信号Ｓ（ｉ）や走査信号Ｇ（ｊ）を含む各種信号の波形は、図１５に示すようなものとなる。また本発明は、ドット反転駆動方式ではないｎライン反転駆動方式にも適用可能である。【０１２７】  上記実施形態では、１水平期間毎にプリチャージ期間Ｔｐｒが設けられているが、本発明はこれに限定されない。すなわち、各画素形成部につき次のフレーム期間の画素データ書込パルスＰｗによって与えられるべきデータ信号Ｓ（ｉ）と同極性のプリチャージ電圧が黒電圧印加パルスＰｂによって与えられる構成であれば、２以上の水平期間毎にプリチャージ期間Ｔｐｒが設けられるようにしてもよい。【０１２８】  上記実施形態におけるゲートドライバ４００は、図５（Ａ）（Ｂ）に示した構成に限定されるものではなく、図６（Ｅ）（Ｆ）や図７（Ｅ）〜（Ｈ）に示すような走査信号Ｇ（１）〜Ｇ（Ｍ）を生成するものであればよい。また、上記実施形態では、図６（Ｅ）（Ｆ）に示すように、各ゲートラインＧＬｊには１フレーム期間に３個の黒電圧印加パルスＰｂが印加されるが、１フレーム期間における黒電圧印加パルスＰｂの個数すなわち１つのゲートラインがプリチャージ期間Ｔｐｒで選択状態となる１フレーム期間当たりの回数は３に限定されるものではなく、表示を黒レベルとする（画素電圧Ｖｐをプリチャージ電圧ＶｐｒＰまたはＶｐｒＮにほぼ等しくする）ことができるような１以上の数であればよい。【０１２９】  上記実施形態では、各ゲートラインＧＬｊに対し、画素データ書込パルスＰｗが印加されてから２／３フレーム期間の長さの画像表示期間Ｔｄｐが経過した時点で黒電圧印加パルスＰｂが印加され（図７（Ｅ））、各フレームにつき、ほぼ１／３フレーム期間程度の黒挿入が行われるが、黒表示期間Ｔｂｋは１／３フレーム期間に限定されるものではない。黒表示期間Ｔｂｋを長くすればインパルス化の効果が大きくなり動画表示性能の改善（尾引残像の抑制等）には有効であるが、表示輝度が低下することになるので、インパルス化の効果と表示輝度とを勘案して適切な黒表示期間Ｔｂｋが設定されることになる。【０１３０】  上記実施形態では、ソースドライバ３００の出力バッファ３１として電圧��ロワが使用されており、この電圧ホロワを動作させるにはバイアス電圧の供給が必要である。しかし、出力バッファ３１としての電圧ホロワは、バイアス電圧を供給されている間は、ソースラインＳＬｉを駆動していない場合であっても内部電流により電力を消費する。したがって、各出力バッファ３１とソースラインＳＬｉとの電気的接続が遮断されるプリチャージ期間Ｔｐｒでは、各出力バッファ３１へのバイアス電圧の供給を停止して内部電流が流れないようにするのが好ましい。図１６は、このためのソースドライバの出力部３０４の構成例を示す回路図である。【０１３１】  図１７は、図１６の構成で使用される出力バッファ３１の構成例を示す回路図である。図１７に示すように、出力バッファ３１は、定電流源として機能すべきＮチャネル型ＭＯＳトランジスタ（以下「Ｎｃｈトランジスタ」と略記する）Ｑ１を有する第１の差動増幅器３１１と、定電流源として機能すべきＰチャネル型ＭＯＳトランジスタ（以下「Ｐｃｈトランジスタ」と略記する）Ｑ２を有する第２の差動増幅器３１２と、ＰｃｈトランジスタＱ３とＮｃｈトランジスタＱ４からなるプッシュプル形式の出力回路３１３とから構成されており、非反転入力端子Ｔｉｎと、反転入力端子ＴｉｎＲと、出力端子Ｔｏｕｔと、ＮｃｈトランジスタＱ１のゲート端子に接続された第１のバイアス用端子Ｔｂ１と、ＰｃｈトランジスタＱ２のゲート端子に接続された第２のバイアス用端子Ｔｂ２とを有している。そして出力端子Ｔｏｕｔが反転入力端子ＴｉｎＲに直接に接続されており、この出力バッファ３１は、第１のバイアス用端子Ｔｂ１に所定の第１バイアス電圧Ｖｂ１を、第２のバイアス用端子Ｔｂ２に所定の第２バイアス電圧Ｖｂ２をそれぞれ与えられると、電圧ホロワとして動作する。一方、第１のバイアス用端子Ｔｂ１に接地電位ＶＳＳを、第２のバイアス用端子Ｔｂ２に電源電圧ＶＤＤをそれぞれ与えられた場合には、ＮｃｈトランジスタＱ１およびＰｃｈトランジスタＱ２がオフ状態となり、これによって出力回路３１３のＰｃｈトランジスタＱ３およびＮｃｈトランジスタＱ４もオフ状態となる。これは、出力バッファ３１が休止状態となることを意味し、この休止状態では、出力バッファ３１の内部には電流が流れず、その出力は高インピーダンス状態となる。【０１３２】  図１６の構成例では、上記実施形態とは異なり、第１のＭＯＳトランジスタＳＷａおよびインバータ３３が削除され、各出力バッファ３１の出力端Ｔｏｕｔはソースドライバ３００の出力端子に直接に接続されている。一方、この構成例では、第１および第２の切換スイッチ３７，３８と、各出力バッファ３１の第１のバイアス用端子Ｔｂ１を第１の切換スイッチ３７に接続するための第１のバイアスラインＬｂ１と、各出力バッファ３１の第２のバイアス用端子Ｔｂ２を第２の切換スイッチ３８に接続するための第２のバイアスラインＬｂ２とを備えている。なお、各出力バッファ３１の入力端としての非反転入力端子Ｔｉｎには内部データ信号ｄ（ｉ）が与えられる。第１の切換スイッチ３７は、第１のバイアスラインＬｂ１に与えるべき電圧をプリチャージ制御信号Ｃｐｒに基づき切り替えるためのスイッチであり、この第１の切換スイッチ３７によ���、第１のバイアスラインＬｂ１には、プリチャージ制御信号ＣｐｒがＬレベルのときに第１バイアス電圧Ｖｂ１が与えられ、Ｈレベルのときに接地電位ＶＳＳが与えられる。第２の切換スイッチ３８は、第２のバイアスラインＬｂ２に与えるべき電圧をプリチャージ制御信号Ｃｐｒに基づき切り替えるためのスイッチであり、この第２の切換スイッチ３８により、第２のバイアスラインＬｂ２には、プリチャージ制御信号ＣｐｒがＬレベルのときに第２バイアス電圧Ｖｂ２が与えられ、Ｈレベルのときに電源電圧ＶＤＤが与えられる。これにより、各出力バッファ３１は、プリチャージ制御信号ＣｐｒがＬレベルのときには電圧ホロワとして動作し、Ｈレベルのときに休止状態となる。このように第１および第２の切換スイッチ３７，３８は各出力バッファ３１の休止制御部として機能する。図１６に示すソースドライバの出力部の他の構成は、上記実施形態におけるソースドライバの出力部３０４と同様であるので、同一部分には同一の参照符号を付して説明を省略する。なお、第１および第２バイアス電圧Ｖｂ１，Ｖｂ２の生成のための構成についても、従来と同様であるので説明を省略する。【０１３３】  上記のような構成によれば、プリチャージ期間Ｔｐｒ以外の期間では、プリチャージ制御信号ＣｐｒがＬレベルとなるので、各内部データ信号ｄ（ｉ）は出力バッファ３１を介しデータ信号Ｓ（ｉ）としてソースラインＳＬｉに印加される（ｉ＝１〜Ｎ）。一方、プリチャージ期間Ｔｐｒでは、プリチャージ制御信号ＣｐｒがＨレベルとなるので、出力バッファ３１は休止状態であってその出力は高インピーダンス状態となり、各ソースラインＳＬｉは、第２のＭＯＳトランジスタＳＷｂまたは第３のＭＯＳトランジスタＳＷｃを介して正極性または負極性プリチャージ電圧が与えられる。このようにして上記実施形態と同様の機能を実現しつつ、プリチャージ期間Ｔｐｒにおいて各出力バッファを休止状態とすることによりソースドライバ３００の消費電力を削減することができる。【０１３４】  なお、出力バッファ３１の構成は、図１７の構成に限定されるものではなく、バイアス電圧の切換によって内部電流を低減または遮断して休止状態とできるものであればよい。また、出力バッファ３１の出力が休止状態において高インピーダンス状態にならない構成の場合には、上記実施形態と同様に、第１のＭＯＳトランジスタＳＷａを各出力バッファ３１とソースドライバの出力端子との間に介挿してもよい。【０１３５】  上記実施形態では、図３に示すように、第１のＭＯＳトランジスタＳＷａと、第２のＭＯＳトランジスタＳＷｂと、第３のＭＯＳトランジスタＳＷｃと、インバータ３３と、極性反転回路３４と、プリチャージ電源３５とにより、プリチャージ回路が構成されており、このプリチャージ回路は、プリチャージ期間Ｔｐｒにおいて、ソースラインＳＬ１〜ＳＬＮへの内部データ信号ｄ（１）〜ｄ（Ｎ）の印加を遮断すると共に、第１のプリチャージ信号Ｓｐｒ１を奇数番目のソースラインＳＬｉod（ｉod＝１，３，５，…）に、第２のプリチャージ信号Ｓｐｒ２を偶数番目のソースラインＳＬｉev（ｉev＝２，４，６，…）にそれぞれ与える。上記実施形態では、このプリチャージ回路はソースド��イバ３００に含まれているが、このプリチャージ回路の一部または全部をソースドライバ３００の外部に設ける構成、例えばＴＦＴを用いて表示部１００内に画素アレイと一体化して設ける構成としてもよい。【０１３６】＜３．テレビジョン受信機＞  次に、本発明に係る液晶表示装置をテレビジョン受信機に使用した例について説明する。図１８は、このテレビジョン受信機用の表示装置８００の構成を示すブロック図である。この表示装置８００は、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、液晶パネル８４と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８８とを備えている。なお、上記液晶パネル８４は、アクティブマトリクス型の画素アレイからなる表示部と、その表示部を駆動するためのソースドライバおよびゲートドライバを含んでいる。【０１３７】  上記構成の表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。【０１３８】  液晶コントローラ８３は、Ａ／Ｄコンバータ８２からのデジタルＲＧＢ信号（上記実施形態におけるデジタルビデオ信号Ｄｖに相当）に基づきドライバ用データ信号を出力する。また、液晶コントローラ８３は、液晶パネル８４内のソースドライバおよびゲートドライバを上記実施形態と同様に動作させるためのタイミング制御信号を、上記同期信号に基づいて生成し、それらのタイミング制御信号をソースドライバおよびゲートドライバに与える。また、階調回路８８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電圧が生成され、それらの階調電圧も液晶パネル８４に供給される。【０１３９】  液晶パネル８４では、これらのドライバ用データ信号、タイミング制御信号および階調電圧に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号、走査信号等）が生成され（図７参照）、それらの駆動用信号に基づき内部の表示部にカラー画像が表示される。なお、この液晶パネル８４によって画像を表示するには、液晶パネル８４の後方から光を照射する必要がある。この表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネル８４の裏面に光が照射される。【０１４０】  上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号等も���用可能であり、この表示装置８００では、様々な映像信号に基づいた画像表示が可能である。【０１４１】  上記構成の表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図１９に示すように、当該表示装置８００にチューナ部９０が接続される。このチューナ部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が当該表示装置８００によって表示される。【０１４２】  図２０は、上記構成の表示装置をテレビジョン受信機とするときの機械的構成の一例を示す分解斜視図である。図２０に示した例では、テレビジョン受信機は、その構成要素として、上記表示装置８００の他に第１筐体８０１および第２筐体８０６を有しており、表示装置８００を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。【０１４３】  以上のようなテレビジョン受信機によれば、黒電圧印加パルスＰｂによる表示のインパルス化によって動画の表示性能が改善される。また、そのインパルス化のための黒挿入は画素容量Ｃｐのプリチャージを兼ねており、各ソースラインも１水平期間毎にプリチャージされるので、画素容量における充電率の向上および充電条件の均一化によって画像の表示品質が改善される。
【産業上の利用可能性】
【０１４４】  本発明は、アクティブマトリクス型の液晶表示装置に適用されるものであり、特に、動画を表示するアクティブマトリクス型液晶表示装置に適している。
【図１】
2008038431.tif 000004
【図２】
2008038431.tif 000005
【図３】
2008038431.tif 000006
【図４】
2008038431.tif 000007
【図５】
2008038431.tif 000008
【図６】
2008038431.tif 000009
【図７】
2008038431.tif 000010
【図８】
2008038431.tif 000011
【図９】
2008038431.tif 000012
【図１０】
2008038431.tif 000013
【図１１】
2008038431.tif 000014
【図１２】
2008038431.tif 000015
【図１３】
2008038431.tif 000016
【図１４】
2008038431.tif 000017
【図１５】
2008038431.tif 000018
【図１６】
2008038431.tif 000019
【図１７】
2008038431.tif 000020
【図１８】
2008038431.tif 000021
【図１９】
2008038431.tif 000022
【図２０】
2008038431.tif 000023
【図２１】
2008038431.tif 000024
【手続補正書】
【提出日】平成20年12月2日(2008.12.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
１０              …ＴＦＴ（スイッチング素子）
３１              …出力バッファ
３３              …インバータ
３４              …極性反転回路
３５              …プリチャージ電源
１００            …表示部
２００            …表示制御回路
３００            …ソースドライバ（データ信号線駆動回路）
３０２            …データ信号生成部
３０４            …出力部
４００            …ゲートドライバ（走査信号線駆動回路）
６２０            …バックライト（照明装置）
７２０            …光源駆動回路（照明制御部）
８００            …テレビジョン受信機用の表示装置
Ｃｐ              …画素容量
Ｅｃ              …共通電極
ＳＷａ            …第１のＭＯＳトランジスタ（第１のスイッチング素子）
ＳＷｂ            …第２のＭＯＳトランジスタ（第２のスイッチング素子）
ＳＷｃ            …第３のＭＯＳトランジスタ（第３のスイッチング素子）
ＳＬｉ            …ソースライン（データ信号線）（ｉ＝１，２，…，Ｎ）
ＧＬｊ            …ゲートライン（走査信号線）（ｊ＝１，２，…，Ｍ）
ＢＬｋ            …蛍光ランプ（ｋ＝１，２，…，８）
ＤＡ              …デジタル画像信号
ＳＳＰ            …データスタートパルス信号
ＳＣＫ            …データクロック信号
ＧＳＰ            …ゲートスタートパルス信号
ＧＣＫ            …ゲートクロック信号
Ｃｐｒ            …プリチャージ制御信号
Ｃｓｈ            …チャージシェア制御信号
Ｒｅｖ１          …第１極性反転制御信号
Ｒｅｖ２          …第２極性反転制御信号
ＧＯＥ            …ゲートドライバ出力制御信号
ＧＯＥｒ          …ゲートドライバ出力制御信号（ｒ＝１，２，…，ｑ）
Ｓ（ｉ）          …データ信号（ｉ＝１，２，…，Ｎ）
Ｇ（ｊ）          …走査信号（ｊ＝１，２，…，Ｍ）
Ｓｐｒ１          …第１のプリチャージ信号
Ｓｐｒ２          …第２のプリチャージ信号
ＶｐｒＰ          …正極性プリチャージ電圧
ＶｐｒＮ          …負極性プリチャージ電圧
ＶＳｄｃ          …ソースセンター電位（データ信号の直流レベル）
Ｐｗ              …画素データ書込パルス
Ｐｂ              …黒電圧印加パルス
Ｔｄｐ            …画像表示期間
Ｔｂｋ            …黒表示期間
Ｔｐｒ            …プリチャージ期間
Ｔｓｈ            …チャージシェア期間
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
表示制御回路２００は、外部の信号源から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取り、それらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部１００に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、プリチャージ制御信号Ｃｐｒと、第１および第２極性反転制御信号Ｒｅｖ１，Ｒｅｖ２と、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに相当する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとを生成し出力する。より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路２００から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫを生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきプリチャージ制御信号Ｃｐｒ、第１および第２極性反転制御信号Ｒｅｖ１，Ｒｅｖ２ならびにゲートドライバ出力制御信号ＧＯＥ（ＧＯＥ１〜ＧＯＥｑ）を生成する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
上記のようにして表示制御回路２００において生成された信号のうち、デジタル画像信号ＤＡとプリチャージ制御信号Ｃｐｒとデータスタートパルス信号ＳＳＰとデータクロック信号ＳＣＫと第１および第２極性反転制御信号Ｒｅｖ１，Ｒｅｖ２とは、ソースドライバ３００に入力され、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバ４００に入力される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正の内容】
【００７９】
すなわち、ゲートドライバ４００は、図７（Ｅ）〜（Ｈ）に示すような画素データ書込パルスＰｗと黒電圧印加パルスＰｂとを含む走査信号Ｇ（１）〜Ｇ（Ｍ）をゲートラインＧＬ１〜ＧＬＭにそれぞれ印加し、これらのパルスＰｗ，Ｐｂが印加されているゲートラインＧＬｊは選択状態となり、選択状態のゲートラインＧＬｊに接続されたＴＦＴ１０がオン状態となる（非選択状態のゲートラインに接続されたＴＦＴ１０はオフ状態となる）。ここで、画素データ書込パルスＰｗは１水平期間（１Ｈ）のうち表示期間に相当する有効走査期間でＨレベルとなるのに対し、黒電圧印加パルスＰｂは水平期間のうちブランキング期間またはそれに含まれる所定期間に相当するプリチャージ期間Ｔｐｒ内でＨレベルとなる。本実施形態では図７（Ｅ）〜（Ｈ）に示すように、各走査信号Ｇ（ｊ）において、画素データ書込パルスＰｗが現れてから最初に黒電圧印加パルスＰｂが現れるまでの期間すなわち画像表示期間Ｔｄｐの長さは、２／３フレーム期間であり、黒電圧印加パルスＰｂは、１フレーム期間（１Ｖ）において４水平期間（４Ｈ）の間隔で続いて複数個（本実施形態では３個）現れる。したがって、上記黒電圧印加パルスＰｂが現れてから次のフレームの画素データ書込パルスＰｗが現れるまでの期間（黒表示期間）Ｔｂｋでは、黒の表示が行われる。ただし、１個の黒電圧印加パルスＰｂのみでは確実に黒表示にできない場合、実際に黒表示となる期間は、この黒表示期間Ｔｂｋよりも若干短くなる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
また、各走査信号Ｇ（ｊ）において、或るフレームの画素データ書込パルスＰｗが現れてから次に画素データ書込パルスＰｗが現れるまでの１フレーム期間内の黒電圧印加パルスＰｂは、当該フレーム期間の画素データ書込パルスＰｗで書き込まれる画素データを示すデータ信号Ｓ（ｉ）の極性と逆の極性のプリチャージ電圧がソースラインＳＬｉに与えられている時に現れる。例えば図７（Ｅ）に示す走査信号Ｇ（ｊ）では、ソースラインＳＬｉに正極性のデータ信号Ｓ（ｉ）が与えられている時に最初の画素データ書込パルスＰｗが現れるので、その後、次に画素データ書込パルスＰｗが現れる時点までは、負極性プリチャージ電圧ＶｐｒＮが当該ソースラインＳＬｉに与えられている時に黒電圧印加パルスＰｂが（４水平期間間隔で３個）現れる。また、例えば図７（Ｇ）に示す走査信号Ｇ（ｊ＋２）では、ソースラインＳＬｉに負極性のデータ信号Ｓ（ｉ）が与えられている時に最初の画素データ書込パルスＰｗが現れるので、その後、次に画素データ書込パルスＰｗが現れる時点までは、正極性プリチャージ電圧ＶｐｒＰが当該ソースラインＳＬｉに与えられている時に黒電圧印加パルスＰｂが（４水平期間間隔で３個）現れる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
上記ゲートラインＧＬｋ上の走査信号Ｇ（ｋ）に画素データ書込パルスＰｗが現れてから画像表示期間Ｔｄｐが経過した後のプリチャージ期間Ｔｐｒに、黒電圧印加パルスＰｂが上記ゲートラインＧＬｋに印加される。既述のように、このプリチャージ期間Ｔｐｒでは、上記の画素データ書込パルスＰｗによって画素データとして画素形成部Ｐ（ｋ，ｉ）に与えられるデータ信号Ｓ（ｉ）の極性と逆の極性のプリチャージ電圧がソースラインＳＬｉに与えられている。すなわち、図７（Ｅ）〜（Ｈ）に示す走査信号Ｇ（ｊ）〜Ｇ（ｊ＋３）を参照すると、ｋ＝ｊまたはｋ＝ｊ＋１の場合は、ソースラインＳＬｉに負極性プリチャージ電圧ＶｐｒＮが与えられており、ｋ＝ｊ＋２またはｋ＝ｊ＋３の場合は、ソースラインＳＬｉに正極性プリチャージ電圧ＶｐｒＰが与えられている。本実施形態では、正極性および負極性プリチャージ電圧ＶｐｒＰ，ＶｐｒＮは、その絶対値が比較的小さく（すなわちソースセンター電位ＶＳｄｃに近い値であり）、黒表示に相当する電圧（以下「黒電圧」という）とみなすことができる。したがって、当該ゲートラインＧＬｋへの黒電圧印加パルスＰｂの印加により、画素形成部Ｐ（ｋ，ｉ）の画素容量Ｃｐに保持される電圧は黒電圧に向かって変化する。しかし、黒電圧印加パルスＰｂのパルス幅は狭いので、画素容量Ｃｐにおける保持電圧を確実に黒電圧にするために、各フレーム期間において４水平期間（４Ｈ）間隔で３個の黒電圧印加パルスＰｂが続けて当該ゲートラインＧＬｋに印加される。これにより、当該ゲートラインＧＬｋに接続される画素形成部Ｐ（ｋ，ｉ）によって形成される画素の輝度（画素容量Ｃｐでの保持電圧によって決まる液晶層の透過光量）は、黒表示に相当する低い輝度となる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
なお、本実施形態では２Ｈドット反転駆動方式が採用されていることから、各ゲートラインＧＬｉに対し１つの黒表示期間Ｔｂｋにおいて黒電圧印加パルスＰｂが４水平期間（４Ｈ）間隔で印加される。一般的には、ｎＨドット反転駆動方式（ｎは自然数）が採用されている場合において、各ゲートラインＧＬｉに対し１つの黒表示期間Ｔｂｋに複数の黒電圧印加パルスＰｂを印加するときに、２ｎ水平期間（２ｎＨ）間隔で黒電圧印加パルスＰｂを印加すればよい。このようにすれば、黒電圧印加パルスＰｂの期間におけるプリチャージ電圧の極性を次の画素データ書込パルスＰｗの期間におけるデータ信号Ｓ（ｉ）の極性に一致させることで、画素容量Ｃｐのプリチャージが可能となる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
その後、時刻ｔ４〜ｔ５のプリチャージ期間ＴｐｒでソースラインＳＬｉに再び正極性プリチャージ電圧ＶｐｒＰが与えられる。これにより、ソースライン電圧Ｖｓは、上記画素値を示す正電圧Ｖｓ１から低下し、時刻ｔ５には正極性プリチャージ電圧ＶｐｒＰに等しくなる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００９３
【補正方法】変更
【補正の内容】
【００９３】
この画素容量Ｃｐも、時刻ｔ５〜ｔ６の画素データ書込パルスＰｗの印加前にゲートラインＧＬｊ＋１に印加された黒電圧印加パルスＰｂでプリチャージされているので、時刻ｔ５には、当該画素形成部Ｐ（ｊ＋１，ｉ）の画素電圧Ｖｐは正極性プリチャージ電圧ＶｐｒＰにほぼ等しくなっている。したがって、時刻ｔ５以降において画素電圧Ｖｐは、ソースライン電圧Ｖｓの上昇に伴って、図８（Ｂ）において点線で示すように上昇する。その後、時刻ｔ６で走査信号Ｇ（ｊ＋１）がアクティブから非アクティブへと変化するが、ソースライン電圧Ｖｓは、時刻ｔ７（次のプリチャージ期間Ｔｐｒの開始時点）まで維持され、当該画素形成部Ｐ（ｊ＋１，ｉ）の画素電圧Ｖｐは、ゲートラインＧＬｊ＋１に黒電圧印加パルスＰｂが印加されるまで維持される。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００９５
【補正方法】変更
【補正の内容】
【００９５】
なお、図８（Ｃ）に示す走査信号Ｇ（ｋ），Ｇ（ｋ＋１）の黒電圧印加パルスＰｂの後において最初に画素データ書込パルスＰｗがゲートラインＧＬｋ，ＧＬｋ＋１に印加されるときには、各ソースラインＳＬｉに正極性のデータ信号Ｓ（ｉ）が与えられる。一方、図８（Ｃ）に示す走査信号Ｇ（ｋ＋２），Ｇ（ｋ＋３）の黒電圧印加パルスＰｂの後において最初に画素データ書込パルスＰｗがゲートラインＧＬｋ＋２，ＧＬｋ＋３に印加されるときには、各ソースラインＳＬｉに負極性のデータ信号Ｓ（ｉ）が与えられる。これに応じて、図８（Ｃ）に示す走査信号Ｇ（ｋ），Ｇ（ｋ＋１）の黒電圧印加パルスＰｂがゲートラインＧＬｋ，ＧＬｋ＋１に印加されるときには、各ソースラインＳＬｉに正極性プリチャージ電圧ＶｐｒＰが与えられ、図８（Ｃ）に示す走査信号Ｇ（ｋ＋２），Ｇ（ｋ＋３）の黒電圧印加パルスＰｂがゲートラインＧＬｋ＋２，ＧＬｋ＋３に印加されるときには、各ソースラインＳＬｉに負極性プリチャージ電圧ＶｐｒＮが与えられる（図７参照）。既述のように、このような構成により、各画素容量Ｃｐに対するプリチャージが実現される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
＜１．５  具体例＞
上記のような本実施形態において、画素容量ＣｐおよびソースラインＳＬｉのプリチャージによる画素容量の充電率の向上および充電条件の均一化の程度は、黒電圧印加パルスＰｂの幅（以下「Ｐｂ幅」と略記する）や、表示すべき画像を表すデータ信号Ｓ（１）〜Ｓ（Ｎ）がソースラインＳＬ１〜ＳＬＮに印加される期間（以下「データ信号期間」という）の長さ、プリチャージ期間Ｔｐｒの長さに依存する。この点から、これらＰｂ幅やデータ信号期間およびプリチャージ期間の長さについての適切な数値例を下記の表に示す。この表は、走査線数１０８０本の高精細テレビジョン（ＨＤＴＶ：High Definition Television)すなわちフルハイビジョン（１０８０×１９２０×ＲＧＢドット）のテレビジョン受信機に使用される液晶表示装置に関する具体的な数値を、画面サイズの異なる３つの機種について示している。なお、この表における数値は、データ信号線としてのソースラインＳＬｉまたは走査信号線としてのゲートラインＧＬｊへの信号の印加時間を示すものであり、各走査信号Ｇ（ｊ）は、１フレーム期間に４個の黒電圧印加パルスを含むものとする。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１０７
【補正方法】変更
【補正の内容】
【０１０７】
バックライト６２０が８本の蛍光ランプを有していれば、液晶パネル１００は、走査線数Ｍを８で割った数（除算値）の走査線を１組として８個のブロックに分けられる。例えば、全走査線数をＭ＝８ｎ本とすると、各ブロックに含まれる走査線の数はｎ本となり、蛍光ランプＢＬ１には走査線ＧＬ（１）〜ＧＬ（ｎ）が対応し、蛍光ランプＢＬ２には走査線ＧＬ（ｎ＋１）〜ＧＬ（２ｎ）が対応する。以下同様にして、蛍光ランプＢＬ８には走査線ＧＬ（７ｎ＋１）〜ＧＬ（８ｎ）が対応する。全走査線数Ｍがバックライトにおける蛍光ランプの本数で割り切れない場合は、走査線ＧＬ（１）およびＧＬ（８ｎ）の外側に端数分の仮想の走査線があるものとして制御すればよい。なお、このように構成されたバックライトは「スキャンバックライト」と呼ばれており、液晶パネルとスキャンバックライトについては日本の特開２０００−３２１５５１号公報等に記載されている。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正の内容】
【０１０９】
図１１は、これらの蛍光ランプＢＬ１〜ＢＬ８の点灯および消灯のタイミングを示すタイミングチャートである。蛍光ランプＢＬｉに対応するブロックを「ｉ番目のブロック」と呼ぶものとすると（ｉ＝１，２，…，８）、１番目のブロックに含まれる走査線ＧＬ（１）〜ＧＬ（ｎ）のうちの１番目の走査線ＧＬ（１）に画素データ書込パルスＰｗが印加されると、スイッチＳＷ１がオンされて蛍光ランプＢＬ１が点灯し、その走査線ＧＬ（１）に黒電圧印加パルスＰｂが印加されると、スイッチＳＷ１がオフされて蛍光ランプＢＬ１が消灯する。２番目のブロックに含まれる走査線ＧＬ（ｎ＋１）〜ＧＬ（２ｎ）のうちの１番目の走査線ＧＬ（ｎ＋１）に画素データ書込パルスＰｗが印加されると、スイッチＳＷ２がオンされて蛍光ランプＢＬ２が点灯し、黒電圧印加パルスＰｂが印加されると、スイッチＳＷ２がオフされて蛍光ランプＢＬ２が消灯する。同様にして、ｒ番目のブロックに含まれる走査線ＧＬ（（ｒ−１）・ｎ＋１）〜ＧＬ（ｒ・ｎ）のうちの１番目の走査線ＧＬ（（ｒ−１）・ｎ＋１）に画素データ書込パルスＰｗが印加されると、スイッチＳＷｒがオンされて蛍光ランプＢＬｒが点灯し、黒電圧印加パルスＰｂが印加されると、スイッチＳＷｒがオフされて蛍光ランプＢＬｒが消灯する（ｒ＝３，４，…，８）。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１１９
【補正方法】変更
【補正の内容】
【０１１９】
これらに加えて、本変形例におけるソースドライバの出力部３０４は、ソースドライバ３００の出力端子のそれぞれに１個ずつ設けられたスイッチング素子としての第４のＭＯＳトランジスタＳＷｄと、ＯＲゲート３６と、インバータ３３とを更に備えており、ソースドライバの各出力端子は、第４のＭＯＳトランジスタＳＷｄを介して互いに接続されている。また、上述のチャージシェア制御信号Ｃｓｈおよびプリチャージ制御信号ＣｐｒはＯＲゲート３６に入力され、このＯＲゲート３６の出力端はインバータ３３を介して全ての第１のＭＯＳトランジスタＳＷａのゲート端子に接続されている。したがって、全ての第１のＭＯＳトランジスタＳＷａのゲート端子には、チャージシェア制御信号Ｃｓｈとプリチャージ制御信号Ｃｐｒとの論理和の信号を論理反転させた信号が与えられる。さらに、全ての第２および第３のＭＯＳトランジスタＳＷｂ，ＳＷｃのゲート端子にはプリチャージ制御信号Ｃｐｒが与えられ、全ての第４のＭＯＳトランジスタＳＷｄのゲート端子にはチャージシェア制御信号Ｃｓｈが与えられる。
【国際調査報告】
2008038431.tif 000025
2008038431.tif 000026
2008038431.tif 000027
2008038431.tif 000028