【手続補正書】
【提出日】平成16年8月24日(2004.8.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電源電圧Ｖｄｄ１の電源と、電源電圧Ｖｄｄ２の電源と、電源電圧Ｖｓｓの電源と、入力端子と、出力端子と、１つのＰチャンネル型ＴＦＴと、２つのＮチャンネル型ＴＦＴとを有し、
前記Ｐチャンネル型ＴＦＴのソースは、前記電源電圧Ｖｄｄ２の電源に接続され、
前記Ｐチャンネル型ＴＦＴのドレインは、第１のＮチャンネル型ＴＦＴのドレインに接続され、
前記第１のＮチャンネル型ＴＦＴのソースは、第２のＮチャンネル型ＴＦＴのドレインに接続され、
前記第２のＮチャンネル型ＴＦＴのソースは、前記電源電圧Ｖｓｓの電源に接続され、
前記Ｐチャンネル型ＴＦＴのゲイトおよび前記第２のＮチャンネル型ＴＦＴのゲイトは、前記入力端子に接続され、
前記第１のＮチャンネル型ＴＦＴのゲイトは、前記電源電圧Ｖｄｄ１の電源に接続され、
前記出力端子は、前記Ｐチャンネル型ＴＦＴのドレインと前記第１のＮチャンネル型ＴＦＴのドレインとの間に接続され、
前記電源電圧は、Ｖｄｄ２＞Ｖｄｄ１＞Ｖｓｓの関係を満たすことを特徴とするＣＭＯＳ回路を備えた表示装置の駆動回路。
【請求項２】
前記Ｐチャンネル型ＴＦＴおよび前記Ｎチャンネル型ＴＦＴは、エンハンスメント型ＴＦＴであることを特徴とする請求項１に記載のＣＭＯＳ回路を備えた表示装置の駆動回路。
【請求項３】
前記第１のＮチャンネル型ＴＦＴおよび前記第２のＮチャンネル型ＴＦＴは、同一半導体層に形成されていることを特徴とする請求項１または請求項２に記載の表示装置の駆動回路。
【請求項４】
前記Ｐチャンネル型ＴＦＴは２つのゲイト電極を有していることを特徴とする請求項１乃至請求項３のいずれか一項に記載の表示装置の駆動回路。
【請求項５】
電源電圧Ｖｄｄ１の電源と、電源電圧Ｖｄｄ２の電源と、電源電圧Ｖｓｓの電源と、第１の入力端子と、第２の入力端子と、出力端子と、４つのＰチャンネル型ＴＦＴと、４つのＮチャンネル型ＴＦＴとを有し、
第１のＰチャンネル型ＴＦＴのソースは、前記電源電圧Ｖｄｄ２の電源に接続され、
前記第１のＰチャンネル型ＴＦＴのドレインは、第２のＰチャンネル型ＴＦＴのソースに接続され、
前記第２のＰチャンネル型ＴＦＴのドレインは、第１のＮチャンネル型ＴＦＴのドレインに接続され、
前記第１のＮチャンネル型ＴＦＴのソースは、第２のＮチャンネル型ＴＦＴのドレインに接続され、
前記第２のＮチャンネルＴＦＴのソースは、前記電源電圧Ｖｓｓの電源に接続され、
第３のＰチャンネル型ＴＦＴのソースは、前記電源電圧Ｖｄｄ２の電源に接続され、
前記第３のＰチャンネル型ＴＦＴのドレインは、第４のＰチャンネル型ＴＦＴのソースに接続され、
前記第４のＰチャンネル型ＴＦＴのドレインは、第３のＮチャンネル型ＴＦＴのドレインに接続され、
前記第３のＮチャンネル型ＴＦＴのソースは、第４のＮチャンネル型ＴＦＴのドレインに接続され、
前記第４のＮチャンネル型ＴＦＴのソースは、前記電源電圧Ｖｓｓの電源に接続され、
前記第１のＮチャンネル型ＴＦＴのゲイトおよび前記第３のＮチャンネル型ＴＦＴのゲイトは、前記電源電圧Ｖｄｄ１の電源に接続され、
前記第２のＰチャンネル型ＴＦＴのゲイトおよび前記第２のＮチャンネル型ＴＦＴのゲイトは、前記第１の入力端子に接続され、
前記第４のＰチャンネル型ＴＦＴのゲイトおよび前記第４のＮチャンネル型ＴＦＴのゲイトは、前記第２の入力端子に接続され、
前記第１のＰチャンネル型ＴＦＴのゲイトは、前記第４のＰチャンネル型ＴＦＴのドレインと前記第３のＮチャンネル型ＴＦＴのドレインとの間に接続され、
前記第３のＰチャンネル型ＴＦＴのゲイトと、前記第２のＰチャンネル型ＴＦＴのドレインと前記第１のＮチャンネル型ＴＦＴのドレインとの間との電位差が前記出力端子に出力され、
前記電源電圧は、Ｖｄｄ２＞Ｖｄｄ１＞Ｖｓｓの関係を満たすレベルシフタを備えた表示装置の駆動回路。
【請求項６】
前記４つのＰチャンネル型ＴＦＴおよび前記４つのＮチャンネル型ＴＦＴは、エンハンスメント型ＴＦＴであることを特徴とする請求項５に記載のＣＭＯＳ回路を備えた表示装置の駆動回路。
【請求項７】
前記第１のＮチャンネル型ＴＦＴおよび前記第２のＮチャンネル型ＴＦＴは、同一半導体層に形成されていることを特徴とする請求項５または請求項６に記載の表示装置の駆動回路。
【請求項８】
前記第３のＮチャンネル型ＴＦＴおよび前記第４のＮチャンネル型ＴＦＴは、同一半導体層に形成されていることを特徴とする請求項５乃至請求項７のいずれか一項に記載の表示装置の駆動回路。
【請求項９】
前記第２のＰチャンネル型ＴＦＴは、２つのゲイト電極を有していることを特徴とする請求項５乃至請求項８のいずれか一項に記載の表示装置の駆動回路。
【請求項１０】
前記第４のＰチャンネル型ＴＦＴは、２つのゲイト電極を有していることを特徴とする請求項５乃至請求項９のいずれか一項に記載の表示装置の駆動回路。
【請求項１１】
電源電圧Ｖｄｄの電源と、電源電圧Ｖｓｓの電源と、入力端子と、出力端子と、Ｐチャンネルエンハンスエント型ＴＦＴと、Ｎチャンネルデプレッション型ＴＦＴ、Ｎチャンネルエンハンスメント型ＴＦＴとを有し、
前記Ｐチャンネルエンハンスメント型ＴＦＴのソースは、前記電源電圧Ｖｄｄの電源に接続され、
前記Ｐチャンネルエンハンスメント型ＴＦＴのドレインは、前記Ｎチャンネルデプレッション型ＴＦＴのドレインに接続され、
前記Ｎチャンネルデプレッション型ＴＦＴのソースは、Ｎチャンネルエンハンスメント型ＴＦＴのドレインに接続され、
前記Ｎチャンネルエンハンスメント型ＴＦＴのソースは、前記電源電圧Ｖｓｓの電源に接続され、
前記Ｐチャンネルエンハンスメント型ＴＦＴのゲイトおよび前記Ｎチャンネルエンハンスメント型ＴＦＴのゲイトは、前記入力端子に接続され、
前記Ｎチャンネルデプレッション型ＴＦＴのゲイトは、前記電源電圧Ｖｄｄ１の電源に接続され、
前記出力端子は、前記Ｐチャンネルエンハンスメント型ＴＦＴのドレインと前記Ｎチャンネルエンハンスメント型ＴＦＴのドレインとの間に接続され、
前記電源電圧は、Ｖｄｄ＞Ｖｓｓの関係を満たすことを特徴とするＣＭＯＳ回路を備えた表示装置の駆動回路。
【請求項１２】
前記Ｎチャンネルデプレッション型ＴＦＴおよび前記Ｎチャンネルエンハンスメント型ＴＦＴは、同一半導体層に形成されていることを特徴とする請求項１１に記載の表示装置の駆動回路。
【請求項１３】
前記Ｐチャンネルエンハンスメント型ＴＦＴは、２つのゲイト電極を有していることを特徴とする請求項１１または請求項１２に記載の表示装置の駆動回路。
【請求項１４】
電源電圧Ｖｄｄの電源と、電源電圧Ｖｓｓの電源と、第１の入力端子と、第２の入力端子と、出力端子と、４つのＰチャンネルエンハンスメント型ＴＦＴと、２つのＮチャンネルデプレッション型ＴＦＴと、２つのＮチャンネルエンハンスメント型ＴＦＴとを有し、
第１のＰチャンネルエンハンスメント型ＴＦＴのソースは、前記電源電圧Ｖｄｄの電源に接続され、
前記第１のＰチャンネルエンハンスメント型ＴＦＴのドレインは、第２のＰチャンネルエンハンスメント型ＴＦＴのソースに接続され、
前記第２のＰチャンネルエンハンスメント型ＴＦＴのドレインは、第１のＮチャンネルデプレッション型ＴＦＴのドレインに接続され、
前記第１のＮチャンネルデプレッション型ＴＦＴのソースは、第１のＮチャンネルエンハンスメント型ＴＦＴのドレインに接続され、
前記第１のＮチャンネルエンハンスメントＴＦＴのソースは、前記電源電圧Ｖｓｓの電源に接続され、
第３のＰチャンネルエンハンスメント型ＴＦＴのソースは、前記電源電圧Ｖｄｄの電源に接続され、
前記第３のＰチャンネルエンハンスメント型ＴＦＴのドレインは、第４のＰチャンネルエンハンスメント型ＴＦＴのソースに接続され、
前記第４のＰチャンネルエンハンスメント型ＴＦＴのドレインは、第２のＮチャンネルデプレッション型ＴＦＴのドレインに接続され、
前記第２のＮチャンネルデプレッション型ＴＦＴのソースは、第２のＮチャンネルエンハンスメント型ＴＦＴのドレインに接続され、
前記第２のＮチャンネルエンハンスメント型ＴＦＴのソースは、前記電源電圧Ｖｓｓの電源に接続され、
前記第１のＮチャンネル型ＴＦＴのゲイトは、前記第４のＰチャンネルエンハンスメント型ＴＦＴのドレインと前記第２のＮチャンネルデプレッション型ＴＦＴのドレインとの間に接続され、
前記第２のＰチャンネルエンハンスメント型ＴＦＴのゲイトおよび前記第１のＮチャンネルエンハンスメント型ＴＦＴのゲイトは、前記第１の入力端子に接続され、
前記第４のＰチャンネルエンハンスメント型ＴＦＴのゲイトおよび前記第２のＮチャンネルエンハンスメント型ＴＦＴのゲイトは、前記第２の入力端子に接続され、
前記第１のＰチャンネルエンハンスメント型ＴＦＴのゲイトは、前記第４のＰチャンネルエンハンスメント型ＴＦＴのドレインと前記第２のＮチャンネルデプレッション型ＴＦＴのドレインとの間に接続され、
前記第１のＮチャンネルデプレッション型ＴＦＴのゲイトは、前記第１のＮチャンネルデプレッション型ＴＦＴのソースと前記第１のＮチャンネルエンハンスメント型ＴＦＴのドレインとの間に接続され、
前記第２のＮチャンネルデプレッション型ＴＦＴのゲイトは、前記第２のＮチャンネルデプレッション型ＴＦＴのソースと前記第２のＮチャンネルエンハンスメント型ＴＦＴのドレインとの間に接続され、
前記第３のＰチャンネルエンハンスメント型ＴＦＴのゲイトと、前記第２のＰチャンネルエンハンスメント型ＴＦＴのドレインと前記第１のＮチャンネルデプレッション型ＴＦＴのドレインとの間との電位差が前記出力端子に出力され、
前記電源電圧は、Ｖｄｄ＞Ｖｓｓの関係を満たすレベルシフタを備えた表示装置の駆動回路。
【請求項１５】
前記第１のＮチャンネルデプレッション型ＴＦＴおよび前記第１のＮチャンネルエンハンスメント型ＴＦＴは、同一半導体層に形成されていることを特徴とする請求項１４に記載の表示装置の駆動回路。
【請求項１６】
前記第２のＮチャンネルデプレッション型ＴＦＴおよび前記第２のＮチャンネルエンハンスメント型ＴＦＴは、同一半導体層に形成されていることを特徴とする請求項１４または請求項１５に記載の表示装置の駆動回路。
【請求項１７】
前記第２のＰチャンネル型ＴＦＴは、２つのゲイト電極を有していることを特徴とする請求項１４乃至請求項１６のいずれか一項に記載の表示装置の駆動回路。
【請求項１８】
前記第４のＰチャンネル型ＴＦＴは、２つのゲイト電極を有していることを特徴とする請求項１４乃至請求項１７のいずれか一項に記載の表示装置の駆動回路。
【請求項１９】
絶縁表面を有する基板上に形成される複数の画素ＴＦＴおよび前記画素ＴＦＴを駆動する駆動回路と、
を備え、
前記駆動回路は、電源電圧Ｖｄｄ１の電源と、電源電圧Ｖｄｄ２の電源と、電源電圧Ｖｓｓの電源と、入力端子と、出力端子と、１つのＰチャンネル型ＴＦＴと、２つのＮチャンネル型ＴＦＴとを有し、
前記Ｐチャンネル型ＴＦＴのソースは、前記電源電圧Ｖｄｄ２の電源に接続され、
前記Ｐチャンネル型ＴＦＴとのドレインは、第１のＮチャンネル型ＴＦＴのドレインに接続され、
前記第１のＮチャンネル型ＴＦＴのソースは、第２のＮチャンネル型ＴＦＴのドレインに接続され、
前記第２のＮチャンネル型ＴＦＴのソースは、前記電源電圧Ｖｓｓの電源に接続され、
前記Ｐチャンネル型ＴＦＴのゲイトと、前記第２のＮチャンネル型ＴＦＴのゲイトは前記入力端子に接続され、
前記第１のＮチャンネル型ＴＦＴのゲイトは、前記電源電圧Ｖｄｄ１の電源に接続され、
前記出力端子は、前記Ｐチャンネル型ＴＦＴのドレインと前記第１のＮチャンネル型ＴＦＴのドレインとの間に接続され、
前記電源電圧は、Ｖｄｄ２＞Ｖｄｄ１＞Ｖｓｓの関係を満たすことを特徴とするＣＭＯＳ回路を備えた駆動回路を備えた表示装置。
【請求項２０】
前記Ｐチャンネル型ＴＦＴおよび前記Ｎチャンネル型ＴＦＴは、エンハンスメント型ＴＦＴであることを特徴とする請求項１９に記載の表示装置。
【請求項２１】
前記第１のＮチャンネル型ＴＦＴおよび前記第２のＮチャンネル型ＴＦＴは、同一半導体層に形成されていることを特徴とする請求項１９または請求項２０に記載の表示装置。
【請求項２２】
前記Ｐチャンネル型ＴＦＴは、２つのゲイト電極を有していることを特徴とする請求項１９乃至請求項２１のいずれか一項に記載の表示装置。
【請求項２３】
絶縁表面を有する基板上に形成される複数の画素ＴＦＴおよび前記画素ＴＦＴを駆動する駆動回路と、
を備え、
前記駆動回路は、電源電圧Ｖｄｄ１の電源と、電源電圧Ｖｄｄ２の電源と、電源電圧Ｖｓｓの電源と、第１の入力端子と、第２の入力端子と、出力端子と、４つのＰチャンネル型ＴＦＴと、４つのＮチャンネル型ＴＦＴとを有し、
第１のＰチャンネル型ＴＦＴのソースは、前記電源電圧Ｖｄｄ２の電源に接続され、
前記第１のＰチャンネル型ＴＦＴのドレインは、第２のＰチャンネル型ＴＦＴのソースに接続され、
前記第２のＰチャンネル型ＴＦＴのドレインは、第１のＮチャンネル型ＴＦＴのドレインに接続され、
前記第１のＮチャンネル型ＴＦＴのソースは、第２のＮチャンネル型ＴＦＴのドレインに接続され、
前記第２のＮチャンネルＴＦＴのソースは、前記電源電圧Ｖｓｓの電源に接続され、
第３のＰチャンネル型ＴＦＴのソースは、前記電源電圧Ｖｄｄ２の電源に接続され、
前記第３のＰチャンネル型ＴＦＴのドレインは、第４のＰチャンネル型ＴＦＴのソースに接続され、
前記第４のＰチャンネル型ＴＦＴのドレインは、第３のＮチャンネル型ＴＦＴのドレインに接続され、
前記第３のＮチャンネル型ＴＦＴのソースは、第４のＮチャンネル型ＴＦＴのドレインに接続され、
前記第４のＮチャンネル型ＴＦＴのソースは、前記電源電圧Ｖｓｓの電源に接続され、
前記第１のＮチャンネル型ＴＦＴのゲイトおよび前記第３のＮチャンネル型ＴＦＴのゲイトは、前記電源電圧Ｖｄｄ１の電源に接続され、
前記第２のＰチャンネル型ＴＦＴのゲイトおよび前記第２のＮチャンネル型ＴＦＴのゲイトは、前記第１の入力端子に接続され、
前記第４のＰチャンネル型ＴＦＴのゲイトおよび前記第４のＮチャンネル型ＴＦＴのゲイトは、前記第２の入力端子に接続され、
前記第１のＰチャンネル型ＴＦＴのゲイトは、前記第４のＰチャンネル型ＴＦＴのドレインと前記第３のＮチャンネル型ＴＦＴのドレインとの間に接続され、
前記第３のＰチャンネル型ＴＦＴのゲイトと、前記第２のＰチャンネル型ＴＦＴのドレインと前記第１のＮチャンネル型ＴＦＴのドレインとの間との電位差が前記出力端子に出力され、
前記電源電圧は、Ｖｄｄ２＞Ｖｄｄ１＞Ｖｓｓの関係を満たすレベルシフタを備えた駆動回路を有する表示装置。
【請求項２４】
前記４つのＰチャンネル型ＴＦＴおよび前記４つのＮチャンネル型ＴＦＴは、エンハンスメント型ＴＦＴであることを特徴とする請求項２３に記載の表示装置。
【請求項２５】
前記第１のＮチャンネル型ＴＦＴおよび前記第２のＮチャンネル型ＴＦＴは、同一半導体層に形成されていることを特徴とする請求項２３または請求項２４に記載の表示装置。
【請求項２６】
前記第３のＮチャンネル型ＴＦＴおよび前記第４のＮチャンネル型ＴＦＴは同一半導体層に形成されていることを特徴とする請求項２３乃至請求項２５のいずれか一項に記載の表示装置。
【請求項２７】
前記第２のＰチャンネル型ＴＦＴは、２つのゲイト電極を有していることを特徴とする請求項２３乃至請求項２６のいずれか一項に記載の表示装置。
【請求項２８】
前記第４のＰチャンネル型ＴＦＴは、２つのゲイト電極を有していることを特徴とする請求項２３乃至請求項２７のいずれか一項に記載の表示装置。
【請求項２９】
絶縁表面を有する基板上に形成される複数の画素ＴＦＴおよび前記画素ＴＦＴを駆動する駆動回路と、
を備え、
前記駆動回路は、電源電圧Ｖｄｄの電源と、電源電圧Ｖｓｓの電源と、入力端子と、出力端子と、Ｐチャンネルエンハンスエント型ＴＦＴと、Ｎチャンネルデプレッション型ＴＦＴ、Ｎチャンネルエンハンスメント型ＴＦＴとを有し、
前記Ｐチャンネルエンハンスメント型ＴＦＴのソースは、前記電源電圧Ｖｄｄの電源に接続され、
前記Ｐチャンネルエンハンスメント型ＴＦＴのドレインは、前記Ｎチャンネルデプレッション型ＴＦＴのドレインに接続され、
前記Ｎチャンネルデプレッション型ＴＦＴのソースは、前記Ｎチャンネルエンハンスメント型ＴＦＴのドレインに接続され、
前記Ｎチャンネルエンハンスメント型ＴＦＴのソースは、前記電源電圧Ｖｓｓの電源に接続され、
前記Ｐチャンネルエンハンスメント型ＴＦＴのゲイトおよび前記Ｎチャンネルエンハンスメント型ＴＦＴのゲイトは、前記入力端子に接続され、
前記Ｎチャンネルデプレッション型ＴＦＴのゲイトは、前記電源電圧Ｖｄｄ１の電源に接続され、
前記出力端子は、前記Ｐチャンネルエンハンスメント型ＴＦＴのドレインと前記Ｎチャンネルエンハンスメント型ＴＦＴのドレインとの間に接続され、
前記電源電圧は、Ｖｄｄ＞Ｖｓｓの関係を満たすことを特徴とするＣＭＯＳ回路を備えた駆動回路を有する表示装置。
【請求項３０】
前記Ｎチャンネルデプレッション型ＴＦＴおよび前記Ｎチャンネルエンハンスメント型ＴＦＴは、同一半導体層に形成されていることを特徴とする請求項２９に記載の表示装置。
【請求項３１】
前記Ｐチャンネルエンハンスメント型ＴＦＴは、２つのゲイト電極を有していることを特徴とする請求項２９または請求項３０に記載のの表示装置。
【請求項３２】
絶縁表面を有する基板上に形成される複数の画素ＴＦＴおよび前記画素ＴＦＴを駆動する駆動回路と、
を備え、
前記駆動回路は、電源電圧Ｖｄｄの電源と、電源電圧Ｖｓｓの電源と、第１の入力端子と、第２の入力端子と、出力端子と、４つのＰチャンネルエンハンスメント型ＴＦＴと、２つのＮチャンネルデプレッション型ＴＦＴと、２つのＮチャンネルエンハンスメント型ＴＦＴとを有し、
第１のＰチャンネルエンハンスメント型ＴＦＴのソースは、前記電源電圧Ｖｄｄの電源に接続され、
前記第１のＰチャンネルエンハンスメント型ＴＦＴのドレインは、第２のＰチャンネルエンハンスメント型ＴＦＴのソースに接続され、
前記第２のＰチャンネルエンハンスメント型ＴＦＴのドレインは、第１のＮチャンネルデプレッション型ＴＦＴのドレインに接続され、
前記第１のＮチャンネルデプレッション型ＴＦＴのソースは、第１のＮチャンネルエンハンスメント型ＴＦＴのドレインに接続され、
前記第１のＮチャンネルエンハンスメントＴＦＴのソースは、前記電源電圧Ｖｓｓの電源に接続され、
第３のＰチャンネルエンハンスメント型ＴＦＴのソースは、前記電源電圧Ｖｄｄの電源に接続され、
前記第３のＰチャンネルエンハンスメント型ＴＦＴのドレインは、第４のＰチャンネルエンハンスメント型ＴＦＴのソースに接続され、
前記第４のＰチャンネルエンハンスメント型ＴＦＴのドレインは、第２のＮチャンネルデプレッション型ＴＦＴのドレインに接続され、
前記第２のＮチャンネルデプレッション型ＴＦＴのソースは、第２のＮチャンネルエンハンスメント型ＴＦＴのドレインに接続され、
前記第２のＮチャンネルエンハンスメント型ＴＦＴのソースは、前記電源電圧Ｖｓｓの電源に接続され、
前記第１のＮチャンネル型ＴＦＴのゲイトは、前記第４のＰチャンネルエンハンスメント型ＴＦＴのドレインと前記第２のＮチャンネルデプレッション型ＴＦＴのドレインとの間に接続され、
前記第２のＰチャンネルエンハンスメント型ＴＦＴのゲイトおよび前記第１のＮチャンネルエンハンスメント型ＴＦＴのゲイトは、前記第１の入力端子に接続され、
前記第４のＰチャンネルエンハンスメント型ＴＦＴのゲイトおよび前記第２のＮチャンネルエンハンスメント型ＴＦＴのゲイトは、前記第２の入力端子に接続され、
前記第１のＰチャンネルエンハンスメント型ＴＦＴのゲイトは、前記第４のＰチャンネルエンハンスメント型ＴＦＴのドレインと前記第２のＮチャンネルデプレッション型ＴＦＴのドレインとの間に接続され、
前記第１のＮチャンネルデプレッション型ＴＦＴのゲイトは、前記第１のＮチャンネルデプレッション型ＴＦＴのソースと前記第１のＮチャンネルエンハンスメント型ＴＦＴのドレインとの間に接続され、
前記第２のＮチャンネルデプレッション型ＴＦＴのゲイトは、前記第２のＮチャンネルデプレッション型ＴＦＴのソースと前記第２のＮチャンネルエンハンスメント型ＴＦＴのドレインとの間に接続され、
前記第３のＰチャンネルエンハンスメント型ＴＦＴのゲイトと、前記第２のＰチャンネルエンハンスメント型ＴＦＴのドレインと前記第１のＮチャンネルデプレッション型ＴＦＴのドレインとの間との電位差が前記出力端子に出力され、
前記電源電圧は、Ｖｄｄ＞Ｖｓｓの関係を満たすレベルシフタを備えた駆動回路を有する表示装置。
【請求項３３】
前記第１のＮチャンネルデプレッション型ＴＦＴおよび前記第１のＮチャンネルエンハンスメント型ＴＦＴは、同一半導体層に形成されていることを特徴とする請求項３２に記載の表示装置。
【請求項３４】
前記第２のＮチャンネルデプレッション型ＴＦＴおよび前記第２のＮチャンネルエンハンスメント型ＴＦＴは、同一半導体層に形成されていることを特徴とする請求項３２または請求項３３に記載の表示装置。
【請求項３５】
前記第２のＰチャンネル型ＴＦＴは、２つのゲイト電極を有していることを特徴とする請求項３２乃至請求項３４のいずれか一項に記載の表示装置の駆動回路。
【請求項３６】
前記第４のＰチャンネル型ＴＦＴは、２つのゲイト電極を有していることを特徴とする請求項３２乃至請求項３５のいずれか一項に記載の表示装置の駆動回路。
【請求項３７】
請求項１９乃至請求項３６のいずれか一項に記載の表示装置は液晶表示装置であることを特徴とする表示装置。
【請求項３８】
請求項１９乃至請求項３６のいずれか一項に記載の表示装置はエレクトロルミネセンス表示装置であることを特徴とする表示装置。