(57)【要約】  ＤＣ−ＤＣコンバータの主スイッチ素子としての第１のスイッチ素子（Ｑ１）と、力率改善回路のスイッチ素子としての第３のスイッチ素子（Ｑ３）を、ターンオンタイミングは同期させつつ、オン期間制御を独立して行うことで、スイッチング周波数の上昇を防ぎ、間欠発振させないことで音鳴りを防止する。  軽負荷或いは無負荷時の第１のスイッチ素子（Ｑ１）のスイッチング周波数上昇による間欠発振制御が防止でき、間欠発振の周波数が可聴周波数帯に入って音鳴りを起こしたり、リプル電圧が大きくなったりする問題が解消される。
2009025157.tif 000002
【特許請求の範囲】
【請求項１】
第１のスイッチ素子（Ｑ１）、第１のダイオード（Ｄ１）、および第１のキャパシタ（Ｃｄｓ１）の並列接続回路で構成された第１のスイッチ回路（Ｓ１）と、
第２のスイッチ素子（Ｑ２）、第２のダイオード（Ｄ２）、および第２のキャパシタ（Ｃｄｓ２）の並列接続回路で構成された第２のスイッチ回路（Ｓ２）と、
第３のスイッチ素子（Ｑ３）、第３のダイオード（Ｄ３）、および第３のキャパシタ（Ｃｄｓ３）の並列接続回路で構成された第３のスイッチ回路（Ｓ３）と、
交流入力電圧（Ｖｉｎ）を整流する少なくとも１つの整流素子により構成された入力側整流回路（Ｄａ）と、
前記入力側整流回路（Ｄａ）により整流された電圧が印加される第４のキャパシタ（Ｃａ）と、１次巻線（Ｌｐ）、２次巻線（Ｌｓ）、第１の駆動巻線（Ｌｂ１）および第２の駆動巻線（Ｌｂ２）を少なくとも有するトランス（Ｔ）と、
前記２次巻線（Ｌｓ）に接続された整流平滑回路（ＲＳ）と、
前記１次巻線（Ｌｐ）に直列に接続された第１のインダクタ（Ｌｒ）と、
第３のスイッチ回路（Ｓ３）は、そのオン期間が第１のスイッチ回路（Ｓ１）のオン期間に含まれるように動作し、前記第３のスイッチ回路（Ｓ３）のオン期間に第４のキャパシタ（Ｃａ）の電圧が印加されるように接続された第２のインダクタ（Ｌｉ）と、
前記第２のインダクタ（Ｌｉ）に逆電流が流れるのを阻止するために、前記第２のインダクタ（Ｌｉ）の一端にアノードが接続され、前記第２のスイッチ素子（Ｑ２）の一端にカソードが接続された第４のダイオード（Ｄｉ）と、
前記第２のインダクタ（Ｌｉ）に蓄えられた励磁エネルギーにより充電され、且つ、前記第１のスイッチ回路（Ｓ１）のオン期間に前記１次巻線（Ｌｐ）および前記第１のインダクタ（Ｌｒ）からなる直列回路に電圧を印加するように接続された第５のキャパシタ（Ｃｉ）と、
前記トランス（Ｔ）の１次巻線（Ｌｐ）に対して並列に接続される、前記第２のスイッチ回路（Ｓ２）と直列回路を成す第６のキャパシタ（Ｃｒ）と、
前記第１・第２のスイッチ素子（Ｑ１，Ｑ２）を両スイッチ素子が共にオフする期間を挟んで交互にオンオフ駆動する第１のスイッチング制御回路（ＳＣ１）および第２のスイッチング制御回路（ＳＣ２）と、
前記第３のスイッチ素子（Ｑ３）のオンオフ駆動を制御するスイッチング制御回路（ＳＣ３）とを備え、
前記第１のスイッチング制御回路（ＳＣ１）および前記第３のスイッチング制御回路（ＳＣ３）は、共に前記第１の駆動巻線（Ｌｂ１）に生じる電圧によって動作し、前記第２のスイッチング制御回路（ＳＣ２）は、前記第２の駆動巻線（Ｌｂ２）に生じる電圧によって動作することを特徴とするスイッチング電源装置。
【請求項２】
第１のスイッチ素子（Ｑ１）、第１のダイオード（Ｄ１）、および第１のキャパシタ（Ｃｄｓ１）の並列接続回路で構成された第１のスイッチ回路（Ｓ１）と、
第２のスイッチ素子（Ｑ２）、第２のダイオード（Ｄ２）、および第２のキャパシタ（Ｃｄｓ２）の並列接続回路で構成された第２のスイッチ回路（Ｓ２）と、
第３のスイッチ素子（Ｑ３）、第３のダイオード（Ｄ３）、および第３のキャパシタ（Ｃｄｓ３）の並列接続回路で構成された第３のスイッチ回路（Ｓ３）と、
交流入力電圧（Ｖｉｎ）を整流する少なくとも１つの整流素子により構成された入力側整流回路（Ｄａ）と、
前記入力側整流回路（Ｄａ）により整流された電圧が印加される第４のキャパシタ（Ｃａ）と、
１次巻線（Ｌｐ）、２次巻線（Ｌｓ）、第１の駆動巻線（Ｌｂ１）および第２の駆動巻線（Ｌｂ２）を少なくとも有するトランス（Ｔ）と、
前記２次巻線（Ｌｓ）に接続された整流平滑回路（ＲＳ）と、
前記１次巻線（Ｌｐ）に直列に接続された第１のインダクタ（Ｌｒ）と、
第３のスイッチ回路（Ｓ３）は、そのオン期間が第１のスイッチ回路（Ｓ１）のオン期間に含まれるように動作し、前記第３のスイッチ回路（Ｓ３）のオン期間に第４のキャパシタ（Ｃａ）の電圧が印加されるように接続された第２のインダクタ（Ｌｉ）と、
前記第２のインダクタ（Ｌｉ）に逆電流が流れるのを阻止するために、前記第２のインダクタ（Ｌｉ）の一端にアノードが接続され、前記第２のスイッチ素子（Ｑ２）の一端にカソードが接続された第４のダイオード（Ｄｉ）と、
前記第２のインダクタ（Ｌｉ）に蓄えられた励磁エネルギーにより充電され、且つ、前記第１のスイッチ回路（Ｓ１）のオン期間に前記１次巻線（Ｌｐ）、第１のインダクタ（Ｌｒ）および第６のキャパシタ（Ｃｒ）からなる直列回路に電圧を印加するように接続された第５のキャパシタ（Ｃｉ）と、
前記第５のキャパシタ（Ｃｉ）と前記第１のインダクタ（Ｌｒ）間に直列に挿入された第６のキャパシタ（Ｃｒ）と、
前記第１・第２のスイッチ素子（Ｑ１，Ｑ２）を両スイッチ素子が共にオフする期間を挟んで交互にオンオフ駆動する第１のスイッチング制御回路（ＳＣ１）および第２のスイッチング制御回路（ＳＣ２）と、
前記第３のスイッチ素子（Ｑ３）のオンオフ駆動を制御するスイッチング制御回路（ＳＣ３）とを備え、前記第１のスイッチング制御回路（ＳＣ１）および前記第３のスイッチング制御回路（ＳＣ３）は、共に前記第１の駆動巻線（Ｌｂ１）に生じる電圧によって動作し、前記第２のスイッチング制御回路（ＳＣ２）は、前記第２の駆動巻線（Ｌｂ２）に生じる電圧によって動作することを特徴とするスイッチング電源装置。
【請求項３】
第１のスイッチ素子（Ｑ１）、第１のダイオード（Ｄ１）、および第１のキャパシタ（Ｃｄｓ１）の並列接続回路で構成された第１のスイッチ回路（Ｓ１）と、
第２のスイッチ素子（Ｑ２）、第２のダイオード（Ｄ２）、および第２のキャパシタ（Ｃｄｓ２）の並列接続回路で構成された第２のスイッチ回路（Ｓ２）と、
第３のスイッチ素子（Ｑ３）、第３のダイオード（Ｄ３）、および第３のキャパシタ（Ｃｄｓ３）の並列接続回路で構成された第３のスイッチ回路（Ｓ３）と、
交流入力電圧（Ｖｉｎ）を整流する少なくとも１つの整流素子により構成された入力側整流回路（Ｄａ）と前記入力側整流回路（Ｄａ）により整流された電圧が印加される第４のキャパシタ（Ｃａ）と、
１次巻線（Ｌｐ）、２次巻線（Ｌｓ）、第１の駆動巻線（Ｌｂ１）および第２の駆動巻線（Ｌｂ２）を少なくとも有するトランス（Ｔ）と、
前記２次巻線（Ｌｓ）に接続された整流平滑回路（ＲＳ）と、
前記１次巻線（Ｌｐ）に直列に接続された第１のインダクタ（Ｌｒ）と、
第３のスイッチ回路（Ｓ３）は、そのオン期間が第１のスイッチ回路（Ｓ１）のオン期間に含まれるように動作し、前記第３のスイッチ回路（Ｓ３）のオン期間に第４のキャパシタ（Ｃａ）の電圧が印加されるように接続された第２のインダクタ（Ｌｉ）と、
第２のインダクタ（Ｌｉ）に蓄えられた励磁エネルギーにより充電され、且つ、前記第１のスイッチ回路（Ｓ１）のオン期間に前記１次巻線（Ｌｐ）、第１のインダクタ（Ｌｒ）および第６のキャパシタ（Ｃｒ）からなる直列回路に電圧を印加するように接続された第５のキャパシタ（Ｃｉ）と、
一端が前記トランス（Ｔ）の１次巻線（Ｌｐ）に接続され、他端が前記第１のスイッチ回路（Ｓ１）と前記第２のスイッチ回路（Ｓ２）の接続点に接続された第６のキャパシタ（Ｃｒ）と、
前記第２のインダクタ（Ｌｉ）に逆電流が流れるのを阻止するために、前記第２のインダクタ（Ｌｉ）の一端にアノードが接続され、前記トランス（Ｔ）の１次巻線（Ｌｐ）と前記第６のキャパシタ（Ｃｒ）の接続点にカソードが接続された第４のダイオード（Ｄｉ）と、
前記第１・第２のスイッチ素子（Ｑ１，Ｑ２）を両スイッチ素子が共にオフする期間を挟んで交互にオンオフ駆動する第１のスイッチング制御回路（ＳＣ１）および第２のスイッチング制御回路（ＳＣ２）と、
前記第３のスイッチ素子（Ｑ３）のオンオフ駆動を制御するスイッチング制御回路（ＳＣ３）とを備え、
前記第１のスイッチング制御回路（ＳＣ１）および前記第３のスイッチング制御回路（ＳＣ３）は、共に前記第１の駆動巻線（Ｌｂ１）に生じる電圧によって動作し、前記第２のスイッチング制御回路（ＳＣ２）は、前記第２の駆動巻線（Ｌｂ２）に生じる電圧によって動作することを特徴とするスイッチング電源装置。
【請求項４】
第１のスイッチ素子（Ｑ１）、第１のダイオード（Ｄ１）、および第１のキャパシタ（Ｃｄｓ１）の並列接続回路で構成された第１のスイッチ回路（Ｓ１）と、
第２のスイッチ素子（Ｑ２）、第２のダイオード（Ｄ２）、および第２のキャパシタ（Ｃｄｓ２）の並列接続回路で構成された第２のスイッチ回路（Ｓ２）と、
第３のスイッチ素子（Ｑ３）、第３のダイオード（Ｄ３）、および第３のキャパシタ（Ｃｄｓ３）の並列接続回路で構成された第３のスイッチ回路（Ｓ３）と、
交流入力電圧（Ｖｉｎ）を整流する少なくとも１つの整流素子により構成された入力側整流回路（Ｄａ）と、
前記入力側整流回路（Ｄａ）により整流された電圧が印加される第４のキャパシタ（Ｃａ）と、
１次巻線（Ｌｐ）、２次巻線（Ｌｓ）、第１の駆動巻線（Ｌｂ１）および第２の駆動巻線（Ｌｂ２）を少なくとも有するトランス（Ｔ）と、
前記２次巻線（Ｌｓ）に接続された整流平滑回路（ＲＳ）と、
前記１次巻線（Ｌｐ）に直列に接続された第１のインダクタ（Ｌｒ）と、
第３のスイッチ回路（Ｓ３）は、そのオン期間が第１のスイッチ回路（Ｓ１）のオン期間に含まれるように動作し、前記第３のスイッチ回路（Ｓ３）のオン期間に第４のキャパシタ（Ｃａ）の電圧が印加されるように接続された第２のインダクタ（Ｌｉ）と、
前記第２のインダクタ（Ｌｉ）に蓄えられた励磁エネルギーにより充電され、且つ、前記第１のスイッチ回路（Ｓ１）のオン期間に前記１次巻線（Ｌｐ）および第１のインダクタ（Ｌｒ）からなる直列回路に電圧を印加するように接続された第５のキャパシタ（Ｃｉ）と、
第１のスイッチ回路（Ｓ１）の両端に並列に接続される直列回路を第２のスイッチ回路（Ｓ２）とで構成する第６のキャパシタ（Ｃｒ）と、
前記第１・第２のスイッチ素子（Ｑ１，Ｑ２）を両スイッチ素子が共にオフする期間を挟んで交互にオンオフ駆動する第１のスイッチング制御回路（ＳＣ１）および第２のスイッチング制御回路（ＳＣ２）と、
前記第３のスイッチ素子（Ｑ３）のオンオフ駆動を制御するスイッチング制御回路（ＳＣ３）とを備え、
前記第１のスイッチング制御回路（ＳＣ１）および前記第３のスイッチング制御回路（ＳＣ３）は、共に前記第１の駆動巻線（Ｌｂ１）に生じる電圧によって動作し、前記第２のスイッチング制御回路（ＳＣ２）は、前記第２の駆動巻線（Ｌｂ２）に生じる電圧によって動作することを特徴とするスイッチング電源装置。
【請求項５】
前記入力側整流回路（Ｄａ）にアノード端子を、前記第５のキャパシタ（Ｃｉ）にカソード端子を接続した第５のダイオード（Ｄｂ）を備えたことを特徴とする請求項１乃至４のいずれかに記載のスイッチング電源装置。
【請求項６】
前記第１のインダクタ（Ｌｒ）は、前記トランス（Ｔ）の漏れインダクタンスを利用したものであることを特徴とする請求項１乃至５のいずれかに記載のスイッチング電源装置。
【請求項７】
前記第１のスイッチ素子（Ｑ１）、前記第２のスイッチ素子（Ｑ２）、および前記第３のスイッチ素子（Ｑ３）の少なくとも１つは電界効果トランジスタ（ＦＥＴ）で構成されていることを特徴とする請求項１乃至６のいずれかに記載のスイッチング電源装置。
【請求項８】
前記第１のスイッチ素子（Ｑ１）の制御端子と前記第１の駆動巻線（Ｌｂ１）の間に、抵抗（Ｒｇ１）とキャパシタ（Ｃｇ１）の直列回路からなる第１の遅延回路（ＤＬ１）が接続され、前記第２のスイッチ素子（Ｑ２）の制御端子と前記第２の駆動巻線（Ｌｂ２）との間に、抵抗（Ｒｇ２）とキャパシタ（Ｃｇ２）の直列回路からなる第２の遅延回路（ＤＬ２）が接続され、前記第３のスイッチ素子（Ｑ３）の制御端子と前記第１の駆動巻線（Ｌｂ１）の間に、抵抗（Ｒｇ３）とキャパシタ（Ｃｇ３）の直列回路からなる第３の遅延回路（ＤＬ３）が接続され、前記第１、第２および第３のスイッチング制御回路（ＳＣ１，ＳＣ２，ＳＣ３）は、前記第１および第２の駆動巻線（Ｌｂ１，Ｌｂ２）にそれぞれ前記スイッチ素子（Ｑ１，Ｑ２）をターンオンさせる電圧が発生してから、前記第１、第２および第３の遅延回路（ＤＬ１，ＤＬ２，ＤＬ３）によって該電圧を所定時間遅延させた後、前記第１、第２および第３のスイッチ素子（Ｑ１，Ｑ２，Ｑ３）をターンオンさせることを特徴とする請求項１乃至７のいずれかに記載のスイッチング電源装置。
【請求項９】
前記第１、第２および第３の遅延回路（ＤＬ１，ＤＬ２，ＤＬ３）の遅延時間は、それぞれ前記第１のスイッチ素子（Ｑ１）、第２のスイッチ素子（Ｑ２）および第３のスイッチ素子（Ｑ３）のドレイン−ソース間或いはコレクタ−エミッタ間の電圧が零電圧または零電圧付近に低下してからターンオンするように、各々設定されていることを特徴とする請求項８に記載のスイッチング電源装置。
【請求項１０】
前記第１のスイッチング制御回路（ＳＣ１）は第１のトランジスタ（Ｔｒ１）と第１の時定数回路（ＴＣ１）を有し、前記第２のスイッチング制御回路（ＳＣ２）は第２のトランジスタ（Ｔｒ２）と第２の時定数回路（ＴＣ２）を有し、前記第３のスイッチング制御回路（ＳＣ３）は第３のトランジスタ（Ｔｒ３）と第３の時定数回路（ＴＣ３）を有し、前記第１・第２の駆動巻線（Ｌｂ１，Ｌｂ２）に発生した電圧によって、前記第１または第２または第３の時定数回路（ＴＣ１，ＴＣ２，ＴＣ３）で設定された時間後に前記第１または第２または第３のトランジスタ（Ｔｒ１，Ｔｒ２，Ｔｒ３）がターンオンし、それに応じて前記第１または第２または第３のスイッチ素子（Ｑ１，Ｑ２，Ｑ３）がターンオフする構成となっていることを特徴とする請求項１乃至９のいずれかに記載のスイッチング電源装置。
【請求項１１】
前記整流平滑回路（ＲＳ）の後段には第１の帰還回路（ＦＢ１）が設けられ、前記帰還回路（ＦＢ１）は前記トランス（Ｔ）の２次側に前記整流平滑回路（ＲＳ）を介して出力される出力電圧をモニタし、前記出力電圧が所定の値を超えた場合に、フィードバック信号を１次側に絶縁状態で伝達する絶縁手段を有し、前記フィードバック信号を受けて、即座に前記第１のトランジスタ（Ｔｒ１）をターンオンさせ、その結果として前記第１のスイッチ素子（Ｑ１）をターンオフさせる構成としたことを特徴とする請求項１乃至１０のいずれかに記載のスイッチング電源装置。
【請求項１２】
前記絶縁手段はフォトカプラであることを特徴とする請求項１１に記載のスイッチング電源装置。
【請求項１３】
前記第５のキャパシタ（Ｃｉ）の両端電圧をモニタする第２の帰還回路（ＦＢ２）が設けられ、前記第２の帰還回路（ＦＢ２）は、前記第５のキャパシタ（Ｃｉ）の両端電圧が所定の値を超えた場合、即座に前記第３のトランジスタ（Ｔｒ３）をターンオンさせ、その結果として前記第３のスイッチ素子（Ｑ３）をターンオフさせる構成としたことを特徴とする請求項１乃至１２のいずれかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電源からの供給電力を断続すると共にインダクタにより電力変換を行って所定の直流電圧を出力するスイッチング電源装置に関するものである。
【背景技術】
【０００２】
一般にスイッチング電源装置の性能指標の１つとして高調波特性と力率特性がある。高調波特性はスイッチング電源装置からその入力電源ラインへ流れる高調波電流の抑制機能であり、他の機器へ悪影響を与えないように高調波電流の上限が規定されている。また、力率特性はスイッチング電源装置から入力を見た力率であり、電力系統の低損失化のためには高力率である程好ましい。【０００３】
そこで、従来は特許文献１または特許文献２に開示されているような構造のスイッチング電源装置が考案されている。【０００４】
特許文献１のスイッチング電源装置の構成例を図１２に示す。図１２において、第１のスイッチ回路（Ｓ１）は第１のスイッチ素子（Ｑ１），第１のダイオード（Ｄ１）、および第１のキャパシタ（Ｃｄｓ１）の並列回路で構成されており、第２のスイッチ回路（Ｓ２）は第２のスイッチ素子（Ｑ２）、第２のダイオード（Ｄ２）、および第２のキャパシタ（Ｃｄｓ２）の並列回路で構成されている。【０００５】
Ｖｉｎは入力電源であり、この場合は商用交流電源である。ＶｉｎはＥＭＩフィルタ（ＥＭＩ−Ｆ）を介して整流ダイオード（Ｄａ）によって整流される。Ｔはトランスであり、その１次巻線（Ｌｐ）と、第１のインダクタ（Ｌｒ）と、第１のスイッチ回路（Ｓ１）と、整流ダイオード（Ｄａ）とで閉ループを形成するとともに、第２のスイッチ回路（Ｓ２）とキャパシタ（Ｃｒ）との直列回路を１次巻線（Ｌｐ）と第１のインダクタ（Ｌｒ）との直列回路に対して並列に接続している。【０００６】
トランス（Ｔ）の２次巻線（Ｌｓ）には整流ダイオード（Ｄｓ）と平滑コンデンサ（Ｃｏ）からなる整流平滑回路を設けている。２次側の整流ダイオード（Ｄｓ）には並列にキャパシタ（Ｃｓ）を接続している。【０００７】
帰還回路（ＦＢ１）は整流平滑回路（ＲＳ）から出力端子（ＯＵＴ）へ出力される電圧（Ｖｏ）を検出し、該電圧（Ｖｏ）が安定化するように帰還制御する。第１のスイッチング制御回路（ＳＣ１）は駆動巻線（Ｌｂ１）の発生電圧を入力して、第１のスイッチ素子（Ｑ１）のオフタイミングを制御することにより、第1のスイッチ素子（Ｑ１）のオン期間を制御する。【０００８】
第２のスイッチング制御回路（ＳＣ２）は駆動巻線（Ｌｂ２）の発生電圧を入力して、第２のスイッチ素子（Ｑ２）のオフタイミングを制御することにより第２のスイッチ素子（Ｑ２）のオン期間を制御する。また第１のスイッチ回路（Ｓ１）と第２のスイッチ回路（Ｓ２）との接続点に第２のインダクタ（Ｌｉ）の一端を接続し、その他端を第３のダイオードＤｉに接続している。また第２のスイッチ回路（Ｓ２）と第５のキャパシタ（Ｃｒ）との接続点と、第３のダイオード（Ｄｉ）と第２のインダクタ（Ｌｉ）との接続点に、第４のダイオード（Ｄｃ）の両端を接続している。【０００９】
第１のスイッチ回路（Ｓ１）と第３のキャパシタ（Ｃａ）との接続点と第１のインダクタ（Ｌｒ）の一端との間には第４のキャパシタ（Ｃｉ）を接続している。【００１０】
第１・第２のスイッチ回路（Ｓ１，Ｓ２）にはそれぞれスイッチング制御回路（ＳＣ１，ＳＣ２）を接続している。入力側整流回路（Ｄａ）と第４のキャパシタ（Ｃｉ）との間に第４のダイオード（Ｄｂ）を接続している。【００１１】
スイッチング制御回路（ＳＣ１）は第１のスイッチ素子（Ｑ１）のゲート−ソース間に接続したトランジスタ（Ｔｒ１）と遅延回路（ＤＬ１）と時定数回路（ＴＣ１）とを備えている。遅延回路（ＤＬ１）はコンデンサ（Ｃｇ１）と抵抗（Ｒｇ１）の直列回路およびスイッチ素子（Ｑ１）の入力容量（不図示）によって構成している。第１のスイッチ素子（Ｑ１）は駆動巻線（Ｌｂ１）の誘起電圧によってターンオンされるが、遅延回路（ＤＬ１）によってＱ１のターンオンタイミングが遅延される。【００１２】
時定数回路（ＴＣ１）は、抵抗（Ｒｔ１）、ダイオード（Ｄｔ１）、フォトカプラのフォトトランジスタ（Ｐｔ１）から成るインピーダンス回路とコンデンサ（Ｃｔ１）とからなる。この時定数回路（ＴＣ１）とトランジスタ（Ｔｒ１）とによって第１のスイッチ素子（Ｑ１）のオン期間制御を行う。【００１３】
第２のスイッチング制御回路（ＳＣ２）も第１のスイッチング制御回路（ＳＣ１）と同様の構成であり、同様に作用する。【００１４】
第１のスイッチング制御回路（ＳＣ１）のフォトカプラのフォトトランジスタ（Ｐｔ１）には帰還回路（ＦＢ１）を接続している。この帰還回路（ＦＢ１）は整流平滑回路（ＲＳ）から出力端子（ＯＵＴ）へ出力される電圧（Ｖｏ）を検出して、その電圧（Ｖｏ）が安定化するように帰還制御する。第２の帰還回路（ＦＢ２）は第４のキャパシタ（Ｃｉ）の入力電圧（Ｖｉ）を検出して、その入力電圧（Ｖｉ）が軽負荷時に所定値より上昇しないように第２のスイッチ素子（Ｑ２）のオン期間が制御されるように帰還制御する。【００１５】
特許文献２において従来例［図６］として図示されているスイッチング電源装置の構成例を図１３に示す。図１３において、商用電源（ＶＡＣ）を整流するダイオードブリッジ（ＤＢ）の出力端子の一端にリアクトル（Ｌ１）とダイオード（Ｄ１）の直列回路を接続し、ダイオード（Ｄ１）とダイオードブリッジ（ＤＢ）の出力端子の他端との間に平滑用コンデンサ（Ｃ１）を接続し、リアクトル（Ｌ１）とダイオード（Ｄ１）の接続点とダイオードブリッジ（ＤＢ）とコンデンサ（Ｃ１）の接続点の間にスイッチ素子（Ｓ１）を接続して構成される。【００１６】
また、部分電圧共振形ＤＣ／ＤＣコンバータは、平滑用コンデンサ（Ｃ１）の正極端子と負極端子と並列に絶縁トランス（ＴＲ１）の一次巻線と主スイッチ素子（Ｓ２）の直列回路を接続し、絶縁トランス（ＴＲ１）と主スイッチ素子（Ｓ２）の接続点と、平滑用コンデンサ（Ｃ１）の正極端子との間にコンデンサ（Ｃ５）と補助スイッチ素子（Ｓ３）の直列回路を接続し、主スイッチ素子（Ｓ２）と補助スイッチ素子（Ｓ３）の各々に並列にそれぞれコンデンサ（Ｃ３，Ｃ４）を接続して構成される。また、主スイッチ素子（Ｓ２）と補助スイッチ素子（Ｓ３）の各々に逆並列にそれぞれダイオード（Ｄ３，Ｄ４）を接続する。また、絶縁トランスの二次巻線の両端にダイオード（Ｄ２）とコンデンサ（Ｃ２）の直列回路を接続し、コンデンサ（Ｃ２）の両端が直流出力端子となる。
【特許文献１】国際公開特許ＷＯ２００５／０７４１１３号公報
【特許文献２】特開２０００−１１６１２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
ところが、特許文献１では、［請求項１９］に記載があるように、軽負荷または無負荷状態に発振期間と停止期間を周期的に繰り返す間欠発振モードに移行する。【００１８】
この場合、間欠発振の周期が可聴周波数帯に入ってきてしまい、音鳴りの原因となる場合があった。【００１９】
また、間欠発振をすることで、出力電圧のリプルが大きくなってしまうという問題があった。【００２０】
また、特許文献２においては、力率改善回路と部分共振型ＤＣ／ＤＣコンバータが別々に制御されるため、異なるスイッチング周波数の干渉によってビート妨害が起こったり、過電流等の保護回路や制御回路と、その電圧源が各々必要なことにより制御回路が複雑になる、といった問題があった。【００２１】
そこで、この発明の目的は、高調波電流の低減効果を高め、高調波特性および力率特性を改善するスイッチング電源において、軽負荷または無負荷時の音鳴りや、リプル電圧の増大という課題の解決を図りつつ、制御回路をシンプルにしたスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００２２】
（１）この発明のスイッチング電源装置は、第１のスイッチ素子（Ｑ１）、第１のダイオード（Ｄ１）、および第１のキャパシタ（Ｃｄｓ１）の並列接続回路で構成された第１のスイッチ回路（Ｓ１）と、
第２のスイッチ素子（Ｑ２）、第２のダイオード（Ｄ２）、および第２のキャパシタ（Ｃｄｓ２）の並列接続回路で構成された第２のスイッチ回路（Ｓ２）と、
第３のスイッチ素子（Ｑ３）、第３のダイオード（Ｄ３）、および第３のキャパシタ（Ｃｄｓ３）の並列接続回路で構成された第３のスイッチ回路（Ｓ３）と、
交流入力電圧（Ｖｉｎ）を整流する少なくとも１つの整流素子により構成された入力側整流回路（Ｄａ）と、
前記整流回路（Ｄａ）により整流された電圧が印加される第４のキャパシタ（Ｃａ）と、
１次巻線（Ｌｐ）、２次巻線（Ｌｓ）、第１の駆動巻線（Ｌｂ１）および第２の駆動巻線（Ｌｂ２）を少なくとも有するトランス（Ｔ）と、
前記２次巻線（Ｌｓ）に接続された整流平滑回路（ＲＳ）と、
前記１次巻線（Ｌｐ）に直列に接続された第１のインダクタ（Ｌｒ）と、
第３のスイッチ回路（Ｓ３）は、そのオン期間が第１のスイッチ回路（Ｓ１）のオン期間に含まれるように動作し、前記第３のスイッチ回路（Ｓ３）のオン期間に第４のキャパシタ（Ｃａ）の電圧が印加されるように接続された第２のインダクタ（Ｌｉ）と、
前記第２のインダクタ（Ｌｉ）に逆電流が流れるのを阻止するために、前記第２のインダクタ（Ｌｉ）の一端にアノードが接続され、前記第２のスイッチ素子（Ｑ２）の一端にカソードが接続された第４のダイオード（Ｄｉ）と、
前記第２のインダクタ（Ｌｉ）に蓄えられた励磁エネルギーにより充電され、且つ、前記第１のスイッチ回路（Ｓ１）のオン期間に前記１次巻線（Ｌｐ）および第１のインダクタ（Ｌｒ）からなる直列回路に電圧を印加するように接続された第５のキャパシタ（Ｃｉ）と、
前記トランス（Ｔ）の１次巻線（Ｌｐ）に対して並列に接続される、前記第２のスイッチ回路（Ｓ２）と直列回路を成す第６のキャパシタ（Ｃｒ）と、
前記第１・第２のスイッチ素子（Ｑ１，Ｑ２）を両スイッチ素子が共にオフする期間を挟んで交互にオンオフ駆動する第１のスイッチング制御回路（ＳＣ１）および第２のスイッチング制御回路（ＳＣ２）と、前記第３のスイッチ素子（Ｑ３）のオンオフ駆動を制御するスイッチング制御回路（ＳＣ３）とを備え、
前記第１のスイッチング制御回路（ＳＣ１）および前記第３のスイッチング制御回路（ＳＣ３）は、共に前記第１の駆動巻線（Ｌｂ１）に生じる電圧によって動作し、前記第２のスイッチング制御回路（ＳＣ２）は、前記第２の駆動巻線（Ｌｂ２）に生じる電圧によって動作することを特徴とする。【００２３】
（２）この発明のスイッチング電源装置は、第１のスイッチ素子（Ｑ１）、第１のダイオード（Ｄ１）、および第１のキャパシタ（Ｃｄｓ１）の並列接続回路で構成された第１のスイッチ回路（Ｓ１）と、
第２のスイッチ素子（Ｑ２）、第２のダイオード（Ｄ２）、および第２のキャパシタ（Ｃｄｓ２）の並列接続回路で構成された第２のスイッチ回路（Ｓ２）と、
第３のスイッチ素子（Ｑ３）、第３のダイオード（Ｄ３）、および第３のキャパシタ（Ｃｄｓ３）の並列接続回路で構成された第３のスイッチ回路（Ｓ３）と、交流入力電圧（Ｖｉｎ）を整流する少なくとも１つの整流素子により構成された入力側整流回路（Ｄａ）と、
前記整流回路（Ｄａ）により整流された電圧が印加される第４のキャパシタ（Ｃａ）と、
１次巻線（Ｌｐ）、２次巻線（Ｌｓ）、第１の駆動巻線（Ｌｂ１）および第２の駆動巻線（Ｌｂ２）を少なくとも有するトランス（Ｔ）と、
前記２次巻線（Ｌｓ）に接続された整流平滑回路（ＲＳ）と、前記１次巻線（Ｌｐ）に直列に接続された第１のインダクタ（Ｌｒ）と、
第３のスイッチ回路（Ｓ３）は、そのオン期間が第１のスイッチ回路（Ｓ１）のオン期間に含まれるように動作し、前記第３のスイッチ回路（Ｓ３）のオン期間に第４のキャパシタ（Ｃａ）の電圧が印加されるように接続された第２のインダクタ（Ｌｉ）と、
前記第２のインダクタ（Ｌｉ）に逆電流が流れるのを阻止するために、前記第２のインダクタ（Ｌｉ）の一端にアノードが接続され、前記第２のスイッチ素子（Ｑ２）の一端にカソードが接続された第４のダイオード（Ｄｉ）と、
前記第２のインダクタ（Ｌｉ）に蓄えられた励磁エネルギーにより充電され、且つ、前記第１のスイッチ回路（Ｓ１）のオン期間に前記１次巻線（Ｌｐ）、第１のインダクタ（Ｌｒ）および第６のキャパシタ（Ｃｒ）からなる直列回路に電圧を印加するように接続された第５のキャパシタ（Ｃｉ）と、
前記第５のキャパシタ（Ｃｉ）と前記第１のインダクタ（Ｌｒ）間に直列に挿入された第６のキャパシタ（Ｃｒ）と、
前記第１・第２のスイッチ素子（Ｑ１，Ｑ２）を両スイッチ素子が共にオフする期間を挟んで交互にオンオフ駆動する第１のスイッチング制御回路（ＳＣ１）および第２のスイッチング制御回路（ＳＣ２）と、
前記第３のスイッチ素子（Ｑ３）のオンオフ駆動を制御するスイッチング制御回路（ＳＣ３）とを備え、
前記第１のスイッチング制御回路（ＳＣ１）および前記第３のスイッチング制御回路（ＳＣ３）は、共に前記第１の駆動巻線（Ｌｂ１）に生じる電圧によって動作し、前記第２のスイッチング制御回路（ＳＣ２）は、前記第２の駆動巻線（Ｌｂ２）に生じる電圧によって動作することを特徴とする。【００２４】
（３）この発明のスイッチング電源装置は、第１のスイッチ素子（Ｑ１）、第１のダイオード（Ｄ１）、および第１のキャパシタ（Ｃｄｓ１）の並列接続回路で構成された第１のスイッチ回路（Ｓ１）と、
第２のスイッチ素子（Ｑ２）、第２のダイオード（Ｄ２）、および第２のキャパシタ（Ｃｄｓ２）の並列接続回路で構成された第２のスイッチ回路（Ｓ２）と、
第３のスイッチ素子（Ｑ３）、第２のダイオード（Ｄ３）、および第２のキャパシタ（Ｃｄｓ３）の並列接続回路で構成された第３のスイッチ回路（Ｓ３）と、
交流入力電圧（Ｖｉｎ）を整流する少なくとも１つの整流素子により構成された入力側整流回路（Ｄａ）と前記整流回路（Ｄａ）により整流された電圧が印加される第４のキャパシタ（Ｃａ）と、
１次巻線（Ｌｐ）、２次巻線（Ｌｓ）、第１の駆動巻線（Ｌｂ１）および第２の駆動巻線（Ｌｂ２）を少なくとも有するトランス（Ｔ）と、
前記２次巻線（Ｌｓ）に接続された整流平滑回路（ＲＳ）と、
前記１次巻線（Ｌｐ）に直列に接続された第１のインダクタ（Ｌｒ）と、
第３のスイッチ回路（Ｓ３）は、そのオン期間が第１のスイッチ回路（Ｓ１）のオン期間に含まれるように動作し、前記第３のスイッチ回路（Ｓ３）のオン期間に第４のキャパシタ（Ｃａ）の電圧が印加されるように接続された第２のインダクタ（Ｌｉ）と、
第２のインダクタ（Ｌｉ）に蓄えられた励磁エネルギーにより充電され、且つ、前記第１のスイッチ回路（Ｓ１）のオン期間に前記１次巻線（Ｌｐ）、第１のインダクタ（Ｌｒ）および第６のキャパシタ（Ｃｒ）からなる直列回路に電圧を印加するように接続された第５のキャパシタ（Ｃｉ）と、
一端が前記トランス（Ｔ）の１次巻線（Ｌｐ）に接続され、他端が前記第１のスイッチ回路（Ｓ１）と前記第２のスイッチ回路（Ｓ２）の接続点に接続された第６のキャパシタ（Ｃｒ）と、
前記第２のインダクタ（Ｌｉ）に逆電流が流れるのを阻止するために、前記第２のインダクタ（Ｌｉ）の一端にアノードが接続され、前記トランス（Ｔ）の１次巻線（Ｌｐ）と前記第６のキャパシタ（Ｃｒ）の接続点にカソードが接続された第４のダイオード（Ｄｉ）と、
前記第１・第２のスイッチ素子（Ｑ１，Ｑ２）を両スイッチ素子が共にオフする期間を挟んで交互にオンオフ駆動する第１のスイッチング制御回路（ＳＣ１）および第２のスイッチング制御回路（ＳＣ２）と、
前記第３のスイッチ素子（Ｑ３）のオンオフ駆動を制御するスイッチング制御回路（ＳＣ３）とを備え、
前記第１のスイッチング制御回路（ＳＣ１）および前記第３のスイッチング制御回路（ＳＣ３）は、共に前記第１の駆動巻線（Ｌｂ１）に生じる電圧によって動作し、前記第２のスイッチング制御回路（ＳＣ２）は、前記第２の駆動巻線（Ｌｂ２）に生じる電圧によって動作することを特徴とする。【００２５】
（４）この発明のスイッチング電源装置は、第１のスイッチ素子（Ｑ１）、第１のダイオード（Ｄ１）、および第１のキャパシタ（Ｃｄｓ１）の並列接続回路で構成された第１のスイッチ回路（Ｓ１）と、
第２のスイッチ素子（Ｑ２）、第２のダイオード（Ｄ２）、および第２のキャパシタ（Ｃｄｓ２）の並列接続回路で構成された第２のスイッチ回路（Ｓ２）と、
第３のスイッチ素子（Ｑ３）、第３のダイオード（Ｄ３）、および第３のキャパシタ（Ｃｄｓ３）の並列接続回路で構成された第３のスイッチ回路（Ｓ３）と、
交流入力電圧（Ｖｉｎ）を整流する少なくとも１つの整流素子により構成された入力側整流回路（Ｄａ）と、
前記整流回路（Ｄａ）により整流された電圧が印加される第４のキャパシタ（Ｃａ）と、
１次巻線（Ｌｐ）、２次巻線（Ｌｓ）、第１の駆動巻線（Ｌｂ１）および第２の駆動巻線（Ｌｂ２）を少なくとも有するトランス（Ｔ）と、
前記２次巻線（Ｌｓ）に接続された整流平滑回路（ＲＳ）と、
前記１次巻線（Ｌｐ）に直列に接続された第１のインダクタ（Ｌｒ）と、
第３のスイッチ回路（Ｓ３）は、そのオン期間が第１のスイッチ回路（Ｓ１）のオン期間に含まれるように動作し、前記第３のスイッチ回路（Ｓ３）のオン期間に第４のキャパシタ（Ｃａ）の電圧が印加されるように接続された第２のインダクタ（Ｌｉ）と、
前記第２のインダクタ（Ｌｉ）に蓄えられた励磁エネルギーにより充電され、且つ、前記第１のスイッチ回路（Ｓ１）のオン期間に前記１次巻線（Ｌｐ）および第１のインダクタ（Ｌｒ）からなる直列回路に電圧を印加するように接続された第５のキャパシタ（Ｃｉ）と、
第１のスイッチ回路（Ｓ１）の両端に接続される直列回路を第２のスイッチ回路（Ｓ２）とで構成する第６のキャパシタ（Ｃｒ）と、
前記第１・第２のスイッチ素子（Ｑ１，Ｑ２）を両スイッチ素子が共にオフする期間を挟んで交互にオンオフ駆動する第１のスイッチング制御回路（ＳＣ１）および第２のスイッチング制御回路（ＳＣ２）と、
前記第３のスイッチ素子（Ｑ３）のオンオフ駆動を制御するスイッチング制御回路（ＳＣ３）とを備え、
前記第１のスイッチング制御回路（ＳＣ１）および前記第３のスイッチング制御回路（ＳＣ３）は、共に前記第１の駆動巻線（Ｌｂ１）に生じる電圧によって動作し、前記第２のスイッチング制御回路（ＳＣ２）は、前記第２の駆動巻線（Ｌｂ２）に生じる電圧によって動作することを特徴とする。【００２６】
（５）この発明のスイッチング電源装置は、（１）〜（４）のいずれかにおいて、前記入力側整流回路（Ｄａ）にアノード端子を、前記第５のキャパシタ（Ｃｉ）にカソード端子を接続した第５のダイオード（Ｄｂ）を備えたことを特徴とする。【００２７】
（６）この発明のスイッチング電源装置は、（１）〜（５）のいずれかにおいて、前記第１のインダクタ（Ｌｒ）は、前記トランス（Ｔ）の漏れインダクタンスを利用したものであることを特徴とする。【００２８】
（７）この発明のスイッチング電源装置は、（１）〜（６）のいずれかにおいて、前記第１のスイッチ素子（Ｑ１）、前記第２のスイッチ素子（Ｑ２）、および前記第３のスイッチ素子（Ｑ３）の少なくとも１つは電界効果トランジスタ（ＦＥＴ）で構成されていることを特徴とする。【００２９】
（８）この発明のスイッチング電源装置は、（１）〜（７）のいずれかにおいて、前記第１のスイッチ素子（Ｑ１）の制御端子と前記第１の駆動巻線（Ｌｂ１）の間に、抵抗（Ｒｇ１）とキャパシタ（Ｃｇ１）の直列回路からなる第１の遅延回路（ＤＬ１）が接続され、前記第２のスイッチ素子（Ｑ２）の制御端子と前記第２の駆動巻線（Ｌｂ２）との間に、抵抗（Ｒｇ２）とキャパシタ（Ｃｇ２）の直列回路からなる第２の遅延回路（ＤＬ２）が接続され、前記第３のスイッチ素子（Ｑ３）の制御端子と前記第１の駆動巻線（Ｌｂ１）との間に、抵抗（Ｒｇ３）とキャパシタ（Ｃｇ３）の直列回路からなる第３の遅延回路（ＤＬ３）が接続され、前記第１、第２および第３のスイッチング制御回路（ＳＣ１，ＳＣ２，ＳＣ３）は、前記第１および第２の駆動巻線（Ｌｂ１，Ｌｂ２）にそれぞれ前記第１、第２および第３のスイッチ素子（Ｑ１，Ｑ２，Ｑ３）をターンオンさせる電圧が発生してから、前記第１、第２および第３の遅延回路（ＤＬ１，ＤＬ２，ＤＬ３）によって該電圧を所定時間遅延させた後、前記第１、第２および第３のスイッチ素子（Ｑ１，Ｑ２，Ｑ３）をターンオンさせることを特徴とする。【００３０】
（９）この発明のスイッチング電源装置は、（８）において、前記第１、第２および第３の遅延回路（ＤＬ１，ＤＬ２，ＤＬ３）の遅延時間は、それぞれ前記第１のスイッチ素子（Ｑ１）、第２のスイッチ素子（Ｑ２）および第３のスイッチ素子（Ｑ３）のドレイン−ソース間或いはコレクタ−エミッタ間の電圧が零電圧または零電圧付近に低下してからターンオンするように、各々設定されていることを特徴とする。【００３１】
（１０）この発明のスイッチング電源装置は、（１）〜（９）のいずれかにおいて、前記第１のスイッチング制御回路（ＳＣ１）は第１のトランジスタ（Ｔｒ１）と第１の時定数回路（ＴＣ１）を有し、前記第２のスイッチング制御回路（ＳＣ２）は第２のトランジスタ（Ｔｒ２）と第２の時定数回路（ＴＣ２）を有し、前記第３のスイッチング制御回路（ＳＣ３）は第３のトランジスタ（Ｔｒ３）と第３の定数回路（ＴＣ３）を有し、前記第１・第２の駆動巻線（Ｌｂ１，Ｌｂ２）に発生した電圧によって、前記第１または第２または第３の時定数回路（ＴＣ１，ＴＣ２，ＴＣ３）で設定された時間後に前記第１または第２または第３のトランジスタ（Ｔｒ１，Ｔｒ２，Ｔｒ３）がターンオンし、それに応じて前記第１または第２または第３のスイッチ素子（Ｑ１，Ｑ２，Ｑ３）がターンオフする構成となっていることを特徴とする。【００３２】
（１１）この発明のスイッチング電源装置は、（１）〜（１０）のいずれかにおいて、前記整流平滑回路（ＲＳ）の後段には第１の帰還回路（ＦＢ１）が設けられ、前記帰還回路（ＦＢ１）は前記トランス（Ｔ）の２次側に前記整流平滑回路（ＲＳ）を介して出力される出力電圧をモニタし、前記出力電圧が所定の値を超えた場合に、フィードバック信号を１次側に絶縁状態で伝達する絶縁手段を有し、前記フィードバック信号を受けて、即座に前記第１のトランジスタ（Ｔｒ１）をターンオンさせ、その結果として前記第１のスイッチ素子（Ｑ１）をターンオフさせる構成としたことを特徴とする。【００３３】
（１２）この発明のスイッチング電源装置は、（１１）において、前記絶縁手段はフォトカプラであることを特徴とする。【００３４】
（１３）この発明のスイッチング電源装置は、（１）〜（１２）のいずれかにおいて、前記第５のキャパシタ（Ｃｉ）の両端電圧をモニタする第２の帰還回路（ＦＢ２）が設けられ、前記第２の帰還回路（ＦＢ２）は、前記第５のキャパシタ（Ｃｉ）の両端電圧が所定の値を超えた場合、即座に前記第３のトランジスタ（Ｔｒ３）をターンオンさせ、その結果として前記第３のスイッチ素子（Ｑ３）をターンオフさせる構成としたことを特徴とする。
【発明の効果】
【００３５】
（１）この発明によれば、第１のスイッチ素子（Ｑ１）と第２のスイッチ素子（Ｑ２）がゼロ電圧スイッチング動作することによりスイッチング損失が大幅に低減される。【００３６】
また、入力される半波整流電圧または全波整流電圧を第３のスイッチ素子（Ｑ３）によってスイッチングして整流電圧に比例した電流を流すので、電流のピーク値が正弦波状となって高力率が得られる。【００３７】
また、第１のスイッチ素子（Ｑ１）と第３のスイッチ素子（Ｑ３）を同じ第１の駆動巻線（Ｌｂ１）からの電圧で駆動することにより、同期を取りながらもオン期間を別々に制御できるため、軽負荷或いは無負荷状態になっても、第１のスイッチ素子（Ｑ１）のスイッチング周波数が上昇することを防ぐことができ、間欠発振による音鳴りや、リプル電圧の増大といった問題を防止できる。【００３８】
また、第１のスイッチ素子（Ｑ１）がターンオフすると、必ず第３のスイッチ素子（Ｑ３）も同期してターンオフする構成になっているので、第１のスイッチ素子（Ｑ１）の最大オン期間によって第２のインダクタ（Ｌｉ）の電流ピーク値が制限され、第２のインダクタ（Ｌｉ）の磁気飽和を防ぐことができる。【００３９】
（２）この発明によれば、第１のスイッチ素子（Ｑ１）と第２のスイッチ素子（Ｑ２）がゼロ電圧スイッチング動作することによりスイッチング損失が大幅に低減される。【００４０】
また、入力される半波整流電圧または全波整流電圧を第３のスイッチ素子（Ｑ３）によってスイッチングして整流電圧に比例した電流を流すので、電流のピーク値が正弦波状となって高力率が得られる。【００４１】
また、第１のスイッチ素子（Ｑ１）と第３のスイッチ素子（Ｑ３）を同じ第１の駆動巻線（Ｌｂ１）からの電圧で駆動することにより、同期を取りながらもオン期間を別々に制御できるため、軽負荷或いは無負荷状態になっても、第１のスイッチ素子（Ｑ１）のスイッチング周波数が上昇することを防ぐことができ、間欠発振による音鳴りや、リプル電圧の増大といった問題を防止できる。【００４２】
また、第１のスイッチ素子（Ｑ１）がターンオフすると、必ず第３のスイッチ素子（Ｑ３）も同期してターンオフする構成になっているので、第１のスイッチ素子（Ｑ１）の最大オン期間によって第２のインダクタ（Ｌｉ）の電流ピーク値が制限され、第２のインダクタ（Ｌｉ）の磁気飽和を防ぐことができる。【００４３】
また、第１のスイッチ素子（Ｑ１）のオン期間において、トランス（Ｔ）の１次巻線と第６のキャパシタ（Ｃｒ）の直列回路に電流が流れるため、トランス（Ｔ）の１次巻線（Ｌｐ）に蓄えられるエネルギーに加えて、第６のキャパシタ（Ｃｒ）に蓄えられた静電エネルギーをも２次側に伝達できるため、より大出力のコンバータを構成することができる。【００４４】
（３）この発明によれば、第１のスイッチ素子（Ｑ１）と第２のスイッチ素子（Ｑ２）がゼロ電圧スイッチング動作することによりスイッチング損失が大幅に低減される。【００４５】
また、入力される半波整流電圧または全波整流電圧を第３のスイッチ素子（Ｑ３）によってスイッチングして整流電圧に比例した電流を流すので、電流のピーク値が正弦波状となって高力率が得られる。【００４６】
また、第１のスイッチ素子（Ｑ１）と第３のスイッチ素子（Ｑ３）を同じ第１の駆動巻線（Ｌｂ１）からの電圧で駆動することにより、同期を取りながらもオン期間を別々に制御できるため、軽負荷或いは無負荷状態になっても、第１のスイッチ素子（Ｑ１）のスイッチング周波数が上昇することを防ぐことができ、間欠発振による音鳴りや、リプル電圧の増大といった問題を防止できる。【００４７】
また、第１のスイッチ素子（Ｑ１）がターンオフすると、必ず第３のスイッチ素子（Ｑ３）も同期してターンオフする構成になっているので、第１のスイッチ素子（Ｑ１）の最大オン期間によって第２のインダクタ（Ｌｉ）の電流ピーク値が制限され、第２のインダクタ（Ｌｉ）の磁気飽和を防ぐことができる。【００４８】
また、第１のスイッチ素子（Ｑ１）のオン期間において、トランス（Ｔ）の１次巻線と第６のキャパシタ（Ｃｒ）の直列回路に電流が流れるため、トランス（Ｔ）の１次巻線（Ｌｐ）に蓄えられるエネルギーに加えて、第６のキャパシタ（Ｃｒ）に蓄えられた静電エネルギーをも２次側に伝達できるため、より大出力のコンバータを構成することができる。【００４９】
さらに、第４のダイオード（Ｄｉ）のカソードを、トランス（Ｔ）の１次巻線（Ｌｐ）と第６のキャパシタ（Ｃｒ）との接続点に接続しているので、第４のダイオード（Ｄｉ）の両端にかかる電圧が比較的低くて済み、耐圧の低いダイオードを使用することができる。【００５０】
（４）この発明によれば、第１のスイッチ素子（Ｑ１）と第２のスイッチ素子（Ｑ２）がゼロ電圧スイッチング動作することによりスイッチング損失が大幅に低減される。【００５１】
また、入力される半波整流電圧または全波整流電圧を第３のスイッチ素子（Ｑ３）によってスイッチングして整流電圧に比例した電流を流すので、電流のピーク値が正弦波状となって高力率が得られる。【００５２】
また、第１のスイッチ素子（Ｑ１）と第３のスイッチ素子（Ｑ３）を同じ第１の駆動巻線（Ｌｂ１）からの電圧で駆動することにより、同期を取りながらもオン期間を別々に制御できるため、軽負荷或いは無負荷状態になっても、第１のスイッチ素子（Ｑ１）のスイッチング周波数が上昇することを防ぐことができ、間欠発振による音鳴りや、リプル電圧の増大といった問題を防止できる。【００５３】
また、第１のスイッチ素子（Ｑ１）がターンオフすると、必ず第３のスイッチ素子（Ｑ３）も同期してターンオフする構成になっているので、第１のスイッチ素子（Ｑ１）の最大オン期間によって第２のインダクタ（Ｌｉ）の電流ピーク値が制限され、第２のインダクタ（Ｌｉ）の磁気飽和を防ぐことができる。【００５４】
また第６のキャパシタ（Ｃｒ）の印加電圧は大きくなるが、蓄える電荷量を一定として考えると、第６のキャパシタ（Ｃｒ）の容量を低減できるため、第６のキャパシタ（Ｃｒ）の小型化を図ることができる。【００５５】
（５）この発明によれば、入力側整流回路（Ｄａ）と第５のキャパシタ（Ｃｉ）との間に第５のダイオード（Ｄｂ）を接続したことにより、起動時に第５のキャパシタ（Ｃｉ）に対して直接充電でき、定常状態に到るまでのトランスの偏磁現象等を防止することができる。【００５６】
（６）この発明によれば、トランス（Ｔ）の漏れインダクタンスを第１のインダクタ（Ｌｒ）として利用することにより部品点数が削減できる。【００５７】
（７）この発明によれば、第１のスイッチ回路（Ｓ１）、第２のスイッチ回路（Ｓ２）および第３のスイッチ回路（Ｓ３）の少なくとも１つを電界効果トランジスタで構成したことにより、第１、第２および第３のダイオード（Ｄ１，Ｄ２，Ｄ３）の少なくとも１つを寄生ダイオードで、第１、第２および第３のキャパシタ（Ｃｄｓ１，Ｃｄｓ２，Ｃｄｓ３）の少なくとも１つを寄生キャパシタでそれぞれ構成でき、第１、第２および第３のスイッチ素子（Ｑ１，Ｑ２，Ｑ３）、第１、第２および第３のダイオード（Ｄ１，Ｄ２，Ｄ３）、および第１、第２および第３のキャパシタ（Ｃｄｓ１，Ｃｄｓ２，Ｃｄｓ３）の並列接続回路を少ない部品点数で構成できる。【００５８】
（８）この発明によれば、第１、第２および第３の遅延回路（ＤＬ１，ＤＬ２，ＤＬ３）を設け、第１、第２の駆動巻線（Ｌｂ１，Ｌｂ２）に第１、第２および第３のスイッチ素子（Ｑ１，Ｑ２，Ｑ３）をターンオンさせる電圧が発生してから所定時間遅延させて第１、第２および第３のスイッチ素子（Ｑ１，Ｑ２，Ｑ３）をターンオンさせるようにしたことにより、デッドタイムが形成され、第１、第２および第３のスイッチ素子（Ｑ１，Ｑ２，Ｑ３）を適切なタイミングで交互にオンオフ駆動することができる。【００５９】
（９）この発明によれば、第１、第２および第３のスイッチ素子（Ｑ１，Ｑ２，Ｑ３）の両端に印加される電圧が零電圧または零電圧付近まで低下してからターンオンするように第１、第２および第３の遅延回路（ＤＬ１，ＤＬ２，ＤＬ３）の遅延時間を設定したことにより、ゼロ電圧スイッチング動作することになり、スイッチング損失を低減して高効率化を図れる。【００６０】
（１０）この発明によれば、第１、第２および第３のスイッチング制御回路（ＳＣ１，ＳＣ２，ＳＣ３）をそれぞれ第１、第２および第３のトランジスタ（Ｔｒ１，Ｔｒ２，Ｔｒ３）で構成し、第１、第２および第３の時定数回路（ＴＣ１，ＴＣ２，ＴＣ３）を構成したことにより、第１、第２および第３のスイッチ素子（Ｑ１，Ｑ２，Ｑ３）のオン期間の設定が容易となる。【００６１】
（１１）この発明によれば、第１のスイッチ素子（Ｑ１）は、力率改善回路のスイッチ素子の役割を果たす第３のスイッチ素子（Ｑ３）と、ターンオンタイミングは同期しながらも、オン期間制御は独立して行われるので、リプル電圧が減少し、出力電圧が安定化する。【００６２】
（１２）この発明によれば、トランス（Ｔ）の２次側に生じる出力電圧（Ｖｏ）を第１の帰還回路（ＦＢ１）でモニタし、１次側にフィードバックする絶縁手段としてフォトカプラを用いることで、省スペース化を図ることができる。【００６３】
（１３）この発明によれば、第２の帰還回路（ＦＢ２）が第５のキャパシタ（Ｃｉ）の両端電圧（Ｖｉ）の値をモニタし、Ｖｉが所定の値を超えた場合、第４のトランジスタ（Ｔｒ４）をターンオンさせることで、即座に第３のトランジスタ（Ｔｒ３）をターンオンさせ、その結果第３のスイッチ素子（Ｑ３）をターンオフさせるので、第５のキャパシタ（Ｃｉ）の両端電圧が一定値以上にならないように制限することができ、耐圧の大きい高価な部品を使う必要性がなくなる。【００６４】
さらに、第３のスイッチ素子（Ｑ３）は、第１のスイッチ素子（Ｑ１）とターンオンタイミングは同期しながらも、オン期間制御は独立して行われるため、軽負荷或いは無負荷の場合は第３のスイッチ素子（Ｑ３）のオン期間は第１のスイッチ素子（Ｑ１）のオン期間に比べて短くなり、重負荷の場合は、最大で第３のスイッチ素子（Ｑ３）のオン期間は第１のスイッチ素子（Ｑ１）のオン期間と同等にまで変化させることができ、負荷に応じて最適なオン期間制御を行うことができる。
【図面の簡単な説明】
【００６５】
【図１】第１の実施形態に係るスイッチング電源装置の回路図である。
【図２】第２の実施形態に係るスイッチング電源装置の回路図である。
【図３】第３の実施形態に係るスイッチング電源装置の回路図である。
【図４】第４の実施形態に係るスイッチング電源装置の回路図である。
【図５】第５の実施形態に係るスイッチング電源装置の回路図である。
【図６】第６の実施形態に係るスイッチング電源装置の回路図である。
【図７】第７の実施形態に係るスイッチング電源装置の回路図である。
【図８】第８の実施形態に係るスイッチング電源装置の回路図である。
【図９】（Ａ）は第１の帰還回路（ＦＢ１）の一実施形態を示す回路図、（Ｂ）は第２の帰還回路（ＦＢ２）の一実施形態を示す回路図である。
【図１０】第１の実施形態に係るスイッチング電源装置の各素子の電圧・電流波形図である。
【図１１】第１の実施形態に係るスイッチング電源装置の入力電圧、入力電流、第２のインダクタ（Ｌｉ）に流れる電流の相関波形図である。
【図１２】特許文献１に記載された従来のスイッチング電源装置の回路図である。
【図１３】特許文献２に記載された従来のスイッチング電源装置の回路図である。
【符号の説明】
【００６６】
ＥＭＩ−Ｆ  −ＥＭＩフィルタ
Ｄａ−入力側整流回路
Ｑ１−第１のスイッチ素子
Ｄ１−第１のダイオード
Ｃｄｓ１−第１のキャパシタ
Ｓ１−第１のスイッチ回路
Ｑ２−第２のスイッチ素子
Ｄ２−第２のダイオード
Ｃｄｓ２−第２のキャパシタ
Ｓ２−第２のスイッチ回路
Ｑ３−第３のスイッチ素子
Ｄ３−第３のダイオード
Ｃｄｓ３−第３のキャパシタ
Ｓ３−第３のスイッチ回路
Ｃａ−第４のキャパシタ
Ｔ−トランス
Ｌｐ−トランス（Ｔ）の１次巻線
Ｌｓ−トランス（Ｔ）の２次巻線
Ｌｂ１−第１の駆動巻線
Ｌｂ２−第２の駆動巻線
Ｄｓ−整流ダイオード
Ｃｏ−平滑コンデンサ
ＲＳ−整流平滑回路
Ｌｒ−第１のインダクタ
Ｌｉ−第２のインダクタ
Ｃｉ−第５のキャパシタ
Ｃｒ−第６のキャパシタ
ＳＣ１−第１のスイッチング制御回路
ＳＣ２−第２のスイッチング制御回路
ＳＣ３−第３のスイッチング制御回路
Ｄｉ−第４のダイオード
Ｄｂ−第５のダイオード
Ｔｒ１，Ｔｒ２−トランジスタ
ＤＬ１−第１の遅延回路
ＤＬ２−第２の遅延回路
ＤＬ３−第３の遅延回路
ＦＢ１−第１の帰還回路
ＦＢ２−第２の帰還回路
ＴＣ１−第１の時定数回路
ＴＣ２−第２の時定数回路
ＴＣ３−第３の時定数回路
ＰＣ１−フォトカプラ
【発明を実施するための最良の形態】
【００６７】
第１の実施形態に係るスイッチング電源装置について図１を参照して説明する。
図１はスイッチング電源装置の回路図である。図１においてＶｉｎは商用交流電源である。入力側整流回路（Ｄａ）はダイオードブリッジからなり、ＥＭＩフィルタ（ＥＭＩ−Ｆ）を介して商用交流電源（Ｖｉｎ）を全波整流する。第１のスイッチ回路（Ｓ１）は、第１のスイッチ素子（Ｑ１）、第１のダイオード（Ｄ１）、第１のキャパシタ（Ｃｄｓ１）からなる。同様に第２のスイッチ回路（Ｓ２）は、第２のスイッチ素子（Ｑ２）、第２のダイオード（Ｄ２）、第２のキャパシタ（Ｃｄｓ２）からなり、第３のスイッチ回路（Ｓ３）は、第３のスイッチ素子（Ｑ３）、第３のダイオード（Ｄ３）、第３のキャパシタ（Ｃｄｓ３）からなる。第１〜第３のダイオード（Ｄ１，Ｄ２，Ｄ３）はＦＥＴである第１〜第３のスイッチ素子（Ｑ１，Ｑ２，Ｑ３）の寄生ダイオード、第１〜第３のキャパシタ（Ｃｄｓ１，Ｃｄｓ２，Ｃｄｓ３）は第１〜第３のスイッチ素子（Ｑ１，Ｑ２，Ｑ３）の寄生キャパシタである。但し、必要な特性を得るためにＱ１，Ｑ２，Ｑ３とは別にＤ１，Ｄ２，Ｄ３，Ｃｄｓ１，Ｃｄｓ２、Ｃｄｓ３を付加してもよい。【００６８】
入力側整流回路（Ｄａ）の整流電圧は第４のキャパシタ（Ｃａ）に印加される。トランス（Ｔ）は１次巻線（Ｌｐ）、２次巻線（Ｌｓ）、第１の駆動巻線（Ｌｂ１），第２の駆動巻線（Ｌｂ２）を備えている。トランス（Ｔ）の２次巻線（Ｌｓ）には整流ダイオード（Ｄｓ）と平滑コンデンサ（Ｃｏ）からなる整流平滑回路（ＲＳ）を接続している。整流ダイオード（Ｄｓ）にはトランス（Ｔ）の電圧が反転するときの共振用のコンデンサ（Ｃｓ）を並列接続している。このコンデンサ（Ｃｓ）としては整流ダイオード（Ｄｓ）の寄生容量を用いることもできる。またトランス（Ｔ）の１次巻線（Ｌｐ）には直列に第１のインダクタ（Ｌｒ）を接続している。この第1のインダクタ（Ｌｒ）はトランス（Ｔ）の漏れインダクタンスを利用することもできる。第２のインダクタ（Ｌｉ）は、一端が第３のスイッチ回路（Ｓ３）に直列に接続され、他端が入力側整流回路（Ｄａ）の出力に接続される。【００６９】
第２のスイッチ回路（Ｓ２）には第６のキャパシタ（Ｃｒ）を直列に接続している。この第２のスイッチ回路（Ｓ２）と、第６のキャパシタ（Ｃｒ）と、第１のインダクタ（Ｌｒ）およびトランス（Ｔ）の１次巻線（Ｌｐ）によって閉ループを構成している。また第２のインダクタ（Ｌｉ）に逆電流が流れるのを阻止するために、第２のインダクタ（Ｌｉ）の一端にアノードが接続され、第２のスイッチ素子（Ｑ２）の一端にカソードが接続された第４のダイオード（Ｄｉ）が挿入されている。【００７０】
第１のスイッチ回路（Ｓ１）と第４のキャパシタ（Ｃａ）との接続点と第１のインダクタ（Ｌｒ）の一端との間には第５のキャパシタ（Ｃｉ）を接続している。【００７１】
第１〜第３のスイッチ回路（Ｓ１，Ｓ２，Ｓ３）にはそれぞれ第１〜第３のスイッチング制御回路（ＳＣ１，ＳＣ２，ＳＣ３）を接続している。入力側整流回路（Ｄａ）と第５のキャパシタ（Ｃｉ）との間に第５のダイオード（Ｄｂ）が接続されている。【００７２】
第１のスイッチング制御回路（ＳＣ１）は第１のスイッチ素子（Ｑ１）のゲート−ソース間に接続した第１のトランジスタ（Ｔｒ１）と第１の遅延回路（ＤＬ１）と第１の時定数回路（ＴＣ１）とを備えている。第１の遅延回路（ＤＬ１）はコンデンサ（Ｃｇ１）と抵抗（Ｒｇ１）の直列回路およびスイッチ素子（Ｑ１）の入力容量（不図示）によって構成している。第１のスイッチ素子（Ｑ１）は第１の駆動巻線（Ｌｂ１）の誘起電圧によってターンオンされるが、第１の遅延回路（ＤＬ１）によって第１のスイッチ素子（Ｑ１）のターンオンタイミングが遅延される。【００７３】
第１の時定数回路（ＴＣ１）は、抵抗（Ｒｔ１）、ダイオード（Ｄｔ１）、フォトカプラ（ＰＣ１）のフォトトランジスタから成るインピーダンス回路とコンデンサ（Ｃｔ１）とからなる。この第１の時定数回路（ＴＣ１）と第１のトランジスタ（Ｔｒ１）とによって第１のスイッチ素子（Ｑ１）のターンオフ制御を行う。【００７４】
第２のスイッチング制御回路（ＳＣ２）および第３のスイッチング制御回路（ＳＣ３）も第１のスイッチング制御回路（ＳＣ１）と同様の構成であり、同様に作用する。【００７５】
第１のスイッチング制御回路（ＳＣ１）のフォトカプラ（ＰＣ１）のフォトトランジスタには第１の帰還回路（ＦＢ１）が接続されている。この第１の帰還回路（ＦＢ１）は整流平滑回路（ＲＳ）から出力端子（ＯＵＴ）へ出力される出力電圧（Ｖｏ）を検出して、その出力電圧（Ｖｏ）が安定化するように帰還制御する。第２の帰還回路（ＦＢ２）は第５のキャパシタ（Ｃｉ）の両端電圧（Ｖｉ）を検出して、その両端電圧（Ｖｉ）が軽負荷時に所定値より上昇しないように第３のスイッチ素子（Ｑ３）のオン期間が制御されるように帰還制御する。【００７６】
第４のキャパシタ（Ｃａ）は、第１のスイッチ素子（Ｑ１）、第２のスイッチ素子（Ｑ２）のスイッチングによる高周波電流の入力電源ライン側への伝搬を防止してノイズを低減する。また、インダクタ等を挿入して、そのインダクタンスと第４のキャパシタ（Ｃａ）のキャパシタンスとによってローパスフィルタを構成してもよい。【００７７】
次に、図１に示したスイッチング電源装置の回路動作について図１０、図１１を基に説明する。
図１０は図１各部の波形図である。また、図１１は商用電源の入力電圧Ｖｉｎ、入力電流ｉｉｎ、インダクタＬｉに流れる電流ｉｌの概略波形図である。第１〜第３のスイッチ素子（Ｑ１，Ｑ２，Ｑ３）のオンオフ信号（ゲート・ソース間電圧）をＶｇｓ１，Ｖｇｓ２，Ｖｇｓ３、ドレイン・ソース間電圧をＶｄｓ１，Ｖｄｓ２，Ｖｄｓ３、ドレイン電流をｉｄ１，ｉｄ２，ｉｄ３、整流ダイオード（Ｄｓ）の電流をｉｓとし、各状態の動作を示す。【００７８】
(1)状態１  ｓｔａｔｅ１  ［ｔ１〜ｔ２］第１のダイオード（Ｄ１）または第１のスイッチ素子（Ｑ１）は導通しており、第１のダイオード（Ｄ１）の導通時に第１の駆動巻線（Ｌｂ１）の電圧により第１のスイッチ素子（Ｑ１）がターンオンしてＺＶＳ（ゼロ電圧スイッチング）動作が行われる。トランス（Ｔ）の１次巻線（Ｌｐ）には入力電圧（Ｖｉ）が印加されて励磁され、第２のインダクタ（Ｌｉ）には全波整流電圧（Ｖａｃ）が印加される。第１のスイッチ素子（Ｑ１）と同期して第３のスイッチ素子（Ｑ３）もオンし、第３の遅延回路（ＤＬ３）によりゼロ電圧付近でターンオンする。第２の帰還回路（ＦＢ２）は第５のキャパシタ（Ｃｉ）の両端電圧（Ｖｉ）をモニタしており、Ｖｉが所定値よりも高くなると、第３のスイッチング制御回路（ＳＣ３）内部にある第４のトランジスタ（Ｔｒ４）をターンオンさせ、キャパシタ（Ｃｔ３）を充電されて、第３のトランジスタ（ｔｒ３）の閾値電圧となり第３のトランジスタ（Ｔｒ３）がオン、第３のスイッチ素子（Ｑ３）がターンオフして、第２のインダクタ（Ｌｉ）の電圧が反転する。【００７９】
(2)状態２  ｓｔａｔｅ２  ［ｔ２〜ｔ３］
時刻ｔ２で第３のスイッチ素子（Ｑ３）はターンオフするが、第１のスイッチ素子（Ｑ１）はオンし続けている。時刻ｔ３でキャパシタ（Ｃｔ１）の電圧が第１のトランジスタ（Ｔｒ１）の閾値電圧となり第１のトランジスタ（Ｔｒ１）がオン、第１のスイッチ素子（Ｑ１）がターンオフしてトランス（Ｔ）の電圧（トランスＴの各巻線の電圧）が反転する。【００８０】
(3) 状態３  ｓｔａｔｅ３  ［ｔ３〜ｔ４］トランス（Ｔ）の１次巻線（Ｌｐ）および第１のインダクタ（Ｌｒ）に流れていた電流により第１のキャパシタ（Ｃｄｓ１）が充電され、第２のキャパシタ（Ｃｄｓ２）が放電される。時刻ｔ４で第２のスイッチ素子（Ｑ２）のドレイン−ソース間電圧（Ｖｄｓ２）が零電圧となり第２のダイオード（Ｄ２）が導通する。トランス（Ｔ）の２次側では電圧（Ｖｓ）が零になると整流ダイオード（Ｄｓ）が導通する。【００８１】
(4) 状態４  ｓｔａｔｅ４  ［ｔ４〜ｔ５］第２のダイオード（Ｄ２）の導通時、第２の駆動巻線（Ｌｂ２）の電圧により第２のスイッチ素子（Ｑ２）はターンオンしてＺＶＳ動作が行われる。トランス（Ｔ）の１次側では第１のインダクタ（Ｌｒ）と第６のキャパシタ（Ｃｒ）が共振し、第２のインダクタ（Ｌｉ）に蓄えられた励磁電流により第５のキャパシタ（Ｃｉ）が充電される。トランス（Ｔ）の２次側ではトランス（Ｔ）の励磁エネルギーが２次巻線（Ｌｓ）から放出され、ダイオード（Ｄｓ）に流れる電流（ｉｓ）は曲線波形となる。図１０において、ｔｒ１はトランス（Ｔ）のリセット時間である。時刻ｔ５で（ｔ２からｔｒ２経過後）電流（ｉｌ）が零となると、第５のキャパシタ（Ｃｉ）の充電は終了する。【００８２】
(5) 状態５  ｓｔａｔｅ５  ［ｔ５〜ｔ６］電流（ｉｌ）が零となると、第２のインダクタ（Ｌｉ）と第３のキャパシタ（Ｃｄｓ３）により第３のスイッチ素子（Ｑ３）のドレイン−ソース間電圧（Ｖｄｓ３）は振動する。【００８３】
状態４，状態５では第６のキャパシタ（Ｃｒ）の電圧（Ｖｒ）はトランス（Ｔ）の１次巻線（Ｌｐ）と第１のインダクタ（Ｌｒ）との直列回路に印加され、励磁電流（ｉｍ）は直線的に減少する。励磁電流（ｉｍ）は零となると負電流となり、状態１とは逆方向にトランス（Ｔ）の１次巻線（Ｌｐ）を励磁する。２次側では、電流（ｉｓ）が零となるまで流れる。時刻ｔ６でキャパシタ（Ｃｔ２）の電圧が第２のトランジスタ（Ｔｒ２）の閾値電圧となり第２のトランジスタ（Ｔｒ２）がオンすると、第２のスイッチ素子（Ｑ２）がターンオフする。【００８４】
(6) 状態６  ｓｔａｔｅ６  ［ｔ６〜ｔ７］トランス（Ｔ）の２次側ではダイオード（Ｄｓ）に逆電圧が印加されトランス（Ｔ）の２次巻線（Ｌｓ）の電圧が反転する。１次側では１次巻線（Ｌｐ）と第１のインダクタ（Ｌｒ）に流れていた電流により第１のキャパシタ（Ｃｄｓ１）が放電され、第２のキャパシタ（Ｃｄｓ２）が充電され、時刻ｔ７で第１のスイッチ素子（Ｑ１）のドレイン−ソース間電圧（Ｖｄｓ１）が零になると第１のダイオード（Ｄ１）が導通する。【００８５】
以上の状態１〜６を繰り返す。【００８６】
なお、第１の帰還回路（ＦＢ１）の回路構成としては、代表的なものとして図９（Ａ）に示したような回路が挙げられる。出力端子（ＯＵＴ）に出力される電圧（Ｖｏ）を分圧抵抗で分圧し、その値が予め決められた基準値を超えた場合にのみ、フォトカプラ（ＰＣ１）のフォトダイオードが発光するように、シャントレギュレータ（符号なし）を設けている。【００８７】
また、第２の帰還回路（ＦＢ２）の回路構成としては、代表的なものとして図９（Ｂ）に示したような回路が挙げられる。第５のキャパシタ（Ｃｉ）の両端電圧（Ｖｉ）を分圧抵抗で分圧し、その値が予め決められた基準値を超えた場合にのみ、シャントレギュレータ（符号なし）が動作し、第４のトランジスタをオンさせる。この動作によって、結果的に第３のスイッチ素子（Ｑ３）が即座にターンオフされ、第５のキャパシタ（Ｃｉ）の両端電圧（Ｖｉ）の上昇を抑える仕組みとなっている。【００８８】
図１に示したスイッチング電源装置の効果はまとめると次のとおりである。
（１）第１および第２のスイッチ素子（Ｑ１，Ｑ２）はＺＶＳ動作し、第３のスイッチ素子（Ｑ３）は第３の遅延回路（ＤＬ３）によりゼロ電圧付近でターンオンするため、スイッチング損失が大幅に低減される。【００８９】
（２）第４のダイオード（Ｄｉ）にはスイッチング電流が流れ、このスイッチング電流が第４のキャパシタ（Ｃａ）に流れることにより、入力側整流回路（Ｄａ）にはスイッチング電流が流れず、損失を低減できる。また、第４のダイオード（Ｄｉ）はスイッチング周波数に対応した高速動作が要求されるが、入力側整流回路（Ｄａ）および第５のダイオード（Ｄｂ）は商用電源周波数に対応した低速動作の一般ダイオードで対応できる。【００９０】
（３）出力電圧（Ｖｏ）は、第１の帰還回路（ＦＢ１）の信号に基づいて第１のスイッチ素子（Ｑ１）のオン期間を制御することにより安定化制御される。【００９１】
（４）入力電圧（Ｖｉ）は、第２の帰還回路（ＦＢ２）の信号に基づいて第３のスイッチ素子（Ｑ３）のオン期間を制御することにより制御される。このため、軽負荷時や無負荷時での第５のキャパシタ（Ｃｉ）の両端電圧（Ｖｉ）の上昇を抑制できる。【００９２】
次に、第２の実施形態に係るスイッチング電源装置について、図２を基に説明する。
図２はその回路図である。図１に示した構成と異なり、この図２に示す例では、第６のキャパシタ（Ｃｒ）を第５のキャパシタ（Ｃｉ）の一端と第１のインダクタ（Ｌｒ）との間に接続している。その他は図２に示した場合と同様である。【００９３】
このような構成であっても第１の実施形態の場合と同様の効果が得られる。また、第１のインダクタ（Ｌｒ）に直列につながる第６のキャパシタ（Ｃｒ）と第５のキャパシタ（Ｃｉ）との接続点に第２のスイッチ素子（Ｑ２）の一端を接続したので第１・第２のスイッチ素子（Ｑ１，Ｑ２）の印加電圧を低減でき、それらの電圧ストレスを低減できる。【００９４】
次に、第３の実施形態に係るスイッチング電源装置について、図３を基に説明する。
図３はその回路図である。図１に示した構成と異なり、この図３に示す例では、第６のキャパシタ（Ｃｒ）を第４のダイオード（Ｄｉ）のカソードと、第１のスイッチ素子（Ｑ１）と第２のスイッチ素子（Ｑ２）との接続点の間に接続している。その他は図１に示した場合と同様である。【００９５】
このような構成であっても第１の実施形態の場合と同様の効果が得られる。また、第３のスイッチング素子（Ｑ３）がターンオフした際には、第２のインダクタ（Ｌｉ）に蓄えられた励磁電流は、第４のダイオード（Ｄｉ）→第６のキャパシタ（Ｃｒ）→第２のスイッチ素子（Ｑ２）→第５のキャパシタ（Ｃｉ）というルートを通って第５のキャパシタ（Ｃｉ）を充電するので、第１の実施例と同様の動作である。また、第１のスイッチ素子（Ｑ１）がオンしている期間は、第６のキャパシタ（Ｃｒ）とトランス（Ｔ）の１次巻線（Ｌｐ）は直列接続されるため、よりハイパワーな出力が可能なコンバータを構成することができる。【００９６】
次に、第４の実施形態に係るスイッチング電源装置について、図４を基に説明する。
図４はその回路図である。図１に示したスイッチング電源装置と異なり、この例では第２のスイッチ回路（Ｓ２）と第６のキャパシタ（Ｃｒ）の直列回路を第１のスイッチ回路（Ｓ１）に対して並列に接続している。その他の構成は図１に示したものと同様である。【００９７】
このような回路構成であっても第１の実施形態の場合と同様の効果を奏する。また第６のキャパシタ（Ｃｒ）の印加電圧は大きくなるが、蓄える電荷量を一定として考えると、第６のキャパシタ（Ｃｒ）の容量を低減できるため、第６のキャパシタ（Ｃｒ）の小型化を図ることができる。【００９８】
次に、第５の実施形態に係るスイッチング電源装置について、図５を基に説明する。
図５はその回路図である。この例では１次側の回路構成は図２で示した第２の実施例と同一の構成である。相違点は、トランス（Ｔ）を２次側巻線（Ｌｓ）を２つの巻線（Ｌｓ１，Ｌｓ２）からなるセンタータップ型とし、２次側の整流平滑回路（ＲＳ）を全波整流回路とした点である。【００９９】
このような回路構成であっても第１の実施形態の場合と同様の効果を奏する。また、第１および第２のスイッチ素子（Ｑ１，Ｑ２）の電流波形は正弦波状となるので、ターンオフ時の電流ピークは小さく、スイッチング損失は小さい。さらに、第１のインダクタ（Ｌｒ）と第６のキャパシタ（Ｃｒ）の直列回路にエネルギーを蓄積するので、トランス（Ｔ）の負担が軽減される。【０１００】
次に、第６の実施形態に係るスイッチング電源装置について、図６を基に説明する。
図６はその回路図である。この例では１次側の回路構成は図２で示した第２の実施例と同一の構成である。相違点は、トランス（Ｔ）の２次側の整流平滑回路（ＲＳ）をＤｓ１〜Ｄｓ４からなるダイオードブリッジの全波整流回路とした点である。【０１０１】
このような回路構成であっても第１・第５の実施形態の場合と同様の効果を奏する。また、ダイオード（Ｄｓ１〜Ｄｓ４）の印加電圧を低くでき、低耐圧の素子を使用することができる。【０１０２】
次に、第７の実施形態に係るスイッチング電源装置について、図７を基に説明する。
図７はその回路図である。この例では１次側の回路構成は図２で示した第２の実施例と同一の構成である。相違点は、トランス（Ｔ）の２次側の整流平滑回路（ＲＳ）を倍電圧回路とした点である。【０１０３】
このような回路構成であっても第１，第５，第６の実施形態の場合と同様の効果を奏する。また、トランス（Ｔ）の２次巻線（Ｌｓ）のターン数を少なくできる。【０１０４】
次に、第８の実施形態に係るスイッチング電源装置について、図８を基に説明する。
図８はその回路図である。この例では１次側の回路構成は図２で示した第２の実施例と同一の構成である。相違点は、トランス（Ｔ）の２次側の整流平滑回路（ＲＳ）を整流側ダイオード（Ｄｓ）と転流側ダイオード（Ｄｏ）、インダクタ（Ｌｏ）、平滑コンデンサ（Ｃｏ）で構成し、フォワードコンバータ形式としている点である。【０１０５】
このような回路構成であっても第１の実施形態の場合と同様の効果を奏する。また、インダクタ（Ｌｏ）に励磁エネルギーを蓄積するため、その分トランス（Ｔ）を小型化できる。
【図１】
2009025157.tif 000003
【図２】
2009025157.tif 000004
【図３】
2009025157.tif 000005
【図４】
2009025157.tif 000006
【図５】
2009025157.tif 000007
【図６】
2009025157.tif 000008
【図７】
2009025157.tif 000009
【図８】
2009025157.tif 000010
【図９】
2009025157.tif 000011
【図１０】
2009025157.tif 000012
【図１１】
2009025157.tif 000013
【図１２】
2009025157.tif 000014
【図１３】
2009025157.tif 000015
【国際調査報告】
2009025157.tif 000016
2009025157.tif 000017