(57)【要約】トランジスタのＣＮＴチャネル層をチャネルの直交方向に分断し、複数のＣＮＴパッチを用いてソース・ドレイン間を接続する。ＣＮＴチャネル層を複数のＣＮＴパッチで構成することで、そのＣＮＴパッチのいくつかを半導体的ＣＮＴパッチとする確率が高くなる。チャネル層を構成する複数のＣＮＴパッチの一部を半導体的ＣＮＴパッチとすることで、良好なｏｎ／ｏｆｆ比を持つトランジスタが得られる。
2008129992.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極間に設けられたチャネル層と、を具備し、前記チャネル層は、チャネル方向には、チャネル長よりも短い大きさを持つ（Ｎ＋１）個（Ｎは正の整数）のカーボンナノチューブパッチにより構成され、前記ソース電極と前記ドレイン電極間とを接続していることを特徴とする半導体装置。
【請求項２】
隣接するカーボンナノチューブパッチは異なる層のカーボンナノチューブパッチにより重なり合うように配置され、その重なり幅は１μｍ以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記（Ｎ＋１）個のカーボンナノチューブパッチの少なくとも１つは、半導体的カーボンナノチューブを少なくとも１本以上含むことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記Ｎは、２０以上であることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
パッチを構成するカーボンナノチューブは、半導体的カーボンナノチューブを理論的存在比である３分の２より多く含むことを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】
基板のソース電極とドレイン電極間にカーボンナノチューブを分散させた第１のカーボンナノチューブ膜を形成する工程と、前記第１のカーボンナノチューブ膜をチャネル方向に直交して分断し、第１のカーボンナノチューブパッチを形成する工程と、さらに前記ソース電極とドレイン電極間に第２のカーボンナノチューブ膜を形成する工程と、前記第２のカーボンナノチューブ膜をチャネル方向に直交して分断し、前記第１のカーボンナノチューブパッチの間隔及び前記ソース電極とドレイン電極間の間隔を埋めるように第２のカーボンナノチューブパッチを形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項７】
前記基板は、プラスチック材料、セラミック材料、酸化シリコンのいずれかを含む絶縁材料であることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記カーボンナノチューブは、レーザーアブレーション法、アークディスチャージ法、化学気相堆積法（ＣＶＤ）、ＨｉＰＣＯ（ｈｉｇｈ−ｐｒｅｓｓｕｒｅ  ｃａｒｂｏｎ  ｍｏｎｏｘｉｄｅ）法のいずれかの方法により作製することを特徴とする請求項６又は７に記載の半導体装置の製造方法。
【請求項９】
前記第１、及び第２のカーボンナノチューブ膜は、前記カーボンナノチューブを気相で付着させる方法、溶媒などに分散させ、液相を介して付着させる方法のいずれかの方法により作製することを特徴とする請求項６乃至８のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に、チャネル層にカーボンナノチューブを用いた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
チャネル層として、カーボンナノチューブ（以下、ＣＮＴと記載する）を用いた半導体装置の検討が行われている。ＣＮＴは、グラファイトシートがシームレスの筒状構造を形成してできる炭素材料である。ＣＮＴの太さは最小約０．７ｎｍで、長さは通常１〜数１０μｍ、長い場合には１ｍｍを超えるものもある。太さが約５ｎｍ以上のＣＮＴは金属的（導電体的）な性質を示すが、５ｎｍ以下のＣＮＴでは、グラファイトシートの巻き方（カイラリティ、螺旋性）に依存して半導体的性質を示すものがある。この半導体的性質を示すＣＮＴを、半導体装置に応用しようという研究が進められているのである。
ＣＮＴは、現在一般的に半導体装置に使用されているシリコンを上回る高い電子（正孔）移動度（例示；１０００〜１００００ｃｍ２／Ｖｓ）を持つ性質がある。このような性質は、電界効果型トランジスタ（ＦＥＴ）などのスイッチングデバイスとして、特に、高い応答速度が求められる画像表示装置等に用いられるスイッチングデバイスとして、大きく期待される。
また、ＣＮＴは、半導体装置の製造方法の観点からも利点を有している。ＣＮＴを用いて半導体装置を製造するにあたっては、レーザーアブレーション法、アークプラズマ法、化学気相成長法などのバルク成長方法によって作製したＣＮＴを、基板の表面に付着させればよい。この過程において、高いプロセス温度を必要とせず、容易に高移動度トランジスタを作製することができる。
製造時に高いプロセス温度を必要としない、という利点は、特に薄型画像表示装置に対する要求を満たす上で適している。画像表示装置作製における要求の一つとして、装置自体の軽量化や、曲げたり、丸めたりする意味でのフレキシブル化が挙げられる。アクティブマトリックス型の装置については、素子駆動用ＴＦＴとして、多結晶シリコンが一般的に用いられる。しかしながら、多結晶シリコンを用いた場合、移動度を高めるために高温（例示３００℃以上）アニール処理が必要であるため、プロセス温度を下げられない。
プラスチック基板を使用するためには、プロセス温度を高くても２００度、好ましくは１２０度以下程度に下げる必要がある。従って、基板としては、プラスチック基板ではなく、重くて割れやすいガラス基板が用いられている。そこで、高いアニール処理を必要としない半導体材料として、非常に低いプロセス温度で利用できるほとんど唯一の半導体材料ともいえるＣＮＴが期待されているのである。
また、アクティブマトリックス型の液晶素子、ＥＬ素子を用いた画像表示装置の場合の他の課題の一つとして、光リーク電流の抑制が挙げられる。画素のシリコンＴＦＴ部分に、バックライトからの光（〜１０５ｌｘ）が侵入すると、光リーク電流が増大してしまう。これを抑えるために、画素トランジスタの部分は金属薄膜で作製した遮光膜で覆う必要がある。しかし、そのため、画素トランジスタの占める面積分だけ開口率が制限されてしまう。
その結果、画像表示装置としては、画素開口率の制限による最大輝度や明るさの変化幅の減少、光のロスによるエネルギー効率低下などが生じ、同時に金属遮光膜の作製プロセスの付加によって、性能対コストの比率が悪化してしまう。これに対して、ＣＮＴを用いた半導体装置は、Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ誌（４４号  ４Ａ巻  １５９２頁  ２００５年）に記載される様に、光リーク電流が非常に小さい性質を持つ。従って、ＣＮＴは、このようなコスト面やリーク電流の課題を解決する手段としても期待されている。
しかしながら、ＣＮＴを半導体装置に応用しようとする場合には、ＣＮＴ製造時に、導電体的性質を持つＣＮＴと、半導体的性質を持つＣＮＴが同時に作製されてしまうという点を考慮しなければならない。作製されたままのＣＮＴを使ってトランジスタを作製した場合、一本でも導電体的なＣＮＴが存在するとソース−ドレイン（Ｓ−Ｄ）間のリーク電流によって、トランジスタのオン電流とオフ電流比（以下、ｏｎ／ｏｆｆ比と略記する）などのスイッチング特性が悪化してしまうという問題がある。
そのため、成長したＣＮＴから導電体的ＣＮＴを除去する試みや、半導体的ＣＮＴだけを選択的に成長させる試みなどがなされている。しかし、実際は全ての導電体的ＣＮＴを除去することは困難であるのが実情である。例えば、成長後に導電体的ＣＮＴと半導体的ＣＮＴを分離しようとしても、ＣＮＴが静電気や物理吸着によって凝集しやすい上、非常に細くて長い構造を持つので一度凝集すると分離しにくい。
また、成長過程における導電体的ＣＮＴと半導体的ＣＮＴの作り分けることも、非常に難しい。例えばＣＮＴの成長に用いる金属触媒粒子サイズを０．１ｎｍ以下の誤差で揃えた場合でも、ＣＮＴのカイラリティにより導電体的か半導体的かが変化してしまう。このように導電体的ＣＮＴと半導体的ＣＮＴとの分離や、作り分けすることは困難である。従って、ＣＮＴを用いて半導体装置を作製する際には、導電体的ＣＮＴと半導体的ＣＮＴが混合した材料を使っても、ｏｎ／ｏｆｆ比の高いトランジスタを作製できることが望まれる。
導電体的ＣＮＴと半導体的ＣＮＴが混合したＣＮＴを用いた半導体装置の性能を向上する方法として、Ｓｃｉｅｎｃｅ誌（２９２号（２００１年）、７０６頁）には、選択的焼き切り手法が開示されている。しかしこの手法は、半導体装置の作動電流と比較してかなり大きな電流を流して焼き切り処理をする必要がある。そのため、半導体装置全体に対する負荷が大きいこと、個々の半導体装置に処理を施し安定した特性を得ることが難しいこと、焼き切り処理を施すとトランジスタのオン電流が減少すること、などの問題があることなどから、工業的に現実的な方法とはなっていない。
さらにＣＮＴを用いた半導体装置に関する特許文献として下記特許文献がある。特開２００５−９３４７２号公報には、カーボンナノチューブを電流通路に用いた電界効果半導体装置を製造するに際し、カーボンナノチューブの分散液を調整する工程と、その分散液を所定パターンに付着する工程と、その分散液を乾燥することによって、カーボンナノチューブからなる電流通路を形成する工程と、を有する電界効果半導体装置の製造方法が開示されている。この特開２００５−９３４７２号公報には、長さが０．１μｍ以上、１０μｍ以下のカーボンナノチューブを用いることが記載されている。
また特開２００３−１７５０８号公報、特開２００７−１２６６５号公報には、チャネルと平行方向に複数のカーボンナノチューブによりチャネル層を構成した電界効果トランジスタが記載されている。特開２００６−１９０８６８号公報には、チャネル層をカーボンナノチューブにより構成した多値の不揮発性記憶装置が記載されている。しかしこれらの上記先行文献には、本発明の課題や、その課題を解決する技術的思想に関する記載がなく、本願発明を示唆するものではない。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記したようにＣＮＴを用いた半導体装置においては、導電体的ＣＮＴと半導体的ＣＮＴが混在する。トランジスタのＳ−Ｄ間が導電体的ＣＮＴにより直接接続されることで、そのスイッチング特性が悪化するという問題がある。
本発明の目的は、導電体的ＣＮＴが混在していても良好なスイッチング特性を有する半導体装置及びその製造方法を提供することにある。本発明の他の目的は、低温プロセスにより形成することのできる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００４】
本発明の半導体装置は、ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極間に設けられたチャネル層と、を具備し、前記チャネル層は、チャネル方向には、チャネル長よりも短い大きさを持つ（Ｎ＋１）個（Ｎは正の整数）のカーボンナノチューブパッチにより構成され、前記ソース電極と前記ドレイン電極間とを接続していることを特徴とする。
本発明の半導体装置の製造方法は、基板のソース電極とドレイン電極間にカーボンナノチューブを分散させた第１のカーボンナノチューブ膜を形成する工程と、前記第１のカーボンナノチューブ膜をチャネル方向に直交して分断し、第１のカーボンナノチューブパッチを形成する工程と、さらに前記ソース電極とドレイン電極間に第２のカーボンナノチューブ膜を形成する工程と、前記第２のカーボンナノチューブ膜をチャネル方向に直交して分断し、前記第１のカーボンナノチューブパッチの間隔及び前記ソース電極とドレイン電極間の間隔を埋めるように第２のカーボンナノチューブパッチを形成する工程と、を備えたことを特徴とする。
【発明の効果】
【０００５】
本発明においては、トランジスタのチャネル層はチャネル方向に直交するように分断した複数のＣＮＴパッチを用いて構成する。トランジスタのチャネル層を複数のＣＮＴパッチから構成することで、半導体的ＣＮＴパッチの確率を高くできる。この半導体的ＣＮＴパッチからなるチャネル層をゲート電極により変調させ、ｏｎ／ｏｆｆさせることで、良好なｏｎ／ｏｆｆ比を有するトランジスタが得られる。
【図面の簡単な説明】
【０００６】
図１は、ＣＮＴのパッチ加工を施さない半導体装置の模式図である。
図２は、図１の半導体装置の特性分布のＣＮＴ密度依存性を示すグラフである。
図３Ａ、図３Ｂは、ＣＮＴのパッチ加工を説明する半導体装置の概略図である。
図４は、ＣＮＴのパッチ加工を施した半導体装置の模式図である。
図５は、図４の半導体装置の特性分布のＣＮＴ密度依存性を示すグラフである。
図６は、ＣＮＴのパッチ構造を説明する図である。
図７Ａ、図７Ｂ、図７Ｃは、ＣＮＴのパッチ加工を施した半導体装置において、パッチの接続数ｎ＝１、５、２０におけるＣＮＴの密度とパッチ同士の重なり幅に対する不良割合を示すグラフであり、図７Ｄはパッチの接続数と半導体装置の不良率の関係を表すグラフである。
図８Ａ、図８Ｂ、図８Ｃは、ＣＮＴのパッチ加工を施した半導体装置の作製手順を説明する断面図である。
【発明を実施するための最良の形態】
【０００７】
本発明の半導体装置及びその製造方法について、図面を参照して詳細に説明する。図１にはＣＮＴのパッチ加工を施さない半導体装置の模式図、図２には図１に示す半導体装置の特性分布のＣＮＴ密度依存性を示すグラフを示す。図３Ａ、３ＢにはＣＮＴのパッチ加工を説明する半導体装置の概略図を示す。図４にはＣＮＴのパッチ加工を施した半導体装置の模式図、図５には図４に示す半導体装置の特性分布のＣＮＴ密度依存性を示すグラフを示す。図６にはＣＮＴのパッチ構造を説明する図を示す。図７Ａ、７Ｂ、７Ｃにはパッチの接続数ｎ＝１、５、２０におけるＣＮＴの密度とパッチ同士の重なり幅に対する不良割合を示すグラフであり、図７Ｄはパッチの接続数と半導体装置の不良率の関係を表すグラフを示す。図８Ａ、８Ｂ、８ＣにはＣＮＴのパッチ加工を施した半導体装置の作製手順を説明する断面図を示す。
最初に本発明と対比させるために図１、２を参照して、ＣＮＴのパッチ加工を施さないＣＮＴをチャネル層とした半導体装置を説明する。ここでの半導体装置のデバイスは、トランジスタである。図１に示すトランジスタは、ソース（Ｓ）−ドレイン（Ｄ）（以下、Ｓ−Ｄと略記する）間のチャネル長Ｌｃｈ＝１００μｍ、チャネルの幅Ｌｗ１００μｍである。
ＣＮＴチャネルとして、長さＬｃｎｔ＝４０μｍの直線状のＣＮＴを密度０．０２５本／μｍで配置し、チャネルの幅Ｌｗが１００μｍになるように作製する。図１における両端のコの字型の領域は、ソース（Ｓ）電極５、ドレイン（Ｄ）電極６である。Ｓ−Ｄ電極の間に分散する直線状のＣＮＴの内、実線で示すＣＮＴは導電体的ＣＮＴ、点線で示すＣＮＴは半導体的ＣＮＴである。ＬｃｈやＬｗ、Ｌｃｎｔの大きさは仮のもので、ＣＮＴも実際とは異なって直線状に表している。
しかしトランジスタ特性を予測するために重要なことは、ＬｃｈやＬｗとＬｃｎｔの関係や、ＣＮＴ同士やＣＮＴと電極が接続する点がどのように配置し、関係するかである。従ってこの様な仮定は十分これらの要件を満たすものである。ここで重要な点は、ＣＮＴが非常に細長い形状を持つために、作製しようとするトランジスタのＳ−Ｄ間距離に対して無視できない長さを持つことである。場合によっては、Ｓ−Ｄ間距離よりも長いＣＮＴが存在するために、導電体的ＣＮＴがＳ−Ｄ間を直接に接続する可能性が高くなる。
図２は、図１の条件のトランジスタについてＣＮＴの密度を変化させたときに、実際のトランジスタがどのような特性を示すか調べたものである。トランジスタの特性予測は、回路シミュレータによって解析する方法で行った。計算機上で実際に分散させたＣＮＴのランダムネットワークに、ＣＮＴ自身の抵抗、ＣＮＴ同士やＣＮＴと電極の間の接触抵抗、さらに１本の半導体的ＣＮＴが示すｏｎ／ｏｆｆ比（１０５と仮定）を割り当てたネットワーク型デバイスとして解析した。
図２の横軸はＣＮＴの密度（本／μｍ）、縦軸は割合を表す。ｏｐｅｎと表すプロットは電流が全く流れないトランジスタの割合を示し、ｓｈｏｒｔと表すものは、逆にｏｎ／ｏｆｆ比が１０２未満で導電体的ＣＮＴによるリーク電流が大きいトランジスタの割合を示す。ｓｗｈｉｃｈと表すものは、ｏｎ／ｏｆｆ比が１０２以上で、半導体的ＣＮＴからなる良好な特性を持つトランジスタの割合である。それぞれの割合は、各条件で６４個作製したトランジスタの特性を調べてプロットしたものである。
図１で示した密度０．０２５本／μｍのＣＮＴをチャネル層としたトランジスタの場合、図２からほぼ１００％がｓｈｏｒｔの特性を示すことが分かる。実際に図１でも、導電体的ＣＮＴが直接Ｓ−Ｄ間を橋渡ししている様子が分かる。このようにＳ−Ｄ間距離に対してＣＮＴの長さが大きいために、ある一定以上の密度でＣＮＴを分散すると、ｓｈｏｒｔの確率が高くなってしまうことを示している。
さらに図２から、最適な密度は０．００６本／μｍで、この時９２％以上のトランジスタがｓｗｉｔｃｈの特性を示すことが分かる。しかし、０．０２５から密度を下げたことによって、ｓｈｏｒｔのトランジスタの割合は少なくなったものの、今度はＳ−Ｄ間がＣＮＴでつながっていないｏｐｅｎのトランジスタが出てくる。そのために、１００μｍ×１００μｍのチャネルに４０μｍのＣＮＴでは、条件を最適化しても１割弱の不良デバイスが含まれ、実際には製品として使用することは難しい。
図３Ａ、３Ｂに本発明の半導体装置の概略図を示す。本発明においては、トランジスタのチャネル層をＣＮＴ膜で構成する。このＣＮＴのネットワークで構成されるＣＮＴ膜をチャネルと直交する方向に分断し、短冊状のＣＮＴパッチとする。複数のＣＮＴパッチを重ね合わせ、トランジスタのチャネルを構成する。チャネル層を複数のＣＮＴパッチにより構成することで、半導体的ＣＮＴパッチの確率が高くなる。そのためＣＮＴ膜の密度を高くした場合でも、導電体的ＣＮＴが直接Ｓ−Ｄ間を接続する確率を低減できる。
図３Ａに示すように、まずソース電極５とドレイン電極６を作製した基板に、第一層目となる短冊状のＣＮＴパッチ１を、お互いが重ならないように配置する。ＣＮＴパッチ１は、図に示すようにチャネルと直交する方向に、それぞれが分断され、配置されている。さらに同様にチャネルと直交する方向に分断された第二層目となるＣＮＴパッチ２を、第一層目のパッチやＳ−Ｄ電極の間を埋めるように配置する（図３Ｂ）。この様にチャネルに複数のＣＮＴパッチを配置することで、短冊状のＣＮＴパッチが半導体的ＣＮＴとなる確率を高くできる。チャネルをチャネルと直交する方向に分断することで、導電体的ＣＮＴによって直接Ｓ−Ｄ間が接続する確率を低減することができる。
図４は、チャネル長Ｌｃｈ＝１００μｍの間に、幅６μｍの短冊状のＣＮＴパッチ２１枚を、お互いが１μｍ重なるように配置した場合のトランジスタの一例を示す。この様にソースとドレインを結ぶ方向に対して、垂直にＣＮＴ膜を分断してＣＮＴのパッチを作製すると、リーク電流を低減する上で効果的である。図５は、図４の構成のパッチ型トランジスタについて、ＣＮＴ膜の密度を変化させた場合の、ｏｐｅｎ、ｓｈｏｒｔ、ｓｗｉｔｃｈの割合を調べたものである。図２のパッチ加工を施さない場合の結果と比較すると、非常に広い密度領域（約０．０１６〜０．０３３本／μｍ）で、ほぼ１００％、ｓｗｉｔｃｈ特性のトランジスタが得られていることが分かる。
実際のＣＮＴパッチは、有限の数のＣＮＴで構成される不均一な膜である。しかし便宜上、ある一定の確率で導電体的（ｓｈｏｒｔ）、半導体的（ｓｗｉｔｃｈ）もしくは絶縁的（ｏｐｅｎ）な接続をする均質な膜と考えて議論する。絶縁的な接続とは、実際はＣＮＴが接続しない状態を表す。これらのパッチの重ね合わせでＳ−Ｄ間がどのような電気的接続を示すかを予測することができる。
そこで図６のような構成のＳ−Ｄ電極間が、どのような電気的接続を示すかを考える。長さＬ１とＬ３で表す領域はそれぞれ１枚のＣＮＴパッチ３とＣＮＴパッチ４で構成され、長さＬ２で表す領域はＣＮＴパッチ３とＣＮＴパッチ４の２枚のＣＮＴパッチが重なっている領域である。ここではパッチが重なる領域の電気的接続がどのようになっているかを考えるため、Ｌ１とＬ３については長さ０の極限とし、ＣＮＴの密度もある一定以上であるとすると、Ｌ１、Ｌ３領域の電気的接続は、ほぼ１００％導電体的接続となる。従ってＬ２の領域についてのみ考慮すると、Ｓ−Ｄ間が導電体的な接続となる確率は、長さＬ２とパッチの密度ρの関数ＰＭ（Ｌ２，ρ）となる。同様に半導体的な接続となる確率はＰＳ（Ｌ２，ρ）となり、Ｓ−Ｄ間が電気的に接続しない確率は１−ＰＭ−ＰＳである。
この様に表すことができるＳ−Ｄ電極対を直列にｎ個接続する。つまりＣＮＴパッチ数はｎ＋１個、接続点となるパッチの重ね合わせ部（Ｓ−Ｄ電極対）はｎ個となる。この場合に、全体として半導体的な接続を示すためには、ｎ個の電極対が全て導電体的か半導体的な接続を持つこと（一つでも接続しない電極対が無いこと）と、ｎ個の電極対の内で少なくとも一つが半導体的接続を示すことが必要である。この確率は（ＰＭ＋ＰＳ）ｎｘ（１−ＰＭｎ）と表すことができる。この確率は、（ＰＭ＋ＰＳ）は限りなく１であり、かつＰＭ＜ＰＳの条件の時にｎを増やすほど１に近づく。この時、１に足りない分が正常動作しない不良の割合となる。
図７Ａ、７Ｂ、７Ｃは、ｎ＝１、５、２０の場合について、不良割合の対数値ｌｏｇ（１−（ＰＭ＋ＰＳ）ｎｘ（１−ＰＭｎ））を、ＣＮＴの密度（Ｄｅｎｓｉｔｙ）と、Ｌ２の重なり幅（Ｏｖｅｒｌａｐ  ｗｉｄｔｈ）に対してプロットしたものである。図７Ｄは、各ｎの条件で、最少となる不良割合の対数値ｌｏｇ（ｅｒｒｏｒ  ｒａｔｅ）がどのように変化するかを表すグラフである。
これらのグラフから、ｎを大きくすると最少となる不良割合が減少し、ｎ＝２０の場合に最適な条件でデバイスを作製すると、不良となる割合は１０−６以下となる。さらにｎを増やすことでさらに不良割合を低減することができる。またグラフから明らかな通り、Ｌ２の重なり幅を短くすると、最適なＣＮＴの密度は大きくなる傾向がある。従ってオン抵抗や移動度などのデバイス特性を向上するためにＣＮＴ密度を大きくする必要がある場合は、Ｌ２の重なり幅を短くすると良いことが分かる。
Ｌ２の重なり幅が２０μｍ以上では、その関係が逆になり重なりを大きくすると、最適の密度も大きくなる傾向がある。しかし、これはシミュレーションに用いたＣＮＴの長さ４０μｍに関係している。ＣＮＴを短くすると、傾向が反転するＬ２の重なり幅の値が小さくなり、ＣＮＴを長くすると反転する値は大きくなる。これを利用して、デバイス作製の最適条件を決定することも可能である。また、半導体的ＣＮＴの割合を高めたＣＮＴを利用することでさらにデバイスの不良率を低減し、オン抵抗、移動度などの特性を向上し、安定させることが可能である。
図８Ａ、８Ｂ、８Ｃは、本発明にかかる半導体装置の作製手順を概略的に示す断面図である。基板１１としては、プラスチック材料、セラミック材料、酸化シリコンなどの絶縁材料を用いることができる。基板１１の上に、リソグラフィ手法などを用いて予めソース電極１２とドレイン電極１３とを作製する。これらの電極の作製はＣＮＴパッチの作製の後などでも構わない。
１層目のＣＮＴ膜１４を形成する。ＣＮＴ膜は、例えば、レーザーアブレーション、アークディスチャージ、化学気相堆積法（ＣＶＤ）、ＨｉＰＣＯ（ｈｉｇｈ−ｐｒｅｓｓｕｒｅ  ｃａｒｂｏｎ  ｍｏｎｏｘｉｄｅ）法などの方法を用いて準備することができる。但し、これらの方法に限られるものではなく、結晶性の良いＣＮＴを作製できれば他の方法を用いても構わない。ＣＮＴを基板表面に分散する方法には、ＣＶＤ法などを用いて直接基板上に成長させる方法や、予め成長させたＣＮＴ膜を後から基板に付着させる方法がある。直接成長させるには基板を５００℃以上の高温にする必要があるので、熱耐性の低い基板を用いる場合は後者の方法を用いると良い。
また、ＣＮＴは予め成長条件の最適化や、精製処理を行って、半導体ＣＮＴの比率を高めたものを使用しても良い。通常のＣＮＴは、理論的比率の３分の２が半導体ＣＮＴであるとされているが、この値を大きくすることによって、ＰＭが減少し、ＰＳが増大するので、より不良の割合を減少させることが容易になる。ＣＮＴ膜を基板に付着させる方法には、気相でＣＮＴを吹き付けたり降り積もらせたりする方法や、ＣＮＴを溶媒などに分散させ、液相を介して付着させる方法を用いることができる。気相で行う場合は、様々な気相成長法で作製したＣＮＴが気相に漂う状態から、気流や静電気力、光圧力、重量などによって基板に誘導し付着させることで、ＣＮＴが束（バンドル）になることを防ぐことができるので好ましい。
溶液に分散する場合は、溶媒に入れたＣＮＴ片を、超音波振動子などを用いて分散することができ、この溶液を基板に塗布することでＣＮＴ膜を基板に付着させることができる。塗布方法としては、直接はけなどで塗る方法や、スピンコート、ディップコート、スプレーコート、微少液滴を滴下する方法などを用いることができる。
塗布膜のＣＮＴ密度は、溶液中のＣＮＴ密度や、回数や速度などの塗布条件で制御することができる。シミュレーションでは、ＣＮＴの単位面積あたりの本数で密度を表している。実際にデバイスを作製する場合は、基板に照射したレーザー光の散乱光強度や、基板が透明である場合の透過光強度の測定値と、デバイスを作製して得られるｏｐｅｎ、ｓｗｉｔｃｈ、ｓｈｏｒｔなどの割合によって、この塗布の最適条件を得ることができる。
続いて、保護膜１５を図８Ａのように作製したＣＮＴパッチの形にパターニングする。保護膜には、リフトオフ用レジストなどの有機溶剤に不溶でアルカリ系溶剤に溶解性を持つ有機樹脂や、弱酸や弱アルカリで溶解できる金属薄膜を用いることができる。例えばＡｌ薄膜などは、様々な処理に耐性が高く、弱アルカリで容易に除去することができるためマスク材料として好ましい。
有機樹脂を用いる場合は、有機樹脂パターニング用のフォトレジストなどを露光して得たレジストパターンをマスクとして、アルカリ系溶剤で有機樹脂を窓開けする。その後フォトレジストだけをアセトンなどで除去することで有機樹脂マスクを作製することができる。この場合、有機溶剤を用いるＣＮＴ溶液を塗布する場合でも十分パターンが保持されるため非常に有効である。Ａｌ薄膜を用いる場合は、３０ｎｍ〜５０ｎｍのＡｌ膜を同じくフォトレジストを用いてパターニングし、フォトレジストの用のアルカリ現像液で、レジストの現像とＡｌ膜の窓開けを同時に行う。その後フォトレジストのみを除去してＡｌマスクを得ることができる。
作製した保護膜をマスクにして、マスクされていない部分のＣＮＴ膜を除去することができる。ＣＮＴ膜の除去方法には、酸素プラズマ処理、その他の酸化性ガスによるプラズマ処理、オゾン処理、スパッタ処理、強酸処理などの方法を用途に応じて選ぶことができる。
続いて、第二層目となるＣＮＴ膜１６を塗布し、保護膜１７をパターニングする（図８Ｂ）。パターニングした保護膜１７をマスクに用いて、不要な範囲のＣＮＴ膜を除去する。最後に、保護膜１５と１７をまとめて除去することによって、第二層目となるＣＮＴパッチ１８を得た（図８Ｃ）。保護膜を除去する方法は適宜選ぶことができる。例えば、有機樹脂とＡｌのマスクはいずれも、フォトレジスト用現像液などの弱アルカリ溶液で効果的に除去することができる。
トランジスタの変調を行うためのゲート電極は、ＣＮＴパッチ１４、１８の上にさらにゲート絶縁膜を被覆し、その上にゲート電極を作製することができる。もしくは、あらかじめ基板１１の上にゲート絶縁膜で被覆したゲート電極を作製しておいて、その上にデバイスを作製することも可能である。この様にして、パッチ加工を施したＣＮＴ膜をチャネルとするＣＮＴデバイス（トランジスタ）を作製することができる。
上記したようにＣＮＴトランジスタにおいて、ｏｎ／ｏｆｆ比の特性を悪化させる最大の要因は導電体的ＣＮＴパスを流れるリーク電流である。そのリーク電流を抑制するためには、Ｓ−Ｄ間を直接導電体的ＣＮＴで接続しないで、少なくともその一部分を半導体的ＣＮＴとする必要がある。Ｓ―Ｄ電極間が導電体的ＣＮＴだけによって直接接続されている場合には、Ｓ−Ｄ間がｓｈｏｒｔ状態となりリーク電流が流れ、トランジスタのｏｎ／ｏｆｆ特性が悪くなる。そのためトランジスタのチャネル長を一本のＣＮＴを用いて作製する場合は、必ず半導体的ＣＮＴを用いる必要がある。
本発明においては、トランジスタのＣＮＴチャネル層をチャネル方向に直交するように分断し、複数のＣＮＴパッチを用いてＳ−Ｄ間を接続する。複数のＣＮＴパッチを用いてトランジスタを作製する場合は、非常に広いＣＮＴ密度領域で、ほぼ１００％、ｓｗｉｔｃｈ特性のトランジスタが得られる。このように導電体的ＣＮＴが混在している場合にも、チャネル層をチャネル方向に直交する複数のＣＮＴパッチで構成することで、チャネル層の一部のＣＮＴパッチが半導体的ＣＮＴパッチとなる確率を高くできる。チャネル層の一部を半導体的ＣＮＴパッチにより構成されたトランジスタは、ゲート電圧により変調され、ｏｎ／ｏｆｆ動作を行う。このようにして良好なｏｎ／ｏｆｆ比を有するトランジスタができる。本発明によれば、良好なｏｎ／ｏｆｆ比を持つトランジスタを備えた半導体装置及びその製造方法が得られる。
【実施例】
【０００８】
以下、本発明にかかる半導体装置の具体的な実施例として、その代表的な製造方法及びその製造方法により作製されたトランジスタの特性について、図８Ａ、８Ｂ、８Ｃを参照して詳細に説明する。
まず、基板１１には厚さ２００μｍのポリエチレンナフタレート基板を用いた。基板１１にはその他のプラスチック材料、セラミック材料、酸化シリコンなどの絶縁材料を用いることができる。基板１１の上に、光学露光を用いて作製したソース電極１２とドレイン電極１３を作製する。電極材料には、５ｎｍチタン／４５ｎｍ金の二層金属膜を用いた。第１のＣＮＴ膜１４は塗布法により形成した。溶液は、レーザーアブレーション法で作製したＣＮＴ１μｇを、１ｍｌのジクロロエタン溶液に投入し、ヘッド型の超音波攪拌器で１０秒間攪拌し作製した。この溶液２０μｌを、基板に１０回スピンコートして、ＣＮＴ膜１４を形成した。
保護膜１５には、３０ｎｍ厚さで蒸着したＡｌ膜を用いた。Ａｌ膜の加工には光学露光を用いた。フォトレジストで覆ったＣＮＴ膜付き基板を所望の光学マスクを用いて光学露光する。その後２．５％のテトラメチルアンモニウムハイドレート（ＴＭＡＨ）溶液を用いて１分現像すると、Ａｌ膜も同時にエッチングすることができ保護膜１５を得ることができる。その後、アセトンを用いてフォトレジストを除去する。同様の手順を経て、２層目のＣＮＴパッチ１８を加工し、最後に２．５％ＴＭＡＨを用いてＡｌ保護膜を除去した。
この様にして、Ｓ−Ｄ間距離１００μｍの間に、幅９μｍのＣＮＴパッチを、１μｍの間隔で、第一層、第二層あわせて２１枚配置したＣＮＴパッチチャネル層を作製した。この時、ｎ＝２０となる。トランジスタのチャネル幅にあたる大きさは１００μｍとした。さらにゲート絶縁膜として、厚さ３００ｎｍの水素化シルセスキオキサン（ＨＳＱ）膜をスピンコートで作製し、光学露光用の水銀ランプを５分照射して硬化させた。最後にソース、ドレイン電極と同じ手順でゲート電極を作製して、ＣＮＴパッチを用いたＦＥＴを作製した。以上の手順で作製した１００個のＦＥＴの正常動作（ｏｎ／ｏｆｆ比１０３以上）確率は１００％で、オン抵抗は平均５×１０５Ω、最大のｏｎ／ｏｆｆ比は１０５程度が得られた。この時の移動度はおよそ５０ｃｍ・Ｖ／ｓ２であった。
また、上記で説明した半導体装置と同じ作製手順を用いて、ＣＮＴ膜の形成や、ＣＮＴパッチのサイズを変更した第２のＦＥＴを作製した。第２のＦＥＴは、ＣＮＴ膜を形成するスピンコートの回数を４０回に増やし、ＣＮＴパッチの幅は６μｍ、同一層内での隣接パッチの間隔は４μｍ、パッチ同士の重なりの幅が１μｍである。このＦＥＴは、オン抵抗が２．５ｘ１０５Ωとなり、２００ｃｍ・Ｖ／ｓ２の移動度を得ることができた。ＦＥＴの正常動作確率は１００％であった。
本発明では、複数のＣＮＴから構成されるチャネル層を、さらにチャネル方向に直交する複数のＣＮＴパッチに加工し、それらのＣＮＴパッチを重ね合わせたチャネル層を作製する。チャネル層をチャネル方向に直交する複数のＣＮＴパッチで構成することで、チャネル層の一部のＣＮＴパッチが半導体的ＣＮＴパッチとなる確率を高くできる。このようにチャネル層の一部を半導体的ＣＮＴパッチとすることで、良好なｏｎ／ｏｆｆ比を持つトランジスタが得られる。またチャネル層としてＣＮＴを使用することから、より低温プロセスにより形成することができる。本発明によれば、良好なｏｎ／ｏｆｆ比を持つトランジスタを備えた半導体装置及びその製造方法が得られる。
本発明においては、ソース電極及びドレイン電極と、ソース電極と前記ドレイン電極間に設けられたチャネル層と、を具備し、チャネル層は、チャネル方向には、チャネル長よりも短い大きさを持つ（Ｎ＋１）個（Ｎは正の整数）のカーボンナノチューブパッチにより構成され、ソース電極とドレイン電極間とを接続している半導体装置が得られる。
本発明の半導体装置は、隣接するカーボンナノチューブパッチは異なる層のカーボンナノチューブパッチにより重なり合うように配置され、その重なり幅は１μｍ以下とすることができる。また（Ｎ＋１）個のカーボンナノチューブパッチの少なくとも１つは、半導体的カーボンナノチューブを少なくとも１本以上含み、Ｎは２０以上とすることができる。さらに、パッチを構成するカーボンナノチューブは、半導体的カーボンナノチューブを理論的存在比である３分の２より多く含んでも良い。
本発明においては、基板のソース電極とドレイン電極間にカーボンナノチューブを分散させた第１のカーボンナノチューブ膜を形成する工程と、第１のカーボンナノチューブ膜をチャネル方向に直交して分断し、第１のカーボンナノチューブパッチを形成する工程と、さらにソース電極とドレイン電極間に第２のカーボンナノチューブ膜を形成する工程と、第２のカーボンナノチューブ膜をチャネル方向に直交して分断し、第１のカーボンナノチューブパッチの間隔及びソース電極とドレイン電極間の間隔を埋めるように第２のカーボンナノチューブパッチを形成する工程と、を備えた半導体装置の製造方法が得られる。
本発明の半導体装置の製造方法において、基板はプラスチック材料、セラミック材料、酸化シリコンのいずれかを含む絶縁材料とすることができる。また、カーボンナノチューブは、レーザーアブレーション法、アークディスチャージ法、化学気相堆積法（ＣＶＤ）、ＨｉＰＣＯ（ｈｉｇｈ−ｐｒｅｓｓｕｒｅ  ｃａｒｂｏｎ  ｍｏｎｏｘｉｄｅ）法のいずれかの方法により作製しても良い。さらに、第１、及び第２のカーボンナノチューブ膜は、カーボンナノチューブを気相で付着させる方法、溶媒などに分散させ、液相を介して付着させる方法のいずれかの方法により作製しても良い。
以上、実施形態及び実施例に基づき本発明を具体的に説明したが、本発明は上述の実施形態及び実施例に制限されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができ、これらの変更例も本願に含まれることはいうまでもない。
この出願は、２００７年４月１６日に出願された日本出願特願２００７−１０６７３２号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【図２】
2008129992.tif 000003
【図３Ａ】
2008129992.tif 000004
【図３Ｂ】
2008129992.tif 000005
【図５】
2008129992.tif 000006
【図６】
2008129992.tif 000007
【図７Ａ】
2008129992.tif 000008
【図７Ｂ】
2008129992.tif 000009
【図７Ｃ】
2008129992.tif 000010
【図７Ｄ】
2008129992.tif 000011
【図８Ａ】
2008129992.tif 000012
【図８Ｂ】
2008129992.tif 000013
【図８Ｃ】
2008129992.tif 000014
【図１】
2008129992.tif 000015
【図４】
2008129992.tif 000016
【国際調査報告】
2008129992.tif 000017
2008129992.tif 000018