【手続補正書】
【提出日】平成17年3月3日(2005.3.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも第１のエピタキシャル層によって前記Ｎ＋ドープ層から間隔を置いて配置されるｐ変調ドープ量子井戸を形成する第１の複数の層と、
ｎ変調ドープ量子井戸を形成する第２の複数の層と、前記第１の複数の層は少なくとも第２のエピタキシャル層によって前記第２の複数の層から分離されており、
少なくとも第３のエピタキシャル層によって前記第２の複数の層から間隔を置いて配置されるＰ＋ドープ層と、
を含む基板上に成長した一連のエピタキシャル層を備える半導体デバイス。
【請求項２】
前記ｐ変調ドープ量子井戸は、ＡｌＧａＡｓのＰ＋ドープ層と、実質的にアンドープのＩｎＧａＡｓの量子井戸層と、ＧａＡｓのバリア層とを備える、請求項１に記載の半導体デバイス。
【請求項３】
前記ｎ変調ドープ量子井戸は、ＡｌＧａＡｓのＮ＋ドープ層と、実質的にアンドープのＩｎＧａＡｓの量子井戸層と、ＧａＡｓのバリア層とを備える、請求項１または２に記載の半導体デバイス。
【請求項４】
前記ｎ変調ドープ量子井戸および前記ｐ変調ドープ量子井戸の少なくとも一方が実質的にアンドープのＩｎＧａＡｓＮを含む、前記請求項１から３のいずれかに記載の半導体デバイス。
【請求項５】
前記一連のエピタキシャル層は、ＡｌＡｓおよびＧａＡｓの複数の分布型ブラッグ反射器（ＤＢＲ）ミラー層を含む、前記請求項１から４のいずれかに記載の半導体デバイス。
【請求項６】
ｐおよびｎ変調ドープ量子井戸を分離する前記少なくとも第２のエピタキシャル層は、ＡｌＧａＡｓの比較的厚い層である、前記請求項１から５のいずれかに記載の半導体デバイス。
【請求項７】
前記少なくとも第２のエピタキシャル層はＧａＡｓ層をさらに含む、請求項６に記載の半導体デバイス。
【請求項８】
前記一連のエピタキシャル層は、分布型ブラッグ反射器（ＤＢＲ）ミラーを含み、ミラーの上に、
（ｉ）ｎ型バイポーラトランジスタは、電界効果制御要素として従来のベース領域の役を果たすｐ型反転チャネルを変調ドープ界面に有し、前記バイポーラトランジスタの層構造は、ｐチャネルへテロ構造電界効果トランジスタ（ＰＨＦＥＴ）の層構造であって、エミッタ層が前記ＰＨＦＥＴ用のゲート接点層の役を果たすＰＨＦＥＴ層構造も実現する、多数キャリアとして電子を有し（ｎ型）、前記ＤＢＲミラー上に前記エミッタが付着され、最上面層としてコレクタを有する変調ドープバイポーラ電界効果トランジスタを実現する第１の連続層と、
（ｉｉ）ｐ型バイポーラトランジスタは、電界効果制御要素として従来のベース領域の役を果たすｎ型反転チャネルを変調ドープ界面に有し、前記バイポーラトランジスタの層構造は、ｎチャネルへテロ構造電界効果トランジスタ（ＮＨＦＥＴ）層構造であって、エミッタ表面層が前記ＮＨＦＥＴ用のゲート接点層の役を果たすＮＨＦＥＴ層構造も実現する、多数キャリアとして正孔を有し（ｐ型）、コレクタ層が前記ｎ型バイポーラトランジスタの前記コレクタと共通であり、最上面層として前記エミッタを有する変調ドープバイポーラ電界効果トランジスタを実現する、前記第１の連続層に付着される第２の連続層と、
が付着される、請求項１に記載の半導体デバイス。
【請求項９】
前記ｎ型バイポーラトランジスタは、Ｎ＋ＧａＡｓの第１の底部層と、Ｎ型ＡｌｘＧａ１−ｘＡｓの層と、ＡｌｙＧａ１−ｙＡｓの前記Ｎ＋ドープ層と、アンドープＡｌｙＧａ１−ｙＡｓの前記少なくとも第１のエピタキシャル層と、Ｐ＋型ＡｌｙＧａ１−ｙＡｓのデルタドープ層を含む前記ｐ変調ドープ量子井戸と、アンドープＡｌｙＧａ１−ｙＡｓのスペーサ層と、アンドープＧａＡｓのスペーサ層と、ＡｌｙＧａ１−ｙＡｓバリアを有する少なくとも１つの無歪みＧａＡｓ量子井戸、またはＧａＡｓバリアを有するＩｎＧａＡｓＮの少なくとも１つのアンドープ量子井戸と、を含む連続層から構成され、
前記少なくとも１つの第２のエピタキシャル層が、前記ｎ型トランジスタのコレクタとして機能するためにアンドープＡｌｙＧａ１−ｙＡｓを含み、また前記ｐ型トランジスタが共通コレクタとしての前記コレクタから始まり、
前記ｐ型バイポーラトランジスタは、アンドープＧａＡｓのスペーサ層と、少なくとも１つのＡｌｙＧａ１−ｙＡｓバリアおよび無歪みＧａＡｓ量子井戸を含むか、またはＧａＡｓバリアを有するＩｎＧａＡｓＮの少なくとも１つのアンドープ量子井戸を含む前記ｎ変調ドープ量子井戸と、アンドープＧａＡｓのスペーサ層と、アンドープＡｌｙＧａ１−ｙＡｓのスペーサ層と、Ｎ＋型ＡｌｙＧａ１−ｙＡｓのデルタドープ層と、アンドープＡｌｙＧａ１−ｙＡｓの層と、前記Ｐ＋ドープＡｌｙＧａ１−ｙＡｓ層と、Ｐ型ＡｌｘＧａ１−ｘＡｓの層と、前記ｐ型トランジスタのエミッタ用金属接点層として機能するためのＰ＋＋型ＧａＡｓまたはＧａＡｓおよびＩｎＧａＡｓの組合せの層とを含む、前記少なくとも１つの第２のエピタキシャル層の上に付着される連続層から構成される、請求項８に記載の半導体デバイス。
【請求項１０】
ｘ＝０．７およびｙ＝０．１５である、請求項９に記載の半導体デバイス。
【請求項１１】
前記ＩｎＧａＡｓＮ中の窒素の割合が、０．９８μｍの自然放出周波数に対して０％、１．５μｍの自然放出周波数に対して約４％〜５％、０．９８μｍと１．５μｍとの間の自然放出周波数に対して０％と５％との間に選択される、請求項１０に記載の半導体デバイス。
【請求項１２】
前記少なくとも１つのＡｌｙＧａ１−ｙＡｓバリアおよび無歪みＧａＡｓ量子井戸、またはＧａＡｓバリアを有するＩｎＧａＡｓＮの少なくとも１つのアンドープ量子井戸が、一連のＡｌｙＧａ１−ｙＡｓバリアおよび無歪みＧａＡｓ量子井戸、またはＧａＡｓバリアを有するＩｎＧａＡｓＮの一連のアンドープ量子井戸を含む、請求項９から１１のいずれかに記載の半導体デバイス。
【請求項１３】
ＡｌｙＧａ１−ｙＡｓの前記少なくとも１つの第２のエピタキシャル層は、厚さが４０００Åと１００００Åとの間である、請求項９から１２のいずれかに記載の半導体デバイス。
【請求項１４】
前記ｎ型バイポーラトランジスタの前記Ｎ型ＡｌｘＧａ１−ｘＡｓ層はドーピングが約５×１０１７ｃｍ−３で厚みが５００Å〜３０００Åであり、前記ＡｌｙＧａ１−ｙＡｓのＮ＋ドープ層はドーピングが約３×１０１８ｃｍ−３で厚みが６０Å〜８０Åであり、前記アンドープＡｌｙＧａ１−ｙＡｓの少なくとも第１のエピタキシャル層は厚みが２００Å〜３００Åであり、前記Ｐ＋型ＡｌｙＧａ１−ｙＡｓのデルタドープ層はドーピングが約３〜４×１０１８ｃｍ−３で厚みが６０〜８０Åであり、前記アンドープＡｌｙＧａ１−ｙＡｓのスペーサ層は厚みが２０〜３０Åであり、前記アンドープＧａＡｓのスペーサ層は厚みが約１５Åであり、
前記ｐ型バイポーラトランジスタは、約１００Åの前記アンドープＧａＡｓのスペーサ層を含む前記少なくとも１つの第２のエピタキシャル層の上に付着された連続層から構成され、前記ｐ型バイポーラトランジスタの前記アンドープＧａＡｓのスペーサ層は厚みが約１５Åであり、前記ｐ型バイポーラトランジスタの前記アンドープＡｌｙＧａ１−ｙＡｓのスペーサ層は厚みが６０〜８０Åであり、前記ｐ型バイポーラトランジスタの前記アンドープＡｌｙＧａ１−ｙＡｓ層は厚みが２００Å〜３００Åであり、前記ｐ型バイポーラトランジスタの前記Ｐ＋型ＡｌｙＧａ１−ｙＡｓ層はドーピングが約３×１０１８ｃｍ−３で厚みが６０Å〜８０Åであり、前記Ｐ型ＡｌｘＧａ１−ｘＡｓ層はドーピングが約５×１０１７ｃｍ−３で厚みが１０００Å〜３０００Å厚みであり、前記Ｐ＋型ＧａＡｓまたはＧａＡｓおよびＩｎＧａＡｓの組合せの層はドーピングが約５×１０１９〜１０２０ｃｍ−３である、請求項９から１３のいずれかに記載の半導体デバイス。
【請求項１５】
パターンを位置合わせするためにエッチングされる１組のアライメントマークを用いる製造順序を適用することによって、エピタキシャル連続層から構成される多機能光電子デバイスであって、
電流案内経路と構造の活性領域内への正キャリアの２次元的な導電とを形成するｐｎ接合であって、空乏トランジスタを作製するための負の閾値も定めるｐｎ接合を形成するためにＮ型イオンが注入され、
高融点金属が、ｎチャネル電界効果トランジスタ用のゲート電極またはｐ型バイポーラトランジスタ用のエミッタ電極ならびに全てのレーザおよび検出器用のｐ型接点を形成するために規定され、前記高融点金属は、前記ｐチャネル電界効果トランジスタ用のコレクタ電極を、前記最上部Ｐ＋＋表面層とＰ＋デルタドープシートとを最初に除去することによって形成し、前記高融点金属パターンは、前記光電子デバイスへの光学エネルギーの流出入を可能にするための光開口部を形成し、
高融点金属およびそのフォトレジストを自己整合形成のためのマスクとして用いて、前記ｎチャネル電界効果トランジスタ反転チャネルに対する低抵抗接点を形成するためのＮ型イオンが注入され、前記反転チャネルは、ＧａＡｓ、前記ｐ型バイポーラトランジスタの前記変調ドープ層の存在による歪みＩｎＧａＡｓまたは歪みおよび無歪みＩｎＧａＡｓＮの、前記量子井戸内に作製され、
コレクタの役を果たす高融点金属を自己整合形成のためのマスクとして、前記ｐチャネル電界効果トランジスタ反転チャネルに対する低抵抗接点を形成するためのＰ型イオンが注入され、前記反転チャネルは、ＧａＡｓ、前記ｐ型バイポーラトランジスタの前記変調ドープ層の存在による歪みＩｎＧａＡｓまたは歪みおよび無歪みＩｎＧａＡｓＮの、前記量子井戸内に形成され、
前記注入を高速熱アニーリングして、活性化し、選択された領域を不規則化し、
ディープエッチを用いて底部ミラー層を露出させることによって活性なデバイス領域をメサ内に形成した後に、前記活性デバイス下でＡｌＡｓ層を完全に水蒸気酸化させ、
前記Ｐ＋イオン注入領域に対する、前記Ｎ＋イオン注入領域に対する、および前記ｐチャネルＨＦＥＴの前記ゲート接点としてまたは前記ｎ型バイポーラトランジスタの前記エミッタとして機能する前記底部Ｎ＋層に対する接点領域を規定およびエッチングし、
ｐおよびｎ型の金合金のリフトオフ処置用のレジストを規定した後に、ｎ型およびｐ型領域においてメタライゼーションおよび金属のリフトオフを行い、
ポリイミド分離を適用し、接点窓をエッチングし、および相互接続金金属パターンをリフトオフし、レーザおよび検出器用の分布型ブラッグ反射器ミラー層が設けられた、請求項１から１４のいずれかに記載のデバイス。
【請求項１６】
光電子サイリスタの動作に適合されたデバイスであって、前記最上部Ｐ＋＋エミッタが前記デバイスのアノードであり、前記Ｎ＋底部エミッタ領域が前記デバイスのカソードであり、前記ｎ型反転チャネルと接点する前記Ｎ＋イオン注入ソース領域が高インピーダンスの第３端子入力ノードとして機能し、良く規定されたオフおよびオン状態と、前記第３端子からの電流入力によってゼロ注入電流における最大値から高注入による最小値まで変調され得るスイッチング電圧とによって、デバイスがサイリスタとして電気的に機能し、前記サイリスタはそのスイッチオン状態において、前記オン状態電流フローが前記レーザ閾値を超えたときに、前記光開口部からの光放出を伴うＶＣＳＥＬとして機能し、また前記サイリスタはオフ状態において、光が前記光開口部に入る共振空洞検出器として機能して、前記サイリスタの前記反転チャネルの一方または両方に十分な電荷が蓄積しているときに、光発生による電子−正孔対が前記サイリスタを前記オフ状態から前記オン状態へ切り換え得る、請求項１５に記載のデバイス。
【請求項１７】
相補型ＨＦＥＴ機能の実現に適合されたデバイスであって、あるメサ上にＮチャネルＨＦＥＴが形成され、別のメサ上にＰチャネルＨＦＥＴが形成され、前記デバイスのゲート端子が、入力ノードとして機能する共通の接続部を有し、前記デバイスのドレイン端子が、出力ノードとして機能する共通の接続部を有し、相補型動作が得られるように前記ＰＨＦＥＴソースノードが正の供給電圧に接続されて前記ＮＨＦＥＴソースノードが接地された、請求項１５に記載のデバイス。
【請求項１８】
相補型バイポーラ機能の実現に適合されたデバイスであって、あるメサ上にｎ型バイポーラ（電子多数キャリア）トランジスタが形成され、別のメサ上にｐ型バイポーラ（正孔多数キャリア）トランジスタが形成され、前記デバイスのソース端子が、入力ノードとして機能する共通の接続部を有し、前記デバイスのコレクタ端子が、出力ノードとして機能する共通の接続部を有し、相補型バイポーラ動作が得られるように前記ｐ型エミッタノードが正の供給電圧に接続されて前記ｎ型エミッタノードが接地された、請求項１５に記載のデバイス。
【請求項１９】
光パワーの能動型導波管検出器の動作に適合されたデバイスであって、活性層の上方に設けられまた活性層の下方に成長された前記ＤＢＲミラーが、導波管伝搬用のクラッディング層として機能し、前記Ｎ＋イオン注入ソース領域が、前記電子反転チャネルから電子光電流を取り出し、前記Ｐ＋＋最上部エミッタと前記Ｐ＋イオン注入ソース領域とが、前記正孔反転チャネルから正孔光電流を取り出し、前記底部Ｎ＋ゲート領域が、完全に占有されたｐ型反転チャネルを保証して正孔導電用の高速伝送線を形成するようにバイアスされ、前記光入力が、前記高融点金属電極と前記Ｎ型導波用チャネル注入とによって規定される前記能動型導波管に自己整合された受動型導波管を通して、前記チャネル領域へ入れられ、前記受動型導波管が、不純物フリーの空孔不規則化または同様の技術によって実現される前記受動領域におけるわずかに大きいエネルギーギャップによって、前記能動型導波管内への低挿入損失を実現して、屈折率の最小変化したがって前記受動型／能動型導波管界面におけるほぼゼロの反射率を実現する、請求項１５に記載のデバイス。
【請求項２０】
光パワーの能動型導波管受信機の動作に適合されたデバイスであって、活性層の上方に設けられ且つ活性層の下方に成長された前記ＤＢＲミラーは、導波管伝搬用のクラッディング層として機能し、前記Ｎ＋イオン注入ソース領域が、前記電子反転チャネルから電子光電流の一定の流れを取り出すように、一体化された電流源によってバイアスされ、前記底部Ｎ＋ゲート領域またはサブコレクタノードが、直列の負荷要素を通して前記ｐ＋エミッタ接点に対してバイアスされる結果、光を前記導波管へ入れたときに、前記サイリスタをそのオン状態へ切り換えることが最小限の光入力パワーで起こり、前記光信号が終了したときに、前記サイリスタをそのオフ状態へ切り換えて戻すことが起こり、前記光受信機は、前記サイリスタと前記直列負荷要素との接続ノードにおいて電気出力をもたらし、前記光入力が、前記高融点金属電極と前記Ｎ型導波用チャネル注入とによって規定される前記能動型導波管に自己整合された受動型導波管を通して、前記チャネル領域へ入れられ、前記受動型導波管が、不純物フリーの空孔不規則化または同様の技術によって実現される前記受動領域におけるわずかに大きいエネルギーギャップによって、前記能動型導波管内への低挿入損失を実現して、屈折率の最小変化したがって前記受動型／能動型導波管界面におけるほぼゼロの反射率を実現する、請求項１５に記載のデバイス。
【請求項２１】
光パワーの能動型導波管増幅器の動作に適合されたデバイスであって、活性層の上方に設けられまた活性層の下方に成長された前記ＤＢＲミラーが、導波管伝搬用のクラッディング層として機能し、前記Ｎ＋イオン注入ソース領域が前記上部電子反転チャネル内へ電子を注入し、前記最上部Ｐ＋＋エミッタが、前記高融点金属接点から正孔を注入し、前記下部正孔反転チャネルが、前記最上部Ｐ＋＋エミッタからの正孔によって供給される浮遊ｐ電極の役を果たす前記上部量子井戸へ正孔を供給し、前記底部Ｎ＋ゲート領域も電気的に浮遊し、前記光入力が、前記高融点金属電極と前記Ｎ型導波用チャネル注入とによって規定される能動型導波管に自己整合された受動型導波管を通して、前記能動型導波管へ入れられ、前記受動型導波管が、不純物フリーの空孔不規則化または同様の技術によって実現される前記受動領域におけるわずかに大きいエネルギーギャップによって、前記能動型導波管内への低挿入損失を実現して、屈折率の最小変化したがって前記受動型／能動型導波管界面におけるほぼゼロの反射率を実現し、その結果、前記光増幅器に対する効果的な単一経路ゲイン動作が得られる、請求項１５に記載のデバイス。
【請求項２２】
光電子サイリスタ光増幅器として構成されて動作されるデバイスであって、前記最上部Ｐ＋＋エミッタが前記デバイスのアノードであり、前記Ｎ＋底部エミッタ領域が前記デバイスのカソードであり、前記Ｎ＋イオン注入ソース領域が、高インピーダンスの第３端子入力ノードとして、前記ｎ型反転チャネルと接点し、活性層の上方に設けられまた活性層の下方に成長された前記ＤＢＲミラーが、導波管伝搬用のクラッディング層として機能し、前記デバイスは、前記サイリスタレーザの閾値電流をかなり下回る電流レベルにバイアスされているため、光増幅器として機能し、前記光入力が、前記高融点金属電極と前記Ｎ型導波用チャネル注入とによって規定される前記能動型導波管に自己整合された受動型導波管を通して、前記サイリスタ光増幅器の前記能動型導波管へ入れられ、前記受動型導波管が、不純物フリーの空孔不規則化または同様の技術によって実現される前記受動領域におけるわずかに大きいエネルギーギャップによって、前記能動型導波管内への低挿入損失を実現して、屈折率の最小変化したがって前記受動型／能動型導波管界面におけるほぼゼロの反射率を実現し、その結果、前記光増幅器に対する効果的な単一経路ゲイン動作が得られる、請求項１５に記載のデバイス。
【請求項２３】
光パワーの能動型導波管吸収変調器の動作に適合されたデバイスであって、前記活性層の上方に設けられまた活性層の下方に成長された前記ＤＢＲミラーが、導波管伝搬用のクラッディング層として機能し、前記Ｎ＋イオン注入ソース領域が、前記上部ｎ型量子井戸反転チャネル内へ電子を注入して前記量子井戸を充填するように、前記Ｐ＋＋エミッタ接点に対して負にバイアスされ、前記Ｐ＋イオン注入ソース領域と前記Ｎ＋下部ゲート領域とが、互いに接続されて、前記上部ｎ型量子井戸を充填する正孔源として機能するように正にバイアスされ、前記注入される電子および注入される正孔によって、前記上部量子井戸における吸収端がより高いエネルギー（より短い波長）へシフトし、前記吸収端におけるシフトが光吸収を大きく減らすために、前記光パワーが、本質的に全吸収が実現するゼロバイアスにおける非シフト状態と比べてごくわずかな吸収で前記デバイスを通って伝搬し、前記光パワーが、前記高融点金属電極と前記Ｎ型導波用チャネル注入とによって規定される能動型導波管に自己整合された受動型導波管を通して、前記能動型導波管へ入れられ、前記受動型導波管が、不純物フリーの空孔不規則化または同様の技術によって実現される前記受動領域におけるわずかに大きいエネルギーギャップによって、前記能動型導波管内への低挿入損失を実現して、屈折率の最小変化したがって前記受動型／能動型導波管界面におけるほぼゼロの反射率を実現し、その結果、前記導波管変調器に対する低挿入損失が得られる、請求項１５に記載のデバイス。
【請求項２４】
活性層が、導波管伝搬用のクラッディング層として機能するために前記活性層の上方に設けられまた活性層の下方に成長されたＤＢＲミラーの間に挟まれた、光入力信号に対する光電子サイリスタデジタル光吸収変調器として構成されて動作されるデバイスであって、前記最上部Ｐ＋＋エミッタが前記デバイスのアノードであり、前記Ｎ＋底部エミッタ領域が前記デバイスのカソードであり、前記Ｎ＋イオン注入ソース領域が、高インピーダンスの第３端子入力ノードとして、前記ｎ型反転チャネルと接点し、前記変調器は２つの状態を有し、一方は、非常に吸収性のあるノーマリーオフ状態に対応し、他方は、上部および下部の両方の量子井戸レベルが電子および正孔によって充填され、量子井戸の両方の組における吸収端がより高いエネルギーへシフトして、本質的に吸収損失が全くない状態で光信号が導波管を通過することが可能となるノーマリーオン状態に対応し、前記第３の端子は、前記光入力信号が通過した後で前記サイリスタが切り換わってオフ状態へ戻って次の光信号を吸収するように、電流源へバイアスされ、前記光入力が、前記高融点金属電極と前記Ｎ型導波用チャネル注入とによって規定される前記能動型導波管に自己整合された受動型導波管を通して、前記サイリスタ光変調器の前記能動型導波管へ入れられ、前記受動型導波管が、不純物フリーの空孔不規則化または同様の技術によって実現される前記受動領域におけるわずかに大きいエネルギーギャップによって、前記能動型導波管内への低挿入損失を実現して、屈折率の最小変化したがって前記受動型／能動型導波管界面におけるほぼゼロの反射率を実現し、その結果、前記光変調器に対する効果的な単一経路ゲイン動作が得られる、請求項１５に記載のデバイス。
【請求項２５】
デュアル能動型導波管指向性カプラ光スイッチの動作に適合されたデバイスであって、狭い寸法の電気的に絶縁された光結合領域によって分離される２つの平行な能動型導波管を備え、前記結合領域は、ＳｉＯ２被覆層の存在下での熱処理によって前記領域のバンドギャップがわずかに増加する不純物不規則化などの技術によって作製され、各導波管は、第１の導波管に入る光パワーが、第２の導波管に最小限の距離に渡ってエバネッセント的に結合して、ごくわずかなパワー成分が前記第１の導波管内に残り得るように（クロス状態）、または前記光パワーが、前記第１の導波管に完全に結合して戻り（スルー状態）、ごくわずかなパワーが前記第２の導波管内に残り得るように、１つのソースノードと１つのＰ＋＋ゲート／エミッタノードとによって電気的にアクセスされ、前記結合は、どちらかの導波管の前記ゲート／エミッタノードと前記ソースノードとの間に電圧を印加することによって開始され、前記電圧によって前記反転チャネル内に電子が注入されて、前記第２の導波管に対する前記第１の導波管の伝搬定数が変化し、前記伝播定数の変化は、第２の導波管に対する第１の導波管の吸収端がシフトして、光パワーの完全な結合を実現するための長さが著しく変化することに起因し、前記導波管は、導波管伝搬用のクラッディング層として機能するために前記活性層の上方に設けられまた活性層の下方に成長された前記ＤＢＲミラーを用いており、第１および第２の導波管への前記光入力は、前記高融点金属電極と前記Ｎ型導波用チャネル注入とによって規定される前記能動型導波管に自己整合された受動型導波管を通して、前記導波管へ入れられ、前記受動型導波管が、不純物の不規則化または同様の技術によって実現される前記受動領域におけるわずかに大きいエネルギーギャップによって、前記能動型導波管内への低挿入損失を実現して、屈折率の最小変化したがって前記受動型／能動型導波管界面におけるほぼゼロの反射率を実現し、その結果、非常に低い挿入損失が得られる、請求項１５に記載のデバイス。