【手続補正書】
【提出日】平成17年2月18日(2005.2.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１絶縁膜上に、互いに分離された第１半導体膜と第２半導体膜と第３半導体膜とを形成し、前記第１半導体膜と第２半導体膜と第３半導体膜との上に第２絶縁膜を形成し、前記第１半導体膜と第２半導体膜と第３半導体膜とに対応して、第１形状の第１電極と第２電極と第３電極とを形成し、前記第１形状の第１電極と第２電極と第３電極とをマスクとして、第１ドーピング処理により前記第１半導体膜と第２半導体膜と第３半導体膜とに第１濃度の一導電型不純物領域を形成し、前記第１形状の第１電極と第２電極と第３電極とから、第２形状の第１電極と第２電極と第３電極とを形成し、第２ドーピング処理により、前記第２半導体膜に前記第２形状の第２電極と重なる第２濃度の一導電型不純物領域を形成すると共に、前記第１半導体膜及び第２半導体膜に第３濃度の一導電型不純物領域を形成し、第３ドーピング処理により、前記第３半導体膜に一導電型とは反対の導電型の第４不純物領域及び第５不純物領域を形成する工程を有することを特徴とする半導体装置の作製方法。
【請求項２】
第１絶縁膜上に形成された第１半導体膜と第２半導体膜と第３半導体膜との上に第２絶縁膜を形成する工程と、前記第２絶縁膜上に第１導電膜及び第２導電膜を積層形成する工程と、第１エッチング処理により前記第１導電膜及び第２導電膜をエッチングして前記第１半導体膜と第２半導体膜と第３半導体膜とに対応して第１形状の第１電極と第２電極と第３電極とを形成する工程と、第１ドーピング処理により、前記第１半導体膜と第２半導体膜と第３半導体膜とに第１濃度の一導電型不純物領域を形成する工程と、第２エッチング処理により、前記第１形状の第１電極と第２電極と第３電極とをエッチングして、第２形状の第１電極と第２電極と第３電極とを形成する工程と、第２ドーピング処理により前記第２半導体膜に第２濃度の一導電型不純物領域を形成すると共に、前記第１半導体膜及び第２半導体膜に第３濃度の一導電型不純物領域を形成する工程と、第３ドーピング処理により、前記第３半導体膜に一導電型とは反対の導電型の第４不純物領域及び第５不純物領域を形成する工程とを特徴とする半導体装置の作製方法。
【請求項３】
第１絶縁膜上に、互いに分離された第１半導体膜と第２半導体膜と第３半導体膜とを形成し、前記第１半導体膜上に、第１形状の第１電極を第２絶縁膜を介して形成し、前記第１半導体膜に、前記第１形状の第１電極をマスクとして、第１ドーピング処理により第１濃度の一導電型不純物領域を形成し、前記第２半導体膜及び第３半導体膜上に、第１形状の第２電極及び第３電極を、前記第２絶縁膜を介して形成し、前記第１形状の第２電極及び第３電極をエッチングして、第２形状の第２電極及び第３電極を形成し、第２ドーピング処理により、前記第２半導体膜に前記第２形状の第２電極と重なる第２濃度の一導電型不純物領域を形成すると共に、前記第１半導体膜及び第２半導体膜に第３濃度の一導電型不純物領域を形成し、第３ドーピング処理により、前記第３半導体膜に一導電型とは反対の導電型の第４不純物領域及び第５不純物領域を形成する工程を有することを特徴とする半導体装置の作製方法。
【請求項４】
第１絶縁膜上に形成された第１半導体膜と第２半導体膜と第３半導体膜との上に第２絶縁膜を形成する工程と、前記第２絶縁膜上に第１導電膜及び第２導電膜を積層形成する工程と、第１エッチング処理により前記第１導電膜及び第２導電膜をエッチングして前記第１半導体膜上に第１形状の第１電極を形成する工程と、第１ドーピング処理により、前記第１形状の第１電極をマスクとして前記第１半導体膜に第１濃度の一導電型不純物領域を形成する工程と、第２エッチング処理により、前記第１導電膜及び第２導電膜をエッチングして前記第２半導体膜及び第３半導体膜上に第１形状の第２電極及び第３電極を形成する工程と、第３エッチング処理により、前記第１形状の第２電極及び第３電極をエッチングして、第２形状の第２電極及び第３電極を形成する工程と、第２ドーピング処理により前記第２半導体膜に第２濃度の一導電型不純物領域を形成すると共に、前記第１半導体膜及び第２半導体膜に第３濃度の一導電型不純物領域を形成する工程と、第３ドーピング処理により、前記第３半導体膜に一導電型とは反対の導電型の第４不純物領域及び第５不純物領域を形成する工程とを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、前記第１導電膜はＴａ、Ｗ、Ｔｉ、Ｍｏから選ばれた一種又は複数種と窒素との化合物で形成し、前記第２導電膜はＴａ、Ｗ、Ｔｉ、Ｍｏから選ばれた一種又は複数種の合金で形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項４のいずれか一において、前記第２導電膜はシリコンを主成分とする膜で形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項４のいずれか一において、前記第２導電膜はアルミニウム又は銅を主成分とする膜で形成することを特徴とする半導体装置の作製方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
次に、図１（Ｂ）に示すようにレジストマスク１１１〜１１５を形成し、第１導電膜及び第２導電膜に対する第１エッチング処理を行う。このエッチング処理により、端部にテーパーを有する第１形状の電極１１６〜１１８と第１形状の配線１１９〜１２１を形成する。テーパーは４５〜７５度で形成する。第１形状の電極１１６〜１１８及び第１形状の配線１１９〜１２１で覆われない第２絶縁膜１２２の表面は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
次に、レジストマスク１１１〜１１５を除去せずに図２（Ａ）に示すように第２エッチング処理を行う。このエッチング処理では、第２導電膜を異方性エッチングして第２形状の電極１２７〜１２９と第２形状の配線１３０、１３１を形成する。第２形状の電極１２７〜１２９及び第２形状の配線１３０、１３１で覆われない第２絶縁膜の表面は２０〜５０nm程度エッチングされ薄くなる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
次に、図１（Ｂ）に示すように光感光性のレジスト材料を用い、マスク１１１〜１１５を形成する。そして、第１導電膜１０９及び第２導電膜１１０に対する第１エッチング処理を行う。エッチングにはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いる。エッチング用ガスに限定はないがＷ膜や窒化タンタル膜のエッチングにはＣＦ4とＣｌ2とＯ2とを用いる。それぞれのガス流量を２５：２５：１０とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してエッチングを行う。この場合、基板側（試料ステージ）にも１５０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１エッチング条件により主にＷ膜を所定の形状にエッチングする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
この後、エッチング用ガスをＣＦ4とＣｌ2に変更し、それぞれのガス流量比を３０：３０とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2との混合ガスは窒化タンタル膜とＷ膜とを同程度の速度でエッチングする。こうして、端部にテーパーを有する第１形状の電極１１６〜１１８と第１形状の配線１１９〜１２１を形成する。テーパーは４５〜７５度で形成する。尚、第２絶縁膜上に残渣を残すことなくエッチングするためには１０〜２０％程度の割合でエッチング時間を増加させると良い。第１形状の電極１１６〜１１８及び第１形状の配線１１９〜１２１で覆われない第２絶縁膜１２２の表面は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００９７
【補正方法】変更
【補正の内容】
【００９７】
図１１（Ａ）は第４絶縁膜３３８及び第５絶縁膜３３９を形成した後、コンタクトホールを形成し、透明電極３７０を第５絶縁膜３３９上に所定のパターンで形成した状態を示している。透明導電膜３７０は１００nmの厚さに形成する。酸化インジウム、酸化スズ、酸化亜鉛又はこれらの酸化物同士の化合物を透明導電膜として適用することができる。又、端子部上にも透明導電膜３７１を形成する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１０４
【補正方法】変更
【補正の内容】
【０１０４】
画素部４５０では、データ線５０２がｎチャネル型ＴＦＴ２０３のソース側に接続し、ドレイン側の配線５０３はｐチャネル型ＴＦＴ２００のゲート電極と接続している。又、ｐチャネル型ＴＦＴ２００のソース側は電源供給配線５０５と接続し、ドレイン側の電極５０４が発光素子４５１の陽極と接続している。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
図１４はこのような画素部４５０と駆動回路４６０を有する発光装置の構成を示す図であり、画素部４５０に形成した絶縁膜５１１上に有機樹脂５１２を充填し、基板５１３で封止している。端部にはシール部材を設けさらに気密性を高めても良い。フレキシブルプリント回路（ＦＰＣ）は端子部４５３に装着する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１４９
【補正方法】変更
【補正の内容】
【０１４９】
図２１はゲート側駆動回路の例である。図２１において、１０００がゲート側駆動回路のデコーダ、１００１がゲート側駆動回路のバッファ部である。なお、バッファ部とは複数のバッファ（緩衝増幅器）が集積化された部分を指す。又、バッファとは後段の影響を前段に与えずに駆動を行う回路を指す。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１５４
【補正方法】変更
【補正の内容】
【０１５４】
以上のように、本発明においてＮＡＮＤ回路は直列に接続されたｎ個のｎチャネル型ＴＦＴおよび並列に接続されたｎ個のｎチャネル型ＴＦＴを含む。但し、ｎ個のＮＡＮＤ回路１００３a〜１００３cにおいて、ｎチャネル型ＴＦＴと選択線との組み合わせはすべて異なる。即ち、出力線１０１１は必ず１本しか選択されないようになっており、選択線１００２には出力線１０１１が端から順番に選択されていくような信号が入力される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１６３
【補正方法】変更
【補正の内容】
【０１６３】
以上のような動作のゲート側駆動回路によりゲート配線が順番に選択されることになる。次に、ソース側駆動回路の構成を図２３に示す。図２３に示すソース側駆動回路はデコーダ１０２１、ラッチ１０２２およびバッファ部１０２３を含む。なお、デコーダ１０２１およびバッファ部１０２３の構成はゲート側駆動回路と同様であるので、ここでの説明は省略する。