【手続補正書】
【提出日】平成17年6月13日(2005.6.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置及びその作製方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
同一基板上に、第１の半導体素子を有する画素マトリクス回路と第２の半導体素子を有する周辺駆動回路とを有し、
前記第１の半導体素子は、
第１のソース領域および第１のドレイン領域と、
前記第１のソース領域及び前記第１のドレイン領域の間にある第１のチャネル形成領域と、
前記第１のソース領域と前記第１のチャネル形成領域の間にあり、前記第１のソース領域及び前記第１のドレイン領域よりも低濃度で不純物を含む第１のＮ型低濃度不純物領域と、
前記第１のドレイン領域と前記第１のチャネル形成領域の間にあり、前記第１のソース領域及び前記第１のドレイン領域よりも低濃度で不純物を含む第２のＮ型低濃度不純物領域と、
第１のゲート絶縁膜を介して前記第１のチャネル形成領域上にある第１のゲート電極とを有し、
前記第２の半導体素子は、
第２のソース領域および第２のドレイン領域と、
前記第２のソース領域及び前記第２のドレイン領域の間にある第２のチャネル形成領域と、
前記第２のソース領域と前記第２のチャネル形成領域の間にあり、前記第２のソース領域及び前記第２のドレイン領域よりも低濃度で不純物を含む第３の低濃度不純物領域と、
前記第２のドレイン領域と前記第２のチャネル形成領域の間にあり、前記第２のソース領域及び前記第２のドレイン領域よりも低濃度で不純物を含む第４の低濃度不純物領域と、
第２のゲート絶縁膜を介して前記第２のチャネル形成領域上にある第２のゲート電極と、
前記第２のゲート電極の側面に接するサイドウォールとを有し、
前記サイドウォールの端部は、前記第３の低濃度不純物領域と前記第２のソース領域との境界及び前記第４の低濃度不純物領域と前記第２のドレイン領域との境界と一致し、
前記第１及び前記第２のＮ型低濃度不純物領域の幅は、前記第３及び前記第４の低濃度不純物領域の幅よりも大きいことを特徴とする半導体装置。
【請求項２】
同一基板上に、第１の半導体素子を有する画素マトリクス回路と第２の半導体素子を有する周辺駆動回路とを有し、
前記第１の半導体素子は、
第１のソース領域および第１のドレイン領域と、
前記第１のソース領域及び前記第１のドレイン領域の間にある第１のチャネル形成領域と、
前記第１のソース領域と前記第１のチャネル形成領域の間にあり、前記第１のソース領域及び前記第１のドレイン領域よりも低濃度で不純物を含む第１のＮ型低濃度不純物領域と、
前記第１のドレイン領域と前記第１のチャネル形成領域の間にあり、前記第１のソース領域及び前記第１のドレイン領域よりも低濃度で不純物を含む第２のＮ型低濃度不純物領域と、
第１のゲート絶縁膜を介して前記第１のチャネル形成領域上にある第１のゲート電極と、
前記第１のゲート電極の上面及び側面に接する絶縁物と、
前記絶縁物上に形成された層間絶縁膜とを有し、
前記絶縁物の端部は、前記第１のＮ型低濃度不純物領域と前記第１のソース領域との境界及び前記第２のＮ型低濃度不純物領域と前記第１のドレイン領域との境界と一致し、
前記第２の半導体素子は、
第２のソース領域および第２のドレイン領域と、
前記第２のソース領域及び前記第２のドレイン領域の間にある第２のチャネル形成領域と、
前記第２のソース領域と前記第２のチャネル形成領域の間にあり、前記第２のソース領域及び前記第２のドレイン領域よりも低濃度で不純物を含む第３の低濃度不純物領域と、
前記第２のドレイン領域と前記第２のチャネル形成領域の間にあり、前記第２のソース領域及び前記第２のドレイン領域よりも低濃度で不純物を含む第４の低濃度不純物領域と、
第２のゲート絶縁膜を介して前記第２のチャネル形成領域上にある第２のゲート電極と、
前記第２のゲート電極の側面に接するサイドウォールと、
前記第２のゲート電極の上面に形成された前記層間絶縁膜とを有し、
前記第１及び前記第２のＮ型低濃度不純物領域の幅は、前記第３及び前記第４の低濃度不純物領域の幅よりも大きいことを特徴とする半導体装置。
【請求項３】
請求項２において、前記層間絶縁膜は保護膜であることを特徴とする半導体装置。
【請求項４】
請求項３において、前記保護膜は窒化珪素膜であることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、前記第１及び前記第２のゲート電極は多層構造を有し、タンタル、モリブデン、チタン、クロム、シリコンから選ばれた一種の元素を主成分とする層を少なくとも一層含むことを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、前記半導体装置は、ビデオカメラ、スチルカメラ、プロジェクター、パーソナルコンピュータ、または携帯情報端末であることを特徴とする半導体装置。
【請求項７】
基板上に第１の結晶性半導体膜及び第２の結晶性半導体膜を形成し、
前記第１及び前記第２の結晶性半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して、前記第１の結晶性半導体膜上に第１のゲート電極を形成し、前記第２の結晶性半導体膜上に第２のゲート電極を形成し、
前記第１及び前記第２のゲート電極をドーピングマスクとして前記第１及び前記第２の結晶性半導体膜に不純物を添加する第１のドーピングをし、
前記第１及び前記第２のゲート電極を覆って絶縁膜を形成し、
前記絶縁膜上の一部にマスクを形成し、
異方性エッチングで前記絶縁膜をエッチングすることで、前記第２のゲート電極側面に接するサイドウォールを形成すると同時に、前記マスクの下方に前記第１のゲート電極を覆う絶縁物を形成し、
前記サイドウォール、前記絶縁物、前記第１及び前記第２のゲート電極をドーピングマスクとして、前記第１のドーピングより高濃度で前記第１及び前記第２の結晶性半導体膜に不純物を添加する第２のドーピングをすることを特徴とする半導体装置の作製方法。
【請求項８】
基板上に第１の結晶性半導体膜及び第２の結晶性半導体膜を形成し、
前記第１及び前記第２の結晶性半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して、前記第１の結晶性半導体膜上に第１のゲート電極を形成し、前記第２の結晶性半導体膜上に第２のゲート電極を形成し、
前記第１及び前記第２のゲート電極をドーピングマスクとして前記第１及び前記第２の結晶性半導体膜に不純物を添加する第１のドーピングをし、
前記第１及び前記第２のゲート電極を覆って絶縁膜を形成し、
前記絶縁膜上の一部にマスクを形成し、
異方性エッチングで前記絶縁膜をエッチングすることで、前記第２のゲート電極側面に接するサイドウォールを形成すると同時に、前記マスクの下方に前記第１のゲート電極を覆う絶縁物を形成し、
前記サイドウォール、前記絶縁物、前記第１及び前記第２のゲート電極をドーピングマスクとして、前記第１のドーピングより高濃度で前記第１及び前記第２の結晶性半導体膜に不純物を添加する第２のドーピングをし、
前記サイドウォール、前記絶縁物、前記第１及び前記第２のゲート電極を覆う層間絶縁膜を形成することを特徴とする半導体装置の作製方法。
【請求項９】
請求項７または請求項８において、前記第１の結晶性半導体膜及び前記第１のゲート電極を有する第１の半導体素子は画素マトリクス回路に配置され、前記第２の結晶性半導体膜及び前記第２のゲート電極を有する第２の半導体素子は周辺駆動回路に配置されることを特徴とする半導体装置の作製方法。