【手続補正書】
【提出日】平成17年5月11日(2005.5.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁性ガラス基板上に、駆動電圧の異なる複数の薄膜トランジスタが混載されてなる薄膜半導体装置において、
前記複数の薄膜トランジスタのゲート絶縁膜が、各々の駆動電圧におけるゲート絶縁膜の電界が略１ＭＶ／ｃｍ〜２ＭＶ／ｃｍの範囲となる膜厚で形成され、かつ、Ｐ型薄膜トランジスタのドレイン濃度が 略３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲に設定されていることを特徴とする薄膜半導体装置。
【請求項２】
絶縁性ガラス基板上に、駆動電圧の異なる複数の薄膜トランジスタが混載されてなる薄膜半導体装置において、
前記複数の薄膜トランジスタのゲート絶縁膜が、各々の駆動電圧におけるゲート絶縁膜の電界が略０．２ＭＶ／ｃｍ〜０．８ＭＶ／ｃｍの範囲となる膜厚で形成され、かつ、Ｐ型薄膜トランジスタのドレイン濃度が 略３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲に設定されていることを特徴とする薄膜半導体装置。
【請求項３】
前記複数の薄膜トランジスタは、駆動電圧の低いＮ型及びＰ型の薄膜トランジスタと、駆動電圧の高いＮ型及びＰ型の薄膜トランジスタとからなり、全ての薄膜トランジスタの前記ゲート絶縁膜が同一の膜厚で形成されていることを特徴とする請求項１又は２に記載の薄膜半導体装置。
【請求項４】
駆動電圧の高いＮ型薄膜トランジスタはＬＤＤ構造で形成され、前記駆動電圧の高いＮ型薄膜トランジスタ以外の薄膜トランジスタはセルフアラインで形成されていることを特徴とする請求項１又は３に記載の薄膜半導体装置。
【請求項５】
請求項１乃至４のいずれか一に記載の、異なる駆動電圧の複数の薄膜トランジスタを備えることを特徴とする液晶表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】    【問題を解決するための手段】  上記目的を達成するため、本発明の薄膜半導体装置は、絶縁性ガラス基板上に、駆動電圧の異なる複数の薄膜トランジスタが混載されてなる薄膜半導体装置において、前記複数の薄膜トランジスタのゲート絶縁膜が、各々の駆動電圧におけるゲート絶縁膜の電界が略１ＭＶ／ｃｍ〜２ＭＶ／ｃｍの範囲となる膜厚で形成され、かつ、Ｐ型薄膜トランジスタのドレイン濃度が 略３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲に設定されているものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】  また、本発明の薄膜半導体装置は、絶縁性ガラス基板上に、駆動電圧の異なる複数の薄膜トランジスタが混載されてなる薄膜半導体装置において、前記複数の薄膜トランジスタのゲート絶縁膜が、各々の駆動電圧におけるゲート絶縁膜の電界が略０．２ＭＶ／ｃｍ〜０．８ＭＶ／ｃｍの範囲となる膜厚で形成され、かつ、Ｐ型薄膜トランジスタのドレイン濃度が 略３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲に設定されているものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】  このように、本発明の薄膜半導体装置の構造では、Ｐ型ＴＦＴのドレイン濃度を３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲とし、かつ、ゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍの範囲となるようにゲート絶縁膜の膜厚を定めることにより、単一の膜厚のゲート絶縁膜で高圧及び低圧のＰ型ＴＦＴをドレイン及びゲート耐圧を確保しつつ作製することが可能となる。また、高圧Ｎ型ＴＦＴにはドレインに低濃度領域を備えるＬＤＤ構造を採用することにより、ドレイン耐圧を確保しつつ、かつ、Ｐ型ＴＦＴと同一膜厚のゲート絶縁膜を用いることができる。従って、駆動電圧の異なる少なくとも２種類のＴＦＴを絶縁性ガラス基板上に作製する際の工程を簡略化することができ、その結果、スループットを大幅に改善することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】    【発明の実施の形態】  本発明に係る薄膜半導体装置は、ドレイン及びゲート耐圧の問題をゲート絶縁膜の膜厚を調整するのではなく、ゲート絶縁膜の電界及びＰ型ＴＦＴのドレイン濃度を規定することにより解決できることに着目し、単一の膜厚のゲート絶縁膜を駆動電圧の異なる複数のＴＦＴに適用することを特徴としている。具体的には、絶縁性ガラス基板上に駆動電圧の異なる複数のＴＦＴが混載される薄膜半導体装置において、ゲート絶縁膜の膜厚を全てのＴＦＴでゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍとなる膜厚条件に設定し、かつ、Ｐ型ＴＦＴのドレイン濃度を３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲とし、高圧Ｎ型ＴＦＴにＬＤＤ構造を採用することにより、異なる駆動電圧のＴＦＴを同一膜厚のゲート絶縁膜で形成することを可能とするものである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】  ここで、従来の構造では耐圧の異なるＴＦＴを形成するためにゲート絶縁膜の膜厚を変えていたが、本実施例では、ドレイン及びゲート耐圧の問題をゲート絶縁膜の電界及びＰ型ＴＦＴのドレイン濃度を規定することにより、単一膜厚のゲート絶縁膜を用いることを可能としている。すなわち、Ｐ型、Ｎ型ＴＦＴを高圧用、低圧用ともにゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍとなる膜厚のゲート絶縁膜１１４、１１５、１１６、１１７を用い、かつ、セルフアラインで製造するためにドレイン耐圧の観点から、ドレイン濃度を３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲に設定している。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】  次に、ＬＰＣＶＤ法、ＰＣＶＤ法、スパッタ法等を用いてゲート絶縁膜１１４〜１１７としてシリコン酸化膜を形成する。その際、従来の方法ではＴＦＴの駆動電圧に応じてゲート絶縁膜の膜厚を変える必要があったため、部分的にゲート絶縁膜を形成したり、エッチングする工程が必要であったが、本発明の方法では、ゲート絶縁膜の電界及びＰ型ＴＦＴのドレイン濃度を規定することにより実現するため、ゲート絶縁膜１１４〜１１７は同一の膜厚で形成することができる。その後、ＰＣＶＤ法、スパッタ法等を用いて、Ｎ型の不純物を含む材料を堆積し、フォトリソグラフィ工程を用いてパターニングしてゲート電極１１０〜１１３を形成する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】  前記した第１の実施例では、ゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍの範囲となるように規定し、さらに高圧Ｎ型ＴＦＴのみにドレインに低濃度領域１０１を設けることで単一ゲート絶縁膜厚で図１の４種類のＴＦＴを作製したが、さらにゲート絶縁膜の電界を０．２ＭＶ／ｃｍ〜０．８ＭＶ／ｃｍ程度、つまり上限を１ＭＶ／ｃｍ以下に下げることにより、さらに領域１０１を設けることなく、高圧、低圧のＮ型及びＰ型のトランジスタを単一ゲート絶縁膜を用いてセルフアラインで作製することができる。このような構造にすることにより、低濃度領域１０１を設けるのに要する工程をさらに削減することが可能となり、工程の更なる簡素化を図ることが可能である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】  その理由は、Ｐ型のドレイン濃度を３Ｅ＋１９／ｃｍ３〜１Ｅ＋２０／ｃｍ３の範囲とし、かつ、ゲート絶縁膜の電界が１ＭＶ／ｃｍ〜２ＭＶ／ｃｍ（又は、０．２ＭＶ／ｃｍ〜０．８ＭＶ／ｃｍ）の範囲となるようにゲート絶縁膜の膜厚を定め、また、高圧Ｎ型ＴＦＴにはドレインに低濃度領域を備えるＬＤＤ構造を採用しているからである。