【手続補正書】
【提出日】平成16年5月26日(2004.5.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
Ａ入力データとＢ入力データに対し、上記Ａ入力データと第１の鍵パラメータとの排他的論理和をとりその結果に対して第２の鍵パラメータで第１の非線形変換をし、該第１の非線形変換された出力データと上記Ｂ入力データとの排他的論理和を第１のＢ中間データとして出力し、上記Ｂ入力データを第１のＡ中間データとして出力する第１の副変換処理部と、
上記第１のＡ中間データと第３の鍵パラメータとの排他的論理和をとりその結果に対して第４の鍵パラメータで第２の非線形変換をし、該第２の非線形変換された出力データと上記第１のＢ中間データとの排他的論理和を第２のＢ中間データとして出力し、上記第１のＢ中間データを第２のＡ中間データとして出力する第２の副変換処理部と
を備えたことを特徴とするデータ変換装置。
【請求項２】
上記データ変換装置は、さらに、
上記第２のＡ中間データと第５の鍵パラメータとの排他的論理和をとりその結果に対して第６の鍵パラメータで第３の非線形変換をする第３の副変換処理部を備えたことを特徴とする請求項１記載のデータ変換装置。
【請求項３】
上記データ変換装置が入力するＡ入力データとＢ入力データは、ビット数が等しいこと、及び、各Ａ中間データとＢ中間データは、ビット数が等しいことを特徴とする請求項１記載のデータ変換装置。
【請求項４】
ＡデータとＢデータを入力し、上記入力したＡデータと第１の鍵パラメータとの排他的論理和をとりその結果に対して第２の鍵パラメータで非線形変換をし、該非線形変換された出力データと上記入力したＢデータとの排他的論理和を変換後のＢデータとして出力し、上記入力したＢデータを変換後のＡデータとして出力する副変換処理部を備え、
上記副変換処理部を第１と第２の副変換処理部として少なくともと２つ接続して、第１の副変換処理部から出力された変換後のＡデータと変換後のＢデータとを、第２の副変換処理部が入力するＡデータとＢデータとすることを特徴とするデータ変換装置。
【請求項５】
Ａ入力データとＢ入力データを入力し、上記Ａ入力データと第１の鍵パラメータとの排他的論理和をとりその結果に対して第２の鍵パラメータで第１の非線形変換をし、該第１の非線形変換された出力データと上記Ｂ入力データとの排他的論理和を第１のＢ中間データとして出力し、上記Ｂ入力データを第１のＡ中間データとして出力する第１の副変換処理工程と、
上記第１のＡ中間データと第３の鍵パラメータとの排他的論理和をとりその結果に対して第４の鍵パラメータで第２の非線形変換をし、該第２の非線形変換された出力データと上記第１のＢ中間データとの排他的論理和を第２のＢ中間データとして出力し、上記第１のＢ中間データを第２のＡ中間データとして出力する第２の副変換処理工程と
を備えたことを特徴とするデータ変換方法。
【請求項６】
上記データ変換方法は、さらに、
上記第２のＡ中間データと第５の鍵パラメータとの排他的論理和をとりその結果に対して第６の鍵パラメータで第３の非線形変換をする第３の副変換処理工程を備えたことを特徴とする請求項５記載のデータ変換方法。
【請求項７】
上記Ａ入力データとＢ入力データは、ビット数が等しいこと、及び、各Ａ中間データとＢ中間データは、ビット数が等しいことを特徴とする請求項５記載のデータ変換方法。
【請求項８】
ＡデータとＢデータを入力し、上記入力したＡデータと第１の鍵パラメータとの排他的論理和をとりその結果に対して第２の鍵パラメータで非線形変換をし、該非線形変換された出力データと上記入力したＢデータとの排他的論理和を変換後のＢデータとして出力し、上記入力したＢデータを変換後のＡデータとして出力する副変換処理工程を備え、
上記副変換処理工程を第１と第２の副変換処理工程として、第１の副変換処理工程から出力された変換後のＡデータと変換後のＢデータとを、第２の副変換処理工程が入力するＡデータとＢデータとすることを特徴とするデータ変換方法。
【請求項９】
複数段の非線形変換部から構成されているデータ変換装置であって、
Ｌビットの入力データをＭビットとＮビットに分割する回路と、Ｍビットデータと第１のＭビットの鍵パラメータとの排他的論理和を出力する第１の排他的論理和回路と、第１の排他的論理和回路から出力されるＭビットデータを入力して第２のＭビットの鍵パラメータを用いて非線形変換する第１の非線形変換回路と、第１の非線形変換回路の出力データとＮビットの入力データとの排他的論理和を出力する第２の排他的論理和回路とを備え、Ｎビットデータを次段の第２段の非線形変換部において非線形変換されるＮビットの中間データとし、第２の排他的論理和回路から出力されるＭビットデータを次段の第２段の非線形変換部に入力されるＭビットの中間データとする第１段の非線形変換部と、
第１段の非線形変換部から出力されるＮビットの中間データを入力して第１のＮビットの鍵パラメータとの排他的論理和を出力する第３の排他的論理和回路と、第３の排他的論理和回路から出力されるＮビットデータを入力して第２のＮビットの鍵パラメータを用いて非線形変換する第２の非線形変形回路と、第２の非線形変形回路の出力データと第１段の非線形変換部から出力されるＭビットの中間データとの排他的論理和を出力する第４の排他的論理和回路とを備え、第４の排他的論理和回路から出力されるＮビットデータをＮビットの中間データとし、第１段の非線形変換部から出力されるＭビットの中間データをＭビットの中間データとして出力する第２段の非線形変換部と
を備えたことを特徴とするデータ変換装置。
【請求項１０】
上記データ変換装置は、さらに、
第２段の非線形変換部から出力されるＭビットの中間データを入力して第３のＭビットの鍵パラメータとの排他的論理和を出力する第５の排他的論理和回路と、第５の排他的論理和回路から出力されるＭビットデータを入力して第４のＭビットの鍵パラメータを用いて非線形変換する第３の非線形変換回路を備えた第３段の非線形変換部を備えたことを特徴とする請求項９記載のデータ変換装置。
【請求項１１】
複数段の非線形変換部から構成されているデータ変換装置であって、
Ｎビットの中間データとＭビットの中間データとを出力する第１段の非線形変換部と、
第１段の非線形変換部から出力されるＮビットの中間データを入力して第１のＮビットの鍵パラメータとの排他的論理和を出力する第３の排他的論理和回路と、第３の排他的論理和回路から出力されるＮビットデータを入力して第２のＮビットの鍵パラメータを用いて非線形変換する第２の非線形変形回路と、第２の非線形変形回路の出力データと第１段の非線形変換部から出力されるＭビットの中間データとの排他的論理和を出力する第４の排他的論理和回路とを備え、第４の排他的論理和回路から出力されるＮビットデータをＮビットの中間データとし、第１段の非線形変換部から出力されるＭビットの中間データをＭビットの中間データとして出力する第２段の非線形変換部と、
第２段の非線形変換部から出力されるＭビットの中間データを入力して第３のＭビットの鍵パラメータとの排他的論理和を出力する第５の排他的論理和回路と、第５の排他的論理和回路から出力されるＭビットデータを入力して第４のＭビットの鍵パラメータを用いて非線形変換する第３の非線形変換回路を備えた第３段の非線形変換部を備えたことを特徴とするデータ変換装置。
【請求項１２】
上記第１段の非線形変換部は、
Ｌビットの入力データをＭビットとＮビットに分割する回路と、Ｍビットデータと第１のＭビットの鍵パラメータとの排他的論理和を出力する第１の排他的論理和回路と、第１の排他的論理和回路から出力されるＭビットデータを入力して第２のＭビットの鍵パラメータを用いて非線形変換する第１の非線形変換回路と、第１の非線形変換回路の出力データとＮビットの入力データとの排他的論理和を出力する第２の排他的論理和回路とを備え、Ｎビットデータを次段の第２段の非線形変換部において非線形変換されるＮビットの中間データとし、第２の排他的論理和回路から出力されるＭビットデータを次段の第２段の非線形変換部に入力されるＭビットの中間データとすることを特徴とする請求項１１記載のデータ変換装置。
【請求項１３】
複数段の非線形変換部から構成されているデータ変換装置であって、
Ｌビットの入力データをＭビットとＮビットに分割する回路と、Ｍビットデータと第１のＭビットの鍵パラメータとの排他的論理和を出力する第１の排他的論理和回路と、第１の排他的論理和回路から出力されるＭビットデータを入力して第２のＭビットの鍵パラメータを用いて非線形変換する第１の非線形変換回路と、第１の非線形変換回路の出力データとＮビットの入力データとの排他的論理和を出力する第２の排他的論理和回路とを備え、Ｎビットデータを次段の第２段の非線形変換部において非線形変換されるＮビットの中間データとし、第２の排他的論理和回路から出力されるＭビットデータを次段の第２段の非線形変換部に入力されるＭビットの中間データとする第１段の非線形変換部と、
第１段の非線形変換部から出力されるＮビットの中間データを入力して第１のＮビットの鍵パラメータとの排他的論理和を出力する第３の排他的論理和回路と、第３の排他的論理和回路から出力されるＮビットデータを入力して第２のＮビットの鍵パラメータを用いて非線形変換する第２の非線形変形回路と、第２の非線形変形回路の出力データと第１段の非線形変換部から出力されるＭビットの中間データとの排他的論理和を出力する第４の排他的論理和回路とを備え、第４の排他的論理和回路から出力されるＮビットデータをＮビットの中間データとし、第１段の非線形変換部から出力されるＭビットの中間データをＭビットの中間データとして出力する第２段の非線形変換部と、
第２段の非線形変換部から出力されるＭビットの中間データを入力して第３のＭビットの鍵パラメータとの排他的論理和を出力する第５の排他的論理和回路と、第５の排他的論理和回路から出力されるＭビットデータを入力して第４のＭビットの鍵パラメータを用いて非線形変換する第３の非線形変換回路を備えた第３段の非線形変換部を備えたことを特徴とするデータ変換装置。