(57)【要約】  差動ドライバ（101）は、信号線対（102A,102B）に出力端子対が接続され、且つ、データ送信時において送信データ（TXD）を差動信号に変換して出力する。差動レシーバは、信号線対（102A,102B）に入力端子対が接続され、且つ、データ受信時において信号線対に伝達された差動信号を受け差動信号を受信データ（RXD）に変換する。電位設定部（106）は、信号線対（102A,102B）に差動信号が伝達される前に、信号線対における電位を予め定められた安定電位に設定する。
2008099523.tif 000002
【特許請求の範囲】
【請求項１】
差動ケーブルを介して双方向のデータ伝送を実行する半導体集積回路装置に搭載されるインターフェイス回路であって、
差動信号を伝達するための信号線対と、
前記信号線対と前記差動ケーブルとをＡＣ結合するための容量対と、
前記信号線対を互いに接続する抵抗素子と、
前記信号線対に出力端子対が接続され、且つ、データ送信時において送信データを受け当該送信データを差動信号に変換して出力する差動ドライバと、
前記信号線対に入力端子対が接続され、且つ、データ受信時において前記信号線対に伝達された差動信号を受け当該差動信号を受信データに変換する差動レシーバと、
前記信号線対に差動信号が伝達される前に、当該信号線対における電位を予め定められた安定電位に設定する電位設定部とを備える
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項２】
請求項１において、
前記差動ドライバは、前記差動信号の振幅が徐々に大きくなるように、当該差動信号の出力を開始する
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項３】
請求項２において、
前記差動ドライバは、前記差動信号の振幅が徐々に小さくなるように、当該差動信号の出力を終了する
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項４】
請求項１において、
前記差動ドライバによる差動信号の出力が開始されると、前記信号線対における差動信号の振幅を検知し、検知した差動信号の振幅と予め定められた基準振幅値とを比較し、比較の結果に応じて前記差動ドライバの出力電流量を制御するフィードバック制御部をさらに備える
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項５】
請求項１において、
前記電位設定部による電位設定が開始されると、前記信号線対における電位を検知し、検知した電位が予め定められた基準電位値になると、前記差動ドライバによる差動信号の出力を開始させる電位判定部をさらに備える
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項６】
請求項２において、
前記データ送信時において前記差動ドライバに送信データを出力する送信処理部と、
前記差動ドライバによって差動信号の出力が開始されると、前記信号線対における差動信号の振幅を検知し、検知した差動信号の振幅が予め定められた規定振幅値になると、前記送信処理部に有効なデータを示す送信データを出力させる振幅判定部とをさらに備える
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項７】
請求項１において、
前記差動ケーブルは、所定の固定電位に電気的に接続される
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項８】
請求項２において、
前記差動ドライバは、
出力電流を供給する電流供給部と、
前記送信データを受け、当該送信データを前記電流供給部によって供給された出力電流の電流量に応じた振幅を有する差動信号に変換して出力する差動出力部と、
前記データ送信の開始時において電流供給部の出力電流量を徐々に変化させる駆動調整部とを含む
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項９】
請求項８において、
前記駆動調整部は、
前記データ送信の開始時になると、基準電流を出力し始める基準電流源と、
前記基準電流源からの基準電流に応じたゲート電位を生成するトランジスタと、
前記トランジスタのゲートに一方端が接続された容量素子とを含み、
前記電流供給部は、前記トランジスタのゲート電位に応じた電流量の出力電流を供給する
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項１０】
請求項８において、
前記駆動調整部は、
基準電流を出力する基準電流源と、
前記基準電流源からの基準電流に応じたゲート電位を生成する第１のトランジスタと、
前記第１のトランジスタによって生成されたゲート電位に応じたドレイン電流を生成する第２のトランジスタと、
前記データ送信の開始時になると、順番に駆動状態になりドレイン電流を生成する複数の調整トランジスタと、
前記第２のトランジスタ，前記複数の調整トランジスタの各々によって生成されたドレイン電流の電流量に応じたゲート電位を生成する第３のトランジスタとを含み、
前記電流供給部は、前記第３のトランジスタのゲート電位に応じた電流量の出力電流を供給し、
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項１１】
請求項８において、
前記差動ドライバは、
前記差動出力部に与えられる送信データが遷移ビットである場合には、当該差動出力部に強調電流を供給し、当該送信データが非遷移ビットである場合には、当該強調電流の出力を停止するプリエンファシス部をさらに備える
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項１２】
請求項２において、
前記差動ドライバは、動作状態を切替可能であり、前記送信データが与えられる前では非駆動状態であり、前記送信データが与えられた後に駆動状態になる
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項１３】
差動ケーブルを介してデータを送信する半導体集積回路装置に搭載されるインターフェイス回路であって、
差動信号を伝達するための信号線対と、
前記信号線対と前記差動ケーブルとをＡＣ結合するための容量対と、
前記信号線対に出力端子対が接続され、且つ、データ送信時において送信データを受け当該送信データを差動信号に変換して前記信号線対に出力する差動ドライバと、
前記信号線対に差動信号が伝達される前に、当該信号線対における電位を予め定められた安定電位に設定する電位設定部とを備える
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項１４】
差動ケーブルを介してデータを受信する半導体集積回路装置に搭載されるインターフェイス回路であって、
差動信号を伝達するための信号線対と、
前記信号線対と前記差動ケーブルとをＡＣ結合するための容量対と、
前記信号線対に入力端子対が接続され、データ受信時において前記信号線対に伝達された差動信号を受け当該差動信号を受信データに変換する差動レシーバと、
前記信号線対に差動信号が伝達される前に、当該信号線対における電位を予め定められた安定電位に設定する電位設定部とを備える
ことを特徴とするＡＣ結合インターフェイス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターフェイス回路に関し、さらに詳しくは、差動ケーブルとＡＣ結合されたインターフェイス回路に関する。
【背景技術】
【０００２】
近年、ＬＳＩ間におけるデータ伝送方式として、パラレルデータをシリアルデータに変換し、シリアルデータを小振幅の差動信号として伝送するシリアル差動伝送方式が広く知られている。シリアル差動伝送方式では、データを２端子で高速に伝送することができ、消費電力・回路面積を低減できるだけでなく、耐ノイズ性の向上やノイズ発生の抑制効果もあるため、高信頼性を確保することができる。また、シリアル差動伝送方式では、クロックリカバリ方式を採用することが可能であり、クロック信号をデータ信号に入れ込むことができる。これにより、クロック信号を伝送するためのラインが不要になるため、ケーブル数の削減だけでなく、クロック信号とデータ信号との間のタイミング補償も不必要になるので、信号品質を向上させることが可能である。【０００３】
また、データ伝送システムは、テレビやＤＶＤのような電化製品のみならず、自動車のような飛び込みノイズが発生しやすい環境にも利用されつつある。例えば、自動車の後方を撮影するカメラ装置から運転座席に設置されたモニタ装置へ映像信号を伝送し、自動車後方の映像をモニタ装置に表示することによって自動車のバック運転を支援するシステムがある。このような状況下では、飛び込みノイズなどのＥＳＤ（Electro-Static Discharge：静電気放電）によってＬＳＩが破壊されてしまうおそれがある。そのため、特許第３６９９７６４号（特許文献１），特許第３４１９３５９号（特許文献２），特開平５−３７５０４号（特許文献３）で開示されているように、差動ケーブルとＬＳＩの間を基板配線上の容量でＡＣ結合することで、ＥＳＤによるＬＳＩの破壊を防ぎ、ＬＳＩの断線故障に対する耐性の向上を図ることが好ましい。
【特許文献１】特許第３６９９７６４号公報
【特許文献２】特許第３４１９３５９号公報
【特許文献３】特開平５−３７５０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のＡＣ結合インターフェイス回路では、差動信号の振幅が安定するまでの時間（安定化時間）は、終端抵抗の抵抗値と容量結合の容量値とに依存するため、この安定化時間を短縮することは困難であり、短時間で多くの情報量を伝送することが難しい。そのため、従来のインターフェイス回路は、主に、単方向のデータ伝送に利用されていた。【０００５】
そこで、本発明は、ＥＳＤによるＬＳＩ破壊に対する耐性を確保しつつ、差動信号の出力が開始してから差動信号の振幅が適切な値に安定するまでの時間（安定化時間）を短縮することを目的とする。
【課題を解決するための手段】
【０００６】
この発明の１つの局面に従うと、ＡＣ結合インターフェイス回路は、差動ケーブルを介して双方向のデータ伝送を実行する半導体集積回路装置に搭載されるインターフェイス回路であって、差動信号を伝達するための信号線対と、上記信号線対と上記差動ケーブルとをＡＣ結合するための容量対と、上記信号線対を互いに接続する抵抗素子と、上記信号線対に出力端子対が接続され且つデータ送信時において送信データを受けその送信データを差動信号に変換して出力する差動ドライバと、上記信号線対に入力端子対が接続され且つデータ受信時において上記信号線対に伝達された差動信号を受けその差動信号を受信データに変換する差動レシーバと、上記信号線対に差動信号が伝達される前にその信号線対における電位を予め定められた安定電位に設定する電位設定部とを備える。【０００７】
上記インターフェイス回路では、ＥＳＤ（Electro-Static Discharge：静電気放電）によるＬＳＩ破壊に対する耐性を確保しつつ、差動信号の振幅が適正な値になるまでの時間（安定化時間）を短縮することができる。【０００８】
好ましくは、上記差動ドライバは、上記差動信号の振幅が徐々に大きくなるように、当該差動信号の出力を開始する。【０００９】
上記インターフェイス回路では、信号線対における電位が急激に変動することを防止することができ、安定化時間をさらに短縮することができる。【００１０】
好ましくは、上記差動ドライバは、上記差動信号の振幅が徐々に小さくなるように、当該差動信号の出力を終了する。【００１１】
上記インターフェイス回路では、信号線対における電位を再び安定電位に戻すことができ、次のデータ伝送の際にプリチャージ処理を行うことなく、差動信号の出力を開始することができる。
【発明の効果】
【００１２】
以上のように、ＥＳＤ（Electro-Static Discharge：静電気放電）によるＬＳＩ破壊に対する耐性を確保しつつ、差動信号の振幅が適正な値になるまでの時間（安定化時間）を短縮することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、この発明の第１の実施形態によるインターフェイス回路の構成を示す図である。
【図２】図２は、図１に示した半導体集積回路装置の外観図である。
【図３】図３は、データ送信の開始時における送信側，差動ケーブル，受信側の各々の信号振幅を示す波形図である。
【図４】図４は、データ送信の終了時における送信側，差動ケーブル，受信側の各々の信号振幅を示す波形図である。
【図５】図５は、プリチャージ処理を実行しない場合における信号振幅を示す波形図である。
【図６】図６は、図１に示したインターフェイス回路の変形例を示す図である。
【図７】図７は、データ送信の開始時における送信側，差動ケーブル，受信側の各々の信号振幅を示す波形図である。
【図８】図８は、データ送信の終了時における送信側，差動ケーブル，受信側の各々の信号振幅を示す波形図である。
【図９】図９は、この発明の第２の実施形態によるインターフェイス回路の構成を示す図である。
【図１０】図１０は、図９に示したインターフェイス回路によるフィードバック制御処理について説明するための波形図である。
【図１１】図１１は、この発明の第３の実施形態によるインターフェイス回路の構成を示す図である。
【図１２】図１２は、差動ドライバの構成例１を示す図である。
【図１３】図１３は、差動ドライバの構成例２を示す図である。
【図１４】図１４は、差動ドライバの構成例３を示す図である。
【図１５】図１５は、図１４に示した差動ドライバから出力される差動信号について説明するための波形図である。
【図１６】図１６は、差動ドライバの駆動タイミングについて説明するためのタイミングチャートである。
【符号の説明】
【００１４】
１０Ｘ，１０Ｙ    半導体集積回路装置
１１    インターフェイス回路
１２    差動ケーブル
１３    送信処理部
１４    受信処理部
１５    タイミング制御部
１０１    差動ドライバ
１０２Ａ，１０２Ｂ    信号線
１０３Ａ，１０３Ｂ    容量素子
１０４    抵抗素子
１０５    差動レシーバ
１０６    電位設定部
１０７Ａ，１０７Ｂ，１０８Ａ，１０８Ｂ    抵抗素子
２０１    フィードバック制御部
３０１    バイアス検知部
４０１    スクエルチ判定部
１１１    電流供給部
１１２    差動出力部
１１３，１２３    駆動調整部
１３１    プリエンファシス部
５０１    基準電流源
５０２，５０３    ＮＭＯＳトランジスタ
５０４    容量素子
５０５    ＰＭＯＳトランジスタ
５１１Ａ，５１１Ｂ，５１２Ａ，５１２Ｂ    電流源
５１３    スプリッタ部
６０１    基準電流源
６０２，６０３，６０４，６０５    ＮＭＯＳトランジスタ
６０６  ＰＭＯＳトランジスタ
７１１Ａ，７１１Ｂ，７１２Ａ，７１２Ｂ    電流源
【発明を実施するための最良の形態】
【００１５】
以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。【００１６】
（第１の実施形態）
＜全体構成＞
図１は、この発明の第１の実施形態によるインターフェイス回路の構成を示す。インターフェイス回路１１，１１は、それぞれ、半導体集積回路装置１０Ｘ，１０Ｙに搭載され、差動ケーブル１２（例えば、ツイストケーブル）の両端に接続される。半導体集積回路装置１０Ｘ，１０Ｙの各々は、差動ケーブル１２を介して双方向のデータ伝送を行うものであり、インターフェイス回路１１の他に、送信処理部１３，受信処理部１４を搭載する。送信処理部１３は、例えば、パラレルシリアル変換回路であり、パラレルデータＤＡＴＡをシリアルデータに変換し、送信データＴＸＤとして出力する。【００１７】
＜インターフェイス回路の構成＞
インターフェイス回路１１は、差動ドライバ１０１と、信号線対（１０２Ａ，１０２Ｂ）と、容量対（１０３Ａ，１０３Ｂ）と、抵抗素子１０４と、差動レシーバ１０５と、電位設定部１０６とを備える。このインターフェイス回路１１では、データ送信時およびデータ受信時において信号線対（１０２Ａ，１０２Ｂ）に差動信号が伝達される前に信号線対（１０２Ａ，１０２Ｂ）における電位を予め定められた安定電位に設定する処理（プリチャージ処理）と、データ送信の開始時および終了時において差動信号の振幅を徐々に変化させる処理（振幅制御処理）とが実行される。安定電位は、信号線対（１０２Ａ，１０２Ｂ）における電位を安定させるための電位であり、例えば、信号線対（１０２Ａ，１０２Ｂ）に伝達される差動信号の中間電位（コモンモード電位）である。【００１８】
差動ドライバ１０１は、データ送信時において、送信処理部１３からの送信データＴＸＤ（デジタルデータ）を差動信号を変換して出力する。また、差動ドライバ１０１は、データ送信の開始時において差動信号の振幅が徐々に大きくなるように差動信号の出力を開始し、データ送信の終了時において差動信号の振幅が徐々に小さくなるように差動信号の出力を停止する。信号線対（１０２Ａ，１０２Ｂ）は、差動ドライバ１０１の出力端子対と容量対（１０３Ａ，１０３Ｂ）とを繋ぎ、差動信号を伝達する。容量対（１０３Ａ，１０３Ｂ）は、信号線対（１０２Ａ，１０２Ｂ）と差動ケーブル１２とをＡＣ結合し、信号線対（１０２Ａ，１０２Ｂ）と差動ケーブル１２との間で差動信号を中継する。抵抗素子１０４は、信号線１０２Ａと１０２Ｂとを接続する。差動レシーバ１０５の入力端子対は、信号線対（１０２Ａ，１０２Ｂ）に接続され、データ受信時において信号線対（１０２Ａ，１０２Ｂ）に伝達された差動信号を受け取る。差動レシーバ１０５は、受け取った差動信号を受信データＲＸＤ（デジタルデータ）に変換し、受信処理部１４へ出力する。【００１９】
電位設定部１０６は、抵抗対（１０７Ａ，１０７Ｂ）を介して信号線対（１０２Ａ，１０２Ｂ）に接続され、データ送信時およびデータ受信時において信号線対（１０２Ａ，１０２Ｂ）に差動信号が伝達される前に信号線対（１０２Ａ，１０２Ｂ）における電位が安定電位になるように電荷を供給する。【００２０】
また、差動信号の出力を開始してから差動信号の振幅が予め定められた規定振幅値（例えば、データ伝送の規格で定められた振幅値）になるまでの間、差動ドライバ１０１には、ダミーパターンを示す送信データＴＸＤが与えられる。一方、差動信号の振幅が規定振幅値になった後、差動ドライバ１０１には、送信すべき情報を示す有効データが送信データＴＸＤとして与えられる。【００２１】
なお、図２のように、インターフェイス回路１１のうち容量対（１０３Ａ，１０３Ｂ）および抵抗素子１０４は、半導体集積回路装置１０Ｘ，１０Ｙの外部に配置される。【００２２】
＜データ送信時の動作＞
次に、図３，図４を参照しつつ、図１に示したインターフェイス回路１１によるデータ送信時の動作について説明する。データ送信時では、インターフェイス回路１１は、送信処理部１３からの送信データＴＸＤを受け、送信データＴＸＤを差動信号に変換し、差動ケーブル１２へ伝送する。なお、ここでは、安定電位をコモンモード電位（ＶＣ）とする。【００２３】
〔データ送信準備時〕
データ送信時になると、電位設定部１０６は、駆動状態になり、信号線対（１０２Ａ，１０２Ｂ）に対して電荷を供給し始める。これにより、容量対（１０３Ａ，１０３Ｂ）が充放電され、図３のように、信号線対（１０２Ａ、１０２Ｂ）における電位は、コモンモード電位（ＶＣ）になる。次に、電位設定部１０６は、非駆動状態になり、電荷の供給を停止する。【００２４】
〔データ送信開始時〕
次に、送信処理部１３は、ダミーパターンを示す送信データＴＸＤを出力し始める。差動ドライバ１０１は、送信処理部１３からの送信データＴＸＤを差動信号に変換するとともに、差動信号の振幅を徐々に大きくする。これにより、図３のように、信号線対（１０２Ａ，１０２Ｂ）における信号振幅は、コモンモード電位（ＶＣ）から徐々に大きくなり、規定振幅値（ＶＰ−ＶＮ）になる。一方、信号線対（１０２Ａ，１０２Ｂ）と差動ケーブル１２とがＡＣ結合されているので、図３にように、差動ケーブル１２では、ＡＣ的なパルスが通過する。【００２５】
次に、送信処理部１３は、ダミーパターンを示す送信データＴＸＤの出力を中止し、有効データを示す送信データＴＸＤを出力し始める。有効データを示す送信データＴＸＤは、差動ドライバ１０１によって差動信号に変換された後、差動ケーブル１２を介して、受信側に伝送される。【００２６】
〔データ送信終了時〕
次に、有効データを示す送信データＴＸＤの出力が完了すると、送信処理部１３は、送信データＴＸＤの出力を停止する。一方、差動ドライバ１０１は、差動信号の振幅を徐々に小さくする。これにより、図４のように、信号線対（１０２Ａ，１０２Ｂ）における信号振幅は、規定振幅値（ＶＰ−ＶＮ）から徐々に小さくなり、コモンモード電位（ＶＣ）になる。一方、図４にように、差動ケーブル１２では、データ送信の開始時と同様に、ＡＣ的なパルスが通過する。【００２７】
＜データ受信時の動作＞
次に、図３，図４を参照しつつ、図１に示したインターフェイス回路１１によるデータ受信時の動作について説明する。データ送信時では、インターフェイス回路１１は、差動ケーブル１２を介して送信側から伝送された差動信号を受け、差動信号を受信データＲＸＤに変換し、受信処理部１４へ伝送する。【００２８】
〔データ受信準備時〕
データ受信時になると、電位設定部１０６は、データ送信時と同様の処理を実行し、信号線対（１０２Ａ、１０２Ｂ）における電位は、コモンモード電位（ＶＣ）になる。【００２９】
〔データ受信開始時〕
次に、差動ケーブル１２を介して、ダミーパターンに対応する差動信号が送信側から伝送される。送信側と同様に受信側の信号線対（１０２Ａ，１０２Ｂ）の電位もコモンモード電位（ＶＣ）であるので、図３のように、信号線対（１０２Ａ，１０２Ｂ）における信号振幅は、差動ケーブル１２による遅延分だけ遅延して、送信側と同様の信号振幅になる。【００３０】
次に、差動ケーブル１２を介して、有効データに対応する差動信号が送信側から伝送される。差動レシーバ１０５は、信号線対（１０２Ａ，１０２Ｂ）に伝送された差動信号を受信データＲＸＤに変換する。これにより、受信処理部１４は、有効データを示す受信データＲＸＤを受け取る。【００３１】
〔データ受信終了時〕
有効データの送信が完了すると、図４のように、信号線対（１０２Ａ，１０２Ｂ）における信号振幅は、送信側の信号振幅と同様に、規定振幅値（ＶＰ−ＶＮ）から徐々に小さくなり、コモンモード電位（ＶＣ）になる。【００３２】
＜信号振幅の比較＞
次に、プリチャージ処理を実行する場合とプリチャージ処理を実行しない場合とを比較する。なお、ここでは、コモンモード電位（ＶＣ）が「１．２５Ｖ」であり、各素子のパラメータが次の通りであるものとする。【００３３】
容量素子１０３Ａ，１０３Ｂの各々の容量値：１μＦ
抵抗素子１０４の抵抗値：１００Ω
抵抗素子１０７Ａ，１０７Ｂの各々の抵抗値：１０ｋΩ
プリチャージ処理を実行しなかった場合、図５のように、信号線１０２Ａ，１０２Ｂの各々における電位が互いに異なる電位を示すことがある。この場合、差動信号の出力を開始してから信号線１０２Ａ，１０２Ｂの各々における電位が互いにクロスした後、差動信号の振幅が規定振幅値になって安定するまでに、「約４６０μｓ」かかる。【００３４】
一方、プリチャージ処理を実行した場合（すなわち、本実施形態の場合）、差動信号の出力を開始してから差動信号の振幅が規定振幅値になるまでの時間（安定化時間）は、「約１０μｓ」であり、プリチャージ処理を実行しない場合よりも短くなる。【００３５】
＜効果＞
以上のように、信号線対と差動ケーブルとをＡＣ結合することによって、ＥＳＤ（Electro-Static Discharge：静電気放電）によるＬＳＩ破壊に対する耐性を確保することができる。さらに、プリチャージ処理によって安定化時間を短縮することができる。【００３６】
また、データ送信の開始時において差動信号の振幅を徐々に大きくすることによって、信号線対における電位が急激に変動することを防止することができ、安定化時間をさらに短縮することができる。さらに、データ送信の終了時において差動信号の振幅を徐々に小さくすることによって、信号線対における電位を再び安定電位に戻すことができ、次のデータ伝送の際にプリチャージ処理を行うことなく、差動信号の出力を開始することができる。なお、振幅制御処理を実行せずにプリチャージ処理のみを行った場合も、従来よりも安定化時間を短縮することは可能である。【００３７】
また、ダミーパターンの例としては、次の（１）〜（３）が望ましい。
（１）「０」「１」が交互に繰り返されるビット列。
（２）所定のビット単位でみたときに、「０」「１」の発生確率が等しいビット列。ＤＣバランスされたビット列。
（３）同期パターンを示すビット列。
また、半導体集積回路が送信データＴＸＤの転送速度を切り替える機能を備えている場合（例えば、送信処理部１３の出力レートが可変である場合）、ダミーパターンの転送速度を有効データの場合よりも速くしても良い。これにより、安定化時間をさらに短縮することが可能である。【００３８】
（変形例）
図６のように、データ送受信システムにおいて、半導体集積回路装置１０Ｘ，１０Ｙの他に、インターフェイス回路１１，送信処理部１３の各々の駆動タイミングを制御するためのタイミング制御部１５が備えられていても良い。このように構成すれば、プリチャージ処理等を適切なタイミングで実施することができる。例えば、信号線対（１０２Ａ，１０２Ｂ）における電位が安定電位になるまでに要する時間（プリチャージ時間）を予め計測しておき、タイミング制御部１５が、電位設定部１０６の動作状態を駆動状態にした後、プリチャージ時間が経過した後に電位設定部１０６を非駆動状態にするとともに、送信処理部１３，差動ドライバ１０１を駆動させるように構成しても良い。【００３９】
また、差動ケーブル１２を抵抗対（１０８Ａ，１０８Ｂ）を介して固定電位（例えば、接地電位）に電気的に接続しても良い。なお、抵抗対（１０８Ａ，１０８Ｂ）の抵抗値は、抵抗素子１０４の抵抗値よりも大きい（例えば、１０ｋΩ）ことが好ましい。このように構成した場合、差動ケーブル１２における信号振幅は、図７，図８のように、接地電位ＧＮＤを安定電位として送信側と同様の信号波形となる。このように、差動ケーブルにおける電荷量を安定させることができ、差動ケーブルに発生したノイズを吸収することができ、安定した通信方式を確立することができる。【００４０】
（第２の実施形態）
＜構成＞
図９は、この発明の第２の実施形態によるインターフェイス回路の構成を示す。このインターフェイス回路２１は、図１に示したインターフェイス回路１１に加えて、フィードバック制御部２０１をさらに備える。その他の構成は、図１と同様である。このインターフェイス回路２１では、データ伝送の開始時において、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅に応じて差動信号の振幅を制御する処理（フィードバック制御処理）が実行される。【００４１】
フィードバック制御部２０１は、データ送信の開始時において、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅を検知し、検知した差動信号の振幅と予め定められた基準振幅値とを比較し、比較の結果に応じて差動ドライバ１０１の出力電流量を調整する。基準振幅値は、例えば、規定の振幅値よりも小さい任意の振幅値である。【００４２】
＜動作＞
次に、図１０を参照しつつ、図９に示したインターフェイス回路によるフィードバック処理について説明する。【００４３】
まず、第１の実施形態と同様に、データ送信時になるとプリチャージ処理が実行された後、差動ドライバ１０１は、ダミーデータを示す送信データＴＸＤを受け、差動信号の振幅を徐々に大きくする。一方、フィードバック制御部２０１は、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅を検知し、基準振幅値（ＶＰＲ−ＶＮＲ）と比較する。【００４４】
初期段階では、フィードバック制御部２０１は、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅が基準振幅値（ＶＰＲ−ＶＮＲ）よりも小さいと判定し、差動ドライバ１０１の出力電流量を通常状態よりも大きくする。すなわち、差動ドライバ１０１の動作モードを「通常モード」よりも出力電流量が多い「出力増強モード」にする。これにより、容量対（１０３Ａ，１０３Ｂ）に充電される電荷量（または、放電される電荷量）が多くなるため、差動信号の増幅率は、通常モード時よりも大きくなる。【００４５】
一方、フィードバック制御部２０１は、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅が基準振幅値（ＶＰＲ−ＶＮＲ）以上であると判定すると、差動ドライバ１０１の出力電流量を通常状態に戻す。すなわち、差動ドライバ１０１の駆動モードを「出力増強モード」から「通常モード」にする。これにより、差動ドライバ１０１の出力電流は通常の電流量に戻るため、差動信号の増幅率は、通常状態に戻る。【００４６】
＜効果＞
以上のように、信号線対における差動振幅の振幅値に応じて差動ドライバの出力電流量を調整することにより、データ送信開始時において差動信号の増幅率を適切に大きくすることができ、安定化時間をさらに短縮することができる。【００４７】
なお、図９に示したフィードバック制御部２０１は、図６に示したインターフェイス回路にも、当然、適用可能である。【００４８】
（第３の実施形態）
＜構成＞
図１１は、この発明の第３の実施形態によるインターフェイス回路の構成を示す。インターフェイス回路３１は、図１に示したインターフェイス回路１１に加えて、バイアス検知部（電位判定部）３０１と、スクエルチ判定部（振幅判定部）４０１とをさらに備える。このインターフェイス回路３１では、プリチャージ処理によって信号線対（１０２Ａ，１０２Ｂ）における電位が適正な値になったことを確認した後に差動信号の出力を開始する電位確認処理と、信号線対（１０２Ａ、１０２Ｂ）における差動信号の振幅が適正な値になったことを確認した後に有効データの伝送を開始する（または、受信データの取得を開始する）振幅確認処理とが実行される。【００４９】
バイアス検知部３０１は、電位設定部１０６によってプリチャージ処理が開始されると、信号線対（１０２Ａ，１０２Ｂ）における電位を検知し、検知した電位と予め定められた基準電位値とを比較し、比較の結果に応じて差動ドライバ１０１からの差動信号の出力を開始させる。基準電位値は、信号線対（１０２Ａ，１０２Ｂ）における電位が安定しているか否かを判定するための基準値であり、例えば、コモンモード電位である。【００５０】
スクエルチ判定部４０１は、信号線対（１０２Ａ，１０２Ｂ）に差動信号が伝達されると、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅を検知し、検知した差動信号の振幅と規定振幅値とを比較し、比較の結果に応じて送信処理部１３から差動ドライバ１０１への送信データＴＸＤの伝送（または、差動レシーバ１０５の動作状態）を制御する。【００５１】
＜電位確認処理＞
次に、図１１に示したインターフェイス回路３１による電位確認処理について説明する。【００５２】
データ送信時において、バイアス検知部３０１は、プリチャージ処理が開始されると、信号線対（１０２Ａ，１０２Ｂ）における電位を検知し、基準電位値と比較する。信号線対（１０２Ａ，１０２Ｂ）における電位が基準電位値と一致する場合、バイアス検知部３０１は、電位設定部１０６を非駆動状態にするとともに、差動ドライバ１０１に差動信号の出力を開始させる（例えば、差動ドライバ１０１の動作状態を「非駆動状態」から「駆動状態」にする）。一方、信号線対（１０２Ａ，１０２Ｂ）における電位が基準電位値と一致しない場合、バイアス検知部３０１は、差動ドライバ１０１に差動信号の出力を開始させずに、電位の検知および判定を続行する。【００５３】
なお、バイアス検知部３０１の制御対象は、送信処理部１３であっても良い。この場合、バイアス検知部３０１は、信号線対（１０２Ａ，１０２Ｂ）における電位が基準電位値と一致する場合、送信処理部１３に送信データＴＸＤの出力を開始させる。これにより、差動ドライバ１０１は、差動信号の出力を開始する。一方、信号線対（１０２Ａ，１０２Ｂ）における電位が基準電位値と一致しない場合、バイアス検知部３０１は、送信処理部１３に送信データＴＸＤを出力させずに、電位の検知および判定を続行する。【００５４】
＜振幅確認処理＞
次に、図１１に示したインターフェイス回路３１による振幅確認処理について説明する。【００５５】
〔データ送信時〕
データ送信時において、プリチャージ処理が完了すると、差動ドライバ１０１は、差動信号の出力を開始する。一方、スクエルチ判定部４０１は、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅を検知し、規定振幅値と比較する。信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅が規定振幅値以上である場合、スクエルチ判定部４０１は、送信処理部１３にダミーパターンの出力を中止させ有効データを示す送信データＴＸＤの出力を開始させる。一方、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅が規定振幅値よりも小さい場合、スクエルチ判定部４０１は、送信処理部１３にダミーパターンの出力を中止させずに、差動信号の振幅の検知および判定を続行する。【００５６】
〔データ受信時〕
データ受信時において、プリチャージ処理が完了すると、スクエルチ判定部４０１は、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅を検知し、規定振幅値と比較する。信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅が規定振幅値以上である場合、スクエルチ判定部４０１は、差動レシーバ１０５に受信データＲＸＤの出力を開始させる（すなわち、差動レシーバ１０５の動作状態を「非駆動状態」から「駆動状態」にする）。一方、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅が規定振幅値よりも小さい場合、差動レシーバ１０５に受信データＲＸＤの出力を開始させずに、差動信号の振幅の検知および判定を続行する。【００５７】
＜効果＞
以上のように、電位確認処理を実行することにより、信号線対における電位を確実に安定させることができる。例えば、半導体集積回路装置の電圧条件，温度条件，プロセス条件等の外的要因によってプリチャージ処理を完了するために要する時間が変動した場合でも、信号線対における電位を確実に安定電位にすることができる。これにより、信号線対における電位が安定した状態で差動信号の出力を開始することができるので、安定化時間を確実に短縮することができる。【００５８】
また、データ送信時において振幅確認処理を実行することにより、差動信号の振幅が安定した状態で有効なデータを伝送することができるので、有効データを確実に受信させることができる。さらに、データ受信時において振幅確認処理を実行することにより、差動信号の振幅が安定した状態で受信データへの変換を実行することができ、より正確な受信データを得ることができる。【００５９】
なお、図１１に示したバイアス検知部３０１，スクエルチ判定部４０１は、図６，図９に示したインターフェイス回路にも、当然、適用可能である。【００６０】
（差動ドライバの構成）
図１２〜図１４の各々は、各実施形態における差動ドライバ１０１の構成例を示す。【００６１】
〔差動ドライバの構成例１〕
図１２に示した差動ドライバは、制御信号Ｅ−ＡＮＡによって動作状態を切り替えることが可能である。また、この差動ドライバでは、動作状態の切り替わり時に出力電流の電流量が徐々に変化する。この差動ドライバは、出力電流を供給する電流供給部１１１と、送信データＴＸＤを電流供給部１１１によって供給された出力電流の電流量に応じた振幅を有する差動信号に変換する差動出力部１１２と、駆動調整部１１３とを含む。駆動調整部１１３は、制御信号Ｅ−ＡＮＡに応じて電流供給部１１１の動作状態を制御する。また、駆動調整部１１３は、電流供給部１１１の動作状態を切り替えるときに出力電流量が徐々に変化するように電流供給部１１１の出力電流量を制御する。【００６２】
駆動調整部１１３において、基準電流源５０１は、制御信号Ｅ−ＡＮＡが「Ｈレベル」であるときには、基準電流を出力し、制御信号Ｅ−ＡＮＡが「Ｌレベル」であるときには、基準電流の出力を停止する。ＮＭＯＳトランジスタ５０２は、ゲートとドレインとが互いに接続されており、基準電流の電流量に応じたゲート電位を生成する。また、ＮＭＯＳトランジスタ５０２，５０３の各々のゲートは、容量素子５０４を介して接地されている。そのため、基準電流の出力状態が切り替わるときに、ＮＭＯＳトランジスタ５０２，５０３のゲート電位は、容量素子５０４の容量値によって定まる時定数で徐々に変化する。また、このとき、ＰＭＯＳトランジスタ５０５のゲート電位も徐々に変化する。【００６３】
電流供給部１１１において、電流源５１１Ａ，５１１Ｂは、ＰＭＯＳトランジスタ５０５のゲート電位に応じた電流量の出力電流を供給する。一方、電流源５１２Ａ，５１２Ｂは、ＮＭＯＳトランジスタ５０３のゲート電位に応じた電流量の出力電流を供給する。【００６４】
差動出力部１１２において、スプリッタ部５１３は、送信データＴＸＤ（デジタルデータ）に応じて、正負信号ＩＮ−Ａ，ＩＮ−Ｂの各々の電位レベルを切り替える。例えば、送信データＴＸＤのビット値が「１」であると、スプリッタ部５１３は、正負信号ＩＮ−Ａを「Ｈレベル」にし、正負信号ＩＮ−Ｂを「Ｌレベル」にする。なお、端子ＯＵＴ−Ａ，ＯＵＴ−Ｂは、差動ドライバの出力端子対である。【００６５】
データ送信の開始時において差動信号の振幅を徐々に大きくする場合、制御信号Ｅ−ＡＮＡを「Ｌレベル」から「Ｈレベル」にすれば良い。これにより、駆動調整部１１３において、ＮＭＯＳトランジスタ５０３のゲート電位，ＰＭＯＳトランジスタ５０５のゲート電位が徐々に変化するので、電流供給部１１１によって供給される出力電流の電流量が徐々に大きくなり、差動信号の振幅を徐々に大きくすることができる。【００６６】
一方、データ送信の終了時において差動信号の振幅を徐々に小さくする場合、制御信号Ｅ−ＡＮＡを「Ｈレベル」から「Ｌレベル」にすれば良い。これにより、電流供給部１１１によって供給される出力電流の電流量が徐々に小さくなり、差動信号の振幅を徐々に小さくすることができる。【００６７】
〔差動ドライバの構成例２〕
図１３に示した差動ドライバは、制御信号ＣＮＴ０，ＣＮＴ１によって出力電流の電流量を調整することが可能である。この差動ドライバは、図１２に示した駆動調整部１１３に代えて、駆動調整部１２３を含む。その他の構成は、図１２と同様である。駆動調整部１２３は、制御信号ＣＮＴ０，ＣＮＴ１に応じて電流供給部１１１によって供給される出力電流の電流量を制御する。【００６８】
駆動調整部１２３において、基準電流源６０１は、基準電流を出力する。ＮＭＯＳトランジスタ６０２は、ゲートとドレインとが互いに接続されており、基準電流に応じたゲート電位を生成する。ＮＭＯＳトランジスタ６０３には、ゲート電位に応じたドレイン電流が発生し、ＮＭＯＳトランジスタ６０４，６０５には、制御信号ＣＮＴ０，ＣＮＴ１の電圧レベルに応じたドレイン電流が発生する。また、ＰＭＯＳトランジスタ６０６のゲートには、ＮＭＯＳトランジスタ６０３，６０４，６０５の各々において発生したドレイン電流に応じたゲート電位が発生する。【００６９】
電流源５１１Ａ，５１１Ｂは、ＰＭＯＳトランジスタ６０６のゲート電位に応じた電流量の出力電流を供給し、電流源５１２Ａ，５１２Ｂは、ＮＭＯＳトランジスタ６０２のゲート電位に応じた電流量の出力電流を供給する。【００７０】
データ送信の開始時において差動信号の振幅を徐々に大きくする場合、制御信号ＣＮＴ０，ＣＮＴ１を１つずつ順番に「Ｌレベル」から「Ｈレベル」にすれば良い。これにより、ＮＭＯＳトランジスタ６０４，６０５のうちドレイン電流を発生するＮＭＯＳトランジスタの個数が１個ずつ増加し、ＰＭＯＳトランジスタ６０６のゲート電位が徐々に変化し、電流供給部１１１によって供給される出力電流の電流量が徐々に増加し、差動信号の振幅が徐々に大きくなる。【００７１】
一方、データ送信の終了時において差動信号の振幅を徐々に小さくする場合、制御信号ＣＮＴ０，ＣＮＴ１を１つずつ順番に「Ｈレベル」から「Ｌレベル」にすれば良い。これにより、電流供給部１１１によって供給される出力電流の電流量が徐々に減少し、差動信号の振幅が徐々に小さくなる。【００７２】
なお、制御信号を受けて駆動状態が切り替えられるＮＭＯＳトランジスタ（調整トランジスタ）の個数は、３個以上であっても良い。【００７３】
〔差動ドライバの構成例３〕
図１４に示した差動ドライバは、制御信号ＰＥ−Ａｐ，ＰＥ−Ｂｄ，ＰＥ−Ｂｐ，ＰＥ−Ａｄに応じて差動信号の振幅のうち高帯域成分の振幅を強調するプリエンファシス機能を有する。制御信号ＰＥ−Ａｐ，ＰＥ−Ｂｄ，ＰＥ−Ｂｐ，ＰＥ−Ａｄは、例えば、送信処理部１３によって制御される。【００７４】
この差動ドライバは、図１２に示した構成に加えて、プリエンファシス部１３１をさらに含む。プリエンファシス部１３１は、差動出力部１１２に与えられた送信データＴＸＤが「遷移ビット」である場合には、そのビットの遷移期間を含む前後の僅かな期間（例えば、送信データＴＸＤのデータ幅の１０％程度）、強調電流を差動出力部１１２に供給し、送信データＴＸＤが「非遷移ビット」である場合には、強調電流の出力を停止する。遷移ビットは、直前のビット値と符号が異なるビット値であり、非遷移ビットは、直前のビット値と符号が同一であるビット値である。例えば、送信データＴＸＤが「０」→「１」と変化する場合、「０」に対する「１」が遷移ビットである。【００７５】
差動出力部１１２に与えられた送信データＴＸＤが「遷移ビット」である場合、そのビットの遷移期間を含む前後の僅かな期間、電流源７１１Ａ，７１１Ｂ，７１２Ａ，７１２Ｂから強調電流が供給されるように、ビット値の変化に応じて制御信号ＰＥ−Ａｐ，ＰＥ−Ｂｄ，ＰＥ−Ｂｐ，ＰＥ−Ａｄが制御され、電流源７１１Ａ，７１１Ｂ，７１２Ａ，７１２Ａからの強調電流が差動出力部１１２に供給される。一方、差動出力部１１２に与えられた送信データＴＸＤが「非遷移ビット」である場合、電流源７１１Ａ，７１１Ｂ，７１２Ａ，７１２Ｂから強調電流が供給されないように、制御信号ＰＥ−Ａｐ，ＰＥ−Ｂｄ，ＰＥ−Ｂｐ，ＰＥ−Ａｄが制御される。【００７６】
プリエンファシス機能により、図１５Ａのように、データ送信の開始時において差動信号の振幅が徐々に大きくなり、図１５Ｂのように、データ送信の終了時において差動信号の振幅が徐々に小さくなる。この構成によれば、データ送信の開始時および終了時において差動信号の増幅率を大きくすることができ、安定化時間をさらに短縮することができる。また、差動信号の切り替わり時が強調されることによって、差動ケーブルにおいて差動信号の高帯域成分が減衰してしまうことを抑制することができる。【００７７】
〔出力電流量の切り替え〕
以上の図１２〜図１４に示した差動ドライバの各々において、制御信号ＤＲＬ−０，ＤＲＬ−１によって電流源５１１Ａ，５１１Ｂを選択的に使用することによって、差動ドライバの出力電流量を切り替えることが可能である。例えば、電流源５１１Ａの出力電流量を「通常モード時の電流量」に設定し、電流源５１２Ｂの出力電流量を通常モード時の電流量よりも大きい「出力増強モード時の電流量」に設定すれば、第２の実施形態（図９）における差動ドライバ１０１として使用することが可能である。【００７８】
〔差動ドライバの駆動タイミング〕
動作状態を切替可能な差動ドライバ（例えば、図１２，図１４に示した差動ドライバ）を使用する場合、図１６のように、制御信号Ｅ−ＤＩＧＩによって送信処理部１３を駆動させた後に、パラレルデータＤＡＴＡを送信処理部１３に与えて送信データＴＸＤを出力させ、その後、制御信号Ｅ−ＡＮＡによって差動ドライバを駆動状態にすることが好ましい。このように構成すれば、送信データＴＸＤが与えられていないときに差動ドライバが駆動して信号線対における電位が変動してしまうことを防止することができる。【００７９】
以上、各実施形態において説明したように、本発明によるインターフェイス回路は、従来のＡＣ結合インターフェイス回路よりも、限られた時間内に多くの情報を伝送することができるので、リアルタイムで双方向のデータ伝送を実行するシステムに搭載されるインターフェイス回路として大変有用である。例えば、本発明のインターフェイス回路を採用すれば、自動車の周辺を撮影する複数のカメラ装置からモニタ装置へ映像信号を伝送する一方で、映像信号のブランキング期間中にモニタ装置から複数のカメラ装置へ制御信号を伝送してカメラ装置の動作をリアルタイムに制御する自動車運転支援システムを構築することができる。【００８０】
以上の説明において、双方向のデータ伝送を実行するシステムに搭載されるインターフェイス回路を例に挙げて説明したが、本発明によるインターフェイス回路は、単方向のデータ伝送を行うシステムにも、当然、適用可能である。
【産業上の利用可能性】
【００８１】
本発明によるインターフェイス回路は、ＥＳＤによるＬＳＩ破壊を防止しつつ安定化時間を短縮することが可能であるので、車載用ＬＳＩに搭載されるインターフェイス回路等として有用である。
【図１】
2008099523.tif 000003
【図２】
2008099523.tif 000004
【図３】
2008099523.tif 000005
【図４】
2008099523.tif 000006
【図５】
2008099523.tif 000007
【図６】
2008099523.tif 000008
【図７】
2008099523.tif 000009
【図８】
2008099523.tif 000010
【図９】
2008099523.tif 000011
【図１０】
2008099523.tif 000012
【図１１】
2008099523.tif 000013
【図１２】
2008099523.tif 000014
【図１３】
2008099523.tif 000015
【図１４】
2008099523.tif 000016
【図１５】
2008099523.tif 000017
【図１６】
2008099523.tif 000018
【手続補正書】
【提出日】平成21年5月7日(2009.5.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターフェイス回路に関し、さらに詳しくは、差動ケーブルとＡＣ結合されたインターフェイス回路に関する。
【背景技術】
【０００２】
近年、ＬＳＩ間におけるデータ伝送方式として、パラレルデータをシリアルデータに変換し、シリアルデータを小振幅の差動信号として伝送するシリアル差動伝送方式が広く知られている。シリアル差動伝送方式では、データを２端子で高速に伝送することができ、消費電力・回路面積を低減できるだけでなく、耐ノイズ性の向上やノイズ発生の抑制効果もあるため、高信頼性を確保することができる。また、シリアル差動伝送方式では、クロックリカバリ方式を採用することが可能であり、クロック信号をデータ信号に入れ込むことができる。これにより、クロック信号を伝送するためのラインが不要になるため、ケーブル数の削減だけでなく、クロック信号とデータ信号との間のタイミング補償も不必要になるので、信号品質を向上させることが可能である。
【０００３】
また、データ伝送システムは、テレビやＤＶＤのような電化製品のみならず、自動車のような飛び込みノイズが発生しやすい環境にも利用されつつある。例えば、自動車の後方を撮影するカメラ装置から運転座席に設置されたモニタ装置へ映像信号を伝送し、自動車後方の映像をモニタ装置に表示することによって自動車のバック運転を支援するシステムがある。このような状況下では、飛び込みノイズなどのＥＳＤ（Electro-Static Discharge：静電気放電）によってＬＳＩが破壊されてしまうおそれがある。そのため、特許文献１，特許文献２，特許文献３で開示されているように、差動ケーブルとＬＳＩの間を基板配線上の容量でＡＣ結合することで、ＥＳＤによるＬＳＩの破壊を防ぎ、ＬＳＩの断線故障に対する耐性の向上を図ることが好ましい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３６９９７６４号公報
【特許文献２】特許第３４１９３５９号公報
【特許文献３】特開平５−３７５０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のＡＣ結合インターフェイス回路では、差動信号の振幅が安定するまでの時間（安定化時間）は、終端抵抗の抵抗値と容量結合の容量値とに依存するため、この安定化時間を短縮することは困難であり、短時間で多くの情報量を伝送することが難しい。そのため、従来のインターフェイス回路は、主に、単方向のデータ伝送に利用されていた。
【０００６】
そこで、本発明は、ＥＳＤによるＬＳＩ破壊に対する耐性を確保しつつ、差動信号の出力が開始してから差動信号の振幅が適切な値に安定するまでの時間（安定化時間）を短縮することを目的とする。
【課題を解決するための手段】
【０００７】
この発明の１つの局面に従うと、ＡＣ結合インターフェイス回路は、差動ケーブルを介して双方向のデータ伝送を実行する半導体集積回路装置に搭載されるインターフェイス回路であって、差動信号を伝達するための信号線対と、上記信号線対と上記差動ケーブルとをＡＣ結合するための容量対と、上記信号線対を互いに接続する抵抗素子と、上記信号線対に出力端子対が接続され且つデータ送信時において送信データを受けその送信データを差動信号に変換して出力する差動ドライバと、上記信号線対に入力端子対が接続され且つデータ受信時において上記信号線対に伝達された差動信号を受けその差動信号を受信データに変換する差動レシーバと、上記信号線対に差動信号が伝達される前にその信号線対における電位を予め定められた安定電位に設定する電位設定部とを備える。
【０００８】
上記インターフェイス回路では、ＥＳＤ（Electro-Static Discharge：静電気放電）によるＬＳＩ破壊に対する耐性を確保しつつ、差動信号の振幅が適正な値になるまでの時間（安定化時間）を短縮することができる。
【０００９】
好ましくは、上記差動ドライバは、上記差動信号の振幅が徐々に大きくなるように、当該差動信号の出力を開始する。
【００１０】
上記インターフェイス回路では、信号線対における電位が急激に変動することを防止することができ、安定化時間をさらに短縮することができる。
【００１１】
好ましくは、上記差動ドライバは、上記差動信号の振幅が徐々に小さくなるように、当該差動信号の出力を終了する。
【００１２】
上記インターフェイス回路では、信号線対における電位を再び安定電位に戻すことができ、次のデータ伝送の際にプリチャージ処理を行うことなく、差動信号の出力を開始することができる。
【発明の効果】
【００１３】
以上のように、ＥＳＤ（Electro-Static Discharge：静電気放電）によるＬＳＩ破壊に対する耐性を確保しつつ、差動信号の振幅が適正な値になるまでの時間（安定化時間）を短縮することができる。
【図面の簡単な説明】
【００１４】
【図１】この発明の第１の実施形態によるインターフェイス回路の構成を示す図。
【図２】図１に示した半導体集積回路装置の外観図。
【図３】データ送信の開始時における送信側，差動ケーブル，受信側の各々の信号振幅を示す波形図。
【図４】データ送信の終了時における送信側，差動ケーブル，受信側の各々の信号振幅を示す波形図。
【図５】プリチャージ処理を実行しない場合における信号振幅を示す波形図。
【図６】図１に示したインターフェイス回路の変形例を示す図。
【図７】データ送信の開始時における送信側，差動ケーブル，受信側の各々の信号振幅を示す波形図。
【図８】データ送信の終了時における送信側，差動ケーブル，受信側の各々の信号振幅を示す波形図。
【図９】この発明の第２の実施形態によるインターフェイス回路の構成を示す図。
【図１０】図９に示したインターフェイス回路によるフィードバック制御処理について説明するための波形図。
【図１１】この発明の第３の実施形態によるインターフェイス回路の構成を示す図。
【図１２】差動ドライバの構成例１を示す図。
【図１３】差動ドライバの構成例２を示す図。
【図１４】差動ドライバの構成例３を示す図。
【図１５】図１４に示した差動ドライバから出力される差動信号について説明するための波形図。
【図１６】差動ドライバの駆動タイミングについて説明するためのタイミングチャート。
【発明を実施するための形態】
【００１５】
以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。
【００１６】
（第１の実施形態）
＜全体構成＞
図１は、この発明の第１の実施形態によるインターフェイス回路の構成を示す。インターフェイス回路１１，１１は、それぞれ、半導体集積回路装置１０Ｘ，１０Ｙに搭載され、差動ケーブル１２（例えば、ツイストケーブル）の両端に接続される。半導体集積回路装置１０Ｘ，１０Ｙの各々は、差動ケーブル１２を介して双方向のデータ伝送を行うものであり、インターフェイス回路１１の他に、送信処理部１３，受信処理部１４を搭載する。送信処理部１３は、例えば、パラレルシリアル変換回路であり、パラレルデータＤＡＴＡをシリアルデータに変換し、送信データＴＸＤとして出力する。
【００１７】
＜インターフェイス回路の構成＞
インターフェイス回路１１は、差動ドライバ１０１と、信号線対（１０２Ａ，１０２Ｂ）と、容量対（１０３Ａ，１０３Ｂ）と、抵抗素子１０４と、差動レシーバ１０５と、電位設定部１０６とを備える。このインターフェイス回路１１では、データ送信時およびデータ受信時において信号線対（１０２Ａ，１０２Ｂ）に差動信号が伝達される前に信号線対（１０２Ａ，１０２Ｂ）における電位を予め定められた安定電位に設定する処理（プリチャージ処理）と、データ送信の開始時および終了時において差動信号の振幅を徐々に変化させる処理（振幅制御処理）とが実行される。安定電位は、信号線対（１０２Ａ，１０２Ｂ）における電位を安定させるための電位であり、例えば、信号線対（１０２Ａ，１０２Ｂ）に伝達される差動信号の中間電位（コモンモード電位）である。
【００１８】
差動ドライバ１０１は、データ送信時において、送信処理部１３からの送信データＴＸＤ（デジタルデータ）を差動信号を変換して出力する。また、差動ドライバ１０１は、データ送信の開始時において差動信号の振幅が徐々に大きくなるように差動信号の出力を開始し、データ送信の終了時において差動信号の振幅が徐々に小さくなるように差動信号の出力を停止する。信号線対（１０２Ａ，１０２Ｂ）は、差動ドライバ１０１の出力端子対と容量対（１０３Ａ，１０３Ｂ）とを繋ぎ、差動信号を伝達する。容量対（１０３Ａ，１０３Ｂ）は、信号線対（１０２Ａ，１０２Ｂ）と差動ケーブル１２とをＡＣ結合し、信号線対（１０２Ａ，１０２Ｂ）と差動ケーブル１２との間で差動信号を中継する。抵抗素子１０４は、信号線１０２Ａと１０２Ｂとを接続する。差動レシーバ１０５の入力端子対は、信号線対（１０２Ａ，１０２Ｂ）に接続され、データ受信時において信号線対（１０２Ａ，１０２Ｂ）に伝達された差動信号を受け取る。差動レシーバ１０５は、受け取った差動信号を受信データＲＸＤ（デジタルデータ）に変換し、受信処理部１４へ出力する。
【００１９】
電位設定部１０６は、抵抗対（１０７Ａ，１０７Ｂ）を介して信号線対（１０２Ａ，１０２Ｂ）に接続され、データ送信時およびデータ受信時において信号線対（１０２Ａ，１０２Ｂ）に差動信号が伝達される前に信号線対（１０２Ａ，１０２Ｂ）における電位が安定電位になるように電荷を供給する。
【００２０】
また、差動信号の出力を開始してから差動信号の振幅が予め定められた規定振幅値（例えば、データ伝送の規格で定められた振幅値）になるまでの間、差動ドライバ１０１には、ダミーパターンを示す送信データＴＸＤが与えられる。一方、差動信号の振幅が規定振幅値になった後、差動ドライバ１０１には、送信すべき情報を示す有効データが送信データＴＸＤとして与えられる。
【００２１】
なお、図２のように、インターフェイス回路１１のうち容量対（１０３Ａ，１０３Ｂ）および抵抗素子１０４は、半導体集積回路装置１０Ｘ，１０Ｙの外部に配置される。
【００２２】
＜データ送信時の動作＞
次に、図３，図４を参照しつつ、図１に示したインターフェイス回路１１によるデータ送信時の動作について説明する。データ送信時では、インターフェイス回路１１は、送信処理部１３からの送信データＴＸＤを受け、送信データＴＸＤを差動信号に変換し、差動ケーブル１２へ伝送する。なお、ここでは、安定電位をコモンモード電位（ＶＣ）とする。
【００２３】
〔データ送信準備時〕
データ送信時になると、電位設定部１０６は、駆動状態になり、信号線対（１０２Ａ，１０２Ｂ）に対して電荷を供給し始める。これにより、容量対（１０３Ａ，１０３Ｂ）が充放電され、図３のように、信号線対（１０２Ａ、１０２Ｂ）における電位は、コモンモード電位（ＶＣ）になる。次に、電位設定部１０６は、非駆動状態になり、電荷の供給を停止する。
【００２４】
〔データ送信開始時〕
次に、送信処理部１３は、ダミーパターンを示す送信データＴＸＤを出力し始める。差動ドライバ１０１は、送信処理部１３からの送信データＴＸＤを差動信号に変換するとともに、差動信号の振幅を徐々に大きくする。これにより、図３のように、信号線対（１０２Ａ，１０２Ｂ）における信号振幅は、コモンモード電位（ＶＣ）から徐々に大きくなり、規定振幅値（ＶＰ−ＶＮ）になる。一方、信号線対（１０２Ａ，１０２Ｂ）と差動ケーブル１２とがＡＣ結合されているので、図３にように、差動ケーブル１２では、ＡＣ的なパルスが通過する。
【００２５】
次に、送信処理部１３は、ダミーパターンを示す送信データＴＸＤの出力を中止し、有効データを示す送信データＴＸＤを出力し始める。有効データを示す送信データＴＸＤは、差動ドライバ１０１によって差動信号に変換された後、差動ケーブル１２を介して、受信側に伝送される。
【００２６】
〔データ送信終了時〕
次に、有効データを示す送信データＴＸＤの出力が完了すると、送信処理部１３は、送信データＴＸＤの出力を停止する。一方、差動ドライバ１０１は、差動信号の振幅を徐々に小さくする。これにより、図４のように、信号線対（１０２Ａ，１０２Ｂ）における信号振幅は、規定振幅値（ＶＰ−ＶＮ）から徐々に小さくなり、コモンモード電位（ＶＣ）になる。一方、図４にように、差動ケーブル１２では、データ送信の開始時と同様に、ＡＣ的なパルスが通過する。
【００２７】
＜データ受信時の動作＞
次に、図３，図４を参照しつつ、図１に示したインターフェイス回路１１によるデータ受信時の動作について説明する。データ送信時では、インターフェイス回路１１は、差動ケーブル１２を介して送信側から伝送された差動信号を受け、差動信号を受信データＲＸＤに変換し、受信処理部１４へ伝送する。
【００２８】
〔データ受信準備時〕
データ受信時になると、電位設定部１０６は、データ送信時と同様の処理を実行し、信号線対（１０２Ａ、１０２Ｂ）における電位は、コモンモード電位（ＶＣ）になる。
【００２９】
〔データ受信開始時〕
次に、差動ケーブル１２を介して、ダミーパターンに対応する差動信号が送信側から伝送される。送信側と同様に受信側の信号線対（１０２Ａ，１０２Ｂ）の電位もコモンモード電位（ＶＣ）であるので、図３のように、信号線対（１０２Ａ，１０２Ｂ）における信号振幅は、差動ケーブル１２による遅延分だけ遅延して、送信側と同様の信号振幅になる。
【００３０】
次に、差動ケーブル１２を介して、有効データに対応する差動信号が送信側から伝送される。差動レシーバ１０５は、信号線対（１０２Ａ，１０２Ｂ）に伝送された差動信号を受信データＲＸＤに変換する。これにより、受信処理部１４は、有効データを示す受信データＲＸＤを受け取る。
【００３１】
〔データ受信終了時〕
有効データの送信が完了すると、図４のように、信号線対（１０２Ａ，１０２Ｂ）における信号振幅は、送信側の信号振幅と同様に、規定振幅値（ＶＰ−ＶＮ）から徐々に小さくなり、コモンモード電位（ＶＣ）になる。
【００３２】
＜信号振幅の比較＞
次に、プリチャージ処理を実行する場合とプリチャージ処理を実行しない場合とを比較する。なお、ここでは、コモンモード電位（ＶＣ）が「１．２５Ｖ」であり、各素子のパラメータが次の通りであるものとする。
【００３３】
容量素子１０３Ａ，１０３Ｂの各々の容量値：１μＦ
抵抗素子１０４の抵抗値：１００Ω
抵抗素子１０７Ａ，１０７Ｂの各々の抵抗値：１０ｋΩ
プリチャージ処理を実行しなかった場合、図５のように、信号線１０２Ａ，１０２Ｂの各々における電位が互いに異なる電位を示すことがある。この場合、差動信号の出力を開始してから信号線１０２Ａ，１０２Ｂの各々における電位が互いにクロスした後、差動信号の振幅が規定振幅値になって安定するまでに、「約４６０μｓ」かかる。
【００３４】
一方、プリチャージ処理を実行した場合（すなわち、本実施形態の場合）、差動信号の出力を開始してから差動信号の振幅が規定振幅値になるまでの時間（安定化時間）は、「約１０μｓ」であり、プリチャージ処理を実行しない場合よりも短くなる。
【００３５】
＜効果＞
以上のように、信号線対と差動ケーブルとをＡＣ結合することによって、ＥＳＤ（Electro-Static Discharge：静電気放電）によるＬＳＩ破壊に対する耐性を確保することができる。さらに、プリチャージ処理によって安定化時間を短縮することができる。
【００３６】
また、データ送信の開始時において差動信号の振幅を徐々に大きくすることによって、信号線対における電位が急激に変動することを防止することができ、安定化時間をさらに短縮することができる。さらに、データ送信の終了時において差動信号の振幅を徐々に小さくすることによって、信号線対における電位を再び安定電位に戻すことができ、次のデータ伝送の際にプリチャージ処理を行うことなく、差動信号の出力を開始することができる。なお、振幅制御処理を実行せずにプリチャージ処理のみを行った場合も、従来よりも安定化時間を短縮することは可能である。
【００３７】
また、ダミーパターンの例としては、次の（１）〜（３）が望ましい。
（１）「０」「１」が交互に繰り返されるビット列。
（２）所定のビット単位でみたときに、「０」「１」の発生確率が等しいビット列。ＤＣバランスされたビット列。
（３）同期パターンを示すビット列。
また、半導体集積回路が送信データＴＸＤの転送速度を切り替える機能を備えている場合（例えば、送信処理部１３の出力レートが可変である場合）、ダミーパターンの転送速度を有効データの場合よりも速くしても良い。これにより、安定化時間をさらに短縮することが可能である。
【００３８】
（変形例）
図６のように、データ送受信システムにおいて、半導体集積回路装置１０Ｘ，１０Ｙの他に、インターフェイス回路１１，送信処理部１３の各々の駆動タイミングを制御するためのタイミング制御部１５が備えられていても良い。このように構成すれば、プリチャージ処理等を適切なタイミングで実施することができる。例えば、信号線対（１０２Ａ，１０２Ｂ）における電位が安定電位になるまでに要する時間（プリチャージ時間）を予め計測しておき、タイミング制御部１５が、電位設定部１０６の動作状態を駆動状態にした後、プリチャージ時間が経過した後に電位設定部１０６を非駆動状態にするとともに、送信処理部１３，差動ドライバ１０１を駆動させるように構成しても良い。
【００３９】
また、差動ケーブル１２を抵抗対（１０８Ａ，１０８Ｂ）を介して固定電位（例えば、接地電位）に電気的に接続しても良い。なお、抵抗対（１０８Ａ，１０８Ｂ）の抵抗値は、抵抗素子１０４の抵抗値よりも大きい（例えば、１０ｋΩ）ことが好ましい。このように構成した場合、差動ケーブル１２における信号振幅は、図７，図８のように、接地電位ＧＮＤを安定電位として送信側と同様の信号波形となる。このように、差動ケーブルにおける電荷量を安定させることができ、差動ケーブルに発生したノイズを吸収することができ、安定した通信方式を確立することができる。
【００４０】
（第２の実施形態）
＜構成＞
図９は、この発明の第２の実施形態によるインターフェイス回路の構成を示す。このインターフェイス回路２１は、図１に示したインターフェイス回路１１に加えて、フィードバック制御部２０１をさらに備える。その他の構成は、図１と同様である。このインターフェイス回路２１では、データ伝送の開始時において、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅に応じて差動信号の振幅を制御する処理（フィードバック制御処理）が実行される。
【００４１】
フィードバック制御部２０１は、データ送信の開始時において、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅を検知し、検知した差動信号の振幅と予め定められた基準振幅値とを比較し、比較の結果に応じて差動ドライバ１０１の出力電流量を調整する。基準振幅値は、例えば、規定の振幅値よりも小さい任意の振幅値である。
【００４２】
＜動作＞
次に、図１０を参照しつつ、図９に示したインターフェイス回路によるフィードバック処理について説明する。
【００４３】
まず、第１の実施形態と同様に、データ送信時になるとプリチャージ処理が実行された後、差動ドライバ１０１は、ダミーデータを示す送信データＴＸＤを受け、差動信号の振幅を徐々に大きくする。一方、フィードバック制御部２０１は、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅を検知し、基準振幅値（ＶＰＲ−ＶＮＲ）と比較する。
【００４４】
初期段階では、フィードバック制御部２０１は、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅が基準振幅値（ＶＰＲ−ＶＮＲ）よりも小さいと判定し、差動ドライバ１０１の出力電流量を通常状態よりも大きくする。すなわち、差動ドライバ１０１の動作モードを「通常モード」よりも出力電流量が多い「出力増強モード」にする。これにより、容量対（１０３Ａ，１０３Ｂ）に充電される電荷量（または、放電される電荷量）が多くなるため、差動信号の増幅率は、通常モード時よりも大きくなる。
【００４５】
一方、フィードバック制御部２０１は、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅が基準振幅値（ＶＰＲ−ＶＮＲ）以上であると判定すると、差動ドライバ１０１の出力電流量を通常状態に戻す。すなわち、差動ドライバ１０１の駆動モードを「出力増強モード」から「通常モード」にする。これにより、差動ドライバ１０１の出力電流は通常の電流量に戻るため、差動信号の増幅率は、通常状態に戻る。
【００４６】
＜効果＞
以上のように、信号線対における差動振幅の振幅値に応じて差動ドライバの出力電流量を調整することにより、データ送信開始時において差動信号の増幅率を適切に大きくすることができ、安定化時間をさらに短縮することができる。
【００４７】
なお、図９に示したフィードバック制御部２０１は、図６に示したインターフェイス回路にも、当然、適用可能である。
【００４８】
（第３の実施形態）
＜構成＞
図１１は、この発明の第３の実施形態によるインターフェイス回路の構成を示す。インターフェイス回路３１は、図１に示したインターフェイス回路１１に加えて、バイアス検知部（電位判定部）３０１と、スクエルチ判定部（振幅判定部）４０１とをさらに備える。このインターフェイス回路３１では、プリチャージ処理によって信号線対（１０２Ａ，１０２Ｂ）における電位が適正な値になったことを確認した後に差動信号の出力を開始する電位確認処理と、信号線対（１０２Ａ、１０２Ｂ）における差動信号の振幅が適正な値になったことを確認した後に有効データの伝送を開始する（または、受信データの取得を開始する）振幅確認処理とが実行される。
【００４９】
バイアス検知部３０１は、電位設定部１０６によってプリチャージ処理が開始されると、信号線対（１０２Ａ，１０２Ｂ）における電位を検知し、検知した電位と予め定められた基準電位値とを比較し、比較の結果に応じて差動ドライバ１０１からの差動信号の出力を開始させる。基準電位値は、信号線対（１０２Ａ，１０２Ｂ）における電位が安定しているか否かを判定するための基準値であり、例えば、コモンモード電位である。
【００５０】
スクエルチ判定部４０１は、信号線対（１０２Ａ，１０２Ｂ）に差動信号が伝達されると、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅を検知し、検知した差動信号の振幅と規定振幅値とを比較し、比較の結果に応じて送信処理部１３から差動ドライバ１０１への送信データＴＸＤの伝送（または、差動レシーバ１０５の動作状態）を制御する。
【００５１】
＜電位確認処理＞
次に、図１１に示したインターフェイス回路３１による電位確認処理について説明する。
【００５２】
データ送信時において、バイアス検知部３０１は、プリチャージ処理が開始されると、信号線対（１０２Ａ，１０２Ｂ）における電位を検知し、基準電位値と比較する。信号線対（１０２Ａ，１０２Ｂ）における電位が基準電位値と一致する場合、バイアス検知部３０１は、電位設定部１０６を非駆動状態にするとともに、差動ドライバ１０１に差動信号の出力を開始させる（例えば、差動ドライバ１０１の動作状態を「非駆動状態」から「駆動状態」にする）。一方、信号線対（１０２Ａ，１０２Ｂ）における電位が基準電位値と一致しない場合、バイアス検知部３０１は、差動ドライバ１０１に差動信号の出力を開始させずに、電位の検知および判定を続行する。
【００５３】
なお、バイアス検知部３０１の制御対象は、送信処理部１３であっても良い。この場合、バイアス検知部３０１は、信号線対（１０２Ａ，１０２Ｂ）における電位が基準電位値と一致する場合、送信処理部１３に送信データＴＸＤの出力を開始させる。これにより、差動ドライバ１０１は、差動信号の出力を開始する。一方、信号線対（１０２Ａ，１０２Ｂ）における電位が基準電位値と一致しない場合、バイアス検知部３０１は、送信処理部１３に送信データＴＸＤを出力させずに、電位の検知および判定を続行する。
【００５４】
＜振幅確認処理＞
次に、図１１に示したインターフェイス回路３１による振幅確認処理について説明する。
【００５５】
〔データ送信時〕
データ送信時において、プリチャージ処理が完了すると、差動ドライバ１０１は、差動信号の出力を開始する。一方、スクエルチ判定部４０１は、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅を検知し、規定振幅値と比較する。信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅が規定振幅値以上である場合、スクエルチ判定部４０１は、送信処理部１３にダミーパターンの出力を中止させ有効データを示す送信データＴＸＤの出力を開始させる。一方、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅が規定振幅値よりも小さい場合、スクエルチ判定部４０１は、送信処理部１３にダミーパターンの出力を中止させずに、差動信号の振幅の検知および判定を続行する。
【００５６】
〔データ受信時〕
データ受信時において、プリチャージ処理が完了すると、スクエルチ判定部４０１は、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅を検知し、規定振幅値と比較する。信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅が規定振幅値以上である場合、スクエルチ判定部４０１は、差動レシーバ１０５に受信データＲＸＤの出力を開始させる（すなわち、差動レシーバ１０５の動作状態を「非駆動状態」から「駆動状態」にする）。一方、信号線対（１０２Ａ，１０２Ｂ）における差動信号の振幅が規定振幅値よりも小さい場合、差動レシーバ１０５に受信データＲＸＤの出力を開始させずに、差動信号の振幅の検知および判定を続行する。
【００５７】
＜効果＞
以上のように、電位確認処理を実行することにより、信号線対における電位を確実に安定させることができる。例えば、半導体集積回路装置の電圧条件，温度条件，プロセス条件等の外的要因によってプリチャージ処理を完了するために要する時間が変動した場合でも、信号線対における電位を確実に安定電位にすることができる。これにより、信号線対における電位が安定した状態で差動信号の出力を開始することができるので、安定化時間を確実に短縮することができる。
【００５８】
また、データ送信時において振幅確認処理を実行することにより、差動信号の振幅が安定した状態で有効なデータを伝送することができるので、有効データを確実に受信させることができる。さらに、データ受信時において振幅確認処理を実行することにより、差動信号の振幅が安定した状態で受信データへの変換を実行することができ、より正確な受信データを得ることができる。
【００５９】
なお、図１１に示したバイアス検知部３０１，スクエルチ判定部４０１は、図６，図９に示したインターフェイス回路にも、当然、適用可能である。
【００６０】
（差動ドライバの構成）
図１２〜図１４の各々は、各実施形態における差動ドライバ１０１の構成例を示す。
【００６１】
〔差動ドライバの構成例１〕
図１２に示した差動ドライバは、制御信号Ｅ−ＡＮＡによって動作状態を切り替えることが可能である。また、この差動ドライバでは、動作状態の切り替わり時に出力電流の電流量が徐々に変化する。この差動ドライバは、出力電流を供給する電流供給部１１１と、送信データＴＸＤを電流供給部１１１によって供給された出力電流の電流量に応じた振幅を有する差動信号に変換する差動出力部１１２と、駆動調整部１１３とを含む。駆動調整部１１３は、制御信号Ｅ−ＡＮＡに応じて電流供給部１１１の動作状態を制御する。また、駆動調整部１１３は、電流供給部１１１の動作状態を切り替えるときに出力電流量が徐々に変化するように電流供給部１１１の出力電流量を制御する。
【００６２】
駆動調整部１１３において、基準電流源５０１は、制御信号Ｅ−ＡＮＡが「Ｈレベル」であるときには、基準電流を出力し、制御信号Ｅ−ＡＮＡが「Ｌレベル」であるときには、基準電流の出力を停止する。ＮＭＯＳトランジスタ５０２は、ゲートとドレインとが互いに接続されており、基準電流の電流量に応じたゲート電位を生成する。また、ＮＭＯＳトランジスタ５０２，５０３の各々のゲートは、容量素子５０４を介して接地されている。そのため、基準電流の出力状態が切り替わるときに、ＮＭＯＳトランジスタ５０２，５０３のゲート電位は、容量素子５０４の容量値によって定まる時定数で徐々に変化する。また、このとき、ＰＭＯＳトランジスタ５０５のゲート電位も徐々に変化する。
【００６３】
電流供給部１１１において、電流源５１１Ａ，５１１Ｂは、ＰＭＯＳトランジスタ５０５のゲート電位に応じた電流量の出力電流を供給する。一方、電流源５１２Ａ，５１２Ｂは、ＮＭＯＳトランジスタ５０３のゲート電位に応じた電流量の出力電流を供給する。
【００６４】
差動出力部１１２において、スプリッタ部５１３は、送信データＴＸＤ（デジタルデータ）に応じて、正負信号ＩＮ−Ａ，ＩＮ−Ｂの各々の電位レベルを切り替える。例えば、送信データＴＸＤのビット値が「１」であると、スプリッタ部５１３は、正負信号ＩＮ−Ａを「Ｈレベル」にし、正負信号ＩＮ−Ｂを「Ｌレベル」にする。なお、端子ＯＵＴ−Ａ，ＯＵＴ−Ｂは、差動ドライバの出力端子対である。
【００６５】
データ送信の開始時において差動信号の振幅を徐々に大きくする場合、制御信号Ｅ−ＡＮＡを「Ｌレベル」から「Ｈレベル」にすれば良い。これにより、駆動調整部１１３において、ＮＭＯＳトランジスタ５０３のゲート電位，ＰＭＯＳトランジスタ５０５のゲート電位が徐々に変化するので、電流供給部１１１によって供給される出力電流の電流量が徐々に大きくなり、差動信号の振幅を徐々に大きくすることができる。
【００６６】
一方、データ送信の終了時において差動信号の振幅を徐々に小さくする場合、制御信号Ｅ−ＡＮＡを「Ｈレベル」から「Ｌレベル」にすれば良い。これにより、電流供給部１１１によって供給される出力電流の電流量が徐々に小さくなり、差動信号の振幅を徐々に小さくすることができる。
【００６７】
〔差動ドライバの構成例２〕
図１３に示した差動ドライバは、制御信号ＣＮＴ０，ＣＮＴ１によって出力電流の電流量を調整することが可能である。この差動ドライバは、図１２に示した駆動調整部１１３に代えて、駆動調整部１２３を含む。その他の構成は、図１２と同様である。駆動調整部１２３は、制御信号ＣＮＴ０，ＣＮＴ１に応じて電流供給部１１１によって供給される出力電流の電流量を制御する。
【００６８】
駆動調整部１２３において、基準電流源６０１は、基準電流を出力する。ＮＭＯＳトランジスタ６０２は、ゲートとドレインとが互いに接続されており、基準電流に応じたゲート電位を生成する。ＮＭＯＳトランジスタ６０３には、ゲート電位に応じたドレイン電流が発生し、ＮＭＯＳトランジスタ６０４，６０５には、制御信号ＣＮＴ０，ＣＮＴ１の電圧レベルに応じたドレイン電流が発生する。また、ＰＭＯＳトランジスタ６０６のゲートには、ＮＭＯＳトランジスタ６０３，６０４，６０５の各々において発生したドレイン電流に応じたゲート電位が発生する。
【００６９】
電流源５１１Ａ，５１１Ｂは、ＰＭＯＳトランジスタ６０６のゲート電位に応じた電流量の出力電流を供給し、電流源５１２Ａ，５１２Ｂは、ＮＭＯＳトランジスタ６０２のゲート電位に応じた電流量の出力電流を供給する。
【００７０】
データ送信の開始時において差動信号の振幅を徐々に大きくする場合、制御信号ＣＮＴ０，ＣＮＴ１を１つずつ順番に「Ｌレベル」から「Ｈレベル」にすれば良い。これにより、ＮＭＯＳトランジスタ６０４，６０５のうちドレイン電流を発生するＮＭＯＳトランジスタの個数が１個ずつ増加し、ＰＭＯＳトランジスタ６０６のゲート電位が徐々に変化し、電流供給部１１１によって供給される出力電流の電流量が徐々に増加し、差動信号の振幅が徐々に大きくなる。
【００７１】
一方、データ送信の終了時において差動信号の振幅を徐々に小さくする場合、制御信号ＣＮＴ０，ＣＮＴ１を１つずつ順番に「Ｈレベル」から「Ｌレベル」にすれば良い。これにより、電流供給部１１１によって供給される出力電流の電流量が徐々に減少し、差動信号の振幅が徐々に小さくなる。
【００７２】
なお、制御信号を受けて駆動状態が切り替えられるＮＭＯＳトランジスタ（調整トランジスタ）の個数は、３個以上であっても良い。
【００７３】
〔差動ドライバの構成例３〕
図１４に示した差動ドライバは、制御信号ＰＥ−Ａｐ，ＰＥ−Ｂｄ，ＰＥ−Ｂｐ，ＰＥ−Ａｄに応じて差動信号の振幅のうち高帯域成分の振幅を強調するプリエンファシス機能を有する。制御信号ＰＥ−Ａｐ，ＰＥ−Ｂｄ，ＰＥ−Ｂｐ，ＰＥ−Ａｄは、例えば、送信処理部１３によって制御される。
【００７４】
この差動ドライバは、図１２に示した構成に加えて、プリエンファシス部１３１をさらに含む。プリエンファシス部１３１は、差動出力部１１２に与えられた送信データＴＸＤが「遷移ビット」である場合には、そのビットの遷移期間を含む前後の僅かな期間（例えば、送信データＴＸＤのデータ幅の１０％程度）、強調電流を差動出力部１１２に供給し、送信データＴＸＤが「非遷移ビット」である場合には、強調電流の出力を停止する。遷移ビットは、直前のビット値と符号が異なるビット値であり、非遷移ビットは、直前のビット値と符号が同一であるビット値である。例えば、送信データＴＸＤが「０」→「１」と変化する場合、「０」に対する「１」が遷移ビットである。
【００７５】
差動出力部１１２に与えられた送信データＴＸＤが「遷移ビット」である場合、そのビットの遷移期間を含む前後の僅かな期間、電流源７１１Ａ，７１１Ｂ，７１２Ａ，７１２Ｂから強調電流が供給されるように、ビット値の変化に応じて制御信号ＰＥ−Ａｐ，ＰＥ−Ｂｄ，ＰＥ−Ｂｐ，ＰＥ−Ａｄが制御され、電流源７１１Ａ，７１１Ｂ，７１２Ａ，７１２Ａからの強調電流が差動出力部１１２に供給される。一方、差動出力部１１２に与えられた送信データＴＸＤが「非遷移ビット」である場合、電流源７１１Ａ，７１１Ｂ，７１２Ａ，７１２Ｂから強調電流が供給されないように、制御信号ＰＥ−Ａｐ，ＰＥ−Ｂｄ，ＰＥ−Ｂｐ，ＰＥ−Ａｄが制御される。
【００７６】
プリエンファシス機能により、図１５Ａのように、データ送信の開始時において差動信号の振幅が徐々に大きくなり、図１５Ｂのように、データ送信の終了時において差動信号の振幅が徐々に小さくなる。この構成によれば、データ送信の開始時および終了時において差動信号の増幅率を大きくすることができ、安定化時間をさらに短縮することができる。また、差動信号の切り替わり時が強調されることによって、差動ケーブルにおいて差動信号の高帯域成分が減衰してしまうことを抑制することができる。
【００７７】
〔出力電流量の切り替え〕
以上の図１２〜図１４に示した差動ドライバの各々において、制御信号ＤＲＬ−０，ＤＲＬ−１によって電流源５１１Ａ，５１１Ｂを選択的に使用することによって、差動ドライバの出力電流量を切り替えることが可能である。例えば、電流源５１１Ａの出力電流量を「通常モード時の電流量」に設定し、電流源５１２Ｂの出力電流量を通常モード時の電流量よりも大きい「出力増強モード時の電流量」に設定すれば、第２の実施形態（図９）における差動ドライバ１０１として使用することが可能である。
【００７８】
〔差動ドライバの駆動タイミング〕
動作状態を切替可能な差動ドライバ（例えば、図１２，図１４に示した差動ドライバ）を使用する場合、図１６のように、制御信号Ｅ−ＤＩＧＩによって送信処理部１３を駆動させた後に、パラレルデータＤＡＴＡを送信処理部１３に与えて送信データＴＸＤを出力させ、その後、制御信号Ｅ−ＡＮＡによって差動ドライバを駆動状態にすることが好ましい。このように構成すれば、送信データＴＸＤが与えられていないときに差動ドライバが駆動して信号線対における電位が変動してしまうことを防止することができる。
【００７９】
以上、各実施形態において説明したように、本発明によるインターフェイス回路は、従来のＡＣ結合インターフェイス回路よりも、限られた時間内に多くの情報を伝送することができるので、リアルタイムで双方向のデータ伝送を実行するシステムに搭載されるインターフェイス回路として大変有用である。例えば、本発明のインターフェイス回路を採用すれば、自動車の周辺を撮影する複数のカメラ装置からモニタ装置へ映像信号を伝送する一方で、映像信号のブランキング期間中にモニタ装置から複数のカメラ装置へ制御信号を伝送してカメラ装置の動作をリアルタイムに制御する自動車運転支援システムを構築することができる。
【００８０】
以上の説明において、双方向のデータ伝送を実行するシステムに搭載されるインターフェイス回路を例に挙げて説明したが、本発明によるインターフェイス回路は、単方向のデータ伝送を行うシステムにも、当然、適用可能である。
【産業上の利用可能性】
【００８１】
本発明によるインターフェイス回路は、ＥＳＤによるＬＳＩ破壊を防止しつつ安定化時間を短縮することが可能であるので、車載用ＬＳＩに搭載されるインターフェイス回路等として有用である。
【符号の説明】
【００８２】
１０Ｘ，１０Ｙ    半導体集積回路装置
１１    インターフェイス回路
１２    差動ケーブル
１３    送信処理部
１４    受信処理部
１５    タイミング制御部
１０１    差動ドライバ
１０２Ａ，１０２Ｂ    信号線
１０３Ａ，１０３Ｂ    容量素子
１０４    抵抗素子
１０５    差動レシーバ
１０６    電位設定部
１０７Ａ，１０７Ｂ，１０８Ａ，１０８Ｂ    抵抗素子
２０１    フィードバック制御部
３０１    バイアス検知部
４０１    スクエルチ判定部
１１１    電流供給部
１１２    差動出力部
１１３，１２３    駆動調整部
１３１    プリエンファシス部
５０１    基準電流源
５０２，５０３    ＮＭＯＳトランジスタ
５０４    容量素子
５０５    ＰＭＯＳトランジスタ
５１１Ａ，５１１Ｂ，５１２Ａ，５１２Ｂ    電流源
５１３    スプリッタ部
６０１    基準電流源
６０２，６０３，６０４，６０５    ＮＭＯＳトランジスタ
６０６  ＰＭＯＳトランジスタ
７１１Ａ，７１１Ｂ，７１２Ａ，７１２Ｂ    電流源
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
差動ケーブルを介して双方向のデータ伝送を実行する半導体集積回路装置に搭載されるインターフェイス回路であって、
差動信号を伝達するための信号線対と、
前記信号線対と前記差動ケーブルとをＡＣ結合するための容量対と、
前記信号線対を互いに接続する抵抗素子と、
前記信号線対に出力端子対が接続され、且つ、データ送信時において送信データを受け当該送信データを差動信号に変換して出力する差動ドライバと、
前記信号線対に入力端子対が接続され、且つ、データ受信時において前記信号線対に伝達された差動信号を受け当該差動信号を受信データに変換する差動レシーバと、
前記信号線対に差動信号が伝達される前に、当該信号線対における電位を予め定められた安定電位に設定する電位設定部とを備える
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項２】
請求項１において、
前記差動ドライバは、前記差動信号の振幅が徐々に大きくなるように、当該差動信号の出力を開始する
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項３】
請求項２において、
前記差動ドライバは、前記差動信号の振幅が徐々に小さくなるように、当該差動信号の出力を終了する
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項４】
請求項１において、
前記差動ドライバによる差動信号の出力が開始されると、前記信号線対における差動信号の振幅を検知し、検知した差動信号の振幅と予め定められた基準振幅値とを比較し、比較の結果に応じて前記差動ドライバの出力電流量を制御するフィードバック制御部をさらに備える
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項５】
請求項１において、
前記電位設定部による電位設定が開始されると、前記信号線対における電位を検知し、検知した電位が予め定められた基準電位値になると、前記差動ドライバによる差動信号の出力を開始させる電位判定部をさらに備える
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項６】
請求項２において、
前記データ送信時において前記差動ドライバに送信データを出力する送信処理部と、
前記差動ドライバによって差動信号の出力が開始されると、前記信号線対における差動信号の振幅を検知し、検知した差動信号の振幅が予め定められた規定振幅値になると、前記送信処理部に有効なデータを示す送信データを出力させる振幅判定部とをさらに備える
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項７】
請求項１において、
前記差動ケーブルは、所定の固定電位に電気的に接続される
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項８】
請求項２において、
前記差動ドライバは、
出力電流を供給する電流供給部と、
前記送信データを受け、当該送信データを前記電流供給部によって供給された出力電流の電流量に応じた振幅を有する差動信号に変換して出力する差動出力部と、
前記データ送信の開始時において電流供給部の出力電流量を徐々に変化させる駆動調整部とを含む
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項９】
請求項８において、
前記駆動調整部は、
前記データ送信の開始時になると、基準電流を出力し始める基準電流源と、
前記基準電流源からの基準電流に応じたゲート電位を生成するトランジスタと、
前記トランジスタのゲートに一方端が接続された容量素子とを含み、
前記電流供給部は、前記トランジスタのゲート電位に応じた電流量の出力電流を供給する
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項１０】
請求項８において、
前記駆動調整部は、
基準電流を出力する基準電流源と、
前記基準電流源からの基準電流に応じたゲート電位を生成する第１のトランジスタと、
前記第１のトランジスタによって生成されたゲート電位に応じたドレイン電流を生成する第２のトランジスタと、
前記データ送信の開始時になると、順番に駆動状態になりドレイン電流を生成する複数の調整トランジスタと、
前記第２のトランジスタ，前記複数の調整トランジスタの各々によって生成されたドレイン電流の電流量に応じたゲート電位を生成する第３のトランジスタとを含み、
前記電流供給部は、前記第３のトランジスタのゲート電位に応じた電流量の出力電流を供給する
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項１１】
請求項８において、
前記差動ドライバは、
前記差動出力部に与えられる送信データが遷移ビットである場合には、当該差動出力部に強調電流を供給し、当該送信データが非遷移ビットである場合には、当該強調電流の出力を停止するプリエンファシス部をさらに備える
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項１２】
請求項２において、
前記差動ドライバは、動作状態を切替可能であり、前記送信データが与えられる前では非駆動状態であり、前記送信データが与えられた後に駆動状態になる
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項１３】
差動ケーブルを介してデータを送信する半導体集積回路装置に搭載されるインターフェイス回路であって、
差動信号を伝達するための信号線対と、
前記信号線対と前記差動ケーブルとをＡＣ結合するための容量対と、
前記信号線対に出力端子対が接続され、且つ、データ送信時において送信データを受け当該送信データを差動信号に変換して前記信号線対に出力する差動ドライバと、
前記信号線対に差動信号が伝達される前に、当該信号線対における電位を予め定められた安定電位に設定する電位設定部とを備える
ことを特徴とするＡＣ結合インターフェイス回路。
【請求項１４】
差動ケーブルを介してデータを受信する半導体集積回路装置に搭載されるインターフェイス回路であって、
差動信号を伝達するための信号線対と、
前記信号線対と前記差動ケーブルとをＡＣ結合するための容量対と、
前記信号線対に入力端子対が接続され、データ受信時において前記信号線対に伝達された差動信号を受け当該差動信号を受信データに変換する差動レシーバと、
前記信号線対に差動信号が伝達される前に、当該信号線対における電位を予め定められた安定電位に設定する電位設定部とを備える
ことを特徴とするＡＣ結合インターフェイス回路。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2008099523.tif 000019
【図２】
2008099523.tif 000020
【図３】
2008099523.tif 000021
【図４】
2008099523.tif 000022
【図５】
2008099523.tif 000023
【図６】
2008099523.tif 000024
【図７】
2008099523.tif 000025
【図８】
2008099523.tif 000026
【図９】
2008099523.tif 000027
【図１０】
2008099523.tif 000028
【図１１】
2008099523.tif 000029
【図１２】
2008099523.tif 000030
【図１３】
2008099523.tif 000031
【図１４】
2008099523.tif 000032
【図１５】
2008099523.tif 000033
【図１６】
2008099523.tif 000034
【国際調査報告】
2008099523.tif 000035
2008099523.tif 000036
2008099523.tif 000037
2008099523.tif 000038