【手続補正書】
【提出日】平成17年9月12日(2005.9.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  半導体基板と、
前記半導体基板上に選択的に配設されるゲート絶縁膜と、
前記ゲート絶縁膜上に選択的に配設されるゲート電極と、
前記ゲート電極の側面に配設されるスペーサ絶縁膜と、を有するＭＯＳトランジスタを含む半導体装置であって、
前記ゲート絶縁膜は、前記ゲート電極下部の中央部に対応する第１の部分と、前記ゲート電極下部の端縁部に対応する第２の部分とを含み、
前記第２の部分は前記第１の部分との係合部から上下方向に厚さが増すように広がった輪郭形状を有し、
前記スペーサ絶縁膜と前記ゲート絶縁膜の前記第２の部分とが係合した状態での輪郭形状は、少なくとも前記ゲート電極の側面下部側の傾斜角度に相当する第１の角度を有する傾斜と、前記ゲート絶縁膜の前記第２の部分の上部側の前記半導体基板に対して第２の角度を有する傾斜とが連続する形状であって、
前記第１の角度が前記第２の角度よりも大きいことを特徴とする、半導体装置。
【請求項２】  前記ゲート電極の側面は、前記ゲート電極の下主面よりも上主面が広くなるように湾曲した輪郭形状を有する、請求項１記載の半導体装置。
【請求項３】  前記第１の角度は８６°±５％の範囲に含まれ、
前記第２の角度は１０°±７０％の範囲に含まれる、請求項１記載の半導体装置。
【請求項４】  前記ＭＯＳトランジスタは、前記ゲート絶縁膜の前記第２の部分の下方にまで延在するソース・ドレイン層を有し、
前記ソース・ドレイン層の不純物濃度は、４×１０18ｃｍ-3±４０％の範囲に含まれる、請求項１記載の半導体装置。
【請求項５】  半導体基板と、
前記半導体基板上に選択的に配設されるゲート絶縁膜と、
前記ゲート絶縁膜上に選択的に配設されるゲート電極と、
前記ゲート電極の側面に配設されるスペーサ絶縁膜と、を有するＭＯＳトランジスタを含む半導体装置であって、
前記ゲート絶縁膜は、前記ゲート電極下部の中央部に対応する第１の部分と、前記ゲート電極下部の端縁部に対応する第２の部分とを含み、
前記第２の部分は前記第１の部分との係合部から上側に向けて厚さが増すように広がるとともに、外側に突出する方向に湾曲した輪郭形状を有することを特徴とする、半導体装置。
【請求項６】  前記ゲート絶縁膜の前記第２の部分の曲率は円形に近い曲率を含む、請求項５記載の半導体装置。
【請求項７】  前記ＭＯＳトランジスタは、前記ゲート絶縁膜の前記第２の部分の下方にまで延在するソース・ドレイン層を有し、
前記ソース・ドレイン層の不純物濃度は、１×１０19ｃｍ-3±４０％の範囲に含まれる、請求項５記載の半導体装置。
【請求項８】  前記ゲート電極は金属ゲートである、請求項５記載の半導体装置。
【請求項９】  前記ＭＯＳトランジスタは、前記ソース・ドレイン層のうち、前記ゲート電極の側面外方の前記半導体基板の主面内に延在する部分の上部に配設されたせり上げソース・ドレイン電極をさらに備える、請求項４または請求項７記載の半導体装置。
【請求項１０】  (ａ)半導体基板に絶縁膜および導体膜を順次形成する工程と、
(ｂ)前記導体膜をパターニングして、前記絶縁膜上にゲート電極を選択的に形成する工程と、
(ｃ)前記半導体基板全面を熱酸化して、前記ゲート電極直下の前記絶縁膜をゲート絶縁膜とし、前記半導体基板上に前記ゲート絶縁膜および前記ゲート電極が積層されたゲート電極構造を形成するとともに、前記ゲート電極構造の周囲に前記ゲート絶縁膜に係合し前記ゲート絶縁膜よりも厚い第１のシリコン酸化膜を形成する工程と、
(ｄ)前記ゲート電極構造および前記第１のシリコン酸化膜上を覆うように第２のシリコン酸化膜を形成した後、異方性エッチングにより、前記ゲート電極上および前記第１のシリコン酸化膜上の前記第２のシリコン酸化膜を除去して、前記ゲート電極の側面にスペーサ絶縁膜を形成するとともに、前記ゲート電極および前記スペーサ絶縁膜に覆われない前記第１のシリコン酸化膜を除去することで、前記ゲート絶縁膜の端縁部に、前記第１のシリコン酸化膜の一部が係合した状態で残った構造を形成する工程と、を備える、半導体装置の製造方法。
【請求項１１】  前記ゲート電極の側面は、前記ゲート電極の下主面から上主面に向かって連続的に広くなる、請求項２記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
次に、図３に示す工程において、７００〜１１００℃の温度条件下で酸化を行うことで、ゲート電極３で覆われないＳＯＩ層ＳＯの表面およびゲート電極３の表面に再酸化膜ＲＸ１（第１のシリコン酸化膜）を形成する。この工程により、ゲート電極３下のシリコン酸化膜ＯＸ１はゲート酸化膜２となり、ゲート酸化膜２上にゲート電極３が積層されたゲート電極構造が得られる。なお、ＳＯＩ層ＳＯ上にはゲート酸化膜２よりも厚い再酸化膜ＲＸ１が形成される。このとき、再酸化膜ＲＸ１は、ゲート電極３の下のゲート酸化膜２の端縁部にもバーズビーク状に侵入して係合し、結果的に、ゲート酸化膜２の端縁部が厚くなる。このような構造を、スマイル酸化構造（あるいゲートエッジ再酸化構造は）と呼称する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
図８から判るように、スマイル酸化膜５の長さＬsmileが長くなるにつれてゲートオーバーラップキャパシタンスＣovが減少するが、駆動電流Ｉdは、最初は一定を維持し、やがて低下する。そして、駆動電流Ｉdの低下はＬsmileが１２ｎｍを越える長さから始まっているので、スマイル酸化膜５の長さＬsmileは、最大でも１２ｎｍ程度とすることが望ましい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
＜Ｂ．実施の形態２＞
以上説明した実施の形態１においては、駆動電流は減少させず、ゲートオーバーラップキャパシタンスを低減させるために、スマイル酸化構造下のソース・ドレイン層の不純物濃度を最適化することで対応する例を示したが、スマイル酸化膜の形状が２段テーパ形状となったダブル角度スマイル酸化構造を採用することで、駆動電流は減少させず、ゲートオーバーラップキャパシタンスをさらに低減できる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
なお、オフセットスペーサ２４を形成した後、不純物のイオン注入を行い、ソース・ドレインエクステンション層２７を形成する。このとき、先に説明した実施の形態１のＭＯＳトランジスタでは、駆動電流は減少させず、ゲートオーバーラップキャパシタンスを低減する条件として、図５に示すＡ点周囲のソース・ドレインエクステンション層８の不純物濃度を１×１０19ｃｍ-3±４０％の範囲に設定することが望ましいとしたが、ダブル角度スマイル酸化膜２３を有するＭＯＳトランジスタ２００においては、図２０に示すＢ点（スマイル酸化膜２３の先端部直下の部分）周囲のソース・ドレインエクステンション層２７の不純物濃度を４×１０18ｃｍ-3±４０％の範囲（２．４×１０18ｃｍ-3〜５．６×１０18ｃｍ-3）に設定することが望ましいという事実に発明者らは到達した。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
なお、以上の説明では、ＳＯＩ基板上にＭＯＳトランジスタ２００を形成する例を示したが、バルクシリコン基板上に形成しても良いことは言うまでもない。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００９７
【補正方法】変更
【補正の内容】
【００９７】
また、スマイル酸化膜３３を形成した後、図２８に示す工程においてオフセットスペーサ３４を独立して形成するので、スマイル酸化膜３３の長さとオフセットスペーサ３４の幅を別個に設定することができる。従って、スマイル酸化膜の長さおよびオフセットスペーサ２４の幅の設定の自由度が高く、ユーザーの要求に応じたＭＯＳトランジスタを形成することが容易となる。