【手続補正書】
【提出日】平成17年4月28日(2005.4.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくともテストパターンを発生するパターン発生器および被検査対象物である半導体デバイスを同一チップ内に内蔵し、前記パターン発生器により発生したテストパターンによって前記半導体デバイスの検査をおこなうチップ内蔵半導体検査装置であって、
前記パターン発生器から第１のサブルーチンに移行する旨を示すテストパターンが出力された際に、所定のクロック信号に同期して前記第１のサブルーチンの滞在時間を示す計数値のカウントアップを開始するとともに、該計数値が所定の値に達したときに復帰指示データを出力する滞在時間計数手段と、
所定のクロック信号に同期して第２のサブルーチンの呼び出し待ち時間を示す計数値のカウントアップを開始するとともに、該計数値が所定の値に達したときに呼出指示データを出力する呼出待時間計数手段と、
前記滞在時間計数手段から前記復帰指示データを受け取り、かつ、前記パターン発生器から前記第１のサブルーチンから呼び出し元ルーチンに戻る旨を示すテストパターンが出力された際に、前記第１のサブルーチンから前記呼び出し元ルーチンに復帰するようプログラムカウンタ値を制御するとともに、前記呼出待時間計数手段から前記呼出指示データを受け取り、かつ、前記パターン発生器から前記第２のサブルーチンに移行する旨を示すテストパターンが出力された際に、前記第２のサブルーチンに移行するようプログラムカウンタ値を制御する制御手段と
を備えたことを特徴とするチップ内蔵半導体検査装置。
【請求項２】
前記呼出待時間計数手段は、前記パターン発生器から第１のサブルーチンに移行する旨を示すテストパターンが出力された際に、所定のクロック信号に同期して第２のサブルーチンの呼び出し待ち時間を示す計数値のカウントアップを開始することを特徴とする請求項１に記載のチップ内蔵半導体検査装置。
【請求項３】
前記滞在時間計数手段および／または前記呼出待時間計数手段は、前記パターン発生器からの指示に応答して前記所定の値を変更することを特徴とする請求項１または２に記載のチップ内蔵半導体検査装置。
【請求項４】
前記制御手段は、前記パターン発生器から前記第１または第２のサブルーチンに移行する旨を示すテストパターンが出力された際に、呼び出し元ルーチンのプログラムカウンタ値を保持する保持手段を備え、前記滞在時間計数手段の計数値が所定の値に達し、かつ、前記パターン発生器から前記第１または第２のサブルーチンから呼び出し元ルーチンに戻る旨を示すテストパターンが出力された際に、前記保持手段により保持されたプログラムカウンタ値に所定の値を加算したプログラムカウンタ値を次ぎのプログラムカウンタ値とするよう制御することを特徴とする請求項１〜３のいずれか一つに記載のチップ内蔵半導体検査装置。
【請求項５】
前記保持手段により保持されたプログラムカウンタ値に加算する所定の値は１であることを特徴とする請求項４に記載のチップ内蔵半導体検査装置。
【請求項６】
前記制御手段は、前記第１または第２のサブルーチンの繰り返し実行回数を計数する実行回数計数手段をさらに備え、前記第１または第２のサブルーチンの最終繰り返し時に前記保持手段により保持されたプログラムカウンタ値に所定の値を加算したプログラムカウンタ値を次ぎのプログラムカウンタ値とするよう制御することを特徴とする請求項４または５に記載のチップ内蔵半導体検査装置。
【請求項７】
前記制御手段は、前記第１のサブルーチンの繰り返し実行回数を計数する実行回数計数手段をさらに備え、前記第１のサブルーチンの最終繰り返し以外の時に前記保持手段により保持されたプログラムカウンタ値に所定の値を加算したプログラムカウンタ値を次ぎのプログラムカウンタ値とするよう制御することを特徴とする請求項４または５に記載のチップ内蔵半導体検査装置。
【請求項８】
前記制御手段は、前記第１のサブルーチンの最終繰り返し時に前記保持手段により保持されたプログラムカウンタ値に所定の値を加算したプログラムカウンタ値を次ぎのプログラムカウンタ値とするか、または、前記第１のサブルーチンの最終繰り返し以外の時に前記保持手段により保持されたプログラムカウンタ値に所定の値を加算したプログラムカウンタ値を次ぎのプログラムカウンタ値とするかを選択する選択手段をさらに備えたことを特徴とする請求項６または７に記載のチップ内蔵半導体検査装置。
【請求項９】
前記制御手段は、第１のサブルーチンから第２のサブルーチンを呼び出す際に、該第２のサブルーチンから前記第１のサブルーチンに復帰するためのプログラムカウンタ値を保持する複数の保持手段をさらに備えたことを特徴とする請求項４〜８のいずれか一つに記載のチップ内蔵半導体検査装置。
【請求項１０】
少なくともテストパターンを発生するパターン発生器および被検査対象物である半導体デバイスを同一チップ内に内蔵し、前記パターン発生器により発生したテストパターンによって前記半導体デバイスの検査をおこなうチップ内蔵半導体検査装置であって、
前記パターン発生器からサブルーチンに移行する旨を示すテストパターンが出力された際に、所定のクロック信号に同期して前記サブルーチンの滞在時間を示す計数値のカウントアップを開始するとともに、該計数値が所定の値に達したときに復帰指示データを出力する滞在時間計数手段と、
前記滞在時間計数手段から前記復帰指示データを受け取り、かつ、前記パターン発生器から前記サブルーチンから呼び出し元ルーチンに戻る旨を示すテストパターンが出力された際に、前記サブルーチンから前記呼び出し元ルーチンに復帰するようプログラムカウンタ値を制御する制御手段と
を備えたことを特徴とするチップ内蔵半導体検査装置。
【請求項１１】
前記滞在時間計数手段は、前記パターン発生器からの指示に応答して前記所定の値を変更することを特徴とする請求項１０に記載のチップ内蔵半導体検査装置。
【請求項１２】
少なくともテストパターンを発生するパターン発生器および被検査対象物である半導体デバイスを同一チップ内に内蔵し、前記パターン発生器により発生したテストパターンによって前記半導体デバイスの検査をおこなうチップ内蔵半導体検査装置であって、
前記パターン発生器から計数を開始する旨を示すテストパターンが出力された際に、所定のクロック信号に同期してサブルーチンの呼び出し待ち時間を示す計数値のカウントアップを開始するとともに、該計数値が所定の値に達したときに呼出指示データを出力する呼出待時間計数手段と、
前記呼出待時間計数手段から前記呼出指示データを受け取り、かつ、前記パターン発生器からサブルーチンに移行する旨を示すテストパターンが出力された際に、前記サブルーチンに移行するようプログラムカウンタ値を制御する制御手段と
を備えたことを特徴とするチップ内蔵半導体検査装置。
【請求項１３】
前記呼出待時間計数手段は、前記パターン発生器からの指示に応答して前記所定の値を変更することを特徴とする請求項１２に記載のチップ内蔵半導体検査装置。
【請求項１４】
前記制御手段は、前記パターン発生器からサブルーチンに移行する旨を示すテストパターンが出力された際に、呼び出し元ルーチンのプログラムカウンタ値を保持する保持手段を備え、前記滞在時間計数手段の計数値が所定の値に達し、かつ、前記パターン発生器から前記サブルーチンから呼び出し元ルーチンに戻る旨を示すテストパターンが出力された際に、前記保持手段により保持されたプログラムカウンタ値に所定の値を加算したプログラムカウンタ値を次ぎのプログラムカウンタ値とするよう制御することを特徴とする請求項１０〜１３のいずれか一つに記載のチップ内蔵半導体検査装置。
【請求項１５】
前記保持手段により保持されたプログラムカウンタ値に加算する所定の値は１であることを特徴とする請求項１４に記載のチップ内蔵半導体検査装置。
【請求項１６】
前記制御手段は、前記サブルーチンの繰り返し実行回数を計数する実行回数計数手段をさらに備え、前記サブルーチンの最終繰り返し時に前記保持手段により保持されたプログラムカウンタ値に所定の値を加算したプログラムカウンタ値を次ぎのプログラムカウンタ値とするよう制御することを特徴とする請求項１４または１５に記載のチップ内蔵半導体検査装置。
【請求項１７】
前記制御手段は、前記サブルーチンの繰り返し実行回数を計数する実行回数計数手段をさらに備え、前記サブルーチンの最終繰り返し以外の時に前記保持手段により保持されたプログラムカウンタ値に所定の値を加算したプログラムカウンタ値を次ぎのプログラムカウンタ値とするよう制御することを特徴とする請求項１４または１５に記載のチップ内蔵半導体検査装置。
【請求項１８】
前記制御手段は、前記サブルーチンの最終繰り返し時に前記保持手段により保持されたプログラムカウンタ値に所定の値を加算したプログラムカウンタ値を次ぎのプログラムカウンタ値とするか、または、前記サブルーチンの最終繰り返し以外の時に前記保持手段により保持されたプログラムカウンタ値に所定の値を加算したプログラムカウンタ値を次ぎのプログラムカウンタ値とするかを選択する選択手段をさらに備えたことを特徴とする請求項１６または１７に記載のチップ内蔵半導体検査装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
【従来の技術】
従来、テストパターンを用いて同一チップ内に配設された半導体デバイスを検査するチップ内蔵半導体検査装置が知られており、具体的には、このチップ内蔵半導体検査装置には、テストパターンを発生するパターン発生器および被検査対象物である半導体デバイスが同一チップ内に内蔵され、このパターン発生器により発生したテストパターンによって被検査対象物の半導体デバイスを検査することになる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
まず、本実施の形態に係るチップ内蔵半導体検査装置のテストパターン発生の概念について説明する。図１は、本実施の形態に係るチップ内蔵半導体検査装置のテストパターン発生の概念を説明する説明図である。同図に示すように、チップ内蔵半導体検査装置のアルゴリズミックパターン発生器は、テストパターンプログラムであるインストラクションを記憶保持するインストラクション情報保持回路、インストラクションを一行ずつ実行し、被測定デバイス（DUT）の試験・測定を行うパターン発生器、インストラクションを格納してあるプログラムカウンタ（PC）の値を制御するシーケンス制御回路、クロック信号Bに同期してサブルーチン滞在時間およびサブルーチンの呼び出し待ち時間を計測し、報知する経過時間測定回路から構成されている。