【手続補正書】
【提出日】平成17年10月14日(2005.10.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】  明細書
【発明の名称】  半導体装置の作製方法
【特許請求の範囲】
【請求項１】
基板上に半導体膜を形成し、
前記半導体膜の任意の領域に、複数のショットでレーザ光を照射し、前記領域を結晶化し、
前記半導体膜の、前記領域と異なる別の領域に、複数のショットで前記レーザ光を照射して、前記別の領域を結晶化し、
前記半導体膜の結晶化された領域を用いて活性層を形成することを特徴とする半導体装置の作製方法。
【請求項２】
基板上に半導体膜を形成し、
前記半導体膜の任意の領域に、１回のショットでレーザ光を照射し、前記領域を結晶化し、
前記半導体膜の、前記領域の一部分と重畳する領域に、１回のショットで前記レーザ光を照射して、前記領域の一部分と重畳する領域を結晶化し、
前記半導体膜の結晶化された領域を用いて活性層を形成し、
前記半導体膜の、前記レーザ光が重畳して照射された領域は、前記活性層として用いられないことを特徴とする半導体装置の作製方法。
【請求項３】
基板上に半導体膜を形成し、
前記半導体膜の任意の領域に、複数のショットでレーザ光を照射して、前記領域を結晶化し、
前記半導体膜の、前記領域の一部分と重畳する領域に、複数のショットで前記レーザ光を照射して、前記領域の一部分と重畳する領域を結晶化し、
前記半導体膜の結晶化された領域を用いて活性層を形成し、
前記半導体膜の、前記レーザ光が重畳して照射された領域は、前記活性層として用いられないことを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか１項において、
前記半導体膜は、シリコン膜またはシリコンゲルマニウム膜であることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか１項において、
前記レーザ光のトータルエネルギーは５Ｊ以上であり、かつ前記レーザ光のパルス幅は１００ｎｓｅｃ以上であることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか１項において、
前記レーザ光のパルス幅は、２００ｎｓｅｃ以上であることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか１項において、
前記レーザ光は、エキシマレーザー装置を２段、３段または４段連結させて用いることによって得られることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか１項において、
前記レーザ光は、スリットに通されることによって、前記レーザ光が照射される面積が制御されることを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至請求項８のいずれか１項において、
前記半導体装置は、薄膜トランジスタであり、
前記薄膜トランジスタは、アクティブマトリクス回路、ドライバ回路、ロジック回路、メモリ回路を構成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
【０００２】
本発明は、レーザー光を用いて非晶質半導体膜を多結晶化する方法に関する。また、レーザー光を用いて多結晶半導体膜の結晶性を改善する方法に関する。また、これらの方法によって得られた多結晶半導体膜を活性層として用いた薄膜トランジスタに関する。また、その薄膜トランジスタを用いた半導体装置に関する。
【０００３】
【従来の技術】
【０００４】
近年、半導体素子、特に薄膜トランジスタ（以下ＴＦＴと呼ぶ）の作製プロセスの低温化に関して盛んに研究が進められている。その大きな理由としては、安価で加工性に富んだガラス等の絶縁基板上にＴＦＴを形成する必要が生じてきたからである。また、素子の微小化や素子の多層化を進める観点からもＴＦＴの作製プロセスの低温化が求められている。
【０００５】
高性能のＴＦＴの作製プロセスにおいては、半導体材料に含まれる非晶質成分もしくは非晶質半導体材料を結晶化させる工程が必要となる。従来、このような目的のためには熱的なアニール（熱アニール）が用いられていた。半導体材料としてシリコンを用いる場合には、６００℃から１１００℃の温度で０．１〜４８時間、もしくはそれ以上の時間のアニールをおこなうことによって、非晶質の結晶化がなされてきた。
【０００６】
上記のような熱アニールは、一般に温度が高いほど処理時間は短くて済むが、５００℃以下の温度ではほとんど効果はなかった。したがって、作製プロセスの低温化の観点からは、熱アニールによってなされていた工程を他の手段によって置き換えることが必要とされていた。特に基板としてガラス基板を用いた場合には、ガラス基板の耐熱温度が６００℃程度であることから、この温度以下の温度で上述の熱アニールに匹敵する手段が必要とされていた。
【０００７】
【発明が解決しようとする課題】
【０００８】
最近、上述したような要求を満たす方法として、半導体材料にレーザー光を照射することにより非晶質の多結晶化が注目を集めてきている。レーザー光の照射による熱アニールにおいては、所望の箇所にのみ限定して熱アニールに匹敵する高いエネルギーを与えることができるので、基板全体を高い温度にさらす必要がないという利点がある。
【０００９】
レーザー光の照射に関しては、大きく分けて２つの方法が提案されいる。
【００１０】
第１の方法はアルゴンイオン・レーザー等の連続発振レーザーを用いたものであり、スポット状のビームを半導体材料に照射する方法である。これはビーム内部でのエネルギー分布の差、およびビームの移動によって、半導体材料が溶融した後、緩やかに凝固することを利用して、半導体材料を多結晶化させる方法である。
【００１１】
第２の方法はエキシマーレーザーのごときパルス発振レーザーを用いて、大エネルギーレーザーパルスを半導体材料に照射し、この際半導体材料が瞬間的に溶融し、凝固することによって結晶成長が進行することを利用する方法である。
【００１２】
第１の方法の問題点は処理に時間がかかることであった。これは連続発振レーザーの最大エネルギーが限られたものであるため、ビームスポットのサイズがせいぜいｍｍ角単位であるためである。
【００１３】
第２の方法においては、レーザー光の形状を線状に変形して処理すべき基板を越える長さとし、このレーザー光を基板に対して相対的に「走査」する方法を採用する試みがなされている。このような方法をとることによって、スループットを大きく改善することができる。ここでいう「走査」とは、線状レーザーをすこしずつずらして重ねながら照射することを言う。
【００１４】
しかしながら、上述の線状のパルスレーザーを少しずつずらしながら重ねて照射する技術によると、どうしてもレーザー照射された半導体材料の表面に線状の縞が発生してしまう。これらの縞は半導体材料上に形成された素子もしくは将来形成される素子の特性に大きな悪影響を及ぼす。特に、基板上に複数の素子を形成し、それらの素子１つ１つの特性を均一にしなければならない時に深刻な問題となる。このような場合、縞模様１本１本では特性は均質なのだが、縞同士の特性にはバラツキが生じているのである。
【００１５】
このように線状のレーザー光を用いたアニール方法においてもその照射効果の均一性が問題となる。ここでいう均一性が高いということは、基板上のどの部分に素子を形成しても同じ様な素子特性がでるということを指す。均一性を高めるということは、半導体材料の結晶性を均質にするということである。
【００１６】
そこで、最近、シングルショットで、大面積をアニールすることが可能な大出力のエキシマレーザーが開発された。この大出力のエキシマレーザーを用いると、大面積の非晶質シリコンを一度に多結晶化することができる。多結晶化されたシリコン膜の膜質もある程度面内で均一であることがわかっている。
【００１７】
ここで、従来例として、アクティブマトリクス型液晶表示装置のアクティブマトリクス基板の作製に、この大出力のエキシマレーザーを用いた場合の概略上面図を図３５に示す。
【００１８】
図３５において、３５００は基板である。３５０１および３５０５はアクティブマトリクス回路である。３５０２および３５０６はソースドライバ回路であり、３５０３、３５０４、３５０７および３５０８はゲイトドライバ回路である。３５０９〜３５１２は大出力エキシマレーザー光の照射領域であり、レーザー光ワンショットまたは複数ショットで、各領域の非晶質シリコン膜が多結晶化される。よってこの従来例では、３回のレーザー光の基板に対する相対移動によって、基板全体の非晶質シリコン膜の全てにレーザー光が照射される。なお、説明の便宜上、レーザー光照射領域３５０９〜３５１２は、それぞれ異なる模様によって示されているが、これらの領域には同じレーザー光が照射される。
【００１９】
ここで、３５１３〜３５１７によって示されているレーザー光照射重畳領域には、複数回のレーザー光の照射がなされることが容易に理解される。例えば、領域３５１３では２回以上、領域３５１７では４回以上のレーザー光の照射がそれぞれなされることになる。レーザー光の照射回数が異なると、多結晶シリコン膜の特性も異なることがわかっており、よって、このような従来例の場合、基板面内で多結晶シリコン膜の特性のばらつきが生じてしまう。したがって、この従来例においては、大出力のエキシマレーザーを用いても、多結晶シリコン膜の面内均一性が得られない。結果として、線状レーザーを用いた場合に比較してスループットは上がるが、多結晶シリコンの面内均一性については依然として問題が残存することになる。
【００２０】
そこで、本発明は上記問題を鑑みてなされたものであり、レーザー光を用いて非晶質半導体膜を多結晶化する際、またはレーザー光を用いて半導体膜の結晶性を改善する際に、基板面内の薄膜トランジスタに用いられる多結晶シリコン膜の均一性を実現し、その多結晶シリコン膜を活性層とする薄膜トランジスタの特性のばらつきを防ぎ、かつスループットを上げる薄膜トランジスタの作製方法を提供するものである。また、その作製方法によって作製された薄膜トランジスタを用いた高性能の半導体装置を提供するものである。
【００２１】
【課題を解決するための手段】
【００２２】
図１を参照する。図１には、大出力エキシマレーザーを用いた本発明の非晶質半導体膜の多結晶化のレーザー光照射領域が示されている。なお、図１には、本発明の方法によって作製された薄膜トランジスタを用いた半導体装置の例として、アクティブマトリクス型液晶示装置が示されている。なお、本明細書では、非晶質半導体膜としてシリコンを用いる場合について説明するが、用いる非晶質半導体膜はこれに限定されるわけでなく、非晶質シリコンゲルマニウムなどの膜も用いることができる。
【００２３】
１００は基板である。１０１および１０５はアクティブマトリクス回路である。１０２および１０６はソースドライバ回路であり、１０３、１０４、１０７および１０８はゲイトドライバ回路である。図１に示す方法においては、１枚の基板から２個のアクティブマトリクス型液晶表示装置のアクティブマトリクス基板を得ることができる。
【００２４】
１０９〜１１２はレーザー光の照射領域であり、レーザー光ワンショットまたは複数ショットで、各領域の非晶質シリコン膜が多結晶化される。また、図１中の”Ａ１”および”Ｂ１”で示される距離（間隔）は、それぞれレーザー光が照射される領域とレーザー光が照射される領域との距離（間隔）である。また、１１３はレーザー光が照射されない、レーザー光非照射領域である。
【００２５】
なお、プロセス上は、非晶質シリコン膜にレーザー光が照射されて多結晶化され、パターンニングされた後にアクティブマトリクス回路、ソースドライバ回路、およびゲイトドライバ回路が形成されるが、ここでは説明の便宜上、レーザー光の照射領域と後に形成されるアクティブマトリクス回路、ソースドライバ回路、およびゲイトドライバ回路とが同じ図に示されている。
【００２６】
本発明の非晶質シリコン膜の多結晶化の方法においては、図１に示されるように、大出力のレーザー光が照射される領域は重畳しない。異なるレーザー光照射領域の距離（間隔）”Ａ１”および”Ｂ１”は、それぞれアクティブマトリクス回路の画素ピッチやＴＦＴのサイズ、ドライバ回路のＴＦＴのサイズ等に応じて決定される。異なるレーザー光照射領域の距離（間隔）”Ａ１”および”Ｂ１”で定義される領域、すなわちレーザー光が照射されない領域（レーザー光非照射領域１１３）は、アクティブマトリクス回路、ドライバ回路および他の周辺回路を構成する薄膜トランジスタの活性層とならないように回路設計がされる。
【００２７】
図１において、α１およびβ１で示される部分は、それぞれアクティブマトリクス回路、ソースドライバ回路であて、レーザー光照射領域とレーザー光非照射領域との境界を含む部分をさしている。図１０にα１部分の拡大図を、図１１にβ１部分の拡大図を示す。
【００２８】
図１０において、１００１は多結晶シリコンからなる画素ＴＦＴの活性層であり、１００２は第１配線であり、１００３は第２配線である。第１配線１００２は、薄膜トランジスタの活性層のゲイト電極として機能する。なお、説明の便宜上、画素電極や層間絶縁膜などは省略してある。ＰＸはＸ軸（行）方向の画素ピッチであり、ＰＹはＹ軸（列）方向の画素ピッチである。ＳＸは活性層のＸ軸方向の長さであり、ＳＹは活性層のＹ軸方向の長さである。なお、図１０では、画素ＴＦＴには、トリプルゲイトのＴＦＴが用いられているが、シングルゲイト、ダブルゲイトまたはそれ以外のＴＦＴが用いられても良い。いずれの場合も、活性層のＸ軸方向の長さをＳＸとし、活性層のＹ軸方向の長さをＳＹとする。なお、図中の黒く塗りつぶされている部分は、活性層と第２配線層と、または第１配線と第２配線層とがコンタクトをとっている（接続されている）部分を示している。また、第１配線１００２の一部である１００４は、活性層との平坦性を確保するために形成されているものである。
【００２９】
図１０によると、レーザー光非照射領域１１３には、薄膜トランジスタの活性層が入り込んでいないことが理解される。つまり、レーザー光照射領域１１１とレーザー光照射領域１１２との距離（間隔）”Ａ１”（および”Ｂ１”）によって定義される、レーザー光非照射領域１１３には、活性層は存在しない。よって、レーザー光非照射領域１１３、つまり多結晶化されなかった領域は、薄膜トランジスタの活性層としては用いられないことが理解される。この条件を、ＰＸ、ＳＸ、Ａ１を用いて表すと、
ＰＸ−ＳＸ＞Ａ１
となる。
【００３０】
次に、図１１を参照する。図１１に示されているβ１部分の拡大図には、ソースドライバ回路１０６の中のインバータ回路が示されている。１１０１および１１０２は多結晶シリコンからなる薄膜トランジスタの活性層であり、それぞれのソース領域およびドレイン領域には、Ｎ型の不純物、Ｐ型の不純物が添加されている。１１０３および１１０４は第１配線であり、１１０３は薄膜トランジスタのゲイト電極として機能する。１１０５は第２配線である。ここでも、説明の便宜上、層間絶縁膜などは省略してある。なお、図中の黒く塗りつぶされている部分は、活性層と第２配線層と、または第１配線と第２配線層とがコンタクトをとっている（接続されている）部分を示している。
【００３１】
図１１によると、レーザー光非照射領域１１３には、活性層１１０１および１１０２が入り込んでいないことが理解される。つまり、レーザー光照射領域１１１とレーザー光照射領域１１２との距離（間隔）”Ａ１”（および”Ｂ１”）によって定義される、レーザー光非照射領域１１３には、活性層１１０１および１１０２は存在しない。よって、レーザー光非照射領域１１３、つまり多結晶化されなかった領域は、ここでも薄膜トランジスタの活性層１１０１および１１０２としては用いられないことが理解される。
【００３２】
なお、レーザー光を用いた上述の方法によって、半導体膜の結晶性の改善を行うこともできる。この場合も、レーザー光照射領域とレーザー光非照射領域とでは、レーザー光照射後の半導体膜の膜質が異なる。なぜなら、半導体膜にレーザー光が照射されることによって当該半導体膜の結晶性が改善され、半導体膜の膜質が良くなるからである。なお、これより説明する全てのレーザー光を用いた方法は、この半導体膜の結晶性の改善に適応できる。このことは、以下に説明する別の本発明の方法にも適応できる。
【００３３】
なお、本明細書においては、レーザー光を照射する対象となる半導体膜を「初期半導体膜」と呼ぶことがある。この「初期半導体膜」とは、結晶化前ならば「非晶質、又は一部に結晶成分を含む非晶質半導体膜」、結晶性改善前ならば「結晶質、又は一部に非晶質成分を含む結晶質半導体膜」を指す。また、本明細書においては、「高結晶化半導体膜」という用語を用いることがある。この「高結晶化半導体膜」とは、「結晶性が改善された膜、粒内欠陥が低減された半導体膜」を指す。
【００３４】
次に、図２を参照する。図２には、大出力エキシマレーザーを用いた本発明の非晶質シリコン膜の多結晶化のレーザー光照射領域が示されている。なお、図２には、本発明の方法によって作製された多結晶シリコン膜を用いた薄膜トランジスタを有する半導体装置の例として、アクティブマトリクス型液晶示装置が示されている。
【００３５】
２００は基板である。２０１はアクティブマトリクス回路である。２０２および２０３はソースドライバ回路であり、２０４および２０５はゲイトドライバ回路である。２０６〜２０９はレーザー光の照射領域であり、レーザー光ワンショットまたは複数ショットで、各領域の非晶質シリコン膜が多結晶化される。また、図２中の”Ａ２”および”Ｂ２”で示される距離は、それぞれレーザー光が照射される領域とレーザー光が照射される領域との距離である。また、２１０はレーザー光が照射されない、レーザー光非照射領域である。図２においては、基板２００から１個のアクティブマトリクス型液晶表示装置のアクティブマトリクス回路が作製される
【００３６】
なお、プロセス上は、非晶質シリコン膜にレーザー光が照射されて多結晶化され、パターンニングされた後にアクティブマトリクス回路、ソースドライバ回路、およびゲイトドライバ回路が形成されるが、図２では図１同様、説明の便宜上、レーザー光の照射領域とアクティブマトリクス回路、ソースドライバ回路、およびゲイトドライバ回路とが同じ図に示されている。
【００３７】
本発明の非晶質シリコン膜の多結晶化の方法においては、図２に示されるように、大出力のレーザー光が照射される領域は重畳しない。レーザー光照射領域の距離（間隔）”Ａ１”および”Ｂ２”は、それぞれアクティブマトリクス回路の画素ピッチ、画素ＴＦＴのサイズ、ドライバ回路のＴＦＴのサイズ等に応じて決定される。レーザー光照射領域の距離（間隔）”Ａ２”および”Ｂ２”で示される領域、すなわちレーザー光が照射されない領域（レーザー光非照射領域１１３）は、薄膜トランジスタの活性層とならないように回路設計がされる。
【００３８】
図１において、α２、β２およびγ２で示される部分は、それぞれアクティブマトリクス回路、ソースドライバ回路およびゲイトドライバ回路であって、レーザー光照射領域とレーザー光非照射領域との境界を含む部分をさしている。図１２にγ２部分の拡大図を示す。なお、α２およびβ２で示される部分については、上述のα１およびβ１と同様であるので、それらの記載を参照されたい。
【００３９】
図１２を参照する。図１２に示されているのは、ゲイトドライバ回路２０４にあるバッファ回路である。１２０１および１２０２は多結晶シリコンからなる薄膜トランジスタの活性層であり、活性層１２０１ならびに１２０２のソース領域およびドレイン領域には、それぞれＰ型の導電性を付与する為の不純物、Ｎ型の導電性を付与する不純物が付与されている。１２０３および１２０４は第１配線であり、１２０５は第２配線である。第１配線１２０３は、薄膜トランジスタのゲイト電極として機能する。ここでも、説明の便宜上、層間絶縁膜などは省略してある。なお、図中の黒く塗りつぶされている部分は、図１０および図１１と同様、活性層と第２配線と、または第１配線と第２配線とがコンタクトをとっている（接続されている）部分を示している。
【００４０】
図１２によると、レーザー光非照射領域２１０には、薄膜トランジスタの活性層１２０１および１２０２が入り込んでいないことが理解される。つまり、レーザー光照射領域２０６とレーザー光照射領域２０８との間隔”Ｂ２”（および”Ａ１”）によって定義される、レーザー光非照射領域２１０には、薄膜トランジスタの活性層１２０１および１２０２は存在しない。よって、レーザー光非照射領域２１０、つまり多結晶化されなかった領域は、活性層としては用いられないことが理解される。
【００４１】
ここで、図２のα２部について補足説明する。図２に示されるアクティブマトリクス回路において、ＰＸをＸ軸（行）方向の画素ピッチ、ＰＹをＹ軸（列）方向の画素ピッチ、ＳＸを活性層のＸ軸方向の長さ、ＳＹを活性層のＹ軸方向の長さとする。この場合、本発明の方法をみたす条件を、ＰＸ、ＳＸ、Ａ１を用いて表すと、
ＰＸ−ＳＸ＞Ａ２
ＰＹ−ＳＹ＞Ｂ２
となる。
【００４２】
よって、本発明の非晶質シリコン膜の多結晶化の方法においては、アクティブマトリクス回路、ソースドライバ回路、ゲイトドライバ回路および他の周辺回路を構成する薄膜トランジスタの活性層には、レーザー光非照射領域は用いられない。したがって均一な特性を有する半導体膜のみが薄膜トランジスタの活性層に用いられることになる。
【００４３】
次に、図３を参照する。図３には、図１に示された本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図３において、図１と同じ符号が付けられているものは、図１の説明を参照されたい。
【００４４】
図３において、３０１は基板上に形成された非晶質シリコン膜である。３０２は大出力のレーザー光であり、図の説明の便宜上、レーザー本体と光学系は省略されている。なお、レーザー本体には、大出力のエキシマレーザーが適している。３０３は多結晶シリコン膜であり、レーザー光が照射された領域の非晶質シリコン膜が多結晶化している様子が示されている。３０４はステージであり、このステージ上に基板１００がセットされる。ステージ３０４は、ステージＸ位置制御装置３０５およびステージＹ位置制御装置３０６によって移動される。ステージ３０４の停止位置の誤差は、０．０４μｍ程度となっている。ステージ３０４を移動させることによってレーザー光３０２の照射領域が高精度に制御される。
【００４５】
また、レーザー光３０２と基板１００とが相対的に移動すればよいので、レーザー光の照射位置を可変とし、レーザー光のＸ位置およびＹ位置を制御するようにしてもよい。また、レーザー光および基板（つまりはステージ）とも位置可変としてもよい。
【００４６】
図３に示される場合には、ステージ３０４は３回その位置を移動し、基板１００上に形成された非晶質シリコン膜３０１の概略全面が多結晶化される。なお、図１の説明で述べたように、レーザー光は、距離（間隔）”Ａ１”および”Ｂ１”を隔てて照射されるので、レーザー光が照射されない領域が存在する。
【００４７】
次に、図４を参照する。図４には、図１に示された本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図３に示されるシステムと異なる点は、レーザー光学系より導入されるレーザー光４０１の面積が、レーザー光の進行方向に広がりを有する点である。このような場合でも、ステージおよびレーザー光の相対位置を高精度に制御することによって、面内ばらつきを極力抑えた多結晶シリコン膜を得ることができる。
【００４８】
次に、図５を参照する。図５には、図１に示された本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図３に示されるシステムと異なる点は、レーザー光学系より導入されるレーザー光５０１の面積が、レーザー光の進行方向に狭まりを有する点である。このような場合でも、ステージおよびレーザー光の相対位置を高精度に制御することによって、面内ばらつきを極力抑えた多結晶シリコン膜を得ることができる。
【００４９】
次に、図６を参照する。図６には、図１に示された本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図１と異なる点は、レーザー光学系より導入されるレーザー光６０１を、スリット６０２に通すことによって、非晶質シリコン膜に照射されるレーザー光の面積を制御している点である。このような場合でも、ステージおよびレーザー光の相対位置を高精度に制御することによって、面内ばらつきを極力抑えた多結晶シリコン膜を得ることができる。
【００５０】
次に図７を参照する。図７には、図１に示された本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図６と異なる点は、レーザー光学系より導入されるレーザー光７０１の面積が、レーザー光の進行方向に狭まりを有する場合である点である。レーザー光７０１をスリット７０２に通すことによって、非晶質シリコン膜に照射されるレーザー光の面積を制御することができる。このような場合でも、ステージおよびレーザー光の相対位置を高精度に制御することによって、面内ばらつきを極力抑えた多結晶シリコン膜を得ることができる。
【００５１】
なお、図４に示されるシステムにおいても、図６および図７に示したようなスリットを用いることによって、レーザー光の面積を制御することができる。
【００５２】
また、図３〜図７は、図１に示された本発明の非晶質シリコン膜を多結晶化するシステムが示されるが、図２に示された本発明の非晶質シリコン膜を多結晶化するシステムとしても用いられ得ることは言うまでもない。
【００５３】
次に、図８を参照する。図８には、より大型の基板を扱う場合の本発明の非晶質シリコン膜を多結晶化する方法が示されている。なお、図８には、本発明の方法によって作製された多結晶シリコン膜を用いた薄膜トランジスタを有する半導体装置の例として、アクティブマトリクス型液晶示装置が示されている。８００は基板である。８０１はアクティブマトリクス回路である。８０２はソースドライバ回路であり、８０３および８０４はゲイトドライバ回路である。８０５〜８１６はレーザー光の照射領域であり、レーザー光ワンショットまたは複数ショットで、各領域の非晶質シリコン膜が多結晶化される。また、図中の”Ａ３”、”Ａ４”および”Ａ５”、ならびに”Ｂ３”および”Ｂ４”で示される距離（間隔）は、それぞれレーザー光が照射される領域とレーザー光が照射される領域との距離（間隔）である。また、８１７はレーザー光が照射されない、レーザー光非照射領域である。このような、比較的大きな基板を扱う場合でも、距離（間隔）”Ａ３”、”Ａ４”および”Ａ５”、ならびに”Ｂ３”および”Ｂ４”は、それぞれアクティブマトリクス回路の画素ピッチ、画素ＴＦＴのサイズ、およびドライバ回路のＴＦＴのサイズ等に応じて決定され、レーザー光非照射領域が薄膜トランジスタの活性層とならないように回路設計される。レーザー光非照射領域とアクティブマトリクス回路と、レーザー光非照射領域とソースドライバ回路と、およびレーザー光非照射領域とゲイトドライバ回路との位置関係はそれぞれ図１０、図１１、図１２を参照されたい。
【００５４】
次に図９を参照する。図９には、図８に示した基板を扱う場合の本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図９において、３０１は基板上に形成された非晶質シリコン膜である。３０２は大出力のレーザー光であり、図の説明の便宜上、レーザー本体と光学系は省略されている。なお、レーザー本体には、大出力のエキシマレーザーが適している。９０３は多結晶シリコン膜であり、レーザー光が照射された領域の非晶質シリコン膜が多結晶化している様子が示されている。９０４はステージであり、このステージ上に基板８００がセットされる。ステージ９０４は、ステージＸ位置制御装置９０５およびステージＹ位置制御装置９０６によって移動される。ステージ９０４の停止位置の誤差は、０．０４μｍ程度となっている。ステージ９０４を移動させることによってレーザー光９０２の照射領域が高精度に制御される。
【００５５】
また、レーザー光９０２と基板８００とが相対的に移動すればよいので、レーザー光の照射位置を可変とし、レーザー光のＸ位置およびＹ位置を制御するようにしてもよい。また、レーザー光および基板（つまりはステージ）とも位置可変としてもよい。
【００５６】
図９に示される場合には、ステージ９０４は１１回その位置を移動し、基板８００上に形成された非晶質シリコン膜９０１の概略全面が多結晶化される。なお、図１の説明で述べたように、レーザー光は、距離（間隔）”Ａ３”、”Ａ４”および”Ａ５”、ならびに”Ｂ３”および”Ｂ４”を隔てて照射されるので、レーザー光が照射されない領域８１７が存在する。このレーザー光非照射領域８１７は、薄膜トランジスタの活性層には用いられないように回路が設計される。このことは、上述したとおりである。
【００５７】
なお、レーザー光９０２には、図４〜図７に示されるレーザー光を用いても良い。
【００５８】
次に、大出力エキシマレーザーを用いた本発明の非晶質シリコン膜の多結晶化の別の方法を図１３に示す。図１３には、本発明の非晶質シリコン膜の多結晶化におけるレーザー光照射領域が示されている。なお、図１３には、本発明の方法によって作製された薄膜トランジスタを用いた半導体装置の例として、アクティブマトリクス型液晶示装置が示されている。
【００５９】
１３００は基板、１３０１および１３０５はアクティブマトリクス回路、１３０２および１３０６はソースドライバ回路、１３０３、１３０４、１３０７および１３０８はゲイトドライバ回路である。１３０９〜１３１２はレーザー光の照射領域であり、レーザー光ワンショットまたは複数ショットが照射されることによって、各領域の非晶質シリコン膜が多結晶化される。図１３に示される方法においては、レーザー光が照射される照射領域の端部に、レーザー光が照射される照射領域が重畳している部分（レーザー光照射重畳領域１３１３〜１３１７）が存在する。図１３中の”Ｃ１”および”Ｄ１”で示される長さは、それぞれレーザー光が照射される領域とレーザー光が照射される領域とが重畳している領域の長さである。
【００６０】
なお、プロセス上は、非晶質シリコン膜にレーザー光が照射されて多結晶化され、パターンニングされた後にアクティブマトリクス回路、ソースドライバ回路およびゲイトドライバ回路が形成されるが、ここでは説明の便宜上、レーザー光の照射領域とアクティブマリクス回路、ソースドライバ回路およびゲイトドライバ回路とが同じ図に示されている。なお、レーザー光照射領域１３０９〜１３１２は、それぞれ異なるハッチング模様によって示されているが、それぞれの領域には同等のレーザー光が照射される。
【００６１】
図１３に示される方法においては、レーザー光照射重畳領域１３１３〜１３１７が存在し、レーザー光が照射され多結晶化されたシリコン膜の特性が異なる領域が存在することになる。図１３に示される方法においては、多結晶化されたシリコン膜の膜質が異なる領域、つまりレーザー光照射重畳領域１３１３〜１３１７の長さ”Ｃ１”および”Ｄ１”は、それぞれアクティブマトリクス回路の画素ピッチやドライバ回路のＴＦＴのサイズ等に応じて決定される。つまり、レーザー光照射重畳領域１３１３〜１３１７は、薄膜トランジスタの活性層とならないように回路設計される。
【００６２】
図１３において、δ１およびε１で示される部分は、それぞれアクティブマトリクス回路領域、ソースドライバ領域であって、レーザー光照射重畳領域１３１３〜１３１７を含む部分をさしている。図１７にδ１部分の拡大図を、図１８にε１部分の拡大図を示す。
【００６３】
図１７を参照する。図１７において、１７０１は多結晶シリコンからなる薄膜トランジスタの活性層であり、１７０２は第１配線であり、１７０３は第２配線である。第１配線１７０２は、薄膜トランジスタの活性層のゲイト電極として機能する。なお、説明の便宜上、画素電極や層間絶縁膜などは省略してある。ＰＸはＸ軸（行）方向の画素ピッチであり、ＰＹはＹ軸（列）方向の画素ピッチである。ＳＸは活性層のＸ軸方向の長さであり、ＳＹは活性層のＹ軸方向の長さである。
【００６４】
図１７によると、レーザー光照射重畳領域１３１３には、薄膜トランジスタの活性層が入り込んでいないことが理解される。つまり、レーザー光照射領域１３１１とレーザー光照射領域１３１２との重なりの長さ”Ｃ１”によって定義される、レーザー光照射重畳領域１３１３には、活性層は存在しない。よって、レーザー光照射重畳領域１３１３は、薄膜トランジスタの活性層としては用いられないことが理解される。よって、特性の異なる多結晶シリコン膜を薄膜トランジスタの活性層として用いない。この条件を、ＰＸ、ＳＸ、Ｃ１を用いて表すと、
ＰＸ−ＳＸ＞Ｃ１
となる。
【００６５】
次に、図１８を参照する。図１８に示されているε１部分の拡大図には、ソースドライバ回路１３０６の中のインバータ回路が示されている。１３０１および１３０２は多結晶シリコンからなる薄膜トランジスタの活性層であり、それぞれのソース領域およびドレイン領域には、Ｎ型の不純物、Ｐ型の不純物が添加されている。１３０３および１３０４は第１配線であり、１３０３は薄膜トランジスタのゲイト電極として機能する。１３０５は第２配線である。ここでも、説明の便宜上、層間絶縁膜などは省略してある。なお、図中の黒く塗りつぶされている部分は、活性層と第２配線層と、または第１配線と第２配線層とがコンタクトをとっている（接続されている）部分を示している。図１８によると、レーザー光照射重畳領域１３１３には、活性層１８０１および１８０２が入り込んでいないことが理解される。つまり、レーザー光照射領域１３１１とレーザー光照射領域１３１２との重なりの長さ”Ｃ１”（および”Ｄ１”）によって定義される、レーザー光照射重畳領域１３１３には、活性層１３０１および１３０２は存在しない。よって、レーザー光照射重畳領域１３１３のシリコン膜は、薄膜トランジスタの活性層としては用いられないことが理解される。よって、特性の異なる多結晶シリコン膜を薄膜トランジスタの活性層として用いない。
【００６６】
次に、図１４を参照する。図１４には、大出力エキシマレーザーを用いた本発明の非晶質シリコン膜の多結晶化のレーザー光照射領域が示されている。なお、図１４には、本発明の方法によって作製された多結晶シリコン膜を用いた薄膜トランジスタを有する半導体装置の例として、アクティブマトリクス型液晶表示装置が示されている。
【００６７】
１４００は基板である。１４０１はアクティブマトリクス回路である。１４０２および１４０３はソースドライバ回路であり、１４０４および１４０５はゲイトドライバ回路である。１４０６〜１４０９はレーザー光の照射領域であり、レーザー光ワンショットまたは複数ショットが照射されることによって、各領域の非晶質シリコン膜が多結晶化される。図１４に示される方法においては、図１３に示したようにレーザー光が照射される照射領域の端部に、レーザー光が照射される照射領域が重畳している部分（レーザー光照射重畳領域１４１０〜１１４１４）が存在する。図１４中の”Ｃ２”および”Ｄ２”で示される長さは、それぞれレーザー光が照射される領域とレーザー光が照射される領域とが重畳している領域の長さである。
【００６８】
なお、プロセス上は、非晶質シリコン膜にレーザー光が照射されて多結晶化され、パターンニングされた後にアクティブマトリクス回路、ソースドライバ、およびゲイトドライバが形成されるが、図１４では図１３同様、説明の便宜上、レーザー光の照射領域とアクティブマトリクス回路、ソースドライバ回路、およびゲイトドライバ回路とが同じ図に示されている。なお、レーザー光照射領域１４０６〜１４０９は、それぞれ異なるハッチング模様によって示されているが、それぞれの領域には同等のレーザー光が照射される。
【００６９】
図１４に示される方法においては、レーザー光照射重畳領域１４１０〜１４１４が存在し、レーザー光が照射され多結晶化されたシリコン膜の特性が異なる領域が存在することになる。図１４に示される方法においては、多結晶化されたシリコン膜の膜質が異なる領域、つまりレーザー光照射重畳領域１４１０〜１４１４の長さ”Ｃ２”および”Ｄ２”は、それぞれアクティブマトリクス回路の画素ピッチ、画素ＴＦＴのサイズ、およびドライバ回路のＴＦＴのサイズ等に応じて決定される。つまり、レーザー光照射重畳領域１４１０〜１４１４は、ＴＦＴの活性層とならないように回路設計がなされる。
【００７０】
図１４において、δ２、ε２、およびζ２で示される部分は、それぞれアクティブマトリクス回路、ソースドライバ回路、ゲイトドライバ回路であって、レーザー光照射重畳領域１４１０を含む部分をさしている。図１９に、ζ２部分の拡大図を示す。なお、δ２およびε２部分は、図１７および図１８に示されるδ１およびε１部分と同様なので、ここでは省略する。
【００７１】
図１９を参照する。図１９に示されているのは、ゲイトドライバ回路１４０４にあるバッファ回路である。１９０１および１９０２は多結晶シリコンからなる薄膜トランジスタの活性層であり、活性層１９０１ならびに１９０２のソース領域およびドレイン領域には、それぞれＰ型の導電性を付与する為の不純物、Ｎ型の導電性を付与する不純物が導入されている。１９０３および１９０４は第１配線であり、１９０５は第２配線である。第１配線１９０３は、薄膜トランジスタのゲイト電極として機能する。ここでも、説明の便宜上、層間絶縁膜などは省略してある。なお、図中の黒く塗りつぶされている部分は、活性層と第２配線と、または第１配線と第２配線とがコンタクトをとっている（接続されている）部分を示している。図１９によると、レーザー光照射重畳領域１４１０には、活性層１９０１および１９０２が入り込んでいないことが理解される。つまり、レーザー光照射領域１４０６とレーザー光照射領域１４０８との重なりの長さ”Ｄ２”によって定義される、レーザー光照射重畳領域１４１０には、活性層１９０１および１９０２は存在しない。よって、レーザー光照射重畳領域１４１０のシリコン膜は、薄膜トランジスタの活性層としては用いられないことが理解される。よって、特性の異なる多結晶シリコン膜は薄膜トランジスタの活性層として用いられない。
【００７２】
ここで、図１４のε２部について補足説明する。図１４に示されるアクティブマトリクス回路において、ＰＸをＸ軸（行）方向の画素ピッチ、ＰＹをＹ軸（列）方向の画素ピッチ、ＳＸを活性層のＸ軸方向の長さ、ＳＹを活性層のＹ軸方向の長さとする。この場合、本発明の方法をみたす条件を、ＰＸ、ＰＹ、ＳＸ、ＳＹ、Ｃ２、及びＤ２を用いて表すと、
ＰＸ−ＳＸ＞Ｃ２
ＰＹ−ＳＹ＞Ｄ２
となる。
【００７３】
次に、図１５を参照する。図１５には、図１３に示された本発明の非晶質シリコン膜を多結晶化するシステムの一つが示されている。図１５において、図１３と同じ符号が付けられているものは、図１３の説明を参照されたい。
【００７４】
図１５において、１５０１は基板上に形成された非晶質シリコン膜である。１５０２は大出力のレーザー光であり、図の説明の便宜上、レーザー本体と光学系は省略されている。なお、レーザー本体には、大出力のエキシマレーザーが適している。１５０３は多結晶シリコン膜であり、レーザー光が照射された領域の非晶質シリコン膜が多結晶化している様子が示されている。１５０４はステージであり、このステージ上に基板１３００がセットされる。ステージ１５０４は、ステージＸ位置制御装置１５０５およびステージＹ位置制御装置１５０６によって移動される。ステージ１５０４の停止位置の誤差は、０．０４μｍ程度となっている。ステージ１５０４を移動させることによってレーザー光１５０２の照射領域が高精度に制御される。
【００７５】
また、レーザー光１５０２と基板１３００とが相対的に移動すればよいので、レーザー光の照射位置を可変とし、レーザー光のＸ位置およびＹ位置を制御するようにしてもよい。また、レーザー光および基板（つまりはステージ）とも位置可変としてもよい。
【００７６】
この図１５に示すシステムに、上述の図４〜図７に示すレーザー光を用いることもできる。
【００７７】
次に、図１６を参照する。図１６には、より大型の基板を扱う場合の本発明の非晶質シリコン膜を多結晶化する方法が示されている。なお、図１６には、本発明の方法によって作製された多結晶シリコン膜を用いた薄膜トランジスタを有する半導体装置の例として、アクティブマトリクス型液晶示装置が示されている。１６００は基板である。１６０１はアクティブマトリクス回路である。１６０２はソースドライバ回路であり、１６０３および１６０４はゲイトドライバ回路である。１６０５〜１６１６はレーザー光の照射領域であり、レーザー光ワンショットまたは複数ショットが照射されることによって、各領域の非晶質シリコン膜が多結晶化される。また、図中の”Ｃ３”、”Ｃ４”および”Ｃ５”、ならびに”Ｄ３”および”Ｄ４”で示される長さは、それぞれレーザー光が照射される領域とレーザー光が照射される領域と重なりの長さである。図１６に示される方法においては、レーザー光が照射される照射領域の端部に、レーザー光が照射される照射領域が重畳している部分（レーザー光照射重畳領域、代表的に１６１７〜１６１９）が存在する。図１９中の”Ｃ３”、”Ｃ４”および”Ｃ５”ならびに”Ｄ３”および”Ｄ４”で示される長さは、それぞれレーザー光が照射される領域とレーザー光が照射される領域とが重畳している領域の長さである。
【００７８】
なお、プロセス上は、非晶質シリコン膜にレーザー光が照射されて多結晶化され、パターンニングされた後にアクティブマトリクス回路、ソースドライバ、およびゲイトドライバが形成されるが、図１６では図１３および図１４同様、説明の便宜上、レーザー光の照射領域とアクティブマトリクス回路、ソースドライバ回路、およびゲイトドライバ回路とが同じ図に示されている。なお、レーザー光照射領域１６０５〜１６１６は、それぞれ異なるハッチング模様によって示されているが、それぞれの領域には同等のレーザー光が照射される。
【００７９】
図１６に示した本発明の非晶質シリコン膜を多結晶化する方法においても、代表的に１６１７〜１６１９で示されるレーザー光重畳領域のシリコン膜は、アクティブマトリクス回路１６０１、ソースドライバ回路１６０２およびゲイトドライバ回路１６０３を構成する薄膜トランジスタの活性層として用いられないように、それぞれの回路が設計される。なお、”Ｃ３”、”Ｃ４”および”Ｃ５”ならびに”Ｄ３”および”Ｄ４”は、それぞれ同じでもよいし、異なっていても良い。”Ｃ３”、”Ｃ４”および”Ｃ５”ならびに”Ｄ３”および”Ｄ４”は、アクティブマトリクス回路、またはドライバ回路等の設計次第で変更することができる。つまり、このように比較的大きな基板を扱う場合でも、”Ｃ３”、”Ｃ４”および”Ｃ５”ならびに”Ｄ３”および”Ｄ４”は、それぞれアクティブマトリクス回路の画素ピッチ、画素ＴＦＴのサイズ、およびドライバ回路のＴＦＴのサイズ等に応じて決定され、レーザー光非照射領域が薄膜トランジスタの活性層とならないように設計する。レーザー光非照射領域とアクティブマトリクス回路と、レーザー光非照射領域とソースドライバ回路と、およびレーザー光非照射領域とゲイトドライバ回路との位置関係はそれぞれ図１７、図１８、図１９を参照されたい。
【００８０】
なお、図１６に示した本発明の非晶質シリコン膜を多結晶化するシステムは、図９に示したものと同様のものが用いられる。
【００８１】
次に、図２９を参照する。図２９には、図１に示される本発明の非晶質シリコン膜の多結晶化方法において、レーザー光照射領域が、基板の端部を含むようにレーザー光が照射される。この方法は、図１以外の他の図によって説明した方法にも適用できる。
【００８２】
なお、図１３および図１４に示される方法によって多結晶化されたシリコン膜のうち、レーザー光照射重畳領域にあるシリコン膜は、上述したように通常は薄膜トランジスタの活性層に用いられることはない。しかし、仮に、レーザー光照射領域に”ずれ”が生じて、レーザー光照射重畳領域のシリコン膜が薄膜トランジスタの活性層に用いられる結果となっても、多少のばらつきは生じるが、薄膜トランジスタとしての動作には問題無い場合があり、製品の歩留まりを極端に下げることはない。
【００８３】
また、全ての上述の非晶質シリコン膜の多結晶化の方法は、熱的なＳＰＣや触媒元素を用いたＳＰＣの後、結晶性をより高めるために用いることもできるのは、言うまでもない。つまり、「初期半導体膜」に上述の方法により大出力のエキシマレーザー光を照射して、より高い結晶化を行うこともできる。
【００８４】
以下に本発明の構成を説明する。
【００８５】
本発明により、基板上に半導体膜を形成する第１の工程と、前記半導体膜の一部分に、トータルエネルギーが５Ｊ以上かつパルス幅が１００ｎｓｅｃ以上のレーザー光をワンショットまたは複数ショット照射し、高結晶化半導体膜を形成する第２の工程と、前記半導体膜と前記レーザ光との相対位置を変え、前記半導体膜の一部分と異なる部分に前記第２の工程を繰り返す第３の工程と、前記高結晶化半導体膜を活性層とする薄膜トランジスタを形成する第４の工程と、有する薄膜トランジスタの作製方法が提供される。
【００８６】
本発明により、基板上に初期半導体膜を形成する第１の工程と、前記初期半導体膜の一部分に、トータルエネルギーが５Ｊ以上かつパルス幅が１００ｎｓｅｃ以上のレーザー光をワンショットまたは複数ショット照射し、高結晶化半導体膜を形成する第２の工程と、前記初期半導体膜と前記レーザ光との相対位置を変え、前記初期半導体膜の一部分と異なる部分に前記第２の工程を繰り返す第３の工程と、前記高結晶化半導体膜を活性層とする薄膜トランジスタを形成する第４の工程と、有する薄膜トランジスタの作製方法が提供される。
【００８７】
本発明により、基板上に半導体膜を形成する第１の工程と、前記半導体膜の一部分に、トータルエネルギーが５Ｊ以上かつパルス幅が１００ｎｓｅｃ以上のレーザー光をワンショットまたは複数ショット照射し、高結晶化半導体膜を形成する第２の工程と、前記半導体膜と前記レーザー光との相対位置を変え、前記半導体の一部分に重畳して前記レーザー光を照射することによって前記第２の工程を繰り返す第３の工程と、前記高結晶化半導体膜を活性層とする薄膜トランジスタを形成する第４の工程と、を有する薄膜トランジスタの作製方法が提供される。
【００８８】
本発明により、基板上に初期半導体膜を形成する第１の工程と、前記初期半導体膜の一部分に、トータルエネルギーが５Ｊ以上かつパルス幅が１００ｎｓｅｃ以上のレーザー光をワンショットまたは複数ショット照射し、高結晶化半導体膜を形成する第２の工程と、前記初期半導体膜と前記レーザー光との相対位置を変え、前記初期半導体の一部分に重畳して前記レーザー光を照射することによって前記第２の工程を繰り返す第３の工程と、前記高結晶化半導体膜を活性層とする薄膜トランジスタを形成する第４の工程と、を有する薄膜トランジスタの作製方法が提供される
【００８９】
本発明において、前記半導体膜は、シリコン膜またはシリコンゲルマニウム膜である。
【００９０】
本発明において、前記初期半導体膜は、シリコン膜またはシリコンゲルマニウム膜である。
【００９１】
本発明において、前記高結晶化半導体膜の間隔は、約１０μｍ以下である。
【００９２】
本発明において、前記半導体膜の一部分と異なる部分との間隔は、約１０μｍ以下である。
【００９３】
本発明において、前記高結晶化半導体膜だけを活性層として用いる。
【００９４】
本発明において、前記前記半導体膜の一部分の長さは、約１０μｍ以下である。
【００９５】
本発明において、前記レーザー光のパルス幅は、２００ｎｓｅｃ以上である。
【００９６】
本発明により、
基板上に非晶質半導体膜を形成する第１の工程と、前記非晶質半導体膜の一部分に、トータルエネルギーが５Ｊ以上かつパルス幅が１００ｎｓｅｃ以上のレーザー光をワンショットまたは複数ショット照射する第２の工程と、前記非晶質シリコン膜と前記レーザ光との相対位置を変え、前記非晶質シリコン膜の一部分と異なる部分に前記第２の工程を繰り返し、多結晶半導体膜を形成する第３の工程と、前記多結晶半導体膜を活性層とする薄膜トランジスタを形成する第４工程と、を有する薄膜トランジスタの作製方法が提供される。
【００９７】
本発明において、前記非晶質半導体膜は、非晶質シリコン膜または非晶質シリコンゲルマニウム膜である。
【００９８】
本発明において、前記多結晶半導体膜の間隔は、約１０μｍ以下である。
【００９９】
本発明において、前記非晶質シリコン膜の一部分と異なる部分との間隔は、約１０μｍ以下である。
【０１００】
本発明において、前記レーザー光のパルス幅は、２００ｎｓｅｃ以上である。
【０１０１】
本発明において、前記非晶質半導体膜のうち、多結晶化された領域だけを活性層として用いる。
【０１０２】
本発明により、基板上に非晶質半導体膜を形成する第１の工程と、前記非晶質半導体膜の一部分に、トータルエネルギーが５Ｊ以上かつパルス幅が１００ｎｓｅｃ以上のレーザー光をワンショットまたは複数ショット照射する第２の工程と、前記非晶質半導体膜と前記レーザ光との相対位置を変え、前記非晶質シリコン膜の一部分に重畳した領域に前記レーザー光を照射し、前記第２の工程を繰り返し、前記非晶質半導体膜の概略全領域を多結晶化する第３の工程と、前記多結晶化された半導体膜を活性層とする薄膜トランジスタを形成する第４工程と、有する薄膜トランジスタの作製方法が提供される。
【０１０３】
本発明において、前記非晶質半導体膜は、非晶質シリコン膜または非晶質シリコンゲルマニウム膜である。
【０１０４】
本発明において、前記非晶質シリコン膜の一部分に重畳した領域の長さは、約１０μｍ以下である。
【０１０５】
本発明において、前記レーザー光のパルス幅は、２００ｎｓｅｃ以上である。
【０１０６】
本発明において、前記多結晶された非晶質シリコン膜のうち前記非晶質シリコン膜の一部分を除いた領域だけを活性層として用いる。
【０１０７】
本発明において、前記レーザー光は、エキシマレーザー装置を２段、３段または４段連結させて用いることによって得られるレーザー光である。
【０１０８】
ここで、以下の実施例をもって本発明の詳細について説明する。なお、以下の実施例は本発明のある実施形態にすぎず、本発明はこれらに限定されるわけではない。
【０１０９】
【実施例】
【０１１０】
（実施例１）
【０１１１】
本実施例では、本発明の非晶質シリコン膜の多結晶化方法を用いて作製されたＴＦＴを有するアクティブマトリクス型液晶表示装置の作製について具体的に説明する。本実施例では、複数のＴＦＴを形成し、アクティブマトリクス回路、ドライバ回路、および他の周辺回路（ロジック回路、メモリ回路等）をモノリシックに構成する例を図２０〜図２３に示す。なお、本実施例では、アクティブマトリクス回路の１つの画素と、他の回路（ドライバ回路および他の周辺回路等）の基本回路であるＣＭＯＳ回路とが同時に形成される様子を示す。また、本実施例では、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴとがそれぞれ１つのゲイト電極を備えている場合（画素ＴＦＴは２つのゲイト電極を備えている場合）についてその作製工程を説明するが、ダブルゲイト型やトリプルゲイト型のような複数のゲイト電極を備えたＴＦＴによるＣＭＯＳ回路をも同様に作製することができる。
【０１１２】
図２０（Ａ）を参照する。まず、絶縁表面を有する基板としてガラス基板２００１を準備する。ガラスの代わりに熱酸化膜を形成したシリコン基板を用いることもできるし、石英基板を用いることもできる。ガラス基板またはプラスチック基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化シリコン膜を形成したガラス基板、石英基板、セラミックス基板、プラスチック基板またはシリコン基板を用いても良い。
【０１１３】
次に、下地膜２００２を形成する。本実施例では、酸化シリコン膜（ＳｉＯ２）が用いられた。次に、非晶質シリコン膜２００３を形成する。本実施例では、原料ガスとしてＳｉ２Ｈ６を用い、ＬＰＣＶＤ法で非晶質シリコン膜２００３を形成した。非晶質シリコン膜２００３は、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜７５ｎｍ（好ましくは１５〜４５ｎｍ）となる様に調節する。
【０１１４】
なお、非晶質シリコン膜２００３の成膜に際して膜中の不純物濃度の管理を徹底的に行うことが重要である。本実施例の場合、非晶質シリコン膜２００３中では、後の結晶化を阻害する不純物であるＣ（炭素）およびＮ（窒素）の濃度はいずれも５×１０１８ａｔｏｍｓ／ｃｍ３未満（代表的には５×１０１７ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下）、Ｏ（酸素）は１．５×１０１９ａｔｏｍｓ／ｃｍ３未満（代表的には１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下）となる様に管理する。なぜならば各不純物がこれ以上の濃度で存在すると、後の結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となるからである。本明細書中において膜中の上記の不純物元素濃度は、ＳＩＭＳ（質量２次イオン分析）の測定結果における最小値で定義されている。
【０１１５】
上記構成を得るため、本実施例で用いるＬＰＣＶＤ炉は定期的にドライクリーニングを行い、成膜室の清浄化を図っておくことが望ましい。ドライクリーニングは、２００〜４００℃程度に加熱した炉内に１００〜３００ｓｃｃｍのＣｌＦ３（フッ化塩素）ガスを流し、熱分解によって生成したフッ素によって成膜室のクリーニングを行えば良い。なお、本出願人の知見によれば炉内温度３００℃とし、ＣｌＦ３ガスの流量を３００ｓｃｃｍとした場合、約２μｍ厚の付着物（主にシリコンを主成分する）を４時間で完全に除去することができる。
【０１１６】
また、非晶質シリコン膜２００３中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質シリコン膜２００３の成膜はＬＰＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【０１１７】
次に、大出力エキシマレーザーの照射による非晶質シリコン膜９０３の多結晶化工程を行う。この工程では、上記課題を解決するための手段の欄で説明したように、回路の設計に応じてエキシマレーザーの照射領域をコントロールする。
【０１１８】
図２０（Ｂ）を参照する。本実施例では、１ショットが１５Ｊ、かつパルス幅が１００ｎｓｅｃの大出力エキシマレーザー光を非晶質シリコン膜２００３に照射し、非晶質シリコン膜の多結晶化を行った。また、エネルギー密度は、２００ｍＪ／ｃｍ２であった。このようにして多結晶シリコン膜２００４が得られる（図２０（Ｃ））。なお、エキシマレーザーの出力は５Ｊ以上かつパルス幅が１００ｎｓｅｃ以上（好ましくは２００ｎｓｅｃ以上）が望ましい。なお、非晶質シリコン膜の多結晶化には、上述のエキシマレーザを複数ショット照射することによって行っても良い。
【０１１９】
ここで、Ｎ２雰囲気またはＨ２雰囲気において、約６００℃で、２０時間程度アニールしても良い。
【０１２０】
また、酸化シリコン膜２００２と非晶質シリコン膜２００３とを大気開放しないで連続成膜し、さらに酸化シリコン膜を大気開放しないで成膜し、その後レーザー光を照射し、非晶質シリコン膜を多結晶化しても良い。また、非晶質シリコン膜２００３を熱酸化し、非晶質シリコン膜の上面に酸化シリコン膜を形成し、その後レーザー光を照射し、非晶質シリコン膜を多結晶化しても良い。
【０１２１】
次に、図２１（Ａ）を参照する。多結晶シリコン膜２００４をパターンニングし、薄膜トランジスタの活性層２００５〜２００７を形成する。前記アニールを、多結晶シリコン膜のパターンニング後に行っても良い。
【０１２２】
次に、図２１（Ｂ）を参照する。活性層を形成した後ゲイト絶縁膜２００８を形成する。
【０１２３】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型を形成する。本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる。
【０１２４】
次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜２００９〜２０１６、無孔性の陽極酸化膜２０１７〜２０２０、およびゲイト電極２０２１〜２０２４を形成する（図２１（Ｂ））。
【０１２５】
こうして図２１（Ｂ）の状態が得られたら、次にゲイト電極２０２１〜２０２４および多孔性の陽極酸化膜２００９〜２０１６をマスクとしてゲイト絶縁膜２００８をエッチングする。そして、多孔性の陽極酸化膜２００９〜２０１６を除去して図２１（Ｃ）の状態を得る。なお、図２１（Ｃ）において２０２５〜２０２７で示されるのは加工後のゲイト絶縁膜である。
【０１２６】
図２２（Ａ）を参照する。次に、一導電性を付与する不純物元素の添加工程を行う。不純物元素としてはＮチャネル型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）またはＧａ（ガリウム）を用いれば良い。本実施例では、Ｎチャネル型およびＰチャネル型のＴＦＴを形成するための不純物添加をそれぞれ２回の工程に分けて行う。
【０１２７】
最初に、Ｎチャネル型のＴＦＴを形成するための不純物添加を行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ−領域を形成する。このｎ−領域は、Ｐイオン濃度が１×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０１９ａｔｏｍｓ／ｃｍ３となるように調節する。
【０１２８】
さらに、２回目の不純物添加を低加速電圧１０ｋｅＶ程度で行い、ｎ＋領域を形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このｎ＋領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【０１２９】
以上の工程を経て、ＣＭＯＳ回路を構成するＮチャネル型ＴＦＴのソース領域およびドレイン領域２０２８および２０２９、低濃度不純物領域（ＬＤＤ領域）２０３２、チャネル形成領域２０３５が形成される。また、画素ＴＦＴを構成するＮチャネル型ＴＦＴのソース領域およびドレイン領域２０３０および２０３１、低濃度不純物領域（ＬＤＤ領域）２０３３および２０３４、チャネル形成領域２０３６および２０３７が確定する（図２２（Ａ））。
【０１３０】
なお、図２２（Ａ）に示す状態ではＣＭＯＳ回路を構成するＰチャネル型ＴＦＴの活性層は、Ｎチャネル型ＴＦＴの活性層と同じ構成となっている。
【０１３１】
次に、図２２（Ｂ）に示すように、Ｎチャネル型ＴＦＴを覆ってレジストマスク２０３８を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。
【０１３２】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎチャネル型をＰチャネル型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【０１３３】
こうしてＣＭＯＳ回路を構成するＰチャネル型ＴＦＴのソース領域およびドレイン領域２０３９および２０４０、低濃度不純物領域（ＬＤＤ領域）２０４１、チャネル形成領域２０４２が形成される（図２２（Ｂ））。
【０１３４】
本実施例では、２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いてゲイト電極を形成したが、多結晶シリコン膜を用いてゲイト電極を形成しても良い。この場合、ＬＤＤ領域は、ＳｉＯ２やＳｉＮなどのサイドウォールを用いて形成される。
【０１３５】
次に、ファーネスアニール、レーザーニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【０１３６】
図２２（Ｃ）を参照する。次に、第１層間絶縁膜２０４３として酸化シリコン膜と窒化シリコン膜との積層膜を形成し、コンタクトホールを形成した後、ソース電極およびドレイン電極２０４４〜２０４８を形成して図２２（Ｃ）に示す状態を得る。なお、第１層間絶縁膜２０４３として有機性樹脂膜を用いることもできる。
【０１３７】
図２２（Ｃ）に示す状態が得られたら、有機性樹脂膜からなる第２層間絶縁膜２０４９を０．５〜３μｍの厚さに形成する（図２３（Ａ））。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、成膜方法が簡単である点、容易に膜厚を厚くできる点、比誘電率が低いので寄生容量を低減できる点、平坦性に優れている点などが挙げられる。なお、上述した以外の有機性樹脂膜を用いることもできる。
【０１３８】
次に、第２の層間絶縁膜２０４９の一部を除去し、遮光性を有する膜でなるブラックマトリクス２０５０を形成する。本実施例では、ブラックマトリクス２０５０にはチタンを用い、画素ＴＦＴのドレイン電極２０４８とブラックマトリクス２０５０との間に補助容量を形成している。また、ブラックマトリクス２０５０としては、黒色顔料を含む樹脂膜等を用いることもできる。
【０１３９】
次に、有機性樹脂膜からなる第３層間絶縁膜２０５１を０．５〜３μｍの厚さに形成する。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。なお、上述した以外の有機性樹脂膜を用いることもできる。
【０１４０】
そして第２層間絶縁膜２０４９および第３層間絶縁膜２０５１にコンタクトホールを形成し、透明画素電極２０５２を１２０ｎｍの厚さに形成する。なお、本実施例は透過型のアクティブマトリクス液晶表示装置の例であるため透明画素電極２０４６を構成する導電膜としてＩＴＯ等の透明導電膜を用いる。
【０１４１】
次に、基板全体を３５０℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。以上の工程を経て同一基板上にＣＭＯＳ回路および画素マトリクス回路を作製することができる。
【０１４２】
次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
【０１４３】
図２３（Ｂ）の状態のアクティブマトリクス基板に配向膜２０５３を形成する。本実施例では、配向膜２０５３には、ポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板２０５４、対向電極２０５５、配向膜２０５６とで構成される。
【０１４４】
なお、本実施例では、配向膜には、ポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、比較的小さなプレチル角を持つようなポリイミドを用いた。
【０１４５】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（共に図示せず）などを介して貼り合わせる。その後、両基板の間に液晶２０５７を注入し、封止剤（図示せず）によって完全に封止する。本実施例では、液晶２０５７としてネマチック液晶を用いた。
【０１４６】
よって、図２３（Ｃ）に示すような透過型のアクティブマトリクス型液晶表示装置が完成する。
【０１４７】
ここで、図２４を参照する。図２４には、本実施例によって作製されたアクティブマトリクス型液晶表示装置が示されている。図２４（Ａ）には、アクティブマトリクス型液晶表示装置の斜視図が示されている。２４０１はアクティブマトリクス基板、２０４２は対向基板、２４０３はアクティブマトリクス回路、２４０４はソースドライバ回路、２４０５および２４０６はゲイトドライバ回路、２４０７はＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ）である。
【０１４８】
また、図２４（Ｂ）には、アクティブマトリクス型液晶表示装置を図２４（Ａ）において、Ａの方向から見た図が示されている。また、図２４（Ｃ）には、アクティブマトリクス型液晶表示装置を図２４（Ａ）において、Ｂの方向から見た図が示されている。このように、本実施例のアクティブマトリクス型液晶表示装置は、ＦＰＣＦｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ）２４０７が接続される部分を除いて、３つの端面が揃っている。
【０１４９】
（実施例２）
【０１５０】
本実施例では、実施例１において、ドライバ回路や他の周辺回路を構成するＴＦＴのゲイト絶縁膜の厚さが、アクティブマトリクス回路を構成する画素ＴＦＴのゲイト絶縁膜の厚さよりも薄い場合のアクティブマトリクス型液晶表示装置を説明する。
【０１５１】
図２５を参照する。図２５には、本実施例のアクティブマトリクス型液晶表示装置のアクティブマトリクス基板が示されている。２５０１は、ドライバ回路や他の周辺回路を構成するＣＭＯＳ回路を構成するＴＦＴのゲイト絶縁膜である。２５０２は、アクティブマトリクス回路を構成する画素ＴＦＴのゲイト絶縁膜である。
【０１５２】
本実施例では、ゲイト絶縁膜２５０１は、２〜５０ｎｍ（代表的には３０ｎｍ）であり、ゲイト絶縁膜２５０２は、１００〜１５０ｎｍ（代表的には１２０ｎｍ）である。こうすることによって、ドライバ回路や他の周辺回路を構成するＣＭＯＳ回路を低電圧かつ高周波数で動作させることができる。
【０１５３】
本実施例のアクティブマトリクス型液晶表示装置の作製方法は、実施例１を参照することができる。ただし、ゲイト絶縁膜を成膜後、ドライバ回路や他の周辺回路を構成するＣＭＯＳ回路を構成するＴＦＴのゲイト絶縁膜をエッチングし、薄くする点が実施例１とは異なる。また、ゲイト絶縁膜を成膜後、画素ＴＦＴにだけゲイト絶縁膜を更に成膜することによって、ＣＭＯＳ回路を構成するＴＦＴのゲイト絶縁膜とアクティブマトリクス回路を構成するＴＦＴのゲイト絶縁膜とに厚みの差を持たせることもできる。
【０１５４】
（実施例３）
【０１５５】
本実施例では、逆スタガ型のＴＦＴの作製に本発明の非晶質シリコン膜の多結晶化システムを用いた場合について説明する。
【０１５６】
図２６を参照する。図２６には、本実施例の逆スタガ型のＴＦＴの断面図が示されている。２６０１は基板であり、実施例１で説明したようなものが用いられる。２６０２は酸化シリコン膜である。２６０３はゲイト電極である。２６０４はゲイト絶縁膜である。２６０５、２６０６、２６０７および２６０８は、多結晶シリコン膜から成る活性層である。この活性層の作製にあたっては、実施例１で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。なお、２６０５はソース領域、２６０６はドレイン領域、２６０７は低濃度不純物領域（ＬＤＤ領域）、２６０８はチャネル形成領域である。２６０９はチャネル保護膜であり、２６１０は層間絶縁膜である。２６１１および２６１２はそれぞれ、ソース電極、ドレイン電極である。
【０１５７】
（実施例４）
【０１５８】
本実施例では、実施例３とは構成が異なる逆スタガ型のＴＦＴの作製に本発明の非晶質シリコン膜の多結晶化方法を用いた場合について説明する。
【０１５９】
図２７を参照する。図２７には、本実施例の逆スタガ型のＴＦＴの断面図が示されている。２７０１は基板であり、実施例１で説明したようなものが用いられる。２７０２は酸化シリコン膜である。２７０３はゲイト電極である。２７０４はベンゾシクロブテン（ＢＣＢ）膜であり、その上面が平坦化される。２７０５は窒化シリコン膜である。ＢＣＢ膜と窒化シリコン膜とでゲイト絶縁膜を構成する。２７０６、２７０７、２７０８および２７０９は、多結晶シリコン膜から成る活性層である。この活性層の作製にあたっては、実施例１で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。なお、２７０６はソース領域、２７０７はドレイン領域、２７０８は低濃度不純物領域（ＬＤＤ領域）、２７０９はチャネル形成領域である。２７１０はチャネル保護膜であり、２７１１は層間絶縁膜である。２７１２および２７１３はそれぞれ、ソース電極、ドレイン電極である。
【０１６０】
本実施例によると、ＢＣＢ膜と窒化シリコン膜とで構成されるゲイト絶縁膜が平坦化されているので、その上に成膜される非晶質シリコン膜も平坦なものになる。よって、非晶質シリコン膜を多結晶化する際に、従来の逆スタガ型のＴＦＴよりも、均一な多結晶シリコン膜を得ることができる。
【０１６１】
（実施例５）
【０１６２】
本実施例では、実施例１とは異なる構成のＴＦＴの作製方法について図３０および図３１を用いて説明する。なお、実施例１の図２１（Ｂ）に示されるゲイト絶縁膜の形成迄の工程は、実施例１と同じなので、ここでは省略する。なお、本実施例においても、非晶質シリコン膜の代わりに、ＳｉＸＧｅ１−Ｘ（０＜Ｘ＜１）で示されるシリコンゲルマニウム膜を用いても良い。
【０１６３】
図３０を参照する。ゲイト絶縁膜３００２上に厚さ２０ｎｍのタンタル膜（Ｔａ膜）３００３と、厚さ４０ｎｍの２ｗｔ％スカンジウムを含有したアルミニウム膜（Ａｌ膜）３００４とを、スパッタ装置において積層して成膜した。そして、Ａｌ膜３００４に陽極酸化装置のプローブＰを接触させて電流を流し、Ａｌ膜３００４の表面に薄いバリア型アルミナ膜（図示せず）を形成した。この陽極酸化工程はレジストマスク３００５の密着性を向上するためである。条件は、電解溶液に３％の酒石酸を含むエチレングリコール溶液を用い、電解溶液温度３０℃、到達電圧１０Ｖ、電圧印可時間１５分、供給電流１０ｍＡ／１基板とした。そして、レジストマスク３００５を形成する（図３０（Ｂ））。
【０１６４】
図示しないアルミナ膜をクロム混酸でエッチングし、次にアルミ混酸でアルミニウム膜をエッチングして、第２の配線層としてアルミニウム層（Ａｌ層）３００６を形成した。Ａｌ層３００６はゲート配線の上層を構成するものである。向かって左側のＡｌ層３００６は最終的には活性層３００１と重なってＴＦＴのゲート電極として機能する。また、向かって右側のＡｌ層３００６は後に外部端子と接続するためのコンタクト部となる。
【０１６５】
次に、レジストマスク３００５を残したまま、陽極酸化装置において、プローブＰをタンタル膜３００３に接触させて、陽極酸化を行った。条件は、電解溶液に３％シュウ酸水溶液（温度１０℃）を用い、到達電圧８Ｖ、電圧印可時間４０分、供給電流２０ｍＡ／１基板とした。この陽極酸化条件では、Ａｌ層３００６の側面にポーラス状の陽極酸化物膜３００７（以下、ポーラスＡ．Ｏ．膜３００７と記す）が形成される。Ａ．Ｏ．膜３００７は多孔質アルミナ膜である（図３０（Ｄ））。
【０１６６】
レジストマスク３００５を除去した後、再び陽極酸化装置においてＴａ膜３００３に電圧を印加し、陽極酸化を行った。条件は、電解溶液に電解溶液に３％の酒石酸を含むエチレングリコール溶液を用い、電解溶液温度１０℃、到達電圧８０Ｖ、電圧印加時間３０分、供給電流３０ｍＡ／１基板とした。
【０１６７】
ポーラスＡ．Ｏ．膜３００７を酒石酸が浸透して、Ａｌ層３００６表面が陽極酸化されて、バリア型の陽極酸化物膜（バリアＡ．Ｏ．膜と記す）３００９が形成される。バリアＡ．Ｏ．膜３００９は無孔質アルミナ膜である。また、Ｔａ膜３００３においては、露出している部分およびポーラスＡ．Ｏ．膜３００７が存在している部分も陽極酸化されて、タンタルオキサイド膜（以下ＴａＯｘ膜と記す）３００８に変成される。残存したタンタル層（Ｔａ層）３０１０が第１の配線層として画定する。なお、ＴａＯｘ膜３００８はＴａ膜３００３よりも厚くなるが、簡単化のため、図３０中では同じ厚さに図示した（図３０（Ｅ））。
【０１６８】
次に、Ａ．Ｏ．膜３００７および３００９をマスクとして、ＴａＯｘ膜３００８とゲイト絶縁膜３００２をエッチングする。エッチングはＣＨＦ３ガスを用いたドライエッチング法により行う（図３０（Ｆ））。
【０１６９】
次に、アルミ混酸によってポーラスＡ．Ｏ．膜３００７をエッチングによって除去する。この工程によって、Ｔａ層３０１０とＡｌ層３００６が積層したゲート配線が完成する（図３１（Ａ））。
【０１７０】
また、ゲート配線の側面全てはＴａＯｘ膜３００８、バリアＡ．Ｏ．膜３００９で被覆された構造となっている。ＴａＯｘ膜３００８はバリアＡ．Ｏ．膜３００９側面よりも外側に延びている。
【０１７１】
次に、一導電性を付与する不純物イオンを活性層３００１に添加する。Ｎチャネル型ＴＦＴを作製するにはリン又は砒素を添加し、Ｐチャネル型ＴＦＴを作製するにはボロン又はガリウムを添加する。これら不純物イオンの添加はイオンインプランテーション法、プラズマドーピング法、レーザードーピング法のいずれかの手段を用いれば良い。また、ＣＭＯＳ回路を構成する様な場合にはレジストマスクを利用して不純物イオンを打ち分ければ良い。
【０１７２】
この工程は加速電圧を２度に分けて行う。１度目は加速電圧を８０ｋｅＶ程度と高めに設定し、２度目は加速電圧を３０ｋｅＶ程度と低めに設定する。こうすることで、１度目はＴａＯｘ膜３００８と絶縁膜３００２の下にも不純物イオンが添加され、２度目はＴａＯｘ膜３００８と絶縁膜３００２とがマスクとなって、その下には不純物イオンが添加されない。
【０１７３】
この様な不純物イオンの添加工程により、ＴＦＴのチャネル形成領域、ソース領域３０１２、ドレイン領域３０１３、低濃度不純物領域（ＬＤＤ領域）３０１４および３０１５が自己整合的に形成される。領域３０１１は不純物が添加されなかった領域であって、チャネル形成領域およびオフセット領域形成される。なお、各不純物領域に添加される不純物イオンの濃度は実施者が適宜設定すれば良い（図３１（Ｂ））。
【０１７４】
不純物イオンの添加工程が終了したら、ファーネスアニール、ランプアニール、レーザアニール又はそれらを併用して熱処理を行い、添加された不純物イオンの活性化を行う。なお、アルミナ膜３００９の側面から突出しているタンタルオキサイド３００８膜にタンタル層が残存した場合には、低濃度不純物領域３０１４および３０１５にゲート配線によって電圧が印加されてしまうため不都合である。そのため、添加工程終了後、４００〜６００℃程度の温度で熱酸化して、残存したタンタル層を酸化してしまうとよい。
【０１７５】
次に、酸化シリコン膜でなる層間絶縁膜３０１６を１μｍの厚さに形成する。次いで、層間絶縁膜３０１６をパターニングしてコンタクトホールを形成する。これらコンタクトホール３０１７〜３０１９の形成は次の様にして行う。
【０１７６】
まず、橋本化成株式会社製のＬＡＬ５００と呼ばれるエッチャントを用いて層間絶縁膜３０１６をエッチングする。ＬＡＬ５００はフッ化アンモニウムとフッ化水素酸と水とを混合したバッファードフッ酸に数％の界面活性剤を添加したエッチャントである。勿論、他のバッファードフッ酸でも良い。
【０１７７】
ここで用いるバッファードフッ酸は酸化シリコン膜を比較的に速い速度でエッチングできることが好ましい。層間絶縁膜３０１６は１μｍと厚いのでエッチングレートの速い方がスループットの向上につながる。
【０１７８】
こうして層間絶縁膜３０１６をエッチングした時点では，ＴＦＴ部ではソース領域３０１２、ドレイン領域３０１３が露出して，コンタクトホール３０１７および３０１８が完成する。ゲートコンタクト部ではバリアＡ．Ｏ．膜３００９が露出している。次にフッ化アンモニウムとフッ化水素酸と水とを２：３：１５０（体積％）で混合した薄いバッファードフッ酸を用いてエッチングを進行させる。
【０１７９】
このバッファードフッ酸ではシリコン膜、即ちソース領域３０１２およびドレイン領域３０１８は殆どエッチングされない。しかし、ゲートコンタクト部のバリアＡ．Ｏ．膜３００９はエッチングされ、その下のＡｌ層３００６もエッチングされる。最終的には、Ｔａ層３０１０までエッチングが到達した時点でエッチングが止まり、コンタクトホール３０１９が形成される（図３１（Ｃ））。
【０１８０】
こうして図３１（Ｃ）の状態が得られたら、導電膜でなるソース配線３０２０、ドレイン配線３０２１を形成し、同一材料でゲート配線と電気的に接続される取り出し配線３０２２を形成する（図３１（Ｄ））。
【０１８１】
このようにしてＴＦＴが完成する。アクティブマトリクス型液晶表示装置を作製する際には、実施例１の工程を参照できる。
【０１８２】
（実施例６）
【０１８３】
本実施例では、実施例１の非晶質シリコン膜の結晶化において、大出力のエキシマレーザー（ソプラ社製のタイプＳＡＥＬＣ１５）を２〜４段に連結して、より大出力のエキシマレーザーを構成し、非晶質シリコン膜に照射し、多結晶化を行った。
【０１８４】
（実施例７）
【０１８５】
本実施例は、大出力エキシマレーザ−の照射領域の端部において、レーザー光の強度分布が若干異なる場合の、非晶質シリコン膜を多結晶化する方法について説明する。なお、本実施例の方法は、初期半導体膜ににすることにも用いることができる。
【０１８６】
図３２を参照する。図３２（Ａ）には、レーザー光強度の強度分布グラフが示されている。図３２（Ａ）のグラフにおいて、縦軸はレーザー光強度であり、横軸はレーザー光照射領域のＸ軸およびＹ軸を示す。図３２（Ａ）に示すようなレーザー光においては、Ｌ１で示される、レーザー光の強度が変化する領域（ここではウィング部と呼ぶ）、レーザー光強度が一定の領域、およびＲ１で示される局所的にレーザー光強度が強い領域（ここではリプル部と呼ぶ）が混在している。このレーザー光の照射領域を上から見たを図３２（Ｂ）に示す。３２０１は強度が一定のレーザー光が照射される領域、３２０２はリプル部のレーザー光が照射される領域、３２０３はウィング部のレーザー光が照射される領域である。
【０１８７】
このようなレーザ光強度分布を有し、かつＬ１およびＲ１が大きなレーザー光を用いる場合には、回路の設計に注意が必要である。即ち、ウィング部のレーザー光が照射される領域にある非晶質シリコン膜は、完全には多結晶化されないことがあり得、またリプル部のレーザー光が照射される領域にある非晶質シリコン膜は、レーザー光強度が強すぎるため、微結晶化してしまうことがあり得る。ここで、微結晶とは、結晶粒の大きさが小さい多結晶をいう。よって例えば、Ｌ１が１００μｍ、Ｒ１が１０μｍである場合、ウィング部およびリプル部のレーザー光が照射され多結晶化されたシリコン膜の膜質は、一定の強度を有するレーザー光が照射され多結晶化されたシリコン膜の膜質とは異なってくる。よって均一な膜質を得ることができない。よって、このウィング部およびリプル部のレーザー光の照射によって多結晶化されたシリコン膜を薄膜トランジスタの活性層に用いないことが望ましい。ただし、このウィング部およびリプル部の大きさは、レーザーの光学系を調整することによって変化させることができる。
【０１８８】
（実施例８）
【０１８９】
本実施例は、実施例８で説明したレーザー光において、レーザー光のリプル部およびウィング部が異なるレーザー光を用いた場合について説明する。
【０１９０】
図３３を参照する。図３３（Ａ）には、レーザー光強度の強度分布グラフが示されている。図３３（Ａ）のグラフにおいて、縦軸はレーザー光強度であり、横軸はレーザー光照射領域のＸ軸およびＹ軸を示す。図３３（Ａ）に示すようなレーザーにおいては、Ｌ１で示されるウイング部、レーザー光強度が一定の領域、およびＲ２で示されるリプル部が混在している。図３３（Ａ）に示される様に、本実施例のレーザー光は、Ｘ軸およびＹ軸それぞれに対して、ウィング部およびリプル部がそれぞれ片側にしかない。このレーザー光の照射領域を上から見たを図３２（Ｂ）に示す。３３０１はレーザー光強度が一定の領域、３３０２はリプル部のレーザー光が照射される領域、３３０３はウィング部のレーザー光が照射される領域である。本実施例では、Ｌ１＝約５０μｍ、Ｒ２＝３０μｍとする。
【０１９１】
このような強度分布を有するレーザー光を非晶質シリコン膜の多結晶化に用いる場合、リプル部のレーザー光によって微結晶化されるシリコン膜が現れる。この微結晶化されたシリコン膜に、ウィング部のレーザー光を再度照射してやることによって、多結晶化が可能であることが分かっている。
【０１９２】
図３４を参照する。図３４には、本意実施例の非晶質シリコン膜の多結晶化の方法が示されている。３４００は基板であり、３４０１はアクティブマトリクス回路であり、３４０２および３４０３はソースドライバ回路、３４０４〜３４０７はゲイトドライバ回路である。３４０８〜３４１１はレーザー光照射領域であり、図３３で示したレーザー光が照射される領域である。これらのレーザー光照射領域のウィング部のレーザー光が照射される領域およびリプル部のレーザー光が照射される領域を、図３３に示される同じ符号で示す。なお、リプル部のレーザー光が照射される領域とウィング部のレーザー光が照射される領域とが重畳している領域には、両方の符号が付されている。
【０１９３】
図３４に示すように、本実施例の方法においては、レーザー光の位置が３回移動し、概略基板全体が多結晶化される。そして、リプル部のレーザー光の照射によって微結晶化されたシリコン膜に、移動したレーザー光のウィング部のレーザー光が照射され、多結晶化されるようになっている。
【０１９４】
よって、このリプル部のレーザー光の照射によって微結晶化されたシリコン膜に、移動したレーザー光のウィング部のレーザー光が照射され、多結晶化された半導体膜を、薄膜トランジスタの活性層として用いることもできる。なお、このウィング部およびリプル部の大きさは、レーザーの光学系を調整することによって変化させることができる。
【０１９５】
（実施例９）
【０１９６】
本発明によって作製された薄膜トランジスタを用いた半導体表示装置（代表的にはアクティブマトリクス型液晶表示装置）には様々な用途がある。本実施例では、本発明によって作製された薄膜トランジスタを用いた半導体表示装置を組み込んだ半導体装置について説明する。
【０１９７】
このような半導体装置には、ビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話など）などが挙げられる。それらの一例を図２８に示す。
【０１９８】
図２８（Ａ）は携帯電話であり、本体２８０１、音声出力部２８０２、音声入力部２８０３、半導体表示装置２８０４、操作スイッチ２８０５、アンテナ２８０６で構成される。
【０１９９】
図２８（Ｂ）はビデオカメラであり、本体２８０７、半導体表示装置２８０８、音声入力部２８０９、操作スイッチ２８１０、バッテリー２８１１、受像部２８１２で構成される。
【０２００】
図２８（Ｃ）はモバイルコンピュータであり、本体２８１３、カメラ部２８１４、受像部２８１５、操作スイッチ２８１６、半導体表示装置２８１７で構成される。
【０２０１】
図２８（Ｄ）はヘッドマウントディスプレイであり、本体２８１８、半導体表示装置２８１９、バンド部２８２０で構成される。
【０２０２】
図２８（Ｅ）はヘッドマウントディスプレイであり、半導体表示装置２８２１、バンド部２８２２で構成される。図２８（Ｅ）に示すヘッドマウントディスプレイは、半導体表示装置が一つだけ装備されている。
【０２０３】
図２８（Ｆ）はリア型プロジェクタであり、２８２３は本体、２８２４は光源、２８２５は半導体表示装置、２８２６は偏光ビームスプリッタ、２８２８はリフレクター、２８２９はスクリーンである。なお、リア型プロジェクタは、視聴者の見る位置によって、本体を固定したままスクリーンの角度を変えることができるのが好ましい。なお、半導体表示装置２８２３を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）使用することによって、さらに高解像度・高精細のリア型プロジェクタを実現することができる。
【０２０４】
図２８（Ｇ）はフロント型プロジェクタであり、本体２８３０、光源２８３１、半導体表示装置２８３２、光学系２８３３、スクリーン２８３４で構成される。なお、半導体表示装置２８３２を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）使用することによって、さらに高解像度・高精細のフロント型プロジェクタを実現することができる。
【０２０５】
【発明の効果】
【０２０６】
本発明の非晶質半導体膜の多結晶化方法においては、大出力のレーザー光が照射される領域が高精度に制御される。そして、レーザー光が照射されない領域、またはレーザー光が重畳して照射される領域は、薄膜トランジスタの活性層とならないように設計される。こうすることによって特性の均一な多結晶半導体膜を活性層として用いた薄膜トランジスタを作製することができる。
【０２０７】
また、本発明の方法は、初期半導体膜の結晶化、結晶性の改善にも用いることができ、膜質の均一な多結晶導体膜を活性層として用いた薄膜トランジスタを作製することができる。
【図面の簡単な説明】
【図１】  レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。
【図２】  レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。
【図３】  本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図４】  本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図５】  本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図６】  本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図７】  本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図８】  レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。
【図９】  本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図１０】  本発明の非晶質シリコン膜の多結晶化システムにおける、レーザー光照射領域とレーザー光非照射領域との境界の拡大図である。
【図１１】  本発明の非晶質シリコン膜の多結晶化システムにおける、レーザー光照射領域とレーザー光非照射領域との境界の拡大図である。
【図１２】  本発明の非晶質シリコン膜の多結晶化システムにおける、レーザー光照射領域とレーザー光非照射領域との境界の拡大図である。
【図１３】  レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。
【図１４】  レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。
【図１５】  本発明の非晶質シリコン膜を多結晶化するシステムの一形態を示す図である。
【図１６】  レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。
【図１７】  本発明の非晶質シリコン膜の多結晶化システムにおける、レーザー光照射重畳領域の拡大図である。
【図１８】  本発明の非晶質シリコン膜の多結晶化システムにおける、レーザー光照射重畳領域の拡大図である。
【図１９】  本発明の非晶質シリコン膜の多結晶化システムにおける、レーザー光照射重畳領域の拡大図である。
【図２０】  本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の作製工程図である。
【図２１】  本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の作製工程図である。
【図２２】  本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の作製工程図である。
【図２３】  本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の作製工程図である。
【図２４】  本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の斜視図および側面図である。
【図２５】  本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の別の実施形態である。
【図２６】  本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の別の実施形態である。
【図２７】  本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の別の実施形態である。
【図２８】  本発明の非晶質シリコン膜の多結晶化システムを用いて作製された薄膜トランジスタを有する半導体装置の一例である。
【図２９】  レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。
【図３０】  本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の別の作製工程図である。
【図３１】  本発明の非晶質シリコン膜の多結晶化システムを用いたアクティブマトリクス型液晶表示装置の別の作製工程図である。
【図３２】  レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域およびレーザー光強度を示す図である。
【図３３】  レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域およびレーザー光強度を示す図である。
【図３４】  レーザー光による本発明の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。
【図３５】  大出力を用いたレーザー光による従来の非晶質シリコン膜の多結晶化のレーザー照射領域を示す図である。
【符号の説明】
１００    基板
１０１、１０５    アクティブマトリクス回路
１０２、１０６  ソースドライバ
１０３、１０４、１０７、１０８  ゲイトドライバ
１０９、１１０、１１１、１１２  レーザー光照射領域
１１３  レーザー光非照射領域
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１４
【補正方法】変更
【補正の内容】
【図１４】
2000058835.tif 000001