【手続補正書】
【提出日】平成16年7月23日(2004.7.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】  明細書
【発明の名称】  微粒子形成方法、メモリ機能体およびメモリ素子
【特許請求の範囲】
【請求項１】  基板上に形成された絶縁体、または、上記基板上に電気的に絶縁された状態で形成された導電体に、導電体元素を負イオン化して注入することにより、上記絶縁体または上記導電体内に導電体微粒子を形成することを特徴とする微粒子形成方法。
【請求項２】  請求項１に記載の微粒子形成方法において、
上記絶縁体または上記導電体にイオン注入した上記導電体元素を熱処理することにより、上記導電体元素を拡散または凝集させることを特徴とする微粒子形成方法。
【請求項３】  請求項１または２に記載の微粒子形成方法において、
上記導電体元素の注入エネルギは５０ｋｅＶ未満であることを特徴とする微粒子形成方法。
【請求項４】  請求項１乃至３のいずれか１つに記載の微粒子形成方法において、
上記導電体元素のドーズ量は1×１０18ｉｏｎｓ／ｃｍ2未満であることを特徴とする微粒子形成方法。
【請求項５】  請求項１乃至４のいずれか１つに記載の微粒子形成方法において、
上記基板はシリコン基板であり、上記絶縁体は酸化シリコンまたは窒化シリコンであることを特徴とする微粒子形成方法。
【請求項６】  請求項１乃至５のいずれか１つに記載の微粒子形成方法によって形成された上記導電体微粒子を備えたことを特徴とするメモリ機能体。
【請求項７】  請求項６に記載のメモリ機能体を備えたことを特徴とするメモリ素子。
【請求項８】  請求項７に記載のメモリ素子において、
上記導電体微粒子の大きさは０．１ｎｍより大きく４．０ｎｍより小さいことを特徴とするメモリ素子。
【請求項９】  請求項２に記載の微粒子形成方法において、
上記熱処理は不活性雰囲気中で行うことを特徴とする微粒子形成方法。
【請求項１０】  請求項９に記載の微粒子形成方法において、
上記熱処理は３００℃以上９００℃以下で行うことを特徴とする微粒子形成方法。
【請求項１１】  請求項１に記載の微粒子形成方法において、
上記導電体元素は金属または半導体であることを特徴とする微粒子形成方法。
【請求項１２】  請求項１に記載の微粒子形成方法において、
上記基板は絶縁体であることを特徴とする微粒子形成方法。
【請求項１３】  請求項１に記載の微粒子形成方法において、
上記基板はシリコンオンインシュレータ基板であることを特徴とする微粒子形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、微粒子形成方法、メモリ機能体およびメモリ素子に関する。
【０００２】
【従来の技術】
近年、ナノメートルサイズの微粒子を備えた超微小な電子装置の一例である単電子トランジスタや、ナノドットやナノクリスタルと呼ばれる微粒子をゲート絶縁膜に含むメモリ素子を作成する方法が提案されている。
【０００３】
従来、微粒子形成方法としては、特開２０００−２２００５号公報に開示された方法がある。特開２０００−２２００５号公報の微粒子形成方法では、まず、シリコン熱酸化膜上にＬＰＣＶＤ（低圧化学的気相堆積）装置でアモルフアスシリコンを堆積する。その後、上記アモルファスシリコンにアニール処理を施して、シリコン熱酸化膜上にシリコン微結晶を形成する。さらに、上記シリコン微結晶上にＣＶＤ（化学的気相堆積）法でシリコン酸化膜を堆積させる。
【０００４】
また、他の微粒子形成方法としては、ＣＶＤ（化学的気相堆積）、蒸着、ＭＢＥ（分子線エピタキシ）等により基板上に薄膜を形成した後、その薄膜をフォトリソグラフィやエッチング等の微細加工技術で処理し、基板上に微粒子を形成する。そして、上記微粒子の形成後には、特開２０００−２２００５号公報と同様に微粒子上に絶縁体層を積層する。
【０００５】
【発明が解決しようとする課題】
しかし、特開２０００−２２００５号公報の微粒子形成方法は、微粒子の面密度を高くしようとした場合、堆積工程を繰り返す回数が多くなるため、大きな手間と時間がかかるという問題がある。
【０００６】
また、フォトリソグラフィやエッチング等の微細加工技術を用いる微粒子形成方法では、微粒子の大きさと微粒子間の距離を同時にナノメートルオーダまで縮小することは極めて困難であるという問題がある。
【０００７】
これらの問題を解決できる微粒子形成方法としては、イオン注入によって絶縁膜中に金属イオンを注入し、金属イオンを熱処理によって凝集させて、金属微粒子を形成する方法がある。このようなイオン注入法を用いて導電性元素を絶縁体中に導入した場合には、比較的簡単に孤立したナノメートルサイズの微粒子を絶縁体中に形成することが可能である。
【０００８】
ところが、イオン注入後の絶縁体はしだいに正電位に帯電し、絶縁体の電位は最終的にイオンの加速電圧近くまで上昇してしまう。一般に、イオンの加速電圧は少なくとも数ｋｅＶに達することを考えれば、その絶縁体の膜圧が通常用いられる薄膜トランジスタのゲート絶縁膜程度の膜厚であると、イオンの加速電圧まで達した絶縁体は破壊されてしまい、たとえなんらかの電荷中和機構を用いても絶縁体に欠陥が生じる可能性が高いという問題がある。
【０００９】
また、上記絶縁体に注入する導電性元素は高圧の正電位に帯電するため、導電性元素はクーロン反発力によって注入エネルギから予想される注入深さには注入されず、導電性元素の注入深さにばらつきが生じるという問題がある。
【００１０】
そこで、本発明の目的は、導電体元素を注入する絶縁体または導電体が破壊されるのを阻止でき、導電性元素の注入深さのばらつきを少なくできる微粒子形成方法を提供することにある。また、上記微粒子検出方法により形成された微粒子を備えたメモリ機能体を提供することにある。さらに、そのようなメモリ機能体を備えたメモリ素子を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の微粒子形成方法は、
基板上に形成された絶縁体、または、上記基板上に電気的に絶縁された状態で形成された導電体に、導電体元素を負イオン化して注入することにより、上記絶縁体または上記導電体内に導電体微粒子を形成することを特徴としている。
【００１２】
上記構成の微粒子形成方法によれば、上記導電体元素を負イオン化して絶縁体または導電体に注入すると、負の電荷の二次電子が絶縁体または導電体から放出されて、絶縁体または導電体はほとんど帯電しない。したがって、上記絶縁体または導電体が破壊されるのを防ぐことができ、絶縁体または導電体に欠陥が生じるのを阻止することができる。
【００１３】
また、上記絶縁体または導電体はほとんど帯電しないので、絶縁体または導電体に注入した導電体元素に大きなクーロン力がかからず、導電体元素の注入深さを精度よく制御でき、導電性元素の注入深さのばらつきを少なくすることができる。
【００１４】
また、上記微粒子形成方法は、導電体元素の注入深さを精度よく制御できるので、量産性に優れている。
【００１５】
本明細書において、「導電体元素」とは、導電体を構成する金属元素や半導体元素等の元素のことである。
【００１６】
一実施形態の微粒子形成方法は、上記絶縁体または上記導電体にイオン注入した上記導電体元素を熱処理することにより、上記導電体元素を拡散または凝集させる。
【００１７】
上記実施形態の微粒子形成方法によれば、上記絶縁体または導電体にイオン注入した導電体元素を熱処理すると、導電体元素が拡散または凝集するので、導電体微粒子の大きさを所望の大きさにしたり、導電体微粒子の密度を変化させたり、導電体微粒子の分布を変化させたりすることができる。したがって、上記導電体微粒子の形成状態をより様々な形成状態にすることができる。
【００１８】
また、上記絶縁体または導電体にイオン注入した導電体元素を熱処理することより、例えばナノメートルサイズの導電体微粒子を容易に得ることができる。
【００１９】
一実施形態の微粒子形成方法は、上記導電体元素の注入エネルギは５０ｋｅＶ未満である。
【００２０】
上記実施形態の微粒子形成方法によれば、上記導電体元素の注入エネルギを５０ｋｅＶ未満にすることにより、導電体元素が絶縁体または導電体の広範囲に注入されことがなく、絶縁体または導電体内に導電体微粒子がばらついて形成されるのを確実に抑制することができる。
【００２１】
一実施形態の微粒子形成方法は、上記導電体元素のドーズ量は1×１０18ｉｏｎｓ／ｃｍ2未満である。
【００２２】
上記実施形態の微粒子形成方法によれば、上記導電体元素のドーズ量を１×１０18ｉｏｎｓ／ｃｍ2未満にすることにより、導電体元素の密度が高すぎて導電体微粒子が大きくなりすぎるのを抑制できると共に、導電体微粒子間の間隔が狭すぎて導電体微粒子同士が融着を起こすのを抑制できる。
【００２３】
また、上記導電体元素の注入エネルギを５０ｋｅＶ未満、かつ、導電体元素のドーズ量を1×１０18ｉｏｎｓ／ｃｍ2にした場合は、注入エネルギおよびドーズ量が小さい条件でイオン注入が行われ、絶縁体または導電体において注入によるダメージの発生を抑制することができる。
【００２４】
一実施形態の微粒子形成方法は、上記基板はシリコン基板であり、上記絶縁体は酸化シリコンまたは窒化シリコンである。
【００２５】
上記実施形態の微粒子形成方法によれば、上記基板はシリコン基板であり、絶縁体は酸化シリコンまたは窒化シリコンであるから、既存の半導体装置の製造方法に用いることができ、汎用性を非常に高めることができる。
【００２６】
また、上記微粒子形成方法を例えば半導体装置の製造方法に用いた場合、半導体装置の製造方法に大きな変更を加えなくてもよいので、半導体装置の製造コストが上昇せず、半導体装置を安価に製造することができる。
【００２７】
また、上記微粒子形成方法は、シリコン基板を用いて異なる複数の半導体装置を製造する場合にも利用可能できるから、実用的である。
【００２８】
また、上記微粒子形成方法を半導体装置の製造方法に用いた場合は、半導体装置の信頼性を簡単な工程で高めることができる。
【００２９】
本発明のメモリ機能体は、上記微粒子形成方法によって形成された上記導電体微粒子を備えたことを特徴としている。
【００３０】
上記構成のメモリ機能体は、上記導電体微粒子を微粒子形成方法によって形成しているので、導電体微粒子の形成位置の精度がよく、導電体微粒子のばらつきが少なくて、信頼性が高い。
【００３１】
また、上記導電体微粒子のばらつきが少ないので、メモリ機能体を薄膜化することができる。
【００３２】
本発明のメモリ素子は、上記メモリ機能体を備えたことを特徴としている。
【００３３】
上記構成のメモリ素子によれば、上記メモリ機能体を備えるので、メモリ素子を小型化することができ、量産性にも優れる。
一実施形態のメモリ素子では、上記導電体微粒子の大きさは０．１ｎｍより大きく４．０ｎｍより小さい。
一実施形態の微粒子形成方法では、上記熱処理は不活性雰囲気中で行う。
一実施形態の微粒子形成方法では、上記熱処理は３００℃以上９００℃以下で行う。
一実施形態の微粒子形成方法では、上記導電体元素は金属または半導体である。
一実施形態の微粒子形成方法では、上記基板は絶縁体である。
一実施形態の微粒子形成方法では、上記基板はシリコンオンインシュレータ基板である。
【００３４】
【発明の実施の形態】
以下、本発明の微粒子形成方法を図示の実施の形態により詳細に説明する。
【００３５】
（実施の形態１）
一般にイオン注入を行う場合、注入したい元素を正イオン化した後、正イオン化した元素を電圧で加速して固体に導入する。これに対して、本発明の微粒子形成方法では、注入を行いたい元素を負イオン化した後、正イオン化した元素を電圧で加速して固体に導入する。
【００３６】
以下、図１〜図３を用いて、本発明の実施の形態１の微粒子形成方法を説明する。以下では、微粒子として例えば銀微粒子を作製する。
【００３７】
まず、図３（ａ）に示すように、基板としてのシリコン基板２００の表面に、熱酸化工程により絶縁体としてのシリコン酸化膜２１０を形成する。ここでは、上記シリコン酸化膜２１０の膜厚を例えば約５０ｎｍにする。
【００３８】
次に、図３（ｂ）に示すように、上記シリコン酸化膜２１０内に、銀元素２０１を負イオン化して注入する。このとき、銀元素２０１の注入エネルギがあまり高エネルギであると、銀元素２０１の注入分布が広がりすぎて薄膜へのイオン注入に相応しくなく、また、シリコン酸化膜２１０にダメージを与え欠陥が生じてしまうので、注入エネルギは１００ｋｅＶ未満が好ましく、５０ｋｅＶ未満がより好ましい。
【００３９】
また、上記銀元素２０１のドーズ量があまりに多いと、後にシリコン酸化膜２１０内に形成される銀微粒子２０２（図３（ｃ）参照）の粒径が大きくなりすぎたり、シリコン酸化膜２１０へのダメージが大きくなったりする。逆に、上記銀元素２０１のドーズ量が少なすぎると銀微粒子２０２の密度が小さくなりすぎてしまう。したがって、上記銀元素２０１のドーズ量は、１×１０13ｉｏｎｓ／ｃｍ2より多く、１×１０20ｉｏｎｓ／ｃｍ2より少ない方が好ましい。そして、上記銀元素２０１のドーズ量は、１×１０14ｉｏｎｓ／ｃｍ2より多く、１×１０17ｉｏｎｓ／ｃｍ2より少ない方がより好ましい。
【００４０】
本実施の形態１では、およそ３０ｋｅＶの注入エネルギ、およそ１×１０15ｉｏｎｓ／ｃｍ2のドーズ量でＡｇ２０１を導入する。
【００４１】
上記銀元素２０１の負イオンは、図１に示すように、負イオン源１００から出射され、質量分離電磁石１２０、加速管および走査偏向部１４０を順次経由した後、シリコン基板２００を収容する注入室１５０に供給される。
【００４２】
図２に示すように、上記負イオン源１００となるプラズマ生成室１０１には放電維持およびスパッタ用のキセノンガスを導入していて、プラズマ生成室１０１内のコイルに１３．５６ＭＨｚの高周波を与えて誘導結合型の放電を起こしている。このとき、上記プラズマ生成室１０１に取り付けたスパッタリングターゲット１０２は、プラズマ生成室１０１に対して通常−６００Ｖ程度のターゲット電圧Ｖtarを印加している。上記スパッタリングターゲット１０２を構成するターゲット物質は、プラズマ生成室１０１内で発生したプラズマ中の正イオンによってスパッタされ、銀元素２０１の負イオンを生成する。
【００４３】
したがって、上記ターゲット物質は、シリコン酸化膜２１０に注入したい元素を含む物質であり、本実施の形態１においては銀の薄板となっている。また、上記ターゲット物質の表面にはセシウム蒸気を吹き付けることにより仕事関数を低下させ、負イオン生成効率を高めている。上記ターゲット物質の表面で生成された負イオンはターゲット電圧によって逆加速され、プラズマ中を通過してイオン放出孔１０３に向かう。
【００４４】
また、上記イオン放出孔１０３の付近には二次電子やプラズマ中の電子を除去するために磁場がかけられている。上記イオン放出孔１０３を通過した負イオンは、引き出し電極１０９の引き出し電圧Ｖextによって加速された後、アインツエルレンズ１１０により収束されて質量分離電磁石１２０に輸送される。以降、上記負イオンは、通常のイオン注入装置とほぼ同様に、加速管１３０と走査偏向部１４０とを順次通過して、注入室１５０内に入る。
【００４５】
本実施の形態１で用いた負イオン注入装置では、質量分離電磁石１２０で所望量の負イオンだけを取り出し、加速管１３０の加速電圧Ｖaccで所望の注入エネルギまで負イオンを加速している。その加速管１３０の入り口には、浮遊電子の加速によるＸ線の発生を抑制するための電子除去用サプレッサを設置している。そして、上記加速管１３０の出力側で、後段レンズとして静電四重極レンズにより負イオンビームの収束を行っている。また、上記走査偏向部１４０には大面積基板への負イオン注入のための走査・偏向電極がある。上記走査偏向部１４０では、ビーム中心軸を約７度偏向して加速中に負イオンと残留ガスとが衝突することによって生じた中性粒子を除去している。その後、上記負イオンは、注入室１５０内に収容したシリコン基板２００上のシリコン酸化膜２１０に注入される。
【００４６】
以上から分かるように、上記負イオン注入装置は通常のイオン注入装置とはイオンの極性が逆であるので、負イオン注入装置の印加電圧等は、図２に示すように、通常のイオン注入装置の印加電圧等の逆にする必要がある。
【００４７】
通常のイオン注入装置を用いて正イオンをシリコン酸化膜２１０に注入した場合、シリコン酸化膜２１０の表面電位が正イオンの加速電圧近くまで上昇してしまうが、上記構成の負イオン注入装置を用いて負イオンをシリコン酸化膜２１０に注入した場合、シリコン酸化膜２１０の表面電位が負イオンの加速電圧近くまで上昇することがなく、数Ｖ程度の非常に低い値に収まる。すなわち、正イオン注入では、正の電荷のイオンがシリコン酸化膜２１０の表面に入射して、負の電荷の二次電子がシリコン酸化膜２１０の表面から放出されるため、シリコン酸化膜２１０の表面は正に帯電して、シリコン酸化膜２１０の表面電位は最終的に正イオンの加速電圧まで上昇してしまうが、負イオン注入では、負の電荷のイオンがシリコン酸化膜２１０の表面に入射して、負の電荷の二次電子がシリコン酸化膜２１０の表面から放出されるので、シリコン酸化膜２１０の表面電位は±数Ｖ程度に収まる。その結果、上記シリコン酸化膜２１０はほとんど帯電しないので、シリコン酸化膜２１０が破壊されたり、シリコン酸化膜２１０に欠陥が生じたりするのを阻止することができる。
【００４８】
また、負イオン注入法では、シリコン酸化膜２１０の帯電が抑制されて、シリコン酸化膜２１０に注入した銀元素２０１に大きなクーロン力がかからないので、シリコン酸化膜２１０に対して銀元素２０１を狙い通りの深さに注入し易く、銀元素２０１の注入深さのばらつきを抑制することができる。その上、負イオン注入では正イオン注入に比べ実効的な加速電圧の変動が少なくなるので、負イオン化した銀元素２０１の注入深さをより精度よく制御でき、銀元素２０１の注入深さのばらつきをより少なくすることができる。
【００４９】
上記負イオン注入装置による負イオン注入を行った後、シリコン酸化膜２１０に熱処理を加えると、図３（ｃ）に示すように、負イオン注入された銀元素２０１が凝集し、超微粒子からなる粒径がおよそ３ｎｍ程度のナノメートルサイズの銀微粒子２２０がシリコン酸化膜２１０内に形成された。このとき、上記銀微粒子２０２は、銀イオンの加速エネルギから予想される深さに分布するように正確に形成されていた。
【００５０】
このように、上記熱処理を行うことにより、注入元素である銀元素２０１を凝集または拡散させて、所望の粒形の銀微粒子２０２を形成することができる。また、上記熱処理を行うことによって、負イオン注入時にシリコン酸化膜２１０に生じた欠陥を修復することもできる。
【００５１】
上記熱処理の温度はあまり低いと効果がなく、あまりに高温であると銀元素２０１は拡散、溶融して銀微粒子２０２を形成することができない。したがって、上記熱処理の温度は２００℃より高く注入元素の融点未満で行うことが好ましい。また、上記熱処理の温度が同一であっても熱処理の時間を長くすればその温度での効果は増大するが、熱処理の時間があまりに長いと銀微粒子の粒径が大きくなりすぎたり、銀元素２０１が微粒子を形成したい領域外まで拡散してしまうので、熱処理の時間は６時間より短いほうが好ましい。例えば、通常の熱処理炉であれば、アルゴンや窒素等の不活性雰囲気中でおおよそ３００℃〜９００℃程度の熱処理を行うのがより好ましく、本実施の形態１ではアルゴン雰囲気中、５００℃で約１時間熱処理を行った。
【００５２】
図４に、上記銀微粒子２０２を含むシリコン酸化膜２１０のＴＥＭ（透過型電子顕微鏡）像を示す。なお、図４の２２０はシリコン／酸化シリコン界面を指し示している。そして、上記シリコン酸化膜２１０中の白い点が銀微粒子２０２である。
【００５３】
図４のＴＥＭ像から、銀微粒子２０２がシリコン酸化膜２１０内で適度に散らばっているのが確認できる。このように、負イオン注入処理と熱処理とをそれぞれ一度行うだけで、シリコン酸化膜２１０内において適度に散らばったナノメートルサイズの銀微粒子２０２を形成できるので、特開２０００−２２００５号公報の微粒子形成方法のように何度も同じ工程を繰り返したり、ナノスケールの微細加工技術を用いる必要がなく、銀微粒子２０２の形成は簡単であり、銀微粒子２０２の生産性は良好である。
【００５４】
上記実施の形態１では、銀微粒子２０２を形成したが、例えば、金や銅等の金属微粒子、または、シリコンやゲルマニウム等の半導体微粒子を形成してもよい。つまり、本発明の微粒子形成法は、導電性を有する導電体微粒子を形成することができる。
【００５５】
また、上記シリコン基板２００の代わりに、シリコン以外の半導体基板、ガラス基板等の絶縁体基板、サファイア基板等を用いてもよい。
【００５６】
また、上記シリコン基板２００の代わりに、ＳＯＩ（シリコンオンインシュレータ）基板やＳＯＳ（シリコンオンサファイア）基板等を用いてもよい。この場合、上記ＳＯＩ基板やＳＯＳ基板上に電気的に絶縁された状態で形成された導電体内に、導電体微粒子を形成してもよい。このように、本発明の微粒子形成方法は、基板上に絶縁された状態で形成された導電体内に、導電性を有する導電体微粒子を形成してもよい。
【００５７】
（実施の形態２）
本実施の形態２では、シリコン基板上のシリコン酸化膜内に、上記実施の形態１と同様の微粒子形成方法でナノメートルサイズの導電体微粒子を形成し、さらに、この導電体微粒子を含むシリコン酸化膜上に通常用いられる方法で電極を形成している。上記シリコン酸化膜上に形成した電極は、導電性の物質であればなんでもよく、本実施の形態２では例えばアルミ電極とする。
【００５８】
本実施の形態２によれば、シリコン基板とアルミ電極との間に電圧を印加し、容量Ｃ（Ｆ）−電圧Ｖｇ（Ｖ）測定を行ったところ、図５に示すようなヒステリシス特性を示す結果となった。この結果から分かるように、上記導電体微粒子を含むシリコン酸化膜は、メモリ機能体として機能し、シリコン基板とアルミ電極とに同一電位を加えたときの容量の大小から２値の判別を行うことができる。
【００５９】
また、上記メモリ機能体として機能するシリコン酸化膜は、負イオン注入法を用いて作製されているため、単一熱酸化膜と同等の品質を維持しており非常に信頼性が高く、作製するための処理時間がＣＶＤ法と較べても短く、生産性に優れている。
【００６０】
また、上記シリコン酸化膜内において導電体微粒が膜厚方向にばらついて形成されてしまうのを抑制することができるので、シリコン酸化膜の薄膜化および微細化が可能である。さらに、上記シリコン基板とアルミ電極とに同一電位を加えても、シリコン酸化膜にかかる実効電場が強くなるので、低電圧化が可能となって、シリコン酸化膜は低消費電力性に優れている。
【００６１】
また、このようなメモリ機能体として機能するシリコン酸化膜を従来のＤＲＡＭ（ダイナミックランダムアクセスメモリ）のキャパシタに用いれば、リフレッシュを不要にできる、または、リフレッシュ回数を大幅に削減できる低消費電力ＤＲＡＭを実現可能となる。この場合、ＦｅＲＡＭ（強誘電体メモリ）の強誘電体のような特殊な材料を用いる必要もないので、低電力消費ＤＲＡＭは簡単な工程で作成でき生産性にも優れている。
【００６２】
なお、上記導電体微粒子の大きさは、大きすぎるとシリコン薄膜を微細化できないので、ナノメートルサイズ、つまり１μｍにするのが好ましい。しかし、上記導電体微粒子の大きさが小さすぎるとシリコン酸化膜のメモリ機能が低下するので、導電体微粒子の大きさは０．１ｎｍより大きく４．０ｎｍより小さくするのが好ましい。このようの大きさの導電体微粒子がシリコン酸化膜内に多数形成されているのが好ましい。
【００６３】
上記実施の形態２ではシリコン基板を用いていたが、シリコン以外の半導体基板、ガラス基板等の絶縁体基板、サファイア基板、ＳＯＩ基板、ＳＯＳ基板等を用いてもよい。
【００６４】
また、上記シリコン酸化膜内に、上記実施の形態１と同様の微粒子形成方法でナノメートルサイズの導電体微粒子を形成していたが、シリコン酸化膜以外の絶縁膜内に、上記実施の形態１と同様の微粒子形成方法でナノメートルサイズの導電体微粒子を形成してもよい。
【００６５】
また、上記シリコン酸化膜上に形成する電極は、アルミ以外の金属電極や、ポリシリコン等で構成してもよい。
【００６６】
（実施の形態３）
本実施の形態３では、図６に示すようメモリ素子としてのトランジスタを作製した。このトランジスタは、シリコン基板３００と、このシリコン基板３００上に形成されたゲート絶縁膜としてのシリコン酸化膜３１０とを備えている。上記シリコン酸化膜３１０内には、上記実施の形態１と同様の微粒子形成方法で作成したナノメートルサイズの導電体微粒子３０２を形成している。また、上記シリコン酸化膜３１０上にはゲート電極としてのアルミ電極３３０を形成している。そして、上記シリコン基板３００の表面部には、シリコン酸化膜３０２の下方の領域を挟むようにソース領域３４０，ドレイン領域３５０を形成している。
【００６７】
このようなトランジスタは、アルミ電極３３０をシリコン酸化膜３１０上に形成した後、フォトリソグラフィとエッチングとを行うことにより、シリコン酸化膜２１０を形成している。そして、通常の方法を用いて、シリコン基板３００の表面部にソース領域３４０，ドレイン領域３５０を形成し、配線を形成するための工程を行っている。
【００６８】
本実施の形態３のトランジスタは、上記実施の形態２の容量の大小に対応して閾値の大小が見られた。上記トランジスタにおいて書き込み消去を行う場合、フローテイングゲート型メモリと同様に、ゲート電極としてのアルミ電極３３０に十分に大きな正または負の電圧を印加する。そして、読み出し時はソース領域３４０，ドレイン領域３５０間を流れる電流を検出すればよい。上記トランジスタではアルミ電極３３０に＋１５Ｖ印加した直後と−１５Ｖ印加した直後で閾値にしておよそ２Ｖの差が生じた。したがって、上記トランジスタはフラッシュメモリ等と同様のメモリ動作を行える。
【００６９】
また、上記トランジスタは、シリコン酸化膜３１０内において導電体微粒３０２の膜厚方向のばらつきが抑制されているので、薄膜化が可能である。これにより、上記トランジスタの微細化および低電圧化が可能となる。例えば、上記トランジスタは１０Ｖ未満で駆動可能となる。
【００７０】
また、上記トランジスタは、フラッシュメモリのような複雑な作製工程を必要とせず、ＦｅＲＡＭのように特殊な材料を用いていないので、生産性に優れる。
【００７１】
上記実施の形態３では、シリコン酸化膜３１０の厚さを例えば約５０ｎｍ程度にしているが、さらにシリコンン酸化膜３１０の薄膜化が可能である。また、上記シリコン酸化膜３１０の膜厚は、導電体微粒子３０２の大きさより薄くならないように設定するのが好ましく、例えば５ｎｍ未満にするのが好ましい。
【００７２】
このように、本発明の微粒子形成方法を用いたメモリをはじめとする素子はその生産の容易性と従来のシリコンプロセスとの親和性から携帯電話をはじめ集積回路を用いるあらゆる電子機器およびシステムに組み込み可能であって、それら電子機器およびシステムは小型化、低消費電力化が可能となる。
【００７３】
上記実施の形態３ではシリコン基板３００を用いていたが、シリコン以外の半導体基板、ガラス基板等の絶縁体基板、サファイア基板、ＳＯＩ基板、ＳＯＳ基板等を用いてもよい。
【００７４】
また、上記導電体微粒子３０２は、導電性を有する微粒子であればよく、金属微粒子や半導体微粒子等であってもよい。
【００７５】
【発明の効果】
以上より明らかなように、本発明の微粒子形成方法は、導電体元素を負イオン化して絶縁体または導電体に注入するので、絶縁体または導電体はほとんど帯電せず、絶縁体または導電体が破壊されるのを阻止することができる。
【００７６】
また、上記絶縁体または導電体はほとんど帯電しないので、導電体元素の注入深さを精度よく制御でき、導電性元素の注入深さのばらつきを少なくすることができる。
【００７７】
一実施形態の微粒子形成方法は、上記絶縁体または導電体にイオン注入した導電体元素を熱処理することにより、導電体元素を拡散または凝集させて導電体微粒子を形成するので、導電体微粒子の形成状態をより様々な形成状態にすることができる。
【００７８】
一実施形態の微粒子形成方法は、上記導電体元素の注入エネルギは５０ｋｅＶ未満であるので、導電体元素が絶縁体または導電体の広範囲に注入されことがなく、絶縁体または導電体内に導電体微粒子がばらついて形成されるのを確実に抑制することができる。
【００７９】
一実施形態の微粒子形成方法は、上記導電体元素のドーズ量は1×１０18ｉｏｎｓ／ｃｍ2未満であるので、導電体元素の密度が高すぎて導電体微粒子が大きくなりすぎるのを抑制できると共に、導電体微粒子間の間隔が狭すぎて導電体微粒子同士が融着を起こすのを抑制できる。
【００８０】
一実施形態の微粒子形成方法は、上記絶縁体または導電体が表面上に形成された基板はシリコン基板であり、絶縁体は酸化シリコンまたは窒化シリコンであるから、既存の半導体装置の製造方法に用いることができ、汎用性を非常に高めることができる。
【００８１】
本発明のメモリ機能体は、上記微粒子形成方法によって形成された上記導電体微粒子を備えているので、導電体微粒子の形成位置の精度がよく、信頼性を高めることができる。
【００８２】
本発明のメモリ素子は、上記メモリ機能体を備えているので、小型化することができ、量産性を向上させることができる。
【図面の簡単な説明】
【図１】  図１は本発明の実施の形態１の微粒子形成方法で使用する負イオン注入装置のブロック図である。
【図２】  図２は上記微粒子形成方法による負イオン注入を説明するための図である。
【図３】  図３（ａ）〜（ｃ）は上記微粒子形成方法の工程図である。
【図４】  図４は本発明の実施の形態２のシリコン酸化膜のＴＥＭ像を示す図である。
【図５】  図５は上記実施の形態２のシリコン酸化膜の電気特性を示す図である。
【図６】  図６は本発明の実施の形態３のトランジスタの断面の模式図である。
【符号の説明】
２００，３００  シリコン基板
２０１  銀元素
２０２  銀微粒子
２１０，３１０  シリコン酸化膜
３０２  導電体微粒子