【手続補正書】
【提出日】平成17年6月3日(2005.6.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】発光装置及びそれを用いた電気器具
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｋ（ｋは２以上の自然数）個の画素、デジタル／アナログ変換回路、複数の第１のスイッチ及び第２のスイッチを含むブロックを複数有し、
前記ｋ個の画素の各々は、ｎ（ｎは２以上の自然数）個の記憶回路と発光素子を有し、
前記複数の第１のスイッチの各々は、前記ｎ個の記憶回路と、前記デジタル／アナログ変換回路の間に設けられ、
前記第２のスイッチは、前記デジタル／アナログ変換回路と、前記発光素子の間に設けられ、
前記デジタル／アナログ変換回路により、前記ｎビットのデジタル映像信号から変換されたアナログ映像信号を用いて階調を表現することを特徴とする発光装置。
【請求項２】
ｋ（ｋは２以上の自然数）個の画素、デジタル／アナログ変換回路、複数の第１のスイッチ及び第２のスイッチを含むブロックを複数有し、
前記ｋ個の画素の各々は、ｎ（ｎは２以上の自然数）個の記憶回路、発光素子及び前記ｎ個の薄膜トランジスタを有し、
前記複数の第１のスイッチの各々は、前記ｎ個の記憶回路と、前記デジタル／アナログ変換回路の間に設けられ、
前記第２のスイッチは、前記デジタル／アナログ変換回路と、前記発光素子の間に設けられ、
前記ｎ個の薄膜トランジスタの各々は、前記ｎビットのデジタル映像信号を供給するソース信号線駆動回路と前記ｎ個の記憶回路の各々の間に設けられ、
前記デジタル／アナログ変換回路により、前記ｎビットのデジタル映像信号から変換されたアナログ映像信号を用いて階調を表現することを特徴とする発光装置。
【請求項３】
ｋ（ｋは２以上の自然数）個の画素、デジタル／アナログ変換回路、複数の第１のスイッチ及び第２のスイッチを含むブロックを複数有し、
前記ｋ個の画素の各々は、ｎ（ｎは２以上の自然数）個の記憶回路、発光素子及び前記ｎ個の薄膜トランジスタを有し、
前記複数の第１のスイッチの各々は、前記ｎ個の記憶回路と、前記デジタル／アナログ変換回路の間に設けられ、
前記第２のスイッチは、前記デジタル／アナログ変換回路と、前記発光素子の間に設けられ、
前記ｎ個の薄膜トランジスタの各々のゲート電極は、前記ｎ本のゲート信号線のいずれかに接続され、
前記ｎ個の薄膜トランジスタの各々のソースとドレインの一方は、ソース信号線に接続され、
前記ｎ個の薄膜トランジスタの各々のソースとドレインの他方は、前記ｎ個の記憶回路のいずれかに接続され、
前記デジタル／アナログ変換回路により、前記ｎビットのデジタル映像信号から変換されたアナログ映像信号を用いて階調を表現することを特徴とする発光装置。
【請求項４】
複数のブロック、ゲート信号線駆動回路及びソース信号線駆動回路を有し、
前記複数のブロックの各々は、ｋ（ｋは２以上の自然数）個の画素、デジタル／アナログ変換回路、複数の第１のスイッチ及び第２のスイッチを有し、
前記ｋ個の画素の各々は、ｎ（ｎは２以上の自然数）個の記憶回路、発光素子及び前記ｎ個の薄膜トランジスタを有し、
前記複数の第１のスイッチの各々は、前記ｎ個の記憶回路と、前記デジタル／アナログ変換回路の間に設けられ、
前記第２のスイッチは、前記デジタル／アナログ変換回路と、前記発光素子の間に設けられ、
前記ｎ個の薄膜トランジスタの各々のゲート電極は、前記ｎ本のゲート信号線のいずれかに接続され、
前記ｎ個の薄膜トランジスタの各々のソースとドレインの一方は、ソース信号線に接続され、
前記ｎ個の薄膜トランジスタの各々のソースとドレインの他方は、前記ｎ個の記憶回路のいずれかに接続され、
前記ｎ本のゲート信号線は、前記ゲート信号線駆動回路に接続され、
前記ソース信号線は、前記ソース信号線駆動回路に接続され、
前記デジタル／アナログ変換回路により、前記ｎビットのデジタル映像信号から変換されたアナログ映像信号を用いて階調を表現することを特徴とする発光装置。
【請求項５】
ｋ（ｋは２以上の自然数）個の画素、デジタル／アナログ変換回路、複数の第１のスイッチ及び第２のスイッチを含むブロックを複数有し、
前記ｋ個の画素の各々は、ｎ（ｎは２以上の自然数）個の記憶回路、発光素子、前記ｎ個の第１の薄膜トランジスタ及び第２の薄膜トランジスタを有し、
前記複数の第１のスイッチの各々は、前記ｎ個の記憶回路と、前記デジタル／アナログ変換回路の間に設けられ、
前記第２のスイッチは、前記デジタル／アナログ変換回路と、前記発光素子の間に設けられ、
前記ｎ個の第１の薄膜トランジスタの各々は、前記ｎビットのデジタル映像信号を供給するソース信号線駆動回路と前記ｎ個の記憶回路の各々の間に設けられ、
前記第２の薄膜トランジスタは、前記発光素子に接続され、
前記デジタル／アナログ変換回路により、前記ｎビットのデジタル映像信号から変換されたアナログ映像信号を用いて階調を表現することを特徴とする発光装置。
【請求項６】
ｋ（ｋは２以上の自然数）個の画素、デジタル／アナログ変換回路、複数の第１のスイッチ及び第２のスイッチを含むブロックを複数有し、
前記ｋ個の画素の各々は、ｎ（ｎは２以上の自然数）個の記憶回路、発光素子、前記ｎ個の第１の薄膜トランジスタ及び第２の薄膜トランジスタを有し、
前記複数の第１のスイッチの各々は、前記ｎ個の記憶回路と、前記デジタル／アナログ変換回路の間に設けられ、
前記第２のスイッチは、前記デジタル／アナログ変換回路と、前記発光素子の間に設けられ、
前記ｎ個の第１の薄膜トランジスタの各々のゲート電極は、前記ｎ本のゲート信号線のいずれかに接続され、
前記ｎ個の第１の薄膜トランジスタの各々のソースとドレインの一方は、ソース信号線に接続され、
前記ｎ個の第１の薄膜トランジスタの各々のソースとドレインの他方は、前記ｎ個の記憶回路のいずれかに接続され、
前記第２の薄膜トランジスタのゲート電極は、前記第２のスイッチに接続され、
前記第２の薄膜トランジスタのソースとドレインの一方は、前記発光素子に接続され、
前記第２の薄膜トランジスタのソースとドレインの他方は、電流供給線に接続され、
前記デジタル／アナログ変換回路により、前記ｎビットのデジタル映像信号から変換されたアナログ映像信号を用いて階調を表現することを特徴とする発光装置。
【請求項７】
複数のブロック、ゲート信号線駆動回路及びソース信号線駆動回路を有し、
前記複数のブロックの各々は、ｋ（ｋは２以上の自然数）個の画素、デジタル／アナログ変換回路、複数の第１のスイッチ及び第２のスイッチを有し、
前記ｋ個の画素の各々は、ｎ（ｎは２以上の自然数）個の記憶回路、発光素子、前記ｎ個の第１の薄膜トランジスタ及び第２の薄膜トランジスタを有し、
前記複数の第１のスイッチの各々は、前記ｎ個の記憶回路と、前記デジタル／アナログ変換回路の間に設けられ、
前記第２のスイッチは、前記デジタル／アナログ変換回路と、前記発光素子の間に設けられ、
前記ｎ個の第１の薄膜トランジスタの各々のゲート電極は、前記ｎ本のゲート信号線のいずれかに接続され、
前記ｎ個の第１の薄膜トランジスタの各々のソースとドレインの一方は、ソース信号線に接続され、
前記ｎ個の第１の薄膜トランジスタの各々のソースとドレインの他方は、前記ｎ個の記憶回路のいずれかに接続され、
前記第２の薄膜トランジスタのゲート電極は、前記第２のスイッチに接続され、
前記第２の薄膜トランジスタのソースとドレインの一方は、前記発光素子に接続され、
前記第２の薄膜トランジスタのソースとドレインの他方は、電流供給線に接続され、
前記ｎ本のゲート信号線は、前記ゲート信号線駆動回路に接続され、
前記ソース信号線は、前記ソース信号線駆動回路に接続され、
前記デジタル／アナログ変換回路により、前記ｎビットのデジタル映像信号から変換されたアナログ映像信号を用いて階調を表現することを特徴とする発光装置。
【請求項８】
請求項５乃至請求項７のいずれか一項において、
一方の端子が前記第２の薄膜トランジスタのゲート電極に接続され、他方の端子が前記第２の薄膜トランジスタのソースとドレインの一方に接続された容量を有することを特徴とする発光装置。
【請求項９】
請求項２乃至請求項７のいずれか一項において、
前記ソース信号線駆動回路は、シフトレジスタ回路、ラッチ回路及びスイッチ回路を有することを特徴とする発光装置。
【請求項１０】
請求項２乃至請求項７のいずれか一項において、
前記ソース信号線駆動回路は、シフトレジスタ回路、第１のラッチ回路及び第２のラッチ回路を有することを特徴とする発光装置。
【請求項１１】
請求項２乃至請求項７のいずれか一項において、
前記ソース信号線駆動回路は、アドレスデコーダを有することを特徴とする発光装置。
【請求項１２】
請求項４又は請求項７において、
前記ゲート信号線駆動回路は、アドレスデコーダを有することを特徴とする発光装置。
【請求項１３】
請求項４又は請求項７において、
前記ｋ個の画素、前記ソース信号線駆動回路及び前記ゲート信号線駆動回路は、同一の基板上に形成されていることを特徴とする発光装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項において、
前記デジタル／アナログ変換回路に接続されたデジタル／アナログ変換回路コントローラを有することを特徴とする発光装置。
【請求項１５】
請求項１乃至請求項１４のいずれか一項において、
前記ｎ個の記憶回路の各々は、スタティック型メモリであることを特徴とする発光装置。
【請求項１６】
請求項１乃至請求項１４のいずれか一項において、
前記ｎ個の記憶回路の各々は、ダイナミック型メモリであることを特徴とする発光装置。
【請求項１７】
請求項１乃至請求項１４のいずれか一項において、
前記ｎ個の記憶回路の各々は、強誘電体メモリであることを特徴とする発光装置。
【請求項１８】
請求項１乃至請求項１４のいずれか一項において、
前記ｎ個の記憶回路の各々は、フラッシュメモリであることを特徴とする発光装置。
【請求項１９】
請求項１乃至請求項１８のいずれか一項において、
前記発光素子は、第１の電極と、有機化合物層と、第２の電極とを有することを特徴とする発光装置。
【請求項２０】
請求項１乃至請求項１９のいずれか一項に記載の前記発光装置を用いた電気器具。