【手続補正書】
【提出日】平成17年5月27日(2005.5.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
同相入力信号を受け、第１出力信号およびこの第１出力信号に実質的に直交する位相成分を有する第２出力信号を出力する第１の移相器と、
前記同相入力信号に実質的に直交する位相成分を有する直交入力信号を受け、第３出力信号およびこの第３出力信号に直交する位相成分を有する第４出力信号を出力する第２の移相器と、
前記第１出力信号から前記第４出力信号を減算し、減算信号を出力する第１の減算器と、
前記第２出力信号と前記第３出力信号を加算し、加算信号を出力する第１の加算器と、
前記減算信号を受け、第５出力信号およびこの第５出力信号に直交する位相成分を有する第６出力信号を出力する第３の移相器と、
前記加算信号を受け、第７出力信号およびこの第７出力信号に直交する位相成分を有する第８出力信号を出力する第４の移相器と、
前記第５出力信号から前記第８出力信号を減算し、減算結果を同位相出力信号として出力する第２の減算器と、
前記第６出力信号と前記第７出力信号を加算し、加算結果を直交出力信号として出力する第２の加算器と、
を具備するイメージ抑圧フィルタ回路。
【請求項２】
前記第５出力信号および前記第４出力信号をそれぞれ前記第１の減算器へ出力するバッファと、前記第２出力記号および前記第３出力信号をそれぞれ前記第１の加算器へ出力するバッファ回路を有する請求項１記載のイメージ抑圧フィルタ回路。
【請求項３】
前記第５出力信号および前記第８出力信号をそれぞれ前記第２の減算器へ出力するバッファ回路と、前記第６出力信号および前記第７出力信号をそれぞれ前記第１の加算器へ出力するバッファ回路を有する請求項１記載のイメージ抑圧フィルタ回路。
【請求項４】
前記バッファ回路は、差動回路構成をした電庄電流変換回路により構成され、前記第２の加算器或いは前記第２の減算器は電流モードで加算或いは減算を行なう請求項３記載のイメージ抑圧フィルタ回路。
【請求項５】
前記第１出力信号および前記第４出力信号をそれぞれ前記第２の減算器へ出力するバッファ回路と、前記第２出力記号および前記第３出力信号をそれぞれ前記第１の加算器へ出力するバッファ回路とを有する請求項３記載のイメージ抑圧フィルタ回路。
【請求項６】
前記バッファ回路は、差動回路構成をした電庄電流変換回路により構成され、前記加算器或いは前記減算器は電流モードで加算或いは減算を行なう請求項５記載のイメージ抑圧フィルタ回路。
【請求項７】
前記第１の移相器および第２の移相器は同じ回路構成を有する請求項１記載のイメージ抑圧フィルタ回路。
【請求項８】
前記第３の移相器および第４の移相器は同じ回路構成を有する請求項１記載のイメージ抑圧フィルタ回路。
【請求項９】
前記第１の移相器、前記第２の移相器、前記第３の移相器及び前記第４の移相器の各々は、第１の抵抗と、前記第１の抵抗の一端に接続された第１端と、
前記第１端に接続された一端を有する第１のキャパシタと、
前記第１のキャパシタの他端に接続された第２端と、
前記第２端に接続される一端を有する第２の抵抗と、
前記第２の抵抗の他端に接続された第３端と、
前記第３端に接続された一端を有する第２のキャパシタと、
前記第２のキャパシタの他端に接続された第４端とを有し、
前記第４端と前記第１の抵抗の他端とが接続されたブリッジ回路により構成され、
前記第１の移相器は、前記同相入力信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として受け、前記第１出力信号を前記ブリッジ回路の前記第３端の電位として出力し、前記第２出力信号を前記ブリッジ回路の前記第１端の電位として出力し、
前記第２の移相器は、前記直交入力信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として受け、前記第３出力信号を前記ブリッジ回路の前記第３端の電位として出力し、前記第４出力信号を前記ブリッジ回路の前記第１端の電位として出力し、
前記第３の移相器は、前記減算信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として受け、前記第５出力信号を前記ブリッジ回路の前記第３端の電位として出力し、前記第６出力信号を前記ブリッジ回路の前記第１端の電位として出力し、
前記第４の移相器は、前記加算信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として受け、前記第７出力信号を前記ブリッジ回路の前記第３端の電位として出力し、前記第８出力信号を前記ブリッジ回路の前記第１端の電位として出力する請求項１のイメージ抑圧フィルタ回路。
【請求項１０】
前記第１の移相器、前記第２の移相器、前記第３の移相器及び前記第４の移相器の各々は、
第１の抵抗と、
前記第１の抵抗の一端に接続された第１端と、
前記第１端に接続された一端を有する第１のキャパシタと、
前記第１のキャパシタの他端に接続された第２端と、
前記第２端に接続された一端を有する第２の抵抗と、
前記第２の抵抗の他端に接続された第３端と、
前記第３端に接続された一端を有する第２のキャパシタと、
前記第２のキャパシタの他端に接続された第４端とを有し、
前記第４端と前記第１の抵抗の他端とが接続されたブリッジ回路を具備し、
前記第１の移相器は、前記同相入力信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として受け、前記第１出力信号を前記ブリッジ回路の前記第３端の電位として出力し、前記第２出力信号を前記ブリッジ回路の前記第１端の電位として出力し、
前記第２の移相器は、前記直交入力信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として受け、前記第３出力信号を前記ブリッジ回路の前記第３端の電位として出力し、前記第４の出力信号を前記ブリッジ回路の前記第１端の電位として出力し、
前記第３の移相器は、前記減算信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として受け、前記第５出力信号を前記ブリッジ回路の前記第３端及び前記第１端間の電位差として出力し、前記第６出力信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として出力し、前記第４の移相器は、前記加算信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として受け、前記第７出力信号を前記ブリッジ回路の前記第３端及び前記第１端間の電位差として出力し、前記第８出力信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として出力する請求項１のイメージ抑圧フィルタ回路。
【請求項１１】
前記第１の移相器、前記第２の移相器、前記第３の移相器及び前記第４の移相器の各々は、
第１の抵抗と、
前記第１の抵抗の一端に接続された第１端と、
前記第１端に接続された一端を有する第１のキャパシタと、
前記第１のキャパシタの他端に接続された第２端と、
前記第２端に接続された一端を有する第２の抵抗と、
前記第２の抵抗の他端に接続された第３端と、
前記第３端に接続された一端を有する第２のキャパシタと、
前記第２のキャパシタの他端に接続された第４端とを有し、
前記第４端と前記第１の抵抗の他端とが接続されたブリッジ回路を具備し、
前記第１の移相器は、前記同相入力信号を前記ブリッジ回路の前記第４端び前記第２端間の電位差として受け、前記第１出力信号を前記ブリッジ回路の前記第３端及び前記第１端間の電位差として出力し、前記第２出力信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として出力し、
前記第２の移相器は、前記直交入力信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として受け、前記第３出力信号を前記ブリッジ回路の前記第３端及び前記第１端間の電位差として出力し、前記第４出力信号は前記ブリッジ回路の前記第４端及び前記第２端間の電位差として出力し、
前記第３の移相器は、前記減算信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として受け、前記第５出力信号を前記ブリッジ回路の前記第３端の電位として出力し、前記第６出力信号を前記ブリッジ回路の前記第１端の電位として出力し、
前記第４の移相器は、前記加算信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として受け、前記第７出力信号を前記ブリッジ回路の前記第３端の電位として出力され、前記第８出力信号は前記ブリッジ回路の前記第１端の電位として出力する請求項１のイメージ抑圧フィルタ回路。
【請求項１２】
前記第１の移相器、前記第２の移相器、前記第３の移相器及び前記第４の移相器は、
第１の抵抗と、
前記第１の抵抗の一端に接続された第１端と、
前記第１端に接続された一端を有する第１のキャパシタと、
前記第１のキャパシタの他端に接続された第２端と前記第２端に接続された一端を有する第２の抵抗と、
前記第２の抵抗の他端に接続された第３端と、
前記第３端に接続された一端を有する第２のキャパシタと、
前記第２のキャパシタの他端に接続された第４端と、
前記第４端とを有し、前記第１の抵抗の他端とが接続されたブリッジ回路を具備し、
前記第１の移相器は、前記同相入力信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として受け、前記第１出力信号を前記ブリッジ回路の前記第３端及び前記第１端間の電位差として出力し、前記第２出力信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として出力し、
前記第２の移相器は、前記直交入力信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として受け、前記第３出力信号を前記ブリッジ回路の前記第３端及び前記第１端間の電位差として出力し、前記第４出力信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として出力し、
前記第３の移相器は、前記減算信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として受け、前記第５出力信号を前記ブリッジ回路の前記第３端及び前記第１端間の電位差として出力し、前記第６出力信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として出力し、
前記第４の移相器は、前記加算信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として入力し、前記第７出力信号を前記ブリッジ回路の前記第３端及び前記第１端間の電位差として出力し、前記第８出力信号を前記ブリッジ回路の前記第４端及び前記第２端間の電位差として出力する請求項１のイメージ抑圧フィルタ回路。
【請求項１３】
同相入力信号を受け、第１出力信号およびこの第１出力信号に実質的に直交する位相成分を有する第２出力信号を出力する第１の移相器と、
前記同相入力信号に実質的に直交する位相成分を有する直交入力信号を受け、第３出力信号およびこの第３出力信号に直交する位相成分を有する第４出力信号を出力する第２の移相器と、
前記第１出力信号から前記第４出力信号を減算し、減算信号を出力する第１の減算器と、
前記第２出力信号と前記第３出力信号を加算し、加算信号を出力する第１の加算器とにより構成される前段移相器と、
前記減算信号を受け、第５出力信号およびこの第５出力信号に直交する位相成分を有する第６出力信号を出力する第３の移相器と、
前記加算信号を受け、第７出力信号およびこの第７出力信号に直交する位相成分を有する第８出力信号を出力する第４の移相器と、
前記第５出力信号から前記第８出力信号を減算し、減算結果を同位相出力信号として出力する第２の減算器と、
前記第６出力信号と前記第７出力信号を加算し、加算結果を直交出力信号として出力する第２の加算器とを各々が具備する複数の後段移相器とを備えるイメージ抑圧フィルタ回路。
【請求項１４】
前記第１出力信号及び前記第４出力信号をそれぞれ前記第１の減算器に入力するバッファと、前記第２出力記号及び前記第３出力信号をそれぞれ前記第１の加算器に入力するバッファ回路を有する請求項１３記載のイメージ抑圧フィルタ回路。
【請求項１５】
前記第５出力信号及び前記第８出力信号をそれぞれ前記第２の減算器に入力するバッファ回路と、前記第６出力信号及び前記第７出力信号をそれぞれ前記第２の加算器に入力するバッファ回路を有する請求項１３記載のイメージ抑圧フィルタ回路。
【請求項１６】
前記第１の移相器および第２の移相器は同じ回路構成を有する請求項１３記載のイメージ抑圧フィルタ回路。
【請求項１７】
前記第３の移相器および第４の移相器は同じ回路構成を有する請求項１３記載のイメージ抑圧フィルタ回路。
【請求項１８】
入力信号を増幅する増幅器と、
前記増幅器の増幅信号が入力され、同相信号と前記同相信号に対して直交する直交信号とを出力する入力側ミキサと、
前記同相信号に対応する同相入力信号と前記直交信号に対応する直交入力信号とを入力され、同相出力信号を出力する請求項１記載のイメージ抑圧フィルタ回路と、
前記イメージ抑圧フィルタ回路の前記同相出力信号を同相受信信号と直交受信信号に変換する出力側ミキサと、
で構成される受信機。
【請求項１９】
送信用同相信号および送信用直交信号を中間周波数信号に変換する第１の直交変調器と、
前記中間周波数信号に基づいて、同相出力信号および前記同相出力信号に対して直交する直交出力信号を生成する請求項１記載のイメージ抑圧フィルタ回路と、
前記同相出力信号および前記直交出力信号を無線周波数信号に変換する第２の直交変調器と、
により構成される送信機。