【手続補正書】
【提出日】平成17年10月17日(2005.10.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】イメージセンサ
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  半導体を基板としたアクティブピクセルイメージセンサであって、
半導体基板の主要表面上に形成された複数のアクティブピクセルであって、光検出器を有しており、二次元アレイを形成する複数列および複数行に配列されており、電荷パケットを電圧信号に変換する複数のアクティブピクセルと、
単一行に少なくとも二種類の異なる有色ピクセルが配列されるように有色ピクセルを形成するために前記ピクセルの大多数の上に配列された少なくとも二種類の異なる色から成る複数のカラーフィルタと、
前記光検出器に隣接し、複数の電極の１つによって制御される複数の転送ゲートであって、その転送ゲートの電極に所定の電圧を印加した時に前記光検出器に近接する静電位を変調して、前記光検出器から電荷を除去することが可能である複数の転送ゲートと、
前記単一行における異なる色の各色に対して少なくとも一つのバスが備えられるよう配列された１行当たり少なくとも２つのバスであって、その各々が、前記電極の１つを介して、前記異なる色の一つのみと関連する前記転送ゲートと動作が連係するよう接続されており、単一行における各ピクセルからの信号が全てそれぞれの対応するバスに実質的に同時に読み出されるようになっているバスと、
タイミング回路に電気的に接続するためのインターフェース手段であって、前記バスの各々に対する少なくとも１つの接続部を有し、各接続部に前記タイミング回路からの少なくとも１つの入力端子を有するインターフェース手段と、
を備えるアクティブピクセルセンサを備えており、
これにより、前記異なる色の各々が、前記異なる色のその他の色から独立して前記タイミング回路によって制御される蓄積期間を有することが可能であり、前記二次元アレイ全体における実質的に全ての色の蓄積時間が実質的に同時に終了することを特徴とするイメージセンサ。
【請求項２】  半導体を基板としたアクティブピクセルイメージセンサであって、
半導体基板の主要表面上に形成された複数のアクティブピクセルであって、各々が光検出器を有しており、二次元アレイを形成する複数列および複数行に配列されており、電荷パケットを電圧信号に変換する複数のアクティブピクセルと、
単一行に少なくとも二種類の異なる有色ピクセルが配列されるように有色ピクセルを形成するために前記ピクセルの大多数の上に配列された少なくとも二種類の異なる色から成る複数のカラーフィルタと、
前記光検出器に隣接し、複数の電極の１つによって制御される複数のゲートであって、そのゲートの電極に所定の電圧を印加した時に前記光検出器から電荷を排出することが可能である複数のゲートと、
前記ピクセルのなかに形成され、ＣＭＯＳ制御回路と動作が連係するよう接続された感知ノードと、
前記単一行における前記カラーフィルタの各色に対して少なくとも一つのバスが備えられるよう配列された１行当たり少なくとも２つのバスであって、その各々が、前記電極の１つを介して、前記色の一つのみと関連する前記ゲートと動作が連係するよう接続されており、単一行における各ピクセルからの信号が全てそれぞれの対応するバスに実質的に同時に読み出されるようになっているバスと、
タイミング回路に電気的に接続するためのインターフェース手段であって、前記バスの各々に対する個別の接続部を有し、所望の時間に、前記バスに対して前記所定の電圧をかけることが可能であるインターフェース手段と、
を備えるアクティブピクセルセンサを備えており、
これにより、各々の色が、その他の色についての同等の蓄積から独立して前記タイミング回路によって制御される蓄積期間を有することが可能であり、前記二次元アレイ全体における実質的に全ての色の蓄積時間が実質的に同時に終了することを特徴とするイメージセンサ。
【請求項３】  半導体を基板としたアクティブピクセルイメージセンサであって、
半導体基板の主要表面上に形成された複数のアクティブピクセルであって、その大多数が光検出器を有しており、二次元アレイを形成する複数列および複数行に配列されており、電荷パケットを電圧信号に変換する複数のアクティブピクセルと、
単一行に少なくとも二種類の異なる有色ピクセルが配列されるように有色ピクセルを形成するために前記ピクセルの第２の大多数の上に配列された少なくとも二種類の異なる色から成る複数のカラーフィルタと、
前記ピクセルの各々のなかに形成され、ＣＭＯＳ制御回路と動作が連係するよう接続された感知ノードと、
前記単一行における各色に対して、前記ピクセルと動作が連係するよう接続された少なくとも一つの固有のバスが備えられるよう配列された１行当たり少なくとも２つのバスであって、単一行における各ピクセルからの信号が全てそれぞれの対応するバスに実質的に同時に読み出されるようになっているバスと、
タイミング回路に電気的に接続するためのインターフェース手段であって、前記バスの各々に対する個別の接続部を有し、所望の時間に、前記バスに対して前記所定の電圧をかけることが可能であるインターフェース手段と、
を備えるアクティブピクセルセンサを備えており、
これにより、各々の色が、その他の色についての同等の蓄積から独立して前記タイミング回路によって制御される蓄積期間を有することが可能であり、前記二次元アレイ全体における実質的に全ての色の蓄積時間が実質的に同時に終了することを特徴とするイメージセンサ。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、半導体を基板としたアクティブピクセルイメージセンサに関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
【課題を解決するための手段】
本発明は、上述の欠点を回避しつつ、プログラム可能なカラーバランスをカラーイメージセンサにて実施可能にすることにより、上記の問題の解決を図る。電圧依存の信号処理を実施しないプログラマブルカラーバランス手段を提供する一つのアプローチは、各カラーの蓄積時間を調節することである。それを実施すると、ピクセル内に生成される信号電荷は所望のカラーバランスに比例しており、その後の処理は全く必要が無い。本発明は、いずれの所定のカラーに対しても個別に蓄積を制御する方法を利用したイメージセンサを提供する。その際、同じセンサ読み出し機構を保持し、また従来技術の装置において必要な更なる電圧依存のカラーバランス信号処理を不要とする。以上は、所定の行内の各カラーに、別々の転送ゲートバスまたはリセットゲートバスを設けることにより可能になる。このようにして、所定の行の各カラーの蓄積時間は、個別に制御される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明は、一以上の上述の問題を解決するためのものである。本発明は、半導体を基板としたアクティブピクセルイメージセンサであって、半導体基板の主要表面上に形成された複数のアクティブピクセルであって、光検出器を有しており、二次元アレイを形成する複数列および複数行に配列されており、電荷パケットを電圧信号に変換する複数のアクティブピクセルと、単一行に少なくとも二種類の異なる有色ピクセルが配列されるように有色ピクセルを形成するために前記ピクセルの大多数の上に配列された少なくとも二種類の異なる色から成る複数のカラーフィルタと、前記光検出器に隣接し、複数の電極の１つによって制御される複数の転送ゲートであって、その転送ゲートの電極に所定の電圧を印加した時に前記光検出器に近接する静電位を変調して、前記光検出器から電荷を除去することが可能である複数の転送ゲートと、前記単一行における異なる色の各色に対して少なくとも一つのバスが備えられるよう配列された１行当たり少なくとも２つのバスであって、その各々が、前記電極の１つを介して、前記異なる色の一つのみと関連する前記転送ゲートと動作が連係するよう接続されており、単一行における各ピクセルからの信号が全てそれぞれの対応するバスに実質的に同時に読み出されるようになっているバスと、タイミング回路に電気的に接続するためのインターフェース手段であって、前記カラーバスの各々に対する少なくとも１つの接続部を有し、各接続部に前記タイミング回路からの少なくとも１つの入力端子を有するインターフェース手段と、を備えるアクティブピクセルセンサを備えており、これにより、前記異なる色の各々が、前記異なる色のその他の色から独立して前記タイミング回路によって制御される蓄積期間を有することが可能であり、前記二次元アレイ全体における実質的に全ての色の蓄積時間が実質的に同時に終了することを特徴とする。
また、本発明は、半導体を基板としたアクティブピクセルイメージセンサであって、半導体基板の主要表面上に形成された複数のアクティブピクセルであって、各々が光検出器を有しており、二次元アレイを形成する複数列および複数行に配列されており、電荷パケットを電圧信号に変換する複数のアクティブピクセルと、単一行に少なくとも二種類の異なる有色ピクセルが配列されるように有色ピクセルを形成するために前記ピクセルの大多数の上に配列された少なくとも二種類の異なる色から成る複数のカラーフィルタと、前記光検出器に隣接し、複数の電極の１つによって制御される複数のゲートであって、そのゲートの電極に所定の電圧を印加した時に前記光検出器から電荷を排出することが可能である複数のゲートと、前記ピクセルのなかに形成され、ＣＭＯＳ制御回路と動作が連係するよう接続された感知ノードと、前記単一行における前記カラーフィルタの各色に対して少なくとも一つのバスが備えられるよう配列された１行当たり少なくとも２つのバスであって、その各々が、前記電極の１つを介して、前記色の一つのみと関連する前記ゲートと動作が連係するよう接続されており、単一行における各ピクセルからの信号が全てそれぞれの対応するバスに実質的に同時に読み出されるようになっているバスと、タイミング回路に電気的に接続するためのインターフェース手段であって、前記バスの各々に対する個別の接続部を有し、所望の時間に、前記バスに対して前記所定の電圧をかけることが可能であるインターフェース手段と、を備えるアクティブピクセルセンサを備えており、これにより、各々の色が、その他の色についての同等の蓄積から独立して前記タイミング回路によって制御される蓄積期間を有することが可能であり、前記二次元アレイ全体における実質的に全ての色の蓄積時間が実質的に同時に終了することを特徴とする。
また、本発明は、半導体を基板としたアクティブピクセルイメージセンサであって、半導体基板の主要表面上に形成された複数のアクティブピクセルであって、その大多数が光検出器を有しており、二次元アレイを形成する複数列および複数行に配列されており、電荷パケットを電圧信号に変換する複数のアクティブピクセルと、単一行に少なくとも二種類の異なる有色ピクセルが配列されるように有色ピクセルを形成するために前記ピクセルの第２の大多数の上に配列された少なくとも二種類の異なる色から成る複数のカラーフィルタと、前記ピクセルの各々のなかに形成され、ＣＭＯＳ制御回路と動作が連係するよう接続された感知ノードと、前記単一行における各色に対して、前記ピクセルと動作が連係するよう接続された少なくとも一つの固有のバスが備えられるよう配列された１行当たり少なくとも２つのバスであって、単一行における各ピクセルからの信号が全てそれぞれの対応するバスに実質的に同時に読み出されるようになっているバスと、タイミング回路に電気的に接続するためのインターフェース手段であって、前記バスの各々に対する個別の接続部を有し、所望の時間に、前記バスに対して前記所定の電圧をかけることが可能であるインターフェース手段と、を備えるアクティブピクセルセンサを備えており、これにより、各々の色が、その他の色についての同等の蓄積から独立して前記タイミング回路によって制御される蓄積期間を有することが可能であり、前記二次元アレイ全体における実質的に全ての色の蓄積時間が実質的に同時に終了することを特徴とする。