【手続補正書】
【提出日】平成16年9月1日(2004.9.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に、薄膜トランジスタと保持容量とを有する画素と、第１の信号線と、第２の信号線と、アナログバッファと、スイッチとを有し、
前記薄膜トランジスタのソースとドレインの一方は、前記第１の信号線に接続され、他方は、前記保持容量の一方の電極に接続され、
前記第１の信号線は、前記アナログバッファの入力に接続され、
前記アナログバッファの出力は、前記スイッチを介して前記第２の信号線に接続され、
前記第２の信号線は、前記基板の外部に設けられた回路と電気的に接続されていることを特徴とする表示装置。
【請求項２】
絶縁表面を有する基板上に、薄膜トランジスタと保持容量とを有する画素と、第１の信号線と、第２の信号線と、駆動回路と、アナログバッファと、第１のスイッチと、第２のスイッチとを有し、
前記薄膜トランジスタのソースとドレインの一方は、前記第１の信号線に接続され、他方は、前記保持容量の一方の電極に接続され、
前記第１の信号線は、前記アナログバッファの入力に接続され、且つ前記第２のスイッチを介して前記駆動回路の出力と接続され、
前記アナログバッファの出力は、前記第１のスイッチを介して前記第２の信号線に接続され、
前記第２の信号線は、前記基板の外部に設けられた回路と電気的に接続されていることを特徴とする表示装置。
【請求項３】
絶縁表面を有する基板上に、薄膜トランジスタと保持容量とを有する画素を複数と、複数の第１の信号線と、第２の信号線と、複数のアナログバッファと、複数のスイッチとを有し、
前記薄膜トランジスタのソースとドレインの一方は、前記複数の第１の信号線のうちの１本の第１の信号線に接続され、他方は、前記保持容量の一方の電極に接続され、
前記複数の第１の信号線それぞれは、前記複数のアナログバッファのうちの互いに異なる１つのアナログバッファの入力に接続され、
前記複数のアナログバッファの出力は、前記複数のスイッチのうちの互いに異なる１つのスイッチを介して前記第２の信号線に接続され、
前記第２の信号線は、前記基板の外部に設けられた回路と電気的に接続されていることを特徴とする表示装置。
【請求項４】
絶縁表面を有する基板上に、薄膜トランジスタと保持容量とを有する画素を複数と、複数の第１の信号線と、第２の信号線と、駆動回路と、複数のアナログバッファと、複数の第１のスイッチと、複数の第２のスイッチとを有し、
前記薄膜トランジスタのソースとドレインの一方は、前記複数の第１の信号線のうちの１本の第１の信号線に接続され、他方は、前記保持容量の一方の電極に接続され、
前記複数の第１の信号線それぞれは、前記アナログバッファのうちの互いに異なる１つのアナログバッファの入力に接続され、且つ前記複数の第２のスイッチのうちの互いに異なる１つの第２のスイッチを介して前記駆動回路の出力と接続され、
前記複数のアナログバッファの出力は、前記複数の第１のスイッチのうちの互いに異なる１つの第１のスイッチを介して前記第２の信号線に接続され、
前記第２の信号線は、前記基板の外部に設けられた回路と電気的に接続されていることを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記画素は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に挟まれた液晶とを有し、
前記薄膜トランジスタのソースまたはドレインのうち、前記保持容量と接続された側は、前記第１の電極と接続されていることを特徴とする表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記表示装置を用いることを特徴とする電子機器。
【請求項７】
請求項１乃至請求項５のいずれか一項において、
前記表示装置を用いることを特徴とするパーソナルコンピュータ、画像再生装置またはテレビ受像機。
【請求項８】
絶縁表面を有する基板上に、薄膜トランジスタと保持容量とを有する画素と、第１の信号線と、第２の信号線と、駆動回路と、アナログバッファと、スイッチとを有し、
前記薄膜トランジスタのソースとドレインの一方は、前記第１の信号線に接続され、他方は、前記保持容量の一方の電極に接続され、
前記薄膜トランジスタをオン状態にし、前記駆動回路より第１の電位を前記第１の信号線に入力し、前記保持容量に電荷を保持する手順と、
前記第１の信号線と前記駆動回路の接続を切り、前記アナログバッファと前記スイッチとを介して、前記第１の信号線の電位を前記第２の信号線に出力する手順とを有することを特徴する表示装置の検査方法。
【請求項９】
絶縁表面を有する基板上に、薄膜トランジスタと保持容量とを有する画素と、第１の信号線と、第２の信号線と、駆動回路と、アナログバッファと、スイッチとを有し、
前記薄膜トランジスタのソースとドレインの一方は、前記第１の信号線に接続され、他方は、前記保持容量の一方の電極に接続され、
前記基板の外部に設けられた検出回路を有し、
前記薄膜トランジスタをオン状態にし、前記駆動回路より第１の電位を前記第１の信号線に入力し、前記保持容量に電荷を保持する手順と、
前記薄膜トランジスタをオフ状態にし、前記第１の信号線を前記第１の電位とは異なる第２の電位とする手順と、
前記アナログバッファと前記スイッチとを介して、前記第２の電位を前記第２の信号線に出力する手順と、
前記第２の信号線に入力された電位と第３の電位の差を前記検出回路において増幅し、第１の電圧とする手順と、
前記第１の信号線と前記駆動回路の接続を切り、前記薄膜トランジスタをオンの状態にし、前記アナログバッファと前記スイッチとを介して、前記第１の信号線の電位を前記第２の信号線に出力する手順と、
前記第２の信号線に入力された電位と前記第３の電位の差を前記検出回路において増幅し、第２の電圧とする手順と、
前記第１の電圧と前記第２の電圧とを比較する手順とを有することを特徴とする表示装置の検査方法。
【請求項１０】
絶縁表面を有する基板上に、薄膜トランジスタと保持容量とを有する画素と、第１の信号線と、第２の信号線と、駆動回路と、アナログバッファと、スイッチとを有し、
前記薄膜トランジスタのソースとドレインの一方は、前記第１の信号線に接続され、他方は、前記保持容量の一方の電極に接続され、
前記基板の外部に設けられた検出回路と、メモリとを有し、
前記薄膜トランジスタをオン状態にし、前記駆動回路より第１の電位を前記第１の信号線に入力し、前記保持容量に電荷を保持する手順と、
前記薄膜トランジスタをオフ状態にし、前記第１の信号線を前記第１の電位とは異なる第２の電位とする手順と、
前記アナログバッファと前記スイッチとを介して、前記第２の電位を前記第２の信号線に出力する手順と、
前記第２の信号線に入力された電位と第３の電位の差を前記検出回路において増幅し、第１の電圧とする手順と、
前記第１の電圧をメモリに記憶する手順と、
前記第１の信号線と前記駆動回路の接続を切り、前記薄膜トランジスタをオンの状態にし、前記アナログバッファと前記スイッチとを介して、前記第１の信号線の電位を前記第２の信号線に出力する手順と、
前記第２の信号線に入力された電位と前記第３の電位の差を前記検出回路において増幅し、第２の電圧とする手順と、
前記メモリに記憶された第１の電圧と前記第２の電圧とを比較する手順とを有することを特徴とする表示装置の検査方法。
【請求項１１】
絶縁表面を有する基板上に、薄膜トランジスタと保持容量とを有する画素と、第１の信号線と、第２の信号線と、第１の駆動回路と、第２の駆動回路と、アナログバッファと、前記第２の駆動回路によってオン・オフが切り替えられるスイッチとを有し、
前記薄膜トランジスタのソースとドレインの一方は、前記第１の信号線に接続され、他方は、前記保持容量の一方の電極に接続され、
前記基板の外部に設けられた検出回路を有し、
前記薄膜トランジスタをオン状態にし、前記第１の駆動回路より第１の電位を前記第１の信号線に入力し、前記保持容量に電荷を保持する手順と、
前記薄膜トランジスタをオフ状態にし、前記第１の信号線を前記第１の電位とは異なる第２の電位とする手順と、
前記アナログバッファと前記スイッチとを介して、前記第２の電位を前記第２の信号線に出力する手順と、
前記第２の信号線に入力された電位と第３の電位の差を前記検出回路において増幅し、第１の電圧とする手順と、
前記第１の信号線と前記第１の駆動回路の接続を切り、前記薄膜トランジスタをオンの状態にし、前記アナログバッファと前記スイッチとを介して、前記第１の信号線の電位を前記第２の信号線に出力する手順と、
前記第２の信号線に入力された電位と前記第３の電位の差を前記検出回路において増幅し、第２の電圧とする手順と、
前記第１の電圧と前記第２の電圧とを比較する手順とを有することを特徴とする表示装置の検査方法。
【請求項１２】
絶縁表面を有する基板上に、薄膜トランジスタと保持容量とを有する画素と、第１の信号線と、第２の信号線と、第１の駆動回路と、第２の駆動回路と、アナログバッファと、前記第２の駆動回路によってオン・オフが切り替えられるスイッチとを有し、
前記薄膜トランジスタのソースとドレインの一方は、前記第１の信号線に接続され、他方は、前記保持容量の一方の電極に接続され、
前記基板の外部に設けられた検出回路と、メモリとを有し、
前記薄膜トランジスタをオン状態にし、前記第１の駆動回路より第１の電位を前記第１の信号線に入力し、前記保持容量に電荷を保持する手順と、
前記薄膜トランジスタをオフ状態にし、前記第１の信号線を前記第１の電位とは異なる第２の電位とする手順と、
前記アナログバッファと前記スイッチとを介して、前記第２の電位を前記第２の信号線に出力する手順と、
前記第２の信号線に入力された電位と第３の電位の差を前記検出回路において増幅し、第１の電圧とする手順と、
前記第１の電圧をメモリに記憶する手順と、
前記第１の信号線と前記第１の駆動回路の接続を切り、前記薄膜トランジスタをオンの状態にし、前記アナログバッファと前記スイッチとを介して、前記第１の信号線の電位を前記第２の信号線に出力する手順と、
前記第２の信号線に入力された電位と前記第３の電位の差を前記検出回路において増幅し、第２の電圧とする手順と、
前記メモリに記憶された第１の電圧と前記第２の電圧とを比較する手順とを有することを特徴とする表示装置の検査方法。
【請求項１３】
絶縁表面を有する基板上に、薄膜トランジスタと保持容量とを有する画素と、第１の信号線と、第２の信号線と、駆動回路と、アナログバッファと、前記駆動回路が有するシフトレジスタによってオン・オフが切り替えられるスイッチとを有し、
前記薄膜トランジスタのソースとドレインの一方は、前記第１の信号線に接続され、他方は、前記保持容量の一方の電極に接続され、
前記基板の外部に設けられた検出回路を有し、
前記薄膜トランジスタをオン状態にし、前記駆動回路より第１の電位を前記第１の信号線に入力し、前記保持容量に電荷を保持する手順と、
前記薄膜トランジスタをオフ状態にし、前記第１の信号線を前記第１の電位とは異なる第２の電位とする手順と、
前記アナログバッファと前記スイッチとを介して、前記第２の電位を前記第２の信号線に出力する手順と、
前記第２の信号線に入力された電位と第３の電位の差を前記検出回路において増幅し、第１の電圧とする手順と、
前記第１の信号線と前記駆動回路の接続を切り、前記薄膜トランジスタをオンの状態にし、前記アナログバッファと前記スイッチとを介して、前記第１の信号線の電位を前記第２の信号線に出力する手順と、
前記第２の信号線に入力された電位と前記第３の電位の差を前記検出回路において増幅し、第２の電圧とする手順と、
前記第１の電圧と前記第２の電圧とを比較する手順とを有することを特徴とする表示装置の検査方法。
【請求項１４】
絶縁表面を有する基板上に、薄膜トランジスタと保持容量とを有する画素と、第１の信号線と、第２の信号線と、駆動回路と、アナログバッファと、前記駆動回路が有するシフトレジスタによってオン・オフが切り替えられるスイッチとを有し、
前記薄膜トランジスタのソースとドレインの一方は、前記第１の信号線に接続され、他方は、前記保持容量の一方の電極に接続され、
前記基板の外部に設けられた検出回路と、メモリとを有し、
前記薄膜トランジスタをオン状態にし、前記駆動回路より第１の電位を前記第１の信号線に入力し、前記保持容量に電荷を保持する手順と、
前記薄膜トランジスタをオフ状態にし、前記第１の信号線を前記第１の電位とは異なる第２の電位とする手順と、
前記アナログバッファと前記スイッチとを介して、前記第２の電位を前記第２の信号線に出力する手順と、
前記第２の信号線に入力された電位と第３の電位の差を前記検出回路において増幅し、第１の電圧とする手順と、
前記第１の電圧をメモリに記憶する手順と、
前記第１の信号線と前記駆動回路の接続を切り、前記薄膜トランジスタをオンの状態にし、前記アナログバッファと前記スイッチとを介して、前記第１の信号線の電位を前記第２の信号線に出力する手順と、
前記第２の信号線に入力された電位と前記第３の電位の差を前記検出回路において増幅し、第２の電圧とする手順と、
前記メモリに記憶された第１の電圧と前記第２の電圧とを比較する手順とを有することを特徴とする表示装置の検査方法。
【請求項１５】
請求項９乃至請求項１４のいずれか一項において、
前記第１の電圧と前記第２の電圧とを比較する手順では、前記第１の電圧と前記第２の電圧の差分を計算することを特徴とする表示装置の検査方法。
【請求項１６】
請求項９乃至請求項１５のいずれか一項において、
前記第３の電位と前記保持容量の他方の電極の電位が等しいことを特徴とする表示装置の検査方法。