【手続補正書】
【提出日】平成16年10月26日(2004.10.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】  明細書
【発明の名称】  周波数逓倍器
【特許請求の範囲】
【請求項１】  エミッタまたはソースが接地された高周波トランジスタと、
上記高周波トランジスタのコレクタまたはドレインに一端が接続された伝送線路と、
上記伝送線路の他端に一端が接続された２倍波通過阻止用先端開放スタブとを備えたことを特徴とする周波数逓倍器。
【請求項２】  入力側整合回路と、
上記入力側整合回路の出力端子にベースまたはゲートが接続され、エミッタまたはソースが接地された高周波トランジスタと、
上記高周波トランジスタのコレクタまたはドレインに一端が接続された伝送線路と、
上記伝送線路の他端に一端が接続された２倍波通過阻止用先端開放スタブと、
上記伝送線路の他端に入力端子が接続された出力側整合回路と、
上記出力側整合回路の出力端子に入力端子が接続された３倍波通過用フィルタとを備えたことを特徴とする周波数逓倍器。
【請求項３】  入力側整合回路と、
上記入力側整合回路の出力端子にベースまたはゲートが接続され、エミッタまたはソースが接地された高周波トランジスタと、
上記高周波トランジスタのコレクタまたはドレインに一端が接続されたインダクタと、
上記インダクタの他端に一端が接続されたときの２倍波通過阻止用先端開放スタブに略等価な回路であって、インダクタおよびキャパシタにより上記２倍波通過阻止用先端開放スタブを集中定数化した２倍波通過阻止用等価回路と、
上記伝送線路の他端に入力端子が接続された出力側整合回路と、
上記出力側整合回路の出力端子に入力端子が接続された３倍波通過用フィルタとを備えたことを特徴とする周波数逓倍器。
【請求項４】  請求項１乃至３のいずれか１つに記載の周波数逓倍器において、
上記高周波トランジスタのエミッタまたはソースを伝送線路を介して接地したことを特徴とする周波数逓倍器。
【請求項５】  請求項１乃至３のいずれか１つに記載の周波数逓倍器において、
上記高周波トランジスタのエミッタまたはソースをインダクタを介して接地したことを特徴とする周波数逓倍器。
【請求項６】  請求項１乃至５のいずれか１つに記載の周波数逓倍器において、
上記高周波トランジスタはへテロ接合バイポーラトランジスタであることを特徴とする周波数逓倍器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マイクロ波・ミリ波通信システムにおける高安定低雑音信号源に用いられる周波数逓倍器に関する。
【０００２】
【従来の技術】
マイクロ波・ミリ波通信システムにおける高安定低雑音信号源の構成として、低周波信号を生成するＰＬＬ(phase-locked loop:位相同期回路)発振器の出力側に複数の周波数逓倍器を直列に接続して、ＰＬＬ発信器の出力周波数を順次逓倍することにより、所望の周波数の信号を得る手法がある。従来、このようなＰＬＬ発信器では、２逓倍する周波数逓倍器を直列に接続することが一般的に行われている。
【０００３】
上記２逓倍する周波数逓倍器としては、「モノリシックマイクロ波集積回路（電子情報通信学会編）P125〜P127」に示すものがある。この周波数逓倍器は、図７に示すように、入力側の整合回路１０１と、ＦＥＴ(Field Effect Transistor:電界効果トランジスタ)１０２と、伝送線路１０３と、先端開放スタブ１０４と、出力側の整合回路１０５とを備えている。
【０００４】
上記構成の周波数逓倍器において、ＦＥＴ１０２のゲートをピンチオフ付近にバイアスし、周波数ｆ0の大きな振幅の入力信号を整合回路１０１を介してＦＥＴ１０２のゲートに入力する。そうすると、上記ＦＥＴ１０２のドレイン波形は、半波整流波形に近いものとなり、入力信号の周波数ｆ0の整数倍の周波数成分、特に偶数次の周波数成分を多く含む。上記ＦＥＴ１０２のドレイン側には、基本波を抑えるために先端開放スタブ１０４を用いた基本波トラップ回路が用いられている。上記先端開放スタブ１０４の長さは、入力信号の基本波に対して電気長９０°になるように選ばれているので、先端開放スタブ１０４の接続点では、入力信号の基本波に対して短絡し、２倍波に対して開放に見えるので、基本波成分は抑圧されて、２倍波が出力されることになる。この周波数逓倍器では、ＦＥＴ１０２による増幅作用が加わるため、高効率な周波数逓倍を行える。
【０００５】
また、３逓倍する周波数逓倍器としては、「“A Ka-Band Planar Tripler Based on Stacked Symmetric InP Heterostructure-Barrier Varactor”，IEEE MTT-S digest 1995 p.549-552」に示されたものがある。この３逓倍する周波数逓倍器は、図８に示すように、ローパスフィルタ２０１と、入力側の整合回路２０２と、ＨＢＶ（ヘテロジャンクションバリア−バラクタ）２０３と、出力側の整合回路２０４と、バンドパスフィルタ２０５とを備えている。上記ＨＢＶ２０３は、バラクタが対称に直列接続された構造をしている。
【０００６】
上記構成の周波数逓倍器は、ローパスフィルタ２０１に入力された基本波信号をローパスフィルタ２０１,入力側の整合回路２０２を介してＨＢＶ２０３に入力する。そして、上記ＨＢＶ２０３で歪み高調波を発生するが、ＨＢＶ２０３は対称構造となっているため、偶数次の高調波成分をキャンセルし、奇数次の高調波成分のみを出力する。そして、上記奇数次の高調波成分のうちの３次の高調波のみが、出力側の整合回路２０４およびバンドパスフィルタ２０５を通過して出力される。
【０００７】
【発明が解決しようとする課題】
ところで、上記２逓倍する周波数逓倍器では、所望の周波数を得るために直列に多段接続する場合、逓倍次数が高くなるほど高周波トランジスタ(ＦＥＴ)の数が多くなるため、回路が複雑になると共に、消費電力が大きくなるという問題がある。
【０００８】
また、上記３逓倍する周波数逓倍器のようにＨＢＶをはじめとするバラクタやダイオード等の受動素子を用いた場合、周波数変換損が大きく、非常に大きな入力電力が必要となるため、効率が悪いという問題がある。
【０００９】
そこで、この発明の目的は、１つの高周波トランジスタを用いた簡単な構成で３倍波を効率よく取り出すことができると共に、小型化と動作の安定化ができる周波数逓倍器を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１の周波数逓倍器は、エミッタまたはソースが接地された高周波トランジスタと、上記高周波トランジスタのコレクタまたはドレインに一端が接続された伝送線路と、上記伝送線路の他端に一端が接続された２倍波通過阻止用先端開放スタブとを備えたことを特徴としている。
【００１１】
上記請求項１の周波数逓倍器によれば、上記高周波トランジスタ(例えばバイポーラトランジスタ)のベースに入力信号を入力すると、高周波トランジスタのコレクタ電流は、ベース電圧に対して指数関数的に増加するため、多くの高調波を出力する。そして、上記２倍波通過阻止用先端開放スタブの接続点で２倍波に対して短絡となるので、２倍波が高周波トランジスタ側に反射し、３倍波が出力する。このとき、上記２倍波通過阻止用先端開放スタブで反射された２倍波と基本波とが高周波トランジスタで混合されて基本波に対して３次の高調波が生成され、上記伝送線路の電気長を最適化することによって、生成された３次の高調波が３倍波に重畳されて、３倍波の出力効率がさらに高くなる。したがって、１つの高周波トランジスタを用いた簡単な構成で３倍波を効率よく取り出すことができる。
【００１２】
また、請求項２の周波数逓倍器は、入力側整合回路と、上記入力側整合回路の出力端子にベースまたはゲートが接続され、エミッタまたはソースが接地された高周波トランジスタと、上記高周波トランジスタのコレクタまたはドレインに一端が接続された伝送線路と、上記伝送線路の他端に一端が接続された２倍波通過阻止用先端開放スタブと、上記伝送線路の他端に入力端子が接続された出力側整合回路と、上記出力側整合回路の出力端子に入力端子が接続された３倍波通過用フィルタとを備えたことを特徴としている。
【００１３】
上記請求項２の周波数逓倍器によれば、上記高周波トランジスタ(例えばバイポーラトランジスタ)のベースに上記入力側整合回路を介して入力信号を入力すると、高周波トランジスタのコレクタ電流は、ベース電圧に対して指数関数的に増加するため、多くの高調波を出力する。そして、上記２倍波通過阻止用先端開放スタブの接続点で２倍波に対して短絡となるので、２倍波が高周波トランジスタ側に反射し、３倍波が出力側整合回路,３倍波通過用フィルタを介して出力する。このとき、上記２倍波通過阻止用先端開放スタブで反射された２倍波と基本波とが高周波トランジスタで混合されて基本波に対して３次の高調波が生成され、上記伝送線路の電気長を最適化することによって、生成された３次の高調波が３倍波に重畳されて、３倍波の出力効率がさらに高くなる。したがって、１つの高周波トランジスタを用いた簡単な構成で３倍波を効率よく取り出すことができる。
【００１４】
また、請求項３の周波数逓倍器は、入力側整合回路と、上記入力側整合回路の出力端子にベースまたはゲートが接続され、エミッタまたはソースが接地された高周波トランジスタと、上記高周波トランジスタのコレクタまたはドレインに一端が接続されたインダクタと、上記インダクタの他端に一端が接続されたときの２倍波通過阻止用先端開放スタブに略等価な回路であって、インダクタおよびキャパシタにより上記２倍波通過阻止用先端開放スタブを集中定数化した２倍波通過阻止用等価回路と、上記伝送線路の他端に入力端子が接続された出力側整合回路と、上記出力側整合回路の出力端子に入力端子が接続された３倍波通過用フィルタとを備えたことを特徴としている。
【００１５】
上記請求項３の周波数逓倍器によれば、上記高周波トランジスタ(例えばバイポーラトランジスタ)のベースに上記入力側整合回路を介して入力信号を入力すると、高周波トランジスタのコレクタ電流は、ベース電圧に対して指数関数的に増加するため、多くの高調波を出力する。そして、上記２倍波通過阻止用等価回路の接続点で２倍波に対して短絡となるので、２倍波が高周波トランジスタ側に反射し、３倍波を出力側整合回路,３倍波通過用フィルタを介して出力する。このとき、上記２倍波通過阻止用等価回路で反射された２倍波と入力信号とが高周波トランジスタで混合されて基本波に対して３次の高調波が生成され、上記伝送線路の電気長を最適化することによって、生成された３次の高調波が３倍波に重畳されて、３倍波の出力効率がさらに高くなる。したがって、１つの高周波トランジスタを用いた簡単な構成で３倍波を効率よく取り出すことができる。また、インダクタはチップインダクタやスパイラルインダクタ、キャパシタはチップキャパシタやＭＩＭ(Metal Insulator Metal:メタル・インシュレータ・メタル)キャパシタを用いて構成し、先端開放スタブの分布定数回路をインダクタとキャパシタを用いて集中定数化することによって、回路の占有面積を縮小することができる。この場合、特にスパイラルインダクタとＭＩＭキャパシタを用いてＭＭＩＣ(Monolithic Microwave Integrated Circuit:モノリシック・マイクロ波集積回路)化するときに効果がある。なお、上記高周波トランジスタにＭＥＳＦＥＴやＨＥＭＴ等を用いても同様の効果が得られる。
【００１６】
また、請求項４の周波数逓倍器は、請求項１乃至３のいずれか１つの周波数逓倍器において、上記高周波トランジスタのエミッタまたはソースを伝送線路を介して接地したことを特徴としている。
【００１７】
上記請求項４の周波数逓倍器によれば、上記高周波トランジスタのエミッタ(またはソース)と接地との間に伝送線路を挿入することによって、高周波トランジスタの入力側における反射係数を小さくすることができ、逓倍利得を大きく損なうことなく、入力側の整合を容易にとることが可能となる。これにより、周波数逓倍器の入力端の反射特性を改善し、回路の動作を安定化できる。
【００１８】
また、請求項５の周波数逓倍器は、請求項１乃至３のいずれか１つの周波数逓倍器において、上記高周波トランジスタのエミッタまたはソースをインダクタを介して接地したことを特徴としている。
【００１９】
上記請求項５の周波数逓倍器によれば、上記高周波トランジスタのエミッタ(またはソース)と接地との間にインダクタを挿入することによって、高周波トランジスタの入力側における反射係数を小さくすることができ、逓倍利得を大きく損なうことなく、入力側の整合を容易にとることが可能となる。これにより、周波数逓倍器の入力端の反射特性を改善し、回路の動作を安定化できる。
【００２０】
また、請求項６の周波数逓倍器は、請求項１乃至５のいずれか１つの周波数逓倍器において、上記高周波トランジスタはへテロ接合バイポーラトランジスタ(以下、ＨＢＴという)であることを特徴としている。
【００２１】
上記請求項６の周波数逓倍器によれば、ピンチオフ付近で動作するＨＢＴの高調波出力特性と他の高周波トランジスタ例えばＨＥＭＴの高調波出力特性とを比較した場合、基本波と２倍波の差は、同じ程度であるのに対して、ＨＢＴがＨＥＭＴよりも３次以上の高調波の出力の割合が高い。したがって、上記高周波トランジスタにＨＢＴを用いることにより、３倍波の出力をより大きくできる。
【００２２】
【発明の実施の形態】
以下、この発明の周波数逓倍器を図示の実施の形態により詳細に説明する。
【００２３】
（第１実施形態）
図１はこの発明の第１実施形態の周波数逓倍器の回路図であり、１は周波数ｆ0の入力信号が入力される入力側の整合回路、２は上記入力側の整合回路１の出力端子にベースが接続され、エミッタが接地ＧＮＤに接続されたＨＢＴ(Heterojunction Bipolar Transistor:ヘテロ接合バイポーラトランジスタ)、３は上記ＨＢＴ２のコレクタに一端が接続された伝送線路、４は上記伝送線路３の他端に一端が接続された２倍波に対して電気長が９０°の先端開放スタブ、５は上記伝送線路３の他端に入力端子が接続された出力側の整合回路、６は上記出力側の整合回路５の出力端子に入力端子が接続され、３倍波のみを通す３倍波通過用フィルタである。上記入力側の整合回路１により、基本波の周波数ｆ0でＨＢＴ２の入力側の整合をとり、出力側の整合回路５により、３倍波の周波数３ｆ0でＨＢＴ２の出力側の整合をとる。また、上記整合回路１,５はバイアス回路を兼ねており、ＨＢＴ２がピンチオフ付近で動作するようにバイアスを設定している。
【００２４】
上記構成の周波数逓倍器において、周波数ｆ0の入力信号を入力側の整合回路１を介してＨＢＴ２のベースに入力すると、ＨＢＴ２のコレクタ電流は、ベース電圧に対して指数関数的に増加するため、多くの高調波を出力する。そうすると、２倍波(周波数２ｆ0)に対して電気長が９０°の２倍波通過阻止用先端開放スタブ４の接続点では、２倍波(周波数２ｆ0)に対して短絡となるので、２倍波がＨＢＴ２側に反射する。そして、上記出力側の整合回路５および３倍波通過用フィルタ６を介して３倍波を出力し、基本波や他の高調波を３倍波通過用フィルタ６で除去する。
【００２５】
上記２倍波通過阻止用先端開放スタブ４の特性インピーダンスＺcが小さい場合、周波数帯域が広くなるが、２倍波(周波数２ｆ0)の抑圧比が小さくなる。一方、特性インピーダンスＺcが大きい場合、２倍波(周波数２ｆ0)の抑圧比が大きくなるが、周波数帯域が狭くなる。すなわち、２倍波(周波数２ｆ0)の抑圧と周波数帯域とはトレードオフの関係にあり、通常、特性インピーダンスＺcを２０〜７０Ωの範囲内で選択する。
【００２６】
また、２倍波(周波数２ｆ0)に対して電気長が９０°の２倍波通過阻止用先端開放スタブ４で反射された２倍波(周波数２ｆ0)と基本波(周波数ｆ0)とがＨＢＴ２で混合され、周波数３ｆ0(＝ｆ0＋２ｆ0)の高調波が生成されるため、伝送線路３の電気長を最適化することによって、生成された周波数３ｆ0(＝ｆ0＋２ｆ0)の高調波が３倍波に重畳されて、３倍波(周波数３ｆ0)の出力がさらに大きくなる。
【００２７】
なお、上記伝送線路３の最適な長さＬdは、使用するＨＢＴによって変わるが、基本波に対して電気長２０〜４０°の範囲で３倍波の出力が最大となる。また、上記２倍波通過阻止用先端開放スタブ４および伝送線路３はマイクロストリップ線路あるいはコプレーナ線路等で構成する。
【００２８】
このように、上記周波数逓倍器では、１つのＨＢＴを用いた簡単な構成で３倍波を効率よく取り出すことができる。
【００２９】
従来の周波数逓倍器に用いられたＦＥＴのドレイン電流は、ゲート電圧に対して２乗特性となるのに対して、この第１実施形態に用いたＨＢＴのコレクタ電流は、ベース電圧に対して指数関数的に増加する。したがって、ＨＢＴをピンチオフ付近で動作させた場合、３次以上の高調波出力がＦＥＴに比べると大きくなる。
【００３０】
また、図５はＨＢＴのピンチオフ時における高調波出力特性を示しており、図６はＨＥＭＴのピンチオフ時における高調波出力特性を示している。上記ＨＢＴおよびＨＥＭＴのどちらも、最大周波数ｆmaxは６０〜７０ＧＨz、定格電流４０ｍＡ程度の素子である。図５,図６に示すように、ピンチオフ付近で動作させた場合のＨＢＴおよびＨＥＭＴの出力の高調波を比較すると、基本波と２倍波の差は、ＨＢＴおよびＨＥＭＴのどちらも約１０dＢ程度であるのに対して、基本波と３倍波の差はＨＥＭＴで３３dＢ、ＨＢＴで１８dＢとなり、基本波と４倍波の差はＨＥＭＴで３２dＢ、ＨＢＴで２２dＢとなり、ＨＢＴはＨＥＭＴに対して３次以上の高調波の出力の割合が１０dＢ以上高いことがわかる。したがって、高周波トランジスタにＨＢＴを用いることにより、３倍波の出力をより大きくすることができる。
【００３１】
（第２実施形態）
図２はこの発明の第２実施形態の周波数逓倍器の回路図であり、１１は周波数ｆ0の入力信号が入力される入力側の整合回路、１２は上記入力側の整合回路１１の出力端子がベースに接続され、エミッタが接地ＧＮＤに接続されたＨＢＴ、１３は上記ＨＢＴ１２のコレクタに一端が接続されたインダクタ、１４は上記インダクタ１３の他端に一端が接続されたインダクタ、１５は上記インダクタ１４の一端と接地ＧＮＤとの間に接続されたキャパシタ、１６は上記インダクタ１４の他端と接地ＧＮＤとの間に接続されたキャパシタ、１７は上記インダクタ１３の他端に入力端子が接続された出力側の整合回路、１８は上記出力側の整合回路の出力端子に入力端子が接続された３倍波通過用フィルタである。上記入力側の整合回路１１により、基本波の周波数ｆ0でＨＢＴ１２の入力側の整合をとり、出力側の整合回路１７により、３倍波の周波数３ｆ0でＨＢＴ１２の出力側の整合をとる。また、上記整合回路１１,１７はバイアス回路を兼ねており、ＨＢＴ１２がピンチオフ付近で動作するようにバイアスを設定している。
【００３２】
上記周波数逓倍器は、第１実施形態の図１に示す２倍波通過阻止用先端開放スタブ４の代わりに、その２倍波通過阻止用先端開放スタブ４を集中定数化した２倍波通過阻止用等回路をインダクタ１４,キャパシタ１５およびキャパシタ１６で構成している。
【００３３】
図１において２倍波通過阻止用先端開放スタブ４の特性インピーダンスをＺcとし、図２におけるインダクタ１４のインダクタンスをＬ2とし、キャパシタ１５,１６の容量をＣ2として、
Ｌ2＝Ｚc／（４πｆ0）
Ｃ2＝１／（４πｆ0・Ｚc）
と設定することにより、図１における２倍波通過阻止用先端開放スタブ４をインダクタ,キャパシタを用いて置き換えることが可能となる。
【００３４】
また、上記周波数逓倍器では、図１の伝送線路３の代わりにインダクタ１３を用いている。このインダクタ１３の最適なリアクタンスは周波数や使用するＨＢＴによって変わるが、リアクタンス（２πｆ0・Ｌ）が３０〜６０Ωで３倍波の出力が最大となる。
【００３５】
したがって、この第２実施形態の周波数逓倍器は、第１実施形態の周波数逓倍器と同様の効果を有する。
【００３６】
図２におけるインダクタ１３,１４はチップインダクタやスパイラルインダクタ、キャパシタ１５,１６はチップキャパシタやＭＩＭ(metal insulator metal:メタル・インシュレータ・メタル)キャパシタを用いて構成する。このように、インダクタとキャパシタを用いて先端開放スタブの分布定数回路を集中定数化することにより回路の占有面積を縮小することができる。特に、スパイラルインダクタとＭＩＭキャパシタを用いてＭＭＩＣ(monolithic microwave integrated circuit:モノリシック・マイクロ波集積回路)化する場合に効果がある。なお、上記２倍波通過阻止用先端開放スタブ４の分布定数回路の集中定数化は、１０ＧＨｚ程度までの回路に有効である。
【００３７】
（第３実施形態）
図３はこの発明の第３実施形態の周波数逓倍器の回路図であり、２１は周波数ｆ0の入力信号が入力される入力側の整合回路、２２は上記入力側の整合回路２１の出力端子にベースが接続されたＨＢＴ、２３は上記ＨＢＴ２２のエミッタと接地ＧＮＤとを接続する伝送線路、２４は上記ＨＢＴ２２のコレクタに一端が接続された伝送線路、２５は上記伝送線路２４の他端に一端が接続された２倍波に対して電気長が９０°の先端開放スタブ、２６は上記伝送線路２４の他端に入力端子が接続された出力側の整合回路、２７は上記出力側の整合回路２６の出力端子に入力端子が接続され、３倍波のみを通す３倍波通過用フィルタである。上記入力側の整合回路２１により、基本波の周波数ｆ0でＨＢＴ２２の入力側の整合をとり、出力側の整合回路２６により、３倍波の周波数３ｆ0でＨＢＴ２２の出力側の整合をとる。また、上記整合回路２１,２６はバイアス回路を兼ねており、ＨＢＴ２２がピンチオフ付近で動作するようにバイアスを設定している。
【００３８】
上記構成の周波数逓倍器は、ＨＢＴ２２のエミッタと接地ＧＮＤとの間に挿入された伝送線路２３を除いて第１実施形態と同一の構成をしている。したがって、この第３実施形態の周波数逓倍器は、第１実施形態の周波数逓倍器と同様の効果を有する。
【００３９】
上記第１実施形態において図１に示す伝送線路３の長さを最適化して、逓倍利得を最大にした場合、ＨＢＴの入力側における反射係数が非常に大きくなり、入力側の整合をとることがしばしば困難となると共に、反射係数が１以上となり、発振を起こすという問題がある。そこで、この第３実施形態では、ＨＢＴ２２のエミッタと接地ＧＮＤとの間に伝送線路２３を挿入することによって、ＨＢＴ２２の入力側における反射係数を小さくすることができ、逓倍利得を大きく損なうことなく、入力側を容易に整合をとることが可能となる。したがって、この周波数逓倍器の入力端の反射特性を改善し、回路の動作を安定化することができる。なお、上記伝送線路２３は基本波に対して電気長１０°程度に設定する。
【００４０】
（第４実施形態）
図４はこの発明の第４実施形態の周波数逓倍器の回路図であり、３１は周波数ｆ0の入力信号が入力される入力側の整合回路、３２は上記入力側の整合回路３１の出力端子がベースに接続されたＨＢＴ、３３は上記ＨＢＴ３２のエミッタと接地ＧＮＤとの間に接続されたインダクタ、３４は上記ＨＢＴ３２のコレクタに一端が接続されたインダクタ、３５は上記インダクタ３４の他端に一端が接続されたインダクタ、３６は上記インダクタ３５の一端と接地ＧＮＤとの間に接続されたキャパシタ、３７は上記インダクタ３５の他端と接地ＧＮＤとの間に接続されたキャパシタ、３８は上記インダクタ３４の他端に入力端子が接続された出力側の整合回路、３９は上記出力側の整合回路３８の出力端子に入力端子が接続された３倍波通過用フィルタである。上記入力側の整合回路３１により、基本波の周波数ｆ0でＨＢＴ３２の入力側の整合をとり、出力側の整合回路３８により、３倍波の周波数３ｆ0でＨＢＴ３２の出力側の整合をとる。また、上記整合回路３１,３８はバイアス回路を兼ねており、ＨＢＴ３２がピンチオフ付近で動作するようにバイアスを設定している。
【００４１】
上記周波数逓倍器は、第１実施形態の図１に示す２倍波通過阻止用先端開放スタブ４の代わりに、その２倍波通過阻止用先端開放スタブ４を集中定数化した２倍波通過阻止用等価回路をインダクタ３５,キャパシタ３６およびキャパシタ３７で構成している。
【００４２】
上記構成の周波数逓倍器は、ＨＢＴ３２のエミッタと接地ＧＮＤとの間に挿入されたインダクタ３３を除いて第２実施形態と同一の構成をしている。したがって、この第４実施形態の周波数逓倍器は、第２実施形態の周波数逓倍器と同様の効果を有する。
【００４３】
また、上記ＨＢＴ３２のエミッタと接地ＧＮＤとの間にインダクタ３３を挿入することによって、ＨＢＴ３２の入力側における反射係数を小さくすることができ、逓倍利得を大きく損なうことなく、入力側を容易に整合をとることが可能となる。したがって、この周波数逓倍器の入力端の反射特性を改善し、回路の動作を安定化することができる。なお、上記インダクタ３３は、基本波の周波数に対して数Ω程度に設定する。
【００４４】
上記第１〜第４実施形態では、高周波トランジスタとしてＨＢＴを用いたが、ＭＥＳＦＥＴ(metal semiconductor field effect transistor:メタル・セミコンダクタ電界効果トランジスタ)またはＨＥＭＴを用いてこの発明の周波数逓倍器を構成しても有効である。
【００４５】
【発明の効果】
以上より明らかなように、請求項１の発明の周波数逓倍器は、高周波トランジスタのエミッタまたはソースを接地し、上記高周波トランジスタのコレクタまたはドレインに伝送線路の一端を接続し、上記伝送線路の他端に２倍波通過阻止用先端開放スタブの一端を接続したことを特徴としている。
【００４６】
したがって、請求項１の発明の周波数逓倍器によれば、上記高周波トランジスタが多くの高調波を出力して、上記２倍波通過阻止用先端開放スタブの接続点で２倍波に対して短絡となるので、２倍波が高周波トランジスタ側に反射し、反射された２倍波と基本波とが高周波トランジスタで混合されて基本波に対して３次の高調波が生成され、生成された３次の高調波が上記伝送線路の電気長を最適化することにより３倍波に重畳されて、３倍波の出力がさらに大きくなる。したがって、１つの高周波トランジスタを用いた簡単な構成で３倍波を効率よく取り出すことができる。
【００４７】
また、請求項２の発明の周波数逓倍器は、入力側整合回路の出力端子に高周波トランジスタのベースまたはゲートを接続し、その高周波トランジスタのエミッタまたはソースを接地し、上記高周波トランジスタのコレクタまたはドレインに伝送線路の一端を接続し、上記伝送線路の他端に２倍波通過阻止用先端開放スタブの一端を接続し、上記伝送線路の他端に出力側整合回路の入力端子を接続して、上記出力側整合回路の出力端子に３倍波通過用フィルタの入力端子を接続したことを特徴としている。
【００４８】
したがって、請求項２の発明の周波数逓倍器によれば、上記高周波トランジスタが多くの高調波を出力して、上記２倍波通過阻止用先端開放スタブの接続点で２倍波に対して短絡となるので、２倍波が高周波トランジスタ側に反射し、反射された２倍波と基本波とが高周波トランジスタで混合されて基本波に対して３次の高調波が生成され、生成された３次の高調波が上記伝送線路の電気長を最適化することにより３倍波に重畳されて、３倍波の出力がさらに大きくなる。したがって、１つの高周波トランジスタを用いた簡単な構成で３倍波を効率よく取り出すことができる。
【００４９】
また、請求項３の発明の周波数逓倍器は、入力側整合回路の出力端子に高周波トランジスタのベースまたはゲートを接続し、その高周波トランジスタのエミッタまたはソースを接地し、上記高周波トランジスタのコレクタまたはドレインにインダクタの一端を接続し、上記インダクタの他端に一端が接続されたときの２倍波通過阻止用先端開放スタブに略等価な回路であって、インダクタおよびキャパシタにより上記２倍波通過阻止用先端開放スタブを集中定数化した２倍波通過阻止用等価回路を伝送線路の他端側に接続し、上記伝送線路の他端に出力側整合回路の入力端子を接続して、上記出力側整合回路の出力端子に３倍波通過用フィルタの入力端子を接続したものである。
【００５０】
したがって、請求項３の発明の周波数逓倍器によれば、上記高周波トランジスタが多くの高調波を出力して、上記２倍波通過阻止用等価回路の接続点で２倍波に対して短絡となるので、２倍波が高周波トランジスタ側に反射し、反射された２倍波と基本波とが高周波トランジスタで混合されて基本波に対して３次の高調波が生成され、生成された３次の高調波が上記伝送線路の電気長を最適化することにより３倍波に重畳されて、３倍波の出力がさらに大きくなる。したがって、１つの高周波トランジスタを用いた簡単な構成で３倍波を効率よく取り出すことができる。また、上記インダクタにチップインダクタやスパイラルインダクタ、キャパシタにチップキャパシタやＭＩＭキャパシタを用い、インダクタとキャパシタを用いて分布定数回路を集中定数化することによって、回路の占有面積を縮小することができる。
【００５１】
また、請求項４の発明の周波数逓倍器は、請求項１乃至３のいずれか１つの周波数逓倍器において、上記高周波トランジスタのエミッタまたはソースを伝送線路を介して接地したので、高周波トランジスタの入力側における反射係数を小さくすることができ、逓倍利得を大きく損なうことなく、入力側の整合を容易にとることが可能となり、周波数逓倍器の入力端の反射特性を改善して、回路の動作を安定化できる。
【００５２】
また、請求項５の発明の周波数逓倍器は、請求項１乃至３のいずれか１つの周波数逓倍器において、上記高周波トランジスタのエミッタまたはソースをインダクタを介して接地したので、高周波トランジスタの入力側における反射係数を小さくすることができ、逓倍利得を大きく損なうことなく、入力側の整合を容易にとることが可能となり、周波数逓倍器の入力端の反射特性を改善して、回路の動作を安定化できる。
【００５３】
また、請求項６の発明の周波数逓倍器は、請求項１乃至５のいずれか１つの周波数逓倍器において、上記高周波トランジスタＨＢＴであるので、ピンチオフ付近で動作するＨＢＴが他の高周波トランジスタ例えばＨＥＭＴよりも３次以上の高調波の出力の割合が高く、３倍波の出力をより大きくすることができる。
【図面の簡単な説明】
【図１】  図１はこの発明の第１実施形態の周波数逓倍器の回路図である。
【図２】  図２はこの発明の第２実施形態の周波数逓倍器の回路図である。
【図３】  図３はこの発明の第３実施形態の周波数逓倍器の回路図である。
【図４】  図４はこの発明の第４実施形態の周波数逓倍器の回路図である。
【図５】  図５はＨＢＴのオフピンチ時における高調波出力特性を示す図である。
【図６】  図６はＨＥＭＴのオフピンチ時における高調波出力特性を示す図である。
【図７】  図７は従来の２逓倍する周波数逓倍器を示す回路図である。
【図８】  図８は従来の４逓倍する周波数逓倍器を示す回路図である。
【符号の説明】
１,１１,３１,４１…入力側の整合回路、
２,１２,２２,３２…ＨＢＴ、
３,２４…伝送線路、
４,２５…２倍波通過阻止用先端開放スタブ、
５,１７,２６,３８…出力側の整合回路、
１３,１４,３３,３４,３５…インダクタ、
１５,１６,３６,３７…キャパシタ、
６,１８,２７,３９…３倍波通過用フィルタ。