(57)【要約】  電流通路として複数のカーボンナノチューブを用いた半導体素子で、電極コンタクト部の接触抵抗を低減し、電気特性に優れた半導体素子を提供する。  複数のカーボンナノチューブ（１８）で構成された電流通路（１６）を有し、前記電流通路と接続された２つ以上の電極（１４、１５）を有し、前記電極のうち少なくとも１つ以上の電極が、金属とマルチウォール型のカーボンナノチューブ、グラッシーカーボン、グラファイト粒子などのＳＰ２混成軌道を有する炭素材料（１７）の混合物で構成されることを特徴とする半導体素子。
2009031336.tif 000002
【特許請求の範囲】
【請求項１】
複数のカーボンナノチューブで構成された電流通路を有し、
前記電流通路と接続された２つ以上の電極を有し、
前記電極のうち少なくとも１つの電極が金属とＳＰ２混成軌道を有する炭素材料の混合物で構成されたことを特徴とする半導体素子。
【請求項２】
複数のカーボンナノチューブで構成された電流通路を有し、
前記電流通路と接続された２つ以上の電極を有し、
前記電極のうち少なくとも１つの電極が金属とＳＰ２混成軌道を有する炭素材料と樹脂の混合物で構成されたことを特徴とする半導体素子。
【請求項３】
前記混合物の電極を構成する炭素材料として、マルチウォール型のカーボンナノチューブ、カーボンナノホーン、グラフェン、グラッシーカーボン、グラファイト又はフラーレンのうち少なくとも一つを含むことを特徴とする請求項１又は２に記載の半導体素子。
【請求項４】
前記混合物の電極を構成する金属材料として、金、白金、イリジウム、パラジウム、コバルト又はニッケルのうち少なくとも１つの元素を含むことを特徴とする請求項１乃至３のいずれかの請求項に記載の半導体素子。
【請求項５】
前記混合物の電極を構成する金属材料として、銀、アルミニウム、チタン、タンタル、クロム又はタングステンのうち少なくとも１つの元素を含むことを特徴とする請求項１乃至３のいずれかの請求項に記載の半導体素子。
【請求項６】
前記複数のカーボンナノチューブで構成された電流通路が、カーボンナノチューブ分散液の塗布または印刷工程と、前記塗布または印刷された分散液の乾燥工程とで形成されたことを特徴とする請求項１乃至５のいずれかの請求項に記載の半導体素子。
【請求項７】
前記複数のカーボンナノチューブで構成された電流通路と接続された前記電極が、
塗布または印刷工程と、乾燥および焼結工程とで形成されたことを特徴とする請求項１乃至６のいずれかの請求項に記載の半導体素子。
【請求項８】
請求項１乃至７のいずれかの請求項に記載の半導体素子が、基板上に複数個形成された半導体装置。
【請求項９】
前記基板が、樹脂または多層に積層された樹脂フィルムであることを特徴とする請求項８に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流通路として複数のカーボンナノチューブを用いた半導体素子、およびこの半導体素子を用いた半導体装置に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）は液晶ディスプレイやＥＬディスプレイなどの表示装置用の画素スイッチング素子として広く用いられている。また、近年では同一基板上で画素アレイのドライバ回路もＴＦＴによって形成される例が増えている。従来、こうしたＴＦＴはアモルファスや多結晶のシリコンを用いてガラス基板上に作製されていた。しかし、こうしたシリコンを用いたＴＦＴの作製に用いられるＣＶＤ装置は非常に高額であり、ＴＦＴを用いた表示装置などの大面積化は製造コストの大幅な増加を伴うという問題点があった。また、アモルファスや多結晶のシリコンを成膜するプロセスは極めて高い温度で行われるため、基板として使用可能な材料が限られており、軽量な樹脂基板等が使用できないといった制限があった。【０００３】
カーボンナノチューブ（以下、ＣＮＴと略す）は炭素のみからなる筒状炭素分子であり、炭素原子の六員環で構成されるグラフェンシートを巻いた構造をとっている。１枚のグラフェンシートを丸めて筒状になったＣＮＴは、単層ナノチューブ（以下、ＳＷＮＴと略す）とよばれ、直径の異なる円筒状のＣＮＴが複数層積層されたＣＮＴは、多層ナノチューブ（以下、ＭＷＮＴと略す）と呼ばれる。ＳＷＮＴの直径は約１ｎｍ、ＭＷＮＴは数十ｎｍ程度である。ＣＮＴでは、直径の違い以外に、グラフェンシートを丸める向きの違い、即ち、円周方向に対する炭素原子の六員環の配向の違いによって、らせん度（カイラリティ）の異なる種々のＣＮＴ、例えば、らせん型ＣＮＴ、ジグザグ型ＣＮＴ又はアームチェア型ＣＮＴ等がある。ＳＷＮＴでは、らせん度の違いにより、金属性と半導体性の両方の性質が現れる。【０００４】
上記したような特徴を有するＳＷＮＴを、例えば化学的気相成長法（ＣＶＤ）によってランダムにソース／ドレイン電極間に成長させることにより、チャネル層がＳＷＮＴからなる電界効果トランジスタを作製することができる。さらに、このＳＷＮＴからなるチャネル層は、ＣＮＴを液体中に分散し、基板上に塗布・堆積、印刷することによっても形成することが可能である。【０００５】
非特許文献１では、このようにして形成されたＣＮＴのランダムネットワークでは、多くの接触が形成されてカーボンナノチューブ間の接続が発生し、薄膜トランジスタのチャネル層に利用することができると報告している。前記非特許文献１によれば、チャネル層における単層カーボンナノチューブの密度が１本／μｍ２程度の時には、ｏｎ／ｏｆｆ比が５桁、移動度７ｃｍ２／Ｖｓが得られ、良好な薄膜トランジスタを作製できたとしている。【０００６】
ＣＮＴのランダムネットワークは、前述したように、ＣＮＴの分散液を塗布、あるいは、印刷することで形成できる。このプロセスは大面積化が安価に実現可能であると共に、そのプロセス温度が低く、基板として用いる材料を選択する際の制限が少ない。そのため、従来から用いられている、ガラス基板上に形成されたシリコン系のＴＦＴに比べて、大幅に製造コストを抑えることが可能である。近年、ＣＮＴのランダムネットワークを用いたＴＦＴが盛んに報告されるようになり、例えば非特許文献２〜４などの報告例がある。
【非特許文献１】Ｅ．Ｓ．Ｓｎｏｗ  ｅｔ  ａｌ．，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，ｖｏｌ．８２，ｐ．２１４５，（２００３）。
【非特許文献２】Ｅ．Ａｒｔｕｋｏｖｉｃ，Ｍ．Ｋａｅｍｐｇｅｎ，Ｄ．Ｓ．Ｈｅｃｈｔ，Ｓ．Ｒｏｔｈ，Ｇ．Ｇｒｕｎｅｒ，Ｎａｎｏ  Ｌｅｔｔｅｒｓ  ｖｏｌ．５，ｐ．７５７，（２００５）．
【非特許文献３】Ｓ．−Ｈ．Ｈｕｒ，Ｏ．Ｏ．Ｐａｒｋ，Ｊ．Ａ．Ｒｏｇｅｒｓ，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，ｖｏｌ．８６，ｐ．２４３５０２（２００５）．
【非特許文献４】Ｔ．Ｔａｋｅｎｏｂｕ，Ｔ．Ｔａｋａｈａｓｈｉ，Ｔ．Ｋａｎｂａｒａ，Ｋ．Ｔｓｕｋａｇｏｓｈｉ，Ｙ．Ａｏｙａｇｉ，Ｙ．Ｉｗａｓａ，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，ｖｏｌ．８８，ｐ．３３５１１，（２００６）．
【発明の開示】
【発明が解決しようとする課題】
【０００７】
一般的に、ＭＯＳ型の電解効果トランジスタの電気特性を向上させるためには、チャネル層の電気特性向上、ゲート絶縁膜の特性向上、チャネル層とソースおよびドレイン電極の界面の電気抵抗の低減などが必要となる。特に、ＣＮＴのランダムネットワークをチャネル層に用いたＴＦＴの特性向上には、チャネル層とソースおよびドレイン電極の界面の電気抵抗の低減が重要な課題となる。【０００８】
ここで、ＣＮＴはその微小さ故に、電極金属との接触面積が小さい。また、ＣＮＴと電極金属の電子状態のミスマッチにより、界面にショットキー障壁が生じてしまう。これらの要因により、ＣＮＴのランダムネットワークをチャネル層に用いたＴＦＴは、本来期待されるオン電流、ＯＮ／ＯＦＦ比が得られていない。【０００９】
その問題に対して、非特許文献５には、ＣＮＴと金属の界面に金属カーバイドの領域を形成することで接触抵抗を下げる方法が示されている。しかし、金属のカーバイド化を固相反応で行うには極めて高い温度が必要になるため、素子作製のための材料、プロセス及び素子構造上等の制約が多い。【００１０】
本発明は、上記従来技術の問題点を解決することを課題とする。すなわち、本発明の目的は、ＣＮＴと電極界面の接触抵抗を低減し、ＣＮＴのランダムネットワークを電流通路とする半導体素子の電気特性を向上することを目的とする。また、本発明は、電気特性が向上したＣＮＴのランダムネットワークを電流通路とする半導体素子を要素とした半導体装置を提供することを目的とする。
【非特許文献５】Ｙ．Ｚｈａｎｇ，Ｔ．Ｉｃｈｉｈａｓｈｉ，Ｅ．Ｌａｎｄｒｅｅ，Ｆ．Ｎｉｈｅｙ，Ｓ．Ｉｉｊｉｍａ，Ｓｃｉｅｎｃｅ  ｖｏｌ．２８５，ｐ．１７１９（１９９９）．
【課題を解決するための手段】
【００１１】
本発明の半導体素子は、
複数のカーボンナノチューブで構成された電流通路を有し、
前記電流通路と接続された２つ以上の電極を有し、
前記電極のうち少なくとも１つ以上の電極が、金属とＳＰ２混成軌道を有する炭素材料の混合物で構成されることを特徴とする半導体素子である。【００１２】
また、本発明の半導体素子は、
複数のカーボンナノチューブで構成された電流通路を有し、
前記電流通路と接続された２つ以上の電極を有し、
前記電極のうち少なくとも１つ以上の電極が、金属とＳＰ２軌道を有する炭素材料と樹脂の混合物で構成されることを特徴とする半導体素子である。【００１３】
本発明の半導体素子の電極に混合されるＳＰ２混成軌道を有する炭素材料は、具体的には、マルチウォール型のカーボンナノチューブ、カーボンナノホーン、グラフェン、グラッシーカーボン、グラファイト粒子、フラーレンなどである。【００１４】
また、本発明の半導体素子は、
複数のカーボンナノチューブで構成された電流通路が、カーボンナノチューブ分散液の塗布または印刷工程と、分散液の乾燥工程とで形成されたことを特徴とする。【００１５】
さらに、本発明の半導体素子は、
前記複数のカーボンナノチューブで構成された電流通路と接続された電極が、塗布または印刷工程と、乾燥および焼結工程とで形成されたことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、ＣＮＴと電極界面の接触抵抗を低減し、ＣＮＴのランダムネットワークを電流通路とする半導体素子の電気特性を向上することができる。また、本発明による半導体素子は、印刷法など、低コスト、大面積化に適した製造方法が使用可能である。したがって、本発明の半導体素子を用いることで、電気特性が向上したＣＮＴのランダムネットワークを電流通路とする半導体素子を要素とした、半導体装置を低コストで提供することが出来る。
【図面の簡単な説明】
【００１７】
【図１ａ】本発明の第１の実施形態である、ＣＮＴのランダムネットワークをチャネル層に用いた電界効果トランジスタの模式断面図を示したものである。
【図１ｂ】図１ａで示した電界効果トランジスタのチャネル層、およびソース・ドレイン電極の部分を拡大した平面図である。
【図２ａ】本発明の第２の実施形態である、ＣＮＴのランダムネットワークをチャネル層に用いた電界効果トランジスタの模式断面図を示したものである。
【図２ｂ】図１ｂで示した電界効果トランジスタのチャネル層、およびソース・ドレイン電極の部分を拡大した平面図である。
【図３ａ】本発明の第３の実施形態である、ＣＮＴのランダムネットワークを半導体層に用いたショットキーダイオードの模式断面図を示したものである。
【図３ｂ】図１ｂで示したショットキーダイオードの半導体層、および、電極の部分を拡大した平面図である。
【図４ａ】本発明の半導体素子を複数個用いて製造した半導体装置の例を示したものである。
【図４ｂ】図４ａに示した半導体装置を構成する基本セルの第１の例として、強誘電体メモリの基本セルの構成を示したものである。
【図４ｃ】図４ａに示した半導体装置を構成する基本セルの第２の例として、表示装置の基本セルの構成を示したものである。
【図４ｄ】図４ａに示した半導体装置を構成する基本セルの第３の例として、センサアレイ装置の基本セルの構成を示したものである。
【図４ｅ】図４ａに示した半導体装置を構成する基本セルの第４の例として、ダイオードを使用したセンサアレイ装置の基本セルの構成を示したものである。
【符号の説明】
【００１８】
１１  ：支持基板
１２  ：ゲート電極
１３  ：ゲート絶縁膜
１４  ：ソース電極
１４ｂ：ソース電極
１５  ：ドレイン電極
１５ｂ：ドレイン電極
１６  ：チャネル層
１６ｂ：チャネル層
１７  ：多層カーボンナノチューブ
１８  ：単層ナノチューブ
２１  ：支持基板
２２  ：ゲート電極
２３  ：ゲート絶縁膜
２４  ：ソース電極
２４ｂ：ソース電極
２５  ：ドレイン電極
２５ｂ：ドレイン電極
２６  ：チャネル層
２６ｂ：チャネル層
２７  ：グラッシーカーボンの粒子
２８  ：単層ナノチューブ
３１  ：支持基板
３４  ：第１の電極
３４ｂ：第１の電極
３５  ：第２の電極
３５ｂ：第２の電極
３６  ：半導体層
３６ｂ：半導体層
３７  ：グラファイト粒子
３８  ：単層ナノチューブ
４１  ：Ｘ−周辺回路
４２  ：Ｙ−周辺回路
４３  ：基本セル
４４ｂ：ビット線
４４ｃ：ビット線
４４ｄ：ビット線
４４ｅ：ビット線
４５ｂ：ワード線
４５ｃ：ワード線
４５ｄ：ワード線
４５ｅ：ワード線
４６ｂ：プレート線
４６ｃ：プレート線
４６ｄ：プレート線
４７ｂ：電界効果トランジスタ
４７ｃ：電界効果トランジスタ
４７ｄ：電界効果トランジスタ
４７ｅ：ダイオード
４８ｂ：強誘電体コンデンサ
４８ｃ：電気泳動型マイクロカプセル
４８ｄ：可変抵抗
４８ｅ：可変抵抗
５１〜５４：ビット線
６１〜６４：ワード線
６６〜６９：プレート線
【発明を実施するための最良の形態】
【００１９】
ショットキー障壁は、金属と半導体の仕事関数あるいはイオン化エネルギーの差により、半導体中の界面付近のキャリヤが金属へ移動し、半導体の界面に空乏層が生じることに由来する。ショットキー障壁起因の半導体／金属界面の接触抵抗を下げるためには、主として次の２つの手段がある。【００２０】
第１に、接触させる２つの材料の仕事関数（イオン化ポテンシャル）をなるべく揃えて、生じるショットキー障壁のエネルギーバリアの高さを下げる方法である。例えば、ｐ型の半導体との接触を取るためには、仕事関数の大きな、金、白金又はニッケルなどが適している。反対に、ｎ型の半導体との接触を取るためには、仕事関数の小さな、銀、アルミ、チタン又はクロムなどが適している。【００２１】
第２に、接触させる半導体のキャリヤ密度をなるべく高くして、半導体の界面に生じる空乏層の厚さを薄くする方法である。空乏層の厚さが薄くなれば、ショットキー障壁が生じてもキャリヤのトンネル確率が大きくなり、接触抵抗を下げることが出来る。シリコンのＣＭＯＳでは、一般的に、ｐチャンネルのコンタクト部には高濃度のｐドープ領域を、ｎチャンネルのコンタクト部には高濃度のｎドープ領域をそれぞれ設け、金属との接触抵抗を下げている。【００２２】
グラファイトやグラフェンシートなど、炭素原子の六員環で構成される物質は、ＳＰ２混成軌道によるπ電子が電気伝導に寄与している。これらの物質の電子状態は、炭素の六員環の周期性で決まっており、ゼロギャップの半導体となる。したがって、室温で多数のキャリヤが励起されている。一方、ＣＮＴは、前述したように、炭素のみからなる筒状炭素分子であり、炭素原子の六員環で構成されるグラフェンシートを巻いた構造をとっている。ＣＮＴの電子状態は、前述の炭素の六員環の周期性に加えて、円周の周期境界条件で決められる。適当なカイラリティを有するＳＷＮＴは、電子のエネルギーバンドにギャップを生じて半導体となる。このように、グラファイトやグラフェンシートなどの炭素材料と、半導体のＳＷＮＴの電子状態は、炭素の六員環の周期性を基礎としており、極めて似ている。したがって、半導体のＳＷＮＴとグラフェンシートの接触界面では、半導体のＳＷＮＴと金属の接触界面でみられるショットキー障壁を生じにくく、接触抵抗は低い。さらに、グラフェンシートなどの炭素材料は、室温で多数のキャリヤが励起されているので、金属との接触界面で生じる空乏層の厚さが薄くなり、トンネル確率が増大し、接触抵抗は低い。これらの作用は、シリコンのＣＭＯＳにおける、コンタクト部の高濃度のドープ領域と同様である。したがって、半導体のＳＷＮＴを金属の電極に接続する際に、半導体のＳＷＮＴ／グラフェンシート／金属のような構成をとることで、半導体のＳＷＮＴと金属の接続部でのショットキー障壁起因の接触抵抗を大きく低減させることができる。【００２３】
ＣＭＯＳにおける、金属／高濃度ドープ領域／チャンネルの構造は、フォトリソグラフィーおよびイオン注入法の微細化プロセス技術の発展に負うところが大きい。しかし、複数の半導体のＳＷＮＴで構成された電流通路に対して、グラファイトやグラフェンシートなどの炭素材料を選択的に形成するプロセス技術は無い。本発明の半導体素子では、複数の半導体のＳＷＮＴで構成された電流通路に対して、金属とグラフェンシートの砕片など炭素材料との混合物からなる電極で電気接触を取る構造を採用することで、上記のＳＷＮＴ／グラフェンシート／金属の構成を容易に形成することが可能になった。このような構成を形成する部分は、グラフェンシートの砕片の混入比率と接触面積に応じた確率的なものである。しかしながら、通常のＳＷＮＴ／金属のような直接的な接触に対して、接触抵抗の低減の効果が大きく、また、電気抵抗は電流経路の抵抗の最小値で決まるので、このような確率的な事象でも、実用上、充分な効果が得られる。【００２４】
ここで、半導体のＳＷＮＴと金属の接続部でのショットキー障壁起因の接触抵抗を低減させるために電極金属に混入する炭素材料に要求される特徴は２つである。第１に、炭素の六員環の周期性を持つ材料であることである。そして、第２に、室温で多数のキャリヤが励起されていることである。このような材料の具体的な例として、グラフェンシート以外にも、グラファイト、グラッシーカーボン、カーボンナノホーン、マルチウォール型のカーボンナノチューブ又はフラーレンなどがあげられる。これらの材料では、等しく同様の効果が得られる。【００２５】
また、金属と前述の炭素材料の砕片を混合した電極は、様々な方法で形成することが出来る。例えば、まず、銀または金のナノ粒子のコロイド溶液などに、前述の炭素材料の砕片を混合・分散させたものをインク又はペーストとして用意する。次に、インクジェットプリンタ又はディスペンサといった印刷・塗布装置を用いて、電極パタンを描画する。次に、パタンを乾燥させた後に熱処理を行い、金属を焼結・溶融させる。金属のナノ粒子は、表面活性が高く、バルクの金属に比べて非常に低い温度で焼結・溶融させることが出来る。【００２６】
このようにして、プラスチック基板上にも、こうした電極を形成することが出来る。また、印刷法で用いる装置は、真空プロセスで用いる装置に比べ、一般的に低コストである。特に、大面積化に対しては、その効果が大きい。したがって、本発明の半導体素子は、大面積で安価な半導体装置に対して適用しやすく、大規模な表示装置やセンサアレイ等を低コストで製造することが可能となる。【００２７】
本発明の電極材料に用いる金属は、公知の電極材料として知られている全ての材料が使用可能である。しかしながら、対象となる半導体素子のキャリヤが電子である場合は、銀、アルミニウム、チタン、タンタル、クロム又はタングステンなどの仕事関数の小さな元素を含むことが望ましい。反対に、対象となる半導体素子のキャリヤがホールである場合は、金、白金、イリジウム、パラジウム、コバルト又はニッケルなどの仕事関数の大きな元素を含むことが望ましい。こうした金属元素を含むことで、金属と混入させた炭素材料界面で両者の仕事関数・イオン化ポテンシャルを揃えることが出来るので、接触抵抗をさらに低減させることが可能である。【００２８】
また、本発明の半導体素子の電極を印刷法で作製する場合には、金属ナノ粒子と炭素材料の砕片に加えて、さらに、樹脂を混合したインクを使用することも有効である。こうした樹脂の添加剤は、一般的にバインダと呼ばれている。バインダ樹脂の添加により、形成された電極の機械的強度、下地への密着力などが向上する。さらに、バインダ樹脂の接着性により、高融点金属材料等を用いた場合にもプロセス温度を低く保つことが可能になる。【００２９】
以下、本発明の半導体素子の構成について述べる。【００３０】
（実施形態１）
本発明の半導体素子の構造の一例を図１に示す。図１ａは、本発明の第１の実施形態である、ＣＮＴのランダムネットワークをチャネル層に用いた電界効果トランジスタの模式断面図を示したものである。図１ｂは、電界効果トランジスタのチャネル層およびソース・ドレイン電極の部分を拡大した平面図である。【００３１】
支持基板１１上にゲート電極１２が形成されている。さらに、前記ゲート電極１２を覆うように、ゲート絶縁膜１３が形成されている。前記ゲート絶縁膜１３上には、チャネル長に応じた距離を隔ててソース電極１４及びドレイン電極１５が配置される。さらに、前記ゲート絶縁膜１３、ソース電極１４、ドレイン電極１５に接するようにチャネル層１６としてＣＮＴのランダムネットワークが配置されている。上記のような構造で、本発明の半導体素子は形成されている。【００３２】
本発明の半導体素子は、例えば以下のような作製方法で作製される。例えば、０．２ｍｍ厚のポリエチレンナフタレート基板１１上に、銀のナノ粒子を溶媒で分散させたものをインクとして、例えばインクジェットプリンタを用いて所望のゲート電極１２の形状を描画し、乾燥させる。次に、１５０℃で熱処理を行い、ゲート電極１２を焼結させ、形成する。次に、有機高分子からなる絶縁体をゲート絶縁膜１３として、前記ゲート電極１２を覆うように塗布し、１５０℃で焼き締める。このゲート絶縁膜１３の膜厚は特に制限されるものではない。しかし、薄すぎるとゲート電極と他の電極間のリーク電流を効果的に抑制することが困難となり、厚すぎるとゲートバイアス電圧による活性層のスイッチング現象を効果的に制御できなくなるため、１０〜１０００ｎｍの範囲が好ましい。ソース電極１４、ドレイン電極１５を形成する際には、まず、表面が有機物で安定化された銀のナノ粒子とマルチウォール型のカーボンナノチューブを溶媒に分散させたインクを調合する。次に、このインクを、例えばインクジェットプリンタを用いて所望の電極の形状に描画し、乾燥させる。最後に、１５０℃で熱処理を行い、電極を焼結させる。電極を焼結させた後に、半導体特性を示す単層ナノチューブを溶媒中に分散させたＣＮＴインクを、ディスペンサを用いて所定の場所に塗布、乾燥させ、半導体素子を作製した。【００３３】
このような作製工程では、最高のプロセス温度も低く、支持基板１１の材料として、多くのエンジニアリングプラスチックが使用可能である。したがって、製造される半導体装置に、柔軟性、透明性などの従来の固体シリコンの半導体集積回路では不可能であった付加価値を与えることが出来る。また、高価な真空装置も使用せず、製造コストも低く抑えることが出来る。また、本実施例では、インクジェットプリンタおよびディスペンサを印刷手段として用いたが、スクリーン印刷、凸版印刷又はオフセット印刷などの手段も、同様に用いることは可能である。【００３４】
本発明の半導体素子の前記チャネル層１６、ソース電極１４及びドレイン電極１５の部分の平面図を、図１ｂに拡大して示した。図１ｂの１４ｂで示した領域は前記ソース電極１４に相当し、１５ｂで示した領域はドレイン電極１５に相当する。これらの電極は、例えばマトリックスを構成する銀と、良導体の多層カーボンナノチューブ１７の混合物で構成されている。これらの電極は、銀のナノ粒子と多層カーボンナノチューブの混合物のインクで電極を描画した後に、ナノ銀粒子の表面が溶融する温度以上で焼結し、形成されている。したがって、形成されたソース電極１４ｂ、ドレイン電極１５ｂで、多層カーボンナノチューブ１７とマトリックスの銀は、完全に密着している。室温程度の環境温度では、多層カーボンナノチューブ１７中のキャリヤは充分に励起されており、接触抵抗は低い。【００３５】
図１ｂの１６ｂで示した領域は、前記チャネル層１６に相当する。このチャネル層１６ｂでは、複数の半導体の単層ナノチューブ１８がランダムに配列、接合し、全体で１つの半導体層を構成している。前記ソース電極１４ｂとチャネル層１６ｂとの接合・オーバーラップ部、およびドレイン電極１５ｂとチャネル層１６ｂとの接合・オーバーラップ部では、前記ソース電極１４ｂおよびドレイン電極１５ｂ中の前記多層カーボンナノチューブ１７と、前記チャネル層１６ｂの単層ナノチューブ１８が多数箇所で接している。この接触箇所では、電極の多層カーボンナノチューブ１７のＳＰ２混成軌道で作られるバンドと、チャネル層１６ｂの単層ナノチューブ１８のＳＰ２混成軌道で作られるバンドとの間で、電荷キャリヤのやり取りがスムーズに行われる。【００３６】
本発明の半導体素子では、銀から、多層カーボンナノチューブを経て、複数の半導体の単層ナノチューブ１８へと、スムーズにキャリヤが移動し、電極部でのコンタクト抵抗が低減できた。その結果、本発明の半導体素子では、オン電流、ＯＮ／ＯＦＦ比などの電気特性が向上した。【００３７】
（実施形態２）
また、本発明の半導体素子の構造の第２の例を図２に示す。図２ａは、本発明の第２の実施形態である、ＣＮＴのランダムネットワークをチャネル層に用いた電界効果トランジスタの模式断面図を示したものである。図２ｂは、電界効果トランジスタのチャネル層およびソース・ドレイン電極の部分を拡大した平面図である。【００３８】
支持基板２１上にチャネル長に応じた距離を隔てソース電極２４及びドレイン電極２５が配置されている。前記ソース電極２４及び前記ドレイン電極２５に接するように、チャネル層２６としてＣＮＴのランダムネットワークが配置されている。さらに、前記ソース電極２４、前記ドレイン電極２５および前記チャネル層２６を覆うように、ゲート絶縁膜２３が形成されている。さらにその上にゲート電極２２が形成されている。上記のような構造で、本発明の第２の実施形態の半導体素子は構成されている。【００３９】
この半導体素子も前記の第１の実施形態の素子と同様に、塗布・印刷手法を用いて作製することが出来る。まず、表面が有機物で安定化された金のナノ粒子とグラッシーカーボンの粒子およびバインダとなる樹脂を適当な溶媒で分散させた電極インクを調合する。次に、基板１１上に、このインクを用いて所望のソース電極２４、ドレイン電極２５の形状に描画し、乾燥させる。さらに、半導体特性を示す単層ナノチューブを溶媒中に分散させた分散液を、ディスペンサを用いて、所定の場所にチャネル層２６を形成するように塗布し、乾燥させる。次に、１８０℃で熱処理を行い、電極を焼結させる。この焼結熱処理の過程では、電極インクのバインダ樹脂が一度軟化し、ソース電極２４、ドレイン電極２５と単層ナノチューブの密着性が高まる。この後、有機高分子からなる絶縁体をゲート絶縁膜２３として、インクジェットプリンタで、前記ソース電極２４、前記ドレイン電極２５および前記チャネル層２６を覆うように塗布し、１５０℃で焼き締める。最後に、銀粒子を含むペーストをスクリーン印刷法で、所望のゲート電極２２の形状に印刷し、乾燥、熱処理により焼結させる。【００４０】
本発明の半導体素子の前記チャネル層２６、ソース電極２４及びドレイン電極２５の部分の平面図を、図２ｂに拡大して示した。図２ｂの２４ｂで示した領域は前記ソース電極２４に相当し、２５ｂで示した領域はドレイン電極２５に相当する。これらの電極は、例えばマトリックスを構成する金と、良導体のグラッシーカーボンの粒子２７と、バインダ樹脂の混合物で構成されている。形成されたソース電極２４ｂ、ドレイン電極２５ｂで、グラッシーカーボンの粒子２７とマトリックスの金は、完全に密着している。室温程度の環境温度では、グラッシーカーボンの粒子２７中のキャリヤは充分に励起されており、接触抵抗は低い。【００４１】
図２ｂの２６ｂで示した領域は、前記チャネル層２６に相当する。このチャネル層２６ｂでは、複数の半導体の単層ナノチューブ２８がランダムに配列、接合し、全体で１つの半導体層を構成している。このチャネル層２６ｂを形成した後の熱処理により、電極中のバインダ樹脂が軟化し、多数の単層ナノチューブ２８が電極中に取り込まれている。この結果、前記前記ソース電極２４ｂとチャネル層２６ｂの接合・オーバーラップ部、およびドレイン電極２５ｂとチャネル層２６ｂの接合・オーバーラップ部では、前記ソース電極２４ｂおよびレイン電極２５ｂ中の良導体のグラッシーカーボンの粒子２７と、前記チャネル層２６ｂの単層ナノチューブ２８が多数箇所で接している。これにより、電極の良導体のグラッシーカーボンの粒子２７のＳＰ２混成軌道で作られるバンドと、チャネル層２６ｂの単層ナノチューブ２８のＳＰ２混成軌道で作られるバンドとの間で、電荷キャリヤのやり取りがスムーズに行われる。【００４２】
本発明の例の半導体素子では、金から、グラッシーカーボンの粒子２７を経て、複数の半導体の単層ナノチューブ２８へと、スムーズにキャリヤが移動し、電極部でのコンタクト抵抗が低減できた。その結果、本発明の半導体素子では、オン電流、ＯＮ／ＯＦＦ比などの電気特性が向上した。【００４３】
以上のように、本発明の半導体素子は、複数のカーボンナノチューブで構成された電流通路を有する、高性能な電界効果型のトランジスタを提供することが出来る。さらに、本発明の半導体素子は、複数のカーボンナノチューブで構成された電流通路を有する、高性能な整流素子も提供することが出来る。【００４４】
（実施形態３）
本発明の半導体素子の構造の一例を図３に示す。図３ａは、本発明の第３の実施形態である、ＣＮＴのランダムネットワークを半導体層に用いたダイオードの模式断面図を示したものである。図３ｂは、ダイオードの半導体層、および、電極の部分を拡大した平面図である。【００４５】
支持基板３１上に半導体層３６としてＣＮＴのランダムネットワークが配置されている。半導体層３６の一端には、第１の電極３４が配置されている。半導体層３６の他方の端には、第２の電極３５が配置されている。【００４６】
本発明の半導体素子の拡大した平面図の図３ｂの３４ｂで示した領域は前記第１の電極３４に相当し、３５ｂで示した領域は第２の電極３５に相当する。第１の電極３４ｂは、例えば銀ナノ粒子のインクで描画、焼結することで形成されている。第２の電極３５ｂは、例えばマトリックスを構成する金と、良導体のグラファイト粒子３７の混合物で構成されている。第２の電極３５ｂは、金のナノ粒子とグラファイト粒子３７の混合物のインクで描画した後に、金ナノ粒子の表面が溶融する温度以上で焼結し、形成されている。したがって、形成された第２の電極３５ｂでは、グラファイト粒子３７とマトリックスの金は、完全に密着している。【００４７】
図３ｂの３６ｂで示した領域は、前記半導体層３６に相当する。この半導体層３６ｂでは、複数の半導体の単層ナノチューブ３８がランダムに配列、接合し、全体で１つの半導体層を構成している。ここでは、例えば、ｐ型の特性を持つ単層ナノチューブを、半導体層３６ｂを構成する材料として用いた。【００４８】
第２の電極３５ｂと半導体層３６ｂの接合・オーバーラップ部では、前記第２の電極３５ｂ中のグラファイト粒子３７と、前記半導体層３６ｂの単層ナノチューブ３８が多数箇所で接している。この接触箇所では、金から、グラファイト粒子３７を経て、複数のｐ型半導体の単層ナノチューブ３８へと、スムーズにキャリヤが移動し、電極部でのコンタクト抵抗は低い。【００４９】
一方、第１の電極３４ｂと半導体層３６ｂの接合・オーバーラップ部では、前記第１の電極３４ｂを構成する銀と、前記半導体層３６ｂのｐ型半導体の単層ナノチューブ３８が接している。銀の仕事関数は、ｐ型の単層ナノチューブのイオン化ポテンシャルに比べて低く、この界面では、ショットキー障壁が形成される。【００５０】
従来の複数のカーボンナノチューブで構成された電流通路を有する半導体素子では、このようなショットキー障壁が、第１の電極３４ｂおよび第２の電極３５ｂの双方で形成され、半導体のパフォーマンスを著しく低下させた。しかし、本発明の半導体素子では、第３の実施形態のように、特定の接続部のみにショットキー障壁を形成することが可能になり、ショットキー型の整流機能を持たせた半導体素子を提供することが可能である。【００５１】
（実施形態４）
次に、本発明の半導体素子を複数個用いて製造した半導体装置の例を図４に示す。図４ａにはこの半導体装置の接続関係の例を示した。図４ｂからｅには、この半導体装置を構成する基本セルの例を示した。【００５２】
この半導体装置は、複数のビット線５１〜５４、ビット線と直交する複数のワード線６１〜６４および複数のプレート線６６〜６９を有している。前記ビット線５１〜５４の一端は、Ｙ−周辺回路４２に接続されておいる。前記ワード線６１〜６４およびプレート線６６〜６９の一端は、Ｘ−周辺回路４１に接続されている。Ｘ−周辺回路４１およびＹ−周辺回路４２は、それぞれデコーダ回路、ドライバ回路及びＯｎ／Ｏｆｆスイッチなどで構成されている。それぞれのビット線５１〜５４と、それぞれのワード線６１〜６４およびプレート線６６〜６９が交差する領域には、基本セル４３が配置されている。図４では、４×４のアレイ状に基本セル４３を配置した半導体装置の例を示した。基本セル４３には、それぞれ３つの接続点を有し、各接続点は、ビット線、ワード線及びプレート線にそれぞれ接続されている。例えば、図４中の破線で囲まれた基本セルは、ビット線５２、ワード線６２及びプレート線６７に接続されている。【００５３】
基本セル４３の１つの例を図４ｂに図示した。この例では、基本セルは、１つの電界効果トランジスタ４７ｂと、前記電界効果トランジスタ４７ｂと直列接続された、強誘電体コンデンサ４８ｂから構成されている。強誘電体コンデンサ４８ｂの他方の端子はプレート線４６ｂに接続されている。電界効果トランジスタ４７ｂの他方の端子はビット線４４ｂに、電界効果トランジスタ４７ｂのゲート電極はワード線４５ｂに接続されている。電界効果トランジスタ４７ｂは、選択トランジスタであり、本発明による、実施形態１または２に記載された薄膜トランジスタが用いられている。この電界効果トランジスタ４７ｂの作用により、２次元アレイ中で、所定の強誘電体コンデンサ４８ｂが選択される。選択された強誘電体コンデンサ４８ｂには、ビット線４４ｂとプレート線４６ｂの電位差で決められる規定の電圧が印加され、強誘電体ＲＡＭとして機能する。実施形態１または２で説明してきたように、本発明の半導体装置は、プラスチック基板上に印刷法で作製ことが可能であるので、大面積の強誘電体ＲＡＭを安価に製造することが可能である。また、本発明による半導体素子は、電流経路における寄生抵抗を低くすることが出来るので、選択トランジスタ４７ｂで生じる電圧降下を小さく出来る。そのため、強誘電体ＲＡＭの動作マージンが広くなり、動作の安定性が向上する。【００５４】
基本セル４３の第２の例を図４ｃに図示した。この例では、基本セルは、１つの電界効果トランジスタ４７ｃと、前記電界効果トランジスタ４７ｃと直列接続された、いわゆる電子インクと呼ばれる、電気泳動強誘マイクロカプセル４８ｃから構成されている。電気泳動型マイクロカプセル４８ｃの他方の端子はプレート線４６ｃに接続されている。電界効果トランジスタ４７ｃの他方の端子はビット線４４ｃに、電界効果トランジスタ４７ｃのゲート電極はワード線４５ｃに接続されている。電界効果トランジスタ４７ｃは選択トランジスタであり、本発明による実施形態１または２に記載された薄膜トランジスタが用いられている。この電界効果トランジスタ４７ｃの作用により、２次元アレイ中で、所定の電気泳動型マイクロカプセル４８ｃが選択される。選択された電気泳動型マイクロカプセル４８ｃには、ビット線４４ｃとプレート線４６ｃの電位差で決められる規定の電圧が印加され、電気泳動型マイクロカプセル４８ｃの表示状態を変更することが出来る。実施形態１または２で説明したように、本発明の半導体装置はプラスチック基板上に印刷法で作製ことが可能であるので、大面積かつ柔軟性のある表示装置を安価に製造することが可能である。また、本発明による半導体素子は電流経路における寄生抵抗を低くすることが出来るので、選択トランジスタ４７ｃで生じる電圧降下を小さく出来る。そのため、表示装置の動作マージンの向上および表示切替時の消費電力を低減することが出来る。【００５５】
基本セル４３の第３の例を図４ｄに図示した。この例では、基本セルは、１つの電界効果トランジスタ４７ｄと、前記電界効果トランジスタ４７ｄと直列接続された可変抵抗４８ｄとから構成されている。可変抵抗４８ｄの他方の端子はグランド接地されている。電界効果トランジスタ４７ｄの他方の端子はビット線４４ｄに、電界効果トランジスタ４７ｄのゲート電極はワード線４５ｄに接続されている。電界効果トランジスタ４７ｄは選択トランジスタであり、本発明による実施形態１または２に記載された薄膜トランジスタが用いられている。この電界効果トランジスタ４７ｄの作用により、２次元アレイ中で、所定の可変抵抗４８ｄが選択される。選択された可変抵抗４８ｄには、Ｘ−周辺回路４１（図４）から、ビット線４４ｄ、電界効果トランジスタ４７ｄを介して、一定の電流もしくは一定の電圧が印加され、可変抵抗４８ｄの抵抗値を検出することが出来る構成になっている。可変抵抗４８ｄとしては、磁界あるいは圧力により抵抗値が変化するものを用いることができる。すなわち、本実施形態の半導体装置は、磁場あるいは圧力の２次元的な分布を調べることが出来るセンサアレイである。実施形態１または２で説明してきたように、本発明の半導体装置はプラスチック基板上に印刷法で作製ことが可能であるので、大面積かつ柔軟性のあるセンサアレイを安価に製造することが可能である。また、本発明による半導体素子は、電流経路における選択トランジスタ４７ｄで生じる抵抗を低くすることが出来るので、高精度なセンシングが可能になる。【００５６】
上記の図４ｄのように、可変抵抗４８ｄなどの一端をグランド接地して用いる素子では、基本セル内の選択スイッチはダイオードに置き換えることも可能である。１例を図４ｅに示した。基本セルは、ビット線４４ｅに接続された１つのダイオード４７ｅと、前記ダイオード４７ｅと直列接続された可変抵抗４８ｅから構成されている。可変抵抗４８ｅｄ他方の端子はワード線４５ｅに接続されている。前記ダイオード４７ｅは、本発明による、実施例３に記載されたショットキーダイオードが用いられている。本発明の半導体装置はプラスチック基板上に印刷法で作製ことが可能であるので、大面積かつ柔軟性のあるセンサアレイを安価に製造することが可能である。また、この図４ｅの基本セルは、図４ｄの基本セルに比べて、グランド接地がないため、セルの回路が簡単になりアレイの高密度化に適している。【００５７】
以上、本発明の実施例について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。【００５８】
この出願は、２００７年９月７日に出願された日本出願特願２００７−２３２６４５を基礎とする優先権を主張し、その開示の全てをここに取り込む。【００５９】
以上、実施形態及び実施例を参照して本願発明を説明したが、本願発明は上記実施形態及び実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【図１ａ】
2009031336.tif 000003
【図１ｂ】
2009031336.tif 000004
【図２ａ】
2009031336.tif 000005
【図２ｂ】
2009031336.tif 000006
【図３ａ】
2009031336.tif 000007
【図３ｂ】
2009031336.tif 000008
【図４ａ】
2009031336.tif 000009
【図４ｂ】
2009031336.tif 000010
【図４ｃ】
2009031336.tif 000011
【図４ｄ】
2009031336.tif 000012
【図４ｅ】
2009031336.tif 000013
【国際調査報告】
2009031336.tif 000014
2009031336.tif 000015