【手続補正書】
【提出日】平成17年1月26日(2005.1.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
少なくとも１のＭＯＳトランジスタが形成される活性領域と、
前記活性領域を規定する絶縁膜とを備えた半導体装置であって、
前記活性領域の平面視形状は凹部を有した形状に設定され、
前記活性領域は、
通常領域と、
前記凹部の存在によって前記通常領域よりも端縁部が後退した後退領域とを有し、
前記少なくとも１のＭＯＳトランジスタは、
前記後退領域に形成される第１のＭＯＳトランジスタと、
前記通常領域に形成される第２のＭＯＳトランジスタとを有し、
前記第１のＭＯＳトランジスタを構成する第１のゲート電極のマージン部の長さは、前記第２のＭＯＳトランジスタを構成する第２のゲート電極のマージン部の長さよりも長く設定される半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項４
【補正方法】変更
【補正の内容】
【請求項４】
前記凹部は前記活性領域の角部以外に形成された窪み部であって、
前記通常領域は、前記窪み部を挟んで第１および第２の通常領域に区分され、
前記第２の通常領域の端縁部は前記第１の通常領域の端縁部よりも後退した位置にあり、
前記第１のゲート電極のマージン部の長さは、
前記第２のゲート電極のマージン部の長さと、前記後退領域の端縁部と前記第２の通常領域の端縁部との後退長さに等しい長さとの合計値に設定される、請求項１記載の半導体装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項５
【補正方法】変更
【補正の内容】
【請求項５】
前記凹部は前記活性領域の角部以外に形成された窪み部であって、
前記通常領域は、前記窪み部を挟んで第１および第２の通常領域に区分され、
前記第２の通常領域の端縁部は前記第１の通常領域の端縁部よりも後退した位置にあり、
前記第１のゲート電極のマージン部の長さは、
前記第２のゲート電極のマージン部の長さと、
前記後退領域の端縁部から、前記凹部における前記第１の通常領域の山折れ角部と、前記第２の通常領域の山折れ角部とを結ぶように設定された仮想線と前記第１のゲート電極との交点までの長さとの合計値に設定される、請求項１記載の半導体装置。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項６
【補正方法】変更
【補正の内容】
【請求項６】
少なくとも１のＭＯＳトランジスタが形成される活性領域と、
前記活性領域を規定する絶縁膜とを備えた半導体装置であって、
前記活性領域の平面視形状は凹部を有した形状に設定され、
前記活性領域は、
通常領域と、
前記凹部の存在によって前記通常領域よりも端縁部が後退した後退領域とを有し、
前記少なくとも１のＭＯＳトランジスタは、
前記後退領域に形成される第１のＭＯＳトランジスタと、
前記通常領域に形成される第２のＭＯＳトランジスタとを有し、
前記第１のＭＯＳトランジスタを構成する第１のゲート電極のマージン部は、前記通常領域から遠ざかる方向に延在するように所定の角度で曲げられた屈曲部を有する形状に設定される半導体装置。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】
少なくとも１のＭＯＳトランジスタが形成される活性領域と、
前記活性領域を規定する絶縁膜とを備えた半導体装置であって、
前記活性領域の平面視形状は凹部を有した形状に設定され、
前記活性領域は、
通常領域と、
前記凹部の存在によって前記通常領域よりも端縁が後退した後退領域とを有し、
前記少なくとも１のＭＯＳトランジスタは、
前記後退領域に配置され、電気的に並列に接続された複数のＭＯＳトランジスタを含み、
前記複数のＭＯＳトランジスタのそれぞれのゲート電極は、並列に配置されるとともに電気的に共通に接続され、
前記複数のＭＯＳトランジスタのそれぞれのゲート電極のうち、少なくとも前記通常領域に最も近く位置するゲート電極と、該ゲート電極の隣のゲート電極のそれぞれのマージン部とを接続する半導体装置。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
図３１にＡＮＤ−ＮＯＲゲートＣ１０のトランジスタレベルでの構成を示す。ＡＮＤ−ＮＯＲゲートＣ１０は、ソース電極が共通に電源ＶDDに接続されたＰチャネルトランジスタＱ１およびＱ２と、ＰチャネルトランジスタＱ１およびＱ２のドレイン電極にソース電極が接続されたＰＭＯＳトランジスタＱ３と、ＰＭＯＳトランジスタＱ３のドレイン電極にドレイン電極が共通に接続されたＮＭＯＳトランジスタＱ４およびＱ６と、ＮＭＯＳトランジスタＱ４のソース電極にドレイン電極が接続され、ソース電極がＮＭＯＳトランジスタＱ６のソース電極と共通に接地されたＮＭＯＳトランジスタＱ５とを備えている。入力信号Ｉ１およびＩ２は、ＰＭＯＳトランジスタＱ１およびＱ２のゲート電極Ｇ１およびＧ２と、ＮＭＯＳトランジスタＱ４およびＱ５のゲート電極Ｇ４およびＧ５に与えられ、入力信号Ｉ３はＰＭＯＳトランジスタＱ３およびＮＭＯＳトランジスタＱ６のそれぞれのゲート電極Ｇ３およびＧ６に与えられる構成となっている。そして、ＰＭＯＳトランジスタＱ３、ＮＭＯＳトランジスタＱ４およびＱ６の共通接続ノードが出力端となっている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
図３２において、活性領域ＡＲの平面視形状は、その１の角部に凹部を有した形状であり、活性領域ＡＲは絶縁膜によって囲まれている。そして、当該凹部によって差し渡し長さが短くなった後退領域ＤＲにゲート電極Ｇ６が形成され、凹部以外の通常領域ＯＲにゲート電極Ｇ４およびＧ５が形成されている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
このような場合を図３４および図３５を用いて説明する。図３４には、その端部が凹部とならず、角部が斜めに切り欠かれた形状の活性領域１Ａが示されている。図３４に示すＡ−Ａ線における断面矢視図を図３６に示す。図３６に示されるようにゲート電極３は絶縁膜７上には達しておらず、活性領域１Ａがゲート電極３よりも長くなっている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
このような形状の活性領域１Ｂに、図２９と同様のゲート電極２および３を形成すると、ゲート電極３の端部は、その一部が絶縁膜７の上部に架かるだけとなる。このような形状では、ゲート電極３の両側のソース・ドレイン領域ＳＤＡおよびＳＤＢは電気的にショートしているわけではないが、部分的にゲート長が短くなる。すなわち、ゲート電極３のゲート長をＬとし、図３５に示すように、ゲート電極３の端部のうち絶縁膜７に架からない部分の長さをｂとすると、実質的なゲート長はほぼＬ−ｂとなる。このようにゲート長が部分的にでも短くなると、トランジスタ動作時においてソース・ドレイン領域ＳＤＡとソース・ドレイン領域ＳＤＢとの間でリーク電流が流れ、ＭＯＳトランジスタとしての機能が低下する。また、図３７にゲート電極の先端部がエッチング等により侵食されて丸みをおびた場合の構成を示す。図３７に示すように、ゲート電極３の先端部が丸みをおびているので、ゲート電極３の両側面において絶縁膜に架からない部分が存在することになり、それぞれの長さをｂおよびｃとすると、実質的なゲート長はほぼＬ−ｂ−ｃとなり、ゲート電極３の先端部が丸みをおびない場合に比べて実質的なゲート長がさらに短くなる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
【課題を解決するための手段】
本発明に係る請求項１記載の半導体装置は、少なくとも１のＭＯＳトランジスタが形成される活性領域と、前記活性領域を規定する絶縁膜とを備えた半導体装置であって、前記活性領域の平面視形状は凹部を有した形状に設定され、前記活性領域は、通常領域と、前記凹部の存在によって前記通常領域よりも端縁部が後退した後退領域とを有し、前記少なくとも１のＭＯＳトランジスタは、前記後退領域に形成される第１のＭＯＳトランジスタと、前記通常領域に形成される第２のＭＯＳトランジスタとを有し、前記第１のＭＯＳトランジスタを構成する第１のゲート電極のマージン部の長さは、前記第２のＭＯＳトランジスタを構成する第２のゲート電極のマージン部の長さよりも長く設定されるものである。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本発明に係る請求項４記載の半導体装置は、前記凹部は前記活性領域の角部以外に形成された窪み部であって、前記通常領域は、前記窪み部を挟んで第１および第２の通常領域に区分され、前記第２の通常領域の端縁部は前記第１の通常領域のに端縁部よりも後退した位置にあり、前記第１のゲート電極のマージン部の長さが、前記第２のゲート電極のマージン部の長さと、前記後退領域の端縁部と前記第２の通常領域の端縁部との後退長さに等しい長さとの合計値に設定されるものである。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
本発明に係る請求項５記載の半導体装置は、前記凹部が前記活性領域の角部以外に形成された窪み部であって、前記通常領域は、前記窪み部を挟んで第１および第２の通常領域に区分され、前記第２の通常領域の端縁部は前記第１の通常領域の端縁部よりも後退した位置にあり、前記第１のゲート電極のマージン部の長さが、前記第２のゲート電極のマージン部の長さと、前記後退領域の端縁部から、前記凹部における前記第１の通常領域の山折れ角部と、前記第２の通常領域の山折れ角部とを結ぶように設定された仮想線と前記第１のゲート電極との交点までの長さとの合計値に設定されるものである。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
本発明に係る請求項６記載の半導体装置は、少なくとも１のＭＯＳトランジスタが形成される活性領域と、前記活性領域を規定する絶縁膜とを備えた半導体装置であって、前記活性領域の平面視形状は凹部を有した形状に設定され、前記活性領域は、通常領域と、前記凹部の存在によって前記通常領域よりも端縁部が後退した後退領域とを有し、前記少なくとも１のＭＯＳトランジスタは、前記後退領域に形成される第１のＭＯＳトランジスタと、前記通常領域に形成される第２のＭＯＳトランジスタとを有し、前記第１のＭＯＳトランジスタを構成する第１のゲート電極のマージン部が、前記通常領域から遠ざかる方向に延在するように所定の角度で曲げられた屈曲部を有する形状に設定されるものである。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
本発明に係る請求項１０記載の半導体装置は、少なくとも１のＭＯＳトランジスタが形成される活性領域と、前記活性領域を規定する絶縁膜とを備えた半導体装置であって、前記活性領域の平面視形状は凹部を有した形状に設定され、前記活性領域は、通常領域と、前記凹部の存在によって前記通常領域よりも端縁が後退した後退領域とを有し、前記少なくとも１のＭＯＳトランジスタは、前記後退領域に配置され、電気的に並列に接続された複数のＭＯＳトランジスタを含み、前記複数のＭＯＳトランジスタのそれぞれのゲート電極が、並列に配置されるとともに電気的に共通に接続され、前記複数のＭＯＳトランジスタのそれぞれのゲート電極のうち、少なくとも前記通常領域に最も近く位置するゲート電極と、該ゲート電極の隣のゲート電極のそれぞれのマージン部とを接続するものである。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
この構成を図７に示す。図７においては、後退領域ＤＲの面積が広く複数のゲート電極を形成した活性領域ＡＲが示されているが、この場合においてゲートエンドキャップの長さが長くなっているのは通常領域ＯＲに最も近いゲート電極ＧＥ１のみである。このように本発明の適用を限定するのは、不要な活性領域が形成されるのは破線で示されるように凹部の側壁近傍であることが殆どなので、側壁近傍のゲート電極に本発明を適用すれば足りるからである。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
ここで、ゲート電極３０Ｃは、ゲートエンドキャップを通常領域ＯＲとは反対方向に延在するようにほぼ９０度の角度で曲げた屈曲部ＢＰを有した構造となっている。また、ゲート電極３０Ｃは、屈曲部ＢＰと後退領域ＤＲの水平端縁部（第１の端縁部）との間の距離を所定長さｓに保つように配置される。なお、所定長さｓはゲートエンドキャップと後退領域ＤＲとが平面視的に若干接触するかしない程度であれば良い。また屈曲部ＢＰの長さは、通常領域ＯＲに配置されるゲート電極２０のゲートエンドキャップの長さｘ程度であれば良い。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
＜Ｂ−３．変形例１＞
図９に示した活性領域１Ｂは、凹部に部分的に不要な活性領域が存在する程度であったが、不要な活性領域の面積が広い場合、あるいは、その角部に凹部が形成されず、角部が斜めに切り欠かれた形状となった場合には、ゲートエンドキャップを通常領域とは反対方向にほぼ９０度の角度で曲げ、その屈曲部の長さを通常領域でのゲートエンドキャップの長さｘ程度としただけでは効果がないことがある。その場合には以下に説明するように屈曲部の長さをさらに延ばすようにする。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
図１０に半導体装置のレイアウト設計段階における活性領域の一部分と、その活性領域上に配置されたゲート電極を示す。図１０において、通常領域とは反対方向にほぼ９０度の角度で曲げられた屈曲部ＢＤを有するゲート電極３０Ｄが後退領域ＤＲに形成され、屈曲部ＢＤの先端部が後退領域ＤＲの垂直端縁部（第２の端縁部）より突出するように配置されている。ここで、ゲート電極３０Ｄの屈曲部ＢＤの先端部は、後退領域ＤＲの垂直端縁部から、通常領域に配置されるゲート電極のゲートエンドキャップの長さｘ程度突出するように設定されている。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
図１１に、このような設計値に基づいて実際に半導体装置を製造した場合の活性領域の一部分と、その活性領域上に配置されたゲート電極を示す。図１１において、その角部に凹部を有してはいるが、凹部の形状が矩形状ではなくなった活性領域１Ｃが示されている。活性領域１Ｃの不要部分の面積は図９に示す活性領域１Ｂの不要部分に比べて広いが、ゲート電極３０Ｄのゲートエンドキャップの先端部は、後退領域ＤＲの垂直端縁部から長さｘ程度突出するように形成されているので、ゲート電極３０Ｄのゲート長が部分的に短くなるということが防止される。従って、ソース・ドレイン領域間での電流リークが発生することが防止され、ＭＯＳトランジスタとしての機能を保つことができる。なお、製造過程で問題が生じず、凹部の形状が矩形状に形成された場合は、図１０と同様の半導体装置が得られることは言うまでもない。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
図１２に半導体装置のレイアウト設計段階における活性領域の一部分と、その活性領域上に配置されたゲート電極を示す。図１２において、通常領域ＯＲとは反対方向にほぼ９０度の角度で曲げられた屈曲部ＢＤを有するゲート電極３０Ｅが後退領域ＤＲに形成されている。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
ここで、ゲート電極３０Ｅは、屈曲部ＢＤと後退領域ＤＲの水平端縁部（第１の端縁部）との間の距離を所定長さｍ（ｍは０以上）に保つように配置されている。そして、ゲート電極３０Ｅは、活性領域１に凹部が形成されずに角部が斜めに切り欠かれた形状となった場合を想定して、活性領域１の凹部の２つの山折れ角部Ｋ１およびＫ２を結ぶ仮想線ＶＬを設定し、当該仮想線ＶＬと屈曲部ＢＤとが交差（本例では仮想線ＶＬと屈曲部ＢＤの２つの長辺のうち後退領域ＤＲに近い側の長辺が交差）する位置から長さｘ程度突出するように形成されている。従って、図１０を用いて説明したゲート電極３０Ｄに比べてゲートエンドキャップの長さを短くできる。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
図１４に半導体装置のレイアウト設計段階における活性領域の一部分と、その活性領域上に配置されたゲート電極を示す。図１４において、ゲートエンドキャップが、通常領域ＯＲから遠ざかる方向に９０度よりも小さい角度β（０゜＜β＜９０゜）で曲げられた屈曲部を有するゲート電極３０Ｆが配置されている。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
このようなＮＭＯＳトランジスタＱ１１〜Ｑ１ｎの並列接続体が後退領域ＤＲに形成された状態を図２０に示す。図２０において活性領域ＡＲの凹部に通常領域ＯＲ側から順にゲート電極Ｇ１１〜Ｇ１ｎが配設されている。そして、ゲート電極Ｇ１１〜Ｇ１ｎのゲートエンドキャップは全て共通に接続されている。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
すなわち、図２１に示すように、通常領域ＯＲに最も近いゲート電極Ｇ１１とその隣のゲート電極Ｇ１２のゲートエンドキャップを共通に接続するだけでも良い。これは、不要な活性領域が形成されるのは通常領域の近傍であることが殆どなので、通常領域近傍のゲート電極に本発明を適用すれば足りるからである。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
＜Ｄ．実施の形態４＞
＜Ｄ−１．装置構成＞
以上説明した本発明に係る実施の形態１〜３においては、活性領域の角部に凹部が形成される構成を示したが、角部以外にも凹部が形成される場合がある。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
活性領域の角部以外にも凹部が形成される場合としては、例えば、図２２に示すようなレシオラッチ回路Ｃ２０を形成する場合がある。図２２において、ＰＭＯＳトランジスタＱ２１およびＮＭＯＳトランジスタＱ２２で構成されるトランスミッションゲートの出力端に、ＰＭＯＳトランジスタＱ３１およびＮＭＯＳトランジスタＱ３２で構成されるインバータ回路Ｃ３の入力端が接続され、インバータ回路Ｃ３の出力端がレシオラッチ回路Ｃ２０の出力端となっている。そして、インバータ回路Ｃ３の出力端には、ＰＭＯＳトランジスタＱ４１およびＮＭＯＳトランジスタＱ４２で構成されるインバータ回路Ｃ４の入力端が接続され、インバータ回路Ｃ４の出力端はインバータ回路Ｃ３の入力端に接続されている。なお、ＰＭＯＳトランジスタＱ２１およびＮＭＯＳトランジスタＱ２２、ＰＭＯＳトランジスタＱ３１およびＮＭＯＳトランジスタＱ３２、ＰＭＯＳトランジスタＱ４１およびＮＭＯＳトランジスタＱ４２のそれぞれのゲート電極は、ゲート電極Ｇ２１およびＧ２２、ゲート電極Ｇ３１およびＧ３２、ゲート電極Ｇ４１およびＧ４２である。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
図２３において、活性領域ＡＲの平面視形状は、中央部に凹部を有した形状である。そして、凹部によって差し渡し長さが短くなった後退領域ＤＲにゲート電極Ｇ４２が配置され、後退領域ＤＲの両側の、後退領域ＤＲよりも差し渡し長さが長い通常領域（後退領域以外の領域）ＯＲ１およびＯＲ２にはそれぞれゲート電極Ｇ２２およびＧ３２が配置されている。なお、活性領域ＡＲは絶縁膜によって囲まれている。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】変更
【補正の内容】
【００７６】
図２４に半導体装置のレイアウト設計段階における活性領域の一部分と、その活性領域上に配置されたゲート電極を示す。図２４において、活性領域１０の平面視形状は、角部以外の部分に凹部を有する形状となっている。そして、活性領域１０は絶縁膜７によって囲まれている。なお、この場合は凹部というよりも窪み部と呼称しても良い。
【手続補正２９】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
1999214528.tif 000001
【手続補正３０】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図１０】
1999214528.tif 000002
【手続補正３１】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正の内容】
【図１１】
1999214528.tif 000003
【手続補正３２】
【補正対象書類名】図面
【補正対象項目名】図３３
【補正方法】変更
【補正の内容】
【図３３】
1999214528.tif 000004