(57)【要約】  半導体装置の製造方法は、ＳｉＣ膜を形成する工程と、ＳｉＣ膜の表面にトレンチ（２０）を形成する工程と、ＳｉＣ膜の表面にＳｉを供給した状態でＳｉＣ膜を熱処理する熱処理工程と、熱処理工程によってＳｉＣ膜の表面に得られた複数のマクロステップ（１）をチャネルとする工程とを備えている。トレンチ（２０）の周期をＬとし、トレンチ（２０）の高さをｈとした場合、周期Ｌと高さｈとの間にはＬ＝ｈ（ｃｏｔα＋ｃｏｔβ）（ただしα、βは０．５≦α、β≦４５を満たす変数）が成り立っている。これにより、半導体装置の特性を向上することができる。
2008126541.tif 000002
【特許請求の範囲】
【請求項１】
炭化ケイ素よりなる半導体膜（１１）を備え、
前記半導体膜（１１）はその表面に複数の同じ長さのマクロステップ（１）を有し、
前記複数のマクロステップ（１）をチャネル（１６）とする、半導体装置（９０）。
【請求項２】
前記マクロステップ（１）のうち少なくとも１つが｛０００１｝面で構成されており、前記｛０００１｝面が＜１−１００＞方向に−３０°〜＋３０°の範囲内で傾斜している、請求の範囲第１項に記載の半導体装置（９０）。
【請求項３】
前記半導体膜（１１）の表面の面方位が｛０００１｝面に対して０．５°以上５６°以下の角度で傾斜している、請求の範囲第１項に記載の半導体装置（９０）。
【請求項４】
前記マクロステップ（１）のうち少なくとも１つが、前記マクロステップ（１）に対して垂直な断面で見た場合に、｛０００１｝面に対して５５°±５°、６２°±５°、または９０°±５°の角をなす面で構成されている、請求の範囲第１項に記載の半導体装置（９０）。
【請求項５】
炭化ケイ素よりなる半導体膜（１１）を形成する工程と、
前記半導体膜（１１）の表面に３以上のトレンチ（２０）を等間隔で形成する工程と、
前記半導体膜（１１）の表面にケイ素を供給した状態で前記半導体膜（１１）を熱処理する熱処理工程と、
前記熱処理工程によって前記半導体膜（１１）の表面に得られた複数のマクロステップ（１）をチャネル（１６）とする工程とを備える、半導体装置（９０）の製造方法。
【請求項６】
前記トレンチ（２０）の一周期の長さＬは１．５μｍ以上１１５２μｍ以下であり、かつ前記トレンチ（２０）の深さｈは０．１μｍ以上２０μｍ以下である、請求の範囲第５項に記載の半導体装置（９０）の製造方法。
【請求項７】
前記トレンチ（２０）の深さｈは１５μｍ以下である、請求の範囲第６項に記載の半導体装置（９０）の製造方法。
【請求項８】
炭化ケイ素よりなる半導体膜（１１）を形成する工程と、
前記半導体膜（１１）の表面にトレンチ（２０）を形成する工程と、
前記半導体膜（１１）の表面にケイ素を供給した状態で前記半導体膜（１１）を熱処理する熱処理工程と、
前記熱処理工程によって前記半導体膜（１１）の表面に得られた複数のマクロステップ（１）をチャネル（１６）とする工程とを備え、
前記トレンチ（２０）の一周期の長さをＬとし、前記トレンチ（２０）の深さをｈとした場合、一周期の長さＬと深さｈとの間にはＬ＝ｈ（ｃｏｔα＋ｃｏｔβ）（ただしα、βは０°≦α＋β≦９０°かつ０．５°≦α＜βを満たす変数）が成り立つ、半導体装置（９０）の製造方法。
【請求項９】
前記トレンチ（２０）の一周期の長さＬは１．５μｍ以上１１５２μｍ以下であり、かつ前記トレンチの深さｈは０．１μｍ以上２０μｍ以下である、請求の範囲第８項に記載の半導体装置（９０）の製造方法。
【請求項１０】
前記トレンチ（２０）の深さｈは１５μｍ以下である、請求の範囲第９項に記載の半導体装置（９０）の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、より特定的には、炭化ケイ素（ＳｉＣ）よりなる半導体膜を備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＳｉＣは、バンドギャップが広く、また最大絶縁電界がケイ素（Ｓｉ）と比較して約一桁大きいことから、次世代の電力用半導体素子への応用が期待されている材料である。これまでに、４Ｈ−ＳｉＣまたは６Ｈ−ＳｉＣと呼ばれる単結晶ウェハを用いて様々な電子デバイスへ応用されつつあり、特に高温、大電力用素子に適すると考えられている。上記の結晶は閃亜鉛鉱型とウルツ鉱型とを積層した形のアルファ相ＳｉＣである。他に３Ｃ−ＳｉＣと称されるベータ相ＳｉＣの結晶でも半導体装置が試作されている。最近では電力用素子としてショットキーダイオード、ＭＯＳＦＥＴ（metal  oxide  semiconductor  field-effect  transistor）、サイリスタなどが試作され、その特性から従来のＳｉ半導体装置と比較して非常に特性が良好なことが確認されている。【０００３】
ＳｉＣを用いた半導体装置において、特にＳｉＣ基板の表面にチャネルが形成される構造のＭＯＳＦＥＴでは、従来、高温アニールによって形成された表面がチャネルとして用いられてきた。しかしながら、高温アニールすることによって得られるＳｉＣ基板の表面には不規則な凹凸が存在している。このため、界面準位の密度が増加することにより、キャリアの移動度が低下し、半導体装置の特性が劣化するという問題があった。【０００４】
この問題を解決し得る技術が、たとえば特開２００６−３４４９４２号公報（特許文献１）に開示されている。上記特許文献１には、ＳｉＣ膜の表面に２つのトレンチを形成し、その後ＳｉＣ膜の表面にケイ素（Ｓｉ）を供給した状態でＳｉＣ膜を熱処理することが記載されている。その結果、一周期の長さが１００ｎｍ以上のファセット（マクロステップ）がトレンチの間の位置に形成され、このマクロステップのテラスがＭＯＳＦＥＴのチャネル部分とされている。
【特許文献１】特開２００６−３４４９４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１の製造方法では２つのトレンチの間にのみマクロステップが形成され、それ以外の箇所にマクロステップを形成することはできなかった。このため、単一の半導体装置を形成することはできてもトランジスタなどの素子を半導体膜の表面に周期的に形成することができなかった。このため、特性を十分に向上することができなかった。【０００６】
したがって、本発明の目的は、特性を向上することのできる半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明における半導体装置は、ＳｉＣよりなる半導体膜を備えている。半導体膜はその表面に複数の同じ長さのマクロステップを有しており、複数のマクロステップをチャネルとしている。【０００８】
本発明における半導体装置によれば、マクロステップをチャネルとすることにより、チャネルとなる部分の界面準位の密度が減少してキャリアの移動度を向上することができ、半導体装置の特性を向上することができる。また複数の同じ長さのマクロステップが得られるので、半導体装置におけるトランジスタなどの素子を半導体膜の表面に周期的に形成することができ、半導体装置の特性を向上することができる。【０００９】
なお、一つのチャネルが複数のマクロステップにより構成されていてもよいし、一つのチャネルが一つのマクロステップにより構成されていてもよい。【００１０】
本発明の半導体装置において好ましくは、マクロステップのうち少なくとも１つが｛０００１｝面で構成されており、｛０００１｝面が＜１−１００＞方向に−３０°〜＋３０°の範囲内で傾斜している。【００１１】
これにより、マクロステップの平坦性（直線性）を飛躍的に向上することができる。
本発明の半導体装置において好ましくは、半導体膜の表面の面方位が｛０００１｝面に対して０．５°以上５６°以下の角度で傾斜している。【００１２】
本発明の半導体装置において好ましくは、マクロステップのうち少なくとも１つが、マクロステップに対して垂直な断面で見た場合に、｛０００１｝面に対して５５°±５°、６２°±５°、または９０°±５°の角をなす面で構成されている。【００１３】
上記の面はいずれも安定な面であるので、上記の面をマクロステップを構成する面とすることで、マクロステップの成長を終端させることができる。【００１４】
本発明の一の局面における半導体装置の製造方法は、ＳｉＣよりなる半導体膜を形成する工程と、半導体膜の表面に３以上のトレンチを等間隔で形成する工程と、半導体膜の表面にケイ素を供給した状態で半導体膜を熱処理する熱処理工程と、熱処理工程によって半導体膜の表面に得られた複数のマクロステップをチャネルとする工程とを備えている。【００１５】
本発明の一の局面における半導体装置の製造方法によれば、トレンチの各々の一周期の長さおよび深さを制御することにより、マクロステップの大きさを制御することができる。これにより、大きいマクロステップをチャネルとした半導体装置を得ることができ、所望の特性を有する半導体装置を得ることができる。また、３以上のトレンチを等間隔で形成することにより、複数の同じ長さのマクロステップが得られるので、半導体装置におけるトランジスタなどの素子を半導体膜の表面に周期的に形成することができ、半導体装置の特性を向上することができる。【００１６】
本発明の他の局面における半導体装置の製造方法は、ＳｉＣよりなる半導体膜を形成する工程と、半導体膜の表面にトレンチを形成する工程と、半導体膜の表面にＳｉを供給した状態で半導体膜を熱処理する熱処理工程と、熱処理工程によって半導体膜の表面に得られた複数のマクロステップをチャネルとする工程とを備えている。トレンチの一周期の長さをＬとし、トレンチの高さをｈとした場合、一周期の長さＬと高さｈとの間にはＬ＝ｈ（ｃｏｔα＋ｃｏｔβ）（ただしα、βは０°≦α＋β≦９０°かつ０．５°≦α＜βを満たす変数）が成り立っている。【００１７】
本願発明者らは、トレンチの一周期の長さＬおよび高さｈと、熱処理後に形成されるマクロステップの形状との間には幾何学的な関係があり、上記式が成り立つことを見出した。本発明の他の局面における半導体装置の製造方法によれば、この幾何学的関係に基づいてトレンチが形成されるので、大きなマクロステップを得ることができ、このマクロステップをチャネルとすることにより半導体装置の特性を向上することができる。【００１８】
本発明の半導体装置の製造方法において好ましくは、トレンチの一周期の長さＬは１．５μｍ以上１１５２μｍ以下であり、かつトレンチの深さｈは０．１μｍ以上２０μｍ以下である。より好ましくは、トレンチの深さｈは１５μｍ以下である。
【発明の効果】
【００１９】
本発明の半導体装置およびその製造方法によれば、特性を向上することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施の形態における半導体装置の構成を示す断面図である。
【図２】図１における２つのマクロステップを拡大して示す斜視図である。
【図３】本発明の一実施の形態における半導体装置の製造方法の第１工程を示す断面図である。
【図４】本発明の一実施の形態における半導体装置の製造方法の第２工程を示す断面図である。
【図５】図４のＡ部拡大図であって、ＳｉＣ膜の表面にマクロステップが形成される第１状態を示す断面図である。
【図６】図４のＡ部拡大図であって、ＳｉＣ膜の表面にマクロステップが形成される第２状態を示す断面図である。
【図７】図４のＡ部拡大図であって、ＳｉＣ膜の表面にマクロステップが形成される第３状態を示す断面図である。
【図８】図４のＡ部拡大図であって、ＳｉＣ膜の表面にマクロステップが形成される第４状態を示す断面図である。
【図９】トレンチの一周期の長さと、最終的に得られるマクロステップの長さとの関係を示す図である。
【図１０】本発明の一実施の形態における半導体装置の製造方法の第３工程を示す断面図である。
【図１１】本発明の一実施の形態における半導体装置の製造方法の第４工程を示す断面図である。
【図１２】本発明の一実施の形態における半導体装置の製造方法の第５工程を示す断面図である。
【図１３】本発明の一実施の形態における半導体装置の製造方法の第６工程を示す断面図である。
【図１４】０．４μｍの深さのトレンチを形成した場合におけるマクロステップの顕微鏡写真である。
【図１５】０．１μｍの深さのトレンチを形成した場合におけるマクロステップの顕微鏡写真である。
【図１６】（ａ）は、本発明の実施例２におけるＳｉＣ膜の断面の顕微鏡写真である。（ｂ）は、（ａ）の顕微鏡写真におけるＢ部の形状および面方位を模式的に示す図である。
【図１７】（ａ）は、図１６（ａ）におけるＣ部を拡大したものである。（ｂ）は、（ａ）におけるＤ部の形状および面方位を模式的に示す図である。
【図１８】本発明の実施例２におけるＳｉＣ膜の別の部分の断面の顕微鏡写真である。
【符号の説明】
【００２１】
１，１ｂ，１ｃ  マクロステップ、１ａ  バンチングステップ、２，２ａ〜２ｃ，３，３ａ〜３ｃ  結晶面、１０  ＳｉＣ基板、１１  ＳｉＣ膜、１２ａ，１２ｂ  ｎ型不純物領域、１３  絶縁膜、１４ａ，１４ｂ  孔、１６  チャネル、１７ａ  ソース電極、１７ｂ  ドレイン電極、１８  ゲート電極、２０  トレンチ、２１  メサ部分、３０，３２，３３  レジスト、３１  被覆膜、５０  ＭＯＳＦＥＴ、９０  半導体装置。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の一実施の形態について図面に基づいて説明する。
図１は、本発明の一実施の形態における半導体装置の構成を示す断面図である。図１を参照して、本実施の形態における半導体装置９０は、ＳｉＣ基板１０と、ＳｉＣよりなる半導体膜としてのｐ型のＳｉＣ膜１１と、複数のＭＯＳＦＥＴ５０とを備えている。ＳｉＣ基板１０上にＳｉＣ膜１１が形成されており、ＳｉＣ膜１１の表面にＭＯＳＦＥＴ５０の各々が形成されている。【００２３】
ＳｉＣ基板１０を構成するＳｉＣ結晶は、たとえば（０００１）面または（０００−１）が［１−１００］方向に−３０°〜＋３０°の範囲で傾斜するように（つまり、−３０°〜＋３０°の範囲のオフ角を有するように）形成されている。または、ＳｉＣ基板１０の面方位は、（０００１）面または（０００−１）面に対して０．５°以上５６°以下傾斜している。ＳｉＣ膜１１は、ＳｉＣ基板１０上にホモエピタキシャル成長した膜であり、ＳｉＣ基板１０の結晶構造を引き継いでいる。【００２４】
ＳｉＣ膜１１はその表面に複数のマクロステップ１を有している。図２は、図１における２つのマクロステップを拡大して示す斜視図である。図２を参照して、ミクロな視点で見ると、ＳｉＣ膜１１の表面は平らではなく凹凸があり、ＳｉＣ膜１１の表面には複数のマクロステップ１が一定の周期で形成されている。マクロステップ１の各々は結晶面２（ライザ）と、結晶面２よりも広い結晶面である結晶面３（テラス）とにより構成されている。結晶面３はたとえば（０００１）面または（０００−１）であり、図２中横方向に対する結晶面３の傾斜角度がＳｉＣ膜１１のオフ角αとなっている。結晶面２は、たとえばマクロステップに対して垂直な断面で見た場合に、｛０００１｝面に対して５５°±５°、６２°±５°、または９０°±５°の角をなす面で構成されている。また、結晶面２および結晶面３以外の結晶面によってさらに構成されていてもよい。マクロステップ１の各々の長さ（一周期の長さ）Ｌはたとえば１００ｎｍ以上であり、結晶面３の長さはたとえば２μｍである。【００２５】
ここで、マクロステップの一周期の長さとは、マクロな視点で見た場合のＳｉＣ膜１１の表面に沿った方向（図２中横方向）におけるマクロステップ１の長さである。同様に、結晶面の長さとは、マクロな視点で見た場合のＳｉＣ膜１１の表面に沿った方向における結晶面の長さである。【００２６】
続いて、本実施の形態におけるＭＯＳＦＥＴ５０の構造について詳細に説明する。
図１を参照して、ＭＯＳＦＥＴ５０の各々は、ｎ型不純物領域１２ａおよび１２ｂと、絶縁膜１３と、ソース電極１７ａと、ゲート電極１８と、ドレイン電極１７ｂとを有している。ｎ型不純物領域１２ａおよび１２ｂはＳｉＣ膜１１の表面に形成されており、ＳｉＣ膜１１よりも高い不純物濃度を有している。ＳｉＣ膜１１上には絶縁膜１３が形成されている。絶縁膜１３には複数の孔１４ａおよび１４ｂが形成されており、孔１４ａおよび１４ｂの各々の底部におけるＳｉＣ膜１１の表面には、ｎ型不純物領域１２ａおよび１２ｂの各々が形成されている。ｎ型不純物領域１２ａの表面上にはソース電極１７ａが形成されており、ｎ型不純物領域１２ｂの表面上にはドレイン電極１７ｂが形成されている。ここで、ソース電極１７ａおよびドレイン電極１７ｂと、ＳｉＣ膜１１との接触部分にｎ型不純物領域１２ａおよび１２ｂを形成することで、ソース電極１７ａおよびドレイン電極１７ｂと、ＳｉＣ膜１１との接触抵抗を低減することができる。また、ソース電極１７ａとドレイン電極１７ｂとに挟まれた部分の絶縁膜１３上にはゲート電極１８が形成されている。これにより、絶縁膜１３はＭＯＳＦＥＴ５０のゲート絶縁膜となり、絶縁膜１３の垂直真下に存在するＳｉＣ層１１のマクロステップ１がＭＯＳＦＥＴ５０のチャネル１６となる。【００２７】
ＭＯＳＦＥＴ５０においては、ゲート電極１８に印加される電圧によってチャネル１６に電子を蓄積し、これによってソース電極１７ａとドレイン電極１７ｂとの間に流れる電流が制御される。本実施の形態において、ＭＯＳＦＥＴ５０は横型であるので、ソース電極１７ａとドレイン電極１７ｂとの間の電流はＳｉＣ膜１１の表面に対してほぼ平行に流れる。【００２８】
なお、図１に示す半導体装置９０の構造は本発明の半導体装置の一例であり、マクロステップをチャネルとするものであれば、本発明の半導体装置は他の構造であってもよい。【００２９】
続いて、本実施の形態における半導体装置９０の製造方法について図３〜図１３を用いて説明する。【００３０】
始めに図３を参照して、ＳｉＣ基板１０上にＳｉＣ膜１１をエピタキシャル成長させる。このとき、ＳｉＣ膜１１の表面には不規則な凹凸（ステップ）が数多く存在している。続いて、所定形状を有するレジスト３０をＳｉＣ膜１１上に形成し、レジスト３０をマスクとしてＳｉＣ膜１１をエッチングする。これにより、ＳｉＣ膜１１の表面に同じ深さを有するトレンチ２０の各々が等間隔で形成され、トレンチ２０同士の間にメサ部分２１が形成される。その後、レジスト３０を除去する。トレンチ２０はたとえば３以上の数だけ形成される。【００３１】
次に図４を参照して、ＳｉＣ膜１１を覆うようにＳｉよりなる被覆膜３１を形成する。被覆膜３１はトレンチ２０を埋めるように、たとえば０．１μｍの厚さで形成される。これによってＳｉＣ膜１１の表面にＳｉが供給された状態となる。続いて、たとえば約１５００℃の温度でＳｉＣ膜１１を熱処理する。これによって、ＳｉＣ膜１１の表面が再構成され、図１０に示すように、ＳｉＣ膜１１の表面には複数の同じ長さのマクロステップ１が形成される。【００３２】
なお、本実施の形態ではＳｉよりなる被覆膜３１を形成する場合について示したが、被覆膜３１を形成する代わりに、Ｓｉ系のガスをＳｉＣ膜１１の表面に導入することで、ＳｉＣ膜１１の表面にＳｉを供給してもよい。また、Ｓｉを含む液体をＳｉＣ膜１１の表面に塗布することで、ＳｉＣ膜１１の表面にＳｉを供給してもよい。【００３３】
ここで、ＳｉＣ膜１１の表面にマクロステップが形成される様子を、図５〜図８を用いて説明する。なお、図５〜図８は図４のＡ部を拡大して示した図である。図５を参照して、熱処理前のＳｉＣ膜１１の表面には、多数のバンチングステップ１ａが存在している。バンチングステップ１ａの各々は、結晶面２ａと結晶面３ａとにより構成されている。結晶面３ａは結晶面２ａよりも長い平坦部分を有しており、バンチングステップ１ａのテラスとなっている。バンチングステップ１ａにおける結晶面３ａの図中横方向の長さＰ１は１０ｎｍ程度である。【００３４】
ＳｉＣ膜１１の表面にＳｉを供給した状態でＳｉＣ膜１１を熱処理すると、ＳｉＣ膜１１は、結晶面３ａに垂直な方向へは成長せず、図５中実線矢印で示すように、結晶面２ａを起点として結晶面３ａに沿う方向へ成長する。同時に、図５中点線矢印で示すように、メサ部分２１の上面のＳｉ原子および炭素（Ｃ）原子がトレンチ２０の底面に拡散する。その結果、バンチングステップ１ａの各々が集束し、図６に示すように、バンチングステップ１ａの結晶面３ａよりも広い結晶面３ｂを有するマクロステップ１ｂとなり、またトレンチ２０の底面とメサ部分２１の上面との高低差（トレンチ２０の深さ）が小さくなる。【００３５】
マクロステップ１ｂは、結晶面２ｂを起点として結晶面３ｂに沿う方向へさらに成長する。また、メサ部分２１の上面のＳｉ原子およびＣ原子がトレンチ２０の底面に拡散する。その結果、マクロステップ１ｂの各々が集束し、図７に示すように、マクロステップ１ｂの結晶面３ｂよりも広い結晶面３ｃを有するマクロステップ１ｃとなり、またトレンチ２０が消滅する。【００３６】
マクロステップ１ｃは、結晶面２ｃを起点として結晶面３ｃに沿う方向へさらに成長する。その結果、マクロステップ１ｃの各々が集束し、図８に示すように、マクロステップ１ｃの結晶面３ｃよりも広い結晶面３を有するマクロステップ１が最終的に得られる。トレンチ２０の各々は等間隔で形成されるので、得られるマクロステップ１の各々は同じ長さ（一周期の長さ）を有している。【００３７】
図９は、トレンチの一周期の長さと、最終的に得られるマクロステップの長さとの関係を示す図である。図９を参照して、図９中横方向に沿ったトレンチ２０およびメサ部分２１を合わせた長さ（トレンチ２０の一周期の長さ）は、最終的に得られるマクロステップ１の一周期の長さＬに等しい。図９中横方向に対する結晶面３および結晶面２の傾斜角度をそれぞれα、β（以下、αをオフ角、βをライザ角と記すこともある）とし、メサ部分２１の高さ（トレンチ２０の深さ）をｈとすると、結晶面３の長さｌ１および結晶面２の長さｌ２は、それぞれ以下の式（１）および（２）によって表される。【００３８】
ｌ１＝ｈ×ｃｏｔα  ・・・（１）
ｌ２＝ｈ×ｃｏｔβ  ・・・（２）
また、マクロステップの一周期の長さＬは、結晶面３の長さｌ１と結晶面２の長さｌ２との和に等しいので、長さＬは以下の式（３）で表される。【００３９】
Ｌ＝ｌ１＋ｌ２＝ｈ（ｃｏｔα＋ｃｏｔβ）  ・・・（３）
ここで、平坦な結晶面を得るためには、結晶面３および結晶面２がＳｉＣ膜表面に対して傾斜していることが好ましく、０°≦α＋β≦９０°かつ０．５°≦α＜βであることが好ましい。角度αは８°±０．５°の範囲内にあり、角度βが８°≦β≦４５°の範囲内にあることがより好ましい。また、トレンチの一周期の長さＬは１．５μｍ以上１１５２μｍ以下であり、かつトレンチの深さｈは０．１μｍ以上２０μｍ以下であることが好ましい。トレンチの深さｈは１５μｍ以下であることがより好ましい。【００４０】
メサ部分２１の高さｈがトレンチ２０の一周期の長さＬに比べて大きすぎる場合には、トレンチ２０の痕跡がＳｉＣ膜１１の表面に残り、その結果マクロステップ１のテラスが小さくなる。一方、メサ部分２１の高さｈおよびトレンチ２０の一周期の長さＬが式（３）を満たす場合には、メサ部分２１を構成するＳｉ原子およびＣ原子によってトレンチ２０が埋められ、その結果大きなマクロステップ１が得られる。【００４１】
なお、上記においては１５００℃でＳｉＣ膜１１を熱処理する場合について示したが、ＳｉＣ膜１１の熱処理温度は以下の範囲であることが好ましい。ＳｉＣが昇華して完全に分解することを抑止するためには、２５４５℃以下であることが好ましい。またＳｉＣ2、Ｓｉ、またはＳｉ2Ｃなどの状態でＳｉＣが昇華することをある程度抑止するためには、２０００℃以下であることが好ましい。またＳｉＣ2、Ｓｉ、またはＳｉ2Ｃなどの状態でＳｉＣが昇華することを十分抑止し、ＳｉＣ膜１１の表面モフォロジの制御を容易にするためには、１８００℃以下であることが好ましい。さらにＳｉＣ膜１１の表面モフォロジを良好にするためには、１６００℃以下であることが好ましい。一方、ＳｉＣを成長させマクロステップの形成を促進するためには、１３００℃以上であることが好ましい。またＳｉＣ膜１１の表面モフォロジを良好にするためには、１４００℃以上であることが好ましい。【００４２】
また、ＳｉＣ膜１１の熱処理時間は０より長い時間であればよく、以下の範囲であることが好ましい。比較的大きいマクロステップを形成するためには、１０分以上であることが好ましい。また一周期の長さが０．５μｍ以上のマクロステップを形成するためには、３０分以上であることが好ましい。一方、半導体装置の生産性を考慮すると、４時間以下であることが好ましい。また一周期の長さが１．０μｍ以上のマクロステップを効率よく形成するためには、２時間以下であることが好ましい。なお、「熱処理時間」とはＳｉＣ膜を所定の温度に保持する時間を意味しており、「熱処理時間」に昇温時間および降温時間は含まれない。【００４３】
次に図１１を参照して、結晶面３におけるチャネルとなる部分を覆うようにレジスト３２をＳｉＣ膜１１上に形成する。そして、レジスト３２をマスクとしてｎ型の不純物イオンを注入することにより、ＳｉＣ膜１１表面にｎ型不純物領域１２ａ、１２ｂを形成する。ｎ型不純物領域１２ａ、１２ｂはチャネルとなる部分の両側に形成される。その後、レジスト３２を除去する。なお、図示しないが、ＳｉＣ膜１１表面における所定の領域にｐ型不純物領域を形成してもよい。その後、レジスト３２を除去し、ＳｉＣ膜１１をアニールしてｎ型不純物領域１２ａ、１２ｂおよびｐ型不純物領域を活性化する。【００４４】
次に図１２を参照して、ＳｉＣ膜１１表面に犠牲酸化膜（図示なし）を形成し、ＨＣｌ（塩化水素）またはＨ2（水素）を用いたエッチングや反応性イオンエッチングによってこの犠牲酸化膜をエッチングする。また、ＣＭＰ（Chemical  Mechanical  Polish）によりＳｉＣ膜１１の表面全面を研磨してもよい。これにより、ＳｉＣ膜１１の表面に存在する凹凸やイオン注入によるＳｉＣ膜１１のダメージが除去され、ＳｉＣ膜１１の表面が平坦化される。続いて、ＳｉＣ膜１１表面を覆うように絶縁膜１３を形成する。続いて、絶縁膜１３上におけるｎ型不純物領域１２ａ、１２ｂの真上以外の領域にレジスト３３を形成する。そして、レジスト３３をマスクとして絶縁膜１３をエッチングする。これにより、ｎ型不純物領域１２ａ、１２ｂが露出する。その後、レジスト３３を除去する。【００４５】
次に図１３を参照して、露出したｎ型不純物領域１２ａ、１２ｂ上にソース電極１７ａおよびドレイン電極１７ｂを形成する。ソース電極１７ａおよびドレイン電極１７ｂは、たとえば導電膜を絶縁膜１３上およびｎ型不純物領域１２ａ、１２ｂ上に形成した後で、絶縁膜１３上の導電膜をリフトオフまたはエッチングなどの方法で除去することによって形成される。その後、ソース電極１７ａおよびドレイン電極１７ｂに合金化熱処理を施し、ソース電極１７ａとドレイン電極１７ｂとの間の絶縁膜１３上にゲート電極１８を形成する。以上の工程により、図１に示す本実施の形態における半導体装置９０が完成する。【００４６】
本実施の形態における半導体装置９０は、ＳｉＣ膜１１を備え、ＳｉＣ膜１１はその表面に複数の同じ長さのマクロステップ１を有しており、複数のマクロステップ１をチャネル１６としている。【００４７】
本実施の形態における半導体装置９０によれば、マクロステップ１をチャネル１６とすることにより、チャネル１６となる部分の界面準位の密度が減少してキャリアの移動度を向上することができ、半導体装置の特性を向上することができる。また、一周期の長さＬが同じである複数のマクロステップ１が得られるので、ＭＯＳＦＥＴ５０をＳｉＣ膜１１の表面に周期的に形成することができ、半導体装置の特性を向上することができる。【００４８】
本実施の形態における半導体装置９０の製造方法は、ＳｉＣ膜１１を形成する工程と、ＳｉＣ膜１１の表面に３以上のトレンチ２０を等間隔で形成する工程と、ＳｉＣ膜１１の表面にＳｉを供給した状態でＳｉＣ膜１１を熱処理する熱処理工程と、熱処理工程によってＳｉＣ膜１１の表面に得られた複数のマクロステップ１をチャネル１６とする工程とを備えている。【００４９】
本実施の形態における半導体装置９０の製造方法によれば、トレンチ２０の各々の一周期の長さＬおよび深さｈを制御することにより、マクロステップ１の大きさを制御することができる。これにより、大きいマクロステップ１をチャネル１６とした半導体装置９０を得ることができ、所望の特性を有する半導体装置を得ることができる。また、３以上のトレンチ２０を等間隔で形成することにより、複数の同じ長さのマクロステップ１が得られるので、ＭＯＳＦＥＴ５０をＳｉＣ膜１１の表面に周期的に形成することができ、半導体装置の特性を向上することができる。【００５０】
本実施の形態における半導体装置９０の製造方法は、ＳｉＣ膜１１を形成する工程と、ＳｉＣ膜１１の表面にトレンチ２０を形成する工程と、ＳｉＣ膜１１の表面にＳｉを供給した状態でＳｉＣ膜１１を熱処理する熱処理工程と、熱処理工程によってＳｉＣ膜１１の表面に得られた複数のマクロステップ１をチャネル１６とする工程とを備えている。トレンチ２０の一周期の長さをＬとし、トレンチ２０の高さをｈとした場合、一周期の長さＬと高さｈとの間にはＬ＝ｈ（ｃｏｔα＋ｃｏｔβ）（ただしα、βは０．５°≦α、β≦４５°を満たす変数）が成り立っている。【００５１】
本実施の形態における半導体装置９０の製造方法によれば、トレンチ２０とマクロステップ１との幾何学的関係に基づいてトレンチ２０が形成されるので、大きなマクロステップ１を得ることができ、このマクロステップ１をチャネル１６とすることにより半導体装置の特性を向上することができる。【００５２】
本願発明者らは、本発明の製造方法を用いて、Ｓｉよりなる被覆膜で一部を覆われたＳｉＣ膜の表面にマクロステップを形成し、このＳｉＣ膜の表面を観察した。図１４は、０．４μｍの深さのトレンチを形成した場合におけるマクロステップの顕微鏡写真であり、図１５は、０．１μｍの深さのトレンチを形成した場合におけるマクロステップの顕微鏡写真である。図１４および図１５を参照して、図中白い部分がテラスであり、どちらの場合も一周期の長さが２μｍ程度のマクロステップが得られていることが分かる。
【実施例１】
【００５３】
本実施例では、ＳｉＣ膜に形成するトレンチの一周期の長さおよび深さが、マクロステップの形状に与える影響について調べた。具体的には、試料１〜試料９として、上述の本発明の一実施の形態に記載の製造方法を用いて、図１に示す半導体装置を作製した。図３に示すトレンチ２０の形成時には、トレンチ２０の一周期の長さＬ（図９）および深さｈ（図９）を試料ごとに変更した。こうして得られた試料１〜試料９の半導体装置について、チャネルにおける電子の移動度を測定した。この結果を表１に示す。【００５４】
【表１】
2008126541.tif 000003
【００５５】
表１を参照して、試料２〜試料８においては、全体的に周期的なマクロステップが得られた。特に、試料２〜試料６および試料８においては、ＳｉＣ膜の表面にトレンチの痕跡は見つからなかった。以上の結果より、一周期の長さＬが１．５μｍ以上１１５２μｍ以下であり、かつ深さｈが０．１μｍ以上２０μｍ以下であり、特に深さが１５μｍ以下であるトレンチを形成することにより、良好なマクロステップが得られることが分かる。
【実施例２】
【００５６】
本実施例では、ＳｉＣ膜における安定な面を調べた。具体的には、図４に示すようにＳｉＣ膜を覆うようにＳｉよりなる被覆膜を形成し、約１５００℃の温度でＳｉＣ膜を熱処理した。こうして得られたＳｉＣ膜を、マクロステップに対して垂直な面で切断し、顕微鏡を用いて露出した断面を観察した。【００５７】
図１６（ａ）は、本発明の実施例２におけるＳｉＣ膜の断面の顕微鏡写真である。図１６（ｂ）は、図１６（ａ）の顕微鏡写真におけるＢ部の形状および面方位を模式的に示す図である。図１６を参照して、図１６中Ｂ部には、広いテラスが形成されている。これらのテラスは、（０００−１）面、（１−１０２）面、（１−１０−２）面、および（−１１０２）面で構成されていると推測される。これらの面のうち（０００−１）面は（０００１）面と等価な面であり、（１−１０２）面、（１−１０−２）面、および（−１１０２）面の各々は（０００１）面に対して６２°の角度をなしている。【００５８】
ここで、図１６においてテラスを構成する面と（０００１）面とがなす角の角度は、顕微鏡写真を拡大して、テラスを構成する面の［０−１００］方向に対する角度を測定することにより測定した。［０−１００］方向は（０００１）面および紙面の両方に含まれる方向である。この測定方法による誤差（±５°）を考慮すると、図１６においてテラスを構成する面は（０００１）面に対して６２°±５°の角度をなしている。【００５９】
また、図１６（ａ）中Ｃ部には、空孔（黒い部分）が存在している。図１７（ａ）は、図１６（ａ）におけるＣ部を拡大したものである。図１７（ｂ）は、図１７（ａ）におけるＤ部の形状および面方位を模式的に示す図である。図１７を参照して、この空孔は八角形の形状を有しており、（０００−１）面、（１−１０２）面、（−１１００）面、（１−１０−２）面、（０００１）面、（−１１０−２）面、（１−１００）面、および（−１１０２）面で構成されていると推測される。これらの面のうち（０００−１）面は（０００１）面と等価な面であり、（１−１０２）面、（１−１０−２）面、（−１１０−２）面、および（−１１０２）面の各々は（０００１）面に対して６２°の角度をなしており、（−１１００）面および（１−１００）面の各々は（０００１）面に対して９０°の角度をなしている。（０００１）面の最表面原子はＳｉであり、（０００−１）面の最表面原子はＣ原子である。【００６０】
さらに図１８は、本発明の実施例２におけるＳｉＣ膜の別の部分の断面の顕微鏡写真である。図１８を参照して、図１８中中央部には、周期的に広いテラスが形成されている。これらのテラスはいずれも、（０００１）面に対して５５°の角度をなしている。【００６１】
以上により、マクロステップに対して垂直な断面で見た場合に、｛０００１｝面に対して５５°±５°、６２°±５°または９０°±５°の角をなす面は、安定な面であることが分かる。【００６２】
なお、上記実施の形態および実施例では、（０００１）面などの個別面や［１−１００］方向などの個別方向で面および方向を記している場合があるが、（０００１）面であれば｛０００１｝面、［１−１００］方向であれば＜１−１００＞方向のように、これらの個別面および個別方向と等価な集合面および集合方向であれば同様の効果が得られる。【００６３】
以上に開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態および実施例ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
【図１】
2008126541.tif 000004
【図２】
2008126541.tif 000005
【図３】
2008126541.tif 000006
【図４】
2008126541.tif 000007
【図５】
2008126541.tif 000008
【図６】
2008126541.tif 000009
【図７】
2008126541.tif 000010
【図８】
2008126541.tif 000011
【図９】
2008126541.tif 000012
【図１０】
2008126541.tif 000013
【図１１】
2008126541.tif 000014
【図１２】
2008126541.tif 000015
【図１３】
2008126541.tif 000016
【図１４】
2008126541.tif 000017
【図１５】
2008126541.tif 000018
【図１６】
2008126541.tif 000019
【図１７】
2008126541.tif 000020
【図１８】
2008126541.tif 000021
【手続補正書】
【提出日】平成20年8月11日(2008.8.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
炭化ケイ素よりなる半導体膜（１１）を形成する工程と、
前記半導体膜（１１）の表面に３以上のトレンチ（２０）を等間隔で形成する工程と、
前記半導体膜（１１）の表面にケイ素を供給した状態で前記半導体膜（１１）を熱処理する熱処理工程と、
前記熱処理工程によって前記半導体膜（１１）の表面に得られた複数のマクロステップ（１）をチャネル（１６）とする工程とを備える、半導体装置（９０）の製造方法。
【請求項２】
前記トレンチ（２０）の一周期の長さＬは１．５μｍ以上１１５２μｍ以下であり、かつ前記トレンチ（２０）の深さｈは０．１μｍ以上２０μｍ以下である、請求の範囲第１項に記載の半導体装置（９０）の製造方法。
【請求項３】
前記トレンチ（２０）の深さｈは１５μｍ以下である、請求の範囲第２項に記載の半導体装置（９０）の製造方法。
【請求項４】
炭化ケイ素よりなる半導体膜（１１）を形成する工程と、
前記半導体膜（１１）の表面にトレンチ（２０）を形成する工程と、
前記半導体膜（１１）の表面にケイ素を供給した状態で前記半導体膜（１１）を熱処理する熱処理工程と、
前記熱処理工程によって前記半導体膜（１１）の表面に得られた複数のマクロステップ（１）をチャネル（１６）とする工程とを備え、
前記トレンチ（２０）の一周期の長さをＬとし、前記トレンチ（２０）の深さをｈとした場合、一周期の長さＬと深さｈとの間にはＬ＝ｈ（ｃｏｔα＋ｃｏｔβ）（ただしα、βは０°≦α＋β≦９０°かつ０．５°≦α＜βを満たす変数）が成り立つ、半導体装置（９０）の製造方法。
【請求項５】
前記トレンチ（２０）の一周期の長さＬは１．５μｍ以上１１５２μｍ以下であり、かつ前記トレンチの深さｈは０．１μｍ以上２０μｍ以下である、請求の範囲第４項に記載の半導体装置（９０）の製造方法。
【請求項６】
前記トレンチ（２０）の深さｈは１５μｍ以下である、請求の範囲第５項に記載の半導体装置（９０）の製造方法。
【請求項７】
炭化ケイ素よりなる半導体膜（１１）を備え、
前記半導体膜（１１）はその表面に複数の同じ長さのマクロステップ（１）を有し、
前記複数のマクロステップ（１）をチャネル（１６）とする、半導体装置（９０）。
【請求項８】
前記マクロステップ（１）のうち少なくとも１つが｛０００１｝面で構成されており、前記｛０００１｝面が＜１−１００＞方向に−３０°〜＋３０°の範囲内で傾斜している、請求の範囲第７項に記載の半導体装置（９０）。
【請求項９】
前記半導体膜（１１）の表面の面方位が｛０００１｝面に対して０．５°以上５６°以下の角度で傾斜している、請求の範囲第７項に記載の半導体装置（９０）。
【請求項１０】
前記マクロステップ（１）のうち少なくとも１つが、前記マクロステップ（１）に対して垂直な断面で見た場合に、｛０００１｝面に対して５５°±５°、６２°±５°、または９０°±５°の角をなす面で構成されている、請求の範囲第７項に記載の半導体装置（９０）。
【国際調査報告】
2008126541.tif 000022
2008126541.tif 000023
2008126541.tif 000024
2008126541.tif 000025