(57)【要約】  リセット期間の発光を抑制しつつ、誤放電を防止することを課題とする。  プラズマディスプレイ装置は、プラズマディスプレイパネルと、プラズマディスプレイパネルを駆動する駆動部とを有している。プラズマディスプレイパネルは、前面基板部に、維持、走査およびアドレスの３電極を有している。１画面を表示するための１フィールドは、複数のサブフィールドで構成され、複数のサブフィールドのうちの少なくとも１つのサブフィールドは、リセット期間を有している。さらに、リセット期間は、時間の経過に伴って電圧値が増大する波形電圧を走査電極に印加する蓄積期間を有している。例えば、駆動部は、蓄積期間に、維持電極に第１電圧を、走査電極に第１電圧より高い波形電圧を、アドレス電極に第１電圧より低い電圧をそれぞれ印加する。
2008126155.tif 000002
【特許請求の範囲】
【請求項１】
サステイン放電を発生させる維持電極および走査電極、前記走査電極との間にアドレス放電を発生させるアドレス電極と、前記維持、走査およびアドレス電極を有する第１基板および放電空間を介して前記第１基板に対向する第２基板を備えたプラズマディスプレイパネルの駆動方法であって、
１画面を表示するための１フィールドを複数のサブフィールドで構成し、
前記複数のサブフィールドのうちの少なくとも１つのサブフィールドは、リセット期間を有し、
前記リセット期間は、時間の経過に伴って電圧値が増大する波形電圧を前記走査電極に印加する蓄積期間を有し、
前記蓄積期間に、前記維持電極に第１電圧を、前記走査電極に前記第１電圧より高い前記波形電圧を、前記アドレス電極に前記第１電圧より低い電圧をそれぞれ印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
請求項１記載のプラズマディスプレイパネルの駆動方法において、
前記リセット期間に、前記蓄積期間に次いで、時間の経過に伴って電圧値が減少する波形電圧を前記走査電極に印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項３】
プラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する駆動部とを備え、
前記プラズマディスプレイパネルは、
サステイン放電を発生させる維持電極および走査電極と、
前記走査電極との間にアドレス放電を発生させるアドレス電極と、
前記維持、走査およびアドレス電極を有する第１基板と、
放電空間を介して前記第１基板に対向する第２基板とを備え、
１画面を表示するための１フィールドは、複数のサブフィールドで構成され、
前記複数のサブフィールドのうちの少なくとも１つのサブフィールドは、リセット期間を有し、
前記リセット期間は、時間の経過に伴って電圧値が増大する波形電圧を前記走査電極に印加する蓄積期間を有し、
前記駆動部は、
前記蓄積期間に、前記維持電極に第１電圧を、前記走査電極に前記第１電圧より高い前記波形電圧を、前記アドレス電極に前記第１電圧より低い電圧をそれぞれ印加することを特徴とするプラズマディスプレイ装置。
【請求項４】
請求項３記載のプラズマディスプレイ装置において、
前記駆動部は、前記リセット期間に、前記蓄積期間に次いで、時間の経過に伴って電圧値が減少する波形電圧を前記走査電極に印加することを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルおよびプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（ＰＤＰ）は、２枚のガラス基板を互いに貼り合わせて構成されており、ガラス基板の間に形成される空間に放電光を発生させることで画像を表示する。画像における画素に対応するセルは、自発光型であり、放電により発生する紫外線を受けて赤、緑、青の可視光を発生する蛍光体が塗布されている。【０００３】
３電極構造のＰＤＰは、サステイン期間に、維持電極および走査電極間でサステイン放電を発生させることで、画像を表示する。サステイン放電を発生させるセル（点灯させるセル）は、例えば、アドレス期間において、走査電極およびアドレス電極間で選択的にアドレス放電を発生させることにより、選択される。また、アドレス期間の前には、アドレス放電を発生させるための壁電荷を蓄積するリセット期間が存在する。【０００４】
一般的なＰＤＰでは、維持電極および走査電極は前面ガラス基板に配置され、アドレス電極は背面ガラス基板に配置されている。また、近年、維持電極および走査電極とアドレス電極の３電極を前面ガラス基板に配置したＰＤＰが提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００５−１１６５０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前面ガラス基板上に３電極を有するＰＤＰでは、アドレス電極と走査電極間の距離と、維持電極と走査電極間の距離との差が小さいため、アドレス電極と走査電極間の放電が発生し始める電圧（放電開始電圧）と、維持電極と走査電極間の放電開始電圧とが近い値になる。このため、前面ガラス基板上に３電極を有するＰＤＰでは、アドレス電極と走査電極間でアドレス放電を発生させるときに、選択されていない維持電極と走査電極間で誤放電が発生するおそれがある。【０００６】
本発明の目的は、前面ガラス基板上に３電極を有するＰＤＰにおいて、誤放電を防止することである。特に、本発明の目的は、リセット期間での発光を抑制しつつ、誤放電を防止することである。
【課題を解決するための手段】
【０００７】
プラズマディスプレイ装置は、プラズマディスプレイパネルと、プラズマディスプレイパネルを駆動する駆動部とを有している。そして、プラズマディスプレイパネルは、前面基板部に維持、走査およびアドレスの３電極を有している。１画面を表示するための１フィールドは、複数のサブフィールドで構成され、複数のサブフィールドのうちの少なくとも１つのサブフィールドは、リセット期間を有している。【０００８】
さらに、リセット期間は、時間の経過に伴って電圧値が増大する波形電圧を走査電極に印加する蓄積期間を有している。例えば、駆動部は、蓄積期間に、維持電極に第１電圧を、走査電極に第１電圧より高い波形電圧を、アドレス電極に第１電圧より低い電圧をそれぞれ印加する。
【発明の効果】
【０００９】
本発明では、前面ガラス基板上に３電極を有するＰＤＰにおいて、誤放電を防止できる。特に、本発明では、リセット期間での発光を抑制しつつ、誤放電を防止できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態を示す分解斜視図である。
【図２】図１に示したＰＤＰの要部の詳細を示す分解斜視図である。
【図３】図１に示したＰＤＰの要部の説明図である。
【図４】図１に示したＰＤＰの要部の断面図である。
【図５】１画面の画像を表示するためのフィールドの構成例を示す説明図である。
【図６】図５に示したサブフィールドの放電動作の例を示す波形図である。
【図７】図１に示した回路部の概要を示すブロック図である。
【図８】図１に示した背面基板部の概要を示す説明図である。
【図９】本発明の第２の実施形態におけるＰＤＰの要部の説明図である。
【図１０】本発明の第２の実施形態におけるＰＤＰの要部の断面図である。
【図１１】本発明の第３の実施形態におけるＰＤＰの要部の説明図である。
【図１２】本発明の第３の実施形態におけるＰＤＰの要部の断面図である。
【図１３】本発明の第４の実施形態におけるＰＤＰの要部の詳細を示す分解斜視図である。
【図１４】図１３に示したＰＤＰの要部の説明図である。
【図１５】図１３に示したＰＤＰの要部の断面図である。
【図１６】図１３に示した背面基板部の概要を示す説明図である。
【図１７】図６に示した放電動作の変形例を示す波形図である。
【図１８】図６に示した放電動作の別の変形例を示す波形図である。
【図１９】本発明の変形例におけるＰＤＰの要部の説明図である。
【図２０】本発明の変形例におけるＰＤＰの要部の断面図である。
【図２１】本発明の別の変形例におけるＰＤＰの要部の説明図である。
【図２２】本発明の第２の実施形態の変形例におけるＰＤＰの要部の説明図である。
【図２３】本発明の第２の実施形態の変形例におけるＰＤＰの要部の断面図である。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を図面を用いて説明する。【００１２】
図１は、本発明の一実施形態を示している。プラズマディスプレイ装置（以下、ＰＤＰ装置とも称する）は、四角板形状を有するプラズマディスプレイパネル１０（以下、ＰＤＰとも称する）、ＰＤＰ１０の画像表示面１６側（光の出力側）に設けられる光学フィルタ２０、ＰＤＰ１０の画像表示面１６側に配置された前筐体３０、ＰＤＰ１０の背面１８側に配置された後筐体４０およびベースシャーシ５０、ベースシャーシ５０の後筐体４０側に取り付けられ、ＰＤＰ１０を駆動するための回路部６０、およびＰＤＰ１０をベースシャーシ５０に貼り付けるための両面接着シート７０を有している。回路部６０は、複数の部品で構成されるため、図では、破線の箱で示している。【００１３】
ＰＤＰ１０は、画像表示面１６を構成する前面基板部１２（第１基板）と、前面基板部１２に対向する背面基板部１４（第２基板）とにより構成されている。前面基板部１２と背面基板部１４の間に図示しない放電空間（セル）が形成されている。前面基板部１２および背面基板部１４は、例えば、ガラス基板により形成されている。光学フィルタ２０は、前筐体３０の開口部３２に取り付けられる保護ガラス（図示せず）に貼付される。なお、光学フィルタ２０に電磁波遮蔽機能を持たせることもある。また、光学フィルタ２０は、保護ガラスではなく、ＰＤＰ１０の画像表示面１６側に直接貼付されることもある。【００１４】
図２、図３および図４は、図１に示したＰＤＰ１０の要部を示している。なお、図２は、ＰＤＰ１０の要部の分解斜視図である。また、図３は、画像表示面側（図２の上側）から見た電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔ、ＡＥおよび隔壁ＢＲの状態を示し、図４は、図３のＡ−Ａ’線に沿う断面を示している。図中の矢印Ｄ１は、第１方向Ｄ１を示し、矢印Ｄ２は、第１方向Ｄ１に画像表示面に平行な面内で直交する第２方向Ｄ２を示している。【００１５】
図２に示すように、前面基板部１２は、繰り返して放電を発生させるために、ガラス基材ＦＳ上（図では下側）に第１方向Ｄ１に沿って平行に形成され、第２方向Ｄ２に沿って交互に形成されたＸバス電極ＸｂおよびＹバス電極Ｙｂを有している。Ｘバス電極Ｘｂには、Ｘバス電極ＸｂからＹバス電極Ｙｂに向けて第２方向Ｄ２に延在するＸ透明電極Ｘｔが接続されている。また、Ｙバス電極Ｙｂには、Ｙバス電極ＹｂからＸバス電極Ｘｂに向けて第２方向Ｄ２に延在するＹ透明電極Ｙｔが接続されている。すなわち、透明電極Ｘｔおよび透明電極Ｙｔは、第２方向Ｄ２に沿って対向している。【００１６】
ここで、Ｘバス電極ＸｂおよびＹバス電極Ｙｂは、金属材料等で形成された不透明な電極であり、Ｘ透明電極ＸｔおよびＹ透明電極Ｙｔは、ＩＴＯ膜等で形成された光を透過する透明電極である。そして、Ｘ電極ＸＥ（維持電極）は、Ｘバス電極ＸｂおよびＸ透明電極Ｘｔにより構成され、Ｙ電極ＹＥ（走査電極）は、Ｙバス電極ＹｂおよびＹ透明電極Ｙｔにより構成される。なお、透明電極はＸｔおよびＹｔは、それぞれが当接するバス電極ＸｂおよびＹｂとガラス基材ＦＳとの間全面に配置されることもある。【００１７】
電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔは、誘電体層ＤＬ１に覆われている。例えば、誘電体層ＤＬ１は、ＣＶＤ法により形成された二酸化シリコン膜（ＳｉＯ２膜、シリコン酸化膜）である。そして、誘電体層ＤＬ１上（図では下側）には、バス電極Ｘｂ、Ｙｂの直交方向（第２方向Ｄ２）に延在する複数のアドレス電極ＡＥが設けられている。アドレス電極ＡＥは、誘電体層ＤＬ２に覆われており、誘電体層ＤＬ２の表面は、ＭｇＯ等の保護層ＰＬに覆われている。【００１８】
放電空間ＤＳを介して前面基板部１２に対向する背面基板部１４は、ガラス基材ＲＳ上に、互いに平行に形成された隔壁（バリアリブ）ＢＲを有している。隔壁ＢＲは、バス電極Ｘｂ、Ｙｂに直交する方向（第２方向Ｄ２）に延伸し、アドレス電極ＡＥに対向している。換言すれば、アドレス電極ＡＥは、隔壁ＢＲに対向する位置に配置されている。隔壁ＢＲにより、セルの側壁が構成される。さらに、隔壁ＢＲの側面と、互いに隣接する隔壁ＢＲの間のガラス基材ＲＳ上とには、紫外線により励起されて赤（Ｒ）、緑（Ｇ）、青（Ｂ）の可視光を発生する蛍光体ＰＨｒ、ＰＨｇ、ＰＨｂが、それぞれ塗布されている。【００１９】
ＰＤＰ１０の１つの画素は、赤、緑および青の光を発生する３つのセルにより構成される。ここで、１つのセル（一色の画素）は、バス電極Ｘｂ、Ｙｂと隔壁ＢＲとで規定される放電空間ＤＳに形成される。このように、ＰＤＰ１０は、画像を表示するためにセルをマトリックス状に配置し、かつ互いに異なる色の光を発生する複数種のセルを交互に配列して構成されている。特に図示していないが、バス電極Ｘｂ、Ｙｂに沿って形成されたセルにより、表示ラインが構成される。【００２０】
ＰＤＰ１０は、前面基板部１２および背面基板部１４を、保護層ＰＬと隔壁ＢＲが互いに接するように貼り合わせ、Ｎｅ、Ｘｅ等の放電ガスを放電空間ＤＳに封入することで構成される。【００２１】
図３に示すように、画像表示面側から見た場合、アドレス電極ＡＥは、隔壁ＢＲに重なる位置に設けられている。上述したように、セルＣ１は、バス電極Ｘｂ、Ｙｂと隔壁ＢＲとで囲われる領域（図３の太い破線で囲んだ領域）に形成される。なお、各セルＣ１の放電空間ＤＳは、図４に示すように、前面基板部１２と背面基板部１４の間（より詳細には、背面基板部１４の凹部）に形成される。【００２２】
図３の例では、透明電極Ｙｔは、画像表示面側から見た場合、自身の左側に位置するアドレス電極ＡＥに対向している。このため、アドレス電極ＡＥと透明電極Ｙｔ間に電圧を印加することにより、着目するセルＣ１の放電空間ＤＳでアドレス放電を発生させることができる。このとき、隔壁ＢＲも誘電体層の一部として作用し、アドレス電極ＡＥと透明電極Ｙｔ間の電界が放電空間ＤＳに生ずる。【００２３】
また、表示ラインＤＳＬに沿って配置される透明電極Ｘｔ、Ｙｔは、第１方向Ｄ１に沿って交互に配置されている。したがって、アドレス電極ＡＥを挟んで第１方向Ｄ１に隣接する一対のセルＣ１において、アドレス電極ＡＥの第１方向Ｄ１側の一方（図の右側）に、一方のセルＣ１の透明電極Ｙｔ（走査電極）が隣接し、アドレス電極ＡＥの第１方向Ｄ１側の他方（図の左側）に、他方のセルＣ１の透明電極Ｘｔ（維持電極）が隣接する。換言すれば、アドレス電極ＡＥを挟んで第１方向Ｄ１に隣接する一対のセルＣ１において、アドレス電極ＡＥは、一方の透明電極Ｙｔのみに対向する。したがって、着目するセルＣ１のアドレス電極ＡＥと透明電極Ｙｔ間でアドレス放電を発生させるとき（アドレス期間）に、アドレス電極ＡＥと隣接するセルＣ１の透明電極Ｙｔ間で誤放電が発生することを防止できる。【００２４】
図５は、１画面の画像を表示するためのフィールドＦＬＤの構成例を示している。１つのフィールドＦＬＤの長さは、１／６０秒（約１６．７ｍｓ）であり、例えば、８個のサブフィールドＳＦ（ＳＦ１−ＳＦ８）で構成される。各サブフィールドＳＦは、リセット期間ＲＳＴ、アドレス期間ＡＤＲ、サステイン期間ＳＵＳおよび消去期間ＥＲＳにより構成される。なお、消去期間ＥＲＳは、点灯したセルのみの壁電荷を減少させるための放電を発生させる期間のため、サステイン期間ＳＵＳに含めて定義される場合もある。ここで、壁電荷とは、例えば、各セルにおいて、図２に示したＭｇＯ等の保護層ＰＬの表面に蓄積されるプラス電荷およびマイナス電荷である。【００２５】
サステイン期間ＳＵＳの長さは、サブフィールドＳＦにより異なり、セルの放電回数（輝度）に依存する。このため、点灯させるサブフィールドＳＦの組み合わせを変えることにより、画像を多階調で表示することが可能になる。この例では、サブフィールドＳＦ１−８に予め設定されているサステイン放電の回数は、それぞれ４、８、１６、３２、６４、１２８、２５６、５１２である。後述する図６に示すように１つの放電サイクルＣＹＣ中に、セルは２回放電する（図の星印）。【００２６】
図６は、図５に示したサブフィールドＳＦの放電動作の例を示している。図中の星印は、放電の発生を示している。また、図中のアドレス期間ＡＤＲに破線で示した波形は、壁電荷により重畳された電圧を示している。なお、アドレス期間ＡＤＲ以外の期間は、壁電荷により重畳された電圧を図示していない。【００２７】
リセット期間ＲＳＴは、蓄積期間ＡＣＭおよび調整期間ＡＤＪにより構成される。蓄積期間ＡＣＭは、点灯したセルと点灯しなかったセルとに残留している壁電荷の影響を小さくするために壁電荷を過剰に蓄積する期間である。すなわち、蓄積期間ＡＣＭは、全てのセルに、アドレス放電に必要な壁電荷の量より多い量の壁電荷を蓄積する期間である。調整期間ＡＤＪは、全てのセルの放電開始電圧（放電が発生し始める電圧）を合わせるために、蓄積期間ＡＣＭに蓄積された壁電荷の量を調整する期間である。【００２８】
まず、リセット期間ＲＳＴの蓄積期間ＡＣＭでは、正の書き込み電圧Ｖｒｘ（第１電圧）が、維持電極ＸＥに印加され、電圧Ｖｒｘより高い電圧Ｖｒｙ１から電圧Ｖｒｙ２まで緩やかに上昇する書き込み電圧（書き込み鈍波）が、走査電極ＹＥに印加される。このとき、アドレス電極ＡＥには、電圧Ｖｒｘより低い電圧、例えば、接地線ＧＮＤの電圧（０Ｖ）が印加される。【００２９】
例えば、従来の制御方法では、主に、維持電極ＸＥと走査電極ＹＥ間の放電により、維持電極ＸＥ、アドレス電極ＡＥ、走査電極ＹＥに壁電荷をそれぞれ蓄積するため、維持電極ＸＥと走査電極ＹＥ間の放電量を多くする必要がある。このため、従来の制御方法では、維維持電極ＸＥに負の書き込み電圧を印加して、維持電極ＸＥと走査電極ＹＥ間の電圧差を大きくしている。【００３０】
これに対し、本発明では、走査電極ＹＥとアドレス電極ＡＥ間の放電により、アドレス電極ＡＥに正の壁電荷を蓄積するため、維持電極ＸＥと走査電極ＹＥ間の放電量を少なくできる。このため、維持電極ＸＥと走査電極ＹＥ間の電圧差を小さくでき、維持電極ＸＥに印加する電圧を、正の書き込み電圧Ｖｒｘまで高くできる。また、維持電極ＸＥと走査電極ＹＥ間の放電量を少なくできるため、放電による発光を抑制できる。【００３１】
なお、走査電極ＹＥとアドレス電極ＡＥ間の放電では、放電に寄与する面積が小さいため、走査電極ＹＥとアドレス電極ＡＥ間の放電量の増加は抑制される。例えば、走査電極ＹＥとアドレス電極ＡＥ間の放電に寄与する面積は、上述した図３に示したアドレス電極ＡＥにおける透明電極Ｙｔに対向している方の端部であり、走査電極ＹＥと維持電極ＸＥ間の放電に寄与する面積（透明電極Ｘｔの面積）に比べて小さい。したがって、走査電極ＹＥとアドレス電極ＡＥ間の放電による発光は、抑制される。【００３２】
これにより、セルの発光を抑えながら、維持電極ＸＥとアドレス電極ＡＥに正の壁電荷がそれぞれ蓄積され、走査電極ＹＥに負の壁電荷が蓄積される。この際、アドレス電極ＡＥに蓄積される壁電荷の量は、維持電極ＸＥに蓄積される壁電荷の量に比べて、維持電極ＸＥとアドレス電極ＡＥに印加される電圧の差（電圧Ｖｒｘ）に相当する分だけ多くなる。また、維持電極ＸＥと走査電極ＹＥ間の電圧差（電圧Ｖｒｙ２と電圧Ｖｒｘとの差）は、電圧Ｖｓより大きいため、蓄積される壁電荷の量は相対的に多くなる。【００３３】
これにより、点灯したセルと点灯しなかったセルとに残留している壁電荷の量に拘わらず、全てのセルに蓄積される壁電荷の量は、アドレス放電に必要な壁電荷の量より多くなる。この結果、調整期間ＡＤＪにおいて、過剰に蓄積された壁電荷を消去することにより、全てのセルの壁電荷をアドレス放電に必要な壁電荷の量に等しくできる。なお、例えば、各電圧Ｖｒｘ、Ｖｒｙ１、Ｖｒｙ２、Ｖｓ／２の電圧値は、それぞれ５０Ｖ、７０Ｖ、３００Ｖ、７０Ｖである。【００３４】
次に、調整期間ＡＤＪでは、正の調整電圧が維持電極ＸＥに印加され（図の例では、維持電極ＸＥは、電圧Ｖｒｘに維持される）、負の調整電圧（調整鈍波）が走査電極ＹＥに印加される。また、アドレス電極ＡＥは、接地線ＧＮＤに接地された状態に維持される。これにより、維持電極ＸＥ、走査電極ＹＥおよびアドレス電極ＡＥにそれぞれ蓄積された壁電荷の量が減るとともに、全てのセルの壁電荷が等しくなる。なお、例えば、正の調整電圧は、Ｖｓ／２より低い電圧であり、負の調整電圧の最小値は、−Ｖｓ／２より高い電圧である。【００３５】
アドレス期間ＡＤＲでは、アドレス放電時に陽極となるスキャン電圧Ｖａｘが維持電極ＸＥに印加され、アドレス放電時に陰極となるスキャンパルス（電圧Ｖａｙ）が走査電極ＹＥに印加され、アドレス放電時に陽極となるアドレスパルス（電圧Ｖａａ）が、点灯するセルに対応するアドレス電極ＡＥに印加される（図６（ａ））。この場合、維持電極ＸＥ、走査電極ＹＥおよびアドレス電極ＡＥの電圧は、上述の印加電圧（電圧Ｖａｘ、Ｖａｙ、Ｖａａ）に、リセット期間ＲＳＴに蓄積された壁電荷により発生する電圧Ｖｃｘ、Ｖｃｙ、Ｖｃａ（図中の破線で示した波形）がそれぞれ重畳された大きさになる。【００３６】
アドレス電極ＡＥに印加される電圧Ｖａａは、電圧Ｖａｘより低く、かつアドレス電極ＡＥの電圧（電圧Ｖａａと電圧Ｖｃａとの加算）が、維持電極ＸＥの電圧（電圧Ｖａｘと電圧Ｖｃｘとの加算）より高くなるように設定される。なお、上述したように、アドレス電極ＡＥに蓄積される壁電荷は、維持電極ＸＥに蓄積される壁電荷に比べて、電圧Ｖｒｘだけ大きくなる。このため、アドレス電極ＡＥに蓄積された壁電荷により発生する電圧Ｖｃａは、維持電極ＸＥに蓄積された壁電荷により発生する電圧Ｖｃｘに比べて電圧Ｖｒｘだけ高くなる。換言すれば、電圧Ｖｃａは、電圧Ｖｃｘと電圧Ｖｒｘとを加算した電圧になる。すなわち、電圧Ｖａａは、電圧Ｖａｘより低く、かつ電圧Ｖａａと電圧Ｖｒｘとを加算した電圧が、電圧Ｖａｘより高くなるように設定される。例えば、電圧Ｖｒｘ、Ｖａｘ、Ｖａｙ、Ｖａａの電圧値は、それぞれ５０Ｖ、４０Ｖ、−１００Ｖ、３０Ｖである。【００３７】
上述の電圧設定により、走査電極ＹＥとアドレス電極ＡＥ間の電圧は、放電を発生させる最低電圧（放電開始電圧）以上になり、維持電極ＸＥと走査電極ＹＥ間の電圧は、放電開始電圧より低くなる。これにより、着目する表示ラインにおいて、スキャンパルスとアドレスパルスにより選択されたセルのアドレス電極ＡＥと走査電極ＹＥ間でアドレス放電を発生させるときに、選択されていないセルの維持電極ＸＥと走査電極ＹＥ間で誤放電が発生することを防止できる。すなわち、アドレスパルスにより選択されていないセルの維持電極ＸＥおよび走査電極ＹＥに、サステイン放電のための壁電荷が蓄積されることを防止できる。【００３８】
スキャンパルスとアドレスパルスにより選択されたセルは、走査電極ＹＥとアドレス電極ＡＥ間で一時的に放電し、この放電をトリガーにして、維持電極ＸＥと走査電極ＹＥ間で一時的に放電する。アドレス電極ＡＥの波形に示される２回目のアドレスパルスは、他の表示ラインのセルを選択するために印加される（図６（ｂ））。【００３９】
なお、誤放電を防止するために、リセット期間ＲＳＴの制御方法を従来の方法から変更せずに、アドレス電極ＡＥに印加される電圧Ｖａａを高くし、走査電極ＹＥに印加される電圧Ｖａｙを低くする方法が、本発明の過程で考えられた。しかし、この場合、アドレス電極ＡＥに印加される電圧Ｖａａを高くするため、アドレス電極ＡＥを駆動する駆動回路（例えば、後述する図７に示すドライバＡＤＲＶ）の消費電力が増加する。【００４０】
これに対し、本発明では、蓄積期間ＡＣＭにおいて、維持電極ＸＥに蓄積される壁電荷より多くの壁電荷をアドレス電極ＡＥに蓄積するため、アドレス電極ＡＥに印加される電圧Ｖａａを低くできる。したがって、本発明では、アドレス電極ＡＥを駆動する駆動回路（例えば、後述する図７に示すドライバＡＤＲＶ）の消費電力の増加を抑制しつつ、誤放電を防止できる。【００４１】
サステイン期間ＳＵＳでは、負および正のサステインパルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加される（図６（ｃ、ｄ））。これにより、アドレス期間ＡＤＲに選択されたセル（点灯させるセル）の維持電極ＸＥと走査電極ＹＥ間で放電（サステイン放電）が発生し、その点灯したセルの放電状態が維持される。互いに極性の異なるサステインパルスが、維持電極ＸＥおよび走査電極ＹＥに繰り返して印加されることにより、サステイン期間ＳＵＳに点灯したセルの放電が繰り返し行われる。【００４２】
図５で説明したように、１放電サイクルＣＹＣ中に２回の放電が実施される。例えば、サブフィールドＳＦ４は、３２個の放電サイクルＣＹＣで構成され、６４回の放電が実施される。なお、点灯させないセルでは、上述したように、維持電極ＸＥおよび走査電極ＹＥに、サステイン放電のための壁電荷が蓄積されていないため、サステインパルスが印加されても、放電（誤放電）は、発生しない。【００４３】
消去期間ＥＲＳでは、負の消去前パルスと正の高電圧の消去前パルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加され、放電が発生する（図６（ｅ））。これにより、壁電荷が、維持電極ＸＥおよび走査電極ＹＥに蓄積される。この際、走査電極ＹＥは、電圧Ｖｓ／２より高い電圧が印加されるため、蓄積される壁電荷の量は相対的に多くなる。次に、正の消去パルスと負の消去パルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加される（図６（ｆ））。これにより、維持電極ＸＥと走査電極ＹＥ間で放電が起こるが、２電極間に印加されている電圧値の差がサステイン期間ＳＵＳの電圧値の差よりも低いため、壁電荷の量がサステイン期間ＳＵＳに比べて減る。【００４４】
なお、後述する図７に示すドライバＸＤＲＶ、ＹＤＲＶには、リセット期間ＲＳＴ、アドレス期間ＡＤＲおよび消去期間ＥＲＳに所定の電圧（例えば、正の調整電圧、負の調整電圧等）を維持電極ＸＥおよび走査電極Ｙに印加するための回路の記載を省略している。【００４５】
図７は、図１に示した回路部６０の概要を示している。回路部６０は、バス電極Ｘｂに共通のパルスを印加するＸドライバＸＤＲＶ、バス電極Ｙｂに選択的にパルスを印加するＹドライバＹＤＲＶ、アドレス電極ＡＥに選択的にパルスを印加するアドレスドライバＡＤＲＶ、ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶの動作を制御する制御部ＣＮＴおよび電源部ＰＷＲを有している。【００４６】
ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶは、ＰＤＰ１０を駆動する駆動部として動作する。電源部ＰＷＲは、ドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに供給する電源電圧Ｖｒｙ１、Ｖｒｙ２、Ｖａｙ、Ｖｓ／２、−Ｖｓ／２、Ｖｒｘ、Ｖａｘ、Ｖａａを生成する。【００４７】
制御部ＣＮＴは、画像データＲ０−７、Ｇ０−７、Ｂ０−７に基づいて使用するサブフィールドを選択し、ドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに制御信号ＹＣＮＴ、ＸＣＮＴ、ＡＣＮＴを出力する。そして、画素を構成するセルＣ１毎に、使用するサブフィールドを選択することにより、多階調の画像が表示される。なお、画像データＲ０−７、Ｇ０−７、Ｂ０−７は、赤、緑、青をそれぞれ表示するための８ビットからなるデータであり、図示しないチューナ部あるいは外部入力から制御部ＣＮＴに順次に入力される。【００４８】
図８は、図１に示した背面基板部１４の概要を示している。ガラス基材ＲＳの周辺部には、排気空間ＥＳからガラス基材ＲＳの外面まで貫通する排気孔ＥＨが設けられている。これにより、組み立てられたＰＤＰの放電空間ＤＳを真空状態に設定でき、放電ガスを放電空間ＤＳに封入できる。また、放電空間ＤＳおよび排気空間ＥＳは、サンドブラスト法等により、ガラス基材ＲＳを直接彫り込んで形成される。すなわち、隔壁ＢＲは、ガラス基材ＲＳを直接彫り込むことにより形成される。これにより、例えば、隔壁ＢＲを形成するための焼成工程を必要としないため、ＰＤＰの製造コストを低減できる。多くの場合、この焼成工程の焼成炉は電気をエネルギーとしており、この焼成工程を無くすことは電気エネルギーの削減にもなる。なお、放電空間ＤＳは、ペースト状の隔壁材料を塗布し、乾燥、サンドブラスト、焼成工程を経て形成されてもよい。また、隔壁ＢＲを印刷による積層で形成してもよい。【００４９】
以上、第１の実施形態では、リセット期間における蓄積期間に、電極ＸＥ、ＹＥ、ＡＥに、電圧Ｖｒｘ、電圧Ｖｒｘより高い電圧Ｖｒｙ１から電圧Ｖｒｙ２まで上昇する電圧、電圧Ｖｒｘより低い電圧（接地線ＧＮＤの電圧）がそれぞれ印加される。これにより、アドレス期間ＡＤＲにおいて、スキャンパルスとアドレスパルスにより選択されたセルのアドレス電極ＡＥと走査電極ＹＥ間で放電を発生させるときに、選択されていないセルの維持電極ＸＥと走査電極ＹＥ間で誤放電が発生することを防止できる。この結果、サステイン期間ＳＵＳにおいて、アドレス期間に選択されていないセルの維持電極ＸＥと走査電極ＹＥ間で誤放電が発生することを防止できる。また、蓄積期間ＡＣＭでは、維持電極ＸＥに蓄積される壁電荷より多くの壁電荷がアドレス電極ＡＥに蓄積される。これにより、アドレス期間ＡＤＲにアドレス電極ＡＥに印加される電圧Ｖａａを低くできるため、例えば、図７に示したアドレスドライバＡＤＲＶの消費電力の増加を抑制できる。すなわち、この実施形態では、消費電力の増加を抑制しつつ、誤放電を防止できる。【００５０】
図９および図１０は、本発明の第２の実施形態におけるＰＤＰ１０の要部を示している。この実施形態では、アドレス電極ＡＥに突起部Ａｐが設けられている点が、第１の実施形態と相違している。アドレス電極ＡＥの形状を除く構成は、第１の実施形態（図１−図５、図７、図８）と同じである。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。また、この実施形態におけるサブフィールドＳＦの放電動作は、電圧値（例えば、図６に示した電圧Ｖａａ、Ｖａｙ）を除いて第１の実施形態（図６）と同じである。【００５１】
なお、図９は、画像表示面側（図１０の上側）から見た電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔ、ＡＥおよび隔壁ＢＲの状態を示し、図１０は、図９のＡ−Ａ’線に沿う断面を示している。【００５２】
突起部Ａｐは、透明電極Ｙｔの先端とバス電極Ｘｂとの隙間ＧＰに、アドレス電極ＡＥから突出してアドレス電極ＡＥと一体に形成されている。すなわち、突起部Ａｐは、図１０に示すように、誘電体層ＤＬ２および保護層ＰＬを介して、アドレス電極ＡＥに対応するセルＣ１の放電空間ＤＳ上に配置される。放電空間ＤＳ上に突起部Ａｐが形成されているため、突起部Ａｐと透明電極Ｙｔ間で放電を発生させるときの放電開始電圧を低くできる。すなわち、アドレス電極ＡＥと透明電極Ｙｔ間に印加する電圧、例えば、上述した図６に示した電圧Ｖａａを小さくできる。また、電圧Ｖａａを小さくすることにより、隣接するセルＣ１での誤放電の発生をさらに低減できる。なお、突起部Ａｐはバス電極Ｘｂ（維持電極）に近接するが、前述の隣接セルの透明電極Ｘｔ（維持電極）と同様にアドレス放電の際に誤放電を起こすことはない。【００５３】
以上、第２の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、放電空間ＤＳ上に形成された突起部Ａｐと透明電極Ｙｔ間で放電を発生させるため、アドレス期間に印加する電圧、例えば、図６に示した電圧Ｖａａを小さくできる。この結果、アドレス電極ＡＥのドライバ回路（例えば、図７に示したアドレスドライバＡＤＲＶ）の消費電力を低減できる。なお、アドレス電極ＡＥに、第１の実施形態と同じ電圧（例えば、図６に示した電圧Ｖａａ）を印加した場合、放電開始電圧が第１の実施形態に比べて低いため、アドレス電極ＡＥと走査電極ＹＥ間のアドレス放電を確実に発生させることができる。【００５４】
図１１および図１２は、本発明の第３の実施形態におけるＰＤＰ１０の要部を示している。この実施形態では、アドレス電極ＡＥが配置される位置が、第１の実施形態と相違している。その他の構成は、第１の実施形態（図１−図５、図７、図８）と同じである。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。また、この実施形態におけるサブフィールドＳＦの放電動作は、電圧値（例えば、図６に示した電圧Ｖａａ、Ｖａｙ）を除いて第１の実施形態（図６）と同じである。【００５５】
なお、図１１は、画像表示面側（図１２の上側）から見た電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔ、ＡＥおよび隔壁ＢＲの状態を示し、図１２は、図１１のＡ−Ａ’線に沿う断面を示している。【００５６】
アドレス電極ＡＥは、隔壁ＢＲの中心ＲＣから隣接する透明電極Ｙｔ側に片寄って配置されている。例えば、アドレス電極ＡＥの一部は、隔壁ＢＲ１から透明電極Ｙｔ側にはみ出して配置される。なお、アドレス電極ＡＥは、隔壁ＢＲ１から透明電極Ｙｔ側にはみ出ない範囲で、透明電極Ｙｔ側に片寄って配置されてもよい。これにより、アドレス電極ＡＥと透明電極Ｙｔ間の距離を短くできるため、アドレス電極ＡＥと透明電極Ｙｔ間で放電を発生させるときの放電開始電圧を低くできる。すなわち、アドレス電極ＡＥと透明電極Ｙｔ間に印加する電圧、例えば、上述した図６に示した電圧Ｖａａを小さくできる。【００５７】
以上、第３の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、放電開始電圧を低くできるため、上述した第２の実施形態と同様の効果を得ることができる。【００５８】
図１３は、本発明の第４の実施形態におけるＰＤＰ１０を示している。この実施形態では、ガラス基材ＲＳ上に隔壁ＢＲ２が設けられている点が、第１の実施形態と相違している。その他の構成は、第１の実施形態（図１−図５、図７）と同じである。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。また、この実施形態におけるサブフィールドＳＦの放電動作は、第１の実施形態（図６）と同じである。【００５９】
隔壁ＢＲ２は、ガラス基材ＲＳ上に第１方向Ｄ１に形成され、バス電極Ｘｂ、Ｙｂに対向している。隔壁ＢＲ、ＢＲ２により、セルの側壁が構成される。すなわち、セルの放電空間ＤＳは、隔壁ＢＲ、ＢＲ２により互いに隔離されている。これにより、第２方向Ｄ２で隣接するセルの誤放電を防止できる。【００６０】
図１４および図１５は、図１３に示したＰＤＰ１０の要部を示している。図１４は、画像表示面側（図１５の上側）から見た電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔ、ＡＥおよび隔壁ＢＲ、ＢＲ２の状態を示し、図１５は、図１４のＡ−Ａ’線に沿う断面を示している。【００６１】
図１４に示すように、画像表示面側から見た場合、バス電極Ｘｂ、Ｙｂは、隔壁ＢＲ２に重なる位置に設けられている。セルＣ１は、隔壁ＢＲ、ＢＲ２で囲われる領域（図１４の太い破線で囲んだ領域）に形成される。隔壁ＢＲ２上にバス電極Ｘｂ、Ｙｂが配置されているため、第２方向Ｄ２に隣接するバス電極Ｘｂ、Ｙｂ間の誤放電を防止できる。すなわち、第２方向Ｄ２に隣接するセルの誤放電を防止できる。このため、バス電極Ｘｂ、Ｙｂ間の距離を短くでき、各セルＣ１の面積を大きくできる。【００６２】
図１６は、図１３に示した背面基板部１４の概要を示している。上述した図８で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。【００６３】
隔壁ＢＲ、ＢＲ２は、サンドブラスト法等により、ガラス基材ＲＳを直接彫り込むことにより形成される。すなわち、隔壁ＢＢＲ２は、隔壁ＢＲと一体に形成されている。【００６４】
以上、第４の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、セルＣ１が隔壁ＢＲ、ＢＲ２により互いに隔離されているため、隣接する４方向のセルの誤放電を防止できる。【００６５】
なお、上述した実施形態では、１つの画素が、３つのセル（赤（Ｒ）、緑（Ｇ）、青（Ｂ））により構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、１つの画素を４つ以上のセルにより構成してもよい。あるいは、１つの画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルにより構成されてもよく、１つの画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルを含んでもよい。【００６６】
上述した実施形態では、リセット期間ＲＳＴが、蓄積期間ＡＣＭおよび調整期間ＡＤＪで構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図１７に示すように、リセット期間ＲＳＴは、事前期間ＰＲＥ、蓄積期間ＡＣＭおよび調整期間ＡＤＪで構成されてもよい。事前期間ＰＲＥでは、前のサブフィールドＳＦの消去期間ＥＲＳから蓄積期間ＡＣＭに移行するために、正の電圧Ｖｒｘ、Ｖｒｙ１が電極ＸＥ、ＹＥにそれぞれ印加される。続いて、蓄積期間ＡＣＭでは、維持電極ＸＥは、電圧Ｖｒｘに維持され、電圧Ｖｒｙ１から電圧Ｖｒｙ２まで上昇する電圧が、走査電極ＹＥに印加される。その他の動作波形は、上述した図６と同じである。この場合にも、上述した実施形態と同様の効果を得ることができる。【００６７】
上述した実施形態では、電圧Ｖｒｙ１から電圧Ｖｒｙ２まで上昇する時間が、蓄積期間ＡＣＭと等しい時間に設定された例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図１８に示すように、電圧Ｖｒｙ１から電圧Ｖｒｙ２まで上昇する時間は、蓄積期間ＡＣＭより短くてもよい。この場合、電圧Ｖｒｙ２まで上昇してから蓄積期間ＡＣＭが終了するまで（図１８の時間ｔ１）、走査電極ＹＥは、電圧Ｖｒｙ２に維持される。その他の動作波形は、上述した図６と同じである。この場合にも、上述した実施形態と同様の効果を得ることができる。【００６８】
上述した実施形態では、透明電極ＸｔおよびＹｔが、第１方向Ｄ１に沿って交互に配置される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図１９に示すように、透明電極Ｘｔ２およびＹｔ２は、先端ＳＤ４、ＳＤ５が互いに対向するように配置されてもよい。図１９は、画像表示面側（図２０の上側）から見たＰＤＰ１０の要部を示し、図２０は、図１９のＡ−Ａ’線に沿う断面を示している。この例では、透明電極Ｘｔ２、Ｙｔ２は、対向部を広くするために、Ｔ字形状にそれぞれ形成されている。なお、透明電極Ｘｔ２、Ｙｔ２の形状は、長方形でもよいし、台形でもよい。また、突出部Ａｐ２は、アドレス電極ＡＥから各セルＣ１の透明電極Ｙｔ２に向けて突出し、アドレス電極ＡＥと一体に形成されている。すなわち、アドレス電極ＡＥの突出部Ａｐ２は、各セルＣ１の透明電極Ｙｔ２に対向している。その他の構成は、第１の実施形態と同じである。この場合にも、上述した実施形態と同様の効果を得ることができる。【００６９】
上述した実施形態では、電極Ｘｂ、Ｙｂと電極ＡＥとが互いに交差する交差部において、電極Ｘｂ、Ｙｂ、ＡＥの配線幅が、交差部を除く部分の配線幅と同じに形成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図２１に示すように、電極Ｘｂ、Ｙｂと電極ＡＥとが互いに交差する交差部ＣＡにおいて、アドレス電極ＡＥの配線幅は、交差部ＣＡを除く部分の配線幅より細く形成されてもよい。図２１は、画像表示面側（上述した図４の上側）から見た電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔ、ＡＥおよび隔壁ＢＲの状態を示している。また、図２１のＡ−Ａ’線に沿う断面は、上述した図４と同じである。バス電極Ｘｂ、Ｙｂの配線幅は、第１の実施形態と同じに形成され、アドレス電極ＡＥは、交差部ＣＡの配線幅をアドレス電極ＡＥの交差部ＣＡを除く部分の配線幅より細く形成されている。なお、交差部ＣＡのバス電極Ｘｂ、Ｙｂの配線幅を、交差部ＣＡを除く部分の配線幅より細く形成してもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。さらに、この場合、電極Ｘｂ、Ｙｂと電極ＡＥ間に形成される寄生容量が小さいため、電極Ｘｂ、Ｙｂ、ＡＥのドライバ回路（例えば、図７に示したドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶ）の消費電力を低減できる。【００７０】
上述した第２の実施形態では、突起部Ａｐが、隙間ＧＰに突出する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図２２に示すように、突起部Ａｐは、透明電極Ｘｔの先端とバス電極Ｙｂとの隙間ＧＰ２に向けて、アドレス電極ＡＥから突出してアドレス電極ＡＥと一体に形成されてもよい。図２２は、画像表示面側（図２３の上側）から見たＰＤＰ１０の要部を示し、図２３は、図２２のＡ−Ａ’線に沿う断面を示している。この例では、アドレス電極ＡＥに設けられた突起部Ａｐの位置が、第２の実施形態と相違している。その他の構成は、第２の実施形態と同じである。この場合にも、上述した第２の実施形態と同様の効果を得ることができる。【００７１】
さらに、この場合、透明電極Ｙｔと突出部Ａｐ間のアドレス放電は、例えば、電界強度が高くなる突出部Ａｐの両側ＳＤ１、ＳＤ２および先端ＳＤ３（図２２の破線部分）から発生し（初期放電）、その後、両側ＳＤ１、ＳＤ２および先端ＳＤ３から周囲に広がって発生する。突出部Ａｐの両側ＳＤ１、ＳＤ２および先端ＳＤ３が、初期放電（放電開始）に寄与するため、アドレス電極ＡＥに電圧を印加してからアドレス放電が発生するまでの遅延時間（放電遅れ）を小さくできる。【００７２】
なお、突起部Ａｐは、隙間ＧＰおよび隙間ＧＰ２以外の部分に向けて、アドレス電極ＡＥから各セルＣ１の透明電極Ｙｔ側に突出して形成されてもよい。さらに、突出部Ａｐの先端ＳＤ３は、透明電極Ｙｔからはみ出してもよい。この場合にも、上述した第２の実施形態と同様の効果を得ることができる。【００７３】
上述した第２の実施形態では、突起部Ａｐが、アドレス電極ＡＥと一体に形成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、突起部Ａｐは、アドレス電極ＡＥに接続された透明電極により形成されてもよい。この場合にも、上述した第２の実施形態と同様の効果を得ることができる。さらに、突起部Ａｐが透明電極により形成されるため、各セルにおいて、光が透過する領域を広くできる。【００７４】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【産業上の利用可能性】
【００７５】
本発明は、ディスプレイ装置に使用するプラズマディスプレイパネルに適用できる。
【図１】
2008126155.tif 000003
【図２】
2008126155.tif 000004
【図３】
2008126155.tif 000005
【図４】
2008126155.tif 000006
【図５】
2008126155.tif 000007
【図６】
2008126155.tif 000008
【図７】
2008126155.tif 000009
【図８】
2008126155.tif 000010
【図９】
2008126155.tif 000011
【図１０】
2008126155.tif 000012
【図１１】
2008126155.tif 000013
【図１２】
2008126155.tif 000014
【図１３】
2008126155.tif 000015
【図１４】
2008126155.tif 000016
【図１５】
2008126155.tif 000017
【図１６】
2008126155.tif 000018
【図１７】
2008126155.tif 000019
【図１８】
2008126155.tif 000020
【図１９】
2008126155.tif 000021
【図２０】
2008126155.tif 000022
【図２１】
2008126155.tif 000023
【図２２】
2008126155.tif 000024
【図２３】
2008126155.tif 000025
【国際調査報告】
2008126155.tif 000026
2008126155.tif 000027
2008126155.tif 000028
2008126155.tif 000029