(57)【要約】  基準電圧源（１５）からの目標電圧が制御回路（１９）によって変更できる構成を備え、ＰＷＭ制御回路（２１）は、起動時に第１スイッチング素子（９）を最小オンオフ比から徐々に大きくなるように動作させ、その間は第２スイッチング素子（１１）をオフにするとともに、目標電圧を通常時より高く設定するように制御し、起動終了時に第２スイッチング素子（１１）がオンオフ動作を開始するとともに、目標電圧を通常時の電圧に戻すように制御するＤＣ／ＤＣコンバータを提供する。
2008041666.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源と蓄電部との間に接続したＤＣ／ＤＣコンバータであって、
前記ＤＣ／ＤＣコンバータは、
オンオフを繰り返す第１スイッチング素子と、
前記第１スイッチング素子と交互にオンオフを繰り返す第２スイッチング素子と、
前記第１スイッチング素子がオンのとき前記直流電圧源により電圧が印加されエネルギーを蓄積するとともに、前記第２スイッチング素子がオンのとき前記エネルギーを前記蓄電部に充電するインダクタンス素子と、
前記第２スイッチング素子と並列に、かつ、前記蓄電部を充電する際の電流の方向に接続されたダイオードと、
前記蓄電部の電圧を検出し、目標電圧に制御するために前記第１スイッチング素子のオンオフ比を調整するＰＷＭ制御回路と、
を備え、
前記ＰＷＭ制御回路は、
起動時に前記第１スイッチング素子を最小オンオフ比から徐々に大きくなるように動作させ、その間は前記第２スイッチング素子をオフにするとともに、前記目標電圧を通常時より高く設定するように制御し、
起動終了時に前記第２スイッチング素子がオンオフ動作を開始するとともに、前記目標電圧を通常時の電圧に戻すように制御するようにした
ＤＣ／ＤＣコンバータ。
【請求項２】
前記第１スイッチング素子と前記第２スイッチング素子とで構成された直列回路を前記蓄電部に接続し、
前記インダクタンス素子と前記直流電圧源とで構成された直列回路を前記第１スイッチング素子の両端に接続するようにした
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記直流電圧源に前記第１スイッチング素子と前記第２スイッチング素子とで構成された直列回路を接続し、
前記インダクタンス素子と前記蓄電部とで構成された直列回路を前記第２スイッチング素子の両端に接続するようにした
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記直流電圧源は第１直流電圧源と第２直流電圧源とで構成された直列回路を備え、
前記第１直流電圧源に前記第１スイッチング素子と前記第２スイッチング素子とで構成された直列回路を接続するとともに、前記インダクタンス素子、前記蓄電部、および前記第２直流電圧源とで構成された直列回路を前記第２スイッチング素子の両端に接続するようにした
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記第１スイッチング素子と前記直流電圧源とで構成された直列回路を前記インダクタンス素子の両端に接続し、
前記第２スイッチング素子と前記蓄電部とで構成された直列回路を前記インダクタンス素子の両端に接続するようにした
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記直流電圧源に接続され、前記第１スイッチング素子に同期してオンオフする駆動スイッチング素子と、
前記直流電圧源と前記駆動スイッチング素子との間に１次巻線が接続されるとともに、前記第１スイッチング素子と前記第２スイッチング素子とで構成された直列回路に２次巻線が接続され、前記第１スイッチング素子がオンの時に前記２次巻線に発生する電圧を前記インダクタンス素子に印加することによりエネルギーを蓄積するトランスとを、さらに備えた
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記直流電圧源と前記第１スイッチング素子との間に１次巻線が接続されるとともに、前記第２スイッチング素子に２次巻線が接続され、前記第１スイッチング素子がオンのとき前記直流電圧源の電圧を前記１次巻線に印加することでエネルギーを蓄積するとともに、前記第２スイッチング素子がオンのとき前記エネルギーを前記蓄電部に充電するトランスを、前記インダクタンス素子に替えて備えた
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記ＤＣ／ＤＣコンバータの出力側、入力側、または前記インダクタンス素子のいずれかに流れる電流を検出する電流検出器と、
前記電流検出器で検出される前記電流を調整するための電流指令値を発生する電流指令値発生回路と、をさらに備え、
前記ＰＷＭ制御回路は、
前記蓄電部の電圧を検出し、前記目標電圧に制御する動作に替わって、前記電流指令値に従って前記オンオフ比を調整する動作を行うとともに、
起動時に前記目標電圧を通常時より高く設定する動作に替わって、前記電流指令値発生回路は前記電流の一周期における最小値が０アンペアより大きくなるように前記電流値指令値を発生し、
起動終了時に前記目標電圧を通常時の電圧に戻す動作に替わって、前記最小値が０アンペアより大きくなるか、または前記電流指令値が既定電流値以上の時に、前記電流指令値を目標電流値にして前記第２スイッチング素子のオンオフ動作を開始するように制御する
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項９】
前記直流電圧源に接続され、前記直流電圧源の電圧を順方向、または逆方向に出力するか、０ボルトを出力するか、あるいは出力をオープンとするか、のいずれかを選択する選択スイッチング素子と、
前記選択スイッチング素子の出力に１次巻線が接続されるとともに、第１の２次巻線と前記インダクタンス素子との間、および第２の２次巻線と前記インダクタンス素子との間にそれぞれ前記第２スイッチング素子が接続され、前記第１の２次巻線と前記第２の２次巻線との接続点が前記蓄電部の負極に接続されたトランスと、をさらに備え、
前記ＰＷＭ制御回路は、
起動時に前記目標電圧を通常時より高く設定している間は、前記選択スイッチング素子の出力が前記順方向を選択している期間に同期して前記第１の２次巻線に接続された前記第２スイッチング素子をオンにし、前記選択スイッチング素子の出力が前記逆方向を選択している期間に同期して前記第２の２次巻線に接続された前記第２スイッチング素子をオンにし、前記選択スイッチング素子の出力がオープンの期間に同期して両方の前記第２スイッチング素子をオフにするように制御し、
起動終了時に前記目標電圧を通常時の電圧に戻すように制御する
前記請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項１０】
前記ＤＣＤＣコンバータの出力側、入力側、前記インダクタンス素子、または前記トランスの前記１次巻線のいずれかに流れる電流を検出する電流検出器と、
前記電流検出器で検出される前記電流を調整するための電流指令値を発生する電流指令値発生回路と、をさらに備え、
前記ＰＷＭ制御回路は、
前記蓄電部の電圧を検出し、前記目標電圧に制御する動作に替わって、前記電流指令値に従って前記オンオフ比を調整する動作を行うとともに、
起動時に前記目標電圧を通常時より高く設定する動作に替わって、前記電流指令値発生回路は前記電流の一周期における最小値が０アンペアより大きくなるように前記電流値指令値を発生し、
起動終了時に前記目標電圧を通常時の電圧に戻す動作に替わって、前記最小値が０アンペアより大きくなるか、または前記電流指令値が既定電流値以上の時に、前記電流指令値を目標電流値にして両方の前記第２スイッチング素子のオンオフ動作を行うように制御する
請求項９に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は入力された直流電圧を任意の目標電圧に変換するＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
従来、直流電圧源の電圧を任意の目標電圧に変換して出力するＤＣ／ＤＣ電圧変換装置（以下、「ＤＣ／ＤＣコンバータ」という。）が様々な分野で利用されている。このようなＤＣ／ＤＣコンバータとして、例えば入力電圧を昇圧して出力する構成のものが特許文献１に開示されている。【０００３】
図１２は従来のＤＣ／ＤＣコンバータのブロック回路図である。図１２において、バッテリ等の直流電圧源が接続された電源電圧ライン１０１は昇圧回路１０３、ゲート回路１０５、および平滑回路１０７を介して出力端子１０８に至る。昇圧回路１０３において、電源電圧ライン１０１に接続されたコイル１０９とＦＥＴ１１１の一端とが直列に接続され、ＦＥＴ１１１の他端はグランドに接続されている。ＦＥＴ１１１にはダイオード１１３が並列に接続されている。コイル１０９とＦＥＴ１１１との接続点、すなわち昇圧回路１０３の出力点は、ゲート回路１０５を構成するＦＥＴ１１５の一端に接続される。なお、ＦＥＴ１１５にもダイオード１１７が並列に接続されている。ＦＥＴ１１５の他端は平滑回路１０７に接続されている。【０００４】
ＦＥＴ１１１、１１５は、のこぎり波発生回路１１９、パルス幅制御回路１２１、ソフトスタート回路１２３、アンド回路１２５、反転回路１２７、およびステップアップ回路１２９によって、オンオフ動作が制御されている。なお、これらの配線は図１２に示した通りである。【０００５】
次に、このようなＤＣ／ＤＣコンバータの通常起動時の動作を説明する。図１３Ａは従来のＤＣ／ＤＣコンバータの通常起動時の出力端子の電圧を示す経時変化図である。図１３Ａの横軸は時間ｔを、縦軸は電圧Ｖｃをそれぞれ示す。図１３Ｂは従来のＤＣ／ＤＣコンバータの通常起動時のコイルに流れる電流の経時変化図である。図１３Ｂの横軸は時間ｔを、縦軸は電流ＩＬをそれぞれ示す。また、電流ＩＬは図１２の矢印で示したように電源電圧ライン１０１からコイル１０９に流れる方向を正と定義する。【０００６】
図１３Ａ、１３Ｂにおいて、起動時である時間ｔ０からｔ１では、ステップアップ回路１２９はＦＥＴ１１５を遮断するように制御する。これにより、ＦＥＴ１１５はオフになり、ダイオード１１７は逆接状態であるので、出力端子１０８から昇圧回路１０３への電流逆流が阻止される。この状態で、ＦＥＴ１１１を最小オンオフ比から徐々に大きくなるようにオンオフ動作させることにより、電源電圧ライン１０１の電圧の昇圧動作が開始する。すなわち、図１３Ａの時間ｔ０からｔ１に示すように出力端子１０８の電圧Ｖｃが上昇していく。この時のコイル１０９に流れる電流ＩＬは、図１３Ｂに示すように、ＦＥＴ１１１のオンオフ動作に応じて上下しながら上昇していく。しかし、起動直後である時間ｔ０近傍では電流ＩＬが負になることはない。これは、前述したようにＦＥＴ１１５をオフにすることにより、出力端子１０８から昇圧回路１０３への電流逆流が阻止されるためである。【０００７】
次に、時間ｔ１になると、ＤＣ／ＤＣコンバータが安定動作となるので、それ以降はステップアップ回路１２９が反転回路１２７からのオンオフ駆動信号をそのままＦＥＴ１１５に伝達する。これにより、ＦＥＴ１１１とＦＥＴ１１５は交互にオンオフ動作を行うことになり、パルス幅制御回路１２１で設定された目標電圧Ｖ１になるように効率よく昇圧動作を行う。【０００８】
このようにして、起動時の電流逆流を阻止しつつ、安定動作時には効率のよい昇圧動作が可能なＤＣ／ＤＣコンバータを実現していた。【０００９】
従来のＤＣ／ＤＣコンバータを用いた電源装置は、電流逆流防止による高信頼性と、２つのＦＥＴの交互オンオフ動作による高効率が同時に得られる昇圧動作が可能となる。しかし、この従来ＤＣ／ＤＣコンバータを、例えば直流電圧源の電力を出力端子１０８に接続された蓄電部（キャパシタや二次電池等）に充電するような用途に応用すると、起動時に蓄電部が満充電電圧に近い場合には次のような動作になる。【００１０】
図１４Ａは従来のＤＣ／ＤＣコンバータにおける出力端子の電圧が目標電圧に近い場合のその出力端子の電圧の経時変化図である。図１４Ａの横軸は時間ｔを、縦軸は電圧Ｖｃを示す。図１４Ｂは従来のＤＣ／ＤＣコンバータにおける出力端子の電圧が目標電圧に近い場合のコイルに流れる電流の経時変化図である。図１４Ｂの横軸は時間ｔを、縦軸は電流ＩＬを示す。【００１１】
図１４Ａ、１４Ｂにおいて、起動時である時間ｔ０からｔ１では、図１３Ａ、図１３Ｂと同様に、ステップアップ回路１２９がＦＥＴ１１５を遮断するように制御する。これにより、出力端子１０８から昇圧回路１０３への電流逆流が阻止される。この状態で、ＦＥＴ１１１を最小オンオフ比から徐々に大きくなるようにオンオフ動作させて昇圧動作が開始する。図１４Ａの時間ｔ０からｔ１に示すように、出力端子１０８の電圧Ｖｃは時間ｔ１に至るまでに目標電圧Ｖ１に達したとする。その結果、ＦＥＴ１１１のオンオフ比は再び最小になるように制御される。ＦＥＴ１１１のオンオフ比が最小であることと、ＦＥＴ１１５がオフであることから、図１４Ｂに示すように電流ＩＬはほとんど流れない状態となり、電圧Ｖｃは目標電圧Ｖ１を維持する。この時も図１３Ｂと同様に、電流ＩＬが負になり逆流することはない。【００１２】
次に、時間ｔ１になると、ステップアップ回路１２９が反転回路１２７からのオンオフ駆動信号をそのままＦＥＴ１１５に伝達し、ＦＥＴ１１１とＦＥＴ１１５が交互にオンオフ動作を行う。この時、ＦＥＴ１１１のオンオフ比が最小になるように制御されていたので、その反転動作を行うＦＥＴ１１５のオンオフ比は最大になる。その結果、時間ｔ１の直前までオフを維持していたＦＥＴ１１５は、時間ｔ１以降で大きなオンオフ比によりオンオフを繰り返す。従って、出力端子１０８に接続された蓄電部からＦＥＴ１１５とコイル１０９を介して、電源電圧ライン１０１側に電流ＩＬが逆流する。この様子を図１４Ｂの時間ｔ１以降に示す。時間ｔ１近傍ではＦＥＴ１１５のオン時間が長いので、逆流する電流ＩＬの絶対値が急激に大きくなる。それに伴って、蓄電部から電流が流れていくので、図１４Ａに示すように電圧Ｖｃは徐々に低下していく。【００１３】
このような動作により、電圧Ｖｃは目標電圧Ｖ１より小さくなるので、パルス幅制御回路１２１はＦＥＴ１１１、１１５のオンオフ比を調整して電圧Ｖｃが目標電圧Ｖ１になるように制御する。その結果、ＦＥＴ１１５のオン時間は短くなっていくので、図１４Ｂに示すように電流ＩＬの逆流は少なくなる。やがて電流ＩＬが正になると蓄電部が充電されるので、図１４Ａに示すように電圧Ｖｃは上昇し始める。このようにして、電圧Ｖｃは再び目標電圧Ｖ１に調整され、以後は電圧Ｖ１を維持するようにＦＥＴ１１１、１１５がオンオフ動作する。【００１４】
以上に説明したように、起動時に電圧Ｖｃが目標電圧Ｖ１近傍であり、時間ｔ１に至る前に電圧Ｖｃが目標電圧Ｖ１に達すると、時間ｔ１でＦＥＴ１１５がオンオフ動作を開始すると同時に大電流が逆流してしまう。従って、大電流に耐えられるように定格電流の大きなＦＥＴを用いなければならないため、高コスト化してしまう。【００１５】
また、前述した大電流の逆流については、ＤＣ／ＤＣコンバータが全く止まっていた状態から動作を開始させる場合だけでなく、ＤＣ／ＤＣコンバータが動作していても出力端子１０８に接続された負荷の消費電力が小さい状態から大きい状態に変化することを見越して事前にＤＣ／ＤＣコンバータの同期整流を開始する場合にも発生し得る。これは、例えば従来のＤＣ／ＤＣコンバータを車両の電動パワーステアリングシステムに適用した場合が想定される。この具体的な動作は以下の通りである。【００１６】
ハンドル操作が行われていない通常走行時には電動パワーステアリング用モータが停止しているので、電動パワーステアリングシステムに供給される電力は少なくてよい。従って、ＤＣ／ＤＣコンバータは図１４Ａ、１４Ｂのｔ１までに示すように、ＦＥＴ１１１のオンオフ比が最小に、ＦＥＴ１１５がオフになるよう制御して電圧Ｖｃを目標電圧Ｖ１に調整する。これにより、ＤＣ／ＤＣコンバータによる損失の低減を図っている。【００１７】
この状態で運転者がハンドルを操作すると、電動パワーステアリングシステムに内蔵された舵角センサがハンドル操作を検出する。これにより、電動パワーステアリングシステムはモータを駆動するので大電力を消費する。ＤＣ／ＤＣコンバータはＦＥＴ１１１のオンオフ比を最小に、ＦＥＴ１１５がオフになるよう制御しているので、この状態では前記モータへの急激な大電力供給に追従できない。そこで、舵角センサによるハンドル操作を検出すると同時に、ＤＣ／ＤＣコンバータはモータへの大電力供給に備え、図１４Ａ、１４Ｂの時間ｔ１で同期整流動作（電圧Ｖ１を維持するようにＦＥＴ１１１、１１５が相互にオンオフする動作）を開始する。この場合も、図１４Ｂに示すように大電流の逆流が発生する。
【特許文献１】特許第３１７５２２７号公報
【発明の開示】
【００１８】
本発明は、起動時に出力端子の電圧が目標電圧近傍であっても電流の逆流を低減することで、低コストのＤＣ／ＤＣコンバータを提供する。なお、以下の説明において、起動時とは、ＤＣ／ＤＣコンバータが全く止まっていた状態から動作を開始する場合、または、ＤＣ／ＤＣコンバータのＦＥＴ１１１のオンオフ比が最小に、ＦＥＴ１１５がオフになるような制御から同期整流動作を開始する場合のいずれかを指すことと定義する。
【００１９】
本発明のＤＣ／ＤＣコンバータは、直流電圧源と蓄電部の間に接続されるとともに、オンオフを繰り返す第１スイッチング素子と、第１スイッチング素子と交互にオンオフを繰り返す第２スイッチング素子と、第１スイッチング素子がオンのとき前記直流電圧源により電圧が印加されエネルギーを蓄積するとともに第２スイッチング素子がオンのときエネルギーを前記蓄電部に充電するインダクタンス素子と、第２スイッチング素子と並列に、かつ、蓄電部を充電する際の電流の方向に接続されたダイオードと、蓄電部の電圧を検出し目標電圧に制御するために第１スイッチング素子のオンオフ比を調整するＰＷＭ制御回路と、を備える。そして、ＰＷＭ制御回路は、起動時に第１スイッチング素子を最小オンオフ比から徐々に大きくなるように動作させ、その間は第２スイッチング素子をオフにするとともに、目標電圧を通常時より高く設定するように制御し、起動終了時に第２スイッチング素子がオンオフ動作を開始するとともに、目標電圧を通常時の電圧に戻すように制御する。
【００２０】
本発明のＤＣ／ＤＣコンバータによれば、起動時に目標電圧を通常より高く設定することで、第２スイッチング素子がオンオフ動作を開始し同期整流が行われた時のオン時間が従来に比べ短くなるので、逆流する電流の絶対値を小さくすることができる。その結果、定格電流が小さい第１スイッチング素子、および第２スイッチング素子を使用することができ、低コスト化が可能なＤＣ／ＤＣコンバータを実現できる。
【図面の簡単な説明】
【００２１】
【図１】図１は本発明の実施の形態１におけるＤＣ／ＤＣコンバータのブロック回路図である。
【図２Ａ】図２Ａは本発明の実施の形態１におけるＤＣ／ＤＣコンバータの蓄電部の電圧の経時変化図である。
【図２Ｂ】図２Ｂは本発明の実施の形態１におけるＤＣ／ＤＣコンバータのインダクタンス素子に流れる電流の経時変化図である。
【図２Ｃ】図２Ｃは本発明の実施の形態１におけるＤＣ／ＤＣコンバータの基準電圧源に対する目標電圧選択信号のタイミングチャートである。
【図２Ｄ】図２Ｄは本発明の実施の形態１におけるＤＣ／ＤＣコンバータの第１スイッチング素子のオンオフ動作におけるタイミングチャートである。
【図２Ｅ】図２Ｅは本発明の実施の形態１におけるＤＣ／ＤＣコンバータの第２スイッチング素子のオンオフ動作におけるタイミングチャートである。
【図３】図３は本発明の実施の形態２におけるＤＣ／ＤＣコンバータのブロック回路図である。
【図４】図４は本発明の実施の形態２におけるＤＣ／ＤＣコンバータの他の構成のブロック回路図である。
【図５】図５は本発明の実施の形態３におけるＤＣ／ＤＣコンバータのブロック回路図である。
【図６】図６は本発明の実施の形態４におけるＤＣ／ＤＣコンバータのブロック回路図である。
【図７】図７は本発明の実施の形態５におけるＤＣ／ＤＣコンバータのブロック回路図である。
【図８】図８は本発明の実施の形態６におけるＤＣ／ＤＣコンバータのブロック回路図である。
【図９Ａ】図９Ａは本発明の実施の形態６におけるＤＣ／ＤＣコンバータの電流指令値の経時変化図である。
【図９Ｂ】図９Ｂは本発明の実施の形態６におけるＤＣ／ＤＣコンバータのインダクタンス素子に流れる電流の経時変化図である。
【図９Ｃ】図９Ｃは本発明の実施の形態６におけるＤＣ／ＤＣコンバータの第２スイッチング素子のオンオフ動作におけるタイミングチャートである。
【図１０】図１０は本発明の実施の形態７におけるＤＣ／ＤＣコンバータのブロック回路図である。
【図１１Ａ】図１１Ａは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの蓄電部の電圧の経時変化図である。
【図１１Ｂ】図１１Ｂは本発明の実施の形態７におけるＤＣ／ＤＣコンバータのインダクタンス素子に流れる電流の経時変化図である。
【図１１Ｃ】図１１Ｃは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの基準電圧源に対する目標電圧選択信号のタイミングチャートである。
【図１１Ｄ】図１１Ｄは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの第１選択スイッチング素子のオンオフ動作のタイミングチャートである。
【図１１Ｅ】図１１Ｅは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの第２選択スイッチング素子のオンオフ動作のタイミングチャートである。
【図１１Ｆ】図１１Ｆは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの第２スイッチング素子のオンオフ動作のタイミングチャートである。
【図１１Ｇ】図１１Ｇは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの第２スイッチング素子のオンオフ動作のタイミングチャートである。
【図１２】図１２は従来のＤＣ／ＤＣコンバータのブロック回路図である。
【図１３Ａ】図１３Ａは従来のＤＣ／ＤＣコンバータの通常起動時の出力端子の電圧の経時変化図である。
【図１３Ｂ】図１３Ｂは従来のＤＣ／ＤＣコンバータの通常起動時のコイルに流れる電流の経時変化図である。
【図１４Ａ】図１４Ａは従来のＤＣ／ＤＣコンバータにおける出力端子の電圧が目標電圧に近い場合のその出力端子の電圧の経時変化図である。
【図１４Ｂ】図１４Ｂは従来のＤＣ／ＤＣコンバータにおける出力端子の電圧が目標電圧に近い場合のコイルに流れる電流の経時変化図である。
【符号の説明】
【００２２】
１    直流電圧源
１ａ    第１直流電圧源
１ｂ    第２直流電圧源
３    蓄電部
５    ＤＣ／ＤＣコンバータ
７    インダクタンス素子
９    第１スイッチング素子
１１，１１ａ，１１ｂ    第２スイッチング素子
１３，１３ａ，１３ｂ    ダイオード
２１    ＰＷＭ制御回路
３１    トランス
３１ａ    １次巻線
３１ｂ    ２次巻線
３１ｃ    第１の２次巻線
３１ｄ    第２の２次巻線
３３    駆動スイッチング素子
４１    電流検出器
４３    電流指令値発生回路
５１    選択スイッチング素子
５３    第１選択スイッチング素子
５５    第２選択スイッチング素子
【発明を実施するための最良の形態】
【００２３】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。【００２４】
（実施の形態１）
図１は本発明の実施の形態１におけるＤＣ／ＤＣコンバータのブロック回路図である。なお、本実施の形態１においては、例えば直流電圧源の電力を昇圧して蓄電部に充電する用途の昇圧ＤＣ／ＤＣコンバータにおける回路構成について説明する。【００２５】
図１において、直流電圧源１はバッテリで構成され、蓄電部３は電気二重層キャパシタで構成されている。直流電圧源１と蓄電部３の間にはＤＣ／ＤＣコンバータ５が接続されている。【００２６】
ＤＣ／ＤＣコンバータ５において、直流電圧源１の正極にインダクタンス素子７が接続されている。インダクタンス素子７の他端には、ＦＥＴからなる第１スイッチング素子９と第２スイッチング素子１１とで構成される直列回路における両者の接続点が接続されている。第２スイッチング素子１１の他端は、蓄電部３の正極に接続されている。第１スイッチング素子９の他端は、直流電圧源１と蓄電部３の負極に接続されている。また、第２スイッチング素子１１には並列にダイオード１３が接続されている。ダイオード１３は蓄電部３を充電する際の電流の方向、すなわち図１のインダクタンス素子７に記した矢印の方向に電流ＩＬが流れるように、アノード側がインダクタンス素子７に接続され、カソード側が蓄電部３の正極に接続されている。なお、本実施の形態１では第２スイッチング素子１１をＦＥＴとしたので、ダイオード１３はＦＥＴのボディーダイオードとしている。【００２７】
このような構成において、第１スイッチング素子９はオンオフの繰り返し動作を行い、第２スイッチング素子１１は第１スイッチング素子９に対して交互にオンオフを繰り返す動作を行う。第１スイッチング素子９がオンの時にインダクタンス素子７に直流電圧源より電圧が印加されてエネルギーが蓄積される。第２スイッチング素子１１がオンの時に蓄積されたエネルギーが蓄電部３に充電される。【００２８】
第１スイッチング素子９と第２スイッチング素子１１とで構成された直列回路が蓄電部３に接続され、インダクタンス素子７と直流電圧源１とで構成された直列回路が第１スイッチング素子９の両端に接続されている。そして、直流電圧源１の負極と蓄電部３の負極とが接続されている。【００２９】
蓄電部３の正極には、蓄電部３の電圧Ｖｃを検出し、基準電圧源１５の目標電圧との差を出力するオペアンプ１７が接続されている。基準電圧源１５は目標電圧選択信号Ｓｅｌに応じて出力電圧を可変することができる機能を有している。オペアンプ１７の出力は制御回路１９に入力されている。制御回路１９は、基準電圧源１５の出力電圧（＝ＤＣ／ＤＣコンバータ５の出力目標電圧）を切り替えるための目標電圧選択信号Ｓｅｌを送信する。そして、電圧Ｖｃを目標電圧に制御するために第１スイッチング素子９のオンオフ比を調整し、第１スイッチング素子９と第２スイッチング素子１１との交互オンオフ動作を繰り返す制御を行う。【００３０】
以上に述べた基準電圧源１５、オペアンプ１７、および制御回路１９からなる回路構成をＰＷＭ制御回路２１という。ＤＣ／ＤＣコンバータ５の出力電圧（蓄電部３の電圧Ｖｃと等しい）はＰＷＭ制御回路２１によって調整される。【００３１】
次に、このようなＤＣ／ＤＣコンバータ５の動作について、説明する。図２Ａは本発明の実施の形態１におけるＤＣ／ＤＣコンバータの蓄電部の電圧の経時変化図である。図２Ｂは本発明の実施の形態１におけるＤＣ／ＤＣコンバータのインダクタンス素子に流れる電流の経時変化図である。図２Ｃは本発明の実施の形態１におけるＤＣ／ＤＣコンバータの基準電圧源に対する目標電圧選択信号のタイミングチャートである。図２Ｄは本発明の実施の形態１におけるＤＣ／ＤＣコンバータの第１スイッチング素子のオンオフ動作におけるタイミングチャートである。図２Ｅは本発明の実施の形態１におけるＤＣ／ＤＣコンバータの第２スイッチング素子のオンオフ動作におけるタイミングチャートである。なお、図２Ａ〜図２Ｅにおいて、横軸は時間ｔを、縦軸は図２Ａが電圧Ｖｃを、図２Ｂが電流ＩＬを、図２Ｃが目標電圧選択信号Ｓｅｌの内容をそれぞれ示す。また、図２Ｄ、図２Ｅの縦軸はオンオフの状態をそれぞれ示す。なお、電流ＩＬは図１の矢印の方向に流れる場合を正と定義する。【００３２】
まず、時間ｔ０でＤＣ／ＤＣコンバータ５を起動する。この時、蓄電部３の電圧Ｖｃは最初から図２Ａに示すように通常目標電圧Ｖ１（満充電電圧と等しい）の近傍であったとする。起動により、制御回路１９は基準電圧源１５に対し通常時より高い高目標電圧Ｖ２に設定する。具体的には、図２Ｃに示すように制御回路１９は基準電圧源１５が高目標電圧Ｖ２になるように、目標電圧選択信号ＳｅｌをＳｅｌＶ２信号にして基準電圧源１５に送信する。これを受け、基準電圧源１５は出力電圧を高目標電圧Ｖ２に設定する。【００３３】
ここで、高目標電圧Ｖ２は通常目標電圧Ｖ１に対して約５％大きい電圧とした。これは、短時間（時間ｔ０からｔ１の間で、本実施の形態１では数１０ミリ秒程度）では通常目標電圧Ｖ１より約５％大きい電圧が蓄電部３に印加されても、蓄電部３の寿命にはほとんど影響しないためである。【００３４】
このような状態で時間ｔ０からＤＣ／ＤＣコンバータ５が起動を開始すると、ＰＷＭ制御回路２１は図２Ｄに示すように第１スイッチング素子９を最小オンオフ比から徐々に大きくなるように動作させ、その間は図２Ｅに示すように第２スイッチング素子１１をオフにするよう制御する。なお、図２Ｅにおいて、時間ｔ０からｔ１の破線は、ＤＣ／ＤＣコンバータ５の本来の動作を示す。しかし、ここではその動作を強制的にオフにしている。これにより、図２Ｂの時間ｔ０からｔ１に示すように電流の逆流が起こることなく蓄電部３は高目標電圧Ｖ２になるように充電されていく。また、高目標電圧Ｖ２は通常目標電圧Ｖ１より高く設定されているので、蓄電部３の電圧Ｖｃがほぼ満充電電圧（＝Ｖ１）に近い値であっても、常に充電方向の電流が流れる。この様子を図２Ｂに示す。充電電流は０から徐々に増加して、時間ｔｃでインダクタンス素子７の電流ＩＬが０にならない連続モード動作になる。これにより、第１スイッチング素子９とダイオード１３は交互にオンオフ動作を行い、同時にオフになる期間がほぼ０になる。従って、蓄電部３の電圧Ｖｃは経時的に高目標電圧Ｖ２に向かって上昇していく。【００３５】
時間ｔ１になると、ＤＣ／ＤＣコンバータ５の起動が終了する。ＰＷＭ制御回路２１は、図２Ｄ、図２Ｅに示すように第２スイッチング素子１１が第１スイッチング素子９と交互にオンオフ動作を開始するように制御する。さらに、図２Ｃに示すように目標電圧選択信号ＳｅｌをＳｅｌＶ１信号に切り替えることにより、通常目標電圧Ｖ１に戻す。その結果、基準電圧源１５は、電圧Ｖｃが通常目標電圧Ｖ１になるように制御する。この時、第２スイッチング素子１１のオン期間は第１スイッチング素子９のオフ期間（これは時間ｔ１の直前までダイオード１３がオンしていた期間に相当）と同じになる。図１より第２スイッチング素子１１がオンであってもダイオード１３がオンであっても、インダクタンス素子７に印加される電圧は同じであるので、時間ｔ１の前後でインダクタンス素子７に印加される電圧波形は変化しない。従って、インダクタンス素子７の電流ＩＬが急激に変化することはない。【００３６】
この様子を図２Ａ、図２Ｂの時間ｔ１以降に示す。まず、図２Ａより電圧Ｖｃは徐々に低下し、通常目標電圧Ｖ１に至って安定する。この際、図２Ｅに示すように電圧Ｖｃを通常目標電圧Ｖ１に近づけるために第２スイッチング素子１１のオン時間が長くなり、図２Ｂに示すようにインダクタンス素子７に流れる電流ＩＬは時間ｔ１以降で下降し、一旦負に至る。しかし、電圧Ｖｃが通常目標電圧Ｖ１に近づくにつれて、電流ＩＬは上昇し、やがて電圧Ｖｃが通常目標電圧Ｖ１に至ると、図２Ｄ、図２Ｅに示すように第１スイッチング素子９と第２スイッチング素子１１とのオンオフ比が等しくなって安定する。【００３７】
従来のＤＣ／ＤＣコンバータでは、時間ｔ１の直前においてＦＥＴ１１５とダイオード１１７がほぼオフであり、電流ＩＬの値がほぼ０の状態であるが、時間ｔ１以降はＦＥＴ１１５がオンになるため、大きな逆電流が流れた。【００３８】
これに対し、本発明に実施の形態１におけるＤＣ／ＤＣコンバータでは、時間ｔ１の直前で蓄電部３に電流が流れているため、ダイオード１３はオンである。従って、第２スイッチング素子１１がオン動作を開始しても大きな変化はない。ゆえに、電流ＩＬの最大絶対値を図２Ｂと従来の図１４Ｂとで比較すると、本実施の形態１（図２Ｂ）の方が最大絶対値が小さくなる。その結果、第１スイッチング素子９や第２スイッチング素子１１には定格電流の小さなものを使用することができ、その分、低コスト化が可能となる。【００３９】
また、従来のＤＣ／ＤＣコンバータでは、図１４Ａのように時間ｔ１以降で電圧Ｖｃが通常目標電圧Ｖ１から大きく外れ、元に戻るのに長時間を要していた。これに対し、本発明の実施の形態１におけるＤＣ／ＤＣコンバータでは、図２Ａに示すように極めて早期に通常目標電圧Ｖ１に戻り、電圧Ｖｃの安定性も得られる。【００４０】
このように、電流ＩＬの変動が小さくなるのは以下の理由による。まず、従来のＤＣ／ＤＣコンバータでは、図１４Ｂに示すように、時間ｔ１までに電圧Ｖｃは目標電圧Ｖ１に至っているので、第１スイッチング素子９のオン時間は極めて短くなり、電流ＩＬはほとんど流れない。この状態で、時間ｔ１から第２スイッチング素子１１がオンオフ動作を開始すると、第２スイッチング素子１１のオン時間が極めて長くなる。その結果、蓄電部３から直流電圧源１に対して大電流が流れるので、インダクタンス素子７に流れる電流ＩＬは負の大電流となる。そのため、図１４Ａに示すように電圧Ｖｃは蓄電部３からの大電流の供給により大きく下がり不安定となる。【００４１】
一方、本発明の実施の形態１におけるＤＣ／ＤＣコンバータでは、起動時に蓄電部３の電圧Ｖｃが通常目標電圧Ｖ１を超えることはない。よって、それよりも高い高目標電圧Ｖ２に設定することにより、起動時の第１スイッチング素子９のオンオフ比が最小値から徐々に大きくなる動作を行うことができる。この時、インダクタンス素子７の電流ＩＬが正の方向に増加し、常に正の値をとる連続モードとなって、第１スイッチング素子９とダイオード１３が交互にオンオフする動作を維持できればよいので、必要なオンオフ比の変化量は小さくなる。また、インダクタンス素子７の電流ＩＬの増加量も小さくなるので、蓄電部３への充電量も小さくなる。従って、時間ｔ１で第２スイッチング素子１１がオンになり、蓄電部３の電圧Ｖｃの充電目標電圧を高目標電圧Ｖ２から通常目標電圧Ｖ１に戻しても、前述したように蓄電部３への充電量が小さいために、通常目標電圧Ｖ１に戻すための蓄電部３の放電量も小さくなる。ゆえに、図１４Ｂに示したように電流ＩＬが負の大電流になることはなく、図２Ｂに示すように小幅な変動の末に安定する。このようなことから、電流ＩＬの変動は小さくなる。【００４２】
以上のように、起動時に高目標電圧Ｖ２を設定することで、蓄電部３の電圧Ｖｃが通常目標電圧Ｖ１の近傍であっても、逆流する電流ＩＬの大きさを低減することができ、低コストのＤＣ／ＤＣコンバータを実現できる。【００４３】
なお、本実施の形態１では蓄電部３の電圧Ｖｃの大小に関わらず、起動時に高目標電圧Ｖ２を設定している。起動時の電圧Ｖｃが低い時に高目標電圧Ｖ２に設定しても、動作上は通常目標電圧Ｖ１を設定した場合と何ら変わらないので、制御回路１９の制御をシンプルにするために、起動時は必ず高目標電圧Ｖ２に設定している。【００４４】
また、本実施の形態１では高目標電圧Ｖ２の設定を通常目標電圧Ｖ１より約５％大きくした例について説明した。高目標電圧Ｖ２は蓄電部３の電圧Ｖｃがほぼ満充電電圧（＝Ｖ１）の状態からの起動後に、インダクタンス素子７の電流ＩＬが時間ｔ１以内に連続モードになるように設定すればよい。【００４５】
（実施の形態２）
図３は本発明の実施の形態２におけるＤＣ／ＤＣコンバータのブロック回路図である。図３において、図１と同じ構成要素には同じ符号を用い、説明を省略する。すなわち、本実施の形態２の特徴は、ＤＣ／ＤＣコンバータ５を降圧ＤＣ／ＤＣコンバータとした点である。直流電圧源１に第１スイッチング素子９と第２スイッチング素子１１とで構成された直列回路を接続している。インダクタンス素子７と蓄電部３とで構成された直列回路を第２スイッチング素子１１の両端に接続している。また、直流電圧源１の負極と蓄電部３の負極とを接続した回路構成としている。これにより、直流電圧源１の電圧Ｖｂを降圧して蓄電部３を充電する動作となる。なお、ダイオード１３は蓄電部３を充電する際の電流の方向（図３の矢印の方向）になるように、アノード側が直流電圧源１の負極に接続され、カソード側がインダクタンス素子７に接続されている。【００４６】
このようなＤＣ／ＤＣコンバータ５の動作は実施の形態１と全く同じである。すなわち、起動時に基準電圧源１５を高目標電圧Ｖ２に設定し、時間ｔ１で通常目標電圧Ｖ１に切り替える動作を行う。その結果、実施の形態１と同様に、切り替え後にインダクタンス素子７に流れる電流ＩＬの変動が小さくなり、その分、低コストのＤＣ／ＤＣコンバータ５を得ることができる。【００４７】
以上の構成、動作により、降圧ＤＣ／ＤＣコンバータであっても、起動時に高目標電圧Ｖ２を設定することで、逆流する電流ＩＬの大きさを低減することができ、低コストのＤＣ／ＤＣコンバータを実現できる。【００４８】
図４は本発明の実施の形態２におけるＤＣ／ＤＣコンバータの他の構成のブロック回路図である。図４のＤＣ／ＤＣコンバータ５は、図３の構成と比べ以下の点が異なる。【００４９】
１）直流電圧源１は第１直流電圧源１ａと第２直流電圧源１ｂとで構成される直列回路構成である。第１直流電圧源１ａの負極と第２直流電圧源１ｂの正極とを接続して直列回路を構成している。【００５０】
２）第１直流電圧源１ａに第１スイッチング素子９と第２スイッチング素子１１とで構成される直列回路が接続されている。【００５１】
３）インダクタンス素子７、蓄電部３、および第２直流電圧源１ｂとで構成される直列回路が第２スイッチング素子１１の両端に接続されている。【００５２】
このような構成としても、図３と同様の動作を行うことにより、逆流する電流ＩＬの大きさを低減することができ、低コストのＤＣ／ＤＣコンバータを実現できる。【００５３】
（実施の形態３）
図５は本発明の実施の形態３におけるＤＣ／ＤＣコンバータのブロック回路図である。図５において、図１と同じ構成要素には同じ符号を用い、説明を省略する。【００５４】
本実施の形態３の特徴は、ＤＣ／ＤＣコンバータ５を反転ＤＣ／ＤＣコンバータとした点である。第１スイッチング素子９と直流電圧源１とで構成される直列回路はインダクタンス素子７の両端に接続されている。第２スイッチング素子１１と蓄電部３とで構成される直列回路はインダクタンス素子７の両端に接続されている。さらに、直流電圧源１の正極と蓄電部３の負極とを接続した回路構成としている。なお、ダイオード１３は蓄電部３を充電する際の電流の方向（図５の矢印の方向）になるように、アノード側がインダクタンス素子７に接続され、カソード側が蓄電部３の正極に接続されている。【００５５】
また、直流電圧源１の正極に蓄電部３の負極が接続されているので、例えば車両において断続的に大電流を消費する負荷（図示しないが、スタータや電動パワーステアリング等）と、定常的に電流を消費する負荷（図示しないが、オーディオや灯火類等の電装品）を有する場合に適用できる。すなわち、断続的に大電流が消費されると、直流電圧源１の電圧Ｖｂが低下するので、その分を補うように蓄電部３から負荷に電力を供給することで負荷への供給電圧を安定化し、大電流の消費が終わると蓄電部３を充電しておき、次の大電流消費に備える。【００５６】
このようなＤＣ／ＤＣコンバータ５においても、その動作は実施の形態１と全く同じである。すなわち、起動時に基準電圧源１５を高目標電圧Ｖ２に設定し、時間ｔ１で通常目標電圧Ｖ１に切り替える動作を行う。その結果、実施の形態１と同様に、切り替え後にインダクタンス素子７に流れる電流ＩＬの変動が小さくなり、その分、低コストのＤＣ／ＤＣコンバータ５を得ることができる。【００５７】
以上の構成、動作により、反転ＤＣ／ＤＣコンバータであっても、起動時に高目標電圧Ｖ２を設定することで、逆流する電流ＩＬの大きさを低減することができ、低コストのＤＣ／ＤＣコンバータを実現できる。【００５８】
（実施の形態４）
図６は本発明の実施の形態４におけるＤＣ／ＤＣコンバータのブロック回路図である。なお、図６はフォワード型ＤＣ／ＤＣコンバータの例を示す。また、図６において図３と同じ構成要素には同じ符号を用い、詳細な説明を省略する。本実施の形態４の構成上の特徴は以下に示す通りである。【００５９】
１）直流電圧源１の両端にトランス３１の１次巻線３１ａと駆動スイッチング素子３３とで構成される直列回路が接続されている。駆動スイッチング素子３３は直流電圧源１に接続されるとともに、両者の間に１次巻線３１ａが接続される構成となる。【００６０】
２）トランス３１の２次巻線３１ｂの両端に第１スイッチング素子９と第２スイッチング素子１１とで構成される直列回路が接続されている。【００６１】
３）駆動スイッチング素子３３は第１スイッチング素子９に同期してオンオフするように制御回路１９と接続されている。【００６２】
このようなＤＣ／ＤＣコンバータ５の動作は、基本的には実施の形態１で説明した図２Ａ〜図２Ｅと同じである。【００６３】
まず、駆動スイッチング素子３３は第１スイッチング素子９と同期してオンオフするので、図２Ｄに示すタイミングチャートに従って駆動スイッチング素子３３もオンオフ動作を行う。これにより、時間ｔ０からｔ１までは第１スイッチング素子９と駆動スイッチング素子３３が同時にオンオフする。その結果、駆動スイッチング素子３３がオンになると、直流電圧源１の電圧がトランス３１の１次巻線３１ａに印加される。それに応じて、２次巻線３１ｂに電圧が発生する。この時は第１スイッチング素子９もオンであるので、２次巻線３１ｂに発生した電圧がインダクタンス素子７に印加され、エネルギーが蓄積される。【００６４】
このような動作から、第１スイッチング素子９と駆動スイッチング素子３３がオンになった時に、直流電圧源１の電圧が間接的にインダクタンス素子７に印加されることになるので、実質的には図３の構成（非絶縁型の降圧ＤＣ／ＤＣコンバータ）と同じ動作を行う。図２Ｃに示すように、制御回路１９は起動時に目標電圧選択信号ＳｅｌをＳｅｌＶ２信号にして基準電圧源１５の出力電圧を高目標電圧Ｖ２に設定する。また、起動終了時の時間ｔ１で目標電圧選択信号ＳｅｌをＳｅｌＶ１信号に切り替えて基準電圧源１５の出力電圧を通常目標電圧Ｖ１に設定する。このような設定により、図２Ｂに示すように時間ｔ１以降の電流ＩＬの最大絶対値が小さくなるので第１スイッチング素子９や第２スイッチング素子１１の低コスト化が得られ、同時に図２Ａに示すように電圧Ｖｃの安定性が得られる。【００６５】
以上の構成、動作により、フォワード型ＤＣ／ＤＣコンバータであっても、起動時に高目標電圧Ｖ２を設定することで、逆流する電流ＩＬの大きさを低減することができ、低コストのＤＣ／ＤＣコンバータを実現できる。【００６６】
（実施の形態５）
図７は本発明の実施の形態５におけるＤＣ／ＤＣコンバータのブロック回路図である。なお、図７はフライバック型ＤＣ／ＤＣコンバータの例を示す。また、図７において図６と同じ構成要素には同じ符号を用い、詳細な説明を省略する。本実施の形態５の構成上の特徴は以下に示す通りである。【００６７】
１）直流電圧源１の両端にトランス３１の１次巻線３１ａと第１スイッチング素子９とで構成される直列回路が接続されている。直流電圧源１と第１スイッチング素子９の間に１次巻線３１ａが接続される構成となる。【００６８】
２）トランス３１の２次巻線３１ｂの両端に第２スイッチング素子１１と蓄電部３とで構成される直列回路が接続されている。【００６９】
３）インダクタンス素子７を使用していない。本実施の形態５ではインダクタンス素子７に替えてトランス３１を備えることにより、インダクタンス素子７の役割をトランス３１が行う。なお、インダクタンス素子７の電流ＩＬは本実施の形態５ではトランスの励磁電流に相当する。【００７０】
このようなＤＣ／ＤＣコンバータ５の動作は、基本的には図２Ａ〜図２Ｅと同じである。【００７１】
まず、第１スイッチング素子９がオンになると直流電圧源１の電圧がトランス３１の１次巻線３１ａに印加される。それに応じて、２次巻線３１ｂに電圧が発生する。この時インダクタンス素子７がないため、トランス３１にエネルギーが蓄積される。【００７２】
このような動作から、第１スイッチング素子９がオンになった時に、トランス３１にエネルギーが蓄積され、第２スイッチング素子１１がオンになった時、またはダイオード１３がオンになった時に前述したエネルギーが蓄電部３に充電される。従って、図２Ｃに示すように、制御回路１９は時間ｔ１で基準電圧源１５の出力電圧を高目標電圧Ｖ２から通常目標電圧Ｖ１に設定することで、図２Ｂに示すように時間ｔ１以降の電流ＩＬの最大絶対値が小さくなる。よって、第１スイッチング素子９や第２スイッチング素子１１の低コスト化が得られ、同時に図２Ａに示すように電圧Ｖｃの安定性が得られる。また、インダクタンス素子７が不要であるので、実施の形態４の構成に比べ小型化が可能である。【００７３】
以上の構成、動作により、フライバック型ＤＣ／ＤＣコンバータであっても、起動時に高目標電圧Ｖ２を設定することで、逆流する電流ＩＬの大きさを低減することができ、低コストのＤＣ／ＤＣコンバータを実現できる。【００７４】
（実施の形態６）
図８は、本発明の実施の形態６におけるＤＣ／ＤＣコンバータのブロック回路図である。なお、図８は実施の形態２の図３と同様に降圧ＤＣ／ＤＣコンバータの例を示す。また、図８において図３と同じ構成要素には同じ符号を用い、詳細な説明を省略する。本実施の形態６の構成上の特徴は以下に示す通りである。【００７５】
１）インダクタンス素子７と蓄電部３の間、すなわちＤＣ／ＤＣコンバータ５の出力側に電流ＩＬを検出する電流検出器４１を設けている。電流検出器４１の電流出力信号はオペアンプ１７に入力される。【００７６】
２）電流指令値発生回路４３をオペアンプ１７に接続している。電流指令値発生回路４３は直流電圧源１の電圧Ｖｂと蓄電部３の電圧Ｖｃから電流指令値Ｉｓを発生することにより、制御回路１９が第１スイッチング素子９と第２スイッチング素子１１のオンオフ比を変化させ、電流検出器４１で検出される電流ＩＬを調整する。また、電流指令値Ｉｓは制御回路１９にも入力される。【００７７】
次に、このようなＤＣ／ＤＣコンバータ５の動作を説明する。実施の形態２ではＰＷＭ制御回路２１が蓄電部３の電圧Ｖｃを検出して目標電圧になるように制御していた。本実施の形態６では、これに替わってＰＷＭ制御回路２１が電流指令値Ｉｓに従ってオンオフ比を調整する動作を行う。【００７８】
図９Ａは本発明の実施の形態６におけるＤＣ／ＤＣコンバータの電流指令値の経時変化図である。図９Ｂは本発明の実施の形態６におけるＤＣ／ＤＣコンバータのインダクタンス素子に流れる電流の経時変化図である。図９Ｃは本発明の実施の形態６におけるＤＣ／ＤＣコンバータの第２スイッチング素子のオンオフ動作におけるタイミングチャートである。【００７９】
起動時には、実施の形態２では目標電圧を通常時より高く設定する動作を行っている。本実施の形態６ではこれに替わって、電流指令値発生回路４３が電流ＩＬの一周期における最小値が０アンペアより大きくなるように電流値指令値Ｉｓを発生する。具体的には、電流指令値発生回路４３は直流電圧源１の電圧Ｖｂや蓄電部３の電圧Ｖｃから、図９Ａに示すように、時間ｔ０以降で電流指令値Ｉｓが経時的に大きくなるように出力する。その結果、制御回路１９から出力されるオンオフ比が変化する。起動時においては実施の形態２と同様に、図９Ｃに示すように第２スイッチング素子１１の動作を強制的にオフにしている。従って、起動時は第１スイッチング素子９のみがオンオフ動作を行い（この時のタイミングチャートは図２Ｃと同じである）、その結果、インダクタンス素子７に流れる電流ＩＬは図９Ｂに示すように、徐々に大きくなる。これにより、時間ｔｃ以降で電流ＩＬの一周期における最小値が０アンペアより大きくなる。【００８０】
次に、起動終了時には、実施の形態２では目標電圧を通常時の電圧に戻す動作を行っている。本実施の形態６ではこれに替わって、電流指令値Ｉｓが既定電流値以上の時に、電流指令値Ｉｓを目標電流値Ｉａにして第２のスイッチング素子１１のオンオフ動作を開始するように制御する。具体的には、制御回路１９は電流指令値Ｉｓを読み込み、現在の電流指令値Ｉｓが既定電流値以上になった時点を起動終了時ｔ１と判断する。なお、既定電流値は、電流ＩＬの一周期における最小値が０アンペアより確実に大きくなる時の電流指令値Ｉｓとして、あらかじめ記憶してある。従って、制御回路１９は電流指令値Ｉｓが既定電流値を超えた時点を判断すればよい。ここでは図９Ａに示すように、電流指令値Ｉｓを十分大きな値に設定して、電流ＩＬの一周期における最小値が０アンペアより大きくなった時点の検出確実性を増している。【００８１】
起動終了時である時間ｔ１に至れば、電流指令値発生回路４３は図９Ａに示すように、経時的に電流指令値Ｉｓを目標電流値Ｉａに下げる。これと同時に図９Ｃに示すように、第２スイッチング素子１１のオンオフ動作を開始する。その結果、図９Ｂに示すように電流ＩＬは徐々に小さくなり、電流ＩＬの一周期における平均値が目標電流値Ｉａになるように制御される。【００８２】
このような動作とすることにより、図９Ｂに示すように、時間ｔ１以降の電流ＩＬの最大絶対値が図２Ｂに比べさらに小さくなるので、第１スイッチング素子９や第２スイッチング素子１１を低コスト化することができる。【００８３】
以上の構成、動作により、蓄電部３の目標電圧を変更する替わりに蓄電部３への電流ＩＬを増減する制御を行うことによって、逆流する電流ＩＬの大きさを極めて低減することができ、低コストのＤＣ／ＤＣコンバータを実現できる。【００８４】
なお、本実施の形態６では起動終了時ｔ１を、電流指令値Ｉｓが既定電流値以上になった時として求めている。これは電流検出器４１の精度が十分に高ければ、電流ＩＬの一周期における最小値が０アンペアより大きくなる瞬間（時間ｔｃ）を直接求めるようにしてもよい。この場合は電流指令値Ｉｓに替わって電流検出器４１の出力を制御回路１９に入力するようにすればよい。【００８５】
また、本実施の形態６の構成は、実施の形態１で述べた昇圧ＤＣ／ＤＣコンバータや、実施の形態４で述べたフォワード型ＤＣ／ＤＣコンバータ、実施の形態５で述べたフライバック型ＤＣ／ＤＣコンバータ等に適用してもよい。【００８６】
また、本実施の形態６においては、電流検出器４１がＤＣ／ＤＣコンバータ５の出力側の電流ＩＬを検出するように配したが、これに限らず、ＤＣ／ＤＣコンバータ５の入力側、インダクタンス素子７、トランス３１の１次巻線３１ａ、または２次巻線３１ｂのいずれかに流れる電流を検出するように配してもよい。【００８７】
（実施の形態７）
図１０は、本発明の実施の形態７におけるＤＣ／ＤＣコンバータのブロック回路図である。図１０はフルブリッジ型ＤＣ／ＤＣコンバータの例を示す。図１０において図６、図７と同じ構成要素には同じ符号を用い、詳細な説明を省略する。すなわち、本実施の形態７の構成上の特徴は、実施の形態５の図７の構成に比べて、以下に示す通りである。【００８８】
１）直流電圧源１とトランス３１の１次巻線３１ａの間に、第１スイッチング素子９に替わって選択スイッチング素子５１を設けている。選択スイッチング素子５１の入力側に直流電圧源１が接続され、出力側に１次巻線３１ａが接続されている。【００８９】
２）トランス３１の２次巻線を２つ設けている。第１の２次巻線３１ｃと第２の２次巻線３１ｄとは、トランス３１内で直列に接続されている。【００９０】
３）蓄電部３の正極にインダクタンス素子７を設けている。【００９１】
４）第１の２次巻線３１ｃと第２の２次巻線３１ｄの接続点とを蓄電部３の負極に接続している。【００９２】
５）第１の２次巻線３１ｃの接続点に対する他端とインダクタンス素子７との間に第２スイッチング素子１１ａが接続されている。第２スイッチング素子１１ａには並列にダイオード１３ａが接続されている。【００９３】
６）第２の２次巻線３１ｄの接続点に対する他端とインダクタンス素子７との間に第２スイッチング素子１１ｂが接続されている。第２スイッチング素子１１ｂには並列にダイオード１３ｂが接続されている。【００９４】
ここで、選択スイッチング素子５１の詳細構成について説明する。選択スイッチング素子５１は、２つの第１選択スイッチング素子５３と２つの第２選択スイッチング素子５５とから構成される。これらは次のように接続されている。【００９５】
直流電圧源１と接続される選択スイッチング素子５１の入力側には、第１選択スイッチング素子５３と第２選択スイッチング素子５５とで構成される直列回路が接続されている。さらに、入力側には第２選択スイッチング素子５５と第１選択スイッチング素子５３とで構成される直列回路が接続されている。また、両方の直列回路の第１選択スイッチング素子５３と第２選択スイッチング素子５５との接続点が選択スイッチング素子５１の出力側となり、１次巻線３１ａに接続されている。【００９６】
第１選択スイッチング素子５３と第２選択スイッチング素子５５はいずれもＦＥＴで構成されているので、制御回路１９によってオンオフされる。この時、２つの第１選択スイッチング素子５３、および２つの第２選択スイッチング素子５５は同時にオンオフするように接続されている。従って、図１０において２つの第１選択スイッチング素子５３をオンにすると、直流電圧源１の電圧Ｖｂが順方向で１次巻線３１ａに出力される。また、２つの第２選択スイッチング素子５５をオンにすると、直流電圧源１の電圧Ｖｂが逆方向で１次巻線３１ａに出力される。さらに、第１選択スイッチング素子５３と第２選択スイッチング素子５５を全てオフにすると、出力をオープンとすることができる。【００９７】
このように、選択スイッチング素子５１は、第１選択スイッチング素子５３と第２選択スイッチング素子５５のオンオフの組み合わせによって、直流電圧源１の電圧を順方向、または逆方向に出力するか、あるいは出力をオープンにするか、のいずれかを選択することができる。【００９８】
次に、このようなＤＣ／ＤＣコンバータ５の動作を説明する。図１１Ａは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの蓄電部の電圧の経時変化図である。図１１Ｂは本発明の実施の形態７におけるＤＣ／ＤＣコンバータのインダクタンス素子に流れる電流の経時変化図である。図１１Ｃは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの基準電圧源に対する目標電圧選択信号のタイミングチャートである。図１１Ｄは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの第１選択スイッチング素子のオンオフ動作のタイミングチャートである。図１１Ｅは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの第２選択スイッチング素子のオンオフ動作のタイミングチャートである。図１１Ｆは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの第２スイッチング素子のオンオフ動作のタイミングチャートである。図１１Ｇは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの第２スイッチング素子のオンオフ動作のタイミングチャートである。【００９９】
まず、時間ｔ０からｔ１の起動時においては、ＰＷＭ制御回路２１は図１１Ｃに示すように基準電圧源１５の目標電圧を通常時より高い電圧Ｖ２に設定する。これにより、ＤＣ／ＤＣコンバータ５は出力電圧が電圧Ｖ２になるように制御する。この時、ＰＷＭ制御回路２１は、まず選択スイッチング素子５１の出力が順方向を選択している期間、すなわち図１１Ｄに示すように第１選択スイッチング素子５３がオンの期間は、それに同期して図１１Ｆに示すように第１の２次巻線３１ｃに接続された第２スイッチング素子１１ａをオンにするよう制御する。【０１００】
次に、選択スイッチング素子５１の出力がオープンの期間、すなわち図１１Ｄ、１１Ｅに示すように第１選択スイッチング素子５３と第２選択スイッチング素子５５が同時にオフの期間に同期して、図１１Ｆ、１１Ｇに示すように両方の第２スイッチング素子１１ａ、１１ｂを同時にオフにするように制御する。この時、インダクタンス素子７に流れる電流ＩＬは、２つのダイオード１３ａ、１３ｂの両方に分割されて流れる。また、電流ＩＬの逆流は、ダイオード１３ａ、１３ｂにより阻止される。【０１０１】
次に、選択スイッチング素子５１の出力が逆方向を選択している期間、すなわち図１１Ｅに示すように第２選択スイッチング素子５５がオンの期間は、それに同期して図１１Ｇに示すように第２の２次巻線３１ｄに接続された第２スイッチング素子１１ｂがオンになるよう制御される。【０１０２】
このように、起動時には、蓄電部３の電圧Ｖｃが電圧Ｖ２になるように、第１選択スイッチング素子５３と第２スイッチング素子１１ａ、および第２選択スイッチング素子５５と第２スイッチング素子１１ｂが、それぞれ同期してオンオフ動作を行う。これにより、図１１Ｂに示すようにインダクタンス素子７に流れる電流ＩＬが徐々に大きくなり、図１１Ａに示すように電圧Ｖｃが電圧Ｖ２に近づく。なお、これらの挙動は、それぞれ図２Ｂおよび図２Ａと同じであるので、その部分の詳細な説明は省略する。【０１０３】
次に、時間ｔ１で起動が終了すると、それ以降、ＰＷＭ制御回路２１は図１１Ｃに示すように基準電圧源１５の目標電圧を通常時の電圧Ｖ１に設定する。これにより、ＤＣ／ＤＣコンバータ５は出力電圧が電圧Ｖ１になるように制御する。この時、ＰＷＭ制御回路２１は、選択スイッチング素子５１の出力が順方向を選択している期間、すなわち図１１Ｄの時間ｔ１以降に示すように第１選択スイッチング素子５３がオンの期間は、それと反転するように第２の２次巻線３１ｄに接続された第２スイッチング素子１１ｂのオンオフ動作を行うように制御する（図１１Ｇ参照）。これと同時に、選択スイッチング素子５１の出力が逆方向を選択している期間、すなわち図１１Ｅの時間ｔ１以降に示すように第２選択スイッチング素子５５がオンの期間は、それと反転するように第１の２次巻線３１ｃに接続された第２スイッチング素子１１ａのオンオフ動作が行われるように制御される（図１１Ｇ参照）。【０１０４】
このように、時間ｔ１の直前では、電流ＩＬは図１１Ｂに示すように正の値であり、第２スイッチング素子１１ａ、１１ｂが同時にオフの期間ではダイオード１３ａ、１３ｂがオンになる。従って、時間ｔ１以降で選択スイッチング素子５１や第２スイッチング素子１１ａ、１１ｂが上記のようにオンオフ動作を行ったとしても、第２スイッチング素子１１ａ、１１ｂが同時にオンになる時にはダイオード１３ａ、１３ｂがオンであるため、動作上の変化はない。その結果、大きな逆電流が流れることがない。【０１０５】
このような動作を繰り返すことにより、図１１Ｂに示すようにインダクタンス素子７に流れる電流ＩＬは一旦負に下がるものの、その絶対値は従来の構成より小さいので、逆流する電流ＩＬの大きさを低減できる。その後、電流ＩＬは徐々に０アンペア近傍に近づく。その結果、図１１Ａに示すように、蓄電部３の電圧Ｖｃは電圧Ｖ１に経時的に近づき、やがて電圧Ｖ１で安定する。これらの挙動は、それぞれ図２Ｂおよび図２Ａと同じであるので、その部分の詳細な説明は省略する。【０１０６】
以上の構成、動作により、フルブリッジ型ＤＣ／ＤＣコンバータであっても、起動時に高目標電圧Ｖ２を設定することで、逆流する電流ＩＬの大きさを低減することができ、低コストのＤＣ／ＤＣコンバータを実現できる。【０１０７】
なお、本実施の形態７では選択スイッチング素子５１の出力をオープンとする機能を有するように構成しているが、これに替わって、出力を０ボルトにする構成としてもよい。この場合は、２つの第１選択スイッチング素子５３、および２つの第２選択スイッチング素子５５が独立してオンオフできるように制御回路１９へ配線する。また、動作としては、図１０の上側の第１選択スイッチング素子５３と第２選択スイッチング素子５５をオンにするとともに図１０の下側の第１選択スイッチング素子５３と第２選択スイッチング素子５５をオフにするか、あるいは前述したオンオフ関係を逆にすればよい。これにより、選択スイッチング素子５１の出力がショートされたことになるので、０ボルトを出力することができる。【０１０８】
また、本実施の形態７においては、起動時にＤＣ／ＤＣコンバータ５の出力における目標電圧を通常時より高く制御し、起動終了時に通常の目標電圧に戻す制御を行っている。この他に実施の形態６で述べたように、電流検出器と電流指令値発生回路を備えて、起動時に電流の一周期における最小値が０アンペアより大きくなるように電流値指令値を発生し、起動終了時に電流指令値を目標電流値にするように制御してもよい。但し、本実施の形態７においては２つの第２スイッチング素子１１ａ、１１ｂを備えているので、これらの両方をそれぞれ図１１Ｆ、１１Ｇに示すように制御する。【０１０９】
また、本実施の形態７では、第２スイッチング素子１１ａ、１１ｂには、それぞれダイオード１３ａ、１３ｂを並列に接続した構成としているが、実施の形態１で述べたように第２スイッチング素子１１ａ、１１ｂをＦＥＴとすることにより、ダイオード１３ａ、１３ｂをボディーダイオードとする構成としてもよい。【０１１０】
さらに、本実施の形態７においては起動時の時間ｔ０からｔ１で第２スイッチング素子１１ａ、１１ｂをオンオフ制御しているが、起動時のみオフとするようにしてもよい。この場合、第１選択スイッチング素子５３のオンオフに同期してダイオード１３ａがオンオフし、第２選択スイッチング素子５５のオンオフに同期してダイオード１３ｂがオンオフするので、実質的な動作は図１１Ｆ、１１Ｆと同じになる。ゆえに、前述したように、選択スイッチング素子５１の出力が順方向を選択している期間に同期して第２スイッチング素子１１ａをオンにする動作は、第２スイッチング素子１１ａをオンにしなくてもダイオード１３ａがオンになるため、動作としては同じである。【０１１１】
また、実施の形態１〜７では、蓄電部３として電気二重層キャパシタを用いた例を示したが、これは電気化学キャパシタ等の他のキャパシタや二次電池でもよい。
【産業上の利用可能性】
【０１１２】
本発明にかかるＤＣ／ＤＣコンバータは、起動後の逆流電流の大きさを低減することができ、低コスト化が可能となる。従って、特に蓄電部を必要とする車両用電源や非常用電源に用いられる、入力された直流電圧を任意の目標電圧に変換するＤＣ／ＤＣコンバータ等として有用である。
【図１】
2008041666.tif 000003
【図２Ａ】
2008041666.tif 000004
【図２Ｂ】
2008041666.tif 000005
【図２Ｃ】
2008041666.tif 000006
【図２Ｄ】
2008041666.tif 000007
【図２Ｅ】
2008041666.tif 000008
【図３】
2008041666.tif 000009
【図４】
2008041666.tif 000010
【図５】
2008041666.tif 000011
【図６】
2008041666.tif 000012
【図７】
2008041666.tif 000013
【図８】
2008041666.tif 000014
【図９Ａ】
2008041666.tif 000015
【図９Ｂ】
2008041666.tif 000016
【図９Ｃ】
2008041666.tif 000017
【図１０】
2008041666.tif 000018
【図１１Ａ】
2008041666.tif 000019
【図１１Ｂ】
2008041666.tif 000020
【図１１Ｃ】
2008041666.tif 000021
【図１１Ｄ】
2008041666.tif 000022
【図１１Ｅ】
2008041666.tif 000023
【図１１Ｆ】
2008041666.tif 000024
【図１１Ｇ】
2008041666.tif 000025
【図１２】
2008041666.tif 000026
【図１３Ａ】
2008041666.tif 000027
【図１３Ｂ】
2008041666.tif 000028
【図１４Ａ】
2008041666.tif 000029
【図１４Ｂ】
2008041666.tif 000030
【手続補正書】
【提出日】平成20年11月28日(2008.11.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直流電圧源と蓄電部との間に接続したＤＣ／ＤＣコンバータであって、
前記ＤＣ／ＤＣコンバータは、
オンオフを繰り返す第１スイッチング素子と、
前記第１スイッチング素子と交互にオンオフを繰り返す第２スイッチング素子と、
前記第１スイッチング素子がオンのとき前記直流電圧源により電圧が印加されエネルギーを蓄積するとともに、前記第２スイッチング素子がオンのとき前記エネルギーを前記蓄電部に充電するインダクタンス素子と、
前記第２スイッチング素子と並列に、かつ、前記蓄電部を充電する際の電流の方向に接続されたダイオードと、
前記蓄電部の電圧を検出し、目標電圧に制御するために前記第１スイッチング素子のオンオフ比を調整するＰＷＭ制御回路と、
を備え、
前記ＰＷＭ制御回路は、
起動時に前記第１スイッチング素子を最小オンオフ比から徐々に大きくなるように動作させ、その間は前記第２スイッチング素子をオフにするとともに、前記目標電圧を通常時より高く設定するように制御し、
起動終了時に前記第２スイッチング素子がオンオフ動作を開始するとともに、前記目標電圧を通常時の電圧に戻すように制御するようにした
ＤＣ／ＤＣコンバータ。
【請求項２】
前記第１スイッチング素子と前記第２スイッチング素子とで構成された直列回路を前記蓄電部に接続し、
前記インダクタンス素子と前記直流電圧源とで構成された直列回路を前記第１スイッチング素子の両端に接続するようにした
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記直流電圧源に前記第１スイッチング素子と前記第２スイッチング素子とで構成された直列回路を接続し、
前記インダクタンス素子と前記蓄電部とで構成された直列回路を前記第２スイッチング素子の両端に接続するようにした
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記直流電圧源は第１直流電圧源と第２直流電圧源とで構成された直列回路を備え、
前記第１直流電圧源に前記第１スイッチング素子と前記第２スイッチング素子とで構成された直列回路を接続するとともに、前記インダクタンス素子、前記蓄電部、および前記第２直流電圧源とで構成された直列回路を前記第２スイッチング素子の両端に接続するようにした
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記第１スイッチング素子と前記直流電圧源とで構成された直列回路を前記インダクタンス素子の両端に接続し、
前記第２スイッチング素子と前記蓄電部とで構成された直列回路を前記インダクタンス素子の両端に接続するようにした
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記直流電圧源に接続され、前記第１スイッチング素子に同期してオンオフする駆動スイッチング素子と、
前記直流電圧源と前記駆動スイッチング素子との間に１次巻線が接続されるとともに、前記第１スイッチング素子と前記第２スイッチング素子とで構成された直列回路に２次巻線が接続され、前記第１スイッチング素子がオンの時に前記２次巻線に発生する電圧を前記インダクタンス素子に印加することによりエネルギーを蓄積するトランスとを、さらに備えた
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記直流電圧源と前記第１スイッチング素子との間に１次巻線が接続されるとともに、前記第２スイッチング素子に２次巻線が接続され、前記第１スイッチング素子がオンのとき前記直流電圧源の電圧を前記１次巻線に印加することでエネルギーを蓄積するとともに、前記第２スイッチング素子がオンのとき前記エネルギーを前記蓄電部に充電するトランスを、前記インダクタンス素子に替えて備えた
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記ＤＣ／ＤＣコンバータの出力側、入力側、または前記インダクタンス素子のいずれかに流れる電流を検出する電流検出器と、
前記電流検出器で検出される前記電流を調整するための電流指令値を発生する電流指令値発生回路と、をさらに備え、
前記ＰＷＭ制御回路は、
前記蓄電部の電圧を検出し、前記目標電圧に制御する動作に替わって、前記電流指令値に従って前記オンオフ比を調整する動作を行うとともに、
起動時に前記目標電圧を通常時より高く設定する動作に替わって、前記電流指令値発生回路は前記電流の一周期における最小値が０アンペアより大きくなるように前記電流値指令値を発生し、
起動終了時に前記目標電圧を通常時の電圧に戻す動作に替わって、前記最小値が０アンペアより大きくなるか、または前記電流指令値が既定電流値以上の時に、前記電流指令値を目標電流値にして前記第２スイッチング素子のオンオフ動作を開始するように制御する
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項９】
前記直流電圧源に接続され、前記直流電圧源の電圧を順方向、または逆方向に出力するか、０ボルトを出力するか、あるいは出力をオープンとするか、のいずれかを選択する選択スイッチング素子と、
前記選択スイッチング素子の出力に１次巻線が接続されるとともに、第１の２次巻線と前記インダクタンス素子との間、および第２の２次巻線と前記インダクタンス素子との間にそれぞれ前記第２スイッチング素子が接続され、前記第１の２次巻線と前記第２の２次巻線との接続点が前記蓄電部の負極に接続されたトランスと、をさらに備え、
前記ＰＷＭ制御回路は、
起動時に前記目標電圧を通常時より高く設定している間は、前記選択スイッチング素子の出力が前記順方向を選択している期間に同期して前記第１の２次巻線に接続された前記第２スイッチング素子をオンにし、前記選択スイッチング素子の出力が前記逆方向を選択している期間に同期して前記第２の２次巻線に接続された前記第２スイッチング素子をオンにし、前記選択スイッチング素子の出力がオープンの期間に同期して両方の前記第２スイッチング素子をオフにするように制御し、
起動終了時に前記目標電圧を通常時の電圧に戻すように制御する
前記請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項１０】
前記ＤＣＤＣコンバータの出力側、入力側、前記インダクタンス素子、または前記トランスの前記１次巻線のいずれかに流れる電流を検出する電流検出器と、
前記電流検出器で検出される前記電流を調整するための電流指令値を発生する電流指令値発生回路と、をさらに備え、
前記ＰＷＭ制御回路は、
前記蓄電部の電圧を検出し、前記目標電圧に制御する動作に替わって、前記電流指令値に従って前記オンオフ比を調整する動作を行うとともに、
起動時に前記目標電圧を通常時より高く設定する動作に替わって、前記電流指令値発生回路は前記電流の一周期における最小値が０アンペアより大きくなるように前記電流値指令値を発生し、
起動終了時に前記目標電圧を通常時の電圧に戻す動作に替わって、前記最小値が０アンペアより大きくなるか、または前記電流指令値が既定電流値以上の時に、前記電流指令値を目標電流値にして両方の前記第２スイッチング素子のオンオフ動作を行うように制御する
請求項９に記載のＤＣ／ＤＣコンバータ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は入力された直流電圧を任意の目標電圧に変換するＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
従来、直流電圧源の電圧を任意の目標電圧に変換して出力するＤＣ／ＤＣ電圧変換装置（以下、「ＤＣ／ＤＣコンバータ」という。）が様々な分野で利用されている。このようなＤＣ／ＤＣコンバータとして、例えば入力電圧を昇圧して出力する構成のものが特許文献１に開示されている。
【０００３】
図１２は従来のＤＣ／ＤＣコンバータのブロック回路図である。図１２において、バッテリ等の直流電圧源が接続された電源電圧ライン１０１は昇圧回路１０３、ゲート回路１０５、および平滑回路１０７を介して出力端子１０８に至る。昇圧回路１０３において、電源電圧ライン１０１に接続されたコイル１０９とＦＥＴ１１１の一端とが直列に接続され、ＦＥＴ１１１の他端はグランドに接続されている。ＦＥＴ１１１にはダイオード１１３が並列に接続されている。コイル１０９とＦＥＴ１１１との接続点、すなわち昇圧回路１０３の出力点は、ゲート回路１０５を構成するＦＥＴ１１５の一端に接続される。なお、ＦＥＴ１１５にもダイオード１１７が並列に接続されている。ＦＥＴ１１５の他端は平滑回路１０７に接続されている。
【０００４】
ＦＥＴ１１１、１１５は、のこぎり波発生回路１１９、パルス幅制御回路１２１、ソフトスタート回路１２３、アンド回路１２５、反転回路１２７、およびステップアップ回路１２９によって、オンオフ動作が制御されている。なお、これらの配線は図１２に示した通りである。
【０００５】
次に、このようなＤＣ／ＤＣコンバータの通常起動時の動作を説明する。図１３Ａは従来のＤＣ／ＤＣコンバータの通常起動時の出力端子の電圧を示す経時変化図である。図１３Ａの横軸は時間ｔを、縦軸は電圧Ｖｃをそれぞれ示す。図１３Ｂは従来のＤＣ／ＤＣコンバータの通常起動時のコイルに流れる電流の経時変化図である。図１３Ｂの横軸は時間ｔを、縦軸は電流ＩＬをそれぞれ示す。また、電流ＩＬは図１２の矢印で示したように電源電圧ライン１０１からコイル１０９に流れる方向を正と定義する。
【０００６】
図１３Ａ、１３Ｂにおいて、起動時である時間ｔ０からｔ１では、ステップアップ回路１２９はＦＥＴ１１５を遮断するように制御する。これにより、ＦＥＴ１１５はオフになり、ダイオード１１７は逆接状態であるので、出力端子１０８から昇圧回路１０３への電流逆流が阻止される。この状態で、ＦＥＴ１１１を最小オンオフ比から徐々に大きくなるようにオンオフ動作させることにより、電源電圧ライン１０１の電圧の昇圧動作が開始する。すなわち、図１３Ａの時間ｔ０からｔ１に示すように出力端子１０８の電圧Ｖｃが上昇していく。この時のコイル１０９に流れる電流ＩＬは、図１３Ｂに示すように、ＦＥＴ１１１のオンオフ動作に応じて上下しながら上昇していく。しかし、起動直後である時間ｔ０近傍では電流ＩＬが負になることはない。これは、前述したようにＦＥＴ１１５をオフにすることにより、出力端子１０８から昇圧回路１０３への電流逆流が阻止されるためである。
【０００７】
次に、時間ｔ１になると、ＤＣ／ＤＣコンバータが安定動作となるので、それ以降はステップアップ回路１２９が反転回路１２７からのオンオフ駆動信号をそのままＦＥＴ１１５に伝達する。これにより、ＦＥＴ１１１とＦＥＴ１１５は交互にオンオフ動作を行うことになり、パルス幅制御回路１２１で設定された目標電圧Ｖ１になるように効率よく昇圧動作を行う。
【０００８】
このようにして、起動時の電流逆流を阻止しつつ、安定動作時には効率のよい昇圧動作が可能なＤＣ／ＤＣコンバータを実現していた。
【０００９】
従来のＤＣ／ＤＣコンバータを用いた電源装置は、電流逆流防止による高信頼性と、２つのＦＥＴの交互オンオフ動作による高効率が同時に得られる昇圧動作が可能となる。しかし、この従来ＤＣ／ＤＣコンバータを、例えば直流電圧源の電力を出力端子１０８に接続された蓄電部（キャパシタや二次電池等）に充電するような用途に応用すると、起動時に蓄電部が満充電電圧に近い場合には次のような動作になる。
【００１０】
図１４Ａは従来のＤＣ／ＤＣコンバータにおける出力端子の電圧が目標電圧に近い場合のその出力端子の電圧の経時変化図である。図１４Ａの横軸は時間ｔを、縦軸は電圧Ｖｃを示す。図１４Ｂは従来のＤＣ／ＤＣコンバータにおける出力端子の電圧が目標電圧に近い場合のコイルに流れる電流の経時変化図である。図１４Ｂの横軸は時間ｔを、縦軸は電流ＩＬを示す。
【００１１】
図１４Ａ、１４Ｂにおいて、起動時である時間ｔ０からｔ１では、図１３Ａ、図１３Ｂと同様に、ステップアップ回路１２９がＦＥＴ１１５を遮断するように制御する。これにより、出力端子１０８から昇圧回路１０３への電流逆流が阻止される。この状態で、ＦＥＴ１１１を最小オンオフ比から徐々に大きくなるようにオンオフ動作させて昇圧動作が開始する。図１４Ａの時間ｔ０からｔ１に示すように、出力端子１０８の電圧Ｖｃは時間ｔ１に至るまでに目標電圧Ｖ１に達したとする。その結果、ＦＥＴ１１１のオンオフ比は再び最小になるように制御される。ＦＥＴ１１１のオンオフ比が最小であることと、ＦＥＴ１１５がオフであることから、図１４Ｂに示すように電流ＩＬはほとんど流れない状態となり、電圧Ｖｃは目標電圧Ｖ１を維持する。この時も図１３Ｂと同様に、電流ＩＬが負になり逆流することはない。
【００１２】
次に、時間ｔ１になると、ステップアップ回路１２９が反転回路１２７からのオンオフ駆動信号をそのままＦＥＴ１１５に伝達し、ＦＥＴ１１１とＦＥＴ１１５が交互にオンオフ動作を行う。この時、ＦＥＴ１１１のオンオフ比が最小になるように制御されていたので、その反転動作を行うＦＥＴ１１５のオンオフ比は最大になる。その結果、時間ｔ１の直前までオフを維持していたＦＥＴ１１５は、時間ｔ１以降で大きなオンオフ比によりオンオフを繰り返す。従って、出力端子１０８に接続された蓄電部からＦＥＴ１１５とコイル１０９を介して、電源電圧ライン１０１側に電流ＩＬが逆流する。この様子を図１４Ｂの時間ｔ１以降に示す。時間ｔ１近傍ではＦＥＴ１１５のオン時間が長いので、逆流する電流ＩＬの絶対値が急激に大きくなる。それに伴って、蓄電部から電流が流れていくので、図１４Ａに示すように電圧Ｖｃは徐々に低下していく。
【００１３】
このような動作により、電圧Ｖｃは目標電圧Ｖ１より小さくなるので、パルス幅制御回路１２１はＦＥＴ１１１、１１５のオンオフ比を調整して電圧Ｖｃが目標電圧Ｖ１になるように制御する。その結果、ＦＥＴ１１５のオン時間は短くなっていくので、図１４Ｂに示すように電流ＩＬの逆流は少なくなる。やがて電流ＩＬが正になると蓄電部が充電されるので、図１４Ａに示すように電圧Ｖｃは上昇し始める。このようにして、電圧Ｖｃは再び目標電圧Ｖ１に調整され、以後は電圧Ｖ１を維持するようにＦＥＴ１１１、１１５がオンオフ動作する。
【００１４】
以上に説明したように、起動時に電圧Ｖｃが目標電圧Ｖ１近傍であり、時間ｔ１に至る前に電圧Ｖｃが目標電圧Ｖ１に達すると、時間ｔ１でＦＥＴ１１５がオンオフ動作を開始すると同時に大電流が逆流してしまう。従って、大電流に耐えられるように定格電流の大きなＦＥＴを用いなければならないため、高コスト化してしまう。
【００１５】
また、前述した大電流の逆流については、ＤＣ／ＤＣコンバータが全く止まっていた状態から動作を開始させる場合だけでなく、ＤＣ／ＤＣコンバータが動作していても出力端子１０８に接続された負荷の消費電力が小さい状態から大きい状態に変化することを見越して事前にＤＣ／ＤＣコンバータの同期整流を開始する場合にも発生し得る。これは、例えば従来のＤＣ／ＤＣコンバータを車両の電動パワーステアリングシステムに適用した場合が想定される。この具体的な動作は以下の通りである。
【００１６】
ハンドル操作が行われていない通常走行時には電動パワーステアリング用モータが停止しているので、電動パワーステアリングシステムに供給される電力は少なくてよい。従って、ＤＣ／ＤＣコンバータは図１４Ａ、１４Ｂのｔ１までに示すように、ＦＥＴ１１１のオンオフ比が最小に、ＦＥＴ１１５がオフになるよう制御して電圧Ｖｃを目標電圧Ｖ１に調整する。これにより、ＤＣ／ＤＣコンバータによる損失の低減を図っている。
【００１７】
この状態で運転者がハンドルを操作すると、電動パワーステアリングシステムに内蔵された舵角センサがハンドル操作を検出する。これにより、電動パワーステアリングシステムはモータを駆動するので大電力を消費する。ＤＣ／ＤＣコンバータはＦＥＴ１１１のオンオフ比を最小に、ＦＥＴ１１５がオフになるよう制御しているので、この状態では前記モータへの急激な大電力供給に追従できない。そこで、舵角センサによるハンドル操作を検出すると同時に、ＤＣ／ＤＣコンバータはモータへの大電力供給に備え、図１４Ａ、１４Ｂの時間ｔ１で同期整流動作（電圧Ｖ１を維持するようにＦＥＴ１１１、１１５が相互にオンオフする動作）を開始する。この場合も、図１４Ｂに示すように大電流の逆流が発生する。
【特許文献１】特許第３１７５２２７号公報
【発明の開示】
【００１８】
本発明は、起動時に出力端子の電圧が目標電圧近傍であっても電流の逆流を低減することで、低コストのＤＣ／ＤＣコンバータを提供する。なお、以下の説明において、起動時とは、ＤＣ／ＤＣコンバータが全く止まっていた状態から動作を開始する場合、または、ＤＣ／ＤＣコンバータのＦＥＴ１１１のオンオフ比が最小に、ＦＥＴ１１５がオフになるような制御から同期整流動作を開始する場合のいずれかを指すことと定義する。
【００１９】
本発明のＤＣ／ＤＣコンバータは、直流電圧源と蓄電部の間に接続されるとともに、オンオフを繰り返す第１スイッチング素子と、第１スイッチング素子と交互にオンオフを繰り返す第２スイッチング素子と、第１スイッチング素子がオンのとき前記直流電圧源により電圧が印加されエネルギーを蓄積するとともに第２スイッチング素子がオンのときエネルギーを前記蓄電部に充電するインダクタンス素子と、第２スイッチング素子と並列に、かつ、蓄電部を充電する際の電流の方向に接続されたダイオードと、蓄電部の電圧を検出し目標電圧に制御するために第１スイッチング素子のオンオフ比を調整するＰＷＭ制御回路と、を備える。そして、ＰＷＭ制御回路は、起動時に第１スイッチング素子を最小オンオフ比から徐々に大きくなるように動作させ、その間は第２スイッチング素子をオフにするとともに、目標電圧を通常時より高く設定するように制御し、起動終了時に第２スイッチング素子がオンオフ動作を開始するとともに、目標電圧を通常時の電圧に戻すように制御する。
【００２０】
本発明のＤＣ／ＤＣコンバータによれば、起動時に目標電圧を通常より高く設定することで、第２スイッチング素子がオンオフ動作を開始し同期整流が行われた時のオン時間が従来に比べ短くなるので、逆流する電流の絶対値を小さくすることができる。その結果、定格電流が小さい第１スイッチング素子、および第２スイッチング素子を使用することができ、低コスト化が可能なＤＣ／ＤＣコンバータを実現できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００２２】
（実施の形態１）
図１は本発明の実施の形態１におけるＤＣ／ＤＣコンバータのブロック回路図である。なお、本実施の形態１においては、例えば直流電圧源の電力を昇圧して蓄電部に充電する用途の昇圧ＤＣ／ＤＣコンバータにおける回路構成について説明する。
【００２３】
図１において、直流電圧源１はバッテリで構成され、蓄電部３は電気二重層キャパシタで構成されている。直流電圧源１と蓄電部３の間にはＤＣ／ＤＣコンバータ５が接続されている。
【００２４】
ＤＣ／ＤＣコンバータ５において、直流電圧源１の正極にインダクタンス素子７が接続されている。インダクタンス素子７の他端には、ＦＥＴからなる第１スイッチング素子９と第２スイッチング素子１１とで構成される直列回路における両者の接続点が接続されている。第２スイッチング素子１１の他端は、蓄電部３の正極に接続されている。第１スイッチング素子９の他端は、直流電圧源１と蓄電部３の負極に接続されている。また、第２スイッチング素子１１には並列にダイオード１３が接続されている。ダイオード１３は蓄電部３を充電する際の電流の方向、すなわち図１のインダクタンス素子７に記した矢印の方向に電流ＩＬが流れるように、アノード側がインダクタンス素子７に接続され、カソード側が蓄電部３の正極に接続されている。なお、本実施の形態１では第２スイッチング素子１１をＦＥＴとしたので、ダイオード１３はＦＥＴのボディーダイオードとしている。
【００２５】
このような構成において、第１スイッチング素子９はオンオフの繰り返し動作を行い、第２スイッチング素子１１は第１スイッチング素子９に対して交互にオンオフを繰り返す動作を行う。第１スイッチング素子９がオンの時にインダクタンス素子７に直流電圧源より電圧が印加されてエネルギーが蓄積される。第２スイッチング素子１１がオンの時に蓄積されたエネルギーが蓄電部３に充電される。
【００２６】
第１スイッチング素子９と第２スイッチング素子１１とで構成された直列回路が蓄電部３に接続され、インダクタンス素子７と直流電圧源１とで構成された直列回路が第１スイッチング素子９の両端に接続されている。そして、直流電圧源１の負極と蓄電部３の負極とが接続されている。
【００２７】
蓄電部３の正極には、蓄電部３の電圧Ｖｃを検出し、基準電圧源１５の目標電圧との差を出力するオペアンプ１７が接続されている。基準電圧源１５は目標電圧選択信号Ｓｅｌに応じて出力電圧を可変することができる機能を有している。オペアンプ１７の出力は制御回路１９に入力されている。制御回路１９は、基準電圧源１５の出力電圧（＝ＤＣ／ＤＣコンバータ５の出力目標電圧）を切り替えるための目標電圧選択信号Ｓｅｌを送信する。そして、電圧Ｖｃを目標電圧に制御するために第１スイッチング素子９のオンオフ比を調整し、第１スイッチング素子９と第２スイッチング素子１１との交互オンオフ動作を繰り返す制御を行う。
【００２８】
以上に述べた基準電圧源１５、オペアンプ１７、および制御回路１９からなる回路構成をＰＷＭ制御回路２１という。ＤＣ／ＤＣコンバータ５の出力電圧（蓄電部３の電圧Ｖｃと等しい）はＰＷＭ制御回路２１によって調整される。
【００２９】
次に、このようなＤＣ／ＤＣコンバータ５の動作について、説明する。図２Ａは本発明の実施の形態１におけるＤＣ／ＤＣコンバータの蓄電部の電圧の経時変化図である。図２Ｂは本発明の実施の形態１におけるＤＣ／ＤＣコンバータのインダクタンス素子に流れる電流の経時変化図である。図２Ｃは本発明の実施の形態１におけるＤＣ／ＤＣコンバータの基準電圧源に対する目標電圧選択信号のタイミングチャートである。図２Ｄは本発明の実施の形態１におけるＤＣ／ＤＣコンバータの第１スイッチング素子のオンオフ動作におけるタイミングチャートである。図２Ｅは本発明の実施の形態１におけるＤＣ／ＤＣコンバータの第２スイッチング素子のオンオフ動作におけるタイミングチャートである。なお、図２Ａ〜図２Ｅにおいて、横軸は時間ｔを、縦軸は図２Ａが電圧Ｖｃを、図２Ｂが電流ＩＬを、図２Ｃが目標電圧選択信号Ｓｅｌの内容をそれぞれ示す。また、図２Ｄ、図２Ｅの縦軸はオンオフの状態をそれぞれ示す。なお、電流ＩＬは図１の矢印の方向に流れる場合を正と定義する。
【００３０】
まず、時間ｔ０でＤＣ／ＤＣコンバータ５を起動する。この時、蓄電部３の電圧Ｖｃは最初から図２Ａに示すように通常目標電圧Ｖ１（満充電電圧と等しい）の近傍であったとする。起動により、制御回路１９は基準電圧源１５に対し通常時より高い高目標電圧Ｖ２に設定する。具体的には、図２Ｃに示すように制御回路１９は基準電圧源１５が高目標電圧Ｖ２になるように、目標電圧選択信号ＳｅｌをＳｅｌＶ２信号にして基準電圧源１５に送信する。これを受け、基準電圧源１５は出力電圧を高目標電圧Ｖ２に設定する。
【００３１】
ここで、高目標電圧Ｖ２は通常目標電圧Ｖ１に対して約５％大きい電圧とした。これは、短時間（時間ｔ０からｔ１の間で、本実施の形態１では数１０ミリ秒程度）では通常目標電圧Ｖ１より約５％大きい電圧が蓄電部３に印加されても、蓄電部３の寿命にはほとんど影響しないためである。
【００３２】
このような状態で時間ｔ０からＤＣ／ＤＣコンバータ５が起動を開始すると、ＰＷＭ制御回路２１は図２Ｄに示すように第１スイッチング素子９を最小オンオフ比から徐々に大きくなるように動作させ、その間は図２Ｅに示すように第２スイッチング素子１１をオフにするよう制御する。なお、図２Ｅにおいて、時間ｔ０からｔ１の破線は、ＤＣ／ＤＣコンバータ５の本来の動作を示す。しかし、ここではその動作を強制的にオフにしている。これにより、図２Ｂの時間ｔ０からｔ１に示すように電流の逆流が起こることなく蓄電部３は高目標電圧Ｖ２になるように充電されていく。また、高目標電圧Ｖ２は通常目標電圧Ｖ１より高く設定されているので、蓄電部３の電圧Ｖｃがほぼ満充電電圧（＝Ｖ１）に近い値であっても、常に充電方向の電流が流れる。この様子を図２Ｂに示す。充電電流は０から徐々に増加して、時間ｔｃでインダクタンス素子７の電流ＩＬが０にならない連続モード動作になる。これにより、第１スイッチング素子９とダイオード１３は交互にオンオフ動作を行い、同時にオフになる期間がほぼ０になる。従って、蓄電部３の電圧Ｖｃは経時的に高目標電圧Ｖ２に向かって上昇していく。
【００３３】
時間ｔ１になると、ＤＣ／ＤＣコンバータ５の起動が終了する。ＰＷＭ制御回路２１は、図２Ｄ、図２Ｅに示すように第２スイッチング素子１１が第１スイッチング素子９と交互にオンオフ動作を開始するように制御する。さらに、図２Ｃに示すように目標電圧選択信号ＳｅｌをＳｅｌＶ１信号に切り替えることにより、通常目標電圧Ｖ１に戻す。その結果、基準電圧源１５は、電圧Ｖｃが通常目標電圧Ｖ１になるように制御する。この時、第２スイッチング素子１１のオン期間は第１スイッチング素子９のオフ期間（これは時間ｔ１の直前までダイオード１３がオンしていた期間に相当）と同じになる。図１より第２スイッチング素子１１がオンであってもダイオード１３がオンであっても、インダクタンス素子７に印加される電圧は同じであるので、時間ｔ１の前後でインダクタンス素子７に印加される電圧波形は変化しない。従って、インダクタンス素子７の電流ＩＬが急激に変化することはない。
【００３４】
この様子を図２Ａ、図２Ｂの時間ｔ１以降に示す。まず、図２Ａより電圧Ｖｃは徐々に低下し、通常目標電圧Ｖ１に至って安定する。この際、図２Ｅに示すように電圧Ｖｃを通常目標電圧Ｖ１に近づけるために第２スイッチング素子１１のオン時間が長くなり、図２Ｂに示すようにインダクタンス素子７に流れる電流ＩＬは時間ｔ１以降で下降し、一旦負に至る。しかし、電圧Ｖｃが通常目標電圧Ｖ１に近づくにつれて、電流ＩＬは上昇し、やがて電圧Ｖｃが通常目標電圧Ｖ１に至ると、図２Ｄ、図２Ｅに示すように第１スイッチング素子９と第２スイッチング素子１１とのオンオフ比が等しくなって安定する。
【００３５】
従来のＤＣ／ＤＣコンバータでは、時間ｔ１の直前においてＦＥＴ１１５とダイオード１１７がほぼオフであり、電流ＩＬの値がほぼ０の状態であるが、時間ｔ１以降はＦＥＴ１１５がオンになるため、大きな逆電流が流れた。
【００３６】
これに対し、本発明に実施の形態１におけるＤＣ／ＤＣコンバータでは、時間ｔ１の直前で蓄電部３に電流が流れているため、ダイオード１３はオンである。従って、第２スイッチング素子１１がオン動作を開始しても大きな変化はない。ゆえに、電流ＩＬの最大絶対値を図２Ｂと従来の図１４Ｂとで比較すると、本実施の形態１（図２Ｂ）の方が最大絶対値が小さくなる。その結果、第１スイッチング素子９や第２スイッチング素子１１には定格電流の小さなものを使用することができ、その分、低コスト化が可能となる。
【００３７】
また、従来のＤＣ／ＤＣコンバータでは、図１４Ａのように時間ｔ１以降で電圧Ｖｃが通常目標電圧Ｖ１から大きく外れ、元に戻るのに長時間を要していた。これに対し、本発明の実施の形態１におけるＤＣ／ＤＣコンバータでは、図２Ａに示すように極めて早期に通常目標電圧Ｖ１に戻り、電圧Ｖｃの安定性も得られる。
【００３８】
このように、電流ＩＬの変動が小さくなるのは以下の理由による。まず、従来のＤＣ／ＤＣコンバータでは、図１４Ｂに示すように、時間ｔ１までに電圧Ｖｃは目標電圧Ｖ１に至っているので、第１スイッチング素子９のオン時間は極めて短くなり、電流ＩＬはほとんど流れない。この状態で、時間ｔ１から第２スイッチング素子１１がオンオフ動作を開始すると、第２スイッチング素子１１のオン時間が極めて長くなる。その結果、蓄電部３から直流電圧源１に対して大電流が流れるので、インダクタンス素子７に流れる電流ＩＬは負の大電流となる。そのため、図１４Ａに示すように電圧Ｖｃは蓄電部３からの大電流の供給により大きく下がり不安定となる。
【００３９】
一方、本発明の実施の形態１におけるＤＣ／ＤＣコンバータでは、起動時に蓄電部３の電圧Ｖｃが通常目標電圧Ｖ１を超えることはない。よって、それよりも高い高目標電圧Ｖ２に設定することにより、起動時の第１スイッチング素子９のオンオフ比が最小値から徐々に大きくなる動作を行うことができる。この時、インダクタンス素子７の電流ＩＬが正の方向に増加し、常に正の値をとる連続モードとなって、第１スイッチング素子９とダイオード１３が交互にオンオフする動作を維持できればよいので、必要なオンオフ比の変化量は小さくなる。また、インダクタンス素子７の電流ＩＬの増加量も小さくなるので、蓄電部３への充電量も小さくなる。従って、時間ｔ１で第２スイッチング素子１１がオンになり、蓄電部３の電圧Ｖｃの充電目標電圧を高目標電圧Ｖ２から通常目標電圧Ｖ１に戻しても、前述したように蓄電部３への充電量が小さいために、通常目標電圧Ｖ１に戻すための蓄電部３の放電量も小さくなる。ゆえに、図１４Ｂに示したように電流ＩＬが負の大電流になることはなく、図２Ｂに示すように小幅な変動の末に安定する。このようなことから、電流ＩＬの変動は小さくなる。
【００４０】
以上のように、起動時に高目標電圧Ｖ２を設定することで、蓄電部３の電圧Ｖｃが通常目標電圧Ｖ１の近傍であっても、逆流する電流ＩＬの大きさを低減することができ、低コストのＤＣ／ＤＣコンバータを実現できる。
【００４１】
なお、本実施の形態１では蓄電部３の電圧Ｖｃの大小に関わらず、起動時に高目標電圧Ｖ２を設定している。起動時の電圧Ｖｃが低い時に高目標電圧Ｖ２に設定しても、動作上は通常目標電圧Ｖ１を設定した場合と何ら変わらないので、制御回路１９の制御をシンプルにするために、起動時は必ず高目標電圧Ｖ２に設定している。
【００４２】
また、本実施の形態１では高目標電圧Ｖ２の設定を通常目標電圧Ｖ１より約５％大きくした例について説明した。高目標電圧Ｖ２は蓄電部３の電圧Ｖｃがほぼ満充電電圧（＝Ｖ１）の状態からの起動後に、インダクタンス素子７の電流ＩＬが時間ｔ１以内に連続モードになるように設定すればよい。
【００４３】
（実施の形態２）
図３は本発明の実施の形態２におけるＤＣ／ＤＣコンバータのブロック回路図である。図３において、図１と同じ構成要素には同じ符号を用い、説明を省略する。すなわち、本実施の形態２の特徴は、ＤＣ／ＤＣコンバータ５を降圧ＤＣ／ＤＣコンバータとした点である。直流電圧源１に第１スイッチング素子９と第２スイッチング素子１１とで構成された直列回路を接続している。インダクタンス素子７と蓄電部３とで構成された直列回路を第２スイッチング素子１１の両端に接続している。また、直流電圧源１の負極と蓄電部３の負極とを接続した回路構成としている。これにより、直流電圧源１の電圧Ｖｂを降圧して蓄電部３を充電する動作となる。なお、ダイオード１３は蓄電部３を充電する際の電流の方向（図３の矢印の方向）になるように、アノード側が直流電圧源１の負極に接続され、カソード側がインダクタンス素子７に接続されている。
【００４４】
このようなＤＣ／ＤＣコンバータ５の動作は実施の形態１と全く同じである。すなわち、起動時に基準電圧源１５を高目標電圧Ｖ２に設定し、時間ｔ１で通常目標電圧Ｖ１に切り替える動作を行う。その結果、実施の形態１と同様に、切り替え後にインダクタンス素子７に流れる電流ＩＬの変動が小さくなり、その分、低コストのＤＣ／ＤＣコンバータ５を得ることができる。
【００４５】
以上の構成、動作により、降圧ＤＣ／ＤＣコンバータであっても、起動時に高目標電圧Ｖ２を設定することで、逆流する電流ＩＬの大きさを低減することができ、低コストのＤＣ／ＤＣコンバータを実現できる。
【００４６】
図４は本発明の実施の形態２におけるＤＣ／ＤＣコンバータの他の構成のブロック回路図である。図４のＤＣ／ＤＣコンバータ５は、図３の構成と比べ以下の点が異なる。
【００４７】
１）直流電圧源１は第１直流電圧源１ａと第２直流電圧源１ｂとで構成される直列回路構成である。第１直流電圧源１ａの負極と第２直流電圧源１ｂの正極とを接続して直列回路を構成している。
【００４８】
２）第１直流電圧源１ａに第１スイッチング素子９と第２スイッチング素子１１とで構成される直列回路が接続されている。
【００４９】
３）インダクタンス素子７、蓄電部３、および第２直流電圧源１ｂとで構成される直列回路が第２スイッチング素子１１の両端に接続されている。
【００５０】
このような構成としても、図３と同様の動作を行うことにより、逆流する電流ＩＬの大きさを低減することができ、低コストのＤＣ／ＤＣコンバータを実現できる。
【００５１】
（実施の形態３）
図５は本発明の実施の形態３におけるＤＣ／ＤＣコンバータのブロック回路図である。図５において、図１と同じ構成要素には同じ符号を用い、説明を省略する。
【００５２】
本実施の形態３の特徴は、ＤＣ／ＤＣコンバータ５を反転ＤＣ／ＤＣコンバータとした点である。第１スイッチング素子９と直流電圧源１とで構成される直列回路はインダクタンス素子７の両端に接続されている。第２スイッチング素子１１と蓄電部３とで構成される直列回路はインダクタンス素子７の両端に接続されている。さらに、直流電圧源１の正極と蓄電部３の負極とを接続した回路構成としている。なお、ダイオード１３は蓄電部３を充電する際の電流の方向（図５の矢印の方向）になるように、アノード側がインダクタンス素子７に接続され、カソード側が蓄電部３の正極に接続されている。
【００５３】
また、直流電圧源１の正極に蓄電部３の負極が接続されているので、例えば車両において断続的に大電流を消費する負荷（図示しないが、スタータや電動パワーステアリング等）と、定常的に電流を消費する負荷（図示しないが、オーディオや灯火類等の電装品）を有する場合に適用できる。すなわち、断続的に大電流が消費されると、直流電圧源１の電圧Ｖｂが低下するので、その分を補うように蓄電部３から負荷に電力を供給することで負荷への供給電圧を安定化し、大電流の消費が終わると蓄電部３を充電しておき、次の大電流消費に備える。
【００５４】
このようなＤＣ／ＤＣコンバータ５においても、その動作は実施の形態１と全く同じである。すなわち、起動時に基準電圧源１５を高目標電圧Ｖ２に設定し、時間ｔ１で通常目標電圧Ｖ１に切り替える動作を行う。その結果、実施の形態１と同様に、切り替え後にインダクタンス素子７に流れる電流ＩＬの変動が小さくなり、その分、低コストのＤＣ／ＤＣコンバータ５を得ることができる。
【００５５】
以上の構成、動作により、反転ＤＣ／ＤＣコンバータであっても、起動時に高目標電圧Ｖ２を設定することで、逆流する電流ＩＬの大きさを低減することができ、低コストのＤＣ／ＤＣコンバータを実現できる。
【００５６】
（実施の形態４）
図６は本発明の実施の形態４におけるＤＣ／ＤＣコンバータのブロック回路図である。なお、図６はフォワード型ＤＣ／ＤＣコンバータの例を示す。また、図６において図３と同じ構成要素には同じ符号を用い、詳細な説明を省略する。本実施の形態４の構成上の特徴は以下に示す通りである。
【００５７】
１）直流電圧源１の両端にトランス３１の１次巻線３１ａと駆動スイッチング素子３３とで構成される直列回路が接続されている。駆動スイッチング素子３３は直流電圧源１に接続されるとともに、両者の間に１次巻線３１ａが接続される構成となる。
【００５８】
２）トランス３１の２次巻線３１ｂの両端に第１スイッチング素子９と第２スイッチング素子１１とで構成される直列回路が接続されている。
【００５９】
３）駆動スイッチング素子３３は第１スイッチング素子９に同期してオンオフするように制御回路１９と接続されている。
【００６０】
このようなＤＣ／ＤＣコンバータ５の動作は、基本的には実施の形態１で説明した図２Ａ〜図２Ｅと同じである。
【００６１】
まず、駆動スイッチング素子３３は第１スイッチング素子９と同期してオンオフするので、図２Ｄに示すタイミングチャートに従って駆動スイッチング素子３３もオンオフ動作を行う。これにより、時間ｔ０からｔ１までは第１スイッチング素子９と駆動スイッチング素子３３が同時にオンオフする。その結果、駆動スイッチング素子３３がオンになると、直流電圧源１の電圧がトランス３１の１次巻線３１ａに印加される。それに応じて、２次巻線３１ｂに電圧が発生する。この時は第１スイッチング素子９もオンであるので、２次巻線３１ｂに発生した電圧がインダクタンス素子７に印加され、エネルギーが蓄積される。
【００６２】
このような動作から、第１スイッチング素子９と駆動スイッチング素子３３がオンになった時に、直流電圧源１の電圧が間接的にインダクタンス素子７に印加されることになるので、実質的には図３の構成（非絶縁型の降圧ＤＣ／ＤＣコンバータ）と同じ動作を行う。図２Ｃに示すように、制御回路１９は起動時に目標電圧選択信号ＳｅｌをＳｅｌＶ２信号にして基準電圧源１５の出力電圧を高目標電圧Ｖ２に設定する。また、起動終了時の時間ｔ１で目標電圧選択信号ＳｅｌをＳｅｌＶ１信号に切り替えて基準電圧源１５の出力電圧を通常目標電圧Ｖ１に設定する。このような設定により、図２Ｂに示すように時間ｔ１以降の電流ＩＬの最大絶対値が小さくなるので第１スイッチング素子９や第２スイッチング素子１１の低コスト化が得られ、同時に図２Ａに示すように電圧Ｖｃの安定性が得られる。
【００６３】
以上の構成、動作により、フォワード型ＤＣ／ＤＣコンバータであっても、起動時に高目標電圧Ｖ２を設定することで、逆流する電流ＩＬの大きさを低減することができ、低コストのＤＣ／ＤＣコンバータを実現できる。
【００６４】
（実施の形態５）
図７は本発明の実施の形態５におけるＤＣ／ＤＣコンバータのブロック回路図である。なお、図７はフライバック型ＤＣ／ＤＣコンバータの例を示す。また、図７において図６と同じ構成要素には同じ符号を用い、詳細な説明を省略する。本実施の形態５の構成上の特徴は以下に示す通りである。
【００６５】
１）直流電圧源１の両端にトランス３１の１次巻線３１ａと第１スイッチング素子９とで構成される直列回路が接続されている。直流電圧源１と第１スイッチング素子９の間に１次巻線３１ａが接続される構成となる。
【００６６】
２）トランス３１の２次巻線３１ｂの両端に第２スイッチング素子１１と蓄電部３とで構成される直列回路が接続されている。
【００６７】
３）インダクタンス素子７を使用していない。本実施の形態５ではインダクタンス素子７に替えてトランス３１を備えることにより、インダクタンス素子７の役割をトランス３１が行う。なお、インダクタンス素子７の電流ＩＬは本実施の形態５ではトランスの励磁電流に相当する。
【００６８】
このようなＤＣ／ＤＣコンバータ５の動作は、基本的には図２Ａ〜図２Ｅと同じである。
【００６９】
まず、第１スイッチング素子９がオンになると直流電圧源１の電圧がトランス３１の１次巻線３１ａに印加される。それに応じて、２次巻線３１ｂに電圧が発生する。この時インダクタンス素子７がないため、トランス３１にエネルギーが蓄積される。
【００７０】
このような動作から、第１スイッチング素子９がオンになった時に、トランス３１にエネルギーが蓄積され、第２スイッチング素子１１がオンになった時、またはダイオード１３がオンになった時に前述したエネルギーが蓄電部３に充電される。従って、図２Ｃに示すように、制御回路１９は時間ｔ１で基準電圧源１５の出力電圧を高目標電圧Ｖ２から通常目標電圧Ｖ１に設定することで、図２Ｂに示すように時間ｔ１以降の電流ＩＬの最大絶対値が小さくなる。よって、第１スイッチング素子９や第２スイッチング素子１１の低コスト化が得られ、同時に図２Ａに示すように電圧Ｖｃの安定性が得られる。また、インダクタンス素子７が不要であるので、実施の形態４の構成に比べ小型化が可能である。
【００７１】
以上の構成、動作により、フライバック型ＤＣ／ＤＣコンバータであっても、起動時に高目標電圧Ｖ２を設定することで、逆流する電流ＩＬの大きさを低減することができ、低コストのＤＣ／ＤＣコンバータを実現できる。
【００７２】
（実施の形態６）
図８は、本発明の実施の形態６におけるＤＣ／ＤＣコンバータのブロック回路図である。なお、図８は実施の形態２の図３と同様に降圧ＤＣ／ＤＣコンバータの例を示す。また、図８において図３と同じ構成要素には同じ符号を用い、詳細な説明を省略する。本実施の形態６の構成上の特徴は以下に示す通りである。
【００７３】
１）インダクタンス素子７と蓄電部３の間、すなわちＤＣ／ＤＣコンバータ５の出力側に電流ＩＬを検出する電流検出器４１を設けている。電流検出器４１の電流出力信号はオペアンプ１７に入力される。
【００７４】
２）電流指令値発生回路４３をオペアンプ１７に接続している。電流指令値発生回路４３は直流電圧源１の電圧Ｖｂと蓄電部３の電圧Ｖｃから電流指令値Ｉｓを発生することにより、制御回路１９が第１スイッチング素子９と第２スイッチング素子１１のオンオフ比を変化させ、電流検出器４１で検出される電流ＩＬを調整する。また、電流指令値Ｉｓは制御回路１９にも入力される。
【００７５】
次に、このようなＤＣ／ＤＣコンバータ５の動作を説明する。実施の形態２ではＰＷＭ制御回路２１が蓄電部３の電圧Ｖｃを検出して目標電圧になるように制御していた。本実施の形態６では、これに替わってＰＷＭ制御回路２１が電流指令値Ｉｓに従ってオンオフ比を調整する動作を行う。
【００７６】
図９Ａは本発明の実施の形態６におけるＤＣ／ＤＣコンバータの電流指令値の経時変化図である。図９Ｂは本発明の実施の形態６におけるＤＣ／ＤＣコンバータのインダクタンス素子に流れる電流の経時変化図である。図９Ｃは本発明の実施の形態６におけるＤＣ／ＤＣコンバータの第２スイッチング素子のオンオフ動作におけるタイミングチャートである。
【００７７】
起動時には、実施の形態２では目標電圧を通常時より高く設定する動作を行っている。本実施の形態６ではこれに替わって、電流指令値発生回路４３が電流ＩＬの一周期における最小値が０アンペアより大きくなるように電流値指令値Ｉｓを発生する。具体的には、電流指令値発生回路４３は直流電圧源１の電圧Ｖｂや蓄電部３の電圧Ｖｃから、図９Ａに示すように、時間ｔ０以降で電流指令値Ｉｓが経時的に大きくなるように出力する。その結果、制御回路１９から出力されるオンオフ比が変化する。起動時においては実施の形態２と同様に、図９Ｃに示すように第２スイッチング素子１１の動作を強制的にオフにしている。従って、起動時は第１スイッチング素子９のみがオンオフ動作を行い（この時のタイミングチャートは図２Ｃと同じである）、その結果、インダクタンス素子７に流れる電流ＩＬは図９Ｂに示すように、徐々に大きくなる。これにより、時間ｔｃ以降で電流ＩＬの一周期における最小値が０アンペアより大きくなる。
【００７８】
次に、起動終了時には、実施の形態２では目標電圧を通常時の電圧に戻す動作を行っている。本実施の形態６ではこれに替わって、電流指令値Ｉｓが既定電流値以上の時に、電流指令値Ｉｓを目標電流値Ｉａにして第２のスイッチング素子１１のオンオフ動作を開始するように制御する。具体的には、制御回路１９は電流指令値Ｉｓを読み込み、現在の電流指令値Ｉｓが既定電流値以上になった時点を起動終了時ｔ１と判断する。なお、既定電流値は、電流ＩＬの一周期における最小値が０アンペアより確実に大きくなる時の電流指令値Ｉｓとして、あらかじめ記憶してある。従って、制御回路１９は電流指令値Ｉｓが既定電流値を超えた時点を判断すればよい。ここでは図９Ａに示すように、電流指令値Ｉｓを十分大きな値に設定して、電流ＩＬの一周期における最小値が０アンペアより大きくなった時点の検出確実性を増している。
【００７９】
起動終了時である時間ｔ１に至れば、電流指令値発生回路４３は図９Ａに示すように、経時的に電流指令値Ｉｓを目標電流値Ｉａに下げる。これと同時に図９Ｃに示すように、第２スイッチング素子１１のオンオフ動作を開始する。その結果、図９Ｂに示すように電流ＩＬは徐々に小さくなり、電流ＩＬの一周期における平均値が目標電流値Ｉａになるように制御される。
【００８０】
このような動作とすることにより、図９Ｂに示すように、時間ｔ１以降の電流ＩＬの最大絶対値が図２Ｂに比べさらに小さくなるので、第１スイッチング素子９や第２スイッチング素子１１を低コスト化することができる。
【００８１】
以上の構成、動作により、蓄電部３の目標電圧を変更する替わりに蓄電部３への電流ＩＬを増減する制御を行うことによって、逆流する電流ＩＬの大きさを極めて低減することができ、低コストのＤＣ／ＤＣコンバータを実現できる。
【００８２】
なお、本実施の形態６では起動終了時ｔ１を、電流指令値Ｉｓが既定電流値以上になった時として求めている。これは電流検出器４１の精度が十分に高ければ、電流ＩＬの一周期における最小値が０アンペアより大きくなる瞬間（時間ｔｃ）を直接求めるようにしてもよい。この場合は電流指令値Ｉｓに替わって電流検出器４１の出力を制御回路１９に入力するようにすればよい。
【００８３】
また、本実施の形態６の構成は、実施の形態１で述べた昇圧ＤＣ／ＤＣコンバータや、実施の形態４で述べたフォワード型ＤＣ／ＤＣコンバータ、実施の形態５で述べたフライバック型ＤＣ／ＤＣコンバータ等に適用してもよい。
【００８４】
また、本実施の形態６においては、電流検出器４１がＤＣ／ＤＣコンバータ５の出力側の電流ＩＬを検出するように配したが、これに限らず、ＤＣ／ＤＣコンバータ５の入力側、インダクタンス素子７、トランス３１の１次巻線３１ａ、または２次巻線３１ｂのいずれかに流れる電流を検出するように配してもよい。
【００８５】
（実施の形態７）
図１０は、本発明の実施の形態７におけるＤＣ／ＤＣコンバータのブロック回路図である。図１０はフルブリッジ型ＤＣ／ＤＣコンバータの例を示す。図１０において図６、図７と同じ構成要素には同じ符号を用い、詳細な説明を省略する。すなわち、本実施の形態７の構成上の特徴は、実施の形態５の図７の構成に比べて、以下に示す通りである。
【００８６】
１）直流電圧源１とトランス３１の１次巻線３１ａの間に、第１スイッチング素子９に替わって選択スイッチング素子５１を設けている。選択スイッチング素子５１の入力側に直流電圧源１が接続され、出力側に１次巻線３１ａが接続されている。
【００８７】
２）トランス３１の２次巻線を２つ設けている。第１の２次巻線３１ｃと第２の２次巻線３１ｄとは、トランス３１内で直列に接続されている。
【００８８】
３）蓄電部３の正極にインダクタンス素子７を設けている。
【００８９】
４）第１の２次巻線３１ｃと第２の２次巻線３１ｄの接続点とを蓄電部３の負極に接続している。
【００９０】
５）第１の２次巻線３１ｃの接続点に対する他端とインダクタンス素子７との間に第２スイッチング素子１１ａが接続されている。第２スイッチング素子１１ａには並列にダイオード１３ａが接続されている。
【００９１】
６）第２の２次巻線３１ｄの接続点に対する他端とインダクタンス素子７との間に第２スイッチング素子１１ｂが接続されている。第２スイッチング素子１１ｂには並列にダイオード１３ｂが接続されている。
【００９２】
ここで、選択スイッチング素子５１の詳細構成について説明する。選択スイッチング素子５１は、２つの第１選択スイッチング素子５３と２つの第２選択スイッチング素子５５とから構成される。これらは次のように接続されている。
【００９３】
直流電圧源１と接続される選択スイッチング素子５１の入力側には、第１選択スイッチング素子５３と第２選択スイッチング素子５５とで構成される直列回路が接続されている。さらに、入力側には第２選択スイッチング素子５５と第１選択スイッチング素子５３とで構成される直列回路が接続されている。また、両方の直列回路の第１選択スイッチング素子５３と第２選択スイッチング素子５５との接続点が選択スイッチング素子５１の出力側となり、１次巻線３１ａに接続されている。
【００９４】
第１選択スイッチング素子５３と第２選択スイッチング素子５５はいずれもＦＥＴで構成されているので、制御回路１９によってオンオフされる。この時、２つの第１選択スイッチング素子５３、および２つの第２選択スイッチング素子５５は同時にオンオフするように接続されている。従って、図１０において２つの第１選択スイッチング素子５３をオンにすると、直流電圧源１の電圧Ｖｂが順方向で１次巻線３１ａに出力される。また、２つの第２選択スイッチング素子５５をオンにすると、直流電圧源１の電圧Ｖｂが逆方向で１次巻線３１ａに出力される。さらに、第１選択スイッチング素子５３と第２選択スイッチング素子５５を全てオフにすると、出力をオープンとすることができる。
【００９５】
このように、選択スイッチング素子５１は、第１選択スイッチング素子５３と第２選択スイッチング素子５５のオンオフの組み合わせによって、直流電圧源１の電圧を順方向、または逆方向に出力するか、あるいは出力をオープンにするか、のいずれかを選択することができる。
【００９６】
次に、このようなＤＣ／ＤＣコンバータ５の動作を説明する。図１１Ａは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの蓄電部の電圧の経時変化図である。図１１Ｂは本発明の実施の形態７におけるＤＣ／ＤＣコンバータのインダクタンス素子に流れる電流の経時変化図である。図１１Ｃは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの基準電圧源に対する目標電圧選択信号のタイミングチャートである。図１１Ｄは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの第１選択スイッチング素子のオンオフ動作のタイミングチャートである。図１１Ｅは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの第２選択スイッチング素子のオンオフ動作のタイミングチャートである。図１１Ｆは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの第２スイッチング素子のオンオフ動作のタイミングチャートである。図１１Ｇは本発明の実施の形態７におけるＤＣ／ＤＣコンバータの第２スイッチング素子のオンオフ動作のタイミングチャートである。
【００９７】
まず、時間ｔ０からｔ１の起動時においては、ＰＷＭ制御回路２１は図１１Ｃに示すように基準電圧源１５の目標電圧を通常時より高い電圧Ｖ２に設定する。これにより、ＤＣ／ＤＣコンバータ５は出力電圧が電圧Ｖ２になるように制御する。この時、ＰＷＭ制御回路２１は、まず選択スイッチング素子５１の出力が順方向を選択している期間、すなわち図１１Ｄに示すように第１選択スイッチング素子５３がオンの期間は、それに同期して図１１Ｆに示すように第１の２次巻線３１ｃに接続された第２スイッチング素子１１ａをオンにするよう制御する。
【００９８】
次に、選択スイッチング素子５１の出力がオープンの期間、すなわち図１１Ｄ、１１Ｅに示すように第１選択スイッチング素子５３と第２選択スイッチング素子５５が同時にオフの期間に同期して、図１１Ｆ、１１Ｇに示すように両方の第２スイッチング素子１１ａ、１１ｂを同時にオフにするように制御する。この時、インダクタンス素子７に流れる電流ＩＬは、２つのダイオード１３ａ、１３ｂの両方に分割されて流れる。また、電流ＩＬの逆流は、ダイオード１３ａ、１３ｂにより阻止される。
【００９９】
次に、選択スイッチング素子５１の出力が逆方向を選択している期間、すなわち図１１Ｅに示すように第２選択スイッチング素子５５がオンの期間は、それに同期して図１１Ｇに示すように第２の２次巻線３１ｄに接続された第２スイッチング素子１１ｂがオンになるよう制御される。
【０１００】
このように、起動時には、蓄電部３の電圧Ｖｃが電圧Ｖ２になるように、第１選択スイッチング素子５３と第２スイッチング素子１１ａ、および第２選択スイッチング素子５５と第２スイッチング素子１１ｂが、それぞれ同期してオンオフ動作を行う。これにより、図１１Ｂに示すようにインダクタンス素子７に流れる電流ＩＬが徐々に大きくなり、図１１Ａに示すように電圧Ｖｃが電圧Ｖ２に近づく。なお、これらの挙動は、それぞれ図２Ｂおよび図２Ａと同じであるので、その部分の詳細な説明は省略する。
【０１０１】
次に、時間ｔ１で起動が終了すると、それ以降、ＰＷＭ制御回路２１は図１１Ｃに示すように基準電圧源１５の目標電圧を通常時の電圧Ｖ１に設定する。これにより、ＤＣ／ＤＣコンバータ５は出力電圧が電圧Ｖ１になるように制御する。この時、ＰＷＭ制御回路２１は、選択スイッチング素子５１の出力が順方向を選択している期間、すなわち図１１Ｄの時間ｔ１以降に示すように第１選択スイッチング素子５３がオンの期間は、それと反転するように第２の２次巻線３１ｄに接続された第２スイッチング素子１１ｂのオンオフ動作を行うように制御する（図１１Ｇ参照）。これと同時に、選択スイッチング素子５１の出力が逆方向を選択している期間、すなわち図１１Ｅの時間ｔ１以降に示すように第２選択スイッチング素子５５がオンの期間は、それと反転するように第１の２次巻線３１ｃに接続された第２スイッチング素子１１ａのオンオフ動作が行われるように制御される（図１１Ｇ参照）。
【０１０２】
このように、時間ｔ１の直前では、電流ＩＬは図１１Ｂに示すように正の値であり、第２スイッチング素子１１ａ、１１ｂが同時にオフの期間ではダイオード１３ａ、１３ｂがオンになる。従って、時間ｔ１以降で選択スイッチング素子５１や第２スイッチング素子１１ａ、１１ｂが上記のようにオンオフ動作を行ったとしても、第２スイッチング素子１１ａ、１１ｂが同時にオンになる時にはダイオード１３ａ、１３ｂがオンであるため、動作上の変化はない。その結果、大きな逆電流が流れることがない。
【０１０３】
このような動作を繰り返すことにより、図１１Ｂに示すようにインダクタンス素子７に流れる電流ＩＬは一旦負に下がるものの、その絶対値は従来の構成より小さいので、逆流する電流ＩＬの大きさを低減できる。その後、電流ＩＬは徐々に０アンペア近傍に近づく。その結果、図１１Ａに示すように、蓄電部３の電圧Ｖｃは電圧Ｖ１に経時的に近づき、やがて電圧Ｖ１で安定する。これらの挙動は、それぞれ図２Ｂおよび図２Ａと同じであるので、その部分の詳細な説明は省略する。
【０１０４】
以上の構成、動作により、フルブリッジ型ＤＣ／ＤＣコンバータであっても、起動時に高目標電圧Ｖ２を設定することで、逆流する電流ＩＬの大きさを低減することができ、低コストのＤＣ／ＤＣコンバータを実現できる。
【０１０５】
なお、本実施の形態７では選択スイッチング素子５１の出力をオープンとする機能を有するように構成しているが、これに替わって、出力を０ボルトにする構成としてもよい。この場合は、２つの第１選択スイッチング素子５３、および２つの第２選択スイッチング素子５５が独立してオンオフできるように制御回路１９へ配線する。また、動作としては、図１０の上側の第１選択スイッチング素子５３と第２選択スイッチング素子５５をオンにするとともに図１０の下側の第１選択スイッチング素子５３と第２選択スイッチング素子５５をオフにするか、あるいは前述したオンオフ関係を逆にすればよい。これにより、選択スイッチング素子５１の出力がショートされたことになるので、０ボルトを出力することができる。
【０１０６】
また、本実施の形態７においては、起動時にＤＣ／ＤＣコンバータ５の出力における目標電圧を通常時より高く制御し、起動終了時に通常の目標電圧に戻す制御を行っている。この他に実施の形態６で述べたように、電流検出器と電流指令値発生回路を備えて、起動時に電流の一周期における最小値が０アンペアより大きくなるように電流値指令値を発生し、起動終了時に電流指令値を目標電流値にするように制御してもよい。但し、本実施の形態７においては２つの第２スイッチング素子１１ａ、１１ｂを備えているので、これらの両方をそれぞれ図１１Ｆ、１１Ｇに示すように制御する。
【０１０７】
また、本実施の形態７では、第２スイッチング素子１１ａ、１１ｂには、それぞれダイオード１３ａ、１３ｂを並列に接続した構成としているが、実施の形態１で述べたように第２スイッチング素子１１ａ、１１ｂをＦＥＴとすることにより、ダイオード１３ａ、１３ｂをボディーダイオードとする構成としてもよい。
【０１０８】
さらに、本実施の形態７においては起動時の時間ｔ０からｔ１で第２スイッチング素子１１ａ、１１ｂをオンオフ制御しているが、起動時のみオフとするようにしてもよい。この場合、第１選択スイッチング素子５３のオンオフに同期してダイオード１３ａがオンオフし、第２選択スイッチング素子５５のオンオフに同期してダイオード１３ｂがオンオフするので、実質的な動作は図１１Ｆ、１１Ｆと同じになる。ゆえに、前述したように、選択スイッチング素子５１の出力が順方向を選択している期間に同期して第２スイッチング素子１１ａをオンにする動作は、第２スイッチング素子１１ａをオンにしなくてもダイオード１３ａがオンになるため、動作としては同じである。
【０１０９】
また、実施の形態１〜７では、蓄電部３として電気二重層キャパシタを用いた例を示したが、これは電気化学キャパシタ等の他のキャパシタや二次電池でもよい。
【産業上の利用可能性】
【０１１０】
本発明にかかるＤＣ／ＤＣコンバータは、起動後の逆流電流の大きさを低減することができ、低コスト化が可能となる。従って、特に蓄電部を必要とする車両用電源や非常用電源に用いられる、入力された直流電圧を任意の目標電圧に変換するＤＣ／ＤＣコンバータ等として有用である。
【図面の簡単な説明】
【０１１１】
【図１】本発明の実施の形態１におけるＤＣ／ＤＣコンバータのブロック回路図
【図２Ａ】本発明の実施の形態１におけるＤＣ／ＤＣコンバータの蓄電部の電圧の経時変化図
【図２Ｂ】本発明の実施の形態１におけるＤＣ／ＤＣコンバータのインダクタンス素子に流れる電流の経時変化図
【図２Ｃ】本発明の実施の形態１におけるＤＣ／ＤＣコンバータの基準電圧源に対する目標電圧選択信号のタイミングチャート
【図２Ｄ】本発明の実施の形態１におけるＤＣ／ＤＣコンバータの第１スイッチング素子のオンオフ動作におけるタイミングチャート
【図２Ｅ】本発明の実施の形態１におけるＤＣ／ＤＣコンバータの第２スイッチング素子のオンオフ動作におけるタイミングチャート
【図３】本発明の実施の形態２におけるＤＣ／ＤＣコンバータのブロック回路図
【図４】本発明の実施の形態２におけるＤＣ／ＤＣコンバータの他の構成のブロック回路図
【図５】本発明の実施の形態３におけるＤＣ／ＤＣコンバータのブロック回路図
【図６】本発明の実施の形態４におけるＤＣ／ＤＣコンバータのブロック回路図
【図７】本発明の実施の形態５におけるＤＣ／ＤＣコンバータのブロック回路図
【図８】本発明の実施の形態６におけるＤＣ／ＤＣコンバータのブロック回路図
【図９Ａ】本発明の実施の形態６におけるＤＣ／ＤＣコンバータの電流指令値の経時変化図
【図９Ｂ】本発明の実施の形態６におけるＤＣ／ＤＣコンバータのインダクタンス素子に流れる電流の経時変化図
【図９Ｃ】本発明の実施の形態６におけるＤＣ／ＤＣコンバータの第２スイッチング素子のオンオフ動作におけるタイミングチャート
【図１０】本発明の実施の形態７におけるＤＣ／ＤＣコンバータのブロック回路図
【図１１Ａ】本発明の実施の形態７におけるＤＣ／ＤＣコンバータの蓄電部の電圧の経時変化図
【図１１Ｂ】本発明の実施の形態７におけるＤＣ／ＤＣコンバータのインダクタンス素子に流れる電流の経時変化図
【図１１Ｃ】本発明の実施の形態７におけるＤＣ／ＤＣコンバータの基準電圧源に対する目標電圧選択信号のタイミングチャート
【図１１Ｄ】本発明の実施の形態７におけるＤＣ／ＤＣコンバータの第１選択スイッチング素子のオンオフ動作のタイミングチャート
【図１１Ｅ】本発明の実施の形態７におけるＤＣ／ＤＣコンバータの第２選択スイッチング素子のオンオフ動作のタイミングチャート
【図１１Ｆ】本発明の実施の形態７におけるＤＣ／ＤＣコンバータの第２スイッチング素子のオンオフ動作のタイミングチャート
【図１１Ｇ】本発明の実施の形態７におけるＤＣ／ＤＣコンバータの第２スイッチング素子のオンオフ動作のタイミングチャート
【図１２】従来のＤＣ／ＤＣコンバータのブロック回路図
【図１３Ａ】従来のＤＣ／ＤＣコンバータの通常起動時の出力端子の電圧の経時変化図
【図１３Ｂ】従来のＤＣ／ＤＣコンバータの通常起動時のコイルに流れる電流の経時変化図
【図１４Ａ】従来のＤＣ／ＤＣコンバータにおける出力端子の電圧が目標電圧に近い場合のその出力端子の電圧の経時変化図
【図１４Ｂ】従来のＤＣ／ＤＣコンバータにおける出力端子の電圧が目標電圧に近い場合のコイルに流れる電流の経時変化図
【符号の説明】
【０１１２】
１    直流電圧源
１ａ    第１直流電圧源
１ｂ    第２直流電圧源
３    蓄電部
５    ＤＣ／ＤＣコンバータ
７    インダクタンス素子
９    第１スイッチング素子
１１，１１ａ，１１ｂ    第２スイッチング素子
１３，１３ａ，１３ｂ    ダイオード
２１    ＰＷＭ制御回路
３１    トランス
３１ａ    １次巻線
３１ｂ    ２次巻線
３１ｃ    第１の２次巻線
３１ｄ    第２の２次巻線
３３    駆動スイッチング素子
４１    電流検出器
４３    電流指令値発生回路
５１    選択スイッチング素子
５３    第１選択スイッチング素子
５５    第２選択スイッチング素子
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2008041666.tif 000031
【図２Ａ】
2008041666.tif 000032
【図２Ｂ】
2008041666.tif 000033
【図２Ｃ】
2008041666.tif 000034
【図２Ｄ】
2008041666.tif 000035
【図２Ｅ】
2008041666.tif 000036
【図３】
2008041666.tif 000037
【図４】
2008041666.tif 000038
【図５】
2008041666.tif 000039
【図６】
2008041666.tif 000040
【図７】
2008041666.tif 000041
【図８】
2008041666.tif 000042
【図９Ａ】
2008041666.tif 000043
【図９Ｂ】
2008041666.tif 000044
【図９Ｃ】
2008041666.tif 000045
【図１０】
2008041666.tif 000046
【図１１Ａ】
2008041666.tif 000047
【図１１Ｂ】
2008041666.tif 000048
【図１１Ｃ】
2008041666.tif 000049
【図１１Ｄ】
2008041666.tif 000050
【図１１Ｅ】
2008041666.tif 000051
【図１１Ｆ】
2008041666.tif 000052
【図１１Ｇ】
2008041666.tif 000053
【図１２】
2008041666.tif 000054
【図１３Ａ】
2008041666.tif 000055
【図１３Ｂ】
2008041666.tif 000056
【図１４Ａ】
2008041666.tif 000057
【図１４Ｂ】
2008041666.tif 000058
【国際調査報告】
2008041666.tif 000059
2008041666.tif 000060
2008041666.tif 000061
2008041666.tif 000062