【手続補正書】
【提出日】平成17年1月7日(2005.1.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の入力回線および出力回線に接続され、各入力回線から入力された可変長パケットを各々のヘッダ情報で特定される出力回線へ出力するパケットスイッチにおいて、
上記入出力回線と対応した複数の入出力ポートを有し、各入力ポートから入力された固定長のセルをセルヘッダに含まれるルーティング情報によって特定される出力ポートに出力するスイッチ部と、
上記入力ポート毎に設けられ、それぞれ上記入力回線から受信した可変長パケットを固定長のセルに変換して上記入力ポートに供給する複数の入力回線インターフェイスと、
上記出力ポート毎に設けられ、それぞれ上記出力ポートからの出力セルを受信して元の可変長パケットを復元し、前記出力回線の１つに送出する複数の出力回線インターフェイスとを有し、
上記各入力回線インターフェイスが、上記可変長パケットから変換されたセルを出力回線毎に優先度別にキューイングし、蓄積セルを優先度に応じて選択的に各々の入力ポートに送出するための制御手段を備えたことを特徴とするパケットスイッチ。
【請求項２】
請求項１に記載のパケットスイッチにおいて、該パケットスイッチ内での前記出力回線毎のセルの輻輳状態を検出し、前記各入力回線インターフェイスに通知するための手段を有し、前記各制御手段が、上記輻輳状態通知でセルの供給を停止指示された出力回線に関して、優先度に応じてセル送出を抑制することを特徴とするパケットスイッチ。
【請求項３】
前記スイッチ部が、前記各入力ポートからの入力セルを出力回線対応にキューイングするためのバッファメモリと、上記バッファメモリ内での各出力回線対応の蓄積セル量を監視して、出力回線毎のセルの輻輳状態を示す輻輳状態通知を発生する監視手段とを有し、
前記各入力回線インターフェイスの制御手段が、上記輻輳状態通知でセルの供給を停止指示された出力回線に関して、優先度に応じてセル送出を抑制することを特徴とする請求項１に記載のパケットスイッチ。
【請求項４】
前記各出力回線インターフェイスが、前記出力ポートから受信した各出力セルからセルヘッダを除去するための手段と、上記セルヘッダの除去によって得られたデータブロックを上記セルヘッダに含まれる識別情報に従ってキューイングするためのバッファメモリと、上記バッファメモリ内での蓄積セル量を監視して、セルの輻輳状態を示す輻輳状態通知を発生する監視手段とを有し、
前記各入力回線インターフェイスの制御手段が、上記輻輳状態通知でセルの供給を停止指示された出力回線に関して、優先度に応じてセル送出を抑制することを特徴とする請求項１に記載のパケットスイッチ。
【請求項５】
前記各出力回線インターフェイスから前記輻輳状態通知を受信し、一括して前記各入力回線インターフェイスに通知するための手段を備えたことを特徴とする請求項４に記載のパケットスイッチ。
【請求項６】
前記各出力回線インターフェイスが、前記出力ポートから受信した各出力セルからセルヘッダを除去するための手段と、上記セルヘッダの除去によって得られたデータブロックを上記セルヘッダに含まれる識別情報に従ってキューイングするためのバッファメモリと、上記バッファメモリ内での蓄積セル量を監視するための監視手段とを有し、
前記パケットスイッチが、上記各出力回線インターフェイスで監視された蓄積セル量を収集し、出力回線毎の輻輳状態を示す情報に変換して前記各入力回線インターフェイスに通知するための手段を有し、
前記各入力回線インターフェイスの制御手段が、上記輻輳状態通知でセルの供給を停止指示された出力回線に関して、優先度に応じてセル送出を抑制することを特徴とする請求項１に記載のパケットスイッチ。
【請求項７】
前記セルの輻輳状態通知が、出力回線毎の輻輳の程度を示す情報を含み、前記制御手段が、上記輻輳程度に応じて、セル送出を抑制すべきセルキューを決定することを特徴とする請求項２〜請求項６の何れかに記載のパケットスイッチ。
【請求項８】
前記セル優先度が、前記可変長パケットのヘッダ部に含まれるサービスクラス情報に基いて決定されることを特徴とする請求項２〜請求項７何れかに記載のパケットスイッチ。
【請求項９】
可変長パケットが送受信される第１の入力回線群および出力回線群と、可変長パケットを分割して得られる固定長データブロックとセルヘッダとからなる固定長のセルが送受信される第２の入力回線群および出力回線群とを収容するパケットスイッチにおいて、
複数の入出力ポートを有し、各入力ポートから入力された固定長のセルをセルヘッダに含まれるルーティング情報によって特定される出力ポートに出力するスイッチ部と、
上記第１の入力回線群から受信した可変長パケットを固定長の内部セルに変換して上記入力ポートに供給するための複数の第１の入力回線インターフェイスと、
上記第２の入力回線群から受信した固定長のセルをヘッダ変換し、内部セルに変換して上記入力ポートに供給するための複数の第２の入力回線インターフェイスと、
上記出力ポートから出力された内部セルを受信して元の可変長パケットを復元し、上記第１の出力回線群に送出するための複数の第１の出力回線インターフェイスと、
上記出力ポートから出力された内部セルを受信し、セルヘッダの一部を除去して上記第２の出力回線群に送出するための複数の第２の出力回線インターフェイスとからなり、
上記第１、第２の各入力回線インターフェイスが、内部セルを出力回線毎に優先度別にキューイングし、蓄積セルを優先度に応じて選択的に各々の入力ポートに送出するための制御手段を備えたことを特徴とするパケットスイッチ。
【請求項１０】
請求項９に記載のパケットスイッチにおいて、該パケットスイッチ内での前記出力回線毎のセルの輻輳状態を検出し、前記第１、第２の各入力回線インターフェイスに通知するための手段を有し、前記各制御手段が、上記輻輳状態通知でセルの供給を停止指示された出力回線に関して、優先度に応じてセル送出を抑制することを特徴とするパケットスイッチ。
【請求項１１】
前記スイッチ部が、前記各入力ポートからの入力セルを出力回線対応にキューイングするためのバッファメモリと、上記バッファメモリ内での各出力回線対応の蓄積セル量を監視して、出力回線毎のセルの輻輳状態を示す輻輳状態通知を発生する監視手段とを有し、
前記第１、第２の各入力回線インターフェイスにおける制御手段が、上記輻輳状態通知でセルの供給を停止指示された出力回線に関して、優先度に応じてセルの送出を抑制することを特徴とする請求項９に記載のパケットスイッチ。
【請求項１２】
前記第１の各出力回線インターフェイスが、前記出力ポートから受信した内部セルからセルヘッダを除去するための手段と、上記セルヘッダの除去によって得られたデータブロックを上記セルヘッダに含まれる識別情報に従ってキューイングするためのバッファメモリと、上記バッファメモリ内での蓄積セル量を監視して、セルの輻輳状態を示す輻輳状態通知を発生する監視手段とを有し、
前記第１、第２の各入力回線インターフェイスにおける前記制御手段が、上記輻輳状態通知でセルの供給を停止指示された出力回線に関して、優先度に応じてセル送出を抑制することを特徴とする請求項９に記載のパケットスイッチ。
【請求項１３】
複数の入出力回線と接続され、各入力回線から入力された可変長パケットを各々のヘッダ情報で特定される何れかの出力回線へ転送するパケットスイッチにおいて、
複数の入出力ポートを有し、各入力ポートから入力された固定長のセルをセルヘッダに含まれるルーティング情報によって特定される出力ポートに出力するスイッチ部と、
それぞれ入力回線から受信した可変長パケットを固定長のセルに変換して上記入力ポートに供給する複数の入力回線インターフェイスと、
それぞれ上記出力ポートからの出力セルを受信して元の可変長パケットを復元し、前記出力回線に送出する複数の出力回線インターフェイスとを有し、
上記各入力回線インターフェイスが、該パケットスイッチ内で輻輳が発生した時、輻輳方路への未送信セルについて各々の優先度に応じたセル送出抑制を行うための制御手段を備えたことを特徴とするパケットスイッチ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
【従来の技術】
近年、注目されているインターネットのプロトコル（以下、ＩＰと言う）では、ＩＰデータグラムと呼ばれるパケット（以下、ＩＰパケットと言う）を転送単位としてメッセージ転送が行われている。従来のＩＰ網では、網内に配置されたルータ等のノード装置が、受信パケットについて、受信順にそれぞれの宛先アドレスに応じた経路選択を行って隣接ノード装置への転送を行っており、メッセージ転送に関しては、遅延時間などの通信性能を保証することなく宛先端末まで可能な限り転送を行うｂｅｓｔ  ｅｆｆｏｒｔ網となっている。
ＩＰ網内の各ノードでは、入力回線からの受信パケットについて、各入力回線インターフェイスでＩＰヘッダを解析し、ＩＰヘッダ中に含まれるルーティング情報に従って該パケットを転送すべき出力回線インターフェイスを判別し、スイッチ部を介して、上記各受信パケットをそれぞれの宛先と対応した出力回線インターフェイスに順次に中継する構成となっている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
ＩＰパケットを高速度で転送するノード装置として、例えば、“A 50-Gb/s IP Router”（Craig Partridge他著、IEEE/ACM TRANSACTIONS ON NETWORKING, Vol.6, No.3, June 1998）の論文には、それそれ複数のネットワーク・インターフェイスをサポートする複数の回線カード（ボード）と、ルーティングテーブルを備えた転送エンジン（Forwarding Engine）カードとを、例えばクロスバー・スイッチに代表されるポイント・ツー・ポイント型のスイッチで結合し、各回線カードが受信パケットのヘッダ部を含むデータブロックを上記転送エンジンに送信し、転送エンジンで更新処理された新たなヘッダ情報を含むデータブロックがパケット入力側の回線カードに返送され、入力側の各回線カードが、上記新たなヘッダ情報を含むデータブロックとパケット残部とを出力側回線カードに転送するようにした構成のルータ装置が提案されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
このため、従来のノード装置では、遅延時間をあまり問題にしないデータ系通信サービスのＩＰパケットが１つの出力回線インターフェイスに転送されている間は、同一の出力回線インターフェイスに転送すべき他のＩＰパケットは、仮にそれがリアルタイム系通信サービスのパケットであっても、先行するＩＰパケットの転送が完了するまで待機させざるを得ず、特にパケット長の大きいデータ系ＩＰパケットが転送中は、後続パケットに大きな中継遅延が発生するという問題がある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
図１は、本発明によるパケットスイッチの第1の実施例を示す。
パケットスイッチは、入力回線ＩＮ（ＩＮ―１〜ＩＮ―ｎ）に接続され、各入力回線から受信したＩＰパケットを固定長のセルに変換してスイッチ入力ポートＬＩ（ＬＩ−１〜ＬＩ―ｎ）に出力する複数の入力回線インターフェイス１（１−１〜１―ｎ ）と、複数の入力ポートＬＩ−１〜ＬＩ―ｎと複数の出力ポートＬＯ−１〜ＬＯ―ｎとを有し、上記各入力ポートからの入力セルをそれぞれのセルヘッダに含まれるルーティング情報で特定される何れかの出力ポートに転送するスイッチ部３と、上記スイッチの出力ポート毎に設けられ、各出力ポートから受信したセルから元のＩＰパケットを復元して、出力回線ＯＵＴ（ＯＵＴ−１〜ＯＵＴ−ｎ）に送出する複数の出力回線インターフェイス２（２−１〜２―ｎ ）と、上記スイッチ部３における輻輳状態を各入力回線インターフェイス１に通知する輻輳通知部４と、上記複数の入力回線インターフェイス１と結合され、各入力回線から入力されるＩＰパケットのルーティング情報を管理するルーティング管理部５とから構成される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
図２は、図１における入力回線インターフェイス１−１の１実施例を示すブロック構成図である。
入力回線インターフェイス１−１は、入力回線ＩＮ―１から受信したパケット（ＩＰパケット）１を一時的に記憶するためのバッファメモリ１２と、各パケットのヘッダ情報と対応したセルヘッダ情報を記憶したルーティングテーブル１３と、上記バッファメモリ１２から読み出されたパケットを固定長の複数のデータブロックに分割し、各データブロックに上記ルーティングテーブル１３から読み出されたセルヘッダ情報を付加して内部ＡＴＭセルに変換するセル化回路１４と、上記セル化回路１４でセル化されたセルを出力回線別にサービスクラス毎にキューイングする入力バッファメモリ１５と、上記入力バッファメモリ１５へのセルの書込みと読出しを制御するメモリ制御部１６とからなる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
ＩＰヘッダ７２は、例えば、図４（ａ）に示すように、６オクテッド（２４バイト）のヘッダ長を有し、サービスタイプＴＯＳ（Type of Service）、ＩＰパケットの全長、発信元アドレス、宛先アドレス等の情報を含んでいる。
また、本実施例で各データブロック８１に付されるセルヘッダは、例えば、図４（ｂ）に示すように、出力回線番号と、入力回線番号と、サービスクラスと、セルがパケット（またはメッセージ）の先頭セル、最終セル、その他のセルの何れかを示すセルタイプとを含んでいる。 尚、ＩＰパケットのセル化には、ＩＴＵ−ＴやＡＴＭ  Ｆｏｒｕｍ等で標準化されている方法（ＡＡＬ５等）を適用してもよい。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
上記スイッチ構造では、バッファメモリ３２３内に形成された１つのセルキューに同一出力ポートに向かう優先セルと非優先セルとが混在して蓄積され、蓄積セルがＦＩＦＯ形式で到着順に読み出される。
また、バッファ量監視部３２２が、アドレスフィルタ３２１からセルの書込み通知に応答して蓄積セル数をインクリメント（＋１演算）し、セルの読出しクロックＣＬＫ−１に応答して蓄積セル数をデクリメント（−１演算）しながら、バッファメモリ３２３内の蓄積セル数を監視し、バッファメモリ３２３内のセル数が所定の第１閾値に達した時点で、輻輳通知部４と接続された信号線Ｌ−１に軽輻輳状態を示す輻輳信号を発生し、蓄積セル数が上記第1閾値よりも大きい第２閾値に達した時点で、重輻輳を示す輻輳信号を発生する。上記第2閾値は、バッファメモリ３２３がもつセル蓄積容量よりも低い値であり、各入力回線インターフェイス１が輻輳通知部４からの輻輳通知に応答してセルの送出を停止するまでの期間（制御遅れ時間）内にセル転送制御部に流入する追加セルを十分に収容するだけの余裕を残した値となっている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
図６は、図１における出力回線インターフェイス２−１の構成の１例を示す。
上記出力回線インターフェイス２−１は、スイッチ部３の出力ポートＬＯ−１から受信したセルからセルヘッダ８２を除去するデセル化回路２１と、デセル化によって得られたデータブロック８１をそれぞれ元のＩＰパケットと対応したキューに蓄積する出力バッファメモリ２２と、上記出力バッファメモリ２２へのデータブロックの書込みと復元されたＩＰパケットの読出しを制御するメモリ制御部２３とからなる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
メモリ制御部２３は、デセル化回路２１が各セルのセルヘッダから抽出した入力回線番号、サービスクラスおよびセルタイプと、各ＩＰパケットの先頭セルが含むＩＰヘッダから抽出されたパケット長を受信し、出力バッファメモリ２２内に入力回線番号毎、クラス毎のキューを形成して、各セルのデータブロックをそれぞれと対応するキューに蓄積（登録）する。また、最終セルのデータブロックがキューに登録されたとき、上記キュー内で１つのＩＰパケットの復元が完了しているため、上記キューからＩＰパケットを読出し、出力回線ＯＵＴ−１に送出する。出力回線インターフェイス２−１には、入力回線インターフェイス１−１〜１−ｎにおける優先度に応じたセル転送制御によって、優先順位の高いセルが優先的に到着しているため、結果的に、ＩＰパケットの復元も優先クラスのものから順に完了して、出力回線ＯＵＴ−１に出力されることになる。  
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
図１１は、図９の出力回線インターフェイス２'−１の構成の１例を示す。
出力回線インターフェイス２'−１は、図６に示した入力回線インターフェイス２−１と同様のデセル化回路２１、出力バッファメモリ２２およびメモリ制御部２３の他に、上記メモリ制御部２３に接続して上記出力バッファメモリ２２の輻輳状態を監視するバッファ量監視部（輻輳監視部）２４を備えている。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
上記バッファ量監視部２４は、メモリ制御部２３が行うバッファメモリ２２へのセルの書込み、ＩＰパケットの読出し動作の都度、上記メモリ制御部から該当するセルキューの識別情報（例えば、入力回線番号とサービスクラス）とＲ／Ｗの区分情報を入手し、これらの情報に基づいて、出力バッファメモリ２２におけるサービスクラス別のデータブロックの蓄積量を算出し、蓄積ブロックの総量またはサービスクラス別の蓄積量に応じて、セルの流入を制限するための輻輳制御信号を生成し、信号線Ｌ−１を介して輻輳通知部４に通知する。
尚、各出力回線のバッファ量監視部で閾値と比較する代わりに、輻輳通知部４が各バッファ量監視部２４にクラス別の蓄積セル量を問い合わせ、輻輳通知部で一括して閾値と比較し、出力回線毎のクラス別の輻輳制御情報を生成して各入力回線インターフェイスに通知するようにしてもよい。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
次に、本発明によるパケットスイッチの第３の実施例について説明する。
図１２は、本実施例のパケットスイッチＮ１（Ｎ１−１、Ｎ１−２）が適用される通信ネットワークを示す。
例えば、図に示すＩＰ網９１に収容された端末（ｔ）〜（ｖ）から発生したＩＰパケットを遠方のＩＰ網９２に収容された端末（ｗ）〜（ｚ）に転送する場合、送信元ＩＰ網９１から宛先ＩＰ網９２に至るまでに多数のノード（パケットスイッチ）からなる中間網９０を経由する場合がある。上記中間網９０において、例えば、ＩＰパケットでノード間通信を行うノードＮ１−１、Ｎ２、Ｎ１−２からなる経路に前述した本発明のパケットスイッチを適用すると、ＩＰパケットからＡＴＭセルへの変換とその逆変換の繰り返しに起因する伝送遅延が問題となるが、ノードＮ１−１、Ｎ３、Ｎ１−２からなる経路のように、ＡＴＭセルでノード間通信すれば、上述したＩＰパケットとＡＴＭセルとの間の変換が不要となるため、伝送遅延を抑えることができる。
本発明は、ノードＮ１（Ｎ１−１、Ｎ１−２）のように、ＩＰパケット回線とＡＴＭセル回線とを収容し、パケットスイッチにもＡＴＭスイッチにも選択的に接続できるノード装置も提供するものである。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
図１３は、上記ノード装置Ｎ１として適用可能な本発明によるパケットスイッチの第３の実施例を示す。
このパケットスイッチは、ＩＰパケットの入力回線ＩＮ［Ａ］に接続される複数のＩＰ入力回線インターフェイス１”（１”−１〜１”−ｊ）と、ＡＴＭセルの入力回線ＩＮ［Ｂ］に接続される複数のＡＴＭ入力回線インターフェイス１０（１０−ｋ〜１０−ｎ）と、セル単位でスイッチング動作するスイッチ部３と、ＩＰパケット出力回線ＯＵＴ［Ａ］に接続された複数のＩＰ出力回線インターフェイス２”（２”−１〜２”−ｊ）と、ＡＴＭセル出力回線ＯＵＴ［Ｂ］に接続された複数のＡＴＭ出力回線インターフェイス２０（２０−ｋ〜２０−ｎ）と、上記スイッチ部３の輻輳状態を上記各入力回線インターフェイスに通知するための輻輳通知部４と、ＩＰパケットのルーティング情報やＡＴＭセルのコネクション情報を管理するルーティング管理部５とからなる。
ここでは、第１実施例と同様、スイッチ部３がバッファ量監視部を含み、輻輳通知部４に対して輻輳状態情報を供給するものとする。上記スイッチ部３の構成は、図５、図７、図８で説明した構成のものを適用でき、図８の構成を採用した場合は、輻輳通知部４を省略できる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
図１５は、ＩＰ入力回線インターフェイス１”−１の構成の一例を示す。
ＩＰ入力回線インターフェイス１”−１は、図２で示した回線インターフェイ１−１と同様の回路要素からなる。但し、ルーティングテーブル１３’は、各ＩＰパケットのヘッダ部から抽出されたＩＰアドレスとＴＯＳをキーとしてアクセスされ、上記キーと対応して予め登録された出力回線番号とＶＰＩ／ＶＣＩを出力する。また、セル化回路１４は、バッファメモリ１２から読み出されたＩＰパケットを４８バイト単位のデータブロックに分割し、これをペイロード８１として、これにＡＴＭセルヘッダ８０と内部ヘッダ８２を付加して、図１４（ｂ）に示す内部セルを構成し、バッファメモリ１５に供給する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
図１６は、ＩＰ出力回線インターフェイス２”−１の構成の一例を示す。
ＩＰ出力回線インターフェイス２”−１は、図６で説明した第１実施例の出力回線インターフェイス２と同様の構成要素からなり、デセル化回路２１'において、出力ポートＬＯ−１から受信した各セルから内部ヘッダ８２とＡＴＭセルヘッダ８０を除去し、ペイロード部に設定されたデータブロックをメモリ制御部２３'の制御の下で出力バッファメモリ２２に書き込む。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
図１７は、ＡＴＭ入力回線インターフェイス１０−ｋの構成の一例を示す。
ＡＴＭ入力回線インターフェイス１０−ｋは、ＡＴＭ入力回線ＩＮ−ｋから入力したセルを一時的に蓄積するバッファメモリ１０１と、入力セルのＶＰＩ／ＶＣＩと対応して出力セルに付すべき出力ＶＰＩ／ＶＣＩおよび内部ヘッダ情報を記憶したセルヘッダテーブル用メモリ１０２と、上記セルヘッダテーブルから読み出されたヘッダ情報に基いて入力セルヘッダ８０のＶＰＩ／ＶＣＩを変換し、内部セルヘッダ８２を生成して入力セルに付加するセルヘッダ変換部（生成・付与部）１０３と、上記ヘッダ変換された内部セルを出力回線番号／クラス別にキューイングするための入力バッファメモリ１０４と、上記入力バッファメモリへのセルの書き込みと読出しを制御するメモリ制御部１０５とからなる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
図１７は、ＡＴＭ出力回線インターフェイス２０―ｋの構成の一例を示す。
出力ポートＬＯ−ｋに現れる内部セルは、 ＡＴＭセルヘッダ８０のＶＰＩ／ＶＣＩの値が入力回線インターフェイスにおいて既に出力用のＶＰＩ／ＶＣＩ値に変換済みとなっているため、ＡＴＭ出力回線インターフェイス２０―ｋでは、出力ポートＬＯ−ｋから受信した各内部セルについて、セルヘッダ除去回路２５によって、内部セルヘッダ（付加ヘッダ）８２を除去し、順次にＡＴＭ出力回線ＯＵＴ−ｋに送出すればよい。
上記第３実施例のパケットスイッチによれば、１つの入力回線から受信したＩＰパケットをセル単位でＡＴＭ回線に接続された出力ポートに交換し、ＡＴＭセルの形で宛先ノードに転送し、宛先ノードで元のＩＰパケットに復元してＩＰ網に転送する伝送形式とすることができるため、ＩＰパケットの伝送遅延時間を短縮できる。尚、図１３は、スイッチ部３で輻輳状態を検出する構成となっているが、第２実施例と同様に、輻輳状態は各出力回線インターフェイスで検出するようにしてもよい。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正の内容】
【図面の簡単な説明】
【図１】
本発明によるパケットスイッチの第１の実施例を示すブロック図。
【図２】
図１における入力回線インターフェイス１−１の構成例を示すブロック図。
【図３】
本発明によるパケットスイッチに入力される可変長パケット（ＩＰパケット）と内部セルとの関係を示す図。
【図４】
ＩＰパケットヘッダ（ａ）とセルヘッダ（ｂ）のフォーマットを示す図。
【図５】
図１におけるスイッチ部３の構成例を示すブロック図。
【図６】
図１における出力回線インターフェイス２−１の構成例を示すブロック図。
【図７】
図１におけるスイッチ部３の他の構成例を示すブロック図。
【図８】
図１におけるスイッチ部３の更に他の構成例を示すブロック図。
【図９】
本発明によるパケットスイッチの第２の実施例を示すブロック図。
【図１０】
図９におけるスイッチ部３Ａの構成例を示すブロック図。
【図１１】
図９における出力回線インターフェイス２'−１の構成例を示すブロック図。
【図１２】
本発明によるパケットスイッチが適用される通信網の１例を示す図。
【図１３】
本発明によるパケットスイッチの第３の実施例を示すブロック図。
【図１４】
本発明の第３の実施例で適用される入力ＡＴＭセル（ａ）と内部セル（ｂ）のフォーマットを示す図。
【図１５】
図１３における入力回線インターフェイス１”−１の構成例を示すブロック図。
【図１６】
図１３における出力回線インターフェイス２”−１の構成例を示すブロック図。
【図１７】
図１３における入力回線インターフェイス１０−ｋの構成例を示すブロック図。
【図１８】
図１３における出力回線インターフェイス１０−ｋの構成例を示すブロック図。
【図１９】
本発明によるパケットスイッチに適用される入力回線インターフェイスの他の実施例を示すブロック図。
【図２０】
図１９の入力回線インターフェイスに適用されるクラス管理テーブルの１実施例を示す図。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正の内容】
【符号の説明】
１（１−１〜１−ｎ）…入力回線インターフェイス、２（２−１〜２−ｎ）…出力回線インターフェイス、３…スイッチ部、４…輻輳通知部、５…ルーティング管理部、１２…バッファメモリ、１３…ルーティングテーブル、１４…セル化回路、１５…入力バッファメモリ、１６…メモリ制御部、２１…デセル化回路、２２…バッファメモリ、２３…メモリ制御部、２４…バッファ量監視部、３１…多重化回路、３２（３２−１〜３２−ｎ）、３３（３３−１〜３３−ｎ）…セル転送制御部。