Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成17年5月11日(2005.5.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の検査装置にネットワークを解して接続され、これら検査装置で得られた画像の評価を行う検査装置評価システムであって、
前記複数の検査装置で得られた画像を評価し、その評価値が、前記複数の検査装置の画像の評価値が含まれていた所定の許容範囲、或いは設定値を外れた場合に、その旨を表示、或いは前記許容範囲或いは設定値を外れた検査装置の検査条件を調整する命令を出すことを特徴とする検査装置評価システム。
【請求項２】
荷電粒子源と、当該荷電粒子源から放出される荷電粒子線を試料に照射することによって放出される二次粒子を検出する検出器と、当該検出器の出力に基づいて画像を形成する制御プロセッサを備えた荷電粒子顕微鏡において、
前記制御プロセッサは、前記画像の複数の画素を含む複数の領域から、当該複数の領域の分解能を算出し、当該複数領域の分解能の平均値を算出することを特徴とする荷電粒子顕微鏡。
【請求項３】
請求項２において、
前記制御プロセッサは、前記複数領域の濃度勾配に基づいて、前記複数の分解能を算出することを特徴とする荷電粒子線顕微鏡。
【請求項４】
請求項２において、
前記制御プロセッサは、前記平均値を定期的に算出し、当該算出された平均値を時間推移情報とともに表示、或いは記憶することを特徴とする荷電粒子線顕微鏡。
【請求項５】
請求項２において、
前記制御プロセッサは、前記分解能に併せて、前記画像ノイズ，画像のＳＮ比、或いは前記分解能に基づいて計算される画質評価パラメータの少なくとも１つを算出することを特徴とする荷電粒子線顕微鏡。
【請求項６】
請求項５において、
前記制御プロセッサは、前記平均値，画像ノイズ，画像のＳＮ比、或いは画質評価パラメータの少なくとも１つにしきい値を設定する機能を備え、当該しきい値を前記平均値，画像ノイズ，画像のＳＮ比、或いは画質評価パラメータが超えたときに、その旨を表示装置に表示、或いは記憶することを特徴とする荷電粒子線顕微鏡。
【請求項７】
請求項５において、
前記平均値，画像ノイズ，画像のＳＮ比、或いは画質評価パラメータの少なくとも１つを定期的に評価し、その評価値を時間推移情報と共に表示、或いは記憶することを特徴とする荷電粒子線顕微鏡。
【請求項８】
請求項２において、
前記制御プロセッサは、表示装置に倍率精度、或いは倍率誤差を表示させることを特徴とする荷電粒子線顕微鏡。
【請求項９】
請求項２において、
前記平均値の単位が長さであることを特徴とする荷電粒子線顕微鏡。
【請求項１０】
請求項２において、
前記制御プロセッサは、前記複数領域ごとの濃度勾配から前記分解能を求め、前記画像全体、或いは一部領域に亘って重み付き平均化することを特徴とする荷電粒子線顕微鏡。
【請求項１１】
請求項１０において、
前記制御プロセッサは、前記画像の濃度をｚ、該画面内の任意の部分の位置を(ｘ，ｙ)として、前記複数領域ごとに多次、或いは一次関数ｚ＝ｆ（ｘ，ｙ）の曲面、或いは平面を当てはめ、前記関数の微分値から前記濃度勾配を求めることを特徴とする荷電粒子線顕微鏡。
【請求項１２】
荷電粒子源と、当該荷電粒子源から放出される荷電粒子線を試料に照射することによって放出される二次粒子を検出する検出器と、当該検出器の出力に基づいて画像を形成する制御プロセッサを備えた荷電粒子顕微鏡において、
前記制御プロセッサは、前記画像の部分領域に曲面、或いは平面を近似的に当てはめ、当該処理を画像全体、或いは一部領域に亘って行い、この結果を合成して画像を形成することを特徴とする荷電粒子線顕微鏡。
【請求項１３】
荷電粒子源から放出される荷電粒子線を試料に走査して、当該走査領域から放出された荷電粒子に基づいて画像を形成する画像形成方法において、
前記試料上の同等の寸法を有する複数のパターンに前記荷電粒子線を走査して、前記パターンの測長を行い、当該測長結果の平均値が、前記パターンの寸法に近くなるように、前記荷電粒子線の走査範囲を変更することを特徴とする画像形成方法。
【請求項１４】
複数の荷電粒子線装置からネットワークを経由して得られた画像に基づいて当該画像の分解能を評価する画像分解能評価用計算機であって、
当該画像分解能評価用計算機は、前記画像の複数の画素を含む複数の領域から、当該複数の領域の分解能を算出し、当該複数領域の分解能の平均値を算出することを特徴とする画像分解能評価用計算機。
【請求項１５】
請求項１４において、
前記画像分解能評価用計算機は、前記複数領域の濃度勾配に基づいて、前記複数の分解能を算出することを特徴とする画像分解能評価用計算機。
【請求項１６】
請求項１４において、
前記画像分解能評価用計算機は、前記平均値を定期的に算出し、当該算出された平均値を時間推移情報とともに表示、或いは記憶することを特徴とする画像分解能評価用計算機。
【請求項１７】
請求項１４において、
前記画像分解能評価用計算機は、前記分解能に併せて、前記画像ノイズ、画像のＳＮ比、或いは前記分解能に基づいて計算される画質評価パラメータの少なくとも１つを算出することを特徴とする画像分解能評価用計算機。
【請求項１８】
請求項１７において、
前記画像分解能評価用計算機は、前記平均値，画像ノイズ，画像のＳＮ比、或いは画質評価パラメータの少なくとも１つにしきい値を設定する機能を備え、当該しきい値を前記平均値，画像ノイズ，画像のＳＮ比、或いは画質評価パラメータが超えたときに、その旨を表示装置に表示、或いは記憶することを特徴とする画像分解能評価用計算機。
【請求項１９】
請求項１７において、
画像分解能評価用計算機は、前記平均値，画像ノイズ，画像のＳＮ比、或いは画質評価パラメータの少なくとも１つを定期的に評価し、その評価値を時間推移情報と共に表示、或いは記憶することを特徴とする画像分解能評価用計算機。
【請求項２０】
請求項１４において、
前記画像分解能評価用計算機は、表示装置に倍率精度、或いは倍率誤差を表示させることを特徴とする画像分解能評価用計算機。
【請求項２１】
請求項１４において、
前記平均値の単位が長さであることを特徴とする画像分解能評価用計算機。
【請求項２２】
請求項１４において、
前記画像分解能評価用計算機は、前記複数領域ごとの濃度勾配から前記分解能を求め、前記画像全体、或いは一部領域に亘って重み付き平均化することを特徴とする画像分解能評価用計算機。
【請求項２３】
請求項２２において、
前記画像分解能評価用計算機は、前記画像の濃度をｚ、該画面内の任意の部分の位置を（ｘ，ｙ）として、前記複数領域ごとに多次、或いは一次関数ｚ＝ｆ（ｘ，ｙ）の曲面、或いは平面を当てはめ、前記関数の微分値から前記濃度勾配を求めることを特徴とする画像分解能評価用計算機。
【手続補正書】
【提出日】平成17年6月30日(2005.6.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項９
【補正方法】変更
【補正の内容】
【請求項９】
前記第１の電極が、その主要面の少なくとも一箇所で第１の電極活物質に接触する第１集電体を含み、前記第２の電極が、その主要面の少なくとも一箇所に接触する前記第２の電極活物質を有する前記第２集電体を含むようにしたことを特徴とする請求項５記載の電気化学的電池。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１５
【補正方法】変更
【補正の内容】
【請求項１５】
前記集電体の小残部と前記カプラーの末端部が、同一材料から成ることを特徴とする請求項５記載の電気化学的電池。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項３５
【補正方法】変更
【補正の内容】
【請求項３５】
前記集電体の小残部と前記カプラーの末端部が、同一材料から成ることを特徴とする請求項２４記載の方法。
【手続補正書】
【提出日】平成16年10月28日(2004.10.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
正極と、炭素材料を活物質とする負極とを備えた非水系二次電池において、前記負極表面に酸化マグネシウムを含む層が形成されているか、または前記負極表面および前記正極表面に酸化マグネシウムを含む層が形成されていることを特徴とする非水系二次電池。
【請求項２】
負極表面または正極表面に形成された酸化マグネシウムを含む層がシャットダウン機能をもつ物質を含むことを特徴とする請求項１記載の非水系二次電池。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
【課題を解決するための手段】
請求項１の発明は、正極と、炭素材料を活物質とする負極とを備えた非水系二次電池において、前記負極表面に酸化マグネシウムを含む層が形成されているか、または前記負極表面および前記正極表面に酸化マグネシウムを含む層が形成されていることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
請求項２の発明は、請求項１の非水系二次電池において、負極表面または正極表面に形成された酸化マグネシウムを含む層がシャットダウン機能をもつ物質を含むことを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
表３の結果から、正極および負極の表面に酸化マグネシウムを含む層を形成していない電池Ｏでは、釘刺試験において５セルのうち３セルで結果が悪く、また、過充電試験において５セルのうち４セルで結果が悪かったのに対し、負極の表面に酸化マグネシウムを含む層を形成した電池Ｐと電池Ｑ、および正極および負極の表面に酸化マグネシウムを含む層を形成した電池Ｒ、電池Ｓ、電池Ｔにおいては、釘刺試験や過充電試験においては電池に変化は観察されなかった。このように、本発明の非水系二次電池においては、放電容量や容量維持率が大きく、しかも安全性に優れた電池が得られることがわかった。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
【発明の効果】
本発明は、正極と、炭素材料を活物質とする負極とを備えた非水系二次電池において、負極表面に酸化マグネシウムを含む層が形成されているか、または前記負極表面および前記正極表面に酸化マグネシウムを含む層が形成されていることを特徴とし、さらに、負極表面または正極表面に形成された酸化マグネシウムを含む層がシャットダウン機能をもつ物質を含むことを特徴とする。
【手続補正書】
【提出日】平成16年10月15日(2004.10.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ボルトとそれを固定するための金属からなる台座とを嵌合させた形状のボルトインサートタイプの蓄電池用端子を備えた蓄電池において、前記の台座のボルト座面と当接する部分に凸部を形成したことを特徴とする蓄電池。
【請求項２】
ボルトとそれを固定するための金属からなる台座とを嵌合させた形状のボルトインサートタイプの蓄電池用端子を備えた蓄電池において、前記ボルトの台座と当接するボルト座面上に凸部を形成したことを特徴とする蓄電池。
【請求項３】
前記、凸部の幅Ｗ（ｍｍ）がＷ≦（ボルト軸中心からボルト頭部外縁までの長さ−ボルト軸貫通孔の半径）−０．２（ｍｍ）であり、かつ、凸部のボルト座面との当接面積Ａ（ｍｍ ２ ）が、規定最大トルク（Ｎｍ）で締付けた時のボルトの最大軸力がＦｍａｘ（Ｎ）のとき、Ａ＞Ｆｍａｘ÷該台座材料の限界面圧（Ｎ／ｍｍ ２ ）であることを特徴とした請求項１又は２記載の蓄電池。
【手続補正書】
【提出日】平成16年10月22日(2004.10.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁性の基材と；前記基材上に形成された抵抗発熱体層と；前記基材上に形成され、一端が前記抵抗発熱体層の一端に接続された第１の電極層と、前記第１の電極層上に形成され、一端が前記第１の電極層の他端上に存在し、かつ他端が前記抵抗発熱体層の一端から１０〜９０μｍ離れた位置に存在した第２の電極層とを有する一対の電極部と；前記抵抗発熱体層上に形成された、前記抵抗発熱体層を保護する絶縁層と；を具備することを特徴とするヒータ。
【請求項２】
請求項１記載のヒータであって、前記抵抗発熱体層の厚さが８〜１３μｍであり、前記第１の電極層の厚さが８〜１７μｍであり、前記第２の電極層の厚さが８〜１７μｍであることを特徴とするヒータ。
【請求項３】
請求項１又は２記載のヒータであって、前記抵抗発熱体層の一端が前記第１の電極層上に存在し、前記第２の電極層の一部が前記絶縁層で覆われており、かつ前記基材から前記第２の電極層の上面までの高さが前記基材から前記抵抗発熱体層の頂部までの高さより小さいことを特徴とするヒータ。
【請求項４】
請求項１又は２記載のヒータであって、前記第１の電極層の一端が前記抵抗発熱体層上に存在し、前記第２の電極層の一部が前記絶縁層で覆われており、かつ前記基材から前記第２の電極層の上面までの高さが前記基材から前記第１の電極層の頂部までの高さより小さいことを特徴とするヒータ。
【請求項５】
感光体と、前記感光体を帯電させる帯電手段と、前記感光体に光を照射して前記感光体に静電潜像を形成する露光手段と、前記静電潜像にトナーを付着させてトナー像を形成する現像手段と、前記トナーを記録媒体に付着させて前記トナー像を前記記録媒体に転写する転写手段とを備えた、前記記録媒体に画像を形成する画像形成部と；前記記録媒体に付着した前記トナーを加熱して、溶融させる請求項１乃至４のいずれか１項に記載のヒータと、前記ヒータを支持する支持部材と、前記ヒータに前記記録媒体を圧接させ、かつ前記記録媒体を搬送する加圧ローラとを備えた、前記記録媒体に前記トナーを定着させるトナー定着部と；前記画像形成部に前記記録媒体を供給する記録媒体供給部と；前記画像形成部から前記トナー定着部に前記記録媒体を搬送する記録媒体搬送部と；を具備することを特徴とする画像形成装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】削除
【補正の内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
【発明の効果】
以上、詳説したように、請求項１記載のヒータでは、電極部の温度が低く、かつ絶縁層の絶縁破壊が起こり難い。請求項２記載のヒータでは、所望の大きさに抵抗発熱体層等が形成される。請求項３記載のヒータでは、第２の電極層の一部上に存在する絶縁層の絶縁破壊が起こり難い。請求項４記載のヒータでは、第２の電極層の一部上に存在する絶縁層の絶縁破壊が起こり難い。請求項５記載の画像形成装置では、支持部材等が溶融或いは焼け難く、かつ電子部品等が故障し難い。
【手続補正書】
【提出日】平成16年11月2日(2004.11.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
二つの電極とその電極間に介在する誘電体とから構成され、電極の一方がタンタルまたはその合金からなるコンデンサにおいて、その電極に接続された引き出しリード線がニオブ合金からなることを特徴とするコンデンサ。
【請求項２】
ニオブ合金が、ニオブと周期律表の２族乃至１６族から選ばれる元素の少なくとも１つとの合金である請求項１に記載のコンデンサ。
【請求項３】
ニオブ合金が、一部が窒化された合金である請求項１または２に記載のコンデンサ。
【請求項４】
一部窒化されたニオブ合金の窒素量が、２０〜150000質量ｐｐｍである請求項３に記載のコンデンサ。
【請求項５】
引き出しリード線が接続されている電極の構造が焼結体であり、そのＣＶ値が、少なくとも40000（ＣＶ／ｇ）以上である請求項１乃至４のいずれかに記載のコンデンサ。
【請求項６】
電極の一方のタンタルまたはその合金が、板状、箔状、棒状または粉末の焼結体の形状である請求項１乃至５のいずれかに記載のコンデンサ。
【請求項７】
誘電体が、高分子物質またはセラミックス化合物である請求項１乃至６のいずれかに記載のコンデンサ。
【請求項８】
他方の電極の材料が、電解液、有機半導体及び無機半導体から選ばれる少なくとも１種である請求項１乃至７のいずれかに記載のコンデンサ。
【請求項９】
有機半導体が、ポリアニリン、ポリオキシフェニレン、ポリフェニレンサルファイド、ポリチオフェン、ポリフラン、ポリピロール、ポリメチルピロール、及びこれらの置換誘導体から選ばれる少なくとも一種である請求項８記載のコンデンサ。
【請求項１０】
二つの電極とその電極間に介在する誘電体とから構成され、電極の一方がタンタルまたはその合金からなり、引き出しリード線を有するコンデンサの製造方法において、その電極にニオブ合金製のリード線を接続させることを特徴とするコンデンサの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
すなわち、本発明は以下のタンタルコンデンサに関する。
１．二つの電極とその電極間に介在する誘電体とから構成され、電極の一方がタンタルまたはその合金からなるコンデンサにおいて、その電極に接続された引き出しリード線がニオブ合金からなることを特徴とするコンデンサ。
２．ニオブ合金が、ニオブと周期律表の２族乃至１６族から選ばれる元素の少なくとも１つとの合金である前記１に記載のコンデンサ。
３．ニオブ合金が、一部が窒化された合金である前記１または２に記載のコンデンサ。
４．一部窒化されたニオブ合金の窒素量が、２０〜150000質量ｐｐｍである前記３に記載のコンデンサ。
５．引き出しリード線が接続されている電極の構造が焼結体であり、そのＣＶ値が、少なくとも40000（ＣＶ／ｇ）以上である前記１乃至４のいずれかに記載のコンデンサ。
６．電極の一方のタンタルまたはその合金が、板状、箔状、棒状または粉末の焼結体の形状である前記１乃至５のいずれかに記載のコンデンサ。
７．誘電体が、高分子物質またはセラミックス化合物である前記１乃至６のいずれかに記載のコンデンサ。
８．他方の電極の材料が、電解液、有機半導体及び無機半導体から選ばれる少なくとも１種である前記１乃至７のいずれかに記載のコンデンサ。
９．有機半導体が、ポリアニリン、ポリオキシフェニレン、ポリフェニレンサルファイド、ポリチオフェン、ポリフラン、ポリピロール、ポリメチルピロール、及びこれらの置換誘導体から選ばれる少なくとも一種である前記８記載のコンデンサ。
１０．二つの電極とその電極間に介在する誘電体とから構成され、電極の一方がタンタルまたはその合金からなり、引き出しリード線を有するコンデンサの製造方法において、その電極にニオブ合金製のリード線を接続させることを特徴とするコンデンサの製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
本発明のコンデンサにおいて、他方の電極（対極）は格別限定されるものではない。例えば、アルミニウム電解コンデンサ業界で公知である電解液、有機半導体及び無機半導体から選ばれた少なくとも１種の材料（化合物）が使用できる。
【手続補正書】
【提出日】平成16年9月27日(2004.9.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
弁作用金属に誘電体である酸化皮膜を形成し、次いで、この酸化皮膜に固体電解質層である電子共役系高分子に第一のプロトン酸を含む導電性高分子層を形成した後、この導電性高分子層をこの導電性高分子層に含まれる第一のプロトン酸より耐熱性の高い導電性高分子層を形成することができる第二のプロトン酸を含む溶液に浸漬することを特徴とする固体電解コンデンサの製造方法。
【請求項２】
弁作用金属に誘電体である酸化皮膜を形成し、次いで、この酸化皮膜に固体電解質層である電子共役系高分子に第一のプロトン酸を含む導電性高分子層を形成した後、この導電性高分子層をこの導電性高分子層に含まれる第一のプロトン酸より耐熱性の高い導電性高分子層を形成することができる第二のプロトン酸を含む溶液に浸漬することにより、前記導電性高分子層の第一のプロトン酸を第二のプロトン酸に交換することを特徴とする固体電解コンデンサの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
【課題を解決するための手段】本発明は、弁作用金属に誘電体である酸化皮膜を形成し、次いで、この酸化皮膜に固体電解質層である電子共役系高分子に第一のプロトン酸を含む導電性高分子層を形成した後、この導電性高分子層をこの導電性高分子層に含まれる第一のプロトン酸より耐熱性の高い導電性高分子層を形成することができる第二のプロトン酸を含む溶液に浸漬することを特徴とする固体電解コンデンサの製造方法に関する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また、本発明は、弁作用金属に誘電体である酸化皮膜を形成し、次いで、この酸化皮膜に固体電解質層である電子共役系高分子に第一のプロトン酸を含む導電性高分子層を形成した後、この導電性高分子層をこの導電性高分子層に含まれる第一のプロトン酸より耐熱性の高い導電性高分子層を形成することができる第二のプロトン酸を含む溶液に浸漬することにより、前記導電性高分子層の第一のプロトン酸を第二のプロトン酸に交換することを特徴とする固体電解コンデンサの製造方法に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】
【手続補正書】
【提出日】平成16年8月3日(2004.8.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
行方向に延びる１つまたは複数の行方向導体と、
クロスポイントが前記行方向導体と列方向導体との間の交点に形成されるように、列方向に延びる１つまたは複数の列方向導体と、
少なくとも１つのクロスポイントに形成される状態素子であって、互いに直列であるヒューズ及びアンチヒューズを含み、前記行方向導体及び前記列方向導体と電気接触している状態素子と、
を備えるワンタイムプログラマブルメモリアレイ。
【請求項２】
前記状態素子を取り囲む絶縁体をさらに備える請求項１に記載のメモリアレイ。
【請求項３】
前記状態素子は、前記ヒューズと前記アンチヒューズとの間に配置された薄い導体をさらに備える請求項１に記載のメモリアレイ。
【請求項４】
前記薄い導体が第１の薄い導体であり、前記状態素子が、前記行方向導体と前記列方向導体のうちの１つと前記アンチヒューズとの間に配置された、第２の薄い導体をさらに含む請求項３に記載のメモリアレイ。
【請求項５】
前記状態素子の前記ヒューズは、前記行方向導体及び列方向導体のうちの１つに沿って延びる請求項１に記載のメモリアレイ。
【請求項６】
前記状態素子の前記ヒューズは、前記ヒューズのほぼ中心に空洞が存在するように形成される請求項１に記載のメモリアレイ。
【請求項７】
前記ヒューズは、垂直に配向しているヒューズである請求項１に記載のメモリアレイ。
【請求項８】
行方向に延びる１つまたは複数の行方向導体と、
クロスポイントが前記行方向導体と列方向導体との間の交点に形成されるように、列方向に延びる１つまたは複数の列方向導体と、
少なくとも１つのクロスポイントに形成される状態素子であって、垂直に配向されたヒューズを含み、前記行方向導体及び前記列方向導体と電気接触している状態素子と、
を備えるワンタイムプログラマブルメモリアレイ。
【請求項９】
前記状態素子を取り囲む絶縁体をさらに備える請求項８に記載のメモリアレイ。
【請求項１０】
前記状態素子の前記垂直に配向したヒューズは、前記行方向導体方向及び列方向導体方向のうちの１つに沿って延びる請求項８に記載のメモリアレイ。
【請求項１１】
前記状態素子の前記垂直に配向したヒューズは、前記ヒューズのほぼ中心に空洞が存在するように形成される請求項８に記載のメモリアレイ。
【請求項１２】
各メモリアレイが、
行方向に延びる１つまたは複数の行方向導体と、
クロスポイントが前記行方向導体と列方向導体との間の交点に形成されるように、列方向に延びる１つまたは複数の列方向導体と、
少なくとも１つのクロスポイントに形成される状態素子であって、垂直に配向されたヒューズ及び互いに直列にされたヒューズとアンチヒューズとの組み合わせのうちの１つを含み、前記行方向導体及び前記列方向導体と電気接触している状態素子とを含む、１つまたは複数のメモリアレイと
前記行方向導体のそれぞれに接続され前記メモリアレイの行を選択するための行アドレス指定回路と、
前記列方向導体のそれぞれに接続され前記メモリアレイの列を選択するための列アドレス指定回路と、
を備えるワンタイムプログラマブルメモリ。
【請求項１３】
前記メモリ内の前記メモリアレイと関連する前記行アドレス指定回路及び前記列アドレス指定回路は、少なくとも部分的に前記メモリアレイの下に配置されている請求項１２に記載のメモリ。
【請求項１４】
前記メモリアレイが積層されている請求項１２に記載のメモリ。
【請求項１５】
結合された行方向導体層および列方向導体層の数が、前記メモリアレイの数よりも１大きい請求項１４に記載のメモリ。
【請求項１６】
結合された行方向導体層および列方向導体層の数が、前記メモリアレイの数の２倍である請求項１４に記載のメモリ。
【請求項１７】
前記行アドレス指定回路は、前記行方向導体のそれぞれに接続された行トランジスタであって、それぞれが、書込み電圧及び読出し電圧のうちの１つを前記接続された行方向導体に選択的に印加するために用いられる行トランジスタをさらに含む請求項１２に記載のメモリ。
【請求項１８】
前記列アドレス指定回路は、前記列方向導体のそれぞれに接続された列トランジスタであって、それぞれが、等化電位を関連の接続された列方向導体に印加することが可能である列トランジスタをさらに含む請求項１２に記載のメモリ。
【請求項１９】
前記列アドレス指定回路は、前記列方向導体のそれぞれに接続され、それぞれ、選択されたユニットメモリセルからの電流量を検知するために用いられる電流センサをさらに含む請求項１８に記載のメモリ。
【請求項２０】
前記電流センサは、前記等化電位とほぼ等しい仮想電位を関連する列方向導体に印加することが可能な請求項１９に記載のメモリ。
【請求項２１】
前記等化電位は、接地電位である請求項２０に記載のメモリ。
【請求項２２】
前記アンチヒューズの抵抗は、前記アンチヒューズに対する電圧が変化するにつれて変化する請求項１に記載のメモリアレイ。
【請求項２３】
前記アンチヒューズの抵抗は、前記アンチヒューズに対する電圧が増加するにつれて減少する請求項２２に記載のメモリアレイ。
【請求項２４】
前記アンチヒューズの抵抗は、前記アンチヒューズに対する電圧が変化するにつれて変化する請求項１２に記載のメモリ。
【請求項２５】
前記アンチヒューズの抵抗は、前記アンチヒューズに対する電圧が増加するにつれて減少する請求項２４に記載のメモリ。
【手続補正書】
【提出日】平成16年9月7日(2004.9.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のトンネル接合と、
前記第１のトンネル接合と直列の第２のトンネル接合と、を備え、
前記第１のトンネル接合は、第１の抵抗状態から第２の抵抗状態に変化し、
該第１のトンネル接合は、該第２のトンネル接合とは異なるアンチヒューズ特性を持つ、
メモリ・セル。
【請求項２】
前記第２の抵抗状態は、短絡状態である、
請求項１に記載のメモリ・セル。
【請求項３】
前記アンチヒューズ特性は、破壊電圧であり、
前記第１のトンネル接合は、前記第２のトンネル接合よりも低い破壊電圧を持つ、
請求項１に記載のメモリ・セル。
【請求項４】
前記第１のトンネル接合は、誘電体を含み、
前記第２のトンネル接合は、誘電体を含む、
請求項３に記載のメモリ・セル。
【請求項５】
前記第１のトンネル接合のトンネリング領域は、前記第２のトンネル接合のトンネリング領域よりも小さい、
請求項４に記載のメモリ・セル。
【請求項６】
前記第１のトンネル接合の前記誘電体は、不均一な厚さを有する、
請求項４に記載のメモリ・セル。
【請求項７】
前記第１のトンネル接合の前記誘電体は、該第１のトンネル接合のトンネリング領域を画定する特徴形状を含む、
請求項６に記載のメモリ・セル。
【請求項８】
前記アンチヒューズ特性は、抵抗であり、
前記第１のトンネル接合は、書き込みプロセス前に前記第２のトンネル接合よりも高い抵抗を有する、
請求項１に記載のメモリ・セル。
【請求項９】
前記第１のトンネル接合は、誘電体を含み、
前記第２のトンネル接合は、誘電体を含む、
請求項８に記載のメモリ・セル。
【請求項１０】
前記第１のトンネル接合のトンネリング領域は、前記第２のトンネル接合のトンネリング領域よりも小さい、
請求項９に記載のメモリ・セル。
【請求項１１】
メモリ・セルのアレイと、
前記メモリ・セルに接続された複数のワード線と、
前記メモリ・セルに接続された複数のビット線と、を備えるメモリ・アレイであって、
前記ワード線は、該メモリ・セルにおいて前記ビット線と交差しており、
前記メモリ・セルのそれぞれは、さらに、
第１のトンネル接合と、
前記第１のトンネル接合に直列の第２のトンネル接合と、を備えており、
前記第１のトンネル接合は、第１の抵抗状態から第２の抵抗状態に変化し、
該第１のトンネル接合は、該第２のトンネル接合とは異なるアンチヒューズ特性を持つ、
メモリ・アレイ。
【請求項１２】
前記第２の抵抗状態は、短絡状態である、
請求項１１に記載のメモリ・アレイ。
【請求項１３】
前記アンチヒューズ特性は、破壊電圧であり、
前記第１のトンネル接合は、前記第２のトンネル接合よりも低い破壊電圧を持つ、
請求項１１に記載のメモリ・アレイ。
【請求項１４】
前記第１のトンネル接合は、誘電体を含み、
前記第２のトンネル接合は、誘電体を含む、
請求項１３に記載のメモリ・アレイ。
【請求項１５】
前記第１のトンネル接合のトンネリング領域は、前記第２のトンネル接合のトンネリング領域よりも小さい、
請求項１４に記載のメモリ・アレイ。
【請求項１６】
前記第１のトンネル接合の前記誘電体は、不均一な厚さを有しており、さらに、該第１のトンネル接合の該誘電体は、該第１のトンネル接合のトンネリング領域を画定する特徴形状を有する、
請求項１４に記載のメモリ・アレイ。
【請求項１７】
前記アンチヒューズ特性は、抵抗であり、
前記第１のトンネル接合は、書き込みプロセス前に前記第２のトンネル接合よりも高い抵抗を有する、
請求項１１に記載のメモリ・アレイ。
【請求項１８】
前記第１のトンネル接合は、誘電体を含み、
前記第２のトンネル接合は、誘電体を含む、
請求項１７に記載のメモリ・アレイ。
【請求項１９】
前記第１のトンネル接合のトンネリング領域は、前記第２のトンネル接合のトンネリング領域よりも小さい、
請求項１８に記載のメモリ・アレイ。
【手続補正書】
【提出日】平成17年7月27日(2005.7.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
磁気メモリセルのアレイと、及び
前記メモリセルアレイの一方の側にあり、第１の方向に延在する複数の第１の導体とを含み、
前記第１の導体が、前記磁気メモリセルのうちの少なくともいくつかのメモリセルから第２の方向にオフセットされ、前記第１の方向と前記第２の方向とが直交する、データ記憶デバイス。
【請求項２】
前記磁気メモリセルのうちの少なくともいくつかの磁気メモリセルが、２つの隣接する第１の導体間に存在する、請求項１に記載のデバイス。
【請求項３】
前記磁気メモリセルのうちの少なくともいくつかの磁気メモリセルは、２つの隣接する第１の導体に書込み電流が供給される際に、前記２つの隣接する第１の導体からの磁界にさらされるように配置される、請求項１に記載のデバイス。
【請求項４】
前記メモリセルアレイの第２の側に複数の第２の導体をさらに含み、前記第２の導体が前記第２の方向に延在し、前記メモリセルと直接的に接触する、請求項１に記載のデバイス。
【請求項５】
前記メモリセルアレイの第２の側に複数の第２の導体をさらに含み、前記第２の導体が前記第１の方向に延在し、前記メモリセルから第３の方向に間隔をおいて配置され、前記第３の方向が前記第１の方向および前記第２の方向と直交する、請求項１に記載のデバイス。
【請求項６】
複数のバイアをさらに含み、前記第１の導体が、前記メモリセルから第３の方向に間隔をおいて配置され、各バイアが、前記第１の導体を１つのみの磁気メモリセルに電気的に接続し、前記第３の方向が前記第１の方向および前記第２の方向と直交する、請求項１に記載のデバイス。
【請求項７】
前記第１の導体から電気的に絶縁された第２の導体の段をさらに含み、前記第１の導体が、前記第２の導体と前記メモリセルとの間に配置される、請求項６に記載のデバイス。
【請求項８】
前記第１の導体が、前記第２の導体と同じ量だけ前記第２の方向にオフセットされる、請求項７に記載のデバイス。
【請求項９】
前記第１の導体と前記メモリセルとの間に配置される複数の第２の導体をさらに含み、各磁気メモリセルが、前記第２の導体のうちの１つのみと直に電気的に接触する、請求項１に記載のデバイス。
【請求項１０】
前記第２の導体が、前記メモリセルと位置合わせされる、請求項９に記載のデバイス。
【請求項１１】
各メモリセルが、前記第１の導体のうちの１つのみと直に物理的に接触する、請求項１に記載のデバイス。
【請求項１２】
前記第１の導体から電気的に絶縁された第２の導体の段をさらに含み、前記第１の導体が、前記第２の導体と前記メモリセルとの間に配置される、請求項１に記載のデバイス。
【請求項１３】
前記メモリセルが磁気抵抗素子を含む、請求項１に記載のデバイス。
【請求項１４】
前記メモリセルに最も近い２つの隣接する前記第１の導体に書込み電流を供給することを含む、請求項１に記載のデバイスのメモリセルに書込みを行う方法。
【請求項１５】
磁気メモリセルのアレイと、
前記メモリセルアレイの第１の側にあり、第１の方向に延在する複数の第１の導体と、及び
前記メモリセルアレイの第２の側にあり、第２の方向に延在する複数の第２の導体とを含み、
前記第１の方向と前記第２の方向とが直交し、
前記メモリセルが前記第１の導体から前記第２の方向にオフセットされている、磁気ランダムアクセスメモリデバイス。
【請求項１６】
前記メモリセルアレイの第２の側に複数の第３の導体をさらに含み、前記第３の導体が前記第１の方向に延在し、前記メモリセルから第３の方向に間隔をおいて配置され、前記第３の方向が前記第１の方向および前記第２の方向と直交する、請求項１５に記載のデバイス。
【請求項１７】
複数のバイアをさらに含み、前記第１の導体が、前記メモリセルから第３の方向に間隔をおいて配置され、各バイアが、前記第１の導体を１つのみの磁気メモリセルに電気的に接続し、前記第３の方向が前記第１の方向および前記第２の方向と直交する、請求項１５に記載のデバイス。
【請求項１８】
前記第１の導体から電気的に絶縁された複数の第３の導体をさらに含み、前記第３の導体が前記第１の方向に延在し、前記第１の導体が、前記第３の導体と前記メモリセルとの間に配置される、請求項１７に記載のデバイス。
【請求項１９】
前記第１の導体と前記メモリセルとの間に配置された複数の第３の導体をさらに含み、前記第３の導体が前記第１の方向に延在し、各磁気メモリセルが、前記第３の導体のうちの１つのみと直に電気的に接触する、請求項１５に記載のデバイス。
【請求項２０】
各メモリセルが、前記第１の導体のうちの１つと直に物理的に接触する、請求項１５に記載のデバイス。
【請求項２１】
前記第１の導体から電気的に絶縁された第３の導体の段をさらに含み、前記第１の導体が、前記第３の導体と前記メモリセルとの間に配置される、請求項１５に記載のデバイス。
【請求項２２】
メモリセルに最も近い２つの隣接する導体に書込み電流を供給することを含む、磁気ランダムアクセスメモリデバイスのメモリセルに書込みを行う方法。
【請求項２３】
磁気抵抗素子のアレイと、及び
前記アレイの一方の側にあり、第１の方向に延在する複数の第１の導体とを含み、
前記第１の導体が、磁気メモリセルのうちの少なくともいくつかのメモリセルから第２の方向にオフセットされ、前記第１の方向と前記第２の方向とが直交する、装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
ここで図３を参照すると、選択されたメモリセルに書込みを行う方法が示される。書込み電流は、選択されたメモリセルに最も近い２つのワード線に供給され（ブロック１１０）、さらに書込み電流は、メモリセルと交差するビット線に供給される（ブロック１１２）。これらの３本の線からの結合された磁界によって、選択されたメモリセルの磁化は、所望の向きを呈する。磁界の向きの方向は、書込み電流の方向に依存する。
【手続補正書】
【提出日】平成16年10月8日(2004.10.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体記憶装置及び半導体記憶装置の製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板内に形成された第１導電型のソース領域、ドレイン領域及びその両領域間に形成された第２導電型のチャネル領域と前記半導体基板上に形成されたゲート電極を具備するＤＲＡＭのメモリセルのＭＩＳＦＥＴにおいて、
前記ソース領域及びドレイン領域は、前記半導体基板表面からの最大深さが５０ｎｍ以上であり、
前記チャネル領域を形成する不純物の濃度分布は、前記半導体基板の表面から第１の深さ領域においては１Ｅ１７〜２Ｅ１８（ｃｍ−３）であり、前記ソース領域及びドレイン領域の最深部と接する前記第１の深さ領域よりも深い第２の深さ領域においては２Ｅ１７（ｃｍ−３）以上である少なくとも２つの領域を有することを特徴とする半導体記憶装置。
【請求項２】
前記ＭＩＳＦＥＴの前記ソース領域及びドレイン領域の少なくとも一方においては、前記チャネル領域と前記ソース領域またはドレイン領域とで形成されるｐｎ接合の位置が半導体基板の表面から浅い第１の領域と第１の領域よりも深い第２領域の２種類から成り、前記第１の領域のｐｎ接合は前記第２の領域のｐｎ接合より前記ゲート電極側に位置することを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
半導体基板内に形成された第１導電型のソース領域、ドレイン領域及びその両領域間に形成された第２導電型のチャネル領域と前記半導体基板上に形成されたゲート電極を具備するＤＲＡＭのメモリセルのＭＩＳＦＥＴにおいて、
前記ソース領域及びドレイン領域の、半導体基板表面からの最大深さは５０ｎｍ以上であり、
前記チャネル領域の不純物濃度分布は、半導体基板表面からの深さ５０ｎｍから３００ｎｍの領域において、深さ方向に３つの濃度分布のピークを有することを特徴とする半導体記憶装置。
【請求項４】
半導体基板内に形成された第１導電型のソース領域、ドレイン領域及びその両領域間に形成された第２導電型のチャネル領域と前記半導体基板上に形成されたゲート電極を具備するＤＲＡＭのメモリセルのＭＩＳＦＥＴを含む半導体装置の製造方法において、
前記ソース領域及びドレイン領域での不純物の半導体基板表面からの最大深さが５０ｎｍ以上となるように形成し、
前記チャネル領域の不純物濃度分布が、半導体基板表面からの深さ５０ｎｍから
３００ｎｍの領域において、深さ方向に３つの不純物濃度分布のピークを有するように、３種類のイオンエネルギーでイオンインプランテーションすることを特徴とする半導体記憶装置の製造方法。
【請求項５】
前記ＭＩＳＦＥＴにおいて、前記チャネル領域を構成する３つの不純物濃度分布は、３種類のイオンエネルギーにより一回ずつ注入されることにより形成され、第１の不純物濃度分布は前記半導体基板表面近傍にピークを持ち、第２の不純物濃度分布は前記ソース領域及びドレイン領域の深さと同じか、それ以上の深さで且つ素子分離領域よりも浅い位置にピークを持ち、第３の不純物濃度分布は前記第１，第２不純物濃度分布のピークの間の深さにピークをもつことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記ＭＩＳＦＥＴにおいて、前記チャネル領域を構成する３つの不純物濃度分布のうち前記第１の不純物濃度分布は前記ＭＩＳＦＥＴのＶＴＨ制御用であり、前記第２の不純物濃度分布および第３の不純物濃度分布はショートチャネル対策用の不純物分布用であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記ＭＩＳＦＥＴの前記ソース領域及びドレイン領域の少なくとも一方においては、前記チャネル領域と前記ソース領域またはドレイン領域とで形成されるｐｎ接合の位置が半導体基板の表面から浅い第１の領域と第１の領域よりも深い第２領域の２種類から成り、前記第１の領域のｐｎ接合は前記第２の領域のｐｎ接合より前記ゲート電極側に位置することを特徴とする請求項４乃至請求項６の何れか一項に記載の半導体記憶装置の製造方法。
【請求項８】
前記ＭＩＳＦＥＴの前記チャネル領域の３つの不純物濃度分布において、前記３種類のチャネル領域形成用イオンインプランテーションのうち、少なくともその1種類、もしくは２種類による不純物領域は、ＤＲＡＭのメモリセル以外の周辺回路のＭＩＳＦＥＴのチャネル領域の不純物領域と同時に形成されることを特徴とする請求項４乃至７の何れか一項に記載の半導体装置の製造方法。
【請求項９】
前記ＭＩＳＦＥＴにおいて、３種類のイオンエネルギーのイオンインプランテーションにより形成されるチャネル領域形成用イオンインプランテーションのうち、少なくともその1種類、もしくは２種類は、前記ソース領域またはドレイン領域、もしくはその両領域と前記ゲート電極端部近傍の基板内領域において局所的に接するように、ポケット構造が形成されることを特徴とする請求項７叉は８に記載の半導体装置の製造方法。
【請求項１０】
前記３種類のイオンエネルギーのイオンインプランテーションにより形成されるチャネル領域を有するメモリセル内のＭＩＳＦＥＴのＶＴＨは前記メモリセル以外の領域の周辺回路のＭＩＳＦＥＴのＶＴＨよりも大きいことを特徴とする請求項８記載の半導体装置の製造方法。
【手続補正書】
【提出日】平成16年10月8日(2004.10.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板に設けられた凹部に配置された有機半導体層と、
ドレイン電極およびソース電極と、
前記有機半導体層に対してゲート絶縁層を介して配置されたゲート電極と、
を含み、
前記ゲート電極は、前記基板に埋め込まれている、有機半導体装置。
【請求項２】
基板の上に配置された絶縁層と、
前記絶縁層に設けられた凹部に配置された有機半導体層と、
ドレイン電極およびソース電極と、
前記有機半導体層に対してゲート絶縁層を介して配置されたゲート電極と、
を含み、
前記ゲート電極は、前記基板に埋め込まれている、有機半導体装置。
【請求項３】
請求項２において、
前記ドレイン電極または前記ソース電極の上に、前記絶縁層の少なくとも一部が配置され、
前記有機半導体層の上に、前記ソース電極または前記ドレイン電極が配置された、有機半導体装置。
【請求項４】
請求項１ないし３のいずれかにおいて、
前記ドレイン電極および前記ソース電極は、前記有機半導体層を挟むように配置された、有機半導体装置。
【請求項５】
請求項１、２ないし４のいずれかにおいて、
前記ドレイン電極および前記ソース電極は、前記凹部の側面に配置された、有機半導体装置。
【請求項６】
請求項１、２ないし４のいずれかにおいて、
前記ドレイン電極および前記ソース電極のうちいずれか一方の電極が前記凹部の底面に配置され、かつ、該電極の上に前記有機半導体層が配置され、
さらに、前記ドレイン電極および前記ソース電極のうち他方の電極が前記有機半導体層の上に配置された、有機半導体装置。
【請求項７】
請求項１ないし６のいずれかにおいて、
前記ゲート電極は前記凹部の側面に配置された、有機半導体装置。
【請求項８】
請求項１または２において、
前記ゲート電極は、第１電極部および第２電極部から構成され、
前記有機半導体層は、前記ゲート電極を構成する前記第１電極部と前記第２電極部との間に、前記ゲート絶縁層を介して挟まれた状態で配置された、有機半導体装置。
【請求項９】
請求項８において、
前記ゲート電極を構成する前記第１電極部が前記凹部の底面に配置され、かつ、前記第１電極部の上に前記有機半導体層が配置され、
さらに、前記ゲート電極を構成する前記第２電極部が前記有機半導体層の上に配置された、有機半導体装置。
【請求項１０】
請求項１または２において、
前記ドレイン電極および／または前記ソース電極は、前記基板に埋め込まれている、有機半導体装置。
【請求項１１】
請求項１または２において、
前記ドレイン電極と前記ソース電極との間を流れる電流の方向は、前記基板の面方向と平行である、有機半導体装置。
【請求項１２】
請求項１または２において、
前記ドレイン電極と前記ソース電極との間を流れる電流の方向は、前記基板の面方向と垂直である、有機半導体装置。
【請求項１３】
請求項１ないし１２のいずれかにおいて、
さらに、ホール輸送／注入層を含む、有機半導体装置。
【請求項１４】
請求項１ないし１３のいずれかにおいて、
さらに、電子輸送／注入層を含む、有機半導体装置。
【請求項１５】
請求項１ないし１４のいずれかに記載の有機半導体装置を用いた、電子機器。
【手続補正書】
【提出日】平成16年7月21日(2004.7.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０１８９
【補正方法】変更
【補正の内容】
【０１８９】
（第４の実施形態）
本発明の第４の実施形態について図面を参照しながら説明する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０２４０
【補正方法】変更
【補正の内容】
【０２４０】
この第１及び第２のビットセル４１Ａ、４１Ｂのように、第３及び第４のビットセル４２Ａ、４２Ｂと比べて、その面積を単純に小さくするだけでなく、第２のレイアウトデザインルールとして、第１及び第２のビットセル４１Ａ、４１Ｂにダミーパターン４０を追加する。これにより、新たな基準値の誤差範囲に入るように再設計を行なう場合もある。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０２７７
【補正方法】変更
【補正の内容】
【０２７７】
従って、ビットセル５０Ａとビットセル５０Ｂとの間、又は配線層６０と第１の配線層６０Ａとの間のように、第１のＯＰＣマスクデータと期待値との間の誤差が大きくなる場合には、第１の基準値と異なる第２の基準値に設定し直すことにより、第２のＯＰＣマスクデータを作成することができる。すなわち、第１のＯＰＣマスクデータと期待値との間の誤差が第１の基準値より大きくなった場合には、第２の基準値を電気的仕様であるリーク電流を満足するものに変更することができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０２８３
【補正方法】変更
【補正の内容】
【０２８３】
このことから、モニタ回路、遅延制御回路又はリーク抑止回路の有無によって、第１のＯＰＣマスクデータと期待値との間の誤差が大きい場合には、第１の基準値と異なる第２の基準値に設定し直すことにより、第２のＯＰＣマスクデータを作成することができる。すなわち、第１のＯＰＣマスクデータと期待値との間の誤差が第１の基準値より大きくなった場合には、第２の基準値を電気的仕様である動作速度を満足するものに変更することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図１０】
本発明に係る半導体集積回路装置を構成する設計パターンにおける電気的仕様とそれを実現する設計手法とのカテゴリ体系を表わす図である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
（ａ）は本発明の第２の実施形態の第７実施例に係るチップ状の半導体集積回路装置と該チップ上に形成されるＳＲＡＭブロックとにおける設計パターンの適用物理寸法及び適用条件を表わす表である。
（ｂ）は（ａ）に示すＳＲＡＭブロックを示す模式的な平面図である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】図１７
【補正方法】変更
【補正の内容】
【図１７】
（ａ）は本発明の第３の実施形態の第１実施例に係るチップ状の半導体集積回路装置と該チップ上に形成されるＳＲＡＭブロックとにおける設計パターンの適用物理寸法及び適用条件を表わす表である。
（ｂ）は（ａ）に示すＳＲＡＭブロックを示す模式的な平面図である。
【手続補正書】
【提出日】平成16年10月27日(2004.10.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デジタル回路とアナログ回路が混在して半導体基板上に形成された半導体集積回路と、
前記半導体基板を共有する発振器と、
前記発振器の出力のジッタ値を測定するジッタ測定回路とを備えることを特徴とするノイズ検出装置。
【請求項２】
前記発振器は、リング発振器または電圧制御発振器であることを特徴とする請求項１記載のノイズ検出装置。
【請求項３】
デジタル回路とアナログ回路とが混在して形成された半導体基板と、
前記半導体基板に形成され、前記デジタル回路で発生するノイズを検出する発振器とを備えることを特徴とする半導体集積回路。
【請求項４】
前記発振器は、リング発振器または電圧制御発振器であることを特徴とする請求項３記載の半導体集積回路。
【請求項５】
前記発振器は、前記アナログ回路と電源配線を共有することを特徴とする請求項３または４記載の半導体集積回路。
【請求項６】
前記発振器は、ドライバ回路を介して外部出力端子に接続されることを特徴とする請求項３〜５のいずれか１項記載の半導体集積回路。
【請求項７】
前記ドライバ回路は、前記アナログ回路の出力回路と外部出力端子を共有することを特徴とする請求項６記載の半導体集積回路。
【請求項８】
前記発振器および前記ドライバ回路の動作を制御する制御回路をさらに備えることを特徴とする請求項６または７記載の半導体集積回路。
【請求項９】
前記制御回路は、１つまたは複数の外部入力信号に基づいて、前記発振器および前記ドライバ回路の動作を制御することを特徴とする請求項８記載の半導体集積回路。
【請求項１０】
前記ドライバ回路に接続されるメタル配線またはコンタクトの位置を変更することにより、前記デジタル回路の論理回路を修正することを特徴とする請求項６〜９のいずれか１項記載の半導体集積回路。
【請求項１１】
前記発振器または前記ドライバ回路に接続されるメタル配線またはコンタクトの位置の変更により、前記発振器が不活性状態にされることを特徴とする請求項６〜１０のいずれか１項記載の半導体集積回路。
【請求項１２】
前記発振器は、前記デジタル回路のレイアウト領域の内部またはその周辺の空き領域に配置されていることを特徴とする請求項３〜１１のいずれか１項記載の半導体集積回路。
【請求項１３】
前記発振器の発振周波数を制御する電圧が入力されるトランジスタのチャネルの導電型は、前記半導体基板の導電型と逆であることを特徴とする請求項３〜１２のいずれか１項記載の半導体集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
これにより、半導体集積回路の様々の場所に発振器を設けた場合においても、必要に応じて特定の発振器のみを動作させることが可能となる。
このため、基板電流による雑音の程度や伝播経路が半導体集積回路内で一様でない場合においても、基板電流による雑音を確実に捕らえることができ、デジタル回路で発生するノイズの検出精度を向上させることが可能となる。
また、請求項９記載の半導体集積回路によれば、前記制御回路は、１つまたは複数の外部入力信号に基づいて、前記発振器および前記ドライバ回路の動作を制御することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
これにより、アナログ回路または発振器を切り替えて動作させることが可能となり、アナログ回路の電源パットを発振器の電源パットに流用した場合においても、アナログ回路および発振器をそれぞれ別個に動作させることが可能となる。
また、請求項１０記載の半導体集積回路によれば、前記ドライバ回路に接続されるメタル配線またはコンタクトの位置を変更することにより、前記デジタル回路の論理回路を修正することを特徴とする。