【手続補正書】
【提出日】平成16年3月8日(2004.3.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲートがワード線に接続され、一方のソース／ドレインがビット線に接続された転送トランジスタと、
前記転送トランジスタの他方のソース／ドレインにそれぞれ一方の電極が接続された複数の順次電圧を印加できるキャパシタと
を有することを特徴とする半導体記憶装置。
【請求項２】
請求項１記載の半導体記憶装置において、
複数の前記キャパシタは、常誘電体を誘電体膜とする常誘電体キャパシタと、強誘電体を誘電体膜とする強誘電体キャパシタとを含む
ことを特徴とする半導体記憶装置。
【請求項３】
請求項２記載の半導体記憶装置において、
前記ビット線の信号を反転し、前記強誘電体キャパシタの他方の電極に、印加するプレート線制御回路を更に有する
ことを特徴とする半導体記憶装置。
【請求項４】
半導体基板上に形成された転送トランジスタと、
前記転送トランジスタの一方のソース／ドレイン拡散層に接続された柱状の蓄積電極と、
前記蓄積電極の表面を覆う誘電体膜と、
前記誘電体膜を介して前記蓄積電極を覆う複数のプレート電極と
を有することを特徴とする半導体記憶装置。
【請求項５】
請求項４記載の半導体記憶装置において、
前記誘電体膜は、前記蓄積電極の側壁に形成された常誘電体膜と、前記蓄積電極の上面に形成された強誘電体膜とを有し、
複数の前記プレート電極は、前記常誘電体膜を介して前記蓄積電極の側壁を覆う第１のプレート電極と、前記強誘電膜を介して前記蓄積電極の上面を覆う第２のプレート電極とを有する
ことを特徴とする半導体記憶装置。
【請求項６】
請求項４記載の半導体記憶装置において、
複数の絶縁膜と複数の導電膜とが交互に積層されてなり、前記誘電体膜を介して前記蓄積電極の側面を囲う積層膜を有し、
複数の前記プレート電極は、複数の前記導電膜により構成されている
ことを特徴とする半導体記憶装置。
【請求項７】
請求項６記載の半導体記憶装置において、
前記誘電体膜は、前記蓄積電極の側壁の第１の領域に形成された常誘電体膜と、前記蓄積電極の側壁の第２の領域に形成された強誘電体膜とを有し、
前記蓄積電極と、前記常誘電体膜と、前記常誘電体膜を介して前記蓄積電極の前記第１の領域を覆う前記プレート電極とにより常誘電体キャパシタが構成され、
前記蓄積電極と、前記強誘電体膜と、前記強誘電体膜を介して前記蓄積電極の前記第２の領域を覆う前記プレート電極とにより強誘電体キャパシタが構成されている
ことを特徴とする半導体記憶装置。
【請求項８】
請求項４乃至７のいずれか１項に記載の半導体記憶装置において、
前記蓄積電極と、前記誘電体膜と、複数の前記プレート電極とにより、複数の強誘電体キャパシタが構成されている
ことを特徴とする半導体記憶装置。
【請求項９】
下地基板上に、第１の導電膜よりなり、前記下地基板に達する開口部が形成された第１のプレート電極を形成する工程と、
前記開口部内の前記第１のプレート電極の側壁に第１の誘電体膜を形成する工程と、
前記開口部内に第２の導電膜を埋め込み、前記第２の導電膜よりなる蓄積電極を形成する工程と、
前記蓄積電極上に第２の誘電体膜を形成する工程と、
前記第２の誘電体膜上に、第３の導電膜よりなる第２のプレート電極を形成する工程と
を有することを特徴とする半導体記憶装置の製造方法。
【請求項１０】
下地基板上に、複数の絶縁膜と複数の導電膜とが交互に積層されてなる積層膜を形成する工程と、
前記積層膜に前記下地基板に達する開口部を形成する工程と、
前記開口部内の前記積層膜の側壁に誘電体膜を形成する工程と、
前記開口部内に導電膜を埋め込み、前記導電膜よりなる蓄積電極を形成する工程と
を有することを特徴とする半導体記憶装置の製造方法。
【請求項１１】
下地基板上に、第１の導電膜よりなり、前記下地基板に達する開口部が形成されたプレート電極を形成する工程と、
前記開口部内の前記プレート電極の側壁に第１の誘電体膜を形成する工程と、
前記開口部内に第２の導電膜を埋め込み、前記第２の導電膜よりなる第１の蓄積電極を形成する工程と、
前記第１の蓄積電極及び前記プレート電極上に、複数の絶縁膜と複数の導電膜とが交互に積層されてなる積層膜を形成する工程と、
前記積層膜に、前記第１の蓄積電極に達する第２の開口部を形成し、複数の前記導電膜よりなる複数のプレート電極を形成する工程と、
前記第２の開口部内の前記積層膜の側壁に第２の誘電体膜を形成する工程と、
前記第２の開口部内に第３の導電膜を埋め込み、前記第３の導電膜よりなり前記第１の蓄積電極に接続された第２の蓄積電極を形成する工程と
を有することを特徴とする半導体記憶装置の製造方法。
【請求項１２】
下地基板上に、第１の導電膜よりなる柱状の蓄積電極を形成する工程と、
前記蓄積電極の側壁に第１の誘電体膜を形成する工程と、
前記蓄積電極の側壁に、前記第１の誘電体膜を介して前記蓄積電極を覆う第１のプレート電極を形成する工程と、
前記蓄積電極の上面に第２の誘電体膜を形成する工程と、
前記第２の誘電体膜上に、第３の導電膜よりなる第２のプレート電極を形成する工程と
を有することを特徴とする半導体記憶装置の製造方法。
【請求項１３】
下地基板上に、第１の導電膜よりなる柱状の第１の蓄積電極を形成する工程と、
前記第１の蓄積電極の側壁に第１の誘電体膜を形成する工程と、
前記第１の蓄積電極の側壁に、前記第１の誘電体膜を介して前記第１の蓄積電極を覆う第１のプレート電極を形成する工程と、
前記第１の蓄積電極及び前記プレート電極上に、複数の絶縁膜と複数の導電膜とが交互に積層されてなる積層膜を形成する工程と、
前記積層膜に、前記第１の蓄積電極に達する第２の開口部を形成し、複数の前記導電膜よりなる複数のプレート電極を形成する工程と、
前記第２の開口部内の前記積層膜の側壁に第２の誘電体膜を形成する工程と、
前記第２の開口部内に第３の導電膜を埋め込み、前記第３の導電膜よりなり前記第１の蓄積電極に接続された第２の蓄積電極を形成する工程と
を有することを特徴とする半導体記憶装置の製造方法。
【請求項１４】
ゲートがワード線に接続され、一方のソース／ドレインがビット線に接続された転送トランジスタと、前記転送トランジスタの他方のソース／ドレインに一方の電極が接続された常誘電体キャパシタと、前記転送トランジスタの前記他方のソース／ドレインに一方の電極が接続された強誘電体キャパシタとを有する半導体記憶装置における記憶情報の読み出し書き込み方法であって、
前記強誘電体キャパシタの他方の電極をフローティングし、又は前記ビット線とほぼ等しい電位に設定した状態で、前記常誘電体キャパシタの読み出し、書き込みを行う
ことを特徴とする記憶情報の読み出し書き込み方法。
【請求項１５】
ゲートがワード線に接続され、一方のソース／ドレインがビット線に接続された転送トランジスタと、前記転送トランジスタの他方のソース／ドレインに一方の電極が接続された常誘電体キャパシタと、前記転送トランジスタの前記他方のソース／ドレインに一方の電極が接続された強誘電体キャパシタとを有する半導体記憶装置における記憶情報の読み出し書き込み方法であって、
前記常誘電体キャパシタの他方の電極を接地し、フローティングし、又は前記ビット線とほぼ等しい電位に設定した状態で、前記強誘電体キャパシタの読み出し、書き込みを行う
ことを特徴とする記憶情報の読み出し書き込み方法。
【請求項１６】
ゲートがワード線に接続され、一方のソース／ドレインがビット線に接続された転送トランジスタと、前記転送トランジスタの他方のソース／ドレインに一方の電極が接続された常誘電体キャパシタと、前記転送トランジスタの前記他方のソース／ドレインに一方の電極が接続された強誘電体キャパシタとを有する半導体記憶装置における記憶情報の読み出し書き込み方法であって、
前記常誘電体キャパシタに蓄えられた電荷を前記ビット線に読み出し、
前記電荷により変化した前記ビット線の電位により前記常誘電体キャパシタに記憶されていた記憶情報を判定し、
判定された前記記憶情報に応じたレベルの信号を前記ビット線に印加し、前記ビット線に印加される前記信号の反転信号を前記強誘電体キャパシタの他方の電極に印加することにより、前記記憶情報を前記強誘電体キャパシタに書き込む
ことを特徴とする記憶情報の読み出し書き込み方法。
【請求項１７】
ゲートがワード線に接続され、一方のソース／ドレインがビット線に接続された転送トランジスタと、前記転送トランジスタの他方のソース／ドレインに一方の電極が接続された常誘電体キャパシタと、前記転送トランジスタの前記他方のソース／ドレインに一方の電極が接続された強誘電体キャパシタとを有する半導体記憶装置における記憶情報の読み出し書き込み方法であって、
前記強誘電体キャパシタに蓄えられた電荷を前記ビット線に読み出し、
前記電荷により変化した前記ビット線の電位により前記強誘電体キャパシタに記憶されていた記憶情報を判定し、
判定された前記記憶情報に応じたレベルの信号を前記ビット線に印加することにより、前記ビット線に印加される前記信号のレベルに応じた電荷を前記常誘電体キャパシタに書き込む
ことを特徴とする記憶情報の読み出し書き込み方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
【課題を解決するための手段】
上記目的は、ゲートがワード線に接続され、一方のソース／ドレインがビット線に接続された転送トランジスタと、前記転送トランジスタの他方のソース／ドレインにそれぞれ一方の電極が接続された複数の順次電圧を印加できるキャパシタとを有することを特徴とする半導体記憶装置によって達成される。このようにして半導体記憶装置を構成することにより、転送トランジスタを増加することなく記憶情報を保持するキャパシタを増加することができるので、集積度を向上することができる。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
また、上記の半導体記憶装置において、前記ビット線の信号を反転し、前記強誘電体キャパシタの他方の電極に、印加するプレート線制御回路を更に有することが望ましい。ビット線の信号を反転してプレート線に印加するようにすれば、強誘電体キャパシタに容易に記憶情報を書き込むことができる。また、ＤＲＡＭモードからＦＲＡＭモードへの変換を容易に行うことも可能となる。また、プレート線制御回路は極めて簡単な回路により構成できるので、半導体記憶装置の集積度を落とすことなく上記の効果を得ることができる。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
また、上記の半導体記憶装置において、複数の絶縁膜と複数の導電膜とが交互に積層されてなり、前記誘電体膜を介して前記蓄積電極の側面を囲う積層膜を有し、複数の前記プレート電極は、複数の前記導電膜により構成されていることが望ましい。このようにして半導体記憶装置を構成することにより、半導体記憶装置の集積度を落とすことなく、蓄積電極の側壁に複数のキャパシタを設けることができる。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
また、上記の半導体記憶装置において、前記蓄積電極と、前記誘電体膜と、複数の前記プレート電極とにより、複数の強誘電体キャパシタが構成されていることが望ましい。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
また、上記目的は、ゲートがワード線に接続され、一方のソース／ドレインがビット線に接続された転送トランジスタと、前記転送トランジスタの他方のソース／ドレインに一方の電極が接続された常誘電体キャパシタと、前記転送トランジスタの前記他方のソース／ドレインに一方の電極が接続された強誘電体キャパシタとを有する半導体記憶装置における記憶情報の読み出し書き込み方法であって、前記強誘電体キャパシタの他方の電極をフローティングし、又は前記ビット線とほぼ等しい電位に設定した状態で、前記常誘電体キャパシタの読み出し、書き込みを行うことを特徴とする記憶情報の読み出し書き込み方法によっても達成される。強誘電体キャパシタの他方の電極をフローティング又はビット線とほぼ同電位にしておけば、強誘電体キャパシタに蓄えられた記憶情報に影響を与えることなく、通常のＤＲＡＭにおける記憶情報の読み出し、書き込み方法により、常誘電体キャパシタに記憶した情報を扱うことができる。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
また、上記目的は、ゲートがワード線に接続され、一方のソース／ドレインがビット線に接続された転送トランジスタと、前記転送トランジスタの他方のソース／ドレインに一方の電極が接続された常誘電体キャパシタと、前記転送トランジスタの前記他方のソース／ドレインに一方の電極が接続された強誘電体キャパシタとを有する半導体記憶装置における記憶情報の読み出し書き込み方法であって、前記常誘電体キャパシタに蓄えられた電荷を前記ビット線に読み出し、前記電荷により変化した前記ビット線の電位により前記常誘電体キャパシタに記憶されていた記憶情報を判定し、判定された前記記憶情報に応じたレベルの信号を前記ビット線に印加し、前記ビット線に印加される前記信号の反転信号を前記強誘電体キャパシタの他方の電極に印加することにより、前記記憶情報を前記強誘電体キャパシタに書き込むことを特徴とする記憶情報の読み出し書き込み方法によっても達成される。こうすることにより、常誘電体キャパシタに蓄えられた最新の記憶情報を強誘電体キャパシタに移行することができる。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
また、上記目的は、ゲートがワード線に接続され、一方のソース／ドレインがビット線に接続された転送トランジスタと、前記転送トランジスタの他方のソース／ドレインに一方の電極が接続された常誘電体キャパシタと、前記転送トランジスタの前記他方のソース／ドレインに一方の電極が接続された強誘電体キャパシタとを有する半導体記憶装置における記憶情報の読み出し書き込み方法であって、前記強誘電体キャパシタに蓄えられた電荷を前記ビット線に読み出し、前記電荷により変化した前記ビット線の電位により前記強誘電体キャパシタに記憶されていた記憶情報を判定し、判定された前記記憶情報に応じたレベルの信号を前記ビット線に印加することにより、前記ビット線に印加される前記信号のレベルに応じた電荷を前記常誘電体キャパシタに書き込むことを特徴とする記憶情報の読み出し書き込み方法によっても達成される。こうすることにより、強誘電体キャパシタに蓄えられた最新の記憶情報を常誘電体キャパシタに移行することができる。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１１５
【補正方法】変更
【補正の内容】
【０１１５】
【発明の効果】
以上の通り、本発明によれば、ゲートがワード線に接続され、一方のソース／ドレインがビット線に接続された転送トランジスタと、転送トランジスタの他方のソース／ドレインにそれぞれ一方の電極が接続された複数の順次電圧を印加できるキャパシタとにより半導体記憶装置を構成するので、転送トランジスタを増加することなく記憶情報を保持するキャパシタを増加することができる。これにより、半導体記憶装置の集積度を向上することができる。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１１６
【補正方法】変更
【補正の内容】
【０１１６】
また、上記の半導体記憶装置において、強誘電体を誘電体膜とする複数の強誘電体キャパシタを設ければ、一の転送トランジスタに対して異なる記憶情報を保持することができる記憶素子を複数設けることができる。