【手続補正書】
【提出日】平成16年4月19日(2004.4.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
液晶素子を駆動するための複数のソースドライバ回路装置を液晶パネル上に配置してなる液晶駆動回路において、
上記液晶素子を駆動するための複数の基準電圧を生成する基準電圧生成回路と、
上記基準電圧生成回路で生成された上記複数の基準電圧を上記各ソースドライバ回路装置に供給するための基準電圧配線であって、上記液晶パネル上と上記各ソースドライバ回路装置上とを通って延びる複数の基準電圧配線を備えていることを特徴とする液晶駆動回路。
【請求項２】
請求項１記載の液晶駆動回路において、
上記ソースドライバ回路装置は、
上記ソースドライバ回路装置の一端部から他の一端部まで延びて、互いに異なる複数の基準電圧を供給するための複数のチップ内基準電圧配線と、
上記複数のチップ内基準電圧配線からそれぞれ分岐する分岐基準電圧配線と、
上記複数の分岐基準電圧配線から供給される基準電圧を受けた後出力する上記複数の分岐基準電圧配線と同数のバッファと、
上記複数のバッファから供給される基準電圧のうちいずれか１つを上記液晶素子の駆動用電圧として選択する選択回路とを備えていることを特徴とする液晶駆動回路。
【請求項３】
液晶モジュール内に配置され、液晶素子を駆動するためのソースドライバ回路を搭載した半導体集積回路装置において、
上記ソースドライバ回路は、
上記半導体集積回路装置の一端部から他の一端部まで延びて、互いに異なる複数の基準電圧を供給するための複数のチップ内基準電圧配線と、
上記複数のチップ内基準電圧配線からそれぞれ分岐する分岐基準電圧配線と、
上記複数の分岐基準電圧配線から供給される基準電圧を受けた後出力する上記複数の分岐基準電圧配線と同数のバッファと、
上記複数のバッファから供給される基準電圧のうちいずれか１つを上記液晶素子駆動用電圧として選択する選択回路とを備えている半導体集積回路装置。
【請求項４】
請求項３記載の半導体集積回路装置において、
上記各バッファの出力電圧を受けて、上記複数の基準電圧を細分化した細分化電圧を生成した後、上記選択回路に細分化電圧を出力する細分化電圧生成回路をさらに備え、
上記選択回路は、上記細分化電圧のうちいずれか１つを選択することを特徴とする半導体集積回路装置。
【請求項５】
請求項３又は４記載の半導体集積回路装置において、
上記バッファは、入力電圧と出力電圧との電位差を低減するオフセットキャンセル機能を有することを特徴とする半導体集積回路装置。
【請求項６】
請求項５記載の半導体集積回路装置において、
上記バッファは、
一方の端子に上記バッファへの入力電圧を他方の端子に自己の出力電圧をそれぞれ受けて、出力電圧を入力電圧に等しくするよう動作する演算器と、
第１，第２の電極を有し上記入力電圧と出力電圧との電圧差に相当する電荷を蓄積するためのキャパシタと、
上記演算器に入力電圧を導入するための入力側ノードと、
上記キャパシタの第１の電極に接続された第１のノードと、
上記キャパシタの第２の電極に接続された第２のノードと、
上記演算器の出力電圧を受ける第３のノードと、
上記第２のノードと上記第３のノードとの間に介設された第１のスイッチング素子と、
上記第１のノードと上記演算器の入力側ノードとの間に介設された第２のスイッチング素子と、
上記第１のノードと上記第３のノードとの間に介設された第３のスイッチング素子とにより構成されていることを特徴とする半導体集積回路装置。
【請求項７】
請求項６記載の半導体集積回路装置において、
上記第２のノードに付設され、上記第１のスイッチング素子の切り換わりによる第２のノードの電気的変化を補償するための第５のスイッチング素子を介設した閉回路をさらに備えていることを特徴とする半導体集積回路装置。
【請求項８】
請求項５記載の半導体集積回路装置において、
上記バッファは、外部で生成された基準電圧を入力電圧として受ける入力側ノードと、出力電圧を送り出すための出力側ノードとの間に、２つのバッファ回路を並列に配置して構成されており、
上記各バッファ回路は、
一方の端子に入力電圧を他方の端子に自己の出力電圧をそれぞれ受けて、出力電圧を入力電圧に等しくするよう動作する演算器と、
第１，第２の電極を有し、上記入力電圧と出力電圧との電圧差に相当する電荷を蓄積するためのキャパシタと、
上記キャパシタの第１の電極に接続された第１のノードと、
上記キャパシタの第２の電極に接続された第２のノードと、
上記演算器の出力信号を受ける第３のノードと、
上記第２のノードと上記第３のノードとの間に介設された第１のスイッチング素子と、
上記第１のノードと上記入力側ノードとの間に介設された第２のスイッチング素子と、
上記第１のノードと上記出力側ノードとの間に介設された第３のスイッチング素子と、
上記第３のノードと上記出力側ノードとの間に介設された第４のスイッチング素子とにより構成されていることを特徴とする半導体集積回路装置。
【請求項９】
液晶モジュールの液晶素子を駆動するためのソースドライバ回路に配置される基準電圧バッファ回路であって、
外部で生成された基準電圧を入力電圧として受ける入力側ノードと、出力電圧を送り出すための出力側ノードとの間に、２つのバッファ回路を並列に配置して構成され、
上記各バッファ回路は、
一方の端子に入力電圧を他方の端子に自己の出力電圧をそれぞれ受けて、出力電圧を入力電圧に等しくするよう動作する演算器と、
第１，第２の電極を有し、上記入力電圧と出力電圧との電圧差に相当する電荷を蓄積するためのキャパシタと、
上記キャパシタの第１の電極に接続された第１のノードと、
上記キャパシタの第２の電極に接続された第２のノードと、
上記演算器の出力信号を受ける第３のノードと、
上記第２のノードと上記第３のノードとの間に介設された第１のスイッチング素子と、
上記第１のノードと上記演算器の入力側との間に介設された第２のスイッチング素子と、
上記第１のノードと上記出力側ノードとの間に介設された第３のスイッチング素子と、
上記第３のノードと上記出力側ノードとの間に介設された第４のスイッチング素子とにより構成されていることを特徴とする基準電圧バッファ回路。
【請求項１０】
請求項９記載の基準電圧バッファ回路において、
上記第２のノードに付設され、上記第１のスイッチング素子の切り換わりによる第２のノードの電気的変化を補償するための第５のスイッチング素子を介設した閉回路をさらに備えていることを特徴とする基準電圧バッファ回路。
【請求項１１】
入力側ノードと出力側ノードとの間に、出力電圧を入力電圧に等しくするよう動作する演算器と、第１，第２の電極を有するキャパシタと、上記キャパシタの第１の電極に接続された第１のノードと、上記キャパシタの第２の電極に接続された第２のノードと、上記演算器の出力信号を受ける第３のノードと、上記第２のノードと上記第３のノードとの間に介設された第１のスイッチング素子と、上記第１のノードと上記演算器の入力側との間に介設された第２のスイッチング素子と、上記第１のノードと上記出力側ノードとの間に介設された第３のスイッチング素子と、上記第３のノードと上記出力側ノードとの間に介設された第４のスイッチング素子とをそれぞれ有する２つのバッファ回路を互いに並列に接続して構成される基準電圧バッファ回路の制御方法であって、
上記各バッファ回路において、当該バッファ回路から基準電圧を出力する出力モードのときには、上記第３及び第４のスイッチング素子を導通状態にして、上記第１及び第２のスイッチング素子を非導通状態にする一方、
当該バッファ回路のキャパシタに電荷を蓄積する電荷蓄積モードのときには、上記第３及び第４のスイッチング素子を非導通状態にして、上記第１及び第２のスイッチング素子を導通状態にすることを特徴とする基準電圧バッファ回路の制御方法。
【請求項１２】
請求項１１記載の基準電圧バッファ回路の制御方法において、
上記第２のノードに付設され、上記第１のスイッチング素子の切り換わりによる第２のノードの電気的変化を打ち消すための第５のスイッチング素子を介設した閉回路をさらに備えており、
上記第１のスイッチング素子の導通・非導通を切り換えるときには上記第５のスイッチング素子を連動させて逆向きに切り換えることを特徴とする基準電圧バッファ回路の制御方法。
【請求項１３】
請求項１１又は１２記載の基準電圧バッファ回路の制御方法において、
上記２つのバッファ回路のうち一方のバッファ回路が上記出力モードで他方のバッファ回路が上記電荷蓄積モードの状態から、上記一方のバッファ回路が上記電荷蓄積モードで他方のバッファ回路が上記出力モードの状態に切り換える際には、
上記一方のバッファ回路の第３及び第４のスイッチング素子を非導通状態に切り換えてから、上記他方のバッファ回路の第３及び第４のスイッチング素子を導通状態に切り換えることを特徴とする基準電圧バッファ回路の制御方法。
【請求項１４】
請求項１３記載の基準電圧バッファ回路の制御方法において、
上記一方のバッファ回路の第３及び第４のスイッチング素子を非導通状態に切り換えるときには、上記第４のスイッチング素子を非導通状態に切り換えた後、上記第３のスイッチング素子を非導通状態に切り換え、
上記他方のバッファ回路の第３及び第４のスイッチング素子を導通状態に切り換えるときには、上記第３のスイッチング素子を導通状態に切り換えた後、上記第４のスイッチング素子を導通状態に切り換えることを特徴とする基準電圧バッファ回路の制御方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
上記ソースドライバ回路装置は、上記ソースドライバ回路装置の一端部から他の一端部まで延びて、互いに異なる複数の基準電圧を供給するための複数のチップ内基準電圧配線と、上記複数のチップ内基準電圧配線からそれぞれ分岐する分岐基準電圧配線と、上記複数の分岐基準電圧配線から供給される基準電圧を受けた後出力する上記複数の分岐基準電圧配線と同数のバッファと、上記複数のバッファから供給される基準電圧のうちいずれか１つを上記液晶素子駆動用電圧として選択する選択回路とを備えることが好ましい。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明の半導体集積回路装置は、液晶モジュール内に配置され、液晶素子を駆動するためのソースドライバ回路を搭載した半導体集積回路装置を前提とし、上記ソースドライバ回路は、上記半導体集積回路装置の一端部から他の一端部まで延びて、互いに異なる複数の基準電圧を供給するための複数のチップ内基準電圧配線と、上記複数のチップ内基準電圧配線からそれぞれ分岐する分岐基準電圧配線と、上記複数の分岐基準電圧配線から供給される基準電圧を受けた後出力する上記複数の分岐基準電圧配線と同数のバッファと、上記複数のバッファから供給される基準電圧のうちいずれか１つを上記液晶素子の駆動用電圧として選択する選択回路とを備えている。