【手続補正書】
【提出日】平成16年9月24日(2004.9.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ベース配線パターンを含むベース基板と、
前記ベース基板の上方に配置され、第１の配線パターンを含む第１の回路基板と、
前記第１の回路基板に搭載され、前記第１の配線パターンに電気的に接続する第１の電極を含む第１の半導体素子と、
前記第１の回路基板の上方に配置され、第２の配線パターンを含む第２の回路基板と、
前記第２の回路基板に搭載され、前記第２の配線パターンに電気的に接続する第２の電極を含む第２の半導体素子と、
前記第１の配線パターンに電気的に接続し、前記第１の回路基板から突出して設けられ、前記ベース配線パターンと接合した第１の突起電極と、
前記第２の配線パターンに電気的に接続し、前記第２の回路基板から突出して設けられ、前記ベース配線パターンと接合した第２の突起電極と、
を備えることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、さらに、前記ベース基板に搭載され、前記ベース配線パターンに電気的に接続する第３の電極を含む第３の半導体素子を備えることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、前記第２の突起電極は、前記第１の突起電極よりも厚いことを特徴とする半導体装置。
【請求項４】
請求項１から３のいずれかに記載の半導体装置において、さらに、前記第１の半導体素子に他の半導体素子が積層されていることを特徴とする半導体装置。
【請求項５】
請求項１から４のいずれかに記載の半導体装置において、さらに、前記第２の半導体素子に他の半導体素子が積層されていることを特徴とする半導体装置。
【請求項６】
第１の配線パターンを含む回路基板であって、前記第１の配線パターンに電気的に接続する第１の電極を含む第１の半導体素子が搭載された第１の回路基板を、ベース配線パターンを含むベース配線基板の上方に配置し、
前記第１の回路基板と前記ベース基板との間に設けられた第１の突起電極を、前記ベース配線パターンに接合して、前記第１の配線パターンと前記ベース配線パターンとを電気的に接続し、
第２の配線パターンを含む回路基板であって、前記第２の配線パターンに電気的に接続する第２の電極を含む第２の半導体素子が搭載された第２の回路基板を、前記第１の回路基板の上方に配置し、
前記第２の回路基板と前記ベース基板との間に設けられた第２の突起電極を、前記ベース配線パターンに接合して、前記第２の配線パターンと前記ベース配線パターンとを電気的に接続することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記第２の突起電極は、前記第２の回路基板の表面から突出しており、
前記第１の配線パターンと前記ベース配線パターンとを電気的に接続する工程の後であって、第２の回路基板を前記第１の回路基板の上方に配置する工程の前に、前記第１の回路基板が、前記第２の回路基板の前記第２の突起電極形成領域を避けた領域の下方に位置するように、前記第２の回路基板と前記ベース基板とを位置合わせすることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１〜５のいずれかに記載の半導体装置を備えることを特徴とする電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
【課題を解決するための手段】
本発明の半導体装置は、ベース配線パターンを含むベース基板と、前記ベース基板の上方に配置され、第１の配線パターンを含む第１の回路基板と、前記第１の回路基板に搭載され、前記第１の配線パターンに電気的に接続する第１の電極を含む第１の半導体素子と、前記第１の回路基板の上方に配置され、第２の配線パターンを含む第２の回路基板と、前記第２の回路基板に搭載され、前記第２の配線パターンに電気的に接続する第２の電極を含む第２の半導体素子と、前記第１の配線パターンに電気的に接続し、前記第１の回路基板から突出して設けられ、前記ベース配線パターンと接合した第１の突起電極と、前記第２の配線パターンに電気的に接続し、前記第２の回路基板から突出して設けられ、前記ベース配線パターンと接合した第２の突起電極と、を備えることを特徴とする。
また、本発明の半導体装置の製造方法は、第１の配線パターンを含む回路基板であって、前記第１の配線パターンに電気的に接続する第１の電極を含む第１の半導体素子が搭載された第１の回路基板を、ベース配線パターンを含むベース配線基板の上方に配置し、前記第１の回路基板と前記ベース基板との間に設けられた第１の突起電極を、前記ベース配線パターンに接合して、前記第１の配線パターンと前記ベース配線パターンとを電気的に接続し、第２の配線パターンを含む回路基板であって、前記第２の配線パターンに電気的に接続する第２の電極を含む第２の半導体素子が搭載された第２の回路基板を、前記第１の回路基板の上方に配置し、前記第２の回路基板と前記ベース基板との間に設けられた第２の突起電極を、前記ベース配線パターンに接合して、前記第２の配線パターンと前記ベース配線パターンとを電気的に接続することを特徴とする。
本発明の半導体装置及びその製造方法によれば、回路基板及びベース基板内での配線の設計の自由度を向上し、使用する部品点数を少なくすることができ、積層体の薄型化を図ることができる。
本発明の電子機器は、上記半導体装置を備えることを特徴とする。これによれば、電子機器の小型薄型化を図ることができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
半導体素子２１が搭載された回路基板２０と同様に、回路基板３０の図示しない配線パターンに電気的に接続する図示しない電極を有する半導体素子３１が搭載された回路基板３０は、半導体素子３１の図示しない電極と、回路基板３０の図示しない配線パターンを電気的に接続することにより用意される。半導体素子３１と回路基板３０とは、図示しない電極が設けられた表面を回路基板３０の表面と対向させて、フェースダウンボンディング法を用いて、図示しない電極と図示しない配線パターンとを電気的に接続してもよいし、図示しない電極が設けられた表面の裏面を回路基板３０の表面と対向させて、ワイヤ３３によるワイヤボンディング法を用いて図示しない電極と図示しない配線パターンとを電気的に接続してもよい。図示しない電極と図示しない配線パターンとは、異方性導電接着剤、導電接着剤、絶縁性接着剤等によって接着剤接合されていてもよいし、共晶合金を形成したり金属間拡散を用いることによって金属接合されていてもよいし、ワイヤボンディングされていてもよい。図示しない配線パターンに電気的に接続された半導体素子３１は、樹脂によって封止されてもよい。
回路基板２０の半導体素子２１が搭載される面、又は、その裏面に、回路基板２０の表面から突出する突起電極２２を設ける。突起電極２２は、半導体素子２１を回路基板２０に搭載する前に設けてもよいし、半導体素子２１を回路基板２０に搭載した後に設けてもよい。また、回路基板３０の半導体素子３１が搭載される面、又は、その裏面に、回路基板３０の表面から突出する突起電極３２を設ける。突起電極３２は、半導体素子３１を回路基板３０に搭載する前に設けてもよいし、半導体素子３１を回路基板３０に搭載した後に設けてもよい。  
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
突起電極２２は、図示しない配線パターンと電気的に接続して設けられる。突起電極３２は、図示しない配線パターンと電気的に接続して設けられる。突起電極２２及び３２の少なくともいずれか一方は、例えば、図示しない配線パターンに電気的に接続するように半田ボールを搭載し、加熱することによって形成してもよい。また、半田ボールを用いる方法に限らず、メッキ法を用いて、メッキ金属を析出し、突起電極２２及び３２の少なくともいずれか一方を形成してもよい。
さらに、他の回路基板、例えば、回路基板４０を有する場合は、半導体素子２１と回路基板２０との電気的接続と同様に、半導体素子４１の図示しない電極と、回路基板４０の図示しない配線パターンを電気的に接続し、回路基板４０に突起電極４２を設ける。