(57)【要約】  コンタクト抵抗を低減し、電流コラプスが小さく、かつ高周波動作時のピンチオフ特性を向上できる本発明の半導体装置は、（0001）面を主面とするウルツ鉱型III族窒化物半導体を用いた電界効果トランジスタにおいて、基板（101）上に少なくとも、第一のIII族窒化物半導体からなる下地層（103）、第二のIII族窒化物半導体からなるキャリア走行層（104）がこの順に積層されており、キャリア走行層（104）上に、直接又は他の層を介してオーミック接触するソース・ドレイン電極（105，106）および、直接又は他の層を介してショットキ接触するゲート電極（107）を有し、下地層（103）の平均格子定数がキャリア走行層（104）の平均格子定数よりも大きく、かつ下地層（103）のバンドギャップがキャリア走行層（104）のバンドギャップよりも大きいことを特徴とする。
2008105378.tif 000002
【特許請求の範囲】
【請求項１】
（０００１）面を主面とするウルツ鉱型III族窒化物半導体を用いた電界効果トランジスタにおいて、基板上に少なくとも、第一のIII族窒化物半導体からなる下地層、第二のIII族窒化物半導体からなるキャリア走行層がこの順に積層されており、前記キャリア走行層上に、直接又は他の層を介してオーミック接触するソース・ドレイン電極および、直接又は他の層を介してショットキ接触するゲート電極を有し、前記下地層の平均格子定数が前記キャリア走行層の平均格子定数よりも大きく、かつ前記下地層のバンドギャップが前記キャリア走行層のバンドギャップよりも大きいことを特徴とするIII族窒化物半導体電界効果トランジスタ。
【請求項２】
前記キャリア走行層の下地層側に二次元電子ガスが形成されることを特徴とする請求項１に記載のIII族窒化物半導体電界効果トランジスタ。 
【請求項３】
前記キャリア走行層がＩｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）からなり、前記下地層がＩｎx2Ａｌy2Ｇａz2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）からなり、当該２層が下記式（１）および（２）を同時に満足する成分からなることを特徴とする請求項１又は２に記載のIII族窒化物半導体電界効果トランジスタ。
ＬＰIn（ｘ１−ｘ２）＋ＬＰAl（ｙ１−ｙ２）＋ＬＰGa（ｚ１−ｚ２）＜０  ・・・（１）
ＢＧIn（ｘ１−ｘ２）＋ＢＧAl（ｙ１−ｙ２）＋ＢＧGa（ｚ１−ｚ２）＜０  ・・・（２）
（上記式において、ＬＰIn、ＬＰAlおよびＬＰGaは、それぞれＩｎＮ、ＡｌＮおよびＧａＮの格子定数を示し、ＢＧIn、ＢＧAlおよびＢＧGaは、それぞれＩｎＮ、ＡｌＮおよびＧａＮのバンドギャップエネルギーを示す。）
【請求項４】
前記キャリア走行層がＧａＮを主成分とし、前記下地層がＩｎxＡｌ1-xＮ（０．１８＜ｘ＜０．６５）を主成分とすることを特徴とする請求項３に記載のIII族窒化物半導体電界効果トランジスタ。
【請求項５】
前記ゲート電極と前記キャリア走行層の間に、該キャリア走行層よりバンドギャップが大きい材質からなるショットキ層を具備することを特徴とする請求項１乃至４のいずれかに記載のIII族窒化物半導体電界効果トランジスタ。
【請求項６】
前記キャリア走行層がＧａＮを主成分とし、前記ショットキ層が、ＩｎyＡｌ１−ｙＮ（０≦ｙ＜０．６５）を主成分とすることを特徴とする請求項５に記載のIII族窒化物半導体電界効果トランジスタ。
【請求項７】
前記ソース・ドレイン電極と前記キャリア走行層の間に、該キャリア走行層より平均格子定数が小さい材質からなるオーミックコンタクト層を具備することを特徴とする請求項１乃至６のいずれかに記載のIII族窒化物半導体電界効果トランジスタ。
【請求項８】
前記キャリア走行層がＧａＮを主成分とし、前記オーミックコンタクト層が、ＡｌzＧａ1-zＮ（０＜ｚ≦１）又はＩｎaＡｌ1-aＮ（０≦ａ＜０．１８）又はその混合物を主成分とする材質からなることを特徴とする請求項７に記載のIII族窒化物半導体電界効果トランジスタ。
【請求項９】
前記キャリア走行層上に第一の絶縁膜が形成されており、前記ゲート電極が、前記第一の絶縁膜に形成された開口部を介して前記キャリア走行層に形成されたリセス内に形成されていることを特徴とする請求項１乃至８のいずれかに記載のIII族窒化物半導体電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物半導体を用いた電界効果トランジスタ（ＦＥＴ： Field Effect Transistor）、特に高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor)に関する。
【背景技術】
【０００２】
大きなバンドギャップを有するIII族窒化物半導体材料は、ＧａＡｓやＳｉに較べて１桁高い絶縁破壊電界と２倍以上の高い最大電子速度を有する特徴を持つことから、マイクロ波・ミリ波帯域の高出力デバイス材料として注目を集めている。この材料を用いたＨＥＭＴは次世代の無線通信用高出力トランジスタとして期待されている。しかしながら、電圧ストレスによる電流の減少（電流コラプス）、ゲート漏れ電流、高出力動作時の発熱など、耐圧・出力の低下や不安定性の原因となる問題も多く、これらの問題を解決し、性能・信頼性を実用レベルまで引き上げることが急務である。【０００３】
III族窒化物半導体を用いたＦＥＴ構造において、通常キャリア供給のため、歪ＡｌＧａＮ層によるピエゾ電荷を利用した、ＡｌＧａＮ／ＧａＮヘテロ構造が用いられてきた。【０００４】
例えば、ビツセビッチ等はＡｌＧａＮ／ＧａＮ層構造を用い、歪ＡｌＧａＮ層のピエゾ効果により誘起された二次元電子ガスをキャリアとしたＦＥＴ構造について報告している（非特許文献１：アプライド・フィジックス・レターズ（APPLIED PHYSICS LETTERS） vol. 80, No. 12, pp2126）。【０００５】
図３は、ビツセビッチ等により報告されたＦＥＴの断面構造図である。図３に示すように、サファイア基板３０１上に膜厚４０ｎｍのＡｌ0.16Ｇａ0.84Ｎ核形成層３０２、膜厚１．１μｍのＧａＮ層３０３、膜厚２３ｎｍのＡｌ0.33Ｇａ0.67Ｎ層３０４を積層後、ソース電極３０５、ドレイン電極３０６としてＴｉ／Ａｌ／Ｔｉ／Ａｕを積層し、８００℃、４０秒の熱処理を行っている。更に、Ｎｉ／Ａｕからなるゲート電極３０７を形成し、最後にＳｉ3Ｎ4保護膜３０８を形成している。このような構造とすることで、ＧａＮ層３０３のＡｌ0.33Ｇａ0.67Ｎ層３０４側界面に、歪ＡｌＧａＮ層のピエゾ効果により誘起された電子が蓄積し、二次元電子ガス（２ＤＥＧ）が形成される。【０００６】
【非特許文献１】APPLIED PHYSICS LETTERS vol. 80, No. 12, pp 2126
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＡｌＧａＮ／ＧａＮ構造では、最表面がバンドギャップ（ショットキ障壁高さ）の大きいＡｌＧａＮであるため、オーミック電極との接触抵抗を１ｅ−６Ωｃｍ2以下に低減することが困難であった。また、最表面がＡｌＧａＮであると、酸化しやすいＡｌを含むため、高電圧動作時の電流コラプスが大きいという問題があった。更に、ピンチオフ近くまで電流を絞った状態では、二次元電子ガスがＡｌＧａＮ／ＧａＮ界面から遠ざかることから、特にゲート長０．３ミクロン以下ではショートチャネル効果が顕著となり高周波特性が劣化するという問題があった。
【課題を解決するための手段】
【０００８】
前記課題を解決するために、本発明者らは鋭意検討した結果、（０００１）面を主面とするウルツ鉱型III族窒化物半導体電界効果トランジスタにおいて、キャリア走行層に対し基板側に平均格子定数がキャリア走行層の平均格子定数よりも大きく、かつバンドギャップが該キャリア走行層のバンドギャップよりも大きい下地層を設けることにより、オーミック電極との接触抵抗を１ｅ−６Ωｃｍ2以下に低減することが可能となり、ピンチオフ近くまで電流を絞った状態でも、二次元電子ガスが下地層による障壁により、キャリア走行層の下地層側に留まることができ、ショートチャネル効果が抑制できることを見いだした。【０００９】
即ち、本発明は、（０００１）面を主面とするウルツ鉱型III族窒化物半導体を用いた電界効果トランジスタにおいて、基板上に少なくとも、第一のIII族窒化物半導体からなる下地層、第二のIII族窒化物半導体からなるキャリア走行層がこの順に積層されており、前記キャリア走行層上に、直接又は他の層を介してオーミック接触するソース・ドレイン電極および、直接又は他の層を介してショットキ接触するゲート電極を有し、前記下地層の平均格子定数が前記キャリア走行層の平均格子定数よりも大きく、かつ前記下地層のバンドギャップが前記キャリア走行層のバンドギャップよりも大きいことを特徴とする III族窒化物半導体電界効果トランジスタに関する
【発明の効果】
【００１０】
本発明では、キャリア走行層の格子定数が下地層より小さくなるため引っ張り歪を受け、ピエゾ効果によりキャリア走行層の表面側に負電荷、基板側に正電荷が誘起され、かつ、キャリア走行層のバンドギャップが下地層より小さくなるため、キャリア走行層−下地層界面に二次元電子ガスが形成され逆ＨＥＭＴ構造となる。その結果、オーミック電極は下地層と比較してショットキ障壁高さが低いキャリア走行層と接触し、かつ二次元電子ガスまでに障壁が無いため接触抵抗を低くすることができる。【００１１】
また二次元電子ガスの基板側に電子に対する障壁が設けられるためピンチオフ特性が向上し、高周波動作時のショートチャネル効果が抑制できると言う利点もある。特に、ＧａＡｓ系逆ＨＥＭＴ構造と異なり、キャリア走行層自身のピエゾ効果でキャリアが誘起されるため、キャリア走行層の下地層にドーピングせずともよく、また、逆ＨＥＭＴ構造としても下地層にリークパスが形成されることは無く、耐圧の低下が起こらない。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施の形態を示す断面構造図である。
【図２】本発明の第２の実施の形態を示す断面構造図である。
【図３】従来技術を示す断面構造図である。
【符合の説明】
【００１３】
１０１  基板
１０２  バッファ層
１０３  第一のIII族窒化物半導体からなる下地層
１０４  第二のIII族窒化物半導体からなるキャリア走行層
１０５  ソース電極
１０６  ドレイン電極
１０７  ゲート電極
２０１  第一の絶縁膜
２０２  保護膜
２ＤＥＧ  二次元電子ガス
【発明を実施するための最良の形態】
【００１４】
本発明における「平均格子定数」とは、その材料が本来有する格子定数であり、層厚方向と垂直な水平面内の格子定数の層全体の平均値である。以下の説明では、単に「格子定数」という場合もある。【００１５】
本発明の実施の形態について図面を参照して説明する。【００１６】
（第１の実施形態）
図１は本発明の第１の実施形態になるＦＥＴを示す断面構造図である。図１に示すＦＥＴは、基板１０１上に、III族窒化物半導体からなるバッファ層１０２、第一のIII族窒化物半導体からなる下地層１０３、第二のIII族窒化物半導体からなるキャリア走行層１０４を形成する。その後、ソース電極１０５、ドレイン電極１０６を形成し、更にソース電極１０５、ドレイン電極１０６間にゲート電極１０７を形成することで電界効果トランジスタが製作される。【００１７】
基板１０１としては、例えばサファイア、炭化シリコン、ＧａＮ、ＡｌＮなどがある。【００１８】
バッファ層１０２を構成するIII族窒化物半導体としては、例えばＧａＮ、ＩｎＮ、ＡｌＮ若しくはこれらの２種又は３種の混合物等のIII族窒化物半導体を用いることができる。また、基板１０１上にＧａＮ、ＩｎＮ、ＡｌＮ若しくはこれらの２種又は３種の混合物等のIII族窒化物半導体からなる核形成層を形成し、この核形成層上にバッファ層を形成しても良い。バッファ層１０２は、基板１０１と下地層１０３との格子不整合を緩和し、貫通転位密度を低減するために導入される層である。【００１９】
バッファ層を構成するIII族窒化物半導体中には、例えば、Ｓｉ、Ｓ、Ｓｅなどのｎ型不純物、Ｂｅ、Ｃ、Ｍｇなどのｐ型不純物を添加することも可能である。【００２０】
下地層１０３を構成する第一のIII族窒化物半導体としては、例えばＧａＮ、ＩｎＮ、ＡｌＮ若しくはこれらの２種又は３種の混合物等のIII族窒化物半導体が挙げられる。【００２１】
また、第一のIII族窒化物半導体中に、例えば、Ｓｉ、Ｓ、Ｓｅなどのｎ型不純物や、Ｂｅ、Ｃ、Ｍｇなどのｐ型不純物を添加することも可能である。ただし、第一のIII族窒化物半導体中の不純物濃度が高くなると、リーク電流の原因となり耐圧の劣化を招くことから、不純物濃度は１×１０16ｃｍ-3以下が望ましい。【００２２】
また、キャリア走行層１０４を構成する第二のIII族窒化物半導体としては、例えばＧａＮ、ＩｎＮ、ＡｌＮ若しくはこれらの２種又は３種の混合物等の III族窒化物半導体が挙げられる。ただし、本発明では、第二のIII族窒化物半導体は、第一のIII族窒化物半導体より格子定数が小さく、かつバンドギャップも小さい物質または組成である。特に電流コラプスを抑制するため、第二のIII族窒化物半導体は、Ａｌを含有しない組成とすることが望ましい。【００２３】
つまり、キャリア走行層１０４を構成する第二のIII族窒化物半導体をＩｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）、下地層１０３を構成する第一のIII族窒化物半導体をＩｎx2Ａｌy2Ｇａz2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）と表示したとき、下記式（１）および（２）の関係を同時に満たすように材料を組み合わせることが好ましい。【００２４】
ＬＰIn（ｘ１−ｘ２）＋ＬＰAl（ｙ１−ｙ２）＋ＬＰGa（ｚ１−ｚ２）＜０  ・・・（１）
ＢＧIn（ｘ１−ｘ２）＋ＢＧAl（ｙ１−ｙ２）＋ＢＧGa（ｚ１−ｚ２）＜０  ・・・（２）
（上記式において、ＬＰIn、ＬＰAlおよびＬＰGaは、それぞれＩｎＮ、ＡｌＮおよびＧａＮの格子定数を示し、ＢＧIn、ＢＧAlおよびＢＧGaは、それぞれＩｎＮ、ＡｌＮおよびＧａＮのバンドギャップエネルギーを示す。）【００２５】
格子定数およびバンドギャップエネルギーについては、文献によって若干の相違が見られるが、本発明では、以下の式（１’）および（２’）を採用している。
３．５３８（ｘ１−ｘ２）＋３．１１（ｙ１−ｙ２）＋３．１９（ｚ１−ｚ２）＜０  ・（１’）
１．９（ｘ１−ｘ２）＋６．１３（ｙ１−ｙ２）＋３．４２（ｚ１−ｚ２）＜０  ・・・（２’）【００２６】
例えば、キャリア走行層をＧａＮを主成分とする材料で構成した場合、キャリア走行層と接する下地層をＩｎxＡｌ1-xＮ（０．１８＜ｘ＜０．６５）を主成分とする材料で構成すれば、上記式（１’）および（２’）の関係を同時に満たすことが可能となる。従来のＡｌＧａＮ／ＧａＮヘテロ構造では、ＡｌＮのバンドギャップがＧａＮよりも高いために、上記式（２）（或いは式（２’））の関係を満たさない。【００２７】
また、キャリア走行層を構成する第二のIII族窒化物半導体中に、例えば、Ｓｉ、Ｓ、Ｓｅなどのｎ型不純物や、Ｂｅ、Ｃ、Ｍｇなどのｐ型不純物を添加することも可能である。ただし、第二のIII族窒化物半導体中の不純物濃度が高くなると、クーロン散乱の影響により電子の移動度が低下し、またショットキリークが増加するため、不純物濃度は１×１０17ｃｍ-3以下が望ましい。また、キャリア走行層をＧａＮを主成分とする材料で構成するとは、キャリア走行層には基本的にＧａＮの格子定数およびバンドギャップエネルギーが適用されるが、上記伝導型を付与する不純物に加えて、影響を及ぼさない範囲（例えば０．１％程度）で他のIII族元素が含有されることを妨げるものではない。他の層構成についても同様である。【００２８】
このように、本発明では、キャリア走行層１０４の格子定数が下地層１０３より小さくなるため、引っ張り歪を受けることで、ピエゾ効果が誘起され、キャリア走行層１０４の表面側に負電荷、基板側に正電荷が誘起される。加えて、キャリア走行層１０４のバンドギャップが下地層１０３より小さくなるため、キャリア走行層１０４−下地層１０３界面に二次元電子ガス（２ＤＥＧ）が形成され、逆ＨＥＭＴ構造となる。【００２９】
ソース電極１０５、ドレイン電極１０６は、オーミック電極であり、材料としては、キャリア走行層１０４とオーミック接触する金属であればよく、例えばＷ、Ｍｏ、Ｓｉ、Ｔｉ、Ｐｔ、Ｎｂ、Ａｌ、Ａｕ等の金属を用いることができ、複数の前記金属を積層した構造とすることもできる。【００３０】
オーミック電極とキャリア走行層の間に、キャリア走行層より格子定数が小さい材質からなるオーミックコンタクト層を設けても良い。オーミックコンタクト層としては、例えば、キャリア走行層をＧａＮで構成した場合、ＡｌzＧａ1-zＮ（０＜ｚ≦１）又はＩｎaＡｌ1-aＮ（０≦ａ＜０．１８）又はその混合物を主成分とする材質からなるものが好ましい。【００３１】
ソース電極１０５、ドレイン電極１０６間に形成されるゲート電極１０７は、キャリア走行層１０４とショットキ接触する金属であれば、どのような金属でも良い。また、複数の金属の積層であっても良い。特に本発明では、０．３μｍ以下のゲート長に対して有効であり、ゲート長を０．３μｍ以下とした微細ＦＥＴの実現が可能となる。ゲート長を短縮すると必然的にゲートの断面積が狭くなるため、本発明では、図示するようにＴ形ゲート構造を採用することによりゲート抵抗の増大を抑えることが好ましい。【００３２】
ゲート電極１０７とキャリア走行層１０４の間に、該キャリア走行層よりバンドギャップが大きい材質からなるショットキ層を設けても良い。例えば、キャリア走行層をＧａＮを主成分とする材料で構成した場合、ショットキ層としては、ＩｎyＡｌ１−ｙＮ（０≦ｙ＜０．６５）を主成分とする層が挙げられる。【００３３】
（第２の実施形態）
図２は本発明の第２の実施形態になるＦＥＴを示す断面構造図である。なお、図２中、図１と同じ機能を有する層には同じ符号を用い、説明を省略する。第１の実施形態と同様に、基板１０１上に、バッファ層１０２、下地層１０３、キャリア走行層１０４を形成する。その後、ソース電極１０５、ドレイン電極１０６を形成し、更に第一の絶縁膜２０１を製膜する。その後、ソース電極１０５、ドレイン電極１０６間の一部の絶縁膜２０１を除去し、更に絶縁膜２０１をマスクにしてキャリア走行層１０４の一部を除去し、リセス構造を作製する。次に、リセス部分及び第一の絶縁膜２０１の残っている領域に、ソース電極側と比較してドレイン電極側が長くなるようにゲート電極１０７を形成する。最後に保護膜２０２を製膜することで、第２の実施形態になるＦＥＴが製作される。【００３４】
また、第一の絶縁膜２０１としては、Ｓｉ、Ｍｇ、Ｈｆ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎのいずれか１以上からなる物質を用いることができる。【００３５】
また、保護膜２０２としては、Ｓｉ、Ｍｇ、Ｈｆ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎのいずれか１以上からなる物質、もしくは有機材料を用いることができる。【００３６】
第２の実施形態では、リセス構造の採用、およびドレイン側に伸びたゲートの庇（フィールドプレート構造の採用により、ゲート電極近傍における電界集中を緩和することができ、高電圧動作を可能とする。
【実施例】
【００３７】
以下、実施例により、本発明を具体的に説明するが、本発明はこれらの実施例のみに限定されるものではない。【００３８】
（実施例１）
本発明の第１の実施形態の一実施例を示す。本発明の電界効果トランジスタは、基板１０１としてｃ面（（０００１）面）炭化シリコン（ＳｉＣ）基板、バッファ層１０２としてＡｌＮ層（膜厚２００ｎｍ）、下地層１０３としてＩｎＡｌＮ層（Ｉｎ組成比０．２、膜厚２０００ｎｍ）、キャリア走行層１０４としてＧａＮ層（膜厚３０ｎｍ）、ソース電極１０５、ドレイン電極１０６としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）、ゲート電極１０７としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を用いることにより作製される。【００３９】
具体的には、バッファ層１０２は、低温（例えば、４００〜５００℃）の有機金属気相エピタキシャル（ＭＯＶＰＥ）法、下地層１０３およびキャリア走行層１０４は、通常（８００〜１１００℃）のＭＯＶＰＥ法にて成膜し、Ｔｉ／Ａｌを電子銃蒸着により形成し、リフトオフの後、ランプアニールすることで、ソース電極１０５およびドレイン電極１０６を形成した。その後、フォトレジストを塗布し、露光、現像により開口部を形成し、開口部内およびフォトレジスト上にＮｉ／Ａｕを電子銃蒸着により形成し、リフトオフし、フォトレジストを除去することでゲート電極１０７を形成した。【００４０】
このような構造であれば、キャリア走行層１０４のＧａＮ層の平均格子定数が下地層１０３のＩｎ0.2Ａｌ0.8Ｎ層の平均格子定数より小さくなるため、引っ張り歪を受け、かつ、ＧａＮ層のバンドギャップがＩｎ0.2Ａｌ0.8Ｎ層より小さくなるため、ＧａＮ層の下地層側に二次元電子ガスが形成され、逆ＨＥＭＴ構造となる。その結果、オーミック電極であるソース・ドレイン電極は、従来のＡｌＧａＮ層と比較してショットキ障壁高さが低いＧａＮ層と接触し、かつ二次元電子ガスまでに障壁が無いため、接触抵抗を低くすることができた。また、最表面にＡｌを含有する層が無いために酸化が抑制され、電流コラプスも抑制できた。更に、バンドギャップの大きな下地層を形成したことにより、二次元電子ガスの基板側に電子に対する障壁が設けられるためピンチオフ特性が向上し、高周波動作時のショートチャネル効果が抑制できた。【００４１】
なお本実施例では基板としてＳｉＣを用いたが、サファイアなど他の任意の基板を用いることができる。更に、本実施例ではＳｉＣ基板のｃ面（（０００１）面）を用いたが、III族窒化物半導体がｃ軸配向して成長し、ピエゾ効果が実施の形態と同じ向きに発生する面であれば良く、任意の方向に約５５°まで傾斜させることができる。ただし、傾斜角が大きくなると良好な結晶性を得ることが困難になるため、任意の方向に１０°以内の傾斜とすることが好ましい。【００４２】
同様に本実施例では下地層としてＩｎＡｌＮ層を用いたが、下地層としてはＩｎＡｌＧａＮ層など、ＧａＮ、ＩｎＮ、ＡｌＮの３種のIII族窒化物半導体の混合物等を用いることができる。【００４３】
同様に各層の膜厚に関しても、所望の厚さとすることができる。ただし、本実施例のキャリア走行層１０４の格子定数は下地層１０３の格子定数と異なっているため、転位が発生する臨界膜厚以下とすることが好ましい。【００４４】
（実施例２）
本発明の第２の実施形態の一実施例を示す。本実施例の電界効果トランジスタは、基板１０１としてｃ面（（０００１）面）炭化シリコン（ＳｉＣ）基板、バッファ層１０２としてＡｌＮ層（膜厚２００ｎｍ）、下地層１０３としてＩｎＡｌＮ層（Ｉｎ組成比０．２、膜厚２０００ｎｍ）、キャリア走行層１０４としてＧａＮ層（膜厚３０ｎｍ）、ソース電極１０５、ドレイン電極１０６としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）、第一の絶縁膜２０１としてＳｉＯＮ膜（膜厚８０ｎｍ）、ゲート電極１０７としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）、保護膜２０２としてＳｉＯＮ膜（膜厚８０ｎｍ）を用いることにより作製される。【００４５】
具体的には、ソース・ドレイン電極までは、実施例１と同様に形成し、第一の絶縁膜２０１をＣＶＤ法で成膜した後、フォトレジストを塗布し、露光、現像して開口部を形成し、開口部を介して、第一の絶縁膜２０１をドライエッチングにより除去し、レジスト剥離後、第一の絶縁膜２０１をマスクにキャリア走行層１０４の一部を除去してリセス構造を形成した。続いて、リセス部分および第一の絶縁膜２０１上にゲート電極１０７となるＮｉ／Ａｕを電子銃蒸着により形成し、ソース電極側よりドレイン電極側が長くなるように成形してゲート電極１０７を形成した。【００４６】
このような構造であれば、実施例１の効果に加えて、リセス構造の採用、及びドレイン側に伸びたゲートの庇（フィールドプレート構造）の採用により、ゲート電極近傍における電界集中を緩和することが出来、高電圧動作が実現できた。【００４７】
また、本実施例では、ゲート電極の庇がソース電極側よりドレイン電極側に長くなるように形成したが、ソース側の庇は本発明の効果には関与しないため、ドレイン電極側の庇と等しいか長くすることも可能である。ただし、ソース側の庇が長くなると、耐圧の向上や電流コラプス低減の効果に対しゲート容量の増大による、利得低下が大きくなるため、ドレイン電極側の庇よりも短いことが好ましい。【００４８】
以上、実施例を参照して本願発明を説明したが、本願発明は上記実施例に限定されものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。【００４９】
この出願は、２００７年２月２８日に出願された日本出願特願２００７−０４９３５０を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【図１】
2008105378.tif 000003
【図２】
2008105378.tif 000004
【図３】
2008105378.tif 000005
【国際調査報告】
2008105378.tif 000006
2008105378.tif 000007