【手続補正書】
【提出日】平成17年10月13日(2005.10.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  第１のメモリセルアレイを含む第１のバンクと、
第２のメモリセルアレイを含む第２のバンクと、
外部から入力される信号に応じて、前記第１のバンクを選択する第１バンク活性化信号および前記第２のバンクを選択する第２バンク活性化信号を出力し、前記第１のバンクへのアクセスがされる場合、前記第１のバンク活性化信号を活性化させ、前記第２のバンクへのアクセスがされる場合、前記第２のバンク活性化信号を活性化させ、前記第１のバンクおよび前記第２のバンクへのアクセス期間が重なる場合、前記第１のバンク活性化信号および前記第２のバンク活性化信号のいずれも活性化させるバンク選択回路と、
前記第１バンク活性化信号の活性化に応じて活性化され、外部から供給される外部電源電圧を降圧した第１の内部電源電圧を前記第１のバンクに出力するものであり、前記外部電源電圧を一方の電極から入力され、他方の電極へ前記第１の内部電源電圧を出力する第１のＰＭＯＳトランジスタと、前記第１の内部電源電圧と内部降圧レベルの電圧とが入力され前記第１の内部電源電圧と前記内部降圧レベルの電圧とが等しくなるように前記第１のＰＭＯＳトランジスタのゲート電極に電圧を出力する第１のカレントミラー型増幅回路とを含む、第１の内部降圧回路と、
前記第２バンク活性化信号の活性化に応じて活性化され、外部から供給される外部電源電圧を降圧した第２の内部電源電圧を前記第２のバンクに出力するものであり、前記外部電源電圧を一方の電極から入力され、他方の電極へ前記第２の内部電源電圧を出力する第２のＰＭＯＳトランジスタと、前記第２の内部電源電圧と内部降圧レベルの電圧とが入力され、前記第２の内部電源電圧と前記内部降圧レベルの電圧が等しくなるように前記第２のＰＭＯＳトランジスタのゲート電極に電圧を出力する第２のカレントミラー型増幅回路とを含む、第２の内部降圧回路とを備える、半導体記憶装置。
【請求項２】  前記第１バンク活性化信号は、前記第１のバンクの選択を示す外部からの第１バンクアドレス信号と、外部からのロウアドレスストローブ信号の活性化に応じて活性化され、
前記第２バンク活性化信号は、前記第２のバンクの選択を示す外部からの第２バンクアドレス信号と、外部からの前記ロウアドレスストローブ信号の活性化に応じて活性化され、
前記第１バンクアドレス信号および前記ロウアドレスストローブ信号の活性化を受けて、前記第１のバンクへのアクセスがされ、前記第２バンクアドレス信号および前記ロウアドレスストローブ信号の活性化を受けて、前記第２バンクへのアクセスがされる、請求項１に記載の半導体記憶装置。
【請求項３】  第１のメモリアレイを含む第１のバンクと、
第２のメモリアレイを含む第２のバンクと、
外部から供給される外部電源電圧を降圧した第１の内部電源電圧を、前記第１のバンクを選択する第１バンク活性化信号の活性化に応じて出力する第１の内部降圧回路と、
外部から供給される外部電源電圧を降圧した第２の内部電源電圧を、前記第２のバンクを選択する第２バンク活性化信号の活性化に応じて出力する第２の内部降圧回路と、
前記第１の内部降圧回路の出力と前記第２の内部降圧回路の出力と前記第１のバンクおよび第２のバンクを接続する配線とを備える、半導体記憶装置。
【請求項４】  前記第１の内部降圧回路は、前記外部電源電圧を一方の電極から入力され、他方の電極へ前記第１の内部電源電圧を出力する第１のＰＭＯＳトランジスタと、前記第１の内部電源電圧と内部降圧レベルの電圧とが入力され、前記第１の内部電源電圧前記内部降圧レベルの電圧とが等しくなるように前記第１のＰＭＯＳトランジスタのゲート電極に電圧を出力する第１のカレントミラー型増幅回路とを含み、前記第１のＰＭＯＳトランジスタの他方の電極が前記配線に接続され、
前記第２の内部降圧回路は、前記外部電源電圧を一方の電極から入力され、他方の電極へ前記第２の内部電源電圧を出力する第２のＰＭＯＳトランジスタと、前記第２の内部電電電圧と前記内部降圧レベルの電圧とが入力され、前記第２の内部電源電圧と前記内部降圧レベルの電圧が等しくなるように前記第２のＰＭＯＳトランジスタのゲート電極に電圧を出力する第２のカレントミラー型増幅回路とを含み、前記第２のＰＭＯＳトランジスタの他方の電極が前記配線に接続される、請求項３に記載の半導体記憶装置。
【請求項５】  第１のメモリアレイを含む第１のバンクと、
第２のメモリアレイを含む第２のバンクと、
外部から供給される外部電源電圧が一方の電極に入力され、他方の電極へ前記外部電源電圧を降圧した第１の内部電源電圧を出力する第１のＰＭＯＳトランジスタと、前記第１の内部電源電圧と内部降圧レベルの電圧とが入力され、前記第１の内部電源電圧と前記内部降圧レベルの電圧とが等しくなるように前記第１のＰＭＯＳトランジスタのゲート電極に電圧を出力する第１のカレントミラー型増幅回路とを含み、前記第１のバンクを選択する第１バンク活性化信号の活性化に応じて活性化され、前記第１のバンクと前記第２のバンクに前記第１の内部電源電圧を供給する第１の内部降圧回路と、
外部から供給される外部電源電圧を一方の電極から入力され、他方の電極へ前記外部電源電圧を降圧した第２の内部電源電圧を出力する第２のＰＭＯＳトランジスタと、前記第２の内部電源電圧と前記内部降圧レベルの電圧とが入力され、前記第２の内部電源電圧と前記内部降圧レベルの電圧が等しくなるように前記第２のＰＭＯＳトランジスタのゲート電極に電圧を出力する第２のカレントミラー型増幅回路とを含み、前記第２のバンクを選択する第２バンク活性化信号の活性化に応じて活性化され、前記第１のバンクと前記第２のバンクに前記第２の内部電源電圧を供給する第２の内部降圧回路とを備える、半導体記憶装置。
【請求項６】  前記第１のバンクの選択を示す外部からの第１バンクアドレス信号と、外部からのロウアドレスストローブ信号の活性化を受けて、前記第１バンク活性化信号を活性化し、前記第２のバンクの選択を示す外部からの第２バンクアドレス信号と、前記ロウアドレスストローブ信号の活性化を受けて、前記第２バンク活性化信号を活性化する活性化手段をさらに備える、請求項３から５のいずれかに記載の半導体記憶装置。
【請求項７】  前記第１バンク活性化信号は、前記第１のバンクの選択を示す外部からの第１バンクアドレス信号と、外部からのロウアドレスストローブ信号の活性化を受けて活性化され、
前記第２バンク活性化信号は、前記第２のバンクの選択を示す外部からの第２バンクアドレス信号と、前記外部からのロウアドレスストローブ信号の活性化を受けて活性化される、請求項３から５のいずれかに記載の半導体記憶装置。
【請求項８】  前記活性化手段と前記第１の内部降圧回路とを接続し、前記第１バンク活性化信号を伝達する第１の信号線と、
前記第１の信号線とは別途設けられ、前記活性化手段と前記第２の内部降圧回路とを接続し、前記第２のバンク活性化信号を伝達する第２の信号線とをさらに備える、請求項６に記載の半導体記憶装置。
【請求項９】  前記第１バンクアドレス信号と、前記第２バンクアドレス信号と、前記ロウアドレスストローブ信号の活性化のタイミングに応じて、前記第１バンク活性化信号の活性化期間と前記第２バンク活性化信号の活性化期間とが重なることが可能である、請求項７に記載の半導体記憶装置。
【請求項１０】  前記第１の内部降圧回路は、
前記第１バンク活性化信号の活性化に応じて前記第１のカレントミラー型増幅器に電流が流れるように動作し、前記第１バンク活性化信号の非活性化に応じて前記第１のカレントミラー型増幅器に流れる電流を停止するように動作するトランジスタと、
前記第１バンク活性化信号の非活性化に応じて前記第１のＰＭＯＳトランジスタのゲート電極に前記外部電圧を与え、前記第１バンク活性化信号の活性化に応じて前記第１のＰＭＯＳトランジスタのゲート電極への前記外部電源電圧の供給を停止するトランジスタとを含み、
前記第２の内部降圧回路は、
前記第２バンク活性化信号の活性化に応じて前記第２のカレントミラー型増幅器に電流が流れるように動作し、前記第２バンク活性化信号の非活性化に応じて前記第２のカレントミラー型増幅器に流れる電流を停止するように動作するトランジスタと、
前記第２バンク活性化信号の非活性化に応じて前記第２のＰＭＯＳトランジスタのゲート電極に前記外部電源電圧を与え、前記第２バンク活性化信号の活性化に応じて前記第２のＰＭＯＳトランジスタのゲート電極への前記外部電源電圧の供給を停止するトランジスタとを備える、請求項４から９のいずれかに記載の半導体記憶装置。
【請求項１１】  前記第１の内部降圧回路は、
前記第１バンク活性化信号の活性化に応じて前記第１のカレントミラー型増幅器を活性化し、前記第１バンク活性化信号の非活性化に応じて前記第１のカレントミラー型増幅器を非活性化するトランジスタと、
前記第１バンク活性化信号の非活性化に応じて前記第１の内部電源電圧の出力を停止するように前記第１のＰＭＯＳトランジスタのゲート電極を制御し、前記第１バンク活性化信号の活性化に応じて前記第１のカレントミラー型増幅器の出力により前記第１のＰＭＯＳトランジスタのゲート電極が制御されるよう動作するトランジスタとを含み、
前記第２の内部降圧回路は、
前記第２バンク活性化信号の活性化に応じて前記第２のカレントミラー型増幅器を活性化し、前記第２バンク活性化信号の非活性化に応じて前記第２のカレントミラー型増幅器を非活性化するトランジスタと、
前記第２バンク活性化信号の非活性化に応じて前記第２の内部電源電圧の出力を停止するように前記第２のＰＭＯＳトランジスタのゲート電極を制御し、前記第２のバンク活性化信号の活性化に応じて前記第２のカレントミラー型増幅器の出力により前記第２のＰＭＯＳトランジスタのゲート電極が制御されるように動作するトランジスタとを含む、請求項４から９のいずれかに記載の半導体記憶装置。
【請求項１２】  複数のバンクを有する半導体記憶装置であって、
前記複数のバンクに対応して設けられ、外部から供給される電源電圧を降圧した内部電源電圧を生成し、それぞれが対応するバンクへ前記内部降圧電圧を供給し、各出力が相互に接続された複数の内部降圧回路と、
アクセスされるバンクを示す外部信号に応答して、前記複数の内部降圧回路のうちアクセスされるバンクに対応する内部降圧回路を選択する選択手段とを備える、半導体記憶装置。
【請求項１３】  前記選択手段は、前記外部信号に加えてロウアドレスストローブ信号に応答して、前記複数の内部降圧回路のうちアクセスされる前記バンクに対応する内部降圧回路を選択する、請求項１２に記載の半導体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
【課題を解決するための手段】
この発明の第１の観点に係る半導体記憶装置は、第１のメモリセルアレイを含む第１のバンクと、第２のメモリセルアレイを含む第２のバンクと、外部から入力される信号に応じて、第１のバンクを選択する第１バンク活性化信号および第２のバンクを選択する第２バンク活性化信号を出力し、第１のバンクへのアクセスが行なわれる場合、第１のバンク活性化信号を活性化させ、第２のバンクへのアクセスがされる場合、第２のバンク活性化信号を活性化させ、第１のバンクおよび第２のバンクへのアクセス期間が重なる場合、第１のバンク活性化信号および前記第２のバンク活性化信号のいずれも活性化させるバンク選択回路と、第１バンク活性化信号の活性化に応じて活性化され、外部から供給される外部電源電圧を降圧した第１の内部電源電圧を第１のバンクに出力する第１の内部降圧回路と、前記第２バンク活性化信号の活性化に応じて活性化され、外部から供給される外部電源電圧を降圧した第２の内部電源電圧を前記第２のバンクに出力する第２の内部降圧回路とを備える。
第１の内部降圧回路は、外部電源電圧を一方の電極から入力され、他方の電極へ第１の内部電源電圧を出力する第１のＰＭＯＳトランジスタと、第１の内部電源電圧と内部降圧レベルの電圧とが入力され、第１の内部電源電圧と内部降圧レベルの電圧とが等しくなるように第１のＰＭＯＳトランジスタのゲート電極に電圧を出力する第１のカレントミラー型増幅回路とを含む。
第２の内部降圧回路は、外部電源電圧を一方の電極から入力され、他方の電極へ第２の内部電源電圧を出力する第２のＰＭＯＳトランジスタと、第２の内部電源電圧と内部降圧レベルの電圧とが入力され、第２の内部電源電圧と内部降圧レベルの電圧が等しくなるように第２のＰＭＯＳトランジスタのゲート電極に電圧を出力する第２のカレントミラー型増幅回路とを含む。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
この発明の第２の観点に係る半導体記憶装置は、第１のメモリアレイを含む第１のバンクと、第２のメモリアレイを含む第２のバンクと、外部から供給される外部電源電圧を降圧した第１の内部電源電圧を、第１のバンクを選択する第１バンク活性化信号の活性化に応じて出力する第１の内部降圧回路と、外部から供給される外部電源電圧を降圧した第２の内部電源電圧を、第２のバンクを選択する第２バンク活性化信号の活性化に応じて出力する第２の内部降圧回路と、第１の内部降圧回路の出力と第２の内部降圧回路の出力と第１のバンクおよび第２のバンクを接続する配線とを備える。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
この発明の第３の観点に係る半導体記憶装置は、第１のメモリアレイを含む第１のバンクと、第２のメモリアレイを含む第２のバンクと、、前記第１のバンクを選択する第１バンク活性化信号の活性化に応じて活性化され、前記第１のバンクと前記第２のバンクに前記第１の内部電源電圧を供給する第１の内部降圧回路と、第２のバンクを選択する第２バンク活性化信号の活性化に応じて活性化され、第１のバンクと第２のバンクに第２の内部電源電圧を供給する第２の内部降圧回路とを備える。
第１の内部降圧回路は、外部から供給される外部電源電圧が一方の電極に入力され、他方の電極へ前記外部電源電圧を降圧した第１の内部電源電圧を出力する第１のＰＭＯＳトランジスタと、第１の内部電源電圧と内部降圧レベルの電圧とが入力され、第１の内部電源電圧と内部降圧レベルの電圧とが等しくなるように第１のＰＭＯＳトランジスタのゲート電極に電圧を出力する第１のカレントミラー型増幅回路とを含む。
第２の内部降圧回路は、外部から供給される外部電源電圧を一方の電極から入力され、他方の電極へ該外部電源電圧を降圧した第２の内部電源電圧を出力する第２のＰＭＯＳトランジスタと、第２の内部電源電圧と内部降圧レベルの電圧とが入力され、第２の内部電源電圧と内部降圧レベルの電圧が等しくなるように第２のＰＭＯＳトランジスタのゲート電極に電圧を出力する第２のカレントミラー型増幅回路とを含む。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
この発明の第４の観点に係る半導体記憶装置は、複数のバンクを有する半導体記憶装置であって、複数のバンクに対応して設けられ、外部から供給される電源電圧を降圧した内部電源電圧を生成し、それぞれが対応するバンクへ内部降圧電圧を供給し、各出力が相互に接続された複数の内部降圧回路と、アクセスされるバンクを示す外部信号に応答して、複数の内部降圧回路のうちアクセスされるバンクに対応する内部降圧回路を選択する選択手段とを備える。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【補正の内容】
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【補正の内容】
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０２４１
【補正方法】削除
【補正の内容】
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０２４２
【補正方法】削除
【補正の内容】
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０２４３
【補正方法】削除
【補正の内容】
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０２４４
【補正方法】変更
【補正の内容】
【０２４４】
【発明の効果】
本発明の請求項１、３、５、１２の半導体記憶装置は、動作するバンク数によらず、安定した内部電源電圧を供給することが可能な半導体記憶装置を提供することができる。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０２４５
【補正方法】変更
【補正の内容】
【０２４５】
本発明の請求項２、６、７，１３の半導体記憶装置は、それぞれ請求項１、３、５、１２の半導体記憶装置の効果に加えて、ロウアドレス信号の入力に基づいて、バンク活性化時に内部電圧を供給することが可能である。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０２４６
【補正方法】削除
【補正の内容】
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０２４７
【補正方法】変更
【補正の内容】
【０２４７】
本発明の請求項１、３、５、１２の半導体記憶装置は、バンクごとに内部電源電圧出力回路を有するので、あるバンクから他のバンクへの切換わりが内部電源電圧出力回路の応答時間より短くなっても、安定して内部電源電圧をバンクに供給することが可能である。
また、本発明の請求項１、８、９の半導体装置は、複数のバンクが同時に活性化される場合には、各バンクに対応する内部電源電圧出力回路が各々動作するので、内部電源電圧供給能力が向上し、安定した内部電源電圧を供給することが可能である。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０２４８
【補正方法】削除
【補正の内容】
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０２４９
【補正方法】削除
【補正の内容】
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０２５０
【補正方法】削除
【補正の内容】
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０２５１
【補正方法】削除
【補正の内容】
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】０２５２
【補正方法】削除
【補正の内容】
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】０２５３
【補正方法】削除
【補正の内容】
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】０２５４
【補正方法】削除
【補正の内容】
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】０２５５
【補正方法】削除
【補正の内容】
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】０２５６
【補正方法】削除
【補正の内容】