【手続補正書】
【提出日】平成16年12月20日(2004.12.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】        明細書
【発明の名称】    表示装置の製造方法
【特許請求の範囲】
【請求項１】  少なくとも１つの画素のグループと導体パターンとが基板に設けられ、駆動電圧を前記画素に印加する半導体デバイスが前記基板に固着された表示装置の製造方法であって、この製造方法が、
複数の半導体デバイスであって、それらの表面上に電気接続接点を有する半導体デバイスを半導体基板に設ける工程と、
前記半導体基板の表面領域で前記半導体デバイスを相互に分離する工程と、
前記電気接続接点を前記導体パターンに結合する工程と、
その後、前記半導体デバイスを前記半導体基板から分離する工程と
を有する製造方法。
【請求項２】  請求項１に記載の製造方法であって、前記電気接続接点の少なくとも一部分を導電的に前記導体パターンに接続する製造方法。
【請求項３】  少なくとも１つの画素のグループが基板に設けられ、駆動電圧を前記画素に印加する半導体デバイスが前記基板に固着された表示装置の製造方法であって、この製造方法が、
複数の半導体デバイスであって、それらの表面上に電気接続接点を有する半導体デバイスを半導体基板に設ける工程と、
前記半導体基板の表面領域で前記半導体デバイスを相互に分離する工程と、
その後、前記半導体デバイスを前記半導体基板から分離する工程と、
その後、少なくとも前記半導体デバイスの位置で導体パターンを前記基板に設け、前記電気接続接点を前記導体パターンに結合する工程と
を有する製造方法。
【請求項４】  請求項３に記載の製造方法であって、前記電気接続接点の少なくとも一部分を前記導電パターンに導電的に接続する製造方法。
【請求項５】  請求項１または３に記載の製造方法であって、前記半導体デバイスのピッチを画素のグループと少なくとも１つの次元で同一にする製造方法。
【請求項６】  請求項１または３に記載の製造方法であって、半導体デバイスを複数の画素に関連づける製造方法。
【請求項７】  請求項６に記載の製造方法であって、前記半導体デバイスに前記画素に対する駆動電子装置を設ける製造方法。
【請求項８】  請求項１または３に記載の製造方法であって、前記半導体基板の表面領域におけるエッチング処理により前記半導体デバイスを分離する製造方法。
【請求項９】  請求項１または３に記載の製造方法であって、前記半導体デバイスを絶縁層上の半導体層に設け、エッチング処理により分離する製造方法。
【請求項１０】  請求項１または３に記載の製造方法であって、前記基板を可撓性とする製造方法。
【請求項１１】  少なくともスイッチング素子を有する機能グループが少なくとも基板に設けられ、駆動電圧を前記スイッチング素子に供給する半導体デバイスが前記基板に固着された電子装置の製造方法であって、この製造方法が、
前記基板に導体パターンを形成する工程と、
複数の半導体デバイスであって、それらの表面に電気接続接点を有する半導体デバイスを半導体基板に設ける工程と、
前記半導体基板の表面領域で前記半導体デバイスを相互に分離する工程と、
前記電気接続接点を前記導体パターンに結合する工程と、
その後、前記半導体デバイスを前記半導体基板から分離する工程と
を有する製造方法。
【請求項１２】  請求項11に記載の製造方法であって、前記電気接続接点の少なくとも一部分を前記導体パターンに導電的に接続する製造方法。
【請求項１３】  少なくともスイッチング素子を有する機能グループが少なくとも基板に設けられ、駆動電圧を前記スイッチング素子に供給する半導体デバイスが前記基板に固着された電子装置の製造方法であって、この製造方法が、
複数の半導体デバイスであって、それらの表面上に電気接続接点を有する半導体デバイスを半導体基板に設ける工程と、
前記半導体基板の表面領域で前記半導体デバイスを相互に分離する工程と、
その後、前記半導体デバイスを半導体基板から分離する工程と、
前記基板に導体パターンを形成し、前記電気接続接点を前記導体パターンに結合する工程と
を有する製造方法。
【請求項１４】  請求項13に記載の製造方法であって、前記電気接続接点の少なくとも一部分を前記導体パターンに導電的に接続する製造方法。
【請求項１５】  請求項11または13に記載の製造方法であって、前記半導体デバイスのピッチを前記機能グループと少なくとも１つの次元で同一にする製造方法。
【発明の詳細な説明】
【０００１】
この発明は、少なくとも１つの画素のグループと導体パターンとが基板に設けられ、駆動電圧を画素に印加する半導体デバイスが基板に固定された表示装置の製造方法に関するものである。
【０００２】
このようなアクティブマトリクス表示装置の例にはＴＦＴＬＣＤまたはＡＭＬＣＤがあり、これらは、ラップトップコンピュータやオーガナイザに用いられているだけでなく、ＧＳＭ電話の分野でますます広く用いられてきている。ＬＣＤの代わりに、例えば（ポリマー）ＬＥＤ表示装置を用いることができる。
特に、この発明は、少なくともスイッチング素子を有する機能グループが少なくとも基板に設けられ、駆動電圧をスイッチング素子に供給する半導体デバイスが基板に固着された電子装置の製造方法に関するものである。
【０００３】
“Flexible Displays with Fully Integrated Electronics”, SID Int. Display Conf.（2000年９月）第415〜418頁の論文には、特に懸濁液中に形成された半導体デバイスを基板にわたって移動させ、基板内に対応するように形成された“アパーチャ”すなわちくぼみに到達させる処理が記載されている。半導体デバイスは、標準の技術により製造されたＩＣである。ＩＣが形成された後、画素との接続が達成される。
【０００４】
この場合に生じる問題は、ＩＣを設ける場合に、かなりの公差を考慮する必要があるという事実である。半導体デバイス（ＩＣ）をくぼみ内にいわゆる滑り込ませる必要があるだけでなく、半導体デバイスはある厚さ（約50マイクロメートル）を有する。すべてのＩＣが同一のウェファから得られず、基板の表面上で“アパーチャ”すなわちくぼみの深さに変化がある場合には、確かに半導体デバイスの厚さの変化に応じて、基板上に設けられた電気光学層の厚さに変化が生じ、この厚さの変化は数マイクロメートルに達するおそれがある。このことは、例えば（Ｓ）ＴＮ効果のような、厚さに影響を受けやすい効果が用いられる場合に特に、不所望な変色や、スイッチング特性の不均一性につながる。
【０００５】
ＩＣの配置中に生じる誤差も考慮する必要がある。ＩＣが“くぼみ内に滑り込ませる”場合、ＩＣはくぼみ内の任意の位置にその最終目的地を見出しうる。その結果、くぼみは、半導体デバイス（ＩＣ）よりも広い空間を占め、これは、特に透過型表示装置ではアパーチャの犠牲によるものである。この不正確な配置では、ＩＣに満足に接点を形成しうるようにするために、これらＩＣに広い接触面を設ける必要があり、このことにより、ＩＣの表面領域が犠牲になり、この技術を極めて高価なものとする。
【０００６】
更なる問題は、半導体デバイス（ＩＣ）の厚さの変化がくぼみの深さの変化に関連し、最終的な表面領域（基板の共通表面領域）において半導体デバイスの局部的な厚さの変化が生じるようになるということである。これにより、表示装置において埋設された半導体デバイス（ＩＣ）にわたって延在する導体細条を破損するおそれが大きくなる。
【０００７】
このため、この発明により半導体基板に、電気接続接点を具える表面を有する複数の半導体デバイスを設け、これら半導体デバイスを半導体基板の表面領域で相互に分離し、電気接続接点を（導電的に）導体パターンに結合し、その後、半導体デバイスを半導体基板から分離する。
【０００８】
半導体デバイス（ＩＣ）は、これらを基板に固着するに当り、半導体基板上で互いに同じ様に配置される為、これらＩＣは極めて正確なピッチで設けられる。このピッチは、例えば、マトリックス形状構成の画素において一方向で一定のピッチにすることができる。あるいはまた、このピッチを変化させることができる。
【０００９】
更に、この方法の固着により、半導体基板の表面領域のうちアクティブ素子を形成する部分だけを表示装置の基板上に設けることができる。これらの部分は、（１マイクロメートルよりも小さい）無視できる厚さを有するので、前記の厚さに影響を受けやすい効果を用いる場合に影響が生じない。ＩＣの位置にスペーサが存在しても、もちろん、弾性エンベロープを有するスペーサが選択された場合でも、液層の有効厚さは、従って表示装置の動作はいかなる影響も受けない、あるいは殆ど影響を受けない。
【００１０】
更なる利点は、ＩＣが画素の位置で駆動電子装置を有することができるということである。これにより、設計の自由度を大きくする。
【００１１】
半導体基板の表面領域で例えばエッチング処理を行うことにより、半導体デバイスを分離する。他の方法では、絶縁層上の半導体層に半導体デバイスを設け（ＳＯＩ技術）、代表的に0.2マイクロメートルの厚さを有するこの半導体層にエッチング処理を行うことにより半導体デバイスを分離する。この結果として、完成した表示装置のこれら半導体デバイスは、液層の有効厚さに比較して、（１マイクロメートルよりも小さい）無視できる厚さを有するので、ＩＣの位置にスペーサが存在しない場合であっても、前記の厚さに影響を受けやすい効果を用いる場合に影響が生じない。この場合、更に、追加の防止策を講じずに、ＩＣが極めて正確に配置される。この場合、接点面をかなり小さくすることができ、これにより、ＩＣの表面を占領する領域は小さくなる。
【００１２】
以下に説明する実施例を参照して、この発明の上述した観点及びその他の観点を明らかにする。
図面は線図的であって、各部の寸法は実際のものに正比例していない。対応する構成要素には一般に同一の符号を付してある。
【００１３】
図１は、液晶材料２を有する光変調セル１の一部分を示す線図的断面図である。液晶材料は、例えばガラスまたは合成材料より成る２つの基板３及び４の間に存在し、これら基板には（ＩＴＯまたは金属の）電極５及び６が設けられている。中間電気光学層と相俟って、電極パターンの一部が画素を規定する。必要に応じて、表示装置は、基板の内壁に配置された液晶材料を配向する配向層（図示せず）を有する。液晶材料を、例えば、正の光学的異方性及び正の誘電異方性を有する（ねじれ）ネマチック材料とすることができるだけでなく、液晶材料はＳＴＮ効果、双安定効果、キラルネマチック効果またはＰＤＬＣ効果を用いることもできる。基板３及び４は通常のようにスペーサ７により離間され、セルは、充填孔が通常通りに設けられた封止リム８で封止されている。液晶材料２の層の代表的な厚さは、例えば５マイクロメートルである。電極５及び５′は0.2 マイクロメートルの代表的な厚さを有し、一方、この例では、半導体デバイス（ＩＣ）20の厚さは約0.2 マイクロメートルである。図１では、電極５′及びＩＣ20の位置にスペーサ７を示す。電極及びＩＣ20の全体の厚さは、液晶材料２の層の厚さに比べてごくわずかである。スペーサ７の存在は、特に、硬質コア９′と、約0.2 マイクロメートルの厚さを有する弾性エンベロープ９とを具えたスペーサが選択された場合、表示装置の光電気特性にいかなる影響も与えない、あるいは殆ど影響を与えない。
【００１４】
半導体デバイス（トランジスタまたはＩＣ）20を製造する場合、従来の技術を用いる。出発材料は、半導体ウェファ10（図２の工程Ｉa 、図３参照）好ましくはシリコンとし、低濃度（1014原子／ｃｍ3 ）にドープされたｎ型エピタキシャル層15を成長させたｐ型基板11を有する。この成長工程以前に、高濃度（約1017原子／ｃｍ3 ）にドープされたｎ型層13をエピタキシャル成長または拡散により形成する。他の処理工程（注入、拡散等）はエピタキシャル層15にトランジスタ、電子回路またはその他の機能ユニットを実現する。その後、図３ａの例の表面をシリコン酸化物のような絶縁層で被覆する。絶縁層中の接点用のアパーチャ（孔）を介して金属化接点17を、半導体技術において通常の技術により形成する。更に、（絶縁層16を形成する以前またはその後に）マスクを用いたドーピングによりｎ型領域14（ドーピングは約1017原子／ｃｍ3 とした）をトランジスタ、電子回路（ＩＣ）またはその他の機能ユニット間に形成する。
【００１５】
図３ｂは、薄肉表面領域15を絶縁層19内に埋設するＳＯＩ技術でトランジスタ、電子回路またはその他の機能ユニットを実現する、図３ａの変形例を示す。図３ｂの例では、金属化接点17を半導体デバイスのトランジスタの接点領域上に直接形成する。
【００１６】
次に、マスクを介してｎ型領域14に（電界の影響下で）ＨＦでエッチング処理を行う。この処理では、高濃度にドープされたｎ型領域14と、その下側のｎ型エピタキシャル層13とを等方的にエッチングする。しかし、低濃度にドープされたｎ型エピタキシャル層15を、所定の期間後、この層に小領域25だけを残す（図２の工程Ｉb 、図３参照）ように異方的にエッチングする。
【００１７】
しかし、トランジスタ、電子回路（ＩＣ）またはその他の機能ユニットは依然として、最初に規定された位置にある。このようなユニットの一定パターンを一定のピッチで通常通りに製造する。
【００１８】
この処理の前または後、あるいはこの処理と同時に、(この場合も規定の位置に)１つ以上の電極５′を具える金属化パターンを表示装置の基板３に形成する（図２の工程IIa ，IIb ）。この例では、基板３上の金属化パターンの部分５′を半導体ウェファ10の電子回路（ＩＣ）20と同様に（異なる方向に同一ピッチで）配列する。
【００１９】
次の工程では、半導体ウェファ10を上下反対にし、基板３上の金属化パターン５′を半導体ウェファ10の電子回路（ＩＣ）20に対して正確に整列させ（図４）、その後、金属化パターン５′と金属化接点17との間で電気接触を実現する。この目的のため、例えば、電極５′上に導電接着剤21または異方性導電接点を用いる。電子回路（ＩＣ）20を振動またはその他の方法により半導体ウェファ10から離脱させる。これにより、画素電極５と、画素電極５に対しても、また相互にも極めて正確に整列されたＩＣ20とが設けられた基板３を得る（図２の工程III ）。更に、アパーチャの減少をＩＣ（またはトランジスタ）の寸法のみにより決定する。
【００２０】
ＳＯＩ技術を用いる場合でも、種々の電子回路（ＩＣ）20間の最初の分離をＨＦエッチング処理または、半導体技術で既知であるその他の方法により行うことができ、その後、ＩＣを基板から離脱させるのに、この場合も振動またはその他の手段を用いる。
【００２１】
この工程中、基板10のすべてのＩＣ（トランジスタ）が基板から離脱されるわけではない。その理由は、金属化パターン５′のピッチＰ0 が、通常、ＩＣ20のピッチＰ1 及びＰ2 よりもずっと大きいからである。このことを、図５を参照して更に説明する。基板３が、離脱可能なＩＣのブロック22により示す領域程度の（またはこの領域よりも小さい）寸法を有する場合、ＩＣ23（図５のブロックＩＣ）のみを離脱させて、基板上に設ける。
【００２２】
基板３が、線図的に図示した離脱可能なＩＣのブロック22よりも大きければ、ＩＣ23（図５のブロックＩＣ）を最初に離脱させ、基板10の部分26上に設ける（図６参照）。次に、隣接のＩＣ24（図５参照）を離脱させ、基板10の部分27上に設ける。同様に、ＩＣ20を部分28，29上に設ける。
【００２３】
次に、必要に応じて、基板の内壁上の液晶材料を配向する配向層を設けることにより、表示装置１を通常のように完成させる。スペーサ７と、充填孔が通常通りに設けられた封止リム８とを基板３及び４間に通常通り設け、この例では、その後、表示装置にＬＣ材料を充填する（図２の工程IV）。
【００２４】
半導体デバイス（ＩＣ）20を前もって製造するので、従来のポリシリコン技術の場合よりも電子機能を広げることができる。特に、単結晶シリコンを用いる場合、従来のマトリクス構造とは異なる種類の構造の表示装置を可能にする機能を実現できる。このような表示装置30を図７に示し、この表示装置は、バス構造を有する装置である。ＩＣ（半導体デバイス）20は、接続線31及び32を介して電源電圧に接続され（この場合、接続線31は接地されている）、一方、接続線33及び34は、情報及び例えばクロック信号を供給する。上述したように、設けるべきＩＣの位置は既知であるので、ＩＣに最初に（ＩＣ処理中、またはＥＰＲＯＭ技術処理中に）例えばアドレスレジスタ及び１つ以上のデータレジスタを設けることができる。あるＩＣ（及び関連の画素35（のグループ））の場合、ＩＣによりアドレスを認識し、画像情報を記憶し、その後、この場合も接続線33及び34を通って供給されるコマンドに応じて画素35に画像情報を与える。
【００２５】
図８は、半導体デバイスを基板に固着するための半導体基板（図２の工程Ｉb ）の電子顕微鏡画像を示す。
この発明の保護されるべき範囲は、上述した実施例のみに限定されるものではない。頭書に前述したように、別々にまたは１つの組立体として設けることができる（ポリマー）ＬＥＤにより画素を形成することもできるが、この発明は、他の表示装置例えばプラズマ表示装置、ホイル（foil）表示装置及び、電界放出または電気光学または電気機械効果（調光ミラー）に基づいた表示装置にも適用することができる。例示として直交座標系でピッチを説明したが、位置決めを放射座標系またはツリー構造（フラクタル構造）でも行うことができる。前述したように、ピッチを変化させることもできる。これにより、例えば円形または楕円形の表示装置を製造することができる。
【００２６】
上述した例では、既に存在している金属化パターン５′上にＩＣを直接電気接触させることを述べた。離脱されるＩＣの厚さが薄いので、ＩＣを基板３上に直接に設けることもでき、この方法の場合、金属化されるアパーチャをエッチング方法により層15を通してエッチング形成する。次に、金属化接点17をＩＣにわたって延在させ、これら金属化接点17に対する貫通金属化接続部と（例えば、絶縁層中の接点用のアパーチャを介して）接触させる。
【００２７】
前記接点は必ずしも導電接触させる必要はない。所定の用途では、金属化接点17と電極形成パターン５′との間を、例えば、一方または双方に薄肉の絶縁層を設けることにより容量結合させるのも有利である。
【００２８】
前述したように、この方法は表示装置に限定されない。この発明は、特に、基板に機能的なグループが設けられている電子装置（センサ）に適用できる。
【００２９】
あるいはまた、前述したように（合成材料の）可撓性基板を（着用可能な表示装置、着用可能な電子装置に）用いることができる。
この発明は、各新規な特徴及びこれらの任意の組み合わせにある。
【図面の簡単な説明】
【図１】  この発明による表示装置の一部分を示す線図的断面図である。
【図２】  この発明の方法を線図的に示すフローチャートである。
【図３ａ】  図１の表示装置の製造中の一工程を線図的に示す。
【図３ｂ】  図３ａの変形例を示す。
【図４】  図１の表示装置の製造中の他の工程を線図的に示す。
【図５】  図１の表示装置の製造中の半導体基板を線図的に示す。
【図６】  図１の表示装置の製造中の表示装置の基板を線図的に示す。
【図７】  この発明による表示装置の実現可能な一実施例の電気的等価図を示す。
【図８】  半導体デバイスを基板に固着するための半導体基板の電子顕微鏡画像を示す。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2004518177.tif 000001