(57)【要約】不純物を注入された炭化ケイ素（ＳｉＣ）基板を不純物の活性化アニールを行う雰囲気において、Ｈ２Ｏの分圧を１０−２Ｐａ以下、好ましくは１０−３Ｐａ以下にすることで炭化ケイ素（ＳｉＣ）基板表面の荒れがＲＭＳで２ｎｍ又は、より好ましくは１ｎｍ以下にしている。
2008136126.tif 000002
【特許請求の範囲】
【請求項１】
炭化ケイ素（ＳｉＣ）基板に不純物添加領域を形成する工程と、前記炭化ケイ素（ＳｉＣ）基板の該不純物添加領域をアニールする工程とからなる炭化ケイ素（ＳｉＣ）基板を含むデバイスのアニール方法であって、
前記アニールする工程におけるアニール雰囲気のＨ２Ｏの分圧が１０−２Ｐａ以下である、炭化ケイ素（ＳｉＣ）基板を含むデバイスのアニール方法。
【請求項２】
前記炭化ケイ素（ＳｉＣ）基板はエピタキシャル炭化ケイ素（ＳｉＣ）結晶層を表面層として有し、前記炭化ケイ素（ＳｉＣ）結晶層内に不純物添加領域が形成されている請求項１に記載のアニール方法。
【請求項３】
前記アニールする工程において、Ｈ２Ｏの分圧を１０−３Ｐａ以下にしてアニールすることを特徴とする請求項１又は２記載のアニール方法。
【請求項４】
前記アニールする工程において、不純物注入された前記炭化ケイ素（ＳｉＣ）基板を透孔を有するキャップで覆いアニールすることを特徴とする請求項１，２又は３記載のアニール方法。
【請求項５】
前記アニール工程を真空排気可能な真空容器内で行い、該真空容器内の圧力が１０−４Ｐａ以下になるように真空排気したことを特徴とする請求項１から請求項４記載のアニール方法。
【請求項６】
炭化ケイ素（ＳｉＣ）基板と該基板内の不純物添加領域とを含む半導体デバイスであって、炭化ケイ素（ＳｉＣ）基板の表面平坦性がＲＭＳで２ｎｍ以下、より好ましくは１ｎｍ以下である半導体デバイス。
【請求項７】
該半導体デバイスはＭＯＳ電界効果トランジスタである半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、イオン注入層が形成された炭化ケイ素（ＳｉＣ）基板を含むデバイスのイオン注入領域を活性化するアニール方法及び半導体デバイスに関するものである。
【背景技術】
【０００２】
ＭＯＳＦＥＴ（ＭＯＳ電界効果トランジスタ）等の半導体デバイスを製造する場合、半導体基板の不純物制御が必要である。炭化ケイ素（ＳｉＣ）基板を用いた場合の不純物制御には、不純物の拡散速度が非常に小さいため、一般にイオン注入と活性化アニール工程の組み合わせが用いられる。
（Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．（ａ）Ｖｏｌ．１６２（１９９７），ｐ，２６３，Ｔ．Ｋｉｍｏｔｏ，Ｎ．Ｉｎｏｕｅ  ａｎｄ  Ｈ．Ｍａｔｓｕｎａｍｉ）
炭化ケイ素（ＳｉＣ）半導体デバイスにおける不純物制御には、イオン注入装置により炭化ケイ素（ＳｉＣ）基板に不純物となるイオンを必要な部分に注入する。次に、炭化ケイ素（ＳｉＣ）基板は、高周波誘導加熱装置等の高温アニール装置を用いて、不純物を活性化するためのアニール処理が行われる。（特開２００４−３１１６９６号公報参照）
【発明の開示】
【０００３】
しかしながら、炭化ケイ素（ＳｉＣ）基板中の不純物を活性化アニールする際に表面平坦性（ＲＭＳ値）で６．０ｎｍほどの表面荒れが生じ、半導体デバイスのゲート絶縁膜の信頼性やチャネル移動度の低下が見られた。
そこで、本発明は上記問題点を解決することを目的としたものであり、表面平坦性（ＲＭＳ値）が６．０ｎｍ以下となるような炭化ケイ素（ＳｉＣ）基板を含むデバイスのアニール方法を提供することを目的とするものであり、さらに、このアニール方法を用いて表面平坦性（ＲＭＳ値）を２ｎｍ以下、好ましくは１ｎｍ以下に維持しつつ、高い電気的活性化を実現可能な半導体デイバスを提供することを目的とする。
本発明に従う炭化ケイ素（ＳｉＣ）基板を含むデバイスのアニール方法は、炭化ケイ素（ＳｉＣ）基板に不純物添加領域を形成する工程と、炭化ケイ素（ＳｉＣ）基板の不純物添加領域をアニールする工程とからなり、アニールする工程におけるアニール雰囲気のＨ２Ｏの分圧が１０−２Ｐａ以下とされている。
１つの実施例では、前記炭化ケイ素（ＳｉＣ）基板はエピタキシャル炭化ケイ素（ＳｉＣ）結晶層を表面層として有し、炭化ケイ素（ＳｉＣ）結晶層内に不純物添加領域が形成されている。
アニールする工程の雰囲気は、Ｈ２Ｏの分圧を１０−３Ｐａ以下にすることが更に好ましい。
アニールする工程において、不純物注入された炭化ケイ素（ＳｉＣ）基板をキャップで覆いアニールすることが好ましい。
アニール工程は真空排気可能な真空容器内で行われ、１つの実施例では、真空容器内の圧力が１０−４Ｐａ以下になるように真空排気されている。
炭化ケイ素（ＳｉＣ）基板と基板内の不純物添加領域とを含む半導体デバイスであって、炭化ケイ素（ＳｉＣ）基板の表面平坦性がＲＭＳで２ｎｍ又は、より好ましくは１ｎｍ以下である半導体デバイスが提供され、１つの実施例では、半導体デバイスはＭＯＳ電界効果トランジスタである。
発明の効果
この発明にかかる炭化ケイ素（ＳｉＣ）基板を含むデバイスの活性化アニール方法は、真空容器内の残留Ｈ２Ｏの分圧が１０−２Ｐａ以下となるよう設定し、アニールを行うことにより、炭化ケイ素（ＳｉＣ）基板の表面平坦性（ＲＭＳ値）≦２ｎｍとすることが可能となるという効果を奏する。
更に、真空容器内の残留Ｈ２Ｏの分圧が１０−３Ｐａ以下となるに設定し、アニールを行うことにより、表面平坦性（ＲＭＳ値）≦１ｎｍを維持しつつ、高い電気的活性化を容易に実現できる半導体デバイスを形成できるという効果がある。
【図面の簡単な説明】
【０００４】
第１Ａ図は、エピタキシャルＳｉＣ層を有する炭化ケイ素（ＳｉＣ）基板を示す図であり、第１Ｂ図は、第１Ａ図の炭化ケイ素（ＳｉＣ）基板に不純物注入を示す図であり、第１Ｃ図は、第１Ｂ図で不純物混入された炭化ケイ素（ＳｉＣ）基板のアニーリングを示す図であり、第１Ｄ図は、キャップを用いたアーリング加熱装置を示す図であり、第１Ｅ図は、キャップ層を付加したアニーリングを示す図であり、第１Ｆ図は、ＳｉＨ４添加及び炭化ケイ素容器を用いたアニーリングの加熱装置を示す図であり、第２図は、イオン注入装置の概要図であり、第３図は、アニールを行う加熱装置の断面図であり、第４図は、アニールにより炭化ケイ素（ＳｉＣ）基板表面上に生じた表面荒れを示す図であり、第５図は、残留Ｈ２Ｏ分圧と炭化ケイ素（ＳｉＣ）基板表面荒れの関係を示すグラフであり、第６図は、アニールを行う、透孔を有するキャップを用いた加熱装置の断面図であり、第７Ａ図は、透孔を有するキャップの第１の例を示す図であり、第７Ｂ図は、透孔を有するキャップの第２の例を示す図であり、第７Ｃ図は、透孔を有するキャップの第３の例を示す図であり、第７Ｄ図は、透孔を有するキャップの第４の例を示す図であり、第８Ａ図は、炭化ケイ素（ＳｉＣ）基板への不純物注入を示す図であり、第８Ｂ図は、第８Ａ図の炭化ケイ素（ＳｉＣ）基板のアニーリングを示す図であり、第９図は、炭化ケイ素（ＳｉＣ）−ＤＭＯＳＦＥＴ製造のプロセスフローを示す図である。
【発明を実施するための最良の形態】
【０００５】
第１Ａ図〜１Ｆ図は不純物イオンの原子として、アルミニウムが注入された炭化ケイ素（ＳｉＣ）基板を含むデバイスの活性化アニール方法の工程を説明した工程図である。
一般的に、単結晶炭化ケイ素（ＳｉＣ）基板はまだ品質に疑問があるため、ＳｉＣエピタキシャル成長炉でエピタキシャル成長を単結晶ＳｉＣ基板表面上に行った後に、そのＳｉＣエピタキシャル層中にデバイスを形成する。炭化ケイ素（ＳｉＣ）は、結晶タイプが３Ｃ、４Ｈ、６Ｈと複数存在するため、結晶性を揃えたホモエピタキシャル成長を行うために、結晶をＣ軸面に対して４度または、８度オフさせた炭化ケイ素（ＳｉＣ）基板が用いられる。（ステップフロー成長：Ｅｘｔ．Ａｂｓｔ．１９ｔｈ  Ｃｏｎｆ．Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｅｖｉｃｅｓ  ａｎｄ  Ｍａｔｅｒｉａｌｓ（Ｔｏｋｙｏ，１９８７）２２７，Ｎ．Ｋｕｒｏｄａ，Ｋ．Ｓｈｉｂａｈａｒａ，Ｗ．Ｓ．Ｙｏｏ，Ｓ．Ｎｉｓｈｉｎｏ  ａｎｄ  Ｈ．Ｍａｔｓｕｎａｍｉ）
第１Ａ図に示す、単結晶炭化ケイ素（ＳｉＣ）基板１上にＳｉＣエピタキシャル層２のを成長させる工程を述べる。１３００℃程度でＨＣｌ（流量１ｍＬ／分）により単結晶ＳｉＣ基板表面をエッチングし、ダメージ層を除去する。次に、１５００℃程度で原料ガスとしてＳｉＨ４（５０ｓｃｃｍ、１．０％Ｈ２希釈）とＣ３Ｈ８ガス（３３ｓｃｃｍ、１．０％Ｈ２希釈）を、キャリアガスとしてＨ２ガス（流量３ｓＬｍ）を用いて、炭化ケイ素（ＳｉＣ）のエピタキシャル層を成長（成膜速度３マイクロン／時）させる。この際、ドーピングガスとして窒素ガス（６ｓｃｃｍ、０．５％Ｈ２中）を流すとｎ型エピタキシャル層になる。上記の工程により、単結晶炭化ケイ素（ＳｉＣ）基板１上に炭化ケイ素（ＳｉＣ）エピタキシャル層２（膜厚１０マイクロン）を形成する。尚、本願明細書では、単結晶炭化ケイ素（ＳｉＣ）基板と単結晶基板上にエピタキシャルＳｉＣ層が形成されている第１Ａ図の構造体全体も、炭化ケイ素（ＳｉＣ）基板と総称する。
第２図は、ＳｉＣ基板にデバイス製造のためウエル領域やコンタクト領域を選択的に形成するためのイオン注入装置を示す。本発明に用いるイオン注入装置の動作は以下の通りである。
イオンガン２０中のイオン源２１にてフィラメントやプラズマを用い注入したい不純物材料をイオン化する。プラズマ（励起されたイオン種）を引き出し電極２２でビーム状に引き出す。分析マグネット２３又は分析管で注入したい不純物イオンだけを取り出す。加速管２４でイオン源１とエンドステーション２０１間の加速電圧により、注入エネルギーを決める。（注入エネルギーで注入深さが決定する。）ビーム２５は、イオン流入領域を露出させたマスクを有するウェハ２６面内に均一に注入できるように、スキャンさせる。エンドステーション２０１では、均一性を向上させるために回転させたり、結晶性を維持するために高温にすることも可能である。本発明に用いたＳｉＣ基板への不純物の注入プロセスは以下に示す通りである。
ＳｉＣエピタキシャル層を有する４Ｈ−ＳｉＣ（０００１）４度オフ基板を、熱酸化炉で１１５０℃３０分間酸化した後、フッ酸処理を行い清浄な表面を出す。汚染防止のために再度熱酸化炉でスルー酸化膜１０ｎｍを形成する。第２図のイオン注入装置で不純物を注入する。エンドステーション２０１にＳｉＣ基板サンプル２６を載置する。室温のまま注入しても良いが、結晶性維持の観点からサンプル温度を３００℃〜８００℃に加熱する場合もある。不純物としてＴＭＡ（テトラメチルアルミニウム）をソースとして、プラズマにて励起し、引き出し電極２２と分析マグネット２３で、注入するＡｌイオンを引き出す。
イオン源２１とエンドステーション２０１間の引き出しエネルギーにて注入深さを制御し、イオン電流量にて注入量を制御する。（エネルギーと電流量の組み合わせを注入スケジュールと呼び、これで注入プロファイルを制御する。）注入したＳｉＣ基板サンプル２６は、フッ酸処理を行いスルー酸化膜を除去してから活性化アニールを行う。
上記に示す工程により、第１Ｂ図に示すような、ＳｉＣエピタキシャル層２内にＡｌ不純物のイオン注入された領域４が形成される。即ち、犠牲酸化、フッ酸処理を行った後、炭化ケイ素（ＳｉＣ）エピタキシャル層上にＳｉＯ２等によるマスク３を設け、炭化ケイ素（ＳｉＣ）エピタキシャル層２内に、不純物注入領域４（ウエル領域やコンタクト領域）を選択的に形成するため第２図に示すイオン注入装置等により、不純物とすべきアルミニウムイオンを注入する。
なお、本実施例では、不純物としてＴＭＡ（テトラメチルアルミニウム）をソースとして、プラズマにて励起し、引き出し電極と分析管で、注入するＡｌイオンを引き出す場合を示したが、アルミニウムターゲットをソースとして、プラズマにて励起し、引き出し電極と分析管で、注入するアルミニウムイオンを引き出すことも可能である。
第３図は、アニーリングを行う加熱処理装置の断面図である。加熱処理室３０は、内壁鏡面仕上げにより反射率を高めたアルミニウム製で、流体流動部３１に冷却用流体が流動可能にされている水冷アルミ製のアルミチャンバである。この加熱処理室３１は、１０−２Ｐａ程度の真空に排気可能になっているが、大気圧状態において加熱処理を行うことも可能である。
サセプタ３２内には加熱手段３３が内蔵されており、サセプタ３２の第３図中上側にある基板支持部の上側に加熱処理を受ける炭化ケイ素（ＳｉＣ）基板３４が置かれる。上側面に炭化ケイ素（ＳｉＣ）基板３４が置かれるサセプタ支持部には図示のようなセンサ３５が配備されており、これによって、加熱温度が検知されるようになっている。加熱手段３３として、本図は電子衝撃加熱用の熱電子発生手段を示しているが、他に赤外線ランプ加熱用の赤外線ランプまたは、高周波誘導加熱用高周波誘導コイルなどを採用してもよい。サセプタ３２の内部は、加熱処理室とは別系統の真空ポンプ等の排気手段によって、常時１０−２Ｐａ程度以下の真空に排気可能になっている。
次に、マスクを除去した後、打ち込んだ不純物はそのままでは電気的に不活性化であるため、活性化するため、第３図に示す様な加熱処理装置を用いて活性化アニールを行う（第１Ｃ図）。一般に炭化ケイ素（ＳｉＣ）におけるｐ型不純物の活性化には、ｎ型不純物のそれと比較して、より高温でアニールする必要があり、（１）炭化ケイ素（ＳｉＣ）表面がステップバンチングと呼ばれる表面荒れが第４図に示すように生じていた。それを防ぐため、従来技術としてアニーリングの際に、第１Ｄ図（国際公開番号ＷＯ２００６／０４３５３０号公報参照）に示すように加熱処理装置のサセプタ３２の基板支持上のＳｉＣ基板の基板表面をキャップ５で覆った後、アニールを行う場合がある。（２）又、他の手法として第１Ｅ図に示すように、炭化膜（Ｍａｔｅｒｉａｌｓ  Ｓｃｉｅｎｃｅ  Ｆｏｒｕｍ  Ｖｏｌｓ．４８３−４８５（２００５）ｐｐ．５９９−６０４，Ｙ．Ｎｅｇｏｒｏ  Ｔ．Ｋｉｍｏｔｏ  ａｎｄ  Ｈ．Ｍａｔｓｕｎａｍｉ）、Ｓｉ、ＡｌＮ膜（Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｖｏｌ．８６（１９９９）ｐｐ．７４６−７５１，Ｅｖａｎ  Ｍ．Ｈａｎｄｙ，Ｍｕｌｕｒｉ  Ｖ．Ｒａｏ，Ｋ．Ａ．Ｊｏｎｅｓ，Ｍ．Ａ．Ｄｅｒｅｎｇｅ，Ｐ．Ｈ．Ｃｈｉ，Ｒ．Ｄ．Ｖｉｓｐｕｔｅ，Ｔ．Ｖｅｎｋａｔｅｓａｎ，Ｎ．Ａ．Ｐａｐａｎｉｃｏｌａｏｕ  ａｎｄ  Ｊ．Ｍｉｔｔｅｒｅｄｅｒ）などのキャップ層６をエピタキシャル層３上に成膜し、エピタキシャル層３を覆った状態でアニールする場合がある。（３）又、更に他の手法として、第１Ｆ図に示すようにＳｉＨ４添加（ＭＲＳ  Ｓｐｒｉｎｇ（２００４），Ｓ．Ｒａｏ，Ｓ．Ｅ．Ｓａｄｄｏｗ，Ｆ．Ｂｅｒｇａｍｉｎｉ，Ｒ．Ｎｉｐｏｔｉ，Ｙ．Ｅｍｉｒｏｖ  ａｎｄ  Ａ．Ａｇａｒｗａｌ）や炭化ケイ素（ＳｉＣ）容器（Ｍａｔｅｒｉａｌｓ  Ｓｃｉｅｎｃｅ  Ｆｏｒｕｍ  Ｖｏｌｓ．４８３−４８５（２００５）ｐｐ．６２１−６２４，Ｍ．Ｒａｍｂａｃｈ，Ａ．Ｊ．Ｂａｕｅｒ，Ｌ．Ｆｒｅｙ，Ｐ．Ｆｒｉｅｄｒｉｃｈｓ  ａｎｄ  Ｈ．Ｒｙｓｓｅｌ）等を使用してアニールする場合がある。
しかしながら、上記の炭化ケイ素（ＳｉＣ）基板の注入不純物活性化アニール方法では以下に示すような問題がある。
第１Ｅ図のような炭化膜、Ｓｉ、ＡｌＮ等のキャップ層６を炭化ケイ素（ＳｉＣ）基板表面に成膜する方法が提案されているが、前後の工程数を増加させ、製造コストの上昇を引き起こしている。第１Ｆ図のようなＳｉＨ４添加や炭化ケイ素（ＳｉＣ）容器３４等（第１Ｆ図）を使用することで表面荒れの抑制が報告されているが、再現性や制御性に問題があった。又、アニール装置内部部品に放出ガスを抑制する部品を用い、真空でアニールすることで表面荒れを抑制できる可能性が見いだされたが、単なる減圧下という条件だけでは、注入種や注入条件によっては、再現性などの点で充分ではなかった。
本願発明者は、真空ポンプにより、第２図のエンドステーション２０の真空容器内の圧力を１０−５Ｐａ以下になるように真空排気し、真空容器内の残留Ｈ２Ｏの分圧が１０−２Ｐａ以下となるように設定した状態でアニール（Ｅｘ．１８００℃）すると、表面平坦性（ＲＭＳ値）が６ｎｍよりもかなり低い２ｎｍ程になることを見出した。更に、真空容器内の残留Ｈ２Ｏの分圧が１０−３Ｐａ以下となるに設定し、この状態でアニール（Ｅｘ．１８００℃度）すると、活性化率が約８０％、ＲＭＳが０．８ｎｍとなり、表面平坦性（ＲＭＳ値）を１ｎｍ以下に維持しつつ高い電気的活性化を実現できた。即ち、Ｈ２Ｏを極力減少させた雰囲気にすると、より高温で高い電気的活性化を実現させても、表面平坦性が維持できることが見出された。本明細書中に記載の「活性化率」とは、注入した不純物がどれだけのキャリア（電子やホール）を出しているかを示す率をいう。なお、本実施例においては、Ｅｘ．１８００℃でアニールする場合を示したが、１５００℃から２２００℃の範囲でアニールすることも可能である。１５００℃を超える高温下におけるアニールでは、２Ｈ２Ｏ  ＋  ＳｉＣ  ⇒  ＳｉＯ↑  ＋  ＣＯ↑  ＋  ２Ｈ２↑  と言うエッチング反応により表面がエッチングされ、Ａｒ大気圧中で、５Ｎの高純度Ａｒガスを用いても、Ｈ２Ｏ分圧は１Ｐａ程度あり、上記反応確率が１０００倍高く、結果として表面が荒れてしまうと考えられる。
第５図は残留Ｈ２Ｏ分圧と表面荒れの関係を示すグラフである。第５図のグラフから約１０−２ＰａのＨ２Ｏ分圧雰囲気で表面平坦性が２ｎｍ、そして約１０−３ＰａのＨ２Ｏの分圧の雰囲気で表面平坦性が１ｎｍに抑制されていることがわかる。高純度Ａｒを導入した大気圧アニールや、減圧下アニールでも若干の表面荒れの改善が見られたが、表面平坦性（ＲＭＳ値）＜２ｎｍ又は＜１ｎｍの実現には、高温下において炭化ケイ素（ＳｉＣ）基板と残留水分の反応によりエッチングされ表面が荒れてしまっていた。本発明においては、残留Ｈ２Ｏの分圧を１０−２Ｐａ又は１０−３Ｐａ以下に達成する雰囲気を作り出すことによって、高温下においても炭化ケイ素（ＳｉＣ）と残留水分の反応確率を大幅に低減でき、エッチング反応を抑制できることから、結果的に表面平坦性（ＲＭＳ値）２ｎｍ以下好ましくは１ｎｍ以下を維持しつつ、高い電気的活性化を容易に実現される。
なお、本発明で実施した表面平坦性（ＲＭＳ）の具体的測定方法は以下に示すとおりである。
１．測定装置：原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｙ）
メーカー名  ＳＩＩ（セイコーインスツルメンツ株式会社）
２．型名  ＮＰＸ２００Ｍ０００１
観察ヘッド      ＮＰＸ２００
コントローラー  Ｎａｎｏｐｉｃｓ  ２１００
３．測定方法
ダンピングフォースモード（ＤＦＭ）でスキャン
（一定の振幅で周期的に振動する探針を炭化ケイ素（ＳｉＣ）基板試料表面に近づけ、その振幅の減推量が一定のとなるようにカンチレバーと試料表面の距離を制御するモード）
４．測定領域は、４×４μｍ２。
第６図は、本発明のアニール方法を実施しる他の加熱処理装置６０の断面図であり、第７Ａ図〜第７Ｄ図は第６図の覆い体（キャップ）を説明する斜視図である。
第１Ｄ図（国際公開番号ＷＯ２００６／０４３５３０号公報参照）に示すような加熱処理装置と異なり、第６図に示す加熱処理装置においては、覆い体（キャップ）６１と加熱処理室壁６２との間に形成される空間部６４と、加熱処理室内の空間部６４とを連通する通気部である透孔６５が覆い体（キャップ）６１の周壁５５に形成されていることにより、加熱手段６７で加熱処理される炭化ケイ素（ＳｉＣ）基板６３周辺のコンダクタンスが大きくされている。
これによって、真空ポンプによる真空排気により、第６図記載の加熱処理室内の圧力を１０−５Ｐａ以下になるように真空排気し、加熱処理室内の残留Ｈ２Ｏの分圧が１０−２Ｐａ以下、好ましくは１０−３Ｐａ以下となるようにした雰囲気で、このような透孔６５のある覆い体（キャップ）により、炭化ケイ素（ＳｉＣ）基板６３をより均一に加熱でき、充分な活性化を実現できる。
第７Ａ図のキャップ７０Ａは、円筒状のキャップの周壁７０Ａの下に脚部７０Ａ２を設け、脚部と脚部との間が透孔となる。第７Ｂ図のキャップ７０Ｂは、円筒状のキャップの周壁７０Ｂ１に孔７０Ｂ２を設け、孔７０Ｂ２が透孔となる。第７Ｃ図のキャップ７０Ｃは、円筒状の頂板７０Ｃ１に孔７０Ｃ２を設け、孔７０Ｃ２が透孔となる。第７Ｄ図のキャップ６７は、網７０Ｄ１によって円筒体を形成し、網目が透孔となる。
次に、第８Ａ図〜第８Ｂ図を参照し、炭化ケイ素（ＳｉＣ）基板８１の不純物注入されたウエル領域８２のアニール方法を説明する。
犠牲酸化、フッ酸処理を行った後、炭化ケイ素（ＳｉＣ）基板８１上にＳｉＯ２等を成膜し、リソグラフィとドライエッチングによりマスク８３を設け、炭化ケイ素（ＳｉＣ）基板８１内に、ウエル領域８２を選択的に形成するため第２図に示すイオン注入装置等により、不純物とすべきアルミニウムイオンを注入する（第８Ａ図を参照）。
なお、本実施例では、不純物としてＴＭＡ（テトラメチルアルミニウム）をソースとして、プラズマにて励起し、引き出し電極と分析管で、注入するＡｌイオンを引き出し、イオン注入を行ったが、アルミニウムをソースとして、プラズマにて励起し、引き出し電極と分析管で、注入するアルミニウムイオンを引し、イオン注入を行うことも可能である。
マスクを除去し、ウエル領域を活性化するため、第１Ｄ図、第３図又は第６図に示す加熱処理装置を用いてアニールする（第８Ｂ図を参照）。
なお、本実施例においては、１８００℃度でアニールしたが、１５００℃から２３００℃の範囲でアニールすることも可能である。
第９図に、本発明による炭化ケイ素（ＳｉＣ）−ＤＭＯＳＦＥＴ製造のプロセスフロー（ａ）〜（ｐ）を示す。ステップ（ａ）においてＳｉＣエピタキシャル層の形成されたＳｉＣ基板９１を用意する。ステップ（ｂ）で２つのｐ−ウエルを形成するためのＳｉＯ２マスク９２をパターン形成する。ステップ（ｃ）にてＡｌイオン注入をｐ−ウエル領域９３に注入する。ステップ（ｄ）にてＳｉＯ２マスク９２を除去する。ステップ（ｅ）にて、２つのｐ−ウエル間を露出したチャネル用ＳｉＯ２マスク９４をパターン形成する。ステップ（ｆ）にて、チャネルにＮイオンを注入してチャネル９５を形成する。ステップ（ｇ）にて、チャネル用ＳｉＯ２マスク９４を除去する。ステップ（ｈ）にて、ｐ−ウエルの一部を露出するｎ＋コンタクト形成用ＳｉＯ２マスク９６を形成する。
ステップ（ｉ）にて、Ｐイオンをコンタクト領域９７に注入してｎ＋コンタクト９７を形成する。ステップ（ｊ）にて、ｎ＋コンタクト用ＳｉＯ２マスク９６を除去する。ステップ（ｈ）にて、＋Ｐコンタクト用ＳｉＯ２マスク９８をｐ−ウエルでｎ＋コンタクト領域を露出するよう形成する。ステップ（ｌ）にて、ＡｌイオンをＰ＋コンタクト領域９９に注入してＰ＋コンタクト９９を形成する。ステップ（ｍ）にて＋Ｐコンタクト用ＳｉＯ２マスク９８を除去する。ステップ（ｎ）にて、ＳｉＣ基板のＳｉＣエピタキシャル層に形成された不純物領域９３、９５、９７及び９９を本発明に従う前述してきた雰囲気にて活性化アニールする。ステップ（ｏ）にて、アニール後のＳｉＣ基板表面にゲート酸化膜１００を形成する。本発明によるアニール処理により平坦度の高い状態の表面にゲート酸化膜の信頼性を失わず、又チャネル移動度の低下を防ぐことになった。最後にステップ（ｐ）にて、ソース電極１０１を、ゲート電極１０２、ソース電極１０３及びドレイン電極１０４を形成し、ＳｉＣ−ＤＭＯＳＦＥＴの構造を完成させる。
なお、本明細書中に記載の「ドーズ量」とは、イオン注入を用いて不純物を半導体基板に打ち込む時の添加量をいい、イオンのビームエネルギーとビームの照射時間によって決まるものをいう。
上述に示したｐウエル領域、ｐ＋コンタクト領域の形成のほか、燐（Ｐ）や窒素（Ｎ）を注入するｎ＋コンタクト領域、チャネル領域の形成等にも適用させることで、第９図に示すような炭化ケイ素（ＳｉＣ）ＭＯＳＦＥＴの製作が可能となる。
また、ＲＭＳが０．６ｎｍになると、ＭＯＳＦＥＴにおけるゲート酸化膜の信頼性の低下やチャネルモビリティの低下やｐｎ接合におけるリーク電流の増加などの問題生じない。
【図１Ａ】
2008136126.tif 000003
【図１Ｂ】
2008136126.tif 000004
【図１Ｃ】
2008136126.tif 000005
【図１Ｄ】
2008136126.tif 000006
【図１Ｅ】
2008136126.tif 000007
【図１Ｆ】
2008136126.tif 000008
【図２】
2008136126.tif 000009
【図３】
2008136126.tif 000010
【図４】
2008136126.tif 000011
【図５】
2008136126.tif 000012
【図６】
2008136126.tif 000013
【図７Ａ】
2008136126.tif 000014
【図７Ｂ】
2008136126.tif 000015
【図７Ｃ】
2008136126.tif 000016
【図７Ｄ】
2008136126.tif 000017
【図８Ａ】
2008136126.tif 000018
【図８Ｂ】
2008136126.tif 000019
【図９】
2008136126.tif 000020
【手続補正書】
【提出日】平成21年2月19日(2009.2.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
炭化ケイ素（ＳｉＣ）基板に不純物をイオン注入して該基板に不純物添加領域を形成する工程と、前記炭化ケイ素（ＳｉＣ）基板の該不純物添加領域を活性化するためにアニールする工程とを有する炭化ケイ素（ＳｉＣ）基板を含むデバイスのアニール方法であって、
前記アニールする工程におけるアニール雰囲気のＨ２Ｏの分圧が１０−２Ｐａ以下である、炭化ケイ素（ＳｉＣ）基板を含むデバイスのアニール方法。
【請求項２】
前記炭化ケイ素（ＳｉＣ）基板はエピタキシャル炭化ケイ素（ＳｉＣ）結晶層を表面層として有し、前記炭化ケイ素（ＳｉＣ）結晶層内に不純物添加領域が形成されている請求項１に記載のアニール方法。
【請求項３】
前記アニールする工程において、Ｈ２Ｏの分圧を１０−３Ｐａ以下にしてアニールすることを特徴とする請求項１又は２記載のアニール方法。
【請求項４】
前記アニールする工程において、不純物注入された前記炭化ケイ素（ＳｉＣ）基板を透孔を有するキャップで覆いアニールすることを特徴とする請求項１，２又は３記載のアニール方法。
【請求項５】
前記アニール工程を真空排気可能な真空容器内で行い、該真空容器内の圧力が１０−４Ｐａ以下になるように真空排気したことを特徴とする請求項１から請求項４記載のアニール方法。
【請求項６】
炭化ケイ素（ＳｉＣ）基板と該基板内の不純物添加領域とを含む半導体デバイスであって、請求項１のアニール方法により該不純物添加領域が活性化され、炭化ケイ素（ＳｉＣ）基板の表面平坦性がＲＭＳで２ｎｍ以下、より好ましくは１ｎｍ以下である半導体デバイス。
【請求項７】
該半導体デバイスは請求項６に記載のＰＮ接合を有する半導体デバイス。
【国際調査報告】
2008136126.tif 000021
2008136126.tif 000022
2008136126.tif 000023
2008136126.tif 000024
2008136126.tif 000025
2008136126.tif 000026
2008136126.tif 000027
2008136126.tif 000028