(57)【要約】  半導体チップにおける接続用端子の位置の制約や、各半導体チップに対する回路の割り当てに対する制約を、小さなものとすることができる半導体チップモジュールを提供する。  複数の半導体チップを重ね合わせて結合した半導体チップモジュールに関する。そして、互いに結合される上下の層の半導体チップで段差部分を生じるように、少なくとも一部の上下の層の半導体チップが結合されている。また、各層の半導体チップの間の配線は、ミスト状の配線材料をノズルより噴射して直接形成されている。
2008152730.tif 000002
【特許請求の範囲】
【請求項１】
複数の積層型パッケージ要素を重ね合わせて結合した積層型パッケージにおいて、
互いに結合される上下の層の上記積層型パッケージ要素で段差部分を生じるように、少なくとも一部の上下の層の上記積層型パッケージ要素が結合されていると共に、
各層の上記積層型パッケージ要素の間の配線が、ミスト状の配線材料をノズルより噴射して直接形成されたものである
ことを特徴とする積層型パッケージ。
【請求項２】
少なくとも一つの上記段差部分は、異なる外形形状の２枚の上記積層型パッケージ要素が積層されて形成されたものであることを特徴とする請求項１に記載の積層型パッケージ。
【請求項３】
少なくとも一つの上記段差部分は、同一の外形形状の２枚の上記積層型パッケージ要素の長手方向の向きを変えた積層により形成されたものであることを特徴とする請求項１又は２に記載の積層型パッケージ。
【請求項４】
少なくとも一つの上記段差部分は、同一の外形形状の２枚の上記積層型パッケージ要素の長手方向の位置をずらせた積層により形成されたものであることを特徴とする請求項１〜３のいずれかに記載の積層型パッケージ。
【請求項５】
少なくとも一つの上記段差部分は、層によって異なる枚数の上記積層型パッケージ要素を積層することにより形成されたものであることを特徴とする請求項１〜４のいずれかに記載の積層型パッケージ。
【請求項６】
各層の上記積層型パッケージ要素の間の配線は、各層の上記積層型パッケージ要素の側面を含む同一平面上に形成されていることを特徴とする請求項１〜５のいずれかに記載の積層型パッケージ。
【請求項７】
各層の上記積層型パッケージ要素の間の配線は、上記段差部分を通るように形成されていることを特徴とする請求項１〜６のいずれかに記載の積層型パッケージ。
【請求項８】
複数の積層型パッケージ要素を重ね合わせて結合した積層型パッケージの形成方法において、
互いに結合される上下の層の上記積層型パッケージ要素で段差部分を生じるように、少なくとも一部の上下の層の上記積層型パッケージ要素を結合する工程と、
ミスト状の配線材料をノズルより噴射して各層の上記積層型パッケージ要素の間の配線を直接形成する工程と
を含むことを特徴とする積層型パッケージの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型パッケージ及びその形成方法に関し、例えば、複数個の半導体チップを積層状態で一体化した半導体チップモジュール及びその形成方法に適用し得るものである。
【背景技術】
【０００２】
近年における半導体チップ（ＬＳＩ）の高密度化の要求に対応したり、一部の仕様の変更要求にも容易に対応したりするように、複数個の半導体チップを積層して一体化し、かつ、相互に電気的な接続を行った３次元の半導体チップモジュールが提案されている。【０００３】
従来の３次元の半導体チップモジュールにおいて、半導体チップ間の電気的な接続は、スルーホールを利用して行われ（特許文献１参照）、又は、半導体チップの端面（側面）を利用して行われていた（特許文献２参照）。【０００４】
また、３次元の半導体チップモジュールを、プリント配線基板などの取付基板への搭載では、各層の一面に設けられている端子と、取付基板の面に設けられている端子との間をワイヤで接続する方法が提案されている。
【特許文献１】特開２００１−１３５７８５号公報
【特許文献２】特開２００７−１９４８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
スルーホールを利用して半導体チップ間を電気的に接続する方法は、非常に小さい半導体チップにスルーホールを設けるので、半導体チップに割れなどの不良品が発生しやく、また、積層し接続した半導体チップモジュールについて、半導体チップ間の電気的な接続ミスが生じても、外部から見えないスルーホールを介した接続であるため、その箇所の発見をし難いと共に、発見しても、修理し難いという課題を有する。【０００６】
半導体チップの端面（側面）を利用して半導体チップ間を電気的に接続する方法は、上述のような課題を生じない。【０００７】
しかしながら、半導体チップの表面、側面及び裏面に渡る接続用の端子は、表面及び裏面については、半導体チップの本来のパターンを形成するときに合わせて形成され、一方、側面については別途形成され、形成のタイミング（や形成方法）が異なるため、表面や裏面における接続用の端子部分と、側面における接続用の端子部分との接続が不十分になったり（表面と側面とのエッジ部分の電気的接続に不良が生じやすい）、端子における電気的特性（例えば、抵抗値）が所望する範囲を逸脱したりする恐れがある。因みに、半導体チップの側面は、ウェハから切り出された状態ではギザギザが大きいため、平滑化処理が施された後、接続用の端子部分が、エッチングや箔の接着などによって形成される。【０００８】
また、スルーホールを利用する場合でも側面を利用する場合でも、接続用の端子部分を介して、上下の半導体チップ間を電気的に接続するのが一般的であり、そのため、接続用の端子部分の配置位置の自由度が小さい。また、隣り合わない半導体チップ間では接続用の端子同士を接続できず、そのため、隣り合う半導体チップ間では接続関係にある回路種類を割り当てるようにしており、各半導体チップに割り当てる回路の種類の自由度も小さくなっていた。【０００９】
さらに、従来の半導体チップモジュールでは、層間接続のための構成を各層の半導体チップで同じにしなければならず、その影響もあって、各層の半導体チップの外形形状が同じになっていた。しかしながら、各層の半導体チップに割り当てる回路種類の多少などがあり、割り当てられた回路種類が少ない層の半導体チップでは、回路パターンが形成される面の面積に比して、形成された回路パターンでの総面積が少なく、無駄が多くなっていた。【００１０】
本発明は、以上の点に鑑みなされたものであり、積層型パッケージ要素における接続用端子の位置の制約や、各積層型パッケージ要素に対する回路の割り当てに対する制約を、小さなものとすることができる積層型パッケージ及びその形成方法を提供しようとしたものである。
【課題を解決するための手段】
【００１１】
第１の本発明は、複数の積層型パッケージ要素を重ね合わせて結合した積層型パッケージにおいて、互いに結合される上下の層の上記積層型パッケージ要素で段差部分を生じるように、少なくとも一部の上下の層の上記積層型パッケージ要素が結合されていると共に、各層の上記積層型パッケージ要素の間の配線が、ミスト状の配線材料をノズルより噴射して直接形成されたものであることを特徴とする。【００１２】
第２の本発明は、複数の積層型パッケージ要素を重ね合わせて結合した積層型パッケージの形成方法において、互いに結合される上下の層の上記積層型パッケージ要素で段差部分を生じるように、少なくとも一部の上下の層の上記積層型パッケージ要素を結合する工程と、ミスト状の配線材料をノズルより噴射して各層の上記積層型パッケージ要素の間の配線を直接形成する工程とを含むことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、積層型パッケージ要素における接続用端子の位置の制約や、各積層型パッケージ要素に対する回路の割り当てに対する制約を、小さなものとすることができる積層型パッケージ及びその形成方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態に係る３次元半導体チップモジュールを示す図面である。
【図２】各実施形態で利用する配線形成装置の一例を部分的に示す概略図である。
【図３】図２の浄化用大気プラズマ発生装置の構成を示す概略図である。
【図４】図２の酸素ラジカル分子噴射装置の構成を示す概略図である。
【図５】各実施形態に共通な３次元半導体チップモジュールの製造プロセスを示す説明図である。
【図６】各実施形態に共通な半導体チップの端子形成プロセスを示すフローチャートである。
【図７】各実施形態に共通な半導体チップの端子形成プロセスにおける半導体チップとノズルとの位置関係を示す説明図である。
【図８】各実施形態に共通な半導体チップ間の配線形成プロセス（第１の配線形成方法）を示すフローチャートである。
【図９】各実施形態に共通な半導体チップ間の段差部分を利用した層間配線の形成方法（第２の配線形成方法）を示す説明図である。
【図１０】第２の実施形態に係る３次元半導体チップモジュールを示す図面である。
【図１１】第３の実施形態に係る３次元半導体チップモジュールを示す図面である。
【図１２】第４の実施形態に係る３次元半導体チップモジュールを示す図面である。
【図１３】第５の実施形態に係る３次元半導体チップモジュールを示す図面である。
【図１４】第６の実施形態に係る３次元半導体チップモジュールを示す図面である。
【図１５】第７の実施形態に係る３次元半導体チップモジュールを示す図面である。
【図１６】第８の実施形態に係る３次元半導体チップモジュールを示す図面である。
【符号の説明】
【００１５】
１０…配線形成装置、５０…半導体ウェハ、５２…半導体チップ、５４…接続用端子、５６…３次元半導体チップモジュール本体、５８、６６…層間配線、６０…半導体ボール、６２、６２−１〜６２−８…３次元半導体チップモジュール、６４…接着剤。
【発明を実施するための最良の形態】
【００１６】
（Ａ−１）各実施形態の端子・層間配線の形成に共通に適用する配線形成装置
本発明による積層型パッケージの各実施形態の説明に先立ち、積層型パッケージの端子形成や、積層型パッケージ要素間（層間）の配線形成に用いる配線形成装置について説明する。なお、以下の説明においては、積層型パッケージは３次元半導体チップモジュール（ＬＳＩモジュール）であり、積層型パッケージ要素は半導体チップ（ＬＳＩ）であるとする。【００１７】
図２は、半導体チップの端子の形成や、半導体チップモジュールの半導体チップの端子間の配線の形成に用いる配線形成装置１０の一例を部分的に示す概略図である。【００１８】
図２は、配線形成装置１０の説明の簡単化を考慮し、配線形成装置１０が配線形成対象物（図２の説明では、以下、絶縁基板と呼ぶ）１２上に配線１４を形成する使用状態を示している。但し、後述するような半導体チップに層間の接続用端子を形成する際の使用状態や、後述するような半導体チップ間で接続用の端子同士を接続させる配線を形成する際の使用状態は、図２とは多少異なっている。すなわち、図２は、あくまでも、配線形成装置１０を説明するための図面である。【００１９】
配線形成装置１０は、浄化用大気プラズマ発生装置１６と、ペースト材料付着装置１８と、酸素ラジカル分子噴射装置２０とを含む。【００２０】
浄化用大気プラズマ発生装置１６は、図３に示すように、上端がガス源３０又は３２からのガスの導入口２２ａとなり、下端がプラズマ噴射口２２ｂとなる、例えば、ガラスのような誘電体からなる誘電体管２２と、該誘電体管２２の長手方向へ相互に間隔ｄ１をおいて配置され、それぞれが誘電体管２２を取り巻いて配置される一対の電極２４、２４と、これら電極間に交番電圧あるいはパルス状電圧を印加するための電源装置２６とを備える。【００２１】
誘電体管２２のガス導入口２２ａには、開閉バルブ２８を経て、一酸化炭素ガスあるいは水素ガスのような還元ガスＧ１および窒素あるいはアルゴン等のキャリアガスＣａが案内可能である。誘電体管２２は、図２に示すように、そのプラズマ噴射口２２ｂが配線１４を形成すべき絶縁基板１２の表面へ向けられている。【００２２】
開閉バルブ２８が開放されると、キャリアガス源３２からのキャリアガスＣａと共に還元ガス源３０からの還元ガスＧ１が、誘電体管２２内をそのプラズマ噴射口２２ｂに向けて案内される。還元ガスＧ１が案内される誘電体管２２の流路には、電源装置２６からの電圧が印加される一対の電極２４、２４によって、両電極間ｄ１に対応する領域に誘電体バリア放電による放電空間領域が形成されている。そのため、誘電体管２２のガス導入口２２ａからプラズマ噴射口２２ｂへ向けて案内される還元ガスＧ１は、この放電空間領域を経る過程でプラズマ状態におかれる。その結果、この還元ガスＧ１をプラズマ源とするプラズマガスが絶縁基板１２上に噴射される。【００２３】
この誘電体管２２からのプラズマガスの噴射により、このプラズマガスの照射を受けた部分に残存する酸化物が、このプラズマガスとの化学反応により効果的に除去される。このとき、還元ガスＧ１をプラズマガス源とする大気プラズマでは、照射部の温度が６０℃〜８０℃に保持されるので、絶縁基板１２上の照射部およびその周辺に加熱による損傷を与えることはない。【００２４】
浄化用大気プラズマ発生装置１６の誘電体管２２、すなわち、大気プラズマ噴射ノズル２２は、図示しないが、既知の自動制御機構を用いて、所望のパターンに沿って自動的に移動させることができる。なお、大気プラズマ噴射ノズル２２に代え、絶縁基板１２側を、既知の自動制御機構を用いて、所望のパターンに沿って自動的に移動させることもできる。すなわち、大気プラズマ噴射ノズル２２及び絶縁基板１２間の相対的な移動方法は、既知の種々の方法のいずれを適用しても良い。【００２５】
還元ガスＧ１をガス源とする大気プラズマガスの噴射により、浄化された絶縁基板１２上の領域には、ペースト材料付着装置１８のノズル３４の噴出口からペースト材料が供給される。このペースト材料付着装置１８のノズル３４を、浄化用大気プラズマ発生装置１６のノズル２２に追従させることにより、絶縁基板１２上の浄化された領域上に、順次、ペースト材料を線状（直線状又は曲線状）に供給し、付着させることができる。【００２６】
配線１４を形成させる原材料であるペースト材料は、ナノ金属粒子と、有機物からなるバインダとを含んでいる。【００２７】
ペースト材料中のナノ金属粒子は、数ナノないし数１００ナノの粒子径を有する、例えば、金あるいは銀のような良好な導電性を示す金属微粒子である。このような金属微粒子は、表面エネルギーが極めて高いので、金属粒子が相互に直接的に接触すると、この接触によって金属焼結を生じる。【００２８】
ペースト材料中のバインダは、絶縁基板１２上へのペースト材料の付着カを高めることに加えて、不要かつ不意の金属焼結を防止すべく、ナノ金属粒子間の直接接触を防止することにより、金属粒子を焼結から保護する作用をなしている。このようなバインダは、有機バインダとして、従来よく知られており、酸素、炭素、水素および窒素のような有機物質により形成されている。また、バインダによる保護作用を高める上で、各ナノ金属粒子の表面をバインダの保護膜で覆うことが望ましい。【００２９】
このようなペースト材料に、ハリマ化成株式会社から販売されている「ナノペースト」を用いることが望ましい。【００３０】
絶縁基板１２上へペースト材料を付着させる方法としては、例えば、インクジェット方式と同様な方式を用いたノズルにより、ペースト材料をミスト状態（霧状態）にして吹き付ける方法（以下、ミストジェットと呼ぶ）を適用することができる。また、Ｍ３Ｄ（商標）装置やその他の装置を用い、適宜ペースト材料を絶縁基板上に付着するようにしても良い。また、このペースト材料の所望箇所への付着に、所望箇所を選択的に露出させる選択マスクを用いることができる。さらに、その他の印刷方法を適用しても良い。なお、Ｍ３Ｄ（商標）装置は、米国、オプトメック社のマスクレスメソスケール材料堆積（Ｍａｓｋｌｅｓｓ  Ｍｅｓｏｓｃａｌｅ  Ｍａｔｅｒｉａｌ  Ｄｅｐｏｓｉｔｉｏｎ）装置（米国特許第７,０４５,０１５号）である。【００３１】
ミストジェット処理の場合、ノズル３４からの噴射を、螺旋状に出ていくような絞り込んだ噴射とすることで線状の配線を形成させることができる。【００３２】
配線形成装置１０は、後述するように、半導体チップの端子の形成や、半導体チップモジュールの半導体チップの端子間の配線の形成に用いられる。前者及び後者のいずれの形成でも、ペースト材料付着装置１８のノズル３４と、被形成対象物の付着面との距離が変化する場合には、ペースト材料をミスト状態（霧状態）にして付着させる方法を適用すれば良い。【００３３】
ペースト材料により絶縁基板１２上に線状に形成された配線パターン部分１４は、酸素ラジカル分子噴射装置２０により酸素ラジカル分子の照射を受ける。【００３４】
この酸素ラジカル分子噴射装置２０は、例えば、図４に示すような構成を有し、基本的には、図３に示す大気プラズマ発生装置１６と同様な構成の大気プラズマ発生装置が用いられている。両装置１６及び２０の根本的な相違点は、浄化用大気プラズマ発生装置１６がプラズマガス源として還元ガス源３０を用いたのに対し、酸素ラジカル分子噴射装置２０として用いる大気プラズマ発生装置は、プラズマガス源として、酸素あるいは空気のような酸化ガス源を用いている点にある。【００３５】
すなわち、酸素ラジカル分子噴射装置として用いられる大気プラズマ発生装置２０は、図４に示すように、例えばガラスのような誘電体からなる誘電体管３６と、この誘電体管３６の長手方向へ相互に間隔ｄ２をおいて配置され、それぞれが誘電体管３６を取り巻いて配置される一対の電極３８、３８と、これら電極間に交番電圧あるいはパルス状電圧を印加するための電源装置４０とを備える。また、誘電体管３６の上端であるガス導入口３６ａには、開閉バルブ４２を経て、酸素ガスあるいは空気のような酸化ガスＧ２および窒素あるいはアルゴン等のキャリアガスＣａが案内される。誘電体管３６は、図２に示すように、そのプラズマ噴射口３６ｂが形成された配線部分に向けられている。【００３６】
開閉バルブ４２が開放されると、キャリアガス源４６からのキャリアガスＣａと共に酸化ガス源４４からの酸化ガスＧ２が、誘電体管３６内を、そのプラズマ噴射口３６ｂに向けて案内される。酸化ガスＧ２が案内される誘電体管３６の流路には、電源装置４０からの電圧が印加される一対の電極３８、３８間ｄ２に対応する領域に誘電体バリア放電による放電空間領域が形成されている。そのため、上述した大気プラズマ発生装置１６におけると同様に、誘電体管３６のガス導入口３６ａからプラズマ噴射口３６ｂへ向けて案内される酸化ガスＧ２は、この放電空聞領域を経る過程でプラズマ状態におかれる。【００３７】
このような酸化ガスＧ２をプラズマ源とするプラズマが、絶縁基板１２上に噴射されると、このプラズマ中に含まれる酸素ラジカルが、付着された直後の配線部分のペースト材料中の有機バインダと化学反応を生じる。その結果、有機バインダは、主として酸素ラジカルとの化学反応により除去される。上述したペースト材料で形成された配線部分から有機バインダが除去されると、配線部分中のナノ金属粒子が相互に接触する。この相互接触が生じると、上述したように、ナノ金属粒子の表面エネルギーにより、ナノ金属粒子は焼結を生じ、配線１４が形成される。【００３８】
ここで、酸素ラジカル分子噴射装置２０の誘電体管、言い換えると、ノズル３６をペースト材料付着装置１８のノズル３４から所定の間隔をおいて、このノズル３４に追従させることが望ましい。【００３９】
また、酸化ガスＧ２をプラズマガス源とする大気プラズマ発生装置２０のノズル３６から噴射されるプラズマガス中の酸素ラジカル分子の含有率を高め、絶縁基板１２の不要な温度上昇を抑制する上で、誘電体管３６のプラズマ噴射口３６ｂから噴射されるプラズマガス流の温度をできる限り低下させることが望ましい。プラズマ噴射口３６ｂから噴射されるプラズマ流の温度を、例えば、２００℃とすることにより、酸素ラジカル分子の含有率を高め、これにより、周辺部の加熱を招くことなく、配線部分の有機バインダを効果的に除去することができ、例えば、３０秒程度の短時間のプラズマガスの吹き付けによってナノ金属粒子を焼結することができる。【００４０】
各大気プラズマ発生装置１６、２０の運転条件は、例えば、電源装置２６、４０から一対の電極２４及び２４、３８及び３８に印加される電圧の立ち上がり時間、又は、立ち下がり時間の少なくとも一方が１００μ秒以下であり、電源装置２６、４０からの電圧Ｖの波形の繰り返し周波数は０．５〜１０００ｋＨｚであり、一対の電極２４及び２４、３８及び３８間に適用される電界強度は、０．５〜２００ｋＶ／ｃｍの範囲で適宜選択することができる。また、各ノズル２２、３６のプラズマ噴射口２２ｂ、３６ｂと絶縁基板１２との間隔を例えば１〜２０ｍｍの範囲で調整することが望ましい。【００４１】
各プラズマ発生装置１６、２０として、真空プラズマ発生装置を用いることができる。しかしながら、上述したような大気プラズマ発生装置を用いることにより、加工を受ける絶縁基板１２を真空チャンバ内に配置することなく大気中で処理でき、作業および装置の簡素化を図る上で、大気プラズマ発生装置を用いることが望ましい。【００４２】
また、ナノ金属粒子と、有機物からなるバインダとを含むペースト材料で形成された配線部分に酸素ラジカル分子を吹き付けることに代えて、活性酸素（オゾン）あるいはこれを含むガスを吹き付けることにより、ペースト材料中の有機物バインダを除去し、これによりペースト材料中のナノ金属粒子を相互に接触させて焼結させるようにしても良い。【００４３】
なお、絶縁基板１２の状態によっては、浄化処理を省略するようにしても良い。この場合には、配線形成装置１０として、浄化用大気プラズマ発生装置１６を備えないものを適用することができる。【００４４】
また、上述した配線形成装置１０のペースト材料付着装置１８と同様な構成を用い、ペースト材料として絶縁物質を含むものを適用することにより、例えば、ミストジェットによって、絶縁層や絶縁パターンを形成することもできる。ここで、絶縁層や絶縁パターンの硬化は、例えば、紫外線照射によって行う。この場合には、大気プラズマ発生装置２０の位置には紫外線照射装置が設けられることになる。【００４５】
（Ａ−２）各実施形態の３次元半導体チップモジュールに共通な製造プロセス
次に、各実施形態の３次元半導体チップモジュールに共通な製造プロセスを、図５を参照しながら説明する。【００４６】
例えば、複数の半導体チップの回路パターンが表面に形成された半導体ウェハ５０は、ダイシングにより、おのおのの半導体チップ５２に切り分けられる。なお、１枚のウェハ５０に対しては、積層において同一層となる半導体チップの回路パターンだけを形成することが望ましい（言い換えると、積層の層位置が異なる半導体チップの回路パターンは同一の半導体ウェハには形成されない）。【００４７】
各半導体チップ５２のそれぞれに対して、表面（上面）５２ａ及び側面５２ｂに連続的に延びている接続用端子５４（５４ａ、５４ｂ）が形成される。【００４８】
ここで、接続用端子５４が形成される半導体チップ５２の表面５２ａ及び側面５２ｂとのなす角は、直角でも鈍角でも良く、接続用端子５４のエッジ部での不良をできるだけ抑えられる角度にすることが好ましい。同様に、エッジ部に対し多少なりとも面取りをしておくことも好ましい。この場合には、切り分けられた各半導体チップ５２に対し、接続用端子５４を形成する前に、面取りを予め行っておく。【００４９】
図５（Ｃ）は、接続用端子５４が１つの側面に関して設けられた状態を示しているが、接続用端子５４が設けられる側面の数は限定されず、全ての側面について接続用端子５４を設けるようにしても良い。また、各実施形態で後述するように、各層の半導体チップ（５２−１〜５２−３）で層間配線を実行する側面だけ、接続用端子５４を設けるようにしても良い。【００５０】
なお、後述するように、一部の接続用端子５４を側面に位置しないように設け、段差があっても、異なる層のそれらの接続用端子５４を接続するように配線することもできる（第２の層間配線方法）。【００５１】
各層用の半導体チップ５２−１〜５２−３は重ね合わされ、かつ、接着剤によって一体化される。なお、一体化の際に接続用端子５４が接着剤によって被覆されないように接着剤の塗布領域を制限したり、塗布量を選定したり、接続用端子５４の膜厚を大きくしたりすることが好ましい。仮に、接続用端子５４が接着剤によって被覆された場合には、被覆された接着剤を除去して接続用端子５４が露出させることを予め行っておく。【００５２】
半導体チップ５２−１〜５２−３の重ね合わせでは、少なくとも、接続用端子５４が設けられた各層の側面が全体として平面となるように重ね合わせる。【００５３】
このようにして形成された３次元半導体チップモジュール５６の全て又は一部の側面は、各層の半導体チップ５２−１〜５２−３の接続用端子５４−１〜５４−３だけが形成された状態になっており、層が異なるこれら接続用端子５４−１〜５４−３を、所定の配線パターンで電気的に接続するように、層間配線５８が形成される。【００５４】
また、各層の半導体チップ５２の製造ばらつきにより、各層の側面が全体として平面を形成できず、段差が生じたとしても、その段差の悪影響を緩和できるように、以下のようにすることが好ましい。すなわち、各層を接着するための接着剤を単に接着するのに必要な量より多く塗布して接着し、接着剤のはみ出し部分を形成させ、接着剤のはみ出し部分によって段差を緩和するようにすれば良い。また、段差の部分に対しては、配線形成装置１０による層間材料の噴射量を多くして段差での割れなどを防止するようにする。【００５５】
以上のようにして形成された３次元半導体チップモジュール本体５６の最下層の底面の所定位置には、外部の取付基板に取り付けるための半田ボール（バンプ電極）６０が設けられる。なお、バンプ電極は半田ボールに限定されるものではない。【００５６】
（Ａ−３）各実施形態に共通な半導体チップの端子形成プロセス
次に、半導体チップに上述した接続用端子（５４）を形成するプロセスの詳細を、図６のフローチャートを用いて説明する。【００５７】
接続用端子の形成プロセスは、絶縁材付着工程Ｓ１、絶縁材硬化工程Ｓ２、導電材付着工程Ｓ３、導電材硬化工程Ｓ４をこの順序で含んでいる。なお、異なる工程が並行処理されるものであっても良い。【００５８】
絶縁材付着工程Ｓ１は、絶縁材を、接続用端子が設けられる所定領域の一部領域に付着させる工程である。絶縁材硬化工程Ｓ２では、半導体チップ５２に付着された絶縁材を硬化させる工程である。導電材付着工程Ｓ３は、接続用端子となる導電材を付着させる工程である。導電材硬化工程Ｓ４は、半導体チップ５２に付着された導電材を硬化させる工程である。【００５９】
いずれの工程でも、半導体チップは、例えば、専用の傾斜載置台や取付治具などを利用し、図７に示すように、半導体チップ５２の表面５２ａが基準面ＲＥＦに対し、所定の角度になるように、しかも、接続用端子５４が設けられる側面が基準面ＲＥＦから遠くなるように設置する。所定の角度は、例えば、半導体チップ５２の表面５２ａ及び側面５２ｂとのなす角をθとした場合、θ／２である。θが９０度であれば、取付角度は４５度である。なお、図７に示すノズル７０は、工程によって別個のものであり、異なる材料を噴射するものである。【００６０】
絶縁材付着工程Ｓ１では、例えば、図７に示すノズル７０から、ミスト状の絶縁材を噴射させる。ここで、噴射中のノズル７０と、半導体チップ５２とを相対的に移動させる。絶縁材を噴射中のノズル７０の半導体チップ５２に対する相対的な移動は、半導体チップ５２の側面５２ｂからエッジを介して表面５２ａの所定位置までに達する直線状の移動（又はこの逆方向の移動）であり、１回の一連のミストジェット処理により、接続用端子５４が設けられる領域をほぼカバーするような領域（回路パターンとの接続領域を除く）に絶縁材が付着される。なお、半導体チップ５２の回路パターンの作成時の処理により、接続用端子５４が設けられる半導体チップ５２の表面に既に安定な絶縁層が設けられている場合には、絶縁材の付着を半導体チップ５２の側面５２ｂに対してだけ行うようにしても良い。【００６１】
なお、絶縁材付着工程Ｓ１に先立ち、上述したような浄化処理を行うようにしても良い。また、絶縁材付着工程Ｓ１は、ミストジェット処理以外の付着方法を適用するようにしても良い。例えば、絶縁材ペーストを塗り付ける方法を適用することができる。【００６２】
絶縁材硬化工程Ｓ２の硬化方法は限定されるものではない。絶縁材硬化工程Ｓ２では、例えば、図示しない紫外線照射ヘッドを、絶縁材を噴射中のノズル７０に追従させることで、半導体チップ５２に付着された絶縁材を硬化させる。また例えば、絶縁材が付着された半導体チップ５２を、内部に紫外線を照射しているトンネルを通過させることで絶縁材を硬化させるようにしても良い。【００６３】
導電材付着工程Ｓ３は、ミストジェット処理を適用している上述した配線形成装置１０のペースト材料付着装置１８によって、半導体チップ５２に、接続用端子５４となる導電材を付着させる。すなわち、図７に示すノズル７０から、ミスト状の導電材を噴射させると共に、噴射中のノズル７０と半導体チップ５２とを相対的に移動させ、１回の一連のミストジェット処理により、接続用端子５４となる導電材を線状に付着させる。【００６４】
上述したように、ミストジェット処理の場合、ノズル７０からの噴射を、螺旋状に出ていくような絞り込んだ噴射とすることで線状の配線を形成させることができる。ここで、ノズル７０と、半導体チップ５２との距離を制御することにより、ミストジェット処理によっても、所望する配線幅を実現できる。接続用端子５４の側面における一端の幅を広くし、パッドとして機能するようにしても良い。【００６５】
導電材硬化工程Ｓ４は、上述した配線形成装置１０の酸素ラジカル分子噴射装置２０によって、半導体チップ５２に付着させる導電材を硬化させ接続用端子５４として完成させるものである。【００６６】
ここで、導電材付着用のノズルに対し、絶縁材付着用のノズルや絶縁材硬化用の照射ヘッドなどを前置させ、絶縁材付着用のノズル、絶縁材硬化用の照射ヘッド、導電材付着用のノズル、導電材硬化用のノズルを、組として、半導体チップ５２に対して相対的に移動させることにより、接続用端子の形成プロセスにおける各工程を並行的に実行することができる。【００６７】
（Ａ−４）各実施形態に共通な半導体チップ間の第１の配線形成方法
次に、半導体チップモジュールの半導体チップ間（層間）の配線（５８）を形成するプロセスの詳細を、図８のフローチャートを用いて説明する。【００６８】
半導体チップ間の配線形成プロセスも、絶縁材付着工程Ｓ１１、絶縁材硬化工程Ｓ１２、導電材付着工程Ｓ１３、導電材硬化工程Ｓ１４をこの順序で含んでいる。ここで、形成する配線間に交差が存在する場合には、交差によって表面側となる配線を形成させるための、絶縁材付着工程Ｓ１５、絶縁材硬化工程Ｓ１６、導電材付着工程Ｓ１７、導電材硬化工程Ｓ１８がさらに必要となる。なお、異なる工程が並行処理されるものであっても良い。【００６９】
絶縁材付着工程Ｓ１１、Ｓ１５、絶縁材硬化工程Ｓ１２、Ｓ１６、導電材付着工程Ｓ１３、Ｓ１７、導電材硬化工程Ｓ１４、Ｓ１８はそれぞれ、半導体チップの端子形成プロセスにおける同様な工程Ｓ１、Ｓ２、Ｓ３、Ｓ４と同様な処理である。【００７０】
なお、配線の形成対象が、３次元半導体チップモジュール６２の接続用端子５４を有する側面全体であるので、この側面全体を、各種ノズルに対向させることを要する。【００７１】
また、半導体チップ間の配線形成プロセスで形成される配線パターンは、図５に例示したように任意で良く、このような任意の配線パターンの形成は、例えば、各種ノズルの位置をＮＣ（数値制御）装置で制御することで実行する。【００７２】
絶縁パターンの形成方法は、上述の方法に限定されるものではない。例えば、絶縁材付着工程Ｓ１１及び絶縁材硬化工程Ｓ１２や、絶縁材付着工程Ｓ１５及び絶縁材硬化工程Ｓ１６に代え、以下のような絶縁パターンの形成方法を適用しても良い。予め必要部分にレーザで孔（長孔を含む）を開けた絶縁性膜（ポリイミド、ガラス等）を側面に貼り付けて絶縁をとる。この場合、絶縁性膜の上に配線を行うことになる。【００７３】
（Ａ−５）各実施形態に共通な半導体チップ間の第２の配線形成方法
後述するように、各層の半導体チップの形状や積層での向きが一致しないことも許容しており、各層の半導体チップが積層されたときに、段差が形成されることがある。ここでの「段差」は、同一形状の半導体チップの製造誤差による段差ではなく、設計された「段差」である。【００７４】
半導体チップ間の第１の配線形成方法は、少なくとも、接続用端子５４が設けられた各層の側面が全体として平面となるように各層の半導体チップ（５２−１〜５２−３）を重ね合わせ、側面平面に対して層間配線（５８）を設けるものであった。【００７５】
半導体チップ間の第２の配線形成方法は、側面平面を形成できない場合、多くの層間配線が必要な場合、側面平面から遠い位置で層間の配線を施したい場合等を考慮し、設計された段差の部分で層間配線を設ける方法である。【００７６】
図９は、各実施形態に共通な半導体チップ間の段差部分を利用した層間配線の形成方法（第２の配線形成方法）を示す説明図である。なお、図９は、２層を取り出して示しているが、半導体チップモジュールが３層以上あっても同様である。【００７７】
図９（Ａ）〜（Ｃ）はそれぞれ、接着剤のはみ出し方が異なっており、その他は同様である。図９において、上側の半導体チップ５２−１と下側の半導体チップ５２−２とは接着剤６４によって接着される。ここで、接着剤６４を多めに塗布し、上側の半導体チップ５２−１と下側の半導体チップ５２−２とで形成される段差部分の境界部分にはみ出させるようにする。このようにしてはみ出した接着剤６４の部分の形状を、図９（Ａ）又は（Ｂ）に示すようにＲを持たせた形状、又は、図９（Ｃ）に示すように段差の角度を緩和する直線状の形状にする。【００７８】
上側の半導体チップ５２−１における上面の段差部分に近い位置に、他の層の半導体チップ（５２−２）と接続するための接続用端子５４−１を設け（但し、近くないものも他の実施形態になる）、下側の半導体チップ５２−２における上面の段差の境界に近い位置に、他の層の半導体チップ（５２−１）と接続するための接続用端子５４−２を設ける（但し、近くないものも他の実施形態になる：また、側面に設けられたものや側面にかかって設けられたものであっても良い）。【００７９】
基本的な層間配線５８の場合と同様にして、ノズル７０を相対移動させながら、接続用端子５４−１及び５４−２を接続する層間配線６６を設ける。【００８０】
（Ｂ）第１の実施形態
次に、本発明による積層型パッケージ及びその形成方法を３次元半導体チップモジュール（ＬＳＩモジュール）に適用した第１の実施形態を、図面を参照しながら説明する。【００８１】
図１は、第１の実施形態の３次元半導体チップモジュールを示す説明図であり、図１（Ａ）が平面図、図１（Ｂ）が正面図である。【００８２】
図１において、第１の実施形態の３次元半導体チップモジュール６２−１は、２層構造のものであり、上側の半導体チップ５２−１の外形形状（平面図に投影した輪郭形状）は下側の半導体チップ５２−２の外形形状より小さく、上側の半導体チップ５２−１の外形形状が下側の半導体チップ５２−２の外形形状内に収まるように積層され、接着剤６４によって両者が接着される。【００８３】
上側の半導体チップ５２−１に設けられた接続用端子５４−１と、下側の半導体チップ５２−２に設けられた接続用端子５４−２とは、第２の配線形成方法によって形成される層間配線６６によって接続される。【００８４】
なお、上側の半導体チップ５２−１には、下側の半導体チップ５２−２の端子と接続されずに、配線によって、バンプ電極６０に直接接続される端子６８−１が設けられていても良い。また、下側の半導体チップ５２−２には、上側の半導体チップ５２−１の端子と接続されずに、配線によって、バンプ電極６０に直接接続される端子６８−２が設けられていても良い。【００８５】
下側の半導体チップ５２−２に設けられた全て又は一部の接続用端子５４−２や、バンプ電極６０との接続用端子６８−１、６８−２等は、下側の半導体チップ５２−２の底面に設けられたバンプ電極６０に、バンプ電極用配線６９を介して接続される。ここで、バンプ電極用配線６９は、例えば、ノズル７０を相対移動させながら配線を形成する上述した第１又は第２の配線形成方法と同様な方法によって形成する。【００８６】
第１の実施形態の半導体チップモジュールによれば、半導体チップ５２−１及び５２−２間に段差があるので、段差部分が放熱効果を発揮することができる。【００８７】
また、段差部分があっても、配線形成装置を利用して層間配線を直接描画するようにしたので、層間配線を簡単かつ確実に施すことができる。【００８８】
例えば、段差部分を有するような層間で、ワイヤボンディングによって電気的な接続を行うことが考えられるが、この方法では、作業工数が多く成りやすく、また、歩留まりも低くなりやすい。また例えば、段差部分を有するような層間でスルーホールを利用して電気的な接続を行うことが考えられるが、この方法では、小さな外形形状の層では、スルーホールによって信頼性が低くなり、また、回路パターンを設けられる面積もスルーホールのためにかなり削減される。【００８９】
各層の半導体チップ５２−１及び５２−２の外形形状を異なるようにしても良いことは、回路パターンの各層への振り分けに大きな自由度を与え、設計し易いものとなる。【００９０】
（Ｃ）第２の実施形態
次に、本発明による積層型パッケージ及びその形成方法を３次元半導体チップモジュール（ＬＳＩモジュール）に適用した第２の実施形態を、図面を参照しながら説明する。【００９１】
図１０は、第２の実施形態の３次元半導体チップモジュールを示す説明図であり、図１０（Ａ）が平面図、図１０（Ｂ）が正面図、図１０（Ｃ）が右側面図である。図１０では、層間配線用の接続用端子５４、層間配線５８、６６、接着剤６４、バンプ電極６０との接続用端子６８、バンプ電極用配線６９などは図示を省略している（少なくとも一部は当然に設けられているものである）。【００９２】
図１０において、第２の実施形態の３次元半導体チップモジュール６２−２は、３層構造のものであり、各半導体チップ５２−１〜５２−３の外形形状は相似な矩形である。各半導体チップ５２−１〜５２−３は、２辺の位置に係る側面を同一平面Ｈ２１、Ｈ２２上に位置させている。これら平面Ｈ２１、Ｈ２２に層間配線（５８）を行う場合には、上述した第１の配線形成方法を適用する。階段状になっている段差部分Ｈ２３、Ｈ２４に層間配線（６６）を行う場合には、上述した第２の配線形成方法を適用する。【００９３】
第２の実施形態によっても、第１の実施形態と同様な効果を奏することができる。第２の実施形態では、段差部分を構成しない側面平面が存在するので、ここを利用して安定な層間配線を形成させることができる。【００９４】
（Ｄ）第３の実施形態
次に、本発明による積層型パッケージ及びその形成方法を３次元半導体チップモジュール（ＬＳＩモジュール）に適用した第３の実施形態を、図面を参照しながら説明する。【００９５】
図１１は、第３の実施形態の３次元半導体チップモジュールを示す説明図であり、図１１（Ａ）が平面図、図１１（Ｂ）が正面図、図１１（Ｃ）が右側面図である。図１１では、層間配線用の接続用端子５４、層間配線５８、６６、接着剤６４、バンプ電極６０との接続用端子６８、バンプ電極用配線６９などは図示を省略している（少なくとも一部は当然に設けられているものである）。【００９６】
図１１において、第３の実施形態の３次元半導体チップモジュール６２−３は、３層構造のものであり、各半導体チップ５２−１〜５２−３の外形形状は相似な矩形である。各半導体チップ５２−１〜５２−３は、１辺の位置に係る側面を同一平面Ｈ３１上に位置させている。この平面Ｈ３１に層間配線（５８）を行う場合には、上述した第１の配線形成方法を適用する。階段状になっている段差部分Ｈ３２、Ｈ３３、Ｈ３４に層間配線（６６）を行う場合には、上述した第２の配線形成方法を適用する。【００９７】
第３の実施形態によっても、第２の実施形態と同様な効果を奏することができる。【００９８】
（Ｅ）第４の実施形態
次に、本発明による積層型パッケージ及びその形成方法を３次元半導体チップモジュール（ＬＳＩモジュール）に適用した第４の実施形態を、図面を参照しながら説明する。【００９９】
図１２は、第４の実施形態の３次元半導体チップモジュールを示す説明図であり、図１２（Ａ）が平面図、図１２（Ｂ）が正面図、図１２（Ｃ）が右側面図である。図１２では、層間配線用の接続用端子５４、層間配線５８、６６、接着剤６４、バンプ電極６０との接続用端子６８、バンプ電極用配線６９などは図示を省略している（少なくとも一部は当然に設けられているものである）。【０１００】
図１２において、第４の実施形態の３次元半導体チップモジュール６２−４は、３層構造のものであり、各半導体チップ５２−１〜５２−３の外形形状は同一な矩形である。各半導体チップ５２−１〜５２−３は、奇数番目の層の向き（長手方向が沿っている方向）と偶数番目の層の向きとが直交している。各半導体チップ５２−１〜５２−３は、積層状態において、２辺の位置に係る側面を同一平面Ｈ４１、Ｈ４４上に位置させている。これら平面Ｈ４１、Ｈ４４に層間配線（５８）を行う場合には、上述した第１の配線形成方法を適用する。階段状になっている段差部分Ｈ４２、Ｈ４３に層間配線（６６）を行う場合には、上述した第２の配線形成方法を適用する。【０１０１】
第４の実施形態によっても、第２の実施形態と同様な効果を奏することができる。なお、第４の実施形態では、各層の半導体チップの大きさが等しいので、取扱いなどがし易くなっている。【０１０２】
（Ｆ）第５の実施形態
次に、本発明による積層型パッケージ及びその形成方法を３次元半導体チップモジュール（ＬＳＩモジュール）に適用した第５の実施形態を、図面を参照しながら説明する。【０１０３】
図１３は、第５の実施形態の３次元半導体チップモジュールを示す説明図であり、図１３（Ａ）が平面図、図１３（Ｂ）が正面図、図１３（Ｃ）が右側面図である。図１３では、層間配線用の接続用端子５４、層間配線５８、６６、接着剤６４、バンプ電極６０との接続用端子６８、バンプ電極用配線６９などは図示を省略している（少なくとも一部は当然に設けられているものである）。【０１０４】
図１３において、第５の実施形態の３次元半導体チップモジュール６２−５は、３層構造のものであり、各半導体チップ５２−１〜５２−３の外形形状は同一な矩形である。各半導体チップ５２−１〜５２−３は、奇数番目の層の向きと偶数番目の層の向きとが直交している。各半導体チップ５２−１〜５２−３は、積層状態において、１辺の位置に係る側面を同一平面Ｈ５１上に位置させている。この平面Ｈ５１に層間配線（５８）を行う場合には、上述した第１の配線形成方法を適用する。階段状になっている段差部分Ｈ５２、Ｈ５３、Ｈ５４に層間配線（６６）を行う場合には、上述した第２の配線形成方法を適用する。【０１０５】
第５の実施形態によっても、第４の実施形態と同様な効果を奏することができる。【０１０６】
（Ｇ）第６の実施形態
次に、本発明による積層型パッケージ及びその形成方法を３次元半導体チップモジュール（ＬＳＩモジュール）に適用した第６の実施形態を、図面を参照しながら説明する。【０１０７】
図１４は、第６の実施形態の３次元半導体チップモジュールを示す説明図であり、図１４（Ａ）が平面図、図１４（Ｂ）が正面図、図１４（Ｃ）が右側面図である。図１４では、層間配線用の接続用端子５４、層間配線５８、６６、接着剤６４、バンプ電極６０との接続用端子６８、バンプ電極用配線６９などは図示を省略している（少なくとも一部は当然に設けられているものである）。【０１０８】
図１４において、第６の実施形態の３次元半導体チップモジュール６２−６は、４層構造のものであり、各半導体チップ５２−１〜５２−４の外形形状は同一な矩形である。各半導体チップ５２−１〜５２−４の向きは揃っているが、奇数番目の層の重心位置と偶数番目の層の重心位置とは長手方向に所定の距離だけずれている。その結果、各半導体チップ５２−１〜５２−４における短手方向の両側面は、同一平面Ｈ６１、Ｈ６４上に位置されているが、長手方向の側面は、櫛歯状（Ｈ６２、Ｈ６３）になっている。平面Ｈ６１、Ｈ６４に層間配線（５８）を行う場合には、上述した第１の配線形成方法を適用する。櫛歯状になっている一部又は全ての段差部分Ｈ６２、Ｈ６３に層間配線（６６）を行う場合には、上述した第２の配線形成方法を適用する。櫛歯状になっている一部又は全ての段差部分Ｈ６２、Ｈ６３に層間配線を行う場合、全ての層の積層後に行う他、一部の積層が終わった段階で第２の配線形成方法を適用して層間配線を行い、その後、他の層の積層（や層間配線）を行うようにしても良い。因みに、第６の実施形態では、平面Ｈ６１、Ｈ６４に対する層間配線（５８）が中心となる。【０１０９】
第６の実施形態によっても、第２の実施形態と同様な効果を奏することができる。第６の実施形態によれば、櫛歯部分が存在する放熱効果をより期待することができる。【０１１０】
（Ｈ）第７の実施形態
次に、本発明による積層型パッケージ及びその形成方法を３次元半導体チップモジュール（ＬＳＩモジュール）に適用した第７の実施形態を、図面を参照しながら説明する。【０１１１】
図１５は、第７の実施形態の３次元半導体チップモジュールを示す説明図であり、図１５（Ａ）が平面図、図１５（Ｂ）が正面図である。図１５では、層間配線用の接続用端子５４、層間配線５８、６６、接着剤６４、バンプ電極６０との接続用端子６８、バンプ電極用配線６９などは図示を省略している（少なくとも一部は当然に設けられているものである）。【０１１２】
図１５において、第７の実施形態の３次元半導体チップモジュール６２−７は、２層構造のものであり、下層は２個の半導体チップ５２−２１及び５２−２２を備え、上層は１個の半導体チップ５２−１を備える。各半導体チップ５２−１、５２−２１、５２−２２の外形形状は同一な矩形である。各半導体チップ５２−１、５２−２１、５２−２２の向きは揃っており、下層の２個の半導体チップ５２−２１及び５２−２２は長手方向に連結され（離れていても良い）、上層の１個の半導体チップ５２−１は、連結された半導体チップ５２−２１及び５２−２２の中心に、中心位置を合わせるように積層されている。その結果、各半導体チップ５２−１、５２−２１、５２−２２における短手方向の両側面は、同一平面Ｈ７１、Ｈ７４上に位置されているが、長手方向には段差部分Ｈ７２、Ｈ７３が形成される。平面Ｈ７１、Ｈ７４に層間配線（５８）を行う場合には、上述した第１の配線形成方法を適用する。段差部分Ｈ７２、Ｈ７３に層間配線（６６）を行う場合には、上述した第２の配線形成方法を適用する。【０１１３】
第７の実施形態によっても、第２の実施形態と同様な効果を奏することができる。【０１１４】
なお、この第７の実施形態のように、上の層ほど、半導体チップ（５２）の枚数を多くするようにしても良い。【０１１５】
（Ｉ）第８の実施形態
次に、本発明による積層型パッケージ及びその形成方法を３次元半導体チップモジュール（ＬＳＩモジュール）に適用した第８の実施形態を、図面を参照しながら説明する。【０１１６】
図１６は、第８の実施形態の３次元半導体チップモジュールを示す説明図であり、図１６（Ａ）が平面図、図１６（Ｂ）が正面図、図１６（Ｃ）は右側面図である。図１６では、層間配線用の接続用端子５４、層間配線５８、６６、接着剤６４、バンプ電極６０との接続用端子６８、バンプ電極用配線６９などは図示を省略している（少なくとも一部は当然に設けられているものである）。【０１１７】
図１６において、第８の実施形態の３次元半導体チップモジュール６２−８は、３層構造のものであり、各層共に、２個の半導体チップ５２−１１及び５２−１２、５２−２１及び５２−２２、５２−３１及び５２−３２を備えている。これら各層２枚ずつの半導体チップ５２−１１及び５２−１２、５２−２１及び５２−２２、５２−３１及び５２−３２が井桁状に積層されている。この井桁状の積層において、奇数番目の層の半導体チップ５２−１１及び５２−１２、５２−３１及び５２−３２の長手方向の側面と、偶数番目の層の半導体チップ５２−２１及び５２−２２の短手方向の側面とが同一平面上に位置し、奇数番目の層の半導体チップ５２−１１及び５２−１２、５２−３１及び５２−３２の短手方向の側面と、偶数番目の層の半導体チップ５２−２１及び５２−２２の長手方向の側面とが同一平面上に位置するようになされている。【０１１８】
同一平面上に位置している側面群に対しては、上述した第１の配線形成方法を適用した層間配線を行うことができ、井桁積層で形成された段差部分に対しては、上述した第２の配線形成方法を適用した層間配線を行うことができる。【０１１９】
一部又は全ての段差部分に層間配線を行う場合、全ての層の積層後に行う他、一部の積層が終わった段階で第２の配線形成方法を適用して層間配線を行い、その後、他の層の積層（や層間配線）を行うようにしても良い。因みに、第８の実施形態では、側面が位置する平面に対する層間配線（５８）が中心となる。【０１２０】
第８の実施形態によっても、第２の実施形態と同様な効果を奏することができる。第８の実施形態は、井桁状の積層であって、中央部が空いているので、放熱効果をより期待することができる。【０１２１】
なお、第３の実施形態のような長手方向を層毎に変えた積層は、１層当たりの半導体チップが３枚以上の場合にも適用し得るものである。【０１２２】
（Ｊ）他の実施形態
上記各実施形態の技術思想を、適用可能ならば同時に適用するようにしても良い。【０１２３】
上記実施形態においては、半導体チップモジュールの最下層も処理回路要素が形成された半導体チップであるものを示したが、半導体チップモジュールの最下層を処理回路要素が設けられていない取付専用のものとしても良い。この場合、取付層（最下層）を、半導体チップでなるものとしても良く、また、インターポーザとしても良い。ここで、インターポーザの材質を、他の層の半導体チップと同じ材質とすることは熱の影響が同様であって好ましい態様である。例えば、半導体チップの基板材質がシリコンであれば、インターポーザの材質もシリコンにする。また、インターポーザの材質として、絶縁性が高く、熱変化に強いセラミックを適用するようにしても良い。
【産業上の利用可能性】
【０１２４】
本発明による積層型パッケージ、及び、積層型パッケージの形成方法は、例えば、３次元半導体チップモジュール（ＬＳＩモジュール）を対象とする場合だけでなく、積層プリント配線基板などの他の積層型パッケージに対しても適用することができる。
【図１】
2008152730.tif 000003
【図２】
2008152730.tif 000004
【図３】
2008152730.tif 000005
【図４】
2008152730.tif 000006
【図５】
2008152730.tif 000007
【図６】
2008152730.tif 000008
【図７】
2008152730.tif 000009
【図８】
2008152730.tif 000010
【図９】
2008152730.tif 000011
【図１０】
2008152730.tif 000012
【図１１】
2008152730.tif 000013
【図１２】
2008152730.tif 000014
【図１３】
2008152730.tif 000015
【図１４】
2008152730.tif 000016
【図１５】
2008152730.tif 000017
【図１６】
2008152730.tif 000018
【国際調査報告】
2008152730.tif 000019
2008152730.tif 000020
2008152730.tif 000021
2008152730.tif 000022
2008152730.tif 000023
2008152730.tif 000024
2008152730.tif 000025