(57)【要約】  金属／金属酸化物／金属のＭＩＭ型積層構造からなる抵抗変化素子をスイッチ素子として使用するためには、メモリ素子に必要とされるオフ抵抗に比べて、１０００倍以上高いオフ抵抗を実現する必要がある。また、抵抗変化素子をメモリ素子として用いる場合において、オン抵抗とオフ抵抗の差を大きくできれば、読み出し時間が短くて済む等の高性能化を実現することができる。したがって、本発明では低いオン抵抗を維持し、尚且つ高いオフ抵抗を実現する抵抗変化素子を提供する。  金属欠損あるいは酸素欠損を電荷補償するような、抵抗変化材料の金属酸化物に含まれない第２の金属を添加することにより、低いオン抵抗を維持しつつ高いオフ抵抗を実現できる。
2008132899.tif 000002
【特許請求の範囲】
【請求項１】
電圧によって抵抗が変化する抵抗変化材料を電極間に有する抵抗変化素子であって、
前記抵抗変化材料は、第１の金属の酸化物に、第１の金属の酸化物における金属欠損又は酸素欠損によって生じる電荷を補償することのできる第２の金属を含むことを特徴とする抵抗変化素子。
【請求項２】
前記第１の金属が、Ｎｉ、Ｃｕ、Ｍｎ、Ｃｏ、Ｖ、Ｆｅのうち少なくとも１つの金属からなることを特徴とする請求項１に記載の抵抗変化素子。
【請求項３】
前記第２の金属が、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｗ、Ｍｏのうち少なくとも１つの金属からなることを特徴とする請求項１又は２に記載の抵抗変化素子。
【請求項４】
前記第１の金属が、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｗ、Ｍｏのうち少なくとも１つの金属からなることを特徴とする請求項１に記載の抵抗変化素子。
【請求項５】
前記第２の金属が、Ｎｉ、Ｃｕ、Ｍｎ、Ｃｏ、Ｖ、Ｆｅのうち少なくとも１つの金属からなることを特徴とする請求項１又は４に記載の抵抗変化素子。
【請求項６】
半導体基板上に形成されたトランジスタ又は配線と電気的に接続された請求項１乃至５のいずれかの請求項に記載の抵抗変化素子を有することを特徴とする半導体装置。
【請求項７】
半導体基板上に形成されたトランジスタのソース又はドレイン領域に対し、前記抵抗変化素子の電極が電気的に接続されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記トランジスタのソース又はドレイン領域に対し電気的に接続された前記抵抗変化素子の電極が、バリア導電体を介して電気的に接続されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記抵抗変化素子は、前記バリア導電体と接触している箇所以外が、バリア絶縁体で覆われていることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記抵抗変化素子の電極が、トランジスタのソース又はドレイン領域から引き出された金属材料と接続されていることを特徴とする請求項７乃至９のいずれかに記載の半導体装置。
【請求項１１】
前記抵抗変化素子が、不揮発性メモリ素子として機能する請求項６乃至１０のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ素子又はスイッチ素子として利用することできる抵抗変化素子及びその抵抗変化素子を有する半導体装置に関する。
【背景技術】
【０００２】
現在市場で主流となっている不揮発性メモリは、フラッシュメモリやＳＯＮＯＳ（ｓｉｌｉｃｏｎ  ｏｘｉｄｅ  ｎｉｔｒｉｄｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）メモリに代表されるようにチャネル部の上方に配置された絶縁膜内部に蓄えた電荷により、半導体トランジスタの閾値電圧を変化させる技術を用いて実現されている。大容量化を推進するためには微細化が不可欠であるが、電荷蓄積機能のない半導体トランジスタ単体の微細化でさえ困難になってきている。そこで、トランジスタは読み書きするメモリセルを選択するスイッチ機能だけを担い、ＤＲＡＭと同様に記憶素子は分離して、それぞれに微細化を進め、大容量化を継続させる検討が進められている。【０００３】
情報記憶機能を継続的に微細化するにあたっては、電気抵抗を何らかの電気的刺激によって２値以上に切り替えられる電子素子を用いた抵抗変化素子をメモリ素子として用いることが考えられる。ＤＲＡＭのような容量（キャパシタンス）に電荷を蓄積する方式では、微細化による蓄積電荷量の減少に伴い信号電圧が低くなることが不可避であるが、電気抵抗は一般的に抵抗変化素子を微細化しても有限の値をもつ場合が多い。したがって、抵抗値を変化させる原理と材料があれば、従来よりさらに微細化を達成することが可能になると考えられている。【０００４】
このような抵抗変化素子の動作は、低抵抗なオン状態と高抵抗なオフ状態が切り替わるスイッチであり、例えば図１に示す配線１と配線２の相互接続を行うスイッチや、ＬＳＩ内の配線構成の切替え機に適用することも原理的には可能である。【０００５】
しかしながら、抵抗変化素子をメモリとして応用する場合と配線間接続を行うスイッチとして応用する場合で、求められる性能が異なる。メモリ素子として利用する場合は、メモリ素子はトランジスタやダイオード等の能動素子と直列に接続されるため、オン状態の抵抗はおよそ１ｋΩでよく、オフ状態の抵抗はおよそ１００ｋΩ、つまり２桁の抵抗変化を実現すれば十分である。一方、図１のような配線間に挿入するスイッチの場合は、配線の抵抗と同等の低いオン抵抗（例えば１００Ω以下）と、信号を確実に遮断するために高いオフ抵抗（例えば１００ＭΩ以上）が必要となる。【０００６】
電気抵抗を電気的刺激によって変化させる技術には、既存技術が複数ある。その中でも最もよく研究されている技術は、カルコゲナイド半導体にパルス電流を流すことにより、結晶相（アモルファス状態又は結晶状態）を切り替え、それぞれの結晶相の電気抵抗に２〜３桁の差があることを利用した記憶装置であり、一般的には相変化メモリと呼ばれている。【０００７】
一方、金属酸化物を電極で挟んだ金属／金属酸化物／金属（以下ＭＩＭ型と呼ぶ）構造でも大きな電圧や電流を印加することにより抵抗変化を起こすことが知られている。本発明はこのＭＩＭ型素子に関する。【０００８】
図２はＭＩＭ型抵抗変化素子の断面模式図である。例えば、非特許文献１にニッケル酸化物（ＮｉＯ）を用いた抵抗変化素子が報告されているように、１９５０から６０年代に既に電圧や電流で抵抗値が変化する現象が様々な材料について研究報告されている。相変化メモリでは一般的に結晶相の変化に伴う体積変化が大きい上、結晶相変化のために数１０ｎｓｅｃと短時間ながら局所的に数１００℃の加熱を要する。一方、ＭＩＭ型抵抗変化素子では数１００℃の高温まで加熱する必要性を明らかに示す報告はないため、近年再び注目され始めている。【０００９】
このＭＩＭ型の抵抗変化素子の電流電圧特性を図３に示す。この素子は電源を切っても高抵抗なオフ状態又は低抵抗なオン状態の特性を不揮発的に維持するが、必要に応じて所定の電圧・電流刺激を印加することにより抵抗状態を切替えることができる。【００１０】
図３にオン状態及びオフ状態の電流電圧特性の一例を示す。高抵抗なオフ状態の抵抗変化素子に対してＶｔ１以上の電圧を印加すると低抵抗なオン状態に変化し、図３（ｂ）の電気特性を示すようになる。次に、図３（ｂ）のオン状態の抵抗変化素子に対してＶｔ２以上の電圧を印加すると高抵抗なオフ状態に変化し、図３（ａ）の電気特性に戻る。したがって、高抵抗なオフ状態と低抵抗なオン状態を繰り返し切り替える動作が可能であり、この特性を回路切替え用の不揮発性メモリ素子あるいは不揮発性スイッチ素子として利用することができる。【００１１】
金属酸化物を含むＭＩＭ型の抵抗変化素子において、低抵抗なオン状態を担う電流経路は、図４に模式的に示したように、電極面内全体に形成されるわけではない。直径がおよそ数ｎｍ、大きくても数１０ｎｍ程度の局所的な電流経路４によって、低抵抗なオン状態が維持されている点に特徴がある。図５は、抵抗変化材料として前述の非特許文献１に掲載の論文と同様にＮｉＯを用い、このＮｉＯを電極で挟んで作製した抵抗変化素子（平行平板型）におけるオン状態の抵抗値の電極面積依存性を示している。図５は、低抵抗なオン状態の抵抗値は電極面積にほとんど依存しないことを示しており、オン状態は局所的に形成された電流経路によって担われていることを明確に表している。
【非特許文献１】ソリッドステイトエレクトロニクス  第７巻、７８５〜７９７頁、（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．７，Ｐ．７８５−７９７，１９６４．）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
一方、電圧により抵抗が変化する性質を示す抵抗変化材料としては主に遷移金属の酸化物が用いられており、オン状態の抵抗値は一般的に大きい。しかし、上述の通り、抵抗変化素子をスイッチ素子として使用するためには、メモリ素子に必要とされるオフ状態の抵抗（以下、オフ抵抗と略す）に比べて、１０００倍以上高いオフ抵抗を実現する必要がある。【００１３】
また、抵抗変化素子をメモリ素子として用いる場合において、オン状態の抵抗（以下、オン抵抗と略す）とオフ抵抗の差を大きくできれば、読み出し時間が短くて済む等の高性能化を実現することができる。【００１４】
したがって、本発明では低いオン抵抗を維持し、尚且つ高いオフ抵抗を実現する抵抗変化素子を提供する。【００１５】
ここで、オフ状態における電気伝導は、金属酸化物（抵抗変化材料）内部の電気伝導と電極界面の電気伝導で決まってくる。本発明においては、このうちの抵抗変化材料における電気伝導を制御することにより、オン抵抗を変化させずに、オフ抵抗の高抵抗化を実現することが課題である。
【課題を解決するための手段】
【００１６】
従来から抵抗変化材料として知られているＮｉＯやチタン酸化物（ＴｉＯ２）といった金属酸化物においては、結晶欠陥が生じやすく、金属元素と酸素を完全に定比で化合させることが困難である。例えば、ＮｉＯの場合はＮｉ欠損が多量に生じやすい。Ｎｉ欠損は、実効的に２価のアクセプタとして機能するため、周囲のＮｉを実効的に３価とし正孔を生じさせ、電気抵抗を低下させる。一方、ＴｉＯ２の場合は、逆に酸素欠損がＴｉ欠損より多くなりやすい性質があり、酸素欠損はドナーとして機能するため電子伝導が生じる。上述の組成不定比性を制御するためには雰囲気と温度の極めて繊細な制御が必要であり、現実のＬＳＩプロセスに組み込むためには大きな障壁がある。【００１７】
本発明によれば、金属欠損あるいは酸素欠損を電荷補償するような、抵抗変化材料の金属酸化物に含まれない第２の金属を添加することにより、低いオン抵抗を維持しつつ高いオフ抵抗を実現できる。【００１８】
本発明に係る抵抗変化素子は、
電圧によって抵抗が変化する抵抗変化材料を電極間に有する抵抗変化素子であって、
前記抵抗変化材料は、第１の金属の酸化物に、第１の金属の酸化物における金属欠損又は酸素欠損によって生じる電荷を補償することのできる第２の金属を含むことを特徴とする。【００１９】
また、本発明に係る半導体装置は、前記抵抗変化素子を有することを特徴とする。
【発明の効果】
【００２０】
本発明によれば、低いオン抵抗を維持しつつ、高いオフ抵抗を実現することのできる抵抗変化素子を提供することができる。また、本発明に係る抵抗変化素子は、メモリ素子としてのみならず、スイッチ素子として利用することが可能である。
【図面の簡単な説明】
【００２１】
【図１】２つの配線を相互接続するスイッチを示す図
【図２】ＭＩＭ型抵抗変化素子の基本的な断面模式図
【図３】ＭＩＭ型抵抗変化素子で、抵抗変化材料にＮｉＯを用いた素子の基本的な抵抗変化特性
【図４】ＭＩＭ型抵抗変化素子の俯瞰透視図における、オン状態を担う局所的な電流経路の模式図
【図５】平行平板型のＭＩＭ型抵抗変化素子のオン抵抗の電極面積依存性
【図６】本発明に係る第１の実施形態を示す抵抗変化素子の断面模式図
【図７】ＮｉＯにＴａを１０ｍｏｌ％添加した際の抵抗変化素子の電流電圧特性
【図８】本発明に係る抵抗変化素子を有する半導体記憶装置の断面模式図
【符号の説明】
【００２２】
１  上部電極
２  金属酸化物からなる抵抗変化材料
３  下部電極
４  抵抗変化素子におけるオン状態を担う電流経路
１０  下部絶縁層
１１  下部配線
１２  下部電極
１３  第２の金属を含む第１の金属の酸化物膜（抵抗変化材料）
１４  上部電極
１５  上部絶縁層
１６  上部配線
１１１  半導体基板上に形成されたトランジスタにおけるゲート電極
１１２  半導体基板上に形成されたトランジスタにおけるドレイン
１１３  半導体基板上に形成されたトランジスタにおけるソース
１１４  不揮発性メモリ素子として動作させる場合にビット線として用いる配線
１１５  配線
１１６  抵抗変化素子
１１７  バリア導電体
１１８  バリア絶縁体
【発明を実施するための最良の形態】
【００２３】
以下、添付した図面を参照して、メモリ素子又はスイッチ素子として使用できる本発明に係る抵抗変化素子について説明する。なお、本発明は、下記の実施形態に限定されるものではない。【００２４】
図６は本発明に係る抵抗変化素子の断面模式図である。本発明に係る抵抗変化素子は、ＭＩＭ型素子であり、金属電極間に第２の金属を含む第１の金属の酸化物膜（抵抗変化材料）が挟まれた構造となっている。【００２５】
以下に、抵抗変化素子の作製方法について簡単に説明する。例えば多層に形成された配線層上に設けられた下部絶縁層１０にあけられた微細孔に下部配線１１が配された状態を初期状態と考える。この下部配線１１の上に下部電極１２を形成した後、第２の金属を含む第１の金属の酸化物膜１３を形成する。【００２６】
第２の金属を含む第１の金属の酸化物膜の形成方法としては、特に限定されるものではないが、例えば、第１及び第２の金属の原料を酸化剤と同時に反応槽に流して気相反応させるＣＶＤ法により形成することができる。また、例えば、第１の金属の酸化物と第２の金属の混合物を焼結させたターゲットを用いたスパッタリング法や、原料をあらかじめ混合しておきスピンコートするゾルゲル法であってもかまわない。【００２７】
その後、上部電極１４をＣＶＤ法やスパッタリング法を用いて形成し、フォトリソグラフィで必要部分をマスクし、ドライエッチング等により不要部分の下部電極１２、第２の金属を含む第１の金属の酸化物膜１３及び上部電極１４を除去する。その後、上部電極１４への電気的接触をとるための上部配線１６を上部絶縁層１５を介して配置すると、図６に示す完成形を得る。【００２８】
前記下部電極１２又は前記上部電極１４の材料としては、従来からＭＩＭ型素子の電極として使用されているものを用いることができ、特に限定されるものではないが、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化タンタル（ＴａＮ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）等、もしくはこれらの材料の積層膜を用いることができる。【００２９】
前記第１の金属としては、その酸化物が電極間の電圧によって抵抗が変化する性質を示す金属であればよい。例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）、バナジウム（Ｖ）、鉄（Ｆｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）等、又はこれらの混合物等を挙げることができる。【００３０】
第２の金属としては、第１の金属の酸化物における金属欠損又は酸素欠損を電荷補償することのできる金属を用いることができる。例えば、ＮｉＯの場合はＮｉ欠損が生じやすい。Ｎｉ欠損は、実効的に２価のアクセプタとして機能するため、周囲のＮｉを実効的に３価として正孔を生じさせ、電気抵抗を低下させる。一方、ＴｉＯ２の場合は、逆に酸素欠損がＴｉ欠損より生じやすく、酸素欠損はドナーとして機能するため、電子伝導が生じることになる。したがって、例えば、第１の金属がＮｉ、Ｃｕ、Ｍｎ、Ｃｏ、Ｖ、Ｆｅ等のその酸化物が正孔を生じやすい金属である場合は、第２の金属として、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｗ、Ｍｏ等のその酸化物が電子を生じやすい金属を選択することができる。一方、第１の金属として、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｗ、Ｍｏ等のその酸化物が電子を生じやすい金属を選択した場合は、第２の金属としては、Ｎｉ、Ｃｕ、Ｍｎ、Ｃｏ、Ｖ、Ｆｅ等のその酸化物が正孔を生じやすい金属を選択することができる。また、第２の金属の添加は、１種に限られるものではなく、同時に複数種を添加することができる。第１の金属の酸化物に電荷補償するような第２の金属を添加することによって、オン状態の低抵抗を維持したまま、オフ状態の高抵抗をさらに増大させることができる。なお、ここで言う電荷補償とは、抵抗変化材料内の総電荷量を０にする又は０に近づけることを意味する。特に、欠陥により生じる電荷担体と同符合のイオン化状態が安定な元素を添加することにより、電荷担体量を低減することを目的としている。【００３１】
第２の金属の添加量は、オン抵抗状態を担う局所的電流経路の形成を阻害しないように適量を加えることにより、オン抵抗の低抵抗とオフ抵抗の高抵抗を両立させることが重要である。したがって、第２の金属の添加量は、０．０１ｍｏｌ％から５０ｍｏｌ％であることが好ましく、０．５ｍｏｌ％から１０ｍｏｌ％であることがさらに好ましく、１ｍｏｌ％から５ｍｏｌ％であることが特に好ましい。【００３２】
第２の金属を含む第１の金属の酸化物膜の厚さとしては、ＬＳＩに搭載するための動作電圧と、外部状態に対する各抵抗状態の耐性確保の観点から、１ｎｍから２００ｎｍが好ましく、５ｎｍから１００ｎｍがさらに好ましく、１０ｎｍから５０ｎｍが特に好ましい。【００３３】
配線は、ワード線又はビット線のどちらであっても構わない。なお、下部電極がワード線と接続される場合には、上部電極はビット線と接続される。その逆の場合は、下部電極がビット線と接続され、上部電極がワード線と接続される。【００３４】
上述したように、本発明に係る抵抗変化素子は、高抵抗のオフ状態と低抵抗のオン状態を可逆的に変化させることができ、メモリ素子及びスイッチ素子として利用することができる。【００３５】
（第１の実施形態）
図７に、酸化ニッケル（ＮｉＯ）にＴａを１０ｍｏｌ％添加した場合のオン状態及びオフ状態の電流電圧特性を示す。なお、上部及び下部電極としてはＲｕを用いた。【００３６】
本実験において上下の電極、および抵抗変化膜はスパッタリング法にて成膜した。特に、抵抗変化膜についてはＮｉＯにＴａを添加した焼結ターゲットを用いた。膜厚はおよそ８０ｎｍである。下部電極と抵抗変化膜は加工せず、上部電極を直径１００μｍの円形とした。【００３７】
一点鎖線で示した特性は、Ｔａ未添加のＮｉＯを用いた抵抗変化素子の電流電圧特性である。図７より、オン状態の電流電圧特性はＴａ添加の有無によらず変化はないが、オフ抵抗は、例えば１Ｖの電流値で比較すると、Ｔａ添加により３桁以上増大できることがわかる。したがって、同様の構成とした場合、Ｔａ未添加のＮｉＯを用いた抵抗変化素子に比べて、Ｔａ添加のＮｉＯを用いた抵抗変化素子を用いた場合の方が、３桁以上のより高いオフ抵抗を実現することができる。【００３８】
（第２の実施形態）
本発明は、配線間の相互接続を制御するスイッチとして重要であるが、半導体トランジスタあるいはダイオードといった能動素子に直列に接続されるメモリ素子として用いてもかまわない。メモリ素子として用いる場合には、オン抵抗とオフ抵抗の差が大きければ、読み出し時間が短くて済む等の高性能化を実現することができる。【００３９】
ここでは、半導体トランジスタ上に本発明の抵抗変化素子を形成した構成を有する半導体記憶装置の実施形態について図８に示す。シリコン（Ｓｉ）等の半導体基板上に形成されたトランジスタのドレイン１１３から基板上方に向って形成されるＷ、Ａｌ、Ｃｕ等からなる配線１１５の上に、抵抗変化素子に含まれる元素の拡散を抑制するバリア導電体１１７を介して抵抗変化素子１１６を形成する。バリア導電体１１７としては、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化モリブデン（ＭｏＮ）等を用いることができる。また、図８に示すように抵抗変化素子はバリア導電体１１７と接する箇所以外を、バリア絶縁体１１８で被覆してもよい。バリア絶縁体１１８としては、窒化シリコン（Ｓｉ３Ｎ４）、炭窒化シリコン（ＳｉＣＮ）、炭化シリコン（ＳｉＣ）、酸化アルミニウム（Ａｌ２Ｏ３）等を用いることができる。【００４０】
応用例として、不揮発性メモリ素子として動作させる場合は、トランジスタのソース１１２側の配線１１４をビット線として用いることができる。ゲート１１１によってトランジスタをオフにした状態でビット線をあらかじめ充電した後、ゲート１１１によってトランジスタを開放すると、抵抗変化素子１１６を介して電荷が放電される。そして、抵抗変化素子１１５の抵抗状態によって、ビット線の容量との積によって決まる時定数が変化するため、所定の時間経過の後、ビット線の電位を読み取ることにより、抵抗変化素子１１６の抵抗状態を判別することができる。【００４１】
この出願は、２００７年４月１７日に出願された日本出願特願２００７−１０８３１７を基礎とする優先権を主張し、その開示の全てをここに取り込む。【００４２】
以上、実施形態及び実施例を参照して本願発明を説明したが、本願発明は上記実施形態及び実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【図１】
2008132899.tif 000003
【図２】
2008132899.tif 000004
【図３】
2008132899.tif 000005
【図４】
2008132899.tif 000006
【図５】
2008132899.tif 000007
【図６】
2008132899.tif 000008
【図７】
2008132899.tif 000009
【図８】
2008132899.tif 000010
【国際調査報告】
2008132899.tif 000011
2008132899.tif 000012
2008132899.tif 000013
2008132899.tif 000014