【手続補正書】
【提出日】平成16年4月5日(2004.4.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
鋭利な先端を有するエミッタと、その先端を取りまくように形成されたゲート電極からなる電界放射型カソードにおいて、
前記エミッタは金属又は金属化合物を堆積あるいは加工して形成されると共に、カソード基板上に形成されたチャネル形成電極の一端の上に形成されており、該チャネル形成電極の他端にはカソード電極が形成されると共に、前記エミッタと前記カソード電極との間には、前記チャネル形成電極を流れる電流を制御するための電流制御電極が一つ以上設けられていることを特徴とする電界放射型カソード。
【請求項２】
前記電流制御電極と前記チャネル形成電極の間に絶縁層が形成されていることを特徴とする請求項１記載の電界放射型カソード。
【請求項３】
前記チャネル形成電極が半導体薄膜から形成されていることを特徴とする請求項１あるいは２記載の電界放射型カソード。
【請求項４】
カソード基板上に電流制御電極、第１絶縁層、カソード電極、チャネル形成電極、第２絶縁層、ゲート電極を順次成膜した積層カソード基板に対して、前記ゲート電極及び前記第２絶縁層に開口が設けられ、該開口の底面に露出されている前記チャネル形成電極上にエミッタが形成され、
前記電流制御電極と前記第１絶縁層を介して対向する前記チャネル形成電極の部分にチャネルが形成され、該チャネルの通過電流量が前記電流制御電極に印加される電圧により制御されることにより、前記カソード電極から前記チャネル形成電極を経て前記エミッタに供給される電流量が制御されるようにしたことを特徴とする電界放射型カソード。
【請求項５】
ストライプ状の複数本の前記カソード電極と、ストライプ状の複数本の前記電流制御電極とがマトリクス状に配列されており、前記両電極の交差部毎に一画素に対応する複数のエミッタからなるエミッタアレーが前記チャネル形成電極上に形成されていることを特徴とする請求項４記載の電界放射型カソード。
【請求項６】
前記電流制御電極に信号電圧としてアナログ又はデジタル画像信号を供給することにより、エミッタ放出電流を変調させることを特徴とする請求項５記載の電界放射型カソード。
【請求項７】
カソード基板上にチャネル形成電極、カソード電極、絶縁層、ゲート電極を順次成膜した積層カソード基板に対して、前記ゲート電極及び前記絶縁層に開口が設けられ、該開口の底面に露出された前記チャネル形成電極上にエミッタが形成され、
前記チャネル形成電極の一部分にチャネルが形成され、該チャネル上の前記絶縁層の厚さが薄く形成されていると共に、前記チャネルに対向するよう電流制御電極が形成されており、前記チャネルの通過電流量が前記電流制御電極に印加される電圧により制御されることにより、前記カソード電極から前記チャネル形成電極を経て前記エミッタに供給される電流量が制御されるようにしたことを特徴とする電界放射型カソード。
【請求項８】
ストライプ状の複数の前記カソード電極と、ストライプ状の複数の前記電流制御電極とがマトリクス状に配列されており、前記両電極の交差部毎に複数のエミッタからなるエミッタアレーが前記チャネル形成電極上に形成されていることを特徴とする請求項７記載の電界放射型カソード。
【請求項９】
前記電流制御電極に信号電圧としてアナログ又はデジタル画像信号を供給することにより、エミッタ放出電流を変調させることを特徴とする請求項８記載の電界放射型カソード。
【請求項１０】
基板上にチャネル形成電極、カソード電極、絶縁層、ゲート電極を順次成膜した積層カソード基板に対して、前記ゲート電極及び前記絶縁層に開口が設けられ、該開口の底面に露出された前記チャネル形成電極上にエミッタが形成され、
前記チャネル形成電極における前記エミッタと前記カソード電極との間に形成されたチャネル上に電流制御電極が形成されて、該電流制御電極と前記チャネル形成電極との界面にショットキー障壁が生じており、該チャネルの通過電流量が前記電流制御電極に印加される電圧により制御されることにより、前記カソード電極から前記チャネル形成電極を経て前記エミッタに供給される電流量が制御されるようにしたことを特徴とする電界放射型カソード。
【請求項１１】
ストライプ状の複数の前記カソード電極と、ストライプ状の複数の前記電流制御電極とがマトリクス状に配列されており、前記両電極の交差部毎に複数のエミッタからなるエミッタアレーが前記チャネル形成電極上に形成されていることを特徴とする請求項１０記載の電界放射型カソード。
【請求項１２】
前記電流制御電極に信号電圧としてアナログ又はデジタル画像信号を供給することにより、エミッタ放出電流を変調させることを特徴とする請求項１１記載の電界放射型カソード。
【請求項１３】
カソード基板上に電流制御電極、第１絶縁層、カソード電極、チャネル形成電極、第２絶縁層、ゲート電極を順次成膜した積層カソード基板に対して、前記ゲート電極及び前記第２絶縁層に開口が設けられ、該開口の底面に露出された前記チャネル形成電極上にエミッタが形成され、
前記電流制御電極と前記第１絶縁層を介して対向する前記チャネル形成電極の部分にチャネルが形成され、該チャネルの通過電流量が前記電流制御電極に印加される電圧により制御されることにより、前記カソード電極から前記チャネル形成電極を経て、前記チャネルの直上に形成された前記エミッタに供給される電流量が制御されるようにしたことを特徴とする電界放射型カソード。
【請求項１４】
カソード基板上に電流制御電極、第１絶縁層、カソード電極、チャネル形成電極、第２絶縁層、ゲート電極を順次成膜した積層カソード基板に対して、前記ゲート電極及び前記第２絶縁層に開口が設けられ、該開口の底面に露出された前記チャネル形成電極上にエミッタが形成され、
前記チャネル形成電極がオーミックコンタクト層に挟まれたＩ層半導体から形成されていると共に、前記電流制御電極と前記第１絶縁層を介して対向する前記チャネル形成電極の部分にチャネルが形成され、該チャネルの通過電流量が前記電流制御電極に印加される電圧により制御されることにより、前記カソード電極から前記チャネル形成電極を経て、前記チャネルの直上に形成された前記エミッタに供給される電流量が制御されるようにしたことを特徴とする電界放射型カソード。
【請求項１５】
ストライプ状の複数の前記カソード電極と、ストライプ状の複数の前記電流制御電極とがマトリクス状に配列されており、前記両電極の交差部毎に複数のエミッタからなるエミッタアレーが前記チャネル形成電極上に形成されていることを特徴とする請求項１３あるいは１４記載の電界放射型カソード。
【請求項１６】
前記電流制御電極に信号電圧としてアナログ又はデジタル画像信号を供給することにより、エミッタ放出電流を変調させることを特徴とする請求項１５記載の電界放射型カソード。
【請求項１７】
ｐ型あるいはｎ型の半導体基板の一表面に形成されたｎ型あるいはｐ型半導体領域からなるソースおよびドレインと、
該ドレイン上に形成された鋭利な先端を有するエミッタと、
前記ドレイン上と前記ソース上とを少なくとも除いて、前記半導体基板の一表面上に形成された絶縁層と、
該絶縁層の上に前記エミッタの先端を取りまくように形成されたゲート電極と、
前記ドレインと前記ソースとの間であって、前記絶縁層の上に形成されたチャネルゲート電極と、
前記ソースの上に形成されたソース電極と、
前記チャネルゲート電極に信号電圧としてアナログ又はデジタル画像信号を供給することにより、エミッタ放出電流を変調するようにしたことを特徴とする電界放射型カソード。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
すなわち、アノード基板５０における発光強度は、アナログビデオ信号４０のレベルに応じた強度とされるため、ビデオ信号４０により階調制御された画像がアノード基板５０上に表示されるようになる。なお、階調制御する際に電流制御電極３に印加する電圧としては、数十ボルト以下のアナログ信号でよい。また、輝度調整はゲート電圧Ｖｇのレベルを制御することにより行うことができる。
このように、電流制御電極３に数十ボルト以下のアナログ信号を印加して、階調制御する構成によれば、ゲート電極７に階調制御用信号を印加する場合に比べて、低電圧で容易に無段階階調制御を行うことができるようになる。このため、階調制御を低消費電力、低コストで行うことができる。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
ところで、図１２に示すような構造の電界放射型カソードが提案されている。この電界放射型カソードは、例えば単結晶ｐ（ｎ）型シリコン基板２１の一表面上にｎ（ｐ）型不純物を拡散等することにより、ｎ（ｐ）型シリコン領域２１−１，２１−２を所定間隔で２つ形成する。そして、ｎ（ｐ）型シリコン領域２１−１，２１−２の間のｐ（ｎ）型シリコン基板２１上には絶縁層１６が形成され、この絶縁層１６上にチャネルゲート電極２３が形成される。これにより、ｎ（ｐ）型シリコン領域２１−１と、ｎ（ｐ）型シリコン領域２１−２との間にｎ型のチャネル２４が形成されるようになり、結局のところＣ−ＭＯＳ型の電界効果トランジスタ（ＦＥＴ）が形成されるようになる。すなわち、ｎ（ｐ）型シリコン領域２１−２がドレイン、ｎ（ｐ）型シリコン領域２１−１がソース、チャネルゲート電極２３がゲート電極となる。なお、ｎ（ｐ）型シリコン領域２１−１上にはソース電極２５が形成される。