【手続補正書】
【提出日】平成17年2月25日(2005.2.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
同一基板上に画素部と駆動回路とを有し、
前記駆動回路は、第１の半導体層、ゲート絶縁膜および第１のゲート電極で形成されるｎチャネル型薄膜トランジスタと、第２の半導体層、前記ゲート絶縁膜および第２のゲート電極で形成されるｐチャネル型薄膜トランジスタと、を有し、
前記画素部は、第３の半導体層、前記ゲート絶縁膜および第３のゲート電極で形成される薄膜トランジスタを有し、
前記第１の半導体層、前記第２の半導体層および前記第３の半導体層は、それぞれチャネル形成領域、ソース領域およびドレイン領域を有し、
前記第１のゲート電極は、テーパー部を有することを特徴とする半導体装置。
【請求項２】
同一基板上に画素部と駆動回路とを有し、
前記駆動回路は、第１の半導体層、ゲート絶縁膜および第１のゲート電極で形成されるｎチャネル型薄膜トランジスタと、第２の半導体層、前記ゲート絶縁膜および第２のゲート電極で形成されるｐチャネル型薄膜トランジスタと、を有し、
前記画素部は、第３の半導体層、前記ゲート絶縁膜および第３のゲート電極で形成される薄膜トランジスタを有し、
前記第１の半導体層、前記第２の半導体層および前記第３の半導体層は、それぞれチャネル形成領域、ソース領域、ドレイン領域および低濃度不純物領域を有し、
前記第１のゲート電極は、テーパー部を有することを特徴とする半導体装置。
【請求項３】
同一基板上に画素部と駆動回路とを有し、
前記駆動回路は、第１の半導体層、ゲート絶縁膜および第１のゲート電極で形成されるｎチャネル型薄膜トランジスタと、第２の半導体層、前記ゲート絶縁膜および第２のゲート電極で形成されるｐチャネル型薄膜トランジスタと、を有し、
前記画素部は、第３の半導体層、前記ゲート絶縁膜および第３のゲート電極で形成される薄膜トランジスタを有し、
前記第１の半導体層は、チャネル形成領域、ソース領域、ドレイン領域および前記ゲート絶縁膜を介して前記第１のゲート電極と重なるよう形成された低濃度不純物領域を有し、
前記第２の半導体層および前記第３の半導体層は、それぞれチャネル形成領域、ソース領域、ドレイン領域および低濃度不純物領域を有し、
前記第１のゲート電極は、テーパー部を有することを特徴とする半導体装置。
【請求項４】
同一基板上に画素部と駆動回路と有し、
前記駆動回路部は、第１の半導体層、ゲート絶縁膜および第１のゲート電極で形成されるｎチャネル型薄膜トランジスタと、第２の半導体層、前記ゲート絶縁膜および第２のゲート電極で形成されるｐチャネル型薄膜トランジスタと、を有し、
前記画素部は、第３の半導体層、前記ゲート絶縁膜および第３のゲート電極で形成される薄膜トランジスタを有し、
前記第１のゲート電極はテーパー部を有し、
前記第１の半導体層は、前記ゲート絶縁膜を介して一部が前記第１のゲート電極と重なるように形成された低濃度不純物領域を有し、
前記第２の半導体層および前記第３の半導体層は、それぞれ前記ゲート絶縁膜を介して前記第２のゲート電極および前記第３のゲート電極と重ならないように形成された低濃度不純物領域を有することを特徴とする半導体装置。
【請求項５】
同一基板上に画素部と駆動回路とを有し、
前記駆動回路は、第１の半導体層、ゲート絶縁膜および第１のゲート電極で形成されるｎチャネル型薄膜トランジスタと、第２の半導体層、前記ゲート絶縁膜および第２のゲート電極で形成されるｐチャネル型薄膜トランジスタと、を有し、
前記画素部は、第３の半導体層、前記ゲート絶縁膜および第３のゲート電極で形成される薄膜トランジスタを有し、
前記第１のゲート電極、第２のゲート電極および第３のゲート電極は第１の導電膜と第２の導電膜との積層からなり、
前記第１のゲート電極は、前記第１の導電膜よりも前記第２の導電膜のチャネル長方向の長さが長くなるように形成され、且つテーパー部を有し、
前記第１の半導体層は、前記ゲート絶縁膜を介して一部が前記第１の導電膜と重なるように形成された低濃度不純物領域を有し、
前記第２のゲート電極および前記第３のゲート電極は、それぞれ前記第１の導電膜と前記第２の導電膜のチャネル長方向の長さが同じになるように形成され、
前記第２の半導体層および前記第３の半導体層は、それぞれ前記ゲート絶縁膜を介して前記第１の導電膜と重ならないように形成された低濃度不純物領域を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記駆動回路の有するｎチャネル型薄膜トランジスタの第１のゲート電極、ｐチャネル型薄膜トランジスタの第２のゲート電極および前記画素部の有するＴＦＴの第３のゲート電極は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、ＡｌまたはＣｕから選ばれた元素、前記元素を主成分とする合金材料もしくは化合物材料からなることを特徴とする半導体装置。  
【請求項７】
同一基板上に画素部と駆動回路とを有し、
前記駆動回路部は、第１の半導体層、ゲート絶縁膜および第１のゲート電極で形成されるｎチャネル型薄膜トランジスタと、第２の半導体層、前記ゲート絶縁膜および第２のゲート電極で形成される第１のｐチャネル型薄膜トランジスタと、第３の半導体層、前記ゲート絶縁膜、第３のゲート電極で形成される第２のｐチャネル型薄膜トランジスタと、を有し、
前記第１のゲート電極および前記第３のゲート電極は第１の導電膜と第２の導電膜との積層からなり、
前記第１のゲート電極はテーパー部を有し、
前記第１の半導体層および前記第３の半導体層は、チャネル形成領域、ソース領域、ドレイン領域および前記ゲート絶縁膜を介して前記第１の導電膜と重なるように形成された低濃度不純物領域を有し、
前記第２の半導体層は、前記第２のゲート電極とチャネル長方向の長さが同じであるチャネル形成領域、ソース領域、ドレイン領域および低濃度不純物領域を有することを特徴とする半導体装置。
【請求項８】
同一基板上に画素部と駆動回路とを有し、
前記駆動回路部は、第１の半導体層、ゲート絶縁膜および第１のゲート電極で形成されるｎチャネル型薄膜トランジスタと、第２の半導体層、前記ゲート絶縁膜および第２のゲート電極で形成される第１のｐチャネル型薄膜トランジスタと、第３の半導体層、前記ゲート絶縁膜および第３のゲート電極とで形成される第２のｐチャネル型薄膜トランジスタと、を有し、
前記第１のゲート電極および第３のゲート電極は第１の導電膜と第２の導電膜との積層からなり、
前記第１のゲート電極はテーパー部を有し、
前記第１の半導体層および前記第３の半導体層は、それぞれチャネル形成領域、ソース領域、ドレイン領域および前記ゲート絶縁膜を介して前記第１の導電膜と重なるように形成された低濃度不純物領域を有し、
前記第２の半導体層は、チャネル形成領域、ソース領域、ドレイン領域、低濃度不純物領域およびオフセット領域を有することを特徴とする半導体装置。
【請求項９】
同一基板上に画素部と駆動回路とを有し、
前記駆動回路は、第１の半導体層、ゲート絶縁膜および第１のゲート電極で形成されるｎチャネル型薄膜トランジスタと、第２の半導体層、前記ゲート絶縁膜および第２のゲート電極で形成される第１のｐチャネル型薄膜トランジスタと、第３の半導体層、前記ゲート絶縁膜および第３のゲート電極で形成される第２のｐチャネル型薄膜トランジスタと、を有し、
前記第１のゲート電極は第１の導電膜と第２の導電膜との積層からなり、且つテーパー部を有し、
前記第１の半導体層は、チャネル形成領域、ソース領域、ドレイン領域および前記ゲート絶縁膜を介して一部が前記第１の導電膜と重なるように形成された低濃度不純物領域を有し、
前記第２の半導体層および前記第３の半導体層は、それぞれチャネル形成領域、ソース領域、ドレイン領域および低濃度不純物領域を有することを特徴とする半導体装置。
【請求項１０】
請求項７乃至請求項９のいずれか一において、
前記駆動回路の有するｎチャネル型薄膜トランジスタの第１のゲート電極、前記第１のｐチャネル型薄膜トランジスタの第２のゲート電極および前記第２のｐチャネル型薄膜トランジスタの第３のゲート電極は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、ＡｌまたはＣｕから選ばれた元素、前記元素を主成分とする合金材料もしくは化合物材料からなることを特徴とする半導体装置。  
【請求項１１】
同一基板上に画素部と駆動回路とを有し、
前記駆動回路は、第１の半導体層、ゲート絶縁膜および第１のゲート電極で形成されるｎチャネル型薄膜トランジスタと、第２の半導体層、前記ゲート絶縁膜および第２のゲート電極で形成される第１のｐチャネル型薄膜トランジスタと、第３の半導体層、前記ゲート絶縁膜および第３のゲート電極で形成される第２のｐチャネル型薄膜トランジスタと、を有し、
前記画素部は、第４の半導体層、前記ゲート絶縁膜および第４のゲート電極で形成される薄膜トランジスタを有し、
前記第１の半導体層、前記第２の半導体層、前記第３の半導体層および前記第４の半導体層は、それぞれチャネル形成領域、ソース領域およびドレイン領域を有し、
前記第１のゲート電極は、テーパー部を有することを特徴とする半導体装置。
【請求項１２】
同一基板上に画素部と駆動回路とを有し、
前記駆動回路は、第１の半導体層、ゲート絶縁膜および第１のゲート電極で形成されるｎチャネル型薄膜トランジスタと、第２の半導体層、前記ゲート絶縁膜および第２のゲート電極で形成される第１のｐチャネル型薄膜トランジスタと、第３の半導体層、前記ゲート絶縁膜および第３のゲート電極で形成される第２のｐチャネル型薄膜トランジスタと、を有し、
前記画素部は、第４の半導体層、前記ゲート絶縁膜および第４のゲート電極で形成される薄膜トランジスタを有し、
前記第１の半導体層、前記第２の半導体層、前記第３の半導体層および前記第４の半導体層は、それぞれチャネル形成領域、ソース領域、ドレイン領域および低濃度不純物領域を有し、
前記第１のゲート電極は、テーパー部を有することを特徴とする半導体装置。
【請求項１３】
同一基板上に画素部と駆動回路とを有し、
前記駆動回路は、第１の半導体層、ゲート絶縁膜および第１のゲート電極で形成されるｎチャネル型薄膜トランジスタと、第２の半導体層、前記ゲート絶縁膜および第２のゲート電極で形成される第１のｐチャネル型薄膜トランジスタと、第３の半導体層、前記ゲート絶縁膜および第３のゲート電極で形成される第２のｐチャネル型薄膜トランジスタと、を有し、
前記画素部は、第４の半導体層、前記ゲート絶縁膜および第４のゲート電極で形成される薄膜トランジスタを有し、
前記第１の半導体層は、チャネル形成領域、ソース領域、ドレイン領域および前記ゲート絶縁膜を介して前記第１のゲート電極と重なるよう形成された低濃度不純物領域を有し、
前記第２の半導体層、前記第３の半導体層および前記第４の半導体層は、それぞれチャネル形成領域、ソース領域、ドレイン領域および低濃度不純物領域を有し、
前記第１のゲート電極は、テーパー部を有することを特徴とする半導体装置。
【請求項１４】
同一基板上に画素部と駆動回路とを有し、
前記駆動回路は、第１の半導体層、ゲート絶縁膜および第１のゲート電極で形成されるｎチャネル型薄膜トランジスタと、第２の半導体層、前記ゲート絶縁膜および第２のゲート電極で形成される第１のｐチャネル型薄膜トランジスタと、第３の半導体層、前記ゲート絶縁膜および第３のゲート電極で形成される第２のｐチャネル型薄膜トランジスタと、を有し、
前記画素部は、第４の半導体層、前記ゲート絶縁膜および第４のゲート電極で形成される薄膜トランジスタと、保持容量と、を有し、
前記第１のゲート電極および第３のゲート電極は第１の導電膜と第２の導電膜との積層からなり、
前記第１のゲート電極はテーパー部を有し、
前記第１の半導体層および前記第３の半導体層は、それぞれチャネル形成領域、ソース領域、ドレイン領域および前記ゲート絶縁膜を介して前記第１の導電膜と重なるように形成された低濃度不純物領域を有し、
前記第２の半導体層および前記第４の半導体層は、それぞれチャネル形成領域、ソース領域、ドレイン領域、低濃度不純物領域およびオフセット領域を有することを特徴とする半導体装置。
【請求項１５】
請求項５乃至１４のいずれか一において、
前記第１の導電膜及び前記第２の導電膜は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、ＣｕまたはＰをドーピングした多結晶シリコン膜から選ばれた元素、前記元素を主成分とする合金材料もしくは化合物材料からなることを特徴とする半導体装置。
【請求項１６】
請求項１１乃至請求項１５のいずれか一において、
前記駆動回路の有するｎチャネル型薄膜トランジスタの第１のゲート電極、前記第１のｐチャネル型薄膜トランジスタの第２のゲート電極、前記第２のｐチャネル型薄膜トランジスタの第３のゲート電極および前記画素部の有する薄膜トランジスタの第４のゲート電極は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、ＡｌまたはＣｕから選ばれた元素、前記元素を主成分とする合金材料もしくは化合物材料からなることを特徴とする半導体装置。
【請求項１７】
請求項１乃至１６のいずれか一において、
前記画素部は複数の凸部を有し、
前記画素部に形成された薄膜トランジスタと電気的に接続されている画素電極は、凹凸であり、
前記画素電極の凹凸の曲率半径は、０．１〜０．４μｍであり、前記画素電極の凹凸の高さは、０．３〜３μｍであることを特徴とする半導体装置。
【請求項１８】
請求項１乃至１７のいずれか一において、
前記画素部に形成された薄膜トランジスタおよび前記凸部を覆う層間絶縁膜は、粘度が１０〜１０００ｃｐの有機樹脂からなることを特徴とする半導体装置。
【請求項１９】
請求項１乃至１８のいずれか一に記載の半導体装置を表示部に有するパーソナルコンピュータ、ビデオカメラ、モバイルコンピュータ、ゴーグル型ディスプレイ、記録媒体、プロジェクター、携帯電話または電子書籍。
【請求項２０】
絶縁表面上に半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜と第２の導電膜とを順次積層して導電層を形成し、
前記導電層上にレジストマスクを形成し、
前記レジストマスクを用いて前記導電層をエッチングして、第１の形状の第１の導電膜と第１の形状の第２の導電膜との積層からなる第１の形状の導電層を形成し、
前記レジストマスク及び前記第１の形状の導電層をマスクとして前記半導体層にｎ型不純物元素を添加して第１の濃度の不純物領域を形成し、
前記レジストマスクを用いて前記第１の形状の導電層をエッチングして、端部にテーパー部を有する第２の形状の第１の導電膜と第２の形状の第２の導電膜との積層からなる第２の形状の導電層を形成し、
前記レジストマスクおよび前記第２の形状の導電層をマスクとして前記半導体層にｎ型不純物元素を添加して、前記ゲート絶縁膜を介して前記第２の形状の第１の導電膜のテーパー部と重なる第２の濃度の不純物領域と、前記第１の濃度の不純物領域と前記第２の不純物領域の間に第３の不純物領域を形成し、
前記レジストマスクを除去し、
前記第２の形状の第２の導電膜をマスクとして前記第２の形状の第１の導電膜をエッチングして第３の形状の第１の導電膜と第３の形状の第２の導電膜との積層からなる第３の形状の導電層を形成し、
前記第３の形状の導電層をマスクとして前記ゲート絶縁膜をエッチングすることを特徴とする半導体装置の作製方法。
【請求項２１】
ｎチャネル型薄膜トランジスタ及びｐチャネル型薄膜トランジスタが形成された駆動回路部を形成する半導体装置の作製方法であって、
絶縁表面上に半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜と第２の導電膜とを順次積層して導電層を形成し、
前記導電層上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記導電層をエッチングして、第１の形状の第１の導電膜と第１の形状の第２の導電膜との積層からなる第１の形状の導電層を形成し、
前記第１のレジストマスクおよび前記第１の形状の導電層をマスクとして、前記半導体層にｎ型不純物元素を添加して第１の濃度の不純物領域を形成し、
前記第１のレジストマスクを用いて前記第１の形状の導電層をエッチングして、端部にテーパー部を有する第２の形状の第１の導電膜と第２の形状の第２の導電膜との積層からなる第２の形状の導電層を形成し、
前記第１のレジストマスク及び前記第２の形状の導電層をマスクとして前記半導体層にｎ型不純物元素を添加して、前記第２の形状の第１の導電膜のテーパー部と重なる第２の濃度の不純物領域と、前記第１の濃度の不純物領域と前記第２の不純物領域の間に第３の不純物領域を形成し、
前記第１のレジストマスクを除去し、
前記駆動回路部のｎチャネル型薄膜トランジスタを形成する領域に第２のレジストマスクを形成し、
前記第２のレジストマスクが形成されていない領域の前記第２の形状の第２の導電膜をマスクとして前記第２の形状の第１の導電膜をエッチングして第３の形状の第１の導電膜と第３の形状の第２の導電膜との積層からなる第３の形状の導電層を形成し、
前記第２のレジストマスクを除去し、
前記第３の形状の導電層をマスクとしてゲート絶縁膜をエッチングすることを特徴とする半導体装置の作製方法。
【請求項２２】
請求項１９または請求項２０において、前記第２の形状の導電層のチャネル長方向の長さは、前記第１の形状の導電層のチャネル長方向の長さより短くなるよう形成されることを特徴とする半導体装置の作製方法。
【請求項２３】
請求項１９乃至請求項２１のいずれか一において、前記第３の形状の導電層のチャネル長方向の長さは、前記第２の形状の導電層のチャネル長方向の長さより短くなるよう形成されることを特徴とする半導体装置の作製方法。
【請求項２４】
同一基板上に薄膜トランジスタが形成された画素部と、ｎチャネル型薄膜トランジスタ、第１のｐチャネル型薄膜トランジスタ及び第２のｐチャネル型薄膜トランジスタが形成された駆動回路部と、を形成する半導体装置の作製方法であって、
絶縁表面上に非晶質半導体膜を形成し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜と第２の導電膜とを順次積層して導電層を形成し、
前記導電層上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記導電層をエッチングして第１の形状の第１の導電膜と第１の形状の第２の導電膜との積層からなる第１の形状の導電層を形成し、
前記第１のレジストマスク及び前記第１の形状の導電層をマスクとして、前記結晶質半導体膜にｎ型不純物元素を添加して第１の濃度の不純物領域を形成し、
前記第１のレジストマスクを用いて前記第１の形状の導電層をエッチングして端部にテーパー部を有する第２の形状の第１の導電膜と第２の形状の第２の導電膜との積層からなる第２の形状の導電層を形成し、
前記第１のレジストマスク及び前記第２の形状の第２の導電膜をマスクとして前記結晶質半導体膜にｎ型不純物元素を添加して、前記第２の形状の第１の導電膜のテーパー部と重なる第２の濃度の不純物領域を形成し、
前記第１のレジストマスクを除去し、
前記駆動回路のｎチャネル型薄膜トランジスタおよび前記画素部の薄膜トランジスタを形成する領域に第２のレジストマスクを形成し、
前記第２のレジストマスクが形成されていない領域の前記第２の形状の導電層をマスクとして前記結晶質半導体膜にｐ型不純物元素を添加し、前記第２の形状の導電層と重ならない第３の不純物領域と、前記第２の形状の第１の導電膜のテーパー部と重なる第４の濃度の不純物領域を形成し、
前記第２のレジストマスクを除去し、
前記駆動回路のｎチャネル型薄膜トランジスタおよび第２のｐチャネル型薄膜トランジスタを形成する領域に第３のレジストマスクを形成し、
前記第３のレジストマスクが形成されていない領域の前記第２の形状の導電層をエッチングし、第３の形状の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項２５】
同一基板上に薄膜トランジスタが形成された画素部と、ｎチャ ネル型薄膜トランジスタ、第１のｐチャネル型薄膜トランジスタおよび第２のｐ チャネル型薄膜トランジスタが形成された駆動回路部と、を形成する半導体装置 の作製方法であって、
絶縁表面上に非晶質半導体膜を形成し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜と第２の導電膜とを順次積層して導電層を形成し、
前記導電層上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記導電層をエッチングして第１の形状の第１の導電膜と第１の形状の第２の導電膜との積層からなる第１の形状の導電層を形成し、
前記第１のレジストマスク及び前記第１の形状の導電層をマスクとして、前記結晶質半導体膜にｎ型不純物元素を添加して第１の濃度の不純物領域を形成し、
前記第１のレジストマスクを用いて前記第１の形状の導電層をエッチングして、端部にテーパー部を有する第２の形状の第１の導電膜と第２の形状の第２の導電膜との積層からなる第２の形状の導電層を形成し、
前記第１のレジストマスク及び前記第２の形状の導電膜をマスクとして前記結晶質半導体膜にｎ型不純物元素を添加して、前記第２の形状の第１の導電膜のテーパー部と重なる第２の濃度の不純物領域を形成し、
前記第１のレジストマスクを除去し、
前記駆動回路のｎチャネル型薄膜トランジスタおよび前記画素部の薄膜トランジスタを形成する領域に第２のレジストマスクを形成し、
前記第２のレジストマスクが形成されていない領域の前記第２の形状の導電層をマスクとして前記結晶質半導体膜にｐ型不純物元素を添加し、前記第２の形状の導電層と重ならない第３の不純物領域と、前記第２の形状の第１の導電膜のテーパー部と重なる第４の濃度の不純物領域を形成し、
前記第２のレジストマスクを除去し、
前記駆動回路のｎチャネル型薄膜トランジスタおよび第２のｐチャネル型薄膜トランジスタを形成する領域に第３のレジストマスクを形成し、
前記第３のレジストマスクが形成されていない領域の前記第２の形状の導電層をエッチングし、第３の形状の導電層を形成することにより、前記画素部の薄膜トランジスタの結晶質半導体膜および前記駆動回路の第１のｐチャネル型薄膜トランジスタの結晶質半導体膜にオフセット領域を形成することを特徴とする半導体装置の作製方法。
【請求項２６】
同一基板上に薄膜トランジスタが形成された画素部と、ｎチャネル型薄膜トランジスタ、第１のｐチャネル型薄膜トランジスタ及び第２のｐチャネル型薄膜トランジスタが形成された駆動回路部と、を形成する半導体装置の作製方法であって、
絶縁表面上に非晶質半導体膜を形成し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜と第２の導電膜とを順次積層して導電層を形成し、
前記導電層上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて導電層をエッチングして第１の形状の第１の導電膜と第１の形状の第２の導電膜との積層からなる第１の形状の導電層を形成し、
前記第１のレジストマスク及び前記第１の形状の導電層をマスクとして、前記結晶質半導体膜にｎ型不純物元素を添加して第１の濃度の不純物領域を形成し、
前記第１のレジストマスクを用いて前記第１の形状の導電層をエッチングして、端部にテーパー部を有する第２の形状の第１の導電膜と第２の形状の第２の導電膜との積層からなる第２の形状の導電層を形成し、
前記第１のレジストマスクを除去し、
前記駆動回路のｎチャネル型薄膜トランジスタおよび前記画素部の薄膜トランジスタを形成する領域に第２のレジストマスクを形成し、
前記第２のレジストマスクが形成されていない領域の前記第２の形状の導電層をマスクとして前記結晶質半導体膜にｐ型不純物元素を添加して、前記第２の形状の導電層と重ならない第２の不純物領域と、前記第２の形状の第１の導電膜のテーパー部と重なる第３の濃度の不純物領域を形成し、
前記第２のレジストマスクを除去し、
前記駆動回路のｎチャネル型薄膜トランジスタおよび第２のｐチャネル型薄膜トランジスタを形成する領域に第３のレジストマスクを形成し、
前記第３のレジストマスクが形成されていない領域の前記第２の形状の導電層をエッチングして第３の形状の導電層を形成し、
前記第３のレジストマスクを除去し、
前記第３の形状の導電層をマスクとして前記結晶質半導体膜にｎ型不純物元素を添加して第４の濃度の不純物領域を形成することを特徴とする半導体装置の作製方法。
【請求項２７】
同一基板上に薄膜トランジスタが形成された画素部と、ｎチャネル型薄膜トランジスタ、第１のｐチャネル型薄膜トランジスタ及び第２のｐチャネル型薄膜トランジスタが形成された駆動回路部と、を形成する半導体装置の作製方法であって、
絶縁表面上に非晶質半導体膜を形成し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜と第２の導電膜とを順次積層して導電層を形成し、
前記導電層上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記導電層をエッチングして、第１の形状の第１の導電膜と第１の形状の第２の導電膜との積層からなる第１の形状の導電層を形成し、
前記第１のレジストマスク及び前記第１の形状の導電層をマスクとして前記結晶質半導体膜にｎ型不純物元素を添加して第１の濃度の不純物領域を形成し、
前記第１のレジストマスクを用いて前記第１の形状の導電層をエッチングし、端部にテーパー部を有する第２の形状の第１の導電膜と第２の形状の第２の導電膜との積層からなる第２の形状の導電層を形成し、
前記第１のレジストマスク及び前記第２の形状の導電膜をマスクとして前記結晶質半導体膜にｎ型不純物元素を添加して、前記第２の形状の第１の導電膜のテーパー部と重なる第２の濃度の不純物領域を形成し、
前記第１のレジストマスクを除去し、
前記駆動回路のｎチャネル型薄膜トランジスタを形成する領域に第２のレジストマスクを形成し、
前記第２のレジストマスクが形成されていない領域の前記第２の形状の導電層をエッチングし、第３の形状の導電層を形成し、
前記第２のレジストマスクを除去し、
前記第２の形状の導電層および前記第３の形状の導電層をマスクとして、薄膜トランジスタ毎に前記ゲート絶縁膜を切断するようにエッチングし、
前記駆動回路のｎチャネル型薄膜トランジスタおよび前記画素部の薄膜トランジスタを形成する領域に第３のレジストマスクを形成し、
前記第３のレジストマスクが形成されていない領域の前記第３の形状の導電層をマスクとして前記結晶質半導体膜にｐ型不純物元素を添加して、第３の不純物領域と、前記第２の濃度の不純物の領域に第４の濃度の不純物領域を形成することを特徴とする半導体装置の作製方法。
【請求項２８】
同一基板上に薄膜トランジスタが形成された画素部と、ｎチャネル型薄膜トランジスタ、第１のｐチャネル型薄膜トランジスタおよび第２のｐチャネル型薄膜トランジスタが形成された駆動回路部と、を形成する半導体装置の作製方法であって、
絶縁表面上に非晶質半導体膜を形成し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜と第２の導電膜とを順次積層して導電層を形成し、
前記導電層上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記導電層をエッチングして、第１の形状の第１の導電膜と第１の形状の第２の導電膜との積層からなる第１の形状の導電層を形成し、
前記第１のレジストマスク及び前記第１の形状の導電層をマスクとして、前記結晶質半導体膜にｎ型不純物元素を添加して第１の濃度の不純物領域を形成し、
前記第１のレジストマスクを用いて前記第１の形状の導電層をエッチングして、端部にテーパー部を有する第２の形状の第１の導電膜と第２の形状の第２の導電膜との積層からなる第２の形状の導電層を形成し、
前記第１のレジストマスク及び前記第２の形状の導電膜をマスクとして前記結晶質半導体膜にｎ型不純物元素を添加して、前記第２の形状の第１の導電膜のテーパー部と重なる第２の濃度の不純物領域を形成し、
前記第１のレジストマスクを除去し、
前記駆動回路のｎチャネル型薄膜トランジスタを形成する領域に第２のレジストマスクを形成し、
前記第２のレジストマスクが形成されていない領域の前記第２の形状の導電層をエッチングし、第３の形状の導電層を形成し、
前記第２のレジストマスクを除去し、
前記駆動回路のｎチャネル型薄膜トランジスタおよび前記画素部の薄膜トランジスタを形成する領域に第３のレジストマスクを形成し、
前記第３のレジストマスクが形成されていない領域の前記第３の形状の導電層をマスクとして前記結晶質半導体膜にｐ型不純物元素を添加して、第３の不純物領域と、前記第２の濃度の不純物の領域に第４の濃度の不純物領域を形成することを特徴とする半導体装置の作製方法。
【請求項２９】
同一基板上に薄膜トランジスタが形成された画素部と、ｎチャネル型薄膜トランジスタ、第１のｐチャネル型薄膜トランジスタ及び第２のｐチャネル型薄膜トランジスタが形成された駆動回路部と、を形成する半導体装置の作製方法であって、
絶縁表面上に非晶質半導体膜を形成し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜と第２の導電膜とを順次積層して導電層を形成し、
前記導電層上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて導電層をエッチングして、第１の形状の第１の導電膜と第１の形状の第２の導電膜との積層からなる第１の形状の導電層を形成し、
前記第１のレジストマスク及び前記第１の形状の導電層をマスクとして前記結晶質半導体膜にｎ型不純物元素を添加して第１の濃度の不純物領域を形成し、
前記第１のレジストマスクを用いて前記第１の形状の導電層を２段階でエッチングして、端部にテーパー部を有する第２の形状の第１の導電膜と端部にテーパー部を有する第２の形状の第２の導電膜との積層からなる第２の形状の導電層を形成し、
前記第１のレジストマスク及び前記第２の形状の導電層をマスクとして前記結晶質半導体膜にｎ型不純物元素を添加して、前記第２の形状の第１の導電膜のテーパー部と重なる領域と重ならない領域を有する第２の濃度の不純物領域を形成し、
前記第１のレジストマスクを除去し、
前記駆動回路のｎチャネル型薄膜トランジスタを形成する領域に第２のレジストマスクを形成し、
前記第２のレジストマスクが形成されていない領域の前記第２の形状の導電層をエッチングし、第３の形状の導電層を形成し、
前記第２のレジストマスクを除去し、
前記駆動回路のｎチャネル型薄膜トランジスタおよび前記画素部の薄膜トランジスタを形成する領域に第３のレジストマスクを形成し、
前記第３のレジストマスクが形成されていない領域の前記第３の形状の導電層をマスクとして前記結晶質半導体膜にｐ型不純物元素を添加して、第３の不純物領域と、前記第２の濃度の不純物の領域に第４の濃度の不純物領域を形成することを特徴とする半導体装置の作製方法。
【請求項３０】
同一基板上に薄膜トランジスタが形成された画素部と、ｎチャネル型薄膜トランジスタ、第１のｐチャネル型薄膜トランジスタ及び第２のｐチャネル型薄膜トランジスタが形成された駆動回路部と、を形成する半導体装置の作製方法であって、
絶縁表面上に非晶質半導体膜を形成し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜と第２の導電膜とを順次積層して導電層を形成し、
前記導電層上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて導電層をエッチングして、第１の形状の第１の導電膜と第１の形状の第２の導電膜との積層からなる第１の形状の導電層を形成し、
前記第１のレジストマスク及び前記第１の形状の導電層をマスクとして前記結晶質半導体膜にｎ型不純物元素を添加して第１の濃度の不純物領域を形成し、
前記第１のレジストマスクを用いて前記第１の形状の導電層をエッチングして、端部にテーパー部を有する第２の形状の第１の導電膜と第２の形状の第２の導電膜との積層からなる第２の形状の導電層を形成し、
前記第１のレジストマスク及び前記第２の形状の導電層をマスクとして前記結晶質半導体膜にｎ型不純物元素を添加して、前記第２の形状の第１の導電膜のテーパー部と重なる第２の濃度の不純物領域を形成し、
前記第１のレジストマスクを除去し、
前記駆動回路のｎチャネル型薄膜トランジスタおよび前記第２のｐチャネル型薄膜トランジスタを形成する領域に第２のレジストマスクを形成し、
前記第２のレジストマスクが形成されていない領域の前記第２の形状の導電層をエッチングし、第３の形状の導電層を形成し、
前記第２のレジストマスクを除去し、
前記駆動回路のｎチャネル型薄膜トランジスタおよび前記画素部の薄膜トランジスタを形成する領域に第３のレジストマスクを形成し、
前記第３のレジストマスクが形成されていない領域の前記第３の形状の導電層をマスクとして前記結晶質半導体膜にｐ型不純物元素を添加して、第３の不純物領域と、前記第２の濃度の不純物の領域に第４の濃度の不純物領域を形成することを特徴とする半導体装置の作製方法。
【請求項３１】
請求項２４乃至請求項３０のいずれか一において、
前記非晶質半導体膜の結晶化は、レーザー結晶化法、熱結晶化法または結晶化を助長する触媒を用いた結晶化法を用いることを特徴とする半導体装置の作製方法。
【請求項３２】
請求項２４乃至請求項３１のいずれか一項において、
前記非晶質半導体膜の結晶化を助長する触媒を用いた結晶化法において、結晶化を助長する触媒元素として、ニッケル（Ｎｉ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）または金（Ａｕ）から選ばれた元素を用いることを特徴とする半導体装置の作製方法。
【請求項３３】
請求項２４乃至請求項３２のいずれか一項において、
前記非晶質半導体膜を結晶化を助長する触媒を用いた結晶化法において、前記触媒を添加し加熱した後、レーザ光を照射することを特徴とする半導体装置の作製方法。