【手続補正書】
【提出日】平成16年11月10日(2004.11.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】センスアンプおよびセンスアンプが組み込まれた電子機器
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１及び第２のＮＭＯＳトランジスタと、第１及び第２のＰＭＯＳトランジスタと、スイッチと、第１及び第２の入力端子と、出力端子を有し、
前記第１のＮＭＯＳトランジスタは、ゲートが前記第１の入力端子に接続され、ソースが前記第２のＮＭＯＳトランジスタのソースに接続され、ドレインが前記第１のＰＭＯＳトランジスタのドレインに接続され、
前記第２のＮＭＯＳトランジスタは、ゲートが前記第２の入力端子に接続され、ドレインが前記第２のＰＭＯＳトランジスタのドレイン及び前記出力端子に接続され、
前記第１及び第２のＰＭＯＳトランジスタのソースは、それぞれ第１の電位に固定され、
前記第１及び第２のＮＭＯＳトランジスタのソースは、それぞれ前記スイッチを介して第２の電位に固定され、
前記第１のＰＭＯＳトランジスタのゲートとソース間の電圧を、当該第１のＰＭＯＳトランジスタのしきい値に相当する電圧にする第１の手段と、
前記第２のＰＭＯＳトランジスタのゲートとソース間の電圧を、当該第２のＰＭＯＳトランジスタのしきい値に相当する電圧にする第２の手段を有することを特徴とするセンスアンプ。
【請求項２】
第１乃至第３のＮＭＯＳトランジスタと、第１及び第２のＰＭＯＳトランジスタと、第１及び第２の入力端子と、出力端子を有し、
前記第１のＮＭＯＳトランジスタは、ゲートが前記第１の入力端子に接続され、ソースが前記第２のＮＭＯＳトランジスタのソースに接続され、ドレインが前記第１のＰＭＯＳトランジスタのドレインに接続され、
前記第２のＮＭＯＳトランジスタは、ゲートが前記第２の入力端子に接続され、ドレインが前記第２のＰＭＯＳトランジスタのドレイン、及び出力端子に接続され、
前記第１及び第２のＰＭＯＳトランジスタのソースは、それぞれ第１の電位に固定され、
前記第１及び第２のＮＭＯＳトランジスタのソースは、それぞれ前記第３のＮＭＯＳトランジスタを介して第２の電位に固定され、
前記第１のＰＭＯＳトランジスタのゲートとソース間の電圧を、当該第１のＰＭＯＳトランジスタのしきい値に相当する電圧にする第１の手段と、
前記第２のＰＭＯＳトランジスタのゲートとソース間の電圧を、当該第２のＰＭＯＳトランジスタのしきい値に相当する電圧にする第２の手段を有することを特徴とするセンスアンプ。  
【請求項３】
請求項２において、前記第３のＮＭＯＳトランジスタは、ゲートがバイアス電源に接続されていることを特徴とするセンスアンプ。
【請求項４】
請求項１乃至３のいずれか一において、前記第１の手段として、前記第１のＰＭＯＳトランジスタのゲートとドレイン間の導通・非導通を制御するスイッチング手段と、前記第１のＰＭＯＳトランジスタのゲートに接続されている容量素子が用いられていることを特徴とするセンスアンプ。
【請求項５】
請求項１乃至４のいずれか一において、前記第２の手段として、前記第２のＰＭＯＳトランジスタのゲートとドレイン間の導通・非導通を制御するスイッチング手段と、前記第２のＰＭＯＳトランジスタのゲートに接続されている容量素子が用いられていることを特徴とするセンスアンプ。
【請求項６】
第１及び第２のＮＭＯＳトランジスタと、第１及び第２のＰＭＯＳトランジスタと、第１乃至第３のスイッチと、第１及び第２の容量素子と、第１及び第２の入力端子と、出力端子を有し、
前記第１のＮＭＯＳトランジスタは、ゲートが前記第１の入力端子に接続され、ソースが前記第３のスイッチの一方の端子及び前記第２のＮＭＯＳトランジスタのソースに接続され、ドレインが前記第１の容量素子の一方の端子、前記第２の容量素子の一方の端子、前記第１のスイッチの一方の端子、及び前記第１のＰＭＯＳトランジスタのドレインに接続され、
前記第２のＮＭＯＳトランジスタは、ゲートが前記第２の入力端子に接続され、ドレインが前記出力端子、前記第２のスイッチの一方の端子、及び前記第２のＰＭＯＳトランジスタのドレインに接続され、
前記第１のＰＭＯＳトランジスタは、ゲートが前記第１のスイッチの他方の端子及び前記第１の容量素子の他方の端子に接続され、
前記第２のＰＭＯＳトランジスタは、ゲートが前記第２のスイッチの他方の端子及び前記第２の容量素子の他方の端子に接続され、
前記第１及び第２のＰＭＯＳトランジスタのソースは、それぞれ第１の電位に固定され、
前記第３のスイッチの他方の端子は、第２の電位に固定されていることを特徴とするセンスアンプ。
【請求項７】
請求項６において、前記第１乃至第３のスイッチは、それぞれＮＭＯＳトランジスタが用いられていることを特徴とするセンスアンプ。
【請求項８】
第１乃至第３のＮＭＯＳトランジスタと、第１及び第２のＰＭＯＳトランジスタと、第１乃至第４のスイッチと、第１及び第２の容量素子と、第１及び第２の入力端子と、出力端子を有し、
前記第１のＮＭＯＳトランジスタは、ゲートが前記第１の入力端子に接続され、ソースが前記第２のＮＭＯＳトランジスタのソース及び前記第３のＮＭＯＳトランジスタのドレインに接続され、ドレインが前記第３のスイッチの一方の端子に接続され、
前記第２のＮＭＯＳトランジスタは、ゲートが前記第２の入力端子に接続され、ドレインが前記第４のスイッチの一方の端子に接続され、
前記第３のスイッチの他方の端子は、前記第１の容量素子の一方の端子、前記第２の容量素子の一方の端子、前記第１のスイッチの一方の端子、及び前記第１のＰＭＯＳトランジスタのドレインに接続され、
前記第４のスイッチの他方の端子は、前記出力端子、前記第２のスイッチの一方の端子、及び前記第２のＰＭＯＳトランジスタのドレインに接続され、
前記第１のＰＭＯＳトランジスタは、ゲートが前記第１のスイッチの他方の端子及び前記第１の容量素子の他方の端子に接続され、
前記第２のＰＭＯＳトランジスタは、ゲートが前記第２のスイッチの他方の端子及び前記第２の容量素子の他方の端子に接続され、
前記第１及び第２のＰＭＯＳトランジスタのソースは、それぞれ第１の電位に固定され、
前記第３のＮＭＯＳトランジスタは、ゲートがバイアス電源に接続され、ソースが第２の電位に固定されていることを特徴とするセンスアンプ。
【請求項９】
第１乃至第３のＮＭＯＳトランジスタと、第１及び第２のＰＭＯＳトランジスタと、第１乃至第６のスイッチと、第１及び第２の容量素子と、第１及び第２の入力端子と、出力端子を有し、
前記第１のＮＭＯＳトランジスタは、ゲートが前記第１の入力端子に接続され、ソースが前記第２のＮＭＯＳトランジスタのソース及び前記第３のＮＭＯＳトランジスタのドレインに接続され、ドレインが前記第３のスイッチの一方の端子に接続され、
前記第２のＮＭＯＳトランジスタは、ゲートが前記第２の入力端子に接続され、ドレインが前記第４のスイッチの一方の端子に接続され、
前記第３のスイッチの他方の端子は、前記第１の容量素子の一方の端子、前記第２の容量素子の一方の端子、前記第１のスイッチの一方の端子、前記第５のスイッチの一方の端子、及び前記第１のＰＭＯＳトランジスタのドレインに接続され、
前記第４のスイッチの他方の端子は、前記出力端子、前記第２のスイッチの一方の端子、前記第６のスイッチの一方の端子、及び前記第２のＰＭＯＳトランジスタのドレインに接続され、
前記第１のＰＭＯＳトランジスタは、ゲートが前記第１のスイッチの他方の端子及び前記第１の容量素子の他方の端子に接続され、
前記第２のＰＭＯＳトランジスタは、ゲートが前記第２のスイッチの他方の端子及び前記第２の容量素子の他方の端子に接続され、
前記第１及び第２のＰＭＯＳトランジスタのソースは、それぞれ第１の電位に固定され、
前記第３のＮＭＯＳトランジスタは、ゲートがバイアス電源に接続され、ソースが第２の電位に固定され、
前記第５のスイッチの他方の端子及び前記第６のスイッチの他方の端子は、それぞれ前記第２の電位に固定されていることを特徴とするセンスアンプ。
【請求項１０】
請求項１乃至９のいずれか一に記載のトランジスタは、薄膜トランジスタであることを特徴とするセンスアンプ。
【請求項１１】
請求項１乃至１０のいずれか一に記載のセンスアンプが、画素部が設けられた絶縁表面を有する基板上に設けられていることを特徴とする画像表示装置。
【請求項１２】
請求項１乃至１０のいずれか一に記載のセンスアンプが用いられたことを特徴とするＤＲＡＭ。
【請求項１３】
請求項１乃至１０のいずれか一に記載のセンスアンプが用いられたことを特徴とするＳＲＡＭ。
【請求項１４】
請求項１乃至１０のいずれか一に記載のセンスアンプが組み込まれたことを特徴とする半導体記憶装置。
【請求項１５】
請求項１乃至１０のいずれか一に記載のセンスアンプが組み込まれたことを特徴とする電子機器。
【請求項１６】
請求項１５において、前記電子機器は、電子手帳、モバイルコンピュータ、携帯電話、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ、フロント型プロジェクター、リア型プロジェクターのいずれか一であることを特徴とする電子機器。