【手続補正書】
【提出日】平成16年6月8日(2004.6.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】  明細書
【発明の名称】  半導体集積回路
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板と、
前記基板上のチャネル領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成された窒化珪素を含む第３の絶縁膜とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延びており、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接することを特徴とする半導体集積回路。
【請求項２】
絶縁表面を有する基板と、
前記基板上のチャネル領域及び一対の不純物領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成され、窒化珪素を含む第３の絶縁膜と、
前記一対の不純物領域のいずれか一方に接続された電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延び、且つ前記電極と接しておらず、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接することを特徴とする半導体集積回路。
【請求項３】
絶縁表面を有する基板と、
前記基板上のチャネル領域及び一対の不純物領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成され、窒化珪素を含む第３の絶縁膜と、
前記一対の不純物領域のいずれか一方に接続された電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延びており、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接しており、
前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と前記第３の絶縁膜とが接する領域において、前記第１の絶縁膜と前記第３の絶縁膜に形成されたコンタクトホールによって、前記電極は前記不純物領域と接続されることを特徴とする半導体集積回路。
【請求項４】
絶縁表面を有する基板と、
前記基板上の少なくともチャネル領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成された窒化珪素を含む第３の絶縁膜とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延びており、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接し、且つ前記ゲイト電極の上面及び側面と接することを特徴とする半導体集積回路。
【請求項５】
絶縁表面を有する基板と、
前記基板上のチャネル領域、一対の不純物領域及び前記チャネル領域と前記一対の不純物領域との間の低濃度不純物領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成された窒化珪素を含む第３の絶縁膜とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延び、且つ、前記低濃度不純物領域と重なっており、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接することを特徴とする半導体集積回路。
【請求項６】
絶縁表面を有する基板と、
前記基板上のチャネル領域及び一対の不純物領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成され、窒化珪素を含む第３の絶縁膜と、
前記一対の不純物領域のいずれか一方に接続された電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延び、且つ前記電極と接しておらず、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接し、且つ前記ゲイト電極の上面及び側面と接することを特徴とする半導体集積回路。
【請求項７】
絶縁表面を有する基板と、
前記基板上のチャネル領域及び一対の不純物領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成され、窒化珪素を含む第３の絶縁膜と、
前記一対の不純物領域のいずれか一方に接続された電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延びており、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接し、且つ前記ゲイト電極の上面及び側面と接し、
前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と前記第３の絶縁膜とが接する領域において、前記第１の絶縁膜と前記第３の絶縁膜に形成されたコンタクトホールによって、前記電極は前記不純物領域と接続されることを特徴とする半導体集積回路。
【請求項８】
絶縁表面を有する基板と、
前記基板上のチャネル領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成された窒化珪素を含む第３の絶縁膜と、
前記半導体層と電気的に接続された画素電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延びており、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接することを特徴とする半導体集積回路。
【請求項９】
絶縁表面を有する基板と、
前記基板上のチャネル領域及び一対の不純物領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成され、窒化珪素を含む第３の絶縁膜と、
前記一対の不純物領域のいずれか一方に接続された電極と、
前記電極と接続された画素電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延び、且つ前記電極と接しておらず、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接することを特徴とする半導体集積回路。
【請求項１０】
絶縁表面を有する基板と、
前記基板上のチャネル領域及び一対の不純物領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成され、窒化珪素を含む第３の絶縁膜と、
前記一対の不純物領域のいずれか一方に接続された電極と、
前記電極と接続された画素電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延びており、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接しており、
前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と前記第３の絶縁膜とが接する領域において、前記第１の絶縁膜と前記第３の絶縁膜に形成されたコンタクトホールによって、前記電極は前記不純物領域と接続されることを特徴とする半導体集積回路。
【請求項１１】
絶縁表面を有する基板と、
前記基板上の少なくともチャネル領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成された窒化珪素を含む第３の絶縁膜と、
前記半導体層と電気的に接続された画素電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延びており、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接し、且つ前記ゲイト電極の上面及び側面と接することを特徴とする半導体集積回路。
【請求項１２】
絶縁表面を有する基板と、
前記基板上のチャネル領域、一対の不純物領域及び前記チャネル領域と前記一対の不純物領域との間の低濃度不純物領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成された窒化珪素を含む第３の絶縁膜と、
前記半導体層と電気的に接続された画素電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延び、且つ、前記低濃度不純物領域と重なっており、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接することを特徴とする半導体集積回路。
【請求項１３】
絶縁表面を有する基板と、
前記基板上のチャネル領域及び一対の不純物領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成され、窒化珪素を含む第３の絶縁膜と、
前記一対の不純物領域のいずれか一方に接続された電極と、
前記電極と接続された画素電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延び、且つ前記電極と接しておらず、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接し、且つ前記ゲイト電極の上面及び側面と接することを特徴とする半導体集積回路。
【請求項１４】
絶縁表面を有する基板と、
前記基板上のチャネル領域及び一対の不純物領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成され、窒化珪素を含む第３の絶縁膜と、
前記一対の不純物領域のいずれか一方に接続された電極と、
前記電極と接続された画素電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延びており、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接し、且つ前記ゲイト電極の上面及び側面と接しており、
前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と前記第３の絶縁膜とが接する領域において、前記第１の絶縁膜と前記第３の絶縁膜に形成されたコンタクトホールによって、前記電極は前記不純物領域と接続されることを特徴とする半導体集積回路。
【請求項１５】
絶縁表面を有する基板と、
前記基板上のチャネル領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成された窒化珪素を含む第３の絶縁膜と、
前記第３の絶縁膜上に形成された有機樹脂を含む第４の絶縁膜と、
前記第４の絶縁膜上に形成され、前記半導体層と電気的に接続された画素電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延びており、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接することを特徴とする半導体集積回路。
【請求項１６】
絶縁表面を有する基板と、
前記基板上のチャネル領域及び一対の不純物領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成され、窒化珪素を含む第３の絶縁膜と、
前記第３の絶縁膜上に形成され、前記一対の不純物領域のいずれか一方に接続された電極と、
前記電極上に形成された有機樹脂を含む第４の絶縁膜と、
前記第４の絶縁膜上に形成され、前記電極と接続された画素電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延び、且つ前記電極と接しておらず、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接することを特徴とする半導体集積回路。
【請求項１７】
絶縁表面を有する基板と、
前記基板上のチャネル領域及び一対の不純物領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成され、窒化珪素を含む第３の絶縁膜と、
前記第３の絶縁膜上に形成され、前記一対の不純物領域のいずれか一方に接続された電極と、
前記電極上に形成された有機樹脂を含む第４の絶縁膜と、
前記第４の絶縁膜上に形成され、前記電極と接続された画素電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延びており、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接しており、
前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と前記第３の絶縁膜とが接する領域において、前記第１の絶縁膜と前記第３の絶縁膜に形成されたコンタクトホールによって、前記電極は前記不純物領域と接続されることを特徴とする半導体集積回路。
【請求項１８】
絶縁表面を有する基板と、
前記基板上の少なくともチャネル領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成された窒化珪素を含む第３の絶縁膜と、
前記第３の絶縁膜上に形成された有機樹脂を含む第４の絶縁膜と、
前記第４の絶縁膜上に形成され、前記半導体層と電気的に接続された画素電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延びており、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接し、且つ前記ゲイト電極の上面及び側面と接することを特徴とする半導体集積回路。
【請求項１９】
絶縁表面を有する基板と、
前記基板上のチャネル領域、一対の不純物領域及び前記チャネル領域と前記一対の不純物領域との間の低濃度不純物領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成された窒化珪素を含む第３の絶縁膜と、
前記第３の絶縁膜上に形成された有機樹脂を含む第４の絶縁膜と、
前記第４の絶縁膜上に形成され、前記半導体層と電気的に接続された画素電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延び、且つ、前記低濃度不純物領域と重なっており、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接することを特徴とする半導体集積回路。
【請求項２０】
絶縁表面を有する基板と、
前記基板上のチャネル領域及び一対の不純物領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成され、窒化珪素を含む第３の絶縁膜と、
前記第３の絶縁膜上に形成され、前記一対の不純物領域のいずれか一方に接続された電極と、
前記電極上に形成された有機樹脂を含む第４の絶縁膜と、
前記第４の絶縁膜上に形成され、前記電極と接続された画素電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延び、且つ前記電極と接しておらず、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接し、且つ前記ゲイト電極の上面及び側面と接することを特徴とする半導体集積回路。
【請求項２１】
絶縁表面を有する基板と、
前記基板上のチャネル領域及び一対の不純物領域を有する半導体層と、
前記半導体層上に形成された酸化珪素を含む第１の絶縁膜と、
前記第１の絶縁膜上に形成された窒化珪素を含む第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜とを挟んで前記チャネル領域上に形成されたゲイト電極と、
前記半導体層、前記第１の絶縁膜、前記第２の絶縁膜、及び前記ゲイト電極上に形成され、窒化珪素を含む第３の絶縁膜と、
前記第３の絶縁膜上に形成され、前記一対の不純物領域のいずれか一方に接続された電極と、
前記電極上に形成された有機樹脂を含む第４の絶縁膜と、
前記第４の絶縁膜上に形成された画素電極とを有し、
前記第２の絶縁膜は、前記ゲイト電極の端よりも延びており、
前記第１の絶縁膜は、前記第２の絶縁膜の端よりも延びており、
前記第３の絶縁膜は、前記第２の絶縁膜の前記ゲイト電極の端よりも延びている領域の上面及び前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と接し、且つ前記ゲイト電極の上面及び側面と接しており、
前記第１の絶縁膜の前記第２の絶縁膜の端よりも延びている領域の上面と前記第３の絶縁膜とが接する領域において、前記第１の絶縁膜と前記第３の絶縁膜に形成されたコンタクトホールによって、前記電極は前記不純物領域と接続されることを特徴とする半導体集積回路。
【請求項２２】
請求項８乃至請求項２１のいずれか一項において、
前記画素電極は、ＩＴＯよりなることを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、薄膜トランジスタ（ＴＦＴ）を複数個有する半導体集積回路、特にアクティブマトリクス回路と、これを駆動するための論理回路（周辺回路ともいう）とを同一基板上に有するモノリシック型アクティブマトリクス回路とその作製方法に関するものである。本発明によって作製される半導体集積回路は、ガラス等の絶縁基板上、単結晶シリコン等の半導体基板の上に形成された絶縁被膜上、いずれにも形成される。特に本発明は、液晶ディスプレー等のように、低速動作の大きなマトリクスと、それを駆動する高速動作の要求される論理回路を有する半導体集積回路において効果を発揮する。
【０００２】
【従来の技術】
最近、絶縁基板上に、薄膜状の半導体層（活性層ともいう）を有する絶縁ゲイト型の半導体装置の研究がなされている。特に、薄膜状の絶縁ゲイトトランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱心に研究されている。利用する半導体の材料・結晶状態によって、アモルファスシリコンＴＦＴや結晶性シリコンＴＦＴというように区別されている。
【０００３】
一般にアモルファス状態の半導体の電界移動度は小さく、したがって、高速動作が要求されるＴＦＴには利用できない。そこで、最近では、より高性能な回路を作製するため結晶性シリコンＴＦＴの研究・開発が進められている。
【０００４】
これらのＴＦＴでは個々の薄膜トランジスタの薄膜半導体領域は隔離され、従来の半導体チップ上の半導体集積回路のようにチャネル部分が接地されることはなかった。このためＴＦＴ特有の劣化・障害が発生することがあった。例えばホットキャリヤの注入現象についてみても、チャネルが浮遊電位状態であるため蓄積した電荷を除去することが著しく困難であった。
【０００５】
【発明が解決しようとする課題】
このようなキャリヤ注入による劣化等を防止するにはゲイト絶縁膜を厚くするか、印加電圧を下げることが採用される。しかしながら、ゲイト絶縁膜を厚くすると動作速度が低下する。また、印加電圧は装置の要請によって低下させることが困難でもあった。特に液晶ディスプレーに用いるモノリシック型アクティブマトリクス回路では、マトリクス回路の駆動電圧は液晶材料によって決定されるので、それを任意に変更することは困難である。
【０００６】
しかしながら、ゲイト絶縁膜を厚くすると論理回路の動作速度が低下してしまう。動作速度を維持するためには、駆動電圧を上げなければならず、消費電力が増大する。
図１１（Ａ）には、液晶ディスプレーに用いられるモノリシック型アクティブマトリクス回路のブロック図を示す。基板７上には周辺ドライバー回路として、列ドライバー１、行ドライバー２が設けられ、また、マトリクス領域３にはトランジスタとキャパシタからなる画素回路（ｐｉｘｅｌ）４が形成され、マトリクス領域と周辺回路とは、配線５、６によって接続される。
【０００７】
ドライバー回路に用いるＴＦＴのうち、シフトレジスタ等の論理回路を構成するＴＦＴには高速動作が、また、画素回路に用いるＴＦＴは高耐圧が要求される。ドライバー回路においても一部のスイッチング回路（バッファー回路等）トランジスタには、高速動作よりも高耐圧が要求される。
高速動作と高耐圧は上述したように矛盾する要求であり、さらに消費電力の低減を求めるとすると、同一基板上に同一プロセスで形成することは困難であった。本発明はこのような困難な課題に対して解答を与えんとするものである。
【０００８】
【課題を解決するための手段】
本発明においては、高速動作を優先する回路と高耐圧を優先する回路とでゲイト絶縁膜の厚さを変えることを特徴とする。すなわち、後者のゲイト絶縁膜より前者のゲイト絶縁膜を薄くすることにより、前者を低電圧駆動・高速動作、後者を高耐圧とするものである。この場合、高速動作を優先する回路としては論理回路、高耐圧を優先する回路としてはマトリクス回路や高耐圧スイッチング回路、バッファー回路等が含まれる。
【０００９】
一般にこれらの相違は、ゲイト電極に印加される電圧の変動幅によって区別され、ゲイト電極に印加される電圧の変動幅は、前者の方が後者より小さい。
本発明の第１は、高速動作を優先する回路の薄膜トランジスタの少なくとも１つのゲイト絶縁膜の厚さが高耐圧を優先する回路の薄膜トランジスタの少なくとも１つのゲイト絶縁膜の厚さの８０％以下であることを特徴とする半導体集積回路である。
【００１０】
本発明の第２は、高耐圧を優先する回路の薄膜トランジスタの少なくとも１つのゲイト絶縁膜には、高速動作を優先する回路の薄膜トランジスタの少なくとも１つのゲイト絶縁膜を構成する絶縁層に加えて、少なくとも１層の他の絶縁層が用いられることを特徴とする半導体集積回路である。
【００１１】
本発明の第３は、高速動作を優先する回路の薄膜トランジスタの少なくとも１つのゲイト絶縁膜を第１の絶縁層とするとき、高耐圧を優先する回路の薄膜トランジスタの少なくとも１つのゲイト絶縁膜は第１の絶縁層に加えて、第１の絶縁層と異なるプロセスで形成された第２の絶縁層とによって構成されたことを特徴とする半導体集積回路である。
【００１２】
本発明の第４は、基板上に、ゲイト絶縁膜の膜厚の異なる第１の薄膜トランジスタと第２の薄膜トランジスタを有する半導体集積回路において、
前記第１の薄膜トランジスタのゲイト絶縁膜の膜厚は、前記第２の薄膜トランジスタのゲイト絶縁膜の膜厚の８０％以下であり、
且つ、前記第１の薄膜トランジスタのチャネルの長さは、前記第２の薄膜トランジスタのチャネルの長さの８０％以下であることを特徴とする半導体集積回路である。
【００１３】
前記本発明の第４は、高速動作の要求される周辺回路に用いられる薄膜トランジスタをスケ─リング則に従って微細化することを特徴とする半導体集積回路である。
特に、本発明においては、高速動作を優先する回路と高耐圧を優先する回路とでチャネルの長さを変えることを特徴とする。すなわち、後者のチャネルの長さより前者のチャネルの長さを短く、または、前者のチャネルの長さより後者のチャネルの長さを長くすることにより、前者を低電圧駆動・高速動作、後者を高耐圧とするものである。
ここでのスケーリング則とは、ＴＦＴ、またはそれを構成する配線、層間膜などの物理的な寸法を一定の係数に反比例して縮小することである。そうすることで、素子分離の高密度化と同時に高性能化が達成できる。
本発明では、特にチャネル長及びゲイト絶縁膜の厚さを微細化することで、高速動作の要求される周辺回路の電気的特性を向上させる。
上記チャネル長の微細化は、ゲイト電極形成時のマスクの形状を調節することによって行うことができる。
【００１４】
上記第１乃至第４の発明において、高耐圧を優先する回路の薄膜トランジスタはゲイト絶縁膜の厚さの違いを利用して形成された低濃度不純物領域を有せしめてもよい。かくするとさらに高耐圧特性を得られる。
また、上記第３の発明において、第１の絶縁層と第２の絶縁層とは、その化学的組成を異ならせてもよい。かくするとそれを作製する上で有利である。
同じく、上記第３の発明において、第１の絶縁層もしくは第２の絶縁層のいずれか一方のみを熱酸化法によって形成してもよい。もちろん、双方を熱酸化によって形成してもよい。
【００１５】
また、本発明の半導体集積回路を作製する方法に関しては、以下のような発明がある。本発明の第５は以下の工程を有する。
１．高耐圧を優先する回路の薄膜トランジスタに用いる薄膜半導体領域と高速動作を優先する回路の薄膜トランジスタに用いる薄膜半導体領域とを形成する工程
２．前記両薄膜半導体領域を覆って第１の絶縁層を形成する工程
３．前記第１の絶縁層を選択的に除去して、少なくとも高速動作を優先する回路の薄膜トランジスタの少なくとも１つを構成する薄膜半導体領域を覆う第１の絶縁層を全て除去する工程
４．前記両薄膜半導体領域を覆って第２の絶縁層を形成する工程
【００１６】
本発明の第６は以下の工程を有する
１．高耐圧を優先する回路の薄膜トランジスタに用いる薄膜半導体領域と高速動作を優先する回路の薄膜トランジスタに用いる薄膜半導体領域とを形成する工程
２．前記両薄膜半導体領域を覆って第１の絶縁層を形成する工程
３．前記第１の絶縁層を覆って第２の絶縁層を形成する工程
４．前記第２の絶縁層を選択的に除去して、少なくとも高速動作を優先する回路の薄膜トランジスタの少なくとも１つを構成する薄膜半導体領域を覆う第１の絶縁層を全て除去する工程
【００１７】
本発明の第７は以下の工程を有する。
１．高耐圧を優先する回路の薄膜トランジスタに用いる薄膜半導体領域と高速動作を優先する回路の薄膜トランジスタに用いる薄膜半導体領域とを形成する工程
２．前記両薄膜半導体領域を覆って、少なくとも高速動作を優先する回路の薄膜トランジスタの少なくとも１つを構成する薄膜半導体領域以外の部分に選択的に第１の絶縁層を形成する工程
３．前記両薄膜半導体領域を覆って第２の絶縁層を形成する工程
上記の第５乃至第７の発明において、第１の絶縁層を熱酸化法によって形成してもよい。もちろん、第２の絶縁層をも熱酸化法によって形成してもよい。
【００１８】
上記の第５乃至第７の発明において、ゲイト電極のマスク形状により、幅の異なるゲイト電極を形成して、第２の薄膜トランジスタのゲイト電極の幅を第１の薄膜トランジスタのゲイト電極の幅より広くする工程を有する。
そして、活性層にドーピングする工程で、ゲイト電極の下に該ゲイト電極の幅と概略同じチャネル領域の幅を形成する工程を有する。
【００１９】
第１の薄膜トランジスタのチャネルの長さは、前記第２の薄膜トランジスタのチャネルの長さの８０％以下であるとしたが、好ましくは、チャネルの長さを第１の薄膜トランジスタ／第２のトランジスタ＝０．１〜０．５とすると、動作速度等の電気特性が向上することが分かった。
そのために、第１の薄膜トランジスタのゲイト電極の幅／第２の薄膜トランジスタのゲイト電極の幅＝０．１〜０．５とした。
また、この比率に合わせて、第１の薄膜トランジスタと第２の薄膜トランジスタのゲイト絶縁膜の膜厚も調整すると、さらに動作速度等の電気特性が向上する。
【００２０】
かくすることにより高速動作の要求される回路（例えば、モノリシック型アクティブマトリクス回路の論理回路）と高耐圧の要求される回路（例えば、モノリシック型アクティブマトリクス回路のマトリクス回路）とでゲイト絶縁膜の厚さを変えることができる。その結果、モノリシック型アクティブマトリクス回路に関しては、本発明の目的とする低電圧駆動・高速動作の論理回路と高耐圧のマトリクス回路とを同一基板上に得ることができる。なお、例えば特開平７−１３５３２３に開示されるように論理回路として、各種メモリーや演算装置をも同一基板上に設けた半導体集積回路（図１１（Ｂ）参照）にも本発明は応用できる。以下に実施例を用いて、より詳細に本発明を説明する。
【００２１】
【実施例】
〔実施例１〕  図１に本実施例の作製工程の断面図を示す。まず、基板（コーニング７０５９）１１上にスパッタリング法によって厚さ２００ｎｍの酸化珪素の下地膜（図示せず）を形成した。さらに、プラズマＣＶＤ法によって、厚さ５０〜１５０ｎｍ、例えば５０ｎｍの真性（Ｉ型）のアモルファスシリコン膜を堆積した。そして、公知の熱アニール法によって、これを結晶化させた。熱アニールの代わりにレーザー光またはランプ光等の光エネルギービームを照射する方法によって結晶化させてもよい。ランプ光照射の方法はＲａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ（ＲＴＡ）と呼ばれている。また、これらを併用してもよい。
【００２２】
このようにして得られたシリコン膜をフォトリソグラフィー法によってパターニングし、島状に分離し、論理回路のＴＦＴ用の島状領域１２ａ、１２ｂとマトリクス回路のＴＦＴ用の島状領域１２ｃを形成した。
さらに、スパッタリング法によって厚さ１００ｎｍの酸化珪素膜１３を第１のゲイト絶縁層として堆積した。スパッタリングには、ターゲットとして酸化珪素を用い、スパッタリング時の基板温度は２００〜４００℃、例えば３５０℃、スパッタリング雰囲気は酸素とアルゴンで、アルゴン／酸素＝０〜０．５、例えば０．１以下とした。（図１（Ａ））
【００２３】
さらに、プラズマＣＶＤ法によって、厚さ１５０〜３００ｎｍの窒化珪素膜を堆積した。そして、マトリクス回路のＴＦＴのチャネル近傍の部分以外をエッチングした。こうして、第２のゲイト絶縁層１４を得た。（図１（Ｂ））
引き続いて、減圧ＣＶＤ法によって、厚さ３００〜８００ｎｍ、例えば６００ｎｍのシリコン膜（０．１〜２％の燐を含む）を堆積した。そして、シリコン膜をエッチングして、ゲイト電極１５ａ、１５ｂ、１５ｃを形成した。（図１（Ｃ））
【００２４】
さらに、第１のゲイト絶縁層および第２のゲイト絶縁層を、それぞれのゲイト電極をマスクとしてエッチングし、島状半導体領域表面を露出させた。この結果第１のゲイト絶縁層１３ａ、１３ｂよりなるゲイト絶縁膜（いずれも論理回路に用いる）と第１のゲイト絶縁層１３ｃと第２のゲイト絶縁層１４ｃよりなるゲイト絶縁膜（マトリクス回路に用いる）とを得た。（図１（Ｄ））
【００２５】
次に、公知のイオンドーピング法によって、シリコン領域にゲイト電極をマスクとして不純物（燐およびホウ素）を注入した。ドーピングガスとして、フォスフィン（ＰＨ3）およびジボラン（Ｂ2Ｈ6）を用い、ドーズ量は１×１０15〜８×１０15ｃｍ-2、例えば、燐を２×１０15ｃｍ-2、ホウ素を５×１０15ｃｍ-2とした。この結果、Ｐ型の不純物領域１６ａ、Ｎ型の不純物領域１６ｂおよび１６ｃが形成された。
【００２６】
その後、レーザーアニールによって、不純物を活性化させた。レーザーとしてはＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、その他のレーザー、例えば、ＸｅＦエキシマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシマーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレーザー（波長１９３ｎｍ）等を用いてもよい。レーザーのエネルギー密度は、２００〜４００ｍＪ／ｃｍ2、例えば２５０ｍＪ／ｃｍ2とし、１か所につき２〜１０ショット、例えば２ショット照射した。レーザー照射時に、基板を１００〜４５０℃、例えば、２５０℃に加熱した。更に、この活性化は、ＲＴＡによっても行うことができる。
【００２７】
こうして不純物領域１６ａ〜１６ｃを活性化した。また、この工程は熱アニール法によってもよい。（図１（Ｅ））
続いて、厚さ６００ｎｍの酸化珪素膜１７を層間絶縁物としてプラズマＣＶＤ法によって形成し、これにコンタクトホールを形成した。次に、金属材料、例えば、窒化チタンとアルミニウムの多層膜によって論理回路用の電極・配線１８ａ、１８ｂ、マトリクス回路の電極・配線、１８ｃを形成した。
【００２８】
さらに、スパッタリング法によって厚さ５０〜１００ｎｍ、例えば８０ｎｍのインジウム錫酸化膜（ＩＴＯ）を形成し、これをパターニングして画素電極１９を形成した。
最後に、１気圧の水素雰囲気で３５０℃、３０分のアニールをおこなった。以上の工程によって、論理回路のＰチャネル型ＴＦＴ２０ａ、Ｎチャネル型ＴＦＴ２０ｂ、マトリクス回路のＴＦＴ２０ｃを有する半導体集積回路が完成した。なお、ドライバー回路のバッファートランジスタも上記の実施例に示したマトリクス回路のトランジスタと同様に作製すればよい。（図１（Ｆ））
【００２９】
〔実施例２〕  図２に本実施例の作製工程の断面図を示す。まず、基板（コーニング７０５９）２１上に厚さ２００ｎｍの酸化珪素の下地膜（図示せず）を形成した。さらに、厚さ５０〜１５０ｎｍ、例えば５０ｎｍの真性（Ｉ型）の結晶性シリコン膜を堆積した。そして、シリコン膜を島状に分離し、論理回路のＴＦＴ用の島状領域２２ａ、２２ｂとマトリクス回路のＴＦＴ用の島状領域２２ｃを形成した。
【００３０】
さらに、プラズマＣＶＤ法によって厚さ１００ｎｍの酸化珪素膜２３を第１のゲイト絶縁層として堆積した。（図２（Ａ））
さらに、プラズマＣＶＤ法によって、厚さ１００ｎｍの窒化珪素膜を堆積した。そして、マトリクス回路のＴＦＴのチャネル近傍の部分以外の窒化珪素膜をエッチングした。ここでは、後に形成されるゲイト電極の端から５μｍの幅を有する部分までを残した。こうして、第２のゲイト絶縁層２４を得た。（図２（Ｂ））
【００３１】
引き続いて、減圧ＣＶＤ法によって、厚さ３００〜８００ｎｍ、例えば６００ｎｍのシリコン膜（０．１〜２％の燐を含む）を堆積し、これをエッチングして、ゲイト電極２５ａ、２５ｂ、２５ｃを形成した。（図２（Ｃ））
次に、公知のイオンドーピング法によって、シリコン領域にゲイト電極をマスクとして不純物（燐およびホウ素）を注入した。ドーピングガスとして、フォスフィン（ＰＨ3）およびジボラン（Ｂ2Ｈ6）を用いた。本実施例ではゲイト絶縁膜を透過してドーピングをおこなうスルードーピングであるので、加速電圧を実施例１のときより高くした。
【００３２】
また、特にゲイト絶縁層２４の下の部分は、他の部分よりもゲイト絶縁膜が厚いのでより高い加速電圧でドーピングをおこなったが、ドーズ量は１〜２桁低くした。
この結果、Ｐ型の高濃度不純物領域２６ａ、Ｎ型の高濃度不純物領域２６ｂおよび２６ｃに加え、Ｎ型の低濃度不純物領域２６ｄが形成された。このようにゲイト絶縁膜の厚さの差を利用して不純物濃度を変える技術については、特開平７−１６９９７４、同７−１６９９７５、同７−２１８９３２等に開示されている。（図２（Ｄ））
【００３３】
不純物を活性化させた後、厚さ４００ｎｍの窒化珪素膜２７を第１の層間絶縁物としてプラズマＣＶＤ法によって形成し、これにコンタクトホールを形成した。次に、アルミニウムによって論理回路用の電極・配線２８ａ、２８ｂ、マトリクス回路の電極・配線、２８ｃを形成した。（図２（Ｅ））
【００３４】
さらに、第２の層間絶縁物として有機樹脂膜２９を形成し、これにコンタクトホールを形成したのち、スパッタリング法によって厚さ８０ｎｍのインジウム錫酸化膜（ＩＴＯ）を形成し、これをパターニングして画素電極３０を形成した。以上の工程によって、論理回路のＰチャネル型ＴＦＴ３１ａ、Ｎチャネル型ＴＦＴ３１ｂ、マトリクス回路のＴＦＴ３１ｃを有する半導体集積回路が完成した。（図２（Ｆ））
【００３５】
〔実施例３〕  図３に本実施例の作製工程の断面図を示す。まず、基板（石英）３２上に厚さ８０ｎｍの真性（Ｉ型）の結晶性シリコン膜を堆積した。そして、シリコン膜を島状に分離し、論理回路のＴＦＴ用の島状領域３３ａ、３３ｂとマトリクス回路のＴＦＴ用の島状領域３３ｃを形成した。
さらに、プラズマＣＶＤ法によって厚さ１００ｎｍの酸化珪素膜３４を全面に堆積した。（図３（Ａ））
【００３６】
次に、論理回路の部分の酸化珪素膜３４をエッチングし、マトリクス回路領域に第１のゲイト絶縁層３４ａを形成した。（図３（Ｂ））
続いて、８５０〜１１５０℃、例えば、９５０℃で熱酸化をおこない、シリコン領域表面に酸化珪素のゲイト絶縁膜を形成した。この際、シリコン層が露出した状態で熱酸化された論理回路領域では、酸化珪素の厚さは５０ｎｍとなるようにした。マトリクス回路では表面がプラズマＣＶＤの酸化珪素膜によって被覆されているので熱酸化の進行はより緩やかとなり、酸化珪素全体の厚さは１５０ｎｍ以下である。かくして、ゲイト絶縁膜３５ａ、３５ｂ、３５ｃを得ることができた。（図３（Ｃ））
【００３７】
引き続いて、スパッタリング法によって、厚さ４００〜６００ｎｍ、例えば５００ｎｍのアルミニウム膜を堆積し、これをエッチングして、ゲイト電極３６ａ、３６ｂ、３６ｃを形成した。さらに、ゲイト電極をマスクとしてゲイト絶縁膜３５ａ〜ｃのエッチングをおこなった。（図３（Ｄ））
次に、公知のイオンドーピング法によって、シリコン領域にゲイト電極をマスクとして不純物（燐およびホウ素）を注入し、Ｐ型の不純物領域３７ａ、Ｎ型の不純物領域３７ｂおよび３７ｃが形成された。（図３（Ｅ））
【００３８】
不純物を活性化させた後、厚さ４００ｎｍの酸化珪素膜３８を層間絶縁物として形成し、これにコンタクトホールを形成した。次に、アルミニウムによって論理回路用の電極・配線３９ａ、３９ｂ、マトリクス回路の電極・配線３９ｃを形成した。以上の工程によって、論理回路のＰチャネル型ＴＦＴ４０ａ、Ｎチャネル型ＴＦＴ４０ｂ、マトリクス回路のＴＦＴ４０ｃを有する半導体集積回路が完成した。（図３（Ｆ））
画素電極は実施例２のようにして追加すればよい。
【００３９】
〔実施例４〕  図４に本実施例の作製工程の断面図を示す。まず、基板（石英）４１上に厚さ６０ｎｍの真性（Ｉ型）の結晶性シリコン膜を堆積した。そして、シリコン膜を島状に分離し、論理回路のＴＦＴ用の島状領域４２ａ、４２ｂとマトリクス回路のＴＦＴ用の島状領域４２ｃを形成した。
さらに、プラズマＣＶＤ法によって厚さ１００ｎｍの酸化珪素膜４３を全面に堆積した。（図４（Ａ））
【００４０】
次に、マトリクス回路のＴＦＴのチャネル近傍の部分以外の酸化珪素膜４３をエッチングした。ここでは、後に形成されるゲイト電極の端から３μｍの幅を有する部分までを残した。かくして、マトリクス回路領域に第１のゲイト絶縁層４３ａを形成した。（図４（Ｂ））
【００４１】
続いて、９５０℃で熱酸化をおこない、シリコン領域表面に酸化珪素のゲイト絶縁膜を形成した。この際、シリコン層が露出した状態で熱酸化された論理回路領域では、酸化珪素の厚さは４０ｎｍとなるようにした。かくして、ゲイト絶縁膜４４ａ、４４ｂ、４４ｃを得ることができた。（図４（Ｃ））
引き続いて、スパッタリング法によって、厚さ４００ｎｍのアルミニウム膜を堆積し、これをエッチングして、ゲイト電極４５ａ、４５ｂ、４５ｃを形成した。（図４（Ｄ））
【００４２】
次に、公知のイオンドーピング法によって、シリコン領域にゲイト電極をマスクとして不純物（燐およびホウ素）を注入した。この際には、実施例２と同様に加速電圧を変えて２段階のドーピングをおこない、Ｐ型の高濃度不純物領域４６ａ、Ｎ型の高濃度不純物領域４６ｂおよび４６ｃ、さらに、Ｎ型の低濃度不純物領域４６ｄが形成された。（図４（Ｅ））
【００４３】
不純物を活性化させた後、厚さ６００ｎｍの酸化珪素膜４７を層間絶縁物として形成し、これにコンタクトホールを形成した。次に、アルミニウムによって論理回路用の電極・配線４８ａ、４８ｂ、マトリクス回路の電極・配線４８ｃを形成した。以上の工程によって、論理回路のＰチャネル型ＴＦＴ４９ａ、Ｎチャネル型ＴＦＴ４９ｂ、マトリクス回路のＴＦＴ４９ｃを有する半導体集積回路が完成した。（図４（Ｆ））
【００４４】
〔実施例５〕  図５に本実施例の作製工程の断面図を示す。まず、基板（石英）５１上に厚さ６０ｎｍの真性（Ｉ型）の結晶性シリコン膜を堆積した。そして、シリコン膜を島状に分離し、論理回路のＴＦＴ用の島状領域５２ａ、５２ｂとマトリクス回路のＴＦＴ用の島状領域５２ｃを形成した。
さらに、熱酸化法によって厚さ５０ｎｍの酸化珪素膜５３ａ、５３ｂ、５３ｃを形成した。（図５（Ａ））
【００４５】
次に、論理回路の部分に存在する酸化珪素膜５３ａ、５３ｂをエッチングした。（図５（Ｂ））
【００４６】
ここまでの工程により、得られる図５（Ｂ）の状態は、シリコン膜を島状に分離した後、論理回路の部分以外にレジスト膜９３を形成し（図９（Ａ））、そして、熱酸化を施し、（図９（Ｂ））その後、レジスト膜を除去する（図９（Ｃ））ことによっても得ることができる。
【００４７】
続いて、９５０℃でさらに熱酸化をおこない、シリコン領域表面に酸化珪素のゲイト絶縁膜を形成した。この際、シリコン層が露出した状態で熱酸化された論理回路領域では、酸化珪素の厚さが４０ｎｍとなるようにした。かくして、ゲイト絶縁膜５４ａ、５４ｂ、５４ｃを得ることができた。（図５（Ｃ））
【００４８】
引き続いて、スパッタリング法によって、厚さ４００ｎｍのアルミニウム膜を堆積し、これをエッチングして、ゲイト電極５５ａ、５５ｂ、５５ｃを形成した。さらに、このゲイト電極をマスクとして、ゲイト絶縁膜５４ａ、５４ｂ、５４ｃをエッチングした。（図５（Ｄ））
次に、公知のイオンドーピング法によって、シリコン領域にゲイト電極をマスクとして不純物（燐およびホウ素）を注入した。かくして、Ｐ型の不純物領域５６ａ、Ｎ型の不純物領域５６ｂおよび５６ｃが形成された。（図５（Ｅ））
【００４９】
不純物を活性化させた後、厚さ６００ｎｍの酸化珪素膜５７を層間絶縁物として形成し、これにコンタクトホールを形成した。次に、アルミニウムによって論理回路用の電極・配線５８ａ、５８ｂ、マトリクス回路の電極・配線５８ｃを形成した。以上の工程によって、論理回路のＰチャネル型ＴＦＴ５９ａ、Ｎチャネル型ＴＦＴ５９ｂ、マトリクス回路のＴＦＴ５９ｃを有する半導体集積回路が完成した。（図５（Ｆ））
【００５０】
〔実施例６〕  図６に本実施例の作製工程の断面図を示す。まず、基板（石英）６１上に厚さ６０ｎｍの真性（Ｉ型）の結晶性シリコン膜を堆積した。そして、シリコン膜を島状に分離し、論理回路のＴＦＴ用の島状領域６２ａ、６２ｂとマトリクス回路のＴＦＴ用の島状領域６２ｃを形成した。
さらに、熱酸化法によって厚さ５０ｎｍの酸化珪素膜６３ａ、６３ｂ、６３ｃを形成した。（図６（Ａ））
【００５１】
次に、論理回路の部分に存在する酸化珪素膜６３ａ、６３ｂをエッチングした。マトリクス回路の酸化珪素膜６３ｃは残存させた。
次に、マトリクス回路のＴＦＴのチャネル近傍の部分以外の酸化珪素膜６３ｄを残して、酸化珪素膜６３ａ、６３ｂ、６３ｃをエッチングした。酸化珪素膜６３ｄは、後に形成されるゲイト電極の端から３μｍの幅を有する部分までを残した。（図６（Ｂ））
【００５２】
ここまでの工程により、得られる図６（Ｂ）の状態は、シリコン膜を島状に分離した後、後に形成されるゲイト電極の端から３μｍの幅を有する部分以外にレジスト膜１０３を形成し（図１０（Ａ））、そして、熱酸化を施し、（図１０（Ｂ））その後、レジスト膜を除去する（図１０（Ｃ））ことによっても得ることができる。
【００５３】
続いて、９５０℃でさらに熱酸化をおこない、シリコン領域表面に酸化珪素のゲイト絶縁膜を形成した。この際、シリコン層が露出した部分では、酸化珪素の厚さが４０ｎｍとなるようにした。かくして、ゲイト絶縁膜６４ａ、６４ｂ、６４ｃを得ることができた。（図６（Ｃ））
【００５４】
引き続いて、スパッタリング法によって、厚さ４００ｎｍのアルミニウム膜を堆積し、これをエッチングして、ゲイト電極６５ａ、６５ｂ、６５ｃを形成した。（図６（Ｄ））
次に、公知のイオンドーピング法によって、シリコン領域にゲイト電極をマスクとして不純物（燐およびホウ素）を注入した。この際には、実施例２もしくは４と同様に加速電圧を変えて２段階のドーピングをおこない、Ｐ型の高濃度不純物領域６６ａ、Ｎ型の高濃度不純物領域６６ｂおよび６６ｃ、さらに、Ｎ型の低濃度不純物領域６６ｄが形成された。（図６（Ｅ））
【００５５】
不純物を活性化させた後、厚さ６００ｎｍの酸化珪素膜６７を層間絶縁物として形成し、これにコンタクトホールを形成した。次に、アルミニウムによって論理回路用の電極・配線６８ａ、６８ｂ、マトリクス回路の電極・配線６８ｃを形成した。以上の工程によって、論理回路のＰチャネル型ＴＦＴ６９ａ、Ｎチャネル型ＴＦＴ６９ｂ、マトリクス回路のＴＦＴ６９ｃを有する半導体集積回路が完成した。（図６（Ｆ））
【００５６】
〔実施例７〕  実施例３では、マトリクス回路のゲイト絶縁膜の厚さを厚くする例を示した。
本実施例では、周辺回路内において、シフトレジスター回路、ＣＰＵ回路、デコーダー回路、メモリー回路等の高速動作を優先する回路のゲイト絶縁膜を、高耐圧スイッチング回路、バッファー回路等の高耐圧を優先する回路のゲイト絶縁膜よりも薄くする。
実施例３と同様の工程を用い、周辺回路において、高速動作を優先する回路のゲイト絶縁膜を薄くした。
【００５７】
〔実施例８〕  実施例７では、高速動作を優先する回路のゲイト絶縁膜の厚さを薄くした例を示した。本実施例では、さらに、薄いゲイト絶縁膜の回路のゲイト電極の幅を小さくすることで、チャネルの長さを短くした。
本実施例は、実施例３での、酸化珪素膜を形成後のスパッタリング法によって、厚さ４００〜６００ｎｍ、例えば５００ｎｍのアルミニウム膜を堆積する工程までは同一の工程を有する。
【００５８】
本実施例では、このエッチング工程で、シフトレジスター回路のような高速動作を優先する回路のゲイト電極７６ａ、７６ｂの幅を、バッファー回路のような高耐圧を優先する回路のゲイト電極７６ｃ（幅２μｍ）より幅の狭い１μｍとした。（図７（Ａ））
ここで、本実施例では、高速動作を優先する回路のゲイト電極の幅／高耐圧を優先する回路のゲイト電極の幅＝０．５としたが、０．１〜０．５の範囲であれば、本実施例の数値に限定されない。
【００５９】
次に、公知のイオンドーピング法によって、シリコン領域にゲイト電極をマスクとして不純物（燐およびホウ素）を注入し、Ｐ型の不純物領域７７ａ、Ｎ型の不純物領域７７ｂおよび７７ｃが形成された。（図７（Ｂ））
この工程により、高速動作を優先する回路のチャネルの長さを高耐圧を優先する回路のチャネルの長さの８０％以下とした。
また、この工程で形成されるゲイト電極と接して形成されるチャネルの長さは、概略ゲイト電極の幅と同じ長さを有する。
よって、本実施例でのゲイト電極の幅と同様に、高速動作を優先する回路のチャネルの長さ／高耐圧を優先する回路のチャネルの長さ＝０．５となった。
チャネルの長さの比はゲイト電極の幅と同様に、０．１〜０．５の範囲であれば、本実施例の数値に限定されない。
【００６０】
不純物を活性化させた後、厚さ４００ｎｍの酸化珪素膜７８を層間絶縁物として形成し、これにコンタクトホールを形成した。次に、アルミニウムによって高速動作を優先する回路用の電極・配線７９ａ、７９ｂ、高耐圧を優先する回路の電極・配線７９ｃを形成した。以上の工程によって、高速動作を優先する回路のＰチャネル型ＴＦＴ８０ａ、Ｎチャネル型ＴＦＴ８０ｂ、高耐圧を優先する回路のＴＦＴ８０ｃを有する半導体集積回路が完成した。（図７（Ｃ））
画素電極は実施例２のようにして追加すればよい。
【００６１】
〔実施例９〕  実施例１では、マトリクス回路において、第１と第２のゲイト絶縁膜を積層した例を示した。本実施例では、さらに、第１のゲイト絶縁膜のみを使用した回路のゲイト電極の幅を小さくすることで、チャネル長（チャネルの長さ）を短くした。
本実施例は、実施例１での、ゲイト絶縁膜上に減圧ＣＶＤ法によって、厚さ３００〜８００ｎｍ、例えば６００ｎｍのシリコン膜（０．１〜２％の燐を含む）を堆積する工程までは同一の工程を有する。
【００６２】
本実施例では、この後のエッチング工程で、シフトレジスター回路のような高速動作を優先する回路のゲイト電極８６ａ、８６ｂをバッファー回路のような高耐圧を優先する回路のゲイト電極８６ｃ（幅２μｍ）より幅の狭い１μｍとした。（図８（Ａ））
ここで、本実施例では、高速動作を優先する回路のゲイト電極の幅／高耐圧を優先する回路のゲイト電極の幅＝０．５としたが、０．１〜０．５の範囲であれば、本実施例の数値に限定されない。
【００６３】
さらに、第１のゲイト絶縁層および第２のゲイト絶縁層をそれぞれのゲイト電極をマスクとしてエッチングし、島状半導体領域表面を露出させた。（図８（Ａ））
【００６４】
次に、公知のイオンドーピング法によって、シリコン領域にゲイト電極をマスクとして不純物（燐およびホウ素）を注入した。ドーピングガスとして、フォスフィン（ＰＨ3）およびジボラン（Ｂ2Ｈ6）を用い、ドーズ量は１×１０15〜８×１０15ｃｍ-2、例えば、燐を２×１０15ｃｍ-2、ホウ素を５×１０15ｃｍ-2とした。この結果、Ｐ型の不純物領域８７ａ、Ｎ型の不純物領域８７ｂおよび８７ｃが形成された。（図８（Ｂ））
【００６５】
不純物を活性化させた後、厚さ４００ｎｍの酸化珪素膜８８を層間絶縁物として形成し、これにコンタクトホールを形成した。次に、アルミニウムによって高速動作を優先する回路用の電極・配線８９ａ、８９ｂ、高耐圧を優先する回路の電極・配線８９ｃを形成した。以上の工程によって、高速動作を優先する回路のＰチャネル型ＴＦＴ９０ａ、Ｎチャネル型ＴＦＴ９０ｂ、高耐圧を優先する回路のＴＦＴ９０ｃを有する半導体集積回路が完成した。（図８（Ｃ））
また、この工程で形成されるゲイト電極と接して形成されるチャネルの長さは、概略ゲイト電極の幅と同じ幅を有する。
よって、本実施例でのゲイト電極の幅と同様に、高速動作を優先する回路のチャネルの長さ／高耐圧を優先する回路のチャネルの長さ＝０．１〜０．５の範囲であれば、本実施例の数値に限定されない。
画素電極は実施例２のようにして追加すればよい。
【００６６】
〔実施例１０〕  本明細書を用いて作製される液晶ディスプレーは、フラットパネル型の表示装置と呼ばれている。このような表示装置には、液晶の光学特性を利用したものの他にＥＬ（エレクトロルミネセンス）発光材料を用いたもの、ＥＣ（エレクトロクロミックス）材料を用いたものが知られている。本明細書で開示する発明は、これらの材料を用い、かつ周辺駆動回路等を集積化したアクティブマトリクス型のフラットパネル型の表示装置に利用することができる。
また、本発明を用いた液晶ディスプレイ装置は、透過型にも反射型にも応用できる。
【００６７】
これらの表示装置は、以下に示すような用途に利用することができる。図１２（Ａ）に示すのは、デジタルスチールカメラや電子カメラ、または動画を扱うことができるビデオムービーと称される装置である。
【００６８】
この装置は、カメラ部２００２に配置されたＣＣＤカメラ（または適当な撮影手段）で撮影した画像を電子的に保存する機能を有している。そして撮影した画像を本体２００１に配置された表示装置２００３に表示する機能を有している。装置の操作は、操作ボタン２００４によって行われる。
【００６９】
本明細書に開示する発明は、上記構成の表示装置に利用される。本明細書に開示する発明を利用した場合、特に消費電力を軽減できるので、バッテリー駆動を前提とした図１２（Ａ）に示すような携帯型の装置には有用なものとなる。
【００７０】
図１２（Ｂ）に示すのは、携帯型のパーソナルコンピュータである。この装置は、本体２１０１に装着された開閉可能なカバー（蓋）２１０２に表示装置２１０４が備えられ、キーボード２１０３から各種情報を入力したり、各種演算操作を行うことができる。
【００７１】
図１２（Ｂ）に示すような構成においても表示装置２１０４に本明細書で開示する発明を利用することは有用である。
【００７２】
図１２（Ｃ）に示すのは、カーナビゲーションシステムにフラットパネルディスプレイを利用した場合の例である。カーナビゲーションシステムは、アンテナ部２３０４と表示装置２３０２を備えた本体から構成されている。
【００７３】
ナビゲーションに必要とされる各種情報の切り換えは、操作ボタン２３０３によって行われる。一般には図示しないリモートコントロール装置によって操作が行われる。
【００７４】
図１２（Ｄ）に示すのは、投射型の液晶表示装置の例である。図において、光源２４０２から発せられた光は、液晶表示装置２４０３によって光学変調され、画像となる。画像は、ミラー２４０４、２４０５で反射されてスクリーン２４０６に映し出される。
【００７５】
【発明の効果】
本発明によって、例えば、上記実施例に示した如く、同一基板上に、低電圧で高速動作が可能なＴＦＴと高耐圧を特徴とするＴＦＴを形成することができた。これを液晶ディスプレーに応用した場合には、全体として信頼性および消費電力、特性の改善が図られる。
【００７６】
なお、従来の半導体集積回路技術においては本発明のようにゲイト絶縁膜の厚さを積極的に変更することは必要とされていなかったことに注意すると本発明の特徴が理解できる。従来の半導体集積回路（特にデジタル回路）においては使用される電圧は回路内で全て同じであった。例えば、ＤＲＡＭではメモリー領域でも周辺回路でも単一電圧で駆動された。
【００７７】
しかしながら、液晶ディスプレーでは複数の電圧が必要とされる。すなわち、液晶ディスプレーにおいては、液晶材料に適した電圧とトランジスタの駆動に適した電圧が異なるからである。一般に前者の方が後者よりも高い。
電圧の種類が複数あれば、それに適したトランジスタのディメンジョンも変更されねばならない。本発明はこの点に着目したものである。したがって、従来の単一電圧駆動の半導体集積回路技術からは本発明の思想は生まれないものである。このように本発明は工業上有益な発明である。
【図面の簡単な説明】
【図１】    実施例１の作製工程断面図を示す。
【図２】    実施例２の作製工程断面図を示す。
【図３】    実施例３の作製工程断面図を示す。
【図４】    実施例４の作製工程断面図を示す。
【図５】    実施例５の作製工程断面図を示す。
【図６】    実施例６の作製工程断面図を示す。
【図７】    実施例８の作製工程断面図を示す。
【図８】    実施例９の作製工程断面図を示す。
【図９】    熱酸化を選択的に得るためにレジストを用いた実施例５の作製工程断面図を示す。
【図１０】    熱酸化を選択的に得るためにレジストを用いた実施例６の作製工程断面図を示す。
【図１１】    モノリシック型アクティブマトリクス回路の構成例を示す。
【図１２】  フラットパネルディスプレイを利用した装置の例を示す。
【符号の説明】
１１・・・基板
１２・・・島状シリコン領域
１３・・・第１のゲイト絶縁層
１４・・・第２のゲイト絶縁層
１５・・・ゲイト電極
１６・・・不純物領域
１７・・・層間絶縁物
１８・・・金属配線・電極
１９・・・画素電極（ＩＴＯ）
２０・・・ＴＦＴ