(57)【要約】  本発明の実施形態に係るサーマルヘッドＸ１の駆動方法では、基板１１上に配列される複数の発熱抵抗体１４のうちの２つの発熱抵抗体１４から構成される複数の発熱部を発熱部ごとに異なるタイミングで駆動開始させるものである。このサーマルヘッドＸ１の駆動方法では、複数の発熱抵抗体１４のうち少なくとも一部の発熱部において、複数の発熱抵抗体１４の配列方向における一方端からｘ（ｘは自然数）番目の発熱部がｙ（ｙは自然数）番目に駆動開始されるとともに、配列方向の一方端からｘ＋１番目の発熱部がｚ（ｚはｙ＋１以外の自然数）番目に駆動開始される。そのため、このサーマルヘッドＸ１では、サージを低減しつつ、発熱部の発熱ムラに起因する形成画像の濃度ムラを低減することができる。
2008117835.tif 000002
【特許請求の範囲】
【請求項１】
基体上に配列される複数の発熱抵抗体のうちの１つまたは複数の発熱抵抗体から構成される複数の発熱部を、発熱部ごとに異なるタイミングで駆動開始させる記録ヘッドの駆動方法であって、
前記複数の発熱部のうち少なくとも一部の発熱部において、前記複数の発熱抵抗体の配列方向における一方端からｘ（ｘは自然数）番目に位置する発熱部がｙ（ｙは自然数）番目に駆動開始されるとともに、前記配列方向における一方端からｘ＋１番目に位置する発熱部がｚ（ｚはｙ＋１以外の自然数）番目に駆動開始されることを特徴とする、記録ヘッドの駆動方法。
【請求項２】
前記複数の発熱部において、前記配列方向における一方端からｘ番目に位置する発熱部がｙ番目に駆動開始されるとともに、前記配列方向における他方端からｘ番目に位置する発熱部がｙ＋１番目に駆動開始されることを特徴とする、請求項１に記載の記録ヘッドの駆動方法。
【請求項３】
前記複数の発熱抵抗体は、１つまたは複数の発熱部から構成される発熱部群ごとに区分され、前記配列方向における前記発熱部群の一方端からｘ（ｘは自然数）番目に位置する発熱部がｙ（ｙは自然数）番目に駆動開始されるとともに、前記配列方向における該発熱部群の一方端からｘ＋１番目に位置する発熱部がｚ（ｚはｙ＋１以外の自然数）番目に駆動開始されることを特徴とする、請求項１に記載の記録ヘッドの駆動方法。
【請求項４】
前記配列方向における前記発熱部群の一方端からｘ番目に位置する発熱部がｙ番目に駆動開始されるとともに、前記配列方向における該発熱部群の他方端からｘ番目に位置する発熱部がｙ＋１番目に駆動開始されることを特徴とする、請求項３に記載の記録ヘッドの駆動方法。
【請求項５】
前記各発熱部群は、同数の前記発熱部から構成され、且つ、前記各発熱部群において対応する発熱部が同じ順番で駆動開始されることを特徴とする、請求項３または４に記載の記録ヘッド用駆動ＩＣの駆動方法。
【請求項６】
基体上に配列される複数の発熱抵抗体のうちの１つまたは複数の発熱抵抗体から構成される複数の発熱部を、発熱部ごとに異なるタイミングで駆動開始させる記録ヘッド用駆動ＩＣであって、
前記複数の発熱部のうち少なくとも一部の発熱部において、前記複数の発熱抵抗体の配列方向における一方端からｘ（ｘは自然数）番目に位置する発熱部をｙ（ｙは自然数）番目に駆動開始するとともに、前記配列方向における一方端からｘ＋１番目に位置する発熱部をｚ（ｚはｙ＋１以外の自然数）番目に駆動開始するように構成されていることを特徴とする、記録ヘッド用駆動ＩＣ。
【請求項７】
前記複数の発熱部において、前記配列方向における一方端からｘ番目に位置する発熱部をｙ番目に駆動開始するとともに、前記配列方向における他方端からｘ番目に位置する発熱部をｙ＋１番目に駆動開始するように構成されていることを特徴とする、請求項６に記載の記録ヘッド用駆動ＩＣ。
【請求項８】
前記複数の発熱抵抗体が１つまたは複数の発熱部から構成される発熱部群ごとに区分され、前記配列方向における前記発熱部群の一方端からｘ（ｘは自然数）番目に位置する発熱部をｙ（ｙは自然数）番目に駆動開始するとともに、前記配列方向における該発熱部群の一方端からｘ＋１番目に位置する発熱部をｚ（ｚはｙ＋１以外の自然数）番目に駆動開始するように構成されていることを特徴とする、請求項６に記載の記録ヘッド用駆動ＩＣ。
【請求項９】
前記配列方向における前記発熱部群の一方端からｘ番目に位置する発熱部をｙ番目に駆動開始するとともに、前記配列方向における該発熱部群の他方端からｘ番目に位置する発熱部をｙ＋１番目に駆動開始するように構成されていることを特徴とする、請求項８に記載の記録ヘッド用駆動ＩＣ。
【請求項１０】
基体上に配列される複数の発熱抵抗体のうちの１つまたは複数の発熱抵抗体から構成される複数の発熱部を、発熱部ごとに異なるタイミングで駆動開始させる記録ヘッド用駆動ＩＣであって、
前記発熱部ごとに該発熱部を構成する発熱抵抗体の駆動開始を遅延するための遅延回路を備え、
前記遅延回路は、前記複数の発熱抵抗体の配列方向における一方端からｘ（ｘは自然数）番目に位置する発熱部の駆動開始をｙ（ｙは自然数）番目に短い遅延期間で遅延させるとともに、前記配列方向における一方端からｘ＋１番目に位置する発熱部の駆動開始をｚ（ｚはｙ＋１以外の自然数）番目に短い遅延期間で遅延させる部位を少なくとも１つ有していることを特徴とする、記録ヘッド用駆動ＩＣ。
【請求項１１】
前記遅延回路は、前記配列方向における一方端からｘ番目に位置する発熱部の駆動開始をｙ番目に短い遅延期間で遅延させるとともに、前記配列方向における他方端からｘ番目に位置する発熱部の駆動開始をｙ＋１番目に短い遅延期間で遅延させることを特徴とする、請求項１０に記載の記録ヘッド用駆動ＩＣ。
【請求項１２】
前記遅延回路は、１つまたは複数の発熱部から構成される発熱部群ごとに区分され、前記配列方向における前記発熱部群の一方端からｘ（ｘは自然数）番目に位置する発熱部の駆動開始をｙ（ｙは自然数）番目に短い遅延期間で遅延させるとともに、前記配列方向における該発熱部群の一方端からｘ＋１番目に位置する発熱部の駆動開始をｚ（ｚはｙ＋１以外の自然数）番目に短い遅延期間で遅延させることを特徴とする、請求項１０に記載の記録ヘッド用駆動ＩＣ。
【請求項１３】
前記遅延回路は、前記配列方向における前記発熱部群の一方端からｘ番目に位置する発熱部の駆動開始をｙ番目に短い遅延期間で遅延させるとともに、前記配列方向における該発熱部群の他方端からｘ番目に位置する発熱部の駆動開始をｙ＋１番目に短い遅延期間で遅延させることを特徴とする、請求項１２に記載の記録ヘッド用駆動ＩＣ。
【請求項１４】
基体と、該基体上に配列形成される複数の発熱抵抗体と、請求項６から１３のいずれか１つに記載の記録ヘッド用駆動ＩＣとを備えることを特徴とする、記録ヘッド。
【請求項１５】
請求項１４に記載の記録ヘッドを備えることを特徴とする、記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録ヘッドの駆動方法、記録ヘッド用駆動ＩＣ、該記録ヘッド用駆動ＩＣを備えた記録ヘッド、および記録装置に関するものである。
【背景技術】
【０００２】
ファクシミリおよびレジスターなどのサーマルプリンタは、複数の発熱抵抗体を配列してなるサーマルヘッドを備えている。この複数の発熱抵抗体は、複数の駆動ＩＣからなる駆動回路により制御される。このサーマルプリンタは、たとえば感熱紙のような記録媒体に複数の発熱抵抗体への電力供給により発する熱を伝達させて画像形成を行うように構成されている。このような構成のサーマルプリンタにおいて画像形成を行う場合、配列された複数の発熱抵抗体を一括して同時に駆動開始すると、各発熱抵抗体に対する印加電圧に過電圧（以下、「サージ」とする）が生じてしまう場合がある。このサージは、一括して同時に駆動開始される発熱抵抗体の数が多いほど大きくなる。
このようなサージを低減すべく、駆動回路を介して各発熱抵抗体に供給される電力の供給開始時期を発熱抵抗体ごとにずらし、一方端から他方端に向かって発熱抵抗体を順次駆動開始する技術が開発されている。このような技術は、たとえば特開昭６２−２２０３５３号公報に開示されている。
しかしながら、複数の発熱抵抗体が配列されたサーマルヘッドでは、先に駆動開始した発熱抵抗体の発した熱がその後に駆動開始する発熱抵抗体に伝達される。そのため、複数の発熱抵抗体が配列されたサーマルヘッドでは、後に駆動開始する発熱抵抗体ほど温められた状態で駆動開始することとなる。したがって、上記公報に開示の技術が採用されたサーマルヘッドでは、たとえば他方端ほど駆動後の温度が高くなり、発熱抵抗体の発熱ムラ、ひいては、形成画像の濃度ムラが生じてしまう。
【発明の開示】
【０００３】
本発明に係る記録ヘッドの駆動方法は、基体上に配列される複数の発熱抵抗体のうちの１つまたは複数の発熱抵抗体から構成される複数の発熱部を、発熱部ごとに異なるタイミングで駆動開始させるものである。この駆動方法は、複数の発熱抵抗体のうち少なくとも一部の発熱部において、複数の発熱抵抗体の配列方向（以下、単に「配列方向」とする）における一方端からｘ（ｘは自然数）番目に位置する発熱部がｙ（ｙは自然数）番目に駆動開始されるとともに、前記配列方向における一方端からｘ＋１番目に位置する発熱部がｚ（ｚはｙ＋１以外の自然数）番目に駆動開始されることを特徴としている。
本発明に係る記録ヘッド用駆動ＩＣは、基体上に配列される複数の発熱抵抗体のうちの１つまたは複数の発熱抵抗体から構成される複数の発熱部を、発熱部ごとに異なるタイミングで駆動開始させるものである。この駆動ＩＣは、複数の発熱抵抗体のうち少なくとも一部の発熱部において、複数の発熱抵抗体の配列方向における一方端からｘ番目に位置する発熱部をｙ番目に駆動開始するとともに、前記配列方向における一方端からｘ＋１番目に位置する発熱部をｚ番目に駆動開始するように構成されることを特徴としている。
本発明に係る記録ヘッド用駆動ＩＣは、基体上に配列される複数の発熱抵抗体のうちの１つまたは複数の発熱抵抗体から構成される複数の発熱部を、発熱部ごとに異なるタイミングで駆動開始させるものである。この駆動ＩＣは、発熱部ごとに該発熱部を構成する発熱抵抗体の駆動開始を遅延するための遅延回路を備え、遅延回路は、複数の発熱抵抗体の配列方向における一方端からｘ番目に位置する発熱部の駆動開始をｙ番目に短い遅延期間で遅延させるとともに、前記配列方向における一方端からｘ＋１番目に位置する発熱部の駆動開始をｚ番目に短い遅延期間で遅延させる部位を少なくとも１つ有していることを特徴としている。
本発明に係る記録ヘッドは、基体と、該基体上に配列形成される複数の発熱抵抗体と、本発明に係る記録ヘッド用駆動ＩＣとを備えることを特徴としている。
本発明に係る記録装置は、本発明に係る記録ヘッドを備えることを特徴としている。
本発明に係る記録ヘッドの駆動方法と、記録ヘッド用駆動ＩＣと、該記録ヘッド用駆動ＩＣを備えた記録ヘッド、および記録装置では、サージを低減しつつ、発熱抵抗体の発熱ムラに起因する形成画像の濃度ムラを低減することができる。
【図面の簡単な説明】
【０００４】
本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
【図１】本発明の第１の実施形態に係るサーマルヘッドＸ１の概略構成を表す平面図である。
【図２Ａ】図１に示した基体１０の概略構成を表す要部拡大平面図である。
【図２Ｂ】図２ＡのＩＩｂ−ＩＩｂ線に沿った断面図である。
【図３Ａ】図１に示した駆動ＩＣ２０の回路の概略構成を表す図である。
【図３Ｂ】図３Ａに示した駆動ＩＣ２０の概略構成を表す要部拡大図である。
【図４】図３Ａに示した遅延回路２３の概略構成を表す図である。
【図５】図３Ａに示した遅延回路２３に入力された基準信号の出力を表すタイミングチャートである。
【図６】本発明の第２の実施形態に係るサーマルヘッドＸ２の概略構成を表す平面図である。
【図７Ａ】図６に示した駆動ＩＣ２０Ａの回路の概略構成を表す図である。
【図７Ｂ】図７Ａに示した駆動ＩＣ２０Ａの回路の要部拡大図である。
【図８】図７Ａに示した遅延回路２３Ａの概略構成を表す図である。
【図９】図７Ａに示した遅延回路２３Ａに入力された基準信号の出力を表すタイミングチャートである。
【図１０】本発明の実施形態に係るサーマルプリンタＹの概略構成を表す図である。
【図１１】図２Ａに示した基体１０の変形例の概略構成を表す平面図である。
【図１２】図２Ａに示した基体１０の変形例の概略構成を表す平面図である。
【図１３】図４に示した遅延回路２３の変形例の概略構成を表す図である。
【図１４】図３Ａに示した駆動ＩＣ２０の回路の変形例の概略構成を表す要部拡大図である。
【図１５】図４Ａに示した遅延回路２３の変形例の概略構成を表す図である。
【図１６】図７Ａに示した遅延回路２３Ａの変形例の概略構成を表す図である。
【図１７Ａ】本発明の実施例において発熱抵抗体の配列方向に配列した画素毎に算出した濃度情報の平均値を示したグラフであり、基板上に形成された全ての発熱部における濃度情報である。
【図１７Ｂ】本発明の実施例において発熱抵抗体の配列方向に配列した画素毎に算出した濃度情報の平均値を示したグラフであり、１つの駆動ＩＣが制御する発熱部における濃度情報である。
【発明を実施するための最良の形態】
【０００５】
以下図面を参考にして本発明の好適な実施形態を詳細に説明する。
図１に示した第１の実施形態に係るサーマルヘッドＸ１は、基体１０と駆動ＩＣ２０とを備えている。サーマルヘッドＸ１は、供給される画像データに対応した熱を記録媒体に対して伝達する機能を有するものである。この画像データは、サーマルヘッドＸ１にたとえばフレキシブルプリント基板（Flexible Printed Circuits：ＦＰＣ）３０を介して外部より供給される。記録媒体としては、たとえば加熱によって表面の濃淡が変動する感熱紙もしくは感熱フィルムと、熱伝導によって溶融したインクフィルムのインク成分を転写用紙に転写することによって像を形成するものとが用いられる。
図２Ａおよび図２Ｂに示した基体１０は、基板１１と、蓄熱層１２と、耐エッチング層１３と、抵抗体層１４と、導体層１５と、保護層１６とを含んで構成されている。
基板１１は、蓄熱層１２および耐エッチング層１３などを支持する機能を有するものである。基板１１の構成材料としては、絶縁材料が挙げられる。ここで絶縁材料とは、実質的に電流が流れないものをいい、たとえば抵抗率が１．０×１０１４［Ω・ｃｍ］以上であるものをいう。この絶縁材料としては、たとえばセラミックスと、絶縁樹脂と、シリコン材料と、ガラス材料とが挙げられる。このセラミックスとしては、たとえばアルミナセラミックスなどが挙げられる。この絶縁樹脂としては、たとえばエポキシ系樹脂やシリコン系樹脂などが挙げられる。
蓄熱層１２は、後述する発熱抵抗体１４において発生する熱の一部を一時的に蓄積する機能を有するものである。すなわち、蓄熱層１２は、発熱抵抗体１４の温度を印画に必要な所定の温度まで上昇させるのに要する時間を短くして、サーマルヘッドＸの熱応答特性を高める役割を担うものである。この蓄熱層１２は、基板１１上に位置しており、基板１１の長手方向Ｄ２，Ｄ３に延びる帯状に構成されている。また、この蓄熱層１２は、長手方向Ｄ２，Ｄ３の直交する副走査方向における断面形状が円弧状に構成されている。蓄熱層１２の構成材料としては、基板１１に比べて熱伝導率の小さい材料が挙げられる。このような材料としては、たとえばガラス材料と、エポキシ系樹脂及びポリイミド系樹脂などの樹脂材料と、が挙げられる。
耐エッチング層１３は、抵抗体層１４と導体層１５とを形成するときに蓄熱層１２を保護する機能を有するものである。この耐エッチング層１３は、蓄熱層１２上に位置している。耐エッチング層１３の構成材料としては、たとえばＳｉＯ２および窒化珪素（Ｓｉ３Ｎ４）などのＳｉ−Ｎ系無機物材料と、サイアロン（Ｓｉ・Ａｌ・Ｏ・Ｎ）などのＳｉ−Ｎ−Ｏ系無機物材料とが挙げられる。
抵抗体層１４は、耐エッチング層１３上に位置しており、導電層１５に対して電気的に接続されている。この抵抗体層１４では、該導電層１５から電圧が印加される部位が発熱抵抗体１４１として機能している。抵抗体層１４の構成材料としては、導電層１５に比べて抵抗率の大きい電気抵抗材料が挙げられる。この電気抵抗材料としては、たとえばＴａＮと、ＴａＳｉＯと、ＴａＳｉＮＯと、ＴｉＳｉＯと、ＴｉＳｉＣＯと、ＮｂＳｉＯとが挙げられる。なお、この抵抗体層１４は、蓄熱層１２上に従来周知のスパッタリング法およびフォトリソグラフィー技術を用いて形成されている。
発熱抵抗体１４１は、導電層１５からの電圧印加により発熱する。この発熱抵抗体１４１は、導電層１５からの電圧印加による発熱温度がたとえば２００℃以上３５０℃以下の範囲となるように構成される。この発熱抵抗体１４１は、蓄熱層１２の上方に位置しており、長手方向Ｄ２，Ｄ３に沿って配列されている。本実施形態においては、２つの発熱抵抗体１４１によって１組の発熱部が構成され、１つの駆動ＩＣ２０の制御する全ての発熱部によって１つの発熱部群が構成されている。また、本実施形態では、１４４組の発熱部を構成する２８８個の発熱抵抗体１４１が、その配列方向（長手方向Ｄ２，Ｄ３）において略等間隔に配列している。
導体層１５は、発熱抵抗体１４１に対して電圧を印加する機能を有するものである。この導体層１５は、第１部位１５１と、第２部位１５２と、第３部位１５３とを含んで構成される。導体層１５は、抵抗体層１４上に位置している。導体層１５の構成材料としては、たとえば金属とその合金とが挙げられる。金属としては、たとえばアルミニウムと、金と、銀と、銅とが挙げられる。この導体層１５は、従来周知のスパッタリング法およびフォトリソグラフィー技術を用いて形成されている。なお、本実施形態では、第１部位１５１と第２部位１５２との間と、第２部位１５２と第３部位１５３との間と、に位置する抵抗体層１４の一部が発熱抵抗体１４１として機能している。
第１部位１５１は、発熱抵抗体１４１に対して電力を供給する機能を有する部位である。第１部位１５１は、一端において発熱抵抗体１４１に対して電気的に接続されるとともに、他端において図示しない電源に対して電気的に接続されている。
第２部位１５２は、１つの発熱部を構成する２つの発熱抵抗体１４１を電気的に接続する機能を有するものである。第２部位１５２は、一端において１組の発熱部を構成する一方の発熱抵抗体１４１に対して電気的に接続されるとともに、他端において該１組の発熱部を構成する他方の発熱抵抗体１４１に対して電気的に接続されている。
第３部位１５３は、基準電位（たとえば０Ｖ）に維持されている部位である。第３部位１５３は、一端において発熱抵抗体１４１に対して電気的に接続されるとともに、他端において基準電位点に対して電気的に接続されている。
保護層１６は、抵抗体層１４と導体層１５とを保護する機能を有するものである。保護膜１６は、抵抗体層１４と導電層１５とを覆うように構成されている。保護層１６の構成材料としては、たとえばＳｉＯ２および窒化珪素（Ｓｉ３Ｎ４）などのＳｉ−Ｎ系無機物材料と、サイアロン（Ｓｉ・Ａｌ・Ｏ・Ｎ）などのＳｉ−Ｎ−Ｏ系無機物材料とが挙げられる。保護層１６の構成材料としては、密着性の観点から耐エッチング層１３と同種の材料が好ましい。
図３Ａは、駆動ＩＣ２０の回路の概略構成を表す図である。図３Ｂは、図３Ａに示した駆動ＩＣ２０の１組の発熱部を構成する複数の発熱抵抗体１４１の駆動を制御する部分の拡大図である。
駆動ＩＣ２０は、各発熱抵抗体１４１を発熱部ごとに選択的に駆動する機能を有するものである。駆動ＩＣ２０は、制御回路２１と、基準信号発生器２２と、遅延回路２３と、選択手段２４と、調節手段２５と、配線２６とを含んで構成される。
制御回路２１は、発熱抵抗体１４１への電力供給状態（オンまたはオフ）を発熱部ごとに制御する機能を有するものである。制御回路２１は、導体層１５（図２Ａおよび図２Ｂ参照）を介して発熱抵抗体１４１に対して電気的に接続される。制御回路２１としては、たとえばＣＭＯＳを含むトランジスタ素子とスイッチングリレーとが挙げられる。
制御回路２１は、図３Ａおよび図３Ｂに示すように、ｎＭＯＳトランジスタ２１０（ｍ）（ｍは１４４以下の自然数）によって構成されている。このｎＭＯＳトランジスタ２１０（ｍ）は、ゲート端子２１０ａ（ｍ）と、ドレイン端子２１０ｂ（ｍ）と、ソース端子２１０ｃ（ｍ）とを含んで構成されている。このｎＭＯＳトランジスタ２１０（ｍ）は、ゲート端子２１０ａ（ｍ）に正の電圧が印加されると、ドレイン端子２１０ｂ（ｍ）とソース端子２１０ｃ（ｍ）との間で電気的に導通されるように構成されている素子である。ドレイン端子２１０ｂ（ｍ）は、導体層１５の第３部位１５３に対して配線２６を介して電気的に接続されている。ソース端子２１０ｃ（ｍ）は、基準電位点に対して配線２６を介して電気的に接続されている。このような構成によると、ｎＭＯＳトランジスタ２１０（ｍ）のゲート端子２１０ａ（ｍ）への印加電圧を制御することで発熱部ごとに発熱抵抗体１４１への電力供給状態を切り替えることができる。
基準信号発生器２２は、発熱抵抗体１４１の駆動開始時期の基準となる基準信号を出力する機能を有するものである。この基準信号発生器２２は、出力端子２２ａ（ｍ）から一定間隔で正の電圧（基準信号）を出力するように構成されている。
図４に示した遅延回路２３は、発熱部ごとに該発熱部を構成する２つの発熱抵抗体１４１の駆動開始を遅延する機能を有するものである。この遅延回路２３は、ｎＭＯＳトランジスタ２１０のゲート端子２１０ａ（ｍ）に対して正の電圧が印加されるタイミングを遅延させるように構成されている。本実施形態では、基準信号発生器２２の出力する基準信号に基づいて電圧印加のタイミングの遅延が行われる。このような構成とすると、発熱部ごとに発熱抵抗体１４１の電力供給状態を異なるタイミングで切り替えることによって発熱抵抗体１４１の駆動開始を遅延することができる。遅延回路２３としては、たとえばインバータ及びバッファとが挙げられ、中でも遅延期間の設定容易性の観点からバッファが好適である。
遅延回路２３は、１つの入力端子２３ａおよび１４４個の出力端子２３ｂ（ｍ）を有している。この遅延回路２３は、入力端子２３ａに入力された信号を出力端子２３ｂ（ｍ）ごとに所定期間（遅延期間）遅延させたうえで、各出力端子２３ｂ（ｍ）から出力させるように構成されている。この遅延回路２３の入力端子２３ａは、基準信号発生器２２の出力端子２２ａに対して配線２６を介して電気的に接続している。このような構成によると、基準信号発生器２２から出力された基準信号に基づいてｎＭＯＳトランジスタ２１０のゲート端子２１０ａに対して正の電圧が印加されるタイミングを出力端子２３ｂ（ｍ）ごとに所定期間遅延させて出力することができる。
また、遅延回路２３は、入力端子２３ａから入力された基準信号を２ｎ−１（ｎは７２以下の自然数）番目に短い遅延期間で遅延させたうえで出力端子２３ｂ（２ｎ−１）から出力するとともに、入力端子２３ａから入力された基準信号を２ｎ番目に短い遅延期間で遅延させたうえで出力端子２３ｂ（１４５−（２ｎ−１））から出力するように構成されている。このような構成とすると、配列した複数の発熱抵抗体１４１の一方端から他方端に向かって２ｎ−１番目の発熱部を構成する２つの発熱抵抗体１４１の駆動開始を、２ｎ−１番目に短い遅延期間で遅延させるとともに、配列した発熱抵抗体１４１の他方端から一方端に向かって２ｎ−１番目の発熱部を構成する２つの発熱抵抗体１４１の駆動開始を、２ｎ番目に短い期間で遅延させることができる。そのため、遅延回路２３に対して入力された基準信号は、図５に示したように個々の出力端子２３ｂ（２ｎ−１）から異なる遅延期間で遅延されて出力される。
さらに、遅延回路２３は、図４に示したように、第１遅延素子２３０と、複数の第２遅延素子２３１を電気的に直列に接続した２つの直列部２３ｃ１，２３ｃ２とを含んで構成されている。第１遅延素子２３０および第２遅延素子２３１は、各々、抵抗器およびコンデンサを含んで構成されている。このような構成にすると抵抗器の電気抵抗値とコンデンサの電気容量とを調節することによって、遅延期間を所望の長さに調節することができる。なお、第２遅延素子２３１は、第１遅延素子２３０に比べて２倍の長さの遅延期間で入力された信号を遅延するように構成されている。
選択手段２４は、図３Ｂに示すように、駆動させる発熱抵抗体１４１を発熱部ごとに選択する機能を有するものである。本実施形態では、駆動ＩＣ２０の外部から入力される画像パターン信号に応じて駆動させる発熱部の選択が行われる。選択手段２４としては、たとえば記憶回路と、論理回路と、スイッチ回路とを含んで構成される電気回路などが挙げられる。なお、選択手段２４は、出力端子２４ａ（ｍ）を有しており、制御回路２１に対して出力端子２４ａ（ｍ）から正の電圧（選択信号）を印加するように構成されている。
調節手段２５は、発熱抵抗体１４１の駆動開始のタイミングを発熱部ごとに調節する機能を有するものである。本実施形態では、基準信号発生器２２の出力する基準信号と選択手段２４の出力する選択信号とに基づいて駆動開始のタイミングの調節が行われる。調節手段２５としては、たとえば抵抗器と、コンデンサと、論理回路とを含んで構成される電気回路網などが挙げられる。
本実施形態においては、論理積回路２５０（ｍ）によって構成されている。各論理積回路２５０（ｍ）は、第１入力端子２５０ａ（ｍ）と、第２入力端子２５０ｂ（ｍ）と、出力端子２５０ｃ（ｍ）とを有している。この論理積回路２５０（ｍ）は、２つの入力端子２５０ａ（ｍ），２５０ｂ（ｍ）に入力された電圧がともに正であるときに出力端子２５０ｃ（ｍ）から正の電圧を出力するように構成されている。論理積回路２５０（ｍ）の第１入力端子２５０ａ（ｍ）は、遅延回路２３の出力端子２３ｂ（ｍ）に対して配線２６を介して電気的に接続されている。第２入力端子２５０ｂ（ｍ）は、選択手段２４の出力端子２４ａ（ｍ）に対して配線２６を介して電気的に接続されている。出力端子２５０ｃ（ｍ）は、制御回路２１のｎＭＯＳトランジスタ２１０（ｍ）のゲート端子２１０ａ（ｍ）に対して配線２６を介して電気的に接続されている。このような構成とすると、選択手段２４（ｍ）から所定の選択信号（正の電圧）が入力され且つ基準信号発生器２２から遅延回路２３を介して基準信号（正の電圧）が入力されたときに制御回路２１（本実施形態におけるｎＭＯＳトランジスタ２１０（ｍ）のゲート端子２１０ａ（ｍ））に対して正の電圧を印加して、制御回路２１の制御している発熱抵抗体１４１を駆動開始させることができる。
配線２６は、駆動ＩＣ２０を構成する制御回路２１と、基準信号発生器２２と、遅延回路２３と、選択手段２４と、調節手段２５とを電気的に接続する機能を有するものである。配線２６は、制御回路２１と、基準信号発生器２２と、遅延回路２３と、選択手段２４と、調節手段２５とに接続されている。配線２６の構成材料としては、たとえば金属とその合金とが挙げられる。金属としては、たとえばアルミニウムと、金と、銀と、銅とが挙げられる。
フレキシブルプリント基板３０は、選択手段２４に対して画像パターン信号を伝送する機能を有するものである。
駆動ＩＣ２０は、基板１１上に配列される複数の発熱抵抗体１４１のうちの２つの発熱抵抗体１４１から構成される１４４組の発熱部を、発熱部ごとに異なるタイミングで駆動開始させるように構成されているので、サージを低減することができる。
また、駆動ＩＣ２０は、発熱抵抗体１４１の配列方向における一方端からｘ（ｘは自然数）番目の発熱部をｙ（ｙは自然数）番目に駆動開始するとともに、前記配列方向における一方端からｘ＋１番目の発熱部をｚ（ｚはｙ＋１以外の自然数）番目に駆動開始するように構成されている。より具体的には、駆動ＩＣ２０は、発熱部ごとに該発熱部を構成する２つの発熱抵抗体１４１の駆動開始を遅延するための遅延回路２３を備えている。この遅延回路２３は、発熱抵抗体１４１の配列方向における一方端からｘ（ｘは自然数）番目の発熱部の駆動開始をｙ（ｙは自然数）番目に短い遅延期間で遅延させるとともに、前記配列方向における一方端からｘ＋１番目の発熱部の駆動開始をｚ（ｚはｙ＋１以外の自然数）番目に短い遅延期間で遅延させる部位を有している。そのため、駆動ＩＣ２０では、たとえば最初に駆動開始した発熱部に隣り合う発熱部を最後に駆動開始させるようにすると、先に駆動開始した発熱部の発した熱が、その後に駆動開始する発熱部に伝達されることに起因する発熱ムラを低減することができる。したがって、駆動ＩＣ２０では、上述の発熱部（発熱抵抗体１４１）の発熱ムラに起因する形成画像の濃度ムラを低減することができる。
駆動ＩＣ２０において、遅延回路２３が、前記配列方向における一方端からｘ番目の発熱部の駆動開始をｙ番目に短い遅延期間で遅延させるとともに、前記配列方向における他方端からｘ番目の発熱部の駆動開始をｙ＋１番目に短い遅延期間で遅延させるので、前記配列方向における中心に対して対称的に各発熱部を駆動することにより、各発熱部における発熱量の均一性を高めることができる。加えて、駆動ＩＣ２０では、各発熱部の駆動開始順序に規則性を持たせることにより、該駆動ＩＣ２０の駆動回路の簡単化を図ることもできる。したがって、駆動ＩＣ２０では、上述の発熱部の発熱ムラに起因する形成画像の濃度ムラを低減することができるのに加え、該駆動ＩＣ２０自体の駆動回路の設計や製造の容易性を高いものとすることができる。
サーマルヘッドＸ１は、駆動ＩＣ２０を備え、駆動ＩＣ２０により駆動を制御しているため、駆動ＩＣ２０の奏する効果と同様の効果を享受することができる。つまり、サーマルヘッドＸ１では、サージを低減しつつ、上述の発熱部（発熱抵抗体１４１）の発熱ムラに起因する形成画像の濃度ムラを低減することができる。
次に、駆動ＩＣ２０の駆動方法の一例について、添付図面を参照しつつ説明する。
まず、図３Ｂに示すように、基準信号発生器２２において発生させた基準信号を出力端子２２ａから出力させ、配線２６を介して遅延回路２３の入力端子２３ａに入力させる。
次に、入力端子２３ａを介して遅延回路２３に入力された基準信号は、図４に示すように、第１の分岐点２３ｄ１で２つの基準信号に分岐される。この分岐点２３ｄ１で分岐された一方の基準信号は、分岐点２３ｄ２に向かって伝搬され、分岐された他方の基準信号は、第１遅延素子２３０において第１遅延期間遅延させたうえで分岐点２３ｄ３に向かって伝搬される。分岐点２３ｄ２に伝搬された信号は、該分岐点２３ｄ２で２つの信号にさらに分岐される。この分岐点２３ｄ２で分岐された信号の一方の信号が出力端子２３ｂ（１）から出力され、他方の信号が直列部２３ｃ１を構成する１番目の第２遅延素子２３１に入力される。また、分岐点２３ｄ３に伝搬された信号は、該分岐点２３ｄ３で２つの信号にさらに分岐される。この分岐点２３ｄ３で分岐された信号の一方の信号が出力端子２３ｂ（１４４）から出力され、他方の信号が直列部２３ｃ２を構成する１番目の第２遅延素子２３１に入力される。すなわち、出力端子２３ｂ（１４４）から出力された信号は、第１遅延素子２３０を介して出力されることとなるので、図５に示すように出力端子２３ｂ（１）から出力された信号より第１遅延期間分遅れたタイミングで出力される。各直列部２３ｃ１，２３ｃ２の１番目の第２遅延素子２３１に入力された信号は、該１番目の第２遅延素子２３１において第２遅延期間遅延させたうえで分岐点２３ｄ４，２３ｄ５に向かって伝搬される。分岐点２３ｄ４に伝搬された信号は、該分岐点２３ｄ４で２つの信号にさらに分岐される。この分岐点２３ｄ４で分岐された信号の一方の信号が出力端子２３ｂ（３）から出力され、他方の信号が直列部２３ｃ１を構成する２番目の第２遅延素子２３１に入力される。また、分岐点２３ｄ５に伝搬された信号は、該分岐点２３ｄ５で２つの信号にさらに分岐される。この分岐点２３ｄ５で分岐した信号の一方の信号が出力端子２３ｂ（１４２）から出力され、他方の信号が直列部２３ｃ２を構成する２番目の第２遅延素子２３１に入力される。すなわち、出力端子２３ｂ（３）から出力された信号は、直列部２３ｃ１を構成する１番目の第２遅延素子２３１を介して出力されることとなるので、図５に示すように出力端子２３ｂ（１）から出力された信号より第２遅延期間分遅れたタイミングで出力される。また、出力端子２３ｂ（１４２）から出力された信号は、第１遅延素子２３０および直列部２３ｃ２を構成する１番目の第２遅延素子２３１を介して出力されることとなるので、図５に示したように出力端子２３ｂ（１４４）から出力された信号より第２遅延期間分遅れたタイミングで出力される。なお、この第２遅延期間は、第１遅延期間の２倍の長さに設定されている。そのため、出力端子２３ｂ（３）から出力される信号は、出力端子２３ｂ（１４４）から出力される信号が出力を開始するタイミングと出力端子２３ｂ（１４２）から出力される信号が出力を開始するタイミングとの中間で出力されることとなる。以上のようにして、２つの直列部２３ｃ１，２３ｃ２に入力された信号は、出力端子２３ｂ（２ｎ−１）と出力端子２３ｂ（１４５−（２ｎ−１））とから交互に出力開始されることとなる。
次に、図３Ｂに示すように、遅延回路２３の出力端子２３ｂ（ｍ）から出力された信号は、配線２６を介して論理積回路２５０（ｍ）の入力端子２５０ａ（ｍ）に入力される。このとき、論理積回路２５０（ｍ）の入力端子２５０ｂ（ｍ）に対して選択手段２４の出力端子２４ａ（ｍ）から選択信号が入力されている場合、論理積回路２５０（ｍ）の出力端子２５０ｃ（ｍ）から正の電圧が出力される。この出力端子２５０ｃ（ｍ）から出力される信号は、入力端子２５０ａ（ｍ）に信号が入力されるタイミングが異なるのに基づき、各論理積回路２５０（ｍ）から異なるタイミングで出力されている。
次に、図３Ｂに示したように、論理積回路２５０（ｍ）の出力端子２５０ｃ（ｍ）から出力された信号（正の電圧）は、配線２６を介してｎＭＯＳトランジスタ２１０（ｍ）のゲート端子２１０ａ（ｍ）に対して入力される。ｎＭＯＳトランジスタ２１０（ｍ）は、この正の電圧によって駆動し、ｎＭＯＳトランジスタ２１０（ｍ）のドレイン端子２１０ｂ（ｍ）とソース端子２１０ｃ（ｍ）とが電気的に導通する。この導通により、ｎＭＯＳトランジスタ２１０（ｍ）のドレイン端子２１０ｂ（ｍ）に接続された１つの発熱部を構成する２つの発熱抵抗体１４１に電源Ｅより電力が供給され、該発熱抵抗体１４１において発熱する。
以上のようにして、本実施形態に係る駆動ＩＣ２０は、２つの発熱抵抗体１４１によって構成される発熱部の各々を異なるタイミングで駆動開始している。
駆動ＩＣ２０の駆動方法において複数の発熱部のうち一部の発熱部が、複数の発熱抵抗体１４の配列方向における一方端からｘ（ｘは自然数）番目の発熱部がｙ（ｙは自然数）番目に駆動開始されるとともに、前記配列方向における一方端からｘ＋１番目の発熱部がｚ（ｚはｙ＋１以外の自然数）番目に駆動開始される。具体的には、複数の発熱抵抗体１４の配列方向における一方端から１番目の発熱部が１番目に駆動開始され、前記配列方向における一方端から２番目の発熱部が３番目に駆動開始される。そのため、駆動ＩＣ２０の駆動方法では、先に駆動開始した発熱部の発した熱が、その後に駆動開始する発熱部に伝達されることに起因する発熱ムラを低減することができる。したがって、駆動ＩＣ２０の駆動方法では、上述の発熱部の発熱ムラに起因する形成画像の濃度ムラを低減することができる。
図６に示した第２の実施形態に係るサーマルヘッドＸ２は、基体１０に代えて基体１０Ａとした点、および駆動ＩＣ２０に代えて駆動ＩＣ２０Ａとした点において、サーマルヘッドＸ１と異なる。サーマルヘッドＸ２の他の構成については、サーマルヘッドＸ１に関して上述したのと同様である。
基体１０Ａは、各駆動ＩＣ２０Ａが駆動を制御する１４４組の発熱部が３つの発熱部群に区分され、且つ各発熱部群が４８組の同数の発熱部から構成されている点において基体１０と異なる。基体１０Ａの他の構成については、基体１０に関して上述したのと同様である。
図７Ａは、駆動ＩＣ２０Ａの回路の概略構成を表す図である。図７Ｂは図７Ａに示した駆動ＩＣ２０Ａの１組の発熱部を構成する発熱抵抗体１４の駆動を制御する部分の拡大図である。
駆動ＩＣ２０Ａは、遅延回路２３に代えて遅延回路２３Ａとした点において、駆動ＩＣ２０と異なる。駆動ＩＣ２０Ａの他の構成については、駆動ＩＣ２０に関して上述したのと同様である。
図８に示した遅延回路２３Ａは、入力端子２３Ａａから入力された基準信号をｋ（ｋは２４以下の自然数）番目に短い遅延期間で遅延させたうえで出力端子２３Ａｂ（２ｋ−１）から順次出力した後に、入力端子２３Ａａから入力された基準信号を２４＋ｋ番目に短い遅延期間で遅延させたうえで出力端子２３Ａｂ（４９−（２ｋ−１））から順次出力するように構成されている。このような構成とすると、各発熱部群における発熱部を構成する発熱抵抗体１４１の列の一方端から他方端に向かって２ｋ−１番目の発熱部を構成する２つの発熱抵抗体１４１の駆動開始をｋ番目に短い遅延期間で遅延させるとともに、該発熱抵抗体１４１の列の他方端から一方端に向かって２ｋ−１番目の発熱部を構成する２つの発熱抵抗体１４１の駆動開始を、２４＋ｋ番目に短い遅延期間で遅延させることができる。そのため、遅延回路２３Ａに対して入力された基準信号は、個々の出力端子２３Ａｂ（ｍ）から図９に示したような信号が出力される点において、遅延回路２３と異なる。
遅延回路２３Ａは、複数の第１遅延素子２３０を電気的に直列に接続した３つの直列部２３Ａｃ１，２３Ａｃ２，２３Ａｃ３を含んで構成されており、各直列部２３Ａｃ１，２３Ａｃ２，２３Ａｃ３は、異なる発熱部群に対して電気的に独立して接続されている。
駆動ＩＣ２０Ａにおいて遅延回路２３Ａが、４８の発熱部から構成される発熱部群ごとに３つに区分され、各々の発熱部群ごとに順次遅延した信号を出力している。具体的には、各発熱部群を構成する４８組の発熱部の駆動開始の制御に寄与する論理積回路２５０(m )に対して、各直列部２３Ａｃ１，２３Ａｃ２，２３Ａｃ３から同じ遅延期間で順次遅延した信号を出力して、各発熱部群を構成する発熱部を同じタイミングで順次駆動開始させている。各発熱部群の１つの発熱部を同時に駆動開始させるため、駆動ＩＣ２０Ａでは、各タイミングにおける発熱箇所が３つとなるので、各発熱部の駆動開始時の温度の均一性を高めることができる。したがって、駆動ＩＣ２０Ａでは、各発熱部における駆動開始時の温度ムラ自体の低減を図り、駆動後の発熱部（発熱抵抗体１４１）の発熱ムラに起因する形成画像の濃度ムラを低減することができる。
駆動ＩＣ２０Ａにおいて遅延回路２３Ａが、３つに区分された各発熱部群を構成する発熱抵抗体１４１のうちの、その配列方向における一方端からｘ（ｘは自然数）番目の発熱部の駆動開始をｙ（ｙは自然数）番目に短い遅延期間で遅延させるとともに、前記配列方向における該発熱部群の一方端からｘ＋１番目の発熱部の駆動開始をｚ（ｚはｙ＋１以外の自然数）番目に短い遅延期間で遅延させている。具体的には、３つに区分された各発熱部群における複数の発熱抵抗体１４１のうち、その列の一方端から１番目の発熱部の駆動開始の制御に寄与する論理積回路２５０（１）に対して、一番短い遅延期間で遅延した信号を出力し、該列の一方端から他方端に向かって２番目の発熱部の駆動開始の制御に寄与する論理積回路２５０（２）に対して、４８番目に短い遅延期間で遅延した信号を出力している。そのため、駆動ＩＣ２０Ａでは、各発熱部群において先に駆動開始した発熱部の発した熱が、その後に駆動開始する発熱部に伝達されることに起因する発熱ムラを低減することができる。したがって、駆動ＩＣ２０Ａでは、上述の発熱部（発熱抵抗体１４１）の発熱ムラに起因する形成画像の濃度ムラを低減することができる。
駆動ＩＣ２０Ａにおいて遅延回路２３Ａが、前記配列方向における各発熱部群の一方端から他方端に向かって２ｋ−１（ｋは２４以下の自然数）番目の発熱部の駆動開始をｋ番目に短い遅延期間で遅延させるとともに、前記配列方向における該発熱抵抗体１４１の他方端から一方端に向かって２ｋ−１番目の発熱部の駆動開始を２４＋ｋ番目に短い遅延期間で遅延させている。そのため、駆動ＩＣ２０Ａでは、各々の発熱部群において各発熱部の駆動開始順序に規則性を持たせることにより、該駆動ＩＣ２０Ａの駆動回路の簡単化を図ることができる。したがって、駆動ＩＣ２０Ａでは、上述の発熱部の発熱ムラに起因する形成画像の濃度ムラを低減することができるのに加え、該駆動ＩＣ２０Ａの駆動回路の設計や製造の容易性を高めることができる。
駆動ＩＣ２０Ａにおいて、各々の発熱部群が４８の同数の発熱部から構成されており、遅延回路２３Ａが各発熱部群において対応する発熱部を同じ長さの遅延期間で遅延させるので、各発熱部群における発熱量の均一性を高めることができる。加えて、駆動ＩＣ２０Ａでは、各発熱部群を構成する発熱部の駆動開始順序に規則性を持たせることにより、該駆動ＩＣ２０Ａの駆動回路の簡単化を図ることもできる。したがって、駆動ＩＣ２０では、発熱部の発熱ムラに起因する形成画像の濃度ムラを低減することができるのに加え、該駆動ＩＣ２０Ａ自体の駆動回路の設計や製造の容易性をより高いものとすることができる。
次に、駆動ＩＣ２０Ａの駆動方法の一例について、添付図面を参照しつつ説明する。
まず、図７Ｂに示したように、基準信号発生器２２において発生させた基準信号を出力端子２２ａから出力させ、配線２６を介して遅延回路２３Ａの入力端子２３Ａａに入力させる。
次に、入力端子２３Ａａを介して遅延回路２３Ａに入力された基準信号は、図８に示したように第１の分岐点２３Ａｄ１で２つの基準信号に分岐される。この分岐点２３Ａｄ１で分岐された一方の基準信号は、分岐点２３Ａｄ２に向かって伝搬され、分岐された他方の基準信号は、分岐点２３Ａｄ３に向かって伝搬される。分岐点２３Ａｄ３に伝搬された信号は、該分岐点２３Ａｄ３で２つの信号にさらに分岐される。この分岐点２３Ａｄ３で分岐された一方の信号は、分岐点２３Ａｄ４に向かって伝搬され、分岐された他方の信号は、分岐点２３Ａｄ５に向かって伝搬される。分岐点２３Ａｄ２に伝搬された信号は、該分岐点２３Ａｄ２で２つの信号にさらに分岐される。この分岐点２３Ａｄ２で分岐された信号の一方の信号が出力端子２３Ａｂ（１）から出力され、他方の信号が直列部２３Ａｃ１を構成する１番目の第１遅延素子２３０に入力される。また、分岐点２３Ａｄ４に伝搬された信号は、該分岐点２３Ａｄ４で２つの信号にさらに分岐される。この分岐点２３Ａｄ４で分岐された信号の一方の信号が出力端子２３Ａｂ（４９）から出力され、他方の信号が直列部２３Ａｃ２を構成する１番目の第１遅延素子２３０に入力される。さらに、分岐点２３Ａｄ５に伝搬された信号は、該分岐点２３Ａｄ５で２つの信号にさらに分岐される。この分岐点２３Ａｄ５で分岐された信号の一方の信号が出力端子２３Ａｂ（９７）から出力され、他方の信号が直列部２３Ａｃ３を構成する１番目の第１遅延素子２３０に入力される。すなわち、図９に示したように、出力端子２３Ａｂ（１），２３Ａｂ（４９），２３Ａｂ(（９７）から信号が同じタイミングで出力される。各直列部２３Ａｃ１，２３Ａｃ２，２３Ａｃ３の１番目の第１遅延素子２３０に入力された信号は、該１番目の第１遅延素子２３０において第１遅延期間遅延させたうえで分岐点２３Ａｄ６，２３Ａｄ７，２３Ａｄ８に向かって伝搬される。分岐点２３Ａｄ６に伝搬された信号は、該分岐点２３Ａｄ６で２つの信号にさらに分岐される。この分岐点２３Ａｄ６で分岐された信号の一方の信号が出力端子２３Ａｂ（３）から出力され、他方の信号が直列部２３Ａｃ１を構成する２番目の第１遅延素子２３０に入力される。また、分岐点２３Ａｄ７に伝搬された信号は、該分岐点２３Ａｄ７で２つの信号にさらに分岐される。この分岐点２３Ａｄ７で分岐した信号の一方の信号が出力端子２３Ａｂ（５１）から出力され、他方の信号が直列部２３Ａｃ２を構成する２番目の第１遅延素子２３０に入力される。さらに、分岐点２３Ａｄ８に伝搬された信号は、該分岐点２３Ａｄ８で２つの信号にさらに分岐される。この分岐点２３Ａｄ８で分岐した信号の一方の信号が出力端子２３Ａｂ（９９）から出力され、他方の信号が直列部２３Ａｃ３を構成する２番目の第１遅延素子２３０に入力される。すなわち、出力端子２３Ａｂ（３）から出力された信号は、直列部２３Ａｃ１を構成する１番目の第１遅延素子２３０を介して出力されることとなるので、図９に示したように、出力端子２３Ａｂ（１）から出力された信号より第１遅延期間分遅れたタイミングで出力される。また、出力端子２３Ａｂ（５１）から出力された信号は、直列部２３Ａｃ２を構成する１番目の��１遅延素子２３０を介して出力されることとなるので、図９に示したように出力端子２３Ａｂ（４９）から出力された信号より第１遅延期間分遅れたタイミングで出力される。さらに、出力端子２３Ａｂ（９９）から出力された信号は、直列部２３Ａｃ３を構成する１番目の第１遅延素子２３０を介して出力されることとなるので、図９に示したように、出力端子２３Ａｂ（９７）から出力された信号より第１遅延期間分遅れたタイミングで出力される。すなわち、出力端子２３Ａｂ（３），２３Ａｂ（５１），２３Ａｂ（９９）から信号が同じタイミングで出力される。以上のようにして、３つの直列部２３Ａｃ１，２３Ａｃ２，２３Ａｃ３に入力された信号は、出力端子２３Ａｂ（２ｋ−１）と出力端子２３Ａｂ（４８＋（２ｋ−１））と出力端子２３Ａｂ（９６＋（２ｋ−１））とから順次同じタイミングで出力開始された後、出力端子２３Ａｂ（４９−（２ｋ−１））と出力端子２３Ａｂ（９７−（２ｋ−１））と出力端子２３Ａｂ（１４５−（２ｋ−１））とから順次同じタイミングで出力開始されることとなる。
次に、図７Ｂに示したように、遅延回路２３Ａの出力端子２３Ａｂ（ｍ）から出力された信号は、配線２６を介して論理積回路２５０（ｍ）の入力端子２５０ａ（ｍ）に入力される。このとき、論理積回路２５０（ｍ）の入力端子２５０ｂ（ｍ）に対して選択手段２４の出力端子２４ａ（ｍ）から選択信号が入力されている場合、論理積回路２５０（ｍ）の出力端子２５０ｃ（ｍ）から正の電圧が出力される。この出力端子２５０ｃ（ｍ）から出力される信号は、入力端子２５０ａ（ｍ）に信号が入力されるタイミングが異なるのに基づき、各論理積回路２５０（ｍ）から異なるタイミングで出力されている。
次に、図７Ｂに示したように、論理積回路２５０（ｍ）の出力端子２５０ｃ（ｍ）から出力された信号（正の電圧）は、配線２６を介してｎＭＯＳトランジスタ２１０（ｍ）のゲート端子２１０ａ（ｍ）に対して入力される。ｎＭＯＳトランジスタ２１０（ｍ）は、この正の電圧によって駆動し、ｎＭＯＳトランジスタ２１０（ｍ）のドレイン端子２１０ｂ（ｍ）とソース端子２１０ｃ（ｍ）とが電気的に導通する。この導通により、ｎＭＯＳトランジスタ２１０（ｍ）のドレイン端子２１０ｂ（ｍ）に接続された１組の発熱部を構成する２つの発熱抵抗体１４１に電源Ｅより電力が供給され、該発熱抵抗体１４１において発熱する。
以上のようにして、本実施形態に係る駆動ＩＣ２０Ａは、３つに区分された各発熱部群において、２つの発熱抵抗体１４１によって構成される発熱部の各々を異なるタイミングで駆動開始している。
駆動ＩＣ２０Ａの駆動方法では、３つに区分された各発熱部群を構成する発熱抵抗体１４１のうちの、その配列方向における一方端からｘ（ｘは自然数）番目の発熱部がｙ（ｙは自然数）番目に駆動開始されるとともに、前記配列方向における該発熱部群の一方端からｘ＋１番目の発熱部がｚ（ｚはｙ＋１以外の自然数）番目に駆動開始されている。具体的には、複数の発熱抵抗体１４１の配列方向における各発熱部群の一方端から１番目の発熱部が１番目に駆動開始されるとともに、該配列方向における一方端から２番目の発熱部が４８番目に駆動開始される。そのため、駆動ＩＣ２０Ａの駆動方法では、各発熱部群において先に駆動開始した発熱部の発した熱が、その後に駆動開始する発熱部に伝達されることに起因する発熱ムラを低減することができる。したがって、駆動ＩＣ２０Ａでは、上述の発熱部（発熱抵抗体１４１）の発熱ムラに起因する形成画像の濃度ムラを低減することができる。
図１０に示したサーマルプリンタＹは、サーマルヘッドＸ１と、搬送機構４０と、画像信号出力手段５０とを含んで構成される。このサーマルプリンタＹは、記録媒体６０に対して印画を行う機能を有するものである。なお、本実施形態ではサーマルヘッドＸ１を採用して説明するが、サーマルヘッドＸ２に置き換えてもよい。
搬送機構４０は、記録媒体６０をＤ１方向に搬送しつつ該記録媒体６０をサーマルヘッドＸ１の発熱抵抗体１４１に接触させる機能を有するものである。この搬送機構４０は、プラテンローラ４１と、搬送ローラ４２，４３，４４，４５とを含んで構成されている。
プラテンローラ４１は、記録媒体６０を発熱抵抗体１４１に押し付ける機能を有するものである。プラテンローラ４１は、発熱抵抗体１４１に接触した状態で回転可能に支持されている。このプラテンローラ４１は、たとえば円柱状の基体の外表面を弾性部材により被覆することで構成されている。基体は、たとえばステンレスなどの金属により構成されており、弾性部材は、たとえばブタジエンゴムにより構成されている。
搬送ローラ４２，４３，４４，４５は、記録媒体６０を所定の経路に沿って搬送する機能を有するものである。すなわち、搬送ローラ４２，４３，４４，４５は、サーマルヘッドＸ１の発熱抵抗体１４１とプラテンローラ４１との間に記録媒体６０を供給するとともに、サーマルヘッドＸ１の発熱抵抗体１４１とプラテンローラ４１との間から記録媒体６０を引き抜く機能を担っている。これらの搬送ローラ４２，４３，４４，４５は、たとえば金属製の円柱状部材により構成したものであってもよいし、円柱状の基体の外表面を弾性部材により被覆した構成であってもよい。
画像信号出力手段５０は、駆動ＩＣ２０に画像パターン信号を入力する機能を有するものである。すなわち、画像信号出力手段５０は、導体層１５を介して発熱抵抗体１４１に印加される電圧を制御するための画像パターン信号を、駆動ＩＣ２０に対してフレキシブルプリント基板３０を介して供給する機能を担うものである。
サーマルプリンタＹでは、搬送ローラ４２，４３，４４，４５によって、プラテンローラ４１とサーマルヘッドＸ１の発熱抵抗体１４１との間に記録媒体６０が供給される。その一方で、サーマルプリンタＹでは、画像信号出力手段５０によって駆動ＩＣ２０に画像パターン信号が供給される。駆動ＩＣ２０は、画像パターン信号に基づいて発熱抵抗体１４１に印加される電圧を制御して、目的とする発熱抵抗体１４１を選択的に発熱させる。以上のようにして、サーマルプリンタＹでは、所望の画像パターンを記録媒体６０に形成する。
サーマルプリンタＹは、サーマルヘッドＸ１あるいはサーマルヘッドＸ２を備えている。そのため、サーマルプリンタＹでは、サーマルヘッドＸ１あるいはサーマルヘッドＸ２の奏する効果と同様の効果を享受することができる。つまり、サーマルプリンタＹでは、サージを低減しつつ、上述の発熱部（発熱抵抗体１４１）の発熱ムラに起因する形成画像の濃度ムラを低減することができるのである。
以上、本発明の具体的実施形態を示したが、本発明はこれに限定されるものではなく、本発明の要旨から逸脱しない範囲内で種々の変更が可能である。
本実施形態に係る基体１０において、発熱抵抗体１４１は、２つの発熱抵抗体１４１が導体層１５の第２部位１５２を介して電気的に直列に接続され、１組の発熱部を構成しているが、このような構造に限るものでない。たとえば図１１に示したように、複数の発熱抵抗体１４に対して電気的に接続される第１部位１５１Ｂを含んで導体層１５Ｂが構成されており、１つの発熱抵抗体１４１が１つの発熱部を構成していてもよい。
本実施形態に係る基体１０において、導体層１５は、１つの発熱部を構成する１つの発熱抵抗体１４１に対して電気的に接続される１つの第１部位１５１を含んで構成されているが、このような構造に限るものでない。たとえば図１２に示したように、導体層１５Ｃが異なる発熱部を構成する発熱抵抗体１４１に対して電気的に接続される１つの入力用導体部１５１Ｃを含んで構成されていてもよい。
本実施形態に係る駆動ＩＣ２０は、サーマルヘッドＸ１を駆動するのに用いられているが、このような用途に限るものではなく、たとえば発熱抵抗体を有するインクジェットヘッドなどを駆動するのに用いてもよい。この駆動ＩＣ２０を用いたインクジェットヘッドでは、発熱部（発熱抵抗体１４１）の発熱ムラを低減し、インクの吐出量のバラツキを低減できる。
本実施形態に係る駆動ＩＣ２０の制御回路２１を構成するｎＭＯＳトランジスタ２１０(m)は、各々が１つの発熱部を構成する発熱抵抗体１４１への電力供給状態を制御しているが、このような構成に限るものでない。たとえば１つのｎＭＯＳトランジスタ２１０(m)が複数の発熱部を構成する発熱抵抗体１４１への電力供給状態を制御していてもよい。
本実施形態に係る駆動ＩＣ２０の基準信号発生器２２は、駆動ＩＣ２０の構成要素とされているが、これに限るものではなく、たとえば基準信号発生器２２を駆動ＩＣ２０の外部に備え、駆動ＩＣ２０に基準信号を出力する構造としていてもよい。
本実施形態に係る駆動ＩＣ２０において、遅延回路２３は、１つの第１遅延素子２３０と、複数の第２遅延素子２３１が電気的に直列に接続した２つの直列部２３ｃ１，２３ｃ２とを含んで構成されているが、このような構造に限るものでない。たとえば図１３に示すように、遅延回路２３Ｂは、入力端子２３Ｂａと複数の出力端子２３Ｂｂ（ｍ）の各々との間に、異なる遅延期間（たとえば第１遅延素子２３０や第２遅延素子２３１）を有する遅延素子が電気的に接続される構造としていてもよい。
本発明に係る駆動ＩＣ２０において、遅延回路２３は、基準信号発生器２２の出力端子２２ａと論理積回路２５０（ｍ）の第１入力端子２５０ａ（ｍ）との間に設けられているが、このような構成に限るものでない。たとえば図１４に示すように、複数の入力端子２３Ｃａ（ｍ）と複数の出力端子２３Ｃｂ（ｍ）を有する遅延回路２３Ｃが、ｎＭＯＳトランジスタ２１０のゲート端子２１０（ｍ）と論理積回路２５０の出力端子２５０ｃ（ｍ）との間に設けられていてもよい。
本実施形態に係る駆動ＩＣ２０において、遅延回路２３は、発熱抵抗体１４の配列方向の一方端からｘ番目の発熱部の駆動開始をｙ番目に短い遅延期間で遅延するとともに、前記配列方向の他方端からｘ番目の発熱部の駆動開始をｙ＋１番目に短い遅延期間で遅延するように構成されているが、このような構成に限るものでない。たとえば先に駆動開始した発熱部の発した熱が、その後に駆動開始する発熱部に伝達されることに起因する発熱ムラを最も低減することのできる最適な駆動開始の順番をシミュレーションによって導出して、そのシミュレーション結果に基づいて調整された駆動ＩＣにより発熱部を駆動開始するように構成してもよい。このような駆動ＩＣは、たとえば図１３に示すような遅延回路２３Ａを用いて実現される。
本実施形態に係る駆動ＩＣ２０において、遅延回路２３は、発熱抵抗体１４の配列方向の一方端からｘ番目の発熱部の駆動開始をｙ番目に短い遅延期間で遅延するとともに、前記配列方向の他方端からｘ番目の発熱部の駆動開始をｙ＋１番目に短い遅延期間で遅延するように構成されているが、このような構成に限るものではない。たとえば複数の発熱部のうちの全てを発熱抵抗体１４の配列方向における一方端からｘ（ｘは自然数）番目の発熱部の駆動開始をｙ（ｙは自然数）番目に短い遅延期間で遅延するとともに、該発熱抵抗体１４の配列方向における一方端からｘ＋１番目の発熱部の駆動開始をｚ（ｚはｙ＋１以外の自然数）番目に短い遅延期間で遅延するように構成していてもよい。このような構成の駆動ＩＣとしては、たとえば入力端子２３ａから入力された基準信号をｎ番目に短い遅延期間で遅延させたうえで出力端子２３ｂ（２ｎ−１）から出力するとともに、入力端子２３ａから入力された基準信号を７２＋ｎ番目に短い遅延期間で遅延させたうえで出力端子２３ｂ（２ｎ）から出力するように構成したものがある。駆動ＩＣをこのような構成とすると、配列した複数の発熱抵抗体１４の一方端から他方端に向かって２ｎ−１（ｎは７２以下の自然数）番目の発熱部の駆動開始をｎ番目に短い遅延期間で遅延させるとともに、配列した発熱抵抗体１４の一方端から他方端に向かって２ｎ番目の発熱部の駆動開始を７２＋ｎ番目に短い期間で遅延させることができる。また、このような駆動ＩＣの回路構成としては、たとえば図１５に示すような、１つの第１遅延素子２３０および複数の第２遅延素子２３１を電気的に直列にした直列部を含んで構成されるものが挙げられる。
本実施形態に係る駆動ＩＣ２０Ａにおいて、遅延回路２３Ａは、入力端子２３Ａａに入力された信号を各発熱部群における出力端子２３Ａｂ（ｍ）から同じタイミングで出力されるように構成されているが、このような構成に限るものではなく、たとえば出力端子の各々から異なるタイミングで出力されるように構成されていてもよい。このような駆動ＩＣは、たとえば駆動ＩＣ２０Ａの遅延回路２３Ａを構成する、図８に示した第１遅延素子２３０を第３遅延素子に代え、且つ図８に示した分岐点２３Ｄｄ１と分岐点２３Ｄｄ３との間および分岐点２３Ｄｄ３と分岐点２３Ｄｄ５との間に、新しく第１遅延素子２３０を電気的に直列に接続することによって実現することができる。なお、第３遅延素子は、入力された信号を第１遅延期間の３倍の期間分遅れたタイミングで出力されるように構成されている。遅延回路をこのような構成とすることによって、全ての発熱部を異なるタイミングで駆動開始することができるので、サージをより低減することができる。
本実施形態に係る駆動ＩＣ２０Ａにおいて、遅延回路２３Ａは、各発熱部群における発熱抵抗体１４の配列方向の一方端から他方端に向かって２ｋ−１番目（ｋは２４以下の自然数）の発熱部の駆動開始をｋ番目に短い遅延期間で遅延するとともに、該配列方向の他方端から一方端に向かって２ｋ−１番目の発熱部の駆動開始を２４＋ｋ番目に短い遅延期間で遅延するように構成されているが、このような構成に限るものでない。たとえば各発熱部群における全ての発熱部において、発熱抵抗体１４の配列方向の一方端からｘ（ｘは自然数）番目の発熱部の駆動開始をｙ（ｙは自然数）番目に短い遅延期間で遅延するとともに、配列方向の一方端からｘ＋１番目の発熱部の駆動開始をｚ（ｚはｙ＋１以外の自然数）番目に短い遅延期間で遅延するように構成してもよい。このような構成の駆動ＩＣとしては、たとえば入力端子２３Ａａから入力された基準信号をｋ番目に短い遅延期間で遅延させたうえで出力端子２３Ａｂ（２ｋ−１）から出力するとともに、入力端子２３ａから入力された基準信号を２４＋ｋ番目に短い遅延期間で遅延させたうえで出力端子２３Ａｂ（２ｋ−１）から出力するように構成されたものがある。駆動ＩＣをこのような構成とすると、配列した複数の発熱抵抗体１４の各発熱部群における一方端から他方端に向かって２ｋ−１（ｋは２４以下の自然数）番目の発熱部の駆動開始をｋ番目に短い遅延期間で遅延させるとともに、配列した発熱抵抗体１４の一方端から他方端に向かって２ｋ番目の発熱部の駆動開始を２４＋ｋ番目に短い期間で遅延させることができる。また、このような駆動ＩＣの回路構成としては、たとえば図１６に示すような、複数の第１遅延素子２３０を電気的に直列にした３つの直列部２３Ｅｃ１，２３Ｅｃ２，２３Ｅｃ３を含んで構成されるものが挙げられる。また、駆動ＩＣ２０Ａは、各発熱部群における発熱抵抗体１４の配列方向の一方端からｘ番目の発熱部の駆動開始をｙ番目に短い遅延期間で遅延するとともに、該発熱部群における前記配列方向の他方端からｘ番目の発熱部の駆動開始をｙ＋１番目に短い遅延期間で遅延するように構成されていてもよい。この場合、前記配列方向における中心に対して対称的に各発熱部を駆動することにより、各発熱部における発熱量の均一性を高めることができる。したがって、このような駆動ＩＣでは、上述の発熱ムラに起因する形成画像の濃度ムラを低減することができるのに加え、該駆動ＩＣを実現する駆動回路の設計や製造の容易性を高めることができる。なお、このような駆動ＩＣは、たとえば遅延回路を、発熱部群における前記配列方向の一方端からｘ番目の発熱部の駆動開始をｙ番目に短い遅延期間で遅延するとともに、該発熱部群における前記配列方向の他方端からｘ番目の発熱部の駆動開始をｙ＋１番目に短い遅延期間で遅延するように構成することによって実現することができる。
本実施形態に係る駆動ＩＣ２０Ａにおいて、遅延回路２３Ａは、各々の発熱部群に対して電気的に独立して接続される直列部２３Ａｃ１，２３Ａｃ２，２３Ａｃ３を含んで構成されているが、このような構成に限るものでない。たとえば遅延回路に入力された信号を同じ遅延期間で遅延して出力する出力端子（たとえば図８における出力端子２３Ａｂ（１），２３Ａｂ（４９），２３Ａｂ（９７））に対して、電気的に並列に接続される１つの直列部を含んで構成されるものであってもよい。
本実施形態に係る駆動ＩＣ２０の選択手段２４は、駆動ＩＣ２０の構成要素とされているが、これに限るものではなく、選択手段を駆動ＩＣ２０の外部に備え、駆動ＩＣ２０に選択信号を出力する構造としていてもよい。
［実施例］
本実施例では、本発明に係るサーマルヘッドを用いて形成した画像の濃度ムラについて検討した。なお、本実施例においては、１つの発熱抵抗体によって１つの発熱部が構成され、駆動ＩＣで制御する全ての発熱部によって１つの発熱部群が構成されている。
まず、本発明の実施例に係る駆動ＩＣを製造した。この駆動ＩＣの製造に当たっては、配列した１４４の発熱部を、その列の一方端から他方端に向かってｋ（ｋは奇数）番目の発熱部をｋ番目に駆動開始するとともに、該列の他方端から一方端に向かってｋ番目の発熱部をｋ＋１番目に駆動開始するように設計した。また、発熱部が駆動開始する間隔を７［ｎｓ］として遅延回路の遅延期間を設計した。次いで、上記の設計に基づいて集積回路を製造し、本発明の実施例に係る駆動ＩＣ（以下、「駆動ＩＣ−Ａ」とする）とした。
また、比較例となるような駆動ＩＣを製造した。この駆動ＩＣの製造に当たっては、配列した複数の発熱部を、その列の一方端から他方端に向かって１つの発熱部ごとに順次駆動開始するように設計した。また、発熱部を駆動開始する間隔を駆動ＩＣ−Ａと同じにすべく、７［ｎｓ］として遅延回路の遅延期間を設計した。次いで、上記の設計に基づいて集積回路を製造し、比較例の駆動ＩＣ（以下、「駆動ＩＣ−Ｂ」とする）とした。
次に、図５に示すようなＡｌＯ3からなる基体に３つの駆動ＩＣ−Ａを搭載し、本発明の実施例に係るサーマルヘッド（以下、「サーマルヘッドＡ」とする）とした。同様に、ＡｌＯ3からなる基体に３つの駆動ＩＣ−Ｂを搭載し、従来のサーマルヘッド（以下、「サーマルヘッドＢ」とする）とした。なお、これらの基体には、４３２組の発熱部が形成され、１つの発熱部に１つのドットが対応している。ここで形成された発熱抵抗体（発熱部）の配列方向に対するドットの線密度は、２００［ｄｏｔ／ｉｎｃｈ］である。また、各発熱抵抗体の配列方向に対する長さは、約０．１１０［ｍｍ］であり、配列方向に垂直な方向に対する長さは、約０．１３２［ｍｍ］である。結果、発熱部の抵抗値は、約６００［Ｏｈｍ］となった。
次に、サーマルヘッドＡ，Ｂの発熱抵抗体に対して感熱紙をプラテンローラによって押接させつつ、該感熱紙を搬送ローラによって搬送し、一面が灰色（中間色）の画像を以下の条件で形成した。その後に、形成した画像を目視によって評価した。
＜駆動ＩＣを含む駆動回路への印加条件＞
発熱部の駆動を制御するトランジスタに対する印加電圧…３．０［Ｖ］
発熱部に対して印加する電気パルスの電圧…２４［Ｖ］
発熱部に対する１つの電気パルスの印加時間…１２［μｓ］
１ドットの形成時に発熱部に対する電気パルスの印加回数…２５［パルス］
＜感熱紙の給紙条件＞
搬送速度…２５［ｍｍ／ｓ］
プラテンローラの押圧力…１２［Ｎ］
プラテンローラの直径…１８［ｍｍ］
搬送ローラの材質…シリコンゴム
プラテンローラの材質…シリコンゴム
評価の結果、サーマルヘッドＡを用いて形成した画像（以下、「画像Ａ」とする）は、サーマルヘッドＢを用いて形成した画像（以下、「画像Ｂ」とする）に比べて、濃度ムラの程度が低減されていることが分かった。
次に、パソコン上で画像編集ソフト（Ｐｈｏｔｏｓｈｏｐ、Ａｄｏｂｅ  Ｓｙｓｔｅｍｓ  Ｉｎｃｏｒｐｏｒａｔｅｄ製）を介してスキャナ（ＣａｎｏＳｃａｎ  Ｄ２４００Ｕ、キヤノン株式会社製）を以下の設定で操作し、形成した各画像Ａ，Ｂを２５６階調のビットマップ形式で保存することで、画像を電子化した。
＜スキャナの設定条件＞
カラー設定…グレースケール
画素密度…２００［ｄｐｉ］
次に、電子化した画像から画素ごとの濃度を示す数値（以下「階調値」とする）を取り出した。取り出した数値を基に搬送方向に配列した８０の画素における平均値を算出した後に、発熱抵抗体の配列方向に配列した画素ごとの平均値を導出した。図１７Ａおよび図１７Ｂは、発熱抵抗体の配列方向に配列した画素ごとの階調値の平均値を示したグラフである。なお、この階調値は、値が小さいほど濃度が濃く、値が大きいほど濃度が薄いことを意味している。
図１７Ａから分かるように、画像Ｂにおける階調値（１５９．１以上１７３．５以下）に対して、画像Ａにおける階調値（１８９．５以上２０２．７以下）は小さくなっている。また、画像Ｂにおいては、発熱部を駆動する駆動ＩＣが異なる部位（配列した全発熱抵抗体の一方端から数えて１４１番目から１４８番目までのドット（発熱抵抗体の配列方向において約１ｍｍの長さに相当する））における階調値の差が大きい（７．０）。これに対して、画像Ａにおいては、発熱部を駆動する駆動ＩＣが異なる部位（配列した全発熱抵抗体の一方端から数えて１４１番目から１４８番目までのドット）における階調値の差が小さい（０．２）ことが分かった。さらに、図１７Ｂからは、画像Ｂにおいて発熱抵抗体の配列方向における一方端から数えて１番目から１４４番目までのドットを制御する１つの駆動ＩＣで駆動を制御する発熱部群における階調値のバラツキ幅１０．５（階調値：１６１．６以上１７２．１以下）に対して、画像Ａにおいて発熱抵抗体の配列方向における一方端から数えて１番目から１４４番目までのドットを制御する１つの駆動ＩＣで駆動を制御する発熱部群における階調値のバラツキ幅５．９（階調値：１９３．７以上１９９．６以下）は、ほぼ半減していることが分かった。
この結果より、サーマルヘッドＡは、サーマルヘッドＢに比べて駆動する発熱部の発熱ムラを低減し、発熱部の温度が過度に高温となるのを低減しているのが明らかになった。また、サーマルヘッドＡでは、発熱部を駆動する駆動ＩＣが変わる部位において、形成した画像の濃度差がサーマルヘッドＢより小さいことから、駆動ＩＣが変わる部位における濃度ムラがより視認しし難くなっているのが明らかになった。
加えて、サーマルヘッドＡでは、１つの駆動ＩＣによって制御される発熱抵抗体のうち、前半に駆動開始される発熱部および後半に駆動開始される発熱部の大半が交互に配列している。つまり、画像Ａでは、濃度の相対的に濃い画素と薄い画素とが交互に配列することになる。したがって、サーマルヘッドＡでは、その濃度ムラを実質的に視認し難い状態とすることができる。
本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のものである。
【図１】
2008117835.tif 000003
【図２Ａ】
2008117835.tif 000004
【図２Ｂ】
2008117835.tif 000005
【図３Ａ】
2008117835.tif 000006
【図３Ｂ】
2008117835.tif 000007
【図４】
2008117835.tif 000008
【図５】
2008117835.tif 000009
【図６】
2008117835.tif 000010
【図７Ａ】
2008117835.tif 000011
【図７Ｂ】
2008117835.tif 000012
【図８】
2008117835.tif 000013
【図９】
2008117835.tif 000014
【図１０】
2008117835.tif 000015
【図１１】
2008117835.tif 000016
【図１２】
2008117835.tif 000017
【図１３】
2008117835.tif 000018
【図１４】
2008117835.tif 000019
【図１５】
2008117835.tif 000020
【図１６】
2008117835.tif 000021
【図１７Ａ】
2008117835.tif 000022
【図１７Ｂ】
2008117835.tif 000023
【国際調査報告】
2008117835.tif 000024
2008117835.tif 000025
2008117835.tif 000026
2008117835.tif 000027
2008117835.tif 000028
2008117835.tif 000029
2008117835.tif 000030