(57)【要約】  ミキサ回路と、このミキサ回路の出力特性の線形範囲を補償する線形範囲補償回路を備える。ミキサ回路は、出力端子と電源ラインの間に接続された負荷抵抗を有する。線形範囲補償回路は、ミキサ回路の出力電圧の中点電圧が、広い線形範囲が得られる場合の中点電圧よりも高いときに、ミキサ回路の負荷抵抗を流れる電流量を増やし、その負荷抵抗での電圧降下量が大きくなるように制御する。また、線形範囲補償回路は、ミキサ回路の出力電圧の中点電圧が、広い線形範囲が得られる場合の中点電圧よりも低いときに、ミキサ回路の負荷抵抗を流れる電流量を減らし、その負荷抵抗での電圧降下量が小さくなるように制御する。それによって、線形範囲が広くなるように、ミキサ回路の出力電圧の中点電圧を制御する。
2008129629.tif 000002
【特許請求の範囲】
【請求項１】
出力端子と電源ラインの間に負荷抵抗が接続されたミキサ回路と、
前記ミキサ回路の出力電圧の中点電圧に応じて、前記負荷抵抗を流れる電流量を制御する線形範囲補償回路と、
を備えることを特徴とするミキサ。
【請求項２】
前記線形範囲補償回路は、前記ミキサ回路の出力電圧の中点電圧が所望の電圧よりも高いときに前記負荷抵抗を流れる電流量を増やし、前記ミキサ回路の出力電圧の中点電圧が所望の電圧よりも低いときに前記負荷抵抗を流れる電流量を減らすように制御することを特徴とする請求項１に記載のミキサ。
【請求項３】
前記線形範囲補償回路の出力信号は、局発信号の入力端に対して、前記出力端子の反対側にフィードバックされることを特徴とする請求項１に記載のミキサ。
【請求項４】
前記ミキサ回路は、電流源と、該電流源に接続され、かつ外部から入力信号が入力する第１の差動対と、該第１の差動対の第１の出力端に入力端が接続された第１のカレントミラー回路と、前記第１の差動対の第２の出力端に入力端が接続された第２のカレントミラー回路と、前記第１のカレントミラー回路の出力端に接続され、かつ外部から局発信号が入力する第２の差動対と、前記第２のカレントミラー回路の出力端に接続され、かつ外部から局発信号が入力する第３の差動対と、を有し、
該ミキサ回路の第１の出力端に、第１の負荷抵抗の一端と前記第２の差動対の第１の出力端と前記第３の差動対の第２の出力端と前記線形範囲補償回路の第１の入力端が接続され、
該ミキサ回路の第２の出力端に、第２の負荷抵抗の一端と前記第２の差動対の第２の出力端と前記第３の差動対の第１の出力端と前記線形範囲補償回路の第２の入力端が接続され、
前記第１のカレントミラー回路の出力端に前記線形範囲補償回路の第１の出力端が接続され、
前記第２のカレントミラー回路の出力端に前記線形範囲補償回路の第２の出力端が接続され、
前記線形範囲補償回路は、該ミキサ回路の第１の出力端および第２の出力端の電圧の中点電圧が所望の電圧になるように、前記第１のカレントミラー回路の出力端および前記第２のカレントミラー回路の出力端に流す電流量を制御することを特徴とする請求項１に記載のミキサ。
【請求項５】
前記ミキサ回路は、第１の電流源と、該第１の電流源に接続され、かつ外部から入力信号が入力する第１の差動対と、該第１の差動対の第１の出力端に入力端が接続された第２の電流源と、前記第１の差動対の第２の出力端に入力端が接続された第３の電流源と、前記第２の電流源の入力端に接続され、かつ外部から局発信号が入力する第２の差動対と、前記第３の電流源の入力端に接続され、かつ外部から局発信号が入力する第３の差動対と、を有し、
該ミキサ回路の第１の出力端に、前記第１の負荷抵抗の一端と前記第２の差動対の第１の出力端と前記第３の差動対の第２の出力端と前記線形範囲補償回路の第１の入力端が接続され、
該ミキサ回路の第２の出力端に、前記第２の負荷抵抗の一端と前記第２の差動対の第２の出力端と前記第３の差動対の第１の出力端と前記線形範囲補償回路の第２の入力端が接続され、
前記第２の電流源の入力端に前記線形範囲補償回路の第１の出力端が接続され、
前記第３の電流源の入力端に前記線形範囲補償回路の第２の出力端が接続され、
前記線形範囲補償回路は、該ミキサ回路の第１の出力端および第２の出力端の電圧の中点電圧が所望の電圧になるように、前記第２の電流源の入力端および前記第３の電流源の入力端に流す電流量を制御することを特徴とする請求項１に記載のミキサ。
【請求項６】
前記ミキサ回路は、電流源と、該電流源に接続され、かつ外部から入力信号が入力する第１の差動対と、該第１の差動対の第１の出力端に入力端が接続された第１のカレントミラー回路と、前記第１の差動対の第２の出力端に入力端が接続された第２のカレントミラー回路と、前記第１のカレントミラー回路の出力端に接続され、かつ外部から局発信号が入力する第２の差動対と、前記第２のカレントミラー回路の出力端に接続され、かつ外部から局発信号が入力する第３の差動対と、を有し、
該ミキサ回路の第１の出力端に、前記第１の負荷抵抗の一端と前記第２の差動対の第１の出力端と前記第３の差動対の第２の出力端と前記線形範囲補償回路の第１の入力端が接続され、
該ミキサ回路の第２の出力端に、前記第２の負荷抵抗の一端と前記第２の差動対の第２の出力端と前記第３の差動対の第１の出力端と前記線形範囲補償回路の第２の入力端が接続され、
前記第１のカレントミラー回路の入力端に前記線形範囲補償回路の出力端が接続され、
前記第２のカレントミラー回路の入力端に前記線形範囲補償回路の出力端が接続され、
前記線形範囲補償回路は、該ミキサ回路の第１の出力端および第２の出力端の電圧の中点電圧が所望の電圧になるように、前記第１のカレントミラー回路の入力端および前記第２のカレントミラー回路の入力端に流れる電流量を制御することを特徴とする請求項１に記載のミキサ。
【請求項７】
前記ミキサ回路は、ＣＭＯＳ回路で構成されていることを特徴とする請求項１〜６のいずれか一つに記載のミキサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信分野において高周波の受信信号を中間周波信号に引き下げたり、中間周波信号を高周波の送信信号に引き上げるミキサに関するものである。
【背景技術】
【０００２】
図１０は、従来のミキサの構成を示す図である。図１０に示すように、従来、バイポーラトランジスタにより構成されるミキサが公知である（例えば、特許文献１参照。）。バイポーラトランジスタは、高周波でもトランスコンダクタンスｇｍが高い。それゆえ、抵抗１の抵抗値Ｒ１が小さくても、１／ｇｍを無視することができる。ミキサの利得は、抵抗１の抵抗値Ｒ１に対する抵抗２の抵抗値Ｒ２の値、すなわち［Ｒ２／Ｒ１］で決まる。【０００３】
しかしながら、バイポーラトランジスタを用いると、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造でミキサを構成するよりも、高くなるという欠点がある。また、図１０に示すミキサには、Ｉｏの電流源が１個と２Ｉｏの電流源が２個あるため、Ｉｏの電流源が発するノイズをＩｎとすると、合計で５Ｉｎのノイズが発生することになり、ノイズが大きいという欠点もある。【０００４】
一方、ＣＭＯＳ構造では、トランスコンダクタンスｇｍが低いため、高周波回路に、バイポーラトランジスタの場合のような抵抗比で利得を決める構成を適用することができない。そこで、ＣＭＯＳ構造では、トランスコンダクタンスｇｍと抵抗２の抵抗値Ｒ２で利得を決める構成となる。この場合、利得を一定にするには、トランスコンダクタンスｇｍを一定に保つ必要がある。しかし、ＣＭＯＳプロセスのトランスコンダクタンスｇｍのばらつきが、無視できないほど大きいため、図１０における電流源３，４として、差動対を構成するトランジスタ５，６のトランスコンダクタンスｇｍのばらつきを補償し得る電流源を用いる提案がある（例えば、特許文献２参照。）。【０００５】
【特許文献１】米国特許第５９２０８１０号明細書（Ｆｉｇ．２）
【特許文献２】特開平１０−４９２４４号公報（段落番号［００１９］〜［００２１］）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、トランスコンダクタンスｇｍのばらつきを補償する電流源を用いる構成では、トランスコンダクタンスｇｍのばらつきが１．５倍程度であり、これを補償するには電流値を２．３倍程度、変える必要がある。そうすると、最適な電流値からずれる分、ミキサの線形範囲が狭くなってしまう。これは、ミキサに求められる特性の一つに広い線形性があることに鑑みると、好ましくない。【０００７】
本発明は、上記に鑑みてなされたものであって、広い線形性を有するＣＭＯＳ構造のミキサを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明は、ミキサ回路と、このミキサ回路の出力特性の線形範囲を補償する線形範囲補償回路を備えることを特徴とする。ミキサ回路は、出力端子と電源ラインの間に接続された負荷抵抗を有する。線形範囲補償回路は、ミキサ回路の出力電圧の中点電圧に応じて、その負荷抵抗を流れる電流量を制御する。具体的には、線形範囲補償回路は、ミキサ回路の出力電圧の中点電圧が所望の電圧よりも高いときに、ミキサ回路の負荷抵抗を流れる電流量を増やし、その負荷抵抗での電圧降下量が大きくなるように制御する。また、線形範囲補償回路は、ミキサ回路の出力電圧の中点電圧が所望の電圧よりも低いときに、ミキサ回路の負荷抵抗を流れる電流量を減らし、その負荷抵抗での電圧降下量が小さくなるように制御する。線形範囲補償回路の出力信号は、局発信号の入力端子に対して、出力端子の反対側にフィードバックされる。また、ミキサ回路は、ＣＭＯＳ回路で構成される。【０００９】
この発明によれば、ミキサ回路の出力電圧の中点電圧が、広い線形範囲が得られる場合の中点電圧よりも高いときに、ミキサ回路の負荷抵抗での電圧降下量が大きくなり、線形範囲が広くなるように、ミキサ回路の出力電圧の中点電圧が制御される。また、ミキサ回路の出力電圧の中点電圧が、広い線形範囲が得られる場合の中点電圧よりも低いときに、ミキサ回路の負荷抵抗での電圧降下量が小さくなり、線形範囲が広くなるように、ミキサ回路の出力電圧の中点電圧が制御される。
【発明の効果】
【００１０】
本発明にかかるミキサは、ＣＭＯＳ構造を有し、安価で、広い線形性を有するという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施例１にかかるミキサの構成を示す図である。
【図２】図２は、実施例１のミキサの出力特性のシミュレーション結果を示す図である。
【図３】図３は、実施例１のミキサの出力特性のシミュレーション結果を示す図である。
【図４】図４は、実施例１のミキサの出力特性のシミュレーション結果を示す図である。
【図５】図５は、比較例のミキサの出力特性のシミュレーション結果を示す図である。
【図６】図６は、比較例のミキサの出力特性のシミュレーション結果を示す図である。
【図７】図７は、本発明の実施例２にかかるミキサの構成を示す図である。
【図８】図８は、本発明の実施例３にかかるミキサの構成を示す図である。
【図９】図９は、本発明をバッファに適用した実施例４の構成を示す図である。
【図１０】図１０は、従来のミキサの構成を示す図である。
【符号の説明】
【００１２】
１０，５０，６０  ミキサ
１１，１３，１４  ミキサ回路
１２，１５  線形範囲補償回路
２１  電流源、第１の電流源
２２，２３  第１の差動対
２４，２５  第１のカレントミラー回路
２６，２７  第２のカレントミラー回路
２８，２９  第２の差動対
３０，３１  第３の差動対
３２，３３  負荷抵抗
３４  第２の電流源
３５  第３の電流源
【発明を実施するための最良の形態】
【００１３】
以下に、本発明にかかるミキサの実施例を図面に基づいて詳細に説明する。以下の説明においては、ｐチャネルＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスおよびｎチャネルＭＯＳトランジスタを、それぞれ、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタとする。なお、この実施例によりこの発明が限定されるものではない。
【実施例１】
【００１４】
図１は、本発明の実施例１にかかるミキサの構成を示す図である。図１に示すように、ミキサ１０は、ＣＭＯＳ構造のミキサ回路１１と、このミキサ回路１１の出力特性の線形範囲を補償する線形範囲補償回路１２を備えている。【００１５】
ミキサ回路１１は、等価的にＩｏの電流源となる第１のＰＭＯＳトランジスタ２１と、第１の差動対を構成する第２のＰＭＯＳトランジスタ２２および第３のＰＭＯＳトランジスタ２３と、第１のカレントミラー回路を構成する第１のＮＭＯＳトランジスタ２４および第２のＮＭＯＳトランジスタ２５と、第２のカレントミラー回路を構成する第３のＮＭＯＳトランジスタ２６および第４のＮＭＯＳトランジスタ２７を備えている。また、ミキサ回路１１は、第２の差動対を構成する第５のＮＭＯＳトランジスタ２８および第６のＮＭＯＳトランジスタ２９と、第３の差動対を構成する第７のＮＭＯＳトランジスタ３０および第８のＮＭＯＳトランジスタ３１と、第１の負荷抵抗３２と、第２の負荷抵抗３３を備えている。【００１６】
第１のＰＭＯＳトランジスタ２１のソース端子は、電源電位ＶＤＤが印加される電源ラインに接続されている。第１のＰＭＯＳトランジスタ２１のゲート端子には、バイアス（ｂｉａｓ１）が印加される。このバイアス（ｂｉａｓ１）の値は、第１のＰＭＯＳトランジスタ２１が所望の電流を流すように、適宜、選択される。第１のＰＭＯＳトランジスタ２１のドレイン端子は、第２のＰＭＯＳトランジスタ２２および第３のＰＭＯＳトランジスタ２３の各ソース端子に接続されている。【００１７】
第２のＰＭＯＳトランジスタ２２のゲート端子には、入力信号ＩＮが入力する。第２のＰＭＯＳトランジスタ２２のドレイン端子は、第１のＮＭＯＳトランジスタ２４のドレイン端子に接続されている。第１のＮＭＯＳトランジスタ２４のゲート端子は、自身のドレイン端子に接続されている。第１のＮＭＯＳトランジスタ２４のソース端子は、接地電位ＶＳＳが印加される接地ラインに接続されている。【００１８】
第３のＰＭＯＳトランジスタ２３のゲート端子には、入力信号ＩＮの反転信号（以下、入力反転信号とする）ＩＮＸが入力する。第３のＰＭＯＳトランジスタ２３のドレイン端子は、第３のＮＭＯＳトランジスタ２６のドレイン端子に接続されている。第３のＮＭＯＳトランジスタ２６のゲート端子は、自身のドレイン端子に接続されている。第３のＮＭＯＳトランジスタ２６のソース端子は、接地ラインに接続されている。【００１９】
第１の負荷抵抗３２および第２の負荷抵抗３３の各一端は、電源ラインに接続されている。第１の負荷抵抗３２の他端は、第５のＮＭＯＳトランジスタ２８および第７のＮＭＯＳトランジスタ３０の各ドレイン端子に接続されている。第２の負荷抵抗３３の他端は、第８のＮＭＯＳトランジスタ３１および第６のＮＭＯＳトランジスタ２９の各ドレイン端子に接続されている。【００２０】
第５のＮＭＯＳトランジスタ２８および第８のＮＭＯＳトランジスタ３１の各ゲート端子には、局発信号Ｌｏが入力する。第６のＮＭＯＳトランジスタ２９および第７のＮＭＯＳトランジスタ３０の各ゲート端子には、局発信号Ｌｏの反転信号（以下、局発反転信号とする）ＬｏＸが入力する。第５のＮＭＯＳトランジスタ２８のドレイン端子からは、出力信号ＯＵＴが出力される。第８のＮＭＯＳトランジスタ３１のドレイン端子からは、出力信号ＯＵＴの反転信号（以下、出力反転信号とする）ＯＵＴＸが出力される。【００２１】
第５のＮＭＯＳトランジスタ２８および第６のＮＭＯＳトランジスタ２９の各ソース端子は、第２のＮＭＯＳトランジスタ２５のドレイン端子に接続されている。第２のＮＭＯＳトランジスタ２５のゲート端子は、第１のＮＭＯＳトランジスタ２４のゲート端子に接続されている。第２のＮＭＯＳトランジスタ２５のソース端子は、接地ラインに接続されている。【００２２】
第８のＮＭＯＳトランジスタ３１および第７のＮＭＯＳトランジスタ３０の各ソース端子は、第４のＮＭＯＳトランジスタ２７のドレイン端子に接続されている。第４のＮＭＯＳトランジスタ２７のゲート端子は、第３のＮＭＯＳトランジスタ２６のゲート端子に接続されている。第４のＮＭＯＳトランジスタ２７のソース端子は、接地ラインに接続されている。【００２３】
線形範囲補償回路１２は、電流源となる第４のＰＭＯＳトランジスタ４１および第５のＰＭＯＳトランジスタ４２と、第３の負荷抵抗４３と、第４の負荷抵抗４４と、オペアンプ４５を備えている。第３の負荷抵抗４３の一端は、出力信号ＯＵＴの信号ラインに接続されている。第４の負荷抵抗４４の一端は、出力反転信号ＯＵＴＸの信号ラインに接続されている。第３の負荷抵抗４３および第４の負荷抵抗４４の各他端は、オペアンプ４５の非反転入力端子に共通接続されている。オペアンプ４５の反転入力端子には、基準電圧Ｖｒｅｆが印加される。【００２４】
オペアンプ４５は、その出力端子から、出力信号ＯＵＴおよび出力反転信号ＯＵＴＸの中点電圧と、基準電圧Ｖｒｅｆの差に応じた電圧を出力する。基準電圧Ｖｒｅｆは、出力信号ＯＵＴおよび出力反転信号ＯＵＴＸの中点電圧が所望の値になるように、適宜、選択される。オペアンプ４５の出力端子は、第４のＰＭＯＳトランジスタ４１および第５のＰＭＯＳトランジスタ４２の各ゲート端子に接続されている。第４のＰＭＯＳトランジスタ４１および第５のＰＭＯＳトランジスタ４２の各ソース端子は、電源ラインに接続されている。第４のＰＭＯＳトランジスタ４１のドレイン端子は、第２のＮＭＯＳトランジスタ２５のドレイン端子に接続されている。【００２５】
第５のＰＭＯＳトランジスタ４２のドレイン端子は、第４のＮＭＯＳトランジスタ２７のドレイン端子に接続されている。従って、第４のＰＭＯＳトランジスタ４１および第５のＰＭＯＳトランジスタ４２は、それぞれ、オペアンプ４５の出力電圧をバイアスとし、その電圧に応じた電流を、第２のＮＭＯＳトランジスタ２５および第４のＮＭＯＳトランジスタ２７を流れる電流の一部として流す。【００２６】
次に、図１に示す回路の動作について説明する。第１のＰＭＯＳトランジスタ２１が流す電流量を２Ｉｏとし、その半分のＩｏが第１のＮＭＯＳトランジスタ２４と第３のＮＭＯＳトランジスタ２６にそれぞれ流れるとする。第１のＮＭＯＳトランジスタ２４と第２のＮＭＯＳトランジスタ２５、および第３のＮＭＯＳトランジスタ２６と第４のＮＭＯＳトランジスタ２７は、それぞれカレントミラー回路を構成しているので、第２のＮＭＯＳトランジスタ２５および第４のＮＭＯＳトランジスタ２７にもＩｏの電流が流れる。【００２７】
オペアンプ４５の出力電圧によって第４のＰＭＯＳトランジスタ４１と第５のＰＭＯＳトランジスタ４２が流す電流量をＩｂとすると、第１の負荷抵抗３２を流れる電流量および第２の負荷抵抗３３を流れる電流量は、［Ｉｏ−Ｉｂ］となる。第１の負荷抵抗３２および第２の負荷抵抗３３の各抵抗値をＲとすると、このＲによる電圧降下量Ｖｂは、次の（１）式で表される。Ｖｂは、電源電位ＶＤＤと、出力信号ＯＵＴおよび出力反転信号ＯＵＴＸの中点電圧との差になる。
Ｖｂ＝Ｒ・（Ｉｏ−Ｉｂ）  ・・・（１）【００２８】
差動対を構成する第２のＰＭＯＳトランジスタ２２および第３のＰＭＯＳトランジスタ２３のトランスコンダクタンスｇｍが高い場合、Ｉｂがゼロであり、Ｉｏが最小値Ｉｍｉｎとなるときに、出力信号ＯＵＴおよび出力反転信号ＯＵＴＸの中点電圧が最適になるように設計する。［Ｉｏ＝Ｉｍｉｎ］および［Ｉｂ＝０］であるので、前記（１）式より、Ｖｂは、次の（２）式で表される。また、Ｉｍｉｎは、次の（３）式で表される。例えば、Ｖｂが１Ｖであり、Ｒが１ｋΩであれば、Ｉｍｉｎは１ｍＡとなる。
Ｖｂ＝Ｒ・（Ｉｍｉｎ−０）＝Ｒ・Ｉｍｉｎ  ・・・（２）
Ｉｍｉｎ＝Ｖｂ／Ｒ  ・・・（３）【００２９】
上述したように設計されたミキサにおいて、トランスコンダクタンスｇｍが典型的であり、Ｉｏが［１．４×Ｉｍｉｎ］である場合には、出力信号ＯＵＴおよび出力反転信号ＯＵＴＸの中点電圧が最適になるようにＩｂが調整される。［Ｉｏ＝１．４×Ｉｍｉｎ］であるので、前記（１）式より、Ｖｂは、次の（４）式で表される。（３）式および（４）式より、Ｉｂは、次の（５）式で表される。従って、Ｖｂは、次の（６）式で表される。
Ｖｂ＝Ｒ・（１．４×Ｉｍｉｎ−Ｉｂ）  ・・・（４）
Ｉｂ＝１．４×Ｉｍｉｎ−Ｖｂ／Ｒ＝１．４×Ｉｍｉｎ−Ｉｍｉｎ＝０．４×Ｉｍｉｎ
・・・（５）
Ｖｂ＝Ｒ・（１．４×Ｉｍｉｎ−０．４×Ｉｍｉｎ）＝Ｒ・Ｉｍｉｎ  ・・・（６）【００３０】
また、トランスコンダクタンスｇｍが低く、Ｉｏが［２×Ｉｍｉｎ］である場合には、出力信号ＯＵＴおよび出力反転信号ＯＵＴＸの中点電圧が最適になるようにＩｂが調整される。［Ｉｏ＝２×Ｉｍｉｎ］であるので、前記（１）式より、Ｖｂは、次の（７）式で表される。（３）式および（７）式より、Ｉｂは、次の（８）式で表される。従って、Ｖｂは、次の（９）式で表される。
Ｖｂ＝Ｒ・（２×Ｉｍｉｎ−Ｉｂ）  ・・・（７）
Ｉｂ＝２×Ｉｍｉｎ−Ｖｂ／Ｒ＝２×Ｉｍｉｎ−Ｉｍｉｎ＝Ｉｍｉｎ  ・・・（８）
Ｖｂ＝Ｒ・（２×Ｉｍｉｎ−Ｉｍｉｎ）＝Ｒ・Ｉｍｉｎ  ・・・（９）【００３１】
このように、トランスコンダクタンスｇｍがばらついても、第１の負荷抵抗３２および第２の負荷抵抗３３に［Ｉｏ−Ｉｂ＝Ｉｍｉｎ］の電流が流れるように、線形範囲補償回路１２により流れる電流の値Ｉｂが調整される。それによって、Ｖｂは、常に［Ｒ・Ｉｍｉｎ］の一定値に保たれる。つまり、出力信号ＯＵＴおよび出力反転信号ＯＵＴＸの中点電圧が常に一定値に保たれる。【００３２】
図２〜図４に、電源電圧を３Ｖとし、Ｖｂを１Ｖとし、基準電圧Ｖｒｅｆを２Ｖとした場合について、Ｉｏが最適である場合（図２）、トランスコンダクタンスｇｍの補償のためにＩｏが小さい場合（図３）、およびトランスコンダクタンスｇｍの補償のためにＩｏが大きい場合（図３）の出力特性のシミュレーション結果を示す。これらの図に示すように、いずれの場合においても、線形範囲補償回路１２により、出力信号ＯＵＴおよび出力反転信号ＯＵＴＸの中点電圧が２Ｖに調整され、それによって、１．８Ｖの広い線形範囲が得られていることがわかる。【００３３】
比較のため、図１に示す回路から線形範囲補償回路１２を除いた構成のミキサについて、同様のシミュレーションを行った結果を図５および図６に示す。トランジスタのサイズや負荷抵抗の抵抗値など、ミキサの電気的特性を決めるパラメータは、図１に示すミキサのシミュレーション時と同じである。Ｉｏが最適である場合のシミュレーション結果は、図２と同様であり、１．８Ｖの線形範囲が得られる。【００３４】
それに対して、図５に示すように、トランスコンダクタンスｇｍの補償のためにＩｏが小さい場合には、出力信号ＯＵＴおよび出力反転信号ＯＵＴＸの中点電圧が２．３Ｖになり、線形範囲が１．１Ｖと狭くなってしまう。また、図６に示すように、トランスコンダクタンスｇｍの補償のためにＩｏが大きい場合には、出力信号ＯＵＴおよび出力反転信号ＯＵＴＸの中点電圧が１．５Ｖになり、線形範囲が１．０Ｖとさらに狭くなってしまう。
【実施例２】
【００３５】
図７は、本発明の実施例２にかかるミキサの構成を示す図である。図７に示すように、実施例２は、ミキサ５０のミキサ回路１３の構成が実施例１と異なる。以下、実施例１と異なる構成についてのみ説明し、実施例１と同様の構成については実施例１と同一の符号を付して重複する説明を省略する。【００３６】
ミキサ回路１３には、第１のカレントミラー回路（第１のＮＭＯＳトランジスタと第２のＮＭＯＳトランジスタ）および第２のカレントミラー回路（第３のＮＭＯＳトランジスタと第４のＮＭＯＳトランジスタ）が設けられていない。その代わりに、ミキサ回路１３は、第９のＮＭＯＳトランジスタ３４および第１０のＮＭＯＳトランジスタ３５を電流源として有する。【００３７】
第９のＮＭＯＳトランジスタ３４において、そのドレイン端子およびソース端子は、それぞれ、第２のＰＭＯＳトランジスタ２２のドレイン端子および接地ラインに接続されている。第９のＮＭＯＳトランジスタ３４のゲート端子には、バイアス（ｂｉａｓ２）が印加される。第１０のＮＭＯＳトランジスタ３５において、そのドレイン端子およびソース端子は、それぞれ、第３のＰＭＯＳトランジスタ２３のドレイン端子および接地ラインに接続されている。第９のＮＭＯＳトランジスタ３４のゲート端子には、バイアス（ｂｉａｓ２）が印加される。このバイアス（ｂｉａｓ２）の値は、第９のＮＭＯＳトランジスタ３４および第１０のＮＭＯＳトランジスタ３５が所望の電流を流すように、適宜、選択される。【００３８】
また、第２の差動対を構成する第５のＮＭＯＳトランジスタ２８および第６のＮＭＯＳトランジスタ２９の各ソース端子は、第９のＮＭＯＳトランジスタ３４のドレイン端子に接続されている。第３の差動対を構成する第７のＮＭＯＳトランジスタ３０および第８のＮＭＯＳトランジスタ３１の各ソース端子は、第１０のＮＭＯＳトランジスタ３５のドレイン端子に接続されている。さらに、線形範囲補償回路１２の第４のＰＭＯＳトランジスタ４１のドレイン端子は、第９のＮＭＯＳトランジスタ３４のドレイン端子に接続されている。線形範囲補償回路１２の第５のＰＭＯＳトランジスタ４２のドレイン端子は、第１０のＮＭＯＳトランジスタ３５のドレイン端子に接続されている。【００３９】
次に、図７に示す回路の動作について説明する。第１のＰＭＯＳトランジスタ２１が流す電流量を２Ｉｏとし、その半分のＩｏが第９のＮＭＯＳトランジスタ３４と第１０のＮＭＯＳトランジスタ３５へそれぞれ流れるとする。また、第９のＮＭＯＳトランジスタ３４および第１０のＮＭＯＳトランジスタ３５が２Ｉｏの電流を流すとする。この場合、第２の差動対（第５のＮＭＯＳトランジスタ２８と第６のＮＭＯＳトランジスタ２９）および第４のＰＭＯＳトランジスタ４１から第９のＮＭＯＳトランジスタ３４のドレイン端子へＩｏの電流が流れる。同様に、第３の差動対（第７のＮＭＯＳトランジスタ３０と第８のＮＭＯＳトランジスタ３１）および第５のＰＭＯＳトランジスタ４２から第１０のＮＭＯＳトランジスタ３５のドレイン端子へＩｏの電流が流れる。【００４０】
第４のＰＭＯＳトランジスタ４１および第５のＰＭＯＳトランジスタ４２が流す電流量をＩｂとすると、第１の負荷抵抗３２を流れる電流および第２の負荷抵抗３３を流れる電流の各値は、実施例１と同様に、［Ｉｏ−Ｉｂ］となる。これより、第１の負荷抵抗３２および第２の負荷抵抗３３の各抵抗値をＲとすると、前記（１）式が得られる。従って、実施例１と同様に、実施例２においても、トランスコンダクタンスｇｍが高い場合、典型的である場合および低い場合について、前記（２）式〜（９）式が成り立つので、トランスコンダクタンスｇｍがばらついても、出力信号ＯＵＴおよび出力反転信号ＯＵＴＸの中点電圧が常に一定値に保たれる。
【実施例３】
【００４１】
図８は、本発明の実施例３にかかるミキサの構成を示す図である。図８に示すように、実施例３は、ミキサ６０のミキサ回路１４および線形範囲補償回路１５の構成が実施例１と異なる。以下、実施例１と異なる構成についてのみ説明し、実施例１と同様の構成については実施例１と同一の符号を付して重複する説明を省略する。【００４２】
ミキサ回路１４において、第１１のＮＭＯＳトランジスタ３６と第１２のＮＭＯＳトランジスタ３７が追加されている。第１１のＮＭＯＳトランジスタ３６のドレイン端子は、第１のカレントミラー回路を構成する第１のＮＭＯＳトランジスタ２４のドレイン端子に接続されている。第１２のＮＭＯＳトランジスタ３７のドレイン端子は、第２のカレントミラー回路を構成する第３のＮＭＯＳトランジスタ２６のドレイン端子に接続されている。第１１のＮＭＯＳトランジスタ３６および第１２のＮＭＯＳトランジスタ３７の各ゲート端子は、線形範囲補償回路１５のオペアンプ４５の出力端子に接続されている。【００４３】
従って、第１１のＮＭＯＳトランジスタ３６および第１２のＮＭＯＳトランジスタ３７は、それぞれ、オペアンプ４５の出力電圧をバイアスとし、その電圧に応じた電流を流す。第１１のＮＭＯＳトランジスタ３６および第１２のＮＭＯＳトランジスタ３７の各ソース端子は、接地ラインに接続されている。線形範囲補償回路１５においては、オペアンプ４５の非反転入力端子に基準電圧Ｖｒｅｆが印加され、反転入力端子に第３の負荷抵抗４３の他端と第４の負荷抵抗４４の他端が共通接続されている。線形範囲補償回路１５は、第４のＰＭＯＳトランジスタおよび第５のＰＭＯＳトランジスタのない構成となっている。【００４４】
次に、図８に示す回路の動作について説明する。第１のＰＭＯＳトランジスタ２１が流す電流量を２Ｉｏとし、その半分のＩｏが第１のＮＭＯＳトランジスタ２４と第３のＮＭＯＳトランジスタ２６へ向かってそれぞれ流れるとする。また、オペアンプ４５の出力電圧によって第１１のＮＭＯＳトランジスタ３６と第１２のＮＭＯＳトランジスタ３７が流す電流量をＩｂとする。【００４５】
この場合、第２のＰＭＯＳトランジスタ２２および第３のＰＭＯＳトランジスタ２３の各ドレイン端子から流れるＩｏの電流のうち、Ｉｂが第１１のＮＭＯＳトランジスタ３６および第１２のＮＭＯＳトランジスタ３７へ流れることになる。つまり、第１のＮＭＯＳトランジスタ２４および第３のＮＭＯＳトランジスタ２６には、［Ｉｏ−Ｉｂ］の電流が流れることになり、それらとカレントミラー回路を構成する第２のＮＭＯＳトランジスタ２５および第４のＮＭＯＳトランジスタ２７に流れる電流も［Ｉｏ−Ｉｂ］となる。【００４６】
従って、第１の負荷抵抗３２を流れる電流および第２の負荷抵抗３３を流れる電流の各値は、実施例１と同様に、［Ｉｏ−Ｉｂ］となる。これより、第１の負荷抵抗３２および第２の負荷抵抗３３の各抵抗値をＲとすると、前記（１）式が得られる。従って、実施例１と同様に、実施例３においても、トランスコンダクタンスｇｍが高い場合、典型的である場合および低い場合について、前記（２）式〜（９）式が成り立つので、トランスコンダクタンスｇｍがばらついても、出力信号ＯＵＴおよび出力反転信号ＯＵＴＸの中点電圧が常に一定値に保たれる。
【実施例４】
【００４７】
図９は、本発明にかかる線形範囲補償回路をバッファに適用した実施例４の構成を示す図である。図９に示すように、バッファ７０は、バッファ回路１６と線形範囲補償回路１２を備えている。バッファ回路１６の構成は、一部を除いて、実施例１のミキサ回路１１の構成と同じである。線形範囲補償回路１２は、実施例１と同じ構成のものである。以下、実施例１と異なる構成についてのみ説明し、実施例１と同様の構成については実施例１と同一の符号を付して重複する説明を省略する。【００４８】
バッファ回路１６には、第２の差動対（第５のＮＭＯＳトランジスタおよび第６のＮＭＯＳトランジスタ）および第３の差動対（第７のＮＭＯＳトランジスタおよび第８のＮＭＯＳトランジスタ）が設けられていない。その代わりに、バッファ回路１６は、第１３のＮＭＯＳトランジスタ３８および第１４のＮＭＯＳトランジスタ３９を有する。【００４９】
第１３のＮＭＯＳトランジスタ３８において、そのドレイン端子およびソース端子は、それぞれ、第１の負荷抵抗３２の他端および第２のＮＭＯＳトランジスタ２５のドレイン端子に接続されている。第１３のＮＭＯＳトランジスタ３８のドレイン端子からは、出力信号ＯＵＴが出力される。第１３のＮＭＯＳトランジスタ３８のゲート端子には、バイアス（ｂｉａｓ２）が印加される。【００５０】
第１４のＮＭＯＳトランジスタ３９において、そのドレイン端子およびソース端子は、それぞれ、第２の負荷抵抗３３の他端および第４のＮＭＯＳトランジスタ２７のドレイン端子に接続されている。第１４のＮＭＯＳトランジスタ３９のドレイン端子からは、出力反転信号ＯＵＴＸが出力される。第１４のＮＭＯＳトランジスタ３９のゲート端子には、バイアス（ｂｉａｓ２）が印加される。このバイアス（ｂｉａｓ２）の値は、第１３のＮＭＯＳトランジスタ３８および第１４のＮＭＯＳトランジスタ３９が所望の電流を流すように、適宜、選択される。図９に示す回路の動作については、実施例１と同じであるので、説明を省略する。【００５１】
実施例１〜３によれば、ミキサ回路１１，１３，１４の出力電圧の中点電圧が、広い線形範囲が得られる場合の中点電圧よりも高いときに、負荷抵抗３２，３３での電圧降下量が大きくなり、線形範囲が広くなるように、ミキサ回路１１，１３，１４の出力電圧の中点電圧が制御される。また、ミキサ回路１１，１３，１４の出力電圧の中点電圧が、広い線形範囲が得られる場合の中点電圧よりも低いときに、負荷抵抗３２，３３での電圧降下量が小さくなり、線形範囲が広くなるように、ミキサ回路１１，１３，１４の出力電圧の中点電圧が制御される。従って、ＣＭＯＳ構造を有し、安価で、広い線形性を有するミキサ１０，５０，６０が得られるという効果を奏する。実施例４のバッファ７０においても同様の効果が得られる。【００５２】
例えば、１．８Ｖの線形範囲を確保できるような従来のミキサにおいて、トランスコンダクタンスｇｍが±３０％ばらつくと、トランスコンダクタンスｇｍを補償するための電流のばらつきにより、線形範囲が１Ｖ程度まで劣化してしまう。それに対して、実施例によれば、その劣化がないので、従来に比べて１．８倍程度の線形範囲を確保することができる。温度変動を考慮すると、トランスコンダクタンスｇｍのばらつきは、±５０％倍程度に達するので、さらに効果が増す。【００５３】
また、実施例１によれば、Ｉｏの電流源が等価的に２個あり、Ｉｏの電流源に相当するダイオード接続トランジスタが１個あるので、ノイズ発生量を合計で３Ｉｎに抑えることができるという効果が得られる。また、実施例２によれば、実施例１よりもトランジスタが２個少なくて済むという効果が得られる。さらに、実施例３によれば、実施例１よりも消費電流が少ないという効果が得られる。
【産業上の利用可能性】
【００５４】
以上のように、本発明にかかるミキサは、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）方式等の無線通信において用いられる送信装置または受信装置に有用であり、特に、携帯電話機に適している。
【図１】
2008129629.tif 000003
【図２】
2008129629.tif 000004
【図３】
2008129629.tif 000005
【図４】
2008129629.tif 000006
【図５】
2008129629.tif 000007
【図６】
2008129629.tif 000008
【図７】
2008129629.tif 000009
【図８】
2008129629.tif 000010
【図９】
2008129629.tif 000011
【図１０】
2008129629.tif 000012
【国際調査報告】
2008129629.tif 000013
2008129629.tif 000014
2008129629.tif 000015
2008129629.tif 000016