(57)【要約】  ピンチオフ特性の優れた縦型ＧａＮ系電界効果トランジスタを提供する。  化合物半導体装置は、導電性半導体基板と、導電性基板裏面上に形成されたドレイン電極と、導電性半導体基板表面上に、高抵抗化合物半導体または絶縁体で形成され、開口を有する電流ブロック層と、開口を埋め、電流ブロック層上面上に延在する化合物半導体の活性層と、開口上方で、活性層上方に形成されたゲート電極と、ゲート電極側方で、活性層上方に形成されたソース電極と、を有する。
2008105077.tif 000002
【特許請求の範囲】
【請求項１】
導電性半導体基板と、
前記導電性基板裏面上に形成されたドレイン電極と、
前記導電性半導体基板表面上に、高抵抗化合物半導体または絶縁体で形成され、開口を有する電流ブロック層と、
前記開口を埋め、前記電流ブロック層上面上に延在する化合物半導体の活性層と、
前記開口上方で、前記活性層上方に形成されたゲート電極と、
前記ゲート電極側方で、前記活性層上方に形成されたソース電極と、
を有する化合物半導体装置。
【請求項２】
前記導電性半導体基板がＳｉＣまたはＧａＮで形成され、前記電流ブロック層がＡｌＮで形成され、前記活性層がＧａＮ領域を含む請求項１記載の化合物半導体装置。
【請求項３】
前記活性層が前記ＧａＮ領域と前記ＡｌＮ電流ブロック層との間に、ｎ型ＡｌＧａＮ層を含む請求項２記載の化合物半導体装置。
【請求項４】
前記活性層が前記ｎ型ＡｌＧａＮ層の上に形成されたｎ型ＧａＮ層と、その上に形成されたノンドープＧａＮ層とを含む請求項３記載の化合物半導体装置。
【請求項５】
前記導電性半導体基板がＳｉＣまたはＧａＮで形成され、前記電流ブロック層が酸化シリコンで形成され、前記活性層がＧａＮ領域を含む請求項１記載の化合物半導体装置。
【請求項６】
（ａ）導電性半導体基板表面上に、高抵抗化合物半導体または絶縁体で形成され、開口を有する電流ブロック層を形成する工程と、
（ｂ）前記開口を埋めて、前記電流ブロック層上面上に延在する化合物半導体の活性層を形成する工程と、
（ｃ）前記開口上方で、前記活性層上方にゲート電極を形成する工程と、
（ｄ）前記ゲート電極側方で、前記活性層上方にソース電極を形成する工程と、
（ｅ）前記導電性半導体基板裏面上にドレイン電極を形成する工程と、
を有する化合物半導体装置の製造方法。
【請求項７】
前記導電性半導体基板がＳｉＣまたはＧａＮで形成され、前記工程（ａ）が、
（ａー１）前記導電性半導体基板上にＡｌＮ層を成長する工程と、
（ａー２）前記ＡｌＮ層をパターニングし、前記導電性半導体基板が露出する開口を形成する工程と、
を含み、前記工程（ｂ）が、
（ｂ−１）前記開口を含む領域にドープしたＧａＮ層を成長する工程と、
（ｂ−２）前記ドープしたＧａＮ層の上にノンドープＧａＮ層を成長する工程と、
を含む請求項６記載の化合物半導体装置の製造方法。
【請求項８】
前記工程（ｂ）が、
（ｂ−３）前記ＡｌＮ層と前記ドープしたＧａＮ層との間に、ドープしたＡｌＧａＮ層を成長する工程、
を含む請求項７記載の化合物半導体装置の製造方法。
【請求項９】
前記工程（ａ−１）が、Ｈ−ＶＰＥでＡｌＮを成長し、
前記工程（ｂ−３）が、ＭＯＣＶＤでＡｌＧａＮを成長する請求項８記載の
化合物半導体装置の製造方法。
【請求項１０】
前記導電性半導体基板がＳｉＣまたはＧａＮで形成され、前記工程（ａ）が、
（ａー１）前記導電性半導体基板上に酸化シリコン層を堆積する工程と、
（ａー２）前記酸化シリコン層をパターニングし、前記導電性半導体基板が露出する開口を形成する工程と、
を含み、前記工程（ｂ）が、
（ｂ−１）前記開口を含む領域にドープしたＧａＮ層を成長する工程と、
（ｂ−２）前記ドープしたＧａＮ層の上にノンドープＧａＮ層を成長する工程と、
を含む請求項６記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置とその製造方法に関し、特に縦型電流通路を有する化合物半導体装置とその製造方法に関する。【０００２】
ＧａＮ系（化合物半導体）とは、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１．０、０≦ｙ≦１．０）を指す。
【背景技術】
【０００３】
ＧａＮまたはＧａＮ系化合物半導体を用いた化合物半導体装置の開発が活発である。ＧａＮは、バンドギャップが３．４ｅＶと高く、高耐圧動作が可能である。ＧａＮ系化合物半導体を用いて種々の半導体装置を作成することができる。【０００４】
ＧａＮは高耐圧であり、例えば携帯電話の基地局用高電子移動度トランジスタ（ＨＥＭＴ）等、高電圧、高速動作が要求される用途での応用が期待されている。サファイア、ＳｉＣ，ＧａＮ，Ｓｉ等の基板上に、ＧａＮ／ＡｌＧａＮを結晶成長し、ＧａＮ層を電子走行層とするＧａＮ−ＨＥＭＴが種々報告されている。現在、電流オフ時の耐圧として３００Ｖを超える値が報告されている。なお、ＨＥＭＴを含めて電界効果型トランジスタと呼ぶことがある。【０００５】
結晶成長方法としては、主に有機金属気相成長（ＭＯＣＶＤ）が用いられる。近年、ハイドライド気相エピタキシ（Ｈ−ＶＰＥ）と呼ばれるＨＣｌとＩＩＩ族金属を反応させて金属塩化物を発生させ、さらにアンモニア等と反応させて窒化物半導体を成長する方法が研究されている。【０００６】
自動車用などの電力デバイスとして、ＧａＮ系電界効果型トランジスタを用いる場合、ソース、チャネル、ドレインが表面に沿って並ぶ横型構造を用いると、面積あたりの電流密度を高くすることが難しく、チップサイズが大きくなる。面積あたりの電流密度を高くするには、基板の厚さ方向にキャリアを流す縦型構造が好ましい。【０００７】
特開２００３−０５１５０８号、特開２００４−３１８９６号、特開２００５−２０３７５３号、ＷＯ２００３／０７１６０７号等は、半導体基板の表面にソース、裏面にドレインを配置し、表面から深さ方向途中まで垂直にエッチングした垂直な側面上にゲートを配置する縦型構造を提案している。基板の深さ方向にトランジスタ構造を形成するので、面積利用率を高くすることができよう。半導体層に垂直なエッチングを行い、垂直側面上にゲート電極構造を形成する構造は、プロセスが複雑となり、加工精度、歩留まり等多くの課題を生じる可能性が高い。【０００８】
特開２００２−１６２６２号は、表面にインターデジタル形状のソース電極、ゲート電極を形成し、裏面にドレイン電極を形成する構造を提案する。ｎ＋型ＧａＮソース領域をｐ型ウェル、ｉ型ウェルが取り囲み、ゲート電極下方にはｎ型ＧａＮチャネル領域が形成される。ｎ型チャネル領域の下方には、ｎ−型ＧａＮ層、ｎ＋型ＧａＮ層。ｎ＋＋型Ｓｉ基板が配置される。電極は平坦面上に形成されているが、ソース領域を基板裏面側から分離するため、溝部のエッチング、溝部内のエピタキシャル成長を２回行っている。エピタキシャル成長面を平坦化する必要も生じよう。製造工程は、簡単ではないと考えられる。【０００９】
図５Ａに、カルフォルニア大学サンタバーバラ校から発表された縦型ＧａＮ−ＨＥＭＴの構造を概略的に示す(Conference Digest of Device
Research Conference, 2002, pp.31-32)。単結晶サファイア基板１０１上に、ｎ型ＧａＮ層１０２を成長し、その上に電流ブロック層としてｐ型ＧａＮ層１０３を成長する。ｐ型ＧａＮ層１０３をレジストパターンを用いてエッチングし、電流通過領域に開口を形成する。ｎ型ＧａＮ層１０５を成長して電流通過領域の開口を埋め戻し、その上に電子走行層となるノンドープＧａＮ活性層１０６を成長する。ノンドープＧａＮ層１０６の上に、スペーサ層となるノンドープＡｌＧａＮ層１０７を介して、電子供給層となるｎ型ＡｌＧａＮ層１０８を成長する。バンドギャップの広いＡｌＧａＮ層１０７に接するノンドープＧａＮ層１０６の界面には深いポテンシャルウェルが形成され、２次元電子ガス２ＤＥＧが生じる。ｎ型ＡｌＧａＮ層１０８の上に、ｎ型ＧａＮ層１０９を成長する。素子分離をリセスエッチングで行う。表面にプラズマＣＶＤで窒化シリコン層１１０を成膜する。電極形成領域の窒化シリコン層を除去し、ショットキコンタクトするゲート電極Ｇ，オーミックコンタクトするソース電極Ｓを形成し，ｎ型ＧａＮ層１０２までエッチングを行なってドレイン電極Ｄを形成する。【００１０】
図５Ｂは得られる特性を示す。オフ状態でも、ドレイン電流Ｉｄｓが０にならず、ピンチオフ特性が不十分な特性である。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、ピンチオフ特性の優れた縦型ＧａＮ系電界効果トランジスタを提供することである。【００１２】
本発明の他の目的は、ピンチオフ特性の優れた縦型ＧａＮ系電界効果トランジスタを効率的に製造できる製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明の１観点によれば、
導電性半導体基板と、
前記導電性基板裏面上に形成されたドレイン電極と、
前記導電性半導体基板表面上に、高抵抗化合物半導体または絶縁体で形成され、開口を有する電流ブロック層と、
前記開口を埋め、前記電流ブロック層上面上に延在する化合物半導体の活性層と、
前記開口上方で、前記活性層上方に形成されたゲート電極と、
前記ゲート電極側方で、前記活性層上方に形成されたソース電極と、
を有する化合物半導体装置
が提供される。【００１４】
本発明の他の観点によれば、
（ａ）導電性半導体基板表面上に、高抵抗化合物半導体または絶縁体で形成され、開口を有する電流ブロック層を形成する工程と、
（ｂ）前記開口を埋めて、前記電流ブロック層上面上に延在する化合物半導体の活性層を形成する工程と、
（ｃ）前記開口上方で、前記活性層上方にゲート電極を形成する工程と、
（ｄ）前記ゲート電極側方で、前記活性層上方にソース電極を形成する工程と、
（ｅ）前記導電性半導体基板裏面上にドレイン電極を形成する工程と、
を有する化合物半導体装置の製造方法
が提供される。
【発明の効果】
【００１５】
高抵抗ないし絶縁性の電流ブロック領域で電流のブロック特性を増強することができる。【００１６】
ヘテロ接合に基づくポテンシャルバリアを用いて、高い電流ブロック効果を示すことができる。
【図面の簡単な説明】
【００１７】
【図１】図１Ａ，１Ｂは、本発明の第１の実施例によるＧａＮ系縦型ＨＥＭＴを示す概略断面図および平面図である。図１Ｃは変形例のエピタキシャル成長層を示すスケッチである。
【図２】図２Ａ，２Ｂは、ハイドライドＶＰＥ装置とＭＯＣＶＤ装置の概略断面図である。
【図３−１】／
【図３−２】／
【図３−３】図３Ａ，３Ｂ，３Ｃ、３Ｄは、本発明の第２の実施例によるＧａＮ系縦型ＨＥＭＴの構造を示す概略断面図、深さ方向のキャリア濃度を示すグラフ、開口部横方向のキャリア濃度を示すグラフ、およびＩ−Ｖ特性を示すグラフである。
【図４】図４Ａ，４Ｂは、本発明の第３の実施例によるＧａＮ系縦型ＨＥＭＴの構造を示す概略断面図、およびＩ−Ｖ特性を示すグラフである。
【図５】図５Ａ．５Ｂは、従来の技術による縦型ＧａＮ系縦型ＨＥＭＴを示す断面図、およびそのＩ−Ｖ特性を示すグラフである。
【発明を実施するための最良の形態】
【００１８】
図５Ａに示すＧａＮ系ＨＥＭＴのリーク電流の原因を考察した。ｎ型単結晶ＳｉＣ基板１０１上に、ＡｌＮ層１０２を介して形成された、ｐ型ＧａＮ層１０３が電流ブロック領域を構成している。サファイア基板と、ＡｌＮおよびＧａＮとは、格子定数が異なるので、転位が発生し、優れた結晶性は期待できない。そのため、ｐ型ＧａＮ層１０３の電流ブロック機能が不完全であり、ｐ型ＧａＮ層１０３を貫通して電子が移動してしまうことが考えられる。また、ノンドープＡｌＧａＮ層１０７との界面付近の２次元電子ガス２ＤＥＧは、ゲート電極Ｇで制御できても、２次元電子ガス２ＤＥＧから電子が下方に移動してしまうと、ゲート電極Ｇの制御は及びにくい。２次元電子ガス２ＤＥＧから下方への電子の移動を抑制し、電流ブロック領域の電流ブロック効果を強めることが望まれる。【００１９】
ＡｌＮは、ＧａＮよりバンドギャップが大きく、ＧａＮ中のキャリアに対してポテンシャルバリアを形成できる。高抵抗率のＡｌＮ領域を形成することも容易である。ＡｌＮ領域と接するＧａＮ領域はｐ型化し、電子に対するポテンシャルバリアを形成する。【００２０】
図１Ａは、本発明の第１の実施例によるＧａＮ系縦型ＨＥＭＴの構造を示す概略断面図である。ｎ型単結晶ＳｉＣ基板１の上にハイドライド（Ｈ−）気相エピタキシ（ＶＰＥ）でＡｌＮ層２を厚さ約３μｍ成長する。【００２１】
図２Ａは、Ｈ−ＶＰＥ装置の構成を概略的に示す断面図である。石英製反応管３０の周囲には誘導加熱用の高周波コイル３１が巻回され、その内部には基板１を載置するためのカーボンサセプタ３２が配置されている。図中左側に示す反応管３０の上流端には２つのガス導入管３４、３５が接続され、反応管３０の下流端には１本のガス排出管３６が接続されている。反応管３０内のサセプタ３２よりも上流側にボート３８が配置され、その内部には成長すべき化合物のＩＩＩ族元素のソース３９が収容される。ソース３９は、例えばＡｌＮ成長の場合はＡｌであり、ＧａＮ成長の場合はＧａである。ガス導入管３４からＮソースガスとしてアンモニアＮＨ３が導入され、ガス導入管３５からＨＣｌが導入される。ＨＣｌはボート３８中のＩＩＩ族ソース３９と反応し、ＩＩＩ族元素塩化物ＡｌＣｌを生成する。ソースガスＡｌＣｌとＮＨ３は基板１上に運ばれ、基板表面で反応してＡｌＮを成長させる。余剰のガスはガス排出管３６から除害塔へ排出される。【００２２】
（０００１）面を有する単結晶導電性ＳｉＣ基板１の上に、ＡｌＮ層２を、例えば厚さ約３μｍ、Ｈ−ＶＰＥで成長する。Ｈ−ＶＰＥ装置のボート３８内のＩＩＩ族元素原料３９はＡｌである。Ｈ−ＶＰＥの条件は、例えば、以下のように設定する。
圧力：      常圧
ガス流量：  ＨＣｌ：１００ｃｃｍ、
ＮＨ３：１０ＬＭ（リットルパーミニッツ）、
温度：      １１００℃。
ＡｌＮ層２の抵抗率は、たとえば１×１０５（１Ｅ５の様に表記する）Ωｃｍより格段に高くすることができる。【００２３】
ＡｌＮ層２の上にレジストマスクを形成し、ＡｌＮ層をエッチングして電流通過領域に開口（０．５μｍ×５００μｍ）を形成する。その後、レジストパターンは除去する。有機化学気相堆積（ＭＯＣＶＤ）により、ＳｉＣ基板１、ＡｌＮ層２上にＨＥＭＴ構成層を成長する。【００２４】
図２Ｂは、ＭＯＣＶＤ装置の構成を概略的に示す断面図である。石英製反応管４０の外側に高周波コイル４１が配置され、反応管４０の内側には基板１を載置するためのカーボンサセプタ４２が配置される。反応管４０の上流側には２つのガス導入管４４、４５が接続され、化合物のソースガスが供給される。例えば、ガス導入管４４からＮソースガスとしてＮＨ３を導入し、ガス導入管４５からＩＩＩ族元素のソースガスとしてトリメチルアルミニウム、トリメチルガリウム、トリメチルインジウム等の有機ＩＩＩ族化合物原料を導入する。基板１上で結晶成長が行われ、余剰のガスはガス排出管４６から除害塔へ排出される。なお、ＭＯＣＶＤを減圧雰囲気で行う場合は、ガス排出管４６は真空ポンプへ接続され、真空ポンプの排出口が除害塔に接続される。【００２５】
ＭＯＣＶＤの条件は例えば以下のように設定する。
原料とその流量：  トリメチルガリウム（ＴＭＧ）：  ０〜５０ｓｃｃｍ、
トリメチルアルミニウム（ＴＭＡ）：  ０〜５０ｓｃｃｍ、
トリメチルインジウム（ＴＭＩ）：  ０〜５０ｓｃｃｍ、
アンモニア（ＮＨ３）：  ２０ＳＬＭ、
ｎ型不純物：      シラン（ＳｉＨ４）、
ｐ型不純物：      ビスシクロペンタディエニルマグネシウム（Ｃｐ２Ｍｇ）、
圧力：            １００ｔｏｒｒ、
温度：            １１００℃。【００２６】
まず、ｎ型ＧａＮ層５を厚さ約３μｍ成長する。ＳｉＣ上には、ＧａＮは成長しづらいので成長初期はＡｌを１０ａｔ％以上含んだＡｌＧａＮ層を成長する。ＡｌＮ層上では、側壁上の成長速度は上面上の成長速度の５倍以上ある。ｎ型ＧａＮ層５が、ＡｌＮ層２の開口部を優先的に埋め、開口部が埋められた後はＡｌＮ層２の上面上の成長部分との段差を、横方向成長によりなくしていく。【００２７】
ＡｌＮ表面はエッチング時のパターニングにより当初酸化しているが、アンモニアガスとの反応により酸素は除去され、ＧａＮが成長可能となる。しかし、側壁上の横方向成長速度より遅いことに変わりはない。【００２８】
Ｓｉを４×１０１８（４Ｅ１８のように表記する）ｃｍ−３ドープしたｎ型ＧａＮ層５の上に、ノンドープＧａＮ層６を厚さ約０．２μｍ成長する。ノンドープＧａＮ層６は、電子走行層となる活性層である。平坦なＡｌＮ層２に接するＧａＮ層はピエゾ効果により、ｐ型化する。ｐ型化により、界面付近のＧａＮ層のポテンシャルは持ち上がり、離れるに従って低下する。このポテンシャル勾配は、電子を排斥する方向となる。【００２９】
ＧａＮ層６の上にノンドープＡｌＧａＮ層７を厚さ約５ｎｍ成長した後、Ｓｉを４Ｅ１８ｃｍ−３ドープしたｎ型ＡｌＧａＮ層８を厚さ約２０ｎｍ成長する。ｎ型ＡｌＧａＮ層８が活性層６に電子を供給する電子供給層となり、ノンドープＡｌＧａＮ層７が電子供給層を活性層から離すスペーサ層となる。バンドギャップの広いＡｌＧａＮ層７に接するノンドープＧａＮ層の界面には深いポテンシャルウェルが形成され２次元電子ガス２ＤＥＧが生じる。【００３０】
ｎ型ＡｌＧａＮ層８の上に、Ｓｉを５Ｅ１８ｃｍ−３ドープしたｎ型ＧａＮ層９を厚さ約７ｎｍ成長する。素子分離領域をリセスエッチングで形成する。表面にプラズマＣＶＤで窒化シリコン（ＳｉＮ）膜１１を堆積する。動作中にオン抵抗が変化する電流コラプス現象は、ｎ型ＡｌＧａＮ電子供給層８の上に、ＧａＮ保護層９とＳｉＮ層１１を形成することにより回避できる。レジストマスクをパターニングしてオーミックコンタクト領域のＳｉＮ膜をＳＦ６により選択エッチング除去し、続いてＧａＮ保護層９を塩素ガスで時間制御エッチングして除去し、Ｔａ膜１４と、その上にＡｌ膜１５を積層し、ソース電極Ｓを形成する。【００３１】
同様、ＳｉＣ基板１裏面上にドレイン電極Ｄを形成する。ゲートコンタクト領域のＳｉＮ膜１１を除去し、レジストマスクをパターニングして、Ｎｉ膜１２と、その上にＡｕ膜１３を積層し、リフトオフによりゲート電極Ｇを形成する。【００３２】
図１Ｂは、ソース電極Ｓとゲート電極Ｇの配置を示す概略平面図である。ストライプ状の電流通過領域を破線で示す。電流通過領域を覆う櫛を有する櫛型ゲート電極Ｇが配置され、ゲート電極Ｇの各櫛の両側に櫛を有する櫛型ソース電極Ｓが配置されている。キャリアは、電流通過領域両側のソース電極から供給され、ゲート電極の制御を受け、電流通過領域を通って基板およびドレイン電極に達する。図１Ａは、電流通過領域の１つとその両側のソース電極Ｓを含む部分の断面である。破線で示す素子領域１０の外側に素子分離領域が形成される。【００３３】
本実施例によれば、平坦なＡｌＮ層の上面側のＧａＮ層との界面はピエゾ効果によりｐ型化し、ポテンシャルを持ち上げ、２次元電子ガス（２ＤＥＧ）から下方への電子の移動を抑制する。さらに、バンドギャップの広いＡｌＮ層が電子の通過をブロックする。例え、ＡｌＮ層に電子が進入しても、ＡｌＮ層自身が極めて高抵抗である。このため、オフ時のピンチオフ電流特性の優れたＧａＮ系縦型ＨＥＭＴが形成される。ＳｉＣ基板は、高い熱伝導率を有し、放熱特性のよい半導体装置を提供できる。【００３４】
なお、ＡｌＮ電流ブロック領域を、厚さ約３μｍのＡｌＮ層で形成したが、ＡｌＮ層の厚さをさらに厚くしてもよい。Ｈ−ＶＰＥは成長速度が高いので、例えば１０μｍのＡｌＮ層を成長するのも容易である。【００３５】
図１Ｃは、ＳｉＣ基板１上に、ＡｌＮ層２をＨ−ＶＰＥで厚さ約１２μｍ成長し、その上にＧａＮ層３を成長した時の、ＴＥＭ写真に基づくスケッチである。
Ｈ−ＶＰＥ成長は、転位を減少する効果もあるので、厚いＡｌＮ層を成長すると結晶性が改善されることも期待できる。Ｈ−ＶＰＥ成長層はＣｌを含み、電極のコンタクト特性に影響を与える可能性がある。Ｈ−ＶＰＥにより成長したＡｌＮ層の上にＭＯＣＶＤによりＡｌＮ層、またはＡｌＧａＮ層、ＡｌＧａＩｎＮ層などを成長するとＣｌ拡散ブロック層として機能する。また、ＡｌＮ電流ブロック層をＭＯＣＶＤで成長してもよい。第１の実施例では、ＡｌＮ電流ブロック層に形成した開口をｎ型ＧａＮ層で埋め戻した。その他の構成も可能である。【００３６】
図３Ａは、本発明の第２の実施例によるＧａＮ系縦型ＨＥＭＴの構造を示す概略断面図である。第１の実施例同様、ｎ型単結晶ＳｉＣ基板１の上にＨ−ＶＰＥでＡｌＮ層２を厚さ約３μｍ成長し、電流通過領域に開口を形成する。パターニングしたＡｌＮ層２を覆うように、基板１上に、ＭＯＣＶＤで、Ｓｉを１Ｅ１９ｃｍ−３ドープしたｎ型ＡｌＧａＮ層３を厚さ約２０ｎｍ成長し、その上にＳｉを４Ｅ１８ｃｍ−３ドープしたｎ型ＧａＮ層４を厚さ約２０ｎｍ成長する。ＡｌＮ層２の開口部は未だ埋め戻されていない。ｎ型ＧａＮ層４の上にノンドープＧａＮ層６を成長し、開口部を埋め戻し、ＡｌＮ層２上方の厚さが約０．２μｍになるようにする。ノンドープＧａＮ層６は、電子走行層となる活性層である。その後は、第１実施例同様に、ＧａＮ層６の上にノンドープＡｌＧａＮ層７を厚さ約５ｎｍ成長した後、Ｓｉを４Ｅ１８ｃｍ−３ドープしたｎ型ＡｌＧａＮ層８を厚さ約２０ｎｍ成長する。ｎ型ＡｌＧａＮ層８の上に、Ｓｉを５Ｅ１８ｃｍ−３ドープしたｎ型ＧａＮ層９を厚さ約７ｎｍ成長する。素子分離領域をリセスエッチングで形成する。表面にプラズマＣＶＤで窒化シリコン（ＳｉＮ）膜１１を堆積する。第１の実施例同様、ソース電極Ｓ，ゲート電極Ｇ，ドレイン電極Ｄを形成する。【００３７】
パターニングしたＡｌＮ層２上にＭＯＣＶＤでｎ型ＡｌＧａＮ層３を成長すると、ＡｌＮ層２中のＣｌの外部拡散が抑制される。ＳｉＣ基板上にＡｌＧａＮ層が成長すると、その上にＧａＮ層が成長できる。ＡｌＮ層２の上面上、側面上にｎ型ＡｌＧａＮ層３、ｎ型ＧａＮ層４を成長した場合、ＡｌＮの上面部分のＡｌを含む層からＡｌを含まない層に変化する界面（ｎ型ＡｌＧａＮ層３とｎ型ＧａＮ層４の界面Ａ）でピエゾ効果が生じる。同時に、ＡｌＮ層２の上面のＡｌＧａＮ層３との界面にもピエゾ効果が生じている。その結果、界面付近のＧａＮ層４がｐ型化し、ポテンシャルが引き上げられ、オフ時のピンチオフ性能を実施例１よりもさらに改善する。それに対して側面におけるＡｌを含む層と含まない層の界面（ｎ型ＡｌＧａＮ層３とｎ型ＧａＮ層４の界面Ｂ）に、ピエゾ効果は生じない。これは結晶が六方晶であり、基板に垂直な方向（ｃ軸方向）と平行な方向（ａ軸方向）で原子の結合が異なるためである。よって側面においては、ｎ型接合の効果のみが発現し、側面には２次元電子ガスが生じる。その結果縦方向の導通抵抗が低くなる。開口底部では、ＳｉＣ基板１上に、ｎ型ＡｌＧａＮ層３、ｎ型ＧａＮ層４が積層されており、本来はピエゾ効果が発生してもよいが、ＳｉＣ上のＡｌＧａＮの平坦性が低く、ピエゾ効果は発生しない。逆にＳｉ不純物の入りやすい島状成長となっているため、ｎ型は高濃度化（５Ｅ１９ｃｍ−３）する。Ｓｉを５Ｅ１９ｃｍ−３ドープした開口底面のｎ型ＡｌＧａＮ層３は、ｎ型導電層であり、ドレイン電流を縦に低抵抗で流す。【００３８】
図３Ｂは、ゲート電極Ｇ下方の電流通過領域中央部＃１、およびＡｌＮ電流ブロック領域２の存在する部分＃２での深さ方向のキャリア密度を示すグラフである。破線より右側の領域はＳｉＣ基板である。電流通過領域中央＃１では、２次元電子ガス２ＤＥＧから深さと共にキャリア密度は減少し、ＳｉＣ基板上のｎ型ＧａＮ層４、ｎ型ＡｌＧａＮ層３でキャリア密度が急激に増大する。ＡｌＮ層を通過する＃２では、ＡｌＮ層２上のｎ型ＧａＮ層４、ｎ型ＡｌＧａＮ層３がｐ型化するので、キャリアは増加せず、高抵抗ＡｌＮ層２中もキャリアの減少は続く。【００３９】
図３Ｃは、図１中の＃３で示す、ＡｌＮ電流ブロック層から開口部のｎ型ＡｌＧａＮ層３、ｎ型ＧａＮ層４、ＧａＮ層６を水平方向に横切る方向に沿うキャリア密度を示す。ｎ型ＧａＮ層４、ｎ型ＡｌＧａＮ層３の界面はｎ型化し、２次元電子ガスを発生させている。この高移動度２次元電子ガスが縦方向抵抗を低減する効果を生む。【００４０】
図３Ｄは、第２の実施例によるＧａＮ系縦型ＨＥＭＴのＩ−Ｖ特性を示す。オフ状態ではドレイン電流がピンチオフされ良好なオフ特性を示す。また、オン時の抵抗も第１の実施例よりも２０％改善された。【００４１】
第１、第２の実施例では、電流ブロック層を高抵抗ＡｌＮ層で形成した。絶縁層で電流ブロック層を形成することも可能である。【００４２】
図４Ａは、第３の実施例によるＧａＮ系縦型ＨＥＭＴの構成を示す概略断面図である。単結晶ｎ型ＳｉＣ基板１の上に、ＣＶＤでＳｉＯ２層２０を厚さ約３μｍ堆積し、パターニングして電流通過領域に開口を形成する。ＳｉＯ２層２０のパターンを形成したＳｉＣ基板１上に、ＭＯＣＶＤでｎ型ＧａＮ層２５を、成長初期にはＡｌを１０ａｔ％以上添加して、厚さ３μｍ程度成長する。絶縁層上にはＧａＮ層２５は成長させないで開口内に選択的に成長させる。開口の上縁を過ぎると横方向成長が生じる。ｎ型ＧａＮ層２５の成長は、ＳｉＯ２層２０上面に達するまで行ってもよいが、ここでは開口内に止めている。ｎ型ＧａＮ層２５、ＳｉＯ２層２０上にノンドープＧａＮ層２６を、ＳｉＯ２層２０上方の厚さが約０．２μｍになるようにＭＯＣＶＤで成長する。以下、第１、第２の実施例同様、ノンドープＧａＮ層２６の上にノンドープＡｌＧａＮ層７を厚さ約５ｎｍ成長した後、Ｓｉを４Ｅ１８ｃｍ−３ドープしたｎ型ＡｌＧａＮ層８を厚さ約２０ｎｍ成長する。ｎ型ＡｌＧａＮ層８の上に、Ｓｉを５Ｅ１８ｃｍ−３ドープしたｎ型ＧａＮ層９を厚さ約７ｎｍ成長する。素子分離領域をリセスエッチングで形成する。表面にプラズマＣＶＤで窒化シリコン（ＳｉＮ）膜１１を堆積する。ソース電極Ｓ，ゲート電極Ｇ，ドレイン電極Ｄを形成する。【００４３】
図４Ｂは、第３の実施例によるＧａＮ系ＨＥＭＴのＩ−Ｖ特性を示す。オフ時のドレイン電流が僅かに流れる。【００４４】
本実施例によれば、電流ブロック層は絶縁体で形成されるので電流ブロック層を通過するリーク電流は極めて少ない。ｐ型ＧａＮ層による電流ブロック層と比べれば、電流ブロック効果を明らかに高くできる。第１、第２の実施例と比べると、ピエゾ効果によるノンドープＧａＮ層２６下部のポテンシャル引き上げ効果がなく、オフ時に２次元電子ガス２ＤＥＧから下方に電子が移動してしまい、ＳｉＯ２層２０上面付近のＧａＮ層を電子が走行し、開口部にまで到達する可能性が高い。【００４５】
以上実施例に沿って本発明を説明したが、本発明はこれらに限られない、例えば、基板として単結晶ＳｉＣの代わりに、単結晶ＧａＮを用いてもよい。酸化シリコン以外の絶縁物、例えば窒化シリコン、酸化窒化シリコン等、で電流ブロック層を形成してもよい。例示した寸法、不純物濃度等は種々変更可能である。ＨＥＭＴの代わりに他の縦型電界効果トランジスタを形成してもよい。その他種々の変形、改良、組み合わせが可能なことは当業者に自明であろう。
【図１】
2008105077.tif 000003
【図２】
2008105077.tif 000004
【図３−１】
2008105077.tif 000005
【図３−２】
2008105077.tif 000006
【図３−３】
2008105077.tif 000007
【図４】
2008105077.tif 000008
【図５】
2008105077.tif 000009
【手続補正書】
【提出日】平成21年3月12日(2009.3.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置とその製造方法に関し、特に縦型電流通路を有する化合物半導体装置とその製造方法に関する。
【０００２】
ＧａＮ系（化合物半導体）とは、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１．０、０≦ｙ≦１．０）を指す。
【背景技術】
【０００３】
ＧａＮまたはＧａＮ系化合物半導体を用いた化合物半導体装置の開発が活発である。ＧａＮは、バンドギャップが３．４ｅＶと高く、高耐圧動作が可能である。ＧａＮ系化合物半導体を用いて種々の半導体装置を作成することができる。
【０００４】
ＧａＮは高耐圧であり、例えば携帯電話の基地局用高電子移動度トランジスタ（ＨＥＭＴ）等、高電圧、高速動作が要求される用途での応用が期待されている。サファイア、ＳｉＣ，ＧａＮ，Ｓｉ等の基板上に、ＧａＮ／ＡｌＧａＮを結晶成長し、ＧａＮ層を電子走行層とするＧａＮ−ＨＥＭＴが種々報告されている。現在、電流オフ時の耐圧として３００Ｖを超える値が報告されている。なお、ＨＥＭＴを含めて電界効果型トランジスタと呼ぶことがある。
【０００５】
結晶成長方法としては、主に有機金属気相成長（ＭＯＣＶＤ）が用いられる。近年、ハイドライド気相エピタキシ（Ｈ−ＶＰＥ）と呼ばれるＨＣｌとＩＩＩ族金属を反応させて金属塩化物を発生させ、さらにアンモニア等と反応させて窒化物半導体を成長する方法が研究されている。
【０００６】
自動車用などの電力デバイスとして、ＧａＮ系電界効果型トランジスタを用いる場合、ソース、チャネル、ドレインが表面に沿って並ぶ横型構造を用いると、面積あたりの電流密度を高くすることが難しく、チップサイズが大きくなる。面積あたりの電流密度を高くするには、基板の厚さ方向にキャリアを流す縦型構造が好ましい。
【０００７】
特開２００３−０５１５０８号、特開２００４−３１８９６号、特開２００５−２０３７５３号、ＷＯ２００３／０７１６０７号等は、半導体基板の表面にソース、裏面にドレインを配置し、表面から深さ方向途中まで垂直にエッチングした垂直な側面上にゲートを配置する縦型構造を提案している。基板の深さ方向にトランジスタ構造を形成するので、面積利用率を高くすることができよう。半導体層に垂直なエッチングを行い、垂直側面上にゲート電極構造を形成する構造は、プロセスが複雑となり、加工精度、歩留まり等多くの課題を生じる可能性が高い。
【０００８】
特開２００２−１６２６２号は、表面にインターデジタル形状のソース電極、ゲート電極を形成し、裏面にドレイン電極を形成する構造を提案する。ｎ＋型ＧａＮソース領域をｐ型ウェル、ｉ型ウェルが取り囲み、ゲート電極下方にはｎ型ＧａＮチャネル領域が形成される。ｎ型チャネル領域の下方には、ｎ−型ＧａＮ層、ｎ＋型ＧａＮ層、ｎ＋＋型Ｓｉ基板が配置される。電極は平坦面上に形成されているが、ソース領域を基板裏面側から分離するため、溝部のエッチング、溝部内のエピタキシャル成長を２回行っている。エピタキシャル成長面を平坦化する必要も生じよう。製造工程は、簡単ではないと考えられる。
【０００９】
図５Ａに、カルフォルニア大学サンタバーバラ校から発表された縦型ＧａＮ−ＨＥＭＴの構造を概略的に示す(Conference Digest of Device Research Conference, 2002, pp.31-32)。単結晶サファイア基板１０１上に、ｎ型ＧａＮ層１０２を成長し、その上に電流ブロック層としてｐ型ＧａＮ層１０３を成長する。ｐ型ＧａＮ層１０３をレジストパターンを用いてエッチングし、電流通過領域に開口を形成する。ｎ型ＧａＮ層１０５を成長して電流通過領域の開口を埋め戻し、その上に電子走行層となるノンドープＧａＮ活性層１０６を成長する。ノンドープＧａＮ層１０６の上に、スペーサ層となるノンドープＡｌＧａＮ層１０７を介して、電子供給層となるｎ型ＡｌＧａＮ層１０８を成長する。バンドギャップの広いＡｌＧａＮ層１０７に接するノンドープＧａＮ層１０６の界面には深いポテンシャルウェルが形成され、２次元電子ガス２ＤＥＧが生じる。ｎ型ＡｌＧａＮ層１０８の上に、ｎ型ＧａＮ層１０９を成長する。素子分離をリセスエッチングで行う。表面にプラズマＣＶＤで窒化シリコン層１１０を成膜する。電極形成領域の窒化シリコン層を除去し、ショットキコンタクトするゲート電極Ｇ，オーミックコンタクトするソース電極Ｓを形成し，ｎ型ＧａＮ層１０２までエッチングを行なってドレイン電極Ｄを形成する。
【００１０】
図５Ｂは得られる特性を示す。オフ状態でも、ドレイン電流Ｉｄｓが０にならず、ピンチオフ特性が不十分な特性である。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、ピンチオフ特性の優れた縦型化合物半導体電界効果トランジスタを提供することである。
【００１２】
本発明の他の目的は、ピンチオフ特性の優れた縦型化合物半導体電界効果トランジスタを効率的に製造できる製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明の１観点によれば、
導電性半導体基板と、
前記導電性基板裏面上に形成されたドレイン電極と、
前記導電性半導体基板表面上に、高抵抗化合物半導体または絶縁体で形成され、開口を有する電流ブロック層と、
前記開口を埋め、前記電流ブロック層上面上に延在する化合物半導体の活性層と、
前記開口上方で、前記活性層上方に形成されたゲート電極と、
前記ゲート電極側方で、前記活性層上方に形成されたソース電極と、
を有する化合物半導体装置
が提供される。
【００１４】
本発明の他の観点によれば、
（ａ）導電性半導体基板表面上に、高抵抗化合物半導体または絶縁体で形成され、開口を有する電流ブロック層を形成する工程と、
（ｂ）前記開口を埋めて、前記電流ブロック層上面上に延在する化合物半導体の活性層を形成する工程と、
（ｃ）前記開口上方で、前記活性層上方にゲート電極を形成する工程と、
（ｄ）前記ゲート電極側方で、前記活性層上方にソース電極を形成する工程と、
（ｅ）前記導電性半導体基板裏面上にドレイン電極を形成する工程と、
を有する化合物半導体装置の製造方法
が提供される。
【発明の効果】
【００１５】
高抵抗ないし絶縁性の電流ブロック領域で電流のブロック特性を増強することができる。
【００１６】
ヘテロ接合に基づくポテンシャルバリアを用いて、高い電流ブロック効果を示すことができる。
【図面の簡単な説明】
【００１７】
【図１】図１Ａ，１Ｂは、本発明の第１の実施例によるＧａＮ系縦型ＨＥＭＴを示す概略断面図および平面図である。図１Ｃは変形例のエピタキシャル成長層を示すスケッチである。
【図２】図２Ａ，２Ｂは、ハイドライドＶＰＥ装置とＭＯＣＶＤ装置の概略断面図である。
【図３−１】と、
【図３−２】と、
【図３−３】図３Ａ，３Ｂ，３Ｃ、３Ｄは、本発明の第２の実施例によるＧａＮ系縦型ＨＥＭＴの構造を示す概略断面図、深さ方向のキャリア濃度を示すグラフ、開口部横方向のキャリア濃度を示すグラフ、およびＩ−Ｖ特性を示すグラフである。
【図４】図４Ａ，４Ｂは、本発明の第３の実施例によるＧａＮ系縦型ＨＥＭＴの構造を示す概略断面図、およびＩ−Ｖ特性を示すグラフである。
【図５】図５Ａ，５Ｂは、従来の技術によるＧａＮ系縦型ＨＥＭＴを示す断面図、およびそのＩ−Ｖ特性を示すグラフである。
【発明を実施するための形態】
【００１８】
図５Ａに示すＧａＮ系ＨＥＭＴのリーク電流の原因を考察した。ｎ型単結晶サファイア基板１０１上に、ＧａＮ層１０２を介して形成された、ｐ型ＧａＮ層１０３が電流ブロック領域を構成している。サファイア基板と、ＡｌＮおよびＧａＮとは、格子定数が異なるので、転位が発生し、優れた結晶性は期待できない。そのため、ｐ型ＧａＮ層１０３の電流ブロック機能が不完全であり、ｐ型ＧａＮ層１０３を貫通して電子が移動してしまうことが考えられる。また、ノンドープＡｌＧａＮ層１０７との界面付近の２次元電子ガス２ＤＥＧは、ゲート電極Ｇで制御できても、２次元電子ガス２ＤＥＧから電子が下方に移動してしまうと、ゲート電極Ｇの制御は及びにくい。２次元電子ガス２ＤＥＧから下方への電子の移動を抑制し、電流ブロック領域の電流ブロック効果を強めることが望まれる。
【００１９】
ＡｌＮは、ＧａＮよりバンドギャップが大きく、ＧａＮ中のキャリアに対してポテンシャルバリアを形成できる。高抵抗率のＡｌＮ領域を形成することも容易である。ＡｌＮ領域と接するＧａＮ領域はｐ型化し、電子に対するポテンシャルバリアを形成する。
【００２０】
図１Ａは、本発明の第１の実施例によるＧａＮ系縦型ＨＥＭＴの構造を示す概略断面図である。ｎ型単結晶ＳｉＣ基板１の上にハイドライド（Ｈ−）気相エピタキシ（ＶＰＥ）でＡｌＮ層２を厚さ約３μｍ成長する。
【００２１】
図２Ａは、Ｈ−ＶＰＥ装置の構成を概略的に示す断面図である。石英製反応管３０の周囲には誘導加熱用の高周波コイル３１が巻回され、その内部には基板１を載置するためのカーボンサセプタ３２が配置されている。図中左側に示す反応管３０の上流端には２つのガス導入管３４、３５が接続され、反応管３０の下流端には１本のガス排出管３６が接続されている。反応管３０内のサセプタ３２よりも上流側にボート３８が配置され、その内部には成長すべき化合物のＩＩＩ族元素のソース３９が収容される。ソース３９は、例えばＡｌＮ成長の場合はＡｌであり、ＧａＮ成長の場合はＧａである。ガス導入管３４からＮソースガスとしてアンモニアＮＨ３が導入され、ガス導入管３５からＨＣｌが導入される。ＨＣｌはボート３８中のＩＩＩ族ソース３９と反応し、ＩＩＩ族元素塩化物ＡｌＣｌを生成する。ソースガスＡｌＣｌとＮＨ３は基板１上に運ばれ、基板表面で反応してＡｌＮを成長させる。余剰のガスはガス排出管３６から除害塔へ排出される。
【００２２】
（０００１）面を有する単結晶導電性ＳｉＣ基板１の上に、ＡｌＮ層２を、例えば厚さ約３μｍ、Ｈ−ＶＰＥで成長する。Ｈ−ＶＰＥ装置のボート３８内のＩＩＩ族元素原料３９はＡｌである。Ｈ−ＶＰＥの条件は、例えば、以下のように設定する。
圧力：      常圧
ガス流量：  ＨＣｌ：１００ｃｃｍ、
ＮＨ３：１０ＬＭ（リットルパーミニッツ）、
温度：      １１００℃。
ＡｌＮ層２の抵抗率は、たとえば１×１０５（１Ｅ５の様に表記する）Ωｃｍより格段に高くすることができる。
【００２３】
ＡｌＮ層２の上にレジストマスクを形成し、ＡｌＮ層をエッチングして電流通過領域に開口（０．５μｍ×５００μｍ）を形成する。その後、レジストパターンは除去する。有機化学気相堆積（ＭＯＣＶＤ）により、ＳｉＣ基板１、ＡｌＮ層２上にＨＥＭＴ構成層を成長する。
【００２４】
図２Ｂは、ＭＯＣＶＤ装置の構成を概略的に示す断面図である。石英製反応管４０の外側に高周波コイル４１が配置され、反応管４０の内側には基板１を載置するためのカーボンサセプタ４２が配置される。反応管４０の上流側には２つのガス導入管４４、４５が接続され、化合物のソースガスが供給される。例えば、ガス導入管４４からＮソースガスとしてＮＨ３を導入し、ガス導入管４５からＩＩＩ族元素のソースガスとしてトリメチルアルミニウム、トリメチルガリウム、トリメチルインジウム等の有機ＩＩＩ族化合物原料を導入する。基板１上で結晶成長が行われ、余剰のガスはガス排出管４６から除害塔へ排出される。なお、ＭＯＣＶＤを減圧雰囲気で行う場合は、ガス排出管４６は真空ポンプへ接続され、真空ポンプの排出口が除害塔に接続される。
【００２５】
ＭＯＣＶＤの条件は例えば以下のように設定する。
原料とその流量：  トリメチルガリウム（ＴＭＧ）：  ０〜５０ｓｃｃｍ、
トリメチルアルミニウム（ＴＭＡ）：  ０〜５０ｓｃｃｍ、
トリメチルインジウム（ＴＭＩ）：  ０〜５０ｓｃｃｍ、
アンモニア（ＮＨ３）：  ２０ＳＬＭ、
ｎ型不純物：      シラン（ＳｉＨ４）、
ｐ型不純物：      ビスシクロペンタディエニルマグネシウム（Ｃｐ２Ｍｇ）、
圧力：            １００ｔｏｒｒ、
温度：            １１００℃。
【００２６】
まず、ｎ型ＧａＮ層５を厚さ約３μｍ成長する。ＳｉＣ上には、ＧａＮは成長しづらいので成長初期はＡｌを１０ａｔ％以上含んだＡｌＧａＮ層を成長する。ＡｌＮ層上では、側壁上の成長速度は上面上の成長速度の５倍以上ある。ｎ型ＧａＮ層５が、ＡｌＮ層２の開口部を優先的に埋め、開口部が埋められた後はＡｌＮ層２の上面上の成長部分との段差を、横方向成長によりなくしていく。
【００２７】
ＡｌＮ表面はエッチング時のパターニングにより当初酸化しているが、アンモニアガスとの反応により酸素は除去され、ＧａＮが成長可能となる。しかし、側壁上の横方向成長速度より遅いことに変わりはない。
【００２８】
Ｓｉを４×１０１８（４Ｅ１８のように表記する）ｃｍ−３ドープしたｎ型ＧａＮ層５の上に、ノンドープＧａＮ層６を厚さ約０．２μｍ成長する。ノンドープＧａＮ層６は、電子走行層となる活性層である。平坦なＡｌＮ層２に接するＧａＮ層はピエゾ効果により、ｐ型化する。ｐ型化により、界面付近のＧａＮ層のポテンシャルは持ち上がり、離れるに従って低下する。このポテンシャル勾配は、電子を排斥する方向となる。
【００２９】
ＧａＮ層６の上にノンドープＡｌＧａＮ層７を厚さ約５ｎｍ成長した後、Ｓｉを４Ｅ１８ｃｍ−３ドープしたｎ型ＡｌＧａＮ層８を厚さ約２０ｎｍ成長する。ｎ型ＡｌＧａＮ層８が活性層６に電子を供給する電子供給層となり、ノンドープＡｌＧａＮ層７が電子供給層を活性層から離すスペーサ層となる。バンドギャップの広いＡｌＧａＮ層７に接するノンドープＧａＮ層６の界面には深いポテンシャルウェルが形成され２次元電子ガス２ＤＥＧが生じる。
【００３０】
ｎ型ＡｌＧａＮ層８の上に、Ｓｉを５Ｅ１８ｃｍ−３ドープしたｎ型ＧａＮ層９を厚さ約７ｎｍ成長する。素子分離領域をリセスエッチングで形成する。表面にプラズマＣＶＤで窒化シリコン（ＳｉＮ）膜１１を堆積する。動作中にオン抵抗が変化する電流コラプス現象は、ｎ型ＡｌＧａＮ電子供給層８の上に、ＧａＮ保護層９とＳｉＮ層１１を形成することにより回避できる。レジストマスクをパターニングしてオーミックコンタクト領域のＳｉＮ膜をＳＦ６により選択エッチングして除去し、続いてＧａＮ保護層９を塩素ガスで時間制御エッチングして除去し、Ｔａ膜１４と、その上にＡｌ膜１５を積層し、ソース電極Ｓを形成する。
【００３１】
同様、ＳｉＣ基板１裏面上にドレイン電極Ｄを形成する。ゲートコンタクト領域のＳｉＮ膜１１を除去し、レジストマスクをパターニングして、Ｎｉ膜１２と、その上にＡｕ膜１３を積層し、リフトオフによりゲート電極Ｇを形成する。
【００３２】
図１Ｂは、ソース電極Ｓとゲート電極Ｇの配置を示す概略平面図である。ストライプ状の電流通過領域を破線で示す。電流通過領域を覆う櫛を有する櫛型ゲート電極Ｇが配置され、ゲート電極Ｇの各櫛の両側に櫛を有する櫛型ソース電極Ｓが配置されている。キャリアは、電流通過領域両側のソース電極から供給され、ゲート電極の制御を受け、電流通過領域を通って基板およびドレイン電極に達する。図１Ａは、電流通過領域の１つとその両側のソース電極Ｓを含む部分の断面である。破線で示す素子領域１０の外側に素子分離領域が形成される。
【００３３】
本実施例によれば、平坦なＡｌＮ層の上面側のＧａＮ層との界面はピエゾ効果によりｐ型化し、ポテンシャルを持ち上げ、２次元電子ガス（２ＤＥＧ）から下方への電子の移動を抑制する。さらに、バンドギャップの広いＡｌＮ層が電子の通過をブロックする。例え、ＡｌＮ層に電子が進入しても、ＡｌＮ層自身が極めて高抵抗である。このため、オフ時のピンチオフ電流特性の優れたＧａＮ系縦型ＨＥＭＴが形成される。ＳｉＣ基板は、高い熱伝導率を有し、放熱特性のよい半導体装置を提供できる。
【００３４】
なお、ＡｌＮ電流ブロック領域を、厚さ約３μｍのＡｌＮ層で形成したが、ＡｌＮ層の厚さをさらに厚くしてもよい。Ｈ−ＶＰＥは成長速度が高いので、例えば１０μｍのＡｌＮ層を成長するのも容易である。
【００３５】
図１Ｃは、ＳｉＣ基板１上に、ＡｌＮ層２をＨ−ＶＰＥで厚さ約１２μｍ成長し、その上にＧａＮ層３を成長した時の、ＴＥＭ写真に基づくスケッチである。
Ｈ−ＶＰＥ成長は、転位を減少する効果もあるので、厚いＡｌＮ層を成長すると結晶性が改善されることも期待できる。Ｈ−ＶＰＥ成長層はＣｌを含み、電極のコンタクト特性に影響を与える可能性がある。Ｈ−ＶＰＥにより成長したＡｌＮ層の上にＭＯＣＶＤによりＡｌＮ層、またはＡｌＧａＮ層、ＡｌＧａＩｎＮ層などを成長するとＣｌ拡散ブロック層として機能する。また、ＡｌＮ電流ブロック層をＭＯＣＶＤで成長してもよい。第１の実施例では、ＡｌＮ電流ブロック層に形成した開口をｎ型ＧａＮ層で埋め戻した。その他の構成も可能である。
【００３６】
図３Ａは、本発明の第２の実施例によるＧａＮ系縦型ＨＥＭＴの構造を示す概略断面図である。第１の実施例同様、ｎ型単結晶ＳｉＣ基板１の上にＨ−ＶＰＥでＡｌＮ層２を厚さ約３μｍ成長し、電流通過領域に開口を形成する。パターニングしたＡｌＮ層２を覆うように、基板１上に、ＭＯＣＶＤで、Ｓｉを１Ｅ１９ｃｍ−３ドープしたｎ型ＡｌＧａＮ層３を厚さ約２０ｎｍ成長し、その上にＳｉを４Ｅ１８ｃｍ−３ドープしたｎ型ＧａＮ層４を厚さ約２０ｎｍ成長する。ＡｌＮ層２の開口部は未だ埋め戻されていない。ｎ型ＧａＮ層４の上にノンドープＧａＮ層６を成長し、開口部を埋め戻し、ＡｌＮ層２上方の厚さが約０．２μｍになるようにする。ノンドープＧａＮ層６は、電子走行層となる活性層である。その後は、第１実施例同様に、ＧａＮ層６の上にノンドープＡｌＧａＮ層７を厚さ約５ｎｍ成長した後、Ｓｉを４Ｅ１８ｃｍ−３ドープしたｎ型ＡｌＧａＮ層８を厚さ約２０ｎｍ成長する。ｎ型ＡｌＧａＮ層８の上に、Ｓｉを５Ｅ１８ｃｍ−３ドープしたｎ型ＧａＮ層９を厚さ約７ｎｍ成長する。素子分離領域をリセスエッチングで形成する。表面にプラズマＣＶＤで窒化シリコン（ＳｉＮ）膜１１を堆積する。第１の実施例同様、ソース電極Ｓ，ゲート電極Ｇ，ドレイン電極Ｄを形成する。
【００３７】
パターニングしたＡｌＮ層２上にＭＯＣＶＤでｎ型ＡｌＧａＮ層３を成長すると、ＡｌＮ層２中のＣｌの外部拡散が抑制される。ＳｉＣ基板上にＡｌＧａＮ層が成長すると、その上にＧａＮ層が成長できる。ＡｌＮ層２の上面上、側面上にｎ型ＡｌＧａＮ層３、ｎ型ＧａＮ層４を成長した場合、ＡｌＮの上面部分のＡｌを含む層からＡｌを含まない層に変化する界面（ｎ型ＡｌＧａＮ層３とｎ型ＧａＮ層４の界面Ａ）でピエゾ効果が生じる。同時に、ＡｌＮ層２の上面のＡｌＧａＮ層３との界面にもピエゾ効果が生じている。その結果、界面付近のＧａＮ層４がｐ型化し、ポテンシャルが引き上げられ、オフ時のピンチオフ性能を実施例１よりもさらに改善する。それに対して側面におけるＡｌを含む層と含まない層の界面（ｎ型ＡｌＧａＮ層３とｎ型ＧａＮ層４の界面Ｂ）に、ピエゾ効果は生じない。これは結晶が六方晶であり、基板に垂直な方向（ｃ軸方向）と平行な方向（ａ軸方向）で原子の結合が異なるためである。よって側面においては、ｎ型接合の効果のみが発現し、側面には２次元電子ガスが生じる。その結果縦方向の導通抵抗が低くなる。開口底部では、ＳｉＣ基板１上に、ｎ型ＡｌＧａＮ層３、ｎ型ＧａＮ層４が積層されており、本来はピエゾ効果が発生してもよいが、ＳｉＣ上のＡｌＧａＮの平坦性が低く、ピエゾ効果は発生しない。逆にＳｉ不純物の入りやすい島状成長となっているため、ｎ型は高濃度化（５Ｅ１９ｃｍ−３）する。Ｓｉを５Ｅ１９ｃｍ−３ドープした開口底面のｎ型ＡｌＧａＮ層３は、ｎ型導電層であり、ドレイン電流を縦に低抵抗で流す。
【００３８】
図３Ｂは、ゲート電極Ｇ下方の電流通過領域中央部＃１、およびＡｌＮ電流ブロック領域２の存在する部分＃２での深さ方向のキャリア密度を示すグラフである。破線より右側の領域はＳｉＣ基板である。電流通過領域中央＃１では、２次元電子ガス２ＤＥＧから深さと共にキャリア密度は減少し、ＳｉＣ基板上のｎ型ＧａＮ層４、ｎ型ＡｌＧａＮ層３でキャリア密度が急激に増大する。ＡｌＮ層を通過する＃２では、ＡｌＮ層２上のｎ型ＧａＮ層４、ｎ型ＡｌＧａＮ層３がｐ型化するので、キャリアは増加せず、高抵抗ＡｌＮ層２中もキャリアの減少は続く。
【００３９】
図３Ｃは、図１中の＃３で示す、ＡｌＮ電流ブロック層から開口部のｎ型ＡｌＧａＮ層３、ｎ型ＧａＮ層４、ＧａＮ層６を水平方向に横切る方向に沿うキャリア密度を示す。ｎ型ＧａＮ層４、ｎ型ＡｌＧａＮ層３の界面はｎ型化し、２次元電子ガスを発生させている。この高移動度２次元電子ガスが縦方向抵抗を低減する効果を生む。
【００４０】
図３Ｄは、第２の実施例によるＧａＮ系縦型ＨＥＭＴのＩ−Ｖ特性を示す。オフ状態ではドレイン電流がピンチオフされ良好なオフ特性を示す。また、オン時の抵抗も第１の実施例よりも２０％改善された。
【００４１】
第１、第２の実施例では、電流ブロック層を高抵抗ＡｌＮ層で形成した。絶縁層で電流ブロック層を形成することも可能である。
【００４２】
図４Ａは、第３の実施例によるＧａＮ系縦型ＨＥＭＴの構成を示す概略断面図である。単結晶ｎ型ＳｉＣ基板１の上に、ＣＶＤでＳｉＯ２層２０を厚さ約３μｍ堆積し、パターニングして電流通過領域に開口を形成する。ＳｉＯ２層２０のパターンを形成したＳｉＣ基板１上に、ＭＯＣＶＤでｎ型ＧａＮ層２５を、成長初期にはＡｌを１０ａｔ％以上添加して、厚さ３μｍ程度成長する。絶縁層上にはＧａＮ層２５は成長させないで開口内に選択的に成長させる。開口の上縁を過ぎると横方向成長が生じる。ｎ型ＧａＮ層２５の成長は、ＳｉＯ２層２０上面に達するまで行ってもよいが、ここでは開口内に止めている。ｎ型ＧａＮ層２５、ＳｉＯ２層２０上にノンドープＧａＮ層２６を、ＳｉＯ２層２０上方の厚さが約０．２μｍになるようにＭＯＣＶＤで成長する。以下、第１、第２の実施例同様、ノンドープＧａＮ層２６の上にノンドープＡｌＧａＮ層７を厚さ約５ｎｍ成長した後、Ｓｉを４Ｅ１８ｃｍ−３ドープしたｎ型ＡｌＧａＮ層８を厚さ約２０ｎｍ成長する。ｎ型ＡｌＧａＮ層８の上に、Ｓｉを５Ｅ１８ｃｍ−３ドープしたｎ型ＧａＮ層９を厚さ約７ｎｍ成長する。素子分離領域をリセスエッチングで形成する。表面にプラズマＣＶＤで窒化シリコン（ＳｉＮ）膜１１を堆積する。ソース電極Ｓ，ゲート電極Ｇ，ドレイン電極Ｄを形成する。
【００４３】
図４Ｂは、第３の実施例によるＧａＮ系ＨＥＭＴのＩ−Ｖ特性を示す。オフ時のドレイン電流が僅かに流れる。
【００４４】
本実施例によれば、電流ブロック層は絶縁体で形成されるので電流ブロック層を通過するリーク電流は極めて少ない。ｐ型ＧａＮ層による電流ブロック層と比べれば、電流ブロック効果を明らかに高くできる。第１、第２の実施例と比べると、ピエゾ効果によるノンドープＧａＮ層２６下部のポテンシャル引き上げ効果がなく、オフ時に２次元電子ガス２ＤＥＧから下方に電子が移動してしまい、ＳｉＯ２層２０上面付近のＧａＮ層を電子が走行し、開口部にまで到達する可能性が高い。
【００４５】
以上実施例に沿って本発明を説明したが、本発明はこれらに限られない、例えば、基板として単結晶ＳｉＣの代わりに、単結晶ＧａＮを用いてもよい。酸化シリコン以外の絶縁物、例えば窒化シリコン、酸化窒化シリコン等、で電流ブロック層を形成してもよい。例示した寸法、不純物濃度等は種々変更可能である。ＨＥＭＴの代わりに他の縦型電界効果トランジスタを形成してもよい。その他種々の変形、改良、組み合わせが可能なことは当業者に自明であろう。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
導電性半導体基板と、
前記導電性基板裏面上に形成されたドレイン電極と、
前記導電性半導体基板表面上に、高抵抗化合物半導体または絶縁体で形成され、開口を有する電流ブロック層と、
前記開口を埋め、前記電流ブロック層上面上に延在する化合物半導体の活性層と、
前記開口上方で、前記活性層上方に形成されたゲート電極と、
前記ゲート電極側方で、前記活性層上方に形成されたソース電極と、
を有する化合物半導体装置。
【請求項２】
前記導電性半導体基板がＳｉＣまたはＧａＮで形成され、前記電流ブロック層がＡｌＮで形成され、前記活性層がＧａＮ領域を含む請求項１記載の化合物半導体装置。
【請求項３】
前記活性層が前記ＧａＮ領域と前記ＡｌＮ電流ブロック層との間に、ｎ型ＡｌＧａＮ層を含む請求項２記載の化合物半導体装置。
【請求項４】
前記活性層が前記ｎ型ＡｌＧａＮ層の上に形成されたｎ型ＧａＮ層と、その上に形成されたノンドープＧａＮ層とを含む請求項３記載の化合物半導体装置。
【請求項５】
前記導電性半導体基板がＳｉＣまたはＧａＮで形成され、前記電流ブロック層が酸化シリコンで形成され、前記活性層がＧａＮ領域を含む請求項１記載の化合物半導体装置。
【請求項６】
（ａ）導電性半導体基板表面上に、高抵抗化合物半導体または絶縁体で形成され、開口を有する電流ブロック層を形成する工程と、
（ｂ）前記開口を埋めて、前記電流ブロック層上面上に延在する化合物半導体の活性層を形成する工程と、
（ｃ）前記開口上方で、前記活性層上方にゲート電極を形成する工程と、
（ｄ）前記ゲート電極側方で、前記活性層上方にソース電極を形成する工程と、
（ｅ）前記導電性半導体基板裏面上にドレイン電極を形成する工程と、
を有する化合物半導体装置の製造方法。
【請求項７】
前記導電性半導体基板がＳｉＣまたはＧａＮで形成され、前記工程（ａ）が、
（ａー１）前記導電性半導体基板上にＡｌＮ層を成長する工程と、
（ａー２）前記ＡｌＮ層をパターニングし、前記導電性半導体基板が露出する開口を形成する工程と、
を含み、前記工程（ｂ）が、
（ｂ−１）前記開口を含む領域にドープしたＧａＮ層を成長する工程と、
（ｂ−２）前記ドープしたＧａＮ層の上にノンドープＧａＮ層を成長する工程と、
を含む請求項６記載の化合物半導体装置の製造方法。
【請求項８】
前記工程（ｂ）が、
（ｂ−３）前記ＡｌＮ層と前記ドープしたＧａＮ層との間に、ドープしたＡｌＧａＮ層を成長する工程、
を含む請求項７記載の化合物半導体装置の製造方法。
【請求項９】
前記工程（ａ−１）が、Ｈ−ＶＰＥでＡｌＮを成長し、
前記工程（ｂ−３）が、ＭＯＣＶＤでＡｌＧａＮを成長する請求項８記載の
化合物半導体装置の製造方法。
【請求項１０】
前記導電性半導体基板がＳｉＣまたはＧａＮで形成され、前記工程（ａ）が、
（ａー１）前記導電性半導体基板上に酸化シリコン層を堆積する工程と、
（ａー２）前記酸化シリコン層をパターニングし、前記導電性半導体基板が露出する開口を形成する工程と、
を含み、前記工程（ｂ）が、
（ｂ−１）前記開口を含む領域にドープしたＧａＮ層を成長する工程と、
（ｂ−２）前記ドープしたＧａＮ層の上にノンドープＧａＮ層を成長する工程と、
を含む請求項６記載の化合物半導体装置の製造方法。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2008105077.tif 000010
【国際調査報告】
2008105077.tif 000011
2008105077.tif 000012
2008105077.tif 000013