【手続補正書】
【提出日】平成17年5月9日(2005.5.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
第１の電源に電源端子を介して接続された電流源と、
前記電流源の出力に並列に接続され、駆動手段から相補的に与えられる第１および第２の制御信号に基づいて、前記電流源の出力を第１および第２出力として相補的に出力する第１および第２の電流スイッチと、
前記第１および第２の出力が与えられる第１および第２の端子と、
前記第１の電流スイッチと前記第１の端子とを接続する第１の経路および、前記第２の電流スイッチと前記第２の端子とを接続する第２の経路のうち少なくとも一方の経路に配設された第１の抵抗素子とを備える、半導体集積回路装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項４
【補正方法】変更
【補正の内容】
【請求項４】
前記電流源、前記第１および第２の電流スイッチは、それぞれ第１導電型の第１、第２および第３のトランジスタであって、
前記第１のトランジスタの第１の主電極は前記電源端子に、第２の主電極は前記第２および第３のトランジスタの第１の主電極に接続され、
前記第２および第３のトランジスタの第２の主電極は、前記第１および第２の経路に接続され、
前記駆動手段は、
前記第１の電源に第１の主電極が接続された第１導電型の第４のトランジスタと、前記第２の電源に第１の主電極が接続され、前記第４のトランジスタの第２の主電極に、第２の主電極が接続された第２導電型の第５のトランジスタとを有し、前記第４および第５のトランジスタの制御電極に入力された第１の信号を反転し、出力端となる前記第４および第５のトランジスタの前記第２の主電極の接続部から前記第１の制御信号として出力する第１のインバータ回路と、
前記第１の電源に第１の主電極が接続された第１導電型の第６のトランジスタと、前記第２の電源に第１の主電極が接続され、前記第６のトランジスタの第２の主電極に、第２の主電極が接続された第２導電型の第７のトランジスタとを有し、前記第６および第７のトランジスタの制御電極に入力された第２の信号を反転し、出力端となる前記第６および第７のトランジスタの前記第２の主電極の接続部から前記第２の制御信号として出力する第２のインバータ回路と、
第１および第２のインバータ回路の出力端の間に電気的に接続された第２の抵抗素子とを備える、請求項３記載の半導体集積回路装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項９
【補正方法】変更
【補正の内容】
【請求項９】
前記電流源、前記第１および第２の電流スイッチは、それぞれ第１導電型の第１、第２および第３のトランジスタであって、
前記第１のトランジスタの第１の主電極は前記電源端子に、第２の主電極は前記第２および第３のトランジスタの第１の主電極に接続され、
前記第２および第３のトランジスタの第２の主電極は、前記第１および第２の経路に接続され、
前記駆動手段は、
前記第１の電源に第１の主電極が接続された第１導電型の第４のトランジスタと、前記第２の電源に第１の主電極が接続され、前記第４のトランジスタの第２の主電極に、第２の主電極が接続された第２導電型の第５のトランジスタと、前記第４のトランジスタの前記第１の主電極と前記第２の主電極との間に配設された第１の抵抗を有し、前記第４および第５のトランジスタの制御電極に入力された信号を反転し、出力端となる前記第４および第５のトランジスタの前記第２の主電極の接続部から前記第１あるいは第２の制御信号として出力するインバータ回路を含む請求項１記載の半導体集積回路装置。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】
前記電流源、前記第１および第２の電流スイッチは、それぞれ第１導電型の第１、第２および第３のトランジスタであって、
前記第１のトランジスタの第１の主電極は前記電源端子に、第２の主電極は前記第２および第３のトランジスタの第１の主電極に接続され、
前記第２および第３のトランジスタの第２の主電極は、前記第１および第２の経路に接続され、
前記駆動手段は、
前記第１の電源に第１の主電極が接続された第１導電型の第４のトランジスタと、前記第２の電源に第１の主電極が接続され、前記第４のトランジスタの第２の主電極に、第２の主電極が接続された第２導電型の第５のトランジスタと、前記第４のトランジスタの前記第１の主電極と前記第２の主電極との間に配設された第１の抵抗と、前記第５のトランジスタの前記第１の主電極と前記第２の主電極との間に配設された第２の抵抗とを有し、前記第４および第５のトランジスタの制御電極に入力された信号を反転し、出力端となる前記第４および第５のトランジスタの前記第２の主電極の接続部から前記第１あるいは第２の制御信号として出力するインバータ回路を含む請求項１記載の半導体集積回路装置。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】請求項１１
【補正方法】変更
【補正の内容】
【請求項１１】
前記電源端子、前記電流源と前記電源端子とを接続する電源経路、前記第１の端子、前記第１の経路、前記第２の端子、前記第２経路および第１の抵抗素子は、第１導電型の半導体基板の表面内に形成され前記第１の電源に電気的に接続された第２導電型のウエル領域の上部に配設される、請求項１記載の半導体集積回路装置。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
【課題を解決するための手段】
本発明に係る請求項１記載の半導体集積回路装置は、第１の電源に電源端子を介して接続された電流源と、前記電流源の出力に並列に接続され、駆動手段から相補的に与えられる第１および第２の制御信号に基づいて、前記電流源の出力を第１および第２出力として相補的に出力する第１および第２の電流スイッチと、前記第１および第２の出力が与えられる第１および第２の端子と、前記第１の電流スイッチと前記第１の端子とを接続する第１の経路および、前記第２の電流スイッチと前記第２の端子とを接続する第２の経路のうち少なくとも一方の経路に配設された第１の抵抗素子とを備えている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明に係る請求項４記載の半導体集積回路装置は、前記電流源、前記第１および第２の電流スイッチが、それぞれ第１導電型の第１、第２および第３のトランジスタであって、前記第１のトランジスタの第１の主電極は前記電源端子に、第２の主電極は前記第２および第３のトランジスタの第１の主電極に接続され、前記第２および第３のトランジスタの第２の主電極は、前記第１および第２の経路に接続され、前記駆動手段は、前記第１の電源に第１の主電極が接続された第１導電型の第４のトランジスタと、前記第２の電源に第１の主電極が接続され、前記第４のトランジスタの第２の主電極に、第２の主電極が接続された第２導電型の第５のトランジスタとを有し、前記第４および第５のトランジスタの制御電極に入力された第１の信号を反転し、出力端となる前記第４および第５のトランジスタの前記第２の主電極の接続部から前記第１の制御信号として出力する第１のインバータ回路と、前記第１の電源に第１の主電極が接続された第１導電型の第６のトランジスタと、前記第２の電源に第１の主電極が接続され、前記第６のトランジスタの第２の主電極に、第２の主電極が接続された第２導電型の第７のトランジスタとを有し、前記第６および第７のトランジスタの制御電極に入力された第２の信号を反転し、出力端となる前記第６および第７のトランジスタの前記第２の主電極の接続部から前記第２の制御信号として出力する第２のインバータ回路と、第１および第２のインバータ回路の出力端の間に電気的に接続された第２の抵抗素子とを備えている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
本発明に係る請求項９記載の半導体集積回路装置は、前記電流源、前記第１および第２の電流スイッチは、それぞれ第１導電型の第１、第２および第３のトランジスタであって、前記第１のトランジスタの第１の主電極は前記電源端子に、第２の主電極は前記第２および第３のトランジスタの第１の主電極に接続され、前記第２および第３のトランジスタの第２の主電極は、前記第１および第２の経路に接続され、前記駆動手段は、前記第１の電源に第１の主電極が接続された第１導電型の第４のトランジスタと、前記第２の電源に第１の主電極が接続され、前記第４のトランジスタの第２の主電極に、第２の主電極が接続された第２導電型の第５のトランジスタと、前記第４のトランジスタの前記第１の主電極と前記第２の主電極との間に配設された第１の抵抗を有し、前記第４および第５のトランジスタの制御電極に入力された信号を反転し、出力端となる前記第４および第５のトランジスタの前記第２の主電極の接続部から前記第１あるいは第２の制御信号として出力するインバータ回路を含んでいる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
本発明に係る請求項１０記載の半導体集積回路装置は、前記電流源、前記第１および第２の電流スイッチは、それぞれ第１導電型の第１、第２および第３のトランジスタであって、前記第１のトランジスタの第１の主電極は前記電源端子に、第２の主電極は前記第２および第３のトランジスタの第１の主電極に接続され、前記第２および第３のトランジスタの第２の主電極は、前記第１および第２の経路に接続され、前記駆動手段は、前記第１の電源に第１の主電極が接続された第１導電型の第４のトランジスタと、前記第２の電源に第１の主電極が接続され、前記第４のトランジスタの第２の主電極に、第２の主電極が接続された第２導電型の第５のトランジスタと、前記第４のトランジスタの前記第１の主電極と前記第２の主電極との間に配設された第１の抵抗と、前記第５のトランジスタの前記第１の主電極と前記第２の主電極との間に配設された第２の抵抗とを有し、前記第４および第５のトランジスタの制御電極に入力された信号を反転し、出力端となる前記第４および第５のトランジスタの前記第２の主電極の接続部から前記第１あるいは第２の制御信号として出力するインバータ回路を含んでいる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
本発明に係る請求項１１記載の半導体集積回路装置は、前記電源端子、前記電流源と前記電源端子とを接続する電源経路、前記第１の端子、前記第１の経路、前記第２の端子、前記第２経路および第１の抵抗素子は、第１導電型の半導体基板の表面内に形成され前記第１の電源に電気的に接続された第２導電型のウエル領域の上部に配設されている。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
【数２】
1999340804.tif 000001
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
すなわち、インバータ回路ＩＶ２０への選択信号ＳＬがＨｉｇｈであり、トランジスタＭ７がオンしたとき、電源ＶＤＤから抵抗Ｒ６、トランジスタＭ７を通って接地ＧＮＤに電流が流れるため、制御信号ＶＧ２の基準電位は０Ｖよりも高くなる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
この制御信号ＶＧ２の波形を図６に実線で示す。なお、図６に示す破線の波形は制御信号ＶＧ２に対して相補的に与えられる制御信号ＶＧ３の波形であり、インバータ回路ＩＶ２０と同等の回路から与えられるものとする。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
図６に示すように、制御信号ＶＧ２は、０Ｖよりも高い電位Ｖ１からほぼ電源電位ＶＤＤの間で変化する波形として与えられる。これにより、トランジスタＭ２のゲート電位が上昇するため、ドレイン・ソース間電圧ＶDSが小さい場合でも飽和領域での動作を保証できる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
＜Ｄ−２．特徴的作用効果＞
このような構成を採用することにより、トランジスタＭ２がオンするときのインバータ回路ＩＶ２１の出力、つまり制御信号ＶＧ２が０Ｖよりも高い電位を基準電圧として与えられるとともに、トランジスタＭ２がオフするときのインバータ回路ＩＶ２１の出力が電源電位ＶＤＤよりも低い電位となる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
すなわち、インバータ回路ＩＶ２１への選択信号ＳＬがＨｉｇｈであり、トランジスタＭ７がオンしたとき、電源ＶＤＤから抵抗Ｒ６、トランジスタＭ７を通って接地ＧＮＤに電流が流れるため、制御信号ＶＧ２の基準電位は０Ｖよりも高くなる。一方、インバータ回路ＩＶ２１への選択信号ＳＬがＬｏｗであり、トランジスタＭ６がオンしたときは抵抗Ｒ７を通して電流が接地に流れるので、出力が電源電位ＶＤＤまで上昇できず電源電位ＶＤＤよりも低い電位となる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】変更
【補正の内容】
【００７６】
この制御信号ＶＧ２の波形を図８に実線で示す。なお、図８に示す破線の波形は制御信号ＶＧ２に対して相補的に与えられる制御信号ＶＧ３の波形であり、インバータ回路ＩＶ２１と同等の回路から与えられるものとする。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正の内容】
【００７７】
図８に示すように、制御信号ＶＧ２およびＶＧ３は、０Ｖよりも高い電位Ｖ１から電源電位ＶＤＤよりも低い電位Ｖ２の間で変化する波形として与えられる。このようにすることで、制御信号ＶＧ２およびＶＧ３の交点、すなわち、トランジスタＭ２およびＭ３が同時にオンする電圧を下げることができ、トランジスタＭ２およびＭ３が同時にオフする可能性よりもトランジスタＭ２およびＭ３が同時にオンする可能性を高めることができ、リンギングの発生の可能性を低減できる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正の内容】
【００７９】
また、制御信号ＶＧ２およびＶＧ３は、０Ｖよりも高い電位Ｖ１を基準とするのでトランジスタＭ２およびＭ３のゲート電位が上昇し、ドレイン・ソース間電圧ＶDSが小さい場合でも飽和領域での動作を保証できる。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
なお、以上の説明においては、実施の形態２において説明したＤ／Ａコンバータ２００のトランジスタＭ２に制御信号ＶＧ２を与えるインバータ回路ＩＶ２１について示したが、Ｄ／Ａコンバータ２００のトランジスタＭ３に制御信号ＶＧ３を与えるインバータ回路も同様の構成である。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
トランジスタＭ１２はソース電極をインバータ回路ＩＶ２の出力に、ドレイン電極をインバータ回路ＩＶ３の出力に接続され、ゲート電極はソース電極に接続され、トランジスタＭ１３はソース電極をインバータ回路ＩＶ３の出力に、ドレイン電極をインバータ回路ＩＶ２の出力に接続され、ゲート電極はソース電極に接続されている。なお、Ｄ／Ａコンバータ４００の出力は図中においてＩｏｕｔとして示す。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００９９
【補正方法】変更
【補正の内容】
【００９９】
トランジスタＭ１２はソース電極をインバータ回路ＩＶ２の出力に、ドレイン電極をトランジスタＭ１４のソース電極に接続され、ゲート電極はソース電極に接続され、トランジスタＭ１３はソース電極をインバータ回路ＩＶ３の出力に、ドレイン電極をトランジスタＭ１５のソース電極に接続されゲート電極はソース電極に接続されている。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０１０１
【補正方法】変更
【補正の内容】
【０１０１】
＜Ｇ−２．特徴的作用効果＞
Ｄ／Ａコンバータ５００の通常動作時においては制御信号ＰＷＳが活性状態であるので、トランジスタＭ１４およびＭ１５はオンしており、インバータ回路ＩＶ２およびＩＶ３の出力に合わせてトランジスタＭ１２およびＭ１３がオン、オフすることで実施の形態６において説明したドライバ回路ＤＣ２と同様の作用効果を奏することになるが、Ｄ／Ａコンバータ５００をパワーセーブモードに設定した場合には、トランジスタＭ１４およびＭ１５がオフしてインバータ回路ＩＶ２およびＩＶ３に流れる電流を遮断することになる。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０１０４
【補正方法】変更
【補正の内容】
【０１０４】
＜Ｈ．実施の形態８＞
＜Ｈ−１．装置構成＞
図１２に本発明に係る半導体集積回路装置の実施の形態８として、Ｄ／Ａコンバータ６００の部分構成を示す。なお、図２を用いて説明したＤ／Ａコンバータ２００と同一の構成については同一の符号を付し、重複する説明は省略する。なお、図１２においては、Ｄ／Ａコンバータ６００に寄生するインダクタンス成分および容量成分をインダクタンスおよび容量として示した図である。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
次に、図１３に示したＤ／Ａコンバータ３００に本実施の形態を適用したＤ／Ａコンバータ６００のレイアウト構成を図１４に示す。図１４において、図１３に示す複数の電流源セルＣＬ１に含まれる電流発生回路ＣＧが配列された電流源アレイ１、複数の電流源セルＣＬ１に含まれるドライバ回路ＤＣ１が配列されたドライバアレイ２、そして、図１３に示すデコーダ・クロックバッファ部ＤＢおよびバイアス回路ＢＣなどが配設された周辺回路部３が素子形成領域ＥＲに形成され、ダンピング抵抗Ｒ３、Ｒ４、出力端子ＩＴ、バーＩＴ、電源端子ＰＴは素子形成領域ＥＲの外部においてＮウエル領域ＮＷの上部に形成されている。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０１１８
【補正方法】変更
【補正の内容】
【０１１８】
なお、図１４においては電源端子ＰＴにつながる配線が、出力端子ＩＴにつながる配線の上部で交差した構成となっているが、これは一例であって、このような構成である必要はなく、電源端子ＰＴにつながる配線と出力端子ＩＴにつながる配線とが並列しているような構成であっても良いことは言うまでもない。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０１１９
【補正方法】変更
【補正の内容】
【０１１９】
＜Ｉ．実施の形態９＞
＜Ｉ−１．装置構成＞
図１７に本発明に係る半導体集積回路装置の実施の形態９として、Ｄ／Ａコンバータ７００の部分構成を示す。なお、図２を用いて説明したＤ／Ａコンバータ２００と同一の構成については同一の符号を付し、重複する説明は省略する。なお、図１７においては、Ｄ／Ａコンバータ７００に寄生するインダクタンス成分および容量成分をインダクタンスおよび容量として示した図である。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０１２４
【補正方法】変更
【補正の内容】
【０１２４】
図１８に示すように、第３配線層ＭＬ３と第２配線層ＭＬ２とはコンタクトホールＣＨ４で接続され、第２配線層ＭＬ２と電源端子ＰＴとはコンタクトホールＣＨ５で接続されている。ダンピング抵抗Ｒ８は第２配線層ＭＬ２および電源端子ＰＴの下部に配設されている。そして、フィールド酸化膜ＦＯの上に形成されたダンピング抵抗Ｒ８の両端は、それぞれコンタクトホールＣＨ７およびＣＨ８により配線層ＭＬ１１およびＭＬ１２に接続され、配線層ＭＬ１１はコンタクトホールＣＨ６により電源端子ＰＴに電気的に接続され、配線層ＭＬ１２はコンタクトホールＣＨ９によりウエルコンタクトＷＣに電気的に接続されている。なお、ウエルコンタクトＷＣはフィールド酸化膜ＦＯを貫通してＮウエル領域に達するように設けられ、接触抵抗を低減するためＮ型不純物濃度がＮウエル領域よりも高く設定されたＮ+層で形成されている。また、ダンピング抵抗Ｒ８はポリシリコン層等で構成されている。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】０１２５
【補正方法】変更
【補正の内容】
【０１２５】
次に、図１９に、図１４において示すＡ−Ｂ線における断面構成の他の例を示す。図１９に示すように、第３配線層ＭＬ３と第２配線層ＭＬ２とはコンタクトホールＣＨ４で接続され、第２配線層ＭＬ２と電源端子ＰＴとはコンタクトホールＣＨ５で接続されている。ダンピング抵抗Ｒ８は第２配線層ＭＬ２および電源端子ＰＴの下部に配設されている。なお、ダンピング抵抗Ｒ８はＮウエル層ＮＷの表面内にＰ型不純物の拡散により形成されている。そして、ダンピング抵抗Ｒ８の両端は、それぞれコンタクトホールＣＨ７およびＣＨ８により配線層ＭＬ１１およびＭＬ１２に接続され、配線層ＭＬ１１はコンタクトホールＣＨ６により電源端子ＰＴに電気的に接続され、配線層ＭＬ１２はコンタクトホールＣＨ９によりウエルコンタクトＷＣに電気的に接続されている。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】０１３８
【補正方法】変更
【補正の内容】
【０１３８】
図２６においてバッファＢＦの出力にサージ保護回路ＰＣが配設され、サージ保護回路ＰＣの出力に端子ＰＤが接続されている。なお、図２６においてはバッファＢＦの一例として電源ＶＤＤと接地ＧＮＤとの間に直列に接続されたトランジスタＭ７０（ＰチャネルＭＯＳＦＥＴ）と、トランジスタＭ８０（ＮチャネルＭＯＳＦＥＴ）とで構成されるインバータ回路を示している。また、サージ保護回路ＰＣの構成は図２５において説明したものと同様である。
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】０１５８
【補正方法】変更
【補正の内容】
【０１５８】
【発明の効果】
本発明に係る請求項１記載の半導体集積回路装置によれば、第１の経路および、第２の経路のうち少なくとも一方の経路に第１の抵抗素子を備えるので、第１の電源から、電流源、第１および第２の電流スイッチを通って第１および第２の端子に至る電流経路に寄生する寄生インダクタンスおよび寄生容量のみで構成される２つの経路のうち少なくとも一方を解消することができ、寄生インダクタンスおよび寄生容量の共振による発振を減衰させることができる。
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】０１５９
【補正方法】変更
【補正の内容】
【０１５９】
本発明に係る請求項２記載の半導体集積回路装置によれば、第１の抵抗素子が第２の経路に配設されるので、第１の電源から電流源、第２の電流スイッチ、第２の端子を通って第２の電源に至る電流経路に寄生する寄生インダクタンスおよび寄生容量のみで構成される経路を解消することができ、当該経路の寄生インダクタンスおよび寄生容量の共振による発振を減衰させることができる。
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】０１６０
【補正方法】変更
【補正の内容】
【０１６０】
本発明に係る請求項３記載の半導体集積回路装置によれば、第１素子が第１の経路に配設されるので、第１の電源から電流源、第１の電流スイッチ、第１の端子に至る電流経路に寄生する寄生インダクタンスおよび寄生容量のみで構成される経路が解消され、第２素子が第２の経路に配設されるので、第１の電源から電流源、第２の電流スイッチ、第２の端子を通って第２の電源に至る電流経路に寄生する寄生インダクタンスおよび寄生容量のみで構成される経路が解消されるので、これらの経路の寄生インダクタンスおよび寄生容量の共振による発振を減衰させることができる。
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】０１６８
【補正方法】変更
【補正の内容】
【０１６８】
本発明に係る請求項１１記載の半導体集積回路装置によれば、電源端子、電流源と電源端子とを接続する電源経路、第１の端子、第１の経路、第２の端子、第２の経路および第１の抵抗素子を第１の電源に電気的に接続された第２導電型のウエル領域の上部に配設することで、これらとウエル領域との間に形成される寄生容量と、ウエル領域と半導体基板との間に形成される寄生容量とが直列に接続されることになり、寄生容量を低減して寄生インダクタンスおよび寄生容量の共振による発振を減衰させることができる。
【手続補正３５】
【補正対象書類名】図面
【補正対象項目名】図２５
【補正方法】変更
【補正の内容】
【図２５】
1999340804.tif 000002
【手続補正３６】
【補正対象書類名】図面
【補正対象項目名】図２６
【補正方法】変更
【補正の内容】
【図２６】
1999340804.tif 000003