(57)【要約】  画素領域に二次元アレイ状に配置された画素毎に独立した画素出力線（１４）を備え、画素出力線（１４）を通して複数の記憶部（２２）へ順番に画素信号を書き込めるようにする。複数フレームの画素信号が記憶部（２２）に保持された状態で、任意の２つのフレームに対応する画素信号を記憶部（２２）から読み出してそれぞれサンプルホールド回路部（６１、６２）に保持し、その差分をとり、所定の画像範囲に対応する差分信号を積算して閾値と比較する。積算値が閾値を超えた場合に被写体に変化が生じたとみなし、パルス発生回路（６６）はトリガ信号を生成する。このトリガ信号に応じて撮影の停止などの制御を行うことで、目的とする現象が起こる前又は後の状態を的確に高速撮影することができる。
2009031303.tif 000002
【特許請求の範囲】
【請求項１】
a)二次元アレイ状に配列され、それぞれが、光を受光して光電荷を生成する光電変換素子と、前記光電変換素子で生成された光電荷を検出ノードへ転送する転送素子と、前記検出ノードから後記画素出力線に電荷に応じた出力信号を送出するバッファ素子と、を少なくとも含む複数の画素と、
b)前記複数の画素毎に独立して設けられた画素出力線と、
c)前記画素出力線を通して各画素から出力される出力信号を保持するために各画素に対して複数設けられた記憶部と、
d)前記各画素における撮像に対応した光電荷の蓄積動作及び前記画素出力線を通しての各画素から前記複数の記憶部の１つへの信号の転送動作を全画素で一斉に、且つ撮像毎に信号を保持させる記憶部を順番に変えながら繰り返し行う途中で、異なる時点で得られた２つのフレームの全画素又は一部の画素に対応した信号を該当する記憶部から逐次読み出すように各画素及び各記憶部を動作させる駆動制御手段と、
e)前記駆動制御手段の制御の下に逐次読み出された２つのフレームの全画素又は一部の画素に対応した信号に基づいて撮影対象の変化又は動きを検知してトリガ信号を生成するトリガ信号生成手段と、
を備えることを特徴とする固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子であって、前記駆動制御手段は、前記トリガ信号生成手段により生成されるトリガ信号に基づいて撮像を停止し、前記複数の記憶部に保持されている複数のフレームに対応した信号を逐次読み出して出力することを特徴とする固体撮像素子。
【請求項３】
請求項２に記載の固体撮像素子であって、前記トリガ信号の発生のタイミングから撮像を停止するまでの時間遅延又はフレーム数遅延を外部から指定可能であることを特徴とする固体撮像素子。
【請求項４】
請求項１に記載の固体撮像素子であって、前記トリガ信号を生成するための２つのフレーム中の特定の範囲を外部から指定可能であることを特徴とする固体撮像素子。
【請求項５】
請求項１に記載の固体撮像素子であって、前記トリガ信号を生成するための２つのフレームのフレーム間隔又は時間差を外部から指定可能であることを特徴とする固体撮像素子。
【請求項６】
請求項１〜５のいずれかに記載の固体撮像素子であって、前記トリガ信号を外部に出力する出力端子を備えることを特徴とする固体撮像素子。
【請求項７】
請求項１に記載の固体撮像素子であって、前記駆動制御手段は、２つのフレームの全画素又は一部の画素に対応した信号を該当する記憶部から逐次読み出す際に、二次元のアレイ状に複数配列された画素の中で水平方向及び／又は垂直方向に所定の間隔で飛ばし読み出しを行うことを特徴とする固体撮像素子。
【請求項８】
請求項１に記載の固体撮像素子であって、前記駆動制御手段は、２つのフレームの全画素又は一部の画素に対応した信号を該当する記憶部から逐次読み出す際に、二次元のアレイ状に複数配列された画素の中で水平方向及び／又は垂直方向に隣接する又は近接する複数の画素に対応した信号を同時に読み出し、加算処理又は平均化処理を行うことを特徴とする固体撮像素子。
【請求項９】
請求項１〜８のいずれかに記載の固体撮像素子を用いた撮影装置であって、前記トリガ信号生成手段により生成されるトリガ信号に応じて当該固体撮像素子の撮影の開始又は停止を制御する制御手段を備えることを特徴とする撮影装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像素子及びその固体撮像素子を用いた撮影装置に関し、さらに詳しくは、破壊、爆発、燃焼などの高速の現象を撮影するために好適な高速動作可能な固体撮像素子及び撮影装置に関する。
【背景技術】
【０００２】
例えば爆発、破壊、燃焼、衝突、放電などの高速の現象を、短時間だけ連続的に撮影するための高速撮影装置（高速ビデオカメラ）が従来より開発されている（非特許文献１など参照）。こうした高速撮影装置では、１００万フレーム／秒程度以上もの、きわめて高速度の撮影が必要である。そのため、従来一般的にビデオカメラやデジタルカメラなどに利用されている撮像素子とは異なる、特殊な構造を有する高速動作可能な固体撮像素子が利用されている。【０００３】
こうした固体撮像素子として、従来、特許文献１などに記載の画素周辺記録型撮像素子（ＩＳ−ＣＣＤ）と呼ばれる素子が知られている。この撮像素子について概略的に説明する。即ち、受光部であるフォトダイオード毎にそれぞれ記録枚数（フレーム数）分の転送を兼ねた蓄積用ＣＣＤを備え、撮影中には、フォトダイオードで光電変換された画素信号を蓄積用ＣＣＤに順次転送する。そして、撮影終了後に蓄積用ＣＣＤに記憶してある記録フレーム数分の画素信号をまとめて読み出し、撮像素子の外部で記録フレーム数分の画像を再現する。撮影中に記録フレーム数分を越えた画素信号は古い順に廃棄され、常に最新の所定フレーム数分の画素信号が蓄積用ＣＣＤに保持される。そのため、撮影の終了時に蓄積用ＣＣＤへの画素信号の転送を中止すれば、その時点から記録フレーム数分だけ時間的に遡った時点以降の最新の画像が得られる。【０００４】
上述のような高速撮影では観察対象の特定の現象の発生タイミングに同期した撮影を行うことが重要であり、外部からトリガ信号が与えられると、それに応じて撮影を開始したり終了したりする制御が行われている。こうしたトリガ信号を生成するために、例えば接触センサ、位置センサ、振動センサ、圧力センサなどの撮像装置とは別のセンサを用いることが一般に行われている。しかしながら、被写体とこうしたセンサとを近付けることが困難である場合、或いは、顕微鏡の下での微小な物体の撮影行う場合などにおいては、上記方法では適切なトリガ信号を得ることが困難であることが多い。【０００５】
上記のように別のセンサからトリガ信号を得ることが難しい場合、被写体の撮影画像から被写体の動きや変化などを検知してトリガ信号を生成することが望ましい。従来、比較的低速な撮影では、取得した撮影画像からリアルタイムの画像処理を行って被写体の動きや変化を検知し、トリガ信号を生成するような装置が開発されている。このような装置では、固体撮像素子を駆動する基準クロックを実際の撮影に必要な速度の数倍から数十倍に上げて（つまりオーバーサンプリングを行って）撮影を実行し、固体撮像素子から読み出した画像信号により再現される画像に対しリアルタイムで被写体の動き検知処理を実施する。そして、被写体の動きや変化が検知された場合にトリガ信号を生成し、これを受けて本来の撮影の開始や停止を行ったり、或いは撮影のための照明のオン・オフ等、撮像装置以外の機器の制御を行ったりするようにしている。【０００６】
しかしながら、撮像素子から読み出した信号をリアルタイムで画像処理して被写体の動きや変化を検知する場合、通常、外部のフレームメモリに画像を記憶させたり大量の演算処理が必要になったりするため、目的とする現象の生起からトリガ信号が発生するまでの時間遅れが大きくなる傾向にある。特に高速撮影の場合、この時間遅れのために目的とする現象を捉えた画像を得られないおそれがある。【０００７】
こうした課題に対し、特許文献２に記載の撮影システムでは、撮像レンズの後方にビームスプリッタやハーフミラーなどの光分割手段を設け、入射光を複数に分割してそれぞれ第１及び第２なる２台の撮像装置に導入し、第１の撮像装置を画像の急激な変化を検知するためのモニタリング専用とし、それによって得られたトリガ信号に応じて第２の撮像装置において画像信号の取り込みを制御するようにしている。しかしながら、こうした撮影システムでは、被写体から到来する入射光を複数に分割するための光学系が必要になるとともに撮像装置（撮像素子）も複数用意する必要がある。そのため、システムが大掛かりとなり、コストを引き下げることが難しく、システムの小型化・軽量化も困難である。【０００８】
また特許文献３には、固体撮像素子の画素領域の中や周囲に入射光量の変化を検出するための専用の変化検出素子を設け、その変化検出素子の検出信号に基づいて撮影の開始や停止などの制御を行うようにしている。しかしながら、変化検出素子を撮像素子領域中に設けた場合、変化検出素子が存在する部分では撮影用の画素信号が得られないため、画質が劣化することが避けられない。これを回避するため、変化検出素子が撮像素子領域から分離されて配置され、入射光をプリズムやハーフミラーなどで分割して変化検出素子と撮像素子領域とに照射する構成も提案されている。しかしながら、こうした光学系を用いて光を分割することは特許文献２に記載の従来技術と同様に、コストアップの大きな要因となる。また、撮影範囲の一部で起こる変化を捉えるには或る程度多数の変化検出素子を用意する必要があるが、そうなると固体撮像素子のチップ面積が大きくなってやはりコストアップの要因となる。【０００９】
【特許文献１】特開２００１−３４５４４１号公報
【特許文献２】特開平５−３３６４２０号公報
【特許文献３】特開２００７−１６６５８１号公報
【非特許文献１】近藤ほか５名、「高速度ビデオカメラHyperVision HPV-1の開発」、島津評論、島津評論編集部、２００５年９月３０日発行、第６２巻、第１・２号、ｐ．７９−８６
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は上記課題に鑑みて成されたものであり、その主な目的は、特別な光学系を用意することなく、連続的な撮影で得られる画像中の被写体の変化や動き、観測対象の特定の現象の生起などを確実に捉えて、高速撮影の開始や停止などを制御したり外部の機器を制御したりするためのトリガ信号を生成することができる固体撮像素子を提供することにある。【００１１】
また本発明の他の目的は、上記のような固体撮像素子を利用して、低廉なコストで、目的とする高速の現象を確実に捉えて記録することができる撮影装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために成された本発明に係る固体撮像素子は、
a)二次元アレイ状に配列され、それぞれが、光を受光して光電荷を生成する光電変換素子と、前記光電変換素子で生成された光電荷を検出ノードへ転送する転送素子と、前記検出ノードから後記画素出力線に電荷に応じた出力信号を送出するバッファ素子と、を少なくとも含む複数の画素と、
b)前記複数の画素毎に独立して設けられた画素出力線と、
c)前記画素出力線を通して各画素から出力される出力信号を保持するために各画素に対して複数設けられた記憶部と、
d)前記各画素における撮像に対応した光電荷の蓄積動作及び前記画素出力線を通しての各画素から前記複数の記憶部の１つへの信号の転送動作を全画素で一斉に、且つ撮像毎に信号を保持させる記憶部を順番に変えながら繰り返し行う途中で、異なる時点で得られた２つのフレームの全画素又は一部の画素に対応した信号を該当する記憶部から逐次読み出すように各画素及び各記憶部を動作させる駆動制御手段と、
e)前記駆動制御手段の制御の下に逐次読み出された２つのフレームの全画素又は一部の画素に対応した信号に基づいて撮影対象の変化又は動きを検知してトリガ信号を生成するトリガ信号生成手段と、
を備えることを特徴としている。【００１３】
本発明に係る固体撮像素子において、各画素が備える光電変換素子は例えばフォトダイオードであり、検出ノードは電荷信号を電圧信号に変換するものであって例えばフローティングディフュージョン（フローティング領域）であり、転送素子は例えばトランジスタ（ＭＯＳトランジスタ）であり、バッファ素子は例えば複数のトランジスタから構成されるソースフォロアアンプであり、記憶部は例えばキャパシタとトランジスタ等のスイッチとの組み合わせであるものとすることができる。【００１４】
本発明に係る固体撮像素子では、撮影で取得した信号（画素信号）を素子外部に読み出すことなく、１フレームの撮像つまり光電荷蓄積を行う毎に、その出力信号を画素出力線を介して複数の記憶部の１つに記憶させる、という動作を複数の記憶部について規定の順番で行うことにより、きわめて高速に連続撮影を行うことができる。撮像の繰り返しにより、画素毎に用意された複数の記憶部に全て信号が保持された後には、時間的に最も古い信号を破棄して（実際には記憶部の保持内容をリセットして）新たに取得された信号を保持させればよい。画素出力線を介しての各画素から記憶部への信号の転送はきわめて短時間で行えるから、１フレームの撮影に要する時間の殆どは、光電変換素子で光を受光して光電荷を検出ノードなどに蓄積する時間で決まる。【００１５】
こうして高速の撮影を行う途中で、駆動制御手段は、異なる時点で得られた２つのフレーム、例えば最新のフレームと１フレーム又は複数フレーム前のフレームとについて、全画素又は一部の画素に対応した信号を、該当する記憶部から逐次読み出す。なお、この逐次読み出しの対象の記憶部と異なる記憶部に対しては、画素出力線を介して信号の転送を続けることができるから、上記逐次読み出し中にも撮影を継続することができる。【００１６】
トリガ信号生成手段は、上記逐次読み出しされた２フレームの画像に対応する信号を利用して、撮影対象の被写体の動きや変化などを検知する。例えば、同一位置の画素信号の差分をとり、画素毎の差分値を加算してそれが閾値を超えている場合に被写体に動きや変化があるとみなすことができる。【００１７】
１画素ずつ画素信号を比較する（差分をとる）と、外部の振動などに起因する画像振れの影響を受け易い。そこで、例えば、２つのフレームの全画素又は一部の画素に対応した信号を該当する記憶部から逐次読み出す際に、二次元のアレイ状に複数配列された画素の中で水平方向及び／又は垂直方向に隣接する又は近接する複数の画素に対応した信号を同時に読み出し、加算処理又は平均化処理を行った上で上記のようにフレーム間の差分をとるようにするとよい。【００１８】
こうした構成によれば、画像振れなどの影響を軽減して被写体の動きや変化の検知精度を上げることができる。また、トリガ信号生成のために記憶部から信号を逐次読み出す時間を短縮することで、被写体の動きや変化が生じてからトリガ信号が得られるまでの時間遅延を小さくすることができる。【００１９】
後者の効果を得るために、２つのフレームの全画素又は一部の画素に対応した信号を該当する記憶部から逐次読み出す際に、二次元のアレイ状に複数配列された画素の中で水平方向及び／又は垂直方向に所定の間隔で飛ばし読み出しを行うようにしてもよい。【００２０】
また本発明に係る固体撮像素子において、駆動制御手段は、前記トリガ信号生成手段により生成されるトリガ信号に基づいて撮像を停止し、前記複数の記憶部に保持されている複数のフレームに対応した信号を逐次読み出して出力する構成とすることができる。【００２１】
ここで、トリガ信号に基づいた撮像の停止とは、必ずしもトリガ信号が得られたならば直ちに撮影を停止するとは限らず、トリガ信号の発生のタイミングから撮像を停止するまでに適宜の時間遅延又は適宜のフレーム数遅延を持たせてもよい。この場合、こうした時間遅延やフレーム数遅延を外部から、つまりユーザーが指定可能であるようにするのが好ましい。これら遅延を適宜に設定することにより、実質的にトリガ信号の発生時点から連続撮影を開始して記憶部の数で決まる所定のフレーム数の画像を得ることができる。また、トリガ信号の発生時点で直ちに撮影を停止し、トリガ信号の発生時点から時間的に遡った所定のフレーム数の画像を得ることもできる。【００２２】
なお、本発明に係る固体撮像素子においては、前記トリガ信号を生成するための２つのフレーム中の特定の範囲を外部から指定可能である構成とするとよい。【００２３】
爆破など、本固体撮像素子を用いた撮影装置で高速撮影したい現象の兆候を捉えたい場合、必ずしも撮影画像全体を観察する必要はなく、その画像中のごく一部でよいことも多い。そうした場合、トリガ信号を生成するためにフレーム間差分を観察する範囲を狭くすることで、逐次読み出しする信号の数を減らして被写体の動き・変化の迅速な検知が可能となる。これにより、実際の被写体の動きや変化の起こった時点からトリガ信号が発生するまでの時間遅れを短くすることができる。【００２４】
また本発明に係る固体撮像素子においては、前記トリガ信号を生成するための２つのフレームのフレーム間隔又は時間差を外部から指定可能である構成とするとよい。これにより、撮影したい現象などの種類や被写体の動きや変化の態様に合わせて、適切なタイミングでトリガ信号を生成することができる。【００２５】
また本発明に係る固体撮像素子では、トリガ信号生成手段により生成されたトリガ信号を外部に出力する出力端子を備える構成とするとよい。外部に出力されたトリガ信号を利用して、例えば照明を点灯させたり、別の撮影装置において撮影を開始させたりするといった制御が容易に行える。また、固体撮像素子の内部でトリガ信号に応じて撮影の開始や停止の制御を行うのではなく、例えば別の条件の下でトリガ信号が発生したときに撮影の開始や停止を行うといった、より複雑で且つ自由度の高い撮影の制御が可能となる。【００２６】
また本発明に係る撮影装置は、上述のような本発明に係る固体撮像素子を用いた撮影装置であって、前記トリガ信号生成手段により生成されるトリガ信号に応じて当該固体撮像素子の撮影の開始又は停止を制御する制御手段を備えることを特徴としている。【００２７】
ここで、固体撮像素子の外部に設けられた制御手段には、例えば上記トリガ信号と別のセンサ等で得られたセンサトリガ信号などとの論理和をとったり別の条件の有無を示す信号との論理積をとったりする論理演算回路、トリガ信号を遅延させる遅延回路、などを含むものとすることができる。
【発明の効果】
【００２８】
本発明に係る固体撮像素子及び撮影装置によれば、目的とする撮影対象の現象の生起、被写体の動きや変化などを的確に捉えたトリガ信号を迅速に、つまり大きな時間遅れなく発生することができるので、目的とする現象の高速度の撮影を確実に行うことができる。また、トリガ信号を得るために、振動センサなどの別のセンサによる検知信号や他の撮影装置による撮影画像が不要になり、また複雑な光学系を用いることなく、１個の固体撮像素子によってトリガ信号が得られるので、システムのコストを抑えるのに有利である。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施例である固体撮像素子の半導体チップ上のレイアウトを示す概略平面図。
【図２】本実施例の固体撮像素子において画素領域内の１個の画素のレイアウトを示す概略平面図。
【図３】本実施例の固体撮像素子における画素領域及び記憶領域の概略構成を示す平面図。
【図４】本実施例の固体撮像素子における略半分の要部のブロック構成図。
【図５】本実施例の固体撮像素子における１個の画素の回路構成図。
【図６】本実施例の固体撮像素子において１個の画素における光電変換領域のレイアウトを示す概略平面図。
【図７】図６中のＡ−Ａ’矢視線縦断面における概略ポテンシャル図。
【図８】本実施例の固体撮像素子において垂直方向に配列された１３２個の画素に対応する１個の記憶部ユニットの概略構成図。
【図９】本実施例の固体撮像素子における１個の記憶部の回路構成図。
【図１０】本実施例の固体撮像素子において各記憶部に保持されている信号を出力線を通して読み出すための概略構成を示すブロック図。
【図１１】本実施例の固体撮像素子において連続読み出しモードとバースト読み出しモードの概略タイムチャート。
【図１２】本実施例の固体撮像素子において光電荷蓄積時間が短い場合の動作モードの駆動タイミング図。
【図１３】図１２に示した動作における画素内の概略ポテンシャル図。
【図１４】本実施例の固体撮像素子において光電荷蓄積時間が相対的に長い場合の駆動タイミング図。
【図１５】図１４に示した動作における画素内の概略ポテンシャル図。
【図１６】本実施例の固体撮像素子において連続読み出しモードでの１フレーム分の逐次読み出しの動作タイミング図。
【図１７】本実施例の固体撮像素子においてバースト読み出しモードでの逐次読み出しの動作タイミング図。
【図１８】本実施例の固体撮像素子における水平シフトレジスタの要部の動作タイミング図。
【図１９】本実施例の固体撮像素子における垂直シフトレジスタの要部の動作タイミンング図。
【図２０】本実施例の固体撮像素子において信号出力線毎に設けられたトリガ信号生成部の概略構成図。
【図２１】本実施例の固体撮像素子を用いた撮影装置の要部のブロック構成図。
【図２２】この撮影装置における撮像制御のタイミングを説明するための概略図。
【図２３】撮影画像を示す模式図。
【図２４】画素信号の選択を説明するための概略図。
【符号の説明】
【００３０】
１…半導体基板
２、２ａ、２ｂ…画素領域
３ａ、３ｂ…記憶領域
４ａ、４ｂ…垂直走査回路領域
５ａ、５ｂ…水平走査回路領域
６ａ、６ｂ…電流源領域
１０…画素
１１…光電変換領域
１２…画素回路領域
１３…配線領域
１４、１４１…画素出力線
１５…駆動ライン
２０…記憶部ユニット
２１…記憶部ユニット行
２２…記憶部
２３、２３ａ、２３ｂ、２３ｃ、２３ｄ…出力線
２４、２４ａ、２４ｂ、２４ｃ、２４ｄ…記憶素子
２５、２５ａ、２５ｂ、２５ｃ、２５ｄ…キャパシタ
２６、２６ａ、２６ｂ、２６ｃ、２６ｄ…サンプリングトランジスタ
２７、２７ａ、２７ｂ、２７ｃ、２７ｄ…読み出しトランジスタ
３１…フォトダイオード
３２…転送トランジスタ
３３、３３１、３３２…フローティングディフュージョン
３３３…金属配線
３４…蓄積トランジスタ
３５…リセットトランジスタ
３６…蓄積キャパシタ
３７、４０…トランジスタ
３８、４１…選択トランジスタ
３９…電流源
４３…ソースフォロアアンプ
５０…記憶部ユニットブロック
６０…トリガ信号生成部
６１、６２…サンプルホールド回路部
６３…差分回路
６４…積算回路
６５…比較器
６６…パルス発生回路
７０…固体撮像素子
７１…トリガ信号演算回路
７２…トリガ信号出力端子
７３…トリガ信号入力端子
７４…撮像制御部
７５…制御回路
ＶＳＲ１…垂直シフトレジスタ
ＨＳＲ１…水平シフトレジスタ
【発明を実施するための最良の形態】
【００３１】
以下、本発明の一実施例である固体撮像素子及び撮影装置について、添付図面を参照して説明する。【００３２】
まず本実施例による固体撮像素子の全体の構成及び構造について説明する。図１は本実施例の固体撮像素子の半導体チップ上の全体のレイアウトを示す概略平面図、図３は本実施例の固体撮像素子における画素領域及び記憶領域の概略構成を示す平面図、図４は本実施例の固体撮像素子における略半分の要部のブロック構成図である。【００３３】
図１に示すように、この固体撮像素子においては、光を受光して画素毎の信号を生成するための画素領域２（２ａ、２ｂ）と、前記信号を所定フレーム数分保持するための記憶領域３ａ、３ｂとが、半導体基板１上で混在せずに完全に分離され、それぞれまとまった領域として設けられている。略矩形状の画素領域２内には、Ｎ行、Ｍ列の合計Ｎ×Ｍ個の画素１０が二次元アレイ状に配置され、この画素領域２はそれぞれ（Ｎ／２）×Ｍ個の画素１０が配置された第１画素領域２ａ、第２画素領域２ｂの２つに分割されている。【００３４】
第１画素領域２ａの下側には、小面積の第１電流源領域６ａを挟んで第１記憶領域３ａが配置され、第２画素領域２ｂの上側には、同じく小面積の第２電流源領域６ｂを挟んで第２記憶領域３ｂが配置されている。第１及び第２記憶領域３ａ、３ｂにはそれぞれ、記憶領域３ａ、３ｂからの信号の読み出しを制御するためのシフトレジスタやデコーダなどの回路を設けた、第１及び第２垂直走査回路領域４ａ、４ｂと、第１及び第２水平走査回路領域５ａ、５ｂとが設けられている。図３に示すように、各記憶領域３ａ、３ｂからは、素子の外部に信号を読み出すための出力束線ＳＳ０１〜ＳＳ６４が上下に３２組ずつ、合計６４組配設されている。【００３５】
このように本実施例の固体撮像素子は、画素領域２の略中央を上下の２つに区画する水平線を境界として、ほぼ上下対称の構造となっている。この上半分及び下半分の構造や動作は同じであるため、以下の説明では、下方の第１画素領域２ａ、第１記憶領域３ａ、第１垂直走査回路領域４ａ、第１水平走査回路領域５ａの構造及び動作を中心に述べることとする。【００３６】
画素数、つまり上記Ｎ、Ｍの値はそれぞれ任意に決めることができ、これらの値を大きくすれば画像の解像度は上がるが、その反面、全体のチップ面積が大きくなるか、或いは１画素当たりのチップ面積が小さくなる。この例では、Ｎ＝２６４、Ｍ＝３２０としている。従って、第１、第２画素領域２ａ、２ｂにそれぞれ配置される画素数は、図３、図４中に記載したように、水平方向が３２０画素、垂直方向が１３２画素の、４２２４０画素である。【００３７】
図２は、画素領域２（２ａ、２ｂ）中の１個の画素１０のレイアウトを示す概略平面図である。１個の画素１０が占める領域はほぼ正方形であり、この内部は３つの領域、即ち、光電変換領域１１、画素回路領域１２、及び配線領域１３に大別される。配線領域１３には、（Ｎ／２）＋α本の画素出力線１４が垂直方向に延伸するようにかためて配設されている。ここでαは０でもよく、その場合、本例では１つの配線領域１３を通る画素出力線の本数は１３２本となる。但し、一般に、このように平行に延伸する配線（例えばＡｌ等の金属配線）を多数形成する場合に、両端の配線の幅や寄生容量が異なるものとなり易い。そこで、実際に信号を通す１３２本の画素出力線を挟んで両端に、１本ずつダミーの配線を設ける。その場合、α＝２であって、１つの配線領域１３を通る配線の本数は１３４本となる。【００３８】
図５は図２に示した１個の画素１０の回路構成図である。各画素１０は、光を受光して光電荷を生成するフォトダイオード（本発明における光電変換素子に相当）３１と、フォトダイオード３１に近接して設けられた光電荷を転送するための転送トランジスタ（本発明における転送素子に相当）３２と、転送トランジスタ３２を介してフォトダイオード３１に接続され、光電荷を一時的に蓄積するとともに電圧信号に変換するフローティングディフュージョン（本発明における検出ノードに相当）３３と、光電荷の蓄積動作時にフォトダイオード３１から転送トランジスタ３２を介して溢れ出る、つまりオーバーフローする電荷を蓄積するための蓄積トランジスタ３４及び蓄積キャパシタ３６と、フローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積された電荷を排出するためのリセットトランジスタ３５と、フローティングディフュージョン３３に蓄積された電荷又はフローティングディフュージョン３３及び蓄積キャパシタ３６の両方に蓄積された電荷を電圧信号として出力するための、従属接続された２個のＰＭＯＳ型のトランジスタ３７、３８、同じく従属接続された２個のＮＭＯＳ型のトランジスタ４０、４１の２段構成であるソースフォロアアンプ（本発明におけるバッファ素子に相当）４３と、ソースフォロアアンプ４３の初段の２個のトランジスタ３７、３８に電流を供給するための定電流トランジスタなどによる電流源３９と、を含む。【００３９】
転送トランジスタ３２、蓄積トランジスタ３４、リセットトランジスタ３５、及び、ソースフォロアアンプ４３の選択トランジスタ３８、４１のゲート端子には、それぞれφＴ、φＣ、φＲ、φＸなる制御信号を供給するための駆動ライン１５が接続される。図４に示すように、これら駆動ライン１５は画素領域２内の全ての画素に共通である。これにより、全ての画素での同時駆動が可能となっている。【００４０】
ソースフォロアアンプ４３の２段目の選択トランジスタ４１の出力４２が、上述した配線領域１３に配設される１３２本の画素出力線１４のうちの１本（図５では符号１４１で示す画素出力線）に接続される。この画素出力線１４１は画素１０毎にそれぞれ１本ずつ、つまり各画素１０に対応して独立に設けられている。それ故に、この固体撮像素子では、画素数と同数の、つまり８４４８０本の画素出力線が設けられている。【００４１】
ソースフォロアアンプ４３は、画素出力線１４１を高速で駆動するための電流バッファの機能を持つ。各画素出力線１４１は、図４に示したように、画素領域２ａから記憶領域３ａまで延伸されているため、或る程度大きな容量性負荷となり、これを高速で駆動するためには大きな電流を流すことが可能な、大きなサイズのトランジスタが必要である。しかしながら、各画素１０において光電変換ゲインを上げるためには、光電荷を電圧に変換するためのフローティングディフュージョン３３の容量はできるだけ小さいほうがよい。フローティングディフュージョン３３に接続されるトランジスタのゲート端子の寄生容量はフローティングディフュージョン３３の容量を実効的に増加させるため、上記理由により、このトランジスタ３７はゲート入力容量が小さな小型のトランジスタであることが望ましい。そこで、出力側での大電流の供給と入力側での低容量とを共に満たすために、ここではソースフォロアアンプ４３を２段構成とし、初段のトランジスタ３７を小型のトランジスタとすることにより入力ゲート容量を抑え、後段のトランジスタ４０、４１は大きなトランジスタを使用して大きな出力電流を確保できるようにしている。【００４２】
また、ソースフォロアアンプ４３において、初段の選択トランジスタ３８は基本的な動作を行う上で無くても構わないものであるが、後段の選択トランジスタ４１がオフ状態であるときに同時に選択トランジスタ３８もオフすることにより、電流源３９からトランジスタ３７に電流が流れないようにして、その分だけ電流消費を抑えることができる。【００４３】
図６は１個の画素１０における光電変換領域１１のレイアウトを示す概略平面図、図７は図６中のＡ−Ａ’矢視線縦断面における概略ポテンシャル図である。【００４４】
上面視で略矩形状の受光面を有するフォトダイオード３１は埋め込みフォトダイオード構造である。高速撮影では露光時間が極端に短いため、適切な露出を確保するには各画素１０のフォトダイオードの受光面の面積をできるだけ広くして、入射（受光）する光量をできるだけ増やす必要がある。しかしながら、一般的に、フォトダイオードの受光面の面積を広くすると、特にその周辺側で生成された光電荷が検出ノードであるフローティングディフュージョンに到達するまでに掛かる時間が問題となり、高速撮影の短い１サイクル期間中に転送できない光電荷は無駄になったり残像現象を起こす原因となったりする。そこで、本実施例の固体撮像素子では、次のような構造を採用することで電荷転送の速度向上を図っている。【００４５】
通常、フローティングディフュージョンはフォトダイオードの側方に配置されるが、この固体撮像素子では、図６に示すように、フォトダイオード３１のほぼ中央部に小面積のフローティングディフュージョン３３１が形成され、そのフローティングディフュージョン３３１を取り囲むように環状に転送トランジスタ３２のゲート電極が設けられている。このようにフォトダイオード３１の中央にフローティングディフュージョン３３１を配置することにより、フォトダイオード３１の周辺部からフローティングディフュージョン３３１までの光電荷の移動距離が平均的に短くなり、フォトダイオード３１の周辺部のどの位置で発生した光電荷もフローティングディフュージョン３３１に到達し易いようにしている。【００４６】
さらに、フォトダイオード３１を形成する際に、複数のフォトマスクを使用して不純物の打ち込み（ドープ）量（又は打ち込み深さ）を複数段階に変化させることにより、フォトダイオード３１の周辺部から中央（つまりフローティングディフュージョン３３１）に向かって不純物ドープ量（又は打ち込み深さ）が徐々に又はステップ状に変化するようにしている。そのため、フォトダイオード３１のｐｎ接合に適宜のバイアス電圧が印加されると、図７（ａ）に示すように、フォトダイオード３１の周辺部から中央に向かって下傾するポテンシャル勾配が形成される。この作り込みの、つまりプロセス上の工夫で形成されるポテンシャル勾配によって、光の受光によりフォトダイオード３１で生成された光電荷はその周辺部で生成したものほど大きく加速され中央側に進行する。【００４７】
このとき、転送トランジスタ３２がオフ状態であれば、図７（ａ）に示したように、転送トランジスタ３２の環状のゲート電極直下に形成されるポテンシャル障壁の周囲に光電荷が集積される。転送トランジスタ３２がオンすればすぐに、図７（ｂ）に示したように、集積されていた光電荷は転送トランジスタ３２を経てフローティングディフュージョン３３１に落ち込む。一方、光が入射している期間中に転送トランジスタ３２がオン状態を維持する場合には、ポテンシャル勾配に沿って中央に集まってきた光電荷はそのまま転送トランジスタ３２を経てフローティングディフュージョン３３１に落ち込む。いずれにしても、フォトダイオード３１で生成された光電荷を高い確率で且つ迅速にフローティングディフュージョン３３１に転送することができる。【００４８】
フォトダイオード３１の中央部にフローティングディフュージョン３３１を設けることで上述のような大きな利点があるものの、オーバーフローした光電荷を蓄積する蓄積キャパシタ３６などをそのフローティングディフュージョン３３１に近接して配置すると開口率が低下するという問題が生じる。そこでここでは、上記のように光電荷が直接流れ込むフローティングディフュージョン（以下、第１フローティングディフュージョンという）３３１とは別に画素回路領域１２中に第２フローティングディフュージョン３３２を拡散層として形成し、第１フローティングディフュージョン３３１と第２フローティングディフュージョン３３２との間をアルムニウム（Ａｌ）等による金属配線３３３で接続することにより両者が同電位となるようにしている。つまり、ここでは、第１フローティングディフュージョン３３１及び第２フローティングディフュージョン３３２が一体となって、電荷信号を電圧信号に変換する検出ノードとしてのフローティングディフュージョン３３として機能する。【００４９】
次に、第１及び第２記憶領域３ａ、３ｂの内部の構成の詳細について説明する。図４に示すように第１及び第２記憶領域３ａ、３ｂ内には、画素領域２ａ、２ｂ内の垂直方向に並べられた１３２個の画素１０に対してそれぞれ接続された１３２本の画素出力線１４の延伸方向に沿って、蓄積フレーム数Ｌ分の記憶部ユニット２０が配列されている。この例では、蓄積フレーム数Ｌつまり連続撮影フレーム数は１０４であり、垂直方向に１０４個の記憶部ユニット２０が配列され、さらにこれが水平方向に３２０個並んでいる。従って、第１記憶領域３ａには１０４×３２０個＝３３２８０個の記憶部ユニット２０が配設されている。第２記憶領域３ｂにも同数の記憶部ユニット２０が配設されている。【００５０】
図８は１個の記憶部ユニット２０の内部構成を示す概略図である。１個の記憶部ユニット２０内には、水平方向に１１個、垂直方向に１２個の、合計１３２個の記憶部２２が配設されており、各記憶部２２はそれぞれ異なる１本ずつの画素出力線１４１に接続されている。画素出力線１４１を介して、各記憶部２２はそれぞれ画素領域２ａ内の画素１０に一対一に対応しており、１個の記憶部ユニット２０内の１３２個の記憶部２２には、画素領域２ａ内の垂直方向の１３２個の画素１０の出力信号がそれぞれ保持される。従って、図４において水平方向の１行に並べられた３２０個の記憶部ユニット２０（図４中で符号２１で示した記憶部ユニット行）に、１３２×３２０画素（ピクセル）から成る１フレームの下半分の画素信号が保持されることになる。図３に示した上側の第２記憶領域３ｂでも同様に、水平方向の１行に並べられた３２０個の記憶部ユニットに３２０×１３２画素から成る１フレームの上半分の画素信号が保持され、両方で１フレームの画像となる。記憶部ユニット行２１が垂直方向に１０４個配列されていることで、１０４フレーム分の画素信号の保持が可能となっている。【００５１】
図８に示すように、各記憶部ユニット２０において１３２個の記憶部２２の全ての出力は接続されて１本の信号出力線２３となっている。さらに図４に示すように、水平方向に並べられた記憶部ユニット２０は隣接する１０個ずつがまとめられて１組となっており、水平方向に３２組の記憶部ユニット２０の組が存在し、組毎に１０個の記憶部ユニット２０の信号出力線２３は接続されて１本となっている。さらにまた、垂直方向に配列された１０４個の記憶部ユニット２０の信号出力線２３も接続されて１本になっている。従って、記憶領域３ａにおいて、水平方向に１０個、垂直方向に１０４個の合計１０４０個の記憶部ユニット２０、さらに各記憶部ユニット２０に含まれる記憶部２２の数で言うと、１３７２８０個の記憶部２２の出力が接続されて１本の信号出力線２３となっている。図３では、同一の信号出力線２３を有する記憶部ユニット２０のかたまりである記憶部ユニットブロックを符号５０で示している。上記構成により、第１記憶領域３ａからの信号出力線２３の数は３２本であり、第２記憶領域３ｂからも同数の信号出力線が取り出される。これらの複数の信号出力線を通した信号をＳＳ０１〜ＳＳ６４として示している。【００５２】
図９は１個の記憶部２２の概略回路構成図である。１個の記憶部２２は４個の記憶単位を有する。即ち、１本の画素出力線１４１に接続されたサンプリングトランジスタ２６（２６ａ〜２６ｄ）と、サンプリングトランジスタ２６を介して画素出力線１４１に接続されるキャパシタ２５（２５ａ〜２５ｄ）と、キャパシタ２５に保持されたアナログ電圧信号を読み出すための読み出しトランジスタ２７（２７ａ〜２７ｄ）と、から記憶単位である記憶素子２４（２４ａ〜２４ｄ）が構成され、１個の記憶部２２は、４個の記憶素子２４ａ〜２４ｄが１組になって構成される。従って、１個の記憶部２２には、同一の画素から同一の画素出力線１４１を通して出力される４つの異なるアナログ電圧信号を保持することが可能である。４個の読み出しトランジスタ２７ａ〜２７ｄを通した信号出力線２３ａ〜２３ｄはそれぞれ独立に設けられているから、図３、図４、図８に示した信号出力線２３は実際には４本（つまり２３ａ〜２３ｄ）存在し、素子内で差分などのアナログ的な演算処理が行われて最終的には１本の信号出力線として素子の外部に出力されるように構成される。或いは、上記４本の信号出力線２３ａ〜２３ｄが独立に出力されるようにしてもよい。【００５３】
上述のように１個の記憶部２２が４個の記憶素子２４ａ〜２４ｄから成るのは、後述するようなダイナミックレンジ拡大処理、及びノイズ除去処理を行うために、オーバーフロー前の電荷に応じた信号、オーバーフロー後の電荷に応じた信号、オーバーフロー前の電荷に応じた信号に含まれるノイズ信号、オーバーフロー後の電荷に応じた信号に含まれるノイズ信号、の４つのアナログ電圧信号を独立に保持することが本来の目的である。但し、必ずしもそうした目的に拘泥することなく、他の動作態様で各記憶素子２４ａ〜２４ｄを利用することもできる。例えば、各画素１０の蓄積キャパシタ３６を利用しないのであれば、オーバーフロー後の信号やオーバーフロー後の信号に含まれるノイズ信号は考慮する必要がなく、その分だけ連続撮影のフレーム数を増やすのに記憶素子２４を利用することができる。これにより、２倍の２０８フレームの連続撮影が可能となる。また、ノイズ除去も行わないのであれば、さらに２倍の４１６フレームの連続撮影が可能となる。【００５４】
キャパシタ２５ａ〜２５ｄは各画素１０内の蓄積キャパシタ３６と同様に、例えばダブルポリシリコンゲート構造やスタック構造により形成することができる。ＣＣＤ構造を利用した電荷保持を行う場合、熱励起等による暗電荷に由来する偽信号が光信号に加算されるという問題があるが、ダブルポリシリコンゲート構造やスタック構造のキャパシタ２５ａ〜２５ｄではそうした暗電荷の発生がないので偽信号が加算されることがなく、外部に読み出す信号のＳ／Ｎを高くすることができる。【００５５】
図１０は記憶領域３ａ内の各記憶部に保持されている信号を上述したような信号出力線２３を通して読み出すための概略構成を示すブロック図である。二次元アレイ状に配置された記憶部ユニット２０（２０−０１〜２０−１０）の垂直方向の１列毎に水平シフトレジスタＨＳＲ１〜ＨＳＲ３２０が配置され、水平方向の１行毎に垂直シフトレジスタＶＳＲ１〜ＶＳＲ１０４が配置されている。逐次読み出しの際には、水平シフトレジスタＨＳＲ１〜ＨＳＲ３２０と垂直シフトレジスタＶＳＲ１〜ＶＳＲ１０４との組み合わせにより記憶部ユニット２０が選択され、選択された記憶部ユニット２０の中で順番に記憶部２２が選択されて画素信号が読み出されるようになっている。但し、信号出力線２３が分かれている異なる記憶部ユニットブロック５０では同時並行的な動作が可能であるから、読み出し動作としては１個の記憶部ユニットブロック５０の内部のみを考えればよい。【００５６】
続いて、本実施例の固体撮像素子の駆動方法と動作について説明する。本実施例の固体撮像素子は、大別して、連続読み出しとバースト読み出しと呼ばれる２つの駆動モードを有する。まず、この両駆動モードの概略的な動作について図１１により説明する。図１１は連続読み出しモードとバースト読み出しモードの概略タイムチャートである。【００５７】
（Ａ）連続読み出しモード
連続読み出しモードの基本は図１１（ａ）に示すように、画素領域２（２ａ、２ｂ）の各画素１０において１フレーム分の光電荷蓄積を実行した後に、全ての画素１０で一斉にそれぞれの画素出力線１４１を通して信号を出力し、記憶部２２のキャパシタ２５に信号電荷を保持させる。これにより、１フレーム分の画素信号が記憶領域３ａ、３ｂの記憶部２２に揃うから、引き続いて、上述のように水平シフトレジスタ、垂直シフトレジスタを駆動することにより、１フレームの画素信号を順番に読み出して外部へ出力する。このとき、記憶領域３ａの中の最も上の１行の３２０個の記憶部ユニット２０を使用するだけでよい。【００５８】
水平及び垂直シフトレジスタを駆動させるクロック信号の周波数を５０ＭＨｚとした場合、１画素信号当たりの読み出し時間は０．０２μ秒である。１個の記憶部ユニットブロック５０の最も上の行には、１３２×１０＝１３２０個の記憶部２２が存在するから、これに要する総読み出し時間は２６．４μ秒となる。上述のように異なる記憶部ユニットブロック５０では同時に読み出しが行われるため、２６．４μ秒で１フレーム分の画素信号の読み出しが行える。換言すれば、光電荷の蓄積時間をこの時間まで延ばすことができるから、後述するバースト読み出しモードに比べれば光電荷の蓄積時間設定の自由度が大きい。【００５９】
図１１（ａ）は１フレーム分だけの例であるが、画素領域２ａ、２ｂと記憶領域３ａ、３ｂとでは画素出力線１４を通した出力信号のやりとりのとき以外は独立に動作可能であるため、記憶領域３ａ、３ｂから画素信号の逐次読み出しを行っているときに、画素領域２ａ、２ｂでは光電荷の蓄積が可能である。従って、図１１（ｂ）に示すように、ほぼ連続的に撮影を繰り返し行うことができる。【００６０】
（Ｂ）バースト読み出しモードの場合
バースト読み出しモードでは、図１１（ｃ）に示すように、画素信号の逐次読み出しを行うことなしに、各画素において１フレーム分の光電荷蓄積を実行した後に、全画素で一斉にそれぞれの画素出力線を通して信号を出力し、記憶部２２のキャパシタ２５に信号電荷を保持させる、という動作を繰り返す。このとき、１フレームずつ順番に、１０４フレーム分用意された記憶部２２に順番に出力信号を保持させる。そうして、その所定フレーム数分の画素信号を逐次的に読み出して外部へ出力する。このバースト読み出しモードでは撮影中に外部への信号読み出しを行わないため、上述のような読み出しのためのクロックの周波数の上限に起因するフレームレートの制約は受けず、非常に短いサイクルでの連続撮影が可能である。実施できる最大のフレームレートは、主としてフォトダイオード３１内で発生した光電荷を集積してフローティングディフュージョン３３へ転送するまでの時間によって律速される。この実施例の固体撮像素子では、上述のように光電荷の蓄積時の光量が減ることを考慮してフォトダイオードの構造設計などが為されているため、従来の画素周辺記録型撮像素子で実現されている１００万フレーム／秒よりも高いフレームレートでの高速撮影が可能である。【００６１】
次に、本実施例の固体撮像素子の詳細な駆動方法として、まず各画素１０における光電変換動作とこれにより生成される信号を１個の記憶部２２に格納するまでの動作について、図１２〜図１５により説明する。【００６２】
本実施例の固体撮像素子では、光電荷蓄積時間が短い場合と光電荷蓄積時間が相対的に長い場合とで異なる２つの動作モードを選択し得る。目安として、前者は光電荷蓄積時間が１０μｓ乃至は１００μｓ程度以下の、転送トランジスタ３２で発生する暗電荷量が無視できると考えられる場合であり、１００万フレーム／秒以上の高速撮影を行う場合にはこの動作モードを採用することが好ましい。【００６３】
（Ａ）光電荷蓄積時間が短い場合の動作モード
図１２は光電荷蓄積時間が短い場合の動作モードの駆動タイミング図、図１３はこの動作における各画素１０内の概略ポテンシャル図である。なお、図１３（後述の図１５も同様）でＣＰＤ、ＣＦＤ、ＣＣＳはそれぞれフォトダイオード３１、フローティングディフュージョン３３、蓄積キャパシタ３６の容量を示し、ＣＦＤ＋ＣＣＳはフローティングディフュージョン３３と蓄積キャパシタ３６の合成容量を示す。【００６４】
各画素１０に供給する共通の制御信号であるφＸをハイレベルとし、ソースフォロアアンプ４３内の選択トランジスタ３８、４１を共にオン状態に維持する。そして、光電荷蓄積を行う前に、同じく共通の制御信号であるφＴ、φＣ、φＲをハイレベルとし、転送トランジスタ３２、蓄積トランジスタ３４、及びリセットトランジスタ３５を共にオンする（時刻ｔ０）。これにより、フローティングディフュージョン３３及び蓄積キャパシタ３６はリセット（初期化）される。またこのとき、フォトダイオード３１は完全に空乏化された状態にある。このときのポテンシャルが図１３（ａ）である。【００６５】
次にφＲをローレベルにしてリセットトランジスタ３５をオフすると、フローティングディフュージョン３３にはこのフローティングディフュージョン３３と蓄積キャパシタ３６で発生するランダムノイズと、ソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号Ｎ２が生じ（図１３（ｂ）参照）、このノイズ信号Ｎ２に対応した出力が画素出力線１４１に現れる。そこで、このタイミング（時刻ｔ１）で記憶部２２にサンプリングパルスφＮ２を与えてサンプリングトランジスタ２６ｄをオンすることにより、画素出力線１４１を通して出力されたノイズ信号Ｎ２を取り込んでキャパシタ２５ｄに保持する。【００６６】
次に、φＣをローレベルにして蓄積トランジスタ３４をオフすると、その時点でフローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた信号電荷は、フローティングディフュージョン３３と蓄積キャパシタ３６とのそれぞれの容量ＣＦＤ、ＣＣＳの比に応じて配分される（図１３（ｃ）参照）。このときフローティングディフュージョン３３にはφＣをオフしたときに発生するランダムノイズとソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号Ｎ１が生じ、このノイズ信号Ｎ１に対応した出力が画素出力線１４１に現れる。そこで、このタイミング（時刻ｔ２）で記憶部２２にサンプリングパルスφＮ１を与えてサンプリングトランジスタ２６ｃをオンすることにより、画素出力線１４１を通して出力されたノイズ信号Ｎ１を取り込んでキャパシタ２５ｃに保持する。【００６７】
転送トランジスタ３２はオン状態に維持されるので、フォトダイオード３１に入射した光により発生した光電荷は転送トランジスタ３２を通して（図７（ｂ）に示した状態）フローティングディフュージョン３３に流れ込み、ノイズ信号Ｎ１に重畳してフローティングディフュージョン３３に蓄積される（時刻ｔ３）。仮に強い光が入射してフォトダイオード３１で多量の光電荷が発生しフローティングディフュージョン３３が飽和した場合には、オーバーフローした電荷が蓄積トランジスタ３４を介して蓄積キャパシタ３６に蓄積される（図１３（ｄ）参照）。蓄積トランジスタ３４の閾値電圧を適宜に低く設定しておくことにより、フローティングディフュージョン３３から蓄積キャパシタ３６に効率良く電荷を転送することができる。これにより、フローティングディフュージョン３３の容量ＣＦＤが小さく、そこに蓄積可能な最大飽和電荷量が少なくても、飽和した電荷を廃棄することなく有効に利用することができる。このようにして、フローティングディフュージョン３３での電荷飽和（オーバーフロー）前及び電荷飽和（オーバーフロー）後のいずれに発生した電荷も、出力に反映させることができる。【００６８】
所定の光電荷蓄積時間（露光時間）が経過したならば、蓄積トランジスタ３４をオフした状態で記憶部２２にサンプリングパルスφＳ１を与えることでサンプリングトランジスタ２６ａをオンすることにより、その時点（時刻ｔ４）でフローティングディフュージョン３３に蓄積されている電荷に応じた信号を画素出力線１４１を通して取り込んでキャパシタ２５ａに保持する（図１３（ｅ）参照）。このときにフローティングディフュージョン３３に蓄積されている信号はノイズ信号Ｎ１にオーバーフロー前の電荷に応じた信号Ｓ１が重畳されたものであるから、キャパシタ２５ａに保持されるのは、蓄積キャパシタ３６に蓄積されている電荷の量を反映しないＳ１＋Ｎ１である。【００６９】
その直後にφＣをハイレベルにして蓄積トランジスタ３４をオンすると、その時点でフローティングディフュージョン３３に保持されていた電荷と蓄積キャパシタ３６に保持されていた電荷は混合される（図１３（ｆ）参照）。その状態で記憶部２２にサンプリングパルスφＳ２を与えることでサンプリングトランジスタ２６ｂをオンすることにより（時刻ｔ５）、フローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた電荷に応じた信号、つまりノイズ信号Ｎ２にオーバーフロー後の信号Ｓ２が重畳された信号を画素出力線１４１を通して取り込んでキャパシタ２５ｂに保持する。従って、キャパシタ２５ｂに保持されるのは、蓄積キャパシタ３６に蓄積されている電荷の量を反映したＳ２＋Ｎ２である。【００７０】
以上のようにして、１個の記憶部２２に含まれる４個のキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄにそれぞれ、信号Ｓ１＋Ｎ１、Ｓ２＋Ｎ２、Ｎ１、Ｎ２を保持し、これを以て１サイクルの画像信号の取り込みを終了する。上述のようにランダムノイズや固定パターンノイズを含むノイズ信号Ｎ１、Ｎ２が、これらノイズ信号を含む信号とは別に求まる。そこで、それぞれの信号をキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄから読み出した後に図示しないアナログ演算回路により減算処理することで、ノイズ信号Ｎ１、Ｎ２の影響を除去した、高いＳ／Ｎの画像信号を得ることができる。また、フローティングディフュージョン３３からオーバーフローした電荷も廃棄されずに利用されるので、強い光が入射した際にも飽和が起こりにくく、その光を反映した信号を得ることができ、広いダイナミックレンジを確保することができる。なお、こうしたダイナミックレンジの拡大が可能であることについての詳しい説明は、例えば特開２００６−２４５５２２号公報などの文献に記載されているので、ここでは説明を省略する。【００７１】
（Ｂ）光電荷蓄積時間が相対的に長い場合の動作モード
次に、光電荷蓄積時間が相対的に長い場合の動作について説明する。図１４は光電荷蓄積時間が相対的に長い場合の駆動タイミング図、図１５はこの動作における画素１０内の概略ポテンシャル図である。【００７２】
光電荷蓄積時間が短い場合と最も大きく異なる点は、光電荷蓄積期間中に転送トランジスタ３２をオフしフォトダイオード３１で発生した光電荷を空乏層に蓄積すること、光電荷蓄積期間中において転送トランジスタ３２をオフにすること、ノイズ信号Ｎ１のサンプリングを光電荷蓄積期間の最後に行うことによりフローティングディフュージョン３３で発生する暗電荷（及び光電荷）をＳ１信号に含めないこと、などである。転送トランジスタ３２をオフにするのは、そのゲート直下のシリコン−絶縁膜界面をアキュムレーション状態として、シリコン表面をホールで満たしシリコン−絶縁膜界面からの暗電荷の侵入を防止するためである。さらにまた光電荷蓄積時間が長いため、消費電力を抑えるべくソースフォロアアンプ４３の選択トランジスタ３８、４１を所定時間オフするようにしている。【００７３】
光電荷蓄積を行う前にはφＴ、φＣ、φＲをハイレベルとし、転送トランジスタ３２、蓄積トランジスタ３４及びリセットトランジスタ３５を共にオンする（時刻ｔ１０）。これにより、フローティングディフュージョン３３及び蓄積キャパシタ３６はリセット（初期化）される。またこのとき、フォトダイオード３１は完全に空乏化された状態にある。このときのポテンシャルの状態が図１５（ａ）である。次にφＲをローレベルにしてリセットトランジスタ３５をオフすると、フローティングディフュージョン３３にはこのフローティングディフュージョン３３と蓄積キャパシタ３６で発生するランダムノイズと、ソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号Ｎ２が生じ（図１５（ｂ）参照）、このノイズ信号Ｎ２に対応した出力が画素出力線１４１に現れる。そこで、このタイミング（時刻ｔ１１）で記憶部２２にサンプリングパルスφＮ２を与えてサンプリングトランジスタ２６ｄをオンすることにより、画素出力線１４１を通してノイズ信号Ｎ２を取り込んでキャパシタ２５ｄに保持する。ここまでの動作は上記の光電荷蓄積時間が短い場合の動作モードと同じである。【００７４】
次に、φＣをローレベルにして蓄積トランジスタ３４をオフすると、その時点でフローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた電荷は、フローティングディフュージョン３３と蓄積キャパシタ３６とのそれぞれの容量ＣＦＤ、ＣＣＳの比に応じて配分される。さらにφＴをローレベルにして転送トランジスタ３２をオフし、φＸもローレベルにしてソースフォロアアンプ４３の２個の選択トランジスタ３８、４１もオフにする（時刻ｔ１２）。これにより、フォトダイオード３１とフローティングディフュージョン３３との間にはポテンシャル障壁が形成され、フォトダイオード３１での光電荷の蓄積が可能な状態となる（図１５（ｃ）参照）。【００７５】
フォトダイオード３１に入射した光により発生した光電荷はフォトダイオード３１に蓄積されるが、フォトダイオード３１で電荷飽和が生じるとそれ以上の過剰な電荷はオーバーフローし転送トランジスタ３２を介して、上述のように配分されたノイズ信号に重畳してフローティングディフュージョン３３に蓄積される。さらに強い光が入射してフローティングディフュージョン３３で飽和が生じると、オーバーフローした電荷が蓄積トランジスタ３４を介して蓄積キャパシタ３６に蓄積されるようになる（図１５（ｄ）参照）。【００７６】
蓄積トランジスタ３４の閾値電圧を転送トランジスタ３２の閾値電圧よりも適宜に低く設定しておくことにより、フローティングディフュージョン３３で飽和した電荷をフォトダイオード３１側に戻すことなく蓄積キャパシタ３６に効率良く転送することができる。これにより、フローティングディフュージョン３３の容量が小さく、そこに蓄積可能な電荷量が少なくても、オーバーフローした電荷を廃棄することなく有効に利用することができる。このようにして、フローティングディフュージョン３３でのオーバーフロー前及びオーバーフロー後のいずれに発生した電荷も出力に反映させることができる。【００７７】
所定の光電荷蓄積時間が経過したならば、φＸをハイレベルにして選択トランジスタ３８、４１をオンした後に、記憶部２２にサンプリングパルスφＮ１を与えることでサンプリングトランジスタ２６ｃをオンすることにより、その時点（時刻ｔ１３）でフローティングディフュージョン３３に蓄積されている信号電荷に対応したノイズ信号Ｎ１を画素出力線１４１を通して取り込んでキャパシタ２５ｃに保持する。このときのノイズ信号Ｎ１にはソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズが含まれる。なお、このときにはノイズのみならず光電変換により生起された光電荷の一部も含まれるが、ここではこれもノイズとみなしている。【００７８】
次に、φＴをハイレベルにして転送トランジスタ３２をオンさせ、フォトダイオード３１に蓄積されていた光電荷をフローティングディフュージョン３３に完全に転送する（図１５（ｅ）参照）。その直後に（時刻ｔ１４）、記憶部２２にサンプリングパルスφＳ１を与えることでサンプリングトランジスタ２６ａをオンすることにより、フローティングディフュージョン３３に蓄積されている電荷に応じた信号を画素出力線１４１を通して取り込んでキャパシタ２５ａに保持する。このときの信号は先のノイズ信号Ｎ１にフォトダイオード３１に蓄積されていた電荷による信号、つまりオーバーフロー前の信号Ｓ１が重畳したものであるから、Ｓ１＋Ｎ１である。【００７９】
続いて、φＣをハイレベルにして蓄積トランジスタ３４をオンすると、その時点でフローティングディフュージョン３３に保持されていた電荷と蓄積キャパシタ３６に保持されていた電荷は混合される（図１５（ｆ）参照）。その状態で（時刻ｔ１５）記憶部２２にサンプリングパルスφＳ２を与えることでサンプリングトランジスタ２６ｂをオンすることにより、フローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた電荷に応じた信号を画素出力線１４１を通して取り込んでキャパシタ２５ｂに保持する。このときの信号はＳ２＋Ｎ２となる。【００８０】
以上のようにして、１個の記憶部２２に含まれる４個のキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄにそれぞれ、信号Ｓ１＋Ｎ１、Ｓ２＋Ｎ２、Ｎ１、Ｎ２を保持し、これを以て１サイクルの画像信号の取り込みを終了する。光電荷蓄積時間が短い場合の動作モードと同様に、ランダムノイズや固定パターンノイズを含むノイズ信号Ｎ１、Ｎ２が、これらノイズ信号を含む信号とは別に求まるから、それぞれの信号をキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄから読み出した後に減算等のアナログ演算処理することで、ノイズ信号Ｎ１、Ｎ２の影響を除去した、高いＳ／Ｎの画像信号を得ることができる。また、フローティングディフュージョン３３からオーバーフローした電荷も廃棄することなく利用できるので、強い光が入射した際にも飽和が起こりにくく、その光を反映した信号を得ることができ、広いダイナミックレンジを確保することができる。【００８１】
上述のように各画素１０に供給される制御信号φＸ、φＴ、φＲ、φＣは全画素共通であるため、全ての画素１０で同時に上記のような光電荷蓄積動作、及び各画素１０から記憶部２２への信号の転送動作が行われる。つまり、上記１サイクルで１フレーム分の画像信号が、図３、図４中の記憶部ユニット行２１内の記憶部２２に保持される。バースト読み出しモードでは、この動作が１０４回繰り返されることで、全ての記憶部ユニット行２１内の記憶部２２に画素信号が保持される。１０５回目以降は再び１番上の記憶部ユニット行２１中の各記憶部２２に信号が書き込まれるというように循環的に保持動作が実行される。例えば、このような動作を、内部回路又は外部から撮影停止指示信号が与えられるまで繰り返す。撮影停止指示信号が与えられて撮影が中止されると、その時点で最新の１０４フレーム分の画素信号が記憶領域３ａ、３ｂに保持されている。これを逐次読み出しすることで１０４フレームの連続した画像信号を得ることができる。【００８２】
なお、各記憶部２２において上述のように既に何らかの信号が保持されているキャパシタ２５に新たな信号を保持する際には、それ以前の信号を廃棄するリセットを実行する必要がある。そのため、図示しないものの、各画素出力線１４１にはそれぞれリセット用のトランジスタが接続されており、或る記憶部２０のキャパシタ２５をリセットする際にはその記憶部２０のサンプリングトランジスタ２６がオンされるとともに対応する画素出力線１４１に接続されているリセット用トランジスタがオンされ、キャパシタ２５に蓄積されている信号はサンプリングトランジスタ２６、画素出力線１４１を通してリセットされる。こうしたリセットが実行された後に、新たな信号がキャパシタ２５に保持される。【００８３】
次に、記憶領域３ａ、３ｂからの信号の逐次読み出しの動作について説明する。図１６は連続読み出しモードにおける１フレーム分の逐次読み出しの動作タイミング図、図１７はバースト読み出しモードにおける逐次読み出しの動作タイミング図、図１８は水平シフトレジスタＨＳＲの要部の動作タイミング図、図１９は垂直シフトレジスタＶＳＲの要部の動作タイミング図である。【００８４】
各記憶部２２のキャパシタ２５に保持された信号は、同一の信号出力線２３に接続された読み出しトランジスタ２７を順番にオンすることにより読み出す。同一記憶部２２の４個の読み出しトランジスタ２７ａ〜２７ｄはそれぞれ異なる信号出力線２３ａ〜２３ｄに接続されているから、同一記憶部２２内の４個のキャパシタ２５ａ〜２５ｄにそれぞれ保持されている信号は同時に読み出すことができる。そして、図示しない減算回路で（Ｓ１＋Ｎ１）−Ｎ１、（Ｓ２＋Ｎ２）−Ｎ２の減算処理を行うことにより、ランダムノイズや固定パターンノイズを除去したＳ１信号、Ｓ２信号をそれぞれ取り出すことができる。なお、画素信号としてＳ１、Ｓ２のいずれを採用するかは、Ｓ１の飽和信号量以下の適当な信号レベルを基準（閾値）として、それ以上かそれ未満かでそれぞれＳ１、Ｓ２を選択するようにする。飽和信号量以下でこうした切り替えを実施することにより、信号Ｓ１の飽和ばらつきの影響を回避することができる。【００８５】
一例として、図１０に示した１フレーム目の３２０個の記憶部ユニット２０の中で、左端側の記憶部ユニットブロック５０における読み出し順序を説明する。まず左端の記憶部ユニット２０−０１において、図８に示す水平方向の１行目の記憶部２２の画素信号を左から右に向かって順に１１画素分読み出す。この記憶部ユニット２０−０１は、水平シフトレジスタＨＳＲ１と垂直シフトレジスタＶＳＲ１とが能動化されることで選択され、水平方向の読み出しクロックＨ−ＣＬＫにより、水平方向の左から右方向へ１個ずつ記憶部２２の読み出しトランジスタ２７をオンするパルス信号が移動する。このパルス信号の一例が図１８に示したｙ１、ｙ２、ｙ３である。こうして１行分の読み出しが終わると、垂直方向への読み出しを進めるクロックＶ−ＣＬＫが与えられ、これにより次の２行目の記憶部２２に移り、同様にこれを左から右に向かって１１画素分読み出す。この繰り返しにより、１２行目の終わりまで画素信号の読み出しを行う。この垂直方向における各行の読み出しトランジスタ２７を能動化する信号の一例が、図１９に示したｖ１、ｖ２、ｖ３である。【００８６】
その後に、水平シフトレジスタＨＳＲ２と垂直シフトレジスタＶＳＲ１とが能動化されることで、右隣の記憶部ユニット２０−０２が選択され、図１６、図１７に示すように、読み出し対象がこの記憶部ユニット２０−０２へ移る。そうして先と同様に、行→列の順に１画素分ずつ各記憶部の読み出しトランジスタ２７をオンすることにより信号を読み出す。こうして順に記憶部ユニットの選択を記憶部ユニット２０−１０まで進め、前記記憶部ユニット２０−１０の１２行目の記憶部２２の読み出しを終了すると、１フレーム分の読み出しが完了する。別の記憶部ユニットブロック５０でも上記と並行して、対応する記憶部ユニット２０の記憶部２２からの信号の読み出しが実行される。【００８７】
バースト読み出しモードにおける逐次読み出しの際には、上述のようにして１フレーム目の全ての画素信号の読み出しが終了した後に、引き続き、２フレーム目の画素信号の読み出しが開始される。即ち、図１７に示すように、水平シフトレジスタＨＳＲ１と垂直シフトレジスタＶＳＲ２とが能動化されることで、図１０に示した２行目の記憶部ユニットの中の左端のものが選択されるから、１フレーム目と同様の順序で読み出しが実行され、これを繰り返すことで１０４フレームまでの読み出しが完了する。【００８８】
但し、読み出しの手順は特にこれに限定されるものではなく、適宜に変更することができる。例えば、バースト読み出しモードにおいては、一番上の水平方向に並んだ記憶部ユニット２０に保持されている画素信号が時間的に最も古いものであるとは限らない。何故なら、上から下に向かって順番にフレーム毎に信号の書き込みを行っていって、どのフレームで書き込み停止が為されるかは決まっていないためである。従って、好ましくは、最後に書き込みを行った行の、その次の行から順番に逐次読み出しを行うようにすれば、時系列順に画像信号を取得することができる。【００８９】
前述のように、高速撮影を行う際にはバースト読み出しモードが利用されるが、外部に読み出し可能な連続撮影フレーム数は１０４であるため、目的とする現象を的確に捉えて１０４フレームの撮像を行う必要があり、そのためには目的とする現象の生起の瞬間やその直前の兆候を捉えたトリガ信号を得る必要がある。本実施例の固体撮像素子は、こうしたトリガ信号を生成する回路を内蔵している。次に、このトリガ信号生成回路及びその動作と、本素子を用いた高速撮影装置における、上記トリガ信号を利用した撮影動作の一例について説明する。【００９０】
図２０は各信号出力線２３毎に設けられたトリガ信号生成部６０の概略構成図、図２１は本固体撮像素子を用いた撮影装置の要部のブロック構成図である。図２０では、記憶部ユニット２０に含まれる１３２個の記憶部２２を水平方向に並べて示している。また、この図では、上述したように１個の記憶部２２に含まれる４個の記憶素子をまとめて示しており、信号出力線２３は上述したノイズ除去やダイナミックレンジ拡大のための処理が行われた後のものである。【００９１】
トリガ信号生成部６０は、スイッチ、キャパシタ、及び図示しないリセット回路を含み、信号出力線２３に接続される２つのサンプルホールド回路部６１、６２と、そのサンプルホールド回路部６１、６２の出力の差分信号（アナログ電圧差）を求める差分回路６３と、差分信号を順次加算する積算回路６４と、積算出力値と設定閾値とを比較する比較器６５と、比較器６５の出力に応じてトリガ信号としてパルス信号を発生するパルス発生回路６６と、を含む。【００９２】
上述のように本実施例の固体撮像素子では信号出力線２３は記憶部ユニットブロック５０毎に１本ずつ、合計６４本並列に存在するから、図２０に示したトリガ信号生成部６０も全部で６４個存在する。図２１に示すように、これら６４個のトリガ信号生成部６０−０１〜６０−６４の出力であるトリガ信号はトリガ信号演算回路７１に入力され、ここで、外部からの設定に応じた論理和、論理積、或いは選択などの演算が行われ、１系統のトリガ信号に集約されてトリガ信号出力端子７２を通して固体撮像素子７０の外部へと出力される。【００９３】
この固体撮像素子７０を搭載した撮影装置は、トリガ信号出力端子７２から出力されるトリガ信号を受けてデジタル的な遅延処理や別のセンサ等から得られたセンサトリガ信号などとの論理和、或いは別の撮影条件を表す条件信号などとの論理積、などのデジタル演算処理を行う制御回路７５を備える。この制御回路７５で処理された後のトリガ信号が、固体撮像素子７０のトリガ信号入力端子７３に与えられる。撮像制御部７４はトリガ信号入力端子７３を通して与えられたトリガ信号に基づき、撮影の開始、終了などの制御を実行する。なお、トリガ信号出力端子７２とトリガ信号入力端子７３とを直結することで、固体撮像素子７０内部で生成したトリガ信号をそのまま利用して撮像の制御を行うようにすることもできる。【００９４】
図２０、図２１に加えて図２２〜図２４を用いて、撮像動作の一例を説明する。図２２は撮像の制御のタイミングを説明するための概略図、図２３は撮影画像を示す模式図、図２４は画素信号の選択を説明するための概略図である。【００９５】
被写体の動き・変化の検知を行うに先立って、ユーザーは被写体の変化や動きを検知するための画像上の範囲を指定する。この範囲は画像全体でもよいが、狭い範囲を指定するほどトリガ信号の発生の時間遅れが小さくなる。目的とする現象の種類や被写体の動き・変化の態様にも依存するが、一般的に、撮影したい現象や変化などの兆候や端緒を捉えるためには画像全体を観察する必要はなく、画像上の特定の一部分のみを観察すればよいことが多い。ここでは例えば一例として、パイプの先端から微小液滴が高速で噴出する現象を撮影する場合を例として考える。【００９６】
いま図２３（ａ）に示すように、パイプ８０の先端にごく僅かな噴出が見られる状況が、撮影したい現象の端緒であるとすれば、これを検知するにはパイプ８０先端の狭い範囲の画像だけを観察すればよい。そこで、図２３中に示したような矩形状の範囲８１を検知対象範囲として選択するものとする。いま、この選択範囲８１が１つの記憶部ユニットブロック５０に対応する画素領域の範囲に収まっていれば、１つのトリガ信号生成部６０で生成されるトリガ信号のみを利用して撮影の制御が可能である。そこで、トリガ信号演算回路７１では、該当するトリガ信号生成部６０のトリガ信号のみを選択して出力する。【００９７】
被写体の変化や動きの検知は、基本的に２フレームのフレーム間差分に基づき行われる。フレーム間差分信号を得るために、同一位置の画素毎に信号の差を求めてもよいが、そうすると記憶部２２からの信号読み出しに時間が掛かり、また画像の微小な振れを被写体の変化であると誤検知するおそれも高い。そこで、こうした誤検知を軽減するとともに信号読み出しの時間を短縮するために、ここでは、同一記憶部ユニットブロック５０に対応した画素領域の範囲、つまり水平方向に１０画素、垂直方向に１３２画素の画素範囲内で、隣接する複数の画素の信号を同時に読み出して加算する処理を行い、その加算信号値毎に差分をとる。【００９８】
いまここでは、例えば図２４に示すように、水平方向に２画素、垂直方向に３画素の合計６画素から成る画素集合を考え、画素集合に含まれる６個の画素信号を記憶部２２から同時に読み出して加算する。これはこの６画素の信号の平均をとることと同等である。具体的には、図２０に示した同一の信号出力線２３に接続されている、１つの画素集合に対応した６個の記憶部２２の読み出しトランジスタ２７を同時にオンし、それら記憶部２２のキャパシタ２５に保持されている信号を信号出力線２３上に読み出すことで、前記信号出力線２３上で６個の画素信号をアナログ的に加算することができる。この処理を１クロックで行うことができるから、例えば選択範囲８１が３０画素×１０画素の範囲であれば、画素集合は５０個となり、全部で５０回の信号読み出し操作を行えばよいことになる。【００９９】
被写体の変化を検知したトリガ信号の生成を行うには、上述したバースト読み出しモードにおける繰り返し速度での光電荷蓄積及び各画素１０から記憶部２２への信号転送を繰り返す。図２２において、このときの１フレームの撮像期間（フレーム周期）をＴで示す。所定のフレーム数撮影する毎に、直近に得られたフレームとＰフレーム前のフレームとの画素信号を該当する記憶部２２から読み出し、トリガ信号生成部６０により被写体の変化の有無を判定する。ここでは、Ｐ＝３であるとするが、このＰの値は任意に決めることができる。現時点がＱで示すときであるとすると、直近に得られたフレームＰａと３フレーム前のフレームＰｂのフレーム間差分を利用する。このとき、２つのフレームＰａ、Ｐｂの画像全体ではなく、図２３に示した選択範囲８１のみで、且つ上述した６画素の画素集合の加算信号の差分を利用して被写体の変化の検知を行う。【０１００】
具体的には、フレームＰａに対応した画素信号が保持されている記憶部ユニット２０の中で、１つの画素集合に対応した６個の記憶部２０の読み出しトランジスタ２７を同時にオンし、読み出した信号の加算値をサンプルホールド回路部６１に保持し、引き続いて、フレームＰｂに対応した画素信号が保持されている記憶部ユニット２０の中で、同じ画素の組み合わせの画素集合に対応した６個の記憶部２０の読み出しトランジスタ２７を同時にオンし、読み出した信号の加算値をサンプルホールド回路部６２に保持する。そして、その差分信号を求め、積算回路６４で積算する。積算の開始時には積算出力をリセットする。【０１０１】
次いで、フレームＰａの中の別の画素集合に対応した６個の記憶部２２の読み出しトランジスタ２７を同時にオンし、読み出した信号の加算値をサンプルホールド回路部６１に保持し、引き続いて、フレームＰｂの同じ組み合わせの６個の記憶部２２の読み出しトランジスタ２７を同時にオンし、読み出した信号の加算値をサンプルホールド回路部６２に保持する。そして、差分を求め、その差分を先に積算回路６４に保持した差分に積算する。これを選択範囲８１に含まれる画素集合について繰り返し、最終的に、比較器６５において積算値を閾値と比較する。積算値が閾値を超えている場合には被写体の変化があったとみなし、パルス発生回路６６はトリガ信号を出力する。一方、積算値が閾値以下であれば被写体には変化がないものとみなし、パルス発生回路６６はトリガ信号、つまりパルス信号を出力しない。例えば図２３（ａ）、（ｂ）の２つのフレームの画像信号に対して図２３（ｃ）に示すような差分信号が得られるから、この差分信号により被写体の変化の有無が判定されることになる。【０１０２】
いまフレームＰａ、Ｐｂの比較によりトリガ信号が生成されたものとすると、このトリガ信号がトリガ信号出力端子７２から出力され、制御回路７５において、所定のフレーム周期Ｔ分だけ遅延される。この遅延量はユーザーが任意に設定することができ、トリガ信号生成時点よりも時間的に遡った画像を取得したければ遅延を小さくし、トリガ信号生成時点から後の画像を取得したければ遅延を大きくすればよい。この遅延が施されたトリガ信号がトリガ信号入力端子７３に与えられ、撮像制御部７４は、このトリガ信号に応じて撮影を停止する。即ち、画素出力線１４１を通しての各画素１０から記憶部２０への新たな信号の書き込みを停止する。これにより、上述したバースト信号読み出しモードにおける撮影が終了するから、その時点から１０４フレーム周期だけ遡った期間中の画像信号が記憶領域３ａ、３ｂ内の記憶部２２に保持されている。その後に、上述したように水平及び垂直シフトレジスタを駆動することにより、各記憶部２２の読み出しトランジスタ２７を順番にオンすることで逐次読み出しを行い、固体撮像素子７０の外部に設けられたフレームメモリなどに画素信号が格納される。【０１０３】
但し、各記憶部２２のキャパシタ２５から信号出力線２３への信号読み出しは、ソースフォロアアンプ等のバッファを介していないのでキャパシタ２５の保持電位は保存されない。つまり、これは破壊読み出しである。そのため、上記のようなトリガ信号生成のために利用されたフレームの画像信号は失われることになる。そこで、このフレームについては例えば前後のフレームの画像信号を利用した補間処理を行うことにより補うことが望ましい。【０１０４】
また、上記動作では、バースト読み出しモードでの連続的な撮影により得られたフレームの一部を利用して被写体の変化の検知を行っていたために、その検知に利用されたフレームの画像が欠落してしまっていたが、始めから被写体の変化の検知処理用の画素信号を撮影画像と別に用意することにより、上記の不具合を解消することができる。即ち、画素出力線１４１を介した画素１０から記憶部２２への信号読み出しはソースフォロアアンプ４３を通しているので非破壊読み出しである。そこで、これを利用して、同じフレームで同じ画素の信号を異なる２つの記憶部２０に書き込み、一方を被写体の変化検知用に、他方を画素信号としての外部読み出し用に用いることができる。【０１０５】
また、上記実施例では、バースト読み出しモードでの連続的な撮影を実行しつつトリガ信号を受けて撮影を停止するようにしていたが、被写体の変化が生起するまでは比較的低速で高感度の撮影を行い、被写体の変化がみられた以降は高速度での撮影を行うようにフレーム周期Ｔを変更するようにしてもよい。また、バースト読み出しモードでの連続的な撮影を実行し続けると、その間は外部への逐次信号読み出しが行えないため、撮影画像をモニタすることができない。そこで、所定のフレーム数だけバースト読み出しモードでの連続的な撮影を行った後に図１１（ａ）に示したような１フレームのみの連続読み出しモードでの駆動制御を行い、それから再びバースト読み出しモードでの連続的な撮影に戻る、という制御を繰り返すようにしてもよい。これにより、撮影画像を定期的にモニタすることができる。【０１０６】
なお、上記実施例は本発明に係る固体撮像素子及び撮影装置の一例であり、本発明の趣旨の範囲で適宜変形や修正、追加を行っても本願請求の範囲に包含されることは当然である。
【図１】
2009031303.tif 000003
【図２】
2009031303.tif 000004
【図３】
2009031303.tif 000005
【図４】
2009031303.tif 000006
【図５】
2009031303.tif 000007
【図６】
2009031303.tif 000008
【図７】
2009031303.tif 000009
【図８】
2009031303.tif 000010
【図９】
2009031303.tif 000011
【図１０】
2009031303.tif 000012
【図１１】
2009031303.tif 000013
【図１２】
2009031303.tif 000014
【図１３】
2009031303.tif 000015
【図１４】
2009031303.tif 000016
【図１５】
2009031303.tif 000017
【図１６】
2009031303.tif 000018
【図１７】
2009031303.tif 000019
【図１８】
2009031303.tif 000020
【図１９】
2009031303.tif 000021
【図２０】
2009031303.tif 000022
【図２１】
2009031303.tif 000023
【図２２】
2009031303.tif 000024
【図２３】
2009031303.tif 000025
【図２４】
2009031303.tif 000026
【国際調査報告】
2009031303.tif 000027
2009031303.tif 000028
2009031303.tif 000029
2009031303.tif 000030