【手続補正書】
【提出日】平成17年9月2日(2005.9.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】  半導体基板と、
前記半導体基板の上層部に選択的に形成されたソース・ドレイン領域と、
前記ソース・ドレイン領域間のシリコン基板１上に形成されたゲート酸化膜と、
前記ゲート酸化膜上に形成され、少なくともポリシリコン層を含むゲート電極とを備え、前記ゲート酸化膜は前記ゲート電極のエッジ近傍下が中央部下より膜厚が厚くなるように形成され、前記ソース・ドレイン領域、前記ゲート酸化膜及び前記ゲート電極とによってＭＯＳトランジスタが規定され、
前記ゲート電極を、外面に直接接触させながら露出させることなく覆って形成され、前記ポリシリコン層に比べ酸素の拡散速度が小さい酸化防止膜をさらに備える、
半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項８
【補正方法】変更
【補正の内容】
【請求項８】  請求項６あるいは請求項７記載の半導体装置であって、
前記ゲート酸化膜は、前記ゲート電極下の外において前記半導体基板より下方にのみ形成される、
半導体装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項９
【補正方法】変更
【補正の内容】
【請求項９】  請求項６あるいは請求項７記載の半導体装置であって、
前記ゲート酸化膜は、前記ゲート電極下の外の領域において前記半導体基板より下方及び上方に形成される、
半導体装置。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項１１
【補正方法】変更
【補正の内容】
【請求項１１】  (a)半導体基板を準備するステップと、
(b)前記半導体基板上にゲート酸化膜を形成するステップと、
(c)前記ゲート酸化膜上に少なくともポリシリコン層を含むゲート電極を形成するステップと、
(d)少なくとも前記ゲート電極をマスクとして不純物を注入し、ソース・ドレイン領域を形成するステップと、
(e)前記ゲート電極を、外面に直接接触させながら露出させることなく覆い、かつ前記ゲート酸化膜の少なくとも一部が露出するように、前記ポリシリコン層に比べ酸素の拡散速度が小さい酸化防止膜を形成するステップと、
(f)少なくとも前記ステップ(e)後に熱処理を行い、前記ゲート電極のエッジ近傍下が中央部下より膜厚が厚くなるように成形するステップとを、
備える半導体装置の製造方法。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】請求項１２
【補正方法】変更
【補正の内容】
【請求項１２】  請求項１１記載の半導体装置の製造方法であって、
前記ステップ(e)は、
前記酸化防止膜が形成されず露出した前記ゲート酸化膜を除去するとともに、さらにその下方の前記半導体基板を表面から所定量除去するステップを含む、
半導体装置の製造方法。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】請求項１３
【補正方法】変更
【補正の内容】
【請求項１３】  請求項１１記載の半導体装置の製造方法であって、
前記ステップ(e)は、
前記酸化防止膜が形成されず露出した前記ゲート酸化膜の一部を残存させるステップを含む、
半導体装置の製造方法。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
【課題を解決するための手段】
この発明に係る請求項１記載の半導体装置は、半導体基板と、前記半導体基板の上層部に選択的に形成されたソース・ドレイン領域と、前記ソース・ドレイン領域間のシリコン基板１上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成され、少なくともポリシリコン層を含むゲート電極とを備え、前記ゲート酸化膜は前記ゲート電極のエッジ近傍下が中央部下より膜厚が厚くなるように形成され、前記ソース・ドレイン領域、前記ゲート酸化膜及び前記ゲート電極とによってＭＯＳトランジスタが規定され、前記ゲート電極を、外面に直接接触させながら露出させることなく覆って形成され、前記ポリシリコン層に比べ酸素の拡散速度が小さい酸化防止膜をさらに備えている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
この発明に係る請求項１１記載の半導体装置の製造方法は、(a)半導体基板を準備するステップと、(b)前記半導体基板上にゲート酸化膜を形成するステップと、(c)前記ゲート酸化膜上に少なくともポリシリコン層を含むゲート電極を形成するステップと、(d)少なくとも前記ゲート電極をマスクとして不純物を注入し、ソース・ドレイン領域を形成するステップと、(e)前記ゲート電極を、外面に直接接触させながら露出させることなく覆い、かつ前記ゲート酸化膜の少なくとも一部が露出するように、前記ポリシリコン層に比べ酸素の拡散速度が小さい酸化防止膜を形成するステップと、(f)少なくとも前記ステップ(e)後に熱処理を行い、前記ゲート電極のエッジ近傍下が中央部下より膜厚が厚くなるように成形するステップとを備えている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
ただし、図１の状態では、ＳｉＯ2膜３までもが酸化防止膜７で覆われており、スマイル酸化膜を形成するためのドープドポリシリコン層４に到達する酸化経路が確保できない。そこで、図２に示すように、酸化防止膜７をエッチバックしてサイドウォール構造にして、ＳｉＯ2膜３の一部を露出させる。この際、図３のように、酸化防止膜７が形成されていないＳｉＯ2膜３を除去しもよく、さらにはシリコン基板１の表面を一部削っても良い。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
その後、図７に示すように、酸化防止膜７を形成し、エッチバックを施した後、後追いスマイル酸化処理を行う。この場合、ＳｉＯ2膜３とドープドポリシリコン層４との界面から酸化経路Ｒ１と、側壁酸化膜３ｓからの酸化経路Ｒ２での酸化速度の競争となる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
実施の形態１の構造は、図８に示すように、３層ポリメタルゲート１１を、外面に直接接触させながら露出させることなく、ポリシリコンより酸素の拡散速度の遅い材料からなる酸化防止膜７で覆っている。したがって、タングステン層５はドープドポリシリコン層４と酸化防止膜７でシールドされている。例えば、酸化防止膜７として酸素の拡散速度がほぼ“０”のＳｉ3Ｎ4を用いれば、酸素の拡散速度は、ＳｉＯ2、ポリシリコン、Ｓｉ3Ｎ4の順となる。なお、酸化防止膜７としてＳｉＯＮを用いても良い。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
図１２に示すように、実施の形態５はドープドポリシリコン層４の下層エッジ部のみスマイル酸化膜６のふくらみが形成されている。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
このような実施の形態５の構造は、ポリメタルゲート１０及び酸化防止膜７形成後に後追いスマイル酸化処理をスマイル酸化膜６の下層エッジ部のみが酸化される程度に実行することにより得ることができる。この構造は、スマイル酸化膜６及びタングステン層５に隣接し、スマイル酸化膜６とタングステン層５とを繋ぐ酸化防止膜７がポリシリコンより酸素の拡散速度が小さい材料で形成されていることから、後追いスマイル酸化処理によってほぼ確実に得ることができる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
次に、ドライ状態、９００℃、ゲートエッジからのオフセットが１．５ｎｍになる条件下のＦＡ（furnace anneal）によってスマイル酸化処理を行う。その結果、図２０に示すように、中央部が５ｎｍの膜厚ゲートエッジ部がドープドポリシリコン層４側最大１０ｎｍ浸食し、シリコン基板１側最大８ｎｍの膜厚（但し、最深部のゲートエッジからのオフセットを１．５ｎｍ）浸食した構造のスマイル酸化膜６を得ることができる。このスマイル酸化膜６がゲート酸化膜として機能する。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
そして、図２５に示すように、３層ポリメタルゲート１１を露出することなく覆って酸化防止膜７を形成した後、エッチバックを施し、形成幅２ｎｍのサイドウォール部を有する酸化防止膜７を得る。この際、酸化防止膜７で保護されないＳｉＯ2膜３の一部が除去されるが、０．１ｎｍの膜厚で残存する。したがって、エッチングによる浸食をＳｉＯ2膜３により停止できている分、シリコン基板１内に存在する、エッチバックによるダメージを低減することができる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正の内容】
【００９０】
さらに、酸化防止膜７のエッチバック時のシリコン基板１内のダメージを低減できる分、リーク電流の低減化を図ることができる。この効果によって、このＭＯＳトランジスタをＤＲＡＭのメモリ部に用いる場合にリフレッシュ特性の向上を図ることができる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１４５
【補正方法】変更
【補正の内容】
【０１４５】
次に、図５６に示すように、３層ポリメタルゲート１１及び酸化防止膜７のサイドウォール部をマスクとして、リンイオン９を注入エネルギー３０ｋｅＶ、ドーズ量２×１０13／ｃｍ2で注入し、シリコン基板１の上層部に注入直後ソース・ドレイン領域２ｂを形成する。