(57)【要約】  送信信号を出力する送信器と、送信信号を受け取る受信器とを備える伝送回路であって、受信器は、送信器が出力する送信信号のコモンレベルを制御するフィードバック信号を送信器に対して供給し、送信器は、出力する送信信号のコモンレベルを、受信器から受け取ったフィードバック信号に応じて制御する伝送回路を提供する。受信器は、送信信号に応じて動作する受信部と、受信部に入力される送信信号がコモンレベルとして有するべき基準レベルを生成する基準レベル生成部と、受信部に入力される送信信号のコモンレベルと、基準レベルとを比較し、比較結果に応じたフィードバック信号を生成する比較部とを有する。
2009031404.tif 000002
【特許請求の範囲】
【請求項１】
送信信号を出力する送信器と、前記送信信号を受け取る受信器とを備える伝送回路であって、
前記受信器は、前記送信器が出力する前記送信信号のコモンレベルを制御するフィードバック信号を前記送信器に対して供給し、
前記送信器は、出力する前記送信信号のコモンレベルを、前記受信器から受け取った前記フィードバック信号に応じて制御する伝送回路。
【請求項２】
前記受信器は、
前記送信信号に応じて動作する受信部と、
前記受信部に入力される前記送信信号が前記コモンレベルとして有するべき基準レベルを生成する基準レベル生成部と、
前記受信部に入力される前記送信信号の前記コモンレベルと、前記基準レベルとを比較し、比較結果に応じた前記フィードバック信号を生成する比較部と
を有する請求項１に記載の伝送回路。
【請求項３】
前記比較部は、前記送信信号の前記コモンレベルを検出し、前記コモンレベルに応じた直流信号を、前記フィードバック信号として生成する
請求項２に記載の伝送回路。
【請求項４】
前記受信器は、前記比較部が生成した前記フィードバック信号を、デジタル信号に変換するアナログデジタルコンバータを更に有する
請求項２に記載の伝送回路。
【請求項５】
前記比較部は、前記比較結果に応じて、前記送信器が出力する前記送信信号のコモンレベルを、増加または減少させることを指示する前記フィードバック信号を生成する
請求項２に記載の伝送回路。
【請求項６】
前記送信器は、前記受信器に対して差動信号を出力し、
前記基準レベル生成部は、前記受信部に入力される前記差動信号が前記コモンレベルとして有するべき前記基準レベルを生成する
請求項２に記載の伝送回路。
【請求項７】
前記基準レベル生成部は、前記受信部の正側電源ラインおよび負側電源ラインの間に設けられ、前記受信部の電源電圧を分圧することにより前記基準レベルを生成する、一組の基準分圧抵抗を有する
請求項２に記載の伝送回路。
【請求項８】
前記送信器は、前記受信器に対して差動信号を出力し、
前記基準レベル生成部は、前記受信部に入力される前記差動信号が前記コモンレベルとして有するべき前記基準レベルを生成し、
前記受信器は、前記差動信号を前記受信部に入力する一対の差動配線の間に設けられ、前記差動配線の間における略中点の電圧レベルを、前記差動信号のコモンレベルとして検出するコモンレベル検出部を更に有する
請求項２に記載の伝送回路。
【請求項９】
送信信号を伝送する伝送回路に用いられる送信器であって、
前記伝送回路における受信器に出力する前記送信信号のコモンレベルを、前記受信器から受け取るフィードバック信号に応じて制御する送信器。
【請求項１０】
送信信号を伝送する伝送回路に用いられる受信器であって、
前記伝送回路における送信器が出力する前記送信信号のコモンレベルを制御するフィードバック信号を前記送信器に対して供給する受信器。
【請求項１１】
被試験デバイスを試験する試験装置であって、
試験信号を生成する信号発生部と、
前記被試験デバイスが前記試験信号に応じて出力する被測定信号を伝送する伝送回路と、
前記伝送回路が伝送した前記被測定信号に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記伝送回路は、
前記被試験デバイスから受け取る前記被測定信号を出力する送信器と、
前記送信器から前記被測定信号を受け取り、前記判定部に入力する受信器と
を有し、
前記受信器は、前記送信器が出力する前記被測定信号のコモンレベルを制御するフィードバック信号を前記送信器に対して供給し、
前記送信器は、出力する前記被測定信号のコモンレベルを、前記受信器から受け取った前記フィードバック信号に応じて制御する試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送回路、送信器、受信器、および、試験装置に関する。本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
特願２００７−２２９４６２    出願日  ２００７年９月４日
【背景技術】
【０００２】
半導体回路等の被試験デバイスを試験する試験装置として、被試験デバイスが出力する被測定信号を測定して、被試験デバイスの良否を判定する装置が知られている。当該試験装置は、被測定信号の信号レベルと、所定の閾値とをコンパレータで比較することにより、被測定信号の波形を２値の波形に変換する。そして後段のＣＭＯＳ回路で、２値の波形を測定することにより、被試験デバイスの良否を判定する。【０００３】
試験装置におけるコンパレータは、被試験デバイスからの被測定信号が入力されるので、高速性および広い入力電圧範囲を有することが好ましい。このため、コンパレータのＩＣは、バイポーラジャンクショントランジスタおよび化合物半導体等を用いた、モビリティの高い半導体プロセスが用いられる。【０００４】
これに対して、コンパレータの後段の回路では、高速性、高集積性、省電力性を有することが好ましい。このため、後段の回路ではＣＭＯＳプロセスが用いられている。ＣＭＯＳ回路では、微細化および低電源電圧化により、これらの要求を満たしている。【０００５】
半導体回路等の被試験デバイスの高周波数化により、ＣＭＯＳ回路のインターフェイスは、数Ｇｂｐｓ〜１０Ｇｂｐｓ以上のデータレートで動作することが求められる。このため、ＣＭＯＳ回路のインターフェイスには、低電圧差動信号回路（ＬＶＤＳ）、カレントモードロジック回路（ＣＭＬ）等が用いられ、トランジスタが４段以上に縦続接続される場合が多い。この場合、電源電圧が低下するＣＭＯＳ回路では、設計の困難性および入出力レベルの低下という問題を発生させる。【０００６】
特に９０ｎｍ以下の微細ＣＭＯＳプロセスの超高速インターフェイスでは、正常動作できる同相入力範囲が２００〜３００ｍＶ程度となる場合も多く、電源電圧のオフセット誤差、伝送線路損失による波形劣化により、同相入力範囲で信号を入力できないという問題が発生する。今後更にＣＭＯＳの微細化が促進すれば、この問題は更に顕著となる。【０００７】
一般的な伝送回路では、このような問題を解決する技術としてＡＣ結合方式が知られている。ＡＣ結合方式は、送信器において伝送すべき信号を符号化して、ＡＣ結合キャパシタを介して受信器に伝送する。受信器は、ＡＣ結合キャパシタを通過した伝送信号に、任意のバイアスを印加することで、理想的なコモンレベル（バイアスレベル）を有する伝送信号を、後段の回路に入力することができる。【０００８】
なお、関連する先行技術文献として、以下の特許文献が発見されている。
【特許文献１】特開平１０−３２２１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、半導体回路等の被試験デバイスを試験する試験装置における、コンパレータＩＣとＣＭＯＳ回路との間の伝送に、上述したＡＣ結合方式を用いることは困難である。試験装置では、タイミング情報を維持した被測定信号をＣＭＯＳ回路に伝送して、被測定信号の波形、論理パターン等を測定する。しかしＡＣ結合方式を用いた場合、被測定信号を符号化してＣＭＯＳ回路に伝送するので、被測定信号のタイミング情報が失われてしまう。また、被試験デバイスは、被測定信号としてＤＣ信号を出力する場合もあり、ＤＣ信号を測定するには、ＡＣ結合方式を用いることができない。【００１０】
このため、試験装置等に用いる伝送回路として、ＡＣ結合方式を用いずに、所定のコモンレベルを有する信号を後段の回路に入力する技術が望まれている。また、伝送信号のコモンレベルは、温度変動、電源電圧変動等によっても変動するので、これらの変動が生じても、コモンレベルを同相入力範囲に制御できる技術が望まれている。【００１１】
そこで本発明は、上記の課題を解決することのできる伝送回路、送信器、受信器、および、試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の第１の形態においては、送信信号を出力する送信器と、送信信号を受け取る受信器とを備える伝送回路であって、受信器は、送信器が出力する送信信号のコモンレベルを制御するフィードバック信号を送信器に対して供給し、送信器は、出力する送信信号のコモンレベルを、受信器から受け取ったフィードバック信号に応じて制御する伝送回路を提供する。【００１３】
本発明の第２の形態においては、送信信号を伝送する伝送回路に用いられる送信器であって、伝送回路における受信器に出力する送信信号のコモンレベルを、受信器から受け取るフィードバック信号に応じて制御する送信器を提供する。【００１４】
本発明の第３の形態においては、送信信号を伝送する伝送回路に用いられる受信器であって、伝送回路における送信器が出力する送信信号のコモンレベルを制御するフィードバック信号を送信器に対して供給する受信器を提供する。【００１５】
本発明の第４の形態においては、被試験デバイスを試験する試験装置であって、試験信号を生成する信号発生部と、被試験デバイスが試験信号に応じて出力する被測定信号を伝送する伝送回路と、伝送回路が伝送した被測定信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、伝送回路は、被試験デバイスから受け取る被測定信号を出力する送信器と、送信器から被測定信号を受け取り、判定部に入力する受信器とを有し、受信器は、送信器が出力する被測定信号のコモンレベルを制御するフィードバック信号を送信器に対して供給し、送信器は、出力する被測定信号のコモンレベルを、受信器から受け取ったフィードバック信号に応じて制御する試験装置を提供する。【００１６】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１７】
【図１】試験装置１００の構成の概要を示す図である。
【図２】伝送回路２０における送信器３０、伝送経路２２、および、受信器７０の構成の一例を示す図である。
【図３】送信器３０の詳細な構成の一例を示す図である。
【図４】受信器７０の詳細な構成の一例を示す図である。
【図５】受信器７０における、フィードバック部８０の他の構成例を示す図である。
【図６】送信器３０における、コモンレベル制御部６０の他の構成例を示す図である。
【図７】送信器３０における、コモンレベル制御部６０の他の構成例を示す図である。
【図８】受信器７０におけるフィードバック部８０の他の構成例を示す図である。
【図９】送信器３０におけるコモンレベル制御部６０の他の構成例を示す図である。
【図１０】伝送回路２０の他の構成例を示す図である。
【符号の説明】
【００１８】
１０・・・信号発生部、１２・・・判定部、２０・・・伝送回路、２２・・・伝送経路、３０・・・送信器、４０・・・コンパレータ、４１・・・閾値生成部、４２・・・オフセット調整バッファ、４３・・・可変抵抗、４４、９１・・・ＡＤＣ、４５・・・ＤＡＣ、５０・・・ドライバ、５２、５４、６２、６４、６５、６７、６９、７５、７６、８１、８２、８４、８５・・・抵抗、５６、５８、６１、６６、６８、７７、７８・・・トランジスタ、５９、７９・・・電流源、６０・・・コモンレベル制御部、６３・・・差動増幅器、７０・・・受信器、７２・・・動作回路、７３・・・バッファ、７４・・・受信部、８０・・・フィードバック部、８３・・・コンデンサ、８６、８７・・・基準分圧抵抗、８８・・・基準レベル生成部、８９・・・コモンレベル検出部、９０・・・比較部、１００・・・試験装置、２００・・・被試験デバイス
【発明を実施するための最良の形態】
【００１９】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。【００２０】
図１は、試験装置１００の構成の概要を示す図である。試験装置１００は、半導体回路等の被試験デバイス２００を試験する装置であって、信号発生部１０、伝送回路２０、および、判定部１２を備える。【００２１】
信号発生部１０は、被試験デバイス２００に入力する試験信号を生成する。例えば信号発生部１０は、使用者等により設定される試験プログラムに応じた位相、周波数、および論理パターンを有する試験信号を生成して、被試験デバイス２００に入力する。【００２２】
被試験デバイス２００は、入力される試験信号に応じて動作して、被測定信号を出力する。被試験デバイス２００は、例えば試験信号により指定されるアドレスから読み出したデータを出力するメモリデバイスであってよく、試験信号の論理パターンに応じて論理回路を動作させた結果を出力するロジックデバイスであってもよい。【００２３】
伝送回路２０は、被試験デバイス２００が出力する被測定信号を伝送する。伝送回路２０は、送信器３０、伝送経路２２、および、受信器７０を有する。送信器３０は、被測定信号に応じた送信信号ＴＲを送信する。【００２４】
伝送経路２２は、送信器３０が送信した送信信号ＴＲを、受信器７０に伝送する。伝送経路２２は、回路基板上に形成された配線、または、装置間に設けられるケーブル等であってよい。受信器７０は、伝送経路２２が伝送した送信信号ＴＲを受け取る。【００２５】
判定部１２は、伝送回路２０が伝送した被測定信号（本例では送信信号ＴＲ）に基づいて、被試験デバイス２００の良否を判定する。判定部１２は、伝送回路２０が伝送した送信信号ＴＲの論理パターンを測定して、所定の期待値パターンと一致するか否かにより、被試験デバイス２００の良否を判定してよい。このような構成により、被試験デバイス２００を試験する。【００２６】
図２は、伝送回路２０における送信器３０、伝送経路２２、および、受信器７０の構成の一例を示す図である。送信器３０は、出力する送信信号ＴＲのコモンレベルを、受信器７０から受け取るフィードバック信号ＦＢに応じて制御する。本例の送信器３０は、コンパレータ４０、ドライバ５０、および、コモンレベル制御部６０を有する。【００２７】
コンパレータ４０は、被試験デバイス２００が出力する被測定信号を受け取り、被測定信号の信号レベルと、所定の閾値との比較結果を出力する。例えばコンパレータ４０は、被測定信号の信号レベルが閾値より大きい期間ではＨ論理を出力して、被測定信号の信号レベルが閾値以下の期間ではＬ論理を出力する。【００２８】
ドライバ５０は、コンパレータ４０が出力する比較結果に応じた送信信号ＴＲを生成する。例えばドライバ５０は、所定の振幅およびコモンレベルを有しており、且つ、コンパレータ４０が出力する論理値に応じて信号レベルが遷移する送信信号ＴＲを生成する。ドライバ５０が出力する送信信号ＴＲの振幅は、使用者等により予め設定されてよい。また、ドライバ５０が出力する送信信号ＴＲのコモンレベルは、コモンレベル制御部６０により制御される。【００２９】
コモンレベル制御部６０は、ドライバ５０が出力する送信信号ＴＲのコモンレベルを、受信器７０から受け取るフィードバック信号ＦＢに応じて制御する。受信器７０は、送信器３０が出力する送信信号ＴＲのコモンレベルを制御するフィードバック信号を、送信器３０に対して供給する。【００３０】
受信器７０は、受信部７４、動作回路７２、および、フィードバック部８０を有する。受信部７４は、伝送経路２２−１が伝送する送信信号ＴＲを受け取る。動作回路７２は、受信部７４を介して送信信号ＴＲを受け取り、送信信号ＴＲに応じて動作する。例えば動作回路７２は、送信信号ＴＲを測定する回路であってよい。より具体的な例としては、動作回路７２は、送信信号ＴＲを所定のサンプリングクロックに応じてサンプリングすることにより、送信信号ＴＲの論理パターンを測定する回路であってよい。【００３１】
フィードバック部８０は、受信部７４が受け取った送信信号ＴＲのコモンレベルに基づいてフィードバック信号を生成して、コモンレベル制御部６０に送信する。フィードバック信号は、送信信号ＴＲを伝送する伝送経路２２−１とは異なる伝送経路２２−２を伝送して、コモンレベル制御部６０に入力される。【００３２】
例えばフィードバック部８０は、受信部７４が受け取った送信信号ＴＲのコモンレベルを検出して、検出したコモンレベルと、期待されるコモンレベルとの差分を示すフィードバック信号を、コモンレベル制御部６０に送信してよい。コモンレベル制御部６０は、フィードバック信号により示される差分が、より小さくなるように送信信号ＴＲのコモンレベルを制御してよい。これにより、受信器７０の受信部７４に、所定のコモンレベルを有する送信信号ＴＲを入力することができる。また、フィードバック部８０は、送信信号ＴＲのコモンレベルの変動に追従して、フィードバック信号を生成する。これにより、温度変動、電源電圧変動等によるコモンレベルの変動も補償することができる。【００３３】
図３は、送信器３０の詳細な構成の一例を示す図である。また、本例の送信器３０は、図２に示した送信器３０の構成に加え、閾値生成部４１を更に有する。コンパレータ４０は、被測定信号を正入力端子に受け取り、閾値ＶＴＨを負入力端子に受け取り、被測定信号の信号レベルと閾値ＶＴＨとの差分に応じた電圧を出力する差動回路であってよい。閾値生成部４１は、使用者等により設定される閾値ＶＴＨを生成して、コンパレータ４０に供給する。【００３４】
ドライバ５０は、コンパレータ４０が出力する信号に基づいて、設定されるコモンレベルおよび振幅を有する送信信号ＴＲを生成して送信する。ドライバ５０は、コンパレータ４０が出力する差動信号に基づいて、差動の送信信号ＴＲを生成するカレントモードロジック回路であってよい。ドライバ５０は、抵抗５２、５４、トランジスタ５６、５８、および、電流源５９を有する。【００３５】
トランジスタ５６、５８は、電流源５９に対して並列に設けられる。トランジスタ５６、５８は、バイポーラジャンクショントランジスタであってよい。本例では、トランジスタ５６、５８のそれぞれのエミッタ端子が電流源５９に接続される。電流源５９は、トランジスタ５６および５８と、負側電源ラインＶＥＥとの間に設けられる。トランジスタ５６のベース端子は、コンパレータ４０の正側出力に接続され、トランジスタ５８のベース端子は、コンパレータ４０の負側出力に接続される。【００３６】
抵抗５２は、トランジスタ５６のコレクタ端子と、正側電源ラインＶＣＣとの間に設けられる。抵抗５４は、トランジスタ５８のコレクタ端子と、正側電源ラインＶＣＣとの間に設けられる。トランジスタ５６のコレクタ電圧が、正側の送信信号ＴＲとして伝送経路２２−１−ｐに入力され、トランジスタ５８のコレクタ電圧が、負側の送信信号ＴＲとして伝送経路２２−１−ｎに入力される。【００３７】
本例のコモンレベル制御部６０は、ドライバ５０と正側電源ラインＶＣＣとの間に設けられ、ドライバ５０に流れるバイアス電流を制御することで、送信信号ＴＲのコモンレベルを制御する。コモンレベル制御部６０は、トランジスタ６１、抵抗６２、６４、６５、および、差動増幅器６３を有する。【００３８】
トランジスタ６１は、エミッタ端子が抵抗５２および抵抗５４に接続され、コレクタ端子が正側電源ラインＶＣＣに接続される。このような構成により、トランジスタ６１は、ベース端子に与えられる電圧に応じて、ドライバ５０に流れるバイアス電流を制御する。【００３９】
抵抗６２、６４、６５、および、差動増幅器６３は、伝送経路２２−２から受け取ったフィードバック信号ＦＢを、設定される増幅率で増幅してトランジスタ６１のベース端子に印加する。当該増幅率は、抵抗６２、６４、６５の特性により設定できる。【００４０】
本例の差動増幅器６３の負入力端子は、抵抗６４を介して、フィードバック信号ＦＢを受け取る。また、差動増幅器６３の正入力端子は、抵抗６５を介して接地される。また、差動増幅器６３の出力端子および負入力端子は、抵抗６２を介して接続される。また、差動増幅器６３の出力端子は、トランジスタ６１のベース端子に接続される。このような構成により、フィードバック信号に応じて、送信信号ＴＲのコモンレベルを制御することができる。【００４１】
図４は、受信器７０の詳細な構成の一例を示す図である。本例のフィードバック部８０は、コモンレベル検出部８９、基準レベル生成部８８、比較部９０、コンデンサ８３、および、抵抗８５を有する。【００４２】
コモンレベル検出部８９は、受信器７０が受け取った送信信号ＴＲのコモンレベルを検出する。本例のコモンレベル検出部８９は、差動の送信信号ＴＲを伝送する伝送経路２２−１−ｐおよび２２−１−ｎに接続される一対の差動配線間に直列に設けられた抵抗８１および抵抗８２を有する。コモンレベル検出部８９は、抵抗８１および抵抗８２により分圧された電圧を、送信信号ＴＲのコモンレベルとして出力する。【００４３】
本例の抵抗８１および抵抗８２の抵抗値は略等しい。つまり本例のコモンレベル検出部８９は、差動配線間の略中点の電圧レベルを、差動の送信信号ＴＲのコモンレベルとして検出する。コンデンサ８３は、抵抗８１および抵抗８２の接続点と、接地電位との間に設けられ、コモンレベル検出部８９が出力するコモンレベルの急峻な変動を抑制する。【００４４】
基準レベル生成部８８は、受信部７４に入力される差動の送信信号がコモンレベルとして有するべき基準レベルＶｒｅｆを生成する。本例の基準レベル生成部８８は、動作回路７２の正側電源ラインＶＤＤおよび負側電源ラインＶＳＳの間に直列に設けられた一組の基準分圧抵抗（８６、８７）を有する。基準レベル生成部８８は、受信部７４に印加される電圧を、基準分圧抵抗の抵抗比で分圧することで基準レベルＶｒｅｆを生成して、比較部９０の負入力端子に入力する。【００４５】
抵抗８５は、コモンレベル検出部８９と、比較部９０の正入力端子との間に設けられる。比較部９０は、コモンレベル検出部８９が検出したコモンレベルを、抵抗８５を介して受け取る。なお、抵抗８５の抵抗値は、抵抗８１および抵抗８２の抵抗値に比べ十分大きいことが好ましい。また、比較部９０の入力インピーダンスが、抵抗８１および抵抗８２の抵抗値に比べ十分大きい場合、コモンレベル検出部８９は、抵抗８５を介さずに、コモンレベルを比較部９０に入力してよい。【００４６】
比較部９０は、コモンレベル検出部８９が検出した送信信号ＴＲのコモンレベルと、基準レベル生成部８８が生成した基準レベルＶｒｅｆとを比較して、比較結果に応じたフィードバック信号ＦＢを生成する。本例の比較部９０は、送信信号ＴＲのコモンレベルから、基準レベルＶｒｅｆを減算した結果に応じた直流信号をフィードバック信号ＦＢとして生成して、コモンレベル制御部６０に入力する。【００４７】
このような構成により、比較部９０は、送信信号ＴＲのコモンレベルと基準レベルＶｒｅｆとの比較結果に応じて、送信器３０が出力する送信信号ＴＲのコモンレベルを増加または減少させることを指示するフィードバック信号ＦＢを生成する。これにより、受信部７４に、所定の基準レベルＶｒｅｆに応じたコモンレベルを有する送信信号ＴＲを入力することができる。【００４８】
受信部７４は、伝送経路２２−１−ｐおよび２２−１−ｎから差動の送信信号ＴＲを受け取る。受信部７４は、受け取った送信信号ＴＲを、後段の動作回路７２に入力するバッファであってよい。受信部７４は、抵抗７５、７６、トランジスタ７７、７８、および、電流源７９を有する。【００４９】
トランジスタ７７、７８は、電流源７９に対して並列に設けられる。トランジスタ７７、７８はＣＭＯＳトランジスタであってよい。本例では、トランジスタ７７、７８のそれぞれのソース端子またはドレイン端子が電流源７９に接続される。電流源７９は、トランジスタ７７および７８と、負側電源ラインＶＳＳとの間に設けられる。トランジスタ７７のゲート端子には、伝送経路２２−１−ｐを介して正側の送信信号ＴＲが入力され、トランジスタ７８のゲート端子には、伝送経路２２−１−ｎを介して負側の送信信号ＴＲが入力される。【００５０】
抵抗７５は、トランジスタ７７と、正側電源ラインＶＤＤとの間に設けられる。抵抗７６は、トランジスタ７８と、正側電源ラインＶＳＳとの間に設けられる。トランジスタ（７７、７８）と、抵抗（７５、７６）との接続点におけるそれぞれの電圧が、差動の送信信号ＴＲとして動作回路７２に入力される。【００５１】
本例の受信部７４には、基準レベルＶｒｅｆと略等しいコモンレベルを有する送信信号ＴＲが入力される。このため、基準レベルＶｒｅｆを調整することにより、受信部７４の同相入力範囲内のコモンレベルを有する送信信号ＴＲを入力できる。基準分圧抵抗８６および基準分圧抵抗８７の抵抗比は調整可能であってよい。動作回路７２は、受信部７４から入力される送信信号ＴＲに応じて動作する。例えば動作回路７２は、送信信号ＴＲを、後段の論理回路等に入力するバッファ７３を有してよい。【００５２】
図５は、受信器７０における、フィードバック部８０の他の構成例を示す図である。本例におけるフィードバック部８０は、図４に示したフィードバック部８０の構成に加え、抵抗８４を更に有する。抵抗８４および抵抗８５は、正側電源ラインＶＤＤおよび負側電源ラインＶＳＳの間に直列に設けられる。抵抗８４および抵抗８５の抵抗比は、基準分圧抵抗（８６、８７）の抵抗比と略等しくてよい。抵抗８４および抵抗８５の接続点は、コモンレベル検出部８９が出力するコモンレベルが与えられ、比較部９０の正入力端子に接続される。フィードバック部８０の他の構成は、図４に示したフィードバック部８０と同一であってよい。このような構成によっても、受信部７４に入力される送信信号ＴＲのコモンレベルを、基準レベルＶｒｅｆと略等しく調整することができる。【００５３】
図６は、送信器３０における、コモンレベル制御部６０の他の構成例を示す図である。本例のコモンレベル制御部６０は、ドライバ５０と、負側電源ラインＶＥＥとの間に設けられる。なお、本例においてもトランジスタ６１は、ドライバ５０と、正側電源ラインＶＣＣとの間に設けられ、ベース端子に所定のバイアス電圧が印加される。【００５４】
本例のコモンレベル制御部６０は、トランジスタ６６、６８、抵抗６７、６９、および、オフセット調整バッファ４２を有する。トランジスタ６６は、抵抗５２およびトランジスタ５６の接続点と、負側電源ラインＶＥＥとの間に設けられ、ベース端子に印加されるフィードバック信号ＦＢに応じた電流を流す。抵抗６７は、トランジスタ６６と負側電源ラインＶＥＥとの間に設けられる。このような構成により、正側の送信信号ＴＲのコモンレベルを、フィードバック信号ＦＢに応じて制御する。【００５５】
同様に、トランジスタ６８は、抵抗５４およびトランジスタ５８の接続点と、負側電源ラインＶＥＥとの間に設けられ、ベース端子に印加されるフィードバック信号ＦＢに応じた電流を流す。抵抗６９は、トランジスタ６８と負側電源ラインＶＥＥとの間に設けられる。このような構成により、負側の送信信号ＴＲのコモンレベルを、フィードバック信号ＦＢに応じて制御する。トランジスタ６６および抵抗６７と、トランジスタ６８および抵抗６９とは、略同一の特性を有することが好ましい。【００５６】
オフセット調整バッファ４２は、伝送経路２２−２が伝送したフィードバック信号ＦＢに、設定されるオフセットを加算して、トランジスタ６６およびトランジスタ６８のベース端子に印加する。オフセット調整バッファ４２が加算するオフセットは、トランジスタ６６およびトランジスタ６８が所定のバイアス状態となるように設定されてよい。また、図６に示した送信器３０は、図４および図５に関連して説明したいずれの受信器７０と組み合わせてもよい。【００５７】
図７は、送信器３０における、コモンレベル制御部６０の他の構成例を示す図である。本例のコモンレベル制御部６０は、ドライバ５０と、正側電源ラインＶＥＥとの間に設けられる。本例のコモンレベル制御部６０は、可変抵抗４３およびＡＤＣ（アナログデジタルコンバータ）４４を有する。【００５８】
可変抵抗４３は、ドライバ５０と、正側電源ラインＶＣＣとの間に設けられる。ＡＤＣ４４は、伝送経路２２−２が伝送したフィードバック信号ＦＢをデジタル信号に変換して、可変抵抗４３における抵抗値を、デジタル値に応じた抵抗値に制御する。このような構成によっても、ドライバ５０に流れるバイアス電流を、フィードバック信号ＦＢに応じて制御して、ドライバ５０が出力する送信信号ＴＲのコモンレベルを調整することができる。また、図７に示した送信器３０は、図４および図５に関連して説明したいずれの受信器７０と組み合わせてもよい。なお、図８において後述する受信器７０と組み合わせる場合、コモンレベル制御部６０は、ＡＤＣ４４を有さなくともよい。【００５９】
図８は、受信器７０におけるフィードバック部８０の他の構成例を示す図である。本例のフィードバック部８０は、図４または図５に示したいずれかのフィードバック部８０の構成に加え、ＡＤＣ９１を更に有する。図８には、図４のフィードバック部８０の構成に、ＡＤＣ９１を付加した構成を示す。【００６０】
ＡＤＣ９１は、比較部９０が出力するフィードバック信号をデジタル信号に変換して、伝送経路２２−２を介してコモンレベル制御部６０に入力する。このような構成により、伝送経路２２−２における伝送損失等の影響を低減して、送信信号ＴＲのコモンレベルを精度よく制御することができる。【００６１】
図９は、送信器３０におけるコモンレベル制御部６０の他の構成例を示す図である。本例のコモンレベル制御部６０は、図３または図６に示したいずれかのコモンレベル制御部６０の構成に加え、ＤＡＣ（デジタルアナログコンバータ）４５を更に有する。図９には、図３に示したコモンレベル制御部６０の構成に、ＤＡＣ４５を付加した構成を示す。また、本例の送信器３０は、図８に示した受信器７０と組み合わせて用いられる。【００６２】
ＤＡＣ４５は、伝送経路２２−２が伝送したデジタルのフィードバック信号ＦＢを受け取り、アナログ信号に変換する。またＤＡＣ４５は、変換したアナログ信号を、図３に示した抵抗６４、または、図６に示したトランジスタ６６およびトランジスタ６８に入力する。このような構成により、伝送経路２２−２における伝送損失等の影響を低減して、送信信号ＴＲのコモンレベルを精度よく制御することができる。【００６３】
図１０は、伝送回路２０の他の構成例を示す図である。本例の伝送回路２０は、送信器３０、伝送経路２２−１、および、受信器７０を複数組有する。つまり、本例の伝送回路２０は、複数の送信信号ＴＲを並列に伝送する。送信器３０、伝送経路２２−１、および、受信器７０のそれぞれの組は、略同一の特性を有してよい。【００６４】
それぞれの送信器３０には、いずれか一つの受信器７０からのフィードバック信号ＦＢが、共通の伝送経路２２−２を介して入力される。なお、フィードバック信号ＦＢを出力しない受信器７０は、フィードバック部８０を有さずともよい。このような構成により、簡易な構成で、複数の送信信号ＴＲのコモンレベルを調整することができる。【００６５】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。【００６６】
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【図１】
2009031404.tif 000003
【図２】
2009031404.tif 000004
【図３】
2009031404.tif 000005
【図４】
2009031404.tif 000006
【図５】
2009031404.tif 000007
【図６】
2009031404.tif 000008
【図７】
2009031404.tif 000009
【図８】
2009031404.tif 000010
【図９】
2009031404.tif 000011
【図１０】
2009031404.tif 000012
【国際調査報告】
2009031404.tif 000013
2009031404.tif 000014