【手続補正書】
【提出日】平成17年2月8日(2005.2.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体記憶装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板と離間して配置され、第１の磁性層と第１の非磁性層とを有し、前記第１の磁性層及び前記第１の非磁性層が前記半導体基板に対して垂直方向に形成された第１の磁気抵抗効果素子と
を具備することを特徴とする半導体記憶装置。
【請求項２】
前記第１の磁気抵抗効果素子は、複数のセルに跨って繋がっていることを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記第１の磁気抵抗効果素子は、セル毎に分断されていることを特徴とする請求項１に記載の半導体記憶装置。
【請求項４】
前記半導体基板及び前記第１の磁気抵抗効果素子と離間して配置され、第１の方向に延在された第１の配線と、
前記第１の配線及び前記第１の磁気抵抗効果素子と離間して配置され、前記第１の方向と異なる第２の方向に延在された第２の配線と
をさらに具備することを特徴とする請求項１に記載の半導体記憶装置。
【請求項５】
前記第２の配線と離間して配置され、前記第２の方向に延在され、前記第１の磁気抵抗効果素子と接続された第３の配線と、
をさらに具備することを特徴とする請求項４に記載の半導体記憶装置。
【請求項６】
前記半導体基板及び前記第１の磁気抵抗効果素子と離間して配置され、第１の方向に延在された第１の配線と、
前記第１の配線及び前記第１の磁気抵抗効果素子と離間して配置され、前記第１の方向と異なる第２の方向に延在された第２の配線と、
前記第２の配線及び前記第１の磁気抵抗効果素子と第１のスペースを設けて配置され、前記第１の配線と離間して配置され、前記第２の方向に延在された第３の配線と
をさらに具備することを特徴とする請求項１に記載の半導体記憶装置。
【請求項７】
前記半導体基板及び前記第１の磁気抵抗効果素子と離間して配置され、第１の方向に延在された第１の配線と、
前記第１の配線及び前記第１の磁気抵抗効果素子と離間して配置され、前記第１の方向と異なる第２の方向に延在された第２の配線と、
前記第２の配線と第１のスペースを設けて配置され、前記第１の配線及び前記第１の磁気抵抗効果素子と離間して配置され、前記第２の方向に延在された第３の配線と、
前記第１のスペースに前記第１乃至第３の配線及び前記第１の磁気抵抗効果素子と離間して設けられ、第２の磁性層と第２の非磁性層とを有し、前記第２の磁性層及び前記第２の非磁性層が前記半導体基板に対して垂直方向に形成された第２の磁気抵抗効果素子と
をさらに具備することを特徴とする請求項１に記載の半導体記憶装置。
【請求項８】
前記第１の磁性層及び前記第１の非磁性層で形成された第１の積層構造と、前記第２の磁性層及び前記第２の非磁性層で形成された第２の積層構造とは、前記第１及び第２の磁気抵抗効果素子間を境にして線対称であることを特徴とする請求項７に記載の半導体記憶装置。
【請求項９】
前記第１及び第２の磁気抵抗効果素子間に配置され、前記第１及び第２の磁気抵抗効果素子及び前記第１の配線に接続するコンタクトと
をさらに具備することを特徴とする請求項７に記載の半導体記憶装置。
【請求項１０】
前記第１及び第２の磁気抵抗効果素子、前記コンタクトの少なくとも一方は、複数のセルに跨って繋がっていることを特徴とする請求項９に記載の半導体記憶装置。
【請求項１１】
前記第１及び第２の磁気抵抗効果素子、前記コンタクトの少なくとも一方は、セル毎に分断されていることを特徴とする請求項９に記載の半導体記憶装置。
【請求項１２】
前記半導体基板及び前記第１の磁気抵抗効果素子と離間して配置され、第１の方向に延在された第１の配線と、
前記第１の配線の上方に前記第１の配線及び前記第１の磁気抵抗効果素子と離間して配置され、前記第１の方向と異なる第２の方向に延在された第２の配線と、
前記第２の配線と第１のスペースを設けて配置され、前記第１の配線の上方に前記第１の配線及び前記第１の磁気抵抗効果素子と離間して配置され、前記第２の方向に延在された第３の配線と、
前記第１のスペースに前記第１乃至第３の配線及び前記第１の磁気抵抗効果素子と離間して設けられ、前記第１の配線の上方に形成され、第２の磁性層と第２の非磁性層とを有し、前記第２の磁性層及び前記第２の非磁性層が前記半導体基板に対して垂直方向に形成された第２の磁気抵抗効果素子と、
前記第３の配線と前記第１のスペースよりも狭い第２のスペースを設けて配置され、前記第１の配線の上方に前記第１の配線と離間して配置され、前記第２の方向に延在された第４の配線と
をさらに具備することを特徴とする請求項１に記載の半導体記憶装置。
【請求項１３】
前記第１の磁性層及び前記第１の非磁性層で形成された第１の積層構造と、前記第２の磁性層及び前記第２の非磁性層で形成された第２の積層構造とは、前記第１及び第２の磁気抵抗効果素子間を境にして線対称であることを特徴とする請求項１２に記載の半導体記憶装置。
【請求項１４】
前記第１及び第２のスペースは、同一レベルに交互に存在することを特徴とする請求項１２に記載の半導体記憶装置。
【請求項１５】
前記第１の磁気抵抗効果素子は、前記第１の非磁性層がトンネル接合層であるＴＭＲ素子であることを特徴とする請求項１に記載の半導体記憶装置。
【請求項１６】
前記ＴＭＲ素子は、１層のトンネル接合層を含む１重トンネル接合構造、又は２層のトンネル接合層を含む２重トンネル接合構造であることを特徴とする請求項１５に記載の半導体記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明の一視点による半導体記憶装置は、半導体基板と、前記半導体基板と離間して配置され、第１の磁性層と第１の非磁性層とを有し、前記第１の磁性層及び前記第１の非磁性層が前記半導体基板に対して垂直方向に形成された第１の磁気抵抗効果素子とを具備する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
【発明の効果】
以上説明したように本発明によれば、ＴＭＲ素子の表面加工の自由度を向上し、セル面積の微細化を図り、さらに書き込み配線とＴＭＲ素子間の距離の制御が可能な半導体記憶装置を提供できる。