【手続補正書】
【提出日】平成17年4月21日(2005.4.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
不良アドレスに対応するリペアデータを記録するヒューズ回路と、
読み出しまたは書き込みアドレスを出力するロジック回路と、
上記ロジック回路から出力されたアドレスと上記ヒューズ回路に記録されたリペアデータに対応する不良アドレスとを比較し、それらが一致しない場合は、上記アドレスにアクセスされ、それらが一致する場合は、スペア回路のアドレスにアクセスされるように制御されるメモリ回路とを備え、
上記ヒューズ回路を第１のチップに搭載し、上記ロジック回路および上記メモリ回路を第１のチップとは異なる第２のチップに搭載して、それら第１のチップおよび第２のチップを１つのパッケージに収納したことを特徴とする半導体集積回路装置。
【請求項２】
第１のチップと第２のチップとをワイヤボンディングにより接続したことを特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
第１のチップと第２のチップとをバンプボンディングにより接続したことを特徴とする請求項１記載の半導体集積回路装置。
【請求項４】
ヒューズ回路は、一端が第１のパッドに接続され、他端が電源あるいはグランドに接続されたヒューズからなり、
メモリ回路は、
上記第１のパッドに接続された第２のパッドと、
上記第２のパッドの電位から上記ヒューズのカットまたは非カットを判定し、リペアデータを読み出すヒューズ判定回路とを備えたことを特徴とする請求項１記載の半導体集積回路装置。
【請求項５】
メモリ回路は、リセット直後に、ヒューズ回路に記録されたリペアデータをシリアルに読み出すと共に、シリアルに保存し、ロジック回路から出力されるアドレスとシリアルに保存したリペアデータに対応する不良アドレスとを比較して、その比較結果に応じてアクセス場所を制御することを特徴とする請求項１記載の半導体集積回路装置。
【請求項６】
メモリ回路は、
制御信号に同期して、ヒューズ回路に記録されたリペアデータをシリアルに読み出すヒューズ判定回路と、
制御信号に同期して、上記ヒューズ判定回路により読み出されたリペアデータを受け取るリペアデータロード回路と、
制御信号に同期して、上記リペアデータロード回路により受け取られたリペアデータをシリアルに保存するリペアデータラッチ回路と、
上記ヒューズ判定回路、上記リペアデータロード回路、および上記リペアデータラッチ回路に、各種制御信号を供給するリペアデータロード制御回路と、
ロジック回路から出力されるアドレスと上記リペアデータラッチ回路にシリアルに保存されたリペアデータに対応する不良アドレスとを比較して、その比較結果に応じてアクセス場所を制御する比較回路とを備えたことを特徴とする請求項５記載の半導体集積回路装置。
【請求項７】
不良アドレスに対応するリペアデータを記録する不揮発性メモリと、
読み出しまたは書き込みアドレス、および上記不揮発性メモリに不揮発性メモリアドレスを出力するロジック回路と、
上記ロジック回路から出力されたアドレスと上記不揮発性メモリの不揮発性メモリアドレスに記録されたリペアデータに対応する不良アドレスとを比較し、それらが一致しない場合は、上記アドレスにアクセスされ、それらが一致する場合は、スペア回路のアドレスにアクセスされるように制御されるメモリ回路とを備え、
上記不揮発性メモリを第１のチップに搭載し、上記ロジック回路および上記メモリ回路を第１のチップとは異なる第２のチップに搭載して、それら第１のチップおよび第２のチップを１つのパッケージに収納したことを特徴とする半導体集積回路装置。
【請求項８】
ロジック回路は、
メモリ回路に書き込んだデータと同一アドレスから読み出したデータとを比較して、一致しない場合には、そのアドレスに対応するリペアデータを不揮発性メモリに記録するセルフテスト回路を備えたことを特徴とする請求項８記載の半導体集積回路装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
この発明に係る半導体集積回路装置は、メモリ回路において、リセット直後に、ヒューズ回路に記録されたリペアデータをシリアルに読み出すと共に、シリアルに保存し、ロジック回路から出力されるアドレスとシリアルに保存したリペアデータに対応する不良アドレスとを比較して、その比較結果に応じてアクセス場所を制御するようにしたものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
この発明に係る半導体集積回路装置は、メモリ回路において、ヒューズ回路に記録されたリペアデータをシリアルに読み出すヒューズ判定回路と、ヒューズ判定回路により読み出されたリペアデータを受け取るリペアデータロード回路と、リペアデータロード回路により受け取られたリペアデータをシリアルに保存するリペアデータラッチ回路と、ヒューズ判定回路、リペアデータロード回路およびリペアデータラッチ回路に、各種制御信号を供給するリペアデータロード制御回路と、ロジック回路から出力されるアドレスとリペアデータラッチ回路にシリアルに保存されたリペアデータに対応する不良アドレスとを比較して、その比較結果に応じてアクセス場所を制御する比較回路とを備えたものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
この発明に係る半導体集積回路装置は、ロジック回路において、メモリ回路に書き込んだデータと同一アドレスから読み出したデータとを比較して、一致しない場合には、そのアドレスに対応するリペアデータを不揮発性メモリに記録するセルフテスト回路を備えるようにしたものである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
【発明の効果】
以上のように、この発明によれば、ヒューズ回路を第１のチップに搭載し、ロジック回路およびメモリ回路を第２のチップに搭載するように構成したので、不良アドレスに対応するリペアデータを記録するヒューズ回路は、ブロー（カット）のダメージのため別の配線をすることができなかったが、そのヒューズ回路を別のチップ化することで、ロジック回路およびメモリ回路の配線に制約がなくなり、チップサイズの縮小あるいは配線層の数を少なくでき、小型化できる効果がある。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
この発明によれば、メモリ回路において、リセット直後に、ヒューズ回路に記録されたリペアデータをシリアルに読み出すと共に、シリアルに保存し、ロジック回路から出力されるアドレスとシリアルに保存したリペアデータに対応する不良アドレスとを比較して、その比較結果に応じてアクセス場所を制御するように構成したので、第１のチップと第２のチップとを接続するパッドの数を、ヒューズの数だけ必要であったものを少なくすることができ、その結果、パッド総面積を小さくすることができる効果がある。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
この発明によれば、メモリ回路において、ヒューズ回路に記録されたリペアデータをシリアルに読み出すヒューズ判定回路と、ヒューズ判定回路により読み出されたリペアデータを受け取るリペアデータロード回路と、リペアデータロード回路により受け取られたリペアデータをシリアルに保存するリペアデータラッチ回路と、ヒューズ判定回路、リペアデータロード回路およびリペアデータラッチ回路に、各種制御信号を供給するリペアデータロード制御回路と、ロジック回路から出力されるアドレスとリペアデータラッチ回路にシリアルに保存されたリペアデータに対応する不良アドレスとを比較して、その比較結果に応じてアクセス場所を制御する比較回路とを備えるように構成したので、第１のチップと第２のチップとを接続するパッドの数を、ヒューズの数だけ必要であったものを少なくすることができ、その結果、パッド総面積を小さくすることができる効果がある。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
この発明によれば、ロジック回路において、メモリ回路に書き込んだデータと同一アドレスから読み出したデータとを比較して、一致しない場合には、そのアドレスに対応するリペアデータを不揮発性メモリに記録するセルフテスト回路を備えるように構成したので、パッケージ後のセルフテスト結果に従い、装置の変動に対して不揮発性メモリの内容変更を行い、不良を救済することができる。すなわち、パッケージ後の不良状況をフォローすることができる効果がある。