【手続補正書】
【提出日】平成16年8月31日(2004.8.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に、トレンチアイソレーション形成領域に開口を有する第１パターンマスクを形成する工程と、
前記第１パターンマスクを用いて前記半導体基板にアイソレーション開口を形成する工程と、
前記第１パターンマスクの幅を狭めて、第１の幅の第１マスクと、この第１の幅よりも狭い第２の幅の第２マスクとを有する、第２パターンマスクを形成する工程と、
前記アイソレーション開口を埋めるとともに、前記第２パターンマスクまで達する埋め込み絶縁膜を形成する工程と、
前記第２パターンマスクを除去して、前記埋め込み絶縁膜における前記第１マスクを除去した部分に前記第１の幅の第１開口を形成するとともに、前記埋め込み絶縁膜における前記第２マスクを除去した部分に前記第２の幅の第２開口を形成する工程と、
前記第１開口の底面及び前記第２開口の底面に、第１の膜厚の第１絶縁膜を形成する工程と、
前記第１開口の底面に形成された第１絶縁膜を残存させたまま、前記２開口の底面に形成された第１絶縁膜を除去する工程と、
前記第２開口の底面に、前記第１絶縁膜と異なる膜厚の第２絶縁膜を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２パターンマスクを形成する工程は、
前記第１パターンマスクの幅を所定量後退させて、前記第１の幅の前記第１マスクを形成する工程と、
前記第１絶縁膜を形成する領域を覆った状態で、前記第１マスクの幅を所定量後退させて、前記第２絶縁膜を形成する領域に、前記第２の幅の前記第２マスクを形成する工程と、
を備えたことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２マスクを形成する工程で前記第１絶縁膜を形成する領域を覆う工程は、
前記半導体基板上に第３絶縁膜を形成する工程と、
前記第３絶縁膜上の前記第１絶縁膜を形成する領域に、フォトレジストパターンを形成する工程と、
前記フォトレジストパターンを用いて、前記第１絶縁膜を形成する領域に前記第３絶縁膜を残存させたまま、前記第２絶縁膜を形成する領域の前記第３絶縁膜を除去する工程と、
前記フォトレジストパターンを除去する工程と、
を備えたことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１絶縁膜を形成する領域はセルトランジスタ形成領域であり、前記第２絶縁膜を形成する領域はその周辺トランジスタ形成領域である、
ことを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
メモリセルトランジスタが形成されるメモリセルトランジスタ形成領域と、前記メモリセルトランジスタに対する周辺トランジスタが形成される周辺トランジスタ形成領域とを有する、不揮発性半導体記憶装置の製造方法であって、
半導体基板上に、トレンチアイソレーション形成領域に開口を有する第１パターンマスクを形成する工程と、
前記第１パターンマスクを用いて前記半導体基板にアイソレーション開口を形成する工程と、
前記第１パターンマスクの幅を狭めて、前記メモリセルトランジスタ形成領域に第１の幅の第１マスクを有し、周辺トランジスタ形成領域に前記第１の幅よりも狭い第２の幅の第２マスクを有する、第２パターンマスクを形成する工程と、
前記アイソレーション開口を埋めるとともに、前記第２パターンマスクまで達する埋め込み絶縁膜を形成する工程と、
前記第２パターンマスクを除去して、前記メモリセルトランジスタ形成領域に位置する前記埋め込み絶縁膜における前記第１マスクを除去した部分に前記第１の幅の第１開口を形成するとともに、前記周辺トランジスタ形成領域に位置する前記埋め込み絶縁膜における前記第２マスクを除去した部分に前記第２の幅の第２開口を形成する工程と、
前記メモリセルトランジスタ形成領域に位置する前記第１開口の底面、及び、前記周辺トランジスタ形成領域に位置する前記第２開口の底面に、第１の膜厚の第１絶縁膜を形成する工程と、
前記メモリセルトランジスタ形成領域に位置する前記第１開口の底面に形成された第１絶縁膜を残存させたまま、前記周辺トランジスタ形成領域に位置する前記２開口の底面に形成された第１絶縁膜を除去する工程と、
前記周辺トランジスタ形成領域に位置する前記第２開口の底面に、前記第１絶縁膜と異なる膜厚の第２絶縁膜を形成する工程と、
前記メモリセルトランジスタ形成領域に位置する前記第１開口の底面に形成された前記第１絶縁膜と、前記周辺トランジスタ形成領域のうち高耐圧トランジスタを形成する高耐圧トランジスタ形成領域に位置する前記第２開口の底面に形成された前記第２絶縁膜とを残存させたまま、前記周辺トランジスタ形成領域のうち低耐圧トランジスタを形成する低耐圧トランジスタ形成領域に位置する前記２開口の底面に形成された前記第２絶縁膜を除去する工程と、
前記低耐圧トランジスタ形成領域に位置する前記第２開口の底面に、前記第１絶縁膜と異なる膜厚で、且つ、前記高耐圧トランジスタ形成領域に位置する前記第２絶縁膜と異なる膜厚で、第３絶縁膜を形成する工程と、
を備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、
半導体基板上に、トレンチアイソレーション形成領域に開口を有する第１パターンマスクを形成する工程と、
前記第１パターンマスクを用いて前記半導体基板にアイソレーション開口を形成する工程と、
前記第１パターンマスクの幅を狭めて、第１の幅の第１マスクと、この第１の幅よりも狭い第２の幅の第２マスクとを有する、第２パターンマスクを形成する工程と、
前記アイソレーション開口を埋めるとともに、前記第２パターンマスクまで達する埋め込み絶縁膜を形成する工程と、
前記第２パターンマスクを除去して、前記埋め込み絶縁膜における前記第１マスクを除去した部分に前記第１の幅の第１開口を形成するとともに、前記埋め込み絶縁膜における前記第２マスクを除去した部分に前記第２の幅の第２開口を形成する工程と、
前記第１開口の底面及び前記第２開口の底面に、第１の膜厚の第１絶縁膜を形成する工程と、
前記第１開口の底面に形成された第１絶縁膜を残存させたまま、前記２開口の底面に形成された第１絶縁膜を除去する工程と、
前記第２開口の底面に、前記第１絶縁膜と異なる膜厚の第２絶縁膜を形成する工程と、
を備えたことを特徴とする。
また、本発明に係る不揮発性半導体記憶装置の製造方法は、
メモリセルトランジスタが形成されるメモリセルトランジスタ形成領域と、前記メモリセルトランジスタに対する周辺トランジスタが形成される周辺トランジスタ形成領域とを有する、不揮発性半導体記憶装置の製造方法であって、
半導体基板上に、トレンチアイソレーション形成領域に開口を有する第１パターンマスクを形成する工程と、
前記第１パターンマスクを用いて前記半導体基板にアイソレーション開口を形成する工程と、
前記第１パターンマスクの幅を狭めて、前記メモリセルトランジスタ形成領域に第１の幅の第１マスクを有し、周辺トランジスタ形成領域に前記第１の幅よりも狭い第２の幅の第２マスクを有する、第２パターンマスクを形成する工程と、
前記アイソレーション開口を埋めるとともに、前記第２パターンマスクまで達する埋め込み絶縁膜を形成する工程と、
前記第２パターンマスクを除去して、前記メモリセルトランジスタ形成領域に位置する前記埋め込み絶縁膜における前記第１マスクを除去した部分に前記第１の幅の第１開口を形成するとともに、前記周辺トランジスタ形成領域に位置する前記埋め込み絶縁膜における前記第２マスクを除去した部分に前記第２の幅の第２開口を形成する工程と、
前記メモリセルトランジスタ形成領域に位置する前記第１開口の底面、及び、前記周辺トランジスタ形成領域に位置する前記第２開口の底面に、第１の膜厚の第１絶縁膜を形成する工程と、
前記メモリセルトランジスタ形成領域に位置する前記第１開口の底面に形成された第１絶縁膜を残存させたまま、前記周辺トランジスタ形成領域に位置する前記２開口の底面に形成された第１絶縁膜を除去する工程と、
前記周辺トランジスタ形成領域に位置する前記第２開口の底面に、前記第１絶縁膜と異なる膜厚の第２絶縁膜を形成する工程と、
前記メモリセルトランジスタ形成領域に位置する前記第１開口の底面に形成された前記第１絶縁膜と、前記周辺トランジスタ形成領域のうち高耐圧トランジスタを形成する高耐圧トランジスタ形成領域に位置する前記第２開口の底面に形成された前記第２絶縁膜とを残存させたまま、前記周辺トランジスタ形成領域のうち低耐圧トランジスタを形成する低耐圧トランジスタ形成領域に位置する前記２開口の底面に形成された前記第２絶縁膜を除去する工程と、
前記低耐圧トランジスタ形成領域に位置する前記第２開口の底面に、前記第１絶縁膜と異なる膜厚で、且つ、前記高耐圧トランジスタ形成領域に位置する前記第２絶縁膜と異なる膜厚で、第３絶縁膜を形成する工程と、
を備えたことを特徴とする。