【手続補正書】
【提出日】平成16年11月26日(2004.11.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電源電位または接地電位が印加される入力端子と、
昇圧した正または負の電位を出力する出力端子と、
位相が異なる第１，第２のクロック信号が入力される第１，第２のクロック入力端子と、
リセット信号が入力されるリセット信号入力端子とを有し、
上記第１，第２のクロック信号に応答して、上記入力端子から上記出力端子に電荷を転送し、電荷の転送後に上記リセット信号によりリセット用トランジスタをオンさせ、電荷が残存するトランジスタのゲートノードをリセットする昇圧ユニットを備え、
上記リセット信号のリセット用トランジスタをオンさせる電位を、上記出力端子から出力される昇圧された正または負の電位に基づいて生成する
ことを特徴とする昇圧回路。
【請求項２】
初段の入力端子に電源電位または接地電位が印加され、各々の出力端子が順次次段の入力端子にそれぞれ接続された複数の昇圧ユニットと、
上記昇圧ユニットの最終段の出力電位で制御され、最終段より前の段の昇圧ユニットの出力電位を転送する出力回路部とを具備し、
上記各昇圧ユニットはそれぞれ、位相が異なる第１，第２のクロック信号が入力される第１，第２のクロック入力端子と、リセット信号が入力されるリセット信号入力端子とを有し、上記第１，第２のクロック信号に応答して、上記入力端子から上記出力端子に電荷を転送し、電荷の転送後に上記リセット信号によりリセット用トランジスタをオンさせ、電荷が残存するトランジスタのゲートノードをリセットするようにしてなり、
上記リセット信号のリセット用トランジスタをオンさせる電位を、上記出力回路部から出力される昇圧された正または負の電位に基づいて生成する
ことを特徴とする昇圧回路。
【請求項３】
初段の入力端子に電源電位または接地電位が印加され、各々の出力端子が順次次段の入力端子にそれぞれ接続された複数の昇圧ユニットと、
上記昇圧ユニットの最終段の出力電位で制御され、最終段より前の段の昇圧ユニットの出力電位を転送する出力回路部と、
上記出力回路部から出力される正または負の昇圧電位を電源の一方に用いて、上記正または負の昇圧電位と接地電位間の振幅のリセット信号を生成し、上記各昇圧ユニットに供給することにより、各昇圧ユニットにおける電荷が残存するトランジスタのゲートノードをリセットするリセットパルス発生器と、
上記リセットパルス発生器における上記正または負の昇圧電位が印加されるノードを、上記電荷が残存するトランジスタのゲートノードのリセット後にディスチャージするディスチャージ回路と
を具備することを特徴とする昇圧回路。
【請求項４】
前記昇圧ユニットは、電流通路の一端が前記入力端子に接続され、電流通路の他端が前記出力端子に接続された第１ＭＯＳトランジスタと、電流通路の一端が前記入力端子に接続され、電流通路の他端が上記第１ＭＯＳトランジスタのゲートに接続され、ゲートが出力端子に接続された第２ＭＯＳトランジスタと、電流通路の一端が上記第１ＭＯＳトランジスタのゲートに接続され、電流通路の他端に電源電圧または接地電位が印加され、ゲートに前記リセット信号が供給されるリセット用の第３ＭＯＳトランジスタと、電流通路の一端が上記第２ＭＯＳトランジスタのゲートに接続され、電流通路の他端に電源電圧または接地電位が印加され、ゲートに前記リセット信号が供給されるリセット用の第４ＭＯＳトランジスタと、一方の電極が前記出力端子に接続され、他方の電極に第１のクロック信号が供給される第１のキャパシタと、一方の電極が前記第１ＭＯＳトランジスタのゲートに接続され、他方の電極に第２のクロック信号が供給される第２のキャパシタとを備えることを特徴とする請求項１乃至３いずれか１つの項に記載の昇圧回路。
【請求項５】
一方の電極が前記第１のキャパシタの他方の電極に接続され、他方の電極に前記第１のクロック信号が供給される第３のキャパシタと、電流通路の一端が前記第１のキャパシタの他方の電極に接続され、電流通路の他端に電源電位または接地電位が印加され、ゲートに前記リセット信号が供給されるリセット用の第５ＭＯＳトランジスタと、一方の電極が前記第２のキャパシタの他方の電極に接続され、他方の電極に前記第２のクロック信号が供給される第４のキャパシタと、電流通路の一端が前記第２のキャパシタの他方の電極に接続され、電流通路の他端に電源電位または接地電位が印加され、ゲートに前記リセット信号が供給されるリセット用の第６ＭＯＳトランジスタとを更に具備することを特徴とする請求項４に記載の昇圧回路。
【請求項６】
一方の電極が前記リセット信号発生器における上記正または負の昇圧電位が印加されるノードに接続され、他方の電極に接地電位または電源電圧が印加される第５のキャパシタを更に具備することを特徴とする請求項３に記載の昇圧回路。
【請求項７】
前記リセットパルス発生器は、正電圧と接地電位間の電圧で動作し、リセット信号のハイレベルを前記正電位にシフトするハイレベルシフタと、上記正電圧と前記出力回路部から出力される負の昇圧電位間の電圧で動作し、上記ハイレベルシフタの出力のロウレベルを上記負の昇圧電位にレベルシフトするロウレベルシフタと、上記正電圧と前記出力回路部から出力される負の昇圧電位間の電圧で動作する奇数段のインバータ回路と、偶数段目のインバータ回路の出力信号と奇数段目のインバータ回路の出力信号が供給され、前記各昇圧ユニットに前記リセット信号を供給する論理回路とを備え、
前記ディスチャージ回路は、正電圧と接地電位間の電圧で動作し、ディスチャージイネーブル信号のハイレベルを前記正電位にシフトするハイレベルシフタと、上記正電圧と前記出力回路部から出力される負の昇圧電位間の電圧で動作し、上記ハイレベルシフタの出力のロウレベルを上記負の昇圧電位にレベルシフトするロウレベルシフタと、上記正電圧と前記出力回路部から出力される負の昇圧電位間の電圧で動作する偶数段のインバータ回路と、電流通路の一端が上記リセットパルス発生器における負の昇圧電位が印加される電源線に接続され、電流通路の他端が接地点に接続され、ゲートに前記偶数段目のインバータ回路の出力信号が供給される第７ＭＯＳトランジスタとを備える
ことを特徴とする請求項３に記載の昇圧回路。
【請求項８】
前記リセットパルス発生器は、前記出力回路部から出力される正の昇圧電圧と接地電位間の電圧で動作し、リセット信号のハイレベルを前記昇圧電圧にシフトするハイレベルシフタと、上記正の昇圧電圧と上記接地電位間の電圧で動作し、前記各昇圧ユニットに前記リセット信号を供給する偶数段のインバータ回路とを備え、
前記ディスチャージ回路は、昇圧電圧と接地電位間の電圧で動作し、ディスチャージイネーブル信号のハイレベルを前記昇圧電圧にシフトするハイレベルシフタと、上記昇圧電圧と接地電位間の電圧で動作する偶数段のインバータ回路と、電流通路の一端が上記リセットパルス発生器における正の昇圧電位が印加される電源線に接続され、電流通路の他端が電源に接続され、ゲートに上記偶数段目のインバータ回路の出力信号が供給される第７ＭＯＳトランジスタとを備える
ことを特徴とする請求項３に記載の昇圧回路。
【請求項９】
位相の異なるクロック信号に応答して、順次電荷を転送して昇圧を行う昇圧回路と、
前記昇圧回路の出力電圧に基づいて動作する回路とを具備し、
前記昇圧回路は、初段の入力端子に電源電位または接地電位が印加され、各々の出力端子が順次次段の入力端子にそれぞれ接続された複数の昇圧ユニットと、前記昇圧ユニットの最終段の出力電位で制御され、最終段より前の段の昇圧ユニットの出力電位を転送する出力回路部とを備え、
前記各昇圧ユニットはそれぞれ、位相が異なる第１，第２のクロック信号が入力される第１，第２のクロック入力端子と、リセット信号が入力されるリセット信号入力端子とを有し、前記第１，第２のクロック信号に応答して、前記入力端子から前記出力端子に電荷を転送し、電荷の転送後に前記リセット信号によりリセット用トランジスタをオンさせ、電荷が残存するトランジスタのゲートノードをリセットするようにしてなり、
前記リセット信号のリセット用トランジスタをオンさせる電位を、前記出力回路部から出力される昇圧された正または負の電位に基づいて生成する
ことを特徴とする電圧発生回路。
【請求項１０】
前記各昇圧ユニットはそれぞれ、電流通路の一端が前記入力端子に接続され、電流通路の他端が前記出力端子に接続された第１ＭＯＳトランジスタと、電流通路の一端が前記入力端子に接続され、電流通路の他端が前記第１ＭＯＳトランジスタのゲートに接続され、ゲートが出力端子に接続された第２ＭＯＳトランジスタと、電流通路の一端が前記第１ＭＯＳトランジスタのゲートに接続され、電流通路の他端に電源電圧または接地電位が印加され、ゲートに前記リセット信号が供給されるリセット用の第３ＭＯＳトランジスタと、電流通路の一端が前記第２ＭＯＳトランジスタのゲートに接続され、電流通路の他端に電源電圧または接地電位が印加され、ゲートに前記リセット信号が供給されるリセット用の第４ＭＯＳトランジスタと、一方の電極が前記出力端子に接続され、他方の電極に第１のクロック信号が供給される第１のキャパシタと、一方の電極が前記第１ＭＯＳトランジスタのゲートに接続され、他方の電極に第２のクロック信号が供給される第２のキャパシタとを備えることを特徴とする請求項９に記載の電圧発生回路。
【請求項１１】
一方の電極が前記第１のキャパシタの他方の電極に接続され、他方の電極に前記第１のクロック信号が供給される第３のキャパシタと、電流通路の一端が前記第１のキャパシタの他方の電極に接続され、電流通路の他端に電源電位または接地電位が印加され、ゲートに前記リセット信号が供給されるリセット用の第５ＭＯＳトランジスタと、一方の電極が前記第２のキャパシタの他方の電極に接続され、他方の電極に前記第２のクロック信号が供給される第４のキャパシタと、電流通路の一端が前記第２のキャパシタの他方の電極に接続され、電流通路の他端に電源電位または接地電位が印加され、ゲートに前記リセット信号が供給されるリセット用の第６ＭＯＳトランジスタとを更に具備することを特徴とする請求項１０に記載の電圧発生回路。
【請求項１２】
位相の異なるクロック信号に応答して、順次電荷を転送して昇圧を行う昇圧回路と、
前記昇圧回路の出力電圧に基づいて動作する回路とを具備し、
前記昇圧回路は、初段の入力端子に電源電位または接地電位が印加され、各々の出力端子が順次次段の入力端子にそれぞれ接続された複数の昇圧ユニットと、前記昇圧ユニットの最終段の出力電位で制御され、最終段より前の段の昇圧ユニットの出力電位を転送する出力回路部と、前記出力回路部から出力される正または負の昇圧電位を電源の一方に用いて、前記正または負の昇圧電位と接地電位間の振幅のリセット信号を生成し、前記各昇圧ユニットに供給することにより、各昇圧ユニットにおける電荷が残存するトランジスタのゲートノードをリセットするリセットパルス発生器と、前記リセットパルス発生器における前記正または負の昇圧電位が印加されるノードを、前記電荷が残存するトランジスタのゲートノードのリセット後にディスチャージするディスチャージ回路とを備えることを特徴とする電圧発生回路。
【請求項１３】
前記各昇圧ユニットはそれぞれ、電流通路の一端が前記入力端子に接続され、電流通路の他端が前記出力端子に接続された第１ＭＯＳトランジスタと、電流通路の一端が前記入力端子に接続され、電流通路の他端が前記第１ＭＯＳトランジスタのゲートに接続され、ゲートが出力端子に接続された第２ＭＯＳトランジスタと、電流通路の一端が前記第１ＭＯＳトランジスタのゲートに接続され、電流通路の他端に電源電圧または接地電位が印加され、ゲートに前記リセット信号が供給されるリセット用の第３ＭＯＳトランジスタと、電流通路の一端が前記第２ＭＯＳトランジスタのゲートに接続され、電流通路の他端に電源電圧または接地電位が印加され、ゲートに前記リセット信号が供給されるリセット用の第４ＭＯＳトランジスタと、一方の電極が前記出力端子に接続され、他方の電極に第１のクロック信号が供給される第１のキャパシタと、一方の電極が前記第１ＭＯＳトランジスタのゲートに接続され、他方の電極に第２のクロック信号が供給される第２のキャパシタとを備えることを特徴とする請求項１２に記載の電圧発生回路。
【請求項１４】
一方の電極が前記第１のキャパシタの他方の電極に接続され、他方の電極に前記第１のクロック信号が供給される第３のキャパシタと、電流通路の一端が前記第１のキャパシタの他方の電極に接続され、電流通路の他端に電源電位または接地電位が印加され、ゲートに前記リセット信号が供給されるリセット用の第５ＭＯＳトランジスタと、一方の電極が前記第２のキャパシタの他方の電極に接続され、他方の電極に前記第２のクロック信号が供給される第４のキャパシタと、電流通路の一端が前記第２のキャパシタの他方の電極に接続され、電流通路の他端に電源電位または接地電位が印加され、ゲートに前記リセット信号が供給されるリセット用の第６ＭＯＳトランジスタとを更に具備することを特徴とする請求項１３に記載の電圧発生回路。
【請求項１５】
一方の電極が前記リセット信号発生器における前記正または負の昇圧電位が印加されるノードに接続され、他方の電極に接地電位または電源電圧が印加される第５のキャパシタを更に具備することを特徴とする請求項１２に記載の電圧発生回路。
【請求項１６】
前記リセットパルス発生器は、正電圧と接地電位間の電圧で動作し、リセット信号のハイレベルを前記正電位にシフトするハイレベルシフタと、前記正電圧と前記出力回路部から出力される負の昇圧電位間の電圧で動作し、前記ハイレベルシフタの出力のロウレベルを前記負の昇圧電位にレベルシフトするロウレベルシフタと、前記正電圧と前記出力回路部から出力される負の昇圧電位間の電圧で動作する奇数段のインバータ回路と、偶数段目のインバータ回路の出力信号と奇数段目のインバータ回路の出力信号が供給され、前記各昇圧ユニットに前記リセット信号を供給する論理回路とを備え、
前記ディスチャージ回路は、正電圧と接地電位間の電圧で動作し、ディスチャージイネーブル信号のハイレベルを前記正電位にシフトするハイレベルシフタと、前記正電圧と前記出力回路部から出力される負の昇圧電位間の電圧で動作し、前記ハイレベルシフタの出力のロウレベルを前記負の昇圧電位にレベルシフトするロウレベルシフタと、前記正電圧と前記出力回路部から出力される負の昇圧電位間の電圧で動作する偶数段のインバータ回路と、電流通路の一端が前記リセットパルス発生器における負の昇圧電位が印加される電源線に接続され、電流通路の他端が接地点に接続され、ゲートに前記偶数段目のインバータ回路の出力信号が供給される第７ＭＯＳトランジスタとを備えることを特徴とする請求項１２に記載の電圧発生回路。
【請求項１７】
前記リセットパルス発生器は、前記出力回路部から出力される正の昇圧電圧と接地電位間の電圧で動作し、リセット信号のハイレベルを前記昇圧電圧にシフトするハイレベルシフタと、前記正の昇圧電圧と前記接地電位間の電圧で動作し、前記各昇圧ユニットに前記リセット信号を供給する偶数段のインバータ回路とを備え、
前記ディスチャージ回路は、昇圧電圧と接地電位間の電圧で動作し、ディスチャージイネーブル信号のハイレベルを前記昇圧電圧にシフトするハイレベルシフタと、前記昇圧電圧と接地電位間の電圧で動作する偶数段のインバータ回路と、電流通路の一端が前記リセットパルス発生器における正の昇圧電位が印加される電源線に接続され、電流通路の他端が電源に接続され、ゲートに前記偶数段目のインバータ回路の出力信号が供給される第７ＭＯＳトランジスタとを備えることを特徴とする請求項１２に記載の電圧発生回路。