(57)【要約】入力された信号を増幅する増幅回路（１１）を消費電力の切り替えできるように構成する。そして、制御回路（１２）によって、増幅回路（１１）の消費電力を切り替えて、データ空白期間内に、データ期間における増幅回路（１１）の消費電力よりも、増幅回路（１１）の消費電力が小さくなる期間を設ける。
2008035480.tif 000002
【特許請求の範囲】
【請求項１】
情報を含んだデータ期間と情報を含まないデータ空白期間とが交互に並んでいる入力信号を増幅する低雑音増幅器であって、
消費電力の切り替えが可能であり、前記入力信号を増幅する増幅回路と、
前記増幅回路の消費電力を切り替えて、前記データ空白期間内に、前記増幅回路の消費電力が、前記データ期間における前記増幅回路の消費電力よりも小さくなる期間を設ける制御回路と、
を備えていることを特徴とする低雑音増幅器。
【請求項２】
請求項１の低雑音増幅器であって、
前記増幅回路は、カスコード接続されたゲート接地トランジスタと、前記入力信号が入力されるトランジスタとを有し、前記入力信号を電流信号に変換するカスコードアンプであり、
前記制御回路は、前記ゲート接地トランジスタのゲート電位を制御して、前記増幅回路の消費電力を切り替えるように構成されていることを特徴とする低雑音増幅器。
【請求項３】
請求項２の低雑音増幅器であって、
前記ゲート接地トランジスタのゲートを接地させるための容量を付加する容量付加回路をさらに備えたことを特徴とする低雑音増幅器。
【請求項４】
請求項３の低雑音増幅器であって、
前記ゲート接地トランジスタのゲートと前記制御回路との間に介在して、前記制御回路と前記増幅回路間の時定数を設定するための抵抗を付加する抵抗付加回路をさらに備えたことを特徴とする低雑音増幅器。
【請求項５】
請求項３の低雑音増幅器であって、
前記容量付加回路は、容量が可変な容量素子であることを特徴とする低雑音増幅器。
【請求項６】
請求項３の低雑音増幅器であって、
前記容量付加回路は、前記ゲート接地トランジスタのゲートを接地させるか否かを切り替え可能なコンデンサを複数備えていることを特徴とする低雑音増幅器。
【請求項７】
請求項４の低雑音増幅器であって、
前記抵抗付加回路は、抵抗値が可変な負荷素子であることを特徴とする低雑音増幅器。
【請求項８】
請求項４の低雑音増幅器であって、
前記抵抗付加回路は、前記制御回路と前記ゲート接地トランジスタのゲートとを接続するか否かを切り替え可能な負荷素子を複数備えていることを特徴とする低雑音増幅器。
【請求項９】
請求項２の低雑音増幅器であって、さらに、
前記ゲート接地トランジスタのゲートを接地させるための容量を付加する第１の容量付加回路及び第２の容量付加回路と、
前記ゲート接地トランジスタのゲートと前記制御回路との間に介在して、前記制御回路と前記増幅回路間の時定数を設定するための抵抗を付加する抵抗付加回路とを備え、
前記第１の容量付加回路は、容量が可変な容量素子であり、
前記第２の容量付加回路は、前記ゲート接地トランジスタのゲートを接地させるか否かを切り替え可能なコンデンサを複数備えていることを特徴とする低雑音増幅器。
【請求項１０】
請求項３の低雑音増幅器であって、
前記ゲート接地トランジスタのゲートと前記制御回路との間に介在して、前記制御回路と前記増幅回路間の時定数を設定するための抵抗を付加する第１の抵抗付加回路及び第２の抵抗付加回路をさらに備え、
前記第１の抵抗付加回路は、抵抗値が可変な負荷素子であり、
前記第２の抵抗付加回路は、前記制御回路と前記ゲート接地トランジスタのゲートとを接続するか否かを切り替え可能な負荷素子を複数備えていることを特徴とする低雑音増幅器。
【請求項１１】
請求項４の低雑音増幅器であって、
前記抵抗付加回路が付加する抵抗の値（Ｒ）、及び前記容量付加回路が付加する容量の値（Ｃ）は、関係式：Ｖｏ＝Ｖｉ×［１−ｅｘｐ｛−ｔ／（ＣＲ）｝］、（ただし、Ｖｏは前記ゲート接地トランジスタのゲート電位、Ｖｉは前記制御回路からの出力電位、ｔは前記制御回路が前記ゲート接地トランジスタのゲート電位を制御する信号を出力してから、Ｖｏが前記ゲート接地トランジスタの閾値電圧と飽和ドレイン電圧を加えた電位を越えるまでの時間、関係式中のＲは付加する抵抗と前記制御回路の出力抵抗を含む。）を満足する値であることを特徴とする低雑音増幅器。
【請求項１２】
インパルス信号をもとに通信を行うインパルスレディオ方式の無線通信システムであって、
請求項１の低雑音増幅器を備えたことを特徴とする無線通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を増幅する低雑音増幅器、及びその低雑音増幅器を用いた無線通信システムに関するものである。
【背景技術】
【０００２】
近年、情報量の急速な増大化にともない、情報データの交換、伝送に大容量化・高速化が要求されてきている。このような要求に対応するため、無線通信に関する技術開発が急速なスピードで進められている。とりわけ、無線通信については、ケーブル等の配線が不要であることから等から、オフィスや家庭にいたるまで、普及が拡大しつつある。中でも低消費電力通信が期待できる超広帯域通信（以下、ＵＷＢ通信と呼ぶ。ただし、ＵＷＢは、Ｕｌｔｒａ  Ｗｉｄｅ  Ｂａｎｄの略である。）が注目を浴びている。【０００３】
ＵＷＢ通信では、１．５ＧＨｚ以上、もしくは中心周波数の２５％以上の帯域を利用する超広帯域信号を用いており、インパルス信号をもとに通信を行うインパルスレディオ方式（ＩＲ方式）が提案されている。ＩＲ方式では、通常の通信で使用される連続信号ではなく、間欠的なインパルス信号を用いて通信を行っている。【０００４】
ＵＷＢ通信の用途としては、例えばセンサーネットワーク等があげられる。そのようなアプリケーションでは、電池などで長時間動作が求められるため、ＵＷＢ通信に用いられる通信システムは、低消費電力化が必要である。【０００５】
低消費電力化を図った通信システムの一例としては、移動体通信の送信回路で用いられるパワーアンプ（増幅器）において、増幅器のトランジスタに、抵抗素子とスイッチ素子との直列回路を接続し、送信出力に応じ、そのスイッチ素子で回路電流値を切替えるようにしたものがある（例えば、特許文献１を参照）。この通信システムによれば、信号の受信中に送信回路の消費電力を抑えることができる。
【特許文献１】特許第３６０６３６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の通信システムは、送信出力に応じ、送信回路における増幅器のトランジスタのオン／オフが制御されているので、送信中は通常の消費電力のままであり、その間は低消費電力化を望めない。すなわち、上記の増幅器は、信号が入力されている期間は消費電力の制御ができないので、その間の低消費電力化を望めない。【０００７】
本発明は上記の問題に着目してなされたものであり、ＩＲ方式の通信におけるインパルス信号のように、情報を含んだデータ期間と情報を含まないデータ空白期間とが交互に並んでいる入力信号を増幅する場合に、信号が入力されている期間にも消費電力を制御して、低消費電力化ができるようにすることを目的としている。
【課題を解決するための手段】
【０００８】
前記の課題を解決するため、本発明の一態様は、
情報を含んだデータ期間と情報を含まないデータ空白期間とが交互に並んでいる入力信号を増幅する低雑音増幅器であって、
消費電力の切り替えが可能であり、前記入力信号を増幅する増幅回路と、
前記増幅回路の消費電力を切り替えて、前記データ空白期間内に、前記増幅回路の消費電力が、前記データ期間における前記増幅回路の消費電力よりも小さくなる期間を設ける制御回路と、
を備えていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ＩＲ方式の通信におけるインパルス信号のように、情報を含んだデータ期間と情報を含まないデータ空白期間とが交互に並んでいる入力信号を増幅する場合に、信号が入力されている期間にも消費電力を制御できるので、低消費電力化が可能になる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施形態１に係る低雑音増幅器１０の構成を示すブロック図である。
【図２】図２は、ＲＦ入力信号ＲＦＩＮ、制御信号、及び出力信号ＲＦＯＵＴのタイミングチャートである。
【図３】図３は、実施形態２に係る低雑音増幅器２０の構成を示すブロック図である。
【図４】図４は、実施形態２の変形例に係る低雑音増幅器の構成を示すブロック図である。
【図５】図５は、実施形態３に係る低雑音増幅器３０の構成を示すブロック図である。
【図６】図６は、実施形態４に係る低雑音増幅器４０の構成を示すブロック図である。
【図７】図７は、シミュレーションで得た時定数設定の効果を示す図である。
【図８】図８は、実施形態５に係る低雑音増幅器５０の構成を示すブロック図である。
【図９】図９は、実施形態６に係る低雑音増幅器６０の構成を示すブロック図である。
【図１０】図１０は、実施形態７に係る低雑音増幅器７０の構成を示すブロック図である。
【図１１】図１１は、実施形態８に係る低雑音増幅器８０の構成を示すブロック図である。
【図１２】図１２は、実施形態９に係る低雑音増幅器９０の構成を示すブロック図である。
【図１３】図１３は、実施形態１０に係る低雑音増幅器１００の構成を示すブロック図である。
【符号の説明】
【００１１】
１０      低雑音増幅器
１１      増幅回路
１２      制御回路
２０      低雑音増幅器
２１      カスコードアンプ
２１ａ    ゲート接地トランジスタ
２１ｂ    ソース接地トランジスタ
２１ｃ    ソース接地トランジスタ
２２      負荷素子
２３      バイアス回路
２４      入力用コンデンサ
３０      低雑音増幅器
３１      容量付加回路
３１ａ    コンデンサ
４０      低雑音増幅器
４１      抵抗付加回路
４１ａ    抵抗
５０      低雑音増幅器
５１      容量付加回路
５１ａ    ＭＯＳトランジスタ
５１ｂ    バイアス回路
６０      低雑音増幅器
６１      容量付加回路
７０      低雑音増幅器
７１      抵抗付加回路
７１ａ    ＭＯＳトランジスタ
７１ｂ    バイアス回路
８０      低雑音増幅器
８１      抵抗付加回路
９０      低雑音増幅器
１００      低雑音増幅器
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の各実施形態や変形例の説明において、一度説明した構成要素と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。【００１３】
《発明の実施形態１》
図１は、本発明の実施形態１に係る低雑音増幅器１０の構成を示すブロック図である。低雑音増幅器１０は、ＩＲ方式のＵＷＢ通信で用いられる信号を増幅する。以下、増幅のために入力される信号をＲＦ入力信号と呼ぶ。【００１４】
ＩＲ方式の通信で用いる信号は、間欠的なインパルス信号であり、情報（例えば０や１のデータ）を含んだ期間（以下、データ期間と呼ぶ）と、情報を含まないデータ空白期間とが交互に並んでいる。データ期間では、インパルス信号が存在するか否かによって情報を識別する。【００１５】
また、データ期間及びデータ空白期間は、それぞれ一定の幅を有している。すなわち、データ期間は所定の周期で巡ってくる。本実施形態では、図２に示すように、データ期間（図２の簡易モデルの信号波形においては、インパルス信号が存在する期間）は、５０ｎｓ周期で巡ってくる。すなわち、この例では、５０ｎｓ周期で信号をモニタして、インパルス信号が存在するか否かを検出すれば情報を取得することができる。【００１６】
（低雑音増幅器１０の構成）
低雑音増幅器１０は、図１に示すように、増幅回路１１と、制御回路１２とを備えている。【００１７】
増幅回路１１は、電源（ＶＤＤ）が供給されており、入力されたＲＦ入力信号（ＲＦＩＮ）を増幅した信号（ＲＦＯＵＴ）を出力するようになっている。また、増幅回路１１は、入力された制御信号に応じて、増幅動作のオン／オフが切り替わる、すなわち消費電力が切り替わるようになっている。具体的に増幅回路１１は、Ｈレベルの制御信号が入力されている期間はオンになり、Ｌレベルの制御信号が入力されている期間はオフになる。なお、増幅回路１１の方式は特には限定されない。例えば増幅回路１１は、差動増幅回路であってもよいし、後述するカスコードアンプであってもよい。【００１８】
制御回路１２は、データ期間の開始タイミングに同期し、データ期間以上の幅のパルス信号を、増幅回路１１用の制御信号として出力するようになっている。本実施形態では、制御回路１２は、５ｎｓ幅のパルス信号を制御信号として出力する。【００１９】
（低雑音増幅器１０の動作）
低雑音増幅器１０に、図２に示すようなＲＦ入力信号が入力されると、制御回路１２は、データ期間の開始タイミングに同期し、５０ｎｓ周期で、制御信号を増幅回路１１に出力する。制御回路１２が出力した制御信号に応じ、増幅回路１１は、データ期間にオンになって増幅動作を行ない、データ空白期間はオフになる。その結果、低雑音増幅器１０の出力は、図２に示すように、データ期間のインパルス信号が増幅された信号波形になる（図２の出力波形（ＲＦＯＵＴ）を参照）。【００２０】
ここで、低雑音増幅器１０の消費電流が増幅回路１１がオンの場合にＩ１、オフの場合にＩ２であるものとすると、低雑音増幅器１０における消費電流は、図２に示すように、増幅回路１１の増幅動作のオン／オフに応じて、Ｉ１とＩ２とに切り替わり、平均消費電流がＩ１よりも小さくなる。【００２１】
すなわち、本実施形態によれば、ＲＦ入力信号が入力されている期間に消費電力の制御ができるので、平均消費電力の削減が可能になる。【００２２】
《発明の実施形態２》
図３は、本発明の実施形態２に係る低雑音増幅器２０の構成を示すブロック図である。低雑音増幅器２０は、実施形態１の増幅回路１１の部分の具体的な構成例を示すものである。【００２３】
低雑音増幅器２０は、図３に示すように、制御回路１２、カスコードアンプ２１、負荷素子２２、バイアス回路２３、及び入力用コンデンサ２４を備えている。【００２４】
カスコードアンプ２１は、入力されたＲＦ入力信号（ＲＦＩＮ）を電流信号に変換して出力するようになっている。具体的には、カスコードアンプ２１は、ゲート接地トランジスタ２１ａとソース接地トランジスタ２１ｂとを備えている。【００２５】
ゲート接地トランジスタ２１ａは、ソースがソース接地トランジスタ２１ｂのドレインと接続され、ドレインが負荷素子２２を介して電源（ＶＤＤ）と接続されている。【００２６】
ソース接地トランジスタ２１ｂは、ソースが接地され、ゲートにはＲＦ入力信号が入力用コンデンサ２４を介して入力されている。【００２７】
負荷素子２２は、カスコードアンプ２１が出力した電流信号を、電圧信号（ＲＦＯＵＴ）に変換するようになっている。【００２８】
バイアス回路２３は、ソース接地トランジスタ２１ｂが増幅動作をできるように、ソース接地トランジスタ２１ｂのゲートに、バイアス電位を供給するようになっている。【００２９】
入力用コンデンサ２４は、ＲＦ入力信号から直流成分を除去するようになっている。【００３０】
（低雑音増幅器２０の動作）
低雑音増幅器２０においても、制御回路１２は、データ期間の開始タイミングに同期し、５０ｎｓ周期で、制御信号をカスコードアンプ２１に出力する。それにより、データ期間にはゲート接地トランジスタ２１ａがオンになり、データ空白期間にはゲート接地トランジスタ２１ａがオフになる。すなわち、カスコードアンプ２１はデータ期間にオンになって増幅動作を行ない、データ空白期間はオフになる。【００３１】
したがって、低雑音増幅器２０においても、増幅するＲＦ入力信号が入力されている期間に消費電力の制御ができるので、平均消費電力の削減が可能になる。【００３２】
しかも、本実施形態では、増幅動作の高速なオン／オフ制御が可能になる。例えば、上記のソース接地トランジスタ２１ｂのように高周波信号（ＲＦ入力信号）が入力されるトランジスタのゲート電位を制御して、そのオン／オフを制御しようとすると、抵抗値の大きな負荷素子を介してスイッチ素子（例えばＭＯＳトランジスタ）をゲートにつなぐ必要がある。これは、高周波信号がスイッチ素子に漏れないようにする必要があるからである。このように、ソース接地トランジスタ２１ｂに抵抗値の大きな負荷素子をつなぐと、スイッチ素子による高速なスイッチングが困難になる。そのため、高周波信号が入力されるトランジスタのオン／オフを制御するという方式は、高周波信号を増幅する低雑音増幅器には適用が困難である。【００３３】
これに対して本実施形態では、高周波信号が入力されるトランジスタ（ソース接地トランジスタ２１ｂ）とは別個のトランジスタ（ゲート接地トランジスタ２１ａ）で、増幅動作のオン／オフを制御する。すなわち、ゲート接地トランジスタ２１ａには、高周波信号が入力されていないので、ゲートに抵抗値の大きな負荷素子をつなぐ必要がなく、高速なスイッチングが可能になる。【００３４】
このように、本実施形態は、高周波信号（ＲＦ入力信号）が入力されるトランジスタと、増幅動作のオン／オフを制御するトランジスタとを別個のトランジスタにしたので、高速に増幅動作のオン／オフの切り替えが可能になる。それゆえ、本実施形態は、ＩＲ方式の通信用の低雑音増幅器に適用して、例えば１０ｎｓｅｃのような高速で間欠動作を行なわせるような使い方に有用である。【００３５】
また、本実施形態は、入力インピーダンスのばらつきによる周波数特性の劣化の防止も可能になる。例えば制御回路１２によって、ＲＦ入力信号が入力されるソース接地トランジスタ２１ｂのオン／オフを制御すると、ソース接地トランジスタ２１ｂには制御回路１２のインピーダンスが加わるので、温度や電圧の変動によって低雑音増幅器の入力インピーダンスがばらついて、周波数特性が劣化する可能性がある。【００３６】
これに対して本実施形態では、カスコードアンプ２１の入力インピーダンスは、ソース接地トランジスタ２１ｂの寄生容量やトランスコンダクタ値により決定されるので、制御回路１２によるオン／オフ制御の影響は受けない。すなわち、高周波信号が入力されるトランジスタと、増幅動作のオン／オフが制御されるトランジスタとが別個なので、信号の立ち上がり時間の増加や、寄生成分増加による周波数特性の劣化を軽減できる。【００３７】
《本発明の実施形態２の変形例》
図４は、実施形態２の変形例に係る低雑音増幅器の構成を示すブロック図である。この変形例も、制御回路１２、カスコードアンプ２２、及びバイアス回路２３を備えている。ただし、この例では、ＲＦ入力信号が、ソース接地トランジスタ２１ｂの代わりに設置したソース接地トランジスタ２１ｃのソースに入力されている。このように、ＲＦ入力信号（ＲＦＩＮ）を、ソースに入力しても増幅動作は可能である。【００３８】
《発明の実施形態３》
図５は、本発明の実施形態３に係る低雑音増幅器３０の構成を示すブロック図である。低雑音増幅器３０は、同図に示すように、低雑音増幅器２０に容量付加回路３１を追加して構成したものである。【００３９】
容量付加回路３１は、コンデンサ３１ａを有している。コンデンサ３１ａの一方の端子は、ゲート接地トランジスタ２１ａのゲートに接続され、もう一方の端子は接地されている。【００４０】
本実施形態では、上記のようにコンデンサ３１ａが設けられているので、カスコードアンプ２１の高周波特性を改善することが可能になる。【００４１】
《発明の実施形態４》
図６は、本発明の実施形態４に係る低雑音増幅器４０の構成を示すブロック図である。低雑音増幅器４０は、同図に示すように、低雑音増幅器３０に抵抗付加回路４１を追加して構成したものである。【００４２】
抵抗付加回路４１は、ゲート接地トランジスタ２１ａのゲートと制御回路１２との間に介在している。具体的には抵抗付加回路４１は、抵抗４１ａを有している。抵抗４１ａの一方の端子は、ゲート接地トランジスタ２１ａのゲートに接続され、もう一方の端子は制御回路１２の出力と接続されている。【００４３】
本実施形態では、カスコードアンプ２１と制御回路１２間に設けた、コンデンサ３１ａと抵抗４１ａとによって、制御回路１２とカスコードアンプ２１間の時定数を設定することが可能になる。【００４４】
具体的に、コンデンサ３１ａの容量値（Ｃ）と、抵抗４１ａの抵抗値（Ｒ）とは、次の関係式を満足するように設定すればよい。【００４５】
関係式：Ｖｏ＝Ｖｉ×［１−ｅｘｐ｛−ｔ／（ＣＲ）｝］
ここで、Ｖｏは前記ゲート接地トランジスタのゲート電位、Ｖｉは前記制御回路からの出力電位である。また、ｔは前記制御回路が前記ゲート接地トランジスタのゲート電位を制御する信号を出力してから、Ｖｏが前記ゲート接地トランジスタの閾値電圧と飽和ドレイン電圧を加えた電位を越えるまでの時間である。この関係式により抵抗値と容量との積を求め、半導体基板上のレイアウト等を考慮して、ＣとＲの値を具体的に設定すればよい。ただし、関係式中のＲは付加する抵抗と前記制御回路の出力抵抗を含む。【００４６】
シミュレーションで得た時定数設定の効果を図７に示す。例えば、実施形態２の低雑音増幅器２０では、制御信号の立ち上がりの後に、出力信号（ＲＦＯＵＴ）にノイズが発生している。しかしながら、実施形態４の低雑音増幅器４０では、ほとんどノイズが見られなかった。【００４７】
このときの抵抗４１ａの抵抗値は２００Ω、コンデンサ３１ａの容量値は９ｐＦであった。なお、抵抗４１ａの抵抗値については、上記の値に対して±２０％の範囲、またコンデンサ３１ａの容量値については、上記の値に対して±１０％の範囲についてもシミュレーションを行なったが同様の結果が得られた。【００４８】
以上のように、本実施形態によれば、カスコードアンプ２１のオン／オフ（動作と非動作）を切り替える際に生じるスイッチノイズを軽減することが可能になる。【００４９】
《発明の実施形態５》
図８は、本発明の実施形態５に係る低雑音増幅器５０の構成を示すブロック図である。低雑音増幅器５０は、同図に示すように、低雑音増幅器３０の容量付加回路３１を容量付加回路５１に置き換えて構成したものである。【００５０】
具体的に、容量付加回路５１は、ＭＯＳトランジスタ５１ａとバイアス回路５１ｂとを備えている。【００５１】
ＭＯＳトランジスタ５１ａは、ゲートがゲート接地トランジスタ２１ａのゲートに接続され、ソースとドレインとバックゲートとが互いに接続されている。【００５２】
バイアス回路５１ｂは、低雑音増幅器５０の外部からの制御に応じ、ＭＯＳトランジスタ５１ａのソース、ドレイン及びバックゲートの電位を制御するようになっている。【００５３】
容量付加回路５１は、上記の構成により、容量を可変できるコンデンサとして機能する。したがって、本実施形態によれば、ゲート接地トランジスタ２１ａに付加する容量を調整できるので、カスコードアンプ２１の高周波特性の最適化が可能になる。【００５４】
なお、ＭＯＳトランジスタ５１ａの代わりにダイオードを用いてもよい。【００５５】
《発明の実施形態６》
図９は、本発明の実施形態６に係る低雑音増幅器６０の構成を示すブロック図である。低雑音増幅器６０は、同図に示すように、低雑音増幅器３０の容量付加回路３１を容量付加回路６１に置き換えて構成したものである。【００５６】
具体的に、容量付加回路６１は、コンデンサ３１ａを複数備えている（図９の例では２個）。それぞれのコンデンサ３１ａは、低雑音増幅器６０の外部からの制御に応じ、ゲート接地トランジスタ２１ａのゲートを接地させるか否かを切り替えできるように構成されている。【００５７】
したがって、本実施形態においてもやはり、ゲート接地トランジスタ２１ａに付加する容量を調整できるので、カスコードアンプ２１の高周波特性の最適化が可能になる。【００５８】
しかも、本実施形態は、コンデンサ３１ａの容量を適宜設定すれば、低雑音増幅器５０に比べ、より広範囲にわたって容量の調整が可能になる。そのため、使用温度の変動範囲が大きい場合等、広範囲にわたりカスコードアンプ２１の高周波特性を変更したい場合などに有用である。【００５９】
《発明の実施形態７》
図１０は、本発明の実施形態７に係る低雑音増幅器７０の構成を示すブロック図である。低雑音増幅器７０は、同図に示すように、低雑音増幅器４０の抵抗付加回路４１を抵抗付加回路７１に置き換えて構成したものである。【００６０】
具体的に、抵抗付加回路７１は、ＭＯＳトランジスタ７１ａとバイアス回路７１ｂとを備えている。【００６１】
ＭＯＳトランジスタ７１ａは、ソースが制御回路１２の出力に接続され、ドレインがゲート接地トランジスタ２１ａのゲートに接続されている。【００６２】
バイアス回路７１ｂは、低雑音増幅器７０の外部からの制御に応じ、ＭＯＳトランジスタ７１ａのゲートの電位を制御するようになっている。【００６３】
したがって、ＭＯＳトランジスタ７１ａは、バイアス回路７１ｂによって印加される電位に応じて抵抗値が変化する負荷素子として機能する。そのため、本実施形態は、制御回路１２とカスコードアンプ２１間の時定数の調整が可能になる。それゆえ、カスコードアンプ２１の動作と非動作を切り替える際に生じるスイッチノイズを、より効果的に軽減することが可能になる。【００６４】
《発明の実施形態８》
図１１は、本発明の実施形態８に係る低雑音増幅器８０の構成を示すブロック図である。低雑音増幅器８０は、同図に示すように、低雑音増幅器４０の抵抗付加回路４１を抵抗付加回路８１に置き換えて構成したものである。【００６５】
抵抗付加回路８１は、抵抗４１ａを複数備えている（図１１の例では２個）。それぞれの抵抗４１ａは、低雑音増幅器８０の外部からの制御に応じ、制御回路１２とゲート接地トランジスタ２１ａのゲートとを接続するか否かを切り替えできるように構成されている。【００６６】
したがって、本実施形態においてもやはり、制御回路１２とカスコードアンプ２１間の時定数の調整が可能になる。【００６７】
しかも、本実施形態では、抵抗４１ａの抵抗値を適宜設定すれば、低雑音増幅器７０に比べより広範囲にわたって抵抗値の調整が可能になる。そのため、使用温度の変動範囲が大きい場合等、広範囲にわたり時定数を変更したい場合などに有用である。【００６８】
《発明の実施形態９》
図１２は、本発明の実施形態９に係る低雑音増幅器９０の構成を示すブロック図である。低雑音増幅器９０は、同図に示すように、低雑音増幅器７０の容量付加回路３１を、容量付加回路５１と容量付加回路６１とに置き換えて構成したものである。したがって、本実施形態では、例えば容量付加回路６１を、広範囲に容量を変更できるように、コンデンサ３１ａの値を選択して構成すれば、容量付加回路６１で広範囲の容量調整を行ない、容量付加回路５１で容量の微調整を行なうようにできる。すなわち、本実施形態は、広範囲かつ高精度な時定数の調整が可能になる。【００６９】
《発明の実施形態１０》
図１３は、本発明の実施形態１０に係る低雑音増幅器１００の構成を示すブロック図である。低雑音増幅器１００は、同図に示すように、低雑音増幅器９０の抵抗付加回路７１を抵抗付加回路８１に置き換えて構成したものである。したがって、本実施形態においてもやはり、より適切に、制御回路１２とカスコードアンプ２１間の時定数の調整が可能になる。【００７０】
なお、実施形態３〜実施形態１０の各低雑音増幅器は、何れもＲＦ入力信号（ＲＦＩＮ）がソース接地トランジスタ２１ｂのゲートに入力されていたが、これらの実施形態の低雑音増幅器においても、実施形態２の変形例で示したように、ＲＦ入力信号をソース接地トランジスタ２１ｃのソースに入力するようにしてもよい。【００７１】
また、各実施形態で説明した構成要素は、論理的に可能な範囲で、種々に組み合わせてもよい。例えば、実施形態７の低雑音増幅器７０に対して、実施形態８の抵抗付加回路８１を組み合わせれば、広範囲かつ高精度に抵抗の値調整が可能になる。すなわち、広範囲かつ高精度な時定数の調整が可能になる。【００７２】
また、必ずしもデータ空白期間の全体について、増幅回路１１（もしくはカスコードアンプ２１）をオフにする必要はない。すなわち、データ空白期間の一部の期間において、増幅回路１１（もしくはカスコードアンプ２１）をオフに制御しても平均消費電力の削減は可能である。【００７３】
また、カスコードアンプ２１は３個以上のトランジスタをカスコード接続して構成してもよい。この場合、高周波信号が入力されるトランジスタと、増幅動作のオン／オフを制御するトランジスタとが別個のトランジスタであれば、増幅動作の高速なオン／オフ制御、及び入力インピーダンスのばらつきによる周波数特性の劣化防止が可能になる。【００７４】
また、ＩＲ方式の通信におけるインパルス信号は、上記の各実施形態に適用可能な信号の一例であり、この例に限らず、情報を含んだデータ期間と情報を含まないデータ空白期間とが交互に並んでいる入力信号であれば、適用が可能である。
【産業上の利用可能性】
【００７５】
本発明に係る低雑音増幅器は、ＩＲ方式の通信におけるインパルス信号のように、情報を含んだデータ期間と情報を含まないデータ空白期間とが交互に並んでいる入力信号を増幅する場合に、信号が入力されている期間にも消費電力を制御できるので、低消費電力化が可能になるという効果を有し、上記入力信号を増幅する低雑音増幅器や、その低雑音増幅器を用いた無線通信システム等として有用である。
【図１】
2008035480.tif 000003
【図２】
2008035480.tif 000004
【図３】
2008035480.tif 000005
【図４】
2008035480.tif 000006
【図５】
2008035480.tif 000007
【図６】
2008035480.tif 000008
【図７】
2008035480.tif 000009
【図８】
2008035480.tif 000010
【図９】
2008035480.tif 000011
【図１０】
2008035480.tif 000012
【図１１】
2008035480.tif 000013
【図１２】
2008035480.tif 000014
【図１３】
2008035480.tif 000015
【手続補正書】
【提出日】平成20年2月18日(2008.2.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
情報を含んだデータ期間と情報を含まないデータ空白期間とが交互に並んでいる入力信号を増幅する低雑音増幅器であって、
消費電力の切り替えが可能であり、前記入力信号を増幅する増幅回路と、
前記増幅回路の消費電力を切り替えて、前記データ空白期間内に、前記増幅回路の消費電力が、前記データ期間における前記増幅回路の消費電力よりも小さくなる期間を設ける制御回路と、
を備えていることを特徴とする低雑音増幅器。
【請求項２】
請求項１の低雑音増幅器であって、
前記増幅回路は、カスコード接続されたゲート接地トランジスタと、前記入力信号が入力されるトランジスタとを有し、前記入力信号を電流信号に変換するカスコードアンプであり、
前記制御回路は、前記ゲート接地トランジスタのゲート電位を制御して、前記増幅回路の消費電力を切り替えるように構成されていることを特徴とする低雑音増幅器。
【請求項３】
請求項２の低雑音増幅器であって、
前記ゲート接地トランジスタのゲートを接地させるための容量を付加する容量付加回路をさらに備えたことを特徴とする低雑音増幅器。
【請求項４】
請求項３の低雑音増幅器であって、
前記ゲート接地トランジスタのゲートと前記制御回路との間に介在して、前記制御回路と前記増幅回路間の時定数を設定するための抵抗を付加する抵抗付加回路をさらに備えたことを特徴とする低雑音増幅器。
【請求項５】
請求項３の低雑音増幅器であって、
前記容量付加回路は、容量が可変な容量素子であることを特徴とする低雑音増幅器。
【請求項６】
請求項３の低雑音増幅器であって、
前記容量付加回路は、前記ゲート接地トランジスタのゲートを接地させるか否かを切り替え可能なコンデンサを複数備えていることを特徴とする低雑音増幅器。
【請求項７】
請求項４の低雑音増幅器であって、
前記抵抗付加回路は、抵抗値が可変な負荷素子であることを特徴とする低雑音増幅器。
【請求項８】
請求項４の低雑音増幅器であって、
前記抵抗付加回路は、前記制御回路と前記ゲート接地トランジスタのゲートとを接続するか否かを切り替え可能な負荷素子を複数備えていることを特徴とする低雑音増幅器。
【請求項９】
請求項２の低雑音増幅器であって、さらに、
前記ゲート接地トランジスタのゲートを接地させるための容量を付加する第１の容量付加回路及び第２の容量付加回路と、
前記ゲート接地トランジスタのゲートと前記制御回路との間に介在して、前記制御回路と前記増幅回路間の時定数を設定するための抵抗を付加する抵抗付加回路とを備え、
前記第１の容量付加回路は、容量が可変な容量素子であり、
前記第２の容量付加回路は、前記ゲート接地トランジスタのゲートを接地させるか否かを切り替え可能なコンデンサを複数備えていることを特徴とする低雑音増幅器。
【請求項１０】
請求項３の低雑音増幅器であって、
前記ゲート接地トランジスタのゲートと前記制御回路との間に介在して、前記制御回路と前記増幅回路間の時定数を設定するための抵抗を付加する第１の抵抗付加回路及び第２の抵抗付加回路をさらに備え、
前記第１の抵抗付加回路は、抵抗値が可変な負荷素子であり、
前記第２の抵抗付加回路は、前記制御回路と前記ゲート接地トランジスタのゲートとを接続するか否かを切り替え可能な負荷素子を複数備えていることを特徴とする低雑音増幅器。
【請求項１１】
請求項４の低雑音増幅器であって、
前記抵抗付加回路が付加する抵抗の値（Ｒ）、及び前記容量付加回路が付加する容量の値（Ｃ）は、関係式：Ｖｏ＝Ｖｉ×［１−ｅｘｐ｛−ｔ／（ＣＲ）｝］、（ただし、Ｖｏは前記ゲート接地トランジスタのゲート電位、Ｖｉは前記制御回路からの出力電位、ｔは前記制御回路が前記ゲート接地トランジスタのゲート電位を制御する信号を出力してから、Ｖｏが前記ゲート接地トランジスタの閾値電圧と飽和ドレイン電圧を加えた電位を越えるまでの時間、関係式中のＲは付加する抵抗と前記制御回路の出力抵抗を含む。）を満足する値であることを特徴とする低雑音増幅器。
【請求項１２】
インパルス信号をもとに通信を行うインパルスレディオ方式の無線通信システムであって、
請求項１の低雑音増幅器を備えたことを特徴とする無線通信システム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を増幅する低雑音増幅器、及びその低雑音増幅器を用いた無線通信システムに関するものである。
【背景技術】
【０００２】
近年、情報量の急速な増大化にともない、情報データの交換、伝送に大容量化・高速化が要求されてきている。このような要求に対応するため、無線通信に関する技術開発が急速なスピードで進められている。とりわけ、無線通信については、ケーブル等の配線が不要であることから等から、オフィスや家庭にいたるまで、普及が拡大しつつある。中でも低消費電力通信が期待できる超広帯域通信（以下、ＵＷＢ通信と呼ぶ。ただし、ＵＷＢは、Ｕｌｔｒａ  Ｗｉｄｅ  Ｂａｎｄの略である。）が注目を浴びている。
【０００３】
ＵＷＢ通信では、１．５ＧＨｚ以上、もしくは中心周波数の２５％以上の帯域を利用する超広帯域信号を用いており、インパルス信号をもとに通信を行うインパルスレディオ方式（ＩＲ方式）が提案されている。ＩＲ方式では、通常の通信で使用される連続信号ではなく、間欠的なインパルス信号を用いて通信を行っている。
【０００４】
ＵＷＢ通信の用途としては、例えばセンサーネットワーク等があげられる。そのようなアプリケーションでは、電池などで長時間動作が求められるため、ＵＷＢ通信に用いられる通信システムは、低消費電力化が必要である。
【０００５】
低消費電力化を図った通信システムの一例としては、移動体通信の送信回路で用いられるパワーアンプ（増幅器）において、増幅器のトランジスタに、抵抗素子とスイッチ素子との直列回路を接続し、送信出力に応じ、そのスイッチ素子で回路電流値を切替えるようにしたものがある（例えば、特許文献１を参照）。この通信システムによれば、信号の受信中に送信回路の消費電力を抑えることができる。
【特許文献１】特許第３６０６３６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の通信システムは、送信出力に応じ、送信回路における増幅器のトランジスタのオン／オフが制御されているので、送信中は通常の消費電力のままであり、その間は低消費電力化を望めない。すなわち、上記の増幅器は、信号が入力されている期間は消費電力の制御ができないので、その間の低消費電力化を望めない。
【０００７】
本発明は上記の問題に着目してなされたものであり、ＩＲ方式の通信におけるインパルス信号のように、情報を含んだデータ期間と情報を含まないデータ空白期間とが交互に並んでいる入力信号を増幅する場合に、信号が入力されている期間にも消費電力を制御して、低消費電力化ができるようにすることを目的としている。
【課題を解決するための手段】
【０００８】
前記の課題を解決するため、本発明の一態様は、
情報を含んだデータ期間と情報を含まないデータ空白期間とが交互に並んでいる入力信号を増幅する低雑音増幅器であって、
消費電力の切り替えが可能であり、前記入力信号を増幅する増幅回路と、
前記増幅回路の消費電力を切り替えて、前記データ空白期間内に、前記増幅回路の消費電力が、前記データ期間における前記増幅回路の消費電力よりも小さくなる期間を設ける制御回路と、
を備えていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ＩＲ方式の通信におけるインパルス信号のように、情報を含んだデータ期間と情報を含まないデータ空白期間とが交互に並んでいる入力信号を増幅する場合に、信号が入力されている期間にも消費電力を制御できるので、低消費電力化が可能になる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の各実施形態や変形例の説明において、一度説明した構成要素と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。
【００１１】
《発明の実施形態１》
図１は、本発明の実施形態１に係る低雑音増幅器１０の構成を示すブロック図である。低雑音増幅器１０は、ＩＲ方式のＵＷＢ通信で用いられる信号を増幅する。以下、増幅のために入力される信号をＲＦ入力信号と呼ぶ。
【００１２】
ＩＲ方式の通信で用いる信号は、間欠的なインパルス信号であり、情報（例えば０や１のデータ）を含んだ期間（以下、データ期間と呼ぶ）と、情報を含まないデータ空白期間とが交互に並んでいる。データ期間では、インパルス信号が存在するか否かによって情報を識別する。
【００１３】
また、データ期間及びデータ空白期間は、それぞれ一定の幅を有している。すなわち、データ期間は所定の周期で巡ってくる。本実施形態では、図２に示すように、データ期間（図２の簡易モデルの信号波形においては、インパルス信号が存在する期間）は、５０ｎｓ周期で巡ってくる。すなわち、この例では、５０ｎｓ周期で信号をモニタして、インパルス信号が存在するか否かを検出すれば情報を取得することができる。
【００１４】
（低雑音増幅器１０の構成）
低雑音増幅器１０は、図１に示すように、増幅回路１１と、制御回路１２とを備えている。
【００１５】
増幅回路１１は、電源（ＶＤＤ）が供給されており、入力されたＲＦ入力信号（ＲＦＩＮ）を増幅した信号（ＲＦＯＵＴ）を出力するようになっている。また、増幅回路１１は、入力された制御信号に応じて、増幅動作のオン／オフが切り替わる、すなわち消費電力が切り替わるようになっている。具体的に増幅回路１１は、Ｈレベルの制御信号が入力されている期間はオンになり、Ｌレベルの制御信号が入力されている期間はオフになる。なお、増幅回路１１の方式は特には限定されない。例えば増幅回路１１は、差動増幅回路であってもよいし、後述するカスコードアンプであってもよい。
【００１６】
制御回路１２は、データ期間の開始タイミングに同期し、データ期間以上の幅のパルス信号を、増幅回路１１用の制御信号として出力するようになっている。本実施形態では、制御回路１２は、５ｎｓ幅のパルス信号を制御信号として出力する。
【００１７】
（低雑音増幅器１０の動作）
低雑音増幅器１０に、図２に示すようなＲＦ入力信号が入力されると、制御回路１２は、データ期間の開始タイミングに同期し、５０ｎｓ周期で、制御信号を増幅回路１１に出力する。制御回路１２が出力した制御信号に応じ、増幅回路１１は、データ期間にオンになって増幅動作を行ない、データ空白期間はオフになる。その結果、低雑音増幅器１０の出力は、図２に示すように、データ期間のインパルス信号が増幅された信号波形になる（図２の出力波形（ＲＦＯＵＴ）を参照）。
【００１８】
ここで、低雑音増幅器１０の消費電流が増幅回路１１がオンの場合にＩ１、オフの場合にＩ２であるものとすると、低雑音増幅器１０における消費電流は、図２に示すように、増幅回路１１の増幅動作のオン／オフに応じて、Ｉ１とＩ２とに切り替わり、平均消費電流がＩ１よりも小さくなる。
【００１９】
すなわち、本実施形態によれば、ＲＦ入力信号が入力されている期間に消費電力の制御ができるので、平均消費電力の削減が可能になる。
【００２０】
《発明の実施形態２》
図３は、本発明の実施形態２に係る低雑音増幅器２０の構成を示すブロック図である。低雑音増幅器２０は、実施形態１の増幅回路１１の部分の具体的な構成例を示すものである。
【００２１】
低雑音増幅器２０は、図３に示すように、制御回路１２、カスコードアンプ２１、負荷素子２２、バイアス回路２３、及び入力用コンデンサ２４を備えている。
【００２２】
カスコードアンプ２１は、入力されたＲＦ入力信号（ＲＦＩＮ）を電流信号に変換して出力するようになっている。具体的には、カスコードアンプ２１は、ゲート接地トランジスタ２１ａとソース接地トランジスタ２１ｂとを備えている。
【００２３】
ゲート接地トランジスタ２１ａは、ソースがソース接地トランジスタ２１ｂのドレインと接続され、ドレインが負荷素子２２を介して電源（ＶＤＤ）と接続されている。
【００２４】
ソース接地トランジスタ２１ｂは、ソースが接地され、ゲートにはＲＦ入力信号が入力用コンデンサ２４を介して入力されている。
【００２５】
負荷素子２２は、カスコードアンプ２１が出力した電流信号を、電圧信号（ＲＦＯＵＴ）に変換するようになっている。
【００２６】
バイアス回路２３は、ソース接地トランジスタ２１ｂが増幅動作をできるように、ソース接地トランジスタ２１ｂのゲートに、バイアス電位を供給するようになっている。
【００２７】
入力用コンデンサ２４は、ＲＦ入力信号から直流成分を除去するようになっている。
【００２８】
（低雑音増幅器２０の動作）
低雑音増幅器２０においても、制御回路１２は、データ期間の開始タイミングに同期し、５０ｎｓ周期で、制御信号をカスコードアンプ２１に出力する。それにより、データ期間にはゲート接地トランジスタ２１ａがオンになり、データ空白期間にはゲート接地トランジスタ２１ａがオフになる。すなわち、カスコードアンプ２１はデータ期間にオンになって増幅動作を行ない、データ空白期間はオフになる。
【００２９】
したがって、低雑音増幅器２０においても、増幅するＲＦ入力信号が入力されている期間に消費電力の制御ができるので、平均消費電力の削減が可能になる。
【００３０】
しかも、本実施形態では、増幅動作の高速なオン／オフ制御が可能になる。例えば、上記のソース接地トランジスタ２１ｂのように高周波信号（ＲＦ入力信号）が入力されるトランジスタのゲート電位を制御して、そのオン／オフを制御しようとすると、抵抗値の大きな負荷素子を介してスイッチ素子（例えばＭＯＳトランジスタ）をゲートにつなぐ必要がある。これは、高周波信号がスイッチ素子に漏れないようにする必要があるからである。このように、ソース接地トランジスタ２１ｂに抵抗値の大きな負荷素子をつなぐと、スイッチ素子による高速なスイッチングが困難になる。そのため、高周波信号が入力されるトランジスタのオン／オフを制御するという方式は、高周波信号を増幅する低雑音増幅器には適用が困難である。
【００３１】
これに対して本実施形態では、高周波信号が入力されるトランジスタ（ソース接地トランジスタ２１ｂ）とは別個のトランジスタ（ゲート接地トランジスタ２１ａ）で、増幅動作のオン／オフを制御する。すなわち、ゲート接地トランジスタ２１ａには、高周波信号が入力されていないので、ゲートに抵抗値の大きな負荷素子をつなぐ必要がなく、高速なスイッチングが可能になる。
【００３２】
このように、本実施形態は、高周波信号（ＲＦ入力信号）が入力されるトランジスタと、増幅動作のオン／オフを制御するトランジスタとを別個のトランジスタにしたので、高速に増幅動作のオン／オフの切り替えが可能になる。それゆえ、本実施形態は、ＩＲ方式の通信用の低雑音増幅器に適用して、例えば１０ｎｓｅｃのような高速で間欠動作を行なわせるような使い方に有用である。
【００３３】
また、本実施形態は、入力インピーダンスのばらつきによる周波数特性の劣化の防止も可能になる。例えば制御回路１２によって、ＲＦ入力信号が入力されるソース接地トランジスタ２１ｂのオン／オフを制御すると、ソース接地トランジスタ２１ｂには制御回路１２のインピーダンスが加わるので、温度や電圧の変動によって低雑音増幅器の入力インピーダンスがばらついて、周波数特性が劣化する可能性がある。
【００３４】
これに対して本実施形態では、カスコードアンプ２１の入力インピーダンスは、ソース接地トランジスタ２１ｂの寄生容量やトランスコンダクタ値により決定されるので、制御回路１２によるオン／オフ制御の影響は受けない。すなわち、高周波信号が入力されるトランジスタと、増幅動作のオン／オフが制御されるトランジスタとが別個なので、信号の立ち上がり時間の増加や、寄生成分増加による周波数特性の劣化を軽減できる。
【００３５】
《本発明の実施形態２の変形例》
図４は、実施形態２の変形例に係る低雑音増幅器の構成を示すブロック図である。この変形例も、制御回路１２、カスコードアンプ２２、及びバイアス回路２３を備えている。ただし、この例では、ＲＦ入力信号が、ソース接地トランジスタ２１ｂの代わりに設置したソース接地トランジスタ２１ｃのソースに入力されている。このように、ＲＦ入力信号（ＲＦＩＮ）を、ソースに入力しても増幅動作は可能である。
【００３６】
《発明の実施形態３》
図５は、本発明の実施形態３に係る低雑音増幅器３０の構成を示すブロック図である。低雑音増幅器３０は、同図に示すように、低雑音増幅器２０に容量付加回路３１を追加して構成したものである。
【００３７】
容量付加回路３１は、コンデンサ３１ａを有している。コンデンサ３１ａの一方の端子は、ゲート接地トランジスタ２１ａのゲートに接続され、もう一方の端子は接地されている。
【００３８】
本実施形態では、上記のようにコンデンサ３１ａが設けられているので、カスコードアンプ２１の高周波特性を改善することが可能になる。
【００３９】
《発明の実施形態４》
図６は、本発明の実施形態４に係る低雑音増幅器４０の構成を示すブロック図である。低雑音増幅器４０は、同図に示すように、低雑音増幅器３０に抵抗付加回路４１を追加して構成したものである。
【００４０】
抵抗付加回路４１は、ゲート接地トランジスタ２１ａのゲートと制御回路１２との間に介在している。具体的には抵抗付加回路４１は、抵抗４１ａを有している。抵抗４１ａの一方の端子は、ゲート接地トランジスタ２１ａのゲートに接続され、もう一方の端子は制御回路１２の出力と接続されている。
【００４１】
本実施形態では、カスコードアンプ２１と制御回路１２間に設けた、コンデンサ３１ａと抵抗４１ａとによって、制御回路１２とカスコードアンプ２１間の時定数を設定することが可能になる。
【００４２】
具体的に、コンデンサ３１ａの容量値（Ｃ）と、抵抗４１ａの抵抗値（Ｒ）とは、次の関係式を満足するように設定すればよい。
【００４３】
関係式：Ｖｏ＝Ｖｉ×［１−ｅｘｐ｛−ｔ／（ＣＲ）｝］
ここで、Ｖｏは前記ゲート接地トランジスタのゲート電位、Ｖｉは前記制御回路からの出力電位である。また、ｔは前記制御回路が前記ゲート接地トランジスタのゲート電位を制御する信号を出力してから、Ｖｏが前記ゲート接地トランジスタの閾値電圧と飽和ドレイン電圧を加えた電位を越えるまでの時間である。この関係式により抵抗値と容量との積を求め、半導体基板上のレイアウト等を考慮して、ＣとＲの値を具体的に設定すればよい。ただし、関係式中のＲは付加する抵抗と前記制御回路の出力抵抗を含む。
【００４４】
シミュレーションで得た時定数設定の効果を図７に示す。例えば、実施形態２の低雑音増幅器２０では、制御信号の立ち上がりの後に、出力信号（ＲＦＯＵＴ）にノイズが発生している。しかしながら、実施形態４の低雑音増幅器４０では、ほとんどノイズが見られなかった。
【００４５】
このときの抵抗４１ａの抵抗値は２００Ω、コンデンサ３１ａの容量値は９ｐＦであった。なお、抵抗４１ａの抵抗値については、上記の値に対して±２０％の範囲、またコンデンサ３１ａの容量値については、上記の値に対して±１０％の範囲についてもシミュレーションを行なったが同様の結果が得られた。
【００４６】
以上のように、本実施形態によれば、カスコードアンプ２１のオン／オフ（動作と非動作）を切り替える際に生じるスイッチノイズを軽減することが可能になる。
【００４７】
《発明の実施形態５》
図８は、本発明の実施形態５に係る低雑音増幅器５０の構成を示すブロック図である。低雑音増幅器５０は、同図に示すように、低雑音増幅器３０の容量付加回路３１を容量付加回路５１に置き換えて構成したものである。
【００４８】
具体的に、容量付加回路５１は、ＭＯＳトランジスタ５１ａとバイアス回路５１ｂとを備えている。
【００４９】
ＭＯＳトランジスタ５１ａは、ゲートがゲート接地トランジスタ２１ａのゲートに接続され、ソースとドレインとバックゲートとが互いに接続されている。
【００５０】
バイアス回路５１ｂは、低雑音増幅器５０の外部からの制御に応じ、ＭＯＳトランジスタ５１ａのソース、ドレイン及びバックゲートの電位を制御するようになっている。
【００５１】
容量付加回路５１は、上記の構成により、容量を可変できるコンデンサとして機能する。したがって、本実施形態によれば、ゲート接地トランジスタ２１ａに付加する容量を調整できるので、カスコードアンプ２１の高周波特性の最適化が可能になる。
【００５２】
なお、ＭＯＳトランジスタ５１ａの代わりにダイオードを用いてもよい。
【００５３】
《発明の実施形態６》
図９は、本発明の実施形態６に係る低雑音増幅器６０の構成を示すブロック図である。低雑音増幅器６０は、同図に示すように、低雑音増幅器３０の容量付加回路３１を容量付加回路６１に置き換えて構成したものである。
【００５４】
具体的に、容量付加回路６１は、コンデンサ３１ａを複数備えている（図９の例では２個）。それぞれのコンデンサ３１ａは、低雑音増幅器６０の外部からの制御に応じ、ゲート接地トランジスタ２１ａのゲートを接地させるか否かを切り替えできるように構成されている。
【００５５】
したがって、本実施形態においてもやはり、ゲート接地トランジスタ２１ａに付加する容量を調整できるので、カスコードアンプ２１の高周波特性の最適化が可能になる。
【００５６】
しかも、本実施形態は、コンデンサ３１ａの容量を適宜設定すれば、低雑音増幅器５０に比べ、より広範囲にわたって容量の調整が可能になる。そのため、使用温度の変動範囲が大きい場合等、広範囲にわたりカスコードアンプ２１の高周波特性を変更したい場合などに有用である。
【００５７】
《発明の実施形態７》
図１０は、本発明の実施形態７に係る低雑音増幅器７０の構成を示すブロック図である。低雑音増幅器７０は、同図に示すように、低雑音増幅器４０の抵抗付加回路４１を抵抗付加回路７１に置き換えて構成したものである。
【００５８】
具体的に、抵抗付加回路７１は、ＭＯＳトランジスタ７１ａとバイアス回路７１ｂとを備えている。
【００５９】
ＭＯＳトランジスタ７１ａは、ソースが制御回路１２の出力に接続され、ドレインがゲート接地トランジスタ２１ａのゲートに接続されている。
【００６０】
バイアス回路７１ｂは、低雑音増幅器７０の外部からの制御に応じ、ＭＯＳトランジスタ７１ａのゲートの電位を制御するようになっている。
【００６１】
したがって、ＭＯＳトランジスタ７１ａは、バイアス回路７１ｂによって印加される電位に応じて抵抗値が変化する負荷素子として機能する。そのため、本実施形態は、制御回路１２とカスコードアンプ２１間の時定数の調整が可能になる。それゆえ、カスコードアンプ２１の動作と非動作を切り替える際に生じるスイッチノイズを、より効果的に軽減することが可能になる。
【００６２】
《発明の実施形態８》
図１１は、本発明の実施形態８に係る低雑音増幅器８０の構成を示すブロック図である。低雑音増幅器８０は、同図に示すように、低雑音増幅器４０の抵抗付加回路４１を抵抗付加回路８１に置き換えて構成したものである。
【００６３】
抵抗付加回路８１は、抵抗４１ａを複数備えている（図１１の例では２個）。それぞれの抵抗４１ａは、低雑音増幅器８０の外部からの制御に応じ、制御回路１２とゲート接地トランジスタ２１ａのゲートとを接続するか否かを切り替えできるように構成されている。
【００６４】
したがって、本実施形態においてもやはり、制御回路１２とカスコードアンプ２１間の時定数の調整が可能になる。
【００６５】
しかも、本実施形態では、抵抗４１ａの抵抗値を適宜設定すれば、低雑音増幅器７０に比べより広範囲にわたって抵抗値の調整が可能になる。そのため、使用温度の変動範囲が大きい場合等、広範囲にわたり時定数を変更したい場合などに有用である。
【００６６】
《発明の実施形態９》
図１２は、本発明の実施形態９に係る低雑音増幅器９０の構成を示すブロック図である。低雑音増幅器９０は、同図に示すように、低雑音増幅器７０の容量付加回路３１を、容量付加回路５１と容量付加回路６１とに置き換えて構成したものである。したがって、本実施形態では、例えば容量付加回路６１を、広範囲に容量を変更できるように、コンデンサ３１ａの値を選択して構成すれば、容量付加回路６１で広範囲の容量調整を行ない、容量付加回路５１で容量の微調整を行なうようにできる。すなわち、本実施形態は、広範囲かつ高精度な時定数の調整が可能になる。
【００６７】
《発明の実施形態１０》
図１３は、本発明の実施形態１０に係る低雑音増幅器１００の構成を示すブロック図である。低雑音増幅器１００は、同図に示すように、低雑音増幅器９０の抵抗付加回路７１を抵抗付加回路８１に置き換えて構成したものである。したがって、本実施形態においてもやはり、より適切に、制御回路１２とカスコードアンプ２１間の時定数の調整が可能になる。
【００６８】
なお、実施形態３〜実施形態１０の各低雑音増幅器は、何れもＲＦ入力信号（ＲＦＩＮ）がソース接地トランジスタ２１ｂのゲートに入力されていたが、これらの実施形態の低雑音増幅器においても、実施形態２の変形例で示したように、ＲＦ入力信号をソース接地トランジスタ２１ｃのソースに入力するようにしてもよい。
【００６９】
また、各実施形態で説明した構成要素は、論理的に可能な範囲で、種々に組み合わせてもよい。例えば、実施形態７の低雑音増幅器７０に対して、実施形態８の抵抗付加回路８１を組み合わせれば、広範囲かつ高精度に抵抗の値調整が可能になる。すなわち、広範囲かつ高精度な時定数の調整が可能になる。
【００７０】
また、必ずしもデータ空白期間の全体について、増幅回路１１（もしくはカスコードアンプ２１）をオフにする必要はない。すなわち、データ空白期間の一部の期間において、増幅回路１１（もしくはカスコードアンプ２１）をオフに制御しても平均消費電力の削減は可能である。
【００７１】
また、カスコードアンプ２１は３個以上のトランジスタをカスコード接続して構成してもよい。この場合、高周波信号が入力されるトランジスタと、増幅動作のオン／オフを制御するトランジスタとが別個のトランジスタであれば、増幅動作の高速なオン／オフ制御、及び入力インピーダンスのばらつきによる周波数特性の劣化防止が可能になる。
【００７２】
また、ＩＲ方式の通信におけるインパルス信号は、上記の各実施形態に適用可能な信号の一例であり、この例に限らず、情報を含んだデータ期間と情報を含まないデータ空白期間とが交互に並んでいる入力信号であれば、適用が可能である。
【産業上の利用可能性】
【００７３】
本発明に係る低雑音増幅器は、ＩＲ方式の通信におけるインパルス信号のように、情報を含んだデータ期間と情報を含まないデータ空白期間とが交互に並んでいる入力信号を増幅する場合に、信号が入力されている期間にも消費電力を制御できるので、低消費電力化が可能になるという効果を有し、上記入力信号を増幅する低雑音増幅器や、その低雑音増幅器を用いた無線通信システム等として有用である。
【図面の簡単な説明】
【００７４】
【図１】図１は、実施形態１に係る低雑音増幅器１０の構成を示すブロック図である。
【図２】図２は、ＲＦ入力信号ＲＦＩＮ、制御信号、及び出力信号ＲＦＯＵＴのタイミングチャートである。
【図３】図３は、実施形態２に係る低雑音増幅器２０の構成を示すブロック図である。
【図４】図４は、実施形態２の変形例に係る低雑音増幅器の構成を示すブロック図である。
【図５】図５は、実施形態３に係る低雑音増幅器３０の構成を示すブロック図である。
【図６】図６は、実施形態４に係る低雑音増幅器４０の構成を示すブロック図である。
【図７】図７は、シミュレーションで得た時定数設定の効果を示す図である。
【図８】図８は、実施形態５に係る低雑音増幅器５０の構成を示すブロック図である。
【図９】図９は、実施形態６に係る低雑音増幅器６０の構成を示すブロック図である。
【図１０】図１０は、実施形態７に係る低雑音増幅器７０の構成を示すブロック図である。
【図１１】図１１は、実施形態８に係る低雑音増幅器８０の構成を示すブロック図である。
【図１２】図１２は、実施形態９に係る低雑音増幅器９０の構成を示すブロック図である。
【図１３】図１３は、実施形態１０に係る低雑音増幅器１００の構成を示すブロック図である。
【符号の説明】
【００７５】
１０      低雑音増幅器
１１      増幅回路
１２      制御回路
２０      低雑音増幅器
２１      カスコードアンプ
２１ａ    ゲート接地トランジスタ
２１ｂ    ソース接地トランジスタ
２１ｃ    ソース接地トランジスタ
２２      負荷素子
２３      バイアス回路
２４      入力用コンデンサ
３０      低雑音増幅器
３１      容量付加回路
３１ａ    コンデンサ
４０      低雑音増幅器
４１      抵抗付加回路
４１ａ    抵抗
５０      低雑音増幅器
５１      容量付加回路
５１ａ    ＭＯＳトランジスタ
５１ｂ    バイアス回路
６０      低雑音増幅器
６１      容量付加回路
７０      低雑音増幅器
７１      抵抗付加回路
７１ａ    ＭＯＳトランジスタ
７１ｂ    バイアス回路
８０      低雑音増幅器
８１      抵抗付加回路
９０      低雑音増幅器
１００      低雑音増幅器
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2008035480.tif 000016
【図２】
2008035480.tif 000017
【図３】
2008035480.tif 000018
【図４】
2008035480.tif 000019
【図５】
2008035480.tif 000020
【図６】
2008035480.tif 000021
【図７】
2008035480.tif 000022
【図８】
2008035480.tif 000023
【図９】
2008035480.tif 000024
【図１０】
2008035480.tif 000025
【図１１】
2008035480.tif 000026
【図１２】
2008035480.tif 000027
【図１３】
2008035480.tif 000028
【国際調査報告】
2008035480.tif 000029
2008035480.tif 000030
2008035480.tif 000031
2008035480.tif 000032