【手続補正書】
【提出日】平成17年10月17日(2005.10.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  メモリセルがマトリックス状に配置され且つ複数のブロックに分割されたメモリセルアレイと、前記メモリセルアレイ内に設けられ前記メモリセルが同一行に同数接続された複数のワード線と、行を選択する行選択線とブロックを選択するブロック選択線とが入力端に接続され、前記複数のワード線のうちの所定のワード線を選択するワード線選択回路と、行方向にある前記各メモリセルの電流経路を所定の行毎に接続する共通電源線と、行アドレス信号に基づいて前記行選択線を選択するための選択信号を出力する行デコーダとを備えた半導体記憶装置において、
前記各共通電源線と電源との間にそれぞれ接続され、通常動作モードまたはテストモードの切替えを指示する動作モード切替え信号と前記行デコーダから与えられる前記選択信号とを入力し、前記動作モード切替え信号がテストモードヘの切替えを指示する場合には、前記選択信号により前記各共通電源線のうちの何れかを選択して、選択された共通電源線と電源とを接続すると共に、残りの共通電源線と電源との間を遮断し、前記動作モード切替え信号が通常動作モードへの切替えを指示する場合には、前記共通電源線の全てを電源に接続する選択手段と、  前記動作モード切替え信号がテストモードヘの切替えを指示する場合に、不良セル特定用制御を実行するために装置外部より供給されるアドレス出力制御信号に基づいて、前記行デコーダに供給する行アドレス信号を制御するアドレス出力制御手段とを設けたことを特徴とする半導体記憶装置。
【請求項２】  前記不良セル特定用制御は、
前記行選択線のうちの所定本数を同時に選択し得られた第１の大領域とその残りの第２の大領域とにおいてリーク電流値が所定値よりも大きい領域を特定し、特定された第１または第２の大領域においてさらに所定本数の行選択線を同時に選択し得られた第１の小領域とその残りの第２の小領域においてリーク電流値が所定値よりも大きい領域を特定し、同様の処理を繰り返し実行してリーク電流値が所定値よりも大きい行選択線を特定する制御であって、
前記アドレス出力制御手段に供給される前記アドレス出力制御信号は、前記不良セル特定用制御を実行すべく、前記行アドレス信号を制御して前記行選択線を選択するための制御信号であることを特徴とする請求項１記載の半導体記憶装置。
【請求項３】  メモリセルがマトリックス状に配置されて成るメモリセルアレイの列方向に配設され、前記各メモリセルのデータ転送ゲートの一端に接続された複数のビット線と、列アドレス信号に基づいて列選択線に列選択信号を出力する列デコーダと、前記列選択信号に基づいて、前記複数のビット線から所定のビット線を選択する列選択スイッチと、前記列選択スイッチを介して前記各ビット線にそれぞれ接続された複数のデータ線とを備えた半導体記憶装置において、
通常動作モードまたはテストモードの切替えを指示する動作モード切替え信号がテストモードを指示する場合には、前記各ビット線の一端に接続された電源ラインから各ビット線への電源供給を遮断するテストモード切替え制御手段と、
前記テストモード時に、前記列選択スイッチで選択されたビット線のリーク電流を検知すべく、該ビット線に対して前記列選択スイッチを介してテスト用の電源を供給するためのテスト用電源端子とを設けたことを特徴とする半導体記憶装置。
【請求項４】  メモリセルがマトリックス状に配置されて成るメモリセルアレイの列方向に配設され、前記各メモリセルのデータ転送ゲートの一端に接続された複数のビット線と、列アドレス信号に基づいて列選択線に列選択信号を出力する列デコーダと、前記列選択信号に基づいて、前記複数のビット線から所定のビット線を選択する列選択スイッチと、前記列選択スイッチを介して前記各ビット線にそれぞれ接続された複数のデータ線とを備えた半導体記憶装置において、
通常動作モードまたはテストモードの切替えを指示する動作モード切替え信号がテストモードを指示する場合には、前記各ビット線の一端に接続された電源ライン、及びデータ線に接続された電源ラインからの電源供給を遮断するテストモード切替え制御手段と、
テスト用の電源を供給するためのテスト用電源端子と、
前記テスト用電源端子とグランドとの間に接続され、前記テストモード時に前記列選択スイッチで選択されたビット線のみに対して、該ビット線のリーク電流を検知すべく前記テスト用の電源を供給するビット線リーク負荷手段と、
前記動作モード切替え信号がテストモードヘの切替えを指示する場合に、不良ビット線特定用制御を実行するために装置外部より供給されるアドレス出力制御信号に基づいて、前記列デコーダに供給する列アドレス信号を制御するアドレス出力制御手段とを備え、
前記不良ビット線特定用制御は、前記列選択線のうちの所定本数を同時に選択し得られた第１の大領域とその残りの第２の大領域とにおいてリーク電流値が所定値よりも大きい領域を特定し、特定された第１または第２の大領域においてさらに所定本数の列選択線を同時に選択し得られた第１の小領域とその残りの第２の小領域においてリーク電流値が所定値よりも大きい領域を特定し、同様の処理を繰り返し実行してリーク電流値が所定値よりも大きい列選択線を特定する制御であって、
前記アドレス出力制御手段は、前記不良ビット線特定用制御を実行すべく、前記列アドレス信号を制御して前記列選択線を選択することを特徴とする半導体記憶装置。
【請求項５】  半導体記憶装置であって、
所定の数のメモリセルに同一行に同数接続された複数のワード線と、
行方向にある各メモリセルの電流経路に所定の行毎に接続する共通電源線と、
行を選択するために前記複数のワード線のそれぞれに接続された複数の行選択線と、
前記行選択線を選択するための行アドレスデコーダと、
前記共通電源線と電源との間に接続され、通常動作モードまたはテストモードの切替えを指示する動作モード切替え信号がテストモードヘの切替えを指示する場合には、前記共通電源線の内の第１のグループを選択して、選択された共通電源線と電源とを接続すると共に、前記共通電源線の内の第２のグループとしての残りの共通電源線と電源との間を遮断し、前記動作モード切替え信号が通常動作モードヘの切替えを指示する場合には、前記共通電源線の全てを電源に接続する選択手段と、を具備したことを特徴とする半導体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
請求項３記載の発明に係る半導体記憶装置では、メモリセルがマトリックス状に配置されて成るメモリセルアレイの列方向に配設され、前記各メモリセルのデータ転送ゲートの一端に接続された複数のビット線と、列アドレス信号に基づいて列選択線に列選択信号を出力する列デコーダと、前記列選択信号に基づいて、前記複数のビット線から所定のビット線を選択する列選択スイッチと、前記列選択スイッチを介して前記各ビット線にそれぞれ接続された複数のデータ線とを備えた半導体記憶装置において、  通常動作モードまたはテストモードの切替えを指示する動作モード切替え信号がテストモードを指示する場合には、前記各ビット線の一端に接続された電源ラインから各ビット線への電源供給を遮断するテストモード切替え制御手段と、
前記テストモード時に、前記列選択スイッチで選択されたビット線のリーク電流を検知すべく、該ビット線に対して前記列選択スイッチを介してテスト用の電源を供給するためのテスト用電源端子とを設けたことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
請求項４記載の発明に係る半導体記憶装置では、メモリセルがマトリックス状に配置されて成るメモリセルアレイの列方向に配設され、前記各メモリセルのデータ転送ゲートの一端に接続された複数のビット線と、列アドレス信号に基づいて列選択線に列選択信号を出力する列デコーダと、前記列選択信号に基づいて、前記複数のビット線から所定のビット線を選択する列選択スイッチと、前記列選択スイッチを介して前記各ビット線にそれぞれ接続された複数のデータ線とを備えた半導体記憶装置において、通常動作モードまたはテストモードの切替えを指示する動作モード切替え信号がテストモードを指示する場合には、前記各ビット線の一端に接続された電源ライン、及びデータ線に接続された電源ラインからの電源供給を遮断するテストモード切替え制御手段と、テスト用の電源を供給するためのテスト用電源端子と、前記テスト用電源端子とグランドとの間に接続され、前記テストモード時に前記列選択スイッチで選択されたビット線のみに対して、該ビット線のリーク電流を検知すべく前記テスト用の電源を供給するビット線リーク負荷手段と、前記動作モード切替え信号がテストモードヘの切替えを指示する場合に、不良ビット線特定用制御を実行するために装置外部より供給されるアドレス出力制御信号に基づいて、前記列デコーダに供給する列アドレス信号を制御するアドレス出力制御手段とを備え、前記不良ビット線特定用制御は、前記列選択線のうちの所定本数を同時に選択し得られた第１の大領域とその残りの第２の大領域とにおいてリーク電流値が所定値よりも大きい領域を特定し、特定された第１または第２の大領域においてさらに所定本数の列選択線を同時に選択し得られた第１の小領域とその残りの第２の小領域においてリーク電流値が所定値よりも大きい領域を特定し、同様の処理を繰り返し実行してリーク電流値が所定値よりも大きい列選択線を特定する制御であって、前記アドレス出力制御手段は、前記不良ビット線特定用制御を実行すべく、前記列アドレス信号を制御して前記列選択線を選択することを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
請求項５記載の発明に係る半導体記憶装置では、半導体記憶装置であって、所定の数のメモリセルに同一行に同数接続された複数のワード線と、行方向にある各メモリセルの電流経路に所定の行毎に接続する共通電源線と、行を選択するために前記複数のワード線のそれぞれに接続された複数の行選択線と、前記行選択線を選択するための行アドレスデコーダと、前記共通電源線と電源との間に接続され、通常動作モードまたはテストモードの切替えを指示する動作モード切替え信号がテストモードヘの切替えを指示する場合には、前記共通電源線の内の第１のグループを選択して、選択された共通電源線と電源とを接続すると共に、前記共通電源線の内の第２のグループとしての残りの共通電源線と電源との間を遮断し、前記動作モード切替え信号が通常動作モードヘの切替えを指示する場合には、前記共通電源線の全てを電源に接続する選択手段と、を具備したことを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】削除
【補正の内容】
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】削除
【補正の内容】