(57)【要約】  この発明は、製造工程を削減することができるプラズマディスプレイパネルに関する。  この発明のプラズマディスプレイパネル（１０）は、放電空間（ＤＳ）を介して向かい合う第１基板（ＦＳ）及び第２基板（ＲＳ）を有する。第１基板には、第１方向（Ｄ１）に延びる第１バス電極（Ｘｂ）及び第２バス電極（Ｙｂ）が設けられる。第２基板には、第１方向と直交する第２方向（Ｄ２）に延びる隔壁（ＢＲ１）が設けられる。第１バス電極には第１表示電極（Ｘｔ）が、第２バス電極には第２表示電極（Ｙｔ）が、それぞれ接続され、いずれも第２方向に延びている。第１基板には、さらに、第１及び第２バス電極並びに第１及び第２表示電極を覆う誘電体層（ＤＬ）が設けられ、誘電体層の上には、隔壁に対向する位置にアドレス電極（ＡＥ）が設けられる。保護層（ＰＬ）は、誘電体層及びアドレス電極を直接覆うように形成され、放電空間に露出している。
2008126147.tif 000002
【特許請求の範囲】
【請求項１】
放電空間を介して互いに対向する第１基板および第２基板と、
前記第１基板上に、第１方向に延在し、間隔を置いて配置された第１および第２バス電極と、
前記第２基板上に、前記第１方向に直交する第２方向に延在し、間隔を置いて配置された複数の第１隔壁と、
前記第１および第２バス電極と前記第１隔壁とで囲われる領域に形成されたセルと、
前記各セル内に配置され、前記第１バス電極に接続され、前記第１バス電極から前記第２バス電極に向けて延在する第１表示電極と、
前記各セル内に配置され、前記第２バス電極に接続され、前記第２バス電極から前記第１バス電極に向けて延在し、前記第１表示電極との対向部を有する第２表示電極と、
前記第１基板上に設けられ、前記第１および第２バス電極と前記第１および第２表示電極を覆う誘電体層と、
前記誘電体層上に設けられ、前記第１隔壁に対向する位置に配置された複数のアドレス電極と、
前記誘電体層上に設けられ、前記誘電体層の表面および前記アドレス電極を覆い、前記セルの放電空間に露出された保護層とを備えていることを特徴とするプラズマディスプレイパネル。
【請求項２】
請求項１のプラズマディスプレイパネルにおいて、
前記アドレス電極から前記各セルの前記第２表示電極側に突出し、前記保護層に覆われた突出部を備えていることを特徴とするプラズマディスプレイパネル。
【請求項３】
請求項２記載のプラズマディスプレイパネルにおいて、
前記第１および第２表示電極は、前記第１方向に沿って前記アドレス電極に隣接して両側にそれぞれ配置され、前記第２方向に沿って互いに対向し、
前記突出部は、前記第２表示電極の先端と前記第１バス電極との隙間に突出していることを特徴とするプラズマディスプレイパネル。
【請求項４】
請求項２記載のプラズマディスプレイパネルにおいて、
前記第１および第２表示電極は、前記第１方向に沿って前記アドレス電極に隣接して両側にそれぞれ配置され、前記第２方向に沿って互いに対向し、
前記突出部は、前記第１表示電極の先端と前記第２バス電極との隙間に向けて突出していることを特徴とするプラズマディスプレイパネル。
【請求項５】
請求項１記載のプラズマディスプレイパネルにおいて、
前記アドレス電極は、前記第１隔壁の中心から隣接する前記第２表示電極側に片寄って配置されていることを特徴とするプラズマディスプレイパネル。
【請求項６】
請求項１記載のプラズマディスプレイパネルにおいて、
前記誘電体層は、シリコン酸化膜で形成されていることを特徴とするプラズマディスプレイパネル。
【請求項７】
請求項１記載のプラズマディスプレイパネルにおいて、
前記第１および第２バス電極と前記アドレス電極とが互いに交差する交差部における前記第１、第２バス電極およびアドレス電極のうちの少なくとも１つの配線幅は、その電極の前記交差部を除く部分の配線幅より細く形成されることを特徴とするプラズマディスプレイパネル。
【請求項８】
請求項１記載のプラズマディスプレイパネルにおいて、
前記第２基板上に、前記第１および第２バス電極に対向する位置に配置された第２隔壁を備えていることを特徴とするプラズマディスプレイパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置に使用するプラズマディスプレイパネルに関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（ＰＤＰ）は、２枚のガラス基板を互いに貼り合わせて構成されており、ガラス基板の間に形成される空間に放電光を発生させることで画像を表示する。画像における画素に対応するセルは、自発光型であり、放電により発生する紫外線を受けて赤、緑、青の可視光を発生する蛍光体が塗布されている。
３電極構造のＰＤＰは、Ｘ電極およびＹ電極間でサステイン放電を発生させることで、画像を表示する。サステイン放電を発生させるセル（点灯させるセル）は、例えば、Ｙ電極およびアドレス電極間で選択的にアドレス放電を発生させることにより、選択される。【０００３】
一般的なＰＤＰでは、Ｘ電極およびＹ電極は前面ガラス基板に配置され、アドレス電極は背面ガラス基板に配置されている。また、近年、Ｘ電極およびＹ電極とアドレス電極の３電極を前面ガラス基板に配置したＰＤＰが提案されている（例えば、特許文献１参照）。前面ガラス基板上に３電極を有するＰＤＰは、一般的に、Ｘ電極およびＹ電極を覆う第１誘電体層と、この第１誘電体層上に設けられたアドレス電極を覆う第２誘電体層とを有している。そして、この第２誘電体層上に、放電によるイオン衝突から誘電体層を保護する保護層が設けられている。
【特許文献１】特開２００３−２５７３２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前面ガラス基板上に３電極を有する従来のＰＤＰでは、Ｘ電極およびＹ電極上に２層の誘電体層が形成されるため、前面ガラス基板上に誘電体層を形成するための製造工程が増加する。また、２層の誘電体層が形成されることにより、誘電体層全体の厚さが厚くなるため、サステイン放電を発生させるために印加されるＸ、Ｙ電極間の電圧は、高くなる。
さらに、前面ガラス基板上に３電極を有する従来のＰＤＰでは、アドレス電極の両側のセルのＹ電極は、セルの間に配置されるアドレス電極との距離が近いため、Ｙ電極とアドレス電極間でアドレス放電を発生させるときに、隣接するセルで誤放電が発生するおそれがある。【０００５】
本発明の目的は、前面ガラス基板上に３電極を有するＰＤＰにおいて、製造工程を削減することである。また、本発明の目的は、前面ガラス基板上に３電極を有するＰＤＰにおいて、Ｘ、Ｙ電極間の駆動電圧を低減することにより、消費電力の増加を抑制することである。さらに、本発明の目的は、前面ガラス基板上に３電極を有するＰＤＰにおいて、アドレス放電を行う際の隣接するセルでの誤放電を防止することである。
【課題を解決するための手段】
【０００６】
プラズマディスプレイパネルは、放電空間を介して互いに対向する第１基板および第２基板を有している。第１基板上には、第１方向に延在し、間隔を置いて配置された第１および第２バス電極が設けられている。また、第２基板上には、第１方向に直交する第２方向に延在し、間隔を置いて配置された複数の第１隔壁が設けられている。そして、セルは、第１および第２バス電極と第１隔壁とで囲われる領域に形成される。【０００７】
各セル内には、第１バス電極に接続され、第１バス電極から第２バス電極に向けて延在する第１表示電極が設けられている。さらに、各セル内には、第２バス電極に接続され、第２バス電極から第１バス電極に向けて延在し、第１表示電極との対向部を有する第２表示電極が設けられている。
また、第１基板上には、第１および第２バス電極と第１および第２表示電極を覆う誘電体層が設けられ、この誘電体層上には、第１隔壁に対向する位置に配置された複数のアドレス電極が設けられている。さらに、誘電体層上には、誘電体層の表面およびアドレス電極を覆い、セルの放電空間に露出された保護層が設けられている。
【発明の効果】
【０００８】
本発明では、前面ガラス基板上に３電極を有するＰＤＰにおいて、製造工程を削減できる。また、本発明では、前面ガラス基板上に３電極を有するＰＤＰにおいて、Ｘ、Ｙ電極間の駆動電圧を低減することにより、消費電力の増加を抑制できる。さらに、本発明では、前面ガラス基板上に３電極を有するＰＤＰにおいて、アドレス放電を行う際の隣接するセルでの誤放電を防止できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態を示す分解斜視図である。
【図２】図１に示したＰＤＰの要部の説明図である。
【図３】図１に示したＰＤＰの要部の断面図である。
【図４】図１に示した背面基板部の概要を示す説明図である
【図５】図１に示したＰＤＰを用いて構成されたプラズマディスプレイ装置の一例を示す分解斜視図である。
【図６】図５に示した回路部の概要を示すブロック図である。
【図７】図１に示したＰＤＰに画像を表示するためのサブフィールドの放電動作の例を示す波形図である。
【図８】本発明の第２の実施形態におけるＰＤＰの要部の説明図である。
【図９】本発明の第２の実施形態におけるＰＤＰの要部の断面図である。
【図１０】本発明の第３の実施形態におけるＰＤＰの要部の説明図である。
【図１１】本発明の第３の実施形態におけるＰＤＰの要部の断面図である。
【図１２】本発明の第４の実施形態におけるＰＤＰの要部の説明図である。
【図１３】本発明の第４の実施形態におけるＰＤＰの要部の断面図である。
【図１４】本発明の第５の実施形態におけるＰＤＰの要部の説明図である。
【図１５】本発明の第５の実施形態におけるＰＤＰの要部の断面図である。
【図１６】本発明の第６の実施形態におけるＰＤＰの要部の説明図である。
【図１７】本発明の第７の実施形態を示す分解斜視図である。
【図１８】図１７に示したＰＤＰの要部の説明図である。
【図１９】図１７に示したＰＤＰの要部の断面図である。
【図２０】図１７に示した背面基板部の概要を示す説明図である。
【図２１】本発明の変形例におけるＰＤＰの要部の説明図である。
【図２２】本発明の変形例におけるＰＤＰの要部の断面図である。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の第１の実施形態を示している。図中の矢印Ｄ１は、第１方向Ｄ１を示し、矢印Ｄ２は、第１方向Ｄ１に画像表示面に平行な面内で直交する第２方向Ｄ２を示している。プラズマディスプレイパネル１０（以下、ＰＤＰとも称する）は、画像表示面を構成する前面基板部１２と、前面基板部１２に対向する背面基板部１４とにより構成されている。前面基板部１２と背面基板部１４の間（より詳細には、背面基板部１４の凹部）に放電空間ＤＳが形成される。【００１１】
前面基板部１２は、繰り返して放電を発生させるために、ガラス基材ＦＳ（第１基板）上（図では下側）に第１方向Ｄ１に沿って平行に形成され、第２方向Ｄ２に沿って交互に形成されたＸバス電極Ｘｂ（第１バス電極）およびＹバス電極Ｙｂ（第２バス電極）を有している。Ｘバス電極Ｘｂには、Ｘバス電極ＸｂからＹバス電極Ｙｂに向けて第２方向Ｄ２に延在するＸ透明電極Ｘｔ（第１表示電極）が接続されている。また、Ｙバス電極Ｙｂには、Ｙバス電極ＹｂからＸバス電極Ｘｂに向けて第２方向Ｄ２に延在するＹ透明電極Ｙｔ（第２表示電極）が接続されている。【００１２】
ここで、Ｘバス電極ＸｂおよびＹバス電極Ｙｂは、金属材料等で形成された不透明な電極であり、Ｘ透明電極ＸｔおよびＹ透明電極Ｙｔは、ＩＴＯ膜等で形成された光を透過する透明電極である。なお、透明電極ＸｔおよびＹｔは、それぞれが当接するバス電極ＸｂおよびＹｂとガラス基材ＦＳとの間全面に配置されることもある。また、透明電極ＸｔおよびＹｔは、バス電極ＸｂおよびＹｂと同じ材料（金属材料等）で、バス電極ＸｂおよびＹｂと一体に形成されてもよい。そして、Ｘ電極ＸＥ（維持電極）は、Ｘバス電極ＸｂおよびＸ透明電極Ｘｔにより構成され、Ｙ電極ＹＥ（走査電極）は、Ｙバス電極ＹｂおよびＹ透明電極Ｙｔにより構成される。【００１３】
電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔは、誘電体層ＤＬに覆われている。例えば、誘電体層ＤＬは、ＣＶＤ法により形成された二酸化シリコン膜（ＳｉＯ２膜、シリコン酸化膜）である。そして、誘電体層ＤＬ上（図では下側）には、バス電極Ｘｂ、Ｙｂの直交方向（第２方向Ｄ２）に延在する複数のアドレス電極ＡＥが設けられている。アドレス電極ＡＥおよび誘電体層ＤＬの表面は、ＭｇＯ等の保護層ＰＬに覆われている。保護層ＰＬは、放電空間ＤＳに露出しており、放電によるイオン衝突からアドレス電極ＡＥおよび誘電体層ＤＬを保護する。すなわち、この実施形態では、アドレス電極ＡＥを覆う２層目の誘電体層が形成されずに、保護層ＰＬがアドレス電極ＡＥおよび１層目の誘電体層ＤＬ上に直接形成されている。【００１４】
放電空間ＤＳを介して前面基板部１２に対向する背面基板部１４は、ガラス基材ＲＳ（第２基板）上に、互いに平行に形成された第１隔壁（バリアリブ）ＢＲ１を有している。隔壁ＢＲ１は、バス電極Ｘｂ、Ｙｂに直交する方向（第２方向Ｄ２）に延伸し、アドレス電極ＡＥに対向している。換言すれば、アドレス電極ＡＥは、隔壁ＢＲ１に対向する位置に配置されている。隔壁ＢＲ１により、セルの側壁が構成される。さらに、隔壁ＢＲ１の側面と、互いに隣接する隔壁ＢＲ１の間のガラス基材ＲＳ上とには、紫外線により励起されて赤（Ｒ）、緑（Ｇ）、青（Ｂ）の可視光を発生する蛍光体ＰＨｒ、ＰＨｇ、ＰＨｂが、それぞれ塗布されている。【００１５】
ＰＤＰ１０の１つの画素は、赤、緑および青の光を発生する３つのセルにより構成される。ここで、１つのセル（一色の画素）は、バス電極Ｘｂ、Ｙｂと隔壁ＢＲ１とで規定される放電空間ＤＳに形成される。このように、ＰＤＰ１０は、画像を表示するためにセルをマトリックス状に配置し、かつ互いに異なる色の光を発生する複数種のセルを交互に配列して構成されている。特に図示していないが、バス電極Ｘｂ、Ｙｂに沿って形成されたセルにより、表示ラインが構成される。【００１６】
ＰＤＰ１０は、前面基板部１２および背面基板部１４を、保護層ＰＬと隔壁ＢＲ１が互いに接するように貼り合わせ、Ｎｅ、Ｘｅ等の放電ガスを放電空間ＤＳに封入することで構成される。
図２および図３は、図１に示したＰＤＰ１０の要部を示している。図２は、画像表示面側（図３の上側）から見た電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔ、ＡＥおよび隔壁ＢＲ１の状態を示している。図３は、図２のＡ−Ａ’線に沿う断面を示している。【００１７】
画像表示面側から見た場合、アドレス電極ＡＥは、隔壁ＢＲ１に重なる位置に設けられている。上述したように、セルＣ１は、バス電極Ｘｂ、Ｙｂと隔壁ＢＲ１とで囲われる領域（図２の太い破線で囲んだ領域）に形成される。
Ｘ透明電極ＸｔおよびＹ透明電極Ｙｔは、セルＣ１毎に設けられ、第２方向Ｄ２に沿って対向している。さらに、透明電極Ｙｔは、画像表示面側から見た場合、自身の左側に位置するアドレス電極ＡＥに対向している。このため、アドレス電極ＡＥと透明電極Ｙｔ間に電圧を印加することにより、着目するセルＣ１の放電空間ＤＳでアドレス放電を発生させることができる。このとき、隔壁ＢＲ１も誘電体層の一部として作用し、アドレス電極ＡＥと透明電極Ｙｔ間の電界が放電空間ＤＳに生ずる。【００１８】
また、図３に示すように、透明電極Ｘｔ、Ｙｔと放電空間ＤＳとの間には、誘電体層ＤＬおよび保護層ＰＬが形成されている。換言すれば、保護層ＰＬは、誘電体層ＤＬに接して設けられ、誘電体層ＤＬの表面およびアドレス電極ＡＥを覆い、セルＣ１の放電空間ＤＳに露出している。後述する図７に示すサステイン期間の放電（サステイン放電）に必要な壁電荷は、透明電極Ｘｔ、Ｙｔに対応する位置の保護層ＰＬの表面に蓄積される。ＰＤＰ１０では、透明電極Ｘｔ、Ｙｔ上の誘電体層が誘電体層ＤＬの１層のみのため、透明電極Ｘｔ、Ｙｔ上に２層の誘電体層が形成されるＰＤＰに比べて、製造工程を削減できる。【００１９】
さらに、ＰＤＰ１０では、誘電体層が誘電体層ＤＬの１層のみのため、誘電体層全体の厚さを、透明電極Ｘｔ、Ｙｔ上に２層の誘電体層が形成されるＰＤＰに比べて薄くでき、透明電極Ｘｔ、Ｙｔ間に発生する電界強度を高くできる。したがって、ＰＤＰ１０は、透明電極Ｘｔ、Ｙｔに対応する位置の保護層ＰＬの表面に多くの壁電荷を蓄積させることができ、サステイン放電を発生させるために印加される透明電極Ｘｔ、Ｙｔ間の電圧を低くできる。この結果、走査電極ＹＥおよび維持電極ＸＥ間の駆動電圧を低減でき、消費電力の増加を抑制できる。【００２０】
また、表示ラインＤＳＬに沿って配置される透明電極Ｘｔ、Ｙｔは、第１方向Ｄ１に沿って交互に配置されている。したがって、アドレス電極ＡＥを挟んで第１方向Ｄ１に隣接する一対のセルＣ１において、アドレス電極ＡＥの第１方向Ｄ１側の一方（図の右側）に、一方のセルＣ１の透明電極Ｙｔ（走査電極）が隣接し、アドレス電極ＡＥの第１方向Ｄ１側の他方（図の左側）に、他方のセルＣ１の透明電極Ｘｔ（維持電極）が隣接する。換言すれば、アドレス電極ＡＥを挟んで第１方向Ｄ１に隣接する一対のセルＣ１において、アドレス電極ＡＥは、一方の透明電極Ｙｔのみに対向する。【００２１】
したがって、着目するセルＣ１のアドレス電極ＡＥと透明電極Ｙｔ間でアドレス放電を発生させるとき（アドレス期間）に、隣接するセルＣ１で誤放電が発生することを防止できる。これにより、前面基板部１２と背面基板部１４とを貼り合わせる時にアドレス電極ＡＥの位置が、隔壁ＢＲ１の中心から、対応する透明電極Ｙｔと反対側（透明電極Ｘｔ側）にずれた場合でも、隣接するセルＣ１で誤放電が発生しない。このため、ガラス基材ＦＳ（前面ガラス基板）上に３電極を有するＰＤＰにおいて、前面基板部１２と背面基板部１４とを貼り合わせる時の組立精度を高くする必要がなく、組立工程を簡易にできる。【００２２】
図４は、図１に示した背面基板部１４の概要を示している。ガラス基材ＲＳの周辺部には、排気空間ＥＳからガラス基材ＲＳの外面まで貫通する排気孔ＥＨが設けられている。これにより、組み立てられたＰＤＰの放電空間ＤＳを真空状態に設定でき、放電ガスを放電空間ＤＳに封入できる。また、放電空間ＤＳおよび排気空間ＥＳは、サンドブラスト法等により、ガラス基材ＲＳを直接彫り込んで形成される。すなわち、隔壁ＢＲ１は、ガラス基材ＲＳを直接彫り込むことにより形成される。これにより、例えば、隔壁ＢＲ１を形成するための焼成工程を必要としないため、ＰＤＰの製造コストを低減できる。多くの場合、この焼成工程の焼成炉は電気をエネルギーとしており、この焼成工程を無くすことは電気エネルギーの削減にもなる。なお、放電空間ＤＳは、ペースト状の隔壁材料を塗布し、乾燥、サンドブラスト、焼成工程を経て形成されてもよい。また、隔壁ＢＲ１を印刷による積層で形成してもよい。【００２３】
図５は、図１に示したＰＤＰ１０を用いて構成されたプラズマディスプレイ装置の一例を示している。プラズマディスプレイ装置（以下、ＰＤＰ装置とも称する）は、ＰＤＰ１０、ＰＤＰ１０の画像表示面１６側（光の出力側）に設けられる光学フィルタ２０、ＰＤＰ１０の画像表示面１６側に配置された前筐体３０、ＰＤＰ１０の背面１８側に配置された後筐体４０およびベースシャーシ５０、ベースシャーシ５０の後筐体４０側に取り付けられ、ＰＤＰ１０を駆動するための回路部６０、およびＰＤＰ１０をベースシャーシ５０に貼り付けるための両面接着シート７０を有している。回路部６０は、複数の部品で構成されるため、図では、破線の箱で示している。光学フィルタ２０は、前筐体３０の開口部３２に取り付けられる保護ガラス（図示せず）に貼付される。なお、光学フィルタ２０に電磁波遮蔽機能を持たせることもある。また、光学フィルタ２０は、保護ガラスではなく、ＰＤＰ１０の画像表示面１６側に直接貼付されることもある。【００２４】
図６は、図１に示したＰＤＰ１０を駆動するための回路部６０の概要を示している。回路部６０は、バス電極Ｘｂに共通のパルスを印加するＸドライバＸＤＲＶ、バス電極Ｙｂに選択的にパルスを印加するＹドライバＹＤＲＶ、アドレス電極ＡＥに選択的にパルスを印加するアドレスドライバＡＤＲＶ、ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶの動作を制御する制御部ＣＮＴおよび電源部ＰＷＲを有している。ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶは、ＰＤＰ１０を駆動する駆動部として動作する。電源部ＰＷＲは、ドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに供給する電源電圧Ｖｓｃ、Ｖｓ／２、−Ｖｓ／２、Ｖｓａ等を生成する。【００２５】
制御部ＣＮＴは、画像データＲ０−７、Ｇ０−７、Ｂ０−７に基づいて使用するサブフィールドを選択し、ドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに制御信号ＹＣＮＴ、ＸＣＮＴ、ＡＣＮＴを出力する。ここで、サブフィールドは、ＰＤＰ１０の１画面を表示するための１フィールドが分割されたフィールドであり、サブフィールド毎にサステイン放電の回数が設定されている。そして、画素を構成するセルＣ１毎に、使用するサブフィールドを選択することにより、多階調の画像が表示される。【００２６】
図７は、図１に示したＰＤＰ１０に画像を表示するためのサブフィールドにおける放電動作の一例を示している。図中の星印は、放電の発生を示している。各サブフィールドＳＦは、リセット期間ＲＳＴ、アドレス期間ＡＤＲ、サステイン期間ＳＵＳおよび消去期間ＥＲＳにより構成される。なお、消去期間ＥＲＳは、点灯したセルのみの壁電荷を減少させるための放電を発生させる期間のため、サステイン期間ＳＵＳに含めて定義される場合もある。【００２７】
まず、リセット期間ＲＳＴでは、緩やかに下降する負の電圧（鈍波）が、維持電極ＸＥ（バス電極Ｘｂおよび透明電極Ｘｔ）に印加され、正の電圧が、走査電極ＹＥ（バス電極Ｙｂおよび透明電極Ｙｔ）に印加される（図７（ａ））。そして、維持電極ＸＥは、負の書き込み電圧に維持され、緩やかに上昇する正の書き込み電圧（書き込み鈍波）が走査電極ＹＥに印加される（図７（ｂ））。これにより、セルの発光を抑えながら維持電極ＸＥと走査電極ＹＥに正と負の壁電荷がそれぞれ蓄積される。次に、維持電極ＸＥに正の調整電圧が印加され、負の調整電圧（調整鈍波）が走査電極ＹＥに印加される（図７（ｃ））。これにより、維持電極ＸＥと走査電極ＹＥにそれぞれ蓄積された正と負の壁電荷の量が減るとともに、全てのセルの壁電荷が等しくなる。なお、例えば、正の調整電圧は、電圧Ｖｓ／２より低い電圧であり、負の調整電圧の最小値は、電圧−Ｖｓ／２より高い電圧である。【００２８】
アドレス期間ＡＤＲでは、アドレス放電時に陽極となるスキャン電圧が維持電極ＸＥに印加され、アドレス放電時に陰極となるスキャンパルスが走査電極ＹＥに印加され、アドレス放電時に陽極となるアドレスパルス（電圧Ｖｓａ）が、点灯するセルに対応するアドレス電極ＡＥに印加される（図７（ｄ））。スキャンパルスとアドレスパルスにより選択されたセルは、一時的に放電する。すなわち、走査電極ＹＥとアドレス電極ＡＥ間には、放電を発生させる最低電圧（放電開始電圧）以上の電圧が印加され、維持電極ＸＥとアドレス電極ＡＥ間には、放電開始電圧より低い電圧が印加される。これにより、上述した図２で説明したように、着目するセルのアドレス電極ＡＥと走査電極ＹＥ間でアドレス放電を発生させるときに、隣接するセルの維持電極ＸＥとアドレス電極ＡＥ間で誤放電が発生することを防止できる。なお、時間ｔｄ（アドレス期間ＡＤＲの放電遅れ）は、スキャンパルスが走査電極ＹＥに印加されてからアドレス放電が発生するまでの時間である。アドレス電極ＡＥの波形に示される２回目のアドレスパルスは、他の表示ラインの放電セルを選択するために印加される（図７（ｅ））。【００２９】
サステイン期間ＳＵＳでは、負および正のサステインパルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加される（図７（ｆ、ｇ））。これにより、点灯したセルの放電状態が維持される。互いに極性の異なるサステインパルスが、維持電極ＸＥおよび走査電極ＹＥに繰り返して印加されることにより、サステイン期間ＳＵＳに点灯したセルの放電が繰り返し行われる。上述したように、この実施形態では、透明電極Ｘｔ、Ｙｔ上の誘電体層ＤＬが薄いため、透明電極Ｘｔ、Ｙｔに対応する位置の保護層ＰＬの表面に多くの壁電荷を蓄積させることができる。この結果、走査電極ＹＥおよび維持電極ＸＥに印加される電圧Ｖｓ／２、−Ｖｓ／２の絶対値を小さくできる。【００３０】
消去期間ＥＲＳでは、負の消去前パルスと正の高電圧の消去前パルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加され、放電が発生する（図７（ｈ））。これにより、壁電荷が、維持電極ＸＥおよび走査電極ＹＥに蓄積される。この際、走査電極ＹＥは、電圧Ｖｓ／２より高い電圧が印加されるため、蓄積される壁電荷の量は相対的に多くなる。次に、正の消去パルスと負の消去パルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加される（図７（ｉ））。これにより、放電が起こるが、２電極間に印加されている電圧値の差がサステイン期間ＳＵＳの電圧値の差よりも低いため、壁電荷の量がサステイン期間ＳＵＳに比べて減る。【００３１】
以上、第１の実施形態では、アドレス電極ＡＥを覆う２層目の誘電体層が形成されずに、保護層ＰＬがアドレス電極ＡＥおよび１層目の誘電体層ＤＬ上に直接形成されている。２層の誘電体層を形成する必要がないため、製造工程を削減できる。
さらに、透明電極Ｘｔ、Ｙｔと放電空間ＤＳとの間に形成される誘電体層全体の厚さを、１層の誘電体層ＤＬの厚さと同じにできるため、２層の誘電体層が形成されるＰＤＰに比べて、薄くできる。これにより、この実施形態では、透明電極Ｘｔ、Ｙｔに多くの壁電荷を蓄積させることができ、サステイン放電を発生させるために印加される透明電極Ｘｔ、Ｙｔ間の電圧を低くできる。この結果、走査電極ＹＥおよび維持電極ＸＥ間の駆動電圧を低減でき、消費電力の増加を抑制できる。【００３２】
また、透明電極Ｘｔ、Ｙｔが第１方向Ｄ１に沿って交互に配置されているため、アドレス電極ＡＥを介して隣接するセルＣ１において、両方のセルＣ１の透明電極Ｙｔが、１つのアドレス電極ＡＥの両側に隣接することがない。この結果、アドレス電極ＡＥを介して隣接するセルＣ１で誤放電が発生することを防止できる。
さらに、アドレス電極ＡＥの位置が、隔壁ＢＲ１の中心から、対応する透明電極Ｙｔと反対側（透明電極Ｘｔ側）にずれた場合でも、アドレス電極ＡＥと透明電極Ｘｔ間で誤放電が発生しないため、前面基板部１２と背面基板部１４とを貼り合わせる時の組立精度を高くする必要がなく、組立工程を簡易にできる。【００３３】
また、背面基板部１４部にアドレス電極ＡＥを設けていないため、ガラス基材ＲＳを直接彫り込むことにより、隔壁ＢＲ１を形成することができる。これにより、例えば、隔壁ＢＲ１を形成するための焼成工程を必要としないため、ＰＤＰ１０の製造コストを低減できる。
図８および図９は、本発明の第２の実施形態におけるＰＤＰ１０の要部を示している。この実施形態では、アドレス電極ＡＥに突起部Ａｐが設けられている点が、第１の実施形態と相違している。アドレス電極ＡＥの形状を除く構成は、第１の実施形態（図１−図４）と同じである。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。また、この実施形態のＰＤＰ１０を用いたＰＤＰ装置およびＰＤＰ１０に画像を表示するための放電動作は、電圧値（例えば、図７に示した電圧Ｖｓｃ、Ｖｓａ）を除いて第１の実施形態（図５−図７）と同じである。【００３４】
なお、図８は、画像表示面側（図９の上側）から見た電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔ、ＡＥおよび隔壁ＢＲ１の状態を示し、図９は、図８のＡ−Ａ’線に沿う断面を示している。
突起部Ａｐは、透明電極Ｙｔの先端とバス電極Ｘｂとの隙間ＧＰに、アドレス電極ＡＥから突出してアドレス電極ＡＥと一体に形成されている。すなわち、突起部Ａｐは、図９に示すように、保護層ＰＬを介して、アドレス電極ＡＥに対応するセルＣ１の放電空間ＤＳ上に配置される。放電空間ＤＳ上に突起部Ａｐが形成されているため、突起部Ａｐと透明電極Ｙｔ間で放電を発生させるときの放電開始電圧を低くできる。すなわち、アドレス電極ＡＥと透明電極Ｙｔ間に印加する電圧、例えば、上述した図７に示した電圧Ｖｓａを小さくできる。なお、突起部Ａｐはバス電極Ｘｂ（維持電極）に近接するが、前述の隣接セルの透明電極Ｘｔ（維持電極）と同様にアドレス放電の際に誤放電を起こすことはない。【００３５】
以上、第２の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、放電空間ＤＳ上に形成された突起部Ａｐと透明電極Ｙｔ間で放電を発生させるため、アドレス期間に印加する電圧、例えば、図７に示した電圧Ｖｓａを小さくできる。この結果、アドレス電極ＡＥのドライバ回路（例えば、図６に示したアドレスドライバＡＤＲＶ）の消費電力を低減できる。また、電圧Ｖｓａを小さくすることにより、隣接するセルＣ１での誤放電の発生をさらに低減できる。なお、アドレス電極ＡＥと電極ＹＥ間に、第１の実施形態と同じ電圧（例えば、図７に示した電圧Ｖｓａと電圧−Ｖｓ／２の差）を印加した場合、放電開始電圧が第１の実施形態に比べて低いため、アドレス放電を確実に発生させることができる。【００３６】
図１０および図１１は、本発明の第３の実施形態におけるＰＤＰ１０の要部を示している。この実施形態では、アドレス電極ＡＥに設けられた突起部Ａｐ２の位置が、第２の実施形態と相違している。その他の構成は、第２の実施形態と同じである。第１および第２の実施形態（図１−図４、図８、図９）で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。また、この実施形態のＰＤＰ１０を用いたＰＤＰ装置およびＰＤＰ１０に画像を表示するための放電動作は、電圧値（例えば、図７に示した電圧Ｖｓｃ、Ｖｓａ）を除いて第１の実施形態（図５−図７）と同じである。【００３７】
なお、図１０は、画像表示面側（図１１の上側）から見た電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔ、ＡＥおよび隔壁ＢＲ１の状態を示し、図１１は、図１０のＡ−Ａ’線に沿う断面を示している。
突起部Ａｐ２は、透明電極Ｘｔの先端とバス電極Ｙｂとの隙間ＧＰ２に向けて、アドレス電極ＡＥから突出してアドレス電極ＡＥと一体に形成されている。突起部Ａｐ２の一部（図１０の破線部分）は、図１１に示すように、誘電体層ＤＬを介して透明電極Ｙｔに対向している。したがって、突起部Ａｐ２と透明電極Ｙｔとの距離は、誘電体層ＤＬの厚さと同じにでき、最小にできる。これにより、突起部Ａｐ２と透明電極Ｙｔ間で放電を発生させるときの放電開始電圧をさらに低くできる。この結果、アドレス放電を発生させるときに、アドレス電極ＡＥと透明電極Ｙｔ間に印加する電圧、例えば、上述した図７に示した電圧Ｖｓａをさらに小さくできる。【００３８】
なお、透明電極Ｙｔと突出部Ａｐ２間のアドレス放電は、例えば、電界強度が高くなる突出部Ａｐ２の両側ＳＤ１、ＳＤ２および先端ＳＤ３（図１０の破線部分）から発生し（初期放電）、その後、両側ＳＤ１、ＳＤ２および先端ＳＤ３から周囲に広がって発生する。突出部Ａｐ２の両側ＳＤ１、ＳＤ２および先端ＳＤ３が、初期放電（放電開始）に寄与するため、アドレス電極ＡＥに電圧を印加してからアドレス放電が発生するまでの遅延時間（放電遅れ）を小さくできる。【００３９】
以上、第３の実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。また、アドレス放電を発生させるときに、アドレス電極ＡＥと透明電極Ｙｔ間に印加する電圧、例えば、上述した図７に示した電圧Ｖｓａをさらに小さくできる。さらに、突出部Ａｐ２の両側ＳＤ１、ＳＤ２および先端ＳＤ３が、初期放電に寄与するため、アドレス期間の放電遅れを小さくできる。【００４０】
図１２および図１３は、本発明の第４の実施形態におけるＰＤＰ１０の要部を示している。この実施形態では、アドレス電極ＡＥが配置される位置が、第１の実施形態と相違している。その他の構成は、第１の実施形態（図１−図４）と同じである。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。また、この実施形態のＰＤＰ１０を用いたＰＤＰ装置およびＰＤＰ１０に画像を表示するための放電動作は、電圧値（例えば、図７に示した電圧Ｖｓｃ、Ｖｓａ）を除いて第１の実施形態（図５−図７）と同じである。【００４１】
なお、図１２は、画像表示面側（図１３の上側）から見た電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔ、ＡＥおよび隔壁ＢＲ１の状態を示し、図１３は、図１２のＡ−Ａ’線に沿う断面を示している。
アドレス電極ＡＥは、隔壁ＢＲ１の中心ＲＣから隣接する透明電極Ｙｔ側に片寄って配置されている。例えば、アドレス電極ＡＥの一部は、隔壁ＢＲ１から透明電極Ｙｔ側にはみ出して配置される。なお、アドレス電極ＡＥは、隔壁ＢＲ１から透明電極Ｙｔ側にはみ出ない範囲で、透明電極Ｙｔ側に片寄って配置されてもよい。これにより、アドレス電極ＡＥと透明電極Ｙｔ間の距離を短くできるため、アドレス電極ＡＥと透明電極Ｙｔ間で放電を発生させるときの放電開始電圧を低くできる。【００４２】
以上、第４の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、放電開始電圧を低くできるため、上述した第２の実施形態と同様の効果を得ることができる。
図１４および図１５は、本発明の第５の実施形態におけるＰＤＰ１０の要部を示している。この実施形態では、透明電極Ｘｔ２、Ｙｔ２および突起部Ａｐ３の配置が、第１の実施形態と相違している。その他の構成は、第１の実施形態（図１−図４）と同じである。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。また、この実施形態のＰＤＰ１０を用いたＰＤＰ装置およびＰＤＰ１０に画像を表示するための放電動作は、電圧値（例えば、図７に示した電圧Ｖｓｃ、Ｖｓａ）を除いて第１の実施形態（図５−図７）と同じである。【００４３】
なお、図１４は、画像表示面側（図１５の上側）から見た電極Ｘｂ、Ｘｔ２、Ｙｂ、Ｙｔ２、ＡＥおよび隔壁ＢＲ１の状態を示し、図１５は、図１４のＡ−Ａ’線に沿う断面を示している。
バス電極Ｘｂには、セルＣ１毎に、バス電極Ｘｂからバス電極Ｙｂに向けて第２方向Ｄ２に延在する透明電極Ｘｔ２（第１表示電極）が接続されている。また、バス電極Ｙｂには、セルＣ１毎に、バス電極Ｙｂからバス電極Ｘｂに向けて第２方向Ｄ２に延在する透明電極Ｙｔ２（第２表示電極）が接続されている。さらに、透明電極Ｘｔ２の先端ＳＤ４は、透明電極Ｙｔ２の先端ＳＤ５に対向している。また、透明電極Ｘｔ２、Ｙｔ２は、対向部を広くするために、Ｔ字形状にそれぞれ形成されている。なお、透明電極Ｘｔ２、Ｙｔ２の形状は、長方形でもよいし、台形でもよい。この実施形態では、Ｘ電極ＸＥ（維持電極）は、バス電極Ｘｂおよび透明電極Ｘｔ２により構成され、電極ＹＥ（走査電極）は、バス電極Ｙｂおよび透明電極Ｙｔ２により構成される。【００４４】
また、突出部Ａｐ３は、アドレス電極ＡＥから各セルＣ１の透明電極Ｙｔ２に向けて突出し、アドレス電極ＡＥと一体に形成されている。すなわち、アドレス電極ＡＥの突出部Ａｐ３は、各セルＣ１の透明電極Ｙｔ２に対向している。このため、アドレス電極ＡＥと透明電極Ｙｔ２間に電圧を印加することにより、着目するセルＣ１の放電空間ＤＳでアドレス放電を発生させることができる。各セルＣ１の突出部Ａｐ３は、アドレス電極ＡＥを介して隣接するセルＣ１の透明電極Ｙｔ２に対向していない。このため、隣接するセルＣ１で誤放電が発生することを防止できる。【００４５】
以上、第５の実施形態においても、上述した第１の実施形態と同様に、２層の誘電体層を形成する必要がないため、製造工程を削減でき、かつ、走査電極ＹＥおよび維持電極ＸＥ間の駆動電圧を低減でき、消費電力の増加を抑制できる。また、上述した第１の実施形態と同様に、例えば、隔壁ＢＲ１を形成するための焼成工程を必要としないため、ＰＤＰ１０の製造コストを低減できる。【００４６】
さらに、各セルＣ１の突出部Ａｐ３は、アドレス電極ＡＥを介して隣接するセルＣ１の透明電極Ｙｔ２に対向していないため、隣接するセルＣ１で誤放電が発生することを防止できる。
図１６は、本発明の第６の実施形態におけるＰＤＰ１０の要部を示している。この実施形態では、電極Ｘｂ、Ｙｂ、ＡＥの一部分の配線幅が、第１の実施形態と相違している。その他の構成は、第１の実施形態（図１−図４）と同じである。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。また、この実施形態のＰＤＰ１０を用いたＰＤＰ装置およびＰＤＰ１０に画像を表示するための放電動作は、電圧値（例えば、図７に示した電圧Ｖｓｃ、Ｖｓａ）を除いて第１の実施形態（図５−図７）と同じである。【００４７】
なお、図１６は、画像表示面側（図３の上側）から見た電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔ、ＡＥおよび隔壁ＢＲ１の状態を示している。また、図１６のＡ−Ａ’線に沿う断面は、上述した図３と同じである。
電極Ｘｂ、Ｙｂと電極ＡＥとが互いに交差する交差部ＣＡにおいて、アドレス電極ＡＥの配線幅は、交差部ＣＡを除く部分の配線幅より細く形成されている。すなわち、バス電極Ｘｂ、Ｙｂの配線幅は、第１の実施形態と同じに形成され、アドレス電極ＡＥのみ、交差部ＣＡの配線幅をアドレス電極ＡＥの交差部ＣＡを除く部分の配線幅より細く形成されている。なお、交差部ＣＡのバス電極Ｘｂ、Ｙｂの配線幅を、交差部ＣＡを除く部分の配線幅より細く形成してもよい。交差部ＣＡの配線幅が細く形成されているため、電極Ｘｂ、Ｙｂと電極ＡＥ間に形成される配線容量を小さくできる。【００４８】
以上、第６の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、電極Ｘｂ、Ｙｂと電極ＡＥ間に形成される配線容量が小さいため、電極Ｘｂ、Ｙｂ、ＡＥのドライバ回路（例えば、図５に示したドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶ）の駆動力を低減でき、消費電力を低減できる。
図１７は、本発明の第７の実施形態を示している。この実施形態では、ガラス基材ＲＳ上に第２隔壁ＢＲ２が設けられている点が、第１の実施形態と相違している。その他の構成は、第１の実施形態（図１−図４）と同じである。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。また、この実施形態のＰＤＰ１０を用いたＰＤＰ装置およびＰＤＰ１０に画像を表示するための放電動作は、電圧値（例えば、図７に示した電圧Ｖｓｃ、Ｖｓａ）を除いて第１の実施形態（図５−図７）と同じである。【００４９】
第２隔壁ＢＲ２は、ガラス基材ＲＳ上に第１方向Ｄ１に形成され、バス電極Ｘｂ、Ｙｂに対向している。隔壁ＢＲ１、ＢＲ２により、セルの側壁が構成される。すなわち、セルの放電空間ＤＳは、隔壁ＢＲ１、ＢＲ２により互いに隔離されている。これにより、第２方向Ｄ２で隣接するセルの誤放電を防止できる。
図１８および図１９は、図１７に示したＰＤＰ１０の要部を示している。図１８は、画像表示面側（図１９の上側）から見た電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔ、ＡＥおよび隔壁ＢＲ１、ＢＲ２の状態を示し、図１９は、図１８のＡ−Ａ’線に沿う断面を示している。【００５０】
画像表示面側から見た場合、バス電極Ｘｂ、Ｙｂは、隔壁ＢＲ２に重なる位置に設けられている。セルＣ１は、隔壁ＢＲ１、ＢＲ２で囲われる領域（図１８の太い破線で囲んだ領域）に形成される。隔壁ＢＲ２上にバス電極Ｘｂ、Ｙｂが配置されているため、第２方向Ｄ２に隣接するバス電極Ｘｂ、Ｙｂ間の誤放電を防止できる。すなわち、第２方向Ｄ２に隣接するセルの誤放電を防止できる。このため、バス電極Ｘｂ、Ｙｂ間の距離を短くでき、各セルＣ１の面積を大きくできる。【００５１】
図２０は、図１７に示した背面基板部１４の概要を示している。上述した図４で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
隔壁ＢＲ１、ＢＲ２は、サンドブラスト法等により、ガラス基材ＲＳを直接彫り込むことにより形成される。すなわち、隔壁ＢＢＲ２は、隔壁ＢＲ１と一体に形成されている。【００５２】
以上、第７の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、セルＣ１が隔壁ＢＲ１、ＢＲ２により互いに隔離されているため、隣接する４方向のセルの誤放電を防止できる。
なお、上述した実施形態では、１つの画素が、３つのセル（赤（Ｒ）、緑（Ｇ）、青（Ｂ））により構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、１つの画素を４つ以上のセルにより構成してもよい。あるいは、１つの画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルにより構成されてもよく、１つの画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルを含んでもよい。【００５３】
上述した第２および第３の実施形態では、突起部Ａｐ、Ａｐ２が、隙間ＧＰあるいは隙間ＧＰ２に向けて突出する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図２１に示すように、突起部Ａｐ４は、隙間ＧＰおよび隙間ＧＰ２以外の部分に向けて、アドレス電極ＡＥから各セルＣ１の透明電極Ｙｔ側に突出して形成されてもよい。さらに、突出部Ａｐ４の先端は、図２１に示すように、透明電極Ｙｔからはみ出してもよい。【００５４】
図２１は、画像表示面側（図２２の上側）から見たＰＤＰ１０の要部を示し、図２２は、図２１のＡ−Ａ’線に沿う断面を示している。上述したように、アドレス電極ＡＥに設けられた突起部Ａｐ４の配置が、第２および第３の実施形態と相違している。その他の構成は、第２および第３の実施形態と同じである。第２および第３の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この場合にも、上述した第２および第３の実施形態と同様の効果を得ることができる。【００５５】
上述した第２、第３および第５の実施形態では、突起部Ａｐ、Ａｐ２、Ａｐ３が、アドレス電極ＡＥと一体に形成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、突起部Ａｐ、Ａｐ２、Ａｐ３および図２１に示したＡｐ４は、アドレス電極ＡＥに接続された透明電極により形成されてもよい。この場合にも、上述した第２、第３および第５の実施形態と同様の効果を得ることができる。さらに、突起部Ａｐ、Ａｐ２、Ａｐ３、Ａｐ４が透明電極により形成されるため、各セルにおいて、光が透過する領域を広くできる。【００５６】
上述した第６の実施形態では、第１方向Ｄ１に沿って交互に配置された透明電極Ｘｔ、Ｙｔを有するＰＤＰ１０における交差部ＣＡの電極Ｘｂ、Ｙｂ、ＡＥの配線幅を細く形成する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、上述した図１４に示したＰＤＰ１０（先端ＳＤ４、ＳＤ５が互いに対向する透明電極Ｘｔ２、Ｙｔ２を有するＰＤＰ１０）における電極ＸｂおよびＹｂと電極ＡＥとの交差部の配線幅を細く形成してもよい。この場合にも、電極Ｘｂ、Ｙｂ、ＡＥのドライバ回路（例えば、図５に示したドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶ）の駆動力を低減でき、消費電力を低減できる。さらに、上述した第５の実施形態と同様の効果を得ることができる。【００５７】
上述した第７の実施形態では、第１方向Ｄ１に沿って交互に配置された透明電極Ｘｔ、Ｙｔを有するＰＤＰ１０に、第２隔壁ＢＲ２を設ける例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、バス電極Ｘｂ、Ｙｂに対向する第２隔壁ＢＲ２を、上述した図１４に示したＰＤＰ１０のガラス基材ＲＳ上に形成してもよい。この場合にも、セルＣ１が隔壁ＢＲ１、ＢＲ２により互いに隔離されているため、隣接する４方向のセルの誤放電を防止できる。さらに、上述した第５の実施形態と同様の効果を得ることができる。【００５８】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【産業上の利用可能性】
【００５９】
本発明は、ディスプレイ装置に使用するプラズマディスプレイパネルに適用できる。
【図１】
2008126147.tif 000003
【図２】
2008126147.tif 000004
【図３】
2008126147.tif 000005
【図４】
2008126147.tif 000006
【図５】
2008126147.tif 000007
【図６】
2008126147.tif 000008
【図７】
2008126147.tif 000009
【図８】
2008126147.tif 000010
【図９】
2008126147.tif 000011
【図１０】
2008126147.tif 000012
【図１１】
2008126147.tif 000013
【図１２】
2008126147.tif 000014
【図１３】
2008126147.tif 000015
【図１４】
2008126147.tif 000016
【図１５】
2008126147.tif 000017
【図１６】
2008126147.tif 000018
【図１７】
2008126147.tif 000019
【図１８】
2008126147.tif 000020
【図１９】
2008126147.tif 000021
【図２０】
2008126147.tif 000022
【図２１】
2008126147.tif 000023
【図２２】
2008126147.tif 000024
【国際調査報告】
2008126147.tif 000025
2008126147.tif 000026
2008126147.tif 000027
2008126147.tif 000028
2008126147.tif 000029
2008126147.tif 000030
2008126147.tif 000031
2008126147.tif 000032