【手続補正書】
【提出日】平成17年10月19日(2005.10.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、磁気抵抗効果素子を用いて構成される磁気メモリデバイスおよびその読出方法に関する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
【発明が解決しようとする課題】
しかしながら、こうした差動増幅方式の全般において、対をなすＴＭＲ素子間の抵抗値のばらつきが問題となっていた。ＴＭＲ素子には製造プロセスで生じる抵抗値のばらつきがあり、これに起因する電流誤差は避けられない。そのため、第１、第２のＴＭＲ素子は、それぞれの一端が一対の第１，第２のデータ線に別々に接続されると共に、他端が共に同一のセル選択用半導体素子を介してビット線に接続されるように構成されるにも拘わらず、依然として抵抗値のばらつきによる出力信号のＳ／Ｎ比の低下は解決するに至っていなかった。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
上記の配線構造についていえば、第１，第２のデータ線にＴＭＲ素子が多数接続され、第３のビット線にビット列方向のセル数だけのセル選択用半導体素子が接続されて記憶セルのマトリクスが構成されていることから、安定した読み出し信号出力を得るには、各データ線に接続されたＴＭＲ素子間の抵抗ばらつき、および同一のビット線に接続されているセル選択用半導体素子間の特性ばらつきを十分に抑制する必要がある。しかしながら、第１のデータ線と第２のデータ線に等電位の電圧差を与える読み出し方法は、原理的に上記のばらつきを抑制できるようになっていない。そのため、これらのばらつきによる雑音に万全な対策をとることは極めて難しいという問題があった。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
さらに、以上述べたように、ＴＭＲ−ＭＲＡＭの読み出し方法や読み出し回路の構成については数々の工夫がなされてきた一方で、ＴＭＲ素子自体の構造には、これまで特段の改良がなされていなかった。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
データバッファ１０２は、外部とディジタルデータ信号のやり取りを行うための外部データ端子Ｄ０〜Ｄ７を備えると共に、制御ロジック部１０３と制御信号線１１３により接続されている。データバッファ１０２は、入力バッファ１０２Ａおよび出力バッファ１０２Ｂからなり、それぞれ、制御ロジック部１０３からの制御信号によって動作するようになっている。入力バッファ１０２Ａは、書き込み用データバス１１０，１１１を介してそれぞれＹ方向カレントドライブ１０６Ｃ，Ｘ方向カレントドライブ１０８Ｃに接続されており、メモリ書き込み時に外部データ端子Ｄ０〜Ｄ７からデータ信号を取り込み、このデータ信号を内部バッファ増幅器で必要とされる電圧レベルまで増幅し、カレントドライブ１０６Ｃ，１０８Ｃそれぞれに出力する機能を有している。出力バッファ１０２Ｂは、読み出し用データバス１１２を介してセンスアンプ１０６Ｂに接続されており、内部バッファ増幅器を用いることにより、メモリ読み出し時にセンスアンプ１０６Ｂより入力される読み出しデータ信号を、低インピーダンスで外部データ端子Ｄ０〜Ｄ７に出力する機能を有している。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
また、センスビット線２１Ａ，２１Ｂに接続された抵抗器２３Ａ，２３Ｂの電源Ｖccとは反対側の端部における結節点からは、センスアンプ入力線４０Ａ，４０Ｂ（以後、入力線４０Ａ，４０Ｂ）が導出されている。抵抗器２３Ａ，２３Ｂは、センスアンプ１０６Ｂのバイアス抵抗として機能する。すなわち、自身の電圧降下によって、電源Ｖccからセンスビット線２１Ａ，２１Ｂを流れ下るセンシング電流を電圧に変換し、入力線４０Ａ，４０Ｂよりセンスアンプ１０６Ｂに導くために設置される。また、抵抗器２３Ａ，２３Ｂは、電源Ｖccの供給電圧よりも−φだけ低い中間電圧レベルを作り出す機能も兼ね備えている。ここでは、センシング電流が微弱なために、抵抗器２３Ａ，２３Ｂで大きな電圧降下を得て、入力線４０Ａ，４０Ｂに入力する電圧値をできるだけ大きくするには、抵抗器２３Ａ，２３Ｂの抵抗値を大きくする必要がある。よって、抵抗器２３Ａ，２３Ｂは、例えば１００ｋΩ程度の高い抵抗値を有することが望ましく、少なくとも、磁気抵抗効果素子１２Ａ，１２Ｂの抵抗値よりも大きい抵抗値を有することが望ましい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
センスアンプ１０６Ｂそれ自体は、いわゆる差動増幅器として構成され、トランジスタ４１Ａ，４１Ｂからなる増幅段と、電圧出力を取り出すためのバイアス抵抗器である抵抗器４２Ａ，４２Ｂと、電圧降下用のダイオード４３，電流制御機能および選択スイッチ機能を有するトランジスタ４４，電圧降下用の抵抗器４５を備えている。
。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
図５には、ひとつの単位駆動回路が示されている。Ｙ方向アドレスデコーダ１０６Ａの回路エリアは、電源ライン１２２（Ｖcc）と、中間電位の電源ライン１２３（Ｖm ），グラウンドライン１２４（GND ）との間に形成される。中間電位の電源ライン１２３は、バンドギャップ＋２Φに対応した電圧を電流制限用トランジスタや、Ｘ方向では定電流回路１０８Ｂなどに供給する電圧源である。また、この回路エリア内をアドレス線１０５が横断するように延在しており、これに各単位駆動回路ＤＵn のＹ方向アドレスデコーダ１０６Ａが接続するようになっている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
（記憶セル群の構成）
次に、本実施の形態において用いる磁気抵抗効果素子１２Ａ，１２Ｂ、および記憶セル１２の構成について説明する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
なお、磁気抵抗効果素子１２Ａ（１２Ｂ）は、ここではＴＭＲ素子としているが、やはり磁性層の積層面に垂直に電流を流す構造のＣＰＰ（Current Perpendicular to the Plane）−ＧＭＲ素子であってもよい。その場合の素子構造は、非磁性層２を、絶縁層から非磁性金属層に替えることを除いては、上記の磁気抵抗効果素子１２Ａ（１２Ｂ）と同様とすることができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
このとき、誘導磁界は環状磁性層５の内部に閉じ込められることから、第２の磁性層３の磁化反転に寄与する実効的な磁界強度は、従来に比して大きくなる。その結果、第２の磁性層３を必要十分な磁界強度で磁化反転させることができ、効率よい書き込み動作を行うことができる。換言すると、この書き込みにおいては、第２の磁性層３の磁化は、所定の方向に対し十分な大きさとなるように揃えられる。よって、この第２の磁性層３の磁化方向が外部擾乱磁界により乱されるおそれを低減させ、一旦書き込まれた情報が予期せず消されたり、書き換えられたりすることが防止できる。すなわち、情報を確実に書き込むことができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００９７
【補正方法】変更
【補正の内容】
【００９７】
この磁気メモリデバイスでは、まず、アドレスバッファ１０１が外部アドレス入力端子Ａ０〜Ａ２０の信号電圧を取り込んで内部バッファで増幅し、アドレス線１０５，１０７を通じてＹ方向、Ｘ方向のアドレスデコーダ１０６Ａ，１０８Ａに伝達する。それと同時に、データバッファ１０２が外部データ端子Ｄ０〜Ｄ７の信号電圧を取り込んで内部バッファで増幅し、書き込み用データバス１１０，１１１を通じてＹ方向、Ｘ方向のカレントドライブ１０６Ｃ，１０８Ｃに伝達する（図１）。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１０２
【補正方法】変更
【補正の内容】
【０１０２】
一方、Ｘn+1 番目のワードデコード線３０n+1 における電圧レベルを”Ｈｉｇｈ”とすると、トランジスタ３３が通電状態となり、記憶セル１２のＸn+1 番目の行方向ブロック（ワード列Ｘn+1 ）に電流が流れることが許される。よって、センシング電流は、Ｙn 番目のセンスビット線２１Ａ，２１Ｂのから、それぞれ磁気抵抗効果素子１２Ａとダイオード１３Ａ，磁気抵抗効果素子１２Ｂとダイオード１３Ｂを通り、共にＸn+1 番目のセンスワード線３１へと流れ込み、さらに、定電流回路１０８Ｂを構成するトランジスタ３３のコレクタ−エミッタ間を通り、電流制御用抵抗器３４から接地へと抜ける。このように、Ｙn 列，Ｘn+1 行目の記憶セル１２は、Ｙn 列，Ｘn+1 行目の磁気抵抗効果素子１２Ａ，１２Ｂにセンシング電流を流すことにより選択される。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１０５
【補正方法】変更
【補正の内容】
【０１０５】
ワードデコード線３０の電圧レベルが“Ｈｉｇｈ”であれば、２個直列に接続されているダイオード３２は、ダイオードのバンドギャップリファレンスにより、接地から＋２Φだけ高い中間電圧レベルを固定的に作り出す。よって、トランジスタ３３のベース端子には、中間電圧レベルが印加され、トランジスタ３３は通電状態となる。このとき、センスワード線３１から流入するセンシング電流の大きさＩsense は、電流制御用抵抗器３４の抵抗値をＲc とすれば、次式で求まる。
Ｉsense （Ａ）  ＝  （２φ′―φ″）（Volt）／Ｒc （Ω）    …（２）
２φ′は２個の直列になったダイオード３２の順方向電圧、φ″はトランジスタ３３のベースーエミッタ間の順方向電圧である。これらは半導体素子固有の値であるから、式（２）は、抵抗値Ｒc が決まればセンシング電流Ｉsense は一定値をとること、抵抗値Ｒc をパラメータとしてセンシング電流Ｉsense は一意に決められることを示している。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１３１
【補正方法】変更
【補正の内容】
【０１３１】
なお、一般に、磁気メモリデバイスでは、極薄のトンネルバリア層が絶縁破壊されるのを防ぐため、磁気抵抗効果素子にトンネル電流を流すときには素子にかかる電圧を適切な値とする必要がある。本実施の形態の磁気メモリデバイスは、定電流回路１０８Ｂを備えることによって、トンネル電流を小さくし、トンネルバリア層２にかかる電圧をその電気的耐圧よりも十分に低い電圧まで下げて駆動することができる。また、本実施の形態の読み出し回路は、電流経路が電源Ｖccから接地に向けて直列に、電流電圧変換用抵抗器２３Ａ（２３Ｂ）、トランジスタ２２Ａ（２２Ｂ）、磁気抵抗効果素子１２Ａ（１２Ｂ）、逆流防止用ダイオード１３Ａ（１３Ｂ）、トランジスタ３３、電流制御用抵抗器３４の５段構成になっている。その電圧分圧の関係から、これらの磁気抵抗効果素子１２Ａ（１２Ｂ）における電圧降下を現実に０．１Ｖ〜０．３Ｖ程度と低く抑えることができる。無論、こうした場合に磁気記録素子１２Ａ，１２Ｂから直接的に得られる電圧出力（電流電圧変換抵抗器２３Ａ，２３Ｂにおける電圧降下）は微弱なものであるが、センシング電流を定電流とした効果によりＳ／Ｎ比は高い。ここでは、この出力をさらに数段の差動増幅回路で増幅させて最終出力とするため、十分な読み出し感度を得ることができる。すなわち、この磁気メモリデバイスは、従来に比べ極めて微弱なトンネル電流で駆動させ、磁気抵抗効果素子１２Ａ，１２Ｂの絶縁破壊を防止すると同時に、値が十分に大きく、かつ良好なＳ／Ｎ比の信号出力を得ることが可能である。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１３９
【補正方法】変更
【補正の内容】
【０１３９】
図２２は、その測定結果を表したものであり、横軸は磁気抵抗効果素子の抵抗値ＲTMR1、縦軸は電源電圧Ｖccで規格化した出力電圧値を示している。同図において、白丸が高抵抗時の抵抗値ＲH をとった方の磁気抵抗効果素子１２Ａ（１２Ｂ）からの出力電圧値を、×印が低抵抗時の抵抗値ＲL をとった方の磁気抵抗効果素子１２Ｂ（１２Ａ）からの出力電圧値をそれぞれ表している。また、測定値は実線で結ばれており、点線で示したのは、電流を一対の磁気抵抗効果素子に流し、その磁気抵抗効果素子の電圧降下を直接的にセンスする構成の比較例における結果である。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１４７
【補正方法】変更
【補正の内容】
【０１４７】
本実施の形態の磁気メモリデバイスは、ビット列方向に沿って延在し、一対の磁気抵抗効果素子１２Ａ，１２Ｂに読出電流を供給する読出線対としてのセンスビット線２１Ａ，２１Ｂと、一対の磁気抵抗効果素子１２Ａ，１２Ｂを流れた読出電流を接地へと導く接地側読出線としてのセンスワード線３１と、複数のセンスワード線３１について共通に設けられ、１つの記憶セル１２における一対の磁気抵抗効果素子１２Ａ，１２Ｂを流れる一対の読出電流の和を規定する定電流回路１０８Ｂと、一対の読出電流の差に基づいて記憶セル１２から情報を読み出す読出回路としてのビット方向単位読出回路８０とを備えている。以下、より具体的に説明する。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１４８
【補正方法】変更
【補正の内容】
【０１４８】
図２５は、記憶セル群とその読み出し回路からなる回路系の構成図であり、図２に示した構成図と類似するものである。図２５の読み出し回路系は、図２と同様、記憶セル１２が１対の磁気抵抗効果素子１２Ａ，１２Ｂからなる差動増幅型であり、各記憶セル１２Ａ，１２Ｂの情報読み出しを、磁気抵抗効果素子１２Ａ，１２Ｂのそれぞれに流すセンシング電流の差分値を出力として行うようになっている。なお、図２５では、センスアンプ１０６Ｂの内部構成を省略して示している。さらに、トランジスタ２２Ａ，２２Ｂおよび抵抗器２３Ａ，２３Ｂについても図２の構成と同様であるので図示を省略している。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０１５１
【補正方法】変更
【補正の内容】
【０１５１】
Ｙn 列，Ｘn+1 行にある記憶セル１２が読出対象として選択された場合、Ｙn 番目のビットデコード線２０n とＸn+1 番目のワードデコード線３０n+1 に選択信号が入力される。ビットデコード線２０n に入力された選択信号は、センスアンプ回路１０６Ｂに入力される。したがって、Ｙn 番目のビットデコード線２０n における電圧レベルを“Ｈｉｇｈ”とすると、ビット方向単位読出回路８０n のセンスビット線２１Ａ，２１Ｂに、電源Ｖcc側からその反対側に向かってセンシング電流が流れる。一方、Ｘn+1 番目のワードデコード線３０n+1 における電圧レベルを“Ｈｉｇｈ”とすると、Ｘn+1 番目のワード列における読出スイッチ８３n+1 が通電状態となる。よって、Ｙn 列，Ｘn+1 行にある記憶セル１２にセンシング電流が流れることが許される状態となる。具体的には、センシング電流は、Ｙn 番目のセンスビット線２１Ａ，２１Ｂから、それぞれ磁気抵抗効果素子１２Ａとダイオード１３Ａ、磁気抵抗効果素子１２Ｂとダイオード１３Ｂを通り、共にＸn+1 番目のセンスワード線３１n+1 へと流れ込み、読出スイッチ８３n+1 を介して読出共用線８５を通過し、さらに、定電流回路１０８Ｂへ流入する。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０１５７
【補正方法】変更
【補正の内容】
【０１５７】
これに対し、本実施の形態では、読み出し回路系に複数のセンスワード線３１について共通に定電流回路１０８Ｂを設け、構成部品に起因する抵抗値のばらつき要因を除去し、各記憶セル１２に常に一定の値に規格化された読出電流を流すようにした。こうすることにより、複数の定電流回路１０８Ｂを用いることに起因する抵抗値のばらつきを除去することができ、センスアンプ１０６Ｂの出力電流値のばらつきをより低減することができる。また、定電流回路１０８Ｂを共通に設けるようにしたことによって、ワード列ごとに定電流回路１０８Ｂを設けるようにした場合よりも磁気メモリデバイス全体における相対的な部品点数を削減できる。これにより、製造コストを低減することが可能となる。さらに、常に一定電流を流しておく必要のある定電流回路１０８Ｂの個数を削減できるので、磁気メモリデバイス全体における消費電力低減の効果を得ることができる。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０１５８
【補正方法】変更
【補正の内容】
【０１５８】
なお、整流素子としての逆流防止用ダイオード１３Ａ，１３Ｂを、バイポーラトランジスタまたはＭＯＳトランジスタに置き換えることも可能である。その場合、その整流素子は、ワード列方向に沿って配列された記憶セル群１０４Ｘを選択するための第２の半導体スイッチとしても機能する。その具体例については後述する。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０１５９
【補正方法】変更
【補正の内容】
【０１５９】
パワーセーブ信号８４を定電流回路１０８Ｂに入力することによりトランジスタ３３を通電状態または遮断状態とすることができ、情報の読み出しを必要としない場合に、無駄な消費電流（スタンバイ電流）を削減することができる。具体的には、読み出しを開始するときはＰＳ端子の電圧レベルを“Ｈｉｇｈ”とし、スタンバイ電流を定電流回路１０８ＢからＧＮＤ側に流し続けて常に読出電流に対応可能なようにスタンバイ状態とする。一方、読み出しを終了するときはＰＳ端子の電圧レベルを“Ｌｏｗ”とし、スタンバイ電流（ベース−エミッタ間電流）が流れるのを阻止して非スタンバイ状態とする。このように構成すると、非スタンバイ状態からスタンバイ状態へ移行するにあたり読出動作時の応答速度が若干低下する可能性があるものの、消費電力を低く抑えることができるので、磁気メモリデバイス全体として消費電力を削減することができる。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０１６３
【補正方法】変更
【補正の内容】
【０１６３】
Ｙn 列，Ｘn+1 行にある記憶セル１２が読出対象として選択された場合、Ｙn 番目のビットデコード線２０n とＸn+1 番目のワードデコード線３０n+1 に選択信号が入力される。ビットデコード線２０n に入力された選択信号は、センスアンプ１０６Ｂに入力される。したがって、Ｙn 番目のビットデコード線２０n における電圧レベルを“Ｈｉｇｈ”とすると、ビット方向単位読出回路８０n のセンスビット線２１Ａ，２１Ｂに、電源Ｖcc側からその反対側に向かってセンシング電流が流れる。一方、Ｘn+1 番目のワードデコード線３０n+1 における電圧レベルを“Ｈｉｇｈ”とすると、Ｘn+1 番目のワード列における一対のバイポーラトランジスタ６３Ａ，６３Ｂが通電状態となる。よって、Ｙn 列，Ｘn+1 行にある記憶セル１２にセンシング電流が流れることが許される状態となる。具体的には、センシング電流は、Ｙn番目のセンスビット線２１Ａ，２１Ｂから、それぞれ磁気抵抗効果素子１２Ａとバイポーラトランジスタ６３Ａ、磁気抵抗効果素子１２Ｂとバイポーラトランジスタ６３Ｂを通り、共にＸn+1 番目のセンスワード線３１n+1 へと流れ込み、読出共用線８５を介して選択スイッチ８６nを通過し、さらに、定電流回路１０８Ｂへ流入する。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０１６７
【補正方法】変更
【補正の内容】
【０１６７】
Ｙn 列，Ｘn+1 行にある記憶セル１２が読出対象として選択された場合、Ｙn 番目のビットデコード線２０n とＸn+1 番目のワードデコード線３０n+1 に選択信号が入力される。ビットデコード線２０n に入力された選択信号は、センスアンプ１０６Ｂおよび選択スイッチ８６にそれぞれ入力される。したがって、Ｙn 番目のビットデコード線２０n における電圧レベルを“Ｈｉｇｈ”とすると、ビット方向単位読出回路８０n のセンスビット線２１Ａ，２１Ｂに、電源Ｖcc側からその反対側に向かってセンシング電流が流れる。これと同時に、選択スイッチ８６が通電可能な状態となる。一方、Ｘn+1 番目のワードデコード線３０n+1 における電圧レベルを“Ｈｉｇｈ”とすると、Ｘn+1 番目のワード列における一対のバイポーラトランジスタ６３Ａ，６３Ｂが通電状態となる。よって、Ｙn 列，Ｘn+1 行にある記憶セル１２にセンシング電流が流れることが許される状態となる。具体的には、センシング電流は、Ｙn 番目のセンスビット線２１Ａ，２１Ｂから、それぞれ磁気抵抗効果素子１２Ａとバイポーラトランジスタ６３Ａ、磁気抵抗効果素子１２Ｂとバイポーラトランジスタ６３Ｂを通り、共にＸn+1 番目のセンスワード線３１n+1 へと流れ込み、読出共用線８５を介して選択スイッチ８６nを通過し、さらに、定電流回路１０８Ｂへ流入する。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０１６９
【補正方法】変更
【補正の内容】
【０１６９】
このような構成とした場合には、読出対象としない他の記憶セル群１０４Ｙにおける漏れ電流をより確実に除去することができる。すなわち、図２５および図２６に示した読出回路構成では、記憶セル群１０４Ｙにおける各記憶セル１２がセンスワード線３１あるいは読出共用線８５によって互いに接続されている。ビット列ごとに設けられたセンスアンプ１０６Ｂはグランドレベルの電位よりも僅かではあるが高い電位を有しているので、そのビット列が選択されていない（読出対象の記憶セル１２が含まれない）場合であってもセンスビット線２１Ａ，２１Ｂに微弱な電流が流れ続ける状態にある。さらに図２６に示した読出回路構成では、ワードデコード線３０に”Ｈｉｇｈ”の選択信号が入力されるとビット列におけるそれぞれ一対のバイポーラトランジスタ６３Ａ，６３Ｂのベース―エミッタ間に順方向電流が流れ込む可能性がある。これに対し、図２７の回路構成では、読出対象とするビット列方向の記憶セル群１０４Ｙごとに読出共用線８５を設け、記憶セル群１０４Ｙにおけるセンスワード線３１を１つに束ねるようにし、記憶セル群１０４Ｙごとに選択スイッチ８６nを設けるようにした。これにより、選択されていない記憶セル群１０４Ｙに設けられた選択スイッチ８６は遮断状態となり、センスビット線２１Ａ，２１Ｂに微弱電流や不用な順方向電流が流れることはない。したがって、磁気メモリデバイス全体として、消費電力をより低減することができる。
【手続補正２６】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2004280910.tif 000001
【手続補正２７】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正の内容】
【図１２】
2004280910.tif 000002
【手続補正２８】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2004280910.tif 000003
【手続補正２９】
【補正対象書類名】図面
【補正対象項目名】図２２
【補正方法】変更
【補正の内容】
【図２２】
2004280910.tif 000004
【手続補正３０】
【補正対象書類名】図面
【補正対象項目名】図２４
【補正方法】変更
【補正の内容】
【図２４】
2004280910.tif 000005
【手続補正３１】
【補正対象書類名】図面
【補正対象項目名】図２５
【補正方法】変更
【補正の内容】
【図２５】
2004280910.tif 000006
【手続補正３２】
【補正対象書類名】図面
【補正対象項目名】図２６
【補正方法】変更
【補正の内容】
【図２６】
2004280910.tif 000007
【手続補正３３】
【補正対象書類名】図面
【補正対象項目名】図２７
【補正方法】変更
【補正の内容】
【図２７】
2004280910.tif 000008
【手続補正３４】
【補正対象書類名】図面
【補正対象項目名】図２８
【補正方法】変更
【補正の内容】
【図２８】
2004280910.tif 000009
【手続補正３５】
【補正対象書類名】図面
【補正対象項目名】図２９
【補正方法】変更
【補正の内容】
【図２９】
2004280910.tif 000010
【手続補正３６】
【補正対象書類名】図面
【補正対象項目名】図３１
【補正方法】変更
【補正の内容】
【図３１】
2004280910.tif 000011
【手続補正３７】
【補正対象書類名】図面
【補正対象項目名】図３２
【補正方法】変更
【補正の内容】
【図３２】
2004280910.tif 000012