【手続補正書】
【提出日】平成16年11月2日(2004.11.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置、電子機器
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ及び第５のトランジスタを有し、
前記第１のトランジスタのゲート電極は、前記第３のトランジスタのゲート電極と前記第４のトランジスタのゲート電極に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記第３のトランジスタのソース電極及びドレイン電極の一方と前記第５のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の他方は、前記第２のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのゲート電極は、前記第４のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのソース電極及びドレイン電極の他方は、一定の電位に保たれており、
前記第５のトランジスタのゲート電極と前記第５のトランジスタのソース電極及びドレイン電極の他方は、一定の電位に保たれており、
前記第１のトランジスタのゲート電極に第１の信号が入力され、
前記第２のトランジスタのゲート電極に第２の信号が入力され、
前記第３のトランジスタのソース電極及びドレイン電極の他方から第３の信号を出力し、
前記第４のトランジスタのソース電極及びドレイン電極の他方から第４の信号を出力することを特徴とする半導体装置。
【請求項２】
第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ及び第６のトランジスタを有し、
前記第１のトランジスタのゲート電極は、前記第３のトランジスタのゲート電極と前記第４のトランジスタのゲート電極に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記第３のトランジスタのソース電極及びドレイン電極の一方と前記第５のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の他方は、前記第２のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのゲート電極は、前記第４のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのソース電極及びドレイン電極の他方は、一定の電位に保たれており、
前記第５のトランジスタのソース電極及びドレイン電極の他方と、前記第６のトランジスタのゲート電極と、前記第６のトランジスタのソース電極及びドレイン電極の一方は、一定の電位に保たれており、
前記第５のトランジスタのゲート電極は、前記第６のトランジスタのソース電極及びドレイン電極の他方に接続され、
前記第１のトランジスタのゲート電極に第１の信号が入力され、
前記第２のトランジスタのゲート電極に第２の信号が入力され、
前記第３のトランジスタのソース電極及びドレイン電極の他方から第３の信号を出力し、
前記第４のトランジスタのソース電極及びドレイン電極の他方から第４の信号を出力することを特徴とする半導体装置。
【請求項３】
第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ及び抵抗素子を有し、
前記第１のトランジスタのゲート電極は、前記第３のトランジスタのゲート電極と前記第４のトランジスタのゲート電極に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記第３のトランジスタのソース電極及びドレイン電極の一方と前記抵抗素子の一方の端子に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の他方は、前記第２のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのゲート電極は、前記第４のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのソース電極及びドレイン電極の他方は、一定の電位に保たれており、
前記抵抗素子の他方の端子は、一定の電位に保たれており、
前記第１のトランジスタのゲート電極に第１の信号が入力され、
前記第２のトランジスタのゲート電極に第２の信号が入力され、
前記第３のトランジスタのソース電極及びドレイン電極の他方から第３の信号を出力し、
前記第４のトランジスタのソース電極及びドレイン電極の他方から第４の信号を出力することを特徴とする半導体装置。
【請求項４】
第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、第１のバッファ回路及び第２のバッファ回路を有し、
前記第１のトランジスタのゲート電極は、前記第３のトランジスタのゲート電極と前記第４のトランジスタのゲート電極に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記第３のトランジスタのソース電極及びドレイン電極の一方と前記第５のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の他方は、前記第２のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのゲート電極は、前記第４のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのソース電極及びドレイン電極の他方は、一定の電位に保たれており、
前記第５のトランジスタのゲート電極と前記第５のトランジスタのソース電極及びドレイン電極の他方は、一定の電位に保たれており、
前記第３のトランジスタのソース電極及びドレイン電極の他方は、前記第１のバッファ回路の入力端子に接続され、
前記第４のトランジスタのソース電極及びドレイン電極の他方は、前記第２のバッファ回路の入力端子に接続され、
前記第１のトランジスタのゲート電極に第１の信号が入力され、
前記第２のトランジスタのゲート電極に第２の信号が入力され、
前記第１のバッファ回路の出力端子から第３の信号を出力し、
前記第２のバッファ回路の出力端子から第４の信号を出力することを特徴とする半導体装置。
【請求項５】
第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、第６のトランジスタ、第１のバッファ回路及び第２のバッファ回路を有し、
前記第１のトランジスタのゲート電極は、前記第３のトランジスタのゲート電極と前記第４のトランジスタのゲート電極に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記第３のトランジスタのソース電極及びドレイン電極の一方と前記第５のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の他方は、前記第２のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのゲート電極は、前記第４のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのソース電極及びドレイン電極の他方は、一定の電位に保たれており、
前記第５のトランジスタのソース電極及びドレイン電極の他方と、前記第６のトランジスタのゲート電極と、前記第６のトランジスタのソース電極及びドレイン電極の一方は、一定の電位に保たれており、
前記第５のトランジスタのゲート電極は、前記第６のトランジスタのソース電極及びドレイン電極の他方に接続され、
前記第３のトランジスタのソース電極及びドレイン電極の他方は、前記第１のバッファ回路の入力端子に接続され、
前記第４のトランジスタのソース電極及びドレイン電極の他方は、前記第２のバッファ回路の入力端子に接続され、
前記第１のトランジスタのゲート電極に第１の信号が入力され、
前記第２のトランジスタのゲート電極に第２の信号が入力され、
前記第１のバッファ回路の出力端子から第３の信号を出力し、
前記第２のバッファ回路の出力端子から第４の信号を出力することを特徴とする半導体装置。
【請求項６】
第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、抵抗素子、第１のバッファ回路及び第２のバッファ回路を有し、
前記第１のトランジスタのゲート電極は、前記第３のトランジスタのゲート電極と前記第４のトランジスタのゲート電極に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記第３のトランジスタのソース電極及びドレイン電極の一方と前記抵抗素子の一方の端子に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の他方は、前記第２のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのゲート電極は、前記第４のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのソース電極及びドレイン電極の他方は、一定の電位に保たれており、
前記抵抗素子の他方の端子は、一定の電位に保たれており、
前記第３のトランジスタのソース電極及びドレイン電極の他方は、前記第１のバッファ回路の入力端子に接続され、
前記第４のトランジスタのソース電極及びドレイン電極の他方は、前記第２のバッファ回路の入力端子に接続され、
前記第１のトランジスタのゲート電極に第１の信号が入力され、
前記第２のトランジスタのゲート電極に第２の信号が入力され、
前記第１のバッファ回路の出力端子から第３の信号を出力し、
前記第２のバッファ回路の出力端子から第４の信号を出力することを特徴とする半導体装置。
【請求項７】
第１のトランジスタ、第２のトランジスタ、第３のトランジスタ及び第４のトランジスタを有し、
前記第１のトランジスタのゲート電極は、前記第３のトランジスタのゲート電極と前記第４のトランジスタのゲート電極に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記第２のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の他方は、前記第３のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのゲート電極は、前記第４のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのソース電極及びドレイン電極の他方は、一定の電位に保たれており、
前記第３のトランジスタのソース電極及びドレイン電極の他方は、一定の電位に保たれており、
前記第１のトランジスタのゲート電極に第１の信号が入力され、
前記第２のトランジスタのゲート電極に第２の信号が入力され、
前記第１のトランジスタのソース電極及びドレイン電極の他方から第３の信号を出力し、
前記第４のトランジスタのソース電極及びドレイン電極の他方から第４の信号を出力することを特徴とする半導体装置。
【請求項８】
第１のトランジスタ、第２のトランジスタ、第３のトランジスタ及び第４のトランジスタを有し、
前記第１のトランジスタのゲート電極は、前記第３のトランジスタのゲート電極と、前記第３のトランジスタのソース電極及びドレイン電極の一方と、前記第４のトランジスタのゲート電極に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記第２のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の他方は、前記第３のトランジスタのソース電極及びドレイン電極の他方に接続され、
前記第２のトランジスタのゲート電極は、前記第４のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのソース電極及びドレイン電極の他方は、一定の電位に保たれており、
前記第１のトランジスタのゲート電極に第１の信号が入力され、
前記第２のトランジスタのゲート電極に第２の信号が入力され、
前記第１のトランジスタのソース電極及びドレイン電極の他方から第３の信号を出力し、
前記第４のトランジスタのソース電極及びドレイン電極の他方から第４の信号を出力することを特徴とする半導体装置。
【請求項９】
第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ及び第５のトランジスタを有し、
前記第１のトランジスタのゲート電極は、前記第５のトランジスタのゲート電極と、前記第５のトランジスタのソース電極及びドレイン電極の一方と、前記第３のトランジスタのソース電極及びドレイン電極の一方と、前記第４のトランジスタのゲート電極に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記第２のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の他方は、前記第３のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのゲート電極は、前記第４のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのソース電極及びドレイン電極の他方は、一定の電位に保たれており、
前記第３のトランジスタのゲート電極は、前記第５のトランジスタのソース電極及びドレイン電極の他方に接続され、
前記第１のトランジスタのゲート電極に第１の信号が入力され、
前記第２のトランジスタのゲート電極に第２の信号が入力され、
前記第１のトランジスタのソース電極及びドレイン電極の他方から第３の信号を出力し、
前記第４のトランジスタのソース電極及びドレイン電極の他方から第４の信号を出力することを特徴とする半導体装置。
【請求項１０】
第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第１のバッファ回路及び第２のバッファ回路を有し、
前記第１のトランジスタのゲート電極は、前記第３のトランジスタのゲート電極と前記第４のトランジスタのゲート電極に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記第２のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の他方は、前記第３のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのゲート電極は、前記第４のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのソース電極及びドレイン電極の他方は、一定の電位に保たれており、
前記第３のトランジスタのソース電極及びドレイン電極の他方は、一定の電位に保たれており、
前記第１のトランジスタのソース電極及びドレイン電極の他方は、前記第１のバッファ回路の入力端子に接続され、
前記第４のトランジスタのソース電極及びドレイン電極の他方は、前記第２のバッファ回路の入力端子に接続され、
前記第１のトランジスタのゲート電極に第１の信号が入力され、
前記第２のトランジスタのゲート電極に第２の信号が入力され、
前記第１のバッファ回路の出力端子から第３の信号を出力し、
前記第２のバッファ回路の出力端子から第４の信号を出力することを特徴とする半導体装置。
【請求項１１】
第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第１のバッファ回路及び第２のバッファ回路を有し、
前記第１のトランジスタのゲート電極は、前記第３のトランジスタのゲート電極と、前記第３のトランジスタのソース電極及びドレイン電極の一方と、前記第４のトランジスタのゲート電極に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記第２のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の他方は、前記第３のトランジスタのソース電極及びドレイン電極の他方に接続され、
前記第２のトランジスタのゲート電極は、前記第４のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのソース電極及びドレイン電極の他方は、一定の電位に保たれており、
前記第１のトランジスタのソース電極及びドレイン電極の他方は、前記第１のバッファ回路の入力端子に接続され、
前記第４のトランジスタのソース電極及びドレイン電極の他方は、前記第２のバッファ回路の入力端子に接続され、
前記第１のトランジスタのゲート電極に第１の信号が入力され、
前記第２のトランジスタのゲート電極に第２の信号が入力され、
前記第１のバッファ回路の出力端子から第３の信号を出力し、
前記第２のバッファ回路の出力端子から第４の信号を出力することを特徴とする半導体装置。
【請求項１２】
第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、第１のバッファ回路及び第２のバッファ回路を有し、
前記第１のトランジスタのゲート電極は、前記第５のトランジスタのゲート電極と、前記第５のトランジスタのソース電極及びドレイン電極の一方と、前記第３のトランジスタのソース電極及びドレイン電極の一方と、前記第４のトランジスタのゲート電極に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記第２のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の他方は、前記第３のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのゲート電極は、前記第４のトランジスタのソース電極及びドレイン電極の一方に接続され、
前記第２のトランジスタのソース電極及びドレイン電極の他方は、一定の電位に保たれており、
前記第３のトランジスタのゲート電極は、前記第５のトランジスタのソース電極及びドレイン電極の他方に接続され、
前記第１のトランジスタのソース電極及びドレイン電極の他方は、前記第１のバッファ回路の入力端子に接続され、
前記第４のトランジスタのソース電極及びドレイン電極の他方は、前記第２のバッファ回路の入力端子に接続され、
前記第１のトランジスタのゲート電極に第１の信号が入力され、
前記第２のトランジスタのゲート電極に第２の信号が入力され、
前記第１のバッファ回路の出力端子から第３の信号を出力し、
前記第２のバッファ回路の出力端子から第４の信号を出力することを特徴とする半導体装置。
【請求項１３】
請求項１乃至請求項６のいずれか一項において、
第１の容量素子と第２の容量素子を有し、
前記第１の容量素子の一方の端子は、前記第３のトランジスタのソース電極及びドレイン電極の他方に接続され、
前記第２の容量素子の一方の端子は、前記第４のトランジスタのソース電極及びドレイン電極の他方に接続され、
前記第１の容量素子の他方の端子と前記第２の容量素子の他方の端子は、一定の電位に保たれていることを特徴とする半導体装置。
【請求項１４】
請求項７乃至請求項１２のいずれか一項において、
第１の容量素子と第２の容量素子を有し、
前記第１の容量素子の一方の端子は、前記第１のトランジスタのソース電極及びドレイン電極の他方に接続し、
前記第２の容量素子の一方の端子は、前記第４のトランジスタのソース電極及びドレイン電極の他方に接続し、
前記第１の容量素子の他方の端子と前記第２の容量素子の他方の端子は、一定の電位に保たれていることを特徴とする半導体装置。
【請求項１５】
請求項４乃至請求項６と請求項１０乃至請求項１２のいずれか一項において、
前記第１のバッファ回路は、第７のトランジスタ、第８のトランジスタ及び第３の容量素子を有し、
前記第２のバッファ回路は、第９のトランジスタ、第１０のトランジスタ及び第４の容量素子を有し、
前記第７のトランジスタと前記第８のトランジスタは、直列に接続され、
前記第９のトランジスタと前記第１０のトランジスタは、直列に接続され、
前記第３の容量素子は、前記第７のトランジスタのゲート電極と、前記第７のトランジスタのソース電極及びドレイン電極の一方との間に設けられ、
前記第４の容量素子は、前記第９のトランジスタのゲート電極と、前記第９のトランジスタのソース電極及びドレイン電極の一方との間に設けられ、
前記第１のバッファ回路の入力端子は、前記第７のトランジスタのゲート電極と、前記第１０のトランジスタのゲート電極であり、
前記第２のバッファ回路の入力端子は、前記第８のトランジスタのゲート電極と、前記第９のトランジスタのゲート電極であり、
前記第１のバッファ回路の出力端子は、前記第７のトランジスタのソース電極及びドレイン電極の一方と、前記第８のトランジスタのソース電極及びドレイン電極の一方であり、
前記第２のバッファ回路の出力端子は、前記第９のトランジスタのソース電極及びドレイン電極の一方と、前記第１０のトランジスタのソース電極及びドレイン電極の一方であることを特徴とする半導体装置。
【請求項１６】
請求項１、請求項４、請求項９又は請求項１２において、前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ、前記第４のトランジスタ及び前記第５のトランジスタは同じ導電型であることを特徴とする半導体装置。
【請求項１７】
請求項２又は請求項５において、前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ、前記第４のトランジスタ、前記第５のトランジスタ及び前記第６のトランジスタは同じ導電型であることを特徴とする半導体装置。
【請求項１８】
請求項３、請求項６、請求項７、請求項８、請求項１０又は請求項１１において、前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタは同じ導電型であることを特徴とする半導体装置。
【請求項１９】
請求項１乃至請求項１８のいずれか一項に記載の前記半導体装置を用いることを特徴とする電子機器。