【手続補正書】
【提出日】平成17年8月30日(2005.8.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  検出信号出力線で直列に接続され、該検出信号出力線に検出信号を出力する複数のセンサ基板と、
前記複数のセンサ基板の内で一端部に位置する第１センサ基板と接続されるとともに、他端部に位置する第２センサ基板に接続された主制御基板とを有し、
前記第１センサ基板は、検出信号を前記検出信号出力線に出力し、
前記第１センサ基板より後段の各センサ基板は、各センタ基板の前段のセンサ基板から前記検出信号出力線に出力された出力信号を受け入れて、該出力信号に自己の検出信号を続けて前記検出信号出力線に出力することを特徴とする機器用制御回路。
【請求項２】  検出信号出力線で直列に接続され、該検出信号出力線に検出信号を出力する複数のセンサ基板と、
前記複数のセンサ基板の内で一端部に位置する第１センサ基板と接続されるとともに、他端部に位置する第２センサ基板に接続された主制御基板とを有し、
前記第１センサ基板は、前記主制御基板から出力される起動信号により前記検出信号出力線に検出信号を出力するタイミングを認識し、
前記第１センサ基板より後段の各センサ基板は、各センタ基板の前段のセンサ基板から出力される信号により前記検出信号出力線に検出信号を出力するタイミングを認識することを特徴とする機器用制御回路。
【請求項３】  請求項１又は請求項２に記載の機器用制御回路において、
前記センサ基板は、前記主制御基板から前記起動信号が送出されると、この起動信号を受け入れて、自己の基板に搭載されているセンサの状態が読み取りできる状態であることを示すセンサ有効信号を有効にして待機し、
前記第１センサ基板は、自己の基板に搭載されたセンサの状態を示す検出信号を所定の時間前記検出信号出力線に出力した後、前記センサ有効信号を無効にして、次の起動信号を受け入れるまで待機し、
前記第１センサ基板の次の順位にあるセンサ基板は、前記第１センサ基板が前記センサ有効信号を無効にしたことを検出した後、自己の基板に搭載されたセンサの状態を示す検出信号を所定の時間前記検出信号出力線に出力した後、前記センサ有効信号を無効にして、次の起動信号を受け入れるまで待機し、
続いて次の順位にあるセンサ基板から最後の順位にあるセンサ基板まで、同様の動作を順番に繰り返すことを特徴とする機器用制御回路。
【請求項４】  請求項１又は請求項２に記載の機器用制御回路において、
前記複数のセンサ基板のいずれかのセンサ基板は、アナログセンサを搭載し、
前記主制御基板には、前記全てのセンサ出力を受け入れてディジタル信号に変換して前記制御部へ送出するアナログ・ディジタル変換器を備えたことを特徴とする機器用制御回路。
【請求項５】  請求項１又は請求項２に記載の機器用制御回路において、
前記主制御基板は、
所定の監視周期で、前記複数のセンサ基板のセンサの状態を示す検出信号列を、前記検出信号出力線から受け入れて記憶する状態情報メモリ部と、
今回受け入れた前記検出信号列と前記状態情報メモリ部に記憶された前回受け入れた前記検出信号列とを比較するセンサチェック回路部とを備え、
前記主制御基板は、前記センサチェック回路部から比較結果の不一致が通知されたとき所定の制御を行うことを特徴とする機器用制御回路。
【請求項６】  請求項１又は請求項２に記載の機器用制御回路において、
前記センサ基板は、一方の面に前記センサを搭載し、他方の面に制御回路を集積化したベアチップを搭載した集積回路基板を備えたことを特徴とする機器用制御回路。
【請求項７】  請求項１又は請求項２に記載の機器用制御回路において、
前記センサ基板の入力部に入力インピーダンス調整用のターミネータを備えたことを特徴とする機器用制御回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
【課題を解決するための手段】
本発明は以上の点を解決するため次の構成を採用する。
〈構成１〉
検出信号出力線で直列に接続され、該検出信号出力線に検出信号を出力する複数のセンサ基板と、前記複数のセンサ基板の内で一端部に位置する第１センサ基板と接続されるとともに、他端部に位置する第２センサ基板に接続された主制御基板とを有し、前記第１センサ基板は、検出信号を前記検出信号出力線に出力し、前記第１センサ基板より後段の各センサ基板は、各センタ基板の前段のセンサ基板から前記検出信号出力線に出力された出力信号を受け入れて、該出力信号に自己の検出信号を続けて前記検出信号出力線に出力することを特徴とする機器用制御回路。
〈構成２〉
検出信号出力線で直列に接続され、該検出信号出力線に検出信号を出力する複数のセンサ基板と、前記複数のセンサ基板の内で一端部に位置する第１センサ基板と接続されるとともに、他端部に位置する第２センサ基板に接続された主制御基板とを有し、前記第１センサ基板は、前記主制御基板から出力される起動信号により前記検出信号出力線に検出信号を出力するタイミングを認識し、前記第１センサ基板より後段の各センサ基板は、各センタ基板の前段のセンサ基板から出力される信号により前記検出信号出力線に検出信号を出力するタイミングを認識することを特徴とする機器用制御回路。
〈構成３〉
構成１又は２に記載の機器用制御回路において、上記センサ基板は、上記主制御基板から上記起動信号が送出されると、この起動信号を受け入れて、自己の基板に搭載されているセンサの状態が読み取りできる状態であることを示すセンサ有効信号を有効にして待機し、上記第１センサ基板は、自己の基板に搭載されたセンサの状態を示す検出信号を所定の時間上記検出信号出力線に出力した後、上記センサ有効信号を無効にして、次の起動信号を受け入れるまで待機し、上記第１センサ基板の次の順位にあるセンサ基板は、上記第１センサ基板が上記センサ有効信号を無効にしたことを検出した後、自己の基板に搭載されたセンサの状態を示す検出信号を所定の時間上記検出信号出力線に出力した後、上記センサ有効信号を無効にして、次の起動信号を受け入れるまで待機し、続いて次の順位にあるセンサ基板から最後の順位にあるセンサ基板まで、同様の動作を順番に繰り返すことを特徴とする機器用制御回路。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
〈構成４〉
構成１又は２に記載の機器用制御回路において、上記複数のセンサ基板のいずれかのセンサ基板は、アナログセンサを搭載し、上記主制御基板には、上記全てのセンサ出力を受け入れてディジタル信号に変換して上記制御部へ送出するアナログ・ディジタル変換器を備えたことを特徴とする機器用制御回路。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
〈構成５〉
構成１又は２に記載の機器用制御回路において、上記主制御基板は、所定の監視周期で、上記複数のセンサ基板のセンサの状態を示す検出信号列を、上記検出信号出力線から受け入れて記憶する状態情報メモリ部と、今回受け入れた上記検出信号列と上記状態情報メモリ部に記憶された前回受け入れた上記検出信号列とを比較するセンサチェック回路部とを備え、上記主制御基板は、上記センサチェック回路部から比較結果の不一致が通知されたとき所定の制御を行うことを特徴とする機器用制御回路。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
〈構成６〉
構成１又は２に記載の機器用制御回路において、上記センサ基板は、一方の面に上記センサを搭載し、他方の面に制御回路を集積化したベアチップを搭載した集積回路基板を備えたことを特徴とする機器用制御回路。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
〈構成７〉
構成１又は２に記載の機器用制御回路において、上記センサ基板の入力部に入力インピーダンス調整用のターミネータを備えたことを特徴とする機器用制御回路。