【手続補正書】
【提出日】平成16年11月15日(2004.11.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】クランプ回路および入力インターフェース回路
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
エミッタが、基準電圧に接続された第１のＮＰＮトランジスタと、
エミッタが、クランプ端子に接続され、ベースが、前記第１のＮＰＮトランジスタのコレクタに接続され、コレクタが、前記第１のＮＰＮトランジスタのベースに接続された第２のＮＰＮトランジスタと、
エミッタが、前記第１のＮＰＮトランジスタのコレクタに接続され、ベースが、自己のコレクタに接続された第３のＮＰＮトランジスタと、
エミッタが、前記第２のＮＰＮトランジスタのコレクタに接続され、ベースが、前記第３のＮＰＮトランジスタのベースに接続され、コレクタに、バイアスが供給される第４のＮＰＮトランジスタと、
前記第３のＮＰＮトランジスタのコレクタに接続された電流源と、
を具備したことを特徴とするクランプ回路。
【請求項２】
前記第１のＮＰＮトランジスタと前記基準電圧の間に挿入された、電圧源または抵抗をさらに具備したことを特徴とする請求項１に記載のクランプ回路。
【請求項３】
前記第１のＮＰＮトランジスタと前記基準電圧の間にコレクタ・エミッタ間が挿入され、ベースが、自己のコレクタに接続された第５のＮＰＮトランジスタと、
前記第２のＮＰＮトランジスタと前記クランプ端子の間にベース・エミッタ間が挿入され、コレクタが前記第２のＮＰＮトランジスタのコレクタに接続された第６のＮＰＮトランジスタと、
前記第３のＮＰＮトランジスタと前記第１のＮＰＮトランジスタの間にコレクタ・エミッタ間が挿入され、ベースが、自己のコレクタに接続された第７のＮＰＮトランジスタと、
前記第４のＮＰＮトランジスタと前記第２のＮＰＮトランジスタの間にベース・エミッタ間が挿入され、コレクタが、前記第４のＮＰＮトランジスタのコレクタに接続された第８のＮＰＮトランジスタと、
をさらに具備したことを特徴とする請求項１に記載のクランプ回路。
【請求項４】
エミッタに、所定の電圧が供給される第１のＰＮＰトランジスタと、
エミッタが、クランプ端子に接続され、ベースが、前記第１のＰＮＰトランジスタのコレクタに接続され、コレクタが、前記第１のＰＮＰトランジスタのベースに接続された第２のＰＮＰトランジスタと、
エミッタが、前記第１のＰＮＰトランジスタのコレクタに接続され、ベースが、自己のコレクタと接続された第３のＰＮＰトランジスタと、
エミッタが、前記第２のＰＮＰトランジスタのコレクタに接続され、ベースが、前記第３のＰＮＰトランジスタのベースに接続された第４のＰＮＰトランジスタと、
基準電圧と前記第４のＰＮＰトランジスタのコレクタの間に設けられた抵抗と、
コレクタが、前記第２のＰＮＰトランジスタのエミッタに接続され、ベースが、前記第４のＰＮＰトランジスタのコレクタに接続され、エミッタが、前記基準電圧に接続されたＮＰＮトランジスタと、
前記第３のＰＮＰトランジスタのコレクタと前記基準電圧の間に設けられた電流源と、
を具備したことを特徴とするクランプ回路。
【請求項５】
入力端子に第１のクランプ端子が接続された第１のクランプ回路と、
前記入力端子に第２のクランプ端子が接続された第２のクランプ回路と、
前記入力端子に接続されたフィルタ手段と、を具備したことを特徴とする入力インターフェース回路。
【請求項６】
前記第１のクランプ回路を、請求項１乃至３のいずれか１項に記載のクランプ回路で構成し、
前記第２のクランプ回路を、請求項４に記載のクランプ回路で構成したことを特徴とする入力インターフェース回路。
【請求項７】
ソースが、基準電圧に接続され、ゲートが、自己のソースに接続され、ドレインが、前記フィルタ手段の出力端に接続されたＮチャンネルＭＯＳ  ＦＥＴと、
ソースが、所定の電圧に接続され、ゲートが、自己のソースに接続され、ドレインが、前記フィルタ手段の出力端に接続されたＰチャンネルＭＯＳ  ＦＥＴと、
をさらに具備したことを特徴とする請求項５または６に記載の入力インターフェース回路。
【請求項８】
カソードが、前記フィルタ手段の出力端に接続され、アノードが、基準電圧に接続されたツェナーダイオードをさらに具備したことを特徴とする請求項５または６に記載の入力インターフェース回路。
【請求項９】
コレクタが、前記フィルタ手段の出力端に接続され、エミッタが、基準電圧に接続されたＮＰＮトランジスタと
カソードが、前記フィルタ手段の出力端に接続され、アノードが、前記第ＮＰＮトランジスタのベースに接続されたツェナーダイオードと、
前記ツェナーダイオードのアノードと前記基準電圧の間に設けられた抵抗と、
をさらに具備したことを特徴とする請求項５または６に記載の入力インターフェース回路。
【請求項１０】
入力端子に接続された第１の保護ダイオードと、
前記入力端子に接続された第２の保護ダイオードと、
前記入力端子に接続されたフィルタ手段と、を具備したことを特徴とする入力インターフェース回路。
【請求項１１】
入力端子に接続されたクランプ回路または保護ダイオードと、
前記入力端子に接続されたフィルタ手段と、を具備したことを特徴とする入力インターフェース回路。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、異なる電圧系の信号間のレベル変換回路、例えば車載用半導体集積回路装置で電圧制限のために用いられるクランプ回路および入力インターフェース回路に関する
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
（入力インターフェース回路の第１の実施例）
図６に、本発明の入力インターフェース回路の第１の実施例の構成を示す。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
（入力インターフェース回路の第２の実施例）
図８に、本発明の入力インターフェース回路の第２の実施例の構成例を示す。図６の第１の実施例との違いは、フィルタ１７とインバータ回路１９の間に、保護回路２１を設けた点である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
（入力インターフェース回路の第３の実施例）
図９に、本発明の入力インターフェース回路の第３の実施例の構成を示す。図６の第１の実施例との違いは、フィルタ１７とインバータ回路１９の間に、保護回路２３を設けた点である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
（入力インターフェース回路の第４の実施例）
図１０に、本発明の入力インターフェース回路の第４の実施例の構成を示す。図６の第１の実施例との違いは、フィルタ１７とインバータ回路１９の間に、保護回路２５を設けた点である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正の内容】
【００７７】
クランプされる電圧は、ＧＮＤ電圧、５Ｖに限定されない。
なお、本発明の入力インターフェース回路の第１の変形例として、図６において、ロー側クランプ回路１３の代わりに保護ダイオードを使用してもよい。そして、ハイ側クランプ回路１５の代わりに保護ダイオードを使用してもよい。
本発明の入力インターフェース回路の第２の変形例として、図９において、ロー側クランプ回路１３またはハイ側クランプ回路１５を使用しない場合、フィルタ１７に抵抗を含んでいれば入力抵抗Ｒｉｎを使用しなくてもよい。そしてロー側クランプ回路１３またはハイ側クランプ回路１５の代わりに、保護ダイオードを使用してもよい。