【手続補正書】
【提出日】平成17年2月14日(2005.2.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号に基づき所定の位相差を有する第１及び第２の信号を発生する信号発生回路と、
上記第１および第２の信号の振幅を所定のレベルに調整する第１のレベル調整回路と、
上記レベル調整回路から出力される第１の信号と第２の信号との和信号を出力する加算回路と、
上記レベル調整回路から出力される第１の信号と第２の信号との差信号を出力する減算回路と
を有する位相変換回路。
【請求項２】
上記和信号および上記差信号の振幅を所定のレベルに調整する第２のレベル調整回路を有する請求項に１記載の位相変換回路。
【請求項３】
上記信号発生回路は、上記入力信号の位相を遅らせて第１の信号として出力する遅相回路と、上記入力信号の位相を進めて第２の信号として出力する進相回路とを有する請求項１又は２に記載の位相変換回路。
【請求項４】
上記遅相回路は信号入力端と共通電位端との間に直列に接続された第１の抵抗素子と第１の容量素子とにより構成され、上記第１の抵抗素子と上記第１の容量素子との接続点から上記第１の信号が出力され、上記進相回路は信号入力端と共通電位端との間に直列に接続された第２の容量素子と第２の抵抗素子とにより構成され、上記第２の容量素子と上記第２の抵抗素子との接続点から上記第２の信号が出力される請求項３に記載の位相変換回路。
【請求項５】
上記第１及び第２の抵抗素子はそれら抵抗値がほぼ等しくなるように形成され、上記第１及び第２の容量素子はそれら容量値がほぼ等しくなるように形成されている請求項４に記載の位相変換回路。
【請求項６】
上記信号発生回路は上記入力信号に所定の遅延を与える遅延回路を有し、上記入力信号を上記第１の信号として出力し、上記遅延回路の出力信号を上記第２の信号として出力する請求項１に記載の位相変換回路。
【請求項７】
第１の入力信号に基づき所定の位相差を有する第１及び第２の中間信号を発生する第１の位相調整回路と、
第２の入力信号に基づき、所定の位相差を有する第３及び第４の中間信号を発生する第２の位相調整回路と、
上記第１の中間信号と上記第４の中間信号との差信号を第１の出力信号として出力する減算回路と、
上記第２の中間信号と上記第３の中間信号との和信号を第２の出力信号として出力する加算回路と
を有する位相変換回路。
【請求項８】
第１の入力信号に基づき所定の位相差を有する第１及び第２の中間信号を発生する第１の位相調整回路と、第２の入力信号に基づき所定の位相差を有する第３及び第４の中間信号を発生する第２の位相調整回路と、上記第１の中間信号と上記第４の中間信号との差信号を第１の出力信号として出力する減算回路と、上記第２の中間信号と上記第３の中間信号との和信号を第２の出力信号として出力する加算回路とでなる信号処理段が縦続接続されており、後段の信号処理段は前段の信号処理段の第１及び第２の出力信号をそれぞれ第１及び第２の入力信号として入力する位相変換回路。
【請求項９】
上記第１の位相調整回路は、上記第１の入力信号の位相を遅らせて上記第１の中間信号として出力する第１の遅相回路と、上記第１の入力信号の位相を進めて上記第２の中間信号として出力する第１の進相回路とを有し、上記第２の位相調整回路は、上記第２の入力信号の位相を遅らせて上記第３の中間信号として出力する第２の遅相回路と、上記第２の入力信号の位相を進めて上記第４の中間信号として出力する第２の進相回路とを有する請求項７又は８に記載の位相変換回路。
【請求項１０】
上記第１の遅相回路は信号入力端と共通電位端との間に直列に接続された第１の抵抗素子と第１の容量素子とにより構成され、上記第１の抵抗素子と上記第１の容量素子との接続点から上記第１の中間信号が出力され、上記第１の進相回路は信号入力端と共通電位端との間に直列に接続された第２の容量素子と第２の抵抗素子とにより構成され、上記第２の容量素子と上記第２の抵抗素子との接続点から上記第２の中間信号が出力され、上記第２の遅相回路は信号入力端と共通電位端との間に直列に接続された第３の抵抗素子と第３の容量素子とにより構成され、上記第３の抵抗素子と上記第３の容量素子との接続点から上記第３の中間信号が出力され、上記第２の進相回路は信号入力端と共通電位端との間に直列に接続された第４の容量素子と第４の抵抗素子とにより構成され、上記第４の容量素子と上記第４の抵抗素子との接続点から上記第４の中間信号が出力される請求項９に記載の位相変換回路。
【請求項１１】
上記第１及び第２の抵抗素子はそれら抵抗値がほぼ等しくなるように形成され、上記第１及び第２の容量素子はそれら容量値がほぼ等しくなるように形成され、上記第３及び第４の抵抗素子はそれら抵抗値がほぼ等しくなるように形成され、上記第３及び第４の容量素子はそれら容量値がほぼ等しくなるように形成されている請求項１０記載の位相変換回路。
【請求項１２】
上記第１、第２、第３及び第４の抵抗素子はそれら抵抗値がほぼ等しくなるように形成され、上記第１、第２、第３及び第４の容量素子はそれら容量値がほぼ等しくなるように形成されている請求項１０記載の位相変換回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
なお、式（１）において、ωは信号源ＶＳ１の発振周波数ｆ0 の角周波数である。即ち、（ω＝２πｆ0 ）である。
図１１において、直列に接続されている抵抗素子Ｒ１と容量素子Ｃ１により積分回路が構成され、ノードＮＤA から出力される信号ＳA は入力信号ＳINの積分信号であり、直列に接続されているキャパシタＣ２と抵抗素子Ｒ２により微分回路が構成され、ノードＮＤB から出力される信号ＳB は入力信号ＳINの微分信号である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
振幅の比ｒA は１に近い方が望ましいので、位相変換回路を構成する抵抗素子および容量素子の値を式（３）に基づき設定すれば、振幅がほぼ一致する直交信号を生成可能であるが、実際には式（３）を常に満足できる動作環境が得られないことがしばしばある。例えば、ＩＣチップ上においては、抵抗値および容量値の相対的な精度を高くすることは比較的簡単であるが、絶対的な精度を高くすることは困難であり、一般的には±２０％程度の誤差が生じる。この場合に、直交信号ＳA とＳB の振幅が異なり、場合によっては振幅の差が大きくなり、例えば、振幅比ｒA が、１．５倍以上になることもある。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００９５
【補正方法】変更
【補正の内容】
【００９５】
信号Ｓ1 とＳ2 が位相変換回路４００に入力され、位相変換回路４００により発生された一対の直交信号ＳI1，ＳQ1の振幅比ｒB1は、式（１３）により求められる。式（１３）により、信号ＳI1，ＳQ1の振幅比ｒB1は、入力信号Ｓ1 とＳ2 の振幅比ｒA に較べて、１に近づく。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
位相変換回路４００の出力信号ＳI1，ＳQ1がさらに、位相変換回路５００の入力信号として、位相変換回路５００に供給される。図示のように、位相変換回路５００は、位相変換回路４００とほぼ同じ構成を有しており、バッファＢＵＦ21，ＢＵＦ22、ＲＣ型位相変換回路２２０，３２０、加算器１２および減算器２２により構成されている。このため、位相変換回路５００は、位相変換回路４００と同様に機能し、入力された一対の直交信号に対して、振幅差をさらに低減させることができる。即ち、位相変換回路５００の出力信号ＳI2，ＳQ2の振幅比をｒB2とすると、振幅比ｒB2は、位相変換回路４００の出力信号ＳI1，ＳQ1の振幅比ｒB1よりさらに１に近づく。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１０７
【補正方法】変更
【補正の内容】
【０１０７】
表２は、（ωＲＣ）の値に基づき、図１０におけるＡ点の信号Ｓ1 とＳ2 の振幅の比ｒA 、Ｂ点の信号ＳI1，ＳQ1の振幅比ｒB1およびＣ点の信号ＳI2，ＳQ2の振幅比ｒB2を、式（３）、（１６）および（１９）に基づき計算した結果を示している。さらに、表３は、図１０に示した位相変換回路を用いてシミュレーションを行った結果のＡ、ＢおよびＣ点のそれぞれの信号の振幅の比を示している。表２および表３に示すように、回路のシミュレーションは、式に基づいた計算とほぼ一致した結果が得られた。何れの場合において、図１０におけるＣ点の信号ＳI2，ＳQ2の振幅比ｒB2が最も１に近づいた結果となった。