【手続補正書】
【提出日】平成16年7月23日(2004.7.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】  明細書
【発明の名称】  気体放電型表示装置
【特許請求の範囲】
【請求項１】  放電空間を挟んで対向配置した第１基板と第２基板とを有しかつ前記第１基板上に第１電極を配列するとともに前記第２基板上に前記第１電極と直交対向して第２電極を配列したプラズマディスプレイパネルと、このプラズマディスプレイパネルに緩勾配波形のパルスを印加するための緩勾配波形発生回路を有する駆動回路とを備え、前記緩勾配波形発生回路をミラー積分回路により構成した気体放電型表示装置。
【請求項２】  放電空間を挟んで対向配置した第１基板と第２基板とを有しかつ前記第１基板上に走査電極群と維持電極群を配列するとともに前記第２基板上に前記走査電極群と維持電極群と直交対向してデータ電極を配列したプラズマディスプレイパネルと、このプラズマディスプレイパネルの走査電極群に緩勾配波形の初期化パルスを印加する緩勾配波形発生回路を有する駆動回路とを備え、前記緩勾配波形発生回路をミラー積分回路により構成した気体放電型表示装置。
【請求項３】  放電空間を挟んで対向配置した第１基板と第２基板とを有しかつ前記第１基板上に走査電極群と維持電極群を配列するとともに前記第２基板上に前記走査電極群と維持電極群と直交対向してデータ電極を配列したプラズマディスプレイパネルと、このプラズマディスプレイパネルの維持電極群に緩勾配波形の消去パルスを印加する緩勾配波形発生回路を有する駆動回路とを備え、前記緩勾配波形発生回路をミラー積分回路により構成した気体放電型表示装置。
【請求項４】  プラズマディスプレイパネルの電極に共通端子が接続されるとともに定電位点に出力端子が接続された反転増幅素子と、前記反転増幅素子の入力端子に接続された電流制限素子と、前記反転増幅素子の入力端子と出力端子との間に接続されたコンデンサとを有するミラー積分回路を備えた請求項１、２または３記載の気体放電型表示装置。
【請求項５】  プラズマディスプレイパネルの電極に出力端子が接続されるとともに定電位点に共通端子が接続された反転増幅素子と、前記反転増幅素子の入力端子に接続された電流制限素子と、前記反転増幅素子の入力端子と出力端子との間に接続されたコンデンサとを有するミラー積分回路を備えた請求項１、２または３記載の気体放電型表示装置。
【請求項６】  プラズマディスプレイパネルの電極に共通端子が接続されるとともに定電位点に出力端子が接続された反転増幅素子と、前記反転増幅素子の入力端子に接続された電流制限素子と、前記定電位点とは別の定電位点と前記反転増幅素子の入力端子との間に接続されたコンデンサとを有するミラー積分回路を備えた請求項１、２または３記載の気体放電型表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、テレビジョン受像機および広告表示板等の画像表示に用いる気体放電型表示装置に関するものである。
【０００２】
【従来の技術】
気体放電型表示装置の１つであるＡＣ型プラズマディスプレイパネル（以後、ＰＤＰという）としては、２電極対向放電型や３電極面放電型などが考案されている。図１２に示すように、従来の３電極面放電型のＰＤＰ１１の電極配列はマトリクスを構成しており、列方向にはＭ列のデータ電極ＤＡＴＡ１〜ＤＡＴＡＭが配列され、行方向にはＮ行の走査電極ＳＣＮ１〜ＳＣＮＮおよびＮ行の維持電極ＳＵＳ１〜ＳＵＳＮが配列されている。これらマトリクスの各交点にＭ×Ｎ個のセルが形成されている。ＰＤＰ１１のデータ電極ＤＡＴＡ１〜ＤＡＴＡＭにはデータ電極駆動回路１２が接続され、走査電極ＳＣＮ１〜ＳＣＮＮには走査電極駆動回路１３が接続され、維持電極ＳＵＳ１〜ＳＵＳＮには維持電極駆動回路１４が接続されている。
【０００３】
このようなＰＤＰの駆動タイミング図の一例を図１３に示す。まず初期化期間ですべての走査電極ＳＣＮ１〜ＳＣＮＮに電圧が＋Ｖｒ（Ｖ）で立ち上がりが緩勾配波形である初期化パルスを印加して、ひとつ前のサブフィールドで書き込み放電を起こしたセルにおいて走査電極からデータ電極の方向に放電電流が流れる初期化放電を起こす。
【０００４】
次に、書き込み期間に、所定のデータ電極ＤＡＴＡ１〜ＤＡＴＡＭに電圧が＋Ｖｗ（Ｖ）である書き込みパルス、１番目の走査電極ＳＣＮ１に電圧が−Ｖｓ（Ｖ）である走査パルスを印加して、所定のデータ電極ＤＡＴＡ１〜ＤＡＴＡＭと走査電極ＳＣＮ１との交点部のセルにおいて書き込み放電を起こす。引き続き走査電極ＳＣＮ２〜ＳＣＮＮにおいても同様な動作が行われ、表示画面全体にわたってデータの書き込みが行われる。
【０００５】
続く維持期間において、すべての維持電極ＳＵＳ１〜ＳＵＳＮとすべての走査電極ＳＣＮ１〜ＳＣＮＮとに交互に電圧が−Ｖｓ（Ｖ）である維持パルスを印加して、書き込み放電が起こったセルで維持放電を開始し、その後維持パルスの印加を続けている間、維持放電を継続する。
【０００６】
続く消去期間において、すべての維持電極ＳＵＳ１〜ＳＵＳＮに電圧が−Ｖｓ（Ｖ）で立ち下がりが緩勾配波形である消去パルスを印加して、維持放電の起こっていたセルで消去放電を起こし維持放電を停止させる。
【０００７】
以上の書き込み期間、維持期間、消去期間からなるサブフィールドを、維持パルス数を変えることで重み付けをして複数個組み合わせてサブフィールド列を作り、これを１フィールド（１６．７ｍｓ）として、画像表示を行う。
【０００８】
以上に説明した従来のＰＤＰの駆動回路において、初期化パルスと消去パルスの発生に緩勾配波形発生回路が使われている。以下に従来の走査電極駆動回路と従来の維持電極駆動回路について説明し、その中で従来の緩勾配波形発生回路について説明する。
【０００９】
図１４は、従来の走査電極駆動回路１３の出力部分を示したものであり、走査／維持パルス発生回路Ｐ１〜ＰＮおよび初期化パルス発生回路Ｓ１から構成されている。走査／維持パルス発生回路Ｐ１〜ＰＮは、ドレインを初期化パルス発生回路Ｓ１の出力に接続したプルアップＦＥＴＱＨ１〜ＱＨＮと、ソースが−Ｖｓ（Ｖ）の定電位点に接続されたプルダウンＦＥＴＱＬ１〜ＱＬＮと、プルアップＦＥＴＱＨ１〜ＱＨＮに並列接続されたダイオードＤＨ１〜ＤＨＮ（通常、ダイオードＤＨ１〜ＤＨＮはプルアップＦＥＴＱＨ１〜ＱＨＮの寄生ダイオードを利用する）とからなるプッシュプル回路で、それらの出力はＰＤＰの走査電極ＳＣＮ１〜ＳＣＮＮにそれぞれ接続されている。初期化パルス発生回路Ｓ１は、ドレインが抵抗Ｒ１ａを介して＋Ｖｒ（Ｖ）の定電位点に接続されたプルアップＦＥＴＱ１ａと、ソースが接地されたプルダウンＦＥＴＱＬＳ１と、プルダウンＦＥＴＱＬＳ１に並列接続されたダイオードＤＬＳ１（通常、ダイオードＤＬＳ１はプルダウンＦＥＴＱＬＳ１の寄生ダイオードを利用する）とからなるプッシュプル回路である。この初期化パルス発生回路Ｓ１において、Ｕ１ａが従来の緩勾配波形発生回路であり、プルアップＦＥＴＱ１ａと抵抗Ｒ１ａとからなる。
【００１０】
従来の走査電極駆動回路の動作を説明する。まず図１２の初期化期間の始まりにおいて、プルアップＦＥＴＱＨ１〜ＱＨＮはオン、プルダウンＦＥＴＱＬ１〜ＱＬＮはオフ、プルアップＦＥＴＱ１ａはオフ、プルダウンＦＥＴＱＬＳ１はオンになっている。したがって、走査電極ＳＣＮ１〜ＳＣＮＮにはプルダウンＦＥＴＱＬＳ１，ダイオードＤＬＳ１，プルアップＦＥＴＱＨ１〜ＱＨＮ，ダイオードＤＨ１〜ＤＨＮを介して０（Ｖ）が印加されている。そしてプルダウンＦＥＴＱＬＳ１がオフになりプルアップＦＥＴＱ１ａがオンに変化すると、＋Ｖｒ（Ｖ）の定電位点→抵抗Ｒ１ａ→プルアップＦＥＴＱ１ａ→プルアップＦＥＴＱＨ１〜ＱＨＮ→走査電極ＳＣＮ１〜ＳＣＮＮの経路で電流が流れ、走査電極ＳＣＮ１〜ＳＣＮＮに初期化パルスが印加される。このとき初期化パルスの立ち上がりは、走査電極ＳＣＮ１〜ＳＣＮＮがそれぞれ持つ電極浮遊容量ＣＳＣｉ（ｉ＝１〜Ｎ）の合計ＣＳＣ＝ＣＳＣ１＋・・・＋ＣＳＣＮと抵抗Ｒ１ａとによるＣＲ時定数回路で決まる緩勾配波形になる。画面サイズが２０インチ程度の気体放電型表示装置の場合、抵抗Ｒ１ａの値は数百オームから数キロオームという比較的高い値となる。この初期化パルスの緩勾配波形は、ＰＤＰの放電動作の安定性を決めるので、抵抗Ｒ１ａの値を調整して勾配を最適化する。そして次にプルアップＦＥＴＱ１ａがオフ、プルダウンＦＥＴＱＬＳ１がオンに変化すると、走査電極ＳＣＮ１〜ＳＣＮＮ→ダイオードＤＨ１〜ＤＨＮ→プルダウンＦＥＴＱＬＳ１の経路で電流が流れ、初期化パルスが終了する。
【００１１】
引き続く書き込み期間において、プルアップＦＥＴＱ１ａがオフ、プルダウンＦＥＴＱＬＳ１がオンのままで、走査／維持パルス発生回路Ｐ１〜ＰＮが順次プッシュプル動作して、走査電極ＳＣＮ１〜ＳＣＮＮに走査パルスが印加される。引き続く維持期間において、プルアップＦＥＴＱ１ａがオフ、プルダウンＦＥＴＱＬＳ１がオンのままで、走査／維持パルス発生回路Ｐ１〜ＰＮすべてが同時にプッシュプル動作して、走査電極ＳＣＮ１〜ＳＣＮＮに維持パルスが印加される。引き続く消去期間において、プルアップＦＥＴＱ１ａがオフ、プルダウンＦＥＴＱＬＳ１がオンでプルアップＦＥＴＱＨ１〜ＱＨＮがオン、プルダウンＦＥＴＱＬ１〜ＱＬＮがオフになって、走査電極ＳＣＮ１〜ＳＣＮＮにはプルダウンＦＥＴＱＬＳ１、ダイオードＤＬＳ１、プルアップＦＥＴＱＨ１〜ＱＨＮ、ダイオードＤＨ１〜ＤＨＮを介して０（Ｖ）が印加される。
【００１２】
また図１５は、従来の維持電極駆動回路１４の出力部分を示したものであり、維持パルス発生回路Ｗ１および消去パルス発生回路として動作する緩勾配波形発生回路Ｕ１ｂから構成されている。維持パルス発生回路Ｗ１はドレインが接地されたプルアップＦＥＴＱＨＷ１と、プルアップＦＥＴＱＨＷ１に並列接続されたダイオードＤＨＷ１（通常、ダイオードＤＨＷ１はプルアップＦＥＴＱＨＷ１の寄生ダイオードを利用する）と、ソースが−Ｖｓ（Ｖ）の定電位点に接続されたプルダウンＦＥＴＱＬＷ１とからなるプッシュプル回路で、その出力はＰＤＰの維持電極ＳＵＳ１〜ＳＵＳＮに接続されている。緩勾配波形発生回路Ｕ１ｂは、ソースが−Ｖｓ（Ｖ）の定電位点に接続されたプルダウンＦＥＴＱ１ｂと、プルダウンＦＥＴＱ１ｂのドレインに接続された抵抗Ｒ１ｂとからなり、プルダウンＦＥＴＱ１ｂは抵抗Ｒ１ｂを介して維持電極ＳＵＳ１〜ＳＵＳＮに接続されている。
【００１３】
次に、従来の維持電極駆動回路の動作を説明する。まず図１２の初期化期間および書き込み期間において、プルアップＦＥＴＱＨＷ１はオン、プルダウンＦＥＴＱＬＷ１はオフ、プルダウンＦＥＴＱ１ｂはオフになっている。したがって、維持電極ＳＵＳ１〜ＳＵＳＮにはプルアップＦＥＴＱＨＷ１，ダイオードＤＨＷ１を介して０（Ｖ）が印加されている。そして維持期間において維持パルス発生回路Ｗ１がプッシュプル動作して、維持電極ＳＵＳ１〜ＳＵＳＮに維持パルスが印加される。引き続く消去期間の始まりにおいて、プルアップＦＥＴＱＨＷ１がオン、プルダウンＦＥＴＱＬＷ１がオフ、プルダウンＦＥＴＱ１ｂがオフの状態から、プルアップＦＥＴＱＨＷ１がオフ、プルダウンＦＥＴＱ１ｂがオンに変化すると、維持電極ＳＵＳ１〜ＳＵＳＮ→抵抗Ｒ１ｂ→プルダウンＦＥＴＱ１ｂ→−Ｖｓ（Ｖ）の定電位点の経路で電流が流れ、維持電極ＳＵＳ１〜ＳＵＳＮに消去パルスが印加される。このとき消去パルスの立ち下がりは、維持電極ＳＵＳ１〜ＳＵＳＮがそれぞれ持つ電極浮遊容量ＣＳＵｉ（ｉ＝１〜Ｎ）の合計ＣＳＵ＝ＣＳＵ１＋・・・＋ＣＳＵＮと抵抗Ｒ１ｂとによるＣＲ時定数回路で決まる緩勾配波形になる。画面サイズが２０インチ程度の気体放電型表示装置の場合、抵抗Ｒ１ｂの値は数百オームから数キロオームという比較的高い値となる。この消去パルスの緩勾配波形は、ＰＤＰの放電動作の安定性を決めるので、抵抗Ｒ１ｂの値を調整して勾配を最適化する。そして次にプルダウンＦＥＴＱ１ｂがオフ、プルアップＦＥＴＱＨＷ１がオンに変化すると、０（Ｖ）の定電位点→プルアップＦＥＴＱＨＷ１→維持電極ＳＵＳ１〜ＳＵＳＮの経路で電流が流れ、消去パルスが終了する。
【００１４】
【発明が解決しようとする課題】
しかし、初期化パルスや消去パルスなどの緩勾配波形印加時においては、書き込み放電や維持放電を行った点灯セル数の変化に応じて放電するセル数が変化し、緩勾配波形印加時の電流は変動するが、前記のように、出力インピーダンスが比較的高いＣＲ時定数回路で緩勾配波形発生回路が構成されていると、この電流変動により緩勾配波形の勾配が変化していた。したがって、ある点灯セル数において放電動作範囲が最大になるよう緩勾配波形の勾配を設定しても、点灯セル数が変化すると緩勾配波形の勾配が変化して書き込み不良や消去不良のセルが発生しやすくなり、ＰＤＰの放電動作範囲を狭いものにしていた。
【００１５】
また、このような従来のＰＤＰの駆動回路では、緩勾配波形発生回路がＰＤＰの電極浮遊容量を利用したＣＲ時定数回路で構成されているため、ＰＤＰごとに電極浮遊容量にばらつきがあると、緩勾配波形の勾配もばらつくことになり、ＰＤＰの放電動作範囲を狭いものにしていた。
【００１６】
本発明の第１の目的は、放電電流の変化や電極浮遊容量のばらつきなど緩勾配波形発生回路の負荷に変動があっても緩勾配波形の勾配の変化を少なくして、放電動作範囲が広いＰＤＰの駆動回路を提供することである。
【００１７】
また、このような従来のＰＤＰの駆動回路では、緩勾配波形発生回路がＣＲ時定数回路で構成されており、緩勾配波形は飽和電圧に近づくほど緩やかになるカーブを描いていた。このため、緩勾配波形の印加開始直後の最も勾配が急となるところにも必要とする勾配をもたせ、かつ波形の先端をほぼ飽和電圧まで到達させようとすると、長い印加時間が必要であった。このように印加時間が長いことが、より高画質を得るため１フィールドあたりのサブフィールド数を増す場合などにおいて妨げになっていた。
【００１８】
本発明の第２の目的は、緩勾配波形の先端を短時間に完全に飽和電圧まで到達させ、印加時間を抑えることで、タイミングの設計自由度が大きい駆動回路を提供することである。
【００１９】
【課題を解決するための手段】
この課題を解決するために本発明の気体放電型表示装置は、放電空間を挟んで対向配置した第１基板と第２基板とを有しかつ前記第１基板上に第１電極を配列するとともに前記第２基板上に前記第１電極と直交対向して第２電極を配列したＰＤＰと、このＰＤＰに緩勾配波形のパルスを印加するための緩勾配波形発生回路を有する駆動回路とを備え、前記緩勾配波形発生回路をミラー積分回路により構成したものである。
【００２０】
その具体的構成においては、ＰＤＰの電極に共通端子が接続されるとともに定電位点に出力端子が接続された反転増幅素子と、前記反転増幅素子の入力端子に接続された電流制限素子と、前記反転増幅素子の入力端子と出力端子との間に接続されたコンデンサとを有するミラー積分回路を備えたものである。
【００２１】
また、別の具体的構成においては、ＰＤＰの電極に出力端子が接続されるとともに定電位点に共通端子が接続された反転増幅素子と、前記反転増幅素子の入力端子に接続された電流制限素子と、前記反転増幅素子の入力端子と出力端子との間に接続されたコンデンサとを有するミラー積分回路を備えたものである。
【００２２】
さらに別の具体的構成においては、プラズマディスプレイパネルの電極に共通端子が接続されるとともに定電位点に出力端子が接続された反転増幅素子と、前記反転増幅素子の入力端子に接続された電流制限素子と、前記定電位点とは別の定電位点と前記反転増幅素子の入力端子との間に接続されたコンデンサとを有するミラー積分回路を備えたものである。
【００２３】
この構成により、緩勾配波形発生回路の出力インピーダンスが低くなるとともに緩勾配波形発生回路の部品定数で緩勾配波形の勾配が決定されるため、放電電流の変化や電極浮遊容量のばらつきなど負荷の変動を受け難くなって、緩勾配波形の勾配の変化が少なくなる。さらに、緩勾配波形の先端が短時間で完全に飽和電圧まで到達するので、印加時間を抑えることができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態による気体放電型表示装置について、図面を参照しながら説明する。
【００２５】
図９は本発明で用いる３電極面放電型ＰＤＰの部分破断斜視図である。図９に示すように、第１のガラス基板１上に走査電極２群と維持電極３群とが設けられ、これらの電極群は第１の誘電体層４で覆われ、第１の誘電体層は保護膜５で覆われている。そして、隔壁６を挟んで第１のガラス基板１と対向して第２のガラス基板７が設けられ、第１のガラス基板１と第２のガラス基板７との間に放電用ガスが満たされた放電空間が形成される。第２のガラス基板７上にデータ電極８群が、走査電極２群と維持電極３群とに直交対向して設けられている。データ電極８群は第２の誘電体層９で覆われており、第２の誘電体層９の表面には蛍光体１０が付設されている。
【００２６】
図１０に示すように、３電極面放電型ＰＤＰ１１の電極配列はマトリクスを構成しており、列方向にはＭ列のデータ電極ＤＡＴＡ１〜ＤＡＴＡＭが配列され、行方向にはＮ行の走査電極ＳＣＮ１〜ＳＣＮＮおよびＮ行の維持電極ＳＵＳ１〜ＳＵＳＮが配列されている。これらマトリクスの各交点にＭ×Ｎ個のセルが形成されている。ＰＤＰ１１のデータ電極ＤＡＴＡ１〜ＤＡＴＡＭにはデータ電極駆動回路１２が接続されている。また、走査電極ＳＣＮ１〜ＳＣＮＮには走査電極駆動回路１５が接続され、維持電極ＳＵＳ１〜ＳＵＳＮには維持電極駆動回路１６が接続されている。
【００２７】
図１１は本発明の気体放電型表示装置の駆動回路における駆動タイミング図の一例である。まず初期化期間ですべての走査電極ＳＣＮ１〜ＳＣＮＮに電圧が＋Ｖｒ（Ｖ）で立ち上がりが直線的な緩勾配波形である初期化パルスを印加して、ひとつ前のサブフィールドで書き込み放電を起こしたセルにおいて走査電極からデータ電極の方向に放電電流が流れる初期化放電を起こす。
【００２８】
次に、書き込み期間において、所定のデータ電極ＤＡＴＡ１〜ＤＡＴＡＭに電圧が＋Ｖｗ（Ｖ）である書き込みパルス、第１番目の走査電極ＳＣＮ１に電圧が−Ｖｓ（Ｖ）である走査パルスを印加して、選択された所定のデータ電極ＤＡＴＡ１〜ＤＡＴＡＭと第１番目の走査電極ＳＣＮ１との交点部のセルにおいて書き込み放電を起こす。引き続き走査電極ＳＣＮ２〜ＳＣＮＮにおいても同様な動作が行われ、表示画面全体にわたって書き込みが行われる。
【００２９】
続く維持期間において、すべての維持電極ＳＵＳ１〜ＳＵＳＮとすべての走査電極ＳＣＮ１〜ＳＣＮＮとに交互に電圧が−Ｖｓ（Ｖ）である維持パルスを印加して、書き込み放電が起こった箇所のセルで維持放電を開始し、その後維持パルスの印加を続けている間、維持放電を維持する。
【００３０】
続く消去期間において、すべての維持電極ＳＵＳ１〜ＳＵＳＮに、電圧が−Ｖｓ（Ｖ）で立ち下がりが直線的な緩勾配波形である消去パルスを印加して、維持放電の起こっていたセルで消去放電を起こし維持放電を停止させる。
【００３１】
以上の書き込み期間、維持期間、消去期間から成るサブフィールドを、維持パルス数を変えることで重み付けをして複数個組み合わせてサブフィールド列を作り、これを１フィールド（１６．７ｍｓ）として、画像表示を行う。
【００３２】
以上の駆動タイミングが図１２に示した従来例と異なるところは、初期化パルスおよび消去パルスの緩勾配波形が直線的に変化して短時間で飽和していることと、それによって初期化パルスおよび消去パルスの時間幅が小さくなっていることである。実験によれば、初期化パルスおよび消去パルスの時間幅は、従来ではそれぞれ２００μｓ必要であったものが、本実施の形態ではそれぞれ１００μｓとすることができ、１フィールドを８サブフィールドで構成した場合は１．６ｍｓの余裕時間が得られ、その分をサブフィールド数を増やしたり書き込みパルス幅を広くする等、画質を改善する時間に費やすことができる。
【００３３】
以下、具体的な回路構成について図を用いて説明する。
（実施の形態１）
図１は、本発明によるＰＤＰの駆動回路の実施の形態１における走査電極駆動回路１５の出力部分を示すブロック図であり、走査／維持パルス発生回路Ｐ１〜ＰＮおよび初期化パルス発生回路Ｓ２から構成されている。ＰＤＰ１１のデータ電極ＤＡＴＡ１〜ＤＡＴＡＭおよび維持電極ＳＵＳ１〜ＳＵＳＮ等は省略している。走査／維持パルス発生回路Ｐ１〜ＰＮはそれぞれ、初期化パルス発生回路Ｓ２の出力にドレインを接続したプルアップＦＥＴＱＨ１〜ＱＨＮと、プルアップＦＥＴＱＨ１〜ＱＨＮのソースにドレインを接続するとともにソースを−Ｖｓ（Ｖ）の定電位点に接続したプルダウンＦＥＴＱＬ１〜ＱＬＮと、プルアップＦＥＴＱＨ１〜ＱＨＮのソースとドレインとの間に接続されたダイオードＤＨ１〜ＤＨＮ（通常、ダイオードＤＨ１〜ＤＨＮはプルアップＦＥＴＱＨ１〜ＱＨＮの寄生ダイオードを利用する）とからなるプッシュプル回路であり、走査／維持パルス発生回路Ｐ１〜ＰＮの出力はＰＤＰ１１の走査電極ＳＣＮ１〜ＳＣＮＮにそれぞれ接続されている。
【００３４】
初期化パルス発生回路Ｓ２は、ドレイン（出力端子）を＋Ｖｒ（Ｖ）の定電位点に接続したプルアップＦＥＴ（反転増幅素子）Ｑと、プルアップＦＥＴＱのゲート（入力端子）に一端を接続された抵抗（電流制限素子）ＲＧ２ａと、プルアップＦＥＴＱのゲートとドレインとの間に接続されたコンデンサＣＦ２ａと、ソースを接地するとともにプルアップＦＥＴＱのソース（共通端子）にドレインを接続したプルダウンＦＥＴＱＬＳ２と、プルダウンＦＥＴＱＬＳ２のソースとドレインとの間に接続されたダイオードＤＬＳ２（通常、ダイオードＤＬＳ２はプルダウンＦＥＴＱＬＳ２の寄生ダイオードを利用する）とからなるプッシュプル回路である。この初期化パルス発生回路Ｓ２において、本発明に係る緩勾配波形発生回路Ｕ２ａはミラー積分回路から構成されており、この点が図１４に示した従来の走査電極駆動回路１３と異なるところである。
【００３５】
なお上記の構成では、プルアップＦＥＴＱにＮ型のＦＥＴを使用しているが、電圧の印加方向を反転すればＰ型のＦＥＴも同様に使用できる。さらに、プルアップＦＥＴＱはバイポーラトランジスタなどＦＥＴ以外の素子であってもよい。
【００３６】
また上記の構成では、電流制限素子に抵抗ＲＧ２ａを使用しているが、定電流素子など抵抗以外の電流制限素子であってもよい。
【００３７】
次に、図１に示した走査電極駆動回路の動作を説明する。まず図１１の初期化期間の始まりにおいて、プルアップＦＥＴＱＨ１〜ＱＨＮはオン、プルダウンＦＥＴＱＬ１〜ＱＬＮはオフ、プルアップＦＥＴＱはオフ、プルダウンＦＥＴＱＬＳ２はオンになっている。したがって、走査電極ＳＣＮ１〜ＳＣＮＮにはそれぞれ、プルダウンＦＥＴＱＬＳ２、ダイオードＤＬＳ２、プルアップＦＥＴＱＨ１〜ＱＨＮ、ダイオードＤＨ１〜ＤＨＮを介して０（Ｖ）が印加されている。そしてプルダウンＦＥＴＱＬＳ２がオフになりプルアップＦＥＴＱがオンに変化すると、＋Ｖｒ（Ｖ）の定電位点→プルアップＦＥＴＱ→プルアップＦＥＴＱＨ１〜ＱＨＮ→走査電極ＳＣＮ１〜ＳＣＮＮの経路で電流が流れ、走査電極ＳＣＮ１〜ＳＣＮＮに初期化パルスが印加される。このとき初期化パルスの立ち上がり時間ｔは、入力電圧をＶＩＮ、プルアップＦＥＴＱのゲートしきい値電圧をＶＴとすると、ｔ＝（ＣＦ２ａ×Ｖｒ）／｛（ＶＩＮ−ＶＴ）／ＲＧ２ａ｝で決まる直線的な緩勾配波形になる。また、緩勾配波形発生回路Ｕ２ａの出力インピーダンスは、プルアップＦＥＴＱの出力インピーダンスで決まる低い値（数オーム）になる。したがって、初期化パルスの波形が立ち上がる途中で起きる放電に起因する放電電流の変化や電極浮遊容量ＣＳＣ１〜ＣＳＣＮのばらつきがあっても緩勾配波形の勾配はほとんど変化しないので、放電動作を安定化することができる。なお、この初期化パルスの緩勾配波形は、ＰＤＰ１１の放電動作の安定性を決めるので、抵抗ＲＧ２ａの値を調整して勾配を最適化する。
【００３８】
そして次にプルアップＦＥＴＱがオフ、プルダウンＦＥＴＱＬＳ２がオンに変化すると、走査電極ＳＣＮ１〜ＳＣＮＮ→ダイオードＤＨ１〜ＤＨＮ→プルダウンＦＥＴＱＬＳ２の経路で電流が流れ、初期化パルスが終了する。
【００３９】
引き続く書き込み期間において、プルアップＦＥＴＱがオフ、プルダウンＦＥＴＱＬＳ２がオンのままで、走査／維持パルス発生回路Ｐ１〜ＰＮが順次プッシュプル動作して、走査電極ＳＣＮ１〜ＳＣＮＮに走査パルスが印加される。引き続く維持期間において、プルアップＦＥＴＱがオフ、プルダウンＦＥＴＱＬＳ２がオンのままで、走査／維持パルス発生回路Ｐ１〜ＰＮが同時にプッシュプル動作して、走査電極ＳＣＮ１〜ＳＣＮＮに維持パルスが印加される。引き続く消去期間において、プルアップＦＥＴＱがオフ、プルダウンＦＥＴＱＬＳ２がオンで、プルアップＦＥＴＱＨ１〜ＱＨＮがオン、プルダウンＦＥＴＱＬ１〜ＱＬＮがオフになって、走査電極ＳＣＮ１〜ＳＣＮＮにはプルダウンＦＥＴＱＬＳ２、ダイオードＤＬＳ２、プルアップＦＥＴＱＨ１〜ＱＨＮ、ダイオードＤＨ１〜ＤＨＮを介して０（Ｖ）が印加される。
【００４０】
次に図２は、本発明によるＰＤＰの駆動回路の実施の形態１における維持電極駆動回路の出力部分を示すブロック図であり、維持パルス発生回路Ｗ１および消去パルス発生回路として動作する緩勾配波形発生回路Ｕ２ｂから構成されている。ＰＤＰ１１のデータ電極ＤＡＴＡ１〜ＤＡＴＡＭおよび走査電極ＳＣＮ１〜ＳＣＮＮ等は省略している。維持パルス発生回路Ｗ１は、ドレインが接地されたプルアップＦＥＴＱＨＷ１と、プルアップＦＥＴＱＨＷ１に並列接続されたダイオードＤＨＷ１（通常、ダイオードＤＨＷ１はプルアップＦＥＴＱＨＷ１の寄生ダイオードを利用する）と、−Ｖｓ（Ｖ）の定電位点にソースを接続するとともにプルアップＦＥＴＱＨＷ１のソースにドレインを接続したプルダウンＦＥＴＱＬＷ１とからなるプッシュプル回路であり、その出力はＰＤＰ１１の維持電極ＳＵＳ１〜ＳＵＳＮに接続されている。
【００４１】
消去パルス発生回路として動作する緩勾配波形発生回路Ｕ２ｂは、−Ｖｓ（Ｖ）の定電位点にソース（共通端子）を接続するとともに維持電極ＳＵＳ１〜ＳＵＳＮにドレイン（出力端子）を接続したプルダウンＦＥＴ（反転増幅素子）Ｑｄと、プルダウンＦＥＴＱｄのゲート（入力端子）に一端を接続された抵抗ＲＧ２ｂと、プルダウンＦＥＴＱｄのゲートとドレインとの間に接続されたコンデンサＣＦ２ｂとから構成されている。このように緩勾配波形発生回路Ｕ２ｂはミラー積分回路から構成されており、図１５に示した従来の維持電極駆動回路１４と異なるところである。
【００４２】
なお上記の構成では、プルダウンＦＥＴＱｄにＮ型のＦＥＴを使用しているが、電圧の印加方向を反転すればＰ型のＦＥＴも同様に使用できる。さらに、プルダウンＦＥＴＱｄはバイポーラトランジスタなどＦＥＴ以外の素子であってもよい。
【００４３】
また上記の構成では、電流制限素子として抵抗ＲＧ２ｂを使用しているが、定電流素子など抵抗以外の電流制限素子であってもよい。
【００４４】
次に、本発明の維持電極駆動回路の動作を説明する。まず図１１の維持期間が終了する時点では、プルアップＦＥＴＱＨＷ１はオン、プルダウンＦＥＴＱＬＷ１はオフ、プルダウンＦＥＴＱｄはオフになっている。したがって維持電極ＳＵＳ１〜ＳＵＳＮはプルアップＦＥＴＱＨＷ１、ダイオードＤＨＷ１を介して０（Ｖ）が印加されている。そして維持期間において維持パルス発生回路Ｗ１がプッシュプル動作して、維持電極ＳＵＳ１〜ＳＵＳＮに維持パルスが印加される。引き続く図１１の消去期間の始まりにおいて、プルアップＦＥＴＱＨＷ１がオン、プルダウンＦＥＴＱＬＷ１がオフ、プルダウンＦＥＴＱｄがオフの状態から、プルアップＦＥＴＱＨＷ１がオフ、プルダウンＦＥＴＱｄがオンに変化すると、維持電極ＳＵＳ１〜ＳＵＳＮ→プルダウンＦＥＴＱｄ→−Ｖｓ（Ｖ）の定電位点の経路で電流が流れ、維持電極ＳＵＳ１〜ＳＵＳＮに消去パルスが印加される。このとき消去パルスの立ち下がり時間ｔは、入力電圧をＶＩＮ、プルダウンＦＥＴＱｄのゲートしきい値電圧をＶＴとすると、ｔ＝（ＣＦ２ｂ×Ｖｓ）／｛（ＶＩＮ−ＶＴ）／ＲＧ２ｂ｝で決まる直線的な緩勾配波形になる。また、緩勾配波形発生回路Ｕ２ｂの出力インピーダンスは、プルダウンＦＥＴＱｄの出力インピーダンスで決まる低い値になる。したがって消去パルスの波形が立ち下がる途中で起きる放電に起因する放電電流の変化や電極浮遊容量ＣＳＵ１〜ＣＳＵＮのばらつきがあっても緩勾配波形の勾配はほとんど変化しないので、放電動作を安定化することができる。なお、抵抗ＲＧ２ｂの値を調整して消去パルスの立ち下がりの勾配を最適化することによって、ＰＤＰ１１の放電動作を安定化することができる。そして次にプルダウンＦＥＴＱｄがオフ、プルアップＦＥＴＱＨＷ１がオンに変化すると、０（Ｖ）の定電位点→プルアップＦＥＴＱＨＷ１→維持電極ＳＵＳ１〜ＳＵＳＮの経路で電流が流れ、消去パルスが終了する。
【００４５】
本実施の形態の気体放電型表示装置の駆動回路は、以上説明した緩勾配波形発生回路を備えたことにより、緩勾配波形発生回路の出力インピーダンスが低くなるとともに、緩勾配波形発生回路の部品定数で緩勾配波形の勾配が決定される。それによって、放電電流の変化や電極浮遊容量のばらつきなどの負荷の変動があっても、緩勾配波形の勾配の変化が少なくなり、ＰＤＰの放電動作範囲を広くすることができる。また、緩勾配波形の勾配が単位時間当たりほぼ一定の電圧変化量になり直線的になって、かつ波形の先端が短時間で完全に飽和電圧まで到達するので、印加時間を抑えることができ、その分をサブフィールド数を増やしたり書き込みパルス幅を広くする等、画質を改善する時間に費やすことができる。したがって、駆動回路のタイミングの設計自由度を大きくすることができる。
【００４６】
（実施の形態２）
次に図３は、本発明によるＰＤＰの駆動回路の実施の形態２における走査電極駆動回路の緩勾配波形発生回路部分のみを示した回路図であり、その他の構成は、実施の形態１と同じである。図３の緩勾配波形発生回路Ｕ３は、ＰＤＰ１１の電極に共通端子（ソース）が接続されるとともに、定電位点ＶＢ１（Ｖ）に出力端子（ドレイン）が接続されたプルアップＦＥＴ（反転増幅素子）Ｑ３と、プルアップＦＥＴＱ３の入力端子（ゲート）に一端が接続された抵抗（電流制限素子）ＲＧ３と、プルアップＦＥＴＱ３の入力端子（ゲート）に一端が接続されるとともに定電位点ＶＢ１（Ｖ）とは異なる定電位点ＶＢ２（Ｖ）に他端が接続されたコンデンサＣＦ３とからなるミラー積分回路である。ここで、プルアップＦＥＴＱ３はＮ型であり、ＶＢ１（Ｖ）に＋Ｖｒ（Ｖ）、ＶＢ２（Ｖ）に０（Ｖ）を印加している。この構成により、図１１の初期化パルスを発生することができる。
【００４７】
また、緩勾配波形発生回路Ｕ３におけるプルアップＦＥＴＱ３をＰ型のＦＥＴにするとともに、ＶＢ１（Ｖ）に−Ｖｓ（Ｖ）、ＶＢ２（Ｖ）に０（Ｖ）を印加することにより、維持電極駆動回路に用いる緩勾配波形発生回路を構成することができ、図１１の消去パルスを発生することができる。
【００４８】
以上の構成により、実施の形態１と同様の効果を得ることができる。
なお、実施の形態１では、Ｎ型およびＰ型のどちらのＦＥＴを使用しても立ち上がり波形および立ち下がり波形を発生する緩勾配波形発生回路を構成できたのに対し、本実施の形態では前述のようにＮ型のＦＥＴで立ち上がり波形、Ｐ型のＦＥＴで立ち下がり波形を発生する緩勾配波形発生回路を構成することができる。
【００４９】
また、プルアップＦＥＴＱ３（維持電極駆動回路に用いた場合はプルダウンＦＥＴとなる）はバイポーラトランジスタなどＦＥＴ以外の素子であってもよい。
【００５０】
また上記の構成では、電流制限素子に抵抗ＲＧ３を使用しているが、定電流素子など抵抗以外の電流制限素子であってもよい。
【００５１】
（実施の形態３）
次に図４（ａ）〜（ｄ）は、本発明によるＰＤＰの駆動回路の実施の形態３における走査電極駆動回路の緩勾配波形発生回路部分のみを示す回路図であり、その他の構成は実施の形態１または２と同じである。
【００５２】
図４（ａ）の緩勾配波形発生回路Ｕ４が図１の緩勾配波形発生回路Ｕ２ａと回路構成上異なる点は、プルアップＦＥＴＱ４のゲートとドレインとの間に、コンデンサＣＦ４と抵抗ＲＦ４とを直列接続したものを設けたことである。図４（ｂ）の緩勾配波形発生回路Ｕ５が図３の緩勾配波形発生回路Ｕ３と回路構成上異なる点は、プルアップＦＥＴＱ５のゲートと定電位点ＶＢ２（Ｖ）との間に、コンデンサＣＦ５と抵抗ＲＦ５とを直列接続したものを設けたことである。図４（ｃ）の緩勾配波形発生回路Ｕ６が図１の緩勾配波形発生回路Ｕ２ａと回路構成上異なる点は、プルアップＦＥＴＱ６のゲートとドレインとの間に、コンデンサＣＦ６と定電圧ダイオードＺＤＦ６とを直列接続したものを設けたことである。図４（ｄ）の緩勾配波形発生回路Ｕ７が図３の緩勾配波形発生回路Ｕ３と回路構成上異なる点は、プルアップＦＥＴＱ７のゲートと定電位点ＶＢ２（Ｖ）との間に、コンデンサＣＦ７と定電圧ダイオードＺＤＦ７とを直列接続したものに置き換えた点である。緩勾配波形発生回路Ｕ４、Ｕ５、Ｕ６およびＵ７により発生する立ち上がりの緩勾配波形を図５（ａ）に実線で示す。
【００５３】
また、緩勾配波形発生回路Ｕ４またはＵ６は維持電極駆動回路の緩勾配波形発生回路として用いることができる。この場合発生する立ち下がりの緩勾配波形を図５（ｂ）に実線で示す。このように本実施の形態では、緩勾配波形にオフセット電圧ＶＦ（Ｖ）を設けることができる。オフセット電圧ＶＦの値は抵抗ＲＦ（ＲＦ４またはＲＦ５）を設ける場合、入力電圧をＶＩＮ、ＦＥＴＱ（Ｑ４またはＱ５）のゲートしきい値電圧をＶＴ、ゲート抵抗をＲＧとすると、ＶＦ＝ＲＦ×（ＶＩＮ−ＶＴ）／ＲＧで計算される値となる。また、定電圧ダイオードＺＤＦ（ＺＤＦ６またはＺＤＦ７）を設ける場合、オフセット電圧ＶＦの値は定電圧ダイオードＺＤＦのツェナー電圧値となる。このＶＦの値は緩勾配波形印加時におけるＰＤＰの放電開始電圧よりもわずかに小さい値に設定する。図５（ａ）、（ｂ）に点線で示す波形は図１、図２、図３に示した緩勾配波形発生回路Ｕ２ａ、Ｕ２ｂ、Ｕ３により発生する緩勾配波形であり、印加期間ｔ１を要する。一方、ＶＦなるオフセット電圧を設けた場合は、緩勾配波形の電圧変化量がＶＦだけ少なくなるため印加時間がｔ２となり、緩勾配波形発生回路Ｕ２ａ、Ｕ２ｂ、Ｕ３の場合よりも印加時間を小さく抑えることができ、実施の形態１の場合以上に駆動回路のタイミングの設計自由度を大きくすることができる。
【００５４】
（実施の形態４）
次に図６（ａ）、（ｂ）は、本発明によるＰＤＰの駆動回路の実施の形態４における走査電極駆動回路の緩勾配波形発生回路部分のみを示す回路図であり、その他の構成は実施の形態１または２と同じである。図６（ａ）の緩勾配波形発生回路Ｕ８が緩勾配波形発生回路Ｕ２ａと回路構成上異なる点は、コンデンサＣＦ８に、電流制限素子である抵抗ＲＳ８と整流素子であるダイオードＤＳ８とを並列接続したものを直列接続するとともに、電流制限素子ＲＧ８に整流素子ＤＧ８を並列接続していることである。図６（ｂ）の緩勾配波形発生回路Ｕ９が緩勾配波形発生回路Ｕ３と回路構成上異なる点は、コンデンサＣＦ９に、電流制限素子である抵抗ＲＳ９と整流素子であるダイオードＤＳ９とを並列接続したものを直列接続するとともに、電流制限素子ＲＧ９に整流素子ＤＧ９を並列接続していることである。
【００５５】
緩勾配波形発生回路Ｕ８、Ｕ９では、緩勾配波形発生時のコンデンサＣＦ８、ＣＦ９の放電電流はダイオードＤＳ８、ＤＳ９を通じて流れ、緩勾配波形発生後の急激な電圧復帰の時にコンデンサＣＦ８、ＣＦ９の充電電流のピーク値が抵抗ＲＳ８、ＲＳ９で抑えられるとともに、プルアップＦＥＴＱ８、Ｑ９のゲート電圧が引き上がるのをダイオードＤＧ８、ＤＧ９で抑えることができる。したがって、緩勾配波形発生後の急激な電圧復帰の時にプルアップＦＥＴＱ８、Ｑ９のゲート電圧の引き上がりがなくなり、プルアップＦＥＴＱ８、Ｑ９の加熱や破壊を防止することができる。
【００５６】
緩勾配波形発生回路Ｕ８と同様の回路構成によって、維持電極駆動回路の緩勾配波形発生回路とすることができる。また、緩勾配波形発生回路Ｕ９はＮ型のＦＥＴＱ９をＰ型にすることによって、維持電極駆動回路の緩勾配波形発生回路に使用することができる。この場合も前述と同様の効果を得ることができる。
【００５７】
（実施の形態５）
次に図７（ａ）は、本発明の気体放電型表示装置の駆動回路の実施の形態５における維持電極駆動回路の緩勾配波形発生回路部分のみを示す回路図であり、その他の構成は、実施の形態１と同じである。図７（ａ）の緩勾配波形発生回路Ｕ１０が図２の緩勾配波形発生回路Ｕ２ｂと回路構成上異なる点は、プルダウンＦＥＴＱ１０のドレインとコンデンサＣＦ１０との接続点と維持パルス発生回路Ｗ１の出力との間にダイオード（整流素子）ＤＡ１０を設けていることである。
【００５８】
図７（ａ）のような構成にすることにより、緩勾配波形発生回路Ｕ１０が緩勾配波形を出力するときにコンデンサＣＦ１０が放電し、その後の緩勾配波形終了時の電圧復帰の時にコンデンサＣＦ１０は充電されるものの、ワイヤードオア接続されたプッシュプル回路からなる維持パルス発生回路Ｗ１がその後、プッシュプル動作しても整流素子ＤＡ１０があるため、コンデンサＣＦ１０の放電電流は阻止されて、コンデンサＣＦ１０での充放電が行われなくなり、駆動回路の消費電力を減らすことができる。
【００５９】
なお、立ち上がりが緩勾配である緩勾配波形発生回路にプッシュプル回路Ｗ２がワイヤードオア接続される場合は図７（ｂ）、図７（ｃ）のようになる。図７（ｂ）の緩勾配波形発生回路Ｕ１１が図１の緩勾配波形発生回路Ｕ２ａと回路構成上異なる点は、プルアップＦＥＴＱ１１のソースにダイオードＤＡ１１を設けていることである。図７（ｃ）の緩勾配波形発生回路Ｕ１２が図３の緩勾配波形発生回路Ｕ３と回路構成上異なる点は、プルアップＦＥＴＱ１２のソースにダイオードＤＡ１２を設けていることである。
【００６０】
（実施の形態６）
次に図８（ａ）、（ｂ）は、本発明の気体放電型表示装置の駆動回路の実施の形態６における走査電極駆動回路の緩勾配波形発生回路部分のみを示す回路図であり、その他の構成は実施の形態１または２と同じである。図８（ａ）の緩勾配波形発生回路Ｕ１３が緩勾配波形発生回路Ｕ２ａと回路構成上異なる点、および図８（ｂ）の緩勾配波形発生回路Ｕ１４が緩勾配波形発生回路Ｕ３と回路構成上異なる点は、抵抗（電流制限素子）ＲＧ１３、ＲＧ１４の一端に他の抵抗（電流制限素子）ＲＩ１３、ＲＩ１４の一端と定電圧素子ＺＤＧ１３、ＺＤＧ１４の一端とを接続するとともに、定電圧素子ＺＤＧ１３、ＺＤＧ１４の他端をＦＥＴＱ１３、Ｑ１４の共通端子に接続したことである。
【００６１】
図８のような構成により、入力電圧ＶＩＮの変動は定電圧素子ＺＤＧ１３、ＺＤＧ１４で安定化されるため、入力電圧ＶＩＮが変動しても緩勾配波形の勾配はほとんど変化しなくなる。なお、抵抗ＲＩ１３、ＲＩ１４は定電圧素子ＺＤＧ１３、ＺＤＧ１４を過電流から保護するためのものである。
【００６２】
緩勾配波形発生回路Ｕ１３と同様の回路構成によって、維持電極駆動回路の緩勾配波形発生回路とすることができる。また、緩勾配波形発生回路Ｕ１４はＮ型のＦＥＴＱ１４をＰ型にした回路構成によって、維持電極駆動回路の緩勾配波形発生回路とすることができる。この場合も前述と同様の効果を得ることができる。
【００６３】
なお、上記６つの実施の形態では、初期化パルス発生回路および消去パルス発生回路に本発明の緩勾配波形発生回路を用いた例を説明しているが、これ以外の気体放電型表示装置の駆動回路の駆動パルス発生回路においても、上記６つの実施の形態で説明した緩勾配波形発生回路を用いることができる。
【００６４】
また、上記６つの実施の形態では、３電極面放電型のＰＤＰの駆動回路を例にして説明しているが、２電極対向放電型やその他の気体放電型表示装置の駆動回路においても上記６つの実施の形態で説明した緩勾配波形発生回路を用いることができる。
【００６５】
【発明の効果】
以上のように本発明によれば、ＰＤＰの電極にミラー積分回路からなる緩勾配波形発生回路の出力電圧波形を印加するように構成しているので、放電電流の変化や電極浮遊容量のばらつきなど負荷の変動があっても駆動回路から出力される緩勾配波形の勾配の変化が少なくなり、その結果気体放電型表示装置の放電動作範囲を広くすることができる。また、駆動回路から出力される緩勾配波形の先端を短時間で完全に飽和電圧まで到達させ、印加時間を抑えることができるので、駆動回路のタイミングの設計自由度を大きくすることができる。
【図面の簡単な説明】
【図１】
本発明の実施の形態１の走査電極駆動回路を示すブロック図
【図２】
本発明の実施の形態１の維持電極駆動回路を示すブロック図
【図３】
本発明の実施の形態２の緩勾配波形発生回路を示すブロック図
【図４】
本発明の実施の形態３の緩勾配波形発生回路を示すブロック図
【図５】
図４の緩勾配波形発生回路の出力波形図
【図６】
本発明の実施の形態４の緩勾配波形発生回路を示すブロック図
【図７】
本発明の実施の形態５の緩勾配波形発生回路を示すブロック図
【図８】
本発明の実施の形態６の緩勾配波形発生回路を示すブロック図
【図９】
気体放電型表示装置の部分破断斜視図
【図１０】
本発明の気体放電型表示装置の駆動回路全体の構成図
【図１１】
本発明による気体放電型表示装置の駆動タイミング図
【図１２】
従来例における気体放電型表示装置の駆動回路全体の構成図
【図１３】
従来例における気体放電型表示装置の駆動タイミング図
【図１４】
従来例における気体放電型表示装置の走査電極駆動回路を示すブロック図
【図１５】
従来例における気体放電型表示装置の維持電極駆動回路を示すブロック図
【符号の説明】
１  第１のガラス基板
２  走査電極
３  維持電極
４  第１の誘電体層
５  保護膜層
６  隔壁
７  第２のガラス基板
８  データ電極
９  第２の誘電体層
１０  蛍光体
１１  プラズマディスプレイパネル
１３、１５  走査電極駆動回路
１４、１６  維持電極駆動回路