(57)【要約】  突出した端子を備えた回路基板であって、ＩＣ等の電子部品との間で接続不良が発生しにくい回路基板及び回路基板の製造方法を提供する。  ＩＣ（５０）が実装される回路基板（１０）。端子（１４）は、ＩＣ（５０）に形成されたはんだバンプ（５４）と電気的に接続される端子であって、基板本体（１２）においてＩＣ（５０）が実装される実装面から突出するように形成された端子である。前記端子（１４）の先端面の面積は、前記実装面における該端子（１４）の断面積の１．２倍以上である。
2009031586.tif 000002
【特許請求の範囲】
【請求項１】
電子部品が実装される回路基板において、
基板本体と、
前記電子部品に形成されたバンプと電気的に接続される端子であって、前記基板本体において前記電子部品が実装される実装面から突出するように形成された端子と、
を備え、
前記端子の先端面の面積は、前記実装面における該端子の断面積の１．２倍以上であること、
を特徴とする回路基板。
【請求項２】
前記実装面に平行な断面における前記端子の断面積は、前記実装面から該端子の先端面にいくにしたがって、大きくなっており、
前記先端面側における前記端子の断面積の変化率は、前記実装面側における該端子の断面積の変化率よりも大きいこと、
を特徴とする請求の範囲第１項に記載の回路基板。
【請求項３】
前記基板本体は、
互いに積層された複数のセラミック層と、
前記セラミック層と共に積層された内部導体層と、
を含み、
前記端子は、前記内部導体層に電気的に接続されていること、
を特徴とする請求の範囲第１項又は請求の範囲第２項のいずれかに記載の回路基板。
【請求項４】
電子部品が実装される回路基板において、
基板本体と、
前記電子部品に形成されたバンプと電気的に接続される端子であって、前記基板本体において前記電子部品が実装される実装面から突出するように形成された端子と、
を備え、
前記実装面に平行な断面における前記端子の断面積は、前記実装面から該端子の先端面にいくにしたがって、大きくなっており、
前記先端面側における前記端子の断面積の変化率は、前記実装面側における該端子の断面積の変化率よりも大きいこと、
を特徴とする回路基板。
【請求項５】
電子部品が実装され、かつ、該電子部品に形成されたバンプと電気的に接続される端子を備えた回路基板の製造方法において、
第１のシート上に該第１のシートよりも軟らかいマスク層を形成する工程と、
前記マスク層に貫通孔を形成する工程と、
前記貫通孔に導体を充填する工程と、
前記マスク層が最上層となるように、複数の第２のシート、前記第１のシート及び該マスク層を圧着して積層体を得る工程と、
前記積層体から前記マスク層を除去する工程と、
を備えること、
を特徴とする回路基板の製造方法。
【請求項６】
前記マスク層の軟化点は、前記第１のシートの軟化点よりも低いこと、
を特徴とする請求の範囲第５項に記載の回路基板の製造方法。
【請求項７】
前記第１のシート、前記第２のシート及び前記マスク層を圧着する工程では、前記マスク層の軟化点よりも高い温度であって、かつ、前記第１のシートの軟化点よりも低い温度で加熱しながら圧着を行うこと、
を特徴とする請求の範囲第６項に記載の回路基板の製造方法。
【請求項８】
前記貫通孔を形成する工程では、前記マスク層側からレーザビームを照射して該貫通孔を形成すること、
を特徴とする請求の範囲第５項ないし請求の範囲第７項のいずれかに記載の回路基板の製造方法。
【請求項９】
前記第１のシート及び前記第２のシートは、セラミックグリーンシートであり、
前記マスク層は、樹脂からなり、
前記マスク層を除去する工程では、前記積層体の焼成時に、該マスク層が焼失すること、
を特徴とする請求の範囲第５項ないし請求の範囲第８項のいずれかに記載の回路基板の製造方法。
【請求項１０】
前記貫通孔を形成する工程では、前記第１のシート及び前記マスク層を貫通するように該貫通孔を形成すること、
を特徴とする請求の範囲第５項ないし請求の範囲第９項のいずれかに記載の回路基板の製造方法。
【請求項１１】
前記マスク層、前記第１のシート及び前記第２のシートを圧着する工程では、弾性体を介して該マスク層及び該第１のシートに金型を押し付けること、
を特徴とする請求の範囲第５項ないし請求の範囲第１０項のいずれかに記載の回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及び回路基板の製造方法、より特定的には、電子部品が実装される回路基板及び回路基板の製造方法に関する。
【背景技術】
【０００２】
従来、回路基板上にＩＣ等の電子部品を実装する場合には、以下のような実装方法が行われていた。回路基板の主面上には、平板状の電極パッドがアレイ状に形成される。一方、ＩＣの主面上には、はんだバンプがアレイ状に形成される。電極パッド上にはんだバンプが位置するように回路基板上にＩＣを搭載し、リフローする。これにより、はんだバンプが溶融し、はんだバンプと電極パッドとが固定され、回路基板上にＩＣが実装される。【０００３】
しかしながら、前記実装方法では、回路基板とＩＣとの熱膨張係数が異なるため、例えば、回路基板が熱により歪んでしまい、回路基板とＩＣとの間に接続不良が発生するおそれがある。そこで、特許文献１や特許文献２に記載の半導体素子基板では、平板状の電極パッドを半導体素子基板に形成するのではなく、半導体素子基板の主面から突出する柱状バンプを形成している。【０００４】
前記柱状バンプは、電極パッドに比べて高さを有しているので、伸縮性を有する。したがって、回路基板が熱により歪んでしまったとしても、柱状バンプが歪みを吸収できる。その結果、特許文献１や特許文献２に記載の半導体素子基板は、回路基板とＩＣとの間に接続不良が発生することを抑制できる。【０００５】
しかしながら、前記半導体素子基板では、回路基板上にＩＣを正確に実装することが困難であるという問題が存在する。以下に、図面を参照しながら説明する。図１１は、半導体素子基板１００とＩＣ１０４との実装工程の一部を示した図である。【０００６】
前記半導体素子基板１００では、柱状バンプ１０２にはんだバンプ１０６を位置合わせしてＩＣ１０４を半導体素子基板１００上に搭載し、その後、リフローする必要がある。ところが、柱状バンプ１０２及びはんだバンプ１０６の形成精度や半導体素子基板１００の歪み、ＩＣ１０４の搭載精度のばらつき等により、図１１（ａ）に示すように柱状バンプ１０２上にはんだバンプ１０６がずれた状態で搭載される場合がある。このように柱状バンプ１０２上にはんだバンプ１０６がずれた状態で搭載されると、搭載後からリフローまでの間において搬送時の衝撃などにより、図１１（ｂ）に示すように柱状バンプ１０２とはんだバンプ１０６との接触が外れてしまう場合がある。この状態で、リフローが行われると、半導体素子基板１００とＩＣ１０４との間で接続不良が発生してしまう。
【特許文献１】特許第３２０３７３１号公報
【特許文献２】特開平８−８８４７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、突出した端子を備えた回路基板であって、ＩＣ等の電子部品との間で接続不良が発生しにくい回路基板及び回路基板の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明は、電子部品が実装される回路基板において、基板本体と、前記電子部品に形成されたバンプと電気的に接続される端子であって、前記基板本体において前記電子部品が実装される実装面から突出するように形成された端子と、を備え、前記端子の先端面の面積は、前記実装面における該端子の断面積の１．２倍以上であること、を特徴とする。【０００９】
本発明によれば、端子の先端面が基板本体の実装面における端子の断面に比べて広がっているので、端子とはんだバンプとが位置合わせされた後からリフローされるまでの間に衝撃により端子とはんだバンプとの接触が外れることが抑制される。その結果、電子部品と回路基板との間の接続不良が発生しにくくなる。【００１０】
本発明において、前記実装面に平行な断面における前記端子の断面積は、前記実装面から該端子の先端面にいくにしたがって、大きくなっており、前記先端面側における前記端子の断面積の変化率は、前記実装面側における該端子の断面積の変化率よりも大きくてもよい。【００１１】
本発明において、前記基板本体は、互いに積層された複数のセラミック層と、前記セラミック層と共に積層された内部導体層と、を含み、前記端子は、前記内部導体層に電気的に接続されていてもよい。【００１２】
本発明は、電子部品が実装される回路基板において、基板本体と、前記電子部品に形成されたバンプと電気的に接続される端子であって、前記基板本体において前記電子部品が実装される実装面から突出するように形成された端子と、を備え、前記実装面に平行な断面における前記端子の断面積は、前記実装面から該端子の先端面にいくにしたがって、大きくなっており、前記先端面側における前記端子の断面積の変化率は、前記実装面側における該端子の断面積の変化率よりも大きいこと、を特徴とする。【００１３】
本発明は、回路基板の製造方法に対しても適用可能である。具体的には本発明は、電子部品が実装され、かつ、該電子部品に形成されたバンプと電気的に接続される端子を備えた回路基板の製造方法において、第１のシート上に該第１のシートよりも軟らかいマスク層を形成する工程と、前記マスク層に貫通孔を形成する工程と、前記貫通孔に導体を充填する工程と、前記マスク層が最上層となるように、複数の第２のシート、前記第１のシート及び該マスク層を圧着して積層体を得る工程と、前記積層体から前記マスク層を除去する工程と、を備えること、を特徴とする。【００１４】
本発明において、前記マスク層の軟化点は、前記第１のシートの軟化点よりも低くてもよい。【００１５】
本発明において、前記第１のシート、前記第２のシート及び前記マスク層を圧着する工程では、前記マスク層の軟化点よりも高い温度であって、かつ、前記第１のシートの軟化点よりも低い温度で加熱しながら圧着を行ってもよい。【００１６】
本発明において、前記貫通孔を形成する工程では、前記マスク層側からレーザビームを照射して該貫通孔を形成してもよい。【００１７】
本発明において、前記第１のシート及び前記第２のシートは、セラミックグリーンシートであり、前記マスク層は、樹脂からなり、前記マスク層を除去する工程では、前記積層体の焼成時に、該マスク層が焼失してもよい。【００１８】
本発明において、前記貫通孔を形成する工程では、前記第１のシート及び前記マスク層を貫通するように該貫通孔を形成してもよい。【００１９】
本発明において、前記マスク層、前記第１のシート及び前記第２のシートを圧着する工程では、弾性体を介して該マスク層及び該第１のシートに金型を押し付けてもよい。
【発明の効果】
【００２０】
本発明によれば、端子の先端面が基板本体の実装面における端子の断面に比べて広がっているので、電子部品と回路基板との間の接続不良が発生しにくくなる。
【図面の簡単な説明】
【００２１】
【図１】ＩＣが回路基板上に位置合わせされた状態を示した断面構造図である。
【図２】図１のＩＣ及び回路基板に対してリフローが行われた後の断面構造図である。
【図３】回路基板の製造過程における工程断面図である。
【図４】回路基板の製造過程における工程断面図である。
【図５】回路基板の製造過程における工程断面図である。
【図６】回路基板の製造過程における工程断面図である。
【図７】図７（ａ）は、第１の参考例に係るＩＣと回路基板との接続構造を示した断面構造図である。図７（ｂ）は、第２の参考例に係るＩＣと回路基板との接続構造を示した断面構造図である。図７（ｃ）は、本実施形態に係るＩＣと回路基板との接続構造を示した断面構造図である。
【図８】図８（ａ）は、第３の参考例に係る回路基板にＩＣを実装したときの接続構造を示した断面構造図である。図８（ｂ）は、本実施形態に係る回路基板にＩＣを実装したときの接続構造を示した断面構造図である。
【図９】変形例に係る回路基板の製造過程における工程断面図である。
【図１０】端子の変形例を示した図である。
【図１１】従来の半導体素子基板とＩＣとの実装工程の一部を示した図である。
【発明を実施するための最良の形態】
【００２２】
以下に、本発明の一実施形態に係る回路基板及び回路基板の製造方法について説明する。【００２３】
（回路基板の構成について）
以下に、回路基板の構成について図面を参照しながら説明する。図１は、半導体集積回路（以下ＩＣと称す）５０が回路基板１０上に位置合わせされた状態を示した断面構造図である。図２は、図１のＩＣ５０及び回路基板１０に対してリフローが行われた後の断面構造図である。【００２４】
回路基板１０は、電子部品であるＩＣ５０が表面実装される基板であり、図１に示すように、基板本体１２、端子１４及び内部導電層１６を備える。基板本体１２は、絶縁体である複数のセラミック層１８が積層されて構成される。内部導電層１６は、基板本体１２の内部においてセラミック層１８と共に積層されて、回路を形成している。また、内部導電層１６同士は、ビア導体３４により接続されている。【００２５】
端子１４は、基板本体１２においてＩＣ５０が実装される実装面（以下、単に基板本体１２の実装面と称す）から突出するように基板本体１２の実装面上にアレイ状に複数形成され、内部導電層１６からなる回路とＩＣ５０とを電気的に接続する役割を果たす。そのため、端子１４は、基板本体１２内において、内部導電層１６に電気的に接続されている。【００２６】
更に、端子１４は、端子１４の先端面の面積Ｓ１が基板本体１２の実装面における端子１４の断面積Ｓ２よりも大きくなるように、形成されている。これにより、ＩＣ５０が回路基板１０上に位置合わせされてからリフローされるまでの間に、衝撃により図１１（ｂ）に示すように柱状バンプ１０２とはんだバンプ１０６との接触が外れてしまうことを防止している。理由については、後述するが、面積Ｓ１は、断面積Ｓ２の１．２倍以上であることが好ましい。なお、端子１４の先端面の面積Ｓ１とは、基板本体１２の実装面に対する法線方向から端子１４に平行光を当てたときに、端子１４が実装面に投影されて形成された影の面積を指す。【００２７】
一方、ＩＣ５０は、ＩＣ本体５２及びはんだバンプ５４を備える。ＩＣ本体５２は、シリコン基板に回路が形成されたものである。はんだバンプ５４は、ＩＣ本体５２の実装面上にアレイ状に複数形成され、ＩＣ本体５２に形成された回路と端子１４とを電気的に接続する端子としての役割を果たす。【００２８】
以上のように構成された回路基板１０及びＩＣ５０は、図１に示すように、端子１４とはんだバンプ５４とが接触するように位置合わせされた状態で配置される。これら回路基板１０及びＩＣ５０には、リフローが施される。これにより、はんだバンプ５４は、図２に示すように、溶融して端子１４を覆うように変形する。その結果、ＩＣ５０は、回路基板１０上に実装される。【００２９】
（回路基板の製造方法）
以上のように構成された回路基板１０の製造方法について、以下に図面を参照しながら説明する。図３ないし図６は、回路基板１０の製造過程における工程断面図である。【００３０】
まず、酸化バリウム、酸化ケイ素及びアルミナを含むセラミック原料粉末にバインダー、可塑剤及び溶剤を混合したスラリーを準備する。次に、ドクターブレード法などのシート成形方法を用いて、このスラリーをキャリアフィルム上にシート状に成形してセラミックグリーンシートを得る。このセラミックグリーンシートは、所定サイズに裁断される。【００３１】
セラミックグリーンシートが完成したら、基板本体１２を構成する各層を作製する。まず、図３（ａ）に示すように、セラミックグリーンシート２０に対して、打ち抜き加工を施して、貫通孔２４を形成する。この後、図３（ｂ）に示すように、ＣｕやＡｇ等の導体を主成分とする導体ペーストを貫通孔２４に充填して、ビア導体３４を形成する。【００３２】
次に、ＣｕやＡｇ等の導体を主成分とする導体ペーストをセラミックグリーンシート２０の主面上にスクリーン印刷して、所定のパターンの内部導電層１６を形成する。図３（ａ）〜図３（ｃ）に示す工程により、基板本体１２を構成する層の一層分が完成する。図３（ａ）〜図３（ｃ）に示す工程は、基板本体１２を構成する全ての層が完成するまで繰り返される。【００３３】
次に、基板本体１２の最上層に積層される層を、セラミックグリーンシートを用いて作製する。具体的には、図４（ａ）に示すように、ポリプロピレン、ブチラール、アクリル等を主成分とする樹脂ペーストをセラミックグリーンシート２０の主面上にスクリーン印刷して、マスク層３０を形成する。このマスク層３０を構成する材料は、セラミックグリーンシート２０よりも軟らかく変形し易い材料であり、更には、マスク層３０を構成する材料の軟化点は、セラミックグリーンシート２０を構成する材料の軟化点よりも低いことが好ましい。【００３４】
マスク層３０の形成後、図４（ｂ）に示すように、セラミックグリーンシート２０及びマスク層３０に対して、打ち抜き加工を施して、セラミックグリーンシート２０及びマスク層３０を貫通する貫通孔３２を形成する。この後、図４（ｃ）に示すように、ＣｕやＡｇ等の導体を主成分とする導体ペーストを貫通孔３２に充填して、端子１４を形成する。なお、この段階では、端子１４は、図１に示すような、端子１４の先端面の面積Ｓ１が基板本体１２の実装面における端子１４の断面積Ｓ２よりも大きくなる形状をとっていない。【００３５】
次に、図５（ａ）に示すように、マスク層３０が最上層に位置し、その下に、複数のセラミックグリーンシート２０が位置するように、マスク層３０及びセラミックグリーンシート２０を積層する。なお、実際に積層される際には、セラミックグリーンシート２０からキャリアフィルム２２を剥がし、積層する。これにより未焼成の積層体４０が得られる。【００３６】
次に、図５（ｂ）に示すように、得られた未焼成の積層体４０をベース金型４２に入れ、セラミックグリーンシート２０及びマスク層３０を上側から金型蓋４４により圧力をかけて、積層体４０を圧着する。この際、金型蓋４４をマスク層３０の材料の軟化点よりも高い温度であって、かつ、セラミックグリーンシート２０の材料の軟化点よりも低い温度で加熱しながら圧着を行う。これにより、マスク層３０のみが軟化し、金型蓋４４の圧力により積層方向に押し潰される。この際、端子１４の先端面も積層方向に押し潰されて、端子１４の先端面が積層方向に対する垂直方向に広がる。その結果、端子１４は、図６に示すような、端子１４の先端面の面積Ｓ１が基板本体１２の実装面における端子１４の断面積Ｓ２よりも大きくなる形状をとるようになる。なお、金型蓋４４の温度が６５℃、金型蓋４４の圧力が４００ｋｇ／ｃｍ2の条件で圧着を実行した。なお、この６５℃とは、マスク層３０の材料の軟化点である。【００３７】
最後に、未焼成の積層体４０を焼成する。この際、マスク層３０は、高温により焼失する（焼き飛ばされる）。なお、９９０℃の温度で１時間の焼成を行った。以上の工程を経て、図１に示すような、回路基板１０が完成する。【００３８】
（効果）
回路基板１０によれば、端子１４の先端面の面積Ｓ１が基板本体１２の実装面における端子１４の断面積Ｓ２よりも大きいので、ＩＣ５０が回路基板１０上に位置合わせされてからリフローされるまでの間に、衝撃により図１１（ｂ）に示すように柱状バンプ１０２とはんだバンプ１０６との接触が外れてしまうことが防止される。特に、面積Ｓ１が断面積Ｓ２の１．２倍以上であれば、柱状バンプ１０２とはんだバンプ１０６との接触が外れてしまうことがより有効に防止される。以下に、本願発明者が行った実験結果に基づいて説明する。【００３９】
以下に示す表１は、Ｓ１／Ｓ２と、回路基板１０とＩＣ５０との接続不良（ショート）の発生率との関係を示した表である。【００４０】
【表１】
2009031586.tif 000003
【００４１】
なお、実験条件としては、端子１４間の間隔を０．３ｍｍとし、端子１４の先端面の面積Ｓ１を０．０３１４ｍｍ2とした。【００４２】
表１から明らかなように、Ｓ１／Ｓ２が１．２以上になると、ショート発生率が大幅に減少する。故に、面積Ｓ１は、断面積Ｓ２の１．２倍以上であることが好ましい。【００４３】
また、回路基板１０によれば、リフロー後にＩＣ５０からはんだバンプ５４が剥離することが防止される。以下に、図７を参照しながら説明する。図７（ａ）は、第１の参考例に係るＩＣ２００と回路基板２０２との接続構造を示した断面構造図である。図７（ｂ）は、第２の参考例に係るＩＣ２００'と回路基板２０２'との接続構造を示した断面構造図である。図７（ｃ）は、本実施形態に係るＩＣ５０と回路基板１０との接続構造を示した断面構造図である。【００４４】
従来、図７（ａ）に示すように、ＩＣ２００と回路基板２０２とは、はんだバンプ２０６と電極パッド２１０とを接触させて電気的に接続されていた。しかしながら、電極パッド２１０が小さい場合には、はんだバンプ２０６が正確に位置合わせされた状態で電極パッド２１０上に搭載されないおそれがある。そこで、図７（ｂ）に示すように、電極パッド２１０'を大型化することが考えられる。【００４５】
しかしながら、はんだバンプ２０６'の大きさを変化させることなく電極パッド２１０'を大型化すると、電極パッド２１０'が大きくなった分だけはんだバンプ２０６'と電極パッド２１０'との接触面積が大きくなってしまう。その結果、図７（ｂ）に示すように、はんだバンプ２０６'とＩＣ本体２０４'との接触面積と、はんだバンプ２０６'と電極パッド２１０'との接触面積との間に大きな差が生じてしまう。このような差が発生すると、接触面積が小さいはんだバンプ２０６'とＩＣ本体２０４'との間に応力が集中し、はんだバンプ２０６'とＩＣ本体２０４'とが剥離してしまう可能性がある。【００４６】
これに対して、回路基板１０によれば、図７（ｃ）に示す接続構造のように、基板本体１２の実装面における端子１４の断面積Ｓ２を電極パッド２１０と同じ面積にしておけば、はんだバンプ５４とＩＣ本体５２との接触面積と、はんだバンプ５４と図７（ｃ）での端子１４の下端部との接触面積とを等しくできる。その結果、図７（ａ）に示す接続構造と同様に、図７（ｃ）に示す接続構造においてもはんだバンプ５４とＩＣ本体５２とが剥離することが防止される。【００４７】
また、回路基板１０によれば、リフロー前において端子１４とはんだバンプ５４との接続が外れることが防止されると共に、リフロー後において隣り合うはんだバンプ５４間においてショートが発生することを防止できる。以下に図面を参照しながら説明する。図８（ａ）は、第３の参考例に係る回路基板３１０にＩＣ３５０を実装したときの接続構造を示した断面構造図である。図８（ｂ）は、本実施形態に係る回路基板１０にＩＣ５２を実装したときの接続構造を示した断面構造図である。【００４８】
図８（ａ）に示す回路基板３１０では、柱状の端子３１４が用いられている。一方、図８（ｂ）に示す回路基板１０では、先端面が広がった端子１４が用いられている。両者の先端面の面積は等しく形成されているので、リフロー前において端子１４，３１４とはんだバンプ５４，３５４とがずれる確率は等しい。【００４９】
ところで、端子３１４の先端面近傍以外における断面積は、端子１４の先端面近傍以外における断面積に比べて大きい。そのため、端子３１４の体積は、端子１４の体積に比べて大きい。このとき、はんだバンプ５４，３５４の体積が等しければ、図８（ａ）に示すように、リフロー後におけるはんだバンプ３５４の外形は、端子３１４の体積と端子１４の体積との差の分だけ、はんだバンプ５４の外形よりも大きくなる。そのため、リフロー後におけるはんだバンプ３５４同士の距離は、はんだバンプ５４同士の距離よりも小さくなる。すなわち、リフロー前において端子１４，３１４とはんだバンプ５４，３５４とがずれる確率を等しくするために、端子３１４を太く形成した場合、リフロー後においてはんだバンプ３５４同士の距離が小さくなってしまい、はんだバンプ３５４間でショートが発生する確率が高くなってしまう。換言すれば、回路基板１０は、リフロー前において端子１４とはんだバンプ５４とがずれる確率を低減できると共に、リフロー後においてはんだバンプ５４同士がショートする確率を低減できる。【００５０】
（変形例）
なお、図１に示す回路基板１０では、貫通孔２４，３２の形成のために打ち抜き加工が行われているが、貫通孔２４，３２の形成方法はこれに限らない。例えば、レーザ加工により貫通孔２４，３２が形成されてもよい。貫通孔３２がレーザ加工により形成される場合には、マスク層３０側からレーザビームを照射することが好ましい。レーザビームは、セラミックグリーンシート２０に貫通孔３２を開けながらエネルギーを消耗しながら細っていくので、貫通孔３２は、下から上に行くにしたがって径が大きくなる形状をとるようになる。その結果、端子１４の先端面における面積Ｓ１の、基板本体１２の実装面における端子１４の断面積Ｓ２に対する比の値を容易に大きくすることができる。【００５１】
また、図５（ｂ）では、マスク層３０及びセラミックグリーンシート２０に金型蓋４４を直接押し付けていたが、図９に示すように、弾性体４６を介してマスク層３０及びセラミックグリーンシート２０に金型蓋４４を押し付けるようにしてもよい。図９は、変形例に係る回路基板１０の製造過程における工程断面図である。このように弾性体４６を介在させることにより、圧着時に弾性体４６が伸びるので、端子１４の先端面における面積Ｓ１の、基板本体１２の実装面における端子１４の断面積Ｓ２に対する比の値をより効果的に大きくすることができる。以下に、本願発明者が行った実験結果に基づいて説明する。【００５２】
以下に示す表２は、圧着時に弾性体４６を用いた場合と用いなかった場合とのそれぞれにおけるＳ１／Ｓ２の値を示した表である。なお、本実験では、圧着時の金型蓋４４の温度を４８℃、６２℃、６７℃とした。また、金型蓋４４の圧力を５１０ｋｇ／ｃｍ2とし
た。【００５３】
【表２】
2009031586.tif 000004
【００５４】
表２によれば、弾性体４６を介在させることにより、端子１４の先端面における面積Ｓ１の、基板本体１２の実装面における端子１４の断面積Ｓ２に対する比の値をより効果的に大きくできることがわかる。また、本実験によれば、圧力を大きくすることにより、マスク層３０の材料の軟化点以下の温度で圧着を行っても、十分に端子１４を変形させることができることがわかる。【００５５】
なお、端子１４は、図１０に示すような形状であってもよい。図１０は、端子１４の変形例を示した図である。より詳細には、端子１４は、図１０（ａ）に示すように、基板本体１２の実装面より上側において、等脚台形の上下が反転した形状の断面を有していてもよい。また、端子１４は、図１０（ｂ）に示すように、基板本体１２の実装面より上側において、一部がくびれた断面形状を有していてもよい。【００５６】
ただし、端子１４の加工の容易さを考慮すると、図１に示すように、基板本体１２の実装面に平行な端子１４の断面における断面積が、実装面から端子１４の先端面にいくにしたがって大きくなっており、かつ、先端面側における端子１４の断面積の変化率が、実装面側における端子１４の断面積の変化率よりも大きくなるような形状を、端子１４が有することが好ましい。これは、図５（ｂ）に示す圧着工程において、金型蓋４４により端子１４が押し潰されると、端子１４の先端面近傍が集中的に押し潰されて、端子１４の断面積の増加率が先端面近傍において急激に大きくなるからである。
【産業上の利用可能性】
【００５７】
以上のように、本発明は、回路基板及び回路基板の製造方法に有用であり、特に、電子部品と回路基板との間の接続不良が発生しにくくなる点で優れている。
【図１】
2009031586.tif 000005
【図２】
2009031586.tif 000006
【図３】
2009031586.tif 000007
【図４】
2009031586.tif 000008
【図５】
2009031586.tif 000009
【図６】
2009031586.tif 000010
【図７】
2009031586.tif 000011
【図８】
2009031586.tif 000012
【図９】
2009031586.tif 000013
【図１０】
2009031586.tif 000014
【図１１】
2009031586.tif 000015
【手続補正書】
【提出日】平成21年5月1日(2009.5.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】明細書
【発明の名称】回路基板及び回路基板の製造方法
【技術分野】
【０００１】
本発明は、回路基板及び回路基板の製造方法、より特定的には、電子部品が実装される回路基板及び回路基板の製造方法に関する。
【背景技術】
【０００２】
従来、回路基板上にＩＣ等の電子部品を実装する場合には、以下のような実装方法が行われていた。回路基板の主面上には、平板状の電極パッドがアレイ状に形成される。一方、ＩＣの主面上には、はんだバンプがアレイ状に形成される。電極パッド上にはんだバンプが位置するように回路基板上にＩＣを搭載し、リフローする。これにより、はんだバンプが溶融し、はんだバンプと電極パッドとが固定され、回路基板上にＩＣが実装される。
【０００３】
しかしながら、前記実装方法では、回路基板とＩＣとの熱膨張係数が異なるため、例えば、回路基板が熱により歪んでしまい、回路基板とＩＣとの間に接続不良が発生するおそれがある。そこで、特許文献１や特許文献２に記載の半導体素子基板では、平板状の電極パッドを半導体素子基板に形成するのではなく、半導体素子基板の主面から突出する柱状バンプを形成している。
【０００４】
前記柱状バンプは、電極パッドに比べて高さを有しているので、伸縮性を有する。したがって、回路基板が熱により歪んでしまったとしても、柱状バンプが歪みを吸収できる。その結果、特許文献１や特許文献２に記載の半導体素子基板は、回路基板とＩＣとの間に接続不良が発生することを抑制できる。
【０００５】
しかしながら、前記半導体素子基板では、回路基板上にＩＣを正確に実装することが困難であるという問題が存在する。以下に、図面を参照しながら説明する。図１１は、半導体素子基板１００とＩＣ１０４との実装工程の一部を示した図である。
【０００６】
前記半導体素子基板１００では、柱状バンプ１０２にはんだバンプ１０６を位置合わせしてＩＣ１０４を半導体素子基板１００上に搭載し、その後、リフローする必要がある。ところが、柱状バンプ１０２及びはんだバンプ１０６の形成精度や半導体素子基板１００の歪み、ＩＣ１０４の搭載精度のばらつき等により、図１１（ａ）に示すように柱状バンプ１０２上にはんだバンプ１０６がずれた状態で搭載される場合がある。このように柱状バンプ１０２上にはんだバンプ１０６がずれた状態で搭載されると、搭載後からリフローまでの間において搬送時の衝撃などにより、図１１（ｂ）に示すように柱状バンプ１０２とはんだバンプ１０６との接触が外れてしまう場合がある。この状態で、リフローが行われると、半導体素子基板１００とＩＣ１０４との間で接続不良が発生してしまう。
【先行技術文献】
【先行文献】
【０００７】
【特許文献１】特許第３２０３７３１号公報
【特許文献２】特開平８−８８４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、本発明の目的は、突出した端子を備えた回路基板であって、ＩＣ等の電子部品との間で接続不良が発生しにくい回路基板及び回路基板の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明は、電子部品が実装される回路基板において、基板本体と、前記電子部品に形成されたバンプと電気的に接続される端子であって、前記基板本体において前記電子部品が実装される実装面から突出するように形成された端子と、を備え、前記端子の先端面の面積は、前記実装面での該実装面に平行な断面における該端子の断面積の１．２倍以上１．３８４倍以下であること、を特徴とする。
【００１０】
本発明によれば、端子の先端面が基板本体の実装面における端子の断面に比べて広がっているので、端子とはんだバンプとが位置合わせされた後からリフローされるまでの間に衝撃により端子とはんだバンプとの接触が外れることが抑制される。その結果、電子部品と回路基板との間の接続不良が発生しにくくなる。
【００１１】
本発明において、前記実装面に平行な断面における前記端子の断面積は、前記実装面から該端子の先端面にいくにしたがって、大きくなっており、前記先端面側における前記端子の断面積の変化率は、前記実装面側における該端子の断面積の変化率よりも大きくてもよい。
【００１２】
本発明において、前記基板本体は、互いに積層された複数のセラミック層と、前記セラミック層と共に積層された内部導体層と、を含み、前記端子は、前記内部導体層に電気的に接続されていてもよい。
【００１３】
本発明は、電子部品が実装される回路基板において、基板本体と、前記電子部品に形成されたバンプと電気的に接続される端子であって、前記基板本体において前記電子部品が実装される実装面から突出するように形成された端子と、を備え、前記実装面に平行な断面における前記端子の断面積は、前記実装面から該端子の先端面にいくにしたがって、大きくなっており、前記先端面側における前記端子の断面積の変化率は、前記実装面側における該端子の断面積の変化率よりも大きいこと、を特徴とする。
【００１４】
本発明は、回路基板の製造方法に対しても適用可能である。具体的には本発明は、電子部品が実装され、かつ、該電子部品に形成されたバンプと電気的に接続される端子を備えた回路基板の製造方法において、第１のシート上に該第１のシートよりも軟らかいマスク層を形成する工程と、前記マスク層に貫通孔を形成する工程と、前記貫通孔に導体を充填する工程と、前記マスク層が最上層となるように、複数の第２のシート、前記第１のシート及び該マスク層を圧着して積層体を得る工程と、前記積層体から前記マスク層を除去する工程と、を備えること、を特徴とする。
【００１５】
本発明において、前記マスク層の軟化点は、前記第１のシートの軟化点よりも低くてもよい。
【００１６】
本発明において、前記第１のシート、前記第２のシート及び前記マスク層を圧着する工程では、前記マスク層の軟化点よりも高い温度であって、かつ、前記第１のシートの軟化点よりも低い温度で加熱しながら圧着を行ってもよい。
【００１７】
本発明において、前記貫通孔を形成する工程では、前記マスク層側からレーザビームを照射して該貫通孔を形成してもよい。
【００１８】
本発明において、前記第１のシート及び前記第２のシートは、セラミックグリーンシートであり、前記マスク層は、樹脂からなり、前記マスク層を除去する工程では、前記積層体の焼成時に、該マスク層が焼失してもよい。
【００１９】
本発明において、前記貫通孔を形成する工程では、前記第１のシート及び前記マスク層を貫通するように該貫通孔を形成してもよい。
【００２０】
本発明において、前記マスク層、前記第１のシート及び前記第２のシートを圧着する工程では、弾性体を介して該マスク層及び該第１のシートに金型を押し付けてもよい。
【発明の効果】
【００２１】
本発明によれば、端子の先端面が基板本体の実装面における端子の断面に比べて広がっているので、電子部品と回路基板との間の接続不良が発生しにくくなる。
【図面の簡単な説明】
【００２２】
【図１】ＩＣが回路基板上に位置合わせされた状態を示した断面構造図である。
【図２】図１のＩＣ及び回路基板に対してリフローが行われた後の断面構造図である。
【図３】回路基板の製造過程における工程断面図である。
【図４】回路基板の製造過程における工程断面図である。
【図５】回路基板の製造過程における工程断面図である。
【図６】回路基板の製造過程における工程断面図である。
【図７】図７（ａ）は、第１の参考例に係るＩＣと回路基板との接続構造を示した断面構造図である。図７（ｂ）は、第２の参考例に係るＩＣと回路基板との接続構造を示した断面構造図である。図７（ｃ）は、本実施形態に係るＩＣと回路基板との接続構造を示した断面構造図である。
【図８】図８（ａ）は、第３の参考例に係る回路基板にＩＣを実装したときの接続構造を示した断面構造図である。図８（ｂ）は、本実施形態に係る回路基板にＩＣを実装したときの接続構造を示した断面構造図である。
【図９】変形例に係る回路基板の製造過程における工程断面図である。
【図１０】端子の変形例を示した図である。
【図１１】従来の半導体素子基板とＩＣとの実装工程の一部を示した図である。
【発明を実施するための形態】
【００２３】
以下に、本発明の一実施形態に係る回路基板及び回路基板の製造方法について説明する。
【００２４】
（回路基板の構成について）
以下に、回路基板の構成について図面を参照しながら説明する。図１は、半導体集積回路（以下ＩＣと称す）５０が回路基板１０上に位置合わせされた状態を示した断面構造図である。図２は、図１のＩＣ５０及び回路基板１０に対してリフローが行われた後の断面構造図である。
【００２５】
回路基板１０は、電子部品であるＩＣ５０が表面実装される基板であり、図１に示すように、基板本体１２、端子１４及び内部導電層１６を備える。基板本体１２は、絶縁体である複数のセラミック層１８が積層されて構成される。内部導電層１６は、基板本体１２の内部においてセラミック層１８と共に積層されて、回路を形成している。また、内部導電層１６同士は、ビア導体３４により接続されている。
【００２６】
端子１４は、基板本体１２においてＩＣ５０が実装される実装面（以下、単に基板本体１２の実装面と称す）から突出するように基板本体１２の実装面上にアレイ状に複数形成され、内部導電層１６からなる回路とＩＣ５０とを電気的に接続する役割を果たす。そのため、端子１４は、基板本体１２内において、内部導電層１６に電気的に接続されている。
【００２７】
更に、端子１４は、端子１４の先端面の面積Ｓ１が基板本体１２の実装面における端子１４の断面積Ｓ２よりも大きくなるように、形成されている。これにより、ＩＣ５０が回路基板１０上に位置合わせされてからリフローされるまでの間に、衝撃により図１１（ｂ）に示すように柱状バンプ１０２とはんだバンプ１０６との接触が外れてしまうことを防止している。理由については、後述するが、面積Ｓ１は、断面積Ｓ２の１．２倍以上であることが好ましい。なお、端子１４の先端面の面積Ｓ１とは、基板本体１２の実装面に対する法線方向から端子１４に平行光を当てたときに、端子１４が実装面に投影されて形成された影の面積を指す。
【００２８】
一方、ＩＣ５０は、ＩＣ本体５２及びはんだバンプ５４を備える。ＩＣ本体５２は、シリコン基板に回路が形成されたものである。はんだバンプ５４は、ＩＣ本体５２の実装面上にアレイ状に複数形成され、ＩＣ本体５２に形成された回路と端子１４とを電気的に接続する端子としての役割を果たす。
【００２９】
以上のように構成された回路基板１０及びＩＣ５０は、図１に示すように、端子１４とはんだバンプ５４とが接触するように位置合わせされた状態で配置される。これら回路基板１０及びＩＣ５０には、リフローが施される。これにより、はんだバンプ５４は、図２に示すように、溶融して端子１４を覆うように変形する。その結果、ＩＣ５０は、回路基板１０上に実装される。
【００３０】
（回路基板の製造方法）
以上のように構成された回路基板１０の製造方法について、以下に図面を参照しながら説明する。図３ないし図６は、回路基板１０の製造過程における工程断面図である。
【００３１】
まず、酸化バリウム、酸化ケイ素及びアルミナを含むセラミック原料粉末にバインダー、可塑剤及び溶剤を混合したスラリーを準備する。次に、ドクターブレード法などのシート成形方法を用いて、このスラリーをキャリアフィルム上にシート状に成形してセラミックグリーンシートを得る。このセラミックグリーンシートは、所定サイズに裁断される。
【００３２】
セラミックグリーンシートが完成したら、基板本体１２を構成する各層を作製する。まず、図３（ａ）に示すように、セラミックグリーンシート２０に対して、打ち抜き加工を施して、貫通孔２４を形成する。この後、図３（ｂ）に示すように、ＣｕやＡｇ等の導体を主成分とする導体ペーストを貫通孔２４に充填して、ビア導体３４を形成する。
【００３３】
次に、ＣｕやＡｇ等の導体を主成分とする導体ペーストをセラミックグリーンシート２０の主面上にスクリーン印刷して、所定のパターンの内部導電層１６を形成する。図３（ａ）〜図３（ｃ）に示す工程により、基板本体１２を構成する層の一層分が完成する。図３（ａ）〜図３（ｃ）に示す工程は、基板本体１２を構成する全ての層が完成するまで繰り返される。
【００３４】
次に、基板本体１２の最上層に積層される層を、セラミックグリーンシートを用いて作製する。具体的には、図４（ａ）に示すように、ポリプロピレン、ブチラール、アクリル等を主成分とする樹脂ペーストをセラミックグリーンシート２０の主面上にスクリーン印刷して、マスク層３０を形成する。このマスク層３０を構成する材料は、セラミックグリーンシート２０よりも軟らかく変形し易い材料であり、更には、マスク層３０を構成する材料の軟化点は、セラミックグリーンシート２０を構成する材料の軟化点よりも低いことが好ましい。
【００３５】
マスク層３０の形成後、図４（ｂ）に示すように、セラミックグリーンシート２０及びマスク層３０に対して、打ち抜き加工を施して、セラミックグリーンシート２０及びマスク層３０を貫通する貫通孔３２を形成する。この後、図４（ｃ）に示すように、ＣｕやＡｇ等の導体を主成分とする導体ペーストを貫通孔３２に充填して、端子１４を形成する。なお、この段階では、端子１４は、図１に示すような、端子１４の先端面の面積Ｓ１が基板本体１２の実装面における端子１４の断面積Ｓ２よりも大きくなる形状をとっていない。
【００３６】
次に、図５（ａ）に示すように、マスク層３０が最上層に位置し、その下に、複数のセラミックグリーンシート２０が位置するように、マスク層３０及びセラミックグリーンシート２０を積層する。なお、実際に積層される際には、セラミックグリーンシート２０からキャリアフィルム２２を剥がし、積層する。これにより未焼成の積層体４０が得られる。
【００３７】
次に、図５（ｂ）に示すように、得られた未焼成の積層体４０をベース金型４２に入れ、セラミックグリーンシート２０及びマスク層３０を上側から金型蓋４４により圧力をかけて、積層体４０を圧着する。この際、金型蓋４４をマスク層３０の材料の軟化点よりも高い温度であって、かつ、セラミックグリーンシート２０の材料の軟化点よりも低い温度で加熱しながら圧着を行う。これにより、マスク層３０のみが軟化し、金型蓋４４の圧力により積層方向に押し潰される。この際、端子１４の先端面も積層方向に押し潰されて、端子１４の先端面が積層方向に対する垂直方向に広がる。その結果、端子１４は、図６に示すような、端子１４の先端面の面積Ｓ１が基板本体１２の実装面における端子１４の断面積Ｓ２よりも大きくなる形状をとるようになる。なお、金型蓋４４の温度が６５℃、金型蓋４４の圧力が４００ｋｇ／ｃｍ2の条件で圧着を実行した。なお、この６５℃とは、マスク層３０の材料の軟化点である。
【００３８】
最後に、未焼成の積層体４０を焼成する。この際、マスク層３０は、高温により焼失する（焼き飛ばされる）。なお、９９０℃の温度で１時間の焼成を行った。以上の工程を経て、図１に示すような、回路基板１０が完成する。
【００３９】
（効果）
回路基板１０によれば、端子１４の先端面の面積Ｓ１が基板本体１２の実装面における端子１４の断面積Ｓ２よりも大きいので、ＩＣ５０が回路基板１０上に位置合わせされてからリフローされるまでの間に、衝撃により図１１（ｂ）に示すように柱状バンプ１０２とはんだバンプ１０６との接触が外れてしまうことが防止される。特に、面積Ｓ１が断面積Ｓ２の１．２倍以上であれば、柱状バンプ１０２とはんだバンプ１０６との接触が外れてしまうことがより有効に防止される。以下に、本願発明者が行った実験結果に基づいて説明する。
【００４０】
以下に示す表１は、Ｓ１／Ｓ２と、回路基板１０とＩＣ５０との接続不良（ショート）の発生率との関係を示した表である。
【００４１】
【表１】
2009031586.tif 000016
【００４２】
なお、実験条件としては、端子１４間の間隔を０．３ｍｍとし、端子１４の先端面の面積Ｓ１を０．０３１４ｍｍ2とした。
【００４３】
表１から明らかなように、Ｓ１／Ｓ２が１．２以上になると、ショート発生率が大幅に減少する。故に、面積Ｓ１は、断面積Ｓ２の１．２倍以上であることが好ましい。
【００４４】
また、回路基板１０によれば、リフロー後にＩＣ５０からはんだバンプ５４が剥離することが防止される。以下に、図７を参照しながら説明する。図７（ａ）は、第１の参考例に係るＩＣ２００と回路基板２０２との接続構造を示した断面構造図である。図７（ｂ）は、第２の参考例に係るＩＣ２００'と回路基板２０２'との接続構造を示した断面構造図である。図７（ｃ）は、本実施形態に係るＩＣ５０と回路基板１０との接続構造を示した断面構造図である。
【００４５】
従来、図７（ａ）に示すように、ＩＣ２００と回路基板２０２とは、はんだバンプ２０６と電極パッド２１０とを接触させて電気的に接続されていた。しかしながら、電極パッド２１０が小さい場合には、はんだバンプ２０６が正確に位置合わせされた状態で電極パッド２１０上に搭載されないおそれがある。そこで、図７（ｂ）に示すように、電極パッド２１０'を大型化することが考えられる。
【００４６】
しかしながら、はんだバンプ２０６'の大きさを変化させることなく電極パッド２１０'を大型化すると、電極パッド２１０'が大きくなった分だけはんだバンプ２０６'と電極パッド２１０'との接触面積が大きくなってしまう。その結果、図７（ｂ）に示すように、はんだバンプ２０６'とＩＣ本体２０４'との接触面積と、はんだバンプ２０６'と電極パッド２１０'との接触面積との間に大きな差が生じてしまう。このような差が発生すると、接触面積が小さいはんだバンプ２０６'とＩＣ本体２０４'との間に応力が集中し、はんだバンプ２０６'とＩＣ本体２０４'とが剥離してしまう可能性がある。
【００４７】
これに対して、回路基板１０によれば、図７（ｃ）に示す接続構造のように、基板本体１２の実装面における端子１４の断面積Ｓ２を電極パッド２１０と同じ面積にしておけば、はんだバンプ５４とＩＣ本体５２との接触面積と、はんだバンプ５４と図７（ｃ）での端子１４の下端部との接触面積とを等しくできる。その結果、図７（ａ）に示す接続構造と同様に、図７（ｃ）に示す接続構造においてもはんだバンプ５４とＩＣ本体５２とが剥離することが防止される。
【００４８】
また、回路基板１０によれば、リフロー前において端子１４とはんだバンプ５４との接続が外れることが防止されると共に、リフロー後において隣り合うはんだバンプ５４間においてショートが発生することを防止できる。以下に図面を参照しながら説明する。図８（ａ）は、第３の参考例に係る回路基板３１０にＩＣ３５０を実装したときの接続構造を示した断面構造図である。図８（ｂ）は、本実施形態に係る回路基板１０にＩＣ５２を実装したときの接続構造を示した断面構造図である。
【００４９】
図８（ａ）に示す回路基板３１０では、柱状の端子３１４が用いられている。一方、図８（ｂ）に示す回路基板１０では、先端面が広がった端子１４が用いられている。両者の先端面の面積は等しく形成されているので、リフロー前において端子１４，３１４とはんだバンプ５４，３５４とがずれる確率は等しい。
【００５０】
ところで、端子３１４の先端面近傍以外における断面積は、端子１４の先端面近傍以外における断面積に比べて大きい。そのため、端子３１４の体積は、端子１４の体積に比べて大きい。このとき、はんだバンプ５４，３５４の体積が等しければ、図８（ａ）に示すように、リフロー後におけるはんだバンプ３５４の外形は、端子３１４の体積と端子１４の体積との差の分だけ、はんだバンプ５４の外形よりも大きくなる。そのため、リフロー後におけるはんだバンプ３５４同士の距離は、はんだバンプ５４同士の距離よりも小さくなる。すなわち、リフロー前において端子１４，３１４とはんだバンプ５４，３５４とがずれる確率を等しくするために、端子３１４を太く形成した場合、リフロー後においてはんだバンプ３５４同士の距離が小さくなってしまい、はんだバンプ３５４間でショートが発生する確率が高くなってしまう。換言すれば、回路基板１０は、リフロー前において端子１４とはんだバンプ５４とがずれる確率を低減できると共に、リフロー後においてはんだバンプ５４同士がショートする確率を低減できる。
【００５１】
（変形例）
なお、図１に示す回路基板１０では、貫通孔２４，３２の形成のために打ち抜き加工が行われているが、貫通孔２４，３２の形成方法はこれに限らない。例えば、レーザ加工により貫通孔２４，３２が形成されてもよい。貫通孔３２がレーザ加工により形成される場合には、マスク層３０側からレーザビームを照射することが好ましい。レーザビームは、セラミックグリーンシート２０に貫通孔３２を開けながらエネルギーを消耗しながら細っていくので、貫通孔３２は、下から上に行くにしたがって径が大きくなる形状をとるようになる。その結果、端子１４の先端面における面積Ｓ１の、基板本体１２の実装面における端子１４の断面積Ｓ２に対する比の値を容易に大きくすることができる。
【００５２】
また、図５（ｂ）では、マスク層３０及びセラミックグリーンシート２０に金型蓋４４を直接押し付けていたが、図９に示すように、弾性体４６を介してマスク層３０及びセラミックグリーンシート２０に金型蓋４４を押し付けるようにしてもよい。図９は、変形例に係る回路基板１０の製造過程における工程断面図である。このように弾性体４６を介在させることにより、圧着時に弾性体４６が伸びるので、端子１４の先端面における面積Ｓ１の、基板本体１２の実装面における端子１４の断面積Ｓ２に対する比の値をより効果的に大きくすることができる。以下に、本願発明者が行った実験結果に基づいて説明する。
【００５３】
以下に示す表２は、圧着時に弾性体４６を用いた場合と用いなかった場合とのそれぞれにおけるＳ１／Ｓ２の値を示した表である。なお、本実験では、圧着時の金型蓋４４の温度を４８℃、６２℃、６７℃とした。また、金型蓋４４の圧力を５１０ｋｇ／ｃｍ2とし
た。
【００５４】
【表２】
2009031586.tif 000017
【００５５】
表２によれば、弾性体４６を介在させることにより、端子１４の先端面における面積Ｓ１の、基板本体１２の実装面における端子１４の断面積Ｓ２に対する比の値をより効果的に大きくできることがわかる。また、本実験によれば、圧力を大きくすることにより、マスク層３０の材料の軟化点以下の温度で圧着を行っても、十分に端子１４を変形させることができることがわかる。
【００５６】
なお、端子１４は、図１０に示すような形状であってもよい。図１０は、端子１４の変形例を示した図である。より詳細には、端子１４は、図１０（ａ）に示すように、基板本体１２の実装面より上側において、等脚台形の上下が反転した形状の断面を有していてもよい。また、端子１４は、図１０（ｂ）に示すように、基板本体１２の実装面より上側において、一部がくびれた断面形状を有していてもよい。
【００５７】
ただし、端子１４の加工の容易さを考慮すると、図１に示すように、基板本体１２の実装面に平行な端子１４の断面における断面積が、実装面から端子１４の先端面にいくにしたがって大きくなっており、かつ、先端面側における端子１４の断面積の変化率が、実装面側における端子１４の断面積の変化率よりも大きくなるような形状を、端子１４が有することが好ましい。これは、図５（ｂ）に示す圧着工程において、金型蓋４４により端子１４が押し潰されると、端子１４の先端面近傍が集中的に押し潰されて、端子１４の断面積の増加率が先端面近傍において急激に大きくなるからである。
【産業上の利用可能性】
【００５８】
以上のように、本発明は、回路基板及び回路基板の製造方法に有用であり、特に、電子部品と回路基板との間の接続不良が発生しにくくなる点で優れている。
【符号の説明】
【００５９】
１０  回路基板
１２  基板本体
１４  端子
１６  内部導電層
１８  セラミック層
２０  セラミックグリーンシート
２２  キャリアフィルム
２４，３２  貫通孔
３０  マスク層
３４  ビア導体
４０  未焼成の積層体
４２  ベース金型
４４  金型蓋
４６  弾性体
５０  ＩＣ
５４  はんだバンプ
Ｓ１  面積
Ｓ２  断面積
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電子部品が実装される回路基板において、
基板本体と、
前記電子部品に形成されたバンプと電気的に接続される端子であって、前記基板本体において前記電子部品が実装される実装面から突出するように形成された端子と、
を備え、
前記端子の先端面の面積は、前記実装面での該実装面に平行な断面における該端子の断面積の１．２倍以上１．３８４倍以下であること、
を特徴とする回路基板。
【請求項２】
前記実装面に平行な断面における前記端子の断面積は、前記実装面から該端子の先端面にいくにしたがって、大きくなっており、
前記先端面側における前記端子の断面積の変化率は、前記実装面側における該端子の断面積の変化率よりも大きいこと、
を特徴とする請求項１に記載の回路基板。
【請求項３】
前記基板本体は、
互いに積層された複数のセラミック層と、
前記セラミック層と共に積層された内部導体層と、
を含み、
前記端子は、前記内部導体層に電気的に接続されていること、
を特徴とする請求項１又は請求項２のいずれかに記載の回路基板。
【請求項４】
電子部品が実装される回路基板において、
基板本体と、
前記電子部品に形成されたバンプと電気的に接続される端子であって、前記基板本体において前記電子部品が実装される実装面から突出するように形成された端子と、
を備え、
前記実装面に平行な断面における前記端子の断面積は、前記実装面から該端子の先端面にいくにしたがって、大きくなっており、
前記先端面側における前記端子の断面積の変化率は、前記実装面側における該端子の断面積の変化率よりも大きいこと、
を特徴とする回路基板。
【請求項５】
電子部品が実装され、かつ、該電子部品に形成されたバンプと電気的に接続される端子を備えた回路基板の製造方法において、
第１のシート上に該第１のシートよりも軟らかいマスク層を形成する工程と、
前記マスク層に貫通孔を形成する工程と、
前記貫通孔に導体を充填する工程と、
前記マスク層が最上層となるように、複数の第２のシート、前記第１のシート及び該マスク層を圧着して積層体を得る工程と、
前記積層体から前記マスク層を除去する工程と、
を備えること、
を特徴とする回路基板の製造方法。
【請求項６】
前記マスク層の軟化点は、前記第１のシートの軟化点よりも低いこと、
を特徴とする請求項５に記載の回路基板の製造方法。
【請求項７】
前記第１のシート、前記第２のシート及び前記マスク層を圧着する工程では、前記マスク層の軟化点よりも高い温度であって、かつ、前記第１のシートの軟化点よりも低い温度で加熱しながら圧着を行うこと、
を特徴とする請求項６に記載の回路基板の製造方法。
【請求項８】
前記貫通孔を形成する工程では、前記マスク層側からレーザビームを照射して該貫通孔を形成すること、
を特徴とする請求項５ないし請求項７のいずれかに記載の回路基板の製造方法。
【請求項９】
前記第１のシート及び前記第２のシートは、セラミックグリーンシートであり、
前記マスク層は、樹脂からなり、
前記マスク層を除去する工程では、前記積層体の焼成時に、該マスク層が焼失すること、
を特徴とする請求項５ないし請求項８のいずれかに記載の回路基板の製造方法。
【請求項１０】
前記貫通孔を形成する工程では、前記第１のシート及び前記マスク層を貫通するように該貫通孔を形成すること、
を特徴とする請求項５ないし請求項９のいずれかに記載の回路基板の製造方法。
【請求項１１】
前記マスク層、前記第１のシート及び前記第２のシートを圧着する工程では、弾性体を介して該マスク層及び該第１のシートに金型を押し付けること、
を特徴とする請求項５ないし請求項１０のいずれかに記載の回路基板の製造方法。
【国際調査報告】
2009031586.tif 000018
2009031586.tif 000019