【手続補正書】
【提出日】平成16年4月9日(2004.4.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｎビット選択信号に応答して、２n個の入力信号の１つを選択し出力する選択回路において、
前記ｎビット選択信号のうちの第１のビット選択信号に応答して、前記入力信号のうちの２入力の一方を選択する２n-1個の第１の入力選択回路と、
前記ｎビット選択信号のうちの第２のビット選択信号に応答して、前記２n-1個の第１の入力選択回路の各々で選択された信号の１つを選択する２n-1個の第２の入力選択回路と
を備え、
前記第１の入力選択回路は対応する前記第２の入力選択回路と同一行に配置されていること
を特徴とする選択回路。
【請求項２】
前記第１の入力選択回路は、
一端に前記２入力の一方が供給される第１スイッチ回路と、
一端に前記２入力の他方が供給される第２スイッチ回路と、
を備えることを特徴とする請求項１に記載の選択回路。
【請求項３】
前記第１の入力選択回路は、
前記第１のビット選択信号に基づいてオン／オフ制御される第１スイッチングトランジスタと、
前記第２のビット選択信号に基づいて前記第１スイッチングトランジスタとオン／オフ状態が逆になるようにオン／オフ制御される第２スイッチングトランジスタと、
を備えることを特徴とする請求項１に記載の選択回路。
【請求項４】
前記第２のビット選択信号は、前記ｎビット選択信号から前記第１のビット選択信号を除いたものであること
を特徴とする請求項１乃至３の何れか１つに記載の選択回路。
【請求項５】
ｎビット選択信号に応答して、２n個の入力信号の１つを選択し出力する選択回路において、
前記ｎビット選択信号のうちの第１のビット選択信号に応答して、前記入力信号のうちの２入力の一方を選択する２n-1個の第１の入力選択回路を備え、
前記第１の入力選択回路は、
前記第１のビット選択信号に基づいて制御され、一端に前記２入力の一方が供給される第１スイッチ回路と、
前記第１のビット選択信号に基づいて制御され、一端に前記２入力の他方が供給される第２スイッチ回路と、
を備えることを特徴とする選択回路。
【請求項６】
前記第１スイッチ回路は、前記第１のビット選択信号でオン／オフ制御される第１のスイッチングトランジスタを含み、
前記第２スイッチ回路は、前記第１のビット選択信号で前記第１スイッチングトランジスタとオン／オフ状態が逆になるように制御される第２スイッチングトランジスタを含む
ことを特徴とする請求項５に記載の選択回路。
【請求項７】
前記２n-1個の第１の入力選択回路で選択された信号の１つを選択する第２の入力選択回路を備えること
を特徴とする請求項５に記載の選択回路。
【請求項８】
前記第１スイッチングトランジスタと前記第２スイッチングトランジスタとが同一行に配置されていること
を特徴とする請求項６又は７に記載の選択回路。
【請求項９】
ｎビット選択信号に応答して、２n個の入力信号の１つを選択し出力する選択回路において、
前記ｎビット選択信号のうちの第１のビット選択信号に応答して、前記入力信号のうちの２入力の一方を選択する２n-1個の第１の入力選択回路を備え、
前記第１の入力選択回路は、
前記第１のビット選択信号でオン／オフ制御される第１のスイッチングトランジスタと、
前記第１のビット選択信号で前記第１スイッチングトランジスタとオン／オフ状態が逆になるように制御される第２スイッチングトランジスタと、
を備えることを特徴とする選択回路。
【請求項１０】
前記２n-1個の第１の入力選択回路で選択された信号の１つを選択する第２の入力選択回路を備えること
を特徴とする請求項９に記載の選択回路。
【請求項１１】
前記第１スイッチングトランジスタと前記第２スイッチングトランジスタとが同一行に配置されていること
を特徴とする請求項９又は請求項１０に記載の選択回路。
【請求項１２】
前記２n-1個の第１入力選択回路は、並列に配置されていること
を特徴とする請求項１〜１１の何れか１つに記載の選択回路。
【請求項１３】
前記第１のビット選択信号は、
非反転２値信号と反転２値信号とからなること
を特徴とする請求項１〜１２の何れか１つに記載の選択回路。
【請求項１４】
前記第１スイッチングトランジスタと前記第２スイッチングトランジスタとは同じ導電型トランジスタであること
を特徴とする請求項３、６、８、９、１０又は１１に記載の選択回路。
【請求項１５】
前記第２の入力選択回路は、
同一行に配置されたスイッチ回路が直列接続されたアナログスイッチ回路を２n-1個含み、
前記２n-1個のアナログスイッチ回路が並置されていること
を特徴とする請求項１、２、４又は１０に記載の選択回路。
【請求項１６】
前記２n-1個のアナログスイッチ回路の少なくとも一部がそれぞれ前記２n-1個の第１の入力選択回路のそれぞれと同一行に配置され、
前記アナログスイッチ回路の一端に前記第１の入力選択回路の出力端が接続されていること
を特徴とする請求項１５に記載の選択回路。
【請求項１７】
２n個のノードの各々から互いに異なる入力信号を出力する入力信号発生回路と、
前記２n個のノードのうちの２つのノードと接続され、前記２つのノードのうちの何れかのノードと同一行に配置される２n-1個の入力選択回路と
を備え、
前記入力選択回路は、
前記２つのノードの一方にその一端が接続される第１スイッチ回路と、
前記２つのノードの他方にその一端が接続される第２スイッチ回路と、
を備えること
を特徴とする選択回路。
【請求項１８】
前記第１スイッチ回路の他端と前記第２スイッチ回路の他端とに接続される第３スイッチ回路を備えること
を特徴とする請求項１７に記載の選択回路。
【請求項１９】
前記第３スイッチ回路は出力回路に接続されること
を特徴とする請求項１８に記載の選択回路。
【請求項２０】
２n個のノードの各々から互いに異なる入力信号を出力する入力信号発生回路と、
前記２n個のノードのうちの２つのノードと接続され、前記２つのノードのうちの何れかのノードと同一行に配置される２n-1個の入力選択回路と
を備え、
前記入力選択回路は、
前記２つのノードから出力される入力信号のうちの１つを選択する第１スイッチ回路と、
前記選択された入力信号を出力する第２スイッチ回路と、
を備えることを特徴とする選択回路。
【請求項２１】
前記入力選択回路は、ｎビット選択信号に応じて、前記異なる入力信号のうちの１つを選択することを特徴とする請求項１７〜２０の何れか１つに記載の選択回路。
【請求項２２】
前記入力信号発生回路は、電源電圧を分圧して出力する基準電位発生回路であることを特徴とする請求項１７〜２１の何れか１つに記載の選択回路。
【請求項２３】
請求項１乃至２２の何れか１つに記載の選択回路を備えたことを特徴とする半導体装置。
【請求項２４】
請求項１乃至２２の何れか１つに記載の選択回路を備えたことを特徴とするＤ／Ａ変換回路。
【請求項２５】
請求項１乃至２２の何れか１つに記載の選択回路を備えたことを特徴とするデータドライバ。
【請求項２６】
走査ラインによって選択された液晶表示画素の行の表示電極にデータラインからの電位が印加される液晶表示パネルと、
前記データラインに前記電位を印加して画像の所定期間毎に前記電位を更新するデータドライバと、
前記走査ラインに対し走査パルスを供給する走査ドライバと、
を有する液晶表示装置において、
前記データドライバの出力段に請求項２２に記載のＤ／Ａ変換回路を有すること
を特徴とする液晶表示装置。
【請求項２７】
前記Ｄ／Ａ変換回路の前記選択回路が複数並設され、
隣り合う前記Ｄ／Ａ変換回路が境界線に関し互いに対称的に配置されていること
を特徴とする請求項２６に記載の液晶表示装置。
【請求項２８】
前記境界線の部分が前記Ｄ／Ａ変換回路に対する共通の基準電位供給部であることを特徴とする請求項２７に記載の液晶表示装置。
【請求項２９】
前記２n-1個の第１の入力選択回路の各々に供給される２入力は、
それぞれ、異なるメタル層に形成された基準電位供給線から供給されること
を特徴とする請求項２６〜２８の何れか１つに記載の液晶表示装置。
【請求項３０】
請求項２５に記載のデータドライバを備えていることを特徴とするアクティブマトリックス型液晶表示パネル。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
【課題を解決するための手段及びその作用効果】
本発明の一態様では、ｎビット選択信号に応答して、２n個の入力信号の１つを選択し出力する選択回路において、
前記ｎビット選択信号のうちの第１のビット選択信号に応答して、前記入力信号のうちの２入力の一方を選択する２n-1個の第１の入力選択回路と、
前記ｎビット選択信号のうちの第２のビット選択信号に応答して、前記２n-1個の第１の入力選択回路の各々で選択された信号の１つを選択する２n-1個の第２の入力選択回路と
を備え、前記第１の入力選択回路は対応する前記第２の入力選択回路と同一行に配置されていることを特徴としている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
この選択回路によれば、２n-1個の第１の２入力選択回路により選択すべき信号数が半減するので、半減したその信号の１つを第２の入力選択回路で選択すればよく、選択回路の素子数及びその占有面積を従来よりも低減することができる。また、該同一行配置により、選択回路の素子占有面積をさらに低減することができる。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本発明の他の構成、作用及び効果は、以下の説明から明らかになる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】削除
【補正の内容】
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】削除
【補正の内容】
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】削除
【補正の内容】
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
配線面積を狭くするために、同一行のＮ型領域６４及び６６にそれぞれ供給される階調電位Ｖ３とＶ７の配線はそれぞれ、メタル第３層及びメタル第２層に形成されている。階調電位Ｖ３とＶ７の配線は、上下に隣り合っており、かつ、選択回路２４Ａと並設された他の不図示の選択回路に向けて延びている。


【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
この構成では、結果として、２入力選択回路５０〜５７がツリー状に配置され、トーナメント方式により最終的に階調電位Ｖ０〜Ｖ７の１つのみ選択される。２入力選択回路５０〜５３は、図１のそれと同一である。２入力選択回路５０と５２の出力の一方が、スイッチングトランジスタＱ４１とＱ６１とで構成された２入力選択回路５４により選択され、２入力選択回路５１と５３の出力の一方が、スイッチングトランジスタＱ５１とＱ７１とで構成された２入力選択回路５５により選択され、２入力選択回路５４と５５の出力の一方が、スイッチングトランジスタＱ４０ＡとＱ７０Ａとで構成された２入力選択回路５６により選択される。


【手続補正２１】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2000156639.tif 000001