【手続補正書】
【提出日】令和2年11月30日(2020.11.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電圧クランプ回路であって、
コンパレータループ回路であって、
電圧レールと入力ノードとを相互接続するトランジスタネットワークと、
コンパレータであって、
前記入力ノードに提供される入力電圧をクランピング電圧と比較し、
前記入力電圧が対応するクランピング電圧を超えることに応答して前記入力電圧を前記クランピング電圧にほぼ等しくなるように設定するために前記トランジスタネットワークをアクティベートする、
ように構成される、前記コンパレータと、
を含む、前記コンパレータループ回路を含む、電圧クランプ回路。
【請求項２】
請求項１に記載の電圧クランプ回路であって、
前記コンパレータが、トランジスタの自己バイアス共通・ゲート配置として更に構成される、電圧クランプ回路。
【請求項３】
請求項１に記載の電圧クランプ回路であって、
前記コンパレータが、
前記コンパレータの出力に対応する共通結合制御端子を含む第１のトランジスタの対であって、前記第１のトランジスタの対の一方が、前記入力ノードに結合される端子を含み、前記第１のトランジスタの対の他方が、前記クランピング電圧に結合される端子を含む、前記第１のトランジスタの対と、
静的電流源により制御される電流ミラーとして配される第２のトランジスタの対であって、前記第２のトランジスタの対の各々が、前記電圧レールに結合される第１の端子と、前記第１のトランジスタの対の各々の第２のそれぞれの端子に結合される第２の端子とを含む、前記第２のトランジスタの対と、
を含む、電圧クランプ回路。
【請求項４】
請求項１に記載の電圧クランプ回路であって、
前記トランジスタネットワークが、
前記コンパレータの出力によりアクティベートされる第１のトランジスタと、
前記入力ノードと前記電圧レールとを相互接続し、前記第１のトランジスタにより制御される第２のトランジスタと、
を含む、電圧クランプ回路。
【請求項５】
請求項４に記載の電圧クランプ回路であって、
前記トランジスタネットワークが、前記電圧レールと前記第１のトランジスタとに結合される第３のトランジスタを更に含み、前記第３のトランジスタが、前記第２のトランジスタを制御するために前記第１のトランジスタと協働するように第１のバイアス電圧を介して制御される、電圧クランプ回路。
【請求項６】
請求項１に記載の電圧クランプ回路であって、
前記クランピング電圧がプログラム可能であり、
前記コンパレータループ回路が、前記入力電圧を前記クランピング電圧にほぼ等しくなるよう設定するために、前記入力電圧が前記クランピング電圧を超えることに応答して、前記入力ノードを前記電圧レールに結合するように構成される、電圧クランプ回路。
【請求項７】
請求項１に記載の電圧クランプ回路であって、
前記電圧レールと前記コンパレータループ回路との間に結合される電圧生成器であって、前記クランピング電圧を生成するように構成される、前記電圧生成器を更に含み、
前記コンパレータループ回路が、前記コンパレータが前記入力電圧を前記クランピング電圧にほぼ等しくなるよう設定するために、前記入力電圧が前記クランピング電圧を超えることを検出することに基づいて、前記入力ノードを前記電圧生成器の前記クランピング電圧に結合するように構成される、電圧クランプ回路。
【請求項８】
請求項１に記載の電圧クランプ回路であって、
前記クランピング電圧が低クランピング電圧と高クランピング電圧とを含み、
前記コンパレータループ回路が、
第１のコンパレータループ回路であって、
前記入力ノードと前記高電圧レールとを相互接続する第１のトランジスタネットワークと、
第１のコンパレータであって、
前記入力電圧を前記低クランピング電圧と比較し、
前記入力電圧が前記低クランピング電圧より小さく低減することに応答して前記第１のコンパレータの出力をアサートし、
前記入力電圧が前記低クランピング電圧より小さく低減することに応答して、前記入力電圧を前記低クランピング電圧にほぼ等しくなるよう設定するために、前記第１のトランジスタネットワークをアクティベートする、
ように構成される、前記第１のコンパレータと、
を含む、前記第１のコンパレータループ回路と、
第２のコンパレータループ回路であって、
前記入力ノードと前記低電圧レールとを相互接続する第２のトランジスタネットワークと、
第２のコンパレータであって、
前記入力電圧を前記高クランピング電圧と比較し、
前記入力電圧が前記高クランピング電圧より大きく増大することに応答して前記第２のコンパレータの出力をアサートし、
前記入力電圧が前記低クランピング電圧より大きく増大することに応答して、前記入力電圧が前記高クランピング電圧にほぼ等しくなるように設定するために、前記第２のトランジスタネットワークをアクティベートする、
ように構成される、前記第２のコンパレータと、
を含む、前記第２のコンパレータループ回路と、
を含む、電圧クランプ回路。
【請求項９】
請求項１の前記電圧クランプ回路を含むアナログデジタルコンバータ（ＡＤＣ）回路であって、
アナログ電圧入力と前記入力ノードとの間に接続される入力抵抗器であって、前記入力電圧が前記アナログ電圧入力において提供されるアナログ電圧に基づいて前記入力ノードにおいて生成される、前記入力抵抗器と、
前記入力ノードに結合され、前記入力電圧に基づいてデジタル信号を生成するように構成されるＡＤＣと、
を含む、ＡＤＣ回路。
【請求項１０】
電圧クランプ回路であって、
入力電圧を低クランピング電圧と比較し、前記入力電圧を前記低クランピング電圧にほぼ等しくなるように設定するために、前記入力電圧が前記低クランピング電圧より小さく低減することに応答して第１のトランジスタネットワークをアクティベートするために出力をアサートするように構成される第１のコンパレータを含む第１のコンパレータループ回路と、
前記入力電圧を高クランピング電圧と比較し、前記入力電圧を前記高クランピング電圧にほぼ等しくなるように設定するために、前記入力電圧が前記低クランピング電圧より大きく増大することに応答して第２のトランジスタネットワークをアクティベートするために出力をアサートするように構成される第２のコンパレータを含む第２のコンパレータループ回路と、
を含む、電圧クランプ回路。
【請求項１１】
請求項１０に記載の電圧クランプ回路であって、
前記第１のコンパレータと前記第２のコンパレータとの各々が、トランジスタの自己バイアス共通・ゲート配置として更に構成される、電圧クランプ回路。
【請求項１２】
請求項１０に記載の電圧クランプ回路であって、
前記第１のトランジスタネットワークが、前記第１のコンパレータによりアクティベートされる第１のトランジスタであって、前記入力ノードと高電圧レールとを相互接続する第２のトランジスタを制御するように構成される、前記第１のトランジスタを含み、
前記第２のトランジスタネットワークが、前記第２のコンパレータによりアクティベートされる第３のトランジスタであって、前記入力ノードと低電圧レールとを相互接続する第４のトランジスタを制御するように構成される、前記第３のトランジスタを含む、電圧クランプ回路。
【請求項１３】
請求項１２に記載の電圧クランプ回路であって、
前記第２のトランジスタが、前記高電圧レールに結合されて第１のバイアス電圧を介して制御される第５のトランジスタにより更に制御され、
前記第４のトランジスタが、前記低電圧レールに結合されて第２のバイアス電圧を介して制御される第６のトランジスタにより更に制御される、電圧クランプ回路。
【請求項１４】
請求項１０に記載の電圧クランプ回路であって、
前記高及び低クランピング電圧の各々がプログラム可能であり、
前記第１のコンパレータループ回路が、前記入力電圧を前記低クランピング電圧にほぼ等しくなるように設定するために、前記入力電圧が前記低クランピング電圧より小さく低減することに応答して前記入力ノードを高電圧レールに結合するように構成され、
前記第２のコンパレータループ回路が、前記入力電圧を前記高クランピング電圧にほぼ等しくなるよう設定するために、前記入力電圧が前記低クランピング電圧より大きく増大することに応答して前記入力ノードを低電圧レールに結合するように構成される、電圧クランプ回路。
【請求項１５】
請求項１０に記載の電圧クランプ回路であって、
低電圧レールに結合され、前記低クランピング電圧を生成するように構成される第１の電圧生成器と、
高電圧レールに結合され、前記高クランピング電圧を生成するように構成される第２の電圧生成器と、
を更に含み、
前記第１のコンパレータループ回路が、前記入力電圧を前記低クランピング電圧にほぼ等しくなるよう設定するために、前記入力電圧が前記低クランピング電圧より小さく低減することに応答して前記入力ノードを前記第２の電圧生成器に結合するように構成され、
前記第２のコンパレータループ回路が、前記入力電圧を前記高クランピング電圧にほぼ等しくなるよう設定するため、前記入力電圧が前記低クランピング電圧より大きく増大することに応答して前記入力ノードを前記第１の電圧生成器に結合するように構成される、電圧クランプ回路。
【請求項１６】
請求項１１に記載の前記電圧クランプ回路を含むアナログデジタルコンバータ（ＡＤＣ）回路であって、
アナログ電圧入力と前記入力ノードとを相互接続する入力抵抗器であって、前記入力電圧が前記アナログ電圧入力において提供されるアナログ電圧に基づいて生成される、前記入力抵抗器と、
前記入力ノードに結合され、前記入力電圧に基づいてデジタル信号を生成するように構成されるＡＤＣと、
を含む、ＡＤＣ回路。
【請求項１７】
アナログデジタルコンバータ（ＡＤＣ）回路であって、
アナログ電圧入力とＡＤＣ入力ノードとの間に接続される入力抵抗器と、
前記ＡＤＣ入力ノードに結合される電圧クランプ回路であって、
コンパレータループ回路であって、
電圧レールと入力ノードとを相互接続するトランジスタネットワークと、
コンパレータであって、
前記入力ノードに提供される入力電圧をクランピング電圧と比較し、
前記入力電圧が対応するクランピング電圧を超えることに応答して、前記入力電圧を前記クランピング電圧にほぼ等しくなるように設定するために前記トランジスタネットワークをアクティベートする、
ように構成される、前記コンパレータと、
を含む、前記コンパレータループ回路を含む、前記電圧クランプ回路と、
前記ＡＤＣ入力ノードに結合され、前記入力電圧に基づいてデジタル信号を生成するように構成されるＡＤＣと、
を含む、ＡＤＣ回路。
【請求項１８】
請求項１７に記載のＡＤＣ回路であって、
前記トランジスタネットワークが第１のトランジスタを含み、前記第１のトランジスタが、前記コンパレータによりアクティベートされ、前記入力ノードと前記電圧レールとを相互接続する第２のトランジスタを制御するように構成される、ＡＤＣ回路。
【請求項１９】
請求項１７に記載のＡＤＣ回路であって、
前記電圧レールに結合され、前記クランピング電圧を生成するように構成される電圧生成器を更に含み、
前記コンパレータループ回路が、前記入力電圧を前記クランピング電圧にほぼ等しくなるよう設定するために、前記入力電圧が前記クランピング電圧を超えることに応答して前記入力ノードを前記電圧生成器に結合するように構成される、ＡＤＣ回路システム。
【請求項２０】
請求項１７に記載のＡＤＣ回路であって、
前記クランピング電圧が、低クランピング電圧と高クランピング電圧とを含み、
前記コンパレータループ回路が、
第１のコンパレータループ回路であって、
前記入力ノードと前記高電圧レールとを相互接続する第１のトランジスタネットワークと、
第１のコンパレータであって、
前記入力電圧を前記低クランピング電圧と比較し、
前記入力電圧が前記低クランピング電圧より小さく低減することに応答して前記第１のコンパレータの出力をアサートし、
前記入力電圧が前記低クランピング電圧より小さく低減することに応答して、前記入力電圧を前記低クランピング電圧にほぼ等しくなるよう設定するために前記第１のトランジスタネットワークをアクティベートする、
ように構成される、前記第１のコンパレータと、
を含む、前記第１のコンパレータループ回路と、
第２のコンパレータループ回路であって、
前記入力ノード及び前記低電圧レールを相互接続する第２のトランジスタネットワークと、
第２のコンパレータであって、
前記入力電圧を前記高クランピング電圧と比較し、
前記入力電圧が前記高クランピング電圧より大きく増大することに応答して前記第２のコンパレータの出力をアサートし、
前記入力電圧が前記高クランピング電圧より大きく増大することに応答して、前記入力電圧が前記高クランピング電圧にほぼ等しくなるように設定するために前記第２のトランジスタネットワークをアクティベートする、
ように構成される、前記第２のコンパレータと、
を含む、前記第２のコンパレータループ回路と、
を含む、ＡＤＣ回路。