(57)【要約】【課題】タッチセンサにおける静電容量の変化をマイクロコンピュータを用いて高精度に行うことができるデータ処理システムを提供する。【解決手段】中央処理装置(２１)、アナログ・ディジタル変換回路(２１)、及び入力バッファ（１０１）を有するマイクロコンピュータ（１）の外部入力端子（ＰＧ２）に、容量分割回路（ＣＤＣ１）の分圧ノードを接続すると共に、タッチセンサ（８）の容量電極を接続する。アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して、前記電圧信号をディジタルデータに変換する。このとき、入力バッファは外部入力端子からアナログ・ディジタル変換回路の入力容量が見えないように隠蔽する。これにより、タッチセンサへの触によって変化させる分圧電圧の検出精度は、アナログ・ディジタル変換回路の入力容量の影響を受けない。【選択図】図１
2010191834.tif 000002
【特許請求の範囲】
【請求項１】
中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、及び入力バッファを有するマイクロコンピュータと、
前記入力バッファの外部入力端子に分圧ノードが接続された容量分割回路と、
前記外部入力端子に容量電極が接続されたタッチセンサと、を有し、
前記入力バッファは前記外部入力端子から前記アナログ・ディジタル変換回路の入力容量が見えないように隠蔽し、
前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して、前記電圧信号をディジタルデータに変換し、
前記中央処理装置は前記ディジタルデータに基づいてタッチセンサの静電容量の変化を検出する、データ処理システム。
【請求項２】
前記アナログ・ディジタル変換回路は、入力電圧をサンプルホールド回路でサンプリングし、容量アレイ型の局部ディジタル・アナログ変換回路で参照電圧を発生し、入力電圧と前記参照電圧を比較器で比較し、その比較結果にしたがって最上位ビットから逐次ビット毎に変換ビットを決定するとともに、その比較結果にしたがって次の下位ビット判定のための参照電圧を生成する、電荷再配分による逐次比較型アナログ・ディジタル変換回路である、請求項1記載のデータ処理システム。
【請求項３】
前記入力バッファは前記外部入力端子から入力を受ける入力トランジスタのゲート容量を入力容量として備える、請求項１記載のデータ処理システム。
【請求項４】
前記容量分割回路は、一方の容量電極に前記交流電圧が印加され他方の容量電極に前記分圧ノードが接続する第１容量素子と前記分圧ノードに接続される寄生容量成分との直列回路からなる、請求項１記載のデータ処理システム。
【請求項５】
前記マクロコンピュータは前記交流電圧を出力する出力バッファを更に有する、請求項１記載のデータ処理システム。
【請求項６】
前記中央処理装置は前記出力バッファから所定の周期でハイレベルとローレベルを交互に出力することによって前記交流電圧を出力する、請求項５記載のデータ処理システム。
【請求項７】
前記マイクロコンピュータはパルス幅変調回路を有し、前記出力バッファは前記パルス幅変調回路で生成されるパルス幅の方形パルス電圧を前記交流電圧として出力する、請求項５記載のデータ処理システム。
【請求項８】
前記アナログ・ディジタル変換回路は、前記出力バッファのハイレベル出力動作に同期して前記電圧信号をディジタルデータに変換する、請求項６記載のデータ処理システム。
【請求項９】
前記マイクロコンピュータは、前記ディジタルデータが閾値を超えているか否かによって、タッチセンサに導体が接触したことを判別する、請求項８記載のデータ処理システム。
【請求項１０】
前記マイクロコンピュータは、定期的に前記閾値の校正を行う、請求項９記載のデータ処理システム。
【請求項１１】
前記マイクロコンピュータはアナログ入力ポートを有し、
前記入力バッファ及び前記出力バッファは汎用ポートに含まれ、
前記汎用ポートは前記入力バッファの出力を前記アナログ・ディジタル変換回路又はその他の回路に何れに供給するかを選択する第１セレクタを有し、
前記アナログポートは、複数のアナログ入力端子の何れを後段に導通させるかを選択する第２セレクタと、前記第１セレクタで選択された信号又は前記第２セレクタで選択された信号の何れを前記アナログ・ディジタル変換回路に供給するかを選択する第３セレクタとを有する、請求項５記載のデータ処理システム。
【請求項１２】
前記入力バッファは増幅率が１より大きい増幅器である、請求項１記載のデータ処理システム。
【請求項１３】
前記増幅器とアナログ・ディジタル変換回路との間にローパスフィルタを配置した、請求項１記載のデータ処理システム。
【請求項１４】
中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、複数の入力バッファ、及び前記複数の入力バッファの出力を選択して前記アナログ・ディジタル変換回路に供給するセレクタを有するマイクロコンピュータと、
夫々の前記入力バッファの外部入力端子に分圧ノードが個別に接続された複数の容量分割回路と、
夫々の前記外部入力端子に容量電極が個別に接続された複数のタッチセンサと、を有し、
夫々の前記入力バッファは対応する前記外部入力端子から前記アナログ・ディジタル変換回路の入力容量が見えないように隠蔽し、
前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して前記電圧信号をディジタルデータに変換し、
前記中央処理装置は前記ディジタルデータに基づいてタッチセンサの静電容量の変化を検出する、データ処理システム。
【請求項１５】
前記マイクロコンピュータは前記セレクタの選択を制御する制御データを格納するレジスタを有し、
前記中央処理装置は前記レジスタをアクセス可能である、請求項１４記載のデータ処理システム。
【請求項１６】
前記入力バッファは前記外部入力端子から入力を受ける入力トランジスタのゲート容量を入力容量として備える、請求項１４記載のデータ処理システム。
【請求項１７】
中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、及び入力バッファを有するマイクロコンピュータと、
前記入力バッファの外部入力端子に分圧ノードが接続された容量分割回路と、
前記外部入力端子に容量電極が接続されたタッチセンサと、を有し、
前記入力バッファは前記外部入力端子の外において前記容量分割回路の分圧ノードよりも下流に接続する容量よりも小さな入力容量を有し、
前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して前記電圧信号をディジタルデータに変換し、
前記中央処理装置は前記ディジタルデータに基づいてタッチセンサの静電容量の変化を検出する、データ処理システム。
【請求項１８】
中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、及び入力バッファを有するマイクロコンピュータと、
前記入力バッファの外部入力端子に分圧ノードが接続された容量分割回路と、
前記外部入力端子に容量電極が接続されたタッチセンサと、を有し、
前記入力バッファは前記アナログ・ディジタル変換回路の入力容量よりも小さな入力容量を有し、
前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して前記電圧信号をディジタルデータに変換し、
前記中央処理装置は前記ディジタルデータに基づいてタッチセンサの静電容量の変化を検出する、データ処理システム。
【請求項１９】
前記アナログ・ディジタル変換回路は、入力電圧をサンプルホールド回路でサンプリングし、容量アレイ型の局部ディジタル・アナログ変換回路で参照電圧を発生し、入力電圧と前記参照電圧を比較器で比較し、その比較結果にしたがって最上位ビットから逐次ビット毎に変換ビットを決定するとともに、その比較結果にしたがって次の下位ビット判定のための参照電圧を生成する、電荷再配分による逐次比較型アナログ・ディジタル変換回路である、請求項１８記載のデータ処理システム。
【請求項２０】
前記入力バッファは、前記入力容量として、前記外部入力端子から入力を受ける入力トランジスタのゲート容量を有する、請求項１８記載のデータ処理システム。
【請求項２１】
中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、汎用ポート、アナログポート、及びレジスタを備え、
前記汎用ポートは出力バッファと入力バッファを有し、
前記汎用ポートは前記入力バッファの出力を前記アナログ・ディジタル変換回路又はその他の回路の何れに供給するかを選択する第１セレクタを有し、
前記入力バッファは前記外部入力端子から入力を受ける入力トランジスタのゲート容量を入力容量として備え、
前記アナログポートは、複数のアナログ入力端子の何れを後段に導通させるかを選択する第２セレクタと、前記第１セレクタで選択された信号又は前記第２セレクタで選択された信号の何れを前記アナログ・ディジタル変換回路に供給するかを選択する第３セレクタとを有し、
前記レジスタは、前記第１セレクタ、第２セレクタ及び第３セレクタの選択を制御する制御データを格納し、
前記中央処理装置は前記レジスタをアクセス可能であり、
半導体集積回路化されたマイクロコンピュータ。
【請求項２２】
前記アナログ・ディジタル変換回路は、入力電圧をサンプルホールド回路でサンプリングし、容量アレイ型の局部ディジタル・アナログ変換回路で参照電圧を発生し、入力電圧と前記参照電圧を比較器で比較し、その比較結果にしたがって最上位ビットから逐次ビット毎に変換ビットを決定するとともに、その比較結果にしたがって次の下位ビット判定のための参照電圧を生成する、電荷再配分による逐次比較型アナログ・ディジタル変換回路である、請求項２１記載のマイクロコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータに内蔵されるアナログ・ディジタル変換回路を用いてタッチセンサによる接触検知を行うデータ処理システム、および当該データ処理システムに用いるマイクロコンピュータに関する。
【背景技術】
【０００２】
静電容量型のタッチセンサによる接触検知を行う計測技術について記載された文献として特許文献1がある。これによれば、図１２に示すように、「スイッチＳＷ１がＯＮにされて、電源ＶｃｃよりコンデンサＣａが充電される。スイッチＳＷ１がＯＦＦにされることにより、コンデンサＣａに充電された電荷が、コンデンサＣｓ，Ｃｘに移動する。所定の短時間だけスイッチＳＷ２，ＳＷ３のオン・オフを繰り返すことによりコンデンサＣａの充電電荷が抵抗Ｒを介してゆっくり放電されていく。未知のコンデンサＣｘの充電電圧Ｖｘが比較器Ｃｏｍｐにより参照電圧Ｖｒｅｆと比較され、参照電圧Ｖｒｅｆより小さくなるまでのオン・オフの回数に基づいて、未知のコンデンサＣｘの静電容量が計算される。計算された未知のコンデンサＣｘの静電容量が人体の静電容量の近傍の値であるとき、人体が接触していると判定される。」とする。これにおいて、Ｃｘをタッチセンサの静電容量とすれば、Ｖｘ＝Ｃｓ／（Ｃｘ＋Ｃｓ）であり、タッチセンサに人体が接触した方がＶｘの値が低くなる。したがって、Ｖｘの放電カーブが閾値電圧を横切るまでの前記オン・オフ回数は、タッチセンサに人体が接触した方が少ない。これによってタッチセンサに人体が接触したことを検知することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−７８２９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、タッチセンサに人体が接触したときの静電容量（Ｃｘ）の変化は高々５ピコファラッド（ｐＦ）程度である。したがって、その変化をＶｘの変化として検知するためにはＣｓの容量値は５ｐＦに対して大き過ぎないことが絶対条件となり、たとえば、数ｐＦから数１０ｐＦ程度とされる。
【０００５】
本発明者は上記計測をアナログ・ディジタル変換器を内蔵するマイクロコンピュータを用いて行うことについて検討した。そのようなマイクロコンピュータにおいて、アナログ・ディジタル変換器のアナログ入力ポートには複数のアナログ入力チャネルを構成するためのトランスファスイッチが設けられ、夫々のトランスファスイッチは対応する外部アナログ入力端子に接続される。タッチセンサによる検知を行う場合、前記電圧Ｖｘの検出ノードをマイクロコンピュータのアナログ入力端子に接続することなる。
【０００６】
しかしながら、前記アナログ入力端子には少なからず入力インピーダンスがある。半導体集積回路の外部端子には静電破壊防止用に数ｐＦ程度の容量が必ず接続されており、さらにその先方の回路の入力段には入力容量が存在する。特に、アナログ・ディジタル変換回路の初段にサンプルホールド回路が配置されていれば、そのサンプリング容量が入力容量として見える。サンプリング容量は通常数１０ｐＦ程度になる。これを考慮すると、マイクロコンピュータのアナログ入力端子に前記Ｖｘの検出ノードを単に接続すると、そのアナログ入力端子の入力容量が当該検出ノードから見えることになり、実質的に前記Ｃｓが大きくなり、タッチセンサの静電容量の変化に対するＶｘの変化が小さくなって、検出精度の低下、さらには誤検出の虞のあることが本発明者によって見出された。
【０００７】
本発明の目的は、タッチセンサにおける静電容量の変化をマイクロコンピュータを用いて高精度に行うことができるデータ処理システムを提供することにある。
【０００８】
本発明の別の目的は、タッチセンサにおける静電容量の変化を高精度に検出するのに好適なマイクロコンピュータを提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】
すなわち、中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、及び入力バッファを有するマイクロコンピュータの前記入力バッファの外部入力端子に、分圧ノードに容量分割回路を接続すると共に、タッチセンサの容量電極を接続する。前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して、前記電圧信号をディジタルデータに変換する。このとき、前記入力バッファは前記外部入力端子から前記アナログ・ディジタル変換回路の入力容量が見えないように隠蔽する。すなわち、入力バッファはアナログ・ディジタル変換回路の入力容量よりも小さな入力容量を有する。例えば入力バッファは入力トランジスタのゲート容量を入力容量として備える。これにより、タッチセンサへの接触によって変化する分圧電圧の検出精度は、アナログ・ディジタル変換回路の入力容量の影響を受けて低下することはない。
【００１２】
タッチセンサへの導体接触の検知には、タッチセンサの静電容量をその要素に含む容量分割回路で分圧電圧を形成することによって行うものであり、特許文献１に記載の如く充電容量に対する充放電の繰り返しを必要とはしないから、低消費電力に寄与する。しかも、交流電圧を容量分割回路に供給して分圧電圧を発生させればよく、特許文献１のように充電後に徐々に放電を繰り返したときの残留電荷による検出ノードの電圧波形の遷移を追うことを要しないから、交流電圧の周波数は容量分圧が可能な数１０kＨｚ程度の低速でもよく、ノイズの影響を受け硬く、この点においても低消費電力に寄与する。更に、先行技術文献に記載の従来例のように検出ノードの電圧波形を充電電荷を徐々に放電させながら何回も判別することを要しないので、本発明はタッチセンサへの接触を高速に検知することができる。
【発明の効果】
【００１３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１４】
すなわち、タッチセンサにおける静電容量の変化をマイクロコンピュータを用いて高精度に行うことができる。タッチセンサへの接触を高速に検知することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は本発明に係るデータ処理システム要部を例示するブロック図である。
【図２】図２は本発明に係るマイクロコンピュータの構成を例示するブロック図である。
【図３】図３は図１の出力バッファと入力バッファの詳細を例示する回路図である。
【図４】図４はタッチセンサに対する導体接触検知の処理フローを例示するフローチャートである。
【図５】図５はタッチセンサに対する導体接触検知のための専用インタフェースハードをマイクロコンピュータが備える場合のシステム構成を例示するブロック図である。
【図６】図６は図５における出力バッファと入力バッファの具体例を示す回路図である。
【図７】図７は容量分圧された電圧を入力する入力バッファの増幅度を1より大きくしたマイクロコンピュータを例示するブロック図である。
【図８】図８は外部で交流電圧を昇圧するようにした例を示すブロック図である。
【図９】図９は容量分割回路への交流電圧の印加をマイクロコンピュータ1とは別の外部回路から行う場合の例を示すブロック図である。
【図１０】図１０はアナログ入力ポートを用いて容量分圧電圧をマイクロコンピュータが入力する例を示すブロック図である。
【図１１】図１１はＡＤＣ２１の具体例を示すブロック図である。
【図１２】図１２は特許文献１によるタッチセンサにおける導体接触検知の原理説明図である。
【発明を実施するための形態】
【００１６】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１７】
〔１〕本発明の代表的な実施の形態に係るデータ処理システムは、中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、及び入力バッファを有するマイクロコンピュータと、前記入力バッファの外部入力端子に分圧ノードが接続された容量分割回路と、前記外部入力端子に容量電極が接続されたタッチセンサと、を有する。前記入力バッファは前記外部入力端子から前記アナログ・ディジタル変換回路の入力容量が見えないように隠蔽する。前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して、前記電圧信号をディジタルデータに変換する。前記中央処理装置は前記ディジタルデータに基づいてタッチセンサの静電容量の変化を検出する。
【００１８】
〔２〕項１のデータ処理システムにおいて、前記アナログ・ディジタル変換回路は、入力電圧をサンプルホールド回路でサンプリングし、容量アレイ型の局部ディジタル・アナログ変換回路で参照電圧を発生し、入力電圧と前記参照電圧を比較器で比較し、その比較結果にしたがって最上位ビットから逐次ビット毎に変換ビットを決定するとともに、その比較結果にしたがって次の下位ビット判定のための参照電圧を生成する、電荷再配分による逐次比較型アナログ・ディジタル変換回路である。
【００１９】
〔３〕項１のデータ処理システムにおいて、前記入力バッファは前記外部入力端子から入力を受ける入力トランジスタのゲート容量を入力容量として備える。
【００２０】
〔４〕項１のデータ処理システムにおいて、前記容量分割回路は、一方の容量電極に前記交流電圧が印加され他方の容量電極に前記分圧ノードが接続する第１容量素子（２，４，６）と前記分圧ノードに接続される寄生容量成分（３，５，７）との直列回路からなる。
【００２１】
〔５〕項１のデータ処理システムにおいて、前記マクロコンピュータは前記交流電圧を出力する出力バッファを更に有する。ＣＰＵのよるプログラム制御又は専用ロジック回路(１２５)により、アナログ・ディジタル変換回路による変換動作と交流電圧の出力動作とを容易に同期化することが可能になる。
【００２２】
〔６〕項５のデータ処理システムにおいて、前記中央処理装置は前記出力バッファから所定の周期でハイレベルとローレベルを交互に出力することによって前記交流電圧を出力する。ＣＰＵのよるプログラム制御によって容易に前記交流電圧を出力することができる。
【００２３】
〔７〕項５のデータ処理システムにおいて、前記マイクロコンピュータはパルス幅変調回路（２９）を有し、前記出力バッファは前記パルス幅変調回路で生成されるパルス幅の方形パルス電圧を前記交流電圧として出力する。ＣＰＵのよるプログラム制御によって更に容易に前記交流電圧を出力することができる。
【００２４】
〔８〕項６のデータ処理システムにおいて、前記アナログ・ディジタル変換回路は、前記出力バッファのハイレベル出力動作に同期して前記電圧信号をディジタルデータに変換する。
【００２５】
〔９〕項８のデータ処理システムにおいて、前記マイクロコンピュータは、前記ディジタルデータが閾値を超えて変化することによって、タッチセンサに導体が接触したことを判別する。
【００２６】
〔１０〕項９のデータ処理システムにおいて、前記マイクロコンピュータは、定期的に前記閾値の校正を行う。温度や湿度等の雰囲気や製造バラツキなどによって容量分割回路の容量値や入力バッファの入力容量がばらついたとき、検出精度を維持することができる。
【００２７】
〔１１〕項５のデータ処理システムにおいて、前記マイクロコンピュータはアナログ入力ポートを更に有する。前記入力バッファ及び前記出力バッファは汎用ポートに含まれる。前記汎用ポートは前記入力バッファの出力を前記アナログ・ディジタル変換回路又はその他の回路に何れに供給するかを選択する第１セレクタを有する。前記アナログポートは、複数のアナログ入力端子の何れを後段に導通させるかを選択する第２セレクタと、前記第１セレクタで選択された信号又は前記第２セレクタで選択された信号の何れを前記アナログ・ディジタル変換回路に供給するかを選択する第３セレクタとを有する。これにより、アナログ・ディジタル変換回路の入力バッファとして汎用ポートの入力バッファを流用することができる。したがって、入力バッファを特別に備えたアナログポートを追加することを要しない。通常のアナログ・ディジタル変換入力を受けるアナログポートはアナログ入力チャネルを選択するための選択スイッチが配置され、入力バッファは設けられず、入力バッファによるアナログ値の変化が抑制されているのが一般的である。
【００２８】
〔１２〕項１のデータ処理システムにおいて、前記入力バッファは増幅率が１より大きい増幅器である。アナログ値それ自体の精度を厳しく問題にしなくても済むから、入力データを増幅して、タッチセンサへの接触検知を更に容易化することができる。
【００２９】
〔１３〕項１のデータ処理システムにおいて、前記増幅器とアナログ・ディジタル変換回路との間にローパスフィルタを配置した。増幅度を上げることによって相対的に大きくなる高域ノイズを低減できるので、分圧電圧の変化を検出する精度を向上させることができる。
【００３０】
〔１４〕＜複数チャネル化＞本発明の別の観点によるデータ処理システムは、中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、複数の入力バッファ、及び前記複数の入力バッファの出力を選択して前記アナログ・ディジタル変換回路に供給するセレクタを有するマイクロコンピュータと、夫々の前記入力バッファの外部入力端子に分圧ノードが個別に接続された複数の容量分割回路と、夫々の前記外部入力端子に容量電極が個別に接続された複数のタッチセンサと、を有する。夫々の前記入力バッファは対応する前記外部入力端子から前記アナログ・ディジタル変換回路の入力容量が見えないように隠蔽する。前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して前記電圧信号をディジタルデータに変換する。前記中央処理装置は前記ディジタルデータに基づいてタッチセンサの静電容量の変化を検出する。タッチセンサへの導体接触検知を多チャンネル化する場合にも、上記同様野作用効果を得ることができる。
【００３１】
〔１５〕項１４のデータ処理システムにおいて、前記マイクロコンピュータは前記セレクタの選択を制御する制御データを格納するレジスタを有し、前記中央処理装置は前記レジスタをアクセス可能である。中央処理装置のプログラム制御によってタッチセンサへの導体接触検知の多チャンネル化を容易に制御することができる。
【００３２】
〔１６〕項１４のデータ処理システムにおいて、前記入力バッファは前記外部入力端子から入力を受ける入力トランジスタのゲート容量を入力容量として備える。
【００３３】
〔１７〕本発明の更に別の観点によるデータ処理システムは、中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、及び入力バッファを有するマイクロコンピュータと、前記入力バッファの外部入力端子に分圧ノードが接続された容量分割回路と、前記外部入力端子に容量電極が接続されたタッチセンサと、を有する。前記入力バッファは前記外部入力端子の外において前記容量分割回路の分圧ノードよりも下流に接続する容量よりも小さな入力容量を有する。前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して前記電圧信号をディジタルデータに変換する。前記中央処理装置は前記ディジタルデータに基づいてタッチセンサの静電容量の変化を検出する。項１とは入力バッファの入力インピーダンスの既定の仕方が異なり、上記同様の作用効果を奏する。
【００３４】
〔１８〕本発明の更に別の観点によるデータ処理システムは、中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、及び入力バッファを有するマイクロコンピュータと、前記入力バッファの外部入力端子に分圧ノードが接続された容量分割回路と、前記外部入力端子に容量電極が接続されたタッチセンサと、を有する。前記入力バッファは前記アナログ・ディジタル変換回路の入力容量よりも小さな入力容量を有する。前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して前記電圧信号をディジタルデータに変換する。前記中央処理装置は前記ディジタルデータに基づいてタッチセンサの静電容量の変化を検出する。データ処理システム。項１とは入力バッファの入力インピーダンスの既定の仕方が異なり、上記同様の作用効果を奏する。
【００３５】
〔１９〕項１８のデータ処理システムにおいて、前記アナログ・ディジタル変換回路は、入力電圧をサンプルホールド回路でサンプリングし、容量アレイ型の局部ディジタル・アナログ変換回路で参照電圧を発生し、入力電圧と前記参照電圧を比較器で比較し、その比較結果にしたがって最上位ビットから逐次ビット毎に変換ビットを決定するとともに、その比較結果にしたがって次の下位ビット判定のための参照電圧を生成する、電荷再配分による逐次比較型アナログ・ディジタル変換回路である。
【００３６】
〔２０〕項１８のデータ処理システムにおいて、前記入力バッファは、前記入力容量として、前記外部入力端子から入力を受ける入力トランジスタのゲート容量を有する。
【００３７】
〔２１〕本発明に係るマイクロコンピュータは、中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、汎用ポート、アナログポート、及びレジスタを備え、半導体集積回路化されている。前記汎用ポートは出力バッファと入力バッファを有する。前記汎用ポート(２３)は前記入力バッファの出力を前記アナログ・ディジタル変換回路又はその他の回路の何れに供給するかを選択する第１セレクタ(１０４〜１０６)を有する。前記入力バッファは前記外部入力端子から入力を受ける入力トランジスタのゲート容量を入力容量として備える。前記アナログポート（２２）は、複数のアナログ入力端子の何れを後段に導通させるかを選択する第２セレクタ（１１５）と、前記第１セレクタで選択された信号又は前記第２セレクタで選択された信号の何れを前記アナログ・ディジタル変換回路に供給するかを選択する第３セレクタ（１１３）とを有する。前記レジスタは、前記第１セレクタ、第２セレクタ及び第３セレクタの選択を制御する制御データを格納する。前記中央処理装置は前記レジスタをアクセス可能である。上記データ処理方法に好適なマイクロコンピュータとすることができる。
【００３８】
〔２２〕項２１のマイクロコンピュータにおいて、前記アナログ・ディジタル変換回路は、入力電圧をサンプルホールド回路でサンプリングし、容量アレイ型の局部ディジタル・アナログ変換回路で参照電圧を発生し、入力電圧と前記参照電圧を比較器で比較し、その比較結果にしたがって最上位ビットから逐次ビット毎に変換ビットを決定するとともに、その比較結果にしたがって次の下位ビット判定のための参照電圧を生成する、電荷再配分による逐次比較型アナログ・ディジタル変換回路である。
【００３９】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００４０】
図２には本発明に係るマイクロコンピュータの構成が概略的に示される。同図に示されるマイクロコンピュータ（ＭＣＵ）１は、相補型ＭＯＳ集積回路製造技術などによって単結晶シリコン等の１個の半導体基板に形成される。
【００４１】
マイクロコンピュータ１は、中央処理装置（ＣＰＵ）２０、ＣＰＵ２０のワーク領域とされるＲＡＭ２５、ＣＰＵ２０が実行するプログラムやプログラムの実行にＣＰＵ２０が利用するパラメータデータなどを格納する不揮発性メモリ（ＲＯＭ）２６、周辺回路からの割り込み要求に応答してＣＰＵ２０に割り込みを与える割り込みコントローラ（ＩＮＴＣ）２７、及び周辺回路を備え、内部バス３１を共有する。周辺回路として、マイクロコンピュータ１内部の同期クロック信号を生成するクロックパルスジェネレータ（ＣＰＧ）３０、タイマカウンタ（ＴＭＲ）２８、パルス幅変調回路（ＰＷＭ）２９、アナログ・ディジタル変換回路（ＡＤＣ）２１、アナログポート（ＡＰＲＴ）２２、汎用ポート（ＧＰＲＴ）２３，２４を有する。ＣＰＧ３０はクロック端子ＥＸＴＡＬ，ＸＴＡＬに結合された振動子（図示せず）に自励発振、又は当該端子から供給されるシステムクロック信号（図示せず）に基づいて内部同期クロック信号を生成する。ＡＰＲＴ２２には外部アナログ入力端子ＰＡ１〜ＰＡｎが接続される。汎用ポート２３，２４にはデータの入出力、アドレス出力、その他の信号の入出力に用いられる外部汎用端子ＰＧ１〜ＰＧｍ，ＰＧｎ〜ＰＧｘが接続される。詳細は後述するが、ＡＤＣ２１にはＡＰＲＴ２２から出力されるアナログ信号又はＧＰＲＴ２３から出力されるアナログ信号が供給される。図２においてＡＤＣ２１に至る２点鎖線はアナログ信号の入力経路を概念的に示すものである。
【００４２】
図１には本発明に係るデータ処理システムとして図２のマイクロコンピュータ１を用いてタッチセンサの導体接触検知を行なうデータ処理システムの要部が例示される。
【００４３】
８，９，１０はタッチセンサである。タッチセンサは容量電極を有し、誘電体を介して容量電極に人体等の導体が接触すると、その静電容量が大きくなる。この変化を容量分割回路とマイクロコンピュータ１を用いて検出する。
【００４４】
ＣＤＣ１は分圧ノードＤＮ１を挟んで直列された容量２，３によって構成された容量分割回路であり、分圧ノードＤＮ１にタッチセンサ８の容量電極が結合される。ＣＤＣ２は分圧ノードＤＮ２を挟んで直列された容量４，５によって構成された容量分割回路であり、分圧ノードＤＮ２にタッチセンサ９の容量電極が結合される。ＣＤＣ３は分圧ノードＤＮ１を挟んで直列された容量６，７によって構成された容量分割回路であり、分圧ノードＤＮ３にタッチセンサ１０の容量電極が結合される。
【００４５】
夫々の容量分割回路ＣＤＣ１，ＣＤＣ２，ＣＤＣ３の一端は外部出力端子ＰＧ１に共通接続され、分圧ノードＤＮ１，ＤＮ２，ＤＮ３は外部出力端子ＰＧ２，ＰＧ２，ＰＧ４に個別に接続される。は出力バッファ１００から交流電圧して例えば方形パルス電圧が主低の周波数で印加される。夫々の容量分割回路ＣＤＣ１，ＣＤＣ２，ＣＤＣ３の他端は回路の接地電圧（グランド電圧）Ｖｓｓに結合される。
【００４６】
汎用ポート２３は代表的に示された出力ファッファ１００及び入力バッファ１０１〜１０３を有する。出力バッファ１００は、特に制限されないが、ＣＭＯＳ等のプッシュ・プル回路で構成される。入力バッファ１０１〜１０３は、特に制限されないが、ソースフォロア回路で構成される。出力バッファ１００や入力バッファ１０１〜１０３は、図示を省略するポートデータレジスタに接続され、これを介してバス３１からポートデータレジスタにラッチされたデータを出力バッファ１００が出力し、入力バッファ１０１〜１０３に入力されてポートデータレジスタにラッチされたデータがバス３１に供給される。特に汎用ポート２３においては、入力バッファ１０１〜１０３の出力を後段のポートデータレジスタに供給するか又はＡＤＣ２１に向けて供給するかを選択する出力選択回路（ＯＳＬ）１０４，１０５，１０６を有する。要するには、アナログ入力を、汎用ポート２３の入力バッファ回路を介してＡＤＣ３２１に供給するための経路を選択可能になっている。アナログ入力のためにアナログポートに専用の入力バッファを配置することを要しない。これに応じて、複数のアナログ入力チャネルを選択的に利用可能なアナログポート２２には、選択されたアナログ入力チャネルからの入力信号又は汎用ポート２３から出力セレクタ１０４〜１０６で選択されてきた信号を選択する入力セレクタ（ＩＳＬ）１１３を備える。アナログチャネルの選択、即ち、外部アナログ入力端子ＰＡ１，ＰＡ２，ＰＡ３の選択はトランスファスイッチ（ＴＲ）１１０，１１，１１２からなる入力セレクタ１１５によって行われる。セレクタ１０４〜１０６による選択状態を決定する選択制御データは、特に制限されないが、ＣＰＵ２０によってレジスタ（ＧＰＲＥＧ）３２に設定される。セレクタ１１３，１１５による選択状態を決定する選択制御データは、特に制限されないが、ＣＰＵ２０によってレジスタ（ＡＰＲＥＧ）３３に設定される。
【００４７】
セレクタ１１３の出力にＡＤＣ２１のアナログ入力端子が結合される。図１において３５はＡＤＣ２１のサンプルホールド回路が有するサンプリング容量を含む入力容量を明示的に示すものである。
【００４８】
図３には図１の出力バッファ１００と入力バッファ１０４〜１０６の詳細が示されている。１００Ａ，１００Ｂは出力バッファ１００のプッシュ・プルトランジスタを模式的に表す。１０１Ａ，１０２Ａ，１０３Ａは入力バッファ１０４〜１０６がソースフォロア回路で構成されている場合のＮチャネル型ＭＯＳトランジスタ、１０１Ｂ，１０２Ｂ，１０３Ｂは同じく抵抗素子を表す。
【００４９】
ＡＤＣ２１の具体例は図１１に示される。ＡＤＣ２１は、特に制限されないが、電荷再配分による逐次比較型アナログ・ディジタル変換回路として構成され、サンプルホールド回路（Ｓ／Ｈ）２００、比較器２０１、逐次比較レジスタ（ＳＡＲＥＧ）２０２、局部ディジタル・アナログ変換回路（ＬＣＬＤＡＣ）２０３、基準電圧発生回路（ＶＲＥＦＧ）２０４、出力レジスタ（ＯＴＲＥＧ）２０５、及び制御回路（ＣＯＮＴ）２０６を備える。クロック信号ＣＬＫが制御回路２０６及びサンプルホールド回路２００に供給されて、クロック信号ＣＬＫに同期してアナログ・ディジタル変換動作が行われる。ＬＣＬＤＡＣ２０３は２進重み付けされた容量アレイを備え電化再配分によってディジタル・アナログ変換をアナログ行う。
【００５０】
入力電圧Ｖｉｎをサンプルホールド回路（Ｓ／Ｈ）２００でサンプリングし、局部ディジタル・アナログ変換回路２０１で参照電圧を発生し、入力電圧と前記参照電圧を比較器２０１で比較し、その比較結果にしたがって最上位ビットから逐次ビット毎に変換ビットを決定するとともに、その比較結果にしたがって次の下位ビット判定のための参照電圧を生成する、すなわち、入力電圧Ｖｉｎをサンプルホールドし、ＬＣＬＤＡＣ２０３でそのフルケース電圧（ＦＳ）の半分の電圧（１／２ＦＳ）を生成し、比較器２０１で入力電圧がフルケース電圧の半分の電圧よりも大きいかを判別し、大きければ“１”、小さければ“０”を最上位ビットに設定する。次に前の判別が“１”のときは（１／２＋１／４）ＦＳ、“０”のときは（１／２−１／４）ＦＳの電圧をＬＣＬＤＡＣ２０３で発生して入力電圧Ｖｉｎと比較し、第２番目のビットの値を同様に“１”又は“０”と決定する。このような動作を最下位ビットの値が決まるまで繰り返し、最後に出力レジスタに２０５が変換結果としてのディジタルデータが得られる。
【００５１】
図１及び図３において入力バッファ１０１，１０２，１０３の入力容量はＡＤＣ２１の入力容量、即ちサンプリング容量３５を含む入力段の容量よりも小さい。例えばサンプリング容量の値は２０〜３０ｐＦ位である。ソースフォロア回路から構成される場合には入力バッファ１０１，１０２，１０３のソースフォロアＭＯＳトランジスタ１０１Ａ，１０２Ａ，１０３Ａの入力容量は極めて小さい。タッチセンサ８，９，１０に人が接触したときの静電容量が５ｐＦ程度とすると、容量３，５，７には例えば５ｐＦ以下の小さな容量値を設定すればよく、また、容量素子２，４，６にも前記５ｐＦに対して大き過ぎない数１０ｐＦ程度の容量値を設定すればよい。例えば容量２，４，６には２０ｐＦの容量素子を採用し、これに応じて容量３，５，７に数ｐＦの容量値を採用するときは、特に容量素子を設けなくても、分圧ノードＤＮ１，ＤＮ２，ＤＮ３の寄生容量で賄うことができる。寄生容量としては分圧ノードＤＮ１，ＤＮ２，ＤＮ３に接続する配線の寄生容量、マイクロコンピュータ１のチップ上で外部端子ＰＧ２，ＰＧ３，ＰＧ４に設けられた静電破壊防止用容量（数ｐＦ）である。
【００５２】
図４にはタッチセンサに対する導体接触検知の処理フローが例示される。所定時間毎に検知対象のタッチセンサを切換えるものとし、例えばタッチセンサ８のチャネル１を計測対象とする場合、端子ＰＧ１をハイレベルに駆動し（Ｓ１）、これによる分圧ノードＤＮ１の値を端子ＰＧ２から入力バッファ１０１を介して入力し（Ｓ２）、入力した電圧をＡＤＣ２１が入力してアナログ・ディジタル変換動作を行う（Ｓ３）。その後の適当なタイミングで端子ＰＧ１がローレベルに駆動される(Ｓ４)。出力バッファ１００による方形パルス出力動作の周波数が５０ｋＨｚのような所定の周期で行われるように一定時間動作がウェイトされ(Ｓ５)、上記動作を複数回、例えば４回行われたかを判別し(Ｓ６)、４回行われるまで上記動作が繰り返される。同じチャネルの計測を複数回繰り返すことにより、ＣＰＵ２０は、その複数回のアナログ・ディジタル変換結果に対して平均等を行って計測誤差の影響が出ないようにする。図４の処理は、計測対象となるタッチセンサを順次切換えながら逐次行われ、これによって、タッチセンサへの導体接触を非同期で検出することができる。
【００５３】
ＣＰＵ２０はその変換結果を閾値と比較し、閾値よりも大きければ非接触、閾値よりも小さければ接触と判別する。ＣＰＵ２０は、定期的に前記閾値の校正を行う。温度や湿度等の雰囲気や製造バラツキなどによって容量分割回路の容量値や入力バッファの入力容量がばらついたとき、検出精度を維持するためである。
【００５４】
上記データ処理システムによれば以下の作用効果がある。
【００５５】
（１）前記入力バッファ１０１〜１０３は前記外部入力端子ＰＧ２，ＰＧ３，ＰＧ４から前記アナログ・ディジタル変換回路２１の入力容量が見えないように隠蔽する。すなわち、入力バッファは入力ＭＯＳトランジスタ１０１Ａ，１０２Ａ，１０３Ａのゲート容量を入力容量とする。これにより、容量分割回路ＣＤＣ１，ＣＤＣ２，ＣＤＣ３の分圧電圧に基づいてタッチセンサ８，９，１０に導体が触れることによって変化する分圧電圧の検出精度が、アナログ・ディジタル変換回路２１の入力容量３５の影響を受けて低下することを抑制することができる。
【００５６】
（２）タッチセンサ８，９，１０への導体接触の検知には、タッチセンサ８，９，１０の静電容量をその要素に含む容量分割回路ＣＤＣ１，ＣＤＣ２，ＣＤＣ３で分圧電圧を形成することによって行うものであり、特許文献１に記載の如く充電容量に対する充放電の繰り返しを必要とはしないから、低消費電力に寄与する。しかも、交流電圧を容量分割回路に供給して分圧電圧を発生させればよく、特許文献１のように充電後に徐々に放電を繰り返したときの残留電荷による検出ノードの電圧波形の遷移を追うことを要しないから、交流電圧の周波数は容量分圧が可能な数１０kＨｚ程度の低速でもよく、ノイズの影響を受け硬く、この点においても低消費電力に寄与する。
【００５７】
（３）従来例のように検出ノードの電圧波形を充電電荷を徐々に放電させながら何回も判別することを要しないので、本発明はタッチセンサへの接触を高速に検知することができる。
【００５８】
（４）ＣＰＵ２０は出力バッファ１００から所定周波数で方形パルス電圧を出力させることにより、ＣＰＵ２０のよるプログラム制御によって容易に前記容量分圧のための交流電圧を形成することができる。
【００５９】
（５）汎用ポート２３にセレクタ１０４〜１０６を設け、アナログポート２２にセレクタ１１３を設けることにより、アナログ・ディジタル変換回路２１の入力バッファとして汎用ポート２３の入力バッファ１０２１，１０２，１０３を流用することができる。したがって、入力バッファを特別に備えたアナログポートを追加することを要しない。通常のアナログ・ディジタル変換入力を受けるアナログポートはアナログ入力チャネルを選択するための選択スイッチからなるセレクタ１１５が配置され、入力バッファは設けられず、入力バッファによるアナログ値の変化が抑制されているのが一般的だからである。
【００６０】
図５にはタッチセンサに対する導体接触検知のための専用インタフェースハードをマイクロコンピュータが備える場合のシステム構成が例示される。図６には図５における出力バッファと入力バッファの具体例が示される。図において４０は、タッチセンサに対する導体接触検知のための専用インタフェース回路であり、マイクロコンピュータ１Ａに内蔵される。インタフェース回路４０は、方形パルス電圧を出力する出力バッファ１２０と、分圧ノードＤＮ１に接続する入力バッファ（ＩＢＵＦ）１２１を備える。１２０Ａ，１２０Ｂはプッシュ・プルトランジスタを意味し、１２１ＡはＮチャネル型のソースフォロアＭＯＳトランジスタを意味する。１２５はタッチセンサによる検出タイミングに従って出力バッファから方形パルス信号を所定の周波数で出力させるロジック回路である。出力バッファ１２０には外部出力端子ＰＳ１が専用に割当てられ、入力バッファ１２１には外部入力端子ＰＤ２が専用に割当てられる。インタフェース回路が専用化され低流転を除けば、図1お呼び図3と同様の作用効果を奏する。
【００６１】
図７には容量分圧された電圧を入力する入力バッファの増幅度を1より大きくしたマイクロコンピュータ１Ｂの例が示される。入力バッファ１３０は増幅度が1より大きなアンプによって構成される。次段にはローパスフィルタ１３１が配置される。タッチセンサの導体接触検知においては、アナログ値それ自体の精度を厳しく問題にしなくても済むから、入力データを増幅して、タッチセンサへの接触検知を更に容易化することができる。ローパスフィルタを設けることにより、アンプによる増幅によって相対的に大きくなる高域ノイズを低減できるので、分圧電圧の変化を検出する精度を向上させることができる。
【００６２】
図８には外部で交流電圧を昇圧するようにした例が示される。出力バッファ１００の出力電圧を昇圧型ＤＣ−ＤＣ電源構成とし、容量分割回路ＣＤＣ１に電源電圧Ｖｄｄ以上の電圧をかけて容量便圧ノードＤＮ１の電圧を高く設定する。これにより、タッチセンサへの導体接触によって得られる電圧変化を大きくでき、検知精度を向上させることができる。
【００６３】
図９には容量分割回路への交流電圧の印加をマイクロコンピュータ1とは別の外部回路から行う場合の例が示される。外部回路１５０は容量分割回路ＣＤＣ１に所定周波数の方形パルス電圧を供給する。
【００６４】
図１０にはアナログ入力ポート（ＡＰＲＴ）１６７を用いて容量分圧電圧をマイクロコンピュータ１Ｃが入力する例が示される。１６０，１６１は所定周波数で方形パルス電圧を出力する。１６２，１６３はＡＤＣのサンプリング容量よりも小さな入力容量を持つバッファ回路であり、ソースフォロア回路、ボルテージフォロア回路などによって構成される。
【００６５】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００６６】
例えば、マイクロコンピュータが内蔵する回路モジュールの種類やバス接続の構成が図２に限定されず適宜変更可能である。入力バッファにはソースフォロア回路に限定されず、ボルテージフォロ回路、ＣＭＯＳインバータ等の適宜の回路構成を採用することができる。
【００６７】
1チップのマイクロコンピュータと複数の容量分割回路を１個のモジュールに搭載して構成することも可能である。このときタッチセンサはモジュールの外部端子に接続すればよい。
【００６８】
容量分割回路に与えられる交流電圧の周波数は数１０kＨｚ程度に限定されず、容量分圧が可能な周波数であればよい。
【００６９】
タッチセンサは複数個がマトリクス状に配置されていてもよい。図１及び図３の例ではタッチセンサの入力チャネル数を３としたがこれに限定されず、適宜増減して構成することが可能である。
【符号の説明】
【００７０】
１  マイクロコンピュータ（ＭＣＵ）
２０  中央処理装置（ＣＰＵ）
２５  ＲＡＭ
２６不揮発性メモリ（ＲＯＭ）
２７  割り込みコントローラ（ＩＮＴＣ）
３１  内部バス
３０  クロックパルスジェネレータ（ＣＰＧ）
２８  タイマカウンタ（ＴＭＲ）
２９  パルス幅変調回路（ＰＷＭ）
２１  アナログ・ディジタル変換回路（ＡＤＣ）
２２  アナログポート（ＡＰＲＴ）
２３，２４  汎用ポート（ＧＰＲＴ）
ＰＡ１〜ＰＡｎ  外部アナログ入力端子
ＰＧ１〜ＰＧｍ，ＰＧｎ〜ＰＧｘ  外部汎用端子
８，９，１０  タッチセンサ
ＣＤＣ１、ＣＤＣ２，ＣＤＣ３  容量分割回路
ＤＮ１，ＤＮ２，ＤＮ３  分圧ノード
２，３,４，５，６，７  容量
１００  出力ファッファ
１０１〜１０３  入力バッファ
１０４，１０５，１０６  出力セレクタ（ＯＳＬ）
１１３  入力セレクタ（ＩＳＬ）
【図１】
2010191834.tif 000003
【図２】
2010191834.tif 000004
【図３】
2010191834.tif 000005
【図４】
2010191834.tif 000006
【図５】
2010191834.tif 000007
【図６】
2010191834.tif 000008
【図７】
2010191834.tif 000009
【図８】
2010191834.tif 000010
【図９】
2010191834.tif 000011
【図１０】
2010191834.tif 000012
【図１１】
2010191834.tif 000013
【図１２】
2010191834.tif 000014