(57)【要約】【課題】ＭＣＰやＣＭＰ等の研磨工程や再度のエピタキシャル工程を経ることなく、精度良く炭化珪素層主表面の平坦化を行うことのできる炭化珪素半導体装置の製造方法を提供する。【解決手段】炭化珪素層２の主表面２ａより表面粗さの小さい平坦化膜６を炭化珪素層２の主表面２ａを覆うように形成した後、活性化アニールを行う。その後、炭化珪素層２と平坦化膜６のエッチング速度がほぼ同一となるエッチング条件で、炭化珪素層２と平坦化膜６とを同時にエッチングし、最終的に平坦化膜６を完全に除去することによって、炭化珪素層２の主表面２ａを精度よく平坦化することができる。【選択図】図２
2010135552.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた炭化珪素層の一部に不純物をイオン注入するイオン注入工程と、
前記不純物を活性化するためのアニールを行う活性化アニール工程と、
前記炭化珪素層の主表面よりも表面粗さの小さい平坦化膜により前記炭化珪素層の主表面を覆う平坦化膜形成工程と、
前記平坦化膜と前記炭化珪素層をほぼ同一のエッチング速度でドライエッチングする炭化珪素層平坦化工程と
を含む炭化珪素半導体装置の製造方法。
【請求項２】
炭化珪素層平坦化工程は、平坦化膜と炭化珪素層とに対するエッチング速度が互いに異なる２種類以上のガスを用いたプラズマ雰囲気で行うことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
活性化アニール工程は、平坦化膜形成工程と炭化珪素層平坦化工程との間に行うことを特徴とする請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
平坦化膜は、炭化珪素層の主表面に塗布された有機塗布膜を炭化して形成したことを特徴とする請求項１ないし請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項５】
平坦化膜は、酸化膜であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素を材料とする半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
炭化珪素は珪素に比べて絶縁破壊電界強度が約１桁高いため、逆方向耐圧を維持したまま大幅に電力損失を低減できる材料として期待されている。そのため、炭化珪素を用いたパワーデバイスは低電力損失と高耐圧を実現する次世代パワーデバイスとして切望されている。
【０００３】
ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やＳＢＤ（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）に用いられる炭化珪素基板の表面には、炭化珪素層がエピタキシャル成長によって形成されている。この炭化珪素層へのイオン注入後に、電気伝導性や伝導型を制御するため注入イオンを活性化する加熱（以下、「活性化アニール」という）を行うと、イオン注入層の表面粗さが顕著に増大する。イオン注入層の表面粗さが増大すると、ＭＯＳＦＥＴではイオン注入層に形成されるチャネル領域におけるキャリア移動度の低下やイオン注入層上に形成される酸化膜厚の変動による閾値電圧のばらつきが発生すること、また、ＳＢＤでは電極終端部に形成されたイオン注入層とその上の絶縁膜との界面付近の固定電荷が増大するために逆方向電圧によるリーク電流の増大や逆方向耐圧の低下が生じることが問題となる。
【０００４】
上記のような問題に関して、活性化アニール後の表面粗さを低減する方法がいくつか開示されている。特許文献１では、炭化珪素層表面にイオン注入した後に活性化アニールを行い、次いで表面をＭＣＰ（メカノケミカル研磨）やハロゲン元素を含むガスによるプラズマドライエッチングによる表面の平坦化の後に、再び炭化珪素層をエピタキシャル成長させることによってチャネル領域の表面粗さを低減する方法が開示されている。また、特許文献２ではイオン注入層の上にカーボンを主成分とするアニールキャップ膜を形成した後に活性化アニールを行い、次いでアニールキャップ膜を除去した後にＣＭＰ（化学機械研磨）によってイオン注入層の表面を平坦化する方法が開示されている。また、特許文献３では、イオン注入、活性化アニール後に水素と酸素との混合ガスのプラズマやフッ素原子含有ガスによるプラズマによって炭化珪素の表面エッチングを行うことが開示されている。
【０００５】
【特許文献１】特開２００５−０３９２５７号公報
【特許文献２】特開２００７−１１５８７５号公報
【特許文献３】特開２００１−０３５８３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述したような活性化アニール後に炭化珪素層の表面粗さを低減する従来の方法には、それぞれ以下のような問題がある。
【０００７】
特許文献１では、表面粗さを低減するためにメカノケミカル研磨（ＭＣＰ）やハロゲン元素を含むガスによるプラズマドライエッチング後に再びエピタキシャル成長による炭化珪素層を形成する必要がある。つまり、ＭＣＰやハロゲン元素を含むガスによるプラズマドライエッチングだけでは、十分な炭化珪素層の平坦化ができないという問題がある。
【０００８】
また、特許文献２では、活性化アニール後にアニールキャップ膜の除去を行い、その後イオン注入層の表面を化学機械研磨（ＣＭＰ）によって平坦化を行うが、研磨剤の濃度やＰＨ値が研磨面の場所や処理ごとに変動するため、基板ごとに表面粗さがばらつくという問題がある。
【０００９】
また、特許文献３では、プラズマエッチングによって炭化珪素層表面の平坦化を行うが、選択的に欠陥がエッチングされるため、特に基板表面の凹み欠陥についてはむしろ欠陥が大きくなり、平坦化が阻害されるという問題がある。
【００１０】
この発明は上記のような問題を解決するためになされたもので、ＭＣＰやＣＭＰ等の研磨工程や再度のエピタキシャル工程を経ることなく、精度良く炭化珪素層主表面の平坦化を行うことのできる炭化珪素半導体の製造方法を提供するものである。
【００１１】
なお、表面粗さ（Ｒａ）とは中心線平均粗さのことであり、ＪＩＳ規格に定義されているように「粗さ曲線からその中心線の方向に測定長さＬの部分を抜き取り、この抜き取り部分の中心線の方向をＸ軸とし、縦倍率の方向（Ｘ軸に垂直な方向）をＹ軸として、粗さ曲線をＹ＝Ｆ（Ｘ）としたとき、
Ｒａ＝（１／Ｌ）・∫（Ｘ＝０〜Ｌ）｛｜Ｆ（Ｘ）｜ｄＸ｝
で与えられる値」である。
【課題を解決するための手段】
【００１２】
この発明に係る炭化珪素半導体装置の製造方法は、基板上に設けられた炭化珪素層の一部に不純物をイオン注入するイオン注入工程と、前記不純物を活性化するためのアニールを行う活性化アニール工程と、前記炭化珪素層の主表面よりも表面粗さの小さい平坦化膜によって前記炭化珪素層の主表面を覆う平坦化膜形成工程と、前記平坦化膜と前記炭化珪素層をほぼ同一のエッチング速度でドライエッチングする炭化珪素層平坦化工程とを含むものである。
【発明の効果】
【００１３】
この発明によれば、ＭＣＰやＣＭＰ等の研磨工程や再度のエピタキシャル工程を経ることなく、精度良く炭化珪素層の主表面を平坦化することができるので、良好な特性の炭化珪素半導体装置を得ることができる。
【００１４】
実施の形態１．
図１はこの発明の実施の形態１における炭化珪素半導体装置の製造工程を示す断面図である。また、図２は図１の一部を拡大して示す断面図である。
【００１５】
まず、図１（ａ）に示すように、抵抗率が０．０２Ωｃｍ、厚みが３５０μｍで［１１−２０］方向に約４°オフさせた（０００１）面を主面とする炭化珪素基板１上に、ｎ−型ドリフト層として膜厚１０μｍで第１導電型の不純物イオンとしてｎ型の不純物イオンの不純物濃度が１×１０１６個／ｃｍ３の炭化珪素層２をエピタキシャル成長によって形成する。エピタキシャル成長後の炭化珪素層２の主表面２ａの表面粗さＲａは約０．５〜１．０ｎｍである。なお、実施の形態１〜３に示す表面粗さは［１１―２０］方向に１０μｍの範囲を測定したものである。
【００１６】
次に、炭化珪素層２の主表面２ａ上にフォトリソグラフィを用いて第１レジストパターンを形成した状態で、第２導電型の不純物イオンであってｐ型の不純物であるアルミニウム（Ａｌ）イオンを炭化珪素層２にイオン注入する（第１イオン注入工程）。
この第１イオン注入工程においては、炭化珪素層２の表面から深さ０．８μｍまでＡｌイオンの濃度が２×１０１８個／ｃｍ３で一定（ボックスプロファイルという）となるようにＡｌイオンを注入する。イオン注入時の炭化珪素基板１の温度は２５℃とする。
この第１イオン注入工程により、図１（ｂ）に示すように、炭化珪素層２の主表面２ａ側で第１レジストパターンに覆われていない炭化珪素層２に、ｐ型ベース層３を形成する。
【００１７】
続いて、炭化珪素層２の主表面２ａから第１レジストパターンを除去した後、炭化珪素層２の主表面２ａ上にフォトリソグラフィを用いて第２レジストパターンを形成した状態で、第１導電型の不純物イオンでありｎ型の不純物となる窒素イオンをｐ型ベース層３にイオン注入する（第２イオン注入工程）。
この第２イオン注入工程により、図１（ｃ）に示すように、ｐ型ベース層３内にｎ＋型ソース層４を形成する。
第２イオン注入工程においては、窒素イオンの濃度が、炭化珪素層２の表面から深さ０．３μｍまで３×１０１９個／ｃｍ３で一定（ボックスプロファイル）となるようにイオンを注入する。イオン注入時の炭化珪素基板１の温度は２５℃とする。
ここで、炭化珪素層２の表面であってイオン注入されていない領域とｎ＋型ソース層４に挟まれたｐ型ベース層３とはチャネル領域を形成する。
【００１８】
続いて、炭化珪素層２の主表面２ａから第２レジストパターンを除去した後、炭化珪素層２の主表面２ａ上に酸化膜パターンを形成した状態で、第２導電型の不純物イオンでありｐ型の不純物となるＡｌイオンをｎ＋型ソース層４にイオン注入する（第３イオン注入工程）。この第３イオン注入工程により、図１（ｄ）に示すように、ｎ＋型ソース層４を貫通して、ｐ型ベース層３に接続するｐ＋型コンタクト層５を形成する。
【００１９】
第３イオン注入工程においては、Ａｌイオンの濃度が、炭化珪素層２の表面から深さ０．４μｍまで３×１０２０個／ｃｍ３で一定（ボックスプロファイル）となるようにイオンを注入する。このイオン注入時の炭化珪素基板１の温度は５００℃である。イオン注入後の炭化珪素層２の主表面２ａの表面粗さＲａは約０．５〜１．５ｎｍとなり、注入イオンの濃度が高い炭化珪素層２の表面で、表面粗さの増大が観察された。なお、炭化珪素層２の主表面２ａは、炭化珪素層２に形成されたｐ型ベース層３、ｎ＋型ソース層４およびｐ＋型コンタクト層５を含むものである。
【００２０】
続いて、炭化珪素層２表面の酸化膜パターンを除去した後、図１（ｅ）に示すように、炭化珪素層２の主表面２ａにエタノールガスを用いた減圧ＣＶＤ法によって、平坦化膜６として膜厚３０ｎｍのグラファイトを主成分とするカーボン膜を、炭化珪素層２の主表面２ａ全体を覆うように形成する（平坦化膜形成工程）。このカーボン膜の表面粗さＲａは約０．１〜０．３ｎｍであり、第３イオン注入工程後の炭化珪素層主表面２ａの表面粗さ（Ｒａ：約０．５〜１．５ｎｍ）よりも小さく形成する。
【００２１】
図２（ａ）は、図１（ｅ）におけるチャネル領域（Ａ部）を拡大して示す図である。図２（ａ）に示すように、本実施の形態においては、炭化珪素層２の主表面２ａ全体を覆うように平坦化膜６を形成するとともに、平坦化膜６の表面粗さＲａを炭化珪素層２の主表面２ａの表面粗さＲａよりも小さく形成することが特徴である。
【００２２】
次に、第１イオン注入工程、第２イオン注入工程および第３イオン注入工程で注入された不純物イオンを活性化するために、平坦化膜６を形成した炭化珪素基板１に対してアルゴン（Ａｒ）ガス雰囲気中において、温度１９００℃で１０分間の加熱処理を行う（活性化アニール工程）。ここで、平坦化膜６はアニールキャップ膜として機能し、炭化珪素層２の主表面２ａの表面荒れを防止する効果を持つ。
【００２３】
そして、活性化アニール工程後に、平坦化膜６と炭化珪素層２のエッチング速度がほぼ同一となるエッチング条件でドライエッチングを行い、平坦化膜６の除去と炭化珪素層主表面２ａの平坦化を同時に行う（炭化珪素層平坦化工程）。
特に、炭化珪素層主表面２ａ側であってｐ型ベース層３に形成されるチャネル領域の平坦化を行う場合には、炭化珪素層２のエッチング速度として炭化珪素層２に含まれるｐ型ベース層３のエッチング速度を用いれば良い。
このドライエッチングは六フッ化硫黄（ＳＦ６）と酸素（Ｏ２）との混合ガスなど、ハロゲン元素を含むガスと酸素との混合ガスを含むプラズマ雰囲気で実施する。すなわち、一方のガスは炭化珪素層２のエッチング速度よりカーボン膜のエッチング速度が速くなる酸素（Ｏ２）ガス、他方のガスは炭化珪素膜２のエッチング速度よりカーボン膜のエッチング速度が遅くなるフッ素や塩素などのハロゲン元素からなるガスを用いる。このように、カーボン膜などの平坦化膜６と炭化珪素層２に対してエッチング速度が互いに異なる２種類のガスを用いたプラズマ雰囲気で、平坦化膜６と炭化珪素層２をほぼ同一のエッチング速度で同時エッチングする工程を含んで炭化珪素層の表面粗さを低減することが本発明の特徴である。平坦化膜６と炭化珪素層２に対してエッチング速度が互いに異なる２種類のガスを用い、混合ガスの流量や割合を調整することによって、平坦化膜６と炭化珪素層２のエッチング速度を容易にほぼ同一にすることができる。
【００２４】
平坦化膜６として、グラファイトやダイヤモンドライクカーボンなどのカーボン膜を用いた場合には、２種類のガスのうち、一方のガスとしてハロゲン元素を含むガス、例えば、六フッ化硫黄（ＳＦ６）、四フッ化メタン（ＣＦ４）などのフッ素含有ガスの他、トリフルオロメタン（ＣＨＦ３）やジクロロメタン（ＣＨ２Ｃｌ２）のようにフッ素や塩素と水素の含有ガス、また塩素（Ｃｌ２）、四塩化珪素（ＳｉＣｌ４）などの塩素含有ガス、他方のガスとしては酸素ガス（Ｏ２）を含むガスを用いるのが望ましい。
また、平坦化膜６として酸化アルミニウム（Ａｌ２Ｏ３）を用いてもカーボン膜と同様な効果が得られるが、一方のガスとして酸素ガス（Ｏ２）の代わりに塩素ガス（Ｃｌ２）を含むガスを用いるのが望ましい。
【００２５】
そして、このようなエッチング条件で図２（ａ）に示した炭化珪素層２の主表面２ａ全体を覆う平坦化膜６をドライエッチングすることにより、平坦化膜６であるカーボン膜は表面から徐々に除去されていく。そして、図２（ｂ）に示すように、炭化珪素層２表面の凸部が露出すると、カーボン膜と炭化珪素層２の露出部が同時にエッチングされ始める。ここで、平坦化膜６と炭化珪素層２はほぼ同一のエッチング速度でエッチングされるので、エッチング面は平坦化膜６の表面粗さをほぼ維持した状態でエッチングが進む。そして、カーボン膜の露出面積が徐々に減少するとともに、炭化珪素層２の露出面積が徐々に増大し、さらにエッチング続けると、図２（ｃ）および図１（ｆ）に示すに示すようにカーボン膜が完全に除去され全面が炭化珪素層２となる。
【００２６】
このように、平坦化膜６と炭化珪素層２をほぼ同じエッチング速度でエッチングすることにより、カーボン膜除去後の炭化珪素層２の表面粗さＲａは平坦化膜６の表面粗さと同等の約０．１〜０．３ｎｍとなり、イオン注入後の炭化珪素層２の表面粗さＲａよりも小さい表面粗さに炭化珪素層表面を平坦化することができる。
【００２７】
なお、上記エッチング条件において、「ほぼ同一のエッチング速度」とは、炭化珪素層２のエッチング速度に対する平坦化膜６のエッチング速度との比が０．９以上１．１以下であることを意味するが、エッチング速度の比が０．５を越えてかつ２未満であれば炭化珪素層２の平坦化効果を得ることができる。
【００２８】
次に、炭化珪素層平坦化工程を終えた炭化珪素層２の主表面２ａを熱酸化して、図１（ｇ）に示すように、所望の厚みのゲート絶縁膜７を形成した後、ゲート絶縁膜７の上に導電性を付与した多結晶珪素膜を減圧ＣＶＤ法により形成し、これをパターニングすることによりゲート電極８を形成する（ゲート形成工程）。
【００２９】
そして、ゲート電極８およびゲート絶縁膜７の上に酸化珪素からなる層間絶縁膜９を形成後、層間絶縁膜９およびゲート絶縁膜７上に開口部を設け、この開口部からｎ＋型ソース層４およびｐ＋型コンタクト層５の上に例えばＮｉ合金からなるコンタクト層を堆積し、これを熱処理することによって、図１（ｈ）に示すようなコンタクト電極１０を形成する。
【００３０】
そして、図１（ｉ）に示すように、コンタクト電極１０上にソース電極１１および図示しない内部配線を形成する。最後に、炭化珪素基板１の裏面側にドレイン電極１２（例えばＮｉ合金）を形成する（裏面電極形成工程）。
【００３１】
以上の工程により、炭化珪素半導体装置である炭化珪素ＭＯＳＦＥＴが製造される。
【００３２】
なお、比較例として、平坦化膜６として形成したカーボン膜の除去に際して、炭化珪素層２を削らないエッチング条件、すなわちＯ２ガスを用いたプラズマ雰囲気でエッチングした場合には、炭化珪素層の主表面２ａの表面粗さＲａは約０．６〜１．５ｎｍとなり、活性化アニール後の炭化珪素層の表面粗さは活性化アニール前よりも変わらないか、もしくはわずかに増加していた。したがって、炭化珪素層２を平坦化するためには平坦化膜６と炭化珪素層２を同時にほぼ同一のエッチング速度でエッチングする工程を含む必要がある。
【００３３】
本実施の形態のように４°のオフ角を持つ炭化珪素基板１の上にエピタキシャル成長で炭化珪素層２を形成すると、ステップバンチングと呼ばれる表面粗さＲａが約１ｎｍ程度の表面荒れが炭化珪素層２の面内の一部に生じる場合がある。このステップバンチングは、炭化珪素ＭＯＳＦＥＴの耐圧低下や、チャネル領域の上に形成される酸化膜の膜厚低下や品質異常を引き起こし、閾値電圧のばらつき要因となる。しかしながら、本実施の形態では、炭化珪素層２、特にチャネル領域表面の平坦化を実施しているので、ステップバンチングによる表面荒れを低減でき、デバイス性能を向上させることができる。
【００３４】
本実施の形態では平坦化膜６をアニールキャップ膜として用い、炭化珪素層２の主表面２ａの表面粗さより小さい表面粗さの平坦化膜６を炭化珪素層２の主表面２ａ全体を覆うように形成し、その後、炭化珪素層２と平坦化膜６のエッチング速度がほぼ同一となるエッチング条件で、炭化珪素層２と平坦化膜６とを同時にエッチングし、最終的に平坦化膜６を完全に除去することによって、炭化珪素層主表面２ａの表面粗さを低減することが特徴である。また、アニールキャップ膜を平坦化膜６として用いることで別途平坦化膜６の形成および除去する工程を設ける必要がなくなり、工程数を増加させずに炭化珪素層の主表面２ａを簡便に平坦化することができる。
【００３５】
また、平坦化膜６を用いない従来のプラズマエッチングによる炭化珪素層２の平坦化では等方性エッチングを用いるためエッチング速度が遅く、また、異方性エッチングを用いるとエッチング速度は向上するが、平坦化ができないという問題があった。本実施の形態による平坦化膜６を用いる炭化珪素層２の平坦化では、平坦化膜６の表面粗さが炭化珪素層主表面２ａの表面粗さよりも小さくなっているため、エッチング速度の速い異方性エッチングを用いても炭化珪素層主表面２ａの表面粗さを低減でき、かつ平坦化処理のスループットを向上することができるという効果がある。
【００３６】
また、平坦化膜６を有機塗布膜で形成した場合は、膜の密度が低く緻密ではないため数十ｎｍから数ｎｍ以下の微小な凹凸を平坦化することができないが、本実施の形態では平坦化膜６をカーボン膜で形成したので、炭化珪素層２の表面粗さＲａを０．１〜０．３ｎｍ程度まで平坦化できる。
【００３７】
なお、本実施の形態においては、活性化アニール工程を平坦化膜形成工程と炭化珪素層平坦化工程との間に実施したが、活性化アニール工程は平坦化膜形成工程の前に実施することもできる。
【００３８】
本実施の形態によれば、炭化珪素層主表面２ａよりも表面粗さの小さい平坦化膜６によって炭化珪素層２の主表面２ａを覆う平坦化膜形成工程と、平坦化膜６と炭化珪素層２をほぼ同一のエッチング速度でドライエッチングする炭化珪素層平坦化工程とによって炭化珪素層２の表面を平坦化できるので、ＭＣＰやＣＭＰなどの研磨工程や再度のエピタキシャル工程を経ることなく、精度良く炭化珪素層２の主表面２ａを平坦化できる炭化珪素半導体装置の製造方法を得ることができる。
【００３９】
また、本実施の形態によれば、炭化珪素層平坦化工程は、平坦化膜６と炭化珪素層２とに対するエッチング速度が互いに異なる２種類以上のガスを用いたプラズマ雰囲気で行うので、平坦化膜６と炭化珪素層２のエッチング速度を高精度で一致させることができ、炭化珪素層２をより高精度に平滑化できる。
【００４０】
さらに、本実施の形態によれば、活性化アニール工程を平坦化膜形成工程と炭化珪素層平坦化工程との間に行うので、平坦化膜６をアニールキャップ膜として用いることができ、平坦化膜形成工程と炭化珪素層平坦化工程とをそれぞれアニールキャップ膜の形成と除去とに兼ねることができるので、炭化珪素層２の平坦化のために追加の工程を必要としない。
【００４１】
実施の形態２．
図３はこの発明の実施の形態２における炭化珪素半導体装置の製造工程を示す断面図である。
実施の形態２では炭化珪素ＭＯＳＦＥＴの製造方法において、有機塗布膜を炭化してカーボン保護膜を形成した後、炭化珪素層を平坦化するものである。なお、平坦化膜形成工程までの工程と炭化珪素層の炭化珪素層平坦化工程より後の工程は実施の形態１に記載した炭化珪素ＭＯＳＦＥＴの製造方法と同様であるので、説明を省略する。
【００４２】
まず、実施の形態２における平坦化膜形成工程について説明する。
図３（ａ）に示すように、イオン注入された炭化珪素層２の主表面２ａ上に膜厚２μｍの有機塗布膜６１を塗布し、真空雰囲気中で９００℃の温度で３０分間の加熱処理を行い、有機塗布膜６１をグラファイト化する。図３（ｂ）に示すように、このグラファイト化した有機塗布膜（以下、「炭化保護膜」という）を平坦化膜６として用いる。炭化保護膜の膜厚は約５００ｎｍである。
【００４３】
この炭化保護膜を用いることによって、表面に数十ｎｍの凹凸がある炭化珪素層２であっても、その上に形成した炭化保護膜の表面は容易に平坦化することができる。本実施の形態においては、炭化珪素層２の主表面２ａにはエピタキシャル成長時に生じた数ｎｍ〜５０ｎｍ程度の凹凸を持つ膜欠陥が存在していたが、膜欠陥の上に形成した炭化保護膜の凹凸の段差は約１ｎｍ以下であった。一方、膜欠陥のない場所の炭化保護膜の表面粗さは約０．２〜０．３ｎｍであった。
【００４４】
次いで、アルゴン（Ａｒ）ガス雰囲気中で、１９００℃、１０分間の熱処理を行う（活性化アニール工程）。ここで、炭化保護膜はアニールキャップ膜として機能し、炭化珪素層２の主表面２ａの表面荒れを防止する効果を持つ。
【００４５】
次に、上記活性化アニール工程後に炭化保護膜と炭化珪素層２を同時にエッチングして、炭化保護膜を除去する。エッチングはＳＦ６とＯ２との混合ガスからなるプラズマ雰囲気で、炭化保護膜と炭化珪素層２のエッチング速度がほぼ同じとなるエッチング条件でエッチングを行う。このエッチングにより、図３（ｃ）に示す炭化保護膜除去後の炭化珪素層２の表面粗さＲａは約０．２〜０．３ｎｍ、膜欠陥が存在した箇所の凹凸の段差は約０．２ｎｍ〜１ｎｍに低減し、炭化珪素層の主表面２ａを平坦化することができる。
【００４６】
このように有機塗布膜６１を炭化して平坦化膜６を形成することによって、平坦化膜６の膜厚を容易に厚くすることができるという特徴があり、炭化珪素層主表面２ａの表面粗さＲａに比べ比較的大きな段差の膜欠陥を含む炭化珪素層２においても、炭化珪素層２の主表面２ａを平坦化できるという効果がある。
【００４７】
また、有機塗布膜６１を活性化アニール前に炭化せずに、有機塗布膜６１付きの炭化珪素層２を活性化アニールすると、有機塗布膜６１が変質し、炭化珪素層主表面２ａの表面粗さよりも活性化アニール後の有機塗布膜６１の表面荒れが増大するという現象が生じるが、活性化アニール前に有機塗布膜６１を炭化した炭化保護膜を形成することで、炭化保護膜の耐熱性（炭化珪素の融点よりもグラファイトの融点が高い）が向上するため、炭化保護膜表面の表面粗さは活性化アニール後でも炭化珪素層主表面２ａの表面粗さよりも小さく保つことができる。
【００４８】
なお、本実施の形態における有機塗布膜６１は炭素に加えて水素や酸素や窒素のいずれかを又は複数を含む高分子膜でも良く、例えばレジストやポリイミドを用いることができる。
【００４９】
本実施の形態によれば、炭化珪素層２の主表面２ａに塗布された有機塗布膜６１を炭化して平坦化膜６を形成したことによって、平坦化膜６の膜厚を容易に厚くすることができるので、炭化珪素層２の表面粗さに比べ比較的大きな段差の膜欠陥を含む炭化珪素層２においても、炭化珪素層２の表面を平坦化できる。
【００５０】
実施の形態３．
図４はこの発明の実施の形態３における炭化珪素半導体装置の製造工程を示す断面図である。
実施の形態３では、炭化珪素ＭＯＳＦＥＴの製造方法において平坦化膜６として酸化膜を用い、活性化アニール時にはアニールキャップを用いない場合について説明する。
【００５１】
はじめに、図４（ａ）に示すように、抵抗率が０．０２Ωｃｍ、厚み３５０μｍで［１１−２０］方向に約４°オフさせた（０００１）面を主面とする炭化珪素基板１上に、膜厚１０μｍで第１導電型の不純物イオンであってｎ型の不純物濃度が１×１０１６個／ｃｍ３のｎ−型ドリフト層として炭化珪素層２をエピタキシャル成長によって形成する。エピタキシャル成長後の表面粗さＲａは約０．５〜１．０ｎｍであった。
【００５２】
次に、図４（ｂ）に示すように、炭化珪素層２の主表面２ａに平坦化膜６として膜厚５０ｎｍの酸化膜をＣＶＤ法で堆積することによって、エピタキシャル成長後の炭化珪素層２の表面粗さよりも表面粗さの小さい酸化膜を形成する（平坦化膜形成工程）。この酸化膜の表面粗さＲａは約０．１〜０．２ｎｍである。
【００５３】
そして、エッチングガスとしてＳＦ６とＣ３Ｆ８とＯ２との混合ガスを用いたプラズマ雰囲気下で酸化膜と炭化珪素層２のエッチング速度がほぼ等しい条件で同時にエッチングを行い、酸化膜を除去する（炭化珪素層平坦化工程）。図４（ｃ）に示すエッチング後の炭化珪素層主表面２ａの表面粗さＲａは約０．１ｎｍ〜０．２ｎｍとなり、炭化珪素層２の主表面２ａをエッチング前の表面粗さより平坦化することができる。また、炭化珪素層２に生じていた膜欠陥の凹凸も約１ｎｍ以下に低減することができる。
【００５４】
本実施の形態では炭化珪素層平坦化工程で用いるエッチングガスとして、ＳＦ６とＣ３Ｆ８とＯ２との混合ガスを用いているが、ＳＦ６とＯ２ガスとの混合ガスは酸化膜よりも炭化珪素層２のエッチング速度が速く、Ｃ３Ｆ８ガスは酸化膜よりも炭化珪素層２のエッチング速度が遅くなっている。このように、平坦化膜６と炭化珪素層２に対してエッチング速度が互いに異なる２種類以上のガスを用いたプラズマ雰囲気で、平坦化膜６と炭化珪素層２をほぼ等しいエッチング速度で同時エッチングする工程を含んで炭化珪素層主表面２ａの表面粗さを低減することが本発明の特徴である。
【００５５】
すなわち、炭化珪素はもともと化学的に安定であるため、炭化珪素層２のエッチング速度よりエッチング速度の遅い材料は限られる。酸化膜は酸素ガスのプラズマ雰囲気ではほとんどエッチングされないので、平坦膜６として酸化膜を選択し、ハロゲン元素を含むガスと酸素ガスとの混合ガスを用いることで、混合ガスに対する酸素ガスの割合を調整するだけで平坦化膜と炭化珪素層のエッチング速度を容易に同程度に調整することができる。
【００５６】
次に、上記炭化珪素層平坦化工程後の炭化珪素層２の主表面２ａに、図４（ｄ）〜（ｆ）に示すように、実施の形態１と同様の第１イオン注入工程、第２イオン注入工程、第３イオン注入工程を行う。
その後、炭化珪素基板を１０−４Ｐａの減圧下において、温度２０００℃で３分間加熱し、活性化アニールを行う（活性化アニール工程）。活性化アニール後の炭化珪素層主表面２ａの表面粗さＲａは約０．２〜０．４ｎｍ程度であった。
【００５７】
本実施の形態では活性化アニール工程前にアニールキャップ層を形成していないため、炭化珪素層２の主表面２ａにはアニールキャップ層は形成されていない。そのため、活性化アニール後の炭化珪素層主表面２ａの表面粗さは活性化アニール前と比べて若干増加してはいるが、炭化珪素層２の平坦化を実施しているため、エピタキシャル成長後の炭化珪素層主表面２ａの表面粗さよりは低減している。
【００５８】
本実施の形態のように４°のオフ角を持つ炭化珪素基板１の上にエピタキシャル成長で炭化珪素層２を形成すると、ステップバンチングと呼ばれる表面粗さＲａが約１ｎｍ程度の表面荒れが炭化珪素層２の面内の一部に生じたり、炭化珪素層２の主表面２ａに凹凸を生じる膜欠陥が発生したりする場合があり、このステップバンチングや膜欠陥は、炭化珪素ＭＯＳＦＥＴの耐圧低下や、チャネル領域の上に形成される酸化膜の膜厚低下や品質異常を引き起こし、閾値電圧のばらつき要因となるが、本実施の形態では、炭化珪素層２の平坦化を実施しているので、ステップバンチングや膜欠陥を低減でき、デバイス性能を向上させることができる。
【００５９】
また、炭化珪素層２の炭化珪素層平坦化工程を行わずに、上記活性化アニールを行うと表面荒れが顕著になり炭化珪素層主表面２ａの表面粗さＲａは１ｎｍ以上に増大する。したがって、上記の炭化珪素層主表面２ａの平坦化を活性化アニール前に行うことで、活性化アニール後の炭化珪素層主表面２ａの表面粗さＲａをエピタキシャル成長後の表面粗さよりも低減することができるという効果がある。
【００６０】
なお、本実施の形態では平坦化膜形成工程および炭化珪素層平坦化工程を、活性化アニール工程の前に実施しているが、イオン注入後や活性化アニール工程の後に平坦化膜形成工程および炭化珪素層平坦化工程を実施してもよい。ただし、活性化アニール工程の後においては、炭化珪素層２の表面荒れが大きくなるので、平坦化膜形成工程で形成する平坦化膜６の膜厚も厚くする必要がある。
【００６１】
上記のように、活性化アニール工程の前後いずれかに炭化珪素層平坦化工程を実施することで、主表面２ａが平坦な炭化珪素層２を備えたＭＯＳＦＥＴを形成することが可能となる。
【００６２】
また、炭化珪素層２の主表面２ａに堆積して形成した酸化膜を用いることが本発明の特徴である。炭化珪素膜２を酸化して形成した酸化膜では表面荒れの改善効果はほとんど得られなかった。なお、酸化膜としては酸化珪素の他、酸化アルミニウム（Ａｌ２Ｏ３）や酸化ニッケルでも同様な効果が得られる。
【００６３】
また、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）や酸化インジウムスズ（ＩＴＯ）など塗布形成が可能な酸化膜を用いても良い。この場合、炭化珪素層主表面２ａの膜欠陥やキズになど段差の大きな凹凸の平坦化に効果がある。
【００６４】
実施の形態１および実施の形態２においては、平坦化膜６をアニールキャップ膜として用いたが、上記のように、本発明の効果は平坦化膜６をアニールキャップ膜として用いなくても同様の効果を有する。すなわち、活性化アニール工程前に炭化珪素層２の主表面２ａよりも表面粗さの小さい平坦化膜６を炭化珪素層２の主表面２ａ全体を覆うように形成し、この平坦化膜６と炭化珪素層２をほぼ同一のエッチング速度で平坦化膜６と炭化珪素膜２を同時にエッチングすることにより、ＭＣＰやＣＭＰなどの研磨工程や再度のエピタキシャル工程を経ることなく炭化珪素層２の主表面２ａを精度良く平坦化できる。
【００６５】
さらに、本実施の形態においては、平坦化膜６として堆積して形成した酸化膜を用いたので、ハロゲンガスと酸素ガスとの混合ガスにおける酸素ガスの割合を調整することで、平坦化膜６と炭化珪素層２のエッチング速度を容易に同程度に調整することができる。
【００６６】
なお、実施の形態１〜３においては炭化珪素ＭＯＳＦＥＴの製造工程について説明したが、ＭＯＳＦＥＴに限るものではなく、炭化珪素を用いたＳＢＤなど炭化珪素を用いたパワーデバイスにおいて、炭化珪素層表面の平坦化を行う製造工程に適用することができる。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施の形態１における炭化珪素半導体装置の製造工程を示す断面図である。
【図２】図１の一部を拡大して示す断面図である。
【図３】本発明の実施の形態２における炭化珪素半導体装置の製造工程を示す断面図である。
【図４】本発明の実施の形態３における炭化珪素半導体装置の製造工程を示す断面図である。
【符号の説明】
【００６８】
１  炭化珪素基板、  ２  炭化珪素層、  ３  ｐ型ベース層、  ４  ｎ＋型ソース層、  ５  ｐ＋型コンタクト層、  ６  平坦化膜、  ７  ゲート絶縁膜、  ８  ゲート電極、  ９  層間絶縁膜、  １０  コンタクト電極、  １１  ソース電極、  １２  ドレイン電極。
【図１】
2010135552.tif 000003
【図２】
2010135552.tif 000004
【図３】
2010135552.tif 000005
【図４】
2010135552.tif 000006