(57)【要約】【課題】出力電圧に対する入力電圧の影響を低減することが可能なＤＣ／ＤＣコンバータを提供する。【解決手段】昇圧型のＤＣ／ＤＣコンバータであって、出力端子と接地との間に接続され、出力電圧を分圧した分圧電圧を出力する分圧回路と、入力電圧に基づいて基準電圧を生成する基準電圧生成回路と、分圧電圧と基準電圧とが入力され、分圧電圧と基準電圧との差に応じた第１の信号を出力するエラーアンプと、入力電圧を検知し、この入力電圧に反比例した電流に応じた第２の信号を出力するフィードフォワード回路と、第１の信号と第２の信号とを乗算し、得られた第３の信号を出力する乗算器と、第３の信号に基づいて、分圧電圧と基準電圧とが等しくなるように、スイッチングトランジスタのオン／オフを制御するための制御信号を出力する制御回路と、を備える。【選択図】図２
2010057222.tif 000002
【特許請求の範囲】
【請求項１】
昇圧型のＤＣ／ＤＣコンバータであって、
入力電圧が入力される入力端子と、
出力電圧を出力する出力端子と、
前記入力端子に一端が接続されたインダクタと、
前記インダクタの他端と接地との間に接続されたスイッチングトランジスタと、
前記インダクタの他端にアノードが接続され、前記出力端子にカソードが接続されたダイオードと、
前記出力端子と前記接地との間に接続されたコンデンサと、
前記出力端子と前記接地との間に接続され、前記出力電圧を分圧した分圧電圧を出力する分圧回路と、
前記入力電圧に基づいて基準電圧を生成する基準電圧生成回路と、
前記分圧電圧と前記基準電圧とが入力され、前記分圧電圧と前記基準電圧との差に応じた第１の信号を出力するエラーアンプと、
前記入力電圧を検知し、この入力電圧に反比例した電流に応じた第２の信号を出力するフィードフォワード回路と、
前記第１の信号と前記第２の信号とを乗算し、得られた第３の信号を出力する乗算器と、
前記第３の信号に基づいて、前記分圧電圧と前記基準電圧とが等しくなるように、前記スイッチングトランジスタのオン／オフを制御するための制御信号を出力する制御回路と、を備える
ことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記第１の信号の位相を調整する補償回路を、さらに備えることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記フィードフォワード回路は、
前記入力端子に一端が接続された第１の定電流源と、
前記第１の定電流源の他端と接地との間に接続された第１のトランジスタと、
前記入力端子に一端が接続され、前記第１のトランジスタの制御電極に他端が接続され、前記第１のトランジスタと同一導電型の第２のトランジスタと、
前記第２のトランジスタの他端と接地との間に接続された第２の定電流源と、
前記入力端子に一端が接続され、前記第１のトランジスタの一端に制御電極が接続され、前記第１のトランジスタと同一導電型の第３のトランジスタと、
前記入力端子に一端が接続された抵抗素子と、
前記抵抗素子の他端と前記接地との間に接続された第４のトランジスタと、
前記第３のトランジスタの他端と前記接地との間に接続され、前記第４のトランジスタに流れる電流をミラーした電流が流れる第５のトランジスタと、
前記第２の信号を出力するための信号端子と、
前記信号端子と前記接地との間に接続され、前記第３のトランジスタの他端に制御電極が接続された第６のトランジスタと、を有する
ことを特徴とする請求項１または２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
反転型のＤＣ／ＤＣコンバータであって、
入力電圧が入力される入力端子と、
出力電圧を出力する出力端子と、
前記入力端子に一端が接続されたスイッチングトランジスタと、
前記スイッチングトランジスタの他端と接地との間に接続されたインダクタと、
前記スイッチングトランジスタの他端にカソードが接続され、前記出力端子にアノードが接続されたダイオードと、
前記出力端子と前記接地との間に接続されたコンデンサと、
前記出力端子と前記接地との間に接続され、前記出力電圧を分圧した分圧電圧を出力する分圧回路と、
前記入力電圧に基づいて基準電圧を生成する基準電圧生成回路と、
前記分圧電圧と前記基準電圧とが入力され、前記分圧電圧と前記基準電圧との差に応じた第１の信号を出力するエラーアンプと、
前記入力電圧を検知し、この入力電圧に反比例した電流に応じた第２の信号を出力するフィードフォワード回路と、
前記第１の信号と前記第２の信号とを乗算し、得られた第３の信号を出力する乗算器と、
前記第３の信号に基づいて、前記分圧電圧と前記基準電圧とが等しくなるように、前記スイッチングトランジスタのオン／オフを制御するための制御信号を出力する制御回路と、を備える
ことを特徴とするＤＣ／ＤＣコンバータ。
【請求項５】
前記第１の信号の位相を調整する補償回路を、さらに備えることを特徴とする請求項４に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電圧を制御するＤＣ／ＤＣコンバータに関するものである。
【背景技術】
【０００２】
従来のＤＣ／ＤＣコンバータには、インダクタを用いて入力電圧を昇圧し出力するものがある（例えば、特許文献１参照。）。
【０００３】
この従来のＤＣ／ＤＣコンバータは、スイッチングトランジスタがオンのときに、インダクタンスにエネルギーを蓄え、該スイッチングトランジスタがオフのときに、エネルギーを入力電圧に重畳させて出力に取り出す。そのため、入力電圧より出力電圧を高く取り出すことが可能な回路となっている。
【０００４】
ここで、出力電流は、該インダクタから供給される電流によって決まり、出力電流の変化で出力電圧が決まる。
【０００５】
また、出力電圧から分圧抵抗で分圧された分圧電圧がエラーアンプの入力にフィードバックされる。該分圧電圧と、入力電圧から生成した基準電圧とが同じ電圧になるように、ドライバから出力した信号でスイッチング素子を制御する。
【０００６】
これにより、出力電圧が一定になるように制御される。このように、出力電圧は、分圧抵抗と基準電圧によって決定される。
【特許文献１】特開２００５−２１８１６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、出力電圧に対する入力電圧の影響を低減することが可能なＤＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る実施例に従ったＤＣ／ＤＣコンバータは、
昇圧型のＤＣ／ＤＣコンバータであって、
入力電圧が入力される入力端子と、
出力電圧を出力する出力端子と、
前記入力端子に一端が接続されたインダクタと、
前記インダクタの他端と接地との間に接続されたスイッチングトランジスタと、
前記インダクタの他端にアノードが接続され、前記出力端子にカソードが接続されたダイオードと、
前記出力端子と前記接地との間に接続されたコンデンサと、
前記出力端子と前記接地との間に接続され、前記出力電圧を分圧した分圧電圧を出力する分圧回路と、
前記入力電圧に基づいて基準電圧を生成する基準電圧生成回路と、
前記分圧電圧と前記基準電圧とが入力され、前記分圧電圧と前記基準電圧との差に応じた第１の信号を出力するエラーアンプと、
前記入力電圧を検知し、この入力電圧に反比例した電流に応じた第２の信号を出力するフィードフォワード回路と、
前記第１の信号と前記第２の信号とを乗算し、得られた第３の信号を出力する乗算器と、
前記第３の信号に基づいて、前記分圧電圧と前記基準電圧とが等しくなるように、前記スイッチングトランジスタのオン／オフを制御するための制御信号を出力する制御回路と、を備えることを特徴とする。
【０００９】
本発明の他の態様に係る実施例に従ったＤＣ／ＤＣコンバータは、
反転型のＤＣ／ＤＣコンバータであって、
入力電圧が入力される入力端子と、
出力電圧を出力する出力端子と、
前記入力端子に一端が接続されたスイッチングトランジスタと、
前記スイッチングトランジスタの他端と接地との間に接続されたインダクタと、
前記スイッチングトランジスタの他端にカソードが接続され、前記出力端子にアノードが接続されたダイオードと、
前記出力端子と前記接地との間に接続されたコンデンサと、
前記出力端子と前記接地との間に接続され、前記出力電圧を分圧した分圧電圧を出力する分圧回路と、
前記入力電圧に基づいて基準電圧を生成する基準電圧生成回路と、
前記分圧電圧と前記基準電圧とが入力され、前記分圧電圧と前記基準電圧との差に応じた第１の信号を出力するエラーアンプと、
前記入力電圧を検知し、この入力電圧に反比例した電流に応じた第２の信号を出力するフィードフォワード回路と、
前記第１の信号と前記第２の信号とを乗算し、得られた第３の信号を出力する乗算器と、
前記第３の信号に基づいて、前記分圧電圧と前記基準電圧とが等しくなるように、前記スイッチングトランジスタのオン／オフを制御するための制御信号を出力する制御回路と、を備えることを特徴とする。
【発明の効果】
【００１０】
本発明のＤＣ／ＤＣコンバータによれば、出力電圧に対する入力電圧の影響を低減することができる。
【発明を実施するための最良の形態】
【００１１】
【比較例】
【００１２】
ここで、既述の従来の昇圧型のＤＣ／ＤＣコンバータを比較例として、その特性について検討する。
【００１３】
図１は、比較例の昇圧型のＤＣ／ＤＣコンバータのスイッチングトランジスタのゲートに印加される電圧ＳＷの変化と、このインダクタに流れる電流ＩＬの変化を示す図である。
【００１４】
図１に示すように、スイッチングトランジスタがオンするとインダクタに電流が流れてエネルギーが蓄えられる。このときの電流ＩＬの変化は、式（１）にように表される。
【数１】
2010057222.tif 000003
【００１５】
スイッチングトランジスタがオフするとインダクタに蓄えられていたエネルギーが出力される。このときの電流ＩＬの変化は、式（２）のように表される。
【数２】
2010057222.tif 000004
【００１６】
インダクタに流れた電流量Ｉｔｏｔａｌ（Ｘ＋Ｙ）のうち実際に出力電流Ｉｏｕｔとして出力端子２に出力されるのは、スイッチングトランジスタがオフしたときの電流量Ｙとなる。
【００１７】
このように、スイッチングトランジスタがオン／オフする２つの状態の電流ＩＬの変化が上述の式（１）、（２）のように表される。したがって、スイッチングトランジスタがオン／オフする割合ｒｏｎ：ｒｏｆｆは、式（３）のように表される。
ｒｏｎ：ｒｏｆｆ＝（Ｖｏｕｔ−Ｖｉｎ）:Ｖｉｎ  ・・・（３）
【００１８】
これにより、以下の式（４）〜（６）が成り立つ。
【数３】
2010057222.tif 000005
【００１９】
したがって、式（４）〜（６）に示すように、出力電流Ｉｏｕｔ（出力電圧Ｖｏｕｔ）は、入力電圧Ｖｉｎに比例した関係になる。なお、この式（４）で求められるＩｏｕｔは、スイッチングトランジスタが１回オン／オフしている期間に、出力端子から出力される電流の平均値である。
【００２０】
さらに、エラーアンプに入力される基準電圧は、入力電圧Ｖｉｎから生成される。このため、基準電圧も入力電圧Ｖｉｎに比例した影響を受けてしまう。
【００２１】
エラーアンプの入力である基準電圧Ｖｒｅｆと分圧電圧ＶＦＢは、どちらともＶｉｎの影響を受ける。このため、エラーアンプの出力も出力電圧Ｖｉｎに比例することになる。
【００２２】
このように、出力電流が変化すると出力電圧も変化してしまうため、出力電圧は入力電圧に比例した影響を受ける。そして、出力電圧は入力電圧の突然の変化に対して大きな影響を受ける。このとき、エラーアンプはレギュレーションを維持しようと制御する。しかし、出力電圧の変化が大きすぎるためエラーアンプの反応が追いつかず、出力電圧のＬｉｎｅ Ｔｒａｎｓｉｅｎｔ特性は大きく悪化し、出力電圧のリップルが大きくなる。
【００２３】
以上のように、比較例のＤＣ／ＤＣコンバータでは、入力電圧が変化すると出力電圧に大きなオーバーシュートやリンギングが生じてしまうという問題があった。
【００２４】
そこで、本発明では、出力電圧に対する入力電圧の影響を低減することが可能なＤＣ／ＤＣコンバータを提案する。
【００２５】
以下、本発明に係る各実施例について図面に基づいて説明する。
【実施例１】
【００２６】
本実施例１では、特に、昇圧型のＤＣ／ＤＣコンバータの一例について説明する。
【００２７】
図２は、本発明の一態様である実施例１に係るＤＣ／ＤＣコンバータ１００の構成の一例を示す回路図である。
【００２８】
図２に示すように、ＤＣ／ＤＣコンバータ１００は、入力端子１と、出力端子２と、インダクタ３と、スイッチングトランジスタ４と、ダイオード５と、コンデンサ６と、分圧回路７と、基準電圧生成回路８と、エラーアンプ９と、補償回路１０と、フィードフォワード回路１１と、乗算器１２と、制御回路１３と、ドライバ１４と、を備える。
【００２９】
入力端子１は、直流電源（図示せず）に接続され、入力電圧Ｖｉｎが入力されるようになっている。
【００３０】
出力端子２は、負荷１５に接続され、この負荷１５に出力電圧Ｖｏｕｔを出力（供給）するようになっている。
【００３１】
インダクタ３は、入力端子１に一端が接続されている。
【００３２】
スイッチングトランジスタ４は、インダクタ３の他端と接地ＧＮＤとの間に接続されている。このスイッチングトランジスタ４は、ここでは、ｎＭＯＳトランジスタである。なお、このスイッチングトランジスタ４には、必要に応じて、信号の極性を適宜設定することにより、ｐＭＯＳトランジスタやバイポーラトランジスタを用いてもよい。
【００３３】
ダイオード５は、インダクタ３の他端にアノードが接続され、カソードが出力端子２に接続されている。
【００３４】
コンデンサ６は、出力端子２と接地ＧＮＤとの間に接続されている。このコンデンサ６が充電されることにより出力端子２の電圧Ｖｏｕｔが上昇し、一方、コンデンサ６が放電されることにより出力端子２の電圧Ｖｏｕｔが下降する。
【００３５】
分圧回路７は、出力端子２と接地ＧＮＤとの間に接続されている。この分圧回路７は、出力電圧Ｖｏｕｔを分圧した分圧電圧ＶＦＲを出力するようになっている。
【００３６】
この分圧回路７は、出力端子２に一端が接続された第１の分圧抵抗７ａと、この第１の分圧抵抗７ａの他端と接地ＧＮＤとの間に接続された第２の分圧抵抗７ｂと、を有する。すなわち、分圧回路７は、これらの第１、第２の分圧抵抗７ａ、７ｂの分圧比で出力電圧Ｖｏｕｔを分圧した分圧電圧ＶＦＲを出力する。
【００３７】
基準電圧生成回路８は、入力端子１と接地ＧＮＤとの間に接続されている。この基準電圧生成回路８は、入力電圧Ｖｉｎに基づいて基準電圧Ｖｒｅｆを生成するようになっている。
【００３８】
エラーアンプ９は、分圧電圧ＶＦＢと前記基準電圧とが入力され、前記分圧電圧と前記基準電圧との差に応じた第１の信号Ｉｅｒｒを出力するようになっている。
【００３９】
補償回路１０は、第１の信号Ｉｅｒｒの位相を調整するようになっている。
【００４０】
フィードフォワード回路１１は、入力電圧Ｖｉｎを検知し、この入力電圧Ｖｉｎに反比例した電流に応じた第２の信号Ｉｆｅｅｄを出力するようになっている。ここでは、第２の信号Ｉｆｅｅｄは、電流Ｉｃ３と等価な信号である。
【００４１】
乗算器１２は、第１の信号Ｉｅｒｒと第２の信号Ｉｆｅｅｄとを乗算し、得られた第３の信号Ｉｓを出力するようになっている。
【００４２】
制御回路１３は、第３の信号Ｉｓに基づいて、分圧電圧ＶＦＢと基準電圧Ｖｒｅｆとが等しくなるように、スイッチングトランジスタ４のオン／オフを制御するための制御信号Ｖｃを出力するようになっている。例えば、制御回路１３は、第３の信号Ｉｓのレベルが基準レベルよりも高くなったら、スイッチングトランジスタ４をオンする期間を長くし、また、第３の信号Ｉｓのレベルが基準レベルよりも低くなったら、スイッチングトランジスタ４をオンする期間を短くする。
【００４３】
ドライバ１４は、制御回路１３が出力した制御信号Ｖｃを増幅してスイッチングトランジスタ４のゲートに印加するようになっている。
【００４４】
ここで、図３は、図２に示すＤＣ／ＤＣコンバータ１００のフィードフォワード回路１１の回路構成の一例を示す図である。
【００４５】
図３に示すように、フィードフォワード回路１１は、第１の定電流源１１ａと、第１のトランジスタ１１ｂと、第２のトランジスタ１１ｃと、第２の定電流源１１ｄと、第３のトランジスタ１１ｅと、抵抗素子１１ｆと、第４のトランジスタ１１ｇと、第５のトランジスタ１１ｈと、信号端子１１ｉと、第６のトランジスタ１１ｊと、を有する。
【００４６】
第１の定電流源１１ａは、入力端子１に一端が接続されている。
【００４７】
第１のトランジスタ１１ｂは、ＮＰＮ型バイポーラトランジスタである。この第１のトランジスタ１１ｂは、第１の定電流源１１ａの他端と接地ＧＮＤとの間に接続されている。この第１のトランジスタ１１ｂには、電流Ｉｃ０が流れるようになっている。
【００４８】
第２のトランジスタ１１ｃは、第１のトランジスタ１１ｂと同一導電型のＮＰＮ型バイポーラトランジスタである。この第２のトランジスタ１１ｃは、入力端子１に一端（コレクタ）が接続され、第１のトランジスタ１１ｂの制御電極（ベース）に他端（エミッタ）が接続されている。この第２のトランジスタ１１ｃには、電流Ｉｃ１が流れるようになっている。
【００４９】
第２の定電流源１１ｄは、第２のトランジスタ１１ｃの他端（エミッタ）と接地ＧＮＤとの間に接続されている。
【００５０】
第３のトランジスタ１１ｅは、第１のトランジスタ１１ｂと同一導電型のＮＰＮ型バイポーラトランジスタである。この第３のトランジスタ１１ｅは、入力端子１に一端（コレクタ）が接続され、第１のトランジスタ１１ｂの一端（コレクタ）に制御電極（ベース）が接続されている。
【００５１】
抵抗素子１１ｆは、入力端子１に一端が接続されている。この抵抗素子１１ｆには、入力電圧Ｖｉｎに比例した電流Ｉｒが流れるようになっている。
【００５２】
第４のトランジスタ１１ｇは、例えば、ＮＰＮ型バイポーラトランジスタである。この第４のトランジスタ１１ｇは、抵抗素子１１ｆの他端と接地ＧＮＤとの間に接続されている。また、第４のトランジスタ１１ｇは、ダイオード接続されている。
【００５３】
第５のトランジスタ１１ｈは、例えば、ＮＰＮ型バイポーラトランジスタである。この第５のトランジスタ１１ｈは、第３のトランジスタ１１ｅの他端（エミッタ）と接地ＧＮＤとの間に接続されている。
【００５４】
すなわち、第４のトランジスタ１１ｇと第５のトランジスタ１１ｈとは、ミラー回路を構成する。これにより、第５のトランジスタ１１ｈには、第４のトランジスタ１１ｇに流れる電流Ｉｒをミラーした電流Ｉｃ２が流れる。
【００５５】
これにより、電流Ｉｃ２は、入力電圧Ｖｉｎに比例することになる。
【００５６】
また、信号端子１１ｉは、乗算器１２の入力に接続されており、第２の信号Ｉｆｅｅｄを出力するようになっている。
【００５７】
第６のトランジスタ１１ｊは、例えば、ＮＰＮ型バイポーラトランジスタである。この第６のトランジスタ１１ｊは、信号端子１１ｉと接地ＧＮＤとの間に接続され、第３のトランジスタ１１ｅの他端（エミッタ）に制御電極（ベース）が接続されている。
【００５８】
この第６のトランジスタ１１ｊには、後述のように、電流Ｉｃ２に反比例する電流Ｉｃ３が流れるようになっている。この電流Ｉｃ３が、第２の信号Ｉｆｅｅｄに相当する。
【００５９】
ここで、上記構成を有するＤＣ／ＤＣコンバータ１００の出力特性について検討する。
【００６０】
まず、フィードフォワード回路１１の第１〜第３、第６のトランジスタ１１ｂ、１１ｃ、１１ｅ、１１ｊのベース・エミッタ間電圧の関係は、式（７）のように表される。
【数４】
2010057222.tif 000006
【００６１】
一般的に、ベース電圧ＶＢＥは、式（８）のように表される。なお、式（８）において、ｑは単位電子電荷であり、ｋはボルツマン定数であり、ｔは絶対温度である。
【数５】
2010057222.tif 000007
【００６２】
したがって、式（７）、式（８）より、電流Ｉｃ０〜Ｉｃ３の関係は、以下の式（９）のように表される。
【数６】
2010057222.tif 000008
【００６３】
この式（９）を変形することにより、電流Ｉｃ３は、式（１０）のように表される。
【数７】
2010057222.tif 000009
【００６４】
既述のように、電流Ｉｒは、入力電圧Ｖｉｎに比例する。したがって、第４、第５のトランジスタ１１ｇ、１１ｈのカレントミラーにより、電流Ｉｃ２は、入力電圧Ｖｉｎに比例した電流となる。
【００６５】
電流Ｉｃ０、Ｉｃ１は定電流であるので、式（１０）より、電流Ｉｃ３は、入力電圧Ｖｉｎに反比例した電流となる。
【００６６】
ここで、図４Ａは、図２に示すＤＣ／ＤＣコンバータ１００の入力端子１に入力される入力電圧Ｖｉｎの波形を示す図である。また、図４Ｂは、図２に示すＤＣ／ＤＣコンバータ１００のフィードフォワード回路１１に流れる電流Ｉｃ２の波形を示す図である。また、図４Ｃは、図２に示すＤＣ／ＤＣコンバータ１００のフィードフォワード回路１１に流れる電流Ｉｃ３の波形を示す図である。
【００６７】
図４Ａないし図４Ｃに示すように、電流Ｉｃ３は、入力電圧Ｖｉｎ（すなわち、電流Ｉｃ２）に対して反比例するシミュレート結果が得られた。
【００６８】
既述のように、フィードフォワード回路１１は、入力電圧Ｖｉｎを検知し、この入力電圧Ｖｉｎに反比例した電流Ｉｃ３に応じた第２の信号Ｉｆｅｅｄを出力するようになっている。また、ここでは、第２の信号Ｉｆｅｅｄは、電流Ｉｃ３と等価な信号である。
【００６９】
そして、既述のように乗算器１２により、入力電圧Ｖｉｎに反比例した信号Ｉｆｅｅｄがエラーアンプの出力に乗算され、乗算された結果が信号Ｉｓとなる。この信号Ｉｓは、入力電圧Ｖｉｎの既述の影響が相殺されている。この信号Ｉｓに基づいて、制御回路１３は、スイッチングトランジスタ４を制御することになる。
【００７０】
すなわち、既述の式（６）の右辺に、入力電圧Ｖｉｎに反比例する項が乗算される形となり、入力電圧Ｖｉｎが打ち消される。これにより、ＤＣ／ＤＣコンバータ１００は、出力電流Ｉｏｕｔ（出力電圧Ｖｏｕｔ）がＶｉｎの影響を受けない状態にすることが可能となる。
【００７１】
ここで、図５Ａは、図２に示すＤＣ／ＤＣコンバータ１００の入力電圧Ｖｉｎの波形を示す図である。また、図５Ｂは、図２に示すＤＣ／ＤＣコンバータ１００のインダクタ３に流れる電流の波形を示す図である。また、図５Ｃは、図２に示すＤＣ／ＤＣコンバータ１００の出力電圧Ｖｏｕｔの波形を示す図である。
【００７２】
図５Ａないし図５Ｃに示すように、入力電圧Ｖｉｎを３．７Ｖから３．２Ｖに５０μ秒かけて変化させたときの出力電圧Ｖｏｕｔの変化（オーバーシュート）が、６．８ｍＶとなっている。なお、同様の条件で、比較例の構成では、出力電圧Ｖｏｕｔの変化（オーバーシュート）が、２６０ｍVであった。
【００７３】
このように、本実施例１に係るＤＣ／ＤＣコンバータ１００は、入力電圧Ｖｉｎを急激に変化した場合でも、比較例よりもＬｉｎｅ Ｔｒａｎｓｉｅｎｔ特性が大きく改善され、オーバーシュートが小さくなっている。
【００７４】
以上のように、本実施例に係るＤＣ／ＤＣコンバータによれば、出力電圧に対する入力電圧の影響を低減することができる。
【実施例２】
【００７５】
実施例１では、昇圧型のＤＣ／ＤＣコンバータの一例について説明した。
【００７６】
ここで、本発明は、反転型のＤＣ／ＤＣコンバータにも適用することができる。
【００７７】
この反転型のＤＣ／ＤＣコンバータは、スイッチングトランジスタをオンするとインダクタにエネルギーが蓄えられる。そして、このＤＣ／ＤＣコンバータは、スイッチングトランジスタをオフすると蓄えられていたエネルギーを流そうとして出力端子に接続されたコンデンサ・ダイオードを通して電流が流れ出力コンデンサに電荷がチャージされる。このとき、出力コンデンサの接地側が正となるため、出力に負の電圧を出力することが可能となる。
【００７８】
ここで、図６は、比較例となる反転型のＤＣ／ＤＣコンバータのスイッチングトランジスタのゲートに印加される電圧ＳＷの変化と、このインダクタに流れる電流ＩＬの変化を示す図である。
【００７９】
既述のように、スイッチングトランジスタがオンするとインダクタにエネルギーが蓄えられる。このときの電流ＩＬの変化は、式（１１）のように表される。
【数８】
2010057222.tif 000010
【００８０】
そして、スイッチングトランジスタがオフすると蓄えられていたエネルギーが出力される。このときの電流ＩＬの変化は、式（１２）のように表される。
【数９】
2010057222.tif 000011
【００８１】
また、昇圧型と同様に、インダクタに流れた電流量Ｉｔｏｔａｌ（Ｘ＋Ｙ）のうち実際に出力電流Ｉｏｕｔとして出力端子２に出力されるのは、スイッチングトランジスタがオフしたときの電流量Ｙとなる。
【００８２】
このように、スイッチングトランジスタがオン／オフする２つの状態の電流ＩＬの変化が上述の式（１１）、（１２）のように表される。したがって、スイッチングトランジスタがオン／オフする割合ｒｏｎ：ｒｏｆｆは、式（３）のように表される。
ｒｏｎ：ｒｏｆｆ＝Ｖｏｕｔ:Ｖｉｎ  ・・・（１３）
【００８３】
これにより、以下の式（１４）〜（１６）が成り立つ。
【数１０】
2010057222.tif 000012
【００８４】
したがって、式（１４）〜（１６）に示すように、出力電流Ｉｏｕｔ（出力電圧Ｖｏｕｔ）は、入力電圧Ｖｉｎに比例した関係になる。なお、この式（１４）で求められるＩｏｕｔは、スイッチングトランジスタが１回オン／オフしている期間に、出力端子から出力される電流の平均値である。
【００８５】
これにより、昇圧型のＤＣ／ＤＣコンバータと同様に、反転型のＤＣ／ＤＣコンバータでも、入力電圧が変化すると出力電圧に大きなオーバーシュートやリンギングが生じてしまう。
【００８６】
そこで、本実施例２では、出力電圧に対する入力電圧の影響を低減することが可能な反転型のＤＣ／ＤＣコンバータの一例について説明する。
【００８７】
図７は、本発明の一態様である実施例２に係るＤＣ／ＤＣコンバータ２００の構成の一例を示す回路図である。
【００８８】
図７に示すように、ＤＣ／ＤＣコンバータ２００は、入力端子１と、出力端子２と、インダクタ３ａと、スイッチングトランジスタ４ａと、ダイオード５ａと、コンデンサ６と、分圧回路７と、基準電圧生成回路８と、エラーアンプ９と、補償回路１０と、フィードフォワード回路１１と、乗算器１２と、制御回路１３と、ドライバ１４と、を備える。
【００８９】
なお、図７に示す反転型のＤＣ／ＤＣコンバータ２００は、図２に示す昇圧型のＤＣ／ＤＣコンバータ１００と比較して、インダクタ３ａ、スイッチングトランジスタ４ａ、および、ダイオード５ａの構成・接続関係が異なる以外は、同様の構成である。
【００９０】
スイッチングトランジスタ４ａは、入力端子１に一端（ソース）接続されている。このスイッチングトランジスタ４ａは、ここでは、ｐＭＯＳトランジスタである。なお、このスイッチングトランジスタ４ａには、必要に応じて、信号の極性を適宜設定することにより、ｎＭＯＳトランジスタやバイポーラトランジスタを用いてもよい。
【００９１】
インダクタ３ａは、スイッチングトランジスタ４ａの他端（ドレイン）と接地ＧＮＤとの間に接続されている。
【００９２】
ダイオード５ａは、スイッチングトランジスタ４ａの他端（ドレイン）にカソードが接続され、出力端子２にアノード接続されている。
【００９３】
制御回路１３は、第３の信号Ｉｓに基づいて、分圧電圧ＶＦＢと基準電圧Ｖｒｅｆとが等しくなるように、スイッチングトランジスタ４ａのオン／オフを制御するための制御信号Ｖｃを出力するようになっている。例えば、制御回路１３は、第３の信号Ｉｓのレベルが基準レベルよりも高くなったら、スイッチングトランジスタ４ａをオンする期間を長くし、また、第３の信号Ｉｓのレベルが基準レベルよりも低くなったら、スイッチングトランジスタ４ａをオンする期間を短くする。
【００９４】
ドライバ１４は、制御回路１３が出力した制御信号Ｖｃを増幅してスイッチングトランジスタ４ａのゲートに印加するようになっている。
【００９５】
ここで、上記構成を有する反転型のＤＣ／ＤＣコンバータ１００の出力特性は、既述の昇圧型のＤＣ／ＤＣコンバータと同様である。
【００９６】
すなわち、実施例１と同様に、フィードフォワード回路１１は、入力電圧Ｖｉｎを検知し、この入力電圧Ｖｉｎに反比例した電流Ｉｃ３に応じた第２の信号Ｉｆｅｅｄを出力するようになっている。
【００９７】
そして、既述のように乗算器１２により、入力電圧Ｖｉｎに反比例した信号Ｉｆｅｅｄがエラーアンプの出力に乗算され、乗算された結果が信号Ｉｓとなる。この信号Ｉｓは、入力電圧Ｖｉｎの既述の影響が相殺されている。この信号Ｉｓに基づいて、制御回路１３は、スイッチングトランジスタ４を制御することになる。
【００９８】
すなわち、実施例１と同様に、ＤＣ／ＤＣコンバータ２００は、出力電流Ｉｏｕｔ（出力電圧Ｖｏｕｔ）がＶｉｎの影響を受けない状態にすることが可能となる。
【００９９】
以上のように、本実施例に係るＤＣ／ＤＣコンバータによれば、出力電圧に対する入力電圧の影響を低減することができる。
【０１００】
なお、以上の各実施例においては、フィードフォワード回路１１を構成するトランジスタをＮＰＮ型バイポーラトランジスタで構成した場合について説明した。
【０１０１】
しかし、フィードフォワード回路１１を構成するトランジスタをＰＮＰ型バイポーラトランジスタや、ＭＯＳトランジスタで構成してもよい。
【図面の簡単な説明】
【０１０２】
【図１】比較例の昇圧型のＤＣ／ＤＣコンバータのスイッチングトランジスタのゲートに印加される電圧ＳＷの変化と、このインダクタに流れる電流ＩＬの変化とを示す図である。
【図２】本発明の一態様である実施例１に係るＤＣ／ＤＣコンバータ１００の構成の一例を示す回路図である。
【図３】図２に示すＤＣ／ＤＣコンバータ１００のフィードフォワード回路１１の回路構成の一例を示す図である。
【図４Ａ】図２に示すＤＣ／ＤＣコンバータ１００の入力端子１に入力される入力電圧Ｖｉｎの波形を示す図である。
【図４Ｂ】図２に示すＤＣ／ＤＣコンバータ１００のフィードフォワード回路１１に流れる電流Ｉｃ２の波形を示す図である。
【図４Ｃ】図２に示すＤＣ／ＤＣコンバータ１００のフィードフォワード回路１１に流れる電流Ｉｃ３の波形を示す図である。
【図５Ａ】図２に示すＤＣ／ＤＣコンバータ１００の入力電圧Ｖｉｎの波形を示す図である。
【図５Ｂ】図２に示すＤＣ／ＤＣコンバータ１００のインダクタ３に流れる電流の波形を示す図である。
【図５Ｃ】図２に示すＤＣ／ＤＣコンバータ１００の出力電圧Ｖｏｕｔの波形を示す図である。
【図６】比較例となる反転型のＤＣ／ＤＣコンバータのスイッチングトランジスタのゲートに印加される電圧ＳＷの変化と、このインダクタに流れる電流ＩＬの変化を示す図である。
【図７】本発明の一態様である実施例２に係るＤＣ／ＤＣコンバータ２００の構成の一例を示す回路図である。
【符号の説明】
【０１０３】
１  入力端子
２  出力端子
３  インダクタ
４  スイッチングトランジスタ
５  ダイオード
６  コンデンサ
７  分圧回路
７ａ  第１の分圧抵抗
７ｂ  第２の分圧抵抗
８  基準電圧生成回路
９  エラーアンプ
１０  補償回路  
１１  フィードフォワード回路
１１ａ  第１の定電流源
１１ｂ  第１のトランジスタ
１１ｃ  第２のトランジスタ
１１ｄ  第２の定電流源
１１ｅ  第３のトランジスタ
１１ｆ  抵抗素子
１１ｇ  第４のトランジスタ
１１ｈ  第５のトランジスタ
１１ｉ  信号端子
１１ｊ  第６のトランジスタ
１２  乗算器
１３  制御回路
１４  ドライバ
１５  負荷
１００、２００  ＤＣ／ＤＣコンバータ
【図１】
2010057222.tif 000013
【図２】
2010057222.tif 000014
【図３】
2010057222.tif 000015
【図４Ａ】
2010057222.tif 000016
【図４Ｂ】
2010057222.tif 000017
【図４Ｃ】
2010057222.tif 000018
【図５Ａ】
2010057222.tif 000019
【図５Ｂ】
2010057222.tif 000020
【図５Ｃ】
2010057222.tif 000021
【図６】
2010057222.tif 000022
【図７】
2010057222.tif 000023