(57)【要約】【課題】本発明は、インナーリード長さの長短や先細り形状の発生を抑制することができる電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法を提供する。【解決手段】本発明に係るフォトレジストパターンの設計方法は、インナーリード６ａを形成するためのフォトレジストパターン２ａを設計する方法において、フォトレジストパターン２ａは、インナーリード６ａと同じ形状からなるパターンを幅方向に広げたインナーリードパターンと、インナーリードパターンの先端に形成された補正領域パターンとを有しており、補正領域パターンには穴１が形成されており、穴１とインナーリードパターンの先端との間には所定の距離Ｓが形成されていることを特徴とする。【選択図】図１
2010135460.tif 000002
【特許請求の範囲】
【請求項１】
基材上に導電体層を形成する工程と、
前記導電体層上にフォトレジストパターンを形成する工程と、
前記フォトレジストパターンをマスクとして前記導電体層をウェットエッチングすることにより、前記基材上に前記導電体層からなるインナーリードを形成する工程と、
を具備し、
前記フォトレジストパターンは、その先端に穴が形成されていることを特徴とする電子部品実装用フィルムキャリアテープの製造方法。
【請求項２】
基材上に導電体層を形成する工程と、
前記導電体層上にフォトレジストパターンを形成する工程と、
前記フォトレジストパターンをマスクとして前記導電体層をウェットエッチングすることにより、前記基材上に前記導電体層からなるインナーリードを形成する工程と、
を具備し、
前記フォトレジストパターンは、前記インナーリードに対応するインナーリードパターンと、その先端に形成された補正領域パターンとを有しており、
前記補正領域パターンには穴が形成されていることを特徴とする電子部品実装用フィルムキャリアテープの製造方法。
【請求項３】
基材上に導電体層を形成する工程と、
前記導電体層上にフォトレジストパターンを形成する工程と、
前記フォトレジストパターンをマスクとして前記導電体層をウェットエッチングすることにより、前記基材上に前記導電体層からなるインナーリードを形成する工程と、
を具備し、
前記フォトレジストパターンは、前記インナーリードと同じ形状からなるパターンを幅方向に広げたインナーリードパターンと、前記インナーリードパターンの先端に形成された補正領域パターンとを有しており、
前記補正領域パターンには穴が形成されており、
前記穴と前記インナーリードパターンの先端との間には所定の距離が形成されており、
前記導電体層をウェットエッチングした際に、前記補正領域パターンによって形成された前記導電体層は前記インナーリードと切り離されることを特徴とする電子部品実装用フィルムキャリアテープの製造方法。
【請求項４】
インナーリードを形成するためのフォトレジストパターンを設計する方法において、
前記フォトレジストパターンは、前記インナーリードと同じ形状からなるパターンを幅方向に広げたインナーリードパターンと、前記インナーリードパターンの先端に形成された補正領域パターンとを有しており、
前記補正領域パターンには穴が形成されており、
前記穴と前記インナーリードパターンの先端との間には所定の距離が形成されていることを特徴とするフォトレジストパターンの設計方法。
【請求項５】
請求項４において、前記インナーリードを形成するためのウェットエッチングを行った際に、前記補正領域パターンによって形成された導電体層が前記インナーリードと切り離されるように前記穴を配置することを特徴とするフォトレジストパターンの設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法等に係わり、特にインナーリードの補正部分に穴を形成することにより、インナーリード長さの長短や先細り形状の発生を抑制することができる電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法に関する。
【背景技術】
【０００２】
特許文献１には、半導体集積回路の電気的接続に用いられるリードフレームの製造方法について記載されている。リードフレームは、エッチング処理にて加工される。このリードフレームの設計は、例えばＣＡＤ（Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）を用いて行い、この設計データに基づいてマスクパターンを作製している。次いで、このマスクパターンを用いてリードフレームの基材である金属材料にレジストパターンを形成する。その後、このレジストパターンを用いて金属材料をウェットエッチングによって加工することにより、リードフレームが製造される。
【０００３】
しかし、金属材料をウェットエッチングによって加工する際に、レジストパターンの下層の金属材料にまでエッチング液が回り込んでしまう。これにより、必要以上に金属材料がエッチングされることにより、アンダーカットが発生してしまう。
【０００４】
ＣＡＤによってマスクパターンを作製する際に、まず目標とするリードフレームの設計データを作成する。次いで、ウェットエッチング時に発生するアンダーカット量を算出する。次いで、目標とするリードフレームの設計データに算出したアンダーカット量を補正量として加算することにより、マスク補正を行う。その後、補正量を加算した設計データに基づいてマスクパターンを作製し、これを用いて金属材料をウェットエッチングにて加工し、リードフレームを製造している。これにより、アンダーカットが発生しても、目標とするリードフレームの製造を可能としている（例えば特許文献１参照）。
【０００５】
【特許文献１】特開平９−１２８４３０号公報（０００２〜０００８）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のウェットエッチングによって加工する製造方法は、アンダーカットの発生を考慮する必要がある。電子部品実装用フィルムキャリアテープのインナーリードにおいては、微細化が進みリード間のスペースが狭くなると、幅方向への補正が困難となる場合がある。適正な補正がされないとリード長さの長短が発生したり、先細り形状になったりする。リードの短縮及び先細りは、実装時に荷重ばらつきが発生し、適正な接合強度が得られない可能性がある。また、リードが長い場合は、ＴＣＰタイプの実装時にリードの先端がＩＣチップの能動面に接触する恐れがある。
【０００７】
本発明に係る態様は、インナーリードの補正部分に穴を形成することにより、インナーリード長さの長短や先細り形状の発生を抑制することができる電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法である。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明に係る電子部品実装用フィルムキャリアテープの製造方法は、基材上に導電体層を形成する工程と、
前記導電体層上にフォトレジストパターンを形成する工程と、
前記フォトレジストパターンをマスクとして前記導電体層をウェットエッチングすることにより、前記基材上に前記導電体層からなるインナーリードを形成する工程と、
を具備し、
前記フォトレジストパターンは、その先端に穴が形成されていることを特徴とする。
【０００９】
本発明に係る電子部品実装用フィルムキャリアテープの製造方法は、基材上に導電体層を形成する工程と、
前記導電体層上にフォトレジストパターンを形成する工程と、
前記フォトレジストパターンをマスクとして前記導電体層をウェットエッチングすることにより、前記基材上に前記導電体層からなるインナーリードを形成する工程と、
を具備し、
前記フォトレジストパターンは、前記インナーリードに対応するインナーリードパターンと、その先端に形成された補正領域パターンとを有しており、
前記補正領域パターンには穴が形成されていることを特徴とする。
【００１０】
本発明に係る電子部品実装用フィルムキャリアテープの製造方法は、基材上に導電体層を形成する工程と、
前記導電体層上にフォトレジストパターンを形成する工程と、
前記フォトレジストパターンをマスクとして前記導電体層をウェットエッチングすることにより、前記基材上に前記導電体層からなるインナーリードを形成する工程と、
を具備し、
前記フォトレジストパターンは、前記インナーリードと同じ形状からなるパターンを幅方向に広げたインナーリードパターンと、前記インナーリードパターンの先端に形成された補正領域パターンとを有しており、
前記補正領域パターンには穴が形成されており、
前記穴と前記インナーリードパターンの先端との間には所定の距離が形成されており、
前記導電体層をウェットエッチングした際に、前記補正領域パターンによって形成された前記導電体層は前記インナーリードと切り離されることを特徴とする。
【００１１】
上記本発明に係る電子部品実装用フィルムキャリアテープの製造方法によれば、前記インナーリードパターンの先端に形成された補正領域パターンには穴が形成されており、導電体層をウェットエッチングした際に、前記穴から上部分において前記補正領域パターンによって形成された前記導電体層は前記インナーリードと切り離される。これにより、インナーリードの先端におけるアンダーカットにより細くなった部分が除去される。結果、インナーリード長さの長短や先細り形状を回避することが可能となり、実装時に荷重ばらつきを低減及び接合強度の向上を図ることが可能となる。
【００１２】
本発明に係るフォトレジストパターンの設計方法は、インナーリードを形成するためのフォトレジストパターンを設計する方法において、
前記フォトレジストパターンは、前記インナーリードと同じ形状からなるパターンを幅方向に広げたインナーリードパターンと、前記インナーリードパターンの先端に形成された補正領域パターンとを有しており、
前記補正領域パターンには穴が形成されており、
前記穴と前記インナーリードパターンの先端との間には所定の距離が形成されていることを特徴とする。
【００１３】
また、本発明に係るフォトレジストパターンの設計方法において、前記インナーリードを形成するためのウェットエッチングを行った際に、前記補正領域パターンによって形成された導電体層が前記インナーリードと切り離されるように前記穴を配置することを特徴とする。    
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して本発明の実施形態について説明する。
図４（ａ）〜（ｃ）及び図５（ａ）、（ｂ）は、本発明の実施形態による電子部品実装用フィルムキャリアテープの製造方法を説明するための概略図である。
【００１５】
まず、図４（ａ）に示すように、例えばポリイミド樹脂などの材料から構成された基材８を用意する。この基材８にはプレス加工によりスプロケットホール１３及びデバイスホール１２が形成されている（図２参照）。
【００１６】
次いで、基材８の表面上に接着剤９を形成し、この接着剤９を介してラミネート法により導電体層６を形成する。この導電体層６は、例えば銅箔などの材料から構成されている。その後、導電体層６の表面上にフォトレジスト５を塗布する。
【００１７】
次いで、フォトレジスト５の上方にガラスマスク（図示せず）を設置し、このガラスマスクの位置を基材８に対して合わせる。次いで、このガラスマスクをマスクとして露光光をフォトレジスト５に照射する。
【００１８】
次いで、図４（ｂ）に示すように、露光されたフォトレジストを現像することにより、導電体層３上にフォトレジストパターン２ａが形成される。このフォトレジストパターン２ａはインナーリードを含む配線パターンを形成するためのものである。次いで、基材８の裏面全面にエッチングレジストコート７を塗布する。
【００１９】
ここで、フォトレジストパターン２ａの平面形状について図１〜図３を参照しつつ説明する。
図２は、図４（ｂ）に示す電子部品実装用フィルムキャリアテープの平面図である。図３は図２に示すフォトレジストパターン２ａの一部を拡大した図である。図１は図３に示す領域１５の拡大図であり、フォトレジストパターン２ａの設計を説明する為の図である。なお、図４及び図５は、図１に示すＡ−Ａ'部に対応する断面図である。
【００２０】
図１に示すように、フォトレジストパターン２ａは、最終的に形成される図５（ｂ）に示すインナーリード６ａを基にして補正されたパターンである。フォトレジストパターン２ａは、インナーリード６ａと同じ形状からなるパターンを幅方向に広げたインナーリードパターンを有している。このインナーリードパターンは、インナーリード６ａの幅方向に片幅ｈａの寸法を両幅に広げる補正をしたパターンである。また、フォトレジストパターン２ａは、前記インナーリードパターンの先端に形成された補正領域パターンを有している。この補正領域パターンは、インナーリード６ａの長手方向に縦の補正領域Ｌ２の寸法を補正したパターンである。即ち、インナーリード６ａの先端より補正領域Ｌ２だけ長くしたフォトレジストパターン２ａである。
【００２１】
さらに、フォトレジストパターン２ａの補正領域パターン（補正領域Ｌ２）に穴１を形成する。この穴１は、インナーリード６ａの上端部から距離Ｓ分を離して形成され、インナーリード６ａの直上に形成される。穴１の形状は、縦幅Ｌ１及び横幅Ｌ３の四角形とする。穴１とフォトレジストパターン２ａの端との長さはｈａとする。
【００２２】
また、図１に示すように、フォトレジストパターン２ａの先端とその先に配置されたフォトレジストパターン２ａとは、距離Ｇ分を離して形成される。
【００２３】
図４（ｂ）の次の工程の説明に戻す。図５（ａ）に示すように、フォトレジストパターン２ａをマスクにして導電体層６をウェットエッチングする。この際に、補正領域Ｌ２に形成された穴１からエッチング液が浸入して穴１の下の導電体層６もエッチングされる。また、ウェットエッチングは等方性エッチングであるため、導電体層６は縦方向だけでなく横方向へもエッチングが進行する。このようにして基材８の上には図１及び図５（ａ）に示すようなインナーリード６ａが形成される。この際に、穴１がインナーリード６ａの幅と同じ幅に形成されているため、穴１の下に位置する導電体層がインナーリード６ａから切り離されることとなる。なお、ここでは、穴１をインナーリード６ａの幅と同じ幅に形成しているが、穴１の下に位置する導電体層をインナーリードから切り離すことができれば、穴の幅をインナーリードの幅と同じにする必要は必ずしもなく、例えば穴の幅をインナーリードの幅より大きくすることも可能である。
【００２４】
次いで、図５（ｂ）に示すように、フォトレジストパターン４及びエッチングレジストコート７を剥離する。この際に、エッチングレジストコート７上に位置し、オーバーエッチングにより切り離されて残留していた補正部分６ｂも剥離される。これにより、インナーリード６ａが形成される。
【００２５】
以上、本発明の実施形態によれば、フォトレジストパターン２ａの補正領域Ｌ２に穴１を形成している。その為、インナーリード６ａは、穴１から上部分が切り離される。これにより、インナーリードの先端におけるアンダーカットにより細くなった部分が除去される。結果、インナーリード長さの長短や先細り形状を回避することが可能となり、実装時に荷重ばらつきを低減及び接合強度の向上を図ることが可能となる。
【００２６】
また、従来は、インナーリードの先端がオーバーエッチングによる先細りを考慮して、インナーリードの横幅に対する補正量を多くしていた。しかし、先細りする部分は穴を形成し、オーバーエッチングによって切り離してリセットすることにより、インナーリードの横幅に対する補正量を低減することが可能となる。つまり、インナーリードの先細り部分のアンダーカット量を補正量として確保する必要がなくなり、横幅に対するアンダーカット量のみを補正量として加算すればよく、先細りによる補正量は考慮する必要がなくなる。これにより、微細化が進みリード間のスペースが狭くなった場合においても対応が容易となる。
【００２７】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。  
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態に係る図３に示すリードフレームの拡大図。
【図２】本発明の実施形態に係る電子部品実装用フィルムキャリアテープの平面図。
【図３】本発明の実施形態に係るリードフレーム設計を説明する為の平面図。
【図４】（ａ）、（ｂ）は、電子部品実装用フィルムキャリアテープの製造工程を説明するための概略図。
【図５】（ａ）、（ｂ）は、電子部品実装用フィルムキャリアテープの製造工程を説明するための概略図。
【符号の説明】
【００２９】
１・・・穴、２・・・インナーリード、５・・・フォトレジスト、６・・・導電体層、７・・・エッチングレジストコート、９・・・接着剤、１５・・・領域、１２・・・デバイスホール、１１・・・配線パターン、１３・・・スプロケットホール、８・・・基材、２ａ・・・フォトレジストパターン、６ａ・・・インナーリード、６ｂ・・・補正部分
【図１】
2010135460.tif 000003
【図２】
2010135460.tif 000004
【図３】
2010135460.tif 000005
【図４】
2010135460.tif 000006
【図５】
2010135460.tif 000007