【手続補正書】
【提出日】平成17年1月25日(2005.1.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
２つのスイッチング素子の直列接続体が一対、電源・アース間に接続され、それら直列接続体の２つのスイッチング素子の接続点相互間に接続されたモータコイルに、各スイッチング素子のＯＮ／ＯＦＦ制御によって任意の方向から、任意のタイミングでＯＮ／ＯＦＦ通電制御可能で、前記電源側の２つのスイッチング素子のＯＮに電源電圧を超える制御電圧が必要なブラシレス直流１相モータのドライブ回路を、前記スイッチング素子へのＯＮ／ＯＦＦ制御電圧のデューティ比を変化させてモータ回転速度を制御可能に駆動するプリドライブ回路において、
電源電圧を所定の電圧に昇圧する昇圧回路と、
モータ回転位置信号及びモータ回転速度を制御するためのデューティ比設定用信号に基づいた各スイッチング素子制御用のパルス信号を各別に作成し、出力するロジック回路と、
このロジック回路の前記電源側の２つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、前記昇圧回路からの昇圧電圧を動作電源として各々与えられて、前記電源側の２つのスイッチング素子制御用のパルス信号を、各々電源電圧を超える所定の電圧レベルまで増幅して前記電源側の電界効果トランジスタからなる２つのスイッチング素子の制御入力端子に各別に与える２つの電源側スイッチング素子駆動用のオペアンプと、
前記ロジック回路の前記アース側の２つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、該パルス信号出力端子からのパルス信号を直接又は抵抗を介して前記アース側のトランジスタからなる２つのスイッチング素子の制御入力端子に各別に与える２つのアース側スイッチング素子駆動信号入力回路とを具備し、
前記２つの電源側スイッチング素子駆動用のオペアンプにより、前記電源側の２つのスイッチング素子制御用のパルス信号を、各々電源電圧を超える所定の電圧レベルまで増幅して前記電源側の電界効果トランジスタからなる２つのスイッチング素子を制御するように構成したことを特徴とするブラシレス直流１相モータのプリドライブ回路。
【請求項２】
昇圧回路はチャージポンプ回路からなり、該チャージポンプ回路の出力端及びアース間にノイズ除去用抵抗とコンデンサが接続されることを特徴とする請求項１に記載のブラシレス直流１相モータのプリドライブ回路。
【請求項３】
チャージポンプ回路の出力端及びアース間に電圧制限素子が接続されることを特徴とする請求項２に記載のブラシレス直流１相モータのプリドライブ回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、電子機器の筐体内で発生する熱を外部に排出するファンモータとして好適なブラシレス直流１相モータに係り、特に消費電力１０Ｗ以下のモータのドライブ回路のスイッチング素子に制御信号を与えるプリドライブ回路に関するものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
専用ＩＣ１には、図示しないホール素子等で検出されたモータ（ロータ；永久磁石）の回転位置信号ｘとシャットダウン用の高レベル信号ｙが入力される。この専用ＩＣ１は、後述昇圧電圧ＶＢ１を受け、信号ｘ，ｙ及びモータ回転速度を制御するためのデューティ比設定用信号ｚに基づいて設定したタイミングでＰＦ１，ＰＦ３をＯＮ／ＯＦＦさせる。
専用ＩＣ２には上記信号ｙ，ｚが入力される。この専用ＩＣ２は、後述昇圧電圧ＶＢ２を受け、信号ｘ，ｙ，ｚに基づいて設定したタイミングでＰＦ２，ＰＦ４をＯＮ／ＯＦＦさせる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、２つのスイッチング素子の直列接続体が一対、電源・アース間に接続され、それら直列接続体の２つのスイッチング素子の接続点相互間に接続されたモータコイルに、各スイッチング素子のＯＮ／ＯＦＦ制御によって任意の方向から、任意のタイミングでＯＮ／ＯＦＦ通電制御可能で、前記電源側の２つのスイッチング素子のＯＮに電源電圧を超える制御電圧が必要なブラシレス直流１相モータのドライブ回路を、前記スイッチング素子へのＯＮ／ＯＦＦ制御電圧のデューティ比を変化させてモータ回転速度を制御可能に駆動するプリドライブ回路において、電源電圧を所定の電圧に昇圧する昇圧回路と、モータ回転位置信号及びモータ回転速度を制御するためのデューティ比設定用信号に基づいた各スイッチング素子制御用のパルス信号を各別に作成し、出力するロジック回路と、このロジック回路の前記電源側の２つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、前記昇圧回路からの昇圧電圧を動作電源として各々与えられて、前記電源側の２つのスイッチング素子制御用のパルス信号を、各々電源電圧を超える所定の電圧レベルまで増幅して前記電源側の電界効果トランジスタからなる２つのスイッチング素子の制御入力端子に各別に与える２つの電源側スイッチング素子駆動用のオペアンプと、前記ロジック回路の前記アース側の２つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、該パルス信号出力端子からのパルス信号を直接又は抵抗を介して前記アース側のトランジスタからなる２つのスイッチング素子の制御入力端子に各別に与える２つのアース側スイッチング素子駆動信号入力回路とを具備し、前記２つの電源側スイッチング素子駆動用のオペアンプにより、前記電源側の２つのスイッチング素子制御用のパルス信号を、各々電源電圧を超える所定の電圧レベルまで増幅して前記電源側の電界効果トランジスタからなる２つのスイッチング素子を制御するように構成したことを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
上記ドライブ回路３１は、図示するように４つのスイッチング素子、ここではＮチャンネルＭＯＳ形パワーＦＥＴ（電界効果トランジスタ）ＰＦ１，ＰＦ２、ＮＰＮ形トランジスタＱ１，Ｑ２と、ダイオードＤ３１、コンデンサＣ３１を備えて構成されている。なお、電源側に用いられるパワーＦＥＴのＰＦ１，ＰＦ２は、電圧制御形であるので消費電力が少なく、アース側に用いられるトランジスタ（本実施形態ではＮＰＮ形トランジスタ）のＱ１，Ｑ２は安価であって、コストの低減が図れる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
したがって、出力電圧Ｖ２がＰＦ２をＯＮさせ得る電圧値となるように、抵抗Ｒ２１，Ｒ２３の抵抗値を選定すると共に、抵抗Ｒ２２，Ｒ２４の抵抗値を適宜選定することにより、ＯＰ２によるＰＦ２のＯＮ／ＯＦＦ制御が可能となる。
なお、上記ツェナーダイオードＺＤ１１もチャージポンプ回路１８と同様にＯＰ１と共用され、ＯＰ２の動作電源入力端子ＶＩＮへのサージ電圧の侵入を阻止し、ＯＰ２をサージ電圧による破壊から保護する。
また、ＯＰ２の入力端子−，＋及びアース間に接続されたコンデンサＣ２１，Ｃ２２はノイズ除去に用いられている。
このように、２つの電源側スイッチング素子駆動用回路にオペアンプを用いた場合には、回路構成素子の数が少なく、必要実装スペースを抑えることができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
一方、パルス信号出力端子ＰＯ２，ＰＯ３には各々低レベル信号が出力されているので、ＯＰ２からＰＦ２、ＰＯ３からＱ１へは、ＰＦ２、Ｑ１をＯＮさせるに足りるレベルの電圧は与えられず、ＰＦ２、Ｑ１は共にＯＦＦ状態にある。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
上述実施形態では、電源側の２つのスイッチング素子に各々ＮチャンネルＭＯＳ形パワーＦＥＴを用いたが、これのみに限定されず、また、アース側の２つのスイッチング素子についても、ＮＰＮ形トランジスタのみに限定されることはない。
更に、電源側スイッチング素子駆動用オペアンプに電源電圧以上の電圧を与える昇圧回路としてチャージポンプ回路を用いたが、ブートストラップ回路等を用いてもよい。