(57)【要約】【課題】  本発明は、発振器が搭載される電子機器に応じた立ち上がり時間を有する出力信号を生成することができ、従って出力信号を高精度に生成することができる発振器を提供することを目的とする。【解決手段】  発振部２００から出力される中間出力信号に対して、それぞれ異なる波形整形を行う複数の波形整形回路５００Ａ〜５００Ｃを有する波形整形部３００と、複数の波形整形回路５００Ａ〜５００Ｃの中から選択された波形整形回路５００に対応するデータを記憶する記憶部４００と、記憶部４００に記憶されているデータに基づいて、波形整形部３００が有する複数の波形整形回路５００Ａ〜５００Ｃの中から選択された波形整形回路５００によって、中間出力信号に対して波形整形を行わせる制御部４５０とを備える。【選択図】  図１
2010057068.tif 000002
【特許請求の範囲】
【請求項１】
圧電素子を有し、所望の発振周波数を有する中間出力信号を生成する発振部と、
前記発振部から出力される前記中間出力信号に対して、それぞれ異なる波形整形を行う複数の波形整形回路を有する波形整形部と、
前記複数の波形整形回路の中から選択された前記波形整形回路に対応するデータを記憶する記憶部と、
前記記憶部に記憶されているデータに基づいて、前記波形整形部が有する前記複数の波形整形回路の中から選択された前記波形整形回路によって、前記中間出力信号に対して波形整形を行わせる制御部と
を備えることを特徴とする発振器。
【請求項２】
前記複数の波形整形回路は、
前記波形整形回路を形成する回路素子のうち、前記発振器から出力される出力信号の立ち上がりに寄与するトランジスタが、前記波形整形回路毎にそれぞれ異なるゲート幅を有するように形成されている
ことを特徴とする請求項１に記載の発振器。
【請求項３】
前記複数の波形整形回路は、
前記波形整形回路を形成する回路素子のうち、前記発振器から出力される出力信号の立ち上がりに寄与するトランジスタに、前記トランジスタと同一のゲート幅を有する前記トランジスタを、前記波形整形回路毎にそれぞれ異なる数だけ並列接続することにより形成されている
ことを特徴とする請求項１に記載の発振器。
【請求項４】
前記波形整形回路は、
第１の入力端子が前記発振部に接続されると共に、第２の入力端子が前記制御部に接続されたＮＡＮＤ回路と、
前記ＮＡＮＤ回路の出力端子に入力端子が接続されたインバータと
を備え、
前記制御部は、
前記ＮＡＮＤ回路の前記第２の入力端子に与える制御信号として、第１の電位及び前記第１の電位より低い第２の電位を生成し、選択対象の前記波形整形回路が有する前記ＮＡＮＤ回路の前記第２の入力端子には、前記第１の電位を与えるのに対して、非選択対象の前記波形整形回路が有する前記ＮＡＮＤ回路の前記第２の入力端子には、前記第２の電位を与える
ことを特徴とする請求項１に記載の発振器。
【請求項５】
前記波形整形部は、
前記制御部から与えられた制御信号に基づいて、その接続状態を切り換えることにより、前記複数の波形整形回路の中から選択された前記波形整形回路を導通状態にするスイッチ
をさらに備えることを特徴とする請求項１に記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器に関する。
【背景技術】
【０００２】
従来、発振器としては、種々のものが開発されており、例えば圧電素子として水晶振動子を使用する水晶発振器がある。かかる水晶発振器は、例えば携帯電話機に搭載され、携帯電話機は、水晶発振器から出力される出力信号をクロック信号として使用する。
【０００３】
ここで図９に、かかる水晶発振器の一例として発振器１０の構成を示す。この発振器１０は、圧電素子として水晶振動子Ｘ１０を有し、所望の発振周波数を有する出力信号Ｆｏｕｔを生成する。
【０００４】
水晶振動子Ｘ１０の一端は、帰還抵抗としての抵抗Ｒ１０の一端に接続されると共に、インバータＩＮＶ１０の入力端子に接続されている。また、水晶振動子Ｘ１０の一端と、グランドＧＮＤとの間には、可変コンデンサＣ１０が接続されている。
【０００５】
一方、水晶振動子Ｘ１０の他端は、抵抗Ｒ１０の他端に接続されると共に、インバータＩＮＶ１０の出力端子に接続されている。また、水晶振動子Ｘ１０の他端と、グランドＧＮＤとの間には、可変コンデンサＣ２０が接続されている。
【０００６】
インバータＩＮＶ１０の出力端子には、バッファとしてのインバータＩＮＶ２０の入力端子が接続され、当該インバータＩＮＶ２０の出力端子から、所望の発振周波数を有する出力信号Ｆｏｕｔが出力される。
【０００７】
以下、水晶発振器に関する文献名を記載する。
【特許文献１】特開２００３−１６３５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、図１０に示すように、かかる発振器１０から出力される出力信号Ｆｏｕｔは、矩形波と比較すると立ち上がり時間が長く、また振幅が小さい。このため、この出力信号Ｆｏｕｔを例えば携帯電話機のクロック信号として使用すると、誤動作を引き起こすおそれがあり、信頼性に欠けるという問題があった。
【０００９】
本発明は、発振器が搭載される電子機器に応じた立ち上がり時間を有する出力信号を生成することができ、従って出力信号を高精度に生成することができる発振器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様による発振器は、圧電素子を有し、所望の発振周波数を有する中間出力信号を生成する発振部と、前記発振部から出力される前記中間出力信号に対して、それぞれ異なる波形整形を行う複数の波形整形回路を有する波形整形部と、前記複数の波形整形回路の中から選択された前記波形整形回路に対応するデータを記憶する記憶部と、前記記憶部に記憶されているデータに基づいて、前記波形整形部が有する前記複数の波形整形回路の中から選択された前記波形整形回路によって、前記中間出力信号に対して波形整形を行わせる制御部とを備える。
【００１１】
本発明の一態様による発振器は、前記複数の波形整形回路は、前記波形整形回路を形成する回路素子のうち、前記発振器から出力される出力信号の立ち上がりに寄与するトランジスタが、前記波形整形回路毎にそれぞれ異なるゲート幅を有するように形成されている。
【００１２】
本発明の一態様による発振器は、前記複数の波形整形回路は、前記波形整形回路を形成する回路素子のうち、前記発振器から出力される出力信号の立ち上がりに寄与するトランジスタに、前記トランジスタと同一のゲート幅を有する前記トランジスタを、前記波形整形回路毎にそれぞれ異なる数だけ並列接続することにより形成されている。
【００１３】
本発明の一態様による発振器は、前記波形整形回路は、第１の入力端子が前記発振部に接続されると共に、第２の入力端子が前記制御部に接続されたＮＡＮＤ回路と、前記ＮＡＮＤ回路の出力端子に入力端子が接続されたインバータとを備え、前記制御部は、前記ＮＡＮＤ回路の前記第２の入力端子に与える制御信号として、第１の電位及び前記第１の電位より低い第２の電位を生成し、選択対象の前記波形整形回路が有する前記ＮＡＮＤ回路の前記第２の入力端子には、前記第１の電位を与えるのに対して、非選択対象の前記波形整形回路が有する前記ＮＡＮＤ回路の前記第２の入力端子には、前記第２の電位を与える。
【００１４】
本発明の一態様による発振器は、前記波形整形部は、前記制御部から与えられた制御信号に基づいて、その接続状態を切り換えることにより、前記複数の波形整形回路の中から選択された前記波形整形回路を導通状態にするスイッチをさらに備える。
【発明の効果】
【００１５】
本発明の発振器によれば、発振器が搭載される電子機器に応じた信号波形を有する出力信号を生成することができ、従って出力信号を高精度に生成することができると共に、信号波形が異なる出力信号を生成する発振器をそれぞれ別個に製造する必要がなくなる。
【００１６】
また、本発明の発振器によれば、出力信号の立ち上がりに寄与するトランジスタを、波形整形回路毎にそれぞれ異なるゲート幅を有するように形成するだけで、発振器が搭載される電子機器に応じた立ち上がり時間を有する出力信号を生成することができる。
【００１７】
また、本発明の発振器によれば、出力信号の立ち上がりに寄与するトランジスタに、当該トランジスタと同一のゲート幅を有するトランジスタを、波形整形回路毎にそれぞれ異なる数だけ並列接続するだけで、発振器が搭載される電子機器に応じた立ち上がり時間を有する出力信号を生成することができる。
【００１８】
また、本発明の発振器によれば、ＮＡＮＤ回路をスイッチング素子としても動作させることができ、従って簡易な構成で波形整形回路を形成することができる。
【００１９】
また、本発明の発振器によれば、複数の波形整形回路が単一のＮＡＮＤ回路を共有することができ、従って波形整形部を構成する構成要素の数を削減することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照して説明する。
【００２１】
図１に、本発明の実施の形態による発振器１００の構成を示す。この発振器１００は、例えば携帯電話機などの電子機器に搭載され、当該携帯電話機において要求される発振周波数を有する出力信号Ｆｏｕｔを生成し出力する。かかる携帯電話機は、発振器１００から出力される出力信号Ｆｏｕｔをクロック信号として使用することにより、内蔵する各種回路の動作を制御する。
【００２２】
水晶発振回路２００は、圧電素子として水晶振動子Ｘ１００を有し、所望の発振周波数を有する出力信号を生成する。なお、本実施の形態の場合、圧電素子として水晶振動子Ｘ１００を使用したが、例えば圧電セラミックなど、他の種々の圧電素子を使用することができる。
【００２３】
水晶振動子Ｘ１００の一端は、帰還抵抗としての抵抗Ｒ１００の一端に接続されると共に、インバータＩＮＶ１００の入力端子に接続されている。また、水晶振動子Ｘ１００の一端と、グランドＧＮＤとの間には、可変コンデンサＣ１００が接続されている。
【００２４】
一方、水晶振動子Ｘ１００の他端は、抵抗Ｒ１００の他端に接続されると共に、インバータＩＮＶ１００の出力端子に接続されている。また、水晶振動子Ｘ１００の他端と、グランドＧＮＤとの間には、可変コンデンサＣ２００が接続されている。
【００２５】
可変コンデンサＣ１００及びＣ２００は、印加される電圧に応じて、出力信号Ｆｏｕｔの発振周波数を調整するための可変容量素子として動作する。なお、この場合、可変コンデンサＣ１００及びＣ２００ではなく、可変容量ダイオードを使用しても良い。
【００２６】
因みに、これら可変コンデンサＣ１００及びＣ２００に印加される電圧としては、例えば、図示しない温度補償回路から供給される補償電圧と、当該発振器１００が搭載される携帯電話機内の他の信号処理回路から与えられる制御電圧とがある。
【００２７】
このように、発振部に対応する水晶発振回路２００は、圧電素子を有し、所望の発振周波数を有する中間出力信号を生成し出力する。
【００２８】
波形整形部３００は、水晶発振回路２００から出力される中間出力信号に対して波形整形を行うための回路である。この波形整形部３００の出力側には、バッファとしてのインバータＩＮＶ２００の入力端子が接続され、当該インバータＩＮＶ２００の出力端子から、波形整形が行われた、所望の発振周波数を有する出力信号Ｆｏｕｔが出力される。
【００２９】
ここで図２に、波形整形部３００の構成の一例を示す。この波形整形部３００は、水晶発振回路２００から出力される中間出力信号に対して、それぞれ異なる波形整形を行う複数の波形整形回路５００Ａ〜５００Ｃを有する。
【００３０】
具体的には、波形整形部３００は、振幅を大きくしながら、立ち上がり時間を短縮した出力信号ＦｏｕｔＡ（図３）を生成するために用いられる波形整形回路５００Ａと、当該波形整形回路５００Ａが生成する出力信号ＦｏｕｔＡ（図３）と比較して、立ち上がり時間が長い出力信号ＦｏｕｔＢ（図３）を生成するために用いられる波形整形回路５００Ｂと、当該波形整形回路５００Ａが生成する出力信号ＦｏｕｔＡ（図３）と比較して、立ち上がり時間が短い出力信号ＦｏｕｔＣ（図３）を生成するために用いられる波形整形回路５００Ｃとを有する。
【００３１】
すなわち、波形整形回路５００Ｂは、波形整形回路５００Ａによって生成される出力信号ＦｏｕｔＡ（図３）より低速に立ち上がる出力信号ＦｏｕｔＢ（図３）を生成するために用いられる回路であり、波形整形回路５００Ｃは、波形整形回路５００Ａによって生成する出力信号ＦｏｕｔＡ（図３）より高速に立ち上がる出力信号ＦｏｕｔＣ（図３）を生成するために用いられる回路である。
【００３２】
ところで、発振器１００は、記憶部に対応するメモリ４００を有する。このメモリ４００は、水晶発振回路２００から出力される中間出力信号に対して波形整形を行う回路として、波形整形回路５００Ａ〜５００Ｃの中から選択された波形整形回路５００に対応するデータを予め記憶する。
【００３３】
制御部に対応する制御回路４５０は、メモリ４００に記憶されているデータに基づいて、波形整形回路５００Ａ〜５００Ｃの動作を制御することにより、波形整形部３００が有する波形整形回路５００Ａ〜５００Ｃの中から選択された波形整形回路５００によって、中間出力信号に対して波形整形を行わせる。
【００３４】
例えば、図４に示すように、メモリ４００のアドレス“００１”に、データ“００”が記憶されている場合には、波形整形回路５００Ａのみが波形整形を行う状態（以下、これを実行状態と呼ぶ）にされ、波形整形回路５００Ｂ及び５００Ｃは波形整形を行わない状態（以下、これを非実行状態と呼ぶ）にされる。この場合、波形整形回路５００Ａによって、振幅を大きくしつつ、かつ立ち上がり時間を短縮した出力信号ＦｏｕｔＡ（図３）が生成される。以下、この動作モードを通常モードと呼ぶ。
【００３５】
メモリ４００にデータ“０１”が記憶されている場合には、波形整形回路５００Ｂのみが実行状態にされ、波形整形回路５００Ａ及び５００Ｃは非実行状態にされる。この場合、波形整形回路５００Ｂによって、出力信号ＦｏｕｔＡ（図３）より低速に立ち上がる出力信号ＦｏｕｔＢ（図３）が生成される。以下、この動作モードを低負荷モードと呼ぶ。
【００３６】
メモリ４００にデータ“１０”が記憶されている場合には、波形整形回路５００Ｃのみが実行状態にされ、波形整形回路５００Ａ及び５００Ｂは非実行状態にされる。この場合、波形整形回路５００Ｃによって、出力信号ＦｏｕｔＡ（図３）より高速に立ち上がる出力信号ＦｏｕｔＣ（図３）が生成される。以下、この動作モードを高負荷モードと呼ぶ。
【００３７】
メモリ４００にデータ“１１”が記憶されている場合には、波形整形回路５００Ａ〜５００Ｃは全て非実行状態にされる。この場合、発振器１００は、所望の発振周波数を有する出力信号Ｆｏｕｔを出力することを停止する。以下、この動作モードを停止モードと呼ぶ。
【００３８】
因みに、例えば、高負荷モードは、ＧＰＳ機能、テレビ機能などを有する携帯電話機に当該発振器１００が搭載される場合に選択され、低負荷モードは、ＧＰＳ機能、テレビ機能などを有しない携帯電話機に当該発振器１００が搭載される場合に選択される。
【００３９】
発振器１００が搭載される携帯電話機が、例えばＧＰＳ機能やテレビ機能などを有する場合には、当該機能が増加した分だけ（すなわち、負荷が増加した分だけ）、出力信号Ｆｏｕｔの立ち上がりが遅くなる。この場合、発振器１００の動作モードとして高負荷モードを選択することにより、出力信号Ｆｏｕｔの立ち上がりを急峻にし、負荷が増加したことによる影響を抑制することができる。
【００４０】
ところで、波形整形回路５００Ａ〜５００Ｃは、いずれも同様の回路構成によって形成され、図５（Ａ）に示すように、例えばＮＡＮＤ回路６００及びインバータＩＮＶ３００を直列接続した構成を有する。この場合、ＮＡＮＤ回路６００の第１の入力端子ＩＮＡは、水晶発振回路２００に接続され、第２の入力端子ＩＮＢは、制御回路４５０に接続されている。また、ＮＡＮＤ回路６００の出力端子には、インバータＩＮＶ３００の入力端子が接続されている。
【００４１】
制御回路４５０は、メモリ４００に記憶されているデータに基づいて、ＮＡＮＤ回路６００の第２の入力端子ＩＮＢに与える制御信号として、第１の電位に対応する“Ｈ”レベル及び当該第１の電位より低い第２の電位に対応する“Ｌ”レベルを生成する。そして、制御回路４５０は、選択対象の波形整形回路５００が有するＮＡＮＤ回路６００の第２の入力端子ＩＮＢには、“Ｈ”レベルを与えるのに対して、非選択対象の波形整形回路５００が有するＮＡＮＤ回路６００の第２の入力端子ＩＮＢには、“Ｌ”レベルを与える。
【００４２】
波形整形回路５００は、制御回路４５０から“Ｈ”レベルが与えられ、これがＮＡＮＤ回路６００の第２の入力端子ＩＮＢに入力された場合には、水晶発振回路２００から出力された中間出力信号に対して波形整形を行った後、インバータＩＮＶ２００に出力する。
【００４３】
これに対して、波形整形回路５００は、制御回路４５０から“Ｌ”レベルが与えられ、これがＮＡＮＤ回路６００の第２の入力端子ＩＮＢに入力された場合には、水晶発振回路２００から出力された中間出力信号に関係なく、常に“Ｌ”レベルをインバータＩＮＶ２００に出力する。
【００４４】
なお、制御回路４５０から“Ｈ”レベルが与えられ、水晶発振回路２００から出力された中間出力信号に対して波形整形を行う状態は、上述の実行状態に対応するのに対して、制御回路４５０から“Ｌ”レベルが与えられ、水晶発振回路２００から出力された中間出力信号に対して波形整形を行わずに、常に“Ｌ”レベルを出力する状態は、上述の非実行状態に対応する。
【００４５】
このようにして、ＮＡＮＤ回路６００をスイッチング素子としても動作させれば、簡易な構成で波形整形回路５００を形成することができる。
【００４６】
ところで、図５（Ｂ）に示すように、ＮＡＮＤ回路６００は、ＰＭＯＳトランジスタＭ１０及びＭ２０、ＮＭＯＳトランジスタＭ３０及びＭ４０を有する。ＰＭＯＳトランジスタＭ１０及びＮＭＯＳトランジスタＭ４０のゲートは、共通接続されると共に、入力端子ＩＮＡに接続されている。一方、ＰＭＯＳトランジスタＭ２０及びＮＭＯＳトランジスタＭ３０のゲートは、共通接続されると共に、入力端子ＩＮＢに接続されている。
【００４７】
ＰＭＯＳトランジスタＭ１０及びＭ２０のソースは、共通接続されるとともに、電源電圧Ｖｄｄに接続されている。ＰＭＯＳトランジスタＭ１０及びＭ２０のドレインは、共通接続されると共に、ＮＭＯＳトランジスタＭ３０のドレインに接続されている。
【００４８】
ＮＭＯＳトランジスタＭ３０のソースは、ＮＭＯＳトランジスタＭ４０のドレインに接続され、ＮＭＯＳトランジスタＭ４０のソースは、グランドＧＮＤに接続されている。
【００４９】
一方、インバータＩＮＶ３００は、ＰＭＯＳトランジスタＭ５０及びＮＭＯＳトランジスタＭ６０を有する。具体的には、ＰＭＯＳトランジスタＭ５０及びＮＭＯＳトランジスタＭ６０のゲートは、共通接続されると共に、ＰＭＯＳトランジスタＭ１０及びＭ２０並びにＮＭＯＳトランジスタＭ３０の接続点に接続されている。
【００５０】
ＰＭＯＳトランジスタＭ５０のソースは、電源電圧Ｖｄｄに接続されている。ＰＭＯＳトランジスタＭ５０及びＮＭＯＳトランジスタＭ６０のドレインは、共通接続されると共に、出力端子ＯＵＴに接続される。ＮＭＯＳトランジスタＭ６０のソースは、グランドＧＮＤに接続されている。
【００５１】
ところで、本実施の形態の場合、波形整形回路５００Ａを形成する回路素子のうち、出力信号Ｆｏｕｔの立ち上がり（出力信号Ｆｏｕｔが“Ｌ”レベルから“Ｈ”レベルに変化する場合）に寄与する回路素子としては、インバータＩＮＶ３００を形成するＮＭＯＳトランジスタＭ６０がある。そこで、このＮＭＯＳトランジスタＭ６０のゲート幅（チャネル幅）を“２”とする。
【００５２】
また、波形整形回路５００Ｂを形成する回路素子のうち、対応するＮＭＯＳトランジスタＭ６０のゲート幅（チャネル幅）を“１”にすると共に、波形整形回路５００Ｃを形成する回路素子のうち、対応するＮＭＯＳトランジスタＭ６０のゲート幅（チャネル幅）を“３”にする。
【００５３】
なお、この場合、波形整形回路５００Ａ〜５００Ｃのうち、対応する各ＮＭＯＳトランジスタＭ６０のゲート長（チャネル長）は、全て同一である。
【００５４】
すなわち、波形整形回路５００Ａが有するＮＭＯＳトランジスタＭ６０のゲート幅（チャネル幅）と、波形整形回路５００Ｂが有するＮＭＯＳトランジスタＭ６０のゲート幅（チャネル幅）と、波形整形回路５００Ｃが有するＮＭＯＳトランジスタＭ６０のゲート幅（チャネル幅）との比は、“２：１：３”となる。
【００５５】
従って、波形整形回路５００Ａが選択され、実行状態にされた場合には、出力信号Ｆｏｕｔの立ち上がりに寄与するＮＭＯＳトランジスタＭ６０のゲート幅（チャネル幅）が、波形整形回路５００Ｂが選択された場合よりも大きくなる。
【００５６】
このため、出力信号Ｆｏｕｔの立ち上がり時に波形整形回路５００Ａ内を流れる電流は、波形整形回路５００Ｂが選択された場合より大きくなる。これにより、波形整形回路５００Ｂが選択された場合と比較して、高速に立ち上がる出力信号ＦｏｕｔＡ（図３）が生成される。
【００５７】
続いて、波形整形回路５００Ｂが選択され、実行状態にされた場合には、出力信号Ｆｏｕｔの立ち上がりに寄与するＮＭＯＳトランジスタＭ６０のゲート幅（チャネル幅）が、波形整形回路５００Ａが選択された場合よりも小さくなる。
【００５８】
このため、出力信号Ｆｏｕｔの立ち上がり時に波形整形回路５００Ｂ内を流れる電流は、波形整形回路５００Ａが選択された場合より小さくなる。これにより、波形整形回路５００Ａが選択された場合と比較して、低速に立ち上がる出力信号ＦｏｕｔＢ（図３）が生成される。
【００５９】
続いて、波形整形回路５００Ｃが選択され、実行状態にされた場合には、出力信号Ｆｏｕｔの立ち上がりに寄与するＮＭＯＳトランジスタＭ６０のゲート幅（チャネル幅）が、波形整形回路５００Ａが選択された場合よりも大きくなる。
【００６０】
このため、出力信号Ｆｏｕｔの立ち上がり時に波形整形回路５００Ｃ内を流れる電流は、波形整形回路５００Ａが選択された場合より大きくなる。これにより、波形整形回路５００Ａが選択された場合と比較して、高速に立ち上がる出力信号ＦｏｕｔＣ（図３）が生成される。
【００６１】
このように本実施の形態によれば、波形整形回路５００Ａ〜５００Ｃを形成する回路素子のうち、発振器１００から出力される出力信号Ｆｏｕｔの立ち上がりに寄与するトランジスタが、波形整形回路５００Ａ〜５００Ｃ毎にそれぞれ異なるゲート幅を有するように形成される。より具体的には、出力信号Ｆｏｕｔの立ち上がりの勾配を変化させることに寄与するトランジスタを、波形整形回路５００Ａ〜５００Ｃ毎にそれぞれ異なるゲート幅を有するように形成する。
【００６２】
これにより、発振器１００が搭載される電子機器に応じた立ち上がり時間を有する出力信号Ｆｏｕｔを生成することができる。従って、出力信号Ｆｏｕｔを高精度に生成することができ、また、立ち上がり時間が異なる出力信号Ｆｏｕｔを生成する発振器をそれぞれ別個に製造する必要がなくなる。
【００６３】
なお、上述の実施の形態においては、波形整形回路５００Ａ〜５００Ｃ毎に、出力信号Ｆｏｕｔの立ち上がりに寄与するＮＭＯＳトランジスタＭ６０のゲート幅（チャネル幅）を変化させる場合について述べたが、並列接続するＮＭＯＳトランジスタの数を変化させることにより、ゲート幅（チャネル幅）を変化させる場合と同様の効果を得るようにしても良い。
【００６４】
例えば、図６に示すように、波形整形回路５００ＡのインバータＩＮＶ３００は、２段のＮＭＯＳトランジスタＭ８０及びＭ９０が並列接続された構成を有し（図６（Ａ））、波形整形回路５００ＢのインバータＩＮＶ３００は、１段のＮＭＯＳトランジスタＭ１１０が接続された構成を有し（図６（Ｂ））、波形整形回路５００ＣのインバータＩＮＶ３００は、３段のＮＭＯＳトランジスタＭ１３０〜Ｍ１５０が並列接続された構成を有する（図６（Ｃ））。
【００６５】
これにより、波形整形回路５００Ａが有するＮＭＯＳトランジスタＭ８０及びＭ９０のゲート幅（チャネル幅）の合計と、波形整形回路５００Ｂが有するＮＭＯＳトランジスタＭ１１０のゲート幅（チャネル幅）と、波形整形回路５００Ｃが有するＮＭＯＳトランジスタＭ１３０〜Ｍ１５０のゲート幅（チャネル幅）の合計との比は、“２：１：３”となる。
【００６６】
なお、この場合、ＭＯＳトランジスタＭ７０〜１５０のゲート幅（チャネル幅）及びゲート長（チャネル長）は、全て同一である。
【００６７】
すなわち、波形整形回路５００Ａ〜５００Ｃを形成する回路素子のうち、発振器１００から出力される出力信号Ｆｏｕｔの立ち上がりに寄与するトランジスタに、当該トランジスタと同一のゲート幅を有するトランジスタを、波形整形回路５００Ａ〜５００Ｃ毎にそれぞれ異なる数だけ並列接続すれば良い。
【００６８】
また、上述の実施の形態においては、ＮＡＮＤ回路６００及びインバータＩＮＶ３００を直列接続することにより波形整形回路５００を形成する場合について述べたが、図７（Ａ）に示すように、ＮＡＮＤ回路８００並びにインバータＩＮＶ４００及びＩＮＶ５００を直列接続することにより波形整形回路７００を形成するようにしても良い。
【００６９】
この場合、出力信号Ｆｏｕｔの立ち上がりに寄与する回路素子として、インバータＩＮＶ４００を形成するＰＭＯＳトランジスタのゲート幅を変化させるか、又は当該ＰＭＯＳトランジスタに並列接続するＰＭＯＳトランジスタの数を変化させる。なお、図７（Ｂ）に示すように、最終段のインバータＩＮＶ６００を、波形整形回路１０００Ａ〜１０００Ｃ間で共有するようにして波形整形部９００を形成しても良い。
【００７０】
また、上述の実施の形態においては、インバータＩＮＶ３００を形成するＮＭＯＳトランジスタＭ６０のゲート幅、又は並列接続するトランジスタ数を変化させる場合について述べたが、ＮＡＮＤ回路６００を形成するＰＭＯＳトランジスタＭ１０及びＭ２０のゲート幅（チャネル幅）、又はＮＡＮＤ回路６００を形成するＰＭＯＳトランジスタＭ１０及びＭ２０にそれそれぞれ並列接続されるＰＭＯＳトランジスタの数を変化させることにより、インバータＩＮＶ３００の場合と同様の効果を得るようにしても良い。
【００７１】
また、上述の実施の形態においては、ＮＡＮＤ回路６００をスイッチング素子としても動作させる場合について述べたが、図８に示すように、単一のＮＡＮＤ回路１２００と、インバータＩＮＶ７００〜ＩＮＶ９００との間に、スイッチＳＷを設けることにより、波形整形部１１００を形成するようにしても良い。
【００７２】
かかる波形整形部１１００は、スイッチＳＷの入力端子ＩＮ１００とＮＡＮＤ回路１２００の出力端子とを接続し、スイッチＳＷの第１の出力端子ＯＵＴ１００とインバータＩＮＶ７００の入力端子とを接続し、スイッチＳＷの第２の出力端子ＯＵＴ２００とインバータＩＮＶ８００の入力端子とを接続し、スイッチＳＷの第３の出力端子ＯＵＴ３００とインバータＩＮＶ９００の入力端子とを接続することにより形成される。
【００７３】
なお、インバータＩＮＶ７００が有するＮＭＯＳトランジスタのゲート幅（チャネル幅）と、インバータＩＮＶ８００が有するＮＭＯＳトランジスタのゲート幅（チャネル幅）と、インバータＩＮＶ９００が有するＮＭＯＳトランジスタのゲート幅（チャネル幅）との比は、例えば“２：１：３”である。
【００７４】
ところで、この場合、制御回路１３００は、ＮＡＮＤ回路１２００の第２の入力端子ＩＮＢには、常に“Ｈ”レベルを与えると共に、メモリ４００に記憶されているデータに基づいて、スイッチＳＷの接続状態を切り換えるための制御信号を生成し、これをスイッチＳＷに与える。
【００７５】
これにより、スイッチＳＷは、制御回路１３００から供給される制御信号に基づいて、その接続状態を切り換える。すなわち、スイッチＳＷは、波形整形を行うための回路として、インバータＩＮＶ７００が選択された場合には、その接続状態を第１の出力端子ＯＵＴ１００側に切り換え、インバータＩＮＶ８００が選択された場合には、その接続状態を第２の出力端子ＯＵＴ２００側に切り換え、インバータＩＮＶ９００が選択された場合には、その接続状態を第３の出力端子ＯＵＴ３００側に切り換える。
【００７６】
このように、スイッチＳＷは、制御回路１３００から与えられた制御信号に基づいて、その接続状態を切り換えることにより、複数の波形整形回路に対応するインバータＩＮＶ７００〜９００の中から選択されたインバータＩＮＶを導通状態にする。これにより、複数のインバータＩＮＶ７００〜９００の中から選択されたインバータＩＮＶのみがＮＡＮＤ回路１２００と接続される。従って、複数の波形整形回路が単一のＮＡＮＤ回路を共有することができ、波形整形部１１００を構成する構成要素の数を削減することができる。
【００７７】
また、上述の実施の形態においては、波形整形部３００の後段に、バッファとしてのインバータＩＮＶ２００を接続した場合について述べたが、各波形整形回路５００Ａ〜５００Ｃの内部に、バッファとしてのインバータＩＮＶ２００をそれぞれ設けるようにしても良い。
【００７８】
また、上述の実施の形態においては、携帯電話機に発振器１００を搭載する場合について述べたが、例えばＧＰＳ機能を有するナビゲーション装置など、他の種々の電子機器に発振器１００を搭載するようにしても良い。
【００７９】
また、水晶振動子Ｘ１００及び可変コンデンサＣ２００の接続点と、水晶振動子Ｘ１００の他端との間に、抵抗を接続しても良い。また、水晶振動子Ｘ１００の他端、可変コンデンサＣ２００の一端、抵抗Ｒ１００の他端、インバータＩＮＶ１００の出力端子を接続するための接続線のうち、当該接続線及び水晶振動子Ｘ１００の接続点と、当該接続線及び抵抗Ｒ１００の接続点との間に、抵抗を接続しても良い。
【図面の簡単な説明】
【００８０】
【図１】本発明の実施の形態による発振器の構成を示す回路図である。
【図２】波形整形部の構成を示すブロック図である。
【図３】本発明の実施の形態による発振器から出力される出力信号の波形を示すグラフである。
【図４】メモリに記憶されるデータのアドレス及びデータ内容を示す図表である。
【図５】波形整形回路の構成を示す回路図である。
【図６】他の実施の形態による波形整形回路が有するインバータの構成を示す回路図である。
【図７】他の実施の形態による波形整形回路の構成を示す回路図である。
【図８】他の実施の形態による波形整形部の構成を示す回路図である。
【図９】従来の発振器の構成を示す回路図である。
【図１０】従来の発振器から出力される出力信号の波形を示すグラフである。
【符号の説明】
【００８１】
１０、１００  発振器
２００  水晶発振回路
３００、１１００  波形整形部
４００  メモリ
４５０、１３００  制御回路
５００、７００、１０００  波形整形回路
６００、８００、１２００  ＮＡＮＤ回路
Ｘ１０、Ｘ１００  水晶振動子
Ｒ１０、Ｒ１００  抵抗
Ｃ１０、Ｃ２０、Ｃ１００、Ｃ２００  可変コンデンサ
ＩＮＶ１０、ＩＮＶ２０、ＩＮＶ１００〜ＩＮＶ９００  インバータ
ＳＷ  スイッチ
Ｍ１０〜Ｍ１５０  ＭＯＳトランジスタ
【図１】
2010057068.tif 000003
【図２】
2010057068.tif 000004
【図３】
2010057068.tif 000005
【図４】
2010057068.tif 000006
【図５】
2010057068.tif 000007
【図６】
2010057068.tif 000008
【図７】
2010057068.tif 000009
【図８】
2010057068.tif 000010
【図９】
2010057068.tif 000011
【図１０】
2010057068.tif 000012