(57)【要約】【課題】ブートストラップ型の容量性負荷充放電回路における動作を安定させること。【解決手段】容量性負荷の充放電回路は、充放電部と、蓄電素子と、基準電位設定部と、電荷放出部とを有する。充放電部は、容量性負荷の電位がアナログ信号の電位変化パターンに倣って変化するように容量性負荷に対する充放電を行う。蓄電素子は、電源部からの電流によって充電されるとともに容量性負荷に対する充電時の電流源となる。基準電位設定部は、アナログ信号の電位が閾値よりも高い場合に、蓄電素子が有する低電位側端子の電位を、第１基準電位から第１基準電位よりも高い第２基準電位に設定する。電荷放出部は、容量性負荷から充放電部を通じて流れ出た電荷を、低電位側端子を介さずに放出する。【選択図】図４
2010135942.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷の電位がアナログ信号の電位変化パターンに倣って変化するように前記容量性負荷に対する充放電を行う充放電部と、
電源部からの電流によって充電されるとともに前記容量性負荷に対する充電時の電流源となる蓄電素子と、
前記アナログ信号の電位が閾値よりも高い場合に、前記蓄電素子が有する低電位側端子の電位を、第１基準電位から前記第１基準電位よりも高い第２基準電位に設定する基準電位設定部と、
前記容量性負荷から前記充放電部を通じて流れ出た電荷を、前記低電位側端子を介さずに放出する電荷放出部と、
を有する容量性負荷の充放電回路。
【請求項２】
前記電荷放出部は、
前記アナログ信号の電位が他の閾値よりも高い場合に、前記電荷を前記電源部へ放出し、
前記アナログ信号の電位が前記他の閾値よりも低い場合に、前記電荷をグランドへ放出する、請求項１に記載の容量性負荷の充放電回路。
【請求項３】
前記電荷放出部は、
前記充放電部が有する電荷放出端子と前記電源部との間に設けられ、前記電荷放出端子から前記電源部へ向かう電荷の流れは許容し、反対向きの流れは許容しない回生用ダイオードと、
前記電荷放出端子とグランドとの間に設けられたスイッチ素子と、
前記他の閾値の電位の比較信号と前記アナログ信号とが入力され、前記アナログ信号の電位が前記他の閾値よりも低い場合に前記スイッチ素子を導通状態にするためのオン信号を出力し、前記アナログ信号の電位が前記他の閾値よりも高い場合に前記スイッチ素子を非導通状態にするためのオフ信号を出力するスイッチ信号出力部と、
を有する、請求項２に記載の容量性負荷の充放電回路。
【請求項４】
前記スイッチ素子は、
トランジスタであり、
前記スイッチ信号出力部は、
コンパレータである、請求項３に記載の容量性負荷の充放電回路。
【請求項５】
前記基準電位設定部は、
前記低電位側端子をグランドに接続することで前記低電位側端子の電位を前記第１基準電位に設定し、
前記低電位側端子を前記電源部に接続することで前記低電位側端子の電位を前記第２基準電位に設定する、請求項１から４の何れか１項に記載の容量性負荷の充放電回路。
【請求項６】
アノード端子が前記電源部に接続され、カソード端子が前記蓄電素子が有する高電位側端子に接続された逆流防止用ダイオードを有する、請求項１から５の何れか１項に記載の容量性負荷の充放電回路。
【請求項７】
前記充放電部は、
プッシュプル接続されたＮＰＮ型トランジスタとＰＮＰ型トランジスタによって構成されている、請求項１から６の何れか１項に記載の容量性負荷の充放電回路。
【請求項８】
前記容量性負荷は、
圧力室に連通されたノズルから液体を吐出する液体吐出ヘッドに用いられ、充放電によって変形して前記圧力室内の液体に圧力変化を与えるピエゾ素子である、請求項１から７の何れか１項に記載の容量性負荷の充放電回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性負荷の充放電回路に関する。
【背景技術】
【０００２】
使用状態での効率向上を目的として、信号レベルが規定値を越えない場合には電源回路からコンデンサに電荷を充電させ、信号レベルが規定値を越えた場合にはコンデンサの両端の電圧を重畳させて増幅回路に供給する電力増幅回路が提案されている（例えば特許文献１を参照）。
【特許文献１】特開平６−２９１５５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ピエゾ素子等の容量性負荷を用いた液体吐出ヘッドに対して、従来の電力増幅回路に基づく充放電回路を用いることが考えられる。しかし、電力増幅回路を単に適用した場合には、動作が不安定になってしまうという問題があった。  
本発明は、このような事情に鑑みなされたものであり、その目的は、動作を安定させることにある。
【課題を解決するための手段】
【０００４】
前記目的を達成するための主たる発明は、
容量性負荷の電位がアナログ信号の電位変化パターンに倣って変化するように前記容量性負荷に対する充放電を行う充放電部と、
電源部からの電流によって充電されるとともに前記容量性負荷に対する充電時の電流源となる蓄電素子と、
前記アナログ信号の電位が閾値よりも高い場合に、前記蓄電素子が有する低電位側端子の電位を、第１基準電位から前記第１基準電位よりも高い第２基準電位に設定する基準電位設定部と、
前記容量性負荷から前記充放電部を通じて流れ出た電荷を、前記低電位側端子を介さずに放出する電荷放出部と、
を有する容量性負荷の充放電回路である。  
本発明の他の特徴は、本明細書、及び添付図面の記載により、明らかにする。
【発明を実施するための最良の形態】
【０００５】
本明細書の記載、及び添付図面の記載により、少なくとも次のことが明らかにされる。
【０００６】
すなわち、容量性負荷の電位がアナログ信号の電位変化パターンに倣って変化するように前記容量性負荷に対する充放電を行う充放電部と、電源部からの電流によって充電されるとともに前記容量性負荷に対する充電時の電流源となる蓄電素子と、前記アナログ信号の電位が閾値よりも高い場合に、前記蓄電素子が有する低電位側端子の電位を、第１基準電位から前記第１基準電位よりも高い第２基準電位に設定する基準電位設定部と、前記容量性負荷から前記充放電部を通じて流れ出た電荷を、前記低電位側端子を介さずに放出する電荷放出部と、を有する容量性負荷の充放電回路を実現できることが明らかにされる。  
このような容量性負荷の充放電回路によれば、アナログ信号の電位が閾値よりも高くなると、基準電位設定部は低電位側端子の電位を第２基準電位に設定するため、アナログ信号の電位が電源電位よりも高くなっても蓄電素子から容量性負荷を充電でき、省電力化が図れる。そして、電荷放出部は、充放電部を通じて流れ出た電荷を、低電位側端子を介さずに放出するため、低電位側端子の電位が第２基準電位に設定された際に、この第２基準電位がアナログ信号の電位より高くなっても、充放電部の動作を安定化できる。
【０００７】
かかる容量性負荷の充放電回路であって、前記電荷放出部は、前記アナログ信号の電位が他の閾値よりも高い場合に、前記電荷を前記電源部へ放出し、前記アナログ信号の電位が前記他の閾値よりも低い場合に、前記電荷をグランドへ放出することが好ましい。  
このような容量性負荷の充放電回路によれば、容量性負荷から放出された電荷の一部が電源に戻されて回生される。その結果、省電力化が図れる。
【０００８】
かかる容量性負荷の充放電回路であって、前記電荷放出部は、前記充放電部が有する電荷放出端子と前記電源部との間に設けられ、前記電荷放出端子から前記電源部へ向かう電荷の流れは許容し、反対向きの流れは許容しない回生用ダイオードと、前記電荷放出端子とグランドとの間に設けられたスイッチ素子と、前記他の閾値の電位の比較信号と前記アナログ信号とが入力され、前記アナログ信号の電位が前記他の閾値よりも低い場合に前記スイッチ素子を導通状態にするためのオン信号を出力し、前記アナログ信号の電位が前記他の閾値よりも高い場合に前記スイッチ素子を非導通状態にするためのオフ信号を出力するスイッチ信号出力部とを有することが好ましい。  
このような容量性負荷の充放電回路によれば、アナログ信号の電位に応じて電荷の放出先が定まるので、制御の簡素化が図れる。
【０００９】
かかる容量性負荷の充放電回路であって、前記スイッチ素子はトランジスタであり、前記スイッチ信号出力部はコンパレータであることが好ましい。  
このような容量性負荷の充放電回路によれば、回路構成を簡素化できる。
【００１０】
かかる容量性負荷の充放電回路であって、前記基準電位設定部は、前記低電位側端子をグランドに接続することで前記低電位側端子の電位を前記第１基準電位に設定し、前記低電位側端子を前記電源部に接続することで前記低電位側端子の電位を前記第２基準電位に設定することが好ましい。  
このような容量性負荷の充放電回路によれば、回路構成を簡素化できる。
【００１１】
かかる容量性負荷の充放電回路であって、アノード端子が前記電源部に接続され、カソード端子が前記蓄電素子が有する高電位側端子に接続された逆流防止用ダイオードを有することが好ましい。  
このような容量性負荷の充放電回路によれば、蓄電素子が有する高電位側端子が電源部からの電源電位よりも高くなっても、蓄電素子側から電源部側へ向かう電荷の流れが阻止されるので、制御の容易化や構成の簡素化が図れる。
【００１２】
かかる容量性負荷の充放電回路であって、前記充放電部は、プッシュプル接続されたＮＰＮ型トランジスタとＰＮＰ型トランジスタによって構成されていることが好ましい。  
このような容量性負荷の充放電回路によれば、高い電流増幅率が得られる。
【００１３】
かかる容量性負荷の充放電回路であって、前記容量性負荷は、圧力室に連通されたノズルから液体を吐出する液体吐出ヘッドに用いられ、充放電によって変形して前記圧力室内の液体に圧力変化を与えるピエゾ素子であることが好ましい。  
このような容量性負荷の充放電回路によれば、液体吐出ヘッドから液体を吐出させる場合において、省電力化や動作の安定化が図れる。
【００１４】
＝＝＝第１実施形態＝＝＝
＜印刷システムについて＞
図１に例示した印刷システムは、プリンタ１と、コンピュータＣＰとを有する。プリンタ１は液体吐出装置に相当し、用紙、布、フィルム等の媒体に向けて、液体の一種であるインクを吐出する。媒体は、液体が吐出される対象となる対象物である。コンピュータＣＰは、プリンタ１と通信可能に接続されている。プリンタ１に画像を印刷させるため、コンピュータＣＰは、その画像に応じた印刷データをプリンタ１に送信する。
【００１５】
＝＝＝プリンタ１の概要＝＝＝
プリンタ１は、用紙搬送機構１０、キャリッジ移動機構２０、駆動信号生成回路３０、ヘッドユニット４０、検出器群５０、及び、プリンタ側コントローラ６０を有する。
【００１６】
用紙搬送機構１０は、用紙を搬送方向に搬送させる。キャリッジ移動機構２０は、ヘッドユニット４０が取り付けられたキャリッジを所定の移動方向（例えば紙幅方向）に移動させる。駆動信号生成回路３０は駆動信号ＣＯＭを生成する。この駆動信号ＣＯＭは、用紙への印刷時にヘッドが有するピエゾ素子ＰＺＴ（図２を参照）へ印加されるものである。ピエゾ素子ＰＺＴは駆動信号ＣＯＭによって充放電される容量性負荷の一種であるため、駆動信号生成回路３０は容量性負荷の充放電回路に相当する。なお、駆動信号生成回路３０の構成については、後で詳しく説明する。
【００１７】
ヘッドユニット４０は、ヘッドＨＤとヘッド制御部ＨＣとを有する。ヘッドＨＤは、液体状のインクを用紙に向けて吐出させるものであり、液体吐出ヘッドに相当する。図２に示すようにヘッドＨＤには、共通インク室４１からインク供給路４２及び圧力室４３を通ってノズル４４に至る一連のインク流路が、複数のノズル４４のそれぞれについて設けられている。ピエゾ素子ＰＺＴは、容量性負荷の一種であり、波形信号Ｉｎｐｕｔ（図１１等を参照，アナログ信号に相当する）に基づいて充放電が行われる。すなわち、ピエゾ素子ＰＺＴは、駆動電極４５の電位が波形信号Ｉｎｐｕｔの電位変化パターンに倣って変化するように充放電が行われる。そして、ピエゾ素子ＰＺＴでは、グランド電位に調整された共通電極４６との間の電位差に応じて圧電体４７が変形し、圧力室４３の容積を変化させる。これにより、圧力室４３内のインクに圧力変化が与えられ、この圧力室４３に連通されたノズル４４からインク滴が吐出される。このヘッドＨＤでは、駆動電極４５（波形信号Ｉｎｐｕｔ）の電位が高くなるほど圧力室４３が拡大し、低くなるほど圧力室４３が収縮する。ヘッド制御部ＨＣは、プリンタ側コントローラ６０からのヘッド制御信号に基づき、ヘッドＨＤによるインク滴の吐出動作を制御する。
【００１８】
検出器群５０は、プリンタ１の状況を監視する複数の検出器によって構成される。これらの検出器による検出結果は、プリンタ側コントローラ６０に出力される。プリンタ側コントローラ６０は、プリンタ１における全体的な制御を行う。プリンタ側コントローラ６０は、インタフェース部６１と、ＣＰＵ６２と、メモリ６３とを有する。インタフェース部６１は、コンピュータＣＰとの間でデータの受け渡しを行う。ＣＰＵ６２は、プリンタ１の全体的な制御を行う。メモリ６３は、コンピュータプログラムを格納する領域や作業領域等を確保する。ＣＰＵ６２は、メモリ６３に記憶されているコンピュータプログラムに従い、各制御対象部を制御する。
【００１９】
＝＝＝駆動信号生成回路の参考例について＝＝＝
ここで、駆動信号生成回路の参考例について説明する。図３は、参考例の駆動信号生成回路１００を説明する図である。参考例の駆動信号生成回路１００は、波形生成回路１０１、電流増幅回路１０２、切り替え回路１０３、充電用コンデンサ１０７、逆流防止ダイオード１０８、及び、回生用ダイオード１０９を有する。
【００２０】
波形生成回路１０１は、波形信号Ｉｎｐｕｔを生成する。電流増幅回路１０２は、波形信号Ｉｎｐｕｔの電流を増幅することで駆動信号ＣＯＭとして出力する。この参考例では、ＮＰＮ型トランジスタ１０５とＰＮＰ型トランジスタ１０６とを有する。切り替え回路１０３は、充電用コンデンサ１０７の低電位側端子、及び、ＰＮＰ型トランジスタ１０６のコレクタ端子の電位を、波形信号Ｉｎｐｕｔの電位に基づいて２段階に切り替える。すなわち、波形信号Ｉｎｐｕｔの電位が切り替え電位よりも低ければ、各端子の電位をグランド電位にする。一方、波形信号Ｉｎｐｕｔの電位が切り替え電位よりも高ければ、各端子の電位を電源で決まる電位（以下電源電位ともいう。この例では２０Ｖである。）にする。充電用コンデンサ１０７は、ピエゾ素子ＰＺＴの充電時における電流源となる。逆流防止ダイオード１０８は、電源回路と充電用コンデンサ１０７の間に設けられている。回生用ダイオード１０９は、ピエゾ素子ＰＺＴから放出された電荷の電源回路への移動を許容する。
【００２１】
参考例の駆動信号生成回路１００では、波形信号Ｉｎｐｕｔの電位が切り替え電位以上である場合に、充電用コンデンサ１０７の低電位側端子が電源電位に切り替えられる。ここで、ＰＮＰ型トランジスタ１０６のコレクタ端子は、充電用コンデンサ１０７の低電位側端子と導体で接続されている。このため、コレクタ端子も電源電位に切り替えられる。
【００２２】
また、切り替え電位は、電源電位よりも所定量低い電位に定められている。これは、電源電位の振れを考慮してもＮＰＮ型トランジスタ１０５を支障なく動作させるためである。この切り替え電位は、例えば電源電位よりも数ボルト程度低い電位に定められる。この場合、電源電位に切り替わった直後において、ＰＮＰ型トランジスタ１０６におけるコレクタ端子の電位がベース端子の電位よりも高くなる。その結果、コレクタからベースに向かって通常とは逆方向に電流が流れ、動作が不安定になり、波形が歪むという問題があった。
【００２３】
＝＝＝本実施形態の駆動信号生成回路３０について＝＝＝
＜構成の概要について＞
このような事情に鑑み、本実施形態の駆動信号生成回路３０（容量性負荷の充放電回路）では次の構成を採っている。すなわち、図４に示す駆動信号生成回路３０において、第１切替回路３３（基準電位設定部の一種）は、波形信号Ｉｎｐｕｔ（アナログ信号の一種）の電位が閾値以上となった場合に、充電用コンデンサＣ１（蓄電素子の一種）が有する低電位側端子の電位を、グランド電位（第１基準電位の一種）からこのグランド電位よりも高い電源電位（第２基準電位の一種）に設定する。また、第２切替回路３４及び回生用ダイオードＤ２（電荷放出部の一種）は、ピエゾ素子ＰＺＴ（容量性負荷の一種）から電流増幅回路３２（充放電部の一種）を通じて流れ出た電荷を、充電用コンデンサＣ１の低電位側端子を介さずに放出する。
【００２４】
この駆動信号生成回路３０では、波形信号Ｉｎｐｕｔの電位が閾値以上になると、第１切替回路３３が、充電用コンデンサＣ１の低電位側端子の電位を電源電位に切り替えるため、波形信号Ｉｎｐｕｔの電位が電源電位よりも高くなってもピエゾ素子ＰＺＴの充電が行える。これにより、電源回路３５は、波形信号Ｉｎｐｕｔの最高電位よりも低い電位の電源を生成すれば足り、省電力化が図れる。そして、第２切替回路３４は、電流増幅回路３２を通じて流れ出た電荷を充電用コンデンサＣ１の低電位側端子を介さずに放出する。このため、低電位側端子の電位が電源電位に切り替わっても、電流増幅回路３２の電荷を放出する端子（ＰＮＰ型トランジスタＱ２のコレクタ端子）の電位は、波形信号Ｉｎｐｕｔの電位より高くならない。従って、コレクタからベースに電流が通常と逆方向に流れるという現象が起こらず、電流増幅回路３２を安定して動作させることができる。
【００２５】
＜構成の詳細について＞
以下、本実施形態の駆動信号生成回路３０について詳細に説明する。図４に示した駆動信号生成回路３０は、波形生成回路３１と、電流増幅回路３２と、第１切替回路３３と、第２切替回路３４と、電源回路３５と、充電用コンデンサＣ１と、逆流防止用ダイオードＤ１と、回生用ダイオードＤ２とを有する。
【００２６】
波形生成回路３１は、駆動信号ＣＯＭの電圧を示すデジタルデータをアナログ変換して、波形信号Ｉｎｐｕｔを生成する。波形信号Ｉｎｐｕｔは、駆動信号ＣＯＭの電圧と略等しい電圧のアナログ信号である。従って、波形生成回路３１は、アナログ信号を生成するアナログ信号生成部に相当する。波形生成回路３１は、ＤＡＣ回路３１ａと電圧増幅回路３１ｂとを有する。ＤＡＣ回路３１ａは、駆動信号ＣＯＭの電圧をデジタル値で示すＤＡＣデータをアナログ変換する。このＤＡＣデータは、プリンタ側コントローラ６０から時系列で出力される。すなわち、ＣＰＵ６２は、ＤＡＣデータをメモリ６３から順次読み出してＤＡＣ回路３１ａへ出力する。電圧増幅回路３１ｂは、ＤＡＣ回路３１ａでアナログ変換された信号の電圧を増幅し、波形信号Ｉｎｐｕｔとして出力する。本実施形態において、ＤＡＣ回路３１ａから出力される信号の最高電圧が３．３Ｖ程度であるのに対し、電圧増幅回路３１ｂから出力される信号の最高電圧が４０Ｖ程度である。
【００２７】
電流増幅回路３２は、波形生成回路３１で生成された波形信号Ｉｎｐｕｔの電流を増幅し、駆動信号ＣＯＭとして出力する。駆動信号ＣＯＭは、ピエゾ素子ＰＺＴの充放電に用いられる。すなわち、この駆動信号ＣＯＭにより、ピエゾ素子ＰＺＴが有する駆動電極４５の電位が波形信号Ｉｎｐｕｔの電位とほぼ同じになるように電流が流れる。従って、電流増幅回路３２は、ピエゾ素子ＰＺＴの電位が波形信号Ｉｎｐｕｔの電位変化パターンに倣って変化するように、ピエゾ素子ＰＺＴに対する充放電を行う充放電部の一種に相当する。本実施形態における電流増幅回路３２は、プッシュプル接続されたＮＰＮ型トランジスタＱ１及びＰＮＰ型トランジスタＱ２の組を有している。ＮＰＮ型トランジスタＱ１は、駆動信号ＣＯＭの電位上昇時に動作するものであり、充電用トランジスタの一種である。ＰＮＰ型トランジスタＱ２は、電位下降時に動作するものであり、放電用トランジスタの一種である。この電流増幅回路３２において、駆動電極４５の電位が波形信号Ｉｎｐｕｔの電位よりも低ければ、ＮＰＮ型トランジスタＱ１が動作して駆動電極４５へ向けて電流を流し、ピエゾ素子ＰＺＴを充電する。このとき、ＮＰＮ型トランジスタＱ１のコレクタ端子は、充放電部が有する電荷流入端子として機能する。すなわち、ピエゾ素子ＰＺＴの充電時において、電荷はコレクタ端子から流入する。一方、駆動電極４５の電位が波形信号Ｉｎｐｕｔの電位よりも高ければ、ＰＮＰ型トランジスタＱ２が動作して駆動電極４５側から電流を流し、ピエゾ素子ＰＺＴを放電する。このとき、ＰＮＰ型トランジスタＱ２のコレクタ端子は電荷放出端子として機能する。すなわち、ピエゾ素子ＰＺＴの放電時において、電荷はコレクタ端子から放出される。その結果、駆動電極４５の電位が波形信号Ｉｎｐｕｔの電位変化パターンに倣って変化する。
【００２８】
第１切替回路３３は、基準電位設定部の一種に相当し、充電用コンデンサＣ１の低電位側端子の電位を、第１基準電位の一種であるグランド電位と第２基準電位の一種である電源電位との間で切り替える。また、第２切替回路３４は回生用ダイオードＤ２とともに電荷放出部を構成し、ピエゾ素子ＰＺＴの放電時にＰＮＰ型トランジスタＱ２のコレクタ端子から流れ出た電荷を、充電用コンデンサＣ１の低電位側端子を介さずに放出する。なお、第１切替回路３３及び第２切替回路３４の具体的構成や動作については後で説明する。
【００２９】
充電用コンデンサＣ１は、蓄電素子の一種であり、ピエゾ素子ＰＺＴの充電時における電流源となる。充電用コンデンサＣ１は、一方の電極に接続された高電位側端子と、他方の電極に接続された低電位側端子とを有する。高電位側端子は、ピエゾ素子ＰＺＴの充電時に電流が流れる経路に接続されている。具体的には、ＮＰＮ型トランジスタＱ１のコレクタ端子と逆流防止用ダイオードＤ１のカソード端子とを接続する導体に接続されている。低電位側端子は、第１切替回路３３に接続されている。この充電用コンデンサＣ１は、低電位側端子の電位が電源電位に切り替えられた場合に、ピエゾ素子ＰＺＴを充電するための電流源となる。すなわち、ピエゾ素子ＰＺＴは、充電用コンデンサＣ１の高電位側端子から流れ出た電荷によって充電される。
【００３０】
逆流防止用ダイオードＤ１は、電源回路３５と充電用コンデンサＣ１の間に設けられている。この逆流防止用ダイオードＤ１は、充電用コンデンサＣ１の高電位側端子の電位が電源電位よりも高くなった場合において、高電位側端子から電源回路３５への電荷の移動を阻止する。このため、逆流防止用ダイオードＤ１は、アノード端子が電源回路３５側に、カソード端子が充電用コンデンサＣ１側に向いた状態で設けられている。本実施形態の逆流防止用ダイオードＤ１は、ショットキーダイオードによって構成されている。これは、ショットキーダイオードの順方向電圧が通常のダイオードの順方向電圧よりも小さいからである。順方向電圧が小さいことで損失を抑制できる。
【００３１】
回生用ダイオードＤ２は、ＰＮＰ型トランジスタＱ２を通じてピエゾ素子ＰＺＴから放出された電荷の電源回路３５側への移動を許容し、反対側への移動は許容しない。回生用ダイオードＤ２のアノード端子は第２切替回路３４に接続され、カソード端子は、導体を介して電源回路３５に接続されている。本実施形態の回生用ダイオードＤ２もまた、ショットキーダイオードによって構成されている。これも、損失を抑制するためである。そして、電源回路３５へ移動した電荷は、充電用コンデンサＣ１やピエゾ素子ＰＺＴへの充電に再度用いられる。
【００３２】
電源回路３５は、電源部の一種であってピエゾ素子ＰＺＴの充電時における電流源となる。この実施形態における電源回路３５は、電圧２０Ｖの電源（以下２０Ｖ電源ともいう）を生成する。そして、電源の出力段には電源用コンデンサ３５ａが設けられている。
【００３３】
＜第１切替回路３３の詳細について＞
図５に示すように、第１切替回路３３は、電源側切替部３３ａとグランド側切替部３３ｂとを有する。電源側切替部３３ａは、充電用コンデンサＣ１の低電位側端子を電源電位（第２基準電位の一種）にする際に動作する部分である。この電源側切替部３３ａは、２つのＰＮＰ型トランジスタＱ３，Ｑ４、コンパレータＣＰ１、３つの抵抗Ｒ１〜Ｒ３を有する。
【００３４】
ＰＮＰ型トランジスタＱ３，Ｑ４は、ダーリントン構成をしていて、充電用コンデンサＣ１の低電位側端子を電源回路３５に接続するための電源側スイッチ素子に相当する。本実施形態において、ＰＮＰ型トランジスタＱ３のエミッタ端子には２０Ｖ電源が供給され、コレクタ端子は充電用コンデンサＣ１の低電位側端子に接続されている。また、ＰＮＰ型トランジスタＱ４のエミッタ端子はＰＮＰ型トランジスタＱ３のベース端子に接続され、コレクタ端子はＰＮＰ型トランジスタＱ３のコレクタ端子（充電用コンデンサＣ１の低電位側端子）に接続されている。コンパレータＣＰ１は、電源側スイッチ信号出力部の一種であり、ＰＮＰ型トランジスタＱ３，Ｑ４によるスイッチ動作を制御するための電源側スイッチ信号を出力する。本実施形態では、コンパレータＣＰ１の比較信号用端子（＋端子）に電位が１５Ｖで一定の電源側比較信号が入力され、入力信号用端子（−端子）に、波形信号Ｉｎｐｕｔが入力されている。また、コンパレータＣＰ１の出力は入力端子電圧の大小に従い、２０Ｖかグランドになるように構成されている。抵抗Ｒ１は、コンパレータＣＰ１の出力端子とＰＮＰ型トランジスタＱ４のベース端子との間に設けられており電流を制限し、Ｑ４のベース電位を適切な範囲にする。抵抗Ｒ２は、電源回路３５とＰＮＰ型トランジスタＱ４のベース端子との間に設けられており、ＰＮＰ型トランジスタＱ４を動作させない場合に、ＰＮＰ型トランジスタＱ４のベース端子を電源電位にする。抵抗Ｒ３は、電源回路３５とＰＮＰ型トランジスタＱ３のベース端子との間に設けられており、ＰＮＰ型トランジスタＱ３を動作させない場合に、ＰＮＰ型トランジスタＱ３のベース端子を電源電位にする。
【００３５】
この電源側切替部３３ａでは、波形信号Ｉｎｐｕｔの電位が電源側比較信号の電位（１５Ｖ）よりも低い場合に、コンパレータＣＰ１から出力される電源側スイッチ信号は電源電位（２０Ｖ）になる。また、波形信号Ｉｎｐｕｔの電位が電源側比較信号の電位よりも高い場合に、電源側スイッチ信号はグランド電位になる。この電源側スイッチ信号は、抵抗Ｒ１を通じてＰＮＰ型トランジスタＱ４のベース端子に印加される。ここで、電源側スイッチ信号が電源電位の場合、ＰＮＰ型トランジスタＱ４のベース端子とエミッタ端子がともに電源電位になり、ＰＮＰ型トランジスタＱ４は動作せず、したがって、ＰＮＰ型トランジスタＱ３のベース端子もエミッタ端子も電源電位であるため、結局、ＰＮＰ型トランジスタＱ３，Ｑ４は動作しない。これにより、充電用コンデンサＣ１の低電位側端子と電源回路３５は接続されない。一方、電源側スイッチ信号がグランド電位の場合、ＰＮＰ型トランジスタＱ３のエミッタ端子の電位よりも十分に低くなるので、ＰＮＰ型トランジスタＱ３，Ｑ４が動作し、充電用コンデンサＣ１の低電位側端子と電源回路３５とを接続する。その結果、充電用コンデンサＣ１の低電位側端子は電源電位（２０Ｖ）に設定される。
【００３６】
従って、電源電位となった電源側スイッチ信号は、電源側スイッチ素子を非導通状態にするためのオフ信号に相当し、グランド電位となった電源側スイッチ信号は、電源側スイッチ素子を導通状態にするためのオン信号に相当する。また、電源側比較信号の電位は、充電用コンデンサＣ１が有する低電位側端子の電位を、グランド電位から電源電位に設定する際の閾値（第１閾値）に相当する。
【００３７】
次に、グランド側切替部３３ｂについて説明する。グランド側切替部３３ｂは、充電用コンデンサＣ１の低電位側端子をグランド電位（第１基準電位の一種）にする際に動作する部分である。このグランド側切替部３３ｂは、２つのＮＰＮ型トランジスタＱ５，Ｑ６、コンパレータＣＰ２、３つの抵抗Ｒ４〜Ｒ６を有する。
【００３８】
ＮＰＮ型トランジスタＱ５，Ｑ６は、充電用コンデンサＣ１の低電位側端子をグランドに接続するためのグランド側スイッチ素子に相当する。すなわち、ＮＰＮ型トランジスタＱ６のコレクタ端子は充電用コンデンサＣ１の低電位側端子に接続され、エミッタ端子にはグランドに接続されている。また、ＮＰＮ型トランジスタＱ５のコレクタ端子はＮＰＮ型トランジスタＱ６のコレクタ端子（充電用コンデンサＣ１の低電位側端子）に接続され、エミッタ端子はＮＰＮ型トランジスタＱ６のベース端子に接続されている。コンパレータＣＰ２は、グランド側スイッチ信号出力部の一種であり、ＮＰＮ型トランジスタＱ５，Ｑ６によるスイッチ動作を制御するためのグランド側スイッチ信号を出力する。本実施形態では、コンパレータＣＰ２の比較信号用端子（＋端子）に電位が５Ｖで一定のグランド側比較信号が入力され、入力信号用端子（−端子）に、波形信号Ｉｎｐｕｔが入力されている。また、コンパレータＣＰ２の出力は入力端子電圧の大小に従い、２０Ｖかグランドになるように構成されている。抵抗Ｒ４は、コンパレータＣＰ２の出力端子とＮＰＮ型トランジスタＱ５のベース端子との間に設けられており電流を制限し、Ｑ４のベース電位を適切な範囲にする。抵抗Ｒ５は、ＮＰＮ型トランジスタＱ５のベース端子とグランドとの間に設けられており、ＮＰＮ型トランジスタＱ５を動作させない場合に、ＮＰＮ型トランジスタＱ５のベース端子をグランド電位にする。抵抗Ｒ６は、ＮＰＮ型トランジスタＱ６のベース端子とグランドとの間に設けられており、ＮＰＮ型トランジスタＱ６を動作させない場合に、ＮＰＮ型トランジスタＱ６のベース端子をグランド電位にする。
【００３９】
このグランド側切替部３３ｂでは、波形信号Ｉｎｐｕｔの電位がグランド側比較信号の電位（５Ｖ）よりも低い場合に、コンパレータＣＰ２から出力されるグランド側スイッチ信号は電源電位（２０Ｖ）になる。また、波形信号Ｉｎｐｕｔの電位がグランド側比較信号の電位よりも高い場合に、グランド側スイッチ信号はグランド電位になる。このグランド側スイッチ信号は、抵抗Ｒ４を通じてＮＰＮ型トランジスタＱ５のベース端子に印加される。ここで、グランド側スイッチ信号が電源電位の場合、ＮＰＮ型トランジスタＱ５のベース端子の電位が上昇し、ＮＰＮ型トランジスタＱ５は動作し、ＮＰＮ型トランジスタＱ６のエミッタ端子がグランド電位であるため、結局、ダーリントン構成のＮＰＮ型トランジスタＱ５，Ｑ６が動作し、充電用コンデンサＣ１の低電位側端子をグランドに接続する。その結果、充電用コンデンサＣ１の低電位側端子はグランド電位に設定される。一方、グランド側スイッチ信号がグランド電位の場合、ＮＰＮ型トランジスタＱ５のベース端子とエミッタ端子がともにグランド電位であるため、ＮＰＮ型トランジスタＱ５は動作をしない。そして、ＮＰＮ型トランジスタＱ６のベース端子とエミッタ端子はともにグランド電位になり、結局、ＮＰＮ型トランジスタＱ５，Ｑ６は動作をせず、充電用コンデンサＣ１の低電位側端子とグランドは接続されない。
【００４０】
従って、電源電位となったグランド側スイッチ信号は、グランド側スイッチ素子を導通状態にするためのオン信号に相当し、グランド電位となったグランド側スイッチ信号は、グランド側スイッチ素子を非導通状態にするためのオフ信号に相当する。また、グランド側比較信号の電位は、充電用コンデンサＣ１が有する低電位側端子の電位を、電源電位からグランド電位に設定する際の閾値（第２閾値）に相当する。
【００４１】
このように、本実施形態の第１切替回路３３では、波形信号Ｉｎｐｕｔの電位がグランド側比較信号の電位（５Ｖ）よりも低い場合、充電用コンデンサＣ１の低電位側端子がグランド電位に設定され、波形信号Ｉｎｐｕｔの電位が波形信号Ｉｎｐｕｔの電位が電源側比較信号の電位（１５Ｖ）よりも高い場合、充電用コンデンサＣ１の低電位側端子が電源電位に設定される。
【００４２】
＜第２切替回路３４の詳細について＞
第２切替回路３４は、２つのＮＰＮ型トランジスタＱ７，Ｑ８、コンパレータＣＰ３、３つの抵抗Ｒ７〜Ｒ９を有する。ＮＰＮ型トランジスタＱ７，Ｑ８は、ＰＮＰ型トランジスタＱ２から放出された電荷をグランドへ流す際に動作する放電用スイッチ素子に相当する。すなわち、ＮＰＮ型トランジスタＱ８のコレクタ端子はＰＮＰ型トランジスタＱ２のコレクタ端子に接続され、エミッタ端子はグランドに接続されている。また、ＮＰＮ型トランジスタＱ７のコレクタ端子はＮＰＮ型トランジスタＱ８のコレクタ端子（ＰＮＰ型トランジスタＱ２のコレクタ端子）に接続され、エミッタ端子はＮＰＮ型トランジスタＱ８のベース端子に接続されている。コンパレータＣＰ３は、放電用スイッチ信号出力部の一種であり、ＮＰＮ型トランジスタＱ７，Ｑ８によるスイッチ動作を制御するための放電用スイッチ信号を出力する。本実施形態では、コンパレータＣＰ３の比較信号用端子（＋端子）に電位が２２Ｖで一定の放電用比較信号が入力され、入力信号用端子（−端子）に、波形信号Ｉｎｐｕｔが入力されている。また、コンパレータＣＰ３の出力は入力端子電圧の大小に従い、２０Ｖかグランドになるように構成されている。抵抗Ｒ７は、コンパレータＣＰ３の出力端子とＮＰＮ型トランジスタＱ７のベース端子との間に設けられており電流を制限し、Ｑ７のベース電位を適切な範囲にする。抵抗Ｒ８は、ＮＰＮ型トランジスタＱ７のベース端子とグランドとの間に設けられており、ＮＰＮ型トランジスタＱ７を動作させない場合に、ＮＰＮ型トランジスタＱ７のベース端子をグランド電位にする。抵抗Ｒ９は、ＮＰＮ型トランジスタＱ８のベース端子とグランドとの間に設けられており、ＮＰＮ型トランジスタＱ８を動作させない場合に、ＮＰＮ型トランジスタＱ８のベース端子をグランド電位にする。
【００４３】
この第２切替回路３４では、波形信号Ｉｎｐｕｔの電位が放電用比較信号の電位（２２Ｖ）よりも低い場合に、コンパレータＣＰ３から出力される放電用スイッチ信号は電源電位（２０Ｖ）になる。また、波形信号Ｉｎｐｕｔの電位が放電用比較信号の電位よりも高い場合に、放電用スイッチ信号はグランド電位になる。この放電用スイッチ信号は、抵抗Ｒ７を通じてＮＰＮ型トランジスタＱ７のベース端子に印加される。ここで、放電用スイッチ信号が電源電位の場合、ＮＰＮ型トランジスタＱ７のベース端子の電位が上昇し、ＮＰＮ型トランジスタＱ７は動作し、ＮＰＮ型トランジスタＱ８のエミッタ端子がグランド電位であるため、結局、ダーリントン構成のＮＰＮ型トランジスタＱ７，Ｑ８が動作し、ＰＮＰ型トランジスタＱ２のコレクタ端子をグランドに接続する。一方、放電用スイッチ信号がグランド電位の場合、ＮＰＮ型トランジスタＱ７のベース端子とエミッタ端子がともにグランド電位であるため、ＮＰＮ型トランジスタＱ７は動作をしない。そして、ＮＰＮ型トランジスタＱ８のベース端子とエミッタ端子がともにグランド電位であるため、ＮＰＮ型トランジスタＱ８も動作をしない。このように、ＮＰＮ型トランジスタＱ７，Ｑ８は動作をせず、ＰＮＰ型トランジスタＱ２のコレクタ端子とグランドは接続されない。従って、電源電位となった放電用スイッチ信号は、グランド側スイッチ素子を導通状態にするためのオン信号に相当し、グランド電位となったグランド側スイッチ信号は、グランド側スイッチ素子を非導通状態にするためのオフ信号に相当する。また、放電用比較信号の電位は、ＰＮＰ型トランジスタＱ２のコレクタ端子を通じて流れ出た電荷を、電源回路３５へ放出するかグランドへ放出するかを定めるための他の閾値（第３閾値）に相当する。
【００４４】
このように、本実施形態の第２切替回路３４では、波形信号Ｉｎｐｕｔの電位が放電用比較信号の電位（２２Ｖ）よりも低い場合、ＰＮＰ型トランジスタＱ２のコレクタ端子がグランドに接続され、ピエゾ素子ＰＺＴの放電時にＰＮＰ型トランジスタＱ２のコレクタ端子から放出された電荷はグランドへ流れる。一方、波形信号Ｉｎｐｕｔの電位が放電用比較信号の電位よりも高い場合、ＰＮＰ型トランジスタＱ２のコレクタ端子から放出された電荷は、回生用ダイオードＤ２を通って電源回路３５に流れ込む。そして、電源用コンデンサ３５ａに蓄えられる。
【００４５】
＜駆動信号生成回路３０の動作について＞
次に、駆動信号生成回路３０の動作について説明する。ここで、図６から図１１は、駆動信号生成回路３０の動作を説明する図である。すなわち、図６は、初期状態における電荷の流れを説明する図である。図７は、電源回路３５からピエゾ素子ＰＺＴが充電されている場合を説明する図である。図８は、充電用コンデンサ充電用コンデンサＣ１からピエゾ素子ＰＺＴが充電されている場合を説明する図である。図９は、ピエゾ素子ＰＺＴから放出された電荷が電源回路３５へ移動する場合を説明する図である。図１０は、ピエゾ素子ＰＺＴから放出された電荷がグランドへ移動する場合を説明する図である。図１１Ａは、波形信号Ｉｎｐｕｔの電位（実線，符号Ｉｎｐｕｔで示す）、充電用コンデンサＣ１の低電位側端子の電位（点線，符号充電用コンデンサＣ１（Ｌ）で示す）、及び、充電用コンデンサＣ１の高電位側端子の電位（一点鎖線，符号充電用コンデンサＣ１（Ｈ）で示す）を示した図である。図１１Ｂは、充電用コンデンサＣ１の高電位側端子の電位、及び、ＰＮＰ型トランジスタＱ２のコレクタ端子の電位（点線，符号ＰＮＰ型トランジスタＱ２（Ｃ）で示す）を示した図である。なお、図６から図１０において、太線は電荷の主な移動経路を示している。
【００４６】
図６に示す初期状態、すなわち、波形信号Ｉｎｐｕｔの繰り返し周期における最初の状態（図１１Ａ等における０μｓの状態）について説明する。初期状態において、波形信号Ｉｎｐｕｔの電位は３Ｖ程度である。すなわち、電源側比較信号の電位（１５Ｖ）よりも低く、グランド側比較信号の電位（５Ｖ）よりも低い。このため、電源側切替部３３ａのＰＮＰ型トランジスタＱ３，Ｑ４は動作せず、グランド側切替部３３ｂのＮＰＮ型トランジスタＱ５，Ｑ６が動作する。これにより、充電用コンデンサＣ１の低電位側端子はグランドに接続され、高電位側端子は逆流防止用ダイオードＤ１を通じて電源回路３５に接続される。すなわち、充電用コンデンサＣ１は電源回路３５によって充電された状態になる。また、波形信号Ｉｎｐｕｔの電位が放電用比較信号の電位（２２Ｖ）よりも低いのでＮＰＮ型トランジスタＱ７，Ｑ８も動作し、ＰＮＰ型トランジスタＱ２のコレクタ端子をグランドに接続する。この状態は、波形信号Ｉｎｐｕｔの電位が上昇するまでの期間（図１１Ａ等の例では２μｓ経過するまでの期間）に亘って継続される。
【００４７】
次に、図７に示す充電状態、すなわち、電源回路３５からピエゾ素子ＰＺＴにＮＰＮ型トランジスタＱ１を通して直接充電されている状態について説明する。この充電状態では、波形信号Ｉｎｐｕｔの電位上昇によってＮＰＮ型トランジスタＱ１が動作し、逆流防止用ダイオードＤ１を介して電源回路３５からピエゾ素子ＰＺＴへ電流が流れ込む。そして、波形信号Ｉｎｐｕｔの電位が上昇して５Ｖよりも高くなると、グランド側切替部３３ｂのＮＰＮ型トランジスタＱ５，Ｑ６も動作しなくなる。ここで、波形信号Ｉｎｐｕｔの電位が電源側比較信号の電位よりも低いことから、電源側切替部３３ａのＰＮＰ型トランジスタＱ３，Ｑ４も動作しない。すなわち、各トランジスタＱ３〜Ｑ６は、充電用コンデンサＣ１の低電位側端子の電位を定めるための動作をしていない。この充電状態でも、波形信号Ｉｎｐｕｔの電位が放電用比較信号の電位よりも低いため、ＰＮＰ型トランジスタＱ２のコレクタ端子はグランドに接続されている。この状態は、波形信号Ｉｎｐｕｔの電位が電源側比較信号の電位よりも高くなるまでの期間（図１１Ａ等の例では約３μｓ経過するまでの期間）に亘って継続される。
【００４８】
次に、図８に示す充電状態、すなわち、充電用コンデンサＣ１からピエゾ素子ＰＺＴが充電されている状態について説明する。この充電状態では、波形信号Ｉｎｐｕｔの電位が電源側比較信号の電位よりも高くなっているので、ＰＮＰ型トランジスタＱ３，Ｑ４が動作をする。ＰＮＰ型トランジスタＱ３，Ｑ４の動作により、充電用コンデンサＣ１の低電位側端子が電源電位（２０Ｖ）に定められ、その分だけ高電位側端子の電位が上昇する。すなわち、充電用コンデンサＣ１の充電電圧（低電位側端子と高電位側端子の電位差）は、図６の初期状態で定まり、ほぼ２０Ｖである。また、高電位側端子と電源回路３５との間には逆流防止用ダイオードＤ１が設けられているので、高電位側端子から電源回路３５側への電荷の移動は阻止される。このため、グランド電位を基準にした場合、充電用コンデンサＣ１の高電位側端子の電位は４０Ｖになる。その結果、波形信号Ｉｎｐｕｔの電位が電源電位より高くなっても、充電用コンデンサＣ１によってピエゾ素子ＰＺＴを充電できる。
【００４９】
また、この充電状態において、波形信号Ｉｎｐｕｔの電位が放電用比較信号の電位よりも高くなると、ＮＰＮ型トランジスタＱ７，Ｑ８が動作をしなくなる。このとき、ＰＮＰ型トランジスタＱ２のコレクタ端子の電位を積極的に決める回路要素がなくなる。図１１Ｂの例では、波形信号Ｉｎｐｕｔの電位が放電用比較信号の電位よりも高くなったタイミングで、ＰＮＰ型トランジスタＱ２のコレクタ端子が電源電位まで上昇している。これは、回生用ダイオードＤ２やＰＮＰ型トランジスタＱ２をはじめとする他の回路要素が何らかの動作をしたためと考えられる。そして、この状態は、波形信号Ｉｎｐｕｔの電位が電源側比較信号の電位よりも高くなっている期間であって、波形信号Ｉｎｐｕｔの電位が上昇している期間（図１１Ａ等の例では４μｓ経過するまでの期間）に亘って継続される。
【００５０】
次に、図９に示す放電状態、すなわち、充電状態のピエゾ素子ＰＺＴから放出された電荷が、回生用ダイオードＤ２を通じて電源回路３５へ戻されている状態について説明する。この放電状態では、依然として波形信号Ｉｎｐｕｔの電位が放電用比較信号の電位よりも高いため、ＮＰＮ型トランジスタＱ７，Ｑ８は動作をしていない。ここで、ピエゾ素子ＰＺＴの電位は電源電位よりも高いため、ＰＮＰ型トランジスタＱ２のコレクタ端子から放出された電荷は、回生用ダイオードＤ２を通って電源回路３５へ流れ込み、電源用コンデンサ３５ａに蓄えられる。蓄えられた電荷は、その後に行われる充電用コンデンサＣ１の充電やピエゾ素子ＰＺＴの充電に用いられる。図１１Ａ等の例では、この放電状態が６μｓから約７μｓ経過するまでの期間に亘って継続している。なお、符号Ａで示すように、この期間において充電用コンデンサＣ１の低電位側端子の電位が２０Ｖを越えているが、これは、回生用ダイオードＤ２の電圧降下分が２０Ｖに足されているものである。
【００５１】
次に、図１０に示す放電状態、すなわち、ピエゾ素子ＰＺＴから放出された電荷がグランドに流れる状態について説明する。波形信号Ｉｎｐｕｔの電位が下がり、放電用比較信号の電位よりも低くなると、ＮＰＮ型トランジスタＱ７，Ｑ８が動作をする。これにより、ＰＮＰ型トランジスタＱ２のコレクタ端子はグランドに接続される。ここで、放電用比較信号の電位は電源電位よりも高いため、ＰＮＰ型トランジスタＱ２のベース端子の電位がコレクタ端子の電位（電源電位）よりも低くなる前に、ＰＮＰ型トランジスタＱ２のベース端子の電位がグランド電位に調整される。この状態は、波形信号Ｉｎｐｕｔの電位が下がりきるまで継続される。図１１Ａ等の例では、８μｓ経過するまでの期間に亘って、この放電状態が継続されている。そして、波形信号Ｉｎｐｕｔの電位がグランド側比較信号の電位よりも低くなると、ＮＰＮ型トランジスタＱ５及びＮＰＮ型トランジスタＱ６が動作する。これにより、充電用コンデンサＣ１の低電位側端子がグランド電位になる。
【００５２】
＜まとめ＞
以上説明したように、本実施形態の駆動信号生成回路３０によれば、波形信号Ｉｎｐｕｔの電位に応じて、第１切替回路３３が充電用コンデンサＣ１の低電位側端子の電位をグランド電位と電源電位とに切り替える。このため、波形信号Ｉｎｐｕｔの電位が電源電位よりも高くなってもピエゾ素子ＰＺＴを充電できる。その際に、電源回路３５は、波形信号Ｉｎｐｕｔにおける最高電位よりも低い電位の２０Ｖ電源を生成すれば足り、省電力化が図れる。そして、第２切替回路３４は、電流増幅回路３２を通じて流れ出た電荷を充電用コンデンサＣ１の低電位側端子を介さずに放出するため、この低電位側端子の電位が電源電位に設定された際に、この第２基準電位が容量性負荷の電位よりも高くなっても、充放電部の動作を安定化できる。すなわち、図１１Ａにおける３μｓあたりで、符号Ｃ１（Ｌ）で示す充電用コンデンサＣ１の低電位側端子の電位がＩｎｐｕｔよりも高くなる。このとき、図３のような参考例の回路であると、トランジスタ１０６のコレクタ−ベース間のＰＮ接合にコレクタ端子からベース端子に向かい電流が流れてしまう。この電流は、通常と逆方向であるため波形の歪み等の影響がある。これに対して本実施形態では、ＰＮＰ型トランジスタＱ２のコレクタ端子は、このタイミングにおいてグランド電位であり、このような問題を起こさない。
【００５３】
また、第２切替回路３４は、波形信号Ｉｎｐｕｔの電位が放電用比較信号の電位よりも高い場合に、電流増幅回路３２から放出された電荷を電源回路３５へ移動させ、放電用比較信号の電位よりも低い場合に、電荷をグランドへ放出する。このように、ピエゾ素子ＰＺＴから放出された電荷が電源に戻されて回生されるため、省電力化が図れる。
【００５４】
また、ＰＮＰ型トランジスタＱ２のコレクタ端子と電源回路３５との間に回生用ダイオードＤ２を設け、ＰＮＰ型トランジスタＱ２のコレクタ端子とグランドとの間に第２切替回路３４を設けているので、波形信号Ｉｎｐｕｔの電位に応じてピエゾ素子ＰＺＴからの電荷の放出先が定まるので、制御の簡素化が図れる。そして、第２切替回路３４には、スイッチ素子としてのＮＰＮ型トランジスタＱ７及びＮＰＮ型トランジスタＱ８とスイッチ信号出力部としてのコンパレータＣＰ３とを用いているので、回路構成の簡素化が図れる。
【００５５】
また、第１切替回路３３は、充電用コンデンサＣ１の低電位側端子を第１基準電位に設定するに際し、低電位側端子をグランドに接続している。また、充電用コンデンサＣ１を第２基準電位に設定するに際し、低電位側端子を電源回路３５に接続している。このようにすることで、特別な電位を生成するための回路が不要となり、回路構成を簡素化できる。
【００５６】
また、電源回路３５と充電用コンデンサＣ１の高電位側端子との間に、アノード端子が電源回路３５に接続され、カソード端子が高電位側端子に接続された逆流防止用ダイオードを設けているので、高電位側端子の電位が電源電位よりも高くなっても、充電用コンデンサＣ１から電源回路３５側へ向かう電荷の流れが阻止される。このため、制御の容易化や構成の簡素化が図れる。
【００５７】
また、波形信号Ｉｎｐｕｔが電源電圧を跨いで、上下するような波形の場合、図３のような参考例の回路では、充電用コンデンサＣ１の端子電圧が、閾値を跨ぐたびに上下し、この動作が回路にノイズを生む。この点、本実施形態においては、充電用コンデンサＣ１の端子電圧が高くなっていて、しかも、ＰＮＰ型トランジスタＱ２のコレクタ電位がグランドである状態を作ることができるので、ノイズを生む回数が減る。
【００５８】
＝＝＝第２実施形態＝＝＝
第１実施形態の駆動信号生成回路３０では、各スイッチ素子（トランジスタＱ３〜Ｑ８）を、スイッチ信号出力部（コンパレータＣＰ１〜ＣＰ３）からのスイッチ信号で動作させていた。ここで、スイッチ信号出力部は、コンパレータＣＰ１〜ＣＰ３に限られるものではない。例えば、トランジスタやダイオードを用いて構成することができる。以下、このようにした第２実施形態について説明する。
【００５９】
図１２は、第２実施形態における駆動信号生成回路３０を説明する図であり、第１実施形態における図５に対応している。なお、図１２において、第１実施形態と同じ素子には同じ符号を付して説明は省略する。
【００６０】
この第１切替回路３３もまた、電源側切替部３３ａとグランド側切替部３３ｂとを有する。電源側切替部３３ａは、ＰＮＰ型トランジスタＱ３，Ｑ４、ＮＰＮ型トランジスタＱ１１、ツェナーダイオードＤ１１、抵抗Ｒ１〜Ｒ３，Ｒ１１を有する。第１実施形態と比較すると、コンパレータＣＰ１がなく、ＮＰＮ型トランジスタＱ１１、ツェナーダイオードＤ１１、抵抗Ｒ１１が設けられている。ＮＰＮ型トランジスタＱ１１は、ベース端子が抵抗Ｒ１１を介して波形信号Ｉｎｐｕｔ用の導体に接続されている。この抵抗Ｒ１１は電流を制限する。そして、ＮＰＮ型トランジスタＱ１１のコレクタ端子が抵抗Ｒ１に接続され、エミッタ端子がツェナーダイオードＤ１１のカソード端子に接続されている。ツェナーダイオードＤ１１は、アノード端子がグランドに接続されている。
【００６１】
この電源側切替部３３ａにおいて、ＮＰＮ型トランジスタＱ１１のエミッタ端子の電位はツェナーダイオードＤ１１のツェナー電圧によって定められる。このＮＰＮ型トランジスタＱ１１のベース端子は波形信号Ｉｎｐｕｔの電位になるため、波形信号Ｉｎｐｕｔの電位がＮＰＮ型トランジスタＱ１１のエミッタ端子の電位よりも高くなると、ＮＰＮ型トランジスタＱ１１が動作する。ここで、ＰＮＰ型トランジスタＱ４のベース端子に着目すると、ＮＰＮ型トランジスタＱ１１が動作をしていない状態では、抵抗Ｒ２を通じて２０Ｖ電源が供給されている。そして、ＰＮＰ型トランジスタＱ３のコレクタ端子にも２０Ｖ電源が供給されているので、ＰＮＰ型トランジスタＱ３，Ｑ４は動作をしない。一方、ＮＰＮ型トランジスタＱ１１が動作をしている状態では、ＰＮＰ型トランジスタＱ４のベース端子の電位がツェナーダイオードＤ１１のカソード端子の電位になる。この電位は、電源電位よりも十分に低い（例えば１５Ｖ）ので、ＰＮＰ型トランジスタＱ３，Ｑ４が動作をする。これにより、充電用コンデンサＣ１の低電位側端子の電位が電源電位になる。
【００６２】
グランド側切替部３３ｂは、ＮＰＮ型トランジスタＱ５，Ｑ６、ＰＮＰ型トランジスタＱ１２、ツェナーダイオードＤ１２，ダイオードＤ１３、抵抗Ｒ４〜Ｒ６、Ｒ１２，Ｒ１３を有する。第１実施形態と比較すると、コンパレータＣＰ２がなく、ＰＮＰ型トランジスタＱ１２、ツェナーダイオードＤ１２、ダイオードＤ１３、抵抗Ｒ１２、抵抗Ｒ１３が設けられている。ＰＮＰ型トランジスタＱ１２は、ベース端子がダイオードＤ１３及び抵抗Ｒ１２を介して波形信号Ｉｎｐｕｔ用の導体に接続されている。ダイオードＤ１３は、波形信号Ｉｎｐｕｔの電位がＰＮＰ型トランジスタＱ１２のベース端子の電位よりも高くなった場合に、ＰＮＰ型トランジスタＱ１２を保護すべく設けられている。抵抗Ｒ１２は電流を制限するために設けられている。ＰＮＰ型トランジスタＱ１２のコレクタ端子はＮＰＮ型トランジスタＱ５のベース端子に接続され、エミッタ端子は抵抗Ｒ４を介してツェナーダイオードＤ１２のアノード端子に接続されている。このツェナーダイオードＤ１２のカソード端子は電源回路３５に接続されている。抵抗Ｒ１３は、ＰＮＰ型トランジスタＱ１２のエミッタ端子とベース端子の間に設けられており、ＰＮＰ型トランジスタＱ１２が動作をしていない状態において両端子の電位を揃えている。
【００６３】
このグランド側切替部３３ｂにおいて、波形信号Ｉｎｐｕｔの電位が（２０Ｖ−ツェナーダイオードＤ１２のツェナー電圧）よりも高い場合、ＰＮＰ型トランジスタＱ１２は動作しない。一方、波形信号Ｉｎｐｕｔの電位が（２０Ｖ−ツェナーダイオードＤ１２のツェナー電圧）よりも低い場合、ＰＮＰ型トランジスタＱ１２は動作する。ここで、ＮＰＮ型トランジスタＱ５のベース端子に着目すると、ＰＮＰ型トランジスタＱ１２が動作をしていない状態では、抵抗Ｒ５を通じてグランド電位になっている。そして、ＮＰＮ型トランジスタＱ６のコレクタ端子もグランドに接続されているので、ＮＰＮ型トランジスタＱ５，Ｑ６は動作をしない。一方、ＰＮＰ型トランジスタＱ１２が動作をしている状態において、ＮＰＮ型トランジスタＱ５のベース端子の電位は上昇するが、この電位は、グランド電位よりも十分に高い（例えば５Ｖ）ので、ＮＰＮ型トランジスタＱ５，Ｑ６が動作をする。これにより、充電用コンデンサＣ１の低電位側端子の電位がグランド電位になる。
【００６４】
第２切替回路３４は、ＮＰＮ型トランジスタＱ７´，Ｑ８´、ＰＮＰ型トランジスタＱ１３、ダイオードＤ１４、抵抗Ｒ１４〜Ｒ１７を有する。ＮＰＮ型トランジスタＱ７´，Ｑ８´は、第１実施形態のＮＰＮ型トランジスタＱ７，Ｑ８と同様に放電用スイッチ素子に相当する。ＰＮＰ型トランジスタＱ１３は、ベース端子がダイオードＤ１４を介して電源回路３５に接続され、エミッタ端子が抵抗Ｒ１４を介して波形信号Ｉｎｐｕｔ用の導体に接続されている。また、抵抗Ｒ１５が、ＰＮＰ型トランジスタＱ１３のエミッタ端子とベース端子とを接続している。ここで、ダイオードＤ１４は、電源回路３５側からＰＮＰ型トランジスタＱ１３側へ向かう電流を阻止してＰＮＰ型トランジスタＱ１３を保護している。抵抗Ｒ１４は、電流を制限するために設けられている。抵抗Ｒ１５は、ＰＮＰ型トランジスタＱ１３が動作をしていない状態において、ＰＮＰ型トランジスタＱ１３のエミッタ端子とベース端子の電位を揃えている。抵抗Ｒ１６は、ＮＰＮ型トランジスタＱ７´が動作していない状態において、ＮＰＮ型トランジスタＱ７´のベース端子とエミッタ端子の電位を揃えている。
【００６５】
この第２切替回路３４において、ＰＮＰ型トランジスタＱ１３のエミッタ端子は、波形信号Ｉｎｐｕｔの電位とほぼ等しい電位になっている。また、ベース端子は、電源電位とほぼ等しい電位になっている。このため、波形信号Ｉｎｐｕｔの電位がＰＮＰ型トランジスタＱ１３のベース端子の電位よりも高くなると、ＰＮＰ型トランジスタＱ１３が動作をする。ここで、ＮＰＮ型トランジスタＱ７´のベース端子に着目すると、ＰＮＰ型トランジスタＱ１３が動作をしていない状態では、抵抗Ｒ１６を通じてグランド電位になっている。そして、ＮＰＮ型トランジスタＱ７´のエミッタ端子もグランドに接続されているので、ＮＰＮ型トランジスタＱ７´は動作をしない。これに伴い、ＮＰＮ型トランジスタＱ８´のベース端子には抵抗Ｒ１７を通じて２０Ｖ電源より電流が供給され、ＮＰＮ型トランジスタＱ８´が動作をする。その結果、ＰＮＰ型トランジスタＱ２のコレクタ端子がグランドに接続される。
【００６６】
一方、ＰＮＰ型トランジスタＱ１３が動作をしている状態において、ＮＰＮ型トランジスタＱ７´のベース端子の電位は上昇するが、この電位は、グランド電位よりも十分に高いので、ＮＰＮ型トランジスタＱ７´が動作をする。これに伴い、ＮＰＮ型トランジスタＱ８´のベース端子がグランド電位になるので、ＮＰＮ型トランジスタＱ８´は動作をしない。その結果、ＰＮＰ型トランジスタＱ２のコレクタ端子から放出された電荷は、回生用ダイオードＤ２を通って電源回路３５に戻される。
【００６７】
このように、第２実施形態の駆動信号生成回路３０でも、第１実施形態の駆動信号生成回路３０と同様の動作をし、同様の作用効果を奏する。
【００６８】
＝＝＝その他の実施形態＝＝＝
前述した実施形態は、プリンタを有する印刷システムについて記載されているが、その中には、容量性負荷の充放電回路、容量性負荷の充放電方法、駆動信号ＣＯＭ及び電源の生成方法、電源部の制御方法等の開示が含まれている。また、上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることはいうまでもない。
【００６９】
＜電荷の流れる経路について＞
前述の各実施形態では、回生経路の途中に回生用ダイオードＤ２を設けていた。ここで、図１３に示すように、回生用ダイオードＤ２に対して直列に接続されたコイルＬ１を設けてもよい。このように構成することで、電源回路３５に戻す電荷の量を増やすことができる。また、前述の各実施形態では、回生経路と放電回路の選択を回生用ダイオードＤ２及び第２切替回路で行っていた。この選択をＦＥＴ等で構成したスイッチング回路で行ってもよい。加えて、スイッチ素子をトランジスタＱ３〜Ｑ８によって構成していたが、ＦＥＴによって構成してもよい。さらに、ＰＮＰ型トランジスタＱ２のコレクタ端子をグランドに接続してもよい。この場合、コレクタ端子とグランドとを接続する導体が電荷放出部として機能する。
【００７０】
＜容量性負荷について＞
前述の各実施形態では、容量性負荷としてヘッドに設けられたピエゾ素子ＰＺＴを例示したが、これに限られない。例えば、容量性負荷はコンデンサであってもよい。そして、各実施形態のように、容量性負荷をピエゾ素子ＰＺＴにした場合、ヘッド（ノズル）からインクを吐出させる場合において、省電力化や動作の安定化が図れる。
【００７１】
＜電流増幅回路３２について＞
前述の各実施形態では電流増幅回路３２にプッシュプル接続されたＮＰＮ型トランジスタとＰＮＰ型トランジスタの組を用いていたが、電流増幅回路３２をコンプリメンタリのＦＥＴを組にして用いてもよい。ここで、前述の各実施形態の様に、ＮＰＮ型トランジスタＱ１とＰＮＰ型トランジスタＱ２の組を用いると、高い電流増幅率が得られる。
【００７２】
＜蓄電素子について＞
前述の各実施形態では、蓄電素子として充電用コンデンサＣ１を用いていたが、コンデンサの代替品であれば蓄電素子として使用できる。また、無用な発振を防止するため、充電用コンデンサＣ１の低電位側端子とグランドとの間に、コンデンサと抵抗とを直列に接続した安定化回路を設けてもよい。
【００７３】
＜逆流防止用ダイオードについて＞
前述の各実施形態では、電源回路３５と充電用コンデンサＣ１との間に逆流防止用ダイオードＤ１を設けていたが、これに限られない。例えば、逆流防止用ダイオードＤ１に代えてスイッチング回路を用いてもよい。
【００７４】
＜充電用コンデンサＣ１の基準電位について＞
前述の各実施形態では、第１基準電位がグランド電位であり、第２基準電位が２０Ｖ電源による電源電位であったが、各基準電位は種々定めることができる。
【００７５】
＜他の応用例について＞
また、前述の実施形態では、液体吐出装置としてプリンタ１が説明されていたが、これに限られるものではない。例えば、カラーフィルタ製造装置、染色装置、微細加工装置、半導体製造装置、表面加工装置、三次元造形機、液体気化装置、有機ＥＬ製造装置（特に高分子ＥＬ製造装置）、ディスプレイ製造装置、成膜装置、ＤＮＡチップ製造装置などのインクジェット技術を応用した各種の液体吐出装置に、本実施形態と同様の技術を適用しても良い。また、これらの方法や製造方法も応用範囲の範疇である。
【図面の簡単な説明】
【００７６】
【図１】印刷システムの構成を説明するブロック図である。
【図２】ヘッドの断面図である。
【図３】参考例の駆動信号生成回路を説明する図である。
【図４】駆動信号生成回路を説明するブロック図である。
【図５】駆動信号生成回路の第１実施形態を説明する回路図である。
【図６】初期状態を説明する図である。
【図７】電源回路からピエゾ素子が充電される場合を説明する図である。
【図８】充電用コンデンサからピエゾ素子が充電される場合を説明する図である。
【図９】放出された電荷が電源回路へ移動する場合を説明する図である。
【図１０】放出された電荷がグランドへ移動する場合を説明する図である。
【図１１】図１１Ａは、波形信号の電位と充電用コンデンサの各端子の電位を示す図である。図１１Ｂは、波形信号の電位と電流増幅回路が有するＰＮＰ型トランジスタのコレクタ端子の電位を示す図である。
【図１２】駆動信号生成回路の第２実施形態を説明する回路図である。
【図１３】変形例を説明する図である。
【符号の説明】
【００７７】
１  プリンタ，３０  駆動信号生成回路，３１  波形生成回路，
３１ａ  ＤＡＣ回路，３１ｂ  電圧増幅回路，３２  電流増幅回路，
３３  第１切替回路，３３ａ  電源側切替部，３３ｂ  グランド側切替部，
３４  第２切替回路，３５  電源回路，３５ａ  電源用コンデンサ，
４０  ヘッドユニット，４３  圧力室，４４  ノズル，４５  駆動電極，
ＨＤ  ヘッド，ＰＺＴ  ピエゾ素子，
Ｑ１  ＮＰＮ型トランジスタ，Ｑ２  ＰＮＰ型トランジスタ，
Ｃ１  充電用コンデンサ，Ｄ１  逆流防止用ダイオード，
Ｄ２  回生用ダイオード，Ｌ１  コイル，ＣＯＭ  駆動信号，
Ｉｎｐｕｔ  波形信号
【図１】
2010135942.tif 000003
【図２】
2010135942.tif 000004
【図３】
2010135942.tif 000005
【図４】
2010135942.tif 000006
【図５】
2010135942.tif 000007
【図６】
2010135942.tif 000008
【図７】
2010135942.tif 000009
【図８】
2010135942.tif 000010
【図９】
2010135942.tif 000011
【図１０】
2010135942.tif 000012
【図１１】
2010135942.tif 000013
【図１２】
2010135942.tif 000014
【図１３】
2010135942.tif 000015