【手続補正書】
【提出日】平成16年2月4日(2004.2.4)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、
上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、
上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、
上記ディジタル信号のうちの上記複数のアドレス情報に対応する信号から振幅情報を抽出する振幅情報抽出手段と、
上記振幅情報抽出手段により抽出された各振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、を備えた、
ことを特徴とする自動利得制御装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１１
【補正方法】変更
【補正の内容】
【請求項１１】
記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、
上記再生信号の上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、
上記抽出された各振幅情報のそれぞれの特性に応じて上記可変利得増幅器の利得を自動制御する、
ことを特徴とする自動利得制御方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
【従来の技術】
近年、光ディスク装置や通信装置は大容量化（高速化）、小型化へと急速に推移しており、その技術はめざましい進歩を見せている。従来の光ディスク装置では、入力されるアナログ信号の振幅を一定に維持するためのオートゲインコントロール（以下ＡＧＣと呼ぶ）は、アナログ信号に対して全波整流または半波整流を行い、その出力を可変ゲインアンプ（以下ＶＧＡと呼ぶ）に入力し、ＡＧＣ制御を自動的に行っていた。また、ＭＯやＤＶＤ−ＲＡＭに見られるセクターフォーマット構造をとる記憶媒体には、データの位置情報（アドレス情報）を有するＩＤ部と、ユーザーデータを記憶するＤＡＴＡ部とを持つデータがデータが記憶されている。特に、ＤＶＤ−ＲＡＭには、ＩＤ部に複数のＣＡＰＡと呼ばれるアドレス情報を有するブロックが存在する。この複数のＣＡＰＡは、再生する際に、信号振幅やオフセットの異なる信号特性を有するものである。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
ＦＷＲ６１２から出力された振幅情報には、ＡＧＣ制御に不要な高周波成分が含まれるため、ＬＰＦ６１３及びＬＰＦ６１４により高域成分が除去され、ＶＧＡ６１１のゲイン制御信号としてＶＧＡ６１１に供給される。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
ここで、ＬＰＦ６１３及び、ＬＰＦ６１４は、入力されるアナログ信号６１０のデータ部とＩＤ部をそれぞれ独立にＡＧＣ制御を行うためにあり、その切り換えはＩＤゲート６３０で行われる。データ部とＩＤ部では信号特性が大きく異なるため、それぞれを独立にＡＧＣ制御している。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
【発明が解決しようとする課題】
上述したように、従来のＡＧＣ制御方式では、ＩＤ部はひとまとめにし、１つ目のＣＡＰＡ信号と２つ目のＣＡＰＡ信号を同じゲインでＡＧＣ制御していたため、第１のＣＡＰＡと第２のＣＡＰＡの信号振幅がばらついたまま後段の処理系に入力される。その結果、ＣＡＰＡの読み取り精度が悪く、アドレス情報の読み取りエラーが頻発していた。そして、読み取り時にシステムの再試行動作が多発し、システム性能を低下させる要因となっていた。また、信号の分解能が大きく変動するため、アナログ方式で行ってきた全信号の平均化によるＡＧＣ制御方法ではアドレス読み取りエラーが頻発し、システム性能を低下させる要因となっていた。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
また、本発明の請求項４に係る自動利得制御装置は、請求項１に記載の自動利得制御装置において、上記振幅抽出手段である第１の振幅抽出手段と同一の構成を有する第２の振幅抽出手段と、外部から入力された制御ゲートに基づいて上記Ａ／Ｄ変換手段の出力を、上記第１の振幅抽出手段または上記第２の振幅抽出手段のいずれかに出力する第１の信号選択手段と、外部から入力された制御ゲートに基づいて上記第１の振幅情報抽出手段の出力または上記第２の振幅情報抽出手段の出力のいずれかを選択し、上記自動利得制御手段に出力する第２の信号選択手段と、をさらに備え、上記ＩＤ部に含まれる複数のアドレス情報のうちの、最初のアドレス情報を示すＩＤ部を第１のＣＡＰＡ、次のアドレス情報を示すＩＤ部を第２のＣＡＰＡとし、上記第１の振幅情報抽出手段は、上記第１のＣＡＰＡから第１の振幅情報を抽出し、上記第２の振幅情報抽出手段は、上記第２のＣＡＰＡから第２の振幅情報を抽出し、上記自動利得制御手段は、上記第２の信号選択手段により選択された振幅情報に基づいて上記可変利得増幅手段の利得を制御することを特徴とするものである。
これにより、第１のＣＡＰＡと第２のＣＡＰＡのＡＧＣ制御をより細かく制御することができ、その結果、自動利得制御機能の性能を向上させることができるとともに、回路規模を小さくすることができる。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
（実施の形態１）
以下に、本発明の実施の形態１による自動利得制御装置、及び自動利得制御方法について、図１、図６、図７、図８、及び図１１〜１４を用いて説明する。
図１は、本実施の形態１による自動利得制御装置の構成を示すブロック図である。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
図１において、１０は、記憶媒体から再生されたアナログ信号であり、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する。１１は、アナログ信号１０の振幅を、上記ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性の応じた利得（ゲイン）で増幅するＶＧＡ（Variable Gain Amplifier）である。１２は、アナログ信号であるＶＧＡ１１の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換器である。１３は、ディジタル信号に変換されたＶＧＡ１１の出力（再生信号）から振幅情報を抽出する振幅情報抽出手段である。１４は、振幅情報抽出手段１３により抽出された振幅情報に基づいてＶＧＡ１１を制御するための制御信号を出力するＡＧＣ制御手段である。１５は、ディジタル信号であるＡＧＣ制御手段１４の出力（制御信号）をアナログ信号に変換するＤ／Ａ変換器である。１６は、第１，第２のＣＡＰＡを識別する制御ゲートである。１７は、信号の長さ（例えば、３Ｔから１４Ｔ等）を弁別する信号弁別手段である。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
図６は、アナログ信号１０の波形を示す模式図である。
図６において、１００はアナログ信号１０を模式化した再生波形Ａ、１０１はセクタフォーマット構成を取る記憶媒体から再生された再生信号の１つの区切りを示すセクタ、１１０はセクタ１０１の中のアドレス情報（データの位置情報）を示すＩＤ部、１２０はユーザ情報を示すＤＡＴＡ部である。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
図７は、外部から入力される、アナログ信号１０の波形を示す模式図である。
図７において、１０５はアナログ信号１０を模式化した再生波形Ｂ、１１１は第１のアドレス情報を示す第１のＣＡＰＡ、１１２は第２のアドレス情報を示す第２のＣＡＰＡ、１２１はユーザ情報を示すＤＡＴＡ部、１１５はＡＧＣ制御手段１４の出力を示すゲイン信号、３０１は第１のＣＡＰＡ１１１と第２のＣＡＰＡ１１２とを識別するＣＡＰＡゲート、３０２は第１のＣＡＰＡ１１１のみを検出する第１のＣＡＰＡゲート、３０３は第２のＣＡＰＡ１１２のみを検出する第２のＣＡＰＡゲート、３００はＩＤ部とデータ部とを識別するＩＤゲートである。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
なお、制御ゲートの生成方法としては、第１のＣＡＰＡゲート３０２、または第２のＣＡＰＡゲート３０３のいずれかを制御ゲート１６としてもよい。また、第１のＣＡＰＡゲート３０２、または第２のＣＡＰＡゲートのいずれかとＩＤゲート３００との論理積、もしくは排他的論理和をとったものを制御ゲート１６としても良い。また、アドレス情報を正確に再生できる状態になった後、フォーマット生成回路により、再生したい目的のアドレス情報（ＣＡＰＡ）の１つ又は複数前にあるＣＡＰＡゲートを始点としてカウンタを動作させ、再生したい目的のＣＡＰＡ位置に第１のＣＡＰＡゲート３０２または第２のＣＡＰＡゲート３０３を生成したものを制御ゲート１６としてもよい。


【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
ＶＧＡ１１にて振幅を増幅されたアナログ信号は、Ａ／Ｄ変換器１２によりディジタル信号に変換される。そして、信号弁別手段１７により上記Ａ／Ｄ変換器１２の出力から信号の長さに関する情報を弁別する。このとき、信号弁別手段１７では、信号の間隔をチャネルクロックでカウント（１Ｔ、２Ｔ、３Ｔ…）することにより信号の長さを弁別する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
このような実施の形態１では、複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する入力アナログ信号１０の振幅を増幅した後、ディジタル化し、該ディジタル化された信号のうちの、上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、該抽出された各振幅情報に基づいてＶＧＡ１１のゲインを制御するようにしたので、ＩＤ部のみに対して該ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた自動利得制御を行うことができ、その結果、自動利得制御をより正確に行い、アドレス情報読み出しのエラーレートを低減でき、安定したシステム構築を可能とすることができる。


【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
図２は、本実施の形態２による自動利得制御装置の構成を示すブロック図である。
図２において、２０は、記憶媒体から再生されたアナログ信号であり、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する。２１は、アナログ信号２０の振幅を、上記ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性の応じた利得（ゲイン）で増幅するＶＧＡ（Variable Gain Amplifier）である。２２は、アナログ信号であるＶＧＡ２１の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換器である。２３は、Ａ／Ｄ変換器２２の出力（再生信号）から第１の振幅情報を抽出する振幅情報抽出手段である。２４は、振幅情報抽出手段２３の出力である第１の振幅情報に対し一定量の比を持つ第２の振幅情報を生成するゲイン比生成回路である。２５は、振幅情報抽出手段２３により抽出された振幅情報に基づいてＶＧＡ２１を制御するための制御信号を出力するＡＧＣ制御手段である。２６は、ディジタル信号であるＡＧＣ制御手段２５の出力（制御信号）をアナログ信号に変換するＤ／Ａ変換器である。２７は、外部から入力された制御ゲート３５０に基づいて上記振幅情報抽出手段２３の出力またはゲイン比生成回路２４の出力のいずれかの信号を選択する信号選択手段である。３５０は、第１，第２のＣＡＰＡを識別する制御ゲートである。なお、制御ゲート３５０は、上記実施の形態１の制御ゲートと同様に生成されるものである。


【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
ＶＧＡ２１にて振幅を増幅されたアナログ信号は、Ａ／Ｄ変換器２２によりディジタル信号に変換される。そして、振幅情報抽出手段２３により上記Ａ／Ｄ変換器２２の出力から上記入力アナログ信号２０の第１の振幅情報が抽出されるとともに、該抽出された第１の振幅情報信号に対して一定比の関係を持つ第２の振幅情報がゲイン比生成回路２４により新たに生成される。これら異なる２つの振幅情報は、信号選択手段２７により、上記再生波形Ｂ１０５の第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２のそれぞれに対応するよう上記制御ゲート３５０の信号に基づいて切り換えられ、ＡＧＣ制御手段２５に供給される。


【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
このような実施の形態２では、複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する入力アナログ信号２０の振幅を増幅した後、ディジタル化し、該ディジタル化された信号のうちの、上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、該抽出された各振幅情報に基づいてＶＧＡ２１のゲインを制御するようにしたので、ＩＤ部のみに対して該ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた自動利得制御を行うことができ、その結果、自動利得制御をより正確に行い、アドレス情報読み出しのエラーレートを低減でき、安定したシステム構築を可能とすることができる。


【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
図３において、３０は、記憶媒体から再生されたアナログ信号であり、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する。３１は、アナログ信号３０の振幅を、上記ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた利得（ゲイン）で増幅するＶＧＡ（Variable Gain Amplifier）である。３２は、アナログ信号であるＶＧＡ３１の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換器である。３３は、ディジタル信号に変換された再生信号（Ａ／Ｄ変換器３２の出力）から第１の振幅情報を抽出する第１の振幅情報抽出手段である。３４は、第１の振幅情報抽出手段３３により抽出された第１の振幅情報に基づいて上記入力アナログ信号３０に対して振幅の制御を行う第１のＡＧＣ制御手段である。３５は、ディジタル信号に変換された再生信号（Ａ／Ｄ変換器３２の出力）から第２の振幅情報を抽出する第２の振幅情報抽出手段である。３６は、第２の振幅情報抽出手段３５により抽出された第２の振幅情報に基づいて上記入力アナログ信号３０に対して振幅の制御を行う第２のＡＧＣ制御手段である。３７は、第１のＡＧＣ制御手段３４あるいは第２のＡＧＣ制御手段３６の出力であるディジタル出力をアナログ信号に変換するＤ／Ａ変換器である。３８は、制御ゲート３５１に基づいてＡ／Ｄ変換器３２の出力を、第１の振幅情報抽出手段３３へ出力する経路、または第２の振幅情報抽出手段３５へ出力する経路、のいずれかの経路を選択する第１の信号選択手段である。なお、Ａ／Ｄ変換器３２の出力を第１の振幅情報抽出手段３３へ出力する経路とは、第１のＣＡＰＡ１１１のＡＧＣ制御を行うための第１のＣＡＰＡ用制御経路である。また、Ａ／Ｄ変換器３２の出力を第２の振幅情報抽出手段３５へ出力する経路とは、第２のＣＡＰＡ１１２のＡＧＣ制御を行うための第２のＣＡＰＡ用制御経路である。３９は、制御ゲート３５１に基づいて第１のＡＧＣ制御手段３４の出力、あるいは第２のＡＧＣ制御手段３６の出力、のいずれかを選択し、Ｄ／Ａ変換器３７に出力する第２の信号選択手段である。３５１は、第１，第２のＣＡＰＡを識別する制御ゲートである。なお、制御ゲート３５１は、上記実施の形態１の制御ゲートと同様に生成されるものである。


【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
ＶＧＡ３１にて振幅を増幅されたアナログ信号は、Ａ／Ｄ変換器３２によりディジタル信号に変換される。そして、Ａ／Ｄ変換器３２でディジタル信号に変換された信号は、第１の信号選択手段３８により選択された制御経路に出力され、第１のＣＡＰＡ１１１のＡＧＣ制御用信号、または第２のＣＡＰＡ１１２のＡＧＣ制御用信号が生成される。


【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
このような実施の形態３では、複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する入力アナログ信号３０の振幅を増幅した後、ディジタル化し、該ディジタル化された信号のうちの、上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記抽出された各振幅情報に基づいてＶＧＡ３１のゲインを制御するようにしたので、ＩＤ部のみに対して該ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた自動利得制御を行うことができ、その結果、自動利得制御をより正確に行い、アドレス情報読み出しのエラーレートを低減でき、安定したシステム構築を可能とすることができる。


【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
図４において、４０は、記憶媒体から再生されたアナログ信号であり、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する。４１は、アナログ信号４０の振幅を、上記ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた利得（ゲイン）で増幅するＶＧＡ（Variable Gain Amplifier）である。４２は、アナログ信号であるＶＧＡ４１の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換器である。４３は、ディジタル信号である再生信号（Ａ／Ｄ変換器４２の出力）から第１の振幅情報を抽出する第１の振幅情報抽出手段である。４４は、ディジタル信号である再生信号（Ａ／Ｄ変換器４２の出力）から第２の振幅情報を抽出する第２の振幅情報抽出手段である。４５は、第１の振幅情報抽出手段４３または第２の振幅情報抽出手段４４により抽出された振幅情報に基づいて上記入力アナログ信号４０に対して振幅の制御を行うＡＧＣ制御手段である。４６は、ディジタル信号であるＡＧＣ制御手段４５の出力をアナログ信号に変換するＤ／Ａ変換器である。４７は、制御ゲート４１０に基づいてＡ／Ｄ変換器４２の出力を、第１の振幅情報抽出手段４３へ出力する経路、または第２の振幅情報抽手段４４へ出力する経路、のいずれかの経路を選択する第１の信号選択手段である。なお、Ａ／Ｄ変換器４２の出力を第１の振幅情報抽出手段４３へ出力する経路とは、第１のＣＡＰＡ１１１のＡＧＣ制御を行うための第１のＣＡＰＡ用制御経路である。また、Ａ／Ｄ変換器４２の出力を第２の振幅情報抽出手段４４へ出力する経路とは、第２のＣＡＰＡ１１２のＡＧＣ制御を行うための第２のＣＡＰＡ用制御経路である。４８は、制御ゲート４１０に基づいて第１の振幅情報抽出手段４３の出力、または第２の振幅情報抽出手段４４の出力、のいずれかを選択し、ＡＧＣ制御手段４５に出力する第２の信号選択手段である。４１０は、第１，第２のＣＡＰＡを識別する制御ゲートである。なお、制御ゲート４１０は、上記実施の形態１の制御ゲートと同様に生成されるものである。


【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
ＶＧＡ４１にて振幅を増幅されたアナログ信号は、Ａ／Ｄ変換器４２によりディジタル信号に変換される。そして、Ａ／Ｄ変換器４２でディジタル信号に変換された信号は、第１の信号選択手段４７により選択された制御経路に出力され、第１のＣＡＰＡ１１１のＡＧＣ制御用信号、または第２のＣＡＰＡ１１２のＡＧＣ制御用信号が生成される。


【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
このような実施の形態４では、複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する入力アナログ信号４０の振幅を増幅した後、ディジタル化し、該ディジタル化された信号のうちの、上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記抽出された各振幅情報に基づいてＶＧＡ４１のゲインを制御するようにしたので、ＩＤ部のみに対して該ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた自動利得制御を行うことができ、その結果、自動利得制御をより正確に行い、アドレス情報読み出しのエラーレートを低減でき、安定したシステム構築を可能とすることができる。


【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
図５において、５０は、記憶媒体から再生されたアナログ信号であり、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する。５１は、アナログ信号５０の振幅を、上記ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた利得（ゲイン）で増幅するＶＧＡ（Variable Gain Amplifier）である。５２は、アナログ信号であるＶＧＡ５１の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換器である。５３は、ディジタル信号に変換された再生信号（Ａ／Ｄ変換器５２の出力）から振幅情報を抽出する振幅情報抽出手段である。５４は、振幅情報抽出手段５３により抽出された振幅情報に基づいて入力アナログ信号５０に対して振幅の制御を行うＡＧＣ制御手段である。５５は、ＶＧＡ５１に対する任意の固定ゲインの設定、またはＡＧＣ制御を行う設定、をするゲイン設定回路である。５６は、ディジタル信号であるＡＧＣ制御手段５４の出力をアナログ信号に変換するＤ／Ａ変換器である。５１０は、第１，第２のＣＡＰＡを識別する制御ゲートである。なお、制御ゲート５１０は、上記実施の形態１の制御ゲートと同様に生成されるものである。５３５はゲイン設定回路５５に状態を設定するゲイン設定信号である。


【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
ＶＧＡ１１にて振幅を増幅されたアナログ信号は、Ａ／Ｄ変換器１２によりディジタル信号に変換される。そして、振幅情報抽出手段５３により上記Ａ／Ｄ変換器５２の出力から上記入力アナログ信号５０の振幅情報が抽出され、ＡＧＣ制御手段５４に供給される。


【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正の内容】
【００７９】
このような実施の形態５では、複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する入力アナログ信号５０の振幅を増幅した後、ディジタル化し、該ディジタル化された信号のうちの、上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記抽出された各振幅情報に基づいてＶＧＡ５１のゲインを制御するようにしたので、ＩＤ部のみに対して該ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた自動利得制御を行うことができ、その結果、自動利得制御をより正確に行い、アドレス情報読み出しのエラーレートを低減でき、安定したシステム構築を可能とすることができる。