(57)【要約】【課題】新たな変調方式を提供する。【解決手段】可変遅延回路３１２は、所定の周波数のキャリア信号ＳＣを遅延させて被変調信号ＳＥＳＭを出力する。遅延設定部３１４は、可変遅延回路３１２の遅延時間を、変調すべきデータ信号ＳＢＢに応じて設定する。遅延設定部３１４は、データ信号ＳＢＢの各シンボルＡを、キャリア信号ＳＣのポジティブエッジおよびネガティブエッジのいずれかに割り当て、キャリア信号ＳＣのあるポジティブエッジが可変遅延回路３１２を通過するタイミングにおける可変遅延回路３１２の遅延時間を、当該ポジティブエッジに割り当てられたデータ信号ＳＢＢのシンボル値Ａに応じて設定する。またキャリア信号ＳＣのあるネガティブエッジが可変遅延回路３１２を通過するタイミングにおける可変遅延回路３１２の遅延時間を、当該ネガティブエッジに割り当てられたデータ信号ＳＢＢのシンボル値に応じて設定する。【選択図】図１
2010057173.tif 000002
【特許請求の範囲】
【請求項１】
変調すべきデータ信号を発生するステップと、
所定の周波数のキャリア信号を発生するステップと、
前記データ信号の各シンボルを、前記キャリア信号のポジティブエッジおよびネガティブエッジのいずれかに割り当てるステップと、
前記キャリア信号のポジティブエッジを、当該ポジティブエッジに割り当てられた前記データ信号のシンボル値に応じた遅延時間だけ遅延させ、前記キャリア信号のネガティブエッジを、当該ネガティブエッジに割り当てられた前記データ信号のシンボル値に応じた遅延時間だけ遅延させて、被変調信号を発生するステップと、
を備えることを特徴とする変調方法。
【請求項２】
前記被変調信号を発生する際、前記被変調信号が伝搬する伝送路の損失を考慮して、前記ポジティブエッジおよび前記ネガティブエッジの少なくとも一方のエッジ与える遅延時間を調整するステップをさらに備えることを特徴とする請求項１に記載の変調方法。
【請求項３】
前記被変調信号を発生する際、変調の結果得られる前記被変調信号のパルス幅に応じて、前記ポジティブエッジおよび前記ネガティブエッジの少なくとも一方のエッジに与える遅延時間を調整するステップをさらに備えることを特徴とする請求項１に記載の変調方法。
【請求項４】
前記被変調信号を発生する際、
あるエッジに対して、対応するデータ信号に応じて与えるべき遅延時間と、前記あるエッジに先行するエッジに対して、対応するデータ信号に応じて与えるべき遅延時間と、の差分を算出するステップと、
算出された前記差分に応じた補償時間を決定するステップと、
前記あるエッジに対して対応するデータ信号に応じて与えるべき遅延時間に前記補償時間を合成し、前記あるエッジに対して合成された遅延時間を与えるステップと、
を含むことを特徴とする請求項１に記載の変調方法。
【請求項５】
所定の周波数のキャリア信号を遅延させて被変調信号を出力する可変遅延回路と、
前記可変遅延回路の遅延時間を、変調すべきデータ信号に応じて設定する遅延設定部と、
を備え、
前記遅延設定部は、前記データ信号の各シンボルを、前記キャリア信号のポジティブエッジおよびネガティブエッジのいずれかに割り当て、前記キャリア信号のあるポジティブエッジが前記可変遅延回路を通過するタイミングにおける前記可変遅延回路の遅延時間を、当該ポジティブエッジに割り当てられた前記データ信号のシンボル値に応じて設定し、前記キャリア信号のあるネガティブエッジが前記可変遅延回路を通過するタイミングにおける前記可変遅延回路の遅延時間を、当該ネガティブエッジに割り当てられた前記データ信号のシンボル値に応じて設定することを特徴とする変調器。
【請求項６】
前記遅延設定部は、前記被変調信号が伝搬する伝送路の損失を考慮して、前記ポジティブエッジおよび前記ネガティブエッジの少なくとも一方のエッジに与える遅延時間を調整することを特徴とする請求項５に記載の変調器。
【請求項７】
前記遅延設定部は、
順次入力される前記データ信号を、１サイクル遅延させる遅延素子と、
遅延されない前記データ信号に応じた遅延時間と、遅延された前記データ信号に応じた遅延時間の差分を算出する演算器と、
前記演算器により算出された前記差分に応じて、補償時間を決定する補償時間決定部と、
前記補償時間決定部により決定された補償時間を、遅延されない前記データ信号に応じた遅延時間と合成し、補償遅延時間を決定する遅延補償部と、
を含み、前記可変遅延回路の遅延時間を、補償遅延時間に設定することを特徴とする請求項６に記載の変調器。
【請求項８】
前記補償時間決定部は、前記差分と前記補償時間の関係を保持するテーブルを含むことを特徴とする請求項７に記載の変調器。
【請求項９】
前記テーブルは、前記可変遅延回路から出力される被変調信号のパルス幅と、伝送路を介して復調回路に到達した前記被変調信号のパルス幅との関係にもとづいて規定されることを特徴とする請求項８に記載の変調器。
【請求項１０】
前記遅延設定部は、前記データ信号の値に比例した遅延時間を設定することを特徴とする請求項５に記載の変調器。
【請求項１１】
変調すべきデータ信号を発生するステップと、
所定の周波数のキャリア信号を発生するステップと、
前記データ信号に応じた遅延時間、前記キャリア信号のポジティブエッジまたはネガティブエッジのうち選択された一方のエッジを遅延させて、被変調信号を発生するステップと、
を備えることを特徴とする変調方法。
【請求項１２】
前記被変調信号を発生する際、前記被変調信号が伝搬する伝送路の損失を考慮して、前記選択された一方のエッジに与える遅延時間を調整するステップをさらに備えることを特徴とする請求項１１に記載の変調方法。
【請求項１３】
前記被変調信号を発生する際、変調の結果得られる前記被変調信号のパルス幅に応じて、前記選択された一方のエッジに与える遅延時間を調整するステップをさらに備えることを特徴とする請求項１１に記載の変調方法。
【請求項１４】
所定の周波数のキャリア信号を遅延させて被変調信号を出力する可変遅延回路と、
前記可変遅延回路の遅延時間を、変調すべきデータ信号に応じて設定する遅延設定部と、
を備え、
前記遅延設定部は、前記キャリア信号のポジティブエッジおよびネガティブエッジのうち、選択された一方のエッジが前記可変遅延回路を通過するタイミングにおける前記可変遅延回路の遅延時間を、前記データ信号のシンボル値に応じて設定し、選択されない他方のエッジが前記可変遅延回路を通過するタイミングにおける前記可変遅延回路の遅延時間を、前記データ信号のシンボル値によらない所定値に設定することを特徴とする変調器。
【請求項１５】
前記遅延設定部は、前記被変調信号が伝搬する伝送路の損失を考慮して、前記選択された一方のエッジに与える遅延時間を調整することを特徴とする請求項１４に記載の変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変調技術に関する。
【背景技術】
【０００２】
伝送すべきデータ信号をパルス列に変換する方法としては、大きく、信号の振幅に情報を載せる手法と、信号の時間軸に情報を載せる方法に大別される。後者の例としては、パルス位置変調（ＰＰＭ）、パルス幅変調（ＰＷＭ）、パルス化周波数変調（ＦＭ）、ＰＦＭ（パルス周波数変調）、パルス間隔変調（ＰＩＭ）などが知られている。たとえばＰＰＭは、光ファイバを用いた通信や、赤外線リモコンなどに利用される。ＰＷＭは、スイッチング電源や、１ビットのデジタルオーディオアンプなどの電力制御に利用される。
【０００３】
無線通信分野においては、パルスではなく正弦波のキャリアの位相シフトによってデータを伝送する方法として、ＰＳＫ（Phase Shift Keying）、ＤＰＳＫ（Differential Phase Shift Keying）、ＧＭＳＫ（Gaussian filtered Minimum Shift Keying）、ＱＡＭ（Quadrature Amplitude Modulation）、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）などが利用される。
【０００４】
従来のアーキテクチャを利用した場合、理想的なプリント基板上の数十ｃｍの伝送路において、２０ＧＢｐｓ程度の伝送レートが達成される。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年では、伝送すべきデータの大容量化、高速化にともなって、さらに高ビットレートの実用化が求められる。
【０００６】
本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、高速なデータ伝送が可能な変復調技術の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、変調方法に関する。この方法は、以下の処理を行う。
１ａ．  変調すべきデータ信号を発生する。
１ｂ．  所定の周波数のキャリア信号を発生する。
１ｃ．  データ信号に含まれる各シンボルを、キャリア信号のポジティブエッジおよびネガティブエッジのいずれかに割り当てる。
１ｄ．  キャリア信号のポジティブエッジを、当該ポジティブエッジに割り当てられたデータ信号のシンボル値に応じた遅延時間だけ遅延させる。また、キャリア信号のネガティブエッジを、当該ネガティブエッジに割り当てられたデータ信号のシンボル値に応じた遅延時間だけ遅延させる。このようにして、被変調信号が生成される。
【０００８】
この態様によると、データ信号の値に応じて、パルスのポジティブエッジおよびネガティブエッジそれぞれを遅延（シフト）させることにより、パルスの１周期に、２シンボルのデータを載せることができ、高速なデータ伝送が可能となる。
【０００９】
ある態様の変調方法は、処理１ｄにおいて、以下の処理２を実行してもよい。
２．  被変調信号を発生する際、被変調信号が伝搬する伝送路の損失を考慮して、ポジティブエッジおよびネガティブエッジの少なくとも一方に与える遅延時間を調整する。
【００１０】
「伝送路」とは、配線の他、光ファイバ、空気などを含み、配線の場合、シングルエンド、差動線路を問わない。電気信号、光信号が伝送路を伝搬すると、波形歪みが発生し、受信側に到達する被変調信号のパルス特性（パルス幅、振幅、エッジの傾き等）が、送信側のそれとは異なる場合がある。この場合に、ポジティブエッジ、ネガティブエッジのいずれか、もしくは両方に与える遅延時間を調整し、プレディストーションを与えることにより、伝送レートを高めることができる。
【００１１】
またある態様の変調方法は、処理１ｄにおいて、以下の処理３を実行してもよい。
３．  被変調信号を発生する際、変調の結果得られる被変調信号のパルス幅に応じて、ポジティブエッジおよびネガティブエッジの少なくとも一方に与える遅延時間を調整する。
伝送路の電気的あるいは電磁気的な特性が既知である場合、シミュレーションや実験によって、送信端でのパルス幅と、受信端でのパルス幅の関係を知ることができる。したがって、被変調信号のパルス幅に応じて、プレディストーションを与えることにより、伝送レートを高めることができる。
【００１２】
ある態様の変調方法は、処理１ｄにおいて、以下の処理を実行してもよい。
４ａ．  あるエッジに先行する先行エッジに対してデータ信号に応じて与えるべき遅延時間と、あるエッジに対してデータ信号に応じて与えるべき遅延時間の差分を算出する。
４ｂ．  算出された差分に応じた補償遅延時間を決定する。
４ｃ．  あるエッジに対してデータ信号に応じて与えるべき遅延時間に補償遅延時間を合成し、あるエッジに対して合成された遅延時間を与える。
【００１３】
本発明の別の態様は、変調器に関する。この変調器は、所定の周波数のキャリア信号を遅延させて被変調信号を出力する可変遅延回路と、変調すべきデータ信号に応じた遅延時間を、可変遅延回路に設定する遅延設定部と、を備える。遅延設定部は、データ信号に含まれる各シンボルを、キャリア信号のポジティブエッジおよびネガティブエッジのいずれかに割り当てる。そして遅延設定部は、キャリア信号のあるポジティブエッジが可変遅延回路を通過するタイミングにおける可変遅延回路の遅延時間を、当該ポジティブエッジに割り当てられたデータ信号のシンボル値に応じて設定し、キャリア信号のあるネガティブエッジが可変遅延回路を通過するタイミングにおける可変遅延回路の遅延時間を、当該ネガティブエッジに割り当てられたデータ信号のシンボル値に応じて設定する。
【００１４】
この態様によれば、キャリア信号のポジティブエッジおよびネガティブエッジをそれぞれ、対応するデータ信号に応じて遅延させることができる。
【００１５】
遅延設定部は、順次入力されるデータ信号を、１サイクル遅延させる遅延素子と、遅延されないデータ信号に応じた遅延時間と、遅延されたデータ信号に応じた遅延時間の差分を算出する演算器と、演算器により算出された差分に応じて、補償時間を決定する補償時間決定部と、補償時間決定部により決定された補償時間を、遅延されないデータ信号に応じた遅延時間と合成し、補償遅延時間を決定する遅延補償部と、を含んでもよい。遅延設定部は、補償遅延時間を可変遅延回路に設定してもよい。
【００１６】
補償時間決定部は、差分と補償時間の関係を保持するテーブルを含んでもよい。
【００１７】
テーブルは、可変遅延回路から出力される被変調信号のパルス幅と、伝送路を介して復調回路に到達した被変調信号のパルス幅との関係にもとづいて規定されてもよい。
【００１８】
遅延設定部は、データ信号の値に比例した遅延時間を設定してもよい。
【００１９】
本発明のさらに別の態様も変調方法に関する。この方法は、以下の処理を行う。
１０ａ．  変調すべきデータ信号を発生する。
１０ｂ．  所定の周波数のキャリア信号を発生する。
１０ｃ．  データ信号に応じた遅延時間、キャリア信号のポジティブエッジまたはネガティブエッジのうち選択された一方のエッジを遅延させて、被変調信号を発生する。
【００２０】
この態様によると、ポジティブエッジまたはネガティブエッジのいずれか一方のシフト量（遅延量）をデータ信号に応じて変化させ、データを伝送することができる。ポジティブエッジとネガティブエッジの両方をシフトさせる場合に比べて、伝送レートは理論上１／２に低下するが、変調処理が簡素化されるとともに、復調処理も簡素化できる。
【００２１】
ある態様の変調方法は、処理１０ｃにおいて、処理１１を行ってもよい。
１１．  被変調信号を発生する際、被変調信号が伝搬する伝送路の損失を考慮して、選択された一方のエッジに与える遅延時間を調整する。
【００２２】
ある態様の変調方法は、処理１０ｃにおいて、処理１２を行ってもよい。
１２．  被変調信号を発生する際、変調の結果得られる被変調信号のパルス幅に応じて、選択された一方のエッジに与える遅延時間を調整する。
【００２３】
本発明のさらに別の態様は、変調器に関する。この変調器は、所定の周波数のキャリア信号を遅延させて被変調信号を出力する可変遅延回路と、変調すべきデータ信号に応じた遅延時間を、可変遅延回路に設定する遅延設定部と、を備える。遅延設定部は、キャリア信号のポジティブエッジおよびネガティブエッジのうち、選択された一方のエッジが可変遅延回路を通過するタイミングにおける可変遅延回路の遅延時間を、データ信号のシンボル値に応じて設定し、選択されない他方のエッジが可変遅延回路を通過するタイミングにおける可変遅延回路の遅延時間を、データ信号のシンボル値によらない所定値に設定する。
【００２４】
この態様によれば、ポジティブエッジまたはネガティブエッジのいずれかのみを、データ信号に応じて好適に遅延させることができる。
【００２５】
遅延設定部は、被変調信号が伝搬する伝送路の損失を考慮して、選択された一方のエッジに与える遅延時間を調整してもよい。
【００２６】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２７】
本発明によれば、新規な変調方式が提供される。
【図面の簡単な説明】
【００２８】
【図１】第１の実施の形態に係る伝送システムの構成を示すブロック図である。
【図２】第１の実施の形態に係る変調方法により生成されるＥＳＭ信号を示す波形図である。
【図３】図３（ａ）、（ｂ）は、プリント基板上に作成した差動線路にＥＳＭ信号を伝搬させたときの、送信端と受信端におけるシミュレーション波形を示す図である。
【図４】ＥＳＭ信号がある伝送路を伝搬したときの、送信パルス幅と受信パルス幅の関係を示す図である。
【図５】変形例に係る変調器の構成を示す回路図である。
【図６】補償時間決定部の補償テーブルに保持されるデータの関係を示す図である。
【図７】図１の復調器の復調処理を示すタイムチャートである。
【図８】図８（ａ）、（ｂ）は、第１、第２の変形例に係る復調器の構成を示す回路図である。
【図９】図８（ａ）の第１パルス幅測定回路の動作を示すタイムチャートである。
【図１０】図１０（ａ）、（ｂ）は、図８（ａ）、（ｂ）に利用される第１パルス幅測定回路、第２パルス幅測定回路の変形例を示す回路図である。
【図１１】第２の実施の形態に係る伝送システムの構成を示すブロック図である。
【図１２】第２の実施の形態に係る変調方法により生成されるＥＳＭ信号を示す波形図である。
【図１３】実施の形態に係る変調器および復調器を利用した試験装置の構成を示すブロック図である。
【発明を実施するための形態】
【００２９】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３０】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００３１】
１．  （第１の実施の形態）
図１は、第１の実施の形態に係る伝送システム３００の構成を示すブロック図である。伝送システム３００は、第１デバイス（送信デバイスとも称する）ＴＸ、第２デバイス（受信デバイスとも称する）ＲＸ、伝送媒体３０２を備える。この伝送システム３００は、変調信号であるデータ信号（以下、ベースバンド信号ともいう）ＳＢＢに応じて、所定の周波数を有するキャリア信号ＳＣのエッジの位置をシフトさせ、エッジの位置に情報を載せて、データ伝送を行う。このことから本明細書において、この変調方式を、エッジシフト変調（ＥＳＭ：Edge Shift Modulation）ともいう。このＥＳＭは、ＰＷＭとある側面において類似する技術であるが、本質的にこれとは異なる技術であることが、以下の説明で明らかとなる。
【００３２】
なお、伝送媒体３０２は、配線の他、光ファイバ、空気などを含み、配線の場合、伝送形式はシングルエンドでも差動線路でもよい。
【００３３】
１．１  変調器
はじめに、送信側、すなわち変調側の構成および動作を説明する。また、ここでは理解の容易化のために、デジタル変調を例に説明するが、当業者であれば同様の思想がアナログ変調にも適用可能であることが理解されよう。
【００３４】
送信デバイスＴＸは、キャリア信号発生器３０４、データ信号発生器３０５、変調器３１０を備える。キャリア信号発生器３０４は、所定の周波数ｆＣのキャリア信号ＳＣを生成する。データ信号発生器３０５は、受信デバイスＲＸに送信すべきデータ信号ＳＢＢを発生する。
【００３５】
変調器３１０は、キャリア信号ＳＣおよび変調すべきベースバンド信号ＳＢＢを受け、ベースバンド信号ＳＢＢを変調信号として、キャリア信号ＳＣにエッジシフト変調を施す。変調器３１０は、可変遅延回路３１２および遅延設定部３１４を備える。
【００３６】
可変遅延回路３１２は、設定された遅延量、キャリア信号ＳＣを遅延させる。遅延設定部３１４は、変調すべきベースバンド信号ＳＢＢに応じた遅延時間τを、可変遅延回路３１２に設定する。可変遅延回路３１２の構成は特に限定されるものではなく、公知のさまざまな技術が利用可能である。
【００３７】
遅延設定部３１４は、可変遅延回路３１２を通過するキャリア信号ＳＣのポジティブエッジおよびネガティブエッジそれぞれに対して、個別の独立した遅延量Δｔを設定可能である。ポジティブエッジに対して与える遅延量をτｐ、ネガティブエッジに対して与える遅延量をτｎと表記する。
【００３８】
ベースバンド信号ＳＢＢが１シンボル当たり、ｍビットで構成される場合、可変遅延回路３１２は、ポジティブエッジおよびネガティブエッジに対する遅延量をそれぞれ、少なくとも２ｍ段階で遅延量を切替可能に構成される。
【００３９】
たとえば遅延設定部３１４は、時間的に隣接する２シンボルのベースバンド信号ＳＢＢ［ｉ］、ＳＢＢ［ｉ＋１］のうち、先行する一方ＳＢＢ［ｉ］をポジティブエッジに、後続の他方ＳＢＢ［ｉ＋１］をネガティブエッジに割り当てる。もっとも簡易には、ベースバンド信号ＳＢＢの各シンボルを、時間的に交互にポジティブエッジとネガティブエッジに割り当てることができる。
【００４０】
そして遅延設定部３１４は、ポジティブエッジが可変遅延回路３１２を通過するタイミングにおいて、ポジティブエッジに割り当てられたベースバンド信号ＳＢＢ［ｉ］のシンボル値Ａ［ｉ］に応じた遅延時間τｐを可変遅延回路３１２に設定し、ネガティブエッジが通過するタイミングにおいて、当該ネガティブエッジに割り当てたれた他方のベースバンド信号ＳＢＢ［ｉ＋１］のシンボル値Ａ［ｉ＋１］に応じた遅延時間τｎを設定する。
【００４１】
可変遅延回路３１２によりエッジのタイミングがシフトされた信号が、被変調信号ＳＥＳＭとして出力される。
【００４２】
以上が変調器３１０の構成である。続いてＥＳＭにより生成される被変調信号（以下、ＥＳＭ信号ともいう）ＳＥＳＭの波形と、変調器３１０の動作を説明する。図２は、第１の実施の形態に係る変調方法により生成されるＥＳＭ信号ＳＥＳＭを示す波形図である。
【００４３】
図２は上から順に、ベースバンド信号ＳＢＢ、キャリア信号ＳＣ、ＥＳＭ信号ＳＥＳＭを示す。キャリア信号ＳＣのデューティ比は５０％であり、すなわちハイレベルの期間Ｔとローレベルの期間Ｔが等しく、その周期は２Ｔ（＝１／ｆＣ）である。ベースバンド信号ＳＢＢはシンボル単位で示されており、キャリア信号ＳＣのポジティブエッジおよびネガティブエッジそれぞれに対して、ひとつのシンボルが割り当てられる。以下、Ｔを半周期ともいう。
【００４４】
遅延設定部３１４は、キャリア信号ＳＣと同期して、ベースバンド信号ＳＢＢのシンボル値Ａに応じた遅延量Δｔ（Ａ）を設定する。両者を同期させることにより、キャリア信号ＳＣのすべてのエッジに情報を載せることができる。この場合、ベースバンド信号ＳＢＢのシンボルレートｆＳＹＭは、キャリア信号ＳＣの周波数ｆＣの２倍である。なお、ベースバンド信号ＳＢＢとキャリア信号ＳＣは非同期であっても構わない。非同期の場合であっても、伝送レートは低下するものの、信号の伝送自体は可能である。
【００４５】
たとえば可変遅延回路３１２は、シンボル値Ａに比例した遅延量Δｔ（Ａ）を設定してもよいし、比例以外の別の規則にもとづいて遅延量Δｔ（Ａ）を設定してもよい。
【００４６】
本実施の形態で説明したＥＳＭによれば、キャリア信号ＳＣのポジティブエッジとネガティブエッジの両方に情報を載せることができ、高速なデータ伝送が可能となる。
【００４７】
続いて、伝送路の品質が悪い場合や長距離伝送を行う場合に、良好な伝送レートを得るために有効な変調器３１０の変形例について説明する。
【００４８】
図１の伝送媒体３０２として電気信号を用い、長距離伝送を行う場合、伝送線路の損失によって波形がなまってしまう。その結果、細いパルスはより細くなって受信端に届き、反対に太いパルスにより太くなって受信端に届く。
【００４９】
図３（ａ）、（ｂ）は、プリント基板上に作成した差動線路にＥＳＭ信号を伝搬させたときの、送信端と受信端におけるＥＳＭ信号のシミュレーション波形を示す。図３（ａ）、（ｂ）はそれぞれ、２０ｃｍ、１ｍの伝送路のシミュレーション結果である。図３（ａ）に示すように、伝搬長２０ｃｍでは波形の振幅方向の減衰はわずかであり、パルス幅５０ｐｓのパルスは、そのままパルス幅５０ｐｓを維持したまま受信端に到達する。伝搬長が１ｍとなると、振幅が１／３程度に減衰し、送信端で幅５０ｐｓのパルスは、受信端で３８ｐｓに細くなって到達する。また送信端において１１０ｐｓの太いパルスは、受信端で１２５ｐｓとして観測され、より太くなる様子がみてとれる。
【００５０】
図４は、ＥＳＭ信号がある伝送路を伝搬したときの、送信パルス幅と受信パルス幅の関係を示す図である。横軸が送信端での送信パルス幅を、縦軸が受信端での受信パルス幅を示す。図４には、無損失線路を伝搬したときの関係が破線で示される。図４の関係は、伝送媒体３０２を含めた伝送システム３００において、送信端でパルス幅を変化させながら受信端でのパルス幅を測定することにより得られる。
【００５１】
伝送路の損失に起因した波形歪みを補償するために、変形例に係る変調器は、受信端におけるＥＳＭ信号ＳＥＳＭのパルス幅が、伝送損失が無い場合のパルス幅と一致するように、送信端におけるＥＳＭ信号ＳＥＳＭのパルス幅を補償する。
【００５２】
具体的には、変形例に係る変調器は、送信側においてＥＳＭ信号ＳＥＳＭを発生する際、ＥＳＭ信号ＳＥＳＭが伝搬する伝送媒体３０２の損失を考慮して、ポジティブエッジおよびネガティブエッジの少なくとも一方に与える遅延時間を調整する。
【００５３】
別の観点から言えば、変調の結果得られるＥＳＭ信号ＳＥＳＭのパルス幅（送信パルス幅）に応じて、ポジティブエッジおよびネガティブエッジの少なくとも一方に与える遅延時間を調整する。
【００５４】
パルス幅の補償は、以下の処理により実現できる。
１．  キャリア信号ＳＣのポジティブエッジに与える遅延量τｐ（＝Δｔ（Ａ））とネガティブエッジに与える遅延量τｎ（＝Δｔ（Ａ））の差分（τｐ−τｎ）を算出する。
２．  キャリア信号ＳＣのポジティブエッジおよびネガティブエッジに与えるべき遅延量に、算出された差分（τｐ−τｎ）に応じた補償遅延時間τＣＯＭＰを合成する。
【００５５】
キャリア信号ＳＣのあるポジティブエッジをτｐ、続くネガティブエッジをτｎ遅延させた場合、ＥＳＭ信号ＳＥＳＭのパルス幅（ハイレベルの期間）ＴＨは、半周期Ｔを用いて、
ＴＨ＝Ｔ−（τｐ−τｎ）
で与えられる。同様に、キャリア信号ＳＣのあるネガティブエッジをτｎ、続くポジティブエッジをτｐ遅延させた場合、ＥＳＭ信号ＳＥＳＭのパルス幅（ローレベルの期間）ＴＬは、
ＴＬ＝Ｔ＋（τｐ−τｎ）
で与えられる。
【００５６】
このことから、ステップ１で算出される差分（τｐ−τｎ）は、ＥＳＭによる変調成分、つまり半周期Ｔに対して、ＥＳＭ信号のパルス幅がどの程度長いか、もしくは短いかを表している。先行するポジティブエッジ（またはネガティブエッジ）の遅延量と、それに続くネガティブエッジ（またはポジティブエッジ）の遅延量はそれぞれ、時間的に隣接する２つのベースバンド信号ＳＢＢのシンボル値Ａ［ｎ−１］、Ａ［ｎ］に応じて設定される。つまり変調成分（τｐ−τｎ）は、ベースバンド信号ＳＢＢの２つのシンボル値Ａ［ｎ］とＡ［ｎ−１］の差分から算出することができる。
【００５７】
図５は、変形例に係る変調器３１０ａの構成を示す回路図である。変調器３１０ａにおいて遅延設定部３１４ａは、以下の処理を実行する。
【００５８】
１．  あるｎ番目のエッジに対して、対応するデータ信号ＳＢＢのシンボル値Ａ［ｎ］に応じて与えるべき遅延時間Δｔ（Ａ［ｎ］）と、そのエッジに先行する（ｎ−１）番目のエッジに対して、対応するデータ信号ＳＢＢのシンボル値Ａ［ｎ−１］に応じて与えるべき遅延時間Δｔ（Ａ［ｎ−１］）と、の差分を算出する。
２．  算出された差分Δｔ（Ａ［ｎ］）−Δｔ（Ａ［ｎ−１］）に応じた補償遅延時間τＣＯＭＰを決定する。
３．  ｎ番目のエッジに対して対応するデータ信号ＳＢＢのシンボル値Ａ［ｎ］に応じて与えるべき遅延時間Δｔ（Ａ［ｎ］）に、補償遅延時間τＣＯＭＰを合成し、ｎ番目のエッジに対して、合成された遅延時間Δｔ（Ａ［ｎ］）’（＝Δｔ（Ａ［ｎ］）＋τＣＯＭＰ）を与える。
【００５９】
この処理を実行するため、遅延設定部３１４ａは、遅延素子３２０、演算器３２２、補償時間決定部３２４、遅延補償部３２６を含む。
【００６０】
遅延素子３２０は、順次入力されるベースバンド信号ＳＢＢを、１サイクル（１シンボル）遅延させる。１シンボルは、キャリア信号ＳＣの半周期Ｔに相当する。
【００６１】
演算器３２２は、遅延されないベースバンド信号ＳＢＢのｎ番目のシンボル値Ａ［ｎ］に応じた遅延時間Δｔ（Ａ［ｎ］）と、遅延されたｎ−１番目のシンボル値Ａ［ｎ−１］に応じた遅延時間Δｔ（Ａ［ｎ−１］）との差分を示す差分データ（Ａ［ｎ］−Ａ［ｎ−１］）を算出する。
【００６２】
補償時間決定部３２４は、演算器３２２により算出された差分データ（Ａ［ｎ］−Ａ［ｎ−１］）に応じて、補償時間τＣＯＭＰを決定する。補償時間決定部３２４はテーブルを含む。テーブルには、差分Δｔ（Ａ［ｎ］）−Δｔ（Ａ［ｎ−１］）と、補償時間τＣＯＭＰの関係が保持される。なお、補償時間決定部３２４は演算処理によって補償時間τＣＯＭＰを算出してもよい。
【００６３】
遅延補償部３２６は、決定された補償時間τＣＯＭＰを、遅延されないｎ番目のシンボル値Ａ［ｎ］に応じた遅延時間Δｔ（Ａ［ｎ］）と合成し、補償遅延時間Δｔ（Ａ［ｎ］）’を生成する。遅延設定部３１４ａは、補償遅延時間Δｔ（Ａ［ｎ］）’を可変遅延回路３１２に設定する。
【００６４】
続いて補償テーブルの作成方法を説明する。図６は、補償時間決定部３２４の補償テーブルに保持されるデータの関係を示す図である。図６の横軸は差分Δｔ（Ａ［ｎ］）−Δｔ（Ａ［ｎ−１］）を、縦軸は補償時間τＣＯＭＰを示す。補償テーブルは、図４に示すような、送信側のパルス幅と受信側のパルス幅の対応関係から導くことができる。
【００６５】
いま、ベースバンド信号ＳＢＢのシンボル値Ａが、［００］、［０１］、［１０］、［１１］の４値のいずれかの値をとり、それぞれに対応する遅延量が、Δｔ（Ａ［００］）＝０ｐｓ、Δｔ（Ａ［０１］）＝１０ｐｓ、Δｔ（Ａ［１０］）＝２０ｐｓ、Δｔ（Ａ［１１］）＝３０ｐｓである場合について考察する。キャリア信号ＳＣの半周期が、Ｔ＝８０ｐｓである場合、変調の結果得られるＥＳＭ信号ＳＥＳＭのポジパルス（ハイレベルのパルス）のパルス幅（ハイレベル期間ＴＨ）、ネガパルス（ローレベルのパルス）のパルス幅（ローレベルの期間ＴＬ）は、５０ｐｓ、６０ｐｓ、７０ｐｓ、８０ｐｓ、９０ｐｓ、１００ｐｓ、１１０ｐｓの７つのいずれかを取り得る。
【００６６】
図４を参照すると、受信端において、５０ｐｓ、６０ｐｓ、７０ｐｓ、８０ｐｓ、９０ｐｓ、１００ｐｓ、１１０ｐｓのパルス幅を得るためには、送信端においてそれぞれ、５７．１ｐｓ、６３．８ｐｓ、７１．８ｐｓ、８０ｐｓ、８９．５ｐｓ、９７．５ｐｓ、１０５．５ｐｓのパルス幅を送出すればよいことがわかる。
【００６７】
つまり、各パルス幅を得るために必要な補償時間τＣＯＭＰは、
５７．１−５０＝７．１ｐｓ
６３．８−６０＝３．８ｐｓ
７１．８−７０＝１．８ｐｓ
８０    −８０＝０ｐｓ
８９．５−９０＝−０．５ｐｓ
９７．５−１００＝−２．５ｐｓ
１０５．５−１１０＝−４．５ｐｓ
となる。
【００６８】
受信端において望まれるパルス幅から、キャリア信号ＳＣの半周期Ｔを減じることにより、差分Δｔ（Ａ［ｎ］）−Δｔ（Ａ［ｎ−１］）が得られる。図６の補償テーブルは、差分Δｔ（Ａ［ｎ］）−Δｔ（Ａ［ｎ−１］）と、補償時間τＣＯＭＰの関係をプロットしたものである。
【００６９】
このように規定された補償時間τＣＯＭＰを、ベースバンド信号ＳＢＢに応じた遅延量Δｔ（Ａ）に加算することにより、受信側（復調側）において、最適化された遅延量Δｔ（Ａ）を得ることができ、復調精度を高めて伝送レートを上げることができる。
【００７０】
補償テーブルの作成は、以下のシーケンスで実行できる。すなわち、送信デバイスＴＸから、あるパルス幅のＥＳＭ信号を送信する。受信デバイスＲＸは、受信したＥＳＭ信号のパルス幅を送信デバイスＴＸに通知する。送信デバイスＴＸは、送り出したパルス幅と、通知されたパルス幅の関係からテーブルを作成する。
【００７１】
このシーケンスは、送信デバイスＴＸ側の電源投入時に自動的に行ってもよいし、実動作状態において所定のシーケンスにもとづいて行ってもよい。あるいは実動作中に、任意のタイミングで受信デバイスＲＸから送信デバイスＴＸに、テーブル作成を指示するコマンドを送信し、このコマンドを契機として実行してもよい。
【００７２】
以上が第１の実施の形態の変調に関する説明である。図１に戻る。変調器３１０により生成された被変調信号ＳＥＳＭは、伝送媒体３０２を介して伝送され、受信デバイスＲＸへと入力される。続いて、受信デバイスＲＸ側において、受信したＥＳＭ信号ＳＥＳＭを復調する復調器について説明する。
【００７３】
１．２  復調器
復調器３５０は、第１パルス幅測定回路１００、第２パルス幅測定回路１００ａ、演算処理部１０２を備える。
【００７４】
第１パルス幅測定回路１００は、被変調信号（ＥＳＭ信号）ＳＥＳＭのハイレベルの期間ＴＨ、言い換えればＥＳＭ信号ＳＥＳＭのポジティブエッジからネガティブエッジまでの期間を測定し、測定したハイレベル期間ＴＨに応じた第１時間差信号Ｓ２Ｈを生成する。第２パルス幅測定回路１００ａは、（ＥＳＭ信号）ＳＥＳＭのローレベルの期間ＴＨ、言い換えればＥＳＭ信号ＳＥＳＭのネガティブエッジからポジティブエッジまでの期間を測定し、測定したローレベルの期間ＴＬに応じた第２時間差信号Ｓ２Ｌを生成する。
【００７５】
第１パルス幅測定回路１００は、第１インバータ１０、第１時間測定回路１４を含む。第１インバータ１０は、ＥＳＭ信号ＳＥＳＭを反転する。第１時間測定回路１４は、ＥＳＭ信号ＳＥＳＭおよび反転されたＥＳＭ信号＃ＳＥＳＭ（＃は論理反転を示す）をそれぞれ、スタート信号ＳＳＴＡＲＴおよびストップ信号ＳＳＴＯＰとして受ける。第１時間測定回路１４は、スタート信号ＳＳＴＡＲＴのポジティブエッジとストップ信号ＳＳＴＯＰのポジティブエッジの時間差を測定する。この時間差は、ＥＳＭ信号ＳＥＳＭのハイレベルの期間（パルス幅）ＴＨである。
【００７６】
同様に第２パルス幅測定回路１００ａは、第２インバータ１０ａ、第２時間測定回路１４ａを含む。第２インバータ１０ａは、ＥＳＭ信号ＳＥＳＭを反転する。第２時間測定回路１４ａは、反転されたＥＳＭ信号＃ＳＥＳＭおよびＥＳＭ信号ＳＥＳＭをそれぞれ、スタート信号ＳＳＴＡＲＴおよびストップ信号ＳＳＴＯＰとして受ける。第２時間測定回路１４ａは、スタート信号ＳＳＴＡＲＴのポジティブエッジとストップ信号ＳＳＴＯＰのポジティブエッジの時間差を測定する。この時間差は、ＥＳＭ信号ＳＥＳＭのローレベルの期間（パルス幅）ＴＬである。
【００７７】
時間測定回路１４および時間測定回路１４ａは、いずれもスタート信号ＳＳＴＡＲＴのポジティブエッジとストップパルスＳＳＴＯＰ信号のポジティブエッジの時間差τに応じた信号（以下、時間差信号という）Ｓ２を出力する。時間測定回路１４は、たとえば米国特許４，７１９，６０８号に開示される、あるいはこれに類する時間デジタル変換器（ＴＤＣ：Time to Digital Converter）が好適に利用できる。しかしながら本発明はこれに限定されず、時間測定回路１４は、アナログ信号処理によってエッジ間の時間差を測定する時間アナログ変換器（ＴＡＣ：Time to Analog Converter）であってもよい。ＴＡＣとしては、たとえば米国特許４，４０８，１６６に開示の技術が利用可能である。つまり時間測定回路１４からの時間差信号Ｓ２は、デジタル値、アナログ値のいずれであってもよい。
【００７８】
演算処理部１０２は、第１時間差信号Ｓ２Ｈ、第２時間差信号Ｓ２Ｌを受け、これらにもとづいてデータ信号（ベースバンド信号ＳＢＢ）を復調する。具体的に演算処理部１０２は、（１）第１時間差信号Ｓ２Ｈが示すＥＳＭ信号ＳＥＳＭのハイレベルの期間ＴＨから、キャリア信号ＳＣのハイレベルの期間ＴｃＨを減算するステップと、（２）第２時間差信号Ｓ２Ｌが示すＥＳＭ信号ＳＥＳＭのローレベルの期間ＴＬから、キャリア信号ＳＣのローレベルの期間ＴｃＬを減算するステップと、を交互に繰り返す。
そして、演算処理部１０２は、減算ごとに得られる値を累積的に積算し、積算値に応じたベースバンド信号ＳＢＢを復調する。
【００７９】
演算処理部１０２の処理は、たとえば以下の構成により実現できる。演算処理部１０２は、セレクタ１０４、減算器１０６、積分器１０８を含む。
セレクタ１０４は、第１時間差信号Ｓ２Ｈ、第２時間差信号Ｓ２Ｌを受け、ＥＳＭ信号ＳＥＳＭと同期して、シンボルレートｆＳＹＭで交互に選択する。
【００８０】
なお本実施の形態では、キャリア信号ＳＣのデューティ比は５０％であり、そのハイレベルの期間ＴｃＨとローレベルの期間ＴｃＬは、
ＴｃＨ＝ＴｃＬ＝Ｔ
を満たす。そこで減算器１０６は、セレクタ１０４から出力される時間差信号Ｓ２（Ｓ２ＨまたはＳ２Ｌ）に応じた時間差（ＴＨまたはＴＬ）から、キャリア信号ＳＣの半周期Ｔを減算する。
【００８１】
積分器１０８は、減算器１０６の出力信号Ｓ３の値を累積的に積算する。積分器１０８は加算器１１０とアキュムレータ１１２とを含んでもよい。積分器１０８からは、復調されたベースバンド信号ＳＢＢ’が出力される。
【００８２】
以上が復調器３５０の構成である。続いてその動作を説明する。図７は、図１の復調器３５０の復調処理を示すタイムチャートである。図７のタイムチャートでは説明の簡潔化と理解の容易化のため、Δｔ（Ａ０）＝０の場合を示すが、必ずしも０である必要はない。復調処理に先立ち積分器１０８が初期化され、その値がゼロクリアされる。変調されたＥＳＭ信号ＳＥＳＭが入力されると、ハイレベル期間ＴＨとローレベル期間ＴＬが交互に測定される。セレクタ１０４によってハイレベル期間ＴＨとローレベル期間ＴＬが多重化され、それぞれから半周期Ｔを減算することにより、パルス幅の変化量を示すデータＳ３が生成される。パルス幅の変化量を積算すると、ポジティブエッジおよびネガティブエッジそれぞれのシフト量（遅延量）を示す信号ＳＢＢ’を得ることができる。図７から明らかなように、信号ＳＢＢ’は、変調側におけるベースバンド信号ＳＢＢと一致する。
【００８３】
このように、図１の復調器３５０によれば、エッジシフト変調された信号を復調し、ベースバンド信号ＳＢＢ’を復元することができる。
【００８４】
続いて、復調器３５０の変形例を説明する。
図８（ａ）、（ｂ）は、第１、第２の変形例に係る復調器の構成を示す回路図である。
【００８５】
図８（ａ）を参照する。第１の変形例に係る復調器３５０ａは、第１パルス幅測定回路１００ｂ、第２パルス幅測定回路１００ｃ、第１減算器１０６ａ、第２減算器１０６ｂ、セレクタ１０４ａ、積分器１０８ａを備える。
【００８６】
第１パルス幅測定回路１００ｂは、図１の第１パルス幅測定回路１００に加えて第１遅延回路１２ｂを含む。第１遅延回路１２ｂは、ＥＳＭ信号（被変調信号）ＳＥＳＭに所定の第１遅延Ｔｄｅｌａｙ１を与える。遅延されたＥＳＭ信号ＳＥＳＭが、スタート信号ＳＳＴＡＲＴとして第１時間測定回路１４ｂに入力される。第１時間測定回路１４ｂは、スタート信号ＳＴＡＲＴとストップ信号ＳＳＴＯＰの時間差に応じた時間差信号Ｓ２Ｈ’を出力する。
【００８７】
第２パルス幅測定回路１００ｃは、図１の第２パルス幅測定回路１００ａに加えて第２遅延回路１２ｃを含む。第２遅延回路１２ｃは、第２インバータ１０ｃにより反転されたＥＳＭ信号（被変調信号）＃ＳＥＳＭに所定の第２遅延Ｔｄｅｌａｙ２を与える。遅延されたＥＳＭ信号＃ＳＥＳＭが、スタート信号ＳＳＴＡＲＴとして第２時間測定回路１４ｃに入力される。第２時間測定回路１４ｃは、スタート信号ＳＴＡＲＴとストップ信号ＳＳＴＯＰの時間差に応じた時間差信号Ｓ２Ｌ’を出力する。
【００８８】
第１減算器１０６ａは、第１時間差信号Ｓ２Ｈ’が示す時間差τから、所定時間（Ｔ−Ｔｄｅｌａｙ１）を減じ、その結果得られる値に応じた信号Ｓ３Ｈを出力する。
同様に第２減算器１０６ｂは、第２時間差信号Ｓ２Ｌ’が示す時間差τから、所定時間（Ｔ−Ｔｄｅｌａｙ２）を減じ、その結果得られる値に応じた信号Ｓ３Ｌを出力する。
【００８９】
セレクタ１０４ａは、図１のセレクタ１０４と同様に、ＥＳＭ信号ＳＥＳＭと同期してシンボルレートｆＳＹＭで、信号Ｓ３Ｈ、Ｓ３Ｌを交互に選択する。積分器１０８ａは、図１の積分器１０８と同様にセレクタ１０４ａの出力信号Ｓ３を累積的に加算する。積分器１０８ａからは、復調されたベースバンド信号ＳＢＢ’が出力される。
【００９０】
図９は、図８（ａ）の第１パルス幅測定回路１００ｂの動作を示すタイムチャートである。図９から明らかなように、第１パルス幅測定回路１００ｂにより測定すべきパルス幅（ハイレベル期間）ＴＨは、スタート信号ＳＳＴＡＲＴとストップ信号ＳＳＴＯＰのポジティブエッジ間の時間差τと遅延時間Ｔｄｅｌａｙ１を用いて、
ＴＨ＝τ＋Ｔｄｅｌａｙ１
で与えられる。したがって、第１パルス幅測定回路１００ｂにより時間差τを測定し、後段において遅延量Ｔｄｅｌａｙ１を加算することにより、ＥＳＭ信号ＳＥＳＭのハイレベル期間ＴＬを得ることができ、さらにハイレベル期間ＴＬから半周期Ｔを減ずることにより、変調成分Δｔ（Ａ）を得ることができる。
【００９１】
第２パルス幅測定回路１００ｃについても同様である。
【００９２】
第１パルス幅測定回路１００ｂ（もしくは第２パルス幅測定回路１００ｃ）によれば、パルス幅の広測定レンジと高分解能を両立できる。この利点は遅延回路１２ｂ（１２ｃ）を有さない回路との比較によって明確となる。ここでは第１パルス幅測定回路１００ｂの場合を説明する。
【００９３】
時間測定回路１４ｂが、スタート信号ＳＳＴＡＲＴとストップ信号ＳＳＴＯＰのポジティブエッジ間の時間差τを、分解能Δｔ、最大ｍ階調（ｍは自然数）にて測定可能であると仮定する。この場合、時間測定回路１４の測定レンジの上限はｍ×Δｔで与えられる。
【００９４】
遅延回路１２ｂが設けられない場合、第１パルス幅測定回路１００ｂにより測定可能なパルス幅の上限ＴＨｍａｘ’は、
ＴＨｍａｘ’＝ｍ×Δｔ
となる。たとえば、Δｔ＝１ｐｓ、ｍ＝２０とすると、最大２０ｐｓのパルス幅が測定可能である。分解能を維持したまま、最大１００ｐｓのパルス幅を測定するためには、ｍ＝１００とする必要があり、回路面積が増大するであろう。あるいは最大階調ｍを維持したまま、最大１００ｐｓのパルス幅を測定するためには、分解能Δｔを５ｐｓまで低下させなければならない。
【００９５】
これに対して、遅延回路１２ｂを有する第１パルス幅測定回路１００ｂが測定可能な入力パルス信号ＰＵＬＳＥのパルス幅ＴＨの上限ＴＨｍａｘは、
ＴＨｍａｘ＝Ｔｄｅｌａｙ１＋ｍ×Δｔ
となる。もし、Ｔｄｅｌａｙ＝８０ｐｓに設定すれば、遅延回路１２ｂを設けない場合と比べて、同じ分解能Δｔ（＝１ｐｓ）、最大階調ｍ（＝２０）を維持しながら、最大１００ｐｓのパルス幅が測定可能となる。あるいは、最大階調ｍ（＝２０）を維持しながら、遅延回路１２を設けない場合と同じパルス幅ＴＨｍａｘ’を実現しようとすれば、Ｔｄｅｌａｙ１＝１０ｐｓのとき、分解能Δｔを０．５ｐｓに高めることができる。反対に分解能Δｔ（＝１ｐｓ）を維持しながら、Ｔｄｅｌａｙ１＝１０ｐｓとすれば、最大階調をｍ＝１０に減らすことができるため、回路規模を縮小できる。
【００９６】
このように、図８（ａ）の第１、第２のパルス幅測定回路１００ｂ、１００ｃによれば、分解能Δｔと最大階調数ｍのトレードオフの関係に縛られることなく、高分解能、広測定レンジが実現できる。
【００９７】
この利点を別の観点から見ると、図８（ａ）の第１、第２のパルス幅測定回路１００ｂ、１００ｃによれば、キャリア信号ＳＣの半周期に応じて遅延量Ｔｄｅｌａｙ１、Ｔｄｅｌａｙ２を変化させることにより、測定レンジを最適化することができる。
【００９８】
図８（ｂ）を参照する。第２の変形例に係る復調器３５０ｂは、第１パルス幅測定回路１００ｂ、第２パルス幅測定回路１００ｃ、セレクタ１０４ｂ、減算器１０６ｃ、積分器１０８ｂを備える。
【００９９】
図８（ｂ）は、図８（ａ）と比べて、セレクタ１０４ｂと減算器１０６ｃの位置が反転しており、その他の構成は同一である。第１遅延回路１２ｂが与える遅延量Ｔｄｅｌａｙと、第２遅延回路１２ｃが与える遅延量Ｔｄｅｌａｙが等しい場合、減算器１０６ｃを共有することにより回路面積が削減できる。
【０１００】
図１０（ａ）、（ｂ）は、図８（ａ）、（ｂ）に利用される第１パルス幅測定回路１００ｂ、第２パルス幅測定回路１００ｃの変形例を示す回路図である。
【０１０１】
図１０（ａ）の第１パルス幅測定回路１００ｂは、第１インバータ１０ｂ、第２インバータ２８、セレクタ３０、時間測定回路１４ｂを備える。
【０１０２】
時間測定回路１４ｂは、第１多段遅延回路２０、第２多段遅延回路２２、複数のラッチ回路Ｌ１〜ＬＮ、プライオリティエンコーダ２４を備える。
【０１０３】
第１多段遅延回路２０は、多段接続されたＮ個（Ｎは自然数）の第１遅延素子Ｄ１１〜Ｄ１Ｎを有し、スタート信号ＳＳＴＡＲＴに対して、１段ごとに第１所定量の遅延ｔ１を与える。第２多段遅延回路２２は、多段接続されたＮ個の第２遅延素子Ｄ２１〜Ｄ２Ｎを有し、ストップ信号ＳＳＴＯＰに対して、１段ごとに第２所定量の遅延ｔ２を与える。
【０１０４】
遅延量ｔ１、ｔ２の間には、
ｔ１＝Δｔ＋ｔ２
の関係が成り立つ。ここでΔｔは、時間測定回路１４の分解能である。
【０１０５】
Ｎ個のラッチ回路Ｌ１〜ＬＮは、Ｎ個の第１遅延素子Ｄ１、第２遅延素子Ｄ２ごとに設けられる。ｉ番目のラッチ回路Ｌｉは、対応する第１遅延素子Ｄ１ｉに入力されるスタート信号ＳＳＴＡＲＴと、対応する第２遅延素子Ｄ２ｉに入力されるストップ信号ＳＳＴＯＰのうち、いずれか一方の信号のポジティブエッジのタイミングで、他方の信号の値をラッチする。図４では、ラッチ回路Ｌｉのデータ端子にストップ信号ＳＳＴＯＰが、そのクロック端子にスタート信号ＳＳＴＡＲＴが入力される。
【０１０６】
プライオリティエンコーダ２４は、Ｎ個のラッチ回路Ｌ１〜ＬＮからの出力信号Ｑ１〜ＱＮを受ける。出力信号Ｑ１〜ＱＮは、いわゆるサーモメータコードである。プライオリティエンコーダ２４はサーモメータコードをバイナリコードに変換し、出力信号Ｓ２を生成する。なお、後段の回路においてサーモメータコードを処理可能な場合、プライオリティエンコーダ２４は省略することができる。
【０１０７】
第１多段遅延回路２０、第２多段遅延回路２２内の第１、第２の遅延素子Ｄ１、Ｄ２を１段通過するごとに、スタート信号ＳＳＴＡＲＴとストップ信号ＳＳＴＯＰの時間差は、Δｔ＝（ｔ１−ｔ２）だけ小さくなる。スタート信号ＳＳＴＡＲＴとストップ信号ＳＳＴＯＰの初期の時間差がτである場合、（τ／Δｔ）段の遅延素子を経由した段階で、２つの信号のエッジのタイミングは逆転する。
【０１０８】
ｊ段目（ｊ≦Ｎ）においてストップ信号ＳＳＴＯＰがスタート信号ＳＳＴＡＲＴに追いついたとする。このとき、出力信号Ｑ１〜Ｑｊが０となり、追いついたところから先はＱｊ＋１〜ＱＮは１となる。サーモメータコードの名称は、あるビットを境として値が１から０（または０から１）に切り替わることが、温度計に似ていることにちなんでいる。
【０１０９】
なお、スタート信号ＳＳＴＡＲＴにストップ信号ＳＳＴＯＰが追いつかなかった場合、サーモメータコードＱ１〜ＱＮは全ビットが０となり、スタート信号ＳＳＴＡＲＴよりもストップ信号ＳＳＴＯＰが先に入力された場合、全ビットが１となる。これらの状態は、たとえば遅延量Ｔｄｅｌａｙ１が入力パルス信号ＰＵＬＳＥのパルス幅ＴＨを超えたときに発生しうる。
【０１１０】
第１インバータ１０ｂは、ＥＳＭ信号ＳＥＳＭを反転し、ストップ信号ＳＳＴＯＰを出力する。セレクタ３０は、少なくともＮ個の第２遅延素子それぞれの出力信号もしくは入力信号、すなわち遅延されたストップ信号ＳＳＴＯＰを受け、遅延制御信号Ｓ１に応じたいずれかを選択して出力する。セレクタ３０はさらに、Ｎ段目の第２遅延素子Ｄ２Ｎよりもさらに後段の第２遅延素子Ｄ２の入力信号もしくは出力信号を受けてもよい。
【０１１１】
第２インバータ２８は、セレクタ３０の出力信号を反転しスタート信号ＳＳＴＡＲＴを出力する。
【０１１２】
図１０（ａ）の第１パルス幅測定回路１００ｂにおいて、セレクタ３０がｋ段目の第２遅延素子Ｄ２ｋの出力信号を選択した場合、スタート信号ＳＳＴＡＲＴは、入力パルス信号ＰＵＬＳＥを、
τｄ＝ｋ×ｔ２＋Ｔｉ１＋Ｔｉ２
だけ遅延させた信号となる。Ｔｉ１、Ｔｉ２はそれぞれ、第１インバータ１０ｂ、第２インバータ２８の遅延量を示す。
【０１１３】
つまり図１０の第１パルス幅測定回路１００ｂでは、第１インバータ１０ｂ、第２インバータ２８および１段目からｋ段目までの第２遅延素子Ｄ２１〜Ｄ２ｋが、図８（ａ）、（ｂ）に示す遅延回路１２に相当する。
【０１１４】
図１０（ａ）の第１パルス幅測定回路１００ｂによれば、図８（ａ）の第１パルス幅測定回路１００ｂと比べて、遅延回路１２を省略できるため、回路面積を削減することができる。また、セレクタ３０により選択するノードを切りかえることにより遅延量Ｔｄｅｌａｙ１を調節できる。
【０１１５】
図１０の第１パルス幅測定回路１００ｂにおいて、遅延量Ｔｄｅｌａｙ１が固定されてよい場合は、セレクタ３０を省略し、ｋ段目の第２遅延素子Ｄ２ｋの出力信号を、直接的に第２インバータ２８へと入力してもよい。
【０１１６】
図８（ａ）、（ｂ）のローレベルの期間を測定する第２パルス幅測定回路１００ｃに対しても、同様の変形例が適用可能である。図１０（ｂ）は第２パルス幅測定回路１００ｃの変形例を示す。図１０（ｂ）の第２パルス幅測定回路１００ｃは、第２インバータ１０ｃ、セレクタ３０、時間測定回路１４ｃを備える。
【０１１７】
ＥＳＭ信号ＳＥＳＭはストップ信号として時間測定回路１４ｃに入力される。セレクタ３０は、複数の第２遅延素子それぞれの出力信号もしくは入力信号、すなわち遅延されたストップ信号ＳＳＴＯＰを受け、遅延制御信号Ｓ１に応じたいずれかを選択して出力する。第２インバータ１０ｃは、セレクタ３０の出力信号を反転しスタート信号ＳＳＴＡＲＴを出力する。
【０１１８】
図１０（ｂ）の第２パルス幅測定回路１００ｃによれば、図８（ａ）、（ｂ）の第２パルス幅測定回路１００ｃと比べて、遅延回路１２ｃを省略できるため、回路面積を削減することができる。また、セレクタ３０により選択するノードを切りかえることにより遅延量Ｔｄｅｌａｙ２を調節できる。
【０１１９】
２．  （第２の実施の形態）
第１の実施の形態では、キャリア信号ＳＣのポジティブエッジとネガティブエッジの両方に情報を載せる場合を説明した。これに対して、第２の実施の形態では、ポジティブエッジとネガティブエッジのいずれか一方のみ（以下では、ネガティブエッジ）を遅延させる変調技術と、それに対応する復調技術を説明する。
【０１２０】
２．１  変調器
図１１は、第２の実施の形態に係る伝送システム３００ｄの構成を示すブロック図である。図１１の変調器３１０ｄは、可変遅延回路３１２、遅延設定部３１４ｄを備える。
【０１２１】
可変遅延回路３１２は、所定の周波数のキャリア信号ＳＣを遅延させる。遅延設定部３１４ｄは、可変遅延回路３１２の遅延時間を、変調すべきベースバンド信号ＳＢＢに応じて設定する。遅延設定部は、キャリア信号ＳＣのポジティブエッジおよびネガティブエッジのうち、選択された一方のエッジ（ここではネガティブエッジ）が可変遅延回路３１２を通過するタイミングにおける遅延時間を、ベースバンド信号ＳＢＢのシンボル値Ａに応じて設定する。また、選択されない他方のエッジ（ここではポジティブエッジ）が可変遅延回路３１２を通過するタイミングにおける可変遅延回路３１２の遅延時間を、シンボル値に依存しない所定値、たとえばゼロに設定する。
【０１２２】
図１２は、第２の実施の形態に係る変調方法により生成されるＥＳＭ信号ＳＥＳＭを示す波形図である。
【０１２３】
ベースバンド信号ＳＢＢはシンボル単位で示されており、キャリア信号ＳＣのネガティブエッジに対して、ひとつのシンボルＡが割り当てられる。
【０１２４】
遅延設定部３１４ｄは、キャリア信号ＳＣと同期して、ベースバンド信号ＳＢＢのシンボル値Ａに応じた遅延量Δｔ（Ａ）を設定する。両者を同期させることにより、キャリア信号ＳＣのすべてのネガティブエッジに情報を載せることができる。この場合、ベースバンド信号ＳＢＢのシンボルレートｆＳＹＭは、キャリア信号ＳＣの周波数ｆＣと一致する。なお、ベースバンド信号ＳＢＢとキャリア信号ＳＣは非同期であっても構わない。非同期であっても、伝送レートは低下するものの、信号の伝送自体は可能である。
【０１２５】
たとえば可変遅延回路３１２は、シンボル値Ａに比例した遅延量Δｔ（Ａ）を設定してもよいし、比例以外の別の規則にもとづいて遅延量Δｔ（Ａ）を設定してもよい。
【０１２６】
本実施の形態で説明したＥＳＭによれば、キャリア信号ＳＣのネガティブエッジのみに情報を載せることができ、高速なデータ伝送が可能となる。
【０１２７】
図１１の遅延設定部３１４ｄは、伝送媒体３０２における伝搬損失を考慮してネガティブエッジに与える遅延量の補償を行ってもよい。この場合、遅延設定部３１４ｄには、ネガティブエッジに与える遅延量Δｔ（Ａ）と、補償遅延時間τＣＯＭＰの関係を示すテーブルが設けられてもよい。第２の実施の形態における各処理は、第１の実施の形態のポジティブエッジに関するデータや遅延量などの値を０として読み替えることで理解されよう。
【０１２８】
第２の実施の形態においても、第１の実施の形態と同様に、パルス幅を補償するように遅延時間を調節することにより、伝送レートを高めることができる。
【０１２９】
２．２  復調器
つづいて図１１に戻り、第２の実施の形態に係る復調器３５０ｄの構成を説明する。復調器３５０ｄは、第１パルス幅測定回路１００、減算器１０６ｄを備える。第１パルス幅測定回路１００は、被変調信号（ＥＳＭ信号）ＳＥＳＭのハイレベルの期間ＴＨ、言い換えればＥＳＭ信号ＳＥＳＭのポジティブエッジからネガティブエッジまでの期間を測定し、測定したハイレベル期間ＴＨに応じた第１時間差信号Ｓ２Ｈを生成する。第１パルス幅測定回路１００の構成は図１のそれと同様である。
【０１３０】
減算器１０６ｄは、第１時間差信号Ｓ２Ｈを受け、これにもとづいてデータ信号（ベースバンド信号ＳＢＢ）を復調する。具体的に減算器１０６ｄは、第１時間差信号Ｓ２Ｈが示すパルス幅ＴＨから、キャリア信号ＳＣの半周期Ｔを減算し、減算結果に応じた信号Ｓ４を出力する。この信号Ｓ４は、図１２から明らかなように、ベースバンド信号ＳＢＢのシンボル値Ａに応じた遅延量を示している。復調器３５０ｄは、信号Ｓ４を復調されたベースバンド信号ＳＢＢ’として出力する。
【０１３１】
図１１の復調器３５０ｄによれば、ネガティブエッジのみが遅延されたＥＳＭ信号ＳＥＳＭを好適に復調することができる。
【０１３２】
上記説明は、キャリア信号ＳＣのネガティブエッジを遅延させる場合を説明したが、ポジティブエッジを遅延させてもよい。この場合、変調器３１０ｄ側の説明はネガティブエッジとポジティブエッジを読み替えればよい。また復調器３５０ｄには、第１パルス幅測定回路１００に代えて、図１の第２パルス幅測定回路１００ａを用いればよい。この場合、ＥＳＭ信号ＳＥＳＭのローレベル期間（ネガパルスの幅）が測定され、半周期Ｔを減ずることにより、ポジティブエッジのシフト量を得ることができる。
【０１３３】
以上、第１、第２の実施の形態のもとづき、本発明に係る変復調技術を説明した。最後に、これらの好適なアプリケーションを説明する。
【０１３４】
図１３は、実施の形態に係る変調器および復調器を利用した試験装置の構成を示すブロック図である。被試験デバイス４０２は、たとえばメモリであり、試験装置４００は、被試験デバイス４０２の良否を判定し、あるいは不良箇所を特定する機能を有する。ただしＤＵＴはメモリに限定されず、任意のデバイスであってよい。
【０１３５】
試験装置４００は、パターン発生器１、タイミング発生器２、波形整形器３、ドライバＤＲ、コンパレータＴＣ、判定部５を備える。なお試験装置４００の構成は例示であり、これと異なるアーキテクチャを利用してもよい。
【０１３６】
パターン発生器１は、タイミングセット信号（以下、「ＴＳ信号」という。）を生成して、タイミング発生器２に供給する。タイミング発生器２は、ＴＳ信号により指定されたタイミングデータにもとづいて周期クロックＣＫｐ及び遅延クロックＣＫｄを発生して、周期クロックＣＫｐをパターン発生器１に供給し、遅延クロックＣＫｄを波形整形器３に供給する。そして、パターン発生器１は、ＤＵＴ４０２が有する複数の記憶領域であるブロックのそれぞれを示すアドレスＡＤＲＳ、及び複数のブロックのそれぞれに書き込むべき複数の試験パターンデータＤｔを発生して、波形整形器３に供給する。
【０１３７】
波形整形器３は、タイミング発生器２から供給された遅延クロックＣＫｄにもとづいて、パターン発生器１が発生した試験パターンデータＤｔに応じた試験パターン信号Ｓｔを生成する。そして、波形整形器３は、パターン発生器１から供給されたアドレスＡＤＲＳ、及び生成した試験パターン信号Ｓｔを、ライトドライバＤＲを介してＤＵＴ４０２に供給する。
【０１３８】
また、パターン発生器１は、ＤＵＴ４０２がアドレスＡＤＲＳ及び試験パターン信号Ｓｔに応じて出力すべき出力データである期待値データＤｅｘｐを予め発生して、判定部５に供給する。
【０１３９】
コンパレータＴＣは、ＤＵＴ４０２からアドレスＡＤＲＳに対応するデータＤｏを読み出し判定部５へと出力する。判定部５は、ＤＵＴ４０２から読み出されたデータＤｏとパターン発生器１から供給された期待値データＤｅｘｐとを比較して、ＤＵＴ４０２の良否を判定する。
【０１４０】
かかる試験装置４００において、実施の形態に係る変調器、復調器は以下のように利用できる。
【０１４１】
１．第１の利用形態
ＤＵＴ４０２が、データＤｏを、ＥＳＭ信号の形式で出力する場合、つまりＤＵＴ４０２側に、ＥＳＭの変調器が搭載される場合、コンパレータＴＣの後段、もしくは前段に、上述したいずれかの態様の復調器が搭載される。
【０１４２】
２．第２の利用形態
ＤＵＴ４０２が、試験パターン信号Ｓｔおよびアドレス信号ＡＤＲＳのいずれか、もしくは両方を、ＥＳＭ信号の形式で受信可能に構成される場合、つまりＤＵＴ４０２側に、ＥＳＭの復調器が搭載される場合、上述したいずれかの態様の変調器が波形整形器３に実装される。
【０１４３】
３．第３の利用形態
ＤＵＴ４０２が外部とのデータの送受信にＥＳＭを利用するとしないとに関わらず、試験装置４００の内部の機能ブロック間の通信に、ＥＳＭを利用してもよい。たとえば、
３．１  パターン発生器１とタイミング発生器２の間、
３．２  タイミング発生器２と波形整形器３の間、
のいずれか、あるいは両方において、高速なデータ伝送が必要な場合、送信側に変調器を、受信側に復調器を設ければよい。試験装置４００の内部の機能ブロック間の距離は一度設計すると固定されるため、上述した変調器におけるパルス幅の補償技術が好適に利用できる。
【０１４４】
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
【符号の説明】
【０１４５】
１００…パルス幅測定回路、１０２…演算処理部、１０４…セレクタ、１０６…減算器、１０８…積分器、１０…インバータ、１２…遅延回路、１４…時間測定回路、２０…第１多段遅延回路、２２…第２多段遅延回路、２４…プライオリティエンコーダ、３０…セレクタ、Ｄ１…第１遅延素子、Ｄ２…第２遅延素子、Ｌ…ラッチ回路、ＴＸ…送信デバイス、ＲＸ…受信デバイス、３００…伝送システム、３０２…伝送媒体、３０４…キャリア信号発生器、３０５…データ信号発生器、３１０…変調器、３１２…可変遅延回路、３１４…遅延設定部、３２０…遅延素子、３２２…演算器、３２４…補償時間決定部、３２６…遅延補償部、３５０…復調器。
【図１】
2010057173.tif 000003
【図２】
2010057173.tif 000004
【図３】
2010057173.tif 000005
【図４】
2010057173.tif 000006
【図５】
2010057173.tif 000007
【図６】
2010057173.tif 000008
【図７】
2010057173.tif 000009
【図８】
2010057173.tif 000010
【図９】
2010057173.tif 000011
【図１０】
2010057173.tif 000012
【図１１】
2010057173.tif 000013
【図１２】
2010057173.tif 000014
【図１３】
2010057173.tif 000015