(57)【要約】【課題】入力信号の周波数の変化による出力信号レベルのバラツキを抑えることができる自動利得制御回路を実現する。【解決手段】本発明の自動利得制御回路１は、複数のアンプを備え、各アンプの選択／非選択により入力信号の利得が制御されるＶＧＡ２と、ＶＧＡ２の利得を検出するゲイン測定部５と、目標利得とＶＧＡ２の利得とを比較する加減算部６と、加減算部６の比較結果に基づいてアンプの選択／非選択を行う切換選択部３とを備え、選択されるアンプの組み合わせ毎に、順位が割り当てられ、切換選択部３は、ＶＧＡ２の利得が目標利得よりも大きい場合、順位を下げるように構成されている。ここで、入力周波数が変化することによりＶＧＡ２の利得が順位に対して非線形となる場合、非線形順位の組み合わせに係るアンプを切換選択部３が選択しないように制限するＳＫＩＰＰＥＲ９を備える。【選択図】図１
2010034855.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅または減衰させる複数の信号増減手段を備え、各信号増減手段の選択／非選択により前記入力信号の利得が制御される利得制御手段と、
前記利得制御手段の利得を検出する利得測定手段と、
予め定められた目標利得と前記利得測定手段によって検出された利得とを比較する比較手段と、
前記比較手段の比較結果に基づいて前記信号増減手段の選択／非選択を行う切換選択手段とを備え、
選択される信号増減手段の組み合わせ毎に、順位が割り当てられ、
前記入力信号の周波数が所定の周波数の場合、前記利得制御手段の利得が前記順位に対して線形性を有するように設定され、
前記切換選択手段は、前記比較手段による比較結果において、前記利得測定手段によって検出された利得が前記目標利得よりも大きい場合、選択する信号増減手段の組み合わせの順位を下げるように構成されている自動利得制御回路であって、
前記周波数が変化することにより前記利得制御手段の利得が前記順位に対して非線形となる場合、前記利得制御手段の利得と線形関係を満たさない順位の組み合わせに係る信号増減手段を前記切換選択手段が選択しないように制限する選択制限手段を備えることを特徴とする自動利得制御回路。
【請求項２】
前記入力信号は、高周波信号であることを特徴とする請求項１に記載の自動利得制御回路。
【請求項３】
前記複数の信号増減手段は、互いに並列接続されている複数の増幅器であり、
各増幅器には、スイッチ手段が接続されており、
前記切換選択手段は、各スイッチ手段をＯＮ／ＯＦＦ制御することにより、前記増幅器の選択／非選択を行うことを特徴とする請求項１または２に記載の自動利得制御回路。
【請求項４】
前記複数の信号増減手段は、単一の増幅器および複数の減衰器であり、
各減衰器は互いに並列接続されるとともに、前記増幅器の出力端子に接続されており、
各減衰器には、スイッチ手段が接続されており、
前記切換選択手段は、各スイッチ手段をＯＮ／ＯＦＦ制御することにより、前記減衰器の選択／非選択を行うことを特徴とする請求項１または２に記載の自動利得制御回路。
【請求項５】
前記複数の信号増減手段は、互いに並列接続された複数の増幅器および減衰器であり、
各増幅器および各減衰器には、スイッチ手段が接続されており、
前記切換選択手段は、各スイッチ手段をＯＮ／ＯＦＦ制御することにより、前記増幅器および減衰器の選択／非選択を行うことを特徴とする請求項１または２に記載の自動利得制御回路。
【請求項６】
周波数選択手段と周波数変換手段とを備え、
請求項１から５のいずれか１項に記載の自動利得制御回路が、前記周波数選択手段と前記周波数変換手段との間に設けられていることを特徴とするチューナ。
【請求項７】
周波数選択手段と周波数変換手段とを備え、
請求項１から５のいずれか１項に記載の自動利得制御回路が、前記周波数変換手段の後段に設けられていることを特徴とするチューナ。
【請求項８】
周波数選択手段と周波数変換手段とを備え、
請求項１から５のいずれか１項に記載の自動利得制御回路が、前記周波数選択手段と前記周波数変換手段との間、および前記周波数変換手段の後段に設けられていることを特徴とするチューナ。
【請求項９】
請求項６から８のいずれか１項に記載のチューナを備えるテレビ受信機。
【請求項１０】
請求項６から８のいずれか１項に記載のチューナを備えるセットトップボックス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チューナ等に適用される自動利得制御回路に関するものである。
【背景技術】
【０００２】
従来のフィードバック型ＲＦ−ＶＧＡのＡＧＣ制御について、図１１〜図１４に基づいて説明する。
【０００３】
図１１は、従来の自動利得制御回路１０１の構成を示すブロック図である。自動利得制御回路１０１は、ＶＧＡ２、切換選択部３、切換順位設定部４、ゲイン測定部５、加減算部６および判定部７を備えている。また、自動利得制御回路１０１の外部には、目標ゲイン設定部８が設けられている。ＶＧＡ２には、自動利得制御回路１０１の入力端子ＩＮからの高周波信号が入力される。
【０００４】
図１２に示すように、ＶＧＡ２は、４つのアンプ２１ａ〜２１ｄ、および４つのスイッチ２２ａ〜２２ｄを備えている。アンプ２１ａとスイッチ２２ａ、アンプ２１ｂとスイッチ２２ｂ、アンプ２１ｃとスイッチ２２ｃ、およびアンプ２１ｄとスイッチ２２ｄは、それぞれ互いに直列接続されており、アンプ２１ａとスイッチ２２ａとの直列回路、アンプ２１ｂとスイッチ２２ｂとの直列回路、アンプ２１ｃとスイッチ２２ｃとの直列回路、およびアンプ２１ｄとスイッチ２２ｄとの直列回路は、互いに並列接続されている。
【０００５】
図１１に示す切換選択部３は、スイッチ２２ａ〜２２ｄのＯＮ／ＯＦＦを制御することにより、各アンプ２１ａ〜２１ｄの選択／非選択を行う。これによりＶＧＡ２に入力される高周波信号の利得が制御される。
【０００６】
切換順位設定部４は、レジスタで構成され、後述する切換順位を示すレジスタ値を切換選択部３に出力する。切換選択部３は、切換順位設定部４からの制御信号に基づいて、スイッチ２２ａ〜２２ｄのＯＮ／ＯＦＦを制御する。
【０００７】
目標ゲイン設定部８には、図１３（ａ）に示すデータテーブルが記憶されている。データテーブルでは、切換選択部３によるスイッチ２２ａ〜２２ｄのＯＮ／ＯＦＦ制御の組み合わせ毎に、切換順位が割り当てられている。スイッチ２２ａ〜２２ｄのＯＮ／ＯＦＦ制御の組み合わせは、高周波信号の周波数が通常レベルの場合におけるアンプ２１ａ〜２１ｄのゲインに基づいており、切換順位が大きくなるほどＶＧＡ２のゲインを示す目標ゲインが大きくなるように設定されている。すなわち、図１３（ｂ）に示すように、ＶＧＡ２のゲインを示す目標ゲインが切換順位に対して線形性を有するように設定されている。
【０００８】
例えば、ＶＧＡ２の目標ゲインを５．０ｄＢとしている場合、切換順位設定部４は、目標ゲイン５．０ｄＢに対応する切換順位「５」を示すレジスタ値を切換選択部３に出力する。これに対し、切換選択部３は、目標ゲイン設定部８に記憶されているデータテーブルを参照して、切換順位「５」に対応するＯＮ／ＯＦＦ制御を行う。これにより、切換選択部３は、アンプ２１ａおよびアンプ２１ｄを選択し、ＶＧＡ２のゲインが５．０ｄＢとなるように制御する。
【０００９】
また、図１１に示すゲイン測定部５は、ＶＧＡ２からの出力信号と入力端子ＩＮからの高周波信号とを検出し、ＶＧＡ２の実際のゲインを示すデジタル値を加減算部６に出力する。
【００１０】
上記のように、ＶＧＡ２の目標ゲインが５．０ｄＢである場合、目標ゲイン設定部８は加減算部６に目標ゲイン５．０ｄＢに対応するデジタル値「５」を出力する。
【００１１】
加減算部６は、目標ゲイン設定部８からのデジタル値から、ゲイン測定部５からのデジタル値を減じた値を判定部７に出力する。判定部７は、加減算部６の出力値が「０」または負の値であれば、「０」を切換順位設定部４に出力する。また、加減算部６の出力値が正の値であれば、当該正の値を切換順位設定部４に出力する。このように、加減算部６および判定部７により、目標ゲイン設定部８からのデジタル値とゲイン測定部５からのデジタル値とが比較され、実際のＶＧＡ２のゲインが目標ゲインを超えているか否かが判断される。
【００１２】
切換順位設定部４は、判定部７からの出力が「０」の場合、切換選択部３に出力するレジスタ値を「５」のまま維持する。したがって、切換選択部３によるスイッチ２２ａ〜２２ｄのＯＮ／ＯＦＦ制御の組み合わせは変化しない。
【００１３】
一方、例えばＶＧＡ２の目標ゲインを５．０ｄＢから４．０ｄＢに変更した場合、目標ゲイン設定部８は加減算部６に目標ゲイン４．０ｄＢに対応するデジタル値「４」を出力する。このときゲイン測定部５からの出力は「５」であるので、加減算部６は「１」を判定部７に出力し、判定部７は、「１」をそのまま切換順位設定部４に出力する。すなわち、判定部７からの出力が正の値になるので、切換順位設定部４は、出力するレジスタ値を「１」減じて、切換順位「４」を示すレジスタ値を切換選択部３に出力する。
【００１４】
切換選択部３は、目標ゲイン設定部８に記憶されているデータテーブルを参照して、切換順位「４」に対応するＯＮ／ＯＦＦ制御を行う。これにより、アンプ２１ｄのみが選択され、ＶＧＡ２のゲインが目標ゲインである４．０ｄＢとなるように制御される。
【００１５】
なお、上記のフィードバック型ＡＧＣ制御と同様の技術は、下記の特許文献１〜４にも開示されている。
【特許文献１】特開２０００−２０１０３９号公報（２０００年７月１８日公開）
【特許文献２】特開２００５−１９２０６０号公報（２００５年７月１日公開）
【特許文献３】特開平１１−３５５０７８号公報（１９９９年１２月２４日公開）
【特許文献４】特表２００５−５０２２３３号公報（２００５年１月２０日公表）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、ＶＧＡ２に設けられているアンプ２１ａ〜２１ｄのゲインは、入力される高周波の周波数によって変化する。例えば、高周波信号の周波数が変化して、図１２に示すアンプ２１ａ〜２１ｃのゲインが１．０ｄＢから１．６ｄＢに変化し、アンプ２１ｄのゲインが４．０ｄＢから４．４ｄＢに変化した場合、図１４（ａ）および（ｂ）に示すように、ＶＧＡ２の実際のゲインである実質ゲインのゲイン特性は、非線形領域をもったゲイン特性となってしまう。
【００１７】
例えば、目標ゲインを５．０ｄＢに設定し、図１１に示す切換順位設定部４のレジスタ値が「５」である状態において、高周波信号の周波数の変化により、アンプ２１ａ〜２１ｃのゲインが１．６ｄＢに変化し、アンプ２１ｄのゲインが４．４ｄＢに変化すると、図１４（ａ）に示すように、ＶＧＡ２の実際のゲインは６．０ｄＢとなる。この場合、判定部７からの出力が「１」となるので、切換順位設定部４のレジスタ値が１減じて「４」となる。これに応じて、切換選択部３は、切換順位「４」に対応するスイッチ２２ａ〜２２ｄのＯＮ／ＯＦＦ制御を行い、ＶＧＡ２のゲインが４．４ｄＢとなる。これにより、判定部７からの出力が「０」となり、切換順位設定部４のレジスタ値は「４」で維持され、ＶＧＡ２のゲインは４．４ｄＢのまま推移する。
【００１８】
この場合、目標ゲインが５．０ｄＢであるため、目標ゲインとの差は０．６ｄＢとなるが、切換順位「３」に対応する実質ゲインは４．８ｄＢであるため、切換順位を「３」とした場合よりも、実質ゲインと目標ゲインとの差が大きくなってしまう。また、切換順位設定部４が出力するレジスタ値が「４」の状態において、さらに目標ゲインを下げることにより加減算部６および判定部７の出力が正の値になった場合、切換順位設定部４は、レジスタ値を「３」に下げることとなるが、図１４（ａ）に示すように、実質ゲインは４．８ｄＢに一旦上昇してしまう。
【００１９】
このように、高周波信号の周波数の変化により、切換順位と実質ゲインとが非線形関係になると、ＶＧＡ２のゲインを適切に制御できなくなり、入力周波数によってＶＧＡ２からの出力信号レベルに大きなバラツキが生じてしまうという問題を生じる。
【００２０】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、入力信号の周波数の変化による出力信号レベルのバラツキを抑えることができる自動利得制御回路を実現することにある。
【課題を解決するための手段】
【００２１】
本発明に係る自動利得制御回路は、上記課題を解決するために、入力信号を増幅または減衰させる複数の信号増減手段を備え、各信号増減手段の選択／非選択により前記入力信号の利得が制御される利得制御手段と、前記利得制御手段の利得を検出する利得測定手段と、予め定められた目標利得と前記利得測定手段によって検出された利得とを比較する比較手段と、前記比較手段の比較結果に基づいて前記信号増減手段の選択／非選択を行う切換選択手段とを備え、選択される信号増減手段の組み合わせ毎に、順位が割り当てられ、前記入力信号の周波数が所定の周波数の場合、前記利得制御手段の利得が前記順位に対して線形性を有するように設定され、前記切換選択手段は、前記比較手段による比較結果において、前記利得測定手段によって検出された利得が前記目標利得よりも大きい場合、選択する信号増減手段の組み合わせの順位を下げるように構成されている自動利得制御回路であって、前記周波数が変化することにより前記利得制御手段の利得が前記順位に対して非線形となる場合、前記利得制御手段の利得と線形関係を満たさない順位の組み合わせに係る信号増減手段を前記切換選択手段が選択しないように制限する選択制限手段を備えることを特徴としている。
【００２２】
上記の構成によれば、入力信号の利得は、利得制御手段に設けられる各信号増減手段の選択／非選択により制御され、各信号増減手段の選択／非選択は切換選択手段によって行われる。また、前記利得制御手段の利得を検出する利得測定手段と、予め定められた目標利得と前記利得測定手段によって検出された利得とを比較する比較手段とが設けられており、切換選択手段は、比較手段の比較結果に基づいて各信号増減手段の選択／非選択を行う。
【００２３】
また、選択される信号増減手段の組み合わせ毎に、順位が割り当てられており、入力信号の周波数が所定の周波数の場合、利得制御手段の利得が順位に対して線形性を有するように設定されている。さらに、切換選択手段は、比較手段による比較結果において、利得測定手段によって検出された利得が目標利得よりも大きい場合、すなわち、利得制御手段の実際の利得が目標利得よりも大きい場合、選択する信号増減手段の組み合わせの順位を下げるように構成されている。したたがって、上記所定の入力周波数では、切換選択手段が、選択する信号増減手段の組み合わせの順位を下げると、利得制御手段の利得も下がるように制御される。
【００２４】
ここで、信号増減手段は、入力信号の周波数の変化により利得または減衰率が変化するので、利得制御手段の利得が順位に対して非線形となる場合がある。これに対し、選択制限手段が、利得制御手段の利得と線形関係を満たさない順位の組み合わせに係る信号増減手段を切換選択手段が選択しないように制限するので、利得制御手段の利得が順位に対して実質的に線形性を保つことができる。したがって、入力信号の周波数の変化による出力信号レベルのバラツキを抑えることができる自動利得制御回路を実現できるという効果を奏する。
【００２５】
本発明に係る自動利得制御回路では、前記入力信号は、高周波信号であってもよい。
【００２６】
本発明に係る自動利得制御回路では、前記複数の信号増減手段は、互いに並列接続されている複数の増幅器であり、各増幅器には、スイッチ手段が接続されており、前記切換選択手段は、各スイッチ手段をＯＮ／ＯＦＦ制御することにより、前記増幅器の選択／非選択を行う構成であってもよい。
【００２７】
上記の構成によれば、選択される増幅器の利得の和が利得制御手段の利得となる。
【００２８】
本発明に係る自動利得制御回路では、前記複数の信号増減手段は、単一の増幅器および複数の減衰器であり、各減衰器は互いに並列接続されるとともに、前記増幅器の出力端子に接続されており、各減衰器には、スイッチ手段が接続されており、前記切換選択手段は、各スイッチ手段をＯＮ／ＯＦＦ制御することにより、前記減衰器の選択／非選択を行う構成であってもよい。
【００２９】
上記の構成によれば、増幅器の利得から、選択される減衰器の減衰率の和を差し引いた値が、利得制御手段の利得となる。
【００３０】
本発明に係る自動利得制御回路では、前記複数の信号増減手段は、互いに並列接続された複数の増幅器および減衰器であり、各増幅器および各減衰器には、スイッチ手段が接続されており、前記切換選択手段は、各スイッチ手段をＯＮ／ＯＦＦ制御することにより、前記増幅器および減衰器の選択／非選択を行う構成であってもよい。
【００３１】
上記の構成によれば、選択される増幅器の利得と選択される減衰器の減衰率との和が利得制御手段の利得となる。
【００３２】
本発明に係るチューナは、周波数選択手段と周波数変換手段とを備え、前記自動利得制御回路が、前記周波数選択手段と前記周波数変換手段との間に設けられていることを特徴としている。
【００３３】
本発明に係るチューナは、周波数選択手段と周波数変換手段とを備え、前記自動利得制御回路が、前記周波数変換手段の後段に設けられていてもよい。
【００３４】
上記の構成によれば、出力レベルの安定したチューナを実現することができる。
【００３５】
本発明に係るチューナは、周波数選択手段と周波数変換手段とを備え、前記自動利得制御回路が、前記周波数選択手段と前記周波数変換手段との間、および前記周波数変換手段の後段に設けられていることが好ましい。
【００３６】
上記の構成によれば、さらに出力レベルの安定したチューナを実現することができる。
【００３７】
本発明に係るテレビ受信機およびセットトップボックスは、前記チューナを備えている。
【００３８】
上記の構成によれば、受信性能が良好なテレビ受信機やセットトップボックスを実現することができる。
【発明の効果】
【００３９】
本発明に係る自動利得制御回路は、以上のように、入力信号を増幅または減衰させる複数の信号増減手段を備え、各信号増減手段の選択／非選択により前記入力信号の利得が制御される利得制御手段と、前記利得制御手段の利得を検出する利得測定手段と、予め定められた目標利得と前記利得測定手段によって検出された利得とを比較する比較手段と、前記比較手段の比較結果に基づいて前記信号増減手段の選択／非選択を行う切換選択手段とを備え、選択される信号増減手段の組み合わせ毎に、順位が割り当てられ、前記入力信号の周波数が所定の周波数の場合、前記利得制御手段の利得が前記順位に対して線形性を有するように設定され、前記切換選択手段は、前記比較手段による比較結果において、前記利得測定手段によって検出された利得が前記目標利得よりも大きい場合、選択する信号増減手段の組み合わせの順位を下げるように構成されている自動利得制御回路であって、前記周波数が変化することにより前記利得制御手段の利得が前記順位に対して非線形となる場合、前記利得制御手段の利得と線形関係を満たさない順位の組み合わせに係る信号増減手段を前記切換選択手段が選択しないように制限する選択制限手段を備えているので、入力信号の周波数の変化による出力信号レベルのバラツキを抑えることができる自動利得制御回路を実現できるという効果を奏する。
【発明を実施するための最良の形態】
【００４０】
〔実施形態１〕
本発明の第１の実施形態について図１および図２に基づいて説明すると以下の通りである。
【００４１】
図１は、本実施形態に係る自動利得制御回路１の構成を示すブロック図である。自動利得制御回路１は、図１１に示す自動利得制御回路１０１において、さらにＳＫＩＰＰＥＲ９を備える構成である。ＳＫＩＰＰＥＲ９は、特許請求の範囲に記載の選択制限手段に相当する構成であり、入力される高周波信号の周波数に応じて、切換選択部３が所定の切換順位に係るスイッチ２２ａ〜２２ｄのＯＮ／ＯＦＦ制御を行わないように、切換順位設定部４のレジスタ値を制御する機能を有している。
【００４２】
例えば、高周波信号の周波数の変化により、アンプ２１ａ〜２１ｃのゲインが１．６ｄＢに変化し、アンプ２１ｄのゲインが４．４ｄＢに変化した場合、図１４に示すように、実質ゲインは切換順位に対して非線形となる。ここで、ＳＫＩＰＰＥＲ９は、切換順位設定部４がレジスタ値「４」を出力しないように制限する。これにより、切換選択部３は、実質ゲインと線形関係を満たさない切換順位（以下「非線形順位」とする）「４」に対応するＯＮ／ＯＦＦ制御を行わないように制御される。
【００４３】
図２（ａ）は、切換順位「４」に対応するＯＮ／ＯＦＦ制御が制限されている場合における、切換順位、スイッチ２２ａ〜２２ｄのＯＮ／ＯＦＦ制御の組み合わせ、および実質ゲインを示すテーブルであり、図２（ｂ）は、切換順位と実質ゲインとの関係を示すグラフである。このように、ＳＫＩＰＰＥＲ９が切換順位設定部４に対しレジスタ値「４」をＳＫＩＰさせることにより、実質ゲインは切換順位に対して線形性を保つことができる。
【００４４】
換言すると、非線形順位は、実質ゲインが切換順位に対して単調増加している場合に、対応する実質ゲインが下位の切換順位に対応する実質ゲインよりも小さい線形順位、と表現することもできる。また、非線形順位は、実質ゲインが切換順位に対して単調減少している場合に、対応する実質ゲインが下位の切換順位に対応する実質ゲインよりも大きい線形順位、と表現することもできる。
【００４５】
例えば、切換順位設定部４がレジスタ値「５」を出力している状態において判定部７から正の値の信号が入力されると、ＳＫＩＰＰＥＲ９は、切換順位設定部４がレジスタ値「４」をＳＫＩＰしてレジスタ値「３」を出力するように、切換順位設定部４を制御する。これにより、切換選択部３は切換順位「３」に対応するＯＮ／ＯＦＦ制御を行うので、実質ゲインは４．８ｄＢに制御される。すなわち、従来の自動利得制御回路１０１のように、切換順位設定部４がレジスタ値「５」を出力している状態において判定部７から正の値の信号が入力されるとレジスタ値「４」を出力する場合に比べ、実質ゲインと目標ゲインとの差を小さくすることができる。
【００４６】
なお、図１３に示すように、実質ゲインが切換順位に対して線形性を有している場合は、ＳＫＩＰＰＥＲ９は、切換順位設定部４に対してレジスタ値の出力制限を行わない。ＳＫＩＰＰＥＲ９には、実質ゲインが切換順位に対して非線形となる高周波信号の周波数範囲（以下「非線形範囲」とする）のデータが格納されている。当該データに基づき、ＳＫＩＰＰＥＲ９は、入力周波数が非線形範囲にある場合のみ、切換順位設定部４に対し非線形順位に対応するレジスタ値を出力しないように制御する。
【００４７】
さらに、入力周波数によって非線形順位が異なる場合、ＳＫＩＰＰＥＲ９には、入力周波数の範囲と非線形順位との対応関係を示すデータも格納される。これらの非線形範囲および非線形順位のデータは、回路設計段階において、入力周波数に対するゲイン特性を含む電気特性をデータ化することによりあらかじめ把握できる。
【００４８】
このように、ＳＫＩＰＰＥＲ９は、切換選択部３が入力周波数の変化により非線形ポイントとなる切換順位に対応するＯＮ／ＯＦＦ制御を行わないように制限するので、実質ゲインと目標ゲインとの差を小さくすることができ、入力周波数の変化によるＶＧＡ２の出力信号レベルのバラツキを抑えることができる。
【００４９】
なお図１２に示すように、ＶＧＡ２は、アンプ２１ａ〜２１ｄにそれぞれ直列接続されたスイッチ２２ａ〜２２ｄをＯＮ／ＯＦＦ制御することによりアンプ２１ａ〜２１ｄの選択／非選択を行う構成であるが、これに限定されない。例えば、各アンプ２１ａ〜２１ｄと電源線との間にスイッチを配置し、各スイッチをＯＮ／ＯＦＦ制御してもよい。このように、各アンプ２１ａ〜２１ｄの動作自体を制御することで、アンプ２１ａ〜２１ｄの選択／非選択を行ってもよい。
【００５０】
〔実施形態２〕
本発明の第２の実施形態について図３〜図７に基づいて説明すると以下の通りである。実施形態１では、ＶＧＡはアンプで構成される場合について説明したが、本実施形態では、ＶＧＡがアンプとアッテネータ（ＡＴＴ）とで構成される場合について説明する。
【００５１】
図３は、本実施形態に係るＶＧＡ２ａの構成を示す回路図である。ＶＧＡ２ａは、１つのアンプ２１ｅ、４つのスイッチ２２ａ〜２２ｄおよび４つのＡＴＴ２３ａ〜２３ｄを備えている。ＡＴＴ２３ａとスイッチ２２ａ、ＡＴＴ２３ｂとスイッチ２２ｂ、ＡＴＴ２３ｃとスイッチ２２ｃ、およびＡＴＴ２３ｄとスイッチ２２ｄは、それぞれ互いに直列接続されており、ＡＴＴ２３ａとスイッチ２２ａとの直列回路、ＡＴＴ２３ｂとスイッチ２２ｂとの直列回路、ＡＴＴ２３ｃとスイッチ２２ｃとの直列回路、およびＡＴＴ２３ｄとスイッチ２２ｄとの直列回路は、アンプ２１ｅの出力端子とＶＧＡ２ａの出力端子との間で互いに並列接続されている。
【００５２】
高周波信号の周波数が通常レベルの場合、ＡＴＴ２３ａ〜２３ｃの減衰率（ロス）は−１．０ｄＢであり、ＡＴＴ２３ｄのロスは−４．０ｄＢである。また、アンプ２１ｅのゲインは、入力周波数にかかわらず１０．０ｄＢである。実施形態１の場合と同様、各スイッチ２２ａ〜２２ｄは、図１に示す切換選択部３によってＯＮ／ＯＦＦ制御され、アンプ２１ｅとＡＴＴ２３ａ〜２３ｄとの総合利得がＶＧＡ２ａのゲインとなる。
【００５３】
図４（ａ）は、図１に示す目標ゲイン設定部８に記憶されるデータテーブルを示している。これにより、図４（ｂ）に示すように、入力周波数が通常レベルの場合、目標ゲインは切換順位に対して線形性を有している。
【００５４】
ここで、入力周波数の変化により、ＡＴＴ２３ａ〜２３ｃのロスが−１．６ｄＢに変化し、ＡＴＴ２３ｄのロスが−４．４ｄＢに変化したとすると、図５（ａ）および（ｂ）に示すように、実質ゲインは切換順位に対して非線形となる。この場合、切換順位「５」が非線形順位となるので、図１に示すＳＫＩＰＰＥＲ９は、切換選択部３が切換順位「５」に対応するＯＮ／ＯＦＦ制御を行わないように、切換順位設定部４に対しレジスタ値「５」を出力しないように制御する。
【００５５】
これにより、図６（ａ）および（ｂ）に示すように、実質ゲインが切換順位に対して線形性を保つことができるので、入力周波数の変化によるＶＧＡ２ａの出力信号レベルのバラツキを抑えることができる。
【００５６】
続いて、ＶＧＡの他の変形例について説明する。
【００５７】
図７は、本実施形態に係るＶＧＡ２ｂの構成を示す回路図である。ＶＧＡ２ｂは、４つのアンプ２１ｆ〜２１ｉ、８つのスイッチ２２ａ〜２２ｈ、および４つのＡＴＴ２３ｅ〜２３ｈを備えている。アンプ２１ｆとスイッチ２２ａ、アンプ２１ｇとスイッチ２２ｂ、アンプ２１ｈとスイッチ２２ｃ、アンプ２１ｉとスイッチ２２ｄ、ＡＴＴ２３ｅとスイッチ２２ｅ、ＡＴＴ２３ｆとスイッチ２２ｆ、ＡＴＴ２３ｇとスイッチ２２ｇ、およびＡＴＴ２３ｉとスイッチ２２ｉは、それぞれ互いに直列接続されており、アンプ２１ｆとスイッチ２２ａとの直列回路、アンプ２１ｇとスイッチ２２ｂとの直列回路、アンプ２１ｈとスイッチ２２ｃとの直列回路、アンプ２１ｉとスイッチ２２ｄとの直列回路、ＡＴＴ２３ｅとスイッチ２２ｅとの直列回路、ＡＴＴ２３ｆとスイッチ２２ｆとの直列回路、ＡＴＴ２３ｇとスイッチ２２ｇとの直列回路、およびＡＴＴ２３ｉとスイッチ２２ｉとの直列回路は、互いに並列接続されている。各スイッチ２２ａ〜２２ｈは、図１に示す切換選択部３によってＯＮ／ＯＦＦ制御され、アンプ２１ｆ〜２１ｉおよびＡＴＴ２３ｅ〜２３ｈの総合利得がＶＧＡ２ｂのゲインとなる。
【００５８】
ここで、所定の入力周波数において、スイッチ２２ａ〜２２ｈのＯＮ／ＯＦＦ制御の組み合わせ毎に割り当てられている切換順位とＶＧＡ２ｂのゲインとが線形関係にある場合、入力周波数の変化により切換順位とＶＧＡ２ｂのゲインとが非線形になると、図１に示すＳＫＩＰＰＥＲ９は、切換選択部３が非線形順位に対応するＯＮ／ＯＦＦ制御を行わないように、切換順位設定部４に対し非線形順位を示すレジスタ値を出力しないように制御する。
【００５９】
これにより、ＶＧＡ２ｂのゲインが切換順位に対して線形性を保つことができ、入力周波数の変化によるＶＧＡ２ｂの出力信号レベルのバラツキを抑えることができる。
【００６０】
〔実施形態３〕
本発明の第３の実施形態について図８〜図１０に基づいて説明すると以下の通りである。本実施形態では、本発明に係る自動利得制御回路を受信機のチューナに用いた例について説明する。
【００６１】
図８は、本実施形態に係るチューナ３０の構成を示すブロック図である。チューナ３０は、ハイパスフィルタ３１、ＡＴＴ３２、３つのＡＧＣアンプ３３ａ〜３３ｃ、３つのバンドパスフィルタ３４ａ〜３４ｃ、ミキサ３５および発信器３６を備えており、さらに、本発明に係る自動利得制御回路１を備えている。図８では、自動利得制御回路１は、バンドパスフィルタ３４ａとバンドパスフィルタ３４ｂとの間に設けられているが、これに限定されず、バンドパスフィルタ３４ａとミキサ３５との段間に設けられていればよい。
【００６２】
これにより、出力レベルの安定したチューナを実現することができる。
【００６３】
図９は、本実施形態の変形例に係るチューナ４０の構成を示すブロック図である。チューナ４０は、図８に示すチューナ３０において、自動利得制御回路１およびＡＧＣアンプ３３ｃの位置を入れ替えた構成である。このように、自動利得制御回路１をミキサ３５の後段に設けてもよい。
【００６４】
図１０は、本実施形態の他の変形例に係るチューナ５０の構成を示すブロック図である。チューナ５０は、図８に示すチューナ３０において、ＡＧＣアンプ３３ｃの代わりに自動利得制御回路１を設けた構成である。このように、本発明に係る自動利得制御回路１を、バンドパスフィルタ３４ａとミキサ３５との段間およびミキサ３５の後段の両方に設けてもよい。これにより、さらにチューナの出力レベルをさらに安定させることができる。
【００６５】
また、これらのチューナを、テレビ受信機やセットトップボックスに設けることにより、テレビ受信機やセットトップボックスの受信性能を向上させることができる。
【００６６】
〔実施形態の総括〕
上記の各実施形態では、自動利得制御回路に高周波信号が入力される構成であったが、これに限定されず、中間周波信号などの他の周波数の信号であってもよい。
【００６７】
本発明は上記の各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００６８】
本発明に係る自動利得制御回路は、テレビ受信機やセットトップボックス等に好適に適用できる。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施形態に係る自動利得制御回路の構成を示すブロック図である。
【図２】（ａ）は、ＳＫＩＰＰＥＲによって切換選択部のＯＮ／ＯＦＦ制御が制限されている場合における、切換順位、スイッチのＯＮ／ＯＦＦ制御の組み合わせ、および実質ゲインを示すテーブルであり、（ｂ）は、当該テーブルにおける切換順位と実質ゲインとの関係を示すグラフである。
【図３】本発明の第２の実施形態に係るＶＧＡの構成を示す回路図である。
【図４】（ａ）は、上記自動利得制御回路の目標ゲイン設定部に記憶されるデータテーブルであり、（ｂ）は、当該データテーブルにおける切換順位と目標ゲインとの関係を示すグラフである。
【図５】（ａ）は、図３に示すＶＧＡのアンプのゲインが変化した場合における、切換順位、スイッチのＯＮ／ＯＦＦ制御の組み合わせ、および実質ゲインを示すテーブルであり、（ｂ）は、当該テーブルにおける切換順位と実質ゲインとの関係を示すグラフである。
【図６】（ａ）は、ＳＫＩＰＰＥＲによって切換選択部のＯＮ／ＯＦＦ制御が制限されている場合における、切換順位、スイッチのＯＮ／ＯＦＦ制御の組み合わせ、および実質ゲインを示すテーブルであり、（ｂ）は、当該テーブルにおける切換順位と実質ゲインとの関係を示すグラフである。
【図７】本発明の第２の実施形態の変形例に係るＶＧＡの構成を示す回路図である。
【図８】本発明の第３の実施形態に係るチューナの構成を示すブロック図である。
【図９】本発明の第３の実施形態の変形例に係るチューナの構成を示すブロック図である。
【図１０】本発明の第３の実施形態の他の変形例に係るチューナの構成を示すブロック図である。
【図１１】従来の自動利得制御回路の構成を示すブロック図である。
【図１２】上記自動利得制御回路のＶＧＡの構成を示す回路図である。
【図１３】（ａ）は、外部の目標ゲイン設定部に記憶されるデータテーブルであり、（ｂ）は、当該データテーブルにおける切換順位と目標ゲインとの関係を示すグラフである。
【図１４】（ａ）は、図１２に示すＶＧＡのアンプのゲインが変化した場合における、切換順位、スイッチのＯＮ／ＯＦＦ制御の組み合わせ、および実質ゲインを示すテーブルであり、（ｂ）は、当該テーブルにおける切換順位と実質ゲインとの関係を示すグラフである。
【符号の説明】
【００７０】
１    自動利得制御回路
２、２ａ、２ｂ    ＶＧＡ（利得制御手段）
３    切換選択部（切換選択手段）
４    切換順位設定部（切換選択手段）
５    ゲイン測定部（利得測定手段）
６    加減算部（比較手段）
７    判定部（切換選択手段）
９    ＳＫＩＰＰＥＲ（選択制限手段）
２１ａ〜２１ｉ    アンプ（増幅器、信号増減手段）
２２ａ〜２２ｈ    スイッチ（スイッチ手段）
２３ａ〜２３ｈ    ＡＴＴ（減衰器、信号増減手段）
３０、４０、５０    チューナ
３４ａ    バンドパスフィルタ（周波数選択手段）
３５    ミキサ（周波数変換手段）
【図１】
2010034855.tif 000003
【図２】
2010034855.tif 000004
【図３】
2010034855.tif 000005
【図４】
2010034855.tif 000006
【図５】
2010034855.tif 000007
【図６】
2010034855.tif 000008
【図７】
2010034855.tif 000009
【図８】
2010034855.tif 000010
【図９】
2010034855.tif 000011
【図１０】
2010034855.tif 000012
【図１１】
2010034855.tif 000013
【図１２】
2010034855.tif 000014
【図１３】
2010034855.tif 000015
【図１４】
2010034855.tif 000016