【手続補正書】
【提出日】平成16年5月6日(2004.5.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたゲート電極と、
上記ゲート電極上に上記ゲート電極と自己整合的に形成され、第１のコンタクト孔を有するキャップ層と、
上記半導体基板及び上記キャップ層上に堆積され、上記第１のコンタクト孔上に第２のコンタクト孔を有する層間膜と、
上記第１及び第２のコンタクト孔内に形成される配線層とを具備する半導体装置に於いて、
上記第１のコンタクト孔と第２のコンタクト孔は互いに異なるマスクを用いて形成されていることを特徴とする半導体装置。
【請求項２】
上記第２のコンタクト孔の径は上記第１のコンタクト孔の径より大きいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
上記第２のコンタクト孔の径は上記第１のコンタクト孔の径より小さいことを特徴とする請求項１に記載の半導体装置。
【請求項４】
第１導電型ＭＩＳトランジスタと第２導電型ＭＩＳトランジスタを形成するべく、基板上でゲート絶縁膜、ゲート電極及びキャップ層の積層構造をゲート状に加工する第１の工程と、
上記第１導電型ＭＩＳトランジスタ側領域を被覆する絶縁膜の全面と、第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層とをエッチングし、上記第１導電型ＭＩＳトランジスタの基板面を実質的に露出させると共に、上記第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層の一部を除去した後に第１導電型不純物の注入を行う第２の工程と、
上記第２導電型ＭＩＳトランジスタ側の領域を被覆する絶縁膜の全面と、第１導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層とをエッチングし、上記第２導電型ＭＩＳトランジスタの基板面を実質的に露出させると共に、上記第１導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層及び上記第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層の残部を除去した後に第２導電型不純物の注入を行う第３の工程と、
上記絶縁膜とは異なる層間膜を基板上に形成する第４の工程と、
上記層間膜に対する選択的なエッチングで上記第１導電型ＭＩＳトランジスタ及び第２導電型ＭＩＳトランジスタのソース・ドレイン及び上記ゲートコンタクト部に達するコンタクト孔を形成する第５の工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項５】
上記第１の工程と第２の工程の間に上記基板に不純物を注入して、上記第１導電型ＭＩＳトランジスタ及び第２導電型ＭＩＳトランジスタの少なくとも一方についてＬＤＤ構造の浅い拡散層を形成する工程を更に具備することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
上記第１の工程と第２の工程の間に、隣接するゲート間の一部にプラグコンタクトを形成する工程を更に具備することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項７】
上記第３の工程と第４の工程の間に、上記基板上に絶縁膜の薄膜を堆積する工程を更に具備することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項８】
第１導電型ＭＩＳトランジスタと第２導電型ＭＩＳトランジスタを形成するべく、基板上でゲート絶縁膜、ゲート電極及びキャップ層の積層構造をゲート状に加工する第１の工程と、
上記第１導電型ＭＩＳトランジスタ側領域を被覆する絶縁膜の全面と、第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層とをエッチングし、上記第１導電型ＭＩＳトランジスタの基板面を実質的に露出させると共に、上記第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層の一部を除去した後に第１導電型不純物の注入を行う第２の工程と、
上記第２導電型ＭＩＳトランジスタ側の領域を被覆する絶縁膜の全面と、第１導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層とをエッチングし、上記第２導電型ＭＩＳトランジスタの基板面を実質的に露出させると共に、上記第１導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層及び上記第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層の残部を除去した後に第２導電型不純物の注入を行う第３の工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項９】
第１導電型ＭＩＳトランジスタと第２導電型ＭＩＳトランジスタを形成するべく、基板上でゲート絶縁膜、ゲート電極及びキャップ層の積層構造をゲート状に加工する第１の工程と、
上記第１導電型ＭＩＳトランジスタ側領域と第２導電型ＭＩＳトランジスタ側領域で、それぞれ第１導電型不純物及び第２導電型不純物の注入を行う第２の工程と、
上記第１導電型ＭＩＳトランジスタ側領域と第２導電型ＭＩＳトランジスタ側領域全面に絶縁膜を堆積する第３の工程と、
一部のＭＩＳトランジスタ形成領域に於いて隣接するゲート間の上記絶縁膜を除去して基板面を実質的に露出させる第４の工程と、
上記隣接するゲート間に選択的にプラグコンタクトを形成する第５の工程と、
上記第１導電型ＭＩＳトランジスタ側領域を被覆する絶縁膜の全面と、第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層とをエッチングし、上記第１導電型ＭＩＳトランジスタの基板面を実質的に露出させると共に、上記第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層の一部を除去した後に第１導電型不純物の注入を行う第６の工程と、
上記第２導電型ＭＩＳトランジスタ側の領域を被覆する絶縁膜の全面と、第１導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層とをエッチングし、上記第２導電型ＭＩＳトランジスタの基板面を実質的に露出させると共に、上記第１導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層及び上記第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層の残部を除去した後に第２導電型不純物の注入を行う第７の工程と、
上記絶縁膜とは異なる層間膜を基板上に形成する第８の工程と、
上記層間膜に対する選択的なエッチングで上記第１導電型ＭＩＳトランジスタ及び第２導電型ＭＩＳトランジスタのソース／ドレイン及び上記ゲートコンタクト部に達するコンタクト孔を形成する第９の工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項１０】
第１のＭＩＳトランジスタと第２のＭＩＳトランジスタを形成するべく、基板上でゲート絶縁膜、ゲート電極及びキャップ層をそれぞれ備える複数の積層構造をゲート状に形成し、
上記第１のＭＩＳトランジスタのキャップ層を残存させるように上記第１のＭＩＳトランジスタ側領域を被覆する絶縁膜の全面をエッチングし、上記第１のＭＩＳトランジスタの基板面を実質的に露出させるように上記第２のＭＩＳトランジスタのキャップ層をエッチングすると共に、上記第２のＭＩＳトランジスタのゲートコンタクト部上のキャップ層の一部を除去し、
上記絶縁膜とは異なる層間膜を基板上に形成し、
上記層間膜に対する選択的なエッチングで、上記第１のＭＩＳトランジスタのソース／ドレインおよび上記第２のＭＩＳトランジスタゲートコンタクト部に達するコンタクト孔を形成すること
を特徴とする半導体装置の製造方法。
【請求項１１】
第１のＭＩＳトランジスタと第２のＭＩＳトランジスタを形成するべく、基板上でゲート絶縁膜、ゲート電極及びキャップ層の積層構造をゲート状に形成し、上記第１のＭＩＳトランジスタおよび第２のＭＩＳトランジスタの少なくとも一方の側面に側壁を形成する工程と、
上記第１のＭＩＳトランジスタ側領域を被覆する絶縁膜の全面と、上記第２のＭＩＳトランジスタのゲートコンタクト部上のキャップ層とをエッチングし、上記第１のＭＩＳトランジスタの基板面を実質的に露出させると共に、上記第２のＭＩＳトランジスタのゲートコンタクト部上のキャップ層の一部を除去する工程と、
上記絶縁膜とは異なる層間膜を基板上に形成する工程と、
上記層間膜に対する選択的なエッチングで、上記第１のＭＩＳトランジスタのソース／ドレインおよび上記第２のＭＩＳトランジスタゲートコンタクト部に達するコンタクト孔を形成する工程と
を具備することを特徴とする半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
【課題を解決するための手段】
この発明の一態様に係る半導体装置は、半導体基板上に形成されたゲート電極と、上記ゲート電極上に上記ゲート電極と自己整合的に形成され、第１のコンタクト孔を有するキャップ層と、上記半導体基板及び上記キャップ層上に堆積され、上記第１のコンタクト孔上に第２のコンタクト孔を有する層間膜と、上記第１及び第２のコンタクト孔内に形成される配線層とを具備する半導体装置に於いて、上記第１のコンタクト孔と第２のコンタクト孔は互いに異なるマスクを用いて形成されている。
また、この発明の一態様に係る半導体装置の製造方法は、第１導電型ＭＩＳトランジスタと第２導電型ＭＩＳトランジスタを形成するべく、基板上でゲート絶縁膜、ゲート電極及びキャップ層の積層構造をゲート状に加工する第１の工程と、上記第１導電型ＭＩＳトランジスタ側領域を被覆する絶縁膜の全面と、第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層とをエッチングし、上記第１導電型ＭＩＳトランジスタの基板面を実質的に露出させると共に、上記第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層の一部を除去した後に第１導電型不純物の注入を行う第２の工程と、上記第２導電型ＭＩＳトランジスタ側の領域を被覆する絶縁膜の全面と、第１導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層とをエッチングし、上記第２導電型ＭＩＳトランジスタの基板面を実質的に露出させると共に、上記第１導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層及び上記第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層の残部を除去した後に第２導電型不純物の注入を行う第３の工程と、上記絶縁膜とは異なる層間膜を基板上に形成する第４の工程と、上記層間膜に対する選択的なエッチングで上記第１導電型ＭＩＳトランジスタ及び第２導電型ＭＩＳトランジスタのソース・ドレイン及び上記ゲートコンタクト部に達するコンタクト孔を形成する第５の工程とを具備する。
また、この発明の一態様に係る半導体装置の製造方法は、第１導電型ＭＩＳトランジスタと第２導電型ＭＩＳトランジスタを形成するべく、基板上でゲート絶縁膜、ゲート電極及びキャップ層の積層構造をゲート状に加工する第１の工程と、上記第１導電型ＭＩＳトランジスタ側領域を被覆する絶縁膜の全面と、第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層とをエッチングし、上記第１導電型ＭＩＳトランジスタの基板面を実質的に露出させると共に、上記第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層の一部を除去した後に第１導電型不純物の注入を行う第２の工程と、上記第２導電型ＭＩＳトランジスタ側の領域を被覆する絶縁膜の全面と、第１導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層とをエッチングし、上記第２導電型ＭＩＳトランジスタの基板面を実質的に露出させると共に、上記第１導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層及び上記第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層の残部を除去した後に第２導電型不純物の注入を行う第３の工程とを具備する。
また、この発明の一態様に係る半導体装置の製造方法は、第１導電型ＭＩＳトランジスタと第２導電型ＭＩＳトランジスタを形成するべく、基板上でゲート絶縁膜、ゲート電極及びキャップ層の積層構造をゲート状に加工する第１の工程と、上記第１導電型ＭＩＳトランジスタ側領域と第２導電型ＭＩＳトランジスタ側領域で、それぞれ第１導電型不純物及び第２導電型不純物の注入を行う第２の工程と、上記第１導電型ＭＩＳトランジスタ側領域と第２導電型ＭＩＳトランジスタ側領域全面に絶縁膜を堆積する第３の工程と、一部のＭＩＳトランジスタ形成領域に於いて隣接するゲート間の上記絶縁膜を除去して基板面を実質的に露出させる第４の工程と、上記隣接するゲート間に選択的にプラグコンタクトを形成する第５の工程と、上記第１導電型ＭＩＳトランジスタ側領域を被覆する絶縁膜の全面と、第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層とをエッチングし、上記第１導電型ＭＩＳトランジスタの基板面を実質的に露出させると共に、上記第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層の一部を除去した後に第１導電型不純物の注入を行う第６の工程と、上記第２導電型ＭＩＳトランジスタ側の領域を被覆する絶縁膜の全面と、第１導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層とをエッチングし、上記第２導電型ＭＩＳトランジスタの基板面を実質的に露出させると共に、上記第１導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層及び上記第２導電型ＭＩＳトランジスタのゲートコンタクト部上のキャップ層の残部を除去した後に第２導電型不純物の注入を行う第７の工程と、上記絶縁膜とは異なる層間膜を基板上に形成する第８の工程と、上記層間膜に対する選択的なエッチングで上記第１導電型ＭＩＳトランジスタ及び第２導電型ＭＩＳトランジスタのソース／ドレイン及び上記ゲートコンタクト部に達するコンタクト孔を形成する第９の工程とを具備する。
また、この発明の一態様に係る半導体装置の製造方法は、第１のＭＩＳトランジスタと第２のＭＩＳトランジスタを形成するべく、基板上でゲート絶縁膜、ゲート電極及びキャップ層をそれぞれ備える複数の積層構造をゲート状に形成し、上記第１のＭＩＳトランジスタのキャップ層を残存させるように上記第１のＭＩＳトランジスタ側領域を被覆する絶縁膜の全面をエッチングし、上記第１のＭＩＳトランジスタの基板面を実質的に露出させるように上記第２のＭＩＳトランジスタのキャップ層をエッチングすると共に、上記第２のＭＩＳトランジスタのゲートコンタクト部上のキャップ層の一部を除去し、上記絶縁膜とは異なる層間膜を基板上に形成し、上記層間膜に対する選択的なエッチングで、上記第１のＭＩＳトランジスタのソース／ドレインおよび上記第２のＭＩＳトランジスタゲートコンタクト部に達するコンタクト孔を形成する。
さらに、この発明の一態様に係る半導体装置の製造方法は、第１のＭＩＳトランジスタと第２のＭＩＳトランジスタを形成するべく、基板上でゲート絶縁膜、ゲート電極及びキャップ層の積層構造をゲート状に形成し、上記第１のＭＩＳトランジスタおよび第２のＭＩＳトランジスタの少なくとも一方の側面に側壁を形成する工程と、上記第１のＭＩＳトランジスタ側領域を被覆する絶縁膜の全面と、上記第２のＭＩＳトランジスタのゲートコンタクト部上のキャップ層とをエッチングし、上記第１のＭＩＳトランジスタの基板面を実質的に露出させると共に、上記第２のＭＩＳトランジスタのゲートコンタクト部上のキャップ層の一部を除去する工程と、上記絶縁膜とは異なる層間膜を基板上に形成する工程と、上記層間膜に対する選択的なエッチングで、上記第１のＭＩＳトランジスタのソース／ドレインおよび上記第２のＭＩＳトランジスタゲートコンタクト部に達するコンタクト孔を形成する工程とを具備する。
上記のようにこの発明の一態様に係る半導体装置の製造方法は、Ｎ型不純物のイオン注入、Ｐ型不純物のイオン注入工程それぞれに於けるレジストマスクの形成時に、ゲート上のコンタクト部も除去されたパターンを形成しておく。これによって、コンタクト工程が１度でも、自己整合コンタクトを含む集積回路が形成できるようにしている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】削除
【補正の内容】