(57)【要約】【課題】  開示の技術によれば、コストを低下することが可能な半導体装置及びその製造方法を提供することができる。【解決手段】  この半導体装置は、少なくとも一方の面に配線パターンが形成された基板と、導電性部材と、電極パッドが形成された半導体チップとを有し、前記基板には、前記基板の前記一方の面から他方の面に貫通する貫通孔が形成され、前記導電性部材は前記貫通孔に挿入され、一端が前記基板の前記一方の面から突出し、他端が前記基板の前記他方の面から突出し、前記一端は、第１の導電性固着剤により、前記配線パターンと電気的に接続され、前記他端は、第２の導電性固着剤により、前記半導体チップの電極パッドと電気的に接続されている。【選択図】  図１
2010135611.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一方の面に配線パターンが形成された基板と、導電性部材と、電極パッドが形成された半導体チップとを有し、
前記基板には、前記基板の前記一方の面から他方の面に貫通する貫通孔が形成され、
前記導電性部材は前記貫通孔に挿入され、一端が前記基板の前記一方の面から突出し、他端が前記基板の前記他方の面から突出し、
前記一端は、第１の導電性固着剤により、前記配線パターンと電気的に接続され、
前記他端は、第２の導電性固着剤により、前記半導体チップの電極パッドと電気的に接続されている半導体装置。
【請求項２】
前記他方の面に第２の配線パターンが形成されており、
前記第２の配線パターンは、第３の導電性固着剤により、前記導電性部材と電気的に接続されている請求項１記載の半導体装置。
【請求項３】
前記導電性部材は、リードフレームを切断した部材である請求項１又は２記載の半導体装置。
【請求項４】
基板に、一方の面から他方の面に貫通する複数の貫通孔を形成する第１工程と、
複数の突起部を有する導電性部材の前記複数の突起部を、一端が前記基板の前記一方の面から突出し、他端が前記基板の前記他方の面から突出するように前記複数の貫通孔に挿入する第２工程と、
前記一端を、第１の導電性固着剤により、前記基板の一方の面に形成された配線パターンと電気的に接続する第３工程と、
前記第１の導電性固着剤の前記配線パターンの反対側に位置する余剰な前記導電性部材を切断する第４工程と、
前記他端を、第２の導電性固着剤により、半導体チップの電極パッドと電気的に接続する第５工程と、を有する半導体装置の製造方法。
【請求項５】
前記他端を、第２の導電性固着剤により、前記基板の他方の面に形成された第２の配線パターンと電気的に接続する第６工程を有する請求項４記載の半導体装置の製造方法。
【請求項６】
前記導電性部材は、リードフレームである請求項４又は５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に半導体チップが搭載された半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来から、基板上に半導体チップが搭載された半導体装置が知られている。このような半導体装置において、基板と半導体チップとの電気的接続は、基板又は半導体チップの電極パッド上に形成されたバンプを介して行われる（所謂フリップチップボンディング）。
【０００３】
電極パッド上にバンプを形成する方法は主に２つある。１つは、ワイヤーボンディング技術を用いて電極パッド上に金バンプを形成する方法である。他の１つは、めっき法で金属のめっきバンプを形成する方法である（例えば、特許文献１参照）。
【特許文献１】特開２００７−２７３３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、金バンプを形成する方法は、材料に高価な金を使用するため、半導体装置のコストを上昇させるという問題があった。又、金属のめっきバンプを形成する方法は、めっき時間が長いため、同じく半導体装置のコストを上昇させるという問題があった。
【０００５】
上記の点に鑑みて、コストを低下することが可能な半導体装置及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
この半導体装置は、少なくとも一方の面に配線パターンが形成された基板と、導電性部材と、電極パッドが形成された半導体チップとを有し、前記基板には、前記基板の前記一方の面から他方の面に貫通する貫通孔が形成され、前記導電性部材は前記貫通孔に挿入され、一端が前記基板の前記一方の面から突出し、他端が前記基板の前記他方の面から突出し、前記一端は、第１の導電性固着剤により、前記配線パターンと電気的に接続され、前記他端は、第２の導電性固着剤により前記半導体チップの電極パッドと電気的に接続されていることを要件とする。
【０００７】
この半導体装置の製造方法は、基板に、一方の面から他方の面に貫通する複数の貫通孔を形成する第１工程と、複数の突起部を有する導電性部材の前記複数の突起部を、一端が前記基板の前記一方の面から突出し、他端が前記基板の前記他方の面から突出するように前記複数の貫通孔に挿入する第２工程と、前記一端を、第１の導電性固着剤により、前記基板の一方の面に形成された配線パターンと電気的に接続する第３工程と、前記第１の導電性固着剤の前記配線パターンの反対側に位置する余剰な前記導電性部材を切断する第４工程と、前記他端を、第２の導電性固着剤により、半導体チップの電極パッドと電気的に接続する第５工程と、を有することを要件とする。
【発明の効果】
【０００８】
開示の技術によれば、コストを低下することが可能な半導体装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００１０】
〈第１の実施の形態〉
［本発明の第１の実施の形態に係る半導体装置の構造］
始めに、本発明の第１の実施の形態に係る半導体装置の構造について説明する。図１は、本発明の第１の実施の形態に係る半導体装置を例示する斜視図である。図２は、本発明の第１の実施の形態に係る半導体装置を例示する断面図である。図１及び図２を参照するに、半導体装置１０は、基板２０と、半導体チップ３０と、接続部４０とを有する。基板２０と半導体チップ３０との間隔Ｓ１は、例えば５０〜１００μｍとすることができる。
【００１１】
基板２０は、基板本体２１と、貫通孔２１Ｘと、配線パターン２２と、ソルダーレジスト層２３とを有する。基板２０において、基板本体２１は、例えばガラスエポキシ基板等である。基板本体２１として熱膨張率の小さいシリコンを用いても構わない。貫通孔２１Ｘは、基板２０の一方の面から他方の面に貫通する孔である。貫通孔２１Ｘは、半導体チップ３０の後述する電極パッド３３に対応する位置に設けられている。貫通孔２１Ｘのピッチは、例えば１５０〜２００μｍとすることができる。貫通孔２１Ｘは、例えば平面視円形とすることができる。貫通孔２１Ｘが平面視円形である場合に、その直径は例えば１００〜１５０μｍとすることができる。なお、平面視とはＺ方向から見た場合を指す。
【００１２】
配線パターン２２は、基板本体２１の一方の面側に形成されている。配線パターン２２の材料としては、例えばＣｕ等を用いることができる。配線パターン２２の厚さは、例えば５μｍ〜２０μｍとすることができる。ソルダーレジスト層２３は、配線パターン２２を覆うように基板本体２１の一方の面に形成されている。ソルダーレジスト層２３の材料としては、例えば感光性樹脂組成物等を用いることができる。ソルダーレジスト層２３の厚さは、例えば２０〜５０μｍとすることができる。ソルダーレジスト層２３は、配線パターン２２の一部を露出する開口部２３Ｘを有する。
【００１３】
半導体チップ３０は、半導体基板３１と、半導体集積回路３２と、電極パッド３３と、保護膜３４とを有する。半導体チップ３０において、半導体基板３１は、半導体集積回路３２を形成するための基板である。半導体基板３１の厚さＴ１は、例えば５０μｍ〜５００μｍとすることができる。半導体基板３１は、例えば薄板化されたＳｉウエハが個片化されたものである。半導体集積回路３２は、半導体基板３１の一方の面側に形成されている。半導体集積回路３２は、拡散層、絶縁層、ビアホール、及び配線等（図示せず）から構成されている。
【００１４】
電極パッド３３は、半導体集積回路３２上に所定の配列で設けられている。電極パッド３３のピッチは、例えば１５０〜２００μｍとすることができる。電極パッド３３は、半導体集積回路３２に設けられた配線（図示せず）と電気的に接続されている。電極パッド３３の材料としては、例えばＣｕやＡｌ等を用いることができる。電極パッド３３は、Ｃｕ層の上にＡｕ膜を形成した構造、Ｃｕ層の上にＮｉ膜、Ａｕ膜を順次積層した構造、Ｃｕ層の上にＮｉ膜、Ｐｄ膜、Ａｕ膜を順次積層した構造等としても構わない。
【００１５】
保護膜３４は、半導体集積回路３２上に設けられている。保護膜３４は、半導体集積回路３２を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜３４としては、例えば、ＳｉＮ膜、ＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。電極パッド３３の一部は、保護膜３４から露出している。  接続部４０は、導電性部材４１と、導電性固着剤４２と、導電性固着剤４３とを有する。接続部４０は、基板２０の配線パターン２２と、半導体チップ３０の電極パッド３３とを電気的に接続する機能を有する。又、接続部４０は、基板２０と半導体チップ３０とを固定する機能を有する。
【００１６】
導電性部材４１は、その両端が基板２０の両面から突出するように貫通孔２１Ｘ内に設けられている。導電性部材４１のピッチＰ１は、例えば１５０〜２００μｍとすることができる。導電性部材４１は、例えばリードフレームを切断したものである。導電性部材４１の材料としては、導電性に優れていればどのような材料を用いても構わないが、例えばＣｕや４２アロイ（Ｎｉ及びＦｅを含む合金）等を用いることができる。Ｃｕや４２アロイ（Ｎｉ及びＦｅを含む合金）等の表面に、例えばＡｕ、ＳｎやＳｎ−Ａｇ等からなる金属層が形成されたものを用いても構わない。
【００１７】
導電性固着剤４２は、基板２０においてソルダーレジスト層２３の開口部２３Ｘ内に露出する配線パターン２２と導電性部材４１とを電気的に接続する機能を有する。又、導電性固着剤４２は、導電性部材４１と基板２０とを固定する機能を有する。導電性固着剤４２としては、例えば導電性樹脂接着剤やはんだ等を用いることができる。導電性固着剤４２は、少なくとも配線パターン２２の近傍に形成する必要があるが、貫通孔２１Ｘを充填しても構わない。
【００１８】
導電性固着剤４３は、半導体チップ３０の電極パッド３３と導電性部材４１とを電気的に接続する機能を有する。又、導電性固着剤４３は、導電性部材４１と半導体チップ３０とを固定する機能を有する。導電性固着剤４３としては、例えば導電性樹脂接着剤やはんだ等を用いることができる。
【００１９】
このように、基板２０の配線パターン２２と半導体チップ３０の電極パッド３３とを、高価な金バンプや形成に時間がかかる金属のめっきバンプを用いることなく、Ｃｕ等からなる安価な接続部４０を用いて電気的に接続することにより、半導体装置１０のコストを低下することができる。
【００２０】
又、接続部４０を構成する導電性部材４１の長さを適宜選択することにより、基板２０と半導体チップ３０との間隔を任意に設定することができる。その結果、基板２０と半導体チップ３０の熱膨張率の差に起因して生じる応力を緩和することが可能となり、信頼性を向上することができる。なお、基板２０の熱膨張率は数１０ｐｐｍ／℃程度であり、半導体チップ３０にシリコンを用いた場合の熱膨張率は数ｐｐｍ／℃程度である。以上が、本発明の第１の実施の形態に係る半導体装置１０の構造である。
【００２１】
［本発明の第１の実施の形態に係る半導体装置の製造方法］
続いて、本発明の第１の実施の形態に係る半導体装置の製造方法について説明する。図３〜図１４は、本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図である。図３〜図１４において、図１及び図２に示す半導体装置１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図３〜図１４を参照しながら、本発明の第１の実施の形態に係る半導体装置１０の製造方法について説明する。
【００２２】
始めに、図３及び図４に示す工程では、基板２０を準備する。図３は斜視図であり、図４は断面図である。基板２０は、基板本体２１と、配線パターン２２と、ソルダーレジスト層２３とを有する。基板２０において、基板本体２１は、例えばガラスエポキシ基板等である。基板本体２１として熱膨張率の小さいシリコンを用いても構わない。配線パターン２２は、基板本体２１の一方の面側に形成されている。配線パターン２２の材料としては、例えばＣｕ等を用いることができる。配線パターン２２の厚さは、例えば５μｍ〜２０μｍとすることができる。
【００２３】
ソルダーレジスト層２３は、配線パターン２２を覆うように基板本体２１の一方の面に形成されている。ソルダーレジスト層２３の材料としては、例えば感光性樹脂組成物等を用いることができる。ソルダーレジスト層２３の厚さは、例えば２０〜５０μｍとすることができる。ソルダーレジスト層２３は、配線パターン２２の一部を露出する開口部２３Ｘを有する。開口部２３Ｘ内に露出する配線パターン２２は、半導体チップ３０の後述する電極パッド３３に対応する位置に設けられている。開口部２３Ｘ内に露出する配線パターン２２のピッチは、例えば１５０〜２００μｍとすることができる。
【００２４】
次いで、図５及び図６に示す工程では、基板２０の一方の面から他方の面に貫通する貫通孔２１Ｘを形成する。図５は斜視図であり、図６は断面図である。貫通孔２１Ｘは、基板２０の一方の面に貫通孔２１Ｘを形成すべき部分のみを開口するマスクを配置し、例えばプラズマエッチング等により形成することができる。基板２０がシリコンである場合には、例えばディープＲＩＥ（Reactive Ion Etching）によるボッシュプロセスを用いて形成することができる。ディープＲＩＥはドライエッチングの一種であり、ボッシュプロセスはプラズマ雰囲気中にＳＦ６とＣ４Ｆ８とを交互に数秒〜数十秒の間隔で切り替えて供給して、異方性プラズマエッチングを行うプロセスである。
【００２５】
貫通孔２１Ｘは、半導体チップ３０の電極パッド３３に対応する位置である、開口部２３Ｘ内に露出する配線パターン２２の中心部近傍に設けられる。貫通孔２１Ｘのピッチは、例えば１５０〜２００μｍとすることができる。貫通孔２１Ｘは、例えば平面視円形とすることができる。貫通孔２１Ｘが平面視円形である場合に、その直径は例えば１００〜１５０μｍとすることができる。なお、平面視とはＺ方向から見た場合を指す。
【００２６】
なお、先に基板に貫通孔を形成し、その後貫通孔の周囲に配線パターンを形成するような製造工程にしても構わない。
【００２７】
次いで、図７及び図８に示す工程では、導電性部材４１Ａ及び位置出し治具５０を準備する。そして、位置出し治具５０に基板２０を固定し、導電性部材４１Ａの突起部を基板２０の貫通孔２１Ｘに挿入する。図７は斜視図であり、図８は断面図である。導電性部材４１Ａは、複数の導電性部材４１が接合された形態を有し、後述する工程（図１１及び図１２参照）で突起部を切断されることにより、複数の導電性部材４１となる部材である。
【００２８】
導電性部材４１Ａの突起部のピッチＰ１は、例えば１５０〜２００μｍとすることができる。導電性部材４１Ａは、例えばリードフレームである。導電性部材４１の材料としては、導電性に優れていればどのような材料を用いても構わないが、例えばＣｕや４２アロイ（Ｎｉ及びＦｅを含む合金）等を用いることができる。Ｃｕや４２アロイ（Ｎｉ及びＦｅを含む合金）等の表面に、例えばＡｕ、ＳｎやＳｎ−Ａｇ等からなる金属層が形成されたものを用いても構わない。
【００２９】
位置出し治具５０は、半導体チップ３０の電極パッド３３に対応する位置に複数の溝部５１が形成された治具である。溝部５１の形状は、断面視台形形状には限定されず、導電性部材４１Ａの突起部を固定できるような形状であれば、どのような形状であっても構わない。溝部５１のピッチは、例えば１５０〜２００μｍとすることができる。位置出し治具５０は、位置出し治具５０の溝部５１と基板２０の貫通孔２１Ｘの位置を合わせた状態で基板２０を固定できるように構成されている。基板２０を位置出し治具５０に固定することにより、導電性部材４１Ａの突起部を基板２０の貫通孔２１Ｘに挿入し、位置出し治具５０の溝部５１で固定する作業を容易に実行することができる。
【００３０】
次いで、図９及び図１０に示す工程では、導電性固着剤４２を塗布し硬化させて、基板２０においてソルダーレジスト層２３の開口部２３Ｘ内に露出する配線パターン２２と導電性部材４１Ａとを電気的に接続するとともに、導電性部材４１Ａと基板２０とを固定する。図９は斜視図であり、図１０は断面図である。導電性固着剤４２としては、例えば導電性樹脂接着剤やはんだ等を用いることができる。導電性固着剤４２は、少なくとも配線パターン２２の近傍に形成する必要があるが、貫通孔２１Ｘを充填しても構わない。
【００３１】
次いで、図１１及び図１２に示す工程では、基板２０の一方の面（ソルダーレジスト層２３側の面）から突出する不要な導電性部材４１Ａを切断し廃棄する。図１１は斜視図であり、図１２は断面図である。導電性部材４１Ａは、例えばレーザ等を用いて切断することができる。導電性部材４１Ａを切断することにより、複数の導電性部材４１が完成する。
【００３２】
次いで、図１３及び図１４に示す工程では、図１１及び図１２に示す位置出し治具５０を取り外し、導電性部材４１の一端（導電性固着剤４２で固定されていない側）を予め作製した半導体チップ３０の電極パッド３３上に配置する。そして、半導体チップ３０の電極パッド３３と導電性部材４１の一端とを導電性固着剤４３により固着することで、図１及び図２に示す半導体装置１０が製造される。
【００３３】
半導体チップ３０は、半導体基板３１の一方の面側に、周知の手法により、半導体集積回路３２、電極パッド３３、及び保護膜３４を形成することで作製することができる。電極パッド３３の材料としては、例えばＣｕやＡｌ等を用いることができる。電極パッド３３は、Ｃｕ層の上にＡｕ膜を形成した構造、Ｃｕ層の上にＮｉ膜、Ａｕ膜を順次積層した構造、Ｃｕ層の上にＮｉ膜、Ｐｄ膜、Ａｕ膜を順次積層した構造等としても構わない。保護膜３４としては、例えば、ＳｉＮ膜、ＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。電極パッド３３の一部は、保護膜３４から露出している。
【００３４】
導電性固着剤４３としては、例えば導電性樹脂接着剤やはんだ等を用いることができる。電極パッド３３と導電性部材４１の一端との固着は、例えば電極パッド３３及び導電性部材４１の一端の一方又は両方にはんだめっきを施しておき、はんだめっきを加熱硬化させることで実現できる。この際、電極パッド３３の表面にＡｕ膜が形成されていると良好な接続が可能となる。以上が、本発明の第１の実施の形態に係る半導体装置１０の製造方法である。
【００３５】
本発明の第１の実施の形態によれば、基板２０の配線パターン２２と半導体チップ３０の電極パッド３３とを、高価な金バンプや形成に時間がかかる金属のめっきバンプを用いることなく、Ｃｕ等からなる安価な接続部４０を用いて電気的に接続することにより、半導体装置１０のコストを低下することができる。
【００３６】
又、接続部４０を構成する導電性部材４１の長さを適宜選択することにより、基板２０と半導体チップ３０との間隔を任意に設定することができる。その結果、基板２０と半導体チップ３０の熱膨張率の差に起因して生じる応力を緩和することが可能となり、半導体装置１０の信頼性を向上することができる。
【００３７】
〈第２の実施の形態〉
［本発明の第２の実施の形態に係る半導体装置の構造］
始めに、本発明の第２の実施の形態に係る半導体装置の構造について説明する。図１５は、本発明の第２の実施の形態に係る半導体装置を例示する斜視図である。図１６は、本発明の第２の実施の形態に係る半導体装置を例示する断面図である。図１５及び図１６を参照するに、本発明の第２の実施の形態に係る半導体装置６０は、本発明の第１の実施の形態に係る半導体装置１０の基板２０が基板７０に、接続部４０が接続部８０に置換されたものであり、その他の部分の構成は半導体装置１０と同様である。以下、半導体装置６０について、半導体装置１０と異なる部分についてのみ説明する。
【００３８】
半導体装置６０において、基板７０は、基板本体２１と、貫通孔２１Ｘと、配線パターン２２と、配線パターン７２と、ソルダーレジスト層２３と、ソルダーレジスト層７３とを有する。
【００３９】
配線パターン７２は、基板本体２１の他方の面側（配線パターン２２が形成されている面の反対側の面）に形成されている。配線パターン７２の材料としては、例えばＣｕ等を用いることができる。配線パターン７２の厚さは、例えば５μｍ〜２０μｍとすることができる。
【００４０】
ソルダーレジスト層７３は、配線パターン７２を覆うように基板本体２１の他方の面（ソルダーレジスト層２３が形成されている面の反対側の面）に形成されている。ソルダーレジスト層７３の材料としては、例えば感光性樹脂組成物等を用いることができる。ソルダーレジスト層７３の厚さは、例えば２０μｍ〜５０μｍとすることができる。ソルダーレジスト層７３は、配線パターン７２の一部を露出する開口部７３Ｘを有する。開口部７３Ｘ内に露出する配線パターン７２は、半導体チップ３０の電極パッド３３に対応する位置に設けられている。開口部７３Ｘ内に露出する配線パターン７２のピッチは、例えば１５０〜２００μｍとすることができる。
【００４１】
接続部８０は、導電性部材４１と、導電性固着剤４２と、導電性固着剤４３と、導電性固着剤８２とを有する。接続部４０は、基板７０の配線パターン２２及び配線パターン７２と、半導体チップ３０の電極パッド３３とを電気的に接続する機能を有する。又、接続部４０は、基板７０と半導体チップ３０とを固定する機能を有する。なお、配線パターン２２と配線パターン７２とは、導電性部材４１を介して電気的に接続されている。
【００４２】
導電性固着剤８２は、基板７０においてソルダーレジスト層７３の開口部７３Ｘ内に露出する配線パターン７２と導電性部材４１とを電気的に接続する機能を有する。又、導電性固着剤８２は、導電性部材４１と基板７０とを固定する機能を有する。導電性固着剤８２としては、例えば導電性樹脂接着剤やはんだ等を用いることができる。以上が、本発明の第２の実施の形態に係る半導体装置６０の構造である。
【００４３】
［本発明の第２の実施の形態に係る半導体装置の製造方法］
本発明の第２の実施の形態に係る半導体装置の製造方法は、本発明の第１の実施の形態に係る半導体装置の製造方法と略同一であるため、その説明は省略する。
【００４４】
本発明の第２の実施の形態によれば、基板７０の配線パターン２２及び配線パターン７２と半導体チップ３０の電極パッド３３とを、高価な金バンプや形成に時間がかかる金属のめっきバンプを用いることなく、Ｃｕ等からなる安価な接続部８０を用いて電気的に接続することにより、半導体装置６０のコストを低下することができる。
【００４５】
又、接続部８０を構成する導電性部材４１の長さを適宜選択することにより、基板７０と半導体チップ３０との間隔を任意に設定することができる。その結果、基板７０と半導体チップ３０の熱膨張率の差に起因して生じる応力を緩和することが可能となり、半導体装置６０の信頼性を向上することができる。
【００４６】
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【００４７】
例えば、第１の実施の形態では、１層の配線パターンを有する基板を用いる例を、第２の実施の形態では、２層の配線パターンを有する基板を用いる例を示した。しかし、本発明は、これらの基板に限定されることなく様々な基板を用いることができる。一例を挙げれば、ビアホールで各層に形成された配線パターンを接続する多層配線基板、ＩＶＨ（Interstitial Via Hole）で特定の層に形成された配線パターンを接続するＩＶＨ多層配線基板等である。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施の形態に係る半導体装置を例示する斜視図である。
【図２】本発明の第１の実施の形態に係る半導体装置を例示する断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。
【図７】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その５）である。
【図８】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その６）である。
【図９】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その７）である。
【図１０】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その８）である。
【図１１】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その９）である。
【図１２】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その１０）である。
【図１３】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その１１）である。
【図１４】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その１２）である。
【図１５】本発明の第２の実施の形態に係る半導体装置を例示する斜視図である。
【図１６】本発明の第２の実施の形態に係る半導体装置を例示する断面図である。
【符号の説明】
【００４９】
１０，６０  半導体装置
２０，７０  基板
２１  基板本体
２１Ｘ  貫通孔
２２，７２  配線パターン
２３，７３  ソルダーレジスト層
２３Ｘ，７３Ｘ  開口部
３０  半導体チップ
３１  半導体基板
３２  半導体集積回路
３３  電極パッド
３４  保護膜
４０，８０  接続部
４１，４１Ａ  導電性部材
４２，４３，４４，８２  導電性固着剤
５０  位置出し治具
５１  溝部
Ｐ１  ピッチ
Ｓ１  間隔
Ｔ１  厚さ
【図１】
2010135611.tif 000003
【図２】
2010135611.tif 000004
【図３】
2010135611.tif 000005
【図４】
2010135611.tif 000006
【図５】
2010135611.tif 000007
【図６】
2010135611.tif 000008
【図７】
2010135611.tif 000009
【図８】
2010135611.tif 000010
【図９】
2010135611.tif 000011
【図１０】
2010135611.tif 000012
【図１１】
2010135611.tif 000013
【図１２】
2010135611.tif 000014
【図１３】
2010135611.tif 000015
【図１４】
2010135611.tif 000016
【図１５】
2010135611.tif 000017
【図１６】
2010135611.tif 000018