(57)【要約】【課題】スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいて、軽負荷時の電力効率を向上させることができるようにする。【解決手段】出力電圧に応じた電圧を出力する誤差増幅回路（２１）と、出力電流に比例した電流を流す回路（２７）と、出力電流に応じた傾きを有する波形信号を生成する波形生成回路（２３）と、誤差増幅回路の出力と波形生成回路の出力とを入力とする第１の電圧比較回路（２２）と、波形生成回路の出力と所定の電圧とを比較する第２の電圧比較回路（２４）と、第１の電圧比較回路の出力および第２の電圧比較回路の出力に基づいて駆動用スイッチング素子のオンタイミングおよびオフタイミングを決定するタイミング決定手段（２５）と、該タイミング決定手段の出力に基づいて駆動用スイッチング素子のオフ、オン駆動信号を生成する駆動制御回路とをスイッチング制御回路に設けるようにした。【選択図】図１
2010183723.tif 000002
【特許請求の範囲】
【請求項１】
電圧変換用のインダクタに電流を流す駆動用スイッチング素子のオフ、オン駆動信号を生成し出力するスイッチング制御回路であって、
出力電圧に応じた電圧を出力する誤差増幅回路と、
出力電流に比例した電流を流す電流生成回路と、
該電流生成回路より出力された電流によって充電される容量素子および該容量素子の充電電荷を放電可能な放電手段を有し前記出力電流の大きさに応じた傾きを有する波形信号を生成する波形生成回路と、
前記誤差増幅回路の出力と前記波形生成回路の出力とを入力とする第１の電圧比較回路と、
前記波形生成回路の出力と所定の電圧とを比較する第２の電圧比較回路と、
前記第１の電圧比較回路の出力および前記第２の電圧比較回路の出力に基づいて前記駆動用スイッチング素子のオンタイミングおよびオフタイミングを決定するタイミング決定手段と、
該タイミング決定手段の出力に基づいて前記駆動用スイッチング素子のオフ、オン駆動信号を生成する駆動制御回路と、
を備えることを特徴とするスイッチング制御回路。
【請求項２】
前記タイミング決定手段は、前記第１の電圧比較回路の出力に基づいて前記駆動用スイッチング素子のオフタイミングを決定し、前記第２の電圧比較回路の出力に基づいて前記駆動用スイッチング素子のオンタイミングを決定するように構成されていることを特徴とする請求項１に記載のスイッチング制御回路。
【請求項３】
前記タイミング決定手段は、前記第１の電圧比較回路の出力がリセット端子またはセット端子に入力され、前記第２の電圧比較回路の出力がセット端子またはリセット端子に入力されたフリップフロップ回路により構成されていることを特徴とする請求項２に記載のスイッチング制御回路。
【請求項４】
前記波形生成回路の放電手段は電界効果トランジスタにより構成され、該トランジスタは、前記第２の電圧比較回路の出力によってオン、オフ制御され前記容量素子の充電電荷を放電可能に構成されている請求項１〜３のいずれかに記載のスイッチング制御回路。
【請求項５】
出力電流に比例した電流を流す前記電流生成回路は、平滑用コンデンサと出力端子との間に接続された検出用抵抗の両端子の電圧を入力とし、該電圧に応じた電流を出力する電圧−電流変換回路により構成されていることを特徴とする請求項１〜４のいずれかに記載のスイッチング制御回路。
【請求項６】
前記波形生成回路に所定の電流を流し込む定電流源と、前記波形生成回路に前記定電流源からの電流または前記電圧−電流変換回路からの出力電流のいずれかを選択して供給可能な電流切替え手段とを備えることを特徴とする請求項５に記載のスイッチング制御回路。
【請求項７】
前記波形生成回路に常時所定の電流を流し込む定電流源を備えることを特徴とする請求項５に記載のスイッチング制御回路。
【請求項８】
電圧変換用のインダクタと、該インダクタに電流を流す駆動用スイッチング素子と、該駆動用スイッチング素子がオフされている期間にコイルの電流を整流する整流素子と、出力端子に接続された平滑用コンデンサと、前記インダクタと直列に接続された検出用の抵抗と、請求項５〜７のいずれかに記載のスイッチング制御回路とを備え、前記検出用抵抗の両端子の電圧が前記電圧−電流変換回路に入力されていることを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を変換するスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータおよびそのスイッチング制御回路に関し、特に負荷電流の大きさに応じてスイッチング周波数およびパルス幅を変化させて駆動を行なうＤＣ−ＤＣコンバータに適用して有効な技術に関する。
【背景技術】
【０００２】
直流入力電圧を変換して異なる電位の直流電圧を出力する回路としてスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータがある。かかるＤＣ−ＤＣコンバータには、電池などの直流電源から供給される直流電圧をインダクタ（コイル）に印加して電流を流しコイルにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にコイルの電流を整流する整流素子と、上記駆動用スイッチング素子をオン、オフ制御する制御回路を備えたＤＣ−ＤＣコンバータがある。
【０００３】
従来、上記スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいては、出力電圧の大きさを誤差アンプで検出してＰＷＭ（パルス幅変調）コンパレータまたはＰＦＭ（パルス周波数変調）コンパレータにフィードバックして、出力電圧が下がるとスイッチング素子のオン時間を長くし、出力電圧が上がるとスイッチング素子のオン時間を短くする制御が行われている。
【０００４】
ＰＷＭ制御では、駆動パルスの周期（周波数）を一定にしてＶｉｎ電圧とＶｏｕｔ電圧の比に応じてパルス幅を変化させる。負荷が軽くなり不連続モードとなった場合にもパルス幅は狭くなる。また、負荷が非常に軽くなった場合には、最小パルス幅のパルスで駆動しても出力電流が多すぎる場合が生じることがある。そこで、図６に示すように、ＰＷＭコンパレータ２２とＰＦＭコンパレータ２４の両方を設け、通常はＰＷＭ制御を行い、負荷に流れる電流が少なくなった場合すなわち軽負荷時にはパルス幅が一定の固定パルスで駆動し周期を負荷に応じて変化させるＰＦＭ制御へ移行するようにしたＤＣ−ＤＣコンバータもある。このようなＤＣ−ＤＣコンバータに関する発明としては、例えば特許文献１や特許文献２に記載されているものがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１４９０６７号公報
【特許文献２】特開２００３−２１９６３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図６に示されているようなＰＷＭ制御とＰＦＭ制御を切り替えてスイッチング素子の駆動を行うＤＣ−ＤＣコンバータにおける軽負荷時のＰＦＭ制御モードでは、図７に示すように、誤差アンプ２１の出力が参照電圧Ｖref2を超えるとＰＦＭコンパレータ２４の出力がロウレベルに変化する。そして、インバータの出力がハイレベルに変化してＡＮＤゲートＧ１を開き、パルス幅固定のパルスを生成するパルス生成回路３１からのパルスを、セレクタ２９を介してスイッチング素子ＳＷ１，ＳＷ２に供給してスイッチング駆動するようになっている。
【０００７】
図６のＰＷＭ／ＰＦＭ切替え方式のＤＣ−ＤＣコンバータにあっては、ＰＷＭ制御のみのＤＣ−ＤＣコンバータに比べて軽負荷時の電力効率を向上させることができるという利点がある。しかしながら、ＰＦＭ制御パルスによる駆動では、入力電圧が比較的高い間はＰＷＭ制御の場合よりもパルスの周期が長くスイッチング回数も少ないが、電池を入力電源とするようなシステムにおいて、電池の消耗で入力電圧が低くなり目標出力電圧との電位が小さくなると、図７の（Ｅ）のようにパルスの周期が短くなってスイッチング回数が増加する。そして、スイッチング回数が多くなるとスイッチング素子ＳＷ１，ＳＷ２に流れる貫通電流が多くなるため、電力効率が低下してしまうという不具合がある。
【０００８】
また、パルス生成回路３１により生成されるパルスは、一般にパルス幅が固定でデューティは最大で５０％、つまりオン時間とオフ時間が同一となるように設計されるので、入力電圧範囲がデューティに制限される、つまり入力電圧があるレベル以下になるとそれ以上パルスのデューティが大きくならないため、コイルに流す電流が不足して所望の出力電圧が得られなくなるという課題があることが分かった。
【０００９】
本発明は上記のような課題に着目してなされたもので、その目的とするところは、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいて、軽負荷時の電力効率を向上させることができる制御技術を提供することにある。
【００１０】
本発明の他の目的は、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいて、従来に比べてより低い入力電圧範囲まで所望の出力電圧が得られる制御技術を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、上記目的を達成するため、電圧変換用のインダクタに電流を流す駆動用スイッチング素子のオフ、オン駆動信号を生成し出力するスイッチング制御回路であって、出力電圧に応じた電圧を出力する誤差増幅回路と、出力電流に比例した電流を流す電流生成回路と、該電流生成回路より出力された電流によって充電される容量素子および該容量素子の充電電荷を放電可能な放電手段を有し前記出力電流の大きさに応じた傾きを有する波形信号を生成する波形生成回路と、前記誤差増幅回路の出力と前記波形生成回路の出力とを入力とする第１の電圧比較回路と、前記波形生成回路の出力と所定の電圧とを比較する第２の電圧比較回路と、前記第１の電圧比較回路の出力および前記第２の電圧比較回路の出力に基づいて前記駆動用スイッチング素子のオンタイミングおよびオフタイミングを決定するタイミング決定手段と、該タイミング決定手段の出力に基づいて前記駆動用スイッチング素子のオフ、オン駆動信号を生成する駆動制御回路と、を備えるようにした。
【００１２】
上記のような手段によれば、上記波形生成回路により生成される波形信号の周期が出力電流に応じて変化されるため、駆動用スイッチング素子のオフ、オン駆動信号の周波数が出力電流に応じて変化されるとともに、第１の電圧比較回路が誤差増幅回路の出力と前記波形生成回路の出力とを比較し、タイミング決定回路が該第１の電圧比較回路の出力に基づいて駆動用スイッチング素子のオンもしくはオフタイミングを決定するので、出力電圧に応じて駆動用スイッチング素子のオフ、オン駆動信号のパルス幅が変化する。そのため出力電流が小さい場合にはスイッチング周波数が低下して貫通電流による効率低下を回避できるとともに、入力電圧が低下した場合には駆動信号のパルス幅も狭くされるので、入力電圧がかなり低下しても所望の出力電圧が得られるようになる。
【００１３】
ここで、望ましくは、前記タイミング決定手段は、前記第１の電圧比較回路の出力に基づいて前記駆動用スイッチング素子のオフタイミングを決定し、前記第２の電圧比較回路の出力に基づいて前記駆動用スイッチング素子のオンタイミングを決定するように構成する。これにより、出力電圧および出力電流に応じてスイッチング周波数および駆動信号のパルス幅を可変制御できる制御ループを容易に構築することができる。
【００１４】
また、望ましくは、前記タイミング決定手段は、前記第１の電圧比較回路の出力がリセット端子またはセット端子に入力され、前記第１の電圧比較回路の出力がセット端子またはリセット端子に入力されたフリップフロップ回路により構成する。これにより、駆動用スイッチング素子のオンタイミングとオフタイミングを決定できる回路を、簡単な回路で実現することができ、設計が容易になる。
【００１５】
さらに、望ましくは、前記波形生成回路の放電手段は電界効果トランジスタにより構成され、該トランジスタは、前記第２の電圧比較回路の出力によってオン、オフ制御され前記容量素子の充電電荷を放電可能に構成する。これにより、トランジスタ１つと容量素子１つとで波形生成回路を構成することができ、回路設計が容易になるとともに、占有面積を低減しＩＣ化する場合にはチップサイズを小さくすることができる。
【００１６】
また、望ましくは、出力電流に比例した電流を流す前記電流生成回路は、平滑用コンデンサと出力端子との間に接続された検出用抵抗の両端子の電圧を入力とし、該電圧に応じた電流を出力する電圧−電流変換回路により構成する。これにより、出力電流に比例した電流を正確に制限してスイッチング制御の精度を向上させることができる。
【００１７】
さらに、望ましくは、前記波形生成回路に所定の電流を流し込む定電流源と、前記波形生成回路に前記定電流源からの電流または前記電圧−電流変換回路からの出力電流のいずれかを選択して供給可能な電流切替え手段とを設ける。これにより、重負荷時には定電流源の電流を使用して固定周波数の波形信号を生成することでＰＷＭ制御を行い、軽負荷時には電圧−電流変換回路からの出力電流を使用して波形信号を生成することで周波数およびパルス幅の可変制御を行うことが可能となり、重負荷時および軽負荷時のいずれの状態における効率も向上させることができる。
【００１８】
さらに、望ましくは、前記波形生成回路に常時所定の電流を流し込む定電流源を備えるようにする。これにより、出力電流が非常に少ない場合にも波形生成回路によって波形信号を生成することができ、軽負荷時における安定した動作が保証されるようになる。
【発明の効果】
【００１９】
本発明に従うと、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいて、負荷が軽くなった場合の電力効率を向上させることができるとともに、従来に比べてより低い入力電圧範囲まで所望の出力電圧が得られるという効果がある。
【図面の簡単な説明】
【００２０】
【図１】本発明を適用したＤＣ−ＤＣコンバータの一実施形態を示す回路構成図である。
【図２】図１の実施形態のＤＣ−ＤＣコンバータにおける各部の信号や電位の変化の様子を示すタイミングチャートである。
【図３】図１の実施形態のＤＣ−ＤＣコンバータの第１の変形例を示す回路構成図である。
【図４】図１の実施形態のＤＣ−ＤＣコンバータの第２の変形例を示す回路構成図である。
【図５】図１の実施形態のＤＣ−ＤＣコンバータの第３の変形例を示す回路構成図である。
【図６】従来のＰＷＭ／ＰＦＭ切替え方式のＤＣ−ＤＣコンバータの構成を示す回路構成図である。
【図７】従来のＰＷＭ／ＰＦＭ切替え方式のＤＣ−ＤＣコンバータにおける各部の信号や電位の変化の様子を示すタイミングチャートである。
【発明を実施するための形態】
【００２１】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００２２】
図１は、本発明を適用したスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータの一実施形態を示す。
【００２３】
この実施形態のＤＣ−ＤＣコンバータは、インダクタとしてのコイルＬ１、直流入力電圧Ｖｉｎが印加される電圧入力端子ＩＮと上記コイルＬ１の一方の端子との間に接続されコイルＬ１に電流を流すＰチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）からなるスイッチング素子としての駆動用トランジスタＳＷ１、電圧入力端子ＩＮと接地点との間にＳＷ１と直列に接続されたＮチャネルＭＯＳＦＥＴからなる整流用トランジスタＳＷ２、これらのトランジスタＳＷ１，ＳＷ２をオン、オフ制御するスイッチング制御回路２０、上記コイルＬ１の他方の端子と接地点との間に接続された平滑用コンデンサＣ１を備える。
【００２４】
特に限定されるものではないが、ＤＣ−ＤＣコンバータを構成する素子のうち、コイルＬ１および平滑用コンデンサＣ１以外の素子は半導体チップ上に形成され、スイッチング制御回路２０およびトランジスタＳＷ１，ＳＷ２は半導体集積回路（電源駆動用ＩＣ）として構成され、コイルＬ１およびコンデンサＣ１はこのＩＣに設けられている外部端子に外付け素子として接続されるようになっている。
【００２５】
この実施形態のＤＣ−ＤＣコンバータにおいては、トランジスタＳＷ１とＳＷ２を相補的にオン、オフさせるような駆動信号がスイッチング制御回路２０により生成されるようになっており、定常状態では、駆動用トランジスタＳＷ１がオンされるとコイルＬ１に直流入力電圧Ｖｉｎが印加されて出力端子へ向かう電流が流されて平滑用コンデンサＣ１が充電され、駆動用トランジスタＳＷ１がオフされると代わって整流用トランジスタＳＷ２がオンされ、このオンされたトランジスタＳＷ２を通してコイルＬ１に電流が流される。そして、ＳＷ１の制御端子（ゲート端子）に入力される駆動信号のパルス幅が出力電圧に応じて制御されることで、直流入力電圧Ｖｉｎを降圧した直流出力電圧Ｖoutが発生される。
【００２６】
この実施形態のスイッチング制御回路２０は、電圧フィードバック端子ＦＢと接地点との間に直列に接続され抵抗比で出力電圧Ｖoutを分圧するブリーダ抵抗Ｒ１，Ｒ２と、このブリーダ抵抗Ｒ１，Ｒ２で分圧された電圧と参照電圧Ｖref1とを比較して電位差に応じた電圧を出力する誤差アンプ２１と、該誤差アンプ２１の出力が反転入力端子に入力される第１コンパレータ２２と、該コンパレータ２２の非反転入力端子に入力される鋸歯状の波形信号ＲＡＭＰを生成する波形生成回路２３を有する。
【００２７】
また、スイッチング制御回路２０は、波形生成回路２３の出力が非反転入力端子に入力され反転入力端子に参照電圧Ｖref2が入力される第２コンパレータ２４と、該第２コンパレータ２４の出力がセット端子に入力され前記第１コンパレータ２２の出力がリセット端子に入力されたＲＳフリップフロップ２５と、該フリップフロップ２５の出力を受けて上記スイッチトランジスタＳＷ１，ＳＷ２をオン、オフするゲート駆動信号ＧＰ１，ＧＰ２を生成する駆動制御回路２６を有する。駆動制御回路２６は、スイッチトランジスタＳＷ１とＳＷ２が同時にオン状態になって貫通電流が流れないように、いわゆるデッドタイムを有するゲート駆動信号ＧＰ１，ＧＰ２を生成して出力するように構成するのが望ましい。
【００２８】
さらに、この実施形態のスイッチング制御回路２０は、コイルＬ１と出力端子ＯＵＴとの間に接続された電流検出用の抵抗Ｒｓの両端子の電圧を入力とし、出力端子ＯＵＴに接続された負荷に向かって出力される電流を検出して、負荷電流ＩＬに比例した電流を生成する電流検出用アンプ２７とを有する。電流検出用アンプ２７は、例えばｇｍアンプなどで構成され、電圧−電流変換回路として機能する。
【００２９】
波形生成回路２３は、上記第１コンパレータ２２および第２コンパレータ２４の非反転入力端子と接地点との間に接続された容量Ｃ２と、該容量Ｃ２と並列に接続されたディスチャージ用のＮチャネルＭＯＳトランジスタＳＷ３とにより構成されている。そして、このトランジスタＳＷ３のゲート端子に上記第２コンパレータ２４の出力端子が接続され、容量Ｃ２とトランジスタＳＷ３との接続ノードＮ２に上記電流検出用アンプ２７の出力端子が接続されている。
【００３０】
これにより、波形生成回路２３は、トランジスタＳＷ３が第２コンパレータ２４の出力によってオフ状態にされると電流検出用アンプ２７の出力電流によって容量Ｃ２が充電されてノードＮ２の電位Ｖ２が上昇し、ノードＮ２の電位Ｖ２が参照電圧Ｖref2に達すると第２コンパレータ２４の出力がハイレベルに変化してトランジスタＳＷ３がオンされる。その結果、容量Ｃ２の電荷が放電されてノードＮ２の電位Ｖ２が急峻に立ち下がり、Ｖ２は図２（Ｂ）のように鋸歯状に変化する波形となる。この鋸波が第１コンパレータ２２および第２コンパレータ２４の非反転入力端子に供給されている。ノードＮ２の電位Ｖ２の上昇時の波形の傾きは、電流検出用アンプ２７の出力電流すなわち負荷電流ＩＬに比例しており、ＩＬが大きいほど傾きは急峻で、ＩＬが小さいほど傾きは緩やかになる。
【００３１】
次に、上記スイッチング制御回路２０の動作を、図２のタイミングチャートを用いて説明する。なお、図２（Ｂ）において、Ｖerrorで示されているのは、誤差アンプ２１の出力電圧であり、この電圧Ｖerrorと上記ノードＮ２の電位Ｖ２が第１コンパレータ２２に入力されている。
【００３２】
図２（Ａ）に示す期間Ｔ１，Ｔ３のように、負荷電流ＩＬが小さいときは図２（Ｂ）のようにノードＮ２の電位Ｖ２が徐々に上昇し、Ｖ２が誤差アンプ２１の出力電圧Ｖerrorを超えると、図２（Ｃ）のように第１コンパレータ２２の出力がロウレベルからハイレベルに変化して、ＲＳフリップフロップ２５がリセットされ、図２（Ｅ）のようにゲート駆動信号ＧＰ１がロウレベルからハイレベルに変化する（タイミングｔ１）。
【００３３】
その後、ノードＮ２の電位Ｖ２がさらに上昇して第２コンパレータ２４の判別レベルである参照電圧Ｖref2に達すると、第２コンパレータ２４の出力がハイレベルに変化して、ＲＳフリップフロップ２５がセットされ、ゲート駆動信号ＧＰ１がハイレベルからロウレベルに変化する（タイミングｔ２）。また、このとき同時にトランジスタＳＷ３がオンされ、容量Ｃ２を放電することによりノードＮ２の電位Ｖ２が急峻に立ち下がる。
【００３４】
すると、第１コンパレータ２２の出力がハイレベルからロウレベルに変化する。また、第２コンパレータ２４の出力もロウレベルに変化するため、図２（Ｄ）のように短いパルス状の波形となる。上記動作を繰り返すことにより、駆動用トランジスタＳＷ３がオンとオフを繰り返すスイッチング動作される。また、整流用トランジスタＳＷ２は駆動制御回路２６から出力されるＧＰ１とほぼ同相の駆動信号ＧＰ２によって、ＳＷ１と相補的にオン、オフ駆動される。
【００３５】
図２（Ａ）に示す期間Ｔ２のように、負荷電流ＩＬが大きいときは回路の動作自体は上記ＩＬが小さいときと同じであるが、電流検出用アンプ２７の出力電流が多くなるため、ノードＮ２の電位Ｖ２の傾きが大きくなる。その結果、駆動用トランジスタＳＷ１のゲート駆動信号ＧＰ１のパルス幅が狭くなるが、同時に周期も狭くなり、駆動用トランジスタＳＷ１がオン、オフ駆動される。
【００３６】
また、図２からは明らかでないが、負荷が変動して出力電圧Ｖoutが変化すると、それに応じて誤差アンプ２１の出力Ｖerrorが変化することで、ゲート駆動信号ＧＰ１のパルス幅が変化される。具体的には、例えば図２（Ｂ）に破線Ｆで示すように、誤差アンプ２１のＶerrorが高くなったとすると、第１コンパレータ２２の出力のパルス幅が狭くなって、ゲート駆動信号ＧＰ１のハイレベルの期間すなわち駆動用トランジスタＳＷ１のオフ期間が短くなる。逆に、誤差アンプ２１のＶerrorが低くなったとすると、第１コンパレータ２２の出力のパルス幅が広くなって、ゲート駆動信号ＧＰ１のハイレベルの期間すなわち駆動用トランジスタＳＷ１のオフ期間が長くなる。
【００３７】
上記のように、本実施形態のＤＣ−ＤＣコンバータにおいては、負荷の変動に応じて駆動信号のパルスの周期およびパルス幅の両方の制御が行なわれることとなる。そのため、例えば入力電圧が下がった場合にも、デューティが制限されるようなことがなく、また負荷電流が小さい場合にはスイッチング周波数が下がることにより、スイッチング回数が減少し貫通電流による効率の低下が回避されるようになる。また、負荷が増加するとスイッチング周波数が高くなるため、リップル（出力電圧の変動）が小さくなるという利点もある。
【００３８】
次に、上記実施形態のＤＣ−ＤＣコンバータの変形例を、図３〜図５を用いて説明する。
【００３９】
図３〜図５のうち図３に示す変形例は、図１の実施形態におけるスイッチング制御回路２０を構成する各回路ブロックの他に、発振回路ＯＳＣおよび該発振回路から出力される発振信号に基づいて固定周波数の鋸波もしくは三角波のような波形信号ＲＡＭＰを生成する第２の波形生成回路２８と、該波形生成回路２８または前記波形生成回路２３から出力される波形信号のいずれかを選択して前記第１のコンパレータ２２に供給するセレクタ２９ａと、前記発振回路から出力される固定周波数の波形信号または第２コンパレータ２４の出力のいずれかを選択して前記フリップフロップ２５に供給するセレクタ２９ｂとを設けたものである。
【００４０】
セレクタ２９ａと２９ｂは、外部のＣＰＵなどの制御回路から供給される切替え制御信号ＣＮＴによって制御され、セレクタ２９ａが波形生成回路２８から出力される波形信号を選択しているときは、セレクタ２９ｂも発振回路から出力される固定周波数の波形信号を選択する（第１モード）。また、セレクタ２９ａが波形生成回路２３から出力される波形信号を選択しているときは、セレクタ２９ｂは第２コンパレータ２４の出力を選択するように切替えが行なわれる（第２モード）。
【００４１】
この第２モードでは、スイッチング制御回路２０は図１の実施形態の制御回路と全く同じ動作をし、周波数およびパルス幅が出力電圧に応じて変化する可変パルスで駆動される。一方、第１モードでは、図６に示されているＰＷＭ／ＰＦＭ切替え方式のＤＣ−ＤＣコンバータにおけるＰＷＭ制御モードと同様な動作をし、駆動用トランジスタＳＷ１は周波数が固定でパルス幅が出力電圧に応じて変化するＰＷＭパルスで駆動される。
【００４２】
従って、例えばシステム全体を制御するＣＰＵが、負荷が軽くなったことを検出して切替え制御信号ＣＮＴを変化させ、ＰＷＭ制御モード（第１モード）からコンパレータ２４の出力を使用する第２モードに切り替えることで、スイッチング周波数およびパルス幅が負荷に応じて変化するように制御して、軽負荷時における効率を向上させるように動作させることができる。
【００４３】
また、上記実施形態では、セレクタ２９ａ，２９ｂを外部から入力される切替え制御信号ＣＮＴによって切り替えるようにしているが、入力電圧Ｖｉｎが所定のレベル以下になったか否かを検出する入力電圧検出回路を設け、入力電圧Ｖｉｎが所定のレベル以上の場合は波形生成回路２８から出力される波形信号を選択し、入力電圧Ｖｉｎが所定のレベル以下になった場合には波形生成回路２３から出力される波形信号を選択するように構成しても良い。
【００４４】
図４は、図１のＤＣ−ＤＣコンバータの第２の変形例を示す。
【００４５】
この変形例は、所定の電流を流す定電流源３０と、前記波形生成回路２３の充放電ノードＮ２に電流検出用アンプ２７から出力される電流または定電流源３０の電流のいずれを流し込むか選択するセレクタ２９と、を設けたものである。セレクタ２９が電流検出用アンプ２７から出力される電流を選択するように切替えがなされた場合には、スイッチング制御回路２０は図１の実施形態の制御回路と全く同じ動作をし、駆動用トランジスタＳＷ１は周波数およびパルス幅が出力電圧に応じて変化する可変パルスで駆動される。
【００４６】
一方、セレクタ２９が定電流源３０から供給される電流を選択するように切替えがなされた場合には、波形生成回路２３において生成される波形は定電流源の電流の大きさと容量Ｃ２の容量値によって決まる一定の周波数の鋸波となりこれが第１コンパレータ２２に入力されるので、スイッチング制御回路２０はＰＷＭ制御モードとして動作をし、駆動用トランジスタＳＷ１は周波数が固定でパルス幅が出力電圧に応じて変化するＰＷＭパルスで駆動されることとなる。
【００４７】
本実施形態のＤＣ−ＤＣコンバータにおいても、セレクタ２９は外部から入力される切替え制御信号ＣＮＴによって切り替えられてもよいし、チップ内部に入力電圧検出回路を設けて入力電圧Ｖｉｎに応じて自動的にセレクタ２９を切り替えるように構成しても良い。
【００４８】
図５は、図１のＤＣ−ＤＣコンバータの第３の変形例を示す。
【００４９】
この変形例は、前記波形生成回路２３の充放電ノードＮ２に常時比較的小さな所定のオフセット電流を流し込む定電流源３０を設けたものである。定電流源３０からの電流が常にオフセット電流として波形生成回路２３に流し込まれることで、電流検出用アンプ２７からの電流がほとんどない場合すなわち負荷電流が非常に少ない場合にも波形生成回路２３によって波形信号を生成することができ、軽負荷時における安定した動作が保証されるようになるという利点がある。
【００５０】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、前記実施形態では、出力電流（負荷電流ＩＬ）に比例した電流を流す回路として、コイルと直列に接続されたセンス抵抗Ｒｓの端子間電圧から出力電流の大きさを検出する電流検出用アンプ２７を用いているが、スイッチング素子ＳＷ１とカレントミラー接続されたトランジスタを設けて、出力電流に比例した電流を得るように構成してもよい。
【００５１】
また、前記実施形態では、スイッチング素子ＳＷ１，ＳＷ２としてオンチップの素子を使用するとしたが、制御回路と別個に形成された外付け素子を使用するようにしても良い。さらに、前記実施形態では、駆動用トランジスタＳＷ１と直列に整流用トランジスタＳＷ２を接続してＳＷ１と相補的にオン、オフさせる同期整流型のＤＣ−ＤＣコンバータを示したが、整流用トランジスタＳＷ２の代わりにダイオードを使用したダイオード整流型のＤＣ−ＤＣコンバータに適用することも可能である。
【００５２】
さらに、前記実施形態では、フリップフロップ２３としてセット端子とリセット端子を有するＲＳフリップフロップを使用しているが、他の形式のフリップフロップであってもよいし、駆動制御回路２６の論理を工夫することで第１コンパレータ２２の出力をセット端子に入れ、第２コンパレータ２４の出力をリセット端子に入れるように構成することも可能である。
【００５３】
また、以上の説明では、本発明を降圧型のＤＣ−ＤＣコンバータに適用した例を説明したが、本発明はそれに限定されるものではなく、昇圧型のＤＣ−ＤＣコンバータや負電圧を発生する反転型のＤＣ−ＤＣコンバータにも適用することができる。
【符号の説明】
【００５４】
２０  スイッチング制御回路
２１  誤差アンプ
２２  第１コンパレータ
２３  波形生成回路
２４  第２コンパレータ
２５  フリップフロップ
２６  駆動制御回路
２７  電流検出用アンプ
２８  第２波形生成回路
２９  セレクタ
３０  定電流源
Ｌ１  コイル（インダクタ）
Ｃ１  平滑容量
ＳＷ１  コイル駆動用トランジスタ（駆動用スイッチング素子）
ＳＷ２  同期整流用トランジスタ（整流用スイッチング素子）
【図１】
2010183723.tif 000003
【図２】
2010183723.tif 000004
【図３】
2010183723.tif 000005
【図４】
2010183723.tif 000006
【図５】
2010183723.tif 000007
【図６】
2010183723.tif 000008
【図７】
2010183723.tif 000009