(57)【要約】【課題】輝度情報の補正を行うことなく、各画素の輝度を表示領域内の位置に応じて制御することのできる画像表示装置を提供する。【解決手段】表示領域内に配置された複数の画素のそれぞれに対して輝度情報の書き込みを行い、当該書き込まれた輝度情報に応じた輝度で各画素に含まれる発光素子を発光させる画像表示装置であって、各画素に対して、輝度情報の書き込みに先立って、当該画素の発光素子を発光させながら、以前に書き込まれた輝度情報を消去するリセット動作を行う制御手段を含み、当該制御手段は、各画素に対してリセット動作を実行する時間を、表示領域内における当該画素の位置に応じて変化させる画像表示装置である。【選択図】図５
2010191281.tif 000002
【特許請求の範囲】
【請求項１】
表示領域内に配置された複数の画素のそれぞれに対して輝度情報の書き込みを行い、当該書き込まれた輝度情報に応じた輝度で各画素に含まれる発光素子を発光させる画像表示装置であって、
前記各画素に対して、輝度情報の書き込みに先立って、当該画素の発光素子を発光させながら、以前に書き込まれた輝度情報を消去するリセット動作を行う制御手段を含み、
前記制御手段は、前記各画素に対して前記リセット動作を実行する時間を、前記表示領域内における当該画素の位置に応じて変化させる
ことを特徴とする画像表示装置。
【請求項２】
請求項１記載の画像表示装置において、
前記制御手段は、前記各画素に対して電力を供給する電力供給路の、電力供給源からの距離に応じて、前記各画素に対して前記リセット動作を実行する時間を変化させる
ことを特徴とする画像表示装置。
【請求項３】
請求項１記載の画像表示装置において、
前記制御手段は、前記各画素の前記表示領域中心からの距離に応じて、前記各画素に対してリセット動作を実行する時間を変化させる
ことを特徴とする画像表示装置。
【請求項４】
請求項１記載の画像表示装置において、
前記複数の画素は、前記表示領域内において行列状に配置され、
前記制御手段は、複数の画素行又は画素列のそれぞれごとに、前記リセット動作を実行する時間を変化させる
ことを特徴とする画像表示装置。
【請求項５】
請求項１記載の画像表示装置において、
前記発光素子は、有機エレクトロルミネセンス素子であって、
前記書き込まれた輝度情報に応じて決まる期間にわたって、前記有機エレクトロルミネセンス素子に電流を流すことにより、当該有機エレクトロルミネセンス素子を発光させる
ことを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス素子などの発光素子を発光させて画素の表示制御を行う画像表示装置に関する。
【背景技術】
【０００２】
例えば発光素子として有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という）を備えた有機エレクトロルミネッセンス表示装置（以下、有機ＥＬ表示装置という）のように、各画素に設けられた発光素子を発光させることによって、画素の表示制御を行う画像表示装置がある。このような画像表示装置においては、一般に、各画素に対して輝度情報の書き込みを行い、当該書き込まれた輝度情報に応じた輝度で各画素を発光させる発光制御を行う。さらに、毎フレーム期間において、輝度情報の書き込みに先立って、当該画素に前回のフレーム期間において書き込まれた輝度情報を消去するリセット動作を実行する場合がある（例えば特許文献１，２及び３参照）。このようなリセット動作を行うことによって、以前に書き込まれた輝度情報や画素回路を構成するスイッチ素子の特性などに影響されずに、フレーム期間ごとに輝度情報に応じた発光制御を実現できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−５７０９号公報
【特許文献２】特開２００３−１２２３０１号公報
【特許文献３】特開２００８−１７０７８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述したような画像表示装置において、各画素の発光素子は、電源線から供給される電流や電圧の大きさに応じた明るさで発光する。そのため、電源線から供給される電力の大きさが画素ごとに不均一になってしまうと、表示画面全体の明るさも不均一になってしまうおそれがある。ところが、通常、電源線は複数の画素に対して共通して電力供給を行う。そのため、複数の画素を同時期に発光させようとすると、同じ電源線から複数の発光素子に一斉に電流が流れて、各画素に供給される電力の大きさが低下してしまう。さらに、このような電力の低下の度合いは、電源線の抵抗などの影響により、電力供給源から各画素の位置までの電源線の距離などに依存して変化することとなる。これによって、画素ごとの明るさが画素の画面内における位置に依存して変化する画面内輝度傾斜（輝度シェーディング）が生じる場合がある。
【０００５】
例えば図９は、有機ＥＬ表示装置において、各画素内の発光素子に電力を供給する電源線が接続される主電源線ＰＷＲｍの配置例を示している。この図９においては、紙面上方のフレキシブルプリント基板ＦＰＣを介して外部から主電源線ＰＷＲｍが有機ＥＬ表示装置のガラス基板ＳＵＢ１上に引き込まれており、主電源線ＰＷＲｍは表示領域Ａを取り囲むように配置されている。表示領域Ａ内の各画素に設けられた発光素子に直接電流を供給する電源線ＰＷＲは、表示領域Ａ内において格子状に複数本延在しており、その端部で主電源線ＰＷＲｍに接続されている。この図の例では、フレキシブルプリント基板ＦＰＣ側から主電源線ＰＷＲｍを介して各電源線ＰＷＲに電流が流れることによって、各画素に対して発光素子を発光させるための電力が供給される。そのため、フレキシブルプリント基板ＦＰＣと反対側（紙面下方）に位置する画素に供給される電力は、フレキシブルプリント基板ＦＰＣ側（紙面上方）に位置する画素と比較して、低下する傾向がある。このような電力の低下によって、画素むらが生じるおそれがある。
【０００６】
また、上述したような画像表示装置においては、一般に、画面の明るさを明るくする（高輝度化する）ことが望まれる。ところが、高輝度化を実現するためには電力消費量を増やす必要があり、消費電力の低減という要請には反することになる。そこで、特に人の目から見た画面の明るさとして重要なのは画面中央近傍の輝度であることに着目して、画面中央部の輝度を画面周縁部に対して相対的に高めることによって、消費電力の増大を抑えつつ見た目の明るさを向上させることが検討されている。
【０００７】
以上説明したような課題を解決するための方法の一つとして、ルックアップテーブルを用いるなどして、画像データに含まれる各画素の輝度情報を補正することが考えられる。しかしながら、このような方法には、システム負荷の増大を招いたり、高輝度に対応した信号入力を行うためにデータ信号出力回路（輝度情報書き込みのための信号を出力する回路）のダイナミックレンジを広げる必要が生じたりするなどの問題がある。
【０００８】
本発明は上記実情を考慮してなされたものであって、その目的の一つは、輝度情報の補正を行うことなく、各画素の輝度を表示領域内の位置に応じて制御することのできる画像表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
本出願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１０】
（１）表示領域内に配置された複数の画素のそれぞれに対して輝度情報の書き込みを行い、当該書き込まれた輝度情報に応じた輝度で各画素に含まれる発光素子を発光させる画像表示装置であって、前記各画素に対して、輝度情報の書き込みに先立って、当該画素の発光素子を発光させながら、以前に書き込まれた輝度情報を消去するリセット動作を行う制御手段を含み、前記制御手段は、前記各画素に対して前記リセット動作を実行する時間を、前記表示領域内における当該画素の位置に応じて変化させることを特徴とする画像表示装置。
【００１１】
（２）（１）において、前記制御手段は、前記各画素に対して電力を供給する電力供給路の、電力供給源からの距離に応じて、前記各画素に対して前記リセット動作を実行する時間を変化させることを特徴とする画像表示装置。
【００１２】
（３）（１）において、前記制御手段は、前記各画素の前記表示領域中心からの距離に応じて、前記各画素に対してリセット動作を実行する時間を変化させることを特徴とする画像表示装置。
【００１３】
（４）（１）において、前記複数の画素は、前記表示領域内において行列状に配置され、前記制御手段は、複数の画素行又は画素列のそれぞれごとに、前記リセット動作を実行する時間を変化させることを特徴とする画像表示装置。
【００１４】
（５）（１）において、前記発光素子は、有機エレクトロルミネセンス素子であって、前記書き込まれた輝度情報に応じて決まる期間にわたって、前記有機エレクトロルミネセンス素子に電流を流すことにより、当該有機エレクトロルミネセンス素子を発光させることを特徴とする画像表示装置。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態に係る画像表示装置のガラス基板上に形成される回路の概略構成を示す図である。
【図２】画素回路の構成例を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】本実施形態に係る画像表示装置の１フレーム期間内における制御動作を示す説明図である。
【図５】一つの画素行に属する各画素回路に入力される信号の一例を示すタイミング図である。
【図６】駆動ＴＦＴの特性曲線を示す図である。
【図７】リセット信号出力回路の回路構成例を示す図である。
【図８】従来例及び本実施形態の画像表示装置におけるｙ方向の輝度分布を示す図である。
【図９】画像表示装置の主電源線の配置の一例を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
【００１７】
ここでは、画像表示装置の一態様である有機ＥＬ表示装置に本発明を適用した場合の一例について説明する。本実施形態に係る画像表示装置の表示パネルは、発光素子である有機ＥＬ素子を含む画素回路が行列状に形成されたガラス基板と、当該ガラス基板に貼り合わされて有機ＥＬ素子を封止する封止基板とを含んで構成されている。ガラス基板上には薄膜トランジスタ（ＴＦＴ）が形成され、この薄膜トランジスタを介して有機ＥＬ素子の発光が制御されることによって、画素毎の表示制御が行われる。
【００１８】
図１は、本実施形態に係る画像表示装置においてガラス基板上に実装される画素回路の概略構成の一例を示す図である。同図に示されるように、画像表示装置の表示領域内にはそれぞれ発光素子を備えた複数の画素回路１０が行列状に配置されており、各画素回路１０には、データ信号線ＤＡＴ、点灯スイッチ制御線ＩＬＭ、リセットスイッチ制御線ＲＥＳ、及び電源線ＰＷＲが接続される。データ信号線ＤＡＴは、表示画面の上下方向（図１のｙ軸方向）に沿って、互いに並んで複数本延在している。また、点灯スイッチ制御線ＩＬＭ及びリセットスイッチ制御線ＲＥＳは、いずれも表示画面の左右方向（図１のｘ軸方向）に沿って、互いに並んで複数本延在している。すなわち、ｘ軸方向に一列に並んだ複数の画素回路１０が１つの画素行Ｐrowを構成し、同じ画素行Ｐrowに属する各画素回路１０に対しては、共通する点灯スイッチ制御線ＩＬＭ及びリセットスイッチ制御線ＲＥＳが接続される。また、ｙ軸方向に一列に並んだ複数の画素回路１０が１つの画素列Ｐcolを構成し、同じ画素列Ｐcolに属する各画素回路１０に対しては、共通するデータ信号線ＤＡＴが接続される。
【００１９】
さらに、図１に示されるように、電源線ＰＷＲは表示領域内において格子状に配置されている。すなわち、図中ｘ軸方向及びｙ軸方向それぞれに、互いに並んで複数本の電源線ＰＷＲが延在しており、ｘ軸方向に延びる電源線ＰＷＲとｙ軸方向に延びる電源線ＰＷＲとは、その交点で電気的に接続されている。この電源線ＰＷＲを介して、各画素回路１０内の発光素子を駆動するための電力が供給される。このように電源線ＰＷＲが格子状に配置されることによって、電源線ＰＷＲの電気抵抗に起因する、電源線ＰＷＲを介して各画素に供給される電圧の降下を抑えることができる。なお、ｘ軸方向に延びる電源線ＰＷＲとｙ軸方向に延びる電源線ＰＷＲとは互いに同種の材料によって形成されてもよいし、異なる材料により形成されてもよい。また、各方向に延びる複数本の電源線ＰＷＲは、各画素行Ｐrowまたは各画素列Ｐcolに１対１に対応して配置されてもよいし、複数行の画素行Ｐrowまたは複数列の画素列Ｐcolごとに間隔をおいて配置されてもよい。図１の例では、ｙ軸方向に延びる電源線ＰＷＲは画素列Ｐcolごとに１本配置され、ｘ軸方向に延びる電源線ＰＷＲは２行の画素行Ｐrowごとに１本配置されている。
【００２０】
なお、以降の説明では、表示画面の上から数えてｉ番目の画素行をＰrow（ｉ）と表記し、画素行Ｐrow（ｉ）内の各画素回路１０と接続される点灯スイッチ制御線、リセットスイッチ制御線をそれぞれＩＬＭ（ｉ）、ＲＥＳ（ｉ）と表記する。また、表示画面の左から数えてｉ番目の画素列をＰcol（ｉ）と表記し、画素列Ｐcol（ｉ）内の各画素回路１０と接続されるデータ信号線をＤＡＴ（ｉ）と表記する。
【００２１】
また、図１においては、３行３列の計９個の画素回路１０のみが示されているが、実際には表示パネルを構成する画素数に応じた数の画素回路がガラス基板上に行列状に配置される。例えばデジタルスチルカメラ等に用いられる水平方向３２０画素、垂直方向２４０画素の解像度の表示パネルの場合、各画素は赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれの色に対応する３つのサブ画素から構成され、各サブ画素に対応して画素回路１０が形成される。したがって、縦方向に２４０行、横方向に３２０×３＝９６０列で計（２４０×３２０×３）個の画素回路１０がガラス基板上に形成されることとなる。なお、以降の説明においては、１個の画素回路１０によって構成されるサブ画素のそれぞれを、単に画素と表記する。
【００２２】
また、各データ信号線ＤＡＴの一端はデータ信号出力回路１２に、点灯スイッチ制御線ＩＬＭ及びリセットスイッチ制御線ＲＥＳの一端はいずれも走査回路１４に、それぞれ接続される。さらに、各電源線ＰＷＲは主電源線ＰＷＲｍに接続される。ガラス基板外部の電源（電力供給源）からこの主電源線ＰＷＲｍに対して所定の電圧が印加されており、主電源線ＰＷＲｍ及び電源線ＰＷＲを介して、各画素回路１０内の発光素子を駆動するための電力が供給される。なお、データ信号出力回路１２及び走査回路１４は、各画素回路１０を構成するスイッチなどと同様に、ガラス基板上に多結晶シリコンＴＦＴ素子等を用いて形成されることとしてよい。あるいは、データ信号出力回路１２や走査回路１４は、ガラス基板上に搭載された１個又は複数個のドライバＩＣチップなどによって構成されてもよいし、このようなドライバＩＣチップと多結晶シリコンＴＦＴ素子等の回路素子との組み合わせによって構成されてもよい。走査回路１４に含まれるリセット信号出力回路の回路構成例については、後述する。
【００２３】
図２は、各画素回路１０の構成例を示す回路図である。各画素回路１０には、発光素子として有機ＥＬ素子２０が設けられており、そのカソード端は共通電極２２に接続される。共通電極２２は、その電位が本実施形態に係る画像表示装置において基準となる基準電位に設定された電極である。また、有機ＥＬ素子２０のアノード端は、ｎ型のＴＦＴによって構成される点灯スイッチ２４の一端に接続され、点灯スイッチ２４の他端は、ｐ型のＴＦＴである駆動ＴＦＴ２６を介して電源線ＰＷＲに接続される。駆動ＴＦＴ２６及び点灯スイッチ２４がともにオン状態になると、電源線ＰＷＲから共通電極２２に向かって有機ＥＬ素子２０内に電流が流れ、これによって有機ＥＬ素子２０が発光する。
【００２４】
さらに、点灯スイッチ２４の他端と駆動ＴＦＴ２６のゲートとの間には、ｎ型のＴＦＴによって構成されるリセットスイッチ２８が接続され、駆動ＴＦＴ２６のゲートにはさらに保持容量３０の一端が接続される。そして、保持容量３０の他端はデータ信号線ＤＡＴに接続される。また、図２に示されるように、点灯スイッチ２４のゲートは点灯スイッチ制御線ＩＬＭに、リセットスイッチ２８のゲートはリセットスイッチ制御線ＲＥＳに、それぞれ接続されている。これらの制御線からＶＨ（高電圧）及びＶＬ（低電圧）の二値の電圧レベルの制御信号が入力されることによって、各スイッチのオン／オフが切り替えられる。すなわち、点灯スイッチ２４は、点灯スイッチ制御線ＩＬＭからＶＨレベルの信号が入力されるとオン状態になり、ＶＬレベルの信号が入力されるとオフ状態になる。同様に、リセットスイッチ２８は、リセットスイッチ制御線ＲＥＳからＶＨレベルの信号が入力されるとオン状態になり、ＶＬレベルの信号が入力されるとオフ状態になる。
【００２５】
図３は、本実施形態に係る画像表示装置における、表示パネルの断面構造の一例を示す断面図である。この図の例では、ある一つの画素を構成する有機ＥＬ素子２０及びこれに接続されるＴＦＴを含んだ部分の断面構造が示されている。なお、同図における上方向を向いた矢印は、光の放射方向を示している。
【００２６】
図３に示されるように、表示パネルを製造する際には、まずＬＴＰＳ工程において、ガラス基板ＳＵＢ１上に、多結晶シリコンを材料としたチャネル層ＦＧ、Ｐ−ＴＥＯＳを材料としたゲート絶縁膜ＩＮＳ１、ＭｏＷを材料としたゲート配線ＳＧ、Ｐ−ＴＥＯＳを材料としたＣＯＮＴ絶縁膜ＩＮＳ２、金属材料により形成されるソース／ドレイン配線ＡＬ、Ｐ−ＳｉＮを材料としたパッシベーション層ＰＡＳを順に積層して、ＴＦＴを形成する。その後、パッシベーション層ＰＡＳの上にＴＦＴ形成によって生じた段差を平坦化するための平坦化層ＯＣを形成する。平坦化層ＯＣは、窒化シリコンなどの無機膜や、アクリル樹脂、ポリイミド樹脂などの有機膜であってよい。次に、平坦化層ＯＣ上に反射層ＡＭを形成する。反射層ＡＭは、例えばＭｏＷ（Ｍｏ：８０ｗｔ％、Ｗ：２０ｗｔ％）とＡｌＳｉ（Ｓｉ：１．０ｗｔ％以下）の二層構造によって形成される。続いて、ＩＴＯからなる陽極ＡＤを形成する。この陽極ＡＤは、ソース／ドレイン配線ＡＬと接続される。その後、ＬＴＰＳ工程の最後に、電極端部での陽極−陰極間のショートを防ぐためのＳｉＮバンクＳｉＬ２を形成する。
【００２７】
次に、ＯＬＥＤ工程において、ＲＧＢを打ち分けるための精密マスクを用いて有機ＥＬ層ＥＬを形成し、表示領域全体を覆う形でＩＺＯからなる透明陰極ＣＤを形成する。透明陰極ＣＤは薄膜化する必要があるため、隣接画素間の抵抗を小さくするように、さらに補助電極ＡＵＸを形成する。最後に、水分侵入を防ぐために乾燥剤を塗布した封止基板ＳＵＢ２をＮ２環境下で封止して、表示パネルを製造する。
【００２８】
なお、ここでは本実施形態に係る画像表示装置がトップエミッション型の有機ＥＬ表示装置であるものとして、その断面構造を説明したが、本実施形態に係る画像表示装置はこれに限らずボトムエミッション型の有機ＥＬ表示装置であってもよい。
【００２９】
以下、本実施形態に係る画像表示装置における各画素の表示制御の具体例について、説明する。
【００３０】
図４は、本実施形態に係る画像表示装置の１フレーム期間Ｔfrm内における制御動作を説明する図であって、横軸は時間ｔを、縦軸は表示画面を構成する各画素行Ｐrowを表している。同図に示されるように、１フレーム期間Ｔfrmは、全体として、前半の輝度情報書き込み期間Ｔdatと後半の発光制御期間Ｔilmとに分割される。そして、さらに輝度情報書き込み期間Ｔdatは、画素行ごとの水平期間Ｔｈ（１），Ｔｈ（２），・・・，に分割される。すなわち、１フレーム期間Ｔfrmが開始すると、まず画素行Ｐrow（１）内の画素への輝度情報書き込み、次に画素行Ｐrow（２）内の画素への輝度情報書き込み、・・・、と順に各画素行Ｐrowへの輝度情報書き込みが行われる。そして、全画素行Ｐrowへの輝度情報書き込みが完了し、表示画面内の全ての画素に対して輝度情報が設定された状態になると、続く発光制御期間Ｔilm内に、設定された輝度情報に応じて各画素を発光させる発光制御が行われる。図４にも示されるように、本実施形態では、発光制御期間Ｔilmは表示画面内の全画素に共通する期間となっており、後述するように、この期間内に全画素の輝度情報に応じた発光制御が一斉に実行される。
【００３１】
図５は、１フレーム期間Ｔfrmのうち、特にｉ番目の画素行Ｐrow（ｉ）に対する輝度情報書き込みを行う水平期間Ｔｈ（ｉ）と、発光制御期間Ｔilmと、において、画素行Ｐrow（ｉ）に属する各画素回路１０に入力される信号の一例を示すタイミング図である。この図においては、点灯スイッチ制御線ＩＬＭ（ｉ）及びリセットスイッチ制御線ＲＥＳ（ｉ）に入力される制御信号の電圧レベルの時間変化（すなわち信号波形）が示されている。また、データ信号線ＤＡＴに入力される信号レベルの時間変化の一例も示されている。
【００３２】
図５にも示されるように、各水平期間Ｔｈ（ｉ）は、さらに前半のデータ入力期間Ｔdiと後半のデータ書き込み期間Ｔdsに分割される。データ入力期間Ｔdi内においては、赤、緑、青それぞれの輝度情報が順にデータ信号出力回路１２に入力される。
【００３３】
続いて、データ書き込み期間Ｔds内において、データ信号出力回路１２に入力された輝度情報を実際に各画素回路１０に対して設定するデータ書き込みが行われる。具体的には、まず輝度情報の書き込みに先立って、前回のフレーム期間Ｔfrmにおいて書き込まれた輝度情報を消去するリセット動作が実行される。すなわち、点灯スイッチ制御線ＩＬＭ（ｉ）及びリセットスイッチ制御線ＲＥＳ（ｉ）のそれぞれにＶＨレベルの信号が入力されることによって、画素行Ｐrow（ｉ）を構成する各画素回路１０内の点灯スイッチ２４及びリセットスイッチ２８がオン状態になる。点灯スイッチ２４及びリセットスイッチ２８がオン状態になると、駆動ＴＦＴ２６のゲートとドレインとが同電位のダイオード接続となり、駆動ＴＦＴ２６と有機ＥＬ素子２０が導通状態となる。
【００３４】
図６は、駆動ＴＦＴ２６のゲート電圧Ｖinとドレイン電圧Ｖoutとの間の関係を示すグラフである。個々の駆動ＴＦＴ２６の個体差によって、駆動ＴＦＴ２６の閾値電圧Ｖthにはばらつきが生じる。図６では、閾値電圧Ｖthが互いに異なる値Ｖth1，Ｖth2及びＶth3となっている３個の駆動ＴＦＴ２６の例が示されている。ここで、リセット動作によって駆動ＴＦＴ２６のゲートとドレインが短絡されると、駆動ＴＦＴ２６のゲート電圧Ｖinは、ゲート電圧Ｖinとドレイン電圧Ｖoutが一致する状態になるよう収束する。このときのゲート電圧Ｖinは、図６においてＶin＝Ｖoutの直線と駆動ＴＦＴ２６の特性曲線の交点の位置によって表される。同図に示されるように、駆動ＴＦＴ２６の閾値電圧Ｖthに関わらず、リセット動作によって、駆動ＴＦＴ２６のゲート電圧Ｖinは閾値電圧Ｖthに応じた電圧にリセットされる。これにより、画素ごとの駆動ＴＦＴ２６の閾値電圧Ｖthのばらつきが吸収される。なお、リセット動作は、前回のフレーム期間Ｔfrmにおいて書き込まれた輝度情報によって駆動ＴＦＴ２６のゲート電圧Ｖinがどのような値になっていたとしても、その電圧値が閾値電圧Ｖthに応じた電圧に収束するのに十分な時間だけ、実行される必要がある。また、このとき点灯スイッチ２４がオン状態になっているので、電源線ＰＷＲから駆動ＴＦＴ２６及び点灯スイッチ２４を介して有機ＥＬ素子２０に電流が流れ、リセット動作が実行される時間（以下、リセット動作時間Ｔｃという）にわたって、有機ＥＬ素子２０が発光することになる。
【００３５】
この状態において、図５に示されるように点灯スイッチ制御線ＩＬＭ（ｉ）の信号レベルがＶＬに変化し、点灯スイッチ２４がオフ状態になると、駆動ＴＦＴ２６と有機ＥＬ素子２０とが切り離されて有機ＥＬ素子２０に電流が流れなくなる。また、この時点において保持容量３０の他端には、図５に示されるようにある電圧レベルのデータ信号Ｓdatがデータ信号線ＤＡＴから入力されている。ここで、画素行Ｐrow（ｉ）内の各画素に入力されるデータ信号Ｓdatの電圧レベルは、当該画素を発光させるための輝度情報に応じたレベルになっている。そのため、リセットスイッチ２８がオフ状態になることで、保持容量３０の両端の電位差はその時点の状態のまま保持されて、各画素を発光させるための輝度情報が各画素回路１０に設定された状態になる。
【００３６】
以上説明したような制御が全画素行Ｐrowに対して実行されることによって、輝度情報書き込み期間Ｔdat内に全ての画素に対して輝度情報の設定が行われる。なお、画素行Ｐrow（ｉ）以外の他の画素行Ｐrowに対して輝度情報の書き込みが行われている間は、点灯スイッチ制御線ＩＬＭ（ｉ）及びリセットスイッチ制御線ＲＥＳ（ｉ）に対する信号入力は行われないので、他の画素行Ｐrow内の画素に対して輝度情報書き込みを行うためのデータ信号Ｓdatが各データ信号線ＤＡＴに入力されても、画素行Ｐrow（ｉ）内の画素に設定された輝度情報はそのまま保持されることとなる。
【００３７】
次に、発光制御期間Ｔilmにおける制御内容について説明する。図５に示されるように、発光制御期間Ｔilmでは、全画素行の点灯スイッチ制御線ＩＬＭにＶＨレベルの信号が入力され、その結果全画素において点灯スイッチ２４がオン状態になる。そのため、各画素において駆動ＴＦＴ２６がオン状態になれば、電源線ＰＷＲから有機ＥＬ素子２０に電流が流れ、当該画素が点灯することになる。
【００３８】
この状態において、各データ信号線ＤＡＴを介して、時間とともに電圧レベルが変化する発光期間制御信号Ｓswpが全画素に対して入力される。このとき、発光期間制御信号Ｓswpの電圧レベルの変動範囲は、輝度情報に応じて各画素回路１０に入力されるデータ信号Ｓdatの電圧レベルの変動範囲に対応した範囲になっている。具体的に、本実施形態では、発光期間制御信号Ｓswpは図５に示すように三角波になっている。
【００３９】
この発光期間制御信号Ｓswpによって、予め各画素に書き込まれた輝度情報に応じて決まる期間にわたって、各画素の有機ＥＬ素子２０が発光する。具体的には、発光期間制御信号Ｓswpの電圧レベルと、画素ごとに入力されたデータ信号Ｓdatの電圧レベルに対応する基準電圧レベルと、の大小関係によって、有機ＥＬ素子２０の発光が制御される。本実施形態では、発光期間制御信号Ｓswpの電圧レベルが画素回路１０ごとに書き込まれた輝度情報に応じた基準電圧レベルを下回る期間の間だけ、当該画素回路１０内の駆動ＴＦＴ２６がオン状態になり、有機ＥＬ素子２０に電流が流れる。ここで、発光期間制御信号Ｓswpが三角波になっているため、画素回路１０に設定された輝度情報に応じた基準電圧レベルが小さければ小さいほど、発光期間制御信号Ｓswpがこの基準電圧レベルを下回る期間は短くなり、有機ＥＬ素子２０が発光する期間も短くなる。逆に基準電圧レベルが大きくなるにつれ、発光期間制御信号Ｓswpが基準電圧レベルを下回る期間は長くなり、有機ＥＬ素子２０が発光する期間が長くなる。そして、単位時間当たりの発光期間が長ければ長いほど、人間の目には当該画素が明るく発光しているように感じられる。それゆえ、予め各画素回路１０に対して設定された輝度情報に応じた期間にわたって有機ＥＬ素子２０を発光させることによって、各画素を設定された輝度情報に応じた輝度で発光させることができる。
【００４０】
本実施形態では、上述した各画素に対するリセット動作時間Ｔｃを、表示領域内における各画素の位置に応じて変化させることとしている。上述したように、画素行Ｐrow（ｉ）内の各画素に対するリセット動作時間Ｔｃは、リセットスイッチ制御線ＲＥＳ（ｉ）及び点灯スイッチ制御線ＩＬＭ（ｉ）に対して同時期にＶＨレベルの信号を入力している時間によって決まる。そのため、本実施形態では、同じ画素行Ｐrowに属する画素に対するリセット動作時間Ｔｃは、共通となる。つまり、リセット動作時間Ｔｃは、画素行Ｐrowごとに制御可能になっている。
【００４１】
具体的に、本実施形態に係る画像表示装置は、各画素に対して電力を供給する電力供給路（すなわち、電源線ＰＷＲ及び主電源線ＰＷＲｍ）の、電力供給源からの距離に応じて、各画素に対するリセット動作時間Ｔｃを変化させることとする。図９に示したように、表示領域Ａの上側にフレキシブルプリント基板ＦＰＣが接続され、このフレキシブルプリント基板ＦＰＣを経由して電源が供給される場合、表示領域Ａの上側に配置された画素ほど電力供給源からの電力供給路の距離が短いことになる。そこで、このような電力供給源まで近い位置の画素に対するリセット動作時間Ｔｃを短くし、逆に電力供給源から遠い位置の画素に対するリセット動作時間Ｔｃを長くする。
【００４２】
例えば、画素行Ｐrow（ｉ）内の各画素に対するリセット動作時間をＴｃ（ｉ）と表記することとすると、リセット動作時間Ｔｃ（ｉ）は以下の計算式によって表される時間であってよい。
Ｔｃ（ｉ）＝Ｔｃ０＋α・ｉ
ここで、Ｔｃ０はリセット動作を行うために最低限必要なリセット動作時間であり、αは主電源線ＰＷＲｍからの距離により予め定められた係数である。リセット動作時間Ｔｃ（ｉ）は駆動ＴＦＴ２６のゲート電圧Ｖinが閾値電圧Ｖthに応じた値に収束するのに要する時間である。この計算式によれば、電源供給ポイントからの距離に比例して、リセット期間を相対的に長く規定することで、面内輝度傾斜を改善することができる。すなわち本実施形態によれば表示領域内の上側の画素になるほど、徐々にリセット動作時間Ｔｃが長くなる。これにより、画像データから得られる輝度情報自体は補正することなく、画面内輝度傾斜によって輝度が下がる傾向にある画素を選択的に明るく発光させる制御が可能となり、画面内輝度傾斜の影響を相殺することができる。
【００４３】
なお、ここでは各画素までの電力供給源からの距離に応じてリセット動作時間Ｔｃを制御することとしたが、これに限らず、各画素の表示領域中心からの距離に応じて、各画素に対するリセット動作時間Ｔｃを変化させることとしてもよい。すなわち、表示領域中心に近い画素ほど、リセット動作時間Ｔｃが長くなるように制御することとする。具体的に、表示領域中心近傍の画素行Ｐrow内の画素に対するリセット動作時間Ｔｃを最大にし、表示領域の上端及び下端の画素行Ｐrow内の画素に対するリセット動作時間Ｔｃを最小にするように、画素行Ｐrowごとのリセット動作時間Ｔｃを変化させる。こうすれば、閲覧者の注目を集めやすい画面中央近傍を明るく発光させることによって、画面全体を高輝度化する場合と比較して消費電力の増大を抑えつつ、見かけの明るさを向上させることができる。
【００４４】
ここで、以上説明したように画素行Ｐrowごとにリセット動作時間Ｔｃを変化させる方法について、説明する。図５に示されるように、画素行Ｐrow（ｉ）内の各画素に対するリセット動作時間Ｔｃ（ｉ）は、点灯スイッチ制御線ＩＬＭ（ｉ）とリセットスイッチ制御線ＲＥＳ（ｉ）に同時期にＶＨレベルの信号が入力される時間に対応している。そこで、リセット動作実行時に、点灯スイッチ制御線ＩＬＭ（ｉ）に対して、リセット動作時間Ｔｃの最大値以下の期間にわたってＶＨレベルの信号を入力することとし、リセットスイッチ制御線ＲＥＳ（ｉ）に対してリセット動作時間Ｔｃ（ｉ）に対応する時間だけＶＨレベルの信号を入力することによって、画素行Ｐrowごとにリセット動作時間Ｔｃを変化させることができる。すなわち、リセット動作時間Ｔｃ（ｉ）が十分長ければＯＬＥＤ駆動ＴＦＴ２６のゲート電圧Ｖｉｎは、ＯＬＥＤ駆動ＴＦＴ２６のゲート電圧Ｖｉｎとドレイン電圧Ｖｏｕｔの特性曲線と直線Ｖｉｎ＝Ｖｏｕｔとの交点の値に収束する。上記のような発光期間変調方式の点灯・消灯メカニズムにおける閾値電圧Ｖｔｈのキャンセル動作を行うために、ＯＬＥＤ素子２０との接続及び切り離しを制御する点灯スイッチ２４とリセット機能を担うリセットスイッチ２８を積極的に利用し、全面点灯時の輝度シェーディング（面内輝度傾斜）を補正するように、リセット動作時間Ｔｃ（ｉ）を調節することで、シェーディングを改善することができる。
【００４５】
図７は、このような制御を実現するための、走査回路１４に含まれるリセット動作時間信号出力回路の回路構成例を示す図である。同図に示されるように、リセット動作時間信号出力回路は、シフトレジスタ回路１４ａと、それぞれ点灯スイッチ制御線ＩＬＭに接続された複数のタイマー回路１４ｂと、を含んで構成される。なお、以下では点灯スイッチ制御線ＩＬＭ（ｉ）に接続されるタイマー回路を、タイマー回路１４ｂ（ｉ）と表記する。シフトレジスタ回路１４ａは、水平同期信号ＨＳＹＮＣ及びトリガー信号ＴＲＧの入力を受け付けて、各画素行Ｐrow（ｉ）の水平期間に応じたタイミングを通知する信号を、タイマー回路１４ｂ（ｉ）に入力する。タイマー回路１４ｂ（ｉ）は、シフトレジスタ回路１４ａから入力された信号と、クロック信号ＣＬＫと、に基づいて、水平期間Ｔｈ（ｉ）内において点灯スイッチ２４をオン状態にすべきタイミングで、ＶＨレベルの信号を点灯スイッチ制御線ＩＬＭ（ｉ）に出力する。ここで、各タイマー回路１４ｂは、期間情報保存回路１４ｃを内蔵しており、この期間情報保存回路１４ｃ内に、画素行Ｐrowごとのリセット動作時間Ｔｃの長さを示す情報が記憶されている。タイマー回路１４ｂ（ｉ）は、この期間情報保存回路１４ｃに記憶された情報を用いて、画素行Ｐrow（ｉ）について予め定められたリセット動作時間Ｔｃ（ｉ）にわたって、点灯スイッチ制御線ＩＬＭ（ｉ）にＶＨレベルの信号を出力する。このように、各期間情報保存回路１４ｃに、リセット動作時間Ｔｃに応じた情報をそれぞれ記憶させることによって、画素行ごとにリセット動作時間Ｔｃを変化させる制御が実現される。
【００４６】
図８は、図９と同様に主電源線ＰＷＲｍ及び電源線ＰＷＲが配置されている場合に、従来例の画像表示装置における輝度分布と、本実施形態に係る画像表示装置の輝度分布と、を比較する図である。この図においては、ｘ方向の輝度分布の一例が示されており、縦軸は輝度に関する指標値Ｌを示している。図８に示されるように、従来例の画像表示装置においては、フレキシブルプリント基板ＦＰＣから遠ざかるにつれて輝度が低下する傾向にあるのに対し、本実施形態に係る画像表示装置では、このような低下が抑えられ、画面縦方向の輝度分布が一様になっていることが分かる。
【００４７】
以上説明したように、本実施形態に係る画像表示装置によれば、表示領域内の各画素の位置に応じて、各画素に対するリセット動作時間Ｔｃを変化させることによって、外部から入力される画像データの輝度情報を補正することなく、表示領域内の位置に応じて画素の発光輝度を調整可能としている。これにより、画面内輝度傾斜の影響を抑えたり、画面中央などの閲覧者が注目する領域の輝度を高めたりすることができる。
【００４８】
以上説明した本実施形態に係る画像表示装置は、パソコン用ディスプレイ、ＴＶ放送受信用ディスプレイ、公告表示用ディスプレイ等の各種の情報表示用の表示装置として採用できる。また、デジタルスチルカメラ、ビデオカメラ、カーナビゲーションシステム、カーオーディオ、ゲーム機器、携帯情報端末など、各種の電子機器の表示部として利用することも可能である。
【００４９】
なお、本発明の実施の形態は以上説明したものに限られない。例えば以上の説明においては、リセット動作時間Ｔｃを画素行ごとに変化させることとしたが、リセットスイッチ制御線が表示領域内の各画素列に沿って配置されている場合などにおいては、リセット動作時間Ｔｃを画素列ごとに変化させることとしてもよい。また、以上の説明においては、各画素行のリセット動作時間を互いに異ならせることとしたが、例えば互いに隣接する複数の画素行をまとめて一つの画素行グループとし、この画素行グループごとに、リセット動作時間Ｔｃを変化させることとしてもよい。また、互いに隣接する複数の画素列をまとめて一つの画素列グループとし、この画素列グループごとに、リセット動作時間Ｔｃを変化させることとしてもよい。さらに、表示領域内の各画素をその他の基準でグループ分けして、このグループごとにリセット動作時間Ｔｃを変化させてもよい。また、上述した実施形態ではデータ信号線ＤＡＴに三角波である発光期間制御信号Ｓswpを印加することで有機ＥＬ素子の発光期間を制御したが、データ信号線ＤＡＴに電圧レベルを制御した矩形波を印加して有機ＥＬ素子の輝度を制御しても良い。
【００５０】
また、以上の説明においては発光素子として有機ＥＬ素子を用いることとしたが、これに限らず、本発明の実施の形態に係る画像表示装置は、例えば無機ＥＬ素子やＦＥＤ（Field-Emission Device）など、各種の発光素子を用いた画像表示装置であってよい。
【符号の説明】
【００５１】
１０  画素回路、１２  データ信号出力回路、１４  走査回路、１４ａ  シフトレジスタ回路、１４ｂ  タイマー回路、１４ｃ  期間情報保存回路、２０  有機ＥＬ素子、２２  共通電極、２４  点灯スイッチ、２６  駆動ＴＦＴ、２８  リセットスイッチ、３０  保持容量、ＤＡＴ  データ信号線、ＩＬＭ  点灯スイッチ制御線、ＰＷＲ  電源線、ＰＷＲｍ  主電源線、ＲＥＳ  リセットスイッチ制御線。
【図１】
2010191281.tif 000003
【図２】
2010191281.tif 000004
【図３】
2010191281.tif 000005
【図４】
2010191281.tif 000006
【図５】
2010191281.tif 000007
【図６】
2010191281.tif 000008
【図７】
2010191281.tif 000009
【図８】
2010191281.tif 000010
【図９】
2010191281.tif 000011