(57)【要約】【課題】サーボ領域とデータ領域とで凹凸差がないマスター原盤を作製するとともに、そのマスター原盤からＮｉスタンパを作製する際に応力を緩和できるようにし、Ｎｉスタンパでのマイクロクラックの発生を抑制する。【解決手段】基板上に、データ領域の記録トラックまたは記録ビットに対応するパターンおよびサーボ領域の情報に対応するパターンが凹凸で形成され、凸部が基板側から第１の金属層／Ｓｉ層／第２の金属層を積層した構造になっており、凸部表面に金属酸化膜が形成されていることを特徴とするスタンパ作製用のマスター原盤。【選択図】図３
2010198696.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、データ領域の記録トラックまたは記録ビットに対応するパターンおよびサーボ領域の情報に対応するパターンが凹凸で形成され、凸部が基板側から第１の金属層／Ｓｉ層／第２の金属層を積層した構造になっており、凸部表面に金属酸化膜が形成されていることを特徴とするスタンパ作製用のマスター原盤。
【請求項２】
前記第１および第２の金属層が、Ｎｉであることを特徴とする請求項１に記載のマスター原盤。
【請求項３】
前記第１および第２の金属層が、Ａｌ、Ｃｒ、Ｃｏ、ＦｅおよびＨｆからなる群より選択されることを特徴とする請求項１に記載のマスター原盤。
【請求項４】
前記Ｓｉ層の厚さが５０ｎｍ以下であることを特徴とする請求項１に記載のマスター原盤。
【請求項５】
前記第２の金属層の厚さが３０ｎｍ以下であることを特徴とする請求項１に記載のマスター原盤。
【請求項６】
基板上に、第１の金属層、Ｓｉ層、および第２の金属層を成膜し、
前記第２の金属層上に電子ビームレジストを塗布し、
電子ビームリソグラフィーにより、前記電子ビームレジストにデータ領域の記録トラックまたは記録ビットに対応するパターンおよびサーボ領域の情報に対応するパターンを描画し、現像して凹凸を形成し、
Ａｒガスを用いて第２の金属層をエッチングし、
フッ素系ガスを用いたＲＩＥによりＳｉ層をエッチングし、
前記第２の金属層、Ｓｉ層および第１の金属層の露出部分を酸素プラズマに曝露する
ことを含むことを特徴とするスタンパ作製用のマスター原盤の製造方法。
【請求項７】
請求項１記載のスタンパ作製用のマスター原盤に導電化膜を形成し、
前記導電化膜上にＮｉ電鋳層を形成し、
前記Ｎｉ電鋳層をマスター原盤から剥離する
ことを特徴とするＮｉスタンパの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マスター原盤およびその製造方法に関する。
【背景技術】
【０００２】
近年、ハードディスクドライブ（ＨＤＤ）に組み込まれる磁気記録媒体において、隣接トラック間の干渉によりトラック密度の向上が妨げられるという問題が顕在化している。特に記録ヘッド磁界のフリンジングの低減は重要な技術課題である。
【０００３】
このような問題に対して、記録トラック間を物理的に分離するディスクリートトラック型媒体（ＤＴＲ媒体）が提案されている。ＤＴＲ媒体では、記録時に隣接トラックの情報を消去するサイドイレース現象、再生時に隣接トラックの情報を読み出すサイドリード現象などを低減できるため、トラック密度を高めることができる。したがって、ＤＴＲ媒体は高密度の磁気記録媒体として期待されている。
【０００４】
また、単一の磁性ドットを単一の記録セルとして記録再生を行うビットパターンド媒体（ＢＰＭ）が、熱揺らぎ現象および媒体ノイズを抑制できる高密度の磁気記録媒体として提案されている。
【０００５】
個々のＤＴＲ媒体やＢＰＭを電子線（ＥＢ）リソグラフィー技術によって製造すると、製造コストが著しく増大する。そこで、製造コストを低減するためには、電子線（ＥＢ）リソグラフィーにより微細パターンを形成したマスター原盤からＮｉスタンパを作製し、Ｎｉスタンパから射出成形により樹脂スタンパを大量に作製し、その樹脂スタンパを用いＵＶ（紫外線硬化）インプリントによってＤＴＲ媒体やＢＰＭを製造する方法が有効である。この方法を用いれば、安価かつ大量にＤＴＲ媒体やＢＰＭを製造できる。
【０００６】
特許文献１には、Ｎｉスタンパ用のマスター原盤を作製し、マスター原盤からＮｉスタンパを作製するための以下のような方法が開示されている。まず、Ｓｉ基板上にＥＢレジストを塗布し、ＥＢリソグラフィーによりＥＢレジストにパターンを形成する。ＥＢレジストのパターンをマスクとしてＳｉ基板をエッチングして凹部を形成する。ＥＢレジストのパターンを除去した後、酸化処理を施してＳｉ基板の凹凸面に熱酸化膜を形成する。熱酸化膜上に導電化膜を成膜し、Ｎｉ電鋳層を形成した後、Ｎｉ電鋳層を剥離することによりＮｉスタンパを作製する。
【０００７】
しかし、上記のようにＳｉ基板をエッチングする方法を採用すると、パターンの粗密に対応して凹部の深さが異なるという現象が生じる。これは、Ｓｉ基板をエッチングするＲＩＥ（反応性イオンエッチング）工程において、マイクロローディング現象が無視できなくなるからである。マイクロローディング現象は、パターンに粗密があった場合、パターンが密な領域に選択的に反応性イオンが集まり、その領域でエッチングレートが増大することによって生じる。マイクロローディング現象は、記録トラックピッチが１００ｎｍ以下のときに顕著に現れることがわかっている。
【０００８】
このように凹部の深さにバラツキがあるＮｉスタンパを射出成形機に導入して樹脂スタンパを成形すると、その樹脂スタンパではサーボ領域とデータ領域とで凸部の高さにバラツキが生じる。
【０００９】
ここで、樹脂スタンパを用いて紫外線（ＵＶ）インプリントを行ってパターンド媒体を製造する方法について説明する。まず、媒体基板上に磁気記録層を成膜し、磁気記録層上にＵＶ硬化レジストを塗布する。ＵＶ硬化レジストに樹脂スタンパを押し付けて凹凸を転写し、樹脂スタンパを通してＵＶ硬化レジストに紫外線を照射してＵＶ硬化レジストを硬化させた後、樹脂スタンパを除去する。ＵＶ硬化レジストの凹部の底に残存しているレジスト残渣を除去する。ＵＶ硬化レジストのパターンをマスクとして磁気記録層をエッチングしてパターンド媒体を製造する。
【００１０】
ところが、凸部の高さにバラツキがある樹脂スタンパを用いてパターンド媒体を製造すると問題が生じる。この問題は、凸部の高さにバラツキがある樹脂スタンパをＵＶ硬化レジストに押し付ける結果、ＵＶ硬化レジストの凹部の底に残存するレジスト残渣の厚さにバラツキができることに起因するものである。
【００１１】
例えば、データ領域の凸部が高くサーボ領域の凸部が低い樹脂スタンパの場合、サーボ領域のレジスト残渣が厚くなるので、サーボ領域のレジスト残渣を十分に除去することができなくなる。この結果、パターンド媒体へのサーボパターンの転写不良が生じる。このようなパターンド媒体を組み込んだＨＤＤではサーボトラッキングができなくなる。
【００１２】
この問題を回避するために、サーボ領域の厚いレジスト残渣を除去するようにインプリント残渣除去のための条件を調整すると、データ領域ではエッチングが過多となり、サイドエッチが進んで記録トラック幅が狭くなる。最悪の場合には、記録トラックが形成されなくなる。
【００１３】
また、特許文献１には、Ｎｉスタンパを作製するための以下のような他の方法も開示されている。まず、Ｓｉ基板の表面に熱酸化膜を形成し、熱酸化膜上にＥＢレジストを塗布し、ＥＢリソグラフィーによりＥＢレジストにパターンを形成する。ＥＢレジストのパターンをマスクとして熱酸化膜をエッチングして凹部を形成する。ＥＢレジストのパターンを除去した後、熱酸化膜の凹凸面に導電化膜を成膜し、Ｎｉ電鋳層を形成した後、Ｎｉ電鋳層を剥離することによりＮｉスタンパを作製する。この方法では、Ｓｉ基板をエッチングしないのでマイクロローディング現象は無視でき、熱酸化膜に形成される凹部の深さを均一化できる。
【００１４】
しかし、特許文献１の方法でＮｉスタンパを作製すると、５０％程度の確率でＮｉスタンパにマイクロクラックが発生することがわかった。このようにマイクロクラックが発生したＮｉスタンパを用いてパターンド媒体を作製すると、パターンド媒体に欠陥が生じて記録密度を低下させる原因となる。Ｎｉスタンパのマイクロクラックは、Ｎｉ電鋳層とＳｉ基板との膨張率が異なることから応力が発生し、何かのきっかけで応力緩和した際に発生すると考えられる。そこで、応力を緩和可能なＮｉスタンパ作製用のマスター原盤が望まれる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００８−２５１０９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明の目的は、サーボ領域とデータ領域とで凹凸差がないマスター原盤を作製するとともに、そのマスター原盤からＮｉスタンパを作製する際に応力を緩和できるようにし、Ｎｉスタンパでのマイクロクラックの発生を抑制することにある。
【課題を解決するための手段】
【００１７】
本発明の一実施形態によれば、基板上に、データ領域の記録トラックまたは記録ビットに対応するパターンおよびサーボ領域の情報に対応するパターンが凹凸で形成され、凸部が基板側から第１の金属層／Ｓｉ層／第２の金属層を積層した構造になっており、凸部表面に酸化膜が形成されていることを特徴とするスタンパ作製用のマスター原盤が提供される。
【００１８】
本発明の他の実施形態によれば、基板上に、第１の金属層、Ｓｉ層、および第２の金属層を成膜し、前記第２の金属層上に電子ビームレジストを塗布し、電子ビームリソグラフィーにより、前記電子ビームレジストにデータ領域の記録トラックまたは記録ビットに対応するパターンおよびサーボ領域の情報に対応するパターンを描画し、現像して凹凸を形成し、Ａｒガスを用いて第２の金属層をエッチングし、フッ素系ガスを用いたＲＩＥによりＳｉ層をエッチングし、前記第２の金属層、Ｓｉ層および第１の金属層の露出部分を酸素プラズマに曝露することを含むことを特徴とするスタンパ作製用のマスター原盤の製造方法が提供される。
【発明の効果】
【００１９】
本発明によれば、基板上に、第１の金属層／Ｓｉ層／第２の金属層を積層した構造の凸部を含むパターンを形成し、その表面に酸化膜を形成したマスター原盤を作製することによって、サーボ領域とデータ領域とで凹凸差をなくしたことに加えて、このマスター原盤からＮｉスタンパを作製する際に応力を緩和できるので、Ｎｉスタンパでのマイクロクラックの発生を抑制することができる。
【図面の簡単な説明】
【００２０】
【図１】ディスクリートトラック媒体（ＤＴＲ媒体）を示す平面図。
【図２】ビットパターンド媒体（ＢＰＭ）を示す平面図。
【図３】本発明の実施形態に係るマスター原盤の製造方法を示す断面図。
【図４】本発明の実施形態に係るＮｉスタンパの製造方法を示す断面図。
【図５】本発明の実施形態に係るパターンド媒体の製造方法を示す断面図。
【図６】インプリント後のＵＶレジストの凹部の底に残存するレジスト残渣を示す断面図。
【図７】マスター原盤のＬＥＲを概念的に示す斜視図。
【発明を実施するための形態】
【００２１】
以下、図面を参照しながら本発明の実施形態を説明する。  
図１に、ディスクリートトラック媒体（ＤＴＲ媒体）１の周方向に沿う平面図を示す。図１に示すように、媒体１の周方向に沿って、サーボ領域１０と、データ領域２０が交互に形成されている。サーボ領域１０には、プリアンブル部１１、アドレス部１２、バースト部１３が含まれる。データ領域２０には互いに分断されたディスクリートトラック２１が含まれる。
【００２２】
図２に、ビットパターンド媒体（ＢＰＭ）２の周方向に沿う平面図を示す。図２に示すように、サーボ領域１０は図１と同様な構成を有する。データ領域２０には互いに分断された磁性ドット２２が含まれる。
【００２３】
本発明においては、図１に示されるＤＴＲ媒体または図２に示されるＢＰＭのデータ領域の記録トラックまたは記録ビットに対応するパターンおよびサーボ領域の情報に対応するパターンが凹凸で形成されたマスター原盤およびＮｉスタンパを製造する。
【００２４】
次に、図３（ａ）〜（ｄ）を参照して本発明に係るマスター原盤の製造方法を説明する。  
図３（ａ）に示すように、たとえば６インチＳｉ基板３１上に厚さ１０ｎｍのＮｉからなる第１の金属層３２、厚さ４０ｎｍのＳｉ層３３、厚さ１０ｎｍのＮｉからなる第２の金属層３４をスパッタリングにより順次成膜する。その上に、日本ゼオン社製のレジストＺＥＰ−５２０Ａをアニソールで２倍に希釈し、０．０５μｍのフィルタでろ過した溶液をスピンコートした後、２００℃で３分間プリベークして、厚さ約５０ｎｍのＥＢレジスト３５を形成する。次に、ＺｒＯ／Ｗ熱電界放射型の電子銃エミッターを有する電子ビーム描画装置を用い、加速電圧５０ｋＶの条件で、ＥＢレジスト３５に所望のパターンを直接描画する。描画時には、図１に示したサーボパターン、バーストパターン、アドレスパターン、トラックパターンを形成するための信号と、描画装置のステージ駆動系（少なくとも一方向の移動軸の移動機構と回転機構とを有する、いわゆるＸ−θステージ駆動系）へ送る信号と、電子ビームの偏向制御信号とを同期させて発生する信号源を用いる。描画中は線速度５００ｍｍ／ｓのＣＬＶ（constant linear velocity）でステージを回転させるとともに、半径方向にもステージを移動させる。１回転毎に電子ビームに偏向をかけて、同心円をなすデータ領域を描画する。また、１回転あたり７．８ｎｍずつ送り、１０周で１トラック（１アドレスビット幅に相当）を形成する。次いで、現像液（日本ゼオン社製、ＺＥＤ−Ｎ５０）に９０秒間浸漬してレジストを現像した後、リンス液（日本ゼオン社製、ＺＭＤ−Ｂ）に９０秒間浸漬してリンスを行い、エアーブローにより乾燥させる。こうしてＥＢレジスト３５に凹凸パターンを形成する。
【００２５】
図３（ｂ）に示すように、ＥＢレジスト３５のパターンをマスクとしてＡｒイオンビームエッチングで厚さ１０ｎｍの第２の金属層（Ｎｉ）３４をエッチングする。たとえばＥＣＲ（電子サイクロトロン共鳴）イオンガンを用い、マイクロ波パワー８００Ｗ、加速電圧１０００Ｖで５秒間エッチングする。なお、異方性を上げたＲＩＥで代用してもよい。
【００２６】
図３（ｃ）に示すように、ＩＣＰ（誘導結合プラズマ）エッチング装置でプロセスガスＣＦ4、チャンバー圧２ｍＴｏｒｒとし、コイルＲＦパワーとプラテンＲＦパワーをそれぞれ１００Ｗ、エッチング時間３０秒でＳｉ層３３をエッチングする。プロセスガスはフッ素含有ガスから自由に選択することができ、たとえばＣＨＦ3、Ｃ2Ｆ6、ＳＦ6などを用いることができる。
【００２７】
図３（ｄ）に示すように、ＥＢレジスト３５を剥離した後、第２の金属層３４、Ｓｉ層３３および第１の金属層３２の露出部分を酸素プラズマに曝露して金属酸化膜３６を形成する。たとえば酸素ガスを用いたＲＩＥで、１００ｍＴｏｒｒ、１００Ｗ、時間６０秒の処理を行う。このようにして凸部の表面が金属酸化膜３６になっているマスター原盤３０を作製する。凸部の表面に金属酸化膜３６を形成することにより、電鋳したＮｉスタンパを容易に剥離することができるうえに、マイクロクラック発生を抑制できる。
【００２８】
本発明において、酸素プラズマ曝露工程を行わないと、この後にＮｉ導電化膜の形成およびＮｉ電鋳層の形成を行った際に、マスター原盤の金属層とＮｉスタンパとが密着して剥離することができなくなる。従来、ＥＢレジストを剥離する場合、アルコール、アセトンなどの有機溶剤や現像液のようなアルカリに原盤を浸漬するが、この方法だと表面に凸部の金属層の露出部分を酸化処理（パシベーション）することができない。なお、酸素プラズマ曝露方法としては、ＲＩＥ装置またはＩＣＰ装置で処理する方法、ＵＶ照射機による処理などが挙げられる。また、本発明においては、凸部が基板側から第１の金属層／Ｓｉ層／第２の金属層を積層した構造になっており、凸部表面に金属酸化膜が形成されていると規定しているが、これは少なくとも凸部の最表面が金属酸化膜になっていればよいことを意味する。ただし、酸素プラズマの暴露条件によっては、第１の金属層／Ｓｉ層／第２の金属層の内部まで酸化されることもあるので、このような構造も本発明に含まれる。
【００２９】
次に、図４（ａ）〜（ｃ）を参照しながら、Ｎｉスタンパの製造方法を説明する。  
図４（ａ）に示すように、本発明のマスター原盤３０上に、スパッタリングによってＮｉからなる導電化膜４１を形成する。たとえばチャンバー内を８×１０-3Ｐａまで真空引きした後、アルゴンガスを導入して圧力を１Ｐａに調整し、４００ＷのＤＣパワーを印加して２０秒間スパッタリングを行い、厚さ約５ｎｍのＮｉからなる導電化膜４１を成膜する。導電化膜４１は純Ｎｉでもよいが、Ｎｉに微量のＶやＲｕを混合した合金でもよい。
【００３０】
図４（ｂ）に示すように、導電化膜４１を成膜したマスター原盤３０を、たとえばスルファミン酸ニッケルメッキ液（昭和化学（株）製、ＮＳ−１６０）に浸漬し、９０分間Ｎｉ電鋳して、厚さ約３００μｍのＮｉ電鋳層４２を形成する。電鋳浴の条件は次の通りである。
【００３１】
スルファミン酸ニッケル：６００ｇ／Ｌ
ホウ酸：４０ｇ／Ｌ
界面活性剤（ラウリル硫酸ナトリウム）：０．１５ｇ／Ｌ
液の温度：５５℃
ｐＨ：４．０
電流密度：２０Ａ／ｄｍ2。
【００３２】
図４（ｃ）に示すように、マスター原盤３０から、Ｎｉ電鋳層４２および導電化膜４１を剥離して、Ｎｉスタンパ４０を製造する。
【００３３】
次いで、図５（ａ）〜（ｉ）を参照して、磁気記録媒体（ＤＴＲ媒体またはＢＰＭ）の製造方法を説明する。
【００３４】
まず、上記のようにして製造したＮｉスタンパ４０を射出成形装置（東芝機械製）にセットし、射出成形法により樹脂スタンパ６０を作製する。樹脂材料には、日本ゼオン製環状オレフィンポリマーＺＥＯＮＯＲ  １０６０Ｒ、帝人化成製ポリカーボネートＡＤ５５０３などが用いられる。
【００３５】
図５（ａ）に示すように、ガラス基板５１上に、厚さ１２０ｎｍのＣｏＺｒＮｂからなる軟磁性下地層（図示せず）、厚さ２０ｎｍのＲｕからなる配向制御用の下地層（図示せず）、厚さ１５ｎｍのＣｏＣｒＰｔ−ＳｉＯ2からなる磁気記録層５２、厚さ１５ｎｍのカーボンからなるエッチング保護層５３、厚さ３〜５ｎｍの金属層５４を順次成膜する。ここでは、簡略化のために、軟磁性下地層および配向制御層は図示していない。
【００３６】
金属層５４には、後述するＵＶ硬化レジスト（フォトポリマー剤、２Ｐ剤）との密着性がよく、後述するＨｅ＋Ｎ2ガスによるエッチング時に完全に剥離可能な金属が用いられる。具体的な金属は、ＣｏＰｔ、Ｃｕ、Ａｌ、ＮｉＴａ、Ｔａ、Ｔｉ、Ｓｉ、Ｃｒ、ＮｉＮｂＺｒＴｉである。特に、ＣｏＰｔ、Ｃｕ、Ｓｉは、ＵＶ硬化レジストとの密着性およびＨｅ＋Ｎ2ガスによる剥離性の両方に優れている。
【００３７】
図５（ｂ）に示すように、金属層５４の上にＵＶ硬化レジスト５５を厚さ５０ｎｍになるようにスピンコートする。ＵＶ硬化レジスト５５は、モノマー、オリゴマーおよび重合開始剤を含み、紫外線硬化性を示す。たとえば、モノマーとして８５％のイソボルニルアクリレート（ＩＢＯＡ）、オリゴマーとして１０％のポリウレタンジアクリレート（ＰＵＤＡ）、重合開始剤として５％のダロキュア１１７３を含む組成物を用いることができる。このレジスト５４に対向するように樹脂スタンパ６０を配置する。
【００３８】
図５（ｃ）に示すように、樹脂スタンパ６０を用いてインプリントを行い、樹脂スタンパ６０の凹部に対応してＵＶ硬化レジスト５５の凸部を形成した後、樹脂スタンパ６０を通して紫外線を照射し、ＵＶ硬化レジスト５５を硬化させる。
【００３９】
図５（ｄ）に示すように、樹脂スタンパ６０を除去した後、パターン化されたＵＶ硬化レジスト５５の凹部の底に残っているレジスト残渣を除去する。たとえばＩＣＰ（誘導結合プラズマ）エッチング装置を用い、プロセスガスとして酸素を導入してチャンバー圧を２ｍＴｏｒｒとし、コイルＲＦパワーおよびプラテンＲＦパワーをそれぞれ１００Ｗ、エッチング時間を３０秒とする。
【００４０】
図５（ｅ）に示すように、ＵＶ硬化レジスト５５のパターンをマスクとして、Ａｒガスを用いたイオンビームエッチングにより金属層５４をエッチングする。この工程は必ずしも行う必要はない。たとえば、レジスト残渣を除去する際に、異方性の高いエッチング条件を用いれば、レジスト残渣および金属層をエッチングできる。具体的には、ＩＣＰエッチング装置でプラテンＲＦパワーを３００Ｗ程度まで高くすると、エッチング異方性を高くすることができる。金属層５４にＳｉを用いた場合はＣＦ4ガスでエッチングしてもよい。
【００４１】
図５（ｆ）に示すように、ＵＶ硬化レジスト５５のパターンをマスクとして、エッチング保護層５３をパターニングする。たとえば、ＩＣＰエッチング装置を用い、プロセスガスとしてＯ2を導入してチャンバー圧を２ｍＴｏｒｒとし、コイルＲＦパワーとプラテンＲＦパワーをそれぞれ１００Ｗ、エッチング時間を３０秒とする。
【００４２】
図５（ｇ）に示すように、エッチング保護層５３のパターンをマスクとしてＨｅまたはＨｅ＋Ｎ2（混合比１：１）を用いたイオンビームエッチングを行い、磁気記録層５２の一部をエッチングして凹凸を形成するとともに、凹部に残った磁気記録層５２を失活させて非磁性層５６を形成する。このとき、ＥＣＲ（電子サイクロトロン共鳴）イオンガンを用いることが好ましい。たとえば、マイクロ波パワー８００Ｗ、加速電圧１０００Ｖで２０秒間エッチングして磁気記録層５２に深さ１０ｎｍの凹部を形成するとともに、磁性が失活した厚さ５ｎｍの非磁性層５６を形成する。これと同時に、残存している金属層（たとえばＳｉ）５４を完全に除去する。これは、金属層５４が残存した状態では、次工程で酸素ＲＩＥによるエッチング保護層（カーボン）５３の剥離ができなくなるからである。
【００４３】
図５（ｈ）に示すように、エッチング保護層（カーボン）５３のパターンを除去する。たとえば酸素ガスを用い、１００ｍＴｏｒｒ、１００Ｗ、エッチング時間３０秒の条件でＲＩＥ（反応性イオンエッチング）を行う。
【００４４】
図５（ｉ）に示すように、ＣＶＤ（化学気相堆積法）により厚さ４ｎｍのカーボンからなる表面保護膜５７を形成する。表面保護膜５７上に潤滑剤を塗布することによりＤＴＲ媒体またはＢＰＭを製造する。
【００４５】
ここで、本発明と従来技術との差異をまとめて説明する。  
従来のマスター原盤の製造方法では、Ｓｉ基板をエッチングするＲＩＥ工程においてマイクロローディング現象が生じ、サーボ領域とデータ領域で凹部の深さにバラツキが生じていた。このバラツキはマスター原盤からＮｉスタンパおよび樹脂スタンパに転写される。凹凸にバラツキのある樹脂スタンパを用いて図５（ｃ）に示すようにＵＶインプリントを行うと、図６（ａ）に示すように、ＵＶ硬化レジスト５５の凹部の底に残存するレジスト残渣の厚さにバラツキができる。これが原因となり、製造されるＤＴＲ媒体またはＢＰＭにもパターン形成不良が生じていた。
【００４６】
これに対して、本発明のマスター原盤はサーボ領域とデータ領域で凹部の深さにバラツキがなく、マスター原盤から順次転写することにより作製されるＮｉスタンパおよび樹脂スタンパにも凹凸のバラツキがなくなる。このように凹凸にバラツキのない樹脂スタンパを用いて図５（ｃ）に示すようにＵＶインプリントを行うと、図６（ｂ）に示すように、ＵＶ硬化レジスト５５の凹部の底に残存するレジスト残渣の厚さにバラツキが生じることはない。このため、製造されるＤＴＲ媒体またはＢＰＭにはパターン形成不良が生じない。
【００４７】
従来の方法によりＳｉマスター原盤からＮｉスタンパを形成した場合、Ｎｉスタンパにマイクロクラックが発生するため、歩留まりが５０％程度になっていた。これに対して、本発明のマスター原盤からＮｉスタンパを作製した場合、Ｎｉスタンパにおけるマイクロクラック発生を抑制できるので、歩留まりをほぼ１００％にすることができる。これは、本発明のマスター原盤では凸部が第１の金属層／Ｓｉ層／第２の金属層を積層した構造になっており、延性および展性のある金属層が緩衝層の役目を果たしてＮｉ電鋳時の応力を緩和するからであると考えられる。
【００４８】
本発明のマスター原盤から作製した樹脂スタンパおよびこれを用いて製造されたＤＴＲ媒体またはＢＰＭは、ＲＲＯ（リピータブルランアウト）が、従来よりも小さくなることがわかった。ＲＲＯは、トラック同期位置歪みともいい、トラックの真円からのずれを示す。従来の方法で作製したＮｉスタンパは、電鋳時に発生した応力を保持した状態であるため成形中に徐々に歪みが生じ、成形された樹脂スタンパにも歪みが生じ、ＲＲＯが発生すると考えられる。これに対して、本発明のマスター原盤から作製したＮｉスタンパは内部応力が小さいため成形時の歪みが生じにくく、成形された樹脂スタンパのＲＲＯが小さいと考えられる。
【００４９】
本発明の方法で作製したマスター原盤は、ＬＥＲ（ラインエッジラフネス）もよくなることが判明した。従来の方法では、結晶質であるＳｉをエッチングしてマスター原盤を作製する。このため、図７（ａ）に示すように、Ｓｉマスター原盤１００のパターンには、Ｓｉの結晶粒径に依存してＬＥＲが生じ、ＬＥＲを８ｎｍ以下にするのは極めて難しかった。これに対して本発明のマスター原盤は、凸部の表面が非晶質である金属酸化膜からなっている。このため、図７（ｂ）に示すように、Ｓｉマスター原盤３０のパターンには、結晶粒径に依存するＬＥＲが生じることがなく、ＬＥＲを８ｎｍ以下にすることが容易である。ＬＥＲはＳＮＲ（信号ノイズ比）に影響するので、ＬＥＲの低減は製造したＤＴＲ媒体またはＢＰＭの性能向上に繋がる。
【００５０】
本発明のマスター原盤は、ダスト抑制にも効果があることがわかった。従来の方法では、Ｓｉマスター原盤の表面が帯電し、空気中のパーティクルを集めてしまう。これに対して、本発明のマスター原盤は、凸部の表面が誘電体である金属酸化膜になっているため、空気中のパーティクルを集めることがない。
【００５１】
なお、以上では本発明のマスター原盤から射出成形用のＮｉスタンパを作製する技術について述べたが、本発明のマスター原盤の用途はこの限りではなく、ナノインプリント用Ｎｉスタンパの作製にも使用することができる。
【００５２】
以下、本発明において用いられる材料および個々の工程の詳細について説明する。
【００５３】
［ＵＶ硬化レジスト］
ＵＶ硬化レジスト（２Ｐ剤）は紫外線硬化性を持つ材料であり、モノマー、オリゴマー、重合開始剤を含む組成物であり、溶媒は含まない。
【００５４】
モノマーとしては下記のようなものが用いられる。
【００５５】
・アクリレート類
ビスフェノールＡ・エチレンオキサイド変性ジアクリレート（ＢＰＥＤＡ）
ジペンタエリスリトールヘキサ（ペンタ）アクリレート（ＤＰＥＨＡ）
ジペンタエリスリトールモノヒドロキシペンタアクリレート（ＤＰＥＨＰＡ）
ジプロピレングリコールジアクリレート（ＤＰＧＤＡ）
エトキシレイテッドトリメチロールプロパントリアクリレート（ＥＴＭＰＴＡ）
グリセリンプロポキシトリアクリレート（ＧＰＴＡ）
４−ヒドロキシブチルアクリレート（ＨＢＡ）
１，６−ヘキサンジオールジアクリレート（ＨＤＤＡ）
２−ヒドロキシエチルアクリレート（ＨＥＡ）
２−ヒドロキシプロピルアクリレート（ＨＰＡ）
イソボルニルアクリレート（ＩＢＯＡ）
ポリエチレングリコールジアクリレート（ＰＥＤＡ）
ペンタエリスリトールトリアクリレート（ＰＥＴＡ）
テトラヒドロフルフリルアクリレート（ＴＨＦＡ）
トリメチロールプロパントリアクリレート（ＴＭＰＴＡ）
トリプロピレングリコールジアクリレート（ＴＰＧＤＡ）
・メタクリレート類
テトラエチレングリコールジメタクリルレート（４ＥＤＭＡ）
アルキルメタクリレート（ＡＫＭＡ）
アリルメタクリレート（ＡＭＡ）
１，３−ブチレングリコールジメタクリレート（ＢＤＭＡ）
ｎ−ブチルメタクリレート（ＢＭＡ）
ベンジルメタクリレート（ＢＺＭＡ）
シクロヘキシルメタクリレート（ＣＨＭＡ）
ジエチレングリコールジメタクリレート（ＤＥＧＤＭＡ）
２−エチルヘキシルメタクリレート（ＥＨＭＡ）
グリシジルメタクリレート（ＧＭＡ）
１，６−ヘキサンジオールジメタクリレート（ＨＤＤＭＡ）
２−ヒドロキシエチルメタクリレート（２−ＨＥＭＡ）
イソボルニルメタクリレート（ＩＢＭＡ）
ラウリルメタクリレート（ＬＭＡ）
フェノキシエチルメタクリレート（ＰＥＭＡ）
ｔ−ブチルメタクリレート（ＴＢＭＡ）
テトラヒドロフルフリルメタクリレート（ＴＨＦＭＡ）
トリメチロールプロパントリメタクリレート（ＴＭＰＭＡ）
特に、イソボルニルアクリレート（ＩＢＯＡ）、トリプロピレングリコールジアクリレート（ＴＰＧＤＡ）、１，６−ヘキサンジオールジアクリレート（ＨＤＤＡ）、ジプロピレングリコールジアクリレート（ＤＰＧＤＡ）、ネオペンチルグリコールジアクリレート（ＮＰＤＡ）、エトキシ化イソシアヌル酸トリアクリレート（ＴＩＴＡ）などは粘度を１０ｃＰ以下にすることができるため良好である。
【００５６】
オリゴマーとしては、たとえばウレタンアクリレート系材料、たとえばポリウレタンジアクリレート（ＰＵＤＡ）やポリウレタンヘキサアクリレート（ＰＵＨＡ）、その他、ポリメチルメタクリレート（ＰＭＭＡ）、フッ化ポリメチルメタクリレート（ＰＭＭＡ−Ｆ）、ポリカーボネートジアクリエート、フッ化ポリカーボネートメチルメタクリレート（ＰＭＭＡ−ＰＣ−Ｆ）などが用いられる。
【００５７】
重合開始剤としては、チバガイギー社製イルガキュア１８４およびチバガイギー社製ダロキュア１１７３などが用いられる。
【００５８】
［残渣除去］
ＲＩＥ（反応性イオンエッチング）により、レジストの凹部の底に残存している残渣を除去する。プラズマソースは、低圧で高密度プラズマを生成可能なＩＣＰ（inductively coupled plasma）が好適であるが、ＥＣＲ（electron cyclotron resonance）プラズマや、一般的な並行平板型ＲＩＥ装置を用いてもよい。ＵＶ硬化レジスト（２Ｐ剤）の残渣除去には酸素ガスを用いるのが好ましい。
【００５９】
［磁性失活エッチング］
記録再生ヘッドの浮上性を考慮すると凹凸の深さを１０ｎｍ以下にすることが好ましいが、信号出力を確保するために磁気記録層の厚さが１５ｎｍ程度必要となる。そこで、磁気記録層の厚さ１５ｎｍのうち、１０ｎｍを物理的に除去し残りの５ｎｍを磁気的に失活させるようにすれば、記録ヘッドの浮上性を確保しつつサイドイレースおよびサイドリードを抑制できるので、ＤＴＲ媒体およびＢＰＭを製造できる。厚さ５ｎｍの磁気記録層を磁気的に失活させる方法として、ＨｅやＮ2イオンを曝露する方法が用いられる。Ｈｅイオンを曝露した場合、曝露時間に従ってヒステリシスループの角形を維持したままＨｃ（保磁力）が減少し、やがてヒステリシスがなくなる（磁性失活）。この場合、Ｈｅガスの曝露時間が不十分であると、角形のよい（Ｈｎ（反転核形成磁界）がある）ヒステリシスが保持される。しかし、このことは、凹部底部の磁性層に記録能力があることを意味し、ＤＴＲ媒体またはＢＰＭの利点が失われる。一方、Ｎ2イオンを曝露した場合、曝露時間に従ってヒステリシスループの角形が劣化して、やがてヒステリシスがなくなる。この場合、Ｈｎは急激に劣化するが、Ｈｃが減少しにくい。しかし、Ｎ2ガス曝露時間が不十分であると、凹部底部にＨｃの大きい磁性層が残ることになり、ＤＴＲ媒体またはＢＰＭの利点が失われる。そこで、Ｈｅガスによる磁性失活とＮ2ガスによる磁性失活の挙動が異なることに着目し、Ｈｅ＋Ｎ2混合ガスを用いることにより、磁気記録層をエッチングしながら効率的に凹部底部の磁気記録層の磁性を失活することができる。
【００６０】
［エッチング保護膜剥離］
磁気記録層の磁性を失活させた後、カーボンからなるエッチング保護膜を剥離する。エッチング保護膜は、酸素プラズマ処理を行うことで容易に剥離できる。
【００６１】
［保護膜形成および後処理］
最後に表面保護膜を形成する。表面保護膜は、凹凸へのカバレッジをよくするためにＣＶＤで成膜することが望ましいが、スパッタ法または真空蒸着法でもよい。ＣＶＤ法によれば、ｓｐ3結合炭素を多く含むＤＬＣ膜が形成される。表面保護膜の厚さが２ｎｍ未満だとカバレッジが悪くなり、１０ｎｍを超えるとヘッドと媒体との磁気スペーシングが大きくなってＳＮＲが低下するので好ましくない。表面保護膜上に潤滑剤を塗布する。潤滑剤としては、たとえばパーフルオロポリエーテル、フッ化アルコール、フッ素化カルボン酸などを用いることができる。
【実施例】
【００６２】
以下、本発明の実施例を説明する。  
実施例１
図３に示した方法でマスター原盤を作製した。６インチＳｉ基板上に、厚さ１０ｎｍのＮｉからなる第１の金属層、厚さ４０ｎｍのＳｉ、厚さ１０ｎｍのＮｉからなる第２の金属層を、スパッタリングにより順次成膜した。その上に、厚さ５０ｎｍのＥＢレジストを塗布した。このＳｉ基板をＥＢ描画機にセットし、図１に示したようなＤＴＲ媒体に対応するパターンを描画した。トラックピッチを７５ｎｍ、グルーブ幅を２５ｎｍとした。ＥＢレジストのパターンをマスクとして、ＥＣＲイオンガンによりＡｒガスを用いて第２の金属層（Ｎｉ）をエッチングした。次に、ＩＣＰ装置によりＣＦ4ガスを用いてＳｉ層をエッチングした。ＥＢレジストを剥離した後、ＩＣＰ装置を用い、第２の金属層、Ｓｉ層および第１の金属層の露出部分を酸素プラズマに６０秒間曝露して凸部の表面に金属酸化膜を形成し、マスター原盤を作製した。
【００６３】
得られたマスター原盤の凹凸をＡＦＭ（原子間力顕微鏡）で測定したところ、サーボ領域、データ領域ともに凹部の深さは５０ｎｍであった。トラック対応部分のＬＥＲを測定したところ、６ｎｍ以下であった。Ｘｅランプによる遮光検査によりマスター原盤の表面を目視で観察したところ、パーティクル付着はゼロであった。
【００６４】
次に、作製したマスター原盤から図４に示した方法でＮｉスタンパを作製した。マスター原盤上に、スパッタリングによって厚さ５ｎｍのＮｉからなる導電化膜を成膜した。スルファミン酸Ｎｉメッキ液に浸漬して５５℃で９０分間電鋳を行い、Ｎｉ電鋳層を形成した。Ｎｉ電鋳層および導電化膜を剥離してＮｉスタンパを得た。
【００６５】
得られたＮｉスタンパを射出成形装置にセットし、樹脂材料として日本ゼオン製環状オレフィンポリマーＺＥＯＮＯＲ  １０６０Ｒを用い、型締め力４０ｔの条件で射出成形を行い、樹脂スタンパを作製した。
【００６６】
作製した樹脂スタンパについて光ディスク検査装置（パルステック社製ＤＤＵ−１０００）によりＲＲＯを評価した。その結果、ＲＲＯ変位量が０．５以下と小さいことがわかった。
【００６７】
比較例１
特許文献１の方法でＳｉマスター原盤を作製した。６インチＳｉ基板上に厚さ５０ｎｍのＥＢレジストを塗布した。実施例１と同様に、Ｓｉ基板をＥＢ描画機にセットし、図１に示したようなＤＴＲ媒体に対応するパターンを描画した。ＥＢレジストのパターンをマスクとして、ＩＣＰ装置を用いＣＦ4ガスによりＳｉ基板をエッチングして、トラック対応部分の凹凸が５０ｎｍになるようにした。ＩＣＰ装置を用い酸素プラズマでＥＢレジストを剥離してＳｉマスター原盤を得た。
【００６８】
得られたＳｉマスター原盤の凹凸をＡＦＭで測定したところ、サーボ領域の凹部の深さは４５ｎｍ、データ領域の凹部の深さは５０ｎｍであり、凹凸にバラツキが生じることがわかった。トラック対応部分のＬＥＲを測定したところ、８ｎｍ程度であった。Ｘｅランプによる遮光検査によりＳｉマスター原盤の表面を目視で観察したところ、数個のパーティクルが確認された。
【００６９】
次に、作製したＳｉマスター原盤から実施例１と同様にしてＮｉスタンパを作製した。得られたＮｉスタンパを射出成形装置にセットし、実施例１と同様にして樹脂スタンパを作製した。作製した樹脂スタンパについて光ディスク検査装置によりＲＲＯを評価した。その結果、ＲＲＯ変位量が１．０以下であり、実施例１の樹脂スタンパよりもＲＲＯが大きいことがわかった。
【００７０】
実施例２
６インチＳｉ基板上に成膜する第１および第２の金属層として、Ｎｉの代わりに、Ａｌ、Ｃｒ、Ｃｏ、ＦｅまたはＨｆを用いた以外は実施例１と同様の方法でマスター原盤を作製した。得られたマスター原盤の凹凸をＡＦＭで測定したところ、全ての原盤でサーボ領域、データ領域ともに凹部の深さは５０ｎｍであった。トラック対応部分のＬＥＲを測定したところ、全てのマスター原盤で６ｎｍ以下であった。Ｘｅランプによる遮光検査によりマスター原盤の表面を目視で観察したところ、パーティクル付着はゼロであった。作製したマスター原盤から実施例１と同様にＮｉスタンパを作製した。この際、マスター原盤からＮｉスタンパを良好に剥離することができた。
【００７１】
一方、６インチＳｉ基板上に成膜する金属として酸化物を形成しないＰｔなどを用いた場合、Ｎｉスタンパ作成時にマスター原盤とＮｉスタンパを剥離できなくなる。これに対して、Ａｌ、Ｃｒ、Ｃｏ、ＦｅまたはＨｆは酸化物を形成しやすいため、Ｎｉスタンパを良好に作製できる。
【００７２】
実施例３
Ｓｉ層の厚さを表１のように変えたこと以外は実施例１と同様の方法でマスター原盤を作製した。マスター原盤のＬＥＲをＳＥＭ（走査型電子顕微鏡）で測定したところ、表１のようになった。Ｓｉ層の厚さが５０ｎｍ以下のときにＬＥＲが６ｎｍ以下であった。
【００７３】
ＬＥＲがトラックピッチの１０％以下でないと、このマスター原盤から作製されるＤＴＲ媒体のＳＮＲが悪化するので好ましくない。本実施例ではトラックピッチが７５ｎｍであるので、ＳＮＲの観点からＬＥＲは７．５ｎｍ以下であることが好ましい。表１に示されるように、Ｓｉ層の厚さが５０ｎｍ以下でないとＬＥＲ≦７．５ｎｍを満たさないため、ＳＮＲの良好なＤＴＲ媒体を作製するにはＳｉ層の厚さが５０ｎｍ以下であることが好ましい。
【００７４】
なお、本発明では、マスター原盤からＮｉスタンパを作製し、樹脂スタンパを作製し、最終的にＤＴＲ媒体を作製する。ＤＴＲ媒体を作製するためにはスタンパの凹凸を最低でも５ｎｍにする。第２の金属層の厚さとＳｉ層の厚さとの和がスタンパの凹凸に相当する。第２の金属層を平坦な薄膜として形成できる最低の厚さは１ｎｍであるので、Ｓｉ層の現実的な厚さは４ｎｍ以上になる。したがって、本発明のマスター原盤におけるＳｉ層の厚さは４ｎｍ以上、５０ｎｍ以下であることが望ましい。
【表１】
2010198696.tif 000003
【００７５】
実施例４
第２の金属層（Ｎｉ）の厚さを表２のように変えたこと以外は実施例１と同様の方法でマスター原盤を作製した。作製したマスター原盤から図４に示した方法でＮｉスタンパを連続して１０枚作製した。得られたＮｉスタンパの表面を光学顕微鏡で観察し、マイクロクラックの有無を調べた。その結果を表２にまとめた。
【００７６】
表２に示されるように、第２の金属層の厚さが３０ｎｍ以下であれば不良率（マイクロクラック発生率）は１０％以下であったが、第２の金属層の厚さが３０ｎｍを超えると不良率が大きくなることがわかった。量産を考慮すると、不良率が２０％を超えるとコストアップになるため、第２の金属層の厚さは３０ｎｍ以下であることが好ましい。なお、一般的な金属を平坦な薄膜として形成できる最低の厚さは１ｎｍであるので、第２の金属層厚さは１ｎｍ以上、３０ｎｍ以下であることが望ましい。
【表２】
2010198696.tif 000004
【００７７】
実施例５
実施例１と同様の方法で樹脂スタンパを作製した。樹脂スタンパの材料は、日本ゼオン製ＺＥＯＮＯＲ  １０６０Ｒを用いた。次に図５に示した方法でＤＴＲ媒体を作製した。磁気記録層のためのカーボン保護層上に成膜する金属層としてＳｉを用いた。ＵＶ硬化レジストとして８５％のＩＢＯＡ、１０％のＰＵＤＡ、５％のダロキュア１１７３を含む組成物を用いた。作製したＤＴＲ媒体は、トラックピッチ７５ｎｍ、トラック幅５０ｎｍ、グルーブ幅２５ｎｍであった。潤滑剤を塗布し、ＨＤＤドライブに搭載して評価した。その結果、記録再生ヘッドの位置決め精度は６ｎｍ、オントラックでのＢＥＲ（ビットエラーレート）は−５乗であった。
【００７８】
実施例６
マスター原盤を作製するためのＥＢリソグラフィーにおいて図２に示したパターンを描画した以外は実施例５と同様の方法でＢＰＭを作製した。作製したＢＰＭのビットサイズは５５ｎｍ×２０ｎｍであった。ＢＰＭではＢＥＲの定義ができないため、信号振幅強度を評価した。ＢＰＭを一方向に着磁し、ドライブへ組み込み再生波形を観察したところ、信号振幅強度２００ｍＶが得られた。記録再生ヘッド位置決め精度は６ｎｍであった。ＤＴＲ媒体と同様の作製方法でＢＰＭも作製できることがわかった。
【符号の説明】
【００７９】
１…ＤＴＲ媒体、２…ＢＰＭ、１０…サーボ領域、１１…プリアンブル部、１２…アドレス部、１３…バースト部、２０…データ領域、２１…ディスクリートトラック、２２…磁性ドット、３０…マスター原盤、３１…Ｓｉ基板、３２…第１の金属層、３３…Ｓｉ層、３４…第２の金属層、３５…ＥＢレジスト、３６…金属酸化膜、４０…Ｎｉスタンパ、４１…導電化膜、４２…Ｎｉ電鋳層、５１…ガラス基板、５２…磁気記録層、５３…エッチング保護膜、５４…金属層、５５…ＵＶ硬化レジスト、５６…非磁性層、５７…表面保護膜、６０…樹脂スタンパ。
【図１】
2010198696.tif 000005
【図２】
2010198696.tif 000006
【図３】
2010198696.tif 000007
【図４】
2010198696.tif 000008
【図５】
2010198696.tif 000009
【図６】
2010198696.tif 000010
【図７】
2010198696.tif 000011
【手続補正書】
【提出日】平成22年4月28日(2010.4.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
データ領域の記録トラックまたは記録ビットに対応する基板上の凹凸パターンおよびサーボ領域の情報に対応する基板上の凹凸パターンと
を含み、凸部が基板上の第１の金属層、シリコン（Ｓｉ）層および第２の金属層の構造を含み、金属酸化膜が凸部表面にある
ことを特徴とするスタンパ作製用のマスター原盤。
【請求項２】
前記第１および第２の金属層が、ニッケル（Ｎｉ）を含むことを特徴とする請求項１に記載のマスター原盤。
【請求項３】
前記第１および第２の金属層が、アルミニウム（Ａｌ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、鉄（Ｆｅ）およびハフニウム（Ｈｆ）からなる群より選択される金属を含むことを特徴とする請求項１に記載のマスター原盤。
【請求項４】
前記Ｓｉ層が５０ｎｍまたはそれより薄いことを特徴とする請求項１に記載のマスター原盤。
【請求項５】
前記第２の金属層が３０ｎｍまたはそれより薄いことを特徴とする請求項１に記載のマスター原盤。
【請求項６】
基板上に、第１の金属層、シリコン（Ｓｉ）層、および第２の金属層を成膜し、
前記第２の金属層上に電子ビームレジストを塗布し、
電子ビームリソグラフィーにより、前記電子ビームレジストにデータ領域の記録トラックまたは記録ビットに対応するパターンおよびサーボ領域の情報に対応するパターンを描画した後、レジストを現像して凹凸パターンを形成し、
アルゴン（Ａｒ）ガスを用いて第２の金属層をエッチングし、
フッ素系ガスを用いてＳｉ層を反応性イオンエッチングし、
前記第２の金属層、Ｓｉ層および第１の金属層の露出部分を酸素プラズマに曝露して金属酸化物膜を形成する
ことを含むことを特徴とするスタンパ作製用のマスター原盤の製造方法。
【請求項７】
基板と、データ領域の記録トラックまたは記録ビットに対応する基板上の凹凸パターンおよびサーボ領域の情報に対応する基板上の凹凸パターンとを含み、凸部が基板上の第１の金属層、シリコン（Ｓｉ）層および第２の金属層の構造を含み、金属酸化膜が凸部表面にある、スタンパ作製用のマスター原盤上に導電化膜を形成し、
前記導電化膜上にニッケル（Ｎｉ）電鋳層を形成し、
前記Ｎｉ電鋳層をマスター原盤から剥離する
ことを特徴とするＮｉスタンパの製造方法。