(57)【要約】【課題】Q値が高く、且つ、静電容量のばらつきの抑制が可能な積層コンデンサを提供する。【解決手段】積層コンデンサＣ１が有する素体２は、静電容量を発生する主容量形成部３１と、第１〜第３の副容量形成部３２〜３４とを含む。主容量形成部３１は、異極の端子電極に接続された内部電極層１３，２４によって形成されている。第１〜第３の副容量形成部３２〜３４は、異極の端子電極に接続されると共に同一層に離間して配置された内部電極層１２，２２と、異極の端子電極に接続されると共に同一層に配置された内部電極層１２，２２の間のギャップＧを挟んで互いに対向し、且つ、同一層に配置された内部電極層１２，２２と双方が対向する内部電極層２１，１３と、によって形成されている。【選択図】図２
2010034308.tif 000002
【特許請求の範囲】
【請求項１】
略直方体形状に形成された素体と、前記素体の対向する端面それぞれに形成された第１の端子電極と第２の端子電極と、を備えた積層コンデンサにおいて、
前記素体は、静電容量を発生する主容量形成部と、前記主容量形成領域より発生する静電容量が小さい第１〜第３の副容量形成部とを含み、
前記主容量形成部は、異極の端子電極に接続された内部電極層同士によって形成され、
前記第１〜第３の副容量形成部は、異極の端子電極に接続されると共に同一層に離間して配置された内部電極層同士と、異極の端子電極に接続されると共に前記同一層に配置された前記内部電極層同士の間の領域を挟んで互いに対向し、且つ、前記同一層に配置された内部電極層同士と双方が対向する内部電極層同士と、によって形成されていることを特徴とする積層コンデンサ。
【請求項２】
前記主容量形成部を形成する内部電極層同士の一方の内部電極層と、前記同一層に配置された内部電極層同士の間の領域を挟んで互いに対向する内部電極層同士の一方の内部電極層とは、同一の内部電極層であることを特徴とする請求項１に記載の積層コンデンサ。
【請求項３】
前記主容量形成部を形成する内部電極層同士の一方の内部電極層と、前記同一層に配置された内部電極層同士の間の領域を挟んで互いに対向する内部電極層同士の一方の内部電極層とは、前記第１の端子電極に電気的に接続されると共に隣り合って配置されていることを特徴とする請求項１に記載の積層コンデンサ。
【請求項４】
前記主容量形成部を形成する内部電極層同士の一方の内部電極層と、前記同一層に配置された内部電極層同士の間の領域を挟んで互いに対向する内部電極層同士の一方の内部電極層とは、異極の端子電極に接続されると共に同一層に離間して配置されていることを特徴とする請求項１に記載の積層コンデンサ。
【請求項５】
前記同一層に配置された内部電極層同士それぞれは、前記同一層に配置された内部電極層同士の間の領域を挟んで互いに対向する内部電極層同士の一方の内部電極層との間の距離と、他方の内部電極層との間の距離とが、同程度となるように配置されていることを特徴とする請求項１〜４のいずれか一項に記載の積層コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層コンデンサに関する。
【背景技術】
【０００２】
従来から、交互に積層された誘電体層と内部電極層とによって構成された略直方体形状の素体と、素体の両端面に形成された第１及び第２の端子電極とを有する積層コンデンサがある。下記特許文献１には、第１の端子電極に接続されて積層方向に隣り合う一対の内部電極層と、第２の端子電極に接続されて積層方向に隣り合う一対の内部電極層とが、交互に配置された積層コンデンサが開示されている。
【特許文献１】特開平６−３４９６６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記特許文献１に開示された積層コンデンサは、異極の端子電極に接続された内部電極層が一層ずつ交互に積層された同じ静電容量の積層コンデンサよりQ（Qualityfactor）値が高くなる。これは、発生する静電容量に対して、電流が流れる内部電極層の数が多いので、内部電極層の抵抗値が小さくなるためである。
【０００４】
上記特許文献１の積層コンデンサは、Q値を高めるためには有効であるものの、積層された内部電極層の数が多いので、内部電極層の積層ずれが生じ易くなる。静電容量を形成する内部電極層の位置が積層方向と垂直な平面上でずれると、静電容量が変化する。このため、積層コンデンサの静電容量のばらつきが大きくなり易い。特に、静電容量の小さい積層コンデンサを製造する場合、許容される静電容量の交差が小さくなるので、静電容量のばらつきの大きさがより深刻な問題となる。
【０００５】
本発明は、上記問題点を解消する為になされたものであり、Q値が高く、且つ、静電容量のばらつきを抑制可能な積層コンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の積層コンデンサは、略直方体形状に形成された素体と、素体の対向する端面それぞれに形成された第１の端子電極と第２の端子電極と、を備えた積層コンデンサにおいて、素体は、静電容量を発生する主容量形成部と、主容量形成領域より発生する静電容量が小さい第１〜第３の副容量形成部とを含み、主容量形成部は、異極の端子電極に接続された内部電極層同士によって形成され、第１〜第３の副容量形成部は、異極の端子電極に接続されると共に同一層に離間して配置された内部電極層同士と、異極の端子電極に接続されると共に同一層に配置された内部電極層同士の間の領域を挟んで互いに対向し、且つ、同一層に配置された内部電極層同士と双方が対向する内部電極層同士と、によって形成されていることを特徴とする。
【０００７】
本発明の積層コンデンサは、静電容量を発生する部分として、主容量形成部と第１〜第３の副容量形成部とを有する。このため、主容量形成部のみによって静電容量を発生させる場合より、静電容量の発生に寄与する内部電極層の数を多くできる。すなわち、電流が流れる内部電極層が多くなる。よって、抵抗値を小さくできるので、Q値を高くできる。
【０００８】
更に、第１〜第３の副容量形成部は、異極の端子電極に接続されると共に同一層に離間して配置された内部電極層同士と、異極の端子電極に接続されると共に同一層に配置された内部電極層同士の間の領域を挟んで互いに対向し、且つ、同一層に配置された内部電極層同士と双方が対向する内部電極層同士と、によって形成されている。このため、同一層に配置された内部電極層同士の間の領域を挟んで互いに対向する内部電極層同士によって挟まれた領域が、第１の副容量形成部となる。第２の副容量形成部は、第１の副容量形成部を形成する内部電極層同士の一方の内部電極層と、同一層に配置された内部電極層同士の一方の内部電極層とによって挟まれた領域である。第３の副容量形成部は、第１の副容量形成部を形成する内部電極層同士の他方の内部電極層と、同一層に配置された内部電極層同士の他方の内部電極層とによって挟まれた領域である。このため、同一層に配置された内部電極層同士が当該内部電極層同士の並び方向にずれた場合、第１の副容量形成部の静電容量に変化はなく、第２又は第３の副容量形成部の一方の静電容量が小さくなっても他方の静電容量が大きくなる。よって、第１〜第３の副容量形成部に発生する静電容量の和の変化を抑制できる。従って、静電容量のばらつきを抑制できる。
【０００９】
本発明の上記積層コンデンサでは、好ましくは、主容量形成部を形成する内部電極層同士の一方の内部電極層と、同一層に配置された内部電極層同士の間の領域を挟んで互いに対向する内部電極層同士の一方の内部電極層とが、同一の内部電極層である。
【００１０】
この場合、５つの内部電極層によって、主容量形成部と第１〜第３の副容量形成部とを形成することができる。
【００１１】
本発明の上記積層コンデンサでは、好ましくは、主容量形成部を形成する内部電極層同士の一方の内部電極層と、同一層に配置された内部電極層同士の間の領域を挟んで互いに対向する内部電極層同士の一方の内部電極層とが、第１の端子電極に電気的に接続されると共に隣り合って配置されている。
【００１２】
この場合、６つの内部電極層によって、主容量形成部と第１〜第３の副容量形成部とを形成することができる。このため、５つの内部電極層によって主容量形成部と第１〜第３の副容量形成部とを形成する場合より更に、Q値を高くすることができる。
【００１３】
本発明の上記積層コンデンサでは、好ましくは、主容量形成部を形成する内部電極層同士の一方の内部電極層と、同一層に配置された内部電極層同士の間の領域を挟んで互いに対向する内部電極層同士の一方の内部電極層とが、異極の端子電極に接続されると共に同一層に離間して配置されている。
【００１４】
この場合、６つの内部電極層によって、主容量形成部と第１〜第３の副容量形成部とを形成することができる。このため、５つの内部電極層によって主容量形成部と第１〜第３の副容量形成部とを形成する場合より更に、Q値を高くすることができる。また、主容量形成部を形成する内部電極層同士の一方の内部電極層と、同一層に配置された内部電極層同士の間の領域を挟んで互いに対向する内部電極層同士の一方の内部電極層とが、その並び方向にずれた場合、主容量形成部と第２の副容量形成部との一方の静電容量が小さくなっても他方の静電容量が大きくなるので、主容量形成部と第１〜第３の副容量形成部とに発生する静電容量の和の変化を抑制できる。従って、静電容量のばらつきを抑制できる。
【００１５】
本発明の上記積層コンデンサでは、好ましくは、同一層に配置された内部電極層同士それぞれは、同一層に配置された内部電極層同士の間の領域を挟んで互いに対向する内部電極層同士の一方の内部電極層との間の距離と、他方の内部電極層との間の距離とが、同程度となるように配置されている。
【００１６】
この場合、第１〜第３の副容量形成部を形成すると共に同一層に配置された内部電極層同士が、その並び方向にずれた場合、第２又は第３の副容量形成部の一方の静電容量が小さくなってもその分だけ他方の静電容量が大きくなるので、第１〜第３の副容量形成部に発生する静電容量の和は一定となる。従って、静電容量のばらつきを更に抑制できる。
【発明の効果】
【００１７】
本発明によれば、Q値が高く、且つ、静電容量のばらつきの抑制が可能な積層コンデンサを提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素に同一の符号を付し、重複する説明を省略する。
【００１９】
（第１実施形態）
図１〜図３を参照して、本実施形態に係る積層コンデンサＣ１の構成について説明する。図１は、本実施形態に係る積層コンデンサの概略斜視図である。積層コンデンサＣ１は、略直方体形状の素体２と、素体２の端面２ａ，２ｂにそれぞれ形成された第１の端子電極３と第２の端子電極４とを備える。
【００２０】
素体２は、互いに対向する端面２ａ，２ｂと、互いに対向する側面２ｃ，２ｄと、互いに対向する側面２ｅ，２ｆと、を有する。素体２の端面２ａに形成された第１の端子電極３は、端面２ａの全域を覆い、側面２ｃ〜２ｆの端面２ａ側の領域まで覆っている。素体２の端面２ｂに形成された第２の端子電極４は、端面２ｂの全域を覆い、側面２ｃ〜２ｆの端面２ｂ側の領域まで覆っている。
【００２１】
図２は、素体２の側面２ｅ，２ｆと平行な断面構造を説明するための図である。素体２は、誘電体材料で略直方体形状に形成され、その内部に複数（本実施形態では１２層）の内部電極層１１〜１６，２１〜２６が素体２の側面２ｃ，２ｄと平行に配置されている。このため、複数の内部電極層１１〜１６，２１〜２６の間は、誘電体材料が介在して層状になっている。
【００２２】
内部電極層１１〜１６，２１〜２６は、側面２ｃから見て略矩形状に形成されている。内部電極層１１と内部電極層２１とは、同一層に離間して配置されている。同様に、内部電極層１２と内部電極層２２、内部電極層１３と内部電極層２３、内部電極層１４と内部電極層２４、内部電極層１５と内部電極層２５、内部電極層１６と内部電極層２６が、それぞれ同一層に離間して配置されている。同一層に配置された内部電極層１１〜１６，２１〜２６同士の間のギャップ（領域）Ｇの距離Ｄ１は、同程度である。このギャップＧの距離Ｄ１は、素体２の端面２ａと端面２ｂとの対向方向の距離である。
【００２３】
内部電極層１１〜１６は側面２ｃ側から順に配置され、各内部電極層１１〜１６の矩形状の一辺を構成する端部が素体２の端面２ａにそれぞれ露出している。これにより、端面２ａを覆う第１の端子電極３と内部電極層１１〜１６とが電気的且つ機械的に接続されている。内部電極層２１〜２６は側面２ｃ側から順に配置され、各内部電極層２１〜２６の矩形状の一辺を構成する端部が素体２の端面２ｂにそれぞれ露出している。これにより、端面２ｂを覆う第２の端子電極４と内部電極層２１〜２６とが電気的且つ機械的に接続されている。なお、内部電極層１１〜１６，２１〜２６において積層方向（側面２ｃと側面２ｄとの対向方向）に隣り合う内部電極層同士の間の距離Ｄ２は、同程度である。
【００２４】
内部電極層１１〜１６，２１〜２６は、素体２において、静電容量を発生する主容量形成部３１と第１〜第３の副容量形成部３２〜３７が形成されるように配置されている。図２，３において、ハッチングを施した領域が、主容量形成部３１と第１〜第３の副容量形成部３２〜３７とを示している。なお、図３は、端面２ａと平行で、主容量形成部３１と第３の副容量形成部３４とを含む断面構成を示す模式図である。主容量形成部３１と第１〜第３の副容量形成部３２〜３７とは、内部電極層１１〜１６，２１〜２６のうち異極の端子電極に接続されて対向する内部電極層同士によって挟まれることにより静電容量を発生する領域であって、誘電体材料で形成された領域である。主容量形成部３１によって発揮される静電容量は、第１〜第３の副容量形成部３２〜３７によって発揮される静電容量より大きい。
【００２５】
具体的に主容量形成部３１と第１〜第３の副容量形成部３２〜３７とを形成するための内部電極層１１〜１６，２１〜２６の配置について説明する。主容量形成部３１は、内部電極層１３と内部電極層２４とによって挟まれている。内部電極層１３と内部電極層２４とは、素体２の側面２ｃと側面２ｄとの中ほどに配置され、異極の端子電極にそれぞれ接続されている。この内部電極層１３と内部電極層２４とは、互いに積層方向に対向する電極部分１３ａ，２４ａの面積が比較的大きくなるように配置されている。内部電極層１３の電極部分１３ａと内部電極層２４の電極部分２４ａと主容量形成部３１とは、素体２の側面２ｃから見て重なり合っている。
【００２６】
第１〜第３の副容量形成部３２〜３４は、内部電極層１２，１３，２１，２２によって形成されている。内部電極層１２，２２は、異極の端子電極に接続されると共に、同一層にギャップＧを空けて配置されている。異極の端子電極に接続された内部電極層１３と内部電極層２１とは、内部電極層１２と内部電極層２２との間のギャップＧを挟んで互いに対向している。また、内部電極層１３は、内部電極層１２と内部電極層２２との双方と対向し、内部電極層２１は、内部電極層１２と内部電極層２２との双方と対向している。
【００２７】
第１の副容量形成部３２は、互いに対向する内部電極層１３の電極部分１３ａと内部電極層２１の電極部分２１ａとによって挟まれた領域である。内部電極層１３の電極部分１３ａと内部電極層２１の電極部分２１ａと第１の副容量形成部３２とは、素体２の側面２ｃから見て重なり合っている。
【００２８】
第２の副容量形成部３３は、互いに対向する内部電極層１３の電極部分１３ｂと内部電極層２２の電極部分２２ａとによって挟まれた領域である。内部電極層１３の電極部分１３ｂと内部電極層２２の電極部分２２ａと第２の副容量形成部３３は、素体２の側面２ｃから見て重なり合っている。
【００２９】
第３の副容量形成部３４は、互いに対向する内部電極層１２の電極部分１２ａと内部電極層２１の電極部分２１ｂとによって挟まれた領域である。内部電極層１２の電極部分１２ａと内部電極層２１の電極部分２１ｂと第３の副容量形成部３４とは、素体２の側面２ｃから見て重なり合っている。
【００３０】
第１〜第３の副容量形成部３５〜３７は、内部電極層１５，１６，２４，２５によって上記と同様に形成されている。内部電極層１５，２５は、異極の端子電極に接続されると共に、同一層にギャップＧを空けて配置されている。異極の端子電極に接続された内部電極層１６と内部電極層２４とは、内部電極層１５と内部電極層２５との間のギャップＧを挟んで互いに対向している。また、内部電極層１６は、内部電極層１５と内部電極層２５との双方と対向し、内部電極層２４は、内部電極層１５と内部電極層２５との双方と対向している。
【００３１】
第１の副容量形成部３５は、内部電極層１６の電極部分１６ａと内部電極層２４の電極部分２４ａとによって挟まれた領域である。第２の副容量形成部３６は、内部電極層１５の電極部分１５ａと内部電極層２４の電極部分２４ｂとによって挟まれた領域である。第３の副容量形成部３７は、内部電極層１６の電極部分１６ｂと内部電極層２５の電極部分２５ａによって挟まれた部分である。
【００３２】
本実施形態に係る積層コンデンサＣ１においては、主容量形成部３１を形成する内部電極層１３は、第１及び第２の副容量形成部３２，３３の形成にも寄与している。主容量形成部３１を形成する内部電極層２４は、第１及び第２の副容量形成部３５，３６の形成にも寄与している。
【００３３】
図４，図５を参照して、積層コンデンサＣ１の製造方法について説明する。まず、図４（ａ）に示すように、チタン酸バリウムを主成分とする誘電体材料にバインダ樹脂、溶剤、及び可塑剤等を加えて得たセラミックスラリーを支持体上に塗布後、乾燥することにより、誘電体層となるセラミックグリーンシート４１を複数形成する。図４（ｂ）に示すように、セラミックグリーンシート４１に矩形状の内部電極パターン４２を印刷形成して電極付きセラミックグリーンシート４３を複数形成する。内部電極パターン４２は、セラミックグリーンシート４１の一面上に配列形成され、一方向に並ぶ内部電極パターン４２同士のギャップの距離ｄ１は、同程度である。
【００３４】
図５に示すように、内部電極パターンが印刷されていないセラミックグリーンシート４１と内部電極パターン４２が印刷された電極付きセラミックグリーンシート４３とを所定の順序で積層する。積層される電極付きセラミックグリーンシート４３は、全て同じように内部電極パターン４２が印刷され、一方向に並ぶ内部電極パターン４２同士のギャップが所定の寸法でずれるように、オフセット積層される。
【００３５】
こうしてできた積層体４５を、切断ラインＬに沿って切断することにより、グリーン素体が形成される。グリーン素体に、内部電極層１１〜１６，２１〜２６となる内部電極パターン４２が含まれるように切断ラインＬは設定されている。その後、グリーン素体を加熱して、乾燥、脱バインダ、及び焼成を行うことにより、素体２を形成する。そして、素体２の外表面に第１及び第２の端子電極３，４を形成する。
【００３６】
以上説明した積層コンデンサＣ１は、静電容量を発生する部分として、主容量形成部３１だけでなく第１〜第３の副容量形成部３２〜３７を有する。主容量形成部３１のみによって静電容量を発生させる場合は、内部電極層１３と内部電極層２４との２つの内部電極層にしか電流は流れない。これに対して、第１〜第３の副容量形成部３２〜３７を有することにより、内部電極層１２，１５，１６，２１，２２，２５も静電容量の発生に寄与することとなる。これにより、電流が流れる内部電極層が多くなる。よって、抵抗値を小さくできるので、Q値を高くできる。
【００３７】
ところで、素体２を形成する過程において、内部電極パターン４２が印刷された電極付きセラミックグリーンシート４３を積層する際に、積層方向と垂直な方向にずれる場合がある。すると、積層コンデンサにおいて、内部電極層同士の対向面積が変化するので、静電容量がばらつく虞がある。Q値を高くするために、内部電極層を多く積層しているために、更に、静電容量がばらつき易くなる。
【００３８】
この静電容量のばらつきを抑制するために、本実施形態の積層コンデンサＣ１は、第１〜第３の副容量形成部３２〜３４が、異極の端子電極に接続されると共に同一層に離間して配置された内部電極層１２，２２と、異極の端子電極に接続されると共に同一層に配置された内部電極層１２，２２同士の間のギャップＧを挟んで互いに対向し、且つ、同一層に配置された内部電極層１２，２２同士と双方が対向する内部電極層１３，２１とによって形成されている。
【００３９】
例えば、図６に示すように、同一層に配置された内部電極層１２，２２が、一方の端面２ｂ側にずれる場合がある。図６（ａ）は、積層ずれなく所定寸法どおりに積層されて形成された積層コンデンサＣ１の断面を示し、図６（ｂ）は、積層ずれが発生し、同一層に配置された内部電極層１２，２２が、一方の端面２ｂ側にずれた積層コンデンサＣ１ｚの断面を示す。図６においても、ハッチングを施した領域が、主容量形成部３１と第１〜第３の副容量形成部３２〜３７とを示している。
【００４０】
同一層に配置された内部電極層１２，２２が、一方の端面２ｂ側にずれた場合、第２の副容量形成部３３を形成する内部電極層１３と内部電極層２２との対向面積は小さくなるが、その分だけ、第３の副容量形成部３４を形成する内部電極層１２と内部電極層２１との対向面積が大きくなる。よって、第２の副容量形成部３３の静電容量が小さくなるものの、第３の副容量形成部３４の静電容量が大きくなる。すなわち、第１〜第３の副容量形成部３２〜３４に発生する静電容量の和の変化を抑制できるので、静電容量のばらつきを抑制できる。
【００４１】
本実施形態の積層コンデンサＣ１は、第１〜第３の副容量形成部３５〜３７も同様に、異極の端子電極に接続されると共に同一層に離間して配置された内部電極層１５，２５と、異極の端子電極に接続されると共に同一層に配置された内部電極層１５，２５同士の間のギャップＧを挟んで互いに対向し、且つ、同一層に配置された内部電極層１５，２５同士と双方が対向する内部電極層１６，２４とによって形成されている。このため、同一層に配置された内部電極層１５，２５同士が、素体２の端面２ａ又は２ｂ側にずれた場合であっても、第１〜第３の副容量形成部３５〜３７に発生する静電容量の和の変化を抑制できる。
【００４２】
特に、積層コンデンサＣ１では、第２の副容量形成部３３を形成する内部電極層１３と内部電極層２２との間の距離と、第３の副容量形成部３４を形成する内部電極層１２と内部電極層２１との間の距離は、同程度である。このため、同一層に配置された内部電極層１２，２２が、端面２ａ又は端面２ｂ側にずれた場合、第２及び第３の副容量形成部３３，３４のいずれか一方の静電容量が小さくなった分だけ、他方の静電容量が大きくなる。従って、第１〜第３の副容量形成部３２〜３４に発生する静電容量の和を一定に保つことが可能になり、更に静電容量のばらつきを抑制できる。
【００４３】
また、積層コンデンサＣ１では、第２の副容量形成部３６を形成する内部電極層２４と内部電極層１５との間の距離と、第３の副容量形成部３７を形成する内部電極層１６と内部電極層２５との間の距離も、同程度である。このため、同一層に配置された内部電極層１５，２５が、端面２ａ又は端面２ｂ側にずれた場合、第２及び第３の副容量形成部３６，３７のいずれか一方の静電容量が小さくなった分だけ、他方の静電容量が大きくなる。従って、第１〜第３の副容量形成部３５〜３７に発生する静電容量の和を一定に保つことが可能になり、更に静電容量のばらつきを抑制できる。
【００４４】
このように静電容量のばらつきを抑制できるので、積層コンデンサＣ１の静電容量が小さく、許容可能な静電容量の公差が小さい場合であっても、静電容量のばらつきを許容可能な静電容量の公差内におさめることができる。
【００４５】
引き続いて、本発明に係るその他の実施形態について説明する。その他の実施形態に係る積層コンデンサは、第１実施形態に係る積層コンデンサＣ１と比べて、内部電極層の数や配置が異なる。内部電極層が、同一層に２つずつ同じ距離Ｄ１のギャップＧを持って配置されている点、積層方向に隣り合う内部電極層同士の間の距離が同程度である点、主容量形成部と第１〜第３の容量形成部を有しで、これらの容量形成部が、素体２の側面２ｃから見て重なり合う内部電極層の電極部分によって挟まれている点等は、第１実施形態の積層コンデンサＣ１と同じである。以下、第１実施形態の積層コンデンサＣ１と異なる構成について主に説明し、同じ構成については説明を省略する。
【００４６】
（第２実施形態）
図７に示す第２実施形態に係る積層コンデンサＣ２は、３つの主容量形成部３１ｘ〜３１ｚを備える。なお、図７において、ハッチングを施した領域が、主容量形成部３１ｘ〜３１ｚと第１〜第３の副容量形成部３２〜３７とを示している。素体２は、この３つの主容量形成部３１ｘ〜３１ｚを形成するために、内部電極層１３と内部電極層２４との間に、内部電極層１３ｘと内部電極層２４ｘとを備える。また、素体２は、内部電極層１３ｘ，２４ｘとそれぞれ同一層に離間して配置された内部電極層２３ｘ，１４ｘを備える。
【００４７】
内部電極層１４ｘと内部電極層１３ｘは、素体２の側面２ｃ側から順に配置され、それぞれ内部電極層１４と内部電極層１３と同じ形状である。内部電極層１４ｘと内部電極層１３ｘは、一方端が端面２ａに露出して、第１の端子電極３と電気的且つ機械的に接続されている。内部電極層２４ｘと内部電極層２３ｘは、素体２の側面２ｃ側から順に配置され、それぞれ内部電極層２４と内部電極層２３と同じ形状である。内部電極層２４ｘと内部電極層２３ｘは、一方端が端面２ｂに露出して、第２の端子電極４と電気的且つ機械的に接続されている。
【００４８】
主容量形成部３１ｘは、異極の端子電極に接続され互いに対向する内部電極層１３と内部電極層２４ｘとによって挟まれた領域である。主容量形成部３１ｙは、異極の端子電極に接続され互いに対向する内部電極層２４ｘと内部電極層１３ｘとによって挟まれた領域である。主容量形成部３１ｚは、異極の端子電極に接続され互いに対向する内部電極層１３ｘと内部電極層２４とによって挟まれた領域である。これらの主容量形成部３１ｘ〜３１ｚの静電容量は、同程度であり、第１〜第３の副容量形成部３２〜３７の静電容量より大きい。
【００４９】
この積層コンデンサＣ１は、静電容量を積層コンデンサＣ１より大きくすることが可能で、積層コンデンサＣ１と同様に、Ｑ値を高くできると共に静電容量のばらつきを抑制できる。なお、主容量形成部３１は、１つ，３つに限らず、所望の静電容量に併せて複数形成してもよい。
【００５０】
（第３実施形態）
図８に示す第３実施形態に係る積層コンデンサＣ３は、上記第１実施形態に係る積層コンデンサＣ１の静電容量に対してその静電容量を微調整したものである。積層コンデンサＣ３は、内部電極層１１，２１に替えて内部電極層１１ｚ，２１ｚを備える。内部電極層１１ｚ，２１ｚは、その他の内部電極層１２〜１６，２２〜２６に対して、内部電極層１１，２１より端面２ａ側にずれて配置されている。これにより、内部電極層２１ｚと内部電極層１２との対向面積が大きくなり、内部電極層２１ｚと内部電極層１２との間の第３の副容量形成部３４ｚの容量が大きくなる。なお、図８において、ハッチングを施した領域が、主容量形成部３１と第１〜第３の副容量形成部３２，３３，３４ｚ，３５〜３７とを示している。
【００５１】
このように静電容量を微調整するためには、素体２を形成する過程において、内部電極層１１ｚ，２１ｚとなる内部電極パターン４２が形成された電極付きセラミックグリーンシート４３を積層する際に、オフセット量を調整する。内部電極層１１ｚ，２１ｚは、最も側面２ｃ側に配置されているので、内部電極層１１ｚ，２１ｚがずれても変化する容量形成部は、第３の副容量形成部３４ｚのみである。このため、精度よく静電容量の微調整を行うことができる。
【００５２】
（第４実施形態）
図９に示す第４実施形態に係る積層コンデンサＣ４は、１つの内部電極層１３に替えて同形状の２つの内部電極層１３ｍ，１３ｎを備え、１つの内部電極層１４に替えて同形状の２つの内部電極層１４ｍ，１４ｎを備える。また、積層コンデンサＣ４は、内部電極層２３に替えて、内部電極層１３ｍ，１３ｎとそれぞれ同一の層に配置された２つの内部電極層２３ｍ，２３ｎを備え、内部電極層２４に替えて、内部電極層１４ｍ，１４ｎとそれぞれ同一の層に配置された２つの内部電極層２４ｍ，２４ｎを備える。なお、図９において、ハッチングを施した領域が、主容量形成部３１と第１〜第３の副容量形成部３２〜３７とを示している。
【００５３】
内部電極層１３ｍ，１３ｎは、積層方向に隣り合って配置され、その端部は、端面２ａに露出して第１の端子電極３と電気的に接続されている。内部電極層１３ｍは、内部電極層１２と内部電極層２２との間のギャップGを間に挟んで内部電極層２１と対向し、更に、内部電極層１２，２２とそれぞれ対向している。このため、内部電極層１３ｍは、第１の副容量形成部３２と第２の副容量形成部３３との形成に寄与している。
【００５４】
内部電極層２４ｍ，２４ｎは、積層方向に隣り合って配置され、その端部は、端面２ｂに露出して第２の端子電極４と電気的に接続されている。内部電極層２４ｎは、内部電極層１５と内部電極層２５との間のギャップGを間に挟んで内部電極層１６と対向し、更に、内部電極層１５，２５とそれぞれ対向している。このため、内部電極層２４ｎは、第１の副容量形成部３５と第２の副容量形成部３６との形成に寄与している。
【００５５】
内部電極層１３ｎと内部電極層２４ｍとは、互いに対向し、その間の領域が主容量形成部３１である。
【００５６】
第１実施形態に係る積層コンデンサＣ１では、８つの内部電極層１２，１３，１５，１６，２１，２２，２４，２５に電流がながれるように構成されている。これに対して、本実施形態に係る積層コンデンサＣ４では、主容量形成部３１に寄与する内部電極層１３ｎと、第１及び第２の副容量形成部３２，３３に寄与する内部電極層１３ｍとが同極の端子電極（第１の端子電極３）に電気的に接続されると共に隣り合って配置されている。また、主容量形成部３１に寄与する内部電極層２４ｍと、第１及び第２の副容量形成部３５，３６に寄与する内部電極層２４ｎとが同極の端子電極（第２の端子電極４）に電気的に接続されると共に隣り合って配置されている。このため、積層コンデンサＣ４は、１０層の内部電極層１２，１３ｍ，１３ｎ，１５，１６，２１，２２，２４ｍ，２４ｎ，２５に電流がながれるように構成されている。よって、積層コンデンサＣ４では、積層コンデンサＣ１より電流が流れる内部電極層の数が多くなるので、静電容量はそのままで、Ｑ値を更に高くできる。
【００５７】
（第５実施形態）
図１０に示す第５実施形態に係る積層コンデンサＣ５は、内部電極層１１〜１６，２１〜２６に替えて、内部電極層５１〜５６，６１〜６６を備える。
【００５８】
内部電極層５１〜５６は、側面２ｃ側から順に配置され、端部が素体２の端面２ａに露出し、第１の端子電極３と電気的且つ機械的に接続されている。内部電極層６１〜６６は側面２ｃ側から順に配置され、端部が素体２の端面２ｂに露出し、第２の端子電極４と電気的且つ機械的に接続されている。
【００５９】
内部電極層５１と内部電極層６１とは、同一層に離間して配置されている。同様に、内部電極層５２と内部電極層６２、内部電極層５３と内部電極層６３、内部電極層５４と内部電極層６４、内部電極層５５と内部電極層６５、内部電極層５６と内部電極層６６が、それぞれ同一層に離間して配置されている。同一層に配置された内部電極層５１〜５６，６１〜６６同士のギャップＧの距離は、同程度である。
【００６０】
内部電極層５１〜５６，６１〜６６は、素体２において、静電容量を発生する主容量形成部７１と第１〜第４の副容量形成部７２〜７９が形成されるように配置されている。主容量形成部７１によって発揮される静電容量は、第１〜第４の副容量形成部７２〜７９によって発揮される静電容量より大きい。なお、図１０において、ハッチングを施した領域が、主容量形成部７１と第１〜第４の副容量形成部７２〜７９とを示している。
【００６１】
具体的に主容量形成部７１と第１〜第４の副容量形成部７２〜７９を形成する内部電極層５１〜５６，６１〜６６の配置について説明する。主容量形成部７１は、内部電極層５３と内部電極層６４とによって挟まれている。内部電極層５３と内部電極層６４とは、素体２の側面２ｃと側面２ｄとの間の中ほどに配置され、異極の端子電極にそれぞれ接続されている。この内部電極層５３と内部電極層６４とは、互いに積層方向に対向する電極部分の面積が比較的大きくなるように配置されている。
【００６２】
第１〜第４の副容量形成部７２〜７５は、内部電極層５１，５２，６２〜６４によって形成されている。内部電極層５２，６２は、異極の端子電極に接続されると共に、同一層にギャップＧを空けて配置されている。異極の端子電極に接続された内部電極層５１と内部電極層６３とは、内部電極層５２と内部電極層６２との間のギャップＧを挟んで互いに対向している。また、内部電極層５１は、内部電極層５２と内部電極層６２との双方と対向し、内部電極層６３は、内部電極層５２と内部電極層６２との双方と対向している。
【００６３】
第１の副容量形成部７２は、互いに対向する内部電極層５１と内部電極層６３とによって挟まれている。第２の副容量形成部７３は、互いに対向する内部電極層５２と内部電極層６３とによって挟まれている。第３の副容量形成部７４は、互いに対向する内部電極層５１と内部電極層６２とによって挟まれている。
【００６４】
主容量形成部７１の形成に寄与する内部電極層５３と、第１及び第２の副容量形成部７２，７３の形成に寄与する内部電極層６３とが、異極の端子電極に接続されると共にギャップＧを空けて配置されている。このため、内部電極層５２と内部電極層６４とが、内部電極層５３と内部電極層６３との間のギャップＧを挟んで対向し、第４の副容量形成部７５を形成している。
【００６５】
第１〜第４の副容量形成部７６〜７９は、内部電極層５３〜５５，６５，６６によって形成されている。内部電極層５５，６５は、異極の端子電極に接続されると共に、同一層にギャップＧを空けて配置されている。異極の端子電極に接続された内部電極層５４と内部電極層６６とは、内部電極層５５と内部電極層６５との間のギャップＧを挟んで互いに対向している。また、内部電極層５４は、内部電極層５５と内部電極層６５との双方と対向し、内部電極層６６は、内部電極層５５と内部電極層６５との双方と対向している。
【００６６】
第１の副容量形成部７６は、互いに対向する内部電極層５４と内部電極層６６とによって挟まれている。第２の副容量形成部７７は、互いに対向する内部電極層５４と内部電極層６５とによって挟まれている。第３の副容量形成部７８は、互いに対向する内部電極層５５と内部電極層６６とによって挟まれている。
【００６７】
主容量形成部７１の形成に寄与する内部電極層６４と、第１及び第２の副容量形成部７６，７７の形成に寄与する内部電極層５４とが、異極の端子電極に接続されると共にギャップＧを空けて配置されている。このため、内部電極層５３と内部電極層６５とが、内部電極層５４と内部電極層６４との間のギャップＧを挟んで対向し、第４の副容量形成部７９を形成している。
【００６８】
以上説明した積層コンデンサＣ５は、静電容量を発生する部分として、主容量形成部７１だけでなく第１〜第４の副容量形成部７２〜７９を有する。このために、１０層の内部電極層５１〜５５，６２〜６６に電流が流れるので、抵抗値を小さくでき、Q値を高くできる。
【００６９】
また、本実施形態の積層コンデンサＣ５は、第１〜第３の副容量形成部７２〜７４が、異極の端子電極に接続されると共に同一層に離間して配置された内部電極層５２，６２と、異極の端子電極に接続されると共に同一層に配置された内部電極層５２，６２同士の間のギャップＧを挟んで互いに対向し、且つ、同一層に配置された内部電極層５２，６２同士と双方が対向する内部電極層５１，６３と、によって形成されている。これにより、同一層に配置された内部電極層５２，６２が、端面２ａ又は２ｂ側にずれた場合、第２及び第３の副容量形成部７３，７４のいずれか一方の静電容量が小さくなるものの、他方の静電容量が大きくなるので、第１〜第３の副容量形成部７２〜７４に発生する静電容量の和の変化を抑制できる。よって、静電容量のばらつきを抑制できる。
【００７０】
本実施形態の積層コンデンサＣ５は、第１〜第３の副容量形成部７６〜７８が、異極の端子電極に接続されると共に同一層に離間して配置された内部電極層５５，６５と、異極の端子電極に接続されると共に同一層に配置された内部電極層５５，６５同士の間のギャップＧを挟んで互いに対向し、且つ、同一層に配置された内部電極層５５，６５同士と双方が対向する内部電極層５４，６６と、によって形成されている。これにより、同一層に配置された内部電極層５５，６５が、端面２ａ又は２ｂ側にずれた場合、第２及び第３の副容量形成部７７，７８のいずれか一方の静電容量が小さくなるものの、他方の静電容量が大きくなるので、第１〜第３の副容量形成部７６〜７８に発生する静電容量の和の変化を抑制できる。よって、静電容量のばらつきを抑制できる。
【００７１】
また、主容量形成部７１の形成に寄与する内部電極層５３と、第１及び第２の副容量形成部７２，７３の形成に寄与する内部電極層６３が、異極の端子電極に接続されると共に同一層にギャップＧを持って配置されている。このため、同一層に配置された内部電極層５３，６３が、端面２ａ又は２ｂ側にずれた場合、主容量形成部７１と第２の副容量形成部７３とのいずれか一方の静電容量が小さくなっても他方の静電容量が大きくなるので、積層コンデンサＣ５において発生する静電容量の和の変化を抑制できる。よって、静電容量のばらつきを抑制できる。
【００７２】
また、主容量形成部７１の形成に寄与する内部電極層６４と、第１及び第２の副容量形成部７６，７７の形成に寄与する内部電極層５４が、異極の端子電極に接続されると共にギャップＧを持って配置されている。このため、同一層に配置された内部電極層５４，６４が、端面２ａ又は２ｂ側にずれた場合、主容量形成部７１と第２の副容量形成部７７とのいずれか一方の静電容量が小さくなっても他方の静電容量が大きくなるので、積層コンデンサＣ５において発生する静電容量の和の変化を抑制できる。よって、静電容量のばらつきを抑制できる。
【００７３】
特に、積層コンデンサＣ５では、第２の副容量形成部７３を形成する内部電極層５２と内部電極層６３との間の距離と、第３の副容量形成部７４を形成する内部電極層５１と内部電極層６２との間の距離は、同程度である。このため、同一層に配置された内部電極層５２，６２が、端面２ａ又は端面２ｂ側にずれた場合、第２及び第３の副容量形成部７３，７４のいずれか一方の静電容量が小さくなった分だけ、他方の静電容量が大きくなる。従って、第１〜第３の副容量形成部７２〜７４に発生する静電容量の和を一定に保つことが可能になり、更に静電容量のばらつきを抑制できる。
【００７４】
また、積層コンデンサＣ５では、第２の副容量形成部７３を形成する内部電極層５２と内部電極層６３との間の距離と、主容量形成部７１を形成する内部電極層５３と内部電極層６４との間の距離は、同程度である。このため、同一層に配置された内部電極層５３，６３が、端面２ａ又は端面２ｂ側にずれた場合、主容量形成部７１と第２の副容量形成部７３とのいずれか一方の静電容量が小さくなった分だけ、他方の静電容量が大きくなる。従って、積層コンデンサＣ５における静電容量を一定に保つことが可能になり、更に静電容量のばらつきを抑制できる。
【００７５】
また、積層コンデンサＣ５では、第２の副容量形成部７７を形成する内部電極層５４と内部電極層６５との間の距離と、第３の副容量形成部７８を形成する内部電極層５５と内部電極層６６との間の距離は、同程度である。このため、同一層に配置された内部電極層５５，６５が、端面２ａ又は端面２ｂ側にずれた場合、第２及び第３の副容量形成部７７，７８のいずれか一方の静電容量が小さくなった分だけ、他方の静電容量が大きくなる。従って、第１〜第３の副容量形成部７６〜７８に発生する静電容量の和を一定に保つことが可能になり、更に静電容量のばらつきを抑制できる。
【００７６】
また、積層コンデンサＣ５では、第２の副容量形成部７７を形成する内部電極層５４と内部電極層６５との間の距離と、主容量形成部７１を形成する内部電極層５３と内部電極層６４との間の距離は、同程度である。このため、同一層に配置された内部電極層５４，６４が、端面２ａ又は端面２ｂ側にずれた場合、主容量形成部７１と第２の副容量形成部７７とのいずれか一方の静電容量が小さくなった分だけ、他方の静電容量が大きくなる。従って、積層コンデンサＣ５における静電容量を一定に保つことが可能になり、更に静電容量のばらつきを抑制できる。
【００７７】
このように静電容量のばらつきを抑制できるので、積層コンデンサＣ５の静電容量が小さく、許容可能な静電容量の公差が小さい場合であっても、静電容量のばらつきを許容可能な静電容量の公差内におさめることができる。
【００７８】
本発明は、上記第１〜第５実施形態に限定されるものではなく、種々の変形が可能である。例えば、積層方向に隣り合う内部電極層同士の間の距離は、同程度としたが、異なっていてもよい。
【図面の簡単な説明】
【００７９】
【図１】第１実施形態に係る積層コンデンサの概略斜視図である。
【図２】第１実施形態に係る積層コンデンサの断面構成を説明するための図である。
【図３】第１実施形態に係る積層コンデンサが備える素体の断面構成を説明するための図である。
【図４】第１実施形態に係る積層コンデンサの製造方法を説明するための図である。
【図５】第１実施形態に係る積層コンデンサの製造過程において形成される積層体の断面構成を説明するための図である。
【図６】第１実施形態に係る積層コンデンサの効果を説明するための図である。
【図７】第２実施形態に係る積層コンデンサの断面構成を説明するための図である。
【図８】第３実施形態に係る積層コンデンサの断面構成を説明するための図である。
【図９】第４実施形態に係る積層コンデンサの断面構成を説明するための図である。
【図１０】第５実施形態に係る積層コンデンサの断面構成を説明するための図である。
【符号の説明】
【００８０】
Ｃ１〜Ｃ５…積層コンデンサ、２…素体、１１〜１６，２１〜２６５１〜５６，６１〜６６…内部電極層、３１，７１…主容量形成部、３２，３５，７２，７６…第１の副容量形成部、３３，３６，７３，７７…第２の副容量形成部、３４，３７，７４，７８…第３の副容量形成部、Ｇ…ギャップ。
【図１】
2010034308.tif 000003
【図２】
2010034308.tif 000004
【図３】
2010034308.tif 000005
【図４】
2010034308.tif 000006
【図５】
2010034308.tif 000007
【図６】
2010034308.tif 000008
【図７】
2010034308.tif 000009
【図８】
2010034308.tif 000010
【図９】
2010034308.tif 000011
【図１０】
2010034308.tif 000012