(57)【要約】【課題】抵抗率の低い導電性に優れた透明導電膜を得ることができ、量産ラインに容易に用いることができる透明導電膜を提供する。【解決手段】本発明の透明導電膜９は、インジウム−スズ酸化膜９ａ又はインジウム−亜鉛酸化膜９ｃ、アルミニウム−ニッケル合金膜９ｂ及びインジウム−スズ酸化膜９ａ又はインジウム−亜鉛酸化膜９ｃが順次積層された３層構造からなることを特徴とする。【選択図】図４
2010086710.tif 000002
【特許請求の範囲】
【請求項１】
インジウム−スズ酸化膜又はインジウム−亜鉛酸化膜、アルミニウム−ニッケル合金膜
及びインジウム−スズ酸化膜又はインジウム−亜鉛酸化膜が順次積層された３層構造から
なることを特徴とする透明導電膜。
【請求項２】
前記アルミニウム−ニッケル合金膜の膜厚は、２０ｎｍ以下であることを特徴とする請
求項１に記載の透明導電膜。
【請求項３】
インジウム−スズ酸化膜又はインジウム−亜鉛酸化膜、アルミニウム−ニッケル合金膜
及びインジウム−スズ酸化膜又はインジウム−亜鉛酸化膜が順次積層された３層構造から
なる透明導電膜を形成した後、
アニール処理を行うことを特徴とする透明導電膜の製造方法。
【請求項４】
請求項１又は２に記載の透明導電膜を電極として備えていることを特徴とする表示装置
。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、透明導電膜、透明導電膜の製造方法及び表示装置に関するものである。
【背景技術】
【０００２】
従来、透明導電膜としてはインジウム−スズ酸化物ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏ
ｘｉｄｅ）が知られている。ＩＴＯは、液晶パネル等の表示装置において、画素電極や共
通電極等の電極材料として広く用いられている。しかしながら、表示装置の高性能化に伴
い、より早い動作速度が求められており、抵抗率の低い導電性に優れた透明導電膜が要望
されている。
【０００３】
このような要求に応えるための技術が検討されており、例えば特許文献1は、透明導電
膜の構造が、インジウム−スズ酸化膜、銀膜及びインジウム−スズ酸化膜の３層構造から
なり、真空下にて２００〜５００℃で熱処理したものとし、抵抗率の低い透明導電膜を得
る技術を開示している。このように、ＩＴＯと積層して低抵抗率化を図る金属膜としては
、ＩＴＯと連続スパッタする際に表面が酸化されることなく、ＩＴＯとの積層界面で電気
的な接続が確保される銀膜が用いられている。
【特許文献１】特開平７−１１４８４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１では、銀膜を介在させた透明導電膜が、例えば液晶パネル等
の表示装置の電極材料として用いられる場合に、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎ
ｓｉｓｔｏｒ）アレイ基板の製造工程において銀系材料は加工や品質管理が困難であるこ
とから、標準的な製造工程に組み込み難く、量産ラインで用いることが困難であった。
【０００５】
本発明はこのような事情に鑑みてなされたものであって、抵抗率の低い導電性に優れた
透明導電膜を得ることができ、量産ラインに容易に用いることができる透明導電膜を提供
することを目的とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決するため、本発明の透明導電膜は、インジウム−スズ酸化膜又はイン
ジウム−亜鉛酸化膜、アルミニウム−ニッケル合金膜及びインジウム−スズ酸化膜又はイ
ンジウム−亜鉛酸化膜が順次積層された３層構造からなることを特徴とする。
この構成によれば、ＩＴＯ膜とＩＴＯ膜の間に、ＩＴＯと積層して電気的接続が可能と
なるニッケル（Ｎｉ）が添加されたアルミニウム（Ａｌ）合金材料を用いているので、抵
抗率の低い導電性に優れた透明導電膜を得ることが可能となる。具体的には、製造プロセ
ス中でアルミニウム−ニッケル（Ａｌ−Ｎｉ）合金膜表面に酸化皮膜（アルミナ（Ａｌ２
Ｏ３））が形成されたとしても、Ｎｉ析出物がＡｌ２Ｏ３を突き抜けてＩＴＯ膜とコンタ
クトするので、低抵抗率化を図ることが可能となる。また、ＴＦＴアレイ基板の製造工程
でゲート配線やソース配線にＡｌ系合金が用いられる場合、従来の銀系材料は標準的な製
造工程に組み込み難いのに比べて、合金材料としてＡｌを主成分としたＡｌ系合金を用い
ているので、標準的な製造工程に組み込み易く、量産ラインで用いることが容易である。
なお、ＩＺＯ（アイゼットオー（登録商標）、インジウム−亜鉛酸化物）をＩＴＯの代わ
りに用いても、上述した効果がある。
【０００７】
本発明においては、前記アルミニウム−ニッケル合金膜の膜厚は、２０ｎｍ以下である
ことが望ましい。
この構成によれば、ＩＴＯ膜と積層した状態で、任意の透過率を得ることができる。一
方、Ａｌ−Ｎｉ合金膜の膜厚が２０ｎｍを超えると、光の反射、吸収が大きくなって透過
率が低下してしまう惧れがある。
【０００８】
本発明の透明導電膜の製造方法は、インジウム−スズ酸化膜又はインジウム−亜鉛酸化
膜、アルミニウム−ニッケル合金膜及びインジウム−スズ酸化膜又はインジウム−亜鉛酸
化膜が順次積層された３層構造からなる透明導電膜を形成した後、アニール処理を行うこ
とが望ましい。
この製造方法によれば、アニール処理により、Ａｌ−Ｎｉ合金膜のＡｌに固溶している
Ｎｉが確実に析出し、ＮｉがＡｌ−Ｎｉ合金膜表面の酸化皮膜（Ａｌ２Ｏ３）から突出し
てＩＴＯ膜と確実にコンタクトするので、格段に低抵抗率化を図ることが可能となる。ま
た、アニール処理により、電気担体である電子の流れを阻害する空孔、転位、結晶粒界等
の欠陥が除去されるので、電気が流れ易くなり格段に抵抗率の低い導電性に優れた透明導
電膜を得ることが可能となる。
【０００９】
本発明の表示装置は、前述した本発明の透明導電膜を電極として備えていることを特徴
とする。
この構成によれば、動作速度の早い、高性能な表示装置が提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、
本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思
想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやす
くするために、実際の構造と各構造における縮尺や数等が異なっている。
【００１１】
本発明の透明導電膜を備えた液晶表示装置１００の全体構成を図１及び図２を参照して
説明する。図１は、ＴＦＴアレイ基板１０を含むＴＦＴアレイ基板１０上に形成された各
構成要素を対向基板２０の側から見た平面図である。また、図２は、対向基板２０を含め
て示す図１のＡ−Ａ線に沿う断面図である。なお、液晶表示装置１００の各構成部材にお
ける液晶層５０側を内側と呼び、その反対側を外側と呼ぶことにする。
【００１２】
図１に示すように、本実施形態の液晶表示装置１００は、ＴＦＴアレイ基板１０と対向
基板２０とがシール材５１によって貼り合わされている。このシール材５１によって区画
された領域内に液晶層５０が封入されている。シール材５１の一部には液晶を注入する注
入口５４が設けられている。注入口５４は封止材５５により封止されている。シール材５
１の形成領域の内側の領域には、遮光性材料からなる遮光膜（周辺見切り）５３が形成さ
れている。
【００１３】
シール材５１の外側の領域（図中下辺側）には、データ線駆動回路１０１と、図示略の
フレキシブル基板に形成された電源回路に接続するための端子部１０２がＴＦＴアレイ基
板１０の一辺に沿って形成されている。この一辺に隣接する二辺に沿って走査線駆動回路
１０４が形成されている。ＴＦＴアレイ基板１０の残る一辺（図中上辺側）には、画像表
示領域の両側に設けられた走査線駆動回路１０４の間を接続するための複数の引き回し配
線１０５が設けられている。
【００１４】
また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１
０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そし
て、図２に示すように、図１に示したシール材５１と略同じ輪郭を有する対向基板２０が
、このシール材５１によりＴＦＴアレイ基板１０に固着されている。
【００１５】
また、図２に示すように、ＴＦＴアレイ基板１０の上面には、複数の画素スイッチング
素子（ＴＦＴ）３０が形成されている。各々のＴＦＴ３０は、画像表示領域を構成するマ
トリクス状に形成された複数の画素に対応して電気的に接続されている。このＴＦＴ３０
の詳細については、後述する。
【００１６】
次に、図３に基づいて、本実施形態の液晶表示装置１００の断面構造について説明する
。図３は、図２に示した断面構造の一部を拡大して示した部分断面図である。
【００１７】
図３に示すように、液晶表示装置１００は、一対の基板を有している。一方の基板はＴ
ＦＴアレイ基板１０であり、このＴＦＴアレイ基板１０に対向配置される他方の基板は対
向基板２０である。ＴＦＴアレイ基板１０は、例えば石英やガラス等の透光性材料から構
成されている。また、対向基板２０は、例えば石英やガラス等の透光性材料から構成され
ている。
【００１８】
ＴＦＴアレイ基板１０には、ＩＴＯ膜９ａ、Ａｌ−Ｎｉ合金膜９ｂ及びＩＴＯ膜９ａの
３層構造からなる画素電極（透明導電膜）９が設けられている。ＴＦＴアレイ基板１０上
の各画素電極９に隣接する位置に、各画素電極９をスイッチング制御するＴＦＴ３０が設
けられている。ＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造
を有しており、走査線３ａと、この走査線３ａからの電界によりチャネルが形成される半
導体層１のチャネル領域１ａと、走査線３ａと半導体層１とを絶縁するゲート絶縁膜２と
、データ線６ａと、半導体層１の低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃと、
半導体層１の高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅと、を備えている。
【００１９】
また、走査線３ａ上、ゲート絶縁膜２上を含むＴＦＴアレイ基板１０上には、高濃度ソ
ース領域１ｄへ通じるソースコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるド
レインコンタクトホール８が各々形成された第１層間絶縁膜４が形成されている。つまり
、データ線６ａは、第１層間絶縁膜４を貫通するソースコンタクトホール５を介して高濃
度ソース領域１ｄに電気的に接続されている。さらに、データ線６ａ上及び第１層間絶縁
膜４上には、高濃度ドレイン領域１ｅへ通じるドレインコンタクトホール８が形成された
第２層間絶縁膜７が形成されている。つまり、高濃度ドレイン領域１ｅは、第１層間絶縁
膜４及び第２層間絶縁膜７を貫通するドレインコンタクトホール８を介して画素電極９に
電気的に接続されている。
【００２０】
また、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、
半導体層１を延設して第１蓄積容量電極１ｆとし、さらにこれらに対向する容量線３ｂの
一部を第２蓄積容量電極とすることにより、蓄電容量７０が形成されている。
【００２１】
また、ＴＦＴアレイ基板１０表面の各ＴＦＴ３０に対応する位置には、遮光膜１１が設
けられている。遮光膜１１と複数のＴＦＴ３０との間には、ＴＦＴ３０を構成する半導体
層１を遮光膜１１から電気的に絶縁するための絶縁体層１２が設けられている。絶縁体層
１２は、例えば酸化シリコンや窒化シリコンから構成されている。また、ＴＦＴアレイ基
板１０に遮光膜１１を設けるのに加えて、コンタクトホール１３を介して遮光膜１１は、
容量線３ｂに電気的に接続するように構成されている。
【００２２】
また、ＴＦＴアレイ基板１０の液晶層５０側の最表面、すなわち、画素電極９及び第２
層間絶縁膜７上には、電圧無印加時における液晶層５０内の液晶分子の配向を制御する配
向膜４０が形成されている。
【００２３】
対向基板２０には、ＴＦＴアレイ基板１０上のデータ線６ａ、走査線３ａ、ＴＦＴ３０
の形成領域に対向する領域、すなわち各画素部の開口領域以外の領域にブラックマトリク
ス層２３が設けられている。また、ブラックマトリクス層２３上を含む対向基板２０上に
は、その全面に亘って共通電極２１が設けられている。共通電極２１は、例えばＩＴＯ等
の透明導電性材料から構成されている。また、共通電極２１が形成された対向基板２０の
液晶層５０側には、電圧無印加時における液晶層５０内の液晶分子の配向を制御する配向
膜６０が形成されている。
【００２４】
上述したように、本実施形態においては、画素電極９に適用されているＩＴＯ膜９ａ、
Ａｌ−Ｎｉ合金膜９ｂ及びＩＴＯ膜９ａの３層構造からなる透明導電膜９の構造が特に特
徴的なものとなっている。以下、図４に基づいて、透明導電膜９の構造及びその製造方法
について説明する。なお、図４は、透明導電膜９を拡大して示した部分断面図である。
【００２５】
先ず、図４（ａ）に示すように、例えばガラスからなる下地基板８０上に、ＩＴＯを形
成材料に用いて、ＩＴＯ膜９ａを成膜する。成膜方法は、例えばスパッタリング法を用い
ることができる。また、ＩＴＯ膜９ａの膜厚Ｄａは、例えば２０ｎｍ程度とするのがよい
。
【００２６】
次に、図４（ｂ）に示すように、ＩＴＯ膜９ａ上にＡｌ−Ｎｉ合金を形成材料に用いて
、Ａｌ−Ｎｉ合金膜９ｂを成膜する。成膜方法は、例えばスパッタリング法を用いること
ができる。また、Ａｌ−Ｎｉ合金膜９ｂの膜厚Ｄｂとしては、２０ｎｍ以下、特に５ｎｍ
程度に設定するのが望ましい。
【００２７】
次に、図４（ｃ）に示すように、Ａｌ−Ｎｉ合金膜９ｂ上にＩＴＯを形成材料に用いて
、ＩＴＯ膜９ａを成膜する。成膜方法は、例えばスパッタリング法を用いることができる
。また、ＩＴＯ膜９ａの膜厚Ｄａは、例えば２０ｎｍ程度とするのがよい。このようにし
て、下地基板８０上に、ＩＴＯ膜９ａ、Ａｌ−Ｎｉ合金膜９ｂ、ＩＴＯ膜９ａがこの順に
積層した３層構造からなる透明導電膜９が形成される。
【００２８】
次に、図４（ｄ）に示すように、３層構造からなる透明導電膜９を形成した後、アニー
ル処理を行う。アニール処理は、例えば大気雰囲気や窒素雰囲気中で、温度２２０℃、保
持時間６０ｍｉｎの条件で行うのが好ましい。
【００２９】
このアニール処理により、Ａｌ−Ｎｉ合金膜９ｂのＡｌに固溶しているＮｉが析出し、
ＮｉがＡｌ−Ｎｉ合金膜９ｂ表面の酸化皮膜（Ａｌ２Ｏ３）から突出してＩＴＯ膜９ａと
導通する。また、アニール処理により、電気担体である電子の流れを阻害する空孔、転位
、結晶粒界等の欠陥が除去される。
【００３０】
次に、従来のフォトリソグラフィ技術、ウエットエッチング法を用いてパターニングす
る。このとき、例えばシュウ酸系のエッチング液を用いることで、パターン加工すること
ができる。以上の工程を経ることにより、抵抗率の低い導電性に優れた透明導電膜９が形
成される。
【００３１】
本実施形態の透明導電膜９の構成によれば、ＩＴＯ膜９ａとＩＴＯ膜９ａの間に、ＩＴ
Ｏと積層して電気的接続が可能となるＮｉが添加された合金材料を用いているので、抵抗
率の低い導電性に優れた透明導電膜９を得ることが可能となる。具体的には、製造プロセ
ス中でＡｌ−Ｎｉ合金膜９ｂ表面に酸化皮膜（Ａｌ２Ｏ３）が形成されたとしても、Ｎｉ
析出物がＡｌ２Ｏ３を突き抜けてＩＴＯ膜９ａとコンタクトするので、低抵抗率化を図る
ことが可能となる。また、ＴＦＴアレイ基板１０の製造工程でゲート配線やソース配線に
Ａｌ系合金が用いられる場合、従来の銀系材料は標準的な製造工程に組み込み難いのに比
べて、合金材料としてＡｌを主成分としたＡｌ系合金を用いているので、標準的な製造工
程に組み込み易く、量産ラインで用いることが容易である。なお、ＩＺＯをＩＴＯの代わ
りに用いても、上述した効果がある。
【００３２】
また、この構成によれば、Ａｌ−Ｎｉ合金膜９ｂの膜厚Ｄｂは、２０ｎｍ以下なので、
ＩＴＯ膜９ａと積層した状態で、任意の透過率を得ることができる。一方、Ａｌ−Ｎｉ合
金膜９ｂの膜厚が２０ｎｍを超えると、光の反射、吸収が大きくなって透過率が低下して
しまう惧れがある。
【００３３】
また、この製造方法によれば、アニール処理により、Ａｌ−Ｎｉ合金膜９ｂのＡｌに固
溶しているＮｉが確実に析出し、ＮｉがＡｌ−Ｎｉ合金膜９ｂ表面の酸化皮膜（Ａｌ２Ｏ
３）から突出してＩＴＯ膜９ａと確実にコンタクトするので、格段に低抵抗率化を図るこ
とが可能となる。また、アニール処理により、電気担体である電子の流れを阻害する空孔
、転位、結晶粒界等の欠陥が除去されるので、電気が流れ易くなり格段に抵抗率の低い導
電性に優れた透明導電膜９を得ることが可能となる。
【００３４】
なお、本実施形態の透明導電膜９は、画素電極９に採用されているが、これに限らず、
画素電極９に加えて共通電極２１に採用されていてもよい。これにより、抵抗率の低い導
電性に優れた共通電極２１を得ることが可能となる。
【００３５】
なお、本実施形態の透明導電膜９の構成は、ＩＴＯを形成材料に用いたＩＴＯ膜９ａと
ＩＴＯ膜９ａの間に、Ａｌ−Ｎｉ合金膜９ｂを挟む構成としているが、ＩＺＯを形成材料
に用いた後述するＩＺＯ膜（インジウム−亜鉛酸化膜）９ｃをＩＴＯ膜９ａの代わりに用
いてもよい。
【００３６】
なお、本実施形態の製造方法では、一般的なスパッタリング法を用いているが、これに
限らず、連続スパッタリング法（連続スパッタ）を用いてもよい。連続スパッタを用いれ
ば、ターゲットを切り換えるのみで成膜できるので、製造工程が単純になり格段に製造効
率を高めることができる。
【００３７】
（透明導電膜の変形例）
次に、上記実施形態で示した図４に基づいて、ＩＴＯ膜９ａの代わりにＩＺＯ膜９ｃを
用いた場合の透明導電膜９の構造及びその製造方法について説明する。また、ＩＴＯ膜９
ａを用いた場合と同様の要素には同一の記号を付し、詳細な説明を省略する。
【００３８】
先ず、図４（ａ）に示すように、例えばガラスからなる下地基板８０上に、ＩＺＯを形
成材料に用いて、ＩＺＯ膜９ｃを成膜する。また、ＩＺＯ膜９ｃの膜厚Ｄｃは、例えば２
０ｎｍ程度とするのがよい。
【００３９】
次に、図４（ｂ）に示すように、ＩＺＯ膜９ｃ上にＡｌ−Ｎｉ合金膜９ｂを成膜する。
また、Ａｌ−Ｎｉ合金膜９ｂの膜厚Ｄｂとしては、２０ｎｍ以下、特に１０ｎｍ程度に設
定するのが望ましい。
【００４０】
次に、図４（ｃ）に示すように、Ａｌ−Ｎｉ合金膜９ｂ上にＩＺＯを形成材料に用いて
、ＩＺＯ膜９ｃを成膜する。また、ＩＺＯ膜９ｃの膜厚Ｄｃは、例えば２０ｎｍ程度とす
るのがよい。このようにして、下地基板８０上に、ＩＺＯ膜９ｃ、Ａｌ−Ｎｉ合金膜９ｂ
、ＩＺＯ膜９ｃがこの順に積層した３層構造からなる透明導電膜９が形成される。
【００４１】
次に、図４（ｄ）に示すように、３層構造からなる透明導電膜９を形成した後、アニー
ル処理を行う。
【００４２】
次に、従来のフォトリソグラフィ技術、ウエットエッチング法を用いてパターニングす
る。このとき、例えば燐酸−硝酸−酢酸系のエッチング液を用いることで、パターン加工
することができる。以上の工程を経ることにより、抵抗率の低い導電性に優れた透明導電
膜９が形成される。
【００４３】
本変形例の構成によれば、ＩＺＯ膜９ｃとＩＺＯ膜９ｃの間に、ＩＺＯと積層して電気
的接続が可能となるＮｉが添加された合金材料を用いているので、抵抗率の低い透明導電
膜９を得ることが可能となる。
【００４４】
なお、本実施形態に係る表示装置として液晶表示装置１００を例示したが、本発明はこ
れに限定されず、プラズマディスプレイや有機ＥＬ（Ｅｌｅｃｔｒｏ-Ｌｕｍｉｎｅｓｃ
ｅｎｔ）ディスプレイ、電気泳動表示装置、電界放出ディスプレイ（ＦＥＤ（Ｆｉｅｌｄ
Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ））等の表示装置にも適用することができる。
そして、本発明の透明導電膜を電極として備えていることで、動作速度の早い、高性能
な表示装置が提供できる。
【実施例】
【００４５】
本発明者は、本発明の透明導電膜の効果を実証する実験を行った。以下、この実験結果
について説明する。
（実験例）
先ず、比較例として、従来、画素電極や共通電極に用いられているＩＴＯ単層の透明導
電膜を挙げる。本例では、アモルファスＩＴＯ（α‐ＩＴＯ）の単層の透明導電膜を用い
た。ガラスからなる下地基板上に、α‐ＩＴＯを形成材料に用いて、スパッタリング法に
よりα‐ＩＴＯ膜を成膜した。ＩＴＯ膜の膜厚は、５０ｎｍ程度とした。
次に、実施例として、本実施形態の透明導電膜と同じく３層構造からなる透明導電膜を
挙げる。本例では、α‐ＩＴＯ膜、Ａｌ−Ｎｉ合金膜及びα‐ＩＴＯ膜の３層構造の透明
導電膜を挙げる。先ず、ガラスからなる下地基板上に、α‐ＩＴＯを形成材料に用いて、
スパッタリング法によりα‐ＩＴＯ膜を成膜した。ＩＴＯ膜の膜厚は、２０ｎｍ程度とし
た。次に、α‐ＩＴＯ膜上にＡｌ−Ｎｉ合金を形成材料に用いて、スパッタリング法によ
りＡｌ−Ｎｉ合金膜を成膜した。Ａｌ−Ｎｉ合金膜の膜厚は、５ｎｍ程度とした。次に、
Ａｌ−Ｎｉ合金膜上にα‐ＩＴＯを形成材料に用いて、スパッタリング法によりα‐ＩＴ
Ｏ膜を成膜した。α‐ＩＴＯ膜の膜厚は、２０ｎｍ程度とした。このようにして、ＩＴＯ
膜、Ａｌ−Ｎｉ合金膜、ＩＴＯ膜がこの順に積層した総膜厚４５ｎｍ程度の３層構造の透
明導電膜を形成した。次に、３層構造の透明導電膜を形成した後、アニール処理を行った
。アニール処理は、アルゴンガス雰囲気で、温度２２０℃、保持時間６０ｍｉｎの条件で
行った。
このように作製した２種類の透明導電膜の性能について調べた。その結果を表１に示す
。
【００４６】
【表１】
2010086710.tif 000003
【００４７】
表１の結果から、波長４５０ｎｍの光における透過率は、単層の透明導電膜が８０％程
度であるのに対し、３層構造の透明導電膜が７０％程度である。ここで、３層構造の透明
導電膜の透過率は、単層の透明導電膜の透過率よりも１０％程度劣っているが、一般的に
積層構造の透過率としては７０％程度を確保できれば十分である。また、シート抵抗は、
単層の透明導電膜が３００Ω／ｓｑ程度であるのに対し、３層構造の透明導電膜が２００
Ω／ｓｑ程度である。ここで、３層構造の透明導電膜のシート抵抗は、単層の透明導電膜
のシート抵抗よりも１００Ω／ｓｑ程度低くなっている。
【００４８】
すなわち、３層構造の透明導電膜は、十分な透過率を確保しながら、単層の透明導電膜
に比べて、シート抵抗が約３分の２程度になっている。したがって、α‐ＩＴＯ膜、Ａｌ
−Ｎｉ合金膜及びα‐ＩＴＯ膜の３層構造の透明導電膜を用いることで、格段に低いシー
ト抵抗を得ることができることが判明した。
【図面の簡単な説明】
【００４９】
【図１】本発明の液晶表示装置の概略構成を示した平面図である。
【図２】図１のＡ−Ａ線に沿う液晶表示装置の断面図である。
【図３】図３の液晶表示装置の拡大断面図である。
【図４】透明導電膜を拡大して示した部分断面図である。
【符号の説明】
【００５０】
９…画素電極（透明導電膜）、９ａ…ＩＴＯ膜（インジウム−スズ酸化膜）、９ｂ…Ａｌ
−Ｎｉ合金膜（アルミニウム−ニッケル合金膜）、９ｃ…ＩＺＯ膜（インジウム−亜鉛酸
化膜）、１００…液晶表示装置（表示装置）
【図１】
2010086710.tif 000004
【図２】
2010086710.tif 000005
【図３】
2010086710.tif 000006
【図４】
2010086710.tif 000007