【手続補正書】
【提出日】平成17年3月31日(2005.3.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上の第１、第２、第３領域内にそれぞれバイポーラトランジスタ、ショットキーダイオード、抵抗素子が形成された半導体装置の製造方法であって、
（ａ）前記第１領域内に、前記バイポーラトランジスタを形成する工程、
（ｂ）前記第２領域内に、前記ショットキーダイオードの第１半導体層を形成する工程、（ｃ）前記第２領域内に、前記第１半導体層と電気的に接続された、前記ショットキーダイオードのオーミック電極を形成する工程、
（ｄ）前記第２領域内に、前記第１半導体層と接触するように、前記ショットキーダイオードのショットキー電極を形成し、
前記第３領域内に、前記抵抗素子の抵抗層を形成する工程、
を有し、
前記（ｄ）工程において、前記ショットキー電極と前記抵抗層は同一層からなることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法であって、前記（ｄ）工程において、前記ショットキー電極と前記抵抗層は同時に形成されることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法であって、前記バイポーラトランジスタは、ヘテロ接合型バイポーラトランジスタであることを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法であって、前記基板はＧａＡｓからなることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法であって、前記ショットキー電極および前記抵抗層はＷＳｉＮからなることを特徴とする半導体装置の製造方法。
【請求項６】
基板上の第１、第２、第３領域内にそれぞれバイポーラトランジスタ、ショットキーダイオード、抵抗素子が形成された半導体装置の製造方法であって、
（ａ）前記第１領域内に、前記バイポーラトランジスタのエミッタ層を形成する工程、
（ｂ）前記第１領域内に、前記エミッタ層の下に前記バイポーラトランジスタのべース層を形成する工程、
（ｃ）前記第１領域内に、前記ベース層の下に前記バイポーラトランジスタのコレクタ層を形成し、
前記第２領域内に、前記ショットキーダイオードの第１半導体層を形成する工程、
（ｄ）前記第２領域内に、前記第１半導体層と電気的に接続する、前記ショットキーダイオードのオーミック電極を形成する工程、
（ｅ）前記第２領域内に、前記第１半導体層と接触するように、前記ショットキーダイオードのショットキー電極を形成し、
前記第３領域内に、前記抵抗素子の抵抗層を形成する工程、
を有し、
前記（ｅ）工程において、前記ショットキー電極と前記抵抗層は同一層からなることを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法であって、前記ショットキーダイオードの前記第１半導体層と前記バイポーラトランジスタのコレクタ層は同一層からなることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法であって、前記第１領域と前記第２領域の間に分離用の溝が形成されていることを特徴とする半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法であって、前記バイポーラトランジスタはヘテロ接合型バイポーラトランジスタであり、
前記基板はＧａＡｓからなることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項６記載の半導体装置の製造方法であって、さらに、
（ｆ）前記バイポーラトランジスタの前記エミッタ層と電気的に接続する第１配線層と、 前記バイポーラトランジスタの前記ベース層と電気的に接続する第２配線層と、
前記パイポーラトランジスタの前記コレクタ層と電気的に接続する第３配線層と、
前記ショットキーダイオードの前記オーミック電極と電気的に接続する第４配線層と、
前記ショットキーダイオードの前記ショットキー電極と電気的に接続する第５配線層と、
前記抵抗素子の前記抵抗層と電気的に接続する第６および第７配線層と、
を形成する工程、
を含み、
前記第５、第６、第７配線層は同一層であることを特徴とする半導体装置の製造方法。
【請求項１１】
基板上に形成された、コレクタ層、コレクタ電極、メサ状ベース層、ベース電極、メサ状エミッタ層、エミッタ電極を有するヘテロ接合型バイポーラトランジスタを含む半導体装置の製造方法であって、
前記ベース電極を形成した後に、前記メサ状のベース層を形成することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法であって、前記コレクタ層、前記メサ状ベース層、前記メサ状エミッタ層はＧａＡｓからなり、
前記ベース電極はＡｕからなることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１１記載の半導体装置の製造方法であって、前記半導体層にウェットエッチングを行うことで前記メサ状のベース層を形成することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１２記載の半導体装置の製造方法であって、前記ウェットエッチングの際に、前記ベース電極はエッチングマスクとして使用されることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１１記載の半導体装置の製造方法であって、前記基板上にショットキーダイオードおよび抵抗素子が形成されていることを特徴とする半導体装置の製造方法。
【請求項１６】
基板上に形成されたヘテロ接合型バイポーラトランジスタを含む半導体装置の製造方法であって、
（ａ）第１導電型を有する第１半導体層、前記第１導電型と反対の第２導電型を有し前記第１半導体層上に形成された第２半導体層、および前記第１導電型を有し前記第２半導体層上に形成された第３半導体層を含む基板を準備する工程、
（ｂ）前記第３半導体層上に、前記ヘテロ接合型バイポーラトランジスタのエミッタ電極を形成する工程、
（ｃ）前記第３半導体層を前記ヘテロ接合型パイポーラトランジスタのメサ状エミッタ層に加工する工程、
（ｄ）前記メサ状エミッタ層の外側に位置する前記第２半導体層上に、前記ヘテロ接合型バイポーラトランジスタのベース電極を形成する工程、
（ｅ）前記（ｄ）工程の後に、前記第２半導体層を前記ヘテロ接合型バイポーラトランジスタのメサ状ベース層に加工する工程、
を有することを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法であって、さらに、
（ｆ）前記メサ状ベース層の外側に位置する前記第１半導体層上に、前記ヘテロ接合型バイポーラトランジスタのコレクタ電極を形成する工程、
（ｇ）前記第１半導体層を前記ヘテロ接合型バイポーラトランジスタのメサ状コレクタ層に加工する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１７記載の半導体装置の製造方法であって、前記（ｅ）工程は、さらに、
（ｅ１）前記メサ状エミッタ層の上にホトレジストを形成する工程、
（ｅ２）ウェットエッチングにより、前記第２半導体層を前記ヘテロ接合型バイポーラトランジスタのメサ状ベース層に加工する工程、
からなることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１８記載の半導体装置の製造方法であって、前記（ｅ２）工程において、前記ベース電極および前記ホトレジストはエッチング用のマスクとして働くことを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１８記載の半導体装置の製造方法であって、前記第１、第２、第３半導体層はＧａＡｓからなり、
前記ベース電極はＡｕからなることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項１８記載の半導体装置の製造方法であって、前記メサ状コレクタ層は上部部分と下部部分からなり、
前記コレクタ電極は前記メサ状コレクタ層の前記下部部分に電気的に接続されることを特徴とする半導体装置の製造方法。
【請求項２２】
請求項１６記載の半導体装置の製造方法であって、前記基板上に、さらに、ショットキーダイオードと抵抗素子が形成されることを特徴とする半導体装置の製造方法。
【請求項２３】
基板上に形成されたヘテロ接合型バイポーラトランジスタを含む半導体装置の製造方法であって、
（ａ）基板を準備する工程、
（ｂ）前記基板上に、第１導電型を有する第１半導体層を形成する工程、
（ｃ）前記第１半導体層上に、前記第１導電型と反対の第２導電型を有する第２半導体層を形成する工程、
（ｄ）前記第２半導体層上に、前記第１導電型を有する第３半導体層を形成する工程、
（ｅ）前記第３半導体層上に、前記ヘテロ接合型バイポーラトランジスタのエミッタ電極を形成する工程、
（ｆ）前記第３半導体層を前記ヘテロ接合型バイポーラトランジスタのメサ状エミッタ層に加工する工程、
（ｇ）前記メサ状エミッタ層の外側に位置する前記第２半導体層上に前記ヘテロ接合型バイポーラトランジスタのベース電極を形成する工程、
（ｈ）前記（ｇ）工程の後、前記第２半導体層を前記ヘテロ接合型バイポーラトランジスタのメサ状ベース層に加工する工程、
を有することを特徴とする半導体装置の製造方法。
【請求項２４】
請求項２３記載の半導体装置の製造方法であって、さらに
（ｉ）前記メサ状ベース層の外側に位置する前記第１半導体層上に、前記ヘテロ接合型バイポーラトランジスタのコレクタ電極を形成する工程、
（ｊ）前記第１半導体層を前記ヘテロ接合型バイポーラトランジスタのメサ状コレクタ層に加工する工程、
を有する半導体装置の製造方法。