【手続補正書】
【提出日】平成16年2月13日(2004.2.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アクティブマトリクス型の表示装置であって、
格子状に配置されたゲイト信号線及びソース信号線と、
前記ゲイト信号線と前記ソース信号線との交点付近に配置された画素薄膜トランジスタと、
１ライン期間を複数に分割することにより得た期間から１つの期間を選択し、かつ前記選択した期間内に設定された階調電圧を選択することにより前記ソース信号線に供給する信号電圧を選択する手段と、を有することを特徴とする表示装置。
【請求項２】
アクティブマトリクス型の表示装置であって、
格子状に配置されたゲイト信号線及びソース信号線と、
前記ゲイト信号線と前記ソース信号線との交点付近に配置された画素薄膜トランジスタと、
１ライン期間をＮ個の期間に分割することにより得た期間から１つの期間を選択し、かつ前記選択した期間内に設定されたＭ通りの階調電圧から１つの階調電圧を選択することによりＮ×Ｍ通りの信号電圧からひとつの信号電圧を選択して前記ソース信号線に供給する手段と、を有することを特徴とする表示装置。
【請求項３】
格子状に配置されたゲイト信号線及びソース信号線と、
前記ゲイト信号線と前記ソース信号線との交点付近に配置された画素薄膜トランジスタと、
前記ソース信号線毎に設けられ、前記ソース信号線に供給する信号電圧を選択する手段と、を有するアクティブマトリクス型の表示装置の駆動方法であって、
前記信号電圧を選択する手段によって、１ライン期間を複数に分割することにより得た期間から１つの期間を選択し、かつ前記選択した期間内に設定された階調電圧を選択することにより信号電圧の選択を行うことを特徴とする表示装置の駆動方法。
【請求項４】
格子状に配置されたゲイト信号線及びソース信号線と、
前記ゲイト信号線と前記ソース信号線との交点付近に配置された画素薄膜トランジスタと、
前記ソース信号線毎に設けられ、前記ソース信号線に供給する信号電圧を選択する手段と、を有するアクティブマトリクス型の表示装置の駆動方法であって、
前記信号電圧を選択する手段によって、１ライン期間をＮ個の期間に分割することにより得た期間から１つの期間を選択し、かつ前記選択した期間内に設定されたＭ通りの階調電圧から１つの階調電圧を選択することによりＮ×Ｍ通りの信号電圧から１つの信号電圧を選択することを特徴とする表示装置の駆動方法。
【請求項５】
格子状に配置されたゲイト信号線及びソース信号線と、
前記ゲイト信号線と前記ソース信号線との交点付近に配置された画素薄膜トランジスタと、
前記ソース信号線毎に設けられ、前記ソース信号線に供給する信号電圧を選択する手段と、を有するアクティブマトリクス型の表示装置の駆動方法であって、
前記信号電圧を選択する手段によって、１ライン期間を８個の期間に分割することにより得た期間から１つの期間を選択し、かつ前記選択した期間内に設定された８通りの階調電圧から１つの階調電圧を選択することにより６４通りの信号電圧から１つの信号電圧を選択することを特徴とする表示装置の駆動方法。
【請求項６】
請求項５において、１ライン期間を第１乃至第８の期間に分割し、
前記第１の期間では、Ｖ1〜Ｖ8の階調電圧が設定され、
前記第２の期間では、Ｖ9〜Ｖ16の階調電圧が設定され、
前記第３の期間では、Ｖ17〜Ｖ24の階調電圧が設定され、
前記第４の期間では、Ｖ25〜Ｖ32の階調電圧が設定され、
前記第５の期間では、Ｖ33〜Ｖ40の階調電圧が設定され、
前記第６の期間では、Ｖ41〜Ｖ48の階調電圧が設定され、
前記第７の期間では、Ｖ49〜Ｖ56の階調電圧が設定され、
前記第８の期間では、Ｖ57〜Ｖ64の階調電圧が設定され、
前記Ｖ1〜Ｖ64の階調電圧は、Ｖ1＜Ｖ2＜・・・・Ｖ63＜Ｖ64であることを特徴とする表示装置の駆動方法。
【請求項７】
格子状に配置されたゲイト信号線及びソース信号線と、
前記ゲイト信号線と前記ソース信号線との交点付近に配置された画素薄膜トランジスタと、
前記ソース信号線毎に設けられた、第１のメモリ回路と、第２のメモリ回路と、Ｄ／Ａコンバータと、
前記第１のメモリ回路にそれぞれ接続された６本のデジタルデコーダー線と、
前記Ｄ／Ａコンバータにそれぞれ接続された８本の階調電圧線と、
を有するアクティブマトリクス型の表示装置の駆動方法であって、
前記６本のデジタルデコーダー線のうちの３本には、１ライン期間を８個に分割した期間から１つの期間を選択するための信号を供給し、
前記６本のデジタルデコーダー線のうちの他の３本には、前記選択した期間内に設定された８通りの階調電圧から１つの階調電圧を選択するための信号を供給することにより６４通りの信号電圧から１つの信号電圧を選択して前記ソース信号線に供給することを特徴とする表示装置の駆動方法。
【請求項８】
請求項７において、１ライン期間を第１乃至第８の期間に分割し、
前記第１の期間では、Ｖ1〜Ｖ8の階調電圧が設定され、
前記第２の期間では、Ｖ9〜Ｖ16の階調電圧が設定され、
前記第３の期間では、Ｖ17〜Ｖ24の階調電圧が設定され、
前記第４の期間では、Ｖ25〜Ｖ32の階調電圧が設定され、
前記第５の期間では、Ｖ33〜Ｖ40の階調電圧が設定され、
前記第６の期間では、Ｖ41〜Ｖ48の階調電圧が設定され、
前記第７の期間では、Ｖ49〜Ｖ56の階調電圧が設定され、
前記第８の期間では、Ｖ57〜Ｖ64の階調電圧が設定され、
前記Ｖ1〜Ｖ64の階調電圧は、Ｖ1＜Ｖ2＜・・・・Ｖ63＜Ｖ64であることを特徴とする表示装置の駆動方法。
【請求項９】
格子状に配置されたゲイト信号線及びソース信号線と、
前記ゲイト信号線と前記ソース信号線との交点付近に配置された画素薄膜トランジスタと、
前記ソース信号線毎に設けられた、第１のメモリ回路と、第２のメモリ回路と、Ｄ／Ａコンバータと、
前記第１のメモリ回路にそれぞれ接続された６本のデジタルデコーダ線と、
前記Ｄ／Ａコンバータにそれぞれ接続された８本の階調電圧線と、
を有するアクティブマトリクス型の表示装置の駆動方法であって、
前記６本のデジタルデコーダー線のうちの３本には、１ライン期間を８個に分割した期間から１つの期間を選択するための信号を供給し、
前記６本のデジタルデコーダー線のうちの他の３本には、前記選択した期間内において、前記８本の階調電圧線から供給される８通りの階調電圧から１つの階調電圧を選択するための信号を供給することにより６４通りの信号電圧から１つの信号電圧を選択して前記ソース信号線に供給することを特徴とする表示装置の駆動方法。
【請求項１０】
請求項９において、１ライン期間を第１乃至第８の期間に分割し、
前記第１の期間では、前記８本の階調電圧線にＶ1〜Ｖ8の階調電圧が供給され、
前記第２の期間では、前記８本の階調電圧線にＶ9〜Ｖ16の階調電圧が供給され、
前記第３の期間では、前記８本の階調電圧線にＶ17〜Ｖ24の階調電圧が供給され、
前記第４の期間では、前記８本の階調電圧線にＶ25〜Ｖ32の階調電圧が供給され、
前記第５の期間では、前記８本の階調電圧線にＶ33〜Ｖ40の階調電圧が供給され、
前記第６の期間では、前記８本の階調電圧線にＶ41〜Ｖ48の階調電圧が供給され、
前記第７の期間では、前記８本の階調電圧線にＶ49〜Ｖ56の階調電圧が供給され、
前記第８の期間では、前記８本の階調電圧線にＶ57〜Ｖ64の階調電圧が供給され、
前記Ｖ1〜Ｖ64の階調電圧は、Ｖ1＜Ｖ2＜・・・・Ｖ63＜Ｖ64であることを特徴とする表示装置の駆動方法。
【請求項１１】
請求項３乃至１０のいずれか一項において、
前記画素薄膜トランジスタは、前記画素薄膜トランジスタと接続された画素電極への画像情報の書込み機能を有し、
前記画素薄膜トランジスタの前記画素電極への情報書込み時間を、１ライン期間を複数に分割することにより得た前記期間の長さより短くすることを特徴とする表示装置の駆動方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
上記構成において、
薄膜トランジスタの動作時間を１ライン期間を複数に分割することにより設定された１つの期間の長さより短くしなければならない。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
この情報に従って、Ｄ／Ａコンバータでは、階調電圧の選択を行う。即ち、１ライン期間において、図２に示すような状態で供給される階調電圧を必要とするタイミングでもって適時選択する。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
メモリ１に書き込まれた情報は、階調電圧に関する８種類（電圧選択ビットと称する）の情報と階調電圧を選択するための８タイミングに関する情報（タイミング選択ビットと称する）である。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１００
【補正方法】変更
【補正の内容】
【０１００】
図７に示す回路では、タイミング選択ビットに供給される情報と図８に示すタイミングで供給されるａ〜ｈの信号とにより、階調電圧を選択するタイミングに関しての信号（図面でＡと記載されている）を図６に示す回路に供給する。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１０２
【補正方法】変更
【補正の内容】
【０１０２】
この信号の出力は、図６に示すように８つのＮＡＮＤ回路からの出力となる。この信号により、図２に示すような階調電圧信号の一つが選択され、ソース信号線に供給される。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１３３
【補正方法】変更
【補正の内容】
【０１３３】
ここで、７１１がＣＭＯＳを構成するＰチャネル型の薄膜トランジスタ（ＰＴＦＴ）のゲイト電極となる。また、７１２がＣＭＯＳを構成するＮチャネル型の薄膜トランジスタ（ＮＴＦＴ）のゲイト電極となる。また、７１３がＮチャネル型の薄膜トランジスタ（ＮＴＦＴ）のゲイト電極となる。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１３４
【補正方法】変更
【補正の内容】
【０１３４】
次にＢ（ボロン）のドーピングをプラズマドーピング法でもって行う。この工程で、ＣＭＯＳを構成するＰＴＦＴのソース領域７１４、チャネル領域７１５、ドレイン領域７１６を自己整合的に形成する。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１３５
【補正方法】変更
【補正の内容】
【０１３５】
次にＰ（リン）のドーピングをプラズマドーピング法でもって行う。この工程で、ＣＭＯＳを構成するＮＴＦＴのソース領域７１９、チャネル領域７１８、ドレイン領域７１７が自己整合的に形成される。また、画素に配置されるＮＴＦＴのソース領域７２０、チャネル領域７２１、ドレイン領域７２２を自己整合的に形成する。こうして図９（Ｅ）に示す状態を得る。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１７８
【補正方法】変更
【補正の内容】
【０１７８】
〔実施例４〕
本実施例は、実施例１〜２で示した構成を逆スタガ型の薄膜トランジスタで構成する。各実施例で示した構成をプレナー型の薄膜トランジスタに変えて、逆スタガ型の薄膜トランジスタとしても、同様の効果を得ることができる。


【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
1998198312.tif 000001