(57)【要約】【課題】薄膜トランジスタの電気特性の信頼性を高めることが可能な薄膜トランジスタ及びその作製方法を提供する。また、画質を向上させることが可能な表示装置及びその作製方法を提供する。【解決手段】ゲート電極と、ゲート電極上に形成されるゲート絶縁層と、ゲート絶縁層上に形成される配線と、ゲート電極に重畳し、且つゲート絶縁層及び配線上に形成される酸化物半導体層と、酸化物半導体層に接する有機絶縁層とを有する薄膜トランジスタである【選択図】図１
2010135778.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
一部が前記ゲート電極に重畳する配線と、
有機絶縁層と、
前記ゲート電極に重畳する配線及び前記有機絶縁層の間に設けられ、且つ前記有機絶縁層に接する酸化物半導体層とを有することを特徴とする薄膜トランジスタ。
【請求項２】
請求項１において、前記ゲート電極と、前記酸化物半導体層の間にゲート絶縁層を有することを特徴とする薄膜トランジスタ。
【請求項３】
ゲート電極と、
前記ゲート電極上に形成されるゲート絶縁層と、
前記ゲート絶縁層上に形成される配線と、
前記ゲート電極に重畳し、且つ前記ゲート絶縁層及び前記配線上に形成される酸化物半導体層と、
前記酸化物半導体層に接する有機絶縁層とを有することを特徴とする薄膜トランジスタ。
【請求項４】
請求項１乃至３のいずれか一項において、前記酸化物半導体層は、インジウム、ガリウム、及び亜鉛を含むことを特徴とする薄膜トランジスタ。
【請求項５】
基板上に、ゲート電極を形成し、
前記ゲート電極を覆うゲート絶縁層を形成し、
前記ゲート絶縁層を介して前記ゲート電極と重なる配線とを形成し、
前記ゲート絶縁層上に前記ゲート電極と重なる酸化物半導体層を形成し、
前記酸化物半導体層に接して有機絶縁層を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項６】
請求項５において、前記酸化物半導体層の形成前に、前記ゲート絶縁層表面にプラズマ処理を行う薄膜トランジスタの作製方法。
【請求項７】
請求項５または６において、前記配線の形成前に、前記ゲート絶縁層表面にプラズマ処理を行う薄膜トランジスタの作製方法。
【請求項８】
請求項１乃至４のいずれか一に示す薄膜トランジスタを、画素部及び駆動回路に有することを特徴とする表示装置。
【請求項９】
基板上に、ゲート電極を形成し、
前記ゲート電極を覆うゲート絶縁層を形成し、
前記ゲート絶縁層を介して前記ゲート電極と重なる配線とを形成し、
前記ゲート絶縁層上に前記ゲート電極と重なる酸化物半導体層を形成し、
前記酸化物半導体層に接して有機絶縁層を形成し、前記配線に接する画素電極をすることを特徴とする表示装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体を用いる表示装置及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しないといった特性を有している。
【０００３】
これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体層として酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、表示装置のスイッチング素子などに用いる技術が特許文献１、特許文献２、及び非特許文献１で開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−０９６０５５号公報
【非特許文献】
【０００５】
【非特許文献１】Ｙ．Ｐａｒｋら．ＩＤＷ’０７，ｐ．１７７５−ｐ．１７７８
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層のパッシベーション層として、シラン、二酸化窒素、アンモニア、窒素等のいずれかを原料ガスとしたプラズマＣＶＤ法を用いて形成した窒化珪素層、または酸化珪素層を用いると、薄膜トランジスタの電気特性の信頼性が低減するという問題がある。
【０００７】
そこで、薄膜トランジスタの電気特性の信頼性を高めることが可能な薄膜トランジスタ及びその作製方法を提供することを課題の一つとする。また、画質を向上させることが可能な表示装置及びその作製方法を提供することを課題の一つとする。
【課題を解決するための手段】
【０００８】
ゲート電極と、一部がゲート電極に重畳する配線と、有機絶縁層と、ゲート電極に重畳する配線及び有機絶縁層の間に設けられ、且つ有機絶縁層に接する酸化物半導体層とを薄膜トランジスタである。
【０００９】
ゲート電極と、ゲート電極上に形成されるゲート絶縁層と、ゲート絶縁層上に形成される配線と、ゲート電極に重畳し、且つゲート絶縁層及び配線上に形成される酸化物半導体層と、酸化物半導体層に接する有機絶縁層とを有する薄膜トランジスタである。
【００１０】
なお、酸化物半導体層は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜であり、Ｍは、Ｇａ（ガリウム）、Ｆｅ（鉄）、Ｎｉ（ニッケル）、Ｍｎ（マンガン）、及びＣｏ（コバルト）から選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体層において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。ここでは、当該薄膜のうちＭ＝ガリウム（Ｇａ）のものをＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層とも呼ぶ。
【００１１】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層の結晶構造は、スパッタリング法で形成した後、２００℃〜５００℃、代表的には３００〜４００℃で１０分〜１００分の加熱を行っても、アモルファス構造がＸＲＤ（Ｘ線回析）測定で観察される。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層用いることで、ゲート電圧±２０Ｖにおいて、オン・オフ比が１０９以上、移動度が１０ｃｍ２／Ｖｓ以上の電気特性を有する薄膜トランジスタを作製することができる。
【００１２】
また、このような電気特性を有する薄膜トランジスタを駆動回路に用いることは有用である。例えば、ゲート線駆動回路は、ゲート信号を順次転送するシフトレジスタ回路と、バッファ回路などで構成され、ソース線駆動回路は、ゲート信号を順次転送するシフトレジスタと、バッファ回路と、画素への映像信号の転送のオン・オフを切り替えるアナログスイッチなどにより構成される。アモルファスシリコンを用いた薄膜トランジスタに比べ、高い移動度を有する酸化物半導体層を用いた薄膜トランジスタは、シフトレジスタ回路を高速駆動させることができる。
【００１３】
また、画素部を駆動する駆動回路の少なくとも一部の回路を酸化物半導体を用いた薄膜トランジスタで構成する場合、全てｎチャネル型薄膜トランジスタで形成され、図１（Ｂ）に示した回路を基本単位として形成する。また、駆動回路において、ゲート電極とソース配線、或いはドレイン配線を直接接続させることにより、良好なコンタクトを得ることができ、接触抵抗を低減することができる。駆動回路において、ゲート電極とソース配線、或いはドレイン配線を他の導電層、例えば透明導電層を介して接続する場合、コンタクトホールの数の増加、コンタクトホールの数の増加による占有面積の増大、または接触抵抗及び配線抵抗の増大、さらには工程の複雑化を招く恐れがある。
【００１４】
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
【００１５】
また、駆動回路を有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置がある。
【００１６】
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画素部においてもある薄膜トランジスタのゲート電極と他の薄膜トランジスタのソース配線、或いはドレイン配線を直接接続させる箇所を有している。また、発光素子を用いた発光表示装置の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース配線、或いはドレイン配線を直接接続させる箇所を有している。
【００１７】
また、酸化物半導体層の形成前にゲート絶縁層表面にプラズマ処理、具体的には逆スパッタリングを行うことによって、表面のゴミなどを除去することが好ましい。また、配線の形成前にゲート絶縁層表面及びコンタクトホール底面に露呈しているゲート電極表面に、プラズマ処理、具体的には逆スパッタリングを行い、表面のゴミなどを除去することが好ましい。
【００１８】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【発明の効果】
【００１９】
酸化物半導体を用いた薄膜トランジスタにおいて、酸化物半導体に接する有機絶縁層を形成することにより、電気特性の信頼性の高い薄膜トランジスタを作製することができる。また、画質が向上した表示装置を作製することができる。
【図面の簡単な説明】
【００２０】
【図１】表示装置の一形態を説明する断面図、等価回路図、及び上面図である。
【図２】表示装置の一形態を説明する等価回路図、及び上面図である。
【図３】表示装置の工程の一形態を説明する断面図である。
【図４】表示装置の工程の一形態を説明する断面図である。
【図５】表示装置の工程の一形態を説明する断面図である。
【図６】表示装置の工程の一形態を説明する上面図である。
【図７】表示装置の工程の一形態を説明する上面図である。
【図８】表示装置の工程の一形態を説明する上面図である。
【図９】表示装置の工程の一形態を説明する上面図である。
【図１０】表示装置の一形態を説明する断面図、及び上面図である。
【図１１】表示装置の一形態を説明する上面図である。
【図１２】電子ペーパーの断面図である。
【図１３】表示装置のブロック図を説明する図である。
【図１４】信号線駆動回路の構成を説明する図である。
【図１５】信号線駆動回路の動作を説明するタイミングチャートである。
【図１６】信号線駆動回路の動作を説明するタイミングチャートである。
【図１７】シフトレジスタの構成を説明する図である。
【図１８】図１７に示すフリップフロップの接続構成を説明する図である。
【図１９】表示装置の一形態を説明する上面図及び断面図である。
【図２０】表示装置の一形態を説明する断面図である。
【図２１】表示装置の画素等価回路の一形態を説明する図である。
【図２２】表示装置の一形態を説明する図である。
【図２３】表示装置の一形態を説明する上面図及び断面図である。
【図２４】電子ペーパーの使用形態の例を説明する図である。
【図２５】電子書籍の一例を説明する外観図である。
【図２６】テレビジョン装置およびデジタルフォトフレームの例を説明する外観図である。
【図２７】遊技機の例を説明する外観図である。
【図２８】携帯電話機の一例を説明する外観図である。
【図２９】表示装置の一形態を説明する断面図である。
【図３０】表示装置の一形態を説明する断面図である。
【図３１】表示装置の一形態を説明する断面図である。
【図３２】表示装置の一形態を説明する断面図である。
【図３３】表示装置の一形態を説明する断面図である。
【図３４】表示装置の一形態を説明する上面図である。
【図３５】表示装置の一形態を説明する図である。
【図３６】表示装置の一形態を説明する断面図である。
【図３７】表示装置の一形態を説明する断面図である。
【図３８】表示装置の一形態を説明する上面図及び断面図である。
【図３９】エッチング廃液中に含まれる酸化物半導体の再利用サイクルを説明する図である。
【図４０】エッチング廃液中に含まれる酸化物半導体を再利用する工程を説明する図である。
【発明を実施するための形態】
【００２１】
以下、実施の形態について、図面を参照して以下に説明する。ただし、開示される発明は以下の説明に限定されるものではない。開示される発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、開示される発明は、以下に示す実施の形態及び実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて開示される発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
【００２２】
（実施の形態１）
ここでは、２つのｎチャネル型の薄膜トランジスタを用いてインバータ回路を構成する例を基に以下に説明する。
【００２３】
駆動回路のインバータ回路の断面構造を図１（Ａ）に示す。図１（Ａ）において、基板４００上に第１ゲート電極４０１及び第２ゲート電極４０２が形成される。第１ゲート電極４０１及び第２ゲート電極４０２上には、ゲート絶縁層４０３が形成される。また、ゲート絶縁層４０３上には、第１配線４０９乃至第３配線４１１が形成される。また、ゲート絶縁層４０３上であって、第１ゲート電極４０１と重なる位置に、第１配線４０９及び第２配線４１０に接する第１酸化物半導体層４０５が形成され、第２ゲート電極４０２と重なる位置に、第２配線４１０及び第３配線４１１に接する第２酸化物半導体層４０７が形成される。また、第１酸化物半導体層４０５及び第２酸化物半導体層４０７に接する有機絶縁層４５２が形成される。第１酸化物半導体層４０５及び第２酸化物半導体層４０７、第１配線４０９〜第３配線４１１、及びゲート絶縁層４０３上に、組成物を塗布し、焼成することで、第１酸化物半導体層４０５及び第２酸化物半導体層４０７に接する有機絶縁層４５２を形成することができるため、電気特性の信頼性の高い薄膜トランジスタを作製することができる。
【００２４】
基板４００としては、透光性を有する基板を用いることが好ましく、透光性を有する基板としては、コーニング社の７０５９ガラスや１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【００２５】
第１ゲート電極４０１及び第２ゲート電極４０２の材料は、アルミニウム、銅、モリブデン、タングステンから選ばれた元素、またはから選ばれた元素、または上述した元素と、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウム等とを有する合金、または上述した元素の窒化物を用いた単層または積層構造で形成する。
【００２６】
例えば、第１ゲート電極４０１及び第２ゲート電極４０２の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された構造、または銅層上にモリブデン層を積層した構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した積層構造、窒化チタン層とモリブデン層とを積層した構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金と、窒化チタン層またはチタン層とを積層した構造とすることが好ましい。
【００２７】
ゲート絶縁層４０３としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層または窒化酸化シリコン層を単層で、または積層して形成することができる。ゲート絶縁層４０３を積層構造とする場合は、基板４００上に窒化シリコン層または窒化酸化シリコン層を形成し、その上に酸化シリコン層または酸化窒化シリコン層を形成する構造とすることができる。
【００２８】
また、第１ゲート電極４０１及び第２ゲート電極４０２を覆うゲート絶縁層４０３上には、第１配線４０９、第２配線４１０、及び第３配線４１１を設け、第２配線４１０は、ゲート絶縁層４０３に形成されたコンタクトホール４０４を介して第２ゲート電極４０２と直接接続する。
【００２９】
なお、第１酸化物半導体層４０５または第２酸化物半導体層４０７を形成する前に、ゲート絶縁層４０３の表面にプラズマ処理を行うことが好ましい。例えば、酸化物半導体層をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層４０３の表面及びコンタクトホール４０４の底面に付着しているゴミを除去することが好ましい。逆スパッタリングとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
【００３０】
ここで、第１薄膜トランジスタ４３０の拡大図を図３６に示す。逆スパッタリングを行うと、ゲート絶縁層４０３の露出部が２〜１０ｎｍ、好ましくは２〜１０ｎｍ程度削られるため、図３６に示すように、ゲート絶縁層４０３と、酸化物半導体層４０５が接する領域において、ゲート絶縁層４０３に凹部４７１が形成される。
【００３１】
第１酸化物半導体層４０５、第２酸化物半導体層４０７は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される層を形成する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においてはこの薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層とも呼ぶ。また、第１酸化物半導体層４０５、第２酸化物半導体層４０７の可動イオン、代表的にはナトリウムの濃度は、５×１０１８／ｃｍ３以下、更には１×１０１８／ｃｍ３以下であると、薄膜トランジスタの電気特性が変化することを抑制することができるため好ましい。
【００３２】
第１配線４０９〜第３配線４１１の材料としては、アルミニウム、クロム、タンタル、チタン、モリブデン、タングステンから選ばれた元素、上述した元素を主成分とする合金、または上述した元素を組み合わせた合金等がある。また、第１配線４０９〜第３配線４１１は、シリコンを含むアルミニウム層の単層構造や、チタン層の単層構造としてもよい。また、第１配線４０９〜第３配線４１１は、２層構造としてもよく、アルミニウム層上にチタン層を積層してもよい。
【００３３】
また、後の工程で、２００℃〜６００℃の熱処理を行う場合には、第１配線４０９〜第３配線４１１に、当該熱処理に耐える耐熱性を持たせることが好ましい。アルミニウム単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので、耐熱性導電性材料と組み合わせて形成する。アルミニウムと組み合わせる耐熱性導電性材料としては、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素、上述した元素を主成分とする合金、上述した元素を複数組み合わせた合金、または上述した元素の窒化物で形成する。
【００３４】
第１薄膜トランジスタ４３０は、第１ゲート電極４０１と、ゲート絶縁層４０３を介して第１ゲート電極４０１と重なる第１酸化物半導体層４０５とを有し、第１配線４０９は、接地電位の電源線（接地電源線）である。この接地電位の電源線は、負の電圧ＶＤＬが印加される電源線（負電源線）としてもよい。
【００３５】
また、第２薄膜トランジスタ４３１は、第２ゲート電極４０２と、ゲート絶縁層４０３を介して第２ゲート電極４０２と重なる第２酸化物半導体層４０７とを有し、第３配線４１１は、正の電圧ＶＤＤが印加される電源線（正電源線）である。
【００３６】
また、第１酸化物半導体層４０５と第２酸化物半導体層４０７の両方に電気的に接続する第２配線４１０は、ゲート絶縁層４０３に形成されたコンタクトホール４０４を介して第２薄膜トランジスタ４３１の第２ゲート電極４０２と直接接続する。第２配線４１０と第２ゲート電極４０２とを直接接続させることにより、良好なコンタクトを得ることができ、接触抵抗を低減することができる。第２ゲート電極４０２と第２配線４１０を他の導電層、例えば透明導電層を介して接続する場合に比べて、コンタクトホールの数の低減、コンタクトホールの数の低減による占有面積の縮小を図ることができる。
【００３７】
有機絶縁層４５２は、組成物を塗布し焼成して形成することで、第１酸化物半導体層４０５及び第２酸化物半導体層４０７にダメージを与えず形成することができる。有機絶縁層４５２として用いることが可能な有機材料としては、エポキシ樹脂、ポリイミド、アクリル樹脂、ポリアクリロニトリル、ポリアミド、シリコーン樹脂、ポリエステル、シロキサンポリマー、フッ素含有ポリマー、低誘電率材料（ｌｏｗ−ｋ材料）、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等がある。
【００３８】
また、有機絶縁層４５２として、可視光の波長範囲のうち、任意の波長範囲の光を優先的に透過させる機能を持たせてもよい。赤色波長範囲の光、青色波長範囲の光、及び緑色波長範囲の光、それぞれを優先的に透過させる有機絶縁層を組み合わせて、カラーフィルタとして機能させてもよい。しかしながら、着色層の組み合わせに関しては、これに限られない。
【００３９】
本実施の形態では、第１酸化物半導体層４０５及び第２酸化物半導体層４０７に接して、塗布法により形成される有機絶縁層４５２を形成するため、薄膜トランジスタの電気特性の信頼性を向上させることができる。
【００４０】
また、駆動回路のインバータ回路の上面図を図１（Ｃ）に示す。図１（Ｃ）において、鎖線Ｚ１−Ｚ２で切断した断面が図１（Ａ）に相当する。
【００４１】
なお、表示装置において、画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成する。２つのｎチャネル型薄膜トランジスタを組み合わせてインバータ回路を形成する場合、エンハンスメント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合（以下、ＥＤＭＯＳ回路という）と、エンハンスメント型薄膜トランジスタ同士で形成する場合（以下、ＥＥＭＯＳ回路という）がある。なお、ｎチャネル型薄膜トランジスタのしきい値電圧が正の場合は、エンハンスメント型トランジスタと定義し、ｎチャネル型薄膜トランジスタのしきい値電圧がゼロまたは負の場合は、デプレッション型トランジスタと定義し、本明細書を通してこの定義に従うものとする。
【００４２】
画素部と駆動回路は、同一基板上に形成し、画素部においては、マトリクス状に配置したエンハンスメント型トランジスタを用いて画素電極への電圧印加のオン・オフを切り替える。この画素部に配置するエンハンスメント型トランジスタは、酸化物半導体層を用いており、その電気特性は、ゲート電圧±２０Ｖにおいて、オン・オフ比が１０９以上であるため、リーク電流が少なく、低消費電力駆動を実現することができる。
【００４３】
ＥＤＭＯＳ回路の等価回路を図１（Ｂ）に示す。図１（Ａ）及び図１（Ｃ）示す回路接続は、図１（Ｂ）に相当し、第１薄膜トランジスタ４３０をエンハンスメント型のｎチャネル型トランジスタとし、第２薄膜トランジスタ４３１をデプレッション型のｎチャネル型トランジスタとする例である。
【００４４】
同一基板上にエンハンスメント型のｎチャネル型トランジスタとデプレッション型のｎチャネル型トランジスタとを作製する方法は、例えば、第１酸化物半導体層４０５と第２酸化物半導体層４０７とを異なる材料や異なる形成条件を用いて作製する。また、酸化物半導体層の上下にゲート電極を設けてしきい値制御を行い、一方のＴＦＴがノーマリーオンとなるようにゲート電極に電圧をかけ、もう一方のＴＦＴがノーマリーオフとなるようにしてＥＤＭＯＳ回路を構成してもよい。
【００４５】
本実施の形態で示す薄膜トランジスタは、酸化物半導体層上に有機絶縁層が形成されるため、薄膜トランジスタの電気特性の信頼性を高めることができる。
【００４６】
（実施の形態２）
実施の形態１は、ＥＤＭＯＳ回路の例を示したが、本実施の形態では、ＥＥＭＯＳ回路の等価回路を図２（Ａ）に示す。また、ＥＥＭＯＳの上面図を図２（Ｂ）に示す。また、図２に示すＥＥＭＯＳ回路の作製工程を図３に示す。図２（Ａ）の等価回路においては、どちらもエンハンスメント型のｎチャネル型トランジスタとする。
【００４７】
エンハンスメント型のｎチャネル型トランジスタで作製できる図２（Ａ）のＥＥＭＯＳ回路を駆動回路に用いることで、画素部に用いるトランジスタと同様に、駆動回路においても、エンハンスメント型のｎチャネル型トランジスタを作製するため、作製工程が増大せず、好ましいと言える。
【００４８】
また、図２（Ｂ）中の鎖線Ｙ１−Ｙ２で切断した断面が図３（Ｃ）に相当する。
【００４９】
基板４４０上に、スパッタリング法により第１導電層を形成する。次に、第１フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて、選択的に第１導電層のエッチングを行い、第１ゲート電極４４１及び第２ゲート電極４４２を形成する。この後、レジストマスクを除去する。
【００５０】
次に、第１ゲート電極４０１及び第２ゲート電極４４２を覆うゲート絶縁層４４３をプラズマＣＶＤ法またはスパッタリング法を用いて形成する。ゲート絶縁層４４３は、ＣＶＤ法またはスパッタリングリング法等を用い、実施の形態１に列挙した材料を用いて形成することができる。また、ゲート絶縁層４４３として、有機シランガスを用いたＣＶＤ法により酸化シリコン層を形成することも可能である。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【００５１】
次に、第２フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて、ゲート絶縁層４４３を選択的にエッチングして第２ゲート電極４４２に達するコンタクトホール４４４を形成する。この後、レジストマスクを除去する。ここまでの段階での断面図が図３（Ａ）に相当する。
【００５２】
次に、ゲート絶縁層４４３上にスパッタリング法により第２導電層を形成する。次に、第３フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて選択的に第２導電層のエッチングを行い、第１配線４４９、第２配線４５０、及び第３配線４５１を形成する。第３配線４５１は、コンタクトホール４４４を介して第２ゲート電極４４２と直接接する。この後、レジストマスクを除去する。
【００５３】
なお、第２導電層をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層４４３の表面、及びコンタクトホール４４４の底面に付着しているゴミを除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
【００５４】
次に、酸化物半導体層をスパッタリング法により形成する。
【００５５】
スパッタリング法にはスパッタリング用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁層を形成する場合に用いられ、ＤＣスパッタリング法は主に金属層を形成する場合に用いられる。
【００５６】
また、材料の異なるターゲットを複数設置できる多元スパッタリング装置もある。多元スパッタリング装置は、同一チャンバーで異なる材料層を積層することも、同一チャンバーで複数種類の材料を同時に放電させて形成することもできる。
【００５７】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタリング装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタリング装置がある。
【００５８】
また、形成方法として、成膜中にターゲット物質とスパッタリングガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
【００５９】
本明細書のスパッタリングにおいては、上記したスパッタリング装置及びスパッタリング方法を適宜用いることができる。
【００６０】
なお、酸化物半導体層をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層４４３の表面及び第１配線４４９、第２配線４５０、及び第３配線４５１に付着しているゴミを除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。当該逆スパッタリングにより、第１配線４４９、第２配線４５０、及び第３配線４５１の端部が湾曲するため、酸化物半導体層の被覆率を高めることができる。
【００６１】
次に、第４フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて、選択的に酸化物半導体層のエッチングを行い、酸化物半導体層４４５、４４７を形成する。この後、レジストマスクを除去する。このエッチングが終了した段階で第１薄膜トランジスタ４６０と第２薄膜トランジスタ４６１が完成する。ここまでの段階での断面図が図３（Ｂ）に相当する。
【００６２】
次に、大気雰囲気下または窒素雰囲気下で２００℃〜６００℃の加熱処理を行う。この熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、この加熱処理を行うタイミングは限定されず、酸化物半導体層４４５、４４７の形成後であれば、いつ行ってもよい。
【００６３】
次に、有機絶縁層の材料である組成物を塗布し、大気雰囲気下または窒素雰囲気下で２００℃〜６００℃の加熱処理を行って、有機絶縁層４５２を形成する。有機絶縁層４５２は、実施の形態１に示す材料を適宜用いることができる。図３（Ｃ）においては、非感光性樹脂を用いて有機絶縁層４５２を形成した形態を示したため、コンタクトホールが形成される領域の断面において、有機絶縁層４５２の端部が角張っている。しかしながら、感光性樹脂を用いて有機絶縁層４５２を形成すると、図３７に示すように、コンタクトホールが形成される領域の断面において、有機絶縁層４５２の端部は湾曲している。この結果、後に形成される接続配線４５３や画素電極の被覆率が向上する。
【００６４】
また、組成物を塗布する代わりに、その材料に応じて、ディップ、スプレー塗布、インクジェット法、印刷法、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【００６５】
なお、酸化物半導体層４４５、４４７を形成した後の加熱処理をせず、有機絶縁層の材料である組成物の加熱処理時に第１酸化物半導体層４４５、第２酸化物半導体層４４７の加熱処理を兼ねてもよい。
【００６６】
有機絶縁層４５２は、２００ｎｍ〜５μｍ、好ましくは３００ｎｍ〜１μｍで形成する。
【００６７】
次に、第５フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて、有機絶縁層４５２を選択的にエッチングしてコンタクトホールを形成する。この後、レジストマスクを除去する。なお、有機絶縁層４５２が感光性樹脂で形成される場合、有機絶縁層４５２上にレジストを塗布せず、第５フォトマスクを用いて有機絶縁層を露光現像して、有機絶縁層４５２にコンタクトホールを形成することができる。
【００６８】
次に、第３導電層を形成する。次に、第６フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて第３導電層を選択的にエッチングして、第２配線４５０と電気的に接続する接続配線４５３を形成する。ここまでの段階での断面図が図３（Ｃ）に相当する。
【００６９】
なお、レジストマスクをウェットエッチングで除去した場合、大気雰囲気下または窒素雰囲気下で２００℃〜６００℃の加熱処理を行ってもよい。
【００７０】
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画素部においても、ある一つの薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或いはドレイン配線を直接接続させるためのコンタクトホールを有している。このコンタクトホールは、第２フォトマスクを用いてゲート絶縁層にコンタクトホールを形成する際に同じマスクを用いて形成することができる。
【００７１】
また、液晶表示装置や電子ペーパーにおいては、ＦＰＣなどの外部端子と接続するための端子部において、ゲート配線に達するコンタクトホールを形成する際、第２フォトマスクを用いてゲート絶縁層にコンタクトホールを形成する際に同じマスクを用いて形成することができる。
【００７２】
以上の工程により、酸化物半導体層に接する有機絶縁層を形成することで、電気特性の信頼性の高い薄膜トランジスタを作製することができる。
【００７３】
（実施の形態３）
本実施の形態では実施の形態１または実施の形態２に示した駆動回路と同一基板上に形成できる画素部の薄膜トランジスタ、及び端子部の作製工程について図４〜図１１を用いて詳細に説明する。
【００７４】
図４（Ａ）において、基板１００には、実施の形態１に示す基板４００を適宜用いることができる。
【００７５】
次に、基板１００全面に導電層を形成した後、第１フォトリソグラフィ工程を行って形成したレジストマスクを用いたエッチングにより不要な部分を除去して、配線及び電極（ゲート電極１０１を含むゲート配線、容量配線１０８、及び第１端子１２１）を形成する。この後、レジストマスクを除去する。
【００７６】
導電層は、スパッタリング法、ＣＶＤ法、蒸着法、印刷法、液滴吐出法等を用いて形成する。また、導電層の厚さを５０〜３００ｎｍとする。このとき少なくともゲート電極１０１の端部にテーパー形状が形成されるようにエッチングする。なお、この段階での上面図が図６に相当する。後に形成される酸化物半導体層、ソース電極層、ドレイン電極層、画素電極、コンタクトホールは破線で示されている。ここでは、導電層として厚さ１５０ｎｍのタングステン層をスパッタリング法により形成する。
【００７７】
ゲート電極１０１を含むゲート配線と容量配線１０８、端子部の第１端子１２１は、実施の形態１に示す第１ゲート電極４０１、第２ゲート電極４０２の材料を適宜用いて形成する。
【００７８】
次に、ゲート電極１０１上にゲート絶縁層１０２を全面に形成する。ゲート絶縁層１０２は、実施の形態１に示すゲート絶縁層４０３の材料を適宜用い、ＰＣＶＤ法またはスパッタリング法などを用い、厚さを５０〜２５０ｎｍとする。
【００７９】
次に、第２フォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してゲート電極と同じ材料の配線や電極に達するコンタクトホールを形成する。このコンタクトホールは後に形成する導電層と直接接続するために設ける。例えば、駆動回路部において、ゲート電極とソース電極或いはドレイン電極と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形成する場合にコンタクトホールを形成する。この後、レジストマスクを除去する。
【００８０】
次に、導電層をスパッタリング法や真空蒸着法で形成する。導電層の材料としては、実施の形態１に示す第１配線４０９〜第３配線４１１の材料を適宜用いることができる。
【００８１】
次に、第３フォトリソグラフィ工程を行ってレジストマスクを形成し、当該レジストマスクを用いたエッチングにより不要な部分を除去して、ソース電極１０５ａ、ドレイン電極１０５ｂ、接続電極１２０、及び第２端子１２２を形成する。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。
【００８２】
ここでは、チタン層のエッチャントとしてアンモニア過水（過酸化水素：アンモニア：水＝５：２：２）を用い、ネオジムを含むアルミニウム層のエッチングには燐酸と酢酸と硝酸を混ぜた溶液を用いてそれぞれエッチングを行う。このウェットエッチングにより、チタン層とアルミニウム−ネオジム層とチタン層を順次積層した導電層をエッチングして、ソース電極１０５ａ、ドレイン電極１０５ｂ、接続電極１２０、及び第２端子１２２を形成する（図４（Ｂ）参照）。また、この段階での上面図が図７に相当する。後に形成される酸化物半導体層、画素電極、コンタクトホール等は破線で示されている。
【００８３】
端子部において、接続電極１２０は、ゲート絶縁層１０２に形成されたコンタクトホールを介して端子部の第１端子１２１と直接接続される。なお、ここでは図示しないが、上述した工程と同じ工程を経て、駆動回路の薄膜トランジスタのソース配線或いはドレイン配線とゲート電極が直接接続される。
【００８４】
次に、レジストマスクを除去した後、プラズマ処理を行う。この段階での断面図を図４（Ｃ）に示す。ここではアルゴンガスを導入してＲＦ電源によりプラズマを発生させる逆スパッタリングを行い、露出しているゲート絶縁層１０２にプラズマ処理を行う。当該プラズマ処理により、ソース電極１０５ａ、ドレイン電極１０５ｂ、接続電極１２０、及び第２端子１２２の端部が湾曲する。
【００８５】
次に、プラズマ処理した後、大気に曝すことなく酸化物半導体層を形成する。プラズマ処理後、大気に曝すことなく酸化物半導体層を形成することは、ゲート絶縁層と酸化物半導体層の界面にゴミや水分を付着させない点で有用である。
【００８６】
ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴンまたは酸素雰囲気下で形成する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体層の厚さは、５ｎｍ〜２００ｎｍとする。本実施の形態では酸化物半導体層の厚さを、１００ｎｍとする。
【００８７】
酸化物半導体層は、先に逆スパッタリングを行ったチャンバーと同一チャンバーを用いて形成してもよい。また、大気に曝すことなく形成できるのであれば、先に逆スパッタリングを行ったチャンバーと異なるチャンバーで形成してもよい。
【００８８】
次に、第４フォトリソグラフィ工程を行ってレジストマスクを形成し、当該レジストマスクを用いたエッチングにより不要な部分を除去して酸化物半導体層１０３を形成する。ここでは、エッチャントとしてＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、不要な部分を除去して酸化物半導体層１０３を形成する。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。その後、レジストマスクを除去する。
【００８９】
次に、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ましい。例えば炉に入れ、窒素雰囲気下または大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪みが解放されるため、ここでの熱処理（光アニールも含む）は重要である。以上の工程で酸化物半導体層１０３をチャネル形成領域とする薄膜トランジスタ１７０が作製できる。この段階での断面図を図５（Ａ）に示す。なお、この段階での上面図が図８に相当する。後に形成される画素電極、コンタクトホール等は破線で示されている。また、図５（Ａ）の断面図は、実施の形態２に示した駆動回路の作製工程における図３（Ｂ）と対応する。なお、熱処理を行うタイミングは、酸化物半導体層の形成後であれば特に限定されず、後に行われる有機絶縁層の形成後に行ってもよい。
【００９０】
次に、酸化物半導体層１０３を覆う有機絶縁層１０７を形成する。有機絶縁層１０７は、実施の形態１に示す有機絶縁層４５２に列挙した材料を適宜用いて形成することができる。また、有機絶縁層１０７を形成する前に酸素ラジカル処理を酸化物半導体層１０３表面に行うことが好ましい。酸化物半導体層１０３表面の酸素ラジカル処理としては、プラズマ処理や逆スパッタリングを行えばよい。酸素ラジカル処理を酸化物半導体層１０３表面に行うことにより、薄膜トランジスタ１７０のしきい値電圧をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが表示装置には望ましい。なお、薄膜トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。
【００９１】
次に、第５フォトリソグラフィ工程を行ってレジストマスクを形成し、当該レジストマスクを用いて有機絶縁層１０７をエッチングして、ドレイン電極１０５ｂに達するコンタクトホール１２５を形成する。また、ここでのエッチングにより第２端子１２２に達するコンタクトホール１２７も形成する。また、ここでのエッチングにより、容量部における誘電体をゲート絶縁層１０２とするための開口部１２４も形成する。また、接続電極１２０に達するコンタクトホール１２６も形成する。この後、レジストマスクを除去する。この段階での断面図を図５（Ｂ）に示す。
【００９２】
次に、有機絶縁層１０７上に透明導電層を形成する。透明導電層の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタリング法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
【００９３】
次に、第６フォトリソグラフィ工程を行ってレジストマスクを形成し、当該レジストマスクを用いたエッチングにより不要な部分を除去して画素電極１１０を形成する。
【００９４】
また、この第６フォトリソグラフィ工程において、容量部におけるゲート絶縁層１０２を誘電体として、容量配線１０８と画素電極１１０とで保持容量が形成される。
【００９５】
また、この第６フォトリソグラフィ工程において、接続電極１２０及び第２端子１２２の上方をレジストマスクで覆い、端子部に形成された透明導電層１２８、１２９を残す。透明導電層１２８、１２９は、ＦＰＣとの接続に用いられる電極または配線となる。第１端子１２１と直接接続された接続電極１２０上に形成された透明導電層１２８は、ゲート配線の入力端子として機能する接続用の端子電極となる。第２端子１２２上に形成された透明導電層１２９は、ソース配線の入力端子として機能する接続用の端子電極となる。
【００９６】
次に、レジストマスクを除去する。この段階での断面図を図５（Ｃ）に示す。なお、この段階での上面図が図９に相当する。また、図５（Ｃ）の断面図は、実施の形態２に示した駆動回路の作製工程における図３（Ｃ）と対応する。なお、レジストマスクをウェットエッチングで除去した場合、大気雰囲気下または窒素雰囲気下で２００℃〜６００℃の加熱処理を行ってもよい。
【００９７】
また、図１０（Ａ１）、図１０（Ａ２）は、この段階でのゲート配線端子部の上面図及び断面図をそれぞれ図示している。図１０（Ａ１）は図１０（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。図１０（Ａ１）において、有機絶縁層１０７上に形成される透明導電層１５５は、入力端子として機能する接続用の端子電極である。また、図１０（Ａ１）において、ゲート配線端子部では、ゲート配線と同じ材料で形成される第１端子１５１と、ソース配線と同じ材料で形成される接続電極１５３とがゲート絶縁層１０２を介して重なり直接接して導通させている。また、接続電極１５３及び透明導電層１５５が、有機絶縁層１０７に設けられたコンタクトホールにおいて、直接接して導通させている。
【００９８】
また、図１０（Ｂ１）、及び図１０（Ｂ２）は、ソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図１０（Ｂ１）は図１０（Ｂ２）中のＤ１−Ｄ２線に沿った断面図に相当する。図１０（Ｂ１）において、有機絶縁層１０７上に形成される透明導電層１５５は、入力端子として機能する接続用の端子電極である。また、図１０（Ｂ１）において、ソース配線端子部では、ゲート配線と同じ材料で形成される電極１５６が、ソース配線と電気的に接続される第２端子１５０の下方にゲート絶縁層１０２を介して重なる。ゲート配線と同じ材料で形成される電極１５６は、第２端子１５０とは電気的に接続しておらず、電極１５６を第２端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２端子１５０は、有機絶縁層１０７に設けられたコンタクトホールにおいて、透明導電層１５５と直接接続している。
【００９９】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１端子、ソース配線と同電位の第２端子、容量配線と同電位の第３端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【０１００】
こうして６回のフォトリソグラフィ工程により、６枚のフォトマスクを使用して、ボトムゲート型の薄膜トランジスタ１７０を有する画素部、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では、便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１０１】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４端子を端子部に設ける。この第４端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。
【０１０２】
また、本実施の形態は、図９の画素構成に限定されず、図９とは異なる上面図の例を図１１に示す。図１１では容量配線を設けず、画素電極１１０と隣り合う画素のゲート配線とをゲート絶縁層を介して重ねて保持容量を形成する形態であり、この場合、容量配線及び容量配線と接続する第３端子は省略することができる。また、表示領域に凹部を設けなくとも、容量素子を形成することができるため、平坦性が高まり、液晶の配向ムラを低減することができる。なお、図１１において、図９と同じ部分には同じ符号を用いて説明する。
【０１０３】
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、液晶表示装置の画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調による光の透過と非透過が表示パターンとして観察者に認識される。
【０１０４】
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
【０１０５】
また、垂直同期周波数を通常の１．５倍、好ましくは２倍以上にすることで動画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。
【０１０６】
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
【０１０７】
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。
【０１０８】
本実施の形態で得られるｎチャネル型のトランジスタは、酸化物半導体層、代表的にはＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層をチャネル形成領域に用いており、更に酸化物半導体層に接する有機樹脂層を有するため、良好な電気特性を有し、これらの駆動技術を組み合わせることができる。
【０１０９】
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電位、例えばＧＮＤ、０Ｖなどに設定するための第４端子が設けられる。また、発光表示装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端子部には、電源供給線と電気的に接続する第５端子を設ける。
【０１１０】
ゲート線駆動回路またはソース線駆動回路で酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減する。そして駆動回路に用いる薄膜トランジスタのゲート電極とソース配線、或いはドレイン配線を直接接続させることでコンタクトホールの数を少なくし、駆動回路の占有面積を縮小化できる表示装置を提供することができる。
【０１１１】
従って、本実施の形態により、画質が向上した表示装置を低コストで提供することができる。
【０１１２】
本実施の形態は実施の形態１、または実施の形態２と自由に組み合わせることができる。
【０１１３】
（実施の形態４）
本実施の形態では、実施の形態１乃至３において、酸化物半導体層を形成する前に、逆スパッタリングをしなかった場合の形態について示す。本実施の形態では、実施の形態３を用いて示すが、適宜実施の形態１及び実施の形態２に適用できる。
【０１１４】
実施の形態３の図４（Ａ）及び図（Ｂ）の工程を経て、ソース電極１０５ａ、ドレイン電極１０５ｂ、接続電極１２０、及び第２端子１２２を形成する。次に、逆スパッタリングを行わず、酸化物半導体層１０３を形成する。この後、図５（Ａ）乃至図５（Ｃ）に示す工程を経て、図２９に示すような、アクティブマトリクス基板を作製することができる。
【０１１５】
図２９に示すアクティブマトリクス基板は、ソース電極１０５ａ、ドレイン電極１０５ｂ、接続電極１２０、及び第２端子１２２の端部が湾曲せず、角張っている。
【０１１６】
本実施の形態では、アクティブマトリクス基板を作製する工程数を削減することが可能であるため、コスト削減が可能である。
【０１１７】
（実施の形態５）
本実施の形態では、実施の形態１及び実施の形態２に適用可能な構成について、図３０を用いて示す。
【０１１８】
本実施の形態では、第１薄膜トランジスタ４３０の配線４１０と、第２薄膜トランジスタ４３１のゲート電極４０２が、接続配線４５４で接続することを特徴とする。接続配線４５４は、有機絶縁層４５２に形成されるコンタクトホールを介して、第１薄膜トランジスタ４３０の配線４１０と、第２薄膜トランジスタ４３１のゲート電極４０２を接続する。このため、接続配線４５４は、実施の形態３及び実施の形態４に示す画素部において形成される画素電極１１０と同時に形成することが可能である。また、ゲート絶縁層４０３にコンタクトホールを形成するためのフォトリソグラフィ工程が必要でないため、フォトリソグラフィ工程を１回削減することが可能である。このため、アクティブマトリクス基板を作製する工程数を削減することが可能であるため、コスト削減が可能である。
【０１１９】
（実施の形態６）
ここでは、ソース配線（またはドレイン配線）と酸化物半導体層との間に、第２酸化物半導体層（以下、ｎ＋層と示す。）を有する構成の薄膜トランジスタを有する表示装置の例を図３１に示す。なお、図３１において、図１（Ａ）と同一の箇所には同じ符号を用いて説明する。
【０１２０】
図３１に示す第１薄膜トランジスタ４８０は、駆動回路に用いられる薄膜トランジスタであり、酸化物半導体層４０５と第１配線４０９との間にｎ＋層４０６ａと、酸化物半導体層４０７と第２配線４１０の間にｎ＋層４０６ｂとが設けられている例である。第１薄膜トランジスタ４８０は、酸化物半導体層４０５の下方に第１ゲート電極４０１を有する。
【０１２１】
また、第２薄膜トランジスタ４８１は、画素部に用いられる薄膜トランジスタであり、酸化物半導体層４０７と第２配線４１０との間にｎ＋層４０８ａが設けられ、酸化物半導体層４０７と第３配線４１１との間にｎ＋層４０８ｂがそれぞれ設けられている例である。
【０１２２】
ｎ＋層は、酸化物半導体層４０５や酸化物半導体層４０７に比べて低抵抗な酸化物半導体層であり、ソース領域またはドレイン領域として機能する。
【０１２３】
ｎ＋層４０６ａ、４０６ｂ、４０８ａ、４０８ｂは、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを用い、形成条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を室温とし、アルゴンガス流量４０ｓｃｃｍを導入してスパッタリングを行う。Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含むＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層が形成されることがある。なお、ターゲットの成分比、成膜圧力（０．１Ｐａ〜２．０Ｐａ）、電力（２５０Ｗ〜３０００Ｗ：８インチφ）、温度（室温〜１００℃）、反応性スパッタの形成条件などを適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、１ｎｍ〜１０ｎｍの範囲で調節されうると言える。ｎ＋層４０６ａ、４０６ｂ、４０７ａ、４０７ｂの厚さは、５ｎｍ〜２０ｎｍとする。勿論、層中に結晶粒が含まれる場合、含まれる結晶粒のサイズが厚さを超える大きさとならない。本実施の形態ではｎ＋層４０６ａ、４０６ｂ、４０７ａ、４０７ｂの厚さは、５ｎｍとする。
【０１２４】
本実施の形態の表示装置は、配線と酸化物半導体層との間にｎ＋層を有する構成であるため、実施の形態１と比べて熱的にも安定動作を有せしめる。
【０１２５】
また、第１配線４０９、第２配線４１０、及び第３配線４１１と、ｎ＋層となる酸化物半導体層を大気に曝すことなくスパッタリング法で積層することで、製造プロセス中に第１配線４０９乃至第３配線４１１が露呈して、ゴミが付着することを防止することができる。
【０１２６】
なお、ここでは、ｎ＋層４０６ａ、４０６ｂ、４０８ａ、４０８ｂを、第１配線４０９、第２配線４１０、及び第３配線４１１と、酸化物半導体層４０５、４０７の間に設けたが、ゲート絶縁層４０３と、第１配線４０９、第２配線４１０、及び第３配線４１１との間に設けてもよい。さらには、ゲート絶縁層４０３と、第１配線４０９、第２配線４１０、及び第３配線４１１との間と、第１配線４０９、第２配線４１０、及び第３配線４１１と、酸化物半導体層４０５、４０７との間の両方に、ｎ＋層を設けてもよい。
【０１２７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１２８】
（実施の形態７）
本実施の形態では、実施の形態２に適用可能な有機絶縁層の形状について、図３２を用いて説明する。
【０１２９】
図３２に示すように、実施の形態２で作製する薄膜トランジスタ１７０のゲート絶縁層１０２、第１配線１０５ａ、第２配線１０５ｂ、酸化物半導体層１０３上に有機絶縁層１６１が形成され、且つ有機絶縁層１６１は第２配線１０５ｂの一部を覆わないことを特徴とする。また、画素電極１６３は、第２配線１０５ｂ、及びゲート絶縁層１０２上に形成される。
【０１３０】
また、端子部に形成された透明導電層１６５は、接続電極１２０及びゲート絶縁層１０２上に形成される。また、端子部に形成された透明導電層１６４は、第２端子１２２及びゲート絶縁層１０２上に形成される。
【０１３１】
以上により、画質が向上した表示装置を作製することができる。
【０１３２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１３３】
（実施の形態８）
本実施の形態では、表示装置の一例である液晶表示装置の対向基板の構造について、図３３及び図３４を用いて示す。
【０１３４】
図３３は、液晶表示装置の画素部における断面図であり、図３４は画素部の上面図である。図３４のＡ−Ｂの断面図が図３３に相当する。
【０１３５】
基板１００上には、薄膜トランジスタ１７０が形成される。また、薄膜トランジスタ１７０上に有機絶縁層１０７が形成される。有機絶縁層１０７のコンタクトホールにおいて、薄膜トランジスタ１７０の配線に接続する画素電極１１０が形成される。画素電極１１０及び有機絶縁層１０７上には配向膜１７１が形成される。
【０１３６】
対向基板１７２上には、薄膜トランジスタ１７０を覆う遮光層１７３が形成される。遮光層１７３及び対向基板１７２を覆う着色層１７４が形成される。着色層１７４上に補助電極１７６が形成される。遮光層１７３、着色層１７４、補助電極１７６を覆う対向電極１７５が形成される。対向電極１７５上に配向膜１７７が形成される。
【０１３７】
図示しないが、基板１００及び対向基板１７２は、シール材で固着される。また、基板１００と、対向基板１７２と、シール材との内側において、液晶１７８が充填される。
【０１３８】
対向電極１７５は、実施の形態２に示す画素電極１１０の材料を適宜用いて形成する。
【０１３９】
着色層１７４は、赤色波長範囲の光、青色波長範囲の光、及び緑色波長範囲の光、それぞれを優先的に透過させる絶縁層を適宜用いて形成する。着色層１７４は、カラーフィルタとして機能する。
【０１４０】
補助電極１７６は、対向電極１７５の抵抗値を低減する目的で補助的に設けられた電極である。このため、補助電極１７６は、対向電極１７５と接触性の高い材料であり、且つ対向電極１７５より抵抗率の低い材料を用いて形成すればよい。代表的には、アルミニウム、チタン、銅、タンタル、タングステン、モリブデン等の単体を用いて形成することができる。また、上記金属と、スカンジウム、ニオブ、銅又はシリコンとの合金を用いて形成することができる。
【０１４１】
本実施の形態では、対向電極１７５に接して、補助電極１７６が形成される。このため、対向電極１７５の抵抗値を低減することが可能であるため、対向電極１７５の厚さを薄くすることができる。また、対向電極１７５に電位を印加するためのコモン線を基板１００の周辺部一帯に形成せず、コモン端子部において、共通電極と補助電極１７６と導電性粒子と接続すればよいため、液晶表示装置の狭額縁化が可能である。
【０１４２】
（実施の形態９）
本実施の形態では、電子ペーパーの一形態を示す。
【０１４３】
図１２は、表示装置の例としてアクティブマトリクス型の電子ペーパーを示す。表示装置に用いられる薄膜トランジスタ５８１としては、実施の形態３及び実施の形態４で示す薄膜トランジスタ１７０と同様に作製でき、ゲート絶縁層、ソース電極、及びドレイン電極上に酸化物半導体層を有する電気特性の高い薄膜トランジスタである。
【０１４４】
図１２に示す電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用い、電極である第１電極及び第２電極の間に配置し、第１電極及び第２電極に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０１４５】
第１の基板５８０上の薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極またはドレイン電極によって第１電極５８７と、絶縁層５８３、５８４、５８５に形成する開口で接しており電気的に接続している。第１の基板５８０上に形成された第１電極５８７と、第２の基板５９６上に形成された第２電極５８８との間には、黒色領域５９０ａ及び白色領域５９０ｂと、黒色領域５９０ａ及び白色領域５９０ｂの周りを液体で満たすキャビティ５９４とを有する球形粒子５８９が設けられている。また、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１２参照。）。本実施の形態においては、第１電極５８７が画素電極に相当し、第２電極５８８が共通電極に相当する。
【０１４６】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。電気泳動素子としては、透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルとを有する。第１電極と第２電極との間に設けられるマイクロカプセルは、第１電極と第２電極によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、または表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０１４７】
以上により、画質が向上した電子ペーパーを作製することができる。
【０１４８】
本実施の形態は、実施の形態１乃至実施の形態８のいずれか一に記載した駆動回路または画素部と適宜組み合わせて実施することが可能である。
【０１４９】
（実施の形態１０）
本実施の形態では、表示装置において、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
【０１５０】
画素部に配置する薄膜トランジスタは、実施の形態３に従って形成する。また、実施の形態３示す薄膜トランジスタ１７０はｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
【０１５１】
アクティブマトリクス型液晶表示装置のブロック図の一例を図１３（Ａ）に示す。図１３（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
【０１５２】
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応してマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうちいずれか一）と接続される。
【０１５３】
また、実施の形態３に示す薄膜トランジスタ１７０は、ｎチャネル型ＴＦＴであり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図１４を用いて説明する。
【０１５４】
図１４に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２−１〜５６０２−Ｍ、第１配線５６１１、第２配線５６１２、第３配線５６１３及び配線５６２１−１〜５６２１−Ｍを有する。スイッチ群５６０２−１〜５６０２−Ｍそれぞれは、第１薄膜トランジスタ５６０３ａ、第２薄膜トランジスタ５６０３ｂ及び第３薄膜トランジスタ５６０３ｃを有する。
【０１５５】
ドライバＩＣ５６０１は第１配線５６１１、第２配線５６１２、第３配線５６１３及び配線５６２１−１〜５６２１−Ｍに接続される。そして、スイッチ群５６０２−１〜５６０２−Ｍそれぞれは、第１配線５６１１、第２配線５６１２、第３配線５６１３及びスイッチ群５６０２−１〜５６０２−Ｍそれぞれに対応した配線５６２１−１〜５６２１−Ｍに接続される。そして、配線５６２１−１〜５６２１−Ｍそれぞれは、第１薄膜トランジスタ５６０３ａ、第２薄膜トランジスタ５６０３ｂ及び第３薄膜トランジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１−Ｊ（配線５６２１−１〜配線５６２１−Ｍのうちいずれか一）は、スイッチ群５６０２−Ｊが有する第１薄膜トランジスタ５６０３ａ、第２薄膜トランジスタ５６０３ｂ及び第３薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される。
【０１５６】
なお、第１配線５６１１、第２配線５６１２、第３配線５６１３には、それぞれ信号が入力される。
【０１５７】
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに、スイッチ群５６０２−１〜５６０２−Ｍは、画素部と同一基板上に形成されていることが望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２−１〜５６０２−ＭとはＦＰＣなどを介して接続するとよい。
【０１５８】
次に、図１４に示した信号線駆動回路の動作について、図１５のタイミングチャートを参照して説明する。なお、図１５のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間は、第１サブ選択期間Ｔ１、第２サブ選択期間Ｔ２及び第３サブ選択期間Ｔ３に分割されている。さらに、図１４の信号線駆動回路は、他の行の走査線が選択されている場合でも図１５と同様の動作をする。
【０１５９】
なお、図１５のタイミングチャートは、Ｊ列目の配線５６２１−Ｊが第１薄膜トランジスタ５６０３ａ、第２薄膜トランジスタ５６０３ｂ及び第３薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について示している。
【０１６０】
なお、図１５のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２薄膜トランジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３薄膜トランジスタ５６０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１−Ｊに入力される信号５７２１−Ｊを示している。
【０１６１】
なお、配線５６２１−１〜配線５６２１−Ｍには第１サブ選択期間Ｔ１、第２サブ選択期間Ｔ２及び第３サブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される。例えば、第１サブ選択期間Ｔ１において配線５６２１−Ｊに入力されるビデオ信号は信号線Ｓｊ−１に入力され、第２サブ選択期間Ｔ２において配線５６２１−Ｊに入力されるビデオ信号は信号線Ｓｊに入力され、第３サブ選択期間Ｔ３において配線５６２１−Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１サブ選択期間Ｔ１、第２サブ選択期間Ｔ２及び第３サブ選択期間Ｔ３において、配線５６２１−Ｊに入力されるビデオ信号をそれぞれＤａｔａ−ｊ−１、Ｄａｔａ−ｊ、Ｄａｔａ−ｊ＋１とする。
【０１６２】
図１５に示すように、第１サブ選択期間Ｔ１において第１薄膜トランジスタ５６０３ａがオンし、第２薄膜トランジスタ５６０３ｂ及び第３薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１−Ｊに入力されるＤａｔａ−ｊ−１が、第１薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２サブ選択期間Ｔ２では、第２薄膜トランジスタ５６０３ｂがオンし、第１薄膜トランジスタ５６０３ａ及び第３薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１−Ｊに入力されるＤａｔａ−ｊが、第２薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３サブ選択期間Ｔ３では、第３薄膜トランジスタ５６０３ｃがオンし、第１薄膜トランジスタ５６０３ａ及び第２薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１−Ｊに入力されるＤａｔａ−ｊ＋１が、第３薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１６３】
以上のことから、図１４の信号線駆動回路は、１ゲート選択期間を３つに分割することで、１ゲート選択期間中に１つの配線５６２１＿Ｊから３つの信号線にビデオ信号を入力することができる。したがって、図１４の信号線駆動回路は、ドライバＩＣ５６０１が形成される基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にすることができる。接続数が約１／３になることによって、図１４の信号線駆動回路は、信頼性、歩留まりなどを向上できる。
【０１６４】
なお、図１４のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
【０１６５】
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御するための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つまたは３つのサブ選択期間に分割されることが望ましい。
【０１６６】
別の例として、図１６のタイミングチャートに示すように、１つの選択期間をプリチャージ期間Ｔｐ、第１サブ選択期間Ｔ１、第２サブ選択期間Ｔ２、第３サブ選択期間Ｔ３に分割してもよい。さらに、図１６のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３ａ、第２薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２１−Ｊに入力される信号５８２１−Ｊを示している。図１６に示すように、プリチャージ期間Ｔｐにおいて第１薄膜トランジスタ５６０３ａ、第２薄膜トランジスタ５６０３ｂ及び第３薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１−Ｊに入力されるプリチャージ電圧Ｖｐが第１薄膜トランジスタ５６０３ａ、第２薄膜トランジスタ５６０３ｂ及び第３薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１サブ選択期間Ｔ１において第１薄膜トランジスタ５６０３ａがオンし、第２薄膜トランジスタ５６０３ｂ及び第３薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１−Ｊに入力されるＤａｔａ−ｊ−１が、第１薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２サブ選択期間Ｔ２では、第２薄膜トランジスタ５６０３ｂがオンし、第１薄膜トランジスタ５６０３ａ及び第３薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１−Ｊに入力されるＤａｔａ−ｊが、第２薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３サブ選択期間Ｔ３では、第３薄膜トランジスタ５６０３ｃがオンし、第１薄膜トランジスタ５６０３ａ及び第２薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１−Ｊに入力されるＤａｔａ−ｊ＋１が、第３薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１６７】
以上のことから、図１６のタイミングチャートを適用した図１４の信号線駆動回路は、サブ選択期間の前にプリチャージ期間を設けることによって、信号線をプリチャージできるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１６において、図１５と同様なものに関しては共通の符号を用いて示し、同一部分または同様な機能を有する部分の詳細な説明は省略する。
【０１６８】
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１６９】
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１７及び図１８を用いて説明する。
【０１７０】
図１７にシフトレジスタの回路構成を示す。図１７に示すシフトレジスタは、フリップフロップ５７０１−１〜５７０１−ｎという複数のフリップフロップで構成される。また、第１クロック信号、第２クロック信号、スタートパルス信号、リセット信号が入力されて動作する。
【０１７１】
図１７のシフトレジスタの接続関係について説明する。図１７のシフトレジスタは、ｉ段目のフリップフロップ５７０１−ｉ（フリップフロップ５７０１−１〜５７０１−ｎのうちいずれか一）は、図１８に示した第１配線５５０１が第７配線５７１７−ｉ−１に接続され、図１８に示した第２配線５５０２が第７配線５７１７−ｉ＋１に接続され、図１８に示した第３配線５５０３が第７配線５７１７−ｉに接続され、図１８に示した第６配線５５０６が第５配線５７１５に接続される。
【０１７２】
また、図１８に示した第４配線５５０４が奇数段目のフリップフロップでは第２配線５７１２に接続され、偶数段目のフリップフロップでは第３配線５７１３に接続され、図１８に示した第５配線５５０５が第４配線５７１４に接続される。
【０１７３】
ただし、１段目のフリップフロップ５７０１−１の図１８に示す第１配線５５０１は第１配線５７１１に接続され、ｎ段目のフリップフロップ５７０１−ｎの図１８に示す第２配線５５０２は第６配線５７１６に接続される。
【０１７４】
なお、第１配線５７１１、第２配線５７１２、第３配線５７１３、第６配線５７１６を、それぞれ第１信号線、第２信号線、第３信号線、第４信号線と呼んでもよい。さらに、第４配線５７１４、第５配線５７１５を、それぞれ第１電源線、第２電源線と呼んでもよい。
【０１７５】
次に、図１７に示すフリップフロップの詳細について、図１８に示す。図１８に示すフリップフロップは、第１薄膜トランジスタ５５７１、第２薄膜トランジスタ５５７２、第３薄膜トランジスタ５５７３、第４薄膜トランジスタ５５７４、第５薄膜トランジスタ５５７５、第６薄膜トランジスタ５５７６、第７薄膜トランジスタ５５７７及び第８薄膜トランジスタ５５７８を有する。なお、第１薄膜トランジスタ５５７１、第２薄膜トランジスタ５５７２、第３薄膜トランジスタ５５７３、第４薄膜トランジスタ５５７４、第５薄膜トランジスタ５５７５、第６薄膜トランジスタ５５７６、第７薄膜トランジスタ５５７７及び第８薄膜トランジスタ５５７８は、ｎチャネル型トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回ったとき導通状態になるものとする。
【０１７６】
図１８において、第３薄膜トランジスタ５５７３のゲート電極は、電源線と電気的に接続されている。また、第３薄膜トランジスタ５５７３と第４薄膜トランジスタ５５７４の接続させた回路（図１８中鎖線５５００で囲んだ回路）は、図２（Ａ）に示す回路構成に相当すると言える。ここでは全ての薄膜トランジスタは、エンハンスメント型のｎチャネル型トランジスタとする例を示すが、特に限定されず、例えば、第３薄膜トランジスタ５５７３は、デプレッション型のｎチャネル型トランジスタを用いても駆動回路を駆動させることもできる。
【０１７７】
次に、図１８に示すフリップフロップの接続構成について、以下に示す。
【０１７８】
第１薄膜トランジスタ５５７１の第１電極（ソース電極またはドレイン電極の一方）が第４配線５５０４に接続され、第１薄膜トランジスタ５５７１の第２電極（ソース電極またはドレイン電極の他方）が第３配線５５０３に接続される。
【０１７９】
第２薄膜トランジスタ５５７２の第１電極が第６配線５５０６に接続され、第２薄膜トランジスタ５５７２の第２電極が第３配線５５０３に接続される。
【０１８０】
第３薄膜トランジスタ５５７３の第１電極が第５配線５５０５に接続され、第３薄膜トランジスタ５５７３の第２電極が第２薄膜トランジスタ５５７２のゲート電極に接続され、第３薄膜トランジスタ５５７３のゲート電極が第５配線５５０５に接続される。
【０１８１】
第４薄膜トランジスタ５５７４の第１電極が第６配線５５０６に接続され、第４薄膜トランジスタ５５７４の第２電極が第２薄膜トランジスタ５５７２のゲート電極に接続され、第４薄膜トランジスタ５５７４のゲート電極が第１薄膜トランジスタ５５７１のゲート電極に接続される。
【０１８２】
第５薄膜トランジスタ５５７５の第１電極が第５配線５５０５に接続され、第５薄膜トランジスタ５５７５の第２電極が第１薄膜トランジスタ５５７１のゲート電極に接続され、第５薄膜トランジスタ５５７５のゲート電極が第１配線５５０１に接続される。
【０１８３】
第６薄膜トランジスタ５５７６の第１電極が第６配線５５０６に接続され、第６薄膜トランジスタ５５７６の第２電極が第１薄膜トランジスタ５５７１のゲート電極に接続され、第６薄膜トランジスタ５５７６のゲート電極が第２薄膜トランジスタ５５７２のゲート電極に接続される。
【０１８４】
第７薄膜トランジスタ５５７７の第１電極が第６配線５５０６に接続され、第７薄膜トランジスタ５５７７の第２電極が第１薄膜トランジスタ５５７１のゲート電極に接続され、第７薄膜トランジスタ５５７７のゲート電極が第２配線５５０２に接続される。第８薄膜トランジスタ５５７８の第１電極が第６配線５５０６に接続され、第８薄膜トランジスタ５５７８の第２電極が第２薄膜トランジスタ５５７２のゲート電極に接続され、第８薄膜トランジスタ５５７８のゲート電極が第１配線５５０１に接続される。
【０１８５】
なお、第１薄膜トランジスタ５５７１のゲート電極、第４薄膜トランジスタ５５７４のゲート電極、第５薄膜トランジスタ５５７５の第２電極、第６薄膜トランジスタ５５７６の第２電極及び第７薄膜トランジスタ５５７７の第２電極の接続箇所をノード５５４３とする。さらに、第２薄膜トランジスタ５５７２のゲート電極、第３薄膜トランジスタ５５７３の第２電極、第４薄膜トランジスタ５５７４の第２電極、第６薄膜トランジスタ５５７６のゲート電極及び第８薄膜トランジスタ５５７８の第２電極の接続箇所をノード５５４４とする。
【０１８６】
なお、第１配線５５０１、第２配線５５０２、第３配線５５０３及び第４配線５５０４を、それぞれ第１信号線、第２信号線、第３信号線、第４信号線と呼んでもよい。さらに、第５配線５５０５を第１電源線、第６配線５５０６を第２電源線と呼んでもよい。
【０１８７】
また、信号線駆動回路及び走査線駆動回路を実施の形態３に示すｎチャネル型ＴＦＴのみで作製することも可能である。実施の形態３に示すｎチャネル型ＴＦＴはトランジスタの電界効果移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。例えば、実施の形態３に示すｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速に動作させることが出来るため、フレーム周波数を高くすること、または、黒画面挿入を実現することなども実現することが出来る。
【０１８８】
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置することにより、フレーム周波数を高くすることを実現することが出来る。また、複数の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利である。
【０１８９】
また、アクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図１３（Ｂ）に示す。
【０１９０】
図１３（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有する画素部５４０１と、各画素を選択する第１走査線駆動回路５４０２及び第２走査線駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５４０３とを有する。
【０１９１】
図１３（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。
【０１９２】
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。
【０１９３】
なお、図１３（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴを配置する場合、一方のスイッチング用ＴＦＴのゲート配線である第１走査線に入力される信号を第１の走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴのゲート配線である第２走査線に入力される信号を第２走査線駆動回路５４０４で生成している例を示しているが、第１走査線に入力される信号と、第２走査線に入力される信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つの画素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御するのに用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。
【０１９４】
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。また、信号線駆動回路及び走査線駆動回路を実施の形態３に示すｎチャネル型ＴＦＴのみで作製することも可能である。
【０１９５】
図３５は、表示装置を構成する、信号入力端子、走査線、信号線、非線形素子を含む保護回路及び画素部の位置関係を説明する図である。絶縁表面を有する基板３２０上には走査線３２３と信号線３２４が交差して配置され、画素部３２７が構成されている。なお、画素部３２７は、図１３に示す画素部５３０１と画素部５４０１に相当する。
【０１９６】
画素部３２７は複数の画素３２８がマトリクス状に配列して構成されている。画素３２８は、走査線３２３と信号線３２４に接続する画素ＴＦＴ３２９、保持容量部３３０、画素電極３３１を含んで構成されている。
【０１９７】
ここで示す画素構成において、保持容量部３３０では、一方の電極と画素ＴＦＴ３２９が接続され、他方の電極と容量線３３２が接続される場合を示している。また、画素電極３３１は表示素子（液晶素子、発光素子、コントラスト媒体（電子インク）等）を駆動する一方の電極を構成する。これらの表示素子の他方の電極はコモン端子３３３に接続されている。
【０１９８】
保護回路は、画素部３２７と、信号線入力端子３２２との間に配設されている。また、走査線駆動回路と、画素部３２７の間に配設されている。本実施の形態では、複数の保護回路を配設して、走査線３２３、信号線３２４及び容量バス線３３７に静電気等によりサージ電圧が印加され、画素ＴＦＴ３２９等が破壊されないように構成されている。そのため、保護回路にはサージ電圧が印加されたときに、コモン配線に電荷を逃がすように構成されている。
【０１９９】
本実施の形態では、走査線３２３側に保護回路３３４、信号線３２４側に保護回路３３５、容量バス線３３７に保護回路３３６を配設する例を示している。ただし、保護回路の配設位置はこれに限定されない。また、走査線駆動回路をＩＣ等の半導体装置で実装しない場合は、走査線３２３側に保護回路３３４を設けなくとも良い。
【０２００】
これらの回路の各々に実施の形態１乃至実施の形態７に示したＴＦＴを用いることができる。
【０２０１】
ここで、コモン端子３３３の構造について、図３８を用いて示す。
【０２０２】
図３８（Ａ）は、コモンコンタクト端子の断面図であり、図３８（Ｂ）に示す上面図のＤ１−Ｄ２に相当する。
【０２０３】
共通電位線４９１は、ゲート絶縁層４０３上に設けられ、図１に示す第１配線４０９乃至第３配線４１１と同じ材料及び同じ工程で作製される。
【０２０４】
また、共通電位線４９１は、有機絶縁層４５２で覆われ、有機絶縁層４５２は、共通電位線４９１と重なる位置に複数の開口部を有している。この開口部は、第１配線４０９乃至第３配線４１１のいずれかと、画素電極１１０とを接続するコンタクトホールと同じ工程で作製される。
【０２０５】
また、共通電極４９２は、有機絶縁層４５２上に設けられ、接続配線４５３や、画素部の画素電極と同じ材料及び同じ工程で作製される。
【０２０６】
なお、共通電極４９２は、シール材に含まれる導電性粒子と接触する電極であり、第２の基板の対向電極と電気的に接続が行われる。
【０２０７】
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０２０８】
以上により、画質が向上した表示装置を作製することができる。
【０２０９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２１０】
（実施の形態１１）
酸化物半導体層を用いて薄膜トランジスタを作製し、その薄膜トランジスタを画素部、さらには駆動回路に用いて、表示装置を作製することができる。また、実施の形態１または実施の形態２に示すインバータ回路を駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０２１１】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０２１２】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電層を形成した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【０２１３】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２１４】
本実施の形態では、液晶表示パネルの外観及び断面について、図１９を用いて説明する。図１９は、第１基板４００１上に形成されたゲート絶縁層、ソース電極、及びドレイン電極上に酸化物半導体層を有する電気特性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図１９（Ｂ）は、図１９（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
【０２１５】
第１基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１基板４００１とシール材４００５と第２基板４００６とによって、液晶層４００８と共に封止されている。また第１基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体層または多結晶半導体層で形成された信号線駆動回路４００３が実装されている。
【０２１６】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１９（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１９（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０２１７】
また第１基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１９（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には有機絶縁層４０２１が設けられている。
【０２１８】
薄膜トランジスタ４０１０、４０１１は、ゲート絶縁層、ソース電極、及びドレイン電極上に酸化物半導体層を含む電気特性の高い薄膜トランジスタに相当し、実施の形態３に示す薄膜トランジスタ１７０を適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
【０２１９】
また、液晶素子４０１３が有する画素電極４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極４０３１は第２基板４００６上に形成されている。画素電極４０３０と対向電極４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極４０３０、対向電極４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０２２０】
なお、第１基板４００１、第２基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０２２１】
また、柱状のスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる。画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
【０２２２】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０２２３】
なお本実施の形態は透過型液晶表示装置の例であるが、本実施の形態は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
【０２２４】
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極という順に設けるが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光層を設けてもよい。
【０２２５】
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、上記実施の形態で得られた薄膜トランジスタ１７０を有機絶縁層４０２１で覆う構成となっている。
【０２２６】
また、平坦性を有する有機絶縁層４０２１を形成する。有機絶縁層４０２１としては、実施の形態１に示す有機絶縁層４５２に示した材料を適宜用いることができる。
【０２２７】
画素電極４０３０、対向電極４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０２２８】
また、画素電極４０３０、対向電極４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０２２９】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０２３０】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２３１】
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極４０３０と同じ導電層から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極及びドレイン電極と同じ導電層で形成されている。
【０２３２】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電層４０１９を介して電気的に接続されている。
【０２３３】
また図１９においては、信号線駆動回路４００３を別途形成し、第１基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０２３４】
図２０は、上記実施の形態を適用して作製されるＴＦＴ基板２６００を用いて表示装置として液晶表示モジュールを構成する一例を示している。
【０２３５】
図２０は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
【０２３６】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどの液晶を用いることができる。
【０２３７】
以上により、画質が向上した液晶表示パネルを作製することができる。
【０２３８】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２３９】
（実施の形態１２）
本実施の形態では、表示装置として発光表示装置の一形態を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２４０】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２４１】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２４２】
図２１は、表示装置のうち、発光表示装置の例として、デジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【０２４３】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは、１つの画素に、酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを２つ用いる形態を示す。
【０２４４】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに直接接続されている。
【０２４５】
なお、第２電極が駆動用トランジスタ６４０２のゲートに直接接続するためのコンタクトホールは、実施の形態２に示したゲート絶縁層へのエッチング、または実施の形態５に示すように、画素電極と同様に形成することが可能な接続配線を用いて形成することができるため、作製工程におけるフォトマスク数は増加しない。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極（ソース電極及びドレイン電極の一方）が電源線６４０７に接続され、第２電極（ソース電極及びドレイン電極の他方）が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
【０２４６】
なお、発光素子６４０４の第２電極（共通電極６４０８）には、低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして、低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０２４７】
なお、容量素子６４０３は、駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【０２４８】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、電源線電圧及び駆動用トランジスタ６４０２のＶｔｈの総和以上の電圧をかける。
【０２４９】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図２１と同じ画素構成を用いることができる。
【０２５０】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに、発光素子６４０４の順方向電圧及び駆動用トランジスタ６４０２のＶｔｈの総和以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧よりも大きい。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２５１】
なお、図２１に示す画素構成は、これに限定されない。例えば、図２１に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタまたは論理回路などを追加してもよい。
【０２５２】
次に、発光素子の構成について、図２２を用いて説明する。ここでは、駆動用ＴＦＴがエンハンスメント型の場合を例に挙げて、画素の断面構造について説明する。図２２の表示装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態３及び実施の形態４で示す薄膜トランジスタと同様に作製でき、ゲート絶縁層、ソース電極、及びドレイン電極上に酸化物半導体層を含む信頼性の高い薄膜トランジスタである。
【０２５３】
発光素子は、発光を取り出すために少なくとも陽極または陰極が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成は、どの射出構造の発光素子にも適用することができる。
【０２５４】
上面射出構造の発光素子について図２２（Ａ）を用いて説明する。
【０２５５】
図２２（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２２（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上にＥＬ層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電層であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そしてＥＬ層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電層を用いても良い。
【０２５６】
陰極７００３及び陽極７００５でＥＬ層７００４を挟んでいる領域が発光素子７００２に相当する。図２２（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
【０２５７】
次に、下面射出構造の発光素子について図２２（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図２２（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電層７０１７上に、発光素子７０１２の陰極７０１３が形成されており、陰極７０１３上にＥＬ層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽層７０１６が形成されていてもよい。陰極７０１３は、図２２（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその厚さは、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの厚さを有するアルミニウム層を、陰極７０１３として用いることができる。そしてＥＬ層７０１４は、図２２（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図２２（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽層７０１６は、例えば光を反射する金属等を用いることができるが、金属層に限定されない。例えば黒の顔料を添加した樹脂層等を用いることもできる。
【０２５８】
陰極７０１３及び陽極７０１５で、ＥＬ層７０１４を挟んでいる領域が発光素子７０１２に相当する。図２２（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
【０２５９】
次に、両面射出構造の発光素子について、図２２（Ｃ）を用いて説明する。図２２（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電層７０２７上に、発光素子７０２２の陰極７０２３が形成されており、陰極７０２３上にＥＬ層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図２２（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその厚さは、光を透過する程度とする。例えば２０ｎｍの膜厚を有するアルミニウム層を、陰極７０２３として用いることができる。そしてＥＬ層７０２４は、図２２（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図２２（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
【０２６０】
陰極７０２３と、ＥＬ層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図２２（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２６１】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０２６２】
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０２６３】
なお本実施の形態で示す表示装置は、図２２に示した構成に限定されるものではなく、本明細書における技術的思想に基づく各種の変形が可能である。
【０２６４】
次に、表示装置の一形態である発光表示パネル（発光パネルともいう）の外観及び断面の一形態について、図２３を用いて説明する。図２３は、ゲート絶縁層、ゲート絶縁層上に形成されるソース電極及びドレイン電極、ソース電極及びドレイン電極上に形成される酸化物半導体層を含む電気特性の高い薄膜トランジスタ、並びに発光素子が形成された第１基板と、第２基板とを、第１基板及び第２基板の間に設けられたシール材で封止した、パネルの上面図であり、図２３（Ｂ）は、図２３（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２６５】
第１基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１基板４５０１とシール材４５０５と第２基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２６６】
また、第１基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図２３（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０２６７】
薄膜トランジスタ４５０９、４５１０は、ゲート絶縁層、ソース電極、及びドレイン電極上に酸化物半導体層を含む電気特性の高い薄膜トランジスタに相当し、実施の形態３及び実施の形態４に示す薄膜トランジスタ１７０を適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０２６８】
また、発光素子４５１１が有する画素電極である第１電極４５１７は、薄膜トランジスタ４５１０のソース電極またはドレイン電極と電気的に接続されている。なお、発光素子４５１１の構成は、第１電極４５１７、ＥＬ層４５１２、第２電極４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０２６９】
隔壁４５２０は、有機樹脂層、無機絶縁層、または有機ポリシロキサン層を用いて形成する。特に感光性の材料を用い、第１電極４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２７０】
ＥＬ層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０２７１】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２電極４５１３及び隔壁４５２０上に保護層を形成してもよい。保護層としては、窒化珪素層、窒化酸化珪素層、ＤＬＣ層等を形成することができる。
【０２７２】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０２７３】
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１電極４５１７と同じ導電層から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極及びドレイン電極と同じ導電層から形成されている。
【０２７４】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電層４５１９を介して電気的に接続されている。
【０２７５】
発光素子４５１１からの光の取り出し方向に位置する基板には、第２基板は透光性でなければならない。その場合には、第２基板４５０６として、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２７６】
また、充填材４５０７としては、窒素やアルゴンなどの不活性な気体、紫外線硬化樹脂、熱硬化樹脂等を用いることができる。紫外線硬化樹脂、熱硬化樹脂としては、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いる。
【０２７７】
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止層を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２７８】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体層または多結晶半導体層によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、または走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２３の構成に限定されない。
【０２７９】
以上により、画質が向上した発光表示装置（表示パネル）を作製することができる。
【０２８０】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２８１】
（実施の形態１３）
電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２４、図２５に示す。
【０２８２】
図２４（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、上記実施の形態を適用した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
【０２８３】
また、図２４（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、上記実施の形態を適用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。
【０２８４】
また、図２５は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２８５】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２５では表示部２７０５）に文章を表示し、左側の表示部（図２５では表示部２７０７）に画像を表示することができる。
【０２８６】
また、図２５では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０２８７】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２８８】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２８９】
（実施の形態１４）
上記実施の形態に示す表示装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などがある。
【０２９０】
図２６（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０２９１】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０２９２】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２９３】
図２６（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０２９４】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０２９５】
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０２９６】
図２７（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、蝶番９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２７（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、上記実施の形態に係る表示装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２７（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２７（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０２９７】
図２７（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも上記実施の形態に係る表示装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
【０２９８】
図２８（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
【０２９９】
図２８（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
【０３００】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０３０１】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０３０２】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０３０３】
また、画面モードの切り替えは、表示部１００２を触れること、または筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０３０４】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０３０５】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０３０６】
図２８（Ｂ）も携帯電話機の一例である。図２８（Ｂ）の携帯電話機は、筐体９４１１に、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に走査ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能である。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通信または有線通信により画像または入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。
【０３０７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３０８】
（実施の形態１５）
本実施の形態では、酸化物半導体を半導体層として用いた薄膜トランジスタを作製する場合において、酸化物半導体膜のパターニングの際に生じるエッチングの廃液から酸化物半導体を再生して、再利用する方法について説明する。
【０３０９】
図３９及び図４０に再利用サイクルについて示す。
【０３１０】
まず、図３９の工程１（７１０１）において、酸化物半導体膜をスパッタリング法、またはレーザパルス蒸着法により成膜する。図４０（Ａ）（Ｂ）に成膜時の具体的な一例を示す。図４０（Ａ）では、基板７２０１上にゲート電極７２０２およびゲート絶縁膜７２０３が形成されており、ターゲット７２０４をスパッタリングガスによりスパッタリングする。このとき用いるターゲット７２０４は、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットであり、組成比としては、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５なるターゲットを用いることができる。この結果、ゲート絶縁膜７２０３上にスパッタリング法を用いて酸化物半導体膜７２０５に形成することができる（図４０（Ｂ））。
【０３１１】
次に、図３９の工程２（７１０２）において、酸化物半導体膜のパターニングを行う。図４０（Ｃ）に示すようにフォトマスクを用いて形成したレジストマスク７２０６を用い、ウェットエッチング法により酸化物半導体膜７２０５の不要な部分を除去する。これにより、図７（Ｄ）に示すように、所望の形状の酸化物半導体膜７２０７を得ることができる。
【０３１２】
次に、図３９の工程３（７１０３）において、工程２（７１０２）で生じたエッチングの廃液７２０８を回収する（図４０（Ｅ））。なお、エッチングの廃液を回収する際には、エッチング廃液を中和しておいてもよい。作業性の良さを考慮すると、中和されたエッチング廃液を処理する方が安全性が高く好ましいためである。
【０３１３】
次に、図３９の工程４（７１０４）において、エッチング廃液から水分を除去する固体化処理を行い、固体物７２０９を得る（図４０（Ｆ））。なお、水分を除去するためには、エッチング廃液を加熱すればよい。また、固体物７２０９を得た後、後の工程において再生するターゲットの組成比が所望の組成比となるように組成分析等を行った上で不足成分を追加するなどして組成比の調整を行う。
【０３１４】
次に、図３９の工程５（７１０５）において、固体物７２０９を所望の形状のダイスに入れ、加圧および焼成することにより、焼結体７２１０を得る。さらに、焼結体７２１０を接着剤によりバッキングプレート７２１１に貼り付けることにより、ターゲット７２１２を形成する（図４０（Ｇ））。ただし、焼成温度は、７００℃以上が好ましい。また、膜厚は５ｎｍ以上１０ｎｍ以下とするのが好ましい。なお、図３９の工程３（７１０３）において、Ｉｎ、Ｇａ、及びＺｎの組成比を調整しているため、所望の組成比を有するターゲット７２１２を得ることができる。
【０３１５】
なお、得られたターゲット７２１２は、図３９の工程１（７１０１）における成膜時に用いることができる。
【０３１６】
以上により、酸化物半導体を半導体層として用いた薄膜トランジスタを作製する場合におけるエッチングの廃液から酸化物半導体を再生して、再利用することができる。
【０３１７】
なお、酸化物半導体に含まれているインジウムやガリウムは、希少価値のある金属であることが知られていることから、本実施の形態に示す再利用方法を用いることにより、省資源化を図ることができると共に酸化物半導体を用いて形成される製品のコストダウンを図ることができる。
【図１】
2010135778.tif 000003
【図２】
2010135778.tif 000004
【図３】
2010135778.tif 000005
【図４】
2010135778.tif 000006
【図５】
2010135778.tif 000007
【図６】
2010135778.tif 000008
【図７】
2010135778.tif 000009
【図８】
2010135778.tif 000010
【図９】
2010135778.tif 000011
【図１０】
2010135778.tif 000012
【図１１】
2010135778.tif 000013
【図１２】
2010135778.tif 000014
【図１３】
2010135778.tif 000015
【図１４】
2010135778.tif 000016
【図１５】
2010135778.tif 000017
【図１６】
2010135778.tif 000018
【図１７】
2010135778.tif 000019
【図１８】
2010135778.tif 000020
【図１９】
2010135778.tif 000021
【図２０】
2010135778.tif 000022
【図２１】
2010135778.tif 000023
【図２２】
2010135778.tif 000024
【図２３】
2010135778.tif 000025
【図２４】
2010135778.tif 000026
【図２５】
2010135778.tif 000027
【図２６】
2010135778.tif 000028
【図２７】
2010135778.tif 000029
【図２８】
2010135778.tif 000030
【図２９】
2010135778.tif 000031
【図３０】
2010135778.tif 000032
【図３１】
2010135778.tif 000033
【図３２】
2010135778.tif 000034
【図３３】
2010135778.tif 000035
【図３４】
2010135778.tif 000036
【図３５】
2010135778.tif 000037
【図３６】
2010135778.tif 000038
【図３７】
2010135778.tif 000039
【図３８】
2010135778.tif 000040
【図３９】
2010135778.tif 000041
【図４０】
2010135778.tif 000042