(57)【要約】【課題】簡易な構成で軽負荷時のスイッチング損失を低減するとともに高効率なスイッチング電源装置を提供する。【解決手段】トランスの１次巻線に接続されたスイッチング素子を有し、トランスの１次側に電圧が入力された場合に制御回路５０ａがスイッチング素子をオン／オフ制御することによりトランスの２次巻線に誘起される電圧を整流平滑して負荷に出力するスイッチング電源装置であって、制御回路５０ａは、負荷が軽負荷の場合に、スイッチング素子に流れる電流が一定値以下に低下するのを防ぐようにスイッチング素子を制御する電流制御部である第２ＯＣＰコンパレータ６３ｂと、負荷が軽負荷の場合に、負荷に対する出力電圧に応じたフィードバック信号に基づき、スイッチング素子に対して間欠発振動作を行うように制御する間欠制御部であるＢＳＴコンパレータ５５とを備える。【選択図】図１
2010057213.tif 000002
【特許請求の範囲】
【請求項１】
トランスの１次巻線に接続されたスイッチング素子を有し、前記トランスの１次側に電圧が入力された場合に制御回路が前記スイッチング素子をオン／オフ制御することにより前記トランスの２次巻線に誘起される電圧を整流平滑して負荷に出力するスイッチング電源装置であって、
前記制御回路は、
前記負荷が軽負荷の場合に、前記スイッチング素子に流れる電流が一定値以下に低下するのを防ぐように前記スイッチング素子を制御する電流制御部と、
前記負荷が軽負荷の場合に、前記負荷に対する出力電圧に応じたフィードバック信号に基づき、前記スイッチング素子に対して間欠発振動作を行うように制御する間欠制御部と、
を備えることを特徴とするスイッチング電源装置。
【請求項２】
前記電流制御部は、前記トランスの１次側に入力された電圧に応じて設定した最低オン時間よりも前記スイッチング素子のオン時間が短くなるのを防ぐように前記スイッチング素子を制御することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記電流制御部は、前記トランスの１次側に入力された電圧が所定値以下の場合には最低オン時間を長く設定し、前記トランスの１次側に入力された電圧が所定値を超える場合には最低オン時間を短く設定することを特徴とする請求項２記載のスイッチング電源装置。
【請求項４】
前記電流制御部は、前記スイッチング素子に流れる電流値に所定電流をバイアスし、当該バイアス後の電流値が一定値以下に低下するのを防ぐように前記スイッチング素子を制御することを特徴とする請求項１乃至請求項３のいずれか１項記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング動作により所定の電圧を生成して出力するとともに、軽負荷時の安定制御が可能なスイッチング電源装置に関する。
【背景技術】
【０００２】
従来から、スイッチング素子をオン／オフ制御して出力電圧制御を行うスイッチング電源装置は、ＯＡ機器や民生機器等に利用されている。近年、環境への配慮及び省エネルギーの観点から、スイッチング電源装置の高効率化が求められている。スイッチング電源装置におけるスイッチング素子を制御する制御回路は、通常、１チップの集積回路により構成され、内部に当該集積回路を起動するための起動回路を備えている。
【０００３】
図１３は、従来の擬似共振型のスイッチング電源装置の構成を示す回路図である。このスイッチング電源装置は、図１３に示すように、交流電源１と、ブリッジ整流器２と、ノーマルフィルタ用のコンデンサ３と、トランス４と、スイッチング素子５と、整流用のダイオード６と、出力コンデンサ７と、エラーアンプ８と、フォトカプラ９ａ，９ｂと、コンデンサ１０，１４と、補助巻線Ｄと、ダイオード１１と、バックアップコンデンサ１２と、抵抗１３と、共振コンデンサ１５と、スイッチング素子５を制御するための制御部５０とを有する。補助巻線Ｄとダイオード１１とバックアップコンデンサ１２とは、補助電源回路を構成する。
【０００４】
また、スイッチング素子５と共振コンデンサ１５と制御部５０とは例えば１チップの半導体装置内に設けられ、当該装置は、外部入力端子として、スイッチング素子５の入力端子（Ｄｒａｉｎ端子）、スイッチング素子５の出力端子（Ｓｏｕｒｃｅ端子）、補助電源回路の入力端子（Ｖｃｃ端子）、フィードバック信号入力端子（ＦＢ端子）、過電流保護端子（ＯＣＰ端子）、ゼロ電流検出端子（ＺＣＤ端子）、及び制御部５０のグランド端子（ＧＮＤ端子）を備えている。なお、制御部５０は、Ｄｒａｉｎ端子に接続されたＳｔａｒｔＵｐ端子、Ｖｃｃ端子、ＦＢ端子、ＧＮＤ端子、ＯＣＰ端子、ＺＣＤ端子、及びスイッチング素子５に制御信号を出力するためのＤＲＶ端子を備えている。
【０００５】
トランス４は、１次巻線Ｐと２次巻線Ｓと補助巻線Ｄとを有し、２次側回路へエネルギーを伝達する。また、スイッチング素子５は、トランス４の１次巻線Ｐに接続されている。
【０００６】
エラーアンプ８は、Ｖｏｕｔ−Ｇｎｄ間に接続され、出力電圧Ｖｏｕｔと内部の基準電圧との差に応じて、フォトカプラ９ａに流れる電流を制御する。フォトカプラ９ａは、抵抗が並列に接続された発光ダイオードにより構成され、基準電圧に対する誤差を１次側にフィードバックする。また、フォトカプラ９ｂは、フォトカプラ９ａの発光ダイオードの光に応じて動作するフォトトランジスタであり、コレクタが制御部５０のＦＢ端子に接続されるとともにエミッタが接地されている。この構成により、フォトカプラ９ｂがフィードバック信号を制御部５０のＦＢ端子に出力するため、当該スイッチング電源装置は、負荷の変動に対応する電力を供給することができる。
【０００７】
補助電源回路は、上述したように補助巻線Ｄにダイオード１１とバックアップコンデンサ１２とを接続して構成され、トランス４の補助巻線Ｄに誘起される電圧を整流平滑するとともに、自己の有するバックアップコンデンサ１２に充電して制御部５０のＶｃｃ端子に電力を供給する。また、補助巻線Ｄに誘起される電圧は、抵抗１３を介して整流平滑されることなく制御部５０のＺＣＤ端子に入力される。
【０００８】
スイッチング素子５のオフ期間中に２次巻線Ｓに誘起される電圧は、整流用のダイオード６と出力コンデンサ７とにより整流平滑され、２次側出力電圧としてＶｏｕｔから負荷に対して出力される。
【０００９】
また、トランス４は、１次巻線Ｐのインダクタンスとスイッチング素子５に並列接続された共振コンデンサ１５のキャパシタンスとからなるＬＣ共振回路を備えている。この共振コンデンサ１５は、スイッチング素子５の寄生容量のみにより構成することも可能である。共振コンデンサ１５は、スイッチング素子５に並列接続されているが、１次巻線Ｐと並列に取り付けても同じ効果がある。
【００１０】
制御部５０は、制御信号をＤＲＶ端子から出力することにより、スイッチング素子５のゲートを駆動してオン／オフさせ、トランス４の２次巻線Ｓ側で平滑された直流電圧を電源出力端子Ｖｏｕｔと接地端子Ｇｎｄ間に生成する。具体的には、スイッチング素子５のオン期間に流れるドレイン電流により、トランス４は逆起電力を生じ、２次巻線Ｓ側に電流が流れてエネルギーが貯えられる。スイッチング素子５はその後にオフするが、トランス４に蓄えられたエネルギーは、スイッチング素子５のオフ期間にトランス４の２次巻線Ｓ側でダイオード６を通して平滑コンデンサ７に電流を流す。これにより、電源出力端子Ｖｏｕｔと接地端子Ｇｎｄ間には、トランス４の２次巻線Ｓ側で平滑された直流電圧が生成される。
【００１１】
トランス４に蓄えられたエネルギによる２次巻線Ｓ側の平滑回路に対する放出が終了し、ダイオード６に流れる電流がゼロになると、スイッチング素子５のソースドレイン間電圧が下がり、トランス４のＬＣ共振回路で振動が始まる。その際、トランス４の補助巻線Ｄは、その巻線数に比例した振幅のドレイン電圧に対応する電圧を生じる。スイッチング素子５のドレイン電圧は、交流電源１の交流入力を整流したときに平滑コンデンサ３の端子間に生じる直流電圧を中心に振動する。これに対して、ゼロ電流検出用の入力端子ＺＣＤは、トランス４の１次巻線Ｐとは逆極性の補助巻線Ｄに接続されているため、０Ｖを中心とする振動波形のゼロ電流検出信号が入力される。これにより、制御部５０は、スイッチング素子５のゲート端子にＨレベルの信号を出力し、スイッチング素子５を再びオンさせる。
【００１２】
ここで、Ｖｏｕｔ−Ｇｎｄ間に接続される図示されない負荷のインピーダンスが高い軽負荷状態の場合には、制御部５０により出力されるスイッチング素子５に対する制御信号のオン幅が狭くなるので、スイッチング素子５は、オン期間が短く、ドレイン電流の最大値が低い。このため、トランス４に蓄積されるエネルギが小さく、比較的短期間でトランス４のリセットが終了するので、スイッチング素子５のドレイン−ソース端子間電圧の値が高い期間が短くなり、トランス４の２次側のダイオード６に流れる電流は短期間でゼロとなる。
【００１３】
一方、重負荷状態の場合には、制御部５０により出力される制御信号のオン幅が広くなるので、スイッチング素子５は、オン期間が長くなり、ドレイン電流の最大値が高くなる。このため、トランス４に蓄積されるエネルギが大きくなるとともにリセット期間が長くなるので、スイッチング素子５のドレイン−ソース端子間電圧の値が高い期間が長くなり、トランス４の２次側のダイオード６に流れる電流は比較的長期間に亘って流れ続ける。
【００１４】
また、図１４は、従来の擬似共振型のスイッチング電源装置の制御部５０内部の構成を示す回路図である。制御部５０は、図１４に示すように、内部電源５１、反転回路５２、ヒステリシスコンパレータ５４、フリップフロップ５６、起動回路５７、定電流源６０、トランジスタ６１、ＦＢコンパレータ６２、ＯＣＰコンパレータ６３、ＯＲ回路６４、ＡＮＤ回路６５、発振回路６６、反転回路６７、ドライブ回路６８，６９、スイッチング素子７０，７１、ＢＤコンパレータ８４、ボトム検出部８５、及びＯＲ回路８６により構成される。
【００１５】
内部電源５１は、Ｖｃｃ端子から供給される電力に基づき、制御部５０を起動させるとともに、制御部５０全体に対して動作に必要な電力を供給する。また、内部電源５１は、ヒステリシスコンパレータ５４の出力を検出し、当該出力がＨ（ハイ）レベルの信号である場合に動作を行うが、当該出力がＬ（ロー）レベルの信号である場合には動作を停止して制御部５０全体に対する電力供給を止める。
【００１６】
ヒステリシスコンパレータ５４は、Ｖｃｃ端子の電圧が起動電圧値である１６．５Ｖ以上である場合にＨレベルの信号を出力する。その後、Ｖｃｃ端子の電圧が最低動作電圧値である１０Ｖ以下に低下すると、ヒステリシスコンパレータ５４は、Ｌレベルの信号を出力する。
【００１７】
反転回路５２は、ヒステリシスコンパレータ５４の出力を反転し、後述する起動回路５７内のスイッチ８１に対して出力する。
【００１８】
起動回路５７は、定電流源８０とスイッチ８１とにより構成され、内部電源５１に電力を供給するために起動電流を流す。ここで、定電流源８０の入力端子は、ＳｔａｒｔＵｐ端子に接続されており、外部のＤｒａｉｎ端子から電力供給を受ける。起動回路５７は、スイッチ８１がオンである場合に、Ｖｃｃ端子を介して定電流源８０による電流を補助電源回路３０のバックアップコンデンサ１２に供給して充電する。また、起動回路５７内のスイッチ８１は、反転回路５２の出力がＨ（ハイ）レベルの信号である場合にオンに切り替わり、反転回路５２の出力がＬレベルの信号である場合にオフに切り替わる。したがって、起動回路５７は、Ｖｃｃ端子の電圧が１０Ｖ以下に低下して制御部５０の再起動が必要とされる場合に、スイッチ８１をオンにして起動電流を供給する。
【００１９】
定電流源６０は、ＦＢ端子に接続された外部のフォトカプラ９ｂとコンデンサ１０とにより、ＦＢ端子に２次側からのフィードバック電圧を生成する。
【００２０】
トランジスタ６１は、ベースがＦＢ端子に接続され、ＦＢ端子のフィードバック電圧に応じてオンし、エミッタ電流が流れる。
【００２１】
ＯＣＰ端子は、外部でＳｏｕｒｃｅ端子に接続されており、スイッチング素子５に流れる電流量に応じた電圧が印加され、ＦＢコンパレータ６２及びＯＣＰコンパレータ６３に電圧信号を出力する。
【００２２】
ＦＢコンパレータ６２は、トランジスタ６１に流れる電流量に応じた電圧信号に対して、ＯＣＰ端子から出力される電圧信号が上回った場合にＨ（ハイ）信号を出力する。これにより、ＦＢコンパレータ６２は、ＦＢ端子に示される２次側からのフィードバック量に応じた電圧値をＯＣＰ端子により出力された電圧信号の電圧値が超えた際に、Ｈレベルの信号をＯＲ回路６４を介してフリップフロップ５６のＲ端子に入力し、スイッチング素子５をオフさせ、２次側の出力電圧値を一定に制御することができる。
【００２３】
ＯＣＰコンパレータ６３は、ＯＣＰ端子から出力される電圧信号が所定電圧値を上回った場合に、スイッチング素子５に流れる電流量が過電流であるとして、Ｈ（ハイ）信号を出力し、Ｈレベルの信号をＯＲ回路６４を介してフリップフロップ５６のＲ端子に入力する。
【００２４】
ＯＲ回路６４は、ＦＢコンパレータ６２とＯＣＰコンパレータ６３との少なくとも１つによりＨ信号を入力された場合に、Ｈ信号をフリップフロップ５６のＲ端子に対して出力する。
【００２５】
発振回路６６は、スイッチング素子５の最大デューティサイクルを決める最大デューティサイクル信号を生成してＡＮＤ回路６５に対して出力するとともに、スイッチング素子５の発振周波数を決めるクロック信号を生成し、ＯＲ回路８６を介してフリップフロップ回路５６のＳ端子に対して出力する。これにより、発振回路６６は、過負荷時にスイッチング素子５のオン幅を制限し、過電流が流れるのを防止することができる。
【００２６】
フリップフロップ５６は、Ｓ端子に入力されたクロック信号とＲ端子に入力された信号とに基づき、Ｑ端子から制御信号を出力する。フリップフロップ５６の出力端子（Ｑ端子）は、ＡＮＤ回路６５の入力端子に接続されている。また、ＡＮＤ回路６５の出力は、反転回路６７を介してドライブ回路６８，６９に接続されている。ドライブ回路６８，６９は、それぞれＰ型ＭＯＳＦＥＴによるスイッチング素子７０のゲート端子とＮ型ＭＯＳＦＥＴによるスイッチング素子７１のゲート端子とに接続されている。スイッチング素子５は、ＡＮＤ回路６５の出力に応じてスイッチング素子７０，７１が交互に駆動されることにより、オン／オフ制御される。
【００２７】
ＢＤコンパレータ８４は、上述した０Ｖを中心とする振動波形のゼロ電流検出信号の電圧値を所定の値と比較し、比較結果をボトム検出部８５に対して出力する。
【００２８】
ボトム検出部８５は、ＢＤコンパレータ８４の出力に基づき、入力端子ＺＣＤに印加されるゼロ電流検出信号のゼロクロス検出を行い、スイッチング素子５のドレイン電圧が最低電圧（ボトム）となるタイミングでＯＲ回路８６を介してフリップフロップ５６のＳ端子にＨレベルの信号を出力する。これによりトランス４を流れる電流がゼロの状態でのスイッチング動作、すなわちソフトスイッチングが実現できる。
【００２９】
ＯＲ回路８６は、発振回路６６とボトム検出部８５との少なくとも１つによりＨ信号を入力された場合に、Ｈ信号をフリップフロップ５６のＳ端子に対して出力する。
【００３０】
次に、従来のスイッチング電源装置の動作について説明する。まず、交流電源１により出力された正弦波電圧は、ブリッジ整流器２で整流され、コンデンサ３を通して、トランス４の１次巻線Ｐを介してスイッチング素子５のＤｒａｉｎ端子に出力される。一方、起動回路５７は、スイッチ８１がオンであるため、Ｖｃｃ端子の電圧が１６．５Ｖを超えるまで定電流源８０により電流を補助電源回路のバックアップコンデンサ１２に供給して充電する。Ｖｃｃ端子の電圧が１６．５Ｖを超え、内部電源５１が動作を開始して制御部５０に電力の供給を開始すると、起動回路５７は、スイッチ８１をオフして起動電流の供給を停止する。
【００３１】
Ｖｃｃ端子の電圧が１６．５Ｖを超えて制御部５０の動作が開始すると、スイッチング素子５は、スイッチング動作を開始する。そのため、トランス４の各巻線にエネルギが供給されるようになり、２次巻線Ｓ及び補助巻線Ｄに電流が流れる。
【００３２】
２次巻線Ｓに流れる電流は、整流用のダイオード６と出力コンデンサ７とにより整流平滑され直流電力となり、Ｖｏｕｔから外部の負荷に対して出力される。
【００３３】
スイッチング素子５のスイッチング動作が繰り返されることで、Ｖｏｕｔの出力電圧が徐々に上昇し、エラーアンプ８で設定された基準電圧に達すると、フォトカプラ９ａのフォトダイオードに流れる電流が増加する。すると、フォトカプラ９ｂのフォトトランジスタに流れる電流が増加するため、コンデンサ１０が放電され、ＦＢ端子の電圧が低下する。これにより制御部５０は、スイッチング素子５を制御してＶｏｕｔの出力電圧を安定化させる。スイッチング素子５のスイッチング動作を停止している期間において、ＦＢ端子の電圧ＶＦＢは、定電流源６０による電流がコンデンサ１０を充電することにより増加する。
【００３４】
補助巻線Ｄに流れる電流は、ダイオード１１とバックアップコンデンサ１２とにより整流平滑されて、制御部５０の補助電源として活用され、Ｖｃｃ端子に電力を供給する。上述したように、Ｖｃｃ端子が一度起動電圧（１６．５Ｖ）に達すると、起動回路５７内のスイッチ８１はオフとなるため、起動後のＶｃｃ端子に対する電力供給は、この補助電源回路により行われる。補助巻線Ｄの極性は、２次巻線Ｓと同一であるため、Ｖｃｃの電圧はＶｏｕｔの出力電圧に比例する。
【００３５】
Ｖｏｕｔに接続された負荷が軽負荷になると、エラーアンプ８で設定された基準電圧に対するＶｏｕｔ電圧の誤差に応じて、フォトカプラ９ａのフォトダイオードに流れる電流が増加する。すると、フォトカプラ９ｂのフォトトランジスタに流れる電流が増加するため、コンデンサ１０が放電され、ＦＢ端子の電圧は低下する。これにより、制御部５０は、フリップフロップ５６がリセットされ、スイッチング素子５のオン時間（オン幅）が短くなるように制御する。
【００３６】
また、上述したように、軽負荷時にスイッチング素子５のオン時間が短く制御されると、ドレイン電流の最大値が低いため、トランス４に蓄積されるエネルギが小さく、比較的短期間でトランス４のリセットが終了する。したがって、スイッチング素子５のドレイン−ソース端子間電圧の値が高い期間が短くなり、トランス４の２次側のダイオード６に流れる電流は短期間でゼロとなる。その後、ボトム検出部８５によりフリップフロップ５６がセットされるため、スイッチング素子５のオフ時間もオン時間同様に短くなり、周波数が上昇する。
【００３７】
ＦＢ端子の電圧が低下してスイッチング素子５の発振が停止する間は、フォトカプラ９ａのフォトダイオードに流れる電流が減少し、それに伴いフォトカプラ９ｂのフォトトランジスタに流れる電流が減少する。これにより、定電流源６０からコンデンサ１０が充電され、ＦＢ端子の電圧は上昇する。スイッチング電源装置は、以上の動作を繰り返し、軽負荷時にはスイッチング素子５の周波数を上昇させて電圧を制御する。
【００３８】
図１５は、従来の擬似共振型スイッチング電源装置の軽負荷時における各部の波形図である。制御部５０は、図１５に示すようにＤＲＶ端子から高い周波数の制御信号を出力し、スイッチング素子５のスイッチング周波数が上昇してドレイン電流Ｉｄｓの最大値は小さな値となる。また、図１６は、従来の擬似共振型スイッチング電源装置の無負荷時におけるスイッチング動作波形図である。図１６に示すように、スイッチング素子５は、無負荷時において２５０ｋＨｚ程度の高い周波数でスイッチング動作を行う。
【００３９】
Ｖｏｕｔに接続された電子機器等が待機状態であれば、電源の出力端子に接続された出力負荷が軽負荷となり、負荷へ供給する電力は通常動作状態と比べて少なくてすむ。しかしながら、軽負荷時には上述したようにスイッチング周波数が著しく上昇し、スイッチング素子５におけるスイッチング損失が増大するとともに、その発熱によりスイッチング素子５対するダメージや当該周波数帯におけるノイズ規制の問題が生ずる。そこで、最大スイッチング周波数の上限をして周波数の上昇を抑えるスイッチング電源が提案されている。
【００４０】
特許文献１には、電力効率を改善するスイッチング電源制御回路が記載されている。このスイッチング電源制御回路は、スイッチ素子へのスイッチング指令信号を生成する信号生成手段と、スイッチング指令信号によりスイッチ素子をターンオンする際の上限周波数を規定する固定周期の発振手段と、スイッチング指令信号によりスイッチ素子が連続してターンオンしたとき、予め設定されたＮ回のターンオンでスイッチング指令信号を停止させるようにターンオン回数を計数する計数手段とを備えており、負荷が軽負荷である場合に、スイッチ素子が連続してＮ回ターンオンして休止する間欠動作を行う。
【００４１】
したがって、このスイッチング電源制御回路によれば、発振手段であるタイマ回路と、計数手段であるパルスカウンタ回路とを利用することにより、所定回数の間欠動作を行って電力効率を改善することができる。また、スイッチング電源の用途に応じて連続スイッチング回数Ｎを適切な回数に設定することで、部分共振電源においてトレードオフ関係となるリップルの抑制、および軽負荷時での高効率化に関して、最適なスイッチング動作状態に設定することができる。
【特許文献１】特開２００７−２１５３１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００４２】
近年、省エネルギー化の観点から、スタンバイ時の効率改善・低消費化の対応が必要であり、スタンバイ時のスイッチング損失を低減する工夫が必要とされる。上述したように、特許文献１に記載のスイッチング電源制御回路は、ＦＢ端子電圧が一定値以下に下がった場合に、所定の回数だけスイッチング動作を実行してから停止するというサイクルを繰り返すことで間欠動作を行う。そのため、当該スイッチング電源制御回路は、負荷の軽重にかかわらず常に所定の間欠動作を行うこととなり、より厳密な出力制御を困難にする。従来の擬似共振型のスイッチング電源装置は、軽負荷時に周波数が上昇して出力が下がるため、ＦＢ端子電圧の急峻な変化が起こりにくく、ＦＢ端子電圧に基づいて負荷の軽重を判断するのが困難である。
【００４３】
この現象は、特許文献１に記載のスイッチング電源制御回路のようにボトムスキップによりスイッチング周波数の上昇を抑えた場合においても、オフ時間デューティが増えているだけなので同様に生じる。さらに、パルスカウンタ回路やタイマ回路を必要とし、スイッチング回数の設定が必要なため、コストや手間がかかるとともに装置が大型化する。
【００４４】
本発明は上述した従来技術の問題点を解決するもので、簡易な構成で軽負荷時のスイッチング損失を低減するとともに高効率なスイッチング電源装置を提供することを課題とする。
【課題を解決するための手段】
【００４５】
本発明に係るスイッチング電源装置は、上記課題を解決するために、トランスの１次巻線に接続されたスイッチング素子を有し、前記トランスの１次側に電圧が入力された場合に制御回路が前記スイッチング素子をオン／オフ制御することにより前記トランスの２次巻線に誘起される電圧を整流平滑して負荷に出力するスイッチング電源装置であって、前記制御回路は、前記負荷が軽負荷の場合に、前記スイッチング素子に流れる電流が一定値以下に低下するのを防ぐように前記スイッチング素子を制御する電流制御部と、前記負荷が軽負荷の場合に、前記負荷に対する出力電圧に応じたフィードバック信号に基づき、前記スイッチング素子に対して間欠発振動作を行うように制御する間欠制御部とを備えることを特徴とする。
【発明の効果】
【００４６】
本発明によれば、簡易な構成で軽負荷時のスイッチング損失を低減するとともに高効率なスイッチング電源装置を提供することができる。
【発明を実施するための最良の形態】
【００４７】
以下、本発明のスイッチング電源装置の実施の形態を、図面に基づいて詳細に説明する。
【実施例１】
【００４８】
以下、本発明の実施例について図面を参照しながら説明する。図１は、本発明の実施例１のスイッチング電源装置の制御部５０ａの構成を示す回路図である。なお、本発明のスイッチング電源装置全体の構成は、図１３を用いて説明した従来のスイッチング電源装置と同様であり、図１３，１４における制御部５０を図１に記載した制御部５０ａに置き換えたものとする。
【００４９】
制御部５０ａは、本発明の制御回路に対応し、スイッチング素子５のオン／オフを制御する。すなわち、本発明のスイッチング電源装置は、トランス４の１次巻線Ｐに接続されたスイッチング素子５を有し、トランス４の１次側に電圧が入力された場合に制御部５０ａがスイッチング素子５をオン／オフ制御することにより、トランス４の２次巻線Ｓに誘起される電圧を整流平滑してＶｏｕｔから外部の負荷に出力する。また、補助電源回路は、補助巻線Ｄにダイオード１１とバックアップコンデンサ１２とを接続して構成され、トランス４の補助巻線Ｄに誘起される電圧を整流平滑するとともに、自己の有するバックアップコンデンサ１２に充電して制御部５０ａのＶｃｃ端子に電力を供給する。なお、図１及び後述の各実施の形態を示す図において、図１３，１４における構成要素と同一ないし均等のものは、前記と同一符号を以て示し、重複した説明を省略する。
【００５０】
まず、本実施の形態の構成を説明する。本実施例のスイッチング電源装置の制御部５０ａは、図１４に示す従来のスイッチング電源装置の制御部５０の構成に加えて、ＢＳＴコンパレータ５５、第２ＯＣＰコンパレータ６３ｂ、パルス発生部７２、フリップフロップ８７、ＮＯＲ回路８８、及びＡＮＤ回路８９を備えた構成を有する。
【００５１】
ＢＳＴコンパレータ５５は、本発明の間欠制御部に対応し、負荷が軽負荷の場合に、負荷に対する出力電圧に応じたフィードバック信号に基づき、スイッチング素子５に対して間欠発振動作を行うように制御する。具体的には、ＢＳＴコンパレータ５５は、トランジスタ６１に流れる電流量に応じた電圧信号が所定電圧値以下に低下した場合にＨレベルの信号を出力する。軽負荷（無負荷）時にフォトカプラ９ａ，９ｂの動作によりコンデンサ１０が放電されるため、フィードバック信号（ＦＢ端子電圧）は降下する。したがって、ＢＳＴコンパレータ５５は、通常負荷時において、Ｌレベルの信号を出力するが、軽負荷時においてはＨレベルの信号を出力する。
【００５２】
第２ＯＣＰコンパレータ６３ｂは、本発明の電流制御部に対応し、負荷が軽負荷の場合に、スイッチング素子５に流れる電流が一定値以下に低下するのを防ぐようにスイッチング素子５を制御する。具体的には、第２ＯＣＰコンパレータ６３ｂは、ＯＣＰ端子から出力される電圧信号が所定電圧値を上回った場合に、Ｈ（ハイ）信号を出力し、Ｈレベルの信号をフリップフロップ８７のＲ端子に入力する。第２ＯＣＰコンパレータ６３ｂにおける所定電圧値（しきい値）は、例えば第１ＯＣＰコンパレータ６３ａにおけるしきい値の５％〜２５％程度に予め設定しておく。この値を適切に設定することにより、ＢＳＴコンパレータ５５は、軽負荷時にスムーズに動作することができる。
【００５３】
なお、第１ＯＣＰコンパレータ６３ａは、図１４において説明した従来のＯＣＰコンパレータ６３と同様であり、ＯＣＰ端子から出力される電圧信号が所定電圧値を上回った場合に、スイッチング素子５に流れる電流量が過電流であるとして、Ｈ（ハイ）信号を出力し、Ｈレベルの信号をＯＲ回路６４を介してフリップフロップ５６のＲ端子に入力する。
【００５４】
ＯＲ回路６４は、ＢＳＴコンパレータ５５とＡＮＤ回路８９と第１ＯＣＰコンパレータ６３ａとの少なくとも１つによりＨ信号を入力された場合に、Ｈ信号をフリップフロップ５６のＲ端子に対して出力する。
【００５５】
パルス発生部７２は、ターンオン時に発生するサージ電流をマスクするためのパルス波形の信号をＮＯＲ回路８８とフリップフロップ８７のＳ端子に出力する。これにより、ターンオン時に発生するサージ電流によりＦＢコンパレータ６２がＨレベルの信号を出力したとしても、パルス発生部７２は、パルス信号を出力してスイッチング素子５がオフするのを防ぐ。なお、パルス発生部７２が出力するパルス信号の信号幅は、主回路に対して入力されるＡＣ入力が最も高い場合の最小オン幅以下であり、例えば０．３μｓ〜１．５μｓ程度である。
【００５６】
フリップフロップ８７は、パルス発生部７２からＳ端子に入力された信号と、第２ＯＣＰコンパレータ６３ｂからＲ端子に入力された信号とに基づき、Ｑ端子から制御信号をＮＯＲ回路８８に対して出力する。
【００５７】
ＮＯＲ回路８８の入力端子には、パルス発生部７２の出力とフリップフロップ８７の出力とが入力されている。すなわち、ＮＯＲ回路８８は、パルス発生部７２によりＨレベルの信号が出力された場合、あるいはフリップフロップ８７によりＨレベルの信号が出力された場合に、Ｌレベルの信号をＡＮＤ回路８９に出力する。
【００５８】
ＡＮＤ回路８９は、ＦＢコンパレータ６２の出力とＮＯＲ回路８８の出力とがいずれもＨレベルの信号であった場合にのみＨレベルの信号をＯＲ回路６４を介してフリップフロップ５６のＲ端子に対して出力し、スイッチング素子５をオフさせる。
【００５９】
次に、上述のように構成された本実施の形態の作用を説明する。図２は、本実施例のスイッチング電源装置の動作原理を示す波形図である。なお、図２において、交流電源１により出力される電圧はＡＣ２００Ｖであるとする。
【００６０】
まず、交流電源１により出力された正弦波電圧は、ブリッジ整流器２で整流され、コンデンサ３を通して、トランス４の１次巻線Ｐを介してスイッチング素子５のＤｒａｉｎ端子に出力される。一方、起動回路５７は、スイッチ８１がオンであるため、Ｖｃｃの電圧が１６．５Ｖを超えるまで定電流源８０により電流を補助電源回路のバックアップコンデンサ１２に供給して充電する。Ｖｃｃの電圧が１６．５Ｖを超え、内部電源５１が動作を開始して制御部５０ａに電力の供給を開始すると、起動回路５７は、スイッチ８１をオフして起動電流の供給を停止する。
【００６１】
Ｖｃｃの電圧が１６．５Ｖを超えて制御部５０ａの動作が開始すると、スイッチング素子５は、スイッチング動作を開始する。そのため、トランス４の各巻線にエネルギーが供給されるようになり、２次巻線Ｓ及び補助巻線Ｄに電流が流れる。
【００６２】
２次巻線Ｓに流れる電流は、整流用のダイオード６と出力コンデンサ７とにより整流平滑され直流電力となり、Ｖｏｕｔから外部の負荷に対して出力される。
【００６３】
通常負荷時において、スイッチング素子５は、連続発振動作にて動作する。その際のエラーアンプ８、フォトカプラ９ａ，９ｂを使用したフィードバックによる出力電圧安定化動作は、図１３，１４で説明した従来技術と同様であり、重複した説明を省略する。
【００６４】
次に軽負荷（無負荷）時における本実施例のスイッチング電源の動作を説明する。Ｖｏｕｔに接続された負荷が徐々に軽負荷になるに従い、エラーアンプ８で設定された基準電圧に対するＶｏｕｔ電圧の誤差に応じて、フォトカプラ９ａのフォトダイオードに流れる電流が増加する。すると、フォトカプラ９ｂのフォトトランジスタに流れる電流が増加するため、コンデンサ１０が放電され、ＦＢ端子の電圧は低下する。これにより、ＦＢコンパレータ６２の−側に入力される電圧が低下するため、上述したようにスイッチング素子５のスイッチング周波数が上昇し、スイッチング素子５に流れる電流Ｉｄｓの電流値は低下する。しかしながらＦＢコンパレータ６２による出力にかかわらず、第２ＯＣＰコンパレータ６３ｂは、ドレイン電流Ｉｄｓが所定の値（図２に破線で示すＯＣＰ（ｓｔｂ）の値）に達するまでスイッチング素子５がオフされるのを防ぐ。これにより、ドレイン電流Ｉｄｓは、所定の電流値以下に下がることはない。
【００６５】
なお、図２に示すＯＣＰ（ｓｔｂ）ｃｏｍｐとは、第２ＯＣＰコンパレータ６３ｂの出力波形を示す。ドレイン電流Ｉｄｓが所定の値に達した場合に、第２ＯＣＰコンパレータ６３ｂは、Ｈレベルの信号を出力してスイッチング素子５がオフされるのを許可するが、スイッチング素子５がオフされた結果ドレイン電流Ｉｄｓの値が零となるため、その後Ｌレベルの信号を出力する。
【００６６】
また、図２に示すＴｏｎｍｉｎとは、パルス発生部７２により出力されたパルス波形であり、これがＨレベルの間はＦＢコンパレータ６２の出力にかかわらず、スイッチング素子５がオフされることはない。したがって、ドレイン電流Ｉｄｓが立ち上がり時に図示されないスパイク電流波形を示したとしても、パルス発生部７２は、当該電流をマスクし、スイッチング素子５がオフされるのを防ぐ。
【００６７】
また、図２の最下段に示すＤＲＶは、制御部５０ａのＤＲＶ端子の電圧波形を示し、Ｈレベルの場合にスイッチング素子５がオンされる。
【００６８】
図３は、本発明の実施例１のスイッチング電源装置の軽負荷時における各部の波形図である。図２で説明したように、ドレイン電流Ｉｄｓは軽負荷においても所定の電流値以下に下がることが無い。この結果、本実施例のスイッチング電源装置による負荷に対する出力が大きくなるため、ＦＢ端子の電圧（ＶＦＢ）は、図３に示すように急激に下がる。これにより、制御部５０ａ内のＢＳＴコンパレータ５５は、Ｈレベルの信号を出力するため、フリップフロップ５６のＲ端子に入力されてフリップフロップ５６をリセットし、スイッチング素子５の発振が停止する。なお、図３においてＢＳＴコンパレータ５５は、ヒステリシスコンパレータとし、２つの基準電圧値（ＶＦＢ（ＢＳＴ１）とＶＦＢ（ＢＳＴ２））があるものとしているが、基準電圧値が１つの通常のコンパレータを使用してもよい。
【００６９】
ここで、図３における「ＶＦＢ（Ｉｄｓｍｉｎ相当）」で示した破線は、第２ＯＣＰコンパレータ６３ｂにおいて設定した最小電流値にドレイン電流Ｉｄｓが達した際におけるＦＢ端子の電圧値であるが、負荷がさらに軽負荷である場合には、上述したように、ドレイン電流Ｉｄｓが低下する代わりに、負荷に対する出力が上昇してＦＢ端子の電圧がさらに下がる。したがって、ＢＳＴコンパレータ５５の基準電圧値（ＶＦＢ（ＢＳＴ１）とＶＦＢ（ＢＳＴ２））は、「ＶＦＢ（Ｉｄｓｍｉｎ相当）」よりも低く設定し、間欠動作を必要とする軽負荷時にのみＢＳＴコンパレータ５５が動作するように調整する必要がある。また、ここで言う基準電圧値（ＶＦＢ（ＢＳＴ１）とＶＦＢ（ＢＳＴ２））とは、ＢＳＴコンパレータ５５の＋側に入力される電圧に対応する値であるが、厳密には同一でなく、ＦＢ端子の電圧値に対する基準値として考える。ＦＢ端子電圧であるＶＦＢと基準電圧値（ＶＦＢ（ＢＳＴ１）とＶＦＢ（ＢＳＴ２））との比較は、ＢＳＴコンパレータ５５により行われるが、ＢＳＴコンパレータ５５が直接ＦＢ端子の電圧をみるわけではなく、実際には自己の＋側と−側に入力される電圧を用いて比較が行われるからである。
【００７０】
その後、二次側出力の電圧が下がりフィードバック信号が上昇すると、ＢＳＴコンパレータ５５は、Ｌレベルの信号を出力し、スイッチング素子５の発振を再開させる。以後、本実施例のスイッチング電源装置は、軽負荷時において上述した動作を繰り返す。
【００７１】
本発明のポイントは、ドレイン電流が一定値以下に下がるのを防止する電流制御部（第２ＯＣＰコンパレータ６３ｂ）と、間欠発振動作を行う間欠制御部（ＢＳＴコンパレータ５５）とを備える点にある。従来の擬似共振型のスイッチング電源装置は、負荷が軽くなった場合においてもスイッチング周波数が限りなく上昇するため、フィードバック信号の急峻な変化が無く、間欠発振動作が困難であった。しかしながら、本発明は、電流制御部と間欠制御部を備えることにより、ドレイン電流Ｉｄｓが設定電流値以下に絞られるのを防止し、それに伴う出力上昇によりフィードバック信号を急峻に変化させ、軽負荷時における間欠発振動作を可能にしたものである。
【００７２】
図４は、本実施例のスイッチング電源装置のスイッチング素子５における軽負荷時の間欠動作波形を示す図である。また、図５は、本実施例のスイッチング電源装置のスイッチング素子５における軽負荷時の動作波形を示す図である。図５に示すように、スイッチング素子５に流れるドレイン電流は立ち上がり時においてサージ電流を発生しているが、パルス発生部７２は、上述したようにパルス信号を出力してサージ電流をマスクし、スイッチング素子５が不適切なときにオフされるのを回避する。なお、図４，５において、交流電源１により出力される電圧はＡＣ２００Ｖであるとする。
【００７３】
図６は、本実施例のスイッチング電源装置の動作原理を示す波形図である。なお、図２との違いは、交流電源１により出力される電圧がＡＣ１００Ｖである点である。入力電圧がＡＣ１００Ｖの場合におけるスイッチング素子５のドレイン電流Ｉｄｓは、図２，６に示すようにＡＣ２００Ｖの場合に比して電流値の上昇に時間を要する。しかしながら、第２ＯＣＰコンパレータ６３ｂは、ドレイン電流Ｉｄｓが所定の値（図６に破線で示すＯＣＰ（ｓｔｂ）の値）に達するまでスイッチング素子５がオフされるのを回避する。したがって、制御部５０ａは、ＡＣ２００Ｖの場合に比して長い期間スイッチング素子５をオン（ＤＲＶをＨレベル）し、ドレイン電流Ｉｄｓが所定の電流値以下に下がるのを回避する。また、制御部５０ａは、第２ＯＣＰコンパレータ６３ｂにより設定された最小電流値以上の電流をスイッチング素子５に流すように制御するため、ＡＣ入力の大きさにかかわらず確実に軽負荷時における間欠動作を達成することができる。さらに、間欠動作を行う負荷領域（連続発振／間欠動作を切り替える境界）は、フライバックトランスの巻数比の違いにも影響を受けることなく、ＯＣＰ（ｓｔｂ）の基準電圧で設定される負荷率（≒ＯＣＰの一端子に接続される基準電圧に対する比率）で決まる。
【００７４】
図７は、本実施例のスイッチング電源装置のスイッチング素子５における軽負荷時の間欠動作波形を示す図である。また、図８は、本実施例のスイッチング電源装置のスイッチング素子５における軽負荷時の動作波形を示す図である。なお、図７，８において、交流電源１により出力される電圧はＡＣ１００Ｖである。
【００７５】
上述のとおり、本発明の実施例１の形態に係るスイッチング電源装置によれば、軽負荷となるスタンバイ動作時において発振周波数が限りなく上昇することなく、間欠発振動作を行い、簡易な構成で軽負荷時のスイッチング損失を低減するとともに高効率なスイッチング電源装置を実現することができる。
【００７６】
すなわち、本実施例のスイッチング電源装置によれば、従来の擬似共振型のスイッチング電源装置で困難であった負荷の軽重に基づく高効率な間欠発振動作を行うことができ、スイッチング回数を少なくして軽負荷時のスイッチング損失を低減することができる。また、本実施例のスイッチング電源装置によれば、特許文献１に記載のスイッチング電源制御回路のようなパルスカウンタ回路やタイマ回路を必要とせず、簡易な構成で小型且つ低コストのスイッチング電源装置を実現することができる。
【００７７】
また、本実施例のスイッチング電源装置は、スイッチング素子５のドレイン電流値によりゲートドライブ（ＤＲＶ）の最小オン幅を制限することで、軽負荷時に確実に間欠動作を達成することができる。さらに、本実施例のスイッチング電源装置は、ＡＣ入力電圧の大小にかかわらず、スタンバイ状態（軽負荷時）において安定に間欠動作を達成することができる。
【実施例２】
【００７８】
図９は、本発明の実施例２のスイッチング電源装置の構成を示す図である。なお、本実施例のスイッチング電源装置全体の構成は、実施例１のスイッチング電源装置とほぼ同様である。実施例１のスイッチング電源装置と異なる点は、制御部５０ａ内に補正定電流供給用の定電流源９０とスイッチ９１を備えた点と、制御部５０ａ外部に検出用抵抗Ｒｏｃｐ、調整用抵抗Ｒｆｏｃｐ、及びノイズ除去用コンデンサＣｆｏｃｐを備えた点である。
【００７９】
定電流源９０は、スイッチ９１がオンの場合にＯＣＰ端子に定電流を供給する。また、スイッチ９１は、ＤＲＶがオンしてから第２ＯＣＰコンパレータ６３ｂがＨレベルの信号を出力するまでの間にオンすることにより、当該期間に所定電流をＯＣＰ端子にバイアスする。
【００８０】
本実施例において、第２ＯＣＰコンパレータ６３ｂ、定電流源９０、及びスイッチ９１は、本発明の電流制御部に対応し、スイッチング素子５に流れる電流値に所定電流をバイアスし、当該バイアス後の電流値が一定値以下に低下するのを防ぐようにスイッチング素子５を制御する。具体的には、第２ＯＣＰコンパレータ６３ｂは、バイアス後のＯＣＰ端子から出力される電圧信号が所定電圧値を上回った場合に、Ｈ（ハイ）信号を出力し、Ｈレベルの信号をフリップフロップ８７のＲ端子に入力する。
【００８１】
その他の構成は、実施例１と同様であり、重複した説明を省略する。
【００８２】
次に、上述のように構成された本実施の形態の作用を説明する。図１０は、本実施例のスイッチング電源装置の各部の動作を示す波形図である。Ｖｃｃの電圧が１６．５Ｖを超えて制御部５０ａの動作が開始し、フィードバックによる２次側の出力電圧安定化を図る動作は、実施例１と同様であり、重複した説明を省略する。
【００８３】
次に軽負荷（無負荷）時における本実施例のスイッチング電源の動作を説明する。Ｖｏｕｔに接続された負荷が徐々に軽負荷になるに従い、エラーアンプ８で設定された基準電圧に対するＶｏｕｔ電圧の誤差に応じて、フォトカプラ９ａのフォトダイオードに流れる電流が増加する。すると、フォトカプラ９ｂのフォトトランジスタに流れる電流が増加するため、コンデンサ１０が放電され、ＦＢ端子の電圧は低下する。
【００８４】
これにより、ＦＢコンパレータ６２の−側に入力される電圧が低下するため、上述したようにスイッチング素子５のスイッチング周波数が上昇し、スイッチング素子５に流れる電流Ｉｄｓの電流値は低下する。ここで、スイッチング素子５に流れるドレイン電流Ｉｄｓ（検出用抵抗Ｒｏｃｐにかかる電圧）は、図１０の最上段に描かれた実線の波形であり、所定の値（図１０に破線で示すＯＣＰ（ｓｔｂ）の値）に達していない。しかしながら、定電流源９０とスイッチ９１とにより供給された所定電流（図１０に示す補正定電流）は、ＤＲＶがオンしてから第２ＯＣＰコンパレータ６３ｂがＨレベルの信号を出力するまでの間にＯＣＰ端子にバイアスされる。当該補正定電流が外部の調整用抵抗Ｒｆｏｃｐを流れるため、補正定電流を流さない場合に比してＯＣＰ端子の電圧が上昇し、第２ＯＣＰコンパレータ６３ｂは、バイアス後の電流値（図１０の点線の波形）が所定の値（図１０に破線で示すＯＣＰ（ｓｔｂ）の値）に達するまでスイッチング素子５がオフされるのを防ぐ。
【００８５】
すなわち、本実施例のスイッチング電源装置は、制御部５０ａ内に備えた定電流源９０とスイッチ９１とにより補正定電流をＯＣＰ端子に供給することで、スイッチング素子５に流れるドレイン電流Ｉｄｓの下限値を制御することができる。
【００８６】
なお、図１０に示すＯＣＰ（ｓｔｂ）ｃｏｍｐは、図２と同様に第２ＯＣＰコンパレータ６３ｂの出力波形を示す。ドレイン電流Ｉｄｓに所定電流をバイアスした値が所定値に達した場合に、第２ＯＣＰコンパレータ６３ｂは、Ｈレベルの信号を出力してスイッチング素子５がオフされるのを許可し、スイッチング素子５がオフされた結果ドレイン電流Ｉｄｓの値が零となるため、その後Ｌレベルの信号を出力する。また、図１０に示すように、入力される電圧にかかわらず（ＡＣ１００Ｖ、ＡＣ２００Ｖ）、スイッチング素子５に流れるドレイン電流Ｉｄｓは、一定電流値以下に下がることはない。
【００８７】
その他の作用は、従来技術及び実施例１と同様であり、重複した説明を省略する。
【００８８】
上述のとおり、本発明の実施例２の形態に係るスイッチング電源装置によれば、実施例１の効果に加え、制御部５０ａ内に備えた定電流源９０とスイッチ９１とにより補正定電流をＯＣＰ端子に供給することで、スイッチング素子５に流れるドレイン電流Ｉｄｓの下限値を制御することができる。これにより、本実施例のスイッチング電源装置は、間欠発振となる負荷領域の調整を行うことができる。特に、制御部５０ａをＩＣ化したときにおいても、使用者は、調整用抵抗Ｒｆｏｃｐの抵抗値を変更することにより、間欠発振動作を行う負荷領域を自由に設定することができる。
【００８９】
また、スイッチ９１は、第２ＯＣＰコンパレータ６３ｂがＨレベルの信号を出力した際にオフされ、補正定電流のＯＣＰ端子に対する供給を停止するので、ドレイン電流Ｉｄｓが第１ＯＣＰコンパレータ６３ａのしきい値に達する際に補正定電流が流れていることはない。したがって、定電流源９０とスイッチ９１とによる補正定電流は、第１ＯＣＰコンパレータ６３ａによる過電流検出に影響を与えることはない。
【００９０】
なお、スイッチ９１は、第２ＯＣＰコンパレータ６３ｂがＨレベルの信号を出力した際にオフされればよく、第２ＯＣＰコンパレータ６３ｂがＬレベルの信号を出力する間はオンされていても良い。
【実施例３】
【００９１】
図１１は、本発明の実施例３のスイッチング電源装置の制御部５０ｂの構成を示す回路図である。なお、本発明のスイッチング電源装置全体の構成は、実施例１あるいは図１３を用いて説明した従来のスイッチング電源装置と同様であり、実施例１における制御部５０ａを図１１に記載した制御部５０ｂに置き換えたものとする。実施例１のスイッチング電源装置の制御部５０ａと異なる点は、パルス発生部７２、第２ＯＣＰコンパレータ６３ｂ、フリップフロップ８７、及びＮＯＲ回路８８が無く、代わりに制御部５０ｂ内に第１パルス発生部９２、第２パルス発生部９３、電圧検知部９４、スイッチ９５、及び反転回路９６を備えた点である。
【００９２】
第１パルス発生部９２、第２パルス発生部９３、及び電圧検知部９４は、本発明の電流制御部に対応し、トランス４の１次側に入力された電圧に応じて設定した最低オン時間よりもスイッチング素子５のオン時間が短くなるのを防ぐようにスイッチング素子５を制御する。また、この電流制御部は、トランス４の１次側に入力された電圧が所定値以下の場合には最低オン時間を長く設定し、トランス４の１次側に入力された電圧が所定値を超える場合には最低オン時間を短く設定する。
【００９３】
具体的には、第１パルス発生部９２及び第２パルス発生部９３は、ターンオン時に発生するサージ電流をマスクする役割を担い且つスイッチング素子５の最低オン時間と同幅のパルス波形信号をスイッチ９５に出力する。これにより、第１パルス発生部９２及び第２パルス発生部９３は、ターンオン時に発生するサージ電流によりＦＢコンパレータ６２がＨレベルの信号を出力してスイッチング素子５をオフさせるのを回避するばかりでなく、最低オン時間よりもスイッチング素子５のオン時間が短くなるのを防ぐ。なお、第１パルス発生部９２及び第２パルス発生部９３が出力するパルス信号の信号幅（最低オン時間）は、軽負荷時に間欠発振用のＢＳＴコンパレータ５５を動作させるために、例えば０．５μｓ〜２μｓ程度に設定する。
【００９４】
第１パルス発生部９２によるパルス信号の信号幅（ＴｏｎｍｉｎＬ）は、第２パルス発生部９３によるパルス信号の信号幅（ＴｏｎｍｉｎＨ）よりも長く設定する（ＴｏｎｍｉｎＨ＜ＴｏｎｍｉｎＬ）。これは、第１パルス発生部９２によるパルス信号がＡＣ入力が低い場合の最低オン時間に対応した信号であり、第２パルス発生部９３によるパルス信号がＡＣ入力が高い場合の最低オン時間に対応した信号だからである。既にＡＣ１００Ｖの場合とＡＣ２００Ｖの場合とで説明したように、ＡＣ入力が低い場合にはドレイン電流の立ち上がりに時間がかかるため、一定値以上のドレイン電流を確保するためには長めの最低オン時間が必要とされる。
【００９５】
電圧検知部９４は、ＺＣＤ端子に入力される電圧に基づき、ＡＣ入力電圧の大きさを検知する。また、スイッチ９５は、電圧検知部９４による検知結果に基づき、第１パルス発生部９２と第２パルス発生部９３とのいずれかを選択して、出力されたパルス波形信号を反転回路９６に伝達する。例えば、スイッチ９５は、電圧検知部９４の検知結果からＡＣ入力が１５０Ｖ以下の場合には、第１パルス発生部９２を選択して最低オン時間を長く設定し、ＡＣ入力が１５０Ｖを超える場合には、第２パルス発生部９３を選択して最低オン時間を短く設定する。このようにして、電流制御部は、トランス４の１次側に入力された電圧に応じて最低オン時間を設定する。
【００９６】
反転回路９６は、スイッチ９５を介して入力されたパルス信号を反転してＡＮＤ回路８９に出力する。したがって、Ｈレベルのパルス信号がスイッチ９５から反転回路９６に対して出力されている間は、ＡＮＤ回路８９は、例えＦＢコンパレータ６２からＨレベルの信号が入力されてもＨレベルの信号を出力せず、スイッチング素子５がオフされるのを回避する。
【００９７】
次に、上述のように構成された本実施の形態の作用を説明する。図１２は、本実施例のスイッチング電源装置の動作原理を示す波形図である。Ｖｃｃの電圧が１６．５Ｖを超えて制御部５０ａの動作が開始し、フィードバックによる２次側の出力電圧安定化を図る動作は、実施例１と同様であり、重複した説明を省略する。
【００９８】
次に軽負荷（無負荷）時における本実施例のスイッチング電源の動作を説明する。Ｖｏｕｔに接続された負荷が徐々に軽負荷になるに従い、エラーアンプ８で設定された基準電圧に対するＶｏｕｔ電圧の誤差に応じて、フォトカプラ９ａのフォトダイオードに流れる電流が増加する。すると、フォトカプラ９ｂのフォトトランジスタに流れる電流が増加するため、コンデンサ１０が放電され、ＦＢ端子の電圧は低下する。これにより、ＦＢコンパレータ６２の−側に入力される電圧が低下するため、上述したようにスイッチング素子５のスイッチング周波数が上昇し、スイッチング素子５に流れる電流Ｉｄｓの電流値は低下する。しかしながらＦＢコンパレータ６２による出力にかかわらず、第１パルス発生部９２（あるいは第２パルス発生部９３）は、パルス波形信号を出力することにより最低オン時間が経過するまでスイッチング素子５がオフされるのを防ぐ。その際に、スイッチ９５は、電圧検知部９４の検知結果に基づきＡＣ入力に応じたパルス発生部を選択し、ＡＣ入力が低い場合には最低オン時間を長く設定し、ＡＣ入力が高い場合には最低オン時間を短く設定する。これにより、ドレイン電流Ｉｄｓは、所定の電流値（図１２に示すＯＣＰ（ｓｔｂ））以下に下がることはない。
【００９９】
図１２に示すＴｏｎｍｉｎＬとは、第１パルス発生部９２により出力されたパルス波形であり、ＴｏｎｍｉｎＨとは、第２パルス発生部９３により出力されたパルス波形である。これらがＨレベルの間はＦＢコンパレータ６２の出力にかかわらず、スイッチング素子５がオフされることはない（ＤＲＶがＨレベルに維持される）。
【０１００】
スイッチング素子５のドレイン電流Ｉｄｓが軽負荷においても所定の電流値以上に維持された結果、負荷に対する出力が大きくなり、ＦＢ端子の電圧（ＶＦＢ）は急激に下がる。これにより、制御部５０ｂ内のＢＳＴコンパレータ５５が間欠発振動作を行うのは、実施例１，２と同様である。その後、二次側出力の電圧が下がりフィードバック信号が上昇すると、ＢＳＴコンパレータ５５は、Ｌレベルの信号を出力し、スイッチング素子５の発振を再開させる。以後、本実施例のスイッチング電源装置は、軽負荷時において上述した動作を繰り返す。
【０１０１】
上述のとおり、本発明の実施例３の形態に係るスイッチング電源装置によれば、実施例１の効果に加え、ＡＣ入力電圧により最小オン幅を切り替えることにより、ＡＣ入力電圧の大きさにかかわらずスタンバイ状態（軽負荷時）において安定に間欠動作を行うことができる。
【０１０２】
また、本発明のスイッチング電源装置の実施態様は、上述した実施状態に限定されず、さらに種々の変更が可能である。制御方式は、ＯＣＰの検出をプラス信号検出から、マイナス信号検出として制御しても良い。ＦＢの制御は、フォトカプラのフォトトランジスタ電流を流し込んだフィードバック制御でもよい。本発明では、擬似共振型の制御方式としているが、固定周波数のＰＷＭ制御方式等、他のフライバックコンバータ、ＤＣ−ＤＣコンバータ等にも適用できる。
【産業上の利用可能性】
【０１０３】
本発明に係るスイッチング電源装置は、スタンバイ機能を有する電気機器等に使用されるスイッチング電源装置に利用可能である。
【図面の簡単な説明】
【０１０４】
【図１】本発明の実施例１の形態のスイッチング電源装置の制御部の構成を示す回路図である。
【図２】本発明の実施例１の形態のスイッチング電源装置の動作原理を示す波形図である。
【図３】本発明の実施例１の形態のスイッチング電源装置の軽負荷時における各部の波形図である。
【図４】本発明の実施例１の形態のスイッチング電源装置のスイッチング素子における軽負荷時の間欠動作波形を示す図である。
【図５】本発明の実施例１の形態のスイッチング電源装置のスイッチング素子における軽負荷時の動作波形を示す図である。
【図６】本発明の実施例１の形態のスイッチング電源装置の動作原理を示す波形図である。
【図７】本発明の実施例１の形態のスイッチング電源装置のスイッチング素子における軽負荷時の間欠動作波形を示す図である。
【図８】本発明の実施例１の形態のスイッチング電源装置のスイッチング素子における軽負荷時の動作波形を示す図である。
【図９】本発明の実施例２の形態のスイッチング電源装置の構成を示す図である。
【図１０】本発明の実施例２の形態のスイッチング電源装置の各部の動作を示す波形図である。
【図１１】本発明の実施例３の形態のスイッチング電源装置の制御部の構成を示す回路図である。
【図１２】本発明の実施例３の形態のスイッチング電源装置の動作原理を示す波形図である。
【図１３】従来の擬似共振型のスイッチング電源装置の構成を示す回路図である。
【図１４】従来のスイッチング電源装置の制御部内部の構成を示す回路図である。
【図１５】従来の擬似共振型スイッチング電源装置の軽負荷時における各部の波形図である。
【図１６】従来の擬似共振型スイッチング電源装置の無負荷時におけるスイッチング動作波形図である。
【符号の説明】
【０１０５】
１      交流電源
２      ブリッジ整流器
３      コンデンサ
４      トランス
５      スイッチング素子
６      ダイオード
７      出力コンデンサ
８      エラーアンプ
９ａ，９ｂ  フォトカプラ
１０    コンデンサ
１１    ダイオード
１２    バックアップコンデンサ
１３    抵抗
１４    コンデンサ
１５    共振コンデンサ
５０，５０ａ，５０ｂ  制御部
５１    内部電源
５２    反転回路
５４    ヒステリシスコンパレータ
５５    ＢＳＴコンパレータ
５６    フリップフロップ
５７    起動回路
６０    定電流源
６１    トランジスタ
６２    ＦＢコンパレータ
６３    ＯＣＰコンパレータ
６３ａ  第１ＯＣＰコンパレータ
６３ｂ  第２ＯＣＰコンパレータ
６４    ＯＲ回路
６５    ＡＮＤ回路
６６    発振回路
６７    反転回路
６８，６９  ドライブ回路
７０，７１  スイッチング素子
７２    パルス発生部
８０    定電流源
８１    スイッチ
８４    ＢＤコンパレータ
８５    ボトム検出部
８６    ＯＲ回路
８７    フリップフロップ
８８    ＮＯＲ回路
８９    ＡＮＤ回路
９０    定電流源
９１    スイッチ
９２    第１パルス発生部
９３    第２パルス発生部
９４    電圧検知部
９５    スイッチ
９６    反転回路
【図１】
2010057213.tif 000003
【図２】
2010057213.tif 000004
【図３】
2010057213.tif 000005
【図４】
2010057213.tif 000006
【図５】
2010057213.tif 000007
【図６】
2010057213.tif 000008
【図７】
2010057213.tif 000009
【図８】
2010057213.tif 000010
【図９】
2010057213.tif 000011
【図１０】
2010057213.tif 000012
【図１１】
2010057213.tif 000013
【図１２】
2010057213.tif 000014
【図１３】
2010057213.tif 000015
【図１４】
2010057213.tif 000016
【図１５】
2010057213.tif 000017
【図１６】
2010057213.tif 000018