(57)【要約】【課題】撮像装置における各列の画素から出力された光信号に応じた信号を差動増幅器が増幅することに伴う横スミアを抑制する。【解決手段】撮像装置は、複数の画素が配列された画素配列と、前記画素配列から並列に出力された信号を増幅する複数の列増幅部とを備え、前記複数の列増幅部のそれぞれは、前記画素から出力された信号を増幅して出力ノードへ出力する増幅部と、前記増幅部とグランド端子との間に配され前記増幅部に電流を流す定電流回路とを有する差動増幅器と、前記差動増幅器が前記信号を増幅する際に、前記出力ノードの電圧をクリップすることにより、前記差動増幅器における前記増幅部と前記定電流回路とを接続する接続ノードの電圧をクリップするクリップ部とを含む。【選択図】図２
2010057137.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が配列された画素配列と、
前記画素配列から並列に出力された信号を増幅する複数の列増幅部と、
を備え、
前記複数の列増幅部のそれぞれは、
前記画素から出力された信号を増幅して出力ノードへ出力する増幅部と、前記増幅部とグランド端子との間に配され前記増幅部に電流を流す定電流回路とを有する差動増幅器と、
前記差動増幅器が前記信号を増幅する際に、前記出力ノードの電圧をクリップすることにより、前記差動増幅器における前記増幅部と前記定電流回路とを接続する接続ノードの電圧をクリップするクリップ部と、
を含む
ことを特徴とする撮像装置。
【請求項２】
前記複数の画素のそれぞれは、
光電変換部と、
電荷を電圧に変換する電荷電圧変換部と、
前記光電変換部で発生した電荷を前記電荷電圧変換部へ転送する転送部と、
前記電荷電圧変換部をリセットするリセット部と、
前記電荷電圧変換部の電圧に応じた信号を信号線へ出力する出力部と、
を含み、
前記画素では、前記リセット部により前記電荷電圧変換部がリセットされた状態で前記電荷電圧変換部の電圧に応じたノイズ信号を前記出力部が前記信号線へ出力し、前記転送部により前記光電変換部の電荷が前記電荷電圧変換部へ転送された状態で前記電荷電圧変換部の電圧に応じた光信号を前記出力部が前記信号線へ出力し、
前記増幅部は、
各列の前記画素から前記信号線へ出力されたノイズ信号と光信号とをそれぞれ増幅して出力ノードへ出力する、あるいは、各列の前記画素から前記信号線へ出力された光信号とノイズ信号との差分信号を増幅して前記出力ノードへ出力し、
前記クリップ部は、前記差動増幅器が光信号又は差分信号を増幅する際に、前記出力ノードの電圧をクリップすることにより、前記差動増幅器における前記増幅部と前記定電流回路とを接続する接続ノードの電圧をクリップする
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記クリップ部は、前記差動増幅器が光信号又は差分信号を増幅する際に、前記差動増幅器の前記出力ノードの電圧を第１のクリップ電圧にクリップすることにより、前記差動増幅器における前記接続ノードの電圧を前記第１のクリップ電圧より低い第２のクリップ電圧にクリップする
ことを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記差動増幅器及び前記クリップ部は、各列の前記画素に対して設けられ、
前記第１のクリップ電圧は、全列の前記差動増幅器の前記増幅部に供給される電源電圧における最小の電源電圧より低く、かつ、前記撮像装置に供給される電源電圧の半分より高い
ことを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記複数の列増幅部のそれぞれは、
前記差動増幅器の前記出力ノードから出力された光信号又は差分信号を保持する保持容量と、
前記出力ノードと前記保持容量とを接続する伝達ラインと、
をさらに含み、
前記クリップ部は、ソースが前記伝達ラインに接続され、ドレインが基準電圧に接続され、オンした際にソースの電圧が前記第１のクリップ電圧になる設定電圧がゲートに供給されるＭＯＳトランジスタを含む
ことを特徴とする請求項３又は４に記載の撮像装置。
【請求項６】
前記複数の列増幅部のそれぞれは、
前記差動増幅器の前記出力ノードから出力された光信号又は差分信号を保持する保持容量と、
前記出力ノードと前記保持容量とを接続する伝達ラインと、
をさらに含み、
前記クリップ部は、ソースが前記伝達ラインに接続され、ドレインが前記差動増幅器の前記定電流回路に接続され、オンした際にソースの電圧が前記第１のクリップ電圧になる設定電圧がゲートに供給されるＭＯＳトランジスタを含む
ことを特徴とする請求項３又は４に記載の撮像装置。
【請求項７】
前記定電流回路は、ソースがグランドに接続された負荷トランジスタと、前記負荷トランジスタのドレインとソースが接続されたゲート接地トランジスタとを有し、
前記クリップ部は、前記ゲート接地トランジスタと前記増幅部との接続ノードの電圧をクリップする
ことを特徴とする請求項１から５のいずれか１項に記載の撮像装置。
【請求項８】
請求項１から７のいずれか１項に記載の撮像装置と、
前記撮像装置の撮像面へ像を形成する光学系と、
前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
を備えたことを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び撮像システムに関する。
【背景技術】
【０００２】
特許文献１には、特許文献１の図９に示すように、固体撮像装置において、画素から垂直出力線Ｖ１〜Ｖ３へ出力される光信号の信号レベルが大きいほど、垂直出力線Ｖ１〜Ｖ３の電圧が低くなることが記載されている。この場合、特許文献１の図９に示す固体撮像装置において、非常に強い光が入射されている画素の信号を読み出している列では、垂直出力線Ｖ１〜Ｖ３に接続された負荷ＭＯＳＭ５１〜Ｍ５３のソース・ドレイン間の電圧が０ＶとなりＯＦＦしてしまう。負荷ＭＯＳＭ５１〜Ｍ５３がＯＦＦすると、ＧＮＤライン４の電圧降下が小さくなる。これにより、強い光が入射している画素を含む行と、そうでない行とのダーク画素及びオプティカル・ブラック（ＯＢ）画素の出力電圧が異なる。この結果、強いスポット光が入射した画像で、スポット光の左右の画素の信号レベルに異常が生じ白帯状の浮き出力もしくは逆に黒帯状の沈み出力すなわち横スミアが発生する。
【０００３】
これに対して、特許文献１には、特許文献１の図１に示すように、画素から光信号を出力する際に、負荷ＭＯＳＭ５１〜Ｍ５３が飽和領域で動作するためのドレイン電圧以下にならないように垂直出力線Ｖ１〜Ｖ３をクリップすることが記載されている。これにより、特許文献１によれば、負荷ＭＯＳがＯＦＦすることを防ぐことができるので、強い光が入射している画素を含む行の信号レベルの異常を低減でき、得られた画像における横スミアを低減できるとされている。
【０００４】
一方、特許文献２には、特許文献２の図３に示すように、画素から垂直出力線１０６へ出力された信号を演算増幅器１２０で増幅し、増幅された信号を蓄積容量１１２に蓄積することが記載されている。この演算増幅器１２０では、特許文献２の図２に示すように、入力トランジスタ１２５とＧＮＤ配線１３２との間に定電流回路のソース接地電界効果トランジスタが接続されている。
【０００５】
特許文献３には、特許文献３の図３に示すように、画素リセット状態に対応するノイズレベルが演算増幅器１０からノイズ伝送経路ＮＴへ出力される際に、第１クリップトランジスタ１９がノイズ伝送経路ＮＴの電位をクリップすることが記載されている。第１クリップトランジスタ１９は、ドレインが演算増幅器１０の出力端子に接続され、ソースが転送トランジスタ１２を介してノイズレベルを保持するための容量１４に接続されている。これにより、特許文献３によれば、演算増幅器１０からノイズ伝送経路ＮＴを経て容量１４に供給され蓄積される電圧が本来のリセットレベルよりも高い電圧となることが抑制されるので、黒沈みを抑制できるとされている。
【特許文献１】特開２００１−２３０９７４号公報
【特許文献２】特開２００５−２１７１５８号公報
【特許文献３】特開２００８−０４２６７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
画素配列における各列の画素から垂直出力線へ出力された信号を各列の差動増幅器が増幅して出力アンプへ向けて出力する構成を有する撮像装置では、一部の画素に強い光が当たった場合に、画像信号に応じて得られる画像の横スミアを十分に抑制できない。
【０００７】
例えば、一部の画素に強い光が当たった場合に、その一部の画素から信号レベルが過大になった光信号が垂直出力線へ出力される。このとき、ＭＯＳトランジスタにより垂直出力線の電位をクリップするとしても、ＭＯＳトランジスタがオンするまでの間に、信号レベルが過大になった光信号が差動増幅器に流れ込む。この場合、差動増幅器が光信号を増幅する際に差動増幅器に含まれる定電流回路が過大な電流をグランドラインに流すので、他の列の差動増幅器がその影響を受けて適正な信号を出力できない。このため、撮像装置から出力された画像信号に応じて得られた画像において、横スミアが発生する。
【０００８】
本発明の目的は、撮像装置における各列の画素から出力された光信号に応じた信号を差動増幅器が増幅することに伴う横スミアを抑制することである。
【課題を解決するための手段】
【０００９】
本発明の第１側面に係る撮像装置は、複数の画素が配列された画素配列と、前記画素配列から並列に出力された信号を増幅する複数の列増幅部とを備え、前記複数の列増幅部のそれぞれは、前記画素から出力された信号を増幅して出力ノードへ出力する増幅部と、前記増幅部とグランド端子との間に配され前記増幅部に電流を流す定電流回路とを有する差動増幅器と、前記差動増幅器が前記信号を増幅する際に、前記出力ノードの電圧をクリップすることにより、前記差動増幅器における前記増幅部と前記定電流回路とを接続する接続ノードの電圧をクリップするクリップ部とを含むことを特徴とする。
【００１０】
本発明の第２側面に係る撮像システムは、本発明の第１側面に係る撮像装置と、前記撮像装置の撮像面へ像を形成する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、撮像装置における各列の画素から出力された光信号に応じた信号を差動増幅器が増幅することに伴う横スミアを抑制することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施形態に係る撮像装置１００を、図１を用いて説明する。図１は、本発明の実施形態に係る撮像装置１００の構成を示す図である。
【００１３】
撮像装置１００は、画素配列ＰＡ、垂直走査回路（ＶＳＲ）１０４、伝達部ＴＵ、水平走査回路（ＨＳＲ）１０６、及び出力アンプ１０８を備える。
【００１４】
画素配列ＰＡでは、複数の画素１０１ａ〜１０１ｉが行方向及び列方向に配列されている。図１では、説明の簡略化のために、３行３列の画素で画素配列が構成される場合が例示されている。画素配列はこれに限るものではなく、更に多数の画素を有していてもよいし、ライン状に配されていてもよい。
【００１５】
垂直走査回路１０４は、画素配列ＰＡを垂直方向（列方向）に走査することにより、画素配列ＰＡにおける信号を読み出すべき行を選択する。垂直走査回路１０４は、行制御線１０３ａ〜１０３ｃ経由でアクティブな選択制御信号Ｐｓｅｌを供給することにより、信号を読み出すべき行の画素を選択状態にする。また、垂直走査回路１０４は、他の行制御線（図示せず）を介して転送制御信号Ｐｔｘやリセット制御信号Ｐｒｅｓを供給することにより、選択された行の画素を駆動する。
【００１６】
伝達部ＴＵは、画素配列ＰＡにおける選択された行の各列の画素から列信号線１０２ａ〜１０２ｃへ出力された後述の光信号に応じた信号を一時的に保持して、その後、その保持した光信号に応じた信号を出力アンプ１０８へ伝達する。画素配列ＰＡから伝達部ＴＵへ信号が並列に出力されるような構成となっている。伝達部ＴＵは、複数の列信号読み出し部（複数の列増幅部）１０５ａ〜１０５ｃ、及び複数のスイッチ１０７ａ〜１０７ｃを含む。複数の列信号読み出し部１０５ａ〜１０５ｃは、画素配列ＰＡから並列に出力された信号を増幅する。複数の列信号読み出し部１０５ａ〜１０５ｃのそれぞれは、選択された行の各列の画素の信号を一時的に保持する。複数のスイッチ１０７ａ〜１０７ｃは、それぞれ、複数の列信号読み出し部１０５ａ〜１０５ｃと出力アンプ１０８との導通をオン／オフする。
【００１７】
複数の列信号読み出し部１０５ａ〜１０５ｃには、接地電圧Ｖｓｓが供給されるように共通のグランドラインＬ１が接続され、電源電圧ＶＤＤが供給されるように共通の電源ラインＬ２が接続されている。グランドラインＬ１における供給源及び複数の列信号読み出し部１０５ａ〜１０５ｃの間の寄生抵抗をそれぞれ１１１ａ〜１１１ｃとする。電源ラインＬ２における供給源及び複数の列信号読み出し部１０５ａ〜１０５ｃの間の寄生抵抗をそれぞれ１１２ａ〜１１２ｃとする。また、複数の列信号読み出し部１０５ａ〜１０５ｃには、バイアス電圧ＶＢが供給されるように電流制御部１０９が接続されている。
【００１８】
水平走査回路１０６は、伝達部ＴＵを水平方向（行方向）に走査することにより、伝達部ＴＵに保持された各列の信号を順次に出力アンプ１０８へ転送する。すなわち、水平走査回路１０６は、各列のスイッチ１０７ａ〜１０７ｃを順次にオンさせて、各列の列信号読み出し部１０５ａ〜１０５ｃに保持された信号を順次に出力アンプ１０８へ転送する。
【００１９】
出力アンプ１０８は、必要に応じて設けられるもので、伝達部ＴＵにより転送された信号を出力する。
【００２０】
次に、画素配列ＰＡにおける各画素１０１の構成の一例を、図２を用いて説明する。図２は、本発明の実施形態に係る撮像装置１００における画素から出力アンプに至る回路構成を示す図である。図２では、画素１０１ａ〜１０１ｉを代表して画素１０１と表記するなど、代表的な部材番号で示している。
【００２１】
各画素１０１（１０１ａ〜１０１ｉ）は、図２に示すように、光電変換部２０１、転送部２０２、電荷電圧変換部２１７、リセット部２０４、出力部２０３、及び選択部２０５を含む。
【００２２】
光電変換部２０１は、光に応じた電荷を発生させて蓄積する。光電変換部２０１は、例えば、フォトダイオードである。
【００２３】
転送部２０２は、光電変換部２０１で発生した電荷を電荷電圧変換部２１７へ転送する。転送部２０２は、例えば、転送トランジスタであり、垂直走査回路１０４からアクティブな転送制御信号Ｐｔｘがゲートに供給された際にオンすることにより、光電変換部２０１で発生した電荷を電荷電圧変換部２１７へ転送する。
【００２４】
電荷電圧変換部２１７は、転送された電荷を電圧に変換する。電荷電圧変換部２１７は、例えば、ＦＤ（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ）領域である。
【００２５】
リセット部２０４は、電荷電圧変換部２１７をリセットする。リセット部２０４は、例えば、リセットトランジスタであり、垂直走査回路１０４からアクティブなリセット制御信号Ｐｒｅｓがゲートに供給された際にオンすることにより、電荷電圧変換部２１７をリセットする。
【００２６】
出力部２０３は、電荷電圧変換部２１７の電圧に応じた信号を列信号線１０２（１０２ａ〜１０２ｃ）へ出力する。出力部２０３は、例えば、ソースフォロアトランジスタであり、列信号線１０２に接続された定電流源２１０とともにソースフォロワ動作を行うことにより、電荷電圧変換部２１７の電圧に応じた信号を列信号線１０２へ出力する。すなわち、出力部２０３は、リセット部２０４により電荷電圧変換部２１７がリセットされた状態で電荷電圧変換部２１７の電圧に応じたノイズ信号を列信号線１０２へ出力する。出力部２０３は、転送部２０２により光電変換部２０１の電荷が電荷電圧変換部２１７へ転送された状態で電荷電圧変換部２１７の電圧に応じた光信号を列信号線１０２へ出力する。
【００２７】
選択部２０５は、画素１０１を選択状態／非選択状態にする。選択部２０５は、例えば、選択トランジスタであり、垂直走査回路１０４からアクティブな選択制御信号Ｐｓｅｌがゲートに供給された際にオンすることにより、画素１０１を選択状態にする。選択部２０５は、垂直走査回路１０４からノンアクティブな選択制御信号Ｐｓｅｌがゲートに供給された際にオフすることにより、画素１０１を非選択状態にする。垂直走査回路からの選択制御信号により複数の画素からの信号が並列に伝達部ＴＵに出力される。
【００２８】
次に、伝達部ＴＵにおける各列信号読み出し部１０５の構成を、図２を用いて説明する。列信号読み出し部は画素配列の各列毎もしくは複数の列毎に設けられる。
【００２９】
各列信号読み出し部１０５（１０５ａ〜１０５ｃ）は、クランプ容量２０６、差動増幅器２０７、フィードバック容量２０８、スイッチ２１９、伝達ラインＴＬ、スイッチ２１１，２１２、保持容量２１３，２１４、及びクリップ部２２０を含む。
【００３０】
クランプ容量２０６は、列信号線１０２と差動増幅器２０７の反転入力端子（−）との間に接続されている。差動増幅器２０７の非反転入力端子（＋）には、参照電圧ＶＣ０Ｒが供給されている。差動増幅器２０７の出力端子２０９と反転入力端子（−）との間には、フィードバック容量２０８及びスイッチ２１９が並列に接続されている。差動増幅器２０７は、後述のように、定電流回路２１８を含む。
【００３１】
差動増幅器２０７は、画素から出力された光信号に応じた信号、すなわちノイズ信号と光信号との差分信号を増幅して出力ノードＮ１へ出力する。その後、差動増幅器２０７は、クランプ容量２０６、フィードバック容量２０８、スイッチ２１９とともにクランプ動作を行い、画素から出力された光信号とノイズ信号との差分信号を生成して増幅して出力する。なおこの差分信号には、オフセット成分が重畳している。
【００３２】
なお、各列信号読み出し部１０５は、クランプ容量２０６を含まない構成であってもよい。この場合、差動増幅器２０７は、画素から出力されたノイズ信号と光信号とをそれぞれ増幅して出力ノードＮ１へ出力する。具体的には、差動増幅器２０７は、ノイズ信号を増幅し、オフセットがノイズ信号に重畳した信号を出力する。その後、差動増幅器２０７は、光信号を増幅し、オフセットが光信号に重畳した信号を出力する。これにより、出力アンプ１０８は、列信号読み出し部１０５から、オフセットがノイズ信号に重畳した信号と、オフセットが光信号に重畳した信号とを受けて、両者の差分をとることにより、オフセット及びノイズ信号が除去された画像信号を生成して出力する。また、画素のノイズ信号の差分処理を行なわない場合もある。この場合には各列読み出し部は光信号のみの処理を行なう。
【００３３】
差動増幅器２０７の出力端子２０９には、伝達ラインＴＬ及びスイッチ２１１を介して保持容量２１３が接続され、伝達ラインＴＬ及びスイッチ２１２を介して保持容量２１４が接続されている。差動増幅器２０７は、そのオフセットを伝達ラインＴＬ及びスイッチ２１１経由で保持容量２１３へ供給する。保持容量２１３は、差動増幅器２０７のオフセットを保持する。また、差動増幅器２０７は、オフセットが差分信号に重畳した信号を伝達ラインＴＬ及びスイッチ２１２経由で保持容量２１４へ供給する。保持容量２１３は、オフセットが差分信号に重畳した信号を保持する。これにより、出力アンプ１０８は、保持容量２１３から受けたオフセットと、保持容量２１４から受けたオフセットが差分信号に重畳した信号との差分をとることにより、画像信号を生成して出力する。保持容量２１３，２１４は、同一の容量値をもつことが望ましい。
【００３４】
ここで、差動増幅器２０７は、定電流回路及び増幅部２４０を含む。増幅部２４０は、入力トランジスタ２４１，２４２、及びトランジスタ２４３，２４４を含む。
【００３５】
定電流回路は負荷となるＮＭＯＳトランジスタ２１８を含んで構成され、増幅部２４０とグランド端子Ｇとの間に配され増幅部２４０に電流を流す。これに応じて、増幅部２４０は、画素から出力された光信号とノイズ信号との差分信号を増幅する。
【００３６】
ＮＭＯＳトランジスタ２１８は、電流制御部１０９から一定のバイアス電圧ＶＢがゲートに供給され、基準電圧Ｖｓｓ’（≧Ｖｓｓ）がグランド端子Ｇを介してソースに供給されている。基準電圧Ｖｓｓ’は、供給源から供給された基準電圧Ｖｓｓに対してグランドラインＬ１における寄生抵抗１１１ａ〜１１１ｃに応じて上昇した値となっている。
【００３７】
ＮＭＯＳトランジスタ２１８のドレインには、入力トランジスタ（ＮＭＯＳトランジスタ）２４１，２４２それぞれのソースが接続されている。入力トランジスタ２４１，２４２のゲートは、それぞれ、非反転入力端子（＋）、反転入力端子（−）を構成している。入力トランジスタ２４１，２４２のドレインには、それぞれ、トランジスタ（ＰＭＯＳトランジスタ）２４３，２４４のドレインが接続されている。トランジスタ２４３，２４４は、ゲートが共通接続されており、カレントミラー回路を構成している。トランジスタ２４３，２４４のソースには、電源電圧ＶＤＤ’（≦ＶＤＤ）が供給されている。電源電圧ＶＤＤ’は、供給源から供給された電源電圧ＶＤＤに対して電源ラインＬ２における寄生抵抗１１２ａ〜１１２ｃに応じて低下した値となっている。
【００３８】
この差動増幅器２０７では、強い光が当たった画素から過大なレベルの光信号が垂直出力線１０２に出力された際に、過大なレベルの差分信号が入力トランジスタ２４２のゲートに入力される。そして、入力トランジスタ２４２のソースの電位も持ち上げられることに伴い、ＮＭＯＳトランジスタ２１８のドレインの電位も高くなる結果、定電流回路がグランドラインＬ１に過大な電流を流す可能性がある。
【００３９】
それに対して、クリップ部２２０は、光信号に応じた差分信号を差動増幅器２０７が増幅する際に、定電流回路が過大な電流を流さないように、差動増幅器２０７から出力ノードＮ１の電圧を制限する。すなわち、クリップ部２２０は、差動増幅器２０７が差分信号を増幅する際に、差動増幅器２０７の出力ノードＮ１の電圧を第１のクリップ電圧Ｖ１にクリップする。これにより、クリップ部２２０は、差動増幅器２０７における増幅部２４０と定電流回路とを接続する接続ノードＮ２の電圧を第２のクリップ電圧Ｖ２にクリップする。第２のクリップ電圧Ｖ２は、第１のクリップ電圧より低い。
【００４０】
ここで、クリップ部２２０は、伝達ラインＴＬの電圧を第１のクリップ電圧Ｖ１以下に制限するＭＯＳトランジスタ２２１を含む。ＭＯＳトランジスタ２２１は、ドレインが基準電圧Ｖｓｓ＿Ｃｌｉｐに接続され、ソースが伝達ラインＴＬに接続されたＰＭＯＳトランジスタである。ＭＯＳトランジスタ２２１のゲートには、オンした際にソースの電圧が第１のクリップ電圧Ｖ１になる設定電圧Ｖｐｃｌｉｐがゲートに供給される。設定電圧Ｖｐｃｌｉｐは、ＭＯＳトランジスタ２２１がＰＭＯＳトランジスタであるので、第１のクリップ電圧Ｖ１よりＭＯＳトランジスタ２２１の閾値電圧分低い値である。
【００４１】
なお、ＭＯＳトランジスタ２２１は、ＮＭＯＳトランジスタであっても良い。この場合、ＭＯＳトランジスタ２２１のゲートに供給される設定電圧は、第１のクリップ電圧Ｖ１よりＭＯＳトランジスタ２２１の閾値電圧分高い値になる。
【００４２】
ＭＯＳトランジスタ２２１は、ゲートに設定電圧Ｖｐｃｌｉｐが供給されており伝達ラインＴＬの電圧が第１のクリップ電圧Ｖ１以上になった際にオンすることにより、伝達ラインＴＬの電圧を第１のクリップ電圧Ｖ１にクリップする。これにより、入力トランジスタ２４２のドレインである出力端子２０９の電位の上昇が抑制されるので、入力トランジスタ２４２のソースの電圧（接続ノードＮ２の電圧）が持ち上げられることも抑制される。すなわち、ＭＯＳトランジスタ２２１は、伝達ラインＴＬの電圧を第１のクリップ電圧Ｖ１にクリップすることにより、接続ノードＮ２の電圧を第２のクリップ電圧Ｖ２にクリップする。その結果、定電流回路を構成するＮＭＯＳトランジスタ２１８のドレインの電位が高くなることも抑制されるので、定電流回路がグランドラインＬ１に過大な電流を流すことが低減される。
【００４３】
このように、光信号に応じた差分信号を差動増幅器２０７が増幅する際に、定電流回路が過大な電流を流さないように、差動増幅器２０７の出力ノードＮ１の電圧を制限する。これにより、定電流回路からグランドラインＬ１に過大な電流が流れ込むことが抑制されるので、強い光が当たった部分と同じ行の画素の信号レベルの異常を十分に低減でき、得られた画像における横スミアを低減できる。
【００４４】
次に、本発明の実施形態に係る撮像装置１００の動作を、図３を用いて説明する。図３は、本発明の実施形態に係る撮像装置１００の動作を示すタイミング図である。
【００４５】
Ｔ＝ｔ１で、画素１０１において、選択部２０５のゲート入力ＰＳＥＬはＨ（ハイレベル）になり出力部２０３はアクティブ状態になる。この状態で電荷電圧変換部２１７はリセット電圧ＳＶＤＤによりリセットされている。
【００４６】
Ｔ＝ｔ２で、伝達部ＴＵにおいて、クランプパルスＰＣ０ＲはＨになり差動増幅器２０７はバッファ状態になりＶＣ０Ｒの電圧を出力する状態になる。
【００４７】
Ｔ＝ｔ３で、画素１０１において、リセット部２０４がＬになり電荷電圧変換部２１７の電位がリセットレベルに固定され、出力部２０３は列信号線１０２へノイズ信号ＶＮを出力する。つまり画素配列から並列にノイズ信号が出力されている。
【００４８】
Ｔ＝ｔ４で、伝達部ＴＵにおいて、クランプパルスＰＣ０ＲをＬとし、列信号線１０２へ出力されたノイズ信号ＶＮがクランプ容量Ｃ０によりクランプされる（Ｎ読み）。
【００４９】
Ｔ＝ｔ５で、伝達部ＴＵにおいて、ＰＴＮパルスをＨとしスイッチ２１１をオンし、保持容量２１３にＶＣ０Ｒの電圧と差動増幅器２０７のオフセットが重畳されたものを書き込み始める。
【００５０】
Ｔ＝ｔ６で、伝達部ＴＵにおいて、その書き込みが終了する。その際の差動増幅器２０７の出力端子２０９の電圧の変化を図３にＡＭＰｏｕｔＮとして示している。
【００５１】
Ｔ＝ｔ７で、画素１０１において、転送部２０２に接続されているパルスＰＴＸをＨにし、光電変換部２０１の信号電荷を電荷電圧変換部２１７に転送する。
【００５２】
Ｔ＝ｔ８で、画素１０１において、その転送が終了する。出力部２０３は列信号線１０２へ光信号ＶＳを出力する。つまり画素配列から並列に光信号が出力されている。
【００５３】
Ｔ＝ｔ９で、伝達部ＴＵにおいて、ＰＴＳパルスをＨとしスイッチ２１２をＯＮとし、保持容量２１４に信号を書き込む。その際の差動増幅器２０７の出力端子２０９の電圧の変化を図３にＡＭＰｏｕｔＳとして示している（Ｓ読み）。信号の変化量（ＶＳ−ＶＮ）がクランプ容量２０６の容量値Ｃ０とフィードバック容量２０８の容量値Ｃｆとの比率（Ｃ０／Ｃｆ）で反転増幅された信号に、参照電圧ＶＣ０Ｒと差動増幅器２０７のオフセットとが重畳された信号とが保持容量２１４に書き込まれる。
【００５４】
Ｔ＝ｔ１０で、伝達部ＴＵにおいて、その書き込みが終了する。
【００５５】
Ｔ＝ｔ１１で、画素１０１において、ＰＲＥＳをＨとしてリセット部２０４をオンし、電荷電圧変換部２１７をリセットすると共に、ＰＳＥＬをＬとし選択部２０５をオフすることにより選択行の出力を遮断する。
【００５６】
Ｔ＝ｔ１２で、水平走査回路１０８が各列のＰＨパルスを順次にＨにし各列の列選択スイッチ２１５，２１６を順次にオンする。これにより、出力アンプ１０８は、各列の信号を出力する。
【００５７】
仮に、クリップ部２２０のＭＯＳトランジスタ２２１が無い場合、画素１０１から列信号線１０２へ強い光信号が出力されると、列信号線１０２の電位が下がり、差動増幅器２０７の入力端子の電位が下がる。これにより、差動増幅器２０７の出力端子２０９の電位は、図３のＡＭＰｏｕｔＳの点線に示したごとく電源電圧ＶＤＤに近いレベルに上昇する。特に、クランプ容量２０６の容量値Ｃ０とフィードバック容量２０８の容量値Ｃｆとの比率（Ｃ０／Ｃｆ）が高い場合、差動増幅器２０７の出力端子２０９の電位は容易に電源電圧ＶＤＤに近いレベルまで上昇する。
【００５８】
このとき、差動増幅器２０７は、本来動作すべき領域である五極管領域をはずれ、三極管領域で動作している。これにより、差動増幅器２０７のバランスが崩れ、差動増幅器２０７のＮＭＯＳトランジスタ２１８のドレインの電位が変動し定電流回路がグランドラインＬ１に流れ出す電流が変化する。
【００５９】
今、図１において、画素１０１ｅにのみ強い光が入射し、それ以外の画素１０１ａ〜１０１ｄ、１０１ｆ〜１０１ｉに光入射がない状態であったときのことを考える。
【００６０】
このとき、画素１０１ａ〜１０１ｃから出力された信号を受ける各差動増幅器は、Ｎ読み時もＳ読み時も五極管領域で動作する。このため、定電流回路からグランドラインＬ１へは安定した電流Ｉａ，Ｉｂ，Ｉｃが流れる。
【００６１】
一方、画素１０１ｄ〜１０１ｆから出力された信号を受ける各差動増幅器は、Ｎ読み時に五極管領域で動作する。このため、定電流回路からグランドラインＬ１へは安定した電流Ｉａ，Ｉｂ，Ｉｃが流れる。しかし、Ｓ読み時には、画素１０１ｄ、１０１ｆから出力された信号を受ける各差動増幅器が五極管領域で動作するのに対して、画素１０１ｅから出力された信号を受ける差動増幅器が三極管領域で動作する。列信号読み出し部１０５ｂの差動増幅器は、Ｉｂ＋Δｉｂの電流をグランドラインＬ１へ流すこととなる。その結果、グランドラインＬ１における寄生抵抗１１１ａの影響により、列信号読み出し部１０５ａへ供給される基準電圧がそれぞれＲ１１１ａ×Δｉｂだけ変化してしまう。同様に、列信号読み出し部１０５ｂ，１０５ｃへ供給される基準電圧が（Ｒ１１１ａ＋Ｒ１１１ｂ）×Δｉｂだけ変化してしまう。Ｒ１１１ａは、寄生抵抗１１１ａの抵抗値であり、Ｒ１１１ｂは、寄生抵抗１１１ｂの抵抗値である。
【００６２】
列信号読み出し部１０５ａ、１０５ｃの差動増幅器に流れる電流を決めるＮＭＯＳトランジスタ２１８のソース電位が変動し、その差動増幅器の動作点がＮ読み時とＳ読み時で変化し結果として出力信号が変動する。すなわち、画素１０１ｄ〜１０１ｆの信号に対する基準電圧と画素１０１ａ〜１０１ｃ、１０１ｇ〜１０１ｉの信号に対する基準電圧とが異なったものとなってしまう。その結果、水平方向に白帯状、あるいは黒帯状の出力変動が生じる。
【００６３】
そこで、本実施形態では、差動増幅器２０７の出力電圧を制限するクリップ部２２０を設け、差動増幅器２０７が本来動作すべき領域である五極管領域をはずれることを抑制している。これにより、差動増幅器２０７のバランスが崩れず、差動増幅器２０７のＮＭＯＳトランジスタ２１８のドレインの電位の変動を抑制し定電流回路からグランドラインＬ１に流れ出す電流の変化を小さくすることができる。
【００６４】
差動増幅器２０７の出力端子２０９の最大の電圧Ｖ２０９＿ＭＡＸ（第１のクリップ電圧Ｖ１）は全ての列の差動増幅器に供給されるＶＤＤより低い電圧であれば良い。
【００６５】
例えば、図１の場合には、電源電圧の供給源から最も遠く電源ラインＬ２における寄生抵抗１１２ａ〜１１２ｃの影響を最も大きく受ける列信号読み出し部１０５ｃの差動増幅器２０７におけるトランジスタ２４３，２４４のソース電圧より小さければ良い。すなわち、第１のクリップ電圧Ｖ１は、全列の差動増幅器２０７の増幅部２４０に供給される電源電圧における最小の電源電圧より低く、かつ、撮像装置１００に供給される電源電圧すなわち供給源の電源電圧の半分より高い。ここで、第１のクリップ電圧Ｖ１が全列の差動増幅器における最小の電源電圧以上である場合、ＭＯＳトランジスタ２２１が十分にオンせず適切にクリップ動作を行えない可能性がある。第１のクリップ電圧Ｖ１が供給源の電源電圧の半分以下である場合、ＮＭＯＳトランジスタ２１８が飽和領域で動作できるドレイン電位よりも第２のクリップ電圧Ｖ２が低くなる可能性がある。これにより、ＮＭＯＳトランジスタ２１８が安定した電流を増幅部２４０に流せなくなる可能性がある。
【００６６】
例えば、寄生抵抗が１０Ω、流れる電流の平均値を２０ｍＡとすると通常の電位降下としては２００ｍＶとなり、ＶＤＤが仮に５ＶとするとＶ２０９＿ＭＡＸ（第１のクリップ電圧Ｖ１）は４.８Ｖより小さく２．５Ｖより大きい値であれば良い。
【００６７】
また、設定電圧Ｖｐｃｌｉｐは、Ｖ２０９＿ＭＡＸ（第１のクリップ電圧Ｖ１）に対してＶｔｈｐ（ＰＭＯＳトランジスタ２２１の閾値電圧）だけ低い電圧以下であれば良い。
【００６８】
すなわち
Ｖ２０９＿ＭＡＸ  −  ｜Ｖｔｈｐ｜    ＞  Ｖｐｃｌｉｐ
の関係となる。
【００６９】
一方、ＰＭＯＳトランジスタ２２１のドレイン電圧Ｖｓｓ＿Ｃｌｉｐは、Ｖ２０９＿ＭＡＸ（第１のクリップ電圧Ｖ１）より小さければ良く、
Ｖ２０９＿ＭＡＸ      ＞  Ｖｓｓ＿Ｃｌｉｐ
の関係となる。
【００７０】
以上述べたように、差動増幅器の出力電圧そのものを制限することにより、撮像装置に強い光が入った際の差動増幅器の定電流回路の電流変動を抑制できる。その結果、垂直出力線をクリップするだけでは抑えきれない、得られた画像における水平方向に白帯状、及び黒帯状の信号レベルの異常が発生する課題を解決することができる。
【００７１】
また、本実施形態では、光信号が保持される保持容量２１４に飽和時に書き込む電圧を一定にできる効果もある。
【００７２】
仮に、差動増幅器のクリップ部２２０が無い場合、保持容量２１４に書き込まれる電圧の最大値が、図４に破線で示すごとく各列毎に異なってしまう。このようになると図５に示すごとく、ＶＤＤに近い電圧を保持容量２１４に書き込むために長い時間が必要となる。保持容量２１４への電圧の書き込みを行なっている間にグランドラインＬ１に流れる電流も安定しない為、このことによっても水平方向に白帯、及び黒帯びが発生する可能性がある。
【００７３】
それに対して、本実施形態では、クリップ部２２０が差動増幅器の出力電圧をＶ２０９＿ＭＡＸ（第１のクリップ電圧Ｖ１）以下に制限する。また、ＭＯＳトランジスタ２２１は、第１のクリップ電圧Ｖ１より閾値電圧分低い設定電圧Ｖｐｃｌｉｐがゲートに供給されて、差動増幅器の出力電圧を第１のクリップ電圧Ｖ１にクリップする。これにより、保持容量２１４に書き込まれる電圧の最大値が、図４に実線で示すごとく各列毎に一定になる。このようになると図５に示すごとく、不必要なＶＤＤまでの電圧を保持容量２１４に書き込む必要がなくなる。これにより、保持容量２１４への電圧の書き込み時間を例えばΔＴだけ短くすることができ、保持容量２１４への電圧の書き込み時におけるグランドラインＬ１に流れる電流が安定しないことによる画質への影響を低減できる。
【００７４】
なお、図６に示すように、クリップ部２２０ｊにおけるＭＯＳトランジスタ２２１ｊは、ドレインが定電流回路に接続され、ソースが伝達ラインＴＬに接続されたＰＭＯＳトランジスタであってもよい。この場合、差動増幅器２０７の電源ラインＬ２から流れ込む電流が一定にできると共に、差動増幅器２０７による消費電流も抑制することができる。
【００７５】
また、図７に示すように、差動増幅器２０７ｋが、ゲート接地トランジスタ７０１ａ、７０１ｂ、７０２ａ、７０２ｂ、７０３をさらに含んでも良い。
【００７６】
具体的には、ゲート接地トランジスタ７０１ａは、ＰＭＯＳトランジスタであり、ソースがトランジスタ２４４のドレインに接続され、ドレインがゲート接地トランジスタ（ＮＭＯＳトランジスタ）７０２ａのドレインに接続されている。ゲート接地トランジスタ７０１ｂは、ＰＭＯＳトランジスタであり、ソースがトランジスタ２４３のドレインに接続され、ドレインがゲート接地トランジスタ（ＮＭＯＳトランジスタ）７０２ｂのドレインに接続されている。ゲート接地トランジスタ７０１ａ及びゲート接地トランジスタ７０１ｂのゲートには、共通のバイアス電圧ＢｉａｓＨが供給されている。ゲート接地トランジスタ７０２ａは、ＮＭＯＳトランジスタであり、ソースが入力トランジスタ２４２のドレインに接続され、ドレインがゲート接地トランジスタ７０１ａのドレインに接続されている。ゲート接地トランジスタ７０２ｂは、ＮＭＯＳトランジスタであり、ソースが入力トランジスタ２４１のドレインに接続され、ドレインがゲート接地トランジスタ７０１ｂのドレインに接続されている。ゲート接地トランジスタ７０２ａ及びゲート接地トランジスタ７０２ｂのゲートには、共通のバイアス電圧ＢｉａｓＬが供給されている。これにより、差動増幅器２０７ｋのゲインを上げている。
【００７７】
また、ゲート接地トランジスタ７０３は、ＮＭＯＳトランジスタであり、ＮＭＯＳトランジスタ（負荷トランジスタ）２１８とともに定電流回路を構成している。ゲート接地トランジスタ７０３のソースがＮＭＯＳトランジスタ２１８のドレインに接続されている。ゲート接地トランジスタ７０３は、ドレインが入力トランジスタ２４１，２４２のソースとＭＯＳトランジスタ２２１ｊのドレインとに接続されている。ゲート接地トランジスタ７０３のゲートには、一定のバイアス電圧Ｖｇａｔｅが供給されている。これにより、ＮＭＯＳトランジスタ２１８により供給される電流変動を抑制している。
【００７８】
すなわち、図７に示す形態をとることにより差動増幅器のゲインを上げることができると共に、高いゲイン時により顕著になる水平方向の白帯、及び黒帯びの発生も抑制することができる
さらに、図８に示すように、差動増幅器２０７ｋとスイッチ２１１，２１２との間にソースフォロア回路ＳＦを設けても良い。ソースフォロア回路ＳＦは、ＮＭＯＳトランジスタ８０１と定電流源８０２とを含む。ＮＭＯＳトランジスタ８０１は、ゲートが伝達ラインＴＬに接続され、ドレインが電源電圧に接続され、ソースが定電流源８０２に接続されている。この構成にすることにより外部の負荷が大きくなった場合でも駆動することができる。
【００７９】
次に、本発明の撮像装置を適用した撮像システムの一例を図９に示す。
【００８０】
撮像システム９０は、図９に示すように、主として、光学系、撮像装置１００及び信号処理部を備える。光学系は、主として、シャッター９１、レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。
【００８１】
シャッター９１は、光路上においてレンズ９２の手前に設けられ、露出を制御する。
【００８２】
レンズ９２は、入射した光を屈折させて、撮像装置１００の画素配列（撮像面）に被写体の像を形成する。
【００８３】
絞り９３は、光路上においてレンズ９２と撮像装置１００との間に設けられ、レンズ９２を通過後に撮像装置１００へ導かれる光の量を調節する。
【００８４】
撮像装置１００は、画素配列に形成された被写体の像を画像信号に変換する。撮像装置１００は、その画像信号を画素配列から読み出して出力する。
【００８５】
撮像信号処理回路９５は、撮像装置１００に接続されており、撮像装置１００から出力された画像信号を処理する。
【００８６】
Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）を画像信号（デジタル信号）へ変換する。
【００８７】
画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。
【００８８】
メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。
【００８９】
外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。
【００９０】
タイミング発生部９８は、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。
【００９１】
全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。
【００９２】
記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。
【００９３】
以上の構成により、撮像装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
【００９４】
以上、本発明に関して具体的に説明したが、本発明は個々の実施例に限定されるものではなく、発明の概念を超えない限りで適宜変更、追加が可能である。
【００９５】
例えば実施例においては、画素の構造として画素で信号の増幅を行なう形態に関して説明したが、他にも画素が光電変換部と転送部のみを有し、光電変換部で発生した信号を、転送部を介して信号線へ出力するのみの構成にも適用可能である。更には、ラインセンサの場合には転送部を設けずに各画素に対応して増幅部を設けてもよい。本発明は得２画素の構成は限定されず、複数の増幅部が、複数の画素が配列された画素配列から並列に出力された信号を増幅するような構成となっていればよい。
【００９６】
また信号電荷として電子を用いた場合に関して説明をしたが、正孔を用いた場合には、信号電圧の極性がかわるのみで対応可能である。
【図面の簡単な説明】
【００９７】
【図１】本発明の実施形態に係る撮像装置１００の構成を示す図。
【図２】本発明の実施形態に係る撮像装置１００における画素から出力アンプに至る回路構成を示す図。
【図３】本発明の実施形態に係る撮像装置１００の動作を示すタイミング図。
【図４】本発明の実施形態による作用効果を説明するための図。
【図５】本発明の実施形態による作用効果を説明するための図。
【図６】本発明の実施形態の変形例におけるクリップ部の構成を示す図。
【図７】本発明の実施形態の変形例における差動増幅器の構成を示す図。
【図８】本発明の実施形態の変形例におけるソースフォロワ回路の構成を示す図。
【図９】実施形態に係る撮像装置を適用した撮像システムの構成図。
【符号の説明】
【００９８】
９０  撮像システム
１００  撮像装置
【図１】
2010057137.tif 000003
【図２】
2010057137.tif 000004
【図３】
2010057137.tif 000005
【図４】
2010057137.tif 000006
【図５】
2010057137.tif 000007
【図６】
2010057137.tif 000008
【図７】
2010057137.tif 000009
【図８】
2010057137.tif 000010
【図９】
2010057137.tif 000011