(57)【要約】【課題】容量性負荷の充放電回路においてノイズを抑制する。【解決手段】容量性負荷の充放電回路（３０）は、充放電部（３２）と、配線（ＦＣ）と、蓄電素子（Ｃ１）と、電位調整部（３３，３５）と、電荷放出部（Ｄ２，３４）とを有する。充放電部は、容量性負荷の電位がアナログ信号（Ｉｎｐｕｔ）の電位変化パターンに倣って変化するように容量性負荷に対する充放電を行う。配線は、容量性負荷と充放電部との間を電気的に接続する。蓄電素子は、電源部からの電流によって充電され、容量性負荷に対する充電時の電流源となる。電位調整部は、蓄電素子が有する低電位側端子の電位を、アナログ信号の電位に応じて変化させる。電荷放出部は、容量性負荷から配線及び充放電部を通じて流れ出た電荷を、低電位側端子を介さずに放出する。【選択図】図５
2010183363.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷の電位がアナログ信号の電位変化パターンに倣って変化するように前記容量性負荷に対する充放電を行う充放電部と、
前記容量性負荷と前記充放電部との間を電気的に接続する配線と、
電源部からの電流によって充電されるとともに前記容量性負荷に対する充電時の電流源となる蓄電素子と、
前記蓄電素子が有する低電位側端子の電位を、前記アナログ信号の電位に応じて変化させる電位調整部と、
前記容量性負荷から前記配線及び前記充放電部を通じて流れ出た電荷を、前記低電位側端子を介さずに放出する電荷放出部と、
を有する容量性負荷の充放電回路。
【請求項２】
前記電位調整部は、
前記アナログ信号の電位上昇時に、前記蓄電素子が有する低電位側端子の電位を、前記アナログ信号の電位よりも所定量低くするように調整する第１調整部と、
前記アナログ信号の電位が前記第１調整部の動作範囲よりも低く定められた或る電位以下の場合に、前記蓄電素子が有する低電位側端子をグランドに接続する第２調整部とを有する、請求項１に記載の容量性負荷の充放電回路。
【請求項３】
前記第１調整部は、
前記アナログ信号がカソード端子から入力されるツェナーダイオードと、
前記ツェナーダイオードが有するアノード端子の電位に倣って、前記蓄電素子が有する低電位側端子の電位を上昇させるトランジスタとを有する、請求項２に記載の容量性負荷の充放電回路。
【請求項４】
アノード端子が前記電源部に接続され、カソード端子が前記蓄電素子が有する高電位側端子に接続された逆流防止用ダイオードを有する、請求項１から３の何れか１項に記載の容量性負荷の充放電回路。
【請求項５】
前記電荷放出部は、
前記充放電部が有する電荷放出端子と前記電源部との間に設けられ、前記電荷放出端子から前記電源部へ向かう電荷の流れを許容する回生用ダイオードを有し、
前記電荷放出端子における電位が電源電位よりも高い場合に、前記電荷を前記電源部へ回生し、
前記電荷放出端子における電位が前記電源電位以下の場合に、前記電荷をグランドへ放出する、請求項１から４の何れか１項に記載の容量性負荷の充放電回路。
【請求項６】
前記容量性負荷は、
圧力室に連通されたノズルから液体を吐出する液体吐出ヘッドに用いられ、充放電によって変形して前記圧力室内の液体に圧力変化を与えるピエゾ素子である、請求項１から５の何れか１項に記載の容量性負荷の充放電回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性負荷の充放電回路に関する。
【背景技術】
【０００２】
使用状態での効率向上を目的として、信号レベルが規定値を越えない場合には電源回路からコンデンサーに電荷を充電させ、信号レベルが規定値を越えた場合にはコンデンサーの両端の電圧を重畳させて増幅回路に供給する電力増幅回路が提案されている（例えば特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−２９１５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ピエゾ素子等の容量性負荷を用いた液体吐出ヘッドに対して、従来の電力増幅回路に基づく充放電回路を用いることが考えられる。しかし、電力増幅回路の技術を単に適用した場合には、容量性負荷と充放電回路との間に存在する基板上の配線やケーブルの影響によってノイズレベルが過度に高くなってしまうという問題があった。  
本発明は、このような事情に鑑みなされたものであり、その目的は、ノイズレベルを低減させることにある。
【課題を解決するための手段】
【０００５】
前記目的を達成するための主たる発明は、
容量性負荷の電位がアナログ信号の電位変化パターンに倣って変化するように前記容量性負荷に対する充放電を行う充放電部と、
前記容量性負荷と前記充放電部との間を電気的に接続する配線と、
電源部からの電流によって充電されるとともに前記容量性負荷に対する充電時の電流源となる蓄電素子と、
前記蓄電素子が有する低電位側端子の電位を、前記アナログ信号の電位に応じて変化させる電位調整部と、
前記容量性負荷から前記配線及び前記充放電部を通じて流れ出た電荷を、前記低電位側端子を介さずに放出する電荷放出部と、
を有する容量性負荷の充放電回路である。  
本発明の他の特徴は、本明細書、及び添付図面の記載により、明らかにする。
【図面の簡単な説明】
【０００６】
【図１】印刷システムの構成を説明するブロック図である。
【図２】ヘッドの断面図である。
【図３】参考例の駆動信号生成回路を説明する図である。
【図４】参考例の駆動信号生成回路について、波形信号の電位や充電用コンデンサーの各端子の電位等を示す図である。
【図５】駆動信号生成回路の第１実施形態を説明するブロック図である。
【図６】駆動信号生成回路の第１実施形態を説明する回路図である。
【図７】初期状態における電荷の流れを説明する図である。
【図８】電源回路からピエゾ素子が充電される場合を説明する図である。
【図９】充電用コンデンサーからピエゾ素子が充電される場合を説明する図である。
【図１０】波形信号の電位が一定の期間にて、インダクタンスによりピエゾ素子方向へ電荷が移動する場合を説明する図である。
【図１１】ピエゾ素子からの電荷が電源回路へ放出される場合を説明する図である。
【図１２】ピエゾ素子からの電荷がグランドへ放出される場合を説明する図である。
【図１３】駆動信号生成回路の第１実施形態について、波形信号の電位や充電用コンデンサーの各端子の電位等を示す図である。
【図１４】駆動信号生成回路の第２実施形態を説明するブロック図である。
【図１５】駆動信号生成回路の第２実施形態を説明する回路図である。
【発明を実施するための形態】
【０００７】
本明細書の記載、及び添付図面の記載により、少なくとも次のことが明らかにされる。
【０００８】
すなわち、容量性負荷の電位がアナログ信号の電位変化パターンに倣って変化するように前記容量性負荷に対する充放電を行う充放電部と、前記容量性負荷と前記充放電部との間を電気的に接続する配線と、電源部からの電流によって充電されるとともに前記容量性負荷に対する充電時の電流源となる蓄電素子と、前記蓄電素子が有する低電位側端子の電位を、前記アナログ信号の電位に応じて変化させる電位調整部と、前記容量性負荷から前記配線及び前記充放電部を通じて流れ出た電荷を、前記低電位側端子を介さずに放出する電荷放出部と、を有する容量性負荷の充放電回路を実現できることが明らかにされる。  
このような容量性負荷の充放電回路によれば、配線がインダクタンスのように振る舞うことで電流が過度に流れ続けても、電荷は蓄電素子の低電位側端子を介さずに放出される。このため、蓄電素子の低電位側端子の電位を安定化でき、ノイズの発生を抑制できる。
【０００９】
かかる容量性負荷の充放電回路であって、前記電位調整部は、前記アナログ信号の電位上昇時に、前記蓄電素子が有する低電位側端子の電位を、前記アナログ信号の電位よりも所定量低くするように調整する第１調整部と、前記アナログ信号の電位が第１調整部の動作範囲よりも低く定められた或る電位以下の場合に、前記蓄電素子が有する低電位側端子をグランドに接続する第２調整部とを有することが好ましい。  
このような容量性負荷の充放電回路によれば、蓄電素子を電源部からの電流によって確実に充電できる。
【００１０】
かかる容量性負荷の充放電回路であって、前記第１調整部は、前記アナログ信号がカソード端子から入力されるツェナーダイオードと、前記ツェナーダイオードが有するアノード端子の電位に倣って、前記蓄電素子が有する低電位側端子の電位を上昇させるトランジスタとを有することが好ましい。  
このような容量性負荷の充放電回路によれば、ツェナーダイオードやトランジスタによって低電位側端子の電位を調整できるので、構成の簡素化が図れる。
【００１１】
かかる容量性負荷の充放電回路であって、アノード端子が前記電源部に接続され、カソード端子が前記蓄電素子が有する高電位側端子に接続された逆流防止用ダイオードを有することが好ましい。  
このような容量性負荷の充放電回路によれば、蓄電素子が有する高電位側端子が電源部からの電源電位よりも高くなっても、逆流防止用ダイオードによって蓄電素子側から電源部側へ向かう電荷の流れが阻止されるので、制御の容易化や構成の簡素化が図れる。
【００１２】
かかる容量性負荷の充放電回路であって、前記電荷放出部は、前記充放電部が有する電荷放出端子と前記電源部との間に設けられ、前記電荷放出端子から前記電源部へ向かう電荷の流れを許容する回生用ダイオードを有し、前記電荷放出端子における電位が電源電位よりも高い場合に、前記電荷を前記電源部へ回生し、前記電荷放出端子における電位が前記電源電位以下の場合に、前記電荷をグランドへ放出することが好ましい。  
このような容量性負荷の充放電回路によれば、省電力化が図れる。
【００１３】
かかる容量性負荷の充放電回路であって、前記容量性負荷は、圧力室に連通されたノズルから液体を吐出する液体吐出ヘッドに用いられ、充放電によって変形して前記圧力室内の液体に圧力変化を与えるピエゾ素子であることが好ましい。  
このような容量性負荷の充放電回路によれば、液体吐出ヘッドから液体を吐出させる場合において、ノイズの発生を抑制できる。
【００１４】
＝＝＝第１実施形態＝＝＝
＜印刷システムについて＞
図１に例示した印刷システムは、プリンター１と、コンピューターＣＰとを有する。プリンター１は液体吐出装置に相当し、用紙、布、フィルム等の媒体に向けて、液体の一種であるインクを吐出する。媒体は、液体が吐出される対象となる対象物である。コンピューターＣＰは、プリンター１と通信可能に接続されている。プリンター１に画像を印刷させるため、コンピューターＣＰは、その画像に応じた印刷データをプリンター１に送信する。
【００１５】
＝＝＝プリンター１の概要＝＝＝
プリンター１は、用紙搬送機構１０、キャリッジ移動機構２０、駆動信号生成回路３０、ヘッドユニット４０、検出器群５０、及び、主制御部６０を有する。
【００１６】
用紙搬送機構１０は、用紙を搬送方向に搬送させる。キャリッジ移動機構２０は、ヘッドユニット４０が取り付けられたキャリッジを所定の移動方向（例えば紙幅方向）に移動させる。駆動信号生成回路３０は駆動信号ＣＯＭを生成する。この駆動信号ＣＯＭは、用紙への印刷時にヘッドＨＤが有するピエゾ素子ＰＺＴ（図２を参照）へ印加されるものである。ピエゾ素子ＰＺＴは、駆動信号ＣＯＭによって充放電される容量性負荷の一種である。このため、駆動信号生成回路３０は、容量性負荷の充放電回路に相当する。なお、駆動信号生成回路３０の構成については、後で詳しく説明する。
【００１７】
ヘッドユニット４０は、ヘッドＨＤとヘッド制御部ＨＣとを有する。ヘッドＨＤは、液体状のインクを用紙に向けて吐出させるものであり、液体吐出ヘッドに相当する。図２に示すようにヘッドＨＤには、共通インク室４１からインク供給路４２及び圧力室４３を通ってノズル４４に至る一連のインク流路が、複数のノズル４４のそれぞれについて設けられている。ピエゾ素子ＰＺＴに対しては、アナログ信号の一種である波形信号Ｉｎｐｕｔ（図４を参照）を電流増幅した駆動信号ＣＯＭが印加され、この波形信号Ｉｎｐｕｔに基づく充放電が行われる。すなわち、ピエゾ素子ＰＺＴは、駆動電極４５の電位が波形信号Ｉｎｐｕｔの電位変化パターンに倣って変化するように充放電が行われる。そして、ピエゾ素子ＰＺＴでは、グランド電位に調整された共通電極４６との間の電位差に応じて圧電体４７が変形し、圧力室４３の容積を変化させる。これにより、圧力室４３内のインクに圧力変化が与えられ、この圧力室４３に連通されたノズル４４からインク滴が吐出される。このヘッドＨＤでは、駆動電極４５（波形信号Ｉｎｐｕｔ）の電位が高くなるほど圧力室４３が拡大し、低くなるほど圧力室４３が収縮する。ヘッド制御部ＨＣは、主制御部６０からのヘッド制御信号に基づき、ヘッドＨＤによるインク滴の吐出動作を制御する。このプリンター１では、各ピエゾ素子ＰＺＴに選択的に駆動信号ＣＯＭを印加するため、スイッチ４８（図５を参照）が設けられている。このスイッチ４８は主制御部６０からのヘッド制御信号に基づいて制御される。
【００１８】
このプリンター１では、駆動信号生成回路３０（電流増幅回路３２）とヘッドユニット４０との間、及び、主制御部６０とヘッドユニット４０との間を、フレキシブルケーブルＦＣによって電気的に接続している。このフレキシブルケーブルＦＣは、複数の芯線とこの芯線を被覆する被覆材とを有しており、可撓性を有する。そして、複数の芯線が平行に配置されたフラットケーブルとして構成されている。キャリッジ（ヘッドＨＤ）の移動範囲を確保すべく、このフレキシブルケーブルＦＣは、キャリッジの移動範囲を十分にカバーできる長さに設けられ、途中で折り返された状態で取り付けられている。このフレキシブルケーブルＦＣは、インダクタンスのように振る舞う。
【００１９】
検出器群５０は、プリンター１の状況を監視する複数の検出器によって構成される。これらの検出器による検出結果は、主制御部６０に出力される。主制御部６０は、プリンター１における全体的な制御を行う。主制御部６０は、インタフェース部６１と、ＣＰＵ６２と、メモリー６３とを有する。インタフェース部６１は、コンピューターＣＰとの間でデータの受け渡しを行う。ＣＰＵ６２は、プリンター１の全体的な制御を行う。メモリー６３は、コンピュータープログラムを格納する領域や作業領域等を確保する。ＣＰＵ６２は、メモリー６３に記憶されているコンピュータープログラムに従い、各制御対象部を制御する。
【００２０】
＝＝＝駆動信号生成回路３０の参考例について＝＝＝
ここで、駆動信号生成回路３０の参考例について説明する。図３は、参考例の駆動信号生成回路３０を説明する図である。参考例の駆動信号生成回路３０は、波形生成回路１０１、電流増幅回路１０２、電位調整回路１０３、充電用コンデンサー１０７、逆流防止ダイオード１０８、及び、回生用ダイオード１０９を有する。この図では、駆動信号生成回路３０とピエゾ素子ＰＺＴとの間を接続するフレキシブルケーブルＦＣを、インダクターＬ１で表している。また、ヘッド制御部ＨＣに関し、このヘッド制御部ＨＣが有するスイッチ１１０を記載している。このスイッチ１１０は、駆動信号ＣＯＭを対応するピエゾ素子ＰＺＴへ印加するための動作をする。
【００２１】
波形生成回路１０１は、波形信号Ｉｎｐｕｔを生成する。電流増幅回路１０２は、波形信号Ｉｎｐｕｔの電流を増幅することで駆動信号ＣＯＭとして出力する。この参考例では、ＮＰＮ型トランジスタ１０５とＰＮＰ型トランジスタ１０６とを有する。電位調整回路１０３は、充電用コンデンサー１０７の低電位側端子、及び、ＰＮＰ型トランジスタ１０６のコレクタ端子の電位を、波形信号Ｉｎｐｕｔの電位に基づいて調整する。例えば、波形信号Ｉｎｐｕｔの電位上昇時には、充電用コンデンサー１０７の低電位側端子の電位が波形信号Ｉｎｐｕｔの電位から所定電位以上低くならないように、ひいては、高電位側端子がＮＰＮ型トランジスタ１０５のコレクタより常に高くなってＮＰＮ型トランジスタ１０５が負荷の充電動作を正常に行えるように、この低電位側端子の電位を上昇させる。一方、波形信号Ｉｎｐｕｔの電位下降時には、充電用コンデンサー１０７の低電位側端子の電位が波形信号Ｉｎｐｕｔの電位から他の所定電位低い状態を維持しながら、電荷をグランドへ放出する。これにより、ＰＮＰ型トランジスタ１０６のエミッタ端子とコレクタ端子との間に適切な電位差が確保される。充電用コンデンサー１０７は、ピエゾ素子ＰＺＴの充電時における電流源となる。逆流防止ダイオード１０８は、電源回路と充電用コンデンサー１０８の間に設けられている。回生用ダイオード１０９は、ピエゾ素子ＰＺＴからフレキシブルケーブルＦＣ等を経て放出された電荷の電源回路への移動を許容する。
【００２２】
参考例の駆動信号生成回路３０では、波形信号Ｉｎｐｕｔの電位に応じて充電用コンデンサー１０７の低電位側端子の電位が変化する。ＰＮＰ型トランジスタ１０６のコレクタ端子は、充電用コンデンサー１０７の低電位側端子と接続されている。このため、コレクタ端子の電位も波形信号Ｉｎｐｕｔの電位に応じて変化する。前述したように、駆動信号生成回路３０とヘッドユニット４０との間を接続するフレキシブルケーブルＦＣは、インダクターＬ１として動作する。この場合、波形信号Ｉｎｐｕｔの電位上昇が終わって一定電位になった後も、インダクタンスによって電流はピエゾ素子ＰＺＴの方向（符号＋Ｉで示す方向）へ流れ続け、その後反対方向（符号−Ｉで示す方向）へ流れる。これは、ピエゾ素子ＰＺＴがコンデンサーと同じように作用し、フレキシブルケーブルＦＣとともにＬＣ共振回路のように動作したためと考えられる。
【００２３】
反対方向へ電流が流れるときは、ピエゾ素子ＰＺＴの電位やインダクタンスの起電力の兼ね合いで、ＰＮＰ型トランジスタ１０６のエミッタ端子の電位がベース端子の電位よりも高くなり、ＰＮＰ型トランジスタ１０６が動作をする。その結果、充電用コンデンサー１０７の低電位側端子の電位が急激に上昇する。さらにその後、電流方向が再度反転し、フレキシブルケーブルＦＣにてピエゾ素子ＰＺＴ方向への電流が流れると、ＮＰＮ型トランジスタ１０５のエミッタ端子の電位がベース端子の電位よりも低くなる。これにより、充電用コンデンサー１０７からＮＰＮ型トランジスタ１０５を通って電流がフレキシブルケーブルＦＣに流れ込み、充電用コンデンサー１０７の高電位側端子の電位が急激に下降する。このような電位の変化は、共振に関わるエネルギーが十分に小さくなるまで繰り返される（フレキシブルケーブルＦＣなどの抵抗分により電磁エネルギーが熱になる）。
【００２４】
図４の例では、台形波の波形信号Ｉｎｐｕｔにおける一定電位の期間にて符号Ｘで示すように、充電用コンデンサー１０７の両端子の電位１０７Ｕ，１０７Ｌが、上昇、下降、上昇と急激な変化をしている。このような電位の急激な変化は、ノイズの原因となり好ましくない。
【００２５】
＝＝＝本実施形態の駆動信号生成回路３０について＝＝＝
＜構成の概要について＞
このような事情に鑑み、本実施形態の駆動信号生成回路３０（容量性負荷の充放電回路）では次の構成を採っている。すなわち、図５に示す駆動信号生成回路３０において、第１電位調整回路３３及びスイッチ回路３５（電位調整部の一種）は、充電用コンデンサーＣ１（蓄電素子の一種）が有する低電位側端子の電位を、波形信号Ｉｎｐｕｔ（アナログ信号の一種）の電位に応じて変化させる。回生用ダイオードＤ２及び第２電位調整回路３４（電荷放出部の一種）は、ピエゾ素子ＰＺＴ（容量性負荷の一種）からフレキシブルケーブルＦＣ（配線の一種）及び電流増幅回路３２（充放電部の一種）を通じて流れ出た電荷を、充電用コンデンサーＣ１の低電位側端子を介さずに放出する。
【００２６】
すなわち、この駆動信号生成回路３０において、第１電位調整回路３３（第１調整部の一種）は、波形信号Ｉｎｐｕｔの電位上昇時に、充電用コンデンサーＣ１の低電位側端子の電位を、波形信号Ｉｎｐｕｔの電位から所定量低くするようにして、充電用コンデンサーＣ１の高電位側端子とＮＰＮ型トランジスタＱ１のエミッタ端子との間に適切な電位差が確保されるようにする。スイッチ回路３５（第２調整部の一種）は、波形信号Ｉｎｐｕｔの電位が、第１電位調整回路３３の動作範囲（波形信号Ｉｎｐｕｔが高くなって、充電用コンデンサーＣ１の低電位側端子をＧＮＤより高くなるように第１電位調整回路３３が駆動する範囲）よりも低く定められた判断基準電位（或る電位に相当する）以下の場合に、充電用コンデンサーＣ１の低電位側端子をグランドに接続し、充電用コンデンサーＣ１の充電を促す。なお、上記の判断基準電位の設定は、第１電位調整回路３３とスイッチ回路３５が同時に駆動しないようにするためである。また、回生用ダイオードＤ２は、電流増幅回路３２が有するＰＮＰ型トランジスタＱ２のコレクタ端子（電荷放出端子の一種）から電源回路３６（電源部の一種）へ向かう電荷の流れを許容する。第２電位調整回路３４は、ＰＮＰ型トランジスタＱ２のコレクタ端子の電位が電源電位以下の場合に、波形信号Ｉｎｐｕｔの電位の下降に応じて電荷をグランドへ放出する。
【００２７】
このような構成を採ることで、フレキシブルケーブルＦＣのインダクタンスによって、ピエゾ素子ＰＺＴと電流増幅回路３２との間で電流の行き来が生じたとしても、この電流によるノイズの発生を抑制できる。これは、ＰＮＰ型トランジスタＱ２のコレクタ端子と充電用コンデンサーＣ１の低電位側端子とが直接的には接続されていないため、コレクタ端子から放出された電荷の影響を受け難くなったからである。
【００２８】
この駆動信号生成回路３０では、波形信号Ｉｎｐｕｔの電位上昇時において、充電用コンデンサーＣ１の低電位側端子の電位が第１電位調整回路３３によって調整される。このため、波形信号Ｉｎｐｕｔの電位が電源電位よりも高くなってもピエゾ素子ＰＺＴの充電が行える。これにより、電源回路３６は、波形信号Ｉｎｐｕｔの最高電位よりも低い電位の電源を生成すれば足り、省電力化が図れる。また、波形信号Ｉｎｐｕｔの電位が判断基準電位以下になると、スイッチ回路３５が充電用コンデンサーＣ１の低電位側端子をグランドに接続する。これにより、充電用コンデンサーＣ１の高電位側端子の電位が適切に定まり、電源回路３６からの電流によって充電用コンデンサーＣ１を確実に充電できる。
【００２９】
＜構成の詳細について＞
以下、本実施形態の駆動信号生成回路３０について詳細に説明する。図５に示した駆動信号生成回路３０は、波形生成回路３１と、電流増幅回路３２と、第１電位調整回路３３と、第２電位調整回路３４と、スイッチ回路３５と、電源回路３６と、充電用コンデンサーＣ１と、逆流防止用ダイオードＤ１と、回生用ダイオードＤ２とを有する。
【００３０】
波形生成回路３１は、駆動信号ＣＯＭの電圧を示すデジタルデータをアナログ変換して、波形信号Ｉｎｐｕｔを生成する。波形信号Ｉｎｐｕｔは、駆動信号ＣＯＭの電圧と略等しい電圧のアナログ信号である。従って、波形生成回路３１は、アナログ信号を生成するアナログ信号生成部に相当する。波形生成回路３１は、ＤＡＣ回路３１ａと電圧増幅回路３１ｂとを有する。ＤＡＣ回路３１ａは、駆動信号ＣＯＭの電圧をデジタル値で示すＤＡＣデータをアナログ変換する。このＤＡＣデータは、主制御部６０から時系列で出力される。すなわち、ＣＰＵ６２は、ＤＡＣデータをメモリーから順次読み出してＤＡＣ回路３１ａへ出力する。電圧増幅回路３１ｂは、ＤＡＣ回路３１ａでアナログ変換された信号の電圧を増幅し、波形信号Ｉｎｐｕｔとして出力する。本実施形態において、ＤＡＣ回路３１ａから出力される信号の最高電圧が３．３Ｖ程度であるのに対し、電圧増幅回路３１ｂから出力される信号の最高電圧が４０Ｖ程度である。
【００３１】
電流増幅回路３２は、波形生成回路３１で生成された波形信号Ｉｎｐｕｔの電流を増幅し、駆動信号ＣＯＭとして出力する。駆動信号ＣＯＭは、ピエゾ素子ＰＺＴの充放電に用いられる。すなわち、この駆動信号ＣＯＭにより、ピエゾ素子ＰＺＴが有する駆動電極４５の電位が波形信号Ｉｎｐｕｔの電位とほぼ同じになるように電流が流れる。従って、電流増幅回路３２は、ピエゾ素子ＰＺＴの電位が波形信号Ｉｎｐｕｔの電位変化パターンに倣って変化するように、ピエゾ素子ＰＺＴに対する充放電を行う充放電部の一種に相当する。本実施形態における電流増幅回路３２は、プッシュプル接続されたＮＰＮ型トランジスタＱ１及びＰＮＰ型トランジスタＱ２の組を有している。ＮＰＮ型トランジスタＱ１は、駆動信号ＣＯＭの電位上昇時に動作するものであり、充電用トランジスタの一種である。ＰＮＰ型トランジスタＱ２は、電位下降時に動作するものであり、放電用トランジスタの一種である。この電流増幅回路３２において、駆動電極４５の電位が波形信号Ｉｎｐｕｔの電位よりも低ければ、ＮＰＮ型トランジスタＱ１が動作して駆動電極４５へ向けて電流を流し、ピエゾ素子ＰＺＴを充電する。一方、駆動電極４５の電位が波形信号Ｉｎｐｕｔの電位よりも高ければ、ＰＮＰ型トランジスタＱ２が動作して駆動電極４５側から電流を流し、ピエゾ素子ＰＺＴを放電する。その結果、駆動電極４５の電位が波形信号Ｉｎｐｕｔの電位変化パターンに倣って変化する。
【００３２】
第１電位調整回路３３は、スイッチ回路３５とともに電位調整部として機能し、充電用コンデンサーＣ１の低電位側端子の電位を、波形信号Ｉｎｐｕｔの電位に応じて調整する。なお、第１電位調整回路３３及びスイッチ回路３５の具体的構成や動作については後で説明する。第２電位調整回路３４は、回生用ダイオードＤ２とともに電荷放出部として機能し、ピエゾ素子ＰＺＴからフレキシブルケーブルＦＣ及び電流増幅回路３２を通じて流れ出た電荷を、充電用コンデンサーＣ１の低電位側端子を介さずに放出する。なお、第２電位調整回路３４の具体的構成や動作についても後で説明する。
【００３３】
＜第１電位調整回路３３の詳細について＞
第１電位調整回路３３は、充電用コンデンサーＣ１の低電位側端子の電位を上昇させる際に動作する部分である。図６に示すように、第１電位調整回路３３は、ツェナーダイオードＤ３と、２つのＮＰＮ型トランジスタＱ３，Ｑ４と、２つの抵抗Ｒ３，Ｒ４とを有する。ツェナーダイオードＤ３は、第１ツェナーダイオードに相当し、波形信号Ｉｎｐｕｔがカソード端子から入力される。そして、アノード端子は、ＮＰＮ型トランジスタＱ３のベース端子に接続されている。このツェナーダイオードＤ３によってＮＰＮ型トランジスタＱ３のベース端子は、波形信号Ｉｎｐｕｔの電位がツェナーダイオードＤ３のツェナー電圧よりも高い場合には、波形信号Ｉｎｐｕｔの電位よりも第１所定量だけ低い電位に定められる。なお、本実施形態のツェナーダイオードＤ３は、ツェナー電圧が１５Ｖである。ＮＰＮ型トランジスタＱ３は、コレクタ端子に４０Ｖ電源が供給され、エミッタ端子がＮＰＮ型トランジスタＱ４のベース端子に接続されている。また、ＮＰＮ型トランジスタＱ４は、第１トランジスタに相当するものであり、コレクタ端子に２０Ｖ電源が供給され、エミッタ端子が充電用コンデンサーＣ１の低電位側端子に接続されている。抵抗Ｒ３は、ＮＰＮ型トランジスタＱ３のベース−エミッタ間に設けられ、抵抗Ｒ４は、ＮＰＮ型トランジスタＱ４のベース−エミッタ間に設けられる。これらの抵抗Ｒ３，Ｒ４は、ＮＰＮ型トランジスタＱ３，Ｑ４のスイッチングを速くするために設けられてり、波形の歪みを抑制している。
【００３４】
この第１電位調整回路３３では、ＮＰＮ型トランジスタＱ４のエミッタ端子の電位がツェナーダイオードＤ３のアノード端子の電位とほぼ揃うようにＮＰＮ型トランジスタＱ３，Ｑ４が動作する。言い換えれば、ＮＰＮ型トランジスタＱ４のエミッタ端子は、波形信号Ｉｎｐｕｔの電位よりも第１所定量だけ低い電位に調整される。このとき、ＮＰＮ型トランジスタＱ３のエミッタ端子がＮＰＮ型トランジスタＱ４のベース端子に接続されているので、ＮＰＮ型トランジスタＱ４が流す電流の量を十分に大きくできる。なお、波形信号Ｉｎｐｕｔの電位とＮＰＮ型トランジスタＱ４のエミッタ端子の電位との差が第１所定量より小さい場合、ＮＰＮ型トランジスタＱ３及びＮＰＮ型トランジスタＱ４は動作しない。この場合、ＮＰＮ型トランジスタＱ４のエミッタ端子の電位は他の回路要素によって定められる。例えば、スイッチ回路３５によってグランド電位になったり、スイッチ回路３５かＮＰＮ型トランジスタＱ４によりドライブされた電位を浮遊容量によりおおよそ維持したりする。
【００３５】
＜第２電位調整回路３４の詳細について＞
第２電位調整回路３４は、ＰＮＰ型トランジスタＱ２のコレクタ端子の電位を下降させる際に動作する部分であり、ツェナーダイオードＤ４と、コンデンサーＣ２と、２つのＰＮＰ型トランジスタＱ５，Ｑ６と、３つの抵抗Ｒ２，Ｒ５，Ｒ６とを有する。ツェナーダイオードＤ４は、第２ツェナーダイオードに相当し、波形信号Ｉｎｐｕｔがカソード端子から入力され、アノード端子はＰＮＰ型トランジスタＱ６のベース端子に接続されている。このため、ツェナーダイオードＤ４によってＰＮＰ型トランジスタＱ６のベース端子は、波形信号Ｉｎｐｕｔの電位よりも第２所定量だけ低い電位に定められる。本実施形態のツェナーダイオードＤ４はツェナー電圧が３．６Ｖであり、ツェナーダイオードＤ３のツェナー電圧（１５Ｖ）よりも小さい。これにより、ピエゾ素子ＰＺＴの放電時における波形信号Ｉｎｐｕｔの電位と充電用コンデンサーＣ１の低電位側端子の電位との差が、充電時における差よりも小さくなるようにしている。このようにすることで消費電力の低減を図っている。これは、充電時にはなるべく長い間、充電用コンデンサーＣ１からではなく電源回路３６から電流をＮＰＮ型トランジスタＱ１に供給した方が消費電力が少なく、放電時にはなるべく長い間、ＰＮＰ型トランジスタＱ２からの電流を電源回路３６に回生した方が消費電力が小さいということによる。
【００３６】
抵抗Ｒ２は、ツェナーダイオードＤ４のアノード端子とグランドとの間に設けられている。コンデンサーＣ２は、高電位側端子がツェナーダイオードＤ４のカソード端子に接続され、低電位側端子がツェナーダイオードＤ４のアノード端子に接続されている。このコンデンサーＣ２は、波形信号Ｉｎｐｕｔの電位が高いときに、ツェナーダイオードＤ４のツェナー電圧分だけ充電される。そして、波形信号Ｉｎｐｕｔの電位が下がってツェナーダイオードＤ４が動作しなくなっても、ＮＰＮ型トランジスタＱ４のベース端子を波形信号Ｉｎｐｕｔの電位よりも第２所定量だけ低い電位に定める。
【００３７】
ＰＮＰ型トランジスタＱ６は、エミッタ端子がＰＮＰ型トランジスタＱ５のベース端子に接続され、コレクタ端子がグランドに接続されている。また、ＰＮＰ型トランジスタＱ５は、第２トランジスタに相当するものであり、エミッタ端子がＰＮＰ型トランジスタＱ２のコレクタ端子に接続され、コレクタ端子がグランドに接続されている。これらのトランジスタＱ５，Ｑ６はダーリントン接続になっているのだが、ＰＮＰ型トランジスタＱ５の電流増幅率が十分高ければ、ＰＮＰ型トランジスタＱ６は必要ない。抵抗Ｒ５は、ＰＮＰ型トランジスタＱ５のベース−エミッタ間に設けられ、抵抗Ｒ６は、ＰＮＰ型トランジスタＱ６のベース−エミッタ間に設けられる。これらの抵抗Ｒ５，Ｒ６は、ＰＮＰ型トランジスタＱ５，Ｑ６のスイッチングを速くするために設けられてり、波形の歪みを抑制している。
【００３８】
この第２電位調整回路３４では、ＰＮＰ型トランジスタＱ５のエミッタ端子の電位が、ツェナーダイオードＤ４のアノード端子の電位若しくはコンデンサーＣ２の低電位側端子の電位とほぼ揃うようにＰＮＰ型トランジスタＱ５及びＰＮＰ型トランジスタＱ６が動作する。言い換えれば、ＰＮＰ型トランジスタＱ５のエミッタ端子は、波形信号Ｉｎｐｕｔの電位よりも第２所定量だけ低い電位に調整される。このとき、ＰＮＰ型トランジスタＱ５のベース端子がＰＮＰ型トランジスタＱ６のエミッタ端子に接続されているので、ＰＮＰ型トランジスタＱ５が流す電流の量を十分に大きくできる。なお、波形信号Ｉｎｐｕｔの電位とＰＮＰ型トランジスタＱ５のエミッタ端子の電位との差が第２所定量より小さい場合、ＮＰＮ型トランジスタＱ３及びＮＰＮ型トランジスタＱ４は動作しない。この場合において、ＰＮＰ型トランジスタＱ５のエミッタ端子の電位は、他の回路要素によって定められる。例えば、ＰＮＰ型トランジスタＱ２のコレクタ端子から放出された電荷、回生用ダイオードＤ２の逆方向電流、抵抗Ｒ２，Ｒ５，Ｒ６による電荷のグランドへの放出によって定められる。
【００３９】
そして、ＰＮＰ型トランジスタＱ２のコレクタ端子から放出された電荷によって、回生用ダイオードＤ２のアノード端子の電位が電源電位よりも高くなると、一部の電荷が回生用ダイオードＤ２を通って電源回路３６に流れ込む。そして、電源用コンデンサー３６ａに蓄えられる。これにより省電力が図れる。
【００４０】
＜スイッチ回路３５の詳細について＞
スイッチ回路３５は、ＮＰＮ型トランジスタＱ７、コンパレータＵ１、抵抗Ｒ１を有する。ＮＰＮ型トランジスタＱ７は、充電用コンデンサーＣ１の低電位側端子をグランドへ接続するためのスイッチング素子に相当する。ＮＰＮ型トランジスタＱ７のコレクタ端子は、充電用コンデンサーＣ１の低電位側端子に接続され、エミッタ端子はグランドに接続されている。コンパレータＵ１は、スイッチ信号出力部の一種であり、ＮＰＮ型トランジスタＱ７によるスイッチ動作を制御するためのスイッチ信号を出力する。本実施形態では、コンパレータＵ１の比較信号用端子（＋端子）に電位が５Ｖで一定の比較信号が入力され、入力信号用端子（−端子）に、波形信号Ｉｎｐｕｔが入力されている。また、コンパレータＵ１は、比較信号と波形信号Ｉｎｐｕｔとの電圧の大小に従い、２０Ｖかグランドのスイッチ信号を出力する。抵抗Ｒ１は、コンパレータＵ１の出力端子とＮＰＮ型トランジスタＱ７のベース端子との間に設けられて電流を制限し、Ｑ７のベース電位を適切な範囲にする。
【００４１】
このスイッチ回路３５では、波形信号Ｉｎｐｕｔの電位が比較信号の電位（５Ｖ）よりも低い場合に、コンパレータＵ１から出力されるスイッチ信号が電源電位（２０Ｖ）になる。また、波形信号Ｉｎｐｕｔの電位が比較信号の電位よりも高い場合に、スイッチ信号はグランド電位になる。このスイッチ信号は、抵抗Ｒ１を通じてＮＰＮ型トランジスタＱ７のベース端子に印加される。ここで、スイッチ信号が電源電位の場合、ＮＰＮ型トランジスタＱ７のベース端子の電位が上昇してＮＰＮ型トランジスタＱ７が動作し、充電用コンデンサーＣ１の低電位側端子をグランドに接続する。一方、スイッチ信号がグランド電位の場合、ＮＰＮ型トランジスタＱ７は動作をせず、充電用コンデンサーＣ１の低電位側端子はグランドに接続されない。従って、電源電位となったスイッチ信号は、スイッチング素子を導通状態にするためのオン信号に相当し、グランド電位となったスイッチ信号は、スイッチング素子を非導通状態にするためのオフ信号に相当する。
【００４２】
比較信号の電位は、第１電位調整回路３３の動作範囲（波形信号Ｉｎｐｕｔが高くなって、充電用コンデンサーＣ１の低電位側端子をＧＮＤより高くなるように第１電位調整回路３３が駆動する範囲）よりも低く定められている。これは、第１電位調整回路３３とスイッチ回路３５がともに動作することを防止するためである。この観点から、本実施形態では比較信号の電位を５Ｖに定めている。そして、比較信号の電位は、第１電位調整回路３３の動作範囲よりも低く定められた判断基準電位に相当する。なお、比較信号の電位は５Ｖに限られず、第１電位調整回路３３の動作範囲よりも低くグランド電位よりも高い適宜な値に定めることができる。
【００４３】
＜駆動信号生成回路３０の動作について＞
次に、駆動信号生成回路３０の動作について説明する。ここで、図７から図１３は、駆動信号生成回路３０の動作を説明する図である。すなわち、図７は、初期状態における電荷の流れを説明する図である。図８は、電源回路３６からピエゾ素子ＰＺＴが充電される場合を説明する図である。図９は、充電用コンデンサーＣ１からピエゾ素子ＰＺＴが充電される場合を説明する図である。図１０は、波形信号Ｉｎｐｕｔの電位が一定の期間にて、インダクタンスによりピエゾ素子ＰＺＴの方へ電荷が移動する場合を説明する図である。図１１は、ピエゾ素子ＰＺＴからの電荷が電源回路３６へ放出される場合を説明する図である。図１２は、ピエゾ素子ＰＺＴからの電荷がグランドへ放出される場合を説明する図である。図１３は、波形信号Ｉｎｐｕｔの電位（破線，符号Ｉｎｐｕｔで示す）、充電用コンデンサーＣ１の低電位側端子の電位（点線，符号Ｃ１Ｌで示す）、充電用コンデンサーＣ１の高電位側端子の電位（破線，符号Ｃ１Ｈで示す）、及び、回生用ダイオードＤ２の低電位側端子の電位（一点鎖線，符号Ｄ２Ｌで示す）を示した図である。なお、図７から図１２において、太線は電荷の主な移動経路を示している。
【００４４】
図７に示す初期状態、すなわち、波形信号Ｉｎｐｕｔの繰り返し周期における最初の状態（図１３における０μｓの状態）について説明する。初期状態において、波形信号Ｉｎｐｕｔの電位は３Ｖ程度である。すなわち、コンパレータＵ１に入力されている比較信号の電位よりも低い。このため、スイッチ回路３５のＮＰＮ型トランジスタＱ７が動作する。これにより、充電用コンデンサーＣ１の低電位側端子はグランドに接続され、高電位側端子は逆流防止用ダイオードＤ１を通じて電源回路３６に接続される。すなわち、充電用コンデンサーＣ１は電源回路３６からの電流によって充電された状態になる。なお、波形信号Ｉｎｐｕｔの電位とＮＰＮ型トランジスタＱ４のエミッタとの電位差は、ツェナーダイオードＤ３のツェナー電圧以下である。このため、ツェナーダイオードＤ３は電流を流さず、ＮＰＮ型トランジスタＱ３，Ｑ４は動作をしない。この状態は、波形信号Ｉｎｐｕｔの電位が上昇するまでの期間（図１３の例では２μｓ経過するまでの期間）に亘って継続される。
【００４５】
次に、図８に示す充電状態、すなわち、電源回路３６からＮＰＮ型トランジスタＱ１を通してピエゾ素子ＰＺＴに電流が流され、充電されている状態について説明する。この充電状態では、波形信号Ｉｎｐｕｔの電位上昇によってＮＰＮ型トランジスタＱ１が動作し、逆流防止用ダイオードＤ１を介して電源回路３６からピエゾ素子ＰＺＴへ電流が流れ込む。そして、波形信号Ｉｎｐｕｔの電位が比較信号の電位よりも高くなった時点でＮＰＮ型トランジスタＱ７は動作を停止する。ここで、波形信号Ｉｎｐｕｔの電位とＮＰＮ型トランジスタＱ４のエミッタとの電位差は、依然としてツェナーダイオードＤ３のツェナー電圧以下である。このため、ツェナーダイオードＤ３は電流を流さず、ＰＮＰ型トランジスタＱ３，Ｑ４は動作をしない。
【００４６】
ピエゾ素子ＰＺＴに電流が流される直前において充電用コンデンサーＣ１の低電位側端子はほぼグランドであるが、電源回路３６からＮＰＮ型トランジスタＱ１を通してピエゾ素子ＰＺＴに電流が流れるため、逆流防止用ダイオードＤ１において電圧降下が発生する。これにより、充電用コンデンサーＣ１の高電位側端子が電源電位より若干下がり、これに伴って低電位側端子の電位も同じだけ下がる。図１３において、波形信号Ｉｎｐｕｔの電位が上昇し始めると、充電用コンデンサーＣ１の各端子電位が下がるのは、この逆流防止用ダイオードＤ１の電圧降下のためと考えられる。この状態は、ツェナーダイオードＤ３が電流を流し始めるまでの期間（図１３の例では約２．８μｓ経過するまでの期間）に亘って継続される。
【００４７】
次に、図９に示す充電状態、すなわち、充電用コンデンサーＣ１からＮＰＮ型トランジスタＱ１を通してピエゾ素子ＰＺＴが充電されている状態について説明する。この充電状態では、依然としてＰＮＰ型トランジスタＱ７は動作を停止している。一方、波形信号ＩｎｐｕｔとＮＰＮ型トランジスタＱ４のエミッタとの電位差が、ツェナーダイオードＤ３のツェナー電圧を超えているため、ツェナーダイオードＤ３が電流を流し、ＮＰＮ型トランジスタＱ３，Ｑ４が動作をする。これにより、充電用コンデンサーＣ１の低電位側端子の電位が、波形信号Ｉｎｐｕｔの電位に倣って上昇される。この例では、ツェナーダイオードＤ３のツェナー電圧が１５Ｖであるため、充電用コンデンサーＣ１の低電位側端子の電位が波形信号Ｉｎｐｕｔの電位よりも約１５Ｖ低くなるように、ＮＰＮ型トランジスタＱ３，Ｑ４が動作をする。ここで、充電用コンデンサーＣ１の充電電圧（低電位側端子と高電位側端子の電位差）は、図７の初期状態で定まり、ほぼ２０Ｖである。また、高電位側端子と電源回路３６との間には逆流防止用ダイオードＤ１が設けられているので、高電位側端子から電源回路３６側への電荷の移動は阻止される。このため、高電位側端子の電位は、波形信号Ｉｎｐｕｔの電位よりも約５Ｖ高くなるように変化をする。また、波形信号Ｉｎｐｕｔの電位上昇によってＮＰＮ型トランジスタＱ１が動作し、充電用コンデンサーＣ１の高電位側端子からピエゾ素子ＰＺＴへ電流が流れ込む。ここで、ピエゾ素子ＰＺＴの電位（駆動電極４５の電位）が波形信号Ｉｎｐｕｔの電位とほぼ等しいことから、ＮＰＮ型トランジスタＱ１におけるコレクタ端子とエミッタ端子の電位差も５Ｖ程度になる。これにより、ピエゾ素子ＰＺＴの充電時におけるＮＰＮ型トランジスタＱ１の電圧損失が抑制される。図１３の例では、４μｓ経過するまでの期間に亘って、この充電状態が継続されている。なお、この充電状態において、回生用ダイオードＤ２のアノード端子の電位が上昇している。これは、ツェナーダイオードＤ４により決められる電位が、抵抗Ｒ６，Ｒ５を介して回生用ダイオードＤ２のアノード端子に現れると考えられる。
【００４８】
次に、充電状態の終了後の状態、すなわち、波形信号Ｉｎｐｕｔが最高電位（図１３では２５Ｖ）で一定の期間の状態について説明する。図９で説明した充電状態において、インダクターＬ１（フレキシブルケーブルＦＣ）には、電流が流れたことでエネルギーが蓄えられている。図１０に示すように、蓄えられたエネルギーによって、波形上の電位上昇が終了して波形信号Ｉｎｐｕｔが一定電位になった後も、電流はピエゾ素子ＰＺＴの方へ流れ続ける。そのため、ピエゾ素子ＰＺＴの電位が上昇する。インダクターＬ１は、やがてそれまでの電流の方向に流しつつけるためのエネルギーを失い起電力がなくなる。このとき、ピエゾ素子ＰＺＴの電位が高くなっているので、電流は、ピエゾ素子ＰＺＴの方向へ流れるのを止めて、反対方向へ流れ始める。すなわち、電流増幅回路３２（ＮＰＮ型トランジスタＱ１，ＰＮＰ型トランジスタＱ２）の方へ流れ始める。逆方向への電流によってＰＮＰ型トランジスタＱ２のエミッタ端子の電位が上昇し、波形信号Ｉｎｐｕｔの電位よりも高くなると、ＰＮＰ型トランジスタＱ２がピエゾ素子ＰＺＴより電流を流すので、ＰＮＰ型トランジスタＱ２のコレクタ電位が上昇する。そして、このコレクタ電位が電源電位より高くなると、図１１に示すように、回生用ダイオードＤ２がオン状態になり、ピエゾ素子ＰＺＴからの電流がＰＮＰ型トランジスタＱ２を経由して電源回路３６へ流れ込む。電源回路３６へ流れ込んだ電荷は、電源回路３６が有する電源用コンデンサー３６ａに蓄えられる。蓄えられた電荷は、その後に行われる充電用コンデンサーＣ１の充電やピエゾ素子ＰＺＴの充電に用いられる。
【００４９】
このとき、ＰＮＰ型トランジスタＱ２から放出された電荷は、前述の駆動信号生成回路３０の参考例とは異なり、充電用コンデンサーＣ１の低電位側端子を介さずに放出されるので、充電用コンデンサーＣ１が有する各端子の電位変化を抑制できる。なお、図１３における４．２μｓのタイミングで、充電用コンデンサーＣ１が有する各端子の電位が上昇しているが、これは、充電電流がなくなり、それまであったＮＰＮ型トランジスタＱ４，Ｑ３のベース・エミッタ電圧がなくなり、ベースの電位がそのままエミッタに現れたためと考えられる。参考例で説明したように、インダクターＬ１はピエゾ素子ＰＺＴとともにＬＣ共振回路のような動作をすると考えられる。このため、電流増幅回路３２の方向へ電流を流し終えた後は、再度ピエゾ素子ＰＺＴの方向へ電流を流し、さらに再度電流増幅回路３２の方向へ電流を流す。図１３において、約５〜６μｓの期間に亘って充電用コンデンサーＣ１が有する各端子の電位が変化しているのは、インダクターＬ１に起因する電流の影響と考えられる。しかし、この変化は参考例のものよりも十分に小さい。このため、ノイズレベルを十分低減することができる。
【００５０】
次に、充電状態のピエゾ素子ＰＺＴから放出された電荷が、回生用ダイオードＤ２を通じて電源回路３６へ戻されている状態について説明する。図１１に示すように、この放電状態では、ＰＮＰ型トランジスタＱ２のコレクタ端子の電位が上昇し、このコレクタ端子の電位が電源電位より高くなると、ピエゾ素子ＰＺＴからの電流がＰＮＰ型トランジスタＱ２を経由して電源回路３６へ流れ込む。電源回路３６へ流れ込んだ電荷は電源用コンデンサー３６ａに蓄えられ、前述したように、その後に行われる充電用コンデンサーＣ１の充電やピエゾ素子ＰＺＴの充電に用いられる。なお、波形信号Ｉｎｐｕｔが十分高い間は、ＰＮＰ型トランジスタＱ６のベース端子は、波形信号ＩｎｐｕｔよりツェナーダイオードＤ４のツェナー電圧分低いだけなので、この時点でのＰＮＰ型トランジスタＱ５のエミッタ端子の電位よりも高い。このため、ＰＮＰ型トランジスタＱ５，Ｑ６は動作を停止している。
【００５１】
次に、図１２に示す放電状態、すなわち、ピエゾ素子ＰＺＴから放出された電荷がグランドに流れる状態について説明する。波形信号Ｉｎｐｕｔの電位が下がり、ツェナーダイオードＤ４のアノード端子の電位がＰＮＰ型トランジスタＱ２のコレクタ端子の電位（電源電位＋回生用ダイオードＤ２の電圧降下）よりも低くなると、ＰＮＰ型トランジスタＱ５，Ｑ６が動作を開始する。以降、ＰＮＰ型トランジスタＱ５，Ｑ６は、ＰＮＰ型トランジスタＱ５のコレクタ端子の電位がＰＮＰ型トランジスタＱ６のベース端子の電位に揃うように、電荷をグランドへ流す。ここで、ＰＮＰ型トランジスタＱ６のベース端子の電位は、波形信号Ｉｎｐｕｔの電位よりもツェナーダイオードＤ４のツェナー電圧に相当する分（約３．６Ｖ）低くなっている。これに伴い、ＰＮＰ型トランジスタＱ２のコレクタ端子の電位も波形信号Ｉｎｐｕｔの電位より約３Ｖ低くなるように変化をする。前述したように、波形信号Ｉｎｐｕｔの電位とピエゾ素子ＰＺＴの電位とがほぼ等しいことから、ＰＮＰ型トランジスタＱ２におけるコレクタ端子とエミッタ端子の電位差も３Ｖ程度になる。これにより、ピエゾ素子ＰＺＴの放電時におけるＰＮＰ型トランジスタＱ２の電圧損失を抑制できる。図１３の例では、８μｓ経過するまでの期間に亘って、この放電状態が継続されている。
【００５２】
また、この放電の過程で、波形信号Ｉｎｐｕｔの電位が比較信号の電位よりも低くなった場合には、充電用コンデンサーＣ１の低電位側端子がグランドへ接続され、電源回路３６からの電流が逆流防止用ダイオードＤ１を通って充電用コンデンサーＣ１の高電位側端子に流れ込む（図７を参照）。これにより、充電用コンデンサーＣ１を確実に充電できる。
【００５３】
＜まとめ＞
以上説明したように、本実施形態の駆動信号生成回路３０によれば、波形信号Ｉｎｐｕｔの電位上昇時に、第１電位調整回路３３が充電用コンデンサーＣ１の低電位側端子の電位を波形信号Ｉｎｐｕｔの電位上昇にあわせて上昇させる。このため、波形信号Ｉｎｐｕｔの電位が電源電位（２０Ｖ）よりも高くなってもピエゾ素子ＰＺＴを充電できる。その際に、電源回路３６は、波形信号Ｉｎｐｕｔにおける最高電位よりも低い電位の２０Ｖ電源を生成すれば足り、省電力化が図れる。さらに、放電時にピエゾ素子ＰＺＴから放出された電荷の一部は、電源回路３６に戻されて回生される。これらの点でも省電力化が図れる。そして、第２電位調整回路３４は、電流増幅回路３２を通じて流れ出た電荷を充電用コンデンサーＣ１の低電位側端子を介さずに放出する。このため、ピエゾ素子ＰＺＴを充電した後の波形信号Ｉｎｐｕｔが一定電位の期間において、充電用コンデンサーＣ１の各端子における電位の変化幅を小さくでき、ノイズを抑制できる。
【００５４】
また、スイッチ回路３５は、波形信号Ｉｎｐｕｔの電位が比較信号の電位よりも低くなった場合に、充電用コンデンサーＣ１の低電位側端子をグランドに接続する。これにより、充電用コンデンサーＣ１の充電を確実に行うことができる。さらに、比較信号の電位は、第１電位調整回路３３の動作範囲よりも低く定められている。このため、第１電位調整回路３３とスイッチ回路３５とが同時に動作してしまい、無駄な電力を消費してしまうことも抑制できる。
【００５５】
また、第１電位調整回路３３及び第２電位調整回路３４は、ピエゾ素子ＰＺＴの放電時における波形信号Ｉｎｐｕｔの電位と充電用コンデンサーＣ１の低電位側端子の電位との差（約３Ｖ）が、充電時の差（約１５Ｖ）よりも小さくなるように、低電位側端子の電位を調整している。このため、充電時にはなるべく長い間（充電用コンデンサーＣ１から電荷を流さずに）電源回路３６から電荷を供給し、放電時にはなるべく長い間放電電流を電源回路３６に回生させることができる。これにより、省電力が図れる。
【００５６】
なお、ピエゾ素子ＰＺＴの放電時における波形信号Ｉｎｐｕｔの電位と充電用コンデンサーＣ１の低電位側端子の電位との差はなるべく小さく、充電時の差は充電用コンデンサーＣ１の高電位側端子が波形信号Ｉｎｐｕｔの電位より低くならない範囲でなるべく大きくとると、省電力の効果が上がる。この場合、波形が過度に歪まないように適当な電位を選択すると良い。
【００５７】
また、回生用ダイオードＤ２によって、ピエゾ素子ＰＺＴの放電時に放出された電荷の一部を電源回路３６に回生している。この回生用ダイオードＤ２は、充電用コンデンサーＣ１の低電位側端子側から電源回路３６側へ向かう電荷の流れは許容し、反対向きの流れは許容しない。このため、電源回路３６と低電位側端子の電位差に応じて電荷の流れる経路が決まり、制御の容易化及び構成の簡素化が図れる。
【００５８】
また、電源回路３６と充電用コンデンサーＣ１との間に設けられた逆流防止用ダイオードＤ１は、アノード端子が電源回路３６に接続され、カソード端子が充電用コンデンサーＣ１に接続されている。逆流防止用ダイオードＤ１を設けたことで、充電用コンデンサーＣ１側の電位が電源電位よりも高くなると、充電用コンデンサーＣ１側から電源回路３６側へ向かう電荷の流れが阻止される。これにより、制御の容易化や構成の簡素化が図れる。
【００５９】
＝＝＝第２実施形態＝＝＝
第１実施形態の駆動信号生成回路３０では、充電用コンデンサーＣ１の低電位側端子の電位を、波形信号Ｉｎｐｕｔの電位に倣って変化させていたが、この構成に限られない。例えば、充電用コンデンサーＣ１の低電位側端子の電位を、波形信号Ｉｎｐｕｔの電位に応じて複数段階に切り替えてもよい。第２実施形態は、このような観点でなされたものであり、充電用コンデンサーＣ１１の低電位側端子の電位を２段階に切り替えるものである。
【００６０】
図１４は、駆動信号生成回路の第２実施形態を説明するブロック図である。図１５は、駆動信号生成回路の第２実施形態を説明する回路図である。この第２実施形態において、前述の第１実施形態との相違は駆動信号生成回路の構成にある。他の部分は、第１実施形態と同じであるので説明を省略する。
【００６１】
第２実施形態の駆動信号生成回路７０は、波形生成回路７１と、電流増幅回路７２と、第１切替回路７３と、第２切替回路７４と、電源回路７５と、充電用コンデンサーＣ１１と、逆流防止用ダイオードＤ１１と、回生用ダイオードＤ１２とを有する。
【００６２】
波形生成回路７１は、ＤＡＣ回路７１ａと電圧増幅回路７１ｂとを有する。これらの各部は第１実施形態と同じ構成である。電流増幅回路７２もまた第１実施形態と同じ構成である。すなわち、電流増幅回路７２は、プッシュプル接続されたＮＰＮ型トランジスタＱ１１及びＰＮＰ型トランジスタＱ１２の組を有している。
【００６３】
第１切替回路７３は、基準電位設定部の一種に相当し、充電用コンデンサーＣ１１の低電位側端子の電位を、第１基準電位の一種であるグランド電位と第２基準電位の一種である電源電位との間で切り替える。また、第２切替回路７４は回生用ダイオードＤ１２とともに電荷放出部を構成し、ピエゾ素子ＰＺＴの放電時にＰＮＰ型トランジスタＱ１２のコレクタ端子から流れ出た電荷を、充電用コンデンサーＣ１１の低電位側端子を介さずに放出する。なお、第１切替回路７３及び第２切替回路７４の具体的構成や動作については後で説明する。
【００６４】
充電用コンデンサーＣ１１、逆流防止用ダイオードＤ１１、及び、回生用ダイオードＤ１２もまた第１実施形態と同じ構成である。なお、第２実施形態において、充電用コンデンサーＣ１１の低電位側端子は、第１切替回路７３に接続され、回生用ダイオードＤ１２のアノード端子及びＰＮＰ型トランジスタＱ１２のコレクタ端子は、第２切替回路７４に接続されている。
【００６５】
＜第１切替回路７３の詳細について＞
図１５に示すように、第１切替回路７３は、電源側切替部７３ａとグランド側切替部７３ｂとを有する。電源側切替部７３ａは、充電用コンデンサーＣ１１の低電位側端子を電源電位（第２基準電位の一種）にする際に動作する部分である。この電源側切替部７３ａは、２つのＰＮＰ型トランジスタＱ１３，Ｑ１４、コンパレータＵ１１、３つの抵抗Ｒ１１〜Ｒ１３を有する。
【００６６】
ＰＮＰ型トランジスタＱ１３，Ｑ１４は、ダーリントン構成をしていて、充電用コンデンサーＣ１１の低電位側端子を電源回路７５に接続するための電源側スイッチ素子に相当する。本実施形態において、ＰＮＰ型トランジスタＱ１３のエミッタ端子には２０Ｖ電源が供給され、コレクタ端子は充電用コンデンサーＣ１１の低電位側端子に接続されている。また、ＰＮＰ型トランジスタＱ１４のエミッタ端子はＰＮＰ型トランジスタＱ１３のベース端子に接続され、コレクタ端子はＰＮＰ型トランジスタＱ１３のコレクタ端子（充電用コンデンサーＣ１１の低電位側端子）に接続されている。コンパレータＵ１１は、電源側スイッチ信号出力部の一種であり、ＰＮＰ型トランジスタＱ１３，Ｑ１４によるスイッチ動作を制御するための電源側スイッチ信号を出力する。本実施形態では、コンパレータＵ１１の比較信号用端子（＋端子）に電位が１５Ｖで一定の電源側比較信号が入力され、入力信号用端子（−端子）に、波形信号Ｉｎｐｕｔが入力されている。また、コンパレータＵ１１の出力は、入力信号用端子における電圧の大小に従い、２０Ｖかグランドになるように構成されている。抵抗Ｒ１１は、コンパレータＵ１１の出力端子とＰＮＰ型トランジスタＱ１４のベース端子との間に設けられており電流を制限し、ＰＮＰ型トランジスタＱ１４のベース電位を適切な範囲にする。抵抗Ｒ１２は、電源回路７５とＰＮＰ型トランジスタＱ１４のベース端子との間に設けられており、ＰＮＰ型トランジスタＱ１４を動作させない場合に、ＰＮＰ型トランジスタＱ１４のベース端子を電源電位にする。抵抗Ｒ１３は、電源回路７５とＰＮＰ型トランジスタＱ１３のベース端子との間に設けられており、ＰＮＰ型トランジスタＱ１３を動作させない場合に、ＰＮＰ型トランジスタＱ１３のベース端子を電源電位にする。
【００６７】
この電源側切替部７３ａでは、波形信号Ｉｎｐｕｔの電位が電源側比較信号の電位（１５Ｖ）よりも低い場合に、コンパレータＵ１１から出力される電源側スイッチ信号は電源電位（２０Ｖ）になる。また、波形信号Ｉｎｐｕｔの電位が電源側比較信号の電位よりも高い場合に、電源側スイッチ信号はグランド電位になる。この電源側スイッチ信号は、抵抗Ｒ１１を通じてＰＮＰ型トランジスタＱ１４のベース端子に印加される。ここで、電源側スイッチ信号が電源電位の場合、ＰＮＰ型トランジスタＱ１４のベース端子とエミッタ端子がともに電源電位になり、ＰＮＰ型トランジスタＱ１４は動作しない。そして、ＰＮＰ型トランジスタＱ１３のベース端子もエミッタ端子も電源電位であるため、結局、ＰＮＰ型トランジスタＱ１３，Ｑ１４は動作しない。これにより、充電用コンデンサーＣ１１の低電位側端子と電源回路７５は接続されない。一方、電源側スイッチ信号がグランド電位の場合、ＰＮＰ型トランジスタＱ１３のエミッタ端子の電位よりも十分に低いので、ＰＮＰ型トランジスタＱ１３，Ｑ１４が動作し、充電用コンデンサーＣ１１の低電位側端子と電源回路７５とを接続する。その結果、充電用コンデンサーＣ１１の低電位側端子は電源電位（２０Ｖ）に設定される。
【００６８】
従って、電源電位となった電源側スイッチ信号は、電源側スイッチ素子を非導通状態にするためのオフ信号に相当し、グランド電位となった電源側スイッチ信号は、電源側スイッチ素子を導通状態にするためのオン信号に相当する。また、電源側比較信号の電位は、充電用コンデンサーＣ１１が有する低電位側端子の電位を、グランド電位から電源電位に設定する際の閾値（第１閾値）に相当する。
【００６９】
次に、グランド側切替部７３ｂについて説明する。グランド側切替部７３ｂは、充電用コンデンサーＣ１１の低電位側端子をグランド電位（第１基準電位の一種）にする際に動作する部分である。このグランド側切替部７３ｂは、２つのＮＰＮ型トランジスタＱ１５，Ｑ１６、コンパレータＵ１２、３つの抵抗Ｒ１４〜Ｒ１６を有する。
【００７０】
ＮＰＮ型トランジスタＱ１５，Ｑ１６は、充電用コンデンサーＣ１１の低電位側端子をグランドに接続するためのグランド側スイッチ素子に相当する。すなわち、ＮＰＮ型トランジスタＱ１６のコレクタ端子は充電用コンデンサーＣ１１の低電位側端子に接続され、エミッタ端子にはグランドに接続されている。また、ＮＰＮ型トランジスタＱ１５のコレクタ端子はＮＰＮ型トランジスタＱ１６のコレクタ端子（充電用コンデンサーＣ１の低電位側端子）に接続され、エミッタ端子はＮＰＮ型トランジスタＱ１６のベース端子に接続されている。コンパレータＵ１２は、グランド側スイッチ信号出力部の一種であり、ＮＰＮ型トランジスタＱ１５，Ｑ１６によるスイッチ動作を制御するためのグランド側スイッチ信号を出力する。本実施形態では、コンパレータＵ１１の比較信号用端子（＋端子）に電位が５Ｖで一定のグランド側比較信号が入力され、入力信号用端子（−端子）に、波形信号Ｉｎｐｕｔが入力されている。また、コンパレータＵ１２の出力は入力端子電圧の大小に従い、２０Ｖかグランドになるように構成されている。抵抗Ｒ１４は、コンパレータＵ１２の出力端子とＮＰＮ型トランジスタＱ１５のベース端子との間に設けられており電流を制限し、Ｑ１５のベース電位を適切な範囲にする。抵抗Ｒ１５は、ＮＰＮ型トランジスタＱ１５のベース端子とグランドとの間に設けられており、ＮＰＮ型トランジスタＱ１５を動作させない場合に、ＮＰＮ型トランジスタＱ１５のベース端子をグランド電位にする。抵抗Ｒ１６は、ＮＰＮ型トランジスタＱ１６のベース端子とグランドとの間に設けられており、ＮＰＮ型トランジスタＱ１６を動作させない場合に、ＮＰＮ型トランジスタＱ１６のベース端子をグランド電位にする。
【００７１】
このグランド側切替部７３ｂでは、波形信号Ｉｎｐｕｔの電位がグランド側比較信号の電位（５Ｖ）よりも低い場合に、コンパレータＵ１２から出力されるグランド側スイッチ信号は電源電位（２０Ｖ）になる。また、波形信号Ｉｎｐｕｔの電位がグランド側比較信号の電位よりも高い場合に、グランド側スイッチ信号はグランド電位になる。このグランド側スイッチ信号は、抵抗Ｒ１４を通じてＮＰＮ型トランジスタＱ１５のベース端子に印加される。ここで、グランド側スイッチ信号が電源電位の場合、ＮＰＮ型トランジスタＱ１５のベース端子の電位が上昇し、ＮＰＮ型トランジスタＱ１５は動作し、ＮＰＮ型トランジスタＱ１６のエミッタ端子がグランド電位であるため、結局、ダーリントン構成のＮＰＮ型トランジスタＱ１５，Ｑ１６が動作し、充電用コンデンサーＣ１１の低電位側端子をグランドに接続する。その結果、充電用コンデンサーＣ１１の低電位側端子はグランド電位に設定される。一方、グランド側スイッチ信号がグランド電位の場合、ＮＰＮ型トランジスタＱ１５のベース端子とエミッタ端子がともにグランド電位であるため、ＮＰＮ型トランジスタＱ１５は動作をしない。そして、ＮＰＮ型トランジスタＱ１６のベース端子とエミッタ端子はともにグランド電位になり、結局、ＮＰＮ型トランジスタＱ１５，Ｑ１６は動作をせず、充電用コンデンサーＣ１１の低電位側端子とグランドは接続されない。
【００７２】
従って、電源電位となったグランド側スイッチ信号は、グランド側スイッチ素子を導通状態にするためのオン信号に相当し、グランド電位となったグランド側スイッチ信号は、グランド側スイッチ素子を非導通状態にするためのオフ信号に相当する。また、グランド側比較信号の電位は、充電用コンデンサーＣ１が有する低電位側端子の電位を、電源電位からグランド電位に設定する際の閾値（第２閾値）に相当する。
【００７３】
このように、本実施形態の第１切替回路７３では、波形信号Ｉｎｐｕｔの電位がグランド側比較信号の電位（５Ｖ）よりも低い場合、充電用コンデンサーＣ１１の低電位側端子がグランド電位に設定され、波形信号Ｉｎｐｕｔの電位が電源側比較信号の電位（１５Ｖ）よりも高い場合、充電用コンデンサーＣ１１の低電位側端子が電源電位に設定される。
【００７４】
＜第２切替回路７４の詳細について＞
第２切替回路７４は、２つのＮＰＮ型トランジスタＱ１７，Ｑ１８、コンパレータＵ１３、３つの抵抗Ｒ１７〜Ｒ１９を有する。ＮＰＮ型トランジスタＱ１７，Ｑ１８は、ＰＮＰ型トランジスタＱ１２から放出された電荷をグランドへ流す際に動作する放電用スイッチ素子に相当する。すなわち、ＮＰＮ型トランジスタＱ１８のコレクタ端子はＰＮＰ型トランジスタＱ１２のコレクタ端子に接続され、エミッタ端子はグランドに接続されている。また、ＮＰＮ型トランジスタＱ１７のコレクタ端子はＮＰＮ型トランジスタＱ１８のコレクタ端子（ＰＮＰ型トランジスタＱ１２のコレクタ端子）に接続され、エミッタ端子はＮＰＮ型トランジスタＱ１８のベース端子に接続されている。コンパレータＵ１３は、放電用スイッチ信号出力部の一種であり、ＮＰＮ型トランジスタＱ１７，Ｑ１８によるスイッチ動作を制御するための放電用スイッチ信号を出力する。本実施形態では、コンパレータＵ１３の比較信号用端子（＋端子）に電位が２２Ｖで一定の放電用比較信号が入力され、入力信号用端子（−端子）に、波形信号Ｉｎｐｕｔが入力されている。また、コンパレータＵ１３の出力は入力端子電圧の大小に従い、２０Ｖかグランドになるように構成されている。抵抗Ｒ１７は、コンパレータＵ１３の出力端子とＮＰＮ型トランジスタＱ１７のベース端子との間に設けられており電流を制限し、ＮＰＮ型トランジスタＱ１７のベース電位を適切な範囲にする。抵抗Ｒ１８は、ＮＰＮ型トランジスタＱ１７のベース端子とグランドとの間に設けられており、ＮＰＮ型トランジスタＱ１７を動作させない場合に、ＮＰＮ型トランジスタＱ１７のベース端子をグランド電位にする。抵抗Ｒ１９は、ＮＰＮ型トランジスタＱ１８のベース端子とグランドとの間に設けられており、ＮＰＮ型トランジスタＱ１８を動作させない場合に、ＮＰＮ型トランジスタＱ１８のベース端子をグランド電位にする。
【００７５】
この第２切替回路７４では、波形信号Ｉｎｐｕｔの電位が放電用比較信号の電位（２２Ｖ）よりも低い場合に、コンパレータＵ１３から出力される放電用スイッチ信号は電源電位（２０Ｖ）になる。また、波形信号Ｉｎｐｕｔの電位が放電用比較信号の電位よりも高い場合に、放電用スイッチ信号はグランド電位になる。この放電用スイッチ信号は、抵抗Ｒ１７を通じてＮＰＮ型トランジスタＱ１７のベース端子に印加される。ここで、放電用スイッチ信号が電源電位の場合、ＮＰＮ型トランジスタＱ１７のベース端子の電位が上昇し、ＮＰＮ型トランジスタＱ１７は動作し、ＮＰＮ型トランジスタＱ１８のエミッタ端子がグランド電位であるため、結局、ダーリントン構成のＮＰＮ型トランジスタＱ１７，Ｑ１８が動作し、ＰＮＰ型トランジスタＱ１２のコレクタ端子をグランドに接続する。一方、放電用スイッチ信号がグランド電位の場合、ＮＰＮ型トランジスタＱ１７のベース端子とエミッタ端子がともにグランド電位であるため、ＮＰＮ型トランジスタＱ１７は動作をしない。そして、ＮＰＮ型トランジスタＱ１８のベース端子とエミッタ端子がともにグランド電位であるため、ＮＰＮ型トランジスタＱ１８も動作をしない。このように、ＮＰＮ型トランジスタＱ１７，Ｑ１８は動作をせず、ＰＮＰ型トランジスタＱ１２のコレクタ端子とグランドは接続されない。
【００７６】
従って、電源電位となった放電用スイッチ信号は、グランド側スイッチ素子を導通状態にするためのオン信号に相当し、グランド電位となったグランド側スイッチ信号は、グランド側スイッチ素子を非導通状態にするためのオフ信号に相当する。また、放電用比較信号の電位は、ＰＮＰ型トランジスタＱ１２のコレクタ端子を通じて流れ出た電荷を、電源回路７５へ放出するかグランドへ放出するかを定めるための他の閾値（第３閾値）に相当する。
【００７７】
このように、本実施形態の第２切替回路７４では、波形信号Ｉｎｐｕｔの電位が放電用比較信号の電位（２２Ｖ）よりも低い場合、ＰＮＰ型トランジスタＱ１２のコレクタ端子がグランドに接続され、ピエゾ素子ＰＺＴの放電時にＰＮＰ型トランジスタＱ１２のコレクタ端子から放出された電荷はグランドへ流れる。一方、波形信号Ｉｎｐｕｔの電位が放電用比較信号の電位よりも高い場合、ＰＮＰ型トランジスタＱ１２のコレクタ端子から放出された電荷は、回生用ダイオードＤ１２を通って電源回路７５に流れ込む。そして、電源用コンデンサー７５ａに蓄えられる。
【００７８】
そして、本実施形態でも、ピエゾ素子ＰＺＴからフレキシブルケーブルＦＣを通ってＰＮＰ型トランジスタＱ１２のコレクタ端子から放出された電荷は、充電用コンデンサーＣ１１の低電位側端子を介さずに放出される。その結果、第１実施形態と同様に、波形信号Ｉｎｐｕｔにおける一定電位の期間において、充電用コンデンサーＣ１１の各端子における電位の変化幅を小さくでき、ノイズの発生を抑制できる。
【００７９】
＝＝＝その他の実施形態＝＝＝
前述した実施形態は、プリンターを有する印刷システムについて記載されているが、その中には、容量性負荷の充放電回路、容量性負荷の充放電方法、駆動信号及び電源の生成方法、電源部の制御方法等の開示が含まれている。また、上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることはいうまでもない。
【００８０】
＜容量性負荷について＞
前述の各実施形態では、容量性負荷としてヘッドＨＤに設けられたピエゾ素子ＰＺＴを例示したが、これに限られない。例えば、容量性負荷はコンデンサーであってもよい。そして、各実施形態のように、容量性負荷をピエゾ素子ＰＺＴにした場合、ヘッドＨＤ（ノズル４４）からインクを吐出させる場合において、省電力化や動作の安定化が図れる。
【００８１】
＜配線について＞
前述の各実施形態では、配線の例としてフレキシブルケーブルＦＣを示したが、これに限定されない。例えば、プリント配線基板に設けられる導体（配線）であってもよい。
【００８２】
＜電流増幅回路について＞
前述の各実施形態では電流増幅回路３２，７２にプッシュプル接続されたＮＰＮ型トランジスタＱ１，Ｑ１１とＰＮＰ型トランジスタＱ２，Ｑ１２の組を用いていたが、電流増幅回路３２，７２をコンプリメンタリのＦＥＴを組にして用いてもよい。ここで、前述の各実施形態の様に、ＮＰＮ型トランジスタＱ１，Ｑ１１とＰＮＰ型トランジスタＱ２，Ｑ１２の組を用いると、高い電流増幅率が得られる。
【００８３】
＜蓄電素子について＞
前述の各実施形態では、蓄電素子として充電用コンデンサーＣ１，Ｃ１１を用いていたが、コンデンサーの代替品であれば蓄電素子として使用できる。また、第２実施形態において、無用な発振を防止する目的で、充電用コンデンサーＣ１１の低電位側端子とグランドとの間に、コンデンサーと抵抗とを直列に接続した安定化回路を設けてもよい。
【００８４】
＜逆流防止用ダイオードについて＞
前述の各実施形態では、電源回路３６，７５と充電用コンデンサーＣ１，Ｃ１１との間に逆流防止用ダイオードＤ１，Ｄ１１を設けていたが、これに限られない。例えば、逆流防止用ダイオードＤ１，Ｄ１１に代えてスイッチング回路を用いてもよい。
【００８５】
＜他の応用例について＞
また、前述の実施形態では、液体吐出装置としてプリンターが説明されていたが、これに限られるものではない。例えば、カラーフィルタ製造装置、染色装置、微細加工装置、半導体製造装置、表面加工装置、三次元造形機、液体気化装置、有機ＥＬ製造装置（特に高分子ＥＬ製造装置）、ディスプレイ製造装置、成膜装置、ＤＮＡチップ製造装置などのインクジェット技術を応用した各種の液体吐出装置に、本実施形態と同様の技術を適用しても良い。また、これらの方法や製造方法も応用範囲の範疇である。
【符号の説明】
【００８６】
１  プリンター，３０  駆動信号生成回路，３１  波形生成回路，３２  電流増幅回路，３３  第１電位調整回路，３４  第２電位調整回路，３５  スイッチ回路，３６  電源回路，３６ａ  電源用コンデンサー，７０  駆動信号生成回路，７１  波形生成回路，７２  電流増幅回路，７３  第１切替回路，７４  第２切替回路，７５  電源回路，ＣＯＭ  駆動信号，ＨＣ  ヘッド制御部，ＨＤ  ヘッド，ＰＺＴ  ピエゾ素子，ＦＣ  フレキシブルケーブル，Ｃ１，Ｃ１１  充電用コンデンサー，Ｄ１，Ｄ１１  逆流防止用ダイオード，Ｄ２，Ｄ１２  回生用ダイオード
【図１】
2010183363.tif 000003
【図２】
2010183363.tif 000004
【図３】
2010183363.tif 000005
【図４】
2010183363.tif 000006
【図５】
2010183363.tif 000007
【図６】
2010183363.tif 000008
【図７】
2010183363.tif 000009
【図８】
2010183363.tif 000010
【図９】
2010183363.tif 000011
【図１０】
2010183363.tif 000012
【図１１】
2010183363.tif 000013
【図１２】
2010183363.tif 000014
【図１３】
2010183363.tif 000015
【図１４】
2010183363.tif 000016
【図１５】
2010183363.tif 000017