(57)【要約】【課題】  増幅器の起動時間が長い。【解決手段】  カスコード接続の増幅器において，入力端子と出力端子との間に設けられ抵抗素子と容量素子とを有するフィードバック経路と，イネーブル信号に応答してソース接地トランジスタのゲートバイアス電圧を生成するバイアス電圧生成回路と，バイアス電圧生成回路の出力ノードとソース接地トランジスタのゲートとの間に設けられた給電抵抗素子と，ゲートバイアス電圧出力ノードからフィードバック経路内のノードまでの抵抗値を，イネーブル信号の開始時に一次的に低下させるイネーブルスイッチとを有する。【選択図】  図７
2010183473.tif 000002
【特許請求の範囲】
【請求項１】
入力端子にゲートが接続されソースが接地された第１のトランジスタと，
前記第１のトランジスタのドレインと電源との間に設けられた負荷抵抗素子と，
前記第１のトランジスタのドレインと前記負荷素子との間のノードに接続された出力端子と，
前記入力端子と出力端子との間に設けられ抵抗素子と容量素子とを有するフィードバック経路と，
イネーブル信号に応答して前記第１のトランジスタのゲートにゲートバイアス電圧を印加するバイアス電圧生成回路と，
前記バイアス電圧生成回路の前記ゲートバイアス電圧の出力ノードと前記第１のトランジスタのゲートとの間に設けられた給電抵抗素子と，
前記ゲートバイアス電圧の前記出力ノードから前記フィードバック経路内のノードまでの抵抗値を，前記イネーブル信号に応答して低下させるイネーブルスイッチとを有する増幅器。
【請求項２】
請求項１において，
さらに，前記第１のトランジスタのドレインと前記負荷抵抗素子との間にカスコード接続され，ゲートに所定のバイアス電圧が供給されている第２のトランジスタを有する増幅器。
【請求項３】
請求項１または２において，
前記イネーブルスイッチは，前記ゲートバイアス電圧の前記出力ノードと前記入力端子との間に設けられ，前記イネーブル信号に応答して一次的に導通し，その後の通常動作状態では非導通になる増幅器。
【請求項４】
請求項１または２において，
前記イネーブルスイッチは，前記ゲートバイアス電圧の前記出力ノードと前記フィードバック経路内のノードとの間に設けられ，前記イネーブル信号に応答して一次的に導通し，その後の通常動作状態では非導通になる増幅器。
【請求項５】
請求項１または２において，
前記イネーブルスイッチは，前記ゲートバイアス電圧の前記出力ノードと前記給電抵抗内のノードとの間に設けられ，前記イネーブル信号に応答して一次的に導通し，その後の通常動作状態では非導通になる増幅器。
【請求項６】
請求項１または２において，
前記入力端子は帯域通過フィルタを介して高周波信号を入力し，
前記入力端子における入力インピーダンスが，前記帯域通過フィルタの出力インピーダンスと整合していることを特徴とする増幅器。
【請求項７】
請求項３乃至６のいずれかにおいて，
さらに，前記イネーブル信号が供給される前は前記イネーブルスイッチを導通状態にし前記イネーブル信号が供給されてから所定時間経過後に前記イネーブルスイッチを非導通状態にするセットアップ信号を生成するセットアップ信号生成回路を有する増幅器。
【請求項８】
入力端子にゲートが接続されソースが接地された第１のトランジスタと，
前記第１のトランジスタのドレイン側にカスコード接続され，ゲートに所定のバイアス電圧が供給されている第２のトランジスタと，
前記第２のトランジスタのドレインと電源との間に設けられた負荷抵抗素子と，
前記第２のトランジスタのドレインと前記負荷素子との間のノードに接続された出力端子と，
前記入力端子と出力端子との間に設けられ直列に接続された抵抗素子と容量素子とを有するフィードバック経路と，
イネーブル信号に応答して前記第１のトランジスタの前記ゲートにゲートバイアス電圧を印加するバイアス電圧生成回路と，
前記バイアス電圧生成回路の前記ゲートバイアス電圧の出力ノードと前記第１のトランジスタのゲートとの間に設けられた給電抵抗素子と，
前記ゲートバイアス電圧の前記出力ノードと，前記フィードバック経路内のノードとの間，または前記入力端子と前記第１のトランジスタのゲートの間の経路内のノードとの間に，前記イネーブル信号に応答して導通状態になり，通常動作状態で非導通状態になるイネーブルスイッチとを有する増幅器。
【請求項９】
送受信端子と，
前記送受信端子に受信された受信信号を帯域フィルタを介して供給される受信側増幅器と，
出力信号を帯域フィルタを介して前記送受信端子に出力する送信側増幅器とを有する通信装置において，
前記受信側増幅器は，
前記受信信号を入力する入力端子と，
前記入力端子にゲートが接続されソースが接地された第１のトランジスタと，
前記第１のトランジスタのドレインと電源との間に設けられた負荷抵抗素子と，
前記第１のトランジスタのドレインと前記負荷素子との間のノードに接続された出力端子と，
前記入力端子と出力端子との間に設けられ抵抗素子と容量素子とを有するフィードバック経路と，
イネーブル信号に応答して前記第１のトランジスタのゲートにゲートバイアス電圧を印加するバイアス電圧生成回路と，
前記バイアス電圧生成回路の前記ゲートバイアス電圧の出力ノードと前記第１のトランジスタのゲートとの間に設けられた給電抵抗素子と，
前記ゲートバイアス電圧の前記出力ノードから前記フィードバック経路内のノードまでの抵抗値を，前記イネーブル信号に応答して低下させるイネーブルスイッチとを有する通信装置。
【請求項１０】
送受信端子と，
前記送受信端子に受信された受信信号を帯域フィルタを介して供給される受信側増幅器と，
出力信号を帯域フィルタを介して前記送受信端子に出力する送信側増幅器とを有する通信装置において，
前記受信側増幅器は，
前記受信信号を入力する入力端子と，
前記入力端子にゲートが接続されソースが接地された第１のトランジスタと，
前記第１のトランジスタのドレイン側にカスコード接続され，ゲートに所定のバイアス電圧が供給されている第２のトランジスタと，
前記第２のトランジスタのドレインと電源との間に設けられた負荷抵抗素子と，
前記第２のトランジスタのドレインと前記負荷素子との間のノードに接続された出力端子と，
前記入力端子と出力端子との間に設けられ直列に接続された抵抗素子と容量素子とを有するフィードバック経路と，
イネーブル信号に応答して前記第１のトランジスタのゲートにゲートバイアス電圧を印加するバイアス電圧生成回路と，
前記バイアス電圧生成回路の前記ゲートバイアス電圧の出力ノードと前記第１のトランジスタのゲートとの間に設けられた給電抵抗素子と，
前記ゲートバイアス電圧の前記出力ノードと，前記フィードバック経路内のノードとの間，または前記入力端子と前記第１のトランジスタのゲートの間の経路内のノードとの間に，前記イネーブル信号に応答して導通状態になり，通常動作状態で非導通状態になるイネーブルスイッチとを有する増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，増幅器に関する。
【背景技術】
【０００２】
増幅器は，高周波信号などの入力信号の振幅を増幅する。無線通信装置などは，アンテナで受信した高周波信号を増幅する増幅器としてローノイズアンプ（ＬＮＡ）を有する。アンテナで受信された信号は受信側フィルタを経由してローノイズアンプで増幅される。
【０００３】
ＬＮＡのような高周波信号を増幅する増幅器は，入力インピーダンスに一定の制限が規格上要求されている。たとえば，増幅器前段のインピーダンスが５０Ωの場合は，増幅器の入力インピーダンスも５０Ωに整合させることで，増幅器に入力する高周波信号を最大電力にすることができる。
【０００４】
さらに，増幅器は，ゲートバイアス電圧を入力端子に供給する給電抵抗を有し，この給電抵抗の熱雑音の影響度を示すノイズ指数（ＮＦ）をできるだけ小さくすることが求められている。
【０００５】
このように入力インピーダンスの整合の要求と，ＮＦを小さくする要求とを満たすために，増幅器は，出力端子から入力端子へのフィードバック回路や，所定の抵抗値を持つバイアス電圧の給電抵抗を有している。
【０００６】
なお、標準的な増幅器として、送信モードと受信モードとで安定した動作を行う増幅器、カスコード接続した高周波増幅器、及び、無線装置の送信と受信の切換時において，送信側から受信側に信号の影響が与えられないように送信側の出力増幅器を多段構成にした増幅器がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平８−１４８９５３号公報
【特許文献２】特開２００７−６０４５８号公報
【特許文献３】特開平１１−１１２３８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
増幅器では，送信状態から受信状態に切り換えるときに，バイアス電圧の供給を開始する。そして，バイアス電圧の供給を開始してから増幅器内のノードのＤＣ電圧状態が安定した段階で，受信処理を開始する。
【０００９】
しかしながら，出力端子と入力端子との間にフィードバック経路を有する増幅器では，バイアス電圧の供給から安定状態になるまでの時間が長くなる傾向にある。この理由は，フィードバック経路により回路内のノードの電圧状態が安定するまでの時間が長くなっていることが推測される。
【００１０】
そこで，本発明の目的は，バイアス電圧の供給開始から安定状態までの時間を短くした増幅器を提供することにある。
【課題を解決するための手段】
【００１１】
増幅器の第１の側面は，入力端子にゲートが接続されソースが接地された第１のトランジスタと，前記第１のトランジスタのドレインと電源との間に設けられた負荷抵抗素子と，前記第１のトランジスタのドレインと前記負荷素子との間のノードに接続された出力端子と，前記入力端子と出力端子との間に設けられ抵抗素子と容量素子とを有するフィードバック経路と，  イネーブル信号に応答して前記第１のトランジスタのゲートにゲートバイアス電圧を印加するバイアス電圧生成回路と，前記バイアス電圧生成回路の前記ゲートバイアス電圧の出力ノードと前記第１のトランジスタのゲートとの間に設けられた給電抵抗素子と，前記ゲートバイアス電圧の前記出力ノードから前記フィードバック経路内のノードまでの抵抗値を，前記イネーブル信号に応答して低下させるイネーブルスイッチとを有する増幅器である。
【発明の効果】
【００１２】
第１，第２の側面によれば，増幅器の起動時間を短縮できる。
【図面の簡単な説明】
【００１３】
【図１】本実施の形態の増幅器が適用される通信装置の構成図である。
【図２】本実施の形態における増幅器の一例であるＬＮＡの回路図である。
【図３】ＬＮＡへのゲートバイアス電圧発生回路３０の熱雑音の影響を説明する図である。
【図４】増幅器の立ち上がり時間が長くなることを説明する図である。
【図５】増幅器の立ち上がり時の電圧特性を示す図である。
【図６】増幅器の立ち上がり時の電流特性を示す図である。
【図７】第１の実施の形態における増幅器の回路図である。
【図８】第２の実施の形態における増幅器の回路図である。
【図９】第３の実施の形態における増幅器の回路図である。
【図１０】第４の実施の形態における増幅器の回路図である。
【図１１】第５の実施の形態における増幅器の回路図である。
【図１２】第１の実施の形態の増幅器にセットアップ信号ＳＴの生成回路を設けた回路図である。
【図１３】セットアップ信号生成回路の動作波形図である。
【図１４】第２の実施の形態の増幅器にセットアップ信号ＳＴの生成回路を設けた回路図である。
【図１５】第３の実施の形態の増幅器にセットアップ信号ＳＴの生成回路を設けた回路図である。
【図１６】実施の形態の増幅器について行ったシミュレーション結果を示す図である。
【図１７】実施の形態の増幅器について行ったシミュレーション結果を示す図である。
【発明を実施するための形態】
【００１４】
図１は，本実施の形態の増幅器が適用される通信装置の構成図である。アンテナ１で受信された高周波信号は，送受信切換スイッチ２を介して，受信側フィルタ３に入力され，受信側フィルタ３は受信信号帯域の信号のみを通過させる。そして，受信側フィルタ３を通過した高周波信号は，ローノイズアンプ（ＬＮＡ）４で増幅され，ミキサ５で局部発振器１９が生成するキャリア信号と乗算されてその周波数をダウンコンバートされ，ローパスフィルタ６によりイメージ信号が除去される。そして，ダウンコンバートされた受信信号は可変利得増幅器７で所定の利得で増幅され，復調回路８により局部発振器２１が生成する信号に基づいて復調され，アナログ・デジタル変換器９によりデジタル信号に変換される。そして，ベースバンド信号処理部１０は，そのデジタル信号について復号化などの必要な受信処理を行う。以上が受信側の回路構成である。
【００１５】
一方，送信側では，ベースバンド信号処理部１０が符号化などにより生成したデジタル信号が，デジタル・アナログ変換器１２でアナログ信号に変換され，変調回路１３により局部発振器２１が生成する信号に基づいて変調され，増幅器１４で増幅された後，ミキサ１５で局部発振器１９が生成するキャリア信号と乗算されてその周波数をアップコンバートされ，ハイパスフィルタ１６によりイメージ信号が除去され，出力増幅器１７により増幅される。そして，増幅された送信信号は，送信側フィルタ２２で送信帯域の信号のみを通過させ，スイッチ２を経由して，アンテナ１から送出される。
【００１６】
ベースバンド信号処理部１０は，スイッチ制御回路１８を介して送信イネーブル信号ＳＥＮにより送信増幅器１７をイネーブル状態にして，送信動作を行う。一方，ベースバンド信号処理部１０は，送信増幅器１７をディセーブル状態にし，スイッチ制御回路１１を介して受信イネーブル信号ＲＥＮによりＬＮＡ４をイネーブル状態にして，受信動作を行う。したがって，受信イネーブル信号ＲＥＮによりＬＮＡ４をディセーブル状態からイネーブル状態にするに要する時間が短いほど，送信動作期間と受信動作期間との間の時間（ガードタイム）を短くすることができる。
【００１７】
図２は，本実施の形態における増幅器の一例であるＬＮＡの回路図である。このＬＮＡは，高周波信号を入力する入力端子Ｉｎと，入力端子にゲートが接続されソースが接地された第１のトランジスタ（ソース接地トランジスタ）Ｎ１と，第１のトランジスタのドレインにカスコード接続されゲートに所定のバイアス電圧Ｖbiasxが供給される第２のトランジスタ（ゲート接地トランジスタ）Ｎ２と，第１のトランジスタのドレインと電源Ｖｄｄとの間に設けられた負荷抵抗素子ＲＬと，第１のトランジスタＮ１のドレインと負荷素子ＲＬとの間のノード，すなわち第２のトランジスタＮ２のドレインと負荷素子ＲＬとの間のノードに接続された出力端子Ｏｕｔと，入力端子Ｉｎと出力端子Ｏｕｔとの間に設けられ抵抗素子Ｒｆｂと容量素子Ｃdccutとを有するフィードバック経路ｆｂと，受信イネーブル信号ＲＥＮに応答して第１のトランジスタＮ１のゲートバイアス電圧Ｖbaisを生成するバイアス電圧生成回路３０と，バイアス電圧生成回路３０のゲートバイアス電圧出力ノードと第１のトランジスタＮ１のゲートとの間に設けられた給電抵抗素子Ｒbiasとを有する。
【００１８】
このように，ＬＮＡ４は，ソース接地トランジスタＮ１とゲート接地トランジスタＮ２からなるカスコード増幅器である。さらに，ＬＮＡ４は，アンテナで受信した高周波信号を受信側フィルタ３を介して最初に増幅する回路であり，フィルタ３の出力インピーダンスＺｏｕｔが５０Ωの場合，ＬＮＡ４の入力インピーダンスＺｉｎも５０Ωに整合させることが要求される。その理由は，入力インピーダンスＺｉｎを５０Ωに整合させることで，ＬＮＡは，高周波入力信号を最大電力で入力することができるからである。
【００１９】
一般に入力インピーダンスＺｉｎは，以下の式で表すことができる。
Ｚｉｎ＝Ｚｆ／（Ａ−１）
ただし，Ｚｆはフィードバック経路ｆｂのインピーダンス，ＡはＬＮＡの利得である。そして，利得Ａは，トランジスタＮ１の相互コンダクタンスｇｍと負荷抵抗ＲＬの積（Ａ＝ｇｍ×ＲＬ）である。
【００２０】
上記の入力インピーダンスＺｉｎの式から明らかなとおり，入力インピーダンスＺｉｎを５０Ω程度にするためには，フィードバック経路ｆｂのインピーダンスＺｆが適切な値である必要がある。もし，フィードバック経路ｆｂが設けられていないと，このインピーダンスＺｆが無限大になり，入力インピーダンスＺｉｎを５０Ωに整合することはできない。よって，フィードバック経路ｆｂは，入力インピーダンスＺｉｎを規定の値に整合するためには必要であり，フィードバック経路内の抵抗素子Ｒｆｂの抵抗値もそれに対応して適切な値にすることが必要である。
【００２１】
また，入力端子Ｉｎに供給される入力高周波信号は，ゲートバイアス電圧Ｖbiasにより入力側のＤＣバイアスレベルを有し，一方，出力端子Ｏｕｔに生成される増幅された高周波信号は，入力側のＤＣバイアスレベルとは異なる出力側のＤＣバイアスレベルを有する。したがって，フィードバック経路ｆｂに所望の抵抗値の抵抗素子Ｒｆｂを設けた場合，入力端子ＩｎのＤＣバイアスレベルと出力端子ＯｕｔのＤＣバイアスレベルとを分離する必要がある。そのために，フィードバック経路ｆｂには，ＤＣ電位を分離するための容量素子Ｃdccutが設けられている。
【００２２】
この容量素子は，高周波成分に対してはショート状態である。したがって，フィードバック経路ｆｂでは抵抗素子Ｒfbと容量素子Ddccutとが直列に接続されていればよく，出力端子Ｏｕｔ側に抵抗素子Ｒｆｂを入力端子Ｉｎ側に容量素子Ｄdccutを設けても良い。
【００２３】
さらに，給電抵抗Ｒbiasについては次のとおりである。ゲートバイアス電圧生成回路３０が，ゲートバイアス電圧Ｖbiasをソース接地トランジスタＮ１のゲートに，給電抵抗Ｒbiasを介して供給する。ゲートバイアス電圧生成回路３０は，交流的には接地と同じであるので，給電抵抗Ｒbiasの抵抗値が小さいと入力インピーダンスＺｉｎを５０Ωにすることはできない。したがって，給電抵抗Ｒbiasの抵抗値は比較的大きく，たとえば３０ＫΩなどに設定されている。
【００２４】
また，ＬＮＡは，雑音指数（ＮＦ）が小さくなければならない。そして，上記の通り給電抵抗Ｒbiasが入力端子に接続されている。この給電抵抗は熱雑音の発生源になる。したがって，雑音指数を小さくするためには，この熱雑音がＬＮＡに影響を与えないようにすることが求められる。
【００２５】
図３は，ＬＮＡへの給電抵抗Ｒbiasの熱雑音の影響を説明する図である。仮に，給電抵抗の熱雑音をＶn,Rbiasとすると，給電抵抗の等価回路は，その抵抗値Ｒbiasと熱雑音をＶn,Rbiasとの直列接続になる。この給電抵抗が発生する熱雑音の値は，図中に示されるとおり√（４ｋBＴ・Ｒbias）である。そこで，熱雑音Ｖn,Rbiasを，給電抵抗Ｒbiasと，ＬＮＡを入力端子Ｉｎから見た入力インピーダンスＺｉｎ（＝５０Ω）とで抵抗分圧すると，熱雑音が入力端子Inに与える電圧Ｖn,inは，次のとおりである。
【００２６】
【数１】
2010183473.tif 000003
【００２７】
この式に示されるとおり，入力端子Ｉｎへの熱雑音電圧Ｖn,inをゼロにするためには，給電抵抗Ｒbiasを０にするか，無限大（∞）にするかのいずれかである。しかしながら，前述のとおり，入力インピーダンスＺｉｎを５０Ωにするためには，給電抵抗Ｒbiasをゼロにすることはできない。そこで，給電抵抗Ｒbiasを実質的に無限大に，たとえば約３０ＫΩに設定している。給電抵抗Ｒbiasが大きな抵抗値を有することは，入力端子Ｉｎから見れば，交流的には開放状態，直流的にはゲートバイアス電圧Ｖbiasを供給する経路ということになる。このように，給電抵抗を実質的に無限大にすれば，その熱雑音の入力端子への影響を充分に抑制することができる。その結果，ＬＮＡの雑音指数を小さくすることができる。
【００２８】
以上の通り，ＬＮＡ４は，Ｚｉｎ＝５０Ωとの要請から，フィードバック経路ｆｂと，高抵抗の給電抵抗Ｒbiasとを設ける必要性がある。ところが，このフィードバック経路ｆｂと給電抵抗Ｒbiasが存在することにより，図２の受信イネーブル信号ＲＥＮに応答してゲートバイアス電圧発生回路３０がゲートバイアス電圧の供給を開始してから，ＬＮＡ４内の各ノードのＤＣ電圧が動作状態のＤＣ電圧に安定するまでの時間が長くなる。この動作状態のＤＣ電圧になるまでの時間が長いと，無線装置において，送信状態から受信状態への切り替わり時間が長くなる。
【００２９】
図２には，ゲートバイアス電圧発生回路３０を省略して示しているが，受信イネーブル信号ＲＥＮに応答してスイッチＳＷｅｎが導通してゲートバイアス電圧発生回路が動作を開始し，給電抵抗Ｒbiasとの接続ノード３２にゲートバイアス電圧が生成される。
【００３０】
図４は，増幅器の立ち上がり時間が長くなることを説明する図である。また，図５は，増幅器の立ち上がり時の電圧特性を示す図であり，図６は，増幅器の立ち上がり時のドレイン電流特性を示す図である。
【００３１】
本発明者によれば，図２の増幅器は，受信イネーブル信号ＲＥＮを受信してから回路内の各ノードのＤＣ電圧が動作状態の電圧に安定するまでの時間が長くなっていることが判明した。
【００３２】
図５では，横軸が時間（μsec），縦軸が電圧を示し，時間１μsecで受信イネーブル信号ＲＥＮを供給した場合の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔを示している。なお，電源電圧Ｖｄｄは２．７Ｖである。
【００３３】
ゲートバイアス電圧Ｖbiasが印加されていないと，ソース接地トランジスタＮ１は非動作状態であるので，負荷抵抗ＲＬには電流は流れない。したがって，時間０μsecでは出力電圧ＶoutはＶｄｄ＝２．７Ｖである。そして，時間１μsecで受信イネーブル信号ＲＥＮが供給されゲートバイアス電圧Ｖbias（約０．５Ｖ）が立ち上がると，入力電圧Ｖｉｎも立ち上がる。そして，このシミュレーションでは，時間４μsecで入力端子に高周波信号（４MHｚ，振幅０．１Ｖ）を供給開始している。しかし，出力電圧Ｖoutの振幅は未だ小さく（１５dB），電位も電源電圧Ｖｄｄに近いレベルである。そして，約１９μsecになると，出力電圧Ｖoutは電位が安定し，振幅も大きくなっている（１８ｄB）。つまり，時間4μsecでは十分な利得が得られていない。
【００３４】
図６でも，ゲートバイアス電圧Ｖbiasが立ち上がって入力電圧Ｖinが立ち上がると，負荷抵抗ＲＬに流れるドレイン電流ＩRLが増加している。しかし，４μsecではその電流ＩRLは充分に大きくなく（３ｍＡ），その振幅も小さく，約１９μsecになると電流ＩRLは充分大きくなり（６ｍＡ），その振幅も大きくなっている。
【００３５】
ドレイン電流が小さいとノイズ電流とのＳＮ比が悪くなる。一般に，信号電流が２倍になると，ノイズ電流は√２倍になる。したがって，信号電流が３ｍＡから６ｍＡに増加すると，ノイズ電流は√２倍に増加する。その結果，ＳＮ比（ノイズ電流に対する信号電流の比）は√２倍改善される。
【００３６】
図５，６が示すとおり，受信イネーブル信号ＲＥＮを受信してから３μsecでは，増幅器は，利得が１５ｄBと小さく未だ安定した動作状態にはなっていない。この理由は，図６に示すように次のとおりであると推察される。
【００３７】
受信イネーブル信号ＲＥＮに応答して，ゲートバイアス電圧発生回路３０がゲートバイアス電圧Ｖbiasを給電抵抗Ｒbiasを経由して入力端子InとトランジスタＮ１のゲートのノードに供給を開始する。図中矢印３４のとおりである。トランジスタＮ１のゲートには寄生容量Ｃｇが存在し，その寄生容量Ｃｇが矢印３４の経路で充電される。
【００３８】
トランジスタＮ１のゲート電位が立ち上がるとドレイン電流が発生し，負荷抵抗による電圧降下により出力端子Ｏｕｔの電位が電源電圧Ｖｄｄから低下する。しかし，フィードバック経路ｆｂがあるため，出力端子Ｏｕｔの電位変化が入力端子Ｉｎ側にもフィードバックされ，図中矢印３３のようなループにより，ループ３３内のノードのＤＣ電圧が振動し動作状態のレベルに安定するために長い時間を要するものと推察される。
【００３９】
図７は，第１の実施の形態における増幅器の回路図である。図２と同様に，増幅器は，ソース接地トランジスタＮ１と，ゲート接地トランジスタＮ２と，負荷抵抗ＲＬと，抵抗素子Ｒfbと容量素子Ｃdccutとを直列に接続したフィードバック経路ｆｂと，ゲートバイアス電圧発生回路３０と，給電抵抗Ｒbiasとを有する。そして，ゲートバイアス電圧発生回路３０のゲートバイアス電圧出力端子３２と，フィードバック経路ｆｂの入力端子In側のノードｎ１との間に，スイッチＳＷ１を有する。
【００４０】
このスイッチＳＷ１は，受信イネーブル信号ＲＥＮが供給されて増幅器が起動するとき，セットアップ信号ＳＴにより一時的に導通状態になり，ノードｎ１に直接バイアス電圧Ｖbiasを供給する。そして，増幅器内のノードのＤＣ電位が安定した後の通常動作状態では，スイッチＳＷ１は非導通状態になり，ゲートバイアス電圧発生回路３０のバイアス電圧は給電抵抗Ｒを介してノードｎ１に供給される。したがって，スイッチＳＷ１を上記のように制御するセットアップ信号ＳＴが受信イネーブル信号ＲＥＮから生成される。
【００４１】
このように，増幅器が受信イネーブル信号ＲＥＮに応答して起動するとき，スイッチＳＷ１が導通状態になり，ノードｎ１にゲートバイアス電圧Ｖbiasが直接印加される。そのため，フィードバック経路ｆｂにより増幅器の各ノードのＤＣ電位が安定レベルになるまでの時間を短縮することができ，安定レベルになるまでの時間に長時間を要することが解決される。フィードバック経路ｆｂにより各ノードのＤＣ電位が振動していた現象が，ゲートバイアス電圧Ｖbiasを直接ノードｎ１に印加することで，抑制されるものと考えられる。
【００４２】
図８は，第２の実施の形態における増幅器の回路図である。この増幅器も，図７と同様に，ソース接地トランジスタＮ１と，ゲート接地トランジスタＮ２と，負荷抵抗ＲＬと，抵抗素子Ｒfbと容量素子Ｃdccutとを直列に接続したフィードバック経路ｆｂと，ゲートバイアス電圧発生回路３０と，給電抵抗Ｒbiasとを有する。ただし，ゲートバイアス電圧発生回路３０のゲートバイアス電圧出力端子３２と，フィードバック経路ｆｂの抵抗素子Ｒｆｂと容量素子Ｃdccutとの接続ノードｎ２との間に，スイッチＳＷ２を有する。このスイッチＳＷ２は，図７のスイッチＳＷ１と同様に，増幅器の起動時に一時的に導通状態になり，その後の通常動作状態では非導通状態になる。
【００４３】
第２の実施の形態においても，フィードバック経路ｆｂ内のノードｎ２に直接ゲートバイアス電圧Ｖbiasを与えるので，フィードバック経路ｆｂによる増幅器内の各ノードのＤＣ電位が安定するまでに振動などを起こすことを抑制することができるものと考えられる。
【００４４】
図９は，第３の実施の形態における増幅器の回路図である。この増幅器も，図７と同様に，ソース接地トランジスタＮ１と，ゲート接地トランジスタＮ２と，負荷抵抗ＲＬと，抵抗素子Ｒfbと容量素子Ｃdccutとを直列に接続したフィードバック経路ｆｂと，ゲートバイアス電圧発生回路３０と，給電抵抗Ｒbiasとを有する。ただし，ゲートバイアス電圧発生回路３０のゲートバイアス電圧出力端子３２と，フィードバック経路ｆｂの抵抗素子Ｒｆｂ中のノードｎ３との間に，スイッチＳＷ３を有する。このスイッチＳＷ３は，図７のスイッチＳＷ１と同様に，増幅器の起動時に一時的に導通状態になり，その後の通常動作状態では非導通状態になる。
【００４５】
上記のように，フィードバック経路ｆｂ内の抵抗素子Ｒｆｂを２つの抵抗素子Ｒｆｂ１，Ｒｆｂ２に分離し，その接続ノードｎ３に直接ゲートバイアス電圧Ｖbiasを印加しても，同様に，増幅器内の各ノードのＤＣ電位の安定に要する時間は短くなる。
【００４６】
上記の第１，第２，第３の実施の形態によれば，図９中のノードｎ１，ｎ２，ｎ３のように，ソース接地トランジスタＮ１のゲートからフィードバック経路ｆｂ内の抵抗素子Ｒｆｂを経由して容量素子Ｃdccutの手前に至る経路（図中矢印３４の経路）のいずれかのノードに，ゲートバイアス電圧Ｖbiasを直接印加するスイッチを設けることが，増幅器の起動時間の短縮に有効な手段である。
【００４７】
図１０は，第４の実施の形態における増幅器の回路図である。この増幅器では，ゲートバイアス電圧発生回路３０のゲートバイアス電圧出力端子３２と，２つに分割した給電抵抗Ｒbias1，Ｒbias2の接続ノードｎ４との間に，スイッチＳＷ４を有する。このスイッチＳＷ４は，図７のスイッチＳＷ１と同様に，増幅器の起動時に一時的に導通状態になり，その後の通常動作状態では非導通状態になる。
【００４８】
第４の実施の形態では，スイッチＳＷ４が導通状態になっても，フィードバック経路ｆｂ内のノードにゲートバイアス電圧Ｖbiasを直接印加していない。しかし，ノードｎ４にゲートバイアス電圧Ｖbiasを直接印加することで，増幅器の立ち上がり時の各ノードのＤＣ電位が安定するまでの時間を，図２の増幅器よりも短縮することができる。
【００４９】
つまり，増幅器の起動時間を短縮するためには，ソース接地トランジスタＮ１のゲートに直流的に接続されているフィードバック経路ｆｂ内のいずれかのノードに，ゲートバイアス電圧Ｖbiasを直接印加するスイッチを設けることが望ましい。ただし，増幅器の起動時に給電抵抗Ｒbaisの抵抗値を下げるスイッチＳＷ４でも，起動時間を短縮する何らかの効果はある。
【００５０】
図１１は，第５の実施の形態における増幅器の回路図である。この増幅器は，図７の第１の実施の形態の増幅器と同様にスイッチＳＷ１を有する。ただし，フィードバック経路ｆｂ内の抵抗素子Ｒｆｂと容量素子Ｃdccutとが逆に接続されている。このように，抵抗素子Ｒｆｂが出力端子Ｏｕｔ側に接続されている場合は，ゲートバイアス電圧を抵抗素子Ｒｆｂのノードに直接供給するスイッチではなく，ソーストランジスタＮ１のゲートに直流的に接続されているノードｎ１に直接供給するスイッチＳＷ１を設けることが，増幅器の起動の短縮を可能にする。すなわち，図中矢印３８の経路内のノードとゲートバイアス電圧出力ノード３２との間にスイッチを設けることが有効である。
【００５１】
上記の第１乃至第５の実施の形態の増幅器に示されたとおり，増幅器の起動時間を短縮するためには，ゲートバイアス電圧出力ノード３２からフィードバック経路ｆｂ内の容量素子が接続されるノードまでの抵抗値を，イネーブル信号の開始時に一次的に低下させるイネーブルスイッチＳＷ１〜ＳＷ５のいずれかを設ければ良いことになる。言い換えれば，イネーブルスイッチを，ゲートバイアス電圧出力ノード３２とフィードバック経路ｆｂ内のノード間に設けるか，ゲートバイアス電圧出力ノード３２と給電抵抗Ｒbias内のノードとの間に設ければよい。
【００５２】
なお，図２において，給電抵抗Ｒbiasを小さい抵抗値にすることで，増幅器の起動時間を短縮できるが，入力インピーダンスＺｉｎを５０Ωに整合させるためには，前述のとおり，給電抵抗Ｒbiasを高抵抗にすることが必要である。また，図２において，負荷抵抗ＲＬを高周波に対して負荷となりＤＣ成分（低周波）に対して短絡になるインダクタンスで構成することも，増幅器の起動時間を短縮するのに有効であるが，インダクタンス素子はＬＳＩ内で大面積を必要とするので，好ましくない。
【００５３】
図１２は，第１の実施の形態の増幅器にセットアップ信号ＳＴの生成回路を設けた回路図である。このセットアップ信号ＳＴの生成回路４０は，ＲＣ遅延回路ＲＣとコンパレータｃｍｐとを有する。そして，受信イネーブル信号ＲＥＮがＲＣ遅延回路ＲＣを経由してコンパレータｃｍｐのマイナス入力端子に入力し，プラス入力端子に基準電圧Ｖｄｄ／２が供給される。さらに，スイッチＳＷ１は，ＮチャネルＭＯＳトランジスタで構成され，コンパレータｃｍｐが出力するセットアップ信号ＳＴがゲートに供給され，その導通状態と非導通状態とが制御される。
【００５４】
図１３は，セットアップ信号生成回路４０の動作波形図である。時間ｔ１より前の時間では，受信イネーブル信号ＲＥＮがＬレベルであり，ＲＣ遅延回路の出力ＶＲＣもＬレベルであり，コンパレータｃｍｐはセットアップ信号ＳＴをＨレベル（電源Ｖｄｄレベル）にしている。そのため，スイッチＳＷ１は導通状態にある。
【００５５】
時間ｔ１で受信イネーブル信号ＲＥＮがグランド電位から電源電圧Ｖｄｄに立ち上がっている。これにより，ゲートバイアス電圧発生回路３０がゲートバイアス電圧Ｖbiasを出力する。このゲートバイアス電圧Ｖbaisの立ち上がり時間は比較的短い。そのため，時間ｔ１の直後にゲートバイアス電圧Ｖbiasが，フィードバック経路内のノードｎ１に直接印加される。これにより，ノードｎ１のＤＣ電位は，ゲートバイアス電圧Ｖbiasに固定される。
【００５６】
次に，この受信イネーブル信号ＲＥＮの立ち上がりに応答して，ＲＣ遅延回路の出力電圧ＶＲＣがＲＣ時定数に基づいて徐々に上昇する。そして，時間ｔ２で出力電圧ＶＲＣが基準電圧Ｖｄｄ／２を越えると，コンパレータｃｍｐはセットアップ信号ＳＴをＬレベルに引き下げる。その結果，スイッチＳＷ１は非導通状態になる。つまり，増幅器は通常動作状態になり，トランジスタＮ１のゲートに接続されている入力端子Ｉｎには，給電抵抗Ｒbiasを介してゲートバイアス電圧Ｖbiasが印加される。
【００５７】
上記のセットアップ信号ＳＴは，受信イネーブル信号ＲＥＮの立ち上がりに応答して所定時間後にＨレベルからＬレベルに変化すれば良い。したがって，そのようなセットアップ信号ＳＴを生成する回路であれば，図１２のコンパレータｃｍｐを利用した回路である必要はない。
【００５８】
図１４は，第２の実施の形態の増幅器にセットアップ信号ＳＴの生成回路４０を設けた回路図である。セットアップ信号生成回路４０は，図１３の例と同じであり動作も同じである。セットアップ信号ＳＴは，スイッチＳＷ２を構成するＮチャネルＭＯＳトランジスタのゲートに供給されている。
【００５９】
図１５は，第３の実施の形態の増幅器にセットアップ信号ＳＴの生成回路４０を設けた回路図である。セットアップ信号生成回路４０は，図１３の例と同じであり動作も同じである。セットアップ信号ＳＴは，スイッチＳＷ２を構成するＮチャネルＭＯＳトランジスタのゲートに供給されている。
【００６０】
図１６，図１７は，実施の形態の増幅器について行ったシミュレーション結果を示す図である。前述の第１，第２の実施の形態の増幅器に対して行った結果である。図１６には，時間ｔ１（１μsec）で受信イネーブル信号ＲＥＮがＨレベルに立ち上がり，それに応答してＲＣ遅延回路の出力電圧ＶＲＣが徐々に立ち上がり，時間ｔ４でセットアップ信号ＳＴがＬレベルに変化している。そして，図５と比較すると明らかなとおり，ソース接地トランジスタＮ１のゲートに印加される入力電圧Ｖｉｎは短時間で０．５Ｖに立ち上がり，出力電圧Ｖｏｕｔも短時間で約２．１Ｖまで低下している。そして，その後は，入力電圧Ｖｉｎと出力電圧Ｖｏｕｔは安定したレベルに維持されている。さらに，入力電圧Ｖinと出力電圧Ｖoutから求められる利得は，時間ｔ１から３μsec後には既に１８ｄBと通常動作状態のレベルに達している。つまり，増幅器が受信器のＬＮＡに使用された場合は，送信から受信に切り換えるときに短時間で受信処理可能な状態になっている。
【００６１】
図１７において示されるとおり，図６と比較すると，負荷抵抗ＲＬに流れる電流ＩRLは，時間ｔ１で急激に立ち上がり，時間ｔ２では既にその振幅が６ｍＡに達している。
【００６２】
このように，第１，第２の実施の形態の増幅器では，起動時に，図９の矢印３６や図１１の矢印３８で示したフィードバック経路内のノードにゲートバイアス電圧Ｖbiasを直接印加することで，短時間で増幅器を通常動作状態にすることができる。図９の第３の実施の形態でも同様の結果になる。また，図１０の第４の実施の形態でも同様の結果になると考えられる。
【００６３】
以上のとおり，本実施の形態の増幅器は，ゲートバイアス電圧生成回路からのゲートバイアス電圧の供給を開始することで起動してから，短時間で通常動作状態に移行することができる。したがって，増幅器を通信装置の受信器に使用した場合，送信モードから受信モードへの切り替え時間を短縮できる。
【符号の説明】
【００６４】
In：入力端子                              Ｎ１：第１のトランジスタ
Ｎ２：第２のトランジスタ                  Ｏｕｔ：出力端子
ＲＬ：負荷抵抗素子                        ｆｂ：フィードバック経路
Ｒｆｂ：フィードバック抵抗                Ｃdccut：容量素子
Rbias：給電抵抗                           ３０：ゲートバイアス電圧生成回路
３２：ゲートバイアス電圧出力端子          ＳＷ１：イネーブルスイッチ
ＲＥＮ：受信イネーブル信号
【図１】
2010183473.tif 000004
【図２】
2010183473.tif 000005
【図３】
2010183473.tif 000006
【図４】
2010183473.tif 000007
【図５】
2010183473.tif 000008
【図６】
2010183473.tif 000009
【図７】
2010183473.tif 000010
【図８】
2010183473.tif 000011
【図９】
2010183473.tif 000012
【図１０】
2010183473.tif 000013
【図１１】
2010183473.tif 000014
【図１２】
2010183473.tif 000015
【図１３】
2010183473.tif 000016
【図１４】
2010183473.tif 000017
【図１５】
2010183473.tif 000018
【図１６】
2010183473.tif 000019
【図１７】
2010183473.tif 000020