(57)【要約】【課題】スイッチング用トランジスタのオフ電流を低く抑え、容量素子の大容量化を図らずとも、駆動用トランジスタの特性のばらつきに起因する、画素間における発光素子の輝度ムラを抑えることができる発光装置の提案を課題とする。【解決手段】第１のトランジスタを消去用トランジスタと兼ね、前記第１のトランジスタは飽和領域で動作させる。第１のトランジスタのゲートを消去用の走査線に接続し、第１のトランジスタは、消去用の走査線の電位により、電流を流せる状態、流せない状態に選択できる。また、第１のトランジスタと直列に、線形領域で動作する第２のトランジスタを配し、スイッチング用トランジスタを介して画素の発光、非発光の信号を伝えるビデオ信号は第２のトランジスタのゲートに入力する。【選択図】図１
2010146023.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、
第２のトランジスタと、
発光素子と、
を有する半導体装置であって、
前記発光素子と、前記第１のトランジスタと、前記第２のトランジスタとは電気的に直列に接続し、
前記第１のトランジスタは飽和領域で動作し、
前記第２のトランジスタは線形領域で動作することを特徴とする半導体装置。
【請求項２】
第１のトランジスタと、
第２のトランジスタと、
第３のトランジスタと、
発光素子と、
を有する半導体装置であって、
前記発光素子と、前記第１のトランジスタと、前記第２のトランジスタとは電気的に直列に接続し、
前記第１のトランジスタは飽和領域で動作し、
前記第２のトランジスタは線形領域で動作し、
前記第３のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのゲートと電気的に接続していることを特徴とする半導体装置。
【請求項３】
請求項１または２において、
前記第１のトランジスタと、前記第２のトランジスタは同一導電型であることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか１項において、
前記第３のトランジスタはチャネル長がチャネル幅より長く、
前記第２のトランジスタはチャネル長がチャネル幅と同じかチャネル幅より短いことを特徴とする半導体装置。
【請求項５】
請求項４において、
前記第３のトランジスタはチャネル幅に対するチャネル長の比が５以上であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流を発光素子に供給するための手段と発光素子とが、複数の各画素に備えられた発光装置に関する。
【背景技術】
【０００２】
発光素子は自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため近年、発光素子を用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。なお、本明細書において発光素子は、電流または電圧によって輝度が制御される素子を意味しており、ＯＬＥＤ（Organic Light Emitting Diode）や、ＦＥＤ（Field Emission Display）に用いられているＭＩＭ型の電子源素子（電子放出素子）等を含んでいる。
【０００３】
なお発光装置とは、パネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程における、パネルが完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。
【０００４】
発光素子の１つであるＯＬＥＤ（Organic Light Emitting Diode）は、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる電界発光材料を含む層（以下、電界発光層と記す）と、陽極層と、陰極層とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【０００５】
次に、一般的な発光装置の画素の構成とその駆動について簡単に説明する。図７に示した画素は、スイッチング用トランジスタ７００、消去用トランジスタ７０８、駆動用トランジスタ７０１と、容量素子７０２と、発光素子７０３とを有している。スイッチング用トランジスタ７００は、ゲートが第１の走査線７０５に接続されており、ソースとドレインが一方は信号線７０４に、もう一方は駆動用トランジスタ７０１のゲートに接続されている。駆動用トランジスタ７０１は、ソースが電源線７０６に接続されており、ドレインが発光素子７０３の陽極に接続されている。消去用トランジスタ７０８は、ゲートが第２の走査線７０９に接続されており、ソースが電源線７０６に、ドレインが駆動用トランジスタ７０１のゲートに接続されている。発光素子７０３の陰極は対向電極７０７に接続されている。容量素子７０２は駆動用トランジスタ７０１のゲートとソース間の電位差を保持するように設けられている。また、電源線７０６、対向電極７０７には、電源からそれぞれ所定の電圧が印加されており、互いに電位差を有している。
【０００６】
第１の走査線７０５の信号によりスイッチング用トランジスタ７００がオンになると、信号線７０４に入力されたビデオ信号が駆動用トランジスタ７０１のゲートに入力される。この入力されたビデオ信号の電位と電源線７０６の電位差が駆動用トランジスタ７０１のゲート・ソース間電圧Ｖｇｓとなり、発光素子７０３に電流が供給され、発光素子７０３が発光する。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、例えば、ポリシリコンを用いたトランジスタは、電界効果移動度が高く、オン電流が大きいので、発光装置のトランジスタとして適している。しかし、ポリシリコンを用いたトランジスタは、結晶粒界に形成される欠陥に起因して、その特性にばらつきが生じやすいといった問題点を有している。
【０００８】
図７に示した画素において、駆動用トランジスタ７０１のドレイン電流が画素毎にばらつくと、ビデオ信号の電位が同じであっても駆動用トランジスタ７０１のドレイン電流が画素間で異なり、結果的に発光素子７０３の輝度ムラが生じてしまうという問題があった。
【０００９】
ドレイン電流のばらつきを抑制する手段として、特願２００３−００８７１９号で提案した、駆動用トランジスタ７０１のＬ／Ｗ（Ｌ：チャネル長、Ｗ：チャネル幅）を大きくする方法がある。ここで、駆動用トランジスタ７０１の飽和領域におけるドレイン電流Ｉｄｓは式１で与えられる。
【００１０】
（数１）
Ｉｄｓ＝β（Ｖｇｓ−Ｖｔｈ）2／２      
【００１１】
式１から、駆動用トランジスタ７０１の飽和領域におけるドレイン電流ＩｄｓはＶｇｓの僅かな変化に対しても流れる電流に大きく影響するため、発光素子７０３が発光している期間に駆動用トランジスタ７０１のゲート・ソース間に保持した電圧Ｖｇｓが変化しないように注意する必要がある。そのためには駆動用トランジスタ７０１のゲート・ソース間に設けられた容量素子７０２の容量を大きくすることや、スイッチング用トランジスタ７００、消去用トランジスタ７０８のオフ電流を低く抑える必要がある。
【００１２】
スイッチング用トランジスタ７００、消去用トランジスタ７０８のオフ電流を低く抑えること、且つ、大きな容量を充電するためにスイッチング用トランジスタ７００、消去用トランジスタ７０８のオン電流を高くすることはトランジスタ作製プロセスにおいては難しい課題である。
【００１３】
また、スイッチング用トランジスタ７００、消去用トランジスタ７０８のスイッチングや信号線、走査線の電位の変化等に伴い、駆動用トランジスタ７０１のＶｇｓが変化してしまうという問題もある。これは、駆動用トランジスタ７０１のゲートにつく寄生容量によるものである。
【００１４】
本発明は上述した問題に鑑み、スイッチング用トランジスタ７００、消去用トランジスタ７０８のオフ電流を低く抑えたり、容量素子７０２の容量も大きくしたりしなくても、発光素子に流れる電流に影響しない。また、寄生容量による影響も受けにくい、且つ、駆動用トランジスタ７０１の特性のばらつきに起因する、画素間における発光素子７０３の輝度ムラを抑えることができる発光装置及び素子基板の提案を課題とする。
【課題を解決するための手段】
【００１５】
本発明では、駆動用トランジスタを消去用トランジスタと兼ね、前記駆動用トランジスタは飽和領域で動作させる。前記駆動用トランジスタのゲートを第２の走査線に接続し、前記駆動用トランジスタは、前記第２の走査線の電位により、電流を流せる状態、流せない状態に選択できる。また、前記駆動用トランジスタと直列に、線形領域で動作する電流制御用トランジスタを配し、スイッチング用トランジスタを介して画素の発光、非発光の信号を伝えるビデオ信号は前記電流制御用トランジスタのゲートに入力する。
【００１６】
前記電流制御用トランジスタは線形領域で動作するため前記電流制御用トランジスタのソース・ドレイン間電圧Ｖｄｓは小さく、前記電流制御用トランジスタのゲート・ソース間電圧Ｖｇｓの僅かな変動は、発光素子に流れる電流に影響しない。発光素子に流れる電流は飽和領域で動作する前記駆動用トランジスタにより決定される。前記駆動用トランジスタのゲートの電位は前記第２の走査線の電位であり、前記駆動用トランジスタのソースの電位は前記電流制御用トランジスタのドレインの電位であり、前記駆動用トランジスタのＶｇｓは発光素子が発光している期間不変である。よって、前記電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、前記スイッチング用トランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流に影響しない。また、前記電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を大いに高めることができる。
【００１７】
また、前記スイッチング用トランジスタはオフ電流を低く抑える必要がないため、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。
【発明の効果】
【００１８】
電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、スイッチング用トランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流に影響しない。また、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を大いに高めることができる。
【００１９】
また、スイッチング用トランジスタはオフ電流を低く抑える必要がないため、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態を示す図。
【図２】本発明の一実施形態を示す図。
【図３】本発明の一実施形態を示す図。
【図４】信号線駆動回路の一構成例を示す図。
【図５】本発明の上面図の一例を示す図。
【図６】本発明が適用可能な電子機器の例を示す図。
【図７】従来例を示す図。
【図８】外部回路とパネルの概要を示す図。
【図９】走査線駆動回路の一構成例を示す図。
【図１０】走査線駆動回路の一構成例を示す図。
【図１１】本発明の上面図の一例を示す図。
【図１２】本発明の断面構造の一例を示す図。
【図１３】本発明の動作タイミングの一例を示す図。
【発明を実施するための形態】
【００２１】
（実施の形態１）
図１に、本発明の発光装置が有する画素の一実施形態を示す。図１に示す画素は、発光素子１０４と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるトランジスタ（スイッチング用トランジスタ）１０１と、発光素子１０４に流れる電流値を制御する駆動用トランジスタ１０２、発光素子１０４への電流の供給を制御する電流制御用トランジスタ１０３とを有している。
さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子１０５を画素に設けても良い。
【００２２】
駆動用トランジスタ１０２及び電流制御用トランジスタ１０３は同じ極性を有する。本発明では、駆動用トランジスタ１０２を飽和領域で、電流制御用トランジスタ１０３を線形領域で動作させる。
【００２３】
また、駆動用トランジスタ１０２のＬをＷより長く、電流制御用トランジスタ１０３のＬをＷと同じか、それより短くてもよい。より望ましくは、駆動用トランジスタ１０２のＷに対するＬの比が５以上にするとよい。
【００２４】
また、駆動用トランジスタ１０２にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。
【００２５】
また、スイッチング用トランジスタ１０１はN型トランジスタを用いてもよいし、P型トランジスタを用いてもよい。
【００２６】
スイッチング用トランジスタ１０１のゲートは、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ１０１のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用トランジスタ１０３のゲートに接続されている。駆動用トランジスタ１０２のゲートは第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）に接続されている。そして駆動用トランジスタ１０２及び電流制御用トランジスタ１０３は、電源線Ｖｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用トランジスタ１０２及び電流制御用トランジスタ１０３のドレイン電流として発光素子１０４に供給されるように、電源線Ｖｉ（ｉ＝１〜ｘ）、発光素子１０４と接続されている。本実施の形態では、電流制御用トランジスタ１０３のソースが電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、駆動用トランジスタ１０２のドレインが発光素子１０４の画素電極に接続される。
【００２７】
発光素子１０４は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。図１のように、陽極が駆動用トランジスタ１０２と接続している場合、陽極が画素電極、陰極が対向電極となる。発光素子１０４の対向電極と、電源線Ｖｉ（ｉ＝１〜ｘ）のそれぞれには、発光素子１０４に順バイアス方向の電流が供給されるように、電位差が設けられている。
【００２８】
容量素子１０５が有する２つの電極は、一方は電源線Ｖｉ（ｉ＝１〜ｘ）に接続されており、もう一方は電流制御用トランジスタ１０３のゲートに接続されている。容量素子１０５はスイッチング用トランジスタ１０１が非選択状態（オフ状態）にある時、容量素子１０５の電極間の電位差を保持するために設けられている。なお図１では容量素子１０５を設ける構成を示したが、本発明はこの構成に限定されず、容量素子１０５を設けない構成にしても良い。
【００２９】
図１では駆動用トランジスタ１０２および電流制御用トランジスタ１０３をP型トランジスタとし、駆動用トランジスタ１０２のドレインと発光素子１０４の陽極とを接続した。逆に駆動用トランジスタ１０２および電流制御用トランジスタ１０３をN型トランジスタとするならば、駆動用トランジスタ１０２のソースと発光素子１０４の陰極とを接続する。この場合、発光素子１０４の陰極が画素電極、陽極が対向電極となる。
【００３０】
次に、図１に示した画素の駆動方法について説明する。図１に示す画素は、その動作を書き込み期間、点灯期間および非点灯期間とに分けて説明することができる。
【００３１】
まず書き込み期間において第１の走査線Ｇａｊ（ｊ＝１〜ｙ）が選択されると、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ１０１がオンになる。そして、信号線Ｓ１〜Ｓｘに入力されたビデオ信号が、スイッチング用トランジスタ１０１を介して電流制御用トランジスタ１０３のゲートに入力される。同時に、ビデオ信号の電位は容量素子１０５によって保持される。
【００３２】
点灯期間では第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）が選択され、第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）にゲートが接続されている駆動用トランジスタ１０２がオンになる。このとき容量素子１０５によって保持されたビデオ信号の電位により、電流制御用トランジスタ１０３がオンになる場合は、電源線Ｖｉ（ｉ＝１〜ｘ）
を介して電流が発光素子１０４に供給される。このとき電流制御用トランジスタ１０３は線形領域で動作しているため、発光素子１０４に流れる電流は、飽和領域で動作する駆動用トランジスタ１０２と発光素子１０４の電圧電流特性によって決まる。そして発光素子１０４は、供給される電流に見合った高さの輝度で発光する。
【００３３】
また容量素子１０５によって保持されたビデオ信号の電位によって電流制御用トランジスタ１０３がオフになる場合は、発光素子１０４への電流の供給は行なわれず、発光素子１０４は発光しない。
【００３４】
非点灯期間では、第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）により、駆動用トランジスタ１０２はオフとする。これにより、発光素子１０４への電流の供給は行なわれない。
【００３５】
なお、書き込み期間において、第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）を選択しても、非選択としてもよい。
【００３６】
次に、横方向に隣り合って配置された画素を、一度に点灯・非点灯させる線順次方式において、赤色、青色、緑色に発光する発光素子を組み合わせてカラー表示を行う場合を説明する。カラー表示を行う場合、色ごとに発光素子に使われる材料を変えたり、カラーフィルターを通して発光素子を点灯させるなどの方法がある。このとき、各発光素子に同じ大きさの電流を流しても、発光素子の材料の違いや、カラーフィルターの透過率の違いなどから、正しくカラーが表示できない場合がある。
【００３７】
例えば、画素内の駆動用トランジスタのＬ及びＷのサイズを変更することで、色ごとに発光輝度が異なる発光素子を設けることができる。
【００３８】
また、画素内の駆動用トランジスタの閾値電圧を変更することで、色ごとに発光輝度が異なる発光素子を設けることができる。
【００３９】
図２に示すような画素配置の接続について説明する。赤の画素２０１、緑の画素２０２、青の画素２０３において、各画素内のスイッチング用トランジスタのゲートが第１の走査線Ｇａｊ（ｊ＝１〜ｙ）に、駆動用トランジスタのゲートが第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）に接続をしている。各画素内のスイッチング用トランジスタのソースとドレインは、一方が、赤の画素２０１では信号線Ｓｒｉ（ｉ＝１〜ｘ）に、緑の画素２０２では信号線Ｓｇｉ（ｉ＝１〜ｘ）に、青の画素２０３では信号線Ｓｂｉ（ｉ＝１〜ｘ）に、もう一方が各画素内の電流制御用トランジスタのゲートに接続されている。各画素内の電流制御用トランジスタのソースは、赤の画素２０１では電源線Ｖｒｉ（ｉ＝１〜ｘ）、緑の画素２０２では電源線Ｖｇｉ（ｉ＝１〜ｘ）、青の画素２０３では電源線Ｖｂｉ（ｉ＝１〜ｘ）に接続しており、色ごとに電源線を分けることで、各画素内の駆動トランジスタのソース・ゲート間電圧Ｖｇｓを変えることができる。これにより、色ごとに発光素子に流れる電流値を変えることが可能である。
【００４０】
図３に示すような画素配置の接続について説明する。赤の画素３０１、緑の画素３０２、青の画素３０３において、各画素内のスイッチング用トランジスタのゲートが第１の走査線Ｇａｊ（ｊ＝１〜ｙ）に、電流制御用トランジスタのソースが電源線Ｖｉ（ｉ＝１〜ｘ）に接続をしている。各画素内のスイッチング用トランジスタのソースとドレインは、一方が、赤の画素３０１では信号線Ｓｒｉ（ｉ＝１〜ｘ）に、緑の画素３０２では信号線Ｓｇｉ（ｉ＝１〜ｘ）に、青の画素３０３では信号線Ｓｂｉ（ｉ＝１〜ｘ）に、もう一方が各画素内の電流制御用トランジスタのゲートに接続されている。各画素内の駆動用トランジスタのゲートは、赤の画素３０１では第２の走査線Ｇｅｒｊ（ｊ＝１〜ｙ）、緑の画素３０２では第３の走査線Ｇｅｇｊ（ｊ＝１〜ｙ）、青の画素２０３では第４の走査線Ｇｅｂｊ（ｊ＝１〜ｙ）に接続しており、色ごとに駆動用トランジスタのゲートが接続される走査線を分けることで、各画素内の駆動トランジスタのソース・ゲート間電圧Ｖｇｓを変えることができる。これにより、色ごとに発光素子に流れる電流値を変えることが可能である。
【００４１】
なお素子基板は、本発明の発光装置を作製する過程における、発光素子が形成される前の一形態に相当する。
【００４２】
本発明の発光装置において用いられるトランジスタは、単結晶シリコンを用いて形成されたトランジスタであっても良いし、ＳＯＩを用いたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。
【００４３】
上記構成により、電流制御用トランジスタ１０３は線形領域で動作するため電流制御用トランジスタ１０３のソース・ドレイン間電圧Ｖｄｓは小さく、電流制御用トランジスタ１０３のゲート・ソース間電圧Ｖｇｓの僅かな変動は、発光素子１０４に流れる電流に影響しない。発光素子１０４に流れる電流は飽和領域で動作する駆動用トランジスタ１０２により決定される。駆動用トランジスタ１０２のゲートの電位は第２の走査線の電位であり、駆動用トランジスタ１０２のソースの電位は電流制御用トランジスタ１０３のドレインの電位であり、駆動用トランジスタ１０２のＶｇｓは発光素子１０４が発光している期間不変である。よって、電流制御用トランジスタ１０３のゲート・ソース間に設けられた容量素子１０５の容量を大きくしたり、スイッチング用トランジスタ１０１のオフ電流を低く抑えたりしなくても、発光素子１０４に流れる電流に影響しない。また、電流制御用トランジスタ１０３のゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を大いに高めることができる。
【００４４】
また、スイッチング用トランジスタ１０１はオフ電流を低く抑える必要がないため、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。
【００４５】
以下に、本発明の実施例について記載する。
【実施例１】
【００４６】
アクティブマトリクス型表示装置に本発明の画素構成が使用される場合、その構成と駆動について説明する。
【００４７】
図８に外部回路のブロック図とパネルの概略図を示す。
【００４８】
図８に示すように、アクティブマトリクス型表示装置は外部回路８００４及びパネル８０１０を有する。外部回路８００４はＡ／Ｄ変換部８００１、電源部８００２及び信号生成部８００３を有する。Ａ／Ｄ変換部８００１はアナログ信号で入力された映像データ信号をデジタル信号（ビデオ信号）に変換し、信号線駆動回路８００６へ供給する。電源部８００２はバッテリーやコンセントより供給された電源から、それぞれ所望の電圧値の電源を生成し、信号線駆動回路８００６、第１の走査線駆動回路８００７、第２の走査信号線駆動回路８０１２、ＯＬＥＤ素子８０１１、信号生成部８００３等に供給する。信号生成部８００３には、電源、映像信号及び同期信号等が入力され、各種信号の変換を行う他、信号線駆動回路８００６、第１の走査線駆動回路８００７及び第２の走査線駆動回路８０１２を駆動するためのクロック信号等を生成する。
【００４９】
外部回路８００４からの信号及び電源はＦＰＣを通し、パネル８０１０内のＦＰＣ接続部８００５から内部回路等に入力される。
【００５０】
また、パネル８０１０は基板８００８上に、ＦＰＣ接続部８００５、内部回路が配置され、また、ＯＬＥＤ素子８０１１を有する。内部回路は信号線駆動回路８００６、第１の走査線駆動回路８００７、第２の走査線駆動回路８０１２及び画素部８００９を有する。前記画素部８００９に本発明の実施形態に挙げたいずれかの画素構成を採用することができる。
【００５１】
基板中央には画素部８００９が配置され、その周辺には、信号線駆動回路８００６、第１の走査線駆動回路８００７及び第２の走査線駆動回路８０１２が配置されている。ＯＬＥＤ素子８０１１及び、前記発光素子の対向電極は画素部８００９全体面に形成されている。
【００５２】
動作について、図９及び図４を用い説明する。図９に第１の走査線駆動回路８００７のブロック図を、図４に信号線駆動回路８００６のブロック図を示す。
【００５３】
第１の走査線駆動回路８００７及び第２の走査線駆動回路８０１２はＤ−フリップフロップ９００１を複数段用いてなるシフトレジスタ９００２、レベルシフタ９００３及びバッファ９００４等を有する。
【００５４】
入力される信号はクロック信号線（Ｇ−ＣＫ）、反転クロック信号線（Ｇ−ＣＫＢ）及びスタートパルス（Ｇ−ＳＰ）とする。なお、第２の走査線駆動回路８０１２の構成は第１の走査線駆動回路８００７と同様とするが、前記スタートパルス（Ｇ−ＳＰ）のタイミング及びパルス幅はそれぞれ異なる。
【００５５】
また、信号線駆動回路８００６はＤ−フリップフロップ４００１を複数段用いてなるシフトレジスタ４００２、データラッチ回路４００３、ラッチ回路４００４、レベルシフタ４００５及びバッファ４００６等を有する。
【００５６】
入力される信号はクロック信号線（Ｓ−ＣＫ）、反転クロック信号線（Ｓ−ＣＫＢ）、スタートパルス（Ｓ−ＳＰ）、ビデオ信号（ＤＡＴＡ）及びラッチパルス（ＬａｔｃｈＰｕｌｓｅ）とする。
【００５７】
まず、クロック信号、反転クロック信号及びスタートパルスのタイミングに従って、第１の走査信号線駆動回路８００７のシフトレジスタ９００２より、順次サンプリングパルスが出力され、走査線Ｇ１〜Ｇｍが順に選択される。
【００５８】
次に、クロック信号、反転クロック信号及びスタートパルスのタイミングに従って、シフトレジスタ４００２より、順次サンプリングパルスが出力される。サンプリングパルスはデータラッチ回路４００３へ入力され、そのタイミングで、ビデオ信号を取り込み、保持する。この動作が一列目から順に行われる。
【００５９】
最終段のデータラッチ回路４００３においてビデオ信号の保持が完了すると、水平帰線期間中にラッチパルスが入力され、データラッチ回路４００３において保持されているビデオ信号は一斉にラッチ回路４００４へと転送される。その後、レベルシフタ４００５においてレベルシフトされ、バッファ４００６において整形された後、信号線Ｓ１からＳｎへ一斉に出力される。その際、走査線駆動回路８００７によって選択された第１の走査線の画素へ、Ｈレベル、Ｌレベルが入力され、ＯＬＥＤ素子８０１１の発光、非発光を制御する。
【００６０】
このとき、ＯＬＥＤ素子８０１１の発光期間においては、第２の走査線駆動回路８０１２からそれぞれの第２の走査線へ駆動用トランジスタがオンする電位が出力される。また、所望の発光期間が終了し、非発光期間に移ると、前記駆動用トランジスタがオフする電位が出力される。
【００６１】
本実施例にて示したアクティブマトリクス型表示装置はパネル８０１０と外部回路８００４が独立されているが、これらを同一基板上に一体形成して作製してもよい。また、表示装置は例として、ＯＬＥＤを使用したものとしたが、ＯＬＥＤ以外の発光素子を利用した発光装置でもよい。また、信号線駆動回路８００６内にレベルシフタ４００５及びバッファ４００６が無くてもよいし、第１の走査線駆動回路８００７及び第２の走査線駆動回路８０１２内にレベルシフタ９００３及びバッファ９００４が無くてもよい。
【実施例２】
【００６２】
本実施例では、実施形態の図３において説明した、駆動トランジスタのゲート電極に印加される電圧を赤色、緑色、青色の画素ごとに分けることで、ホワイトバランス調節する方法を採用した場合の、第２の走査線駆動回路の一実施例について説明する。図１０に本実施例の第２の走査線駆動回路のブロック図を、図３に本実施例の画素を示す。
【００６３】
第２の走査線駆動回路８０１２はＤ−フリップフロップ１００１を複数段用いてなるシフトレジスタ１００２、レベルシフタ１００３及びバッファ１００４等を有する。
【００６４】
入力される信号はクロック信号線（Ｇ−ＣＫ）、反転クロック信号線（Ｇ−ＣＫＢ）及びスタートパルス（Ｇ−ＳＰ）とする。
【００６５】
また、走査線Ｇｅｒｊ（ｊ＝１〜ｙ）、Ｇｅｇｊ（ｊ＝１〜ｙ）、Ｇｅｂｊ（ｊ＝１〜ｙ）ごとに接続されるバッファ１００４の電源線を分ける。具体的には前記走査線Ｇｅｒｊに接続されるバッファには電源線Ｒを接続し、前記走査線Ｇｅｇｊに接続されるバッファには電源線Ｇを接続し、前記走査線Ｇｅｂｊに接続されるバッファには電源線Ｂを接続する。また、バッファ１００４を設けない場合は、レベルシフタ１００３の電源線を走査線Ｇｅｒｊ、Ｇｅｇｊ、Ｇｅｂｊごとに分けてもよい。
【００６６】
また赤の画素３０１の消去には走査線Ｇｅｒｊ（ｊ＝１〜ｙ）を、緑の画素３０２の消去にはＧｅｇｊ（ｊ＝１〜ｙ）を、青の画素３０３の消去にはＧｅｂｊ（ｊ＝１〜ｙ）を用いる。
【実施例３】
【００６７】
本実施例では、図１に示した画素の、上面図の一実施例について説明する。図５に本実施例の画素の上面図を示す。
【００６８】
５００１は信号線、５００２は電源線に相当し、５００４は第１の走査線、５００３は第２の走査線に相当する。本実施例では、信号線５００１と電源線５００２は同じ導電膜で形成し、第１の走査線５００４と第２の走査線５００３は同じ導電膜で形成する。また５００５はスイッチング用トランジスタであり、第１の走査線５００４の一部がそのゲート電極として機能する。また、５００７は駆動用トランジスタであり、第２の走査線５００３の一部がそのゲート電極として機能する。５００８は電流制御用トランジスタに相当する。駆動用トランジスタ５００７は、そのＬ／Ｗが電流制御用トランジスタ５００８よりも大きくなるように、活性層が曲がりくねっている。５００９は画素電極に相当し、電界発光層や陰極（共に図示せず）と重なる領域（発光エリア）５０１０において発光する。
【００６９】
なお本発明の上面図は本の一実施例であり、本発明はこれに限定されないことは言うまでもない。
【実施例４】
【００７０】
本実施例では、図１に示した画素の、図５とは異なる上面図の一実施例について説明する。図１１に本実施例の画素の上面図を示す。
【００７１】
１１００１は信号線、１１００２は電源線に相当し、１１００４は第１の走査線、１１００３は第２の走査線に相当する。本実施例では、信号線１１００１と電源線１１００２は同じ導電膜で形成し、第１の走査線１１００４と第２の走査線１１００３は同じ導電膜で形成する。また１１００５はスイッチング用トランジスタであり、第１の走査線１１００４の一部がそのゲート電極として機能する。また、１１００７は駆動用トランジスタであり、第２の走査線１１００３の一部がそのゲート電極として機能する。１１００８は電流制御用トランジスタに相当する。駆動用トランジスタ１１００７は、そのＬ／Ｗが電流制御用トランジスタ１１００８よりも大きくなるように、活性層が曲がりくねっている。１１００９は画素電極に相当し、電界発光層や陰極（共に図示せず）と重なる領域（発光エリア）１１０１０において発光する。
【００７２】
なお本発明の上面図は本の一実施例であり、本発明はこれに限定されないことは言うまでもない。
【実施例５】
【００７３】
本実施例では、画素の断面構造について説明する。
【００７４】
図１２（Ａ）に、駆動用トランジスタ１２２１がP型で、発光素子１２２２から発せられる光が陽極１２２３側に抜ける場合の、画素の断面図を示す。図１２（Ａ）では、発光素子１２２２の陽極１２２３と駆動用トランジスタ１２２１が電気的に接続されており、陽極１２２３上に電界発光層１２２４、陰極１２２５が順に積層されている。陰極１２２５は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして電界発光層１２２４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陽極１２２３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極１２２３は光を透過する透明導電膜を用いて形成し、例えばＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。
【００７５】
陽極１２２３と、電界発光層１２２４と、陰極１２２５とが重なっている部分が発光素子１２２２に相当する。図１２（Ａ）に示した画素の場合、発光素子１２２２から発せられる光は、白抜きの矢印で示すように陽極１２２３側に抜ける。
【００７６】
図１２（Ｂ）に、駆動用トランジスタ１２０１がN型で、発光素子１２０２から発せられる光が陽極１２０５側に抜ける場合の、画素の断面図を示す。図１２（Ｂ）では、発光素子１２０２の陰極１２０３と駆動用トランジスタ１２０１が電気的に接続されており、陰極１２０３上に電界発光層１２０４、陽極１２０５が順に積層されている。陰極１２０３は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして電界発光層１２０４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極１２０３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極１２０５は光を透過する透明導電膜を用いて形成し、例えばＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。
【００７７】
陰極１２０３と、電界発光層１２０４と、陽極１２０５とが重なっている部分が発光素子１２０２に相当する。図１２（Ｂ）に示した画素の場合、発光素子１２０２から発せられる光は、白抜きの矢印で示すように陽極１２０５側に抜ける。
【００７８】
なお本実施例では、駆動用トランジスタと発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されている構成であってもよい。
【実施例６】
【００７９】
本発明の画素構成を用いた駆動タイミングの一例を、図１３を用いて説明する。
【００８０】
図１３はデジタル時間階調方式を用い、４ビット階調を表現する場合の例である。データ保持期間Ｔｓ１〜Ｔｓ４は、その長さの比をＴｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４＝２3：２2：２1：２0＝８：４：２：１としている。
【００８１】
動作について説明する。まず、書き込み期間Tｂ1において、１行目から順に第１の走査線が選択され、スイッチング用トランジスタがオンする。次に、信号線よりビデオ信号が各画素に入力され、その電位によって各画素の発光、非発光が制御される。ビデオ信号の書き込みが完了した行においては、直ちにデータ保持期間Ts1へと移る。同じ動作が、最終行まで行われ、期間Ta1が終了する。このときデータ保持期間Tｓ1が終了した行から順に期間Tｂ2へ移る。
【００８２】
ここで、書き込み期間よりも短いデータ保持期間を有するサブフレーム期間(ここではＳＦ４が該当する)においては、データ保持期間の終了後、直ちに次の書き込み期間が開始しないよう、消去期間２１０２を設ける。消去期間において、発光素子は、強制的に非発光状態とされる。
【００８３】
ここでは４ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。また、発光の順番はTs１〜Ts４である必要はなく、ランダムでもよいし、複数に分割して発光をしてもよい。
【実施例７】
【００８４】
本発明の表示装置は様々な電子機器の表示部に用いることができる。特に低消費電力が要求されるモバイル機器には本発明の表示装置を用いることが望ましい。
【００８５】
具体的に前記電子機器として、携帯情報端末（携帯電話、モバイルコンピュータ、携帯型ゲーム機または電子書籍等）、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、表示ディスプレイ、ナビゲーションシステム等が挙げられる。これら電子機器の具体例を図６に示す。
【００８６】
図６（Ａ）表示ディスプレイであり、筐体６００１、音声出力部６００２、表示部６００３等を含む。本発明の表示装置は表示部６００３に用いることができる。表示装置は、パソコン用、ＴＶ放送受信用、広告表示用など全ての情報表示装置が含まれる。
【００８７】
図６（Ｂ）はモバイルコンピュータであり、本体６１０１、スタイラス６１０２、表示部６１０３、操作ボタン６１０４、外部インターフェイス６１０５等を含む。本発明の表示装置は表示部６１０３に用いることができる。
【００８８】
図６（Ｃ）はゲーム機であり、本体６２０１、表示部６２０２、操作ボタン６２０３等を含む。本発明の表示装置は表示部６２０２に用いることができる。
【００８９】
図６（Ｄ）は携帯電話であり、本体６３０１、音声出力部６３０２、音声入力部６３０３、表示部６３０４、操作スイッチ６３０５、アンテナ６３０６等を含む。本発明の表示装置は表示部６３０４に用いることができる。
【００９０】
以上のように、本発明の表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【図１】
2010146023.tif 000003
【図２】
2010146023.tif 000004
【図３】
2010146023.tif 000005
【図４】
2010146023.tif 000006
【図５】
2010146023.tif 000007
【図６】
2010146023.tif 000008
【図７】
2010146023.tif 000009
【図８】
2010146023.tif 000010
【図９】
2010146023.tif 000011
【図１０】
2010146023.tif 000012
【図１１】
2010146023.tif 000013
【図１２】
2010146023.tif 000014
【図１３】
2010146023.tif 000015