【手続補正書】
【提出日】平成16年10月28日(2004.10.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体集積回路装置の設計レイアウトに対するデザインルールを決定するためのデザインルール作成方法であって、
規定されたデザインルールを満たすようにして半導体集積回路装置の設計レイアウトのコンパクションを行う工程と、
コンパクション工程によってコンパクションされた設計レイアウトに基づいて、半導体集積回路装置が形成されるウエハ上におけるパターンの仕上がり形状を予測する工程と、
予測工程によって予測された仕上がり形状とコンパクション工程によってコンパクションされた設計レイアウトとを比較する工程と、
比較工程によって得られた評価結果が予め与えられた基準を満たすか否かを判断する工程と、
前記評価結果が予め与えられた基準を満たしていないと判断された場合にデザインルールを変更する工程と、
変更されたデザインルールを前記コンパクション工程における新たなデザインルールとして規定する工程と、
を有することを特徴とするデザインルール作成方法。
【請求項２】
前記仕上がり形状を予測する工程は、前記コンパクション工程によってコンパクションされた設計レイアウトのデータをフォトリソグラフィ用マスクデータ又は電子ビームリソグラフィ用データに変換したデータを用いて行われる
ことを特徴とする請求項１に記載のデザインルール作成方法。
【請求項３】
前記仕上がり形状を予測する工程は、ウエハ表面の露光状態を算出するための予測モデル、レジスト現像後の仕上がり形状を算出するための予測モデル又はウエハ加工後の仕上がり形状を算出するための予測モデルの少なくとも一つの予測モデルを用いて行われる
ことを特徴とする請求項１に記載のデザインルール作成方法。
【請求項４】
前記デザインルールは、半導体集積回路装置の異なる層に含まれるパターン間の距離を規定するものである
ことを特徴とする請求項１に記載のデザインルール作成方法。
【請求項５】
半導体集積回路装置の設計レイアウトに対するデザインルールを決定するためのデザインルール作成システムであって、
規定されたデザインルールを満たすようにして半導体集積回路装置の設計レイアウトのコンパクションを行うコンパクション手段と、
前記コンパクション手段によってコンパクションされた設計レイアウトに基づいて、半導体集積回路装置が形成されるウエハ上におけるパターンの仕上がり形状を予測する予測手段と、
前記予測手段によって予測された仕上がり形状と前記コンパクション手段によってコンパクションされた設計レイアウトとを比較する比較手段と、
前記比較手段によって得られた評価結果が予め与えられた基準を満たすか否かを判断する判断手段と、
前記判断手段によって前記評価結果が予め与えられた基準を満たしていないと判断された場合にデザインルールを変更する変更手段と、
前記変更手段によって変更されたデザインルールを前記コンパクション手段における新たなデザインルールとして規定する手段と、
を有することを特徴とするデザインルール作成システム。
【請求項６】
前記予測手段による仕上がり形状の予測は、前記コンパクション手段によってコンパクションされた設計レイアウトのデータをフォトリソグラフィ用マスクデータ又は電子ビームリソグラフィ用データに変換したデータを用いて行われる
ことを特徴とする請求項５に記載のデザインルール作成システム。
【請求項７】
前記予測手段による仕上がり形状の予測は、ウエハ表面の露光状態を算出するための予測モデル、レジスト現像後の仕上がり形状を算出するための予測モデル又はウエハ加工後の仕上がり形状を算出するための予測モデルの少なくとも一つの予測モデルを用いて行われる
ことを特徴とする請求項５に記載のデザインルール作成システム。
【請求項８】
前記デザインルールは、半導体集積回路装置の異なる層に含まれるパターン間の距離を規定するものである
ことを特徴とする請求項５に記載のデザインルール作成システム。
【請求項９】
請求項１乃至４のいずれかに記載のデザインルール作成方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項１０】
規定されたデザインルールを満たすようにして半導体集積回路装置の設計レイアウトのコンパクションを行う工程と、
コンパクション工程によってコンパクションされた設計レイアウトに基づいて、半導体集積回路装置が形成されるウエハ上におけるパターンの仕上がり形状を予測する工程と、
予測工程によって予測された仕上がり形状とコンパクション工程によってコンパクションされた設計レイアウトとを比較する工程と、
比較工程によって得られた評価結果が予め与えられた基準を満たすか否かを判断する工程と、
前記評価結果が予め与えられた基準を満たしていないと判断された場合にデザインルールを変更する工程と、
を有することを特徴とする半導体集積回路装置の設計方法。
【請求項１１】
前記仕上がり形状を予測する工程は、前記コンパクション工程によってコンパクションされた設計レイアウトのデータをフォトリソグラフィ用マスクデータ又は電子ビームリソグラフィ用データに変換したデータを用いて行われる
ことを特徴とする請求項１０に記載の半導体集積回路装置の設計方法。
【請求項１２】
前記仕上がり形状を予測する工程は、ウエハ表面の露光状態を算出するための予測モデル、レジスト現像後の仕上がり形状を算出するための予測モデル又はウエハ加工後の仕上がり形状を算出するための予測モデルの少なくとも一つの予測モデルを用いて行われる
ことを特徴とする請求項１０に記載の半導体集積回路装置の設計方法。
【請求項１３】
前記デザインルールは、半導体集積回路装置の異なる層に含まれるパターン間の距離を規定するものである
ことを特徴とする請求項１０に記載の半導体集積回路装置の設計方法。
【請求項１４】
請求項１又は１０の方法によって得られたデザインルールを用いて設計されたレイアウトパターンを有することを特徴とする半導体集積回路装置用のレイアウト。
【請求項１５】
前記レイアウトパターンにはスタンダードセルパターンが含まれる
ことを特徴とする請求項１４に記載の半導体集積回路装置用のレイアウト。
【請求項１６】
前記レイアウトパターンにはＰ＆Ｒ用のパターンが含まれる
ことを特徴とする請求項１４に記載の半導体集積回路装置用のレイアウト。
【請求項１７】
前記デザインルールは、半導体集積回路装置の異なる層に含まれるパターン間の距離を規定するものである
ことを特徴とする請求項１４に記載の半導体集積回路装置用のレイアウト。
【請求項１８】
規定されたデザインルールを満たすようにして半導体集積回路装置の設計レイアウトのコンパクションを行う工程と、
コンパクション工程によってコンパクションされた設計レイアウトに基づいて、半導体集積回路装置が形成されるウエハ上におけるパターンの仕上がり形状を予測する工程と、
予測工程によって予測された仕上がり形状とコンパクション工程によってコンパクションされた設計レイアウトとを比較する工程と、
比較工程によって得られた評価結果が予め与えられた基準を満たすか否かを判断する工程と、
前記評価結果が予め与えられた基準を満たしていないと判断された場合にデザインルールを変更する工程と、
前記評価結果が予め与えられた基準を満たしていると判断された場合に、その時点で規定されているデザインルールを最終的なデザインルールとして決定する工程と、
前記決定された最終的なデザインルールを用いて半導体集積回路装置のレイアウトパターンを設計する工程と、
を有することを特徴とする半導体集積回路装置のレイアウト設計方法。
【請求項１９】
前記仕上がり形状を予測する工程は、前記コンパクション工程によってコンパクションされた設計レイアウトのデータをフォトリソグラフィ用マスクデータ又は電子ビームリソグラフィ用データに変換したデータを用いて行われる
ことを特徴とする請求項１８に記載の半導体集積回路装置のレイアウト設計方法。
【請求項２０】
前記仕上がり形状を予測する工程は、ウエハ表面の露光状態を算出するための予測モデル、レジスト現像後の仕上がり形状を算出するための予測モデル又はウエハ加工後の仕上がり形状を算出するための予測モデルの少なくとも一つの予測モデルを用いて行われる
ことを特徴とする請求項１８に記載の半導体集積回路装置のレイアウト設計方法。
【請求項２１】
前記レイアウトパターンにはスタンダードセルパターンが含まれる
ことを特徴とする請求項１８に記載の半導体集積回路装置のレイアウト設計方法。
【請求項２２】
前記レイアウトパターンにはＰ＆Ｒ用のパターンが含まれる
ことを特徴とする請求項１８に記載の半導体集積回路装置のレイアウト設計方法。
【請求項２３】
前記デザインルールは、半導体集積回路装置の異なる層に含まれるパターン間の距離を規定するものである
ことを特徴とする請求項１８に記載の半導体集積回路装置のレイアウト設計方法。
【請求項２４】
請求項１８に記載のレイアウト設計方法によって設計されたレイアウトパターンに対応したパターンをフォトレジストに転写する工程を有することを特徴とする半導体装置の製造方法。
【請求項２５】
前記デザインルールは、半導体集積回路装置の異なる層に含まれるパターン間の距離を規定するものである
ことを特徴とする請求項２４に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置におけるデザインルール作成方法等に関する。