【手続補正書】
【提出日】平成17年2月8日(2005.2.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
電気回路を構成するために前記半導体基板の上に形成される回路素子と、
前記半導体基板の上に形成されて、電気的に前記回路素子に接続している配線層と、
開口部を有すると共に、前記電気回路を覆うために形成される有機絶縁膜と、
前記有機絶縁膜上に形成されて、前記開口部を介して前記配線層に電気的に接続している導電層と、
前記導電層を介して前記配線層へ接続されたバンプ電極と、を有し、
前記電気回路は、所定電圧の内部電源を発生するために前記半導体基板全体に分散配置された複数のリミッタ回路を含み、
前記リミッタ回路の各々は、前記バンプ電極を介して外部から取り込まれた電源の電圧レベルを低下させるために作動するトランジスタを含み、
少なくとも、前記トランジスタの一部は、電源の取り込みに使用される前記バンプ電極の形成領域の下に位置するように形成された半導体集積回路装置。
【請求項２】
前記リミッタ回路は、前記内部電源の電圧レベルを検出する電圧検出回路と、
所定の基準電圧と前記電圧検出回路によって検出された電圧とを比較して、その比較結果に応答して前記トランジスタのコンダクタンスを制御する比較回路とを含む請求項１記載の半導体集積回路装置。
【請求項３】
前記トランジスタは、互い接続されることによってトランジスタ群を形成する複数のｐチャンネル型ＭＯＳトランジスタによって形成され、
前記ＭＯＳトランジスタの少なくとも一部が前記バンプ電極の形成領域の下に位置する請求項２記載の半導体集積回路装置。
【請求項４】
前記リミッタ回路によって生成された内部電源を供給するための内部電源供給経路と、
アレイ状に配置された複数のメモリセルと、
前記複数のメモリセルの中の一組のメモリセルを選択するための複数のワード線とを含み、
前記内部電源供給経路は、前記ワード線と共通の配線層により形成されていて、互いに隣接する前記ワード線の間に配置された複数のワード線間電源配線と、
前記ワード線間電源配線と異なる配線層により形成され、前記ワード線間電源配線を横切るように配置されていて、電気的に前記ワード線間電源配線に接続している複数のワード線上層配線とを含む、請求項３記載の半導体集積回路装置。
【請求項５】
前記導電層は内部電源配線を含み、前記内部電源配線は前記バンプ電極の形成領域を囲むように形成された請求項３記載の半導体集積回路装置。
【請求項６】
前記導電層はアドレス信号を伝達するためのアドレス信号配線と、低電位側電源を供給するための低電位側電源配線と、を含み、
前記アドレス信号配線はその近傍に配置された前記低電位側電源配線によってシールドされている請求項３記載の半導体集積回路装置。
【請求項７】
前記導電層は、前記バンプ電極の形成領域を囲むように形成された内部電源配線と、
アドレス信号を伝達するためのアドレス信号配線と、
低電位側電源を供給するための低電位側電源配線と、を含み、
前記アドレス信号配線は、その近傍に配置され前記低電位電源配線によってシールドされている請求項３記載の半導体集積回路装置。
【請求項８】
前記導電層は、クロック信号を前記電気回路に伝達可能なクロック信号伝達ラインを含む請求項３記載の半導体集積回路装置。
【請求項９】
前記導電層は、クロック信号を前記電気回路に伝達可能なクロック配線と、
前記バンプ電極の形成領域を囲むようにリング状に形成された内部電源配線と、
アドレス信号を伝達するためのアドレス信号配線と、
低電位側電源を供給するための低電位側電源配線と、を含み、
前記アドレス信号配線は、その近傍に配置された前記低電位側電源配線によってシールドされている請求項３記載の半導体集積回路装置。
【請求項１０】
前記基準電圧を発生する基準電圧発生回路を備え、前記基準電圧発生回路は前記複数のリミッタ回路に共有される請求項２記載の半導体集積回路装置。
【請求項１１】
前記リミッタ回路によって生成された内部電源を供給するための内部電源供給経路と、
アレイ状に配置された複数のメモリセルと、
前記複数のメモリセルの中の一組のメモリセルを選択するための複数のワード線とを含み、
前記内部電源供給経路は、前記ワード線と共通の配線層により形成されていて、互いに隣接する前記ワード線の間に配置された複数のワード線間電源配線と、
前記ワード線間電源配線と異なる配線層により形成され、前記ワード線間電源配線を横切るように配置されていて、電気的に前記ワード線間電源配線に接続している複数のワード線上層配線とを含む、請求項１０記載の半導体集積回路装置。
【請求項１２】
前記導電層は内部電源配線を含み、前記内部電源配線は前記バンプ電極の形成領域を囲むように形成された請求項１０記載の半導体集積回路装置。
【請求項１３】
前記導電層はアドレス信号を伝達するためのアドレス信号配線と、低電位側電源を供給するための低電位側電源配線と、を含み、
前記アドレス信号配線はその近傍に配置された前記低電位側電源配線によってシールドされている請求項１０記載の半導体集積回路装置。
【請求項１４】
前記導電層は、前記バンプ電極の形成領域を囲むように形成された内部電源配線と、
アドレス信号を伝達するためのアドレス信号配線と、
低電位側電源を供給するための低電位側電源配線と、を含み、
前記アドレス信号配線は、その近傍に配置され前記低電位電源配線によってシールドされている請求項１０記載の半導体集積回路装置。
【請求項１５】
前記導電層は、クロック信号を前記電気回路に伝達可能なクロック信号伝達ラインを含む請求項１０記載の半導体集積回路装置。
【請求項１６】
前記導電層は、クロック信号を前記電気回路に伝達可能なクロック配線と、
前記バンプ電極の形成領域を囲むようにリング状に形成された内部電源配線と、
アドレス信号を伝達するためのアドレス信号配線と、
低電位側電源を供給するための低電位側電源配線と、を含み、
前記アドレス信号配線は、その近傍に配置された前記低電位側電源配線によってシールドされている請求項１０記載の半導体集積回路装置。
【請求項１７】
前記リミッタ回路によって生成された内部電源を各部に供給するための内部電源供給経路と、
アレイ状に配置された複数のメモリセルと、
前記複数のメモリセルの中の一組のメモリセルを選択するための複数のワード線とを含み、
前記内部電源供給経路は、前記ワード線と共通の配線層により形成されていて、互いに隣接する前記ワード線の間に配置された複数のワード線間電源配線と、
前記ワード線間電源配線と異なる配線層により形成され、前記ワード線間電源配線を横切るように配置されていて、電気的に前記ワード線間電源配線に接続している複数のワード線上層配線とを含む、請求項２記載の半導体集積回路装置。
【請求項１８】
前記導電層は内部電源配線を含み、前記内部電源配線は前記バンプ電極の形成領域を囲むように形成された請求項２記載の半導体集積回路装置。
【請求項１９】
前記導電層はアドレス信号を伝達するためのアドレス信号配線と、低電位側電源を供給するための低電位側電源配線と、を含み、
前記アドレス信号配線はその近傍に配置された前記低電位側電源配線によってシールドされている請求項２記載の半導体集積回路装置。
【請求項２０】
前記導電層は、前記バンプ電極の形成領域を囲むように形成された内部電源配線と、
アドレス信号を伝達するためのアドレス信号配線と、
低電位側電源を供給するための低電位側電源配線と、を含み、
前記アドレス信号配線は、その近傍に配置され前記低電位電源配線によってシールドされている請求項２記載の半導体集積回路装置。
【請求項２１】
前記導電層は、クロック信号を前記電気回路に伝達可能なクロック信号伝達ラインを含む請求項２記載の半導体集積回路装置。
【請求項２２】
前記導電層は、クロック信号を前記電気回路に伝達可能なクロック配線と、
前記バンプ電極の形成領域を囲むようにリング状に形成された内部電源配線と、
アドレス信号を伝達するためのアドレス信号配線と、
低電位側電源を供給するための低電位側電源配線と、を含み、
前記アドレス信号配線は、その近傍に配置された前記低電位側電源配線によってシールドされている請求項２記載の半導体集積回路装置。
【請求項２３】
前記リミッタ回路によって生成された内部電源を供給するための内部電源供給経路と、
アレイ状に配置された複数のメモリセルと、
前記複数のメモリセルの中の一組のメモリセルを選択するための複数のワード線とを含み、
前記内部電源供給経路は、前記ワード線と共通の配線層により形成されていて、互いに隣接する前記ワード線の間に配置された複数のワード線間電源配線と、
前記ワード線間電源配線と異なる配線層により形成され、前記ワード線間電源配線を横切るように配置されていて、電気的に前記ワード線間電源配線に接続している複数のワード線上層配線とを含む、請求項１記載の半導体集積回路装置。
【請求項２４】
前記導電層は内部電源配線を含み、前記内部電源配線は前記バンプ電極の形成領域を囲むように形成された請求項１記載の半導体集積回路装置。
【請求項２５】
前記導電層はアドレス信号を伝達するためのアドレス信号配線と、低電位側電源を供給するための低電位側電源配線と、を含み、
前記アドレス信号配線はその近傍に配置された前記低電位側電源配線によってシールドされている請求項１記載の半導体集積回路装置。
【請求項２６】
前記導電層は、前記バンプ電極の形成領域を囲むように形成された内部電源配線と、
アドレス信号を伝達するためのアドレス信号配線と、
低電位側電源を供給するための低電位側電源配線と、を含み、
前記アドレス信号配線は、その近傍に配置され前記低電位電源配線によってシールドされている請求項１記載の半導体集積回路装置。
【請求項２７】
前記導電層は、クロック信号を前記電気回路に伝達可能なクロック信号伝達ラインを含む請求項１記載の半導体集積回路装置。
【請求項２８】
前記導電層は、クロック信号を前記電気回路に伝達可能なクロック配線と、
前記バンプ電極の形成領域を囲むようにリング状に形成された内部電源配線と、
アドレス信号を伝達するためのアドレス信号配線と、
低電位側電源を供給するための低電位側電源配線と、を含み、
前記アドレス信号配線は、その近傍に配置された前記低電位側電源配線によってシールドされている請求項１記載の半導体集積回路装置。