(57)【要約】【課題】出力信号の電圧値を変化させるための入力信号のしきい値を任意の値に設定することができるレベルシフト回路を提供する。【解決手段】入力信号Ｓinの入力端子２と基準電位の入力端子３との間に直列に接続された抵抗Ｒ１、Ｒ２により分圧回路９を構成する。トランジスタＴ１は、分圧回路９から出力される検出電圧Ｖdetに基づいてオンオフされる。出力回路８のトランジスタＴ２と抵抗Ｒ５は、電源電圧ＶDDBを供給する電源線１０とグランド線４との間に直列に接続する。トランジスタＴ２は、トランジスタＴ１のオンオフに応じてオンオフし、コレクタから電源電圧ＶDDBまたは０Ｖの出力信号Ｓoutを出力する。【選択図】図１
2010135981.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源電位と基準電位との間の第１の電源電圧で動作する回路から出力される入力信号を、前記第１の電源電位とは異なる第２の電源電位と基準電位との間の第２の電源電圧で動作する回路の信号にレベル変換するレベルシフト回路であって、
前記入力信号を入力するための入力端子と前記基準電位を入力するための基準端子との間に介在された抵抗を有する分圧回路と、
前記第２の電源電位を供給するための電源線と前記基準端子との間に介在され前記分圧回路から出力される分圧電圧に基づいてオンオフするスイッチング素子を有し、このスイッチング素子のオンオフに応じて前記第２の電源電位を持つ信号または前記基準電位を持つ信号を出力する出力回路とを備えていることを特徴とするレベルシフト回路。
【請求項２】
前記スイッチング素子のオンオフに応じて前記分圧回路の分圧比を変更する分圧比変更手段を備えていることを特徴とする請求項１記載のレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号をレベルシフトして異なる電源系の下で動作する回路に対して出力するレベルシフト回路に関する。
【背景技術】
【０００２】
例えば、車載用の電子制御装置では、比較的低い電源電圧で動作するＣＰＵ等のデジタル回路と、比較的高い電源電圧で動作する例えば外部装置とのインターフェース回路などが混在する。このような異なる電源系の下で動作する回路間において、論理信号などの信号伝達を行う場合にはレベルシフト回路が必要となる。このレベルシフト回路は、例えば複数のＭＯＳトランジスタから構成され、入力信号の電圧値が所定のしきい値を超えるか否かにより出力信号の電圧値を変化させるようになっている（例えば特許文献１参照）。
【特許文献１】特開平１０−０２８０４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来構成のレベルシフト回路を介して上記各回路間で論理信号の伝達を行う場合には次のような問題が生じる。すなわち、従来のレベルシフト回路では、上記しきい値をＭＯＳトランジスタのゲート・ソース間しきい値電圧により設定している。従って、このしきい値はＭＯＳトランジスタの素子特性により定まるものであり、任意の値に設定することができない。
【０００４】
本発明は上記事情に鑑みてなされたものであり、その目的は、出力信号の電圧値を変化させるための入力信号のしきい値を任意の値に設定することができるレベルシフト回路を提供することにある。
【課題を解決するための手段】
【０００５】
請求項１記載の手段によれば、第１の電源電圧で動作する回路から出力される入力信号を入力するための入力端子と基準電位を入力するための基準端子との間に介在された抵抗を有する分圧回路は、入力信号の電圧値に応じた分圧電圧を出力する。出力回路は、第２の電源電位を供給するための電源線と基準端子との間に介在されたスイッチング素子を上記分圧電圧に基づいてオンオフさせることにより、第２の電源電位の電圧値を持つ信号または基準電位の電圧値を持つ信号を出力する。この出力される信号の電圧値を決定するための入力信号の電圧値に対するしきい値は、分圧回路における分圧比の設定により決定できる。従って、本手段の構成によれば、分圧回路を構成する抵抗の抵抗値の設定により、しきい値を任意の値に設定することができる。
【０００６】
請求項２記載の手段によれば、スイッチング素子のオンオフに応じて分圧回路の分圧比を変更する分圧比変更手段を備えている。これにより、入力信号の電圧値が上昇する際のしきい値と、入力信号の電圧値が低下する際のしきい値とを異ならせることができる。つまり、入力信号の検出動作にヒステリシスを持たせることができ、ノイズが重畳した入力信号が入力された場合でも、入力信号と同じ論理を持つ信号を出力することができる。
【発明を実施するための最良の形態】
【０００７】
（第１の実施形態）
以下、本発明の第１の実施形態について図１を参照しながら説明する。
図１は、レベルシフト回路の電気構成を概略的に示している。レベルシフト回路１は、例えば車両の電子制御装置（Electronic Control Unit）内の制御基板に搭載された半導体集積回路装置（ＩＣ）内に形成されたものである。図示しないが、上記制御基板には、例えばシリーズレギュレータを構成する独立した２つの電源ＩＣが搭載されている。これら２つの電源ＩＣは、車載バッテリからバッテリ電圧の供給を受け、それぞれ電源電圧ＶDDA、電源電圧ＶDDBを生成して上記制御用ＩＣに供給するようになっている。
【０００８】
この制御用ＩＣにおいて、電源電圧ＶDDAは例えば３．３Ｖであり、主としてＣＰＵ等のデジタル回路で用いられており、電源電圧ＶDDBは例えば５Ｖであり、主として外部装置とのインターフェース回路で用いられている。このため、制御用ＩＣには、３．３Ｖ系の論理レベルから５Ｖ系の論理レベルに変換するための上記レベルシフト回路１が必要となる。なお、本実施形態では、電源電圧ＶDDA、電源電圧ＶDDBがそれぞれ第１の電源電圧、第２の電源電圧に相当する。
【０００９】
レベルシフト回路１には、電源電圧ＶDDAの下で動作する論理回路（デジタル回路）において生成された入力信号Ｓinが入力端子２を介して与えられている。入力端子３（基準端子に相当）は、基準電位ＧＮＤ（０Ｖ）の入力端子でありグランド線４に接続されている。これら入力端子２、３は、上記論理回路などに接続されている。レベルシフト回路１は、入力信号Ｓinをレベルシフトした出力信号Ｓoutとして出力端子５を介して出力する。出力端子６は、基準電位の出力端子でありグランド線４に接続されている。これら出力端子５、６は、電源電圧ＶDDBの下で動作する上記インターフェース回路などに接続されている。
【００１０】
レベルシフト回路１は、入力検出回路７および出力回路８から構成されている。入力検出回路７は、ＮＰＮ形のトランジスタＴ１および抵抗Ｒ１〜Ｒ３から構成されている。入力端子２、３間には、抵抗Ｒ１、Ｒ２が直列に接続されている。これら抵抗Ｒ１、Ｒ２の直列回路により分圧回路９が構成されている。抵抗Ｒ１とＲ２の相互接続ノードＮａは、トランジスタＴ１のベースに接続されている。トランジスタＴ２のエミッタはグランド線４に接続され、コレクタは抵抗Ｒ３の一端子に接続されている。抵抗Ｒ３の他端子は入力検出回路７の出力ノードとされている。
【００１１】
抵抗Ｒ１、Ｒ２の抵抗値は、入力信号Ｓinの電圧値が電源電圧ＶDDAの約５０％のときに、ノードＮａの電圧ＶdetがトランジスタＴ１のベース・エミッタ間順方向電圧ＶＦと一致するように設定されている。本実施形態では、電源電圧ＶDDAの約５０％の電圧値をしきい値電圧Ｖthとしている。つまり、トランジスタＴ１は、入力信号Ｓinの電圧値がしきい値電圧Ｖth以上であればオンし、しきい値電圧Ｖth未満であればオフする。
【００１２】
出力回路８は、入力検出回路７のトランジスタＴ１のオンオフに応じて電圧値が変化する出力信号Ｓoutを出力する。出力回路８は、ＰＮＰ形のトランジスタＴ２（スイッチング素子に相当）と、抵抗Ｒ４、Ｒ５とから構成されている。入力検出回路７の出力ノードは、抵抗Ｒ４を介して電源線１０に接続されている。この電源線１０とグランド線４との間には、電源電圧ＶDDBが印加されている。電源線１０とグランド線４との間には、トランジスタＴ２と抵抗Ｒ５が直列に接続されている。トランジスタＴ２のベースは、入力検出回路７の出力ノードに接続されており、コレクタは出力端子５に接続されている。
【００１３】
次に、レベルシフト回路１の動作について説明する。
入力信号Ｓinの電圧値が０Ｖ（Ｌレベル）のとき、検出電圧Ｖdetが０ＶであるためトランジスタＴ１はオフしている。これにより、入力検出回路７の出力ノードの電位が電源電圧ＶDDBとほぼ等しくなるためトランジスタＴ２もオフしている。従って、出力端子５から出力される出力信号Ｓoutはほぼ０Ｖとなる。
【００１４】
続いて、入力信号Ｓinの電圧値が上昇し、しきい値電圧Ｖthに達すると、検出電圧Ｖdetが順方向電圧ＶＦと一致するためトランジスタＴ１がオンする。これにより、入力検出回路７の出力ノードの電位がほぼ０ＶとなるためトランジスタＴ２もオンする。従って、出力端子５から出力される出力信号Ｓoutは電源電圧ＶDDBとほぼ等しくなる。
【００１５】
この状態は、入力信号Ｓinの電圧値がしきい値電圧Ｖth未満に低下するまで続く。このため、入力信号Ｓinの電圧値が電源電圧ＶDDA（Ｈレベル）のとき、出力端子５から出力される出力信号Ｓoutは電源電圧ＶDDBとほぼ等しくなる。その後、入力信号Ｓinの電圧値がしきい値電圧Ｖth未満になると、検出電圧Ｖdetが順方向電圧ＶＦより低下するためトランジスタＴ１がオフする。これにより、出力端子５から出力される出力信号Ｓoutはほぼ０Ｖとなる。
【００１６】
以上説明したように、本実施形態のレベルシフト回路１は、電源電圧ＶDDAの下で動作する回路から出力される入力信号Ｓinの電圧値がしきい値電圧Ｖth未満のＬレベル（０Ｖ〜ＶDDAの５０％未満電圧）の場合、電源電圧ＶDDBの下で動作する回路におけるＬレベルの論理（０Ｖ）を持つ出力信号Ｓoutを出力する。一方、入力信号Ｓinの電圧値がしきい値電圧Ｖth以上のＨレベル（ＶDDAの５０％以上の電圧）の場合、電源電圧ＶDDBの下で動作する回路におけるＨレベルの論理（電源電圧ＶDDB）を持つ出力信号Ｓoutを出力する。
【００１７】
この出力信号Ｓoutの電圧値（電圧レベル、論理レベル）を決定するための入力信号Ｓinに対するしきい値電圧Ｖthは、分圧回路９による分圧比、つまり抵抗Ｒ１、Ｒ２の抵抗比により設定されている。従って、本実施形態の構成によれば、抵抗Ｒ１、Ｒ２の抵抗値の設定によりしきい値電圧Ｖthを任意の値に設定することができる。
【００１８】
図１を参照した上記説明では、比較的低い電源電圧ＶDDA（３．３Ｖ）の下で動作する回路における論理レベル（電圧値）を持つ入力信号Ｓinをレベルシフトし、比較的高い電源電圧ＶDDB（５Ｖ）の下で動作する回路における論理レベル（電圧値）を持つ出力信号Ｓoutとして出力する場合について説明した。本実施形態のレベルシフト回路１は、このような低電圧から高電圧へのレベルシフトに限らず、高電圧から低電圧へのレベルシフトを行うことも可能となっている。すなわち、電源電圧ＶDDBの下で動作する回路における論理レベルを持つ入力信号Ｓinを、電源電圧ＶDDAの下で動作する回路における論理レベルを持つ出力信号Ｓoutにレベルシフトすることもできる。
【００１９】
（第２の実施形態）
以下、本発明の第２の実施形態について図２および図３を参照しながら説明する。図２は、本実施形態のレベルシフト回路の電気構成を示す図１相当図である。なお、第１の実施形態と同一部分には同一符号を付して説明を省略する。レベルシフト回路２１は、第１の実施形態のレベルシフト回路１に対し、入力検出回路７に替えて入力検出回路２２を備えている点が異なる。
【００２０】
入力検出回路２２は、ＰＮＰ形のトランジスタＴ２１と抵抗Ｒ２１を備えている。抵抗Ｒ２１は、入力端子２と抵抗Ｒ１との間に介在するように接続されている。抵抗Ｒ２１の両端子には、トランジスタＴ２１のエミッタ、コレクタが接続されている。トランジスタＴ２１のベースは抵抗Ｒ３の他端子に接続されている。本実施形態では、抵抗Ｒ２１、Ｒ１、Ｒ２の直列回路により分圧回路２３が構成されている。また、トランジスタＴ２１が分圧比変更手段に相当する。このような構成により、トランジスタＴ２１は、トランジスタＴ１がオンされるとオンし、オフされるとオフする。そして、トランジスタＴ２１のオンオフに応じて検出電圧Ｖdetは以下のように変化する。
【００２１】
すなわち、トランジスタＴ２１がオンの場合、抵抗Ｒ２１の両端子間が短絡された状態となり、このときの電圧Ｖdet（on）は、下記（１）式で表される。ただし、（１）式では、入力信号Ｓinの電圧値をそのままＳinで表し、抵抗Ｒ１、Ｒ２の抵抗値をそのままＲ１、Ｒ２で表している。
Ｖdet（on）＝Ｓin・Ｒ２／（Ｒ１＋Ｒ２）            …（１）
【００２２】
一方、トランジスタＴ２１がオフの場合、入力端子２、３間に抵抗Ｒ２１、Ｒ１、Ｒ２が直列に接続された状態となる。このときの電圧Ｖdet（off）は、下記（２）式で表される。ただし、（２）式では、抵抗Ｒ２１の抵抗値をそのままＲ２１で表している。
Ｖdet（off）＝Ｓin・Ｒ２／（Ｒ２１＋Ｒ１＋Ｒ２）      …（２）
【００２３】
抵抗Ｒ２１、Ｒ１、Ｒ２の抵抗値は、入力信号Ｓinの電圧値が電源電圧ＶDDAの約７５％のときに検出電圧Ｖdet（on）がトランジスタＴ１の順方向電圧ＶＦと一致し、電源電圧ＶDDAの約２５％のときに検出電圧Ｖdet（off）が順方向電圧ＶＦと一致するように設定されている。本実施形態では、この電源電圧ＶDDAの約７５％の電圧値をしきい値電圧Ｖth（on）とし、この電源電圧ＶDDAの約２５％の電圧値をしきい値電圧Ｖth（off）としている。つまり、トランジスタＴ１は、オフの状態において入力信号Ｓinの電圧値がしきい値電圧Ｖth（on）以上になるとオンし、オンの状態において入力信号Ｓinの電圧値がしきい値電圧Ｖth（off）未満になるとオフする。
【００２４】
次に、レベルシフト回路２１の動作について図２も参照して説明する。
図２は、レベルシフト回路２１の各部の電圧波形を示している。各波形は、上から順に（ａ）入力信号Ｓin、（ｂ）検出電圧Ｖdet、（ｃ）出力信号Ｓoutを表している。入力信号Ｓinの電圧値が０Ｖ（Ｌレベル）のとき（時刻ｔ０）、検出電圧Ｖdetが０ＶであるためトランジスタＴ１はオフしている。これにより、入力検出回路２２の出力ノードの電位が電源電圧ＶDDBとほぼ等しくなるためトランジスタＴ２もオフしている。従って、出力端子５から出力される出力信号Ｓoutはほぼ０Ｖとなる。
【００２５】
続いて、入力信号Ｓinの電圧値が上昇し、しきい値電圧Ｖth（on）に達すると（時刻ｔ１）、検出電圧Ｖdetが順方向電圧ＶＦと一致するためトランジスタＴ１がオンする。これにより、入力検出回路２２の出力ノードの電位がほぼ０ＶとなるためトランジスタＴ２がオンに転じる。従って、出力端子５から出力される出力信号Ｓoutは０Ｖから電源電圧ＶDDBに向けて上昇する。また、このとき、トランジスタＴ２１がオンするため、分圧回路２３における分圧比が変更されて検出電圧Ｖdetが上昇する。
【００２６】
この状態は、入力信号Ｓinの電圧値がしきい値電圧Ｖth（off）未満に低下するまで続く。このため、入力信号Ｓinの電圧値が電源電圧ＶDDA（Ｈレベル）のとき（時刻ｔ２〜ｔ３）、出力端子５から出力される出力信号Ｓoutは電源電圧ＶDDBとほぼ等しくなる。その後、入力信号Ｓinの電圧値がしきい値電圧Ｖth（off）未満になると（時刻ｔ４）、検出電圧Ｖdetが順方向電圧ＶＦより低下するためトランジスタＴ１がオフする。これにより、出力端子５から出力される出力信号Ｓoutは、電源電圧ＶDDBから０Ｖに向けて低下する。また、このとき、トランジスタＴ２１がオフするため、分圧回路２３における分圧比が変更されて検出電圧Ｖdetが低下する。
【００２７】
以上説明したように、本実施形態のレベルシフト回路２１は、電源電圧ＶDDAの下で動作する回路から出力される入力信号Ｓinの電圧値がＬレベルの場合、電源電圧ＶDDBの下で動作する回路におけるＬレベルの論理（０Ｖ）を持つ出力信号Ｓoutを出力する。一方、入力信号ＳinがＨレベルの場合、電源電圧ＶDDBの下で動作する回路におけるＨレベルの論理（電源電圧ＶDDB）を持つ出力信号Ｓoutを出力する。
【００２８】
このような構成のレベルシフト回路２１によっても、第１の実施形態と同様の作用および効果が得られる。また、入力検出回路２２における入力信号Ｓinの検出動作（検出電圧Ｖdetの生成動作）にヒステリシスを持たせる構成とした。これにより、レベルシフト回路２１に供給されるまでの経路において入力信号Ｓinにノイズが重畳しても、その影響を受け難くなる。つまり、ノイズが重畳した入力信号Ｓinが入力された場合でも、入力信号Ｓinと同じ論理を持つ出力信号Ｓoutを出力できる。さらに、上記ヒステリシスについても、抵抗Ｒ２１、Ｒ１、Ｒ２の抵抗値の設定により任意の値に設定できる。
【００２９】
（第３の実施形態）
以下、本発明の第３の実施形態について図４を参照しながら説明する。図４は、本実施形態のレベルシフト回路の電気構成を示す図１相当図である。なお、上記各実施形態と同一部分には同一符号を付して説明を省略する。レベルシフト回路３１は、第２の実施形態のレベルシフト回路２１に対し、ＮＰＮ形のトランジスタＴ１に替えてＮチャネル型のＭＯＳトランジスタＭ１を備えている点と、ＰＮＰ形のトランジスタＴ２、Ｔ２１に替えてＰチャネル型のＭＯＳトランジスタＭ２、Ｍ２１を備えている点が異なる。
【００３０】
本実施形態では、ＭＯＳトランジスタＭ２がスイッチング素子に相当し、ＭＯＳトランジスタＭ２１が分圧比変更手段に相当する。このように、レベルシフト回路を構成するためのトランジスタをバイポーラ形のものからＭＯＳトランジスタに変更した本実施形態の構成によっても、第２の実施形態と同様の作用および効果が得られる。
【００３１】
（第４の実施形態）
以下、本発明の第４の実施形態について図５を参照しながら説明する。図５は、本実施形態のレベルシフト回路の電気構成を示す図１相当図である。なお、上記各実施形態と同一部分には同一符号を付して説明を省略する。レベルシフト回路４１は、第２の実施形態のレベルシフト回路２１に対し、抵抗Ｒ２１に替えてダイオードＤ４１を備えている点が異なる。本実施形態では、ダイオードＤ４１、抵抗Ｒ１、Ｒ２の直列回路により分圧回路４２が構成されている。
【００３２】
このような構成のレベルシフト回路４１は、トランジスタＴ２１がオンの場合、ダイオードＤ４１の両端子間が短絡された状態となり、このときの電圧Ｖdet（on）は、第２の実施形態と同様に上記（１）式で表される。一方、トランジスタＴ２１がオフの場合、入力端子２、３間にダイオードＤ４１、抵抗Ｒ１、Ｒ２が直列に接続された状態となる。このときの電圧Ｖdet（off）は、下記（３）式で表される。ただし、（３）式では、ダイオードＤ４１の順方向電圧をＶＦで表している。
Ｖdet（off）＝（Ｓin−ＶＦ）・Ｒ２／（Ｒ１＋Ｒ２）      …（３）
【００３３】
抵抗Ｒ１、Ｒ２の抵抗値は、入力信号Ｓinの電圧値が電源電圧ＶDDAの約７５％のときに検出電圧Ｖdet（on）がトランジスタＴ１の順方向電圧ＶＦと一致し、電源電圧ＶDDAの約２５％のときに検出電圧Ｖdet（off）が順方向電圧ＶＦと一致するように設定されている。従って、レベルシフト回路４１では、第２の実施形態のレベルシフト回路２１と同様にトランジスタＴ１がオンオフされ、これに応じた出力信号Ｓoutが出力される。このような構成によっても、第２の実施形態と同様の作用および効果が得られる。
【００３４】
（第５の実施形態）
以下、本発明の第５の実施形態について図６を参照しながら説明する。図６は、本実施形態のレベルシフト回路の電気構成を示す図１相当図である。なお、上記各実施形態と同一部分には同一符号を付して説明を省略する。レベルシフト回路５１は、第２の実施形態のレベルシフト回路２１に対し、抵抗Ｒ２１に替えてツェナーダイオードＤ５１を備えている点が異なる。本実施形態では、ツェナーダイオードＤ５１、抵抗Ｒ１、Ｒ２の直列回路により分圧回路５２が構成されている。
【００３５】
このような構成のレベルシフト回路５１は、トランジスタＴ２１がオンの場合、ツェナーダイオードＤ５１の両端子間が短絡された状態となり、このときの電圧Ｖdet（on）は、第２の実施形態と同様に上記（１）式で表される。一方、トランジスタＴ２１がオフの場合、入力端子２、３間にツェナーダイオードＤ５１、抵抗Ｒ１、Ｒ２が直列に接続された状態となる。このときの電圧Ｖdet（off）は、下記（４）式で表される。ただし、（４）式では、ツェナーダイオードＤ５１のツェナー電圧をＶｚで表している。
Ｖdet（off）＝（Ｓin−Ｖｚ）・Ｒ２／（Ｒ１＋Ｒ２）      …（４）
【００３６】
抵抗Ｒ１、Ｒ２の抵抗値は、入力信号Ｓinの電圧値が電源電圧ＶDDAの約７５％のときに検出電圧Ｖdet（on）がトランジスタＴ１の順方向電圧ＶＦと一致し、電源電圧ＶDDAの約２５％のときに検出電圧Ｖdet（off）が順方向電圧ＶＦと一致するように設定されている。従って、レベルシフト回路５１では、第２の実施形態のレベルシフト回路２１と同様にトランジスタＴ１がオンオフされ、これに応じた出力信号Ｓoutが出力される。このような構成によっても、第２の実施形態と同様の作用および効果が得られる。
【００３７】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
しきい値電圧Ｖth、Ｖth（on）、Ｖth（off）の値は、適宜変更可能である。トランジスタＴ１をＰＮＰ形に変更してもよいし、トランジスタＴ２、Ｔ２１をＮＰＮ形に変更してもよい。また、ＭＯＳトランジスタＭ１をＰチャネル型に変更してもよいし、ＭＯＳトランジスタＭ２、Ｍ２１をＮチャネル型に変更してもよい。その場合、変更前と同様にオンオフ動作するように各トランジスタの接続形態も変更すればよい。第１の電源電圧および第２の電源電圧は、電源電圧ＶDDAおよび電源電圧ＶDDBに限られない。
【００３８】
本発明のレベルシフト回路は、デジタル回路における論理レベルを持つ信号をインターフェース回路における論理レベルを持つ信号に変換する用途以外にも適用可能である。例えば、車載用バッテリから供給されるバッテリ電圧の下で動作する回路から出力される信号をＩＣ内部のロジック回路における論理レベルを持つ信号に変換する用途に用いることもできる。すなわち、高い電源電圧の下で動作する回路から出力される信号を低い電源電圧の下で動作する回路の信号に変換する用途（例えば入力バッファ）や、低い電源電圧の下で動作する回路から出力される信号を高い電源電圧の下で動作する回路の信号に変換する用途（例えばドライバ回路）全般に適用可能である。
本発明のレベルシフト回路は、車載用の電子制御装置に限らず、異なる電源系の下で動作する回路間における信号伝達を必要とする他の装置にも適用可能である。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施形態を示すレベルシフト回路の電気構成図
【図２】本発明の第２の実施形態を示す図１相当図
【図３】各部の電圧波形を示す図
【図４】本発明の第３の実施形態を示す図１相当図
【図５】本発明の第４の実施形態を示す図１相当図
【図６】本発明の第５の実施形態を示す図１相当図
【符号の説明】
【００４０】
図面中、１、２１、３１、４１、５１はレベルシフト回路、２は入力端子、３は入力端子（基準端子）、８は出力回路、９、２３、４２、５２は分圧回路、１０は電源線、Ｍ２はＭＯＳトランジスタ（スイッチング素子）、Ｍ２１はＭＯＳトランジスタ（分圧比変更手段）、Ｒ１、Ｒ２は抵抗、Ｔ２はトランジスタ（スイッチング素子）、Ｔ２１はトランジスタ（分圧比変更手段）を示す。
【図１】
2010135981.tif 000003
【図２】
2010135981.tif 000004
【図３】
2010135981.tif 000005
【図４】
2010135981.tif 000006
【図５】
2010135981.tif 000007
【図６】
2010135981.tif 000008