(57)【要約】【課題】電極パッドのダメージを低減し、高信頼性の貫通電極を提供することを目的とする。【解決手段】工程（ａ）〜（ｃ）では、基板（１）の他方の面から電極パッド（５）に達する孔（１ａｂ）を形成し、工程（ｄ）では、孔（１ａｂ）の内側に一端が電極パッド（５）に接触し他端が基板（１）の他方の面に達する導電経路（２）を形成し、工程（ｅ）では、基板（１）をエッチングして導電経路（２）の周囲に凹部（１ｃ）を形成し、更に凹部（１ｃ）の内側で導電経路（２）の周面に絶縁膜を形成する。【選択図】図２
2010135348.tif 000002
【特許請求の範囲】
【請求項１】
基板の一方の面に形成された電極パッドから前記基板の他方の面に向かって延びる貫通電極を形成するに際し、
前記基板の他方の面から前記電極パッドに達する孔を形成し、
前記孔の内側に一端が前記電極パッドに接触し他端が前記基板の他方の面に達する導電経路を形成し、
前記基板をエッチングして前記導電経路の周囲に凹部を形成し、
前記凹部の内側で前記導電経路の周面に絶縁膜を形成する
貫通電極形成方法。
【請求項２】
基板の一方の面に形成された電極パッドから前記基板の他方の面に向かって延びる貫通電極を形成するに際し、
前記基板の他方の面から前記電極パッドに達する孔を形成し、
前記孔の内側に一端が前記電極パッドに接触し他端が前記基板の他方の面に達する導電経路を形成し、
前記基板をエッチングして前記導電経路の周囲に凹部を形成する
貫通電極形成方法。
【請求項３】
前記基板の他方の面から前記電極パッドに達する孔を形成する工程では、
前記基板の他方の面から、前記電極パッドと前記基板の一方の面との間に形成された絶縁膜に達する孔を形成し、
前記電極パッドが露出するように前記絶縁膜をエッチングして孔を形成する
請求項１または請求項２記載の貫通電極形成方法。
【請求項４】
前記孔の内側に一端が前記電極パッドに接触し他端が前記基板の他方の面に達する導電経路を形成する工程では、
メッキプロセスで形成されたＣｕ、又はＡｕ，Ａｇ，Ｃｕ，Ａｇ−Ｐｂペーストを前記孔の内側に形成する
請求項１または請求項２に記載の貫通電極形成方法。
【請求項５】
前記導電経路または前記絶縁膜を、スプレー、インクジェット、印刷方法の何れかで材料を前記基板に供給する請求項１に記載の貫通電極形成方法。
【請求項６】
前記導電経路を、スプレー、インクジェット、印刷方法の何れかで材料を前記基板に供給する請求項２に記載の貫通電極形成方法。
【請求項７】
前記導電経路の中心部分に空隙を形成する請求項１に記載の貫通電極形成方法。
【請求項８】
前記絶縁膜の中に気泡を混入する請求項１に記載の貫通電極形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの基板または各種センサの基板に貫通電極を形成する貫通電極の形成方法に関するものである。
【背景技術】
【０００２】
図１４（ａ）（ｂ）と図１５（ａ）〜（ｅ）は、特許文献１に記載された貫通電極形成方法を示す。
図１４において、１はＳｉ基板、２は基板１を貫通した導電経路、３は第１の絶縁層、４は第２の絶縁層、５はＡｌなどの電極パッド、６はＴｉ／Ｃｕなどの金属膜である。
【０００３】
その形成工程は、図１５（ａ）に示すようにＳｉ基板１をドライエッチングして孔１ａを形成する。
図１５（ｂ）では、Ｓｉ基板１の片面に形成された第２の絶縁層４の上に電極パッド５を形成する。
【０００４】
図１５（ｃ）では、孔１ａの底面の絶縁膜４をドライエッチングで除去して孔１ａｂを形成して電極パッド５を露出させる。
図１５（ｄ）では、孔１ａｂの内周にＣＶＤで第１の絶縁層３を形成する。この時には電極パッド５の表面にも第１の絶縁層３が形成されるため、ドライエッチして電極パッド５の表面の第１の絶縁膜３を除去し、電極パッド５を露出させる。
【０００５】
図１５（ｅ）では、第１の絶縁膜３の内周面ならびに電極パッド５の上に金属膜６を形成する。
そして、金属膜６の内周部分に導電経路２をＣｕメッキにより形成することによって、図１４（ａ）に示した断面形状の貫通電極ができあがる。なお、図１４（ｂ）では第１の絶縁層３が充填されていることをハッチングで表示している。
【特許文献１】特開２００４−９５８４９号公報（第１０頁、図１（ｇ））
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、この貫通電極形成方法では、図１５（ｂ）の状態から図１５（ｃ）に示すように絶縁膜４をドライエッチングで除去して電極パッド５を露出させる際と、図１５（ｄ）の状態から図１５（ｄ）の状態への工程中に、電極パッド５の表面に形成された第１の絶縁層３をドライエッチして電極パッド５の表面の第１の絶縁膜３を除去する際とに、電極パッド５がエッチングされて電極パッド５が薄くなり、欠損、破れ、クラックなどのダメージが発生するおそれがある。このような事態が発生した場合には、半導体デバイスが機能しない、または信頼性が低下する問題がある。
【０００７】
また、電極パッド５の厚みが加工のばらつきによって変動するため、導電経路２に高周波の信号を通電するような場合には特性が劣化する問題がある。
本発明は、前記従来の課題を解決するもので、電極パッド５のダメージを低減し、高信頼性の貫通電極を得ることができる貫通電極形成方法を提供することを目的とする。
【０００８】
また、高周波での周波数特性が良好な貫通電極を実現できる貫通電極形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の貫通電極形成方法は、基板の一方の面に形成された電極パッドから前記基板の他方の面に向かって延びる貫通電極を形成するに際し、前記基板の他方の面から前記電極パッドに達する孔を形成し、前記孔の内側に一端が前記電極パッドに接触し他端が前記基板の他方の面に達する導電経路を形成し、前記基板をエッチングして前記導電経路の周囲に凹部を形成し、前記凹部の内側で前記導電経路の周面に絶縁膜を形成することを特徴とする。
【００１０】
本発明の貫通電極形成方法は、基板の一方の面に形成された電極パッドから前記基板の他方の面に向かって延びる貫通電極を形成するに際し、前記基板の他方の面から前記電極パッドに達する孔を形成し、前記孔の内側に一端が前記電極パッドに接触し他端が前記基板の他方の面に達する導電経路を形成し、前記基板をエッチングして前記導電経路の周囲に凹部を形成することを特徴とする。
【００１１】
また、前記基板の他方の面から前記電極パッドに達する孔を形成する工程では、前記基板の他方の面から、前記電極パッドと前記基板の一方の面との間に形成された絶縁膜に達する孔を形成し、前記電極パッドが露出するように前記絶縁膜をエッチングして孔を形成することを特徴とする。
【００１２】
また、前記孔の内側に一端が前記電極パッドに接触し他端が前記基板の他方の面に達する導電経路を形成する工程では、メッキプロセスで形成されたＣｕ、又はＡｕ，Ａｇ，Ｃｕ，Ａｇ−Ｐｂペーストを前記孔の内側に形成することを特徴とする。
【００１３】
また、前記導電経路または前記絶縁膜を、スプレー、インクジェット、印刷方法の何れかで材料を前記基板に供給することを特徴とする。
また、前記導電経路の中心部分に空隙を形成することを特徴とする。
【００１４】
また、前記絶縁膜の中に気泡を混入することを特徴とする。
【発明の効果】
【００１５】
この貫通電極形成方法によれば、基板に電極パッドに達する導電経路を形成してから、前記基板をエッチングして前記導電経路の周囲に凹部を形成するため、貫通電極形成時の電極パッドへの影響回数は従来例よりも少なくできる。よって、電極パッドがエッチング処理により薄くなり、欠損、破れ、クラックなどの発生を低減することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の貫通電極形成方法を具体的な各実施の形態に基づいて説明する。
（実施の形態１）
図１（ａ）（ｂ）は、本発明の実施の形態１における貫通電極形成方法によって貫通電極が形成されたＳｉ基板を示している。図２（ａ）〜（ｅ），図３（ｆ）〜（ｈ），図４（ｉ）（ｊ）はその加工工程を示している。従来例を示す図１４と同じ構成要素については同じ符号をつけて説明する。
【００１７】
この実施の形態では、図２（ａ）に示すように半導体デバイスなどの厚みが０．０５〜０．７ｍｍ程度のＳｉ基板１の片面に０．５〜１μｍ程度の厚みの第２の絶縁層４が形成されており、この第２の絶縁層４の上にサイズが５０〜１００μｍ程度の電極パッド５が形成されている。
【００１８】
なお、Ｓｉ基板１にはイオン注入などの手段によってトランジスタやダイオードなどを構築して半導体回路が形成されている。
貫通電極を形成する場合には、ドライエッチングプロセスなどにより図２（ｂ）のようにＳｉ基板１に電極パッド５に達するΦ１０〜８０μｍ程度の孔１ａを形成する。
【００１９】
図２（ｃ）では、孔１ａの底部に位置している第２の絶縁層４をドライエッチンクプロセスで除去して孔１ａｂを形成して電極パッド５を露出させる。
図２（ｄ）では、Ａｕ，Ａｇ，Ｃｕ，Ａｇ−Ｐｄなどの導電性材料をインクジェット、印刷、スプレーなどの方法で電極パッド５に達するように孔１ａｂに充填形成し、導電経路２を形成する。
【００２０】
Ａｕは大気中で最も安定している金属であるがコストが高い。Ａｇ最も抵抗が低く、Ａｕよりも安価であるが、マイグレーションの発生が懸念される。Ａｇ−ＰｄはＡｇ単体に対してマイグレーションの発生を抑制する効果がある。Ｃｕは抵抗がＡｇについで低く安価であるが、大気中で酸化しやすく、表面抵抗が大きくなる可能性がある。Ｎｉ、Ｓｎ、半田などその他の金属でも実施は可能であるがそれぞれに一長一短がある。
【００２１】
インクジェットは微細部への高精度な材料供給が可能であるが、材料とインクジェットのマッチング最適化が必要である。印刷法は安価であるが、孔１ａｂの奥端にまで材料を安定に供給することが難しいため、減圧下での印刷や、印刷後に減圧下に放置し、気体を抜くなどの処理が効果的である。スプレー法は安価であるが、全体に材料を吹き付ける必要があり、マスクを形成して、必要な部分のみへの材料供給をするなどの工夫が効果的である。
【００２２】
図２（ｅ）では、導電経路２の周辺のＳｉ基板１をドライエッチングして第２の絶縁層４に達するドーナツ状の凹部１ｃを形成する。この凹部１ｃの幅Ｗ１は１０〜３０μｍ程度である。そして凹部１ｃに、エポキシ系、アクリル系などの第１の絶縁層３となる材料をインクジェット、印刷、スプレーなどの方法によって充填することによって、図１（ａ）に示した断面形状の貫通電極ができあがる。なお、図１（ｂ）では導電経路２ならびに第１の絶縁層３が充填されていることをハッチングで表示している。
【００２３】
このようにＳｉ基板１の層に対して貫通電極ができあがると、Ｓｉ基板１の上に回路パターンが形成されて、更に図４（ｊ）に示すようにＳｉ基板１１が形成される。
図３（ｆ）では、図２（ｅ）を経て図１（ａ）（ｂ）に示すように仕上がったＳｉ基板１の上に、第３の絶縁層７を堆積する。図３（ｇ）では、第３の絶縁層７に導電経路２に達する孔８を形成する。図３（ｈ）では、第３の絶縁層７と孔８に導電材料９を堆積する。図４（ｉ）では、導電材料９を介して導電経路２に電気接続された配線パターン１０を、第３の絶縁層７の上に堆積させる。図４（ｊ）では、第３の絶縁層７と配線パターン１０の上にＳｉ基板１１を形成する。
【００２４】
このようにして、電極パッド５を貫通電極を介して上層の配線パターン１０に電気接続している。なお、Ｓｉ基板１１にはイオン注入などの手段によってトランジスタやダイオードなどを構築して半導体回路が形成される。
【００２５】
この形成方法によれば、電極パッド５がエッチングされるのは図２（ｄ）から図２（ｃ）の一回だけであるため、電極パッド５の従来のようなオーバーエッチングが発生することがなく、電極パッド５が薄く、破れ、クラックなどが生じる危険性を低減でき、信頼性の高い貫通電極を実現できる。
【００２６】
（実施の形態２）
上記の実施の形態１では第１の絶縁層３の内側に単一の導電経路２を形成した場合を説明したが、図５に示す実施の形態２では第１の絶縁層３の内側に複数の導電経路２が形成されている点だけが異なっている。図６（ａ）〜（ｄ），図７（ｅ）〜（ｇ），図８（ｈ）（ｉ）はその加工工程を示している。
【００２７】
図６（ａ）に示すＳｉ基板１は実施の形態１と同じように厚みが０．０５〜０．７ｍｍ程度で、その片面に０．５〜１μｍ程度の厚みの第２の絶縁層４が形成されており、この第２の絶縁層４の上にサイズが５０〜１００μｍ程度の電極パッド５が形成されている。
【００２８】
先ず、ドライエッチングプロセスなどによりＳｉ基板１に電極パッド５に達するΦ１０〜８０μｍ程度の孔１ａｂを形成する。この例では図５（ｂ）に示すように５つの貫通電極を形成する場合には５つの孔１ａｂが形成されている。
【００２９】
図６（ｂ）では、Ａｕ，Ａｇ，Ｃｕ，Ａｇ−Ｐｄなどの導電性材料をインクジェット、印刷、スプレーなどの方法で電極パッド５に達するように孔１ａｂに充填形成し、導電経路２を形成する。
【００３０】
図６（ｃ）では、導電経路２の周辺のＳｉ基板１をドライエッチングして第２の絶縁層４に達するドーナツ状の凹部１ｃを形成する。この凹部１ｃの幅Ｗ１は１０〜３０μｍ程度である。そして凹部１ｃに、エポキシ系、アクリル系などの第１の絶縁層３となる材料をインクジェット、印刷、スプレーなどの方法によって充填することによって、図５（ａ）に示した断面形状の貫通電極ができあがる。なお、図５（ｂ）では導電経路２ならびに第１の絶縁層３が充填されていることをハッチングで表示している。
【００３１】
このようにＳｉ基板１の層に対して貫通電極ができあがると、Ｓｉ基板１の上に回路パターンが形成されて、更に図８（ｉ）に示すようにＳｉ基板１１が形成される。
図７（ｅ）では、図５（ａ）（ｂ）に示すように仕上がったＳｉ基板１の上に、第３の絶縁層７を堆積する。図７（ｆ）では、第３の絶縁層７に導電経路２に達する複数の孔８を形成する。図７（ｇ）では、第３の絶縁層７と各孔８に導電材料９を堆積する。図８（ｈ）では、導電材料９を介して導電経路２に電気接続された配線パターン１０を、第３の絶縁層７の上に堆積させる。図８（ｉ）では、第３の絶縁層７と配線パターン１０の上にＳｉ基板１１を形成する。
【００３２】
このようにして、電極パッド５を貫通電極を介して上層の配線パターン１０に電気接続している。なお、Ｓｉ基板１１にはイオン注入などの手段によってトランジスタやダイオードなどを構築して半導体回路が形成される。
【００３３】
この構成によると、実施の形態１での効果に加えて、複数の導電経路２を形成しているため、環境負荷によるストレスで１つの導電経路が劣化しても他の導電経路が補間することができ、機能の劣化が生じることを防ぐことができる。
【００３４】
なお、この実施の形態２では一つの電極パッド５について５つの導電経路２を形成した場合を例に挙げて説明したが、その数は５つでなくてもよい。
（実施の形態３）
実施の形態１では、エポキシ系、アクリル系などの材料をインクジェット、印刷、スプレーなどの方法によって凹部１ｃに充填して第１の絶縁層３を形成して貫通電極を形成したが、この実施の形態３では、図９（ａ）（ｂ）に示すように、前記凹部１ｃにエポキシ系、アクリル系などの材料を充填しない空隙状態にして貫通電極としている。
【００３５】
図１０（ａ）〜（ｃ），図１１（ｄ）（ｅ）はその加工工程を示している。
図９（ａ）（ｂ）までの加工工程は図２（ａ）〜（ｅ）と同じであって、図１０（ａ）では凹部１ｃが空隙の状態のＳｉ基板１１の上に、凹部１ｃを覆うように電気絶縁性のシート１２を貼り付ける。
【００３６】
図１０（ｂ）では、シート１２に導電経路２に達する孔８を形成する。図１０（ｃ）では、シート１２と孔８に導電材料９を堆積する。図１１（ｄ）では、導電材料９を介して導電経路２に電気接続された配線パターン１０を、シート１２の上に堆積させる。図１１（ｅ）では、シート１２と配線パターン１０の上にＳｉ基板１１を形成する。
【００３７】
このようにして、電極パッド５を貫通電極を介して上層の配線パターン１０に電気接続している。なお、Ｓｉ基板１１にはイオン注入などの手段によってトランジスタやダイオードなどを構築して半導体回路が形成される。
【００３８】
この構成によると、導電経路２の周辺に絶縁材料で充填しないことによって、実施の形態１では凹部１ｃには誘電率が２〜４程度の樹脂が充填されていたものが、空気の誘電率の１程度となるため、高周波の信号を導電経路の通す場合においても特性の劣化を低減できる。
【００３９】
この実施の形態３では実施の形態１の変形例を例に挙げて説明したが、実施の形態２の場合にも前記凹部１ｃにエポキシ系、アクリル系などの材料を充填しない空隙状態にして貫通電極を構成することもできる。
【００４０】
（実施の形態４）
図１２は本発明の実施の形態４の貫通電極を備えた半導体装置を示す。
実施の形態１では図４（ｊ）に示すように、導電経路２は導電材料で完全に充填されて構成されていたが、この実施の形態４では図１２に示すように導電経路２の中心部分に空隙１３が形成されている。この空隙１３は、図２（ｃ）の次に孔１ａｂにＡｕ，Ａｇ，Ｃｕ，Ａｇ−Ｐｄなどのナノペーストの導電性材料をインクジェット、スプレーなどの方法で充填を開始すると、最初は孔１ａｂの側壁が濡れ、次第に全体に導電性材料が充填されるようになるので、この実施の形態４の場合には孔１ａｂの側壁が濡れた状態で充填を終了することによって、電極パッド５と導電材料９が導通し、しかも孔１ａｂが導電性材料で完全に充填されない状態を得ることができる。
【００４１】
この構成によると、導電経路２から受ける応力によって電極界面の剥離などの不良の発生率を検討すると、導電経路２に空隙１３が形成されている実施の形態４の場合は、空隙１３が形成されていない実施の形態１に比べて、前記不良率を低くできる。
【００４２】
（実施の形態５）
図１３は本発明の実施の形態５の貫通電極を備えた半導体装置を示す。
実施の形態３では図１１（ｅ）に示すように、導電経路２は導電材料で完全に充填されて構成されていたが、この実施の形態５では図１３に示すように導電経路２の中心部分に実施の形態４と同様にして空隙１３が形成されている。
【００４３】
この構成によると、導電経路２から受ける応力によって電極界面の剥離などの不良の発生率を検討すると、導電経路２に空隙１３が形成されている実施の形態５の場合は、空隙１３が形成されていない実施の形態３に比べて、前記不良率を低くできる。
【００４４】
（実施の形態６）
上記の実施の形態１，実施の形態２，実施の形態４では、凹部１ｃにエポキシ系、アクリル系などを完全に充填して第１の絶縁層３を構成したが、この実施の形態６では、凹部１ｃにエポキシ系、アクリル系などの樹脂に不活性ガスまたは空気の入った気泡を混ぜ合わせた状態で凹部１ｃに充填することによって、第１の絶縁層３の一部に空隙を形成するなど、樹脂材料で完全には充填されていない貫通電極を形成した。
【００４５】
この構成によると、実施の形態１，実施の形態２，実施の形態４に比べると、完全に充填した場合に比べて第１の絶縁層３の誘電率を低くなり、高周波伝送特性の向上を実現できる。
【００４６】
上記の各実施の形態において、導電経路２ならびに凹部１ｃの形状は、水平断面形状が円形であったが、四角形など、他の形状であっても同様に実施することができる。さらに、導電経路２ならびに凹部１ｃの前記Ｓｉ基板１の厚み方向の形状についても、単一の幅ではなくて、一端から他端に向かってすぼまったテーパー形状であっても同様に実施できる。
【００４７】
上記の各実施の形態では、Ｓｉ基板の場合を例に挙げて説明したが、化合物半導体、ＧａＡｓ，ＳｉＣ基板などの半導体基板への貫通電極の形成に適用できる。
【産業上の利用可能性】
【００４８】
本発明は、良好な貫通電極を基板に形成することができ、半導体装置や各種センサーなどの信頼性の向上ならびに高性能化に寄与できる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態１における貫通電極形成方法で貫通電極が作製された基板の断面図とその上面図
【図２】同実施の形態の形成工程図
【図３】同実施の形態の形成工程図
【図４】同実施の形態の形成工程図
【図５】本発明の実施の形態２における貫通電極形成方法で貫通電極が作製された基板の断面図とその上面図
【図６】同実施の形態の形成工程図
【図７】同実施の形態の形成工程図
【図８】同実施の形態の形成工程図
【図９】本発明の実施の形態３における貫通電極形成方法で貫通電極が作製された基板の断面図とその上面図
【図１０】同実施の形態の形成工程図
【図１１】同実施の形態の形成工程図
【図１２】本発明の実施の形態４における貫通電極形成方法で貫通電極が作製された基板の断面図
【図１３】本発明の実施の形態５における貫通電極形成方法で貫通電極が作製された基板の断面図
【図１４】従来の貫通電極形成方法で貫通電極が作製された基板の断面図とその上面図
【図１５】従来の形成工程図
【符号の説明】
【００５０】
１，１１    Ｓｉ基板
１ａ，１ａｂ    孔
１ｃ    凹部
２    導電経路
３    第１の絶縁層
４    第２の絶縁層
５    電極パッド
９    導電材料
１０    配線パターン
１２    シート
１３    空隙
【図１】
2010135348.tif 000003
【図２】
2010135348.tif 000004
【図３】
2010135348.tif 000005
【図４】
2010135348.tif 000006
【図５】
2010135348.tif 000007
【図６】
2010135348.tif 000008
【図７】
2010135348.tif 000009
【図８】
2010135348.tif 000010
【図９】
2010135348.tif 000011
【図１０】
2010135348.tif 000012
【図１１】
2010135348.tif 000013
【図１２】
2010135348.tif 000014
【図１３】
2010135348.tif 000015
【図１４】
2010135348.tif 000016
【図１５】
2010135348.tif 000017