【手続補正書】
【提出日】平成17年3月7日(2005.3.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プリセット可能なスクランブラと、相補的なプリセット可能なデスクランブラとを含むデータ通信システムの自己試験方法であって、
前記プリセット可能なスクランブラをあるプリセット状態にプリセットするステップと、前記プリセット可能なスクランブラを用いて、シード・ペイロード・フィールドをスクランブルすることにより、ある試験シーケンスのフィールドを生成するステップと、
該試験シーケンスのフィールドを送信し、対応する受信された試験シーケンス・フィールドを受信するステップと、前記プリセット可能なデスクランブラを用いて、前記受信された試験シーケンス・フィールドをデスクランブルすることにより、それぞれの回復された試験シーケンス・フィールドを生成するステップと、
前記回復された試験シーケンス・フィールドと前記シード・ペイロード・フィールドとの相違をエラーとして検出するステップと
を含んでなる方法。
【請求項２】
前記プリセット可能なスクランブラをプリセットし、前記シード・ペイロード・フィールドをスクランブルする際に、前記プリセット状態と前記シード・ペイロード・フィールドとを組み合わせて、所望のビット・パターンを含むよう前記試験シーケンスを前記プリセット可能なスクランブラに生成させることを特徴とする請求項１に記載の方法。
【請求項３】
前記シード・ペイロード・フィールドをスクランブルするステップにおいて、一連の異なるシード・ペイロード・フィールドをスクランブルして、対応する異なる所望のビット・パターンを含むように前記試験シーケンスを生成することを特徴とする請求項１または２に記載の方法。
【請求項４】
シード・ペイロード・フィールドをスクランブルする際に、前記シード・ペイロード・フィールドの第１のシード・ペイロード・フィールドをスクランブルして、第１のエンド・ビット・シーケンスを有する第１の試験シーケンスを生成し、
前記プリセット可能なスクランブラをあるプリセット状態にプリセットするステップが、前記第１のエンド・ビット・シーケンスを検出するステップと、前記第１のエンド・ビットシーケンスが検出されると、前記プリセット可能なスクランブラを前記プリセット状態にプリセットするステップとを含み、
前記シード・ペイロード・フィールドをスクランブルする際に、前記シード・ペイロード・フィールドの前記第１のシード・ペイロード・フィールドから前記シード・ペイロード・フィールドの第２のシード・ペイロード・フィールドに、スクランブルされる前記シード・ペイロード・フィールドの１つを変更して、第２のエンド・ビット・シーケンスを有する第２の試験シーケンスを生成するステップと、前記第１のエンド・ビット・シーケンスを検出する際に、前記第１のエンド・ビット・シーケンスから前記第２のエンド・ビット・シーケンスに、検出される前記エンド・ビット・シーケンスを変更することを特徴とする請求項３に記載の方法。
【請求項５】
前記プリセット可能なスクランブラをあるプリセット状態にプリセットするステップが、前記試験シーケンスにおけるエンド・ビット・シーケンスを検出するステップと、前記エンド・ビット・シーケンスが検出されると、前記プリセット可能なスクランブラを前記プリセット状態にプリセットするステップとを含んでいることを特徴とする請求項１に記載の方法。
【請求項６】
前記回復された試験シーケンス・フィールドにおける前記エンド・ビット・シーケンスを検出するステップと、前記エンド・ビット・シーケンスが検出されると、前記プリセット可能なデスクランブラを前記プリセット状態にプリセットするステップとをさらに含んでいることを特徴とする請求項５に記載の方法。
【請求項７】
前記試験シーケンスは、所望のサイクル時間よりかなり長いサイクル時間を有する、より大きい試験シーケンスの一部であって、前記より大きい試験シーケンスが終端を有しており、前記方法が、前記より大きい試験シーケンスの前記終端より前に、前記プリセット可能なスクランブラを前記プリセット状態にプリセットして、前記試験シーケンスに所望のサイクル時間を与えるステップをさらに含むことを特徴とする請求項１に記載の方法。
【請求項８】
スクランブラを含むデータ送信機における試験シーケンスを生成する方法であって、
通常動作モードにおいて、前記スクランブラを用いて、ペイロード・フィールドをスクランブルすることにより、それぞれのスクランブルされたペイロード・フィールドを生成するステップと、前記スクランブルされたペイロード・フィールドを送信するステップと、
自己試験動作モードにおいて、前記スクランブラを用いて、シード・ペイロード・フィールドをスクランブルすることにより、試験シーケンス・フィールドを生成するステップと、前記試験シーケンス・フィールドを送信するステップと
を含んでなる方法。
【請求項９】
前記スクランブラがプリセット可能スクランブラであり、前記方法が、前記プリセット可能スクランブラをあるプリセット状態にプリセットするステップをさらに含み、前記プリセット可能スクランブラをプリセットし、前記シード・ペイロード・フィールドをスクランブルする際に、前記プリセット状態と前記シード・ペイロード・フィールドとを組み合わせて、前記プリセット可能スクランブラによって所望のビット・パターンを含むよう前記試験シーケンスを生成させることを特徴とする請求項８に記載の方法。
【請求項１０】
前記シード・ペイロード・フィールドをスクランブルするステップが、前記プリセット可能スクランブラを用いて、一連の異なるペイロード・フィールドをスクランブルして、対応する所望の異なるビット・パターンを含むよう前記試験シーケンスを生成するステップを含んでいることを特徴とする請求項１９から２１のいずれかに記載の方法。
【請求項１１】
前記プリセット可能スクランブラをあるプリセット状態にプリセットするステップが、前記試験シーケンスにおけるエンド・ビット・シーケンスを検出するステップと、前記エンド・ビット・シーケンスが検出されると、前記スクランブラを前記プリセット状態にプリセットするステップとを含んでいることを特徴とする請求項９に記載の方法。
【請求項１２】
デスクランブラを含むデータ受信機の自己試験方法であって、通常モードにおいて、受信ペイロード・フィールドとして、スクランブルされたペイロード・フィールドを受信し、前記デスクランブラを用いて前記受信ペイロード・フィールドをデスクランブルするステップと、自己試験動作モードにおいて、シード・ペイロード・フィールドをスクランブルすることによって生成された受信された試験シーケンス・フィールドを受信するステップと、前記デスクランブラを用いて、前記受信された試験シーケンス・フィールドをデスクランブルし、それぞれの回復された試験シーケンス・フィールドを生成するステップと、前記回復された試験シーケンス・フィールドと前記シード・ペイロード・フィールドとの相違をエラーとして検出するステップとを含んでなる方法。
【請求項１３】
前記デスクランブラが、プリセット可能デスクランブラであることと、前記方法が、前記プリセット可能デスクランブラをあるプリセット状態にプリセットするステップをさらに含むこととを特徴とする請求項１２に記載の方法。
【請求項１４】
前記デスクランブラをあるプリセット状態にプリセットするステップが、前記受信された試験シーケンス・フィールドにおけるエンド・ビット・シーケンスを検出するステップと、前記エンド・ビット・シーケンスが検出されると、前記プリセット可能デスクランブラを前記プリセット状態にプリセットするステップとを含んでいることを特徴とする請求項１３に記載の方法。
【請求項１５】
組み込まれた自己試験機構を有するデータ通信システムであって、
シード・ペイロード・フィールド源と、
前記シード・ペイロード・フィールド源に接続された入力とデータ伝送媒体に結合される出力とを含み、あるプリセット状態にプリセット可能なプリセット可能スクランブラと、
出力と、前記伝送媒体に結合された入力とを含むプリセット可能なデスクランブラと、
前記プリセット可能デスクランブラの出力に接続された入力を含み、前記プリセット可能デスクランブラによって出力される回復された試験シーケンス・フィールドと前記シード・ペイロード・フィールドとが異なる場合に、エラー表示を生成するように動作するエラー検出器と
を含んでなるデータ通信システム。
【請求項１６】
前記シード・ペイロード・フィールドと、前記プリセット可能なスクランブラの前記プリセット状態との組み合わせが、少なくとも１つの所望のビット・パターンを前記プリセット可能スクランブラに出力させるように選択されていることを特徴とする請求項１５に記載のデータ通信システム。
【請求項１７】
前記シード・ペイロード・フィールドが、一連の異なるシード・ペイロード・フィールドを生成して、前記プリセット可能スクランブラに対応する所望のビット・パターンを出力させるように構成されていることを特徴とする請求項１６に記載のデータ通信システム。
【請求項１８】
前記プリセット可能スクランブラによって生成されるエンド・ビット・シーケンスを検出する検出器と、前記検出器に応答して、前記プリセット可能スクランブラを前記プリセット状態にプリセットするように動作するコントローラとをさらに含んでいることを特徴とする請求項１５に記載のデータ通信システム。
【請求項１９】
前記プリセット可能デスクランブラの入力において、前記エンド・ビット・シーケンスを検出する追加検出器と、前記検出器に応答して、前記プリセット可能デスクランブラを前記プリセット状態にプリセットするように動作する追加コントローラとをさらに含んでいることを特徴とする請求項１８に記載のデータ通信システム。
【請求項２０】
組み込まれた自己試験機構を有するデータ送信機であって、
ペイロード・フィールド源と、
シード・ペイロード・フィールド源と、
通常動作モードにおいて、前記ペイロード・フィールド源からペイロード・フィールドを受信して、前記ペイロード・フィールドをスクランブルし、スクランブルされたそれぞれのペイロード・フィールドを送信のために生成するように動作するか、あるいは、自己試験動作モードにおいて、前記シード・ペイロード・フィールド源からシード・ペイロード・フィールドを受信して、前記シード・ペイロード・フィールドをスクランブルし、試験シーケンス・フィールドを送信のために生成するように動作するスクランブラと
を含んでなるデータ送信機。
【請求項２１】
前記スクランブラが、あるプリセット状態にプリセットすることが可能なプリセット可能スクランブラであることと、前記プリセット状態と前記シード・ペイロード・フィールドとを組み合わせて、前記プリセット可能スクランブラによって、所望のビット・パターンを含む前記試験シーケンスが生成されるようにすることとを特徴とする請求項２０に記載のデータ送信機。
【請求項２２】
前記シード・ペイロード・フィールド源が、一連の異なるシード・ペイロード・フィールドを生成して、対応する所望の異なるビット・パターンを含む前記試験シーケンスを前記プリセット可能スクランブラに生成させるように構成されていることを特徴とする請求項２１に記載のデータ送信機。
【請求項２３】
前記試験シーケンスにおけるエンド・ビット・シーケンスを検出する検出器と、前記検出器が前記エンド・ビット・シーケンスを検出すると、前記プリセット可能スクランブラを前記プリセット状態にプリセットするコントローラとをさらに含んでいることを特徴とする請求項２１に記載のデータ送信機。
【請求項２４】
組み込まれた自己試験機構を有するデータ受信機であって、
出力を含んでおり、通常動作モードにおいて、受信ペイロード・フィールドをデスクランブルして、それぞれの回復ペイロード・フィールドを生成するように動作するか、あるいは、自己試験動作モードにおいて、シード・ペイロード・フィールドをスクランブルすることによって生成された受信された試験シーケンス・フィールドをデスクランブルして、それぞれの回復された試験シーケンス・フィールドを生成するように動作するデスクランブラと、
前記デスクランブラの出力に接続された入力を含んでおり、前記回復された試験シーケンス・フィールドが前記シード・ペイロード・フィールドと異なる場合には、エラー表示を生成するように動作するエラー検出器と
を含んでなるデータ受信機。
【請求項２５】
前記デスクランブラがプリセット可能デスクランブラであることと、前記データ受信機が、前記プリセット可能デスクランブラをプリセット状態にプリセットするように動作することができるコントローラをさらに含んでいることとを特徴とする請求項２４に記載のデータ受信機。
【請求項２６】
前記コントローラが、前記回復された試験シーケンス・フィールドにおけるエンド・ビット・シーケンスを検出するように動作する検出器を含んでいることと、前記コントローラが、前記検出器によって前記エンド・ビット・シーケンスが検出されると、前記プリセット可能スクランブラを前記プリセット状態にプリセットするように動作することとを特徴とする請求項２５に記載のデータ受信機。