(57)【要約】【課題】負荷変動によってＶＳＷＲ(電圧定在波比)の値が極端に大きくなった場合でも、出力電力結合器の電子部品の溶断の危険性を軽減すること。【解決手段】ＲＦ電力増幅装置ＨＰＡ＿ＭＤは、第１と第２のＲＦ電力増幅回路ＰＡ１、ＰＡ２、ウィルキンソン・パワー・コンバイナによって構成された出力電力結合器Ｏｕｔ＿ＰＣを具備する。出力電力結合器Ｏｕｔ＿ＰＣの第１と第２の入力端子にＲＦ電力増幅回路ＰＡ１、ＰＡ２のＲＦ増幅出力信号が供給されて、出力端子ＯｕｔからＲＦ増幅出力信号が生成される。出力電力結合器Ｏｕｔ＿ＰＣで、第１入力端子と出力端子の間のインピーダンスと、第２入力端子と出力端子の間のインピーダンスとは略等しく設定され、第１入力端子と第２入力端子の間の抵抗Ｒ61は、例えば渦電流を生成するインダクタ等のリアクタンス素子Ｌ63によって置換されている。【選択図】図３
2010135961.tif 000002
【特許請求の範囲】
【請求項１】
第１ＲＦ電力増幅回路と、第２ＲＦ電力増幅回路と、出力電力結合器とを具備するＲＦ電力増幅装置であって、
前記出力電力結合器は、第１入力端子と第２入力端子と出力端子とを含むウィルキンソン・パワー・コンバイナによって構成されており、
前記出力電力結合器の前記第１入力端子と前記第２入力端子とに、前記第１ＲＦ電力増幅回路の第１ＲＦ増幅出力信号と前記第２ＲＦ電力増幅回路の第２ＲＦ増幅出力信号とがそれぞれ供給され、
前記出力電力結合器の前記出力端子からは、前記ＲＦ電力増幅装置のＲＦ増幅出力信号が生成され、
前記出力電力結合器の前記第１入力端子と前記出力端子との間は所定のインピーダンスに設定され、前記出力電力結合器の前記第２入力端子と前記出力端子との間は前記所定のインピーダンスと略等しいインピーダンスに設定されており、
前記ウィルキンソン・パワー・コンバイナによって構成された前記出力電力結合器の前記第１入力端子と前記第２入力端子の間の抵抗は、リアクタンス素子によって置換されたことを特徴とするＲＦ電力増幅装置。
【請求項２】
前記リアクタンス素子はインダクタであることを特徴とする請求項１に記載のＲＦ電力増幅装置。
【請求項３】
前記インダクタは渦電流を生成することを特徴とする請求項２に記載のＲＦ電力増幅装置。
【請求項４】
入力端子と第１出力端子と第２出力端子とを含む入力電力分割器を更に具備して、
前記入力電力分割器の前記入力端子にはＲＦ入力信号が供給可能とされ、前記入力電力分割器の前記第１出力端子に生成される第１ＲＦ入力信号は前記第１ＲＦ電力増幅回路の入力端子に供給され、前記入力電力分割器の前記第２出力端子に生成される第２ＲＦ入力信号は前記第２ＲＦ電力増幅回路の入力端子に供給されることを特徴とする請求項３に記載のＲＦ電力増幅装置。
【請求項５】
前記入力電力分割器の前記入力端子と前記第１出力端子の間と、前記第１ＲＦ電力増幅回路と、前記出力電力結合器の前記第１入力端子と前記出力端子の間とによって、第１信号経路が形成され、
前記入力電力分割器の前記入力端子と前記第２出力端子の間と、前記第２ＲＦ電力増幅回路と、前記出力電力結合器の前記第２入力端子と前記出力端子の間とによって、第２信号経路が形成され、
前記第１信号経路のトータルの第１トータル位相シフト量と前記第２信号経路のトータルの第２トータル位相シフト量とは、互いに略等しく設定されたことを特徴とする請求項４に記載のＲＦ電力増幅装置。
【請求項６】
前記第１信号経路の前半の前記入力電力分割器の前記入力端子から前記第１ＲＦ電力増幅回路の前記入力端子までの第１前半位相シフト量と、前記第２信号経路の前半の前記入力電力分割器の前記入力端子から前記第２ＲＦ電力増幅回路の前記入力端子までの第２前半位相シフト量とは、反対極性で絶対値が略等しく設定されており、
前記第１信号経路の後半の前記第１ＲＦ電力増幅回路の出力端子から前記出力電力結合器の前記出力端子までの第１後半位相シフト量と、前記第２信号経路の後半の前記第２ＲＦ電力増幅回路の出力端子から前記出力電力結合器の前記出力端子までの第２後半位相シフト量とは、反対極性で絶対値が略等しく設定されていることを特徴とする請求項５に記載のＲＦ電力増幅装置。
【請求項７】
前記入力電力分割器の前記第１出力端子と前記第１ＲＦ電力増幅回路の前記入力端子との間に第１入力整合回路が挿入され、前記入力電力分割器の前記第２出力端子と前記第２ＲＦ電力増幅回路の前記入力端子との間に第２入力整合回路が挿入されていることを特徴とする請求項６に記載のＲＦ電力増幅装置。
【請求項８】
前記第１ＲＦ電力増幅回路の前記出力端子と前記出力電力結合器の前記第１入力端子との間に第１出力整合回路が挿入され、前記第２ＲＦ電力増幅回路の前記出力端子と前記出力電力結合器の前記第２入力端子との間に第２出力整合回路が挿入されていることを特徴とする請求項７に記載のＲＦ電力増幅装置。
【請求項９】
前記出力電力結合器の前記第１入力端子と前記出力端子の間で前記第１ＲＦ電力増幅回路の出力整合が行われ、前記出力電力結合器の前記第２入力端子と前記出力端子の間で前記第２ＲＦ電力増幅回路の出力整合が行われることを特徴とする請求項７に記載のＲＦ電力増幅装置。
【請求項１０】
前記出力電力結合器の前記第１入力端子と前記出力端子の間に前記所定のインピーダンスを有する第１回路素子が接続され、前記出力電力結合器の前記第２入力端子と前記出力端子の間に前記略等しいインピーダンスを有する第２回路素子が接続されていることを特徴とする請求項７に記載のＲＦ電力増幅装置。
【請求項１１】
前記第１回路素子と前記第２回路素子とは、それぞれ所定のライン長を有するマイクロストリップ・ラインによって構成されていることを特徴とする請求項１０に記載のＲＦ電力増幅装置。
【請求項１２】
記第１回路素子は第１無損失集中定数回路によって構成され、前記第２回路素子は第２無損失集中定数回路によって構成されていることを特徴とする請求項１０に記載のＲＦ電力増幅装置。
【請求項１３】
前記第１ＲＦ電力増幅回路と前記第２ＲＦ電力増幅回路のパワートランジスタが形成された半導体チップに前記インダクタが集積化されたことを特徴とする請求項１２に記載のＲＦ電力増幅装置。
【請求項１４】
前記第１ＲＦ電力増幅回路と前記第２ＲＦ電力増幅回路のパワートランジスタが形成された半導体チップが搭載された配線基板に、前記インダクタが搭載されたことを特徴とする請求項１２に記載のＲＦ電力増幅装置。
【請求項１５】
前記パワートランジスタと前記インダクタが集積化された前記半導体チップはシリコン基板によって構成されたことを特徴とする請求項１３に記載のＲＦ電力増幅装置。
【請求項１６】
前記パワートランジスタはＬＤ型ＭＯＳランジスタであることを特徴とする請求項１５に記載のＲＦ電力増幅装置。
【請求項１７】
前記パワートランジスタと前記インダクタとが集積化された前記半導体チップは化合物半導体基板によって構成されたことを特徴とする請求項１３に記載のＲＦ電力増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＦ(無線周波数)電力増幅装置に関し、特に負荷変動によってＶＳＷＲ(電圧定在波比)の値が極端に大きくなった場合でも、出力電力結合器の電子部品の溶断の危険性を軽減するのに有益な技術に関するものである。
【背景技術】
【０００２】
携帯電話に代表される移動体通信には、複数の通信方式が存在する。例えば欧州では、第２世代無線通信方式として普及しているＧＳＭおよびＧＳＭのデータ通信速度を向上したＥＤＧＥに加えて、近年サービスが開始された第３世代無線通信方式であるＷ−ＣＤＭＡがある。また、北米では第２世代無線通信方式であるＤＣＳ、ＰＣＳに加えて、第３世代無線通信方式であるｃｄｍａ１ｘが普及している。尚、ＧＳＭは、Global System for Mobile Communicationの略である。ＥＤＧＥは、Enhanced Data rate for GSM Evolutionの略である。Ｗ−ＣＤＭＡは、Wide-band Code Division Multiple Accessの略である。ＤＣＳは、Digital Cellar Systemの略である。ＰＣＳは、Personal Communication Systemの略である。ｃｄｍａ１ｘは、Code Division Multiple Access 1xの略である。
【０００３】
携帯電話端末が有する高周波電力増幅器の動作は、位相変調のみを使用する基本的なモードのＧＳＭでは飽和動作であり、位相変調と伴に振幅変調も使用するＥＤＧＥはＧＳＭの飽和動作点から数ｄＢのバックオフをとった動作点での線形動作である。また、位相変調と伴に振幅変調も使用するＷ−ＣＤＭＡおよびｃｄｍａ−１ｘでも、高周波電力増幅器の動作は線形動作である。
【０００４】
また、ＧＳＭおよびＥＤＧＥに対応する携帯電話端末の高周波回路部分おいて、高周波電力増幅器とアンテナとの間には、アンテナスイッチが配置される。アンテナスイッチは、ＴＤＭＡ(時分割マルチプルアクセス)方式の送信スロットと受信スロットとを切り換える機能を実行する。
【０００５】
Ｗ−ＣＤＭＡおよびｃｄｍａ−１ｘに対応する携帯電話端末の高周波回路部分おいて、高周波電力増幅器とアンテナとの間には、デュプレクサが配置される。デュプレクサは、ＣＤＭＡ(コード分割マルチプルアクセス)方式の低いＲＦ周波数のＲＦ送信信号の送信と高いＲＦ周波数のＲＦ受信信号の受信とを並列に処理する機能を実行する。更に、Ｗ−ＣＤＭＡおよびｃｄｍａ−１ｘ等では、アンテナでの負荷変動影響が高周波電力増幅器に及ばないように、高周波電力増幅器とデュプレクサとの間にアイソレータを配置している。しかし、アイソレータは、高周波電力増幅器が製作される構造物に集積化することが困難であるので、大きくて高価な部品となっている。
【０００６】
下記特許文献１には、アイソレータを使用することなく、広範囲の負荷インピーダンスで低歪と高効率とを実現する並列電力増幅器(Parallel Power Amplifier)もしくは平衡電力増幅器(Balanced Power Amplifier)を使用することが記載されている。この並列もしくは平衡型の電力増幅器は複数の増幅経路を持ち、１つの入力端子の入力信号は入力電力分割器によって複数の増幅経路の入力に供給される。各増幅経路は増幅器と位相シフタとを含み、複数の増幅経路で増幅器の動作の位相が異なるように複数の増幅経路上に位相シフタが配置され、出力電力結合器によって複数の増幅経路の複数の出力を単一の出力に結合する。
【０００７】
一方、下記特許文献１に記載の並列もしくは平衡型の電力増幅器においては、電力増幅器の出力とアンテナとの間のインピーダンスの不整合が生じても、平衡電力増幅器の全体のＡＣＰＲ(隣接チャンネル漏洩電力比)は良好に維持することができる。その理由は、２つの増幅経路の一方の電力増幅器のインピーダンス変換がスミスチャート上で誘導性の回転となり、他方の電力増幅器のインピーダンス変換がスミスチャート上で容量性の回転となるためである。その結果、一方のインピーダンスが高インピーダンスになった場合、他方のインピーダンスは低インピーダンスとなり、合成信号の歪を補正することが可能となる。尚、ＡＣＰＲはAdjacent Channel Leakage Power Ratioの略である。
【０００８】
【特許文献１】特開２００８−１３５８２２号  公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明者等は本発明に先立って、ＧＳＭ方式の送信機能を有するＲＦ電力増幅器モジュールの開発に従事した。この開発の当初に、ＲＦ電力増幅器の出力とアンテナとの間のインピーダンスの不整合が生じても、ＡＣＰＲを良好に維持すると言う開発課題が与えられた。
【００１０】
従って、本発明に先立って、本発明者等は上記特許文献１に記載の並列もしくは平衡型のＲＦ電力増幅器を採用することを検討した。
【００１１】
図１は、本発明に先立って本発明者等により検討された平衡型のＲＦ電力増幅器を示す図である。
【００１２】
図１に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤは、入力電力分割器Ｉｎ＿ＰＤ、第１入力位相シフタＩｎ＿ＰＳ１、第２入力位相シフタＩｎ＿ＰＳ２、第１入力整合回路Ｉｎ＿ＭＮ１、第２入力整合回路Ｉｎ＿ＭＮ２、第１ＲＦ電力増幅回路ＰＡ１、第２ＲＦ電力増幅回路ＰＡ２を含んでいる。図１のＲＦ電力増幅器モジュールＨＰＡ＿ＭＤは、更に、第１出力整合回路Ｏｕｔ＿ＭＮ１、第２出力整合回路Ｏｕｔ＿ＭＮ２、第１出力位相シフタＯｕｔ＿ＰＳ１、第２出力位相シフタＯｕｔ＿ＰＳ２、出力電力結合器Ｏｕｔ＿ＰＣを含んでいる。
【００１３】
入力端子ＩｎのＲＦ入力信号は入力電力分割器Ｉｎ＿ＰＤによって第１入力位相シフタＩｎ＿ＰＳ１の入力端子と第２入力位相シフタＩｎ＿ＰＳ２の入力端子に供給され、第１入力位相シフタＩｎ＿ＰＳ１の出力信号と第２入力位相シフタＩｎ＿ＰＳ２の出力信号は第１入力整合回路Ｉｎ＿ＭＮ１の入力端子と第２入力整合回路Ｉｎ＿ＭＮ２の入力端子にそれぞれ供給される。第１入力整合回路Ｉｎ＿ＭＮ１の出力信号と第２入力整合回路Ｉｎ＿ＭＮ２の出力信号は、第１ＲＦ電力増幅回路ＰＡ１の入力端子と第２ＲＦ電力増幅回路ＰＡ２の入力端子にそれぞれ供給される。第１ＲＦ電力増幅回路ＰＡ１の出力信号と第２ＲＦ電力増幅回路ＰＡ２の出力信号とは、第１出力整合回路Ｏｕｔ＿ＭＮ１の入力端子と第２出力整合回路Ｏｕｔ＿ＭＮ２の入力端子にそれぞれ供給される。第１出力整合回路Ｏｕｔ＿ＭＮ１の出力信号と第２出力整合回路Ｏｕｔ＿ＭＮ２の出力信号は、第１出力位相シフタＯｕｔ＿ＰＳ１の入力端子と第２出力位相シフタＯｕｔ＿ＰＳ２の入力端子にそれぞれ供給される。第１出力位相シフタＯｕｔ＿ＰＳ１の出力信号と第２出力位相シフタＯｕｔ＿ＰＳ２の出力信号は出力電力結合器Ｏｕｔ＿ＰＣの第１入力端子と第２入力端子にそれぞれ供給され、出力電力結合器Ｏｕｔ＿ＰＣの出力端子ＯｕｔからＲＦ増幅出力信号が生成される。
【００１４】
入力電力分割器Ｉｎ＿ＰＤは、入力端子と第１出力端子と第２出力端子を含むウィルキンソン・パワー・ディバイダー(Wilkinson power divider)により構成されている。良く知られているようにウィルキンソン・パワー・ディバイダーでは、入力端子と第１出力端子との間に第１マイクロストリップ・ラインまたは第１無損失集中定数回路が接続され、入力端子と第２出力端子との間に第２マイクロストリップ・ラインまたは第２無損失集中定数回路が接続され、第１出力端子と第２出力端子との間に抵抗が接続される。入力端子に接続される入力信号源の出力インピーダンスが５０Ωとすれば、第１と第２のマイクロストリップ・ラインは５０Ω×(２)1/2＝７０．５Ωの特性インピーダンスとなるようなライン幅とライン長とを持ち、抵抗Ｒ11は２×５０Ω＝１００Ωの抵抗値を持つ。ＧＳＭ８００またはＧＳＭ８５０のＧＳＭ方式の携帯電話端末のＲＦ周波数は略１ＧＨｚであるので、４分の１波長(λ／４)のマイクロストリップ・ラインのライン長は略４．５ｃｍと極めて長くなってしまう。従って、図１に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの入力電力分割器Ｉｎ＿ＰＤでは、第１と第２の無損失集中定数回路が使用される。第１無損失集中定数回路は、ローパス型フィルタの容量Ｃ10、インダクタＬ11、容量Ｃ11によって７０．５Ωのインピーダンスを持つように構成されている。また、第２無損失集中定数回路も、ローパス型フィルタの容量Ｃ10、インダクタＬ12、容量Ｃ12によって７０．５Ωのインピーダンスを持つように構成される。第１と第２の無損失集中定数回路はそれぞれ９０°の位相を生成するので、第１と第２の無損失集中定数回路は第１出力端子と第２出力端子との間に１８０°の位相差を生成する。一方、第１出力端子と第２出力端子の間の１００Ωの抵抗Ｒ11は第１出力端子と第２出力端子の間に０°の位相差を生成するので、第１出力端子と第２出力端子の間で１８０°の位相差の信号と０°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。
【００１５】
ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの入力端子Ｉｎには入力容量Ｃ01の一端が接続される一方、入力容量Ｃ01の他端には入力電力分割器Ｉｎ＿ＰＤの入力端子が接続されている。入力電力分割器Ｉｎ＿ＰＤの第１出力端子には第１入力位相シフタＩｎ＿ＰＳ１の入力端子が接続され、入力電力分割器Ｉｎ＿ＰＤの第２出力端子には第２入力位相シフタＩｎ＿ＰＳ２の入力端子が接続されている。第１入力位相シフタＩｎ＿ＰＳ１は容量Ｃ21とインダクタＬ1によって＋４５°の位相を生成するように構成され、第２入力位相シフタＩｎ＿ＰＳ２はインダクタＬ22と容量Ｃ22とによって−４５°の位相を生成するように構成されている。
【００１６】
第１入力位相シフタＩｎ＿ＰＳ１の出力端子には第１入力整合回路Ｉｎ＿ＭＮ１の入力端子が接続され、第２入力位相シフタＩｎ＿ＰＳ２の出力端子には第２入力整合回路Ｉｎ＿ＭＮ２の入力端子が接続される。第１入力整合回路Ｉｎ＿ＭＮ１は容量Ｃ31とインダクタＬ31とによって構成され、入力電力分割器Ｉｎ＿ＰＤおよび第１入力位相シフタＩｎ＿ＰＳ１の比較的高い出力インピーダンスと第１ＲＦ電力増幅回路ＰＡ１の比較的低い入力インピーダンスとの間を整合する機能を持っている。第２入力整合回路Ｉｎ＿ＭＮ２も容量Ｃ32とインダクタＬ32とによって構成され、入力電力分割器Ｉｎ＿ＰＤおよび第２入力位相シフタＩｎ＿ＰＳ２の比較的高い出力インピーダンスと第２ＲＦ電力増幅回路ＰＡ２の比較的低い入力インピーダンスとの間を整合する機能を持っている。
【００１７】
初段ＲＦ増幅器Ａ１と次段ＲＦ増幅器Ａ２と最終段ＲＦ増幅器Ａ３によって構成された第１ＲＦ電力増幅回路ＰＡ１は第１入力位相シフタＩｎ＿ＰＳ１の出力端子のＲＦ信号を増幅して、第１ＲＦ増幅信号を第１出力整合回路Ｏｕｔ＿ＭＮ１の入力端子に供給する。初段ＲＦ増幅器Ａ１と次段ＲＦ増幅器Ａ２と最終段ＲＦ増幅器Ａ３によって構成された第２ＲＦ電力増幅回路ＰＡ２も第２入力位相シフタＩｎ＿ＰＳ２の出力端子のＲＦ信号を増幅して、第２ＲＦ増幅信号を第２出力整合回路Ｏｕｔ＿ＭＮ２の入力端子に供給する。
【００１８】
第１出力整合回路Ｏｕｔ＿ＭＮ１はインダクタＬ41と容量Ｃ41とによって構成され、第１ＲＦ電力増幅回路ＰＡ１の最終段ＲＦ増幅器Ａ３の比較的低い出力インピーダンスと第１出力位相シフタＯｕｔ＿ＰＳ１および出力電力結合器Ｏｕｔ＿ＰＣの比較的高い入力インピーダンスとの間を整合する機能を持っている。第２出力整合回路Ｏｕｔ＿ＭＮ１はインダクタＬ42と容量Ｃ42とによって構成され、第２ＲＦ電力増幅回路ＰＡ２の最終段ＲＦ増幅器Ａ３の比較的低い出力インピーダンスと第２出力位相シフタＯｕｔ＿ＰＳ２および出力電力結合器Ｏｕｔ＿ＰＣの比較的高い入力インピーダンスとの間を整合する機能を持っている。
【００１９】
第１出力位相シフタＯｕｔ＿ＰＳ１はインダクタＬ51と容量Ｃ51とによって−４５°の位相を生成するように構成され、第２入力位相シフタＩｎ＿ＰＳ２は容量Ｃ52とインダクタＬ52とによって＋４５°の位相を生成するように構成されている。
【００２０】
出力電力結合器Ｏｕｔ＿ＰＣは、第１入力端子と第２入力端子と出力端子を含むウィルキンソン・パワー・コンバイナ(Wilkinson power combiner)によって構成されている。良く知られているようにウィルキンソン・パワー・コンバイナでは、第１入力端子と出力端子との間に第１マイクロストリップ・ラインまたは第１無損失集中定数回路が接続され、第２入力端子と出力端子との間に第２マイクロストリップ・ラインまたは第２無損失集中定数回路が接続され、第１入力端子と第２入力端子との間に抵抗が接続される。出力端子に接続される負荷の入力インピーダンスが５０Ωとすれば、第１と第２のマイクロストリップ・ラインは５０Ω×(２)1/2＝７０．５Ωの特性インピーダンスとなるようなライン幅とライン長とを持ち、抵抗Ｒ61は２×５０Ω＝１００Ωの抵抗値を持つ。ＧＳＭ８００またはＧＳＭ８５０のＧＳＭ方式の携帯電話端末のＲＦ周波数は略１ＧＨｚであるので、４分の１波長(λ／４)ののマイクロストリップ・ラインのライン長は略４．５ｃｍと極めて長くなってしまう。従って、図１に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの出力電力結合器Ｏｕｔ＿ＰＣでは、第１と第２の無損失集中定数回路が使用される。第１無損失集中定数回路は、ローパス型フィルタの容量Ｃ61、インダクタＬ61、容量Ｃ63によって７０．５Ωのインピーダンスを持つように構成される。第２無損失集中定数回路も、ローパス型フィルタの容量Ｃ62、インダクタＬ62、容量Ｃ63によって７０．５Ωのインピーダンスを持つように構成される。第１と第２の無損失集中定数回路はそれぞれ９０°の位相を生成するので、第１と第２の無損失集中定数回路は第１入力端子と第２入力端子の間に１８０°の位相差を生成する。一方、第１入力端子と第２入力端子との間の１００Ωの抵抗Ｒ61は第１出力端子と第２出力端子の間に０°の位相差を生成するので、第１入力端子と第２入力端子との間で１８０°の位相差の信号と０°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。
【００２１】
尚、図１に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤでは、第１と第２のＲＦ電力増幅回路ＰＡ１、ＰＡ２の初段ＲＦ増幅器Ａ１と次段ＲＦ増幅器Ａ２と最終段ＲＦ増幅器Ａ３の各電力増幅パワートランジスタは、シリコン半導体基板に製造されたＬＤ(Laterally Diffused)型ＮチャンネルパワーＭＯＳトランジスタによって構成されたものである。また、入力電力分割器Ｉｎ＿ＰＤ、第１と第２の入力位相シフタＩｎ＿ＰＳ１〜２、第１と第２の入力整合回路Ｉｎ＿ＭＮ１〜２、第１と第２の出力整合回路Ｏｕｔ＿ＭＮ１〜２、第１と第２の出力位相シフタＯｕｔ＿ＰＳ１〜２、出力電力結合器Ｏｕｔ＿ＰＣに含まれた複数の容量と複数のインダクタと複数の抵抗は、ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤに搭載される超小型電子部品により構成されたものである。
【００２２】
一方、本発明者は本発明に先立ったＧＳＭ方式のＲＦ電力増幅器モジュールの開発において、図１に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの負荷変動試験を行った。負荷変動試験では、図１に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの出力端子Ｏｕｔの負荷条件は理想的な状態から変動される。ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの出力端子Ｏｕｔの理想的な負荷条件では、出力端子Ｏｕｔの例えば５０オームの出力インピーダンスとアンテナの例えば５０オームの負荷インピーダンスが等しく整合した状態となっている。
【００２３】
この理想的な負荷条件では、反射波／進行波の比である反射率Γはゼロであるので、(１＋Γ)／(１−Γ)で求められるＶＳＷＲ(電圧定在波比)の値は１となる。尚、ＶＳＷＲは、Voltage Standing-Wave Ratioの略である。しかし、アンテナの負荷変動によって、例えばアンテナの負荷インピーダンスが５０オームより低下すると、反射率Γはゼロよりも増加するので、ＶＳＷＲ(電圧定在波比)の値も１よりも増加する。一方、図１に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤでは、第１と第２のＲＦ電力増幅回路ＰＡ１、ＰＡ２は、並列または平衡型の電力増幅器の形態に接続されている。従って、冒頭で説明したように、出力とアンテナの間のインピーダンスの不整合が生じても、一方の経路のインピーダンス変換がスミスチャート上で誘導性の回転となり他方の経路のインピーダンス変換がスミスチャート上で容量性の回転となるので、合成信号の歪を補正でき、全体のＡＣＰＲを良好に維持することができる。
【００２４】
しかし、本発明者等は上述の負荷変動試験においてＶＳＷＲ(電圧定在波比)の値を極端に大きくした場合には、図１に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤが破壊すると言う問題を見い出したものである。本発明者等は、更に、図１に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの破壊の内容を調査したところ、ウィルキンソン・パワー・コンバイナによって構成された出力電力結合器Ｏｕｔ＿ＰＣの第１入力端子と第２入力端子との間の１００Ωの抵抗Ｒ61が破損しているものであった。この抵抗Ｒ61も、ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤに搭載される超小型電子部品によって構成されたもので、具体的には「０６０３型」と呼ばれる表面実装デバイス(ＳＭＤ：Surface Mount Device)であった。ＪＩＳ規格によれば、０６０３型表面実装デバイスは長さ(Ｌ)が０．６ｍｍ、幅(Ｗ)が０．３ｍｍ、厚み(ｔ)が０．２３ｍｍの超小型電子部品である。また、０６０３型表面実装デバイスの最大許容消費電力Ｐmaxも１／１６(Ｗ)＝６２．５mＷと、１００ｍＷ以下の極めて小さなものである。
【００２５】
図２は、図１に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤにおいて、負荷変動によってＶＳＷＲ(電圧定在波比)の値が１から１５まで変化した場合の出力電力結合器Ｏｕｔ＿ＰＣの抵抗Ｒ61の消費電力を示す図である。すなわち、図２において、特性Ｌ１はＶＳＷＲ(電圧定在波比)の比が１：１の理想的な状態の場合を示し、特性Ｌ１５はＶＳＷＲ(電圧定在波比)の比が１５：１のワースト状態の場合を示している。
【００２６】
図２より、ＶＳＷＲ(電圧定在波比)の値が１５の場合のワースト条件では、略４３０ｍＷと最大許容消費電力Ｐmaxを大幅に超過する電力を消費することが理解できる。その結果、ＶＳＷＲ(電圧定在波比)の値が極端に大きくなった場合には、図１に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの出力電力結合器Ｏｕｔ＿ＰＣの抵抗Ｒ61が溶断するものである。すなわち、出力とアンテナの間のインピーダンス不整合が生じると、合成信号の歪を補正できても、合成前の一方の経路の誘導性の回転を持つＲＦ信号と他方の経路の容量性の回転を持つＲＦ信号が抵抗Ｒ61の両端の間に印加されるものと推測される。尚、図２の横軸はＲＦ送信出力信号の位相を示し、図２の縦軸は抵抗Ｒ61の消費電力を示し、図２の結果は、高周波回路シミュレーションによるものである。
【００２７】
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。
【００２８】
従って、本発明の目的とするところは、負荷変動によってＶＳＷＲ(電圧定在波比)の値が極端に大きくなった場合でも、出力電力結合器の電子部品の溶断の危険性を軽減することにある。
【００２９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００３０】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００３１】
すなわち、本発明の代表的なＲＦ電力増幅装置(ＨＰＡ＿ＭＤ)は、第１ＲＦ電力増幅回路(ＰＡ１)と、第２ＲＦ電力増幅回路(ＰＡ２)と、ウィルキンソン・パワー・コンバイナによって構成された出力電力結合器(Ｏｕｔ＿ＰＣ)とを具備する。
【００３２】
前記出力電力結合器(Ｏｕｔ＿ＰＣ)の第１と第２の入力端子に前記第１と前記第２のＲＦ電力増幅回路の第１と第２のＲＦ増幅出力信号がそれぞれ供給され、前記出力電力結合器の前記出力端子(Ｏｕｔ)からＲＦ増幅出力信号が生成される。
【００３３】
前記出力電力結合器で、前記第１入力端子と前記出力端子の間は所定のインピーダンスに設定され、前記第２入力端子と前記出力端子の間は前記所定のインピーダンスと略等しいインピーダンスに設定されている。前記出力電力結合器の前記第１入力端子と前記第２入力端子との間の抵抗(Ｒ61)は、例えば、渦電流を生成するインダクタ等のリアクタンス素子(Ｌ63)によって置換されたことを特徴とする(図３参照)。
【発明の効果】
【００３４】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００３５】
すなわち、負荷変動によってＶＳＷＲ(電圧定在波比)の値が極端に大きくなった場合でも、出力電力結合器の電子部品の溶断の危険性を軽減することができる。
【発明を実施するための最良の形態】
【００３６】
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００３７】
〔１〕本発明の代表的な実施の形態は、第１ＲＦ電力増幅回路(ＰＡ１)と、第２ＲＦ電力増幅回路(ＰＡ２)と、出力電力結合器(Ｏｕｔ＿ＰＣ)とを具備するＲＦ電力増幅装置(ＨＰＡ＿ＭＤ)である。
【００３８】
前記出力電力結合器(Ｏｕｔ＿ＰＣ)は、第１入力端子と第２入力端子と出力端子(Ｏｕｔ)とを含むウィルキンソン・パワー・コンバイナによって構成されている。
【００３９】
前記出力電力結合器(Ｏｕｔ＿ＰＣ)の前記第１入力端子と前記第２入力端子とに、前記第１ＲＦ電力増幅回路の第１ＲＦ増幅出力信号と前記第２ＲＦ電力増幅回路の第２ＲＦ増幅出力信号とがそれぞれ供給される。
【００４０】
前記出力電力結合器の前記出力端子(Ｏｕｔ)からは、前記ＲＦ電力増幅装置(ＨＰＡ＿ＭＤ)のＲＦ増幅出力信号が生成される。
【００４１】
前記出力電力結合器の前記第１入力端子と前記出力端子との間は所定のインピーダンスに設定され、前記出力電力結合器の前記第２入力端子と前記出力端子との間は前記所定のインピーダンスと略等しいインピーダンスに設定されている。
【００４２】
前記ウィルキンソン・パワー・コンバイナによって構成された前記出力電力結合器の前記第１入力端子と前記第２入力端子の間の抵抗(Ｒ61)は、リアクタンス素子(Ｌ63)によって置換されたことを特徴とする(図３参照)。
【００４３】
前記実施の形態によれば、前記出力端子(Ｏｕｔ)の負荷変動によって生成される不所望なＲＦ信号が前記リアクタンス素子(Ｌ63)に印加されて、前記リアクタンス素子(Ｌ63)に電流が流れる。しかし、前記電流による消費電力は無効消費電力であるので、前記リアクタンス素子(Ｌ63)は前記抵抗(Ｒ61、図１)のように熱的に破壊される可能性が低減されることができる。
【００４４】
好適な実施の形態では、前記リアクタンス素子はインダクタ(Ｌ63)であることを特徴とする(図３参照)。
【００４５】
他の好適な実施の形態では、前記インダクタ(Ｌ63)は渦電流を生成することを特徴とする(図３参照)。
【００４６】
前記他の好適な実施の形態によれば、前記インダクタ(Ｌ63)によって生成される前記渦電流は電力損失を生成するので、前記出力端子(Ｏｕｔ)の過渡的な負荷変動による不所望なＲＦ信号のエネルギーを短時間に吸収することが可能となる。
【００４７】
別の好適な実施の形態によるＲＦ電力増幅装置(ＨＰＡ＿ＭＤ)は、入力端子と第１出力端子と第２出力端子とを含む入力電力分割器(Ｉｎ＿ＰＤ)を更に具備する。
【００４８】
前記入力電力分割器の前記入力端子にはＲＦ入力信号が供給可能とされ、前記入力電力分割器の前記第１出力端子に生成される第１ＲＦ入力信号は前記第１ＲＦ電力増幅回路(ＰＡ１)の入力端子に供給され、前記入力電力分割器の前記第２出力端子に生成される第２ＲＦ入力信号は前記第２ＲＦ電力増幅回路(ＰＡ２)の入力端子に供給されることを特徴とする(図３参照)。
【００４９】
更に別の好適な実施の形態では、前記入力電力分割器の前記入力端子と前記第１出力端子の間と、前記第１ＲＦ電力増幅回路(ＰＡ１)と、前記出力電力結合器の前記第１入力端子と前記出力端子の間とによって、第１信号経路が形成される。
【００５０】
前記入力電力分割器の前記入力端子と前記第２出力端子の間と、前記第２ＲＦ電力増幅回路(ＰＡ２)と、前記出力電力結合器の前記第２入力端子と前記出力端子の間とによって、第２信号経路が形成される。
【００５１】
前記第１信号経路のトータルの第１トータル位相シフト量と前記第２信号経路のトータルの第２トータル位相シフト量とは、互いに略等しく設定されたことを特徴とする(図３参照)。
【００５２】
また更に別の好適な実施の形態では、前記第１信号経路の前半の前記入力電力分割器の前記入力端子から前記第１ＲＦ電力増幅回路の前記入力端子までの第１前半位相シフト量と、前記第２信号経路の前半の前記入力電力分割器の前記入力端子から前記第２ＲＦ電力増幅回路の前記入力端子までの第２前半位相シフト量とは、反対極性で絶対値が略等しく設定されている。
【００５３】
前記第１信号経路の後半の前記第１ＲＦ電力増幅回路の出力端子から前記出力電力結合器の前記出力端子までの第１後半位相シフト量と、前記第２信号経路の後半の前記第２ＲＦ電力増幅回路の出力端子から前記出力電力結合器の前記出力端子までの第２後半位相シフト量とは、反対極性で絶対値が略等しく設定されていることを特徴とする(図３参照)。
【００５４】
また更に別の好適な実施の形態では、前記入力電力分割器の前記第１出力端子と前記第１ＲＦ電力増幅回路(ＰＡ１)の前記入力端子との間に第１入力整合回路(Ｉｎ＿ＭＮ１)が挿入され、前記入力電力分割器の前記第２出力端子と前記第２ＲＦ電力増幅回路(ＰＡ２)の前記入力端子との間に第２入力整合回路(Ｉｎ＿ＭＮ２)が挿入されていることを特徴とする(図３、図４参照)。
【００５５】
また更に別の好適な実施の形態では、前記第１ＲＦ電力増幅回路(ＰＡ１)の前記出力端子と前記出力電力結合器の前記第１入力端子との間に第１出力整合回路(Ｏｕｔ＿ＭＮ１)が挿入され、前記第２ＲＦ電力増幅回路(ＰＡ２)の前記出力端子と前記出力電力結合器の前記第２入力端子との間に第２出力整合回路(Ｏｕｔ＿ＭＮ２)が挿入されていることを特徴とする(図３参照)。
【００５６】
また更に別の好適な実施の形態では、前記出力電力結合器(Ｏｕｔ＿ＭＮ＆ＰＣ)の前記第１入力端子と前記出力端子の間で前記第１ＲＦ電力増幅回路(ＰＡ１)の出力整合が行われ、前記出力電力結合器の前記第２入力端子と前記出力端子の間で前記第２ＲＦ電力増幅回路(ＰＡ２)の出力整合が行われることを特徴とする(図４参照)。
【００５７】
更に他の好適な実施の形態は、前記出力電力結合器の前記第１入力端子と前記出力端子の間に前記所定のインピーダンスを有する第１回路素子が接続され、前記出力電力結合器の前記第２入力端子と前記出力端子の間に前記略等しいインピーダンスを有する第２回路素子が接続されていることを特徴とする(図３参照)。
【００５８】
より好適な実施の形態では、前記第１回路素子と前記第２回路素子とは、それぞれ所定のライン長を有するマイクロストリップ・ラインによって構成されていることを特徴とする(図３参照)。
【００５９】
更により好適な実施の形態では、前記第１回路素子は第１無損失集中定数回路(Ｃ61、Ｌ61、Ｃ63)によって構成され、前記第２回路素子は第２無損失集中定数回路(Ｃ62、Ｌ62、Ｃ63)によって構成されていることを特徴とする(図３参照)。
【００６０】
具体的な一つの実施の形態では、前記第１ＲＦ電力増幅回路(ＰＡ１)と前記第２ＲＦ電力増幅回路(ＰＡ２)のパワートランジスタが形成された半導体チップ(６１)に前記インダクタ(Ｌ63)が集積化されたことを特徴とする(図５、図６、図１１参照)。
【００６１】
他の具体的な一つの実施の形態では、前記第１ＲＦ電力増幅回路(ＰＡ１)と前記第２ＲＦ電力増幅回路(ＰＡ２)のパワートランジスタが形成された半導体チップ(６１)が搭載された配線基板(６０)に前記インダクタ(Ｌ63)が搭載されたことを特徴とする(図１０参照)。
【００６２】
より具体的な一つの実施の形態は、前記パワートランジスタと前記インダクタ(Ｌ63)が集積化された前記半導体チップ(６１)はシリコン基板によって構成されたことを特徴とする(図５、図６参照)。
【００６３】
更により具体的な一つの実施の形態は、前記パワートランジスタはＬＤ型ＭＯＳランジスタである。
【００６４】
他の更により具体的な一つの実施の形態は、前記パワートランジスタと前記インダクタ(Ｌ63)とが集積化された前記半導体チップ(６１)は化合物半導体基板によって構成されたことを特徴とする(図１１参照)。
【００６５】
《実施の形態の説明》
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【００６６】
《高出力ＲＦ電力増幅器モジュールの構成》
図３は、本発明の１つの実施の形態による平衡型のＲＦ電力増幅器の構成を示す図である。
【００６７】
図３に示す平衡型のＲＦ電力増幅器は、具体的には高出力ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤとして構成されている。図３の高出力ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤは、図１に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤと同様に、入力電力分割器Ｉｎ＿ＰＤ、第１と第２の入力位相シフタＩｎ＿ＰＳ１〜２、第１と第２の入力整合回路Ｉｎ＿ＭＮ１〜２、第１と第２のＲＦ電力増幅回路ＰＡ１〜２を含んでいる。また図３の高出力ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤは、図１に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤと同様に、更に、第１と第２の出力整合回路Ｏｕｔ＿ＭＮ１〜２、第１と第２の出力位相シフタＯｕｔ＿ＰＳ１〜２、出力電力結合器Ｏｕｔ＿ＰＣを含んでいる。尚、高出力ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの入力端子Ｉｎには入力容量Ｃ01を介して、８２４ＭＨｚ〜８４９ＭＨｚの周波数のＧＳＭ８５０のＲＦ送信入力信号と８８９Ｈｚ〜９１５ＭＨｚの周波数のＧＳＭ９００のＲＦ送信入力信号とが供給可能とされている。
【００６８】
図３の高出力ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの入力電力分割器Ｉｎ＿ＰＤ、入力位相シフタＩｎ＿ＰＳ１〜２、入力整合回路Ｉｎ＿ＭＮ１〜２、ＲＦ電力増幅回路ＰＡ１〜２、出力整合回路Ｏｕｔ＿ＭＮ１〜２、出力位相シフタＯｕｔ＿ＰＳ１〜２の構成は図１と同様なので、その繰り返しの説明は省略する。
【００６９】
図３の高出力ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤが図１に示すＲＦ電力増幅器モジュールＨＰＡ＿ＭＤと相違するのは、出力電力結合器Ｏｕｔ＿ＰＣの構成と動作とのみである。
【００７０】
すなわち、図３の高出力ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの出力電力結合器Ｏｕｔ＿ＰＣはウィルキンソン・パワー・コンバイナによって構成され、第１入力端子と出力端子との間に第１マイクロストリップ・ラインまたは第１無損失集中定数回路が接続され、第２入力端子と出力端子との間に第２マイクロストリップ・ラインまたは第２無損失集中定数回路が接続され、第１入力端子と第２入力端子との間にインダクタＬ63が接続される。出力端子に接続される負荷の入力インピーダンスが５０Ωとすれば、第１と第２のマイクロストリップ・ラインは５０Ω×(２)1/2＝７０．５Ωの特性インピーダンスとなるようなライン幅とライン長とを持ち、インダクタＬ63は２×５０Ω＝１００Ωのインピーダンスを持つ。ＧＳＭ８００またはＧＳＭ８５０のＧＳＭ方式の携帯電話端末のＲＦ周波数は略１ＧＨｚであるので、４分の１波長(λ／４)のマイクロストリップ・ラインのライン長は略４．５ｃｍと、極めて長くなってしまう。従って、図３の高出力ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの出力電力結合器Ｏｕｔ＿ＰＣでは、第１と第２の無損失集中定数回路が使用される。第１無損失集中定数回路は、ローパス型フィルタの容量Ｃ61、インダクタＬ61、容量Ｃ63によって７０．５Ωのインピーダンスを持つように構成される。第２無損失集中定数回路も、ローパス型フィルタの容量Ｃ62、インダクタＬ62、容量Ｃ63によって７０．５Ωのインピーダンスを持つように構成される。第１と第２の無損失集中定数回路はそれぞれ９０°の位相を生成するので、第１と第２の無損失集中定数回路は第１入力端子と第２入力端子の間に１８０°の位相差を生成する。一方、第１入力端子と第２入力端子との間の１００Ωのインピーダンスを持つインダクタＬ63は第１出力端子と第２出力端子の間に０°の位相差を生成するので、第１入力端子と第２入力端子との間で１８０°の位相差の信号と０°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。
【００７１】
このように、図３の高出力ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの出力電力結合器Ｏｕｔ＿ＰＣの第１入力端子と第２入力端子との間では、図１の１００Ωの抵抗Ｒ61は除去され、その代わりにインダクタＬ63が接続されている。
【００７２】
図３の高出力ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの出力電力結合器Ｏｕｔ＿ＰＣの第１入力端子と第２入力端子との間に接続されたインダクタＬ63のインダクタンスの値は、下記の計算式に従って設定される。ただし、この時のＲＦ送信信号の周波数ｆは、８００ＭＨｚとする。
【００７３】
Ｒ61＝ｊωＬ63＝ｊ２πｆＬ63  …(式１)
１００Ω＝６．２８×８００×１０６×Ｌ63
∴Ｌ63＝１９．９×１０−６＝１９．９ｎＨ
図３の高出力ＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの出力電力結合器Ｏｕｔ＿ＰＣで図１の１００Ωの抵抗Ｒ61の代わりに使用されたインダクタＬ63の両端間には、負荷変動によって不所望なＲＦ信号が印加される。インダクタＬ63のインダクタンスの値に従って、負荷変動での不所望なＲＦ信号によるインダクタＬ63に流れる電流が決定される。この電流がインダクタＬ63に流れることによる消費電力は無効消費電力であるので、図３の出力電力結合器Ｏｕｔ＿ＰＣのインダクタＬ63は図１の出力電力結合器Ｏｕｔ＿ＰＣの抵抗Ｒ61のように熱的に破壊される可能性は低減される。
【００７４】
図３の出力電力結合器Ｏｕｔ＿ＰＣの好ましいインダクタＬ63は、出力端子Ｏｕｔの過渡的な負荷変動による不所望なＲＦ信号のエネルギーを短時間に吸収する能力を持つと伴に、エネルギー吸収の際の熱的破壊の可能性が低減される工夫を有するものである。出力電力結合器Ｏｕｔ＿ＰＣの好ましいインダクタＬ63の詳細は、下記の具体的な実施の形態において詳細に説明する。
【００７５】
《具体的な高出力ＲＦ電力増幅器モジュール》
図４は、本発明の具体的な実施の形態による平衡型のＲＦ電力増幅器の構成を示す図である。
【００７６】
図４に示す高出力ＲＦ電力増幅器モジュールの入力分割器・入力位相シフタＩｎ＿ＰＤ＆ＰＳは、図３の高出力ＲＦ電力増幅器モジュールの入力電力分割器Ｉｎ＿ＰＤの機能と第１と第２の入力位相シフタＩｎ＿ＰＳ１〜２の機能とを持ったものである。すなわち、図４の入力分割器・入力位相シフタＩｎ＿ＰＤ＆ＰＳの容量Ｃ21とインダクタＬ22とは、入力端子の入力信号を第１出力端子と第２出力端子に信号分割すると伴に、第１と第２の出力端子に９０°の位相差を生成するものである。図４の入力分割器・入力位相シフタＩｎ＿ＰＤ＆ＰＳは、図３の入力電力分割器Ｉｎ＿ＰＤの機能と第１と第２の入力位相シフタＩｎ＿ＰＳ１〜２と比較すると、素子数が削減され、図３の抵抗Ｒ11も省略されている。
【００７７】
また、図４に示す高出力ＲＦ電力増幅器モジュールの出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣは、図３の高出力ＲＦ電力増幅器モジュールの第１と第２の出力整合回路Ｏｕｔ＿ＭＮ１〜２の機能と出力電力結合器Ｏｕｔ＿ＰＣの機能とを持ったものである。すなわち、図４の出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣは、第１と第２のＲＦ電力増幅回路ＰＡ１〜２および第１と第２の出力位相シフタＯｕｔ＿ＰＳ１〜２の比較的低い出力インピーダンスと出力端子Ｏｕｔのアンテナの比較的高い入力インピーダンスとの間を整合する機能を持っている。すなわち、図４の出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣのインダクタＬ61とインダクタＬ62とは、第１と第２の出力位相シフタＯｕｔ＿ＰＳ１〜２の比較的低い出力インピーダンスを比較的高いインピーダンスに変換する。更に、図４の出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣのインダクタＬ61とインダクタＬ62とは、第１と第２の出力位相シフタＯｕｔ＿ＰＳ１〜２の第１と第２の出力信号を結合して、結合されたＲＦ出力信号を出力端子Ｏｕｔに供給する。
【００７８】
従って、図４の第１と第２の出力位相シフタＯｕｔ＿ＰＳ１〜２と出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣは、図３の第１と第２の出力整合回路Ｏｕｔ＿ＭＮ１〜２、第１と第２の出力位相シフタＯｕｔ＿ＰＳ１〜２、出力電力結合器Ｏｕｔ＿ＰＣと比較すると、素子数が削減されている。
【００７９】
尚、図４に示す高出力ＲＦ電力増幅器モジュールでは、ＲＦ集積回路を介してベースバンド処理ユニットから供給される送信パワーレベル信号Ｖrampによる自動パワー制御(ＡＰＣ：Automatic Power Control)を行うためにパワー検出器Ｐdetが配置されている。パワー検出器Ｐdetは、第１検出回路ＤＥＴ１と第２検出回路ＤＥＴ２と加算回路Ｓｕｍとを含んでいる。第１検出回路ＤＥＴ１の入力端子には容量Ｃ64と第１出力位相シフタＯｕｔ＿ＰＳ１を介して第１ＲＦ電力増幅回路ＰＡ１の出力信号が供給され、第２検出回路ＤＥＴ２の入力端子には容量Ｃ65と第２出力位相シフタＯｕｔ＿ＰＳ２と介して第１ＲＦ電力増幅回路ＰＡ１の出力信号が供給されている。第１検出回路ＤＥＴ１の検出出力信号と第２検出回路ＤＥＴ２の検出出力信号とは加算回路Ｓｕｍに供給され、加算回路Ｓｕｍの出力から生成されるパワー検出信号Ｖdetは自動パワー制御増幅器ＡＰＣ＿Ａｍｐの反転入力端子−に供給される。自動パワー制御増幅器ＡＰＣ＿Ａｍｐの非反転入力端子＋には送信パワーレベル信号Ｖrampが供給されて、自動パワー制御増幅器ＡＰＣ＿Ａｍｐの出力から生成される自動パワー制御信号ＶapcによってＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの入力端子Ｉｎに接続された可変利得増幅器ＶＧＡの利得が制御される。
【００８０】
図５は、図４に示す高出力ＲＦ電力増幅器モジュールにおける第１と第２のＲＦ電力増幅回路ＰＡ１〜２の最終段ＲＦ増幅器Ａ３および第１と第２の出力位相シフタＯｕｔ＿ＰＳ１〜２および出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣのデバイス配置を示す図である。
【００８１】
図５の左側には、第１と第２のＲＦ電力増幅回路ＰＡ１〜２の初段ＲＦ増幅器Ａ１と次段ＲＦ増幅器Ａ２と最終段ＲＦ増幅器Ａ３を構成する複数のＬＤ型ＮチャンネルパワーＭＯＳトランジスタを集積化したシリコンチップＳｉ＿Ｃｈｉｐが配置されている。しかし、図５では、第１と第２のＲＦ電力増幅回路ＰＡ１〜２の最終段ＲＦ増幅器Ａ３のパワーＭＯＳトランジスタのみ示されている。２個の最終段ＲＦ増幅器Ａ３のパワーＭＯＳトランジスタの間には、図３の出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣのインダクタＬ63を構成するスパイラル・インダクタが配置されている。
【００８２】
一方、図５の右側には、図４に示す高出力ＲＦ電力増幅器モジュールの配線基板の一部が示されている。図５の右側の配線基板の一部には、図４の高出力ＲＦ電力増幅器モジュールの第１と第２の出力位相シフタＯｕｔ＿ＰＳ１〜２および出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣを構成するための超小型電子部品が搭載されている。この超小型電子部品は「０６０３型」の表面実装デバイス(ＳＭＤ)であり、インダクタは記号ＳＭＤ＿Ｌと実線とで示され、容量は記号ＳＭＤ＿Ｃと破線とで示されている。
【００８３】
第１ＲＦ電力増幅回路ＰＡ１の最終段ＲＦ増幅器Ａ３のパワーＭＯＳトランジスタのドレインは、３本のボンディングワイヤＷＢによって第１出力位相シフタＯｕｔ＿ＰＳ１を構成するインダクタＬ51の一端に接続されている。第１出力位相シフタＯｕｔ＿ＰＳ１で、インダクタＬ51の他端は容量Ｃ51の一端に接続され、容量Ｃ51の他端は接地配線ＧＮＤに接続される。第１出力位相シフタＯｕｔ＿ＰＳ１のインダクタＬ51の他端と容量Ｃ51の一端とは配線領域Ｔ１に接続され、配線領域Ｔ１はシリコンチップＳｉ＿Ｃｈｉｐ上のインダクタＬ63の一端と出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣのインダクタＬ61の一端に接続されている。出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣで、インダクタＬ61の他端は出力端子Ｏｕｔの配線領域に接続され、出力端子Ｏｕｔの配線領域は容量Ｃ63の一端に接続され、容量Ｃ63の他端は接地配線ＧＮＤに接続される。
【００８４】
第２ＲＦ電力増幅回路ＰＡ２の最終段ＲＦ増幅器Ａ３のパワーＭＯＳトランジスタのドレインも、３本のボンディングワイヤＷＢによって第２出力位相シフタＯｕｔ＿ＰＳ２を構成する容量Ｃ52の一端に接続されている。第２出力位相シフタＯｕｔ＿ＰＳ２で、容量Ｃ52の他端はインダクタＬ52の一端に接続され、インダクタＬ52の他端は接地配線ＧＮＤに接続される。第２出力位相シフタＯｕｔ＿ＰＳ２の容量Ｃ52の他端とインダクタＬ52の一端とは配線領域Ｔ２に接続され、配線領域Ｔ２はシリコンチップＳｉ＿Ｃｈｉｐ上のインダクタＬ63の他端と出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣのインダクタＬ62の一端に接続されている。出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣで、インダクタＬ62の他端は出力端子Ｏｕｔの配線領域に接続され、出力端子Ｏｕｔの配線領域は容量Ｃ63の一端に接続され、容量Ｃ63の他端は接地配線ＧＮＤに接続される。また、第２出力位相シフタＯｕｔ＿ＰＳ２のインダクタＬ52の一端と他端とには、出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣの容量Ｃ62の一端と他端とがそれぞれ接続されている。
【００８５】
図６は、図５に示した高出力ＲＦ電力増幅器モジュールの配線基板およびシリコンチップＳｉ＿Ｃｈｉｐの要部端面構造を示す図である。
【００８６】
図６に示すように、配線基板６０は最上層配線ＷＬ0と中間層配線ＷＬ1と最下層配線ＷＬ2とを含む多層配線絶縁基板によって構成され、配線基板６０の上にはシリコンチップ６１と０６０３型表面実装デバイス(ＳＭＤ)６２とが搭載されている。配線基板６０には、放熱と接地強化のための高熱伝導性・高導電性物質で形成されたビアＶｉａが、配線基板６０の最上層から最下層までを貫通するように形成されている。ビアＶｉａの上部にはシリコンチップ６１の下側主表面が半田によって電気的かつ機械的に接続されている一方、ビアＶｉａの下部には携帯電話端末のマザーボードの接地配線と半田によって熱的かつ電気的かつ機械的に接続される接地配線ＧＮＤが形成されている。配線基板６０の下側主表面でビアＶｉａの下部に形成された接地配線ＧＮＤの周辺には、携帯電話端末のマザーボードの信号配線と電気的かつ機械的に接続される複数の信号端子Ｔが形成されている。
【００８７】
このように、図６に示した高出力ＲＦ電力増幅器モジュールでは、第１と第２のＲＦ電力増幅回路ＰＡ１〜２を構成する複数のパワーＭＯＳトランジスタを集積化したシリコンチップ６１は、配線基板６０に形成された低熱抵抗の放熱ビアＶｉａの上部に形成されている。従って、シリコンチップ６１からの熱は、放熱ビアＶｉａと接地配線ＧＮＤとを介して携帯電話端末のマザーボードへ効率的に放散されることができる。
【００８８】
従って、出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣのインダクタＬ63が出力端子Ｏｕｔでの負荷変動による不所望なＲＦ信号のエネルギーを短時間で吸収する際に多少の発熱を伴ったとしても、このインダクタＬ63からの熱も効率的に放散されることができる。
【００８９】
尚、厚み(ｔ)が０．２３ｍｍの０６０３型表面実装デバイス(ＳＭＤ)６２を利用して、また、パワーＭＯＳトランジスタの熱抵抗低減のため略０．２ｍｍの厚みとしたシリコンチップ６１を利用する。更に、ボンディングワイヤＷＢのワイヤ高さも略０．３ｍｍ以下に設定する。ボンディングワイヤＷＢを配線するワイヤボンディング工程の後、表面保護樹脂６３をＲＦ電力増幅器モジュールの表面に形成する。その結果、ＲＦ電力増幅器モジュールのトータルの厚みを略１．２ｍｍまたはそれ以下に設定することができるので、近年の小型・薄型の携帯電話端末内部に図６の高出力ＲＦ電力増幅器モジュールは容易に搭載可能とされるものである。
【００９０】
《シリコンチップに集積化されたインダクタ》
図７は、図６に示したシリコンチップ６１に集積化された出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣのインダクタＬ63の平面構造と要部端面構造を示す図である。
【００９１】
図７(Ａ)にはインダクタＬ63の平面構造が示され、図７(Ｂ)にはインダクタＬ63の要部端面構造が示されている。
【００９２】
図７(Ａ)に示すように、スパイラル形状のインダクタＬ63の最外周の右上の一端で図６の配線領域Ｔ１に接続され、インダクタＬ63の最内周の左下の他端はクロスアンダー配線を介して図６の配線領域Ｔ２に接続される。更に、スパイラル形状のインダクタＬ63の最外周の外部には、カードリングＧＤが形成されている。このカードリングＧＤは、その内部のインダクタＬ63を、周辺からのＲＦ妨害信号もしくは漏洩電荷の影響から保護する機能を持ったものである。
【００９３】
図７(Ｂ)に示すように、スパイラル形状のインダクタＬ63はシリコンチップ６１で最上層信号配線Ｍ２によって主に形成されている。しかし、インダクタＬ63の最内周の左下の他端に接続されたクロスアンダー配線は、最上層ビア配線Ｖｉａ２と中間層信号配線Ｍ１とによって形成されている。カードリングＧＤは、シリコンチップ６１で中間層信号配線Ｍ１と中間層ビア配線Ｖｉａ１と最下層信号配線Ｍ０と最下層ビア配線Ｖｉａ０によって形成されている。このカードリングＧＤの下部は、シリコンチップ６１を貫通して形成されたＰ型高濃度不純物領域Ｐ＋を介してチップ裏面接地電極ＧＮＤに接続される。
【００９４】
出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣのインダクタＬ63は、出力端子Ｏｕｔでの負荷変動による不所望なＲＦ信号によって磁界を発生して、この磁界によって渦電流(Eddy Current)がシリコンチップ６１の導電層もしくはチップ裏面接地電極ＧＮＤに流れる。この渦電流の通過によって負荷変動による不所望なＲＦ信号のエネルギーが短時間で吸収される。その際に、多少の発熱を伴っても、このインダクタＬ63からの熱は図６に示した配線基板６０に形成された低熱抵抗の放熱ビアＶｉａと接地配線ＧＮＤとを介して効率的に放散されることができる。
【００９５】
図８は、図５乃至図７に示したシリコンチップ６１に集積化された出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣのインダクタＬ63のＲＦ特性に関する実測データを示す図である。
【００９６】
図８(Ａ)にはインダクタＬ63のＱ値が示され、図８(Ｂ)にはインダクタＬ63の直列抵抗成分Ｒが示され、図８(Ｃ)にはインダクタＬ63のインダクタンスＬが示されている。
【００９７】
ＧＳＭ８５０のＲＦ送信入力信号は８２４ＭＨｚ〜８４９ＭＨｚの周波数であり、ＧＳＭ９００のＲＦ送信入力信号は８８９Ｈｚ〜９１５ＭＨｚの周波数である。また、ＤＣＳ１８００のＲＦ送信入力信号は１７１０ＭＨｚ〜１７８５ＭＨｚの周波数であり、ＰＣＳ１９００のＲＦ送信入力信号は１８５０Ｈｚ〜１９１０ＭＨｚの周波数である。従って、携帯電話端末で使用されるＲＦ送信周波数は、基本波成分でも略８００ＭＨｚ〜２ＧＨｚで、２倍高調波成分でも略４ＧＨｚである。
【００９８】
図８(Ｃ)からインダクタＬ63のインダクタンスＬは略４ＧＨｚの付近まで略一定の値であるのに対して、図８(Ｂ)からインダクタＬ63の直列抵抗成分Ｒは周波数の増加に対して急激に増加することが理解できる。インダクタＬ63の直列抵抗成分Ｒは周波数の増加に対して急激に増加するのは、直列抵抗成分ＲがインダクタＬ63の磁界によって生成される渦電流による損失が周波数の増加によって増加するためと推察される。
【００９９】
従って、図８(Ａ)に示すようにインダクタＬ63のＱ値(Ｑ＝ｊωＬ63／Ｒ)は、は略４ＧＨｚの付近で大幅に低下している。しかし、シリコンチップ６１に集積化された出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣのインダクタＬ63の高周波でのＱ値の低下は、出力端子Ｏｕｔでの過渡的な負荷変動による不所望なＲＦ信号のエネルギーを短時間に吸収すると言う好適な動作となるものである。
【０１００】
図９は、図４乃至図７に示した高出力ＲＦ電力増幅器モジュールにおいて、出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣの第１と第２の入力端子の間に図１の場合のように抵抗Ｒ61を接続した場合と図４のようにインダクタＬ63を接続した場合とのＲＦ特性を示す図である。尚、図９は、ＶＳＷＲ(電圧定在波比)の比が９：１の状態での高周波回路シミュレーションの結果を示したものである。
【０１０１】
図９(Ａ)は、ＲＦ送信出力信号の位相の変化に対するＲＦ送信電力Ｐoutの変化を、抵抗Ｒ61を接続した場合とインダクタＬ63を接続した場合とで比較したものである。抵抗Ｒ61を接続した場合よりも、インダクタＬ63を接続した場合の方がＲＦ送信出力信号の位相の変化に対するＲＦ送信電力Ｐoutの変化を小さくすることができる。
【０１０２】
図９(Ｂ)は、ＲＦ送信出力信号の位相の変化に対する抵抗Ｒ61の消費電流の変化とインダクタＬ63の消費電流の変化とを比較したものである。どちらの場合も、ＲＦ送信出力信号の位相の変化に対する素子の消費電流の変化は、略同一の傾向となっている。
【０１０３】
《インダクタの他の構成》
図１０は、図４に示す高出力ＲＦ電力増幅器モジュールの出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣのインダクタＬ63の他の要部端面構造を示す図である。
【０１０４】
図１０では、出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣのインダクタＬ63は図５乃至図７のようにシリコンチップ６１に集積化されるのではなく、配線基板６０に形成されている。
【０１０５】
すなわち、図１０に示すように、出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣのスパイラル形状のインダクタＬ63は、配線基板６０の最上層配線ＷＬ0によって構成されている。また、このインダクタＬ63は、出力端子Ｏｕｔの負荷変動による不所望なＲＦ信号によって磁界を発生して、この磁界によって渦電流(Eddy Current)が中間層配線ＷＬ1に流れる。この渦電流の通過によって負荷変動による不所望なＲＦ信号のエネルギーが、短時間で吸収される。その際に、多少の発熱を伴っても、このインダクタＬ63からの熱は配線基板６０に形成されたビアと接地配線ＧＮＤとを介して効率的に放散されることができる。尚、インダクタＬ63の最内周の端子は、図示されていないがボンディングワイヤによってインダクタＬ63の最外周の外部の信号配線にクロスオーバーで電気的に接続されることかできる。
【０１０６】
図１１は、図４に示す高出力ＲＦ電力増幅器モジュールの出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣのインダクタＬ63をＧａＡｓ化合物半導体チップＧａＡｓ＿Ｃｈｉｐ上に集積化した場合の要部端面構造を示す図である。ＧａＡｓ化合物半導体チップＧａＡｓ＿Ｃｈｉｐには、第１と第２のＲＦ電力増幅回路ＰＡ２の最終段ＲＦ増幅器Ａ３のパワートランジスタとしてのヘテロバイポーラトランジスタ(ＨＢＴ：Hetero Bipolar Transistor)も、集積化されている。化合物半導体チップＧａＡｓ＿Ｃｈｉｐの表面にヘテロバイポーラトランジスタ(ＨＢＴ)のコレクタ層(Ｃ)とベース層(Ｂ)とエミッタ層(Ｅ)とが順番に形成されて、エミッタ層(Ｅ)はチップＧａＡｓ＿Ｃｈｉｐを貫通して形成されたビアＶｉａを介して裏面の接地電極ＧＮＤに熱的に電気的に接続されている。エミッタ層(Ｅ)に接続されたビアＶｉａと裏面の接地電極ＧＮＤとを介して、ヘテロバイポーラトランジスタ(ＨＢＴ)からの熱が、効率的に放散されることができる。
【０１０７】
インダクタＬ63は、ＧａＡｓ化合物半導体チップＧａＡｓ＿Ｃｈｉｐの最上層配線によって形成される。また、このインダクタＬ63は、出力端子Ｏｕｔの負荷変動による不所望なＲＦ信号によって磁界を発生して、この磁界によって渦電流(Eddy Current)が最下層配線に流れる。この渦電流の通過によって負荷変動による不所望なＲＦ信号のエネルギーが、短時間で吸収される。その際に、多少の発熱を伴っても、このインダクタＬ63からの熱は他のビアＶｉａと裏面の接地電極ＧＮＤとを介して効率的に放散されることができる。尚、インダクタＬ63の最内周の端子は、図示されていないがボンディングワイヤによってインダクタＬ63の最外周の外部の信号配線にクロスオーバーで電気的に接続されることかできる。また、ヘテロバイポーラトランジスタ(ＨＢＴ)のエミッタ層(Ｅ)に接続されたビアＶｉａと、インダクタＬ63の直下の最下層配線に接続された他のビアＶｉａとは、ＧａＡｓ化合物半導体チップＧａＡｓ＿Ｃｈｉｐの裏面でのドライエッチングプロセスで同時に形成されることができる。
【０１０８】
図１２は、図６に示したシリコンチップ６１に集積化されることが可能な出力整合回路・出力電力結合器Ｏｕｔ＿ＭＮ＆ＰＣのインダクタＬ63の他の平面構造を示す図である。
【０１０９】
図１２に示すように、図７(Ａ)と同一の構造を持つスパイラル形状のインダクタＬ63の上部には、凹型の形状のインダクタＬ64が形成されている。下部のインダクタＬ63は出力端子Ｏｕｔでの負荷変動による不所望なＲＦ信号によって磁界を発生すると、上部のインダクタＬ64の一端Ｔ３と他端Ｔ４の間にも検出信号が生成されることができる。このようにして、上部のインダクタＬ64は、下部のインダクタＬ63と磁気的に結合したものである。
【０１１０】
図１３は、図１２に示した下部のインダクタＬ63と磁気的に結合した上部のインダクタＬ64の一端Ｔ３と他端Ｔ４の間に生成される検出信号を利用した本発明の他の具体的な実施の形態による平衡型のＲＦ電力増幅器の構成を示す図である。
【０１１１】
図１３に示すＲＦ電力増幅器が図４に示す高出力ＲＦ電力増幅器と相違するのは、下記の点である。
【０１１２】
すなわち、図１２に示した下部のインダクタＬ63と磁気的に結合した上部のインダクタＬ64の一端Ｔ３と他端Ｔ４の間に生成される検出信号は、誤差増幅器Ｅｒｒ＿Ａｍｐの非反転入力端子＋と反転入力端子−とに供給され、誤差増幅器Ｅｒｒ＿Ａｍｐのパワー検出信号Ｖdetは自動パワー制御増幅器ＡＰＣ＿Ａｍｐの反転入力端子−に供給される。自動パワー制御増幅器ＡＰＣ＿Ａｍｐの非反転入力端子＋には送信パワーレベル信号Ｖrampが供給されて、自動パワー制御増幅器ＡＰＣ＿Ａｍｐの出力から生成される自動パワー制御信号ＶapcによってＲＦ電力増幅器モジュールＨＰＡ＿ＭＤの入力端子Ｉｎに接続された可変利得増幅器ＶＧＡの利得が制御される。
【０１１３】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１１４】
例えば、本発明は、デュアルバンドのＲＦ電力増幅器モジュールにも、適用することが可能である。すなわち、デュアルバンドのローバンドであるＧＳＭ８５０のＲＦ送信入力信号(８２４ＭＨｚ〜８４９ＭＨｚ)とＧＳＭ９００のＲＦ送信入力信号(８８９Ｈｚ〜９１５ＭＨｚ)とを増幅する第１のローバンド平衡型ＲＦ電力増幅器の出力電力結合器に本発明を採用する。また、デュアルバンドのハイバンドであるＤＣＳ１８００のＲＦ送信入力信号(１７１０ＭＨｚ〜１７８５ＭＨｚ)とＰＣＳ１９００のＲＦ送信入力信号(１８５０Ｈｚ〜１９１０ＭＨｚ)とを増幅する第２のハイバンド平衡型ＲＦ電力増幅器の出力電力結合器にも、本発明を採用する。
【０１１５】
更に、本発明は上述のようにＧＳＭ方式だけに限定されるものではなく、ＷＣＤＭＡのＲＦ送信入力信号を増幅する第３の平衡型ＲＦ電力増幅器の出力電力結合器にも、本発明を採用することが可能である。それによって、マルチモードのＲＦ電力増幅器モジュールを構成することが可能である。
【図面の簡単な説明】
【０１１６】
【図１】図１は、本発明に先立って本発明者等により検討された平衡型のＲＦ電力増幅器を示す図である。
【図２】図２は、図１に示すＲＦ電力増幅器モジュールにおいて、負荷変動によって電圧定在波比の値が変化した場合の出力電力結合器の抵抗の消費電力を示す図である。
【図３】図３は、本発明の１つの実施の形態による平衡型のＲＦ電力増幅器の構成を示す図である。
【図４】図４は、本発明の具体的な実施の形態による平衡型のＲＦ電力増幅器の構成を示す図である。
【図５】図５は、図４に示す高出力ＲＦ電力増幅器モジュールにおける第１と第２のＲＦ電力増幅回路の最終段ＲＦ増幅器および第１と第２の出力位相シフタおよび出力整合回路・出力電力結合器のデバイス配置を示す図である。
【図６】図６は、図５に示した高出力ＲＦ電力増幅器モジュールの配線基板およびシリコンチップの要部端面構造を示す図である。
【図７】図７は、図６に示したシリコンチップに集積化された出力整合回路・出力電力結合器のインダクタの平面構造と要部端面構造を示す図である。
【図８】図８は、図５乃至図７に示したシリコンチップに集積化された出力整合回路・出力電力結合器のインダクタのＲＦ特性に関する実測データを示す図である。
【図９】図９は、図４乃至図７に示した高出力ＲＦ電力増幅器モジュールにおいて、出力整合回路・出力電力結合器の第１と第２の入力端子の間に図１の場合のように抵抗を接続した場合と図４のようにインダクタを接続した場合とのＲＦ特性を示す図である。
【図１０】図１０は、図４に示す高出力ＲＦ電力増幅器モジュールの出力整合回路・出力電力結合器のインダクタの他の要部端面構造を示す図である。
【図１１】図１１は、図４に示す高出力ＲＦ電力増幅器モジュールの出力整合回路・出力電力結合器のインダクタをＧａＡｓ化合物半導体チップ上に集積化した場合の要部端面構造を示す図である。
【図１２】図１２は、図６に示したシリコンチップに集積化されることが可能な出力整合回路・出力電力結合器のインダクタの他の平面構造を示す図である。
【図１３】図１３は、図１２に示した下部のインダクタと磁気的に結合した上部のインダクタの一端と他端の間に生成される検出信号を利用した本発明の他の具体的な実施の形態による平衡型のＲＦ電力増幅器の構成を示す図である。
【符号の説明】
【０１１７】
ＨＰＡ＿ＭＤ  高出力ＲＦ電力増幅器モジュール
Ｉｎ＿ＰＤ  入力電力分割器
Ｉｎ＿ＰＳ１  第１の入力位相シフタ
Ｉｎ＿ＰＳ２  第２の入力位相シフタ
Ｉｎ＿ＭＮ１  第１の入力整合回路
Ｉｎ＿ＭＮ２  第２の入力整合回路
ＰＡ１  第１ＲＦ電力増幅回路
ＰＡ２  第２ＲＦ電力増幅回路
Ａ１  初段ＲＦ増幅器
Ａ２  次段ＲＦ増幅器
Ａ３  最終段ＲＦ増幅器
Ｏｕｔ＿ＭＮ１  第１の出力整合回路
Ｏｕｔ＿ＭＮ２  第２の出力整合回路
Ｏｕｔ＿ＰＳ１  第１の出力位相シフタ
Ｏｕｔ＿ＰＳ２  第２の出力位相シフタ
Ｏｕｔ＿ＰＣ  出力電力結合器
Ｒ61  抵抗
Ｌ63  インダクタ
ＶＧＡ  可変利得増幅器
ＡＰＣ＿Ａｍｐ  自動パワー制御増幅器
Ｉｎ＿ＰＤ＆ＰＳ  入力電力分割器
Ｏｕｔ＿ＭＮ＆ＰＣ  出力整合回路・出力電力結合器
Ｐdet  パワー検出器
ＤＥＴ１  第１検出回路
ＤＥＴ２  第２検出回路
Ｓｕｍ  加算回路
Ｃ01、Ｃ10…Ｃ65  容量
Ｌ11、Ｌ12…Ｌ62  インダクタ
Ｓｉ＿Ｃｈｉｐ  シリコンチップ
ＷＢ  ボンディングワイヤ
ＳＭＤ＿Ｃ  表面実装デバイス(容量)
ＳＭＤ＿Ｌ  表面実装デバイス(インダクタ)
Ｔ１  配線領域
Ｔ２  配線領域
６０  配線基板
６１  シリコンチップ
６２  表面実装デバイス
６３  表面保護樹脂
ＷＬ０  最上層配線
ＷＬ１  中間層配線
ＷＬ２  最下層配線
Ｖｉａ  ビア
ＧＮＤ  接地配線
Ｔ  信号端子
ＧＤ  ガードリング
Ｍ２  最上層信号配線
Ｍ１  中間層信号配線
Ｍ０  最下層信号配線
Ｖｉａ２  最上層ビア配線
Ｖｉａ１  中間層ビア配線
Ｖｉａ０  最下層ビア配線
ＧａＡｓ＿Ｃｈｉｐ  ＧａＡｓ化合物半導体チップ
ＨＢＴ  ヘテロバイポーラトランジスタ
Ｃ  コレクタ
Ｂ  ベース
Ｅ  エミッタ
Ｌ63  下部インダクタ
Ｌ64  上部インダクタ
Ｅｒｒ＿Ａｍｐ  誤差増幅器
Ｖdet  パワー検出信号
Ｖramp  送信パワーレベル信号
Ｖapc  自動パワー制御信号
【図１】
2010135961.tif 000003
【図２】
2010135961.tif 000004
【図３】
2010135961.tif 000005
【図４】
2010135961.tif 000006
【図５】
2010135961.tif 000007
【図６】
2010135961.tif 000008
【図７】
2010135961.tif 000009
【図８】
2010135961.tif 000010
【図９】
2010135961.tif 000011
【図１０】
2010135961.tif 000012
【図１１】
2010135961.tif 000013
【図１２】
2010135961.tif 000014
【図１３】
2010135961.tif 000015