【手続補正書】
【提出日】平成17年11月9日(2005.11.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】Ｄ／Ａ変換回路、半導体装置及び電子機器
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力されるｎビット（ｎは２以上の整数）のデジタル信号に対応して、２ｎ本の階調電圧線のうち一本の前記階調電圧線が選択され、選択された前記階調電圧線から出力線に階調電圧が供給されるＤ／Ａ変換回路であって、
前記２ｎ本の階調電圧線のそれぞれには、ｎ個のＰチャネル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２の回路と、が直列に接続された回路が並列に接続されており、
前記第１の回路と前記第２の回路との接続部は、前記出力線に接続されており、
前記デジタル信号は、前記２ｎ本の階調電圧線のそれぞれに接続された、前記ｎ個のＰチャネル型ＴＦＴと、前記ｎ個のＮチャネル型ＴＦＴのスイッチングを行うＤ／Ａ変換回路。
【請求項２】
入力されるｎビット（ｎは２以上の整数）のデジタル信号に対応して、２ｎ本の階調電圧線のうち一本の前記階調電圧線が選択され、選択された前記階調電圧線から出力線に階調電圧が供給されるＤ／Ａ変換回路であって、
前記２ｎ本の階調電圧線のそれぞれには、ｎ個のＰチャネル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２の回路と、が直列に接続された回路が並列に接続されており、
前記第１の回路と前記第２の回路との接続部は、前記出力線に接続されており、
前記デジタル信号は、前記２ｎ本の階調電圧線のそれぞれに接続された、前記ｎ個のＰチャネル型ＴＦＴのゲイト電極と、前記ｎ個のＮチャネル型ＴＦＴのゲイト電極に接続されているＤ／Ａ変換回路。
【請求項３】
入力されるｎビット（ｎは２以上の整数）のデジタル信号に対応して、２ｎ本の階調電圧線のうち一本の前記階調電圧線が選択され、選択された前記階調電圧線から出力線に階調電圧が供給されるＤ／Ａ変換回路であって、
前記２ｎ本の階調電圧線のそれぞれには、ｎ個のＰチャネル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２の回路と、が直列に接続された回路が並列に接続されており、
前記２ｎ本の階調電圧線は、第１の階調電圧線から第２ｎの階調電圧線に向かってより高い電圧が供給されており、第ｘ（１≦ｘ≦２ｎ；ｘは整数）の階調電圧線と第（２ｎ＋１−ｘ）番目の階調電圧線とは、対になって隣接し、かつ前記第１の回路と前記第２の回路との配置が逆であり、
前記第１の回路と前記第２の回路との接続部は、前記出力線に接続されており、
前記デジタル信号は、前記２ｎ本の階調電圧線のそれぞれに接続された、前記ｎ個のＰチャネル型トランジスタのゲイト電極と、前記ｎ個のＮチャネル型トランジスタのゲイト電極に接続されているＤ／Ａ変換回路。
【請求項４】
前記ｎ個のＰチャネル型ＴＦＴと前記ｎ個のＮチャネル型ＴＦＴは同一の半導体層によって形成されることを特徴とする請求項１乃至請求項３のいずれか一に記載のＤ／Ａ変換回路。
【請求項５】
前記Ｄ／Ａ変換回路は、絶縁基板上に形成されることを特徴とする請求項１乃至請求項４のいずれか一に記載のＤ／Ａ変換回路。
【請求項６】
前記第１の回路と第２の回路とが直列に接続された回路の両端に、前記２ｎ本の階調電圧線のうち一本が接続されていることを特徴とする請求項１乃至請求項５のいずれか一に記載のＤ／Ａ変換回路。
【請求項７】
複数の画素ＴＦＴと、
前記複数の画素ＴＦＴを駆動するソース信号線側駆動回路とゲイト信号線側駆動回路とを有する半導体装置であって、
前記ソース信号線側駆動回路はＤ／Ａ変換回路を有しており、
前記Ｄ／Ａ変換回路は入力される前記ｎビットのデジタル信号に対応して、２ｎ本の階調電圧線のうち一本の前記階調電圧線が選択され、選択された前記階調電圧線から出力線に階調電圧が供給され、
前記２ｎ本の階調電圧線のそれぞれには、ｎ個のＰチャネル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２の回路と、が直列に接続された回路が並列に接続されており、
前記第１の回路と前記第２の回路との接続部は、前記出力線に接続されており、
前記デジタル信号は、前記２ｎ本の階調電圧線のそれぞれに接続された、前記ｎ個のＰチャネル型ＴＦＴと、前記ｎ個のＮチャネル型ＴＦＴのスイッチングを行うことを特徴とする半導体装置。
【請求項８】
複数の画素ＴＦＴと、
前記複数の画素ＴＦＴを駆動するソース信号線側駆動回路とゲイト信号線側駆動回路とを有する半導体装置であって、
前記ソース信号線側駆動回路はＤ／Ａ変換回路を有しており、
前記Ｄ／Ａ変換回路は入力される前記ｎビットのデジタル信号に対応して、２ｎ本の階調電圧線のうち一本の前記階調電圧線が選択され、選択された前記階調電圧線から出力線に階調電圧が供給され、
前記２ｎ本の階調電圧線のそれぞれには、ｎ個のＰチャネル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２の回路と、が直列に接続された回路が並列に接続されており、
前記第１の回路と前記第２の回路との接続部は、前記出力線に接続されており、
前記デジタル信号は、前記２ｎ本の階調電圧線のそれぞれに接続された、前記ｎ個のＰチャネル型ＴＦＴのゲイト電極と、前記ｎ個のＮチャネル型ＴＦＴのゲイト電極に接続されていることを特徴とする半導体装置。
【請求項９】
複数の画素ＴＦＴと、
前記複数の画素ＴＦＴを駆動するソース信号線側駆動回路とゲイト信号線側駆動回路とを有する半導体装置であって、
前記ソース信号線側駆動回路はＤ／Ａ変換回路を有しており、
前記Ｄ／Ａ変換回路は入力される前記ｎビットのデジタル信号に対応して、２ｎ本の階調電圧線のうち一本の前記階調電圧線が選択され、選択された前記階調電圧線から出力線に階調電圧が供給され、
入力されるｎビット（ｎは２以上の整数）のデジタル信号に対応して、２ｎ本の階調電圧線のうち一本の前記階調電圧線が選択され、選択された前記階調電圧線から出力線に階調電圧が供給され、
前記２ｎ本の階調電圧線のそれぞれには、ｎ個のＰチャネル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２の回路と、が直列に接続された回路が並列に接続されており、
前記２ｎ本の階調電圧線は、第１〜第２ｎの階調電圧線に向かってより高い電圧が供給されており、第ｘ（１≦ｘ≦２ｎ；ｘは整数）の階調電圧線と第（２ｎ＋１−ｘ）番目の階調電圧線とは、対になって隣接し、かつ前記第１の回路と前記第２の回路との配置が逆であり、
前記第１の回路と前記第２の回路との接続部は、前記出力線に接続されており、
前記デジタル信号は、前記２ｎ本の階調電圧線のそれぞれに接続された、前記ｎ個のＰチャネル型トランジスタのゲイト電極と、前記ｎ個のＮチャネル型トランジスタのゲイト電極に接続されていることを特徴とする半導体装置。
【請求項１０】
前記半導体装置のブラックマスク層は、前記ソース信号線側駆動回路または前記ゲイト信号線側駆動回路の第３配線として用いられることを特徴とする請求項７乃至請求項９のいずれか一に記載の半導体装置。
【請求項１１】
前記半導体装置のブラックマスク層には、Ａｌ膜あるいはＡｌおよびＴｉの積層膜が用いられることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記半導体装置を有する請求項７乃至請求項１１のいずれか一に記載の電子機器。