(57)【要約】【課題】電子放出素子を有する電子線装置において、電子放出効率のさらなる向上を図ることにあり、さらに表示品質の高い画像表示装置を提供する。【解決手段】表面に凹部７を有する絶縁部材２と、ゲート４と、凹部７を挟んでゲート４と対向するカソード６を有する電子線装置において、凹部７の表面にくぼみ部８を有する。【選択図】図１
2010086927.tif 000002
【特許請求の範囲】
【請求項１】
表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部を挟んで前記ゲートと対向するように前記絶縁部材の表面に位置するカソードと、
前記ゲートを介在させて前記カソードと対向配置されたアノードとを有し、
前記凹部の、カソード側の縁につながる表面に段差構造を有することを特徴とする電子線装置。
【請求項２】
前記段差構造はくぼみ部であり、凹部の開口側に位置する該くぼみ部の側壁と、該凹部の表面のくぼみ部への延長面とがなす角度θ1が以下の関係を満たす請求項１に記載の電子線装置。
θ1＞ｔａｎ-1（ｄ／Ｗ）
ｄ：カソードが位置している凹部の縁からゲートまでの距離
Ｗ：凹部の縁からくぼみ部までの距離
【請求項３】
前記段差構造は凸部であり、凹部の奥側に位置する該凸部の側壁と、該凸部の底面とがなす角度θ2が以下の関係を満たす請求項１に記載の電子線装置。
θ2＞ｔａｎ-1｛（ｄ−ｈ）／（Ｗ＋Ｓ２＋（Ｓ１−Ｓ２）／２）｝
ｄ：カソードが位置している凹部の縁からゲートまでの距離
Ｗ：凹部の縁からくぼみ部までの距離
Ｓ１：凸部の底面の幅
Ｓ２：凸部の上面の幅
【請求項４】
請求項１乃至４のいずれかに記載の電子線装置と、前記アノードの外側に位置する発光部材とを有することを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラットパネルディスプレイに用いられる、電子を放出する電子放出素子を備えた電子線装置と、該電子線装置を用いて構成された画像表示装置に関するものである。
【背景技術】
【０００２】
従来より、カソードから出た電子の多数が対向するゲートに衝突、散乱した後に電子として取り出される電子放出素子が存在する。このような形態で電子を放出する素子として表面伝導型電子放出素子や積層型の電子放出素子が知られており、特許文献１には、積層型の電子放出素子であって、電子放出部近傍の絶縁層に凹部（リセス部）を設けた構成が開示されている。
【０００３】
【特許文献１】特開２００１−１６７６９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、特許文献１に記載された電子放出素子を有する電子線装置において、電子放出効率のさらなる向上を図ることにあり、さらに表示品質の高い画像表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の第１は、表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部を挟んで前記ゲートと対向するように前記絶縁部材の表面に位置するカソードと、
前記ゲートを介在させて前記カソードと対向配置されたアノードとを有し、
前記凹部の、カソード側の縁につながる表面に段差構造を有することを特徴とする電子線装置である。
【０００６】
本発明の電子線装置においては、下記の構成を好ましい態様として含む。
【０００７】
前記段差構造はくぼみ部であり、凹部の開口側に位置する該くぼみ部の側壁と、該凹部の表面のくぼみ部への延長面とがなす角度θ1が以下の関係を満たす請求項１に記載の電子線装置。
【０００８】
θ1＞ｔａｎ-1（ｄ／Ｗ）
ｄ：カソードが位置している凹部の縁からゲートまでの距離
Ｗ：凹部の縁からくぼみ部までの距離
【０００９】
前記段差構造は凸部であり、凹部の奥側に位置する該凸部の側壁と、該凸部の底面とがなす角度θ2が以下の関係を満たす請求項１に記載の電子線装置。
θ2＞ｔａｎ-1｛（ｄ−ｈ）／（Ｗ＋Ｓ２＋（Ｓ１−Ｓ２）／２）｝
ｄ：カソードが位置している凹部の縁からゲートまでの距離
Ｗ：凹部の縁からくぼみ部までの距離
Ｓ１：凸部の底面の幅
Ｓ２：凸部の上面の幅
【００１０】
本発明の第２は、上記本発明第１の電子線装置と、前記アノードの外側に位置する発光部材とを有することを特徴とする画像表示装置である。
【発明の効果】
【００１１】
本発明においては、電子放出素子の電極間の短絡経路が分断されているため、電極間のリーク電流が低減し、従来よりも高い電子放出効率が得られる。よって、本発明によれば、従来よりも画像品質の高い画像表示装置が提供される。
【発明を実施するための最良の形態】
【００１２】
本発明の電子線装置は、電子を放出する電子放出素子と、該電子放出素子から放出された電子が到達するアノードとを備えている。
【００１３】
本発明の電子放出素子は、絶縁部材と、ゲートと、カソードとを有しており、絶縁部材の表面には凹部が設けられ、ゲートとカソードとはいずれも絶縁部材の表面に形成され、該凹部を挟んで対向している。また、アノードはゲートを介在させてカソードと対向配置される。
【００１４】
尚、本発明の電子線装置を有する画像表示装置においては、アノードの外側に発光部材として蛍光体などが配置される。
【００１５】
本発明においては、上記凹部の、カソード側の縁につながる表面に段差構造を有することを特徴とする。該段差構造として具体的には、凹部表面から掘り下げられたくぼみ部、或いは、凹部表面から突出する凸部である。
【００１６】
図１は、本発明の電子線装置の電子放出素子の好ましい一実施形態を示す模式図であり、段差構造としてくぼみ部を形成した例である。図中（ａ）は平面模式図であり、（ｂ）は（ａ）のＡ−Ａ’断面模式図である。
【００１７】
図１中、１は基板、２は第１の絶縁層２ａと第２の絶縁層２ｂとからなる絶縁部材であり、４はカソードである。５はゲート上に設けられた突出部であり、ゲート４と突出部５でゲート電極として機能する。６はカソード、７は絶縁部材２に設けられた凹部、８は凹部７に設けられたくぼみ部である。
【００１８】
また、図２は、図１の電子放出素子を有する電子線装置の駆動時の構成を示す模式図であり、９はアノード、１０は電子放出素子の駆動電源、１１はアノードに電圧を印加する高圧電源である。
【００１９】
本発明に係る電子放出素子は、ゲート４とカソード６との間に電圧を印加するための電源１０により駆動電圧Ｖｆが与えられ、素子電流Ｉｆが流れる。ゲート４及び突出部５には高電位が、カソード６には低電位が与えられる。また、アノード９に電圧をかけるための高圧電源１１により、アノード９にアノード電圧Ｖａが印加され、カソード６から放出された電子がアノード９に捕捉されて放出電流Ｉｅが流れる。ゲート４とカソード６間に印加する電圧としては、１０Ｖ乃至１００Ｖの範囲が好ましく、より好ましくは１０Ｖ乃至３０Ｖである。
【００２０】
本発明において、電子放出素子の構成部材であるカソード６及び突出部５は、導電性材料の真空蒸着等によって絶縁部材２の表面に成膜する。しかしながら、係る成膜時に凹部７内にも導電性材料が付着し、ゲート４及び／又は突出部５と、カソード６との間で短絡経路を形成する恐れがある。このような短絡を生じた場合、駆動時に電極間のリーク電流が流れ、電子放出効率が低下してしまう。
【００２１】
本発明においては、凹部７内に段差構造を形成することで、導電性材料の非成膜領域を形成して係る短絡経路を分断し、リーク電流を低減するものである。
【００２２】
より具体的には、凹部７の、カソード６側の縁につながる表面にくぼみ部８又は凸部を形成する。
【００２３】
図３は、係る凹部７の拡大断面模式図であり、（ａ）は図１と同様にくぼみ部８を形成した例であり、（ｂ）は段差構造として凸部１５を形成した例である。
【００２４】
図３（ａ）において、導電性材料の成膜時に凹部７の表面に成膜される導電性材料膜がくぼみ部８によって分断される条件は、次の通りである。
【００２５】
即ち、凹部７の開口側に位置するくぼみ部８の側壁１２と、凹部７の表面の延長面１３とがなす角度θ1が、凹部７のゲート４側の縁とくぼみ部８の側壁１２の上端とを結ぶ直線１４と、凹部７のゲート４側表面とのなす角度θ3とが、θ1＞θ3である。
【００２６】
よって、カソード６が位置している凹部７の縁からゲート４までの距離をｄ、凹部７の縁からくぼみ部８までの距離をＷとすると、次の関係を満たすものとする。
θ1＞ｔａｎ-1（ｄ／Ｗ）
【００２７】
当該条件を満たす場合、図３（ａ）に示すように、凹部７の表面には導電性材料が成膜されない非成膜領域が形成される。図３（ａ）においては、非成膜領域はくぼみ部８の側壁１２と、底面、側壁１２に対向する側壁の底面側の一部である。
【００２８】
また、段差構造を凸部１５とした場合に、導電性材料の成膜時に凹部７の表面に成膜される導電性材料膜が凸部１５によって分断される条件は、次の通りである。
【００２９】
即ち、凹部７の奥側に位置する該凸部１５の側壁１６と底面１７とのなす角度θ2が、凹部７のゲート４側の縁と凸部１５の上面の奥側の端部（側壁１６の上端）とを結ぶ直線１８と、凹部７のゲート４側表面とのなす角度θ4とが、θ2＞θ4である。
【００３０】
よって、凸部１５の上面の幅をＳ１、底面の幅をＳ２とすると、次の関係を満たすものとする。
θ2＞ｔａｎ-1｛（ｄ−ｈ）／（Ｗ＋Ｓ２＋（Ｓ１−Ｓ２）／２）｝
【００３１】
当該条件を満たす場合、図３（ｂ）に示すように、凹部７の表面には導電性材料が成膜されない非成膜領域が形成される。図３（ｂ）において、非成膜領域は凸部１５の側壁１６と、凸部１５よりも奥側の凹部７の表面、及び、第２の絶縁層２ｂの側壁の一部である。
【００３２】
次に、本発明に係る電子放出素子の各部材について説明する。
【００３３】
基板１としては、例えば石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、青板ガラス及びＳｉ基板等にスパッタ法等によりＳｉＯ2を積層した積層体、アルミナ等のセラミックスの絶縁性を有する基板が用いられる。
【００３４】
ゲート４の材料としては、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｂＢ4等の硼化物、ＴａＮ，ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体も挙げられる。さらに、有機高分子材料、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等が挙げられる。
【００３５】
突出部５及びカソード６の材料としては、Ｍｏ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｄ等の金属や、カーボン、ＨｆＣ等の仕事関数の低い物質が挙げられる。
【００３６】
第１の絶縁層２ａ、第２の絶縁層２ｂとしては、ＳｉＯ2などの酸化物、Ｓｉ3Ｎ4などの窒化物が挙げられ、高電界に耐えられる耐圧の高い材料が選択される。尚、第２の絶縁層２ｂは第１の絶縁層２ａに対し、あるエッチャントにより選択的にエッチングできる材料を適宜選択する。例えば、第１の絶縁層２ａはＳｉ3Ｎ4等の絶縁性材料で構成し、第２の絶縁層２ｂはＳｉＯ2等の絶縁性材料で構成する。
【００３７】
第１の絶縁層２ａの膜厚としては、５０ｎｍから３μｍの範囲とすることができる。好ましくは１００ｎｍから５００ｎｍの範囲であり、第２の絶縁層２ｂの厚さとしては、１ｎｍから１００μｍの範囲とすることができる。好ましくは１ｎｍから４０ｎｍの範囲である。また、ゲート４の膜厚としては、１ｎｍから１００ｎｍとすることができる。
【００３８】
凹部７は、開口部がゲート４と第１の絶縁層２ａとの側壁面の間に設けられており、開口部の幅は実質的にゲート４と第１の絶縁層２ａとの間隔、或いは第２の絶縁層２ｂの厚さの範囲となる。また、凹部７の深さとしては、１ｎｍから４００ｎｍの範囲とすることができる。好ましくは３０ｎｍから１００ｎｍの範囲である。
【００３９】
次に、図４−１、図４−２を参照して、本発明に係る電子放出素子の製造方法の一例を説明する。
【００４０】
予め、その表面を十分に洗浄した、基板１上に第１の絶縁層２ａをスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法等で形成する（図４−１（ａ））。
【００４１】
次に、所望の部分にフォトリソグラフィー工程で開口部を有するレジストパターン４１を形成する（図４−１（ｂ））。
【００４２】
エッチングにより、第１の絶縁層２ａの表面上において、レジストパターン４１の開口部に段差構造となる凹部８を形成する。尚、本工程は絶縁層２ａの材料に応じて、エッチング方法を選択すれば良い。ここで、凹部８の深さは数ｎｍから第１の絶縁層２ａの厚さまでの範囲で設定され、好ましくは数ｎｍ乃至数十ｎｍの範囲で選択される（図４−１（ｃ））。また、くぼみ部８の側壁の角度の調整は、エッチングレート、エッチング時間等により行うことができる。
【００４３】
続いて、第１の絶縁層２ａ上に第２の絶縁層２ｂをスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成する（図４−１（ｄ））。
【００４４】
更に、前記第２の絶縁層２ｂに続き、ゲート４を堆積する。このゲート４は導電性を有しており、真空蒸着法、スパッタ法等の一般的な真空成膜技術により形成される（図４−２（ｅ））。
【００４５】
次に、フォトリソグラフィー技術により、堆積層である第１の絶縁層２ａ、第２の絶縁層２ｂ、ゲート４の一部を取り除く。但し、本工程は、基板１の上面までで停止しても良いし、基板１の一部がエッチングされても良い（図４−２（ｆ））。本工程は、具体的には、フォトレジストのスピンコーティング、マスクパターン露光及び現像を行い、ウェットエッチングもしくはドライエッチングで第１の絶縁層２ａ、第２の絶縁層２ｂ、ゲート４の一部を取り除く工程である。
【００４６】
このエッチング工程においては、平滑且つ垂直なエッチング面が望ましく、それぞれの電極及び絶縁層の材料に応じて、エッチング方法を選択すれば良い。
【００４７】
続いて、ウェットエッチング等により絶縁部材２に凹部７を形成する。エッチング方法としては、例えば、ゲート４にＴａＮ等を、第１の絶縁層２ａにＳｉ3Ｎ4、第２の絶縁層２ｂにＳｉＯ2を選択し、エッチャントにバッファードフッ酸を用いてエッチングをする。これにより、第２の絶縁層２ｂが選択的にエッチングされ、絶縁部材２の側壁から第２の絶縁層２ｂのみが後退し、開口部を有する凹部７が形成される（図４−２（ｇ））。また、当該工程において、凹部７の表面となる第１の絶縁層２ａの表面にくぼみ部８が露出する。
【００４８】
次に、凹部７が形成された絶縁部材２の表面に、突出部５とカソード６を被覆する。この突出部５とカソード６は導電性を有しており、成膜法は、フォトリソグラフィー、斜方蒸着、スパッタ法等から適宜選択される（図４−２（ｈ））。
【００４９】
以下、本発明に係る電子放出素子を複数配して得られる電子源を備えた画像表示装置について、図５乃至図８を用いて説明する。
【００５０】
図５において、５１は電子源基板、５２はＸ方向配線、５３はＹ方向配線であり、また、５４は本発明に係る電子放出素子、５５は結線である。尚、Ｘ方向配線５２は、電子放出素子のカソード６を共通に接続する配線であり、Ｙ方向配線５３はゲート４を共通に接続する配線である。
【００５１】
ｍ本のＸ方向配線５２は、Ｄｘ１，Ｄｘ２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。
【００５２】
Ｙ方向配線５３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線５２と同様に形成される。これらｍ本のＸ方向配線５２とｎ本のＹ方向配線５３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【００５３】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ2等で構成される。例えば、Ｘ方向配線５２を形成した電子源基板５１の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線５２とＹ方向配線５３の交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。Ｘ方向配線５２とＹ方向配線５３は、それぞれ外部端子として引き出されている。
【００５４】
本発明に係る電子放出素子５４を構成するゲートとカソード（不図示）は、ｍ本のＸ方向配線５２とｎ本のＹ方向配線５３と導電性金属等からなる結線５５によって電気的に接続されている。
【００５５】
配線５２と配線５３を構成する材料、結線５５を構成する材料及びゲート、カソードを構成する材料は、その構成元素の一部或いは全部が同一であっても、またそれぞれ異なってもよい。
【００５６】
Ｘ方向配線５２には、Ｘ方向に配列した電子放出素子５４の行を選択するための走査信号を印加する、不図示の走査信号印加手段が接続される。一方、Ｙ方向配線５３には、Ｙ方向に配列した電子放出素子５４の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。
【００５７】
各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【００５８】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択して、独立に駆動可能とすることができる。
【００５９】
このような単純マトリクス配置の電子源を用いて構成した画像表示装置について、図６を用いて説明する。図６は画像表示装置の一例を示す模式図であり、一部を切り欠いた状態で示す。
【００６０】
図６において、５１は電子放出素子を複数配した電子源基板、６１は電子源基板５１を固定したリアプレート、６６はガラス基板６３の内面に発光部材としての蛍光体を有する蛍光膜６４とメタルバック６５等が形成されたフェースプレートである。
【００６１】
また、６２は支持枠であり、この支持枠６２には、リアプレート６１、フェースプレート６６がフリットガラス等を用いて接続されている。６７は外囲器であり、例えば大気中或いは、窒素中で、４００乃至５００℃の温度範囲で１０分以上焼成することで、封着して構成される。
【００６２】
また、５４は、図１における電子放出素子に相当するものであり、５２，５３は、電子放出素子のカソード、ゲートとそれぞれ接続されたＸ方向配線及びＹ方向配線である。
【００６３】
外囲器６７は、上述の如く、フェースプレート６６、支持枠６２、リアプレート６１で構成される。ここで、リアプレート６１は主に基板５１の強度を補強する目的で設けられるため、基板５１自体で十分な強度を持つ場合には、別体のリアプレート６１は不要とすることができる。
【００６４】
即ち、基板５１に直接支持枠６２を封着し、フェースプレート６６，支持枠６２及び基板５１で外囲器６７を構成しても良い。一方、フェースプレート６６とリアプレート６１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器６７を構成することもできる。
【００６５】
尚、本発明の実施の形態に係る電子放出素子を用いた画像表示装置では、放出した電子軌道を考慮して、素子上部に蛍光体をアライメントして配置する。
【００６６】
図８は、本件の画像表示装置に使用した蛍光膜を示す模式図である。カラーの蛍光膜の場合は、蛍光体の配列により図８（ａ）に示すブラックストライプ、或いは図８（ｂ）に示すブラックマトリクスなどと呼ばれる黒色導電材８１と蛍光体８２とから構成すると良い。
【００６７】
次に、図６の画像表示装置に、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例について、図７を用いて説明する。
【００６８】
図７において、７１は画像表示パネル、７２は走査回路、７３は制御回路、７４はシフトレジスタである。７５はラインメモリ、７６は同期信号分離回路、７７は変調信号発生器、Ｖｘ及びＶａは直流電圧源である。
【００６９】
表示パネル７１は、端子Ｄｘ１乃至Ｄｘｍ、端子Ｄｙ１乃至Ｄｙｎ、及び高圧端子Ｈｖを介して外部の電気回路と接続している。
【００７０】
端子Ｄｘ１乃至Ｄｘｍには、表示パネル内に設けられている電子源、即ち、ｍ行ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加される。
【００７１】
一方、端子Ｄｙ１乃至Ｄｙｎには、走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。
【００７２】
高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０［ｋＶ］の直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【００７３】
上述のように走査信号、変調信号、及びアノード電極への高電圧印加により、放出された電子を加速して蛍光体へと照射することによって、画像表示を実現する。
【００７４】
本発明は上述した実施形態に限定されることはなく、本発明の目的を達成するものであれば各構成要素が代用物や均等物に置換されたものであってもよい。
【実施例】
【００７５】
以下、具体的な実施例を挙げて本発明を詳しく説明する。
【００７６】
（実施例１）
本例では、図１、及び図３（ａ）に示される電子放出素子を、図４−１，図４−２の工程に沿って作製した。
【００７７】
（工程１）
基板１に青板ガラスを用い、十分洗浄を行った後、スパッタ法により第１の絶縁層２ａとして厚さ５００ｎｍのＳｉ3Ｎ4膜を堆積した（図４−１（ａ））。
【００７８】
（工程２）
フォトリソグラフィー工程で、ポジ型フォトレジスト（ＴＳＭＲ−８９００／東京応化社製）をスピンコーティングし、フォトマスクパターンを用いて露光、現像し、開口部を有するレジストパターン４１を形成した（図４−１（ｂ））。
【００７９】
その後、パターニングしたフォトレジスト４１をマスクとして、第１の絶縁層２ａを１８０℃に熱したリン酸（Ｈ3ＰＯ4）溶液をエッチング液として、ウェットエッチングを施した。第１の絶縁層２ａの表面には、深さ１０ｎｍのくぼみ部８が形成された（図４−１（ｃ））。
【００８０】
（工程３）
次に、スパッタ法により第２の絶縁層２ｂとして厚さ２０ｎｍのＳｉＯ2、ゲート４として２０ｎｍのＴａＮをこの順で堆積した（図４−２（ｅ））。
【００８１】
（工程４）
次に、フォトリソグラフィー工程でポジ型フォトレジスト（ＴＳＭＲ−９８００／東京応化社製）をスピンコーティングし、フォトマスクパターンを用いて露光、現像し、レジストパターンを形成した。
【００８２】
その後、パターニングしたフォトレジストをマスクとして、第１の絶縁層２ａ、第２の絶縁層２ｂ、及びゲート４を、ＣＦ4ガスを用いてドライエッチングして、基板１で停止させた（図４−２（ｆ））。
【００８３】
（工程５）
バッファードフッ酸（ＬＡＬ１００／ステラケミファ社製）をエッチング液として、１１分間エッチングを施し、第２の絶縁層２ａを選択的にエッチングした。これにより、絶縁部材２の側壁表面から６０ｎｍ程度、第２の絶縁層２ｂを後退させ、凹部７を形成した（図４−２（ｇ））。
【００８４】
（工程６）
次に、斜方蒸着により突出部５、及びカソード６として厚さ１０ｎｍのＭｏを斜め４５°上方から選択的に堆積した（図４−２（ｈ））。
【００８５】
以上のようにして作製された電子放出素子の断面形状を電子顕微鏡（ＴＥＭ）にて確認した。その結果、カソード６が位置している凹部７の縁からゲート４までの距離ｄは２０ｎｍ、凹部７の縁からくぼみ部８までの距離Ｗは４０ｎｍ、くぼみ部８の側壁１２と凹部７の表面の延長面とのなす角度θ1は４５°であった。
【００８６】
よって、θ3＝ｔａｎ-1（ｄ／Ｗ）は２７°であり、θ1よりも小さい値であった。また、くぼみ部８の側壁１２へのＭｏ膜の付着は確認されなかった。
【００８７】
本例の電子放出素子のゲート４とカソード６との間に１０Ｖの電圧を印加させたところ、リーク電流は０．０３μＡであり、従来よりも素子駆動時のリーク電流を低減することができた。
【００８８】
（実施例２）
本例では、図３（ｂ）に示す凸部１５を有する電子放出素子を作製した。以下に作製工程を示す。
【００８９】
（工程１）
実施例１と同様の作業を行った。
【００９０】
（工程２）
次に、フォトリソグラフィー工程で、ポジ型フォトレジスト（ＴＳＭＲ−８９００／東京応化社製）をスピンコーティングし、フォトマスクパターンを用いて露光、現像し、レジストパターンを形成した。
【００９１】
その後、パターニングしたフォトレジストをマスクとして、第１の絶縁層２ａを１８０℃に熱したリン酸（Ｈ3ＰＯ4）溶液をエッチング液として、ウェットエッチングを施した。これにより、第１の絶縁層２ａの表面に、Ｓ１＝３０ｎｍ、Ｓ２＝１０ｎｍ、ｈ＝１０ｎｍの凸部１５を形成した。
【００９２】
（工程３）乃至（工程６）
実施例１と同様の作業を行った。
【００９３】
以上のようにして作製された電子放出素子の断面形状を電子顕微鏡（ＴＥＭ）にて確認した。その結果、カソード６が位置している凹部７の縁からゲート４までの距離ｄは２０ｎｍ、凹部７の縁から凸部１５までの距離Ｗは４０ｎｍ、凸部１５の側壁１６と底面１７とのなす角度θ2は４５°であった。
【００９４】
よって、θ4＝ｔａｎ-1｛（ｄ−ｈ）／（Ｗ＋Ｓ２＋（Ｓ１−Ｓ２）／２）｝は９．５°であり、θ2よりも小さい値であった。また、凸部１５の側壁１６へのＭｏ膜の付着は確認されなかった。
【００９５】
また、本例で作製された電子放出素子のゲート４とカソード６間に１０Ｖの電圧を印加させたところ、０．０３μＡの電流が得られ、従来よりも素子駆動時のリーク電流を低減することができた。
【００９６】
（比較例）
本例では、凹部８を形成しなかった以外は実施例１と同様にして、電子放出素子を作製した。
【００９７】
本例の電子放出素子のゲート４とカソード６間に１０Ｖの電圧を印加させたところ、３０μＡ以上のリーク電流が観察された。
【００９８】
（実施例３）
本例においては、実施例１の電子放出素子を同様の製法で、基板１上に複数配置し、図５に示すような電子源を作製し、電気特性を評価した。
【００９９】
先ず、Ｘ方向配線５２の１本（Ｄｘ１）を選択し、−６Ｖ、パルス幅１ｍｓｅｃ、パルス周期１６．６ｍｓｅｃのパルス電圧を印加した。これと同期して、Ｙ方向配線５３（Ｄｙ１乃至Ｄｙｍ）に順次、＋１３．５Ｖ、パルス幅１ｍｓｅｃ、パルス周期１６．６ｍｓｅｃのパルス電圧を３０秒間印加した。続いて、別のＸ方向配線５２（Ｄｘ２乃至Ｄｘｎ）に関して同様の作業を繰り返すことにより、全ての電子放出素子５４に１９．５Ｖのパルス電圧を印加した。この時、非選択の配線はグランドレベルに接続した。
【０１００】
次に、同様に、Ｘ方向配線５２の１本（Ｄｘ１）を選択し、−６Ｖ、パルス幅０．１ｍｓｅｃ、パルス周期１６．６ｍｓｅｃのパルス電圧を印加した。これと同期して、Ｙ方向配線５３（Ｄｙ１乃至Ｄｙｍ）に順次、＋１０Ｖ、パルス幅０．１ｍｓｅｃ、パルス周期１６．６ｍｓｅｃのパルス電圧を印加した。続いて、別のＸ方向配線５２（Ｄｘ２乃至Ｄｘｎ）に関して同様の作業を繰り返すことにより、全ての電子放出素子５４に１６Ｖのパルス電圧を印加して電子放出素子５４を駆動した。駆動時における各電子放出素子５４に流れる素子電流を測定した。
【０１０１】
次に、Ｙ方向配線５３を全てグランドレベルに接続した。そして、Ｘ方向配線５２の１本（Ｄｘ１）を選択し、−６Ｖ、パルス幅０．１ｍｓｅｃ、パルス周期１６．６ｍｓｅｃのパルス電圧を印加して、選択したＸ方向配線５２（Ｄｘ１）に接続した電子放出素子５４に流れる素子電流（リーク電流）を測定した。続いて、別のＸ方向配線５２（Ｄｘ２乃至Ｄｘｎ）に関して同様の作業を繰り返し、各Ｘ方向配線５２に流れるリーク電流の測定を行った。
【０１０２】
次に、Ｘ方向配線５２に順次、−６Ｖ、パルス幅０．１ｍｓｅｃ、パルス周期１６．６ｍｓｅｃのパルス電圧を印加した。そして、これと同期して、Ｙ方向配線５３に順次、＋１０Ｖ、パルス幅０．１ｍｓｅｃ、パルス周期１６．６ｍｓｅｃのパルス電圧を印加して、全ての電子放出素子５４を所定時間連続駆動した。その後、上記方法と同様にして、各Ｘ方向配線５２に流れるリーク電流の測定を行った。
【０１０３】
以上のようにして求めた一素子当たりのリーク電流は０．０３μＡ（平均値）であり、実施例１と同等の特性が得られた。
【０１０４】
（実施例４）
本例では、実施例３の電子源を用いて、図６に示した画像表示装置を作製した。
【０１０５】
電子源基板５１の２ｍｍ上方にフェースプレート６６を、支持枠６２を介して真空中で封着し、外囲器６７を形成した。また、電子源基板５１とフェースプレート６６との間には、スペーサ（不図示）を配置し、大気圧に耐えられる構造とした。また、外囲器６７内には容器内を高真空に保つためのゲッター（不図示）を配置した。電子源基板５１と支持枠６２とフェースプレート６６の接合にはインジウムを用いた。
【０１０６】
以上のようにして完成した画像表示装置において、実施例３と同様にして、パルス電圧を印加し、実施例３と同様にして、素子電流及びリーク電流を測定した。その結果、一素子当たりのリーク電流は０．０３μＡ（平均値）であり、実施例３と同等の特性が得られた。
【０１０７】
次に、Ｘ方向配線５２に走査信号を印加し、Ｙ方向配線５３に情報信号を印加しながら電子放出素子５４を駆動した。この時情報信号としては、＋６Ｖのパルス電圧を用い、走査信号としては−１０Ｖのパルス電圧を用いた。また、高圧端子Ｈｖを通じてメタルバック６５に６ｋＶの電圧を印加して、放出電子を蛍光膜６４に衝突させ、励起・発光させることで画像を表示したところ、明るい画像を表示することができた。
【０１０８】
また、実施例３と同様にして電子放出素子５４のリーク電流を測定したところ、１素子当たりのリーク電流の平均値は０．０３μＡであり、実施例３と同等であった。
【０１０９】
このように、本発明の画像表示装置においては、非選択素子に流れるリーク電流を低減することができた。また、これにより消費電力を低減することができた。
【図面の簡単な説明】
【０１１０】
【図１】本発明の電子線装置の電子放出素子の一実施形態の構成を模式的に示す図である。
【図２】図１の電子放出素子の駆動時の構成を示す模式図である。
【図３】本発明に係る電子放出素子の凹部の拡大断面模式図である。
【図４−１】図１の電子放出素子の作製工程を示した模式図である。
【図４−２】図１の電子放出素子の作製工程を示した模式図である。
【図５】本発明に係る電子放出素子を複数配置してなる電子源の概略構成図である。
【図６】本発明の画像表示装置の一実施形態の構成を模式的に示す図である。
【図７】図６の画像表示装置でテレビジョン表示を行うための駆動回路の一例を示す回路図である。
【図８】図６の画像表示装置における蛍光膜の一例の模式図である。
【符号の説明】
【０１１１】
１  基板
２ａ  第１の絶縁層
２ｂ  第２の絶縁層
３  絶縁部材
４  ゲート
５  突出部
６  カソード
７  凹部
８  くぼみ部
９  アノード
１０  電源
１１  高圧電源
１２  くぼみ部の側壁
１３  凹部表面の延長面
１５  凸部
１６  凸部の側壁
１７  凸部の底面
【図１】
2010086927.tif 000003
【図２】
2010086927.tif 000004
【図３】
2010086927.tif 000005
【図４−１】
2010086927.tif 000006
【図４−２】
2010086927.tif 000007
【図５】
2010086927.tif 000008
【図６】
2010086927.tif 000009
【図７】
2010086927.tif 000010
【図８】
2010086927.tif 000011