(57)【要約】【課題】ハードマスク上のダストに起因する強誘電体のエッチング不良を低減する。【解決手段】半導体基板１１上に電極膜２３、強誘電体膜２４および電極膜２５を順次積層した後、ハードマスクＨＭを積層し、界面活性剤を用いてハードマスクＨＭの表面をスクラブ洗浄した後、強誘電体キャパシタ２６の平面形状に対応するようにハードマスクＨＭをパターニングし、このパターニングされたハードマスクＨＭを用いて電極膜２５、強誘電体膜２４および電極膜２３の異方性エッチングを順次行うことで、強誘電体キャパシタ２６の上部電極２５ａ、強誘電体層２４ａおよび下部電極２３ａを半導体基板１１上に形成する。【選択図】      図４
2010135543.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１の電極膜、強誘電体膜および第２の電極膜をこの順に積層する工程と、
前記第２の電極膜上にハードマスクを積層する工程と、
界面活性剤を用いて前記ハードマスクの表面をスクラブ洗浄する工程と、
前記スクラブ洗浄されたハードマスクを強誘電体キャパシタの平面形状に対応するようにパターニングする工程と、
前記パターニングされたハードマスクをマスクとしたエッチングを行うことで、強誘電体キャパシタを形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項２】
半導体基板上に第１の電極膜、強誘電体膜および第２の電極膜をこの順に積層する工程と、
前記第２の電極膜上にハードマスクを積層する工程と、
化学的機械的研磨を用いて前記ハードマスクの表層を除去する工程と、
前記化学的機械的研磨されたハードマスクを強誘電体キャパシタの平面形状に対応するようにパターニングする工程と、
前記パターニングされたハードマスクをマスクとしたエッチングを行うことで、強誘電体キャパシタを形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項３】
前記ハードマスクの表面を界面活性剤を用いてスクラブ洗浄する工程をさらに備え、
前記スクラブ洗浄されたハードマスクを強誘電体キャパシタの平面形状に対応するようにパターニングすることを特徴とする請求項２に記載の不揮発性半導体記憶装置の製造方法。
【請求項４】
前記第１の電極膜および前記第２の電極膜のいずれか少なくとも一方を界面活性剤を用いてスクラブ洗浄する工程をさらに備えることを特徴とする請求項１から３のいずれか１項に記載の不揮発性半導体記憶装置の製造方法。
【請求項５】
前記ハードマスクの材料が酸化アルミニウムであることを特徴とする請求項１から４のいずれか１項に記載の不揮発性半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は不揮発性半導体記憶装置の製造方法に関し、特に、強誘電体膜のエッチング時に使用されるハードマスク上のダストを低減する方法に適用して好適なものである。
【背景技術】
【０００２】
不揮発性半導体記憶装置には、ジルコン酸チタン酸鉛（ＰＺＴ：Ｐ（Ｚｒ，Ｔｉ）Ｏ３）や、タンタル酸ビスマスストロンチウム（ＳＢＴ：ＳｒＢｉ２Ｔａ２Ｏ９）などの強誘電体を容量絶縁膜として用いた強誘電体メモリがある。
【０００３】
強誘電体は化学的な安定性が高いため、強誘電体を加工するには、物理的なエッチング要素を強くしたり、反応性を高めたりする必要がある。このため、レジストマスクを用いて強誘電体をエッチングする場合には、強誘電体との間で十分な選択比を確保するのが難しく、酸化アルミニウム（Ａｌ２Ｏ３）などから構成されるハードマスクがエッチングマスクとして用いられることがある。
【０００４】
ところで、特許文献１には、強誘電体キャパシタの上部電極をＣＭＰ法にて平坦化することにより、水素保護膜中のシームやボイド等の発生を抑制し、水素保護膜に発生していた水素のリークパスの発生を抑制したり、後工程における水素雰囲気曝露による強誘電体膜の還元劣化を抑制したりする方法が開示されている。
【０００５】
ここで、強誘電体をエッチングする際のエッチングマスクとしてのハードマスク上にダストが存在すると、そのダストのある部分ではハードマスクの外形精度が劣化することから、エッチング時の形状不良を引き起こし、製造歩留まりを低下させるおそれがある。
【０００６】
また、特許文献１に開示された方法では、強誘電体キャパシタの上部電極をＣＭＰ法にて平坦化するので、上部電極上のダストを除去することができるが、強誘電体をエッチングする際に使用されるハードマスク上のダストを除去することができず、エッチング時の形状不良を減少させることができないという問題があった。
【０００７】
また、特許文献２には、ＩｒＯ２からなる第１の導電膜上に、アルミナ犠牲膜を介してＴｉＮなどのハードマスクを形成し、ハードマスクに覆われない領域の第１の導電膜をパターニングした後に、アルミナ犠牲膜をウェット処理により除去することにより、第１の導電膜パターン上からハードマスクを剥離し、ハードマスク表面に付着した残渣、スカム等の再付着を防止する方法が開示されている。
【０００８】
しかしながら、特許文献２に開示された方法では、第１の導電膜をパターニングした後にアルミナ犠牲膜のウェット処理が行われ、残渣やスカムなどがハードマスク表面に付着したまま第１の導電膜のエッチングが行われることから、やはりエッチング時の形状不良を減少させることができない。
【０００９】
【特許文献１】特開２００６−３２７３４号公報
【特許文献２】特開２００８−１５９９２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、本発明の目的は、ハードマスク上のダストに起因する強誘電体のエッチング不良を低減することが可能な不揮発性半導体記憶装置の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
上述した課題を解決するために、本発明の一態様によれば、半導体基板上に第１の電極膜、強誘電体膜および第２の電極膜をこの順に積層する工程と、前記第２の電極膜上にハードマスクを積層する工程と、界面活性剤を用いて前記ハードマスクの表面をスクラブ洗浄する工程と、前記スクラブ洗浄されたハードマスクを強誘電体キャパシタの平面形状に対応するようにパターニングする工程と、前記パターニングされたハードマスクをマスクとしたエッチングを行うことで、強誘電体キャパシタを形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法を提供する。
【００１２】
また、本発明の一態様によれば、半導体基板上に第１の電極膜、強誘電体膜および第２の電極膜をこの順に積層する工程と、前記第２の電極膜上にハードマスクを積層する工程と、化学的機械的研磨を用いて前記ハードマスクの表層を除去する工程と、前記化学的機械的研磨されたハードマスクを強誘電体キャパシタの平面形状に対応するようにパターニングする工程と、前記パターニングされたハードマスクをマスクとしたエッチングを行うことで、強誘電体キャパシタを形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法を提供する。
【発明の効果】
【００１３】
本発明によれば、ハードマスク上のダストに起因する強誘電体のエッチング不良を低減することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態に係る不揮発性半導体記憶装置の製造方法について図面を参照しながら説明する。
【００１５】
図１〜図９は、本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
図１において、フォトリソグラフィー技術およびエッチング技術を用いることにより、半導体基板１１にトレンチを形成する。そして、このトレンチ内にシリコン酸化膜などの絶縁体を埋め込むことにより、素子分離層１２を形成する。なお、半導体基板１１の材料は、Ｓｉに限定されることなく、例えば、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＺｎＳｅ、ＧａＩｎＡｓＰなどの中から選択するようにしてもよい。また、素子分離層１２としては、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造の他、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）構造を用いるようにしてもよい。
【００１６】
次に、熱酸化などの方法を用いることにより、半導体基板１１上にゲート絶縁膜１５を形成する。そして、ゲート絶縁膜１５上に多結晶シリコン膜などの導電体膜を形成し、フォトリソグラフィー技術およびエッチング技術を用いて導電体膜をパターニングすることにより、ゲート絶縁膜１５上にワード線を兼ねるゲート電極１６を形成する。
【００１７】
次に、ゲート電極１６をマスクとして、Ｂ、Ｐ、Ａｓなどの不純物を半導体基板１１にイオン注入することにより、ゲート電極１６の両側に配置された不純物導入層１３、１４を半導体基板１１に形成し、セルトランジスタ１７を作製する。
【００１８】
次に、ＣＶＤなどの方法を用いることにより、ゲート電極１６を覆う層間絶縁膜１８を半導体基板１１上に形成する。
【００１９】
次に、フォトリソグラフィー技術およびエッチング技術を用いることにより、不純物導入層１３を露出させる開口部を層間絶縁膜１８に形成する。そして、開口部が形成された層間絶縁膜１８上に導電体膜を形成し、フォトリソグラフィー技術およびエッチング技術を用いて導電体膜をパターニングすることにより、ビア電極１９を介して不純物導入層１３に接続されたビット線２０を層間絶縁膜１８上に形成する。
【００２０】
次に、ＣＶＤなどの方法を用いることにより、ビット線２０を覆う層間絶縁膜２１を半導体基板１１上に形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、不純物導入層１４を露出させる開口部を層間絶縁膜１８、２１に形成する。そして、開口部が形成された層間絶縁膜２１上に導電体膜を形成し、ＣＭＰを用いて層間絶縁膜２１上の導電体膜を除去することにより、不純物導入層１４に接続されたプラグ電極２２を層間絶縁膜１８、２１内に形成する。なお、プラグ電極２２の材料は、例えば、タングステンを用いることができる。
【００２１】
次に、図２に示すように、スパッタなどの方法を用いることにより、電極膜２３を層間絶縁膜２１上に積層する。なお、電極膜２３としては、例えば、膜厚が３０ｎｍ程度のＴｉＡｌＮ膜と膜厚が１２０ｎｍ程度のＩｒ膜の積層構造を用いることができる。また、電極膜２３上に付着したダストを低減するために、電極膜２３を界面活性剤を用いてスクラブ洗浄するようにしてもよい。
【００２２】
そして、ＭＯＣＶＤ、スパッタまたはゾルゲル法などの方法を用いることにより、強誘電体膜２４を電極膜２３上に積層する。なお、強誘電体膜２４としては、例えば、膜厚が７０ｎｍ程度のＰＺＴ膜を用いることができる。また、強誘電体膜２４を緻密化するために、強誘電体膜２４を電極膜２３上に積層した後、酸素雰囲気中で６５０℃程度の温度にて強誘電体膜２４を熱処理することが好ましい。
【００２３】
さらに、スパッタなどの方法を用いることにより、電極膜２５を強誘電体膜２４上に積層する。なお、電極膜２５としては、例えば、膜厚が１０ｎｍ程度のＳｒＲｕＯ３膜と膜厚が７０ｎｍ程度のＩｒＯ２膜の積層構造を用いることができる。また、電極膜２５上に付着したダストを低減するために、電極膜２５を界面活性剤を用いてスクラブ洗浄するようにしてもよい。
【００２４】
次に、図３に示すように、スパッタなどの方法を用いることにより、電極膜２５上にハードマスクＨＭを積層する。なお、ハードマスクＨＭの材料としては、Ａｌ２Ｏ３を用いることができる。また、ハードマスクＨＭの膜厚は、ハードマスクＨＭとしてのエッチング耐性の観点から、１３０ｎｍ程度に設定することができる。ここで、ハードマスクＨＭの膜厚を１００ｎｍ程度以上に設定すると、成膜時のダストＤＳが急激に増加する。そして、このようなダストＤＳには、ハードマスクＨＭの表面に付着しているものもあれば、ハードマスクＨＭの表層に埋め込まれたものもある。
【００２５】
次に、図４に示すように、界面活性剤を用いてハードマスクＨＭの表面をスクラブ洗浄することにより、ハードマスクＨＭ上に存在するダストＤＳを減らす。なお、ハードマスクＨＭの表面をスクラブ洗浄する場合、界面活性剤としてアニオン性界面活性剤を用いることが好ましい。
【００２６】
ここで、ハードマスクＨＭの材料としてＡｌ２Ｏ３を用いた場合、ゼータ電位の等電点付近のｐＨが中性になる。このため、界面活性剤として、例えば、アニオン性界面活性剤を用いることにより、洗浄剤のゼータ電位をマイナスにすることが可能となり、ハードマスクＨＭから脱離したダストＤＳのハードマスクＨＭ上への再付着を防止することが可能となることから、ハードマスクＨＭの上に存在するダストＤＳを効果的に減らすことができる。なお、界面活性剤としては洗浄剤のゼータ電位の絶対値を大きくすることができればよく、アニオン性界面活性剤に限らず、カチオン性界面活性剤や非イオン性界面活性剤、両性界面活性剤を用いても構わない。
【００２７】
また、ハードマスクＨＭ上に存在するダストＤＳを減らすために、ハードマスクＨＭの表面をスクラブ洗浄する代わりに、化学的機械的研磨を用いてハードマスクＨＭの表層を除去するようにしてもよい。この化学的機械的研磨を用いることにより、ハードマスクＨＭの表層に埋め込まれたダストＤＳも効果的に減らすことが可能となる。
【００２８】
これに対し、純水やアルコールなどを用いてハードマスクＨＭの表面を単に洗浄しただけでは、ダストＤＳを除去するのは極めて困難である。
【００２９】
あるいは、ハードマスクＨＭ上に存在するダストＤＳを減らすために、ハードマスクＨＭの表層の化学的機械的研磨と、界面活性剤を用いたハードマスクＨＭの表面のスクラブ洗浄の両方を行うようにしてもよい。
【００３０】
ここで、ハードマスクＨＭの表層を化学的機械的研磨する際の研磨液としては、ｐＨを酸性やアルカリ性に制御して用いるか、または界面活性剤を含むものを用いることが好ましい。
【００３１】
例えば、ハードマスクＨＭの材料としてＡｌ２Ｏ３を用いた場合、研磨液のｐＨが中性付近だと、Ａｌ２Ｏ３のゼータ電位の等電位点に近づくため、研磨時のダストＤＳがハードマスクＨＭに再付着する恐れがある。このため、研磨粒子として一般的なシリカ粒子を用いる場合は、ｐＨを８〜１２程度のアルカリ性に制御すればよい。ｐＨが８未満だと、シリカ粒子のゼータ電位の等電位点に近づくため、粒子性等による研磨面でのスクラッチ発生や粒子の分散の不安定化が懸念され、ｐＨが１２を超えると、シリカ粒子の溶解が生じる恐れがある。なお、研磨粒子としてゼータ電位の等電位点が中性付近のアルミナ粒子やセリア粒子を用いた場合は、ｐＨが酸性、アルカリ性のいずれかであればよい。
【００３２】
あるいは、ハードマスクＨＭの表層を化学的機械的研磨する際に用いられる研磨液は、樹脂粒子を含むようにしてもよい。研磨液に樹脂粒子を含ませることにより、ハードマスクＨＭが削られたり、スクラッチを発生させたりするのを低減することが可能となるとともに、樹脂粒子がハードマスクＨＭ上に残留した場合においても、ドライエッチングにて容易に除去することができる。なお、樹脂粒子としては、例えば、ポリスチレン粒子を用いることができる。
【００３３】
また、研磨液に界面活性剤を含ませる場合は、研磨液のゼータ電位の絶対値を大きくすることができるものを用いればよい。このような界面活性剤としては、ハードマスクＨＭの表面をスクラブ洗浄する際に用いられるものと同様のものを用いることができる。
【００３４】
次に、図５に示すように、フォトリソグラフィー技術およびエッチング技術を用いることにより、図６の強誘電体キャパシタ２６の平面形状に対応するようにハードマスクＨＭをパターニングする。
【００３５】
ここで、ハードマスクＨＭ上に存在するダストＤＳを減らしてから、ハードマスクＨＭをパターニングすることにより、ダストＤＳに起因するハードマスクＨＭの形状不良を低減することができ、ハードマスクＨＭのパターニング精度を向上させることができる。
【００３６】
次に、図６に示すように、パターニングされたハードマスクＨＭをマスクとして電極膜２５、強誘電体膜２４および電極膜２３の異方性エッチングを順次行うことで、上部電極２５ａ、強誘電体層２４ａおよび下部電極２３ａを形成し、プラグ電極２２を介して下部電極２３ａが不純物導入層１４に接続された強誘電体キャパシタ２６を半導体基板１１上に形成する。
【００３７】
なお、下部電極２３ａおよび上部電極２５ａの材料としては、例えば、Ｐｔ電極、ＲｕＯ２などの酸化物電極、ＩｒやＩｒＯ２などのＩｒ系電極あるいはそれらの組み合わせを用いることができ、特に、下部電極２３ａとしては、ＴｉＡｌＮ／Ｉｒ構造、上部電極２５ａとしては、ＩｒＯ２／ＳｒＲｕＯ３構造を用いることが好ましい。また、強誘電体層２４ａの材料としては、例えば、ＰＺＴなどの鉛系酸化物強誘電体またはＳＢＴなどのビスマス層状構造強誘電体を用いることが好ましい。
【００３８】
ここで、電極膜２５、強誘電体膜２４および電極膜２３の異方性エッチングを行う場合、ダストＤＳを減らしてからパターニングされたハードマスクＨＭを用いることで、上部電極２５ａ、強誘電体層２４ａおよび下部電極２３ａの形状不良を低減することが可能となり、製造歩留まりを向上させることができる。
【００３９】
次に、ハードマスクＨＭを除去した後、図７に示すように、スパッタなどの方法を用いることにより、上部電極２５ａ、強誘電体層２４ａおよび下部電極２３ａの露出面が覆われるようにして層間絶縁膜２１上に水素バリア膜２７を形成する。なお、水素バリア膜２７の材料としては、Ａｌ２Ｏ３を用いることができる。また、水素バリア膜２７の膜厚は、水素バリア膜２７としての水素バリア性の観点から、５０〜１００ｎｍ程度に設定することができる。
【００４０】
次に、図８に示すように、ＣＶＤなどの方法を用いることにより、層間絶縁膜２８を水素バリア膜２７上に形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、上部電極２５ａを露出させる開口部を層間絶縁膜２８および水素バリア膜２７に形成する。そして、開口部が形成された層間絶縁膜２８上にバリアメタル膜２９および導電体膜を順次形成し、ＣＭＰを用いて層間絶縁膜２８上のバリアメタル膜２９および導電体膜を除去することにより、バリアメタル膜２９を介して上部電極２５ａに接続されたプラグ電極３０を水素バリア膜２７および層間絶縁膜２８内に形成する。なお、バリアメタル膜２９の材料は、例えば、ＴｉＮを用いることができ、プラグ電極３０の材料は、例えば、タングステンを用いることができる。
【００４１】
次に、図９に示すように、バリアメタル膜３１、３３にて上下面が挟まれた共通配線３２を層間絶縁膜２８上に形成し、バリアメタル膜３３上に絶縁膜３４を形成する。なお、バリアメタル膜３１、３３の材料は、例えば、ＴｉＮを用いることができ、共通配線３２の材料は、例えば、Ａｌを用いることができる。
【００４２】
図１０（ａ）は、本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法に使用される洗浄装置の概略構成を示す断面図、図１０（ｂ）は、同洗浄装置の概略構成を示す平面図である。
図１０（ａ）、（ｂ）において、洗浄装置には、ウェハＷの周囲を保持しながらウェハＷを水平面内で回転させるコロ１０１ａ〜１０１ｃおよびウェハＷをスクラブ洗浄する洗浄ローラ１０２ａ、１０２ｂが設けられている。なお、洗浄ローラ１０２ａ、１０２ｂは、例えば、ＰＶＡ（ポリビニルアルコール）スポンジから構成することができる。
【００４３】
そして、図３のハードマスクＨＭが形成されたウェハＷを洗浄ローラ１０２ａ、１０２ｂ間に設置する。そして、ウェハＷを水平面内で回転させながら、界面活性剤が浸み込まされた洗浄ローラ１０２ａ、１０２ｂを回転させることにより、ハードマスクＨＭが洗浄され、ハードマスクＨＭ上に存在するダストＤＳを除去することができる。
なお、界面活性剤としてはアニオン性界面活性剤を用いることが好ましい。また、アニオン性界面活性剤としては、例えば、ポリカルボン酸アンモニウムを０．０１〜１ｗｔ％の濃度で用いることができる。
【００４４】
また、図２の電極膜２３を成膜時および図２の電極膜２５を成膜時にもダストが発生する。このため、図３のハードマスクＨＭをスクラブ洗浄する方法以外にも、図２の電極膜２３の成膜後に電極膜２３をスクラブ洗浄するようにしてもよいし、図２の電極膜２５の成膜後に電極膜２５をスクラブ洗浄するようにしてもよい。
【００４５】
図１１は、本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法に使用される研磨装置の概略構成を示す斜視図である。
図１１において、研磨装置には、ウェハＷを当接させた状態で回転するターンテーブル２０１、ターンテーブル２０１上に研磨液ＳＲを供給するノズル２０３、回転しつつウェハＷをターンテーブル２０１上に押し付けるキャリア２０４が設けられ、ターンテーブル２０１の表面には研磨布２０２が貼られている。なお、研磨液ＳＲは、酸性やアルカリ性、特にｐＨが制御されていることが好ましい。あるいは、研磨液ＳＲは、界面活性剤を含むようにしてもよい。
【００４６】
そして、図３のハードマスクＨＭが形成されたウェハＷをキャリア２０４に設置する。そして、ノズル２０３から研磨液ＳＲを研磨布２０２上に供給し、キャリア２０４を介してウェハＷを研磨布２０２上に押し付けながら、ターンテーブル２０１およびキャリア２０４を回転させることにより、ハードマスクＨＭの表層が研磨され、ハードマスクＨＭ上に存在するダストＤＳを除去することができる。
【００４７】
図１２は、本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法に使用されるハードマスク上の欠陥数を比較例とともに示す図である。
図１２において、図２の強誘電体膜２４としてＰＺＴ膜を成膜した後、電極膜２５としてＳｒＲｕＯ３膜とＩｒＯ２膜の積層膜を成膜した。さらに、図３のハードマスクＨＭとして、膜厚が１３０ｎｍ程度のＡｌ２Ｏ３膜を電極膜２５上に成膜した。この時、ハードマスクＨＭには、ダストＤＳがウェハ当たり１０００個程度発生した。なお、ダストＤＳの大きさは、コンマ数μｍ程度であり、１μｍを超えるものもある。
【００４８】
そして、このウェハＷを図１０の洗浄装置に設置し、コロ１０１ａ〜１０１ｃを介してウェハＷを１００ｒｐｍで回転させる。そして、０．２ｗｔ％の濃度のポリカルボン酸アンモニウムの水溶液を５００ｍｌだけ洗浄ローラ１０２ａ、１０２ｂに供給しながら、洗浄ローラ１０２ａ、１０２ｂをウェハＷの上下面に接触させた状態で１００ｒｐｍで回転させることで、ウェハＷの上下面を６０秒だけ洗浄し、スピンドライ乾燥を行った。この結果、ハードマスクＨＭに存在するダストＤＳが２００個程度に減少した。
【００４９】
一方、ポリカルボン酸アンモニウムの水溶液の代わりに純水を用いて同様の洗浄を行った場合、ハードマスクＨＭに存在するダストＤＳが３５００個程度に増加した。これは、Ａｌ２Ｏ３のゼータ電位における等電点のｐＨが中性付近にあるため、中性の純水を用いると、ダストＤＳの再付着を誘発するからである。
【００５０】
図１３は、本発明の一実施形態に係る不揮発性半導体記憶装置の下部電極上の欠陥数を比較例とともに示す図である。
図１３において、図２の電極膜２３としてＴｉＡｌＮ膜を成膜した。この時、電極膜２３には、ダストがウェハ当たり１４０個程度発生した。
【００５１】
そして、このウェハＷを図１０の洗浄装置に設置し、コロ１０１ａ〜１０１ｃを介してウェハＷを１００ｒｐｍで回転させる。そして、０．２ｗｔ％の濃度のポリカルボン酸アンモニウムの水溶液を５００ｍｌだけ洗浄ローラ１０２ａ、１０２ｂに供給しながら、洗浄ローラ１０２ａ、１０２ｂをウェハＷの上下面に接触させた状態で１００ｒｐｍで回転させることで、ウェハＷの上下面を６０秒だけ洗浄し、スピンドライ乾燥を行った。この結果、電極膜２３に存在するダストが１０個程度に減少した。
【００５２】
一方、ポリカルボン酸アンモニウムの水溶液の代わりに純水を用いて同様の洗浄を行った場合、電極膜２３に存在するダストが２００個を越えるようになった。
【００５３】
図１４は、本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法により形成した強誘電体キャパシタにおいて発生した欠陥密度を、パターン間隔を変化させた場合について示す図であり、具体的には電極間のショート歩留まりを電極スペースに対して測定し、それに基づき欠陥密度を算出したものである。
図１４において、図３のハードマスクＨＭとしてＡｌ２Ｏ３膜を用いた場合、パターン間隔に応じて欠陥密度が変動し、１μｍ近辺で最も大きくなる。そして、アニオン性界面活性剤を用いてＡｌ２Ｏ３膜をスクラブ洗浄することで欠陥密度を減らすことができる。さらに、スクラブ洗浄に加え、ＣＭＰにてＡｌ２Ｏ３膜を研磨することで、欠陥密度をさらに減らすことができる。
【００５４】
図１５は、本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法に使用されるハードマスク上の欠陥数を洗浄無、洗浄有および研磨を併用した場合について示す図である。
図１５において、図２の強誘電体膜２４としてＰＺＴ膜を成膜した後、電極膜２５としてＳｒＲｕＯ３膜とＩｒＯ２膜の積層膜を成膜した。さらに、図３のハードマスクＨＭとして、膜厚が１３０ｎｍ程度のＡｌ２Ｏ３膜を電極膜２５上に成膜した。この時、ハードマスクＨＭには、ダストＤＳがウェハ当たり３０００個程度発生した。
【００５５】
そして、アニオン性界面活性剤の水溶液（例えば、花王製のＴＫ７５）を用いてハードマスクＨＭをスクラブ洗浄した。この結果、ハードマスクＨＭに存在するダストＤＳがウェハ当たり３００個程度になり、１／１０程度に減少した。
【００５６】
一方、アニオン性界面活性剤の水溶液の代わりに純水を用いて同様の洗浄を行った場合、ハードマスクＨＭに存在するダストＤＳが６０００個程度に増加した。
【００５７】
また、図３のハードマスクＨＭが成膜されたウェハＷを図１１の研磨装置（例えば、荏原製作所製ＥＰＯ−２２２）に設置した。ここで、図１１の研磨液ＳＲとして、シリカ粒子を含むｐＨが１０程度のもの（例えば、弘田化学製のＷＴＳ−５１、ＷＴＳ−５２）を用いた。また、研磨布２０２としてニッタハース製のＰＯＬＩＴＥＸを用いた。そして、この研磨装置を用いてハードマスクＨＭを３８ｎｍだけ研磨した上で、アニオン性界面活性剤を用いたスクラブ洗浄を行うことで、ダストＤＭが１００個程度に減少した。さらに、３８ｎｍ→７０ｎｍ→１１５ｎｍと研磨量を増やすことで、ハードマスクＨＭに埋め込まれたダストＤＭも除去できるようになり、ダストＤＭがさらに減少した。
【００５８】
また、研磨液ＳＲとして、シリカ粒子の代わりにアニオン性界面活性剤を含むもの（例えば、花王製のＴＫ７５）を用いてハードマスクＨＭを研磨した。この結果、ハードマスクＨＭに存在するダストＤＳが２００個程度に減少した。ここで、研磨液ＳＲとしてアニオン性界面活性剤を用いることにより、ハードマスクＨＭの膜厚の減少を抑制しつつ、ダストＤＳを減少させることができる。
【００５９】
また、研磨液ＳＲとして、シリカ粒子の代わりに樹脂粒子を含むｐＨが４程度のもの（例えば、平均粒子径が１５０ｎｍのポリスチレン粒子：ＪＳＲ製のＲＳＴ０１）を用いてハードマスクＨＭを研磨した。この結果、ハードマスクＨＭに存在するダストＤＳが８０個程度に減少した。ここで、研磨液ＳＲとして樹脂粒子を含むものを用いることにより、ハードマスクＨＭが削られたり、スクラッチを発生させたりするのを低減することが可能となるとともに、樹脂粒子がハードマスクＨＭ上に残留した場合においても、ドライエッチングにて容易に除去することができる。
【図面の簡単な説明】
【００６０】
【図１】本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図。
【図２】本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図。
【図３】本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図。
【図４】本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図。
【図５】本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図。
【図６】本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図。
【図７】本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図。
【図８】本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図。
【図９】本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図。
【図１０】（ａ）は本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法に使用される洗浄装置の概略構成を示す断面図、（ｂ）は同洗浄装置の概略構成を示す平面図。
【図１１】本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法に使用される研磨装置の概略構成を示す斜視図。
【図１２】本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法に使用されるハードマスク上の欠陥数を比較例とともに示す図。
【図１３】本発明の一実施形態に係る不揮発性半導体記憶装置の下部電極上の欠陥数を比較例とともに示す図。
【図１４】本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法ににより形成した強誘電体キャパシタにおいて発生した欠陥密度を、パターン間隔を変化させた場合について示す図。
【図１５】本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法に使用されるハードマスク上の欠陥数を洗浄無、洗浄有および研磨を併用した場合について示す図。
【符号の説明】
【００６１】
１１  半導体基板、１２  素子分離層、１３、１４  不純物導入層、１５  ゲート絶縁膜、１６  ゲート電極、１７  セルトランジスタ、１８、２１、２８  層間絶縁膜、１９  ビア電極、２０  ビット線、２２、３０  プラグ電極、２３、２５  電極膜、２３ａ  下部電極、２４  強誘電体膜、２４ａ  強誘電体層、２５ａ  上部電極、２６  強誘電体キャパシタ、２７  水素バリア膜、２９、３１、３３  バリアメタル膜、３２  共通配線、３４  絶縁膜、ＨＭ  ハードマスク、ＤＳ  ダスト、Ｗ  ウェハ、１０１ａ〜１０１ｃ  コロ、１０２ａ、１０２ｂ  洗浄ローラ、２０１  ターンテーブル、２０２  研磨布、２０３  ノズル、２０４  キャリア、ＳＲ  研磨液
【図１】
2010135543.tif 000003
【図２】
2010135543.tif 000004
【図３】
2010135543.tif 000005
【図４】
2010135543.tif 000006
【図５】
2010135543.tif 000007
【図６】
2010135543.tif 000008
【図７】
2010135543.tif 000009
【図８】
2010135543.tif 000010
【図９】
2010135543.tif 000011
【図１０】
2010135543.tif 000012
【図１１】
2010135543.tif 000013
【図１２】
2010135543.tif 000014
【図１３】
2010135543.tif 000015
【図１４】
2010135543.tif 000016
【図１５】
2010135543.tif 000017