【手続補正書】
【提出日】平成17年10月3日(2005.10.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  第１乃至第４の領域を有する基板と、
前記第１の領域における前記基板上に設けられた第１の絶縁膜と、
前記第２の領域における前記基板上に設けられ、前記第１の絶縁膜の上面よりも高い上面を有する第１のエピタキシャル層と、
前記第１のエピタキシャル層と隙間を有して前記第１の絶縁膜上に設けられ、前記第１のエピタキシャル層の前記上面とほぼ等しい高さの上面を有する第１の半導体層と、
前記隙間に設けられ、前記第１のエピタキシャル層の前記上面及び前記第１の半導体層の前記上面とほぼ等しい高さの上面を有する素子分離絶縁膜と
を具備することを特徴とする半導体装置。
【請求項２】  第１及び第２の領域を有する基板と、
前記第１の領域における前記基板上に設けられた第１の絶縁膜と、
前記第２の領域における前記基板上に前記第１の絶縁膜と第１の隙間を有して設けられ、前記第１の絶縁膜の上面よりも高い上面を有するエピタキシャル層と、
前記第１の絶縁膜上に設けられた第１の部分と前記第１の絶縁膜の前記エピタキシャル層側の側面よりも突出する第２の部分とを有し、前記エピタキシャル層と第２の隙間を有して設けられ、前記第１及び第２の部分の上面の高さと前記エピタキシャル層の前記上面の高さとがほぼ等しい半導体層と、
前記第１及び第２の隙間に設けられ、前記エピタキシャル層の前記上面及び前記第１及び第２の部分の前記上面とほぼ等しい高さの上面を有する素子分離絶縁膜と
を具備することを特徴とする半導体装置。
【請求項３】  第１及び第２の領域を有する基板と、
前記第１の領域における前記基板上に設けられた第１の絶縁膜と、
前記第２の領域における前記基板上に前記第１の絶縁膜と第１の隙間を有して設けられ、前記第１の絶縁膜の上面よりも高い上面を有するエピタキシャル層と、
前記第１の絶縁膜上に前記第１の隙間よりも前記エピタキシャル層と離間する第２の隙間を有して設けられ、前記エピタキシャル層の前記上面の高さとほぼ等しい上面を有する半導体層と、
前記第１及び第２の隙間に設けられ、前記エピタキシャル層の前記上面及び前記半導体層の前記上面とほぼ等しい高さの上面を有する素子分離絶縁膜と
を具備することを特徴とする半導体装置。
【請求項４】  第１及び第２の領域を有する基板と、
前記第１の領域における前記基板上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられた半導体層と、
前記半導体層上に設けられた第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に選択的に設けられ、第１の電極層と第２の電極層とを有する第１のゲート電極と、
前記第２の領域における前記基板上に設けられた第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に選択的に設けられ、第３の電極層と第４の電極層とを有し、前記第１のゲート電極の上面とほぼ等しい高さを有する第２のゲート電極と、
前記第１及び第２の領域の境界部分に設けられた素子分離絶縁膜と
を具備することを特徴とする半導体装置。
【請求項５】  第１及び第２の領域を有する基板と、
前記第１及び第２の領域の境界部分に設けられ、前記基板より一部が突出する第１の素子分離絶縁膜と、
前記第２の領域内に設けられ、前記基板より一部が突出する第２の素子分離絶縁膜と、
前記第１の領域における前記基板上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられた半導体層と、
前記半導体層上に設けられた第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に選択的に設けられ、第１の電極層と第２の電極層とを有する第１のゲート電極と、
前記第１及び第２の素子分離絶縁膜間の前記基板上に設けられた第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に設けられ、第３の電極層とこの第３の電極層上に設けられた第２の絶縁膜とこの第２の絶縁膜上に設けられた第４の電極層とを有し、前記第１のゲート電極の上面とほぼ等しい高さを有する第２のゲート電極と
を具備し、
前記第３の電極層は凹形状の連続する第１乃至第３の部分を有し、前記第１の部分は前記第２のゲート絶縁膜上に形成されており、前記第２の部分は前記第１の素子分離絶縁膜の側面に沿って形成されており、前記第３の部分は前記第２の素子分離絶縁膜の側面に沿って形成されており、
前記第２の絶縁膜は連続する第４乃至第８の部分を有し、前記第４の部分は前記第１の部分上に形成されており、前記第５の部分は前記第２の部分上に形成されており、前記第６の部分は前記第３の部分上に形成されており、前記第７の部分は前記第２の部分及び前記第１の素子分離絶縁膜上に形成されており、前記第８の部分は前記第３の部分及び前記第２の素子分離絶縁膜上に形成されている
ことを特徴とする半導体装置。
【請求項６】  第１乃至第３の領域を有する基板と、
前記第１の領域における前記基板上に設けられ、第１の材料膜で形成された第１の絶縁膜と、
前記第１の絶縁膜上に設けられ、第２の材料膜で形成された半導体層と、
前記半導体層上に設けられ、第３の材料膜で形成された第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に選択的に設けられ、第４の材料膜で形成された第１のゲート電極と、
前記第２の領域における前記基板上に設けられ、前記第１の材料膜で形成された第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に選択的に設けられ、前記第２の材料膜で形成された第１の電極層と前記第４の材料膜で形成された第２の電極層とを有し、前記第１のゲート電極の上面とほぼ等しい高さを有する第２のゲート電極と、
前記第１及び第２の領域の境界部分に設けられた第１の素子分離絶縁膜と
を具備することを特徴とする半導体装置。
【請求項７】  前記第３の領域における前記基板上に設けられ、前記第１の材料膜で形成された前記第３のゲート絶縁膜と、
前記第３のゲート絶縁膜上に設けられ、前記第２の材料膜で形成された第３の電極層と前記第３の材料膜で形成された第２の絶縁膜と前記第４の材料膜で形成された第４の電極層とを有し、前記第１及び第２のゲート電極の上面とほぼ等しい高さを有する第３のゲート電極と、
前記第２及び第３の領域の境界部分に設けられた第２の素子分離絶縁膜と
をさらに具備することを特徴とする請求項６に記載の半導体装置。
【請求項８】  基板とこの基板上に設けられた第１の絶縁膜とこの第１の絶縁膜上に設けられた半導体層とからなり、第１及び第２の領域を有するウエハを形成する工程と、
前記第１の領域の前記半導体層上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜をマスクとして、前記第２の領域の前記半導体層及び前記第１の絶縁膜を除去する工程と、
前記第１の領域において、前記半導体層の前記第２の領域側の側面を前記第２の絶縁膜の側面よりも後退させて第１の隙間部を形成する工程と、
前記第１の領域において、前記第１の絶縁膜の前記第２の領域側の側面を前記第２の絶縁膜の側面よりも後退させて第２の隙間部を形成する工程と、
前記第１及び第２の隙間部に素子分離絶縁膜を形成する工程と、
前記第２の領域において、エピタキシャル成長により前記半導体層の上面とほぼ等しくなるまでエピタキシャル層を前記基板上に形成する工程と、
前記第２の絶縁膜を除去する工程と、
前記第１の領域の前記半導体層上に第１のゲート絶縁膜を介して第１のゲート電極を形成するとともに、前記第２の領域の前記エピタキシャル層上に第２のゲート絶縁膜を介して第２のゲート電極を形成する工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項９】  基板とこの基板上に設けられた第１の絶縁膜とこの第１の絶縁膜上に設けられた半導体層とからなり、第１及び第２の領域を有するウエハを形成する工程と、
前記第１及び第２の領域の境界部分に、前記半導体層の上面よりも一部が突出するように素子分離絶縁膜を形成する工程と、
前記第２の領域の前記第１の絶縁膜及び前記半導体層を除去する工程と、
前記第１の領域の前記半導体層上に第１のゲート絶縁膜を形成するとともに、前記第２の領域の前記基板上に第２のゲート絶縁膜を形成する工程と、
前記素子分離絶縁膜、前記第１及び第２のゲート絶縁膜上に第１の電極材を形成し、この第１の電極材を前記素子分離絶縁膜の上面が露出するまで平坦化する工程と、
前記第１の電極材及び前記素子分離絶縁膜上に第２の電極材を形成する工程と、
前記第１及び第２の電極材を一括加工することによって、前記第１の領域においては、前記第１の電極材からなる第１の電極層と前記第２の電極材からなる第２の電極層とを有する第１のゲート電極を形成するとともに、前記第２の領域においては、前記第１の電極材からなる第３の電極層と前記第２の電極材からなる第４の電極層とを有し、前記第１のゲート電極の上面とほぼ等しい高さを有する第２のゲート電極を形成する工程と
を具備することを特徴とする半導体装置の製造方法。