【手続補正書】
【提出日】平成16年3月5日(2004.3.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
各々が前記半導体基板に形成されたコレクタ層、ベース層、エミッタ層をもつ複数の半導体素子からなり、前記ベース層及びエミッタ層は前記複数の半導体素子間で互いに離間され、各前記ベース層に接続された第１のベース電極と、各前記エミッタ層に接続されたエミッタ電極とを有する半導体素子と、
前記複数の半導体素子の前記第１のベース電極を互いに共通接続するための共通ベース配線と、
前記複数の半導体素子の前記エミッタ電極を互いに共通接続するための共通エミッタ配線とを有し、
各前記半導体素子の前記第１のベース電極は前記エミッタ層と前記ベース層とが形成するエミッタ接合の端部から離間されたベース層に接続され、
前記エミッタ接合の端部と前記第１のベース電極との間の前記ベース層は抵抗として機能する半導体装置。
【請求項２】
半導体基板と、
各々が前記半導体基板に形成されたコレクタ層、ベース層、エミッタ層をもつ複数の半導体素子からなり、前記ベース層及びエミッタ層は前記複数の半導体素子間で互いに離間され、各前記ベース層に接続された第１のベース電極と、各前記エミッタ層に接続されたエミッタ電極とを有する半導体素子と、
前記複数の半導体素子の前記第１のベース電極を互いに共通接続するための共通ベース配線と、
前記複数の半導体素子の前記エミッタ電極を互いに共通接続するための共通エミッタ配線とを有し、
各前記半導体素子の前記第１のベース電極は前記エミッタ層と前記ベース層とが形成するエミッタ接合の端部から離間されたベース層に接続され、
前記半導体素子の前記エミッタ接合に隣接する前記ベース層の一部に第２のベース電極が形成されている半導体装置。
【請求項３】
請求項２記載の半導体装置において、各前記半導体素子の前記第１ベース電極と前記第２のベース電極との間に、前記エミッタ電極と同一材料の他の電極が前記エミッタ層と同一材料の半導体層を介して前記ベース層上に形成されている。
【請求項４】
請求項１記載の半導体装置において、前記複数の半導体素子のベース層は互いに並行して延在するフィンガ状に形成されている。
【請求項５】
請求項１記載の半導体装置において、前記エミッタ層は前記ベース層上の一部にメサ状に形成され、前記第１ベース電極は前記メサ状のエミッタ層が上に形成されていないベース層の他の部分に接続されている。
【請求項６】
請求項２記載の半導体装置において、前記エミッタ層は前記ベース層上の一部にメサ状に形成され、前記第１ベース電極は前記メサ状のエミッタ層が上に形成されていないベース層の他の部分に接続されている。
【請求項７】
請求項５記載の半導体装置において、前記ベース層は前記コレクタ層にコレクタ接合を形成するように接して、かつメサ状に形成されている。
【請求項８】
請求項１乃至請求項７の何れか一項に記載の半導体装置において、前記半導体基板が化合物半導体からなり、前記半導体素子がヘテロ接合バイポーラトランジスタである。
【請求項９】
化合物半導体材料の半導体基板と、
各々が前記半導体基板に形成されたコレクタ層、ベース層、エミッタ層をもつ複数のヘテロ接合バイポーラトランジスタ型半導体素子からなり、
前記複数の半導体素子のベース層は互いに独立して延在する複数のベースフィンガ形状に形成され、各前記ベースフィンガ層はその一部に形成された前記エミッタ層とのエミッタ接合部と、該エミッタ接合部から離間されて形成された第１のベース電極とからなり、各前記エミッタ層はそこに接続されたエミッタ電極を有する半導体素子と、
前記複数の半導体素子の前記第１のベース電極を互いに共通接続するための共通ベース配線と、
前記複数の半導体素子の前記エミッタ電極を互いに共通接続するための共通エミッタ配線と、
を有し、
前記エミッタ接合の端部と前記第１のベース電極との間の前記ベースフィンガ層は抵抗として機能する半導体装置。
【請求項１０】
化合物半導体材料の半導体基板と、
各々が前記半導体基板に形成されたコレクタ層、ベース層、エミッタ層をもつ複数のヘテロ接合バイポーラトランジスタ型半導体素子からなり、
前記複数の半導体素子のベース層は互いに独立して延在する複数のベースフィンガ形状に形成され、各前記ベースフィンガ層はその一部に形成された前記エミッタ層とのエミッタ接合部と、該エミッタ接合部から離間されて形成された第１のベース電極とからなり、各前記エミッタ層はそこに接続されたエミッタ電極を有する半導体素子と、
前記複数の半導体素子の前記第１のベース電極を互いに共通接続するための共通ベース配線と、
前記複数の半導体素子の前記エミッタ電極を互いに共通接続するための共通エミッタ配線と、
を有し、
前記ベースフィンガ層は前記第１ベース電極より前記エミッタ接合部に近い位置に形成された第２のベース電極を有している半導体装置。
【請求項１１】
請求項１０記載の半導体装置において、各前記半導体素子の前記第１のベース電極及び前記第２のベース電極は互いに同一材料からなる。
【請求項１２】
請求項１０記載の半導体装置において、前記第１のベース電極と前記第２のベース電極との間に位置するベースフィンガ層はベース抵抗として機能する。
【請求項１３】
請求項９記載の半導体装置において、前記ベース層は前記コレクタ層上にメサ状に形成され、前記エミッタ層は前記ベース層上にメサ状に形成されている。
【請求項１４】
請求項１０記載の半導体装置において、前記ベース層は前記コレクタ層上にメサ状に形成され、前記エミッタ層は前記ベース層上にメサ状に形成されている。
【請求項１５】
請求項１０記載の半導体装置において、前記半導体基板上に、各前記第２のベース電極に対応して形成された複数の容量素子、前記容量素子は対応する第２のベース電極と電気的接続されている。
【請求項１６】
コレクタ層、ベース層、エミッタ層が順次形成された半導体基板を準備する工程と、
前記エミッタ層の主面に第１の導電膜を被着する工程と、
前記第１の導電膜をパターニングしてエミッタ電極部と、これから離間してダミー電極部とを形成する工程と、
前記エミッタ電極部と前記ダミー電極とをマスクとして、前記エミッタ層を除去することによって、前記ベース層の一部を露出させる工程と、
前記エミッタ電極部と前記ダミー電極部とをマスクとして前記露出されたベース層の一部の上にベース電極となる第２の導電膜を被着する工程と、
を有することを特徴とするヘテロ接合バイポーラトランジスタ型の半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法において、
前記ベース電極は、第１ベース電極と第２ベース電極とを含み、
前記第１ベース電極と前記第２ベース電極とは、前記ダミー電極により離隔して形成され、
前記第２ベース電極、前記第１ベース電極よりも、前記エミッタ電極に近く形成される。
【請求項１８】
請求項１７記載の半導体装置の製造方法において、
前記ヘテロ接合バイポーラトランジスタ型の半導体装置は、複数のベース層と複数のエミッタ層とを有し、
前記ベース層は互いに離隔して形成され、
前記エミッタ層は互いに離隔して形成され、
前記第１ベース電極と前記第２ベース電極とは夫々、前記複数のベース層上に形成される。
【請求項１９】
請求項１８記載の半導体装置の製造方法において、
前記第１ベース電極に電気的に接続するための共通ベース配線が形成される。
【請求項２０】
請求項１７記載の半導体装置の製造方法において、
前記第２の導電膜被着工程で、前記第２の導電膜は、前記エミッタ電極、前記ダミー電極及び前記露出されたベース層上に被着される。
【請求項２１】
請求項１７記載の半導体装置の製造方法において、
前記第１ベース電極と前記第２のベース電極との間の前記ベース層は、ベース抵抗として機能する。
【請求項２２】
請求項１７記載の半導体装置の製造方法において、
前記エミッタ電極と前記ダミー電極とは同じ材料で構成される。
【請求項２３】
請求項１７記載の半導体装置の製造方法において、
前記コレクタ層とベース層とはＧａＡｓで構成され、
前記エミッタ層はＩｎＧａＡｓで構成される。
【請求項２４】
半導体基板上に形成されたコレクタ層と、
前記コレクタ層上に形成され、互いに接続された第１ベース層および第２ベース層と、
前記第１ベース層上に形成されたエミッタ層と、
を有し、
前記第１ベース層と前記第２ベース層とは同じ材料で構成され、
前記第２ベース層上にダミー層が形成され、
前記第２ベース層上に第１の導電膜と第２の導電膜とが形成され、
前記ダミー層は、前記第１の導電膜と前記第２の導電膜との間に形成され、
前記エミッタ層上にエミッタ電極が形成され、
前記ダミー層上にダミー電極が形成され、
前記エミッタ電極と前記ダミー電極とは同じ材料で構成される半導体装置。
【請求項２５】
請求項２４記載の半導体装置において、
前記第１の導電膜と、前記エミッタ層と、前記ダミー層とはお互いに接し、
前記第２の導電膜と、前記ダミー層とはお互いに接している。
【請求項２６】
請求項２４記載の半導体装置において、
前記エミッタ層と前記ダミー層とは同じ材料で構成される。
【請求項２７】
請求項２４記載の半導体装置において、
前記コレクタ層とベース層とはＧａＡｓで構成され、
前記エミッタ層はＩｎＧａＡｓで構成される。