(57)【要約】【課題】  自動的にバーストモードに出入りし得る、電圧モードフィードバック切り換え調整回路を提供する。【解決手段】  負荷電流が低い場合、切り換え調整器は、固定最小非ゼロデューティサイクル発振器を用いてパルス幅変調発振器を無効にし、切り換え発振器における電源スイッチに最小ＯＮサイクルを提供する。これは、パルス幅変調器によって発生される、必要とされるデューティサイクルをより低くする。パルス幅変調器が、ゼロデューティサイクルを必要とする程低く駆動される場合、パルス幅変調器のデューティサイクルを受け取っているデジタル論理は、切り換え調整器に対して、バーストモードに入り、停止することを命令する。この原理は、非変調切り換え調整器、または、少しの改変で、同期切り換え調整器のいずれかに用いられ得る。加えて、その原理は、ステップダウン構成およびステップアップ構成の双方に用いられ得る。【選択図】  図２
2010057361.tif 000002
【特許請求の範囲】
【請求項１】
バーストモードに自動的に出入りすることが可能な電圧モード切り換え調整器であって、
該切り換え調整器の入力ノードから出力ノードに電力を提供するように構成されているスイッチ回路と、
該出力ノードにおける電圧のレベルに応じたレベルを有する第１の信号を生成するように構成されているフィードバック回路と、
該フィードバック回路からの該第１の信号に従って該スイッチ回路のデューティサイクルを制御するように、第２の信号を生成するように構成されているパルス幅変調（ＰＷＭ）生成器と、
該スイッチ回路の該デューティサイクルを所定の最小レベルに維持するように、第３の信号を生成するように構成されている固定最小非ゼロデューティサイクル生成器と、
該ＰＷＭ生成器からの該第２の信号をラッチするように構成されている第１のラッチ回路と、
該第１のラッチ回路の出力が第１のレベルである場合には、該第２および第３の信号のデューティサイクルのうちの大きい方のデューティサイクルに等しいデューティサイクルを示す第４の信号を該スイッチ回路に提供し、該第１のラッチ回路の出力が第２のレベルである場合には、該第４の信号を該スイッチ回路に提供しないように構成されている制御回路と
を含み、
該切り換え調整器は、該スイッチ回路が第４の信号を受信しない場合には、該バーストモードに入り、該バーストモードに入った後に、該スイッチ回路が該第４の信号を受信することを開始した場合には、該バーストモードを出る、切り換え調整器。
【請求項２】
前記ＰＷＭ生成器と固定最小非ゼロデューティサイクル生成器と前記第１のラッチ回路とにクロック信号を提供するように構成されているクロック生成器をさらに含む、請求項１に記載の切り換え調整器。
【請求項３】
前記制御回路は、
前記ＰＷＭ生成器から前記第２の信号を受信し、前記最小非ゼロデューティサイクル生成器から前記第３の信号を受信するように構成されているＯＲゲートと、
該ＯＲゲートからの出力と前記第１のラッチ回路からの出力とを受信するように構成されているＡＮＤゲートであって、該ＡＮＤゲートの出力は、前記スイッチ回路に提供される、ＡＮＤゲートと
を含む、請求項１に記載の切り換え調整器。
【請求項４】
前記フィードバック回路は、増幅器を含み、
該増幅器は、前記出力ノードにおける電圧と基準電圧との間の差に基づいて、前記第１の信号を生成するように構成されている、請求項１に記載の切り換え調整器。
【請求項５】
前記フィードバック回路からの前記第１の信号は、前記出力ノードにおける電圧に従って、前記スイッチ回路の前記デューティサイクルを設定するためのものであり、
前記固定最小非ゼロデューティサイクル生成器によって設定される該スイッチ回路のデューティサイクルの前記所定の最小レベルは、負荷条件に応じて該第１の信号によって設定されるレベルよりも大きい、請求項１に記載の切り換え調整器。
【請求項６】
前記デューティサイクルは、前記第１の信号が（１)前記切り換え調整器が前記バーストモードに入るゼロデューティサイクル、または、(２）前記所定の最小レベルよりも高いレベルのデューティサイクルを示すまで、前記所定の最小レベルに維持される、請求項５に記載の切り換え調整器。
【請求項７】
前記切り換え調整器は、非同期電圧モード切り換え調整器である、請求項１に記載の切り換え調整器。
【請求項８】
前記スイッチ回路は、
第１の端部と第２の端部とを有する切り換え素子であって、該第１の端部は、前記入力ノードに接続されている、切り換え素子と、
該切り換え素子の該第２の端部と前記出力ノードとの間に接続されているインダクタと、
該切り換え素子の該第２の端部と接地との間に接続されているダイオードと、
該出力ノードと接地との間に接続されている出力キャパシタと
を含む、請求項７に記載の切り換え調整器。
【請求項９】
前記非同期電圧モード切り換え調整器は、非同期ステップアップ電圧モード切り換え調整器である、請求項７に記載の切り換え調整器。
【請求項１０】
前記スイッチ回路は、
第１の端部と第２の端部とを有するインダクタであって、該第１の端部は、前記入力ノードに接続されている、インダクタと、
該インダクタの該第２の端部と接地との間に接続されている切り換え素子と、
該インダクタの該第２の端部と前記出力ノードとの間に接続されているダイオードと、
該出力ノードと接地との間に接続されている出力キャパシタと
を含む、請求項９に記載の切り換え調整器。
【請求項１１】
前記切り換え調整器は、同期電圧モード切り換え調整器である、請求項１に記載の切り換え調整器。
【請求項１２】
前記切り換え調整器は、同期電圧モード切り換え調整器であり、
前記スイッチ回路は、
第１の端部と第２の端部とを有する第１の切り換え素子であって、該第１の端部は、前記入力ノードに接続されており、該第１の切り換え素子は、前記制御回路からの前記第４の信号を用いて制御される、第１の切り換え素子と、
該第１の切り換え素子の該第２の端部と前記出力ノードとの間に接続されているインダクタと、
該第１の切り換え素子の該第２の端部と接地との間に接続されている第２の切り換え素子であって、該第２の切り換え素子のデューティサイクルは、該第１の切り換え素子のデューティサイクルと実質的に位相ずれしている、第２の切り換え素子と、
該出力ノードと接地との間に接続されている出力キャパシタと
を含む、請求項１１に記載の切り換え調整器。
【請求項１３】
前記第１の切り換え素子の前記第２の端部における電圧と接地とを比較するように構成されている比較器と、
該比較器の出力の正の遷移を検出するように構成されている立ち上がりエッジ検出器と、
前記制御回路からの出力に従って、該立ち上がりエッジ検出器の出力をラッチするように構成されている第２のラッチ回路と、
該制御回路からの出力と該第２のラッチ回路からの出力とを受信することにより、該第１の切り換え素子がターンオフされたときに、該第２の切り換え素子をスイッチオンさせるように構成されている論理ゲートと
をさらに含む、請求項１２に記載の切り換え調整器。
【請求項１４】
前記第２の切り換え素子の１つの端部と接地との間に接続されている抵抗素子と、
前記第１の切り換え素子の前記第２の端部における電圧と接地とを比較するように構成されている比較器と、
該比較器の出力の正の遷移を検出するように構成されている立ち上がりエッジ検出器と、
前記制御回路からの出力に従って、該立ち上がりエッジ検出器の出力をラッチするように構成されている第２のラッチ回路と、
該制御回路からの出力と該第２のラッチ回路からの出力とを受信することにより、該第１の切り換え素子がターンオフされたときに、該第２の切り換え素子をスイッチオンさせるように構成されている論理ゲートと
をさらに含む、請求項１２に記載の切り換え調整器。
【請求項１５】
前記第２の切り換え素子の１つの端部と接地との間に接続されている抵抗素子と、
該抵抗素子の両端部における電圧を比較するように構成されている比較器と、
該比較器の出力の正の遷移を検出するように構成されている立ち上がりエッジ検出器と、
前記制御回路からの出力に従って、該立ち上がりエッジ検出器の出力をラッチするように構成されている第２のラッチ回路と、
該制御回路からの出力と該第２のラッチ回路からの出力とを受信することにより、該第１の切り換え素子がターンオフされたときに、該第２の切り換え素子をスイッチオンさせるように構成されている論理ゲートと
をさらに含む、請求項１２に記載の切り換え調整器。
【請求項１６】
前記切り換え調整器は、同期セットアップ電圧モード切り換え調整器である、請求項１１に記載の切り換え調整器。
【請求項１７】
前記切り換え調整器は、同期セットアップ電圧モード切り換え調整器であり、
前記スイッチ回路は、
第１の端部と第２の端部とを有するインダクタであって、該第１の端部は、前記入力ノードに接続されている、インダクタと、
該インダクタの該第２の端部と接地との間に接続されている第１の切り換え素子であって、該第１の切り換え素子は、前記制御回路からの前記第４の信号を用いて制御される、第１の切り換え素子と、
該インダクタの該第２の端部と前記出力ノードとの間に接続されている第２の切り換え素子であって、該第２の切り換え素子のデューティサイクルは、該第１の切り換え素子のデューティサイクルと実質的に位相ずれしている、第２の切り換え素子と、
該インダクタの該第２の端部における電圧と該出力ノードにおける電圧とを比較するように構成されている比較器と、
該比較器の出力の正の遷移を検出するように構成されている立ち上がりエッジ検出器と、
該制御回路からの出力に従って、該立ち上がりエッジ検出器の出力をラッチするように構成されている第２のラッチ回路と、
該制御回路からの出力と該第２のラッチ回路からの出力とを受信することにより、該第１の切り換え素子がターンオフされたときに、該第２の切り換え素子をスイッチオンさせるように構成されている論理ゲートと、
該出力ノードと接地との間に接続されている出力キャパシタと
を含む、請求項１６に記載の切り換え調整器。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の属する技術分野）
本発明は電圧調整器に関する。特に、本発明は、切り換えモード調整器に関する。
【背景技術】
【０００２】
（従来の技術）
切り換えモード調整器、または一般的に公知の切り換え調整器は、典型的には電圧調整器として用いられるが、それは、重負荷において、相当する線形調整回路よりも高効率を示すためである。典型的な切り換え調整器は、反復的に、電源切り換えを完全にオンにし、次いで完全にオフにすることにより動作し、それにより、インダクタを用いて最終的な電圧に平均されるパルス幅変調信号を発生する。電源トランジスタドライブの切り換え特質に起因して、典型的な切り換えモード回路の効率性は、負荷が減少するのに伴い低下する。それは、負荷にかかわらず、ドライブ回路において固定量の電力が空費されるからである。軽負荷における、このような効率低下を回避するために用いられる方法の１つは、出力で流れる電流を感知し、軽負荷の場合に切り換え周期を削除する。本明細書中、これは、Ｂｕｒｓｔ  ＭｏｄｅＴＭと称される。言い換えると、バーストモードは、切り換え調整器における切り換え損失を低減するためにサイクルスキップの技術を用いて、且つ低出力電流レベルにおいて動作効率を増加する、動作のモードである。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
バーストモードは、電流フィードバック調整器における実行が比較的容易である。それは、調整器には出力電流信号が利用可能であり、それにより、いつ負荷が軽度であるかを調整器が決定することが可能になるためである。典型的な電圧フィードバック切り換え調整器には、この負荷電流信号は利用可能でなく、バーストモードに入る決定を別の方法によって行わなければならない。
【０００４】
以上の観点から、電圧モードフィードバック切り換え調整器が自動的にバーストモードに出入りすることを可能にする、回路および方法を提供することが好ましい。
【０００５】
更に、電圧モードフィードバック切り換え調整回路の同期トポロジーおよび非同期トポロジーの双方について、電圧モードフィードバック切り換え調整器が自動的にバーストモードに出入りすることを可能にする、技術を提供することが好ましい。
【課題を解決するための手段】
【０００６】
本発明による切り換え調整器は、入力および出力を有し、バーストモードに自動的に出入りし得る非同期電圧モード切り換え調整器であって、デューティサイクルを有するスイッチ回路と、ＰＷＭ発振器と、固定最小非ゼロデューティサイクル発振器と、入力と、出力とを含む、パルス幅変調器（ＰＭＷ）回路であって、該ＰＭＷ回路の出力が該スイッチ回路に接続され、該デューティサイクルが該ＰＭＷ回路によって設定され、該切り換え調整器が、該ＰＭＷ回路によって提供される信号に基づいてバーストモードに出入りする、パルス幅変調回路と、該切り換え調整器の出力と該ＰＷＭ発振器の入力との間に接続され、該切り換え調整器の該出力における電圧から得られるフィードバック信号を該ＰＷＭ回路に提供する、フィードバック回路とを含み、それにより上記目的が達成される。
【０００７】
切り換え調整器は、前記スイッチ回路が、前記切り換え調整器の入力に接続される第１の端部と、第２の端部とを有する、切り換え素子と、該切り換え素子の該第２の端部と、該切り換え調整器の前記出力との間に接続された、インダクタと、該切り換え素子の該第２の端部とアースとの間に接続された、ダイオードと、該切り換え調整器の該出力と、アースとの間に接続された、出力キャパシタと、を含んでもよい。
【０００８】
切り換え調整器は、前記ＰＷＭ発振器が、前記フィードバック回路に接続された第１の入力と、第２の入力と、出力とを含み、前記固定最小非ゼロデューティサイクル発振器が、入力と出力とを含み、該ＰＷＭ発振器がさらに、該ＰＷＭ発振器の該第２の入力に接続された第１の出力と、該固定最小非ゼロデューティサイクル発振器の入力に接続された第２の出力と、第３の出力とを有する、マスタクロックと、該ＰＷＭ発振器の前記出力に接続された第１の入力と、該固定最小非ゼロデューティサイクル発振器の出力に接続された第２の入力と、該マスタクロックの該第３の出力に接続された第３の入力と、前記スイッチング回路に接続された出力とを有する、論理回路とを含んでもよい。
【０００９】
切り換え調整器は、前記論理回路が、前記ＰＷＭ発振器の前記出力に接続されたＤ入力と、前記第３のクロック出力に接続されたクロック入力と、Ｑ出力とを有する、バーストフリップフロップと、該ＰＷＭ発振器の該出力に接続された第１の入力と、前記固定最小非ゼロデューティサイクル発振器の前記出力に接続された第２の入力と、出力とを有する、ＯＲゲートと、該ＯＲゲートの該出力に接続された第１の入力と、該バーストフリップフロップの該Ｑ出力に接続された第２の入力と、前記スイッチ回路の前記デューティサイクルを設定するために該スイッチ回路に接続された出力とを有する、ＡＮＤゲートとを含んでもよい。
【００１０】
切り換え調整器は、前記フィードバック回路が、基準電圧に接続された正の端子と、前記切り換え調整器の前記出力に接続された負の端子と、前記ＰＷＭ回路の前記入力に接続された出力端子とを有する、フィードバック増幅器を含んでもよい。
【００１１】
本発明による同期電圧モード切り換え調整器は、入力と出力とを有する同期電圧モード切り換え調整器であって、自動的にバーストモードに出入りすることが可能な切り換え調整器が、第１のデューティサイクルと第２のデューティサイクルとを有するスイッチ回路であって、該第２のデューティサイクルは該第１のデューティサイクルと実質的に位相ずれしているスイッチ回路と、パルス幅変調器（ＰＷＭ）回路であって、ＰＷＭ発振器と、固定最小非ゼロデューティサイクル発振器と、入力と、出力とを有し、該ＰＷＭ回路の前記出力は該スイッチ回路に接続され、該第１のデューティサイクルは該ＰＷＭ回路によって設定され、該第２のデューティサイクルは該ＰＷＭ回路によって部分的に設定され、該切り換え調整器は、該ＰＷＭ回路によって提供される信号に基づいてバーストモードに出入りする、ＰＷＭ回路と、該切り換え調整器の該出力と該ＰＷＭ回路の該入力との間に接続され、該切り換え調整器の該出力における電圧から引き出されるフィードバック信号を該ＰＷＭ回路に提供するフィードバック回路とを備え、それにより上記目的が達成される。
【００１２】
同期電圧モード切り換え調整器は、前記スイッチ回路が、第１の端部と第２の端部とを有する第１の切り換え素子であって、該第１の端部は前記切り換え調整器の前記入力に接続され、該第１の切り換え素子が前記ＰＷＭ回路によって供給される前記第１のデューティサイクルに応答して開閉するように、該ＰＷＭ回路に接続される第１の切り換え素子と、該第１の切り換え素子の該第２の端部と該切り換え調整器の前記出力との間に接続されるインダクタと、該ＰＷＭ回路の前記出力と該第１の切り換え素子の該第２の端部との間に接続される第２の切り換え素子であって、前記第２のデューティサイクルに応答して部分的に開閉する第２の切り換え素子と、該切り換え調整器の該出力とアースとの間に接続される出力キャパシタとを備えてもよい。
【００１３】
同期電圧モード切り換え調整器は、前記第２の切り換え素子が、負の端子と正の端子と出力端子とを有する比較器であって、該正の端子は前記第１の切り換え素子の前記第２の端部に接続され、該負の端子はアースに接続される、比較器と、該比較器の該出力端子に接続される入力と、出力とを有する立ち上がりエッジ検出器と、Ｒ入力とＳ入力とＱ出力とを有するＲＳラッチフリップフロップであって、該Ｓ入力は該立ち上がりエッジ検出器の該出力に接続され、該Ｒ入力は前記ＰＷＭ回路の前記出力に接続される、ＲＳラッチフリップフロップと、第１の入力と第２の入力と出力とを有するＮＯＲゲートであって、該第１の入力は該ＰＷＭ回路の該出力に接続され、該第２の入力は該ＲＳラッチフリップフロップの該Ｑ出力に接続され、そして該ＮＯＲゲートの該出力は該第２の切り換え素子に接続され、これにより該ＮＯＲゲートは該第２の切り換え素子のために前記デューティサイクルを提供する、ＮＯＲゲートとを備えてもよい。
【００１４】
同期電圧モード切り換え調整器は、前記第２の切り換え素子が、該第２の切り換え素子の前記第２の端部とアースとの間に接続される抵抗素子と、負の端子と正の端子と出力端子とを有する比較器であって、該正の端子は前記第１の切り換え素子の前記第１の端部に接続され、該負の端子はアースに接続される、比較器と、該比較器の該出力端子に接続される入力と、出力とを有する立ち上がりエッジ検出器と、Ｒ入力とＳ入力とＱ出力とを有するＲＳラッチフリップフロップであって、該Ｓ入力は該立ち上がりエッジ検出器の該出力に接続され、該Ｒ入力は前記ＰＷＭ回路の前記出力に接続される、ＲＳラッチフリップフロップと、第１の入力と第２の入力と出力とを有するＮＯＲゲートであって、該第１の入力は該ＰＷＭ回路の該出力に接続され、該第２の入力は該ＲＳラッチフリップフロップの該Ｑ出力に接続され、そして該ＮＯＲゲートの該出力は該第２の切り換え素子に接続され、これにより該ＮＯＲゲートの該出力は該第２の切り換え素子を開閉する、ＮＯＲゲートとを備えてもよい。
【００１５】
同期電圧モード切り換え調整器は、前記第２の切り換え素子が、該第２の切り換え素子の前記第２の端部とアースとの間に接続される抵抗素子と、負の端子と正の端子と出力端子とを有する比較器であって、該正の端子は該第２の切り換え素子の該第２の端部に接続され、該負の端子はアースに接続される、比較器と、該比較器の該出力端子に接続される入力と、出力とを有する立ち上がりエッジ検出器と、Ｒ入力とＳ入力とＱ出力とを有するＲＳラッチフリップフロップであって、該Ｓ入力は該立ち上がりエッジ検出器の該出力に接続され、該Ｒ入力は前記ＰＷＭ回路の前記出力に接続される、ＲＳラッチフリップフロップと、第１の入力と第２の入力と出力とを有するＮＯＲゲートであって、該第１の入力は該ＰＷＭ回路の該出力に接続され、該第２の入力は該ＲＳラッチフリップフロップの該Ｑ出力に接続され、そして該ＮＯＲゲートの該出力は該第２の切り換え素子に接続され、これにより該ＮＯＲゲートの該出力は該第２の切り換え素子を開閉する、ＮＯＲゲートとを備えてもよい。
【００１６】
同期電圧モード切り換え調整器は、前記ＰＷＭ発振器が、前記フィードバック回路に接続される第１の入力と、第２の入力と、出力とを備え、前記固定最小非ゼロデューティサイクル発振器は入力と出力とを備え、そして、前記ＰＷＭ回路は、入力と出力とを有する固定最小非ゼロデューティサイクル発振器と、該ＰＷＭ発振器の該第２の入力に接続される第１の出力と、該固定最小非ゼロデューティサイクル発振器の該入力に接続される第２の出力と、前記バーストフリップフロップの前記クロック入力に接続される第３の出力とを有するマスタークロックと、該ＰＷＭ発振器の該出力に接続される第１の入力と、該固定最小非ゼロデューティサイクル発振器の該出力に接続される第２の入力と、前記マスタークロックの該第３の出力に接続される第３の入力と、前記スイッチ回路に接続される出力とを有する論理回路とをさらに備えてもよい。
【００１７】
同期電圧モード切り換え調整器は、前記論理回路が、前記ＰＷＭ発振器の前記出力に接続されるＤ入力と、クロック入力と、Ｑ出力とを有するバーストフリップフロップと、該ＰＷＭ発振器の前記第２の入力に接続される第１の出力と、前記固定最小非ゼロデューティサイクル発振器の前記入力に接続される第２の出力と、前記バーストフリップフロップの前記クロック入力に接続される第３の出力とを有するマスタークロックと、該ＰＷＭ発振器の該出力に接続される第１の入力と、該固定最小非ゼロデューティサイクル発振器の前記出力に接続される第２の入力と、出力とを有するＯＲゲートと、該ＯＲゲートの該出力に接続される第１の入力と、該バーストフリップフロックの該Ｑ出力に接続される第２の入力と、前記スイッチ回路に接続される出力とを有するＡＮＤゲートとを備えてもよい。
【００１８】
同期電圧モード切り換え調整器は、前記フィードバック回路が、基準電圧に接続される正の端子と、前記切り換え調整器の前記出力に接続される負の端子と、前記ＰＷＭ回路に接続される出力端子とを有するフィードバック増幅器を備えてもよい。
【００１９】
本発明による非同期ステップアップ電圧モード切り換え調整器は、入力と出力とを有する非同期ステップアップ電圧モード切り換え調整器であって、自動的にバーストモードに出入りすることが可能な切り換え調整器は、デューティサイクルを有するスイッチ回路と、パルス幅変調器（ＰＷＭ）回路であって、ＰＷＭ発振器と、固定最小非ゼロデューティサイクル発振器と、入力と、出力とを有し、該ＰＷＭ回路の該出力は該スイッチ回路に接続され、該デューティサイクルは該ＰＷＭ回路によって設定され、該切り換え調整器は、該ＰＷＭ回路によって提供される信号に基づいてバーストモードに出入りする、ＰＷＭ回路と、該切り換え調整器の該出力と該ＰＷＭ回路の該入力との間に接続され、該切り換え調整器の該出力において電圧に対応するフィードバック信号を該ＰＷＭ回路に提供するフィードバック回路とを備え、それにより上記目的が達成される。
【００２０】
非同期ステップアップ電圧モード切り換え調整器は、前記スイッチ回路が、該第１の端部と第２の端部とを有するインダクタであって、該第１の端部は前記切り換え調整器の前記入力に接続される、インダクタと、該インダクタの該第２の端部とアースとの間に接続される切り換え素子と、該インダクタの該第２の端部と該切り換え調整器の前記出力との間に接続されるダイオードと、該切り換え調整器の該出力とアースとの間に接続される出力キャパシタとを備えてもよい。
【００２１】
非同期ステップアップ電圧モード切り換え調整器は、前記ＰＷＭ発振器が、前記フィードバック回路に接続される第１の入力と、第２の入力と、出力とを備え、前記固定最小非ゼロデューティサイクル発振器は入力と出力とを備え、そして、前記ＰＷＭ回路は、該ＰＷＭ発振器の該第２の入力に接続される第１の出力と、該固定最小非ゼロデューティサイクル発振器の該入力に接続される第２の出力と、第３の出力とを有するマスタークロックと、該ＰＷＭ発振器の該出力に接続される第１の入力と、該固定最小非ゼロデューティサイクル発振器の該出力に接続される第２の入力と、前記マスタークロックの前記第３の出力に接続される第３の入力と、前記スイッチ回路に接続される出力とを有する論理回路とを備えてもよい。
【００２２】
非同期ステップアップ電圧モード切り換え調整器は、前記論理回路が、前記ＰＷＭ発振器の前記出力に接続されるＤ入力と、前記第３のクロック出力に接続されるクロック入力と、Ｑ出力とを有するバーストフリップフロップと、該ＰＷＭ発振器の該出力に接続される第１の入力と、前記該固定最小非ゼロデューティサイクル発振器の前記出力に接続される第２の入力と、出力とを有するＯＲゲートと、ＡＮＤゲートであって、該ＯＲゲートの該出力に接続される第１の入力と、該バーストフリップフロップの該Ｑ出力に接続される第２の入力と、該ＡＮＤゲートが前記スイッチ回路のための前記第１のデューティサイクルを設定するように該スイッチ回路に接続される出力とを有するＡＮＤゲートとを備えてもよい。
【００２３】
非同期ステップアップ電圧モード切り換え調整器は、前記フィードバック回路が、基準電圧に接続される正の端子と、前記切り換え調整器の前記出力に接続される負の端子と、前記ＰＷＭ回路の入力に接続される出力端子とを有するフィードバック増幅器を備えてもよい。
【００２４】
本発明による切り換え調整器は、入力および出力を有し、バーストモードに自動的に出入りし得る同期セットアップ電圧モード切り換え調整器であって、該切り換え調整器の該入力に接続された第１の端部と、第２の端部とを有する、インダクタと、第１のデューティサイクルを有し、該インダクタの該第２の端部とアースとの間に接続された、第１の電源スイッチと、該インダクタの該第２の端部に接続された第１の端部と、該切り換え調整器の該出力に接続された第２の端部とを有し、第２のデューティサイクルを有する、第２の電源スイッチと、該切り換え調整器の該出力に接続された正の端子と、該インダクタの該第２の端部に接続された負の端子と、出力とを有する、比較器と、該比較器の該出力端子に接続された入力と、出力とを有する、立ち上がりエッジ検出器と、前記ＰＷＭ回路の前記出力に接続されたＲ入力と、該立ち上がりエッジ検出器の該出力に接続されたＳ入力と、Ｑ入力とを有する、ラッチフリップフロップと、該ラッチフリップフロップの該Ｑ入力に接続された第１の入力と、第２の入力と、該第２の電源スイッチに第２のデューティサイクルを提供するために該第２の電源スイッチに接続された出力とを有する、ＮＯＲゲートと、該切り換え調整器の該出力とアースとの間に接続されたキャパシタと、基準電圧に接続された正の端子と、該切り換え調整器の該出力に接続された負の端子と、出力端子とを有する、フィードバック増幅器と、該フィードバック増幅器の該出力端子に接続された第１の入力と、第２の入力と、出力とを有する、ＰＷＭ発振器と、入力と、出力とを有する、固定最小非ゼロデューティサイクル発振器と、該ＰＷＭ発振器の該出力に接続されたＤ入力と、クロック入力と、Ｑ出力とを有する、バーストフリップフロップと、該ＰＷＭ発振器の該第２の入力に接続された第１の出力と、該固定最小非ゼロデューティサイクル発振器の該入力に接続された第２の出力と、該バーストフリップフロップの該クロック入力に接続された第３の出力とを有する、マスタクロックと、該ＰＷＭ発振器の該出力に接続された第１の入力と、該固定最小非ゼロデューティサイクル発振器の該出力に接続された第２の入力と、出力とを有する、ＯＲゲートと、該ＯＲゲートの該出力に接続された第１の入力と、該バーストフリップフロップの該Ｑ出力に接続された第２の入力と、該ラッチフリップフロップの該Ｒ入力と該ＮＯＲゲートの該第２の入力に接続され、且つ前記スイッチ回路の前記デューティサイクルを設定するために該第１の電源スイッチに接続された出力とを有する、ＡＮＤゲートとを含み、それにより上記目的が達成される。
【００２５】
本発明の目的は、改善された電圧モードフィードバック切り換え調整回路を提供することにある。回路は、同期または非同期形態で動作し得、且つ軽微な改変によって、セットアップまたはセットダウン構成において動作し得る。回路は、設定し得るデューティサイクルを有するスイッチ回路、パルス幅変調器および固定最小非ゼロデューティサイクル発振器を有し、スイッチ回路のデューティサイクルを設定し、且つスイッチ回路がバーストモードに入るべきかどうかを決定するバーストモード回路、および、スイッチ回路から信号を受け取り、バーストモード回路に信号のフィードバックを提供する、フィードバック回路を提供する。回路は、セットであり得るデューティサイクルを有するスイッチ回路、パルス幅変調器および固定最小非ゼロデューティサイクル発振器を有するバーストモード、スイッチ回路のデューティサイクルの設定およびスイッチ回路がバーストモードに含まれるかどうかを決定を実装するバーストモード、ならびにスイッチ回路から信号を受け取り、フィードバック信号をバーストモード回路に提供するフィードバック回路を提供する。
【００２６】
発明の、以上のおよび他の目的および利点は、添付の図面に関連して、以下の詳細な説明を考慮することにより明らかになる。図面中、同一の参照符号は同一の部分を表す。
【００２７】
（項目１）  入力および出力を有し、バーストモードに自動的に出入りできる非同期電圧モード切り換え調整器であって、
デューティサイクルを有するスイッチ回路と、
ＰＷＭ発振器と、固定最小非ゼロデューティサイクル発振器と、入力と、出力とを含む、パルス幅変調器（ＰＭＷ）回路であって、該ＰＭＷ回路の出力が該ス  イッチ回路に接続され、該デューティサイクルが該ＰＭＷ回路によって設定され、該切り換え調整器が、該ＰＭＷ回路によって提供される信号に基づいてバース  トモードに出入りする、パルス幅変調回路と、
該切り換え調整器の出力と該ＰＷＭ発振器の入力との間に接続され、該切り換え調整器の該出力における電圧から得られるフィードバック信号を該ＰＷＭ回路に提供する、フィードバック回路と、
を含む、非同期電圧モード切り換え調整器。
【００２８】
（項目２）  上記スイッチ回路が、
上記切り換え調整器の入力に接続される第１の端部と、第２の端部とを有する、切り換え素子と、
該切り換え素子の該第２の端部と、該切り換え調整器の上記出力との間に接続された、インダクタと、
該切り換え素子の該第２の端部とアースとの間に接続された、ダイオードと、  該切り換え調整器の該出力と、アースとの間に接続された、出力キャパシタと、
を含む、項目１に記載の切り換え調整器。
【００２９】
（項目３）  上記ＰＷＭ発振器が、上記フィードバック回路に接続された第１の入力と、第２の入力と、出力とを含み、上記固定最小非ゼロデューティサイクル発振器が、入力と出力とを含み、該ＰＷＭ発振器がさらに、
該ＰＷＭ発振器の該第２の入力に接続された第１の出力と、該固定最小非ゼロデューティサイクル発振器の入力に接続された第２の出力と、第３の出力とを有する、マスタクロックと、
該ＰＷＭ発振器の上記出力に接続された第１の入力と、該固定最小非ゼロデューティサイクル発振器の出力に接続された第２の入力と、該マスタクロックの該第３の出力に接続された第３の入力と、上記スイッチング回路に接続された出力とを有する、論理回路と、
を含む、項目１に記載の切り換え調整器。
【００３０】
（項目４）  上記論理回路が、
上記ＰＷＭ発振器の上記出力に接続されたＤ入力と、上記第３のクロック出力に接続されたクロック入力と、Ｑ出力とを有する、バーストフリップフロップと、
該ＰＷＭ発振器の該出力に接続された第１の入力と、上記固定最小非ゼロデューティサイクル発振器の上記出力に接続された第２の入力と、出力とを有する、ＯＲゲートと、
該ＯＲゲートの該出力に接続された第１の入力と、該バーストフリップフロップの該Ｑ出力に接続された第２の入力と、上記スイッチ回路の上記デューティサイクルを設定するために該スイッチ回路に接続された出力とを有する、ＡＮＤゲートと、
を含む、項目３に記載の切り換え調整器。
【００３１】
（項目５）  上記フィードバック回路が、基準電圧に接続された正の端子と、上記切り換え調整器の上記出力に接続された負の端子と、上記ＰＷＭ回路の上記入力に接続された出力端子とを有する、フィードバック増幅器を含む、項目１に記載の切り換え調整器。
【００３２】
（項目６）  入力と出力とを有する同期電圧モード切り換え調整器であって、自動的にバーストモードに出入りすることが可能な該切り換え調整器が、
第１のデューティサイクルと第２のデューティサイクルとを有するスイッチ回路であって、該第２のデューティサイクルは該第１のデューティサイクルと実質的に位相ずれしているスイッチ回路と、
パルス幅変調器（ＰＷＭ）回路であって、ＰＷＭ発振器と、固定最小非ゼロデューティサイクル発振器と、入力と、出力とを有し、該ＰＷＭ回路の上記出力は  該スイッチ回路に接続され、該第１のデューティサイクルは該ＰＷＭ回路によって設定され、該第２のデューティサイクルは該ＰＷＭ回路によって部分的に設定  され、該切り換え調整器は、該ＰＷＭ回路によって提供される信号に基づいてバーストモードに出入りする、ＰＷＭ回路と、
該切り換え調整器の上記出力と該ＰＷＭ回路の入力との間に接続され、該切り換え調整器の該出力における電圧から引き出されるフィードバック信号を該ＰＷＭ回路に提供するフィードバック回路と、
を備えた同期電圧モード切り換え調整器。
【００３３】
（項目７）  上記スイッチ回路は、
第１の端部と第２の端部とを有する第１の切り換え素子であって、該第１の端部は上記切り換え調整器の上記入力に接続され、該第１の切り換え素子が上記  ＰＷＭ回路によって供給される上記第１のデューティサイクルに応答して開閉するように、該ＰＷＭ回路に接続される第１の切り換え素子と、
該第１の切り換え素子の該第２の端部と該切り換え調整器の上記出力との間に接続されるインダクタと、
該ＰＷＭ回路の上記出力と該第１の切り換え素子の該第２の端部との間に接続される第２の切り換え素子であって、上記第２のデューティサイクルに応答して部分的に開閉する第２の切り換え素子と、
該切り換え調整器の該出力とアースとの間に接続される出力キャパシタと、
を備えている、項目６に記載の切り換え調整器。
【００３４】
（項目８）  上記第２の切り換え素子は、
負の端子と正の端子と出力端子とを有する比較器であって、該正の端子は上記第１の切り換え素子の上記第２の端部に接続され、該負の端子はアースに接続される、比較器と、
該比較器の該出力端子に接続される入力と、出力とを有する立ち上がりエッジ検出器と、
Ｒ入力とＳ入力とＱ出力とを有するＲＳラッチフリップフロップであって、該Ｓ入力は該立ち上がりエッジ検出器の該出力に接続され、該Ｒ入力は上記ＰＷＭ回路の上記出力に接続される、ＲＳラッチフリップフロップと、
第１の入力と第２の入力と出力とを有するＮＯＲゲートであって、該第１の入力は該ＰＷＭ回路の該出力に接続され、該第２の入力は該ＲＳラッチフリップフ  ロップの該Ｑ出力に接続され、そして該ＮＯＲゲートの該出力は該第２の切り換え素子に接続され、これにより該ＮＯＲゲートは該第２の切り換え素子のために  上記デューティサイクルを提供する、ＮＯＲゲートと、
を備えている、項目７に記載の切り換え調整器。
【００３５】
（項目９）  上記第２の切り換え素子は、
該第２の切り換え素子の上記第２の端部とアースとの間に接続される抵抗素子と、
負の端子と正の端子と出力端子とを有する比較器であって、該正の端子は上記第１の切り換え素子の上記第１の端部に接続され、該負の端子はアースに接続される、比較器と、
該比較器の該出力端子に接続される入力と、出力とを有する立ち上がりエッジ検出器と、
Ｒ入力とＳ入力とＱ出力とを有するＲＳラッチフリップフロップであって、該Ｓ入力は該立ち上がりエッジ検出器の該出力に接続され、該Ｒ入力は上記ＰＷＭ回路の上記出力に接続される、ＲＳラッチフリップフロップと、
第１の入力と第２の入力と出力とを有するＮＯＲゲートであって、該第１の入力は該ＰＷＭ回路の該出力に接続され、該第２の入力は該ＲＳラッチフリップフ  ロップの該Ｑ出力に接続され、そして該ＮＯＲゲートの該出力は該第２の切り換え素子に接続され、これにより該ＮＯＲゲートの該出力は該第２の切り換え素子  を開閉する、ＮＯＲゲートと、
を備えている、項目７に記載の切り換え調整器。
【００３６】
（項目１０）  上記第２の切り換え素子は、
該第２の切り換え素子の上記第２の端部とアースとの間に接続される抵抗素子と、
負の端子と正の端子と出力端子とを有する比較器であって、該正の端子は該第２の切り換え素子の該第２の端部に接続され、該負の端子はアースに接続される、比較器と、
該比較器の該出力端子に接続される入力と、出力とを有する立ち上がりエッジ検出器と、
Ｒ入力とＳ入力とＱ出力とを有するＲＳラッチフリップフロップであって、該Ｓ入力は該立ち上がりエッジ検出器の該出力に接続され、該Ｒ入力は上記ＰＷＭ回路の上記出力に接続される、ＲＳラッチフリップフロップと、
第１の入力と第２の入力と出力とを有するＮＯＲゲートであって、該第１の入力は該ＰＷＭ回路の該出力に接続され、該第２の入力は該ＲＳラッチフリップフ  ロップの該Ｑ出力に接続され、そして該ＮＯＲゲートの出力は該第２の切り換え素子に接続され、これにより該ＮＯＲゲートの該出力は該第２の切り換え素子を  開閉する、ＮＯＲゲートと、
を備えている、項目７に記載の切り換え調整器。
【００３７】
（項目１１）  上記ＰＷＭ発振器は、上記フィードバック回路に接続される第１の入力と、第２の入力と、出力とを備え、上記固定最小非ゼロデューティサイクル発振器は入力と出力とを備え、そして、上記ＰＷＭ回路は、
入力と出力とを有する固定最小非ゼロデューティサイクル発振器と、
該ＰＷＭ発振器の該第２の入力に接続される第１の出力と、該固定最小非ゼロデューティサイクル発振器の該入力に接続される第２の出力と、上記バーストフリップフロップの上記クロック入力に接続される第３の出力とを有するマスタークロックと、
該ＰＷＭ発振器の該出力に接続される第１の入力と、該固定最小非ゼロデューティサイクル発振器の該出力に接続される第２の入力と、該マスタークロックの第３の出力に接続される第３の入力と、上記スイッチ回路に接続される出力とを有する論理回路と、
をさらに備えている、項目６に記載の切り換え調整器。
【００３８】
（項目１２）  上記論理回路は、
上記ＰＷＭ発振器の上記出力に接続されるＤ入力と、クロック入力と、Ｑ出力とを有するバーストフリップフロップと、
該ＰＷＭ発振器の上記第２の入力に接続される第１の出力と、上記固定最小非ゼロデューティサイクル発振器の上記入力に接続される第２の出力と、該バーストフリップフロップの該クロック入力に接続される第３の出力とを有するマスタークロックと、
該ＰＷＭ発振器の該出力に接続される第１の入力と、該固定最小非ゼロデューティサイクル発振器の該出力に接続される第２の入力と、出力とを有するＯＲゲートと、
該ＯＲゲートの該出力に接続される第１の入力と、該バーストフリップフロックの該Ｑ出力に接続される第２の入力と、上記スイッチ回路に接続される出力とを有するＡＮＤゲートと、
を備えている、項目１１に記載の切り換え調整器。
【００３９】
（項目１３）  上記フィードバック回路は、基準電圧に接続される正の端子と、上記切り換え調整器の上記出力に接続される負の端子と、上記ＰＷＭ回路に接続される出力端子とを有するフィードバック増幅器を備えている、項目６に記載の切り換え調整器。
【００４０】
（項目１４）  入力と出力とを有する非同期ステップアップ電圧モード切り換え調整器であって、自動的にバーストモードに出入りすることが可能な該切り換え調整器は、
デューティサイクルを有するスイッチ回路と、
パルス幅変調器（ＰＷＭ）回路であって、ＰＷＭ発振器と、固定最小非ゼロデューティサイクル発振器と、入力と、出力とを有し、該ＰＷＭ回路の該出力は該  スイッチ回路に接続され、該デューティサイクルは該ＰＷＭ回路によって設定され、該切り換え調整器は、該ＰＷＭ回路によって提供される信号に基づいてバー  ストモードに出入りする、ＰＷＭ回路と、
該切り換え調整器の出力と該ＰＷＭ回路の該入力との間に接続され、該切り換え調整器の該出力において電圧に対応するフィードバック信号を該ＰＷＭ回路に提供するフィードバック回路と、
を備えた非同期ステップアップ電圧モード切り換え調整器。
【００４１】
（項目１５）  上記スイッチ回路が、
第１の端部と第２の端部とを有するインダクタであって、該第１の端部は上記切り換え調整器の上記入力に接続される、インダクタと、
該インダクタの該第２の端部とアースとの間に接続される切り換え素子と、
該インダクタの該第２の端部と該切り換え調整器の上記出力との間に接続されるダイオードと、
該切り換え調整器の該出力とアースとの間に接続される出力キャパシタと、
を備えている、項目１４に記載の切り換え調整器。
【００４２】
（項目１６）  上記ＰＷＭ発振器は、上記フィードバック回路に接続される第１の入力と、第２の入力と、出力とを備え、上記固定最小非ゼロデューティサイクル発振器は入力と出力とを備え、そして、上記ＰＷＭ回路は、
該ＰＷＭ発振器の該第２の入力に接続される第１の出力と、該固定最小非ゼロデューティサイクル発振器の該入力に接続される第２の出力と、第３の出力とを有するマスタークロックと、
該ＰＷＭ発振器の該出力に接続される第１の入力と、該固定最小非ゼロデューティサイクル発振器の該出力に接続される第２の入力と、上記マスタークロックの上記第３の出力に接続される第３の入力と、上記スイッチ回路に接続される出力とを有する論理回路と、
を備えている、項目１４に記載の切り換え調整器。
【００４３】
（項目１７）  上記論理回路は、
上記ＰＷＭ発振器の上記出力に接続されるＤ入力と、上記第３のクロック出力に接続されるクロック入力と、Ｑ出力とを有するバーストフリップフロップと、    該ＰＷＭ発振器の該出力に接続される第１の入力と、上記該固定最小非ゼロデューティサイクル発振器の上記出力に接続される第２の入力と、出力とを有する  ＯＲゲートと、
ＡＮＤゲートであって、該ＯＲゲートの該出力に接続される第１の入力と、該バーストフリップフロップの該Ｑ出力に接続される第２の入力と、該ＡＮＤゲー  トが上記スイッチ回路のための上記第１のデューティサイクルを設定するように該スイッチ回路に接続される出力とを有するＡＮＤゲートと、
を備えている、項目１６に記載の切り換え調整器。
【００４４】
（項目１８）  上記フィードバック回路は、基準電圧に接続される正の端子と、上記切り換え調整器の上記出力に接続される負の端子と、上記ＰＷＭ回路の入力に接続される出力端子とを有するフィードバック増幅器を備えている、項目１４に記載の切り換え調整器。
【００４５】
（項目１９）  入力および出力を有し、バーストモードに自動的に出入りできる同期セットアップ電圧モード切り換え調整器であって、
該切り換え調整器の該入力に接続された第１の端部と、第２の端部とを有する、インダクタと、
第１のデューティサイクルを有し、該インダクタの該第２の端部とアースとの間に接続された、第１の電源スイッチと、
該インダクタの該第２の端部に接続された第１の端部と、該切り換え調整器の該出力に接続された第２の端部とを有し、第２のデューティサイクルを有する、第２の電源スイッチと、
該切り換え調整器の該出力に接続された正の端子と、該インダクタの該第２の端部に接続された負の端子と、出力とを有する、比較器と、
該比較器の該出力端子に接続された入力と、出力とを有する、立ち上がりエッジ検出器と、
上記ＰＷＭ回路の上記出力に接続されたＲ入力と、該立ち上がりエッジ検出器の出力に接続されたＳ入力と、Ｑ入力とを有する、ラッチフリップフロップと、    該ラッチフリップフロップの該Ｑ入力に接続された第１の入力と、第２の入力と、該第２の電源スイッチに第２のデューティサイクルを提供するために該第２  の電源スイッチに接続された出力とを有する、ＮＯＲゲートと、
該切り換え調整器の該出力とアースとの間に接続されたキャパシタと、
基準電圧に接続された正の端子と、該切り換え調整器の出力に接続された負の端子と、出力端子とを有する、フィードバック増幅器と、
該フィードバック増幅器の該出力端子に接続された第１の入力と、第２の入力と、出力とを有する、ＰＷＭ発振器と、
入力と、出力とを有する、固定最小非ゼロデューティサイクル発振器と、
該ＰＷＭ発振器の該出力に接続されたＤ入力と、クロック入力と、Ｑ出力とを有する、バーストフリップフロップと、
該ＰＷＭ発振器の該第２の入力に接続された第１の出力と、該固定最小非ゼロデューティサイクル発振器の該入力に接続された第２の出力と、該バーストフリップフロップの該クロック入力に接続された第３の出力とを有する、マスタクロックと、
該ＰＷＭ発振器の該出力に接続された第１の入力と、該固定最小非ゼロデューティサイクル発振器の該出力に接続された第２の入力と、出力とを有する、ＯＲゲートと、
該ＯＲゲートの該出力に接続された第１の入力と、該バーストフリップフロップの該Ｑ出力に接続された第２の入力と、該ラッチフリップフロップの該Ｒ入力  と該ＮＯＲゲートの該第２の入力に接続され、且つ上記スイッチ回路の上記デューティサイクルを設定するために該第１の電源スイッチに接続された出力とを有  する、ＡＮＤゲートと、
を含む、同期セットアップ電圧モード切り換え調整器。
【図面の簡単な説明】
【００４６】
【図１】公知のステップダウン電圧モードフィードバック切り換え調整器のブロック図である。
【図２】本発明による、非同期型電圧モードフィードバックバーストモード回路のブロック図である。
【図３】本発明による、同期型電圧モードステップダウンフィードバックバーストモード回路のブロック図である。
【図４】本発明による同期型切り換え調整器における、フリップフロップの可能な状態を示す、状態表である。
【図５】本発明による同期型切り換え調整器における、ＮＯＲゲートの可能性な状態を示す、状態表である。
【図６】本発明による同期型ステップダウン電圧モードフィードバックバーストモード回路のブロック図である。
【図７】本発明による同期型ステップダウン電圧モードフィードバックバーストモード回路のブロック図である。
【図８】本発明による同期型ステップアップ電圧モードフィードバックバーストモード回路のブロック図である。
【図９】本発明による非同期型ステップアップ電圧モードフィードバックバーストモード回路のブロック図である。
【図１０】本発明による立ち上がりエッジ検出器の構造を示すブロック図である。
【図１１】本発明による立ち上がりエッジ検出器の状態表である。
【発明を実施するための形態】
【００４７】
概して、切り換え調整器は、入力電圧に比例する出力電圧を生成し、比例度は電源スイッチにおけるパルス幅信号のデューティサイクルにより設定される。電圧フィードバック切り換え調整器は、出力電圧を感知し、出力電圧の変化により必要とされる切り換え調整器のデューティサイクルを設定することにより動作する。切り換え調整器の出力電圧は、負荷により必要とされる電流に反比例する。当業者には公知であるように、負荷により、より大きな電流が必要とされるとき、負荷の電流に対する要件を満たすために、デューティスイッチがオン位置のままにされる時間が延長される。
【００４８】
本発明は、切り換え調整器が、出力される電流を直接感知することなく出力電圧レベルを感知することにより低出力電流レベルでバーストモードに入ることを可能にする。本発明は、僅かな改変をするだけで非同期および同期変換器の両方に適用され得る。
【００４９】
本発明の原理によると、電圧フィードバック切り換え調整器は、自動バーストモードを組み込むように適合され得る。自動バーストモードは、軽負荷電流で切り換え調整器の効率を向上させる。さらに、切り換え調整器のデューティサイクルを決定し且つバーストモード内の回路に送信する感知機構は、負荷電流経路に追加のコンポーネントを加えることなく動作する。
【００５０】
本発明の目的を達成するために、本発明の原理によって設計された切り換え調整器は好適には、出力負荷の近似値を獲得する固定最小非ゼロ信号発振器を組み込むことにより、負荷電流が所定のあるレベルよりも低くなったときに、切り換え調整器がバーストモードに入るようになっている。この信号は、後述するようにデューティサイクルを制御するパルス幅変調器（ＰＷＭ）信号と直列状態で動作する。ＰＷＭ信号は、切り換え調整器の分野で公知であるように、出力電圧に反比例する。
【００５１】
非同期システムは典型的には、ノードへの電源スイッチと、上記ノードからアースまでのダイオードとを含む。インダクタが、上記ノードから出力へ接続され、キャパシタは典型的には出力ノードかアースへ接続されている。フィードバック増幅器は、出力ノードにおける電圧を感知し、パルス幅変調器（ＰＷＭ）回路に対して、電源スイッチに従って駆動信号のデューティサイクルを調整するように指示する。スイッチ制御ラインの論理ＨＩＧＨ状態はスイッチをオンにし、論理ＬＯＷ状態はスイッチをオフにする。
【００５２】
高負荷電流で、電源スイッチがオンのときに電源スイッチが電流を導電し、その他の期間はダイオードが電流を導電する。電源スイッチが導電している間、インダクタ内の電流は、線形に増加し、電源スイッチが導電を停止する直前に正のピークに達する。ダイオードが導電している間、インダクタ内の電流は、線形に減少し、ダイオードが導電を停止する直前に最小値に達する。それにより、当該分野で公知であるように、インダクタ内のピークトゥピークリプル電流の平均値が負荷電流と等しくなる。負荷電流が降下すると、回路は、負荷電流がインダクタ内のピークトゥピークリプル電流の半分未満にまで降下する点に達する。これが起こると、インダクタ内を流れる電流は、サイクルの一部期間中反転する。
【００５３】
インダクタ電流が反転するとすぐ、入力ノード（ダイオード、スイッチおよびインダクタが合う位置）における電圧がアースよりも高くなり、ダイオードを介する導電は停止する。そのため、回路は不連続導電状態になり、従って、ダイオードが導電する時間が短縮される。ダイオードの導電する時間の短縮は、出力電圧を増加させ得る。なぜなら、出力電圧は電源スイッチおよびダイオードの導電する時間により設定されるからである。出力電圧を一定に保持するために、フィードバック増幅器が、ダイオードの導電する時間の短縮に比例して電源スイッチのＯＮの時間を短縮させるようにＰＷＭ回路に命じる。
【００５４】
本発明の原理によって構成された非同期切り換え調整器において、ＰＷＭ発振器は好適には、スイッチ用のデューティサイクルを生成する。ここで、スイッチは好適にはＭＯＳＦＥＴトランジスタから形成され得るが、任意の適切な切り換え半導体でも動作し、その結果、デューティサイクルは出力電圧に反比例する。例えば、負荷により要求される出力電流が低いとき、出力電圧は調整されたレベルより高く上昇し、フィードバック機構はデューティサイクルを下げる。しかし、デューティサイクルは所定のレベル未満には下がらない。なぜなら、固定最小非ゼロデューティ信号発振器が、デューティサイクルが所定のレベル未満まで下がることを防止するからである。そのため、デューティサイクルは人工的に高いレベルに保持される。
【００５５】
ここで、フィードバック機構は、負荷が要求よりも多い電流を供給されていることを連絡し、さらにデューティサイクルを低下するよう試みる。負荷に対するこの電流の過剰供給は、固定最小非ゼロデューティ信号発振器によって生成される信号から生じる。このプロセスは、フィードバック機構が最終的にパルス幅変調発振器にゼロ信号が要求されることを指示するまで、すなわち、フィードバック増幅器がスイッチにオフ状態でデューティサイクルを開始するように命令するまで、続く。オフ、すなわちゼロ信号が、デューティサイクルの開始時にＰＷＭ発振器によって生成される場合、デジタル論理は、切り換え調整器をバーストモードに送信するように合図される。バーストモードは、最小非ゼロデューティサイクルおよびノーマルデューティサイクルを不可にし、切り換え調整器は、シャットオフする。このオフ状態は、フィートバック機構がデューティサイクルの開始時にＰＷＭ発振器からオン状態を要求するほど十分に出力電圧が降下するまで続く。次に、ＰＷＭ発振器は、デューティサイクルの始めにオンにされる。その後、デジタル論理は、ＰＷＭ発振器がもはやゼロ出力を要求していないことを通知され、切り換え調整器は再起動される。この動作は、総合的には、バーストモード期間中の電力を節約することになる。なぜならば、切り換え調整器が、出力電流がＰＷＭ回路にデューティサイクルを再開するように要求するまでシャットダウンすることができるからである。
【００５６】
同期電圧モード切り換え調整器は、非同期電圧モード切り換え調整器と同様の方法でバーストモードに入るように改変され得る。同期の場合は、ダイオードが、第１電源スイッチからずれた位相で駆動される第２電源スイッチと置き換えられるという点で非同期の場合と異なる。
【００５７】
同期システムの非同期システムを上回る利点は、低電力消費である。一般に、第２電源スイッチでの電力散逸は、ダイオードでの電力散逸より実質的に低い。スイッチは（好ましくはＭＯＳＦＥＴトランジスタによって形成され得る）、そのＯＮ抵抗とそこを流れる電流との積に比例して電圧降下するからである。この値は、導電時のダイオードでの一般的な７００ミリボルトの電圧降下よりも一般に低い。
【００５８】
しかし、非同期の場合におけるダイオードと異なり、同期の場合における第２電源スイッチは、いずれかの方向に導電し、インダクタ電流が逆転するときも導電を停止しない。したがって、負荷電流が低下するとき、２つのスイッチ間の導電時間率は一定を維持し、出力電圧は一定を維持し、そしてＰＷＭ回路はバーストモードに決して入らない。したがって、同期切り換え調整器は、バーストモードに入るためのおよびバーストモードから出るためのさらなる構成要素が必要である。
【００５９】
回路がバーストモードに入ることを可能にするためには、さらなるループに、インダクタ電流が逆転されたことを感知し、そして第２電源スイッチをオフすることが必要とされる。これにより、ループは非同期の場合にダイオードのように動作する。これは、第２電源スイッチと直列の抵抗素子での電圧降下を検出することによってなされる。比較器は、この電圧降下の測定に適している。上述のようにスイッチの導電時の電圧降下が測定可能なので、抵抗素子はスイッチ自身であることが好ましい。抵抗素子での電圧の符号が、インダクタ電流が逆転したことを示す場合、第２電源スイッチはシャットオフされる。
【００６０】
一般に、インダクタおよび寄生キャパシタンス（ｐａｒａｓｉｔｉｃ  ｃａｐａｃｉｔａｎｃｅ）を有する回路には、望ましくないリンギングが生じる。本発明により構成された切り換え調整器においては、一旦第２電源スイッチがシャットオフすると、リンギングが生じることがある。このリンギングは、抵抗素子での符号に影響を及ぼすことがあり、第２電源スイッチに望ましくないやり方でオンオフの切り換えを繰り返し起こさせる。以下に説明されるように、さらなる回路を追加し、回路のリンギングによって起こる第２電源スイッチのサイクルを避けることが好ましい。
【００６１】
図１に示されるように、また当該分野において周知であるように、非同期電圧モード切り換え調整器システム１００は一般に、入力とノード１０４との間の第１電源スイッチ１０２、ノード１０４とアースとの間に接続されたダイオード１０６、ノード１０４と出力ノード１１４との間に接続されたインダクタ１０８、および出力ノード１１４とアースとの間に接続されたキャパシタ１１０から構成される。フィードバック増幅器１１２は、出力ノード１１４で電圧を感知し、この電圧を基準電圧と比較し、そして好ましくは、負荷電流が要求するときにＰＷＭ回路１２０に第１電源スイッチ１０２に対する駆動信号のデューティサイクルを調整するように指示する。ＰＷＭ発振器１２２は、マスタークロック１２４によってデューティサイクルを開始するようにトリガされる。スイッチ制御線のＨＩＧＨ論理状態は、第１電源スイッチ１０２をオンにし、ＬＯＷ論理状態はオフにする（ＰＷＭ発振器１２２と第１電力スイッチ１０２との接続点における点線を参照のこと）。
【００６２】
高負荷電流では、第１の電源スイッチ１０２は、オン状態のとき、電流を導電し、ダイオード１０６は、実質的に残りの時間、電流を導電する。負荷電流が低下すると、回路は、負荷電流がインダクタ１０８におけるピークツーピークリプル電流の半分未満に低下する点に到達する。これが発生すると、インダクタ１０８中を流れる電流は、デューティサイクルの途中で逆転する。インダクタ電流が逆方向にするとすぐに、ノード１０４の電圧はグランドを上回って上昇し、ダイオード１０６の導電は停止する。出力ノード１１４の出力電圧は、ダイオード１０６の導電時間に対する第１電源スイッチ１０２の導電時間の比によって設定される入力電圧と比例するので、回路が不連続導電状態に入ると、ダイオード１０６は、次のサイクルが始まる前に導電を停止し、ダイオード１０６が導電する時間は減少する。従って、出力電圧を一定に保つためには、フィードバック増幅器１１２は、パルス幅変調回路１２０に、それに応じて第１電源スイッチ１０２のオン時間を減少させるように命令する。
【００６３】
本発明の１つの実施態様では、図２に示すように、電圧モード非同期切り換え調整器２００は、本発明の原理を用いて、自動的にバーストモードに入り得る。非同期の場合、回路は、バーストモードに入るために、上記の変化するデューティサイクルを指標として用い得る。図２は、本発明の原理に従ってこれを成し遂げるための回路を示す。
【００６４】
図２におけるＰＷＭ回路２００は、完全に停止するように命令されない限り、少なくとも所定の最小値のデューティーサイクルを発生する。負荷電流が低下し、フィードバック増幅器１１２が所定値よりも低いデューティサイクルを要求する場合、ＰＷＭ回路２２０は、固定最小非ゼロデューティサイクル発振器２２６によって設定される最小値で応答する。第１電源スイッチ１０２によって供給されている過剰な電流によって、出力ノード１１４の電圧は上昇し、フィードバック増幅器１１２は、第１電源スイッチ１０２からのさらに短いオン時間を要求する。フィードバック増幅器１１２は、ゼロデューティサイクルを要求し、出力電圧を下げるまで、さらに低いデューティサイクルを要求するように迅速に調整する。ＰＷＭ回路２２０はこの状態を認識する。なぜなら、論理回路２２２の一部として提供されるバーストフリップフロップＦＦ１  ２２８の入力は、ＰＷＭ発振器１２２の出力に接続され、それによって、各マスタークロックサイクルの開始時にＰＷＭ発振器１２２の出力を受けるからである。マスタークロック１２４は、すべての内部構成要素に対してタイミングサイクルを開始する。フィードバック増幅器１１２が非ゼロデューティサイクルを要求する場合、ＰＷＭ発振器２２６の出力は、サイクルの開始時に論理ＨＩＧＨとなる。サイクルが開始したときＰＷＭ発振器２２６の出力が論理ＬＯＷである場合、回路は、フィードバック増幅器１１２がゼロデューティサイクルに命令していると想定し、バーストフリップフロップＦＦ１  ２２８におけるＬＯＷ値を保持する。次に、バーストフリップフロップＦＦ１  ２２８の出力は、論理ＬＯＷをＡＮＤゲート２３２に送信することによって、第１電源スイッチ１０２への駆動を使用不能にする。ＡＮＤゲート２３２は、固定最小非ゼロデューティサイクル発振器２２６から第１電源スイッチ１０２への信号経路を阻止し、切り換え調整器２００をバーストモードに入れる。
【００６５】
本発明の他の実施態様（図示しない）では、バーストフリップフロップＦＦ１  ２２８からのこの信号が、さらなる効率の向上を実現するためにバーストモードにおいて使用されない、調整回路２００の使用されない部分のパワーを落とすために用いられ得る。バーストフリップフロップＦＦ１  ２２８からのこの信号を、バーストモード中の出力電流限定回路のパワーを落とすために用いることは、この原理の１つの適切な実施態様である。なぜなら、バーストモードでは、一般に、過剰電流の状態がないからである。
【００６６】
いくつかのサイクルがスキップされた後、出力ノード１１４における出力電圧は、フィードバック増幅器１１２が再び出力パルスを要求し始める点まで低下する。パルス幅変調回路２２０は、マスタークロックサイクルの開始時に、ＰＷＭ発振器１２２からの信号の存在に留意することによってこの状態を検出する。この信号は、バーストフリップフロップＦＦ１  ２２８において論理ＨＩＧＨとして記憶され、第１電源スイッチ１０２への駆動を再開し、第１電源スイッチ１０２は、信号を受信してパルスを発生し始める。負荷電流が低いままであると、出力ノード１１４の電圧は、フィードバック増幅器１１２がゼロパルス幅を要求する点まで急速に増加し、バーストサイクルは繰り返される。
【００６７】
ここで、同期の場合について考える。図３に示すように、同期切り換え調整回路３００は、非同期の場合とは異なる。なぜなら、図１および図２に示すダイオード１０６の代わりに、第２電源スイッチ３０４が用いられ、第１電源スイッチ１０２から位相外（ｏｕｔ−ｏｆ−ｐｈａｓｅ）駆動されるからである。
【００６８】
第２の電源スイッチは、以下の事象のシーケンスを介して、第１の電源スイッチ１０２がオフされるのと実質的に同時にオンされる。まず、第１の電源スイッチ１０２がオンされると、ＲＳラッチフリップフロップ（ＦＦ２）２３２のＲ入力は高である。しかし比較器３０８および立ち上がりエッジ検出器３０３の構成のために、ＦＦ２  ３０２のＳ入力は低である。つまり、比較器３０８が、第１の電源スイッチ１０２がオンである場合に発生するノード１０４とアースとの間の正電圧を記録する限り、比較器３０８は一定の高信号を立ち上がりエッジ検出器３０３に送信する。次に、立ち上がりエッジ検出器３０３は低信号をＦＦ２  ３０２のＳ入力に送信する。（図１１の立ち上がりエッジ検出器の状態表を参照。この表は、立ち上がりエッジ検出器３０３への連続する高入力が、低信号を出力することを示している。立ち上がりエッジ検出器３０３の構造を図１０に示す。立ち上がりエッジ検出器は、その出力において短い正パルスでの入力における正の遷移に応答する回路である。この構造は、３つのインバータ３１２からの僅かな伝搬遅延のために、立ち上がりエッジ検出器が正の遷移上にのみ高出力を送信することを示している。当業者に公知のように、この３つのインバータからの伝搬遅延のために、ＡＮＤゲート３１４は一時的に両方の入力を正の遷移上に高の状態で有するので、ＡＮＤゲート３１４の端部において一時的に高出力となる。従って、インバータのいずれかが低信号を生成するか、またはＶｉｎへの接続が低信号を生成するので、他の全ての条件下の出力は、図１１の状態表に示すように、論理低である。立ち上がりエッジ検出器３０３のタイミングの微調整は、キャパシタを適切な位置に配置することによって達成され得る。）従ってＦＦ２  ３０２のＱ出力は、高Ｒ入力および低Ｓ入力を有するので（図４のＦＦ２についての状態表を参照）、低である。第１の電源スイッチ１０２がオフされると、ＦＦ２  ３０２のＲ入力は低になり、ＮＯＲゲート３０６の入力の１つは低になる。低になるＦＦ２  ３０２のＲ入力はＦＦ２  ３０２のＱ出力に影響しない。ＦＦ２  ３０２のＱ出力は前の状態を保持するので、低のままである（図４の状態表の第２の状態を参照）。従って、ＮＯＲゲート３０６の入力は両方とも低であり、ＮＯＲゲート３０６の出力は高になり、第２の電源スイッチ３０４をオンする。
【００６９】
図１および図２のダイオード１０６とは異なり、第２の電源スイッチ３０４はいずれかの方向に導電し得、インダクタ電流が逆転する場合に導電し続け得る。負荷電流が落下すると、第１の電源スイッチ１０２と第２の電源スイッチとの間の導電時間比は一定のままであり、出力電圧は一定のままであり、ＰＷＭ回路２２０は修正されない状態であり、バーストモードに入らない。
【００７０】
同期切り換え調整器３００をバーストモードに入れるために、インダクタ電流が逆転した場合に、追加的なループが感知し、従って、第２の電源スイッチ３０４をオフする必要があり、それにより、非同期の場合に、第２の電源スイッチ３０４をダイオード１０６のように振る舞わさせる。所定の環境下で、バーストモードは、オフである両方のスイッチに対応する図４および図５の状態表における第３の状態によって示され得る。この状態の間にフィードバックメカニズム１１２がＰＷＭ発振器１２２によって発生されたデューティサイクルの開始時にゼロ出力を要求する場合に、この状態はバーストモードに対応し、効果的に第１の電源スイッチ１０２を使用不能にする。
【００７１】
オフである両スイッチの状態が、以下の事象を介して発生し得る。第１の電源スイッチ１０２がオフ位置に入るか、または「開放」される。従って、インダクタ内の電流は一時的に変化し得ず、結果的に、ノード１０４における電圧は負に遷移し始める。しかしその電圧は、第２の電源スイッチ３０４によってアースよりも僅かに低い電圧に維持される。（オン位置にある場合に、第２の電源スイッチ３０４は実質的にノード１０４をアースに結合する）第２の電源スイッチ３０４は、上述のように、開放するまたはオフにする第１の電源スイッチ１０２と実質的に同時にオンになる。
【００７２】
第２の電源スイッチ３０４がオンになり、インダクタ１０８に格納された電流を実質的に散逸させた後に、比較器３０８によって測定された第２の電源スイッチ３０４が正に転換するのに引き続いて、電圧がノード１０４から抵抗素子６１０（図６参照）を渡って落下する。比較器３０８は、抵抗素子６１０およびスイッチ３０４を渡って電圧降下（図６の切り換え調整器６００に図示）か、もしくは抵抗素子７１０のみを渡って電圧降下（図７の切り換え調整器７００に図示）のいずれかを測定し得る。この抵抗素子は好適には第２の電源スイッチ３０４自体（図３）であり得る。なぜなら、第２の電源スイッチ３０４を渡る比較的小さな電圧降下によって所定の電流が散逸され、結果的に、第２の電源スイッチ３０４が抵抗素子として機能するからである。後者では、比較器３０８は、直接第２の電源スイッチ３０４を渡る電圧降下を測定する。
【００７３】
抵抗素子を渡る電圧の符号が、好適な実施形態の第２の電源スイッチ３０４において正になる場合、インダクタ電流は逆転したものとみなされる。比較器３０８が高信号を立ち上がりエッジ検出器３０３に送信するので、第２の電源スイッチ３０４を渡る正の電圧は、結果的に、第２の電源スイッチ３０４をシャットオフする。
【００７４】
比較器３０８からの高信号が立ち上がりエッジで、立ち上がりエッジ検出器３０３は、高信号をＲＳラッチフリップフロップＦＦ２  ３０２のＳ入力に送信する。これによって、Ｓ入力は、図１１の状態表の第４状態に示すように高くなり、ＲＳラッチフリップフロップＦＦ２  ３０２のＱ出力を立ち上げる。ＲＳラッチフリップフロップＦＦ２  ３０２のＱ出力におけるこの高信号は、ＮＯＲゲート３０６の入力の１つに高信号を送信し、図５の状態表の第３状態に示すように、ＮＯＲゲート３０６の出力を低下させる。回路がバーストモードになく、またバーストモードに入らない場合、第１の電源スイッチ１０２は、好ましくは、第２の電源スイッチ３０４が開くのと実質的に同時に閉じる。なぜなら、デューティサイクルが、パルス幅変調回路２２０によって要求されるからである。
【００７５】
第２の電源スイッチ３０４がシャットオフすると、ノード１０４は素早く高インピーダンスになり得、当該分野で公知のように、インダクタがノード１０４の寄生キャパシタンスでＬＣ回路を形成すると振動する。ノード１０４がアースを下回るときに第２の電源スイッチ３０４がサイクルオンおよびオフするのを防止するために、第２の電源スイッチ３０４に対する第１のターンオフ事象が、ＲＳラッチフリップフロップＦＦ２  ３０２を設定するために用いられる。この第１のターンオフ事象では、ＲＳラッチフリップフロップＦＦ２  ３０２は、所望されないサイクリング中に第２の電源スイッチ３０４をオフに保持する。なぜなら、ＲＳラッチフリップフロップＦＦ２  ３０２は、立ち上がりエッジ検出器３０３からのさらなる論理ＬＯＷ出力または論理ＨＩＧＨ出力によって影響されないためである（図４の状態表を参照のこと。この表は、Ｒが低いままである限り、一旦Ｓが少なくとも１回高くなると、ＱはさらにＳが変化しても影響されないことを示す。）第１の電源スイッチ１０２がオンになると、ＲＳラッチフリップフロップＦＦ２  ３０２出力Ｑは、しばらくの間、規定されなくなり得る。これは、比較器３０８が高信号の立ち上がりエッジを立ち上がりエッジ検出器３０３に送信し、立ち上がりエッジ検出器３０３が、短い高信号をＦＦ２  ３０２のＳ入力に送信するためである。（図４の状態表の状態４を参照のこと）。しかし、この規定されない状態は、回路の動作には影響しない。なぜなら、ＮＯＲゲート３０６がＲＳラッチフリップフロップ３０２のＱ出力を無効にするためである。
【００７６】
要するに、非同期回路と同期回路との主な相違は、図１および図２におけるダイオード１０６の動作と比較した図３における第２の電源スイッチ３０４の動作である。しかし、第１の電源スイッチ１０２は、非同期回路においてバーストモードに出入りするのと同様に、同期回路においてバーストモードに出入りする。従って、負荷電流が十分に低下すると、ＰＷＭ回路２２０によって、第１の電源スイッチ１０２は、非同期回路について上述したように閉じる。
【００７７】
従って、この改変された同期回路は、図２に示す非同期回路と同様にバーストモードにスイッチインおよびアウトし、それによって、同期スイッチ回路の効率的な利点を高電流で維持しながら、低負荷電流での効率を向上させる。
【００７８】
ここまで本願に記載したすべての回路は、バックスタイルまたはステップダウン調整器であった。ステップダウン調整器は、非調整入力電圧の平均値未満の出力交流電圧のレベルを下げるために使用される。ブーストスタイルまたはステップアップ調整器は、出力交流電圧のレベルを非調整入力電圧のレベルを上回って上昇させるために用いられ得る。
【００７９】
図８は、本発明の原理に従って構築されたステップアップ切り換え調整器８００を示す。ステップアップ切り換え調整器８００と、図３、図６、および図７に示す切り換え調整器３００との主な相違は、インダクタおよびスイッチの位置である。
【００８０】
図８に示すステップアップ切り換え調整器では、第１の電源スイッチ８０２は、図１および図２においてダイオード１０６が配置されていた位置を占有する。インダクタ８０８は、図１から図３および図６から図７における第１の電源スイッチ１０２の位置を占有する。第２の電源スイッチ８１６は、図１から図３および図６から図７におけるインダクタ１０８の位置を占有する。好ましくは、ステップアップ切り換え調整器８００の出力信号と、図１から図３および図６から図７のステップダウン切り換え調整器の出力信号との主な相違は、ステップアップ切り換え調整器８００における信号の大きさが、減少するのではなく増加することである。
【００８１】
図９は、本発明の原理に従って構築された非同期ステップアップ切り換え調整器を示す。同期動作に必要な回路は、除去され、入力ノード９０４と出力ノード１１４との間に接続されたダイオード９０６に置き換えられている。第１の電源スイッチ９０２は、図８の第１の電源スイッチ８０２と実質的に同じ目的で役立つ。
【００８２】
従って、バーストモードからの自動的な出入りが可能な電圧モード切り換え調整回路が提供されるのが理解される。切り換え調整器は、ステップダウン構成およびステップアップ構成の両方に対して設計され得る。当業者は、本発明が、限定ではなく例示の目的で提示した上記の実施態様以外によっても実施され得、本発明は、以下の請求の範囲によってのみ限定されることが理解される。
（発明の効果）
【００８３】
上述したように、本発明によると電圧モードフィードバック切り換え調整器が自動的にバーストモードに出入りすることを可能にする、回路および方法が提供される。本発明によると電圧モードフィードバック切り換え調整回路の同期トポロジーおよび非同期トポロジーの双方について、電圧モードフィードバック切り換え調整器が自動的にバーストモードに出入りすることが可能になる。
【符号の説明】
【００８４】
１０２  電源スイッチ
１０４  ノード
１０６  ダイオード
１０８  インダクタ
１１０  キャパシタ
１１２  フィードバック増幅器
１１４  出力ノード
１２２  パルス幅変調発振器
１２４  マスタークロック
２００  電圧モード非同期切り換え調整器
２２０  パルス幅変調回路
２２２  論理回路
２２６  固定最小非ゼロデューティサイクル発振器
２２８  バーストフリップフロップＦＦ１
２３２  ＡＮＤゲート
【図１】
2010057361.tif 000003
【図２】
2010057361.tif 000004
【図３】
2010057361.tif 000005
【図４】
2010057361.tif 000006
【図５】
2010057361.tif 000007
【図６】
2010057361.tif 000008
【図７】
2010057361.tif 000009
【図８】
2010057361.tif 000010
【図９】
2010057361.tif 000011
【図１０】
2010057361.tif 000012
【図１１】
2010057361.tif 000013