(57)【要約】【課題】表面欠陥を低減できるバイポーラ半導体装置を提供する。【解決手段】このＳｉＣ ｐｎダイオードでは、メサ部１３の側面の下部傾斜面１４は、ｎ型ドリフト層２とｐ型層３との接合面３Ａから拡散距離Ｄだけ上方の拡散位置よりも上方の上端１４Ｂからｎ型ドリフト層２の上面２Ａに接続する下端１４Ａまで延在している。下部傾斜面１４は凹湾曲面をなし、下部傾斜面１４の各接平面とメサ底面１８の延長面とがなす角度が１５０°を超えている。これにより、メサ部１３の側面のうちの再結合領域に在る下部傾斜面１４において表面欠陥が急減する。【選択図】図１
2010034220.tif 000002
【特許請求の範囲】
【請求項１】
ワイドギャップ半導体材料の基板に形成した第１の導電型の第１の層と、
上記第１の層の上に形成した第２の導電型の第２の層とを備え、
上記第１の層と第２の層のうちの少なくとも上記第２の層で形成されたメサ部を有し、
上記メサ部は、
上記第１の層の上面から立ち上がっている側面を有し、
上記側面は、
上記第１の層と第２の層との接合面から上記拡散距離だけ上方の拡散位置よりも上方から、上記メサ部に隣接する上記第１の層の上面まで延在する下部傾斜面を含み、
上記下部傾斜面と上記第１の層の上面とがなす角度が１５０°を超えていると共に１８０°未満であることを特徴とするバイポーラ半導体装置。
【請求項２】
請求項１に記載のバイポーラ半導体装置において、
上記メサ部の側面は、
上記下部傾斜面から上方へ延びている上部傾斜面を含み、
上記上部傾斜面と上記第１の層の上面とがなす角度は、上記下部傾斜面と上記第１の層の上面とがなす角度よりも小さいことを特徴とするバイポーラ半導体装置。
【請求項３】
請求項１または２に記載のバイポーラ半導体装置において、
上記下部傾斜面は、凹湾曲面であることを特徴とするバイポーラ半導体装置。
【請求項４】
請求項１から３のいずれか１つに記載のバイポーラ半導体装置において、
上記ワイドギャップ半導体材料はＳｉＣであることを特徴とするバイポーラ半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素(ＳｉＣ)などのワイドギャップ半導体材料の基板を用いたダイオード,ＧＴＯ(ゲートターンオフ)サイリスタ,ＩＧＢＴ(絶縁ゲートバイポーラトランジスタ)などのバイポーラ半導体装置に関する。
【背景技術】
【０００２】
従来、ワイドギャップバイポーラ半導体素子には、結晶面の方向に依存する特有の結晶欠陥が存在し、この結晶欠陥に起因する特性の劣化により各種の障害が発生し素子の信頼性を大きく損ねるという問題がある。
【０００３】
例えば、基底面転位(ベイサルプレーン転位)と呼ばれる結晶欠陥は、図６に例示するＳｉＣバイポーラ素子としてのＳｉＣ ｐｎダイオードでは、高濃度ｎ型基板１０１上に低濃度ｎ型ドリフト層１０２をエピタキシャル成長する時の成長初期にｎ型基板１０１からｎ型ドリフト層１０２へ伝搬する。すなわち、図６において符号Ｂで示す基底面転位は、エピタキシャル成長初期にｎ型基板１０１とｎ型ドリフト層１０２との界面で発生し、ｎ型ドリフト層１０２へ伝搬する。なお、図６において、１０３はカソード電極、１０５はアノード電極、１０６はＳｉＯ２酸化膜、１０７はｐ型アノード層、１０８,１０９はｐ型ＪＴＥ(ジャンクション・ターミネーション・エクステンション)層である。
【０００４】
一方、上記基底面転位とは別に表面欠陥と呼ばれる結晶欠陥が存在する。この表面欠陥は、例えば、図６に模式的に符号Ｈで示す。この表面欠陥は、上記ｎ型ドリフト層１０２上にｐ型アノード層１０７をエピタキシャル成長させるときに、このｎ型ドリフト層１０２とｐ型アノード層１０７との界面に発生する。また、上記表面欠陥は、上記ｎ型ドリフト層１０２上に形成したｐ型アノード層１０７をメサ形状にするためのＲＩＥ(リアクチブ・イオン・エッチング)時にｎ型ドリフト層１０２の表面やｐ型アノード層１０７の側面に発生する。また、上記表面欠陥は、上記ｎ型ドリフト層１０２の表面にイオン注入してｐ型ＪＴＥ層を形成するときに上記表面に発生する。また、上記表面欠陥は、上記ＳｉＯ２酸化膜１０６を形成するときにｎ型ドリフト層１０２の表面やｐ型アノード層１０７の側面に発生する。また、上記ＴｉＡｌアノード電極１０５を形成するときに上記ｐ型アノード層１０７の上側面に発生する。
【０００５】
また、上記基底面転位および表面欠陥による結晶欠陥が発生すると、オン電圧ドリフトを引き起こす。すなわち、上記結晶欠陥で電子と正孔が再結合することで、エネルギーを放出し、上記基底面転位および表面欠陥による線欠陥がエネルギーを吸収して面欠陥(積層欠陥)に拡大することで電流の流れにくい領域が拡大し、これにより、上記欠陥での再結合が更に増大すると言ったメカニズムでもって上記オン電圧ドリフトが発生する。
【０００６】
ところで、上記基底面転位に関しては、Ｃ面成長,連続成長と言った技術でもって、１０(個/ｃｍ２)程度まで改善されてきているが、表面欠陥(ハーフループ)と呼ばれる結晶欠陥については、有効な対策ができていない。
【特許文献１】特開２００７−２５８７４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、この発明の課題は、表面欠陥を低減できるバイポーラ半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、この発明のバイポーラ半導体装置は、ワイドギャップ半導体材料の基板に形成した第１の導電型の第１の層と、
上記第１の層の上に形成した第２の導電型の第２の層とを備え、
上記第１の層と第２の層のうちの少なくとも上記第２の層で形成されたメサ部を有し、
上記メサ部は、
上記第１の層の上面から立ち上がっている側面を有し、
上記側面は、
上記第１の層と第２の層との接合面から上記拡散距離だけ上方の拡散位置よりも上方から、上記メサ部に隣接する上記第１の層の上面まで延在する下部傾斜面を含み、
上記下部傾斜面と上記第１の層の上面とがなす角度が１５０°を超えていると共に１８０°未満であることを特徴としている。
【０００９】
この発明のバイポーラ半導体装置によれば、メサ部の側面の下部傾斜面は、上記第１の層と第２の層との接合面から上記拡散距離だけ上方の拡散位置よりも上方から、上記メサ部に隣接する上記第１の層の上面まで延在していて、上記第１の層の上面とがなす角度が１５０°を超えている。これにより、上記メサ部の側面のうちの再結合領域に在る下部傾斜面において表面欠陥が急減することが判明した。
【００１０】
また、一実施形態のバイポーラ半導体装置では、上記メサ部の側面は、
上記下部傾斜面から上方へ延びている上部傾斜面を含み、
上記上部傾斜面と上記第１の層の上面とがなす角度は、上記下部傾斜面と上記第１の層の上面とがなす角度よりも小さい。
【００１１】
この実施形態のバイポーラ半導体装置によれば、上記第１の層の上面に対する下部傾斜面の傾斜を緩やかにしつつ上部傾斜面の傾斜を急にして、メサ部の領域を確保できる。
【００１２】
また、一実施形態のバイポーラ半導体装置では、上記下部傾斜面は、凹湾曲面である。
【００１３】
この実施形態のバイポーラ半導体装置によれば、上記下部傾斜面を凹湾曲面としたから、上記第１の層の上面に対する傾斜が上方から下方に向かって緩やかになる。よって、特に、上記第１の層と第２の層との接合面が上記第１の層の上面と略一致している場合に上記拡散位置での下部傾斜面の傾斜を緩やかにして、表面欠陥を特に少なくできる。
【００１４】
また、一実施形態のバイポーラ半導体装置では、上記ワイドギャップ半導体材料はＳｉＣである。
【００１５】
この実施形態のバイポーラ半導体装置によれば、絶縁破壊電界強度がシリコン(Ｓｉ)基板を用いた場合に比べて高くなり、高耐圧の用途に用いることが可能となる。
【発明の効果】
【００１６】
この発明のバイポーラ半導体装置によれば、メサ部の側面の下部傾斜面は、第１導電型の第１の層と第２導電型の第２の層との接合面から拡散距離だけ上方の拡散位置よりも上方から上記第１の層の上面まで延在していて、上記第１の層の上面とがなす角度が１５０°を超えている。これにより、上記メサ部の側面のうちの再結合領域に在る下部傾斜面において表面欠陥が急減する。
【発明を実施するための最良の形態】
【００１７】
以下、この発明を図示の実施の形態により詳細に説明する。
【００１８】
図１は、この発明のバイポーラ半導体装置の実施形態としてのＳｉＣ ｐｎダイオードの断面図である。なお、図１は、上記実施形態の半導体装置の右半分の断面図であり、この右半分の構成と対称な構成を有する左半分は図示を省略している。また、上記半導体装置は、図の紙面に垂直な方向に延びる形状である。
【００１９】
この実施形態のＳｉＣ ｐｎダイオードは、下面にカソード電極５０を有する厚さ約４００μｍの高不純物濃度のｎ型ＳｉＣの基板１の上に厚さ約７５μｍの低不純物濃度のｎ型ＳｉＣのドリフト層２をエピタキシャル成長により形成している。図１において、このドリフト層２の右側部分に厚さ約２μｍの電荷注入用の低不純物濃度のｐ型層３をエピタキシャル成長法により形成している。このｐ型層３はアノード層をなす。また、ｐ型層３上にはアノード電極５１が形成されている。上記ドリフト層２が第１の層をなし、上記ｐ型層３が第２の層をなす。
【００２０】
また、上記ドリフト層２をメサエッチング法の一種の反応性イオンエッチング(ＲＩＥ)法により浅くエッチングして、ターミネーション領域Ｔを形成する。ターミネーション領域Ｔの面に硼素あるいはアルミニウム等をイオン打ち込みしてｐ型ターミネーション領域(ターミネーション部)４を形成している。このｐ型ターミネーション領域４は、ＪＴＥ(ジャンクション・ターミネーション・エクステンション)と呼ばれる。
【００２１】
上記ターミネーション領域Ｔの右端には、ｎ型のチャネルストッパー５が形成されている。また、半導体装置の表面に水分やＮａイオンなどのアルカリイオンが付着するのを防止するために、ｐ型ターミネーション領域４の表面を含む全面に二酸化珪素や窒化珪素などの薄膜による表面保護膜であるパッシベーション膜１６が形成されている。
【００２２】
なお、図１において、３Ａは接合面であり、Ｌはメサ底面１８と接合面３Ａとの間の距離であり、Ｄは拡散距離である。図１に示すように、上記ｐ型層３と、接合面３Ａからメサ底面１８までの部分のｎ型ドリフト層２とがメサ部１３を構成している。
【００２３】
図２は、この実施形態のＳｉＣ ｐｎダイオードの要部拡大図である。図２に示すように、メサ部１３は、第１の層としてのｎ型ドリフト層２の上面２Ａから立ち上がっている下部傾斜面１４と、この下部傾斜面１４から上方へ延びている上部傾斜面１５とを有する。上記下部傾斜面１４は、ｎ型ドリフト層２の上面２Ａに達する下端１４Ａから上記接合面３Ａよりも上方の上端１４Ｂまで延在している。この下部傾斜面１４は、接合面３Ａから拡散距離Ｄだけ上方の拡散位置Ｄａよりも上方に達している。この下部傾斜面１４は、凹湾曲面をなしている。上記上部傾斜面１５と下部傾斜面１４とがメサ部１３の側面をなす。
【００２４】
また、上記上部傾斜面１５は平面状であり、この上部傾斜面１５の延長面ＩＳと上記メサ底面１８の延長面とがなす第２の角度θ２は９０°から１５０°である。一方、上記凹湾曲面をなす下部傾斜面１４の各接平面と上記メサ底面１８の延長面とがなす第１の角度θ１は上記第２の角度θ２よりも大きい。すなわち、上記第１の角度θ１は、１５０°を超えていると共に１８０°未満である。
【００２５】
ここで、図３に示す参考例を参照して、反応性イオンエッチング(ＲＩＥ)で半導体層をエッチングしてメサ形状を形成する際に発生する表面欠陥について説明する。図３に示すように、表面欠陥Ｈは、半導体層３１の{０００１}面Ｓ１をエッチングしてメサ溝を形成する際に半導体層３１の{０００１}面Ｓ１に平行な方向に発生するので、{０００１}面Ｓ１と垂直な面Ｓ２に発生する。一方、表面欠陥Ｈは半導体層３１の{０００１}面Ｓ１では発生しない。
【００２６】
この実施形態では、上記ｎ型ドリフト層２の上面２Ａを{０００１}面とすると、メサ部１３の下部傾斜面１４の上記第１の角度θ１が上記上部傾斜面１５の第２の角度θ２よりも大きく、メサコーナー部をなす下部傾斜面１４が上部傾斜面１５よりも上面２Ａと平行に近くなっている。これにより、上記反応性イオンエッチングによって、上記ｎ型ドリフト層２にメサ溝を形成する際に、下部傾斜面１４では上部傾斜面１５に比べて表面欠陥が発生し難くなる。この下部傾斜面１４は、図２に一点鎖線で囲んだ電子と正孔の再結合領域Ｒ１の上方まで達しているので、この再結合領域Ｒ１での表面欠陥を抑制できる。
【００２７】
図４Ａに示す比較例のように、高不純物濃度のｎ型ＳｉＣ基板４１上に低不純物濃度のｎ型ＳｉＣドリフト層４２とアノード層をなすｐ型層４３をエピタキシャル成長により形成してから、上記ｎ型ＳｉＣドリフト層４２を反応性イオンエッチングでエッチングしたときに、このドリフト層４２の{０００１}面である上面４２Ａに垂直な側面４２Ｂ,ｐ型層４３の側面４３Ｂには表面欠陥Ｈが発生する。図４Ａにおいて、Ｒ１は再結合領域である。この表面欠陥Ｈは、それ自体では、順方向電圧が大きくなるオン電圧ドリフトを引き起こさないが、通電により、この表面欠陥部分で少数キャリアの再結合が起ると、図４Ｂに符号ＨＲで示すように、表面欠陥が拡大し、電流を流しにくい積層欠陥となって、通電領域が狭くなってオン電圧ドリフトが発生する。
【００２８】
これに対し、この実施形態によれば、メサ部１３のメサコーナー部に上部傾斜面１５に比べてｎ型ドリフト層２の上面２Ａに対する傾斜がなだらかな下部傾斜面１４を設けたので、再結合領域Ｒ１で表面欠陥が発生することを抑制でき、積層欠陥を回避できて、オン電圧ドリフトを防止することができる。
【００２９】
すなわち、上記メサ部１３の下部傾斜面１４とｎ型ドリフト層２の上面２Ａとがなす第１の角度θ１が１５０°を上回ることにより、図７に示すように、上記表面欠陥が急減することが判明した。なお、図７において、横軸は下部傾斜面１４と上面２Ａとがなす角度θであり、縦軸は表面欠陥密度の規格化値を表している。この表面欠陥密度の規格化値は、上記角度θを限りなく零に近づけた場合の表面欠陥密度の値を１として規格化した値である。また、上記表面欠陥密度は、オン電圧ドリフト量に比例することとなる。
【００３０】
上記実施形態のＳｉＣ ｐｎダイオードは、家電分野、産業分野、電気自動車などの車両分野、送電などの電力系統分野等において、例えばインバータなどの電力制御装置等に組込んで使用される。上記実施形態のＳｉＣ ｐｎダイオードを電力制御装置に組込むことで、素子破壊を防ぐだけではなく、通電時の損失も抑制することができ、大電流通電が可能となると共に装置の信頼性を向上させることができる。
【００３１】
なお、上記実施形態では、上記下部傾斜面１４を凹湾曲面としたが図２の上端１４Ｂから下端１４Ａに達する多角形面としてもよい。この場合、この多角形面の各面と上記ｎ型ドリフト層２の上面２Ａとがなす角度を上記第２の角度θ２よりも大きく設定する。また、上記下部傾斜面１４を図２に２点鎖線で示すように単一の平面２４としてもよい。この場合、上記単一の平面と上記ｎ型ドリフト層２の上面２Ａとがなす角度を上記第２の角度θ２よりも大きく設定する。
【００３２】
また、上記メサ部１３が上記下部,上部傾斜面１４,１５に替えて１つの傾斜平面からなる側面を有しても良い。この場合、上記１つの傾斜平面からなる側面と上記ｎ型ドリフト層２の上面２Ａとがなす角度を１５０°を超えるように設定する。
【００３３】
また、上記実施形態では、ドリフト層２とｐ型層３との接合面３Ａがメサ底面１８から距離Ｌだけ上方に位置しているが、上記接合面３Ａとメサ底面１８とが一致していてもよい。
【００３４】
また、上記実施形態では、ワイドギャップ半導体材料を用いたバイポーラ半導体装置としてＳｉＣを用いたＳｉＣ ｐｎダイオードの一例を説明したが、バイポーラ半導体装置としては、ＧＴＯ、ＩＧＢＴなどの他のバイポーラ半導体装置であってもよい。また、ワイドギャップ半導体材料としては、ＳｉＣの他に、ダイヤモンド、ガリウムナイトライドなどの他のワイドギャップ半導体材料を用いてもよい。
【００３５】
また、上記実施形態では、ドリフト層２がｎ型の半導体装置を例に挙げて説明したが、ドリフト層２がｐ型の半導体装置の場合には、他の要素のｎ型領域をｐ型領域に、ｐ型領域をｎ型領域に置き変えることにより、本発明の構成を適用できる。
【図面の簡単な説明】
【００３６】
【図１】この発明のバイポーラ半導体装置の実施形態であるＳｉＣ ｐｎダイオードを示す断面図である。
【図２】上記実施形態の要部拡大断面図である。
【図３】反応性イオンエッチング時に表面欠陥が発生する様子を示す模式図である。
【図４Ａ】反応性イオンエッチング時に表面欠陥が発生する比較例の模式図である。
【図４Ｂ】上記比較例において表面欠陥が拡大した様子を示す模式図である。
【図５】上記実施形態において、下部傾斜面１４と上面２Ａとがなす角度θと表面欠陥密度の規格化値との関係を表す特性図である。
【図６】従来のＳｉＣ ｐｎダイオードを示す断面図である。
【符号の説明】
【００３７】
１  ｎ型ＳｉＣ基板
２  ｎ型ＳｉＣドリフト層
２Ａ  上面
３  ｐ型層
３Ａ  接合面
４  ｐ型ターミネーション領域
５  ｎ型チャネルストッパー
１３  メサ部
１４  下部傾斜面
１４Ａ  下端
１４Ｂ  上端
１５  上部傾斜面
１６  パッシベーション膜
１８  メサ底面
５０  カソード電極
５１  アノード電極
Ｄ  拡散距離
Ｄａ  拡散位置
ＩＳ  延長面
Ｒ１  再結合領域
Ｔ  ターミネーション領域
【図１】
2010034220.tif 000003
【図２】
2010034220.tif 000004
【図３】
2010034220.tif 000005
【図４Ａ】
2010034220.tif 000006
【図４Ｂ】
2010034220.tif 000007
【図５】
2010034220.tif 000008
【図６】
2010034220.tif 000009