【手続補正書】
【提出日】平成16年8月20日(2004.8.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直列に接続され、高電位の主電源電位と低電位の主電源電位との間に介挿された第１および第２のスイッチングデバイスの駆動制御を行う半導体装置であって、
前記第１および第２のスイッチングデバイスのうち、高電位側スイッチングデバイスの導通／非導通を制御する制御部と、
前記高電位側スイッチングデバイスの導通を示す第１状態および前記高電位側スイッチングデバイスの非導通を示す第２状態を有する第１の入力信号の、前記第１および第２状態に対応して、第１および第２の反復パルス信号を発生するパルス発生部と、
前記第１および第２の反復パルス信号を、高電位側へとレベルシフトして、それぞれ第１および第２のレベルシフト済み反復パルス信号を得るレベルシフト部と、を備え、
前記制御部は、
前記第１および第２のレベルシフト済み反復パルス信号に基づいて、それぞれ、前記高電位側スイッチングデバイスを導通または非導通させる制御信号を前記高電位側スイッチングデバイスに出力する、半導体装置。
【請求項２】
前記パルス発生部は、
クロック信号を生成するクロック信号発生部と、
前記クロック信号と前記第１の入力信号とを受け、前記第１の入力信号が前記第１状態にある期間のみ、前記クロック信号を前記第１の反復パルス信号として出力し、前記第１の入力信号が前記第２状態にある期間のみ、前記クロック信号を前記第２の反復パルス信号として出力する反復パルス発生部と、を備える、請求項１記載の半導体装置。
【請求項３】
前記パルス発生部は、
外部クロック信号と前記第１の入力信号とを受け、前記第１の入力信号が前記第１状態にある期間のみ、前記外部クロック信号を前記第１の反復パルス信号として出力し、前記第１の入力信号が前記第２状態にある期間のみ、前記外部クロック信号を前記第２の反復パルス信号として出力する反復パルス発生部を備え、
前記第１の入力信号は、前記外部クロック信号に同期している、請求項１記載の半導体装置。
【請求項４】
前記第１および第２のレベルシフト済み反復パルス信号を受け、両者の論理和を取って前記クロック信号または外部クロック信号を再生し、内部クロック信号として出力する論理回路をさらに備える、請求項２または請求項３記載の半導体装置。
【請求項５】
前記パルス発生部は、
前記第１の入力信号を受け、前記第１の入力信号が前記第１状態に遷移するのと同期して、前記第１の入力信号が前記第１状態にある期間のみ、前記第１の反復パルス信号を出力する第１の発振回路と、
前記第１の入力信号を受け、前記第１の入力信号が前記第２状態に遷移するのと同期して、前記第１の入力信号が前記第２状態にある期間のみ、前記第２の反復パルス信号を出力する第２の発振回路と、を備える、請求項１記載の半導体装置。
【請求項６】
前記第１および第２のスイッチングデバイスのうち、低電位側スイッチングデバイスは、第２の入力信号によって導通／非導通が制御され、
前記半導体装置は、
前記クロック信号または外部クロック信号と前記第２の入力信号とを受け、前記第２の入力信号を前記クロック信号または前記外部クロック信号に同期させて同期制御信号として出力する同期回路をさらに備え、
前記同期制御信号によって前記低電位側スイッチングデバイスの導通／非導通を制御する、請求項２または請求項３記載の半導体装置。
【請求項７】
前記パルス発生部は、クロック信号を生成するクロック信号発生部と、
前記クロック信号と前記第１の入力信号とを受け、前記第１の入力信号が前記第１状態にある期間のみ、前記クロック信号を第１の信号として出力し、前記第１の入力信号が前記第２状態にある期間のみ、前記クロック信号を第２の信号として出力する反復パルス発生部と、
前記第１の入力信号を受け、前記第１の入力信号の各周期において、前記第１の入力信号が前記第１状態に遷移するのと同期した１つのパルスを有する第３の信号を出力する第１のワンショットパルス発生回路と、
前記第１の入力信号の反転信号を受け、前記第１の入力信号の各周期において、前記第１の入力信号が前記第２状態に遷移するのと同期した１つのパルスを有する第４の信号を出力する第２のワンショットパルス発生回路と、
前記第１および前記第３の信号を受け、両者の論理和を取って前記第１の反復パルス信号として出力する第１の論理回路と、
前記第２および前記第４の信号を受け、両者の論理和を取って前記第２の反復パルス信号として出力する第２の論理回路と、を備える、請求項１記載の半導体装置。
【請求項８】
前記パルス発生部は、クロック信号を生成するクロック信号発生部と、
前記クロック信号と前記第１の入力信号とを受け、前記第１の入力信号が前記第１状態にある期間のみ、前記クロック信号を第１の信号として出力し、前記第１の入力信号が前記第２状態にある期間のみ、前記クロック信号を第２の信号として出力する反復パルス発生部と、
前記クロック信号と前記第１の入力信号とを受け、前記第１の入力信号が前記第１状態に遷移するのと同期してセットされる第１の出力端と、前記第１の入力信号が前記第２状態に遷移するのと同期してセットされる第２の出力端とを有し、前記クロック信号に同期して、前記第１および第２の出力端がリセットされるラッチ回路と、
前記第１の信号と前記第１の出力端から出力される第３の信号とを受け、両者の論理和を取って前記第１の反復パルス信号として出力する第１の論理回路と、
前記第２の信号と前記第２の出力端から出力される第４の信号とを受け、両者の論理和を取って前記第２の反復パルス信号として出力する第２の論理回路と、を備える、請求項１記載の半導体装置。
【請求項９】
前記パルス発生部は、クロック信号を生成するクロック信号発生部と、
前記クロック信号と前記第１の入力信号とを受け、前記第１の入力信号が前記第１状態にある期間のみ、前記クロック信号を第１の信号として出力し、前記第１の入力信号が前記第２状態にある期間のみ、前記クロック信号を第２の信号として出力する反復パルス発生部と、
前記クロック信号と前記第１の入力信号とを受け、前記第１の入力信号が前記第１状態に遷移するのと同期してセットされる第１の出力端と、前記第１の入力信号が前記第２状態に遷移するのと同期してセットされる第２の出力端とを有し、前記クロック信号に同期して、前記第１および第２の出力端がリセットされるラッチ回路と、
前記第１の信号と前記第１の出力端から出力される第３の信号とを受け、両者の論理和を取って第５の信号として出力する第１の論理回路と、
前記第２の信号と前記第２の出力端から出力される第４の信号とを受け、両者の論理和を取って第６の信号として出力する第２の論理回路と、
前記第５の信号を受け、前記第５の信号に含まれるパルスのデューティ比を小さくして前記第１の反復パルス信号として出力する第１のワンショットパルス発生回路と、
前記第６の信号を受け、前記第６の信号に含まれるパルスのデューティ比を小さくして前記第２の反復パルス信号として出力する第２のワンショットパルス発生回路と、を備える、請求項１記載の半導体装置。
【請求項１０】
前記反復パルス発生部は、
前記クロック信号および前記第１の入力信号が入力される第１のＡＮＤ回路と、
前記クロック信号および前記第１の入力信号の反転信号が入力される第２のＡＮＤ回路とを有し、
前記第１のＡＮＤ回路から前記第１の反復パルス信号が出力され、
前記第２のＡＮＤ回路から前記第２の反復パルス信号が出力される、請求項２、請求項７ないし請求項９の何れかに記載の半導体装置。
【請求項１１】
前記第１および第２の反復パルス信号が、所定間隔以上近接して発生しないように、前記クロック信号に所定の処理を施すクロック信号調整手段をさらに備える、請求項１または請求項７記載の半導体装置。
【請求項１２】
前記第１の入力信号の、前記第２の状態への遷移時から、および前記第１の状態への遷移時から所定期間のみ、前記第１および第２の反復パルス信号を発生するように、前記パルス発生部を制御するパルス制御手段をさらに備える、請求項１または請求項７記載の半導体装置。
【請求項１３】
前記制御部の前段に配設されたフィルタ回路をさらに備え、
前記フィルタ回路は、前記第１および第２のレベルシフト済み反復パルス信号が同時に入力されている期間には、前記制御部に対して、直前の前記制御信号を出力し続けるように所定の信号を与える、請求項１、７および１１の何れかに記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
本発明に係る請求項５記載の半導体装置は、前記パルス発生部が、前記第１の入力信号を受け、前記第１の入力信号が前記第１状態に遷移するのと同期して、前記第１の入力信号が前記第１状態にある期間のみ、前記第１の反復パルス信号を出力する第１の発振回路と、前記第１の入力信号を受け、前記第１の入力信号が前記第２状態に遷移するのと同期して、前記第１の入力信号が前記第２状態にある期間のみ、前記第２の反復パルス信号を出力する第２の発振回路とを備えている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
本発明に係る請求項９記載の半導体装置は、前記パルス発生部が、クロック信号を生成するクロック信号発生部と、前記クロック信号と前記第１の入力信号とを受け、前記第１の入力信号が前記第１状態にある期間のみ、前記クロック信号を第１の信号として出力し、前記第１の入力信号が前記第２状態にある期間のみ、前記クロック信号を第２の信号として出力する反復パルス発生部と、前記クロック信号と前記第１の入力信号とを受け、前記第１の入力信号が前記第１状態に遷移するのと同期してセットされる第１の出力端と、前記第１の入力信号が前記第２状態に遷移するのと同期してセットされる第２の出力端とを有し、前記クロック信号に同期して、前記第１および第２の出力端がリセットされるラッチ回路と、前記第１の信号と前記第１の出力端から出力される第３の信号とを受け、両者の論理和を取って第５の信号として出力する第１の論理回路と、前記第２の信号と前記第２の出力端から出力される第４の信号とを受け、両者の論理和を取って第６の信号として出力する第２の論理回路と、前記第５の信号を受け、前記第５の信号に含まれるパルスのデューティ比を小さくして前記第１の反復パルス信号として出力する第１のワンショットパルス発生回路と、前記第６の信号を受け、前記第６の信号に含まれるパルスのデューティ比を小さくして前記第２の反復パルス信号として出力する第２のワンショットパルス発生回路とを備えている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
本発明に係る請求項１１記載の半導体装置は、前記第１および第２の反復パルス信号が、所定間隔以上近接して発生しないように、前記クロック信号に所定の処理を施すクロック信号調整手段をさらに備えている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
本発明に係る請求項１２記載の半導体装置は、前記第１の入力信号の、前記第２の状態への遷移時から、および前記第１の状態への遷移時から所定期間のみ、前記第１および第２の反復パルス信号を発生するように、前記パルス発生部を制御するパルス制御手段をさらに備えている。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
本発明に係る請求項１３記載の半導体装置は、前記制御部の前段に配設されたフィルタ回路をさらに備え、前記フィルタ回路は、前記第１および第２のレベルシフト済み反復パルス信号が同時に入力されている期間には、前記制御部に対して、直前の前記制御信号を出力し続けるように所定の信号を与える。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１９４
【補正方法】変更
【補正の内容】
【０１９４】
タイムディレイｔｄ５は、それほど大きな値ではないが、内部オフ信号Ｓ３と内部オン信号Ｓ２とが有効である状態が近接して存在している場合には、内部オン指令信号Ｓ４と内部オフ指令信号Ｓ５とが同時に有効、すなわち“Ｈ”状態となる事態が発生する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１９５
【補正方法】変更
【補正の内容】
【０１９５】
ここで、レベルシフト回路６００Ａにおいては、ｄｖ／ｄｔ過渡信号による誤りパルスがＳＲフリップフロップ回路９に同時に与えられることを防止するためにフィルタ回路８を備えているが、上述したような動作によって、内部オン指令信号Ｓ４と内部オフ指令信号Ｓ５とが同時に有効になった場合にも、フィルタ回路８は動作する。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１９６
【補正方法】変更
【補正の内容】
【０１９６】
すなわち、内部オン指令信号Ｓ４と内部オフ指令信号Ｓ５とが同時に“Ｈ”状態にある期間、すなわち、タイムディレイｔｄ５の期間は、フィルタ回路８の出力信号Ｓ４１およびＳ５１は、共に“Ｌ”状態を保ち、結果的にＳＲフリップフロップ回路９の出力信号Ｓ８は“Ｌ”状態を維持し、“Ｈ”状態への遷移は、タイムディレイｔｄ５の経過後となる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０２００
【補正方法】変更
【補正の内容】
【０２００】
図２４に、反復パルスに基づく内部オフ信号Ｓ３が有効でない場合に、入力信号Ｓ１がオフ指令からオン指令に切り替わった場合のタイミングチャートを示す。
図２４に示すように、反復パルスに基づく内部オフ信号信号Ｓ３が有効でない場合（“Ｌ”状態である場合）に、入力信号Ｓ１がオフ指令からオン指令に切り替わると、それに同期して内部オン信号Ｓ２が有効になる。この場合、内部オフ信号Ｓ３と内部オン信号Ｓ２とが有効である状態は近接して存在していないので、内部オン指令信号Ｓ４と内部オフ指令信号Ｓ５とが同時に有効になる事態は回避される。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０２０２
【補正方法】変更
【補正の内容】
【０２０２】
以下、本発明に係る半導体装置の実施の形態９として、入出力伝達遅延時間のジッタを抑制したレベルシフト回路９００について説明する。なお、以下の説明においては、図２１に示すレベルシフト回路６００Ａを原型としているが、本発明に係る実施の形態１〜８に示すレベルシフト回路（図４を用いて説明したレベルシフト回路２００のように、外部から与えられるクロック信号に同期して反復パルスを発生させる構成は除き、入力信号Ｓ１がクロック信号発生回路１６の出力信号Ｓ１０と非同期に切り替わるレベルシフト回路）を原型としても良いことは言うまでもない。また、フィルタ回路８は必ずしも有さずとも良い。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０２１１
【補正方法】変更
【補正の内容】
【０２１１】
このため、反復パルスに基づく内部オフ信号Ｓ３が有効な場合に、入力信号Ｓ１がオフ指令からオン指令に切り替わる事態となり、さらに内部オフ指令信号Ｓ５の切り替わりタイミングが内部オフ信号Ｓ３の切り替わりタイミングよりもタイムディレイｔｄ５だけずれるような場合であっても、タイムディレイｔｄ６がタイムディレイｔｄ５よりも十分に長く設定されていれば、内部オフ信号Ｓ３と内部オン信号Ｓ２とが有効である状態が近接して存在することが防止され、内部オン指令信号Ｓ４と内部オフ指令信号Ｓ５とが同時に有効、すなわち“Ｈ”状態となる事態が発生することが防止される。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０２１４
【補正方法】変更
【補正の内容】
【０２１４】
図２７に示すように、反復パルスに基づく内部オフ信号信号Ｓ３が有効でない場合（“Ｌ”状態である場合）に、入力信号Ｓ１がオフ指令からオン指令に切り替わると、それに同期して内部オン信号Ｓ２が有効になる。この場合、内部オフ信号Ｓ３と内部オン信号Ｓ２とが有効である状態は近接して存在していないので、内部オン指令信号Ｓ４と内部オフ指令信号Ｓ５とが同時に有効になる事態は回避される。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０２１６
【補正方法】変更
【補正の内容】
【０２１６】
＜Ｉ−５．作用効果＞
以上説明したように、本発明に係る実施の形態９のレベルシフト回路９００においては、ディレイ回路７６により入力信号Ｓ１を遅延させて遅延入力信号Ｓ１ｄを生成し、遅延入力信号Ｓ１ｄと入力信号Ｓ１とに基づいて、クロック信号発生回路１６の出力信号Ｓ１０を所定期間マスクしたマスク信号Ｓ１０ｍを生成して反復パルス発生回路１７に与えて、内部オン指令信号Ｓ４と内部オフ指令信号Ｓ５とが同時に有効、すなわち“Ｈ”状態となる事態が発生することが防止するので、入出力伝達遅延時間にランダムなジッタが発生することを抑制できる。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０２２２
【補正方法】変更
【補正の内容】
【０２２２】
図３０に示すように、遅延入力信号Ｓ１ｄの入力信号Ｓ１に対するタイムディレイはｔｄ６であり、入力信号Ｓ１が“Ｌ”から“Ｈ”に切り替わっても、遅延入力信号Ｓ１ｄが“Ｌ”から“Ｈ”に切り替わっていない期間（ｔｄ６）においては、実質的にクロック信号発生回路１６の出力信号Ｓ１０がマスクされ、ＡＮＤ回路１７１Ａの出力信号Ｓ１２と、ＡＮＤ回路１７２Ａの出力信号Ｓ１３とは有効である期間がタイムディレイｔｄ６の期間だけ離れることになり、結果的に、内部オフ信号Ｓ３と内部オン信号Ｓ２とが有効である状態が近接せず、内部オン指令信号Ｓ４と内部オフ指令信号Ｓ５とが同時に有効になる事態を回避できる。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０２３０
【補正方法】変更
【補正の内容】
【０２３０】
反復パルス発生回路１７Ｂの動作は、反復パルス発生回路１７Ａと同じであるが、入力信号Ｓ１としてオン指令が与えられた場合には、イクスクルーシブＮＯＲ回路１７４およびＡＮＤ回路１７１Ａを介してＯＲ回路３１に入力され、オフ指令が与えられた場合には、イクスクルーシブＮＯＲ回路１７４およびおよびＡＮＤ回路１７２Ａを介してＯＲ回路３２に入力されるので、オン指令とオフ指令とで入力信号Ｓ１の相対的な伝達速度をほぼ同一にでき、信号伝達速度の差を解消することができる。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０２３３
【補正方法】変更
【補正の内容】
【０２３３】
以下、本発明に係る実施の形態１０として、入出力伝達遅延時間のジッタを抑制できると共に、入出力伝達遅延時間の増大も抑制可能なレベルシフト回路１０００について説明する。なお、以下の説明においては、図２１に示すレベルシフト回路６００Ａを原型としているが、本発明に係る実施の形態１〜８に示すレベルシフト回路（図４を用いて説明したレベルシフト回路２００のように、外部から与えられるクロック信号に同期して反復パルスを発生させる構成は除き、入力信号Ｓ１がクロック信号発生回路１６の出力信号Ｓ１０と非同期に切り替わるレベルシフト回路）を原型としても良いことは言うまでもない。また、フィルタ回路８は必ずしも有さずとも良い。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０２４９
【補正方法】変更
【補正の内容】
【０２４９】
＜Ｊ−３．作用効果＞
以上説明したように、本発明に係る実施の形態１０のレベルシフト回路１０００においては、入力信号Ｓ１がオフ指令からオン指令に切り替わるタイミングの直前および入力信号Ｓ１がオン指令からオフ指令に切り替わるタイミングの直前には、クロック信号発生回路１６の出力信号Ｓ１０を実質的に無効状態とするので、内部オフ信号Ｓ３と内部オン信号Ｓ２とが有効である状態が近接して存在することが防止され、内部オン指令信号Ｓ４と内部オフ指令信号Ｓ５とが同時に有効になる事態が回避される。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０２６２
【補正方法】削除
【補正の内容】
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０２６３
【補正方法】変更
【補正の内容】
【０２６３】
本発明に係る請求項１１記載の半導体装置によれば、第１および第２の反復パルス信号が、所定間隔以上近接して発生することが防止できるので、第１および第２の反復パルス信号が有効な場合に、第１の入力信号が切り替わる場合でも、第１および第２の反復パルス信号がほぼ同時に発生することが防止され、第１および第２の反復パルス信号が同時に与えられた場合に発生するタイムディレイを抑制して、入力信号を受けてから出力信号が得られるまでの入出力伝達遅延時間のジッタを抑制できる。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】０２６４
【補正方法】削除
【補正の内容】
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】０２６５
【補正方法】削除
【補正の内容】
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】０２６６
【補正方法】削除
【補正の内容】
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】０２６７
【補正方法】削除
【補正の内容】
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】０２６８
【補正方法】変更
【補正の内容】
【０２６８】
本発明に係る請求項１２記載の半導体装置によれば、第１の入力信号の、第２の状態への遷移時の直前および第１の状態への遷移時の直前には、クロック信号を実質的に無効状態とするので、第１および第２の反復パルス信号が有効な場合に、第１の入力信号が切り替わる場合でも、第１および第２の反復パルス信号がほぼ同時に発生することが防止され、第１および第２の反復パルス信号が同時に与えられた場合に発生するタイムディレイを抑制して、入力信号を受けてから出力信号が得られるまでの入出力伝達遅延時間のジッタを抑制できる。
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】０２６９
【補正方法】削除
【補正の内容】
【手続補正３５】
【補正対象書類名】明細書
【補正対象項目名】０２７０
【補正方法】削除
【補正の内容】
【手続補正３６】
【補正対象書類名】明細書
【補正対象項目名】０２７１
【補正方法】削除
【補正の内容】
【手続補正３７】
【補正対象書類名】明細書
【補正対象項目名】０２７２
【補正方法】変更
【補正の内容】
【０２７２】
本発明に係る請求項１３記載の半導体装置によれば、制御部に第１および第２のレベルシフト済み反復パルス信号が同時に入力されることを防止でき、制御部の誤動作を防止できる。