【手続補正書】
【提出日】平成17年7月22日(2005.7.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
多層構造を有する半導体集積回路装置上に形成された回路であって、前記半導体集積回路装置の１つ以上の層において、マスクにより電気的に接続された状態、又は電気的に切断された状態に形成された導体が、隣接する各層で順次直列に接続されてなるパスを形成し、前記パスが複数並列に接続されてなることを特徴とする回路。
【請求項２】
前記回路において、前記各パスは、前記半導体集積回路装置の各層に形成された前記導体が、直列に接続されてなることを特徴とする請求項１に記載の回路。
【請求項３】
前記回路において、前記各パスに含まれる前記各導体が、
（１）全て電気的に接続された状態
（２）１層において電気的に切断され、他層において電気的に接続された状態
（３）２層において電気的に切断され、他層において電気的に接続された状態の何れかの状態に形成されていることを特徴とする請求項２に記載の回路。
【請求項４】
前記回路において、前記各パスは、隣接する層にある前記各導体が順次直列に接続されてなることを特徴とする請求項２に記載の回路
【請求項５】
複数の入力端と、
前記各入力端に対応して設けられ、対応する前記入力端にそれぞれの一端が接続されている、請求項１乃至請求項４の何れかに記載の複数の回路と、全ての前記回路の他端が接続されている出力端とを備えることを特徴とする信号選択回路。
【請求項６】
スタンダードセルベースレイアウト領域を有する半導体集積回路を構成するスタンダードセルであって、
前記スタンダードセルは、請求項１乃至請求項４の何れかに記載の回路を備えることを特徴とするスタンダードセル。
【請求項７】
前記スタンダードセルは、
前記スタンダードセルの外部と接続される複数の入力端と、
前記各入力端に対応して設けられ、対応する前記入力端にそれぞれの一端が接続されている請求項１乃至請求項４の何れかに記載の複数の回路と、
全ての前記回路の他端に接続されていて、かつ前記スタンダードセルの外部と接続される出力端とを備える
ことを特徴とする請求項６に記載のスタンダードセル。
【請求項８】
請求項６に記載の複数のスタンダードセルからなるスタンダードセル群であって、
前記スタンダードセル群は、入力用アサインセルと出力用アサインセルとからなり、
前記入力用アサインセルは、
前記入力用アサインセルの外部と接続される第１入力端と、
前記第１入力端に一端が接続されている請求項１乃至請求項４の何れかに記載の第１の回路と、
前記第１の回路の他端に接続されている第１中継出力端とを備え、
前記出力用アサインセルは、
前記出力用アサインセルの外部と接続される第２入力端と、
前記第２入力端に一端が接続されている請求項１乃至請求項４の何れかに記載の第２の回路と、
第１中継入力端と、
前記第２の回路の他端、及び前記第１中継入力端に接続されていて、かつ前記出力用アサインセルの外部と接続される出力端とを備え、
前記第１中継出力端と、前記第１中継入力端とが接続されるように配置されている
ことを特徴とするスタンダードセル群。
【請求項９】
前記スタンダードセル群は、さらに中継用アサインセルを含み、
前記中継用アサインセルは、前記中継用アサインセルの外部と接続される第３入力端と、前記第３入力端に一端が接続されている請求項１乃至請求項４の何れかに記載の第３の回路と、第２中継入力端と、前記第３の回路の他端、及び前記第２中継入力端に接続されている、第２中継出力端とを備え、
前記第１中継出力端と、前記第２中継入力端とが接続され、前記第２中継出力端と、前記第１中継入力端とが接続されるように配置されている
ことを特徴とする請求項８に記載のスタンダードセル群。
【請求項１０】
前記スタンダードセルは、
プルダウン回路、又はプルアップ回路と、
一端が前記プルダウン回路、他端が電源に接続されている請求項１乃至請求項４の何れかに記載の回路、若しくは、一端が前記プルアップ回路、他端がグランドに接続されている請求項１乃至請求項４の何れかに記載の回路と、
何れかの前記回路の前記一端に接続されていて、かつ前記スタンダードセルの外部と接続される出力端とを備える
ことを特徴とする請求項６に記載のスタンダードセル。
【請求項１１】
前記スタンダードセルは、
プルダウン回路、又はプルアップ回路と、
一端が前記プルダウン回路、他端が電源に接続されている請求項１乃至請求項４の何れかに記載の回路、若しくは、一端が前記プルアップ回路、他端がグランドに接続されている請求項１乃至請求項４の何れかに記載の回路と、
前記スタンダードセルの外部とそれぞれ接続される第１入力端及び第２入力端と、
何れかの前記回路の前記一端から得られた信号に応じて、前記第１入力端及び第２入力端の何れかに与えられた信号を選択するゲート回路と、
前記ゲート回路により選択された信号を前記スタンダードセルの外部へ出力する出力端とを備える
ことを特徴とする請求項６に記載のスタンダードセル。
【請求項１２】
入力信号を遅延させることにより、遅延時間の異なる１つ以上の遅延信号を生成する信号遅延回路と、
前記入力信号及び前記各遅延信号が各入力端に与えられている請求項５に記載の信号選択回路と
を備えることを特徴とする遅延時間選択回路。
【請求項１３】
複数の機能を実行する半導体集積回路装置であって、
請求項１乃至請求項４の何れかに記載の回路を１つ以上備え、
前記回路の状態により特定される機能の実行を抑制する
ことを特徴とする半導体集積回路装置。
【請求項１４】
利用者に対し秘匿されるべき第１情報が内部において発生する半導体集積回路装置であって、
請求項１乃至請求項４の何れかに記載の１つ以上の回路と、
前記回路の状態により特定されるキー情報を用いて前記第１情報を暗号化することにより、第２情報を生成する暗号化回路とを備え、
前記第２情報を外部へ出力する
ことを特徴とする半導体集積回路装置。
【請求項１５】
前記半導体集積回路装置は、さらに、
前記第１情報及び前記第２情報が入力端に与えられている請求項５に記載の信号選択回路を備え、
前記信号選択回路の出力端から得られた信号を外部へ出力する
ことを特徴とする請求項１４に記載の半導体集積回路装置。
【請求項１６】
請求項１又は請求項２に記載の回路を表す設計情報について、切断状態にある回路を表す設計情報を、接続状態にある他の回路を表すように変更する設計方法であって、
前記設計情報は、前記回路の個々のパスに対応して、前記パスに含まれる各導体が、接続状態及び切断状態の何れに形成されるべきかを表しており、
変更対象層を識別する識別情報を取得する取得ステップと、
前記変更対象層の導体が切断状態を表し、他層の導体が接続状態を表している前記パスに対応する前記設計情報について、前記変更対象層の導体が接続状態を表すよう、前記設計情報を変更する接続ステップと
を含むことを特徴とする設計方法。
【請求項１７】
請求項１又は請求項２に記載の回路を表す設計情報について、接続状態にある回路を表す設計情報を、切断状態にある他の回路を表すように変更する設計方法であって、
前記設計情報は、前記回路の個々のパスに対応して、前記パスに含まれる各導体が、接続状態及び切断状態の何れに形成されるべきかを表しており、
変更対象層を識別する識別情報を取得する取得ステップと、
前記変更対象層を含む各層の導体が接続状態を表しているパスに対応する前記設計情報について、前記変更対象層の導体が切断状態を表すよう、前記設計情報を変更する切断ステップと
を含むことを特徴とする設計方法。
【請求項１８】
請求項３に記載の回路を表す設計情報について、切断状態にある回路を表す設計情報を、接続状態にある他の回路を表すように変更する設計方法であって、
前記設計情報は、前記回路の個々のパスに対応して、前記パスに含まれる各導体が、接続状態及び切断状態の何れに形成されるべきかを表しており、
変更対象層を識別する識別情報を取得する取得ステップと、
前記変更対象層の導体が切断状態を表し、他層の導体が接続状態を表しているパスに対応する設計情報について、前記変更対象層の導体が接続状態を表すよう、前記設計情報を変更する接続ステップと、
前記変更対象層と異なる参照層の導体が切断状態を表し、他層の導体が接続状態を表しているパスに対応する設計情報について、前記変更対象層の導体が切断状態を表すよう、前記設計情報を変更する補充ステップと
を含むことを特徴とする設計方法。
【請求項１９】
前記設計方法は、前記設計情報に対して行われた変更履歴を表す状態式を用いて行われる方法であって、さらに、
前記変更対象層、及び前記状態式に応じた書き換え規則
T１＋（Aｘ−Bｋｘ）→T１  ・・・［i］
T→T＋（C−Ak）  ・・・［ii］
ここで、ｋは、前記変更対象層を示す層番号、
ｘは、ｋでない任意の層番号、
T１＋（Aｘ−Bｋｘ），Tは、前記状態式、
T１は、前記状態式に含まれる部分式、
Aｋ，Aｘ，Bｋｘ，Cは、前記状態式に含まれる定数項であって、前記パスに含まれる前記各導体が、Ak，Aｘはそれぞれ第ｋ層，第ｘ層において電気的に切断され、他層において電気的に接続された状態、Bｋｘは第ｋ層と第ｘ層において電気的に切断され、他層において電気的に接続された状態、Cは全て電気的に接続された状態に形成されていることを示す
を適用して、前記状態式を書き換える状態式更新ステップと、前記［i］及び［ii］を適用して書き換えが行われた場合、それぞれ、［i］第ｘ層の導体が切断状態を表し、他層の導体が接続状態を表しているパスに対応する設計情報について前記補充ステップを実行させ、［ii］前記接続ステップを実行させる制御ステップとを含むことを特徴とする請求項１８に記載の設計方法。
【請求項２０】
請求項３に記載の回路を表す設計情報について、接続状態にある回路を表す設計情報を、切断状態にある他の回路を表すように変更する設計方法であって、
前記設計情報は、前記回路の個々のパスに対応して、前記パスに含まれる各導体が、接続状態及び切断状態の何れに形成されるべきかを表しており、
変更対象層を識別する識別情報を取得する取得ステップと、
各層の導体が接続状態を表しているパスに対応する前記設計情報について、前記変更対象層の導体が切断状態を表すよう、前記設計情報を変更する切断ステップと、
前記変更対象層の導体と、前記変更対象層と異なる第１参照層の導体とが切断状態を表し、他層の導体が接続状態を表しているパスに対応する設計情報について、前記変更対象層の導体が接続状態を表すよう、前記設計情報を変更する第１補充ステップと、
前記変更対象層と異なる第２参照層の導体が切断状態を表し、他層の導体が接続状態を表しているパスに対応する設計情報について、前記変更対象層の導体が切断状態を表すよう、前記設計情報を変更する第２補充ステップと
を含むことを特徴とする設計方法。
【請求項２１】
前記設計方法は、前記設計情報に対して行われた変更履歴を表す状態式を用いて行われる方法であって、さらに、
前記変更対象層、及び前記状態式に応じた書き換え規則
Ｔ1＋(Ａx−Ｂmx)→Ｔ1 …[i]
Ｔ2＋(Ｃ−Ａm)→Ｔ2 …[ii]
Ｔ3＋(Ｃ−Ａy)→Ｔ3＋(Ａm−Ｂmy) …[iii]
ここで、mは、前記変更対象層を示す層番号、
x,yは、mでない任意の層番号、
Ｔ1＋(Ａy−Ｂmy),Ｔ2＋(Ｃ−Ａm),Ｔ3＋(Ｃ−Ａx)は、前記状態式、
Ｔ1,Ｔ2,Ｔ3は、前記状態式に含まれる部分式、
Ａx,Ａm,Ａy,Ｂmx,Ｂmy,Ｃは、前記状態式に含まれる定数項であって、前記パスに含まれる前記各導体が、Ax，Am,Ayはそれぞれ第x層，第m層,第y層において電気的に切断され、他層において電気的に接続された状態、Bmx,Bmyはそれぞれ、第m層と第ｘ層,第m層と第ｙ層において電気的に切断され、他層において電気的に接続された状態、Cは全て電気的に接続された状態に形成されていることを示す
を適用して、前記状態式を書き変える状態式更新ステップと、
前記[i]、[ii]及び[iii]を適用して書き換えが行われた場合、それぞれ、[i]第ｘ層の導体が切断状態を表し、他層の導体が接続状態を表しているパスに対応する設計情報について前記第２補充ステップを実行させ、[ii]前記切断ステップを実行させ、[iii]前記切断ステップ、並びに、前記変更対象層の導体と、第ｙ層の導体とが切断状態を表し、他層の導体が接続状態を表しているパスに対応する設計情報について前記第１補充ステップを実行させる制御ステップと
を含むことを特徴とする請求項２０に記載の設計方法。
【請求項２２】
請求項３に記載の回路を表す設計情報について、切断状態にある回路を表す設計情報を、接続状態にある他の回路を表すように変更する設計を支援する設計支援装置であって、
前記回路の個々のパスに対応して、前記パスに含まれる各導体が、接続状態及び切断状態の何れに形成されるべきかを表した設計情報を記憶している設計情報記憶手段と、
前記設計情報に対して行われた変更履歴を表す状態式を記憶している状態式記憶手段と、
請求項１９に記載の書き換え規則を適用して前記状態式を書き変える状態式更新手段と、
前記書き換えの結果に応じて、前記設計情報を変更する設計情報変更手段と
を備えることを特徴とする設計支援装置。
【請求項２３】
請求項３に記載の回路を表す設計情報について、接続状態にある回路を表す設計情報を、切断状態にある他の回路を表すように変更する設計を支援する設計支援装置であって、
前記回路の個々のパスに対応して、前記パスに含まれる各導体が、接続状態及び切断状態の何れに形成されるべきかを表した設計情報を記憶している設計情報記憶手段と、
前記設計情報に対して行われた変更履歴を表す状態式を記憶している状態式記憶手段と、
請求項２１に記載の書き換え規則を適用して前記状態式を書き変える状態式更新手段と、
前記書き換えの結果に応じて、前記設計情報を変更する設計情報変更手段と
を備えることを特徴とする設計支援装置。
【請求項２４】
請求項２に記載の回路の構成を決定する設計方法であって、
回数を取得する取得ステップと、
１層の導体の状態を変更することで、少なくとも前記回数繰り返して、接続／切断状態を順次反転させることができ、かつパス数が最小となるような、前記回路の構成を決定する決定ステップと
を含むことを特徴とする設計方法。
【請求項２５】
請求項１乃至請求項４の何れかに記載の回路を備える第１スタンダードセルに対し、接続／切断状態を反転させた他の回路を備える第２スタンダードセルを選択する設計方法であって、
前記設計方法は、スタンダードセルが備える回路を、１層の導体の状態を変更することで接続／切断状態を反転させた他の回路に置き換えて得られる入替スタンダードセルを、各スタンダードセル及び各層に対応して識別する入替セル情報を用いて行われ、
変更対象層を識別する識別情報を取得する対象層取得ステップと、
前記第１スタンダードセル及び前記変更対象層に対応して前記入替セル情報によって識別される入替スタンダードセルを、前記第２スタンダードセルとして選択する選択ステップと
を含むことを特徴とする設計方法。
【請求項２６】
請求項１乃至請求項４の何れかに記載の回路を備える第１スタンダードセルを表す設計情報を、接続／切断状態を反転させた他の回路を備える第２スタンダードセルを表すように変更する設計を支援する設計支援装置であって、
スタンダードセルが備える回路を、１層の導体の状態を変更することで接続／切断状態を反転させた他の回路に置き換えて得られる入替スタンダードセルを、各スタンダードセル及び各層に対応して識別する入替セル情報を、予め記憶している入替セル情報記憶手段と、
前記第１スタンダードセルを表す設計情報を記憶している設計情報記憶手段と、
変更対象層を識別する識別情報を取得する対象層取得手段と、
前記設計情報によって表される第１スタンダードセル、及び前記変更対象層に対応して前記入替セル情報により識別される入替スタンダードセルを表すように、前記設計情報を変更する設計情報変更手段と
を備えることを特徴とする設計支援装置。
【請求項２７】
請求項１又は請求項２に記載の回路を表す設計情報について、切断状態にある回路を表す設計情報を、接続状態にある他の回路を表すように変更する設計を、コンピュータを用いて行う場合に用いられるコンピュータ実行可能なプログラムであって、
前記設計情報は、前記回路の個々のパスに対応して、前記パスに含まれる各導体が、接続状態及び切断状態の何れに形成されるべきかを表しており、
変更対象層を識別する識別情報を取得する取得ステップと、
前記変更対象層の導体が切断状態を表し、他層の導体が接続状態を表している前記パスに対応する前記設計情報について、前記変更対象層の導体が接続状態を表すよう、前記設計情報を変更する接続ステップと
を前記コンピュータに実行させることを特徴とするプログラム。
【請求項２８】
請求項１又は請求項２に記載の回路を表す設計情報について、接続状態にある回路を表す設計情報を、切断状態にある他の回路を表すように変更する設計を、コンピュータを用いて行う場合に用いられるコンピュータ実行可能なプログラムであって、
前記設計情報は、前記回路の個々のパスに対応して、前記パスに含まれる各導体が、接続状態及び切断状態の何れに形成されるべきかを表しており、
変更対象層を識別する識別情報を取得する取得ステップと、
前記変更対象層を含む各層の導体が接続状態を表しているパスに対応する前記設計情報について、前記変更対象層の導体が切断状態を表すよう、前記設計情報を変更する切断ステップと
を前記コンピュータに実行させることを特徴とするプログラム。
【請求項２９】
請求項３に記載の回路を表す設計情報について、切断状態にある回路を表す設計情報を、接続状態にある他の回路を表すように変更する設計を、コンピュータを用いて行う場合に用いられるコンピュータ実行可能なプログラムであって、
前記設計情報は、前記回路の個々のパスに対応して、前記パスに含まれる各導体が、接続状態及び切断状態の何れに形成されるべきかを表しており、
変更対象層を識別する識別情報を取得する取得ステップと、
前記変更対象層の導体が切断状態を表し、他層の導体が接続状態を表しているパスに対応する設計情報について、前記変更対象層の導体が接続状態を表すよう、前記設計情報を変更する接続ステップと、
前記変更対象層と異なる参照層の導体が切断状態を表し、他層の導体が接続状態を表しているパスに対応する設計情報について、前記変更対象層の導体が切断状態を表すよう、前記設計情報を変更する補充ステップとを前記コンピュータに実行させることを特徴とするプログラム。
【請求項３０】
前記設計は、前記設計情報に対して行われた変更履歴を表す状態式を用いて行われ、
前記プログラムは、さらに、
前記変更対象層、及び前記状態式に応じた書き換え規則
Ｔ1＋(Ａx−Ｂkx)→Ｔ1   …[i]
Ｔ→Ｔ＋(Ｃ−Ａk)   …[ii]
ここで、kは、前記変更対象層を示す層番号、
xは、kでない任意の層番号、
1＋(Ａx−Ｂkx),Ｔは、前記状態式、
Ｔ1は、前記状態式に含まれる部分式、
Ａk,Ａx,Ｂkx,Ｃは、前記状態式に含まれる定数項であって、前記パスに含まれる前記各導体が、Ak，Aｘはそれぞれ第ｋ層，第ｘ層において電気的に切断され、他層において電気的に接続された状態、Bｋｘは第ｋ層と第ｘ層において電気的に切断され、他層において電気的に接続された状態、Cは全て電気的に接続された状態に形成されていることを示す
を適用して、前記状態式を書き変える状態式更新ステップと、
前記[i]及び[ii]を適用して書き換えが行われた場合、それぞれ、[i]第ｘ層の導体が切断状態を表し、他層の導体が接続状態を表しているパスに対応する設計情報について前記補充ステップを実行させ、[ii]前記接続ステップを実行させる制御ステップと
を前記コンピュータに実行させることを特徴とする請求項２９に記載のプログラム。
【請求項３１】
請求項３に記載の回路を表す設計情報について、接続状態にある回路を表す設計情報を、切断状態にある他の回路を表すように変更する設計を、コンピュータを用いて行う場合に用いられるコンピュータ実行可能なプログラムであって、
前記設計情報は、前記回路の個々のパスに対応して、前記パスに含まれる各導体が、接続状態及び切断状態の何れに形成されるべきかを表しており、
変更対象層を識別する識別情報を取得する取得ステップと、
各層の導体が接続状態を表しているパスに対応する前記設計情報について、前記変更対象層の導体が切断状態を表すよう、前記設計情報を変更する切断ステップと
前記変更対象層の導体と、前記変更対象層と異なる第１参照層の導体とが切断状態を表し、他層の導体が接続状態を表しているパスに対応する設計情報について、前記変更対象層の導体が接続状態を表すよう、前記設計情報を変更する第１補充ステップと、
前記変更対象層と異なる第２参照層の導体が切断状態を表し、他層の導体が接続状態を表しているパスに対応する設計情報について、前記変更対象層の導体が切断状態を表すよう、前記設計情報を変更する第２補充ステップと
を前記コンピュータに実行させることを特徴とするプログラム。
【請求項３２】
前記設計は、前記設計情報に対して行われた変更履歴を表す状態式を用いて行われ、
前記プログラムは、さらに、
前記変更対象層、及び前記状態式に応じた書き換え規則
Ｔ1＋(Ａx−Ｂmx)→Ｔ1 …[i]
Ｔ2＋(Ｃ−Ａm)→Ｔ2   …[ii]
Ｔ3＋(Ｃ−Ａy)→Ｔ3＋(Ａm−Ｂmy) …[iii]
ここで、mは、前記変更対象層を示す層番号、
x,yは、mでない任意の層番号、
Ｔ1＋(Ａy−Ｂmy),Ｔ2＋(Ｃ−Ａm),Ｔ3＋(Ｃ−Ａx)は、前記状態式、
Ｔ1,Ｔ2,Ｔ3は、前記状態式に含まれる部分式、
Ａx,Ａm,Ａy,Ｂmx,Ｂmy,Ｃは、前記状態式に含まれる定数項であって、前記パスに含まれる前記各導体が、Ax，Am,Ayはそれぞれ第x層，第m層,第y層において電気的に切断され、他層において電気的に接続された状態、Bmx,Bmyはそれぞれ、第m層と第ｘ層,第m層と第ｙ層において電気的に切断され、他層において電気的に接続された状態、Cは全て電気的に接続された状態に形成されていることを示す
を適用して、前記状態式を書き変える状態式更新ステップと、
前記[i]、[ii]及び[iii]を適用して書き換えが行われた場合、それぞれ、
[i]第ｘ層の導体が切断状態を表し、他層の導体が接続状態を表しているパスに対応する設計情報について前記第２補充ステップを実行させ、[ii]前記切断ステップを実行させ、[iii]前記切断ステップ、並びに、前記変更対象層の導体と、第ｙ層の導体とが切断状態を表し、他層の導体が接続状態を表しているパスに対応する設計情報について前記第１補充ステップを実行させる制御ステップと
を前記コンピュータに実行させることを特徴とする請求項３１に記載のプログラム。
【請求項３３】
請求項２に記載の回路の構成を決定する設計を、コンピュータを用いて行う場合に用いられるコンピュータ実行可能なプログラムであって、
回数を取得する取得ステップと、
１層の導体の状態を変更することで、少なくとも前記回数繰り返して、接続／切断状態を順次反転させることができ、かつパス数が最小となるような、前記回路の構成を決定する決定ステップと
を前記コンピュータに実行させることを特徴とするプログラム。
【請求項３４】
請求項１乃至請求項４の何れかに記載の回路を備える第１スタンダードセルに対し、接続／切断状態を反転させた他の回路を備える第２スタンダードセルを選択する設計を、コンピュータを用いて行う場合に用いられるコンピュータ実行可能なプログラムであって、
前記設計は、スタンダードセルが備える回路を、１層の導体の状態を変更することで接続／切断状態を反転させた他の回路に置き換えて得られる入替スタンダードセルを、各スタンダードセル及び各層に対応して識別する入替セル情報を用いて行われ、
変更対象層を識別する識別情報を取得する対象層取得ステップと、
前記第１スタンダードセル及び前記変更対象層に対応して前記入替セル情報によって識別される入替スタンダードセルを、前記第２スタンダードセルとして選択する選択ステップと
を前記コンピュータに実行させることを特徴とするプログラム。
【請求項３５】
請求項２７乃至請求項３４の何れかに記載のプログラムを記録していることを特徴とするコンピュータ読取り可能な記録媒体。
【請求項３６】
前記回路において、
前記１つ以上の層の数はＮ層であり、前記各パスは、前記各パスのいずれもが電気的に接続されていない状態において、
（１）それぞれの異なる１層において電気的に切断され、他層において電気的に接続された状態のパスがＮ個、（２）それぞれの互いに異なる２層において電気的に切断され、他層において電気的に接続された状態のパスがＮ×（Ｎ−１）÷２個あることを特徴とする請求項３に記載の回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
前記設計情報は、例えば、設計情報テーブル４６０に格納されている。設計情報テーブル４６０の各列は、それぞれパスに対応して設けられ、パス識別名欄４６１は各列に対応するパスを識別するパス識別名を示し、パス状態欄４６２はパス識別名で識別されるパスのパス状態、即ち当該パスに含まれる各単位スイッチがＯＮ状態又はＯＦＦ状態の何れに形成されるべきかを示す次の記号（１）Ｃ  全ての単位スイッチがＯＮ状態に形成されるべきことを示す（２）Ａｉ  第ｉ層の単位スイッチがＯＦＦ状態、他層の単位スイッチがＯＮ状態に形成されるべきことを示す（３）Ｂｉｊ  第ｉ層及びｉと異なる第ｊ層の単位スイッチがＯＦＦ状態、他層の単位スイッチがＯＮ状態に形成されるべきことを示すの何れかを保持している。ｉ、ｊは、それぞれ具体的な数字により示される。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正の内容】
【図１２】
2003017571.tif 000001