(57)【要約】      （修正有）【課題】高速化を図りつつ、サンプル／ホールド部の消費電流を低減する。【解決手段】アナログ／ディジタル変換器は、第１及び第２の信号がそれぞれ入力される第１及び第２のサンプル／ホールド回路１１ａ，１１ｂとサンプル／ホールド回路の出力信号が入力されるアンプ１２とを有するサンプル／ホールド部と、前記アンプの出力信号をアナログ／ディジタル変換し、前記第１及び第２の信号に対応する第３及び第４の信号を並列出力するアナログ／ディジタル変換回路１４と、前記第３の信号に基づいて振幅の最大値を検出する第１の最大値検出回路２３ａと、前記第４の信号に基づいて振幅の最大値を検出する第２の最大値検出回路２３ｂと、前記第１及び第２の最大値検出回路の出力結果の中から振幅の最大値を判定する最大値判定回路２４と、前記最大値判定回路の出力結果に応じて前記アンプの電流値を制御する可変電流源１３とを具備する。【選択図】図１
2010183432.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の信号がそれぞれ入力される第１及び第２のサンプル／ホールド回路と前記第１及び第２のサンプル／ホールド回路の出力信号が入力されるアンプとを有するサンプル／ホールド部と、
前記アンプの出力信号をアナログ／ディジタル変換し、前記第１及び第２の信号に対応する第３及び第４の信号を並列出力するアナログ／ディジタル変換回路と、
前記アナログ／ディジタル変換回路から出力された前記第３の信号に基づいて振幅の最大値を検出する第１の最大値検出回路と、
前記アナログ／ディジタル変換回路から出力された前記第４の信号に基づいて振幅の最大値を検出する第２の最大値検出回路と、
前記第１及び第２の最大値検出回路の出力結果の中から振幅の最大値を判定する最大値判定回路と、
前記最大値判定回路の出力結果に応じて前記アンプの電流値を制御する可変電流源と
を具備することを特徴とするアナログ／ディジタル変換器。
【請求項２】
前記第３及び第４の信号を乗算し、前記第３及び第４の信号が同相か逆相かを判定する乗算器と、
前記乗算器の出力結果と前記最大値判定回路の出力結果とを用いて前記可変電流源を制御するための信号を生成する電流源制御回路と
をさらに具備することを特徴とする請求項１に記載のアナログ／ディジタル変換器。
【請求項３】
前記第３及び第４の信号の周波数を低減させるデシメーション回路をさらに具備することを特徴とする請求項１に記載のアナログ／ディジタル変換器。
【請求項４】
前記第１及び第２の最大値検出回路は、前記第３及び第４の信号の上位ビットの平均値を用いて前記振幅の前記最大値をそれぞれ検出することを特徴とする請求項１に記載のアナログ／ディジタル変換器。
【請求項５】
前記可変電流源は、前記第３及び第４の信号が同相及び逆相のいずれであるかを考慮した上で、前記振幅の前記最大値に比例した電流値を選ぶことを特徴とする請求項１に記載のアナログ／ディジタル変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプル／ホールド部を備えた複数チャンネルのアナログ／ディジタル変換器に関する。
【背景技術】
【０００２】
複数チャンネルのＡＤＣ（Analog to Digital Converter）の場合、マルチ入力Ｓ／Ｈ（Sample and Hold）の構成を採用することにより、ＡＤＣの個数を削減することができる。これにより、回路規模と消費電流を小さくすることができる。
【０００３】
しかし、マルチ入力Ｓ／Ｈの場合、Ｓ／Ｈ全体とＡＤＣの動作速度がチャンネル数Ｎに応じてＮ倍に高速化が必要となる。この場合、最も電流を消費する部分がＳ／Ｈ部であり、Ｓ／Ｈ部の消費電流を最適化できれば、ＡＤＣ全体の消費電流を絞ることが可能となる。しかしながら、現実的には、周波数帯が数十〜数百ＭＨｚ帯でのＳ／Ｈ部の電流削減は、一般的に困難である。
【０００４】
また、動作速度に関する問題として、サンプリング速度が速まると、ＡＤＣｉｎのセットリングが間に合わない。従って、Ｓ／Ｈ部の動作速度（帯域）の向上が必要となる。また、回路設計上の問題として、Ｓ／Ｈ部のアンプにおいて、ゲイン及び帯域は動作電流に比例する。従って、電流増加による速度向上には上限がある。そこで、ＡＤＣ動作の制御で対応する必要がある。
【０００５】
以上のように、従来のアナログ／ディジタル変換器では、高速化を実現しつつ、Ｓ／Ｈ部の消費電流を低減することが困難であった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２１７５３０号公報
【特許文献２】特開２００２−１６４７７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、高速化を図りつつ、サンプル／ホールド部の消費電流を低減することが可能なアナログ／ディジタル変換器を提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様によるアナログ／ディジタル変換器は、第１及び第２の信号がそれぞれ入力される第１及び第２のサンプル／ホールド回路と前記第１及び第２のサンプル／ホールド回路の出力信号が入力されるアンプとを有するサンプル／ホールド部と、前記アンプの出力信号をアナログ／ディジタル変換し、前記第１及び第２の信号に対応する第３及び第４の信号を並列出力するアナログ／ディジタル変換回路と、前記アナログ／ディジタル変換回路から出力された前記第３の信号に基づいて振幅の最大値を検出する第１の最大値検出回路と、前記アナログ／ディジタル変換回路から出力された前記第４の信号に基づいて振幅の最大値を検出する第２の最大値検出回路と、前記第１及び第２の最大値検出回路の出力結果の中から振幅の最大値を判定する最大値判定回路と、前記最大値判定回路の出力結果に応じて前記アンプの電流値を制御する可変電流源とを具備する。
【発明の効果】
【０００９】
本発明によれば、高速化を図りつつ、サンプル／ホールド部の消費電流を低減することが可能なアナログ／ディジタル変換器を提供できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係るアナログ／ディジタル変換器を示す構成図。
【図２】本発明の一実施形態に係る可変電流源及び電流源制御回路の具体例を示す回路図。
【図３】本発明の一実施形態に係るアナログ／ディジタル変換器における入力信号振幅とセットリング特性を説明するための図。
【図４】本発明の一実施形態に係る乗算器の出力信号と最大値判定回路の出力信号の一例を示す図。
【図５】本発明の一実施形態に係る振幅判定に応じた可変電流源のスイッチ切り替えを示す図。
【発明を実施するための形態】
【００１１】
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１２】
［１］アナログ／ディジタル変換器の構成
図１を用いて、本発明の一実施形態に係るアナログ／ディジタル変換器の構成について説明する。尚、ここでは、複数の入力チャンネルの例として２チャンネル信号を挙げて説明するが、３チャンネル以上でもよい。
【００１３】
図１に示すように、アナログ／ディジタル変換器は、第１回路部１０と第２回路部２０とを具備している。
【００１４】
第１回路部１０は、サンプル／ホールド（Ｓ／Ｈ）回路１１ａ、１１ｂ、アンプ（Ａｍｐ）１２、可変電流源１３、アナログ／ディジタル変換回路（ＡＤＣ）１４、フリップ／フロップ（Ｆ／Ｆ）回路１５ａ、１５ｂを備えている。ここで、サンプル／ホールド回路１１ａ、１１ｂとアンプ１２とを含む回路をサンプル／ホールド部と称す。この第１回路部１０により、入力信号Ｉｎｐｕｔ１、Ｉｎｐｕｔ２のサンプル＆ホールド動作とアナログ／ディジタル変換が行われる。
【００１５】
第２回路部２０は、デシメーション回路２１ａ、２１ｂ、乗算器２２、最大値検出回路２３ａ、２３ｂ、最大値判定回路２４、電流源制御回路２５を備えている。ここで、乗算器２２を含む回路を判定回路Ａ、最大値検出回路２３ａ、２３ｂと最大値判定回路２４とを含む回路を判定回路Ｂと称す。この第２回路部２０により、サンプル／ホールド部の消費電流を調整するための制御信号が生成される。
【００１６】
サンプル／ホールド部においては、アナログ／ディジタル変換を行う前に、サンプル／ホールド回路１１ａ、１１ｂがクロック信号ＣＬＫ１、ＣＬＫ２に応じて入力信号Ｉｎｐｕｔ１、Ｉｎｐｕｔ２に対してサンプル＆ホールド動作を行い、このサンプル／ホールド回路１１ａ、１１ｂにおいてホールドされた信号がアンプ１２に入力される。サンプル／ホールド回路１１ａ、１１ｂは、例えばコンデンサを含んで構成される。ここで、サンプル／ホールド回路１１ａ、１１ｂは、Ｎ個の複数チャンネルの入力信号と一対となってＮ個設けられているが、これに限定されない。
【００１７】
アナログ／ディジタル変換回路１４は、例えば入力個数Ｎ倍（本実施形態では２倍）のクロック信号ＣＬＫ１、ＣＬＫ２によって、アンプ１２から出力された信号をシリアル信号として、アナログ／ディジタル変換し、各チャンネル信号を並列出力する。
【００１８】
フリップ／フロップ回路１５ａ、１５ｂは、アナログ／ディジタル変換回路１４の出力信号がそれぞれ入力され、クロック信号ＣＬＫ１、ＣＬＫ２に応じて出力信号Ｏｕｔｐｕｔ１、Ｏｕｔｐｕｔ２をそれぞれ出力する。この出力信号Ｏｕｔｐｕｔ１、Ｏｕｔｐｕｔ２は、第２回路部２０へ入力されるとともに、外部にも取り出される。
【００１９】
デシメーション回路２１ａ、２１ｂは、フリップ／フロップ回路１５ａ、１５ｂの出力信号Ｏｕｔｐｕｔ１、Ｏｕｔｐｕｔ２がそれぞれ入力される。このデシメーション回路２１ａ、２１ｂは、信号判定をし易くするために、信号周波数の低減を行う。
【００２０】
判定回路Ａは、入力信号の位相に着目した判定が行われる。具体的には、乗算器２２は、デシメーション回路２１ａ、２１ｂの出力信号を乗算し、この信号が逆相（逆位相）か同相（同位相）かを判定する。
【００２１】
判定回路Ｂは、入力信号の振幅に着目した判定が行われる。具体的には、最大値検出回路２３ａ、２３ｂは、デシメーション回路２１ａ、２１ｂの出力信号の振幅の平均値から最大値をそれぞれ検出する。最大値判定回路２４は、最大値検出回路２３ａ、２３ｂの出力信号に基づいて、チャンネル信号中の振幅の最大値を判定する。尚、最大値検出回路２３ａ、２３ｂにおいては、各チャンネル出力の上位ビットの平均値を用いることによって、各チャンネルの振幅の最大値を検出してもよい。
【００２２】
電流源制御回路２５は、判定回路Ａ及び判定回路Ｂの２つの結果に基づいて可変電流源１３の制御信号を生成する。
【００２３】
可変電流源１３は、電流源制御回路２５の出力信号に基づいて、数ステップ単位（０．５〜１．０×Ｉ）で、アンプ１２の電流値を可変する。
【００２４】
［２］電流源制御回路と可変電流源の構成
図２を用いて、本発明の一実施形態に係る可変電流源及び電流源制御回路の具体的な構成の一例について説明する。尚、本実施形態に係る可変電流源及び電流源制御回路は、図２の構成に限定されない。
【００２５】
図２に示すように、可変電流源１３は、複数の電流源１３ａ、１３ｂ、１３ｃ、１３ｄとスイッチＳ０、Ｓ１、Ｓ２を含んでいる。スイッチＳ０、Ｓ１、Ｓ２のＯＮ／ＯＦＦにより、電流源１３ａ、１３ｂ、１３ｃがそれぞれ接続／非接続される。これにより、可変電流源１３の電流値Ｉｓｕｍが制御される。このような可変電流源１３のスイッチＳ０、Ｓ１、Ｓ２のＯＮ／ＯＦＦは、電流源制御回路２５の出力信号に応じて制御される。
【００２６】
電流源制御回路２５は、ＡＮＤ回路ＡＮＤ１、ＡＮＤ２、ＮＯＴ回路ＮＯＴ、ＯＲ回路ＯＲを含んでいる。ＡＮＤ回路ＡＮＤ１には、判定回路Ａ（乗算器２２）の出力信号（以下、出力信号Ａと称す）と判定回路Ｂ（最大値判定回路２４）の出力信号（以下、出力信号Ｂと称す）とが入力される。ＮＯＴ回路ＮＯＴには、出力信号Ａが入力される。ＯＲ回路ＯＲには、ＡＮＤ回路ＡＮＤ１の出力信号とＮＯＴ回路ＮＯＴの出力信号とが入力され、スイッチＳ０の制御信号を出力する。ＡＮＤ回路ＡＮＤ２には、出力信号ＢとＮＯＴ回路ＮＯＴの出力信号とが入力され、スイッチＳ２の制御信号を出力する。ＮＯＴ回路ＮＯＴの出力信号のノードｎからスイッチＳ１の制御信号が出力される。
【００２７】
以上のように、電流源制御回路２５において、出力信号Ａ及び出力信号Ｂに応じて、可変電流源１３のスイッチＳ０、Ｓ１、Ｓ２のＯＮ／ＯＦＦを制御する信号が生成される。そして、可変電流源１３のスイッチＳ０、Ｓ１、Ｓ２のＯＮ／ＯＦＦによって電流源１３ａ、１３ｂ、１３ｃがそれぞれ接続／非接続され、可変電流源１３の電流値Ｉｓｕｍが可変される。
【００２８】
［３］入力信号振幅とセットリング特性
図３（ａ）及び（ｂ）を用いて、アナログ／ディジタル変換器における入力信号振幅とセットリング特性について説明する。
【００２９】
まず、サンプル／ホールド部の動作速度に関して、例えば２チャンネルのアナログ／ディジタル変換回路１４でサンプル／ホールド部を共用した場合、サンプル／ホールド部に使用するアンプ１２には、広帯域のアンプが必要となる。高速動作の実現には、消費電流の増加が不可避となる場合が多い。特に１００〜２００ＭＨｚ帯での動作では、図３（ａ）のＡＤＣｉｎのサンプル／ホールド特性が示すように、サンプリング速度が２倍（周期Ｔが１／２）になると、ホールド時間が短くなり、ＡＤＣｉｎのセットリングが間に合わず（図３（ａ）のＡＤＣｉｎの点線）、サンプル時間内に所望の値（図３（ａ）のＡＤＣｉｎの実線）に達しない場合が発生する。これは、入力信号Ｉｎｐｕｔ１、Ｉｎｐｕｔ２が逆相の場合（ある時間での振幅差が大きくなる場合）が最も厳しくなる。この場合には、アナログ／ディジタル変換回路１４の変換特性が著しく劣化する。ゆえに、変換速度に対して十分なセットリング時間を確保したサンプル／ホールド部が必要になる。
【００３０】
一方、アナログ／ディジタル変換器の入力信号は、図３（ａ）のようにフルスケール入力の場合（例えば１Ｖ）もあるが、図３（ｂ）のようにフルスケール入力でない場合（例えば０．５Ｖ）もある。従って、図３（ｂ）に示すように、入力信号Ｉｎｐｕｔ１、Ｉｎｐｕｔ２の振幅が小さいときは、ＡＤＣｉｎのセットリング特性は相対的に緩和され、図３（ｂ）のＡＤＣｉｎの点線が図３（ａ）のＡＤＣｉｎの実線に到達するまでの時間Ｔ’も短縮する。
【００３１】
この点に着目し、本実施形態では、アナログ／ディジタル変換回路１４の出力信号の振幅を観測し、フルスケールよりも出力レベルが十分小さい場合、サンプル／ホールド部の電流を絞る。これにより、サンプル／ホールド部の消費電流を削減する。
【００３２】
具体的には、アナログ／ディジタル変換回路１４のディジタル出力の観測により、アナログ／ディジタル変換回路１４の出力振幅の最大値を検出し、フルスケール入力でない期間が続く場合は、可変電流源１３を用いてサンプル／ホールド部のアンプ１２の電流を絞り、消費電流の削減を図る。上記の動作を実現することにより、サンプル／ホールド部の電流の最適化が可能となる。
【００３３】
［４］可変電流源の制御動作
図４及び図５を用いて、本発明の一実施形態に係る可変電流源の制御動作の一例について説明する。
【００３４】
まず、出力信号Ａにより入力チャンネルが同相（“１”）である場合を考える。この場合、出力信号Ｂにより、振幅がフルスケールの半分以下の場合を“０”、半分より大きな場合（例えば最大）を“１”とする。
【００３５】
一方、出力信号Ａにより入力チャンネルが逆相（“０”）である場合を考える。この場合、出力信号Ｂにより、振幅がフルスケールの半分以下の場合を“０”、半分より大きな場合（例えば最大）を“１”とする。
【００３６】
このように出力信号Ａ及び出力信号Ｂの組み合わせに応じて、電流源制御回路２５には４通りの信号が入力され、図２に示す電流源制御回路２５により可変電流源１３の制御信号が生成される。その結果をまとめたものが図５である。
【００３７】
図５に示すように、出力信号Ａが“１”、出力信号Ｂが“０”の場合、可変電流源１３のスイッチＳ２は“０”、スイッチＳ１は“０”、スイッチＳ０は“０”となる。すなわち、スイッチＳ０、Ｓ１、Ｓ２は全てＯＦＦであるので、可変電流源１３のトータルの電流値Ｉｓｕｍは最小値であるＩとなる。従って、入力信号Ｉｎｐｕｔ１、Ｉｎｐｕｔ２が同相であって、入力信号Ｉｎｐｕｔ１、Ｉｎｐｕｔ２の振幅が十分小さいとき（フルスケールでないとき）は、可変電流源１３の電流値Ｉｓｕｍは最も低減される。
【００３８】
出力信号Ａが“１”、出力信号Ｂが“１”の場合、可変電流源１３のスイッチＳ２は“０”、スイッチＳ１は“０”、スイッチＳ０は“１”となる。すなわち、スイッチＳ０はＯＮし、スイッチＳ１、Ｓ２はＯＦＦであるので、可変電流源１３のトータルの電流値ＩｓｕｍはＩ＋Ｉ０となる。
【００３９】
出力信号Ａが“０”、出力信号Ｂが“０”の場合、可変電流源１３のスイッチＳ２は“０”、スイッチＳ１は“１”、スイッチＳ０は“１”となる。すなわち、スイッチＳ０、Ｓ１はＯＮし、スイッチＳ２はＯＦＦであるので、可変電流源１３のトータルの電流値ＩｓｕｍはＩ＋Ｉ０＋Ｉ１となる。
【００４０】
出力信号Ａが“０”、出力信号Ｂが“１”の場合、可変電流源１３のスイッチＳ２は“１”、スイッチＳ１は“１”、スイッチＳ０は“１”となる。すなわち、スイッチＳ０、Ｓ１、Ｓ２は全てＯＮするので、可変電流源１３のトータルの電流値Ｉｓｕｍは最大値であるＩ＋Ｉ０＋Ｉ１＋Ｉ２となる。従って、入力信号Ｉｎｐｕｔ１、Ｉｎｐｕｔ２が逆相であって、入力信号Ｉｎｐｕｔ１、Ｉｎｐｕｔ２の振幅が大きいとき（フルスケールであるとき）は、高速処理が要求されるので、可変電流源１３の電流値Ｉｓｕｍは最も大きくなる。
【００４１】
尚、本実施形態では、出力信号Ｂの振幅がフルスケールより十分小さい場合の例としてフルスケールの半分以下としたが、これに限定されない。
【００４２】
また、本実施形態では、判定回路Ａ及び判定回路Ｂの両方の結果を用いて、可変電流源１３の電流値Ｉｓｕｍを制御したが、判定回路Ｂのみの結果に応じて可変電流源１３の電流値Ｉｓｕｍを制御することも可能である。この場合、判定回路Ｂの出力信号により可変電流源１３が制御される。
【００４３】
［５］効果
上記本発明の一実施形態によれば、アナログ／ディジタル変換回路１４の出力信号の振幅及び位相を観測し、この出力信号が同相か逆相かを考慮した上で、出力信号の振幅の大きさに比例したサンプル／ホールド部のアンプ１２の電流値を選ぶ。つまり、信号振幅がフルスケールよりも十分に小さい場合は可変電流源１３を用いてアンプ１２の電流値を絞り、フルスケールの場合はアンプ１２に対して通常の電流値を用いる。これにより、複数チャンネルのＡＤＣ実装において、高速化を図りつつ、サンプル／ホールド部の消費電流を低減することができる。具体的には、サンプル／ホールド部の＋ＡＤＣ全体としては、約２５％程度の消費電流の削減が可能である。
【００４４】
その他、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００４５】
１０…第１回路部、１１ａ、１１ｂ…サンプル／ホールド（Ｓ／Ｈ）回路、１２…アンプ（Ａｍｐ）、１３…可変電流源、１３ａ、１３ｂ、１３ｃ、１３ｄ…電流源、１４…アナログ／ディジタル変換回路（ＡＤＣ）、１５ａ、１５ｂ…フリップ／フロップ（Ｆ／Ｆ）回路、２０…第２回路部、２１ａ、２１ｂ…デシメーション回路、２２…乗算器、２３ａ、２３ｂ…最大値検出回路、２４…最大値判定回路、２５…電流源制御回路、ＡＮＤ１、ＡＮＤ２…ＡＮＤ回路、ＯＲ…ＯＲ回路、ＮＯＴ…ＮＯＴ回路。
【図１】
2010183432.tif 000003
【図２】
2010183432.tif 000004
【図３】
2010183432.tif 000005
【図４】
2010183432.tif 000006
【図５】
2010183432.tif 000007