(57)【要約】【課題】容量性負荷の充放電回路における省電力効果を高めること。【解決手段】容量性負荷の充放電回路は、充放電部と、蓄電素子と、電位調整部と、経路選択部とを有する。充放電部は、容量性負荷の電位がアナログ信号の電位変化パターンに倣って変化するように容量性負荷に対する充放電を行う。蓄電素子は、電源部からの電流によって充電されるとともに容量性負荷に対する充電時の電流源となる。電位調整部は、蓄電素子が有する低電位側端子の電位を、アナログ信号の電位よりも所定量低くするように調整する。経路選択部は、容量性負荷からの電荷を電源部と蓄電素子の少なくとも一方に流す回生経路と、容量性負荷からの電荷をグランド側に流す放電経路とを、アナログ信号の電位に応じて選択する。【選択図】図４
2010135943.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷の電位がアナログ信号の電位変化パターンに倣って変化するように前記容量性負荷に対する充放電を行う充放電部と、
電源部からの電流によって充電されるとともに前記容量性負荷に対する充電時の電流源となる蓄電素子と、
前記蓄電素子が有する低電位側端子の電位を、前記アナログ信号の電位よりも所定量低くするように調整する電位調整部と、
前記容量性負荷からの電荷を前記電源部と前記蓄電素子の少なくとも一方に流す回生経路と、前記容量性負荷からの電荷をグランド側に流す放電経路とを、前記アナログ信号の電位に応じて選択する経路選択部と、
を有する容量性負荷の充放電回路。
【請求項２】
前記電位調整部は、
前記容量性負荷の放電時における前記アナログ信号の電位と前記低電位側端子の電位との差が、前記容量性負荷の充電時における前記アナログ信号の電位と前記低電位側端子の電位との差よりも小さくなるように、前記低電位側端子の電位を調整する、請求項１に記載の容量性負荷の充放電回路。
【請求項３】
前記電位調整部は、
前記アナログ信号用の導体にカソード端子が接続された第１ツェナーダイオードと、
前記第１ツェナーダイオードが有するアノード端子の電位に倣って、前記低電位側端子の電位を上昇させる第１トランジスタと、
前記アナログ信号用の導体にカソード端子が接続され、ツェナー電圧が前記第１ツェナーダイオードのツェナー電圧よりも小さい第２ツェナーダイオードと、
前記第２ツェナーダイオードが有するアノード端子の電位に倣って、前記低電位側端子の電位を下降させる第２トランジスタと、
を有する、請求項２に記載の容量性負荷の充放電回路。
【請求項４】
前記放電経路は、
前記電位調整部内の経路であって、前記低電位側端子の電位を下降させる際に電荷が流れる経路を含む、請求項１から３の何れか１項に記載の容量性負荷の充放電回路。
【請求項５】
前記経路選択部は、
前記電源部と前記蓄電素子の少なくとも一方と前記低電位側端子との間に設けられ、前記低電位側端子側から前記電源部側又は前記蓄電素子側へ向かう電荷の流れは許容し、反対向きの流れは許容しない回生用ダイオードを有する、請求項１から４の何れか１項に記載の容量性負荷の充放電回路。
【請求項６】
前記回生用ダイオードに対して直列に接続されたコイルを有する、請求項５に記載の容量性負荷の充放電回路。
【請求項７】
前記経路選択部は、
前記アナログ信号の電位が第１閾値以上の場合に、前記容量性負荷からの電荷を前記蓄電素子に流す第１回生経路を選択し、
前記アナログ信号の電位が前記第１閾値未満であって第２閾値以上である場合に、前記容量性負荷からの電荷を前記電源部側に流す第２回生経路を選択し、
前記アナログ信号の電位が前記第２閾値未満である場合に、前記放電経路を選択する、請求項１から６の何れか１項に記載の容量性負荷の充放電回路。
【請求項８】
アノード端子が前記電源部に接続され、カソード端子が前記蓄電素子が有する高電位側端子に接続された逆流防止用ダイオードを有する、請求項１から７の何れか１項に記載の容量性負荷の充放電回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性負荷の充放電回路に関する。
【背景技術】
【０００２】
使用状態での効率向上を目的として、信号レベルが規定値を越えない場合には電源回路からコンデンサに電荷を充電させ、信号レベルが規定値を越えた場合にはコンデンサの両端の電圧を重畳させて増幅回路に供給する電力増幅回路が提案されている（例えば特許文献１を参照）。
【特許文献１】特開平６−２９１５５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ピエゾ素子等の容量性負荷を用いた液体吐出ヘッドに対して、従来の電力増幅回路に基づく充放電回路を用いることが考えられる。しかし、省電力化への要求は強く、さらなる省電力化が求められている。  
本発明は、このような事情に鑑みなされたものであり、その目的は、省電力効果を高めることにある。
【課題を解決するための手段】
【０００４】
前記目的を達成するための主たる発明は、
容量性負荷の電位がアナログ信号の電位変化パターンに倣って変化するように前記容量性負荷に対する充放電を行う充放電部と、
電源部からの電流によって充電されるとともに前記容量性負荷に対する充電時の電流源となる蓄電素子と、
前記蓄電素子が有する低電位側端子の電位を、前記アナログ信号の電位よりも所定量低くするように調整する電位調整部と、
前記容量性負荷からの電荷を前記電源部と前記蓄電素子の少なくとも一方に流す回生経路と、前記容量性負荷からの電荷をグランド側に流す放電経路とを、前記アナログ信号の電位に応じて選択する経路選択部と、
を有する容量性負荷の充放電回路である。  
本発明の他の特徴は、本明細書、及び添付図面の記載により、明らかにする。
【発明を実施するための最良の形態】
【０００５】
本明細書の記載、及び添付図面の記載により、少なくとも次のことが明らかにされる。
【０００６】
すなわち、容量性負荷の電位がアナログ信号の電位変化パターンに倣って変化するように前記容量性負荷に対する充放電を行う充放電部と、電源部からの電流によって充電されるとともに前記容量性負荷に対する充電時の電流源となる蓄電素子と、前記蓄電素子が有する低電位側端子の電位を、前記アナログ信号の電位よりも所定量低くなるように調整する電位調整部と、前記容量性負荷からの電荷を前記電源部と前記蓄電素子の少なくとも一方に流す回生経路と、前記容量性負荷からの電荷をグランド側に流す放電経路とを、前記アナログ信号の電位に応じて選択する経路選択部と、を有する容量性負荷の充放電回路を実現できることが明らかにされる。  
このような容量性負荷の充放電回路によれば、電位調整部が蓄電素子における低電位側端子の電位を調整するので、アナログ信号の電位が電源電位よりも高くなっても容量性負荷を充電できる。このため、電源部は、アナログ信号の最高電位よりも低い電位の電源を生成すれば足り、省電力化が図れる。また、電位調整部は、アナログ信号の電位に応じて低電位側端子の電位を調整するため、充電時や放電時における損失を抑制できる。さらに、放電時に容量性負荷から放出された電荷は、電源や蓄電素子に戻されて回生される。これらの点でも省電力化が図れる。
【０００７】
かかる容量性負荷の充放電回路であって、前記電位調整部は、前記容量性負荷の放電時における前記アナログ信号の電位と前記低電位側端子の電位との差が、前記容量性負荷の充電時における前記アナログ信号の電位と前記低電位側端子の電位との差よりも小さくなるように、前記低電位側端子の電位を調整することが好ましい。  
このような容量性負荷の充放電回路によれば、充放電時における損失を抑制でき、省電力化が図れる。
【０００８】
かかる容量性負荷の充放電回路であって、前記電位調整部は、前記アナログ信号用の導体にカソード端子が接続された第１ツェナーダイオードと、前記第１ツェナーダイオードが有するアノード端子の電位に倣って、前記低電位側端子の電位を上昇させる第１トランジスタと、前記アナログ信号用の導体にカソード端子が接続され、ツェナー電圧が前記第１ツェナーダイオードのツェナー電圧よりも小さい第２ツェナーダイオードと、前記第２ツェナーダイオードが有するアノード端子の電位に倣って、前記低電位側端子の電位を下降させる第２トランジスタとを有することが好ましい。  
このような容量性負荷の充放電回路によれば、ツェナーダイオードやトランジスタによって低電位側端子の電位を調整できるので、構成の簡素化が図れる。
【０００９】
かかる容量性負荷の充放電回路であって、前記放電経路は、前記電位調整部内の経路であって、前記低電位側端子の電位を下降させる際に電荷が流れる経路を含むことが好ましい。  
このような容量性負荷の充放電回路によれば、電位調整部を放電経路としても用いるので、構成の簡素化が図れる。
【００１０】
かかる容量性負荷の充放電回路であって、前記経路選択部は、前記電源部と前記蓄電素子の少なくとも一方と前記低電位側端子との間に設けられ、前記低電位側端子側から前記電源部側又は前記蓄電素子側へ向かう電荷の流れは許容し、反対向きの流れは許容しない回生用ダイオードを有することが好ましい。  
このような容量性負荷の充放電回路によれば、電源部や蓄電素子と低電位側端子との電位差に応じて電荷の流れる経路が決まるので、制御の容易化や構成の簡素化が図れる。
【００１１】
かかる容量性負荷の充放電回路であって、前記回生用ダイオードに対して直列に接続されたコイルを有することが好ましい。  
このような容量性負荷の充放電回路によれば、省電力効果を高めることができる。
【００１２】
かかる容量性負荷の充放電回路であって、前記経路選択部は、前記アナログ信号の電位が第１閾値以上の場合に、前記容量性負荷からの電荷を前記蓄電素子に流す第１回生経路を選択し、前記アナログ信号の電位が前記第１閾値未満であって第２閾値以上である場合に、前記容量性負荷からの電荷を前記電源部側に流す第２回生経路を選択し、前記アナログ信号の電位が前記第２閾値未満である場合に、前記放電経路を選択することが好ましい。  
このような容量性負荷の充放電回路によれば、省電力効果を一層高めることができる。
【００１３】
かかる容量性負荷の充放電回路であって、アノード端子が前記電源部に接続され、カソード端子が前記蓄電素子が有する高電位側端子に接続された逆流防止用ダイオードを有することが好ましい。  
このような容量性負荷の充放電回路によれば、蓄電素子が有する高電位側端子が電源部からの電源電位よりも高くなると、蓄電素子側から電源部側へ向かう電荷の流れが阻止されるので、制御の容易化や構成の簡素化が図れる。
【００１４】
＝＝＝第１実施形態＝＝＝
＜印刷システムについて＞
図１に例示した印刷システムは、プリンタ１と、コンピュータＣＰとを有する。プリンタ１は液体吐出装置に相当し、用紙、布、フィルム等の媒体に向けて、液体の一種であるインクを吐出する。媒体は、液体が吐出される対象となる対象物である。コンピュータＣＰは、プリンタ１と通信可能に接続されている。プリンタ１に画像を印刷させるため、コンピュータＣＰは、その画像に応じた印刷データをプリンタ１に送信する。
【００１５】
＝＝＝プリンタ１の概要＝＝＝
プリンタ１は、用紙搬送機構１０、キャリッジ移動機構２０、駆動信号生成回路３０、ヘッドユニット４０、検出器群５０、及び、プリンタ側コントローラ６０を有する。
【００１６】
用紙搬送機構１０は、用紙を搬送方向に搬送させる。キャリッジ移動機構２０は、ヘッドユニット４０が取り付けられたキャリッジを所定の移動方向（例えば紙幅方向）に移動させる。駆動信号生成回路３０は駆動信号ＣＯＭを生成する。この駆動信号ＣＯＭは、用紙への印刷時にヘッドが有するピエゾ素子ＰＺＴ（図２を参照）へ印加されるものである。ピエゾ素子ＰＺＴは駆動信号ＣＯＭによって充放電される容量性負荷の一種であるため、駆動信号生成回路３０は容量性負荷の充放電回路に相当する。なお、駆動信号生成回路３０の構成については、後で詳しく説明する。
【００１７】
ヘッドユニット４０は、ヘッドＨＤとヘッド制御部ＨＣとを有する。ヘッドＨＤは、液体状のインクを用紙に向けて吐出させるものであり、液体吐出ヘッドに相当する。図２に示すようにヘッドＨＤには、共通インク室４１からインク供給路４２及び圧力室４３を通ってノズル４４に至る一連のインク流路が、複数のノズル４４のそれぞれについて設けられている。ピエゾ素子ＰＺＴは、容量性負荷の一種であり、波形信号Ｉｎｐｕｔ（図１１等を参照，アナログ信号に相当する）に基づいて充放電が行われる。すなわち、ピエゾ素子ＰＺＴは、駆動電極４５の電位が波形信号Ｉｎｐｕｔの電位変化パターンに倣って変化するように充放電が行われる。そして、ピエゾ素子ＰＺＴでは、グランド電位に調整された共通電極４６との間の電位差に応じて圧電体４７が変形し、圧力室４３の容積を変化させる。これにより、圧力室４３内のインクに圧力変化が与えられ、この圧力室４３に連通されたノズル４４からインク滴が吐出される。このヘッドＨＤでは、駆動電極４５（波形信号Ｉｎｐｕｔ）の電位が高くなるほど圧力室４３が拡大し、低くなるほど圧力室４３が収縮する。ヘッド制御部ＨＣは、プリンタ側コントローラ６０からのヘッド制御信号に基づき、ヘッドＨＤによるインク滴の吐出動作を制御する。
【００１８】
検出器群５０は、プリンタ１の状況を監視する複数の検出器によって構成される。これらの検出器による検出結果は、プリンタ側コントローラ６０に出力される。プリンタ側コントローラ６０は、プリンタ１における全体的な制御を行う。プリンタ側コントローラ６０は、インタフェース部６１と、ＣＰＵ６２と、メモリ６３とを有する。インタフェース部６１は、コンピュータＣＰとの間でデータの受け渡しを行う。ＣＰＵ６２は、プリンタ１の全体的な制御を行う。メモリ６３は、コンピュータプログラムを格納する領域や作業領域等を確保する。ＣＰＵ６２は、メモリ６３に記憶されているコンピュータプログラムに従い、各制御対象部を制御する。
【００１９】
＝＝＝駆動信号生成回路の参考例について＝＝＝
ここで、駆動信号生成回路の参考例について説明する。図３は、参考例の駆動信号生成回路１００を説明する図である。参考例の駆動信号生成回路１００は、波形生成回路１０１、電流増幅回路１０２、切り替え回路１０３、充電用コンデンサ１０７、逆流防止ダイオード１０８、及び、回生用ダイオード１０９を有する。
【００２０】
波形生成回路１０１は、波形信号Ｉｎｐｕｔを生成する。電流増幅回路１０２は、波形信号Ｉｎｐｕｔの電流を増幅することで駆動信号ＣＯＭとして出力する。この参考例では、ＮＰＮ型トランジスタ１０５とＰＮＰ型トランジスタ１０６とを有する。切り替え回路１０３は、充電用コンデンサ１０７の低電位側端子、及び、ＰＮＰ型トランジスタ１０６のコレクタ端子の電位を、波形信号Ｉｎｐｕｔの電位に基づいて２段階に切り替える。すなわち、波形信号Ｉｎｐｕｔの電位が切り替え電位よりも低ければ、各端子の電位をグランド電位にする。一方、波形信号Ｉｎｐｕｔの電位が切り替え電位よりも高ければ、各端子の電位を電源で決まる電位（以下電源電位ともいう。この例では２０Ｖである。）にする。充電用コンデンサ１０７は、ピエゾ素子ＰＺＴの充電時における電流源となる。逆流防止ダイオード１０８は、電源回路と充電用コンデンサ１０７の間に設けられている。回生用ダイオード１０９は、ピエゾ素子ＰＺＴから放出された電荷の電源回路への移動を許容する。
【００２１】
参考例の駆動信号生成回路１００では、波形信号Ｉｎｐｕｔの電位が切り替え電位以上である場合に、充電用コンデンサ１０７の低電位側端子が電源電位に切り替えられる。ここで、ＰＮＰ型トランジスタ１０６のコレクタ端子は、充電用コンデンサ１０７の低電位側端子と導体で接続されている。このため、コレクタ端子も電源電位に切り替えられる。切り替え直後において、充電用コンデンサ１０７の高電位側端子の電位は、アナログ信号の電位よりも十分に高くなる。
【００２２】
また、切り替え電位は、電源電位よりも所定量低い電位に定められている。これは、電源電位の振れを考慮してもＮＰＮ型トランジスタ１０５を支障なく動作させるためである。この切り替え電位は、例えば電源電位よりも数ボルト程度低い電位に定められる。この場合、電源電位に切り替わった直後において、ＰＮＰ型トランジスタ１０６におけるコレクタ端子の電位がベース端子の電位よりも高くなり、コレクタ端子からベース端子へ電流が（通常流さない方向に）流れ、動作が不安定になる可能性があった。
【００２３】
＝＝＝本実施形態の駆動信号生成回路３０について＝＝＝
＜構成の概要について＞
このような事情に鑑み、本実施形態の駆動信号生成回路３０（容量性負荷の充放電回路）では次の構成を採っている。すなわち、図４に示す駆動信号生成回路３０において、電位調整回路３３（電位調整部の一種）は、充電用コンデンサＣ１（蓄電素子の一種）が有する低電位側端子の電位を、波形信号Ｉｎｐｕｔ（アナログ信号の一種）の電位よりも所定量低くなり、高電位側端子の電位が、Ｉｎｐｕｔより僅かに高くなるように調整する。また、電位調整回路３３及び回生用ダイオードＤ２（経路選択部の一種）は、ピエゾ素子ＰＺＴ（容量性負荷の一種）から放出された電荷を電源回路３４に戻す回生経路と、この電荷をグランドに流す放電経路とを選択する。
【００２４】
このため、アナログ信号の電位が電源電位よりも高くなってもピエゾ素子ＰＺＴの充電を行える。これにより、電源回路３４は、波形信号Ｉｎｐｕｔの最高電位よりも低い電位の電源を生成すれば足り、省電力化が図れる。また、電位調整回路３３は、波形信号Ｉｎｐｕｔの電位に応じて低電位側端子の電位を調整するため、充電時や放電時における損失を抑制できる。さらに、放電時にピエゾ素子ＰＺＴから放出された電荷の一部は、電源回路３４に戻されて回生される。この点でも省電力化が図れる。
【００２５】
＜構成の詳細について＞
以下、本実施形態の駆動信号生成回路３０について詳細に説明する。図４に示した駆動信号生成回路３０は、波形生成回路３１と、電流増幅回路３２と、電位調整回路３３と、電源回路３４と、充電用コンデンサＣ１と、逆流防止用ダイオードＤ１と、回生用ダイオードＤ２とを有する。
【００２６】
波形生成回路３１は、駆動信号ＣＯＭの電圧を示すデジタルデータをアナログ変換して、波形信号Ｉｎｐｕｔを生成する。波形信号Ｉｎｐｕｔは、駆動信号ＣＯＭの電圧と略等しい電圧のアナログ信号である。従って、波形生成回路３１は、アナログ信号を生成するアナログ信号生成部に相当する。波形生成回路３１は、ＤＡＣ回路３１ａと電圧増幅回路３１ｂとを有する。ＤＡＣ回路３１ａは、駆動信号ＣＯＭの電圧をデジタル値で示すＤＡＣデータをアナログ変換する。このＤＡＣデータは、プリンタ側コントローラ６０から時系列で出力される。すなわち、ＣＰＵ６２は、ＤＡＣデータをメモリ６３から順次読み出してＤＡＣ回路３１ａへ出力する。電圧増幅回路３１ｂは、ＤＡＣ回路３１ａでアナログ変換された信号の電圧を増幅し、波形信号Ｉｎｐｕｔとして出力する。本実施形態において、ＤＡＣ回路３１ａから出力される信号の最高電圧が３．３Ｖ程度であるのに対し、電圧増幅回路３１ｂから出力される信号の最高電圧が４０Ｖ程度である。
【００２７】
電流増幅回路３２は、波形生成回路３１で生成された波形信号Ｉｎｐｕｔの電流を増幅し、駆動信号ＣＯＭとして出力する。駆動信号ＣＯＭは、ピエゾ素子ＰＺＴの充放電に用いられる。すなわち、この駆動信号ＣＯＭにより、ピエゾ素子ＰＺＴが有する駆動電極４５の電位が波形信号Ｉｎｐｕｔの電位とほぼ同じになるように電流が流れる。従って、電流増幅回路３２は、ピエゾ素子ＰＺＴの電位が波形信号Ｉｎｐｕｔの電位変化パターンに倣って変化するように、ピエゾ素子ＰＺＴに対する充放電を行う充放電部の一種に相当する。本実施形態における電流増幅回路３２は、プッシュプル接続されたＮＰＮ型トランジスタＱ１及びＰＮＰ型トランジスタＱ２の組を有している。ＮＰＮ型トランジスタＱ１は、駆動信号ＣＯＭの電位上昇時に動作するものであり、充電用トランジスタの一種である。ＰＮＰ型トランジスタＱ２は、電位下降時に動作するものであり、放電用トランジスタの一種である。この電流増幅回路３２において、駆動電極４５の電位が波形信号Ｉｎｐｕｔの電位よりも低ければ、ＮＰＮ型トランジスタＱ１が動作して駆動電極４５へ向けて電流を流し、ピエゾ素子ＰＺＴを充電する。一方、駆動電極４５の電位が波形信号Ｉｎｐｕｔの電位よりも高ければ、ＰＮＰ型トランジスタＱ２が動作して駆動電極４５側から電流を流し、ピエゾ素子ＰＺＴを放電する。その結果、駆動電極４５の電位が波形信号Ｉｎｐｕｔの電位変化パターンに倣って変化する。
【００２８】
電位調整回路３３は、電位調整部の一種に相当し、充電用コンデンサＣ１の低電位側端子、及び、ＰＮＰ型トランジスタＱ２のコレクタ端子の電位を、波形信号Ｉｎｐｕｔの電位よりも所定量低くすることにより、高電位側がＩｎｐｕｔより若干高くなるように調整する。そして、電位調整回路３３は、回生用ダイオードＤ２とともに経路選択部として機能し、ピエゾ素子ＰＺＴから放出された電荷を電源回路３４に流す回生経路と、ピエゾ素子ＰＺＴから放出された電荷をグランド側に流す放電経路とを、波形信号Ｉｎｐｕｔの電位に応じて選択する。なお、電位調整回路３３の具体的構成や経路の選択等については後で説明する。
【００２９】
充電用コンデンサＣ１は、蓄電素子の一種であり、ピエゾ素子ＰＺＴの充電時における電流源となる。充電用コンデンサＣ１は、一方の電極に接続された高電位側端子と、他方の電極に接続された低電位側端子とを有する。高電位側端子は、ピエゾ素子ＰＺＴの充電時に電流が流れる導体に接続されている。具体的には、ＮＰＮ型トランジスタＱ１のコレクタ端子と逆流防止用ダイオードＤ１のカソード端子とを接続する導体に接続されている。低電位側端子は、ピエゾ素子ＰＺＴの放電時に電流が流れる導体に接続されている。具体的にはＰＮＰ型トランジスタＱ２のコレクタ端子と電位調整回路３３とを接続する導体に接続されている。この充電用コンデンサＣ１は、低電位側端子の電位がグランド電位よりも高くなった場合に、ピエゾ素子ＰＺＴを充電するための電流源となる。すなわち、ピエゾ素子ＰＺＴは、充電用コンデンサＣ１の高電位側端子から流れ出た電荷によって充電される。
【００３０】
逆流防止用ダイオードＤ１は、電源回路３４と充電用コンデンサＣ１の間に設けられている。この逆流防止用ダイオードＤ１は、充電用コンデンサＣ１の高電位側端子の電位が電源電位よりも高くなった場合において、高電位側端子から電源回路３４への電荷の移動を阻止する。このため、逆流防止用ダイオードＤ１は、アノード端子が電源回路３４側に、カソード端子が充電用コンデンサＣ１側に向いた状態で設けられている。本実施形態の逆流防止用ダイオードＤ１は、ショットキーダイオードによって構成されている。これは、ショットキーダイオードの順方向電圧が通常のダイオードの順方向電圧よりも小さいからである。順方向電圧が小さいことで損失を抑制できる。
【００３１】
回生用ダイオードＤ２は、ＰＮＰ型トランジスタＱ２を通じてピエゾ素子ＰＺＴから放出された電荷の電源回路３４側への移動を許容し、反対側への移動を阻止する。このため、回生用ダイオードＤ２のアノード端子は、ＰＮＰ型トランジスタＱ２のコレクタ端子と電位調整回路３３とを接続する導体に接続されている。また、回生用ダイオードＤ２のカソード端子は、導体を介して電源回路３４に接続されている。本実施形態の回生用ダイオードＤ２もまた、ショットキーダイオードによって構成されている。これも、損失を抑制するためである。そして、電源回路３４へ移動した電荷は、充電用コンデンサＣ１やピエゾ素子ＰＺＴへの充電に再度用いられる。
【００３２】
電源回路３４は、電源部の一種であってピエゾ素子ＰＺＴの充電時における電流源となる。この実施形態における電源回路３４は、電圧２０Ｖの電源（以下２０Ｖ電源ともいう）や電圧４０Ｖの電源（以下４０Ｖ電源ともいう）等を生成する。そして、各電源の出力段には、それぞれ電源用コンデンサ３４ａが設けられている。本実施形態の電源回路３４において、２０Ｖ電源の容量は４０Ｖ電源の容量よりも大きい。これは、２０Ｖ電源が主としてピエゾ素子ＰＺＴの充電に用いられるのに対し、４０Ｖ電源が主として波形信号Ｉｎｐｕｔの電圧波形を生成したり、ヘッドＨＤにおけるノズルを選択する回路の制御に使われたり、多くの電流を流さないコンデンサに電流を供給したりと、多くの電流を流さないからである。
【００３３】
＜電位調整回路３３の詳細について＞
図５に示すように、電位調整回路３３は、第１調整部３３ａと第２調整部３３ｂとを有する。第１調整部３３ａは、充電用コンデンサＣ１の低電位側端子やＰＮＰ型トランジスタＱ２のコレクタ端子の電位を上昇させる際に動作する部分である。この第１調整部３３ａは、ツェナーダイオードＤ３と、２つのＮＰＮ型トランジスタＱ３，Ｑ４とを有する。ツェナーダイオードＤ３は、第１ツェナーダイオードに相当し、カソード端子が波形信号Ｉｎｐｕｔ用の導体に接続され、アノード端子がＮＰＮ型トランジスタＱ３のベース端子に接続されている。このため、ツェナーダイオードＤ３によってＮＰＮ型トランジスタＱ３のベース端子は、波形信号Ｉｎｐｕｔの電位がツェナーダイオードＤ３のツェナー電圧よりも高い場合には、波形信号Ｉｎｐｕｔの電位よりも第１所定量だけ低い電位に定められる。なお、本実施形態のツェナーダイオードＤ３は、ツェナー電圧が１５Ｖである。ＮＰＮ型トランジスタＱ３は、コレクタ端子に４０Ｖ電源が供給され、エミッタ端子がＮＰＮ型トランジスタＱ４のベース端子に接続されている。また、ＮＰＮ型トランジスタＱ４は、第１トランジスタに相当するものであり、コレクタ端子に２０Ｖ電源が供給され、エミッタ端子が充電用コンデンサＣ１の低電位側端子に接続されている。なお、ＮＰＮ型トランジスタＱ４のエミッタ端子は、導体を通じてＰＮＰ型トランジスタＱ２のコレクタ端子や回生用ダイオードＤ２のアノード端子にも接続されている。
【００３４】
この第１調整部３３ａでは、ＮＰＮ型トランジスタＱ４のエミッタ端子の電位がツェナーダイオードＤ３のアノード端子の電位とほぼ揃うようにＮＰＮ型トランジスタＱ３，Ｑ４が動作する。言い換えれば、ＮＰＮ型トランジスタＱ４のエミッタ端子は、波形信号Ｉｎｐｕｔの電位よりも第１所定量だけ低い電位に調整される。このとき、ＮＰＮ型トランジスタＱ３のエミッタ端子がＮＰＮ型トランジスタＱ４のベース端子に接続されているので、ＮＰＮ型トランジスタＱ４が流す電流の量を十分に大きくできる。
【００３５】
なお、波形信号Ｉｎｐｕｔの電位とＮＰＮ型トランジスタＱ４のエミッタ端子の電位との差が第１所定量より小さい場合、ＮＰＮ型トランジスタＱ３及びＮＰＮ型トランジスタＱ４は動作しない。この場合、ＮＰＮ型トランジスタＱ４のエミッタ端子の電位は他の回路要素によって定められる。
【００３６】
第２調整部３３ｂは、充電用コンデンサＣ１の低電位側端子やＰＮＰ型トランジスタＱ２のコレクタ端子の電位を下降させる際に動作する部分であり、ツェナーダイオードＤ４と抵抗Ｒ１とコンデンサＣ２と２つのＰＮＰ型トランジスタＱ５，Ｑ６とを有する。ツェナーダイオードＤ４は、第２ツェナーダイオードに相当し、カソード端子が波形信号Ｉｎｐｕｔ用の導体に接続され、アノード端子がＰＮＰ型トランジスタＱ６のベース端子に接続されている。このため、ツェナーダイオードＤ４によってＮＰＮ型トランジスタＱ４のベース端子は、波形信号Ｉｎｐｕｔの電位よりも第２所定量だけ低い電位に定められる。本実施形態のツェナーダイオードＤ４はツェナー電圧が３．６Ｖであり、ツェナーダイオードＤ３のツェナー電圧（１５Ｖ）よりも小さい。これにより、ピエゾ素子ＰＺＴの放電時における波形信号Ｉｎｐｕｔの電位と充電用コンデンサＣ１の低電位側端子の電位との差が、充電時における差よりも小さくなるようにしている。こうして、充電時には、なるべく長い間（充電用コンデンサＣ１からではなく）、電源３４から電流をＮＰＮ型トランジスタＱ１に供給した方が消費電力が少なく、放電時にはなるべく長い間、ＰＮＰ型トランジスタＱ２からの電流を電源３４に回生した方が消費電力が小さいという原則にしたがい、消費電力低減を図っている。
【００３７】
抵抗Ｒ１は、ツェナーダイオードＤ４のアノード端子とグランドとの間に設けられている。コンデンサＣ２は、高電位側端子がツェナーダイオードＤ４のカソード端子に接続され、低電位側端子がツェナーダイオードＤ４のアノード端子に接続されている。このコンデンサＣ２は、波形信号Ｉｎｐｕｔの電位が高いときに、ツェナーダイオードＤ４のツェナー電圧分だけ充電される。そして、波形信号Ｉｎｐｕｔの電位が下がってツェナーダイオードＤ４が動作しなくなっても、ＮＰＮ型トランジスタＱ４のベース端子を波形信号Ｉｎｐｕｔの電位よりも第２所定量だけ低い電位に定める。
【００３８】
ＰＮＰ型トランジスタＱ６は、エミッタ端子がＰＮＰ型トランジスタＱ５のベース端子に接続され、コレクタ端子がグランドに接続されている。また、ＰＮＰ型トランジスタＱ５は、第２トランジスタに相当するものであり、エミッタ端子が充電用コンデンサＣ１の低電位側端子に接続され、コレクタ端子がグランドに接続されている。これらのトランジスタＱ５，Ｑ６はダーリントン接続になっているのだが、ＰＮＰ型トランジスタＱ５の電流増幅率が十分高ければ、ＰＮＰ型トランジスタＱ６は必要ない。
【００３９】
この第２調整部３３ｂでは、ＰＮＰ型トランジスタＱ５のエミッタ端子の電位が、ツェナーダイオードＤ４のアノード端子の電位若しくはコンデンサＣ２の低電位側端子の電位とほぼ揃うようにＰＮＰ型トランジスタＱ５及びＰＮＰ型トランジスタＱ６が動作する。言い換えれば、ＰＮＰ型トランジスタＱ５のエミッタ端子は、波形信号Ｉｎｐｕｔの電位よりも第２所定量だけ低い電位に調整される。このとき、ＰＮＰ型トランジスタＱ５のベース端子がＰＮＰ型トランジスタＱ６のベース端子に接続されているので、ＰＮＰ型トランジスタＱ５が流す電流の量を十分に大きくできる。
【００４０】
なお、波形信号Ｉｎｐｕｔの電位とＰＮＰ型トランジスタＱ５のエミッタ端子の電位との差が第２所定量より小さい場合、ＮＰＮ型トランジスタＱ３及びＮＰＮ型トランジスタＱ４は動作しない。この場合、ＰＮＰ型トランジスタＱ５のエミッタ端子の電位は他の回路要素によって定められる。
【００４１】
＜駆動信号生成回路３０の動作について＞
次に、駆動信号生成回路３０の動作について説明する。ここで、図６から図１１は、駆動信号生成回路３０の動作を説明する図である。すなわち、図６は、初期状態における電荷の流れを説明する図である。図７は、電源回路３４からピエゾ素子ＰＺＴが充電される場合を説明する図である。図８は、充電用コンデンサＣ１からピエゾ素子ＰＺＴが充電される場合を説明する図である。図９は、ピエゾ素子ＰＺＴから放出された電荷が電源回路３４へ移動する場合を説明する図である。図１０は、ピエゾ素子ＰＺＴから放出された電荷がグランドへ移動する場合を説明する図である。図１１は、波形信号Ｉｎｐｕｔの電位（実線，符号Ｉｎｐｕｔで示す）、充電用コンデンサＣ１の低電位側端子の電位（点線，符号Ｃ１（Ｌ）で示す）、充電用コンデンサＣ１の高電位側端子の電位（一点鎖線，符号Ｃ１（Ｈ）で示す）、及び、回生用ダイオードＤ２を流れる電流の大きさ（二点鎖線，符号Ｉ（Ｄ２）で示す）を示した図である。なお、図６から図１０において、太線は電荷の主な移動経路を示している。
【００４２】
図６に示す初期状態、すなわち、波形信号Ｉｎｐｕｔの繰り返し周期における最初の状態（図１１における０μｓの状態）について説明する。この前の充放電の周期が直前にあったとすると、初期状態において、コンデンサＣ２にツェナーダイオードＤ４のツェナー電圧を最大とする電圧が充電されており、ツェナーダイオードＤ４のアノード端子やコンデンサＣ２の低電位側端子の電位は、波形信号Ｉｎｐｕｔの電位よりもツェナーダイオードＤ４のツェナー電圧を最大とする電圧だけ低くグランド電位より低くなっている。図１１に示すように、初期状態における波形信号Ｉｎｐｕｔの電位は３Ｖ程度である。これにより、ＰＮＰ型トランジスタＱ６のベース端子はグランドレベルよりも僅かに低い電位になり、２つのＰＮＰ型トランジスタＱ５，Ｑ６が動作する。そして、充電用コンデンサＣ１の低電位側端子やＰＮＰ型トランジスタＱ２のコレクタ端子の電荷がグランドへ流れる。一方、ＮＰＮ型トランジスタＱ３のベース端子の電位は、ツェナーダイオードＤ３が電流を流さない状態なので（ツェナーダイオードＤ３の端子間電圧が、ツェナーダイオードＤ３のツェナー電圧に達しない）、２つのＮＰＮ型トランジスタＱ３，Ｑ４のベースには電流が流れずこれらのトランジスタＱ３、Ｑ４は動作しない。また、充電用コンデンサＣ１の高電位側端子に着目すると、この高電位側端子が電源電位より低いと、逆流防止用ダイオードＤ１を介して電源回路３４から電流が流れ込む。すなわち、充電用コンデンサＣ１は電源回路３４によって充電された状態になる。この状態は、波形信号Ｉｎｐｕｔの電位が上昇するまでの期間（図１１の例では２μｓ経過するまでの期間）に亘って継続される。
【００４３】
なお、これからの周期が最初の周期で、この時点以前では、波形信号Ｉｎｐｕｔが長い時間に渡り、３Ｖ程度になっていたとすると、Ｑ６のベースからは抵抗Ｒ１を通してグランドにあまり大きくない電流が流れ、ダーリントン構成のＰＮＰ型トランジスタＱ６とＱ５は、ＰＮＰ型トランジスタＱ５のエミッタからグランドに向かい電流が流れるように働く。そうすると、上記と同様ではあるが、比較的ゆっくりＣ１が充電される。
【００４４】
次に、図７に示す充電状態、すなわち、電源回路３４からＮＰＮ型トランジスタＱ１を通してピエゾ素子ＰＺＴに電流が流され充電されている状態について説明する。この充電状態では、波形信号Ｉｎｐｕｔの電位上昇により、ＰＮＰ型トランジスタＱ６のベース端子の電位は上記の初期状態より高くなり、ＰＮＰ型トランジスタＱ５，Ｑ６は動作を停止する。また、ＮＰＮ型トランジスタＱ３，Ｑ４に関しては、波形信号ＩｎｐｕｔとＮＰＮ型トランジスタＱ４のエミッタ間がツェナーダイオードＤ３のツェナー電圧よりも高くならないと、ツェナーダイオードＤ３が電流を流さないため、ＮＰＮ型トランジスタＱ３，Ｑ４も動作しない。
【００４５】
このときＮＰＮ型トランジスタＱ４のエミッタ電位は、ほぼグランドであるが、電源回路３４から、ＮＰＮ型トランジスタＱ１を通してピエゾ素子ＰＺＴに電流が流れるため、逆流防止用ダイオードＤ１において電圧降下が発生する。これにより、充電用コンデンサＣ１の高電位側端子が電源電位より若干下がり、そのため、低電位側端子も同じだけ下がった電位になるが、ほぼグランド付近である（図１１で、波形信号Ｉｎｐｕｔの電位が上昇し始めると、充電用コンデンサＣ１の各端子電位が下がるのは、この逆流防止用ダイオードＤ１の電圧降下のためである。）。この状態は、ツェナーダイオードＤ３が電流を流し始めるまでの期間（図１１の例では約２．８μｓ経過するまでの期間）に亘って継続される。
【００４６】
次に、図８に示す充電状態、すなわち、充電用コンデンサＣ１からＮＰＮ型トランジスタＱ１を通してピエゾ素子ＰＺＴが充電されている状態について説明する。この充電状態では、依然としてＰＮＰ型トランジスタＱ６のベース端子の電位が充電用コンデンサＣ１の低電位側端子の電位以上になっているため、ＰＮＰ型トランジスタＱ５，Ｑ６は動作を停止している。一方、波形信号ＩｎｐｕｔとＮＰＮ型トランジスタＱ４のエミッタとの電位差が、ツェナーダイオードＤ３のツェナー電圧を超えているため、ツェナーダイオードＤ３が電流を流し、ＮＰＮ型トランジスタＱ３，Ｑ４が動作をする。これにより、充電用コンデンサＣ１の低電位側端子の電位が、波形信号Ｉｎｐｕｔの電位に倣って上昇される。この例では、ツェナーダイオードＤ３のツェナー電圧が１５Ｖであるため、充電用コンデンサＣ１の低電位側端子の電位が波形信号Ｉｎｐｕｔの電位よりも約１５Ｖ低くなるように、ＮＰＮ型トランジスタＱ３，Ｑ４が動作をする。
【００４７】
ここで、充電用コンデンサＣ１の充電電圧（低電位側端子と高電位側端子の電位差）は、図６の初期状態で定まり、ほぼ２０Ｖである。また、高電位側端子と電源回路３４との間には逆流防止用ダイオードＤ１が設けられているので、高電位側端子から電源回路３４側への電荷の移動は阻止される。このため、高電位側端子の電位は、波形信号Ｉｎｐｕｔの電位よりも約５Ｖ高くなるように変化をする。
【００４８】
また、波形信号Ｉｎｐｕｔの電位上昇によってＮＰＮ型トランジスタＱ１が動作し、充電用コンデンサＣ１の高電位側端子からピエゾ素子ＰＺＴへ電流が流れ込む。ここで、ピエゾ素子ＰＺＴの電位（駆動電極４５の電位）が波形信号Ｉｎｐｕｔの電位とほぼ等しいことから、ＮＰＮ型トランジスタＱ１におけるコレクタ端子とエミッタ端子の電位差も５Ｖ程度になる。これにより、ピエゾ素子ＰＺＴの充電時におけるＮＰＮ型トランジスタＱ１の電圧損失が抑制される。図１１の例では、４μｓ経過するまでの期間に亘って、この充電状態が継続されている。
【００４９】
次に、図９に示す放電状態、すなわち、充電状態のピエゾ素子ＰＺＴから放出された電荷が、回生用ダイオードＤ２を通じて電源回路３４へ戻されている状態について説明する。この放電状態では、ＰＮＰ型トランジスタＱ２がピエゾ素子ＰＺＴより電流を流そうとして、ＰＮＰ型トランジスタＱ２のコレクタ電位が上昇する。そして、このコレクタ電位が電源電位より高くなると、Ｄ２がＯＮし、ＰＺＴからの電流はＱ２を経由し、電源に流れ込む。なお、Ｉｎｐｕｔが十分高い間は、ＰＮＰ型トランジスタＱ６のベース端子は、波形信号ＩｎｐｕｔよりツェナーダイオードＤ４のツェナー電圧分低いだけなので、電源電位つまりこの時点でのＱ５のエミッタ電位より高い。このため、ＰＮＰ型トランジスタＱ５，Ｑ６は動作を停止している。一方、ＮＰＮ型トランジスタＱ３のベース端子の電位が充電用コンデンサＣ１の低電位側端子の電位（この時点では、電源電位）以下になるため、ＮＰＮ型トランジスタＱ３，Ｑ４も動作を停止している。回生用ダイオードＤ２を通じて電源回路３４へ流れ込んだ電荷（電流Ｉ（Ｄ２））は、電源回路３４が有する電源用コンデンサ３４ａに蓄えられる。蓄えられた電荷は、その後に行われる充電用コンデンサＣ１の充電やピエゾ素子ＰＺＴの充電に用いられる。なお、この期間、符号Ａで示した部分で、充電用コンデンサＣ１の低電位側端子の電位Ｃ１（Ｌ）が電源電位より上昇しているのは、回生用ダイオードＤ２の電圧降下が加算されているためである。
【００５０】
次に、図１０に示す放電状態、すなわち、ピエゾ素子ＰＺＴから放出された電荷がグランドに流れる状態について説明する。波形信号Ｉｎｐｕｔの電位が下がり、ツェナーダイオードＤ４のアノード端子の電位がＰＮＰ型トランジスタＱ２のコレクタ端子の電位や充電用コンデンサＣ１の低電位側端子の電位（電源電位＋回生用ダイオードＤ２の電圧降下）よりも低くなると、ＰＮＰ型トランジスタＱ５，Ｑ６が動作をはじめる。以降、ＰＮＰ型トランジスタＱ５，Ｑ６は、ＰＮＰ型トランジスタＱ５のコレクタ端子の電位がＰＮＰ型トランジスタＱ６のベース端子の電位に揃うように、電荷をグランドへ流す。ここで、ＰＮＰ型トランジスタＱ６のベース端子の電位は、波形信号Ｉｎｐｕｔの電位よりもツェナーダイオードＤ４のツェナー電圧に相当する分（約３．６Ｖ）低くなっている。これに伴い、ＰＮＰ型トランジスタＱ２のコレクタ端子の電位も波形信号Ｉｎｐｕｔの電位より約３Ｖ低くなるように変化をする。前述したように、波形信号Ｉｎｐｕｔの電位とピエゾ素子ＰＺＴの電位とがほぼ等しいことから、ＰＮＰ型トランジスタＱ２におけるコレクタ端子とエミッタ端子の電位差も３Ｖ程度になる。これにより、ピエゾ素子ＰＺＴの放電時におけるＰＮＰ型トランジスタＱ２の電圧損失を抑制できる。図１１の例では、８μｓ経過するまでの期間に亘って、この放電状態が継続されている。
【００５１】
＜まとめ＞
以上説明したように、本実施形態の駆動信号生成回路３０によれば、波形信号Ｉｎｐｕｔの電位に応じて、電位調整回路３３が充電用コンデンサＣ１の低電位側端子の電位を調整する。このため、波形信号Ｉｎｐｕｔの電位が電源電位（２０Ｖ）よりも高くなってもピエゾ素子ＰＺＴを充電できる。その際に、電源回路３４は、波形信号Ｉｎｐｕｔにおける最高電位よりも低い電位の２０Ｖ電源を生成すれば足り、省電力化が図れる。さらに、放電時にピエゾ素子ＰＺＴから放出された電荷の一部は、電源回路３４に戻されて回生される。これらの点でも省電力化が図れる。
【００５２】
また、電位調整回路３３は、ピエゾ素子ＰＺＴの放電時における波形信号Ｉｎｐｕｔの電位と充電用コンデンサＣ１の低電位側端子の電位との差（約３Ｖ）が、充電時の差（約１５Ｖ）よりも小さくなるように、低電位側端子の電位を調整しているので、充電時にはなるべく長い間（充電用コンデンサＣ１から電荷を流さずに）電源から電荷を供給し、放電時には、なるべく長い間、放電電流を電源に回生させようとしている。なお、ピエゾ素子ＰＺＴの放電時における波形信号Ｉｎｐｕｔの電位と充電用コンデンサＣ１の低電位側端子の電位との差はなるべく小さく、充電時の差は充電用コンデンサＣ１の高電位側端子が波形信号Ｉｎｐｕｔの電位より低くならない範囲で、なるべく大きくとると、省電力の効果が上がる。ただし、波形がひずみがちになるので、適当な電位を選択すると良い。
【００５３】
また、ＰＮＰ型トランジスタＱ２のコレクタ端子と充電用コンデンサＣ１の低電位側端子は導体で接続され、ともに電位調整回路３３が有する第２調整部３３ｂによって電荷が放出される。すなわち、ピエゾ素子ＰＺＴの電荷を放電する放電経路は、電位調整部内の経路であって、低電位側端子の電位を下降させる際に電荷が流れる経路を含んでいる。このように、本実施形態の駆動信号生成回路３０では、電位調整回路３３を放電経路の一部としても用いているので、構成の簡素化が図れる。
【００５４】
また、回生経路の選択は回生用ダイオードＤ２によって行われている。この回生用ダイオードＤ２は、充電用コンデンサＣ１の低電位側端子側から電源回路３４側へ向かう電荷の流れは許容し、反対向きの流れは許容しない。このため、電源回路３４と低電位側端子の電位差に応じて電荷の流れる経路が決まり、制御の容易化及び構成の簡素化が図れる。
【００５５】
また、電源回路３４と充電用コンデンサＣ１との間に設けられた逆流防止用ダイオードＤ１は、アノード端子が電源回路３４に接続され、カソード端子が充電用コンデンサＣ１に接続されている。逆流防止用ダイオードＤ１を設けたことで、充電用コンデンサＣ１側の電位が電源電位よりも高くなると、充電用コンデンサＣ１側から電源回路３４側へ向かう電荷の流れが阻止される。これにより、制御の容易化や構成の簡素化が図れる。
【００５６】
＝＝＝第２実施形態＝＝＝
第１実施形態の駆動信号生成回路３０では、充電用コンデンサＣ１と電位調整回路３３の組が１つ設けられていた。ここで、充電用コンデンサＣ１と電位調整回路３３の組を複数設けてもよい。以下、このように構成した第２実施形態について説明する。図１２は、駆動信号生成回路３０の第２実施形態を説明する図であり、第１実施形態の図５に対応している。図１３から図１９は、この駆動信号生成回路３０の動作を説明する図である。図２０Ａ，図２０Ｂは、波形信号Ｉｎｐｕｔの電位、及び、充電用コンデンサＣ１１，Ｃ１３が有する各端子の電位を示した図である。
【００５７】
この駆動信号生成回路３０は、電流増幅回路３２と、電位調整回路３３と、電源回路３４と、充電用コンデンサＣ１１，Ｃ１３と、逆流防止用ダイオードＤ１１，Ｄ１５と、回生用ダイオードＤ１２，Ｄ１６とを有する。そして、電位調整回路３３は、充電用コンデンサＣ１１と組になる第１電位調整回路３３Ａと、充電用コンデンサＣ１３と組になる第２電位調整回路３３Ｂとを有する。なお、図示は省略しているが、この駆動信号生成回路３０にも波形生成回路３１が設けられている。
【００５８】
ここで、図５との比較により判るように、図１２の右半に設けられた部分、すなわち、逆流防止用ダイオードＤ１１、電流増幅回路３２、充電用コンデンサＣ１１、回生用ダイオードＤ１２、及び、第１電位調整回路３３Ａは、第１実施形態と同等の構成を有する。このため、説明は省略する。
【００５９】
電源回路３４は、電源部の一種であり、電圧１４Ｖの電源（以下１４Ｖ電源ともいう）や４０Ｖ電源等を生成する。逆流防止用ダイオードＤ１５は、電源回路３４と逆流防止用ダイオードＤ１１との間に設けられ、電源回路３４側から逆流防止用ダイオードＤ１１側（ピエゾ素子ＰＺＴ側）への電荷の移動は許容し、反対側への電荷の移動は阻止する。充電用コンデンサＣ１３の低電位側端子は、第１電位調整回路３３Ａが有するＰＮＰ型トランジスタＱ１５のコレクタ端子に接続されている。また、充電用コンデンサＣ１３の高電位側端子は、逆流防止用ダイオードＤ１１のアノード端子と逆流防止用ダイオードＤ１５のカソード端子とを接続する導体に接続されている。回生用ダイオードＤ１６は、アノード端子が導体を介して充電用コンデンサＣ１３の低電位側端子に接続され、カソード端子が導体を介して電源回路３４に接続されている。
【００６０】
第２電位調整回路３３Ｂの構成も、第１実施形態における駆動信号生成回路３０と同様である。相違点について簡単に説明すると、ツェナーダイオードＤ１８のアノード端子とＮＰＮ型トランジスタＱ１７のベース端子との間に、抵抗Ｒ１２及び抵抗Ｒ１３が直列に設けられている。そして、抵抗Ｒ１２と抵抗Ｒ１３の間には、ダイオードＤ１７のアノード端子が接続されている。このダイオードＤ１７のカソード端子は電源回路３４側に接続されている。これらの抵抗Ｒ１２、抵抗Ｒ１３、及び、ダイオードＤ１７は、ＮＰＮ型トランジスタＱ１９を保護するために設けられている。すなわち、波形信号Ｉｎｐｕｔの電位が上昇してもＮＰＮ型トランジスタＱ１９のベース端子の電位がコレクタ端子の電位を越えないようにしている。この第２電位調整回路３３Ｂでは、ツェナーダイオードＤ１８のアノード端子の電位がＶ１４電源の電位よりも高くなると、ダイオードＤ１７を通じて電流が流れるので、ＮＰＮ型トランジスタＱ１９が保護される。
【００６１】
抵抗Ｒ１２と抵抗Ｒ１３によって電流が制限されるため、この第２電位調整回路３３Ｂでは、ＮＰＮ型トランジスタＱ１７及びＮＰＮ型トランジスタＱ１８を多段に設けて電流の増幅率を高めている。また、ツェナーダイオードＤ１９のアノード端子とＰＮＰ型トランジスタＱ２１のベース端子の間には、ダイオードＤ２０が設けられている。このダイオードＤ２０は、ＰＮＰ型トランジスタＱ２１側からツェナーダイオードＤ１９側への電荷の移動を許容し、反対方向への電荷の移動を阻止する。このダイオードＤ２０もＰＮＰ型トランジスタＱ２０やＰＮＰ型トランジスタＱ２１を保護するために設けられる。なお、抵抗Ｒ１４は、ＰＮＰ型トランジスタＱ２０のベース端子とＰＮＰ型トランジスタＱ２１のベース端子の電位を揃えるために設けられている。
【００６２】
この駆動信号生成回路３０では、ピエゾ素子ＰＺＴの充電時に用いられる電流源が波形信号Ｉｎｐｕｔの電位に応じて切り替わる。簡単に説明すると、充電時において、波形信号Ｉｎｐｕｔの電位が第１電位未満の場合には電源回路３４が電流源となる。そして、電源回路３４によってピエゾ素子ＰＺＴが充電される（図１４の状態）。波形信号Ｉｎｐｕｔの電位が第１電位以上であって第２電位未満の場合には充電用コンデンサＣ１３が電流源となる。そして、充電用コンデンサＣ１３から流れ出した電流によってピエゾ素子ＰＺＴが充電される（図１５の状態）。波形信号Ｉｎｐｕｔの電位が第２電位以上の場合には充電用コンデンサＣ１１が電流源となる。そして、充電用コンデンサＣ１１から流れ出した電流によってピエゾ素子ＰＺＴが充電される（図１６の状態）。一方、放電時において、波形信号Ｉｎｐｕｔの電位が第３電位（第１閾値に相当する）以上の場合、ピエゾ素子ＰＺＴから放出された電荷は第１回生経路を通って充電用コンデンサＣ１３に移動する（図１７の状態）。そして、波形信号Ｉｎｐｕｔの電位が第３電位未満であって第４電位（第２閾値に相当する）以上の場合、ピエゾ素子ＰＺＴから放出された電荷は第２回生経路を通って電源回路３４に移動する（図１８の状態）。また、波形信号Ｉｎｐｕｔの電位が第４電位未満の場合には、ピエゾ素子ＰＺＴから放出された電荷はグランドへ流される（図１９の状態）。
【００６３】
図１３に示すように、初期状態では、充電用コンデンサＣ１１の高電位側端子には逆流防止用ダイオードＤ１５，Ｄ１１を介して電源回路３４から１４Ｖ電源が供給される。同様に、充電用コンデンサＣ１３の高電位側端子にも逆流防止用ダイオードＤ１５を介して１４Ｖ電源が供給される。一方、波形信号Ｉｎｐｕｔの電位が十分に低いため、ＰＮＰ型トランジスタＱ１５，Ｑ１６，Ｑ２０，Ｑ２１が動作し、充電用コンデンサＣ１１，Ｃ１３の低電位側端子は、それぞれグランドレベルよりも僅かに高い電位になる。
【００６４】
初期状態から波形信号Ｉｎｐｕｔの電位が上昇するとピエゾ素子ＰＺＴは電源回路３４から直接充電される。図１４に示すように、この充電状態では、トランジスタＱ１４，Ｑ１５の組、及び、トランジスタＱ１９，Ｑ２０の組のいずれも動作をしていない。そして、波形信号Ｉｎｐｕｔの電位上昇によってＮＰＮ型トランジスタＱ１１が動作し、逆流防止用ダイオードＤ１５，Ｄ１１を介して電源回路３４からピエゾ素子ＰＺＴへ電流が流れ込む。波形信号Ｉｎｐｕｔの電位がさらに上昇すると、ＮＰＮ型トランジスタＱ１７のベース端子の電位がＮＰＮ型トランジスタＱ１９のエミッタ端子の電位以上になる。図１５に示すように、この状態では、ＮＰＮ型トランジスタＱ１９が動作して充電用コンデンサＣ１３の低電位側端子の電位を波形信号Ｉｎｐｕｔの電位変化に倣って上昇させる。これに伴い、充電用コンデンサＣ１３の高電位側端子の電位が１４Ｖ電源の電位よりも高くなる。このため、ピエゾ素子ＰＺＴは充電用コンデンサＣ１３に蓄えられた電荷によって充電される。
【００６５】
波形信号Ｉｎｐｕｔの電位がさらに上昇すると、ＮＰＮ型トランジスタＱ１３のベース端子の電位がＮＰＮ型トランジスタＱ１４のエミッタ端子の電位以上になる。図１６に示すように、この状態では、ＮＰＮ型トランジスタＱ１４が動作して充電用コンデンサＣ１１の低電位側端子の電位を波形信号Ｉｎｐｕｔの電位上昇度合いに応じた度合いで上昇させる。これに伴い、充電用コンデンサＣ１１の高電位側端子の電位が充電用コンデンサＣ１３の高電位側端子の電位よりも高くなる。このため、ピエゾ素子ＰＺＴは充電用コンデンサＣ１１に蓄えられた電荷によって充電される。
【００６６】
波形信号Ｉｎｐｕｔの電位が最高電位から下降するとピエゾ素子ＰＺＴは放電する。図１７に示すように、この放電状態では、トランジスタＱ１４，Ｑ１５の組と、トランジスタＱ１９，Ｑ２０の組のいずれも動作をしていない。そして、波形信号Ｉｎｐｕｔの電位下降によってＰＮＰ型トランジスタＱ１２が動作してコレクタ端子から電荷を放出する。この電荷は、回生用ダイオードＤ１２を通って高電位側端子側から充電用コンデンサＣ１３へ移動する。すなわち、充電用コンデンサＣ１３が充電される。また、充電用コンデンサＣ１３の高電位側端子側から電流が流れ込むことで、低電位側端子側の電位も上昇する。この電位の上昇に伴い、回生用ダイオードＤ１６を通じて電荷が電源回路３４へと移動して電源用コンデンサ３４ａに蓄えられる。波形信号Ｉｎｐｕｔの電位がさらに下降すると、ＰＮＰ型トランジスタＱ１６のベース端子の電位がＰＮＰ型トランジスタＱ１５のエミッタ端子の電位以下になる。図１８に示すように、この状態では、ＰＮＰ型トランジスタＱ１５が動作してＰＮＰ型トランジスタＱ１２からの電荷をコレクタ端子から放出する。この状態において、トランジスタＱ１９，Ｑ２０の組は動作をしていない。このため、放出された電荷は、回生用ダイオードＤ１６を通って電源回路３４へ移動し、電源用コンデンサ３４ａに蓄えられる。波形信号Ｉｎｐｕｔの電位がさらに下降すると、ＰＮＰ型トランジスタＱ２１のベース端子の電位がＰＮＰ型トランジスタＱ２０のエミッタ端子の電位以下になる。図１９に示すように、この状態では、ＰＮＰ型トランジスタＱ２０が動作して充電用コンデンサＣ１３の低電位側端子の電位を波形信号Ｉｎｐｕｔの電位変化に倣って下降させる。ＰＮＰ型トランジスタＱ２０の動作によって放出された電荷はグランドへ流れる。
【００６７】
図２０Ａ及び図２０Ｂに示すように、第２実施形態の駆動信号生成回路３０では、波形信号Ｉｎｐｕｔの電位の高低に応じて充電用コンデンサＣ１１や充電用コンデンサＣ１３が順次使用され、波形信号Ｉｎｐｕｔの電位が１４Ｖ電源の電位より高くなってもピエゾ素子ＰＺＴの充放電が行われている。
【００６８】
＝＝＝その他の実施形態＝＝＝
前述した実施形態は、プリンタ１を有する印刷システムについて記載されているが、その中には、容量性負荷の充放電回路、容量性負荷の充放電方法、駆動信号ＣＯＭ及び電源の生成方法、電源部の制御方法等の開示が含まれている。また、上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることはいうまでもない。
【００６９】
＜回生経路について＞
前述の各実施形態では、回生経路の途中に回生用ダイオードＤ２，Ｄ１２，Ｄ１６を設けていた。ここで、図２１に示すように、これらのダイオードに対して直列に接続されたコイルＬ１を設けてもよい。このように構成することで、電源回路３４や充電用コンデンサＣ１３に戻す電荷の量を増やすことができる。また、前述の各実施形態では、回生経路の選択を回生用ダイオードＤ２，Ｄ１２，Ｄ１６で行っていた。これらのダイオードに代えて、ＦＥＴ等で構成したスイッチング回路を用いてもよい。なお、各実施形態のようにダイオードで経路を選択するようにすると、構成の簡素化が図れる等の利点を有する。また、第２実施形態では、充電用コンデンサＣ１３と電源回路３４のそれぞれに電荷を戻していたが、少なくとも一方に電荷を戻すだけでも省電力の効果が得られる。
【００７０】
＜容量性負荷について＞
前述の各実施形態では、容量性負荷としてヘッドＨＤに設けられたピエゾ素子ＰＺＴを例示したが、これに限られない。例えば、容量性負荷はコンデンサであってもよい。そして、各実施形態のように、容量性負荷をピエゾ素子ＰＺＴにした場合、ヘッドＨＤ（ノズル４４）からインクを吐出させる場合において、省電力化や動作の安定化が図れる。
【００７１】
＜電位調整回路３３について＞
前述の各実施形態では電位調整回路３３にバイポーラ型のトランジスタを用いていたが、これらに代えてＦＥＴを用いてもよい。
【００７２】
＜電流増幅回路３２について＞
前述の各実施形態では電流増幅回路３２にプッシュプル接続されたＮＰＮ型トランジスタＱ１とＰＮＰ型トランジスタＱ２の組を用いていたが、電流増幅回路３２をコンプリメンタリのＦＥＴを組にして用いてもよい。ここで、前述の各実施形態の様に、ＮＰＮ型トランジスタＱ１とＰＮＰ型トランジスタＱ２の組を用いると、高い電流増幅率が得られる。
【００７３】
＜蓄電素子について＞
前述の各実施形態では、蓄電素子としてコンデンサＣ１，Ｃ１１，Ｃ１３を用いていたが、コンデンサの代替品であれば蓄電素子として使用できる。
【００７４】
＜経路選択部について＞
前述の各実施形態では、経路選択部を回生用ダイオードＤ２と電位調整回路３３（第２調整部３３ｂ）によって構成していたが、この構成に限られない。例えば、経路選択部を、コンパレータとＦＥＴを用いたスイッチング回路によって構成してもよい。また、放電経路を電位調整回路３３とは別個に設けてもよい。
【００７５】
＜逆流防止用ダイオードについて＞
前述の実施形態では、電源回路３４とコンデンサＣ１，Ｃ１１との間に逆流防止用ダイオードＤ１，Ｄ１１を設けていたが、これに限られない。例えば、逆流防止用ダイオードＤ１，Ｄ１１に代えてスイッチング回路を用いてもよい。
【００７６】
＜他の応用例について＞
また、前述の実施形態では、液体吐出装置としてプリンタ１が説明されていたが、これに限られるものではない。例えば、カラーフィルタ製造装置、染色装置、微細加工装置、半導体製造装置、表面加工装置、三次元造形機、液体気化装置、有機ＥＬ製造装置（特に高分子ＥＬ製造装置）、ディスプレイ製造装置、成膜装置、ＤＮＡチップ製造装置などのインクジェット技術を応用した各種の液体吐出装置に、本実施形態と同様の技術を適用しても良い。また、これらの方法や製造方法も応用範囲の範疇である。
【図面の簡単な説明】
【００７７】
【図１】印刷システムの構成を説明するブロック図である。
【図２】ヘッドの断面図である。
【図３】参考例の駆動信号生成回路を説明する図である。
【図４】駆動信号生成回路を説明するブロック図である。
【図５】駆動信号生成回路の第１実施形態を説明する回路図である。
【図６】初期状態を説明する図である。
【図７】電源回路からピエゾ素子が充電される場合を説明する図である。
【図８】充電用コンデンサからピエゾ素子が充電される場合を説明する図である。
【図９】放出された電荷が電源回路へ移動する場合を説明する図である。
【図１０】放出された電荷がグランドへ移動する場合を説明する図である。
【図１１】波形信号の電位や充電用コンデンサの各端子の電位等を示す図である。
【図１２】駆動信号生成回路の第２実施形態を説明する回路図である。
【図１３】初期状態を説明する図である。
【図１４】電源回路からピエゾ素子が充電される場合を説明する図である。
【図１５】１段目の充電用コンデンサからピエゾ素子が充電される場合を説明する図である。
【図１６】２段目の充電用コンデンサからピエゾ素子が充電される場合を説明する図である。
【図１７】放出された電荷が１段目のコンデンサに戻される場合を説明する図である。
【図１８】放出された電荷が電源回路に戻される場合を説明する図である。
【図１９】放出された電荷がグランドに流される場合を説明する図である。
【図２０】図２０Ａは、波形信号の電位と２段目の充電用コンデンサの各端子の電位を示す図である。図２０Ｂは、波形信号の電位と１段目の充電用コンデンサの各端子の電位を示す図である。
【図２１】変形例を説明する図である。
【符号の説明】
【００７８】
１  プリンタ，３０  駆動信号生成回路，３１  波形生成回路，
３１ａ  ＤＡＣ回路，３１ｂ  電圧増幅回路，３２  電流増幅回路，
３３  電位調整回路，３３ａ  第１調整部，３３ｂ  第２調整部，
３３Ａ  第１電位調整回路，３３Ｂ  第２電位調整回路，
３４  電源回路，３４ａ  電源用コンデンサ，４０  ヘッドユニット，
４３  圧力室，４４  ノズル，４５  駆動電極，ＨＤ  ヘッド，
ＰＺＴ  ピエゾ素子，
Ｑ１  ＮＰＮ型トランジスタ，Ｑ２  ＰＮＰ型トランジスタ，
Ｃ１，Ｃ１１，Ｃ１３  充電用コンデンサ，
Ｄ１，Ｄ１１，Ｄ１５  逆流防止用ダイオード，
Ｄ２，Ｄ１２，Ｄ１６  回生用ダイオード，
Ｄ３，Ｄ４  ツェナーダイオード，
Ｌ１  コイル，ＣＯＭ  駆動信号，Ｉｎｐｕｔ  波形信号
【図１】
2010135943.tif 000003
【図２】
2010135943.tif 000004
【図３】
2010135943.tif 000005
【図４】
2010135943.tif 000006
【図５】
2010135943.tif 000007
【図６】
2010135943.tif 000008
【図７】
2010135943.tif 000009
【図８】
2010135943.tif 000010
【図９】
2010135943.tif 000011
【図１０】
2010135943.tif 000012
【図１１】
2010135943.tif 000013
【図１２】
2010135943.tif 000014
【図１３】
2010135943.tif 000015
【図１４】
2010135943.tif 000016
【図１５】
2010135943.tif 000017
【図１６】
2010135943.tif 000018
【図１７】
2010135943.tif 000019
【図１８】
2010135943.tif 000020
【図１９】
2010135943.tif 000021
【図２０】
2010135943.tif 000022
【図２１】
2010135943.tif 000023