【手続補正書】
【提出日】平成17年8月16日(2005.8.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上にバイポーラトランジスタと電界効果トランジスタとを設けた半導体装置の製造方法であって、
前記半導体基板の主表面から所定の深さにかけての部分が第１の活性領域となるように、該第１の活性領域となる部分の少なくとも下面側に、第１導電型のコレクタ領域を形成する工程と、
前記半導体基板の前記主表面上に素子分離絶縁膜を形成することによって、前記コレクタ領域の上に、前記バイポーラトランジスタが形成される前記第１の活性領域を、前記コレクタ領域の上方以外の領域に、前記電界効果トランジスタが形成される第１導電型の第２の活性領域を、それぞれ分離形成する工程と、
前記第１および第２の活性領域にそれぞれ第１導電型の第１の不純物層および第２の不純物層を形成する工程と、
前記第２の活性領域の前記主表面上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、第１導電型の不純物が添加された第１の導電層を形成する工程と、
前記第１の活性領域の前記主表面および前記第１の導電層の上に第１の半導体層を形成する工程と、
前記第１の半導体層、前記第１の導電層、および、前記第１の絶縁膜をエッチングすることにより、前記第１の活性領域の上にベース電極となる層を形成するとともに、前記第２の活性領域の上にゲート電極上層およびゲート電極下層からなるゲート電極とゲート絶縁膜とを形成する工程と、
前記ベース電極となる層に第２導電型の不純物を注入してベース電極を形成し、前記第２の活性領域に第２導電型の不純物を注入して第１の不純物拡散領域を形成する工程と、
前記ゲート電極上層、前記ゲート電極下層、前記ゲート絶縁膜、前記ベース電極および前記第１の不純物拡散領域を第２の絶縁膜で覆う工程と、
前記第２の絶縁膜および前記ベース電極に開口を形成する工程と、
前記開口から前記第１の活性領域に第２導電型の不純物を注入し、ベース領域となる第２の不純物拡散領域を形成する工程と、
前記開口の側壁に側壁絶縁膜を形成する工程と、
前記側壁絶縁膜および前記第２の絶縁膜の上面に沿うように、前記第２の不純物拡散領域に接触するエミッタ電極を形成する工程とを備える、半導体装置の製造方法。
【請求項２】
前記エミッタ電極を形成する工程が、エミッタ電極となる層および抵抗素子となる層を有する第２の半導体層を形成する工程と、
前記第２の半導体層をエッチングすることにより、前記エミッタ電極となる層と前記抵抗素子となる層とを分離形成する工程とを含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記コレクタ領域、前記ベース電極、前記エミッタ電極、前記ゲート電極上層および前記第１の不純物拡散領域の上部のそれぞれをシリサイド化し、金属シリサイド膜を形成する工程をさらに備える、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記コレクタ領域、前記ベース電極、前記エミッタ電極、前記ゲート電極上層、および前記第１の不純物拡散領域のそれぞれの上部をシリサイド化し、金属シリサイド膜を形成するとともに、前記抵抗素子となる層も平面的に所定の間隔をおいてシリサイド化し、抵抗素子用金属シリサイド膜を形成する工程をさらに備える、請求項２に記載の半導体装置の製造方法。
【請求項５】
前記ベース電極および前記ゲート電極上層の上に、金属膜を形成する工程をさらに備える、請求項１または２に記載の半導体装置の製造方法。
【請求項６】
前記ベース電極および前記ゲート電極を形成した後、前記第１の不純物拡散領域を形成する前に、前記ゲート電極を熱処理し、前記ゲート電極下層から前記ゲート電極上層へ前記第１導電型の不純物を拡散させる工程をさらに備える、請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記ゲート電極下層の膜厚をｄ2とし、前記ゲート電極上層の膜厚をｄ1とすると、前記ゲート電極下層となる前記第１の導電層に添加される不純物の濃度は、１×１０20×｛（ｄ1＋ｄ2）／ｄ2｝ｃｍ-3以上である、請求項１〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記ゲート電極下層の膜厚が、前記ゲート電極の膜厚から前記ベース電極の膜厚を引いた値である、請求項１〜７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記電界効果トランジスタが、ｐチャネル電界効果トランジスタおよびｎチャネル電界効果トランジスタからなる、請求項１〜８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記第１の導電層が不純物が添加された多結晶シリコン膜を有し、
前記第１の半導体層が不純物が添加されていない多結晶シリコン膜を有する、請求項１〜９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記第２の半導体層が多結晶シリコン膜を有する、請求項２に記載の半導体装置の製造方法。
【請求項１２】
バイポーラトランジスタと電界効果トランジスタとを半導体基板上に備える半導体装置であって、
前記電界効果トランジスタのゲート電極が、ゲート電極上層とゲート電極下層との２層で形成され、前記バイポーラトランジスタのベース電極と前記ゲート電極上層とが同じ膜厚である、半導体装置。
【請求項１３】
前記電界効果トランジスタが、ｐチャネル電界効果トランジスタおよびｎチャネル電界効果トランジスタからなる、請求項１２に記載の半導体装置。
【請求項１４】
前記ゲート電極上層と前記ベース電極とがともに不純物がドープされた半導体層で形成され、それぞれ不純物濃度が互いに異なることを特徴とする、請求項１２に記載の半導体装置。
【請求項１５】
前記半導体層が多結晶シリコン膜を有する、請求項１４に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
請求項７に記載の本発明の半導体装置の製造方法は、請求項１〜６のいずれかに記載の半導体装置の製造方法において、ゲート電極下層の膜厚をｄ2とし、ゲート電極上層の膜厚をｄ1とすると、ゲート電極下層となる第１の導電層に添加される不純物の濃度は、１×１０20×｛（ｄ1＋ｄ2）／ｄ2｝ｃｍ-3以上である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
このような工程で製造することにより、ゲート電極下層の膜厚を予め調節することにより、ベース電極とゲート電極上層となる第１の半導体層を同一の堆積工程で行うことが可能となる。そのため、ゲート電極とベース電極とを１つの工程で形成でき、工程数を減少させることが可能となる。
請求項９に記載の本発明の半導体装置の製造方法は、請求項１〜８のいずれかに記載の半導体装置の製造方法において、電界効果トランジスタが、ｐチャネル電界効果トランジスタおよびｎチャネル電界効果トランジスタからなっている。
請求項１０に記載の本発明の半導体装置の製造方法は、請求項１〜９のいずれかに記載の半導体装置の製造方法において、第１の導電層が不純物が添加された多結晶シリコン膜を有し、第１の半導体層が不純物が添加されていない多結晶シリコン膜を有する。
請求項１１に記載の本発明の半導体装置の製造方法は、請求項２に記載の半導体装置の製造方法において、第２の半導体層が多結晶シリコン膜を有する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
請求項１２に記載の本発明の半導体装置は、バイポーラトランジスタと電界効果トランジスタとを半導体基板上に備える半導体装置であって、電界効果トランジスタのゲート電極が、ゲート電極上層とゲート電極下層との２層で形成され、バイポーラトランジスタのベース電極とゲート電極上層とが同じ膜厚である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
このような構造にすることにより、上記請求項１〜１１のいずれかに記載の半導体装置の製造方法を用いることが可能となる。それにより、ゲート電極上層とベース電極とが同一の層で形成されても、所定の膜厚を有するゲート電極とベース電極とが形成される。その結果、本半導体装置の構造にすれば、工程数を低減させることができる。
請求項１３に記載の本発明の半導体装置は、請求項１２に記載の半導体装置において、電界効果トランジスタがｐチャネル電界効果トランジスタおよびｎチャネル電界効果トランジスタからなる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
請求項１４に記載の本発明の半導体装置は、請求項１２に記載の半導体装置において、ゲート電極上層とベース電極とが、ともに不純物がドープされた半導体層で形成され、それぞれ不純物濃度が互いに異なることを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
このような構造にすることにより、上記請求項１〜１１のいずれかに記載の半導体装置の製造方法を用いてベース電極とゲート電極とを同時に形成しても、バイポーラトランジスタと電界効果トランジスタとの半導体特性を制御することが可能となる。
請求項１５に記載の本発明の半導体装置は、請求項１４に記載の半導体装置において、半導体層が多結晶シリコン膜を有する。