【手続補正書】
【提出日】平成17年2月16日(2005.2.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
出力段の電力増幅回路には、例えば図３に示されるようなＨブリッジ回路を使用する。Ｈブリッジ回路とは、４つのＭＯＳＦＥＴ（３１，３２，３３，３４）とその間に梯子状に接続されたスピーカ１７等の負荷から構成され、回路の形状がアルファベットの「Ｈ」となっていることからＨブリッジと呼ばれる。前記４つのＭＯＳＦＥＴ（３１，３２，３３，３４）のドライブ方法の違いから、電源（Ｖｄｄ）側の２つのＭＯＳＦＥＴ（３１，３３）をハイサイドスイッチング素子、グランド（ＧＮＤ）側の２つのＭＯＳＦＥＴ（３２，３４）をローサイドスイッチング素子という。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
同一の枝路に接続されたハイサイドスイッチング素子とローサイドスイッチング素子（例えばハイサイドスイッチング素子３１とローサイドスイッチング素子３２）が同時にオン状態になることは避けなければならないが、前述したようにＭＯＳＦＥＴの物理的特性上、瞬時にオン状態からオフ状態に遷移することができず、例えば前記ＰＷＭ信号により駆動した場合、ハイサイドスイッチング素子とローサイドスイッチング素子が同時にオン状態となる期間が生じる。ハイサイドスイッチング素子とローサイドスイッチング素子が同時にオン状態になると電源Ｖｄｄとグラウンド（ＧＮＤ）間に過大な貫通電流が流れる。この貫通電流は電源ＶｄｄとＧＮＤの間の配線のインダクタンス成分によりオーバーシュートし、更に配線のインダクタンス成分とＭＯＳＦＥＴの出力容量（ドレイン−ソース間容量）により共振することで、出力波形にリンギングが発生する。また、貫通電流の値は非常に大きい。このため電源部のレギュレーションを悪化させパルスの形状が歪む原因となる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
Ｄ級増幅器の電力増幅段において、上記要因によるパルス波形の歪みは、直接オーディオ特性における全高調波歪み率に影響を与えるため最小限に抑えなければならない。前記リンギングを抑える方法として、ハイサイドスイッチング素子とローサイドスイッチング素子のスイッチングにデッドタイムを設けるという手法が知られている（例えば特許文献１参照）。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
デッドタイムとは、交互にオンオフ状態を繰り返すハイサイドスイッチング素子及びローサイドスイッチング素子において、同時オン状態を防止する為に、ハイサイドスイッチング素子かローサイドスイッチング素子かどちらか一方のスイッチング素子がオフに駆動した後にもう一方のスイッチング素子がオンに駆動するまでの間、ハイサイドスイッチング素子とローサイドスイッチング素子を共にオフに駆動する期間をいう。ハイサイドスイッチング素子とローサイドスイッチング素子を共にオフに駆動する期間を設けることでハイサイドスイッチング素子及びローサイドスイッチング素子の同時オン状態を防止し、貫通電流を低減することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
しかしながら、Ｈブリッジにおけるハイサイドスイッチング素子とローサイドスイッチング素子のスイッチングにデッドタイムを設け、貰通電流を減らすことは、ＭＯＳＦＥＴにおけるスイッチング遅延を増加させることになる。逆にスイッチング遅延を減らすためにデッドタイムを小さくすると、貫通電流が増加することになる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照しながら説明する。図１は、本発明の実施形態にかかるＤ級増幅器を説明する図である。図において１１はＣＤ等の光ディスクを再生して得られたＰＣＭ信号あるいはアナログのオーディオ信号をＰＷＭ信号に変換するＰＷＭ変換器、１２は貫通電流検出部１６の検出出力をもとにデッドタイムを可変制御するデッドタイムコントロール部、１３はＨブリッジ増幅段１４を駆動するためのドライバ(駆動回路)であり、ＭＯＳＦＥＴ等で構成する。１４はＭＯＳＦＥＴ等のスイッチング素子をＨブリッジ状に接続したＨブリッジ増幅段、１５はローパスフィルタ(ＬＰＦ)、１６はＨブリッジ増幅段の各枝路のハイサイドスイッチング素子及びローサイドスイッチング素子に流れる電流を貫通電流として検出する貫通電流検出部、１７はスピーカである。
例えば光ディスク再生装置で再生されたオーディオ信号であるＰＣＭ信号はＰＷＭ変換器１１において振幅に応じたデューティ比を有する１ビットのＰＷＭ信号に変調される。この１ビットのＰＷＭ信号には、貫通電流検出部１６により検出された貫通電流の大きさに基づいてデッドタイムコントロール部１２においてデッドタイムを付与し、このデッドタイムが付与された駆動信号はドライバ１３を介してＨブリッジ増幅段１４を駆動する。Ｈブリッジ増幅段１４により電力増幅されたオーディオ信号はローパスフィルタ１５を介してスピーカ１７に供給される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
図３はＨブリッジを説明する図である。図において、Ｖｄｄは直流電源、ＧＮＤは接地（グラウンド）、３１は直流電源Ｖｄｄと接地ＧＮＤ間の第１（左側）の枝路に直列に接続したハイサイドスイッチング素子であり、３２は直流電源Ｖｄｄと接地ＧＮＤ間の第１（左側）の枝路に直列に接続したローサイドスイッチング素子である。３３は直流電源Ｖｄｄと接地ＧＮＤ間の第２（右側）の枝路に直列に接続したハイサイドスイッチング素子であり、３４は直流電源Ｖｄｄと接地ＧＮＤ間の第２（右側）の枝路に直列に接続したローサイドスイッチング素子である。また、３５，３６，３７，３８はそれぞれハイサイドスイッチング素子３１、３３、ローサイドスイッチング素子３２、３４と直列接続した検出抵抗であり、スイッチング素子に流れる電流を検出する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
貫通電流検出部１６は検出抵抗３５，３６，３７，３８に流れる電流を監視しそれぞれの枝路に発生する貫通電流を検出する。理想状態では図４（ａ）、（ｂ）に示すように、Ｈブリッジの各枝路のハイサイドスイッチング素子およびローサイドスイッチング素子が同時にＯＮすることはない。しかし、スイッチングの際に一方のスイッチング素子（例えばローサイドスイッチング素子３２）のターンオフが遅れると図４（ｃ）に示すようにＨブリッジの左側のハイサイドスイッチング素子およびローサイドスイッチング素子は同時にオン状態となり、検出抵抗３５，３６により貫通電流が検出されることになる。また、スイッチングの際に、例えばハイサイドスイッチング素子３３のターンオフが遅れると図４（ｄ）に示すようにＨブリッジの右側のハイサイドスイッチング素子およびローサイドスイッチング素子は同時にオン状態となり、検出抵抗３７，３８により貫通電流が検出されることになる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正の内容】
【符号の説明】
１１  ＰＷＭ変換器
１２  デッドタイムコントロール部
１３  ドライバ
１４  Ｈブリッジ増幅段
１５  ローパスフィルタ
１６  貫通電流検出部
１７  スピーカ
３１，３３  ハイサイドスイッチング素子
３２，３４  ローサイドスイッチング素子
３５，３６，３７，３８  検出抵抗
７１，７２，７３，７４  トランジスタ
８１  時定数回路
８２，８３  ヒステリシス付き否定回路
８４，８５  ヒステリシス付きアンド回路