(57)【要約】【課題】マクロビジョン映像信号等のようにＡＧＣパルス信号が変動するような場合には、同期分離レベル調整を安定して行うことができなかった。【解決手段】本発明の映像信号処理装置は、複数のラインを構成する映像の入力信号の処理装置であって、前記入力信号からペデスタルサンプルを取得するペデスタルサンプル取得手段と、前記複数のラインのペデスタルサンプルを用いてペデスタルレベルを算出するペデスタルレベル算出手段と、前記入力信号のライン数をカウントするラインカウンタと、前記ラインカウンタで算出したライン数が所定の範囲である場合は、前記ペデスタルサンプルの前記ペデスタルレベル算出のための利用を制限する制限手段と、を有することを特徴とする。【選択図】図７
2010183463.tif 000002
【特許請求の範囲】
【請求項１】
複数のラインを構成する映像の入力信号の処理装置であって、
前記入力信号からペデスタルサンプルを取得するペデスタルサンプル取得手段と、
前記複数のラインのペデスタルサンプルを用いてペデスタルレベルを算出するペデスタルレベル算出手段と、
前記入力信号のライン数をカウントするラインカウンタと、
前記ラインカウンタで算出したライン数が所定の範囲である場合は、前記ペデスタルサンプルの前記ペデスタルレベル算出のための利用を制限する制限手段と、
を有することを特徴とする映像信号処理装置。
【請求項２】
前記ライン数が所定の範囲である場合には、前記ペデスタルレベル算出手段は現ペデスタルレベルを用いてペデスタルレベルの算出を行なう、請求項１に記載の映像信号処理装置。
【請求項３】
複数のラインを構成する映像の入力信号の処理方法であって、
前記入力信号からペデスタルサンプルを取得するステップと、
前記複数のラインのペデスタルサンプルを用いてペデスタルレベルを算出するステップと、
前記入力信号のライン数をカウントするステップと、
前記ラインカウンタで算出したライン数が所定の範囲である場合は、前記ペデスタルサンプルの前記ペデスタルレベル算出のための利用を制限するステップと、
を有することを特徴とする映像信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は映像信号処理装置及び映像信号処理方法に関し、特に同期信号の分離を安定して行なうための映像信号処理装置及び映像信号処理方法に関する。
【背景技術】
【０００２】
映像処理装置において、同期信号の分離を安定して行うことは映像品質を保つ上で非常に重要である。従来の同期分離処理方法について説明すると、まず出力映像の明るさの基準となるペデスタルレベルを算出するが、はじめにライン毎にHSYNC単位でペデスタルのサンプル値（４点の平均値）を求める。図１に入力信号の波形及び入力信号から求めた分離信号の波形を示す。図１に示すように、入力信号の立ち上がりエッジから数クロックの領域（ペデスタルサンプル値取得期間）でペデスタルサンプル値を求める。求められたライン毎のペデスタルサンプル値を図２に示す無限インパルス応答（Infinite Impulse Response、ＩＩＲ）フィルタ回路に入力することで、複数のラインに関して平均化したペデスタルレベルを算出する。
【０００３】
図２に示すように、ＩＩＲフィルタ回路は演算回路２０１、２０４、加算器２０２及びラッチ２０３からなり、ここではフィルタ係数1/256の場合の例を示している。次に、求められたペデスタルレベルを用いて同期分離処理を行なう分離閾値を算出する。例えば図１においてペデスタルレベルと、信号レベルの最小値である同期信号チップレベルとの中間の値を閾値として同期分離処理を行なう。
【０００４】
しかしながら、例えばＤＶＤ等のビデオソフトの複製防止措置として広く普及しているマクロビジョン（登録商標）の映像信号が入力された場合には、時間と共に変化するＡＧＣ（Automatic Gain Control、自動利得制御）パルスの影響で、ＩＩＲフィルタ回路にて算出するペデスタル値が変動し、同期分離処理が安定して行うことができないという問題が生じていた。これは、ペデスタルレベルとSYNCチップレベルとの平均値のレベルを同期分離する閾値算出に用いるため、ペデスタルレベルが変化すると、同期分離の基準となる閾値が変動し、一定のレベルで分離できなくなるためである。
【０００５】
この点について具体的に説明する。図３は、奇数フィールドと偶数フィールドにおける映像信号の波形を示し、横軸にはライン数を取っている。マクロビジョン（登録商標）映像の信号は図３に示すようにＡＧＣパルスを有している。このＡＧＣパルスの大きさは一定ではなく、時間と共に変動する。図４はＡＧＣパルスとペデスタルサンプル取得位置との関係を示す映像信号波形である。図４に示すようにペデスタルサンプルの取得期間にＡＧＣパルスが存在すると、ペデスタルサンプル値が変動し、ひいては同期分離閾値が変動することなり、画質が乱れるという問題が生じる。
【０００６】
一方、映像信号の変動による影響を抑えて、同期分離レベルの調整を行う技術が知られている（特許文献１）。従来の同期信号分離装置の構成図を図５に示す。この従来技術において、映像信号は、ペデスタルクランプ回路１０１でペデスタルを一定電位でクランプした後、ＡＧＣ回路１０５を通り、同期信号部分の振幅が一定にされる。次に、同期信号チップレベル検出回路１０２により、同期信号チップレベルを検出する。さらに、ペデスタルレベルと、チップレベルとの間で、演算レベルコントロール手段１０６を通じて、任意の割合に演算されたレベルによって、同期分離が行われるというものである。この公知技術によれば、オフセットを抑えた同期分離レベルを調整することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平３−１０２９７２（実施例及び図１参照）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記の公知技術においては、マクロビジョン（登録商標）映像信号等のようにＡＧＣパルス信号が変動するような場合には、同期分離レベル調整を安定して行うことができなかった。
【課題を解決するための手段】
【０００９】
本発明の映像信号処理装置は、複数のラインを構成する映像の入力信号の処理装置であって、前記入力信号からペデスタルサンプルを取得するペデスタルサンプル取得手段と、前記複数のラインのペデスタルサンプルを用いてペデスタルレベルを算出するペデスタルレベル算出手段と、前記入力信号のライン数をカウントするラインカウンタと、前記ラインカウンタで算出したライン数が所定の範囲である場合は、前記ペデスタルサンプルの前記ペデスタルレベル算出のための利用を制限する制限手段と、を有することを特徴とする。
【００１０】
また、発明の映像信号処理方法は、複数のラインを構成する映像の入力信号の処理方法であって、前記入力信号からペデスタルサンプルを取得するステップと、前記複数のラインのペデスタルサンプルを用いてペデスタルレベルを算出するステップと、前記入力信号のライン数をカウントするステップと、前記ラインカウンタで算出したライン数が所定の範囲である場合は、前記ペデスタルサンプルの前記ペデスタルレベル算出のための利用を制限するステップと、を有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、マクロビジョン（登録商標）映像信号が入力された場合であっても、ペデスタルレベル値を安定して算出することができ、同期信号分離を安定して行うことが可能な映像信号処理装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】従来技術によるペデスタルサンプル値の取得方法の説明図である。
【図２】従来技術によるＩＩＲフィルタ回路の構成図である。
【図３】マクロビジョン（登録商標）の信号波形の一部を示す図である。
【図４】ＡＧＣパルスとペデスタルサンプル値取得位置との関係を表す図である。
【図５】従来の同期信号分離装置の構成図である。
【図６】本発明の第１の実施例に係る映像信号処理装置のブロック図である。
【図７】本発明の第１の実施例に係るＩＩＲフィルタ回路の構成図である。
【図８】本発明の第１の実施例に係る映像信号処理方法のフローチャートである。
【図９】本発明の第２の実施例に係る映像信号処理方法のフローチャートである。
【図１０】相対的ペデスタルレベルと時間との関係を表す図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明に係る映像信号処理装置及び映像信号処理方法について説明する。ただし、本発明の技術的範囲はそれらの実施の形態には限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ点に留意されたい。
【実施例１】
【００１４】
まず、本発明の第１の実施例に係る映像信号処理装置について図面を用いて説明する。図６に実施例１に係る映像信号処理装置の構成図を示す。本発明の映像信号処理装置１００は、ペデスタルサンプル取得回路３で算出したペデスタルサンプルから、ＩＩＲフィルタ回路６を用いてペデスタルレベルを算出する際に、映像信号の特定のラインのペデスタルサンプルを除外するように、ＩＩＲフィルタ回路６内に切替回路７を備えている点を特徴としている。
【００１５】
次に、本発明の映像信号処理装置における入力信号の処理について説明する。まず、NTSCやPAL等の規格の映像信号である入力信号は、クランプ回路１に入力されて入力信号のローレベルの均一化（信号全体のゲイン調整）が行なわれる。次に、入力信号はＡ／Ｄ変換回路２を通してデジタル信号に変換された後、コンパレータ１１、デジタルローパスフィルタ４及びYC分離／RGBデコーダ１３にそれぞれ入力される。
【００１６】
デジタルローパスフィルタ４に入力された信号は、ノイズ除去された後、ペデスタルサンプル取得回路３に入力される。ここで、ペデスタルサンプル取得回路３にはSYNCチップ取得回路３１が含まれており、まずSYNCチップが算出される。SYNCチップは自走カウンタで１ライン周期におけるデータの最小値として算出される。
【００１７】
さらに、ペデスタルサンプル取得回路３において、入力信号からベテスタルサンプル値が算出される。ペデスタルサンプル値は、SYNCチップレベルに対してあるバイアス（制御回路より入力）を加えた高さで同期信号を分離した際の立ち下がりエッジから数クロック経過したところでサンプルを取得することにより得ることができる。
【００１８】
ペデスタルサンプル取得回路３で算出されたペデスタルサンプル値はＩＩＲフィルタ回路６に入力され、ペデスタルレベルが算出される。ここで、入力されたペデスタルサンプル値をペデスタルレベルの算出に利用するか否かをＩＩＲフィルタ回路６内の切替回路７で選択している。この切り替えはペデスタルサンプル値がＡＧＣパルスを含んだ信号から求められたか否か、実際には複数のラインを構成する入力信号がＡＧＣパルスを含むラインであるか否かに基づいて行なわれている。このペデスタルサンプル値からペデスタルレベルの算出における、ＩＩＲフィルタ回路６内での処理方法について図７を用いて具体的に説明する。
【００１９】
図７は本発明の映像信号処理装置内のＩＩＲフィルタ回路６の具体的な構成を示し、内部に切替回路７を備えている点を特徴としている。ＩＩＲフィルタ回路６は、切替回路７、演算回路２０、２３、２６、加算器２４及びラッチ２５からなっている。切替回路７は、第１スイッチ２１及び第２スイッチ２２を備えており、各スイッチの切り替えは外部に設けられた制御回路８によって処理対象となっている信号が所定のラインか否かに基づいて行なわれている。
【００２０】
まず、ペデスタルサンプル値がＡＧＣパルスを含まない入力信号に関して算出された場合、図７に示すようにＩＩＲフィルタ回路６内の切替回路７において第１スイッチ２１がオンとなり、第２スイッチ２２がオフとなるように制御される。この場合、回路構成は図２に示した従来のＩＩＲフィルタ回路と同様になり、ペデスタルサンプル値からペデスタルレベルを算出するように処理が行なわれる。
【００２１】
一方、ＩＩＲフィルタ回路６に入力されたペデスタルサンプル値がＡＧＣパルスを含んだ入力信号に関して算出された場合には、この値を用いることなくペデスタルレベルを算出するように、切替回路を切り替える。具体的には、入力信号の処理対象となっているラインがＡＧＣパルスを含むか否かに関するデータは映像信号の種別によって既知となっているので、このデータを制御回路８内のメモリ９に格納しておき、処理対象の映像信号のライン数に基づいて切替回路を制御する。即ち、処理対象の信号がＡＧＣパルスを含んでいると判断した場合には、制御回路の第１スイッチ２１をオフとし、第２スイッチ２２をオンとすることによって、入力されたペデスタルサンプル値を用いずに、１ライン前のペデスタルレベルに基づいてペデスタルレベルを算出することができる。このようにして、ＡＧＣパルスによって大きく変動したペデスタルサンプル値の利用を回避することによって、変動を抑えたペデスタルレベルを算出することが可能となる。
【００２２】
次に、図６に示すように、ＩＩＲフィルタ回路６で算出されたペデスタルレベルが入力信号の全ラインに関して算出された後、算出されたペデスタルレベルが閾値算出回路５に入力される。また、ライン単位で最小となった値を同期信号チップレベルとする。閾値算出回路５においては、同期分離チップレベルとペデスタルレベルとを用いて同期分離閾値が算出される。例えば、同期分離閾値は、同期分離チップレベルとペデスタルレベルとの平均値として求めることができる。
【００２３】
同期分離閾値はコンパレータ１１に入力され、入力信号との比較が行われる。このコンパレータ５における比較結果に基づいて同期信号生成回路１２において同期信号が生成される。同期信号はラインカウンタ１０に入力され、ライン数がカウントされる。そのカウント数は制御回路８に入力され、ライン数に基づいて切替回路７を切り替える際に利用される。また、ラインカウンタ１０は全ラインに関してペデスタルレベルの算出が行なわれたか否かを判断する際にも利用される。
【００２４】
生成された同期信号はYC分離／RGBデコーダ１３に入力され、入力信号の同期が取られる。YC分離／RGBデコーダ１３の出力はキャプチャ１４に入力された後、表示装置１５に出力されて画像が表示される。
【００２５】
次に、本発明の実施例１に係る映像信号処理方法について、図８のフローチャートを用いて説明する。まず、映像信号処理装置１００の制御回路８は、ステップＳ３０においてシステムリセットがされたか否かを判断する。システムリセットがされた場合には、ステップＳ３１においてペデスタルの初期値を０に設定し、ステップＳ３０に戻る。システムリセットがされない場合には、制御回路８はステップＳ３２において映像信号の種別の設定変更がなされたか否かを判別する。具体的には、NTSC信号とPAL信号の２種類の信号を処理することができるシステムにおいて、入力された映像信号がNTSC信号とPAL信号との間で設定変更がなされたか否かを判別する。
【００２６】
設定変更がなされなかった場合には、ステップＳ３３において、制御回路８は、クランプ回路１を用いて入力信号の信号レベルの調整が行われる。ここで、同期信号チップレベルは入力信号の最小値から求められる。次に、ステップＳ３４において、Ａ／Ｄ変換回路２を用いてＡ／Ｄ変換が行なわれ、ステップＳ３５において、デジタルローパスフィルタ４を用いてノイズ除去が行なわれる。さらに、ステップＳ３６において、ペデスタルサンプル取得回路３を用いて、ペデスタルサンプル値を算出する。
【００２７】
一方、ステップＳ３２において、映像信号の設定変更がされた場合には、ステップＳ３７において、制御回路８は、設定変更後の映像信号がNTSC信号か否かを判断する。NTSC信号である場合には、ステップＳ３８に進んで、制御回路８はNTSC信号におけるマスク範囲を設定する。即ち、NTSC信号に対応したマクロビジョン（登録商標）映像において挿入されるＡＧＣパルスを含むラインをマスクするために、NTSC信号においてマスクすべき切替基準ライン数を設定する。NTSC信号の場合においては、例えばライン数が258.5ライン以上、または15.5ライン以下の場合にマスクするのがよい。また、映像信号がPAL信号である場合には、Ｓ３９においてPAL信号に対応するマスクすべきライン数を設定する。PAL信号の場合においては、例えばライン数が308ライン以上、または20.5ライン以下の場合にマスクするのがよい。これらのライン数の設定は、制御回路８内のメモリ９に格納したデータを読み出すことにより実行することができる。次に、ステップＳ４０において、設定したマスク範囲を規定するライン数を処理対象信号のライン数と比較するためにメモリ９に記憶する。
【００２８】
次に、ステップＳ４１において、ラインカウンタ１０を用いてライン数がカウントされ、制御回路８は、処置対象の映像信号のラインがＳ４０で記憶したマスク範囲に含まれるラインであるか否かを判断する。マスクするラインではない場合、即ち、処理対象の映像信号がＡＧＣパルスを含んでいない場合には、ステップＳ４２において、従来通りペデスタルサンプル値を用いるようにＩＩＲフィルタ回路６内の切替回路７を切り替える。一方、処理対象の信号のラインがマスクすべきラインである場合には、ＡＧＣパルスを含んでいるものとして、ステップＳ４３において、新たに求めたペデスタルサンプル値を用いるのではなく、現ペデスタル値である、１ライン前においてＩＩＲフィルタ回路６で算出したペデスタル値を利用するように切替回路７を切り替える。
【００２９】
次に、ステップＳ４４において、上述のようにペデスタルサンプル値または現ペデスタル値を用いて、ＩＩＲフィルタ回路６によってペデスタルレベル値の算出が行なわれる。次に、ステップＳ４５において、制御回路８は、全てのラインに関してペデスタルレベルの算出が行なわれたか否かを判断する。ペデスタルレベルの算出が全ラインに対して行なわれていない場合には、ステップＳ３３に戻って、次のラインに関してペデスタルレベルの算出が行なわれる。ペデスタルレベルの算出が全ラインに対して行なわれた場合には、ステップＳ４６において、閾値算出回路５を用いてペデスタルレベルと最小値である同期信号チップレベルとの平均値から分離閾値を算出する。次に、ステップＳ４７において、コンパレータ１１は入力信号と分離閾値との比較を行う。次に、ステップＳ４８において、コンパレータでの比較結果に基づいて制御回路８は同期信号を生成する。以上のようにして、入力信号がNTSC信号及びPAL信号のいずれであっても、各信号に対応したマスク範囲を規定することによって、マクロビジョン（登録商標）映像信号に含まれるＡＧＣパルスをペデスタルレベル算出の際に除外することができ、安定した同期信号を生成することができる。
【実施例２】
【００３０】
次に、本発明の第２の実施例に係る映像信号処理方法について図９を用いて説明する。第２の実施例においては、ペデスタルレベルの初期値を実施例１のように０に設定するのではなく、最終的に求められるペデスタル値に近いおおよその値に初期値を設定する点を特徴としている。具体的には、ステップＳ３０においてシステムリセットがされた場合、Ｓ５０においてペデスタル初期値を所望の値に設定する。その他の処理に関しては実施例１と同様であるので詳細な説明は省略する。このようにペデスタルレベルの初期値を所望の値に設定することによって、ＩＩＲフィルタ回路においてペデスタルレベルが最終的に求められる値に収束するまでの時間を短縮することができる。
【００３１】
図１０はペデスタルレベルの最終的に求められる値に対する比と時間との関係を表したグラフである。図１０（ａ）は初期値が０の場合のグラフであり、同図（ｂ）は初期値を所望の値に設定した場合のグラフである。ペデスタルレベルの最終的な値に対する比が９０％に達する時間で比較すると、初期値を０とする場合に比べて所望の初期値を設定した場合の方が正常に同期分離できるまでの時間を短縮することができることがわかる。
【００３２】
以上、上記の実施例においてはNTSC信号とPAL信号とを切り替える例を示したが、他の如何なる規格の映像信号を用いる場合でも同様に本発明を適用することができる。また、ペデスタルサンプル値が正常に算出できない場合の例としてマクロビジョン（登録商標）映像の場合を例にとって説明したが、特定のラインに関してペデスタルサンプル値が変動する他の方式の映像信号を用いる場合でも同様に本発明を適用することができる。
【符号の説明】
【００３３】
１    クランプ回路
２    Ａ／Ｄ変換回路
３    ペデスタルサンプル取得回路
４    デジタルローパスフィルタ
５    閾値算出回路
６    ＩＩＲフィルタ回路
７    切替回路
８    制御回路
９    メモリ
１０    ラインカウンタ
１１    コンパレータ
１２    同期信号生成回路
１３    YC分離／RGBデコーダ
１４    キャプチャ
１５    表示装置
１００    映像信号処理装置
【図１】
2010183463.tif 000003
【図２】
2010183463.tif 000004
【図３】
2010183463.tif 000005
【図４】
2010183463.tif 000006
【図５】
2010183463.tif 000007
【図６】
2010183463.tif 000008
【図７】
2010183463.tif 000009
【図８】
2010183463.tif 000010
【図９】
2010183463.tif 000011
【図１０】
2010183463.tif 000012