(57)【要約】【課題】縦筋状の画像不良を発生させることなく、被写体がどのような光量領域であっても効果的にハイライト横筋ノイズを低減する固体撮像装置を提供する。【解決手段】受光強度に応じた信号電圧を発生するフォトダイオード１９を有する複数の画素部８が、行列状に配置された固体撮像装置１００であって、複数の画素部８のそれぞれは、動作電流が流れることにより信号電圧を増幅して画素列ごとに配置された列信号線２５に出力する増幅トランジスタ２０を備え、固体撮像装置１００は、画素列ごとに配置され、電源線２３から増幅トランジスタ２０を介して接地線１０へ流れ込む動作電流の変動と逆方向に変動する補正電流を電源線２３と接地線１０との間に流す電流補正回路２７を備える。【選択図】図２
2010183462.tif 000002
【特許請求の範囲】
【請求項１】
受光強度に応じた信号電圧を発生する受光素子を有する複数の画素部が、行列状に配置された固体撮像装置であって、
前記複数の画素部のそれぞれは、
動作電流が流れることにより前記信号電圧を増幅して画素列ごとに配置された列信号線に出力する増幅素子を備え、
前記固体撮像装置は、
画素列ごとに配置され、電源線から前記増幅素子を介して接地線へ流れ込む前記動作電流の変動と逆方向に変動する補正電流を前記電源線と前記接地線との間に流す電流補正部を備える
固体撮像装置。
【請求項２】
前記電流補正部は、
前記列信号線の電位変動に基づいて生成した前記補正電流を前記電源線と前記接地線との間に流す補正電流生成回路を備える
請求項１記載の固体撮像装置。
【請求項３】
複数の画素列に対応して配置された複数の前記電流補正部のうち少なくとも１つは、
一定の参照電流を前記電源線と前記接地線との間に流す参照電流生成回路を備え、
前記補正電流生成回路は、前記参照電流のカレントミラー電流と前記列信号線の電位変動とに基づいて生成した前記補正電流を前記電源線と前記接地線との間に流す
請求項２記載の固体撮像装置。
【請求項４】
前記増幅素子は、
ゲートが前記画素部のフローティングディフュージョンに接続され、ソース及びドレインの一方が前記電源線に接続され、ソース及びドレインの他方から前記列信号線へ、前記信号電圧を増幅して出力する第１増幅トランジスタであり、
前記固体撮像装置は、
ゲートにバイアス電圧が印加され、ソース及びドレインの一方が前記列信号線に接続され、ソース及びドレインの他方が前記接地線に接続されることにより、前記動作電流を生成する第１負荷トランジスタを備え、
前記参照電流生成回路は、
ゲートにバイアス電圧が印加され、ソース及びドレインの一方が前記接地線に接続されることにより、前記参照電流を生成する第２負荷トランジスタと、
ソース及びドレインの一方が前記電源線に接続され、ソース及びドレインの他方が前記第２負荷トランジスタのソース及びドレインの他方に接続され、ソース及びドレインの他方とゲートが短絡された第１カレントミラー用トランジスタとを備え、
前記補正電流生成回路は、
ゲートが前記第１負荷トランジスタのソース及びドレインの一方に接続され、ソース及びドレインの一方が前記接地線に接続されることにより、前記列信号線の電位変動に対応した電位をソース及びドレインの他方に与える第２増幅トランジスタと、
ソース及びドレインの一方が前記電源線に接続され、ソース及びドレインの他方が前記第２増幅トランジスタのソース及びドレインの他方に接続され、ゲートが第１カレントミラー用トランジスタのゲートに接続されることにより、前記補正電流を生成する第２カレントミラー用トランジスタとを備える
請求項３記載の固体撮像装置。
【請求項５】
前記第１負荷トランジスタのゲートに印加されるバイアス電圧値と、前記第２負荷トランジスタのゲートに印加されるバイアス電圧値とは、同一である
請求項４記載の固体撮像装置。
【請求項６】
前記動作電流と、前記補正電流との和の電流の変動量が、前記動作電流の変動量よりも小さい
請求項１〜５のうちいずれか１項に記載の固体撮像装置。
【請求項７】
前記電流補正部は、前記受光強度の全範囲において前記補正電流を生成する
請求項１〜６のうちいずれか１項に記載の固体撮像装置。
【請求項８】
複数の画素列に対応して配置された複数の前記電流補正部のうち少なくとも１つは、
前記電流補正部による前記補正電流の生成動作および非生成動作を切り替える補正電流オンオフ回路を備える
請求項１〜７のうちいずれか１項に記載の固体撮像装置。
【請求項９】
請求項８記載の固体撮像装置を備えたカメラであって、
前記固体撮像装置は、
さらに、前記列信号線に接続され、複数の増幅率を切り換えることにより、当該列信号線に出力された電圧を画素列ごとに増幅する列アンプ回路を備え、
前記カメラは、
前記列アンプ回路における増幅率の切り換え動作と前記補正電流オンオフ回路における前記補正電流の生成動作及び非生成動作の切り換え動作とを連動制御する制御部を備える
カメラ。
【請求項１０】
さらに、前記固体撮像装置から出力された電圧に対応した画像出力電圧を適切な増幅率によりゲイン調整するゲインアンプを備え、
前記制御部は、前記ゲインアンプの増幅率に応じて、前記補正電流オンオフ回路における前記補正電流の生成動作及び非生成動作の切り換え動作を制御する
請求項９記載のカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びカメラに関するものであり、特に、高輝度の被写体撮像時に画像不良のない高画質な画像を撮像できる固体撮像装置及びカメラに関するものである。
【背景技術】
【０００２】
ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサは、フォトダイオードで発生した光キャリアをＭＯＳトランジスタのゲート電極に蓄積し、走査回路からの駆動タイミングに従ってその電位変化を出力部へ電荷増幅して出力するものである。図１０は、従来のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型固体撮像装置の構成を示すブロック図である。同図に記載されたＣＭＯＳ型固体撮像装置５００の動作について説明する。二次元状に配置された画素の有するフォトダイオードＤ１１〜Ｄ３３に光が入射されると、各々のフォトダイオードは光信号電荷を発生し蓄積する。蓄積された光信号電荷は、信号電圧として、垂直走査回路ブロック５０１により画素行ごとに順次垂直出力線Ｖ１〜Ｖ３に読み出される。例えば、Ｄ１１で蓄積された光信号電荷に対応した信号電圧が、列信号線Ｖ１に読み出される場合、電源線と接地線との間に配置されたＭＯＳトランジスタＭ３１１と負荷トランジスタＭ５１とがソースフォロア回路を構成することにより、当該信号電圧に対応した電圧が列信号線Ｖ１に出力される。
【０００３】
上記読み出し動作において、読み出される信号電圧の光強度が高いほど、列信号線Ｖ１〜Ｖ３の電圧は低くなる。列信号線Ｖ１〜Ｖ３は、それぞれ、負荷トランジスタＭ５１〜Ｍ５３のドレインに接続されているため、光強度の高い信号電圧を読み出している画素列の負荷トランジスタのソース−ドレイン間電圧は０Ｖとなることがある。このとき、負荷トランジスタはオフ状態となり、ドレイン電流は流れない。よって、ある画素行を読み出している時、共通の接地線５１０に流れ込む電流はオフ状態にある負荷トランジスタの数によって異なることになる。また、接地線５１０は、チップサイズの制約から、その配線幅は制限されるため有限値のインピーダンスを有する。よって、接地線５１０のインピーダンスと接地線５１０へ流れ込む電流により発生する電圧降下は、画素行ごとに、入射する光強度により変化する。
【０００４】
一方、負荷トランジスタＭ５１〜Ｍ５３に流れる定電流の値は、接地電位に対して入力トランジスタＭ５０のゲートに電圧を印加することにより設定される。この設定電流は、上述したような電圧降下が発生することにより変化してしまう。例えば、強い光が入射している画素数が多い画素行ほどオフ状態の負荷トランジスタが多いので、接地線５１０の電圧降下が小さく、上記設定電流は大きくなる。これにより、強い光が入射されている画素を含む画素行と、そうでない画素行とで、ダーク画素やオプティカルブラック画素の出力電圧が異なるという現象が生じる。つまり、高輝度の被写体を撮像した際、高輝度領域の左右に白帯、または黒帯の画像不良であるハイライト横筋ノイズが発生するといった問題がある。
【０００５】
上記問題に対して、特許文献１では画素ソースフォロア回路の列信号線ごとにクリップトランジスタを設け、列信号線電位がクリップ電圧で決まる電圧以下に低下することを抑えることでハイライト横筋ノイズを低減する技術が開示されている。
【０００６】
図１１は、特許文献１に記載された従来のＣＭＯＳ型固体撮像装置の構成を示すブロック図である。同図に記載されたＣＭＯＳ型固体撮像装置６００は、図１０に記載されたＣＭＯＳ型固体撮像装置５００と比較して、列信号線Ｖ１〜Ｖ３のそれぞれに電圧クリップ回路が接続されている点のみが構成として異なる。以下、図１０に記載されたＣＭＯＳ型固体撮像装置５００と同じ点は説明を省略し、異なる点のみ説明する。
【０００７】
ＣＭＯＳ型固体撮像装置６００は、列信号線Ｖ１〜Ｖ３のそれぞれに、クリップトランジスタＭ７１〜Ｍ７３のソースが接続されている。これにより、クリップトランジスタＭ７１〜Ｍ７３は、それぞれ、画素内の増幅トランジスタＭ３１１〜Ｍ３１３、Ｍ３２１〜Ｍ３２３及びＭ３３１〜Ｍ３３３と差動増幅の構成をとっている。本差動増幅では２つの入力電位差が大きくなると、片側の入力トランジスタが遮断され、もう片側の入力トランジスタのみに電流が流れる。例えば、高輝度の被写体を撮像し、画素内増幅トランジスタＭ３１１〜Ｍ３３３のゲート電圧が、それぞれ、クリップトランジスタＭ７１〜Ｍ７３のゲートに設定されたクリップ電圧ＶCGよりも低い場合、クリップトランジスタＭ７１〜Ｍ７３はオン状態となる。そのため、列信号線Ｖ１〜Ｖ３の電位はクリップ電圧ＶCGで決まる電圧以下には低下しないように制限される。これにより、負荷トランジスタＭ５１〜Ｍ５３のドレイン電流の変動を抑えることによりＣＭＯＳ固体撮像装置５００で発生したような接地線５１０の電圧降下の変動が抑制される。よって、黒レベルのずれが抑制されるので、ハイライト横筋ノイズを低減できるとしている。
【特許文献１】特開２００１−２３０９７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１に記載されたＣＭＯＳ固体撮像装置６００では、被写体が飽和光量領域であればクリップトランジスタＭ７１〜Ｍ７３がオン状態となりハイライト横筋ノイズの低減効果が得られる。
【０００９】
しかしながら、ＣＭＯＳ固体撮像装置６００では、被写体が飽和光量領域でない場合、例えば低〜中間光領域の場合、画素内の増幅トランジスタＭ３１１〜Ｍ３３３のゲート電圧はクリップ電圧ＶCGよりも高くなるため、クリップトランジスタはオン状態とならず、ハイライト横筋ノイズを抑制することはできない。
【００１０】
さらに、クリップトランジスタは各列に配置されているため、クリップトランジスタの閾値電圧のばらつきにより、画素列ごとにクリップトランジスタがオン状態となる電圧にばらつきが生じる。この電圧ばらつきが原因となり、縦筋状の画像不良も新たに発生してしまう。
【００１１】
本発明は上記の課題に鑑みてなされたものであり、本発明は、縦筋状の画像不良を発生させることなく、被写体がどのような光量領域であっても効果的にハイライト横筋ノイズを低減する固体撮像装置を提供する。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本発明の半導体装置は、受光強度に応じた信号電圧を発生する受光素子を有する複数の画素部が、行列状に配置された固体撮像装置であって、前記複数の画素部のそれぞれは、動作電流が流れることにより前記信号電圧を増幅して画素列ごとに配置された列信号線に出力する増幅素子を備え、前記固体撮像装置は、画素列ごとに配置され、電源線から前記増幅素子を介して接地線へ流れ込む前記動作電流の変動と逆方向に変動する補正電流を前記電源線と前記接地線との間に流す電流補正部を備えることを特徴とする。
【００１３】
この構成によれば、一の画素行において、一の列信号線を流れる動作電流が画素部の受光量に応じて変動しても、画素列ごとに配置された電流補正部による補正電流により、電源線及び接地線の電圧変動を当該画素列において抑制できる。従って、他の列信号線を流れる動作電流は当該電圧変動に影響されない。これにより、入射光量によらず、ハイライト横筋ノイズを低減することが可能となる。
【００１４】
また、前記電流補正部は、前記列信号線の電位変動に基づいて生成した前記補正電流を前記電源線と前記接地線との間に流す補正電流生成回路を備えることが好ましい。
【００１５】
さらに、複数の画素列に対応して配置された複数の前記電流補正部のうち少なくとも１つは、一定の参照電流を前記電源線と前記接地線との間に流す参照電流生成回路を備え、前記補正電流生成回路は、前記参照電流のカレントミラー電流と前記列信号線の電位変動とに基づいて生成した前記補正電流を前記電源線と前記接地線との間に流すことが好ましい。
【００１６】
これにより、補正電流は、列信号線を流れる動作電流を制限することにより生成されるものではないので、画素列ごとに閾値を設定して動作電流を制限する場合に発生する縦筋状の画像不良が発生しない。
【００１７】
また、前記増幅素子は、ゲートが前記画素部のフローティングディフュージョンに接続され、ソース及びドレインの一方が前記電源線に接続され、ソース及びドレインの他方から前記列信号線へ、前記信号電圧を増幅して出力する第１増幅トランジスタであり、前記固体撮像装置は、ゲートにバイアス電圧が印加され、ソース及びドレインの一方が前記列信号線に接続され、ソース及びドレインの他方が前記接地線に接続されることにより、前記動作電流を生成する第１負荷トランジスタを備え、前記参照電流生成回路は、ゲートにバイアス電圧が印加され、ソース及びドレインの一方が前記接地線に接続されることにより、前記参照電流を生成する第２負荷トランジスタと、ソース及びドレインの一方が前記電源線に接続され、ソース及びドレインの他方が前記第２負荷トランジスタのソース及びドレインの他方に接続され、ソース及びドレインの他方とゲートが短絡された第１カレントミラー用トランジスタとを備え、前記補正電流生成回路は、ゲートが前記第１負荷トランジスタのソース及びドレインの一方に接続され、ソース及びドレインの一方が前記接地線に接続されることにより、前記列信号線の電位変動に対応した電位をソース及びドレインの他方に与える第２増幅トランジスタと、ソース及びドレインの一方が前記電源線に接続され、ソース及びドレインの他方が前記第２増幅トランジスタのソース及びドレインの他方に接続され、ゲートが第１カレントミラー用トランジスタのゲートに接続されることにより、前記補正電流を生成する第２カレントミラー用トランジスタとを備えてもよい。
【００１８】
これにより、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）からなる増幅素子を有するソースフォロア回路に対し、電流補正部はＦＥＴからなるカレントミラー回路及びＦＥＴからなるソースフォロア回路で構成されるので、トランジスタの閾値電圧に依存せず、動作電流を精度良く反映した参照電流及び補正電流を生成することができる。また、付加される電流補正部の形成工程を画素部及び上記増幅素子と共通化することが可能となる。
【００１９】
また、前記第１負荷トランジスタのゲートに印加されるバイアス電圧値と、前記第２負荷トランジスタのゲートに印加されるバイアス電圧値とは、同一であることが好ましい。
【００２０】
これにより、増幅部の第１負荷トランジスタに供給するバイアス電圧と、参照電流生成回路の第２負荷トランジスタに供給するバイアス電圧とを独立に調節する必要がないので、駆動負荷を低減できる。
【００２１】
また、前記動作電流と、前記補正電流との和の電流の変動量が、前記動作電流の変動量よりも小さい。
【００２２】
これにより、ハイライト横筋ノイズを低減することが可能となる。
また、前記電流補正部は、前記受光強度の全範囲において前記補正電流を生成することが好ましい。
【００２３】
これにより、被写体の輝度によらず、ハイライト横筋ノイズを低減することが可能となる。
【００２４】
また、複数の画素列に対応して配置された複数の前記電流補正部のうち少なくとも１つは、前記電流補正部による前記補正電流の生成動作および非生成動作を切り替える補正電流オンオフ回路を備えてもよい。
【００２５】
これにより、必要に応じて電流補正回路を駆動または非駆動とすることが可能となる。よって、常に補正電流を流して駆動させている場合に比べ、低消費電力化を図ることが可能となる。
【００２６】
また、本発明は、上記のような特徴を有する固体撮像装置として実現することができるだけでなく、このような固体撮像装置を備えるカメラとしても、上記と同様の構成と効果がある。
【００２７】
本発明のカメラは、複数の画素列に対応して配置された複数の前記電流補正部のうち少なくとも１つは、前記電流補正部による前記補正電流の生成動作および非生成動作を切り替える補正電流オンオフ回路を備えた固体撮像装置を備えたカメラであって、前記固体撮像装置は、さらに、前記列信号線に接続され、複数の増幅率を切り換えることにより、当該列信号線に出力された電圧を画素列ごとに増幅する列アンプ回路を備え、前記カメラは、前記列アンプ回路における増幅率の切り換え動作と前記補正電流オンオフ回路における前記補正電流の生成動作及び非生成動作の切り換え動作とを連動制御する制御部を備えることを特徴とする。
【００２８】
この構成によれば、列アンプ回路の増幅率の切り換え動作と電流補正部のオンオフ動作とを連動させて制御をすることが可能となる。例えば、列アンプ回路の増幅率が大きい場合、増幅回路の動作電流の変動が起因で発生するハイライト横筋ノイズが画質に与える影響は大きい。一方、上記増幅率が小さい場合、上記動作電流の変動が画質に与える影響は小さい。従って、上記増幅率が大きい場合は電流補正部を駆動させ、当該増幅率が小さい場合には電流補正部を非駆動とするように制御することにより、消費電力の増大を抑え、効果的にハイライト横筋ノイズを低減することが可能となる。
【００２９】
また、さらに、前記固体撮像装置から出力された電圧に対応した画像出力電圧を適切な増幅率によりゲイン調整するゲインアンプを備え、前記制御部は、前記ゲインアンプの増幅率に応じて、前記補正電流オンオフ回路における前記補正電流の生成動作及び非生成動作の切り換え動作を制御してもよい。
【００３０】
これにより、効果的に消費電力を抑制することが可能となる。例えば、ゲインアンプの増幅率が大きい場合、電流補正部を駆動させ、ゲインアンプの増幅率が小さい場合、電流補正部を非駆動とすればよい。
【発明の効果】
【００３１】
本発明の固体撮像装置によれば、どのような光量の被写体を撮像する場合であっても、列信号線に流れる電流変動を低減することが可能である。さらに、本発明に係る固体撮像装置の有する電流補正回路によれば、列信号線の出力を制限せずに電流変動を抑制することが可能であるため、縦筋状の画像不良が発生しない。よって、被写体の輝度によらず、縦筋状の画像不良を生じることなく、ハイライト横筋ノイズを抑制した画像を取得することができる。また、本発明の固体撮像装置を内蔵したカメラによれば、列アンプ回路やゲインアンプの増幅率に応じて電流補正回路の駆動を制御することが可能であるので、消費電力の増大を抑え、効果的にハイライト横筋ノイズを低減することができる。
【発明を実施するための最良の形態】
【００３２】
（実施の形態１）
本実施の形態における固体撮像装置は、行列状に配置された複数の画素部を備える。上記画素部は、動作電流が流れることにより光電変換された信号電圧を増幅して画素列ごとに配置された列信号線に出力する増幅素子を有する。さらに、上記固体撮像装置は、画素列ごとに配置され、電源線から上記増幅素子を介し接地線へ流れ込む上記動作電流の変動と逆方向に変動する補正電流を当該電源線と当該接地線との間に流す複数の電流補正部とを備える。これにより、入射光量によらず、ハイライト横筋ノイズを低減することが可能となる。
【００３３】
以下、本発明の実施の形態１について、図面を参照しながら詳細に説明する。
図１は、本発明の実施の形態１に係る固体撮像装置の構成概略図である。同図に記載された固体撮像装置１００は、画素アレイ１と、画素ソースフォロア回路２と、列アンプ回路３と、列ノイズキャンセル回路４と、水平走査回路５と、垂直走査回路６と、出力アンプ７とを備える。
【００３４】
画素アレイ１は、複数の画素部が行列状に配置されている。
画素ソースフォロア回路２は、画素アレイ１の各画素部で生成された画素信号を増幅する増幅部を含む。
【００３５】
列アンプ回路３は、画素ソースフォロア回路２で増幅された信号を画素列ごとに、さらに増幅する機能を有する。
【００３６】
列ノイズキャンセル回路４は、画素列ごとのオフセットばらつきを減算し、１行分の画素信号を保持する機能を有する。
【００３７】
水平走査回路５は、列ノイズキャンセル回路４に保持された１行分の画素信号を順次選択して読み出す機能を有する。
【００３８】
垂直走査回路６は、行単位で画素信号のリセット、電荷の蓄積、読み出し動作を制御する機能を有する。
【００３９】
出力アンプ７は、列ノイズキャンセル回路４に保持された１行分の画素信号を順次センサ外へ出力する機能を有する。
【００４０】
図２は、本発明の実施の形態１に係る固体撮像装置の画素アレイ及び画素ソースフォロア回路における回路構成図である。画素アレイ１は、行列状に配置された複数の画素部８から構成されている。固体撮像装置１００は、さらに、複数の列信号線２５を備える。複数の列信号線２５は、行列状に配置された画素部８の列ごとに配置されている。
【００４１】
画素部８は、光電変換により光信号電荷を生成するフォトダイオード１９と、フォトダイオード１９の光信号電荷を信号電圧に変換するフローティングディフュージョン１７と、フォトダイオード１９の光信号電荷をフローティングディフュージョン１７に転送する転送トランジスタ１６と、フローティングディフュージョン１７の信号電圧をリセットするためのリセットトランジスタ１４と、フローティングディフュージョン１７の信号電圧を増幅する増幅トランジスタ２０と、画素行ごとに画素を選択する選択トランジスタ２１とを備える。
【００４２】
リセットトランジスタ１４のドレイン及びソースには、それぞれ、全ての画素部８に共通して配置された電源線２３及びフローティングディフュージョン１７が接続され、ゲートには画素行ごとに配置された画素リセット信号線１５が接続されている。
【００４３】
また、転送トランジスタ１６のドレイン及びソースには、それぞれ、フローティングディフュージョン１７及びフォトダイオード１９が接続され、ゲートには画素行ごとに配置された電荷転送信号線１８が接続されている。
【００４４】
また、増幅トランジスタ２０のドレイン及びソースには、それぞれ、電源線２３及び画素選択トランジスタ２１が接続され、ゲートにはフローティングディフュージョン１７が接続されている。
【００４５】
また、画素選択トランジスタ２１のドレイン及びソースには、それぞれ、増幅トランジスタ２０及び画素列ごとに配置された列信号線２５が接続され、ゲートには画素行ごとに配置された画素選択信号線２２が接続されている。
【００４６】
上記構成により、画素部８では、受光強度に応じてフォトダイオード１９で発生した光信号電荷に対応した信号電圧が生成される。
【００４７】
画素部８の増幅トランジスタ２０は、ＮＭＯＳ（Ｎ−ｔｙｐｅ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の第１増幅トランジスタであり、さらに、定電流トランジスタ２６と共に画素ソースフォロア回路２の有する増幅部を構成する。本実施の形態では、定電流トランジスタ２６が、画素列ごとに、画素アレイ１の上下に配置されている。また、定電流トランジスタ２６は、ソース及びドレインの一方が列信号線２５を介して画素選択トランジスタ２１のソースに接続され、ソース及びドレインの他方が接地線１０に接続され、ゲートが共通のバイアス供給線２４に接続されている。
【００４８】
定電流トランジスタ２６は、画素ソースフォロア回路２の有するＮＭＯＳ型の第１負荷トランジスタであり、ゲートにバイアス電圧が印加され、飽和領域で動作することにより、列信号線２５に一定の動作電流を流す機能を有する。これにより、増幅トランジスタ２０のゲートに印加された信号電圧に対応した画像信号電圧が列信号線２５に読み出され、列アンプ回路３へと出力される。しかしながら、定電流トランジスタ２６による上記動作電流は、定電流トランジスタ２６のチャネル長変調効果により変動が生じ、定電流性が崩れてしまう。
【００４９】
これにより、従来の固体撮像装置では、列信号線に流れる動作電流の定電流性が崩れることにより、ある画素行を読み出している時、共通の接地線に流れ込む電流は画素列ごとに異なる。また、接地線は、チップサイズの制約から、その配線幅は制限されるため有限値のインピーダンスを有する。よって、上記インピーダンスと接地線へ流れこむ変動電流とにより発生する電圧降下は、画素行ごとに、画素列ごとに、また、入射する光強度により変化する。これにより、ある画素列で発生した接地線の電圧変動が、他の画素列にも影響し、当該他の画素列に配置された列信号線の動作電流を変動させてしまう。
【００５０】
これに対し、本発明の画素ソースフォロア回路２は、増幅部の他に、列信号線２５での電流変動を抑制するため、列アンプ回路３の前段であり、電源線２３と接地線１０との間であって、画素列ごとに電流補正回路２７を備える。本実施の形態では、電流補正回路２７が、画素列ごとに、画素アレイ１の上下に配置されている。なお、定電流トランジスタ２６及び電流補正回路２７は、列ごとに、１つずつ配置されていてもよい。
【００５１】
この構成により、本実施の形態に係る固体撮像装置１００は、画素ソースフォロア回路２に接続された列信号線２５において、定電流トランジスタ２６のチャネル長変調効果による電流変動により定電流性が崩れても、ハイライト横筋ノイズが発生することを防ぐことが可能となる。この電流補正回路２７の動作の詳細について説明する。
【００５２】
図３は、本発明の実施の形態１に係る固体撮像装置の有する電流補正回路の回路図である。同図に記載された電流補正回路２７は、補正電流生成回路２８と、参照電流生成回路２９とを備える電流補正部である。
【００５３】
補正電流生成回路２８は、ＰＭＯＳ型のカレントミラー用トランジスタ３２と、ＰＭＯＳ型の増幅トランジスタ３３とを備えるＰＭＯＳソースフォロア回路である。
【００５４】
参照電流生成回路２９は、ＰＭＯＳ型のカレントミラー用トランジスタ３１と、定電流トランジスタ３０とを備える。
【００５５】
カレントミラー用トランジスタ３１及びカレントミラー用トランジスタ３２は、それぞれカレントミラー回路を構成する第１カレントミラー用トランジスタ及び第２カレントミラー用トランジスタである。また、それぞれのソースは電源線２３に接続され、それぞれのゲート同士は接続されている。また、カレントミラー用トランジスタ３１のゲートとドレインとは短絡されている。
【００５６】
定電流トランジスタ３０は、ソース及びドレインの一方がカレントミラー用トランジスタ３１のドレインと接続され、ソース及びドレインの他方が接地線１０に接続され、ゲートがバイアス供給線２４に接続されたＮＭＯＳ型の第２負荷トランジスタである。
【００５７】
増幅トランジスタ３３は、ゲートが定電流トランジスタ２６のソース及びドレインの一方に接続され、ソースがカレントミラー用トランジスタ３２のドレインに接続され、ドレインが接地線１０に接続されたＰＭＯＳ型の第２増幅トランジスタである。
【００５８】
本実施の形態では、図１に記載されているように、補正電流生成回路２８及び参照電流生成回路２９は、各画素列の上下に配置されている。
【００５９】
ここで、定電流トランジスタ２６及び３０のトランジスタサイズが同一の場合、両者にはバイアス供給線２４により同じバイアス電位が供給され、両者とも電源線２３と接地線１０との間に接続されているので、参照電流生成回路２９には、閾値電圧に依存しない、列信号線２５を流れる動作電流を反映した参照電流が流れる。また、これにより、画素ソースフォロア回路２及び電流補正回路２７に供給するバイアス電圧を独立に調節する必要がないので、駆動負荷を低減できる。
【００６０】
また、カレントミラー用トランジスタ３１と３２とはカレントミラー回路を構成しているため、閾値電圧に依存せず、トランジスタサイズのみに依存して列信号線２５の電流を補正電流生成回路２８にコピーすることができる。
【００６１】
ここで、ＮＭＯＳからなる増幅トランジスタ２０と定電流トランジスタ２６とで構成されたＮＭＯＳソースフォロア回路と、ＰＭＯＳからなる増幅トランジスタ３３と定電流トランジスタとして機能するカレントミラー用トランジスタ３２とで構成されたＰＭＯＳソースフォロア回路とでは、ドレイン電流の変動が逆方向となる。これについて、以下説明する。
【００６２】
図４は、ＭＯＳトランジスタのチャネル長変調効果を表す図である。横軸は、ＭＯＳトランジスタのドレイン−ソース間電圧Ｖｄｓを示し、縦軸は、ドレイン電流Ｉｄｓを示す。ＭＯＳトランジスタが定電流素子として利用されるのは、ドレイン電流Ｉｄｓの変動の少ない飽和領域である。しかしながら、ＭＯＳトランジスタが飽和領域であっても、ドレイン電流ＩｄｓはＶｄｓ電圧に依存して変動する。例えば、画素リセット時と信号読み出し時で列信号線に流れる電流はΔＩｄｓだけ変動する。この電流変動は、図３に記載された定電流トランジスタ２６で発生する。つまり、定電流トランジスタ２６のソース−ドレイン間に印加される画素部８から出力された画像信号電圧は、フォトダイオード１９に照射される光量に応じて、また、画素リセット時と信号読み出し時との間で変動する。
【００６３】
図５は、本発明の実施の形態１に係る固体撮像装置の画素アレイ、画素ソースフォロア回路及び列アンプ回路のブロック図である。同図に記載されたように、本発明の固体撮像装置１００は、チップサイズの制約上、画素ソースフォロア回路２の接地線１０、列アンプ回路３の電源線１１及び列アンプ回路３の接地線１２は、それぞれ、全画素列で共通に配線され、線幅にも制約がある。よって、各列信号線に配置された画素ソースフォロア回路２と接地線１０との間、各列信号線に配置された列アンプ回路３と電源線１１との間、及び各列信号線に配置された列アンプ回路３と接地線１２との間には、有限値のインピーダンスを有する。
【００６４】
上述した定電流トランジスタの電流変動及び上記インピーダンスの存在により、接地線１０、接地線１２及び電源線１１の電位が変動してしまう可能性がある。
【００６５】
これに対し、本発明の固体撮像装置１００では、定電流トランジスタ２６のドレイン電流の変動と逆方向の電流変動を発生させる構成を画素列ごとにとることにより、各列信号線の間で発生する電流変動の影響を抑制することが可能である。
【００６６】
図３において、電流補正回路２７では、一定の参照電流を参照電流生成回路２９に発生させる。また、参照電流生成回路２９に流れる電流をミラーリングする補正電流生成回路２８の増幅トランジスタ３３は、ゲートが定電流トランジスタ２６のソース及びドレインの一方であるＰ点に接続されている。
【００６７】
この場合、例えば、画素部８のフォトダイオード１９に強い光が入射して信号電圧が変化し、Ｐ点の電位がΔＶｄｃだけ下降したと仮定する。これにより、定電流トランジスタ２６のソース−ドレイン間電圧がΔＶｄｃだけ小さくなるので、チャネル長変調効果により、定電流トランジスタ２６のドレイン電流ＩｄｃもΔＩｄｃだけ減少する。この変化分であるΔＩｄｃと、図５に記載されたインピーダンスＲとにより、接地線１０は電圧降下の変動を受ける。
【００６８】
一方、図３において、増幅トランジスタ３３のソース電位であるＱ点は、Ｐ点に対応した電位となるので、ΔＶｄｃに対応した電圧分だけ下降した電位となる。これにより、カレントミラー用トランジスタ３２のＶｄｃはΔＶｄｃに対応した電圧分だけ大きくなる。これにより、カレントミラー用トランジスタ３２を流れるドレイン電流は、チャネル長変調効果により、ΔＩｄｃに対応した電流分だけ増加する。つまり、電流補正回路２７は、列信号線２５を流れる動作電流の変動と逆方向に変動する補正電流を電源線２３と接地線１０との間に流す。また、変動する動作電流と、上記補正電流との和の電流の変動量が、当該動作電流の変動量よりも小さい。
【００６９】
よって、このΔＩｄｃに対応した電流増加分が、図５に記載されたインピーダンスＲを流れることにより、上述した接地線１０の電圧降下の変動は緩和される。
【００７０】
つまり、定電流トランジスタ２６のドレイン電流が増加するとカレントミラー用トランジスタ３２のドレイン電流が減少し、また、定電流トランジスタ２６のドレイン電流が減少するとカレントミラー用トランジスタ３２のドレイン電流が増加する。
【００７１】
この電流補正回路２７の電流補正動作により、接地線１０の電位が変動してしまうことを抑制することが可能となる。
【００７２】
また、同様の効果により、電源線２３の電位が変動してしまうことを抑制することも可能となる。
【００７３】
よって、ある画素行において、一の列信号線を流れる電流がフォトダイオードに照射される光量に応じて変動しても、他の列信号線を流れる電流は、当該変動に影響されないので変動しない。これにより、本発明の固体撮像装置１００は、電流補正回路２７を、画素信号の増幅部である画素ソースフォロア回路２の電源線２３と、その接地線１０との間に備えることにより、入射光の光量によらず、ハイライト横筋ノイズを低減することが可能となる。
【００７４】
さらに、電流補正回路２７は、ＭＯＳトランジスタの閾値電圧を利用して画素ソースフォロア回路２の出力電圧を制限するものではない。よって、電流補正回路２７を各画素列に配置しても、上記閾値電圧のバラツキによる縦筋状の画像不良は発生しない。
【００７５】
以上、説明したように、実施の１形態に係る固体撮像装置１００は、高輝度の被写体が撮像された時に、受光した画素部に接続された列信号線２５及び列アンプ回路３に電流変動があった場合、周辺画素部の列信号線２５及び列アンプ回路３に接続された電源電位及び接地電位が変動することを防止することが可能となる。よって、上記周辺画素部における黒レベルのずれの発生を防ぐことが可能となる。つまり、本実施の形態に係る固体撮像装置１００は、この黒レベルのずれを防ぐことにより、高輝度領域の左右に白帯、または黒帯の画像不良であるハイライト横筋ノイズの発生を防ぐことが可能となる。
【００７６】
また、本実施の形態に係る固体撮像装置１００は、各画素列の上下に同一の電流補正回路２７を備えている。よって、どの画素行の画素信号を読み出す場合であっても同じ電流補正効果を実現することができる。
【００７７】
また、電流補正回路２７の動作では、定電流トランジスタ２６及び定電流トランジスタ３０のトランジスタサイズが同一の場合、及び、カレントミラー用トランジスタ３１及びカレントミラー用トランジスタ３２のトランジスタサイズが同一の場合について述べた。しかし、本実施の形態の電流補正回路２７は、補正電流生成回路２８のチャネル長変調効果を利用して列信号線２５の電流変動を抑制することが目的であるため、必ずしもトランジスタサイズを同一にする必要はない。
【００７８】
なお、本実施の形態では、電流補正回路２７に流れる電流量が増加すると、その分消費電力は増大してしまうため、少ない電流量で高い電流補正効果を有する電流補正回路を構成することが望ましい。従って、カレントミラー用トランジスタ３２及び増幅トランジスタ３３として、チャネル幅が狭く、チャネル長の短いトランジスタを用いることにより、電流補正回路２７に流れる電流量を絞り、チャネル長変調効果を大きくすることができる。よって、電流補正回路２７に流れる電流量を小さくすることで消費電力の増大を抑制し、且つ電流補正効果の大きな電流補正回路を実現できる。
【００７９】
（実施の形態２）
次に、本発明の実施の形態２に係る固体撮像装置について図面を参照して説明する。
【００８０】
図６は、本発明の実施の形態２に係る固体撮像装置の画素アレイ及び画素ソースフォロア回路における回路構成図である。画素アレイ１は、行列状に配置された複数の画素部８から構成されている。固体撮像装置２００は、さらに、複数の列信号線２５を備える。複数の列信号線２５は、行列状に配置された画素部８の列ごとに配置されている。
【００８１】
図６に記載された実施の形態２に係る固体撮像装置２００は、図２に記載された実施の形態１に係る固体撮像装置１００と比較して、電流補正回路２７の構成のみが異なる。図２に記載された固体撮像装置１００と同じ点は説明を省略し、以下、異なる点のみ説明する。
【００８２】
図６に記載された固体撮像装置２００では、参照電流生成回路２９は隣接する画素列で共有されている。また、この参照電流生成回路２９で生成された参照電流が、画素列ごとに配置された補正電流生成回路２８にコピーされる。これにより、参照電流生成回路２９を２画素列で共有することで、消費電流の増大を抑制することができる。よって、本実施の形態では、列信号線２５の電流補正を低消費電力で実現することが出来る。
【００８３】
なお、本発明の実施の形態２に係る固体撮像装置２００は、参照電流生成回路２９を共有する画素列数は２画素列に限らず、それ以上の画素列数を共有してもよい。
【００８４】
（実施の形態３）
次に、本発明の実施の形態３に係る固体撮像装置及びそれを内蔵したカメラについて図面を参照して説明する。
【００８５】
図７は、本発明の実施の形態３に係るカメラの機能ブロック図である。同図に記載されたカメラは、固体撮像装置４１と、ノイズキャンセル回路４２と、ゲインアンプ４３と、アナログデジタル変換機（ＡＤＣ）４４と、デジタル信号処理プロセッサ（ＤＳＰ）４５とを備える。
【００８６】
固体撮像装置４１は、本発明の固体撮像装置であり、図１に記載された構成と同様の構成をとっている。また、固体撮像装置４１は、図２に記載された固体撮像装置１００及び図６に記載された固体撮像装置２００と比較して、電流補正回路の構成のみが異なる。この電流補正回路の構成および動作については後述する。図１のように、この電流補正回路を含む画素ソースフォロア回路の出力信号は、列アンプ回路により画素列ごとに増幅され、列ノイズキャンセル回路で画素列ごとのオフセットばらつきを減算して出力アンプに読み出される。
【００８７】
図７のように、画素部から出力アンプまでで構成された固体撮像装置４１の出力信号は、ノイズキャンセル回路４２、ゲインアンプ４３、ＡＤＣ４４を経由し、ＤＳＰ４５に入力される。ノイズキャンセル回路４２、ゲインアンプ４３、ＡＤＣ４４は、固体撮像装置４１とは別のＩＣで構成されている。
【００８８】
ゲインアンプは、固体撮像装置４１から出力された、信号電圧に対応した画像出力電圧を適切な増幅率によりゲイン調整する機能を有する。
【００８９】
また、ＤＳＰ４５は、出力信号を画像処理するのに加え、列アンプ回路の増幅率切り替え、電流補正回路の駆動オン／オフ切り替え、及びゲインアンプ４３の増幅率設定を制御する制御部である。
【００９０】
図８は、本発明の実施の形態３に係る固体撮像装置の有する電流補正回路の回路構成図である。同図に記載された電流補正回路５７は、補正電流生成回路２８と、参照電流生成回路５９とを備える。図８に記載された電流補正回路５７は、図３に記載された電流補正回路２７と比較して、参照電流生成回路の構成及び機能が異なる。電流補正回路２７と同じ点は説明を省略し、以下、異なる点のみ説明する。
【００９１】
参照電流生成回路５９は、ＰＭＯＳ型のカレントミラー用トランジスタ３１と、定電流トランジスタ３０と、回路停止用トランジスタ５１、５２及び５３と、インバータ５４とを備える。
【００９２】
回路停止用トランジスタ５１、５２及び５３と、インバータ５４とは、電流補正回路２７による補正電流の生成動作および非生成動作を切り替える補正電流オンオフ回路として機能する。
【００９３】
回路停止用トランジスタ５１及び５３のゲートには、それぞれ、電流補正回路５７の駆動／非駆動を制御するためのオンオフ制御信号５０が接続されている。また、回路停止用トランジスタ５２のゲートには、オンオフ制御信号５０をインバータ５４で反転させた信号が接続されている。
【００９４】
これにより、図３に記載された電流補正回路２７では、常に電流を流して駆動させているのに対し、図８に記載された本実施の形態に係る電流補正回路５７は、補正動作のオンオフを切り替えることができる。以下、このオンオフ動作を説明する。
【００９５】
オンオフ制御信号５０の電圧レベルをＨＩＧＨにすると、電流補正回路５７は電流補正回路２７と同じ駆動する。
【００９６】
一方、オンオフ制御信号５０の電圧レベルをＬＯＷにすると、定電流トランジスタ３０のゲート電位は接地線１０と導通し、カレントミラー用トランジスタ３１及び３２のゲート電位は電源線２３と導通するため、電流補正回路５７には参照電流及び補正電流が流れず、補正動作はなされない。
【００９７】
なお、本実施の形態における電流補正回路５７は、実施の形態１に記載された電流補正回路２７と同様に、各画素列の上下に備えている。また、オンオフ制御信号５０は、画素アレイ１の上下に配置された制御線により、画素列ごとに配置された電流補正回路５７に供給されている。
【００９８】
上記構成及び動作により、必要に応じて電流補正回路を駆動または非駆動とすることが可能となる。よって、常に補正電流を流して駆動させている場合に比べ、低消費電力化を図ることが可能となる。
【００９９】
また、本発明の実施の形態３に係るカメラは、電流補正回路５７のオンオフ制御信号５０と列アンプ回路の増幅率切り替えとを連動させて制御することが可能である。以下、この連動制御について、図９を用いて説明する。
【０１００】
図９は、本発明の実施の形態３に係る固体撮像装置の有する列アンプ回路の回路構成図である。同図に記載された固体撮像装置４１の有する列アンプ回路６０は、入力容量６１と、帰還容量６２及び６３と、リセットトランジスタ６４と、スイッチングトランジスタ６８及び６９と、反転増幅器７０とを備える。
【０１０１】
入力容量６１は、一端が列信号線２５に接続され、他端が反転増幅器７０の入力端子に接続されている。
【０１０２】
帰還容量６２は、反転増幅器７０の出力端子及びスイッチングトランジスタ６８の一端に接続され、帰還容量６３は、反転増幅器７０の出力側とスイッチングトランジスタ６９の一端に接続されている。
【０１０３】
リセットトランジスタ６４は、反転増幅器７０の入出力間に接続されている。
スイッチングトランジスタ６８及び６９は、それぞれ、他端が反転増幅器７０の入力側に接続されている。
【０１０４】
上記構成において、ゲートに接続されたリセット信号６５の電圧レベルをＨＩＧＨにしてリセットトランジスタ６４をオン状態にすると、列アンプ回路６０はリセットされる。
【０１０５】
また、列アンプ回路６０の増幅率は、入力容量６１と帰還容量６２及び６３との容量比で決定される。よって、ＤＳＰ４５から出力された増幅率切り替え信号６６及び６７により、スイッチングトランジスタ６８及び６９のいずれか一方をオン状態とすることで増幅率を切り替えることが可能である。
【０１０６】
また、ＤＳＰ４５は、上記回路構成における増幅率の切り換え動作と電流補正回路５７のオンオフ制御信号５０とを連動させることにより、列アンプ回路６０の増幅率に応じて電流補正回路５７のオン／オフ制御をする機能を有する。
【０１０７】
例えば、列アンプ回路６０の増幅率が大きい場合、画素ソースフォロア回路の電流変動起因で発生するハイライト横筋ノイズが画質に与える影響は大きい。一方、上記増幅率が小さい場合、画素ソースフォロア回路の電流変動が画質に与える影響は小さい。従って、ＤＳＰ４５は、上記増幅率が大きい場合は電流補正回路５７を駆動させ、当該増幅率が小さい場合には電流補正回路５７を非駆動とするように制御することにより、消費電力の増大を抑え、効果的にハイライト横筋ノイズを低減することができる。
【０１０８】
なお、本実施の形態に係る固体撮像装置４１及びカメラでは、列アンプ回路６０の増幅率を２段階で切り替えているが、２段階以上の切り替え機能を持たせても良い。
【０１０９】
また、本実施の形態に係る固体撮像装置４１及びカメラでは、ＤＳＰ４５が、電流補正回路５７の駆動／非駆動を、固体撮像装置４１と別のＩＣで構成するゲインアンプ４３の増幅率設定と連動させて制御することによっても、消費電力の増加を抑制する上で有効である。具体的には、ゲインアンプ４３の増幅率が大きい場合、電流補正回路５７を駆動させ、ゲインアンプ４３の増幅率が小さい場合、電流補正回路５７を非駆動とすればよい。
【０１１０】
なお、列アンプ回路６０の増幅率と電流補正回路５７の駆動／非駆動との連動制御、及び、ゲインアンプ４３の増幅率と電流補正回路５７の駆動／非駆動との連動制御は、異なる制御部により制御されてもよい。
【０１１１】
また、本実施の形態に係る固体撮像装置４１及びカメラでは、図７に記載された各機能ブロックを、個別部品の組み合わせとして構成しているが、機能ブロックの全て、もしくは一部を同じＩＣ内に集積化してもよい。個別部品の組み合わせとして構成した場合は、カメラの有するデバイスの低コスト化に有利である。一方、集積化した場合は上記デバイスの高速化に有利である。
【０１１２】
以上、本発明の固体撮像装置及びカメラについて、実施の形態に基づいて説明してきたが、本発明に係る固体撮像装置及びカメラは、上記実施の形態に限定されるものではない。実施の形態１〜３における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１〜３に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像装置及びカメラを内蔵した各種機器も本発明に含まれる。
【０１１３】
例えば、実施の形態２に係る電流補正回路２７の構成を、実施の形態３に係る固体撮像装置４１に適用してもよい。つまり、参照電流生成回路部が、隣接する画素列で共有されている固体撮像装置を内蔵するカメラにおいても、実施の形態３に係る固体撮像装置及びカメラと同様の効果を奏する。
【０１１４】
なお、本発明の固体撮像装置およびカメラの有する各トランジスタの導電型は、上記実施の形態に記載された導電型に限られない。実施の形態１〜３にて説明した各トランジスタの機能および効果を有するのであれば、逆導電型のトランジスタで構成してもよい。
【０１１５】
また、本発明に係る実施の形態では、各トランジスタは、ゲート、ソース及びドレインを有するＦＥＴであることを前提として説明してきたが、実施の形態１〜３にて説明した各トランジスタの機能及び効果を有するのであれば、ベース、コレクタ及びエミッタを有するバイポーラトランジスタが適用されてもよい。
【産業上の利用可能性】
【０１１６】
本発明に係る固体撮像装置及びカメラは、高輝度被写体を撮像した際に周辺画素で生じる黒レベルのずれをなくし、縦筋状の画像不良を発生させることなく、ハイライト横筋ノイズを低減した高画質なカメラを実現できるため、デジタルスチルカメラ、ビデオカメラ、車載カメラ、監視カメラ、医療用カメラ等に有用である。
【図面の簡単な説明】
【０１１７】
【図１】本発明の実施の形態１に係る固体撮像装置の構成概略図である。
【図２】本発明の実施の形態１に係る固体撮像装置の画素アレイ及び画素ソースフォロア回路における回路構成図である。
【図３】本発明の実施の形態１に係る固体撮像装置の有する電流補正回路の回路図である。
【図４】ＭＯＳトランジスタのチャネル長変調効果を表す図である。
【図５】本発明の実施の形態１に係る固体撮像装置の画素アレイ、画素ソースフォロア回路及び列アンプ回路のブロック図である。
【図６】本発明の実施の形態２に係る固体撮像装置の画素アレイ及び画素ソースフォロア回路における回路構成図である。
【図７】本発明の実施の形態３に係るカメラの機能ブロック図である。
【図８】本発明の実施の形態３に係る固体撮像装置の有する電流補正回路の回路構成図である。
【図９】本発明の実施の形態３に係る固体撮像装置の有する列アンプ回路の回路構成図である。
【図１０】従来のＣＭＯＳ型固体撮像装置の構成を示すブロック図である。
【図１１】特許文献１に記載された従来のＣＭＯＳ型固体撮像装置の構成を示すブロック図である。
【符号の説明】
【０１１８】
１    画素アレイ
２    画素ソースフォロア回路
３、６０    列アンプ回路
４    列ノイズキャンセル回路
５    水平走査回路
６    垂直走査回路
７    出力アンプ
８    画素部
１０、１２、５１０    接地線
１１、２３    電源線
１４、６４    リセットトランジスタ
１５    画素リセット信号線
１６    転送トランジスタ
１７    フローティングディフュージョン
１８    電荷転送信号線
１９    フォトダイオード
２０、３３    増幅トランジスタ
２１    選択トランジスタ
２２    画素選択信号線
２４    バイアス供給線
２５    列信号線
２６、３０    定電流トランジスタ
２７、５７    電流補正回路
２８    補正電流生成回路
２９、５９    参照電流生成回路
３１、３２    カレントミラー用トランジスタ
４１、１００、２００    固体撮像装置
４２    ノイズキャンセル回路
４３    ゲインアンプ
４４    アナログデジタル変換機（ＡＤＣ）
４５    デジタル信号処理プロセッサ（ＤＳＰ）
５０    オンオフ制御信号
５１、５２、５３    回路停止用トランジスタ
５４    インバータ
６１    入力容量
６２、６３    帰還容量
６５    リセット信号
６６、６７    増幅率切り替え信号
６８、６９    スイッチングトランジスタ
７０    反転増幅器
５００、６００    ＣＭＯＳ型固体撮像装置
５０１    垂直走査回路ブロック
【図１】
2010183462.tif 000003
【図２】
2010183462.tif 000004
【図３】
2010183462.tif 000005
【図４】
2010183462.tif 000006
【図５】
2010183462.tif 000007
【図６】
2010183462.tif 000008
【図７】
2010183462.tif 000009
【図８】
2010183462.tif 000010
【図９】
2010183462.tif 000011
【図１０】
2010183462.tif 000012
【図１１】
2010183462.tif 000013