(57)【要約】【課題】指定誤り率を有し、エラー発生回数がポアソン分布に従い、隣接エラー発生間隔の分布が幾何分布に従うランダムエラー信号を実現する。【解決手段】クロック回路９と、各レジスタ７に記憶された複数のビットデータを並列に出力するＭ系列発生回路６と、クロック入力に応じて値が所定値だけ変化していく第１基準値Ｃを順次出力する第１基準値発生回路２３と、第１基準値Ｃに対して指定誤り率ｐに対応した範囲値Ｅだけシフトした第２基準値Ｄを出力する第２基準値発生回路２４と、Ｍ系列発生回路６から出力されるビットデータの数値Ａが、第１基準値Ｃと第２基準値Ｄとの間に存在するときエラービットとなるランダムエラー信号を出力する比較判定部３２とを備えている。【選択図】      図１
2010034970.tif 000002
【特許請求の範囲】
【請求項１】
所定周期を有したクロックを出力するクロック回路（９）と、
直列接続された複数のレジスタを有し、前記クロック回路から出力されたクロックが入力する毎に、各レジスタに記憶された複数のビットデータを並列に出力するＭ系列発生回路（６）と、
前記クロックが入力する毎に値が所定値だけ変化していく第１基準値を順次出力する第１基準値発生回路（２３，２３ａ）と、
この第１基準値発生回路からクロックに同期して順次出力される前記第１基準値に対して指定誤り率に対応した範囲値だけ加算した第２基準値を前記クロックに同期して順次出力する第２基準値発生回路（２４）と、
前記Ｍ系列発生回路から順次並列出力される複数のビットデータが一端に入力され、この入力された複数のビットデータを一つの数値として取込み、この数値が他端に入力された前記第１基準値以上のとき下側判定信号を出力する第１比較器（２１）と、
前記Ｍ系列発生回路から順次並列出力される複数のビットデータが一端に入力され、この入力された複数のビットデータを一つの数値として取込み、この数値が他端に入力された前記第２基準値以下のとき上側判定信号を出力する第２比較器（２２）と、
前記第１比較器が下側判定信号を出力し、同時に前記第２比較器が上側判定信号を出力した時に、エラービットとなるランダムエラー信号を前記クロックに同期して出力する判定回路（２９）と
を備えたことを特徴とするランダムエラー信号発生装置。
【請求項２】
前記第１基準値発生回路（２３ａ）は、クロックが入力する毎に、各レジスタに記憶された前記Ｍ系列発生回路と異なる符号列の複数のビットデータを並列に出力する第２Ｍ系列発生回路（３０）を備えたこを特徴とする請求項１記載のランダムエラー信号発生装置。
【請求項３】
前記第１基準値発生回路から出力される数値の桁数は、前記Ｍ系列発生回路から前記第１、第２比較器の一端に入力されるビットデータの桁数より１桁少なくし、第１、第２比較器の他端の最上位桁は「０」の固定値を入力することを特徴とする請求項１又は２記載のランダムエラー信号発生装置。
【請求項４】
前記第１基準値発生回路から出力される第１基準値のクロックが入力する毎に値を変化させる所定値を選択設定する選択手段（２８）を備えたことを特徴とする請求項１のランダムエラー信号発生装置。
【請求項５】
所定周期を有したクロックを出力するクロック回路（９）と、
直列接続された複数のレジスタを有し、前記クロック回路から出力されたクロックが入力する毎に、各レジスタに記憶された複数のビットデータを並列に出力するＭ系列発生回路（６）と、
前記クロックが入力する毎に値が所定値だけ変化していく第１基準値を順次出力する第１基準値発生回路（２３）と、
この第１基準値発生回路からクロックに同期して順次出力される前記第１基準値に対して指定誤り率に対応した範囲値だけシフトした第２基準値を前記クロックに同期して順次出力する第２基準値発生回路（２４）と、
前記Ｍ系列発生回路から順次並列出力される複数のビットデータを一つの数値として取込み、この数値が別途取込んだ前記第１基準値と前記第２基準値との間に存在するときエラービットとなるランダムエラー信号を前記クロックに同期して出力する比較判定部（３２）と
を備えたことを特徴とするランダムエラー信号発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は指定された誤り率を有し、かつ所定の計数時間内におけるエラー発生回数がポアソン分布に従い、かつ、隣接する２つのエラーの発生時間間隔が幾何分布に従うランダムエラー信号を発生するランダムエラー信号発生装置に関する。
【背景技術】
【０００２】
一般の電気信号ケーブルを用いたデジタル通信網や光ファイバケーブルを用いた光通信網に組込まれた各種通信機器に対する各種試験を実施する試験装置においては、試験対象の通信機器に対して、この通信機器の実際の使用状況に合致した試験信号を入力して、この通信機器の応答動作を評価する。このような通信機器に対する評価試験の一つの種類として、測定対象の通信機器に送出する実際の使用状況に合致した試験信号として、故意にエラーを含ませた試験信号を採用する。そして、通信機器が、試験信号に含まれるエラーの発生率（誤り率）Ｅがどの程度まで正常に動作するかを評価する。
【０００３】
一般のユーザ端末と基地局との間や加入者端末と電話局間ではなくて、局相互間を接続する通信網で送受信される各種デジタル信号に外部雑音等を含む何らかの要因にて、通常含まれるエラー（エラービット）の発生率（誤り率）ｐは、ｐ＝１０-2〜１０-8のオーダである。しかも、エラーはランダムに発生する。
【０００４】
ここで、ランダムを予測不能と言い換えると、所定の時問内に発生するエラー回数は予測不能であり、かつ、一つのエラーが発生してから次のエラーが発生するまでの時間間隔も予測不能である。前者のエラー回数に関する性質を計数的性質の予測不能性と称し、後者のエラー発生間隔に関する性質を区間的性質の予測不能性と称する。
【０００５】
したがって、図１４に示すように、試験装置１には本来のデジタル試験信号ａを発生する試験信号発生回路２の他に、指定されたエラー発生率（誤り率）ｐでしかもランダムに例えば「１」のビットのエラーが発生するランダムエラー信号ｂを発生するランダムエラー信号発生装置３が組込まれている。そして、試験信号発生回路２から出力されるデジタル試験信号ａとランダムエラー信号発生装置３から出力されるランダムエラー信号ｂとを排他的論理和ゲート４で排他的論理和演算を行い、演算結果をインバータ５で反転することによって、指定されたエラー発生率ｐのエラーが含まれる試験信号ａ1を作成する。
【０００６】
ここで、ランダムエラー信号において発生するエラーの統計的性質を確率論を用いて検証する。すなわち、ランダムエラー信号において、一つのクロック周期ＴCにおいてエラーが発生するか否か確定はしていないが、エラーの発生確率は固定値ｐに定まっている。このようなランダムエラー発生回路は、確率論の用語を用いると、母数（発生率）ｐの独立なベルヌーイの試行（Bernoulli Trials）をある一定周期で繰返す装置といえる。
【０００７】
母数ｐのベルヌーイの試行とは、成功する確率がｐ（０＜ｐ＜１）、失敗する確率がｑ＝（１―ｐ）の試行であり、成功したら「１」、失敗したら「０」を出力する。また「独立な」とは、各試行の結果がそれ以外の試行の結果に影響を与えないことである。
【０００８】
なお、この母数ｐのベルヌーイの試行を繰返すとき、「１」を出力してから次に「１」を出力するまでの試行回数の従う確率分布は幾何分布で表現できる。すなわち、幾何分布は、母数（確率）ｐ（０＜ｐ＜１）のベルヌーイの試行を繰返して得られる確率分布であり、成功（「１」を出力）してから次に成功（「１」を出力）するまでの試行回数がｊとなる確率Ｐ（ｊ，ｐ）は下式で示される。
【０００９】
Ｐ（ｊ，ｐ）＝ｑj・ｐ      ｊ＝0,1,2,3,…
ただし、ｑ＝１−ｐ        ０＜ｑ＜１
このように、ランダムエラー信号に含まれる各エラーのエラー間隔（１つのエラー発生から次のエラー発生までの間隔）の分布は理論的に幾何分布に従う。
【００１０】
したがって、ランダムエラー信号に含まれる各エラーが実際にランダムとみなせるか否かは、次の2つの観点から評価される。
【００１１】
（ａ）  所定の計数時間内におけるエラー発生回数が二項分布に従うこと。この観点からランダムエラー信号を評価することを、前述したように、エラーの計数的性質を調べるという。但し、計数時間が十分長く、かつ誤り率ｐが十分小さい極限では前述した二項分布はポアソン分布に漸近するので、その場合には、エラー発生回数はポアソン分布に従うと見なせる。以下、所定の計数時間内におけるエラー発生回数がポアソン分布に従うことを、ランダムエラー信号は計数的性質を満足すると称する。このポアソン分布Ｐ（ｋ、λ）は、一般に下式で示される。
【００１２】
Ｐ（ｋ、λ）＝（ｅ-λ・λk）／ｋ！
ｋ；測定値、λ：平均値
（ｂ）  あるエラーの発生時刻と、別のエラーの発生時刻との間隔（以下簡単のために、この量をエラー発生間隔と呼ぶ）が所定の分布に従うこと。特に隣接エラー発生間隔が上述した幾何分布に従うこと。この観点から、ランダムエラー信号のランダム性を評価することを、前述したように、エラーの区間的性質を調べるという。以下、隣接エラー発生間隔が幾何分布に従うことを、ランダムエラー信号は区間的性質を満足すると称する。
【００１３】
上記（ａ）の所定の計数時間内におけるエラー発生回数がポアソン分布に従うランダムエラー信号を発生するエラー信号発生回路の一例が特許文献１に提案されている。この特許文献１にはこのランダムエラー信号発生装置の詳細構成が明確に記載されていないが、明細書、図面から、ランダムエラー信号発生装置３は図１５、図１６に示す構成を有すると推定できる。
【００１４】
Ｍ系列発生回路６は、図１６にその１例を示すように、直列接続されたｍ段のレジスタ７と１個又は複数の排他的論理和ゲート８とで構成され、外部のクロック回路９から各レジスタ７にクロックCLKが印加されると、出力端子１０から（２m―１）の周期を有するデジタル直列信号である擬似ランダム信号を出力する。
【００１５】
また、クロックCLKが入力される毎に、ｍ個の各レジスタ７に記憶されている各ビットデータ（擬似ランダム２進シーケンス）を並列に出力する。Ｍ系列発生回路６から並列に出力された各ビットデータは比較器１１の一方の入力端子（Ｘ端子）に印加される。この比較器１１の他方の入力端子（Ｙ端子）には基準値発生回路１２で操作者による操作入力された並列ｍビットの基準値が入力される。
【００１６】
比較器１１は、一方の入力端子（Ｘ端子）に印加された並列ｍ個のビットデータを一つの数値Ａとして取込む。同様に、他方の入力端子（Ｙ端子）に印加された並列ｍビットの基準値Ｂも一つの数値として取込む。そして、比較器１１は、一方の入力端子（Ｘ端子）から取込んだ数値Ａが他方の入力端子（Ｙ端子）から取込んだ基準値Ｂ以下の場合、エラービットとなるランダムエラー信号ｂを出力する。
【００１７】
基準値Ｂは、このランダムエラー信号発生装置３から出力されるランダムエラー信号ｂが目標とするエラー発生率（誤り率）ｐになるように設定される。前述したように、数値Ａは、１以上、（２m―１）以下の整数値を１周期の中でただ1度づつ取るので、誤り率をｐとするためには、基準値Ｂを（２m―１）ｐに最も近い値に整数値に設定する。
【００１８】
例えば、誤り率Ｅが０．００４（０．４％）で、Ｘ端子の取得る整数値が１〜１０００の場合においては、基準値Ｂを「４」に設定する。数値Ａが４以下になる確率は４／１０００となるので、誤り率Ｅが０．００４のランダムエラー信号ｂが得られる。
【特許文献１】特開２００２−３３０１９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら図１５、図１６に示すランダムエラー信号発生装置３においてもまだ解消すべき次のような課題があった。
【００２０】
すなわち、ランダムエラー信号発生装置３から出力されるランダムエラー信号ｂのエラー発生率（誤り率）は確かに指定されたエラー発生率（誤り率）ｐに一致させることが可能であるが、発生したランダムエラー信号は、前述したポアソン分布で示される計数的性質、及び幾何分布で示される区間的性質を満たすことはない。その理由を図１７を用いて説明する。
【００２１】
図１７は図１５、１７のランダムエラー信号発生装置３の動作を示すタイムチャートである。但し、シフトレジスタを構成するレジスタ７の段数ｍを１０（ｍ＝１０）とした例で説明する。一つのクロックＣＬＫが入力した時点で、このＭ系列発生回路６の出力端子１０から出力される擬似ランダム信号の一部が、例えば、［……０００１０００００００００……］の場合で、各レジスタ７から出力される並列のｍ個（ビット）（ｍ＝１０）のデータが［１０００００００００］の場合、このｍ個（ビット）のデータの数値Ａは［１］である。基準値Ｂが［４］の場合、数値Ａ≦基準値Ｂとなるので、比較器１１の出力は［１］のエラービットである。
【００２２】
次のクロックＣＬＫが入力すると、各レジスタ７のデータは一つずつシフトするので、並列のｍ（＝１０）個（ビット）のデータが［０１００００００００］となり、このｍ（＝１０）個（ビット）のデータの数値Ａは［２］である。基準値Ｂは［４］で変化しないので、比較器１１の出力は［１］のエラービットのままである。
【００２３】
さらに、次のクロックＣＬＫが入力すると、各レジスタ７のデータは一つずつシフトするので、並列のｍ（＝１０）個（ビット）のデータが［００１０００００００］となり、このｍ（＝１０）個（ビット）のデータの数値Ａは［４］である。基準値Ｂは［４］であるので、比較器１１の出力は［１］のエラービットのままである。
【００２４】
さらに、次のクロックＣＬＫが入力すると、各レジスタ７のデータは一つずつシフトするので、並列のｍ（＝１０）個（ビット）のデータが［０００１００００００］となり、このｍ個（＝１０）（ビット）のデータの数値（データ数値）Ａは［８］である。基準値Ｂは［４］であるので、比較器１１の出力は［０］の正常ビットに変化する。
【００２５】
このように、クロックＣＬＫに同期して、データが各レジスタ７間をシフトする時間が長く、このシフトの関係が満たされなくなるのは、排他的論理和ゲート８に接続された各レジスタ７の少なくとも１つが値「１」を取る場合に限る。したがって、一旦、［１］のエラービットが発生すると、連続して［１］のエラービットが発生する可能性が高い。そして、次に、長期間に亘って［０］の正常ビットが続くことになる。
【００２６】
このことは、ランダムエラー信号発生装置３から出力されるランダムエラー信号ｂのエラー分布は、特定時間位置に集中することになり、ポアソン分布から大きく外れることになる。すなわち、計数的性質を満たさない。かつ、あるエラーの発生時刻と、別のエラーの発生時刻との間隔を示す隣接エラー発生間隔の分布が幾何分布から大きく外れて、ランダムエラー信号は区間的性質も満たさない。
【００２７】
本発明はこのような事情に鑑みてなされたものであり、簡単な構成でもって、出力されるランダムエラー信号の誤り率を指定された誤り率に一致させることができると共に、発生するエラーのエラー分布をポアソン分布により一層近似でき、さらに、発生するエラーの隣接エラー発生間隔が幾何分布に近似する、計数的性質及び区間的性質を満足するランダムエラー信号発生装置を提供することを目的とする。
【課題を解決するための手段】
【００２８】
上記課題を解消するために、本発明のランダムエラー信号発生装置は、所定周期を有したクロックを出力するクロック回路と、直列接続された複数のレジスタを有し、クロック回路から出力されたクロックが入力する毎に、各レジスタに記憶された複数のビットデータを並列に出力するＭ系列発生回路と、クロックが入力する毎に値が所定値だけ変化していく第１基準値を順次出力する第１基準値発生回路と、この第１基準値発生回路からクロックに同期して順次出力される第１基準値に対して指定誤り率に対応した範囲値だけ加算した第２基準値をクロックに同期して順次出力する第２基準値発生回路と、Ｍ系列発生回路から順次並列出力される複数のビットデータが一端に入力され、この入力された複数のビットデータを一つの数値として取込み、この数値が他端に入力された第１基準値以上のとき下側判定信号を出力する第１比較器と、Ｍ系列発生回路から順次並列出力される複数のビットデータが一端に入力され、この入力された複数のビットデータを一つの数値として取込み、この数値が他端に入力された第２基準値以下のとき上側判定信号を出力する第２比較器と、第１比較器が下側判定信号を出力し、同時に第２比較器が上側判定信号を出力した時に、エラービットとなるランダムエラー信号をクロックに同期して出力する判定回路とを備えている。
【００２９】
このように構成されたランダムエラー信号発生装置においては、第１基準値発生回路からクロックに同期して順次出力される第1基準値は、図１５に示す従来装置の基準値発生回路が出力する目標とする誤り率に対応した一定の固定値でなくて、クロックが入力する毎に値が所定値だけ変化していく。そして、第２基準値発生回路からクロックに同期して順次出力される第２基準値は、第1基準値に指定誤り率に対応した範囲値だけ加算した値である。
【００３０】
すなわち、クロックを横軸として、第1基準値と第2基準値とを表すと、第1基準値と第2基準値とは平行関係を維持している。そして、第1基準値と第2基準値との間隔は、図１５に示す従来装置の基準値発生回路が出力する目標とする誤り率に対応した一定の固定値である範囲値である。
【００３１】
したがって、Ｍ系列発生回路から第1、第2比較器の一端に入力される各クロックにおける数値が、第1基準値以上で第2基準値以下となる、すなわち前記範囲内に存在する確率は、目標とする誤り率となる。よって、判定回路から出力されるランダムエラー信号の誤り率は指定された誤り率となる。
【００３２】
さらに、Ｍ系列発生回路から第1、第2比較器の一端に入力される数値のクロックの進行に起因する変化程度と、第1、第2比較器の他端に入力される第1、第2の基準値の変化程度とを単純に比較すると、第1、第2基準値の変化程度を大きくすることが可能である。
【００３３】
したがって、第1、第2比較器の一端に入力される数値があまり変化しなかったとしても、他端に入力される第1、第2基準値は大きく変化するので、判定回路から出力されるランダムエラー信号において、エラーを示す「１」のビットが連続することが抑制され、判定回路から出力されるランダムエラー信号における発生するエラーのエラー分布をポアソン分布により一層近似でき、さらに、発生するエラーの隣接エラー発生間隔が幾何分布に近似することが可能である。
【００３４】
また、別の発明は、上述した発明のランダムエラー信号発生装置における第1基準値発生回路は、クロックが入力する毎に、各レジスタに記憶された前記Ｍ系列発生回路と異なる符号列の複数のビットデータを並列に出力する第２Ｍ系列発生回路を備えている。
【００３５】
このように構成されたランダムエラー信号発生装置においては、クロックに同期して第１基準値発生回路から出力される第１基準値は、先の発明の第１基準値発生回路から出力される第１基準値がクロックに比例して変化するのに対して、ランダムに変化するようになる。その結果、判定回路から出力されるランダムエラー信号におけるエラー発生を、ポアソン分布及び幾何分布に近似させることが可能である。
【００３６】
また、別の発明は、上述した発明のランダムエラー信号発生装置における第１基準値発生回路から出力される数値の桁数は、Ｍ系列発生回路から各比較器の一端に入力されるビットデータの桁数より１桁少なくし、第１、第２の比較器の他端の最上位桁は「０」の固定値を入力するようにしている。
【００３７】
すなわち、第１基準値発生回路から出力される数値は、各比較器の一端に入力されるｍ桁の数値の取り得る最大値２mを超えないようにしている。
【００３８】
また、別の発明は、上述した発明のランダムエラー信号発生装置における第１基準値発生回路から出力される第１基準値のクロックが入力する毎に値を変化させる所定値を選択設定する選択手段を備えている。
【００３９】
さらに、別の発明のランダムエラー信号発生装置は、所定周期を有したクロックを出力するクロック回路と、直列接続された複数のレジスタを有し、クロック回路から出力されたクロックが入力する毎に、各レジスタに記憶された複数のビットデータを並列に出力するＭ系列発生回路と、クロックが入力する毎に値が所定値だけ変化していく第１基準値を順次出力する第１基準値発生回路と、この第１基準値発生回路からクロックに同期して順次出力される第１基準値に対して指定誤り率に対応した範囲値だけシフトした第２基準値をクロックに同期して順次出力する第２基準値発生回路と、前記Ｍ系列発生回路から順次並列出力される複数のビットデータを一つの数値として取込み、この数値が別途取込んだ第１基準値と第２基準値との間に存在するときエラービットとなるランダムエラー信号をクロックに同期して出力する比較判定部とを備えている。
【００４０】
このように構成されたランダムエラー信号発生装置においては、先の発明における第１比較器、第２比較器、及び判定回路を一つの比較判定部で実現したものである。
【発明の効果】
【００４１】
本発明においては、第１基準値と第２基準値とを目標とする誤り率に対応した間隔を維持させながらクロックに同期して順次変化させている。したがって、出力されるランダムエラー信号の誤り率を指定された誤り率に一致させることができると共に、発生するエラーのエラー分布をポアソン分布により一層近似でき、さらに、発生するエラーの隣接エラー発生間隔が幾何分布に近似できる。
【発明を実施するための最良の形態】
【００４２】
以下、本発明の各実施形態を図面を用いて説明する。
【００４３】
（第１実施形態）
図１は本発明の第１実施形態に係わるランダムエラー信号発生装置の概略構成を示すブロック図である。図１５に示す従来のランダムエラー信号発生装置３と同一部分には同一符号を付して重複する部分の詳細説明を省略する。
【００４４】
この第１実施形態に係わるランダムエラー信号発生装置２０に組込まれたＭ（最長）系列発生回路６は、図２に示すように、ｍ段のレジスタ７と１個又は複数の排他的論理和ゲート８とで構成されている。そして、このＭ系列発生回路６は、外部のクロック回路９から各レジスタ７にクロックＣＬＫが印加されると、出力端子１０から（２m―１）の周期を有する擬似ランダム信号を出力する。また、クロックＣＬＫが入力される毎に、ｍ個の各レジスタ７に記憶されている各ビットデータを並列に出力する。
【００４５】
そして、このＭ系列発生回路６から並列に出力されたｍ個の各ビットデータは、同一構成の第１比較器２１及び第２比較器２２のそれぞれの一方の入力端子（Ｘ端子）に印加される。
【００４６】
第１基準値発生回路２３は、クロック回路９からクロックＣＬＫが入力する毎に値が所定値だけ順次増加していくｍビット構成の第１基準値Ｃを、前記第１比較器２１の他方の入力端子（Ｙ端子）に印加するとともに、第２基準値発生回路２４へ印加する。
【００４７】
図３は、第１基準値発生回路２３の詳細構成を示すブロック図である。クロックカウンタ２５は入力されたクロックを計数して、計数したクロック数Ｎを乗算器２６へ送出する。乗算器２６は、クロック数Ｎに所定値Ｋを乗算して第１の基準値Ｃ（＝Ｎ・Ｋ）を求めて、第１比較器２１の他方の入力端子（Ｙ端子）に印加するとともに、第２基準値発生回路２４へ印加する。この、第１基準値Ｃにおけるクロックが入力する毎に増加する所定値（ステップ幅）Ｋは、ステップ幅設定部２８で任意に設定可能である。
【００４８】
第２基準値発生回路２４は、第１基準値発生回路２３からクロックＣＬＫに同期して順次出力される第１基準値Ｃに対して指定（目標）誤り率ｐに対応した範囲値Ｅだけ加算したｍビット構成の第２基準値Ｄを算出して、クロックＣＬＫに同期して第２比較器２２の他方の入力端子（Ｙ端子）に印可する。
【００４９】
第１比較器２１は、Ｍ系列発生回路６から一方の入力端子（Ｘ端子）に印加された並列ｍ個のビットデータを一つの数値Ａとして取込む。同様に、第１基準値発生回路２３から他方の入力端子（Ｙ端子）に印加された並列ｍビットの第１基準値Ｃも数値として取込む。そして、第１比較器２１は、一方の入力端子（Ｘ端子）から取込んだ数値Ａが他方の入力端子（Ｙ端子）から取込んだ第１基準値Ｃ以上の場合、「１」の下限判定信号ｄ1を判定回路２９へ送出する。
【００５０】
第２比較器２２は、Ｍ系列発生回路６から一方の入力端子（Ｘ端子）に印加された並列ｍ個のビットデータを一つの数値Ａとして取込む。同様に、第２基準値発生回路２４から他方の入力端子（Ｙ端子）に印加された並列ｍビットの第２基準値Ｄも数値として取込む。そして、第２比較器２２は、一方の入力端子（Ｘ端子）から取込んだ数値Ａが他方の入力端子（Ｙ端子）から取込んだ第２基準値Ｄ以下の場合、「１」の上限判定信号ｄ2を判定回路２９へ送出する。
【００５１】
判定回路２９は、例えばアンドゲートで構成されており、第１比較器２１から「１」の下限判定信号ｄ1、及び第２比較器２２から「１」の上限判定信号ｄ2が同時に入力されているときのみ、「１」のエラービットとなるランダムエラー信号ｂ1をクロックＣＬＫに同期して出力する。
【００５２】
このように構成された第１実施形態のランダムエラー信号発生装置２０においては、第１基準値発生回路２３からクロックＣＬＫに同期して順次出力される第1基準値Ｃは、クロックＣＬＫが入力する毎に値が所定値Ｋだけ増加していく（Ｃ＝Ｎ・Ｋ）。そして、第２基準値発生回路２４からクロックＣＬＫに同期して順次出力される第２基準値Ｄは、第1基準値Ｃに指定誤り率に対応した範囲値Ｅだけ加算した値（Ｄ＝Ｃ＋Ｅ）である。
【００５３】
そして、図４は、第１比較器２１、第２比較器２２の一方の入力端子（Ｘ端子）に入力された数値Ａのクロック数Ｎで示される時間変化と、第１基準値Ｃ（＝Ｎ・Ｋ）、第２基準値Ｄ（＝Ｃ＋Ｅ）との関係を示す図である。また、図中Ｂは図１５に示す従来のランダムエラー信号発生装置３の基準値発生回路１２が出力する固定値である基準値Ｂである。
【００５４】
但し、この図４においては、前記Ｍ系列発生回路６のレジスタ７の数ｍは、ｍ＝７であり、このＭ系列発生回路６の特性を定める原始多項式をｘ7＋ｘ＋１としている。その結果、１周期は（２m―１）＝１２７のクロック周期を有し、数値Ａは、０〜１２７の値を取る。また、誤り率ｐを１６／１２７≒１／８に定めた。したがって、前記固定値である基準値Ｂは１６になる。また、第１基準値Ｃがクロックに同期して変化する所定値Ｋは「２」であり、第１基準値Ｃに加算される範囲値Ｅは、前記固定値である基準値Ｂと同じ「１６」となる。
【００５５】
この図４でも理解できるように、各クロック数Ｎにおける、第1基準値Ｃと第2基準値Ｄとは平行関係を維持し、第1基準値Ｃと第2基準値Ｄとの間隔は、固定値である基準値Ｂに対応する。したがって、Ｍ系列発生回路６から第1、第2の比較器２１、２２の一端に入力される各クロックＣＬＫにおける数値Ａが、第1の基準値Ｃ以上で第2の基準値Ｄ以下となる、すなわち前記範囲Ｅ内に存在する確率は、目標とする誤り率ｐとなる。よって、判定回路２９から出力されるランダムエラー信号ｂ2の誤り率は指定された誤り率pとなる。
【００５６】
さらに、誤りと判定する範囲は、クロック数Ｎに応じて大きく変化するので、第1、第2比較器２１，２２の一端に入力される数値Ａがあまり変化しなかったとしても、他端に入力される第1、第2の基準値Ｃ、Ｄは大きく変化するので、エラー発生の分布が片寄ることはないので、このエラー分布をポアソン分布により一層近似でき、さらに、発生するエラーの隣接エラー発生間隔が幾何分布に近似することが可能である。
【００５７】
このことを、図５の具体例を用いて説明する。図５は、第１比較器２１、第２比較器２２、判定回路２９の比較動作を示すタイムチャートである。第１比較器２１、第２比較器２２の各入力端子に入力される、Ｍ系列発生回路６、第１基準値発生回路２３、第２基準値発生回路２４からの各数値Ａ、各基準値Ｃ、Ｄは１０桁（ｍ＝１０）であるとする。
【００５８】
１つのクロックＣＬＫが入力した時点でで、Ｍ系列発生回路６から１０個の各レジスタ７から出力される並列の１０ビット（ｍ＝１０）のデータが［１０００００００００］の場合で、目標（指定）誤り率ｐに対応する数値Ｅは、図１７における基準値Ｂと同じ［４］とする。
【００５９】
Ｍ系列発生回路６からの１０ビット（ｍ＝１０）のデータは、各比較器２１、２２の一方の入力端子（Ｘ端子）上において、クロックＣＬＫが入力される毎に数値Ａが、［１］→［２］→［４］→［８］…と順番に変化していく。
【００６０】
そこで、第１基準値ＣをクロックＣＬＫが入力される毎に［０］→［３］→［６］→［９］→…と（Ｋ＝３）変化させれば、第２基準値２４において、第１基準値Ｃに誤り率ｐに対応する数値（Ｅ＝４）を加算して発生される第２基準値Ｄは。クロック信号が入力される各クロック数Ｎ毎に［４］→［７］→［１０］→［１３］→、…と変化する。
【００６１】
その結果、第１比較器２１の各クロック数Ｎにおける数値Ａが第１基準値Ｃ以上のとき「１」となる下側判定信号ｄ1は、各クロック数Ｎ毎に［１］→［０］→［０］→［０］→、…と変化する。さらに、第２比較器２２の各クロック数Ｎにおける数値Ａが第２基準値Ｄ以下のとき「１」となる上側判定信号ｄ2は、各クロック数Ｎ毎に［１］→［１］→［１］→［１］→、…と変化する。
【００６２】
そして、判定回路２９が、下側判定信号ｄ1と上側判定信号ｄ2とが両方［１］であるランダムエラー信号ｂ2のエラービットは、各クロック数Ｎ毎に［１］→［０］→［０］→［０］→、…と変化する。
【００６３】
このように、この第１実施形態のランダムエラー信号発生装置２０における最終的に得られるランダムエラー信号ｂ2のエラー発生を、図１７に示す従来装置を用いて同一条件で実施した場合に比較して、大幅に分散させることができた。
【００６４】
図６は、第１実施形態のランダムエラー信号発生装置２０で作成されたランダムエラー信号ｂ2の所定期間内におけるエラーの発生分布（計数的性質）の測定結果を示す図である。
【００６５】
但し、Ｍ系列発生回路６のレジスタ７の数：  ｍ＝２５、
Ｍ系列発生回路６の特性を一義的に定める原始多項式：  ｘ25+ｘ3＋１
誤り率；  ｐ＝１０-3としている。
【００６６】
また、第１基準値Ｃの各クロック数Ｎにおける変遷；（Ｋ＝１０００）
［０］→［１０００］→［２０００］→［３０００］→［４０００］→
第１基準値Ｃに加算する誤り率ｐに対応する値Ｅ；Ｅ＝３３５５４
図６に棒線示す測定結果は、黒角点で示すポアソン分布に近似していることが確認できた。
【００６７】
図７は、図６のエラー分布の測定結果が得られた同一のランダムエラー信号ｂ2における隣接エラー発生間隔の分布特性（区間的特性）の測定図である。この図７に示す測定結果は、黒角点で示す幾何分布に近似していることが確認できた。
【００６８】
図８は、図１の本願発明の第１実施形態のランダムエラー信号発生装置において、第１基準値発生回路２３における第１基準値Ｃを「Ｃ＝０」の固定値とし、従って、結果として、第２基準値Ｄも、Ｄ＝Ｅ（固定）とした、図１５の従来装置とほぼ同一の条件で作成した、ランダムエラー信号ｂ3の所定期間内におけるエラーの発生分布（計数的性質）の測定結果を示す図である。
【００６９】
この測定結果で明らかのように、測定された所定期間内におけるエラーの発生分布（計数的性質）は、ポアソン分布から大きく外れている。
【００７０】
図９は、同一のランダムエラー信号ｂ3の隣接エラー発生間隔の分布特性（区間的特性）の測定図である。この測定結果においても、測定された隣接エラー発生間隔の分布特性（区間的特性）は、理想とする黒角点で示す幾何分布から大きく外れていることが確認できた。
【００７１】
特に、図９において最左端の測定値が幾何分布から期待される値より著しく大きいことは、従来のランダムエラー信号発生装置においてランダムエラー信号が特定の時間に集中して（つまり、隣接エラー発生間隔が短い）発生している現象が起きていることを表している。
【００７２】
このように、第１基準値Ｃと第２基準値Ｄとをクロックが入力する毎に増加してくことにより、作成されるランダムエラー信号ｂ2における所定の計数時間内におけるエラー発生回数がポアソン分布に近似し、かつ、隣接する２つのエラーの発生時間間隔が幾何分布に近似することが明らかになった。
【００７３】
（第２実施形態）
図１０は本発明の第２実施形態に係わるランダムエラー信号発生装置の概略構成を示すブロック図である。図１に示す本発明の第１実施形態のランダムエラー信号発生装置２０と同一部分には同一符号を付して重複する部分の詳細説明を省略する。
【００７４】
この第２実施形態のランダムエラー信号発生装置２０ａにおいては、第１基準値発生回路２３ａは、第２のＭ系列回路３０で構成されている。その他の構成は、図１に示す第１実施形態のランダムエラー信号発生装置２０とほぼ同じである。
【００７５】
第１基準値発生回路２３ａ内に設けられた第２Ｍ系列回路３０は、クロックＣＬＫが入力する毎に、各レジスタに記憶された前記Ｍ系列発生回路６と異なる符号列の複数（ｍ）のビットデータを並列に出力する。この第２Ｍ系列発生回路３０はＭ系列発生回路６と同一数ｍのレジスタ７を有し、２m―１周期の擬似ランダム信号を作成するが、排他的論理和ゲート８に供給するビットデータの供給元のレジスタ７を他のレジスタ７に変更することによって、Ｍ系列発生回路の特性を一義的に定める原始多項式をＭ系列発生回路６と異ならせている。
【００７６】
その結果、第２Ｍ系列回路３０は、Ｍ系列発生回路６とは異なる符号列のｍ個の並列のビットデータを第１基準値Ｃとして、第１比較器２１の他方の入力端子（Ｙ端子）に送出するとともに、第２基準値発生回路２４へ送出する。
【００７７】
第２基準値発生回路２４は第１基準値発生回路２３ａから出力された第１基準値Ｃに誤り率ｐに対応する値Ｅを加算した第２基準値Ｄを作成して、第２比較器２２の他方の入力端子（Ｙ端子）に送出する。
【００７８】
図１１に、第１基準値Ｃと第２基準値Ｄとの各クロック数Ｎにおける変化を示す。第１基準値Ｃと第２基準値Ｄとは、各クロック数Ｎに応じて互いに所定間隔Ｅを有した状態で、ランダムに変化するので、エラーの発生が連続することを防止できる。
【００７９】
したがって、この第２実施形態のランダムエラー信号発生装置２０ａで作成されたランダムエラー信号ｂ2における所定の計数時間内におけるエラー発生回数がポアソン分布に近似し、かつ、隣接する２つのエラーの発生時間間隔が幾何分布に近似する。
【００８０】
（第３実施形態）
図１２は本発明の第３実施形態に係わるランダムエラー信号発生装置の概略構成を示すブロック図である。図１に示す本発明の第１実施形態のランダムエラー信号発生装置２０と同一部分には同一符号を付して重複する部分の詳細説明を省略する。
【００８１】
この第３実施形態のランダムエラー信号発生装置２０ｂにおいては、第１基準値発生回路２３ｂは、Ｍ系列発生回路６が出力する並列ビットデータの数ｍより１桁少ない（ｍ−１）桁の第１基準値Ｃ1を第１比較器２１の他方の入力端子（Ｙ端子）における最上位桁（ｍ）を除く下位桁（１、２、…、ｍ−１）へ送出するとともに、第２基準値発生回路２４ａへ送出する。なお、第１比較器２１の他方の入力端子（Ｙ端子）における最上位桁（ｍ）には「０」の固定ビット値が印加されている。
【００８２】
第２基準値発生回路２４ａは入力された並列ビットデータの数ｍより１桁少ない（ｍ−１）桁の第１基準値Ｃ1に対して誤り率ｐに対応する値Ｅを加算した（ｍ−１）桁の第２基準値Ｄ1を作成して、第２比較器２２の他方の入力端子（Ｙ端子）における最上位桁（ｍ）を除く下位桁（１、２、…、ｍ−１）へ送出する。なお、第２比較器２２の他方の入力端子（Ｙ端子）における最上位桁（ｍ）には「０」の固定ビット値が印加されている。送出する。
【００８３】
第１比較器２１、第２比較器２２は、Ｍ系列発生回路６から一方の入力端子（Ｘ端子）に印加された並列ｍ個のビットデータを一つの数値Ａとして取込む。同様に、他方の入力端子（Ｙ端子）に印加された最上位の「０」の１桁と第１、第２基準値Ｃ１、Ｄ１の（ｍ−１）桁との合計ｍ桁のデータを改めて第１基準値Ｃ1、第２基準値Ｄ1として取込む。そして、それ以降、第１実施形態で説明した手順に従って、最終のランダムエラー信号ｂ2を得ている。
【００８４】
このような第３実施形態のランダムエラー信号発生装置２０ｃにおいては、第１基準値発生回路２３，第２基準値発生回路２４から出力される第１基準値Ｃ1、第２基準値Ｄ1は、第１比較器２１、第２比較器２２の一方の入力端子（Ｘ端子）に入力されるｍ桁の数値Ａの取り得る最大値２mを超えないのようにしている。したがって、回路構成を簡素化できるとともに、高精度のランダムエラー信号を作成することが可能である。
【００８５】
（第４実施形態）
図１３は本発明の第４実施形態に係わるランダムエラー信号発生装置の概略構成を示すブロック図である。図１に示す本発明の第１実施形態のランダムエラー信号発生装置２０と同一部分には同一符号を付して重複する部分の詳細説明を省略する。
【００８６】
この第４実施形態のランダムエラー信号発生装置２０ｃにおいては、図１に示す、第１比較器２１、第２比較器２２，判定回路２９を１台の比較判定部３２に置き換えている。この比較判定部３２には、Ｍ系列発生回路６からの並列のｍ個のビットデータが印加されるＸ入力端子、第１基準値発生回路２３からのｍビット構成の第１基準値Ｃが印加されるＹ入力端子、第２基準値発生回路２４からのｍビット構成の第２基準値Ｄが印加されるＺ入力端子との３個の入力端子が設けられている。
【００８７】
そして、比較判定部３２は、Ｘ入力端子に印加されているＭ系列発生回路６からのｍビットのビットデータを一つの数値Ａとして取込み、この数値Ａが、Ｙ入力端子に入力された第１基準値Ｃと、Ｚ入力端子に入力された第２基準値Ｄとの間に存在するときエラービットとなるランダムエラー信号ｂ2をクロックＣＬＫに同期して出力する。
【００８８】
なお、この第４実施形態においては、第１基準値Ｃと第２基準値Ｄとの間に誤り率ｐに対応する数Ｅが存在すればよく、第１基準値Ｃと第２基準値Ｄとの間の大小関係は、特に限定されるものではない。
【００８９】
このように構成された第４実施形態のランダムエラー信号発生装置２０ｃであっても、先に説明した第１実施形態のランダムエラー信号発生装置２０とほぼ同様の作用効果を奏することが可能である。
【図面の簡単な説明】
【００９０】
【図１】本発明の第１実施形態に係わるランダムエラー信号発生装置の概略構成を示すブロック図
【図２】同実施形態のランダムエラー信号発生装置に組込まれたＭ系列発生回路の回路図
【図３】同実施形態のランダムエラー信号発生装置に組込まれた第１基準値発生回路の詳細ブロック図
【図４】同各基準値の変化とＭ系列発生回路のビットデータの数値との関係を示す図
【図５】同実施形態のランダムエラー信号発生装置の動作を示すタイムチャート
【図６】同実施形態のランダムエラー信号発生装置で作成されたランダムエラー信号の計数的性質を示す図
【図７】同実施形態のランダムエラー信号発生装置で作成されたランダムエラー信号の区間的性質を示す図
【図８】同実施形態のランダムエラー信号発生装置で第１基準値を固定した条件で作成されたランダムエラー信号の計数的性質を示す図
【図９】同実施形態のランダムエラー信号発生装置で第１基準値を固定した条件で作成されたランダムエラー信号の区間的性質を示す図
【図１０】本発明の第２実施形態に係わるランダムエラー信号発生装置の概略構成を示すブロック図
【図１１】同実施形態のランダムエラー信号発生装置の第１、第２基準値発生回路の各基準値の変化を示す図
【図１２】本発明の第３実施形態に係わるランダムエラー信号発生装置の概略構成を示すブロック図
【図１３】本発明の第４実施形態に係わるランダムエラー信号発生装置の概略構成を示すブロック図
【図１４】従来のランダムエラー信号発生装置が組込まれた試験装置の概略構成を示す図
【図１５】従来のランダムエラー信号発生装置の概略構成を示すブロック図
【図１６】同従来のランダムエラー信号発生装置に組込まれたＭ系列発生回路の回路図
【図１７】同従来のランダムエラー信号発生装置の全体動作を示すタイムチャート
【符号の説明】
【００９１】
６…Ｍ系列発生回路、７…レジスタ、９…クロック回路、２０，２０ａ，２０ｂ，２０ｃ…ランダムエラー信号発生装置、２１…第１比較器、２２…第２比較器、２３，２３ａ，２３ｂ…第１基準値発生回路、２４，２４ａ…第２基準値発生回路、２５…クロックカウンタ、２６…乗算器、２８…ステップ幅設定部、２９…判定回路、３０…第２Ｍ系列発生回路、３２…比較判定部
【図１】
2010034970.tif 000003
【図２】
2010034970.tif 000004
【図３】
2010034970.tif 000005
【図４】
2010034970.tif 000006
【図５】
2010034970.tif 000007
【図６】
2010034970.tif 000008
【図７】
2010034970.tif 000009
【図８】
2010034970.tif 000010
【図９】
2010034970.tif 000011
【図１０】
2010034970.tif 000012
【図１１】
2010034970.tif 000013
【図１２】
2010034970.tif 000014
【図１３】
2010034970.tif 000015
【図１４】
2010034970.tif 000016
【図１５】
2010034970.tif 000017
【図１６】
2010034970.tif 000018
【図１７】
2010034970.tif 000019