【手続補正書】
【提出日】平成16年7月22日(2004.7.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
入力信号を増幅するバッファ回路と、
前記バッファ回路を介して入力される入力信号を分周した分周信号を出力するカウンタ部と、
モジュール制御信号に基づいて、前記カウンタ部の分周比を切り換える切換回路と、
前記カウンタ部の分周信号を順次２分周して前記入力信号を２n 若しくは（２n ＋１）分周（ｎは２以上の自然数）した信号を出力信号として出力するエクステンダ部と
を備えたプリスケーラであって、
前記カウンタ部は、
同期型フリップフロップ回路を２段構成とし、前記モジュール制御信号に基づいて前記入力信号を２分周した分周信号を出力する２進カウンタ又は前記入力信号を３分周した分周信号を出力する３進カウンタとして動作し、
前記エクステンダ部は、
（ｎ−１）段の非同期型フリップフロップ回路で構成したことを特徴とするプリスケーラ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項５
【補正方法】変更
【補正の内容】
【請求項５】
入力信号を増幅するバッファ回路と、前記バッファ回路を介して入力される入力信号を分周した分周信号を出力するカウンタ部と、モジュール制御信号に基づいて、前記カウンタ部の分周比を切り換える切換回路と、前記カウンタ部の分周信号を順次２分周して前記入力信号を２n 若しくは（２n ＋１）分周（ｎは２以上の自然数）した信号を出力信号として出力するエクステンダ部とを備えたプリスケーラと、
前記プリスケーラの出力信号を第１の分周比で分周した第１のカウント信号を出力するメインカウンタと、
前記プリスケーラの出力信号を第１の分周比とは異なる第２の分周比で分周した第２のカウント信号を出力するスワローカウンタと、
前記メインカウンタ及びスワローカウンタの各カウント信号に基づいて、前記モジュール制御信号を生成する制御回路と
からなる分周器であって、
前記カウンタ部は、
同期型フリップフロップ回路を２段構成とし、前記モジュール制御信号に基づいて前記入力信号を２分周した分周信号を出力する２進カウンタ又は前記入力信号を３分周した分周信号を出力する３進カウンタとして動作し、
前記エクステンダ部は、
（ｎ−１）段の非同期型フリップフロップ回路で構成したことを特徴とする分周器。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項６
【補正方法】変更
【補正の内容】
【請求項６】
基準クロック信号を分周して基準信号を生成する基準分周器と、
前記基準信号と比較信号との位相を比較する位相比較器と、
前記位相比較器の出力信号を電流信号に変換するチャージポンプと、
前記チャージポンプの電流信号を平滑するローパスフィルタと、
前記ローパスフィルタの出力電圧に基づく周波数の入力信号を出力する電圧制御発振器と、
前記電圧制御発振器から出力された入力信号を分周して、前記比較信号として出力する比較分周器とから構成されたＰＬＬ回路であって、
前記比較分周器は、
前記電圧制御発振器から入力された入力信号を増幅するバッファ回路と、前記バッファ回路を介して入力される入力信号を分周した分周信号を出力するカウンタ部と、モジュール制御信号に基づいて、前記カウンタ部の分周比を切り換える切換回路と、前記カウンタ部の分周信号を順次２分周して前記入力信号を２n 若しくは（２n ＋１）分周（ｎは２以上の自然数）した信号を出力信号として出力するエクステンダ部とを備えたプリスケーラと、
前記プリスケーラの出力信号を第１の分周比で分周した第１のカウント信号を前記比較信号として出力するメインカウンタと、
前記プリスケーラの出力信号を第１の分周比とは異なる第２の分周比で分周した第２のカウント信号を出力するスワローカウンタと、
前記メインカウンタ及びスワローカウンタの各カウント信号に基づいて、前記モジュール制御信号を生成する制御回路と
からなり、
前記カウンタ部は、
同期型フリップフロップ回路を２段構成とし、前記モジュール制御信号に基づいて前記入力信号を２分周した分周信号を出力する２進カウンタ又は前記入力信号を３分周した分周信号を出力する３進カウンタとして動作し、
前記エクステンダ部は、
（ｎ−１）段の非同期型フリップフロップ回路で構成したことを特徴とするＰＬＬ回路。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
【課題を解決するための手段】
図１は、請求項１の原理説明図である。即ち、プリスケーラは、バッファ回路２３、カウンタ部Ｙ１、切換回路２４、及び、エクステンダ部Ｙ２が備えられる。バッファ回路２３は、入力信号ｆvco を増幅する。カウンタ部Ｙ１は、前記バッファ回路２３を介して入力される入力信号ｆvco を分周した分周信号を出力する。切換回路２４は、モジュール制御信号ＭＤに基づいて、前記カウンタ部Ｙ１の分周比を切り換える。エクステンダ部Ｙ２は、前記カウンタ部Ｙ１の分周信号を順次２分周して前記入力信号ｆvco を２n 若しくは（２n ＋１）分周（ｎは２以上の自然数）した信号を出力信号Ｐout として出力する。前記カウンタ部Ｙ１は、同期型フリップフロップ回路ＦＦ１，ＦＦ２を２段構成とし、前記モジュール制御信号ＭＤに基づいて前記入力信号ｆvco を２分周した分周信号を出力する２進カウンタ又は前記入力信号ｆvco を３分周した分周信号を出力する３進カウンタとして動作する。前記エクステンダ部Ｙ２は、（ｎ−１）段の非同期型フリップフロップ回路ＦＦＬ１〜ＦＦＬ（ｎ−１）で構成される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
請求項４に記載の発明は、前記切換回路は、前記カウンタ部を構成するフリップフロップ回路と共通の電流源が使用される。
請求項５に記載の発明は、分周器は、プリスケーラ、メインカウンタ、スワローカウンタ、及び、制御回路からなる。プリスケーラは、入力信号を増幅するバッファ回路と、前記バッファ回路を介して入力される入力信号を分周した分周信号を出力するカウンタ部と、モジュール制御信号に基づいて、前記カウンタ部の分周比を切り換える切換回路と、前記カウンタ部の分周信号を順次２分周して前記入力信号を２n 若しくは（２n ＋１）分周（ｎは２以上の自然数）した信号を出力信号として出力するエクステンダ部とが備えられる。メインカウンタは、前記プリスケーラの出力信号を第１の分周比で分周した第１のカウント信号を出力する。スワローカウンタは、前記プリスケーラの出力信号を第１の分周比とは異なる第２の分周比で分周した第２のカウント信号を出力する。制御回路は、前記メインカウンタ及びスワローカウンタの各カウント信号に基づいて、前記モジュール制御信号を生成する。前記カウンタ部は、同期型フリップフロップ回路を２段構成とし、前記モジュール制御信号に基づいて前記入力信号を２分周した分周信号を出力する２進カウンタ又は前記入力信号を３分周した分周信号を出力する３進カウンタとして動作する。前記エクステンダ部は、（ｎ−１）段の非同期型フリップフロップ回路で構成される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
請求項６に記載の発明は、ＰＬＬ回路は、基準分周器、位相比較器、チャージポンプ、ローパスフィルタ、電圧制御発振器、及び、比較分周器から構成される。基準分周器は、基準クロック信号を分周して基準信号を生成する。位相比較器は、前記基準信号と比較信号との位相を比較する。チャージポンプは、前記位相比較器の出力信号を電流信号に変換する。ローパスフィルタは、前記チャージポンプの電流信号を平滑する。電圧制御発振器は、前記ローパスフィルタの出力電圧に基づく周波数の入力信号を出力する。比較分周器は、前記電圧制御発振器から出力された入力信号を分周して、前記比較信号として出力する。前記比較分周器は、プリスケーラ、メインカウンタ、スワローカウンタ、及び、制御回路からなる。プリスケーラは、前記電圧制御発振器から入力された入力信号を増幅するバッファ回路と、前記バッファ回路を介して入力される入力信号を分周した分周信号を出力するカウンタ部と、モジュール制御信号に基づいて、前記カウンタ部の分周比を切り換える切換回路と、前記カウンタ部の分周信号を順次２分周して前記入力信号を２n 若しくは（２n ＋１）分周（ｎは２以上の自然数）した信号を出力信号として出力するエクステンダ部とが備えられる。メインカウンタは、前記プリスケーラの出力信号を第１の分周比で分周した第１のカウント信号を前記比較信号として出力する。スワローカウンタは、前記プリスケーラの出力信号を第１の分周比とは異なる第２の分周比で分周した第２のカウント信号を出力する。制御回路は、前記メインカウンタ及びスワローカウンタの各カウント信号に基づいて、前記モジュール制御信号を生成する。前記カウンタ部は、同期型フリップフロップ回路を２段構成とし、前記モジュール制御信号に基づいて前記入力信号を２分周した分周信号を出力する２進カウンタ又は前記入力信号を３分周した分周信号を出力する３進カウンタとして動作する。前記エクステンダ部は、（ｎ−１）段の非同期型フリップフロップ回路で構成される。