(57)【要約】【課題】配線の抵抗率を小さくし、配線間のエレクトロマイグレーションの発生を抑制すること。【解決手段】ベース基材１１の配線層１３が形成されている側の面を覆って樹脂層１５を形成し、この樹脂層１５の表面に配線パターンの形状に応じた溝１５ａを形成する。次いで、溝１５ａの壁面及び底面を含めて樹脂層１５上に、無電解めっきにより第１の導体層１７を形成し、この第１の導体層１７で覆われた溝内に、第１の導体層１７と同じ金属からなる導電性ペーストをスクリーン印刷法により充填して第２の導体層１８を形成する。そして、第１の導体層１７の露出している部分を除去する。また、溝１５ａを形成する際に、当該溝内にベース基材１１の配線層１３に達するビアホールも併せて形成し、さらにこのビアホールの壁面及び底面にも第１の導体層１７を形成する。【選択図】図１
2010034430.tif 000002
【特許請求の範囲】
【請求項１】
ベース基材上に樹脂層を形成する工程と、
前記樹脂層の表面に配線パターンの形状に応じて溝を形成する工程と、
前記溝の壁面及び底面を含めて前記樹脂層上に、無電解めっきにより第１の導体層を形成する工程と、
前記第１の導体層で覆われた前記溝内に、前記第１の導体層と同じ金属からなる導電性ペーストをスクリーン印刷法により充填して第２の導体層を形成する工程と、
前記第１の導体層の露出している部分を除去する工程とを含むことを特徴とする配線基板の製造方法。
【請求項２】
前記ベース基材上に樹脂層を形成する工程において、少なくとも一方の面に配線層が形成されたベース基材を用意し、該ベース基材の配線層が形成されている側の面を覆って当該樹脂層を形成し、
前記樹脂層の表面に溝を形成する工程において、さらに当該溝内に前記ベース基材の配線層に達するビアホールを形成し、
前記第１の導体層を形成する工程において、該第１の導体層をさらに前記ビアホールの壁面及び底面にも形成することを特徴とする請求項１に記載の配線基板の製造方法。
【請求項３】
ベース基材と、
前記ベース基材上に設けられ、その表面に配線パターンの形状に応じて溝が形成された樹脂層と、
前記樹脂層の溝に埋め込まれた配線層とを備え、
該配線層が、前記溝の壁面及び底面を覆うように無電解めっきにより形成された第１の導体層と、該第１の導体層上にスクリーン印刷法により形成され、該第１の導体層と同じ金属からなる第２の導体層とから構成されていることを特徴とする配線基板。
【請求項４】
前記ベース基材は、少なくとも一方の面に形成された配線層を有し、
前記樹脂層は、前記ベース基材の配線層が形成されている側の面を覆って形成され、前記樹脂層の溝内に前記ベース基材の配線層に達するビアホールが形成されており、
前記第１の導体層は、さらに前記ビアホールの壁面及び底面を覆って形成されていることを特徴とする請求項３に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子（チップ）等の電子部品を搭載するのに用いられる配線基板（以下、便宜上、「半導体パッケージ」ともいう。）及びその製造方法に関する。
【背景技術】
【０００２】
最近の携帯端末やモバイル機器等の電子機器においては、その高機能化及び小型化（薄型化）が要求されており、その要求に伴い、かかる電子機器に内蔵されて用いられる配線基板（半導体パッケージ）についても配線の微細化及び高密度化が進んでいる。微細配線の形成技術としては、従来よりセミアディティブ法を利用したプロセスが多く用いられている。これは、対象とする基材（樹脂基板）に所要の前処理（両面接続用の穴明け、表面粗化、デスミア、触媒化など）を行った後、無電解銅（Ｃｕ）めっきを施し、次いで、めっきレジストのパターンを形成し、そのパターン部分に電解Ｃｕめっきを施した後、不要のＣｕ部分をエッチングして配線を形成するものである。
【０００３】
かかるセミアディティブ法では、無電解Ｃｕめっきを施した後、めっきレジストを用いて必要な部分だけに電解Ｃｕめっきを施して回路（配線）としているため、微細配線の形成には有利であるが、処理時間の面においては不利である。つまり、無電解Ｃｕめっき及び電解Ｃｕめっきにそれぞれ相当の時間を必要とするため、それに応じて配線形成に要する時間も長くかかる。そのため、生産性向上を目的として、導電性ペーストを用いたスクリーン印刷法による配線形成技術が実用化されている。
【０００４】
かかる従来技術に関連する技術としては、例えば、特許文献１に記載されるように、絶縁板の片面又は両面に、導通回路となる部分を除去した絶縁樹脂層を設け、この除去された部分に導電性ペーストを充填して導通回路とするようにしたものがある。また、特許文献２に記載されるように、プリント配線層間の電気的接続をスルーホールに導電ペーストを注入・硬化させて行うに際し、予めスルーホールの壁面に銅などの導体膜を形成したものを使用するようにしたものがある。
【特許文献１】特開平９−３３１１３６号公報
【特許文献２】特開平４−５３１８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように従来の技術では、生産性の向上を図るために導電性ペーストを用いた配線形成が実用化されているが、この配線形成では、以下の課題があった。
【０００６】
先ず、配線として印刷された導電性ペーストの厚みが限定されるため、その導通抵抗値が大きくなってしまうという問題点があった。つまり、その導電性ペースト（配線）の断面積（電流の流れる方向と直交する面の面積）が相対的に小さくなるため、その抵抗率が上がり、配線全体としての抵抗率が大きくなってしまうという問題点があった。
【０００７】
また、厚みのある状態で微細配線を印刷すると、隣合う配線間でエレクトロマイグレーション（もしくはイオンマイグレーション）が発生しやすく、配線間でショート（短絡）をひき起こし、絶縁信頼性が損なわれるという問題点もあった。これに関連して、上記の特許文献１に記載された技術では、絶縁樹脂層の導通回路となる部分に凹部を設け、この凹部に導電性ペーストを充填して導通回路（配線）を形成することで、隣合う配線間でのエレクトロマイグレーションの発生を抑制している。
【０００８】
しかしながら、配線の更なる微細化及び高密度化を実現しようとすると、それに応じて凹部の幅やそのピッチを微小なものにする必要があるため、上記のように凹部に導電性ペーストを充填するだけの方法では、必ずしもエレクトロマイグレーションの発生を効果的に抑制できない場合が起こり得る。すなわち、導電性ペーストを用いたスクリーン印刷法では、一般にスキージを用いて溝（凹部）にペーストを充填する手法が用いられるが、スキージの移動に伴って隣合う凹部間の絶縁性基材表面にペーストの一部（残渣）が付着する場合もあり、特に凹部が狭ピッチで設けられている場合に、このペースト残渣を介して隣合う配線がショートする可能性が高くなる。
【０００９】
本発明は、かかる従来技術における課題に鑑み創作されたもので、配線の抵抗率を小さくし、配線間のエレクトロマイグレーションの発生を抑制することができる配線基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の従来技術の課題を解決するため、本発明の一形態によれば、ベース基材上に樹脂層を形成する工程と、前記樹脂層の表面に配線パターンの形状に応じて溝を形成する工程と、前記溝の壁面及び底面を含めて前記樹脂層上に、無電解めっきにより第１の導体層を形成する工程と、前記第１の導体層で覆われた前記溝内に、前記第１の導体層と同じ金属からなる導電性ペーストをスクリーン印刷法により充填して第２の導体層を形成する工程と、前記第１の導体層の露出している部分を除去する工程とを含むことを特徴とする配線基板の製造方法が提供される。
【００１１】
この形態に係る配線基板の製造方法によれば、ベース基材上の樹脂層の表面に配線パターンの形状に応じて形成された溝に、第１の導体層及びこの上に形成された第２の導体層からなる配線層が埋め込まれている。つまり、この配線層は溝内に形成され、電流の流れる方向に沿って第１の導体層と第２の導体層とが並列に接続された構造を有している。かかる構造により、上記の従来技術に見られたような、絶縁樹脂層の凹部に導電性ペーストのみを充填して配線形成する場合と比べて、第１の導体層と第２の導体層との並列接続によって構成される配線層の抵抗率を小さくすることができる。
【００１２】
また、配線層は、溝の壁面及び底面を覆って形成された第１の導体層（外側層）を介在させて第２の導体層（内側層）を当該溝内に埋め込んでいるので、配線の更なる微細化を図るために溝を狭ピッチで設けた場合でも、隣合う配線間のエレクトロマイグレーションの発生を効果的に抑制することができる。すなわち、配線層の外側層（第１の導体層）を無電解めっきにより形成し、配線層の内側層（第２の導体層）を導電性ペーストの充填によって形成しているので、スキージの移動に伴って隣合う溝間の部分にペーストの一部が仮に付着したとしても、その付着する部分は、配線層の外側層の厚みの分だけ隣りの溝内の配線層の内側層から隔てられる。これにより、そのペーストの一部を介して隣合う配線がショートする可能性を大いに減じることができ、エレクトロマイグレーションの発生の抑制に寄与する。
【００１３】
さらに、第１の導体層と第２の導体層を同じ金属で形成しているので、配線層を構成する外側層（第１の導体層）と内側層（第２の導体層）との密着性が向上し、配線層としての信頼性を高めることができる。
【００１４】
また、本発明の他の形態によれば、上記の形態に係る配線基板の製造方法によって製造され得る配線基板が提供される。この配線基板は、ベース基材と、前記ベース基材上に設けられ、その表面に配線パターンの形状に応じて溝が形成された樹脂層と、前記樹脂層の溝に埋め込まれた配線層とを備え、該配線層が、前記溝の壁面及び底面を覆うように無電解めっきにより形成された第１の導体層と、該第１の導体層上にスクリーン印刷法により形成され、該第１の導体層と同じ金属からなる第２の導体層とから構成されていることを特徴とする。
【００１５】
本発明に係る配線基板及びその製造方法の他の構成上の特徴及びそれに基づく有利な利点等については、以下に記述する発明の実施の形態を参照しながら説明する。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
【００１７】
図１は本発明の一実施形態に係る配線基板の製造方法の工程（本発明に関連する部分の工程）を断面図の形態で示したものである。また、図２はその製造方法を使用して得られた配線基板（半導体パッケージ）の一例を断面図の形態で示したものであり、図３はその配線基板に半導体素子を実装したときの状態（半導体装置）を断面図の形態で示したものである。
【００１８】
先ず、本実施形態の配線基板（半導体パッケージ）１０の構成について、図２を参照しながら説明する。
【００１９】
図示の配線基板（半導体パッケージ）１０において、１１は配線基板のベース基材としてのコア基板、１２はコア基板１１の所要の箇所に形成されたスルーホールに充填された導体、１３及び１４はコア基板１１の両面にそれぞれ所要のパターン形状に形成された１層目の配線層を示す。各配線層１３，１４は、所要の箇所においてコア基板１１内の導体１２を介して相互に接続されている。
【００２０】
また、１５及び１６はコア基板１１上にそれぞれ配線層１３及び１４を覆って形成された層間絶縁層（樹脂層）を示し、これら樹脂層１５，１６には、それぞれ表面に所要の配線パターンの形状に応じて溝１５ａ，１６ａが形成され、さらに当該溝内の所要の箇所において当該配線層１３，１４のパッド部に達するビアホール１５ｂ，１６ｂが形成されている。１７及び１９はそれぞれ対応する樹脂層１５，１６の溝１５ａ，１６ａの壁面及び底面を覆い、さらにビアホール１５ｂ，１６ｂの壁面及び底面を覆って形成された第１の導体層（配線層の外側層）を示し、１８及び２０はそれぞれ対応する第１の導体層１７，１９上に形成された第２の導体層（配線層の内側層）を示す。これら第１、第２の導体層により、本パッケージ１０における２層目の配線層が構成されている。つまり、２層目の配線層１７及び１８（１９及び２０）は、図示のように対応する樹脂層１５，１６の溝１５ａ，１６ａ及びビアホール１５ｂ，１６ｂに埋め込まれて形成され、電流の流れる方向に沿って第１の導体層１７，１９と第２の導体層１８，２０とが並列に接続された構造を有している。
【００２１】
また、２１及び２２はそれぞれ対応する配線層１８，２０及び樹脂層１５，１６を覆って形成された層間絶縁層（樹脂層）を示し、これら樹脂層２１，２２にも同様に、それぞれ表面に所要の配線パターンの形状に応じて溝２１ａ，２２ａが形成され、さらに当該溝内の所要の箇所において当該配線層１８，２０のパッド部に達するビアホール２１ｂ，２２ｂが形成されている。２３及び２５はそれぞれ対応する樹脂層２１，２２の溝２１ａ，２２ａの壁面及び底面を覆い、さらにビアホール２１ｂ，２２ｂの壁面及び底面を覆って形成された第１の導体層（配線層の外側層）を示し、２４及び２６はそれぞれ対応する第１の導体層２３，２５上に形成された第２の導体層（配線層の内側層）を示す。これら第１、第２の導体層により、本パッケージ１０における３層目の配線層が構成されている。つまり、３層目の配線層２３及び２４（２５及び２６）も同様に、図示のように対応する樹脂層２１，２２の溝２１ａ，２２ａ及びビアホール２１ｂ，２２ｂに埋め込まれて形成され、電流の流れる方向に沿って第１の導体層２３，２５と第２の導体層２４，２６とが並列に接続された構造を有している。
【００２２】
また、２７及び２８はそれぞれ対応する配線層２４，２６の所要の箇所に画定されたパッド部２４Ｐ，２６Ｐを除いて両面を覆うように形成された保護膜としてのソルダレジスト層を示す。導体１２及び配線層１３，１４，１７〜２０，２３〜２６の材料としては代表的に銅（Ｃｕ）が用いられ、樹脂層１５，１６，２１，２２の材料としては代表的にエポキシ系樹脂が用いられる。
【００２３】
また、ソルダレジスト層２７，２８から露出するパッド部２４Ｐ，２６Ｐには、それぞれ外部接続端子（本パッケージ１０に搭載されるチップの電極端子、本パッケージ１０をマザーボード等の実装用基板に実装する際に使用されるはんだボールやピン等）が接合されるので、各パッド部（Ｃｕ）２４Ｐ，２６Ｐにニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきをこの順に施しておく。これは、外部接続端子を接合したときのコンタクト性を良くするためと、パッド部２４Ｐ，２６Ｐを構成するＣｕとの密着性を高め、ＣｕがＡｕ層中へ拡散するのを防止するためである。
【００２４】
さらに、チップ実装面側（図示の例では上側）のパッド部２４Ｐについては、客先等の便宜を考慮して、実装時にチップの電極端子と接続し易いようにはんだ２９を被着させている。一方、チップ実装面側と反対側のパッド部２６Ｐについては、客先等で必要に応じて外部接続端子を接合できるように露出させた状態のままにしている。あるいは、図中破線で示すように前もってパッド部２６Ｐにはんだボール等の外部接続端子を接合しておいてもよい。
【００２５】
以上のように構成された配線基板（半導体パッケージ）１０には、図３に一例として示すように、半導体素子（チップ）４０がその電極端子４１を介して表面実装され得る。チップ４０と配線基板１０の電気的接続は、配線基板１０のパッド部２４Ｐに被着されたはんだ２９上にチップ４０の電極端子４１を当接させてリフローにより行う。さらに、配線基板１０とチップ４０の間隙に、エポキシ系樹脂等のアンダーフィル樹脂４２を充填し、熱硬化させて固定化する。図示の半導体装置５０においては、チップ実装面側と反対側の面に外部接続端子としてのはんだボール３０が接合されている。
【００２６】
次に、本実施形態の配線基板（半導体パッケージ）１０を製造する方法について、その製造工程の一例（本発明に関連する部分の工程）を示す図１を参照しながら説明する。図示の例では、簡略化のため、配線基板の一方の面側（チップ実装面側）の構成のみを示している。また、図示の構成に対応する他方の面側の各部材については、当該部材を指示する参照番号をかっこ書で付加している。
【００２７】
先ず最初の工程では（図１（ａ）参照）、ベース基材としてコア基板１１を用意し、その所要の箇所にスルーホールを形成して導体を充填し、さらに両面に所要のパターン形状に配線層１３（１４）を形成する。例えば、プリント配線板に広く用いられているガラス布基材エポキシ樹脂銅張積層板を用意し、その所要の箇所にドリル加工等によりスルーホールを形成する。次に、その積層板の両面の銅箔をシード層（給電層）として利用した電解Ｃｕめっきにより、あるいはＣｕペーストを用いたスクリーン印刷法やインクジェット法等により、当該スルーホールに導体１２（図２参照）を充填する。さらに、この導体１２に接続されるようにしてコア基板１１の両面に、サブトラクティブ法、セミアディティブ法、インクジェット法等により、所要のパターン形状に１層目の配線層１３（１４）を形成する。セミアディティブ法もしくはインクジェット法を用いた場合には、スルーホールへの導体１２の充填と同時に配線層１３（１４）を形成することができ、工程の簡素化に寄与する。
【００２８】
次の工程では（図１（ｂ）参照）、配線層１３（１４）及びコア基板１１上に、エポキシ系樹脂等からなる半硬化状態の樹脂フィルムをラミネートし、熱硬化させて、層間絶縁層としての樹脂層１５（１６）を形成する。
【００２９】
次の工程では（図１（ｃ）参照）、コア基板１１上に配線層１３（１４）を覆って形成された樹脂層１５（１６）の所要の箇所に、エキシマレーザ、ＣＯ２ レーザ、ＵＶ−ＹＡＧレーザ等を用いて、２層目の配線パターンの形状に応じた溝１５ａ（１６ａ）を形成する。さらに、同図には示していないが、同様のレーザ加工により、当該溝内の所要の箇所に、それぞれ下層の配線層１３（１４）のパッド部に達するビアホール１５ｂ（１６ｂ）を形成する。
【００３０】
このように樹脂層１５（１６）にレーザ加工をすると、各ビアホール１５ｂ（１６ｂ）の底面（下層の配線層１３（１４）上）に樹脂の残渣（樹脂スミア）が残ることがある。樹脂スミアが残っていると、この後の工程で導電性ペーストの充填を行ったときに、各ビアホールと下層の配線層１３（１４）との導通不良の原因となるため、スミア除去（デスミア）を行う。デスミアは、過マンガン酸カリウム法などにより行う。
【００３１】
次の工程では（図１（ｄ）参照）、樹脂層１５（１６）に形成された各溝１５ａ（１６ａ）の壁面及び底面を含み、さらに当該溝内に形成された各ビアホール１５ｂ（１６ｂ）の壁面及び底面を含めて当該樹脂層上に、無電解銅（Ｃｕ）めっきを施して、第１の導体層１７（１９）を形成する。この第１の導体層１７（１９）は、通常よりも厚めに、例えば、溝１５ａ（１６ａ）の幅に対して２０％程度の厚みで形成する。
【００３２】
次の工程では（図１（ｅ）参照）、無電解Ｃｕめっき膜（第１の導体層１７（１９））で覆われた溝１５ａ（１６ａ）及びビアホール１５ｂ（１６ｂ）内に、銅（Ｃｕ）ペーストや銀（Ａｇ）ペースト等の導電性ペーストをスクリーン印刷法により充填して、第２の導体層１８（２０）を形成する。
【００３３】
次の工程では（図１（ｆ）参照）、無電解Ｃｕめっき膜（第１の導体層１７（１９））の露出している部分を、フラッシュエッチングにより除去する。これによって、除去された無電解Ｃｕめっき膜１７（１９）直下の樹脂層１５（１６）が露出し、隣り合う配線層１７，１８（１９，２０）は、図示のように相互に絶縁された状態となる。
【００３４】
なお、本工程ではフラッシュエッチングを行っているが、不要な無電解Ｃｕめっき膜を除去する方法はこれに限定されないことはもちろんである。例えば、バフ研磨（研磨材を埋め込んだ円筒状のバフを回転させ、このバフと加工対象（銅表面）を冷却水で湿潤させながら、バフを銅表面に押し当てて研磨する方法）等の機械的な方法を用いてもよい。
【００３５】
この段階で、図示のようにコア基板１１の両面に１層目の配線層１３（１４）、樹脂層１５（１６）及び２層目の配線層１７，１８（１９，２０）が形成された構造体が作製されたことになる。
【００３６】
さらにこの後、特に図示はしていないが、この構造体に対し、（ｂ）〜（ｆ）の工程で行った処理と同様の処理を所要の層数となるまで繰り返し、樹脂層と配線層を交互に積み上げていく。図２に示した構成例では、コア基板１１（その両面の配線層１３，１４を含む）を挟んで両側に各２層の配線層（ビルドアップ層）を形成している。さらに、最外層の配線層２４，２６のパッド部２４Ｐ，２６Ｐの部分を除いて両面を覆うようにそれぞれソルダレジスト層２７，２８を形成し、各ソルダレジスト層２７，２８から露出している各パッド部２４Ｐ，２６ＰにＮｉ／Ａｕめっきを施す。そして、チップ実装面側のパッド部２４Ｐについては、プリソルダを施しておく（はんだ２９の被着）。
【００３７】
以上の工程により、本実施形態の配線基板（半導体パッケージ）１０が製造されたことになる。
【００３８】
以上説明したように、本実施形態に係る配線基板（半導体パッケージ）１０及びその製造方法によれば、ベース基材としてのコア基板１１（及び下層の樹脂層１５，１６）上の樹脂層１５，１６（及び樹脂層２１，２２）の表面に、２層目の配線パターン（及び３層目の配線パターン）の形状に応じて溝１５ａ，１６ａ（及び溝２１ａ，２２ａ）が形成され、さらに当該溝内にビアホール１５ｂ，１６ｂ（及びビアホール２１ｂ，２２ｂ）が形成されている。そして、これら各溝及びその対応するビアホールの壁面及び底面を覆って第１の導体層１７，１９（及び第１の導体層２３，２５）が形成され、さらに当該第１の導体層上に第２の導体層１８，２０（及び第２の導体層２４，２６）が形成されて、これら第１、第２の導体層により２層目の配線層（及び３層目の配線層）が構成されている。つまり、各配線層は当該溝及びビアホール内に埋め込まれ、電流の流れる方向に沿って第１の導体層１７，１９（及び２３，２５）と第２の導体層１８，２０（及び２４，２６）とが並列に接続された構造を有している。
【００３９】
かかる構造により、前述した従来技術に見られたような、絶縁樹脂層の凹部に導電性ペーストのみを充填して配線形成する場合と比べて、第１の導体層と第２の導体層との並列接続によって構成される配線層の抵抗率を小さくすることができる。
【００４０】
特に本実施形態では、配線層の外側層を構成する第１の導体層１７，１９，２３，２５は通常よりも厚めに形成されているので、この第１の導体層の断面積（電流の流れる方向と直交する面の面積）は相対的に大きくなり、その抵抗率が下がるため、配線層全体としての抵抗率を更に小さくすることができる。
【００４１】
また、２層目（３層目）の配線層は、溝１５ａ，１６ａ（２１ａ，２２ａ）及びその対応するビアホール１５ｂ，１６ｂ（２１ｂ，２２ｂ）の壁面及び底面を覆って形成された第１の導体層１７，１９（２３，２５）を介在させて第２の導体層１８，２０（２４，２６）が当該溝内に埋め込まれた構造を有しているので、配線の更なる微細化のために当該溝を狭ピッチで設けた場合でも、隣合う配線間でエレクトロマイグレーションが発生するのを効果的に抑制することができる。すなわち、配線層の外側層を構成する第１の導体層１７，１９（２３，２５）を無電解Ｃｕめっきにより形成し、配線層の内側層を構成する第２の導体層１８，２０（２４，２６）を導電性ペースト（Ｃｕペースト等）の充填によって形成しているので、スキージの移動に伴って隣合う溝間の部分にペーストの一部が仮に付着したとしても、その付着する部分は、配線層の外側層の厚みの分だけ隣りの溝内の配線層の内側層から隔てられる。これにより、そのペーストの一部を介して隣合う配線がショートする可能性を大いに減じることができ、エレクトロマイグレーションの発生の抑制に寄与することができる。
【００４２】
また、配線層の内側層を構成する第２の導体層１８，２０，２４，２６を導電性ペーストの充填によって形成しているので、セミアディティブ法で用いられている電解Ｃｕめっきによる配線形成の場合と比較して、配線形成に要する時間を短縮することができる。
【００４３】
特に本実施形態では、配線層の外側層を構成する第１の導体層１７，１９，２３，２５は通常よりも厚めに形成されているので、この「厚い」導体層で覆われた溝及びその対応するビアホール内に導電性ペーストを充填して第２の導体層を形成するにあたり、その導電性ペーストの使用量は相対的に少なくて済むため、その充填に要する時間を相対的に短縮することができる。これは、配線形成に要する時間の短縮化に寄与する。
【００４４】
また、第２の導体層１８，２０，２４，２６を銅（Ｃｕ）ペーストの充填によって形成した場合、この第２の導体層（Ｃｕペースト）は第１の導体層（無電解Ｃｕめっき膜）１７，１９，２３，２５と同じ金属で形成されることになるので、配線層の外側層（第１の導体層）と内側層（第２の導体層）との密着性が向上し、配線層としての信頼性を高めることができる。さらに、銅（Ｃｕ）は樹脂との密着性も高いため、当該配線層とこれに接する樹脂層１５，１６，２１，２２との密着性も高められ、配線の信頼性の更なる向上に寄与することができる。
【００４５】
また、第１の導体層１７，１９，２３，２５と第２の導体層１８，２０，２４，２６を同じ金属（Ｃｕ）で形成することにより、第１、第２の各導体層は同時にエッチング除去することができる。これにより、導電性ペーストを用いたスクリーン印刷法により第１の導体層上に第２の導体層の一部が形成された場合（つまり、残渣がある場合）でも、その残渣（第２の導体層の一部）と第１の導体層を同一工程で同時に除去することができ、工程の簡略化を図ることができる。
【００４６】
また、無電解Ｃｕめっきにより第１の導体層１７，１９，２３，２５を形成しているので、いわゆる大判基板に対しても均一な膜質で導体層（無電解Ｃｕめっき膜）を形成することができる。同じ大判基板に対して、例えば、スパッタリングにより導体層を均一に形成する場合、その大判基板に対応したスパッタリング装置を新たに製造する必要があり、コスト面で不利であるが、無電解Ｃｕめっきにより形成することで、そのような不利は解消され得る。
【００４７】
さらに、第１の導体層１７，１９，２３，２５を無電解Ｃｕめっきにより形成しているので、スパッタリングプロセスを用いて形成する場合と比べて、当該導体層を厚く形成することが可能である。
【００４８】
上述した実施形態では、無電解Ｃｕめっき膜（第１の導体層１７，１９，２３，２５）で覆われた溝１５ａ，１６ａ，２１ａ，２２ａ及びビアホール１５ｂ，１６ｂ，２１ｂ，２２ｂ内にＣｕペースト等の導電性ペーストを充填して第２の導体層１８，２０，２４，２６を形成する場合（図１（ｅ）参照）を例にとって説明したが、当該溝及びその対応するビアホール内に充填される導電性材料の形態もしくは充填方法がこれに限定されないことはもちろんである。例えば、電解めっきにより第２の導体層１８，２０，２４，２６を形成してもよい。特に図示はしないが、この場合のプロセスを説明すると以下の通りである。
【００４９】
先ず、図１（ｄ）の工程で得られた構造体に対し、無電解Ｃｕめっき膜（第１の導体層１７）上にパターニング材料を使用してめっきレジストを形成し、その所要の箇所を開口する（開口部を備えたレジスト層の形成）。このレジスト層の開口部は、配線パターンの形状（溝１５ａの形状）に従ってパターニング形成される。パターニング材料としては、感光性のドライフィルムが用いられる。レジストのパターニング方法は、例えば、以下のようにして行う。先ず両面を洗浄し、無電解Ｃｕめっき膜の表面に所要の厚さのドライフィルムを熱圧着により貼り付けた後（ラミネーション）、そのドライフィルムに対し、所要の形状にパターニングされたマスク（図示せず）を用いて紫外線（ＵＶ）照射による露光を施して硬化させ、さらに所定の現像液（ネガ型の場合は有機溶剤を含む現像液、ポジ型の場合はアルカリ系の現像液）を用いて当該部分をエッチングし（開口部の形成）、所要のパターンの形状に応じたレジスト層を形成する。
【００５０】
次に、そのめっきレジストの開口部から露出している無電解Ｃｕめっき膜（第１の導体層１７）上に、この無電解Ｃｕめっき膜を給電層として利用した電解Ｃｕめっきにより、第２の導体層１８を形成する。そして、めっきレジスト（ドライフィルム）を、水酸化ナトリウムやモノエタノールアミン系等のアルカリ性の薬液を用いて除去する。これによって、図１（ｅ）の工程で得られた構造体と同等のものが作製される。この後の工程は、上述した図１（ｆ）の工程と同じである。
【００５１】
また、上述した実施形態では、配線基板のベース基材の形態として、プラスチックパッケージにおいて用いられている樹脂基板を使用した場合を例にとって説明したが、本発明の要旨からも明らかなように、ベース基材の形態がこれに限定されないことはもちろんである。例えば、セラミックパッケージにおいて用いられているセラミック基板を用いてもよいし、あるいは、ＣＳＰ（チップサイズパッケージ）において用いられているシリコン基板の形態であってもよい。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施形態に係る配線基板の製造方法の工程（本発明に関連する部分の工程）を示す断面図である。
【図２】図１の製造方法を使用して得られた配線基板（半導体パッケージ）の一例を示す断面図である。
【図３】図２の配線基板に半導体素子を実装したときの状態（半導体装置）を示す断面図である。
【符号の説明】
【００５３】
１０…配線基板（半導体パッケージ）、
１１…コア基板（ベース基材）、
１３，１４…配線層、
１５，１６，２１，２２…樹脂層、
１５ａ，１６ａ，２１ａ，２２ａ…溝（配線パターン）、
１５ｂ，１６ｂ，２１ｂ，２２ｂ…ビアホール、
１７，１９，２３，２５…配線層の外側層（シード層／第１の導体層）、
１８，２０，２４，２６…配線層の内側層（第２の導体層）。
【図１】
2010034430.tif 000003
【図２】
2010034430.tif 000004
【図３】
2010034430.tif 000005