【手続補正書】
【提出日】平成16年4月26日(2004.4.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置及びその作製方法及びそれらを具備する電子機器
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコンの結晶化の助長作用を有する触媒元素を添加して得られた結晶質シリコンから成る半導体層と、前記半導体層上にゲート絶縁膜を介して形成されたゲート電極とが設けられ、前記半導体層は、ｎ型を付与する元素がドーピングされたソース領域及びドレイン領域を有し、前記ソース領域及び前記ドレイン領域には、前記ゲート電極から離れた位置にｐ型を付与する元素がドーピングされた領域が形成されていることを特徴とする半導体装置。
【請求項２】
シリコンの結晶化の助長作用を有する触媒元素を添加して得られた結晶質シリコンから成る半導体層と、前記半導体層上にゲート絶縁膜を介して形成されたゲート電極とが設けられ、前記半導体層は、ｎ型を付与する元素がドーピングされたソース領域及びドレイン領域を有し、前記半導体層及び前記ゲート電極を覆うように形成された層間絶縁膜には、前記ソース領域及び前記ドレイン領域のそれぞれに達する一対のコンタクト孔が形成され、前記ソース領域及び前記ドレイン領域には、前記一対のコンタクト孔に挟まれないようにｐ型を付与する元素がドーピングされた領域が形成されていることを特徴とする半導体装置。
【請求項３】
シリコンの結晶化の助長作用を有する触媒元素を添加して得られた結晶質シリコンから成る第１及び第２の半導体層と、
前記第１及び第２の半導体層上にゲート絶縁膜を介して形成された第１及び第２のゲート電極とが設けられ、
ｎチャネル型薄膜トランジスタに対応する前記第１の半導体層にはｎ型を付与する元素がドーピングされたソース領域及びドレイン領域が形成され、
ｐチャネル型薄膜トランジスタに対応する前記第２の半導体層にはｎ型を付与する元素とｐ型を付与する元素がドーピングされたソース領域及びドレイン領域が形成され、
前記第１の半導体層に形成された前記ソース領域及び前記ドレイン領域には、前記第１のゲート電極から離れた位置にｐ型を付与する元素がドーピングされた領域が形成されていることを特徴とする半導体装置。
【請求項４】
シリコンの結晶化の助長作用を有する触媒元素を添加して得られた結晶質シリコンから成る第１及び第２の半導体層と、前記第１及び第２の半導体層上にゲート絶縁膜を介して形成された第１及び第２のゲート電極とが設けられ、ｎチャネル型薄膜トランジスタに対応する前記第１の半導体層にはｎ型を付与する元素がドーピングされたソース領域及びドレイン領域が形成され、ｐチャネル型薄膜トランジスタに対応する前記第２の半導体層にはｎ型を付与する元素とｐ型を付与する元素がドーピングされたソース領域及びドレイン領域が形成され、前記第１及び第２のゲート電極を覆うように形成された前記層間絶縁膜には、前記第１及び前記第２の半導体層に形成されたソース領域及びドレイン領域に達するコンタクト孔が形成され、前記第１の半導体層に形成された前記ソース領域及び前記ドレイン領域には、前記コンタクト孔に挟まれないようにｐ型を付与する元素がドーピングされた領域が形成されていることを特徴とする半導体装置。
【請求項５】
シリコンの結晶化の助長作用を有する触媒元素を添加して得られた結晶質シリコンから成る半導体層と、前記半導体層上にゲート絶縁膜介して形成されたゲート電極とが設けられ、前記半導体層に設けられたソース領域及びドレイン領域には、ｎ型を付与する元素がドーピングされた第１濃度領域と、ｎ型を付与する元素とｐ型を付与する元素とが添加された第２濃度領域とを有し、かつ前記第２領域は前記ゲート電極から離れた位置に設けられ、前記第２濃度領域に含まれる前記触媒元素の濃度は、前記第１濃度領域よりも高いことを特徴とする半導体装置。
【請求項６】
シリコンの結晶化の助長作用を有する触媒元素を添加して得られた結晶質シリコンから成る半導体層と、前記半導体層上にゲート絶縁膜介して形成されたゲート電極とが設けられ、前記半導体層に設けられたソース領域及びドレイン領域には、ｎ型を付与する元素がドーピングされた第１濃度領域と、ｎ型を付与する元素とｐ型を付与する元素とがドーピングされた第２濃度領域とを有し、前記ゲート電極を覆うように形成された層間絶縁膜には、前記ソース領域及び前記ドレイン領域のそれぞれに達する一対のコンタクト孔が形成され、前記第２濃度領域は、前記一対のコンタクト孔に挟まれない位置に設けられ、前記第２濃度領域に含まれる前記触媒元素の濃度は、前記第１濃度領域よりも高いことを特徴とする半導体装置。
【請求項７】
シリコンの結晶化の助長作用を有する触媒元素を添加して得られた結晶質シリコンから成る第１及び第２の半導体層と、前記第１及び第２の半導体層上にゲート絶縁膜を介して第１及び第２のゲート電極がそれぞれ設けられ、ｎチャネル型薄膜トランジスタに対応する前記第１の半導体層に設けられたソース領域及びドレイン領域には、ｎ型を付与する元素がドーピングされた第１濃度領域と、ｎ型を付与する元素とｐ型を付与する元素とが添加された第２濃度領域とを有し、かつ前記第２領域は前記ゲート電極から離れた位置に設けられ、ｐチャネル型薄膜トランジスタに対応する前記第２の半導体層に設けられたソース領域及びドレイン領域には、ｎ型を付与する元素とｐ型を付与する元素がドーピングされた第２濃度領域を有し、前記第２濃度領域に含まれる前記触媒元素の濃度は、前記第１濃度領域よりも高いことを特徴とする半導体装置。
【請求項８】
シリコンの結晶化の助長作用を有する触媒元素を添加して得られた結晶質シリコンから成る第１及び第２の半導体層と、前記第１及び第２の半導体層上にゲート絶縁膜を挟んで第１及び第２のゲート電極がそれぞれ設けられ、ｎチャネル型薄膜トランジスタに対応する前記第１の半導体層に設けられたソース領域及びドレイン領域には、ｎ型を付与する元素がドーピングされた第１濃度領域と、ｎ型を付与する元素とｐ型を付与する元素とが添加された第２濃度領域とを有し、かつ前記第２領域は前記ゲート電極から離れた位置に設けられ、ｐチャネル型薄膜トランジスタに対応する前記第２の半導体層に設けられたソース領域及びドレイン領域には、ｎ型を付与する元素とｐ型を付与する元素がドーピングされた第２濃度領域を有し、前記第１及び第２のゲート電極を覆うように形成された前記層間絶縁膜には、前記第１及び前記第２の半導体層に形成されたソース領域及びドレイン領域に達するコンタクト孔が形成され、前記第２濃度領域は、前記一対のコンタクト孔に挟まれない位置に設けられ、前記第２濃度領域に含まれる前記触媒元素の濃度は、前記第１濃度領域よりも高いことを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一に於いて、前記触媒元素はＦｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選択された少なくとも一つの元素であることを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項８のいずれか一に於いて、ｐ型を付与する元素はＢ、Ａｌ、Ｇａ、Ｉｎから選択された少なくとも１つの元素であることを特徴とする半導体装置。
【請求項１１】
請求項１乃至請求項８のいずれか一に於いて、ｎ型を付与する元素はＰ、Ａｓ、Ｓｂから選択された少なくとも１つの元素であることを特徴とする半導体装置。
【請求項１２】
請求項１乃至請求項８のいずれか一に於いて、前記ｐ型を付与する元素の濃度は、前記ｎ型を付与する元素の濃度の１〜３倍の範囲であることを特徴とする半導体装置。
【請求項１３】
請求項１乃至請求項１２に記載の半導体装置を具備することを特徴とする電子機器。
【請求項１４】
絶縁性基板上にシリコンを含む非晶質半導体膜を形成する第１の工程と、前記非晶質半導体膜の全面又は一部の領域に結晶化の助長作用を有する触媒元素を添加する第２の工程と、前記非晶質半導体膜を熱処理することによりシリコンを含む結晶質半導体膜を形成する第３の工程と、前記結晶質半導体膜をパターン形成して半導体層を形成する第４の工程と、前記半導体層上にゲート絶縁膜を形成する第５の工程と、前記半導体層上に前記ゲート絶縁膜を挟んでゲート電極を形成する第６の工程と、前記ゲート電極をマスクにｎ型を付与する元素を前記半導体層にドーピングしてｎ型不純物領域を形成する第７の工程と、前記ｎ型不純物領域の前記ゲート電極から離れた位置に開口領域を設けたレジストパターンを形成する第８の工程と、前記レジストパターンをマスクとしてｐ型を付与する元素を前記ｎ型不純物領域にドーピングする第９の工程と、前記半導体層を加熱処理して、前記触媒元素を前記第１濃度領域及び前記第２濃度領域にゲッタリングする第１０の工程とを有することを特徴とする半導体装置の作製方法。
【請求項１５】
絶縁性基板上にシリコンを含む非晶質半導体膜を形成する第１の工程と、前記非晶質半導体膜の全面又は一部の領域に結晶化の助長作用を有する触媒元素を添加する第２の工程と、前記非晶質半導体膜を熱処理することによりシリコンを含む結晶質半導体膜を成膜する第３の工程と、前記結晶質半導体膜をパターン形成してｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタに対応する第１の半導体層と第２の半導体層とを形成する第４の工程と、前記第１及び第２の半導体層上にゲート絶縁膜を形成する第５の工程と、前記第１及び第２の半導体層上に前記ゲート絶縁膜を挟んで第１のゲート電極と第２のゲート電極とをそれぞれ形成する第６の工程と、前記第１のゲート電極及び第２のゲート電極をマスクにｎ型を付与する元素を前記第１及び第２の半導体層にドーピングしてｎ型不純物領域を形成する第７の工程と、前記第１の半導体層のｎ型不純物領域の前記第１のゲート電極から離れた端部を開口領域とし、且つ前記第２の半導体層の全域を開口領域とするレジストパターンを形成する第８の工程と、前記レジストパターンをマスクにｐ型を付与する元素をドーピングする第９の工程と、前記半導体層を加熱処理して、前記触媒元素を前記第１濃度領域及び前記第２濃度領域にゲッタリングする第１０の工程とを有すること特徴とする半導体装置の作製方法。
【請求項１６】
絶縁性基板上にシリコンを含む非晶質半導体膜を形成する第１の工程と、前記非晶質半導体膜の全面又は一部の領域に結晶化の助長作用を有する触媒元素を添加する第２の工程と、前記非晶質半導体膜を熱処理することによりシリコンを含む結晶質半導体膜を形成する第３の工程と、前記結晶質半導体膜をパターン形成して半導体層を形成する第４の工程と、前記半導体層上にゲート絶縁膜を形成する第５の工程と、前記半導体層上に前記ゲート絶縁膜を挟んでゲート電極を形成する第６の工程と、前記ゲート電極をマスクにｎ型を付与する元素を前記半導体層にドーピングして第１濃度領域を形成する第７の工程と、前記ｎ型不純物領域の前記ゲート電極から離れた位置に開口領域を設けたレジストパターンを形成する第８の工程と、前記レジストパターンをマスクとしてｐ型を付与する元素をドーピングして第２濃度領域を形成する第９の工程と、前記半導体層を加熱処理により、前記触媒元素をゲッタリングして、前記第２領域に偏析させる第１０の工程とを有することを特徴とする半導体装置の作製方法。
【請求項１７】
絶縁性基板上にシリコンを含む非晶質半導体膜を形成する第１の工程と、前記非晶質半導体膜の全面又は一部の領域に結晶化の助長作用を有する触媒元素を添加する第２の工程と、前記非晶質半導体膜を熱処理することによりシリコンを含む結晶質半導体膜を成膜する第３の工程と、前記結晶質半導体膜をパターン形成してｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタに対応する第１の半導体層と第２の半導体層とを形成する第４の工程と、前記第１及び第２の半導体層上にゲート絶縁膜を形成する第５の工程と、前記第１及び第２の半導体層上に前記ゲート絶縁膜を挟んで第１のゲート電極と第２のゲート電極とをそれぞれ形成する第６の工程と、前記第１のゲート電極及び第２のゲート電極をマスクにｎ型を付与する元素を前記第１及び第２の半導体層にドーピングして第１濃度領域を形成する第７の工程と、前記第１の半導体層の第１濃度領域の前記第１のゲート電極から離れた端部を開口領域とし、且つ前記第２の半導体層の全域を開口領域とするレジストパターンを形成する第８の工程と、前記レジストパターンをマスクにｐ型を付与する元素をドーピングして前記第１及び第２の半導体層に第２濃度領域を形成する第９の工程と、前記半導体層を加熱処理により、前記触媒元素をゲッタリングして、前記第２領域に偏析させる第１０の工程とを有することを特徴とする半導体装置の作製方法。
【請求項１８】
請求項１４乃至請求項１７のいずれか一に於いて、前記触媒元素としてＦｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選択された少なくとも一つの元素を添加することを特徴とする半導体装置の作製方法。
【請求項１９】
請求項１４乃至請求項１７のいずれか一に於いて、前記ｐ型を付与する元素としてＢ、Ａｌ、Ｇａ、Ｉｎから選択された少なくとも一つの元素をドーピングすることを特徴とする半導体装置の作製方法。
【請求項２０】
請求項１４乃至請求項１７のいずれか一に於いて、前記ｎ型を付与する元素としてＰ、Ａｓ、Ｓｂから選択された少なくとも一つの元素をドーピングすることを特徴とする半導体装置の作製方法。
【請求項２１】
請求項１４乃至請求項１７のいずれか一に於いて、前記ｐ型を付与する元素は１×１０14atoms/cm2〜３×１０16atoms/cm2のドーズ量範囲でドーピングし、前記ｎ型を付与する元素は１×１０14atoms/cm2〜１×−１０16atoms/cm2のドーズ量範囲でドーピングすることを特徴とする半導体装置の作製方法。
【請求項２２】
請求項１４乃至請求項１７のいずれか一に於いて、前記ｐ型を付与する元素は、前記ｎ型を付与する元素の１〜３倍の範囲のドーズ量でドーピングすることを特徴とする半導体装置の作製方法。