(57)【要約】【課題】一方の回路ブロックから他方の回路ブロックに混入するノイズを低減させるとともに、一の回路ブロックにおけるセンシティブな配線にノイズが混入することを、より一層抑制することが可能となる回路装置を提供する。【解決手段】第１回路ブロックの回路部品が多層基板の一方の面に配置され、第２回路ブロックの回路部品が他方の面に配置され、第１回路ブロックの回路部品および配線と、第２回路ブロックの回路部品および配線は、多層基板の面に垂直な方向に見て、互いに重ならないように配置されており、第１回路ブロックのグランドパターンと、第２回路ブロックのグランドパターンも、同様に互いに重ならないように配置されており、第１回路ブロックの配線の少なくとも一部は、第１回路ブロックのグランドパターンが配置された層同士の間に配置されている構成とする。【選択図】図１
2010135367.tif 000002
【特許請求の範囲】
【請求項１】
第１回路ブロックと第２回路ブロックが、同一の多層基板に設けられて形成された回路装置であって、
第１回路ブロックの回路部品が、該多層基板の少なくとも一方の面に配置され、
第２回路ブロックの回路部品が、該多層基板の少なくとも他方の面に配置され、
第１回路ブロックの回路部品および配線と、第２回路ブロックの回路部品および配線は、該多層基板の面に垂直な方向に見て、互いに重ならないように配置されており、
第１回路ブロックのグランドパターンと、第２回路ブロックのグランドパターンは、該多層基板の面に垂直な方向に見て、互いに重ならないように配置されており、
第１回路ブロックのグランドパターンは、
該多層基板の少なくとも２層に配置されており、
第１回路ブロックの配線の少なくとも一部（「特定配線」とする）は、
第１回路ブロックのグランドパターンが配置された層同士の間に配置されていることを特徴とする回路装置。
【請求項２】
第１回路ブロックのグランドパターンと第２回路ブロックのグランドパターンは、互いに前記多層基板の内部で接続されていないことを特徴とする請求項１に記載の回路装置。
【請求項３】
第１回路ブロックは、主にアナログの信号を取り扱うアナログ回路ブロックであり、
第２回路ブロックは、主にデジタルの信号を取り扱うデジタル回路ブロックであることを特徴とする請求項１または請求項２に記載の回路装置。
【請求項４】
前記特定配線は、
第１回路ブロックの電源ラインであることを特徴とする請求項１から請求項３の何れかに記載の回路装置。
【請求項５】
前記特定配線は、
高周波信号を伝送する配線であることを特徴とする請求項１から請求項３の何れかに記載の回路装置。
【請求項６】
請求項１から請求項５の何れかに記載の回路装置を備え、該回路装置を用いて無線通信に関わる処理を実行する無線通信装置であって、
該回路装置は、所定のメイン基板上に実装され、
第１回路のグランドパターンと第２回路のグランドパターンは、メイン基板上において接続されていることを特徴とする無線通信装置。
【請求項７】
第１回路のグランドパターンと第２回路のグランドパターンは、メイン基板上において、インダクタまたはフェライトビーズを介して接続されていることを特徴とする請求項６に記載の無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層基板を用いた回路装置に関し、特に、複数の回路ブロックを有するものに関する。
【背景技術】
【０００２】
近年の無線通信装置等においては、高周波回路等に代表されるアナログ回路のブロック（一の回路ブロック）と、変調や復調を行うベースバンド回路に代表されるデジタル回路のブロック（他の回路ブロック）とが、同一の多層基板に配置されて設けられることが増えている。かかる構成によれば、アナログ回路とデジタル回路が別個の基板に設けられるものに比べ、回路部品の小型化などが容易となる。
【０００３】
しかしこのような構成をとる場合、デジタル回路が発生させるノイズがアナログ回路に混入し、アナログ回路の性能が劣化するおそれがある。そのため、デジタル回路が発生させるノイズがアナログ回路に混入する事を、極力防止するための技術が必要とされている。
【０００４】
この点、例えば特許文献１には、表面層において、アナログ信号処理区域とデジタル信号処理区域とを混在させないように配置し、裏面層においても、デジタル信号処理区域の下位置にアナログ信号処理区域が位置しないように、またアナログ信号処理区域の下位置にデジタル信号処理区域が位置しないように配置し、内層において、アナログ信号処理区域と上下位置関係が対応する領域を全てグランドパターンで接地する技術が開示されている。
【特許文献１】特開平１０−１９０１６７号公報
【特許文献２】特許３８９５５０１号公報
【特許文献３】特開平８−２０４３４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示された技術によれば、デジタル信号処理区域からアナログ信号処理区域へのノイズの回り込みを、ある程度防ぐ事が可能である。しかし、例えば無線通信装置においては、製品の小型化や薄型化に伴い、内部で使用されている多層基板の層間が非常に薄くなり、また、配線間隔も非常に小さくなっている。
【０００６】
そのため、アナログ信号処理区域とデジタル信号処理区域が空間的に分離されていたとしても、デジタル信号処理区域からのノイズが、配線間、または層間の結合によって、アナログ信号処理区域に混入する可能性がある。この場合、特に、アナログ信号処理区域における配線のうち、デジタル信号処理区域からのノイズの影響を受けやすい配線（センシティブな配線）にノイズが混入してしまい、アナログ信号の適切な処理が阻害されるおそれがある。
【０００７】
なお、アナログ信号処理区域に対応するグランドとデジタル信号処理区域に対応するグランドが基板内で電気的に接続されていると、デジタル信号処理区域に消費電力の大きいデジタルＩＣ等がある場合、デジタル信号処理区域に対応するグランドそのものに、ノイズが混入するおそれがある。そのため、グランドパターン経由で、アナログ信号処理区域にノイズが混入するおそれがある。
【０００８】
本発明は、上述した問題点に鑑み、複数の回路ブロックが同一の多層基板に設けられ、一方の回路ブロックから他方の回路ブロックに混入するノイズを低減させるとともに、一の回路ブロックにおけるセンシティブな配線にノイズが混入することを、より一層抑制することが可能となる回路装置の提供を目的とする。また、当該回路装置を用いた無線通信装置の提供を他の目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明に係る回路装置は、第１回路ブロックと第２回路ブロックが、同一の多層基板に設けられて形成された回路装置であって、第１回路ブロックの回路部品が、該多層基板の少なくとも一方の面に配置され、第２回路ブロックの回路部品が、該多層基板の少なくとも他方の面に配置され、第１回路ブロックの回路部品および配線と、第２回路ブロックの回路部品および配線は、該多層基板の面に垂直な方向に見て、互いに重ならないように配置されており、第１回路ブロックのグランドパターンと、第２回路ブロックのグランドパターンは、該多層基板の面に垂直な方向に見て、互いに重ならないように配置されており、第１回路ブロックのグランドパターンは、該多層基板の少なくとも２層に配置されており、第１回路ブロックの配線の少なくとも一部（「特定配線」とする）は、第１回路ブロックのグランドパターンが配置された層同士の間に配置されている構成とする。
【００１０】
本構成によれば、第１回路ブロックと第２回路ブロックとの関係において、回路部品および配線、ならびにグランドパターンが、多層基板の面に垂直な方向に見て、互いに重ならないように配置されている。そのため、これらが互いに重なるように配置されているものに比べて、第２回路ブロックから第１回路ブロックに混入するノイズを、低減させることが可能となる。
【００１１】
また特定配線が、第１回路ブロックのグランドパターンが配置された層同士の間に配置されている。そのため、第１回路ブロックのグランドパターンが特定配線に対する電磁シールドの役割を果たすことになり、第２回路ブロックで発生するノイズ等が特定配線に混入することを、より一層抑制することが可能となる。その結果、第１回路ブロックにおける配線のうち、特にノイズの影響を受けやすい配線（センシティブな配線）を特定配線とすれば、当該センシティブな配線にノイズが混入することを、より一層抑制することが可能となる。
【００１２】
また上記構成において、第１回路ブロックのグランドパターンと第２回路ブロックのグランドパターンは、互いに前記多層基板の内部で接続されていない構成としてもよい。
【００１３】
本構成によれば、多層基板の内部において、第１回路ブロックのグランドパターンと第２回路ブロックのグランドパターンは、空間的にも電気的にも分離されている。そのため、グランドパターンを経由して、第２回路ブロックから第１回路ブロックにノイズが混入することを、極力抑えることが可能となる。
【００１４】
また上記構成としてより具体的には、第１回路ブロックは、主にアナログの信号を取り扱うアナログ回路ブロックであり、第２回路ブロックは、主にデジタルの信号を取り扱うデジタル回路ブロックである構成としてもよい。
【００１５】
また上記構成としてより具体的には、前記特定配線は、第１回路ブロックの電源ラインである構成としてもよく、また、高周波信号を伝送する配線である構成としてもよい。
【００１６】
また本発明に係る無線通信装置は、上記構成に係る回路装置を備え、該回路装置を用いて無線通信に関わる処理を実行する無線通信装置であって、該回路装置は、メイン基板上に実装され、第１回路のグランドパターンと第２回路のグランドパターンは、メイン基板上において接続されている構成とする。
【００１７】
本構成によれば、第１回路のグランドパターンと第２回路のグランドパターンを、回路装置から離れた位置で接続させることが可能となる。そのため、グランドパターンを経由して、第２回路ブロックから第１回路ブロックにノイズが混入することを、極力抑えることが可能となる。
【００１８】
また上記構成において、第１回路のグランドパターンと第２回路のグランドパターンは、メイン基板上において、インダクタまたはフェライトビーズを介して接続されている構成としてもよい。
【００１９】
本構成によれば、第２回路ブロックから第１回路ブロックに混入するノイズが、インダクタまたはフェライトビーズによって低減される。そのため、グランドパターンを経由して、第２回路ブロックから第１回路ブロックにノイズが混入することを、より一層抑えることが可能となる。
【発明の効果】
【００２０】
上述した通り、本発明に係る回路装置によれば、第１回路ブロックと第２回路ブロックとの関係において、回路部品および配線、ならびにグランドパターンが、多層基板の面と垂直な方向に見て、互いに重ならないように配置されている。そのため、これらが互いに重なるように配置されているものに比べて、第２回路ブロックから第１回路ブロックに混入するノイズを、低減させることが可能となる。
【００２１】
また特定配線が、第１回路ブロックのグランドパターンが配置された層同士の間に配置されている。そのため、第１回路ブロックのグランドパターンが特定配線に対する電磁シールドの役割を果たすことになり、第２回路ブロックで発生するノイズ等が特定配線に混入することを、より一層抑制することが可能となる。その結果、第１回路ブロックにおける配線のうち、特にノイズの影響を受けやすい配線（センシティブな配線）を特定配線とすれば、当該センシティブな配線にノイズが混入することを、より一層抑制することが可能となる。
【発明を実施するための最良の形態】
【００２２】
［実施例１］
本発明に係る一実施形態（実施例１）について、図１に示す構成の回路装置を挙げて、以下に説明する。図１は、当該回路装置の概略的な断面図を示している。本図に示すように回路装置９は、アナログ回路ブロック２とデジタル回路ブロック３が、同一の多層基板１に設けられて形成されている。なおアナログ回路ブロック２とデジタル回路ブロック３は、多層基板１の面（回路部品等の実装面）に対して垂直な面である境界面４を境にして、互いに異なる位置に設けられている。
【００２３】
アナログ回路ブロック２は、例えば無線通信装置における高周波信号処理回路のようなアナログ回路（主にアナログ信号を取り扱う回路）を構成する回路ブロックである。アナログ回路ブロック２には、アナログ回路部品２１、アナロググランドパターン（２２ａ、２２ｂ）、およびアナログ配線パターン（２３ａ〜２３ｆ）などが設けられている。
【００２４】
アナログ回路部品２１は、アナログ回路を構成するための実装部品である。アナログ回路部品２１は、図１に示すように、多層基板１の一方の面（表面）に配置されている。
【００２５】
アナロググランドパターン（２２ａ、２２ｂ）は、アナログ回路ブロック２に対応して設けられているグランドパターンであり、アナログ回路に基準電位（接地電位）を与える。なおアナロググランドパターン（２２ａ、２２ｂ）は、多層基板１内の２層にわたって設けられているが、３層以上が設けられていても構わない。
【００２６】
アナログ配線パターン（２３ａ〜２３ｆ）は、アナログ回路ブロック２に対応して設けられている配線パターンであり、アナログ回路における配線の役割を果たす。アナログ配線パターン（２３ａ〜２３ｆ）は、多層基板１内の複数の層にわたって設けられている。
【００２７】
特に、アナログ配線パターン２３ｂ（以下、「特定配線パターン２３ｂ」と称することがある）は、アナロググランドパターン２２ａが配置されている層と、アナロググランドパターン２２ｂが配置されている層との、間の層に配置されている。また特定配線パターン２３ｂは、多層基板１の面と垂直な方向に見て、アナロググランドパターン２２ａおよびアナロググランドパターン２２ｂに、完全に包含されるように配置されている。
【００２８】
一方、デジタル回路ブロック３は、例えば無線通信装置におけるデジタル信号処理回路のようなデジタル回路（主にデジタル信号を取り扱う回路）を構成する回路ブロックである。デジタル回路ブロック３には、デジタル回路部品３１、デジタルグランドパターン３２、およびデジタル配線パターン（３３ａ〜３３ｇ）などが設けられている。
【００２９】
デジタル回路部品３１は、デジタル回路を構成するための実装部品である。デジタル回路部品３１は、図１に示すように、多層基板１におけるアナログ回路部品２１が配置されていない側の面（裏面）に配置されている。
【００３０】
デジタルグランドパターン３２は、デジタル回路ブロック３に対応して設けられているグランドパターンであり、デジタル回路に基準電位（接地電位）を与える。
【００３１】
デジタル配線パターン（３３ａ〜３３ｇ）は、デジタル回路ブロック３に対応して設けられている配線パターンであり、デジタル回路における配線の役割を果たす。デジタル配線パターン（３３ａ〜３３ｇ）は、多層基板１内の複数の層にわたって設けられている。
【００３２】
回路装置９は、上述した通りの構成となっており、例えば無線通信装置用の回路装置として適用可能である。また回路装置９は、次に示す理由により、デジタル回路からアナログ回路に混入するノイズを、極力低減させることが可能となっている。
【００３３】
まず、アナログ回路部品２１とデジタル回路部品３１は、多層基板１における互いに異なる面に配置されている。そのため、アナログ回路部品２１とデジタル回路部品３１が、多層基板における同一の面に配置されている場合に比べて、双方をより大きく離して配置すること可能であり、デジタル回路からアナログ回路に混入するノイズを低減させることが可能となっている。
【００３４】
また、アナログ回路部品２１およびアナログ配線パターン（２３ａ〜２３ｆ）と、デジタル回路部品３１およびデジタル配線パターン（３３ａ〜３３ｇ）は、多層基板１の面と垂直な方向に見て、互いに重ならないように設けられている。そのため、これらが互いに重なるように設けられている場合に比べて、双方をより大きく離して配置することが可能であり、デジタル回路からアナログ回路に混入するノイズを低減させることが可能となっている。
【００３５】
また、アナロググランドパターン（２２ａ、２２ｂ）とデジタルグランドパターン３２は、多層基板１の面と垂直な方向に見て、互いに重ならないように設けられている。そのため、これらが互いに重なるように設けられている場合に比べて、双方をより大きく離して配置することが可能であり、デジタル回路からアナログ回路に混入するノイズを低減させることが可能となっている。
【００３６】
そして更に、特定配線パターン２３ｂは、アナロググランドパターン２２ａが配置されている層と、アナロググランドパターン２２ｂが配置されている層との間に配置されている。そのため、これらのアナロググランドパターン（２２ａ、２２ｂ）が、特定配線パターン２３ｂに対する電磁シールドとしての役割を果たすこととなる。これにより回路装置９によれば、特に、特定配線パターン２３ｂへのノイズ混入を、極力防止することが可能となっている。
【００３７】
そこで特定配線パターン２３ｂは、アナログ回路における配線のうち、デジタル回路からのノイズの影響を受けやすい配線（ノイズに弱い配線）、つまり、センシティブな配線についての配線パターンとして用いられるのが好ましい。これにより、センシティブな配線にデジタル回路等からのノイズが混入することを、極力防止することが可能となる。
【００３８】
なお、センシティブな配線の具体例としては、高周波信号を伝送する配線や、アナログ回路ブロック２（特に、アナログ回路の性能を大きく左右する主要な回路）の電源ラインなどが挙げられる。これらの配線（ライン）は、比較的小さなノイズが混入した場合であっても、関連する回路の動作等が重大な影響を受けやすい配線といえる。ただし、アナログ回路の種類によって、ノイズの影響を受けやすい配線も変わるため、他の配線をセンシティブな配線とみなしても構わない。
【００３９】
また、デジタル回路から特定配線パターン２３ｂへのノイズ混入をより十分に抑えるためには、特定配線パターン２３ｂが、デジタル回路ブロック３からできるだけ離れた位置に配置されることが望ましい。
【００４０】
また更に、図２に示すように、特定配線パターン２３ｂが配置されている層において、特定配線パターン２３ｂを囲うように、アナロググランドパターン（２２ｃ、２２ｄ）が配置されるようにしても良い。これにより、アナロググランドパターン（２２ｃ、２２ｄ）が、特定配線パターン２３ｂに対する電磁シールドとしての役割を果たし、デジタル回路から特定配線パターン２３ｂへのノイズ混入を、より十分に抑えることが可能となる。
【００４１】
［実施例２］
次に、本発明に係る他の実施形態（実施例２）について、実施例１に係る回路装置９が適用された無線通信装置を挙げて、以下に説明する。
【００４２】
当該無線通信装置の構成図（主要部分の抜粋）を、図３に示す。本図に示すように無線通信装置５０は、メイン基板５１上にサブ基板５２が実装されて構成されている。またサブ基板５２は、実施例１における回路装置９に相当し、多層基板（実施例１における、多層基板１に相当）が用いられているとともに、チューナブロック５３（アナログ回路ブロック２に相当）と、復調ブロック５４（デジタル回路ブロック３に相当）を有している。
【００４３】
チューナブロック５３は、複数のデジタル変調された高周波信号の中から、特定の高周波信号のみを取り出す回路ブロックであり、ＲＦアンプ６１、周波数変換部６２、フィルタ６３、およびＩＦアンプ６４などの回路部品（実施例１における、アナログ回路部品２１に相当）を備えている。
【００４４】
これらの回路部品は、所定のアナログ電源から電力が供給されるようになっており、また、多層基板内の配線パターン（実施例１における、アナログ配線パターン２３ａ〜２３ｆに相当）を介して、互いに接続されている。またこれらの回路部品は、多層基板内の配線パターンを介して、チューナブロック５３に設けられているグランドパターン（実施例１における、アナロググランドパターン２２ａ、２２ｂに相当）に接続されている。
【００４５】
なお、チューナブロック５３におけるセンシティブな配線（例えば、アナログ電源から回路部品に電力を供給するための電源ラインや、高周波信号を伝送するための配線など）についての配線パターンは、実施例１における特定配線パターン２３ｂのように、グランドパターン同士の間に配置されている。
【００４６】
これにより、チューナブロック５３におけるグランドパターンが、センシティブな配線についての配線パターンに対する電磁シールドとしての役割を果たすこととなる。その結果、復調ブロック５４等から当該配線パターンへのノイズ混入を、極力防止することが可能となっている。
【００４７】
ＲＦアンプ６１は、アンテナを通じて受信された高周波信号を増幅させ、後段側の周波数変換部６２に出力する。また周波数変換部６２は、ＲＦアンプ６１から伝送されてきた高周波信号に対し、周波数変換処理を施して、後段側のフィルタ６３に出力する。
【００４８】
フィルタ６３は、周波数変換部６２から伝送されてきた信号の中から、所望の（例えばユーザによって指定された）周波数帯域の信号を抽出して、後段側のＩＦアンプ６４に出力する。またＩＦアンプ６４は、フィルタ６３から伝送されてきた信号を増幅させて、復調ブロック５４側に出力する。
【００４９】
復調ブロック５４は、チューナブロック５３から伝送されてきた信号を復調する回路ブロックであり、ＡＤ変換部６５およびデジタル信号処理部６６（実施例１における、デジタル回路部品３１に相当）などを備えている。
【００５０】
これらの構成部品は、所定のデジタル電源から電力が供給されるようになっており、また、多層基板内の配線パターン（実施例１における、デジタル配線パターン３３ａ〜３３ｇに相当）を介して、互いに接続されている。またこれらの回路部品は、多層基板内の配線パターンを介して、復調ブロック５４に設けられているグランドパターン（実施例１における、デジタルグランドパターン３２に相当）に接続されている。
【００５１】
ＡＤ変換部６５は、チューナブロック５３（ＩＦアンプ６４）から伝送されてきたアナログ信号をデジタル信号に変換し、後段側のデジタル信号処理部６６に出力する。またデジタル信号処理部６６は、ＡＤ変換部６５から伝送されてきたデジタル信号を、変調前のデジタル信号に復調して、外部に出力する。
【００５２】
そしてこの外部に出力された信号（復調データ信号）は、例えば、不図示の映像表示装置や音声出力装置に伝送され、復調データ信号に応じた映像表示や音声出力が実行される。以上の通り、無線通信装置５０は、サブ基板５２を用いて、無線通信に関わる各処理を実行するようになっている。
【００５３】
なおチューナブロック５３に設けられているグランドパターン（アナロググランドパターン）と、復調ブロック５４に設けられているグランドパターン（デジタルグランドパターン）は、互いに、多層基板の中では接続されていない。しかしこれらのグランドパターンは、メイン基板５１上におけるサブ基板５２から離れた位置で、互いにインダクタ５５を介して接続されている。
【００５４】
これにより、デジタルグランドパターンに混入した高周波ノイズ等が、更に、アナロググランドパターンにまで混入することを、極力防ぐことが可能となっている。またこれらのグランドパターンは、メイン基板５１上において、互いにフェライトビーズを介して接続されるようにしても良い。このようにしても、デジタルグランドパターンに混入した高周波ノイズ等が、アナロググランドパターンに混入することを、極力防ぐことが可能となる。
【００５５】
なお本実施形態において、チューナブロック５３および復調ブロック５４を構成する各構成部品は、それぞれ個別の部品で構成してもよい。あるいは、サブ基板５２の小型化を図るために、チューナブロック５３および復調ブロック５４の全体あるいは一部を、半導体集積回路で実現してもよい。
【００５６】
また実施例２では、無線通信装置の一例として受信装置を挙げたが、この他に、送信装置や送受信装置であっても、実施例１に係る回路装置９を適用することが可能である。また無線通信装置以外であっても、ノイズの影響を受けやすい回路ブロックとノイズを発生させる回路ブロックを有する回路装置が内蔵された電子機器全般において、実施例１に係る回路装置９を適用することが可能である。
【００５７】
［まとめ］
以上に説明した通り、本発明の実施形態に係る回路装置９は、アナログ回路ブロック２（第１回路ブロック）とデジタル回路ブロック３（第２回路ブロック）が、同一の多層基板１に設けられて形成されている。そしてアナログ回路部品２１（第１回路ブロックの回路部品）が、多層基板１の一方の面に配置され、デジタル回路部品３１（第２回路ブロックの回路部品）が、多層基板１の他方の面に配置されている。
【００５８】
また、アナログ回路部品２１およびアナログ配線パターン２３ａ〜２３ｆ（第１回路ブロックの回路部品および配線）と、デジタル回路部品３１およびデジタル配線パターン３３ａ〜３３ｇ（第２回路ブロックの回路部品および配線）は、多層基板１の面に垂直な方向に見て、互いに重ならないように配置されている。また、アナロググランドパターン２２ａ、２２ｂ（第１回路ブロックのグランドパターン）と、デジタルグランドパターン３２（第２回路ブロックのグランドパターン）は、多層基板１の面に垂直な方向に見て、互いに重ならないように配置されている。
【００５９】
そして更に、アナロググランドパターン２２ａ、２２ｂは、多層基板１の２層に配置されている。また、アナログ配線パターン２３ａ〜２３ｆの一部である特定配線パターン２３ｂ（特定配線）は、アナロググランドパターン２２ａが配置された層と、アナロググランドパターン２２ｂが配置された層との間に配置されている。
【００６０】
そのため、アナログ回路ブロック２とデジタル回路ブロック３との関係において、回路部品および配線パターン（配線）、ならびにグランドパターンが、互いに重なるように配置されているものに比べて、デジタル回路ブロック３からアナログ回路ブロック２に混入するノイズを、低減させることが可能となっている。
【００６１】
また、アナロググランドパターン（２２ａ、２２ｂ）が特定配線パターン２３ｂに対する電磁シールドの役割を果たすことになり、デジタル回路ブロック３で発生するノイズ等が特定配線パターン２３ｂに混入することを、より一層抑制することが可能となっている。その結果、アナログ回路ブロック２における配線のうち、特にノイズの影響を受けやすい配線（センシティブな配線）を特定配線パターン２３ｂとし、当該センシティブな配線にノイズが混入することを、より一層抑制することが可能となっている。
【００６２】
以上、本発明の実施形態について説明したが、本発明はこの内容に限定されるものではない。また本発明は、その主旨を逸脱しない範囲において、種々の改変を加えて実施され得る。
【産業上の利用可能性】
【００６３】
本発明は、無線通信装置などの分野において利用可能である。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施例１に係る回路装置の構成図である。
【図２】本発明の実施例１に係る回路装置の別の構成図である。
【図３】本発明の実施例２に係る無線通信装置の構成図である。
【符号の説明】
【００６５】
１    多層基板
２    アナログ回路ブロック（第１回路ブロック）
３    デジタル回路ブロック（第２回路ブロック）
４    境界面
９    回路装置
２１    アナログ回路部品
２２ａ〜２２ｄ    アナロググランドパターン
２３ａ〜２３ｆ    アナログ配線パターン
３１    デジタル回路部品
３２    デジタルグランドパターン
３３ａ〜３３ｇ    デジタル配線パターン
５０    無線通信装置
５１    メイン基板
５２    サブ基板（回路装置）
５３    チューナブロック（第１回路ブロック）
５４    復調ブロック（第２回路ブロック）
５５    インダクタ
６１    ＲＦアンプ
６２    周波数変換部
６３    フィルタ
６４    ＩＦアンプ
６５    ＡＤ変換部
６６    デジタル信号処理部
【図１】
2010135367.tif 000003
【図２】
2010135367.tif 000004
【図３】
2010135367.tif 000005