(57)【要約】【課題】積層された半導体装置における接続端子高さの確保と狭ピッチ化とを実現する。【解決手段】半導体装置は、半導体装置３と、半導体装置５と、半導体装置３と半導体装置５との間に配置されており、中央部に形成された上面から下面に向かって広がるテーパー形状を有する貫通孔３５ｂと、貫通孔３５ｂと隣り合って形成され、半導体装置３と半導体装置５とを電気的に接続するための複数の貫通孔３５ａとを有するスペーサ３５とを備えている。複数の貫通孔３５ａのうちの少なくとも１つは、スペーサ３５の下面から上面に向かって中央部側に向かって傾いている。【選択図】図１
2010135671.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体チップを搭載する第１の半導体装置と、
前記第１の半導体装置の上に形成され、第２の半導体チップを搭載する第２の半導体装置と、
前記第１の半導体装置と前記第２の半導体装置との間に配置されており、中央部に形成された上面から下面に向かって広がるテーパー形状を有する第１の貫通孔と、前記第１の貫通孔と隣り合って形成され、前記第１の半導体装置と前記第２の半導体装置とを電気的に接続するための複数の第２の貫通孔とを有するスペーサとを備えており、
前記複数の第２の貫通孔のうちの少なくとも１つは、前記スペーサの下面から上面に向かって前記中央部側又は外側に向かって傾いている、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記複数の第２の貫通孔のうち少なくとも２つは、互いに異なる傾きで傾いている、半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記傾いている第２の貫通孔における上側の開口径は、前記傾いている第２の貫通孔における下側の開口径よりも大きい、半導体装置。
【請求項４】
請求項１〜３のうちのいずれか１項に記載の半導体装置において、
前記スペーサにおける前記第２の半導体装置に対抗する側の面積が、前記スペーサにおける前記第１の半導体装置に対抗する側の面積よりも大きい、半導体装置。
【請求項５】
請求項１〜４のうちのいずれか１項に記載の半導体装置において、
前記第２の貫通孔の側壁には、薄膜が形成されている、半導体装置。
【請求項６】
請求項１〜４のうちのいずれか１項に記載の半導体装置において、
前記第２の貫通孔に形成された前記第１の半導体装置の電極上には、金属ポストが介在している、半導体装置。
【請求項７】
請求項１〜４のうちのいずれか１項に記載の半導体装置において、
前記第２の貫通孔に形成された前記第１の半導体装置の電極上には、金属ペーストが介在している、半導体装置。
【請求項８】
第１の半導体チップを搭載する第１の半導体装置と、
前記第１の半導体装置の上に形成され、第２の半導体チップを搭載する第２の半導体装置と、
前記第１の半導体装置と前記第２の半導体装置との間に配置されており、中央部における下面側に前記第１の半導体チップを収納するように形成された溝部と、前記溝部と隣り合って形成され、前記第１の半導体装置と前記第２の半導体装置とを電気的に接続するための複数の貫通孔とを有するスペーサとを備えており、
前記複数の貫通孔のうちの少なくとも１つは、前記スペーサの下面から上面に向かって前記中央部側に向かって傾いている、半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記複数の貫通孔のうち少なくとも２つは、互いに異なる傾きで傾いている、半導体装置。
【請求項１０】
請求項８又は９に記載の半導体装置において、
前記傾いている貫通孔における上側の開口径は、前記傾いている貫通孔における下側の開口径よりも大きい、半導体装置。
【請求項１１】
請求項８〜１０のうちのいずれか１項に記載の半導体装置において、
前記貫通孔の側壁には、薄膜が形成されている、半導体装置。
【請求項１２】
請求項８〜１０のうちのいずれか１項に記載の半導体装置において、
前記貫通孔に形成された前記第１の半導体装置の電極上には、金属ポストが介在している、半導体装置。
【請求項１３】
請求項８〜１０のうちのいずれか１項に記載の半導体装置において、
前記貫通孔に形成された前記第１の半導体装置の電極上には、金属ペーストが介在している、半導体装置。
【請求項１４】
スペーサに接着層を形成する工程（ａ）と、
第１の半導体チップが搭載された第１の半導体装置に、前記接着層を介して、前記スペーサを接着させる工程（ｂ）と、
前記スペーサにおける前記第１の半導体装置が存在する面側とは反対側に、第２の半導体チップが搭載された第２の半導体装置を搭載する工程（ｃ）と、
前記第２の半導体装置に形成された接続端子を加熱溶融することにより、前記第１の半導体装置と前記第２の半導体装置とを電気的に接続する工程（ｄ）を備え、
前記工程（ａ）における前記スペーサには、中央部に上面から下面に向かって広がるテーパー形状を有する第１の貫通孔と、前記第１の貫通孔と隣り合う、前記第１の半導体装置と前記第２の半導体装置とを前記接続端子を介して電気的に接続するための複数の第２の貫通孔とが形成されている、半導体装置の製造方法。
【請求項１５】
スペーサに接着層を形成する工程（ａ）と、
第１の半導体チップが搭載された前記第１の半導体装置に、前記接着層を介して、前記スペーサを接着させる工程（ｂ）と、
前記スペーサにおける前記第１の半導体装置が存在する面側とは反対側に、第２の半導体チップが搭載された第２の半導体装置を搭載する工程（ｃ）と、
前記第２の半導体装置に形成された接続端子を加熱溶融することにより、前記第１の半導体装置と前記第２の半導体装置とを前記接続端子を介して電気的に接続する工程（ｄ）を備え、
前記工程（ａ）における前記スペーサには、中央部における下面側に前記第１の半導体チップを収納する溝部と、前記溝部と隣り合う、前記第１の半導体装置と前記第２の半導体装置とを電気的に接続するための複数の貫通孔とが形成されている、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体装置が積層された半導体装置に関し、特に上下の半導体装置の間にスペーサが設けられた半導体装置に関する。
【背景技術】
【０００２】
半導体分野において、異種の半導体チップを組み合わせて１つのシステムとしたデバイスには、半導体チップ上に別の半導体チップを実装して１個の半導体装置とするＳｉＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）と複数の半導体装置を直接結合するＰＯＰ（Ｐａｃｋａｇｅ  Ｏｎ  Ｐａｃｋａｇｅ）の２つの技術がある。
【０００３】
ＳｉＰは回路同士が直接つながれているため、低電力消費であって且つ回路動作が速いというメリットがある。これに対し、ＰＯＰは半完成の半導体装置から製造されるため、品質検査により良品と判明しているもの同士の組合せを選択することが可能であり、完成品の歩留まりを低下させることがない。また、ＰＯＰは最終実装工程で完成させられるのため、機器生産者が製品の都合に合わせた性能を発揮する半導体装置の組合せを自ら選択できるという、出来合いの半導体装置には無いメリットがある。
【０００４】
ＰＯＰ型の半導体装置において、より実装密度を上げるため、半導体装置の接続端子を狭ピッチ及び多ピン化することが要求されている。また、積層時、下側の半導体装置に搭載している半導体チップの高さ又は半導体チップを覆っている樹脂の高さ以上の距離を、上下の半導体装置間で保つ必要がある。
【０００５】
しかしながら、接続端子を狭ピッチ化すると隣接する接続端子同士の短絡が発生するため、接続端子を小さく必要がある。そのため、接続端子の高さを下側の半導体装置に搭載している半導体チップの高さ又は半導体チップを覆っている樹脂の高さ以上の距離に保つことが難しくなっている。これに対して、半導体チップを薄型化する方法があるが、チップの薄型化は大幅なコスト高を招く。
【０００６】
接続端子の高さの確保と狭ピッチ化とを同時に満足させ得る接続方法として、例えば特許文献１に記載されたスペーサを基板間に用いる従来技術がある。
【０００７】
図８は、従来の半導体装置の構造を示している。
【０００８】
図８に示すように、従来の半導体装置１００は、下から順に半導体装置３００と半導体装置５００とが積層された構造を有しており、半導体装置３００と半導体装置５００とは、スペーサ３０５に設けた接続端子（配線接続部）３０６により互いに電気的及び物理的に接続されている。
【０００９】
半導体装置（上側の半導体装置）５００では、基板５０１上に互いに電気的に接続する半導体チップ５０３及び半導体チップ５０２が順に搭載されており、各半導体チップ５０３及び５０２は、ワイヤ５０４を介して、基板５０１上の電極５０５と電気的に接続されている。また、基板５０１上のこれらの構造は樹脂５０６によって覆われている。なお、半導体チップ５０２はフリップチップ接続により基板５０１と電気的に接続される場合であってもよい。
【００１０】
一方、半導体装置（下側の半導体装置）３００では、基板３０１上に半導体チップ３０２が搭載されており、また、スペーサ３０５が搭載されている。スペーサ３０５には、貫通孔内に接続端子３０６が設けられ、上下の基板３０１と５０１とを電極３０７を介して接続している。基板３０１の下面には、マザーボードなどの他の基板に接続するための接続端子３０８が電極３０７を介して設けられている。また、半導体チップ３０２はフリップチップ接続によって基板３０１に電気的に接続されている。基板３０１と半導体チップ３０２とは接続端子３０３により互いに電気的に接続されている。さらに、基板３０１と半導体チップ３０２とは接着層３０４により互いに物理的に接続されている。なお、半導体チップ３０２はワイヤ接続により基板３０１に電気的に接続される場合であってもよく、樹脂に覆われていてもよい。
【００１１】
このように、従来の半導体装置１００によると、下側の半導体装置と上側の半導体装置との間にスペーサ３０５が設けられているため、接続端子３０６が狭ピッチになっても、隣り合う接続端子３０６同士の短絡が起こることなく、接続端子距離の高さを実現できる。
【特許文献１】国際公開番号ＷＯ２００８／０５０７２３Ａ１
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記従来のＰＯＰ型の半導体装置１００において、下側の半導体装置３００の上面には半導体チップ３０２が搭載されるため、下側の基板３０１上の電極７は半導体チップ３０２が搭載される領域以外の領域にしか配置できない。
【００１３】
また、上側の半導体装置５００における基板５０１の下面の電極３０７の配列は、下側の基板３０１上の電極３０７の配列と同じになる。このため、ＰＯＰ型の半導体装置１００における電極３０７の数は、下側の半導体装置３００に搭載される半導体チップ３０２の面積に制約されて多ピン化の弊害となる。
【００１４】
また、上側の半導体装置５００における電極３０７と下側の半導体装置３００における電極３０７とが共に狭ピッチになると、スペーサ３０５の上側の貫通孔の開口径と下側の貫通孔の開口径とが共に小さくなる。このため、接続端子３０６の不濡れに起因する実装不良又は接続端子３０６間の短絡により、実装歩留まりが低下することが懸念される。
【００１５】
前記に鑑み、本発明の目的は、接続端子の高さの確保と共に狭ピッチ化を実現する構造を有する半導体装置を提供することである。これにより、実装歩留まりの向上と共に実装密度の高い半導体装置を提供する。
【課題を解決するための手段】
【００１６】
本発明の第１の半導体装置は、第１の半導体チップを搭載する第１の半導体装置と、第１の半導体装置の上に形成され、第２の半導体チップを搭載する第２の半導体装置と、第１の半導体装置と第２の半導体装置との間に配置されており、中央部に形成された上面から下面に向かって広がるテーパー形状を有する第１の貫通孔と、第１の貫通孔と隣り合って形成され、第１の半導体装置と第２の半導体装置とを電気的に接続するための複数の第２の貫通孔とを有するスペーサとを備えており、複数の第２の貫通孔のうちの少なくとも１つは、スペーサの下面から上面に向かって中央部側又は外側に向かって傾いている。
【００１７】
第１の半導体装置によると、第１の半導体装置に搭載された第１の半導体チップ上の領域にオーバーラップする位置にも、第２の半導体装置の接続端子の配置が可能となり、スペーサを介して第１の半導体装置と接続することができる。また、第１の半導体装置上の領域にオーバーラップしない位置に、第２の半導体装置の接続端子を配置して、スペーサを介して第１の半導体装置と接続することができる。よって、接続端子高さの確保と狭ピッチ化とを実現できる。
【００１８】
本発明の第１の半導体装置において、複数の第２の貫通孔のうち少なくとも２つは、互いに異なる傾きで傾いていることが好ましい。
【００１９】
本発明の第１の半導体装置において、傾いている第２の貫通孔における上側の開口径は、傾いている第２の貫通孔における下側の開口径よりも大きいことが好ましい。
【００２０】
本発明の第１の半導体装置において、スペーサにおける第２の半導体装置に対抗する側の面積が、スペーサにおける第１の半導体装置に対抗する側の面積よりも大きいことが好ましい。
【００２１】
本発明の第１の半導体装置において、第２の貫通孔の側壁には、薄膜が形成されていてもよいし、第２の貫通孔に形成された第１の半導体装置の電極上には、金属ポストが介在していてもよいし、第２の貫通孔に形成された第１の半導体装置の電極上には、金属ペーストが介在していてもよい。
【００２２】
このようにすると、接続端子が溶融するとき、接続端子の濡れ性が向上する。また、貫通孔における電極とのギャップを金属ポスト又は金属ペーストで埋めることができ、接続が容易になり、実装歩留まりが向上する。
【００２３】
本発明の第２の半導体装置は、第１の半導体チップを搭載する第１の半導体装置と、第１の半導体装置の上に形成され、第２の半導体チップを搭載する第２の半導体装置と、第１の半導体装置と第２の半導体装置との間に配置されており、中央部における下面側に第１の半導体チップを収納するように形成された溝部と、溝部と隣り合って形成され、第１の半導体装置と第２の半導体装置とを電気的に接続するための複数の貫通孔とを有するスペーサとを備えており、複数の貫通孔のうちの少なくとも１つは、スペーサの下面から上面に向かって中央部側に向かって傾いている。
【００２４】
本発明の第２の半導体装置において、複数の貫通孔のうち少なくとも２つは、互いに異なる傾きで傾いていることが好ましい。
【００２５】
本発明の第２の半導体装置において、傾いている貫通孔における上側の開口径は、傾いている貫通孔における下側の開口径よりも大きいことが好ましい。
【００２６】
本発明の第２の半導体装置において、第２の貫通孔の側壁には、薄膜が形成されていてもよいし、第２の貫通孔に形成された第１の半導体装置の電極上には、金属ポストが介在していてもよいし、第２の貫通孔に形成された第１の半導体装置の電極上には、金属ペーストが介在していてもよい。
【００２７】
このようにすると、接続端子が溶融するとき、接続端子の濡れ性が向上する。また、貫通孔における電極とのギャップを金属ポスト又は金属ペーストで埋めることができ、接続が容易になり、実装歩留まりが向上する。
【００２８】
本発明の第１の半導体装置の製造方法は、スペーサに接着層を形成する工程（ａ）と、第１の半導体チップが搭載された第１の半導体装置に、接着層を介して、スペーサを接着させる工程（ｂ）と、スペーサにおける第１の半導体装置が存在する面側とは反対側に、第２の半導体チップが搭載された第２の半導体装置を搭載する工程（ｃ）と、第２の半導体装置に形成された接続端子を加熱溶融することにより、第１の半導体装置と第２の半導体装置とを接続端子により電気的に接続する工程（ｄ）を備え、工程（ａ）におけるスペーサには、中央部に上面から下面に向かって広がるテーパー形状を有する第１の貫通孔と、第１の貫通孔と隣り合う、第１の半導体装置と第２の半導体装置とを接続端子により電気的に接続するための複数の第２の貫通孔とが形成されている。
【００２９】
本発明の第２の半導体装置の製造方法は、スペーサに接着層を形成する工程（ａ）と、第１の半導体チップが搭載された第１の半導体装置に、接着層を介して、スペーサを接着させる工程（ｂ）と、スペーサにおける第１の半導体装置が存在する面側とは反対側に、第２の半導体チップが搭載された第２の半導体装置を搭載する工程（ｃ）と、第２の半導体装置に形成された接続端子を加熱溶融することにより、第１の半導体装置と第２の半導体装置とを電気的に接続する工程（ｄ）を備え、工程（ａ）におけるスペーサには、中央部における下面側に第１の半導体チップを収納する溝部と、溝部と隣り合う、第１の半導体装置と第２の半導体装置とを電気的に接続するための複数の貫通孔とが形成されている。
【発明の効果】
【００３０】
本発明の半導体装置によると、ＰＯＰ型の半導体装置において、接続端子高さの確保と狭ピッチ化を実現できる。その結果、実装歩留まりの向上と共に実装密度の高い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の各実施形態について図面を参照しながら説明する。
【００３２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の断面図である。図２（ａ）は、本発明の第１の実施形態に係る半導体装置に用いるスペーサの断面図であり、図２（ｂ）は、本発明の第１の実施形態に係る半導体装置に用いるスペーサの斜視図である。
【００３３】
図１に示すように、本実施形態の半導体装置１は、下から順に半導体装置３と半導体装置５とが積層された構造を有しており、半導体装置３と半導体装置５とは、スペーサ３５に設けた接続端子（配線接続部）３６を介して互いに電気的及び物理的に接続されている。
【００３４】
ここで、スペーサ３５に用いられる基材層としては、寸法安定性、ハンドリング適正及び加工適正を有し、厚みを保持する機能を果たす層であればよく、機械的強度の高いものが好ましい。その厚みは、下の半導体装置３と上の半導体装置５との所望する距離に応じ、適宜選択される。
【００３５】
半導体装置（上側の半導体装置）５では、基板５１上に互いに電気的に接続する半導体チップ５３及び半導体チップ５２が順に搭載されており、各半導体チップ５３及び５２は、ワイヤ５４を介して、基板５１上の電極５５と電気的に接続されている。また、基板５１上のこれらの構造は樹脂５６によって覆われている。なお、半導体チップ５２はフリップチップ接続により基板５１と電気的に接続される場合であってもよい。
【００３６】
一方、半導体装置（下側の半導体装置）３では、基板３１上に半導体チップ３２が搭載されており、また、スペーサ３５が搭載されている。スペーサ３５には、貫通孔内に接続端子（配線接続部）３６が設けられ、上下の基板３１と５１とを電極３７を介して接続している。基板３１の下面には、マザーボードなどの他の基板に接続するための接続端子３８が電極３７を介して設けられている。また、半導体チップ３２はフリップチップ接続によって基板３１に電気的に接続されている。基板３１と半導体チップ３２とは接続端子３３により互いに電気的に接続されている。さらに、基板３１と半導体チップ３２とは接着層３４により互いに物理的に接続されている。なお、半導体チップ３２はワイヤ接続により基板３１に電気的に接続される場合であってもよく、樹脂に覆われていてもよい。
【００３７】
このように、本実施形態における半導体装置１は、上側の半導体装置３と下側の半導体装置５とが、上側の基板５１の下面の電極３７と下側の基板３１の上面の電極３７とに接続する接続端子３６を介して積層された構造を有している。
【００３８】
ここで、本実施形態におけるスペーサ３５は、図２（ａ）及び（ｂ）に示すように、配線接続用の複数の貫通孔３５ａと半導体チップ３２を収納するための貫通孔３５ｂを備えている。具体的には、貫通孔３５ｂは、スペーサ３５の上面から下面に向かって広がるテーパー形状を有する貫通孔である。複数の貫通孔３５ａのうち少なくともひとつの貫通孔３５ａ（図上では中央側の２つずつ）は、スペーサ３５の下側から上側に向かって基板３１の中央部側に傾いており、また、開口径がスペーサ３５の上側と下側とで異なっている（上側が下側よりも大きい）。この傾いている貫通孔３５ａの各々は、複数の角度で上記中央部側に傾いている。また、複数の貫通孔３５ａでは、互いのピッチが異なる部分を少なくとも有している。なお、このような貫通孔３５ａ及び３５ｂを有するスペーサ３５は、下側の半導体装置３と上側の半導体装置５との間に、１枚以上配置されている。
【００３９】
以上説明したように、本実施形態に係る半導体装置によると、下側の半導体装置３と上側の半導体装置５との積層構造によりＰＯＰ型の半導体装置１の小型化を図ることができることに加えて、次のような効果を得ることができる。
【００４０】
すなわち、下側の半導体装置３と上側の半導体装置５との間にスペーサ３５を配置しているため、下側の半導体装置３と上側の半導体装置５との接続端子３６のピッチが狭くなっても、接続端子３６同士のショートを起こさず、下側の半導体装置３と上側の半導体装置５の間のギャップを保つことができる。
【００４１】
また、スペーサ３５は、半導体チップ３２を収納するための貫通孔３５ｂにテーパー形状を設けることで、配線接続用の貫通孔３５ａの少なくとも１つを上述したように斜め傾くように形成している。その結果、下側の半導体装置３に半導体チップ３２を搭載するための領域上にオーバーラップするように、上側の半導体装置５における基板５１の下面の電極３７を配列しても、下側の半導体装置３における基板３の下面の電極３７と接続することができ、配線接続用の接続端子３６を形成することができる。
【００４２】
したがって、下側の半導体装置３に搭載する半導体チップ３２の面積に制約を受けることなく接続端子３６の数を増加することができる。このため、下側の半導体装置３と上側の半導体装置５との接続端子３６の端子径及び端子ピッチが異なっていても、下側の半導体装置３と上側の半導体装置５との積層が可能となり、ＰＯＰ型の半導体装置において開発コストを低減することができる。
【００４３】
−変形例１−
図３は、本実施形態の変形例１に係る半導体装置の断面図を示している。
【００４４】
図３に示すように、本変形例１に係る半導体装置１では、スペーサ３５の半導体チップ３２の収納用の貫通孔３５ｂにはテーパー形状を設けずに、スペーサ３５における周囲の形状にテーパー形状を設けている。上記図１に示した半導体装置１の構造と比較すると、図１におけるスペーサ３５が半導体チップ３２の収納用の貫通孔３５ｂにテーパー形状を設ける一方で、スペーサ３５の周囲の形状にはテーパー形状を設けていない点で異なっている。なお、図３に示した半導体装置１の構造は、上記スペーサ３５の構造に伴う構造の相違部分以外は、上記図１に示した半導体装置１の対応する構造部分と同様である。つまり、複数の貫通孔３５ａのうち少なくともひとつの貫通孔３５ａ（図上では両外側の２つずつ）は、スペーサ３５の下側から上側に向かって基板３１の外側に傾いている点で異なっており、その他は同様である。
【００４５】
このようにすると、上側の半導体装置５における基板５１の下面の電極７を下側の半導体装置３が配置される領域にオーバーラップしない位置に配置して、上側の半導体装置５と下側の半導体装置３と接続することができるため、接続端子数を増やすことができる。
【００４６】
（第２の実施形態）
図４は、本発明の第２の実施形態に係る半導体装置１の断面図を示している。
【００４７】
図４に示すように、本実施形態に係る半導体装置１では、スペーサ３５には、半導体チップ３２の収納用に溝部３５ｃを設けて、スペーサ３５を上下方向に貫通する貫通孔は設けていない。上記図１に示した半導体装置１の構造と比較すると、図１におけるスペーサ３５が半導体チップ３２の収納用の貫通孔３５ｂとして、スペーサ３５を上下に貫通すると共にテーパー形状を有してる点で異なっている。なお、図３に示した半導体装置１の構造は、上記スペーサ３５の構造に伴う構造の相違部分以外は、上記図１に示した半導体装置１の対応する構造部分と同様である。
【００４８】
図５（ａ）は、本実施形態に係る半導体装置のスペーサ３５の断面図を示しており、図５（ｂ）は、本実施形態に係る半導体装置のスペーサ３５の斜視図を示している。
【００４９】
図５（ａ）及び（ｂ）に示すように、本実施形態におけるスペーサ３５は、半導体チップ３２を収納し、上下方向に貫通しない溝部３５ｃと、配線接続用の複数の貫通孔３５ａとを有している。
【００５０】
このように、半導体チップ３２を収納するための溝部３５ｃを設けて、スペーサ３５の上部を貫通させないで連続させた構造としておくことで、スペーサ３５の上側の面積における図１や図３の場合の貫通させていた面積部分を利用して、接続端子数を増やすことが可能になる。
【００５１】
（第３の実施形態）
以下に、本発明の第３の実施形態に係る半導体装置の製造方法について説明する。
【００５２】
ここでは、本実施形態に係る半導体装置の製造方法として、上記図１に示した半導体装置を製造する方法を例に挙げて説明するが、図３や図４の構造の半導体装置の場合であっても、以下の半導体装置の製造方法の説明から想定できるものである。
【００５３】
図６（ａ）〜（ｄ）は、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に説明する断面図であって、具体的には、上記図１に示した半導体装置を製造する工程を例に挙げて示している。なお、上記図１に示した半導体装置の構造の説明は上述の通りであるから、以下では重複する説明は適宜省略することにする。
【００５４】
まず、図６（ａ）に示すように、レーザー加工によりテーパー形状を設けた半導体チップ収納用の貫通孔３５ｂと、開口径が上側と下側とで異なる（最終的な配置において上側が大きく下側が小さい）と共に互いにピッチが異なる部分を有する複数の貫通孔３５ｃとを有するスペーサ３５を形成する。その後、スペーサ３５の上側の所定の位置に接着層３９を塗布する。一方で、上述した下側となる半導体装置３の構造の一部として、基板３１の一方の面に、接着層３４と接続端子３３を介して半導体チップ３２を搭載すると共に、基板３１の他方の面に、電極３７を介して接続端子３８が形成された構造を準備する。
【００５５】
次に、図６（ｂ）に示すように、スペーサ３５の接着層３９に上記半導体装置３を圧着させる。
【００５６】
次に、図６（ｃ）に示すように、上述した構造を有する上側となる半導体装置５における後に接続端子３６となる前の接続端子３６ａにフラックスを塗布した後、上側となる半導体装置５をスペーサ３５の所定の位置に搭載する。
【００５７】
次に、図６（ｄ）に示すように、下側の半導体装置３に上側の半導体装置５を搭載した状態でリフロー装置などで過熱し、図６（ｃ）に示した接続端子３６ａを溶融させて、下の半導体装置３における貫通孔３５ａ内の電極３７と接続することにより、図６（ｄ）に示すような配線接続部となる接続端子３６を形成する。
【００５８】
このようにして、上側の半導体装置３と下側の半導体装置５とを接続端子３６を介して積層した構造を製造することができる。
【００５９】
−変形例２−
図７（ａ）〜（ｃ）は、上記第１〜第３の実施形態に係る半導体装置及びその製造方法における変形例２として、スペーサ３５に形成される配線用接続部である接続端子の変形例を説明する断面図である。
【００６０】
まず、図７（ａ）に示す配線用接続部である接続端子の構造では、スペーサ３５の貫通孔３５ａの内壁に薄膜４０が形成されている。このようにすると、接続端子３６ａが溶融するとき、溶融した接続端子３６ａが貫通孔３５ａの内壁を伝わりやすくなる。このため、貫通孔３５ａが高アスペクトであっても、形成された接続端子３６の接続不良が起こりにくくなり、実装歩留まりが向上する。
【００６１】
また、図７（ｂ）に示す配線用接続部である接続端子の構造では、スペーサ３５の貫通孔３５ａにおける下側の電極３７の上に、周囲に接着ペースト（図示せず）を介在させて金属ポスト４１が配置されている。このようにすると、接続端子３６ａが溶融するとき、接続端子３６ａと貫通孔３５ａにおける下側の電極３７とのギャップを金属ポスト４１が埋める。このため、形成される接続端子３６と貫通孔３５ａにおける下側の電極３７との接続が金属ポスト４１を介して容易に行われる。
【００６２】
また、図７（ｃ）に示す配線用接続部である接続端子の構造では、スペーサ３５の貫通孔３５ａにおける下側の電極上に、周囲に接着ペースト（図示せず）を介在させて金属ペースト４１が充填されている。このようにすると、接続端子３６ａが溶融するとき、接続端子３６ａと貫通孔３５ａにおける下側の電極３７とのギャップを金属ペースト４２が埋める。このため、形成される接続端子３６と貫通孔３５ａにおける下側の電極３７との接続が金属ペースト４１を介して容易に行われる。
【００６３】
なお、以上の図７（ａ）〜（ｃ）に示した配線用接続部の構造において、貫通孔３５ａの形状は説明の便宜上、上述した図１、図３、図４の構造のように、複数の貫通孔３５ａのうち少なくとも１つ以上の貫通孔３５ａが上下方向に傾いた形状のものを用いずに説明したが、上記図７（ａ）〜（ｃ）の構造は、上下方向に傾いた貫通孔３５ａである場合であっても当然に適用できるものである。
【００６４】
また、以上の各実施形態において、図３に示した半導体装置の構造に対し、図１又は図４に示した半導体装置の構造を適用することで、接続端子数をより増加させることもできる。
【００６５】
なお、以上で説明した各実施形態は、本発明を実施するにあたって好ましい具体例であることから、技術的に種々の限定がなされているが、特に本発明を限定する旨の明記がなされていない限り、これらの形態に限定されるものではなく、本発明の技術的思想の範囲に含まれる全ての変更及び改変された態様に及ぶものである。
【産業上の利用可能性】
【００６６】
本発明は、ＰＯＰ型の半導体装置にとって有用であり、接続端子高さの確保、狭ピッチ化、実装歩留まりの向上、実装密度の向上にとって有用である。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１の実施形態に係る半導体装置の構造を示す断面図である。
【図２】（ａ）は、本発明の第１の実施形態におけるスペーサの断面図であり、（ｂ）は、本発明の第１の実施形態におけるスペーサの斜視図である。
【図３】本発明の第１の実施形態の変形例１に係る半導体装置の構造を示す断面図である。
【図４】本発明の第２の実施形態に係る半導体装置の構造を示す断面図である。
【図５】（ａ）は、本発明の第２の実施形態におけるスペーサの断面図であり、（ｂ）は、本発明の第２の実施形態におけるスペーサの斜視図である。
【図６】（ａ）〜（ｄ）は、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に説明する断面図である。
【図７】（ａ）〜（ｃ）は、本発明の各実施形態に係る半導体装置及びその製造方法における変形例２として、スペーサに形成される配線用接続部である接続端子の変形例を説明する断面図である。
【図８】従来の半導体装置の構造を示す断面図である。
【符号の説明】
【００６８】
１  半導体装置
３  下側の半導体装置
３１  基板
３２  半導体チップ
３３  接続端子
３４  接着層
３５  スペーサ
３５ａ  貫通孔
３５ｂ  貫通孔
３５ｃ  溝部
３６  接続端子（配線用接続部）
３６ａ  接続端子
３７  電極
３８  接続端子
５  上側の半導体装置
５１  基板
５２、５３  半導体チップ
５４  ワイヤ
５５  電極
５６  樹脂
４０  薄膜
４１  金属ポスト
４２  金属ペースト
【図１】
2010135671.tif 000003
【図２】
2010135671.tif 000004
【図３】
2010135671.tif 000005
【図４】
2010135671.tif 000006
【図５】
2010135671.tif 000007
【図６】
2010135671.tif 000008
【図７】
2010135671.tif 000009
【図８】
2010135671.tif 000010