【手続補正書】
【提出日】平成16年11月1日(2004.11.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置及びその製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に形成された、
素子領域及び素子分離領域と、
前記素子領域上に配置される複数のメモリセルと、
前記複数のメモリセルで構成されたメモリセルユニットと、
前記メモリセルユニットに接続されたコンタクトプラグと、
前記コンタクトプラグに接続され、前記コンタクトプラグとは異なる材料からなる配線とを備え、
前記コンタクトプラグの上面が前記配線の下面よりも高い位置にあることを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記コンタクトプラグの上面が前記配線の上面と実質的に一致することを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項３】
前記コンタクトプラグは、不純物をドープしたポリシリコン膜であることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項４】
前記配線は、ビット線であり、前記コンタクトプラグは、ビット線コンタクトプラグであることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項５】
前記配線は、引き出し線であり、
前記コンタクトプラグは、前記引き出し線を介してビット線に接続されることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項６】
前記メモリセルユニットは、さらに、
前記素子領域上に配置される選択トランジスタを備え、
前記コンタクトプラグは、前記選択トランジスタを介して前記メモリセルの電流経路の一端に接続されたビット線コンタクトであることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項７】
前記コンタクトプラグの側面のみが、前記配線と接していることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項８】
前記配線の上部には絶縁膜が形成され、
前記コンタクトプラグの上面は、前記絶縁膜と接していることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項９】
半導体基板上に形成された素子分離領域と、
前記素子分離領域に挟まれた素子領域と、
前記素子領域上に形成された複数のメモリセルと、
前記素子領域に接続されたコンタクトプラグとを備え、
前記コンタクトプラグの端部は、前記素子分離領域とオーバーラップし、かつ、前記コンタクトプラグは、金属材料からなることを特徴とする不揮発性半導体記憶装置。
【請求項１０】
前記不揮発性半導体記憶装置は、さらに、
前記コンタクトプラグに接続された配線層を備え、
前記配線層が前記コンタクトプラグと同一の金属材料からなることを特徴とする請求項９に記載の不揮発性半導体記憶装置。
【請求項１１】
半導体基板上に形成された、
素子領域及び素子分離領域と、
前記素子領域上に配置されたメモリセル及び選択トランジスタと、
前記選択トランジスタを介して前記メモリセルの電流経路の一端に接続されたビット線コンタクトプラグとを備え、
前記ビット線コンタクトプラグは、その端部が前記素子分離領域にオーバーラップしており、かつ、前記ビット線コンタクトプラグが金属材料からなることを特徴とする不揮発性半導体記憶装置。
【請求項１２】
前記不揮発性半導体記憶装置は、さらに、
前記コンタクトプラグに接続された配線層を有し、
前記配線層は、前記ビット線コンタクトプラグと同一の金属材料からなることを特徴とする請求項１１に記載の不揮発性半導体記憶装置。
【請求項１３】
前記配線は、ビット線であることを特徴とする請求項１１に記載の不揮発性半導体記憶装置。
【請求項１４】
前記配線は、引き出し線であり、
前記ビット線コンタクトプラグは、前記引き出し線を介してビット線に接続されることを特徴とする請求項１１に記載の不揮発性半導体記憶装置。
【請求項１５】
半導体基板上に形成されたウェル領域と、
素子領域及び素子分離領域と、
メモリセルアレイ部と周辺回路部と、
前記メモリセルアレイ部に配置された複数のメモリセル及び選択トランジスタと、
前記複数のメモリセル及び選択トランジスタとで構成されたメモリユニットと、
前記周辺回路部に配置された周辺トランジスタと、
前記メモリユニットをビット線に接続するビット線コンタクトプラグと、
前記メモリセルのワード線に接続されたワード線コンタクトプラグと、
前記周辺トランジスタの拡散層に接続された拡散層コンタクトプラグと、
前記周辺トランジスタのゲート電極に接続されたゲートコンタクトプラグと、
前記ウェル領域に接続されたウェルコンタクトプラグとを備え、
前記ビット線コンタクトプラグは、その端部が前記素子分離領域とオーバーラップし、かつ、前記ビット線コンタクトプラグを形成する材料が、前記ワード線コンタクトプラグ、前記拡散層コンタクトプラグ、前記ゲートコンタクトプラグ及び前記ウェルコンタクトプラグのいずれかと同一の材料で構成されることを特徴とする不揮発性半導体記憶装置。
【請求項１６】
前記ビット線コンタクトプラグ、前記ワード線コンタクトプラグ、前記拡散層コンタクトプラグ、前記ゲートコンタクトプラグ及び前記ウェルコンタクトプラグの全てが同一の材料で構成されることを特徴とする請求項１５に記載の不揮発性半導体記憶装置。
【請求項１７】
前記ビット線コンタクトプラグは、不純物をドープしたポリシリコン膜で構成されることを特徴とする請求項１５に記載の不揮発性半導体記憶装置。
【請求項１８】
前記ビット線コンタクトプラグは、金属材料で構成されることを特徴とする請求項１５に記載の不揮発性半導体記憶装置。
【請求項１９】
前記ビット線コンタクトプラグ及びそれに接続された配線は、同一の金属材料で構成されることを特徴とする請求項１８に記載の不揮発性半導体記憶装置。
【請求項２０】
上面が平坦な絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホール内に、上面が前記絶縁膜の上面に実質的に一致するようなコンタクトプラグを埋め込む工程と、前記絶縁膜に前記コンタクトホールとオーバーラップする配線溝を形成する工程と、前記配線溝内に、上面が前記コンタクトプラグの上面に実質的に一致するような配線を形成する工程とを具備することを特徴とする半導体装置の製造方法。
【請求項２１】
第１及び第２の導電層上にストッパ膜を形成する工程と、前記ストッパ膜上に第１の絶縁膜を形成する工程と、前記ストッパ膜に対して選択性を有しない条件により前記第１の絶縁膜をエッチングし、前記第１の絶縁膜に、前記第１の導電層に達する第１のコンタクトホール及び前記第２の導電層に達しない第２のコンタクトホールを形成する工程と、前記ストッパ膜に対して選択性を有する条件により前記第１の絶縁膜をエッチングし、前記第２のコンタクトホールの底部を前記ストッパ膜に到達させる工程と、前記第２のコンタクトホールの底部に露出した前記ストッパ膜を除去する工程と、前記第１及び第２のコンタクトホール内に同一の材料を埋め込む工程とを具備することを特徴とする半導体装置の製造方法。
【請求項２２】
前記第１の導電層は、メモリセルのコントロールゲート電極であり、前記第２の導電層は、前記メモリセルに接続される拡散層であり、前記第２のコンタクトホールの端部は、前記拡散層を挟み込む素子分離領域にかかっていることを特徴とする請求項２１に記載の半導体装置の製造方法。
【請求項２３】
前記第１の導電層と前記ストッパ膜の間には、第２の絶縁膜が存在し、前記ストッパ膜に対して選択性を有しない条件による前記第１の絶縁膜のエッチングにより、前記ストッパ膜及び前記第２の絶縁膜も同時にエッチングされることを特徴とする請求項２２に記載の半導体装置の製造方法。
【請求項２４】
前記第１及び第２のコンタクトホール内に同一の材料を埋め込む前に、前記第１及び第２のコンタクトホールの上部に、前記第１及び第２のコンタクトホールにそれぞれ対応する第１及び第２の配線溝を形成する工程を具備し、前記同一の材料は、前記第１及び第２の配線溝内にも埋め込まれることを特徴とする請求項２１に記載の半導体装置の製造方法。
【請求項２５】
前記ストッパ膜に対して選択性を有しない条件による前記第１の絶縁膜のエッチング及び前記ストッパ膜に対して選択性を有する条件による前記第１の絶縁膜のエッチングには、同一のマスクが用いられることを特徴とする請求項２１に記載の半導体装置の製造方法。
【請求項２６】
前記第２のコンタクトホールの底部に露出した前記ストッパ膜の除去は、前記マスクを除去した後に行われることを特徴とする請求項２５に記載の半導体装置の製造方法。
【請求項２７】
前記ストッパ膜に対して選択性を有する条件による前記第１の絶縁膜のエッチングは、前記第１の導電層に対しても選択性を有する条件により実行されることを特徴とする請求項２１に記載の半導体装置の製造方法。