【手続補正書】
【提出日】平成17年11月9日(2005.11.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】不揮発性記憶装置および差動増幅回路
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  各々において、データ読出時に記憶データに応じた通過電流が流れる複数のメモリセルと、
第１および第２のデータ線と、
前記第１および第２のデータ線の通過電流差に応じたデータ読出を実行するための差動増幅部と、
前記データ読出時に、前記複数のメモリセルのうちの選択メモリセルとの比較に用いられる通過電流を前記第１および第２のデータ線の一方に生成する基準電流供給部とを備え、
前記データ読出時において、前記第１および第２のデータ線の一方は、前記選択メモリセルを介して第１の電圧と電気的に接続されるとともに、前記第１および第２のデータ線の他方は、前記基準電流供給部と電気的に接続され、
前記差動増幅部は、
前記一方のデータ線と第２の電圧との間に設けられ、前記一方のデータ線の通過電流に応じた第１のミラー電流を第１の内部ノードに供給するための第１のカレントミラー回路と、
前記他方のデータ線と前記第２の電圧との間に設けられ、前記データ読出時に前記他方のデータ線の電圧を前記所定電圧に維持するとともに、前記他方のデータ線の通過電流に応じた第２のミラー電流を第２の内部ノードに供給するための第２のカレントミラー回路と、
前記データ読出時に、前記第１および第２の内部ノードにそれぞれ供給されるミラー電流差に応じた読出データを出力するための増幅ユニットとを含む、不揮発性記憶装置。
【請求項２】  前記増幅ユニットは、
前記第１の内部ノードに対応して設けられ、前記データ読出時に前記第２の電圧と第３の電圧との間に設けられた第１の出力ノードに対して、前記第１のミラー電流を供給するとともに前記第２のミラー電流を供出するための第１の電流供給部と、
前記第２の内部ノードに対応して設けられ、前記データ読出時に前記第２の電圧と前記第３の電圧との間に設けられた第２の出力ノードに対して、前記第２のミラー電流を供給するとともに前記第１のミラー電流を供出するための第２の電流供給部とを含む、請求項１記載の不揮発性記憶装置。
【請求項３】  前記第１および第２の出力ノードに対応して設けられ、前記第１および第２の出力ノードの電圧に応じて、相補の第１および第２の信号をそれぞれ生成する信号生成回路と、
データ読出時前において、前記第１および第２の電圧のいずれか一方にプリチャージされる第１および第２の入出力線と、
前記データ読出時において、前記第１および第２の信号の入力に応答して、前記第１および第２の入出力線の一方を前記第１および第２の電圧の他方と接続する接続制御部とをさらに備える、請求項２記載の不揮発性記憶装置。
【請求項４】  前記不揮発性記憶装置は、
前記第１および第２の入出力線と接続され、前記データ読出時に前記第１および第２の入出力線の電圧に応じて読出データを生成する読出データ生成回路をさらに備える、請求項３記載の不揮発性記憶装置。
【請求項５】  前記第１および第２のカレントミラー回路は、前記所定電圧を前記第１および第２の電圧の間に設定する、請求項１記載の不揮発性記憶装置。
【請求項６】  基準電圧を発生するための基準電圧発生回路をさらに備え、
前記第１のカレントミラー回路は、前記第２の電圧と前記一方のデータ線との間に設けられ、前記基準電圧をゲートに受ける第１の電界効果型トランジスタを含み、
前記第２のカレントミラー回路は、前記第２の電圧と前記他方のデータ線との間に設けられ、前記基準電圧をゲートに受ける第２の電界効果型トランジスタを含む、請求項５記載の不揮発性記憶装置。
【請求項７】  前記複数のメモリセルは、行列状に配置され、
前記不揮発性記憶装置は、メモリセル行にそれぞれ対応して設けられる複数のワード線をさらに備え、
前記基準電流供給部は、各々が前記データ読出時に前記選択メモリセルの比較対象となる複数の比較メモリセルを含み、
各前記比較メモリセルは、前記複数のメモリセルと前記メモリセル行を共有するように行方向に沿って配置され、
前記不揮発性記憶装置は、前記データ読出時に、選択行のワード線の活性化に応答して、前記選択メモリセルと前記一方のデータ線との間を電気的に接続し、前記複数の比較メモリセルのうちの１つと前記他方のデータ線との間を電気的に接続するためのアドレス選択部をさらに備える、請求項１記載の不揮発性記憶装置。
【請求項８】  前記複数のメモリセルは、行列状に配置され、
前記不揮発性記憶装置は、メモリセル列にそれぞれ対応して設けられる複数の第１のビット線を備え、
前記基準電流供給部は、各々が前記データ読出時に前記選択メモリセルの比較対象となる複数の比較メモリセルを含み、
各前記比較セルは、前記複数のメモリセルと前記メモリセル列を共有するように列方向に沿って配置され、
前記不揮発性記憶装置は、
メモリセル列にそれぞれ対応して設けられ、前記複数の第１のビット線のそれぞれと互いに相補の関係にある複数の第２のビット線と、
データ読出時に、選択列に対応する第１のビット線および第２のビット線のうちの一方および他方をそれぞれ前記選択メモリセルおよび前記複数のダミーメモリセルのうちの１つと接続するためのアドレス選択部をさらに備える、請求項１記載の不揮発性記憶装置。
【請求項９】  前記第１および第２のカレントミラー回路は、第１の活性化信号に応じて活性化され、
前記増幅ユニットは、第２の活性化信号に応じて活性化され、
前記データ読出時において、前記第１および第２の活性化信号は異なるタイミングで入力される、請求項１記載の不揮発性記憶装置。
【請求項１０】  前記基準電流発生部は、前記第１および第２のデータ線の他方に前記通過電流を定常的に供給する定電流供給回路を含む、請求項１記載の不揮発性記憶装置。
【請求項１１】  前記第１のカレントミラー回路は、前記第２の電圧と前記一方のデータ線との間に配置され、前記一方のデータ線と接続されたゲートを有する第１の電界効果型トランジスタを有し、
前記第２のカレントミラー回路は、前記第２の電圧と前記他方のデータ線との間に配置され、前記他方のデータ線と接続されたゲートを有する第２の電界効果型トランジスタを有し、
前記第１および第２の電界効果型トランジスタは、所定の効果を奏するような設定パラメータを有する、請求項１記載の不揮発性記憶装置。
【請求項１２】  各々において、データ読出時に記憶データに応じた通過電流が流れる行列状に配置された複数のメモリセルと、
メモリセル列にそれぞれ対応して設けられる複数のビット線と、
Ｘ本（Ｘ：２以上の整数）のデータ線と、
データ読出時に前記複数のメモリセルのうちの選択メモリセルとの比較に用いられる基準データ線と、
前記データ読出時に前記基準データ線に所定の通過電流を生成するための基準電流供給部と、
前記Ｘ本のデータ線にそれぞれ対応して設けられ、各々が対応するデータ線および前記基準データ線をそれぞれ通過する通過電流差に応じたデータ読出を実行するＸ個の差動増幅部とを備え、
前記複数のビット線は、データ読出時にＸ本ずつの複数のグループに分割され、
前記複数のグループにそれぞれ対応して設けられる複数の列選択線と、
前記複数のグループにそれぞれ対応して設けられ、各々が前記データ読出時に対応する列選択線の活性化に応答して、対応するグループに属するＸ本のビット線と前記Ｘ本のデータ線とをそれぞれ電気的に結合する複数の接続制御部とをさらに備え、
前記データ読出時に、前記Ｘ本のビット線のうち少なくとも１本は前記選択メモリセルを介して第１の電圧と電気的に接続され、
前記Ｘ個の差動増幅部の各々は、
対応するデータ線と第２の電圧との間に設けられ、前記データ読出時に前記対応するデータ線の電圧を所定電圧に維持するとともに、前記対応するデータ線の通過電流に応じたミラー電流を内部ノードに供給するためのカレントミラー回路と、
前記データ読出時に、前記基準データ線を通過する前記通過電流および前記内部ノードに供給される前記ミラー電流の電流差に応じた読出データを出力するための増幅ユニットとを含む、不揮発性記憶装置。
【請求項１３】  ゲートが共に第１の基準電位に接続された１対のトランジスタと、前記一対のトランジスタの各々の一方導通端子と第１の電圧との間に接続された負荷回路とを有し、前記１対のトランジスタの各々の他方導通端子を１対の入力として、前記１対のトランジスタの各々の他方導通端子に流れる電流差を検知増幅するゲート接地型差動入力増幅回路と、
前記ゲート接地型差動入力増幅回路の出力を１対の入力として、その出力差を検知増幅する第１のソース接地型差動入力回路、および前記第１のソース接地型差動入力回路と対を成し、かつ前記ゲート接地型差動入力回路の出力を１対の入力として、その出力差を検知増幅して前記第１のソース接地型差動入力回路の出力に対して相補信号を出力する第２のソース接地型差動入力回路を含む、ソース接地型差動入力増幅回路とを備える、差動増幅回路。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
【課題を解決するための手段】
この発明に係る不揮発性記憶装置は、各々において、データ読出時に記憶データに応じた通過電流が流れる複数のメモリセルと、第１および第２のデータ線と、差動増幅部と、基準電流供給部とを含む。差動増幅部は、第１および第２のデータ線の通過電流差に応じたデータ読出を実行する。基準電流供給部は、データ読出時に、複数のメモリセルのうちの選択メモリセルとの比較に用いられる通過電流を第１および第２のデータ線の一方に生成する。データ読出時において、第１および第２のデータ線の一方は、選択メモリセルを介して第１の電圧と電気的に接続されるとともに、第１および第２のデータ線の他方は、基準電流供給部と電気的に接続される。差動増幅部は、第１および第２のカレントミラー回路と、増幅ユニットとを含む。第１のカレントミラー回路は、一方のデータ線と第２の電圧との間に設けられ、一方のデータ線の通過電流に応じた第１のミラー電流を第１の内部ノードに供給する。第２のカレントミラー回路は、他方のデータ線と第２の電圧との間に設けられ、データ読出時に他方のデータ線の電圧を所定電圧に維持するとともに、他方のデータ線の通過電流に応じた第２のミラー電流を第２の内部ノードに供給する。増幅ユニットは、データ読出時に、第１および第２の内部ノードにそれぞれ供給されるミラー電流差に応じた読出データを出力する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
また、この発明に係る不揮発性記憶装置は、データ読出時に記憶データに応じた通過電流が流れる行列状に配置された複数のメモリセルと、メモリセル列にそれぞれ対応して設けられる複数のビット線と、Ｘ本（Ｘ：２以上の整数）のデータ線と、データ読出時に複数のメモリセルのうちの選択メモリセルとの比較に用いられる基準データ線と、基準電流供給部と、Ｘ個の差動増幅部と、複数のグループにそれぞれ対応して設けられる複数の列選択線と、複数の接続制御部とを含む。基準電流供給部は、データ読出時に基準データ線に所定の通過電流を生成する。Ｘ個の差動増幅部は、Ｘ本のデータ線にそれぞれ対応して設けられ、各々が対応するデータ線および基準データ線をそれぞれ通過する通過電流差に応じたデータ読出を実行する。複数のビット線は、データ読出時にＸ本ずつの複数のグループに分割される。複数の接続制御部は、複数のグループにそれぞれ対応して設けられ、各々がデータ読出時に対応する列選択線の活性化に応答して、対応するグループに属するＸ本のビット線とＸ本のデータ線とをそれぞれ電気的に結合する。データ読出時に、Ｘ本のビット線のうち少なくとも１本は選択メモリセルを介して第１の電圧と電気的に接続される。Ｘ個の差動増幅部の各々は、カレントミラー回路と、増幅ユニットとを含む。カレントミラー回路は、対応するデータ線と第２の電圧との間に設けられ、データ読出時に対応するデータ線の電圧を所定電圧に維持するとともに、対応するデータ線の通過電流に応じたミラー電流を内部ノードに供給する。増幅ユニットは、データ読出時に、基準データ線を通過する通過電流および内部ノードに供給されるミラー電流の電流差に応じた読出データを出力する。
さらに、この発明に係る差動増幅回路は、ゲートが共に第１の基準電位に接続された１対のトランジスタと、一対のトランジスタの各々の一方導通端子と第１の電圧との間に接続された負荷回路とを有し、１対のトランジスタの各々の他方導通端子を１対の入力として、１対のトランジスタの各々の他方導通端子に流れる電流差を検知増幅するゲート接地型差動入力増幅回路と、ゲート接地型差動入力増幅回路の出力を１対の入力として、その出力差を検知増幅する第１のソース接地型差動入力回路、および第１のソース接地型差動入力回路と対を成し、かつゲート接地型差動入力回路の出力を１対の入力として、その出力差を検知増幅して第１のソース接地型差動入力回路の出力に対して相補信号を出力する第２のソース接地型差動入力回路を含む、ソース接地型差動入力増幅回路とを含む。