【手続補正書】
【提出日】令和3年11月4日(2021.11.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
触媒促進ケミカルエッチングの信頼性を向上する方法であって、
半導体材料の表面上に触媒層をパターニングし、ここで、前記触媒層は、複数のフィーチャと、前記複数のフィーチャの２以上の間の複数のリソグラフィリンクとを含み、
前記半導体材料の前記表面上の前記パターニングされた触媒層を、エッチング剤にさらし、ここで、前記複数のフィーチャに対応する複数の成形構造と前記複数のリンクに対応する複数のギャップとを形成するために、前記パターニングされた触媒層は、前記半導体材料のエッチングを引き起こし、
前記複数のギャップを埋めるのに十分な材料を堆積する
ことを特徴とする方法。
【請求項２】
前記複数のギャップを埋めるのに十分な材料は、ＳｉＯ２、ＳｉＮ、Ｓｉ、Ｗ、ＴｉＮ及び炭素の一以上であることを特徴とする請求項１に記載の方法。
【請求項３】
前記半導体材料は、単結晶バルクシリコンウエハ、基板上に堆積されたポリシリコン層、基板上に堆積されたアモルファスシリコン層、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）ウエハ、及び、基板上に成長したエピタキシャルシリコン層の一つであることを特徴とする請求項１に記載の方法。
【請求項４】
時間変動電場は、エッチングされたナノ構造の複数の交互層を製作するために用いられ、ここで、前記複数の交互層の少なくとも一つが多孔質となることを特徴とする請求項１に記載の方法。
【請求項５】
触媒促進ケミカルエッチングにより、複数の高アスペクト比の半導体構造の実質的な崩壊を防ぐ方法であって、
半導体材料の表面上に触媒層をパターニングし、ここで、前記触媒層は、複数のフィーチャと、前記複数のフィーチャの２以上の間の複数のリソグラフィギャップとを含み、
前記半導体材料の前記表面上の前記パターニングされた触媒層をエッチング剤にさらし、ここで、前記複数のフィーチャに対応する複数の成形構造と前記複数のギャップに対応する複数のリンクとを形成するために、前記パターニングされた触媒層は、前記半導体材料のエッチングを引き起こし、
前記複数のリンクの１以上を変更する
ことを特徴とする方法。
【請求項６】
前記複数のリソグラフィギャップに対応する前記複数のリンクは、酸化、窒化、選択的エッチング、精密アライメントを伴うリソグラフィ及び前記複数のリンクの一定部分のプラズマエッチングの１以上の方法により選択的に変更されることを特徴とする請求項５に記載の方法。
【請求項７】
触媒促進ケミカルエッチングにより、複数の高アスペクト比の半導体構造の実質的な崩壊を防ぐ方法であって、
パターニングされた触媒層又は２以上にわたる未崩壊半導体構造の上に材料を堆積することにより、支持構造を作成し、
前記支持構造を、前記材料で複数の高アスペクト比半導体構造を形成し、前記複数の高アスペクト比半導体構造の実質的な崩壊を防ぐために、エッチング剤にさらす
ことを特徴とする方法。
【請求項８】
触媒促進ケミカルエッチング用の装置であって、
その少なくとも一つの表面上に触媒を含む半導体ウエハと、エンチャント液とを格納するための処理チャンバと、
前記処理チャンバ内の複数の環境特性を制御するように構成された複数のアクチュエータと、
前記複数のアクチュエータを介して、１以上の前記環境特性を調整することにより、前記半導体ウエハにわたるエッチングに影響される触媒の割合を制御するための制御システムと、
前記複数の環境特性の少なくとも一つを検出する少なくとも一つのセンサと、
を備えることを特徴とする装置。
【請求項９】
前記複数のアクチュエータは、電場アクチュエータ、熱アクチュエータ及び流れアクチュエータの一以上を含むことを特徴とする請求項８に記載の装置。
【請求項１０】
前記エッチング液は、ＨＦ、ＮＨ４Ｆ、バッファードＨＦ、Ｈ２ＳＯ４、Ｈ２Ｏ２、Ｖ２Ｏ５、ＫＭｎＯ４、酸素、エタノール、イソプロピルアルコール、エチレングリコール、ジメチルスルホキシド及びＤＩ水の一以上を含む蒸気であることを特徴とする請求項８に記載の装置。
【請求項１１】
前記触媒層は、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｗ、ＴｉＮ、ＴａＮ、ＲｕＯ２、ＩｒＯ２及びグラフェンの一以上を含むことを特徴とする請求項８に記載の装置。
【請求項１２】
交互マルチ層ナノ構造を作る方法であって、
半導体材料を提供し、
前記半導体材料の表面上に触媒層をパターニングし、
前記パターニングされた触媒層をエッチング剤にさらし、ここで、前記パターニングされた触媒層及び前記エッチング剤は、垂直ナノ構造を形成する半導体材料のエッチングを引き起こし、
エッチングされたナノ構造の複数の交互層を製作するために前記半導体材料を時間変動電場にさらし、ここで、前記複数の交互層の少なくとも一つは多孔質であり、
前記ナノ構造の少なくとも一部に第２材料を埋め、
その化学的組成物を変化させる、又は、それを除去するために、前記複数の交互層の一つを選択的に処理する
ことを特徴とする方法。
【請求項１３】
実質的に非崩壊交互マルチ層が積層した複数のナノ構造を作る方法であって、
交互半導体フィルムの２以上の層を備える材料スタックを作成し、ここで、前記交互半導体フィルムの２以上の層各々は、材料、ドーピング濃度及びドーパント材料の少なくとも一つが、他から異なっており、
触媒促進ケミカルエッチングにより、前記特性が異なる複数の層が、形態、多孔性、エッチング速度及び熱処理速度の少なくとも一つが異なるエッチングされた複数のナノ構造を製作するように、前記材料スタックをエッチングし、
前記複数のナノ構造の少なくとも一部を第２材料で埋め、
化学組成物を変化させる又は前記複数の交互層の一つを除去するために、前記複数の交互層の一つを選択的に処理する
ことを特徴とする方法。
【請求項１４】
触媒促進ケミカルエッチングの信頼性を向上する方法であって、
半導体材料の表面上の触媒層をパターニングし、ここで、前記触媒層は複数のフィーチャを有し、
前記半導体材料の前記表面上の前記パターニングされた触媒を、前処理工程にさらし、ここで、前処理工程は、前記触媒表面、前記半導体表面、並びに、前記触媒及び前記半導体表面の間の境界面の表面特性を変更するために用いられ、
前記前処理された基板をエッチング剤にさらし、ここで、前記パターニングされた触媒層は、前記半導体材料のエッチングを引き起こし、前記複数のフィーチャに対応する構造を形成する
ことを特徴とする方法。
【請求項１５】
少なくとも２０層のアクティブメモリアレイと、
８９．５度より大きい側壁角のゲート又はチャネルと、
メモリの複数のブロック間の複数の孤立したトレンチ、ここで、前記複数のトレンチも、８９．５度より大きい側壁角を有する
ことを特徴とする３Ｄフラッシュメモリデバイス。
【請求項１６】
少なくとも２０層のアクティブメモリアレイと、
中心間距離が１２０ｎｍ未満の垂直ゲート又はチャネルと
を備えることを特徴とする３Ｄフラッシュメモリデバイス。
【請求項１７】
少なくとも５：１のアスペクト比を少なくとも有する複数のフィンを備え、
前記複数のフィンは、８９．５度より大きい側壁角を有し、
前記複数のフィンのベースは、シャロートレンチアイソレーションのために誘電体により囲まれている
ことを特徴とする高アスペクト比フィンＦＥＴアレイ。
【請求項１８】
高アスペクト比のナノシートＦＥＴであって、
少なくとも５：１のアスペクト比を少なくとも有する複数のフィンを備え、
前記複数のフィンは、８９．５度より大きい側壁角を有し、
当該ナノシートＦＥＴのベースは、シャロートレンチアイソレーションのために誘電体により囲まれたフィンである
ことを特徴とする高アスペクト比のナノシートＦＥＴ。
【請求項１９】
少なくとも５：１のアスペクト比有する複数のフィーチャを備え、
前記複数のフィーチャの側壁角は８９．５度より大きい
ことを特徴とする高アスペクト比ＤＲＡＭ構造。