【手続補正書】
【提出日】平成16年12月28日(2004.12.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲートおよびゲートコンタクトを有し、前記ゲートが誘電体層を含み、前記誘電体層の少なくとも一部が有機誘電体である電界効果トランジスタと、
前記ゲートコンタクトに結合された出力を有する回路とを含み、
前記回路が、前記ゲート中に電荷を蓄積させる１以上の蓄積電圧パルスを生成するように構成されている
ことを特徴とする装置。
【請求項２】
前記電荷が、前記誘電体層の少なくとも一部に蓄積されることを特徴とする請求項１記載の装置。
【請求項３】
前記ＦＥＴが、ソースおよびドレインをさらに含み、所与のゲート電圧に対する前記ソースとドレインとの間の導電性パスの導電率が、電荷の蓄積に応答して変化する
ことを特徴とする請求項１記載の装置。
【請求項４】
前記誘電体層が、電荷蓄積層を含む
ことを特徴とする請求項１記載の装置。
【請求項５】
前記電荷蓄積層が、サイクリックオレフィンコポリマー（cyclic olefin copolymer）、ガラスレジン、ポリ４−メチルスチレン（poly 4 methylstyrene）、ＴｉＯ２−シロキサン（TiO２-siloxane）複合体、ジンクオクタエチルポルフィリン（zinc octaethylporphyrin）フィルム、アントラセンメタクリレート（anthracene-methacrylate）コポリマー、ポリメタクリレート（poly methylmethacrylate）、ポリテトラフルオロエチレン（poly-tetrafluoroethylene）、置換スチレン（substituted styrenes）のコポリマー、および静電荷を保持するパーティクルまた孔を有するポリマーの複合体からなるグループから選択される
ことを特徴とする請求項４記載の装置。
【請求項６】
前記誘電体層は、半導体インターフェース層を含むことを特徴とする請求項１記載の装置。
【請求項７】
前記半導体インターフェース層が、ガラスレジン、セルフアッセンブルドモノレイヤ(self assembled monolayer)およびポリマーからなるグループから選択される
ことを特徴とする請求項６記載の装置。
【請求項８】
メモリセルをさらに有し、前記トランジスタが、前記セルの情報蓄積デバイスである
ことを特徴とする請求項１記載の装置。
【請求項９】
ゲートおよびゲートコンタクトを有し、前記ゲートが誘電体層を含み、前記誘電体層の少なくとも一部が有機誘電体である電界効果トランジスタと、前記ゲートコンタクトに結合された出力を有する回路を使用して、情報を電子的に蓄積および読み出す方法において、
前記回路が１以上の蓄積電圧パルスを前記ゲートに供給することにより、前記ゲートに電荷を蓄積するステップを有する
ことを特徴とする方法。
【請求項１０】
複数のメモリセルを含むメモリにおいて、
少なくとも１つのメモリセルが、ゲートおよびゲートコンタクトを有し、
前記ゲートが誘電体層を含み、
前記誘電体層の少なくとも一部が有機誘電体である電界効果トランジスタと、
前記ゲートコンタクトの少なくとも２つに結合された出力を有し、
前記ゲート誘電体に電荷を蓄積させる１以上の蓄積電圧パルスを生成するように構成された回路とを含む
ことを特徴とするメモリ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
書き込み電圧は、おおむねソースドレイン電極から与えられたが、書き込み動作を実行するために、隣接する補助電極を使用することも可能であった。図７は、例示的な補助電極構成を有するＦＥＴ７００を示す。ソース電極７０２およびドレイン電極７０４に加えて、ＦＥＴ７００は、補助電極７０６を含む。図７は、誘電体層７０９上に配置された補助電極７０６を示すが、当業者に知られた他の構成も可能である。誘電体中の少量（１００ｐｐｍ）のエレクトロアクティブな添加物が、電荷蓄積現象に余り大きくない影響を有した。例えば、2,3-ジクロロ-5,6-ジシアノキノシメタンの添加は、加えられたデプレッション電圧の記憶および保持のためのＰＴＰＴＰ／Ｐ４ＭＳデバイスの能力を僅かに減少させ、5,5""-ジヘキシル-□-クウインクチオフェン(quethiophene)は、それを僅かに増大させた。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
誘電体層は、電荷を蓄積するために使用される電荷蓄積層を含みうる。この層は、ゲートコンタクトとチャネルとの間に挿入されうる。１つの例示的な実施形態において、電荷蓄積層は、疎水性（hydrophobic）である。１つの例示的な実施形態において、電荷蓄積層が、サイクリックオレフィンコポリマー（cyclic olefin copolymer）、ガラスレジンおよびポリ４−メチルスチレン（poly 4-methyl-styrene）からなるグループから選択される。更なる例は、ＴｉＯ２−ポリシロキサン（TiO２-polysiloxane）複合体、ジンクオクタエチルポルフィリン（zinc octaethylporphyrin）フィルム、アントラセンメタクリレート（anthracene-methacrylate）コポリマー、およびポリメチルメタクリレート（methylmethacrylate）（ＰＭＭＡ）を含む。ポリテトラフルオロエチレン（poly-tetraflouroethylene）、置換スチレン（substituted styrenes）のコポリマーおよび他の疎水性（hydorophobic）モノマー、および静電荷を保持するパーティクルまたは孔（pores）を有するポリマーの複合体が、電荷蓄積層として使用されうる。ＦＥＴ製造プロセスおよび動作とコンパティブルな他の有機ベースド電荷蓄積材料が使用されうる。好都合なことに、例えば、ラバースタンプ上に設けられた複数の電極が、１以上の電圧パルスを送るために使用されるマイクロコンタクトのようなプロセスが、電圧パルスを供給するために使用されうる。そのような技法は、ＦＥＴ以外のデバイスにおいてＰＭＭＡと共に使用されてきたが、ＦＥＴにおいては使用されてこなかった。電圧パルスを提供する他の例示的な方法は、コロナ放電およびイオン注入（ion implantation）を含む。エネルギーは、チャージエントリを容易にするためにチャージングの間与えられうる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
これらの例において提供されるように、ＦＥＴチャネルは、有機半導体としてのＰＴＰＴＰまたはＦ１５−ＮＴＣＤＩを含みうる。しかし、このチャネルは、これらの有機化合物に限定されない。他の例示的な有機半導体は、フェニレン−チオフェンオリゴマー、例えば、5,5'-ジフェニル-2,2'-ビチオフェン、5,5"-ジフェニル-2,2',5',2"-ターチオフェン；5,'5"'ジフェニル-２，２',5',2",5",2"'-クウォーターチオフェン；及び1,4-ビス(5'-ヘキシル-2,2'-ビチエン-5-イル)ベンゼンを含む。別のＮＴＣＤＩ化合物の１つの例示的な例は、N,N'-ビス(2,2,3,3,4,4,4-ヘプタフルオロブチル)ナフタレン-1,4,5,8-テトラカルボキシリックジイシドである。他の例示的な例は、チオフェン−チアゾールオリゴマー、例えば2,5-ビス(2,2'-ビチェン-5-イル)チアゾール及び5,5'-ビス(5'-ヘキシル-2,2'-ビチェン-5-イル)2,2'-ビチアゾール；ベンゾジチオフェン系化合物、例えば、2,2-b:4,5-b'-ジチオフェン)を含む。有機半導体チャネルとして望ましい特性を有する他の有機材料は、フェニレンオリゴマー及びチオフェン及びフルオレンのコオリゴマー及びコポリマーである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正の内容】
【図面の簡単な説明】
【図１】
本発明の例示的な実施形態によるピクセルサーキットを示す図。
【図２】
Ａ  ガラスレジン上の1,4-bis (5-フェニル-2-チエニル)ベンゼンに対する電流電圧プロットを示す図。
Ｂ  デプレション電圧を加えた後の電流電圧プロットを示す図。
【図３】
Ａ  疎水性ポリマー、ポリ（4-メチルスチレン）上のN,N'-bis(1H, 1H-パーフルオロオクチル)ナフタレン-1,4,5,8-テトラカルボキシリツクジイミドに対する電流電圧プロットを示す図。
Ｂ  デプレッション電圧を加えた後の電流電圧プロットを示す図。
【図４】
ホールトラップを有するｐチャネルＦＥＴの非分極可能および分極可能ゲート動作を示す図。
【図５】
分極可能ゲートトランジスタおよびそれへの電荷蓄積を示す図。
【図６】
本発明の１つの例示的な実施形態によるトランジスタを示す図。
【図７】
例示的な補助電極構成を有するトランジスタを示す図。