【手続補正書】
【提出日】平成16年3月12日(2004.3.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
高電位の第１電源と低電位の第２電源が供給され、前記第１電源と前記第２電源間を分割した電位を有する出力信号を発生する電圧発生回路であって、
前記第１電源が供給される第１端子に接続された第１インピーダンス素子と、
前記第１インピーダンス素子と同一インピーダンスを有し前記第２電源が供給される第２端子に接続された第２インピーダンス素子と、
前記第１インピーダンス素子と前記第２インピーダンス素子との間に接続された所定のインピーダンスを有する第３インピーダンス素子と、
前記第１インピーダンス素子と前記第３インピーダンス素子間の第１ノードに接続され、該第１ノードに第１制御電流を供給する第１電流源と、
前記第２インピーダンス素子と前記第３インピーダンス素子間の第２ノードに接続され、該第２ノードに第２制御電流を供給する第２電流源と、
を備え、
前記第１制御電流と前記第２制御電流とは、互いに相関すること
を特徴とする電圧発生回路。
【請求項２】
前記第１電流源と前記第２電流源は、前記第１制御電流と前記第２制御電流を流す方向を互いに逆に制御する、ことを特徴とする請求項１に記載の電圧発生回路。
【請求項３】
前記第１電流源と前記第２電流源は、前記第１制御電流と前記第２制御電流の絶対値の合計が一定値となるように前記両制御電流を制御する、ことを特徴とする請求項１又は請求項２に記載の電圧発生回路。
【請求項４】
前記第１ノードの電位と前記第２ノードの電位を前記第１制御電流と前記第２制御電流の値に対応する電位に変更すること
を特徴とする請求項１，請求項２又は請求項３に記載の電圧発生回路。
【請求項５】
複数ビットのデジタル信号に基づいて複数の出力電圧を発生する電圧発生回路と、該複数の出力電圧のうちの１つを選択して生成したアナログ信号を出力する選択回路とを備えたＤ／Ａ変換回路であって、
前記電圧発生回路は、
第１電源が供給される第１端子に接続された第１インピーダンス素子と、
前記第１インピーダンス素子と同一のインピーダンスを有し第２電源が供給される第２端子に接続された第２インピーダンス素子と、
前記第１インピーダンス素子と前記第２インピーダンス素子との間に接続された所定のインピーダンスを有する第３インピーダンス素子と、
前記第１インピーダンス素子と前記第３インピーダンス素子との間の第１ノードに接続され、該第１ノードに第１制御電流を供給する第１電流源と、
前記第２インピーダンス素子と前記第３インピーダンス素子との間の第２ノードに接続され、該第２ノードに第２制御電流を供給する第２電流源と、
を備え、
前記第１制御電流と前記第２制御電流とは互いに相関すること
を特徴とするＤ／Ａ変換回路。
【請求項６】
前記電圧発生回路は、
前記デジタル信号の下位ビットのビット数に対応する複数の電圧を出力し、
前記選択回路は、
前記デジタル信号の上位ビットに基づいて前記複数の出力電圧から１つの電圧を選択すること
を特徴とする請求項５に記載のＤ／Ａ変換回路。
【請求項７】
前記第１電源に接続された第１インピーダンス素子と、
前記第１インピーダンス素子と同一インピーダンスを有し前記第２電源に接続された第２インピーダンス素子と、
前記第１インピーダンス素子と前記第２インピーダンス素子との間に接続された所定のインピーダンスを有する第３インピーダンス素子と、
前記第１インピーダンス素子と前記第３インピーダンス素子との間の第１ノードから第１制御電流を引き込む第１電流源と、
前記第２インピーダンス素子と前記第３インピーダンス素子との間の第２ノードに前記第１制御電流と相関する第２制御電流を供給する第２電流源と、
を備えたことを特徴とする電圧発生回路。
【請求項８】
前記第１ノードと前記第２ノードと前記第３インピーダンスとの何れかに接続される少なくとも２つの出力端子を備えること
を特徴とする請求項７に記載の電圧発生回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
Ｄ／Ａ変換回路１１は、上位ビットデジタル信号２に従ってスイッチＳＷ１，ＳＷ２のうちの１つをオンする。そのオンされたスイッチを介して１つの生成された分圧電圧を持つアナログ信号Ａｏｕｔが出力される。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、高電位の第１電源と低電位の第２電源が供給され、前記第１電源と前記第２電源間を分割した電位を有する出力信号を発生する電圧発生回路であって、前記第１電源が供給される第１端子に接続された第１インピーダンス素子と、前記第１インピーダンス素子と同一インピーダンスを有し前記第２電源が供給される第２端子に接続された第２インピーダンス素子と、前記第１インピーダンス素子と前記第２インピーダンス素子との間に接続された所定のインピーダンスを有する第３インピーダンス素子と、前記第１インピーダンス素子と前記第３インピーダンス素子間の第１ノードに接続され、該第１ノードに第１制御電流を供給する第１電流源と、前記第２インピーダンス素子と前記第３インピーダンス素子間の第２ノードに接続され、該第２ノードに第２制御電流を供給する第２電流源と、を備え、前記第１制御電流と前記第２制御電流とは、互いに相関するものである。このように、制御電流により出力信号の電位を変更することで任意の電位を有する出力信号を発生し、分圧回路はインピーダンス素子にスイッチ回路等の余分な抵抗分を含まないため、それによる分圧精度の低下が抑えられる。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
第１電流源と第２電流源は、請求項２に記載の発明のように、第１制御電流と第２制御電流を流す方向を互いに逆に制御する。
第１電流源と第２電流源は、請求項３に記載の発明のように、第１，第２制御電流の絶対値の合計が一定値となるように両制御電流を制御する。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
請求項４に記載の発明は、前記第１ノードの電位と前記第２ノードの電位を前記第１制御電流と前記第２制御電流の値に対応する電位に変更する。
請求項５に記載の発明は、複数ビットのデジタル信号に基づいて複数の出力電圧を発生する電圧発生回路と、該複数の出力電圧のうちの１つを選択して生成したアナログ信号を出力する選択回路とを備えたＤ／Ａ変換回路であって、電圧発生回路は、第１電源が供給される第１端子に接続された第１インピーダンス素子と、第１インピーダンス素子と同一のインピーダンスを有し第２電源が供給される第２端子に接続された第２インピーダンス素子と、第１インピーダンス素子と第２インピーダンス素子との間に接続された所定のインピーダンスを有する第３インピーダンス素子と、第１インピーダンス素子と第３インピーダンス素子との間の第１ノードに接続され、該第１ノードに第１制御電流を供給する第１電流源と、第２インピーダンス素子と第３インピーダンス素子間の第２ノードに接続され、該第２ノードに第２制御電流を供給するた第２電流源と、を備え、第１制御電流と第２制御電流とは互いに相関するものである。このように、制御電流により出力信号の電位を変更することで任意の電位を有するアナログ信号を生成し、分圧回路はインピーダンス素子に並列に接続されるスイッチ回路を含まないため、それによる分圧精度の低下を抑え、精度の高いアナログ信号を出力する。
請求項６に記載の発明は、前記電圧発生回路は、前記デジタル信号の下位ビットのビット数に対応する複数の電圧を出力し、前記選択回路は、前記デジタル信号の上位ビットに基づいて前記複数の出力電圧から１つの電圧を選択する。
請求項７に記載の発明は、前記第１電源に接続された第１インピーダンス素子と、前記第１インピーダンス素子と同一インピーダンスを有し前記第２電源に接続された第２インピーダンス素子と、前記第１インピーダンス素子と前記第２インピーダンス素子との間に接続された所定のインピーダンスを有する第３インピーダンス素子と、前記第１インピーダンス素子と前記第３インピーダンス素子との間の第１ノードから第１制御電流を引き込む第１電流源と、前記第２インピーダンス素子と前記第３インピーダンス素子との間の第２ノードに前記第１制御電流と相関する第２制御電流を供給する第２電流源と、を備えた。
請求項８に記載の発明は、前記第１ノードと前記第２ノードと前記第３インピーダンスとの何れかに接続される少なくとも２つの出力端子を備えた。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
即ち、電圧発生回路２２は、ノードＮ１１とノードＮ１２間の電位差を下位ビットデジタル信号Ｄ１，Ｄ０のパターン数「４」に等分割した値を１つのステップ（変化量）としている。従って、ノードＮ１１とノードＮ１２間のインピーダンス（抵抗値）をパターン数「４」で等分割した値（抵抗値）を持つ抵抗（単位抵抗）の両端の電位差を１ステップ分の変化量とする電流量を単位電流の値に設定する。制御電流Ｉａ，Ｉｂを単位電流毎に増減することで、両ノードＮ１３，Ｎ１４の電位、即ち両出力信号Ｖout0，Ｖout1の電位をステップ毎に変更することができる。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
第１インバータ６１にはデジタル信号Ｄ０が入力され、出力端子はトランジスタＴN25aのゲートと第２インバータ６２の入力端子に接続され、第２インバータ６２の出力端子はトランジスタＴN25bのゲートに接続されている。第３インバータ６３にはデジタル信号Ｄ１が入力され、出力端子はトランジスタＴN26aのゲートと第４インバータ６４の入力端子に接続され、第４インバータ６４の出力端子はトランジスタＴN26bのゲートに接続されている。第５インバータ６５にはデジタル信号Ｄ１が入力され、出力端子はトランジスタＴN27aのゲートと第６インバータ６６の入力端子に接続され、第６インバータ６６の出力端子はトランジスタＴN27bのゲートに接続されている。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１２３
【補正方法】変更
【補正の内容】
【０１２３】
【発明の効果】
以上詳述したように、請求項１乃至請求項４，請求項７，請求項８に記載の発明によれば、出力信号の電圧を変更するために分圧回路に対して、余分なスイッチ回路等の抵抗分の影響なく、精度の高い出力信号を得ることが可能な電圧発生回路を提供することができる。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１２４
【補正方法】変更
【補正の内容】
【０１２４】
請求項５及び請求項６に記載の発明によれば、出力信号の電圧を変更するために分圧回路に対して、余分なスイッチ回路等の抵抗分の影響なく、精度の高いアナログ信号を得ることが可能なＤ／Ａ変換回路を提供することができる。