(57)【要約】【課題】制御端子数を低減させたブリッジ・タイド・ロード・アンプの制御回路を提供する。【解決手段】第１アンプａｍｐ１と、第２アンプａｍｐ２と、を備え、第１閾値以上、第１閾値より大きい第２閾値未満の制御信号を制御端子に印加した状態において第１アンプａｍｐ１を稼働状態とし、第２アンプａｍｐ２を非稼働状態とし、第２閾値以上の制御信号を制御端子に印加した状態において第１アンプａｍｐ１及び第２アンプａｍｐ２を稼働状態とする。【選択図】図１
2010135968.tif 000002
【特許請求の範囲】
【請求項１】
第１アンプと、第２アンプと、を備えるブリッジ・タイド・ロード・アンプの制御回路であって、
第１閾値以上、第１閾値より大きい第２閾値未満の制御信号を制御端子に印加した状態において前記第１アンプを稼働状態とし、前記第２アンプを非稼働状態とし、
前記第２閾値以上の制御信号を前記制御端子に印加した状態において前記第１アンプ及び前記第２アンプを稼働状態とすることを特徴とするブリッジ・タイド・ロード・アンプの制御回路。
【請求項２】
請求項１に記載のブリッジ・タイド・ロード・アンプの制御回路であって、
前記制御端子に前記第１閾値未満の制御信号が印加された状態ではオフ状態であり、前記第１閾値以上の制御信号が印加された状態においてオン状態となる第１トランジスタと、
前記制御端子に前記第２閾値未満の制御信号が印加された状態ではオフ状態であり、前記第２閾値以上の制御信号が印加された状態ではオン状態となる第２トランジスタと、
を備え、
前記第１アンプには前記第１トランジスタがオン状態であるときに電源を供給し、
前記第２アンプには前記第１トランジスタ及び前記第２トランジスタがオン状態であるときに電源を供給することを特徴とするブリッジ・タイド・ロード・アンプの制御回路。
【請求項３】
請求項２に記載のブリッジ・タイド・ロード・アンプの制御回路であって、
前記制御端子と前記第２トランジスタとの間にはダイオードが順方向に接続されていることを特徴とするブリッジ・タイド・ロード・アンプの制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御端子数を低減させたブリッジ・タイド・ロード・アンプ（ＢＴＬアンプ）の制御回路に関する。
【背景技術】
【０００２】
一般的に、スピーカを駆動するパワーアンプＩＣは、電流消費が非常に大きいため、直接電源を切って電流消費を無くすのではなく、電源はそのままの状態にしておいて、内部回路を制御して電流消費を抑えるシャットダウン制御機能が設けられていることが多い。
【０００３】
また、音声を扱うため、その音声が一時的に出力されないようにするミュート機能も設けられていることが多い。
【０００４】
従来のパワーアンプＩＣは、これらのシャットダウン制御機能及びミュート機能に対してそれぞれ独立した制御端子を設け、それぞれの制御端子に印加される制御信号をマイクロコンピュータ等により制御している。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、シャットダウン制御機能及びミュート機能に対してそれぞれ独立した制御端子を設けた場合、パワーアンプＩＣのパッケージのピン数が多くなり、パッケージサイズを大きくする必要がある。これに伴って、プリント基板のパターンレイアウトにおいてもパッケージを配置するためのスペースが大きくなるという問題がある。また、パッケージが大きくなると、製造コストが増大するという問題も生ずる。
【０００６】
一方、シャットダウン制御機能及びミュート機能のいずれか一方の機能を除いた場合、パワーアンプＩＣにおける消費電力が大きくなってしまう。特に、携帯用音楽プレーヤ等では駆動用電池の消耗が早くなり、連続駆動時間が短くなってしまうという問題がある。
【０００７】
そこで、本発明は、従来の機能を制限することなく、制御端子数を低減させたＢＴＬアンプの制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の１つの態様は、第１アンプと、第２アンプと、を備えるブリッジ・タイド・ロード・アンプの制御回路であって、第１閾値以上、第１閾値より大きい第２閾値未満の制御信号を制御端子に印加した状態において前記第１アンプを稼働状態とし、前記第２アンプを非稼働状態とし、前記第２閾値以上の制御信号を前記制御端子に印加した状態において前記第１アンプ及び前記第２アンプを稼働状態とすることを特徴とする。
【０００９】
ここで、前記制御端子に前記第１閾値未満の制御信号が印加された状態ではオフ状態であり、前記第１閾値以上の制御信号が印加された状態においてオン状態となる第１トランジスタと、前記制御端子に前記第２閾値未満の制御信号が印加された状態ではオフ状態であり、前記第２閾値以上の制御信号が印加された状態ではオン状態となる第２トランジスタと、を備え、前記第１アンプには前記第１トランジスタがオン状態であるときに電源を供給し、前記第２アンプには前記第１トランジスタ及び前記第２トランジスタがオン状態であるときに電源を供給することが好適である。
【００１０】
例えば、前記制御端子と前記第２トランジスタとの間にはダイオードを順方向に接続し、ダイオードによる電圧降下を利用して前記第１トランジスタと前記第２トランジスタとの制御を行うことが好適である。
【発明の効果】
【００１１】
本発明によれば、制御端子数を低減させたブリッジ・タイド・ロード・アンプの制御回路を提供することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施の形態におけるＢＴＬアンプシステム１００は、図１に示すように、ＢＴＬアンプ部１０２及び制御回路１０４を含んで構成される。ＢＴＬアンプシステム１００は、入力端子から入力される信号を増幅し、ＢＴＬ出力１とＢＴＬ出力２との間に接続されるスピーカ１０６から出力する。ＢＴＬアンプシステム１００は、制御端子から入力される制御信号によってその動作が制御される。本実施の形態においてトランジスタＱ１〜Ｑ８及びダイオードＤ１がシリコン半導体素子である場合を例に説明する。
【００１３】
ＢＴＬアンプ部１０２は、第１アンプａｍｐ１、第２アンプａｍｐ２を含んで構成される。第１アンプａｍｐ１及び第２アンプａｍｐ２の非反転入力端子には基準電圧が印加される。第１アンプａｍｐ１の反転入力端子は、抵抗を介して、ＢＴＬアンプシステム１００の入力端子に接続される。また、第１アンプａｍｐ１の出力端子は、抵抗を介して反転入力端子と接続され、抵抗を介して第２アンプａｍｐ２の反転入力端子に接続され、さらにＢＴＬ出力１に接続される。第２アンプａｍｐ２の出力端子は、抵抗を介して反転入力端子に接続され、さらにＢＴＬ出力２に接続される。
【００１４】
第１アンプａｍｐ１及び第２アンプａｍｐ２の電源端子の一方は基準電圧源に接続される。基準電圧源に対して電源から電力が供給されている状態において、基準電圧源から第１アンプａｍｐ１及び第２アンプａｍｐ２に電圧が印加される。第１アンプａｍｐ１の電源端子の他方は電流ミラー回路１の第２トランジスタＱ８のコレクタに接続され、第２アンプａｍｐ２の電源端子の他方は電流ミラー回路２の第２トランジスタＱ６のコレクタに接続される。
【００１５】
電流ミラー回路１は、第１トランジスタＱ７と第２トランジスタＱ８のベース同士を接続し、第１トランジスタＱ７のベースとコレクタを接続した構成を有する。第１トランジスタＱ７と第２トランジスタＱ８とはほぼ等しい特性を有するペアトランジスタとする。電流ミラー回路２は、第１トランジスタＱ５と第２トランジスタＱ６のベース同士を接続し、第１トランジスタＱ５のベースとコレクタを接続した構成を有する。第１トランジスタＱ５と第２トランジスタＱ６とはほぼ等しい特性を有するペアトランジスタとする。第１トランジスタＱ５，Ｑ７，第２トランジスタＱ６，Ｑ８のエミッタはそれぞれ接地される。
【００１６】
電流ミラー回路１の第１トランジスタＱ７のコレクタには電流源Ｉ１が接続され、電流ミラー回路２の第１トランジスタＱ５のコレクタには電流源Ｉ２が接続される。
【００１７】
第１トランジスタＱ５のコレクタにはトランジスタＱ４のコレクタが接続される。トランジスタＱ４のベースは、トランジスタＱ２のコレクタに接続され、抵抗Ｒ４を介してトランジスタＱ３のエミッタに接続される。トランジスタＱ４のエミッタは接地される。
【００１８】
トランジスタＱ３のコレクタは電源に接続される。トランジスタＱ３のエミッタは電流源Ｉ１及びＩ２並びに基準電圧源の電源端子に接続される。トランジスタＱ３のベースは、トランジスタＱ１のコレクタに接続され、抵抗Ｒ３を介して電源に接続される。
【００１９】
トランジスタＱ１のベースは抵抗Ｒ２を介して制御端子に接続される。トランジスタＱ１のエミッタは接地される。また、トランジスタＱ２のベースは、ダイオードＤ１を介して、制御端子に接続される。トランジスタＱ２のエミッタは接地される。さらに、制御端子は抵抗Ｒ１を介して接地される。
【００２０】
このようなＢＴＬアンプシステム１００において、制御端子に印加する制御信号（制御電圧）によってＢＴＬアンプ部１０２の駆動状況を制御する。
【００２１】
制御信号が第１閾値（約０．７Ｖ）未満の場合、トランジスタＱ１はオフ状態であり、トランジスタＱ３のベースには電源からオフ電圧以上の電圧が印加されてオフ状態となる。このとき、電流源Ｉ１及びＩ２並びに基準電圧源がオフとなり、第１アンプａｍｐ１及び第２アンプａｍｐ２がオフ状態となる。この状態がＢＴＬアンプシステム１００のシャットダウン制御状態である。
【００２２】
制御信号を第１閾値（約０．７Ｖ）以上、第１閾値より大きい第２閾値（約１．４Ｖ）未満の電圧を印加すると、トランジスタＱ１がオン状態となる。一方、ダイオードＤ１による電圧降下によってトランジスタＱ２はオフ状態に維持される。トランジスタＱ１がオン状態となることによって、トランジスタＱ３のベースに印加される電圧が低下してオン状態となる。トランジスタＱ３がオン状態となると、電源から電流源Ｉ１及びＩ２並びに基準電圧源に電力が供給される。一方、トランジスタＱ３を介してトランジスタＱ４のベースに電圧が印加されて、トランジスタＱ４がオン状態となる。
【００２３】
この状態において、基準電圧源から第１アンプａｍｐ１及び第２アンプａｍｐ２に電圧が印加される。また、電流源Ｉ１により電流ミラー回路１のトランジスタＱ７に電流が流れ、それに伴ってトランジスタＱ８がオン状態となり、第１アンプａｍｐ１がオン状態となる。一方、トランジスタＱ４がオン状態であるので、電流ミラー回路２のトランジスタＱ５には電流が流れず、トランジスタＱ６はオフ状態であり、第２アンプａｍｐ２はオフ状態となる。このとき、第２アンプａｍｐ２のＢＴＬ出力２はハイインピーダンス状態であり、スピーカから音は出ない。この状態がミュート状態である。
【００２４】
次に、制御電圧を第２閾値（約１．４Ｖ）以上にすると、トランジスタＱ１のみならずトランジスタＱ２がオン状態となる。これによりトランジスタＱ４がオフ状態となり、電流源Ｉ２からトランジスタＱ５に電流が流れ、それに伴ってトランジスタＱ７がオン状態となり、第２アンプａｍｐ２もオン状態となる。これにより、第１アンプａｍｐ１及び第２アンプａｍｐ２はＢＴＬアンプとして動作し、スピーカから音が出る。この状態がＢＴＬ動作状態である。
【００２５】
このように、本実施の形態におけるＢＴＬアンプシステム１００では、制御端子に印加する制御信号によってＢＴＬアンプ部１０２がシャットダウン制御状態、ミュート状態、動作状態に３値制御される。
【００２６】
これにより、シャットダウン制御状態及びミュート状態とするための制御端子を１つにすることができ、ピン数の少ないパッケージを選択可能となり、製造コストを低減させることができる。また、従来と同じピン数のパッケージを使用する場合、１ピン分別の機能を追加可能となり、パッケージＩＣの付加価値を高めることができる。
【００２７】
なお、本実施の形態では、ダイオードＤ１としてシリコンダイオード（動作電圧約０．７Ｖ）を用いたので、第１閾値と第２閾値との電位差は約０．７Ｖであるが、ダイオードを複数個直列に接続することによってさらに電位差を大きくしてもよい。また、ダイオードＤ１をシリコンダイオードでなく、砒化ガリウム等の他の半導体ダイオードとすることによって電圧降下を変更してもよい。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態におけるＢＴＬアンプシステムの構成を示す図である。
【符号の説明】
【００２９】
１，２  電流ミラー回路、１００  ＢＴＬアンプシステム、１０２  ＢＴＬアンプ部、１０４  制御回路、１０６  スピーカ、ａｍｐ１  第１アンプ、ａｍｐ２  第２アンプ、Ｄ１  ダイオード、Ｉ１，Ｉ２  電流源、Ｑ１〜Ｑ８  トランジスタ、Ｒ１〜Ｒ４  抵抗。
【図１】
2010135968.tif 000003