(57)【要約】【課題】雑音を低減するローパスフィルタの容量を高速で充電して、高速に出力電圧を整定することが可能な基準電圧発生回路を提供する。【解決手段】基準となる直流電圧を発生する基準電圧源１と、基準電圧源の出力に接続されたローパスフィルタ２と、基準電圧源の出力が入力端子に接続されローパスフィルタの出力が出力端子に接続された電圧ゲインが１倍の第１電圧バッファ回路１０と、基準電圧源の出力が一方の入力端子に接続されローパスフィルタの出力が他方の入力端子に接続されたヒステリシスコンパレータ１１とを備える。起動時に基準電圧源の出力とローパスフィルタの出力の電圧差が所定値を超えている期間は、ヒステリシスコンパレータの出力信号により第１電圧バッファ回路の出力インピーダンスが制御される。起動時にローパスフィルタを低インピーダンスで急速に充電することにより、整定の時間を早めることができる。【選択図】図１
2010146526.tif 000002
【特許請求の範囲】
【請求項１】
基準となる直流電圧を発生する基準電圧源と、
前記基準電圧源の出力に接続されたローパスフィルタと、
前記基準電圧源の出力が入力端子に接続され前記ローパスフィルタの出力が出力端子に接続された電圧ゲインが１倍の第１電圧バッファ回路と、
前記基準電圧源の出力が一方の入力端子に接続され前記ローパスフィルタの出力が他方の入力端子に接続されたヒステリシスコンパレータとを備え、
起動時に前記基準電圧源の出力と前記ローパスフィルタの出力の電圧差が所定値を超えている期間は、前記ヒステリシスコンパレータの出力信号により前記第１電圧バッファ回路が低出力インピーダンス状態に制御される基準電圧発生回路。
【請求項２】
前記ヒステリシスコンパレータの出力信号を一定期間遅延させた信号で前記第１電圧バッファ回路の出力インピーダンスが制御される請求項１記載の基準電圧発生回路。
【請求項３】
前記ローパスフィルタの出力が第２電圧バッファを介して出力される請求項１または２記載の基準電圧発生回路。
【請求項４】
基準となる直流電圧を発生する基準電圧源と、
前記基準電圧源の出力に接続されたローパスフィルタと、
前記ローパスフィルタの出力をインピーダンス変換して出力する電圧バッファ回路と、
前記ローパスフィルタの出力と前記電圧バッファ回路の入力端子の間に挿入された第１スイッチ素子と、
前記ローパスフィルタの出力と前記電圧バッファ回路の出力端子との間に挿入された第２スイッチ素子と、
前記基準電圧源の出力と前記電圧バッファ回路の入力端子の間に挿入された第３スイッチ素子と、
前記基準電圧源の出力が一方の入力端子に接続され前記ローパスフィルタ出力が他方の入力端子に接続されたヒステリシスコンパレータとを備え、
前記ヒステリシスコンパレータの出力信号により前記第１〜第３スイッチ素子が制御されて、前記第１スイッチ素子がオンで前記第２および第３スイッチ素子がオフの状態と、前記第１スイッチ素子がオフで前記第２および第３スイッチ素子がオンの状態とが切替えられることを特徴とする基準電圧発生回路。
【請求項５】
起動時に前記基準電圧源の出力と前記ローパスフィルタの出力の電圧差が所定値を超えている期間は、前記第１スイッチ素子がオフで前記第２および第３スイッチ素子がオンの状態に制御される請求項４記載の基準電圧発生回路。
【請求項６】
基準となる直流電圧を発生する基準電圧源と、
前記基準電圧源の出力に接続されたローパスフィルタと、
前記基準電圧源の出力が入力端子に接続され、前記ローパスフィルタの出力が出力端子に接続された電圧ゲインが１倍の第１電圧バッファ回路とを備え、
外部信号により前記第１電圧バッファ回路の出力インピーダンスが制御されることを特徴とする基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧の雑音を低減させるローパスフィルタの容量を高速で充電して、出力電圧を高速に整定する基準電圧発生回路に関するものである。
【背景技術】
【０００２】
基準電圧源の雑音を低減させるために基準電圧源の後段にローパスフィルタを追加する構成が、例えば特許文献１に開示されている（第１従来例）。この第１従来例の回路を図７に示す。図７の構成は、基準電圧源１の電圧が出力されるＡ点に、抵抗Ｒと容量Ｃからなるローパスフィルタ２を接続して、Ｂ点に出力される電圧の雑音を低減するものである。なお、一般的な構成として、Ｂ点の電圧は、オペアンプ３を用いた非反転増幅器で増幅され、出力トランジスタ４により出力端子５から出力電圧Ｖｏｕｔとして出力される。
【０００３】
この構成では、ローパスフィルタ２の時定数ＲＣが一般的に、基準電圧源１やオペアンプ３を構成するトランジスタなどの時定数よりも大きい。そのため、電源を投入してから出力電圧Ｖｏｕｔが定常状態に整定するまでには、時定数ＲＣで対数的に立ち上がるための相当な時間を要する。図９に、出力電圧Ｖｏｕｔが整定するまでの波形を示す。横軸が時間、縦軸が出力電圧Ｖｏｕｔである。第１従来例の出力波形Ｐ１の場合、出力電圧Ｖｏｕｔが整定するまでに相当な時間を要することが判る。
【０００４】
この問題を解決するため、電圧をモニタしてローパスフィルタを高速に充電する構成が、例えば特許文献２に開示されている（第２従来例）。この第２従来例の回路を図８に示す。図８の構成では、抵抗Ｒと容量Ｃからなるローパスフィルタの出力点であるＢ点が、ステリシスコンパレータ６の一方の入力端子に接続されている。ステリシスコンパレータ６の他方の入力端子は、基準電圧源１の電圧が出力されるＡ点に接続されている。Ｂ点は、スイッチＳＷ１を介して電源Ｖｄｄに接続され、また、容量ＣのＢ点側の端子は、スイッチＳＷ２を介して接地側の端子と接続される。
【０００５】
この回路の動作は、次のとおりである。まず、電源投入直後に基準電圧源１からＡ点に出力される電圧は、直ちに一定電圧まで立ち上がる。一方、Ｂ点の電圧は、ローパスフィルタの容量Ｃのために時定数ＲＣでゆっくり対数的に立ち上がろうとする。このとき、Ａ点の電圧とＢ点の電圧とをヒステリシスコンパレータ６で比較して、設定した一定電圧以上の電圧差が発生しているときに、Ｂ点と電源ＶｄｄとをスイッチＳＷ１で短絡する。それにより、Ｂ点に接続されているローパスフィルタの容量Ｃが高速に充電される。
【０００６】
この結果、図９に示す第２従来例の出力波形Ｐ２のように、スイッチＳＷ１の短絡時等価抵抗と容量Ｃの乗算した値を時定数として、急速に出力電圧Ｖｏｕｔが立ち上がる。ローパスフィルタのＲに比較してスイッチＳＷ１の短絡時等価抵抗は非常に小さいため、定常状態になるまでの整定時間が短縮される。なお、Ａ点とＢ点の電位差が設定電圧未満になった時点でスイッチＳＷ１が開放され、以後Ｂ点の電圧はローパスフィルタの時定数ＲＣで上昇してＡ点の電圧に漸近する。
【０００７】
なお、スイッチＳＷ２は、出力電圧Ｖｏｕｔの立下り時に、容量Ｃに蓄積された電荷を強制的に放電させるために用いられる。これにより、出力電圧Ｖｏｕｔを急速に降下させて、消費電流を削減する。
【０００８】
上記構成以外にも、特許文献３に開示された、基準電圧源の内部電圧の非平衡をコンパレータで検出して容量を充電する構成や、特許文献４に開示された、ローパスフィルタの時定数を小から大へ切り替える構成により、出力電圧Ｖｏｕｔが整定するまでの時間を短縮することが知られている。
【特許文献１】特開平８-２７２４６１号公報
【特許文献２】特開２００２-２３８７０号公報
【特許文献３】特開２００５-３４６５２２号公報
【特許文献４】特開平６-３０１４２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら上記第２従来例では、Ａ点とＢ点の電圧差がヒステリシスコンパレータ６の設定値に達すると、スイッチＳＷ１による急速充電が停止するため、定常状態の電圧に達するまでは、ローパスフィルタの時定数ＲＣを介して充電が行われる。従って、設定値に達してから定常状態に達するまでさらに時間がかかる。
【００１０】
第２従来例の方法によれば、時定数が十分小さくなくとも、ヒステリシスコンパレータ６の設定値を小さくすることにより、整定時間をいくらでも短くできるように見えるが、実際にはそうではない。すなわち、ヒステリシスコンパレータ６のオフセット電圧を０にするのが困難であるため、設定値の前後に入力電圧差がずれてしまう。
【００１１】
またそのオフセット電圧を校正や補正により０にできても、ヒステリシスコンパレータ６の応答性が有限であるため、結果としてスイッチのオフが遅れてしまい、電源電圧側に過剰に電圧印加されて出力電圧Ｖｏｕｔがオーバーシュートしてしまう。
【００１２】
さらに、スイッチＳＷ１がＭＯＳなどの半導体素子であれば、オフ時にチャネルに蓄積された電荷が放電するチャージ・インジェクション効果があることにより、オフ後にも短時間ではあるが電流がローパスフィルタの容量に流れ込み、さらに電圧が過剰になる。出力電圧Ｖｏｕｔが、定常状態の電圧に対して不足であっても過剰であっても、時定数ＲＣで漸近する動作が発生するため、整定が遅くなる。
【００１３】
近年の携帯通信機器などバッテリ駆動の装置は、高出力駆動とバッテリの長時間寿命を同時に達成するために、電力を細かに制御する。それにともない、電源投入後直ちに所定の基準電圧を発生しなければならないが、従来の方法では十分に対応することが困難であった。
【００１４】
本発明は上記問題を解決するものであり、雑音を低減するローパスフィルタの容量を高速で充電して、高速に出力電圧を整定することが可能な基準電圧発生回路を提供することを目的とする。
【発明の効果】
【００１５】
上記構成の基準電圧発生回路によれば、電源の投入直後の所定期間は、第１電圧バッファ回路あるいはスイッチ素子を介してローパスフィルタの容量Ｃが急速に充電される。そのため、基準電圧源の雑音および外乱を低減でき、かつ、電源起動時に短時間で正確な基準電圧に到達することができる。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明の第１の構成の基準電圧発生回路は、基準となる直流電圧を発生する基準電圧源と、前記基準電圧源の出力に接続されたローパスフィルタと、前記基準電圧源の出力が入力端子に接続され前記ローパスフィルタの出力が出力端子に接続された電圧ゲインが１倍の第１電圧バッファ回路と、前記基準電圧源の出力が一方の入力端子に接続され前記ローパスフィルタの出力が他方の入力端子に接続されたヒステリシスコンパレータとを備え、起動時に前記基準電圧源の出力と前記ローパスフィルタの出力の電圧差が所定値を超えている期間は、前記ヒステリシスコンパレータの出力信号により前記第１電圧バッファ回路の出力インピーダンスが制御されることを特徴とする。
【００１７】
本発明の第２の構成の基準電圧発生回路は、基準となる直流電圧を発生する基準電圧源と、前記基準電圧源の出力に接続されたローパスフィルタと、前記ローパスフィルタの出力をインピーダンス変換して出力する電圧バッファ回路と、前記ローパスフィルタの出力と前記電圧バッファ回路の入力端子の間に挿入された第１スイッチ素子と、前記ローパスフィルタの出力と前記電圧バッファ回路の出力端子との間に挿入された第２スイッチ素子と、前記基準電圧源の出力と前記電圧バッファ回路の入力端子の間に挿入された第３スイッチ素子と、前記基準電圧源の出力が一方の入力端子に接続され前記ローパスフィルタ出力が他方の入力端子に接続されたヒステリシスコンパレータとを備え、前記ヒステリシスコンパレータの出力信号により前記第１〜第３スイッチ素子が制御されて、前記第１スイッチ素子がオンで前記第２および第３スイッチ素子がオフの状態と、前記第１スイッチ素子がオフで前記第２および第３スイッチ素子がオンの状態とが切替えられることを特徴とする。
【００１８】
本発明の第３の構成の基準電圧発生回路は、基準となる直流電圧を発生する基準電圧源と、前記基準電圧源の出力に接続されたローパスフィルタと、前記基準電圧源の出力が入力端子に接続され、前記ローパスフィルタの出力が出力端子に接続された電圧ゲインが１倍の第１電圧バッファ回路とを備え、外部信号により前記第１電圧バッファ回路の出力インピーダンスが制御されることを特徴とする。
【発明を実施するための最良の形態】
【００１９】
本発明は、上記構成を基本として、以下のような態様をとることができる。
【００２０】
すなわち、第１の構成において、前記ヒステリシスコンパレータの出力信号を一定期間遅延させた信号で前記第１電圧バッファ回路の出力インピーダンスが制御されることが好ましい。
【００２１】
また、前記ローパスフィルタの出力が第２電圧バッファを介して出力されることが好ましい。
【００２２】
第２の構成において、起動時に前記基準電圧源の出力と前記ローパスフィルタの出力の電圧差が所定値を超えている期間は、前記第１スイッチ素子がオフで前記第２および第３スイッチ素子がオンの状態に制御される構成とすることができる。
【００２３】
以下、本発明の実施形態における基準電圧発生回路について、図面を参照しながら説明する。
【００２４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る基準電圧発生回路の構成図である。基準となる直流電圧を発生する基準電圧源１からの出力ノード７には、ローパスフィルタ２が接続されている。ローパスフィルタ２は、出力ノード７と基準電圧源１の接地端子８との間に直列接続された抵抗Ｒと容量Ｃから構成された、ローパスフィルタの最も単純な形態であるＲＣ一次フィルタである。抵抗Ｒと容量Ｃの接続点は、ローパスフィルタ２からの出力ノード９であって、基準電圧源１の出力電圧を平滑した電圧が発生する。それにより、基準電圧源１が発生する雑音や基準電圧源１への外乱の影響が低減される。
【００２５】
基準電圧源１の出力ノード７にはさらに、第１電圧バッファ回路１０の入力端子が接続されている。第１電圧バッファ回路１０の出力端子は、ローパスフィルタ２の出力ノード９に接続されている。第１電圧バッファ回路１０は、出力インピーダンスが高出力インピーダンスの状態と低出力インピーダンスの状態の２状態に切り替えられる。低出力インピーダンス状態のときには、出力電圧と入力電圧の比、すなわち電圧ゲインが１倍である。
【００２６】
第１電圧バッファ回路１０の制御端子には、ヒステリシスコンパレータ１１の出力ＶAが入力される。ヒステリシスコンパレータ１１の一方の入力端子には、基準電圧源１の出力である出力ノード７の電圧が入力され、他方の入力端子には、ローパスフィルタ２の出力である出力ノード９の電圧Ｖｏｕｔが入力される。
【００２７】
なお、基準電圧源１は定常状態で一定の電圧を発生し、代表的な基準電圧源としては、半導体素子のバンドギャップ電圧を利用したものを用いることができる。また、ローパスフィルタは用途により様々なものがあり、本実施形態の構成に限定されることはない。機能としては、ローパスフィルタ２の入力と出力ノード９との間で、電圧の交流成分が平滑化されて出力されればよい。出力ノード９には、通常、さらに誤差増幅器や電圧バッファや電圧コンパレータなどの高出力インピーダンス回路が接続され使用されるが、本発明の本質とは関係ないので、図示は省略する。
【００２８】
次に、上記構成の回路の動作について説明する。第１電圧バッファ回路１０の高出力インピーダンス状態においては、ローパスフィルタ２の出力ノード９には、基準電圧源１の出力ノード７の電圧が平滑されて出力される。
【００２９】
一方、第１電圧バッファ回路１０の低出力インピーダンス状態においては、基準電圧源１の出力ノード７の電圧が第１電圧バッファ回路１０を介して出力ノード９に供給される。第１電圧バッファ回路１０の出力インピーダンスを、出力ノード９から見たローパスフィルタ２の入力インピーダンスに対して十分に小さく設定することにより、このとき、ローパスフィルタ２の容量Ｃが急速に充電される。それにより、ローパスフィルタ２の出力ノード９の電圧は、高速に基準電圧源１の出力ノード７の電圧に漸近させられる。
【００３０】
第１電圧バッファ回路１０の出力インピーダンスは、基準電圧源１の出力ノード７とローパスフィルタ２の出力ノード９の電圧に基づき、ヒステリシスコンパレータ１１の出力ＶAで次のように制御される。
【００３１】
基準電圧源１の電源が投入されたときの動作は、次のとおりである。まず、図１において、基準電圧源１の電源を遮断している状態、あるいは外部よりバイアス電流を遮断している状態では、基準電圧源１の出力ノード７の電圧は、定常状態の電圧と接地端子８の電位との間の初期電圧、通常は接地端子８と同電位になっている。この状態より、基準電圧源１の遮断を解除する。この動作は、基準電圧源の起動と呼ばれる。起動により、基準電圧源１の応答性が十分に早いときは、出力ノード７は直ちに定常状態になると考えて良い。一方、ローパスフィルタ２は、構成するパラメータと構造により固有の時定数を持ち、出力ノード９の電圧は直ちには上昇できない。その結果、出力ノード９と出力ノード７の間に電圧差が発生する。
【００３２】
この電圧差がヒステリシスコンパレータ１１の第１設定値よりも大きければ、第１電圧バッファ回路１０の出力インピーダンスは、低インピーダンス状態に制御される。それにより、出力ノード７の定常状態の電圧を目標値としてローパスフィルタ２を低インピーダンスで充電するように動作する。その結果、図９の出力波形Ｅに示すように、高速に出力ノード９の電圧が立ち上がる。
【００３３】
出力ノード９と出力ノード７との間の電圧差がヒステリシスコンパレータ１１の第２設定値に達すると、第１電圧バッファ回路１０の出力インピーダンスは、高インピーダンス状態に制御される。それにより、第１電圧バッファ回路１０の出力からローパスフィルタ２への充電電流が遮断される。この時点より、ローパスフィルタ２の出力ノード９の電圧は、ローパスフィルタ２の固有の時定数で基準電圧源１の出力ノード７の定常状態の電圧値に漸近する。図１に示すＲＣ一次フィルタにより構成されたローパスフィルタ２の時定数は、抵抗Ｒと容量Ｃの抵抗値と容量値の積である。
【００３４】
ローパスフィルタ２の出力ノード９の電圧が、ローパスフィルタ２の固有の時定数で基準電圧源１の出力ノード７の定常状態の電圧値に漸近している間、および定常状態では、出力ノード９と出力ノード７との間の電圧差は、ヒステリシスコンパレータ１１の第２設定値よりも小さくなる。そのため、その間中、ヒステリシスコンパレータ１１の出力ＶAは、第１電圧バッファ回路１０の出力インピーダンスを高インピーダンス状態に維持する値となる。このとき、ローパスフィルタ２は基準電圧源１の出力ノード７の電圧を平滑し、基準電圧源１が発生する雑音や基準電圧源１への外乱の影響を低減して出力ノード９に出力する。
【００３５】
本実施形態の構成を採ることにより、ヒステリシスコンパレータ１１の第２設定値を十分に小さくすれば、ヒステリシスコンパレータ１１のオフセット電圧や応答の遅れ、あるいは第１電圧バッファ回路１０の応答の遅れがあっても、従来例と異なり電源電圧側への過剰な電圧印加を十分に抑制できるため、高速に定常状態に達することができる。
【００３６】
なお、ローパスフィルタ２の出力ノード９の電圧がヒステリシスコンパレータ１１の第２設定値を横切るとき、第１電圧バッファ回路１０の発生する雑音あるいは第１電圧バッファ回路１０への外乱により、出力ノード９の電圧がチャタリングを起こし、第１電圧バッファ回路１０の動作が不安定になる場合がある。これを防止してチャタリングを発生させないように、ヒステリシスコンパレータ１１の第１設定値を第２設定値よりも十分大きな値に設定する。しかし、第１電圧バッファ回路１０の応答性がチャタリングの周期より十分遅い場合や、雑音と外乱が十分小さくチャタリングが発生しないのであれば、ヒステリシスコンパレータ１１の第１設定値を第２設定値と同一にすることができるため、ヒステリシスのないコンパレータで代用しても良い。
【００３７】
（第２の実施形態）
図２は、本発明の第２の実施形態に係る基準電圧発生回路の構成図である。この基準電圧発生回路は、図１に示した第１の実施形態の基準電圧発生回路におけるヒステリシスコンパレータ１１の出力ＶAを、遅延回路１２を介して第１電圧バッファ回路１０に入力する構成となっている。遅延回路１２により一定期間遅延された制御信号ＶBにより、第１電圧バッファ回路１０が制御される。
【００３８】
第１の実施形態では、第１電圧バッファ回路１０の出力インピーダンスを高インピーダンス状態に切り替えてから、出力ノード９の電圧が定常状態に達するまでの時間は、ローパスフィルタ２の時定数によって決まる。定常状態に達する時間は、ヒステリシスコンパレータ１１の第２設定値を小さくすればするほど短縮される。ところが、第２設定値をヒステリシスコンパレータ１１のオフセット電圧値よりも小さくすると、出力ノード９の電圧が定常状態の値に達してもヒステリシスコンパレータ１１が切り替わらず、第１電圧バッファ回路１０の出力インピーダンスを低インピーダンス状態に維持する。このため、基準電圧源１と第１電圧バッファ回路１０の雑音と外乱が加算されて、出力ノード９に現れてしまう。
【００３９】
これに対し、第２の実施形態においては遅延回路１２の挿入により、第１電圧バッファ回路１０への制御信号ＶBの入力が、ヒステリシスコンパレータ１１の出力ＶAより一定期間遅延される。これにより、出力ノード９の電圧値が、ヒステリシスコンパレータ１１のオフセット電圧値以上に設定された第２設定値に達しても、遅延回路１２により設定された一定期間後までは、第１電圧バッファ回路１０の出力インピーダンスは低インピーダンス状態に保たれる。
【００４０】
この遅延期間を、定常状態に達する予想時間の近傍あるいはそれ以上の時間で、かつ、遅延回路１２を挿入しない場合に定常状態に達する時間よりも短い時間に設定すればよい。通常、遅延回路１２を挿入しない場合に定常状態に達する時間よりも比較的短く遅延期間を設定できる。
【００４１】
なお、第１電圧バッファ回路１０の応答の遅れによりたとえ電圧がオーバーシュートしても、減衰を見込んだ期間を設定することにより、影響を受けないようにできる。
【００４２】
なお、遅延回路１２の代わりに、ヒステリシスコンパレータ１１に容量を内蔵するなどして、ヒステリシスコンパレータ１１自体に遅延作用を持たせても良い。
【００４３】
（第３の実施形態）
図３は、第３の実施形態に係る基準電圧発生回路の構成図である。本実施形態では、図２の基準電圧発生回路のローパスフィルタ２の出力ノード９に、第２電圧バッファ回路１３の入力端子に接続し、第２電圧バッファ回路１３の出力を基準電圧発生回路の出力端子１４としたものである。
【００４４】
このような構成とすることにより、本実施形態に係る基準電圧発生回路によれば、出力端子１４に低出力インピーダンスで出力することができる。多くの負荷は抵抗性または容量性であり、ローパスフィルタ２の出力インピーダンスでは十分に駆動できない場合がある。これに対して、第２電圧バッファ回路１３でインピーダンス変換を行うことにより、そのような問題を解消することができる。
【００４５】
なお、出力電圧値の変換が必要な場合には、出力電圧を抵抗分割してから演算増幅器に帰還して使う反転増幅回路あるいは非反転増幅回路を、第２電圧バッファ回路１３の代わりに用いても良い。
【００４６】
（第４の実施形態）
図４は、第４の実施形態に係る基準電圧発生回路の構成図である。本実施形態は、図３に示した第３の実施形態に係る基準電圧発生回路の構成において、第２電圧バッファ回路１３で第１電圧バッファ回路１０（本実施の形態では電圧バッファ回路１５）を兼用した構成を特徴とする。
【００４７】
そのために、接続切り替え用の第１〜第３スイッチ素子１６〜１８を設ける。同時に、図３の第１電圧バッファ回路１０の出力インピーダンスを切り替えることに代えて、第１〜第３スイッチ素子１６〜１８の導通と遮断でローパスフィルタ２の高速充電と遮断を行う。
【００４８】
基準電圧源１の出力ノード７にはローパスフィルタ２が接続される。ローパスフィルタ２の出力ノード９には、基準電圧源１の出力ノード７の電圧を平滑した電圧が発生し、基準電圧源１が発生する雑音や基準電圧源１への外乱の影響を低減する。
【００４９】
ローパスフィルタ２の出力ノード９は、第１スイッチ素子１６を介して、電圧ゲインが１倍である電圧バッファ回路１５の入力端子に接続される。さらに、出力ノード９は、第２スイッチ素子１７を介して電圧バッファ回路１５の出力端子１９に接続される。さらに、第１スイッチ素子１６と電圧バッファ回路１５との接続点は、第３スイッチ素子１８を介して基準電圧源１の出力ノード７に接続される。
【００５０】
図４の回路の動作について、具体的に説明する。第１〜第３スイッチ素子１６〜１８の制御は、基準電圧源１の出力ノード７とローパスフィルタ２の出力ノード９の出力が入力されるヒステリシスコンパレータ１１によって、遅延回路１２を介して次のように制御される。
【００５１】
図４において、基準電圧源１の電源を遮断あるいは外部よりバイアス電流を遮断している状態より、基準電圧源１の遮断を解除し基準電圧源１を起動する。第１の実施形態の説明と同様に、ローパスフィルタ２の固有の時定数により、出力ノード９の電圧は直ちには上昇できない結果、出力ノード９と出力ノード７の間に電圧差が発生する。
【００５２】
この電圧差がヒステリシスコンパレータ１１の第１設定値よりも大きければ、図４に示す状態のように、第１スイッチ素子１６を遮断し、第２スイッチ素子１７と第３スイッチ素子１８を導通させる。それにより、電圧バッファ回路１５の出力端子１９には、出力ノード７の電圧に電圧バッファ回路１５のオフセット電圧が印加された電圧が、低インピーダンスで出力される。同時に、電圧バッファ回路１５により、出力ノード７の定常状態の電圧を目標値としてローパスフィルタ２が低インピーダンスで充電されることにより、出力ノード９の電圧が高速に立ち上がる。
【００５３】
出力ノード９の電圧上昇により、出力ノード９と出力ノード７との間の電圧差がヒステリシスコンパレータ１１の第２設定値に達すると、第１スイッチ素子１６を導通させ、第２スイッチ素子１７と第３スイッチ素子１８を遮断する。それにより、電圧バッファ回路１５からローパスフィルタ２への充電が停止されるため、ローパスフィルタ２の出力ノード９の電圧は、ローパスフィルタ２の固有の時定数で基準電圧源１の出力ノード７の定常状態の電圧値に漸近する。電圧バッファ回路１５の出力端子１９には、ローパスフィルタ２で雑音が低減された出力ノード９の電圧に電圧バッファ回路１５のオフセット電圧が印加された電圧が、低インピーダンスで出力される。
【００５４】
以上のような構成により、より少ない素子数で、図３に示した第３の実施形態の基準電圧発生回路と同等の機能を得ることができる。
【００５５】
なお、第１〜第３スイッチ素子１６〜１８の切り替わり時のスイッチング雑音が電圧バッファ回路１５の入力端子に混入すること防ぐために、電圧バッファ回路１５の入力端子と接地端子８の間に、雑音除去用容量２０を接続しても良い。この雑音除去用容量２０の静電容量は通常小さなものでよく、電圧バッファ回路１５の入力端子の浮遊容量や入力容量で代用しても良い。また、スイッチング雑音を緩和するために第１〜第３スイッチ素子１６〜１８の導通と遮断とを切り替えるときに、必ず３つのスイッチ素子が一旦すべて遮断する短時間の期間を設けるとよい。
【００５６】
（第５の実施形態）
図５は、第５の実施形態に係る基準電圧発生回路の構成図である。本実施形態は、図１に示した第１の実施形態に係る基準電圧発生回路の第１電圧バッファ回路１０の出力インピーダンスの状態の切り替えを、ヒステリシスコンパレータ１１ではなく外部端子２１の信号で制御するものである。
【００５７】
起動開始より、図５の第１電圧バッファ回路１０の出力インピーダンスを低インピーダンスに切り替え、外部端子２１から与える信号により制御される期間で、第１電圧バッファ回路１０の出力インピーダンスを高インピーダンスに切り替える。外部端子２１から与える信号で設定する期間は、定常状態に達する予想時間の近傍あるいはそれ以上の時間に設定する。ヒステリシスコンパレータを用いないため、上述の実施形態ほど短時間で整定できないが、第１電圧バッファ回路１０の出力インピーダンスを自由に切り替えることが可能である。
【００５８】
なお、以上の実施形態における第１電圧バッファ回路１０は、例えば、図６に示す回路のように構成することができる。この回路は、トランジスタ２２、２３により構成された差動入力段の一方をソース接地で出力端子に出力し、その出力端子を差動負入力端子に直結して負帰還をかけることにより、電圧ゲイン１倍の増幅回路を構成したものである。ソース接地のトランジスタ２４のゲートを接地端子に対しＭＯＳスイッチ２５で導通させることにより、出力を遮断すなわち出力インピーダンスを高インピーダンスにする。またＭＯＳスイッチ２５を遮断してソース接地を動作させることにより、出力インピーダンスを低インピーダンスにする。
【００５９】
なお、この実施形態では電流を引き込む能力がないため、出力電圧のオーバーシュートが予想される場合には、出力段をＡＢ級出力段などとして引き込み能力を持たせればよい。
【産業上の利用可能性】
【００６０】
本発明は、短時間で起動かつ整定した低雑音の基準電圧の供給を可能とするものであり、携帯電話を含む携帯通信端末などのバッテリ駆動機器の基準電圧発生回路として有用である。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１の実施形態における基準電圧発生回路の回路図
【図２】本発明の第２の実施形態における基準電圧発生回路の回路図
【図３】本発明の第３の実施形態における基準電圧発生回路の回路図
【図４】本発明の第４の実施形態における基準電圧発生回路の回路図
【図５】本発明の第５の実施形態における基準電圧発生回路の回路図
【図６】本発明の実施形態における電圧バッファ回路の構成例を示す回路図
【図７】第１従来例の基準電圧発生回路の回路図
【図８】第２従来例の基準電圧発生回路の回路図
【図９】本発明の実施形態と従来例における基準電圧発生回路の電圧波形を比較して示すグラフ
【符号の説明】
【００６２】
１  基準電圧源
２  ローパスフィルタ
３  オペアンプ
４  出力トランジスタ
５、１４、１９  出力端子
６、１１  ヒステリシスコンパレータ
７  出力ノード
８  接地端子
９  出力ノード
１０  第１電圧バッファ回路
１２  遅延回路
１３  第２電圧バッファ回路
１５  電圧バッファ回路
１６  第１スイッチ素子
１７  第２スイッチ素子
１８  第３スイッチ素子
２０  雑音除去用容量
２１  外部端子
２２〜２４  トランジスタ
２５  ＭＯＳスイッチ
Ｃ  容量
Ｒ  抵抗
【図１】
2010146526.tif 000003
【図２】
2010146526.tif 000004
【図３】
2010146526.tif 000005
【図４】
2010146526.tif 000006
【図５】
2010146526.tif 000007
【図６】
2010146526.tif 000008
【図７】
2010146526.tif 000009
【図８】
2010146526.tif 000010
【図９】
2010146526.tif 000011