(57)【要約】【課題】  電子放出効率が高く、リーク電流の発生を抑えた信頼性の高い電子放出素子の製造方法を提供する。【解決手段】  上面と該上面と角部を介して接続する側面とを備える絶縁層の上に、前記側面から前記上面にかけて延在し、前記角部の少なくとも一部を覆う、導電性膜を形成し、前記導電性膜に形成された膜密度の差を利用してエッチング処理する。【選択図】  図６
2010146915.tif 000002
【特許請求の範囲】
【請求項１】
電子放出素子の製造方法であって、
上面と該上面と角部を介して接続する側面とを備える絶縁層の上に、前記側面から前記上面にかけて延在し、前記角部の少なくとも一部を覆う、導電性膜を形成する第１工程と、
前記導電性膜をエッチング処理する第２工程と、を含み、
前記第１工程は、前記導電性膜の一部であって前記側面の上に位置する部分の膜密度が、前記導電性膜の一部であって、前記絶縁層の前記角部の上に位置する部分の膜密度よりも小さくなるように、前記導電性膜を形成する工程であり、
前記第２工程は、前記導電性膜の前記膜密度が小さい部分を前記導電性膜の前記膜密度が大きい部分よりも多くエッチングするエッチャントを用いて、前記導電性膜の前記膜密度が小さい部分および大きい部分をエッチングする工程である、ことを特徴とする電子放出素子の製造方法。
【請求項２】
前記第２工程は、前記導電性膜をエッチング処理する前に、前記導電性膜の表面を酸化する処理を含むことを特徴とする請求項１に記載の電子放出素子の製造方法。
【請求項３】
前記導電性膜の表面を酸化する処理と、前記導電性膜をエッチング処理とを、繰り返すことを特徴とする請求項２に記載の電子放出素子の製造方法。
【請求項４】
前記第２工程の後に、前記絶縁層の前記側面の上に導電性材料を堆積させることを特徴とする請求項１乃至３のいずれか１項に記載の電子放出素子の製造方法。
【請求項５】
前記絶縁層の上に前記絶縁層とは別の絶縁層を間に挟んでゲート電極を設ける工程を更に含み、
前記第１工程により、前記絶縁層の上の前記導電性膜に加えて、前記ゲート電極の上に、前記絶縁層の上の前記導電性膜と接続する、別の導電性膜が形成されることを特徴とする請求項１乃至４のいずれか１項に記載の電子放出素子の製造方法。
【請求項６】
前記ゲート電極は、その側面と前記絶縁層の上面との成す角度が、前記絶縁層の前記側面と前記上面との成す角度よりも小さく、
前記第１工程により、前記絶縁層の上の前記導電性膜と前記ゲート電極の上の前記導電性膜とが、同時に、形成されることを特徴とする請求項５に記載の電子放出素子の製造方法。
【請求項７】
電子放出素子の製造方法であって、
上面と該上面と角部を介して接続する側面とを備える絶縁層の上に、前記側面から前記上面にかけて延在し、前記角部の少なくとも一部を覆う、導電性膜を形成する第１工程と、
前記導電性膜をその膜厚方向にエッチング処理する第２工程と、を含み、
前記第１工程は、前記導電性膜の原料が前記絶縁層の前記上面に対して入射する角度が、前記導電性膜の原料が前記絶縁層の前記側面に対して入射する角度よりも、９０度に近い角度となる、指向性を有する成膜方法を用いて行うことで、前記導電性膜を形成する工程であることを特徴とする電子放出素子の製造方法。
【請求項８】
電子放出素子の製造方法であって、
上面と該上面と接続する側面とを備える絶縁層の上に、前記側面から前記上面にかけて延在し、前記上面と前記側面とが接続する部分の少なくとも一部を覆う、導電性膜を形成する第１工程と、
前記導電性膜をエッチング処理する第２工程と、を含み、
前記第１工程は、前記導電性膜の一部であって前記側面の上に位置する部分の膜密度が、前記導電性膜の一部であって、前記絶縁層の前記上面の上に位置する部分の膜密度よりも小さくなるように、前記導電性膜を形成する工程であり、
前記第２工程は、前記導電性膜の前記膜密度が小さい部分を前記導電性膜の前記膜密度が大きい部分よりも多くエッチングするエッチャントを用いて、前記導電性膜の前記膜密度が小さい部分および大きい部分をエッチングする工程である、ことを特徴とする電子放出素子の製造方法。
【請求項９】
前記第1工程は、指向性スパッタ法によって前記導電性膜を形成することを特徴とする請求項１乃至８のいずれか１項に記載の電子放出素子の製造方法。
【請求項１０】
複数の電子放出素子と、該複数の電子放出素子から放出された電子が照射される発光体と、を備える画像表示装置の製造方法であって、前記複数の電子放出素子の各々が、請求項１乃至９のいずれか１項に記載の製造方法で製造されることを特徴とする画像表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界放出型の電子放出素子の製造方法及びこれを用いた画像表示装置の製造方法に関する。
【背景技術】
【０００２】
電界放出型の電子放出素子は、カソード電極とゲート電極との間に電圧を印加することでカソード電極側から電子を電界放出させる素子である。特許文献１には、カソードが基板上に設けられた絶縁層の側面に沿って設けられており、絶縁層の一部に窪んだ部分（以下リセス部と呼ぶ）を備える電子放出素子が開示されている。
【特許文献１】特開２００１−１６７６９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１に記載された電子放出素子では、その製造方法によっては、上記リセス部でゲート側の高電位電極とカソード側の低電位電極が、微小な領域で、接触又は接続するなどして無効な電流が発生する場合があった。また、製造方法によっては、多数の電子放出素子を一つの基板の上に形成する際には、幾つかの電子放出素子ではカソード側とゲート側が短絡する場合もあった。そこで、信頼性に関して更なる改善が求められている。また、電子放出効率に関しても、更なる高効率化が要求されている。ここで、電子放出効率（η）とは、電子放出素子に駆動電圧を印加したときにカソード電極とゲート電極間に流れる電流（Ｉｆ）と、真空中に取り出される電流（Ｉｅ）を用いて、効率η＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。
【０００４】
本発明は上記の課題を解決するためになされたものであって、その目的とするところは、電子放出効率が高く、無効な電流の発生や短絡の発生を抑えた信頼性の高い電子放出素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明は、上記課題を解決するために成されたものであって、電子放出素子の製造方法であって、上面と該上面と角部を介して接続する側面とを備える絶縁層の上に、前記側面から前記上面にかけて延在し、前記角部の少なくとも一部を覆う、導電性膜を形成する第１工程と、前記導電性膜をエッチング処理する第２工程と、を含み、前記第１工程は、前記導電性膜の一部であって前記側面の上に位置する部分の膜密度が、前記導電性膜の一部であって、前記絶縁層の前記角部の上に位置する部分の膜密度よりも小さくなるように、前記導電性膜を形成する工程であり、前記第２工程は、前記導電性膜の前記膜密度が小さい部分を前記導電性膜の前記膜密度が大きい部分よりも多くエッチングするエッチャントを用いて、前記導電性膜の前記膜密度が小さい部分および大きい部分をエッチングする工程であることを特徴とするものである。
【発明の効果】
【０００６】
無効な電流（リーク電流）の発生を抑え、短絡のない、信頼性の高い電子放出素子を提供することができる。また、カソードの先端（電子放出部）の曲率半径が小さくすることができ、高い電子放出効率を備える電子放出素子を形成することができる。
【発明を実施するための最良の形態】
【０００７】
以下に図面を参照して、本実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。
【０００８】
初めに本実施の形態で説明する製造方法によって形成する電子放出素子の一例の概要について述べる。電子放出素子の構成の詳細については本実施形態の製造方法について説明した後に詳述する。
【０００９】
図１（ａ）は電子放出素子の平面的模式図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線（図１（ｃ）のＡ−Ａ線）での断面図である。図１（ｃ）は図１（ｂ）における矢印の方向から電子放出素子を眺めたときの側面図である。図３（ａ）は図１（ｂ）の拡大図であり、図３（ｂ）は図３（ａ）の円状の点線で囲まれた領域（導電性膜６Ａの突起部）の拡大図である。
【００１０】
基板１上には、第１絶縁層３と第２絶縁層４とが積層されることで構成された絶縁性の段差形成部材１０と、カソード電極２とが、並設されている。そして、導電性膜６Ａが、第１絶縁層３のカソード電極２側の側面である斜面上に、該斜面に沿って、配置されている。導電性膜６Ａは、第１絶縁層３の斜面（側面）、上面、角部３２を覆っている。また、導電性膜６Ａは、カソード電極２から、段差形成部材１０の凹部（リセス部）７内まで延在している。そして、導電性膜６Ａの一方の端部は、カソード電極２に接続しており、導電性膜６Ａの他方の端部は、凹部７内（凹部７内に位置する絶縁層３の上面）から第１絶縁層３の側面（または角部３２）に跨っている突起部を形成している。従って、突起部は、第１絶縁層３の角部（第１絶縁層３の上面と側面とが接続する部分）３２上に設けられていると言える。突起部の先端は、第１絶縁層３の上面よりも基板１の表面から離れており、且つ、尖っている。ゲート電極５は、ここで示す例では、第１絶縁層３との間に設けられた第２絶縁層４によって、第１絶縁層から所定距離（第２絶縁層の厚み）だけ離れている。ゲート電極５上には導電性膜６Ｂが設けられている。そのため部材５と部材６Ｂとを一纏めにしてゲート電極と呼ぶこともできる。
【００１１】
尚、ゲート電極５の配置位置は、図１に示す形態に限られるものではない。即ち、電子放出体である導電性膜６Ａに電界放出可能な電界を印加することができるように、導電性膜６Ａと所定の間隔を置いて、配置されればよい。その場合には、第２絶縁層４は必要としない形態も有り得る。尚、ここではゲート電極５上に導電性膜６Ｂを設けているが、導電性膜６Ｂは省略することもできる。
【００１２】
カソード電極２よりもゲート電極５の電位が高くなるようにして、駆動電圧をカソード電極２とゲート電極５の間に印加することで電子が導電性膜６Ａの突起部から電界放出される。このため、導電性膜６Ａは、カソードに相当する。尚、図１では不図示であるが、基板１の上方（ゲート電極５よりも離れた位置）には、ゲート電極よりも高電位に規定されたアノード電極２０が配置される（図２参照）。
【００１３】
尚、第１絶縁層３の角部３２は、第１絶縁層３の上面と側面とが接続している部分（あるいは繋がっている部分）である。また、角部３２は、第１絶縁層３の上面（側面）から側面（上面）に繋がる部分と言うこともできる。尚、角部３２は、曲率を持たない形態（即ち上面の縁と側面の縁を突き当てた形態）とすることもできるし、曲率を持つ形態とすることもできる。すなわち、第１絶縁層３の上面と側面とが、所定の曲率半径を有する部分（角部３２）を介して繋がっている形態とすることができる。角部３２が曲率を持つ形態であれば、導電性膜６Ａを安定に形成することができ、電子放出素子の電子放出特性の観点から有利である。
【００１４】
以下に、本実施形態に係る電子放出素子の製造方法を、上記した構成の電子放出素子を例に、図６を参照しながら説明する。
【００１５】
まず、本実施形態の製造方法における一連の工程を簡単に説明し、その後、各工程について詳述する。
【００１６】
（工程１）
第１絶縁層３となる絶縁層３０を基板１の表面に形成し、続いて、第２絶縁層４となる絶縁層４０を絶縁層３０の上面に積層する。そして、絶縁層４０の上面にゲート電極５となる導電層５０を積層する（図６（ａ））。絶縁層４０の材料は、絶縁層３０の材料よりも、後述する工程３で用いるエッチング液（エッチャント）に対してエッチング量が多くなるように、絶縁層３０の材料とは異なる材料が選択される。
【００１７】
（工程２）
次に、導電層５０、絶縁層４０、絶縁層３０に対するエッチング処理（第１エッチング処理）を行う。
【００１８】
第１エッチング処理は、具体的には、フォトリソグラフィー技術等により導電層５０上にレジストパターンを形成したのち、導電層５０、絶縁層４０、絶縁層３０をエッチングする処理である。工程２により、基本的には、図１などに示した電子放出素子を構成する第１絶縁層３とゲート電極５が形成される（図６（ｂ））。尚、図６（ｂ）などに示す様に、この工程で形成される第１絶縁層３の側面（斜面）２２と基板１の表面とが成す角度が９０°よりも小さい角度（θ）となるようにすることが好ましい。また、ゲート電極５の側面（斜面）と第１絶縁層３の上面（基板１の表面）とが成す角度が、第１絶縁層３の側面（斜面）と基板１の表面とが成す角度（θ）よりも小さくすることが好ましい。
【００１９】
（工程３）
続いて、絶縁層４０に対するエッチング処理（第２エッチング処理）を行う（図６（ｃ））。
【００２０】
工程３により、基本的には、図１等に示した電子放出素子を構成する第２絶縁層４が形成される。この結果、第１絶縁層３の上面の一部と第２絶縁層４の側面とからなる凹部７が形成される（図６（ｃ））。より詳細には、ゲート電極５の下面の一部と第１絶縁層３の上面の一部と第２絶縁層４の側面とで凹部７が形成される。また、工程３において、絶縁層４０の側面がエッチングされるので第１絶縁層３の上面の一部が露出する。第１絶縁層３の露出している上面２１と第１絶縁層３の側面である斜面２２とが接続している部分が角部３２である。
【００２１】
（工程４）
導電性膜（６Ａ）を構成する材料からなる膜６０Ａを、基板１の表面から、第１絶縁層３のカソード電極２側の側面となる斜面２２を経て、第１絶縁層３の上面２１に至るように、堆積する。
【００２２】
即ち、導電性膜６０Ａは、第１絶縁層３の角部３２の少なくとも一部を覆い、第１絶縁層３の斜面（側面）から第１絶縁層３の上面にかけて延在することになる。
【００２３】
導電性膜６０Ａの膜密度が、第１絶縁層３の角部３２の上（および第１絶縁層３の上面の上）に位置する部分の方が、第１絶縁層３の斜面上に位置する部分よりも、高くなる様に成膜することが好ましい。また、同時に、導電性膜（６Ｂ）を構成する材料からなる膜６０Ｂを、ゲート電極５の上に堆積することができる。このようにして、導電性膜６０Ａ（および６０Ｂ）を形成する（図６（ｄ））。
【００２４】
図６（ｄ）で示した例では、導電性膜６０Ａと導電性膜６０Ｂとが接触するように成膜している。工程４では、導電性膜６０Ａと導電性膜６０Ｂとが接触しないように、即ち、間隙を形成するように、導電性膜６０Ａと導電性膜６０Ｂを成膜することもできる。
【００２５】
しかしながら、詳しくは後述するが、間隙の大きさ（距離ｄ）をより高精度に制御するためには、図６（ｄ）に示すように、導電性膜６０Ａと導電性膜６０Ｂとが接触するように成膜することが望ましい。
【００２６】
（工程５）
続いて、導電性膜（６０Ａ、６０Ｂ）に対してエッチング処理（第３エッチング処理）を行う。
【００２７】
第３エッチング処理は導電性膜（６０Ａ、６０Ｂ）の膜厚方向におけるエッチング処理を主眼とした処理である。
【００２８】
工程５により、工程４で接触していた導電性膜６０Ａと導電性膜６０Ｂとの間に間隙８が形成される。また、導電性膜６０Ａの端部（突起部）の先鋭化を行うことができる。また、凹部内に付着している余計な導電材料（導電性膜（６０Ａ、６０Ｂ）を構成する材料）を除去することができる。これらの結果、導電性膜６Ａと導電性膜６Ｂとが形成される（図６（ｅ）、図６（ｆ））。
【００２９】
尚、工程５では、エッチング処理の前に導電性膜（６０Ａ、６０Ｂ）の表面を酸化させる酸化処理を加える場合もある。また、工程５を、上記酸化処理と上記エッチング処理とを繰り返す工程とする場合もある。
【００３０】
このように酸化処理とエッチング処理とを行うことによって、単にエッチング処理する場合（図６（ｅ））に比べて、図６（ｆ）に示した様に導電性膜６Ａの突起部の先端を制御性よく先鋭化出来る。また、導電性膜６Ａと導電性膜６Ｂとの間隙８を制御性よく形成できる。その結果、より高い電子放出効率の電子放出素子を得ることができる。
【００３１】
このように、工程５は導電性膜（６０Ａ、６０Ｂ）をその膜厚方向にエッチングするための処理である。尚、工程５では、導電性膜（６０Ａ、６０Ｂ）の露出している表面が全てエッチャントに曝されることになる。
【００３２】
（工程６）
導電性膜６Ａに電子を供給するためのカソード電極２を形成する（図６（ｇ））。この工程は、他の工程の前や後に変更することもできる。尚、カソード電極２を用いずに、カソード電極２の機能を導電性膜（カソード）６Ａが兼ねることもできる。その場合には、工程６は省略できる。
【００３３】
基本的には、以上の（工程１）〜（工程６）により、図１、図３に示した電子放出素子を形成することができる。
【００３４】
尚、上記工程５における第３エッチング処理により、導電性膜６Ａの第１絶縁層３の側面に位置する部分があまりに高抵抗になる場合や、そのほとんどが除去されてしまう場合などがある（図１２（ａ））。そこで、本実施形態の電子放出素子の製造方法では、以下の工程７を更に付加することができる。
【００３５】
（工程７）
上記工程５又は工程６の後に、少なくとも第１絶縁層３の側面上（側面に導電性膜６Ａが残っていればその上）に導電性材料を堆積させて、被膜９Ａを形成する。
【００３６】
被膜９Ａを構成する材料は導電性膜６Ａと同じ材料で形成しても良いし、別材料で形成しても良い（図１２（ｂ））。この工程では、同時に、導電性膜６Ｂ上にも被膜９Ｂを設ける場合もある。
【００３７】
以下、各工程についてより詳細に説明する。
【００３８】
（工程１について）
基板１は電子放出素子を支持するための基板である。石英ガラス，Ｎａ等の不純物含有量を減少させたガラス、青板ガラスなどを用いることができる。基板１に必要な機能としては、機械的強度が高いだけでなく、ドライエッチング、ウェットエッチング、現像液等のアルカリや酸に対して耐性があることが挙げられる。また、画像表示装置に用いる場合は、加熱工程などを経るので、積層する部材と熱膨張率差が小さいものが望ましい。また熱処理を考慮すると、ガラス内部からのアルカリ元素等が電子放出素子に拡散しづらい材料が望ましい。
【００３９】
絶縁層３０（第１絶縁層３）を構成する材料は、加工性に優れる材料からなり、たとえば窒化シリコン（典型的にはＳｉ３Ｎ４）や酸化シリコン（典型的にはＳｉＯ２）である。絶縁層３０は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成することができる。また絶縁層３０の厚さは、数ｎｍから数十μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲に選択される。
【００４０】
絶縁層４０（第２絶縁層４）を構成する材料は、加工性に優れる材料からなる絶縁性の膜であり、たとえば窒化シリコン（典型的にはＳｉ３Ｎ４）や酸化シリコン（典型的にはＳｉＯ２）である。絶縁層４０は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成することができる。また絶縁層４０の厚さは、絶縁層３０よりも薄く、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十ｎｍの範囲で選択される。
【００４１】
尚、絶縁層３０と絶縁層４０を基板１上に積層した後に工程３にて凹部７を形成する必要がある。そのため、上記第２エッチング処理に対して、絶縁層３０よりも絶縁層４０の方がよりエッチング量が多い関係に設定する。望ましくは絶縁層３０と絶縁層４０との間のエッチング量の比は、１０以上であることが好ましく、５０以上であることが更に好ましい。
【００４２】
このようなエッチング量の比を得るためには、例えば、絶縁層３０を窒化シリコン膜で形成し、絶縁層４０を酸化シリコン膜やリン濃度の高いＰＳＧやホウ素濃度の高いＢＳＧ膜等で構成すれば良い。尚、ＰＳＧはリンシリケートガラスであり、ＢＳＧはボロンシリケートガラスである。
【００４３】
導電層５０（ゲート電極５）は導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。
【００４４】
ゲート電極５となる導電層５０の材料は、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料が使用できる。また、炭化物や硼化物や窒化物も使用でき、Ｓｉ，Ｇｅ等の半導体も使用できる。
【００４５】
また、導電層５０（ゲート電極５）の厚さは、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲で選択される。
【００４６】
ゲート電極５となる導電層５０は、カソード電極２に比べてその膜厚が薄い範囲で設定される場合があるので、カソード電極２の材料よりも低抵抗な材料であることが望ましい。
【００４７】
（工程２について）
上記第１エッチング処理では、エッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能な、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）を用いることが好ましい。
【００４８】
ＲＩＥに用いるガスとしては、加工する対象部材がフッ化物を作る材料である場合には、ＣＦ４やＣＨＦ３やＳＦ６などのフッ素系ガスが選ばれる。また加工する対象部材がＳｉやＡｌのような塩化物を形成する材料である場合には、Ｃｌ２、ＢＣｌ３などの塩素系ガスが選ばれる。またレジストとの選択比を取るため、またエッチング面の平滑性の確保あるいはエッチングスピードを上げるため、水素、酸素、アルゴンガスの少なくともいずれかをエッチングガスに添加する。
【００４９】
工程２により、基本的に、図１などに示した電子放出素子を構成する第１絶縁層３とゲート電極５と同一または略同一の形状が形成される。しかしながら、工程２以降に行われるエッチング処理で、第１絶縁層３とゲート電極５が全くエッチングされないことを意味する訳ではない。
【００５０】
また、第１絶縁層３の側面（斜面）２２と基板１の表面とが成す角度（図６（ｂ）にθで表示）は、ガス種、圧力、等の条件を制御することに所望の値に制御可能である。θは、９０°よりも小さい角度（θ）とすることが好ましい。これは、工程４で第１絶縁層３の斜面２２に形成される導電性膜６０Ａ（導電性膜６Ａ）の膜質（膜密度）を制御するためである。
【００５１】
θを９０°よりも小さい角度に設定することで、結果としてゲート電極５のカソード電極側の側面は、第１絶縁層３のカソード電極側の側面よりも後退する。また、ゲート電極５の側面（斜面）と第１絶縁層３の上面（又は基板１の表面）とが成す角度が、第１絶縁層３の側面（斜面）２２と基板１の表面とが成す角度よりも小さくすることが好ましい。尚、第１絶縁層３の上面２１と第１絶縁層３の側面２２との成す角度は、１８０°−θとみなせる。
【００５２】
尚、θは、第１絶縁層３の側面２２において、角部３２（図６（ｃ）参照）から基板１方向へ接線を引いたときに、この接線と基板１とのなす角度で表すことができる。
【００５３】
尚、絶縁層３は基板１の表面に一般的に用いられる成膜方法によって形成されているので、絶縁層３の上面２１は基板１の表面（水平方向１２）と平行（または実質的に平行）であると言える。即ち、絶縁層３の上面２１は基板１の表面と完全に平行である場合もあるが、成膜環境や条件などにより、通常、僅かに傾きを有することが考えられるが、このような場合も含めて、平行または実質的に平行の範疇である。
【００５４】
（工程３について）
工程３では、エッチング液によって絶縁層４０がエッチングされる量に対して、エッチング液によって絶縁層３がエッチングされる量が十分に低くなるようにエッチング液が選択される。
【００５５】
上記第２エッチング処理は、例えば絶縁層４０が酸化シリコンで形成され第１絶縁層３（絶縁層３０）が窒化シリコンで形成されている場合、エッチング液は通称バッファードフッ酸（ＢＨＦ）を用いればよい。バッファードフッ酸（ＢＨＦ）はフッ化アンモニウムとフッ酸との混合溶液である。また、絶縁層４０が窒化シリコンで形成され第１絶縁層３（絶縁層３０）が酸化シリコンで形成されている場合は、エッチャントは熱リン酸系エッチング液を使用すればよい。
【００５６】
工程３により、図１などに示した電子放出素子を構成する第２絶縁層４と同一または略同一のパターンが形成される。しかしながら、工程３以降に行われるエッチング処理で、第２絶縁層４が全くエッチングされないことを意味する訳ではない。
【００５７】
凹部７の深さ（奥行き方向の距離）は、電子放出素子のリーク電流に深く関わる。凹部７を深く形成するほどリーク電流の値が小さくなる。しかし、あまり凹部７を深くするとゲート電極５が変形する等の課題が発生する。このため、実用的には３０ｎｍ以上２００ｎｍ以下に設定される。尚、凹部７の深さは、絶縁層３の側面２２（または角部３２）から絶縁層４の側面までの距離と言い換えることもできる。
【００５８】
（工程４について）
工程４において、導電性膜（６０Ａ、６０Ｂ）は、蒸着法、スパッタ法等の真空成膜技術により形成される。
【００５９】
導電性膜６０Ａの密度が、第１絶縁層３の角部３２の上（および第１絶縁層３の上面の上）に位置する部分の方が、第１絶縁層３の斜面上に位置する部分よりも、高くなる様に成膜する。このような成膜を行うことで、導電性膜６０Ａの、第１絶縁層３の上面２１（角部３２）上に位置する端部が、突起形状（突起部）を有する形態とすることができる。即ち、図６（ｄ）に示す様に、先端が尖った突起部を第１絶縁層３の上面２１（角部３２）上に備える、導電性膜６０Ａを形成することができる。そして、導電性膜６０Ａの突起部の膜密度に比べて、導電性膜６０Ａの第１絶縁層３の斜面２２上に位置する部分の膜密度が低く形成される。その結果、工程５の第３エッチング処理により、突起部をより先鋭化することができる。
【００６０】
上記の様な成膜を行う為には、導電性膜６０Ａの成膜を指向性を有する成膜法によって行う。例えば、いわゆる指向性スパッタリング法や蒸着法を用いることができる。指向性を有する成膜方法を用いることで、導電性膜（６０Ａ，６０Ｂ）の原料（成膜材料）が、第１絶縁層３の上面および側面（並びにゲート電極５の上面および側面）に入射する角度を制御できる。
【００６１】
指向性スパッタでは、具体的には、基板１とターゲットとの角度を設定した上で、基板１とターゲットの間に遮蔽板を設けたり、基板１とターゲット間の距離をスパッタ粒子の平均自由行程近傍にする等行う。スパッタ粒子に指向性を与えるコリメータを用いる、いわゆるコリメーションスパッタ法も上記指向性スパッタリング法の範疇である。このようにして、限られた角度のスパッタ粒子（スパッタされた原子またはスパッタされた粒子）のみが被成膜面（絶縁層３０の斜面など）に入射される様にする。
【００６２】
即ち、スパッタ粒子（成膜材料）の第１絶縁層３の斜面に対する入射角度が、スパッタ粒子（成膜材料）の第１絶縁層３の上面（角部３２）に対する入射角度よりも小さい（浅い）角度になる様にすればよい。但し、スパッタ粒子の第１絶縁層３の上面（角部３２）に対する入射角度は、スパッタ粒子の第１絶縁層３の斜面に対する入射角度よりも、９０度に近く設定する。このようにすることで、スパッタ粒子は、第１絶縁層３の斜面に対してよりも第１絶縁層３の上面（角部３２）に対して、より垂直に近い状態で入射させることができる。このような成膜を行うことで、前述したような、導電性膜６０Ａの、第１絶縁層３の上面２１（角部３２）上に位置する端部が、突起形状（突起部）を有する形態とすることができる。
【００６３】
蒸着法では、真空度が１０−２〜１０−４Ｐａ程度の高真空下で成膜を行うと、蒸発源から気化した蒸発物質（成膜材料）は、衝突する可能性が低い。更に、蒸発物質（成膜材料）の平均自由行程は概ね数百ｍｍ〜数ｍ程度である為、蒸発源から気化した時の方向性が維持されて基板に届くことになる。このため、蒸着法は指向性を有する成膜方法となる。蒸発源を蒸発させる手法は、抵抗加熱、高周波誘導加熱、電子ビーム加熱などが有るが、対応可能な物質の種類及び加熱面積の関係から電子ビームを利用する方法が有効である。
【００６４】
尚、工程２においてθを９０°よりも小さい角度に設定することで、ゲート電極５のカソード電極２側の側面は、第１絶縁層３のカソード電極２側の側面よりも後退することは前述した通りである。その結果、工程４で上記したような指向性を有する成膜を行うことで、角部３２の上には、側面（斜面）の上よりも、良質な膜が形成される。尚、「良質な膜」とは、ここでは「高密度な膜」または「膜密度の高い膜」と言い換えることができる。
【００６５】
従って、工程２における第１エッチング処理によって形成される角度θを、より小さい角度にすれば、第１絶縁層３の上面により多くの良質な膜を形成できる。即ち、第１絶縁層３のカソード電極２側の側面に対する、ゲート電極５のカソード電極２側の側面の後退量を多くすれば、第１絶縁層３の上面により多くの良質な膜を形成できる。
【００６６】
本工程では、導電性膜６０Ａと導電性膜６０Ｂとが接触しないように、即ち、間隙を形成するように、導電性膜６０Ａと導電性膜６０Ｂを成膜することもできる。また、ゲート電極５上に導電性膜６Ｂを設けない形態とする場合には、ゲート電極５と離れるように、導電性膜６０Ａを成膜する。
【００６７】
電子放出素子では、図３で示した様に、導電性膜６Ａと導電性膜６Ｂとの間に距離ｄの間隙を高精度に形成する必要がある。特に、複数の電子放出素子を均一性高く形成する場合には、各電子放出素子の間隙の大きさのバラツキを少なくすることが重要である。間隙の大きさ（距離ｄ）をより高精度に制御するために、工程４において、導電性膜６０Ａと導電性膜６０Ｂとが接触するように成膜することが望ましい。言い換えると、工程４において、導電性膜６０Ａとゲート電極５とが導電性膜６０Ｂを介して接続するように成膜することが望ましい。そして、その後に、下記工程５における第３エッチング処理を行って導電性膜６０Ａと導電性膜６０Ｂとの間に間隙を形成することが望ましい。
【００６８】
尚、間隙８の形成を、上記工程４の成膜時間や成膜条件の制御等で行う場合も、凹部７内のどこかに、導電性膜６０Ａと導電性膜６０Ｂとが、微小に接触した箇所（リーク源）が形成される可能性もある。そのため、工程４の後に、下記工程５における第３エッチング処理を行う必要がある。
【００６９】
導電性膜６０Ａと導電性膜６０Ｂは、同一材料でも良いし、異なる材料でも構わない。しかしながら、製造の容易性、エッチングの制御性から、導電性膜６０Ａと導電性膜６０Ｂは同一材料で同時に成膜することが好ましい。
【００７０】
導電性膜（６０Ａ、６０Ｂ）の材料は、導電性があり、電界放出する材料であればよく、好ましくは、２０００℃以上の高融点の材料から選択される。また、導電性膜６０Ａの材料は、５ｅＶ以下の仕事関数材料であり、その酸化物が簡易にエッチング可能な材料で形成されることが好ましい。このような材料として例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、或いは炭化物、硼化物、窒化物も使用可能である。工程５において、金属と金属酸化物のエッチング特性の差を利用した、表面酸化膜のエッチング処理を行う場合があるので、導電性膜（６０Ａ、６０Ｂ）の材料は、ＭｏまたはＷを用いることが好ましい。
【００７１】
（工程５について）
第３エッチング処理としてはドライエッチング、ウェットエッチングの何れでも構わないが、他材料とのエッチング選択比の容易さを考慮して、ウェットエッチングを行うことが好ましい。
【００７２】
エッチング量（間隙の大きさｄ）が数ｎｍ程度と微量である為、安定性を考慮するとエッチングレートは１分間に１ｎｍ以下であることが望ましい。上記エッチングレートとは、単位時間当たりの膜厚変化量を意味している。エッチング処理で除去される単位時間当たりの原子数は、導電性膜（６０Ａ、６０Ｂ）の材料とエッチング液で一意に決まるので、膜密度とエッチングレートは反比例の関係にある。即ち、膜密度が高いほど、エッチングレートは低くなる。
【００７３】
図７（ａ）、図７（ｂ）、図７（ｃ）を用いて、第３エッチング処理による、間隙の形成と導電性膜６０Ａの端部（突起部）の先鋭化処理について説明する。
【００７４】
図７（ａ）は、工程４で指向性を有する成膜方法により、導電性膜（６０Ａ、６０Ｂ）が成膜された状態を表している。指向性を有するスパッタ法により、ゲート電極５の表面、基板１の表面上、及び、第１絶縁層３の角部３２の上、第１絶縁層３の上面では、スパッタ粒子が、それらの面に対して９０°に近い角度（スパッタ粒子の飛翔方向と面の成す角度）で衝突する。尚、スパッタ粒子とは、スパッタターゲットからスパッタされた粒子を指す。その為、上記した部分には、良質な膜（ここでは「高密度な膜」または「膜密度の高い膜」と表現する）が形成される。
【００７５】
一方、第１絶縁層３の斜面及びゲート電極５の端部近傍の面には、スパッタ粒子がこれらの面に対して浅い角度で衝突する為、これらの面上には低密度な膜（または「膜密度の低い膜」）が形成される。
【００７６】
図７（ａ）では、導電性膜の６Ａ１および６Ｂ１で模式的に示した部分が高密度膜、導電性膜の６Ａ２および６Ｂ２で模式的に示した部分が低密度膜を表している。
【００７７】
前述した様に膜密度とエッチングレートは反比例する。そのため、上記第３エッチング処理では、導電性膜の６Ａ１および６Ｂ１で模式的に示した部分に比較して、導電性膜の６Ａ２および６Ｂ２で模式的に示した部分の方が高エッチングレートになる。尚、工程５では、導電性膜の露出している表面が全てエッチャントに曝される（エッチングされる）ことになる。
【００７８】
図７（ｂ）および図７（ｃ）は、第３エッチング処理を行った状態を表している。図中、Ｔ２は高密度膜の部分における、第３エッチング処理による膜厚の減少量を示しており、Ｔ３は低密度膜の部分における、第３エッチング処理による膜厚の減少量を示している。本実施形態では、Ｔ２＜Ｔ３の関係が成り立つ。第３エッチング処理による膜厚の減少量はエッチング時間あるいはエッチング回数で調整が可能である。Ｔ２＜Ｔ３の関係があるので、繰り返してエッチング処理を行うことにより導電性膜６０Ａの端部（突起部）の先鋭化が促進される（図７（ｃ））。
【００７９】
導電性膜（６０Ａ、６０Ｂ）の材料がモリブデンの場合は、高密度膜は９．５ｇ／ｃｍ３以上１０．２ｇ／ｃｍ３以下であり、低密度膜は７．５ｇ／ｃｍ３以上８．０ｇ／ｃｍ３以下であることが望ましい。上記値は、膜の抵抗率と膜厚（低密度膜は斜面に形成されるので、低密度膜部分は膜厚も薄くなる関係がある）及びエッチングレート差を考慮した実用的な範囲である。
【００８０】
膜密度の測定は、一般にはＸＲＲ（Ｘ線反射率法）が用いられるが、実際の電子放出素子では測定が困難な場合がある。そのような場合には、膜密度の測定手法として、例えば、以下の方法を採用することができる。即ち、ＴＥＭ（透過電子顕微鏡）とＥＥＬＳ（電子エネルギー損失分光）を組み合わせた高分解能電子エネルギー損失分光電子顕微鏡で、元素の定量分析を行い、膜密度が既知の膜と比較することで、検量線を作成して、密度を算出することができる。
【００８１】
導電性膜（６０Ａ、６０Ｂ）の材料と第３エッチング処理に用いるエッチャントの組み合わせは、特に限定されるものではない。例えば、導電性膜（６０Ａ、６０Ｂ）の材料がモリブデンであれば、エッチャントはＴＭＡＨ（水酸化テトラメチルアンモニウム）やアンモニア水などのアルカリ溶液を用いることができる。或は、エッチャントとして、２−（２−ｎ−ブトキシエトキシ）エタノールとアルカノールアミンの混合物やＤＭＳＯ（ジメチルスルホキシド）等も用いることができる。
【００８２】
また、導電性膜（６０Ａ、６０Ｂ）の材料がタングステンの場合は、硝酸やフッ酸や水酸化ナトリウム溶液等をエッチャントとして用いることができる。
【００８３】
また、前述した様に、工程５を、導電性膜（６０Ａ、６０Ｂ）の表面を酸化させる酸化工程と酸化した導電性膜（６０Ａ、６０Ｂ）の表面をエッチングするエッチング処理とで構成する形態もある。
【００８４】
これは、酸化工程で導電性膜（６０Ａ、６０Ｂ）の表面に所望量の酸化膜を形成した後、該酸化膜をエッチング除去することにより、エッチング量の均一性（再現性）を高める効果が期待できる。
【００８５】
そして、酸化量（酸化膜厚）は膜密度に反比例する。即ち、膜密度が高い部分の表面の酸化量（酸化膜厚）は、膜密度が低い部分の表面の酸化量（酸化膜厚）に比べて小さくなる。そのため、導電性膜（６０Ａ、６０Ｂ）を酸化処理した場合、膜密度の小さい部分（図７（ａ）の６Ａ２、６Ｂ２に相当する部分）の表面層が優先的に（選択的に）酸化される。つまり、酸化処理とエッチング処理とを行うことによって導電性膜６０Ａの端部（突起部）の先鋭化と前述した間隙の間隔の制御精度を高めることが可能になる。
【００８６】
酸化方法は、導電性膜６０Ａの表面を数〜数十ｎｍ酸化させることが可能な方法ならば特に制限されるものではない。具体的にはオゾン酸化（エキシマＵＶ露光、低圧水銀露光、コロナ放電処理、等）や熱酸化等が挙げられるが、好ましくは、酸化の定量性が優れているエキシマＵＶ露光を用いる。また、導電性膜６０Ａの材料がモリブデンの場合にはエキシマＵＶ露光により、酸化膜が容易に除去できるＭｏＯ３を主として生成することができる利点もある。
【００８７】
酸化膜の除去工程は、ドライ、ウェットの何れでも構わないが、好ましくはウェットエッチング処理を用いる。酸化膜の除去工程（エッチング工程）は、表面層である酸化膜のみを除去（エッチング）することが目的となる。そのため、用いるエッチャントしては、酸化膜のみを除去して、下層である金属層（酸化していない層）には実質的な影響のないものが望まれる。或いは、酸化膜のエッチングレートが金属層（酸化していない層）に比較して十分に大きい（桁で異なる）ものが望まれる。具体的には、導電性膜（６０Ａ、６０Ｂ）の材料がモリブデンであれば、エッチャントは、希釈ＴＭＡＨ（濃度が０．２３８％以下が望ましい）、温水（４０℃以上が望ましい）等が挙げられる。導電性膜（６０Ａ、６０Ｂ）の材料がタングステンの場合は、バッファードフッ酸、希塩酸、温水等が挙げられる。
【００８８】
工程５によって、導電性膜６Ａと導電性膜６Ｂとが形成される（図７（ｃ））。尚、導電性膜６Ｂは、ゲート電極５の上（詳細にはゲート電極の側面（斜面）上と上面上）に設けられている。このため、導電性膜６Ｂ（ゲート電極５の側面に位置する部分）を、導電性膜６Ａの突起部の先端から放出された電子が最初に衝突する部分とすることができる。そのためゲート電極５を構成する材料の融点が多少低くても、導電性膜６Ｂを高融点の材料で形成すれば、電子放出素子の電子放出特性の劣化を抑制することができる。
【００８９】
（工程６について）
カソード電極２は、前記ゲート電極５と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成することができる。カソード電極２の材料は、ゲート電極５と同じ材料であってもよく、異なる材料であってもよい。
【００９０】
カソード電極２の厚さとしては、数十ｎｍから数μｍの範囲で設定され、好ましくは数百ｎｍから数μｍの範囲で選択される。
【００９１】
（工程７について）
工程７は、例えば、前述したように第１絶縁層３の斜面上に位置する導電性膜６Ａの膜厚が高抵抗になり過ぎる場合などに好ましく行われる。
【００９２】
また、工程５の後に、先鋭化加工が困難な低仕事関数材料の膜で、少なくとも突起部の先端を被覆する場合もある。この場合には、導電性の低仕事関数材料を用いれば上記工程７を同時に行うことができる。
【００９３】
被膜９Ａの材料は導電性膜６Ａと同一のものでも良いし、別材料でも良い（図１２（ｂ））。しかしながら、被膜９Ａの材料は導電性材料であることが望ましい。尚、導電性膜６Ａと導電性膜６Ｂとが接続しないように被膜９Ａを設ける。また、被膜９Ａは、導電性膜６Ａよりも膜厚を薄く形成する。
【００９４】
工程７以前の工程で、第１絶縁層３の斜面上に位置する導電性膜６Ａが全く無くなってしまった場合には、被膜９Ａを構成する材料は、第１絶縁層３の斜面上に直接堆積されることになる。
【００９５】
工程７では、同時に、導電性膜６Ｂ上にも被膜９Ｂを設けることもできる。被膜９Ｂの材料は被膜９Ａと同じ材料でも異なる材料でも良い。しかしながら、同じ材料であれば、工程を簡略化できる。
【００９６】
被膜９Ａとして低仕事関数材料の膜を用いる場合には、上述したように、第１絶縁層３の斜面上に設けることに加え、少なくとも突起部の先端を被膜９Ａで覆う。低仕事関数材料の膜としては、導電性膜６Ａよりも低仕事関数の材料からなる膜であれば良い。例えばｎ型ダイヤモンド膜や、窒素ドープしたテトラヘデラルアモルファスカーボン（ｔａ−Ｃ）膜や、酸化イットリウム膜などを好適に用いることができる。
【００９７】
上記した製造方法により形成される電子放出素子の構成の詳細について図１および図３を用いて以下に述べる。
【００９８】
ここでは、段差形成部材１０を、第１絶縁層３と第２絶縁層４とを積層することで構成する例を示した。しかしながら、段差形成部材１０は、３つ以上の複数の層で構成することもできる。
【００９９】
段差形成部材１０を構成する第２絶縁層４の上面にゲート電極５が載置されており、段差形成部材１０の側面であって、ゲート電極５の端部の直下に位置する部分に、凹部７が設けられている。ここでは、ゲート電極５の下面（基板１側の面）の一部が露出するように、段差形成部材１０の側面に凹部７を設けた例を示した。即ち、ゲート電極５の下面の一部（露出している部分）が凹部７を形作っている。
【０１００】
しかしながら、凹部７は、ゲート電極５の下面と段差形成部材１０の上面との界面よりも、基板１側に設ける形態であってもよい。即ち、ゲート電極５の下面から凹部７を離れて設けた形態（ゲート電極５の下面が露出しない形態）であってもよい。いずれにしても、本実施形態の電子放出素子では、凹部７の上にゲート電極５が配置されている。
【０１０１】
また、ここでは、段差形成部材１０を構成する第１絶縁層３の側面が傾斜した斜面で構成されているが、基板１の表面に対して、９０°未満の角度とすることが上記した製造方法との兼ね合いから好ましい。尚、第２絶縁層４の側面（図６（ｃ）参照）の基板１との角度は、カソードである導電性膜６Ａの突起部からの電子放出の妨げにならない限り、特に限定されるものではない。
【０１０２】
次に、導電性膜（カソード）６Ａの突起部について、その特徴とその望ましい形態を図３（ａ）および図３（ｂ）を用いて以下に述べる。
【０１０３】
図３（ａ）は図１（ｂ）を拡大した図であり、図３（ｂ）は図３（ａ）の円状の点線で囲まれた領域（導電性膜６Ａの突起部）の拡大図である。
【０１０４】
導電性膜６Ａの突起部の先端を拡大すると、その先端には曲率半径ｒで代表される部分が存在する（図３（ｂ）の点線で囲まれた円を参照）。この曲率半径ｒの値により導電性膜６Ａの先端の電界強度が異なる。ｒが小さいほど電気力線の集中が生じるため突起先端に高い電界を形成することが可能となる。従って突起部分先端の電界を一定とした場合、すなわち駆動電界（電子放出時の電界）を一定とした時に、曲率半径ｒが相対的に小さければ導電性膜６Ａの突起部の先端とゲート電極５との最短距離ｄが大きく、ｒが相対的に大きければ最短距離ｄが小さな値となる。最短距離ｄの違いは散乱回数の違いに影響するため、ｒが小さく、ｄが大きいほど電子放出効率が高い電子放出素子とすることが可能となる。
【０１０５】
導電性膜６Ａの突起部は、図３（ｂ）で示されるように、凹部７内に、段差形成部材１０の側面と凹部７との境界（第１絶縁層３の角部３２）から距離ｘだけ、入り込んでいる。
【０１０６】
距離ｘをもって凹部７内に、導電性膜６Ａが入り込むことで、以下の三つのメリットが生じる。
（１）電子放出部となる導電性膜６Ａの突起部が第１絶縁層３と広い面積を持って接触し、機械的な密着力があがる（密着強度の上昇）。
（２）電子放出部となる導電性膜６Ａの突起部と第１絶縁層３との熱的な接触面積が広がり、電子放出部で発生する熱を効率よく第１絶縁層３に逃がすことが可能となる（熱抵抗の低減）。
（３）第１絶縁層３の上面に対して傾斜を備えることで、絶縁層―真空−金属界面で生じる三重点での電界強度を弱め、異常な電界発生による放電現象を防止することが可能となる。
【０１０７】
尚、距離ｘは、導電性膜６Ａの、凹部７の表面と接する部分の端部から凹部７の縁までの距離と言う事が出来る。換言すると、第１絶縁層３の上面と導電性膜６Ａとが凹部７の深さ方向に接する長さと言う事ができる。
【０１０８】
次に、上記した電子放出素子に、図２のように駆動電圧を印加することによって放出された電子の軌道について説明する。
【０１０９】
図２は、電子放出素子の電子放出特性を測定するときの電源及び電位の関係を示す図である。ここでＶｆはカソードとゲートとの間に印加される電圧、Ｉｆはこの時流れる素子電流、Ｖａはカソードとアノード電極２０の間に印加される電圧、Ｉｅは電子放出電流である。ここで、電子放出効率（η）は、素子に電圧（Ｖｆ）を印加したときに検出される電流（Ｉｆ）と真空中に取り出される電流（Ｉｅ）を用いて、効率η＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。
（電子放出における散乱の説明）
図４（ａ）において、導電性膜６Ａの突起部の先端からゲート電極５に向かって電界放出された電子は、その一部もしくは全てが、ゲート電極５或いはゲート電極上の導電性膜６Ｂに衝突する。
【０１１０】
放出された電子のゲート電極５もしくは導電性膜６Ｂへの衝突箇所は、ゲート電極５の、凹部７を形作っている部分５１（ゲート電極５の下面）と、導電性膜６Ｂの斜面６１とに大別されるが、多くの場合は、導電性膜６Ｂの斜面６１に衝突する可能性が高い。
【０１１１】
この際、導電性膜６Ｂの抵抗率が大きいと、電子衝突により導電性膜６Ｂが発熱して蒸発、変形する可能性があり、その場合には前記のＩｆが劣化する等、信頼性に関わる問題が生じてしまう。この為、導電性膜６Ｂの抵抗率は、小さい方が良好である。
【０１１２】
図５にはモリブデン膜の膜密度と抵抗率の関係を示した。図からも判る様に、一般に金属の膜密度と抵抗率は反比例の関係にある。即ち、金属の膜密度が高くなれば、その抵抗率（比抵抗）は低下する。そのため、抵抗率を小さくする為には膜密度を大きくする必要がある。
【０１１３】
前述したように、工程４では、導電性膜６０Ｂの膜密度が、第１絶縁層３の角部近傍上に堆積している部分の方が、絶縁層３の斜面上に堆積している部分よりも大きくなる様に成膜を行っている。この成膜法によればゲート電極５上の導電性膜６０Ｂについても、同様のことが起こる。つまり、ゲート電極５の斜面と絶縁層３の上面の成す角が９０°よりも小さくなる様なゲート形状とすることで、導電性膜６０のゲート電極５の先端（斜面）に成膜される部分６１の膜密度は大きくなる。そのため、ゲート電極５の先端（斜面）に対するスパッタ粒子の入射角度を、ゲート電極５の上面に対するスパッタ粒子の入射角度よりも、９０°に近づけることが好ましい。そのようにすればゲート電極５の上面に成膜された部分６２に比べて抵抗率を小さくすることが可能である。具体的には、図４（ｂ）に示すような斜面をゲート電極５のカソード電極２側の側面（端部）が有することが好ましい。
【０１１４】
以下、上記電子放出素子を複数配して得られる電子源を備えた画像表示装置について、図９〜図１１を用いて説明する。
【０１１５】
図９において、６１は基板、６２はＸ方向配線、６３はＹ方向配線であり、また、６４は上記した電子放出素子、６５は結線である。尚、Ｘ方向配線６２は、上述のカソード電極２を共通に接続する配線であり、Ｙ方向配線６３は上述のゲート電極５を共通に接続する配線である。
【０１１６】
ｍ本のＸ方向配線６２は、ＤＸ１，ＤＸ２，…ＤＸｍからなり、真空蒸着法，印刷法，スパッタ法等を用いて形成された金属等の導電性材料で構成することができる。配線の材料、膜厚、巾は、適宜設計される。
【０１１７】
Ｙ方向配線６３は、ＤＹ１，ＤＹ２，…ＤＹｎのｎ本の配線よりなり、Ｘ方向配線６２と同様に形成される。これらｍ本のＸ方向配線６２とｎ本のＹ方向配線６３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【０１１８】
不図示の層間絶縁層は、真空蒸着法，印刷法，スパッタ法等を用いて形成される。例えば、Ｘ方向配線６２を形成した基板６１の全面或は一部に所望の形状で形成され、特に、Ｘ方向配線６２とＹ方向配線６３の交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。Ｘ方向配線６２とＹ方向配線６３は、それぞれ外部端子として引き出されている。
【０１１９】
配線６２と配線６３を構成する材料、結線６５を構成する材料及びカソード、ゲートを構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。
【０１２０】
Ｘ方向配線６２には、Ｘ方向に配列した電子放出素子６４の行を選択するための走査信号を印加するための不図示の走査信号印加手段が接続される。一方、Ｙ方向配線６３には、Ｙ方向に配列した電子放出素子６４の各列を入力信号に応じて変調するための不図示の変調信号発生手段が接続される。
【０１２１】
各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【０１２２】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択して、独立に駆動可能とすることができる。
【０１２３】
このような単純マトリクス配置の電子源を用いて構成した画像表示装置について、図１０を用いて説明する。図１０は画像表示装置の画像表示パネル７７の一例を示す模式図である。
【０１２４】
図１０において、６１は電子放出素子を複数配した基板、７１は基板６１を固定したリアプレートである。また、７６は、ガラス基板７３の内面に、アノードであるメタルバック７５と、発光体の膜７４としての蛍光体膜等が形成されたフェースプレートである。
【０１２５】
また、７２は支持枠であり、この支持枠７２には、リアプレート７１、フェースプレート７６がフリットガラス等の接合材を用いて封着（接合）されている。７７は外囲器であり、例えば大気中あるいは、窒素中で、４００〜５００度の温度範囲で１０分以上焼成することで、封着して構成される。
【０１２６】
また、６４は、図１における電子放出素子に相当するものであり、６２，６３は、電子放出素子のカソード電極２、ゲート電極５とそれぞれ接続されたＸ方向配線及びＹ方向配線である。図１０では電子放出素子６４と配線６２、６３との位置関係は模式的に示されている。実際には、配線６２と配線６３との交差部の脇の基板上に電子放出素子６４が配置されている。
【０１２７】
画像表示パネル７７は、上述の如く、フェースプレート７６、支持枠７２、リアプレート７１で構成される。ここで、リアプレート７１は主に基板６１の強度を補強する目的で設けられるため、基板６１自体で十分な強度を持つ場合には、別体のリアプレート７１は不要とすることができる。
【０１２８】
即ち、基板６１に直接支持枠７２を封着するとともに、支持枠とフェースプレート７６とを封着して外囲器７７を構成しても良い。一方、フェースプレート７６とリアプレート７１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ画像表示パネル７７を構成することもできる。
【０１２９】
次に、上記画像表示パネル７７に、テレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例について、図１１を用いて説明する。
【０１３０】
図１１において、７７は画像表示パネル、９２は走査回路、９３は制御回路、９４はシフトレジスタである。９５はラインメモリ、９６は同期信号分離回路、９７は変調信号発生器、ＶｘおよびＶａは直流電圧源である。
【０１３１】
表示パネル７７は、端子Ｄｏｘ１乃至Ｄｏｘｍ、端子Ｄｏｙ１乃至Ｄｏｙｎ、及び高圧端子Ｈｖを介して外部の電気回路と接続している。
【０１３２】
端子Ｄｏｘ１乃至Ｄｏｘｍには、表示パネル７７内に設けられている電子源、即ち、Ｍ行Ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加される。
【０１３３】
一方、端子Ｄｏｙ１乃至Ｄｏｙｎには、走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。
【０１３４】
高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０［ｋＶ］の直流電圧が供給される。
【０１３５】
上述のように走査信号、変調信号、及びアノードへの高電圧印加により、放出された電子を加速して蛍光体へと照射することによって、画像表示を実現することができる。
【実施例】
【０１３６】
以下、上記実施の形態に基づいた、より具体的な実施例について説明する。
【０１３７】
（実施例１）
図６を参照して、本実施例に係る電子放出素子の製造方法を説明する。
【０１３８】
基板１は高歪点低ナトリウムガラス（旭硝子（株）製ＰＤ２００）を用いている。
【０１３９】
まず最初に、図６（ａ）に示すように基板１上に絶縁層３０、４０と、導電層５０を積層する。
【０１４０】
絶縁層３０は、加工性に優れる材料からなる絶縁性の膜であり、窒化シリコン（Ｓｉ３Ｎ４）膜をスパッタ法にて形成し、その厚さとしては、５００ｎｍとした。
【０１４１】
絶縁層４０は、加工性に優れる材料からなる絶縁性の膜である酸化シリコン（ＳｉＯ２）であり、スパッタ法にて形成し、その厚さとしては、３０ｎｍとした。
【０１４２】
導電層５０は窒化タンタル（ＴａＮ）膜で構成し、スパッタ法にて形成し、その厚さとしては、３０ｎｍとした。
【０１４３】
次に、図６（ｂ）に示すように、フォトリソグラフィー技術により導電層５０上にレジストパターンを形成したのち、ドライエッチング手法を用いて導電層５０、絶縁層４０、絶縁層３０を順に加工する。この第１エッチング処理により、導電層５０はパターニングされてゲート電極５となり、絶縁層３０はパターニングされて第１絶縁層３となる。
【０１４４】
この時の加工ガスとしては、絶縁層３０、４０及び導電層５０にはＣＦ４系のガスを用いた。このガスを用いてＲＩＥを行った結果、絶縁層３０，絶縁層４０，及びゲート電極５のエッチング後の側面の角度は基板の表面（水平面）に対しておよそ８０°の角度で形成されていた。
【０１４５】
レジストを剥離した後、図６（ｃ）に示すようにＢＨＦ（ステラケミファ（株）製  高純度バッファードフッ酸ＬＡＬ１００）を用いて、凹部７の深さが約１００ｎｍになるように、絶縁層４０をエッチングした。この第２エッチング処理により、絶縁層３，４からなる段差形成部材１０に凹部７を形成した。
【０１４６】
図６（ｄ）に示すようにモリブデン（Ｍｏ）を、第１絶縁層３の斜面上と上面（凹部の内表面）上、及びゲート電極５上に付着させ、導電性膜６０Ａと導電性膜６０Ｂを同時に成膜した。この時、図６（ｄ）に示す様に、導電性膜６０Ａと導電性膜６０Ｂとが接触するように成膜した。
【０１４７】
本実施例では成膜方法として指向性スパッタ法を用いた。基板１の表面の角度をスパッタタ−ゲットに対して水平になるようにセットした。ここではスパッタ粒子が限られた角度（具体的には基板１の表面に対して９０±１０°）で基板１の表面に入射されるよう、基板１とターゲットの間に遮蔽板を設けた。更に、アルゴンプラズマをパワー３ｋＷ、真空度０．１Ｐａで生成し、基板１とＭｏターゲットとの距離を６０ｍｍ以下（０．１Ｐａでの平均自由行程）になるように基板１を設置した。そして、絶縁層３の斜面上のＭｏの厚さが６０ｎｍになるように１０ｎｍ／ｍｉｎの蒸着速度で形成した。
【０１４８】
このとき、凹部７内への導電性膜６０Ａの入り込み量（図３（ｂ）における距離ｘ）が３５ｎｍとなるように導電性膜６０Ａを形成した。
【０１４９】
ＴＥＭ（透過電子顕微鏡）観察とＥＥＬＳ（電子エネルギー損失分光）分析を行った。その結果をもとに、Ｍｏの膜密度を算出したところ膜密度の大きい部分（図７（ａ）の６Ａ１および６Ｂ１に相当）は１０．０ｇ／ｃｍ３、小さい部分（図７（ａ）の６Ａ２および６Ｂ２に相当）は７．８ｇ／ｃｍ３であった。
【０１５０】
次に、図８（ａ）〜図８（ｃ）に示す様に、Ｍｏからなる導電性膜６０Ａと導電性膜６０Ｂを、複数に分割するパターニング処理を行った。このような形態とすることで、例えば１つの導電性膜とゲート電極５とが放電などによって短絡して破壊され、電子が放出されなくなっても、他の導電性膜からの電子放出は維持することができる。
【０１５１】
ここでは、導電性膜６０Ａ１〜６０Ａ４の幅Ｔ１（図８（ａ））が３μｍのライン＆スペースになるようにフォトリソグラフィー技術によりレジストパターンを形成した。その後、ドライエッチング手法を用いてパターニングし、短冊化された導電性膜６０Ａ１〜６０Ａ４及び導電性膜６０Ｂ１〜６０Ｂ４を形成した。この時の加工ガスとしては、モリブデンはフッ化物を作る材料であるので、ＣＦ４系のガスを用いた。
【０１５２】
但し、この段階では、図６（ｄ）に示す様に導電性膜６０Ａ１〜６０Ａ４と導電性膜６０Ｂ１〜６０Ｂ４は接触している。
【０１５３】
次に、電子放出部となる間隙８を形成する為に、図６（ｅ）、図６（ｆ）に示す様に、短冊化した導電性膜６０Ａ１〜６０Ａ４と導電性膜６０Ｂ１〜６０Ｂ４に対してエッチング処理（第３エッチング処理）を行った。
【０１５４】
第３エッチング処理は、以下に具体的に説明する、第１段階のエッチング処理と第２段階のエッチング処理により行った。
【０１５５】
第１段階エッチング処理は、Ｍｏからなる導電性膜６０Ａ１〜６０Ａ４と導電性膜６０Ｂ１〜６０Ｂ４の表面を酸化する工程と、酸化した表面を除去する工程が含まれている。
【０１５６】
具体的には、Ｍｏを酸化する方法としてはエキシマＵＶ（波長：１７２ｎｍ、照度：１８ｍｗ／ｃｍ２）露光装置を使用して、大気下で３５０ｍＪ／ｃｍ２照射した。この条件で、膜密度の小さい斜面では３ｎｍ程度、膜密度の大きい部分では１〜２ｎｍ程度の膜厚で導電性膜６０Ａ１〜６０Ａ４と導電性膜６０Ｂ１〜６０Ｂ４の表面に酸化層が形成された。続いて温水（４５℃）に５分間浸漬させて酸化モリブデン層を除去した。この工程で、導電性膜６０Ａ１〜６０Ａ４と導電性膜６０Ｂ１〜６０Ｂ４との間に間隙８を形成した（図６（ｅ））。
【０１５７】
続いて、第２段階エッチング処理として、図６（ｆ）に示した様に、導電性膜６Ａ（導電性膜６０Ａ１〜６０Ａ４）の突起部の先端を先鋭化させた。尚、第２段階エッチング処理では、先鋭化と同時に、第１段階エッチング処理で形成された間隙８の間隔を広げるために行った。第２段階エッチング処理は第１段階エッチング処理と同様で、酸化工程でモリブデン酸化膜を形成し、除去工程で酸化膜除去を行うことによって、導電性膜６０Ａ１〜６０Ａ４をエッチングした。
【０１５８】
今回は、エキシマＵＶによる酸化（３５０ｍＪ／ｃｍ２照射）と温水（４５℃、５分間浸漬）による酸化膜除去の工程を１サイクルとして、これを３サイクル行った。
【０１５９】
断面ＴＥＭによる解析の結果、図６（ｆ）のように、電子放出部となる導電性膜６０Ａ１〜６０Ａ４の各突起部とゲート電極５との間の最短距離８が平均的に１５ｎｍとなっていた。
【０１６０】
次に図６（ｇ）に示すように、電極２を形成した。電極２には銅（Ｃｕ）を用いた。その作成方法としてはスパッタ法を用い、その厚さは、５００ｎｍであった。
【０１６１】
以上の方法で電子放出素子を形成した後、図２に示した構成で電子放出素子の特性を評価した。
【０１６２】
ここで、特性の評価では、ゲート電極５（及び導電性膜６０Ｂ１〜６０Ｂ４）の電位を３４Ｖとし、導電性膜６０Ａ１〜６０Ａ４の電位を電極２を介して０Ｖに規定した。これによって、ゲート電極５と導電性膜６０Ａ１〜６０Ａ４との間に３４Ｖの駆動電圧を印加した。その結果、平均の電子放出電流Ｉｅは２０μＡであり、平均１５％の電子放出効率が得られる電子放出素子が得られた。また、導電性膜６０Ａ１〜６０Ａ４とゲート電極５（導電性膜６０Ｂ１〜６０Ｂ４）との接触に起因するリーク電流も観測されなかった。
【０１６３】
この電子放出素子を多数用いた画像表示装置では、電子ビームの成形性に優れ、放電が生じても画素欠陥が生じずに良好な画像を長期に渡って維持することができる。また、電子放出効率向上に伴う、低消費電力な画像表示装置が提供できる。
【０１６４】
（実施例２）
本実施例で作成した電子放出素子の基本的な作製方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。
【０１６５】
本実施例では、絶縁層４０のＳｉＯ２を厚さが２０ｎｍとなる様にスパッタ法にて形成した。また、導電性膜６Ａと導電性膜６Ｂの材料であるモリブデン（Ｍｏ）を実施例１と同様の成膜条件で、本実施例では３０ｎｍになるように形成した。それ以外は実施例１と同様に作成した。
【０１６６】
断面ＴＥＭによる解析の結果、図６（ｆ）における電子放出部となる導電性膜６０Ａ１〜６０Ａ４の各突起部とゲート電極５との間の最短距離８が平均的に４．５ｎｍとなっていた。
【０１６７】
実施例１と同様に、図２に示した構成で電子放出素子の特性を評価した。
【０１６８】
ここで、特性の評価では、ゲート電極５（及び導電性膜６０Ｂ１〜６０Ｂ４）の電位を２６Ｖとし、導電性膜６０Ａ１〜６０Ａ４の電位を電極２を介して０Ｖに規定した。これによって、ゲート電極５と導電性膜６０Ａ１〜６０Ａ４との間に２６Ｖの駆動電圧を印加した。その結果、平均の電子放出電流Ｉｅは７μＡであり、平均８％の電子放出効率が得られる電子放出素子が得られた。また、導電性膜６０Ａ１〜６０Ａ４とゲート電極５（導電性膜６０Ｂ１〜６０Ｂ４）との接触に起因するリーク電流も観測されなかった。
【０１６９】
（実施例３）
本実施例で作成した電子放出素子の基本的な作製方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。
【０１７０】
本実施例では、絶縁層４のＳｉＯ２を厚さが２５ｎｍとなる様にスパッタ法にて形成した。また、導電性膜６Ａと導電性膜６Ｂの材料であるモリブデン（Ｍｏ）を実施例１と同様の成膜条件で、本実施例では４０ｎｍになるように形成した。第３エッチング処理は酸化処理を行わず、４０℃に加熱した０．２３８％ＴＭＡＨ中で３０分間浸漬揺動することで行った。それ以外は実施例１と同様に作成した。
【０１７１】
断面ＴＥＭによる解析の結果、図６（ｆ）における電子放出部となる導電性膜６０Ａ１〜６０Ａ４の各突起部とゲート電極５との間の最短距離８が平均的に１２ｎｍとなっていた。
【０１７２】
実施例１と同様に、図２に示した構成で電子放出素子の特性を評価した。
【０１７３】
ここで、特性の評価では、ゲート電極５（及び導電性膜６０Ｂ１〜６０Ｂ４）の電位を３０Ｖとし、導電性膜６０Ａ１〜６０Ａ４の電位を電極２を介して０Ｖに規定した。これによって、ゲート電極５と導電性膜６０Ａ１〜６０Ａ４との間に３０Ｖの駆動電圧を印加した。その結果、平均の電子放出電流Ｉｅは１５μＡであり、平均１２％の効率が得られる電子放出素子が得られた。また、導電性膜６０Ａ１〜６０Ａ４とゲート電極５（導電性膜６０Ｂ１〜６０Ｂ４）との接触に起因するリーク電流も観測されなかった。
【０１７４】
（実施例４）
本実施例で作成した電子放出素子の基本的な作製方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。
【０１７５】
図６（ｄ）に示すように導電性膜６Ａと導電性膜６Ｂの材料としてタングステン（Ｗ）を用いた。本実施例のスパッタ成膜ではアルゴンプラズマをパワー５００ｗ、真空度０．１Ｐａで生成した。
【０１７６】
また、短冊化されたタングステンからなる導電性膜６０Ａ１〜６０Ａ４及び導電性膜６０Ｂ１〜６０Ｂ４を形成した時の加工ガスとしては、ＳＦ６系のガスが用いた。
【０１７７】
第３エッチング処理は、実施例１と同様に、第１段階のエッチング処理と第２段階のエッチング処理により行った。第１段階エッチング処理では、タングステンからなる導電性膜６０Ａ１〜６０Ａ４と導電性膜６０Ｂ１〜６０Ｂ４の表面を酸化する工程と酸化した表面を除去する工程が含まれている。
【０１７８】
具体的には、Ｗを酸化する方法としてはエキシマＵＶ（波長：１７２ｎｍ、照度：１８ｍｗ／ｃｍ２）露光装置を使用して、大気下で１５０ｍＪ／ｃｍ２照射した。続いて温水（７０℃）に５分間浸漬させて酸化タングステン層を除去した。この工程で、導電性膜６０Ａ１〜６０Ａ４と導電性膜６０Ｂ１〜６０Ｂ４との間に間隙８を形成した（図６（ｅ））。
【０１７９】
続いて、第２段階エッチング処理として、図６（ｆ）に図示した様に、導電性膜６Ａ（導電性膜６０Ａ１〜６０Ａ４）の電子放出部となる突起部の先端を先鋭化させた。尚、第２段階エッチング処理では、先鋭化と同時に、第１段階エッチング処理で形成された間隙８の間隔を広げるために行った。第２段階エッチング処理は第１段階エッチング処理と同様で、酸化工程でタングステン酸化膜を形成し、除去工程で酸化膜除去を行うことによって、導電性膜６０Ａ１〜６０Ａ４をエッチングした。ここでは、エキシマＵＶによる酸化（１５０ｍＪ／ｃｍ２照射）と温水（７０℃、５分間浸漬）による酸化膜除去の工程を１サイクルとして、これを２サイクル行った。それ以外は実施例１と同様に作成した。
【０１８０】
断面ＴＥＭによる解析の結果、図６（ｆ）のように、電子放出部となる導電性膜６０Ａ１〜６０Ａ４の各突起部とゲート電極５との間の最短距離８が平均的に１３ｎｍとなっていた。
【０１８１】
実施例１と同様に、図２に示した構成で電子放出素子の特性を評価した。
【０１８２】
ここで、特性の評価では、ゲート電極５（及び導電性膜６０Ｂ１〜６０Ｂ４）の電位を３０Ｖとし、導電性膜６０Ａ１〜６０Ａ４の電位を電極２を介して０Ｖに規定した。これによって、ゲート電極５と導電性膜６０Ａ１〜６０Ａ４との間に３０Ｖの駆動電圧を印加した。その結果、平均の電子放出電流Ｉｅは１２μＡであり、平均１１％の効率が得られる電子放出素子が得られた。また、導電性膜６０Ａ１〜６０Ａ４とゲート電極５（導電性膜６０Ｂ１〜６０Ｂ４）との接触に起因するリーク電流も観測されなかった。
【０１８３】
（実施例５）
本実施例で作成した電子放出素子の基本的な作製方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。
【０１８４】
実施例１と同様の製造方法で第３エッチング処理までを実施した。但し、本実施例では酸化工程と除去工程との繰り返しを、実施例１では３サイクルであったのを、６サイクルに変更した。この結果、導電性膜６Ａ（導電性膜６０Ａ１〜６０Ａ４）の突起部の先鋭化は実施例１に比べて更に促進した。一方で、導電性膜６０Ａ１〜６０Ａ４と導電性膜６０Ｂ１〜６０Ｂ４との間の間隙は２３ｎｍまで拡がり、第１絶縁層３の斜面上のＭｏはほとんど除去されていた（図１２（ａ））。
【０１８５】
次いで、図１２（ｂ）に示した様に、導電性膜６０Ａ１〜６０Ａ４と導電性膜６０Ｂ１〜６０Ｂ４の上と、第１絶縁層３の斜面上に、導電性の被膜（９Ａ、９Ｂ）を形成した。ここでは、被膜は、ｎ型ダイヤモンド膜（９Ａ、９Ｂ）をＣＶＤ法によって形成した。このとき、素子部のみが開口したメタルマスクを用いてｎ型ダイヤモンド膜（９Ａ、９Ｂ）を堆積させた。尚、ｎ型ダイヤモンド膜（９Ａ、９Ｂ）の厚さは１０ｎｍになるように成膜した。尚、本実施例の形態の場合には、突起部上のｎ型ダイヤモンド膜（９Ａ、９Ｂ）から電子が放出される。
【０１８６】
断面ＴＥＭによる解析の結果、図１２（ｂ）における電子放出部となる突起部上のｎ型ダイヤモンド膜９Ａとゲート電極５との間の最短距離８が平均的に５ｎｍとなっていた。
【０１８７】
次いで、実施例１と同様に電極２としてＣｕを形成した後、図２に示した構成で電子源の特性を評価した。
【０１８８】
以上の方法で電子放出素子を形成した後、図２に示した構成で電子放出素子の特性を評価した。
【０１８９】
ここで、特性の評価では、ゲート電極５（及び導電性膜６０Ｂ１〜６０Ｂ４及びｎ型ダイヤモンド膜９Ｂ）の電位を２６Ｖとし、ｎ型ダイヤモンド膜９Ａの電位を電極２を介して０Ｖに規定した。これによって、ゲート電極５とｎ型ダイヤモンド膜９Ａの間に２６Ｖの駆動電圧を印加した。その結果、平均の電子放出電流Ｉｅは２５μＡであり、平均１７％の効率が得られる電子放出素子が得られた。また、導電性膜６０Ａ１〜６０Ａ４とゲート電極５（導電性膜６０Ｂ１〜６０Ｂ４）との接触並びｎ型ダイヤモンド膜９Ａと９Ｂの接触に起因するリーク電流も観測されなかった。
【０１９０】
また、本実施例の電子放出素子は、実施例１〜４のいずれの電子放出素子よりも安定な電子放出を長期に渡って維持することができた。
【図面の簡単な説明】
【０１９１】
【図１】電子放出素子の構成を表す図
【図２】電子放出素子の特性を測定する構成を説明する図
【図３】電子放出素子の電子放出部近傍の拡大側面図
【図４】ゲート電極の形状を説明する図
【図５】金属膜密度と抵抗率の関係を表す図
【図６】電子放出素子の製造方法の一例を説明した図
【図７】エッチング処理についての説明図
【図８】実施例１を説明する図
【図９】電子放出素子を配列した電子源に関する説明図
【図１０】電子放出素子を用いた画像表示装置の説明図
【図１１】画像表示装置を駆動する駆動回路の一例を示す回路図
【図１２】電子放出素子の製造方法の一例を説明した
【符号の説明】
【０１９２】
３、４  絶縁層
５  ゲート電極
６Ａ、６Ｂ  導電性層
７  凹部（リセス）
【図１】
2010146915.tif 000003
【図２】
2010146915.tif 000004
【図３】
2010146915.tif 000005
【図４】
2010146915.tif 000006
【図５】
2010146915.tif 000007
【図６】
2010146915.tif 000008
【図７】
2010146915.tif 000009
【図８】
2010146915.tif 000010
【図９】
2010146915.tif 000011
【図１０】
2010146915.tif 000012
【図１１】
2010146915.tif 000013
【図１２】
2010146915.tif 000014