【手続補正書】
【提出日】令和3年3月25日(2021.3.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【発明の名称】容量性微細構造
【技術分野】
【０００１】
本出願は、概して微細構造、加工技術、および半導体装置に関する。具体的には、排他的にではないが、本出願は微小電子機械システム（MicroElectroMechanical System：ＭＥＭＳ）構造、集積受動デバイス（Integrated Passive Device：ＩＰＤ）、スイッチトキャパシタ、金属−絶縁体−金属（Metal-Insulator-Metal：ＭＩＭ）キャパシタ、および微小電子機械システム（ＭＥＭＳ）スイッチに関する。
【背景】
【０００２】
本項では、ここに記述するいずれの技術も最新技術の代表であると認めるものではないが、有用な背景情報について説明する。
【０００３】
微小電子機械システム（ＭＥＭＳ）技術を用いて加工されるコンポーネントは、ますます多くの消費者向け用途に内蔵されつつある。これらの用途には、自動車エレクトロニクス、医療機器、スマートフォン、ハードディスクドライブ、コンピュータ周辺機器、無線デバイスなどがある。ＭＥＭＳ技術は、微細加工技術を用いて微細な電気機械式のデバイスや構造を形成することを目的としている。ＭＥＭＳデバイスは、一般的になんらかの形式の機械的機能を有し、この機能は一般的に、少なくとも１つの可動構造の形式を取る。構造は、薄膜堆積に関わる一連の加工ステップによって適切な基板上に形成されてもよい。堆積物は、フォトリソグラフィによってマスクされエッチングされる。ＭＥＭＳの機械要素、センサ、およびアクチュエータは、例えば、相補型金属−酸化物−半導体（Complementary Metal-Oxide-Semiconductor：ＣＭＯＳ）デバイスと共通の基板上に集積されてもよい。
【０００４】
集積受動デバイス（ＩＰＤ）技術は、低損失の基板において高い品質係数（Ｑ）の受動素子を実現するための方法の１つである。受動素子のほとんどをＩＰＤと組み合わせ、ＩＰＤベースのモジュールをサブシステムに統合することで、高性能、高集積度、および低い製造コストが可能になる。特に、高Ｑインダクタを要する高周波（Radio Frequency：ＲＦ）フロントエンドモジュールおよびコンポーネントは、バラン、カプラ、フィルタ、ＬＣ共振器、整合回路などのＩＰＤと統合すると有用である。
【０００５】
既知の解決策において、微小電子機械システム（ＭＥＭＳ）金属被覆などの微細構造は、ウェハの上で成長させる。この場合、底部電極の厚さが一般的に２μｍ未満に制限される。既知の解決策では、抵抗性損失もある。
【０００６】
本発明の目的は、例えば前述の最新技術の問題を低減する方法、構造、および装置を提供することである。
【摘要】
【０００７】
請求の範囲において、本発明の例における様々な態様を提示する。
【０００８】
本発明の第１の例示的態様によると、微細構造が提供される。前記微細構造は、
上面を有する基板と、
前記基板の前記上面と平行に水平配置された第１電極と、
前記第１電極の上面上に配置された誘電体層と、
前記誘電体層の上方に配置された第２電極と、を備え、
前記第１電極は、前記第１電極の前記上面が前記基板の前記上面と一致するように前記基板内に埋め込まれる。
【０００９】
一実施形態において、前記第１電極の前記上面は研磨される。
【００１０】
一実施形態において、前記第１電極の厚さは５μｍより大きい。
【００１１】
一実施形態において、前記微細構造は微小電子機械システム（MicroElectroMechanical System：ＭＥＭＳ）スイッチを含み、
両端が前記基板に固定された梁構造を有する構造層をさらに備え、前記構造層は、前記基板に対向する前記構造層の表面に設けられた前記第２電極を備える。
【００１２】
一実施形態において、前記微細構造は、前記構造層の下方に設けられた下部駆動電極と、前記基板に対向する前記構造層の表面に設けられた上部駆動電極とをさらに備え、前記上部駆動電極と前記下部駆動電極との間に電位差が設定されると、前記構造層が静電引力によって前記基板に引き寄せられるため、上部スイッチ電極として動作する前記第２電極と、下部スイッチ電極として動作する前記第１電極とが互いに接触する。
【００１３】
一実施形態において、前記微細構造は金属−絶縁体−金属（Metal-Insulator-Metal：ＭＩＭ）キャパシタを含み、
前記第２電極は前記誘電体層の上面に配置される。
【００１４】
一実施形態において、前記第１電極の前記上面における第１水平端は前記誘電体層によって覆われず、前記誘電体層は前記第１電極の前記上面における第２水平端上に延在する。
【００１５】
一実施形態において、前記誘電体層の前記上面における第１水平端は前記第２電極によって覆われず、前記第２電極は前記誘電体層の前記上面における第２水平端へと延在する。
【００１６】
一実施形態において、前記微細構造は接続要素をさらに備え、前記接続要素は、前記基板上に配置され、
前記第１電極の前記上面における前記第１水平端への接続を提供するように構成される第１接続要素と、
前記誘電体層の前記上面における前記第２水平端に隣接する、前記第２電極の第２水平端への接続を提供するように構成される第２接続要素と、
の少なくとも１つを提供するように構成される。
【００１７】
本発明の第２の例示的態様によると、微細構造を形成する方法が提供される。前記方法は、
上面を有する基板を設けることと、
前記基板の前記上面と平行に水平配置された第１電極を形成することと、
前記第１電極の上面上に誘電体層を形成することと、
前記誘電体層の上方に第２電極を形成することと、を含み、
前記第１電極は、前記第１電極の前記上面が前記基板の前記上面と一致するように前記基板内に埋め込まれる。
【００１８】
本発明の第３の例示的態様によると、前記第１の態様による微細構造を備える半導体装置が提供される。
【００１９】
一実施形態において、前記半導体装置は集積受動デバイス（Integrated Passive Device：ＩＰＤ）を備える。
【００２０】
一実施形態において、前記半導体装置は、シリコン基板層と第１金属層との間に配置された不動態化層を備える。
【００２１】
一実施形態において、前記半導体装置は、少なくとも１つの電極における少なくとも１つの金属層の表面上に延在する少なくとも１つのバリア層を備える。
【００２２】
一実施形態において、前記誘電体層は、原子層堆積（Atomic Layer Deposition：ＡＬＤ）成長による酸化アルミニウム層を含む。
【００２３】
一実施形態において、前記誘電体層は、プラズマ促進化学蒸着（Plasma Enhanced Chemical Vapor Deposition：ＰＥＣＶＤ）層を含む。
【００２４】
ここまで、本発明を拘束しない様々な例示的態様および実施形態を例示してきた。上記の各実施形態は、本発明の実装に利用されうる選択された態様またはステップを説明するためにのみ使用される。いくつかの実施形態は、本発明の特定の例示的態様への言及によってのみ提示されている場合もある。対応する実施形態は他の例示的態様にも適用できることを理解されるべきである。
【図面の簡単な説明】
【００２５】
本発明の例示的実施形態のより包括的な理解のために、添付の図面と関連付けて以下に説明を行う。
【００２６】
【図１】図１は、本発明の一実施形態による微細構造の一部の断面図／側面図である。
【００２７】
【図２】図２は、本発明の一実施形態によるＭＥＭＳスイッチの微細構造を示す図である。
【００２８】
【図３】図３は、本発明の一実施形態によるＭＩＭキャパシタの微細構造を示す図である。
【００２９】
【図４】図４は、本発明の一実施形態による方法のフローチャートである。
【図面の詳細な説明】
【００３０】
実施形態において、微小電子機械システム（MicroElectroMechanical System：ＭＥＭＳ）スイッチ、金属−絶縁体−金属（Metal-Insulator-Metal：ＭＩＭ）キャパシタ、またはインダクタおよびキャパシタを用いて実現した受動素子および回路などの微細構造を開示する。集積受動デバイス（Integrated Passive Device：ＩＰＤ）技術は、例えば、ハイブリッド集積能動回路によるマルチチップモジュール技術用の集積プラットフォームとして用いることもできる。
【００３１】
微細構造技術または集積受動デバイス（ＩＰＤ）技術は、クリーンルームにおける薄膜加工に適した任意の基板に製作することができる。溶融シリカ、石英、または高抵抗シリコンは、その良好な高周波（Radio Frequency：ＲＦ）特性のために一般的にＲＦ用途に用いられる。
【００３２】
微細構造または集積受動デバイス（ＩＰＤ）層は、高Ｑ受動素子および再配線層（Re-Distribution Layer：ＲＤＬ）を設けるために、ＣＭＯＳ、ＳｉＧｅ、またはＧａＡｓなどの能動デバイスウェハに後で加工することもできる。
【００３３】
本発明およびその潜在的な利点は、図面の図１から図４を参照することによって理解される。本文書において、同じ符号は同じ部分または同じステップを示す。
【００３４】
図１は、本発明の一実施形態による微細構造１００の一部の断面図／側面図である。
【００３５】
一実施形態において、ダイ（図示せず）が微細構造１００の上に結合されてもよい。また、回路基板（図示せず）が微細構造１００の上または下に結合されてもよい。結合にははんだボールを用いてもよい。
【００３６】
微細構造１００は、上面１１１を有する基板１１０と、基板１１０の上面１１１と平行に水平配置された第１電極１２０と、を備え、第１電極１２０は、第１電極１２０の上面１２１が基板１１０の上面１１１と一致するように基板１１０内に埋め込まれる。
【００３７】
一実施形態において、第１電極１２０の上面１２１は、平滑な上面になるように研磨または平坦化される。
【００３８】
第１電極１２０の垂直厚さは、５μｍより大きくてもよく、さらには１０μｍより大きくてもよい。
【００３９】
図２は、本発明の一実施形態による微小電子機械システム（ＭＥＭＳ）スイッチの微細構造２００を示す図である。
【００４０】
一実施形態において、微小電子機械システム（ＭＥＭＳ）スイッチの微細構造２００は、上面１１１を有する基板１１０と、基板１１０の上面１１１と平行に水平配置された第１電極１２０と、を備え、第１電極１２０は、第１電極１２０の上面１２１が基板１１０の上面１１１と一致するように基板１１０内に埋め込まれる。
【００４１】
微細構造２００は、第１電極１２０の上面１２１に配置された誘電体層１４０と、誘電体層１４０の上方に配置された第２電極１３０とをさらに備える。
【００４２】
一実施形態において、微細構造２００は、両端が基板１１０に固定された梁構造を有する構造層１３１をさらに備え、構造層１３１は、基板１１０に対向する構造層１３１の表面に設けられた第２電極１３０を備える。
【００４３】
一実施形態において、微細構造２００は、構造層１３１の下方に設けられた少なくとも１つの下部駆動電極１５０と、基板１１０に対向する構造層１３１の表面に設けられた少なくとも１つの上部駆動電極１５１とをさらに備えてもよい。したがって、上部駆動電極１５１と下部駆動電極１５０との間に電位差が設定されると、構造層１３１が静電引力によって基板１１０に引き寄せられるため、上部スイッチ電極として動作する第２電極１３０と、下部スイッチ電極として動作する第１電極１２０とが互いに接触する。
【００４４】
一実施形態において、駆動電極１５０、１５１は第１電極１２０、第２電極１３０にそれぞれ統合されてもよく、または、第１電極１２０、第２電極１３０を用いて電位差に対するバイアス電圧を供給してもよい。
【００４５】
本発明の実施形態により、従来の既知のシステムより厚い底部電極を有する、新しいタイプのＭＥＭＳスイッチデバイスが可能になる。これにより、ＭＥＭＳスイッチ技術における損失が低減され、この技術をスイッチキャパシタ技術として用いる場合の品質係数（Ｑ）が向上する。電極１２０金属被覆の上面１２１は、平滑な上面になるように研磨／平坦化されてもよい。これは特にＭＥＭＳコンポーネントにおいて重要である。実施形態の構造層１３１に、従来の既知の方法にあるような段差が生じないからである。従来の既知の方法において、厚い金属（＞１μｍ）がウェハの表面に堆積された場合、ＭＥＭＳコンポーネントの構造層に段差が生じ、後で問題が発生する可能性がある。特に底部電極に対する厚い金属被覆のため、ＲＦ電力の処理も大幅に改善される。
【００４６】
したがって、より高い品質係数（Ｑ）が達成される。すなわち抵抗性損失が低減され、また従来の既知の方法よりも後処理が容易になる。さらに、底部電極１２０が平滑であるため、誘電体層１４０における段差被覆性の問題がなく、構造層１３１における段差もない。これにより、より高い電圧と電力が処理される。
【００４７】
一般的に、ＭＥＭＳ  ＲＦスイッチは、従来の半導体スイッチよりも性能的に優位である。例えば、ＭＥＭＳ  ＲＦスイッチは、オン時の挿入損失が極めて低く、オフ時は高い減衰レベルを示す。半導体スイッチとは対照的に、ＭＥＭＳ  ＲＦスイッチは極めて低い消費電力と高い周波数レベル（約７０ＧＨｚ）を特徴とする。
【００４８】
一実施形態において、ＭＥＭＳ  ＲＦスイッチはＭＩＭ（金属／絶縁体／金属）構造を有する。すなわち、絶縁体／誘電体層１４０が２つの電極１２０、１３０に挟まれている。したがって、バイアス電圧がＭＥＭＳ  ＲＦスイッチに（例えば、駆動電極１５０、１５１または電極１２０、１３０を介して）印加されると、スイッチはキャパシタとして動作し、ＡＣ信号を通過させる。
【００４９】
一実施形態において、図２はＭＥＭＳ  ＲＦスイッチ２００の断面図である。ＭＥＭＳ  ＲＦスイッチ２００は、基板１１０と、第１電極１２０と、絶縁体（誘電体層）１４０と、第２電極１３０とを備える。具体的には、図２のＭＥＭＳ  ＲＦスイッチは、第２電極１３０が配置された構造層１３１を備える。また、第２電極１３０と絶縁体１４０との間に空隙１６０が存在する。
【００５０】
バイアス電圧が（駆動電極または主電極を介して）印加されると、少なくとも１つの電極が熱膨張して絶縁体１４０の方向にシフトしてもよく、これによって絶縁体１４０と接触する。このように、第１電極１２０、絶縁体１４０、および第２電極１３０は共にキャパシタとして動作し、ＲＦスイッチ２００がオンにされ、ＲＦ信号を所定の周波数帯で通過させる。しかしながら、バイアス電圧が印加されない場合、第２電極１３０は絶縁体１４０から離間している。そのため、ＲＦスイッチ２００はオフであり、ＲＦ信号を通過させることはできない。
【００５１】
一実施形態において、バイアス電圧が印加されると、第２バイアス電極１３０、１５１が正に帯電して正電荷が蓄積され、第１バイアス電極１２０、１５０が負に帯電して負電荷が蓄積される。一方、絶縁体１４０の電荷は、バイアス電圧の印加に関係なく、０に維持されてもよい。しかしながら、実際は、絶縁体１４０に電荷が蓄積されることがよくある。したがって、絶縁体１４０で検出される電荷は必ずしも０ではない。
【００５２】
図３は、本発明の一実施形態によるＭＩＭキャパシタの微細構造３００を示す図である。
【００５３】
一実施形態において、ＭＩＭキャパシタの微細構造３００は、上面１１１を有する基板１１０と、基板１１０の上面１１１と平行に水平配置された第１電極１２０と、を備え、第１電極１２０は、第１電極１２０の上面１２１が基板１１０の上面１１１と一致するように基板１１０内に埋め込まれる。
【００５４】
微細構造３００は、第１電極１２０の上面１２１に配置された誘電体層１４０と、誘電体層１４０の上面に配置された第２電極１３０とをさらに備える。
【００５５】
図３に示すように、一実施形態において、第１電極１２０の上面１２１における第１水平端は誘電体層１４０によって覆われず、誘電体層１４０は第１電極１２０の上面１２１における第２水平端上に延在する。
【００５６】
さらに、誘電体層１４０の上面における第１水平端は第２電極１３０によって覆われず、第２電極１３０は誘電体層１４０の上面における第２水平端へと延在してもよい。
【００５７】
一実施形態において、微細構造３００は、基板１１０上に配置された少なくとも１つの接続要素３１０，３１１をさらに備えてもよい。
【００５８】
第１接続要素３１０は、例えば、第１電極１２０の上面１２１における第１水平端に接続を提供するように構成されてもよい。第１接続要素３１０は、例えば接続パッドであってもよい。
【００５９】
第２接続要素３１１は、例えば、誘電体層１４０の上面における第２水平端に隣接する、第２電極１３０における第２水平端に接続を提供するように構成されてもよい。第２接続要素３１１も、例えば接続パッドであってもよい。第２接続要素３１１は第２電極１３０から成ってもよく、単一の要素１３０を形成してもよい。
【００６０】
第１接続要素３１０と第２接続要素３１１とは、誘電体層１４０の上面における対向する水平端にそれぞれ配置されてもよい。
【００６１】
既知のシステムにおいて、ＭＩＭキャパシタの底部電極の厚さは、一般的に０、１μｍから１μｍである。この場合、抵抗性損失のためにＭＩＭキャパシタの品質係数（Ｑ）が制限される。
【００６２】
ＭＩＭキャパシタの実施形態により、より厚い（５〜１０μｍ）の底部電極１２０が可能になる。厚い底部電極１２０は、基板１１０内に加工され、その後平坦化される。これにより、次の加工ステップのための平滑な表面１２１が得られる。第１電極１２０の金属層を設けた後、誘電体層１４０を成長させる。誘電体層１４０は、必要に応じてパターニングされてもよい。誘電体層１４０の上に、第２電極１３０の金属層を成長させる。
【００６３】
この多目的技術は、複数のＲＦ用途および超高周波（Very High Frequency：ＶＨＦ）からミリ波までの周波数に適している。半導体装置３００は、例えば、薄膜レジスタと、異なる金属層間のＩＰＤコンポーネントとをさらに備えてもよい。
【００６４】
一実施形態において、電極１２０、１３０における少なくとも１つの金属層の表面上に延在する少なくとも１つのバリア層を形成してもよい。
【００６５】
このバリア層は、低圧化学蒸着窒化物（Low-Pressure Chemical Vapor Deposition nitride：ＬＰＣＶＤ  ＳｉＮ）またはプラズマ促進化学蒸着窒化物（Plasma Enhanced Chemical Vapor Deposition nitride：ＰＥＣＶＤ  ＳｉＮ）を含んでもよい。
【００６６】
誘電体層１４０は、例えば、原子層堆積（Atomic Layer Deposition：ＡＬＤ）成長による酸化アルミニウム層、または、オルトケイ酸テトラエチル（ＴＥＯＳ）などのプラズマ促進化学蒸着（Plasma Enhanced Chemical Vapor Deposition：ＰＥＣＶＤ）層を含んでもよい。基板はシリコン基板層１１０を含んでもよい。
【００６７】
一実施形態において、接続要素３１０、３１１は導電性パッドを含んでもよい。これらのパッドは、少なくとも１つの金属層との相互接続に用いてもよい。半導体装置の集積受動デバイス（ＩＰＤ）への接続を設けてもよい。半導体装置の金属層パッド３１０、３１１は、例えば、集積受動デバイス（ＩＰＤ）端子に結合されてもよい。
【００６８】
誘電体層１４０により、微細構造３００のＲＦ性能に影響を与えてもよい。
【００６９】
一実施形態において、異なる絶縁体堆積方法を用いて、異なるＲＦ性能を得るようにしてもよい。ＲＦ性能は、例えば、最小限の静電荷を含む薄い酸化物層１４０によって最適化してもよい。
【００７０】
一実施形態において、高抵抗シリコン基板１１０を用いてもよい。新規な不動態化層を含むそのような高抵抗シリコン基板１１０は、標準的なシリコンウェハと必ずしも同様に動作しない。
【００７１】
微細構造基板１１０と接触している誘電体層１４０の厚さおよび材料タイプは、微細構造３００の性能に影響を及ぼす。特に、ＲＦ性能に影響がある。基板１１０は、一部の実装においてはガラスまたはシリコン基板を含んでもよい。
【００７２】
一実施形態において、例えば、高い品質係数の伝送線および受動素子のために銅金属層を設けてもよい。複数の金属層をポリイミド層１４０によって分離してもよく、同じ金属層の異なる金属層要素を第２ポリイミド材料によって分離してもよい。さらなるステップとして、コンポーネントをモジュールに組み付けるために、フリップチップバンプを形成してもよい。
【００７３】
一実施形態において、誘電体層材料１４０としてＳｉＯ２を用いてもよいが、より高い容量密度を要する場合は他の材料を利用することもできる。例えば、Ｔａ２Ｏ５、ＨｆＯ、またはＺｒＯ２の誘電率は２５、１６、および２０である。
【００７４】
ＩＰＤデバイスに対し、用途に応じて薄膜レジスタ層の抵抗を選択することができる。例えば、標準プロセスの薄膜レジスタの抵抗は、抵抗性のウィルキンソン電力分配器のマッチングしたＲＦ終端およびレジスタに適している。ＲＦ  ＭＥＭＳバイアス回路などの用途には、好ましくは５００オームより大きい抵抗値が必要である。
【００７５】
本発明の実施形態により、従来の既知のシステムより厚い底部電極を有する、新しいタイプのＭＩＭキャパシタが可能になる。これにより、ＭＩＭキャパシタ技術における抵抗損失が低減され、この技術を用いる場合の品質係数が向上する。電極１２０金属被覆の上面１２１は、平滑な上面になるように研磨／平坦化されてもよい。これは特にＭＩＭコンポーネントにおいて重要である。そうすることで、誘電体層１４０に、従来の既知のシステムにあるような段差被覆性の問題が生じないからである。従来の既知の方法において、厚い金属（＞１μｍ）がウェハの表面に堆積された場合、第１電極１２０を埋め込むと誘電体層１４０に段差が生じる。実施形態のＭＩＭキャパシタは、研磨された平滑な表面のため、従来のＭＩＭキャパシタよりも降伏電圧が高い。特に底部電極１２０に対する厚い金属被覆のため、ＲＦ電力の処理も大幅に改善される。
【００７６】
したがって、より高い品質係数（Ｑ）が達成される。すなわち従来の既知の方法よりも抵抗性損失が低減され、また後処理が容易になる。さらに、底部電極１２０が平滑であるため、誘電体層１４０における段差被覆性の問題がない。これにより、より高い電圧と電力が処理される。
【００７７】
図４は、本発明の一実施形態による方法のフローチャートである。
【００７８】
微細構造１００、２００、３００（例えば、図１〜３を参照）を形成する方法は、ステップ４１０から開始する。ステップ４２０において、上面１１１を有するシリコン基板１１０を設ける。ステップ４３０において、基板１１０の上面１１１と平行に水平配置された第１電極１２０を形成する。第１電極１２０は、第１電極１２０の上面１２１が基板１１０の上面１１１と一致するように基板１１０内に埋め込まれる。ステップ４４０において、第１電極１２０の上面を研磨し、極性を与える。ステップ４５０において、第１電極１２０の上面１２１に誘電体層１４０を形成する。ステップ４６０において、誘電体層１４０の上方に第２電極１３０を形成する。ステップ４７０において、方法を終了する。
【００７９】
一実施形態において、不動態化層は酸化アルミニウムを含み、シリコン基板の表面に形成され、不動態化層と導電電極との間にバリア層を加工することで、不動態化層と導電電極との間の化学的相互作用によって生じる影響から保護してもよい。
【００８０】
チタンと酸素、タンタルと酸素、ジルコニウムと酸素、ハフニウムと酸素、または上記いずれかの組合せ、または上記いずれかとアルミニウムと酸素との組合せを含むバリア層を不動態化層上に堆積させてもよく、この堆積は、反応空間内で不動態化層を２つ以上の異なる前駆体（少なくとも１つは酸素の前駆体である）に交互に暴露させて表面反応を繰り返すことによって行い、アルミニウムペーストを含む層をバリア層上に形成することによって、不動態化層上に堆積されたバリア層上に導電電極を形成する。
【００８１】
その後、反応空間を、酸化アルミニウムを含む不動態化層を形成するのに適切な圧力にポンプダウンしてもよい。反応空間は、例えば機械的真空ポンプを用いて適切な圧力にポンプダウンすることができる。または、大気圧ＡＬＤシステムおよび／またはプロセスの場合、大気から堆積ゾーンを保護するようにガスフローを設定することができる。用いた方法によって不動態化層、導電層、または誘電体層を形成するために適した温度に、シリコン基板を加熱してもよい。シリコン基板は、例えば、気密ロードロック方式または単に装填ハッチによって反応空間に導入することができる。シリコン基板は、例えば、反応空間全体も加熱する抵抗加熱要素によって加熱することができる。
【００８２】
シリコン基板と反応空間が目標温度および堆積に適したその他の条件に達した後、堆積された材料が実質的にシリコン表面に直接堆積するように、シリコン表面を調整することができる。この、層が堆積されるシリコン表面の調整には、シリコン膜表面における不純物および／または酸化の化学的浄化を含めることができる。シリコン表面が酸化環境を介して反応空間に導入された場合、例えば、暴露されたシリコン表面が、ある堆積ツールから別の堆積ツールに搬送される場合、酸化物の除去は特に有益である。シリコン膜の表面から不純物および／または酸化物を除去するプロセスの詳細は、本明細書を参照する当業者には明白であろう。本発明のいくつかの実施形態において、当該調整は、ｅｘ−ｓｉｔｕ、すなわちＡＬＤタイププロセスに適したツールの外部で実施することができる。
【００８３】
シリコン基板の調整後、シリコン基板上に直接、さらなる層を形成するために、堆積表面を異なる前駆体化学物質に交互に暴露させることを開始してもよい。堆積表面を前駆体に暴露させるたびに、対応する前駆体と堆積表面との吸着反応の結果として、堆積表面上にさらなる堆積物が形成される。
【００８４】
ＡＬＤタイプ堆積に適した一般的な反応器は、次の前駆体化学物質を反応空間に導入する前に、余分な化学物質や反応副生成物を反応空間からパージできるように、窒素やアルゴンなどのキャリアガスを反応空間に導入するシステムを備える。この機能と、気化した前駆体の制御された供給とにより、反応空間内または反応器の他の部分内で異なる前駆体同士が顕著に混ざり合うことなく、基板表面を前駆体に交互に暴露させることができる。実際は、堆積プロセス全体においてキャリアガスは反応空間内に普遍的に連続して流れており、キャリアガスによって、様々な前駆体のみが交互に反応空間に導入される。
【００８５】
シリコン基板上のさらなる任意の層、例えば不動態化層の厚さは、堆積表面を異なる前駆体に暴露させる回数によって制御できる。不動態化層の厚さは、目的の厚さになるまで増加され、その後、少なくとも１つの絶縁層が堆積される。
【００８６】
本発明の一実施形態における絶縁層、例えば誘電体層の堆積は、同じ堆積ツール内でＡＬＤタイププロセスによって実行される。この場合、絶縁層の堆積は、単に、前の層の堆積に用いた前駆体化学物質を、絶縁層の堆積に適した前駆体化学物質へと変更することによって開始できる。
【００８７】
一実施形態において、ボンドワイヤパッケージは、ダイに積層された微細構造１００、２００、３００を含む。ダイはリードフレーム上に設けてもよい。リードフレームは、ピングリッドアレイ（Pin Grid Array：ＰＧＡ）パッケージ、クワッドフラットノンリード（Quad Flat Non-leaded：ＱＦＮ）パッケージ、またはその他のパッケージであってもよい。リードフレームは第１パッドを含んでもよく、プリント基板（Printed Circuit Board：ＰＣＢ）上に実装されてもよい。微細構造１００、２００、３００とダイとの間に中間層を設けて、微細構造１００、２００、３００をダイに接続してもよい。ダイ内に集積受動デバイス（ＩＰＤ）を配置してもよい。
【００８８】
集積受動デバイス（ＩＰＤ）は、絶縁層または第２基板と、金属被覆層とを含む。絶縁層または第２基板は、金属化層の間に設けられる。絶縁層または第２基板はバイアを含んでもよい。バイアは、貫通ガラスバイア（Through Glass Via：ＴＧＶ）または貫通シリコンバイア（Through Silicon Via：ＴＳＶ）であってもよい。バイアは、第１金属被覆層および／または第１金属被覆層上の受動デバイスを、第２金属被覆層および／または第２金属被覆層上の受動デバイスに接続してもよい。各受動デバイスは、集積受動デバイス（ＩＰＤ）の１つ以上の層上に実装されてもよい。
【００８９】
微細構造１００、２００、３００上に追加のパッドを設けてもよい。当該パッドはボンドワイヤによって第１パッドに接続されてもよい。当該パッドは、金属化層、および／または金属化層内の受動デバイスに接続されてもよい。
【００９０】
以下に記載する請求の範囲、その解釈、または適用をなんら限定することなく、本明細書に開示した例示的実施形態の１つ以上における技術的効果は、特に、底部電極の厚い金属被覆による、ＲＦ電力の処理の改善である。本明細書に開示した例示的実施形態の１つ以上における別の技術的効果は、品質係数（Ｑ）の改善である。本明細書に開示した例示的実施形態の１つ以上における別の技術的効果は、既知の方法よりも容易な後処理である。本明細書に開示した例示的実施形態の１つ以上における別の技術的効果は、底部電極が平滑であるため、誘電体層における段差被覆性の問題がなく、構造層における段差もないことである。これにより、より高い電圧と電力が処理される。本明細書に開示した例示的実施形態の１つ以上における別の技術的効果は、微細構造の加工プロセスの改善である。本明細書に開示した例示的実施形態の１つ以上における別の技術的効果は、信頼性が高くコンパクトな半導体装置の提供である。
【００９１】
本発明の様々な態様を独立項に記載するが、本発明の他の態様は、記載した実施形態および／または従属項の機能と独立項の機能との他の組合せを含み、請求の範囲に明示的に記載した組合せのみに限られない。
【００９２】
本明細書において本発明の例示的実施形態を説明したが、これらの説明は限定的な意味で解釈されるべきではない。むしろ、添付の請求の範囲に定められた本発明の範囲から逸脱することなく、様々な変形および修正を加えうる。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
上面を有する基板と、
前記基板の上面と平行に水平配置された第１電極と、
前記第１電極の上面上に配置された誘電体層と、
前記誘電体層の上方に配置された第２電極と、
を備え、前記第１電極は、前記第１電極の上面が前記基板の上面と一致するように前記基板内に埋め込まれる、微細構造。
【請求項２】
前記第１電極の上面は研磨される、請求項１に記載の微細構造。
【請求項３】
前記第１電極の厚さは５μｍより大きい、請求項１または２に記載の微細構造。
【請求項４】
微小電子機械システム（MicroElectroMechanical System：ＭＥＭＳ）スイッチを含む前記微細構造であって、
両端が前記基板に固定された梁構造を有する構造層をさらに備え、前記構造層は、前記基板に対向する前記構造層の表面に設けられた前記第２電極を備える、
請求項１から３のいずれかに記載の微細構造。
【請求項５】
前記構造層の下方に設けられた下部駆動電極と、前記基板に対向する前記構造層の表面に設けられた上部駆動電極とをさらに備え、
前記上部駆動電極と前記下部駆動電極との間に電位差が設定されると、前記構造層が静電引力によって前記基板に引き寄せられるため、上部スイッチ電極として動作する前記第２電極と、下部スイッチ電極として動作する前記第１電極とが互いに接触する、
請求項４に記載の微細構造。
【請求項６】
金属−絶縁体−金属（Metal-Insulator-Metal：ＭＩＭ）キャパシタを含む前記微細構造であって、
前記第２電極は前記誘電体層の上面に配置される、
請求項１から３のいずれかに記載の微細構造。
【請求項７】
前記第１電極の上面における第１水平端は前記誘電体層によって覆われず、前記誘電体層は前記第１電極の上面における第２水平端上に延在する、請求項６に記載の微細構造。
【請求項８】
前記誘電体層の上面における第１水平端は前記第２電極によって覆われず、前記第２電極は前記誘電体層の上面における第２水平端へと延在する、請求項７に記載の微細構造。
【請求項９】
前記基板上に配置される接続要素であって、
前記第１電極の上面における前記第１水平端への接続を提供するように構成される第１接続要素と、
前記誘電体層の上面における前記第２水平端に隣接する、前記第２電極の第２水平端への接続を提供するように構成される第２接続要素と、
の少なくとも１つを提供するように構成される接続要素をさらに備える、
請求項８に記載の微細構造。
【請求項１０】
前記基板上に配置される接続要素であって、前記第１電極の上面における第１水平端への接続を提供するように構成される第１接続要素を有する接続要素を更に備える、請求項１から８のいずれかに記載の微細構造。
【請求項１１】
微細構造を形成する方法であって、
上面を有する基板を設けることと、
前記基板の上面と平行に水平配置された第１電極を形成することと、
前記第１電極の上面上に誘電体層を形成することと、
前記誘電体層の上方に第２電極を形成することと、
を含み、前記第１電極は、前記第１電極の上面が前記基板の上面と一致するように前記基板内に埋め込まれる、方法。
【請求項１２】
請求項１から１０のいずれかに記載の微細構造を備える半導体装置。
【請求項１３】
集積受動デバイス（Integrated Passive Device：ＩＰＤ）をさらに備える、請求項１２に記載の半導体装置。
【請求項１４】
シリコン基板層と第１金属層との間に配置される不動態化層をさらに備える、請求項１２または１３に記載の半導体装置。
【請求項１５】
少なくとも１つの電極における少なくとも１つの金属層の表面上に延在する少なくとも１つのバリア層をさらに備える、請求項１２から１４のいずれかに記載の半導体装置。
【請求項１６】
前記誘電体層は、原子層堆積（Atomic Layer Deposition：ＡＬＤ）成長による酸化アルミニウム層、またはプラズマ促進化学蒸着（Plasma Enhanced Chemical Vapor Deposition：ＰＥＣＶＤ）層を含む、請求項１２から１５のいずれかに記載の半導体装置。