(57)【要約】【課題】従来の電圧生成回路は出力電圧のリップルを十分に抑制することができなかった。【解決手段】本発明の電圧生成回路は、出力端子ＯＵＴに対して出力電圧を出力する複数の昇圧回路１０〜１３と、出力電圧をモニタし、予め定められた電圧範囲を超える出力電圧を検出して検出信号ＤＮを出力する電圧検出部３０ａと、活性化させる昇圧回路の個数を記憶するレジスタを含み、検出信号ＤＮに応じてレジスタに保持された値を更新し、レジスタに保持された値に応じた個数の昇圧回路に対して活性化指示を与える制御回路２０ａと、を有するものである。【選択図】図１
2010057230.tif 000002
【特許請求の範囲】
【請求項１】
出力端子に対して出力電圧を出力する複数の昇圧回路と、
前記出力電圧をモニタし、予め定められた第１の電圧範囲を超える前記出力電圧を検出して検出信号を出力する電圧検出部と、
活性化させる前記昇圧回路の個数を記憶するレジスタを含み、前記検出信号に応じて前記レジスタに保持された値を更新し、前記レジスタに保持された値に応じた個数の前記昇圧回路に対して活性化指示を与える制御回路と、
を有する電圧生成回路。
【請求項２】
前記電圧検出部は、前記出力電圧が前記第１の電圧範囲の上限を上回った場合に、前記レジスタに保持される値を減ずる指示を与える第１の検出信号を出力し、
前記制御回路は、前記第１の検出信号に応じて前記レジスタに保持された値を減じる請求項１に記載の電圧生成回路。
【請求項３】
前記電圧検出部は、前記出力電圧が前記第１の電圧範囲の下限を下回った場合に、前記レジスタに保持される値を初期化する指示を与える第２の検出信号を出力し、
前記制御回路は、前記第１の検出信号に応じて前記レジスタに保持された値を初期値とする請求項１又は２に記載の電圧生成回路。
【請求項４】
前記電圧検出部は、前記出力電圧が前記第１の電圧範囲よりも大きな電圧範囲として設定される第２の電圧範囲を超えた場合に第３の検出信号を出力し、
前記制御回路は、前記第３の検出信号に応じて前記レジスタに保持された値を更新する請求項１乃至３のいずれか１項に記載の電圧生成回路。
【請求項５】
前記電圧検出部は、前記出力電圧が前記第１の電圧範囲の下限を下回った場合に、前記レジスタに保持される値を加算する指示を与える第４の検出信号を出力し、
前記制御回路は、前記第４の検出信号に応じて前記レジスタに保持された値を増加させる請求項１乃至４のいずれか１項に記載の電圧生成回路。
【請求項６】
前記電圧検出部は、前記出力電圧が、予め設定された目標電圧に対して高いか低いかを示すモニタ信号を出力し、
前記制御回路は、前記モニタ信号に応じて複数の前記昇圧回路を活性化させる期間を制御するゲーティング回路を有する請求項１乃至５のいずれか１項に記載の電圧生成回路。
【請求項７】
前記ゲーティング回路は、前記レジスタに保持された値により指定された個数の昇圧回路に対して活性化指示を与える請求項６に記載の電圧生成回路。
【請求項８】
前記制御回路は、前記モニタ信号に応じて複数の前記昇圧回路に対して異なる活性化期間を指定するシーケンシャル信号を出力し、
前記ゲーティング回路は、前記レジスタに保持された値と前記シーケンシャル信号とに基づき複数の前記昇圧回路に対する活性化指示を与える請求項７に記載の電圧生成回路。
【請求項９】
前記制御回路は、
前記出力電圧を上昇させる場合に活性化させる前記昇圧回路の個数を保持する第１のレジスタと、
前記出力電圧を降下させる場合に活性化させる前記昇圧回路の個数を保持する第２のレジスタと、
を有する請求項１に記載の電圧生成回路。
【請求項１０】
前記昇圧回路は、チャージポンプ回路である請求項１乃至９のいずれか１項に記載の電圧生成回路。
【請求項１１】
出力端子に対して出力電圧を出力する複数の昇圧回路を有する電圧生成回路における動作制御方法であって、
前記複数の昇圧回路のうち活性化させる昇圧回路の数を示す動作設定値を保持し、
前記動作設定値に応じた数の昇圧回路を活性化させ、
前記出力電圧が予め定められた電圧範囲を超えた場合に前記動作設定値を更新する
電圧生成回路における動作制御方法。
【請求項１２】
前記出力電圧が前記電圧範囲の下限を下回った場合に前記動作設定値を増加させる請求項１１に記載の電圧生成回路における動作制御方法。
【請求項１３】
前記出力電圧が前記電圧範囲の下限を下回った場合に前記動作設定値を初期値に戻す請求項１２に記載の電圧生成回路における動作制御方法。
【請求項１４】
前記出力電圧が前記電圧範囲の上限を上回った場合に前記動作設定値を減ずる請求項１１乃至１３のいずれか１項に記載の電圧生成回路における動作制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明にかかる電圧生成回路は、特に複数の昇圧回路を有し、活性化させる昇圧回路の数に応じて電流供給能力を変更する昇圧回路に関する。
【背景技術】
【０００２】
近年、車載や携帯用途など多方面な分野において不揮発性メモリ回路を内蔵した半導体記憶装置が多く採用されている。このような用途の半導体記憶装置では低い消費電力と高い信頼性が望まれている。不揮発性メモリ回路は、データの書込み、読出し、消去に高電圧かつ大電流が必要なメモリセル構造を有する。そのため、不揮発性メモリ回路は、内部のセルに対して高電圧かつ大電流が供給可能なチャージポンプ回路を内蔵し、外部からは低い電源電圧で動作可能な構成を採用する。
【０００３】
ここで、このような用途で用いられるチャージポンプ回路は、セルにおいて必要になる電流が最大となるワースト条件（電源電圧＝最小、トランジスタの閾値電圧＝最大）においても必要とされる電流能力を確保できるように設計される。しかし、ワースト条件に合わせて設計されたチャージポンプ回路は、セルにおいて必要になる電流が最小となるベスト条件（電源電圧＝最大、トランジスタの閾値電圧＝最小）においては必要とされる電流能力に対して過剰な電流能力を持つ。そのため、ベスト条件では、チャージポンプ回路が出力する出力電圧に大きな電位変動（以下、この電位変動をリップルと称す）が発生する問題が生じる。リップルが大きな場合、メモリセル及びチャージポンプ回路からメモリセルまでの経路に配置されるトランジスタに大きな電圧が断続的に印加されるため、メモリセル及びトランジスタの信頼性が低下する問題が生じる。また、チャージポンプ回路が過剰な電流能力を持つことは大きな電力を無駄に消費することにつながる。
【０００４】
そこで、特許文献１にチャージポンプ回路においてリップルを低減する技術の一例が開示されている。図１８に特許文献１に開示されているチャージポンプ回路１００のブロック図を示す。チャージポンプ回路１００は、チャージポンプユニットＰｕｍｐ０〜Ｐｕｍｐ３、レギュレータ１１０、制御回路１２０、制御モード信号生成回路１３０を有する。
【０００５】
チャージポンプユニットＰｕｍｐ０〜Ｐｕｍｐ３は、それぞれ並列に接続される。そして、チャージポンプユニットＰｕｍｐ０〜Ｐｕｍｐ３により昇圧したチャージポンプ電圧ＶＰＵＭＰを出力する。レギュレータ１１０は、チャージポンプ電圧ＶＰＵＭＰを電源としてメモリセルに供給するプログラム電圧ＶＰＲＯＧを生成する。このとき、プログラム電圧ＶＰＲＯＧは、基準電圧ＶＲＥＦをキャパシタＣ１、Ｃ２により定まる分圧比で増幅した値となる。
【０００６】
制御回路１２０は、コンパレータ１０１、１０２、ＡＮＤゲート１２２、１２４、ＯＲゲート１２６、チャージポンプ活性化制御回路１１１を有する。これらの回路により、制御回路１２０は、チャージポンプ電圧ＶＰＵＭＰが第１の目標電圧ＴＬ１より低くなるよう変化するときにチャージポンプユニットの活性化状態の数を増やし、チャージポンプ電圧ＶＰＵＭＰが第１の目標電圧ＴＬ１より低い第２の目標電圧ＴＬ２より高くなるよう変化するときにチャージポンプユニットの活性化状態の数を減らす。なお、第１の目標電圧ＴＬ１は第１の基準電圧ＶＲＥＦ１により設定され、第２の目標電圧ＴＬ２は第２の基準電圧ＶＲＥＦ２に基づき設定される。
【０００７】
なお、チャージポンプ回路１００は、モード信号ＥＮ１、ＥＮ２を生成する制御モード信号生成回路１３０を有する。制御モード信号生成回路１３０は、コンパレータ１０１、１０２により検出されたチャージポンプ電圧ＶＰＵＭＰの電圧レベルに応じてモード信号ＥＮ１、ＥＮ２を出力する。そして、制御回路１２０は、モード信号ＥＮ１、ＥＮ２に応じて制御回路１２０がチャージポンプユニットの活性化状態の数を増加させるか、減少させるかのモードの切り替えを行う。ここで、チャージポンプ回路１００の動作を示すタイミングチャートを図１９に示す。
【０００８】
つまり、チャージポンプ回路１００は、複数のチャージポンプユニットの活性化状態を制御する制御回路１２０の制御にヒステリシス特性を持たせ、このヒステリシス特性の上限（図１９のＴＬ１）と下限（図１９のＴＬ２）とに基づきチャージポンプユニットの活性状態と非活性状態の切り替わりを制御する。また、チャージポンプ回路１００は、制御回路１２０により、チャージポンプユニットの活性化と非活性化を順次行う構成としている（図１９のＰＵＭＰ−ＥＮ（０）〜ＰＵＭＰ−ＥＮ（３））ため、負荷の状態に応じて活性化させるチャージポンプユニットの数を制御することができる。このような構成により、チャージポンプ回路１００は、チャージポンプ電圧ＶＰＵＭＰの振幅を低く抑えることができる。また、生成されるチャージポンプ電圧のレベルを最低要求レベルに近づけることができる。さらにチャージポンプ回路１００では、負荷状態に応じて活性化するチャージポンプユニットの数を制御するため過剰な昇圧動作が回避され、消費電力を節約することができる。
【特許文献１】特開２００４−２４８４７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、チャージポンプ回路１００では、ヒステリシス特性に基づきチャージポンプユニットの活性状態と非活性状態とを切り替えており、チャージポンプ電圧ＶＰＵＭＰがヒステリシス特性の上限及び下限を超える範囲を有する。このことから、チャージポンプ回路１００では、チャージポンプ電圧ＶＰＵＭＰのリップルがヒステリシス特性の上限と下限とにより定まる範囲内に収まることを保証することができない。つまり、チャージポンプ回路１００は、チャージポンプ電圧ＶＰＵＭＰのリップルを十分に抑制することができない問題がある。
【課題を解決するための手段】
【００１０】
本発明にかかる電圧生成回路の一態様は、出力端子に対して出力電圧を出力する複数の昇圧回路と、前記出力電圧をモニタし、予め定められた電圧範囲を超える前記出力電圧を検出して検出信号を出力する電圧検出部と、活性化させる前記昇圧回路の個数を記憶するレジスタを含み、前記検出信号に応じて前記レジスタに保持された値を更新し、前記レジスタに保持された値に応じた個数の前記昇圧回路に対して活性化指示を与える制御回路と、を有するものである。
【００１１】
本発明にかかる電圧生成回路は、出力電圧をモニタし、出力電圧が予め定められた電圧範囲を超えた場合に、レジスタの値を更新する。そして、出力電圧の変動範囲が予め定められた電圧範囲内であれば、レジスタに保持された値によって示された個数の昇圧回路を活性化させる。つまり、本実施の形態にかかる電圧生成回路は、出力電圧のリップルノイズの大きさを予め設定された電圧範囲内に納めることができる。
【発明の効果】
【００１２】
本発明にかかる電圧生成回路によれば、出力電圧のリップルの大きさを抑制することができる。
【発明を実施するための最良の形態】
【００１３】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。実施の形態１にかかる電圧生成回路１のブロック図を図１に示す。図１に示すように、電圧生成回路１は、複数の昇圧回路（例えば、チャージポンプ回路１０〜１３）、チャージポンプ制御回路２０ａ、電圧検出部３０ａを有する。
【００１４】
チャージポンプ回路１０〜１３は、それぞれ外部から入力される電源電圧（不図示）に基づき動作し、電源電圧を昇圧した出力電圧を出力する。また、チャージポンプ回路１０〜１３の出力はそれぞれ１つの出力端子ＯＵＴに接続される。チャージポンプ回路１０〜１３は、それぞれチャージポンプ制御回路２０ａが出力する活性化制御信号Ｓにより活性化状態が制御される。
【００１５】
チャージポンプ制御回路２０ａは、活性化させるチャージポンプ回路の個数を記憶するレジスタを含み、電圧検出部３０ａが出力する検出信号に応じてレジスタに保持された値を更新し、レジスタに保持された値に応じた個数のチャージポンプ回路に対して活性化指示を与える。チャージポンプ制御回路２０ａの詳細については後述する。
【００１６】
電圧検出部３０ａは、出力電圧をモニタし、予め設定された第１の電圧範囲を超える出力電圧を検出して検出信号を出力する。電圧検出部３０ａは、抵抗分圧部３１ａ、コンパレータ３２、３３を有する。抵抗分圧部３１ａは、抵抗Ｒ１１〜抵抗Ｒ１３を有する。抵抗Ｒ１１〜Ｒ３は出力端子ＯＵＴと接地端子との間に直列に接続される。ここで、抵抗Ｒ１１の一端が出力端子に接続され、抵抗Ｒ１３の他端が接地端子に接続される。そして、抵抗Ｒ１１と抵抗Ｒ１２との接続ノードからは第１のモニタ電圧ＶＣ１１が出力される。また、抵抗Ｒ１２と抵抗Ｒ１３との接続ノードからは第２のモニタ電圧ＶＣ１２が出力される。
【００１７】
コンパレータ１０１は、第１のモニタ電圧ＶＣ１１が負入力端子に入力され、正入力端子に基準電圧Ｖｒｅｆが入力される。そして、コンパレータ１０１は、２つの入力電圧を比較してモニタ信号ＬＶＭを出力する。モニタ信号ＬＶＭは、出力電圧の理想的な電圧値（理想電圧）に対して出力電圧が高いか低いかを示す。コンパレータ１０２は、第２のモニタ電圧ＶＣ１２が負入力端子に入力され、正入力端子に基準電圧Ｖｒｅｆが入力される。そして、コンパレータ１０１は、２つの入力電圧を比較して第１の検出信号ＤＮを出力する。第１の検出信号ＤＮは、出力電圧が第１の電圧範囲の上限を上回った場合にチャージポンプ制御回路２０ａ内のレジスタに保持される値を減ずる指示を与える。
【００１８】
ここで、第１の電圧範囲、抵抗Ｒ１１〜Ｒ１３及び基準電圧Ｖｒｅｆの関係を説明する。本実施の形態では、第１の電圧範囲として、上限のみを設定した電圧範囲を設定する。以下の説明では、第１の電源範囲の上限電圧値ＶＨとして５．３Ｖを設定する。また、理想電圧として５．０Ｖを設定する。このような設定において、本実施の形態では基準電圧Ｖｒｅｆを１．０Ｖとする。また、第１のモニタ電圧ＶＣ１１は出力電圧が５．０Ｖである場合に基準電圧Ｖｒｅｆと同じ電圧となる必要があり、第２のモニタ電圧ＶＣ１２は出力電圧が５．３Ｖである場合に基準電圧Ｖｒｅｆと同じ電圧となる必要がある。そこで、抵抗Ｒ１１〜Ｒ１３の抵抗値は、第１のモニタ電圧ＶＣ１１と第２のモニタ電圧ＶＣ１２とが上記条件を満たすような値とする。
【００１９】
次に、チャージポンプ制御回路２０ａの詳細について説明する。チャージポンプ制御回路２０ａのブロック図を図２に示す。図２に示すようにチャージポンプ制御回路２０ａは、レジスタ２１ａとゲーティング回路２２ａを有する。本実施の形態では、レジスタ２１ａとしてシフトレジスタを用いる。なお、シフトレジスタを構成するＤフリップフロップは、チャージポンプ回路の数に応じて４つとする。そこで、レジスタ２１ａで用いるＤフリップフロップに２１０〜２１３の符号を付す。
【００２０】
Ｄフリップフロップ２１０〜２１３は、直列に接続される。また、Ｄフリップフロップ２１３が初段に配置され、Ｄフリップフロップ２１０が最終段に配置される。Ｄフリップフロップ２１３の入力端子Ｄは電源端子ＶＤＤに接続される。一方、Ｄフリップフロップ２１０の出力端子Ｑは他のＤフリップフロップには接続されない。Ｄフリップフロップ２１０〜２１３は、それぞれ第１の検出信号ＤＮの立ち下がりエッジに同期してラッチ動作を行う。また、Ｄフリップフロップ２１０〜２１３は、図示しない他の回路から出力されるリセット信号ＲＳＴによりリセットされる。
【００２１】
レジスタ２１ａは、リセット状態においてすべてのＤフリップフロップの出力を０とする。そして、レジスタ２１ａは、第１の検出信号ＤＮの立ち下がりエッジが入力される毎に１となる出力の数が増加する。本実施の形態ではレジスタ２１ａが保持する動作設定値は、出力が０となるＤフリップフロップの数とする。そして、レジスタ２１ａは、第１の検出信号ＤＮの立ち下がりエッジが入力される度に保持する動作設定値を減じる動作を行う。
【００２２】
ゲーティング回路２２ａは、モニタ信号ＬＶＭに応じてチャージポンプ回路が活性化する期間を制御する。このときゲーティング回路２２ａは、レジスタ２１ａの値を参照し、レジスタ２１ａに保持された動作設定値の数に応じて活性化させるチャージポンプ回路の数を設定する。本実施の形態では、ゲーティング回路２２ａは、チャージポンプ回路の数に応じて４つのＡＮＤゲートを有する。本実施の形態では、このＡＮＤゲートに２２０〜２２３の符号を付す。
【００２３】
ＡＮＤゲート２２０〜２２３は、一方の入力端子にモニタ信号ＬＶＭが入力され、他方の入力端子に対応するＤフリップフロップの出力信号（本実施の形態ではＦ１０〜Ｆ１３）が入力される。また、ＡＮＤゲート２２０〜２２３の他方の入力端子は反転入力端子となっており、入力された信号の反転論理を演算対象とする。つまり、ＡＮＤゲート２２０〜２２３は、Ｄフリップフロップの出力信号の反転論理とモニタ信号との論理和演算結果を活性化制御信号Ｓとして出力する。つまり、ＡＮＤゲート２２０〜２２３は、Ｄフリップフロップの出力信号が０を示す場合はモニタ信号ＬＶＭの値にかかわらず活性化制御信号Ｓを０（例えばロウレベル）とし、Ｄフリップフロップの出力信号が１を示す場合はモニタ信号ＬＶＭと同一論理の活性化制御信号Ｓを出力する。なお、本実施の形態では、活性化制御信号Ｓが１（例えば、ハイレベル）であればチャージポンプ回路が活性状態となり、活性化制御信号Ｓがロウレベルであればチャージポンプ回路が非活性状態となる。また、活性化制御信号Ｓはバス信号として扱われるため、以下の説明ではＳの後ろの［］内にその信号がバス信号の何ビット目に該当するかを示す数字を示す。
【００２４】
続いて、電圧生成回路１の動作を示すタイミングチャートを図３に示す。そして、図３を参照して電圧生成回路１の動作について説明する。まず、電圧生成回路１は、レジスタ２１ａに保持された動作設定値を４として動作を開始する。そのため、動作開示時点において活性化制御信号Ｓ［３：０］はすべてハイレベルとなる。そして、電圧生成回路１は、４つのチャージポンプ回路を用いて昇圧動作を行う。
【００２５】
そして、タイミングｔ１において出力信号が理想電圧値ＶＴを上回ると、第１のモニタ電圧ＶＣ１１が１．０Ｖを上回るためモニタ信号ＬＶＭがハイレベルからロウレベルに切り替わる。そして、また、モニタ信号ＬＶＭの立ち下がりに応じて活性化制御信号Ｓ［３：０］も立ち下がる。しかしながら、実際には、出力電圧が理想電圧値ＶＴを上回った後、活性化制御信号Ｓが変化し、さらに、チャージポンプ回路１０〜１３が停止するまでにはコンパレータ１０１等の遅れにより遅延時間が発生する。そのため、出力電圧にはリップルが生じる。
【００２６】
そして、タイミングｔ２で出力電圧は、上限電圧値ＶＨを上回る。そのため、第２のモニタ電圧ＶＣ１２が１．０Ｖを上回り、第１の検出信号ＤＮが立ち下がる。そして、第１の検出信号ＤＮの立ち下がりに応じてレジスタ２１ａの出力Ｆ１３が立ち上がるため動作設定値が４から３に減る。なお、出力電圧はその後下がりはじめ、タイミングｔ３で上限電圧値ＶＨを下回る。そのため、タイミングｔ３において第２のモニタ電圧ＶＣ１２は１．０Ｖを下回り、第１の検出信号ＤＮは立ち上がる。
【００２７】
そして、タイミングｔ４において出力信号が理想電圧値ＶＴを下回ると、第１のモニタ電圧ＶＣ１１が１．０Ｖを下回るためモニタ信号ＬＶＭがロウレベルからハイレベルに切り替わる。そして、モニタ信号ＬＶＭの立ち上がりに応じて活性化制御信号Ｓ［２：０］も立ち上がる。このときレジスタ２１ａに保持されている動作設定値は３であるため、活性化制御信号Ｓ［３］はロウレベルを維持する。そのため、タイミングｔ４以降に活性化されるチャージポンプ回路は３つである。また、このタイミングｔ４においても、実際には、出力電圧が理想電圧値ＶＴを下回った後、活性化制御信号Ｓが変化し、さらに、チャージポンプ回路１０〜１３が動作を開始するまでにはコンパレータ１０１等の遅れにより遅延時間が発生する。そのため、出力電圧にはリップルが生じる。
【００２８】
チャージポンプ回路が活性化されることで、出力電圧は上昇に転じる。そして、タイミングｔ５において出力信号が理想電圧値ＶＴを上回ると、第１のモニタ電圧ＶＣ１１が１．０Ｖを上回るためモニタ信号ＬＶＭがハイレベルからロウレベルに切り替わる。そして、モニタ信号ＬＶＭの立ち下がりに応じて活性化制御信号Ｓ［２：０］も立ち下がる。しかしながら、実際には、出力電圧が理想電圧値ＶＴを上回った後、活性化制御信号Ｓが変化し、さらに、チャージポンプ回路１０〜１３が停止するまでにはコンパレータ１０１等の遅れにより遅延時間が発生する。そのため、出力電圧にはリップルが生じる。
【００２９】
そして、タイミングｔ６で出力電圧は、上限電圧値ＶＨを上回る。そのため、第２のモニタ電圧ＶＣ１２が１．０Ｖを上回り、第１の検出信号ＤＮが立ち下がる。そして、第１の検出信号ＤＮの立ち下がりに応じてレジスタ２１ａの出力Ｆ１２が立ち上がるため動作設定値が３から２に減る。なお、出力電圧はその後下がりはじめ、タイミングｔ７で上限電圧値ＶＨを下回る。そのため、タイミングｔ７において第２のモニタ電圧ＶＣ１２は１．０Ｖを下回り、第１の検出信号ＤＮは立ち上がる。
【００３０】
そして、タイミングｔ８において出力信号が理想電圧値ＶＴを下回ると、第１のモニタ電圧ＶＣ１１が１．０Ｖを下回るためモニタ信号ＬＶＭがロウレベルからハイレベルに切り替わる。そして、モニタ信号ＬＶＭの立ち上がりに応じて活性化制御信号Ｓ［１：０］も立ち上がる。このときレジスタ２１ａに保持されている動作設定値は２であるため、活性化制御信号Ｓ［３：２］はロウレベルを維持する。そのため、タイミングｔ６以降に活性化されるチャージポンプ回路は２つである。また、このタイミングｔ８においても、実際には、出力電圧が理想電圧値ＶＴを下回った後、活性化制御信号Ｓが変化し、さらに、チャージポンプ回路１０〜１３が動作を開始するまでにはコンパレータ１０１等の遅れにより遅延時間が発生する。そのため、出力電圧にはリップルが生じる。
【００３１】
チャージポンプ回路が活性化されることで、出力電圧は上昇に転じる。そして、タイミングｔ９において出力信号が理想電圧値ＶＴを上回ると、第１のモニタ電圧ＶＣ１１が１．０Ｖを上回るためモニタ信号ＬＶＭがハイレベルからロウレベルに切り替わる。そして、モニタ信号ＬＶＭの立ち下がりに応じて活性化制御信号Ｓ［１：０］も立ち下がる。しかしながら、実際には、出力電圧が理想電圧値ＶＴを上回った後、活性化制御信号Ｓが変化し、さらに、チャージポンプ回路１０〜１３が停止するまでにはコンパレータ１０１等の遅れにより遅延時間が発生する。そのため、出力電圧にはリップルが生じる。しかし、タイミングｔ６以降で生じるリップルの大きさは、活性化されるチャージポンプ回路の個数がタイミングｔ６以前の期間よりも少ないため小さい。具体的には、タイミングｔ６以降では出力端子ＯＵＴに接続される負荷回路において消費される電流量が減少しなければ、リップルによって出力電圧が上限電圧値ＶＨを上回ることはない。
【００３２】
従って、タイミングｔ６以降では、出力電圧は、上限電圧値ＶＨ以下を保ちながら、理想電圧値ＶＴの上下を往復する変動となる。また、このような出力電圧の変動に伴い、モニタ信号ＬＶＭは信号レベルを切り替える。そして、モニタ信号ＬＶＭの信号レベルの切り替わりに応じてチャージポンプ制御回路は、チャージポンプ回路１０、１１に活性状態と非活性状態とを切り替える指示を与える（タイミングｔ９〜ｔ１２）。
【００３３】
上記説明より、本実施の形態にかかる電圧生成回路１は、レジスタ２１ａに格納された動作設定値に基づき活性化させるチャージポンプ回路の個数を設定する。また、電圧生成回路１は、出力電圧をモニタする電圧検出部３０ａにより生成される検出信号に基づき動作設定値を更新し、出力電圧が予め定められた第１の電圧範囲を超えない範囲に収まるように動作設定値を決定する。そして、このように決定された動作設定値に基づき活性化されるチャージポンプ回路の個数によって電圧生成回路１が動作した場合、出力電圧のリップル量は、負荷電流が変動しない限り第１の電圧範囲に収まる。また、電圧生成回路１では、チャージポンプ回路の活性状態と非活性状態とを出力電圧が理想電圧値ＶＴを超えたか否かを判定基準として切り替える。そのため、電圧生成回路１では、チャージポンプ回路の活性状態と非活性状態との切り替えに第１の電圧範囲の上限電圧値ＶＨを参照する必要がない。つまり、電圧生成回路１によれば、出力電圧のリップル量を第１の電圧範囲内に収めることを保障することができる。また、電圧生成回路１は、従来のチャージポンプ回路よりもリップル量を低減することが可能である。
【００３４】
また、電圧生成回路１では、活性化するチャージポンプ回路の個数をレジスタ２１ａに格納された動作設定値に基づき行っているため、最適な動作設定値が決定された後は、コンパレータ等の回路特性にかかわらずリップル量を第１の電圧範囲以下とすることができる。
【００３５】
さらに、電圧生成回路１では、出力電圧と理想電圧値ＶＴとの電圧関係の切り替わりに基づきチャージポンプ回路の活性状態と非活性状態との切り替えを行う。これにより、電圧生成回路１では、チャージポンプ回路の活性状態と非活性状態とを従来例よりも早期に切り替えることができる。また、早期にチャージポンプ回路の活性状態と非活性状態とを切り替えることで出力電圧のリップルを小さくすることができる。
【００３６】
また、本実施の形態にかかる電圧生成回路１によれば、リップル量が小さくなるように活性化させるチャージポンプ回路の個数を決定することから、従来のチャージポンプ回路よりも活性化させるチャージポンプ回路の個数を少なくすることができる。つまり、電圧生成回路１は、チャージポンプ回路において消費される電流を削減し、低消費電力を実現することができる。
【００３７】
また、本実施の形態にかかる電圧生成回路１によれば、負荷電流の変動量が小さく、出力電圧が第１の電圧範囲を超えない場合は、それまでに決定した動作電圧値を継続して用いる。そのため、電圧生成回路１は、負荷電流の変動が小さければ、効率よく出力電圧のリップルを低減することが可能である。
【００３８】
実施の形態２
実施の形態２にかかる電圧生成回路２のブロック図を図４に示す。なお、実施の形態２において実施の形態１と同一の構成要素については、実施の形態１と同じ符号を付して説明を省略する。
【００３９】
図４に示すように、電圧生成回路２は、電圧生成回路１におけるチャージポンプ制御回路２０ａをチャージポンプ制御回路２０ｂに置き換えたものである。チャージポンプ制御回路２０ｂは、チャージポンプ制御回路２０ａと同じ制御信号（例えば、リセット信号ＲＳＴ、モニタ信号ＬＶＭ、第１の検出信号ＤＮ）を受けて動作するが、出力する活性化制御信号Ｓの波形が異なる。
【００４０】
ここで、チャージポンプ制御回路２０ｂのブロック図を図５に示す。図５に示すように、チャージポンプ制御回路２０ｂは、チャージポンプ制御回路２０ａに対してシーケンシャル制御回路２３を加えたものである。シーケンシャル制御回路２３は、モニタ信号ＬＶＭを受けてシーケンシャル信号ＳＱ［０］〜ＳＱ［３］を出力する。シーケンシャル信号ＳＱ［０］はＡＮＤゲート２２０の一方の端子に入力され、シーケンシャル信号ＳＱ［１］はＡＮＤゲート２２１の一方の端子に入力され、シーケンシャル信号ＳＱ［２］はＡＮＤゲート２２２の一方の端子に入力され、シーケンシャル信号ＳＱ［３］はＡＮＤゲート２２３の一方の端子に入力される。また、シーケンシャル信号ＳＱ［０］〜ＳＱ［３］は、モニタ信号ＬＶＭの立下りに応じてシーケンシャル信号ＳＱ［３］からシーケンシャル信号ＳＱ［０］の順で順次立ち下がる。一方、モニタ信号ＬＶＭが立ち上がった場合、この立ち上がりに応じてシーケンシャル信号ＳＱ［３］からシーケンシャル信号ＳＱ［０］の順で順次立ち上がる。
【００４１】
チャージポンプ制御回路２０ｂが出力する活性化制御信号Ｓは、モニタ信号ＬＶＭの立ち上がりに応じて活性化制御信号Ｓ［３］から活性化制御信号Ｓ［０］の順で順次立ち下がり、モニタ信号ＬＶＭの立ち上がりに応じて活性化制御信号Ｓ［３］から活性化制御信号Ｓ［０］の順で順次立ち上がる。なお、活性化制御信号Ｓは、実施の形態１と同様にレジスタ２１ａで保持されている動作設定値に応じた数だけが出力される。
【００４２】
次に、実施の形態２にかかる電圧生成回路２の動作を示すタイミングチャートを図６に示す。そして、図６を参照して電圧生成回路２の動作について説明する。なお、図６に示すタイミングチャートは、図３において示したタイミングチャートに対応するものであり、各タイミングは図６と図３で対応している。
【００４３】
図６に示すように、タイミングｔ１において出力電圧が理想電圧値ＶＴを上回ると、モニタ信号ＬＶＭが立ち下がる。そして、モニタ信号ＬＶＭの立下りに応じてシーケンシャル信号ＳＱ［３］が立ち下がる。その後、シーケンシャル信号ＳＱ［２］からシーケンシャル信号ＳＱ［０］の順で、順に信号が立ち下がる。また、活性化制御信号Ｓ［３］〜Ｓ［０］も、シーケンシャル信号ＳＱ［３］〜ＳＱ［０］に応じて信号レベルが変化する。つまり、電圧生成回路２では、チャージポンプ回路は、時間の経過に従って順に非活性状態となる。
【００４４】
そして、タイミングｔ４において力電圧が理想電圧値ＶＴを下回ると、モニタ信号ＬＶＭが立ち上がる。そして、モニタ信号ＬＶＭの立ち上がりに応じてシーケンシャル信号ＳＱ［３］が立ち上がる。その後、シーケンシャル信号ＳＱ［２］からシーケンシャル信号ＳＱ［０］の順で、順に信号が立ち上がる。また、活性化制御信号Ｓ［２］〜Ｓ［０］が、シーケンシャル信号ＳＱ［２］〜ＳＱ［０］に応じて信号レベルが変化する。なお、タイミングｔ４においては動作設定値が３であるため、活性化制御信号Ｓ［３］はロウレベルを維持する。つまり、電圧生成回路２では、チャージポンプ回路は、時間の経過に従って順に活性状態となる。また、活性化されるチャージポンプ回路の個数は動作設定値により決まる。タイミングｔ４以降の動作は、タイミングｔ１〜ｔ４までの動作を動作設定値に応じて行う。そのため、ここでは説明を省略する。
【００４５】
上記説明より、電圧生成回路２では、シーケンシャル制御回路２３により、チャージポンプ回路の活性化又は非活性化のタイミングをずらしながら順次行う。そのため、電圧生成回路２の出力電圧の変動は実施の形態１よりも緩やかになる。これにより、電圧生成回路２では、出力電圧が第１の電圧範囲を超えるオーバーシュートを低減することができる。
【００４６】
実施の形態３
実施の形態３にかかる電圧生成回路３のブロック図を図７に示す。実施の形態３において実施の形態１と同一の構成要素については、実施の形態１と同じ符号を付して説明を省略する。
【００４７】
図３に示すように、電圧生成回路３は、電圧生成回路１における電圧検出部３０ａを電圧検出部３０ｂに置き換えたものである。電圧検出部３０ｂは、電圧検出部３０ａが出力するモニタ信号ＬＶＭ及び第１の検出信号ＤＮに加えて第２の検出信号（以下、リセット信号ＲＳＴと称す）を出力する。そのため、電圧検出部３０ｂは、電圧検出部３０ａの抵抗分圧部３１ａよりも１つ多い抵抗を含む抵抗分圧部３１ｂを有する。また、電圧検出部３０ｂは、コンパレータ３２、３３に加えコンパレータ３４を有する。
【００４８】
抵抗分圧部３１ｂは、抵抗Ｒ３１〜Ｒ３４を有する。抵抗Ｒ３１〜抵抗Ｒ３４は、出力端子ＯＵＴと接地端子との間に直列に接続される。ここで、抵抗Ｒ３１の一端が出力端子ＯＵＴに接続され、抵抗Ｒ３４の他端が接地端子に接続される。そして、抵抗Ｒ３１と抵抗Ｒ３２との接続ノードからは第３のモニタ電圧ＶＣ３３が出力される。また、抵抗Ｒ３２と抵抗Ｒ３３との接続ノードからは第１のモニタ電圧ＶＣ３１が出力される。また、抵抗Ｒ３３と抵抗Ｒ３４との接続ノードからは第２のモニタ電圧ＶＣ３２が出力される。なお、第１のモニタ電圧ＶＣ３１及び第２のモニタ電圧ＶＣ３２は、それぞれ第１のモニタ電圧ＶＣ１１及び第２のモニタ電圧ＶＣ１２に相当する電圧であるため、ここでは説明を省略する。第３のモニタ電圧ＶＣ３３は、出力電圧が第１の電圧範囲の下限電圧値ＶＬ（例えば、４．４Ｖ）に達したときに基準電圧Ｖｒｅｆと同じ電圧になる。そのため、抵抗Ｒ３１〜抵抗Ｒ３４は、この条件を満たすように抵抗値が設定される。
【００４９】
第３のモニタ電圧ＶＣ３３は、コンパレータ３４の負入力端子に入力される。また、コンパレータ３４の正入力端子には基準電圧Ｖｒｅｆが入力される。コンパレータ３４は、２つの入力電圧を比較してリセット信号ＲＳＴを出力する。
【００５０】
次に、電圧生成回路３の動作を示すタイミングチャートを図８に示す。そして、図８を参照して電圧生成回路３の動作について説明する。図８に示す動作例では、電圧生成回路３は、動作設定値を２として動作している。より具体的には、レジスタ２１ａの出力のうちＦ１３とＦ１２がハイレベルであり、Ｆ１１とＦ１０はロウレベルの状態である。そのため、タイミングｔ２０よりも前の時点では、活性化制御信号Ｓ［１］、Ｓ［０］がハイレベルであって、２つのチャージポンプ回路が活性化された状態となっている。
【００５１】
そして、タイミングｔ２０において出力電圧が理想電圧値ＶＴを上回るとモニタ信号ＬＶＭが立ち下がり、この立ち下がりに応じて活性化制御信号Ｓ［１］、Ｓ［０］が立ち下がる。その後、出力電圧は降下を開始する。そして、タイミングｔ２１において、出力電圧が理想電圧値ＶＴを下回るとモニタ信号ＬＶＭが立ち上がり、この立ち上がりに応じて活性化制御信号Ｓ［１］、Ｓ［０］が立ち上がる。そして、その後出力電圧は上昇を開始する。
【００５２】
しかし、タイミングｔ２２において、出力端子から引き抜かれる負荷電流の増加が生じ、２つのチャージポンプ回路の動作だけでは負荷電流をまかなうことができなくなると、出力電圧は降下しはじめる。そのため、出力電圧は、タイミングｔ２３において第１の電圧範囲の下限電圧値ＶＬを下回る。そして、出力電圧が下限電圧値ＶＬを下回ったことを電圧検出部３０ｂが検出するとリセット信号ＲＳＴが立ち上がる。これにより、リセット信号ＲＳＴがハイレベルとなるため、レジスタ２１ａのＤフリップフロップがすべてリセット状態となり、レジスタ２１ａの出力Ｆ１３〜Ｆ１０はすべてロウレベルとなる。これにより、動作設定値はリセットされて２から４へと切り替わる。
【００５３】
そして、動作設定値が切り替わったことで、それ以前の期間において非活性状態を示していた活性化制御信号Ｓ［３］、Ｓ［２］が活性状態に切り替わる。これにより、活性化されるチャージポンプ回路の個数は、２個から４個に切り替わる。そして、４つのチャージポンプ回路が動作することで、出力電圧が上昇に転じる。
【００５４】
そして、タイミングｔ２４において、出力電圧が下限電圧値ＶＬを上回るとリセット信号ＲＳＴは立ち下がる。その後、タイミングｔ２５において出力電圧が理想電圧値ＶＴを上回るとモニタ信号ＬＶＭが立ち下がり、この立ち下がりに応じて活性化制御信号Ｓ［３］〜Ｓ［０］が立ち下がる。そして、出力電圧は降下を開始する。その後、タイミングｔ２６において、出力電圧が理想電圧値ＶＴを下回るとモニタ信号ＬＶＭが立ち上がり、この立ち上がりに応じて活性化制御信号Ｓ［３］〜Ｓ［０］が立ち上がる。そして、出力電圧は上昇を開始する。以降、電圧生成回路３は、出力電圧が上限電圧値ＶＨ又は下限電圧値ＶＬを超えない限りタイミングｔ２５〜ｔ２６の動作を繰り返す。
【００５５】
上記説明より、電圧生成回路３は、下限電圧値ＶＬを下回った場合は、それまでの時点で減じられていた動作設定値をリセットして動作設定値を増加させる。これにより、電圧生成回路３は、動作設定値が小さくなった状態において負荷電流が増加した場合であっても、負荷電流の増加に応じて活性化させるチャージポンプ回路の個数を増加することができる。これにより、電圧生成回路３では、出力電圧の低下を防止することができる。特に、不揮発性メモリでは、電圧生成回路３の出力電圧が低い場合に書込み不良等の不具合が生じるおそれがあるため、出力電圧の下限値を所定の電圧値に保つことは重要になる。
【００５６】
実施の形態４
実施の形態４にかかる電圧生成回路４のブロック図を図９に示す。図９に示すように、電圧生成回路４は、複数の昇圧回路（例えば、ｎ個のチャージポンプ回路１０ｘ）、チャージポンプ制御回路２０ｃ、電圧検出部３０ｃを有する。
【００５７】
チャージポンプ回路１０ｘに含まれるチャージポンプ回路は、それぞれ外部から入力される電源電圧（不図示）に基づき動作し、電源電圧を昇圧した出力電圧を出力する。また、チャージポンプ回路１０ｘに含まれるチャージポンプ回路の出力はそれぞれ１つの出力端子ＯＵＴに接続される。チャージポンプ回路１０ｘは、それぞれチャージポンプ制御回路２０ｃが出力する活性化制御信号Ｓにより活性化状態が制御される。
【００５８】
チャージポンプ制御回路２０ｃは、実施の形態３に記載のチャージポンプ制御回路２０ｂと実質的に同じものであるが動作設定値の更新方法がチャージポンプ制御回路２０ｂとは異なる。チャージポンプ制御回路２０ｂの詳細については後述する。
【００５９】
電圧検出部３０ｃは、実施の形態３に記載の電圧検出部３０ｂが出力するモニタ信号ＬＶＭ、第１の検出信号ＤＮ及びリセット信号ＲＳＴに加えて第３の検出信号ＤＮＨを出力する。そのため、電圧検出部３０ｃは、電圧検出部３０ｂの抵抗分圧部３１ｂよりも１つ多い抵抗を含む抵抗分圧部３１ｃを有する。また、電圧検出部３０ｃは、コンパレータ３２〜３４に加えコンパレータ３５を有する。
【００６０】
抵抗分圧部３１ｃは、抵抗Ｒ４１〜Ｒ４５を有する。抵抗Ｒ４１〜抵抗Ｒ４５は、出力端子ＯＵＴと接地端子との間に直列に接続される。ここで、抵抗Ｒ４１の一端が出力端子ＯＵＴに接続され、抵抗Ｒ４５の他端が接地端子に接続される。そして、抵抗Ｒ４１と抵抗Ｒ４２との接続ノードからは第３のモニタ電圧ＶＣ４４が出力される。また、抵抗Ｒ４２と抵抗Ｒ４３との接続ノードからは第１のモニタ電圧ＶＣ４３が出力される。また、抵抗Ｒ４３と抵抗Ｒ４４との接続ノードからは第２のモニタ電圧ＶＣ４２が出力される。また、抵抗Ｒ４４と抵抗Ｒ４５との接続ノードからは第４のモニタ電圧ＶＣ４１が出力される。なお、第１のモニタ電圧ＶＣ４３、第２のモニタ電圧ＶＣ４２及び第３のモニタ電圧ＶＣ４４は、それぞれ第１のモニタ電圧ＶＣ１１、第２のモニタ電圧ＶＣ１２及び第３のモニタ電圧ＶＣ３１に相当する電圧であるため、ここでは説明を省略する。第４のモニタ電圧ＶＣ４１は、出力電圧が第１の電圧範囲よりも大きな電圧範囲として設定される第２の電圧範囲の上限電圧値ＶＨＨ（例えば、５．６Ｖ）に達したときに基準電圧Ｖｒｅｆと同じ電圧になる。そのため、抵抗Ｒ４１〜抵抗Ｒ４５は、この条件を満たすように抵抗値が設定される。
【００６１】
第４のモニタ電圧ＶＣ４１は、コンパレータ３５の負入力端子に入力される。また、コンパレータ３５の正入力端子には基準電圧Ｖｒｅｆが入力される。コンパレータ３５は、２つの入力電圧を比較して第３の検出信号ＤＮＨを出力する。
【００６２】
次に、チャージポンプ制御回路２０ｃの詳細について説明する。チャージポンプ制御回路２０ｃのブロック図を図１０に示す。図１０に示すようにチャージポンプ制御回路２０ｃは、レジスタ２１ｃ、ゲーティング回路２２ｃ、ＣＫＢ制御回路２４を有する。本実施の形態におけるレジスタ２１ｃはｎ個のＤフリップフロップ（図中の２１０〜２１ｎ−１）を有する。そして、Ｄフリップフロップ２１０〜２１ｎ−１は、実施の形態１と同様にシフトレジスタを構成する。つまり、レジスタ２１ｃは、レジスタ２１ａのＤフリップフロップの個数を増加させたものである。そのため、回路の接続についての説明はここでは省略する。なお、シフトレジスタを構成するＤフリップフロップは、チャージポンプ回路の個数に応じた個数とする。
【００６３】
ゲーティング回路２２ｃは、ゲーティング回路２２ａのＡＮＤゲートの個数をチャージポンプ回路の個数に応じて増加させたものである。そのため、ここではゲーティング回路２２ｃの詳細な構成の説明は省略する。
【００６４】
ＣＫＢ制御回路２４は、レジスタ２１ｃを構成するＤフリップフロップのＣＫＢ端子に供給する信号ＣＫＢを第１の検出信号ＤＮ及び第３の検出信号ＤＮＨに基づき生成する。本実施の形態におけるＣＫＢ制御回路２４は、例えばワンショットパルス回路である。本実施の形態におけるＣＫＢ制御回路２４は、第１の検出信号ＤＮ又は第２の検出信号ＤＮＨの立ち下がりエッジに応じてワンショットパルス信号をＤフリップフロップへのＣＫＢ信号とする。
【００６５】
続いて、電圧生成回路４の動作を示すタイミングチャートを図１１に示す。そして、図１１を参照して電圧生成回路４の動作について説明する。図１１に示す動作例では、電圧生成回路４は、動作設定値をｎとして動作している。より具体的には、レジスタ２１ｃの出力Ｆ１ｎ−１〜Ｆ１０がすべてロウレベルの状態である。そのため、タイミングｔ３０よりも前の時点では、活性化制御信号Ｓ［ｎ−１］〜Ｓ［０］がハイレベルであって、ｎ個のチャージポンプ回路が活性化された状態となっている。
【００６６】
そして、タイミングｔ３０において出力電圧が理想電圧値ＶＴを上回るとモニタ信号ＬＶＭが立ち下がり、この立ち下がりに応じて活性化制御信号Ｓ［ｎ−１］〜Ｓ［０］が立ち下がる。その後、出力電圧はさらに上昇し、タイミングｔ３１において第１の電圧範囲の上限電圧値ＶＨを上回る。そのため、第２のモニタ電圧ＶＣ４２が基準電圧Ｖｒｅｆを上回り、第１の検出信号ＤＮが立ち下がる。そして、第１の検出信号ＤＮの立ち下がりに応じて、ＣＫＢ制御回路２４はＣＫＢ信号を所定の期間の間ロウレベルとする。そして、ＣＫＢ信号の立ち下がりに同期してＤフリップフロップは出力Ｆ１ｎ−１を立ち上げる。従って、タイミングｔ３１において動作設定値はｎからｎ−１へと減算される。
【００６７】
続いて、出力電圧はさらに上昇し、タイミングｔ３２において出力電圧は第２の電圧範囲の上限電圧値ＶＨＨを上回る。そのため、第４のモニタ電圧ＶＣ４１が基準電圧Ｖｒｅｆを上回り、第３の検出信号ＤＮＨが立ち下がる。そして、第３の検出信号ＤＮＨの立ち下がりに応じて、ＣＫＢ制御回路２４はＣＫＢ信号を所定の期間の間ロウレベルとする。そして、ＣＫＢ信号の立ち下がりに同期してＤフリップフロップは出力Ｆ１ｎ−２を立ち上げる。従って、タイミングｔ３２において動作設定値はｎ−１からｎ−２へと減算される。
【００６８】
その後、出力電圧は、降下を開始する。そして、タイミングｔ３３において、出力電圧が第２の電圧範囲の上限電圧値ＶＨＨを下回ることで第３の検出信号ＤＮＨが立ち上がる。そして、タイミングｔ３４において、出力電圧が第１の電圧範囲の上限電圧値ＶＨを下回ることで、第１の検出信号ＤＮが立ち上がる。続いて、タイミングｔ３５で出力電圧が理想電圧値ＶＴを下回るとモニタ信号ＬＶＭが立ち上がり、この立ち上がりに応じて活性化制御信号Ｓ［ｎ−３］〜Ｓ［０］が立ち上がる。一方、活性化制御信号Ｓ［ｎ−１］、Ｓ［ｎ−２］については、タイミングｔ３５以前の段階で動作設定値がｎ−２となっているためロウレベルを維持し、チャージポンプ回路に対して非活性状態を指示する。その後出力電圧は上昇を開始する。
【００６９】
続いて、タイミングｔ３６において出力電圧が理想電圧値ＶＴを上回るとモニタ信号ＬＶＭが立ち下がり、この立ち下がりに応じて活性化制御信号Ｓ［ｎ−３］〜Ｓ［０］が立ち下がる。その後、出力電圧はさらに上昇し、タイミングｔ３７において第１の電圧範囲の上限電圧値ＶＨを上回る。そのため、第２のモニタ電圧ＶＣ４２が基準電圧Ｖｒｅｆを上回り、第１の検出信号ＤＮが立ち下がる。そして、第１の検出信号ＤＮの立ち下がりに応じて、ＣＫＢ制御回路２４はＣＫＢ信号を所定の期間の間ロウレベルとする。そして、ＣＫＢ信号の立ち下がりに同期してＤフリップフロップは出力Ｆ１ｎ−３を立ち上げる。従って、タイミングｔ３７において動作設定値はｎ−２からｎ−３へと減算される。
【００７０】
その後、出力電圧はさらに上昇するが、タイミングｔ３５〜ｔ３６の期間に活性化されるチャージポンプ回路の個数は、タイミングｔ３０以前において活性化されるチャージポンプ回路の個数より２個少ない。そのため、タイミングｔ３７以降の出力電圧の上昇は抑制され、出力電圧は第２の電圧範囲の上限電圧値ＶＨＨを上回ることなく降下に転じる。
【００７１】
そして、タイミングｔ３８において、出力電圧が第１の電圧範囲の上限電圧値ＶＨを下回ることで、第１の検出信号ＤＮが立ち上がる。続いて、タイミングｔ３９で出力電圧が理想電圧値ＶＴを下回るとモニタ信号ＬＶＭが立ち上がり、この立ち上がりに応じて活性化制御信号Ｓ［ｎ−４］〜Ｓ［０］が立ち上がる。一方、活性化制御信号Ｓ［ｎ−１］〜Ｓ［ｎ−３］については、タイミングｔ３９以前の段階で動作設定値がｎ−３となっているためロウレベルを維持し、チャージポンプ回路に対して非活性状態を指示する。その後出力電圧は上昇を開始する。
【００７２】
そして、タイミングｔ４０において、出力電圧が理想電圧値ＶＴを上回るとモニタ信号ＬＶＭが立ち下がり、この立ち下がりに応じて活性化制御信号Ｓ［ｎ−３］〜Ｓ［０］が立ち下がる。そして、出力電圧は降下を開始する。その後、タイミングｔ４１において、出力電圧が理想電圧値ＶＴを下回るとモニタ信号ＬＶＭが立ち上がり、この立ち上がりに応じて活性化制御信号Ｓ［ｎ−３］〜Ｓ［０］が立ち上がる。そして、出力電圧は上昇を開始する。以降、電圧生成回路４は、出力電圧が上限電圧値ＶＨ又は下限電圧値ＶＬを超えない限りタイミングｔ４０〜ｔ４１の動作を繰り返す。
【００７３】
上記説明より、実施の形態４にかかる電圧生成回路４によれば、第１の電圧範囲よりもさらに大きな電圧範囲を有する第２の電圧範囲に対して出力電圧をモニタする第３の検出信号ＤＮＨを設ける。そして、第１の検出信号ＤＮと第３の検出信号ＤＮＨとにより動作設定値の減算を指示する。これにより、電圧生成回路４では、第１の電圧範囲を大きく超えるリップルを早期に検出し、動作設定値をより早く減ずることが可能になる。つまり、電圧生成回路４では、大きなリップルを実施の形態１〜３の例よりも早期に減少させることができる。特に、大きなリップルは、電圧生成回路４が出力する出力電圧を受けるトランジスタの劣化を早める。そのため、リップルの大きさを早期に減少させることは、トランジスタの劣化を防止するために大きな効果がある。
【００７４】
実施の形態５
実施の形態５にかかる電圧生成回路５のブロック図を図１２に示す。図１２に示すように、電圧生成回路５は、実施の形態４にかかる電圧生成回路４のチャージポンプ制御回路２０ｃ及び電圧検出部３０ｃの変形例となるチャージポンプ制御回路２０ｄ及び電圧検出部３０ｄを有する。
【００７５】
チャージポンプ制御回路２０ｄは、実施の形態４に記載のチャージポンプ制御回路２０ｃと実質的に同じものであるが動作設定値の更新方法がチャージポンプ制御回路２０ｃとは異なる。チャージポンプ制御回路２０ｄの詳細については後述する。
【００７６】
電圧検出部３０ｄは、実施の形態３に記載の電圧検出部３０ｂが出力するモニタ信号ＬＶＭ、第１の検出信号ＤＮ及びリセット信号ＲＳＴに加えて第４の検出信号ＵＰを出力する。そのため、電圧検出部３０ｄは、電圧検出部３０ｂの抵抗分圧部３１ｂよりも１つ多い抵抗を含む抵抗分圧部３１ｄを有する。また、電圧検出部３０ｄは、コンパレータ３２〜３４に加えコンパレータ３６を有する。
【００７７】
抵抗分圧部３１ｄは、抵抗Ｒ５１〜Ｒ５５を有する。抵抗Ｒ５１〜抵抗Ｒ５５は、出力端子ＯＵＴと接地端子との間に直列に接続される。ここで、抵抗Ｒ５１の一端が出力端子ＯＵＴに接続され、抵抗Ｒ５５の他端が接地端子に接続される。そして、抵抗Ｒ５１と抵抗Ｒ５２との接続ノードからは第３のモニタ電圧ＶＣ５４が出力される。また、抵抗Ｒ５２と抵抗Ｒ５３との接続ノードからは第５のモニタ電圧ＶＣ５３が出力される。また、抵抗Ｒ４３と抵抗Ｒ４４との接続ノードからは第１のモニタ電圧ＶＣ５２が出力される。また、抵抗Ｒ４４と抵抗Ｒ４５との接続ノードからは第２のモニタ電圧ＶＣ５１が出力される。なお、第１のモニタ電圧ＶＣ５２、第２のモニタ電圧ＶＣ５１及び第３のモニタ電圧ＶＣ５４は、それぞれ第１のモニタ電圧ＶＣ１１、第２のモニタ電圧ＶＣ１２及び第３のモニタ電圧ＶＣ３３に相当する電圧であるため、ここでは説明を省略する。第５のモニタ電圧ＶＣ５３は、出力電圧が第１の電圧範囲よりも小さな電圧範囲として設定される第２の電圧範囲の下限電圧値ＶＬＬ（例えば、４．７Ｖ）に達したときに基準電圧Ｖｒｅｆと同じ電圧になる。そのため、抵抗Ｒ５１〜抵抗Ｒ５５は、この条件を満たすように抵抗値が設定される。
【００７８】
第５のモニタ電圧ＶＣ５３は、コンパレータ３６の負入力端子に入力される。また、コンパレータ３６の正入力端子には基準電圧Ｖｒｅｆが入力される。コンパレータ３６は、２つの入力電圧を比較して第４の検出信号ＵＰを出力する。
【００７９】
次に、チャージポンプ制御回路２０ｄの詳細について説明する。チャージポンプ制御回路２０ｄのブロック図を図１３に示す。図１３に示すようにチャージポンプ制御回路２０ｄは、レジスタ２１ｃ、ゲーティング回路２２ｃ、リセット制御回路２５を有する。ここで、レジスタ２１ｃ及びゲーティング回路２２ｃは、チャージポンプ制御回路２１ｃと同じものであるため説明を省略する。
【００８０】
リセット制御回路２５は、Ｄフリップフロップのリセット信号を個別に制御する。Ｄフリップフロップの個数に応じた個数のＡＮＤＯＲゲート２５０〜２５ｎ−１を有する。そして、ＡＮＤＯＲゲート２５０〜２５ｎ−１は、それぞれ対応するＤフリップフロップに対してリセット信号を出力する。ＡＮＤＯＲゲート２５０〜２５ｎ−１は、電圧検出部３０ｄからリセット信号ＲＳＴと第４の検出信号ＵＰとを受ける。さらに、ＡＮＤＯＲゲート２５０〜２５ｎ−１は、対応して設けられるＤフリップフロップの出力Ｑに入力Ｄが接続されるＤフリップフロップの出力（この出力をＦｘ＋１と称す）を参照する。そして、ＡＮＤＯＲゲート２５０〜２５ｎ−１は、出力Ｆｘ＋１がロウレベルであって、かつ、第４の検出信号ＵＰがハイレベルとなると対応して設けられるＤフリップフロップをリセットする。また、ＡＮＤＯＲゲート２５０〜２５ｎ−１は、リセット信号ＲＳＴがハイレベルとなると、Ｄフリップフロップの出力Ｆｘ＋１の値にかからずＤフリップフロップをリセット状態とする。なお、シフトレジスタの最終段となるＤフリップフロップ２１０に対応して設けられるＡＮＤＯＲゲート２５０のＡＮＤゲートの反転入力端子は接地端子ＧＮＤに接続される。
【００８１】
つまり、リセット制御回路２５は、レジスタ２１ｃを構成するシフトレジスタにおいて最も後ろのハイレベル出力を、第４の検出信号ＵＰの立ち上がりに応じてロウレベルにする。言い換えると、リセット制御回路２５は、第４の検出信号ＵＰの立ち上がりに応じてレジスタ２１ｃにおいて保持されている動作設定値に１を加算する動作を行う。
【００８２】
次に、電圧生成回路５の動作を示すタイミングチャートを図１４に示す。そして、図１４を参照して電圧生成回路５の動作について説明する。図１４に示す動作例では、電圧生成回路５は、動作設定値をｎ−３として動作している。より具体的には、レジスタ２１ｃの出力のうちＦ１ｎ−１〜Ｆ１ｎ−３ハイレベルであり、Ｆ１ｎ−４〜Ｆ１０はロウレベルの状態である。そのため、タイミングｔ５よりも前の時点では、活性化制御信号Ｓ［ｎ−１］〜Ｓ［ｎ−３］がハイレベルであって、ｎ−３個のチャージポンプ回路が活性化された状態となっている。
【００８３】
そして、タイミングｔ５０において出力電圧が理想電圧値ＶＴを上回るとモニタ信号ＬＶＭが立ち下がり、この立ち下がりに応じて活性化制御信号Ｓ［ｎ−４］〜Ｓ［０］が立ち下がる。その後、出力電圧は降下を開始する。そして、タイミングｔ５１において、出力電圧が理想電圧値ＶＴを下回るとモニタ信号ＬＶＭが立ち上がり、この立ち上がりに応じて活性化制御信号Ｓ［ｎ−４］〜Ｓ［０］が立ち上がる。そして、その後出力電圧は上昇を開始する。
【００８４】
しかし、タイミングｔ５２において、出力端子から引き抜かれる負荷電流の増加が生じ、ｎ−３個のチャージポンプ回路の動作だけでは負荷電流をまかなうことができなくなると、出力電圧は降下しはじめる。そのため、出力電圧は、タイミングｔ５３において第２の電圧範囲の下限電圧値ＶＬＬを下回る。そして、出力電圧が下限電圧値ＶＬＬを下回ったことを電圧検出部３０ｄが検出すると第４の検出信号ＵＰが立ち上がる。これにより、第４の検出信号ＵＰがハイレベルとなるため、レジスタ２１ｃの出力Ｆ１ｎ−３がリセット状態となり、レジスタ２１ｃの出力Ｆ１ｎ−３〜Ｆ１０はすべてロウレベルとなる。また出力Ｆ１ｎ−１〜Ｆ１ｎ−２はハイレベルを維持す。これにより、動作設定値は１が加算されｎ−３からｎ−２になる。
【００８５】
そして、動作設定値が切り替わったことで、それ以前の期間において非活性状態を示していた活性化制御信号Ｓ［ｎ−３］が活性状態に切り替わる。これにより、活性化されるチャージポンプ回路の個数は、ｎ−３個からｎ−２個に増加する。そして、ｎ−２個のチャージポンプ回路が動作することで、出力電圧が上昇に転じる。
【００８６】
そして、タイミングｔ５４において、出力電圧が下限電圧値ＶＬＬを上回ると第４の検出信号ＵＰは立ち下がる。その後、タイミングｔ５５において出力電圧が理想電圧値ＶＴを上回るとモニタ信号ＬＶＭが立ち下がり、この立ち下がりに応じて活性化制御信号Ｓ［ｎ−３］〜Ｓ［０］が立ち下がる。そして、出力電圧は降下を開始する。その後、タイミングｔ５６において、出力電圧が理想電圧値ＶＴを下回るとモニタ信号ＬＶＭが立ち上がり、この立ち上がりに応じて活性化制御信号Ｓ［ｎ−３］〜Ｓ［０］が立ち上がる。そして、出力電圧は上昇を開始する。以降、電圧生成回路５は、出力電圧が上限電圧値ＶＨ又は下限電圧値ＶＬＬを超えない限りタイミングｔ５５〜ｔ５６の動作を繰り返す。
【００８７】
上記説明より、実施の形態５にかかる電圧生成回路５は、動作設定値をリセットにより戻すのでなく、減算された動作設定値に１を加算することが可能である。これにより、電圧生成回路５では、負荷電流が増加した場合に、上側にリップルが大きくなることを防止する。つまり、減算された動作設定値をリセットにより大きくした場合、リセット後にすべてのチャージポンプ回路が動作するため、チャージポンプ回路が負荷電流に対して過剰な電流供給能力となる場合がある。このような場合、出力電圧に大きなオーバーシュートが生じ、出力電圧が過剰に大きくなる危険がある。しかしながら、電圧生成回路５では、動作設定値を徐々に戻すことができるため、出力電圧が過剰に大きくなることを防止することが可能になる。このような、出力電圧の過剰な上昇を防止することは、出力電圧が印加されるトランジスタの信頼性を向上させることに効果がある。
【００８８】
実施の形態６
実施の形態６にかかる電圧生成回路６のブロック図を図１５に示す。なお、実施の形態６において実施の形態５と同一の構成要素については、実施の形態５と同じ符号を付して説明を省略する。
【００８９】
図１５に示すように、電圧生成回路６は、電圧生成回路５におけるチャージポンプ制御回路２０ｄをチャージポンプ制御回路２０ｅに置き換えたものである。チャージポンプ制御回路２０ｅは、チャージポンプ制御回路２０ｄと同じ制御信号（例えば、リセット信号ＲＳＴ、モニタ信号ＬＶＭ、第１の検出信号ＤＮ、第４の検出信号ＵＰ）を受けて動作するが、動作設定値の更新方法が異なる。
【００９０】
チャージポンプ制御回路２０ｅのブロック図を図１６に示す。図１６に示すようにチャージポンプ制御回路２０ｅは、ゲーティング回路２２ｃ、Ｐレジスタ２６、Ｎレジスタ２７を有する。ゲーティング回路２２ｃは、チャージポンプ制御回路２０ｄのゲーティング回路２２ｃと同じものである。チャージポンプ制御回路２０ｅでは、Ｐレジスタ２６とＮレジスタ２７とにより動作設定値を保持する。以下、Ｐレジスタ２６とＮレジスタ２７とについて説明する。
【００９１】
Ｐレジスタ２６はモニタ信号ＬＶＭ及び第４の検出信号ＵＰに応じて信号ＦＰ［ｎ−１：０］を出力する。信号ＦＰ［ｎ−１：０］はｎ本の信号から構成される。そして、この信号はゲーティング回路２２ｃのＡＮＤゲート２２０〜２２ｎ−１の一方の端子にそれぞれ入力される。また、Ｐレジスタ２６は、モニタ信号ＬＶＭと同一論理の信号を出力するが、このとき第４の検出信号ＵＰの立ち上がりに応じて信号ＦＰ［ｎ−１：０］のうち１つをモニタ信号ＬＶＭの論理レベルにかかわらずチャージポンプ回路の非活性状態を示す状態とする。そして、Ｐレジスタ２６は、第４の検出信号ＵＰの立ち上がりが入力される度に非活性状態を示す信号ＦＰの数を増加させる。なお、Ｐレジスタ２６において保持される動作設定値をここでは活性化最低回路数と称す
【００９２】
Ｎレジスタ２７は、レジスタ２１ａにおいてＤフリップフロップの個数をｎ個としたものである。また、第１の検出信号ＤＮ及びリセット信号ＲＳＴに応じて出力される信号ＦＮ［ｎ−１：０］は、レジスタ２１ａの出力Ｆの数をｎ個としたものと同じである。
【００９３】
続いて、図１７に電圧生成回路６の動作を示すタイミングチャートを示す。図１７に示す動作例においては、まず、Ｐレジスタ２６に活性化最低回路数として０が設定され、Ｎレジスタ２７に動作設定値としてｎが設定されている。そのため、タイミングｔ６０以前の段階では、活性化制御信号Ｓ［ｎ−１］〜Ｓ［０］はすべて活性化を指示するハイレベルとなる。そして、タイミングｔ６０において出力電圧が理想電圧値ＶＴを上回ると、モニタ信号ＬＶＭが立ち下がる。このとき、Ｐレジスタ２６に保持されている活性化最低回路数は０であるため、このモニタ信号ＬＶＭの立ち下がりに応じて活性化制御信号Ｓ［ｎ−１］〜Ｓ［０］が立ち下がる。その後、出力電圧は降下を開始する。その後、タイミングｔ６１において出力電圧が理想電圧値ＶＴを下回ると、モニタ信号ＬＶＭが立ち上がる。そして、モニタ信号ＬＶＭの立ち上がりに応じて活性化制御信号Ｓ［ｎ−１］〜Ｓ［０］が立ち上がる。しかし、負荷電流が大きく出力電圧の降下が大きくなるとタイミングｔ６３で出力電圧が下限電圧値ＶＬを下回る。そのため、第４の検出信号ＵＰがタイミングｔ６２において立ち上がる。そして、第４の検出信号ＵＰの立ち上がりに応じてＰレジスタ２６に保持されている活性化最低回路数が０から１に増加する。
【００９４】
その後、出力電圧は上昇に転じる。そして、タイミングｔ６３で下限電圧値ＶＬを出力電圧が上回ることで第４の検出信号ＵＰは立ち下がる。そして、出力電圧は上昇を続ける。そして、タイミングｔ６４で出力電圧が理想電圧値ＶＴを上回る。従って、この出力電圧に応じてモニタ信号ＬＶＭが立ち下がる。このとき、Ｐレジスタ２６に保持されている活性化最低回路数は１である。そのため、タイミングｔ６４においてモニタ信号ＬＶＭの立ち下がりに応じて非活性状態を示す活性化制御信号Ｓは［ｎ−１］〜［１］のｎ−１個である。
【００９５】
そして、出力電圧は降下に転じる。このとき、出力電圧の降下速度は、チャージポンプ回路が１つ動作しているため、タイミングｔ６２以前の期間よりも遅くなる。そして、タイミングｔ６５で出力電圧は、理想電圧値ＶＴを下回り、モニタ信号ＬＶＭが立ち上がる。そして、モニタ信号ＬＶＭの立ち上がりに応じて活性化制御信号Ｓ［ｎ−１］〜［１］が立ち上がる。このとき、活性化制御信号Ｓ［０］は、チャージポンプ回路に活性化を指示する状態（例えば、ハイレベル）を維持する。
【００９６】
そして、出力電圧は上昇に転じる。このとき、出力電圧の降下速度が遅くなっているため、出力電圧が下限電圧値ＶＬを下回る前に、出力電圧の上昇が開始される。そして、タイミングｔ６６で出力電圧が理想電圧値ＶＴを上回り、この出力電圧に応じてモニタ信号ＬＶＭが立ち下がる。そして、モニタ信号ＬＶＭの立ち下がりに応じて活性化制御信号Ｓは［ｎ−１］〜［１］は立ち下がる。このタイミングｔ６６においても、Ｐレジスタ２６の活性化最低回路数は１であるため、活性化制御信号Ｓ［０］はハイレベルを維持する。これ以降の期間は、タイミングｔ６４〜ｔ６５の動作を繰り返し行う。
【００９７】
上記説明より、電圧生成回路６は、モニタ信号ＬＶＭの論理レベルにかかわらず活性化状態となるチャージポンプ回路の個数を活性化最低回路数により設定することができる。この活性化最低回路数に応じてチャージポンプ回路を動作させることで出力電圧の降下速度を緩やかにすることができる。これにより、出力電圧が理想電圧値ＶＴを下回ってからチャージポンプ回路が活性化され、出力電圧が上昇に転じるまでに生じる電圧降下量を少なくすることができる。電圧生成回路６は、特に負荷電流が大きな場合に有効である。つまり、負荷電流が大きな場合、出力電圧が理想電圧値ＶＴを下回ってから上昇に転じるまでの間に発生する電圧降下が大きくなる。しかし、この電圧降下の速度を遅くすることで出力電圧が理想電圧値ＶＴを下回ってからチャージポンプ回路が実際に動作を開始するまでに発生する出力電圧の電圧降下量を小さくすることができる。つまり、負荷電流が大きい場合において、電圧生成回路６は、出力電圧の電圧降下を効率よく防止することができる。また、このような電圧生成回路６を不揮発性メモリに適用することで、不揮発性メモリにおける誤動作の防止に大きな効果を得ることができる。
【００９８】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、動作設定値の更新方法は、電圧生成回路が適用されるシステムの使用に応じて適宜変更することができる。
【図面の簡単な説明】
【００９９】
【図１】実施の形態１にかかる電圧生成回路のブロック図である。
【図２】実施の形態１にかかるチャージポンプ制御回路のブロック図である。
【図３】実施の形態１にかかる電圧生成回路の動作を示すタイミングチャートである。
【図４】実施の形態２にかかる電圧生成回路のブロック図である。
【図５】実施の形態２にかかるチャージポンプ制御回路のブロック図である。
【図６】実施の形態２にかかる電圧生成回路の動作を示すタイミングチャートである。
【図７】実施の形態３にかかる電圧生成回路のブロック図である。
【図８】実施の形態３にかかる電圧生成回路の動作を示すタイミングチャートである。
【図９】実施の形態４にかかる電圧生成回路のブロック図である。
【図１０】実施の形態４にかかるチャージポンプ制御回路のブロック図である。
【図１１】実施の形態４にかかる電圧生成回路の動作を示すタイミングチャートである。
【図１２】実施の形態５にかかる電圧生成回路のブロック図である。
【図１３】実施の形態５にかかるチャージポンプ制御回路のブロック図である。
【図１４】実施の形態５にかかる電圧生成回路の動作を示すタイミングチャートである。
【図１５】実施の形態６にかかる電圧生成回路のブロック図である。
【図１６】実施の形態６にかかるチャージポンプ制御回路のブロック図である。
【図１７】実施の形態６にかかる電圧生成回路の動作を示すタイミングチャートである。
【図１８】従来のチャージポンプ回路のブロック図である。
【図１９】従来のチャージポンプ回路の動作を示すタイミングチャートである。
【符号の説明】
【０１００】
１〜６    電圧生成回路
１０〜１３、１０ｘ    チャージポンプ回路
２０ａ〜２０ｅ    チャージポンプ制御回路
２１ａ、２１ｃ    レジスタ
２２ａ、２２ｃ    ゲーティング回路
２３    シーケンシャル制御回路
２４    ＣＫＢ制御回路
２５    リセット制御回路
２６    Ｐレジスタ
２７    Ｎレジスタ
３０ａ〜３０ｄ    電圧検出部
３１ａ〜３１ｄ    抵抗分圧部
２１０〜２１３、２１０〜２１ｎ−１    フリップフロップ
２２０〜２２３、２２０〜２２ｎ−１    ＡＮＤゲート
３２〜３６    コンパレータ
２１０-２１ｎ−１    Ｄフリップフロップ
２５０-２５ｎ−１    ＡＮＤＯＲゲート
ＤＮ、ＤＮＨ、ＵＰ    検出信号
ＬＶＭ    モニタ信号
ＲＳＴ    リセット信号
Ｓ    活性化制御信号
ＳＱ    シーケンシャル信号
ＯＵＴ    出力端子
ＶＤＤ    電源端子
ＧＮＤ    接地端子
Ｒ１１〜Ｒ１３、Ｒ３１〜Ｒ３４、Ｒ４１〜Ｒ４５、Ｒ５１〜Ｒ５５    抵抗
ＶＣ１１、ＶＣ１２、ＶＣ３１〜ＶＣ３３    モニタ電圧
ＶＣ４１〜ＶＣ４４、ＶＣ５１〜ＶＣ５４    モニタ電圧
Ｖｒｅｆ    基準電圧
ＶＨ、ＶＨＨ    上限電圧値
ＶＬ、ＶＬＬ    下限電圧値
ＶＴ    理想電圧値
【図１】
2010057230.tif 000003
【図２】
2010057230.tif 000004
【図３】
2010057230.tif 000005
【図４】
2010057230.tif 000006
【図５】
2010057230.tif 000007
【図６】
2010057230.tif 000008
【図７】
2010057230.tif 000009
【図８】
2010057230.tif 000010
【図９】
2010057230.tif 000011
【図１０】
2010057230.tif 000012
【図１１】
2010057230.tif 000013
【図１２】
2010057230.tif 000014
【図１３】
2010057230.tif 000015
【図１４】
2010057230.tif 000016
【図１５】
2010057230.tif 000017
【図１６】
2010057230.tif 000018
【図１７】
2010057230.tif 000019
【図１８】
2010057230.tif 000020
【図１９】
2010057230.tif 000021