(57)【要約】【課題】空いているスペースの形状に合わせて部分容量素子を配置することができ、かつ部分容量素子を相互に接続する配線の設計が難しくなることを抑制する。【解決手段】第１容量素子は、互いに電気的に接続されている複数の第１部分容量素子２２０，２４０からなり、第２容量素子は、互いに電気的に接続されている複数の第２部分容量素子３２０，３４０からなる。少なくとも一つの第１部分容量素子２２０は、形状が他の第１部分容量素子２４０と異なっている。複数の第１部分容量素子２２０，２４０及び複数の第２部分容量素子３２０，３４０は、同一の行に属しているものについては少なくとも一点が同一の直線上に位置しており、かつ同一の列に属しているものについては少なくとも一点が同一の直線上に位置している。【選択図】図１
2010135386.tif 000002
【特許請求の範囲】
【請求項１】
互いに電気的に接続されている複数の第１部分容量素子からなる第１容量素子と、
互いに電気的に接続されている複数の第２部分容量素子からなる第２容量素子と、
を備え、
少なくとも一つの前記第１部分容量素子は、形状が他の前記第１部分容量素子と異なり、
前記複数の第１部分容量素子及び前記複数の第２部分容量素子は平面視においてマトリクス状に配置されており、
前記複数の第１部分容量素子及び前記複数の第２部分容量素子は、前記マトリクスの行方向及び列方向の少なくとも一つにおいて、互い違いに配置されており、
前記複数の第１部分容量素子及び前記複数の第２部分容量素子は、同一の行に属しているものについては少なくとも一点が同一の直線上に位置しており、かつ同一の列に属しているものについては少なくとも一点が同一の直線上に位置している半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記複数の第１部分容量素子及び前記複数の第２部分容量素子は、同一の行に属しているものについては中心又は互いに対応する角が同一の直線上に位置しており、かつ同一の列に属しているものについては中心又は互いに対応する角が同一の直線上に位置している半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記第１容量素子及び前記第２容量素子は、一つの配線層に形成されており、
少なくとも一つの前記第１部分容量素子は、他の前記第１部分容量素子と面積が異なる半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記マトリクスの最も外側に位置する行又は列の少なくとも一つにおいて、前記複数の第１部分容量素子及び前記複数の第２部分容量素子の少なくとも一つは、平面視で、他の前記複数の第１部分容量素子及び前記複数の第２部分容量素子に対して凸又は凹になっている半導体装置。
【請求項５】
請求項１または２に記載の半導体装置において、
複数の配線層を有しており、
少なくとも前記第１容量素子は、前記複数の配線層を用いて形成されており、
前記少なくとも一つの第１部分容量素子は、用いられている前記配線層の数が他の前記第１部分容量素子と異なる半導体装置。
【請求項６】
請求項１〜５の何れか一つに記載の半導体装置において、
前記複数の第１部分容量素子は、当該第１部分容量素子の隣に位置する前記第２部分容量素子と対を形成しており、
前記対を形成している前記第１部分容量素子及び第２部分容量素子は、形状が互いに同一である半導体装置。
【請求項７】
請求項１〜６のいずれか一つに記載の半導体装置において、
前記第１容量素子は、前記第２容量素子と容量が同一である半導体装置。
【請求項８】
請求項１〜７のいずれか一つに記載の半導体装置において、
前記マトリクスにおいて、行の幅は互いに等しく、かつ列の幅は互いに等しい半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量素子を有する半導体装置に関する。
【背景技術】
【０００２】
半導体装置にアナログ回路を搭載する場合において、容量比があらかじめ定められた値を有する２つの容量素子を形成するときがある。一方、半導体の製造プロセスにおいて、ウェハの面内方向に分布が生じることはよくある。このため、２つの容量素子の容量が予め定められた比を有するように設計しても、製造された２つの容量素子の容量があらかじめ定められた比を有さない場合がある。
【０００３】
特許文献１には、第１の容量素子と第２の容量素子をアレイ状に配置し、かつ第１の容量素子と第２の容量素子を、行方向または列方向に対して交互かつ等間隔に配置することが開示されている。これにより、第１の容量素子と第２の容量素子が高い相対精度を有する、と記載されている。第１の部分容量素子と第２の部分容量素子の平面形状は、すべて同一である。
【０００４】
特許文献２には、比精度が要求されるすべてのキャパシタを複数個の単位キャパシタ（部分容量素子）の組み合わせで構成し、かつ周囲の領域から分離された同一の島に比精度が要求されるすべてのキャパシタを配置することが記載されている。また特許文献２には、単位キャパシタを島内で少なくとも線対称または点対称となるように配置することが記載されている。単位キャパシタの平面形状はすべて同一である。
【０００５】
特許文献３には、並列接続されたコンデンサが２系統構成される場合において、各系統のコンデンサを交互に配置することが記載されている。各コンデンサの平面形状は同一である。
【０００６】
特許文献４には、要領の相対精度が要求される２種類の部分容量素子を交互に配置することが記載されている。各部分容量素子の平面形状は同一である。
【特許文献１】特開２００６−２２８８０３号公報
【特許文献２】特開２００５−１３６０５５号公報
【特許文献３】特開２００２−２８９７８５号公報（図３、第２１段落〜第２５段落）
【特許文献４】特開平０９−２８９２８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記した各特許文献に記載の技術は、部分容量素子を配置するスペースが、矩形などのある程度形が整っていることを前提にしている。しかし、半導体装置を小型化することを考慮した場合、空いているスペースがどのような形状であっても、そのスペースに部分容量素子を配置できるようにするのが好ましい。しかし、空いているスペースの形状に合わせることのみを意識して部分容量素子を配置すると、部分容量素子を相互に接続する配線の設計が難しくなることがある。
【課題を解決するための手段】
【０００８】
本発明によれば、互いに電気的に接続されている複数の第１部分容量素子からなる第１容量素子と、
互いに電気的に接続されている複数の第２部分容量素子からなる第２容量素子と、
を備え、
少なくとも一つの前記第１部分容量素子は、形状が他の前記第１部分容量素子と異なり、
前記複数の第１部分容量素子及び前記複数の第２部分容量素子は平面視においてマトリクス状に配置されており、
前記複数の第１部分容量素子及び前記複数の第２部分容量素子は、前記マトリクスの行方向及び列方向の少なくとも一つにおいて、互い違いに配置されており、
前記複数の第１部分容量素子及び前記複数の第２部分容量素子は、同一の行に属しているものについては少なくとも一点が同一の直線上に位置しており、かつ同一の列に属しているものについては少なくとも一点が同一の直線上に位置している半導体装置が提供される。
【０００９】
本発明によれば、少なくとも一つの第１部分容量素子は、形状が他の第１部分容量素子と異なっているため、上記した少なくとも一つの第１部分容量素子の形状を適宜変更することにより、空いているスペースの形状に合わせて第１部分容量素子を配置することができる。また、複数の第１部分容量素子及び複数の第２部分容量素子は、同一の行に属しているものについては少なくとも一点が同一の直線上に位置しており、かつ同一の列に属しているものについては少なくとも一点が同一の直線上に位置している。従って、複数の第１部分容量素子を相互に接続する配線の設計が容易になり、かつ複数の第２部分容量素子を相互に接続する配線の設計が容易になる。
【発明の効果】
【００１０】
本発明によれば、空いているスペースの形状に合わせて部分容量素子を配置することができ、かつ部分容量素子を相互に接続する配線の引き回しが難しくなることを抑制できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１２】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の構成を示す平面図である。この半導体装置は第１容量素子と第２容量素子を有している。第１容量素子と第２容量素子は、例えば容量が同一である。第１容量素子は、互いに電気的に接続されている複数の第１部分容量素子２２０，２４０からなり、第２容量素子は、互いに電気的に接続されている複数の第２部分容量素子３２０，３４０からなる。少なくとも一つの第１部分容量素子２２０は、形状が他の第１部分容量素子２４０と異なっている。なお、ここでの形状には、２次元的な形状のほかに、３次元的な形状（例えば容量素子として用いる配線層の数）も含む。複数の第１部分容量素子２２０，２４０及び複数の第２部分容量素子３２０，３４０は平面視においてマトリクス状に配置されている。複数の第１部分容量素子２２０，２４０及び複数の第２部分容量素子３２０，３４０は、マトリクスの行方向及び列方向の少なくとも一つにおいて、互い違いに配置されている。複数の第１部分容量素子２２０，２４０及び複数の第２部分容量素子３２０，３４０は、同一の行に属しているものについては少なくとも一点が同一の直線上に位置しており、かつ同一の列に属しているものについては少なくとも一点が同一の直線上に位置している。
【００１３】
本図に示す例において、第２部分容量素子３２０は、平面形状が他の第２部分容量素子３４０と異なっている。また複数の第１部分容量素子２２０，２４０及び複数の第２部分容量素子３２０，３４０は、マトリクスの行方向及び列方向の双方において、互い違いに配置されている。そして、複数の第１部分容量素子２２０，２４０は、当該第１部分容量素子２２０，２４０の隣に位置する第２部分容量素子３２０，３４０と対を形成している。対を形成している第１部分容量素子２２０及び第２部分容量素子３２０は、形状が互いに同一である。なお第１部分容量素子２２０，２４０及び第２部分容量素子３２０，３４０は、例えば矩形であるが、６角形であっても良いし、他の多角形であってもよい。
【００１４】
本実施形態において、第１容量素子２２０，２４０及び第２容量素子３２０，３４０は、一つの配線層に形成されている。この配線層は、例えばゲート配線より上層の金属配線層であるが、ゲート配線が形成されている配線層であっても良い。そして第１部分容量素子２２０は、他の第１部分容量素子２４０と面積が異なる。本図に示す例において、第１部分容量素子２２０は一つであるが、複数であっても良い。
【００１５】
第１容量素子２２０，２４０及び第２容量素子３２０，３４０が配置されている領域１１０は矩形に近い形状を有しているが、矩形から突出した凸部１１２を有している。そしてこの凸部１１２にも有効に容量素子を配置するために、第１部分容量素子２２０及び第２部分容量素子３２０が、他の第１部分容量素子２４０及び他の第２部分容量素子３４０に対して大きくなっている。
【００１６】
詳細には、マトリクスの最も外側に位置する行又は列の少なくとも一つ（本図に示す例では最も上側の行）において、第１部分容量素子２２０及び第２部分容量素子３２０は、平面視で、他の複数の第１部分容量素子２４０及び複数の第２部分容量素子３４０に対して図中上側に凸になっている。逆に第１部分容量素子２２０及び第２部分容量素子３２０が、平面視で、他の複数の第１部分容量素子２４０及び複数の第２部分容量素子３４０に対して凹になっていることもある。なお第１部分容量素子２２０，３２０及び第２部分容量素子３２０，３４０は、行方向の幅はすべて等しい。
【００１７】
また本実施形態において、複数の第１部分容量素子２２０，２４０及び複数の第２部分容量素子３２０，３４０は、同一の行に属しているものについては中心又は互いに対応する角が同一の直線上に位置しており、かつ同一の列に属しているものについては中心又は互いに対応する角が同一の直線上に位置している。本図に示す例において、複数の第１部分容量素子２２０，２４０及び複数の第２部分容量素子３２０，３４０は、同一の行に属しているものについては図中左下の角が同一の直線上に位置しており、かつ同一の列に属しているものについては中心及び４つの角それぞれが同一の直線上に位置している。
【００１８】
また第１部分容量素子２２０，２４０及び第２部分容量素子３２０，３４０が形成するマトリクスにおいて、行の幅Ｌ２は互いに等しく、かつ列の幅Ｌ１は互いに等しい。行の幅Ｌ２は、例えば同一の列に属していて上下に並んでいる２つの部分容量素子における、互いに対応する辺（又は角）の間隔として定義することができる。また列の幅Ｌ１は、例えば同一の行に属していて横に並んでいる２つの部分容量素子における、互いに対応する辺（または角）の間隔として定義することができる。
【００１９】
第１部分容量素子２２０，２４０は、ビア６４及び配線５４を介して電気的に並列に接続しており、第２部分容量素子３２０，３４０は、ビア６２及び配線５２を介して電気的に並列に接続している。配線５２，５４は、互いに異なる配線層に形成されている。ビア６４は、例えば平面視で配線５２と重ならないように配置されており、ビア６２は、例えば平面視で配線５４と重ならないように配置されている。なお配線５２，５４は、第１容量素子及び第２容量素子より上の配線層に形成されていても良いし、下の配線層に形成されていても良い。
【００２０】
図２は、第１部分容量素子２４０の構成を示す平面図である。第１部分容量素子２４０は櫛歯型の容量素子であり、櫛歯状の第１導電パターン２４０ａと櫛歯状第２導電パターン２４０ｂを互いにかみ合うように配置した構成である。
【００２１】
第２部分容量素子３４０は、図２に示した第１部分容量素子２４０と同一形状であるが、第１部分容量素子２２０及び第２部分容量素子３２０は、図２に示した第１部分容量素子２４０と、櫛歯の長さ又は本数の少なくとも一方が異なる。
【００２２】
なお、第１部分容量素子２２０，２４０及び第２部分容量素子３２０，３４０は、図２に示した構造に限定されず、平行平板ＭＩＭ（Metal- Insulator-Metal）型の容量素子、すなわち下部電極の上面と上部電極下面の間で容量を形成する素子をであってもよいし、ＭＯＳ型の容量素子であってもよい。
【００２３】
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、少なくとも一つの第１部分容量素子２２０は、形状が他の第１部分容量素子２４０と異なっている。このため、第１部分容量素子２２０の形状を適宜変更することにより、領域１１０の形状に合わせて第１部分容量素子２２０，２４０を配置することができる。また、複数の第１部分容量素子２２０，２４０及び複数の第２部分容量素子３２０，３４０は、同一の行に属しているものについては少なくとも一点が同一の直線上に位置しており、かつ同一の列に属しているものについては少なくとも一点が同一の直線上に位置している。従って、複数の第１部分容量素子２２０，２４０を相互に接続する配線５４の設計が容易になり、かつ複数の第２部分容量素子３２０，３４０を相互に接続する配線５２の設計が容易になる。
【００２４】
また、複数の第１部分容量素子２２０，２４０が、当該第１部分容量素子２２０．２４０の隣に位置する第２部分容量素子３２０．３４０と対を形成しており、かつ対を形成している第１部分容量素子２２０，２４０及び第２部分容量素子３２０，３４０の形状が互いに同一である。このため、対を形成している第１部分容量素子２２０，２４０及び第２部分容量素子３２０，３４０の容量の比が設計値からずれることを抑制できる。従って、第１容量素子と第２容量素子の容量の比が設計値からずれることを抑制できる。
【００２５】
また、第１部分容量素子２２０，２４０及び第２部分容量素子３２０，３４０が形成するマトリクスにおいて、行の幅が互いに等しく、かつ列の幅が互いに等しい場合、配線５２，５４を設計するときに配線５２，５４を等間隔で配置すればよくなり、配線５２，５４の設計がさらに容易になる。
【００２６】
（第２の実施形態）
図３は、第２の実施形態に係る半導体装置の構成を示す平面図である。この半導体装置は、第１部分容量素子２２０が列方向の幅及び行方向の幅それぞれにおいて第１部分容量素子２４０と異なる点、及び第２部分容量素子３２０が列方向の幅及び行方向の幅それぞれにおいて第２部分容量素子３４０と異なる点を除いて、第１の実施形態と同様である。
この半導体装置においても、第１の実施形態と同様の効果を得ることができる。
【００２７】
（第３の実施形態）
図４は、第３の実施形態に係る半導体装置の構成を示す平面図であり、図５は図４のＡ−Ａ´断面図である。この半導体装置は、複数の配線層を有している。そして少なくとも第１容量素子は、複数の配線層を用いて形成されており、かつ少なくとも一つの第１部分容量素子２２０は、用いられている配線層の数が他の第１部分容量素子２４０と異なる。
【００２８】
また本図に示す例では、第２容量素子も複数の配線層を用いて形成されており、かつ少なくとも一つの第２部分容量素子３２０は、用いられている配線層の数が他の第２部分容量素子３４０と異なる。
【００２９】
具体的には、図５に示すように、第１部分容量素子２２０は、複数の配線層それぞれに形成された櫛歯型容量素子２２２を並列に接続した構成を有している。櫛歯型容量素子２２２は、平面視で互いに重なるように配置されている。また、第１部分容量素子２４０は、複数の配線層それぞれに形成された櫛歯型容量素子２４２を並列に接続した構成を有している。櫛歯型容量素子２４２は、平面視で互いに重なるように配置されている。そして櫛歯型容量素子２２２の数は、櫛歯型容量素子２４２の数より多い。なお櫛歯型容量素子２２２が形成されていて櫛歯型容量素子２４２が形成されていない配線層には、第１部分容量素子２４０と平面視で重なる配線４００が設けられている。
【００３０】
同様に、第２部分容量素子３２０は、複数の配線層それぞれに形成された櫛歯型容量素子３２２を並列に接続した構成を有している。櫛歯型容量素子３２２の形状は互いに同一であり、平面視で互いに重なるように配置されている。第２部分容量素子３４０は、複数の配線層それぞれに形成された櫛歯型容量素子３４２を並列に接続した構成を有している。櫛歯型容量素子３４２の形状は互いに同一であり、平面視で互いに重なるように配置されている。そして櫛歯型容量素子３２２の数は、櫛歯型容量素子３４２の数より多い。なお櫛歯型容量素子３２２が形成されていて櫛歯型容量素子３４２が形成されていない配線層には、第１部分容量素子２４０と平面視で重なる配線４０２が設けられている。
【００３１】
櫛歯型容量素子２２２の形状は櫛歯型容量素子３２２の形状と同様であり、櫛歯型容量素子２４２の形状は櫛歯型容量素子３４２の形状と同様である。本図に示す例では、櫛歯型容量素子２２２の形状と櫛歯型容量素子２４２の形状は互いに同一であるが、第１の実施形態における第１部分容量素子２２０，２４０と同様に互いに異なっていても良い。また櫛歯型容量素子２２２の数は櫛歯型容量素子３２２の数と同数であり、櫛歯型容量素子２４２の数は櫛歯型容量素子３４２の数と同数である。これにより、第１容量素子と第２容量素子の容量は等しくなる。
【００３２】
なお、櫛歯型容量素子２２２，２４２，３２２，３４２の形状又は数の少なくとも一方を相互に異ならせる事により、第１容量素子と第２容量素子の容量の比率を調整することができる。
【００３３】
また複数の櫛歯型容量素子２２２は、たとえばビア（図示せず）によって相互に並列に接続することができる。複数の櫛歯型容量素子２４２、複数の櫛歯型容量素子３２２、及び複数の櫛歯型容量素子３４２も同様に、ビア（図示せず）によって相互に並列に接続することができる。また第１部分容量素子２２０，２４０を相互に接続する配線５４及びビア６４（図５では図示せず）の構成は、第１の実施形態と同様であり、第１部分容量素子２２０，２４０を相互に接続する配線５２及びビア６２（図５では図示せず）の構成も、第１の実施形態と同様である。なお配線５２，５４は、第１容量素子及び第２容量素子より上の配線層に形成されていても良いし、下の配線層に形成されていても良い。
【００３４】
本実施形態によれば、平面方向のみではなく、３次元的に空いているスペース（図５に示す例では、配線４００，４０２が形成されている配線層における、配線４００，４０２の横のスペース）を埋めるように櫛歯型容量素子２２２，３２２を配置することができる。このため、第１部分容量素子２２０及び第２部分容量素子３２０の容量を増加させることができ、その結果、第１容量素子及び第２容量素子の容量を増加させることができる。また、第１の実施形態と同様の効果に、複数の第１部分容量素子２２０，２４０を相互に接続する配線５４の設計が容易になり、かつ複数の第２部分容量素子３２０，３４０を相互に接続する配線５２の設計が容易になる。
【００３５】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば第１容量素子及び第２容量素子は、容量が同一である必要は無く、回路上必要な比率になっていればよい。例えば必要な比率に応じて、第１部分容量素子２２０，２４０と第２部分容量素子３２０，３４０の数の比率を変えても良い。
【００３６】
また上記した各実施形態において、マトリクスの行及び列の双方において、第１部分容量素子２２０，２４０及び複数の第２部分容量素子３２０，３４０を交互に配置したが、マトリクスの行及び列のいずれか一方においてのみ、第１部分容量素子２２０，２４０及び複数の第２部分容量素子３２０，３４０を交互に配置してもよい。
【００３７】
また図４及び図５によれば、以下の半導体装置も開示されている。
複数の配線層と、
互いに電気的に接続されている複数の第１部分容量素子からなる第１容量素子と、
互いに電気的に接続されている複数の第２部分容量素子からなる第２容量素子と、
を備え、
少なくとも前記第１容量素子は、複数の配線層を用いて形成されており、
前記少なくとも一つの第１部分容量素子は、用いられている前記配線層の数が他の前記第１部分容量素子と異なっており、
前記複数の第１部分容量素子及び前記複数の第２部分容量素子は平面視においてマトリクス状に配置されており、
前記複数の第１部分容量素子及び前記複数の第２部分容量素子は、前記マトリクスの行方向及び列方向の少なくとも一つにおいて、互い違いに配置されている半導体装置。
【図面の簡単な説明】
【００３８】
【図１】第１の実施形態に係る半導体装置の構成を示す平面図である。
【図２】第１部分容量素子の構成を示す平面図である。
【図３】第２の実施形態に係る半導体装置の構成を示す平面図である。
【図４】第３の実施形態に係る半導体装置の構成を示す平面図である。
【図５】図４のＡ−Ａ´断面図である。
【符号の説明】
【００３９】
５２   配線
５４   配線
６２   ビア
６４   ビア
１１０   領域
１１２   凸部
２２０   第１部分容量素子
２２２   櫛歯型容量素子
２４０   第１部分容量素子
２４０ａ  第１導電パターン
２４０ｂ  櫛歯状第２導電パターン
２４２   櫛歯型容量素子
３２０   第２部分容量素子
３２２   櫛歯型容量素子
３４０   第２部分容量素子
３４２   櫛歯型容量素子
４００   配線
４０２   配線
【図１】
2010135386.tif 000003
【図２】
2010135386.tif 000004
【図３】
2010135386.tif 000005
【図４】
2010135386.tif 000006
【図５】
2010135386.tif 000007