【手続補正書】
【提出日】平成16年12月13日(2004.12.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に形成された、ソース領域、ドレイン領域及びゲートからなるトランジスタと、
前記トランジスタを覆うように前記半導体基板上に下方より順に形成された第１の絶縁膜および第１の水素バリア膜と、
前記第１の水素バリア膜および第１の絶縁膜を貫通して前記ソース領域またはドレイン領域に接続されたコンタクトプラグと、
前記コンタクトプラグと接続するように前記第１の水素バリア膜上に下方より順に形成された下部電極、絶縁性金属酸化物からなる容量膜、上部電極とからなる容量素子とを備え、
前記第１の絶縁膜は前記第１の水素バリア膜のストレスを緩和する機能を有する絶縁膜からなる半導体装置。
【請求項２】
半導体基板上に形成された、ソース領域、ドレイン領域及びゲートからなるトランジスタと、
前記トランジスタを覆うように前記半導体基板上に下方より順に形成された第１の絶縁膜、第２の絶縁膜および第１の水素バリア膜と、
前記第１の水素バリア膜、第２の絶縁膜および第１の絶縁膜を貫通して前記ソース領域またはドレイン領域に接続されたコンタクトプラグと、
前記コンタクトプラグと接続するように前記第１の水素バリア膜上に下方より順に形成された下部電極、絶縁性金属酸化物からなる容量膜、上部電極とからなる容量素子とを備え、
前記第１の絶縁膜は前記第１の水素バリア膜のストレスを緩和する機能を有する絶縁膜からなる半導体装置。
【請求項３】
前記第１の水素バリア膜は引っ張り方向のストレスを有し、前記第１の絶縁膜は前記引っ張り方向のストレスを緩和する作用を有する請求項１または２に記載の半導体装置。
【請求項４】
前記ソース領域またはドレイン領域表面の前記コンタクトプラグとの界面部がシリサイド化されている請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記下部電極は導電性の水素および酸素に対するバリア膜を含み、
また前記容量素子の上面および側面を覆う第２の水素バリア膜が更に形成されており、
前記第１の水素バリア膜および第２の水素バリア膜が前記容量素子の周囲で接続されている請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記第１の絶縁膜が、シリコン酸化膜にボロンおよびリン不純物がドープされてなるＢＰＳＧ膜からなる請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
半導体基板上にソース領域、ドレイン領域及びゲートからなるトランジスタを形成する工程と、
前記トランジスタを覆うように前記半導体基板上に下方より順に第１の絶縁膜および第１の水素バリア膜を形成する工程と、
前記第１の水素バリア膜および第１の絶縁膜を貫通して前記ソース領域またはドレイン領域に接続するコンタクトプラグを形成する工程と、
前記コンタクトプラグと接続するように前記第１の水素バリア膜上に下方より順に下部電極、絶縁性金属酸化物からなる容量膜、上部電極とからなる容量素子を形成する工程と、
前記容量膜を結晶化する酸素アニール工程とを備え、
前記第１の絶縁膜は、前記酸素アニール工程処理時に前記第１の水素バリア膜に発生する熱ストレスヒステリシスに基づくストレス変動を緩和する機能を有する絶縁膜からなる半導体装置の製造方法。
【請求項８】
半導体基板上にソース領域、ドレイン領域及びゲートからなるトランジスタを形成する工程と、
前記トランジスタを覆うように前記半導体基板上に下方より順に第１の絶縁膜、第２の絶縁膜および第１の水素バリア膜を形成する工程と、
前記第１の水素バリア膜、第２の絶縁膜および第１の絶縁膜を貫通して前記ソース領域またはドレイン領域に接続するコンタクトプラグを形成する工程と、
前記コンタクトプラグと接続するように前記第１の水素バリア膜上に下方より順に形成された下部電極、絶縁性金属酸化物からなる容量膜、上部電極とからなる容量素子を形成する工程と、
前記容量膜を結晶化する酸素アニール工程とを備え、
前記第１の絶縁膜は、前記酸素アニール工程処理時に前記第１の水素バリア膜に発生する熱ストレスヒステリシスに基づくストレス変動を緩和する機能を有する絶縁膜からなる半導体装置の製造方法。
【請求項９】
前記ソース領域またはドレイン領域表面をシリサイド化する工程を更に備えている請求項７または８に記載の半導体装置の製造方法。
【請求項１０】
前記下部電極を形成する工程が、当該下部電極を導電性の水素および酸素に対するバリア膜を含む導電膜で形成する工程からなり、
また、前記容量素子の上面および側面を第２の水素バリア膜で覆い、前記第１の水素バリア膜および第２の水素バリア膜を前記容量素子の周囲で接続するように第２の水素バリア膜を形成する工程とを更に備えている請求項７〜９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記第１の絶縁膜が、シリコン酸化膜にボロンおよびリン不純物がドープされてなるＢＰＳＧ膜からなる請求項７〜１０のいずれかに記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
このような構成にすることで、第１の水素のバリア膜からの熱ストレスヒステリシス起因によるトランジスタ特性の変動及び，コンタクトプラグとソース領域もしくはドレイン領域との界面の剥離によるコンタクト抵抗の上昇による特性劣化を防止することが出来ると共に、第２の絶縁膜が存在するので、第２の絶縁膜を選択、ないし調整することにより、前記第１の絶縁膜の形成膜厚の不均一などのカバレージ不良によりコンタクトプラグの形成異常（例えば、第１の絶縁膜の膜厚の厚過ぎる部分において、コンタクトプラグ用のホールを形成した場合にソース領域もしくはドレイン領域まで到達しないとか、逆に第１の絶縁膜の膜厚の薄すぎる部分において、コンタクトプラグ用のホールの形成時にソース領域もしくはドレイン領域まで異常に削り取ってしまうとかのコンタクトプラグの形成異常など。）を防止することも可能となる。
また、本発明の第１及び第２の半導体装置においては、前記第１の水素バリア膜は引っ張り方向のストレスを有し、前記第１の絶縁膜は前記引っ張り方向のストレスを緩和する作用を有するものであることが好ましい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
また、本発明の第１の半導体装置の製造方法は、半導体基板上にソース領域、ドレイン領域及びゲートからなるトランジスタを形成する工程と、前記トランジスタを覆うように前記半導体基板上に下方より順に第１の絶縁膜および第１の水素バリア膜を形成する工程と、前記第１の水素バリア膜および第１の絶縁膜を貫通して前記ソース領域またはドレイン領域に接続するコンタクトプラグを形成する工程と、前記コンタクトプラグと接続するように前記第１の水素バリア膜上に下方より順に下部電極、絶縁性金属酸化物からなる容量膜、上部電極とからなる容量素子を形成する工程と、前記容量膜を結晶化する酸素アニール工程とを備え、前記第１の絶縁膜は、前記酸素アニール工程処理時に前記第１の水素バリア膜に発生する熱ストレスヒステリシスに基づくストレス変動を緩和する機能を有する絶縁膜からなる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
このような構成にすることで、第１の水素のバリア膜からの熱ストレスヒステリシス起因によるトランジスタ特性の変動及び，コンタクトプラグとソース領域もしくはドレイン領域との界面の剥離によるコンタクト抵抗の上昇による特性劣化を防止した半導体装置の製造方法を提供することが出来る。すなわち、このような構成にすることで、第１の水素のバリア膜とトランジスタとの間にストレス緩和機能を有した絶縁膜を配することが出来るため，容量膜を結晶化するために必要な酸素アニール時に発生する第１の水素のバリア膜からの熱ストレスヒステリシス起因によるトランジスタ特性の変動及び，コンタクトプラグとソース領域もしくはドレイン領域との界面の剥離によるコンタクト抵抗の上昇による特性劣化を防止することが出来る。
また、本発明の第２の半導体装置の製造方法は、半導体基板上にソース領域、ドレイン領域及びゲートからなるトランジスタを形成する工程と、前記トランジスタを覆うように前記半導体基板上に下方より順に第１の絶縁膜、第２の絶縁膜および第１の水素バリア膜を形成する工程と、前記第１の水素バリア膜、第２の絶縁膜および第１の絶縁膜を貫通して前記ソース領域またはドレイン領域に接続するコンタクトプラグを形成する工程と、前記コンタクトプラグと接続するように前記第１の水素バリア膜上に下方より順に形成された下部電極、絶縁性金属酸化物からなる容量膜、上部電極とからなる容量素子を形成する工程と、前記容量膜を結晶化する酸素アニール工程とを備え、前記第１の絶縁膜は、前記酸素アニール工程処理時に前記第１の水素バリア膜に発生する熱ストレスヒステリシスに基づくストレス変動を緩和する機能を有する絶縁膜からなる。