【手続補正書】
【提出日】平成16年11月24日(2004.11.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】  明細書
【発明の名称】  ストロボ制御回路およびこれを有するストロボ内臓型カメラ
【特許請求の範囲】
【請求項１】  コンデンサの充電に用いる充電電流を発生するトランスと、
第１の発振子と、
第２の発振子と、
少なくとも前記第１の発振子と第２の発振子のいずれかの出力を受けて、前記トランスに発生する充電電流を制御するＣＰＵと、
前記第１の発振子の出力を受けて第１の時間を計測する第１のタイマーと、
前記第２の発振子の出力を受けて第２の時間を計測する第２のタイマーと、を有し、
前記ＣＰＵの出力とは独立して、前記第１のタイマーと前記第２のタイマーのいずれかの出力に応じて前記トランスの一次側に電流を流すことを禁止することを特徴とするストロボ制御回路。
【請求項２】  前記第１のタイマーと前記第２のタイマーのいずれかの出力に応じて前記トランスの一次側に電流を流すことを禁止する場合を除いて、
前記ＣＰＵは、前記第１の時間および前記第２の時間よりも短い所定時間だけ、前記トランスの一次側に電流を流すことを特徴とする請求項１に記載のストロボ制御回路。
【請求項３】  少なくとも前記第１のタイマーが第１の時間を計測したか、あるいは前記第２のタイマーが第２の時間を計測した場合に、前記トランスの一次側に電流を流すことを禁止することを特徴とする請求項１または２に記載のストロボ制御回路。
【請求項４】 前記トランスの一次側の導通状態を決定するスイッチング素子を有し、前記スイッチング素子は、前記第１のタイマーが第１の時間を計測し終えておらず、前記第２のタイマーが第２の時間を計測し終えておらず、かつ、前記ＣＰＵから前記トランスの一次側に電流を流すよう指令を出力している場合に、前記トランスの一次側を導通させることを特徴とする請求項１から３のいずれかに記載のストロボ制御回路。
【請求項５】 入力側に前記ＣＰＵ、前記第１のタイマー、および前記第２のタイマーが接続され、出力側に前記スイッチング素子が接続されたＡＮＤゲートを有することを特徴とする請求項４に記載のストロボ制御回路。
【請求項６】 前記第１の発振子の出力と前記第２の発振子の出力とで周波数が異なることを特徴とする請求項１から５のいずれかに記載のストロボ制御回路。
【請求項７】 前記第１の発振子の出力と前記第２の発振子の出力は、互いに異なる動作のクロック源として前記ＣＰＵに供給されることを特徴とする請求項６に記載のストロボ制御回路。
【請求項８】 請求項１から７のいずれかに記載のストロボ制御回路を有することを特徴とするストロボ内臓型カメラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はカメラに適用される電子閃光（ストロボ）装置、特に他励フライバック方式でメインコンデンサ充電用トランスを励磁するストロボの制御回路の安全対策に関するものである。
【０００２】
【従来の技術】
近年、ストロボ内蔵型のカメラにおけるストロボ制御回路として他励発振式のフライバック方式充電回路が用いられている。
【０００３】
図５に従来のストロボの充電回路について説明する。１は電源であるところの電池、２は一次巻線に発生するフライバックパルスを昇圧して二次巻線に出力する発振トランス、３は発振トランス２の一次巻線の電流を制御するスイッチング素子、４はスイッチング素子の制御電極とＧＮＤ間に接続された抵抗であり、スイッチング素子への無信号時の誤動作を防止するものである。５は整流用のダイオードで、発振トランスの二次巻線の出力を整流するように接続される。６はメインコンデンサ、７はメインコンデンサ６の電圧を検出し、制御回路に出力する電圧検出回路、８は放電管及び発光を起動させるためのトリガー回路からなる発光部、９は電源コンデンサであり、電池１と並列に接続されている。
【０００４】
次にストロボの充電回路を含めたカメラの各種機能（不図示）を制御する制御回路について説明する。
【０００５】
１１はカメラの制御を司るメインＩＣであり、この中には、全体の制御を行うためのＣＰＵ１０が内蔵される。このメインＩＣ内の高速発振回路１２に高速発振子１３が接続され、低速発振回路１４には低速発振子１５が接続されている。高速発振回路出力のクロックはおもにＣＰＵ１０の通常動作時の動作クロックなどを供給し、低速発振回路出力のクロックは主にＣＰＵ１０の低速動作時の動作クロックや時間計測用のクロック源として用いられる。
【０００６】
またメインＩＣにはＣＰＵ１０の出力ポート１９がストロボ回路のスイッチング素子３の制御端子に接続されている。
【０００７】
またメインＩＣにはストロボ回路の電圧検出回路７の出力が入力されており、これは内蔵されているＣＰＵの入力ポート２０に接続される。
【０００８】
以下本ストロボ充電回路の動作を図２を参照して説明する。
【０００９】
図２は図５におけるストロボ充電開始からの各部の波形を示す図である。
【００１０】
メインＩＣ１１は充電開始より、スイッチング素子３の制御端子を駆動するためにＣＰＵ１０の出力ポート１９を所定時間ごとにＨ／Ｌの切替にて、昇圧動作を開始させる。
【００１１】
ＣＰＵ１０の出力ポート１９がＨになると、スイッチング素子３の制御端子をＨとし、スイッチング素子３を導通状態とする。
【００１２】
スイッチング素子３が導通するとスイッチング素子３のオン抵抗と、トランス２の一次巻線の直流抵抗分応じた電流が徐々に流れ始める。
【００１３】
所定時間経過後にＣＰＵ１０の出力ポート１９がＬになると、スイッチング素子３の制御端子もＬとなり、スイッチング素子は遮断状態となる。
【００１４】
このときトランス２の一次コイルに流れていた電流に応じてトランス２の二次コイルにフライバックパルスが発生する。この二次コイルに現れたフライバックパルスを整流ダイオード５により整流する事でメインコンデンサ６に充電電流が流れ、メインコンデンサ６の充電電圧は上昇する。また所定時間経過すると二次電流は停止する。
【００１５】
ＣＰＵ１０は再度出力ポート１９をＨにし、充電動作を繰り返す。
【００１６】
ＣＰＵ１０はメインコンデンサ６の充電電圧を電圧検出回路７で検出し、電圧検出回路７の出力が所定電圧に達するまで繰り返す。
【００１７】
他励発振式とフライバック回路を組み合わせて用いるこの方式のストロボ充電回路は、一次コイルに接続されたスイッチング素子をＣＰＵ等により適切に制御することにより、スイッチング素子やトランジスタが電流飽和を起こさないように効率良く昇圧動作の制御を行うことができる。
【００１８】
このため一定のデューティ及び周波数の比較的簡単な発振制御信号を供給するだけで充電開始から終了までほぼ一定な消費電流で高変換効率のストロボ充電ができるメリットを有している。
【００１９】
【発明が解決しようとする課題】
ところが他励式の充電方法では静電気等により制御しているマイコンが誤動作した場合や、充電検出回路の未接続により充電電圧が検出できない場合に、大きな消費電流が流れたままになってしまう。
【００２０】
これに対したとえば特開２０００−２７５７０４では、一次コイルスイッチング専用にＣＰＵを用意し、これとは別にカメラ制御用のメインＣＰＵを用意する構成をとることで、仮にストロボ用一次コイル制御用ＣＰＵが暴走した場合にもメインＣＰＵへのダメージを防止するようにしている。
【００２１】
たとえば図５においてＣＰＵの出力ポート１９がＨレベルのままＣＰＵが暴走してしまった場合、あるいはＣＰＵの出力ポート１９がＨレベルのまま高速発振回路の動作が停止してしまった場合には発振トランス２の一時側コイルに大電流が流れたままとなる。
【００２２】
ＣＰＵが暴走した場合には、ＣＰＵ内のウォッチドッグタイマーによりＣＰＵ自身をリセットさせることで安全対策とすることが一般的であるが、ウォッチドッグタイマー自身の発振回路が停止してしまった場合には、その動作も保障できない。
【００２３】
すなわち特開２０００−２７５７０４においても同じ様にストロボ制御用ＣＰＵの出力ポートがＨレベルのまま暴走してしまうと、たとえメインＣＰＵが正常に動作可能であっても、ストロボ回路の一次側電流を止めることは不可能である。
【００２４】
本発明は上記技術的課題に鑑みてなされたものであり、ストロボ装置の他励式の充電回路の制御回路が正常な動作をしない場合であっても速やかに動作を停止させることが可能なカメラを実現することを目的とする。
【００２５】
【課題を解決するための手段】
上記目的を達成するために本願の請求項１にかかる発明は、コンデンサの充電に用いる充電電流を発生するトランスと、第１の発振子と、第２の発振子と、少なくとも前記第１の発振子と第２の発振子のいずれかの出力を受けて、前記トランスに発生する充電電流を制御するＣＰＵと、前記第１の発振子の出力を受けて第１の時間を計測する第１のタイマーと、前記第２の発振子の出力を受けて第２の時間を計測する第２のタイマーと、を有し、前記ＣＰＵの出力とは独立して、前記第１のタイマーと前記第２のタイマーのいずれかの出力に応じて前記トランスの一次側に電流を流すことを禁止することを特徴とするストロボ制御回路を提供するものである。
【００２６】
同様に上記目的を達成するために本願の請求項８にかかる発明は、上記ストロボ制御回路を有することを特徴とするストロボ内臓型カメラを提供するものである。
【００２７】
【発明の実施の形態】
図１は本発明の実施の形態を示す図である。本図において従来例における回路と同じ機能素子には同じ番号を付している。
【００２８】
まずストロボの充電回路について説明する。１は電源であるところの電池、２は一次巻線に発生するフライバックパルスを昇圧して二次巻線に出力する発振トランス、３は発振トランス２の一次巻線の電流を制御するスイッチング素子、４はスイッチング素子の制御電極とＧＮＤ間に接続された抵抗であり、スイッチング素子への無信号時の誤動作を防止するものである。５は整流用のダイオードで、発振トランスの二次巻線の出力を整流するように接続される。６はメインコンデンサ、７はメインコンデンサ６の電圧を検出し、制御回路に出力する電圧検出回路、８は放電管及び発光を起動させるためのトリガー回路からなる発光部、９は電源コンデンサであり、電池１と並列に接続されている。
【００２９】
次にストロボの充電回路を含めたカメラの各種機能（不図示）を制御する制御回路について説明する。
【００３０】
１１はカメラの制御を司るメインＩＣ（制御回路）であり、この中には、全体の制御を行うためのＣＰＵ１０が内蔵される。このメインＩＣ内の高速発振回路１２に高速発振子１３が接続され、低速発振回路１４には低速発振子１５が接続されている。高速発振回路出力のクロックはおもにＣＰＵ１０の通常動作時の動作クロックなどを供給し、低速発振回路出力のクロックは主にＣＰＵ１０の低速動作時の動作クロックや時間計測用のクロック源として用いられる。またメインＩＣ１１には高速発振回路出力を入力とするタイマーブロック１６と低速発振回路出力を入力とするタイマーブロック１７が内蔵されている。またこれらのタイマーのリセット端子には、ＣＰＵの出力ポート１９が接続されている。
【００３１】
また２１，２２はそれぞれタイマーブロック１６，１７の出力のＨ→Ｌを検出し、ＣＰＵの出力ポート１９でリセットされるラッチである。
【００３２】
またメインＩＣには３入力のＡＮＤゲート１８が内蔵されており、その入力にはＣＰＵの出力ポート１９と、ラッチ２１，２２の出力が接続されており、ＡＮＤゲートの出力はストロボ回路のスイッチング素子３の制御端子に接続されている。
【００３３】
またメインＩＣにはストロボ回路の電圧検出回路７の出力が入力されており、これは内蔵されているＣＰＵの入力ポート２０に接続される。
【００３４】
以下本実施の形態におけるストロボ充電回路の動作を図３を参照して説明する。
【００３５】
メインＩＣ１１は充電開始より、スイッチング素子３の制御端子を駆動するためにＣＰＵ１０の出力ポート１９を所定時間ごとにＨ／Ｌの切替にて、昇圧動作を開始させる。
【００３６】
タイマーブロック１６、１７はそれぞれ高速発振回路１２出力、低速発振回路１４出力を入力とするブロックであり、各ブロックのリセット端子に接続されたＣＰＵの出力ポート１９であるリセット信号がＬ→Ｈになることでリセット解除され、計数動作を開始する。リセット解除後これらのタイマー出力はＨレベルであり、ラッチ２１，２２の出力もＨレベルであり設定されているカウント値に達したところで各タイマー出力はＬとなり、同時にラッチ２１，２２の出力もＬレベルになるものである。
【００３７】
ｔ＝ｔ０にてＣＰＵ１０の出力ポート１９がＨになると、タイマー１６、１７、ラッチ２１，２２はリセットを解除され、各タイマーは動作を開始する。それぞれの設定値に達するまでは各タイマー出力、ラッチ出力はＨレベルであるので、ＡＮＤゲート１８の３入力はすべてＨであるので、ＡＮＤ出力もＨとなり、スイッチング素子３の制御端子をＨとし、スイッチング素子３を導通状態とする。
【００３８】
スイッチング素子３が導通するとスイッチング素子３のオン抵抗と、トランス２の一次巻線の直流抵抗分応じた電流が徐々に流れ始める。
【００３９】
そして、各タイマーブロックの検出時間はスイッチングの所定時間ｔ１よりも長い時間となるようにその設定カウント数が定められている。したがって所定時間ｔ１が経過するまでは各タイマーブロックは設定値に達していないので、その出力はＨのままである。所定時間ｔ１経過後にＣＰＵ１０の出力ポート１９がＬになると、ＡＮＤゲート１８出力もＬとなりスイッチング素子３の制御端子もＬとなり、スイッチング素子は遮断状態となる。
【００４０】
また同時に各タイマーブロック、ラッチ出力もリセットされる。
【００４１】
このときトランス２の一次コイルに流れていた電流に応じてトランス２の二次コイルにフライバックパルスが発生する。この二次コイルに現れたフライバックパルスを整流ダイオード５により整流する事でメインコンデンサ１６に充電電流が流れ、メインコンデンサ１６の充電電圧は上昇する。ｔ＝ｔ２において二次電流は停止する。
【００４２】
ＣＰＵ１０はｔ＝ｔ３にて再度出力ポート１９をＨにし、充電動作を繰り返す。
【００４３】
ＣＰＵ１０はメインコンデンサ１６の充電電圧を電圧検出回路７で検出し、電圧検出回路７の出力が所定電圧に達するまで繰り返す。
【００４４】
ここで時刻ｔ＝ｔ１からｔ＝ｔ２までの時間は充電電圧、電池電圧等により変化するが、それぞれの時間に応じてｔ＝ｔ２からｔ＝ｔ３までの時間をより短い時間となるように制御することでより高効率な充電動作となる。
【００４５】
充電動作中に静電気等の外来ノイズ等の影響によりＣＰＵ１０自身が暴走するような事故が発生した場合について図４をもとに考える。
【００４６】
かりにｔ＝ｔ０にて出力ポート１９をＨレベルにしたままＣＰＵ１０が動作を停止してしまったりすると、ＡＮＤゲート１８出力もＨのままとなるので、スイッチング素子３が導通したままとなってしまう。
【００４７】
このときにはトランス２の一次コイル、スイッチング素子３に過大な電流が流れたままとなってしまい、トランス２の一次コイル、スイッチング素子３の発熱、さらには破壊を引き起こすそれがある。
【００４８】
ＣＰＵ１０の出力ポート１９がＨになって本来の反転時間ｔ１を越えてもＬにならずＨままだとすると、タイマー１６、１７はリセットされないため、それぞれに設定されたカウント数を計数しつづける。いずれかのタイマーがその設定された値を計数し、カウントアップするとそれぞれのタイマーはその出力を反転させＬレベルを出力する。
【００４９】
たとえば図４に示すように、タイマー１６が時刻ｔ＝ｔ４で、タイマー１７が時刻ｔ＝ｔ５で反転するものと仮定する。
【００５０】
するとこの出力をラッチ２１，２２のいずれかが受けて、その出力をＬレベルとする。
【００５１】
これらいずれかのラッチ出力が反転すると、ＡＮＤゲート１８の出力は時刻ｔ＝ｔ４で反転しＬレベルとなり、スイッチング素子３の制御端子をＬとし、スイッチング素子３を遮断する。
【００５２】
これらのラッチ出力は、再度出力ポートがＬにならない限りリセットされないので、ＡＮＤゲート１８の出力が再度Ｈとなることはなくなる。
【００５３】
ＡＮＤゲートの出力は、ＣＰＵの出力ポート１９がＨレベルのままであっても、タイマー１６、あるいはタイマー１７のいずれかの出力が反転したところでその出力をＬとするので、いずれか一方のタイマーが正常に動作してさえいれば、スイッチング素子を遮断することが可能である。
【００５４】
本実施の形態では、これらタイマーを高速発振子、低速発振子それぞれに対応したものを独立に用意しているので、何らかの事故により、充電動作中に、高速発振子、低速発振子ともに発振動作が止まってしまうということが起きない限り、本実施型における機能は正常に動作し、ストロボ回路の安全対策となる。
【００５５】
さらに単一のＣＰＵを用いるシステムにおいて、高い安全性を得ることが可能となるので、ストロボの制御用に専用のＣＰＵを用意することもなくなるので、コスト、回路規模の削減の上でも効果があることがわかる。
【００５６】
仮にＡＮＤゲート１８出力とスイッチング素子３の制御端子との間で断線が生じた場合には、スイッチング素子３の制御電極と、ＧＮＤ間に接続されているプルダウン抵抗４により制御電極はＬレベルに保持されるため、スイッチング素子３が誤って導通してしまう事故は発生しない。
【００５７】
また充電電圧検出回路７出力がＣＰＵ１０の入力ポート２０に正しく接続されていない場合には、充電の完了を知ることができない。この場合には従来から良く知られるように、ＣＰＵ１０は充電動作開始後の時間を内部で計測し、所定時間経過するまでに充電電圧検出７回路の出力が反転しない場合にはその充電動作を停止するような機能を用意しておくことで対応可能である。また，第一タイマーと第二タイマーの計時時間は同一であってもよい。
【００５８】
【発明の効果】
以上説明したように、本発明のストロボ制御回路においては、回路規模を大きくすること無く低コストにて、ストロボの一次側スイッチング素子がオンしたままになることを防止し、高い安全性を提供するものである。
【図面の簡単な説明】
【図１】
本発明におけるカメラのストロボ回路のブロック図である。
【図２】
従来のストロボ回路の動作の概略を説明する波形図である。
【図３】
本発明におけるカメラのストロボ回路の正常時の動作の概略を説明する波形図である。
【図４】
本発明におけるカメラのストロボ回路の異常時の動作の概略を説明する波形図である。
【図５】
従来のカメラのストロボ回路を示すブロック図である。
【符号の説明】
１  電池
２  発振トランス
３  スイッチング素子
４  抵抗
５  整流用のダイオード
６  メインコンデンサ
７  電圧検出回路
８  放電管及び発光を起動させるためのトリガー回路からなる発光部
９  電源コンデンサ
１０  ＣＰＵ
１１  メインＩＣ
１２  高速発振回路
１３  高速発振子
１４  低速発振回路
１５  低速発振子
１６  タイマーブロック
１７  タイマーブロック
１８  ３入力のＡＮＤゲート
１９  ＣＰＵの出力ポート
２０  ＣＰＵの入力ポート
２１，２２  ラッチ
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2003161985.tif 000001