【手続補正書】
【提出日】平成16年11月8日(2004.11.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】  明細書
【発明の名称】  有極性ＲＴＺ信号用データ受信回路
【特許請求の範囲】
【請求項１】
有極性ＲＴＺ信号に用いるデータ受信回路であって、
入力信号振幅の１０％以上５０％以下のオフセット値を持つ２つの電圧比較器と、
１つのＲＳフリップフロップ回路とを有し、
前記２つの電圧比較器からの出力端子のそれぞれが、前記ＲＳフリップフロップのＳｅｔ入力端子とＲｅｓｅｔ入力端子に接続され、
有極性ＲＴＺ信号をＮＲＺ信号に変換することを特徴とする有極性ＲＴＺ信号用データ受信回路。
【請求項２】
請求項１記載の有極性ＲＴＺ信号用データ受信回路であって、
前記電圧比較器には、オフセット電圧を制御するためのオフセット電圧制御回路を有し、
前記オフセット電圧制御回路によりオフセット電圧が可変であることを特徴とする有極性ＲＴＺ信号用データ受信回路。
【請求項３】
有極性ＲＴＺ信号に用いるデータ受信回路であって、
入力信号振幅の２０％以上１００％以下のヒステリシス電圧を持つヒステリシスアンプと、
ヒステリシス電圧を制御するための制御回路とを有し、
前記制御回路によりヒステリシス電圧が可変であることを特徴とする有極性ＲＴＺ信号用データ受信回路。
【請求項４】
請求項１、２または３のいずれかに記載の有極性ＲＴＺ信号用データ受信回路であって、
データを入力するための２本の入力端子を有し、
前記入力端子に差動信号を入力することを特徴とする有極性ＲＴＺ信号用データ受信回路。
【請求項５】
請求項１、２、３または４のいずれかに記載の有極性ＲＴＺ信号用データ受信回路を備えたことを特徴とする情報処理装置。
【発明の詳細な説明】
【発明の属する技術分野】
【０００１】
本発明は、非接触バス用のデータ受信回路、および、それらを備えた情報処理装置に関する。
【従来の技術】
【０００２】
近年、バスシステムを備えた、コンピュータをはじめとする情報処理装置において、バスの高速化やメモリの大容量化が進み、バスシステムにおける転送レートは、数百メガｂｐｓからギガｂｐｓ台が要求されている。さらに、同バスシステムに接続される機能モジュール数も多くなってきている。例えば、メモリモジュールだと、総容量がギガバイト台にもなるシステムが要求されている。
【０００３】
バス配線に接続される機能モジュール数が増えると、バス配線の実効的特性インピーダンスが低下し、機能モジュールとバス配線との間でインピーダンスミスマッチが生じて信号波形の歪みが大きくなる。これはバスシステムの高速化を行うときの障害となる。
【０００４】
この問題を解決する技術として、日本国特許・特開平７−１４１０７９号公報に示される技術がある。この技術は、バス配線に接続されている機能モジュールを、クロストークを用いて、非接触で結合するものである。この技術の構成例を図８に示す。
【０００５】
１３０ａはバス配線である。１３０ｂはスタブ配線であり、長さＬの区間だけ、バス配線１３０ａと配線が近接しており、バス配線１３０ｂ中の配線長Lを持つ部分に方向性結合器（または単に、結合器）を形成している。１３１ａ、１３１ｂは機能モジュールであり、それぞれバス配線１３０ａ、および、スタブ配線１３０ｂに接続されている。１３２ａ、１３２ｂは集積回路であり、それぞれ、機能モジュール１３１ａ、１３１ｂに設けられている。１３３ａ、１３３ｂは送信回路であり、集積回路１３２ａ、１３２ｂに内蔵されている。１３４ａ、１３４ｂは受信回路であり、同様に集積回路１３２ａ、１３２ｂに内蔵されている。１３５ａ、１３５ｂは終端抵抗であり、終端抵抗１３５ａの一端はバス配線１３０ａに、もう一端は終端電源に接続されている。また終端抵抗１３５ｂの一端はスタブ配線１３０ｂに、もう一端は終端電源に接続されている。終端抵抗１３５ａ、１３５ｂには、電圧Ｖｔの終端電圧が供給されている。この電圧Ｖｔは、０Ｖから電源電圧（出力信号の波形振幅）までで設定した電圧である。
【０００６】
この例では、バス配線１３０ａとスタブ配線１３０ｂとの、長さＬの区間で近接している部分において、クロストークが発生する。このクロストーク信号は、送信回路１３３ａまたは１３３ｂが出力するパルス信号が、方向性結合器を通過する際に発生する。この例では、発生するクロストーク信号のうち、後方クロストークを受信する構成となっている。
【０００７】
スタブ配線１３０ｂ中の配線長Lを持つ方向性結合器における、バス配線１３０ａおよびスタブ配線１３０ｂに信号が入出力されるタイミングを、図４に示す。
【０００８】
送信回路１３３ａがバス配線１３０ａに（または、送信回路１３３ｂがスタブ配線１３０ｂに）出力する信号（DRV）は、Ｈレベル、もしくはＬレベル（ゼロレベル）のどちらかの信号レベル状態で表される。データの遷移が発生しない期間は、同じ信号レベルを保持する。このような信号は、一般にＮＲＺ（Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）信号と呼ばれる。
【０００９】
他方、方向性結合器によってスタブ配線１３０ｂ（または、バス配線１３０ａ）に生じるクロストーク信号４１、４２は、データの遷移が発生しない期間においてはゼロレベル（または、終端電圧Ｖｔ）を保持していて、データの遷移が起こるとレベルが変化する。信号レベル変化後、一定時間が経過すると、信号レベルは元のゼロレベルに戻る。このような信号は、一般にＲＴＺ（Ｒｅｔｕｒｎ  Ｔｏ  Ｚｅｒｏ）信号と呼ばれる。このクロストーク信号のレベルは、方向性結合器を通過するＮＲＺ信号がレベル遷移する方向によって、ゼロレベルよりも高いレベル（＋）、もしくは低いレベル（−）の二通りに遷移する。このような信号を、有極性ＲＴＺ信号と呼ぶ。
【００１０】
このクロストーク信号４１、４２（有極性ＲＴＺ信号）を、受信回路１３４ａ、１３４ｂにより受信し、元の信号（OUT）に復号する。
【００１１】
なお、この例では、バス配線１３０ａは１本しかないが、実際のシステムのデータバスに用いる場合において、例えばデータバス幅が６４ビットであった場合、バス配線は６４組存在する。また、この例では、スタブ配線１３０ｂは１つしか記載していないが、実際のシステムにおいては、バス配線１３０ａに接続されるモジュール数だけ存在する。また、ここでは図示していないが、バス配線１３０ａおよびスタブ配線１３０ｂは、バックプレーン基板等に設けられており、さらに、モジュール１３１ａおよび１３１ｂも、このバックプレーン基板に接続されている。また、集積回路１３２ａ、１３２ｂのいずれか、または両方を、前記バックプレーン基板に直接設けても構わない。
【００１２】
もし仮に、通常のバス配線と同じく、バス配線１３０ａとスタブ配線１３０ｂが直接接続されている場合には、スタブ配線１３０ｂが負荷容量として作用するため、バス配線１３０ａの実効的特性インピーダンスが、スタブ配線の分岐部分で大きく低下する。これは、バス配線１３０ａを通る信号の波形歪みの原因となる。さらに、バス配線１３０ａに接続されるモジュール数が増えることで、この波形歪みは更に大きくなる。
【００１３】
本技術を使うことで、波形歪みの原因である、実効的特性インピーダンスの低下を抑えることができる。さらに、モジュール数が増えても、波形歪みを低く抑えることが可能であり、バスシステムの多モジュール化と高速化を同時に図ることが可能となる。
【発明が解決しようとする課題】
【００１４】
従来技術において、バス配線を介して送られてくるクロストーク信号のレベルは、後方クロストークを用いた場合でも、クロストーク前の信号レベルの２０％以下程度である。また、信号レベルが、外部からのノイズや電源電圧の変動等で、クロストーク後の信号波形が歪み、場合によってはデータを正常に受信できない可能性がある。
【００１５】
本発明の目的は、有極性ＲＴＺ信号を扱う非接触バスシステムにおいて、データ伝送を確実に行うことのできる受信回路を提供することにある。
【課題を解決するための手段】
【００１６】
上記目的を達成するための本発明の一態様の有極性ＲＴＺ信号に用いるデータ受信回路では、入力信号振幅の１０％以上５０％以下のオフセット値を持つ電圧比較器を２つと、ＲＳフリップフロップ回路を１つを有し、前記２つの電圧比較器からの出力信号をそれぞれ前記ＲＳフリップフロップのＳｅｔ入力端子とＲｅｓｅｔ入力端子に接続し、有極性ＲＴＺ信号をＮＲＺ信号に変換する。
【発明の実施の形態】
【００１７】
本発明の第１の実施形態について説明する。
【００１８】
図１は、本発明によるデータ受信回路の構成図である。
【００１９】
本実施形態では、受信回路は、前述の構成例、図８の集積回路１３４ａおよび１３４ｂに内蔵した場合について説明する。
【００２０】
１０は入力端子であり、図８のバス配線１３０ａまたはスタブ配線１３０ｂに接続されている。この入力端子１０には、送信回路１３３ａまたは１３３ｂから出力された信号が、バス配線１３０ａ、スタブ配線１３０ｂ間を伝達したときに発生するクロストーク波形が入力される。
【００２１】
１１は基準電圧供給配線である。この基準電圧供給配線１１は、ここでは図示していない他の回路にも接続される、共通配線である。この基準電圧供給配線１１の電圧は、終端抵抗１３５ａおよび１３５ｂに供給されている終端電圧と同じ電圧にする。
【００２２】
１２および１３は、電圧比較器である。電圧比較器１２、１３は、２つの入力端子（正入力端子（＋）および負入力端子（−））と、１つの出力端子を備えている。
【００２３】
１４は、ＲＳフリップフロップ（ＲＳ−ＦＦ）である。ＲＳ−ＦＦ１４は、セット入力端子（Ｓ）、リセット入力端子（Ｒ）、および、出力端子（Ｑ）を備えている。セット入力端子ＳにＨレベルが入力されると、出力端子ＱのレベルをＨレベルにする。また、リセット入力端子ＲにＨレベルが入力されると、出力端子ＱのレベルをＬレベルにする。セット入力端子Ｓ、および、リセット入力端子Ｒの、両方のレベルがＬの場合（定常状態）には、出力端子Ｑのレベルは、前の状態を維持する。
【００２４】
前記入力端子１０は、電圧比較器１２の正入力端子と、電圧比較器１３の負入力端子に接続されている。また、基準電圧供給配線１１は、電圧比較器１２の負入力端子と、電圧比較器１３の正入力端子に接続されている。
【００２５】
電圧比較器１２、１３の出力端子は、それぞれ、ＲＳ−ＦＦ１４のセット入力端子（Ｓ）、および、リセット入力端子（Ｒ）に接続されている。ＲＳ−ＦＦ１４の出力端子（Ｑ）に、本受信回路のデータ出力端子１６が設けられている。
【００２６】
電圧比較器１２の入出力電圧特性を示すグラフを図３に示す。なお、電圧比較器１３は、電圧比較器１２と同じ特性を持っているが、受信する信号波形に合わせて電圧比較器１２または１３の特性に差を持たせても良い。
【００２７】
図３のグラフの横軸は、入力端子１０の電圧（電圧比較器１２の正入力端子の電圧、入力電圧）であり、縦軸は、電圧比較器１２の出力端子の電圧である。
【００２８】
電圧比較器１２の負入力端子には、基準電圧供給配線により基準電圧が供給されている。本実施形態では、この基準電圧をＶｒｅｆであるとする。
【００２９】
電圧比較器１２は、入力電圧がしきい電圧よりも低い場合には、出力端子からＬレベルを出力する。また、入力電圧がしきい電圧よりも高い場合には、出力端子からＨレベルを出力する。
【００３０】
ここで、この電圧比較器１２のしきい電圧は、基準電圧Ｖｒｅｆにオフセット電圧Ｖｏｆｆｓを加算した電圧である。
【００３１】
なお、一般的な電圧比較器（コンパレータ）においては、しきい電圧は基準電圧Ｖｒｅｆとほぼ同じであり、オフセット電圧はほぼ０である。本発明で用いる電圧比較器では、このオフセット電圧Ｖｏｆｆｓが設けられているところが、一般的な電圧比較器と異なる。
【００３２】
次に、この受信回路の動作を図４を用いて説明する。
【００３３】
図４は、図８の各部の信号波形４３，４４と波形４１、４２の電圧関係を加えた図であり、図１の受信回路の各部分における、信号レベルの遷移を示すタイミングチャートである。
【００３４】
図４の各段の波形は、上から、送信回路１３３ａまたは１３３ｂの出力端子（ＤＲＶ）、入力端子１０（ＩＮ）、電圧比較器１２の出力（Ａ）、電圧比較器１３の出力（Ｂ）、出力端子１５（ＯＵＴ）で観測したものである。以下、各観測点を、ＤＲＶ、ＩＮ、Ａ、Ｂ、ＯＵＴと呼ぶことにする。
【００３５】
送信回路１３３ａより、図４のＤＲＶに示すようなデータが出力された場合、バス配線１３０ａ、スタブ配線１３０ｂ間でクロストークが生じ、そのクロストーク波形が受信回路１３４ｂ内の入力端子１０に入力される。その波形を図４のＩＮに示す。このＩＮにおけるクロストーク波形は、送信回路１３３ａの出力が、ＬレベルからＨレベルに遷移するところでは、４１に示すパルス信号が発生する。また、送信回路１３３ａの出力が、ＨレベルからＬレベルに遷移するところでは、４２に示すパルス信号が発生する。送信回路１３３ａからの出力信号がＨレベル、Ｌレベル間を遷移しないところ（定常状態時）では、ＩＮにおける信号レベルは終端電圧Ｖｔの状態に保たれている。
【００３６】
ＩＮにおけるパルス信号４１、４２について、それぞれの場合における動作を説明する。なお、受信回路に供給される基準電圧Ｖｒｅｆは、前記終端電圧Ｖｔと同じ電圧に設定されているものとする。
【００３７】
入力端子１０にパルス信号４１が入力された場合、パルス信号の振幅の絶対値が電圧比較器１２のオフセット電圧Ｖｏｆｆｓを越えると、電圧比較器１２の出力端子（Ａ）より、４３のようなパルス信号が出力される。
【００３８】
このパルス信号４３は、ＩＮにおける信号振幅の絶対値がオフセット電圧Ｖｏｆｆｓを越えている期間だけ発生する。ＩＮおけるパルス信号が定常状態に戻ると、Ａにおける波形は、Ｌレベルに戻る。
【００３９】
電圧比較器１２の出力端子よりパルス信号４３が発生することで、ＲＳ−ＦＦ１４の出力Ｑ、および、出力端子１６の電圧が、Ｈレベルに設定される。
【００４０】
入力端子１０にパルス信号４２が入力された場合、パルス信号の振幅の絶対値が電圧比較器１３のオフセット電圧Ｖｏｆｆｓを越えると、電圧比較器１３の出力端子（Ｂ）より、４４のようなパルス信号が出力される。
【００４１】
このパルス信号４４は、ＩＮにおける信号振幅の絶対値がオフセット電圧Ｖｏｆｆｓを越えている期間だけ発生する。ＩＮおけるパルス信号が定常状態に戻ると、Ｂにおける波形は、Ｌレベルに戻る。
【００４２】
電圧比較器１３の出力端子よりパルス信号４４が発生することで、ＲＳ−ＦＦ１４の出力Ｑ、および、出力端子１６の電圧が、Ｌレベルに設定される。
【００４３】
ここで、電圧比較器オフセット電圧Ｖｏｆｆｓは、バス配線１３０ａ、スタブ配線１３０ｂで発生するクロストーク波形の振幅の絶対値よりも、低い電圧になるように設定する。また、ノイズや終端電圧の変動が考えられる場合には、この電圧変動も考慮する必要がある。例えば、クロストーク波形の振幅が終端電圧を中心に２００ｍＶ、ノイズ等の電圧変動が５０ｍＶである場合、オフセット電圧Ｖｏｆｆｓは、５０ｍＶから１５０ｍＶの間になるよう設定すると良い。
【００４４】
この２つの動作により、本実施形態の受信回路において、クロストーク信号を、元の信号に復号することができる。
【００４５】
次に、電圧比較器１２の構成を、図５を用いて説明する。なお、電圧比較器１３は、電圧比較器１２と同じ構成である。すなわちこれは、一般的な電圧比較器（コンパレータ）と同じ配線を持つ回路である。
【００４６】
図５は、電圧比較器１２を、ＭＯＳ−ＦＥＴで構成した場合の構成図である。
【００４７】
５１、５２は、Ｐチャネル型ＭＯＳＦＥＴ（以下、ＰＭＯＳと呼ぶ）である。５３、５４、５５は、Ｎチャネル型ＭＯＳＦＥＴ（以下、ＮＭＯＳ）である。
【００４８】
１つのＭＯＳＦＥＴには、ゲート端子（Ｇ）、ソース端子（Ｓ）、ドレイン端子（Ｄ）が、それぞれ１本ずつ備わっている。図中では、横方向に出ている端子がゲート端子、縦方向に出ている端子がソース端子、および、ドレイン端子である。ＰＭＯＳにおいて、高電位側の端子（電源供給端子に近い側）がソース端子である。また、ＮＭＯＳにおいて、低電位側の端子（接地端子に近い側）がソース端子である。
【００４９】
ＰＭＯＳ５１およびＰＭＯＳ５２のソース端子は、電源（ＶＤＤ）に接続されている。
【００５０】
ＰＭＯＳ５１のゲート端子とドレイン端子間は接続されている。
【００５１】
ＰＭＯＳ５１のドレイン端子と、ＮＭＯＳ５３のドレイン端子とが接続されている。また、ＰＭＯＳ５２のドレイン端子とＮＭＯＳ５４のドレイン端子同士が接続されている。さらに、ＰＭＯＳ２２、ＮＭＯＳ２４のドレイン端子に、本電圧比較器の出力端子を設けている。
【００５２】
ＮＭＯＳ５３のゲート端子に、本電圧比較器の正入力端子を設けている。また、ＮＭＯＳ５４のゲート端子に、本電圧比較器の負入力端子を設けている。
【００５３】
ＰＭＯＳ５５のゲート端子には、バイアス電圧、あるいは、電源電圧（ＶＤＤ）を供給する。
【００５４】
ＮＭＯＳ５５のソース端子は接地（ＧＮＤに接続）されている。
【００５５】
本電圧比較器において、ＮＭＯＳ５３とＮＭＯＳ５４のチャネル幅は、同値に設定されている。
【００５６】
ここで、一般的な電圧比較器と異なる点は、ＰＭＯＳ５１のチャネル幅をＷ１、ＰＭＯＳ５２のチャネル幅をＷ２とすると、Ｗ１とＷ２は、次式の関係になるように設定されていることである。
【００５７】
Ｗ１＞Ｗ２        …（数１）
このように設定することで、電圧比較器１２にオフセット電圧Ｖｏｆｆｓを持たせることができる。Ｗ１、Ｗ２の差を大きくすることで、オフセット電圧Ｖｏｆｆｓを大きくすることができる。
【００５８】
本発明の受信回路においては、定常状態における電圧比較器の正入力端子と負入力端子の電圧が同じであるため、オフセット電圧を待たない通常の電圧比較器では出力が不定となる。
【００５９】
電圧比較器にオフセット電圧Ｖｏｆｆｓを持たせることで、受信回路の定常状態時においても、電圧比較器の出力を安定に保つことができる。
【００６０】
次に、電圧比較器の別な構成例を、図６を用いて説明する。
【００６１】
図６は、本実施形態で用いる電圧比較器であって、電圧比較器のオフセット電圧が可変である場合の構成例を示す図である。
【００６２】
本構成の図５と異なる点は、図５の回路にＰＭＯＳ６０、ＰＭＯＳ６１、および、オフセット電圧Ｖｏｆｆｓを設定するための入力端子（ＣＴＲＬ）が設けられていることである。
【００６３】
ＣＴＲＬの電圧を、０Ｖ（ＧＮＤ電圧）から電源電圧ＶＤＤまでの間の値に設定することで、ＣＴＲＬの電圧に対応した、電圧比較器のオフセット電圧Ｖｏｆｆｓを設定することが可能となる。
電圧比較器をこのように構成することで、動的にオフセット電圧Ｖｏｆｆｓが設定可能となるため、本受信回路を装置に搭載後でも、信号振幅に合わせてオフセット電圧を調整することが可能となる。
なお、実施形態の受信回路は、電圧比較器１２および電圧比較器１３のオフセット電圧によるヒステリシス電圧Ｖｈｙｓを持つ、ヒステリシスアンプとしても使用することが出来る。このヒステリシス電圧Ｖｈｙｓは、電圧比較器１２のオフセット電圧と、電圧比較器１３のオフセット電圧を加算した電圧である。
【００６４】
以上のように、本発明の受信回路を用いることで、クロストーク信号のような微弱な有極性ＲＴＺ信号の受信が可能となり、高速化と多モジュール化が可能な非接触バスシステムを実現することができる。
次に、本発明の第２の実施形態について図２を用いて説明する。
第１の実施形態においては、図８のバス配線１３０ａおよびスタブ配線１３０ｂが１本で構成される場合（シングルエンド）について説明したが、バス配線１３０ａおよびスタブ配線１３０ｂが、２本１組の差動線路である場合にも、本発明を適用することができる。
差動線路に適用する場合の構成図を図２に示す。本構成では、図８のバス配線１３０ａおよびスタブ配線１３０ｂは、差動信号であり、送信回路１３３ａ，１３３ｂに対応する送信回路も差動信号を送信する。
本実施形態において、２本で１組の差動配線が正論理、負論理配線があるとしている。そのため、２本のスタブ配線図２の受信回路に接続されている。
【００６５】
図２の受信回路９１では、図１の基準電圧供給配線１１の代わりに、もう一つの負論理データ入力端子２０が設けられている。この負論理データ入力端子２０は、入力端子１０と同様に、受信回路毎に設けられている。
【００６６】
バス配線の正論理側は入力端子１０に、バス配線の負論理側は負論理データ入力端子２０に、それぞれ接続する。
【００６７】
以上のように、差動配線の場合でも本発明の受信回路を適用することができ、また、同じ受信回路で単線（シングルエンド）と差動線路の両方に対応することができる。
【００６８】
次に、本発明の第３の実施形態について図７７を用いて説明する。
【００６９】
図７には、非接触バスを用いて構成された情報処理装置の例が示されている。１２１に示すプロセッサボード（ＰＢ）は、１２２に示す中央処理装置（ＣＰＵ）と、１２３に示すキャッシュメモリと、１２４に示すバスブリッジを備えている。ＣＰＵ１２２、キャッシュメモリ１２３、バスブリッジ１２４は、バス配線１２０ｃによって相互に接続されている。このバス配線１２０ｃは、プロセッサバスと呼ぶことがある。
【００７０】
１２０ａ、１２０ｂはバス配線であり、このバス配線１２０ａ、１２０ｂは、システムバスと呼ぶことがある。 
バス配線１２０ａには、プロセッサボード１２１、１２９に示すバスブリッジが接続されている。図示しないが、プロセッサボード１２１以外にも、さらに別なボードや装置を追加しても良い。
【００７１】
バス配線１２０ｂには、バスブリッジ１２７を備えたメモリボード１２５（ＭＢ）と、バスブリッジ１２８、および１２９が接続されている。図示しないが、メモリボード１２５、バスブリッジ１２８以外にも、さらに別のボードや装置を追加しても良い。
【００７２】
メモリボード１２５内のメモリモジュール１２６とバスブリッジ１２７は、バス配線１２０ｄによって接続されている。このメモリボード１２５内のバス配線１２０ｄは、メモリバスと呼ぶことがある。図示しないが、メモリモジュール１２６は、例えば、１個以上のメモリ素子を実装したプリント配線基板で構成されているものである。
【００７３】
バス配線１２０ａ、１２０ｂ、１２０ｃおよび１２０ｄは非接触バスで構成されていて、このバス配線によるデータ転送は、ＮＲＺ信号および有極性ＲＴＺ信号で行われる。
【００７４】
本発明を、バス配線１２０ａ、１２０ｂ、１２０ｃ、１２０ｄに接続されている装置、バスブリッジ１２４、１２７、１２８、１２９、メモリモジュール１２６、ＣＰＵ１２２およびキャッシュメモリ１２３をはじめとする、非接触バスに接続されている回路に本発明を適用することで、高速かつ高信頼性なシステムを構築することが可能となる。
【発明の効果】
【００７５】
本発明により、有極性ＲＴＺ信号を用いたバスシステムにおけるデータ伝送を高速に、かつ確実に行うことが可能となり、高速化と高信頼性のバスシステムを構築することが可能となる。
【図面の簡単な説明】
【００７６】
【図１】
本発明の第１の実施形態の概略を示す構成図である。
【図２】
第２の実施形態を示す構成図である。
【図３】
第１の実施形態で用いる電圧比較器の特性を示すグラフである。
【図４】
第１の実施形態における動作を説明するためのタイミングチャートである。
【図５】
第１の実施形態で用いる電圧比較器の構成図である。
【図６】
第１の実施形態で用いる電圧比較器の構成図である。
【図７】
本発明の第３の実施形態の概略を示す構成図である。
【図８】
従来技術の動作を説明する構成図である。
【符号の説明】
【００７７】
１０…入力端子、１１…基準電圧供給配線、１２、１３…電圧比較器、１４、１４ａ…ＲＳフリップフロップ（ＲＳ−ＦＦ）、１５…出力端子、２０…負論理データ入力端子、４１、４２、４３、４４…パルス信号、５１、５２、６１、６２…ＰチャネルＭＯＳＦＥＴ、５３、５４、５５…ＮチャネルＭＯＳＦＥＴ、１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ…バス配線、１２１…プロセッサボード、１２２…中央処理装置（ＣＰＵ）、１２３…キャッシュメモリ、１２４、１２７、１２８、１２９…バスブリッジ、１２５…メモリボード、１２６…メモリモジュール、１３０ａ…バス配線、１３０ｂ…スタブ配線、１３１ａ、１３１ｂ…モジュール、１３２ａ、１３２ｂ…集積回路、１３３ａ、１３３ｂ…送信回路、１３４ａ、１３４ｂ…受信回路、１３５ａ、１３５ｂ…終端抵抗。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2000324180.tif 000001
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2000324180.tif 000002
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】削除
【補正の内容】