(57)【要約】【課題】受信装置に誤ったデータを受信させることを防止可能な送信装置を提供する。【解決手段】送信装置は、入力される複数ビットからなる第１データを、第１クロック信号に同期して順次取得するデータ受信回路に対し、第１クロック信号が第１コンデンサを介して入力されるよう、第１クロック信号に応じた第２クロック信号を第１コンデンサに出力するクロック出力回路と、第１データが第２コンデンサを介してデータ受信回路に入力されるよう、第１データに応じた複数ビットの第２データを、第２コンデンサに出力するデータ出力回路と、を備え、データ出力回路は、第２データに応じた第１データをデータ受信回路が第１クロック信号に同期して順次取得できるよう、第２データのうち少なくとも何れか１ビットのデータを出力してから、１ビットのデータに続く１ビットのデータを出力するまでの期間に、第２データのレベルを変化させること、を特徴とする。【選択図】図１
2010135916.tif 000002
【特許請求の範囲】
【請求項１】
入力される複数ビットからなる第１データを、第１クロック信号に同期して順次取得するデータ受信回路に対し、前記第１クロック信号が第１コンデンサを介して入力されるよう、前記第１クロック信号に応じた第２クロック信号を前記第１コンデンサに出力するクロック出力回路と、
前記第１データが第２コンデンサを介して前記データ受信回路に入力されるよう、前記第１データに応じた前記複数ビットの第２データを、前記第２コンデンサに出力するデータ出力回路と、
を備え、
前記データ出力回路は、
前記第２データに応じた前記第１データを前記データ受信回路が前記第１クロック信号に同期して順次取得できるよう、前記第２データのうち少なくとも何れか１ビットのデータを出力してから、前記１ビットのデータに続く１ビットのデータを出力するまでの期間に、前記第２データのレベルを変化させること、
を特徴とする送信装置。
【請求項２】
請求項１に記載の送信装置であって、
前記データ出力回路は、
前記第２データに応じた前記第１データを前記データ受信回路が前記第１クロック信号に同期して順次取得できるよう、前記第２データにおける１ビットのデータを出力してから、前記１ビットのデータに続く１ビットのデータを出力するまでの期間毎に、前記第２データのレベルを変化させること、
を特徴とする送信装置。
【請求項３】
請求項１または請求項２に記載の送信装置であって、
前記データ出力回路は、
前記第２データに応じた前記第１データを前記データ受信回路が前記第１クロック信号に同期して順次取得できるよう、前記期間に前記第２データの論理レベルを変化させること、
を特徴とする送信装置。
【請求項４】
入力される複数ビットからなる第１データを、第１クロック信号に同期して順次取得するデータ受信回路を含む受信装置と、
前記データ受信回路に対し、前記第１クロック信号が第１コンデンサを介して入力されるよう、前記第１クロック信号に応じた第２クロック信号を前記第１コンデンサに出力するクロック出力回路と、前記第１データが第２コンデンサを介して前記データ受信回路に入力されるよう、前記第１データに応じた前記複数ビットの第２データを、前記第２コンデンサに出力するデータ出力回路と、を含む送信装置と、
を備え、
前記データ受信回路は、
前記第１データが入力される前記データ受信回路の入力インピーダンスに応じて前記第１データのレベルを変化させ、
前記データ出力回路は、
前記第２データに応じた前記第１データを前記データ受信回路が前記第１クロック信号に同期して順次取得できるよう、前記第２データのうち少なくとも何れか１ビットのデータを出力してから、前記１ビットのデータに続く１ビットのデータを出力するまでの期間に、前記第２データのレベルを変化させること、
を特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信装置、通信装置に関する。
【背景技術】
【０００２】
電子機器間でデータ通信を行う際に、例えば、送信装置が送信するデータの直流レベルと、受信装置がデータを受信する際の直流レベルとが異なることがある。このような場合、送信装置と受信装置とをコンデンサで結合し、データ通信を行うことが知られている（例えば、特許文献１）。図５に、送信装置４００と受信装置６００とをコンデンサで結合した通信装置３００の一例を示す。送信装置４００におけるデータ出力回路４１０とクロック出力回路４２０との各々は、例えば、送信装置４００を統括制御するマイコン４３０からの指示に基づいて、データＤＡ１とクロック信号ＣＬＫ１とを出力する。データＤＡ１及びクロック信号ＣＬＫ１は、コンデンサ５００，５１０を介して、受信装置６００に入力される。受信装置６００における端子６１０，６２０の直流レベルは、電圧源６３０，６４０によりバイアス電圧Ｖｂにレベルシフトされている。したがって、データＤＡ１及びクロック信号ＣＬＫ１は、バイアス電圧Ｖｂを中心としたデータＤＡ２及びクロック信号ＣＬＫ２としてデータ受信回路６５０に入力されることとなる。なお、データ受信回路６５０は、クロック信号ＣＬＫ２の立ち上がりに同期して、データＤＡ２を取得する。また、データ受信回路６５０は、クロック信号ＣＬＫ２に同期して取得するデータＤＡ２のレベルが、例えば、所定のしきい値電圧Ｖｔｈより高い場合、ハイレベル（以下、Ｈレベル）であるとし、しきい値電圧Ｖｔｈより低い場合、ローレベル（以下、Ｌレベル）であるとする。
【特許文献１】特開平１１−５５１１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ここで、送信装置４００が、クロック信号ＣＬＫ１とともに、例えば、Ｈレベルが５ビット連続するデータＤＡ１を出力する場合について図６を参照しつつ説明する。なお、以下、Ｈレベルが５ビット連続するデータを、（１，１，１，１，１）と記載する。クロック信号ＣＬＫ１がクロック出力回路４２０から出力されると、コンデンサ５１０は、クロック信号ＣＬＫ１の高周波成分を通過させる。このため、端子６２０には、バイアス電圧Ｖｂを中心とし、クロック信号ＣＬＫ１に応じたクロック信号ＣＬＫ２が生じることとなる。データ出力回路４１０は、時刻ＴＡにＬレベルからＨレベルに変化するデータＤＡ１を出力する。コンデンサ５００は、データＤＡ１の高周波成分を通過させるため、端子６１０に生じる電圧も時刻ＴＡに上昇する。しかしながら、データＤＡ１の論理レベルは、時刻ＴＡにＨレベルに変化してからデータが５ビット出力されるまで変化しない。このため、端子６１０の電圧は、例えば、電圧源６３０のインピーダンスや、データ受信回路６５０の入力インピーダンスの影響により、時間の経過とともにバイアス電圧Ｖｂとなるよう低下する。この結果、端子６１０の電圧は、例えば、時刻ＴＢにおいてしきい値電圧Ｖｔｈより低くなる。なお、前述のように、端子６１０に生じる電圧がデータＤＡ２に相当する。したがって、データ受信回路６５０が、時刻ＴＢ以降にクロック信号ＣＬＫ２に同期して取得するデータＤＡ２は、Ｌレベルとなる。つまり、データ受信回路６５０が取得するデータは、（１，１，１，１，０）となる。このように、通信装置３００においては、送信装置４００から出力されるデータＤＡ１を、データ受信回路６５０が誤ったデータとして受信してしまうという問題があった。
【０００４】
本発明は上記課題を鑑みてなされたものであり、受信装置に誤ったデータを受信させることを防止可能な送信装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明の一つの側面に係る送信装置は、入力される複数ビットからなる第１データを、第１クロック信号に同期して順次取得するデータ受信回路に対し、前記第１クロック信号が第１コンデンサを介して入力されるよう、前記第１クロック信号に応じた第２クロック信号を前記第１コンデンサに出力するクロック出力回路と、前記第１データが第２コンデンサを介して前記データ受信回路に入力されるよう、前記第１データに応じた前記複数ビットの第２データを、前記第２コンデンサに出力するデータ出力回路と、を備え、前記データ出力回路は、前記第２データに応じた前記第１データを前記データ受信回路が前記第１クロック信号に同期して順次取得できるよう、前記第２データのうち少なくとも何れか１ビットのデータを出力してから、前記１ビットのデータに続く１ビットのデータを出力するまでの期間に、前記第２データのレベルを変化させること。
【発明の効果】
【０００６】
受信装置に誤ったデータを受信させることを防止可能な送信装置を提供することができる。
【発明を実施するための最良の形態】
【０００７】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【０００８】
図１は、本発明の一実施形態である通信装置１の構成を示す図である。通信装置１は、音楽再生装置１０、ＦＭ送信回路２０、及びコンデンサ２１，２２を含んで構成される。通信装置１では、例えば、音楽再生装置１０に記憶された音楽がＦＭ送信回路２０に送信される。そして、ＦＭ送信回路２０は、受信した音楽をカーステレオ（不図示）で再生すべく送信する。なお、本実施形態において、ＦＭ送信回路２０は、集積回路であることとする。
【０００９】
まず、音楽再生装置１０について説明する。音楽再生装置１０（送信装置）は、例えば、記憶された音声ファイルを再生することにより音声信号を再生する携帯可能な装置であり、操作装置１１、表示装置１２、メモリ１３、マイコン１４、及び音声信号出力回路１５を含んで構成される。
【００１０】
操作装置１１は、例えばキーパッド等の利用者が音楽再生装置１０を操作するためのインターフェース装置である。  
表示装置１２は、例えば、操作装置１０の操作結果や、音量等を表示させるディスプレイである。  
メモリ１３は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等である。メモリ１２には、例えば、マイコン１３が実行する各種プログラムや、利用者が再生する音楽ファイル等が格納される。  
マイコン１４は、メモリ１３に格納されたプログラムを実行することにより、音楽再生装置１０を統括制御する。具体的には、例えば、操作装置１１からの操作結果に基づいて、表示装置１２の表示を更新する。また、利用者が音楽を再生すべく操作装置１１を操作すると、操作結果に基づいて、メモリ１３に格納された音楽ファイルを音声信号出力回路１５に出力する。  
音声信号出力回路１５は、メモリ１３に格納された音楽ファイルに基づいて、音声信号ＲＯＵＴ、ＬＯＵＴを出力する。なお、本実施形態において、音声信号ＲＯＵＴは右側音声信号に相当し、音声信号ＬＯＵＴは左側音声信号に相当する。また、音声信号出力回路１５は、右側音声信号出力回路１００及び左側音声信号出力回路１１０を含んで構成される。
【００１１】
右側音声信号出力回路１００（クロック出力回路）は、図２に示すように、メモリ１３に格納された音楽ファイルに基づいて、音声信号ＲＯＵＴをコンデンサ２１に出力する回路であり、駆動回路１２０、ＮＰＮトランジスタ１２１、ＰＮＰトランジスタ１２２、及びコンデンサ１２３を含んで構成される。
【００１２】
駆動回路１２０は、利用者が指定した音楽ファイルに基づいて、ＮＰＮトランジスタ１２１及びＰＮＰトランジスタ１２２を駆動する。ＮＰＮトランジスタ１２１、ＰＮＰトランジスタ１２２は、駆動回路１２０に駆動されることにより、ＮＰＮトランジスタ１２１のエミッタと、ＰＮＰトランジスタ１２２のエミッタとが接続されたノードの電圧を変化させる。この結果、前述のノードから音声信号ＲＯＵＴが電圧信号として出力されることとなる。このため、例えば、ＮＰＮトランジスタ１２１、ＰＮＰトランジスタ１２２を相補的にスイッチングするような音楽ファイルが再生されると、音声信号ＲＯＵＴは、方形波状となる。また、例えば、一般的な音楽ファイルが再生されると、駆動回路１２０は、ＮＰＮトランジスタ１２１、ＰＮＰトランジスタ１２２の導通状態を変化させるため、音声信号ＲＯＵＴは音声帯域のアナログ信号となる。なお、コンデンサ１２３は、音声信号出力回路１５の発振を防止するための前述のノードとグランドとの間に接続されている。
【００１３】
左側音声信号出力回路１１０（データ出力回路）は、右側音声信号出力回路１００と同様の構成であり、駆動回路１２０、ＮＰＮトランジスタ１２１、ＰＮＰトランジスタ１２２、及びコンデンサ１２３を含んで構成される。このため、左側音声信号出力回路１１０は、右側音声信号出力回路１００と同様に、音楽ファイルに基づいて音声信号ＬＯＵＴをコンデンサ２２に出力する。
【００１４】
つぎに、ＦＭ送信回路２０を構成する各回路の概要を、図１を参照しつつ説明する。ＦＭ送信回路２０（受信装置）は、音声信号増幅回路３０，３１、第１設定回路４０、出力回路４１、端子８０〜８２から構成される。なお、ここでは、音声信号ＲＯＵＴに応じてコンデンサ２１から端子８０に入力される信号を、音声信号ＲＩＮとし、音声信号ＬＯＵＴに応じてコンデンサ２２から端子８１に入力される信号を、音声信号ＬＩＮとする。
【００１５】
音声信号増幅回路３０は、端子８０から入力される音声信号ＲＩＮを、シフトレジスタ５０が保持するデータを更新可能な論理レベルに増幅し、クロック信号ＳＣＬＫとして出力する回路である。
【００１６】
音声信号増幅回路３１は、端子８１から入力される音声信号ＬＩＮを、シフトレジスタ５０が保持するデータを更新可能な論理レベルに増幅し、データＳＤＡとして出力する回路である。なお、詳細は後述するが、本実施形態において、音声信号増幅回路３１は、音声信号ＬＩＮが入力されること以外、音声信号増幅回路３０と同様の構成であることとする。
【００１７】
第１設定回路４０は、クロック信号ＳＣＬＫ及びデータＳＤＡに基づいて、ＦＭ送信回路２０から出力される出力信号ＯＵＴの周波数、レベル等を設定するためのラッチデータＬＤを出力回路４１に出力する回路である。第１設定回路４０は、シフトレジスタ５０、アドレスデコーダ５１、及びラッチ回路５２を含んで構成される。なお、音声信号増幅回路３０，３１と、シフトレジスタ５０とが本発明のデータ受信回路に相当する。
【００１８】
出力回路４１は、端子８０，８１を介して入力される音声信号ＲＩＮ，ＬＩＮに、第１設定回路４０から入力されるラッチデータＬＤに基づいた処理を施す回路である。なお、音声信号ＲＩＮ，ＬＩＮは、例えば、カーステレオ（不図示）にて受信できるよう、変調、増幅等の処理が施され、端子８２に接続されたアンテナ（不図示）から出力信号ＯＵＴとして出力される。出力回路４１は、第２設定回路６０、ステレオ変調回路６１、周波数変調回路６２、及びパワーアンプ６３を含んで構成される。
【００１９】
ここで、ＦＭ送信回路２０を構成する各回路の詳細について説明する。  
音声信号増幅回路３０は、図２に示すように、抵抗２００，２０１、電圧源２１０，２１１、バイアス電流源２１２、ＮＰＮトランジスタ２２０〜２２３、ＰＮＰトランジスタ２３０〜２３３を含んで構成される。
【００２０】
音声信号ＲＯＵＴが一端に入力されるコンデンサ２１の他端は、端子８０を介して抵抗２００の一端と、ＮＰＮトランジスタ２２０のベースとに接続されている。また、抵抗２００の他端には、所定レベルの電圧Ｖ１を生成する電圧源２１０が接続されている。本実施形態ではＮＰＮトランジスタ２２０のベース電流が十分小さくなるよう設計されている。さらに、端子８０に接続されるステレオ変調回路６１の入力インピーダンスは十分高く設計されている。このため、コンデンサ２１から端子８０を介して流れる電流は、抵抗２００及び電圧源２１０に流れることとなる。したがって、コンデンサ２１に入力される音声信号ＲＯＵＴは、直流レベルが電圧Ｖ１にシフトされて、端子８０と抵抗２００の一端とが接続されたノードに生じることとなる。つまり、抵抗２００及び電圧源２１０は、音声信号ＲＯＵＴの直流レベルを電圧Ｖ１にレベルシフトするレベルシフト回路であり、音声信号ＲＩＮは、電圧Ｖ１を中心に変化することとなる。
【００２１】
抵抗２０１の一端はＮＰＮトランジスタ２２１のベースに接続され、抵抗２０１の他端は電圧Ｖ２を生成する電圧源２１１に接続されている。本実施形態ではＮＰＮトランジスタ２２１のベース電流も十分小さくなるよう設計されているため、電圧Ｖ２がＮＰＮトランジスタ２２１のベースに印加される電圧となる。なお、本実施形態における電圧Ｖ２は、電圧Ｖ１よりも低い電圧であることとする。
【００２２】
バイアス電流源２１２、ＮＰＮトランジスタ２２０〜２２３、及びＰＮＰトランジスタ２３０〜２３３はコンパレータを構成する。詳述すると、ＮＰＮトランジスタ２２０のベース電圧がＮＰＮトランジスタ２２１のベース電圧よりも高い場合、ＮＰＮトランジスタ２２０はオンし、ＮＰＮトランジスタ２２１はオフする。このため、ダイオード接続されたＰＮＰトランジスタ２３０には、バイアス電流源２１２の電流Ｉ１が流れることとなる。一方、ダイオード接続されたＰＮＰトランジスタ２３１はオフされる。本実施形態のＰＮＰトランジスタ２３０とＰＮＰトランジスタ２３２とは、サイズ比の等しいカレントミラー回路を構成する。したがって、ＰＮＰトランジスタ２３２は、ダイオード接続されたＮＰＮトランジスタ２２２に電流Ｉ１を供給する。ダイオード接続されたＮＰＮトランジスタ２２２のベース電圧と、ＮＰＮトランジスタ２２３のベース電圧とは共通であるため、ＮＰＮトランジスタ２２３はオンすることとなる。また、ＰＮＰトランジスタ２３１，２３３もＰＮＰトランジスタ２３０，２３２と同様に、サイズ比の等しいカレントミラー回路を構成する。このため、ＰＮＰトランジスタ２３３はＰＮＰトランジスタ２３１と同様にオフする。したがって、ＮＰＮトランジスタ２２３のコレクタと、ＰＮＰトランジスタ２３３のコレクタとが接続されたノードから出力されるクロック信号ＳＣＬＫはＬレベルとなる。
【００２３】
一方、ＮＰＮトランジスタ２２０のベース電圧がＮＰＮトランジスタ２２１のベース電圧より低い場合、ＮＰＮトランジスタ２２０はオフし、ＮＰＮトランジスタ２２１はオンする。このため、ＰＮＰトランジスタ２３０はオフし、ＰＮＰトランジスタ２３１はオンするため電流Ｉ１はＰＮＰトランジスタ２３１に流れることとなる。また、ＰＮＰトランジスタ２３０がオフすると、ＰＮＰトランジスタ２３２もオフするため、結果的にＮＰＮトランジスタ２２２，２２３もオフすることとなる。さらに、ＰＮＰトランジスタ２３１がオンすると、ＰＮＰトランジスタ２３３はオンする。この結果、前述とは逆に、クロック信号ＳＣＬＫはＨレベルとなる。
【００２４】
なお、本実施形態では、電圧Ｖ１は、電圧Ｖ２よりも高いこととしているため、例えば、右側音声信号出力回路１００から音声信号ＲＯＵＴが出力されない場合、若しくは音声信号ＲＯＵＴがＨレベルとなる場合等は、クロック信号ＳＣＬＫはＬレベルとなる。一方、音声信号ＲＯＵＴがＬレベルとなると音声信号ＲＩＮのレベルは低下する。本実施形態では、音声信号ＲＯＵＴがＬレベルとなる場合の音声信号ＲＩＮが、電圧Ｖ２より小さくなるよう電圧Ｖ２が設定されていることとする。このため、音声信号ＲＯＵＴがＬレベルとなると、クロック信号ＳＣＬＫはＨレベルとなる。
【００２５】
音声信号増幅回路３１は、端子８１を介して音声信号ＬＩＮが入力されること以外、音声信号増幅回路３０と同様の構成であり、音声信号増幅回路３０と同様に抵抗２００，２０１、電圧源２１０，２１１、バイアス電流源２１２、ＮＰＮトランジスタ２２０〜２２３、ＰＮＰトランジスタ２３０〜２３３を含んで構成される。したがって、ＮＰＮトランジスタ２２０のベース電圧がＮＰＮトランジスタ２２１のベース電圧よりも高い場合、出力されるデータＳＤＡはＬレベルとなる。一方、ＮＰＮトランジスタ２２０のベース電圧がＮＰＮトランジスタ２２１のベース電圧より低い場合、出力されるデータＳＤＡはＨレベルとなる。また、音声信号増幅回路３１は、音声信号増幅回路３０と同様に、例えば、左側音声信号出力回路１１０から音声信号ＬＯＵＴが出力されない場合、若しくは音声信号ＬＯＵＴがＨレベルとなる場合等は、データＳＤＡはＬレベルとなる。一方、音声信号ＬＯＵＴがＬレベルとなると、データＳＤＡはＨレベルとなる。
【００２６】
このように、本実施形態の音声信号増幅回路３０，３１の各々は、レベルシフトされた音声信号ＲＩＮ１，ＬＩＮ１を反転し、クロック信号ＳＣＬＫ、データＳＤＡとして出力する。
【００２７】
図１に示した第１設定回路４０におけるシフトレジスタ５０は、ｎビットのレジスタからなり、クロック信号ＳＣＬＫの立ち上がり時に、データＳＤＡを順次シフトするとともに、保持する回路である。また、シフトレジスタ５０は、保持されたｎビットのデータのうち、時間的に早く入力されたｎ１ビットのデータをアドレス選択信号ＡＯとしてアドレスデコーダ５１に出力し、時間的に遅く入力されたｎ２ビットのデータを設定データＤＯとしてラッチ回路５２に出力する。  
アドレスデコーダ５１には、ｎ１ビットの所定のアドレスが割り振られていることとし、アドレス選択信号ＡＯが所定のアドレスと一致する場合、ラッチ回路５２が保持するデータを更新するためのデコード信号ＤＥＣを、ラッチ回路５２へ出力する。  
ラッチ回路５２は、デコード信号ＤＥＣが出力された場合、シフトレジスタ５０から出力されるｎ２ビットの設定データＤＯをラッチし、設定データＤＯをラッチデータＬＤとして出力回路４１へ出力する。
【００２８】
出力回路４１における第２設定回路６０は、ラッチ回路５２から入力されるｎ２ビットのラッチデータＬＤのうち、所定のｎ３ビットのデータを第１設定信号ＳＥＴ１としてステレオ変調回路６１に出力し、所定のｎ４ビットのデータを第２設定信号ＳＥＴ２として周波数変調回路６２に出力し、所定のｎ５ビットのデータを第３設定信号ＳＥＴ３としてパワーアンプ６３に出力する回路である。
【００２９】
ステレオ変調回路６１は、音声信号ＲＩＮ，ＬＩＮを、ｎ３ビットの第１設定信号ＳＥＴ１に基づいたレベルとした後、ステレオコンポジット信号ＳＯ生成する回路である。なお、本実施形態のステレオ変調回路６１には、ｎ３ビットの第１設定信号ＳＥＴ１に基づいて、音声信号ＲＩＮ，ＬＩＮのレベルを減衰可能なアッテネータ（不図示）が含まれていることとする。
【００３０】
周波数変調回路６２は、ｎ４ビットの第２設定信号ＳＥＴ２に基づいた周波数の搬送波を生成し、搬送波をステレオ変調回路６１からのステレオコンポジット信号ＳＯで変調する回路である。なお、本実施形態において、ステレオコンポジット信号ＳＯにより変調された搬送波は変調信号ＭＯＤとする。
【００３１】
パワーアンプ６３は、ｎ５ビットの第３設定信号ＳＥＴ３に基づいた増幅率で変調信号ＭＯＤの電力を増幅し、端子８２に接続されたアンテナ（不図示）から出力信号ＯＵＴとして出力する回路である。
【００３２】
なお、本実施形態においては、前述の様に、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３の各々の回路の状態を設定可能な構成としているが、ラッチデータＬＤが更新される度に全ての回路の状態を変更する必要はない。すなわち、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３のうち、１つまたは２つの回路の状態を変更することも可能である。具体的には、例えば、パワーアンプ６３における増幅率のみを変更する場合は、既に保持されているラッチデータＬＤのうち、第１設定信号ＳＥＴに対するｎ３ビットのデータと、第２設定信号ＳＥＴ２に対するｎ４ビットのデータとが変更されず、第３設定信号ＳＥＴ３に対するｎ５ビットのデータのみが変更されたデータが、新たなラッチデータＬＤとして、ラッチ回路５２に更新されれば良い。
【００３３】
＜＜ＦＭ送信回路２０の各種状態が設定される際の通信装置１の動作＞＞
ここで、ＦＭ送信回路２０の各種状態が設定される際の通信装置１の動作について説明する。
【００３４】
なお、以下の本実施形態においては、シフトレジスタ５０は１０ビットとし、シフトレジスタ５０に入力されるデータのうち、時間的に早く入力された４ビットをアドレス選択信号ＡＯ、時間的に遅く入力された６ビットを設定データＤＯであるとして説明する。また、６ビットの設定データＤＯのうち、アドレス選択信号ＡＯに続きシフトレジスタ５０に入力される２ビットをアッテネータ（不図示）の減衰量を設定するためのデータ、つぎの２ビットを搬送波の周波数を設定するためのデータ、最後の２ビットをパワーアンプ６３の増幅率を設定するためのデータとする。
【００３５】
さらに、アドレスデコーダ５１に割り当てられたアドレスを、例えば（１，０，１，０）とし、以下、本実施形態では第１アドレスデータＡＤ１とする。また、アッテネータ（不図示）の所望の減衰量に対するデータを、例えば（１，１）、搬送波の所望の周波数に対するデータを、例えば（１，１）、パワーアンプ６３の所望の増幅率に対するデータを、例えば（１，０）であることとする。したがって、本実施形態において上記の所望のデータが、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３の各々に設定されるためには、第１設定回路４０には、クロック信号ＳＣＬＫの立ち上がり時に、データ（１，０，１，０）とデータ（１，１）、（１，１）、（１，０）とが、順次データＳＤＡとしてシフトレジスタ５０に入力される必要がある。なお、本実施形態では、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３の各回路に所望の設定をするために順次入力されるデータ（１，１）、（１，１）、（１，０）を纏めて、第１データＤ１（１，１，１，１，１，０）とする。
【００３６】
また、前述の様に、音声信号増幅回路３０，３１の各々は、レベルシフトされた音声信号ＲＩＮ１，ＬＩＮ１を反転し、クロック信号ＳＣＬＫ、データＳＤＡとして出力する。したがって、データＳＤＡとして第１アドレスデータＡＤ１及び第１データＤ１がクロック信号ＳＣＬＫの立ち上がり時に音声信号増幅回路３０，３１から出力されるためには、反転したクロック信号ＳＣＬＫの立下り時に、第１アドレスデータＡＤ１及び第１データＤ１の各ビットを反転したデータが音声信号ＬＩＮとして、音声信号増幅回路３１に入力される必要がある。本実施形態では、第１アドレスデータＡＤ１の各ビットを反転したデータ（０，１，０，１）を、第２アドレスデータＡＤ２とし、第１データＤ１の各ビットを反転したデータ（０，０，０，０，０，１）を第２データＤ２とする。
【００３７】
また、本実施形態の音楽再生装置１０には、音声信号ＲＯＵＴとして出力される所定クロック信号の立ち下がりに同期して、第２アドレスデータＡＤ２及び第２データＤ２が音声信号ＬＯＵＴとして出力されるよう、メモリ１３に設定用音楽ファイルが予め格納されていることとする。
【００３８】
まず、利用者は、図１に示す音楽再生装置１０の操作装置１１を操作し、メモリ１３に保存された前述の設定用音楽ファイルを読み出して再生する。その結果、図３に示すように、音声信号出力回路１５の右側音声信号出力回路１００からは、所定クロック信号が音声信号ＲＯＵＴとして出力され、左側音声信号出力回路１１０からは、第２アドレスデータＡＤ２及び第２データＤ２が音声信号ＬＯＵＴとして出力されることとなる。具体的には、時刻Ｔ０に設定用音楽ファイルが再生されると、所定クロック信号が立ち下がる時刻Ｔ１に、第２アドレスデータＡＤ２の１ビット目の“０”が出力され、時刻Ｔ２に、第２アドレスデータＡＤ２の２ビット目の“１”が出力される。そして、以下所定クロック信号の立ち下がる時刻Ｔ３〜Ｔ１０に、第２アドレスデータＡＤ２の３ビット目以降と、６ビットの第２データＤ２とが順次出力される。ここで、音声信号ＬＯＵＴとして出力されるデータの詳細を、図４を参照しつつ説明する。図４は、図３における時刻Ｔ０〜Ｔ２の期間を拡大した図である。図４において、期間ＴＳは、第２アドレスデータＡＤ２の１ビット目のデータのセットアップ期間であり、期間ＴＨは、１ビット目のデータのホールド期間である。したがって、時刻Ｔ１より期間ＴＳだけ早い時刻Ｔ１００に、１ビット目のデータはＬレベルとなる。また、時刻Ｔ１から期間ＴＨだけ経過した時刻Ｔ１１０まで、Ｌレベルは維持される。そして、本実施形態では、１ビット目データのホールド期間が終了し、２ビット目のデータのセットアップが開始されるまでの期間ＴＤにダミーデータが付加される。前述のように、コンデンサ２２から出力される音声信号ＬＩＮは、音声信号ＬＯＵＴの高周波成分に応じて変化する。したがって、例えば、音声信号ＬＯＵＴとして出力されるデータの論理レベルが変化しない場合、音声信号ＬＩＮには前述のデータの論理レベルが反映されず、結果的に音声信号ＬＩＮのレベルは所定の電圧Ｖ１となるよう変化する。本実施形態では、音声信号ＬＯＵＴの論理レベルを期間ＴＤ内に所定回数変化させている。具体的には、音声信号ＬＯＵＴにおけるデータがＬレベルの場合、“１”，“０”，“１”，“０”となるダミーデータが付加され、音声信号ＬＯＵＴにおけるデータがＨレベルの場合、 “０”，“１”，“０”， “１”となるダミーデータが付加される。このため、例えば時刻Ｔ５〜Ｔ９に示すように、音声信号ＬＯＵＴとして出力されるデータの論理レベルが変化しない場合であっても、ビット毎にダミーデータが付加されているため、音声信号ＬＩＮに音声信号ＬＯＵＴの論理レベルを反映させることができる。なお、音声信号ＲＩＮ，ＬＩＮの直流レベルは電圧Ｖ１となるようシフトされ、電圧Ｖ２と比較される。そして、音声信号ＲＩＮ，ＬＩＮのレベルが電圧Ｖ２より高い場合、クロック信号ＳＣＬＫ、データＳＤＡはＬレベルとなり、音声信号ＲＩＮ，ＬＩＮのレベルが電圧Ｖ２より低い場合、クロック信号ＳＣＬＫ、データＳＤＡはＨレベルとなる。このため、時刻Ｔ１〜Ｔ１０におけるクロック信号ＳＣＬＫの立ち上がりに、データＳＤＡとして（１，０，１，０，）と（１，１，１，１，１，０）とが第１設定回路４０におけるシフトレジスタ５���に出力されることとなる。つまり、シフトレジスタ５０には、第１アドレスデータＡＤ１に続き、第１データＤ１が順次入力される。第１アドレスデータＡＤ１は、アドレスデコーダ５１に割り当てられたアドレスと一致するよう設定されているため、第１アドレスデータＡＤ１及び第１データＤ１が全てシフトレジスタ５０に保持されると、アドレスデコーダ５１は、デコード信号ＤＥＣを出力する。また、シフトレジスタ５０は、第１データＤ１を設定データＤＯとしてラッチ回路５２へ出力し、ラッチ回路５２は、デコード信号ＤＥＣが入力されると、ラッチデータＬＤとして第１データＤ１を出力回路４１の第２設定回路６０へ出力することとなる。したがって、第２設定回路６０は、第１データＤ１に基づき、第１設定信号ＳＥＴ１、第２設定信号ＳＥＴ２、第３設定信号ＳＥＴ３を、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３の各々に出力するため、前述の各回路には、所望の状態が設定される。
【００３９】
つぎに利用者は、音楽再生装置１０の操作装置１１を操作することによりメモリ１３に格納された所望の音楽ファイルを選択する。また、所望の音楽ファイルに基づいた音声信号ＲＯＵＴ，ＬＯＵＴが音声信号出力回路１５から出力されるよう、操作装置１１を操作する。この結果、出力回路４１は、音声信号ＲＯＵＴ，ＬＯＵＴに応じたステレオコンポジット信号ＳＯで、所望の周波数の搬送波を変調し、所望のレベルの出力信号ＯＵＴをアンテナ(不図示)へ出力することとなる。すなわち、選択された音楽ファイルは、カーステレオ（不図示）で再生されることとなる。なお、一般に音楽ファイルを再生した際の音声信号ＬＯＵＴに基づくデータＳＤＡが第２アドレスデータＡＤ２と一致し、音楽ファイルを再生した際に出力されるクロック信号ＳＣＬＫに同期してシフトレジスタ５０に入力される可能性は低い。したがって、音楽ファイルが再生されている間に誤ってラッチデータＬＤが更新される可能性は低い。つまり、本実施形態のＦＭ送信回路１０は、設定用音楽ファイルが再生された場合のみ、その設定が変更される。
【００４０】
以上に説明した構成からなる本実施形態の音楽再生装置１０では、設定音楽ファイルが再生されると、右側音声信号出力回路１００は音声信号ＲＯＵＴとして所定クロック信号を出力し、左側音声信号出力回路１１０は音声信号ＬＯＵＴとしてシフトレジスタ５０に記憶させるためのデータを出力する。音声信号ＲＯＵＴ，ＬＯＵＴの各々は、コンデンサ２１，２２の一端に入力されるため、コンデンサ２１，２２の他端からは、音声信号ＲＯＵＴ，ＬＯＵＴの高周波成分に応じた音声信号ＲＩＮ，ＬＩＮが出力される。また、コンデンサ２１，２２の他端は、抵抗２００と電圧源２１０とを介してグランドＧＮＤに接続されている。したがって、例えば、同じ論理レベルのデータが音声信号ＬＯＵＴとして出力され続ける場合、音声信号ＬＩＮには前述のデータの論理レベルが反映されず、音声信号ＬＩＮのレベルは、抵抗２００及び電圧源２１０のインピーダンスに応じた速度で変化することとなる。この結果、音声信号ＬＩＮのレベルに基づいて、シフトレジスタ５０に対するデータＳＤＡを出力する音声信号増幅回路３１が、誤ったデータＳＤＡを出力することがある。本実施形態の左側音声信号出力回路１１０は、シフトレジスタ５０に記憶させるデータのうち、１ビットのデータが出力された後、それに続く１ビットのデータが出力されるまでの期間に、音声信号ＬＯＵＴのレベルを変化させている。このため、例えば、同じ論理レベルが連続するデータに応じた音声信号ＬＯＵＴが出力された場合であっても、音声信号ＬＩＮに音声信号ＬＯＵＴの論理レベルを反映させることができる。この結果、シフトレジスタ５０に誤ったデータを受信させることを防止することが可能である。
【００４１】
また、本実施形態の音楽再生装置１０、またはＦＭ送信回路２０が起動されると、コンデンサ２１，２２に電荷が注入されることがある。コンデンサ２１，２２に注入された電荷は、例えば、音声信号ＲＩＮ，ＬＩＮの直流レベルを電圧Ｖ１から変化させることがある。この場合に、例えば、抵抗２００及び電圧源２１０のインピーダンスが小さいと、コンデンサ２１，２２の電荷が早く放電されるため、短い時間で音声信号ＲＩＮ，ＬＩＮの直流レベルは電圧Ｖ１となる。しかしながら、抵抗２００及び電圧源２１０のインピーダンスが小さいと、音声信号ＲＯＵＴ，ＬＯＵＴの高周波成分に応じて変化する音声信号ＲＩＮ，ＬＩＮのレベルも早く変化することとなるため、音声信号ＬＩＮに音声信号ＬＯＵＴの論理レベルを反映させることが難しくなる。本実施形態の左側音声信号出力回路１１０は、シフトレジスタ５０に記憶させるデータにおいて、１ビットのデータが出力された後、それに続く１ビットのデータが出力されるまでの期間毎に、音声信号ＬＯＵＴのレベルを変化させている。したがって、例えば、シフトレジスタ５０に記憶させるデータのうち、何れか１ビットが出力された後に音声信号ＬＯＵＴのレベルを変化させる場合と比較すると、より確実に音声信号ＬＩＮに音声信号ＬＯＵＴの論理レベルを反映させることができる。
【００４２】
また、本実施形態の左側音声信号出力回路１１０は、シフトレジスタ５０に記憶させるデータにおいて、１ビットのデータが出力された後、それに続く１ビットのデータが出力されるまでの期間に、音声信号ＬＯＵＴの論理レベルを変化させるダミーデータを出力する。このため、例えば、音声信号ＬＯＵＴのレベルを、論理レベルより小さく変化させた場合と比較すると、音声信号ＬＯＵＴの変化量が大きくなるため、確実に音声信号ＬＩＮに音声信号ＬＯＵＴの論理レベルを反映させることができる。
【００４３】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【００４４】
本実施形態においては、音声信号ＲＩＮ，ＬＩＮを音声信号増幅回路３０，３１に入力させることとしたが、これに限られるものではない。つまり、音楽再生装置１０から出力される音声信号ＲＯＵＴ，ＬＯＵＴの論理レベルの振幅が大きい場合、音声信号増幅回路３０，３１を介さずに、音声信号ＲＩＮ，ＬＩＮを直接シフトレジスタ５０に入力させても良い。また、例えば、音声信号ＲＩＮ，ＬＩＮを所定のしきい値を有するインバータに入力させ、インバータの出力をクロック信号ＳＣＬＫ、データＳＤＡとしても良い。さらに、ＦＭ送信回路２０における端子８０，８１の入力インピーダンスが高く、音声信号ＲＩＮ，ＬＩＮの直流レベルが変化しないような場合であっても、同様の効果を得ることができる。
【００４５】
また、本実施形態におけるダミーデータは、音声信号ＬＯＵＴの論理レベルを期間ＴＤ内に所定回数変化させているが、これに限られるものでは無い。例えば、期間ＴＤに、音声信号ＬＯＵＴのレベルを論理レベルの中心に変化させるだけでも、本実施形態と同様の効果を得ることができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施形態である通信装置を示す図である。
【図２】音声信号出力回路１５、音声信号増幅回路３０，３１の一実施形態を示す図である。
【図３】通信装置１の動作を説明するための図である。
【図４】通信装置１の動作を説明するための図である。
【図５】通信装置の構成を示す図である。
【図６】通信装置の動作を説明するための図である。
【符号の説明】
【００４７】
１    通信装置
１０  音楽再生装置
１１  操作装置
１２  表示装置
１３  メモリ
１４  マイコン
１５  音声信号出力回路
２０  ＦＭ送信回路
２１，２２，１２３  コンデンサ
３０，３１  音声信号増幅回路
４０  第１設定回路
４１  出力回路
５０  シフトレジスタ
５１  アドレスデコーダ
５２  ラッチ回路
６０  第２設定回路
６１  ステレオ変調回路
６２  周波数変調回路
６３  パワーアンプ
８０〜８２  端子
１００  右側音声信号出力回路
１１０  左側音声信号出力回路
１２０  駆動回路
１２１、２２０〜２２３   ＮＰＮトランジスタ
１２２、２３０〜２３３  ＰＮＰトランジスタ
２００，２０１  抵抗
２１０，２１１  電圧源
２１２  バイアス電流源
【図１】
2010135916.tif 000003
【図２】
2010135916.tif 000004
【図３】
2010135916.tif 000005
【図４】
2010135916.tif 000006
【図５】
2010135916.tif 000007
【図６】
2010135916.tif 000008