(57)【要約】      （修正有）【課題】周辺領域に容量素子を設けた場合でも、オプティカルブラック画素への迷光を低減する。【解決手段】撮像装置は、撮像領域が、遮光されていない光電変換部を含む有効画素が複数配列された有効領域６０２と、遮光された光電変換部を含むオプティカルブラック画素が複数配列されたオプティカルブラック領域６０３とを含む撮像装置であって、半導体基板と、前記半導体基板の上方に配され、前記オプティカルブラック領域６０３と前記周辺領域とを遮光する遮光層７０９と、前記周辺領域における前記遮光層７０９と前記半導体基板との間に配され、前記有効画素又は前記オプティカルブラック画素から出力された信号を一時的に保持するための第１の容量素子６０５と、前記オプティカルブラック領域６０３における前記遮光層７０９と前記半導体基板との間に前記オプティカルブラック画素の光電変換部を遮光するように配された第２の容量素子１０５とを備える。【選択図】図１
2010135509.tif 000002
【特許請求の範囲】
【請求項１】
撮像領域と前記撮像領域の周辺に配された周辺領域とを有し、前記撮像領域が、遮光されていない光電変換部を含む有効画素が複数配列された有効領域と、前記有効領域に隣接した領域であって遮光された光電変換部を含むオプティカルブラック画素が複数配列されたオプティカルブラック領域とを含む撮像装置であって、
半導体基板と、
前記半導体基板の上方に配され、前記オプティカルブラック領域と前記周辺領域とを遮光する遮光層と、
前記周辺領域における前記遮光層と前記半導体基板との間に配され、前記有効画素又は前記オプティカルブラック画素から出力された信号を一時的に保持するための第１の容量素子と、
前記オプティカルブラック領域における前記遮光層と前記半導体基板との間に前記オプティカルブラック画素の光電変換部を遮光するように配された第２の容量素子と、
を備えたことを特徴とする撮像装置。
【請求項２】
前記第２の容量素子は、前記有効領域と前記オプティカルブラック領域との境界に隣接して配された前記オプティカルブラック画素の光電変換部の上方に配されている
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第２の容量素子は、
前記遮光層の下面に沿った方向へ延びた上部電極と、
前記半導体基板の表面に沿った方向へ延びた下部電極と、
前記上部電極と前記下部電極との間に配された絶縁膜と、
を含む
ことを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記第１の容量素子は、
前記半導体基板からの高さが前記上部電極と同一である他の上部電極と、
前記半導体基板からの高さが前記下部電極と同一である他の下部電極と、
前記半導体基板からの高さが前記絶縁膜と同一である他の絶縁膜と、
を含む
ことを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記オプティカルブラック領域における前記遮光層と前記半導体基板との間に配され、オプティカルブラック画素で蓄積された信号を伝達する配線層をさらに備え、
前記配線層は、前記第２の容量素子の前記下部電極に兼用される
ことを特徴とする請求項３又は４に記載の撮像装置。
【請求項６】
前記絶縁膜は、酸化膜、窒化膜、及び酸窒化膜のいずれかで形成され、
前記上部電極及び前記下部電極は、アルミニウム、アルミニウム合金、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、タングステンシリサイド、及び銅の少なくとも１つで形成されている
ことを特徴とする請求項３から５のいずれか１項に記載の撮像装置。
【請求項７】
請求項１から６のいずれか１項に記載の撮像装置と、
前記撮像装置の撮像面へ像を形成する光学系と、
前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
を備えたことを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、及び撮像システムに関する。
【背景技術】
【０００２】
撮像装置は、近年、ディジタルスチルカメラ、ビデオカムコーダを中心とする２次元画像入力装置として、あるいはファクシミリ、スキャナを中心とする１次元画像読み取り装置として利用され、急速に需要が高まっている。この撮像装置としてＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ:電荷結合素子）型センサやＭＯＳ型センサが用いられている。ＭＯＳ型センサの代表としては、ＣＭＯＳセンサが実用化されている。
【０００３】
特許文献１には、特許文献１の図２に示すように、固体撮像素子１において、画素部１０が、光電変換素子であるフォトダイオード１２、メモリ群１４、及び増幅器１６を有することが記載されている。メモリ群１４は、Ｎ個（Ｎ：整数）の記憶素子であるメモリを含む。各メモリは、光電変換素子から出力された信号電荷をアナログ量として保持・記憶する。メモリ群１４は、Ｎ個のメモリから１以上のメモリから選択的に信号を読み出す。増幅器１６は、メモリ群１４から選択的に読み出された信号を増幅する。特許文献１には、メモリ群１４における各メモリが、特許文献１の図１４に示すように、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）型キャパシタであってもよいことが記載されている。
【特許文献１】特開２００８−４２８２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
撮像装置は、撮像領域と、撮像領域の周辺に配された周辺領域とを有する。この撮像領域は、遮光されていない光電変換部を含む有効画素が複数配列された有効領域と、有効領域に隣接した領域であって遮光された光電変換部を含むオプティカルブラック画素が複数配列されたオプティカルブラック領域とを含むように構成されることがある。
【０００５】
ここで、本発明者は、遮光層とその直下の配線層との間に容量素子としてＭＩＭ素子を配置することを考えた。このＭＩＭ素子は、例えば、周辺回路において、画素から出力された信号を保持するための保持容量として、又は、画素から出力されたノイズ信号と光信号との差分信号を生成するためのクランプ容量として機能する。
【０００６】
この場合、周辺領域において、ＭＩＭ素子を設けない場合に比べて、半導体基板の表面から遮光層までの高さが高くなるので、オプティカルブラック領域でも、半導体基板の表面から遮光層までの高さが高くなる傾向にある。これにより、有効領域とオプティカルブラック領域との境界近傍において、半導体基板の表面と遮光層との間からオプティカルブラック画素への迷光が発生するので、オプティカルブラック画素が正しい黒レベルの基準信号を出力できない。
【０００７】
本発明の目的は、周辺領域における遮光層と半導体基板との間に容量素子を設けた場合でも、オプティカルブラック領域におけるオプティカルブラック画素への迷光を低減することにある。
【課題を解決するための手段】
【０００８】
本発明の第１側面に係る撮像装置は、撮像領域と前記撮像領域の周辺に配された周辺領域とを有し、前記撮像領域が、遮光されていない光電変換部を含む有効画素が複数配列された有効領域と、前記有効領域に隣接した領域であって遮光された光電変換部を含むオプティカルブラック画素が複数配列されたオプティカルブラック領域とを含む撮像装置であって、半導体基板と、前記半導体基板の上方に配され、前記オプティカルブラック領域と前記周辺領域とを遮光する遮光層と、前記周辺領域における前記遮光層と前記半導体基板との間に配され、前記有効画素又は前記オプティカルブラック画素から出力された信号を一時的に保持するための第１の容量素子と、前記オプティカルブラック領域における前記遮光層と前記半導体基板との間に前記オプティカルブラック画素の光電変換部を遮光するように配された第２の容量素子とを備えたことを特徴とする。
【０００９】
本発明の第２側面に係る撮像システムは、本発明の第１側面に係る撮像装置と、前記撮像装置の撮像面へ像を形成する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、周辺領域における遮光層と半導体基板との間に容量素子を設けた場合でも、オプティカルブラック領域におけるオプティカルブラック画素への迷光を低減することができる。
【発明を実施するための最良の形態】
【００１１】
本発明者は、図７〜図９に示す撮像装置６００において、オプティカルブラック画素への迷光が発生することを見出した。以下、具体的に説明する。
【００１２】
撮像装置６００は、図７に示すように、撮像領域６０１と周辺領域６０４とを有する。図７は、撮像装置６００のレイアウト構成を示す平面図である。
【００１３】
撮像領域６０１は、有効領域６０２とオプティカルブラック（Ｏｐｔｉｃａｌ  Ｂｌａｃｋ）領域６０３とを含む。有効領域６０２には、遮光されていない光電変換部を含む有効画素が複数配列されている。オプティカルブラック領域６０３は、有効領域６０２に隣接した領域である。オプティカルブラック領域６０３には、遮光された光電変換部を含むオプティカルブラック画素が複数配列されている。
【００１４】
有効画素又はオプティカルブラック画素は、図８に示すように、光電変換部５０１、転送部５０２、電荷電圧変換部５０３、リセット部５０４、出力部５０６、選択部５０５を含む。図８は、撮像装置６００における画素の回路構成を示す図である。
【００１５】
有効画素における光電変換部５０１は、遮光されておらず、光に応じた電荷（信号）を発生させて蓄積する。オプティカルブラック画素における光電変換部５０１は、遮光されており、黒レベルの基準信号となるべき電荷を蓄積する。
【００１６】
転送部５０２は、光電変換部５０１で発生した電荷を電荷電圧変換部５０３へ転送する。転送部５０２は、例えば、転送トランジスタであり、アクティブレベルの転送制御信号φＴＸがゲートに供給された際にオンすることにより、光電変換部５０１で発生した電荷を電荷電圧変換部５０３へ転送する。
【００１７】
電荷電圧変換部５０３は、転送された電荷を電圧に変換する。電荷電圧変換部５０３は、例えば、フローティングディフュージョンである。
【００１８】
リセット部５０４は、電荷電圧変換部５０３をリセットする。リセット部５０４は、例えば、リセットトランジスタであり、アクティブレベルのリセット制御信号φＲＥＳがゲートに供給された際にオンすることにより、電荷電圧変換部５０３をリセットする。
【００１９】
出力部５０６は、電荷電圧変換部５０３の電圧に応じた信号を垂直出力線５０７へ出力する。出力部５０６は、例えば、増幅トランジスタであり、垂直出力線５０７に接続された定電流源５０８とともにソースフォロワ動作を行うことにより、電荷電圧変換部５０３の電圧に応じた信号を垂直出力線５０７へ出力する。すなわち、出力部５０６は、リセット部５０４により電荷電圧変換部５０３がリセットされた状態で、電荷電圧変換部５０３の電圧に応じたノイズ信号を垂直出力線５０７へ出力する。出力部５０６は、転送部５０２により光電変換部５０１の電荷が電荷電圧変換部５０３へ転送された状態で、電荷電圧変換部５０３の電圧に応じた光信号を垂直出力線５０７へ出力する。
【００２０】
選択部５０５は、画素（有効画素又はオプティカルブラック画素）を選択状態／非選択状態にする。選択部５０５は、例えば、選択トランジスタであり、アクティブレベルの選択制御信号φＳＥＬがゲートに供給された際にオンすることにより、画素を選択状態にする。選択部５０５は、ノンアクティブレベルの選択制御信号φＳＥＬがゲートに供給された際にオフすることにより、画素を非選択状態にする。
【００２１】
周辺領域６０４には、垂直走査回路６２０（図６参照）や水平走査回路（図示せず）や保持回路（図示せず）が配されている。垂直走査回路６２０、水平走査回路や保持回路は、トランジスタ、抵抗素子（図示せず）、容量素子等で構成されている。
【００２２】
垂直走査回路は、撮像領域６０１に配列された複数の画素（有効画素又はオプティカルブラック画素）を垂直方向に走査して、その走査している行の画素に上記のような転送制御信号φＴＸ、リセット制御信号φＲＥＳ、及び選択制御信号φＳＥＬを供給する。
【００２３】
保持回路は、画素から垂直出力線５０７へ出力された信号（ノイズ信号、光信号）を一時的に保持して出力する。保持回路は、ＭＩＭ素子（第１の容量素子）６０５を含む。ＭＩＭ素子６０５は、後述のように、Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ構造をしており容量として機能する素子である。すなわち、ＭＩＭ素子６０５は、有効画素又はオプティカルブラック画素から出力された信号（ノイズ信号又は光信号）を一時的に保持するための保持容量として用いられる。
【００２４】
なお、ＭＩＭ素子６０５は、垂直出力線５０７と列アンプとに接続されたクランプ容量として用いられても良い。
【００２５】
図９は、撮像装置６００の断面構成を示す図である。図９では、撮像装置６００における有効領域６０２、オプティカルブラック領域６０３、及び周辺領域６０４の断面構成が示されている。
【００２６】
撮像装置６００は、半導体基板ＳＢ、遮光層７０９、配線層７０３、層間膜７０４、層間膜７０５、ＭＩＭ素子６０５、プラグ７１０、プラグ７１３、及びパッシベーション膜７１１を備える。
【００２７】
半導体基板ＳＢは、ウエル領域７０１及び光電変換部７０２を含む。有効領域６０２及びオプティカルブラック領域６０３には、半導体基板ＳＢの表面近傍に複数の光電変換部７０２が配列されている。ウエル領域７０１は、複数の光電変換部７０２のそれぞれを囲むように半導体基板ＳＢ内に配されている。半導体基板ＳＢは、例えば、シリコンで形成されている。
【００２８】
遮光層７０９は、オプティカルブラック領域６０３と周辺領域６０４とに配されている。遮光層７０９は、少なくともオプティカルブラック領域６０３を遮光する。遮光層７０９は、配線パターン７０９ａ〜７０９ｃを含む。配線パターン７０９ａは、オプティカルブラック領域６０３を遮光するためのパターンである。配線パターン７０９ｂ及び配線パターン７０９ｃは、所定の信号を伝達するためのパターンである。
【００２９】
配線層７０３は、半導体基板ＳＢと遮光層７０９との間に配されている。配線層７０３は、有効画素又はオプティカルブラック画素の光電変換部５０１で蓄積された信号（電荷）を後段へ伝達するために用いられる。また、例えば、配線層７０３は、電荷電圧変換部５０３の電圧を出力部５０６へ伝達するために用いられる。
【００３０】
層間膜７０４は、半導体基板ＳＢと配線層７０３とを絶縁するように、半導体基板ＳＢと配線層７０３との間に配されている。層間膜７０４は、例えば、酸化シリコンで形成される。
【００３１】
層間膜７０５は、配線層７０３と遮光層７０９とを絶縁するように、配線層７０３と遮光層７０９との間に配されている。層間膜７０５は、例えば、酸化シリコンで形成される。
【００３２】
ＭＩＭ素子６０５は、周辺領域６０４における遮光層７０９と半導体基板ＳＢとの間に配されている。ＭＩＭ素子６０５は、上部電極（他の上部電極）７０８、下部電極（他の下部電極）７０６、及び絶縁膜（他の絶縁膜）７０７を含む。
【００３３】
上部電極７０８は、遮光層７０９の下面７０９ｂ１，７０９ｃ１に沿った方向へ延びている。上部電極７０８は、例えば、アルミニウム、アルミニウム合金、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、タングステンシリサイド、及び銅の少なくとも１つで形成されている。
【００３４】
下部電極７０６は、半導体基板ＳＢの表面ＳＢａにそった方向へ延びている。下部電極７０６は、例えば、アルミニウム、アルミニウム合金、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、タングステンシリサイド、及び銅の少なくとも１つで形成されている。
【００３５】
絶縁膜７０７は、上部電極７０８と下部電極７０６との間に配されている。絶縁膜７０７は、例えば、Ｓｉ、Ｔａ、Ｈｆ、ＡＬのいずれかを主成分とする酸化膜、窒化膜、及び酸窒化膜のいずれかで形成されている。
【００３６】
すなわち、ＭＩＭ素子６０５は、Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ構造をしている。この構造は、容量値の電圧依存性が少ない構造である。
【００３７】
プラグ７１０は、遮光層７０９の配線パターン７０９ｂとＭＩＭ素子６０５の下部電極７０６とを接続する。プラグ７１０は、例えば、Ｗ（タングステン）で形成されている。
【００３８】
プラグ７１３は、遮光層７０９の配線パターン７０９ｃとＭＩＭ素子６０５の上部電極７０８とを接続する。プラグ７１３は、例えば、Ｗ（タングステン）で形成されている。
【００３９】
これにより、例えば、配線パターン７０９ｂ及びプラグ７１０を介してＭＩＭ素子６０５の下部電極７０６へ基準電圧（例えば、グランド電圧）を供給することができる。また、配線パターン７０９ｃ及びプラグ７１３を介してＭＩＭ素子６０５の上部電極７０８へ信号（例えば、ノイズ信号又は光信号）に応じた電荷を蓄積して上部電極７０８がその信号を一時的に保持するようにすることができる。
【００４０】
あるいは、例えば、配線パターン７０９ｃ及びプラグ７１３を介してＭＩＭ素子６０５の上部電極７０８へ基準電圧（例えば、グランド電圧）を供給することができる。また、配線パターン７０９ｂ及びプラグ７１０を介してＭＩＭ素子６０５の下部電極７０６へ信号（例えば、ノイズ信号又は光信号）に応じた電荷を蓄積して下部電極７０６がその信号を一時的に保持するようにすることができる。
【００４１】
ＭＩＭ素子６０５は、配線形成におけるプロセス負荷の影響や、他の配線やデバイス素子からの寄生容量による変動をさけるために、配線層間ではなく、遮光層７０９を形成する前に形成される。素子形成後は、その後形成される層間膜７０５を通してＷプラグ７１０で遮光層７０９と接続されるため、ＭＩＭ素子６０５は、遮光層７０９と直下の配線層７０３との間に形成されることになる。
【００４２】
パッシベーション膜７１１は、遮光層７０９を覆うように配されている。
【００４３】
ここで、遮光層７０９下の層間膜７０５は、少なくともＭＩＭ素子６０５を含むような膜厚に設定せざるを得ないのでＭＩＭ素子６０５が無い場合に比べ厚くなってしまう。このとき、有効領域６０２とオプティカルブラック領域６０３との境界近傍における撮像領域６０１に垂直に入射する光７１２Ａは、遮光層７０９によって遮光される。それに対して、有効領域６０２とオプティカルブラック領域６０３との境界近傍における撮像領域６０１に斜めに入射した光７１２Ｂは、半導体基板ＳＢと遮光層７０９との間からオプティカルブラック画素の光電変換部７０２へ入射してしまう。あるいは、有効領域６０２とオプティカルブラック領域６０３との境界近傍における撮像領域６０１に斜めに入射した光７１２Ｃは、配線層７０３と遮光層７０９とで反射した後にオプティカルブラック画素の光電変換部へ入射してしまう。
【００４４】
このように、周辺領域６０４において、遮光層９０３とその直下の配線層７０３との間にＭＩＭ素子が設けられた場合、ＭＩＭ素子を設けない場合に比べて、半導体基板ＳＢの表面ＳＢａから遮光層７０９までの高さが高くなる。このため、オプティカルブラック領域６０３でも、半導体基板ＳＢの表面ＳＢａから遮光層７０９までの高さが高くなる傾向にある。これにより、有効領域６０２とオプティカルブラック領域６０３との境界近傍において、半導体基板ＳＢと遮光層７０９との間からオプティカルブラック画素への迷光が発生するので、オプティカルブラック画素が正しい黒レベルの基準信号を出力できない。
【００４５】
次に、本発明の第１実施形態に係る撮像装置１００を、図１を用いて説明する。図１は、本発明の第１実施形態に係る撮像装置１００の断面構成を示す図である。以下では、図７〜図９に示す撮像装置６００と異なる部分を中心に説明する。
【００４６】
撮像装置１００は、ＭＩＭ素子（第２の容量素子）１０５を備える。
【００４７】
ＭＩＭ素子１０５は、オプティカルブラック領域６０３における遮光層９０３と半導体基板ＳＢとの間にオプティカルブラック画素の光電変換部を遮光するように配されている。ＭＩＭ素子１０５は、有効領域６０２とオプティカルブラック領域６０３との境界に隣接して配されたオプティカルブラック画素の光電変換部７０２１の上方に配されている。
【００４８】
ＭＩＭ素子１０５は、上部電極２０８、下部電極２０６、及び絶縁膜２０７を含む。
【００４９】
上部電極２０８は、遮光層７０９の下面７０９ａ１に沿った方向へ延びている。上部電極２０８は、ＭＩＭ素子６０５における上部電極７０８と同様な材料で形成されている。上部電極２０８は、例えば、アルミニウム、アルミニウム合金、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、タングステンシリサイド、及び銅の少なくとも１つで形成されている。上部電極２０８の厚さは、ＭＩＭ素子６０５における上部電極７０８の厚さと同様である。
【００５０】
下部電極２０６は、半導体基板ＳＢの表面ＳＢａにそった方向へ延びている。下部電極２０６は、ＭＩＭ素子６０５における下部電極７０６と同様な材料で形成されている。下部電極２０６は、例えば、アルミニウム、アルミニウム合金、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、タングステンシリサイド、及び銅の少なくとも１つで形成されている。下部電極２０６の厚さは、ＭＩＭ素子６０５における下部電極７０６の厚さと同様である。
【００５１】
絶縁膜２０７は、上部電極７０８と下部電極７０６との間に配されている。絶縁膜２０７は、例えば、Ｓｉ、Ｔａ、Ｈｆ、ＡＬのいずれかを主成分とする酸化膜、窒化膜、及び酸窒化膜のいずれかで形成されている。絶縁膜２０７の厚さは、ＭＩＭ素子６０５における絶縁膜７０７の厚さと同様である。
【００５２】
すなわち、ＭＩＭ素子１０５は、Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ構造をしている。
【００５３】
このように、ＭＩＭ素子１０５は、有効領域６０２とオプティカルブラック領域６０３との境界近傍において、半導体基板ＳＢと遮光層７０９との間からオプティカルブラック画素へ向けて入射した光を遮ることができる。これにより、周辺領域６０４において、遮光層９０３とその直下の配線層７０３との間にＭＩＭ素子が設けられたことにより、半導体基板ＳＢの表面ＳＢａから遮光層７０９までの高さが高くなった場合でも、オプティカルブラック画素への迷光を低減できる。すなわち、周辺領域６０４における遮光層７０９と半導体基板ＳＢとの間に容量素子（ＭＩＭ素子）を設けた場合でも、オプティカルブラック領域におけるオプティカルブラック画素への迷光を低減することができる。
【００５４】
また、オプティカルブラック領域６０３に配されるＭＩＭ素子１０５が周辺領域６０４に配されるＭＩＭ素子６０５と同様な構造及び厚さを有している。具体的には、ＭＩＭ素子１０５の上部電極２０８とＭＩＭ素子６０５の上部電極７０８とは、半導体基板ＳＢからの高さが同一である。ＭＩＭ素子１０５の下部電極２０６とＭＩＭ素子６０５の下部電極７０６とは、半導体基板ＳＢからの高さが同一である。ＭＩＭ素子１０５の絶縁膜２０７とＭＩＭ素子６０５の絶縁膜７０７とは、半導体基板ＳＢからの高さが同一である。これにより、本実施形態に係る撮像装置１００は、層間膜７０５の上面を平坦化した際に段差を低減するのに適した構造をしている。
【００５５】
例えば、オプティカルブラック領域６０３に配されるＭＩＭ素子１０５と周辺領域６０４に配されるＭＩＭ素子６０５とは、以下のようなプロセスフローにより形成される。
【００５６】
配線層７０３のパターンを形成した後、配線層７０３上に、層間膜７０５におけるＭＩＭ素子１０５及びＭＩＭ素子６０５と配線層７０３との間の部分となるべき絶縁膜を形成し、必要に応じて、その絶縁膜をＣＭＰなどで平坦化する。その後、その絶縁膜の上に、下部電極７０６，２０６となるべき金属層、絶縁膜７０７，２０７となるべき絶縁層、上部電極７０８，２０８となるべき金属層を、順に、ＰＶＤ法又はＣＶＤ法などにより成膜する。
【００５７】
そして、フォトリソグラフィー及びドライエッチング法などを用いてパターニングを行うことにより、下部電極７０６，２０６、絶縁膜７０７，２０７、上部電極７０８，２０８のそれぞれを形成する。これにより、ＭＩＭ素子１０５がＭＩＭ素子６０５と同様な構造及び厚さを有するようになる。
【００５８】
その後、ＭＩＭ素子６０５及びＭＩＭ素子１０５を覆うように絶縁膜を成膜し、成膜された絶縁膜の上面をＣＭＰなどにより平坦化することにより、層間膜７０５を形成する。このとき、ＭＩＭ素子１０５がＭＩＭ素子６０５と同様な構造及び厚さを有しているので、周辺領域６０４と撮像領域６０１との段差を生じさせずに絶縁膜の上面を平坦化できる。
【００５９】
そして、層間膜７０５の平坦化された上面の上に、遮光層７０９となるべき金属層を成膜し、その後、その金属層をパターニングする。これにより、遮光層７０９を形成する。さらに、層間膜７０５及び遮光層７０９を覆うようにパッシベーション膜７１１を形成する。
【００６０】
以上のように、本実施形態によれば、ＭＩＭ素子を形成するための層間膜７０５があっても、ＰＤにより近い高さで遮光を実現できるため、特に斜め光７１２Ｄのオプティカルブラック領域への迷光成分を遮光できる。これにより、オプティカルブラック画素が黒レベルを安定して出力するようにできる。
【００６１】
さらに、本実施形態によれば、ＰＤにより近い高さで遮光するための遮光膜は、ＭＩＭ素子形成膜をそのまま使用するため、成膜プロセスやパターニングなどの工程を新たに追加する必要もない。また、ＭＩＭ素子の絶縁膜２０７をＣＶＤ方法で形成した場合には、絶縁膜２０７中に含まれる未結合水素が製造過程の熱処理によって拡散し、効率的に、且つ、一様にオプティカルブラック領域６０３に供給される。このため、オプティカルブラック領域６０３の暗電流を低減することが可能となる。
【００６２】
なお、本実施形態では、オプティカルブラック領域６０３に遮光層７０９を従来例と同様に形成しているが、ＭＩＭ素子による遮光性能がスペックを満たせば、オプティカルブラック領域に遮光層７０９を配置しなくともかまわない。
【００６３】
次に、本発明の撮像装置を適用した撮像システムの一例を図２に示す。
【００６４】
撮像システム９０は、図２に示すように、主として、光学系、撮像装置１００及び信号処理部を備える。光学系は、主として、シャッター９１、レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。
【００６５】
シャッター９１は、光路上においてレンズ９２の手前に設けられ、露出を制御する。
【００６６】
レンズ９２は、入射した光を屈折させて、撮像装置１００の撮像面に被写体の像を形成する。
【００６７】
絞り９３は、光路上においてレンズ９２と撮像装置１００との間に設けられ、レンズ９２を通過後に撮像装置１００へ導かれる光の量を調節する。
【００６８】
撮像装置１００は、撮像面（画素配列）に形成された被写体の像を画像信号に変換する。撮像装置１００は、その画像信号を画素配列から読み出して出力する。
【００６９】
撮像信号処理回路９５は、撮像装置１００に接続されており、撮像装置１００から出力された画像信号を処理する。
【００７０】
Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）を画像信号（デジタル信号）へ変換する。
【００７１】
画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。
【００７２】
メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。
【００７３】
外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。
【００７４】
タイミング発生部９８は、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。
【００７５】
全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。
【００７６】
記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。
【００７７】
以上の構成により、撮像装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
【００７８】
次に、本発明の第２実施形態に係る撮像装置１００ｉを、図３を用いて説明する。図３は、本発明の第２実施形態に係る撮像装置１００ｉの断面構成を示す図である。以下では、第１実施形態と異なる部分を中心に説明する。
【００７９】
撮像装置１００ｉは、配線層７０３ｉ、ＭＩＭ素子６０５ｉ、及びＭＩＭ素子１０５ｉを備える。
【００８０】
配線層７０３ｉは、配線パターン（第１の配線パターン）７０３ｉ１、配線パターン７０３ｉ２、及び配線パターン７０３ｉ３を含む。配線パターン７０３ｉ１は、所定の信号を伝達するためのパターンであるとともに、ＭＩＭ素子１０５ｉの下部電極として兼用されている。配線パターン７０３ｉ２は、所定の基準電圧又は信号を伝達するためのパターンであるとともに、ＭＩＭ素子６０５ｉの下部電極として兼用されている。
【００８１】
このように、遮光層７０９と半導体基板ＳＢとの間に配された配線層７０３ｉにおける配線パターンをＭＩＭ素子６０５ｉ及びＭＩＭ素子１０５ｉの下部電極としている。これにより、ＭＩＭ素子６０５ｉ及びＭＩＭ素子１０５ｉの上部電極の半導体基板ＳＢの表面ＳＢａからの高さを低くすることができる。この結果、ＭＩＭ素子１０５ｉは、オプティカルブラック画素の光電変換部にさらに近い高さで遮光を行うことができる。
【００８２】
次に、本発明の第３実施形態に係る撮像装置１００ｊを、図４を用いて説明する。図４は、本発明の第３実施形態に係る撮像装置１００ｊの断面構成を示す図である。以下では、第１実施形態と異なる部分を中心に説明する。
【００８３】
撮像装置１００ｊは、層間膜７０５ｊを備える。層間膜７０５ｊは、有効領域６０２Ａにおいて一部除去され、低背化された部分７０５ｊ１を有する。これにより、有効画素への効率のよい集光が可能となる。
【００８４】
この層間膜７０５ｊは、次のような工程により形成される。
【００８５】
層間膜７０５ｊとなるべき絶縁膜の平坦化された上面の上に遮光層７０９を形成する工程までは、第１実施形態と同様である。
【００８６】
その後、周辺領域６０４及びオプティカルブラック領域６０３における絶縁膜及び遮光層７０９を覆うようにレジストパターンを形成する。そのレジストパターンをマスクとして異方性ドライエッチングを行うことにより、すぐ下の配線層７０３が露出しない条件（エッチング時間等）で、層間膜７０５ｊとなるべき絶縁膜における有効領域６０２Ａの部分を除去する。これにより、有効領域６０２Ａにおける低背化された部分７０５ｊ１が形成される。
【００８７】
そして、レジストパターンを薬液等により剥離して除去した後、層間膜７０５ｊ及び遮光層７０９を覆うようにパッシベーション膜７１１を形成する。
【００８８】
ここで、更に図４においては、オプティカルブラック領域６０３に配されたＭＩＭ素子１０５と遮光層７０９とが有効領域６０２Ａからオプティカルブラック領域６０３にかけて階段状になっている。つまりＭＩＭ素子１０５の上部電極と層間膜７０５ｊと遮光層７０９との端面が、ＭＩＭ素子１０５の下部電極２０６及び絶縁膜２０７の端面よりも有効領域６０２Ａから離れる方向に設けられている。このような構成によれば、有効領域６０２Ａとオプティカルブラック領域６０３との間の段差が緩やかになるため、パッシベーション膜７１１やその後形成されうる平坦化層の膜厚が薄くても容易に平坦化が可能となる。
【００８９】
次に、本発明の第４実施形態に係る撮像装置１００ｋを、図５及び図６を用いて説明する。図５は、本発明の第４実施形態に係る撮像装置１００ｋの断面構成を示す図である。図６は、本発明の第４実施形態に係る撮像装置１００ｋの回路構成を示す図である。
【００９０】
撮像装置１００ｋは、図５に示すように、遮光層７０９ｋ、配線層７０３ｋ、ＭＩＭ素子１０５ｋ、プラグ７１４ｋ、プラグ７１５ｋ、及びプラグ７１６ｋを備える。
【００９１】
遮光層７０９ｋは、配線パターン（第２の配線パターン）７０９ｋ１及び配線パターン７０９ｋ２を含む。配線パターン７０９ｋ１は、オプティカルブラック領域６０３を遮光するためのパターンであるとともに、垂直出力線５０７（図６参照）として兼用されている。配線パターン７０９ｋ２は、ＭＩＭ素子１０５ｋと列アンプＡＭ（図６参照）とを接続するライン６３０の一部として用いられている。
【００９２】
配線層７０３ｋは、配線パターン７０３ｋ１及び配線パターン７０３ｋ２を含む。配線パターン７０３ｋ１は、所定の信号を伝達する。配線パターン７０３ｋ２は、ＭＩＭ素子１０５ｋと列アンプＡＭ（図６参照）とを接続するライン６３０の他の一部として用いられている。配線パターン７０３ｋ２は、プラグ７１６ｋを介して配線パターン７０９ｋ２に接続されている。
【００９３】
ＭＩＭ素子１０５ｋは、オプティカルブラック領域６０３から周辺領域６０４におけるオプティカルブラック領域６０３に隣接した部分まで延在している。ＭＩＭ素子１０５ｋは、垂直出力線５０７に接続されたクランプ容量として用いられる（図６参照）。すなわち、ＭＩＭ素子１０５ｋは、垂直出力線５０７を介して画素（オプティカルブラック画素又は有効画素）からノイズ信号と光信号とを異なるタイミングで受けて列アンプＡＭとともにクランプ動作を行うことによりノイズ信号と光信号との差分信号を生成する。
【００９４】
ＭＩＭ素子１０５ｋは、上部電極２０８ｋ及び下部電極２０６ｋを含む。上部電極２０８ｋは、プラグ７１４ｋを介して配線パターン７０９ｋ１に接続されている。下部電極２０６ｋは、プラグ７１５ｋを介して配線パターン７０９ｋ２に接続されている。
【００９５】
プラグ７１４ｋは、遮光層７０９ｋの配線パターン７０９ｋ１とＭＩＭ素子１０５ｋの上部電極２０８ｋとを接続する。プラグ７１４ｋは、例えば、Ｗ（タングステン）で形成されている。
【００９６】
プラグ７１５ｋは、遮光層７０９ｋの配線パターン７０９ｋ２とＭＩＭ素子１０５ｋの下部電極２０６ｋとを接続する。プラグ７１５ｋは、例えば、Ｗ（タングステン）で形成されている。
【００９７】
プラグ７１６ｋは、遮光層７０９ｋの配線パターン７０９ｋ２と配線層７０３ｋの配線パターン７０３ｋ２とを接続する。プラグ７１６ｋは、例えば、Ｗ（タングステン）で形成されている。
【００９８】
本実施形態によれば、クランプ容量としてのＭＩＭ素子をオプティカルブラック領域から周辺領域におけるオプティカルブラック領域に隣接した領域まで延在させるので、クランプ容量を形成した場合におけるチップ面積の増大を抑制できる。また、大容量のクランプ容量を用いるため、画素から出力された信号を列アンプへ伝達する際における電源やＧＮＤ電位の振られによる微少振幅を有した高周波ノイズが信号に混入することを抑制できる。
【図面の簡単な説明】
【００９９】
【図１】本発明の第１実施形態に係る撮像装置１００の断面構成を示す図。
【図２】第１実施形態に係る撮像装置を適用した撮像システムの構成図。
【図３】本発明の第２実施形態に係る撮像装置１００ｉの断面構成を示す図。
【図４】本発明の第３実施形態に係る撮像装置１００ｊの断面構成を示す図。
【図５】本発明の第４実施形態に係る撮像装置１００ｋの断面構成を示す図。
【図６】本発明の第４実施形態に係る撮像装置１００ｋの回路構成を示す図。
【図７】撮像装置６００のレイアウト構成を示す平面図。
【図８】撮像装置６００における画素の回路構成を示す図。
【図９】撮像装置６００の断面構成を示す図。
【符号の説明】
【０１００】
１００、１００ｉ、１００ｊ、１００ｋ、６００  撮像装置
【図１】
2010135509.tif 000003
【図２】
2010135509.tif 000004
【図３】
2010135509.tif 000005
【図４】
2010135509.tif 000006
【図５】
2010135509.tif 000007
【図６】
2010135509.tif 000008
【図７】
2010135509.tif 000009
【図８】
2010135509.tif 000010
【図９】
2010135509.tif 000011