(57)【要約】【課題】２次高調波注入増幅器で発生する歪を補償するプリディストータにおいて、２次高調波注入増幅器で発生する歪を効果的に補償する。【解決手段】２次高調波注入増幅器で発生する歪を補償するプリディストータ（例えば、メモリレスＰＤ３１ａ）において、振幅値検出手段４１ａ（基本波振幅検出部５１、２次高調波振幅検出部５２、乗算器５３、加算器５４）が入力信号に基づく振幅とその２次高調波信号に基づく振幅を加算した結果の値を検出し、歪補償処理実行手段（歪補償テーブル４２、ＰＤ実行部４３）が振幅値検出手段４１ａにより検出された値に基づいて２次高調波注入増幅器で発生する歪を補償するための処理を実行する。【選択図】  図６
2010183525.tif 000002
【特許請求の範囲】
【請求項１】
２次高調波注入増幅器で発生する歪を補償するプリディストータであって、
入力信号に基づく振幅とその２次高調波信号に基づく振幅を加算した結果の値を検出する振幅値検出手段と、
前記振幅値検出手段により検出された値に基づいて前記２次高調波注入増幅器で発生する歪を補償するための処理を実行する歪補償処理実行手段と、
を備えたことを特徴とするプリディストータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、電力増幅器（ＰＡ：Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ）で発生する非線形歪を補償するプリディストーション技術に関し、特に、２次高調波注入増幅器で発生する歪を補償するプリディストータに関する。
【背景技術】
【０００２】
近年、デジタル移動通信の電力増幅器に対し、高い電力効率を得るための技術開発の要求が加速している。例えば、ドハティ増幅器やＬＩＮＣ（Ｌｉｎｅａｒ  Ａｍｐｌｉｆｉｃａｔｉｏｎ  ｕｓｉｎｇ  Ｎｏｎｌｉｎｅａｒ  Ｃｏｍｐｏｎｅｎｔｓ）など、様々な方式について研究、開発が行われており、これらの方式の一つに２次高調波注入方式がある（例えば、非特許文献１参照。）。
２次高調波注入方式では、増幅器の入力に、振幅と位相を調整した２次高調波を注入することで入力波形処理を行い、スイッチングモードであるＦ級動作の一部を行うことにより、電力効率を高くすることができる。
【０００３】
図１には、２次高調波注入増幅器の構成例を示してある。
本例の２次高調波注入増幅器は、カプラ１と、遅延素子（例えば、遅延線：Ｄｅｌａｙ  ｌｉｎｅ）２と、２次高調波生成部３と、合成器４と、例えば電力増幅器から構成される増幅器（メインアンプ）５を備えている。２次高調波生成部３には、二乗回路１１と、増幅器１２と、可変移相器３と、可変減衰器１４を備えている。
【０００４】
入力信号は周波数ｆ０の無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号であり、基本波と呼ぶ。基本波の一部をカプラ１で分配して、遅延素子２と２次高調波生成部３に入力する。２次高調波生成部３では、入力された信号について、二乗回路１１で２次高調波を発生させる。二乗回路１１からの出力信号は、周波数２ｆ０の信号（２次高調波）となる。次に、この２次高調波を増幅器１２で増幅する。そして、Ｆ級動作が行われるようにするために、この増幅信号について、可変位相器１３で位相を調整し、可変減衰器１４で振幅を調整する。
ここで、二乗回路１１からの出力信号の振幅が十分に大きい場合には、増幅器１２は不要であり備えられなくてよい。また、可変位相器１３と可変減衰器１４とは、これらによりベクトル調整の機能を有しており、構成順序が入れ替わっても、同等の効果を得ることができる。
また、二乗回路１１の代わりに、例えば、２次高調波を発生させるダイオード或いは電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等を使用した構成が用いられてもよい。
【０００５】
遅延素子２では、入力信号（基本波）の遅延時間を調整する。合成器４では、遅延素子２によりタイミング調整された基本波と２次高調波生成部３（可変減衰器１４）からの２次高調波とを合成し、そして、当該合成信号について、メインアンプ５で電力を増幅する。このとき、基本波はメインアンプ（増幅器）５から出力され、２次高調波は反射してＦ級動作されるため、電力効率が向上する。
【０００６】
一方、電力増幅器には高い線形性、すなわち、低非線形歪であることも要求される。バックオフ法は、動作点を下げて線形領域を使用する方法であるが、低い動作点では電力効率が下がってしまうため採用できない。フィードフォワード（Ｆｅｅｄ  Ｆｏｒｗａｒｄ）方式は、高い線形性を得ることができるが、誤差増幅器を備える必要があり、消費電力が増加してしまう。プリディストーション（ＰＤ：Ｐｒｅ−Ｄｉｓｔｏｒｔｉｏｎ）方式は、増幅器の入力信号に予め非線形特性の逆特性を与えておくことで、非線形特性を補償する方式であり、特に、デジタル信号処理によってＰＤ方式を実現するＤＰＤ（Ｄｉｇｉｔａｌ  ＰＤ）方式は、電力をほとんど消費しないため、現在の主流となっている。
【０００７】
図２には、ＤＰＤ付き電力増幅器の構成例を示してある。
本例のＤＰＤ付き電力増幅器は、デジタルプリディストーション（ＤＰＤ）部２１と、Ｄ／Ａ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ）変換器２２と、アップコンバータ２３と、電力増幅器（ＰＡ）２４と、方向性結合器２５と、ダウンコンバータ２６と、Ａ／Ｄ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ）変換器２７と、制御部２８を備えている。
【０００８】
ＤＰＤ部２１は、電力増幅器２４よりも前段であるデジタル部に配置され、入力信号にプリディストーション処理を行い、Ｄ／Ａ変換器２２へ出力する。Ｄ／Ａ変換器２２は、デジタル信号であるＤＰＤ部２１からの出力信号をアナログ信号へ変換して出力する。アップコンバータ２３は、Ｄ／Ａ変換器２２からの出力信号を無線周波数の信号へ変換して出力する。電力増幅器２４は、アップコンバータ２３からの出力信号について電力増幅を行って出力する。このとき、電力増幅器２４では非線形歪が発生するが、ＤＰＤ部２１で予め信号に非線形特性の逆特性を与えているため、電力増幅器２４からの出力信号は歪が補償された信号となる。
【０００９】
電力増幅器２４からの出力信号の一部は方向性結合器２５で分配されて、ダウンコンバータ２６で周波数変換され、Ａ／Ｄ変換器２７でデジタル信号へ変換され、制御部２８に入力（フィードバック）される。制御部２８は、例えば、Ａ／Ｄ変換器２７からの信号（フィードバック信号）の歪電力測定や、入力信号とフィードバック信号との波形比較（この場合には、入力信号を制御部２８に入力する構成とする）を行って、ＤＰＤ部２１に対して非線形特性の逆特性を更新し、これにより、温度変化や経年変化などに追従して、常に良好な線形性が得られるようにＤＰＤ部２１を制御することを行う。
【００１０】
図３には、メモリレスＤＰＤの構成例を示してある。
本例のメモリレスＤＰＤは、メモリレスプリディストータ（メモリレスＰＤ）３１の処理部として、エンベロープ検出部４１と、メモリなどで構成され例えばＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）として構成される歪補償テーブル４２と、ＰＤ実行部４３を備えている。
ここで、メモリレスＰＤとは、メモリ効果を含まないＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換を補償する、一般的なＰＤ方式を用いるものである。メモリレスＰＤ３１の入力信号はＩ相、Ｑ相のデジタル信号であり、ベースバンド信号である。
【００１１】
入力信号はエンベロープ検出器４１で振幅が計算（検出）され、その結果が歪補償テーブル４２に入力される。歪補償テーブル４２では、エンベロープ検出器４１で計算される振幅を参照引数として出力値が対応付けられており、当該振幅に対応した出力値が出力される。具体的には、歪補償テーブル４２には、補償対象となる増幅器の非線形特性の逆特性の情報が格納されており、一般的に、入力信号の振幅を指標とするＡＭ−ＡＭ特性（振幅）、ＡＭ−ＰＭ特性（位相）に関する情報が格納されている。ＰＤ実行部４３は、複素乗算器などで構成され、歪補償テーブル４２の参照結果（出力値）に従って、入力信号の振幅、位相を補償する。
【００１２】
また、図示を省略するが、ＰＤ実行部４３からの出力信号はＤ／Ａ変換器でアナログ信号へ変換され、アップコンバータで無線周波数の信号へ変換される。ＰＤ方式で予め非線形特性の逆特性を与えられた信号では、増幅器で増幅される際に、増幅器で発生する歪と逆特性で与えられた歪とが相殺されるため、増幅器からの出力信号は歪が補償された信号となる。一般的には、更に、フィードバック部を備え、増幅器からの出力信号の一部をフィードバックして、歪補償テーブル４２を更新することにより、温度変化及び経年変化などに適応することによって歪補償性能を維持する。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】国際公開第２００６／０８７８６４号パンフレット
【特許文献２】特開２００４−０７２３３１号公報
【非特許文献】
【００１４】
【非特許文献１】「２次高調波注入を用いたＧａＮ  ＰＡの高効率化」、川鍋  他、２００８年電子情報通信学会総合大会、Ｃ−２−３６、２００８年
【発明の概要】
【発明が解決しようとする課題】
【００１５】
上述のように、高い電力効率と低非線形歪を達成するために、その両面から検討が行われ、技術が進歩している。
しかしながら、電力効率が良い２次高調波注入方式を用いたＰＡの非線形歪に対して、従来のＤＰＤ方式では十分な歪補償性能が得られないという問題があった。具体的には、このようなＰＡの入力信号は基本波にアナログ部で２次高調波が加えられた信号であることから、２次高調波の振幅を含んだＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換が生じるが、ＤＰＤを実現するデジタル部では、基本波のみの信号を処理し、２次高調波の影響によって発生する歪を補償することができないため、このような問題が起きる。
【００１６】
本発明は、このような従来の事情に鑑み為されたもので、２次高調波注入増幅器で発生する歪を効果的に補償することができるプリディストータを提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本発明では、２次高調波注入増幅器で発生する歪を補償するプリディストータにおいて、次のような構成とした。
すなわち、振幅値検出手段が、入力信号に基づく振幅とその２次高調波信号（当該入力信号の２次高調波信号）に基づく振幅を加算した結果の値を検出する。歪補償処理実行手段が、前記振幅値検出手段により検出された値に基づいて、前記２次高調波注入増幅器で発生する歪を補償するための処理を実行する。
従って、プリディストーション方式により、２次高調波注入増幅器で発生する歪を効果的に補償することができる。
【００１８】
ここで、歪補償の対象となる２次高調波注入増幅器としては、種々なものが用いられてもよい。なお、歪補償の対象となる２次高調波注入増幅器は、プリディストータの後段（他の回路を介してもよい）に配置される。
また、プリディストータとしては、種々なものが用いられてもよく、例えば、増幅器で発生するＡＭ−ＡＭ特性（振幅）やＡＭ−ＰＭ特性（位相）の歪を補償するものや、増幅器で発生するメモリ効果の歪を補償するものや、或いは、これら両方の歪を補償するものを用いることができる。
また、増幅器で発生する歪を補償するための処理としては、種々な処理が用いられてもよく、一例として、振幅値検出手段により検出された値に対応した信号値又は当該信号値から得られる値を用いて入力信号に所定の演算（例えば、乗算や加算など）を施すような処理を用いることができる。
【００１９】
一構成例として、本発明に係るプリディストータでは、次のような構成とした。
すなわち、前記振幅値検出手段は、前記２次高調波信号の振幅を前記２次高調波注入増幅器（そのメインの増幅器）で増幅される基本波と２次高調波の振幅比に基づいて調整する振幅調整手段を有しており、
前記入力信号に基づく振幅として、前記入力信号の振幅が用いられ、
前記２次高調波信号に基づく振幅として、前記振幅調整手段により調整された振幅が用いられる。
従って、振幅調整手段により、更に、効果的な歪補償を行うことができる。
【発明の効果】
【００２０】
以上説明したように、本発明に係るプリディストータによると、入力信号の振幅及びその２次高調波信号の振幅を考慮した歪補償を行うことにより、２次高調波注入増幅器で発生する歪を効果的に補償することができる。
【図面の簡単な説明】
【００２１】
【図１】２次高調波注入増幅器の構成例を示す図である。
【図２】ＤＰＤ付き電力増幅器の構成例を示す図である。
【図３】メモリレスＤＰＤの構成例を示す図である。
【図４】本発明の第１実施例に係る振幅検出部の構成例を示す図である。
【図５】本発明の第２実施例に係る振幅検出部の構成例を示す図である。
【図６】本発明の第３実施例に係るメモリレスプリディストータ（メモリレスＰＤ）の構成例を示す図である。
【図７】本発明の第４実施例に係るメモリプリディストータ（メモリＰＤ）の構成例を示す図である。
【図８】本発明の第５実施例に係るメモリレスＰＤとメモリＰＤが直列に配列されたプリディストータの構成例を示す図である。
【図９】本発明の第６実施例に係るメモリレスＰＤとメモリＰＤが並列に配列されたプリディストータの構成例を示す図である。
【図１０】（ａ）はＦ級増幅器の一例を示す図であり、（ｂ）はＦ級増幅器の他の一例を示す図であり、（ｃ）はＦ級増幅器における電圧及び電流の理論上の波形の一例を示す図である。
【図１１】ドハティ増幅器を使用した高周波電力増幅器の構成例を示す図である。
【図１２】ドハティ増幅器を使用した高周波電力増幅器の他の構成例を示す図である。
【発明を実施するための形態】
【００２２】
本発明に係る実施例を図面を参照して説明する。
本実施例に係るプリディストータは、２次高調波注入増幅器を対象としたものであり、プリディストータで参照する入力側信号の振幅値として、入力信号の振幅とその２次高調波信号の振幅を加算した値を用いる。また、更なる構成例として、前記した加算される２次高調波信号の振幅値を、メインアンプ（メイン増幅器）で増幅される基本波と２次高調波の振幅比αに従って適切に調整する。
ここで、本実施例に係るプリディストータは、種々な２次高調波注入増幅器に適用することができ、例えば、図１や図１１や図１２に示されるものなどに適用することが可能である。
【００２３】
本実施例に係るプリディストータでは、入力信号の振幅と前記入力信号の２次高調波の振幅とを加えた値を元にして、プリディストーションで調整する振幅及び位相の量を決定する。
また、本実施例に係るプリディストータでは、２次高調波の振幅を調整する機能を備える。
【００２４】
本実施例では、例えば、電力増幅器に２次高調波が入力されることを考慮した振幅検出部（エンベロープ検出部）を有するＤＰＤを提供する。また、２次高調波を含んだ振幅で歪補償テーブルを参照することによって実現する。また、電力増幅器の特性や整合回路によって、基本波と２次高調波のゲインが異なる場合においてもＤＰＤの性能を維持するために、２次高調波の振幅を調整する機能を有する。
【実施例１】
【００２５】
本発明の第１実施例を説明する。
本例では、本発明の一実施例に係るプリディストータの振幅検出部の一構成例を示す。
図４には、振幅検出部の構成例を示してある。
本例の振幅検出部は、基本波振幅検出部５１と、２次高調波振幅検出部５２と、乗算器５３と、加算器５４を備えている。
【００２６】
基本波振幅検出部５１は、（式１）により、基本波の振幅Ａ１を計算する。（式１）において、ｓｑｒｔは、平方根（ルート：√）を表している。また、Ｉは入力信号のＩ成分を表しており、Ｑは入力信号のＱ成分を表している。
（数１）
Ａ１＝ｓｑｒｔ（Ｉ２＋Ｑ２）    ・・（式１）
【００２７】
２次高調波振幅検出部５２は、（式２）により、２次高調波の振幅Ａ２を計算する。
（数２）
Ａ２＝Ｉ２＋Ｑ２    ・・（式２）
【００２８】
乗算器５３は、２次高調波振幅検出部５２により計算された２次高調波の振幅に、基本波と２次高調波との振幅調整比αを乗算する。この乗算結果Ａ３は（式３）により示される。
（数３）
Ａ３＝α・（Ｉ２＋Ｑ２）    ・・（式３）
【００２９】
ここで、振幅調整比αは、メインアンプ（例えば、図１に示されるメインアンプ５）で増幅される信号の基本波と２次高調波の振幅比であり、非線形歪の発生（ＡＭ／ＡＭ特性、ＡＭ／ＰＭ特性、など）に寄与する振幅の比率である。この振幅比率（振幅調整比）αは、電力増幅素子によって、また、メインアンプへ入力される基本波と２次高調波との振幅比率によって、異なる値となるため、メインアンプでＦ級動作が良好に行われるように調整する。
一例として、振幅調整比αは、予めＰＤなどのメモリに設定されて記憶される、他の一例として、振幅調整比αが自動又は手動により変更することが可能な構成が用いられてもよい。
【００３０】
加算器５４は、基本波の振幅と振幅調整した２次高調波の振幅を加算する。加算器５４からの出力信号Ａ４は（式４）により示される。
（数４）
Ａ４＝ｓｑｒｔ（Ｉ２＋Ｑ２）＋α・（Ｉ２＋Ｑ２）    ・・（式４）
【００３１】
この加算された値Ａ４によって歪補償テーブル（例えば、ルックアップテーブル：ＬＵＴ）を参照することにより、２次高調波が入力されることによって生じる非線形性を補償することができる。
【００３２】
以上のように、本例のプリディストータでは、一例として、振幅調整を行わない（乗算器５３を備えない場合の）振幅調整部として、入力信号の振幅を計算する基本波振幅検出部５１と、入力信号の２次高調波の振幅を計算する２次高調波振幅検出部５２と、基本波振幅検出部５１の出力と２次高調波振幅検出部５２の出力とを加算する加算器５４を備えた。
また、本例のプリディストータでは、他の一例として、振幅調整を行う振幅調整部として、入力信号の振幅を計算する基本波振幅検出部５１と、入力信号の２次高調波の振幅を計算する２次高調波振幅検出部５２と、２次高調波振幅検出部５２の出力の振幅を調整するための乗算器５３と、基本波振幅検出部５１の出力と乗算器５３の出力とを加算する加算器５４を備えた。
従って、本例のプリディストータでは、２次高調波注入ＰＡの非線形歪の歪補償性能を向上することができ、これにより、電力増幅器の高い電力効率と低非線形歪を達成することができる。
【実施例２】
【００３３】
本発明の第２実施例を説明する。
本例では、本発明の一実施例に係るプリディストータの振幅検出部の一構成例を示す。
図５には、振幅検出部の構成例を示してある。
本例の振幅検出部は、２次高調波振幅検出部６１と、平方根計算部６２と、乗算器６３と、加算器６４を備えている。
【００３４】
２次高調波振幅検出部６１は、（式５）により、２次高調波の振幅Ａ５を計算する。ここで、Ｉは入力信号のＩ成分を表しており、Ｑは入力信号のＱ成分を表している。
（数５）
Ａ５＝Ｉ２＋Ｑ２    ・・（式５）
【００３５】
平方根計算部６２は、（式６）により、２次高調波振幅Ａ５の平方根をとり、基本波の振幅Ａ６を計算する。（式６）において、ｓｑｒｔは、平方根（ルート：√）を表している。
（数６）
Ａ６＝ｓｑｒｔ（Ｉ２＋Ｑ２）    ・・（式６）
【００３６】
乗算器６３は、２次高調波振幅検出部６１により計算された２次高調波の振幅に、基本波と２次高調波との振幅調整比αを乗算する。この乗算結果Ａ７は（式７）により示される。
（数７）
Ａ７＝α・（Ｉ２＋Ｑ２）    ・・（式７）
【００３７】
加算器６４は、基本波の振幅と振幅調整した２次高調波の振幅を加算する。加算器６４からの出力信号Ａ８は（式８）により示される。
（数８）
Ａ８＝ｓｑｒｔ（Ｉ２＋Ｑ２）＋α・（Ｉ２＋Ｑ２）    ・・（式８）
【００３８】
この加算された値Ａ８によって歪補償テーブル（例えば、ルックアップテーブル：ＬＵＴ）を参照することにより、２次高調波が入力されることによって生じる非線形性を補償することができる。
ここで、図４に示される振幅検出部と、図５に示される振幅検出部は、結果としては、同じ機能を有している。なお、振幅検出部としては、図４や図５に示されるもの以外に、他の方法によって実現しても良く、例えば、振幅検出部が基本波の振幅に振幅調整した２次高調波の振幅を加算した値を出力する機能を有するものは、本願の技術思想に含まれる。
【００３９】
以上のように、本例のプリディストータでは、一例として、振幅調整を行わない（乗算器６３を備えない場合の）振幅調整部として、入力信号の２次高調波の振幅を計算する２次高調波振幅検出部６１と、２次高調波振幅検出部６１の出力の平方根を計算する平方根計算部６２と、２次高調波振幅検出部６１の出力と平方根計算部の出力とを加算する加算器６４を備えた。
また、本例のプリディストータでは、他の一例として、振幅調整を行う振幅調整部として、入力信号の２次高調波の振幅を計算する２次高調波振幅検出部６１と、２次高調波振幅検出部６１の出力の平方根を計算する平方根計算部６２と、２次高調波振幅検出部６１の出力の振幅を調整するための乗算器６３と、乗算器６３の出力と平方根計算部６２の出力とを加算する加算器６４を備えた。
従って、本例のプリディストータでは、２次高調波注入ＰＡの非線形歪の歪補償性能を向上することができ、これにより、電力増幅器の高い電力効率と低非線形歪を達成することができる。
【実施例３】
【００４０】
本発明の第３実施例を説明する。
図６には、本発明の一実施例に係るメモリレスプリディストータ（メモリレスＰＤ）３１ａの構成例を示してある。なお、本例のメモリレスＰＤ３１ａは、ＤＰＤからなる。
ここで、本例のメモリレスＰＤ３１ａの構成は一例であり、これに限られず、種々なメモリレスＰＤに適用されてもよい。
【００４１】
本例のメモリレスＰＤ３１ａは、全体的には図３に示されるものと同様な構成を有しており、エンベロープ検出部４１ａと、歪補償テーブル４２と、ＰＤ実行部４３（例えば、複素乗算器）を備えている。本例では、エンベロープ検出部４１ａとしては、図４に示される振幅検出部と同一のものが用いられている。
【００４２】
本例では、図４に示される構成を有するエンベロープ検出部４１ａにより検出された振幅を、歪補償テーブル４２の参照引数とする。なお、入力信号は、Ｉ成分及びＱ成分からなる。
ＰＤ実行部４３は、入力信号と歪補償テーブル４２からの出力信号とを乗算して、その結果を、メモリレスのプリディストーション後の信号として出力する。
従って、本例のメモリレスＰＤ３１ａでは、２次高調波注入増幅器の歪補償性能を向上することができる。
ここで、他の構成例として、エンベロープ検出部として、図５に示されるものを用いた構成においても、同等な機能を実現することができる。
【００４３】
以上のように、本例のメモリレスＰＤ３１ａでは、図４や図５に示されるようなエンベロープ検出部（振幅検出部）からの出力信号を参照引数として、参照したメモリに記憶されているデータを出力する歪補償テーブル４２と、入力信号と歪補償テーブル４２からの出力を乗算するＰＤ実行部４３を備えた。
【００４４】
なお、本例のメモリレスＰＤ３１ａ（プリディストータの一例）では、基本波振幅検出部５１、２次高調波振幅検出部５２、振幅調整手段を構成する乗算器５３、加算器５４からなるエンベロープ検出部（振幅検出部）４１ａにより振幅値検出手段が構成されており、歪補償テーブル４２やＰＤ実行部４３により歪補償処理実行手段が構成されている。
また、図５に示される構成が振幅値検出手段として用いられる場合には、乗算器６３により振幅調整手段が構成される。
【実施例４】
【００４５】
本発明の第４実施例を説明する。
図７には、本発明の一実施例に係るメモリ効果を補償するメモリプリディストータ（メモリＰＤ）７１の構成例及び加算器７２を示してある。なお、本例のメモリＰＤ７１は、ＤＰＤからなる。
ここで、本例のメモリＰＤ７１の構成は、例えば、特許文献１に記載された一例であり、これに限られず、種々なメモリＰＤに適用されてもよい。
【００４６】
本例のメモリＰＤ７１は、エンベロープ検出部８１と、メモリなどで構成される歪補償テーブル（例えば、ＬＵＴ）８２と、１サンプル分の遅延部８３と、加算器８４と、乗算器８５を備えている。本例では、エンベロープ検出部８１としては、図４に示される振幅検出部と同一のものが用いられている。
【００４７】
エンベロープ検出部８１は、Ｉ成分及びＱ成分からなる入力信号について、２次高調波を考慮した振幅を計算し、その結果を歪補償テーブル８２へ出力する。
歪補償テーブル８２では、エンベロープ検出器８１で計算される振幅が参照引数とされて、メモリ効果を補償するための出力値が対応付けられており、当該振幅に対応した出力値が出力される。
【００４８】
遅延部８３は、歪補償テーブル８２からの出力信号を１サンプル周期遅延させて、加算器８４へ出力する。
加算器８４は、歪補償テーブル８２からの出力信号から、遅延部８３からの１サンプル周期遅延した信号を減算して、その結果を乗算器８５へ出力する。
乗算器８５は、入力信号と加算器８４からの出力信号とを乗算して、その結果を加算器７２へ出力する。
加算器７２は、入力信号と乗算器８５からの出力信号とを加算して、その結果を、メモリ効果に関するプリディストーション後の信号として出力する。
【００４９】
従って、本例のメモリＰＤ７１では、２次高調波注入増幅器のメモリ効果によって発生する非線形歪を効果的に補償することができる。
ここで、他の構成例として、エンベロープ検出部として、図５に示されるものを用いた構成においても、同等な機能を実現することができる。
【００５０】
以上のように、本例のメモリＰＤ７１では、図４や図５に示されるようなエンベロープ検出部（振幅検出部）からの出力信号を参照引数として、参照したメモリに記憶されているデータを出力する歪補償テーブル８２と、歪補償テーブル８２からの出力を遅延させる遅延部８３と、歪補償テーブル８２からの出力信号から遅延部８３からの出力信号を減算する加算器（減算器でもよい）８４と、入力信号と加算器８４からの出力信号とを乗算する乗算器（複素乗算器）８５を備え、更に、メモリＰＤ７１からの出力を入力信号に反映させるための処理部として、入力信号と乗算器８５からの出力信号とを加算する加算器７２を備えた。
【００５１】
なお、本例のメモリＰＤ７１（プリディストータの一例）では、基本波振幅検出部５１、２次高調波振幅検出部５２、振幅調整手段を構成する乗算器５３、加算器５４からなるエンベロープ検出部（振幅検出部）８１により振幅値検出手段が構成されており、歪補償テーブル８２や遅延部８３や加算器８４や乗算器８５（なお、更に、加算器７２の機能がプリディストータに含められてもよい）により歪補償処理実行手段が構成されている。
【実施例５】
【００５２】
本発明の第５実施例を説明する。
図８には、本発明の一実施例に係るメモリレスＰＤとメモリＰＤが直列に配列されたプリディストータの構成例を示してある。
本例のプリディストータは、例えば、図６に示されるものと同様なメモリレスＰＤ３１ａと、図７に示されるものと同様なメモリＰＤ７１及び加算器７２を備えている。
【００５３】
メモリレスＰＤ３１ａは、Ｉ成分及びＱ成分からなる入力信号について、歪補償対象となる後段の２次高調波注入増幅器（図示せず）に関するＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換を補償するための処理を行い、当該処理後の信号をメモリＰＤ７１及び加算器７２へ出力する。
メモリＰＤ７１は、メモリレスＰＤ３１ａからの入力信号について、歪補償対象となる後段の２次高調波注入増幅器（図示せず）に関するメモリ効果を補償するための処理を行い、当該処理後の信号を加算器７２へ出力する。
加算器７２は、メモリレスＰＤ３１ａからの信号とメモリＰＤ７１からの信号を加算して、その結果を出力する。この出力信号は、例えば、Ｄ／Ａ変換器やアップコンバータを介して、歪補償対象となる後段の２次高調波注入増幅器に入力されて増幅される。
【００５４】
従って、本例のプリディストータでは、ＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換とメモリ効果を補償することができる。例えば、メモリレスＰＤ３１ａの歪補償テーブルの値やメモリＰＤ７１の歪補償テーブルの値を適切に学習させることにより、非線形歪を効果的に補償することができる。
【実施例６】
【００５５】
本発明の第６実施例を説明する。
図９には、本発明の一実施例に係るメモリレスＰＤとメモリＰＤが並列に配列されたプリディストータの構成例を示してある。
本例のプリディストータは、例えば、図６に示されるものと同様なメモリレスＰＤ３１ａと、図７に示されるものと同様な構成を有するメモリＰＤ７１ａ及び加算器７２を備えている。
【００５６】
メモリレスＰＤ３１ａは、Ｉ成分及びＱ成分からなる入力信号について、歪補償対象となる後段の２次高調波注入増幅器（図示せず）に関するＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換を補償するための処理を行い、当該処理後の信号を加算器７２へ出力する。
メモリＰＤ７１ａは、入力信号について、歪補償対象となる後段の２次高調波注入増幅器（図示せず）に関するメモリ効果を補償するための処理を行い、当該処理後の信号を加算器７２へ出力する。
加算器７２は、メモリレスＰＤ３１ａからの信号とメモリＰＤ７１ａからの信号を加算して、その結果を出力する。この出力信号は、例えば、Ｄ／Ａ変換器やアップコンバータを介して、歪補償対象となる後段の２次高調波注入増幅器に入力されて増幅される。
【００５７】
従って、本例のプリディストータでは、ＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換とメモリ効果を補償することができる。例えば、メモリレスＰＤ３１ａの歪補償テーブルの値やメモリＰＤ７１ａの歪補償テーブルの値を適切に学習させることにより、非線形歪を効果的に補償することができる。
【００５８】
ここで、以上の実施例では、歪補償テーブル（例えば、ＬＵＴ）を用いるＤＰＤの例を示したが、例えば、その代わりに、デジタル回路により計算する構成が用いられてもよい。
また、メモリレスＤＰＤやメモリＤＰＤとしては、他の種々な構成（例えば、公知の種々な構成）が用いられてもよい。
また、以上の実施例に係る処理は、例えば、ソフトウエアを用いて実現されてもよい。
【００５９】
（以下、２次高調波注入増幅器の説明）
以下で、２次高調波注入増幅器について説明する。
まず、図１０（ａ）、（ｂ）、（ｃ）を参照して、Ｆ級増幅器について説明する。
図１０（ａ）には、Ｆ級増幅器の構成例を示してある。
本例のＦ級増幅器は、入力端子１０１と、出力端子１０２と、入力整合回路１０３と、電界効果トランジスタ（ＦＥＴ）１０４と、出力整合回路１０５と、高調波反射回路１０６から構成されている。
【００６０】
入力整合回路１０３は、インピーダンス変換回路であり、入力信号について、ＦＥＴ１０４の入力インピーダンスと特性インピーダンスＺ０とのインピーダンス整合を実現する。出力整合回路１０５は、インピーダンス変換回路であり、基本波周波数ｆ０について、ＦＥＴ１０４の出力インピーダンスと特性インピーダンスＺ０とのインピーダンス整合を実現する。
【００６１】
ＦＥＴ１０４は、入力信号を増幅して出力する能動素子であり、ゲート端子に入力信号が印加され、ソース端子は接地されている。ここで、能動素子としては、例えば、ＦＥＴの代わりにバイポーラトランジスタや電子管が用いられてもよい。
高調波反射回路１０６は、ＦＥＴ１０４のドレイン端子に接続されており、基本波周波数及び奇数次高調波周波数に対して開放し、偶数次高調波周波数に対して短絡となるインピーダンス特性を有している。これにより、ＦＥＴ１０４の出力端子（ドレイン端子）における負荷のインピーダンス周波数特性は、基本波周波数で整合となり、偶数次高調波周波数で短絡となり、奇数次高調波周波数で開放となる。
【００６２】
入力信号は、入力端子１０１から入力整合回路１０３を介してＦＥＴ１０４のゲート端子に入力される。ＦＥＴ１０４で増幅された信号は、ドレイン端子から出力整合回路１０５を介して出力端子１０２から出力される。ＦＥＴ１０４で発生した奇数次高調波は、高調波反射回路１０６で反射されてＦＥＴ１０４に入力されて、更に増幅される。
【００６３】
図１０（ｃ）には、Ｆ級増幅器における電圧及び電流の理論上の波形の一例を示してある。
図１０（ｃ）に示されるように、図１０（ａ）に示される増幅器のＦＥＴ１０４をＢ級バイアス条件で動作させて基本波周波数の正弦波を入力すると、理論上、ドレイン端子とソース端子との間の電圧の時間波形は、基本波と奇数次高調波成分のみを有する矩形波となる。また、ドレイン端子とソース端子との間の電流の時間波形は、基本波と偶数次高調波成分のみを有する半波形となる。
【００６４】
このときにおけるＦＥＴ１０４の動作では、ドレイン電流が流れているときにドレイン電圧がゼロとなり、逆に、ドレイン電圧が印加されているときにドレイン電流がゼロとなるため、ドレイン端子とソース端子との間の消費電力を常にゼロの状態にすることができる。すなわち、図１０（ｃ）に示されるように、電圧及び電流の時間波形が重なっていない状態では、ＦＥＴ１０４で消費される電力をゼロにすることができ、内部損失を抑えることができる。
【００６５】
また、上記したＦ級増幅器とは逆に、基本波周波数で整合となり、偶数次高調波周波数で開放となり、奇数次高調波周波数で短絡となり、図１０（ｃ）に示される波形とは逆の波形が得られる増幅器もある。このような増幅器では、高調波反射回路は偶数次の高調波を反射する。この場合についても、ドレイン電流が流れているときにドレイン電圧がゼロとなり、逆に、ドレイン電圧が印加されているときにドレイン電流がゼロとなるため、ドレイン端子とソース端子との間の消費電力を常にゼロの状態にすることができる。
【００６６】
なお、パッケージの外に高調波反射回路を挿入した高周波帯のＦ級増幅器を構成する場合には、基本波周波数だけでなく、２次高調波周波数についても、ＦＥＴパッケージやワイヤボンディング等の影響によるリアクタンスや、ＦＥＴチップ自体のインピーダンスの存在を考慮した回路構成が必要になる。
【００６７】
ここで、２次高調波周波数を利用して、ＦＥＴやそのパッケージの存在に起因する各種の浮遊リアクタンスの影響を回避し、効率の向上を図るＦ級増幅器（上記のものとは異なる構成を有するＦ級増幅器）がある。
図１０（ｂ）には、このようなＦ級増幅器の構成例を示してある。
本例のＦ級増幅器は、入力端子１１１と、出力端子１１２と、入力整合回路１１３と、ＦＥＴ１１４と、出力整合回路１１５と、高調波反射回路１１６から構成されている。
【００６８】
高調波反射回路１１６は、出力整合回路１１５と出力端子１１２との間に並列に接続された終端回路であり、入力信号の周波数に対して高入力インピーダンスであり、その２次高調波周波数に対して低入力インピーダンスである。
入力整合回路１１３は、入力信号の周波数とその２次高調波周波数の両方について、ＦＥＴ１１４の入力インピーダンスと共役整合するインピーダンス特性を有している。出力整合回路１１５は、入力信号の周波数とその２次高調波周波数の両方について、ＦＥＴ１１４の出力インピーダンスと共役整合するインピーダンス特性を有している。
これらの点が図１０（ａ）に示される増幅器とは異なっている。
そして、終端にある高調波反射回路１１６で、ＦＥＴ１１４のドレイン端子に発生した２倍波信号（２次高調波）をＦＥＴ１１４に反射させることにより、電圧波形を矩形波に近付け、高効率動作に必要なスイッチング動作を実現することができる。
【００６９】
次に、図１０（ａ）に示されるＦ級増幅器を使用した高周波電力増幅器（２次高周波注入増幅器の一例）について説明する。
本例の高周波電力増幅器は、概略的には、図１に示される増幅器と同様な構成を有している。なお、増幅器１２は備えられなくてもよい。また、図１に示されるメインアンプ５として、図１０（ａ）に示されるＦ級増幅器が用いられる。ここでは、図１に示される各処理部の符号を用いて説明する。
【００７０】
増幅器５の高調波反射回路１０５は、基本波の周波数に対して高入力インピーダンスで、且つ、その２次高調波周波数に対して低入力インピーダンスとなる高周波終端回路である。高調波反射回路１０５を挿入する位置としては、線路の損失を考慮すると増幅素子に近い方がよいが、従来のＦ級増幅器ほどにはこだわらなくてもよい。また、高出力増幅素子を用いる場合には、内部整合回路の２次高調波反射特性を利用してもよい。
【００７１】
本例の増幅器の特徴部分である高調波発生回路は、増幅器５で発生する高調波を増幅する回路である。本例では、高調波発生回路は、構成の簡単なアナログ回路から成り、基本波と２次高調波との位相のずれ及び必要な振幅レベルの比を調整するベクトル調整回路を備えているため、増幅器５に必要な高調波の出力レベル及び位相を正確に調整することができ、増幅器５における増幅動作を高効率で行うことができる。
特に、本例の増幅器では、発生する高調波の中でもレベルが高い２次高調波に着目して、増幅器の入力に２次高調波を注入した上、出力では高調波反射回路で無駄なく２次高調波を反射させる構成としているため、効率向上の効果が大きくなる。
【００７２】
本例の増幅器では、合成信号中には２次高調波が含まれるため、ＦＥＴ１０４のドレイン端子において発生する２次高調波は従来よりも高レベルとなり、ＦＥＴが高調波に対する利得が少ないものであったり、また、高調波が少ない低出力時であっても、効率よく動作することができる。
更に、高調波反射回路１０６は、基本波周波数に対しては作用せず、２次高調波周波数は反射するため、出力の高調波反射レベルを一層大きくして、電圧電流波形の重なりを減らすことができ、効率を向上させることができる。
【００７３】
ここで、上記では、増幅器５として図１０（ａ）に示されるものを用いた場合を示したが、他の構成例として、増幅器５として図１０（ｂ）に示されるものを用いることも可能である。この場合、ＦＥＴ１１４の入力段に設けられた入力整合回路１１３は、基本波と、その２次高調波周波数の両方に対して、ＦＥＴ１１４の入力インピーダンスと共役整合するインピーダンス特性を備えており、また、ＦＥＴ１１４の出力段に設けられた出力整合回路１１５は、基本波と、その２次高調波周波数の両方に対して、ＦＥＴ１１４の出力インピーダンスと共役整合するインピーダンス特性を備えている。このように、増幅器５として図１０（ｂ）に示されるものを用いた場合には、入力整合回路１１３が基本波だけでなく２次高調波にも整合しているため、高調波発生回路からの２次高調波の注入量はより小さくて済み、一層の高効率を図ることができる。
【００７４】
なお、以上では、２次高調波を注入するための構成について説明したが、更に、４次以上の偶数次高調波を注入することで、電流と電圧の波形の重なりを一層小さくすることも可能である。この場合には、例えば、４次以上の高調波を発生する高調波発生回路を２次高調波発生回路に並列に設ければよい。各々の高調波発生回路の構成としては、例えば、２次の場合と同様なものを用いることができ、発生する高調波の周波数を変えればよい。
【００７５】
以上のように、本例の高周波電力増幅器では、入力された高周波信号を増幅する増幅素子と、前記増幅素子から出力される高調波周波数を反射する高調波反射回路とを備えた高周波電力増幅器であって、
前記増幅器の入力段に、
基本波周波数の入力信号を分配する分配器と、
前記分配された一方の基本波信号から２次高調波を発生する高調波発生器と、
前記高調波発生器で発生した２次高調波の位相及び振幅を調整する調整器と、
位相及び振幅が調整された２次高調波と前記分配された他方の基本波信号とを合成して前記増幅器に出力する合成器とを有する回路を備え、
前記高調波反射回路が、２次高調波周波数を反射する特性を有する。
従って、増幅素子から出力される２次高調波の出力レベル及び高調波反射回路で反射される２次高調波の反射レベルを増大させて、電圧電流波形を最適化することができ、電力効率を向上させることができる。
【００７６】
次に、ドハティ増幅器を使用した高周波電力増幅器（２次高周波注入増幅器の一例）について説明する。
図１１には、ドハティ増幅器を使用した高周波電力増幅器の構成例を示してある。
本例の高周波電力増幅器では、ドハティ増幅器においてキャリア増幅回路１２６とピーク増幅回路１２７に２次高調波を反射する高調波反射回路１４４、１５４を備えており、ドハティ増幅器の前段に入力信号に２次高調波を注入する高調波発生回路１２３を設けてある。
【００７７】
具体的には、本例の高周波電力増幅器は、入力端子１２１と、出力端子１２２と、高調波発生回路１２３と、分配器１２４と、移相器１２５と、キャリア増幅回路１２６と、ピーク増幅回路１２７と、伝送線路１２８と、合成点１２９と、伝送線路１３０から構成されている。
キャリア増幅回路１２６は、入力整合回路１４１と、ＦＥＴ１４２と、出力整合回路１４３と、高調波反射回路１４４から構成されており、ピーク増幅回路１２７は、入力整合回路１５１と、ＦＥＴ１５２と、出力整合回路１５３と、高調波反射回路１５４から構成されている。
【００７８】
ここで、高調波発生回路１２３としては、例えば、図１に示されるようなものと同様なものを用いることができる。
具体的には、高調波発生回路１２３は、入力信号の基本波から２次高調波を生成して、生成した２次高調波の位相及び振幅の調整を行って基本波と合成して、２次高調波を多く含む合成信号を分配器１２４へ出力する。高調波発生回路１２３は、ドハティ増幅器で発生する２次高調波を増幅するものであり、高調波発生回路１２３で注入される２次高調波の位相及び振幅が、ドハティ増幅器で発生する２次高調波の位相及び振幅と最適な関係となるように、可変移相器及び可変減衰器でベクトル調整を行うようになっている。
【００７９】
高調波発生回路１２３からの出力信号は、分配器１２４で分配され、一方の分配信号はキャリア増幅回路１２６に入力されて、ＦＥＴ１４２で増幅され、出力整合回路１４３を介して伝送線路１２８でインピーダンス変換され、また、他方の分配信号は、移相器１２５で位相をキャリア増幅回路１２６に合わせて調整された後に、ピーク増幅回路１２７に入力されて、ＦＥＴ１５２で増幅され、出力整合回路１５３でインピーダンス変換されて出力される。
【００８０】
キャリア増幅回路１２６の高調波反射回路１４４と、ピーク増幅回路１２７の高周波反射回路１５４は、基本波に影響を与えず、２次高調波を反射するインピーダンス特性を有する。高調波反射回路１４４、１５４を挿入する位置としては、線路の損失を考慮すると、増幅素子に近い方が良いが、従来のＦ級増幅器ほどにはこだわらなくてもよい。また、高出力増幅素子を用いる場合には、内部整合回路の２次高調波反射特性を利用してもよい。
【００８１】
合成点１２９では伝送線路１２８からの出力とピーク増幅回路１２７からの出力が合成され、更に、伝送線路１３０で出力負荷（図示せず）に整合するためにインピーダンス変換されて、出力端子１２２から出力され、出力負荷に接続される。
【００８２】
ここで、キャリア増幅回路１２６のＦＥＴ１４２はＡＢ級にバイアスされ、ピーク増幅回路１２７のＦＥＴ１５２はＢ級又はＣ級にバイアスされる。このため、入力レベルが低くＦＥＴ１５２が動作しないうちはＦＥＴ１４２が単独で動作する。そして、ＦＥＴ１４２が飽和領域に入る、つまりＦＥＴ１４２の線形性が崩れ始めると、ＦＥＴ１５２が動作し始め、ＦＥＴ１５２の出力が負荷に供給され、ＦＥＴ１４２と共に負荷を駆動する。これにより、ドハティ増幅器では、出力レベルが最大出力レベルよりも低い場合でも、高い効率が得られる。
【００８３】
本例の増幅器では、ドハティ増幅器のキャリア増幅回路１２６及びピーク増幅回路１２７に入力される信号は、２次高調波を多く含むものであるため、２次高調波の出力レベルが増大し、キャリア増幅器１２６及びピーク増幅器１２７の高調波反射回路１４４、１５４によってＦＥＴ１４２、１５２に反射される２次高調波反射レベルを一層大きくすることができ、電圧電流波形の重なりを減らして、電力効率を向上させることができる。
【００８４】
また、従来は、２次高調波の位相及び振幅を調整するためには、高調波反射回路を調整しなければならず、それと共に出力整合回路も調整する必要があり、基本波整合と２次高調波整合を同時に合わせることは困難であったが、本例の増幅器によれば、入力信号に２次高調波を加え、且つ可変位相器及び可変減衰器で２次高調波の位相及び振幅を調整することにより、基本波と２次高調波の整合を同時に合わせることが容易になる。
更に、４次以上の偶数次高調波を発生する高調波発生回路を高調波発生回路１２３に並列に設け、ドハティ増幅器の入力に、４次以上の偶数次高調波を注入する構成とすれば、より効率を向上させることができる。
【００８５】
次に、ドハティ増幅器を使用した高周波電力増幅器（２次高周波注入増幅器の一例）について、他の構成例を説明する。
図１２には、ドハティ増幅器を使用した高周波電力増幅器の他の構成例を示してある。
本例の高周波電力増幅器では、図１１に示される増幅器と比べて、キャリア増幅回路１６６の入力にのみ２次高調波を注入する構成となっている。
【００８６】
具体的には、本例の高周波電力増幅器は、入力端子１６１と、出力端子１６２と、分配器１６３と、高調波発生回路１６４と、移相器１６５と、キャリア増幅回路１６６と、ピーク増幅回路１６７と、伝送線路１６８と、合成点１６９と、伝送線路１７０から構成されている。
キャリア増幅回路１６６は、入力整合回路１８１と、ＦＥＴ１８２と、出力整合回路１８３と、高調波反射回路１８４から構成されており、ピーク増幅回路１６７は、入力整合回路１９１と、ＦＥＴ１９２と、出力整合回路１９３から構成されている。
【００８７】
本例の増幅器の高調波発生回路１６４は、例えば、図１１に示される増幅器の高調波発生回路１２３と同様な構成を有しており、キャリア増幅回路１６６への入力信号に２次高調波を注入する。本例の増幅器の高調波発生回路１６４では、高調波発生回路１６４で注入される２次高調波の位相及び振幅が、キャリア増幅回路１６６で発生する２次高調波の位相及び振幅と最適な関係となるように、注入される２次高調波の位相及び振幅を可変移相器及び可変減衰器で調整する。
【００８８】
ドハティ増幅器では、ピーク増幅回路１６７が動作する領域では元々効率が高く、また、ピーク増幅回路１６７が動作する時間が短いため、ピーク増幅回路１６７の効率が全体に与える影響はそれほど大きくない。本例の増幅器では、このことを利用して、キャリア増幅回路１６６のみに２次高調波を注入する構成として、ピーク増幅回路１６７の高調波反射回路を不要とし、また、例えば、図１１に示される増幅器に比べて２次高調波の注入に要する電力を低減することができる。
なお、高調波の注入をキャリア増幅回路１６６のみとした場合に、ピーク増幅回路１６７に高調波反射回路を備えても構わない。
【００８９】
図１１に示される増幅器や図１２に示される増幅器では、いずれも、入力電力が低い所から高い所まで広範囲にわたって、従来のドハティ増幅器よりも高い効率が得られる。特に、図１２に示される増幅器では、キャリア増幅回路１６６のみが動作する入力レベルにおいて、図１１に示される増幅器よりも高い効率となる。ピーク増幅回路１６７が動作を開始するレベルになると、幾分効率は低下するものの、全体的な影響は少ない。
【００９０】
ここで、更に他の構成例として、キャリア増幅回路とピーク増幅回路の両方に高調波を注入する場合に、図１２に示される構成に加えて、移相器１６５とピーク増幅回路１６７との間に別の高調波発生回路を挿入した構成とし（図示せず）、キャリア増幅回路１６６とピーク増幅回路１６７にそれぞれ注入レベルを変えた高調波を注入して、一層の高効率を図ることも可能である。
【００９１】
以上のように、ドハティ増幅器を使用した高周波電力増幅器として、ＡＢ級で動作する第１の増幅素子を有するキャリア増幅回路と、Ｂ級又はＣ級で動作する第２の増幅素子を有するピーク増幅回路とを備え、  前記キャリア増幅回路と前記ピーク増幅回路の出力を合成して出力するドハティ増幅器を有しており、
前記キャリア増幅回路の入力段に、
基本波周波数の入力信号を分配する分配器と、
前記分配された一方の基本波信号から２次高調波を発生する高調波発生器と、
前記高調波発生器で発生した２次高調波の位相及び振幅を調整する調整器と、
位相及び振幅が調整された２次高調波と前記分配された他方の基本波信号とを合成して前記キャリア増幅回路に出力する合成器とを有する回路を備え、
前記キャリア増幅回路に、前記第１の増幅素子から出力される２次高調波周波数を反射する高調波反射回路を備えた。
従って、キャリア増幅素子から出力される２次高調波の出力レベル及び高調波反射回路で反射される２次高調波の反射レベルを増大させて、キャリア増幅回路の電圧電流波形を最適化することができ、特にキャリア増幅素子のみが動作する広い入力レベル領域において、ドハティ増幅器全体の電力効率を大幅に向上させることができる。
（以上、２次高調波注入増幅器の説明）
【００９２】
ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【符号の説明】
【００９３】
１・・カプラ、  ２・・遅延素子、  ３・・２次高調波生成部、  ４・・合成器、  ５・・メインアンプ（増幅器）、  １１・・二乗回路、  １２・・増幅器、  １３・・可変位相器、  １４・・可変減衰器、  ２１・・デジタルプリディストーション部、  ２２・・Ｄ／Ａ変換器、  ２３・・周波数変換部（アップコンバータ）、  ２４・・電力増幅器、  ２５・・方向性結合器、  ２６・・周波数変換部（ダウンコンバータ）、  ２７・・Ａ／Ｄ変換器、  ２８・・制御部、  ３１、３１ａ・・メモリレスプリディストータ、  ４１、４１ａ、８１・・エンベロープ検出部（振幅検出部）、  ４２、８２・・歪補償テーブル、  ４３・・ＰＤ実行部（乗算器）、  ５１・・基本波振幅検出部、  ５２、６１・・２次高調波振幅検出部、  ５３、６３、８５・・乗算器、  ５４、６４、７２、８４・・加算器、  ６２・・平方根計算部、  ７１、７１ａ・・メモリプリディストータ、  ８３・・遅延部、
１０１、１１１、１２１、１６１・・入力端子、  １０２、１１２、１２２、１６２・・出力端子、  １０３、１１３、１４１、１５１、１８１、１９１・・入力整合回路、  １０４、１１４、１４２、１５２、１８２、１９２・・ＦＥＴ、  １０５、１１５、１４３、１５３、１８３、１９３・・出力整合回路、  １０６、１１６、１４４、１５４、１８４・・高調波反射回路、  １２３、１６４・・高調波発生回路、  １２４、１６３・・分配器、  １２５、１６５・・移相器、  １２６、１６６・・キャリア増幅回路、  １２７、１６７・・ピーク増幅回路、  １２８、１３０、１６８、１７０・・伝送線路、  １２９、１６９・・合成点、
【図１】
2010183525.tif 000003
【図２】
2010183525.tif 000004
【図３】
2010183525.tif 000005
【図４】
2010183525.tif 000006
【図５】
2010183525.tif 000007
【図６】
2010183525.tif 000008
【図７】
2010183525.tif 000009
【図８】
2010183525.tif 000010
【図９】
2010183525.tif 000011
【図１０】
2010183525.tif 000012
【図１１】
2010183525.tif 000013
【図１２】
2010183525.tif 000014