(57)【要約】【課題】高性能の相補型トランジスタを簡易に製造することができる半導体装置の製造方法および半導体装置を提供する。【解決手段】ソース電極４ｎｓ、ドレイン電極４ｄ、酸化物半導体膜５およびゲート電極２を有し、基板１上に形成されるｎ型トランジスタＱ１と、ソース電極４ｐｓ、ドレイン電極４ｄ、有機半導体膜７およびゲート電極２を有し、基板１上に形成されるｐ型トランジスタＱ２とを有する半導体装置の製造方法において、基板１上にゲート電極２を形成し、ソース電極４ｎｓとドレイン電極４ｄとを形成し、酸化物半導体材料を用いて酸化物半導体膜５を形成し、基板１上にゲート電極２を形成し、ソース電極４ｐｓとドレイン電極４ｄとを形成し、有機半導体材料を用いて有機半導体膜７を形成する。【選択図】        図３
2010034343.tif 000002
【特許請求の範囲】
【請求項１】
第１のソース電極、第１のドレイン電極、第１の半導体膜、および第１のゲート電極を有し、かつ基板上に形成される第１のトランジスタと、
第２のソース電極、第２のドレイン電極、第２の半導体膜、および前記第１のゲート電極に電気的に接続される第２のゲート電極を有し、かつ前記基板上に形成される第２のトランジスタとを有する半導体装置の製造方法において、
前記基板上に前記第１のゲート電極を形成する第１ゲート電極形成工程と、
前記第１のソース電極と前記第１のドレイン電極とを形成する第１ソース／ドレイン電極形成工程と、
酸化物半導体材料を用いて前記第１の半導体膜を形成する第１の半導体膜形成工程と、
前記基板上に前記第２のゲート電極を形成する第２ゲート電極形成工程と、
前記第２のソース電極と前記第２のドレイン電極とを形成する第２ソース／ドレイン電極形成工程と、
有機半導体材料を用いて前記第２の半導体膜を形成する第２の半導体膜形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の半導体形成工程では、前記酸化物半導体材料を用いるスパッタ法によって前記第１の半導体膜を形成し、
前記第２の半導体形成工程では、前記有機半導体材料を塗布液として用いる塗布法によって前記第２の半導体膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の半導体形成工程では、前記酸化物半導体材料を塗布液として用いる塗布法によって前記第１の半導体膜を形成し、
前記第２の半導体形成工程では、前記有機半導体材料を塗布液として用いる塗布法によって前記第２の半導体膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１のトランジスタは、ｎ型トランジスタであり、
前記第２のトランジスタは、ｐ型トランジスタであることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
【請求項５】
前記第１の半導体膜形成工程では、酸化物半導体材料として亜鉛スズ酸化物を用いて前記第１の半導体膜を形成することを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
【請求項６】
前記第１及び／又は前記第２の半導体膜の表面上に保護膜を形成する保護膜形成工程をさらに含み、
前記保護膜は、フッ素系樹脂によって構成されることを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
【請求項７】
同一基板上に形成される第１および第２のトランジスタを有する半導体装置において、
前記第１のトランジスタは、
第１のゲート電極と、
第１のソース電極と、
第１のドレイン電極と、
前記第１のソース電極および前記第１のドレイン電極の間に形成され、酸化物半導体によって構成される第１の半導体膜と、
を備え、
前記第２のトランジスタは、
前記第１のゲート電極に電気的に接続される第２のゲート電極と、
第２のソース電極と、
第２のドレイン電極と、
前記第２のソース電極および前記第２のドレイン電極の間に形成され、有機半導体によって構成される第２の半導体膜と、
を備えたことを特徴とする半導体装置。
【請求項８】
前記酸化物半導体は、亜鉛スズ酸化物であることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第１及び／又は第２の半導体膜の表面上に形成され、フッ素系樹脂によって構成される保護膜をさらに備えたことを特徴とする請求項８に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一基板上に形成される第１のトランジスタおよび第２のトランジスタを有する半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
有機半導体材料を用いた半導体装置は、シリコン半導体装置よりも安価に製造することができる可能性があり、また大面積で機械的にフレキシブルな半導体装置を実現することができる可能性を有しているため、用途によってはシリコン半導体装置の代替品として使用される可能性が高く、有用な半導体装置の１つとして注目されている。
【０００３】
相補型トランジスタによって構成される相補型論理回路は、エネルギー効率が高く小型化に有利なため、現在の集積回路では欠かすことができないものとなっている。この相補型論理回路を安価に製造するために、有機半導体材料を用いた半導体装置によって相補型トランジスタを構成することが検討されている。例えばｎ型トランジスタとｐ型トランジスタの各チャネルを有機半導体膜によって構成した相補型トランジスタが提案されている（特許文献１参照）。
【０００４】
有機半導体膜は、通常、塗布法によって形成される。しかしながらｐ型トランジスタ領域とｎ型トランジスタ領域との微細な各領域に、異なる半導体材料をそれぞれ選択的に塗布することは困難である。また有機半導体材料を用いたトランジスタは、電極の材料を適宜選択することによって、ｎ型およびｐ型のうちの一方の導電型のトランジスタになりうるが、同一の材料から成る有機半導体膜を用いてｐ型およびｎ型の両方の型のトランジスタを作製する場合、ｐ型トランジスタとｎ型トランジスタとで異なる電極材料を用いて電極を作り分ける必要がある上に、一般的にｐ型およびｎ型トランジスタのいずれか一方の移動度が低く、両方の型のトランジスタが同時に所望の移動度を満足する相補型トランジスタを得ることが難しいという問題があった。
【０００５】
このため、ｎ型およびｐ型の各トランジスタの所期の移動度を確保しつつ、相補型論理回路の安定的な動作を実現するために、有機半導体材料を用いてｐ型トランジスタのチャネルを形成し、非晶質シリコンなどのシリコン材料を用いてｎ型トランジスタのチャネルを形成した相補型トランジスタが提案されている（特許文献２および特許文献３参照）。
【０００６】
【特許文献１】特許第３５２２７７１号公報
【特許文献２】特許第３５９７４６８号公報
【特許文献３】米国特許第５６２５１９９号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ｎ型およびｐ型トランジスタのうちの一方のチャネルをシリコン材料で形成するためには、チャネル活性化のための高温プロセスが必要となり、また、多数回の高度な真空プロセスが必要となってしまい、装置構成の大きな装置を用いた複雑なプロセスを行なわなければならないという問題があった。
【０００８】
そこで、本発明は、高性能の相補型トランジスタを簡易に製造することができる半導体装置の製造方法および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、本発明にかかる半導体装置の製造方法は、第１のソース電極、第１のドレイン電極、第１の半導体膜、および第１のゲート電極を有し、かつ基板上に形成される第１のトランジスタと、第２のソース電極、第２のドレイン電極、第２の半導体膜、および前記第１のゲート電極に電気的に接続される第２のゲート電極を有し、かつ前記基板上に形成される第２のトランジスタとを有する半導体装置の製造方法において、前記基板上に前記第１のゲート電極を形成する第１ゲート電極形成工程と、前記第１のソース電極と前記第１のドレイン電極とを形成する第１ソース／ドレイン電極形成工程と、酸化物半導体材料を用いて前記第１の半導体膜を形成する第１の半導体膜形成工程と、前記基板上に前記第２のゲート電極を形成する第２ゲート電極形成工程と、前記第２のソース電極と前記第２のドレイン電極とを形成する第２ソース／ドレイン電極形成工程と、有機半導体材料を用いて前記第２の半導体膜を形成する第２の半導体膜形成工程と、を含むことを特徴としている。
【００１０】
また、本発明にかかる半導体装置の製造方法は、前記第１の半導体形成工程では、前記酸化物半導体材料を用いるスパッタ法によって前記第１の半導体膜を形成し、前記第２の半導体形成工程では、前記有機半導体材料を塗布液として用いる塗布法によって前記第２の半導体膜を形成することを特徴としている。
【００１１】
また、本発明にかかる半導体装置の製造方法は、前記第１の半導体形成工程では、前記酸化物半導体材料を塗布液として用いる塗布法によって前記第１の半導体膜を形成し、前記第２の半導体形成工程では、前記有機半導体材料を塗布液として用いる塗布法によって前記第２の半導体膜を形成することを特徴としている。
【００１２】
また、本発明にかかる半導体装置の製造方法は、前記第１のトランジスタが、ｎ型トランジスタであり、前記第２のトランジスタが、ｐ型トランジスタであることを特徴としている。
【００１３】
また、本発明にかかる半導体装置の製造方法は、前記第１の半導体膜形成工程では、酸化物半導体材料として亜鉛スズ酸化物を用いて前記第１の半導体膜を形成することを特徴としている。
【００１４】
また、本発明にかかる半導体装置の製造方法は、前記第１及び／又は前記第２の半導体膜の表面上に保護膜を形成する保護膜形成工程をさらに含み、前記保護膜が、フッ素系樹脂によって構成されることを特徴としている。
【００１５】
また、本発明にかかる半導体装置は、同一基板上に形成される第１および第２のトランジスタを有する半導体装置において、前記第１のトランジスタが、第１のゲート電極と、第１のソース電極と、第１のドレイン電極と、前記第１のソース電極および前記第１のドレイン電極の間に形成され、酸化物半導体によって構成される第１の半導体膜と、を備え、前記第２のトランジスタが、前記第１のゲート電極に電気的に接続される第２のゲート電極と、第２のソース電極と、第２のドレイン電極と、前記第２のソース電極および前記第２のドレイン電極の間に形成され、有機半導体によって構成される第２の半導体膜と、を備えたことを特徴としている。
【００１６】
また、本発明にかかる半導体装置は、前記酸化物半導体が、亜鉛スズ酸化物であることを特徴としている。
【００１７】
また、本発明にかかる半導体装置は、前記第１及び／又は第２の半導体膜の表面上に形成され、フッ素系樹脂によって構成される保護膜をさらに備えたことを特徴としている。
【発明の効果】
【００１８】
酸化物半導体材料および有機半導体材料のうちのいずれか一方を用いて第１および第２の半導体膜を形成する場合には、ｎ型およびｐ型トランジスタの両方の移動度が所望する値を満たすように各トランジスタを形成することは困難であるが、本発明によれば、酸化物半導体と有機半導体との異なる半導体材料を用いて第１および第２の半導体膜をそれぞれ構成するので、これらの半導体膜を形成するための酸化物半導体材料と有機半導体材料との組合わせを適宜選択することができ、高性能の相補型トランジスタを製造することができる。また、複雑なプロセスが必要であるシリコン材料ではなく、簡易なプロセスで形成可能である酸化物半導体材料および有機半導体材料を用いて第１のトランジスタおよび第２のトランジスタをそれぞれ形成するため、高性能の相補型トランジスタを簡易に製造することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して、本発明の実施の形態について説明する。なお、本実施の形態により本発明が限定されるものではない。図面の記載において、同一部分には同一の符号を付している。さらに、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実のものとは異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。また、本発明の各実施の形態の製造方法における各工程には、各膜を形成した後に、形成した膜の膜質を改善するためのベーク（加熱処理）工程などが必要に応じて含まれるが、以下では、説明の簡略化のため、その記述を省略する。
【００２０】
（実施の形態１）
まず、実施の形態１について説明する。図１は、本実施の形態１にかかる相補型トランジスタによって構成される半導体装置の電気的構成を示す回路図である。また、図２は、本実施の形態１にかかる相補型トランジスタによって構成される半導体装置の平面図である。
【００２１】
半導体装置は、図１に示すように、ｐ型トランジスタＱ１とｎ型トランジスタＱ２とを有する。ｐ型トランジスタＱ１は、ｐ型の（これを例えば第１導電型とする）のチャネルを形成するトランジスタであり、ｎ型トランジスタＱ２は、ｐ型とは異なるｎ型（これを例えば第２導電型とする）のチャネルを形成するトランジスタである。
【００２２】
ｐ型トランジスタＱ１とｎ型トランジスタＱ２とにおいて、それぞれのゲート（図２または図３のゲート電極２に相当）は共に、入力側の共通配線であるコンタクトＣ２に接続され、それぞれのドレイン（図２または図３のドレイン電極４ｄに相当）は共に、出力側の共通配線であるコンタクトＣ３２に接続される。これにより、本実施の形態では、入力電圧の極性に応じて駆動するトランジスタが代わる相補型の半導体装置（例えばＣＭＯＳトランジスタ）が実現される。
【００２３】
また、ｐ型トランジスタＱ１のソース（図２または図３のソース電極４ｐｓに相当）は、コンタクトＣ３１を介して例えば電源電圧Ｖｄｄが印加される電源線に接続され、ｎ型トランジスタＱ２のソース（図２または図３のソース電極４ｎｓに相当）は、コンタクトＣ３３を介して例えば接地電位Ｖｓｓである接地線に接続される。
【００２４】
本実施の形態の半導体装置の平面構造は、図２に示すように、たとえば、板状に形成される共通のゲート電極２と、ｐ型トランジスタＱ１のソース電極４ｐｓと、ｎ型トランジスタＱ２のソース電極４ｎｓと、ｐ型およびｎ型トランジスタＱ１，Ｑ２のドレイン電極４ｄと、ｐ型トランジスタのチャネルとして機能する有機半導体膜７と、ｎ型トランジスタのチャネルとして機能する酸化物半導体膜５とがそれぞれ図２に示す領域に形成される。なお、共通のゲート電極２は、一部がｐ型トランジスタＱ１用のゲートとして機能し、一部がｎ型トランジスタＱ２用のゲートとして機能する。またｐ型トランジスタＱ１のソース電極４ｐｓは、平面視でゲート電極２の短手方向の一方において該ゲート電極２に沿って延伸する第１の配線部と、第１の配線部からゲート電極２領域上へ延伸した２本の電極部とを含む。ｎ型トランジスタＱ２のソース電極４ｎｓは、平面視でゲート電極２の短手方向の他方において該ゲート電極２に沿って延伸する第２の配線部と、該第２の配線部からゲート電極２領域上へ延伸した１本の電極部とを含む。またｐ型およびｎ型トランジスタＱ１，Ｑ２のドレイン電極４ｄは、平面視でゲート電極２および第２の配線部の間においてゲート電極２に沿って延伸する第３の配線部と、該第３の配線部からゲート電極２領域上へ延伸し、前記ｎ型トランジスタＱ２のソース電極４ｎｓの電極部に対向して設けられるｎ型トランジスタＱ２の電極部と、第３の配線部からゲート電極２領域上へ延伸し、前記ｐ型トランジスタＱ１のソース電極４ｐｓの２本の電極部の間、および該２本の電極部を挟む位置にそれぞれ設けられるｐ型トランジスタＱ１の３本の電極部とを含む。なお、ソース電極４ｐｓに接続するコンタクトＣ３１は、電源と接続する配線と接続し、このコンタクトＣ３１を介してソース電極４ｐｓに電源電圧Ｖｄｄが供給される。またドレイン電極４ｄに接続するコンタクトＣ３２は、出力機構と接続する配線と接続し、このコンタクトＣ３２を介して各トランジスタから出力された出力電圧Ｖｏｕｔが出力機構に出力される。また、ソース電極４ｎｓに接続するコンタクトＣ３３は、アースと接続する配線と接続する。また、共通ゲート電極２に接続するコンタクトＣ２は、入力機構と接続する配線と接続し、このコンタクトＣ２を介して共通ゲート電極２に入力電圧Ｖｉｎが供給される。すなわち、実施の形態１にかかる半導体装置は、同一基板上にｐ型トランジスタとｎ型トランジスタとが形成される構成を有する。
【００２５】
つぎに、本実施の形態１にかかる相補型トランジスタによって構成される半導体装置の構造について説明する。図３は、本実施の形態１にかかる相補型トランジスタによって構成される半導体装置の断面図である。なお、図３では、図２におけるＡ−Ａ’断面に沿った層構造を模式的に示す。また、図３においては、説明のため、共通ゲート電極２に接続するコンタクトＣ２およびドレイン電極４ｄに接続するコンタクトＣ３２についても図示している。
【００２６】
図３に示すように、本実施の形態１にかかる半導体装置１００は、ガラス、プラスチックなどの基板１上に、ｐ型トランジスタＱ１用のゲートとｎ型トランジスタＱ２用のゲートとが一体に形成された共通ゲート電極２と、共通ゲート電極２を覆うゲート絶縁膜３と、ゲート絶縁膜３上に形成され、ｐ型トランジスタＱ１領域内に延伸する電極部を含むソース電極４ｐｓと、ゲート絶縁膜３上に形成され、ｎ型トランジスタＱ２領域内に延伸する電極部を含むソース電極４ｎｓと、ゲート絶縁膜３上に形成され、ｐ型トランジスタＱ１領域内およびｎ型トランジスタＱ２領域内にそれぞれ延伸する電極部を含むドレイン電極４ｄとが形成される。
【００２７】
また、ｎ型トランジスタＱ２領域においては、少なくともソース電極４ｎｓとドレイン電極４ｄとで挟まれたゲート絶縁膜３上の領域に、ｎ型トランジスタのチャネルとして機能する酸化物半導体膜５が形成される。この酸化物半導体膜５は、高い電子移動度を実現可能である酸化物半導体であるＺＴＯで形成される。このＺＴＯは、ＺｎＯ−ＳｎＯ２、すなわち、亜鉛とスズの酸化物である。ただし、酸化物半導体膜５を構成する材料は、ＺＴＯに限定されず、高い電子移動度を実現可能な半導体材料であれば、如何なるものでも適用することができる。酸化物半導体膜５は、不透明でも透明でもよく、酸化物半導体膜５を透明な膜とするか不透明な膜とするかは、半導体装置の用途に応じて適宜選択される。例えばＺＴＯなどの無機酸化物より構成された半導体膜は、組成または作製条件に応じて可視光に対して透明な膜にすることが可能であり、このような透明無機酸化物半導体を用いて酸化物半導体膜５を形成することで、透明な半導体素子を形成することが可能となる。具体的には酸化物半導体膜５をスパッタ法によって成膜する場合、雰囲気中の酸素濃度や基板温度を調整することによって酸化物半導体膜５を透明または不透明な膜に形成することができ、またスパッタターゲットの組成物に所定の不純物を混入することによっても不透明な酸化物半導体膜５を形成することができる。
【００２８】
また、ｐ型トランジスタＱ１領域においては、少なくともソース電極４ｐｓとドレイン電極４ｄとで挟まれたゲート絶縁膜３上の領域に、ｐ型トランジスタのチャネルとして機能する有機半導体膜７が形成される。この有機半導体膜７は、１ｃｍ２／Ｖｓ以上の高いホール移動度を実現可能である有機半導体であれば、如何なるものを用いて形成されてもよく、例えばペンタセンやテトラベンゾポルフィリンの前駆体を有する有機半導体等で形成される。また、有機半導体膜７は、例えば透明または半透明であってもよく、透明な有機半導体材料を用いて有機半導体膜７を形成することで、透明な半導体素子を形成することが可能となる。
【００２９】
有機半導体膜７形成領域以外の領域であって酸化物半導体膜５上には、感光性樹脂で形成された層間膜６が形成される。また、有機半導体膜７上には、有機半導体膜７に対して溶媒選択性が高いフッ素系樹脂材料を用いた保護膜８が形成される。フッ素系樹脂材料は、有機半導体膜７の構成材料が不溶であるフッ素系溶媒に可溶である性質を有する。また、フッ素系樹脂材料は、有機半導体膜７の構成材料とほとんど反応しない。このため、保護膜８は、有機半導体膜７に損傷を与えることなく、有機半導体膜７を安定して保護することができる。
【００３０】
また、半導体装置１００においては、ドレイン電極４ｄと、出力機構に接続される配線層１４ａとを接続するため、ドレイン電極４ｄと配線層１４ａとの間の層間膜６内にコンタクト１３（図２におけるコンタクトＣ３２に相当）が形成される。またソース電極４ｎｓと、例えば接地線に接続された不図示の配線層とを接続するためのコンタクト（図２におけるコンタクトＣ３３に相当）がソース電極４ｎｓと配線層との間に形成される。またソース電極４ｐｓと、例えば電源に接続された不図示の配線層とを接続するためのコンタクト（図２におけるコンタクトＣ３１に相当）がソース電極４ｐｓと配線層との間に形成される。
【００３１】
また、半導体装置１００においては、共通ゲート電極２と、入力機構に接続される配線層１４ｂとを接続するため、ゲート絶縁膜３内のコンタクト１１、ソース電極４ｎｓ、４ｐｓおよびドレイン電極４ｄと同じ層に形成される接続層４ａ、および層間膜６内のコンタクト１２が平面視で配線層１４ｂと重なる位置に設けられる。すなわち、図２に示すコンタクトＣ２は、図３におけるコンタクト１１と接続層４ａとコンタクト１２とにより構成される。さらに、半導体装置１００においては、各トランジスタおよび配線層１４ａ，１４ｂを保護するために、全体を基板１の厚み方向の一方から覆うパッシベーション膜１５が形成される。
【００３２】
このように、本実施の形態１にかかる半導体装置１００においては、ｎ型トランジスタのチャネル形成のために高い電子移動度を確保できる酸化物半導体からなる半導体膜を用いており、また、ｐ型トランジスタのチャネル形成のために、高いホール移動度を確保できる有機半導体からなる半導体膜を用いていることから、ｎ型およびｐ型の各トランジスタの所期の移動度を確保しつつ、相補型論理回路として安定的に動作する性能の高い半導体装置を実現することができる。
【００３３】
つぎに、本実施の形態にかかる半導体装置１００の製造方法について説明する。図４−１〜図４−９は、図３に示す半導体装置１００の製造方法を示す断面図である。なお、図４−１〜図４−９では、図３に示すＡ−Ａ’に対応する断面を示す。
【００３４】
本実施の形態では、まず、基板１直上に、共通ゲート電極２形成のために、スパッタ法、真空蒸着法、塗布法などを用いて、Ｃｒ、Ｍｏ、ＡｌＮｂ、ＩＴＯ、ＺＴＯなどの金属膜、酸化物導電膜などを成膜した後、図４−１に示すように、フォトリソ法を用いて共通ゲート電極２をパターニングする。なお、インクジェットプリント法、印刷法などを用いて共通ゲート電極２を形成することによって、マスク枚数の削減を図ってもよい。また、基板１は、電気絶縁性を示す基板であればよく、ガラス、プラスチックなどによって構成される。基板１は、可撓性を示すいわゆるフレキシブル基板であってもよい。また、基板１は必ずしも透明である必要はない。
【００３５】
次に、図４−２に示すように、感光性樹脂などを材料としてゲート絶縁膜３を形成する。このゲート絶縁膜３は、誘電率１．５以上、好ましくは誘電率３．５以上の材料で形成され、所期のスイッチング速度を実現するために５００ｎｍ以下の膜厚で形成されることが望ましい。また、ゲート絶縁膜３は、十分に架橋されて１ｎｍ以下の平坦性が確保されていることが望ましい。ゲート絶縁膜３は、たとえばスピンコート法などの材料に応じた方法を用いて形成される。
【００３６】
つぎに、ゲート絶縁膜３に、フォトリソ法などを用いて、共通ゲート電極２上にコンタクトホールを形成する。つぎに、このコンタクトホール内に導電性材料を埋め込むとともに、ソース電極４ｎｓ、４ｐｓ、ドレイン電極４ｄおよび接続層４ａを形成するために、まず真空蒸着法、スパッタ法、塗布法などを用いて、ＩＴＯ、ＺＴＯ、Ａｕ、Ｍｏ、Ｃｕ、Ａｌ、Ａｇ、ＭｏＯ３、ＭｏＮ、ＴｉＮなどの導電性や仕事関数の高い金属膜、酸化物導電膜、窒化物導電膜などを全面に成膜する。これによってさらにコンタクトホール内に導電性材料が埋め込まれ、図４−３に示すコンタクト１１が形成される。次にフォトリソ法、エッチング法などを用いてソース電極４ｎｓ、４ｐｓ、ドレイン電極４ｄおよび接続層４ａをパターニングする。このようにコンタクト１１と、ソース電極４ｎｓ、４ｐｓ、ドレイン電極４ｄおよび接続層４ａとを一括形成して製造工程の簡略化を図ることができる。また、インクジェットプリント法、印刷法などを用いてソース電極４ｎｓ、４ｐｓ、ドレイン電極４ｄおよび接続層４ａを形成することによって、マスク枚数の削減を図ることも可能である。なお、ソース電極４ｎｓ、４ｐｓ、ドレイン電極４ｄおよび接続層４ａを形成する工程とは別に、コンタクトホール内に導電性材料を埋め込むことによって、図４−３に示すコンタクト１１を形成する工程を設けてもよい。
【００３７】
次に、図４−４に示すように、ソース電極４ｎｓ、４ｐｓ、ドレイン電極４ｄ、接続層４ａおよびゲート絶縁膜３上に、全面にわたって、ＺＴＯなどの酸化物半導体層５ａを形成する。この酸化物半導体層５ａは、スパッタ法によって形成される。次いで、フォトレジストをスピン塗布し、さらに露光および現像処理することで、酸化物半導体膜５形成領域上にフォトレジスト薄膜１６を形成する。このフォトレジスト薄膜１６をマスクとして用いて、酸化物半導体層５ａをエッチングすることで、図４−５に示すように、ｎ型トランジスタのソース電極４ｎｓとドレイン電極４ｄとの間に、ｎ型トランジスタのチャネルとして機能する酸化物半導体膜５をパターニングする。その後、図４−６に示すように、フォトレジスト薄膜１６を除去する。
【００３８】
つぎに、全面に感光性樹脂膜を形成した後、露光および現像処理することで、図４−７に示すように、ｐ型トランジスタ領域を露出させる開口ならびに接続層４ａの少なくとも一部を露出させるコンタクトホール１２ａ、およびドレイン電極４ｄの少なくとも一部を露出させるコンタクトホール１３ａが形成された層間膜６を形成する。この層間膜６は、たとえば１μｍの膜厚で形成される。
【００３９】
つぎに、有機半導体材料を塗布液として用いる塗布法によって有機半導体膜７を形成する。有機半導体材料は、液状であって、有機半導体膜７となる材料と、該材料を溶解または分散する溶媒または分散媒とを含んで構成される。液状とは、溶液の状態、分散液の状態、ゾル状を含み、本実施の形態では、溶液の状態の有機半導体材料を塗布液として用いて有機半導体膜７を塗布形成する。塗布法によって有機半導体膜７を形成する場合、該有機半導体膜７は親液性領域に形成されやすい。そこで、ｐ型トランジスタ領域のみに有機半導体膜７を形成するために、層間膜６に撥液処理を行い、さらに図４−８に示すように、層間膜６の開口領域、すなわちｐ型トランジスタ領域に液状の有機半導体材料を供給する。この結果、ｐ型トランジスタのソース電極４ｐｓとドレイン電極４ｄとの間に、ｐ型トランジスタのチャネルとして機能する有機半導体膜７を適切に形成することができる。有機半導体膜７は、ペンタセンやテトラベンゾポルフィリンの前駆体を有する半導体材料等によって形成される。有機半導体膜７は、インクジェットプリント法、印刷法などを用いて形成される。この有機半導体膜７の膜厚は、たとえば５０〜７０ｎｍである。なお、層間膜６に撥液処理を行なうとともに層間膜６の開口領域を親液性化した場合には、スピンコート法を用いて有機半導体膜７を選択的に形成することも可能になる。
【００４０】
つぎに、図４−９に示すように、インクジェットプリント法、印刷法などを用いて、有機半導体膜７上に保護膜８を塗布法により形成する。この保護膜８は、たとえば５００ｎｍ〜１μｍの厚さのフッ素系樹脂によって形成される。前述したように、保護膜８は、有機半導体膜７を実質的に溶解しないフッ素系溶媒とフッ素系樹脂とを含む塗布液を用いる塗布法によって形成されるので、保護膜８を成膜する際に有機半導体膜７に損傷を与えることがなく、また有機半導体膜７とほとんど反応することがないので、有機半導体膜７を安定して保護することができる。さらに、保護膜８は、フォトリソ法ではなく、インクジェットプリント法、印刷法などの塗布法を用いて形成されるため、保護膜８形成時に有機半導体膜７に与える損傷を軽減することができる。
【００４１】
次いで、層間膜６に形成されたコンタクトホール１２ａおよび１３ａ内に導電性材料を埋め込むことによって、図３に示すコンタクト１２，１３を形成する。つぎに、配線層１４ａ，１４ｂ形成のために、保護膜８およびコンタクト１２，１３上に、真空蒸着法、スパッタ法、塗布法を用いて金属膜などを形成した後、フォトリソ法を用いて配線層１４ａ，１４ｂをパターニングする。そして、全面にパッシベーション膜１５を形成することによって、図３に示す半導体装置１００を得ることができる。なお、コンタクト１２，１３と、配線層１４ａ，１４ｂとを前述したように同一工程で一括して形成してもよい。また、インクジェットプリント法、印刷法などを用いて配線層１４ａ，１４ｂを形成してもよい。
【００４２】
このように、本実施の形態１にかかる半導体装置１００は、ｎ型トランジスタのチャネル層である半導体層（酸化物半導体膜５に相当）を、シリコン材料ではなく、高い電子移動度を確保できる半導体膜を形成することが可能な酸化物半導体材料を用いて形成し、ｐ型トランジスタのチャネル層である半導体層（有機半導体膜７に相当）を高いホール移動度を確保できる半導体膜を形成することが可能な有機半導体材料を用いて形成する。このため、実施の形態１においては、キャリアのドーピング処理を行なう必要がない上に、チャネル活性化のために高温プロセスを行なう必要がなく、さらに必ずしも高度な真空プロセスを必要としないため、装置構成の大きな装置を用いることなく、簡易なプロセスで、ｎ型およびｐ型の各トランジスタの所期の移動度を確保しつつ、相補型論理回路として安定的に動作する性能の高い相補型トランジスタを製造することができる。
【００４３】
また、本実施の形態１にかかる半導体装置１００は、チャネル活性化のために高温プロセス行なう必要がないため、基板１の種別を限定する必要もなく、様々な材料の基板１を選択可能である。
【００４４】
（実施の形態２）
つぎに、実施の形態２について説明する。実施の形態２においては、ゾル状の酸化物半導体材料を塗布液として用いる塗布法によってｎ型トランジスタのチャネルを形成することによって、半導体装置の製造をさらに簡易化している。具体的には、ゾル状の酸化物半導体材料を所定の位置に塗布し、これをさらにゲル化させるいわゆるゾルゲル法によってｎ型トランジスタのチャネルを形成する。
【００４５】
図５は、本実施の形態２にかかる相補型トランジスタによって構成される半導体装置の断面図である。なお、図５においては、説明のため、共通ゲート電極２に接続するコンタクト、ならびに、ソース電極４ｎｓ、４ｐｓおよびドレイン電極４ｄにそれぞれ接続するコンタクトについても図示している。また、実施の形態２にかかる半導体装置は、たとえば図２に示す平面図と同様の平面構成を有する。
【００４６】
図５に示すように、本実施の形態２にかかる半導体装置２００においては、ｎ型トランジスタのチャネルは、図３に示す酸化物半導体膜５に代えて、ゾルゲル法を用いて形成された酸化物半導体膜２０５によって構成される。ここで言うゾルゲル法とは、微粒子状態の酸化物半導体材料が分散された分散液（ゾル状態）を加水分解・重縮合反応により流動性の無い微粒子の集合体（ゲル状態）にし、これを加熱することで酸化物半導体を得る方法である。なお、酸化物半導体膜２０５は、例えば透明または半透明であってもよい。例えばＺＴＯで構成されたナノパーティクルを分散媒に分散させた酸化物半導体材料を用いて酸化物半導体膜２０５を形成することで、透明な半導体素子を形成することが可能となる。また、酸化物半導体材料を塗布後、形成された膜をベーク処理することで、その膜質を改善することが可能であるが、以下の説明では、簡略化のため、その記述を省略する。
【００４７】
また、酸化物半導体膜２０５上および有機半導体膜７上には、同一の材料で形成された保護膜２０８が形成されている。この保護膜２０８は、図３に示す保護膜８と同様に、有機半導体膜７に対して溶媒選択性が高いフッ素系樹脂材料によって形成される。また、フッ素系樹脂材料は、酸化物半導体膜２０５の構成材料ともほとんど反応することはないことから、酸化物半導体膜２０５に損傷を与えることなく、酸化物半導体膜２０５を安定して保護することができる。
【００４８】
このように、本実施の形態２にかかる半導体装置２００においては、ｎ型トランジスタのチャネル層である半導体層（酸化物半導体膜２０５に相当）形成のために、高い電子移動度を確保できる半導体膜を形成することが可能な酸化物半導体材料を用いており、また、ｐ型トランジスタのチャネル層である半導体層（有機半導体膜７に相当）形成のために、高いホール移動度を確保できる半導体膜を形成することが可能な有機半導体材料を用いていることから、ｎ型およびｐ型の各トランジスタの所期の移動度を確保しつつ、相補型論理回路として安定的に動作する性能の高い相補型トランジスタを実現することができる。
【００４９】
つぎに、図５に示す半導体装置２００の製造方法について説明する。図６−１〜図６−３は、図５に示す半導体装置２００の製造方法を示す断面図である。まず、図４−１〜図４−３に示す場合と同様に、基板１上に共通ゲート電極２、ゲート絶縁膜３、ソース電極４ｎｓ、４ｐｓ、ドレイン電極４ｄおよび接続層４ａを形成した後、図６−１に示すように、ｎ型トランジスタ領域に、ゾルゲル法を用いて酸化物半導体膜２０５を形成する。この酸化物半導体膜２０５は、印刷法を用いて塗布形成される。なお、酸化物半導体膜２０５は、印刷法のほか、スピンコート法、インクジェットプリント法などの塗布法を用いて酸化物半導体から成る膜を成膜することによって形成される場合もある。
【００５０】
つぎに、図６−２に示すように、ｐ型トランジスタ領域に、有機半導体材料を用いて有機半導体膜７を形成する。この有機半導体膜７は、印刷法を用いて形成される。なお、有機半導体膜７は、スピンコート法、インクジェットプリント法などの塗布法を用いて有機半導体から成る膜を成膜することによって形成される場合もある。次いで、図６−３に示すように、ソース電極４ｎｓ、４ｐｓ、ドレイン電極４ｄ、接続層４ａ、酸化物半導体膜２０５および有機半導体膜７上に、フッ素系樹脂材料を塗布し、さらにフォトリソ法によりパターニングすることで、接続層４ａ上および所定のソース電極４ｎｓ、４ｐｓおよびドレイン電極４ｄ上にコンタクトホール１２ａおよび１３ａが形成された保護膜２０８を形成する。その後、実施の形態１にかかる半導体装置１００と同様に、このコンタクトホール１２ａおよび１３ａ内に導電性材料を埋め込むことによって、図５に示すコンタクト１２，１３を形成するとともに、配線層１４ａ，１４ｂをパターニングする。そして、全面にパッシベーション膜１５を形成することによって、図５に示す半導体装置２００を得ることができる。
【００５１】
このように、本実施の形態２では、シリコン材料ではなく、高い電子移動度を確保できる半導体膜を形成することが可能な酸化物半導体材料を用いてｎ型トランジスタのチャネルを形成し、高いホール移動度を確保できる半導体膜を形成することが可能な有機半導体材料を用いてｐ型トランジスタのチャネルを形成するため、実施の形態１と同様に、キャリアのドーピング処理、チャネル活性化の高温プロセスおよび高度な真空プロセスを必要がなく、装置構成の大きな装置を用いることなく簡易なプロセスで、ｎ型およびｐ型の各トランジスタの所期の移動度を確保しつつ、相補型論理回路として安定的に動作する性能の高い相補型トランジスタを製造することができる。
【００５２】
また、本実施の形態２では、ゾル状態の酸化物半導体材料を印刷法などで所定の位置に塗布し、ゲル状態にしたあと加熱処理することによって酸化物半導体膜２０５を形成する。このため、実施の形態２によれば、実施の形態１において必要であった酸化物半導体膜５形成のためのフォトリソ処理およびエッチング処理を省くことができることから、実施の形態１よりもさらに簡易なプロセスで高性能の相補型トランジスタを製造することができる。
【００５３】
また、本実施の形態２では、ｐ型トランジスタのチャネルとなる有機半導体膜７およびｎ型トランジスタのチャネルとなる酸化物半導体膜２０５を印刷法で形成し、その後、基板１上全面に同一の材料で保護膜２０８を形成している。このため、実施の形態２によれば、実施の形態１のように開口領域を有する層間膜６および保護膜８を各トランジスタ領域に分けて形成する必要がないことから、実施の形態１よりもさらに簡易なプロセスで高性能の相補型トランジスタを製造することができる。
【００５４】
また、実施の形態２では、酸化物半導体膜２０５および有機半導体膜７とほとんど反応しないフッ素系樹脂材料を用いて保護膜２０８を形成するため、酸化物半導体膜２０５および有機半導体膜７の双方を安定して保護できることから、相補型トランジスタの性能を適切に保持可能である。
【００５５】
また、本実施の形態２では、インクジェットプリント法、印刷法といった塗布法を用いて共通ゲート電極２から保護膜２０８までの各膜を形成した場合には、保護膜２０８までの全層を簡易な塗布プロセスで形成することができる上にマスク枚数の削減を図ることもできるという効果を奏する。
【００５６】
なお、本実施の形態１または２においては、ｎ型トランジスタのチャネル層である半導体層（酸化物半導体膜５または２０５）を酸化物半導体材料を用いて形成し、ｐ型トランジスタのチャネル層である半導体層（有機半導体膜７）を有機半導体材料を用いて形成した場合を例に説明したが、もちろん、ｎ型トランジスタのチャネル層である半導体層を有機半導体材料を用いて形成し、ｐ型トランジスタのチャネル層である半導体層を酸化物半導体材料を用いて形成してもよい。この場合も、実施の形態１または２と同様に、高温プロセスや高度な真空プロセスを必要としないことから、簡易なプロセスで相補型トランジスタを製造することができる。
【００５７】
また、前述の各実施の形態では、ｐ型トランジスタＱ１とｎ型トランジスタＱ２の各ドレイン電極を同一の材料で構成するとともに、同一の工程で形成したが、各ドレイン電極を互いに異なる材料で構成するとともに、異なる工程でそれぞれを形成するようにしてもよく、またｐ型トランジスタＱ１とｎ型トランジスタＱ２の各ゲート電極も、同様に互いに異なる材料で構成するとともに、異なる工程でそれぞれを形成するようにしてもよい。また前述の各実施の形態ではｐ型トランジスタＱ１用のゲートとｎ型トランジスタＱ２用のゲートとを一体に形成しているが、ｐ型トランジスタＱ１用のゲートとｎ型トランジスタＱ２用のゲートとを別体に形成し、ｐ型トランジスタＱ１用のゲートとｎ型トランジスタＱ２用のゲートとを配線によって接続してもよく、さらにｐ型トランジスタＱ１用のゲートとｎ型トランジスタＱ２用のゲートとを互いに異なる材料で構成するようにしてもよい。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態１にかかる相補型トランジスタによって構成される半導体装置の電気的構成を示す回路図である。
【図２】本発明の実施の形態１にかかる相補型トランジスタによって構成される半導体装置の平面図である。
【図３】本発明の実施の形態１にかかる相補型トランジスタによって構成される半導体装置の断面図である。
【図４−１】図３に示す半導体装置の製造方法を示す断面図である。
【図４−２】図３に示す半導体装置の製造方法を示す断面図である。
【図４−３】図３に示す半導体装置の製造方法を示す断面図である。
【図４−４】図３に示す半導体装置の製造方法を示す断面図である。
【図４−５】図３に示す半導体装置の製造方法を示す断面図である。
【図４−６】図３に示す半導体装置の製造方法を示す断面図である。
【図４−７】図３に示す半導体装置の製造方法を示す断面図である。
【図４−８】図３に示す半導体装置の製造方法を示す断面図である。
【図４−９】図３に示す半導体装置の製造方法を示す断面図である。
【図５】本発明の実施の形態２にかかる相補型トランジスタによって構成される半導体装置の断面図である。
【図６−１】図５に示す半導体装置の製造方法を示す断面図である。
【図６−２】図５に示す半導体装置の製造方法を示す断面図である。
【図６−３】図５に示す半導体装置の製造方法を示す断面図である。
【符号の説明】
【００５９】
１  基板
２  共通ゲート電極
３  ゲート絶縁膜
４ａ  接続層
４ｄ  ドレイン電極
４ｎｓ、４ｐｓ  ソース電極
５，２０５  酸化物半導体膜
６  層間膜
７  有機半導体膜
８，２０８  保護膜
１１，１２，１３  コンタクト
１４ａ，１４ｂ  配線層
１５  パッシベーション膜
１６  フォトレジスト薄膜
１００，２００  半導体装置
【図１】
2010034343.tif 000003
【図２】
2010034343.tif 000004
【図３】
2010034343.tif 000005
【図４−１】
2010034343.tif 000006
【図４−２】
2010034343.tif 000007
【図４−３】
2010034343.tif 000008
【図４−４】
2010034343.tif 000009
【図４−５】
2010034343.tif 000010
【図４−６】
2010034343.tif 000011
【図４−７】
2010034343.tif 000012
【図４−８】
2010034343.tif 000013
【図４−９】
2010034343.tif 000014
【図５】
2010034343.tif 000015
【図６−１】
2010034343.tif 000016
【図６−２】
2010034343.tif 000017
【図６−３】
2010034343.tif 000018