【手続補正書】
【提出日】令和3年3月26日(2021.3.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイスを製造する方法であって、
側壁および底面によって画定された少なくとも１つの開口が基板表面に形成された基板を、処理チャンバ内に配置することと、
前記基板表面ならびに前記少なくとも１つの開口の前記側壁および前記底面の上に、シリコンライナー層を共形堆積させることと、
前記少なくとも１つの開口を流動性シリコン膜で充填することと、
前記シリコンライナー層および前記流動性シリコン膜を硬化させることと、
を含み、前記シリコンライナー層および前記流動性シリコン膜はそれぞれアモルファスシリコンを含む、方法。
【請求項２】
前記シリコンライナー層を共形堆積させることが、熱による堆積によって行われ、前記少なくとも１つの開口を前記流動性シリコン膜で充填することが、プラズマ化学気相堆積によって行われる、請求項１に記載の方法。
【請求項３】
前記シリコンライナー層を共形堆積させることが、
前記少なくとも１つの開口が形成された前記基板を、第１の前駆体に曝すことを含み、前記少なくとも１つの開口が形成された前記基板を、前記第１の前駆体に曝すことが、摂氏約３００度から約５５０度の間の温度と、約１０トールから約６００トールの間の圧力で起こり、前記第１の前駆体が、シラン、ジシラン、トリシラン、およびテトラシランのうちの１つ以上を含む、請求項１に記載の方法。
【請求項４】
前記少なくとも１つの開口を前記流動性シリコン膜で充填することが、
約１０ワットから約２００ワットの間のＲＦ電力を用いて第２の前駆体のプラズマを形成することと、
摂氏約−１００度から約５０度の間の温度と、約１トールから約１０トールの間の圧力を維持することと、
前記シリコンライナー層を上に有する前記基板を、前記プラズマに曝すことと、
を含み、前記第２の前駆体が、シラン、ジシラン、トリシラン、およびテトラシランのうちの１つ以上を含む、請求項１に記載の方法。
【請求項５】
硬化前の前記シリコンライナー層の水素濃度が、５パーセント未満である、請求項１に記載の方法。
【請求項６】
硬化前の前記流動性シリコン膜の水素濃度が、３０％を超える水素を含む、請求項５に記載の方法。
【請求項７】
前記シリコンライナー層および前記流動性シリコン膜を硬化することが間隙充填層を形成し、前記間隙充填層の水素濃度が約１０パーセントから約１５パーセントの間である、請求項６に記載の方法。
【請求項８】
前記硬化が、熱硬化、ＵＶ硬化、およびプラズマ硬化からなる群から選択される、請求項１に記載の方法。
【請求項９】
半導体デバイスを製造する方法であって、
側壁および底面によって画定された少なくとも１つの開口が基板表面に形成された基板を、処理チャンバ内に配置することと、
前記基板表面ならびに前記少なくとも１つの開口の前記側壁および前記底面の上に、約５パーセント未満の水素濃度を有するシリコンライナー層を堆積させることと、
前記少なくとも１つの開口を、約３０パーセントを超える水素濃度を有する流動性シリコン膜で充填することと、
前記シリコンライナー層および前記流動性シリコン膜を硬化させて、約１０パーセントから約１５パーセントの間の水素濃度を有する実質的にシームのない間隙充填部を形成することと、
を含み、前記シリコンライナー層および前記流動性シリコン膜はそれぞれアモルファスシリコンを含む、方法。
【請求項１０】
前記シリコンライナー層を堆積させることが、
摂氏約３００度から約５５０度の間の温度で前記基板を維持し、且つ約１０トールから約６００トールの間の圧力で前記処理チャンバの内部容積を維持することと、
前記少なくとも１つの開口が形成された前記基板を、第１の前駆体に曝すことと、
を含む、請求項９に記載の方法。
【請求項１１】
前記第１の前駆体が、シラン、ジシラン、トリシラン、およびテトラシランのうちの１つ以上を含む、請求項１０に記載の方法。
【請求項１２】
前記少なくとも１つの開口を前記流動性シリコン膜で充填することが、
約１０ワットから約２００ワットの間のＲＦ電力を用いて第２の前駆体のプラズマを形成することと、
摂氏約−１００度から約５０度の間の温度で前記基板を維持し、且つ約１トールから約１０トールの間の圧力で前記処理チャンバの内部容積を維持することと、
前記シリコンライナー層を上に有する前記基板を、前記プラズマに曝すことと、
を含む、請求項９に記載の方法。
【請求項１３】
前記第２の前駆体が、シラン、ジシラン、トリシラン、およびテトラシランのうちの１つ以上を含む、請求項１２に記載の方法。
【請求項１４】
基板表面と、前記基板表面上に形成された少なくとも１つのフィーチャとを有する基板であって、当該少なくとも１つのフィーチャは前記基板表面から延在し、且つ側壁および底面を有する、基板と、
前記基板表面ならびに前記少なくとも１つのフィーチャの前記側壁および前記底面の上に配置された硬化された共形シリコンライナー層と、
前記硬化された共形シリコンライナー層の上に配置された硬化された流動性シリコン膜と、
を備えた半導体デバイスであって、
前記硬化された共形シリコンライナー層と、前記硬化された流動性シリコン膜はそれぞれアモルファスシリコンを含み、
前記硬化された共形シリコンライナー層は、約５パーセント未満の水素濃度を有し、
前記硬化された流動性シリコン膜は、約２０パーセントを超える水素濃度を有する、半導体デバイス。
【請求項１５】
前記硬化された共形シリコンライナー層が、前記基板表面、並びに前記少なくとも１つのフィーチャの前記側壁および前記底面に直接接触し、前記硬化された流動性シリコン膜が、前記硬化された共形シリコンライナー層に直接接触している、請求項１４に記載の半導体デバイス。
【請求項１６】
基板表面と、前記基板表面上に形成された少なくとも１つのフィーチャとを有する基板であって、当該少なくとも１つのフィーチャは前記基板表面から延在し、且つ側壁および底面を有する、基板と、
前記基板表面ならびに前記少なくとも１つのフィーチャの前記側壁および前記底面の上に配置された共形シリコンライナー層と、
前記共形シリコンライナー層の上に配置された間隙充填膜であって、前記少なくとも１つのフィーチャを充填する、間隙充填膜と、
を備えた半導体デバイスであって、
前記間隙充填膜は実質的にシームがなく、
前記共形シリコンライナー層および前記間隙充填膜はそれぞれアモルファスシリコンを含む、半導体デバイス。
【請求項１７】
前記共形シリコンライナー層が約５％未満の水素濃度を有する、請求項１６に記載の半導体デバイス。
【請求項１８】
前記間隙充填膜が約２０％未満の水素濃度を有する、請求項１６に記載の半導体デバイス。
【請求項１９】
前記共形シリコンライナー層が、前記基板表面、並びに前記少なくとも１つのフィーチャの前記側壁及び前記底面と直接接触し、
前記間隙充填膜が、前記共形シリコンライナー層と直接接触する、請求項１６に記載の半導体デバイス。
【請求項２０】
前記少なくとも１つのフィーチャが高アスペクト比トレンチであり、
前記高アスペクト比トレンチが、１０：１以上のアスペクト比を有し、
前記側壁上の前記共形シリコンライナー層の合計厚さが、前記少なくとも１つのフィーチャの前記底面の幅の９０％未満である、請求項１６に記載の半導体デバイス。