(57)【要約】  【課題】  半導体素子および電子部品を良好に実装することが可能な配線基板を提供すること。  【解決手段】  絶縁基体１の搭載部１Ａに配設されており、上面に半導体集積回路素子Ｅ１の電極が導電バンプＢ１を介して接続される半導体素子接続パッド２Ａと、絶縁基体１の上面における搭載部１Ａの外側に配設された電子部品接続パッド２Ｂと、半導体素子接続パッド２Ａの上面および電子部品接続パッド２Ｂの上面を露出させる第１のソルダーレジスト層３ａと、電子部品接続パッド２Ｂ上に半導体素子接続パッド２Ａの上面を超える厚みで被着されており、上面に電子部品Ｅ２の電極が半田ボールＢ２を介して接続される導電突起７と、第１のソルダーレジスト層３ａ上に搭載部１Ａを囲繞するように被着されており、導電突起７の側面を埋めかつ導電突起７の上面の全面を露出させる第２のソルダーレジスト層３ｂとを具備する。【選択図】  図１
2010135347.tif 000002
【特許請求の範囲】
【請求項１】
上面中央部に半導体素子が搭載される搭載部を有する絶縁基体と、該絶縁基体の前記搭載部に配設されており、上面に前記半導体素子の電極が導電バンプを介して接続される複数の半導体素子接続パッドと、前記絶縁基体の上面における前記搭載部の外側に枠状の並びに配設された複数の電子部品接続パッドと、前記絶縁基体の上面に被着されており、前記半導体素子接続パッドの上面および前記電子部品接続パッドの上面を露出させる第１のソルダーレジスト層と、前記電子部品接続パッド上に前記半導体素子接続パッドの上面を超える厚みで被着されており、上面に前記半導体素子以外の電子部品の電極が半田ボールを介して接続される導電突起と、前記第１のソルダーレジスト層上に前記搭載部を囲繞するように被着されており、前記導電突起の側面を埋めかつ該導電突起の上面の全面を露出させる第２のソルダーレジスト層とを具備することを特徴とする配線基板。
【請求項２】
上面中央部に半導体素子が搭載される搭載部を有する絶縁基体と、該絶縁基体の前記搭載部に配設されており、上面に前記半導体素子の電極が導電バンプを介して接続される複数の半導体素子接続パッドと、前記絶縁基体の上面における前記搭載部の外側に枠状の並びに配設された複数の電子部品接続パッドと、前記絶縁基体の上面に被着されており、前記半導体素子接続パッドの上面および前記電子部品接続パッドの上面を露出させる第１のソルダーレジスト層と、前記電子部品接続パッド上に前記半導体素子接続パッドの上面を超える厚みで被着されており、上面に前記半導体素子以外の電子部品の電極が半田ボールを介して接続される導電突起と、前記第１のソルダーレジスト層上に前記搭載部を囲繞するように前記導電突起の上面を超える厚みで被着されており、前記導電突起に対応する位置に該導電突起の上面中央部を露出させる開口を有する第２のソルダーレジスト層とを具備することを特徴とする配線基板。
【請求項３】
前記第１のソルダーレジスト層は前記半導体素子接続パッドの側面を埋めているとともに該半導体素子接続パッドの上面の全面を露出させていることを特徴とする請求項１または２記載の配線基板。
【請求項４】
前記絶縁基体の上面に、前記半導体素子接続パッドから前記搭載部の外側にかけて延在するように前記半導体素子接続パッドより薄い厚みで被着形成された帯状配線導体をさらに有するとともに該帯状配線導体が前記第１のソルダーレジスト層で被覆されていることを特徴とする請求項３に記載の配線基板。
【請求項５】
前記導電突起の上面にニッケルおよび金めっき、または半田が被着されていることを特徴とする請求項１乃至４のいずれかに記載の配線基板。
【請求項６】
前記絶縁基体は、コア用の絶縁基板の上下面に複数のビルドアップ用の絶縁層が積層されて成り、下面側の前記絶縁層の合計の厚みが上面側の前記絶縁層の合計の厚みよりも厚いことを特徴とする請求項１乃至５のいずれかに記載の配線基板。
【請求項７】
上面中央部に半導体素子が搭載される搭載部を有する絶縁基体の前記搭載部に複数の半導体素子接続パッドを形成するとともに前記絶縁基体上面における前記搭載部の外側に複数の電子部品接続パッドを枠状の並びに形成する工程と、前記絶縁基体の上面に前記半導体素子接続パッドの上面および前記電子部品接続パッドの上面を露出させる第１のソルダーレジスト層を形成する工程と、前記電子部品接続パッドの上面に前記半導体素子接続パッドの上面を超える厚みの導電突起を形成する工程と、前記第１のソルダーレジスト層上に前記搭載部を囲繞するとともに前記導電突起の側面を埋めかつ該導電突起の上面の全面を露出させる第２のソルダーレジスト層を形成する工程とを行なうことを特徴とする配線基板の製造方法。
【請求項８】
上面中央部に半導体素子が搭載される搭載部を有する絶縁基体の前記搭載部に複数の半導体素子接続パッドを形成するとともに前記絶縁基体上面における前記搭載部の外側に複数の電子部品接続パッドを枠状の並びに形成する工程と、前記絶縁基体の上面に前記半導体素子接続パッドの上面および前記電子部品接続パッドの上面を露出させる第１のソルダーレジスト層を形成する工程と、前記電子部品接続パッドの上面に前記半導体素子接続パッドの上面を超える厚みの導電突起を形成する工程と、前記第１のソルダーレジスト層上に前記搭載部を前記導電突起の上面を超える厚みで囲繞するとともに前記導電突起に対応する位置に該導電突起の上面中央部を露出させる開口を有する第２のソルダーレジスト層を形成する工程とを行なうことを特徴とする配線基板の製造方法。
【請求項９】
前記第１のソルダーレジスト層を、前記半導体素子接続パッドの側面を埋めるとともに該半導体素子接続パッドの上面の全面を露出させるように形成することを特徴とする請求項７または８記載の配線基板の製造方法。
【請求項１０】
前記絶縁基体の上面に、前記半導体素子接続パッドから前記搭載部の外側にかけて延在する帯状配線導体を前記半導体素子接続パッドより薄い厚みで被着形成するとともに該帯状配線導体を前記第１のソルダーレジスト層で被覆する工程を含むことを特徴とする請求項９記載の配線基板の製造方法。
【請求項１１】
前記導電突起の上面にニッケルめっきおよび金めっき、または半田を被着する工程を含むことを特徴とする請求項７乃至１０に記載の配線基板の製造方法。
【請求項１２】
前記絶縁基体は、コア用の絶縁基板の上下面に複数のビルドアップ用の絶縁層が積層されて成り、下面側の前記絶縁層の合計の厚みが上面側の前記絶縁層の合計の厚みよりも厚いことを特徴とする請求項７乃至１１のいずれかに記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板およびその製造方法に関し、より詳細には、例えばエリアアレイ型の半導体素子をフリップチップ接続により搭載するのに好適な配線基板およびその製造方法に関する。
【背景技術】
【０００２】
従来から、半導体素子である半導体集積回路素子として、多数の電極端子を、その一方の主面の略全面に亘って格子状の並びに配設した、いわゆるエリアアレイ型の半導体集積回路素子がある。
このような半導体集積回路素子を配線基板に搭載する方法として、フリップチップ接続により接続する方法が採用されている。フリップチップ接続とは、配線基板上に設けた半導体素子接続パッドの上面を半導体集積回路素子の電極端子の配置に対応した並びに露出させ、この半導体素子接続パッドの露出する上面と前記半導体集積回路素子の電極端子とを対向させ、これらの間を半田や金等からなる導電バンプを介して電気的に接続する方法である。
また、近時はこのようなフリップチップ接続により半導体素子を配線基板上に搭載し、さらにその上に別の電子部品を半田ボール接続により搭載して、配線基板への半導体素子や電子部品の搭載密度を高めることが行われている。
【０００３】
図６２は、半導体素子としてのエリアアレイ型の半導体集積回路素子をフリップチップ接続により搭載し、さらにその上に別の電子部品しての半導体素子搭載基板を半田ボール接続した従来の配線基板の一例を示す概略断面図であり、図６３は、図６２の配線基板を示す平面図である。
【０００４】
これらの図に示すように、従来の配線基板１１０は、コア用の絶縁基板１０１ａの上下面に複数のビルドアップ用の絶縁層１０１ｂが積層されて成る絶縁基体１０１の内部および表面にコア用の配線導体１０２ａおよびビルドアップ用の配線導体１０２ｂが被着されているとともに、その最表面には保護用のソルダーレジスト層１０３が被着されている。また、絶縁基体１０１の上面中央部には半導体集積回路素子Ｅ１が搭載される半導体素子搭載部１０１Ａおよび上面外周部には半導体素子搭載基板Ｅ２が搭載される電子部品搭載部１０１Ｂを有している。
【０００５】
コア用の絶縁基板１０１ａの上面から下面にかけては複数のスルーホール１０４が形成されており、絶縁基板１０１ａの上下面およびスルーホール１０４の内面にはコア用の配線導体１０２ａが被着され、スルーホール１０４の内部には埋め込み樹脂１０５が充填されている。ビルドアップ用の絶縁層１０１ｂには、それぞれに複数のビアホール１０６が形成されており、各絶縁層１０１ｂの表面およびビアホール１０６の内面には、ビルドアップ用の配線導体１０２ｂが被着形成されている。
【０００６】
この配線導体１０２ｂのうち、配線基板１１０の上面側における最外層の絶縁層１０１ｂ上に被着された一部は、半導体素子搭載部１０１Ａにおいて半導体集積回路素子Ｅ１の電極端子に導電バンプＢ１を介してフリップチップ接続により電気的に接続される円形の半導体素子接続パッド１０２Ａを形成しており、これらの半導体素子接続パッド１０２Ａは格子状の並びに複数並んで形成されている。さらに、配線導体１０２ｂのうち、配線基板１１０の上面側における最外層の絶縁層１０１ｂ上に被着された他の一部は、電子部品搭載部１０１Ｂにおいて電子部品としての半導体素子搭載基板Ｅ２の電極端子に半田ボールＢ２を介して半田ボール接続により電気的に接続される円形の電子部品接続パッド１０２Ｂを形成しており、この電子部品接続パッド１０２Ｂは枠状の並びに複数並んで形成されている。そして、これらの半導体素子接続パッド１０２Ａおよび電子部品接続パッド１０２Ｂはその外周部がソルダーレジスト層１０３により覆われているとともに上面の中央部がソルダーレジスト層１０３から露出しており、半導体素子接続パッド１０２Ａの露出部に半導体集積回路素子Ｅ１の電極端子が半田や金等から成る導電バンプＢ１を介して電気的に接続され、電子部品接続パッド１０２Ｂの露出部に半導体素子搭載基板Ｅ２の電極端子が半田ボールＢ２を介して電気的に接続される。
【０００７】
さらに、配線基板１１０の下面側における最外層の絶縁層１０１ｂ上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド１０２Ｃであり、この外部接続パッド１０２Ｃは格子状の並びに複数並んで形成されている。この外部接続パッド１０２Ｃはその外周部がソルダーレジスト層１０３により覆われているとともに、その下面中央部がソルダーレジスト層１０３から露出しており、外部接続パッド１０２Ｃの露出部に、外部電気回路基板の配線導体が半田ボールＢ３を介して電気的に接続される。
【０００８】
ソルダーレジスト層１０３は、最外層の配線導体１０２ｂを保護するとともに、半導体素子接続パッド１０２Ａおよび電子部品接続パッド１０２Ｂや外部接続パッド１０２Ｃの露出部を画定する。このようなソルダーレジスト層１０３は、感光性を有する液状の熱硬化性樹脂またはフィルムを配線導体１０２ｂが形成された最外層の絶縁層１０１ｂ上に積層した後、半導体素子接続パッド１０２Ａおよび電子部品接続パッド１０２Ｂや外部接続パッド１０２Ｃの外周部を覆うとともに中央部を露出させる開口を有するように露光および現像し、硬化させることにより形成される。このため、半導体素子接続パッド１０２Ａおよび電子部品接続パッド１０２Ｂの露出部は、ソルダーレジスト層１０３の表面から凹んで位置することになるとともに外周部がソルダーレジスト層１０３の下に所定の幅で埋設されることになる。
【０００９】
そして、半導体集積回路素子Ｅ１の電極端子と半導体素子接続パッド１０２Ａとを導電バンプＢ１を介して電気的に接続した後、半導体集積回路素子Ｅ１と配線基板１１０との間の隙間にエポキシ樹脂等の熱硬化性樹脂から成るアンダーフィルと呼ばれる充填樹脂Ｕ１を充填し、半導体集積回路素子Ｅ１が配線基板１１０上に実装される。さらに、その上に半導体素子搭載基板Ｅ２の電極端子と電子部品接続パッド１０２Ｂとを半田ボールＢ２を介して電気的に接続することにより半導体素子搭載基板Ｅ２が配線基板１１０上に実装され、これにより配線基板１１０上に半導体素子および電子部品が高密度に実装されることとなる。なお、このとき配線基板１１０と半導体素子搭載基板Ｅ２との間には半田ボールＢ２の大きさに対応した隙間が形成され、この隙間に半導体集積回路素子Ｅ１が収容されることとなる。
【００１０】
ところが近時、半導体集積回路素子Ｅ１および半導体素子搭載基板Ｅ２は、その高集積度化が急激に進み、半導体集積回路素子Ｅ１における電極端子の配列ピッチが例えば１５０μｍ未満と狭ピッチになってきているとともに半導体素子搭載基板Ｅ２における電極端子の配列ピッチも例えば５００μm未満の狭ピッチになってきている。このように半導体素子搭載基板Ｅ２における電極端子の配列ピッチが狭ピッチになった場合、必然的に電子部品接続パッド１０２Ｂの配列ピッチもこれに対応した狭いものになる。そして、電子部品接続パッド１０２Ｂの配列ピッチが狭ピッチになると、隣接する電子部品接続パッド１０２Ｂ同士およびこれらに接続される半田ボールＢ２同士の電気的な絶縁信頼性を確保するために電子部品接続パッド１０２Ｂの直径およびこれに接続される半田ボールＢ２の直径も小さいものとなる。電子部品接続パッド１０２Ｂに接続される半田ボールＢ２の直径が小さいものとなった場合、半導体素子搭載基板Ｅ２の電極端子を電子部品接続パッド１０２Ｂに半田ボールＢ２を介して接続すると、半導体素子搭載基板Ｅ２と配線基板１１０との間に半導体集積回路素子Ｅ１を収容するための隙間を良好に形成することが困難となり、配線基板１１０上に半導体集積回路素子Ｅ１と半導体素子搭載基板Ｅ２とを良好に実装することができなくなるという問題が発生する。
【特許文献１】特開２０００−２４４０８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の課題は、上面中央部にエリアアレイ型等の半導体素子をフリップチップ接続により搭載するとともにその上から別の電子部品を半田ボール搭載する配線基板において、電子部品の電極が接続される電子部品接続パッドの配列ピッチが５００μｍ未満の狭いものであったとしても、配線基板と電子部品との間に半導体素子を収容するために十分な隙間を確保して半導体素子および電子部品をそれぞれフリップチップ接続および半田ボール接続により良好に実装することが可能な配線基板を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の一つ目の配線基板は、上面中央部に半導体素子が搭載される搭載部を有する絶縁基体と、該絶縁基体の前記搭載部に配設されており、上面に前記半導体素子の電極が導電バンプを介して接続される複数の半導体素子接続パッドと、前記絶縁基体の上面における前記搭載部の外側に枠状の並びに配設された複数の電子部品接続パッドと、前記絶縁基体の上面に被着されており、前記半導体素子接続パッドの上面および前記電子部品接続パッドの上面を露出させる第１のソルダーレジスト層と、前記電子部品接続パッド上に前記半導体素子接続パッドの上面を超える厚みで被着されており、上面に前記半導体素子以外の電子部品の電極が半田ボールを介して接続される導電突起と、前記第１のソルダーレジスト層上に前記搭載部を囲繞するように被着されており、前記導電突起の側面を埋めかつ該導電突起の上面の全面を露出させる第２のソルダーレジスト層とを具備することを特徴とするものである。
【００１３】
また本発明の二つ目の配線基板は、上面中央部に半導体素子が搭載される搭載部を有する絶縁基体と、該絶縁基体の前記搭載部に配設されており、上面に前記半導体素子の電極が導電バンプを介して接続される複数の半導体素子接続パッドと、前記絶縁基体の上面における前記搭載部の外側に枠状の並びに配設された複数の電子部品接続パッドと、前記絶縁基体の上面に被着されており、前記半導体素子接続パッドの上面および前記電子部品接続パッドの上面を露出させる第１のソルダーレジスト層と、前記電子部品接続パッド上に前記半導体素子接続パッドの上面を超える厚みで被着されており、上面に前記半導体素子以外の電子部品の電極が半田ボールを介して接続される導電突起と、前記第１のソルダーレジスト層上に前記搭載部を囲繞するように前記導電突起の上面を超える厚みで被着されており、前記導電突起に対応する位置に該導電突起の上面中央部を露出させる開口を有する第２のソルダーレジスト層とを具備することを特徴とするものである。
【００１４】
本発明の一つ目の配線基板の製造方法は、上面中央部に半導体素子が搭載される搭載部を有する絶縁基体の前記搭載部に複数の半導体素子接続パッドを形成するとともに前記絶縁基体上面における前記搭載部の外側に複数の電子部品接続パッドを枠状の並びに形成する工程と、前記絶縁基体の上面に前記半導体素子接続パッドの上面および前記電子部品接続パッドの上面を露出させる第１のソルダーレジスト層を形成する工程と、前記電子部品接続パッドの上面に前記半導体素子接続パッドの上面を超える厚みの導電突起を形成する工程と、前記第１のソルダーレジスト層上に前記搭載部を囲繞するとともに前記導電突起の側面を埋めかつ該導電突起の上面の全面を露出させる第２のソルダーレジスト層を形成する工程とを行なうことを特徴とするものである。
【００１５】
また本発明の二つ目の配線基板の製造方法は、上面中央部に半導体素子が搭載される搭載部を有する絶縁基体の前記搭載部に複数の半導体素子接続パッドを形成するとともに前記絶縁基体上面における前記搭載部の外側に複数の電子部品接続パッドを枠状の並びに形成する工程と、前記絶縁基体の上面に前記半導体素子接続パッドの上面および前記電子部品接続パッドの上面を露出させる第１のソルダーレジスト層を形成する工程と、前記電子部品接続パッドの上面に前記半導体素子接続パッドの上面を超える厚みの導電突起を形成する工程と、前記第１のソルダーレジスト層上に前記搭載部を前記導電突起の上面を超える厚みで囲繞するとともに前記導電突起に対応する位置に該導電突起の上面中央部を露出させる開口を有する第２のソルダーレジスト層を形成する工程とを行なうことを特徴とするものである。
【発明の効果】
【００１６】
本発明の一つ目の配線基板によれば、電子部品接続パッド上に半導体素子接続パッドの上面を超える厚みで導電突起が形成されており、この導電突起の上面に電子部品の電極が半田ボールを介して接続されることから、電子部品の電極が接続される電子部品接続パッドの配列ピッチが５００μｍ未満の狭いものであったとしても、配線基板と電子部品との間に半導体素子を収容するために十分な隙間を確保して半導体素子および電子部品をそれぞれフリップチップ接続および半田ボール接続により良好に実装することが可能な配線基板を提供することができる。しかも第２のソルダーレジスト層が前記導電突起の側面を埋めるとともに前記導電突起の上面の全面を露出させることから、導電突起の上面における第２のソルダーレジスト層からの露出部の面積を十分に広いものとして、電子部品の電極と導電突起とを半田ボールを介して強固かつ良好に接続することが可能な配線基板を提供することができる。
【００１７】
また本発明の二つ目の配線基板によれば、電子部品接続パッド上に半導体素子接続パッドの上面を超える厚みで導電突起が形成されており、この導電突起の上面に電子部品の電極が半田ボールを介して接続されることから、電子部品の電極が接続される電子部品接続パッドの配列ピッチが５００μｍ未満の狭いものであったとしても、配線基板と電子部品との間に半導体素子を収容するために十分な隙間を確保して半導体素子および電子部品をそれぞれフリップチップ接続および半田ボール接続により良好に実装することが可能な配線基板を提供することができる。しかも第２のソルダーレジスト層が導電突起の上面を超える厚みで被着されているとともに導電突起に対応する位置に導電突起の上面中央部を露出させる開口を有することから、導電突起の上面中央部はこの開口とで形成される凹部の底面を形成している。これにより、電子部品を配線基板上に実装する際に、電子部品の電極端子と導電突起とを接続する半田ボールが導電突起上に良好に位置決めされ、電子部品を配線基板に搭載することが容易になる。
【００１８】
さらに本発明の一つ目または二つ目の配線基板において、第１のソルダーレジスト層が半導体素子接続パッドの側面を埋めているとともに半導体素子接続パッドの上面の全面を露出させている場合、半導体素子接続パッドの配列ピッチが例えば１５０μｍ未満の狭ピッチであったとしても、半導体素子接続パッドの上面における第１のソルダーレジスト層からの露出部の面積を十分に広いものとして、半導体素子の電極と半導体素子接続パッドとを導電バンプを介して強固かつ良好に接続することが可能な配線基板を提供することができる。
【００１９】
さらに上記第１のソルダーレジスト層が半導体素子接続パッドの側面を埋めているとともに半導体素子接続パッドの上面の全面を露出させている配線基板において、絶縁基体の上面に、半導体素子接続パッドから搭載部の外側にかけて延在するように半導体素子接続パッドより薄い厚みで被着形成された帯状配線導体をさらに有するとともに該帯状配線導体が第１のソルダーレジスト層で被覆されている場合には、半導体素子接続パッドの配列ピッチが例えば１５０μｍ未満の狭ピッチであったとしても、隣接する半導体素子接続パッドの間の間隔を広く確保することができ、それらの間に第１のソルダーレジスト層で覆われた帯状配線導体を、両側の半導体素子接続パッドとの間に十分な間隔をもって形成することができ、設計自由度の高い配線基板を提供することができる。
【００２０】
またさらに上記の各本発明の配線基板において、前記導電突起の上面にニッケルおよび金めっき、または半田が被着されている場合には、導電突起の酸化腐食を有効に防止することができるとともに導電突起と半田ボールとの接続を極めて良好なものとすることができる。
【００２１】
さらに上記の各本発明の配線基板において、絶縁基体がコア用の絶縁基板の上下面に複数のビルドアップ用の絶縁層が積層されて成り、下面側の前記絶縁層の合計の厚みが上面側の前記絶縁層の合計の厚みよりも厚い場合には、上面側における第１のソルダーレジスト層および第２のソルダーレジスト層に起因して発生する配線基板の反りを小さいものとすることができる。
【００２２】
本発明の一つ目の配線基板の製造方法によれば、上面中央部に半導体素子が搭載される搭載部を有する絶縁基体の前記搭載部に複数の半導体素子接続パッドを形成するとともに前記絶縁基体上面における前記搭載部の外側に複数の電子部品接続パッドを枠状の並びに形成する工程と、前記絶縁基体の上面に前記半導体素子接続パッドの上面および前記電子部品接続パッドの上面を露出させる第１のソルダーレジスト層を形成する工程と、前記電子部品接続パッドの上面に前記半導体素子接続パッドの上面を超える厚みの導電突起を形成する工程と、前記第１のソルダーレジスト層上に前記搭載部を囲繞するとともに前記導電突起の側面を埋めかつ該導電突起の上面の全面を露出させる第２のソルダーレジスト層を形成する工程とを行なうことから、電子部品の電極が接続される電子部品接続パッドの配列ピッチが５００μｍ未満の狭いものであったとしても、配線基板と電子部品との間に半導体素子を収容するために十分な隙間を確保して半導体素子および電子部品をそれぞれフリップチップ接続および半田ボール接続により良好に実装することが可能な配線基板を提供することができる。しかも第２のソルダーレジスト層で前記導電突起の側面を埋めるとともに前記導電突起の上面の全面を露出させることから、導電突起の上面における第２のソルダーレジスト層からの露出部の面積を十分に広いものとして、電子部品の電極と導電突起とを半田ボールを介して強固かつ良好に接続することが可能な配線基板を提供することができる。
【００２３】
また本発明の二つ目の配線基板の製造方法によれば、上面中央部に半導体素子が搭載される搭載部を有する絶縁基体の前記搭載部に複数の半導体素子接続パッドを形成するとともに前記絶縁基体上面における前記搭載部の外側に複数の電子部品接続パッドを枠状の並びに形成する工程と、前記絶縁基体の上面に前記半導体素子接続パッドの上面および前記電子部品接続パッドの上面を露出させる第１のソルダーレジスト層を形成する工程と、前記電子部品接続パッドの上面に前記半導体素子接続パッドの上面を超える厚みの導電突起を形成する工程と、前記第１のソルダーレジスト層上に前記搭載部を前記導電突起の上面を超える厚みで囲繞するとともに前記導電突起に対応する位置に該導電突起の上面中央部を露出させる開口を有する第２のソルダーレジスト層を形成する工程とを行なうことから、電子部品の電極が接続される電子部品接続パッドの配列ピッチが５００μｍ未満の狭いものであったとしても、配線基板と電子部品との間に半導体素子を収容するために十分な隙間を確保して半導体素子および電子部品をそれぞれフリップチップ接続および半田ボール接続により良好に実装することが可能な配線基板を提供することができる。しかも第２のソルダーレジスト層が導電突起の上面を超える厚みで被着されているとともに導電突起に対応する位置に導電突起の上面中央部を露出させる開口を有することから、導電突起の上面中央部はこの開口とで形成される凹部の底面を形成している。これにより、電子部品を配線基板上に実装する際に、電子部品の電極端子と導電突起とを接続する半田ボールが導電突起上に良好に位置決めされ、電子部品を配線基板に搭載することが容易な配線基板を提供することができる。
【００２４】
さらに本発明の一つ目または二つ目の配線基板の製造方法において、第１のソルダーレジスト層を、半導体素子接続パッドの側面を埋めるとともに半導体素子接続パッドの上面の全面を露出させるように形成する場合、半導体素子接続パッドの配列ピッチが例えば１５０μｍ未満の狭ピッチであったとしても、半導体素子接続パッドの上面におけるソルダーレジスト層からの露出部の面積を十分に広いものとして、半導体素子の電極と半導体素子接続パッドとを導電バンプを介して強固かつ良好に接続することが可能な配線基板を提供することができる。
【００２５】
さらに、上記第１のソルダーレジスト層を、半導体素子接続パッドの側面を埋めるとともに半導体素子接続パッドの上面の全面を露出させるように形成する配線基板の上記製造方法において、絶縁基体の上面に、半導体素子接続パッドから搭載部の外側にかけて延在する帯状配線導体を半導体素子接続パッドより薄い厚みで被着形成するとともに該帯状配線導体を第１のソルダーレジスト層で被覆する工程を含む場合、半導体素子接続パッドの配列ピッチが例えば１５０μｍ未満の狭ピッチであったとしても、隣接する半導体素子接続パッドの間の間隔を広く確保することができ、それらの間に第１のソルダーレジスト層で覆われた帯状配線導体を、両側の半導体素子接続パッドとの間に十分な間隔をもって形成することができ、設計自由度の高い配線基板を提供することができる。
【００２６】
また上述の各本発明の配線基板の製造方法において、前記導電突起の上面にニッケルめっきおよび金めっき、または半田を被着する工程を含む場合、導電突起の酸化腐食を有効に防止することができるとともに導電突起と半田ボールとの接続を極めて良好なものとした配線基板を提供することができる。
【００２７】
さらに、上記の各本発明の配線基板の製造方法において、絶縁基体がコア用の絶縁基板の上下面に複数のビルドアップ用の絶縁層が積層されて成り、下面側の前記絶縁層の合計の厚みが上面側の前記絶縁層の合計の厚みよりも厚い場合には、上面側におけるの第１のソルダーレジスト層および第２のソルダーレジスト層に起因して発生する配線基板の反りを小さいものとすることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明にかかる一つ目の配線基板およびその製造方法について図面を参照して詳細に説明する。
図１は、半導体素子としてのエリアアレイ型の半導体集積回路素子をフリップチップ接続により搭載し、さらにその上に別の電子部品としての半導体素子搭載基板を半田ボール接続により搭載した本発明にかかる配線基板の一つ目の実施形態例を示す概略断面図であり、図２は、図１の配線基板を示す平面図である。
【００２９】
図１および図２に示すように、本発明にかかる配線基板１０はコア用の絶縁基板１ａの上下面にビルドアップ用の絶縁層１ｂが積層されて成る絶縁基体１の内部および表面にコア用の配線導体２ａとビルドアップ用の配線導体２ｂとが被着されているとともに、その上面側の最表面に第１のソルダーレジスト層３ａおよび第２のソルダーレジスト層３ｂならびに下面側の最表層に第３のソルダーレジスト層３ｃが被着されて成る。また、絶縁基体１の上面中央部には半導体集積回路素子Ｅ１が搭載される半導体素子搭載部１Ａおよび上面外周部には半導体素子搭載基板Ｅ２が搭載される電子部品搭載部１Ｂを有している。
【００３０】
コア用の絶縁基板１ａは、厚みが０．０５〜１．５ｍｍ程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁基板１ａは、絶縁基体１のコア部材として機能する。
【００３１】
コア用の絶縁基板１ａには、その上面から下面にかけて直径が０．０５〜０．３ｍｍ程度の複数のスルーホール４が形成されており、絶縁基板１ａの上下面およびスルーホール４の内面には、コア用の配線導体２ａが被着されている。コア用の配線導体２ａは、絶縁基板１ａの上下面では、主として銅箔または無電解銅めっきおよびその上の電解銅めっきから形成されており、スルーホール４の内面では、無電解銅めっきおよびその上の電解銅めっきから形成されている。
【００３２】
また、スルーホール４の内部には、エポキシ樹脂等の熱硬化性樹脂から成る埋め込み樹脂５が充填されており、絶縁基板１ａの上下面に形成された配線導体２ａ同士がスルーホール４内の配線導体２ａを介して電気的に接続されている。
【００３３】
このような絶縁基板１ａは、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートの上下面に配線導体２ａ用の銅箔を貼着した後、そのシートを熱硬化させ、これに上面から下面にかけてスルーホール４用のドリル加工を施すことにより作製される。
【００３４】
コア用の配線導体２ａは、絶縁基板１ａ用の前記シートの上下全面に、厚みが２〜１８μｍ程度の銅箔を上述のように貼着しておくとともに、これらの銅箔および絶縁基板１ａにスルーホール４を穿孔した後、このスルーホール４の内面および銅箔表面に無電解銅めっきおよび電解銅めっきを順次施し、次いで、スルーホール４内を埋め込み樹脂５で充填した後、この上下面の銅箔および銅めっきをフォトリソグラフィ技術を用いて所定のパターンにエッチング加工することにより、絶縁基板１ａの上下面およびスルーホール４の内面に形成される。
【００３５】
埋め込み樹脂５は、スルーホール４を塞ぐことによりスルーホール４の直上および直下にビルドアップ用の絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール４内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。
【００３６】
絶縁基板１ａの上下面に積層されたビルドアップ用の絶縁層１ｂは、それぞれの厚みが２０〜６０μｍ程度であり、絶縁基板１ａと同様にガラスクロスに熱硬化性樹脂を含浸させた電気絶縁材料や、あるいはエポキシ樹脂等の熱硬化性樹脂に酸化珪素等の無機フィラーを分散させた電気絶縁材料から成る。各絶縁層１ｂには、直径が３０〜１００μｍ程度の複数のビアホール６が形成されており、各絶縁層１ｂの表面およびビアホール６内にはビルドアップ用の配線導体２ｂが被着されている。
【００３７】
これらの絶縁層１ｂは、配線導体２ａが形成された絶縁基板１ａの表面や配線導体２ｂが形成された絶縁層１ｂの表面に未硬化の熱硬化性樹脂組成物を含有する樹脂シートを貼着するとともに熱硬化させた後、その所定の位置にレーザ加工を施すことによりビアホール６を穿孔することにより形成される。
【００３８】
ビルドアップ用の配線導体２ｂは、無電解銅めっきおよびその上の電解銅めっきから成り、絶縁層１ｂを挟んで上層に位置する配線導体２ｂと下層に位置する配線導体２ａまたは２ｂとをビアホール６内の配線導体２ｂを介して電気的に接続することにより、高密度配線を立体的に形成可能としている。
【００３９】
このようなビルドアップ用の配線導体２ｂは、厚みが５〜２０μｍ程度であり、セミアディティブ法といわれる方法により形成される。セミアディティブ法は、例えば、ビアホール６が形成されたビルドアップ用の絶縁層１ｂの表面に、電解めっき用の下地めっき層を無電解銅めっきにより形成し、その上に配線導体２ｂに対応した開口を有するめっきレジスト層を形成し、次に、下地めっき層を給電用の電極として、開口から露出する下地めっき層上に電解銅めっきを施すことで配線導体２ｂを形成し、めっきレジストを剥離した後、露出する下地めっき層をエッチング除去することによって、各配線導体２ｂを電気的に独立させる方法である。
【００４０】
ビルドアップ用の配線導体２ｂのうち、配線基板１０の上面側における最外層の絶縁層１ｂ上に被着された一部は、半導体素子搭載部１Ａにおいて半導体集積回路素子Ｅ１の電極に半田等の導電バンプＢ１を介して電気的に接続される円形の半導体素子接続パッド２Ａを形成しており、これらの半導体素子接続パッド２Ａは格子状の並びに複数並んで形成されている。さらに、ビルドアップ用の配線導体２ｂのうち、配線基板１０の上面側における最外層の絶縁層１ｂ上に被着された他の一部は、電子部品搭載部１Ｂにおいて円形の電子部品接続パッド２Ｂを形成しており、枠状の並びに複数並んで形成されている。そしてこの電子部品接続パッド２Ｂの上面には半導体素子搭載基板Ｅ２の電極端子に半田ボールＢ２を介して接続される導電突起７が被着されている。また、配線基板１０の下面側における最外層の絶縁層１ｂ上に被着された一部は、外部電気回路基板の配線導体に半田ボールＢ３を介して電気的に接続される外部接続用の外部接続パッド２Ｃを形成しており、複数並んで形成されている。
【００４１】
電子部品接続パッド２Ｂの上面に形成された導電突起７は、半導体素子接続パッド２Ａの上面を超える厚みに被着された電解銅めっきから成り、電子部品接続パッド２Ｂ上に円柱状の電解銅めっき層を選択的に析出させることにより形成される。
【００４２】
さらに、上面側の最外層の絶縁層１ｂ上には、第１のソルダーレジスト層３ａおよびその上に第２のソルダーレジスト層３ｂが被着されている。また、下面側の最外層の絶縁層１ｂ上には、第３のソルダーレジスト層３ｃが被着されている。これらの第１のソルダーレジスト層３ａおよび第２のソルダーレジスト層３ｂならびに第３のソルダーレジスト層３ｃは、最外層の配線導体２ｂや導電突起７を熱や外部環境から保護するための保護膜である。第１のソルダーレジスト層３ａは、半導体素子接続パッド２Ａの上面中央部および電子部品接続パッド２Ｂの上面中央部を露出させるようにして被着されており、電子部品接続パッド２Ａの上面中央部を露出させる開口３Ａと電子部品接続パッド２Ｂの上面中央部を露出させる開口３Ｂとを有している。さらにこの上に、導電突起７の側面を埋めるとともに導電突起７の上面の全面を露出させる第２のソルダーレジスト層３ｂが搭載部１Ａを囲繞するように被着されている。また、第３のソルダーレジスト層３ｃは、外部接続用パッド２Ｃの中央部を露出させるようにして被着されており、外部接続パッド２Ｃの下面中央部を露出させる開口３Ｃを有している。
【００４３】
そして、半導体集積回路素子Ｅ１の電極端子と半導体素子接続パッド２Ａとを導電バンプＢ１を介して電気的に接続した後、半導体集積回路素子Ｅ１と配線基板１０との間の隙間にエポキシ樹脂等の熱硬化性樹脂から成るアンダーフィルと呼ばれる充填樹脂Ｕ１を充填し、さらにその上から半導体素子搭載基板Ｅ２の電極端子と導電突起７とを半田ボールＢ２を介して電気的に接続することにより半導体素子搭載基板Ｅ２を配線基板１０上に実装し、それにより配線基板１０上に半導体集積回路素子Ｅ１および半導体素子搭載基板Ｅ２が高密度に実装されることとなる。なお、このとき配線基板１０と半導体素子搭載基板Ｅ２との間には半田ボールＢ２の大きさに対応した隙間が形成され、この隙間に半導体集積回路素子Ｅ１が収容されることとなる。
【００４４】
なお、本例の配線基板１０においては、電子部品接続パッド２Ｂの上面に半導体素子搭載基板Ｅ２の電極端子が半田ボールＢ２を介して接続される導電突起７が半導体素子接続パッド２Ａの上面を超える厚みで被着されていることが重要である。このような構成により、電子部品接続パッド２Ｂの配列ピッチが５００μｍ未満の狭いものであったとしても、導電突起７の上面が半導体素子接続パッド２Ａの上面よりも高い分だけ配線基板１０と半導体素子搭載基板Ｅ２との間に半導体集積回路素子Ｅ１を収容するために十分な隙間を確保して半導体集積回路素子Ｅ１および半導体素子搭載基板Ｅ２をそれぞれフリップチップ接続および半田ボール接続により良好に実装することが可能となる。なお、導電突起７の上面の高さは半導体素子接続パッド２Ａの上面の高さよりも４０〜７０μｍ程度高いことが好ましい。導電突起７の上面が半導体素子接続パッド２Ａの上面よりも４０μｍ満たない高さで高い場合、配線基板１０と半導体素子搭載基板Ｅ２との間に半導体集積回路素子Ｅ１を収容するための十分な隙間を形成することが困難となる傾向にあり、７０μｍを超えて高い場合、配線基板１０とこれに実装された半導体集積回路素子Ｅ１および半導体素子搭載基板Ｅ２を合わせた全体の厚みを薄いものとすることが困難となる。
【００４５】
さらに、本例の配線基板１０においては、第２のソルダーレジスト層３ｂが導電突起７の側面を埋めるとともに導電突起７の上面の全面を露出させることから、導電突起７の上面における第２のソルダーレジスト層３ｂからの露出部の面積を十分に広いものとして、半導体素子搭載基板Ｅ２の電極端子と導電突起７とを半田ボールＢ２を介して強固かつ良好に接続することができる。
【００４６】
なお、第１のソルダーレジスト層３ａから露出する半導体素子接続パッド２Ａの上面および第２のソルダーレジスト層３ｂから露出する導電突起７の上面には、半導体素子接続パッド２Ａおよび導電突起７が酸化腐食するのを防止するとともに、導電バンプＢ１や半田ボールＢ２との接続を良好とするために、ニッケルめっきおよび金めっきを無電解めっき法や電解めっき法により順次被着させておくか、あるいは錫やインジウム等を含む半田層を被着させておくことが好ましい。
【００４７】
次に、本発明にかかる一つ目の配線基板の製造方法における実施形態例を、上述の配線基板１０における半導体素子接続パッド２Ａ、電子部品接続パッド２Ｂ、導電突起７ならびに第１のソルダーレジスト層３ａおよび第２のソルダーレジスト層３ｂの形成を例にして、図３〜図１２を基に説明する。
【００４８】
まず、図３（ａ）に示すように、上面側における最外層の絶縁層１ｂにビアホール６を形成する。ビアホール６の形成には、例えば炭酸ガスレーザやＹＡＧレーザが用いられる。次に、図３（ｂ）に示すように、前記絶縁層１ｂの表面およびビアホー６内の全面にわたって、電解めっき用の下地めっき層５１を無電解めっきにより被着形成する。下地めっき層５１を形成する無電解めっきとしては、無電解銅めっきが好ましい。
【００４９】
次いで、図４（ｃ）に示すように、下地めっき層５１の表面に、第１の感光性アルカリ現像型ドライフィルムレジストＤＦＲ１を貼着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図４（ｄ）に示すように、半導体素子接続パッド２Ａに対応する形状の半導体素子接続パッド形成用開口Ｍ１Ａおよび電子部品接続パッド２Ｂに対応する形状の電子部品接続パッド形成用開口Ｍ１Ｂを有する第１のめっきマスクＭ１を形成する。なお、第１のめっきマスクＭ１の厚みは、後に形成する半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂの厚みよりも若干厚いことが好ましい。
【００５０】
次いで、図５（ｅ）に示すように、第１のめっきマスクＭ１の半導体素子接続パッド形成用開口Ｍ１Ａおよび電子部品接続パッド形成用開口Ｍ１Ｂ内に露出する下地めっき層５１上に、半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂに対応した形状の第１のめっき層５２を電解めっき法により被着形成する。第１のめっき層５２を形成するための電解めっきとしては、電解銅めっきが好ましい。ここで、第１のめっき層５２の厚みは、第１のめっきマスクＭ１より薄くなっている。具体的には、第１のめっき層５２の厚みは、８〜２０μｍ、好ましくは１０〜１５μｍであるのがよい。
【００５１】
次に、図５（ｆ）に示すように、第１のめっきマスクＭ１を除去する。第１のめっきマスクＭ１の除去は、例えば、水酸化ナトリウム水溶液への浸漬により行なうことができる。
次に、図６（ｇ）に示すように、第１のめっき層５２で覆われた部分以外の下地めっき層５１を除去する。これにより、下地めっき層５１および第１のめっき層５２から成る半導体素子接続パッド２Ａと電子部品接続パッド２Ｂとが形成される。なお、第１のめっき層５２で覆われた部分以外の下地めっき層５１を除去するには、前記第１のめっきマスクＭ１を除去した後に露出する下地めっき層５１を、例えば、過酸化水素水や過硫酸ナトリウム等を含有するエッチング液によりエッチング除去する方法を採用すればよい。
【００５２】
次いで、図６（ｈ）に示すように、上面側における最外層の絶縁層１ｂ上の全面に半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂを覆う第１のソルダーレジスト層３ａ用の樹脂３ａＰを被着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図７（ｉ）に示すように、半導体素子接続パッド２Ａの上面中央部を露出させる開口３Ａおよび電子部品接続パッド２Ｂの上面中央部を露出させる開口３Ｂを有する第１のソルダーレジスト層３ａを形成する。第１のソルダーレジスト層３ａ用の樹脂３ａＰとしては、配線基板の表面を保護するソルダーレジスト層として機能する各種の公知の樹脂が採用可能であり、具体的には、例えば、アクリル変性エポキシ樹脂等に酸化珪素やタルク等の無機物粉末フィラーを３０〜７０質量％程度分散させた感光性を有する熱硬化性樹脂が好ましい。
【００５３】
次に図７（ｊ）に示すように、第１のソルダーレジスト層３ａ上の全面に開口３Ａおよび開口３Ｂを覆う第２の感光性アルカリ現像型ドライフィルムレジストＤＦＲ２を貼着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図８（ｋ）に示すように、電子部品接続パッド２Ｂの上面中央部を露出させる導電突起形成用開口Ｍ２Ｂを有する第２のめっきマスクＭ２を形成する。なお、第２のめっきマスクＭ２の厚みは、後に形成する導電突起７の厚みよりも若干厚いことが好ましい。次に、図８（ｌ）に示すように、第２のめっきマスクＭ２の導電突起形成用開口Ｍ２Ｂ内に露出する電子部品接続パッド２Ｂ上に、開口Ｍ２Ｂに対応した形状の第２のめっき層５３を電解めっき法により被着させ、第２のめっき層５３から成る導電突起７を形成する。ここで導電突起７はその上面が半導体素子接続パッド２Ａの上面よりも４０〜７０μｍ程度高いものとなる厚みに披着させる。
【００５４】
次に、図９（ｍ）に示すように、第２のめっきマスクＭ２を除去する。第２のめっきマスクＭ２の除去は第１のめっきマスクＭ１の場合と同様に、例えば、水酸化ナトリウム水溶液への浸漬により行なうことができる。次に図９（ｎ）に示すように、第１のソルダーレジスト層３ａ上の全面に半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂおよび導電突起７を覆う第２のソルダーレジスト層３ｂ用の樹脂３ｂＰを被着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図１０（ｏ）に示すように、半導体素子搭載部１Ａにおける半導体素子接続パッド２Ａおよび第１のソルダーレジスト層３ａを露出させるようにして半導体素子搭載部１Ａを囲繞するとともに導電突起７を完全に埋める第２のソルダーレジスト層３ｂを形成する。第２のソルダーレジスト層用の樹脂３ｂＰとしては、第１のソルダーレジスト層３ａ用の樹脂３ａＰと同様に配線基板の表面を保護するソルダーレジスト層として機能する各種の公知の樹脂が採用可能であり、具体的には、例えば、アクリル変性エポキシ樹脂等に酸化珪素やタルク等の無機物粉末フィラーを３０〜７０質量％程度分散させた感光性を有する熱硬化性樹脂が好ましい。
【００５５】
次に、図１０（ｐ）に示すように、第２のソルダーレジスト層３ｂ上に半導体素子搭載部１Ａ上を含む全面を覆う第３の感光性アルカリ現像型ドライフィルムレジストＤＦＲ３を貼着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図１１（ｑ）に示すように、第２のソルダーレジスト層３ｂの上面における電子部品接続パッド２Ｂが形成された電子部品搭載部１Ｂに対応する部分を露出させる研磨マスクＭ３を形成する。次に、図１１（ｒ）に示すように、第２のソルダーレジスト層３ｂにおける研磨マスクＭ３から露出した部位を、導電突起７の上面全面が露出するまで研磨した後、研磨マスクＭ３を除去することによって、図１２（ｓ）に示すように、半導体素子接続パッド２Ａよりも４０〜７０μｍ程度高い導電突起７を有し、かつ導電突起７の側面が第２のソルダーレジスト層３ｂに埋まっているとともに導電突起７の上面の全面が第２のソルダーレジスト層３ｂから露出した配線基板１０が得られる。
【００５６】
このようにして本例の配線基板１０の製造方法によれば、電子部品接続パッド２Ｂの配列ピッチが５００μｍ未満の狭いものであったとしても、導電突起７の上面が半導体素子接続パッド２Ａの上面よりも高い分だけ配線基板１０と半導体素子搭載基板Ｅ２との間に半導体集積回路素子Ｅ１を収容するために十分な隙間を確保して半導体集積回路素子Ｅ１および半導体素子搭載基板Ｅ２をそれぞれフリップチップ接続および半田ボール接続により良好に実装することが可能な配線基板１０を提供することができる。さらに、本例の配線基板１０の製造方法においては、第２のソルダーレジスト層３ｂが導電突起７の側面を埋めるとともに導電突起７の上面の全面を露出させることから、導電突起７の上面における第２のソルダーレジスト層３ｂからの露出部の面積を十分に広いものとして、半導体素子搭載基板Ｅ２の電極端子と導電突起７とを半田ボールＢ２を介して強固かつ良好に接続することが可能な配線基板１０を提供することができる。なお、前記研磨には、ブラスト法を含む各種の公知の機械的研磨方法やレーザスクライブ法を採用すればよい。なお、第１のソルダーレジスト層３ａから露出する半導体素子接続パッド２Ａの上面および第２のソルダーレジスト層３ｂから露出する導電突起７の上面には、半導体素子接続パッド２Ａおよび導電突起７が酸化腐食するのを防止するとともに、導電バンプＢ１や半田ボールＢ２との接続を良好とするために、ニッケルめっきおよび金めっきを無電解めっき法や電解めっき法により順次被着させておくか、あるいは錫やインジウム等を含む半田層を被着させておくことが好ましい。
【００５７】
次に、本発明にかかる二つ目の配線基板およびその製造方法について図面を参照して詳細に説明する。
図１３は、半導体素子としてのエリアアレイ型の半導体集積回路素子をフリップチップ接続により搭載し、さらにその上に別の電子部品としての半導体素子搭載基板を半田ボール接続により搭載した本発明にかかる配線基板の二つ目の実施形態例を示す概略断面図であり、図１４は、図１３の配線基板を示す平面図である。なお、前述の一つ目の実施形態例における配線基板１０と同様の部分には同様の符号を付し、その詳細な説明は省略する。
【００５８】
図１３および図１４に示すように、本例にかかる配線基板２０は上述した一つ目の実施形態例における配線基板１０と同様に、コア用の絶縁基板１ａの上下面にビルドアップ用の絶縁層１ｂが積層されて成る絶縁基体１の内部および表面にコア用の配線導体２ａとビルドアップ用の配線導体２ｂとが被着されているとともに、その上面側の最表面に第１のソルダーレジスト層３ａおよび第２のソルダーレジスト層３ｂならびに下面側の最表層に第３のソルダーレジスト層３ｃが被着されて成る。また、絶縁基体１の上面中央部には半導体集積回路素子Ｅ１が搭載される半導体素子搭載部１Ａおよび上面外周部には半導体素子搭載基板Ｅ２が搭載される電子部品搭載部１Ｂを有している。
【００５９】
コア用の絶縁基板１ａには、その上面から下面にかけて直径が０．０５〜０．３ｍｍ程度の複数のスルーホール４が形成されており、絶縁基板１ａの上下面およびスルーホール４の内面には、コア用の配線導体２ａが被着されている。また、スルーホール４の内部には、エポキシ樹脂等の熱硬化性樹脂から成る埋め込み樹脂５が充填されており、絶縁基板１ａの上下面に形成された配線導体２ａ同士がスルーホール４内の配線導体２ａを介して電気的に接続されている。
【００６０】
絶縁基板１ａの上下面に積層されたビルドアップ用の絶縁層１ｂは、それぞれの厚みが２０〜６０μｍ程度であり、絶縁基板１ａと同様にガラスクロスに熱硬化性樹脂を含浸させた電気絶縁材料や、あるいはエポキシ樹脂等の熱硬化性樹脂に酸化珪素等の無機フィラーを分散させた電気絶縁材料から成る。各絶縁層１ｂには、直径が３０〜１００μｍ程度の複数のビアホール６が形成されており、各絶縁層１ｂの表面およびビアホール６内にはビルドアップ用の配線導体２ｂが被着されている。
【００６１】
ビルドアップ用の配線導体２ｂは、無電解銅めっきおよびその上の電解銅めっきから成り、絶縁層１ｂを挟んで上層に位置する配線導体２ｂと下層に位置する配線導体２ａまたは２ｂとをビアホール６内の配線導体２ｂを介して電気的に接続することにより、高密度配線を立体的に形成可能としている。
【００６２】
ビルドアップ用の配線導体２ｂのうち、配線基板２０の上面側における最外層の絶縁層１ｂ上に被着された一部は、半導体素子搭載部１Ａにおいて半導体集積回路素子Ｅ１の電極に半田等の導電バンプＢ１を介して電気的に接続される円形の半導体素子接続パッド２Ａを形成しており、これらの半導体素子接続パッド２Ａは格子状の並びに複数並んで形成されている。さらに、ビルドアップ用の配線導体２ｂのうち、配線基板２０の上面側における最外層の絶縁層１ｂ上に被着された他の一部は、電子部品搭載部１Ｂにおいて円形の電子部品接続パッド２Ｂを形成しており、枠状の並びに複数並んで形成されている。そしてこの電子部品接続パッド２Ｂの上面には半導体素子搭載基板Ｅ２の電極端子に半田ボールＢ２を介して接続される導電突起７が被着されている。また、配線基板２０の下面側における最外層の絶縁層１ｂ上に被着された一部は、外部電気回路基板の配線導体に半田ボールＢ３を介して電気的に接続される外部接続用の外部接続パッド２Ｃを形成しており、複数並んで形成されている。
【００６３】
電子部品接続パッド２Ｂの上面に形成された導電突起７は、半導体素子接続パッド２Ａの上面を超える厚みに被着された電解銅めっきから成り、電子部品接続パッド２Ｂ上に円柱状の電解銅めっき層を選択的に析出させることにより形成される。
【００６４】
さらに、上面側の最外層の絶縁層１ｂ上には、第１のソルダーレジスト層３ａおよびその上に第２のソルダーレジスト層３ｂが被着されている。また、下面側の最外層の絶縁層１ｂ上には、第３のソルダーレジスト層３ｃが被着されている。これらの第１のソルダーレジスト層３ａおよび第２のソルダーレジスト層３ｂならびに第３のソルダーレジスト層３ｃは、最外層の配線導体２ｂや導電突起７を熱や外部環境から保護するための保護膜である。第１のソルダーレジスト層３ａは、半導体素子接続パッド２Ａの上面中央部および電子部品接続パッド２Ｂの上面中央部を露出させるようにして被着されており、電子部品接続パッド２Ａの上面中央部を露出させる開口３Ａと電子部品接続パッド２Ｂの上面中央部を露出させる開口３Ｂとを有している。さらにこの上に、導電突起７の上面中央部を露出させる第２のソルダーレジスト層３ｂが搭載部１Ａを囲繞するように被着されており、第２のソルダーレジスト層３ｂは導電突起７の上面中央部を露出させる開口３Ｃを有している。また、第３のソルダーレジスト層３ｃは、外部接続用パッド２Ｃの中央部を露出させるようにして被着されており、外部接続パッド２Ｃの下面中央部を露出させる開口３Ｄを有している。
【００６５】
そして、半導体集積回路素子Ｅ１の電極端子と半導体素子接続パッド２Ａとを導電バンプＢ１を介して電気的に接続した後、半導体集積回路素子Ｅ１と配線基板２０との間の隙間にエポキシ樹脂等の熱硬化性樹脂から成るアンダーフィルと呼ばれる充填樹脂Ｕ１を充填し、さらにその上から半導体素子搭載基板Ｅ２の電極端子と導電突起７とを半田ボールＢ２を介して電気的に接続することにより半導体素子搭載基板Ｅ２を配線基板２０上に実装し、それにより配線基板２０上に半導体集積回路素子Ｅ１および半導体素子搭載基板Ｅ２が高密度に実装されることとなる。なお、このとき配線基板２０と半導体素子搭載基板Ｅ２との間には半田ボールＢ２の大きさに対応した隙間が形成され、この隙間に半導体集積回路素子Ｅ１が収容されることとなる。
【００６６】
なお、本例の配線基板２０においても、電子部品接続パッド２Ｂの上面に半導体素子搭載基板Ｅ２の電極端子が半田ボールＢ２を介して接続される導電突起７が半導体素子接続パッド２Ａの上面を超える厚みで被着されていることが重要である。このような構成により、電子部品接続パッド２Ｂの配列ピッチが５００μｍ未満の狭いものであったとしても、導電突起７の上面が半導体素子接続パッド２Ａの上面よりも高い分だけ配線基板２０と半導体素子搭載基板Ｅ２との間に半導体集積回路素子Ｅ１を収容するために十分な隙間を確保して半導体集積回路素子Ｅ１および半導体素子搭載基板Ｅ２をそれぞれフリップチップ接続および半田ボール接続により良好に実装することが可能となる。なお、導電突起７の上面の高さは半導体素子接続パッド２Ａの上面の高さよりも４０〜７０μｍ程度高いことが好ましい。半導体素子接続パッド２Ａの上面から導電突起７の上面までの高さが４０μｍ未満の場合、配線基板２０と半導体素子搭載基板Ｅ２との間に半導体集積回路素子Ｅ１を収容するための十分な隙間を形成することが困難となる傾向にあり、７０μｍを超える場合、配線基板２０とこれに実装された半導体集積回路素子Ｅ１および半導体素子搭載基板Ｅ２を合わせた全体の厚みを薄いものとすることが困難となる。
【００６７】
さらに、本例の配線基板２０においては、第２のソルダーレジスト層３ｂが導電突起７の上面を超える厚みで被着されているとともに導電突起７に対応する位置に導電突起７の上面中央部を露出させる開口３Ｃを有することから、導電突起７の上面中央部はこの開口３Ｃとで形成される凹部の底面を形成している。これにより、半導体素子搭載基板Ｅ２を配線基板２０上に実装する際に、半導体素子搭載基板Ｅ２の電極端子と導電突起７とを接続する半田ボールＢ２が導電突起７上に良好に位置決めされ、半導体素子搭載基板Ｅ２を配線基板２０に搭載することが容易になる。
【００６８】
次に、本発明にかかる二つ目の配線基板の製造方法における実施形態例を、上述の配線基板２０における半導体素子接続パッド２Ａ、電子部品接続パッド２Ｂ、導電突起７ならびに第１のソルダーレジスト層３ａおよび第２のソルダーレジスト層３ｂの形成を例にして、図１５〜図２２を基に説明する。
【００６９】
まず、図１５（ａ）および図１５（ｂ）に示すように、上述した一つ目の実施形態例において図３（ａ）および図３（ｂ）を基に説明したのと同様にして、上面側における最外層の絶縁層１ｂにビアホール６を形成するとともに、前記絶縁層１ｂの表面およびビアホール６内の全面にわたって電解めっき用の下地めっき層５１を無電解めっきにより被着形成する。
【００７０】
次に、図１６（ｃ）および図１６（ｄ）に示すように、上述した一つ目の実施形態例において図４（ｃ）および図４（ｄ）を基に説明したのと同様にして、下地めっき層５１の表面に、第１の感光性アルカリ現像型ドライフィルムレジストＤＦＲ１を貼着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、半導体素子接続パッド２Ａに対応する形状の半導体素子接続パッド形成用開口Ｍ１Ａおよび電子部品接続パッド２Ｂに対応する形状の電子部品接続パッド形成用開口Ｍ１Ｂを有する第１のめっきマスクＭ１を形成する。
【００７１】
次に、図１７（ｅ）および図１７（ｆ）に示すように、上述した一つ目の実施形態例において図５（ｅ）および図５（ｆ）を基に説明したのと同様にして、第１のめっきマスクＭ１の半導体素子接続パッド形成用開口Ｍ１Ａおよび電子部品接続パッド形成用開口Ｍ１Ｂ内に露出する下地めっき層５１上に、半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂに対応した形状の第１のめっき層５２を電解めっき法により被着形成した後、第１のめっきマスクＭ１を除去する。
【００７２】
次に、図１８（ｇ）および図１８（ｈ）に示すように、上述した一つ目の実施形態例において図６（ｇ）および図６（ｈ）を基に説明したのと同様にして、第１のめっき層５２で覆われた部分以外の下地めっき層５１を除去することにより下地めっき層５１および第１のめっき層５２から成る半導体素子接続パッド２Ａと電子部品接続パッド２Ｂとを形成した後、最外層の絶縁層１ｂ上の全面に半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂを覆う第１のソルダーレジスト層３ａ用の樹脂３ａＰを被着する。
【００７３】
次に、図１９（ｉ）および図１９（ｊ）に示すように、上述した一つ目の実施形態例において図７（ｉ）および図７（ｊ）を基に説明したのと同様にして、半導体素子接続パッド２Ａの上面中央部を露出させる開口３Ａおよび電子部品接続パッド２Ｂの上面中央部を露出させる開口３Ｂを有する第１のソルダーレジスト層３ａを形成した後、第１のソルダーレジスト層３ａ上の全面に開口３Ａおよび開口３Ｂを覆う第２の感光性アルカリ現像型ドライフィルムレジストＤＦＲ２を貼着する。
【００７４】
次に、図２０（ｋ）および図２０（ｌ）に示すように、上述した一つ目の実施形態例において図８（ｋ）および図８（ｌ）を基に説明したのと同様にして、電子部品接続パッド２Ｂの上面中央部を露出させる導電突起形成用開口Ｍ２Ｂを有する第２のめっきマスクＭ２を形成した後、第２のめっきマスクＭ２の導電突起形成用開口Ｍ２Ｂ内に露出する電子部品接続パッド２Ｂ上に、開口Ｍ２Ｂに対応した形状の第２のめっき層５３を電解めっき法により被着させ、第２のめっき層５３から成る導電突起７を形成する。
【００７５】
次に、図２１（ｍ）および図２１（ｎ）に示すように、上述した一つ目の実施形態例において図９（ｍ）および図９（ｎ）を基に説明したのと同様にして、第２のめっきマスクＭ２を除去した後、第１のソルダーレジスト層３ａ上の全面に半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂおよび導電突起７を覆う第２のソルダーレジスト層３ｂ用の樹脂３ｂＰを被着する。
【００７６】
次に、図２２（ｏ）に示すように、半導体素子搭載部１Ａにおける半導体素子接続パッド２Ａおよび第１のソルダーレジスト層３ａを露出させるようにして半導体素子搭載部１Ａを囲繞するとともに導電突起７の上面中央部を露出させる開口３Ｃを有する第２のソルダーレジスト層３ｂを形成することにより、半導体素子接続パッド２Ａよりも４０〜７０μｍ程度高い導電突起７を有するとともに導電突起７の上面中央部が開口３Ｃから露出した配線基板２０が得られる。第２のソルダーレジスト層用の樹脂３ｂＰとしては、第１のソルダーレジスト層３ａ用の樹脂３ａＰと同様に配線基板の表面を保護するソルダーレジスト層として機能する各種の公知の樹脂が採用可能であり、具体的には、例えば、アクリル変性エポキシ樹脂等に酸化珪素やタルク等の無機物粉末フィラーを３０〜７０質量％程度分散させた感光性を有する熱硬化性樹脂が好ましい。
【００７７】
このようにして本例の配線基板２０の製造方法によれば、電子部品接続パッド２Ｂの配列ピッチが５００μｍ未満の狭いものであったとしても、導電突起７の上面が半導体素子接続パッド２Ａの上面よりも高い分だけ配線基板２０と半導体素子搭載基板Ｅ２との間に半導体集積回路素子Ｅ１を収容するために十分な隙間を確保して半導体集積回路素子Ｅ１および半導体素子搭載基板Ｅ２をそれぞれフリップチップ接続および半田ボール接続により良好に実装することが可能な配線基板２０を提供することができる。さらに、本例の配線基板２０の製造方法においては、第２のソルダーレジスト層３ｂが導電突起７の上面を超える厚みで被着されるとともに導電突起７に対応する位置に導電突起７の上面中央部を露出させる開口３Ｃを有するように形成されることから、導電突起７の上面中央部はこの開口３Ｃとで形成される凹部の底面となり、それにより半導体素子搭載基板Ｅ２を配線基板２０上に実装する際に、半導体素子搭載基板Ｅ２の電極端子と導電突起７とを接続する半田ボールＢ２を導電突起７上に良好に位置決めすることができ、半導体素子搭載基板Ｅ２を配線基板２０に搭載することが容易な配線基板２０を提供することができる。
【００７８】
なお、本発明の配線基板およびその製造方法は、上述した一つ目または二つ目の実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能であり、例えば上述の実施形態例の配線基板１０および２０においては、半導体素子接続パッド２Ａは第１のソルダーレジスト層３ａによりその側面および上面外周部が被覆されていたが、図２３に示す三つ目の実施形態例の配線基板３０および図２４に示す四つ目の実施形態例の配線基板４０のように、半導体素子接続パッド２Ａは、その側面が第１のソルダーレジスト層３ａにより被覆されているとともにその上面の全面が第１のソルダーレジスト層３ａから露出していてもよい。この場合、半導体素子接続パッド２Ａの配列ピッチが例えば１５０μｍ未満の狭ピッチであったとしても、半導体素子接続パッド２Ａの上面における第１のソルダーレジスト層３ａからの露出部の面積を十分に広いものとして、半導体集積回路素子Ｅ１の電極端子と半導体素子接続パッド２Ａとを導電バンプＢ１を介して強固かつ良好に接続することが可能な配線基板３０や４０を提供することができる。なお、図２３示す配線基板３０または図２４に示す配線基板４０において、図１に示した配線基板１０や図１３に示した配線基板２０と同様の部分には同様の符号を付し、その説明は省略する。
【００７９】
次に、上述の配線基板３０の製造方法における実施形態例を、半導体素子接続パッド２Ａ、電子部品接続パッド２Ｂ、導電突起７ならびに第１のソルダーレジスト層３ａおよび第２のソルダーレジスト層３ｂの形成を例にして、図２５〜図３２を基に説明する。
【００８０】
まず、上述の一つ目の実施形態例において図３（ａ）〜図６（ｈ）を基に説明したのと同様にして、上面側における最外層の絶縁層１ｂ上に半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂを形成するとともにその上に半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂを覆う第１のソルダーレジスト層３ａ用の樹脂３ａＰを被着し、これにフォトグラフィー技術を用いて露光および現像を行なうことにより、図２５（ｉ）に示すように、電子部品接続パッド２Ｂの上面中央部を露出させる開口３Ｂを有する第１のソルダーレジスト層３ａを形成する。
【００８１】
次に、図２５（ｊ）に示すように、第１のソルダーレジスト層３ａ上の全面に開口３Ｂを覆う第２の感光性アルカリ現像型ドライフィルムレジストＤＦＲ１２を貼着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図２６（ｋ）に示すように、第１のソルダーレジスト層３ａの上面における少なくとも半導体素子搭載部１Ａに対応する部分およびその周囲を露出させる開口Ｍ１２Ａを有する研磨マスクＭ１２を形成する。研磨マスクＭ１２の開口Ｍ１２Ａの大きさは半導体素子搭載部１Ａよりも４００〜１３００μｍ程度外側まで露出させる大きさが好ましい。また厚みは、ソルダーレジスト層３上で１５μｍ以上あることが好ましい。
【００８２】
次に、図２６（ｌ）に示すように、第１のソルダーレジスト層３ａにおける研磨マスクＭ１２の開口Ｍ１２Ａから露出した部位を、半導体素子接続パッド２Ａの上面全面が露出するまで研磨した後、研磨マスクＭ１２を除去することによって、図２７（ｍ）に示すように、研磨されたソルダーレジスト層３ａから半導体素子接続パッド２Ａの上面の全面を露出させるとともに第１のソルダーレジスト層３ａに形成された開口３Ｂ内に電子部品接続パッド２Ｂの上面中央部を露出させる。なお、前記研磨には、ブラスト法を含む各種の公知の機械的研磨方法やレーザスクライブ法を採用すればよい。
【００８３】
次に、図２７（ｎ）に示すように、第１のソルダーレジスト層３ａ上の全面に開口３Ｂを覆う第３の感光性アルカリ現像型ドライフィルムレジストＤＦＲ１３を貼着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図２８（ｏ）に示すように、電子部品接続パッド２Ｂの上面中央部を露出させる導電突起形成用開口Ｍ１３Ｂを有する第２のめっきマスクＭ１３を形成する。なお、第２のめっきマスクＭ１３の厚みは、後に形成する導電突起７の厚みよりも若干厚い厚みであるのがよい。次に、図２８（ｐ）に示すように、第２のめっきマスクＭ１３の導電突起形成用開口Ｍ１３Ｂ内に露出する電子部品接続パッド２Ｂ上に、開口Ｍ１３Ｂに対応した形状の第２のめっき層５３を電解めっき法により被着させ、第２のめっき層５３から成る導電突起７を形成する。ここで導電突起７はその上面が半導体素子接続パッド２Ａの上面よりも４０〜７０μｍ程度高いものとなる厚みに披着させる。
【００８４】
次に、図２９（ｑ）に示すように、第２のめっきマスクＭ１３を除去する。第２のめっきマスクＭ１３の除去は第１のめっきマスクＭ１の場合と同様に、例えば、水酸化ナトリウム水溶液への浸漬により行なうことができる。次に図２９（ｒ）に示すように、第１のソルダーレジスト層３ａ上の全面に電子部品接続パッド２Ｂおよび導電突起７を覆うソルダーレジスト層用の樹脂３ｂＰを被着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図３０（ｓ）に示すように、半導体素子搭載部１Ａにおける第１のソルダーレジスト層３ａを露出させるようにして半導体素子搭載部１Ａを囲繞するとともに導電突起７を完全に埋める第２のソルダーレジスト層３ｂを形成する。第２のソルダーレジスト層３ｂ用の樹脂３ｂＰとしては、第１のソルダーレジスト用３ａの樹脂３ａＰと同様に配線基板の表面を保護するソルダーレジスト層として機能する各種の公知の樹脂が採用可能であり、具体的には、例えば、アクリル変性エポキシ樹脂等に酸化珪素やタルク等の無機物粉末フィラーを３０〜７０質量％程度分散させた感光性を有する熱硬化性樹脂が好ましい。
【００８５】
次に、図３０（ｔ）に示すように、第２のソルダーレジスト層３ｂ上に搭載部１Ａ上を含む全面を覆う第４の感光性アルカリ現像型ドライフィルムレジストＤＦＲ１４を貼着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図３１（ｕ）に示すように、第２のソルダーレジスト層３ｂの上面における電子部品接続パッド２Ｂが形成された電子部品搭載部１Ｂに対応する部分を露出させる研磨マスクＭ１４を形成する。次に、図３１（ｖ）に示すように、第２のソルダーレジスト層３ｂにおける研磨マスクＭ１４から露出した部位を、導電突起７の上面全面が露出するまで研磨した後、研磨マスクＭ１４を除去することによって、図３２（ｗ）に示すように、半導体素子接続パッド２Ａの側面が第１のソルダーレジスト層３ａで覆われているとともに半導体素子接続パッド２Ａの上面の全面が第１のソルダーレジスト層３ａから露出しており、かつ半導体素子接続パッド２Ａよりも４０〜７０μｍ程度高い導電突起７を有するとともに導電突起７の側面が第２のソルダーレジスト層３ｂに埋まっており、かつ導電突起７の上面の全面が第２のソルダーレジスト層３ｂから露出した配線基板３０が得られる。
【００８６】
次に、上述の配線基板４０の製造方法における実施形態例を、半導体素子接続パッド２Ａ、電子部品接続パッド２Ｂ、導電突起７ならびに第１のソルダーレジスト層３ａおよび第２のソルダーレジスト層３ｂの形成を例にして、図３３〜図３８を基に説明する。
【００８７】
まず、上述の二つ目の実施形態例において図１５（ａ）〜図１８（ｈ）を基に説明したのと同様にして、上面側における最外層の絶縁層１ｂ上に半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂを形成するとともにその上に半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂを覆う第１のソルダーレジスト層３ａ用の樹脂３ａＰを被着し、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図３３（ｉ）に示すように、電子部品接続パッド２Ｂの上面中央部を露出させる開口３Ｂを有する第１のソルダーレジスト層３ａを形成する。
【００８８】
次に、図３３（ｊ）に示すように、第１のソルダーレジスト層３ａ上の全面に開口３Ｂを覆う第２の感光性アルカリ現像型ドライフィルムレジストＤＦＲ１２を貼着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図３４（ｋ）に示すように、第１のソルダーレジスト層３ａの上面における少なくとも半導体素子接続パッド２Ａに対応する部分およびその周囲を露出させる開口Ｍ１２Ａを有する研磨マスクＭ１２を形成する。なお、この例では半導体素子搭載部１Ａに対応する領域全体およびその周囲を一括して露出させる開口Ｍ１２Ａを形成している。研磨マスクＭ１２の開口Ｍ１２Ａの大きさは半導体素子搭載部１Ａよりも４００〜１３００μｍ程度外側まで露出させる大きさが好ましい。また厚みは、ソルダーレジスト層３ａ上で１５μｍ以上あることが好ましい。
【００８９】
次に、図３４（ｌ）に示すように、第１のソルダーレジスト層３ａにおける研磨マスクＭ１２の開口Ｍ１２Ａから露出した部位を、半導体素子接続パッド２Ａの上面全面が露出するまで研磨した後、研磨マスクＭ１２を除去することによって、図３５（ｍ）に示すように、研磨されたソルダーレジスト層３ａから半導体素子接続パッド２Ａの上面の全面を露出させるとともに第１のソルダーレジスト層３ａに形成された開口３Ｂ内に電子部品接続パッド２Ｂの上面中央部を露出させる。なお、前記研磨には、ブラスト法を含む各種の公知の機械的研磨方法やレーザスクライブ法を採用すればよい。
【００９０】
次に、図３５（ｎ）に示すように、第１のソルダーレジスト層３ａ上の全面に開口３Ｂを覆う第３の感光性アルカリ現像型ドライフィルムレジストＤＦＲ１３を貼着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図３６（ｏ）に示すように、電子部品接続パッド２Ｂの上面中央部を露出させる導電突起形成用開口Ｍ１３Ｂを有する第２のめっきマスクＭ１３を形成する。なお、第２のめっきマスクＭ１３の厚みは、後に形成する導電突起７の厚みよりも若干厚いことが好ましい。次に、図３６（ｐ）に示すように、第２のめっきマスクＭ１３の導電突起形成用開口Ｍ１３Ｂ内に露出する電子部品接続パッド２Ｂ上に、開口Ｍ１３Ｂに対応した形状の第２のめっき層５３を電解めっき法により被着させ、第２のめっき層５３から成る導電突起７を形成する。ここで導電突起７はその上面が半導体素子接続パッド２Ａの上面よりも４０〜７０μｍ程度高いものとなる厚みに披着させる。
【００９１】
次に、図３７（ｑ）に示すように、第２のめっきマスクＭ１３を除去する。第２のめっきマスクＭ１３の除去は第１のめっきマスクＭ１の場合と同様に、例えば、水酸化ナトリウム水溶液への浸漬により行なうことができる。次に図３７（ｒ）に示すように、第１のソルダーレジスト層３ａ上の全面に電子部品接続パッド２Ｂおよび導電突起７を覆うソルダーレジスト層用の樹脂３ｂＰを被着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図３８（ｓ）に示すように、搭載部１Ａにおける第１のソルダーレジスト層３ａを露出させるようにして搭載部１Ａを囲繞するとともに導電突起７の上面中央部を露出させる開口３Ｃを有するソルダーレジスト層３ｂを形成することにより、半導体素子接続パッド２Ａの側面が第１のソルダーレジスト層３ａで覆われているとともに半導体素子接続パッド２Ａの上面の全面が第１のソルダーレジスト層３ａから露出しており、かつ半導体素子接続パッド２Ａよりも４０〜７０μｍ程度高い導電突起７を有し、かつ導電突起７の上面中央部が第２のソルダーレジスト層３ｂの開口３Ｃから露出した配線基板４０が得られる。第２のソルダーレジスト層３ｂ用の樹脂３ｂＰとしては、第１のソルダーレジスト用の樹脂３ａＰと同様に配線基板の表面を保護するソルダーレジスト層として機能する各種の公知の樹脂が採用可能であり、具体的には、例えば、アクリル変性エポキシ樹脂等に酸化珪素やタルク等の無機物粉末フィラーを３０〜７０質量％程度分散させた感光性を有する熱硬化性樹脂が好ましい。
【００９２】
また、本発明の配線基板は、図３９に断面図で、図４０に平面図で示す五つ目の実施形態例による配線基板５０および図４１に断面図で、図４２に平面図で示す六つ目の実施形態例による配線基板６０のように、絶縁基体１の上面に、半導体素子接続パッド２Ａから搭載部１Ａの外側にかけて延在するように半導体素子接続パッド２Ａより薄い厚みで被着形成された帯状配線導体２Ｄを有しているとともに該帯状配線導体２Ｄが第１のソルダーレジスト層３ａで被覆されていてもよい。この場合、半導体素子接続パッド２Ａの配列ピッチが例えば１５０μｍ未満の狭ピッチであったとしても、半導体素子接続パッド２Ａの上面の露出面積を十分確保したままで、半導体素子接続パッド２Ａの径を小さいものとすることができると同時に隣接する半導体素子接続パッド２Ａの間の間隔を広く確保することができる。そして、これらの半導体素子接続パッド２Ａの間に第１のソルダーレジスト層３ａで覆われた帯状配線導体２Ｄを、両側の半導体素子接続パッド２Ａとの間に十分な間隔をもって形成することができ、それにより最上層の絶縁層２ｂ上での配線の引き回しが可能となり、設計自由度の高い配線基板を提供することができる。なお、図３９および図４０や図４１および図４２において、図１および図２に示す配線基板１０や図１３および図１４に示す配線基板２０と同様の部分には同様の符号を付し、その説明は省略する。
【００９３】
次に、上述の配線基板５０の製造方法を、半導体素子接続パッド２Ａ、電子部品接続パッド２Ｂ、導電突起７ならびに第１のソルダーレジスト層３ａおよび第２のソルダーレジスト層３ｂの形成を例にして、図４３〜図５２を基に説明する。
まず、上述の一つ目の実施形態例において図３（ａ），（ｂ）を基に説明したのと同様にして、上面側における最外層の絶縁層１ｂにビアホール６を形成するとともに、前記絶縁層１ｂの表面およびビアホール６内の全面にわたって、電解めっき用の下地めっき層５１を無電解めっきにより被着形成する。
【００９４】
次に図４３（ｃ）に示すように、下地めっき層５１の表面に、第１の感光性アルカリ現像型ドライフィルムレジストＤＦＲ２１を貼着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図４３（ｄ）に示すように、半導体素子接続パッド２Ａに対応する形状の半導体素子接続パッド形成用開口Ｍ２１Ａおよび電子部品接続パッド２Ｂに対応する形状の電子部品接続パッド形成用開口Ｍ２１Ｂおよび帯状配線導体２Ｄに対応する形状の帯状配線導体形成用開口Ｍ２１Ｄを有する第１のめっきマスク層Ｍ２１を形成する。なお、第１のめっきマスクＭ２１の厚みは、後に形成する半導体素子接続パッド２Ａの厚みよりも若干厚いことが好ましい。
【００９５】
次いで、図４４（ｅ）に示すように、第１のめっきマスクＭ２１の半導体素子接続パッド形成用開口Ｍ２１Ａおよび電子部品接続パッド形成用開口Ｍ２１Ｂおよび帯状配線導体形成用開口Ｍ２１Ｄ内に露出する下地めっき層５１上に、半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂおよび帯状配線導体２Ｄに対応した形状の第１のめっき層５２を電解めっき法により被着形成する。第１のめっき層５２を形成するための電解めっきとしては、電解銅めっきが好ましい。ここで、第１のめっき層５２の厚みは、第１のめっきマスクＭ２１より薄くなっている。具体的には、第１のめっき層５２の厚みは、８〜２０μｍ、好ましくは１０〜１５μｍであるのがよい。
【００９６】
次いで、図４４（ｆ）に示すように、第１のめっきマスクＭ２１および第１のめっき層５２の表面に第２の感光性アルカリ現像型ドライフィルムレジストＤＦＲ２２を貼着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図４５（ｇ）に示すように、前記半導体素子接続パッド形成用開口Ｍ２１Ａを露出させる開口Ｍ２２Ａおよび電子部品接続パッド形成用開口Ｍ２１Ｂを露出させる開口Ｍ２２Ｂを有するとともに帯状配線導体形成用開口Ｍ２１Ｄを覆う第２のめっきマスクＭ２２を形成する。なお、第２のめっきマスクＭ２２の開口Ｍ２２ＡおよびＭ２２Ｂの直径は第１のめっきマスクＭ２１の半導体素子接続パッド形成用開口Ｍ２１Ａや電子部品接続パッド形成用開口Ｍ２１Ｂの直径よりもそれぞれ１５〜２５μｍ程度大きなことが好ましい。また厚みは、第１のめっきマスクＭ２１上で１５μｍ以上あることが好ましい。
【００９７】
次いで、図４５（ｈ）に示すように、第２のめっきマスクＭ２２から露出する半導体素子接続パッド形成用開口Ｍ２１Ａ内および電子部品接続パッド形成用開口Ｍ２１Ｂの第１のめっき層５２上に第２のめっき層５３を電解めっきにより形成する。第２のめっき層５３としては、電解銅めっきが好ましい。なお、第２めっき層５３の高さは、第１のめっきマスクＭ２１の上面よりも若干低い位置とする。このとき、同じ半導体素子接続パッド形成用開口Ｍ２１Ａ内および同じ電子部品接続パッド形成用開口Ｍ２１Ｂに形成された第１のめっき層５２と第２のめっき層５３とはその側面が互にずれることはなくその上面から下面にかけての大きさが同じとなる。
【００９８】
次に、図４６（ｉ）に示すように、第１のめっきマスクＭ２１および第２のめっきマスクＭ２２を除去する。第１のめっきマスクＭ２１および第２のめっきマスクＭ２２の除去は、例えば、水酸化ナトリウム水溶液への浸漬により行なうことができる。
【００９９】
次に、図４６（ｊ）に示すように、第１のめっき層５２で覆われた部分以外の下地めっき層５１を除去する。これにより、下地めっき層５１および第１のめっき層５２および第２のめっき層５３から成る半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂと、下地めっき層５１および第１のめっき層５２から成る帯状配線導体２Ｄとが形成される。このとき、半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂは、その上面が帯状配線導体２Ｄの上面よりも第２のめっき層５３の厚み分だけ上方に突出した状態となる。なお、第１のめっき層５２で覆われた部分以外の下地めっき層５１を除去するには、前記第１のめっきマスクＭ２１および第２のめっきマスクＭ２２を除去した後に露出する下地めっき層５１を、例えば、過酸化水素水や過硫酸ナトリウム等を含有するエッチング液によりエッチング除去する方法を採用すればよい。
【０１００】
次いで、図４７（ｋ）に示すように、上面側における最外層の絶縁層１ｂ上の全面に半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂおよび帯状配線導体２Ｄを覆う第１のソルダーレジスト層３ａ用の樹脂３ａＰを被着するとともに、これを硬化させた後、図４７（ｌ）に示すように、半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂの上面の全面が露出するまで研磨することにより、半導体素子接続パッド２Ａの側面および電子部品接続パッド２Ｂの側面および帯状配線導体２Ｄを埋めるとともに半導体素子接続パッド２Ａの上面の全面および電子部品接続パッド２Ｂの上面の全面を露出させる第１のソルダーレジスト層３ａを形成する。第１のソルダーレジスト層３ａ用の樹脂３ａＰとしては、配線基板の表面を保護するソルダーレジスト層として機能する各種の公知の樹脂が採用可能であり、具体的には、例えば、エポキシ樹脂等に酸化珪素やタルク等の無機物粉末フィラーを３０〜７０質量％程度分散させた感光性を有する熱硬化性樹脂が好ましい。
【０１０１】
次に、図４８（ｍ）に示すように、第１のソルダーレジスト層３ａ上の全面に半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂを覆う第３の感光性アルカリ現像型ドライフィルムレジストＤＦＲ２３を貼着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図４８（ｎ）に示すように、電子部品接続パッド２Ｂの上面中央部を露出させる導電突起形成用開口Ｍ２３Ｂを有する第３のめっきマスクＭ２３を形成する。なお、第３のめっきマスクＭ２３の厚みは、後に形成する導電突起７の厚みよりも若干厚いことが好ましい。
【０１０２】
次に、図４９（ｏ）に示すように、第３のめっきマスクＭ２３の導電突起形成用開口Ｍ２３Ｂ内に露出する電子部品接続パッド２Ｂ上に、開口Ｍ２３Ｂに対応した形状の第３のめっき層５４を電解めっきにより被着することにより第３のめっき層５４から成る導電突起７を形成する。ここで導電突起７はその上面が半導体素子接続パッド２Ａの上面よりも４０〜７０μｍ程度高いものとなる厚みに披着させる。
【０１０３】
次に、図４９（ｐ）に示すように、第３のめっきマスクＭ２３を除去する。第３のめっきマスクＭ２３の除去は第１のめっきマスクＭ２１および第２のめっきマスクＭ２２の場合と同様に、例えば、水酸化ナトリウム水溶液への浸漬により行なうことができる。
【０１０４】
次に図５０（ｑ）に示すように、第１のソルダーレジスト層３ａ上の全面に電子部品接続パッド２Ｂおよび導電突起７を覆う第２のソルダーレジスト層３ｂ用の樹脂３ｂＰを被着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図５０（ｒ）に示すように、半導体素子搭載部１Ａにおける第１のソルダーレジスト層３ａを露出させるようにして半導体素子搭載部１Ａを囲繞するとともに導電突起７を完全に埋める第２のソルダーレジスト層３ｂを形成する。第２のソルダーレジスト層３ｂ用の樹脂３ｂＰとしては、第１のソルダーレジスト用の樹脂３ａＰと同様に配線基板の表面を保護するソルダーレジスト層として機能する各種の公知の樹脂が採用可能であり、具体的には、例えば、アクリル変性エポキシ樹脂等に酸化珪素やタルク等の無機物粉末フィラーを３０〜７０質量％程度分散させた感光性を有する熱硬化性樹脂が好ましい。
【０１０５】
次に、図５１（ｓ）に示すように、第２のソルダーレジスト層３ｂ上に搭載部１Ａ上を含む全面を覆う第４の感光性アルカリ現像型ドライフィルムレジストＤＦＲ２４を貼着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図５１（ｔ）に示すように、第２のソルダーレジスト層３ｂの上面における電子部品接続パッド２Ｂが形成された電子部品搭載部１Ｂに対応する部分を露出させる研磨マスクＭ２４を形成する。
【０１０６】
次に、図５２（ｕ）に示すように、第２のソルダーレジスト層３ｂにおける研磨マスクＭ２４から露出した部位を、導電突起７の上面全面が露出するまで研磨した後、研磨マスクＭ２４を除去することによって、図５２（ｖ）に示すように、半導体素子接続パッド２Ａの側面および帯状配線導体２Ｄが第１のソルダーレジスト層３ａで覆われているとともに半導体素子接続パッド２Ａの上面の全面が第１のソルダーレジスト層３ａから露出しており、かつ導電突起７の側面が第２のソルダーレジスト層３ｂに埋まっているとともに導電突起７の上面の全面が第２のソルダーレジスト層３ｂから露出した配線基板５０が得られる。
【０１０７】
次に、上述の配線基板６０の製造方法を、半導体素子接続パッド２Ａ、電子部品接続パッド２Ｂ、導電突起７ならびに第１のソルダーレジスト層３ａおよび第２のソルダーレジスト層３ｂの形成を例にして、図５３〜図６０を基に説明する。
【０１０８】
まず、上述の二つ目の実施形態例において図１５（ａ），（ｂ）を基に説明したのと同様にして、上面側における最外層の絶縁層１ｂにビアホール６を形成するとともに、前記絶縁層１ｂの表面およびビアホール６内の全面にわたって、電解めっき用の下地めっき層５１を無電解めっきにより被着形成する。
【０１０９】
次に図５３（ｃ）に示すように、下地めっき層５１の表面に、第１の感光性アルカリ現像型ドライフィルムレジストＤＦＲ２１を貼着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図５３（ｄ）に示すように、半導体素子接続パッド２Ａに対応する形状の半導体素子接続パッド形成用開口Ｍ２１Ａおよび電子部品接続パッド２Ｂに対応する形状の電子部品接続パッド形成用開口Ｍ２１Ｂおよび帯状配線導体２Ｄに対応する形状の帯状配線導体形成用開口Ｍ２１Ｄを有する第１のめっきマスク層Ｍ２１を形成する。なお、第１のめっきマスクＭ２１の厚みは、後に形成する半導体素子接続パッド２Ａの厚みよりも若干厚いことが好ましい。
【０１１０】
次いで、図５４（ｅ）に示すように、第１のめっきマスクＭ２１の半導体素子接続パッド形成用開口Ｍ２１Ａおよび電子部品接続パッド形成用開口Ｍ２１Ｂおよび帯状配線導体形成用開口Ｍ２１Ｄ内に露出する下地めっき層５１上に、半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂおよび帯状配線導体２Ｄに対応した形状の第１のめっき層５２を電解めっき法により被着形成する。第１のめっき層５２を形成するための電解めっきとしては、電解銅めっきが好ましい。ここで、第１のめっき層５２の厚みは、第１のめっきマスクＭ２１より薄くなっている。具体的には、第１のめっき層５２の厚みは、８〜２０μｍ、好ましくは１０〜１５μｍであるのがよい。
【０１１１】
次いで、図５４（ｆ）に示すように、第１のめっきマスクＭ２１および第１のめっき層５２の表面に第２の感光性アルカリ現像型ドライフィルムレジストＤＦＲ２２を貼着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図５５（ｇ）に示すように、前記半導体素子接続パッド形成用開口Ｍ２１Ａを露出させる開口Ｍ２２Ａおよび電子部品接続パッド形成用開口Ｍ２１Ｂを露出させる開口Ｍ２２Ｂを有するとともに帯状配線導体形成用開口Ｍ２１Ｄを覆う第２のめっきマスクＭ２２を形成する。なお、第２のめっきマスクＭ２２の開口Ｍ２２ＡおよびＭ２２Ｂの直径は第１のめっきマスクＭ２１の半導体素子接続パッド形成用開口Ｍ２１Ａや電子部品接続パッド形成用開口Ｍ２１Ｂの直径よりもそれぞれ１５〜２５μｍ程度大きなことが好ましい。また厚みは、第１のめっきマスクＭ２１上で１５μｍ以上あることが好ましい。
【０１１２】
次いで、図５５（ｈ）に示すように、第２のめっきマスクＭ２２から露出する半導体素子接続パッド形成用開口Ｍ２１Ａ内および電子部品接続パッド形成用開口Ｍ２１Ｂ内の第１のめっき層５２上に第２のめっき層５３を電解めっきにより形成する。第２のめっき層５３としては、電解銅めっきが好ましい。なお、第２のめっき層５３の高さは、第１のめっきマスクＭ２１の上面よりも若干低い位置とする。このとき、同じ半導体素子接続パッド形成用開口Ｍ２１Ａ内および同じ電子部品接続パッド形成用開口Ｍ２１Ｂに形成された第１のめっき層５２と第２のめっき層５３とはその側面が互にずれることはなくその上面から下面にかけての大きさが同じとなる。
【０１１３】
次に、図５６（ｉ）に示すように、第１のめっきマスクＭ２１および第２のめっきマスクＭ２２を除去する。第１のめっきマスクＭ２１および第２のめっきマスクＭ２２の除去は、例えば、水酸化ナトリウム水溶液への浸漬により行なうことができる。
【０１１４】
次に、図５６（ｊ）に示すように、第１のめっき層５２で覆われた部分以外の下地めっき層５１を除去する。これにより、下地めっき層５１および第１のめっき層５２および第２のめっき層５３から成る半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂと、下地めっき層５１および第１のめっき層５２から成る帯状配線導体２Ｄとが形成される。このとき、半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂは、その上面が帯状配線導体２Ｄの上面よりも第２のめっき層５３の厚み分だけ上方に突出した状態となる。なお、第１のめっき層５２で覆われた部分以外の下地めっき層５１を除去するには、前記第１のめっきマスクＭ２１および第２のめっきマスクＭ２２を除去した後に露出する下地めっき層５１を、例えば、過酸化水素水や過硫酸ナトリウム等を含有するエッチング液によりエッチング除去する方法を採用すればよい。
【０１１５】
次いで、図５７（ｋ）に示すように、上面側における最外層の絶縁層１ｂ上の全面に半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂおよび帯状配線導体２Ｄを覆うソルダーレジスト３ａ層用の樹脂３ａＰを被着するとともに、これを硬化させた後、図５７（ｌ）に示すように、半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂの上面の全面が露出するまで研磨することにより、半導体素子接続パッド２Ａの側面および電子部品接続パッド２Ｂの側面を埋めるとともに半導体素子接続パッド２Ａの上面の全面および電子部品接続パッド２Ｂの上面の全面を露出させる第１のソルダーレジスト層３ａを形成する。第１のソルダーレジスト層３ａ用の樹脂３ａＰとしては、配線基板の表面を保護するソルダーレジスト層として機能する各種の公知の樹脂が採用可能であり、具体的には、例えば、エポキシ樹脂等に酸化珪素やタルク等の無機物粉末フィラーを３０〜７０質量％程度分散させた感光性を有する熱硬化性樹脂が好ましい。
【０１１６】
次に、図５８（ｍ）に示すように、第１のソルダーレジスト層３ａ上の全面に半導体素子接続パッド２Ａおよび電子部品接続パッド２Ｂを覆う第３の感光性アルカリ現像型ドライフィルムレジストＤＦＲ２３を貼着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図５８（ｎ）に示すように、電子部品接続パッド２Ｂの上面中央部を露出させる導電突起形成用開口Ｍ２３Ｂを有する第３のめっきマスクＭ２３を形成する。なお、第３のめっきマスクＭ２３の厚みは、後に形成する導電突起７の厚みよりも若干厚いことが好ましい。
【０１１７】
次に、図５９（ｏ）に示すように、第３のめっきマスクＭ２３の導電突起形成用開口Ｍ２３Ｂ内に露出する電子部品接続パッド２Ｂ上に、開口Ｍ２３Ｂに対応した形状の電解銅めっきから成る導電突起７を形成する。ここで導電突起７はその上面が半導体素子接続パッド２Ａの上面よりも４０〜７０μｍ程度高いものとなる厚みに披着させる。
【０１１８】
次に、図５９（ｐ）に示すように、第３のめっきマスクＭ２３を除去する。第３のめっきマスクＭ２３の除去は第１のめっきマスクＭ２１および第２のめっきマスクＭ２２の場合と同様に、例えば、水酸化ナトリウム水溶液への浸漬により行なうことができる。
【０１１９】
次に図６０（ｑ）に示すように、第１のソルダーレジスト層３ａ上の全面に電子部品接続パッド２Ｂおよび導電突起７を覆うソルダーレジスト層用の樹脂３ｂＰを被着するとともに、これにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、図６０（ｒ）に示すように、搭載部１Ａにおける第１のソルダーレジスト層３ａを露出させるようにして搭載部１Ａを囲繞するとともに導電突起７を完全に埋める第２のソルダーレジスト層３ｂを形成し、半導体素子接続パッド２Ａの側面および帯状配線導体２Ｄが第１のソルダーレジスト層３ａで覆われているとともに半導体素子接続パッド２Ａの上面の全面が第１のソルダーレジスト層３ａから露出しており、かつ導電突起７の上面中央部が第２のソルダーレジスト層３ｂの開口３Ｃから露出した配線基板６０が得られる。第２のソルダーレジスト層３ｂ用の樹脂３ｂＰとしては、第１のソルダーレジスト用の樹脂３ａＰと同様に配線基板の表面を保護するソルダーレジスト層として機能する各種の公知の樹脂が採用可能であり、具体的には、例えば、アクリル変性エポキシ樹脂等に酸化珪素やタルク等の無機物粉末フィラーを３０〜７０質量％程度分散させた感光性を有する熱硬化性樹脂が好ましい。
【０１２０】
さらに、本発明の配線基板は、図６１に断面図で示す七つ目の実施形態例による配線基板７０のように、コア用の絶縁基板１ａの上面側に積層されたビルドアップ用の絶縁層１ｂの合計の厚みよりも絶縁基板１ａの下面側に積層された絶縁層１ｂの合計の厚みを厚くすることが好ましい。このような構成を採ることにより、配線基板７０の上面側に被着させた第１のソルダーレジスト層３ａおよび第２のソルダーレジスト層３ｂの影響により配線基板７０が大きく反ることを防止することができる。これは、配線基板７０における上面側のソルダーレジスト層３ａおよび３ｂにより引き起こされる熱応力と下面側のソルダーレジスト層３ｃにより引き起こされる熱応力とのアンバランスを下面側の絶縁層１ｂの厚みを厚くすることにより緩和することができるためである。下面側の絶縁層１ｂの厚みをどれだけ厚くするかは、配線基板７０の反り具合に応じて実験的に、或いは有限要素法を用いたコンピュータシミュレーションにより適宜決定すればよい。また、下面側の絶縁層１ｂの全ての層を厚くする必要はなく、特定の層のみを厚くしても良い。なお、この例の配線基板７０は、一つ目の実施形態例による配線基板１０における下面側の絶縁層１ｂの厚みを上面側の絶縁層１ｂの厚みよりも厚いものとすることにより形成されたものであり、二つ目の実施形態例による配線基板２０や三つ目の実施形態例による配線基板３０、四つ目の実施形態例による配線基板４０、五つ目の実施形態例による配線基板５０、六つ目の実施形態例による配線基板６０においても、同様にして下面側の絶縁層１ｂの厚みを厚くすることにより同様の効果を有する配線基板が得られることは言うまでもない。また、二つ目の実施形態例による配線基板２０や三つ目の実施形態例による配線基板３０、四つ目の実施形態例による配線基板４０、五つ目の実施形態例による配線基板５０、六つ目の実施形態例による配線基板６０、七つ目の実施形態例による配線基板７０においても、一つ目の実施形態例による配線基板１０の場合と同様に、第１のソルダーレジスト層３ａから露出する半導体素子接続パッド２Ａの上面および第２のソルダーレジスト層３ｂから露出する導電突起７の上面には、半導体素子接続パッド２Ａおよび導電突起７が酸化腐食するのを防止するとともに、導電バンプＢ１や半田ボールＢ２との接続を良好とするために、ニッケルめっきおよび金めっきを無電解めっき法や電解めっき法により順次被着させておくか、あるいは錫やインジウム等を含む半田層を被着させておくことが好ましい。
【図面の簡単な説明】
【０１２１】
【図１】本発明の配線基板における一つ目の実施形態例を示す概略断面図である。
【図２】図１の配線基板を示す平面図である。
【図３】（ａ），（ｂ）は、本発明の配線基板の製造方法における一つ目の実施形態例を示す概略説明図である。
【図４】（ｃ），（ｄ）は、本発明の配線基板の製造方法における一つ目の実施形態例を示す概略説明図である。
【図５】（ｅ），（ｆ）は、本発明の配線基板の製造方法における一つ目の実施形態例を示す概略説明図である。
【図６】（ｇ），（ｈ）は、本発明の配線基板の製造方法における一つ目の実施形態例を示す概略説明図である。
【図７】（ｉ），（ｊ）は、本発明の配線基板の製造方法における一つ目の実施形態例を示す概略説明図である。
【図８】（ｋ），（ｌ）は、本発明の配線基板の製造方法における一つ目の実施形態例を示す概略説明図である。
【図９】（ｍ），（ｎ）は、本発明の配線基板の製造方法における一つ目の実施形態例を示す概略説明図である。
【図１０】（ｏ），（ｐ）は、本発明の配線基板の製造方法における一つ目の実施形態例を示す概略説明図である。
【図１１】（ｑ），（ｒ）は、本発明の配線基板の製造方法における一つ目の実施形態例を示す概略説明図である。
【図１２】（ｓ）は、本発明の配線基板の製造方法における一つ目の実施形態例を示す概略説明図である。
【図１３】本発明の配線基板における二つ目の実施形態例を示す概略断面図である。
【図１４】図１３の配線基板を示す平面図である。
【図１５】（ａ），（ｂ）は、本発明の配線基板の製造方法における二つ目の実施形態例を示す概略説明図である。
【図１６】（ｃ），（ｄ）は、本発明の配線基板の製造方法における二つ目の実施形態例を示す概略説明図である。
【図１７】（ｅ），（ｆ）は、本発明の配線基板の製造方法における二つ目の実施形態例を示す概略説明図である。
【図１８】（ｇ），（ｈ）は、本発明の配線基板の製造方法における二つ目の実施形態例を示す概略説明図である。
【図１９】（ｉ），（ｊ）は、本発明の配線基板の製造方法における二つ目の実施形態例を示す概略説明図である。
【図２０】（ｋ），（ｌ）は、本発明の配線基板の製造方法における二つ目の実施形態例を示す概略説明図である。
【図２１】（ｍ），（ｎ）は、本発明の配線基板の製造方法における二つ目の実施形態例を示す概略説明図である。
【図２２】（ｏ）は、本発明の配線基板の製造方法における二つ目の実施形態例を示す概略説明図である。
【図２３】本発明の配線基板における三つ目の実施形態例を示す概略断面図である。
【図２４】本発明の配線基板における四つ目の実施形態例を示す概略断面図である。
【図２５】（ｉ），（ｊ）は、本発明の配線基板の製造方法における三つ目の実施形態例を示す概略説明図である。
【図２６】（ｋ），（ｌ）は、本発明の配線基板の製造方法における三つ目の実施形態例を示す概略説明図である。
【図２７】（ｍ），（ｎ）は、本発明の配線基板の製造方法における三つ目の実施形態例を示す概略説明図である。
【図２８】（ｏ），（ｐ）は、本発明の配線基板の製造方法における三つ目の実施形態例を示す概略説明図である。
【図２９】（ｑ），（ｒ）は、本発明の配線基板の製造方法における三つ目の実施形態例を示す概略説明図である。
【図３０】（ｓ），（ｔ）は、本発明の配線基板の製造方法における三つ目の実施形態例を示す概略説明図である。
【図３１】（ｕ），（ｖ）は、本発明の配線基板の製造方法における三つ目の実施形態例を示す概略説明図である。
【図３２】（ｗ）は、本発明の配線基板の製造方法における三つ目の実施形態例を示す概略説明図である。
【図３３】（ｉ），（ｊ）は、本発明の配線基板の製造方法における四つ目の実施形態例を示す概略説明図である。
【図３４】（ｋ），（ｌ）は、本発明の配線基板の製造方法における四つ目の実施形態例を示す概略説明図である。
【図３５】（ｍ），（ｎ）は、本発明の配線基板の製造方法における四つ目の実施形態例を示す概略説明図である。
【図３６】（ｏ），（ｐ）は、本発明の配線基板の製造方法における四つ目の実施形態例を示す概略説明図である。
【図３７】（ｑ），（ｒ）は、本発明の配線基板の製造方法における四つ目の実施形態例を示す概略説明図である。
【図３８】（ｓ）は、本発明の配線基板の製造方法における四つ目の実施形態例を示す概略説明図である。
【図３９】本発明の配線基板における五つ目の実施形態例を示す概略断面図である。
【図４０】図３９の配線基板を示す平面図である。
【図４１】本発明の配線基板における六つ目の実施形態例を示す概略断面図である。
【図４２】図４１の配線基板を示す平面図である。
【図４３】（ｃ），（ｄ）は、本発明の配線基板の製造方法における五つ目の実施形態例を示す概略説明図である。
【図４４】（ｅ），（ｆ）は、本発明の配線基板の製造方法における五つ目の実施形態例を示す概略説明図である。
【図４５】（ｇ），（ｈ）は、本発明の配線基板の製造方法における五つ目の実施形態例を示す概略説明図である。
【図４６】（ｉ），（ｊ）は、本発明の配線基板の製造方法における五つ目の実施形態例を示す概略説明図である。
【図４７】（ｋ），（ｌ）は、本発明の配線基板の製造方法における五つ目の実施形態例を示す概略説明図である。
【図４８】（ｍ），（ｎ）は、本発明の配線基板の製造方法における五つ目の実施形態例を示す概略説明図である。
【図４９】（ｏ），（ｐ）は、本発明の配線基板の製造方法における五つ目の実施形態例を示す概略説明図である。
【図５０】（ｑ），（ｒ）は、本発明の配線基板の製造方法における五つ目の実施形態例を示す概略説明図である。
【図５１】（ｓ），（ｔ）は、本発明の配線基板の製造方法における五つ目の実施形態例を示す概略説明図である。
【図５２】（ｕ），（ｖ）は、本発明の配線基板の製造方法における五つ目の実施形態例を示す概略説明図である。
【図５３】（ｃ），（ｄ）は、本発明の配線基板の製造方法における六つ目の実施形態例を示す概略説明図である。
【図５４】（ｅ），（ｆ）は、本発明の配線基板の製造方法における六つ目の実施形態例を示す概略説明図である。
【図５５】（ｇ），（ｈ）は、本発明の配線基板の製造方法における六つ目の実施形態例を示す概略説明図である。
【図５６】（ｉ），（ｊ）は、本発明の配線基板の製造方法における六つ目の実施形態例を示す概略説明図である。
【図５７】（ｋ），（ｌ）は、本発明の配線基板の製造方法における六つ目の実施形態例を示す概略説明図である。
【図５８】（ｍ），（ｎ）は、本発明の配線基板の製造方法における六つ目の実施形態例を示す概略説明図である。
【図５９】（ｏ），（ｐ）は、本発明の配線基板の製造方法における六つ目の実施形態例を示す概略説明図である。
【図６０】（ｑ），（ｒ）は、本発明の配線基板の製造方法における六つ目の実施形態例を示す概略説明図である。
【図６１】本発明の配線基板における七つ目の実施形態例を示す概略断面図である。
【図６２】従来の配線基板を示す概略断面図である。
【図６３】図６２に示す配線基板の平面図である。
【符号の説明】
【０１２２】
１：絶縁基体
１ａ：コア用の絶縁基板
１ｂ：ビルドアップ用の絶縁層
１Ａ：搭載部
２Ａ：半導体素子接続パッド
２Ｂ：電子部品接続パッド
２Ｄ：帯状配線導体
３ａ：第１のソルダーレジスト層
３ｂ：第２のソルダーレジスト層
７：導電突起
【図１】
2010135347.tif 000003
【図２】
2010135347.tif 000004
【図３】
2010135347.tif 000005
【図４】
2010135347.tif 000006
【図５】
2010135347.tif 000007
【図６】
2010135347.tif 000008
【図７】
2010135347.tif 000009
【図８】
2010135347.tif 000010
【図９】
2010135347.tif 000011
【図１０】
2010135347.tif 000012
【図１１】
2010135347.tif 000013
【図１２】
2010135347.tif 000014
【図１３】
2010135347.tif 000015
【図１４】
2010135347.tif 000016
【図１５】
2010135347.tif 000017
【図１６】
2010135347.tif 000018
【図１７】
2010135347.tif 000019
【図１８】
2010135347.tif 000020
【図１９】
2010135347.tif 000021
【図２０】
2010135347.tif 000022
【図２１】
2010135347.tif 000023
【図２２】
2010135347.tif 000024
【図２３】
2010135347.tif 000025
【図２４】
2010135347.tif 000026
【図２５】
2010135347.tif 000027
【図２６】
2010135347.tif 000028
【図２７】
2010135347.tif 000029
【図２８】
2010135347.tif 000030
【図２９】
2010135347.tif 000031
【図３０】
2010135347.tif 000032
【図３１】
2010135347.tif 000033
【図３２】
2010135347.tif 000034
【図３３】
2010135347.tif 000035
【図３４】
2010135347.tif 000036
【図３５】
2010135347.tif 000037
【図３６】
2010135347.tif 000038
【図３７】
2010135347.tif 000039
【図３８】
2010135347.tif 000040
【図３９】
2010135347.tif 000041
【図４０】
2010135347.tif 000042
【図４１】
2010135347.tif 000043
【図４２】
2010135347.tif 000044
【図４３】
2010135347.tif 000045
【図４４】
2010135347.tif 000046
【図４５】
2010135347.tif 000047
【図４６】
2010135347.tif 000048
【図４７】
2010135347.tif 000049
【図４８】
2010135347.tif 000050
【図４９】
2010135347.tif 000051
【図５０】
2010135347.tif 000052
【図５１】
2010135347.tif 000053
【図５２】
2010135347.tif 000054
【図５３】
2010135347.tif 000055
【図５４】
2010135347.tif 000056
【図５５】
2010135347.tif 000057
【図５６】
2010135347.tif 000058
【図５７】
2010135347.tif 000059
【図５８】
2010135347.tif 000060
【図５９】
2010135347.tif 000061
【図６０】
2010135347.tif 000062
【図６１】
2010135347.tif 000063
【図６２】
2010135347.tif 000064
【図６３】
2010135347.tif 000065