(57)【要約】【課題】複数の誘導性負荷をＰＷＭ制御で駆動する場合の電流リップルの発生を、より柔軟な形態で抑制可能とする負荷駆動装置を提供する。【解決手段】モータ制御装置１に、同期信号が外部より入力される同期信号入力端子ＩＮと、同期信号を外部に出力する同期信号出力端子ＯＵＴとを備え、制御ロジック５は、ＦＥＴ３にＰＷＭ信号を出力する場合、入力端子ＩＮを介して同期信号が入力されない場合は、他の装置１におけるＰＷＭ信号のスイッチング期間（ターンオン，ターンオフ期間）に、自身のスイッチング期間との重複を回避させるための同期信号を出力端子ＯＵＴより出力する。また、入力端子ＩＮを介して外部より同期信号が入力された場合は、その同期信号に基づいて自身のＦＥＴ３に出力するＰＷＭ信号を生成する。【選択図】図１
2010057353.tif 000002
【特許請求の範囲】
【請求項１】
電源とグランドとの間に誘導性負荷と共に直列接続されるスイッチング素子をＰＷＭ（パルス幅変調）制御することで、前記誘導性負荷を駆動する負荷駆動装置において、
同期信号が外部より入力される同期信号入力端子と、
同期信号を外部に出力する同期信号出力端子と、
前記スイッチング素子にＰＷＭ信号を出力すると共に、前記同期信号入力端子を介して同期信号が入力されない場合は、他の装置におけるＰＷＭ信号のスイッチング期間に、自身のスイッチング期間との重複を回避させるための同期信号を前記同期信号出力端子より出力し、
前記同期信号入力端子を介して同期信号が入力された場合は、前記同期信号に基づいて、自身のスイッチング素子に出力するＰＷＭ信号を生成する同期制御手段とを備えたことを特徴とする負荷駆動装置。
【請求項２】
前記負荷の制御指令が、外部よりＰＷＭ信号として与えられる場合、
前記同期制御手段は、前記同期信号入力端子を介して同期信号が入力されない場合は、前記スイッチング素子に出力するＰＷＭ信号を前記制御指令に同期して生成すると共に、前記同期信号出力端子より出力する同期信号を、前記制御指令と同一の周波数及びデューティを有するＰＷＭ信号として出力することを特徴とする請求項１記載の負荷駆動装置。
【請求項３】
前記同期制御手段は、前記同期信号入力端子を介して同期信号が入力されない場合は、前記同期信号出力端子より出力する同期信号を、前記スイッチング素子に出力するＰＷＭ信号とすることを特徴とする請求項１記載の負荷駆動装置。
【請求項４】
前記同期制御手段は、前記同期信号出力端子より出力する同期信号に、スイッチング期間の重複を回避するための位相差を付与することを特徴とする請求項１乃至３の何れか１項に記載の負荷駆動装置。
【請求項５】
前記ＰＷＭ信号は、搬送波周期Ｔｐを複数繰り返すことで形成されるものであり、
前記制御指令は、ＰＷＭ形式であり、
前記同期制御手段は、周期Ｔｃ間の前記制御指令のデューティ比に基づいて、前記搬送波周期Ｔｐにおける前記ＰＷＭ信号のデューティ比を決定するものであるとともに、
前記同期信号出力端子より出力する前記同期信号として、入力された前記制御指令を前記周期Ｔｃだけ遅らせて出力することを特徴とする請求項１又は２記載の負荷駆動装置。
【請求項６】
前記周期Ｔｃが、前記搬送波周期Ｔｐの整数倍でない場合、
前記同期制御手段は、前記搬送波周期Ｔｐの途中であっても、前記周期Ｔｃが１周期分完了した時点から前記ＰＷＭ信号の前記搬送波周期Ｔｐを開始することを特徴とする請求項５記載の負荷駆動装置。
【請求項７】
電源とグランドとの間に誘導性負荷と共に直列接続されるスイッチング素子をＰＷＭ（パルス幅変調）制御することで、前記誘導性負荷を駆動する負荷駆動装置において、
同期信号が外部より入力される同期信号入力端子と、
同期信号を外部に出力する同期信号出力端子と、
外部より、同期制御のマスタ／スレーブを設定するための同期設定端子と、
前記同期信号入力端子を介して入力される同期信号に同期してＰＷＭ信号の搬送波を出力する搬送波出力手段と、
自身が同期制御のスレーブに設定された場合、他の装置においてＰＷＭ信号に基づき行われるスイッチング期間と、自身が行うスイッチング期間との重複を回避するように前記搬送波を移相する移相手段と、
前記同期設定端子による設定がマスタの場合は、前記同期信号出力端子を介して同期信号を出力すると共に、前記移相手段を無効化して前記ＰＷＭ信号を生成する同期制御手段とを備えたことを特徴とする負荷駆動装置。
【請求項８】
前記同期設定端子は、前記同期制御におけるスレーブを複数種類に設定可能であり、
前記移相手段は、前記同期設定端子による設定されたスレーブの種類に応じて、前記搬送波に付与する移相量を変更することを特徴とする請求項７記載の負荷駆動装置。
【請求項９】
電源とグランドとの間に誘導性負荷と共に直列接続されるスイッチング素子をＰＷＭ（パルス幅変調）制御することで、前記誘導性負荷を駆動する負荷駆動装置を複数備え、それらを同期制御する負荷駆動装置の制御システムにおいて、
前記複数の負荷駆動装置に対して共通の同期信号を与え、
前記複数の負荷駆動装置は、前記同期信号に基づいて、それぞれ自身が前記スイッチング素子に出力するＰＷＭ信号について、そのスイッチング期間が、他の負荷駆動装置において行われるスイッチング期間との重複を回避するように位相差を付与することを特徴とする負荷駆動装置の制御システム。
【請求項１０】
電源とグランドとの間に誘導性負荷と共に直列接続されるスイッチング素子をＰＷＭ（パルス幅変調）制御することで、前記誘導性負荷を駆動する負荷駆動装置を複数備え、それらを同期制御する負荷駆動装置の制御システムにおいて、
前記負荷駆動装置の何れか１つをマスタ，その他をスレーブとして、
前記マスタは、前記スレーブにおけるＰＷＭ信号のスイッチング期間が、自身のスイッチング期間との重複を回避させるための同期信号を何れか１つのスレーブに出力し、
前記スレーブは、前記同期信号に基づいて自身のスイッチング素子に出力するＰＷＭ信号を生成すると共に、自身以外のスレーブに、前記同期信号と同趣旨の同期信号を出力することを特徴とする負荷駆動装置の制御システム。
【請求項１１】
電源とグランドとの間に誘導性負荷と共に直列接続されるスイッチング素子をＰＷＭ（パルス幅変調）制御することで、前記誘導性負荷を駆動する負荷駆動装置を複数備え、それらを同期制御する負荷駆動装置の制御システムにおいて、
前記複数の負荷駆動装置のうち第１負荷駆動装置が、外部より信号入力端子に与えられる指令ＰＷＭ信号のエッジに同期して前記ＰＷＭ制御を行う場合に、
前記第１負荷駆動装置は、前記指令ＰＷＭ信号の立ち上がり，立ち下がりの何れか一方のエッジに同期して前記ＰＷＭ制御を行い、
前記複数の負荷駆動装置の他の１つである第２負荷駆動装置は、前記指令ＰＷＭ信号の他方のエッジに同期して前記ＰＷＭ制御を行うことを特徴とする負荷駆動装置の制御システム。
【請求項１２】
前記第２負荷駆動装置に加えて、前記他方のエッジに同期して前記ＰＷＭ制御を行う第３負荷駆動装置が存在する場合、
少なくとも前記第２負荷駆動装置は、前記第２負荷駆動装置の前記信号入力端子に前記指令ＰＷＭ信号が与えられると共に、前記スイッチング素子に出力するＰＷＭ信号又は前記負荷に出力される電圧信号を外部に出力する信号出力端子を備え、
前記第３負荷駆動装置の前記信号入力端子が、前記第２負荷駆動装置の前記信号出力端子に接続されていることを特徴とする請求項１１記載の負荷駆動装置の制御システム。
【請求項１３】
前記第３負荷駆動装置は、前記第３負荷駆動装置の前記スイッチング素子に出力するＰＷＭ信号又は前記負荷に出力される電圧信号を外部に出力する信号出力端子を備えていることを特徴とする請求項１２記載の負荷駆動装置の制御システム。
【請求項１４】
電源とグランドとの間に誘導性負荷と共に直列接続されるスイッチング素子をＰＷＭ（パルス幅変調）制御することで、前記誘導性負荷を駆動する負荷駆動装置を複数備え、それらを同期制御する負荷駆動装置の制御システムにおいて、
前記複数の負荷駆動装置の１つは、外部より信号入力端子に与えられる指令信号に従って前記ＰＷＭ制御を行うと共に、前記スイッチング素子に出力するＰＷＭ信号又は前記負荷に出力される電圧信号を外部に出力する信号出力端子を備え、
前記負荷駆動装置の他の１つ以上は、前記信号入力端子が自身以外の負荷駆動装置が備えている信号出力端子にシリアルに接続され、前記信号入力端子を介して入力される信号の何れか一方のエッジに同期して前記ＰＷＭ制御を行うことを特徴とする負荷駆動装置の制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源とグランドとの間に誘導性負荷と共に直列接続されるスイッチング素子をＰＷＭ制御することで負荷を駆動する負荷駆動装置，及びその負荷駆動装置を複数備え、それらを同期制御する制御システムに関する。
【背景技術】
【０００２】
特許文献１には、２つの誘導性負荷であるモータを１つの駆動装置によりＰＷＭ制御する構成において、電源電流に発生するリップルを抑制するため、双方のＦＥＴによるスイッチング期間が重複しないように、ＰＷＭ信号の位相を互いにずらして出力する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−７２５９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の技術では、１つの回路基板上に２つのモータを駆動制御する回路を構成することが前提であり、基板のサイズやレイアウトに制約がある。また、駆動対象とするモータの数を増やすことも容易ではないという問題がある。
本発明は上記事情に鑑みてなされたものであり、その目的は、複数の誘導性負荷をＰＷＭ制御で駆動する場合の電流リップルの発生を、より柔軟な形態で抑制可能とする負荷駆動装置，及び負荷駆動装置の制御システムを提供することにある。
【課題を解決するための手段】
【０００５】
請求項１記載の負荷駆動装置によれば、同期信号が外部より入力される同期信号入力端子と、同期信号を外部に出力する同期信号出力端子とを備える。そして、同期制御手段は、スイッチング素子にＰＷＭ信号を出力する場合、同期信号入力端子を介して同期信号が入力されない場合は、他の装置におけるＰＷＭ信号のスイッチング期間に、自身のスイッチング期間との重複を回避させるための同期信号を同期信号出力端子より出力する。また、同期信号入力端子を介して外部より同期信号が入力された場合は、その同期信号に基づいて、自身のスイッチング素子に出力するＰＷＭ信号を生成する。
【０００６】
すなわち、負荷駆動装置は、外部より同期信号が入力されない場合は自身が同期制御のマスタとなり、他のスレーブとなる装置に対して同期信号を出力する。また、外部より同期信号が入力された場合はスレーブとなって、与えられた同期信号に従いＰＷＭ信号のスイッチング期間の重複を回避するように同期制御を行う。
したがって、複数の負荷駆動装置が並行して誘導性負荷をＰＷＭ制御する場合に、それらの間で同期信号を用いて同期制御を行うことでスイッチング期間の重複を回避して、電源電流リップルの増大を抑制することができる。そして、個別の駆動装置の組み合わせによって、従来よりも柔軟な形態で電流リップルの発生を抑制可能となる。
【０００７】
請求項２記載の負荷駆動装置によれば、負荷の制御指令が外部よりＰＷＭ信号として与えられる場合、同期制御手段は、同期信号が入力されない場合はスイッチング素子に出力するＰＷＭ信号を前記制御指令に同期して生成すると共に、前記同期信号出力端子より出力する同期信号を、前記制御指令と同一の周波数及びデューティを有するＰＷＭ信号として出力する。したがって、複数の負荷駆動装置の何れか１つを同期制御のマスタとして選択し、そのマスタに負荷の制御指令を与え、その他のスレーブは、同期信号出力端子−同期信号入力端子を順次デイジーチェーン状に接続すれば、全ての負荷駆動装置が制御指令を基準として同期制御を行うようになる。
【０００８】
請求項３記載の負荷駆動装置によれば、同期制御手段は、同期信号が入力されない場合は、同期信号出力端子より出力する同期信号を、自身がスイッチング素子に出力するＰＷＭ信号とする。すなわち、同期制御のマスタは、自身がスイッチング素子に出力するＰＷＭ信号を同期信号として他のスレーブに出力するので、全ての負荷駆動装置がマスタのＰＷＭ信号を基準として同期制御を行うようになる。
【０００９】
請求項４記載の負荷駆動装置によれば、同期制御手段は、同期信号出力端子より出力する同期信号に、スイッチング期間の重複を回避するための位相差を付与するので、その同期信号が入力されるスレーブは、その同期信号のタイミングを基準としてそのまま同期制御に使用することができる。
【００１０】
請求項５記載の負荷駆動装置によれば、ＰＷＭ信号は、搬送波周期Ｔｐを複数繰り返すことで形成されるものであり、制御指令は、ＰＷＭ形式であり、同期制御手段は、周期Ｔｃ間の制御指令のデューティ比に基づいて、搬送波周期ＴｐにおけるＰＷＭ信号のデューティ比を決定するものであるとともに、同期信号出力端子より出力する同期信号として、入力された制御指令を前記周期Ｔｃだけ遅らせて出力する。斯様に構成すれば、制御指令を加工することなく同期信号として使用できるため、簡易な構成とすることができる。
【００１１】
請求項６記載の負荷駆動装置によれば、周期Ｔｃが、搬送波周期Ｔｐの整数倍でない場合、同期制御手段は、搬送波周期Ｔｐの途中であっても、周期Ｔｃが１周期分完了した時点からＰＷＭ信号の搬送波周期Ｔｐを開始する。これにより、周期Ｔｃが搬送波周期Ｔｐの整数倍でない場合であっても、請求項１の効果を奏することができる。
【００１２】
請求項７記載の負荷駆動装置によれば、同期信号入力端子及び同期信号出力端子と、外部よりマスタ／スレーブを設定するための同期設定端子とを備えると共に、同期信号に同期してＰＷＭ信号の搬送波を出力する搬送波出力手段と、スイッチング期間の重複を回避するように搬送波を移相する移相手段とを備える。そして、同期制御手段は、設定がマスタの場合は同期信号出力端子を介して同期信号を出力すると共に、移相手段を無効化してＰＷＭ信号を生成し、設定がスレーブの場合は移相手段によりＰＷＭ信号の搬送波を移相する。したがって、少なくとも２つの負荷駆動装置の１つをマスタ，その他をスレーブとして同期制御を行う場合は、同期設定端子によりそれぞれ何れかを選択させて、スイッチング期間の重複を回避させることができる。
【００１３】
請求項８記載の負荷駆動装置によれば、同期設定端子により、同期制御におけるスレーブを複数種類に設定可能とし、移相手段は、設定されたスレーブの種類に応じて、スレーブ用搬送波出力手段が搬送波に付与する移相量を変更する。したがって、スレーブとなる負荷駆動装置が２つ以上ある場合でも、それぞれのＰＷＭ信号の搬送波に異なる移相量を付与することで、スイッチング期間の重複を回避させることができる。
【００１４】
請求項９記載の負荷駆動装置の制御システムによれば、複数の負荷駆動装置は、共通に与えられる同期信号に基づいて、それぞれ自身がスイッチング素子に出力するＰＷＭ信号によるスイッチング期間が、他の負荷駆動装置で行われるスイッチング期間との重複を回避するように位相差を付与する。したがって、複数の負荷駆動装置に共通の同期信号を与えて同期制御させることで、それらの間におけるスイッチング期間の重複を回避して電源電流リップルの増大を抑制することができる。
【００１５】
請求項１０記載の負荷駆動装置の制御システムによれば、複数の負荷駆動装置の何れか１つをマスタ，その他をスレーブとして、マスタは、スレーブにおけるＰＷＭ信号のスイッチング期間が、自身のスイッチング期間との重複を回避させるための同期信号を何れか１つのスレーブに出力し、スレーブは、その同期信号に基づいて自身のスイッチング素子に出力するＰＷＭ信号を生成すると共に、自身以外のスレーブに対し前記同期信号と同趣旨の同期信号を出力する。したがって、１つのマスタを起点として、その他のスレーブを含み、同期信号出力端子−同期信号入力端子を順次デイジーチェーン状に接続すれば、全ての負荷駆動装置が同期信号を基準として同期制御を行うようになり、請求項８と同様の効果が得られる。
【００１６】
請求項１１記載の負荷駆動装置の制御システムによれば、複数の負荷駆動装置の１つである第１負荷駆動装置は、外部より信号入力端子に与えられる指令ＰＷＭ信号の立ち上がり，立ち下がりの何れか一方のエッジに同期してＰＷＭ制御を行い、第２負荷駆動装置は、指令ＰＷＭ信号の他方のエッジに同期してＰＷＭ制御を行う。すなわち、複数の負荷駆動装置の同期基準が、同一の指令ＰＷＭ信号の異なるエッジとなるので、請求項１のように専用の同期信号を用いずともスイッチング期間の重複を回避して、電源電流リップルの増大を抑制することができる。
【００１７】
請求項１２記載の負荷駆動装置の制御システムによれば、第２負荷駆動装置に加えて他方のエッジに同期してＰＷＭ制御を行う第３負荷駆動装置が存在する場合に、少なくとも第２負荷駆動装置は、自身の信号入力端子に指令ＰＷＭ信号が与えられると共に、スイッチング素子に出力するＰＷＭ信号又は負荷に出力される電圧信号を外部に出力する信号出力端子を備える。そして、第３負荷駆動装置は、自身の信号入力端子が、上記第２負荷駆動装置が備える信号出力端子に接続される。
【００１８】
ここで、第２負荷駆動装置は、指令ＰＷＭ信号の他方のエッジに同期してＰＷＭ制御を行い、第３負荷駆動装置は、第２負荷駆動装置が出力するスイッチング素子に出力するＰＷＭ信号又は負荷に出力される電圧信号の他方のエッジに同期してＰＷＭ制御を行うことになる。すなわち、第２負荷駆動装置がスイッチング素子に出力するＰＷＭ信号、又はそれに応じて負荷に出力される電圧信号は、指令ＰＷＭ信号に同期した信号となっているので、第３負荷駆動装置がそれらの信号の他方のエッジに同期してＰＷＭ制御を行えば、負荷駆動装置が３個以上存在する場合でもスイッチング期間の重複を回避して、電源電流リップルの増大を抑制することができる。
【００１９】
請求項１３記載の負荷駆動装置の制御システムによれば、請求項１２における第３負荷駆動装置にも、自身がスイッチング素子に出力するＰＷＭ信号又は前記負荷に出力される電圧信号を外部に出力する信号出力端子を備える。したがって、更に１つの第４の負荷駆動装置の信号入力端子を第３負荷駆動装置の信号出力端子に接続すれば、第３，第４負荷駆動装置間でスイッチング期間の重複を回避することができ、負荷駆動装置が４台以上ある場合にも適用できる。
【００２０】
請求項１４記載の負荷駆動装置の制御システムによれば、複数の負荷駆動装置の１つ（１）は、外部より信号入力端子に与えられる指令信号に従ってＰＷＭ制御を行うと共に、スイッチング素子に出力するＰＷＭ信号又は負荷に出力される電圧信号を外部に出力する信号出力端子を備え、負荷駆動装置の他の１つ以上（２，…）は、信号入力端子が自身以外の負荷駆動装置が備えている信号出力端子にシリアルに接続され、その信号入力端子を介して入力される信号の何れか一方のエッジに同期してＰＷＭ制御を行う。
【００２１】
したがって、上記負荷駆動装置（１）を除く複数の負荷駆動装置の同期基準が、それら複数のうち自身を除く他の装置（シリアルな接続形態において上流側に位置する装置）の信号出力端子より出力される信号エッジとなり、請求項１のように専用の同期信号を用いずともスイッチング期間の重複を回避して、電源電流リップルの増大を抑制することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施例であり、２つのモータ制御装置で構成される制御システムを示す図
【図２】制御ロジックによる制御内容を概略的に示すフローチャート
【図３】２つの制御装置が、モータの制御指令を基準として同期制御を行う場合のＰＷＭ信号波形を示す図
【図４】図３の部分拡大図（デューティ比３０％の場合）
【図５】図１のモータ制御装置を２個駆動する場合の組合せ例を示す図
【図６】第１実施例の変形例１における部分拡大図（デューティ比５０％の場合）
【図７】第１実施例の変形例２における図３相当図
【図８】本発明の第２実施例を示す図３相当図
【図９】本発明の第３実施例を示す図１相当図
【図１０】図３相当図
【図１１】図９のモータ制御装置を２個駆動する場合の組合せ例を示す図
【図１２】本発明の第４実施例を示す図１相当図
【図１３】図４相当図
【図１４】第４実施例の変形例１における図４相当図
【図１５】第４実施例の変形例２における図４相当図
【図１６】本発明の第５実施例を示す図１相当図
【図１７】図２相当図
【図１８】図３相当図
【図１９】本発明の第６実施例を示す図１相当図
【図２０】図３相当図
【図２１】図２０（ｃ），（ｄ）相当図
【図２２】本発明の第７実施例を示す図１相当図
【図２３】図３相当図
【図２４】４台の同期制御に拡張した場合を示す図２２相当図
【発明を実施するための形態】
【００２３】
（第１実施例）
以下、本発明の第１実施例について図１乃至図５を参照して説明する。図１は、２つのモータ制御装置で構成される制御システムを示すものである。モータ制御装置（負荷駆動装置）１Ａ，１Ｂは、各々が制御ＩＣ２と、モータ制御装置１の端子＋Ｂ（バッテリ端子），ＧＮＤの間に接続されるＦＥＴ３（スイッチング素子）及びフリーホイールダイオード４の直列回路とで構成されている。換言すれば、モータ制御装置１Ａは、制御ＩＣ２Ａと、ＦＥＴ３Ａと、フリーホイールダイオード４Ａとを有し、後述するモータ１６Ａを制御している。
【００２４】
また、モータ制御装置１Ｂは、制御ＩＣ２Ｂと、ＦＥＴ３Ｂと、フリーホイールダイオード４Ｂとを有し、後述するモータ１６Ｂを制御している。なお、以下の説明では、説明の都合上、モータ制御装置１Ａ、モータ制御装置１Ｂと別々の参照符号を付与しているが、モータ制御装置１Ａとモータ制御装置１Ｂとは同じ内部構成を有している。また、以下の説明では、モータ制御装置１Ａをマスタとして使用し、モータ制御装置１Ｂをモータ制御装置１Ａに従属するスレーブとして説明を行うが、接続次第ではモータ制御装置１Ａをスレーブ、モータ制御装置１Ｂをマスタとすることもできる。また、ＦＥＴ３としては、ＰチャネルＭＯＳＦＥＴが好適である。
【００２５】
制御ＩＣ２Ａ，２Ｂは、制御ロジック５Ａ，５Ｂ（同期制御手段）とドライブ回路６Ａ，６Ｂとを中心に構成されており、制御ロジック５Ａ，５Ｂには、外部のＥＣＵ等から、制御指令入力端子ＳＩＡ，ＳＩＢを介してＰＷＭ形式の制御指令が入力される。そして、その入力された制御指令に基づき、ドライブ回路６Ａ，６Ｂを介してＦＥＴ３Ａ，３ＢのゲートにＰＷＭ信号を出力する。この場合、制御ロジック５Ａ，５Ｂは、特許文献１と同様に、ＰＷＭ信号の立ち上がり，立ち下がりの変化を緩やかにするように、台形波状の信号を生成可能となっている。なお、図１の場合には、制御ロジック５Ａの制御指令入力端子ＳＩＡには外部のＥＣＵが接続されている。
また、制御ＩＣ２Ａ，２Ｂは、その他、過電圧保護部７Ａ，７Ｂ、過電流検出部８Ａ，８Ｂ、負荷短絡検出部９Ａ，９Ｂ、温度保護部１０Ａ，１０Ｂなどの各種保護部や検出部を備えており、それらの出力信号は制御ロジック５Ａ，５Ｂに与えられている。
【００２６】
モータ制御装置１Ａ，１Ｂの端子＋Ｂには、バッテリ１１（電源）の正側端子が、コイル１２及びコンデンサ１３，１４で構成されるπ型フィルタ１５を介して接続されており、モータ制御装置１Ａ，１ＢのＧＮＤ端子はアースに接続されている。フリーホイールダイオード４Ａ，４Ｂのカソード，アノードは、モータ制御装置１Ａ，１Ｂの端子Ｍ＋，Ｍ−に接続されており、それらのＭ＋，Ｍ−端子間には、モータ１６Ａ，１６Ｂ（誘導性負荷）が接続されている。
【００２７】
また、制御ロジック５Ａ，５Ｂは、各々が同期信号入力端子ＩＮＡ，ＩＮＢと、同期信号出力端子ＯＵＴＡ，ＯＵＴＢとを備えている。そして、モータ制御装置１Ａ，１Ｂの制御ロジック５Ａ，５Ｂには、制御指令入力端子ＳＩＡ，ＳＩＢを介して制御指令（入力信号）が与えられ、かつ、同期信号入力端子ＩＮＡ，ＩＮＢに同期信号が与えられない場合は同期制御のマスタとなり、同期信号出力端子ＯＵＴＡ，ＯＵＴＢより、他のスレーブとなるモータ制御装置１に対して同期信号を出力する。図１の場合は、モータ制御装置１Ａの制御指令入力端子ＳＩＡに制御指令（入力信号）が与えられるため、制御ロジック５Ａが同期制御のマスタとして駆動し、さらに、同期信号出力端子ＯＵＴＡからは同期信号が出力される。
【００２８】
また、モータ制御装置１Ａ，１Ｂの制御ロジック５Ａ，５Ｂは、同期信号入力端子ＩＮＡ，ＩＮＢに同期信号が与えられるとスレーブとなり、上記同期信号に基づく同期制御を行うと共に、同期信号出力端子ＯＵＴＡ，ＯＵＴＢよりその他のスレーブとなるモータ制御装置１に対して同期信号を出力する。図１の場合には、モータ制御装置１Ｂの同期信号入力端子ＩＮＢに同期信号が与えられるため、制御ロジック５Ｂが同期制御のスレーブとして駆動し、さらに、同期信号出力端子ＯＵＴＢからは同期信号が出力される。ただし図１の場合、モータ制御装置１Ｂの同期信号出力端子ＯＵＴＢには特段の構成が接続されていないため、同期信号出力端子ＯＵＴＢより出力された同期信号は特段には利用されていない。
【００２９】
なお、図１に示すように、各同期信号入力端子ＩＮＡ，ＩＮＢと制御ロジック５Ａ，５Ｂとの間には、プルアップ抵抗１７Ａ，１７Ｂの一端が接続されている。このプルアップ抵抗１７Ａ，１７Ｂの他端は、モータ制御装置１Ａ，１Ｂの端子＋Ｂに接続されている。これにより、制御ロジック５Ａ，５Ｂは、同期信号入力端子ＩＮＡ，ＩＮＢが同期信号出力端子ＯＵＴＡ，ＯＵＴＢに接続されているか否かを検出できるようになっている（具体的には後述する図２のステップＳ１）。そして、２つのモータ制御装置１Ａ，１Ｂは、π型フィルタ１５の出力側とグランドとの間に並列に接続されている。
【００３０】
次に、本実施例の作用について図２及び図３を参照して説明する。図２は、制御ロジック５Ａ，５Ｂによる制御内容を概略的に示すフローチャートである。以下、制御ロジック５Ａの場合を例に説明を行うが、制御ロジック５Ａと同じ構成の制御ロジック５Ｂでも、同様の処理が行われることは言うまでもない。
制御ロジック５Ａは、ステップＳ１において、同期信号入力端子ＩＮＡと他のモータ制御装置１の同期信号出力端子ＯＵＴとが接続されておらず、同期信号が与えられていないことを確認している場合は（ＮＯ）通常制御を行う（ステップＳ６）。すなわち、ステップＳ１では、同期信号入力端子ＩＮＡが、プルアップ抵抗１７Ａによりハイレベルに維持されて変化しないことに基づき「ＮＯ」と判定する。
【００３１】
ここでの「通常制御」とは、自身は他のモータ制御装置１との同期制御をアクティブに行うことなく、従来通りに制御指令入力端子ＳＩＡを介して与えられる制御指令に応じてモータ１６Ａを駆動制御することを意味する。但しこの場合でも、上記制御指令を同期信号出力端子ＯＵＴＡよりそのまま出力するようになっており、自身は意識することなくマスタになり得る状態にある。なお、「通常制御」には、制御指令がモータ１６Ａを停止する内容（例えば、ＰＷＭ形式の制御指令のデューティ比がゼロのとき）である場合に、その制御指令に従って、モータ１６Ａの回転を停止するという制御も含む。
【００３２】
一方、ステップＳ１において、同期信号入力端子ＩＮＡに他のモータ制御装置１の同期信号出力端子ＯＵＴが接続されており、同期信号が与えられていることを確認すると（ＹＥＳ）同期駆動モードとなる（ステップＳ２）。すなわち、この場合は同期制御のスレーブとなり、与えられる同期信号に基づいて（ステップＳ３：ＹＥＳ）、他のモータ制御装置１との同期制御を行いつつモータ１６Ａを回転制御する（ステップＳ４）。その詳細については後述する。また、同期駆動モードにおいて同期信号の入力がない場合は（ステップＳ３：ＮＯ）回転制御を停止する（ステップＳ５）。
ステップＳ４〜Ｓ６の実行後は、過電圧保護部７Ａ〜温度保護部１０Ａなどの各種保護部や検出部によって保護要因が検出されたか否かを判断し（ステップＳ７）、保護要因が検出された場合は（ＹＥＳ）、対応する保護機能を動作させる（ステップＳ８）。
【００３３】
図１に示す制御ロジック５Ａはマスタとして制御を行うため、図２のフローチャートでは、Ｓ１→Ｓ６→Ｓ７→（Ｓ８）→Ｓ１となる流れで制御を行う。一方、制御ロジック５Ｂはスレーブとして制御を行うため、図２のフローチャートにおいては、Ｓ１→Ｓ２→Ｓ３→Ｓ４→Ｓ７→（Ｓ８）→Ｓ１となる流れで制御を行う（但し、マスタであるモータ制御装置１Ａから正常に同期信号が入力されている場合）。
【００３４】
ここからは、図３及び図４を参照して、モータ制御装置１Ａに制御指令が入力された場合のＰＷＭ信号Ａ、同期信号、ＰＷＭ信号Ｂの時系列変化について説明する。図３は、２つのモータ制御装置１Ａ，１Ｂが、モータ制御装置１Ａに入力された制御指令を基準として同期制御を行う場合のＰＷＭ信号波形を示すものである。図３（ａ）は制御指令を示し、図３（ｂ）はドライブ回路６ＡからＦＥＴ３Ａに対して出力されるＰＷＭ信号Ａを示し、図３（ｃ）は同期信号出力端子ＯＵＴＡから出力された同期信号（＝同期信号入力端子ＩＮＢに入力された同期信号）を示し、図３（ｄ）はドライブ回路６ＢからＦＥＴ３Ｂに対して出力されるＰＷＭ信号Ｂを示す。また、図３中のいずれの図面も、横軸を時間、縦軸を電圧として表記している。
【００３５】
また、ここでは、ＦＥＴ３Ａ，３Ｂに印加されるＰＷＭ信号Ａ，ＢのＰＷＭ搬送波周期をＴｐ（一定）とし、制御指令の周期をＴｃ（一定）としている。換言すれば、ＰＷＭ信号Ａ，Ｂは、ＰＷＭ搬送波周期Ｔｐを複数繰り返して構成され、ＴｃはＴｐを整数倍繰り返して構成される。そして、制御指令が示すデューティ比であるＴｃ間におけるＯＮ（ＨＩＧＨ）時間／ＯＦＦ（ＬＯＷ）時間の割合は、Ｔｐ間におけるＰＷＭ信号Ａ，ＢのＯＮ（ＨＩＧＨ）時間／ＯＦＦ（ＬＯＷ）時間の割合と等しい。
なお、限定されるものではないが、制御指令の周期Ｔｃは、ＰＷＭ搬送波周期Ｔｐの８０倍程度であることが望ましい（一例として、制御指令の周期Ｔｃを４ｍｓｃ、ＰＷＭ搬送波周期Ｔｐを０．０５ｍｓｃとした場合、Ｔｃ＝８０×Ｔｐとなる）。なお、図面の都合上、図３では、周期ＴｃとＰＷＭ搬送波周期Ｔｐとの関係は、正確に表していない。
【００３６】
以下、図３（ａ）（ｂ）（ｃ）（ｄ）を用いて、制御指令のデューティ比が１２％から３０％に変更された場合を例に説明する。図示してはいないが、ｔ０以前は、制御指令が示すデューティ比は１２％である。そして、図３（ａ）に示すように、制御指令はｔ０からｔ１（ｔ０からＴｃ後）にかけて、デューティ３０％（Ｔｃ間のＯＮ時間が３０％、ＯＦＦ時間が７０％の割合）の信号としてモータ制御装置１Ａに入力される。
しかし、このｔ０からｔ１の間、モータ制御装置１Ａの制御ロジック５Ａは、図２のステップＳ６の「通常制御」で駆動され、ｔ０以前の制御指令（デューティ比１２％）に基づきＦＥＴ３Ａに対してデューティ比１２％のＰＷＭ信号Ａを出力するとともに、同期信号出力端子ＯＵＴＡからｔ０以前の制御指令（デューティ比１２％）を同期信号として出力する。
【００３７】
また、制御ロジック５Ｂは、同期信号出力端子ＯＵＴＡからｔ０以前に出力された同期信号に基づき、ＦＥＴ３Ｂに対してデューティ比１２％のＰＷＭ信号Ｂを出力する（ｔ０以前に、同期信号出力端子ＯＵＴＡから出力された同期信号もデューティ比は１２％であるとする）。この時、制御ロジック５Ｂは、図２のステップＳ２の「同期駆動モード」で駆動されるため、ＰＷＭ信号Ｂの立ち上がり開始（ＯＦＦ→ＯＮ）が、同期信号の立ち上がり完了から１／２Ｔｐだけ遅れるように同期制御を行う。
【００３８】
一方、制御ロジック５Ａは、ｔ０からｔ１の間に制御指令を受信し続けている。これにより制御ロジック５Ａは、ｔ１の時点でｔ０からｔ１の間の制御指令のデューティ比が３０％であることを識別できる。なおここでは、制御ロジック５Ａは、閾値（スレッシュホールド電圧）を有しており、制御指令がこの閾値となった時点で、制御指令がＯＮとなったと判定している。
【００３９】
次に、ｔ１以降も、制御ロジック５Ａは図２のステップＳ６の「通常制御」で駆動され、制御ロジック５ＡはＰＷＭ信号Ａのデューティ比を３０％に変更するとともに、同期信号出力端子ＯＵＴＡからｔ０〜ｔ１の制御指令（デューティ比３０％）を出力する。また、制御ロジック５Ｂは、同期信号出力端子ＯＵＴＡからｔ０〜ｔ１に出力された同期信号（デューティ比１２％）に基づき、ＦＥＴ３Ｂに対してデューティ比１２％のＰＷＭ信号Ｂを出力する。この時、制御ロジック５Ｂは、図２のステップＳ２の「同期駆動モード」で駆動されるため、ＰＷＭ信号Ｂの立ち上がり開始（ＯＦＦ→ＯＮ）が、同期信号の立ち上がり完了から１／２Ｔｐだけ遅れるように同期制御を行う。
【００４０】
一方、制御ロジック５Ａは、ｔ１からｔ３の間も制御指令を受信し続けている。これにより制御ロジック５Ａは、ｔ３の時点でｔ１からｔ３の間の制御指令のデューティ比が３０％であることを識別できる。他方、制御ロジック５ｂは、ｔ１からｔ３の間も同期制御指令（デューティ比３０％）を受信し続けている。これにより制御ロジック５Ｂは、ｔ３の時点でｔ１からｔ３間の制御指令のデューティ比が３０％に変更されたことを識別できる。
【００４１】
ｔ３以降も、制御ロジック５Ａは図２のステップＳ６の「通常制御」で駆動され、制御ロジック５Ａは、ＰＷＭ信号Ａのデューティ比を３０％のまま維持するとともに、同期信号出力端子ＯＵＴＡからｔ１〜ｔ３の制御指令（デューティ比３０％）を同期信号として出力する。また、制御ロジック５Ｂは、同期信号出力端子ＯＵＴＡからｔ１〜ｔ３に出力された同期信号（デューティ比３０％）に基づき、ＦＥＴ３Ｂに対して出力するＰＷＭ信号Ｂのデューティ比を３０％に変更する。この時、制御ロジック５Ｂは、図２のステップＳ２の「同期駆動モード」で駆動されるため、ＰＷＭ信号Ｂの立ち上がり開始（ＯＦＦ→ＯＮ）が、同期信号の立ち上がり完了から１／２Ｔｐだけ遅れるように同期制御を行う。
【００４２】
ここで、図４を参照し、ＰＷＭ信号ＡとＰＷＭ信号Ｂとの関係について説明する。図４は、図３に示すＰＷＭ信号Ａ及びＰＷＭ信号Ｂのうち、時刻ｔ３以降における状態を拡大して示した図である。この図４に示すように、モータ制御装置１Ａの同期信号出力端子ＯＵＴＡから出力され、モータ制御装置１Ｂの同期信号入力端子ＩＮＢに入力される同期信号の立ち上がりは、ＰＷＭ信号Ａの立ち上がりに、遅れ時間も含めて略一致している。図４の場合、ｔ３〜ｔ４で、ＰＷＭ信号ＡはＯＦＦからＯＮに立ち上がる（ターンオン）。
【００４３】
そして、制御ロジック５Ｂは、同期信号の立ち上がり完了時刻ｔ４を基準に、ＰＷＭ搬送波周期の半分（＝Ｔｐ÷２）だけ位相をずらしてＰＷＭ信号Ｂの出力を開始する。この時、ｔ７でＰＷＭ信号ＢはＯＦＦからＯＮに立ち上がり（ターンオン）始め、ｔ８でＯＮ状態となる（立ち上がりが完了する）。このように、ＰＷＭ信号ＡとＰＷＭ信号Ｂとは、信号がＯＦＦからＯＮに立ち上がる（ターンオン）期間、及び信号がＯＮからＯＦＦに立ち下がる（ターンオフ）期間を互いにずらしてある。
このように同期制御を行うことで、モータ制御装置１Ａ，１Ｂ間では、それぞれのＦＥＴ３Ａ，３ＢがＰＷＭ信号Ａ，Ｂに基づきスイッチング動作を行う場合、両者の立ち上がり（ターンオン），立ち下がり（ターンオフ）期間が重複することを回避できるようになる。
【００４４】
以上のように本実施例によれば、モータ制御装置１に、同期信号が外部より入力される同期信号入力端子ＩＮと、同期信号入力端子ＩＮに入力された同期信号を外部に出力する同期信号出力端子ＯＵＴとを備える。そして、制御ロジック５は、ＦＥＴ３にＰＷＭ信号を出力し、他のモータ制御装置１におけるＰＷＭ信号のターンオン期間と自身のターンオン期間、及び他のモータ制御装置１におけるＰＷＭ信号のターンオフ期間と自身のターンオフ期間とを重複させないために、同期信号を同期信号出力端子ＯＵＴより出力する。
【００４５】
また、同期信号入力端子ＩＮを介して外部より同期信号が入力された場合は、その同期信号に基づいて、同期信号の出力元におけるＰＷＭ信号のターンオン期間と自身のＦＥＴ３に出力するＰＷＭ信号のターンオン期間、及び同期信号の出力元におけるＰＷＭ信号のターンオフ期間と自身のＦＥＴ３に出力するＰＷＭ信号のターンオフ期間とが完全に一致しないように、自身のＦＥＴ３に出力するＰＷＭ信号を生成する。
【００４６】
すなわち、２つのモータ制御装置１の一方（本実施例の場合にはモータ制御装置１Ａ）をマスタ，他方（本実施例の場合にはモータ制御装置１Ｂ）をスレーブとして、マスタは、スレーブにおけるＰＷＭ信号のターンオン期間が、自身のターンオン期間と重複しないように、かつ、スレーブにおけるＰＷＭ信号のターンオフ期間が、自身のターンオフ期間と重複しないように、重複を回避させるための同期信号（本実施例の場合にはモータ制御装置１Ａの制御指令そのもの）を、何れか１つのスレーブに出力する。そして、スレーブは、その同期信号に基づいて自身のＦＥＴ３Ｂに出力するＰＷＭ信号Ｂを生成すると共に、自身以外のスレーブに対し受信した（入力された）同期信号と同様の同期信号を送信（出力）するように同期制御システムを構成する。
【００４７】
つまり、本実施例の場合、各スレーブの同期信号入力端子ＩＮに、前段のマスタもしくはスレーブの同期信号出力端子ＯＵＴから出力された制御指令と同様の同期信号が入力される。また、各スレーブの同期信号出力端子ＯＵＴからは、後段のスレーブの同期信号入力端子ＩＮに対して制御指令と同様の同期信号が出力される。ただし、最終末端のスレーブの同期信号出力端子ＯＵＴからは同期信号が出力されなくても良い。
【００４８】
したがって、複数のモータ制御装置１が並行してモータ１６をＰＷＭ制御する場合に、１つのマスタを起点として、その他のスレーブを含んで同期信号出力端子ＯＵＴ−同期信号入力端子ＩＮを順次デイジーチェーン状に接続すれば、全てのモータ制御装置１が同期信号を基準として同期制御を行うようになり、ターンオン期間、及びターンオフ期間の重複を回避して、電源電流リップルの増大を抑制できる。すなわち、個別のモータ制御装置１の組み合わせにより、従来よりも柔軟な形態で電流リップルの発生を抑制可能となる。
【００４９】
そして、モータ１６の制御指令が外部よりＰＷＭ形式の信号で与えられ、同期信号入力端子ＩＮを介して同期信号が入力されない場合（マスタ：通常制御）は、ＦＥＴ３に出力するＰＷＭ信号を、制御指令の立ち上がり（ターンオン）に同期して立ち上がりを開始（ターンオン）させると共に、同期信号出力端子ＯＵＴより制御指令と同一の周波数及びデューティを有する同期信号を出力する。したがって、複数のモータ制御装置１の何れか１つを同期制御のマスタとして選択し、そのマスタに負荷（モータ）の制御指令を与え、その他のスレーブは、同期信号出力端子ＯＵＴ−同期信号入力端子ＩＮを順次デイジーチェーン状に接続することで、全てのモータ制御装置１が制御指令を基準として同期制御を行うようになる。
【００５０】
また、制御ロジック５は、同期信号入力端子ＩＮに同期信号が入力されている場合には、同期信号入力端子ＩＮを介して入力された同期信号に、ターンオン期間及びターンオフ期間の重複を回避するための位相差を付与して、自身のＦＥＴ３に出力するＰＷＭ信号を生成する。また、同期信号出力端子ＯＵＴより出力する同期信号を自身のＦＥＴ３に出力するＰＷＭ信号と立ち上がり（もしくは立ち下がり）が一致するタイミング（図４では同期信号の立ち上がりのタイミングと、ＰＷＭ信号Ａの立ち上がりのタイミングとが一致している）を含む信号として出力する。したがって、この同期信号を受信した、さらに後段のスレーブ側では、ターンオン期間及びターンオフ期間の重複を回避するための位相差を付与してＰＷＭ信号を生成し、同期制御を行うことができる。
【００５１】
そして、上記同期制御を行うために用いるマスタ使用の制御ＩＣ２Ａと、スレーブ使用の制御ＩＣ２Ｂとは同じ構成を有している。すなわち、マスタ専用の制御ＩＣと、スレーブ専用の制御ＩＣとを別々に使用して同期制御を実現する場合は、マスタ、スレーブの２種類の製品を設計、製造する必要があり製品コストが高止まりする。これに対して本実施例のように、単一の制御ＩＣでマスタ及びスレーブの両方の機能を実現できれば、マスタ専用の制御ＩＣとスレーブ専用の制御ＩＣとを別々に使用する場合に比べて製品コストを下げることができる。また、制御ＩＣをスレーブ専用に設計してしまうと、このスレーブ専用制御ＩＣはスタンドアローン（スレーブを有さないマスタ）で使用することができないが、本実施例の制御ＩＣはスタンドアローンでも使用できる。
【００５２】
なお、本実施例では、一例として、ＰＷＭ信号Ｂの立ち上がり（ＯＦＦ→ＯＮ）が、同期信号の立ち上がりから１／２Ｔｐだけ遅れるように同期制御を行っている。しかしながら、モータ１６の数が２個の場合には遅らせる時間を１／２Ｔｐだけではなく、１／３Ｔｐ、１／４Ｔｐ・・・・１／ｍ×Ｔｐ（ｍは２以上の自然数）としても良い。また、モータの数が３個の場合は１／３Ｔｐ、１／４Ｔｐ・・・１／ｍ×Ｔｐ（ｍは３以上の自然数）としても良い。さらに、モータ１６の数がｎ個（ｎは２以上の自然数）の場合には、遅らせる時間を１／（ｎ＋ｍ）×Ｔｐとすれば良い（但し、ｍ＝０，１，２・・・・）。
具体的には、モータ１６が２個の場合には１／２Ｔｐ、１／３Ｔｐ、１／４Ｔｐ、１／５Ｔｐ・・・とすることができ、モータ１６が３個の場合には１／３Ｔｐ、１／４Ｔｐ、１／５Ｔｐ・・・とすることができ、モータ１６が４個の場合には１／４Ｔｐ、１／５Ｔｐ・・・とした場合であっても、前述の効果を奏することができる。
【００５３】
ここで図５を用いて、同期信号出力端子ＯＵＴＡと同期信号入力端子ＩＮＢとの接続状況、及び、制御指令入力端子ＳＩＡ，ＳＩＢの接続状況に応じて、モータ制御装置１Ａ，１Ｂがどのように動作するかを説明する。図５の“同期接続”の列において、“○”は、同期信号出力端子ＯＵＴＡと同期信号入力端子ＩＮＢとが接続されている状態を示し、“−”は同期信号出力端子ＯＵＴＡと同期信号入力端子ＩＮＢとが接続されていない状態を示す。
【００５４】
また、図５の“ＳＩ入力”の列において、“○”は、制御指令入力端子ＳＩＡ，ＳＩＢに制御指令が入力されている状態を示し、“−”は制御指令入力端子ＳＩＡ，ＳＩＢに制御指令が入力されていない状態を示す。図５の“出力”の列において、“通常制御”とは制御指令入力端子ＳＩＡ，ＳＩＢに入力された制御指令に基づきモータ１６を駆動する状態を示し、“同期制御”とはモータ制御装置１Ａを“通常制御”で駆動しモータ制御装置１Ｂを同期駆動モードで駆動する状態を示す。
【００５５】
ここで、組合せ番号（２）（３）（７）は、一つのモータ制御装置１が自身に接続されたモータ１６を通常制御で駆動する。組合せ番号（４）では、モータ制御装置１Ａ，１Ｂが各々モータ１６Ａ，１６Ｂを、同じタイミングでＰＷＭ信号Ａ，Ｂを出力して駆動する。組合せ番号（６）は、モータ制御装置１Ａが“通常制御”で駆動され、モータ制御装置１Ｂが同期駆動モードで駆動される。すなわち前述した図４の動作である。
【００５６】
組合せ番号（８）は、制御指令入力端子ＳＩＡ，ＳＩＢの両方に制御指令が入力され、かつ、同期信号出力端子ＯＵＴＡと同期信号入力端子ＩＮＢとが接続されている状態を示す。このような状態に備えて、制御ロジック（図１の場合には制御ロジック５Ｂ）は、同期信号入力端子ＩＮに接続があり、かつ、制御指令入力端子ＳＩに制御指令が入力されている場合には、制御指令を無視するとともに、同期信号入力端子ＩＮから入力された同期信号に基づいてＰＷＭ信号を出力するようなロジックを備えておくことが望ましい。
【００５７】
（第１実施例の変形例１）
前述の第１実施例では、制御ロジック５Ｂは、同期信号の立ち上がり“完了”時を基点に、ＰＷＭ搬送波周期の半分（＝Ｔｐ÷２）だけ位相をずらして、ＰＷＭ信号Ｂの立ち上がりを開始していた。この変形例では、制御ロジック５Ｂは、同期信号の立ち上がり“開始”時を基点に、ＰＷＭ搬送波周期の半分（＝Ｔｐ÷２）だけ位相をずらして、ＰＷＭ信号Ｂの立ち上がりを開始する。
【００５８】
具体的に、図４相当である図６を用いて説明を行う。図６と図４との相違点は、（１）図６ではＰＷＭ信号Ａのデューティ比が５０％であるのに対して、図４ではＰＷＭ信号Ａのデューティ比が３０％とされていた点、及び、（２）図６ではＰＷＭ信号Ｂの基点が同期信号の立ち上がり“開始”時であるのに対して、図４ではＰＷＭ信号Ｂの基点が同期信号の立ち上がり“完了”時である点の２点である。
【００５９】
図６では、制御ロジック５Ｂは、ｔ３の時点で同期信号の立ち上がり開始を識別すると、ｔ３の時点から１／２Ｔｐ後に、ＰＷＭ信号Ｂの出力を開始する準備を行う（具体的にはｔ３でＯＦＦからＯＮへの立ち上がりを開始するデューティ比５０％のＰＷＭ信号を生成し、これを１／２Ｔｐだけ移相する）。一方、ＰＷＭ信号Ａはデューティ比５０％、すなわち１／２ＴｐだけＯＮ時間を継続（正確には立ち上がり、立ち下がりの移行期間を含む）する。このとき、ＰＷＭ信号Ｂの位相と、ＰＷＭ信号Ａの位相が逆位相となる。すなわち、ｔ９〜ｔ１０においてＰＷＭ信号Ａの立ち下がりとＰＷＭ信号Ｂの立ち上がりを一致させて、リップルの発生を打ち消すことができる。また、ｔ１０以降では、ＰＷＭ信号Ａの立ち上がりとＰＷＭ信号Ｂの立ち下がりを一致させて、リップルの発生を打ち消すことができる。
【００６０】
このように、スレーブ側の制御ロジック５Ｂが、同期信号の立ち上がり“開始”時を基点に、ＰＷＭ搬送波周期の半分（＝Ｔｐ÷２）だけ位相をずらして、ＰＷＭ信号Ｂの立ち上がりを開始する構成とした場合、デューティ比が５０％の場合には、リップルの発生を打ち消すことができる。また、デューティ比が５０％以外の場合には、前述の第１実施例と同様の効果を奏することができる。
【００６１】
（第１実施例の変形例２）
前述の第１実施例では、制御指令の周期ＴｃはＰＷＭ搬送波周期Ｔｐを“整数倍”繰り返して構成される場合を例に説明したが、この変形例では、ＴｃがＴｐの整数倍ではない場合を例に説明を行う。図７は、第１実施例の図３に相当するタイミングチャートである。この図７に示すように、本変形例ではＴｃ＝Ｔｐ×（ｎ＋０．５）（ｎは２以上の自然数）となっている。そのため、制御指令の１周期分の終了時ｔ１では、ＰＷＭ信号Ａの周期は途中状態である。すなわち制御指令の１周期分の終了時と、ＰＷＭ信号Ａの１周期分の終了時とが一致していない。
【００６２】
この場合、制御ロジック５Ａは、ｔ１で制御指令が立ち上がった（ＯＦＦ→ＯＮ）ことを識別できる。そして、制御ロジック５Ａは、ｔ０〜ｔ１に入力された制御指令のデューティ比を演算し、ｔ１の時点から演算したデューティ比に対応するＰＷＭ信号Ａ（デューティ比を３０％に変更）の出力を開始する。もしｔ１の時点で、ＰＷＭ信号Ａが既にＯＮである（例えば図７のｔ１〜ｔ２の時点で）場合はＯＮ状態を継続する。また、制御ロジック５Ａは、ｔ０〜ｔ１に入力された制御指令を、ｔ１から同期信号出力端子ＯＵＴＡより同期信号として出力する。
【００６３】
制御ロジック５Ｂは、同期信号が同期信号入力端子ＩＮＢから入力され、ｔ４の時点で、同期信号が立ち上がり（ＯＦＦ→ＯＮ）完了したことを識別できる。そして、制御ロジック５Ｂは、ｔ２〜ｔ４に入力された制御指令のデューティ比を演算し、演算したデューティ比に対応するＰＷＭ信号Ｂ（デューティ比を３０％に変更）の出力を、ｔ４から１／２Ｔｐだけ遅れた時点ｔ８から開始する。なお、制御ロジック５Ｂの場合、同期信号の周期が切り替わった（立ち上がり完了）時点で、ＰＷＭ信号Ｂが既にＯＮである（例えば図７のｔ３〜ｔ４の時点で）場合は強制的にＯＦＦ状態とし、ＯＦＦ状態である場合にはＯＦＦ状態を維持する。
【００６４】
上記動作の結果、図７（ｂ），（ｄ）に示すように、ｔ３以降、ＰＷＭ信号Ａの立ち上がりとＰＷＭ信号Ｂの立ち上がり、及び、ＰＷＭ信号Ａの立ち下がりとＰＷＭ信号Ｂの立ち下がりとが一致しない状態となる。これにより、第１実施例と同様の効果を奏することができる。
【００６５】
なお、制御指令の周期Ｔｃが切り替わるタイミング（例えばｔ１）では、ＰＷＭ信号Ａ，ＢのＯＮ時間が、一時的に本来のデューティ比で設定される時間よりも長くなる又は短くなる可能性がある（例えばｔ１１からｔ１２におけるＰＷＭ信号Ａ）。しかしながら、このような場合でも、ＴｃをＴｐよりも極めて長くすれば、すなわち制御指令（又は同期信号）の周波数をＰＷＭ信号の周波数よりも極めて小さくすれば、Ｔｃ間におけるＰＷＭ信号のデューティ比は、概ね制御指令のデューティ比と等しくすることができる。
【００６６】
（第２実施例）
図８は本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図８は図３相当図であり、第２実施例では、モータ制御装置１Ａは、制御指令入力端子ＳＩＡを介して与えられる制御指令については、第１実施例と同様にＰＷＭ信号Ａを生成する目的に用いる。そして、同期信号出力端子ＯＵＴＡからは、自身の制御ＩＣ２Ａが生成し自身のＦＥＴ３Ａに出力したＰＷＭ信号Ａを同期信号としてそのまま出力する（図８（ｂ），（ｃ））。
【００６７】
一方、モータ制御装置１Ｂは、モータ制御装置１ＡのＰＷＭ信号Ａが同期信号入力端子ＩＮＢを介して与えられると、そのＰＷＭ信号Ａの立ち上がりエッジを基準としてＰＷＭ搬送波周期Ｔｐの１／２に相当する位相差を加え、図８（ｄ）に示すようにＰＷＭ信号Ｂを出力する。これがステップＳ２の「同期駆動モード」に対応する。そして、モータ制御装置１Ｂは、自身がＦＥＴ３Ｂに出力するＰＷＭ信号Ｂを、そのまま同期信号出力端子ＯＵＴＢより出力させる。
【００６８】
上記動作について、図８を参照して詳細に説明する。モータ制御装置１Ａの制御ロジック５Ａは、制御指令の立ち上がりが完了したｔ１まで、制御指令のデューティ比を識別することができる。そして制御ロジック５Ａは、ｔ１の時点から、ｔ０からｔ１間の制御指令のデューティ比とおなじデューティ比となるＰＷＭ信号Ａを出力すべく、立ち上がりを開始する。また同時に、制御ロジック５Ａは、ｔ１からは、同期信号出力端子ＯＵＴＡより同期信号として、ｔ１から出力を開始したＰＷＭ信号Ａを出力する。
【００６９】
一方、制御ロジック５Ｂは、ｔ４の時点で、同期信号（＝ＰＷＭ信号Ａ）の立ち上がりが完了したことを識別することができる。そして、制御ロジック５Ｂは、ｔ４〜ｔ６に入力された同期制御指令のデューティ比を演算し、演算したデューティ比に対応するＰＷＭ信号Ｂ（デューティ比を３０％に変更）の出力を、ｔ４から１／２Ｔｐだけ遅れた時点ｔ７から開始する。
【００７０】
以上のように構成される第２実施例によれば、制御ロジック５は、同期信号出力端子ＯＵＴより出力する同期信号を自身がＦＥＴ３に出力するＰＷＭ信号とするので、各モータ制御装置１が同期信号を基準として、自身のＦＥＴ３に出力するＰＷＭ信号が、同期信号の出力元のＰＷＭ信号のターンオン期間及びターンオフ期間と重複しないように同期制御を行うようになる。なお、本実施例では、スレーブが１個の場合を例に説明したが、マスタ−第１のスレーブ−第２のスレーブ…というように、スレーブの数が複数であっても良い。
【００７１】
（第３実施例）
図９〜図１１は本発明の第３実施例を示すものであり、第１実施例と異なる部分について説明する。ただし、制御ＩＣ２２Ａ，２２Ｂが、制御ロジック５Ａ，５Ｂ、ドライブ回路６Ａ，６Ｂ、過電圧保護部７Ａ，７Ｂ、過電流検出部８Ａ，８Ｂ、負荷短絡検出部９Ａ，９Ｂ、温度保護部１０Ａ，１０Ｂなどの各種保護部や検出部を備えている点は、前述の第１実施例の制御ＩＣ２と同様である。
【００７２】
制御ＩＣ２２（同期制御手段，搬送波出力手段，移相手段）に対しては、制御指令入力端子ＳＩと同期設定端子Ｍ／Ｓとが接続されており、制御指令入力端子ＳＩからは制御指令が入力され、同期設定端子Ｍ／Ｓからは設定信号が入力される。ここで、同期設定端子Ｍ／Ｓに入力される設定信号とは、ハイレベルに設定されると制御ＩＣ２２をマスタに設定し、ロウレベルに設定されると制御ＩＣ２２をスレーブに設定する。
【００７３】
すなわち制御ＩＣ２２は、同期設定端子Ｍ／Ｓにハイレベルの設定信号が入力された場合は通常制御を行い、同期設定端子Ｍ／Ｓにロウレベルの設定信号が入力された場合は同期駆動モードで動作するようなプログラムを備えている。ここで、本実施例において、同期駆動モードとは、制御指令入力端子ＳＩから入力された制御指令の立ち上がりエッジから１／２Ｔｐだけ遅れた時点で、制御ＩＣ２２自身に接続されたモータ１６に印加するＰＷＭ信号の立ち上がりを開始させるように同期制御を行うモードである。
【００７４】
図９の場合、制御ＩＣ２２Ａに接続された同期設定端子Ｍ／ＳＡは端子＋Ｂに接続され、ハイレベルの設定信号が入力されている。これにより制御ＩＣ２２Ａはマスタとして駆動される。制御ＩＣ２２Ｂに接続された同期設定端子Ｍ／ＳＢはグランドに接続され、ロウレベルの設定信号が入力されている。
【００７５】
また、図示していないが、同期設定端子Ｍ／ＳＡ，Ｍ／ＳＢと制御ＩＣ２２Ａ，２２Ｂとの間には、前述の第１実施例にて同期信号入力端子ＩＮと制御ＩＣ５との間に設けられていたプルアップ抵抗１７と同様のプルアップ抵抗が設けられており、同期設定端子Ｍ／ＳＡ，Ｍ／ＳＢが、端子＋ＢもしくはＧＮＤ端子に接続されているか否かを判定できるようになっている（接続の無いＩＣはハイレベル信号と判断する）。
これにより制御ＩＣ２２Ｂはスレーブとして駆動される。また、制御ＩＣ２２Ａに接続された制御指令入力端子ＳＩＡ、及び制御ＩＣ２２Ｂに接続された制御指令入力端子ＳＩＢの両方に、制御指令が入力されている。
【００７６】
次に上記構成の動作について、図１０を参照して説明する。図１０に示すように、制御ＩＣ２２Ａ，２２Ｂは、ｔ１の時点で、ｔ０〜ｔ１の間に制御指令入力端子ＳＩＡ，ＳＩＢに入力された制御指令のデューティ比が３０％であったことを認識できる。この時、制御ＩＣ２２Ａは、ハイレベルの設定信号が入力されていることからマスタとして駆動し、ｔ１の時点からＰＷＭ信号Ａの立ち上がりを開始する。
【００７７】
一方、制御ＩＣ２２Ｂは、ロウレベルの設定信号が入力されていることから、スレーブとして駆動し、ｔ１の時点から１／２Ｔｐだけ遅れた時点ｔ２からＰＷＭ信号Ｂの立ち上がりを開始する。すなわち、そのように、ＰＷＭ信号Ｂの搬送波の出力タイミングを同期させる。これにより、ＰＷＭ信号Ｂが１／２Ｔｐだけ移相されることになり、ＰＷＭ信号Ａの立ち上がりとＰＷＭ信号Ｂの立ち上がりの重複、及び、ＰＷＭ信号Ａの立ち下がりとＰＷＭ信号Ｂの立ち下がりの重複を回避することができ、第１実施例と同様の効果を奏することができる。
【００７８】
なお、この第３実施例では、図１１に示すように、モータ制御装置２１Ａ，２１Ｂに入力される設定信号と制御指令との組合せにより、モータ制御装置２１Ａ，２１Ｂに様々な動作を行わせることができる。組合せ番号のうち（８）（１２）では、一方のモータ制御装置をマスタ、他方のモータ制御装置をスレーブとして駆動することができ、両モータ制御装置のＰＷＭ信号の立ち上がり又は立ち下がりが重複することを回避できる。
【００７９】
また、組合せ番号のうち（２）（３）（６）（７）（１０）（１１）（１４）（１５）では、一方のモータ制御装置のみを通常制御により駆動することができる。なお、組合せ番号のうち（４）（１６）では、ＰＷＭ信号の立ち上がり又は立ち下がりが重複するため、このような組合せが選択された場合には、図示しない別のマイコンなどがエラーコードを記憶したり、又は同期設定端子Ｍ／Ｓの複数にハイレベル信号が入力されないようにするなどの処理を行うことが望ましい。
【００８０】
また、スレーブとなるモータ制御装置２１Ｂに加えて、さらにスレーブとなるモータ制御装置（図示しない）を設けても良い。そして、この図示しないモータ制御装置の同期設定端子Ｍ／Ｓには、モータ制御装置２１Ｂの同期設定端子Ｍ／ＳＢに入力される設定信号とは異なった電位の信号（例えば、同期設定端子Ｍ／ＳＢに入力される設定信号より５Ｖ高い信号）が入力される。これにより図示しないモータ制御装置のＰＷＭ信号は、モータ制御装置２１ＢのＰＷＭ信号Ｂよりも、さらに１／２Ｔｐだけ遅れて立ち上がりを開始することができる。このように、同期設定端子に入力する設定信号により設定されたスレーブの種類に応じて、ＰＷＭ信号に付与する移相量（１／２Ｔｐ）を変更しても良い。
【００８１】
（第４実施例）
図１２〜図１４は本発明の第４実施例を示すものである。第４実施例は、第１又は第２実施例の構成を、３つのモータ制御装置１間で同期制御を行う場合を示し、スレーブがモータ制御装置１Ｂ，１Ｃの２つとなっている。図１３は第１実施例のように、制御指令（入力信号）の立ち上がりエッジに同期させてＰＷＭ信号を出力し、ターンオン期間及びターンオフ期間の重複を回避するための位相差は、スレーブのモータ制御装置１Ｂ，１Ｃ側で付与する。
【００８２】
図１２の構成の場合、マスタのモータ制御装置１Ａは、制御指令入力端子ＳＩＡから入力された制御指令を、同期信号ＡＢとしてそのまま同期信号出力端子ＯＵＴＡから出力する。同期信号出力端子ＯＵＴＡに同期信号入力端子ＩＮＢが接続されたスレーブのモータ制御装置１Ｂは、同期信号入力端子ＩＮＢから入力された同期信号ＡＢ（＝制御指令）を、同期信号ＢＣとしてそのまま同期信号出力端子ＯＵＴＢから出力する。
【００８３】
このとき、各モータ制御装置１は、同期信号入力端子ＩＮに入力された同期信号を、そのまま同期信号出力端子ＯＵＴより出力するため、前述の各実施例とは異なり、入力された同期信号と、出力する同期信号との間に時間遅れが発生していない。また、図１３（ｄ）に示すように、モータ制御装置１Ｂの制御ロジック５Ｂ（図１２では図示を省略）は、同期信号の立ち上がり完了時点ｔ２１から１／３Ｔｐだけ遅れたｔ２３から、ＰＷＭ信号Ｂの出力を開始する。
また、同期信号出力端子ＯＵＴＢに同期信号入力端子ＩＮＣが接続されたスレーブのモータ制御装置１Ｃは、同期信号入力端子ＩＮＣから入力された同期信号（＝制御指令）を、そのまま同期信号出力端子ＯＵＴＣから出力する。また、図１３（ｅ）に示すように、モータ制御装置１Ｃの制御ロジック５Ｃは、同期信号の立ち上がり完了時点ｔ２１から２／３Ｔｐだけ遅れたｔ２５からＰＷＭ信号Ｃの出力を開始する。
【００８４】
以下、効果について説明する。ｔ２０からｔ２１にかけてＰＷＭ信号Ａが立ち上がるが、この期間にＰＷＭ信号Ｂ及びＰＷＭ信号Ｃは立ち上がっておらず、リップルの発生は凡そＰＷＭ信号Ａ分のみである。また、ｔ２２からｔ２３にかけてＰＷＭ信号Ａが立ち下がるが、この期間にＰＷＭ信号Ｂ及びＰＷＭ信号Ｃは立ち下がっておらず、リップルの発生は凡そＰＷＭ信号Ａ分のみである。ｔ２３からｔ２４にかけてＰＷＭ信号Ｂが立ち上がるが、この期間にＰＷＭ信号Ａ及びＰＷＭ信号Ｃは立ち上がっておらず、リップルの発生は凡そＰＷＭ信号Ｂ分のみである。
【００８５】
また、ｔ２５からｔ２６にかけてＰＷＭ信号Ｂが立ち下がるが、この期間にＰＷＭ信号Ａは立ち下がっておらず、かつ、ＰＷＭ信号Ｃが立ち上がるため、リップルの発生は打ち消される。また、ｔ２８からｔ２９にかけてＰＷＭ信号Ｃが立ち下がるが、この期間にＰＷＭ信号Ａ及びＰＷＭ信号Ｂは立ち下がっておらず、リップルの発生は凡そＰＷＭ信号Ｃ分のみである。また、ＰＷＭ搬送波周期Ｔｐの次の周期であるｔ２７からｔ２８にかけてＰＷＭ信号Ａが立ち上がるが、この場合もＰＷＭ信号Ｂ及びＰＷＭ信号Ｃは立ち上がっておらず、リップルの発生は凡そＰＷＭ信号Ａ分のみである。このように、複数のモータ制御装置１を接続した場合でも、第１実施例と同様の作用効果を奏することができる。
【００８６】
（第４実施例の変形例１）
次に図１４を参照して、第４実施例の変形例１について説明する。各モータ制御装置１の制御指令入力端子ＳＩに共通の制御指令を与え（図１２に破線で示す）、各モータ制御装置１の制御ロジック５は、制御指令をＰＷＭ信号を生成する目的に用いる。そして、各モータ制御装置１は、同期信号出力端子ＯＵＴから、自身が生成したＰＷＭ信号をそのまま出力する。そして、スレーブとなるモータ制御装置１Ｂ，１Ｃは、上流のモータ制御装置１Ａ，１ＢのＰＷＭ信号が同期信号入力端子ＩＮＢ，ＩＮＣを介して与えられると、そのＰＷＭ信号の立ち上がりエッジを基準として、ターンオン期間及びターンオフ期間の重複を回避するための位相差をそれぞれ加えてＰＷＭ信号を出力する。
【００８７】
全ＰＷＭ信号Ａ，Ｂ，Ｃのデューティ比は、いずれも共通の制御指令によって決められている。一方、ＰＷＭ信号Ｂが立ち上がるタイミングは同期信号（＝ＰＷＭ信号Ａ）、ＰＷＭ信号Ｃが立ち上がるタイミングは同期信号（＝ＰＷＭ信号Ｂ）に基づいて決められている。図１４の場合、ＰＷＭ信号Ｂは、ＰＷＭ信号Ａの立ち上がりが完了したｔ３１から１／３Ｔｐ後となる、ｔ３３から立ち上がりを開始する。また、ＰＷＭ信号Ｃは、ＰＷＭ信号Ｂの立ち上がりが完了したｔ３４から１／３Ｔｐ後となる、ｔ３６から立ち上がりを開始する。
このような変形例でも、複数のＰＷＭ信号が同時に立ち上がる、又は、立ち下がることを防止しているため、第４実施例と同様の効果を奏することができる。
【００８８】
（第４実施例の変形例２）
次に図１５を参照して、第４実施例の変形例２について説明する。この変形例２は、前述の第４実施例の変形例１をさらに変形したものである。本変形例２は、前段のＰＷＭ信号の立ち上がりが完了した時点の１／３Ｔｐ−α後からＰＷＭ信号の立ち上がりを開始するのに対し、変形例１では、前段のＰＷＭ信号の立ち上がりが完了した時点の１／３Ｔｐ後からＰＷＭ信号の立ち上がりを開始していた点で異なる。
ここで、αとは、ＰＷＭ信号の立ち上がり又は立ち下がりの遅れ時間（オフ状態からオン状態になるまで、又はオン状態からオフ状態になるまでの時間）である。この変形例２では、同期信号（＝前段のＰＷＭ信号）の立ち上がりが完了した時点から、１／３Ｔｐからαをマイナスした時間だけ遅らせて、ＰＷＭ信号の立ち上がりを開始させている。
【００８９】
全ＰＷＭ信号Ａ，Ｂ，Ｃのデューティ比は、いずれも共通の制御指令によって決められている。一方、ＰＷＭ信号Ｂが立ち上がるタイミングは同期信号（＝ＰＷＭ信号Ａ）、ＰＷＭ信号Ｃが立ち上がるタイミングは同期信号（＝ＰＷＭ信号Ｂ）に基づいて決められている。図１５の場合、ＰＷＭ信号Ｂは、ＰＷＭ信号Ａの立ち上がりが完了したｔ３１から１／３Ｔｐ−α後である、ｔ３２から立ち上がりを開始する。これと同時に、ＰＷＭ信号Ａがｔ３２から立ち下がりを開始するため、リップルを打ち消している。また、ＰＷＭ信号Ｃは、ＰＷＭ信号Ｂの立ち上がりが完了したｔ３３から１／３Ｔｐ−α後である、ｔ３５から立ち上がりを開始する。これと同時に、ＰＷＭ信号Ｂがｔ３５から立ち下がりを開始するため、リップルを打ち消している。
このような変形例２によれば、第４実施例の変形例１の効果に加えて、あるＰＷＭ信号の立ち上がりと、他のＰＷＭ信号の立ち下がりとを一致させることができるため、リップルを抑制することができる。
【００９０】
（第５実施例）
図１６乃至図１８は本発明の第５実施例であり、第１実施例と異なる部分について説明する。第５実施例では、２つのモータ制御装置３１Ａ，３１Ｂ（第１，第２負荷駆動装置）の間で同期制御を行う。モータ制御装置３１Ａ，３１Ｂの制御ＩＣ（同期制御手段）３２Ａ，３２Ｂは、同期信号入力端子ＩＮや同期信号出力端子ＯＵＴを備えていない。そして、各モータ制御装置３１（Ａ，Ｂ）の制御指令入力端子ＳＩＡ，ＳＩＢには、ＰＷＭ形式の共通する制御指令が与えられている。制御ＩＣ３２Ａ，３２Ｂはともに、第１実施例の制御ＩＣ２Ａ，２Ｂと同様の機能を備えている。
ここで、図１６では省略されている制御ロジック５Ａ，５Ｂは、各モータ制御装置３１Ａ，３１Ｂ毎に、上記制御指令の立ち下がりエッジ，立ち下がりエッジの何れを同期基準とするかが設定可能となっている。
【００９１】
次に、第５実施例の作用について図１７及び図１８を参照して説明する。図１７（ａ），（ｂ）は、各モータ制御装置３１Ａ，３１Ｂの制御ロジック５Ａ，５Ｂが行う処理を、本発明の要旨に係る部分について示すフローチャートである。何れの場合も、ＰＷＭ形式の制御指令（入力信号）の有無を判定し（ステップＳ１１）、制御指令の入力があれば（ＹＥＳ）、例えばモータ制御装置３１Ａ側は制御指令の立ち上がりエッジに同期した処理を行い（ステップＳ１２Ａ）、モータ制御装置３１Ｂ側は制御指令の立ち下がりエッジに同期した処理を行う（ステップＳ１２Ｂ）。
ステップＳ１２の実行後は、ＰＷＭ形式の制御指令に応じたモータ１６の回転数制御を行う（ステップＳ１３）。また、ステップＳ１１において制御指令の入力がなければ（ＮＯ）、上記回転数制御は行わない（ステップＳ１４）。
【００９２】
図１８は、図４相当図である。モータ制御装置３１Ａ（モールドＩＣ（１））は、第１実施例のモータ制御装置１Ａと同様に、ＰＷＭ形式の制御指令（入力信号）の立ち上がりエッジに同期させて、図１８（ｂ）に示すようにＰＷＭ信号Ａを出力する。また、モータ制御装置３１Ｂ（モールドＩＣ（２））も、自身の制御指令入力端子ＳＩＢに与えられているＰＷＭ形式の制御指令の立ち下がりエッジに同期させて、図１８（ｃ）に示すようにＰＷＭ信号Ｂを出力する。
【００９３】
以上のように第５実施例によれば、モータ制御装置３１Ａは、外部より制御指令入力端子ＳＩＡに与えられるＰＷＭ形式の制御指令の立ち上がりエッジに同期して、ＰＷＭ信号Ａを立ち下がらせる制御を行い、モータ制御装置３１Ｂは、制御指令入力端子ＳＩＢに入力された制御指令の立ち下がりエッジに同期して、ＰＷＭ信号Ｂを立ち上がらせる制御を行うようにした。すなわち、モータ制御装置３１Ａ，３１Ｂの同期基準が、同一の制御指令の異なるエッジとなるので、第１実施例等のように専用の同期信号を用いずともターンオン期間及びターンオフ期間の重複を回避して、電源電流リップルの増大を抑制することができる。
【００９４】
（第６実施例）
図１９乃至図２１は本発明の第６実施例を示すものであり、第５実施例と異なる部分について説明する。第６実施例のモータ制御装置（負荷駆動装置）３５は、基本的には第５実施例のモータ制御装置３１と同様の構成であるが、モータ制御装置３５Ｂについては、ドライブ回路６ＢがＦＥＴ３Ｂに出力するゲート信号を外部に出力する信号出力端子ＳＯＢを備えている。そして、モータ制御装置３５Ｃ（第３負荷駆動装置）の制御指令入力端子ＳＩＣは、モータ制御装置３５Ｂの信号出力端子ＳＯＢに接続されている。
【００９５】
次に、第６実施例の作用について図２０も参照して説明する。第５実施例のモータ制御装置３１Ｂの制御ＩＣ３２Ｂは、制御指令（入力信号）の立ち下がりエッジに同期させて、自身のＦＥＴ３Ｂに印加するＰＷＭ信号Ｂを出力するように設定されているが、第６実施例のモータ制御装置３５Ｃの制御ＩＣ３２Ｃは、その同期基準がモータ制御装置３５Ｂのゲート信号（ＰＷＭ信号Ｂ）となっている。
【００９６】
したがって、図２０（ａ）〜（ｃ）に示す波形は図１８（ａ）〜（ｃ）に示す波形と全く同様であり、図２０（ｄ）に示すモータ制御装置３５Ｃのゲート信号波形は、図２０（ｃ）に示すモータ制御装置３５Ｂのゲート信号波形の立ち下がりエッジに同期して出力されている。尚、モータ制御装置３５Ｃについては図中に破線で示すように、モータ制御装置３５Ｂと同様に信号出力端子ＳＯＣを備えていても良く、その場合、更にもう１台のモータ制御装置３５が存在すれば、同様に当該装置３５の同期信号入力端子ＩＮと接続することで、４台以上の間で同期制御を行うこともできる。
【００９７】
また、図１９において、モータ制御装置３５Ａを切り離して、モータ制御装置３５Ｂ，３５Ｃについてのみ考えると、両者間での同期制御（図２０（ｃ），（ｄ））が成立している。したがって、モータ制御装置３５Ｂ，３５Ｃによる２台の間で同期制御を行うこともできる。更にその場合、モータ制御装置３５Ｃについては、図２１（ａ），（ｂ）に示すように、モータ制御装置３５Ｂのゲート信号波形の立ち上がりエッジに同期してＰＷＭ制御を行うこともでき、この場合もターンオン期間及びターンオフ期間の重複を回避できる。加えて、ＦＥＴ３のゲート信号波形と、そのゲート信号に応じてＦＥＴ３がスイッチング制御することでモータ１６に印加された電圧の波形とは同相の信号であるから、ゲート信号に替えてモータ１６に印加される電圧信号を出力しても良い。
【００９８】
以上のように構成される第６実施例によれば、制御指令の立ち下がりエッジに同期してＰＷＭ信号を出力するモータ制御装置３５が２台（Ｂ，Ｃ）存在する場合に、モータ制御装置３５Ｂの制御指令入力端子ＳＩＢにＰＷＭ形式の制御指令を与え、信号出力端子ＳＯＢよりモータ制御装置３５Ｂのゲート信号を出力して、下流側のモータ制御装置３５Ｃの制御指令入力端子ＳＩＣに与えるようにした。したがって、モータ制御装置３５が３台存在する場合でも、ターンオン期間及びターンオフ期間の重複を回避して、電源電流リップルの増大を抑制することができる。
【００９９】
また、モータ制御装置３５Ｂ，３５Ｃの２台に限れば、モータ制御装置３５Ｃがモータ制御装置３５Ｂのゲート信号波形の立ち下がりエッジ，又は立ち下がりエッジに同期して
ＰＷＭ信号Ｃを出力する制御を行うことで、これら２台間でターンオン期間及びターンオフ期間の重複を回避できる。
【０１００】
（第７実施例）
図２２乃至図２４は本発明の第７実施例を示すものであり、第６実施例と異なる部分について説明する。第７実施例は、第６実施例のモータ制御装置３５Ｂ，３５Ｃの２台にもう１つのモータ制御装置３５Ｄを加え、同様の方式を拡張して３台の間で同期制御を行う場合を示す。この場合、３台目のモータ制御装置３５Ｄの制御指令入力端子ＳＩＤを、モータ制御装置３５Ｃの信号出力端子ＳＯＣに接続する。
【０１０１】
次に、第７実施例の作用について図２３及び図２４を参照して説明する。図２３（ａ）,（ｂ）に示す波形は、図２０（ｃ），（ｄ）に示す波形と同一であり、図２３（ｃ）に示す波形は、モータ制御装置３５ＤのＰＷＭ信号Ｄであって、このＰＷＭ信号Ｄがモータ制御装置３５Ｃのゲート信号波形の立ち下がりエッジに同期して立ち上がっていることを示す。また、図２４は、もう１台のモータ制御装置３５Ｅを追加し、同様の方式を拡張して４台の間で同期制御を行う構成を示しており、モータ制御装置３５Ｂ〜３５Ｅがシリアルに、下流のモータ制御装置３５の制御指令入力端子ＳＩが上流のモータ制御装置３５の信号出力端子ＳＯに順次接続されている。
【０１０２】
以上のように構成される第７実施例によれば、モータ制御装置３５Ｂは、制御指令入力端子ＳＩＢに与えられるＰＷＭ形式の制御指令に従ってＰＷＭ信号Ｂを出力する制御を行うと共に、ＦＥＴ３Ｂのゲートに与えるＰＷＭ信号Ｂ又はモータ１６Ｂに出力される電圧信号を信号出力端子ＳＯＢより外部に出力する。他のモータ制御装置３５Ｃ，３５Ｄ，３５Ｅは、それぞれの制御指令入力端子ＳＩが自身の上流に位置するモータ制御装置３５Ｂ，３５Ｃ，３５Ｄが備えている信号出力端子ＳＯにシリアルに接続され、それぞれの制御指令入力端子ＳＩを介して入力されるＰＷＭ信号の立ち下がりエッジに同期して、自身のＰＷＭ信号が立ち上がるＰＷＭ制御を行うようにした。したがって、第１実施例のように専用の同期信号を用いずともターンオン期間及びターンオフ期間の重複を回避して、電源電流リップルの増大を抑制することができる。
【０１０３】
（その他の実施例）
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
制御ロジック５が、マスタとして同期信号出力端子ＯＵＴより出力する同期信号に、ターンオン期間及びターンオフ期間の重複を回避するための位相差を付与しても良い。この場合、その同期信号が入力されるスレーブは、その同期信号のタイミングを基準としてそのまま同期制御に使用することができる。
【０１０４】
第３実施例を、スレーブとなるモータ制御装置が２つ以上存在する場合に適用しても良い。この場合、同期設定端子Ｍ／Ｓを例えば２つ以上設けるなどしてスレーブを複数種類に設定可能とし（例えば第４実施例のように、スレーブＡ，Ｂ，…など）、制御ロジックが、設定されたスレーブの種類に応じて、スレーブ用搬送波出力手段が付与する移相量を、他のモータ制御装置で行われるターンオン期間及びターンオフ期間との重複を回避するように変更する。その場合、適当な移相量を付与できるように、遅延回路の段数を切り替え可能な構成を容易すれば良い。斯様に構成すれば、スレーブとなるモータ制御装置が２つ以上ある場合でも、それぞれのスレーブ用搬送波に異なる移相量を付与してターンオン期間及びターンオフ期間の重複を回避できる。
【０１０５】
第４実施例の図１３に示すケースにおいて、スレーブとなるモータ制御装置１Ｂが出力端子ＯＵＴＢより自身のＰＷＭ信号Ｂを出力し、モータ制御装置１Ｃは、第２実施例のようにＰＷＭ信号の立ち上がりエッジを基準として同期制御を行っても良い。
立ち下がりエッジを同期制御の基準にしても良い。
スイッチング素子は、ＮチャネルＭＯＳＦＥＴやバイポーラトランジスタ，ＩＧＢＴ（Insulated Gate Bipolar Transistor）などでも良い。また、ロウサイド駆動方式に適用しても良い。
第６、７実施例においてマスタのゲート信号の立ち上がり、立ち下がりエッジに同期してターンオン期間及びターンオフ期間の重複回避を図るが、ゲート信号ではなくモータ出力信号の立ち上がり、立ち下がりエッジといった信号より同期を行なってもよい。
【０１０６】
第７実施例のように、その他の実施例においても４つ以上の負荷駆動装置について同期制御を行っても良い。
負荷はモータに限ることなく、その他例えばコイルやランプなど、誘導性の負荷をＰＷＭ制御するものであれば適用が可能である。
また、前述の実施例の全体または一部を任意に組み合わせても良い。
【符号の説明】
【０１０７】
図面中、１はモータ制御装置（負荷駆動装置）、３はＦＥＴ（スイッチング素子）、５は制御ロジック（同期制御手段）、１１はバッテリ（電源）、１６はモータ（誘導性負荷）、２１はモータ制御装置（負荷駆動装置）、２２は制御ＩＣ（同期制御手段，搬送波出力手段，移相手段）、３１はモータ制御装置（負荷駆動装置）、３２は制御ＩＣ（同期制御手段）、３５はモータ制御装置（負荷駆動装置）を示す。
【図１】
2010057353.tif 000003
【図２】
2010057353.tif 000004
【図３】
2010057353.tif 000005
【図４】
2010057353.tif 000006
【図５】
2010057353.tif 000007
【図６】
2010057353.tif 000008
【図７】
2010057353.tif 000009
【図８】
2010057353.tif 000010
【図９】
2010057353.tif 000011
【図１０】
2010057353.tif 000012
【図１１】
2010057353.tif 000013
【図１２】
2010057353.tif 000014
【図１３】
2010057353.tif 000015
【図１４】
2010057353.tif 000016
【図１５】
2010057353.tif 000017
【図１６】
2010057353.tif 000018
【図１７】
2010057353.tif 000019
【図１８】
2010057353.tif 000020
【図１９】
2010057353.tif 000021
【図２０】
2010057353.tif 000022
【図２１】
2010057353.tif 000023
【図２２】
2010057353.tif 000024
【図２３】
2010057353.tif 000025
【図２４】
2010057353.tif 000026