(57)【要約】      （修正有）【課題】軽負荷時のスイッチングロスの低減や出力電圧の跳ね上がりを防止しつつ、トランスやコイルなどのＬ値をアップせずに通常負荷時の固定周波数のＰＷＭ制御よりも出力電力を多くとることができるスイッチング電源装置を提供する。【解決手段】制御回路に、フィードバック信号ＦＢを増幅して制御信号ＶＥＡＯを生成する帰還回路３と、電源電圧ＶＤＤから生成される基準電圧ＶＬＩＭＩＴと制御信号ＶＥＡＯを比較して周波数を決める発振周波数調整回路７と、この決められた発振周波数で動作する発振器６と、スイッチング素子１に流れるドレイン電流を検出してその電流値に応じて電圧信号ＶＣＬを生成するドレイン電流検出回路４と、このドレイン電流検出回路４の電圧信号ＶＣＬが制御信号ＶＥＡＯと基準電圧ＶＬＩＭＩＴのうちの低い方の電圧に達すると、スイッチング素子１のターンオフを決めるドレイン電流制御回路５を設ける。【選択図】図１
2010057207.tif 000002
【特許請求の範囲】
【請求項１】
第１の直流電圧をスイッチング動作によってスイッチングするスイッチング素子と、
前記スイッチング素子からのスイッチング信号を受け、前記第１の直流電圧を該第１の直流電圧とは異なる第２の直流電圧に変換して出力する変換回路と、
前記第２の直流電圧の電圧値を検出し、検出した電圧値に応じた検出信号を出力する出力電圧検出回路と、
前記出力電圧検出回路からの検出信号に基づいて前記スイッチング素子のスイッチング動作を制御する制御回路とを備え、
前記制御回路は、
前記第１の直流電圧に基づく電流を内部回路用電源へ供給して前記内部回路用電源の電圧を一定値に保つレギュレータと、
前記スイッチング素子に流れる電流を検出してその電流値に応じた電圧信号である素子電流検出信号を出力する素子電流検出回路と、
前記出力電圧検出回路からの検出信号を増幅して該検出信号から制御信号を生成する帰還回路と、
前記スイッチング素子のスイッチング動作におけるスイッチング周波数の基準となる発振信号を出力する発振器と、
前記帰還回路からの制御信号を所定の基準信号と比較して前記発振器の発振周波数を調整する発振周波数調整回路と、
前記素子電流検出信号の電圧が、前記帰還回路からの制御信号の電圧と所定の基準電圧のうちの低い方の電圧に達すると、前記スイッチング素子のスイッチング動作を停止する制御信号を出力する素子電流制御回路とを有している
ことを特徴とするスイッチング電源装置。
【請求項２】
前記制御回路は、
前記帰還回路からの制御信号の電圧が基準電圧よりも大きい場合は、前記スイッチング素子のスイッチング動作を停止し、
前記帰還回路からの制御信号の電圧が基準電圧よりも小さい場合は、前記スイッチング素子のスイッチング動作を開始する制御信号を出力する軽負荷間欠発振制御回路を有している
ことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記軽負荷間欠発振制御回路は、
前記帰還回路からの制御信号の電圧と大小比較する基準電圧として、
前記スイッチング素子のスイッチング動作を停止させる基準電圧を基準上限電圧とし、
前記スイッチング素子のスイッチング動作を開始させる基準電圧を前記基準上限電圧よりも低い基準下限電圧とし、
前記基準上限電圧および前記基準下限電圧の２値を設定する
ことを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記スイッチング素子と前記制御回路は、
同一半導体基準上に形成され、
前記スイッチング素子の入力端子および出力端子と、
前記制御回路において出力電圧検出回路に接続される端子と、
前記制御回路の内部電源用コンデンサーに接続される端子の少なくとも４端子を有する半導体装置として構成される
ことを特徴とする請求項１から請求項３のいずれかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力直流電圧をスイッチングして入力直流電圧とは異なる電圧の直流電圧に変換して出力するスイッチング電源装置に関するものである。
【背景技術】
【０００２】
近年、チョッパ方式やフライバック方式などの回路構成をはじめとするスイッチング電源装置として、スイッチング素子のスイッチング動作を半導体装置で構成された制御回路により制御するスイッチングコンバータが広く用いられており、その制御方式にはパルス幅変調制御（以下、ＰＷＭ制御と呼ぶ）や周波数制御が多く採用されている。
【０００３】
このようなスイッチング電源装置において、より大きな負荷を取りたい場合、トランスやコイルなどのインダクタのＬ（インダクタンス）値を変更することで、出力電力アップを実現できるが、電源の大型化・コストアップにつながってしまう。
【０００４】
Ｌ値を大きくせずに出力電力を大きくすることは、周波数を高くするか、スイッチング素子に流れる電流を大きくすることで実現できる。すなわち、式（１）に基づいて出力電力は決定される。式（１）において、Ｐｏは出力電力、Ｉｄはスイッチング素子を流れる電流、Ｆｏｓｃはスイッチング素子の発振周波数、ηは効率を表す。
Ｐｏ＝Ｌ×Ｉｄ×Ｉｄ×Ｆｏｓｃ×η÷２            ・・・（１）
スイッチング素子を流れる電流一定の周波数変調制御が一般的に知られているが、上記の式（１）に従うと、最大周波数を高く設定することで出力電力をアップすることができる。しかし、周波数を変調させて出力電力を制御する方法では、軽負荷領域において、周波数が可聴領域に入るため、音なりが発生してしまうという問題点があった。
【０００５】
この他、スイッチング素子に流れる電流（ドレイン電流）をＰＷＭ制御で制御する方法において、ドレイン電流を大きくするように設定することでより大きい出力電力を得る方法が用いられるが、以下の問題点がある。例えば、より大きい出力電力を得ることを考えているので、ＰＷＭの発振周波数も大きい周波数（例えば、１００ｋＨｚ程度）で考えることとする。このとき、ＰＷＭ制御では、負荷が軽くなった軽負荷の状態でも高い発振周波数で発振し続けてしまうため、スイッチング素子のスイッチングロスが大きくなり、出力電力に対して効率低下を招き、また、過剰な電力供給により出力電圧の跳ね上がりが大きくなってしまう問題がある。
【０００６】
また、高い発振周波数のＰＷＭ制御では、軽負荷時において次の問題が起きやすい。今、スイッチング素子を流れるドレイン電流が非連続モードで制御される場合を考える。このとき、毎回の発振パルスは、負荷が変化すると一定のデューティー幅ではなく、負荷が軽くなるほどデューティー幅が狭くなっていく。そして、負荷がどんどん軽くなり、オン時間が短くなりある閾値を越えると、スイッチング素子を流れるドレイン電流を検出する回路が正常に働かなくなり、ＰＷＭ制御のできなくなる領域に入る。この現象は、特に、チョッパ型の電源回路において、問題となる。すなわち、フライバック型の回路では、トランスの巻線数を選択することで、デューティーサイクルを広めに調整することが可能であるが、チョッパ型回路では入力電圧と出力電圧のみでデューティーサイクルが決まってしまう。よって、入力電圧が高く、出力電圧が低いようなときには、デューティーサイクルは小さくなってしまう。その結果、オン時間は、周期（発振周波数の逆数）とデューティーサイクルで決まるので、オン時間が短くなり、上で述べたＰＷＭ制御が不能になるという問題が起きる。そして、制御不能になることで、電源の動作が不安定になったり、スイッチング素子に過電流が流れてしまう現象が発生し、スイッチング素子の劣化につながるという問題がある。
【０００７】
また、上記で述べたＰＷＭ制御における軽負荷時の出力電圧上昇を抑えるため、ダミー抵抗が負荷に並列におかれる方法が一般的に知られている。このときの問題としては、ダミー抵抗を必要とするだけでなく、ダミー抵抗によるロスが発生してしまうことが挙げられる。この問題を解決するために、その解決法が従来から提案されている（例えば、特許文献１を参照）。ここで提案されているスイッチング電源装置においては、軽負荷時に出力電流を検出して発振周波数を変えて周波数を小さくすることで、ダミー抵抗をもちいずに出力電圧の跳ね上がりを抑えることが可能になる。このため、通常動作時のＰＷＭ制御の固定周波数を大きく設定することができる。
【特許文献１】特開平８−２６６０４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記のスイッチング電源装置においては、前述のように、出力電流を検出して軽負荷時に発振周波数を変えることで、出力電圧の跳ね上がりを抑えることができ、ＰＷＭ制御の固定周波数を大きく設定することができるが、この機能を実現するために、通常時の出力電圧を検出する手段とは別に、電流検出素子とそれに並列接続されたフォトカプラとを設ける必要があり、部品点数が増加し、コストアップにつながってしまう。
【０００９】
また、軽負荷時において、オン時間が短くなることで、上で述べたスイッチング素子に流れる電流が検出できなくなるという問題があったが、チョッパ型のような、オン時間がスイッチング素子のスイッチング動作における発振周期とオンデューティーサイクルの積で決まるような場合は、発振周期が長いこと、すなわち、発振周波数が低いことが望ましい。
【００１０】
本発明は、上記にあげた従来の問題点を解決するもので、軽負荷検出用の部品を新たに追加することなく、軽負荷時のスイッチングロスの低減や出力電圧の跳ね上がりを防止しつつ、音なりの問題も解決し、トランスやコイルなどのインダクタのＬ値をアップせずに、通常負荷時の固定周波数のＰＷＭ制御よりも出力電力を多くとることができ、部品点数の増加によるコストアップの抑制および装置のより小型化を実現することが可能となるスイッチング電源装置を提供する。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、本発明の請求項１記載のスイッチング電源装置は、第１の直流電圧をスイッチング動作によってスイッチングするスイッチング素子と、前記スイッチング素子からのスイッチング信号を受け、前記第１の直流電圧を該第１の直流電圧とは異なる第２の直流電圧に変換して出力する変換回路と、前記第２の直流電圧の電圧値を検出し、検出した電圧値に応じた検出信号を出力する出力電圧検出回路と、前記出力電圧検出回路からの検出信号に基づいて前記スイッチング素子のスイッチング動作を制御する制御回路とを備え、前記制御回路は、前記第１の直流電圧に基づく電流を内部回路用電源へ供給して前記内部回路用電源の電圧を一定値に保つレギュレータと、前記スイッチング素子に流れる電流を検出してその電流値に応じた電圧信号である素子電流検出信号を出力する素子電流検出回路と、前記出力電圧検出回路からの検出信号を増幅して該検出信号から制御信号を生成する帰還回路と、前記スイッチング素子のスイッチング動作におけるスイッチング周波数の基準となる発振信号を出力する発振器と、前記帰還回路からの制御信号を所定の基準信号と比較して前記発振器の発振周波数を調整する発振周波数調整回路と、前記素子電流検出信号の電圧が、前記帰還回路からの制御信号の電圧と所定の基準電圧のうちの低い方の電圧に達すると、前記スイッチング素子のスイッチング動作を停止する制御信号を出力する素子電流制御回路とを有していることを特徴とする。
【００１２】
また、本発明の請求項２記載のスイッチング電源装置は、請求項１に記載のスイッチング電源装置であって、前記制御回路は、前記帰還回路からの制御信号の電圧が基準電圧よりも大きい場合は、前記スイッチング素子のスイッチング動作を停止し、前記帰還回路からの制御信号の電圧が基準電圧よりも小さい場合は、前記スイッチング素子のスイッチング動作を開始する制御信号を出力する軽負荷間欠発振制御回路を有していることを特徴とする。
【００１３】
また、本発明の請求項３記載のスイッチング電源装置は、請求項２に記載のスイッチング電源装置であって、前記軽負荷間欠発振制御回路は、前記帰還回路からの制御信号の電圧と大小比較する基準電圧として、前記スイッチング素子のスイッチング動作を停止させる基準電圧を基準上限電圧とし、前記スイッチング素子のスイッチング動作を開始させる基準電圧を前記基準上限電圧よりも低い基準下限電圧とし、前記基準上限電圧および前記基準下限電圧の２値を設定することを特徴とする。
【００１４】
また、本発明の請求項４記載のスイッチング電源装置は、請求項１から請求項３のいずれかに記載のスイッチング電源装置であって、前記スイッチング素子と前記制御回路は、同一半導体基準上に形成され、前記スイッチング素子の入力端子および出力端子と、前記制御回路において出力電圧検出回路に接続される端子と、前記制御回路の内部電源用コンデンサーに接続される端子の少なくとも４端子を有する半導体装置として構成されることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、固定周波数のＰＷＭ制御よりも大きな負荷をとることができ、かつ、軽負荷検出用の部品を追加することなく軽負荷時の高周波数によるスイッチングロスを低減し、同じく軽負荷時の出力電圧跳ね上がり低減も同時に達成できるスイッチング電源装置が実現できる。
【００１６】
これにより、インダクタの大型化、軽負荷検出素子とフォトカプラの追加が不要のため、装置の小型化および部品点数の削減によるコストアップの抑制を実現することができる。
さらに、高い周波数で制御されるチョッパ回路において、入出力電圧差が大きいときにも、オン時間が短くなることで起きるＰＷＭ制御が不能になる問題を低減し、入出力電圧の使用範囲を広くすることができる。
【００１７】
また、軽負荷時には、スイッチング素子に流れるピーク電流値がある一定値以上下がると間欠発振になるため、無負荷時の出力電力を減らすことができ、省エネルギー稼動も実現できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を示すスイッチング電源装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１のスイッチング電源装置を説明する。
【００１９】
図１は本実施の形態１のスイッチング電源装置の全体構成を示すブロック図である。図１において、スイッチング電源装置制御用の半導体装置１００は、例えばパワーＭＯＳＦＥＴからなるスイッチング素子１とスイッチング素子１のスイッチング動作を制御する制御回路から構成されている。また、半導体装置１００は、外部入力端子として、スイッチング素子１の入力端子（ドレイン端子）とスイッチング素子１の出力端子でもある制御回路のＧＮＤ端子（ソース端子）と、半導体装置１００の電源端子（ＶＤＤ端子）と、出力電圧検出回路１０７からの出力信号であるフィードバック信号を受け取るフィードバック端子（ＦＢ端子）の４端子を備えている。
【００２０】
変換回路１０３はコイル１０２と回生用ダイオード１０１で構成されており、当該スイッチング電源装置はチョッパ型となっている。出力電圧検出回路１０７は、負荷１０６と当該制御回路のＦＢ端子に接続されており、負荷１０６の出力状態をモニターし半導体装置１００内の制御回路に帰還する。
【００２１】
図２は本実施の形態１のスイッチング電源装置を構成するスイッチング電源装置制御用の半導体装置１００の一構成例を示すブロック図である。図２において、レギュレータ２は、ＤＲＡＩＮ端子から矢印の方向に半導体装置１００の内部回路電源ＶＤＤへ電流を供給し、内部回路用電源ＶＤＤの電圧を一定値に安定化する。
【００２２】
帰還回路３は、出力電圧検出回路１０７からＦＢ端子を通じて入力されたフィードバック信号を基に制御信号（ＶＥＡＯ）を生成する。ドレイン電流検出回路（素子電流検出回路）４は、スイッチング素子１に流れる電流（ドレイン電流）ＩＤを検出して、その電流値に応じた電圧信号である素子電流検出信号（ＶＣＬ）をドレイン電流制御回路（素子電流制御回路）５へ出力する。
【００２３】
ドレイン電流制御回路５には、過電流保護基準電圧ＶｌＩＭＩＴと帰還回路３から出力される制御信号ＶＥＡＯが基準電圧として入力される。そして、ドレイン電流制御回路５は、ドレイン電流検出回路４からの素子電流検出信号ＶＣＬの電圧が、過電流保護基準電圧ＶＬＩＭＩＴと制御信号ＶＥＡＯの電圧のうちの低い方の電圧に達すると、ＡＮＤ回路１１に、スイッチング素子１のターンオフ信号を決める信号を出力する。
【００２４】
発振器６は、スイッチング素子１のターンオンを決める一定周期のクロック信号を出力する。このクロック信号が、スイッチング素子１によるスイッチング動作の周波数（周期）の信号を決める。
【００２５】
発振周波数調整回路７は、帰還回路３から出力される制御信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴを越えた差分に応じて、発振器６からのクロック信号の周波数を高くする。つまり、発振周波数調整回路７は、帰還回路３から出力される制御信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴより高い場合にのみ、その電圧差に応じた電流値となる信号を発振器６へ出力して、その電圧差が大きくなるのに応じて発振器６より出力されるクロック信号の周波数が高くなるようにする。これにより、負荷が重くなっても出力電圧Ｖｏを一定値に変化できる。
【００２６】
フリップフロップ回路８は、そのｓｅｔ（セット）端子に発振器６からのクロック信号が入力されるとセット状態になり、そのリセット端子にＡＮＤ回路１１を介してドレイン電流制御回路５からのスイッチング素子１のターンオフを決める信号が入力されるとりセット状態になり、それぞれの状態に応じた出力信号をＮＡＮＤ回路１２へ出力する。
【００２７】
ここでは、フリップフロップ回路８、ＮＡＮＤ回路１２、ゲートドライバー１３によりスイッチング制御回路が構成され、このスイッチング制御回路は、フリップフロップ回路８のセット／リセット状態に応じて、スイッチング素子１のスイッチング動作（オンオフ動作）を制御する。
【００２８】
過電流保護基準電圧調整回路９は、発振周波数調整回路７とドレイン電流御回路５の基準となる電圧ＶＬＩＭＩＴを生成する。
オン時ブランキングパルス発生回路１０は、スイッチング素子１をターンオンするターンオンパルス信号がゲートドライバー１３に入力されてから所定の設定時間の間、ＡＮＤ回路１１へローレベルを出力する。これにより、ターンオン時のスパイク電流による誤検出動作を低減する。
【００２９】
ＡＮＤ回路１１は、ドレイン電流制御回路５からの出力信号とオン時ブランキングパルス発生回路１０からの出力信号を入力とし、フリップフロップ回路８のリセット端子へ出力信号を出力する。
【００３０】
ＮＡＮＤ回路１２には、レギュレータ２からの出力信号と、フリップフロップ回路８からの出力信号が入力され、ゲートドライバー１３へ出力信号を出力する。ゲートドライバー１３は、ＮＡＮＤ回路１２からの出力信号を入力とし、スイッチング素子１のスイッチング動作を制御する信号を、スイッチング素子１の制御端子（ゲート端子）へ出力する。
【００３１】
スイッチング素子１は、ゲートドライバー１３からのターンオンパルス信号に従って、オンオフ動作（スイッチング動作）を繰り返すことで、入力電圧をスイッチング制御して、コイル１０２に電力を蓄え変換することで、負荷に電力を供給する。
【００３２】
以上のように構成されたスイッチング電源装置について、その動作を図面を用いて以下に説明する。
図１において、当該スイッチング電源装置の入力端子には、例えば、交流電源が整流され平滑化された直流電圧ＶＩＮ（第１の直流電圧）が入力される。直流電圧ＶＩＮは、半導体装置１００のドレイン端子に印加される。
【００３３】
そして、レギュレータ２によって、半導体装置１００のドレイン端子から内部回路用電源供給用のＶＤＤ端子に接続された制御回路用電源コンデンサ１０４へ、直流電圧ＶＩＮに基づく電流がＶＤＤ端子を介して供給され、内部回路用電源ＶＤＤの電圧が上昇する。そして、内部回路用電源ＶＤＤの電圧が一定値に達すると、スイッチング素子１のスイッチング動作が開始される。
【００３４】
スイッチング素子１のスイッチング動作が開始されると、コイル１０２に電流が供給されるようになり、出力電圧Ｖｏが発生し、負荷１０６に電流が流れる。
さらにスイッチング素子１のスイッチング動作が継続されると、出力電圧Ｖｏが上昇する。そして、出力電圧Ｖｏが上昇して、所望の電圧に達すると、出力電圧検出回路１０７より出力信号が出力される。出力電圧検出回路５からの出力信号でありＦＢ端子に入るフィードバック電流値ＩＦＢが上昇するに従って、帰還回路３で生成される制御信号ＶＥＡＯの電圧が低下し、そのように制御信号ＶＥＡＯの電圧が低下すると、スイッチング素子１に流れる電流はピーク値で固定されつつ、発振周波数調整回路７により発振周波数が徐々に低下していく。軽負荷時のように負荷電流が小さく、ＶＥＡＯがさらに小さくなる場合には、発振周波数が固定された状態で、ドレイン電流検出回路４およびドレイン電流制御回路５によりスイッチング素子１に流れる電流（ドレイン電流ＩＤ）が小さくなるように制御される。このような負帰還がかかることで、出力電圧Ｖｏは安定化される。
【００３５】
レギュレータ２は、スイッチング素子１によるスイッチング動作開始後も、ドレイン端子から内部回路用電源ＶＤＤへ電流供給する。スイッチング素子１のスイッチング動作は、フリップフロップ回路８からの出力信号がＮＡＮＤ回路１２を介してゲートドライバー１３に入力されることにより行われる。
【００３６】
フリップフロップ回路８のセット端子には、発振器６からのクロック信号が入力される。これにより、スイッチング素子１にはターンオンパルス信号が入力される。一方、フリップフロップ回路８のリセット端子には、オン時ブランキングパルス発生回路１０とドレイン電流制御回路５の各出力信号がＡＮＤ回路１１を介して入力され、ドレイン電流制御回路５の出力信号は、ドレイン電流検出回路４の素子電流検出信号ＶＣＬの電圧が、過電流保護基準電圧ＶＬＩＭＩＴと制御信号ＶＥＡＯの電圧のうちの低い方の電圧もしくは過電流保護基準電圧ＶＬＩＭＩＴで決まる電流値に達すると、スイッチング素子１をターンオフする。
【００３７】
当該スイッチング電源装置は、図３に示すように、出力負荷の大きさに応じて変化するフィードバック電流ＩＦＢの状態によって、帰還回路３の制御信号ＶＥＡＯ、スイッチング素子１のドレイン電流ＩＤと周波数ｆｏｓｃが変化するが、通常負荷時と軽負荷時の制御信号ＶＥＡＯ、ドレイン電流ＩＤと周波数ｆｏｓｃについて、図３を用いて以下に説明する。
【００３８】
図３において、軽負荷時は、負荷が軽いため出力電圧検出回路１０７の出力信号であるフィードバック電流ＩＦＢの電流値が大きくなる。すなわち、軽負荷時はＩＦＢ２以上の電流値になっており、帰還回路３の制御信号ＶＥＡＯの電圧は過電流保護基準電圧ＶＬＩＭＩＴ以下になっている。このとき、周波数はＦＯＳＣ＿Ｌで固定され、スイッチング素子１のドレイン電流ＩＤはＩＬＩＭＩＴ＿ＬからＩＬＩＭＩＴ＿Ｈまで変化する。すなわち、軽負荷時は固定低周波数のＰＷＭ制御によりスイッチング素子１は制御される。
【００３９】
一方、通常負荷時は、負荷が重くなっているため、出力電圧検出回路１０７の出力信号であるフィードバック電流ＩＦＢの電流値が小さくなる。すなわち、通常負荷時はＩＦＢ２以下の電流値になっており、帰還回路３の制御信号ＶＥＡＯの電圧は過電流保護基準電圧ＶＬＩＭＩＴ以上になっている。このとき、ドレイン電流はＩＬＩＭＩＴ＿Ｈで固定され、周波数はＦＯＳＣ＿ＬからＦＯＳＣ＿Ｈまで変化する。すなわち、ピークドレイン電流値固定の周波数制御となる。このとき、発振周波数が可聴領域に入り音なりが発生しないように、３０ｋＨｚ程度に設定することが望ましい。
【００４０】
以上のように、負荷状態に応じて図３のような動作をすることで、以下のメリットがある。すなわち、軽負荷から通常負荷までの負荷領域において、下記のようなメリットを１つのコンバータで実現でき、負荷状態に応じて最適な電源構成を提供できる。軽負荷時には、負荷が軽くなるにつれて、低周波数のまま、ドレイン電流を下げていくので、高周波によるスイッチングロスの増大を防ぐことができる。また、出力電圧の跳ね上がりを小さくすることができる。また、発振周波数を３０ｋＨｚ程度に設定することで、音なりの発生を抑えるのに効果がある。通常負荷時は、設定可能な最大のドレイン電流値から、さらに発振周波数があがっていくことができるので、Ｌ値を大きくすることなく出力電力を多く取ることができる。
【００４１】
また、上で述べた、オン時間が短くなりすぎるため、ドレイン電流検出回路が正常に働かなくなるという問題に対しては、本発明のような動作を行うことで、軽負荷では周波数が低く、周期が長くなっているため、オン時間が長くなり、ドレイン電流検出回路４が誤動作する問題がおきにくくなる。特に、チョッパ型の電源回路では、フライバック型と比べて巻き線の設定でオンデューティーを設定できないため、入出力電圧差が大きく、オンデューティーがせまくなるときには、ドレイン電流検出回路４が正常な動作を行えない時間範囲が広くなる。しかし、本技術の制御を用いることで、入出力電圧差が大きいときにオンデューティーが小さくなっても、軽負荷時では低い周波数で制御されることで、高周波数固定のＰＷＭ制御に比べて、ドレイン電流検出回路４の誤動作が起きにくくなる。すなわち、スイッチング素子１の制御が不安定になったり、スイッチング素子１に過電流が流れる現象の発生がおきにくく、素子の劣化につながるという問題も改善される。
【００４２】
また、負荷に応じて、ＰＷＭ制御から自動的に周波数変調制御に切り替わることで、軽負荷時検出用の出力電流検出素子とフォトカプラを新たに追加することなく、出力電力の供給量を大きくすることができる。
（実施の形態２）
本発明の実施の形態２のスイッチング電源装置を説明する。
【００４３】
図４は本実施の形態２のスイッチング電源装置の構成を示すブロック図である。図４において、図２のスイッチング電源装置制御用の半導体装置と同じ箇所には同じ符号が付けられている。
【００４４】
軽負荷間欠発振制御回路１４は、コンパレータ１５、基準電圧源１６およびＡＮＤ回路１７により構成され、帰還回路３から出力される制御信号ＶＥＡＯの電圧に応じて、フリップフロップ回路８のセット端子に対して、スイッチング素子１のターンオンを決めるための一定周期のクロック信号の入力を停止したり、また再開することで、スイッチング素子１のスイッチング動作を停止させ、またその後に再開させて、スイッチング素子１を間欠動作させる。
【００４５】
軽負荷間欠発振制御回路１４において、コンパレータ１５は、帰還回路３から出力される制御信号ＶＥＡＯの電圧と基準電圧源１６から出力される出力電圧ＶＲを比較し、その比較結果に基づく出力信号を基準電圧源１６およびＡＮＤ回路１７に出力する。通常、この基準電圧源の電圧はＶＬＩＭＩＴの１５％から２５％程度に設定されることが多い。
【００４６】
基準電圧源（軽負荷用基準電圧源）１６には、基準電圧ＶＲ１（第１の基準電圧）と、この基準電圧ＶＲ１よりも高電位の基準電圧ＶＲ２（第２の基準電圧）が設定されており、コンパレータ１５の出力信号に応じて、一方の電圧をコンパレータ１５の反転入力端子へ与える。つまり、基準電圧源１６は、制御信号ＶＥＡＯの電圧が低下して基準電圧ＶＲ１に達しコンパレータ１５の出力信号がハイレベル信号からローレベル信号に反転した時に、あるいは基準電圧ＶＲ１から基準電圧ＶＲ２に達し、コンパレータの出力信号がローレベル信号からハイレベル信号に反転したときに、基準電圧ＶＲ２から基準電圧ＶＲ１へ切り替える。
【００４７】
また、軽負荷間欠発振制御回路１４において、コンパレータ１５により、帰還回路３から出力される制御信号ＶＥＡＯの電圧と、基準電圧源１６から出力される基準電圧ＶＲ１を比較し、制御信号ＶＥＡＯの電圧が上昇して基準電圧ＶＲ２に達すると、ＡＮＤ回路１７にハイレベル信号を出力して、フリップフロップ回路８のセット端子に対して、スイッチング素子１のターンオンを決める一定周期のクロック信号の入力を停止することで、スイッチング素子１のスイッチング動作を停止させる。
【００４８】
図５において、軽負荷時間欠動作について説明する。
軽負荷状態において、負荷がさらに軽くなり、出力電圧検出回路１０７の出力信号であるフィードバック電流ＩＦＢの電流値が大きくなって、帰還回路３からの制御信号ＶＥＡＯの電圧が下がり、無負荷状態に近づき、制御信号ＶＥＡＯがＶＲ１に達したとき、軽負荷間欠発振制御回路１４から信号が出力されて間欠動作にはいる。このとき、スイッチング素子１のスイッチング周波数はＦＯＳＣ＿Ｌで固定され、ドレイン電流はＩＬＩＭＩＴ＿Ｌ１まで下がっている。
【００４９】
また間欠からの復帰するときには、制御信号ＶＥＡＯがＶＲ２まで上昇することで発振を再開する。このとき、ドレイン電流はＩＬＩＭＩＴ＿Ｌ２になっている。そして、負荷が電流を必要としない待機時に、このような間欠動作を行うことで、大幅な待機時消費電力を削減することが可能となる。
【００５０】
本実施の形態２を実施の形態１と組み合わせることで、新たに軽負荷検出用の部品を追加しなくても通常負荷から軽負荷、そして、無負荷状態まで、負荷に応じて自動的に制御方式が切り替わり、１コンバータで、負荷状態に応じて最適な電源構成を実現できる。
【産業上の利用可能性】
【００５１】
本発明のスイッチング電源装置は、軽負荷検出用の部品を新たに追加することなく、軽負荷時のスイッチングロスの低減や出力電圧の跳ね上がりを防止しつつ、音なりも低減でき、さらにトランスやコイルなどのインダクタのＬ値をアップせずに、かつ、通常負荷時の固定周波数のＰＷＭ制御よりも出力電力を多くとることができる。これらを１コンバータで制御できるようになるので、部品点数の増加によるコストアップの抑制および装置のより小型化を実現することができるもので、チョッパ方式やフライバック方式などの回路構成をはじめとするスイッチング電源装置に適用できる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態１のスイッチング電源装置の一構成例を示すブロック図
【図２】同実施の形態１のスイッチング電源装置におけるスイッチング電源装置制御用半導体装置の一構成例を示すブロック図
【図３】同実施の形態１のスイッチング電源装置における動作を示す特性図
【図４】本発明の実施の形態２のスイッチング電源装置におけるスイッチング電源装置制御用半導体装置の一構成例を示すブロック図
【図５】同実施の形態２のスイッチング電源装置における動作を示す特性図
【符号の説明】
【００５３】
１    スイッチング素子
２    レギュレータ
３    帰還回路
４    ドレイン電流検出回路
５    ドレイン電流制御回路
６    発振器
７    発振周波数調整回路
８    フリップフロップ回路
９    過電流保護基準電圧生成回路
１０    オン時ブランキングパルス発生回路
１１    ＡＮＤ回路
１２    ＮＡＮＤ回路
１３    ゲートドライバー
１４    軽負荷間欠発振制御回路
１５    コンパレータ
１６    基準電圧源
１７    ＡＮＤ回路
１００    （スイッチング電源装置制御用の）半導体装置
１０１    回生用ダイオード
１０２    コイル
１０３    変換回路
１０４    制御回路用電源コンデンサ
１０５    出力コンデンサ
１０６    負荷
１０７    出力電圧検出回路
【図１】
2010057207.tif 000003
【図２】
2010057207.tif 000004
【図３】
2010057207.tif 000005
【図４】
2010057207.tif 000006
【図５】
2010057207.tif 000007