【手続補正書】
【提出日】令和3年11月1日(2021.11.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路であって、
電力端子と、
バス端子と、
チャージポンプ電圧端子と、
ゲートと、前記電力端子に結合されるドレインと、前記バス端子に結合されるソースとを有する電力電界効果トランジスタ（ＦＥＴ）と、
電流ミラー回路であって、
第１のゲートと、第１のドレインと、前記チャージポンプ電圧端子に結合される第１のソースとを有する第１のトランジスタと、
前記第１のゲートに結合される第２のゲートと、前記第２のゲートに結合される第２のドレインと、前記チャージポンプ電圧端子に結合される第２のソースとを有する第２のトランジスタと、
を含む、前記電流ミラー回路と、
前記第２のドレインに結合されるバイアス電流源と、
第３のゲートと、前記電力ＦＥＴのゲートに結合される第３のドレインと、前記第１のドレインに結合される第３のソースとを有するカスコードトランジスタと、
前記第１のドレインに結合される第４のゲートと、前記チャージポンプ電圧端子に結合される第４のドレインと、第４のソースとを有するフィードバックトランジスタと、
前記第４のソースと前記第３のゲートとの間に結合される第１のフィードバック抵抗器と、
前記第３のゲートと前記電力ＦＥＴのドレインとの間に結合される第２のフィードバック抵抗器と、
基準電流源に結合されるように適合される非反転入力と、電力電流源に結合されるように適合される反転入力と、前記電力ＦＥＴのゲートに結合される出力とを含む電流制限回路と、
を含む、回路。
【請求項２】
請求項１に記載の回路であって、
前記第１のトランジスタが第１のＦＥＴであり、前記カスコードトランジスタが第２のＦＥＴであり、前記第１及び第２のＦＥＴの各々が、５ボルト又はそれよりも小さいそれぞれのゲート・ソース電圧（ＶＧＳ）信頼性限界と、３０ボルト又はそれよりも小さいそれぞれのドレイン・ソース電圧（ＶＤＳ）信頼性限界とを有する、回路。
【請求項３】
請求項２に記載の回路であって、
前記第１のフィードバック抵抗器の値と前記第２のフィードバック抵抗器の値との合計に対する前記第２のフィードバック抵抗器の値の比が５／９よりも大きい、回路。
【請求項４】
請求項３に記載の回路であって、
前記チャージポンプ電圧端子に結合され、前記チャージポンプ電圧端子に第１の電圧電位を提供するように構成される４段チャージポンプであって、前記第１の電圧電位が前記電力ＦＥＴのドレインにおける第２の電圧電位よりも少なくとも１０ボルト高い、前記４段チャージポンプを更に含む、回路。
【請求項５】
電力供給システムであって、
電力入力と電力出力との間に配置される電力ＦＥＴ、及び
電流源駆動回路、
を含み、
前記電流源駆動回路が、
前記電力入力と前記電力出力との間で電力の供給をレギュレートするために前記電力ＦＥＴのゲートにプルアップ電流を提供するためのカスコード電流源であって、上側段と下側段との間にカスコードノードを有する、前記カスコード電流源と、
前記カスコードノードにおける電圧をサンプリングして前記電圧を前記下側段のゲートまで適応的に変化させ、前記下側段をソースフォロワとして自動的に構成して、前記電力入力と前記電力出力との間の電流の制限を必要とする過電流状態の間、前記下側段を飽和にするための、カスコード保護回路と、
を含む、電力供給システム。
【請求項６】
請求項５に記載の電力供給システムであって、
前記カスコード保護回路が、ソースフォロワ回路要素及びフィードバック分圧器回路要素を含む、電力供給システム。
【請求項７】
請求項５に記載の電力供給システムであって、
前記電力ＦＥＴが、前記カスコード電流源及び前記カスコード保護回路とは異なるＩＣ上のＮｅｘＦＥＴである、電力供給システム。
【請求項８】
請求項５に記載の電力供給システムであって、
前記カスコード電流源及びカスコード保護回路が、約３０ボルトより大きいドレイン・ソース電圧に定格されるトランジスタを含まない、電力供給システム。
【請求項９】
請求項５に記載の電力供給システムであって、
前記電力出力に対する電流を閾値と比較し、前記比較に基づいて、前記電力ＦＥＴの前記ゲートの前記電圧をプルすることによって前記過電流状態に応答するための電流制限回路を更に含む、電力供給システム。
【請求項１０】
請求項５に記載の電力供給システムであって、
前記上側段のドレインノードが、前記カスコードノードにおいて前記下側段のソースノードに接続され、
前記カスコード保護回路がフィードバックトランジスタを含み、前記フィードバックトランジスタのゲートノードが前記カスコードノードに接続されている、電力供給システム。
【請求項１１】
請求項１０に記載の電力供給システムであって、
前記カスコード保護回路が、上側ノードと、ディバイダノードと、下側ノードとを有する分圧器として配置されるフィードバック抵抗を含み、
前記分圧器の前記上側ノードが、前記フィードバックトランジスタのソースノードに接続され、
前記分圧器の前記ディバイダノードが、前記下側段のゲートノードに接続され、
前記分圧器の前記下側ノードが、前記電力ＦＥＴのドレインノードに接続される、電力供給システム。
【請求項１２】
請求項１１に記載の電力供給システムであって、
前記電力ＦＥＴ及び第２の電力ＦＥＴが、共通ドレインノードにおいてバック・ツー・バックに接続され、
前記電流源駆動回路が更に、
第２の電力ＦＥＴのゲートに電流を提供するための第２のカスコード電流源であって、第２の上側段と第２の下側段との間に第２のカスコードノードを有する、前記第２のカスコード電流源と、
前記第２のカスコードノードにおける電圧をサンプリングして、前記電圧を前記第２の下側段のゲートに適応的に変化させ、前記第２の下側段をソースフォロワとして自動的に構成して、別の過電流状態の間、前記第２の下側段を飽和にするための第２のカスコード保護回路と、
を含む、電力供給システム。
【請求項１３】
電力を供給する方法であって、
出力を有する電力経路を介して出力信号をレギュレートするため、電力ＦＥＴのゲートにカスコード電流源で電流を供給すること、
前記電力経路を介する電流が所定の電流制限閾値を超えることを検出し、その検出に基づいて、
前記電力ＦＥＴのゲートをプルダウンし、
前記電力ＦＥＴの前記ゲートがプルダウンされたことを検出し、
前記カスコード電流源の下側段をバイアスして飽和で動作させ、それによって、前記電力ＦＥＴの前記ゲートに対する前記カスコード電流源の出力インピーダンスを増加させ、前記カスコード電流源の電流精度を増加させること、
を含む、方法。
【請求項１４】
請求項１３に記載の方法であって、
前記カスコード電流源の前記下側段と上側段とが、３５ボルトより小さい最小ドレイン・ソース降伏電圧（ＢＶＤＳＳ）定格の３０ボルトより小さいドレイン・ソース電圧（ＶＤＳ）に定格されるドレイン拡張ＰＭＯＳ（ＤＥＰＭＯＳ）デバイスである、方法。
【請求項１５】
請求項１３に記載の方法であって、
前記電力ＦＥＴの前記ゲートの電圧電位が、前記電力経路の前記出力の電圧電位よりも少なくとも１０ボルト高い、方法。
【請求項１６】
請求項１３に記載の方法であって、
チャージポンプが、前記電力ＦＥＴのドレインの電圧電位より高い電圧を前記カスコード電流源に供給し、
チャージポンプの最小出力が、前記電力経路の前記出力の電圧電位よりも少なくとも１０．３ボルト大きい、方法。
【請求項１７】
請求項１６に記載の方法であって、
通常動作の間、前記電力ＦＥＴの前記ゲートの電圧電位が３４ボルト又はそれ以上であり、前記チャージポンプの前記電圧電位が３４．３ボルト又はそれ以上である、方法。
【請求項１８】
請求項１６に記載の方法であって、
前記電力経路を介する電流が前記所定の電流制限閾値を超えることを検出することに基づいて、前記電力ＦＥＴの前記ゲートが、０．５ボルト〜１．５ボルトまでプルダウンされる、方法。
【請求項１９】
請求項１３に記載の方法であって、
前記電力ＦＥＴの前記ゲートがプルダウンされたことを検出することが、前記カスコード電流源の前記下側段のソースとゲートとの間の信号をフィードバックすることによって、前記カスコード電流源の前記下側段のドレイン・ソース電圧の増大を感知することを含む、方法。
【請求項２０】
請求項１９に記載の方法であって、
フィードバックされた信号が、フィードバックトランジスタと、前記フィードバックトランジスタに接続される上側抵抗及び前記電力ＦＥＴのドレインに接続される下側抵抗を含むフィードバック分圧器の前記上側抵抗とを介して供給され、
前記抵抗が、前記上側及び下側抵抗の和に対する前記下側抵抗のフィードバック比が５／９よりも大きくなるように選択される、方法。