(57)【要約】【課題】  走査信号線の本数を大幅には増大させずにデータ信号線の本数を削減する。【解決手段】  第１の走査信号線Ｇ（２）及び第２の走査信号線Ｇ（１）に対して交差するように配置されたデータ信号線Ｓ（１）と、前記データ信号線Ｓ（１）に、一端が前記第１の走査信号線Ｇ（２）に接続された第１の薄膜トランジスタＴ（１，２，ａ）を介して接続され、該接続されているデータ信号線Ｓ（１）に供給される階調信号が印加される第１の画素電極Ｅ（１，２，ａ）と、前記第１の画素電極Ｅ（１，２，ａ）に、前記第２の走査信号線Ｇ（１）に一端が接続された第２の薄膜トランジスタＴ（１，１，ｂ）を介して接続され、前記第１の画素電極Ｅ（１，２，ａ）を介して前記階調信号が印加される第２の画素電極Ｅ（１，１，ｂ）と、を備える。【選択図】      図３
2010072198.tif 000002
【特許請求の範囲】
【請求項１】
所定の方向に延伸配置された第１の走査信号線、第２の走査信号線及び第３の走査信号線と、
前記第１の走査信号線、前記第２の走査信号線及び前記第３の走査信号線に対して交差するように配置されたデータ信号線と、
前記データ信号線に、一端が前記第１の走査信号線に接続された第１のスイッチング素子を介して接続され、該接続されているデータ信号線に供給される階調信号が印加される第１の画素電極と、
前記第１の画素電極に、前記第２の走査信号線に一端が接続された第２のスイッチング素子を介して接続され、前記第１の画素電極を介して前記階調信号が印加される第２の画素電極と、
前記データ信号線に、一端が前記第２の走査信号線に接続された第３のスイッチング素子を介して接続され、該接続されているデータ信号線に供給される階調信号が印加される第３の画素電極と、
前記第３の画素電極に、前記第３の走査信号線に一端が接続された第４のスイッチング素子を介して接続され、前記第３の画素電極を介して前記階調信号が印加される第４の画素電極と、
前記第４の画素電極に保持させる階調信号、前記第２の画素電極に保持させる階調信号、前記第３の画素電極に保持させる階調信号、前記第１の画素電極に保持させる階調信号の順に、前記各階調信号を時分割的に前記データ信号線に供給する信号側駆動回路と、
前記信号側駆動回路により前記データ信号線に前記第４の画素電極に保持させる階調信号が供給されているときに前記第２の走査信号線に前記第２のスイッチング素子及び前記第３のスイッチング素子をオン状態にする走査信号を供給するとともに前記第３の走査信号線に前記第４のスイッチング素子をオン状態にする走査信号を供給し、前記信号側駆動回路により前記データ信号線に前記第３の画素電極に保持させる階調信号が供給されているときに前記第２の走査信号線に前記第２のスイッチング素子及び前記第３のスイッチング素子をオン状態にする走査信号を供給するとともに前記第３の走査信号線に前記第４のスイッチング素子をオフ状態にする走査信号を供給する走査側駆動回路と、
を備えたことを特徴とする表示装置。
【請求項２】
前記第１の画素電極に保持させる階調信号、前記第２の画素電極に保持させる階調信号、前記第３の画素電極に保持させる階調信号及び前記第４の画素電極に保持させる階調信号は、
所定のフレームにおいて液晶に印加される電圧の極性が、前記第１の画素電極に保持させる階調信号と前記第３の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第２の画素電極に保持させる階調信号と前記第４の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第２の画素電極に保持させる階調信号と前記第３の画素電極に保持させる階調信号との間で互いに異なるように、設定されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記走査側駆動回路は、
前記信号側駆動回路により前記データ信号線に前記第４の画素電極に保持させる階調信号が供給され、前記第２の走査信号線に前記第２のスイッチング素子及び前記第３のスイッチング素子をオン状態にする走査信号を供給しているときに、前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給することを特徴とする請求項２に記載の表示装置。
【請求項４】
前記走査側駆動回路は、
前記信号側駆動回路により前記データ信号線に前記第２の画素電極に保持させる階調信号が供給されているときに、前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給するとともに前記第２の走査信号線に前記第２のスイッチング素子及び前記第３のスイッチング素子をオン状態にする走査信号を供給し、
前記信号側駆動回路により前記データ信号線に前記第１の画素電極に保持させる階調信号が供給されているときに、前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給するとともに前記第２の走査信号線に前記第２のスイッチング素子及び前記第３のスイッチング素子をオフ状態にする走査信号を供給することを特徴とする請求項３に記載の表示装置。
【請求項５】
前記走査側駆動回路は、前記信号側駆動回路により前記データ信号線に供給される前記第４の画素電極に保持させる階調信号を前記第２の画素電極に予備充電することを特徴とする請求項１から４の何れかに記載の表示装置。
【請求項６】
隣接する画素列間で異なる極性の階調信号が保持されるカラム反転駆動になっていることを特徴とする請求項１から５の何れかに記載の表示装置。
【請求項７】
前記第１の画素電極に保持させる階調信号、前記第２の画素電極に保持させる階調信号、前記第３の画素電極に保持させる階調信号及び前記第４の画素電極に保持させる階調信号は、
所定のフレームにおいて液晶に印加される電圧の極性が、前記第１の画素電極に保持させる階調信号と前記第４の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第２の画素電極に保持させる階調信号と前記第３の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第１の画素電極に保持させる階調信号と前記第２の画素電極に保持させる階調信号との間で互いに異なるように、設定されていることを特徴とする請求項１に記載の表示装置。
【請求項８】
前記データ信号線と交差するように配置された第４の走査信号線と、
前記データ信号線に、一端が前記第４の走査信号線に接続された第５のスイッチング素子を介して接続され、該接続されているデータ信号線に供給される階調信号が印加される第５の画素電極と、
前記第５の画素電極に、前記第１の走査信号線に一端が接続された第６のスイッチング素子を介して接続され、前記第５の画素電極を介して前記階調信号が印加される第６の画素電極と、
前記データ信号線に、一端が前記第３の走査信号線に接続された第７のスイッチング素子を介して接続され、該接続されているデータ信号線に供給される階調信号が印加される第７の画素電極と、をさらに備え、
前記信号側駆動回路は、前記第４の画素電極に保持させる階調信号、前記第７の画素電極に保持させる階調信号、前記第２の画素電極に保持させる階調信号、前記第３の画素電極に保持させる階調信号、前記第６の画素電極に保持させる階調信号、前記第１の画素電極に保持させる階調信号、前記第５の画素電極に保持させる階調信号の順に、前記各階調信号を時分割的に前記データ信号線に供給することを特徴とする請求項７に記載の表示装置。
【請求項９】
前記走査側駆動回路は、前記信号側駆動回路により前記データ信号線に前記第７の画素電極に保持させる階調信号が供給され、前記第３の走査信号線に前記第７のスイッチング素子及び前記第４のスイッチング素子をオン状態にする走査信号を供給しているときに、前記第４の走査信号線に前記第５のスイッチング素子をオン状態にする走査信号を供給するとともに前記第１の走査信号線に前記第１のスイッチング素子及び前記第６のスイッチング素子をオン状態にする走査信号を供給することを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記走査側駆動回路は、前記信号側駆動回路により前記データ信号線に供給される前記第７の画素電極に保持させる階調信号を前記第６の画素電極に予備充電することを特徴とする請求項８または９に記載の表示装置。
【請求項１１】
隣接する画素行間で異なる極性の階調信号が保持されるライン反転駆動になっていることを特徴とする請求項７から１０の何れかに記載の表示装置。
【請求項１２】
前記第１の画素電極に保持させる階調信号、前記第２の画素電極に保持させる階調信号、前記第３の画素電極に保持させる階調信号及び前記第４の画素電極に保持させる階調信号は、
所定のフレームにおいて液晶に印加される電圧の極性が、前記第１の画素電極に保持させる階調信号と前記第２の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第３の画素電極に保持させる階調信号と前記第４の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第２の画素電極に保持させる階調信号と前記第３の画素電極に保持させる階調信号との間で互いに異なるように、設定されていることを特徴とする請求項１に記載の表示装置。
【請求項１３】
前記第２の画素電極と前記第３の画素電極とが同一の画素行に配置され、
前記第１の画素電極と前記第２の画素電極と前記第３の画素電極とがそれぞれ異なる画素行に配置されていることを特徴とする請求項１から１２の何れかに記載の表示装置。
【請求項１４】
前記第１の画素電極と前記第３の画素電極とが同一の画素列に配置され、
前記第２の画素電極と前記第４の画素電極とが同一の画素列に配置され、
前記第１の画素電極と前記第２の画素電極とが異なる画素列に配置されていることを特徴とする請求項１から１３の何れかに記載の表示装置。
【請求項１５】
前記信号側駆動回路は、前記第２の画素電極に保持させる階調信号を前記データ信号線に供給する期間よりも以前の期間に、液晶に印加される電圧の極性が前記第２の画素電極に保持させる階調信号と等しくなるように設定されている予備充電信号を前記データ信号線に供給し、
前記走査側駆動回路は、前記信号側駆動回路により前記予備充電信号が前記データ信号線に供給されているときに、前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給することを特徴とする請求項１から１４の何れかに記載の表示装置。
【請求項１６】
前記走査側駆動回路は、前記信号側駆動回路により前記予備充電信号が前記データ信号線に供給されているときに、前記第２の走査信号線に前記第２のスイッチング素子をオン状態にする走査信号を供給することを特徴とする請求項１５に記載の表示装置。
【請求項１７】
前記走査側駆動回路は、前記信号側駆動回路により前記予備充電信号の前記データ信号線への供給が終了した後に、前記第２の走査信号線に前記第２のスイッチング素子をオン状態にする走査信号を供給することを特徴とする請求項１５に記載の表示装置。
【請求項１８】
所定の方向に延伸配置された第１の走査信号線及び第２の走査信号線と、
前記第１の走査信号線及び前記第２の走査信号線に対して交差するように配置されたデータ信号線と、
前記データ信号線に、一端が前記第１の走査信号線に接続された第１のスイッチング素子を介して接続され、該接続されているデータ信号線に供給される階調信号が印加される第１の画素電極と、
前記第１の画素電極に、前記第２の走査信号線に一端が接続された第２のスイッチング素子を介して接続され、前記第１の画素電極を介して前記階調信号が印加される第２の画素電極と、
前記第２の画素電極に保持させる階調信号、前記第１の画素電極に保持させる階調信号の順に、前記各階調信号を時分割的に前記データ信号線に供給する信号側駆動回路と、
前記信号側駆動回路により前記データ信号線に前記第２の画素電極に保持させる階調信号が供給されているときに前記第２の走査信号線に前記第２のスイッチング素子をオン状態にする走査信号を供給するとともに前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給し、前記信号側駆動回路により前記データ信号線に前記第１の画素電極に保持させる階調信号が供給されているときに前記第２の走査信号線に前記第２のスイッチング素子をオフ状態にする走査信号を供給するとともに前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給する走査側駆動回路と、を備え、
前記信号側駆動回路は、前記第２の画素電極に保持させる階調信号を前記データ信号線に供給する期間よりも以前の期間に、液晶に印加される電圧の極性が前記第２の画素電極に保持させる階調信号と等しくなるように設定されている予備充電信号を前記データ信号線に供給し、
前記走査側駆動回路は、前記信号側駆動回路により前記予備充電信号が前記データ信号線に供給されているときに、前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給することを特徴とする表示装置。
【請求項１９】
所定の方向に延伸配置された第１の走査信号線、第２の走査信号線及び第３の走査信号線と、
前記第１の走査信号線、前記第２の走査信号線及び前記第３の走査信号線に対して交差するように配置されたデータ信号線と、
前記データ信号線に、一端が前記第１の走査信号線に接続された第１のスイッチング素子を介して接続され、該接続されているデータ信号線に供給される階調信号が印加される第１の画素電極と、
前記第１の画素電極に、前記第２の走査信号線に一端が接続された第２のスイッチング素子を介して接続され、前記第１の画素電極を介して前記階調信号が印加される第２の画素電極と、
前記データ信号線に、一端が前記第２の走査信号線に接続された第３のスイッチング素子を介して接続され、該接続されているデータ信号線に供給される階調信号が印加される第３の画素電極と、
前記第３の画素電極に、前記第３の走査信号線に一端が接続された第４のスイッチング素子を介して接続され、前記第３の画素電極を介して前記階調信号が印加される第４の画素電極と、を備えた表示装置の駆動方法であって、
前記第４の画素電極に保持させる階調信号、前記第２の画素電極に保持させる階調信号、前記第３の画素電極に保持させる階調信号、前記第１の画素電極に保持させる階調信号の順に、前記各階調信号を時分割的に前記データ信号線に供給するデータ信号側駆動ステップと、
前記データ信号側駆動ステップにより前記データ信号線に前記第４の画素電極に保持させる階調信号が供給されているときに前記第２の走査信号線に前記第２のスイッチング素子及び前記第３のスイッチング素子をオン状態にする走査信号を供給するとともに前記第３の走査信号線に前記第４のスイッチング素子をオン状態にする走査信号を供給し、前記データ信号側駆動ステップにより前記データ信号線に前記第３の画素電極に保持させる階調信号が供給されているときに前記第２の走査信号線に前記第２のスイッチング素子及び前記第３のスイッチング素子をオン状態にする走査信号を供給するとともに前記第３の走査信号線に前記第４のスイッチング素子をオフ状態にする走査信号を供給する走査側駆動ステップと、
を有することを特徴とする表示装置の駆動方法。
【請求項２０】
所定の方向に延伸配置された第１の走査信号線及び第２の走査信号線と、
前記第１の走査信号線及び前記第２の走査信号線に対して交差するように配置されたデータ信号線と、
前記データ信号線に、一端が前記第１の走査信号線に接続された第１のスイッチング素子を介して接続され、該接続されているデータ信号線に供給される階調信号が印加される第１の画素電極と、
前記第１の画素電極に、前記第２の走査信号線に一端が接続された第２のスイッチング素子を介して接続され、前記第１の画素電極を介して前記階調信号が印加される第２の画素電極と、を備えた表示装置の駆動方法であって、
前記第２の画素電極に保持させる階調信号、前記第１の画素電極に保持させる階調信号の順に、前記各階調信号を時分割的に前記データ信号線に供給するデータ信号側駆動ステップと、
前記データ信号側駆動ステップにより前記データ信号線に前記第２の画素電極に保持させる階調信号が供給されているときに前記第２の走査信号線に前記第２のスイッチング素子をオン状態にする走査信号を供給するとともに前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給し、前記データ信号側駆動ステップにより前記データ信号線に前記第１の画素電極に保持させる階調信号が供給されているときに前記第２の走査信号線に前記第２のスイッチング素子をオフ状態にする走査信号を供給するとともに前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給する走査側駆動ステップと、を有し、
前記データ信号側駆動ステップは、前記第２の画素電極に保持させる階調信号を前記データ信号線に供給する期間よりも以前の期間に、液晶に印加される電圧の極性が前記第２の画素電極に保持させる階調信号と等しくなるように設定されている予備充電信号を前記データ信号線に供給し、
前記走査側駆動ステップは、前記データ信号側駆動ステップにより前記予備充電信号が前記データ信号線に供給されているときに、前記第２の走査信号線に前記第２のスイッチング素子をオン状態にする走査信号を供給するとともに前記第１の走査信号線に前記第１のスイッチング素子をオフ状態にする走査信号を供給することを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び表示装置の駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置等に用いられるアクティブマトリクス方式の表示装置では、表示部の行方向に対して配設される複数の走査信号線と表示部の列方向に対して配設される複数のデータ信号線との交点近傍に表示画素を接続し、該表示画素に所定の電圧を印加することで表示を行っている。従来の表示装置では、各表示画素のそれぞれに対応するデータ信号線と走査信号線とを必要としている。したがって、データ信号線に接続され該データ信号線を駆動するためのソースドライバの出力端子数（ソースドライバとデータ信号線との接続端子数）もデータ信号線の本数分必要であるとともに、走査信号線に接続され該走査信号線を駆動するためのゲートドライバの出力端子数（ゲートドライバと走査信号線との接続端子数）も走査信号線の本数分必要であった。
【０００３】
出力端子数（接続端子数）の総計を減らす提案の１つとして、例えば特許文献１の手法がある。特許文献１では、１本のデータ信号線の両側に２つのＴＦＴを設けるとともに、これら２つのＴＦＴの一方に第１走査信号線を接続し、また、他方のＴＦＴに第２走査信号線を接続している。さらに、４画素分の画像信号を印加する画像出力回路を設けるとともに、このデータ信号線に印加する画像信号を切り替える第１スイッチング素子と第２スイッチング素子を設け、第１制御線と第２制御線からの制御信号によって前記第１スイッチング素子と第２スイッチング素子の切り替えを行うことで、１本のデータ信号線を２つのＴＦＴ、即ち２つの表示画素で共用できるようにしている。即ち、比較的行数が少なく設計される画素行に対応させて走査信号線の数を２倍とする代わりに、比較的列数が多く設計される画素列に対応させてデータ信号線の数を１／２にすることで出力端子数の総計が増加することを防止している。
【０００４】
【特許文献１】特開２００６−２０１３１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１の手法では、上述したようにデータ信号線の本数を１行分の表示画素の数に対して半分の本数にすることが可能であるが、走査信号線の本数が１列分の表示画素の数に対して２倍の本数だけ必要となり、必ずしも出力端子数（接続端子数）の総計を削減することが可能なものではない。
【０００６】
本発明は、上記の事情に鑑みてなされたもので、走査信号線の本数を大幅には増大させずにデータ信号線の本数を削減することができる表示装置及び表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、請求項１に記載の表示装置は、所定の方向に延伸配置された第１の走査信号線、第２の走査信号線及び第３の走査信号線と、前記第１の走査信号線、前記第２の走査信号線及び前記第３の走査信号線に対して交差するように配置されたデータ信号線と、前記データ信号線に、一端が前記第１の走査信号線に接続された第１のスイッチング素子を介して接続され、該接続されているデータ信号線に供給される階調信号が印加される第１の画素電極と、前記第１の画素電極に、前記第２の走査信号線に一端が接続された第２のスイッチング素子を介して接続され、前記第１の画素電極を介して前記階調信号が印加される第２の画素電極と、前記データ信号線に、一端が前記第２の走査信号線に接続された第３のスイッチング素子を介して接続され、該接続されているデータ信号線に供給される階調信号が印加される第３の画素電極と、前記第３の画素電極に、前記第３の走査信号線に一端が接続された第４のスイッチング素子を介して接続され、前記第３の画素電極を介して前記階調信号が印加される第４の画素電極と、前記第４の画素電極に保持させる階調信号、前記第２の画素電極に保持させる階調信号、前記第３の画素電極に保持させる階調信号、前記第１の画素電極に保持させる階調信号の順に、前記各階調信号を時分割的に前記データ信号線に供給する信号側駆動回路と、前記信号側駆動回路により前記データ信号線に前記第４の画素電極に保持させる階調信号が供給されているときに前記第２の走査信号線に前記第２のスイッチング素子及び前記第３のスイッチング素子をオン状態にする走査信号を供給するとともに前記第３の走査信号線に前記第４のスイッチング素子をオン状態にする走査信号を供給し、前記信号側駆動回路により前記データ信号線に前記第３の画素電極に保持させる階調信号が供給されているときに前記第２の走査信号線に前記第２のスイッチング素子及び前記第３のスイッチング素子をオン状態にする走査信号を供給するとともに前記第３の走査信号線に前記第４のスイッチング素子をオフ状態にする走査信号を供給する走査側駆動回路と、を備えたことを特徴とする。
【０００８】
また、請求項２に記載の表示装置は、請求項１に記載の表示装置において、前記第１の画素電極に保持させる階調信号、前記第２の画素電極に保持させる階調信号、前記第３の画素電極に保持させる階調信号及び前記第４の画素電極に保持させる階調信号は、所定のフレームにおいて液晶に印加される電圧の極性が、前記第１の画素電極に保持させる階調信号と前記第３の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第２の画素電極に保持させる階調信号と前記第４の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第２の画素電極に保持させる階調信号と前記第３の画素電極に保持させる階調信号との間で互いに異なるように、設定されていることを特徴とする。
また、請求項３に記載の表示装置は、請求項２に記載の表示装置において、前記走査側駆動回路は、前記信号側駆動回路により前記データ信号線に前記第４の画素電極に保持させる階調信号が供給され、前記第２の走査信号線に前記第２のスイッチング素子及び前記第３のスイッチング素子をオン状態にする走査信号を供給しているときに、前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給することを特徴とする。
また、請求項４に記載の表示装置は、請求項３に記載の表示装置において、前記走査側駆動回路は、前記信号側駆動回路により前記データ信号線に前記第２の画素電極に保持させる階調信号が供給されているときに、前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給するとともに前記第２の走査信号線に前記第２のスイッチング素子及び前記第３のスイッチング素子をオン状態にする走査信号を供給し、前記信号側駆動回路により前記データ信号線に前記第１の画素電極に保持させる階調信号が供給されているときに、前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給するとともに前記第２の走査信号線に前記第２のスイッチング素子及び前記第３のスイッチング素子をオフ状態にする走査信号を供給することを特徴とする。
また、請求項５に記載の表示装置は、請求項１から４の何れかに記載の表示装置において、前記走査側駆動回路は、前記信号側駆動回路により前記データ信号線に供給される前記第４の画素電極に保持させる階調信号を前記第２の画素電極に予備充電することを特徴とする。
また、請求項６に記載の表示装置は、請求項１から５の何れかに記載の表示装置において、隣接する画素列間で異なる極性の階調信号が保持されるカラム反転駆動になっていることを特徴とする。
【０００９】
また、請求項７に記載の表示装置は、請求項１に記載の表示装置において、前記第１の画素電極に保持させる階調信号、前記第２の画素電極に保持させる階調信号、前記第３の画素電極に保持させる階調信号及び前記第４の画素電極に保持させる階調信号は、所定のフレームにおいて液晶に印加される電圧の極性が、前記第１の画素電極に保持させる階調信号と前記第４の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第２の画素電極に保持させる階調信号と前記第３の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第１の画素電極に保持させる階調信号と前記第２の画素電極に保持させる階調信号との間で互いに異なるように、設定されていることを特徴とする。
また、請求項８に記載の表示装置は、請求項７に記載の表示装置において、前記データ信号線と交差するように配置された第４の走査信号線と、前記データ信号線に、一端が前記第４の走査信号線に接続された第５のスイッチング素子を介して接続され、該接続されているデータ信号線に供給される階調信号が印加される第５の画素電極と、前記第５の画素電極に、前記第１の走査信号線に一端が接続された第６のスイッチング素子を介して接続され、前記第５の画素電極を介して前記階調信号が印加される第６の画素電極と、前記データ信号線に、一端が前記第３の走査信号線に接続された第７のスイッチング素子を介して接続され、該接続されているデータ信号線に供給される階調信号が印加される第７の画素電極と、をさらに備え、前記信号側駆動回路は、前記第４の画素電極に保持させる階調信号、前記第７の画素電極に保持させる階調信号、前記第２の画素電極に保持させる階調信号、前記第３の画素電極に保持させる階調信号、前記第６の画素電極に保持させる階調信号、前記第１の画素電極に保持させる階調信号、前記第５の画素電極に保持させる階調信号の順に、前記各階調信号を時分割的に前記データ信号線に供給することを特徴とする。
また、請求項９に記載の表示装置は、請求項８に記載の表示装置において、前記走査側駆動回路は、前記信号側駆動回路により前記データ信号線に前記第７の画素電極に保持させる階調信号が供給され、前記第３の走査信号線に前記第７のスイッチング素子及び前記第４のスイッチング素子をオン状態にする走査信号を供給しているときに、前記第４の走査信号線に前記第５のスイッチング素子をオン状態にする走査信号を供給するとともに前記第１の走査信号線に前記第１のスイッチング素子及び前記第６のスイッチング素子をオン状態にする走査信号を供給することを特徴とする。
また、請求項１０に記載の表示装置は、請求項８または９に記載の表示装置において、前記走査側駆動回路は、前記信号側駆動回路により前記データ信号線に供給される前記第７の画素電極に保持させる階調信号を前記第６の画素電極に予備充電することを特徴とする。
また、請求項１１に記載の表示装置は、請求項７から１０の何れかに記載の表示装置において、隣接する画素行間で異なる極性の階調信号が保持されるライン反転駆動になっていることを特徴とする。
【００１０】
また、請求項１２に記載の表示装置は、請求項１に記載の表示装置において、前記第１の画素電極に保持させる階調信号、前記第２の画素電極に保持させる階調信号、前記第３の画素電極に保持させる階調信号及び前記第４の画素電極に保持させる階調信号は、所定のフレームにおいて液晶に印加される電圧の極性が、前記第１の画素電極に保持させる階調信号と前記第２の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第３の画素電極に保持させる階調信号と前記第４の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第２の画素電極に保持させる階調信号と前記第３の画素電極に保持させる階調信号との間で互いに異なるように、設定されていることを特徴とする。
【００１１】
また、請求項１３に記載の表示装置は、請求項１から１２の何れかに記載の表示装置において、前記第２の画素電極と前記第３の画素電極とが同一の画素行に配置され、前記第１の画素電極と前記第２の画素電極と前記第３の画素電極とがそれぞれ異なる画素行に配置されていることを特徴とする。
また、請求項１４に記載の表示装置は、請求項１から１３の何れかに記載の表示装置において、前記第１の画素電極と前記第３の画素電極とが同一の画素列に配置され、前記第２の画素電極と前記第４の画素電極とが同一の画素列に配置され、前記第１の画素電極と前記第２の画素電極とが異なる画素列に配置されていることを特徴とする。
【００１２】
また、請求項１５に記載の表示装置は、請求項１から１４の何れかに記載の表示装置において、前記信号側駆動回路は、前記第２の画素電極に保持させる階調信号を前記データ信号線に供給する期間よりも以前の期間に、液晶に印加される電圧の極性が前記第２の画素電極に保持させる階調信号と等しくなるように設定されている予備充電信号を前記データ信号線に供給し、前記走査側駆動回路は、前記信号側駆動回路により前記予備充電信号が前記データ信号線に供給されているときに、前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給することを特徴とする。
また、請求項１６に記載の表示装置は、請求項１５に記載の表示装置において、前記走査側駆動回路は、前記信号側駆動回路により前記予備充電信号が前記データ信号線に供給されているときに、前記第２の走査信号線に前記第２のスイッチング素子をオン状態にする走査信号を供給することを特徴とする。
また、請求項１７に記載の表示装置は、請求項１５に記載の表示装置において、前記走査側駆動回路は、前記信号側駆動回路により前記予備充電信号の前記データ信号線への供給が終了した後に、前記第２の走査信号線に前記第２のスイッチング素子をオン状態にする走査信号を供給することを特徴とする。
【００１３】
また、請求項１８に記載の表示装置は、所定の方向に延伸配置された第１の走査信号線及び第２の走査信号線と、前記第１の走査信号線及び前記第２の走査信号線に対して交差するように配置されたデータ信号線と、前記データ信号線に、一端が前記第１の走査信号線に接続された第１のスイッチング素子を介して接続され、該接続されているデータ信号線に供給される階調信号が印加される第１の画素電極と、前記第１の画素電極に、前記第２の走査信号線に一端が接続された第２のスイッチング素子を介して接続され、前記第１の画素電極を介して前記階調信号が印加される第２の画素電極と、前記第２の画素電極に保持させる階調信号、前記第１の画素電極に保持させる階調信号の順に、前記各階調信号を時分割的に前記データ信号線に供給する信号側駆動回路と、前記信号側駆動回路により前記データ信号線に前記第２の画素電極に保持させる階調信号が供給されているときに前記第２の走査信号線に前記第２のスイッチング素子をオン状態にする走査信号を供給するとともに前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給し、前記信号側駆動回路により前記データ信号線に前記第１の画素電極に保持させる階調信号が供給されているときに前記第２の走査信号線に前記第２のスイッチング素子をオフ状態にする走査信号を供給するとともに前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給する走査側駆動回路と、を備え、前記信号側駆動回路は、前記第２の画素電極に保持させる階調信号を前記データ信号線に供給する期間よりも以前の期間に、液晶に印加される電圧の極性が前記第２の画素電極に保持させる階調信号と等しくなるように設定されている予備充電信号を前記データ信号線に供給し、前記走査側駆動回路は、前記信号側駆動回路により前記予備充電信号が前記データ信号線に供給されているときに、前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給することを特徴とする。
【００１４】
また、請求項１９に記載の表示装置の駆動方法は、所定の方向に延伸配置された第１の走査信号線、第２の走査信号線及び第３の走査信号線と、前記第１の走査信号線、前記第２の走査信号線及び前記第３の走査信号線に対して交差するように配置されたデータ信号線と、前記データ信号線に、一端が前記第１の走査信号線に接続された第１のスイッチング素子を介して接続され、該接続されているデータ信号線に供給される階調信号が印加される第１の画素電極と、前記第１の画素電極に、前記第２の走査信号線に一端が接続された第２のスイッチング素子を介して接続され、前記第１の画素電極を介して前記階調信号が印加される第２の画素電極と、前記データ信号線に、一端が前記第２の走査信号線に接続された第３のスイッチング素子を介して接続され、該接続されているデータ信号線に供給される階調信号が印加される第３の画素電極と、前記第３の画素電極に、前記第３の走査信号線に一端が接続された第４のスイッチング素子を介して接続され、前記第３の画素電極を介して前記階調信号が印加される第４の画素電極と、を備えた表示装置の駆動方法であって、前記第４の画素電極に保持させる階調信号、前記第２の画素電極に保持させる階調信号、前記第３の画素電極に保持させる階調信号、前記第１の画素電極に保持させる階調信号の順に、前記各階調信号を時分割的に前記データ信号線に供給するデータ信号側駆動ステップと、前記データ信号側駆動ステップにより前記データ信号線に前記第４の画素電極に保持させる階調信号が供給されているときに前記第２の走査信号線に前記第２のスイッチング素子及び前記第３のスイッチング素子をオン状態にする走査信号を供給するとともに前記第３の走査信号線に前記第４のスイッチング素子をオン状態にする走査信号を供給し、前記データ信号側駆動ステップにより前記データ信号線に前記第３の画素電極に保持させる階調信号が供給されているときに前記第２の走査信号線に前記第２のスイッチング素子及び前記第３のスイッチング素子をオン状態にする走査信号を供給するとともに前記第３の走査信号線に前記第４のスイッチング素子をオフ状態にする走査信号を供給する走査側駆動ステップと、を有することを特徴とする。
【００１５】
また、請求項２０に記載の表示装置の駆動方法は、所定の方向に延伸配置された第１の走査信号線及び第２の走査信号線と、前記第１の走査信号線及び前記第２の走査信号線に対して交差するように配置されたデータ信号線と、前記データ信号線に、一端が前記第１の走査信号線に接続された第１のスイッチング素子を介して接続され、該接続されているデータ信号線に供給される階調信号が印加される第１の画素電極と、前記第１の画素電極に、前記第２の走査信号線に一端が接続された第２のスイッチング素子を介して接続され、前記第１の画素電極を介して前記階調信号が印加される第２の画素電極と、を備えた表示装置の駆動方法であって、前記第２の画素電極に保持させる階調信号、前記第１の画素電極に保持させる階調信号の順に、前記各階調信号を時分割的に前記データ信号線に供給するデータ信号側駆動ステップと、前記データ信号側駆動ステップにより前記データ信号線に前記第２の画素電極に保持させる階調信号が供給されているときに前記第２の走査信号線に前記第２のスイッチング素子をオン状態にする走査信号を供給するとともに前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給し、前記データ信号側駆動ステップにより前記データ信号線に前記第１の画素電極に保持させる階調信号が供給されているときに前記第２の走査信号線に前記第２のスイッチング素子をオフ状態にする走査信号を供給するとともに前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給する走査側駆動ステップと、を有し、前記データ信号側駆動ステップは、前記第２の画素電極に保持させる階調信号を前記データ信号線に供給する期間よりも以前の期間に、液晶に印加される電圧の極性が前記第２の画素電極に保持させる階調信号と等しくなるように設定されている予備充電信号を前記データ信号線に供給し、前記走査側駆動ステップは、前記データ信号側駆動ステップにより前記予備充電信号が前記データ信号線に供給されているときに、前記第１の走査信号線に前記第１のスイッチング素子をオン状態にする走査信号を供給することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、走査信号線の本数を大幅には増大させずにデータ信号線の本数を削減することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の実施形態を説明する。
［第１の実施形態］
本発明に係る表示装置１の概略全体構成は図１に示すように、表示パネル１０と、ソースドライバ２０と、ゲートドライバ３０と、画素データ発生回路４０と、コモン電圧生成回路５０と、タイミング制御回路６０と、電源発生回路７０とを有している。
【００１８】
表示パネル１０は、図２に示すように、対向配置され、シール材１５により接着された２枚の透明基板間１６、１７に液晶ＬＣが挟持された構成となっている。そして、一方の基板１６には、行方向に延伸配設された複数の走査信号線Ｇ（例えばｎ本の走査信号線）と、列方向に延伸配設された複数のデータ信号線Ｓ（例えばｍ本のデータ信号線）と、それぞれが各表示画素Ｐに対応するようにマトリクス状に配置された複数の画素電極Ｅと、それぞれに対応する画素電極Ｅにソース電極が接続された複数の薄膜トランジスタ（ＴＦＴ）を有して構成されている。また、他方の基板１７には、各表示画素Ｐ間で共通の電位に設定される共通電極１８が各画素電極Ｅと対向するように形成されている。なお、画素電極Ｅ及び共通電極１８の対向面側にはそれぞれ液晶の初期配向を規定する配向膜１３、１４が形成されている。
【００１９】
また、表示パネル１０では、図３に示すように、行方向に延伸配設された複数の走査信号線Ｇ（ｊ）と列方向に延伸配設された複数のデータ信号線Ｓ（ｉ）とは、互いに交差するように、より具体的には直交するように配設されている。そして、走査信号線Ｇ（ｊ）とデータ信号線Ｓ（ｉ）との各交点（ｉ，ｊ）に対応するように、２つの薄膜トランジスタに接続される第１の画素電極Ｅ（ｉ，ｊ，ａ）を備えた第１の表示画素Ｐ（ｉ，ｊ，ａ）と１つの薄膜トランジスタに接続される第２の画素電極Ｅ（ｉ，ｊ，ｂ）を備えた第２の表示画素Ｐ（ｉ，ｊ，ｂ）とが走査信号線Ｇ（ｊ）の延伸方向に隣接して形成されている。即ち、表示パネル１０の各画素行では、第１の表示画素Ｐ（ｉ，ｊ，ａ）と第２の表示画素Ｐ（ｉ，ｊ，ｂ）とが交互に繰り返すように配置されている。また、各画素列では、第１の表示画素Ｐ（ｉ，ｊ，ａ）または第２の表示画素Ｐ（ｉ，ｊ，ｂ）の何れか一方が連続するように配置されている。ここで、ｉ＝１，２，・・・，ｍ、ｊ＝１，２，・・・，ｎ。
【００２０】
第１の表示画素Ｐ（ｉ，ｊ，ａ）は、第１の画素電極Ｅ（ｉ，ｊ，ａ）と第１の薄膜トランジスタＴ（ｉ，ｊ，ａ）とが形成され、第１の画素電極Ｅ（ｉ，ｊ，ａ）が第１の薄膜トランジスタＴ（ｉ，ｊ，ａ）のソース電極に接続されている。そして、第１の薄膜トランジスタＴ（ｉ，ｊ，ａ）は、ゲート電極が走査信号線Ｇ（ｊ）に、ドレイン電極がデータ信号線Ｓ（ｉ）に、それぞれ接続されている。
【００２１】
また、第２の表示画素Ｐ（ｉ，ｊ，ｂ）は、第２の画素電極Ｅ（ｉ，ｊ，ｂ）と第２の薄膜トランジスタＴ（ｉ，ｊ，ｂ）とが形成され、第２の画素電極Ｅ（ｉ，ｊ，ｂ）が第２の薄膜トランジスタＴ（ｉ，ｊ，ｂ）のソース電極に接続されている。そして、第２の薄膜トランジスタＴ（ｉ，ｊ，ｂ）は、ゲート電極が走査信号線Ｇ（ｊ）に、ドレイン電極が後段側の画素行として配置される第１の画素電極Ｅ（ｉ，ｊ＋１，ａ）に、それぞれ接続されている。即ち、第２の表示画素Ｐ（ｉ，ｊ，ｂ）は、データ信号線Ｓ（ｉ）に供給される階調信号が後段側の画素行として配置される第１の画素電極Ｅ（ｉ，ｊ＋１，ａ）を介して第２の画素電極Ｅ（ｉ，ｊ，ｂ）に書き込まれるように構成されている。
【００２２】
即ち、表示パネル１０では、表示画素２列に対して１本のデータ信号線を割り当てている。そして、このような表示パネル１０の画素構成では、表示画素の各列に対して１本のデータ信号線を割り当てる場合と比較して、データ信号線の本数を１／２とすることが可能である。換言すると、１行分の表示画素数に対してデータ信号線の本数を１／２とすることが可能である。またこのとき、走査信号線の本数を大幅に増加させる必要はない。即ち、例えば表示画素が２４０行であれば、走査信号線の本数は２４０＋１本とすればよく、走査信号線の本数を１列分の表示画素数と大凡等しくすることができる。
【００２３】
ここで、図４、図５、図６、図７に基づいて各表示画素の具体的な構成について説明する。一方の基板１６にはゲート電極５１を含む走査信号線Ｇ（ｊ）が設けられている。この走査信号線Ｇ（ｊ）と同一層には補助容量線４８が設けられている。つまり、走査信号線Ｇ（ｊ）と補助容量線４８とは一括形成される。そして、その上面全体にはゲート絶縁膜５２が設けられている。ゲート絶縁膜５２の上面には真性アモルファスシリコンからなる半導体薄膜５３が設けられている。半導体薄膜５３の上面における走査信号線Ｇ（ｊ）との重畳領域のほぼ中央部にはチャネル保護膜５４が設けられている。チャネル保護膜５４の上面両側およびその両側における半導体薄膜５３の上面にはｎ型アモルファスシリコンからなるコンタクト層５５、５６が設けられている。一方のコンタクト層５５の上面にはソース電極５７が設けられている。また、他方のコンタクト層５６の上面にはドレイン電極５８を含むデータ信号線Ｓ（ｉ）または接続配線Ｌが設けられている。そして、ゲート電極５１、ゲート絶縁膜５２、半導体薄膜５３、チャネル保護膜５４、コンタクト層５５、５６、ソース電極５７およびドレイン電極５８により、第１の薄膜トランジスタＴ（ｉ，ｊ，ａ）または第２の薄膜トランジスタＴ（ｉ，ｊ，ｂ）が構成されている。第１の薄膜トランジスタＴ（ｉ，ｊ，ａ）のソース電極５７及び前段側の画素行に形成される第２の薄膜トランジスタＴ（ｉ，ｊ−１，ｂ）のドレイン電極５６は、それぞれを互いに電気的に接続するための接続配線Ｌを兼ねている。
【００２４】
第１の薄膜トランジスタＴ（ｉ，ｊ，ａ）や第２の薄膜トランジスタＴ（ｉ，ｊ，ｂ）等を含むゲート絶縁膜５２の上面全体には平坦化膜５９が設けられている。そして、平坦化膜５９には、ソース電極５７に対応する箇所にコンタクトホール６０が設けられている。平坦化膜５９の上面にはＩＴＯからなる画素電極Ｅ（ｉ，ｊ，ａ）、Ｅ（ｉ，ｊ，ｂ）が設けられ、この画素電極Ｅ（ｉ，ｊ，ａ）、Ｅ（ｉ，ｊ，ｂ）はコンタクトホール６０を介してソース電極５７と電気的に接続されている。
【００２５】
ここで、補助容量ライン４８のうちの画素電極Ｅ（ｉ，ｊ，ａ）、Ｅ（ｉ，ｊ，ｂ）と重ね合わされた部分は補助容量電極となっている。そして、この重ね合わされた部分によって補助容量Ｃｓが形成されている。そして、各表示画素Ｐ（ｉ，ｊ，ａ）、Ｐ（ｉ，ｊ，ｂ）では、画素電極Ｅ（ｉ，ｊ，ａ）、Ｅ（ｉ，ｊ，ｂ）と共通電極１８との間に配されることとなる液晶ＬＣの配向状態を、画素電極Ｅ（ｉ，ｊ，ａ）、Ｅ（ｉ，ｊ，ｂ）と共通電極１８との間の電位差に基づいて変化させることによって、その表示状態の制御が可能となるように構成されている。
【００２６】
ソースドライバ２０は、各データ信号線Ｓ（ｉ）が接続され、タイミング制御回路６０から出力される水平制御信号（クロック信号、スタート信号、ラッチ動作制御信号等）に基づいて、画素データ発生回路４０から供給される各表示画素に対応する画素データを所定の単位で取り込み、この取り込んだ画素データに対応する階調信号を所定のタイミングでデータ信号線に供給する。
【００２７】
ゲートドライバ３０は、各走査信号線Ｇ（ｊ）が接続され、タイミング制御回路６０からの垂直制御信号を受け、走査信号線Ｇ（ｊ）に接続された第１の薄膜トランジスタＴ（ｉ，ｊ，ａ）及び第２の薄膜トランジスタＴ（ｉ，ｊ，ａ）をオン又はオフするための走査信号を走査信号線Ｇ（ｊ）に供給する。
【００２８】
画素データ発生回路４０は、例えば表示装置１の外部から供給される映像信号（アナログ又はデジタル）から各表示画素に対応する画素データを生成してソースドライバ２０に出力する。ここで、画素データ発生回路４０には、所定期間（例えば、１フレームや１フィールド、１ライン）毎にタイミング制御回路６０から反転信号（ＦＲＰ）が入力される。画素データ発生回路４０は、反転信号が入力される毎にソースドライバ２０に出力する画素データのビット値を反転する。このようにして所定期間毎に画素データのビット値を反転させることにより、表示画素に印加される階調信号の極性を所定期間毎に反転させる。これにより、各表示画素における液晶への印加電圧を交流駆動することが可能である。
【００２９】
コモン電圧生成回路５０は、タイミング制御回路６０から出力される反転信号に基づいて、所定期間毎に極性が反転するコモン信号Ｖｃｏｍを生成して共通電極１８に供給する。
【００３０】
タイミング制御回路６０は、垂直制御信号、水平制御信号、反転信号等の各種の制御信号を生成し、例えば、反転信号を画素データ発生回路４０及びコモン信号生成回路５０に、垂直制御信号をゲートドライバ３０に、水平制御信号をソースドライバ２０に出力する。
【００３１】
電源発生回路７０は、走査信号を生成するために必要な電源電圧Ｖｇｈ、Ｖｇｌを生成してゲートドライバ３０に供給するとともに、階調信号を生成するために必要な電源電圧Ｖｓｈを生成してソースドライバ２０に供給する。また、電源発生回路７０は、ロジック電源Ｖｃｃを生成してソースドライバ２０及びゲートドライバ３０に供給する。
【００３２】
次に、図８に示すタイミングチャートに基づいて表示装置１の動作について説明する。ここで、図８においては、上から順に、データ信号線Ｓ（ｉ）に供給される階調信号、１段目の走査信号線Ｇ（１）に供給される走査信号、２段目の走査信号線Ｇ（２）に供給される走査信号、３段目の走査信号線Ｇ（３）に供給される走査信号、４段目の走査信号線Ｇ（４）に供給される走査信号、５段目の走査信号線Ｇ（５）に供給される走査信号、６段目の走査信号線Ｇ（６）に供給される走査信号、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）における階調信号の印加状態、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）における階調信号の印加状態、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）における階調信号の印加状態、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）における階調信号の印加状態、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）における階調信号の印加状態、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）における階調信号の印加状態、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）における階調信号の印加状態、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）における階調信号の印加状態、共通電極１８に供給されるコモン信号Ｖｃｏｍを示している。また、図８においてデータ信号線Ｓ（ｉ）が供給する各階調信号は、画素データに対応した表示パネル１０上での座標値で示している。なお、ｏｌｄは、前回フレームに書き込まれた階調信号に基づいた印加状態を示している。
【００３３】
ここで、表示装置１においては、第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る画素データと第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る画素データとを１／２水平期間毎に交互にソースドライバ２０に入力する。即ち、各水平期間の前半に、所定の画素行に対応した第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る画素データを入力し、各水平期間の後半に、前記所定の画素行と同一の画素行に対応した第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る画素データを入力する。また、１フレーム毎及び１水平期間毎に、入力される画素データのビット値（即ち階調信号の極性）が反転するように反転信号を制御する。そして、図８においては、画素データのビット反転が行なわれていない場合の階調信号に「＋」の符号を付し、画素データのビット反転が行われた場合の階調信号に「−」の符号を付している。即ち、「＋」符号の階調信号が書き込まれる表示画素では液晶に印加される電圧が正極性になることまたは「＋」書き込みされることを示し、「−」符号の階調信号が書き込まれる表示画素では液晶に印加される電圧が負極性になることまたは「−」書き込みされることを示している。そして、コモン信号Ｖｃｏｍの電圧レベルと階調信号の電圧レベルとの関係は例えば図９に示されるような関係となる。
【００３４】
以上により、図８に示すように、当該フレームでの各画素行における第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る階調信号と第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る階調信号とが、−（ｉ，１，ｂ）、−（ｉ，１，ａ）、＋（ｉ，２，ｂ）、＋（ｉ，２，ａ）、−（ｉ，３，ｂ）、−（ｉ，３，ａ）、…の順にデータ信号線Ｓ（ｉ）へ時分割的に供給されることとなる。そして、このような階調信号のデータ信号線Ｓ（ｉ）への供給が各フレームで繰り返し実行される。なお、各階調信号の極性はフレーム毎に反転されている。
【００３５】
また、表示装置１においては、各走査信号線Ｇ（ｊ）に入力する走査信号を各フレームで２回ずつＨｉｇｈ（Ｖｇｈ）とする。
【００３６】
まず、各フレームの所定の水平期間では、例えば３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングＴ１１ａに同期させて、３段目の走査信号線Ｇ（３）の走査信号と４段目の走査信号線Ｇ（４）の走査信号とをそれぞれＨｉｇｈにする。ここで、当該水平期間において、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，３，ｂ）の供給が開始されてから当該階調信号−（ｉ，３，ｂ）の次に供給されることとなる階調信号−（ｉ，３，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，３，ｂ）の供給が開始されてから当該階調信号−（ｉ，３，ｂ）の供給が終了する直前までの期間とする。
【００３７】
タイミングＴ１１ａで３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとすることにより、３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，３，ａ）及び第２の薄膜トランジスタＴ（ｉ，３，ｂ）がオン状態となる。また、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとすることにより、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）及び第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号−（ｉ，３，ｂ）が３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）及び第２の画素電極Ｅ（ｉ，３，ｂ）と、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）とに書き込まれ、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）と、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）とにおいて階調信号−（ｉ，３，ｂ）に対応した表示が行われる。
【００３８】
次にタイミングＴ１１ｂにおいて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとしたままで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈからＬｏｗ（Ｖｇｌ）にする。このタイミングＴ１１ｂにおいては、３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｂ）はオン状態のままであるが、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）がオフ状態となる。このため、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）に当該座標に対応する階調信号−（ｉ，３，ｂ）が保持される。なお、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）においては、当該座標とは異なる階調信号−（ｉ，３，ｂ）が保持されることになるが、この状態は後述するように、大凡１水平期間から２水平期間のうちに解消される。
【００３９】
また、タイミングＴ１１ｂでは、その直後にデータ信号線Ｓ（ｉ）に印加される階調信号が、−（ｉ，３，ｂ）から−（ｉ，３，ａ）に切り換えられる。このため、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）には、引き続きオン状態になっている３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，３，ａ）を介して階調信号−（ｉ，３，ａ）が書き込まれ、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）において階調信号−（ｉ，３，ａ）に対応した表示が行われる。
【００４０】
次にタイミングＴ１１ｃにおいて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈからＬｏｗにする。これにより、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）に階調信号−（ｉ，３，ａ）が保持される。また、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）と４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）との間の電気的な接続が３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｂ）により遮断される。
【００４１】
このようにして、当該水平期間において、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）の表示を行うための書き込みが行われる。
【００４２】
また、次の水平期間では、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングＴ１２ａに同期させて、４段目の走査信号線Ｇ（４）の走査信号と５段目の走査信号線Ｇ（５）の走査信号とをそれぞれＨｉｇｈにする。ここで、当該水平期間において、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ｂ）の供給が開始されてから当該階調信号＋（ｉ，４，ｂ）の次に供給されることとなる階調信号＋（ｉ，４，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ｂ）の供給が開始されてから当該階調信号＋（ｉ，４，ｂ）の供給が終了する直前までの期間とする。
【００４３】
タイミングＴ１２ａで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとすることにより、上述したように、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）及び第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態となる。また、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとすることにより、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）及び第２の薄膜トランジスタＴ（ｉ，５，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，４，ｂ）が４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）及び第２の画素電極Ｅ（ｉ，４，ｂ）と、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）とに書き込まれ、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）と、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）とにおいて階調信号＋（ｉ，４，ｂ）に対応した表示が行われる。
【００４４】
次にタイミングＴ１２ｂにおいて、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとしたままで５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ１２ｂにおいては、２段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態のままであるが、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）がオフ状態となる。このため、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）に当該座標に対応する階調信号＋（ｉ，４，ｂ）が保持される。なお、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）においては、当該座標とは異なる階調信号＋（ｉ，４，ｂ）が保持されることになるが、この状態も、大凡１水平期間から２水平期間のうちに解消される。
【００４５】
また、タイミングＴ１２ｂでは、その直後にデータ信号線Ｓ（ｉ）に印加される階調信号が、＋（ｉ，４，ｂ）から＋（ｉ，４，ａ）に切り換えられる。このため、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）には、引き続きオン状態になっている４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）を介して階調信号＋（ｉ，４，ａ）が書き込まれ、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）において階調信号＋（ｉ，４，ａ）に対応した表示が行われる。即ち、当該座標とは異なる階調信号に基づいた表示が解消され、当該座標に対応した階調信号に基づいた表示が行われる。
【００４６】
次にタイミングＴ１２ｃにおいて、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈからＬｏｗにする。これにより、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）に階調信号＋（ｉ，４，ａ）が保持される。また、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）と５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）との間の電気的な接続が４段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，４，ｂ）により遮断される。
【００４７】
このようにして、当該水平期間において、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）の表示を行うための書き込みが行われる。
【００４８】
そして、以後の水平期間についても各段に対応した表示画素に対して順に上述したような階調信号の書き込みを行うことにより、当該表示装置１において映像信号に基づいた表示すべき適正な映像表示がなされることになる。
【００４９】
以上説明したように、表示装置１においては、所定のデータ信号線に接続された表示画素に薄膜トランジスタを介してさらに別の表示画素を接続することにより、走査信号線の本数を大幅には増大させることなく、データ信号線の本数及びソースドライバの出力端子数を削減することが可能である。これにより、ソースドライバを構成するＬＳＩの接合ピッチ幅を広くすることも可能になり、表示パネル１０上にソースドライバを構成するＬＳＩを搭載して接合する場合に、その接合を容易に行うことも可能になる。また、ソースドライバの出力端子数を削減できるのでソースドライバ２０を構成するＬＳＩの小型化も実現可能になる。
【００５０】
なお、上述の第１の実施形態では、タイミングＴ１１ａで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとした場合について説明したが、４段目の走査信号線Ｇ（４）の走査信号を各フレームで最初にＨｉｇｈとするタイミングは、図１０に示すように、タイミングＴ１１ａに対して１／２水平期間だけ前のタイミングＴ１１ｘまでの間としてもよい。また同様に、５段目の走査信号線Ｇ（５）の走査信号を各フレームで最初にＨｉｇｈとするタイミングは、タイミングＴ１２ａに対して１／２水平期間だけ前のタイミングＴ１２ｘまでの間としてもよい。即ち、各走査信号線Ｇ（ｊ）の走査信号を各フレームで最初にＨｉｇｈとするタイミングは、図８で示したタイミングに対して１／２水平期間だけ前のタイミングまでの間としてもよい。
【００５１】
［第２の実施形態］
第２の実施形態における表示装置は、図１に示した表示装置１の概略全体構成と同様である。そして、上述の第１の実施形態では、各走査信号線Ｇ（ｊ）に入力する走査信号を各フレームで２回ずつＨｉｇｈ（Ｖｇｈ）とする場合について説明したが、第２の実施形態においては、各走査信号線Ｇ（ｊ）に入力する走査信号を各フレームで３回ずつＨｉｇｈ（Ｖｇｈ）とする場合について説明する。
【００５２】
以下、図１１に示すタイミングチャートに基づいて第２の実施形態における表示装置１の動作について説明する。ここで、図１１においては、上から順に、データ信号線Ｓ（ｉ）に供給される階調信号、１段目の走査信号線Ｇ（１）に供給される走査信号、２段目の走査信号線Ｇ（２）に供給される走査信号、３段目の走査信号線Ｇ（３）に供給される走査信号、４段目の走査信号線Ｇ（４）に供給される走査信号、５段目の走査信号線Ｇ（５）に供給される走査信号、６段目の走査信号線Ｇ（６）に供給される走査信号、７段目の走査信号線Ｇ（７）に供給される走査信号、８段目の走査信号線Ｇ（８）に供給される走査信号、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）における階調信号の印加状態、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）における階調信号の印加状態、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）における階調信号の印加状態、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）における階調信号の印加状態、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）における階調信号の印加状態、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）における階調信号の印加状態、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）における階調信号の印加状態、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）における階調信号の印加状態、７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）における階調信号の印加状態、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）における階調信号の印加状態、共通電極１８に供給されるコモン信号Ｖｃｏｍを示している。また、図１１においても、データ信号線Ｓ（ｉ）が供給する各階調信号は、画素データに対応した表示パネル１０上での座標値で示している。なお、ｏｌｄは、前回フレームに書き込まれた階調信号に基づいた印加状態を示している。
【００５３】
また、第２の実施形態においても、第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る画素データと第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る画素データとを１／２水平期間毎に交互にソースドライバ２０に入力する。即ち、各水平期間の前半に、所定の画素行に対応した第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る画素データを入力し、各水平期間の後半に、前記所定の画素行と同一の画素行に対応した第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る画素データを入力する。また、１フレーム毎及び１水平期間毎に、入力される画素データのビット値（即ち階調信号の極性）が反転するように反転信号を制御する。そして、図１１においても、画素データのビット反転が行なわれていない場合の階調信号に「＋」の符号を付し、画素データのビット反転が行われた場合の階調信号に「−」の符号を付している。また、コモン信号Ｖｃｏｍの電圧レベルと階調信号の電圧レベルとの関係は例えば図９のように示される。
【００５４】
以上により、図１１に示すように、当該フレームでの各画素行における第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る階調信号と第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る階調信号とが、−（ｉ，１，ｂ）、−（ｉ，１，ａ）、＋（ｉ，２，ｂ）、＋（ｉ，２，ａ）、−（ｉ，３，ｂ）、−（ｉ，３，ａ）、…の順にデータ信号線Ｓ（ｉ）へ時分割的に供給されることとなる。そして、このような階調信号のデータ信号線Ｓ（ｉ）への供給が各フレームで繰り返し実行される。なお、各階調信号の極性はフレーム毎に反転されている。
【００５５】
一方、各走査信号線Ｇ（ｊ）に入力する走査信号は、各フレームで３回ずつＨｉｇｈ（Ｖｇｈ）とする。
【００５６】
まず、各フレームの所定の水平期間では、例えば３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングＴ２１ａに同期させて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈにする。このとき、４段目の走査信号線Ｇ（４）の走査信号は、タイミングＴ２１ａに対して１／２水平期間前からＨｉｇｈにされている。また、当該水平期間において、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，３，ｂ）の供給が開始されてから当該階調信号−（ｉ，３，ｂ）の次に供給されることとなる階調信号−（ｉ，３，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，３，ｂ）の供給が開始されてから当該階調信号−（ｉ，３，ｂ）の供給が終了する直前までの期間とする。
【００５７】
タイミングＴ２１ａで３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとすることにより、３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，３，ａ）及び第２の薄膜トランジスタＴ（ｉ，３，ｂ）がオン状態となる。また、４段目の走査信号線Ｇ（４）の走査信号がＨｉｇｈとなっていることにより、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）及び第２の薄膜トランジスタＴ（ｉ，４，ｂ）はオン状態である。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号−（ｉ，３，ｂ）が３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）及び第２の画素電極Ｅ（ｉ，３，ｂ）と、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）とに書き込まれ、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）と、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）とにおいて階調信号−（ｉ，３，ｂ）に対応した表示が行われる。
【００５８】
次にタイミングＴ２１ｂにおいて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとしたままで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈからＬｏｗ（Ｖｇｌ）にする。このタイミングＴ２１ｂにおいては、３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｂ）はオン状態のままであるが、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）がオフ状態となる。このため、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）に当該座標に対応する階調信号−（ｉ，３，ｂ）が保持される。
【００５９】
また、タイミングＴ２１ｂの直後のタイミングＴ２１ｃでは、データ信号線Ｓ（ｉ）に印加される階調信号が、−（ｉ，３，ｂ）から−（ｉ，３，ａ）に切り換えられる。このため、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）には、引き続きオン状態になっている３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，３，ａ）を介して階調信号−（ｉ，３，ａ）が書き込まれ、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）において階調信号−（ｉ，３，ａ）に対応した表示が行われる。
【００６０】
ここで、このタイミングＴ２１ｃにおいては、５段目の画素行に対応する第２の表示画素Ｐ（ｉ，５，ｂ）に対する予備充電の一環として、５段目の走査信号線Ｇ（５）の走査信号と６段目の走査信号線Ｇ（６）の走査信号とがＨｉｇｈにされる。このときに５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈにする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，３，ａ）の供給が開始されてから当該階調信号−（ｉ，３，ａ）の次に供給されることとなる階調信号＋（ｉ，４，ｂ）の供給が終了する直前までの期間とする。また、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，３，ａ）の供給が開始されてから当該階調信号−（ｉ，３，ａ）の供給が終了する直前までの期間とする。
【００６１】
そして、タイミングＴ２１ｃでは、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとすることにより、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）及び第２の薄膜トランジスタＴ（ｉ，５，ｂ）がオン状態となる。また、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとすることにより、６段目の走査信号線Ｇ（６）に接続された第１の薄膜トランジスタＴ（ｉ，６，ａ）及び第２の薄膜トランジスタＴ（ｉ，６，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号−（ｉ，３，ａ）が５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）及び第２の画素電極Ｅ（ｉ，５，ｂ）と、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）とに書き込まれ、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）及び第２の表示画素Ｐ（ｉ，５，ｂ）と、６段目の画素行に対応する第１の表示画素Ｐ（ｉ，６，ａ）とにおいて階調信号−（ｉ，３，ａ）に対応した表示が行われる。
【００６２】
即ち、タイミングＴ２１ｃでは、前回フレームでは「＋」書き込みであった階調信号が当該フレームでは「−」書き込みになる５段目の画素行に対応する第２の表示画素Ｐ（ｉ，５，ｂ）に対して、予め「−」書き込みを行なっておくという予備充電が開始される。そして、階調信号−（ｉ，３，ａ）が５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）に対しての予備充電信号を兼ねている。
【００６３】
次にタイミングＴ２１ｄにおいて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈからＬｏｗにする。これにより、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）に階調信号−（ｉ，３，ａ）が保持される。また、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）と４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）との間の電気的な接続が３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｂ）により遮断される。
【００６４】
このようにして、当該水平期間において、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）の表示を行うための書き込みが行われる。
【００６５】
なお、タイミングＴ２１ｄでは、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈに維持したまま、６段目の走査信号線Ｇ（６）の走査信号も３段目の走査信号線Ｇ（３）の走査信号と同様にＨｉｇｈからＬｏｗにする。これにより、５段目の画素行に対応する第２の表示画素Ｐ（ｉ，５，ｂ）に階調信号−（ｉ，３，ａ）が保持される。即ち、タイミングＴ２１ｄでは、５段目の画素行に対応する第２の表示画素Ｐ（ｉ，５，ｂ）に対する上述した予備充電が終了される。
【００６６】
また、次の水平期間では、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングＴ２２ａに同期させて、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈにする。このとき、５段目の走査信号線Ｇ（５）の走査信号は、タイミングＴ２２ａに対して１／２水平期間前、即ち、上述したタイミングＴ２１ｃからＨｉｇｈにされている。
【００６７】
当該水平期間において、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ｂ）の供給が開始されてから当該階調信号＋（ｉ，４，ｂ）の次に供給されることとなる階調信号＋（ｉ，４，ａ）の供給が終了する直前までの期間とする。またこのとき、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとする期間は、上述した通りである。
【００６８】
タイミングＴ２２ａで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとすることにより、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）及び第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態となる。また、５段目の走査信号線Ｇ（５）の走査信号がＨｉｇｈとなっていることにより、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）及び第２の薄膜トランジスタＴ（ｉ，５，ｂ）はオン状態である。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，４，ｂ）が４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）及び第２の画素電極Ｅ（ｉ，４，ｂ）と、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）とに書き込まれ、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）と、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）とにおいて階調信号＋（ｉ，４，ｂ）に対応した表示が行われる。
【００６９】
次にタイミングＴ２２ｂにおいて、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとしたままで５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ２２ｂにおいては、４段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，４，ｂ）はオン状態のままであるが、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）がオフ状態となる。このため、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）に当該座標に対応する階調信号＋（ｉ，４，ｂ）が保持される。
【００７０】
また、タイミングＴ２２ｂの直後のタイミングＴ２２ｃでは、データ信号線Ｓ（ｉ）に印加される階調信号が、＋（ｉ，４，ｂ）から＋（ｉ，４，ａ）に切り換えられる。このため、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）には、引き続きオン状態になっている４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）を介して階調信号＋（ｉ，４，ａ）が書き込まれ、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）において階調信号＋（ｉ，４，ａ）に対応した表示が行われる。
【００７１】
ここで、このタイミングＴ２２ｃにおいては、６段目の画素行に対応する第２の表示画素Ｐ（ｉ，６，ｂ）に対する予備充電の一環として、６段目の走査信号線Ｇ（６）の走査信号と７段目の走査信号線Ｇ（７）の走査信号とがＨｉｇｈにされる。このときに６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈにする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ａ）の供給が開始されてから当該階調信号＋（ｉ，４，ａ）の次に供給されることとなる階調信号−（ｉ，５，ｂ）の供給が終了する直前までの期間とする。また、７段目の走査信号線Ｇ（７）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ａ）の供給が開始されてから当該階調信号＋（ｉ，４，ａ）の供給が終了する直前までの期間とする。
【００７２】
そして、タイミングＴ２２ｃでは、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとすることにより、６段目の走査信号線Ｇ（６）に接続された第１の薄膜トランジスタＴ（ｉ，６，ａ）及び第２の薄膜トランジスタＴ（ｉ，６，ｂ）がオン状態となる。また、７段目の走査信号線Ｇ（７）の走査信号をＨｉｇｈとすることにより、７段目の走査信号線Ｇ（７）に接続された第１の薄膜トランジスタＴ（ｉ，７，ａ）及び第２の薄膜トランジスタＴ（ｉ，７，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，４，ａ）が６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）及び第２の画素電極Ｅ（ｉ，６，ｂ）と、７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）とに書き込まれ、６段目の画素行に対応する第１の表示画素Ｐ（ｉ，６，ａ）及び第２の表示画素Ｐ（ｉ，６，ｂ）と、７段目の画素行に対応する第１の表示画素Ｐ（ｉ，７，ａ）とにおいて階調信号＋（ｉ，４，ａ）に対応した表示が行われる。
【００７３】
即ち、タイミングＴ２２ｃでは、前回フレームでは「−」書き込みであった階調信号が当該フレームでは「＋」書き込みになる６段目の画素行に対応する第２の表示画素Ｐ（ｉ，６，ｂ）に対して、予め「＋」書き込みを行なっておくという予備充電が開始される。そして、階調信号＋（ｉ，４，ａ）が６段目の画素行に対応する第２の表示画素Ｐ（ｉ，６，ｂ）に対しての予備充電信号を兼ねている。
【００７４】
次にタイミングＴ２２ｄにおいて、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈからＬｏｗにする。これにより、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）に階調信号＋（ｉ，４，ａ）が保持される。また、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）と５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）との間の電気的な接続が４段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，４，ｂ）により遮断される。
【００７５】
このようにして、当該水平期間において、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）の表示を行うための書き込みが行われる。
【００７６】
なお、タイミングＴ２２ｄでは、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈに維持したまま、７段目の走査信号線Ｇ（７）の走査信号も４段目の走査信号線Ｇ（４）の走査信号と同様にＨｉｇｈからＬｏｗにする。これにより、６段目の画素行に対応する第２の表示画素Ｐ（ｉ，６，ｂ）に階調信号＋（ｉ，４，ａ）が保持される。即ち、タイミングＴ２２ｄでは、６段目の画素行に対応する第２の表示画素Ｐ（ｉ，６，ｂ）に対する上述した予備充電が終了される。
【００７７】
さらに、次の水平期間では、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）及び第２の表示画素Ｐ（ｉ，５，ｂ）での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングＴ２３ａに同期させて、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈにする。このとき、６段目の走査信号線Ｇ（６）の走査信号は、タイミングＴ２３ａに対して１／２水平期間前、即ち、上述したタイミングＴ２２ｃからＨｉｇｈにされている。
【００７８】
当該水平期間において、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，５，ｂ）の供給が開始されてから当該階調信号−（ｉ，５，ｂ）の次に供給されることとなる階調信号−（ｉ，５，ａ）の供給が終了する直前までの期間とする。またこのとき、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとする期間は、上述した通りである。
【００７９】
タイミングＴ２３ａで５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとすることにより、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）及び第２の薄膜トランジスタＴ（ｉ，５，ｂ）がオン状態となる。また、６段目の走査信号線Ｇ（６）の走査信号がＨｉｇｈとなっていることにより、６段目の走査信号線Ｇ（６）に接続された第１の薄膜トランジスタＴ（ｉ，６，ａ）及び第２の薄膜トランジスタＴ（ｉ，６，ｂ）はオン状態である。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号−（ｉ，５，ｂ）が５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）及び第２の画素電極Ｅ（ｉ，５，ｂ）と、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）とに書き込まれ、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）及び第２の表示画素Ｐ（ｉ，５，ｂ）と、６段目の画素行に対応する第１の表示画素Ｐ（ｉ，６，ａ）とにおいて階調信号−（ｉ，５，ｂ）に対応した表示が行われる。
【００８０】
このとき、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）には、上述した予備充電によって階調信号−（ｉ，５，ｂ）と同じ極性の階調信号−（ｉ，３，ａ）が予め書き込まれているため、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）に階調信号−（ｉ，５，ｂ）が書き込まれた際に、５段目の画素行に対応する第２の表示画素Ｐ（ｉ，５，ｂ）では、速やかに階調信号−（ｉ，５，ｂ）に対応した表示を行うことができる。
【００８１】
次にタイミングＴ２３ｂにおいて、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとしたままで６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ２３ｂにおいては、５段目の走査信号線Ｇ（５）に接続された第２の薄膜トランジスタＴ（ｉ，５，ｂ）はオン状態のままであるが、６段目の走査信号線Ｇ（６）に接続された第１の薄膜トランジスタＴ（ｉ，６，ａ）がオフ状態となる。このため、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）に当該座標に対応する階調信号−（ｉ，５，ｂ）が保持される。
【００８２】
また、タイミングＴ２３ｂの直後のタイミングＴ２３ｃでは、データ信号線Ｓ（ｉ）に印加される階調信号が、−（ｉ，５，ｂ）から−（ｉ，５，ａ）に切り換えられる。このため、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）には、引き続きオン状態になっている５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）を介して階調信号−（ｉ，５，ａ）が書き込まれ、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）において階調信号−（ｉ，５，ａ）に対応した表示が行われる。
【００８３】
ここで、このタイミングＴ２３ｃにおいては、７段目の画素行に対応する第２の表示画素Ｐ（ｉ，７，ｂ）に対する予備充電の一環として、７段目の走査信号線Ｇ（７）の走査信号と８段目の走査信号線Ｇ（８）の走査信号とがＨｉｇｈにされる。このときに７段目の走査信号線Ｇ（７）の走査信号をＨｉｇｈにする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，５，ａ）の供給が開始されてから当該階調信号−（ｉ，５，ａ）の次に供給されることとなる階調信号＋（ｉ，６，ｂ）の供給が終了する直前までの期間とする。また、８段目の走査信号線Ｇ（８）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，５，ａ）の供給が開始されてから当該階調信号−（ｉ，５，ａ）の供給が終了する直前までの期間とする。
【００８４】
そして、タイミングＴ２３ｃでは、７段目の走査信号線Ｇ（７）の走査信号をＨｉｇｈとすることにより、７段目の走査信号線Ｇ（７）に接続された第１の薄膜トランジスタＴ（ｉ，７，ａ）及び第２の薄膜トランジスタＴ（ｉ，７，ｂ）がオン状態となる。また、８段目の走査信号線Ｇ（８）の走査信号をＨｉｇｈとすることにより、８段目の走査信号線Ｇ（８）に接続された第１の薄膜トランジスタＴ（ｉ，８，ａ）及び第２の薄膜トランジスタＴ（ｉ，８，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号−（ｉ，５，ａ）が７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）及び第２の画素電極Ｅ（ｉ，７，ｂ）と、８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）とに書き込まれ、７段目の画素行に対応する第１の表示画素Ｐ（ｉ，７，ａ）及び第２の表示画素Ｐ（ｉ，７，ｂ）と、８段目の画素行に対応する第１の表示画素Ｐ（ｉ，８，ａ）とにおいて階調信号−（ｉ，５，ａ）に対応した表示が行われる。
【００８５】
即ち、タイミングＴ２３ｃでは、前回フレームでは「＋」書き込みであった階調信号が当該フレームでは「−」書き込みになる７段目の画素行に対応する第２の表示画素Ｐ（ｉ，７，ｂ）に対して、予め「−」書き込みを行なっておくという予備充電が開始される。そして、階調信号−（ｉ，５，ａ）が７段目の画素行に対応する第２の表示画素Ｐ（ｉ，７，ｂ）に対しての予備充電信号を兼ねている。
【００８６】
次にタイミングＴ２３ｄにおいて、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈからＬｏｗにする。これにより、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）に階調信号−（ｉ，５，ａ）が保持される。また、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）と６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）との間の電気的な接続が５段目の走査信号線Ｇ（５）に接続された第２の薄膜トランジスタＴ（ｉ，５，ｂ）により遮断される。
【００８７】
このようにして、当該水平期間において、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）及び第２の表示画素Ｐ（ｉ，５，ｂ）の表示を行うための書き込みが行われる。
【００８８】
なお、タイミングＴ２３ｄでは、７段目の走査信号線Ｇ（７）の走査信号をＨｉｇｈに維持したまま、８段目の走査信号線Ｇ（８）の走査信号も５段目の走査信号線Ｇ（５）の走査信号と同様にＨｉｇｈからＬｏｗにする。これにより、７段目の画素行に対応する第２の表示画素Ｐ（ｉ，７，ｂ）に階調信号−（ｉ，５，ａ）が保持される。即ち、タイミングＴ２３ｄでは、７段目の画素行に対応する第２の表示画素Ｐ（ｉ，７，ｂ）に対する上述した予備充電が終了される。
【００８９】
そして、以後の水平期間についても各段に対応した表示画素に対して順に上述したような階調信号の書き込みを行うことにより、当該表示装置１において映像信号に基づいた表示すべき適正な映像表示がなされることになる。
【００９０】
即ち、第２の実施形態においては、所定の画素行に対応する表示画素Ｐ（ｉ，ｊ，ａ）、Ｐ（ｉ，ｊ，ｂ）の表示を行うための水平期間に、次々段の画素行に対応する第２の表示画素Ｐ（ｉ，ｊ＋２，ｂ）の予備充電を行なうことにより、各第２の表示画素に対して目的の表示が速やかに可能となるように構成されている。また、換言すると、所定の画素行に対応する表示画素Ｐ（ｉ，ｊ，ａ）、Ｐ（ｉ，ｊ，ｂ）の表示を行うための水平期間よりも以前の水平期間において、当該画素行に対応する第２の表示画素Ｐ（ｉ，ｊ，ｂ）の予備充電を行なうことにより、各第２の表示画素に対して目的の表示が速やかに可能となるように構成されている。
【００９１】
［第３の実施形態］
第３の実施形態における表示装置は、図１に示した表示装置１の概略全体構成と同様である。そして、第３の実施形態においては、各走査信号線Ｇ（ｊ）をＨｉｇｈ（Ｖｇｈ）とするタイミングが第２の実施形態とは異なる場合について説明する。
【００９２】
以下、図１２に示すタイミングチャートに基づいて第３の実施形態における表示装置１の動作について説明する。ここで、図１２においては、上から順に、データ信号線Ｓ（ｉ）に供給される階調信号、１段目の走査信号線Ｇ（１）に供給される走査信号、２段目の走査信号線Ｇ（２）に供給される走査信号、３段目の走査信号線Ｇ（３）に供給される走査信号、４段目の走査信号線Ｇ（４）に供給される走査信号、５段目の走査信号線Ｇ（５）に供給される走査信号、６段目の走査信号線Ｇ（６）に供給される走査信号、７段目の走査信号線Ｇ（７）に供給される走査信号、８段目の走査信号線Ｇ（８）に供給される走査信号、９段目の走査信号線Ｇ（９）に供給される走査信号、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）における階調信号の印加状態、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）における階調信号の印加状態、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）における階調信号の印加状態、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）における階調信号の印加状態、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）における階調信号の印加状態、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）における階調信号の印加状態、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）における階調信号の印加状態、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）における階調信号の印加状態、７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）における階調信号の印加状態、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）における階調信号の印加状態、８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）における階調信号の印加状態、８段目の画素行に対応する第２の画素電極Ｅ（ｉ，８，ｂ）における階調信号の印加状態、共通電極１８に供給されるコモン信号Ｖｃｏｍを示している。また、図１２においても、データ信号線Ｓ（ｉ）が供給する各階調信号は、画素データに対応した表示パネル１０上での座標値で示している。なお、ｏｌｄは、前回フレームに書き込まれた階調信号に基づいた印加状態を示している。
【００９３】
また、第３の実施形態においても、第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る画素データと第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る画素データとを１／２水平期間毎に交互にソースドライバ２０に入力する。即ち、各水平期間の前半に、所定の画素行に対応した第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る画素データを入力し、各水平期間の後半に、前記所定の画素行と同一の画素行に対応した第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る画素データを入力する。また、１フレーム毎及び１水平期間毎に、入力される画素データのビット値（即ち階調信号の極性）が反転するように反転信号を制御する。そして、図１２においても、画素データのビット反転が行なわれていない場合の階調信号に「＋」の符号を付し、画素データのビット反転が行われた場合の階調信号に「−」の符号を付している。また、コモン信号Ｖｃｏｍの電圧レベルと階調信号の電圧レベルとの関係は例えば図９のように示される。
【００９４】
以上により、図１２に示すように、当該フレームでの各画素行における第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る階調信号と第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る階調信号とが、−（ｉ，１，ｂ）、−（ｉ，１，ａ）、＋（ｉ，２，ｂ）、＋（ｉ，２，ａ）、−（ｉ，３，ｂ）、−（ｉ，３，ａ）、…の順にデータ信号線Ｓ（ｉ）へ時分割的に供給されることとなる。そして、このような階調信号のデータ信号線Ｓ（ｉ）への供給が各フレームで繰り返し実行される。なお、各階調信号の極性はフレーム毎に反転されている。
【００９５】
一方、各走査信号線Ｇ（ｊ）に入力する走査信号は、各フレームで３回ずつＨｉｇｈ（Ｖｇｈ）とする。
【００９６】
まず、各フレームの所定の水平期間では、例えば３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングＴ３１ａに同期させて、３段目の走査信号線Ｇ（３）の走査信号と４段目の走査信号線Ｇ（４）の走査信号とをそれぞれＨｉｇｈにする。ここで、当該水平期間において、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，３，ｂ）の供給が開始されてから当該階調信号−（ｉ，３，ｂ）の次に供給されることとなる階調信号−（ｉ，３，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，３，ｂ）の供給が開始されてから当該階調信号−（ｉ，３，ｂ）の供給が終了する直前までの期間とする。
【００９７】
タイミングＴ３１ａで３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとすることにより、３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，３，ａ）及び第２の薄膜トランジスタＴ（ｉ，３，ｂ）がオン状態となる。また、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとすることにより、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）及び第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号−（ｉ，３，ｂ）が３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）及び第２の画素電極Ｅ（ｉ，３，ｂ）と、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）とに書き込まれ、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）と、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）とにおいて階調信号−（ｉ，３，ｂ）に対応した表示が行われる。
【００９８】
次にタイミングＴ３１ｂにおいて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとしたままで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈからＬｏｗ（Ｖｇｌ）にする。このタイミングＴ３１ｂにおいては、３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｂ）はオン状態のままであるが、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）がオフ状態となる。このため、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）に当該座標に対応する階調信号−（ｉ，３，ｂ）が保持される。
【００９９】
また、タイミングＴ３１ｂの直後のタイミングＴ３１ｃでは、データ信号線Ｓ（ｉ）に印加される階調信号が、−（ｉ，３，ｂ）から−（ｉ，３，ａ）に切り換えられる。このため、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）には、引き続きオン状態になっている３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，３，ａ）を介して階調信号−（ｉ，３，ａ）が書き込まれ、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）において階調信号−（ｉ，３，ａ）に対応した表示が行われる。
【０１００】
ここで、このタイミングＴ３１ｃにおいては、６段目の走査信号線Ｇ（６）の走査信号がＨｉｇｈにされる。６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，３，ａ）の供給が開始されてから当該階調信号−（ｉ，３，ａ）の供給が終了する直前までの期間とする。
【０１０１】
そして、タイミングＴ３１ｃでは、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとすることにより、６段目の走査信号線Ｇ（６）に接続された第１の薄膜トランジスタＴ（ｉ，６，ａ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号−（ｉ，３，ａ）が６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）に書き込まれ、６段目の画素行に対応する第１の表示画素Ｐ（ｉ，６，ａ）において階調信号−（ｉ，３，ａ）に対応した表示が行われる。
【０１０２】
さらに、タイミングＴ３１ｃでは、７段目の走査信号線Ｇ（７）に接続された第１の薄膜トランジスタＴ（ｉ，７，ａ）がオフ状態を維持したまま、６段目の走査信号線Ｇ（６）に接続された第２の薄膜トランジスタＴ（ｉ，７，ｂ）がオン状態となる。これにより、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）と７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）とが、データ信号線Ｓ（ｉ）とは遮断されたまま導通状態となり、両画素電極間では、前フレームに保持した階調信号が互いに中和される。即ち、フレーム毎に各画素電極に保持させる階調信号の極性を切り換える際に、前フレームにおいて両画素電極間で極性が異なるように保持された階調信号を当該フレームでの書き込みに先立ってこの両画素電極間で中和させておくことにより、当該フレームにおいて保持させるべき極性の階調信号を速やかに書き込めるようにしている。この第１次中和状態を図１２では「±ｏｌｄ」として示す。そして、タイミングＴ３１ｃは、この第１次中和状態への移行期間が開始されるタイミングである。
【０１０３】
次にタイミングＴ３１ｄにおいて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈからＬｏｗにする。これにより、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）に階調信号−（ｉ，３，ａ）が保持される。また、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）と４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）との間の電気的な接続が３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｂ）により遮断される。
【０１０４】
このようにして、当該水平期間において、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）の表示を行うための書き込みが行われる。
【０１０５】
また、タイミングＴ３１ｄでは、６段目の走査信号線Ｇ（６）の走査信号も３段目の走査信号線Ｇ（３）の走査信号と同様にＨｉｇｈからＬｏｗにする。これにより、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）と７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）との間の電気的な接続が６段目の走査信号線Ｇ（６）に接続された第２の薄膜トランジスタＴ（ｉ，６，ｂ）により遮断され、上述した第１次中和状態への移行期間が終了する。
【０１０６】
なお、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）においては、当該座標とは異なる階調信号−（ｉ，３，ａ）が保持されることになるが、この保持された階調信号は、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）と６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）との間での、後述する第２次中和状態によって活用される。
【０１０７】
また、次の水平期間では、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングＴ３２ａに同期させて、４段目の走査信号線Ｇ（４）の走査信号と５段目の走査信号線Ｇ（５）の走査信号とをそれぞれＨｉｇｈにする。ここで、当該水平期間において、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ｂ）の供給が開始されてから当該階調信号＋（ｉ，４，ｂ）の次に供給されることとなる階調信号＋（ｉ，４，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ｂ）の供給が開始されてから当該階調信号＋（ｉ，４，ｂ）の供給が終了する直前までの期間とする。
【０１０８】
タイミングＴ３２ａで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとすることにより、上述したように、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）及び第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態となる。また、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとすることにより、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）及び第２の薄膜トランジスタＴ（ｉ，５，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，４，ｂ）が４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）及び第２の画素電極Ｅ（ｉ，４，ｂ）と、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）とに書き込まれ、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）と、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）とにおいて階調信号＋（ｉ，４，ｂ）に対応した表示が行われる。
【０１０９】
次にタイミングＴ３２ｂにおいて、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとしたままで５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ３２ｂにおいては、４段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，４，ｂ）はオン状態のままであるが、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）がオフ状態となる。このため、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）に当該座標に対応する階調信号＋（ｉ，４，ｂ）が保持される。
【０１１０】
また、タイミングＴ３２ｂの直後のタイミングＴ３２ｃでは、データ信号線Ｓ（ｉ）に印加される階調信号が、＋（ｉ，４，ｂ）から＋（ｉ，４，ａ）に切り換えられる。このため、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）には、引き続きオン状態になっている４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）を介して階調信号＋（ｉ，４，ａ）が書き込まれ、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）において階調信号＋（ｉ，４，ａ）に対応した表示が行われる。
【０１１１】
ここで、このタイミングＴ３２ｃにおいては、７段目の走査信号線Ｇ（７）の走査信号がＨｉｇｈにされる。７段目の走査信号線Ｇ（７）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ａ）の供給が開始されてから当該階調信号＋（ｉ，４，ａ）の供給が終了する直前までの期間とする。
【０１１２】
そして、タイミングＴ３２ｃでは、７段目の走査信号線Ｇ（７）の走査信号をＨｉｇｈとすることにより、７段目の走査信号線Ｇ（７）に接続された第１の薄膜トランジスタＴ（ｉ，７，ａ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，４，ａ）が７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）に書き込まれ、７段目の画素行に対応する第１の表示画素Ｐ（ｉ，７，ａ）において階調信号＋（ｉ，４，ａ）に対応した表示が行われる。一方、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）と８段目の画素行に対応する第１の表示画素Ｐ（ｉ，８，ａ）との間では、上述した第１次中和状態への移行期間が開始される。
【０１１３】
次にタイミングＴ３２ｄにおいて、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈからＬｏｗにする。これにより、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）に階調信号＋（ｉ，４，ａ）が保持される。また、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）と５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）との間の電気的な接続が４段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，４，ｂ）により遮断される。
【０１１４】
このようにして、当該水平期間において、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）の表示を行うための書き込みが行われる。
【０１１５】
また、タイミングＴ３２ｄでは、７段目の走査信号線Ｇ（７）の走査信号も４段目の走査信号線Ｇ（４）の走査信号と同様にＨｉｇｈからＬｏｗにする。これにより、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）と８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）との間の電気的な接続が７段目の走査信号線Ｇ（７）に接続された第２の薄膜トランジスタＴ（ｉ，７，ｂ）により遮断され、これらの画素電極間での上述した第１次中和状態への移行期間が終了する。
【０１１６】
なお、７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）においては、当該座標とは異なる階調信号＋（ｉ，４，ａ）が保持されることになるが、この保持された階調信号は、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）と７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）との間での、後述する第２次中和状態によって活用される。
【０１１７】
また、次の水平期間では、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）及び第２の表示画素Ｐ（ｉ，５，ｂ）の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングＴ３３ａに同期させて、５段目の走査信号線Ｇ（５）の走査信号と６段目の走査信号線Ｇ（６）の走査信号とをそれぞれＨｉｇｈにする。ここで、当該水平期間において、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，５，ｂ）の供給が開始されてから当該階調信号−（ｉ，５，ｂ）の次に供給されることとなる階調信号−（ｉ，５，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，５，ｂ）の供給が開始されてから当該階調信号−（ｉ，５，ｂ）の供給が終了する直前までの期間とする。
【０１１８】
タイミングＴ３３ａで５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとすることにより、上述したように、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）及び第２の薄膜トランジスタＴ（ｉ，５，ｂ）がオン状態となる。また、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとすることにより、６段目の走査信号線Ｇ（６）に接続された第１の薄膜トランジスタＴ（ｉ，６，ａ）及び第２の薄膜トランジスタＴ（ｉ，６，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号−（ｉ，５，ｂ）が５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）及び第２の画素電極Ｅ（ｉ，５，ｂ）と、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）とに書き込まれ、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）及び第２の表示画素Ｐ（ｉ，５，ｂ）と、６段目の画素行に対応する第１の表示画素Ｐ（ｉ，６，ａ）とにおいて階調信号−（ｉ，５，ｂ）に対応した表示が行われる。
【０１１９】
また、タイミングＴ３３ａでは、７段目の走査信号線Ｇ（７）に接続された第１の薄膜トランジスタＴ（ｉ，７，ａ）がオフ状態を維持したまま、６段目の走査信号線Ｇ（６）に接続された第２の薄膜トランジスタＴ（ｉ，６，ｂ）がオン状態となるため、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）と７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）とは、データ信号線Ｓ（ｉ）とは遮断されたまま導通状態となり、両画素電極間では、これまで保持していた階調信号が互いに中和される。ここでの中和状態を上述した第１次中和状態とは区別するために第２次中和状態とする。
【０１２０】
ここで、これまで保持していた階調信号は、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）では上述した「±ｏｌｄ」である。また、７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）では上述した階調信号＋（ｉ，４，ａ）であり、極性が「＋」の階調信号が保持されている。従って、第２次中和状態では、より「＋」側の階調信号に近づくように中和される。この「＋」側の階調信号に近づくように中和される第２次中和状態を図１２では「＋±」として示す。
【０１２１】
即ち、タイミングＴ３３ａでは、前回フレームでは「−」書き込みであった階調信号が当該フレームでは「＋」書き込みになる６段目の画素行に対応する第２の表示画素Ｐ（ｉ，６，ｂ）に対して、予め「＋」書き込みを行なっておくという予備充電のための第２次中和状態が開始される。そして、階調信号＋（ｉ，４，ａ）が６段目の画素行に対応する第２の表示画素Ｐ（ｉ，６，ｂ）に対しての予備充電信号を兼ねている。
【０１２２】
次にタイミングＴ３３ｂにおいて、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとしたままで６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ３３ｂにおいては、５段目の走査信号線Ｇ（５）に接続された第２の薄膜トランジスタＴ（ｉ，５，ｂ）はオン状態のままであるが、６段目の走査信号線Ｇ（６）に接続された第１の薄膜トランジスタＴ（ｉ，６，ａ）がオフ状態となる。このため、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）に当該座標に対応する階調信号−（ｉ，５，ｂ）が保持される。また、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）と７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）との間の電気的な接続が６段目の走査信号線Ｇ（６）に接続された第２の薄膜トランジスタＴ（ｉ，６，ｂ）により遮断され、上述した第２次中和状態への移行期間が終了する。
【０１２３】
また、タイミングＴ３３ｂの直後のタイミングＴ３３ｃでは、データ信号線Ｓ（ｉ）に印加される階調信号が、−（ｉ，５，ｂ）から−（ｉ，５，ａ）に切り換えられる。このため、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）には、引き続きオン状態になっている５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）を介して階調信号−（ｉ，５，ａ）が書き込まれ、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）において階調信号−（ｉ，５，ａ）に対応した表示が行われる。
【０１２４】
ここで、このタイミングＴ３３ｃにおいては、８段目の走査信号線Ｇ（８）の走査信号がＨｉｇｈにされる。８段目の走査信号線Ｇ（８）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，５，ａ）の供給が開始されてから当該階調信号−（ｉ，５，ａ）の供給が終了する直前までの期間とする。
【０１２５】
そして、タイミングＴ３３ｃでは、８段目の画素行に対応する第２の画素電極Ｅ（ｉ，８，ｂ）と９段目の画素行に対応する第１の表示画素Ｐ（ｉ，９，ａ）との間での、上述した第１次中和状態への移行期間が開始される。
【０１２６】
次にタイミングＴ３３ｄにおいて、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈからＬｏｗにする。これにより、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）に階調信号−（ｉ，５，ａ）が保持される。また、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）と６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）との間の電気的な接続が５段目の走査信号線Ｇ（５）に接続された第２の薄膜トランジスタＴ（ｉ，５，ｂ）により遮断される。
【０１２７】
このようにして、当該水平期間において、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）及び第２の表示画素Ｐ（ｉ，５，ｂ）の表示を行うための書き込みが行われる。
【０１２８】
また、タイミングＴ３３ｄでは、８段目の走査信号線Ｇ（８）の走査信号も５段目の走査信号線Ｇ（５）の走査信号と同様にＨｉｇｈからＬｏｗにする。これにより、８段目の画素行に対応する第２の画素電極Ｅ（ｉ，８，ｂ）と９段目の画素行に対応する第１の画素電極Ｅ（ｉ，９，ａ）との間の電気的な接続が８段目の走査信号線Ｇ（８）に接続された第２の薄膜トランジスタＴ（ｉ，８，ｂ）により遮断され、これらの画素電極間での上述した第１次中和状態への移行期間が終了する。また、このときに、８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）において保持された階調信号−（ｉ，５，ａ）は、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）と８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）との間での、第２次中和状態によって活用される。
【０１２９】
また、次の水平期間では、６段目の画素行に対応する第１の表示画素Ｐ（ｉ，６，ａ）及び第２の表示画素Ｐ（ｉ，６，ｂ）の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングＴ３４ａに同期させて、６段目の走査信号線Ｇ（６）の走査信号と７段目の走査信号線Ｇ（７）の走査信号とをそれぞれＨｉｇｈにする。ここで、当該水平期間において、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，６，ｂ）の供給が開始されてから当該階調信号＋（ｉ，６，ｂ）の次に供給されることとなる階調信号＋（ｉ，６，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、７段目の走査信号線Ｇ（７）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，６，ｂ）の供給が開始されてから当該階調信号＋（ｉ，６，ｂ）の供給が終了する直前までの期間とする。
【０１３０】
タイミングＴ３４ａで６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとすることにより、上述したように、６段目の走査信号線Ｇ（６）に接続された第１の薄膜トランジスタＴ（ｉ，６，ａ）及び第２の薄膜トランジスタＴ（ｉ，６，ｂ）がオン状態となる。また、７段目の走査信号線Ｇ（７）の走査信号をＨｉｇｈとすることにより、７段目の走査信号線Ｇ（７）に接続された第１の薄膜トランジスタＴ（ｉ，７，ａ）及び第２の薄膜トランジスタＴ（ｉ，７，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，６，ｂ）が６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）及び第２の画素電極Ｅ（ｉ，６，ｂ）と、７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）とに書き込まれ、６段目の画素行に対応する第１の表示画素Ｐ（ｉ，６，ａ）及び第２の表示画素Ｐ（ｉ，６，ｂ）と、７段目の画素行に対応する第１の表示画素Ｐ（ｉ，７，ａ）とにおいて階調信号＋（ｉ，６，ｂ）に対応した表示が行われる。
【０１３１】
このとき、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）には、上述した第１次中和状態と第２次中和状態とを経た予備充電によって、階調信号＋（ｉ，６，ｂ）に比較的近い電位の階調信号「＋±」が予め書き込まれているため、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）に階調信号＋（ｉ，６，ｂ）が書き込まれた際に、６段目の画素行に対応する第２の表示画素Ｐ（ｉ，６，ｂ）では、速やかに階調信号＋（ｉ，６，ｂ）に対応した表示を行うことができる。
【０１３２】
また、タイミングＴ３４ａでは、８段目の走査信号線Ｇ（８）に接続された第１の薄膜トランジスタＴ（ｉ，８，ａ）がオフ状態を維持したまま、７段目の走査信号線Ｇ（７）に接続された第２の薄膜トランジスタＴ（ｉ，７，ｂ）がオン状態となるため、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）と８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）とは、データ信号線Ｓ（ｉ）とは遮断されたまま導通状態となり、両画素電極間では、これまで保持していた階調信号が互いに中和される。即ち、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）と８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）との間で、上述した第２次中和状態になる。
【０１３３】
ところで、これまで保持していた階調信号は、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）では上述した「±ｏｌｄ」である。また、８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）では上述した階調信号−（ｉ，５，ａ）であり、極性が「−」の階調信号が保持されている。従って、ここでの第２次中和状態では、より「−」側の階調信号に近づくように中和される。この「−」側の階調信号に近づくように中和される第２次中和状態を図１２では「−±」として示す。
【０１３４】
即ち、タイミングＴ３４ａでは、前回フレームでは「＋」書き込みであった階調信号が当該フレームでは「−」書き込みになる７段目の画素行に対応する第２の表示画素Ｐ（ｉ，７，ｂ）に対して、予め「−」書き込みを行なっておくという予備充電のための第２次中和状態が開始される。そして、階調信号−（ｉ，５，ａ）が７段目の画素行に対応する第２の表示画素Ｐ（ｉ，７，ｂ）に対しての予備充電信号を兼ねている。
【０１３５】
次にタイミングＴ３４ｂにおいて、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとしたままで７段目の走査信号線Ｇ（７）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ３４ｂにおいては、６段目の走査信号線Ｇ（６）に接続された第２の薄膜トランジスタＴ（ｉ，６，ｂ）はオン状態のままであるが、７段目の走査信号線Ｇ（７）に接続された第１の薄膜トランジスタＴ（ｉ，７，ａ）がオフ状態となる。このため、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）に当該座標に対応する階調信号＋（ｉ，６，ｂ）が保持される。また、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）と８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）との間の電気的な接続が７段目の走査信号線Ｇ（７）に接続された第２の薄膜トランジスタＴ（ｉ，７，ｂ）により遮断され、上述した第２次中和状態への移行期間が終了する。
【０１３６】
また、タイミングＴ３４ｂの直後のタイミングＴ３４ｃでは、データ信号線Ｓ（ｉ）に印加される階調信号が、＋（ｉ，６，ｂ）から＋（ｉ，６，ａ）に切り換えられる。このため、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）には、引き続きオン状態になっている６段目の走査信号線Ｇ（６）に接続された第１の薄膜トランジスタＴ（ｉ，６，ａ）を介して階調信号＋（ｉ，６，ａ）が書き込まれ、６段目の画素行に対応する第１の表示画素Ｐ（ｉ，６，ａ）において階調信号＋（ｉ，６，ａ）に対応した表示が行われる。
【０１３７】
ここで、このタイミングＴ３４ｃにおいては、９段目の走査信号線Ｇ（９）の走査信号がＨｉｇｈにされる。９段目の走査信号線Ｇ（９）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，６，ａ）の供給が開始されてから当該階調信号＋（ｉ，６，ａ）の供給が終了する直前までの期間とする。
【０１３８】
そして、タイミングＴ３４ｃでは、９段目の画素行に対応する第２の画素電極Ｅ（ｉ，９，ｂ）と１０段目の画素行に対応する第１の表示画素Ｐ（ｉ，１０，ａ）との間での、上述した第１次中和状態への移行期間が開始される。
【０１３９】
次にタイミングＴ３４ｄにおいて、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈからＬｏｗにする。これにより、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）に階調信号＋（ｉ，６，ａ）が保持される。また、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）と７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）との間の電気的な接続が６段目の走査信号線Ｇ（６）に接続された第２の薄膜トランジスタＴ（ｉ，６，ｂ）により遮断される。
【０１４０】
このようにして、当該水平期間において、６段目の画素行に対応する第１の表示画素Ｐ（ｉ，６，ａ）及び第２の表示画素Ｐ（ｉ，６，ｂ）の表示を行うための書き込みが行われる。
【０１４１】
また、タイミングＴ３４ｄでは、９段目の走査信号線Ｇ（９）の走査信号も６段目の走査信号線Ｇ（６）の走査信号と同様にＨｉｇｈからＬｏｗにする。これにより、９段目の画素行に対応する第２の画素電極Ｅ（ｉ，９，ｂ）と１０段目の画素行に対応する第１の画素電極Ｅ（ｉ，１０，ａ）との間の電気的な接続が９段目の走査信号線Ｇ（９）に接続された第２の薄膜トランジスタＴ（ｉ，９，ｂ）により遮断され、これらの画素電極間での上述した第１次中和状態への移行期間が終了する。
【０１４２】
そして、以後の水平期間についても各段に対応した表示画素に対して順に上述したような階調信号の書き込みを行うことにより、当該表示装置１において映像信号に基づいた表示すべき適正な映像表示がなされることになる。
【０１４３】
即ち、第３の実施形態においては、所定の画素行に対応する表示画素Ｐ（ｉ，ｊ，ａ）、Ｐ（ｉ，ｊ，ｂ）の表示を行うための水平期間に次々々段の画素行に対応する第２の表示画素Ｐ（ｉ，ｊ＋３，ｂ）に対して第１の予備充電を行ない、更に、表示画素Ｐ（ｉ，ｊ＋２，ａ）、Ｐ（ｉ，ｊ＋２，ｂ）の表示を行うための水平期間にも同じ表示画素に対して第２の予備充電を行なうことにより、各第２の表示画素に対して目的の表示が速やかに可能となるように構成されている。また、換言すると、所定の画素行に対応する表示画素Ｐ（ｉ，ｊ，ａ）、Ｐ（ｉ，ｊ，ｂ）の表示を行うための水平期間よりも以前の水平期間において、当該画素行に対応する第２の表示画素Ｐ（ｉ，ｊ，ｂ）の予備充電を２度行なうことにより、各第２の表示画素に対して目的の表示が速やかに可能となるように構成されている。
【０１４４】
［第４の実施形態］
第４の実施形態における表示装置は、図１に示した表示装置１の概略全体構成と同様である。そして、上述の第１の実施形態、第２の実施形態及び第３の実施形態では、図１３に示すように、隣接する画素行間で保持される階調信号の極性が異なるとともに、隣接する画素列間で保持される階調信号の極性が等しい、所謂ライン反転駆動の場合について説明したが、第４の実施形態においては、図１４に示すように、隣接する画素行間で保持される階調信号の極性が等しくなるとともに、隣接する画素列間で保持される階調信号の極性が異なる、所謂カラム反転駆動の場合について説明する。
【０１４５】
以下、図１５に示すタイミングチャートに基づいて第４の実施形態における表示装置１の動作について説明する。ここで、図１５においては、上から順に、データ信号線Ｓ（ｉ）に供給される階調信号、１段目の走査信号線Ｇ（１）に供給される走査信号、２段目の走査信号線Ｇ（２）に供給される走査信号、３段目の走査信号線Ｇ（３）に供給される走査信号、４段目の走査信号線Ｇ（４）に供給される走査信号、５段目の走査信号線Ｇ（５）に供給される走査信号、６段目の走査信号線Ｇ（６）に供給される走査信号、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）における階調信号の印加状態、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）における階調信号の印加状態、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）における階調信号の印加状態、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）における階調信号の印加状態、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）における階調信号の印加状態、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）における階調信号の印加状態、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）における階調信号の印加状態、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）における階調信号の印加状態、共通電極１８に供給されるコモン信号Ｖｃｏｍを示している。また、図１５においてもデータ信号線Ｓ（ｉ）が供給する各階調信号は、画素データに対応した表示パネル１０上での座標値で示している。なお、ｏｌｄは、前回フレームに書き込まれた階調信号に基づいた印加状態を示している。
【０１４６】
第４の実施形態における表示装置１においては、第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る画素データと第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る画素データとを１／２水平期間毎に交互にソースドライバ２０に入力する。即ち、各水平期間の前半に、所定の画素行に対応した第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る画素データを入力し、各水平期間の後半に、前記所定の画素行と同一の画素行に対応した第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る画素データを入力する。また、１フレーム毎に、入力される画素データのビット値（即ち階調信号の極性）が反転するように反転信号を制御する。そして、図１５においては、画素データのビット反転が行なわれていない場合の階調信号に「＋」の符号を付し、画素データのビット反転が行われた場合の階調信号に「−」の符号を付している。また、コモン信号Ｖｃｏｍの電圧レベルと階調信号の電圧レベルとの関係は例えば図９のように示される。
【０１４７】
ここで、第４の実施形態では、第１の表示画素Ｐ（ｉ，ｊ，ａ）の表示のために第１の画素電極Ｅ（ｉ，ｊ，ａ）に書き込まれる階調信号の極性と、第２の表示画素Ｐ（ｉ，ｊ，ｂ）の表示のために第２の画素電極Ｅ（ｉ，ｊ，ｂ）に書き込まれる階調信号の極性とが、当該フレーム内で異なるように反転信号が制御されている。
【０１４８】
以上により、図１５に示すように、当該フレームでの各画素行における第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る階調信号と第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る階調信号とが、＋（ｉ，１，ｂ）、−（ｉ，１，ａ）、＋（ｉ，２，ｂ）、−（ｉ，２，ａ）、＋（ｉ，３，ｂ）、−（ｉ，３，ａ）、…の順にデータ信号線Ｓ（ｉ）へ時分割的に供給されることとなる。そして、このような階調信号のデータ信号線Ｓ（ｉ）への供給が各フレームで繰り返し実行される。なお、各階調信号の極性はフレーム毎に反転されている。
【０１４９】
一方、各走査信号線Ｇ（ｊ）に入力する走査信号は、各フレームで２回ずつＨｉｇｈ（Ｖｇｈ）とする。
【０１５０】
まず、各フレームの所定の水平期間では、例えば３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングＴ４１ａに同期させて、３段目の走査信号線Ｇ（３）の走査信号と４段目の走査信号線Ｇ（４）の走査信号とをそれぞれＨｉｇｈにする。ここで、当該水平期間において、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，３，ｂ）の供給が開始されてから当該階調信号−（ｉ，３，ｂ）の次に供給されることとなる階調信号−（ｉ，３，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，３，ｂ）の供給が開始されてから当該階調信号＋（ｉ，３，ｂ）の供給が終了する直前までの期間とする。
【０１５１】
タイミングＴ４１ａで３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとすることにより、３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，３，ａ）及び第２の薄膜トランジスタＴ（ｉ，３，ｂ）がオン状態となる。また、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとすることにより、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）及び第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，３，ｂ）が３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）及び第２の画素電極Ｅ（ｉ，３，ｂ）と、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）とに書き込まれ、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）と、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）とにおいて階調信号＋（ｉ，３，ｂ）に対応した表示が行われる。
【０１５２】
次にタイミングＴ４１ｂにおいて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとしたままで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈからＬｏｗ（Ｖｇｌ）にする。このタイミングＴ４１ｂにおいては、３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｂ）はオン状態のままであるが、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）がオフ状態となる。このため、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）に当該座標に対応する階調信号＋（ｉ，３，ｂ）が保持される。なお、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）においては、当該座標とは異なる階調信号＋（ｉ，３，ｂ）が保持されることになるが、この状態は後述するように、大凡１水平期間から２水平期間のうちに解消される。
【０１５３】
また、タイミングＴ４１ｂでは、その直後にデータ信号線Ｓ（ｉ）に印加される階調信号が、＋（ｉ，３，ｂ）から−（ｉ，３，ａ）に切り換えられる。このため、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）には、引き続きオン状態になっている３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，３，ａ）を介して階調信号−（ｉ，３，ａ）が書き込まれ、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）において階調信号−（ｉ，３，ａ）に対応した表示が行われる。
【０１５４】
次にタイミングＴ４１ｃにおいて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈからＬｏｗにする。これにより、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）に階調信号−（ｉ，３，ａ）が保持される。また、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）と４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）との間の電気的な接続が３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｂ）により遮断される。
【０１５５】
このようにして、当該水平期間において、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）の表示を行うための書き込みが行われる。
【０１５６】
また、次の水平期間では、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングＴ４２ａに同期させて、４段目の走査信号線Ｇ（４）の走査信号と５段目の走査信号線Ｇ（５）の走査信号とをそれぞれＨｉｇｈにする。ここで、当該水平期間において、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ｂ）の供給が開始されてから当該階調信号＋（ｉ，４，ｂ）の次に供給されることとなる階調信号−（ｉ，４，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ｂ）の供給が開始されてから当該階調信号＋（ｉ，４，ｂ）の供給が終了する直前までの期間とする。
【０１５７】
タイミングＴ４２ａで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとすることにより、上述したように、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）及び第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態となる。また、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとすることにより、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）及び第２の薄膜トランジスタＴ（ｉ，５，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，４，ｂ）が４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）及び第２の画素電極Ｅ（ｉ，４，ｂ）と、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）とに書き込まれ、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）と、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）とにおいて階調信号＋（ｉ，４，ｂ）に対応した表示が行われる。
【０１５８】
次にタイミングＴ４２ｂにおいて、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとしたままで５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ４２ｂにおいては、２段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態のままであるが、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）がオフ状態となる。このため、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）に当該座標に対応する階調信号＋（ｉ，４，ｂ）が保持される。なお、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）においては、当該座標とは異なる階調信号＋（ｉ，４，ｂ）が保持されることになるが、この状態も、大凡１水平期間から２水平期間のうちに解消される。
【０１５９】
また、タイミングＴ４２ｂでは、その直後にデータ信号線Ｓ（ｉ）に印加される階調信号が、＋（ｉ，４，ｂ）から−（ｉ，４，ａ）に切り換えられる。このため、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）には、引き続きオン状態になっている４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）を介して階調信号−（ｉ，４，ａ）が書き込まれ、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）において階調信号−（ｉ，４，ａ）に対応した表示が行われる。即ち、当該座標とは異なる階調信号に基づいた表示が解消され、当該座標に対応した階調信号に基づいた表示が行われる。
【０１６０】
次にタイミングＴ４２ｃにおいて、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈからＬｏｗにする。これにより、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）に階調信号−（ｉ，４，ａ）が保持される。また、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）と５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）との間の電気的な接続が４段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，４，ｂ）により遮断される。
【０１６１】
このようにして、当該水平期間において、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）の表示を行うための書き込みが行われる。
【０１６２】
そして、以後の水平期間についても各段に対応した表示画素に対して順に上述したような階調信号の書き込みを行うことにより、当該表示装置１において映像信号に基づいた表示すべき適正な映像表示がなされることになる。
【０１６３】
なお、上述の第４の実施形態では、タイミングＴ４１ａで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとした場合について説明したが、４段目の走査信号線Ｇ（４）の走査信号を各フレームで最初にＨｉｇｈとするタイミングは、図１６に示すように、タイミングＴ４１ａに対して１／２水平期間だけ前のタイミングＴ４１ｘまでの間としてもよい。また同様に、５段目の走査信号線Ｇ（５）の走査信号を各フレームで最初にＨｉｇｈとするタイミングは、タイミングＴ４２ａに対して１／２水平期間だけ前のタイミングＴ４２ｘまでの間としてもよい。即ち、各走査信号線Ｇ（ｊ）の走査信号を各フレームで最初にＨｉｇｈとするタイミングは、図１５で示したタイミングに対して１／２水平期間だけ前のタイミングまでの間としてもよい。
【０１６４】
［第５の実施形態］
第５の実施形態における表示装置は、図１に示した表示装置１の概略全体構成と同様である。そして、第５の実施形態においては、各走査信号線Ｇ（ｊ）に入力する走査信号を各フレームで３回ずつＨｉｇｈ（Ｖｇｈ）とし、且つ、カラム反転駆動する場合について説明する。
【０１６５】
以下、図１７に示すタイミングチャートに基づいて第５の実施形態における表示装置１の動作について説明する。ここで、図１７においては、上から順に、データ信号線Ｓ（ｉ）に供給される階調信号、１段目の走査信号線Ｇ（１）に供給される走査信号、２段目の走査信号線Ｇ（２）に供給される走査信号、３段目の走査信号線Ｇ（３）に供給される走査信号、４段目の走査信号線Ｇ（４）に供給される走査信号、５段目の走査信号線Ｇ（５）に供給される走査信号、６段目の走査信号線Ｇ（６）に供給される走査信号、７段目の走査信号線Ｇ（７）に供給される走査信号、８段目の走査信号線Ｇ（８）に供給される走査信号、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）における階調信号の印加状態、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）における階調信号の印加状態、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）における階調信号の印加状態、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）における階調信号の印加状態、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）における階調信号の印加状態、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）における階調信号の印加状態、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）における階調信号の印加状態、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）における階調信号の印加状態、７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）における階調信号の印加状態、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）における階調信号の印加状態、共通電極１８に供給されるコモン信号Ｖｃｏｍを示している。また、図１７においても、データ信号線Ｓ（ｉ）が供給する各階調信号は、画素データに対応した表示パネル１０上での座標値で示している。なお、ｏｌｄは、前回フレームに書き込まれた階調信号に基づいた印加状態を示している。
【０１６６】
また、第５の実施形態においても、第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る画素データと第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る画素データとを１／２水平期間毎に交互にソースドライバ２０に入力する。即ち、各水平期間の前半に、所定の画素行に対応した第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る画素データを入力し、各水平期間の後半に、前記所定の画素行と同一の画素行に対応した第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る画素データを入力する。また、１フレーム毎に、入力される画素データのビット値（即ち階調信号の極性）が反転するように反転信号を制御する。そして、図１７においても、画素データのビット反転が行なわれていない場合の階調信号に「＋」の符号を付し、画素データのビット反転が行われた場合の階調信号に「−」の符号を付している。また、コモン信号Ｖｃｏｍの電圧レベルと階調信号の電圧レベルとの関係は例えば図９のように示される。
【０１６７】
ここで、第５の実施形態では、第１の表示画素Ｐ（ｉ，ｊ，ａ）の表示のために第１の画素電極Ｅ（ｉ，ｊ，ａ）に書き込まれる階調信号の極性と、第２の表示画素Ｐ（ｉ，ｊ，ｂ）の表示のために第２の画素電極Ｅ（ｉ，ｊ，ｂ）に書き込まれる階調信号の極性とが、当該フレーム内で異なるように反転信号が制御されている。
【０１６８】
以上により、図１７に示すように、当該フレームでの各画素行における第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る階調信号と第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る階調信号とが、＋（ｉ，１，ｂ）、−（ｉ，１，ａ）、＋（ｉ，２，ｂ）、−（ｉ，２，ａ）、＋（ｉ，３，ｂ）、−（ｉ，３，ａ）、…の順にデータ信号線Ｓ（ｉ）へ時分割的に供給されることとなる。そして、このような階調信号のデータ信号線Ｓ（ｉ）への供給が各フレームで繰り返し実行される。なお、各階調信号の極性はフレーム毎に反転されている。
【０１６９】
一方、各走査信号線Ｇ（ｊ）に入力する走査信号は、各フレームで３回ずつＨｉｇｈ（Ｖｇｈ）とする。
【０１７０】
まず、各フレームの所定の水平期間では、例えば３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングＴ５１ａに同期させて、３段目の走査信号線Ｇ（３）の走査信号、４段目の走査信号線Ｇ（４）の走査信号及び５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈにする。そして、当該水平期間において、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，３，ｂ）の供給が開始されてから当該階調信号＋（ｉ，３，ｂ）の次に供給されることとなる階調信号−（ｉ，３，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、４段目の走査信号線Ｇ（４）の走査信号及び５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈにする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，３，ｂ）の供給が開始されてから当該階調信号＋（ｉ，３，ｂ）の供給が終了する直前までの期間とする。
【０１７１】
タイミングＴ５１ａで３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとすることにより、３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，３，ａ）及び第２の薄膜トランジスタＴ（ｉ，３，ｂ）がオン状態となる。また、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとすることにより、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）及び第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，３，ｂ）が３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）及び第２の画素電極Ｅ（ｉ，３，ｂ）と、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）とに書き込まれ、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）と、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）とにおいて階調信号＋（ｉ，３，ｂ）に対応した表示が行われる。
【０１７２】
また、タイミングＴ５１ａでは、上述したように、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとすることにより、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）及び第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態となる。また、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとすることにより、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）及び第２の薄膜トランジスタＴ（ｉ，５，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，３，ｂ）が、さらに、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）と、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）とに書き込まれ、４段目の画素行に対応する第２の表示画素Ｐ（ｉ，４，ｂ）と、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）とにおいても階調信号＋（ｉ，３，ｂ）に対応した表示が行われる。
【０１７３】
即ち、タイミングＴ５１ａでは、３段目の画素行に対応する第２の表示画素Ｐ（ｉ，３，ｂ）に対応した表示が開始されるとともに、前回フレームでは「−」書き込みであった階調信号が当該フレームでは「＋」書き込みになる４段目の画素行に対応する第２の表示画素Ｐ（ｉ，４，ｂ）に対して予め「＋」書き込みを行なっておくという予備充電が開始される。そして、階調信号＋（ｉ，３，ｂ）が４段目の画素行に対応する第２の表示画素Ｐ（ｉ，４，ｂ）に対しての予備充電信号を兼ねている。
【０１７４】
次にタイミングＴ５１ｂにおいて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとしたままで４段目の走査信号線Ｇ（４）の走査信号及び５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈからＬｏｗ（Ｖｇｌ）にする。
【０１７５】
このタイミングＴ５１ｂにおいては、３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｂ）はオン状態のままであるが、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）がオフ状態となる。このため、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）に当該座標に対応する階調信号＋（ｉ，３，ｂ）が保持される。
【０１７６】
また、このタイミングＴ５１ｂにおいては、４段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，４，ｂ）と、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）とが同時にオフ状態となる。このため、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）に階調信号＋（ｉ，３，ｂ）が保持される。即ち、タイミングＴ５１ｂでは、４段目の画素行に対応する第２の表示画素Ｐ（ｉ，４，ｂ）に対する上述した予備充電が終了される。
【０１７７】
さらに、タイミングＴ５１ｂでは、その直後のタイミングにおいて、データ信号線Ｓ（ｉ）に印加される階調信号が、＋（ｉ，３，ｂ）から−（ｉ，３，ａ）に切り換えられる。このため、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）には、引き続きオン状態になっている３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，３，ａ）を介して階調信号−（ｉ，３，ａ）が書き込まれ、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）において階調信号−（ｉ，３，ａ）に対応した表示が行われる。
【０１７８】
次にタイミングＴ５１ｃにおいて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈからＬｏｗにする。これにより、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）に階調信号−（ｉ，３，ａ）が保持される。また、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）と４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）との間の電気的な接続が３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｂ）により遮断される。
【０１７９】
このようにして、当該水平期間において、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）の表示を行うための書き込みが行われる。また、４段目の画素行に対応する第２の表示画素Ｐ（ｉ，４，ｂ）に対する予備充電が行なわれる。
【０１８０】
また、次の水平期間では、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングＴ５２ａに同期させて、４段目の走査信号線Ｇ（４）の走査信号、５段目の走査信号線Ｇ（５）の走査信号及び６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈにする。
【０１８１】
当該水平期間において、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ｂ）の供給が開始されてから当該階調信号＋（ｉ，４，ｂ）の次に供給されることとなる階調信号−（ｉ，４，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、５段目の走査信号線Ｇ（５）の走査信号及び６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈにする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ｂ）の供給が開始されてから当該階調信号＋（ｉ，４，ｂ）の供給が終了する直前までの期間とする。
【０１８２】
タイミングＴ５２ａで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとすることにより、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）及び第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態となる。また、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとすることにより、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）及び第２の薄膜トランジスタＴ（ｉ，５，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，４，ｂ）が４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）及び第２の画素電極Ｅ（ｉ，４，ｂ）と、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）とに書き込まれ、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）と、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）とにおいて階調信号＋（ｉ，４，ｂ）に対応した表示が行われる。
【０１８３】
このとき、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）には、上述した予備充電によって階調信号＋（ｉ，４，ｂ）と同じ極性の階調信号＋（ｉ，３，ｂ）が予め書き込まれているため、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）に階調信号＋（ｉ，４，ｂ）が書き込まれた際に、４段目の画素行に対応する第２の表示画素Ｐ（ｉ，４，ｂ）では、速やかに階調信号＋（ｉ，４，ｂ）に対応した表示を行うことができる。
【０１８４】
また、タイミングＴ５２ａでは、上述したように、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとすることにより、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）及び第２の薄膜トランジスタＴ（ｉ，５，ｂ）がオン状態となる。また、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとすることにより、６段目の走査信号線Ｇ（６）に接続された第１の薄膜トランジスタＴ（ｉ，６，ａ）及び第２の薄膜トランジスタＴ（ｉ，６，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，４，ｂ）が、さらに、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）と、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）とに書き込まれ、５段目の画素行に対応する第２の表示画素Ｐ（ｉ，５，ｂ）と、６段目の画素行に対応する第１の表示画素Ｐ（ｉ，６，ａ）とにおいても階調信号＋（ｉ，４，ｂ）に対応した表示が行われる。
【０１８５】
即ち、タイミングＴ５２ａでは、４段目の画素行に対応する第２の表示画素Ｐ（ｉ，４，ｂ）に対応した表示が開始されるとともに、前回フレームでは「−」書き込みであった階調信号が当該フレームでは「＋」書き込みになる５段目の画素行に対応する第２の表示画素Ｐ（ｉ，５，ｂ）に対して予め「＋」書き込みを行なっておくという予備充電が開始される。そして、階調信号＋（ｉ，４，ｂ）が５段目の画素行に対応する第２の表示画素Ｐ（ｉ，５，ｂ）に対しての予備充電信号を兼ねている。
【０１８６】
次にタイミングＴ５２ｂにおいて、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとしたままで５段目の走査信号線Ｇ（５）の走査信号及び６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈからＬｏｗにする。
【０１８７】
このタイミングＴ５２ｂにおいては、４段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，４，ｂ）はオン状態のままであるが、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）がオフ状態となる。このため、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）に当該座標に対応する階調信号＋（ｉ，４，ｂ）が保持される。
【０１８８】
また、このタイミングＴ５２ｂにおいては、５段目の走査信号線Ｇ（５）に接続された第２の薄膜トランジスタＴ（ｉ，５，ｂ）と、６段目の走査信号線Ｇ（６）に接続された第１の薄膜トランジスタＴ（ｉ，６，ａ）とが同時にオフ状態となる。このため、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）に階調信号＋（ｉ，４，ｂ）が保持される。即ち、タイミングＴ５２ｂでは、５段目の画素行に対応する第２の表示画素Ｐ（ｉ，５，ｂ）に対する上述した予備充電が終了される。
【０１８９】
さらに、タイミングＴ５２ｂでは、その直後のタイミングにおいて、データ信号線Ｓ（ｉ）に印加される階調信号が、＋（ｉ，４，ｂ）から−（ｉ，４，ａ）に切り換えられる。このため、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）には、引き続きオン状態になっている４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）を介して階調信号−（ｉ，４，ａ）が書き込まれ、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）において階調信号−（ｉ，４，ａ）に対応した表示が行われる。
【０１９０】
次にタイミングＴ５２ｃにおいて、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈからＬｏｗにする。これにより、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）に階調信号−（ｉ，４，ａ）が保持される。また、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）と５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）との間の電気的な接続が４段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，４，ｂ）により遮断される。
【０１９１】
このようにして、当該水平期間において、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）の表示を行うための書き込みが行われる。また、５段目の画素行に対応する第２の表示画素Ｐ（ｉ，５，ｂ）に対する予備充電が行なわれる。
【０１９２】
そして、以後の水平期間についても各段に対応した表示画素に対して順に上述したような階調信号の書き込みを行うことにより、当該表示装置１において映像信号に基づいた表示すべき適正な映像表示がなされることになる。
【０１９３】
即ち、第５の実施形態においては、所定の画素行に対応する表示画素Ｐ（ｉ，ｊ，ａ）、Ｐ（ｉ，ｊ，ｂ）の表示を行うための水平期間に、次段の画素行に対応する第２の表示画素Ｐ（ｉ，ｊ＋１，ｂ）の予備充電を行なうことにより、各第２の表示画素に対して目的の表示が速やかに可能となるように構成されている。また、換言すると、所定の画素行に対応する表示画素Ｐ（ｉ，ｊ，ａ）、Ｐ（ｉ，ｊ，ｂ）の表示を行うための水平期間よりも以前の水平期間において、当該画素行に対応する第２の表示画素Ｐ（ｉ，ｊ，ｂ）の予備充電を行なうことにより、各第２の表示画素に対して目的の表示が速やかに可能となるように構成されている。
【０１９４】
［第６の実施形態］
第６の実施形態における表示装置は、図１に示した表示装置１の概略全体構成と同様である。そして、第６の実施形態においては、図１８に示すように、隣接する画素行間で保持される階調信号の極性が異なるとともに、隣接する画素列間で保持される階調信号の極性も異なる、所謂ドット反転駆動の場合について説明する。
【０１９５】
以下、図１９に示すタイミングチャートに基づいて第６の実施形態における表示装置１の動作について説明する。ここで、図１９においては、上から順に、データ信号線Ｓ（ｉ）に供給される階調信号、１段目の走査信号線Ｇ（１）に供給される走査信号、２段目の走査信号線Ｇ（２）に供給される走査信号、３段目の走査信号線Ｇ（３）に供給される走査信号、４段目の走査信号線Ｇ（４）に供給される走査信号、５段目の走査信号線Ｇ（５）に供給される走査信号、６段目の走査信号線Ｇ（６）に供給される走査信号、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）における階調信号の印加状態、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）における階調信号の印加状態、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）における階調信号の印加状態、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）における階調信号の印加状態、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）における階調信号の印加状態、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）における階調信号の印加状態、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）における階調信号の印加状態、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）における階調信号の印加状態、共通電極１８に供給されるコモン信号Ｖｃｏｍを示している。また、図１９においてもデータ信号線Ｓ（ｉ）が供給する各階調信号は、画素データに対応した表示パネル１０上での座標値で示している。なお、ｏｌｄは、前回フレームに書き込まれた階調信号に基づいた印加状態を示している。
【０１９６】
第６の実施形態における表示装置１においては、第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る画素データと第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る画素データとを１／２水平期間毎に交互にソースドライバ２０に入力する。即ち、各水平期間の前半に、所定の画素行に対応した第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る画素データを入力し、各水平期間の後半に、前記所定の画素行と同一の画素行に対応した第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る画素データを入力する。また、１フレーム毎及び１水平期間毎に、入力される画素データのビット値（即ち階調信号の極性）が反転するように反転信号を制御する。そして、図１９においても、画素データのビット反転が行なわれていない場合の階調信号に「＋」の符号を付し、画素データのビット反転が行われた場合の階調信号に「−」の符号を付している。また、コモン信号Ｖｃｏｍの電圧レベルと階調信号の電圧レベルとの関係は例えば図９のように示される。
【０１９７】
ここで、第６の実施形態では、第１の表示画素Ｐ（ｉ，ｊ，ａ）の表示のために第１の画素電極Ｅ（ｉ，ｊ，ａ）に書き込まれる階調信号の極性と、第２の表示画素Ｐ（ｉ，ｊ，ｂ）の表示のために第２の画素電極Ｅ（ｉ，ｊ，ｂ）に書き込まれる階調信号の極性とが、当該フレーム内で異なるように反転信号が制御されている。
【０１９８】
以上により、図１９に示すように、当該フレームでの各画素行における第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る階調信号と第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る階調信号とが、−（ｉ，１，ｂ）、＋（ｉ，１，ａ）、＋（ｉ，２，ｂ）、−（ｉ，２，ａ）、−（ｉ，３，ｂ）、＋（ｉ，３，ａ）、…の順にデータ信号線Ｓ（ｉ）へ時分割的に供給されることとなる。そして、このような階調信号のデータ信号線Ｓ（ｉ）への供給が各フレームで繰り返し実行される。なお、各階調信号の極性はフレーム毎に反転されている。
【０１９９】
一方、各走査信号線Ｇ（ｊ）に入力する走査信号は各フレームで２回ずつＨｉｇｈ（Ｖｇｈ）とする。
【０２００】
まず、各フレームの所定の水平期間では、例えば３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングＴ６１ａに同期させて、３段目の走査信号線Ｇ（３）の走査信号と４段目の走査信号線Ｇ（４）の走査信号とをそれぞれＨｉｇｈにする。ここで、当該水平期間において、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，３，ｂ）の供給が開始されてから当該階調信号−（ｉ，３，ｂ）の次に供給されることとなる階調信号＋（ｉ，３，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，３，ｂ）の供給が開始されてから当該階調信号−（ｉ，３，ｂ）の供給が終了する直前までの期間とする。
【０２０１】
タイミングＴ６１ａで３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとすることにより、３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，３，ａ）及び第２の薄膜トランジスタＴ（ｉ，３，ｂ）がオン状態となる。また、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとすることにより、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）及び第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号−（ｉ，３，ｂ）が３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）及び第２の画素電極Ｅ（ｉ，３，ｂ）と、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）とに書き込まれ、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）と、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）とにおいて階調信号−（ｉ，３，ｂ）に対応した表示が行われる。
【０２０２】
次にタイミングＴ６１ｂにおいて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとしたままで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈからＬｏｗ（Ｖｇｌ）にする。このタイミングＴ６１ｂにおいては、３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｂ）はオン状態のままであるが、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）がオフ状態となる。このため、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）に当該座標に対応する階調信号−（ｉ，３，ｂ）が保持される。なお、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）においては、当該座標とは異なる階調信号−（ｉ，３，ｂ）が保持されることになるが、この状態は後述するように、大凡１水平期間から２水平期間のうちに解消される。
【０２０３】
また、タイミングＴ６１ｂでは、その直後にデータ信号線Ｓ（ｉ）に印加される階調信号が、−（ｉ，３，ｂ）から＋（ｉ，３，ａ）に切り換えられる。このため、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）には、引き続きオン状態になっている３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，３，ａ）を介して階調信号＋（ｉ，３，ａ）が書き込まれ、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）において階調信号＋（ｉ，３，ａ）に対応した表示が行われる。
【０２０４】
次にタイミングＴ６１ｃにおいて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈからＬｏｗにする。これにより、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）に階調信号＋（ｉ，３，ａ）が保持される。また、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）と４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）との間の電気的な接続が３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｂ）により遮断される。
【０２０５】
このようにして、当該水平期間において、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）の表示を行うための書き込みが行われる。
【０２０６】
また、次の水平期間では、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングＴ５２ａに同期させて、４段目の走査信号線Ｇ（４）の走査信号と５段目の走査信号線Ｇ（５）の走査信号とをそれぞれＨｉｇｈにする。ここで、当該水平期間において、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ｂ）の供給が開始されてから当該階調信号＋（ｉ，４，ｂ）の次に供給されることとなる階調信号−（ｉ，４，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ｂ）の供給が開始されてから当該階調信号＋（ｉ，４，ｂ）の供給が終了する直前までの期間とする。
【０２０７】
タイミングＴ６２ａで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとすることにより、上述したように、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）及び第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態となる。また、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとすることにより、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）及び第２の薄膜トランジスタＴ（ｉ，５，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，４，ｂ）が４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）及び第２の画素電極Ｅ（ｉ，４，ｂ）と、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）とに書き込まれ、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）と、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）とにおいて階調信号＋（ｉ，４，ｂ）に対応した表示が行われる。
【０２０８】
次にタイミングＴ６２ｂにおいて、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとしたままで５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ６２ｂにおいては、２段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態のままであるが、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）がオフ状態となる。このため、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）に当該座標に対応する階調信号＋（ｉ，４，ｂ）が保持される。なお、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）においては、当該座標とは異なる階調信号＋（ｉ，４，ｂ）が保持されることになるが、この状態も、大凡１水平期間から２水平期間のうちに解消される。
【０２０９】
また、タイミングＴ６２ｂでは、その直後にデータ信号線Ｓ（ｉ）に印加される階調信号が、＋（ｉ，４，ｂ）から−（ｉ，４，ａ）に切り換えられる。このため、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）には、引き続きオン状態になっている４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）を介して階調信号−（ｉ，４，ａ）が書き込まれ、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）において階調信号−（ｉ，４，ａ）に対応した表示が行われる。即ち、当該座標とは異なる階調信号に基づいた表示が解消され、当該座標に対応した階調信号に基づいた表示が行われる。
【０２１０】
次にタイミングＴ６２ｃにおいて、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈからＬｏｗにする。これにより、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）に階調信号−（ｉ，４，ａ）が保持される。また、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）と５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）との間の電気的な接続が４段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，４，ｂ）により遮断される。
【０２１１】
このようにして、当該水平期間において、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）の表示を行うための書き込みが行われる。
【０２１２】
そして、以後の水平期間についても各段に対応した表示画素に対して順に上述したような階調信号の書き込みを行うことにより、当該表示装置１において映像信号に基づいた表示すべき適正な映像表示がなされることになる。
【０２１３】
なお、上述の第６の実施形態では、タイミングＴ６１ａで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとした場合について説明したが、４段目の走査信号線Ｇ（４）の走査信号を各フレームで最初にＨｉｇｈとするタイミングは、図２０に示すように、タイミングＴ６１ａに対して１／２水平期間だけ前のタイミングＴ６１ｘまでの間としてもよい。また同様に、５段目の走査信号線Ｇ（５）の走査信号を各フレームで最初にＨｉｇｈとするタイミングは、タイミングＴ６２ａに対して１／２水平期間だけ前のタイミングＴ６２ｘまでの間としてもよい。即ち、各走査信号線Ｇ（ｊ）の走査信号を各フレームで最初にＨｉｇｈとするタイミングは、図１９で示したタイミングに対して１／２水平期間だけ前のタイミングまでの間としてもよい。
【０２１４】
［第７の実施形態］
第７の実施形態における表示装置は、図１に示した表示装置１の概略全体構成と同様である。そして、第７の実施形態においては、各走査信号線Ｇ（ｊ）に入力する走査信号を各フレームで３回ずつＨｉｇｈ（Ｖｇｈ）とし、且つ、ドット反転駆動する場合について説明する。
【０２１５】
以下、図２１に示すタイミングチャートに基づいて第７の実施形態における表示装置１の動作について説明する。ここで、図２１においては、上から順に、データ信号線Ｓ（ｉ）に供給される階調信号、１段目の走査信号線Ｇ（１）に供給される走査信号、２段目の走査信号線Ｇ（２）に供給される走査信号、３段目の走査信号線Ｇ（３）に供給される走査信号、４段目の走査信号線Ｇ（４）に供給される走査信号、５段目の走査信号線Ｇ（５）に供給される走査信号、６段目の走査信号線Ｇ（６）に供給される走査信号、７段目の走査信号線Ｇ（７）に供給される走査信号、８段目の走査信号線Ｇ（８）に供給される走査信号、９段目の走査信号線Ｇ（９）に供給される走査信号、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）における階調信号の印加状態、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）における階調信号の印加状態、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）における階調信号の印加状態、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）における階調信号の印加状態、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）における階調信号の印加状態、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）における階調信号の印加状態、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）における階調信号の印加状態、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）における階調信号の印加状態、７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）における階調信号の印加状態、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）における階調信号の印加状態、８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）における階調信号の印加状態、８段目の画素行に対応する第２の画素電極Ｅ（ｉ，８，ｂ）における階調信号の印加状態、共通電極１８に供給されるコモン信号Ｖｃｏｍを示している。また、図２１においても、データ信号線Ｓ（ｉ）が供給する各階調信号は、画素データに対応した表示パネル１０上での座標値で示している。なお、ｏｌｄは、前回フレームに書き込まれた階調信号に基づいた印加状態を示している。
【０２１６】
また、第７の実施形態においても、第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る画素データと第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る画素データとを１／２水平期間毎に交互にソースドライバ２０に入力する。即ち、各水平期間の前半に、所定の画素行に対応した第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る画素データを入力し、各水平期間の後半に、前記所定の画素行と同一の画素行に対応した第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る画素データを入力する。また、１フレーム毎及び１水平期間毎に、入力される画素データのビット値（即ち階調信号の極性）が反転するように反転信号を制御する。そして、図２１においても、画素データのビット反転が行なわれていない場合の階調信号に「＋」の符号を付し、画素データのビット反転が行われた場合の階調信号に「−」の符号を付している。また、コモン信号Ｖｃｏｍの電圧レベルと階調信号の電圧レベルとの関係は例えば図９のように示される。
【０２１７】
ここで、第７の実施形態では、第１の表示画素Ｐ（ｉ，ｊ，ａ）の表示のために第１の画素電極Ｅ（ｉ，ｊ，ａ）に書き込まれる階調信号の極性と、第２の表示画素Ｐ（ｉ，ｊ，ｂ）の表示のために第２の画素電極Ｅ（ｉ，ｊ，ｂ）に書き込まれる階調信号の極性とが、当該フレーム内で異なるように反転信号が制御されている。
【０２１８】
以上により、図２１に示すように、当該フレームでの各画素行における第１の画素電極Ｅ（ｉ，ｊ，ａ）に係る階調信号と第２の画素電極Ｅ（ｉ，ｊ，ｂ）に係る階調信号とが、−（ｉ，１，ｂ）、＋（ｉ，１，ａ）、＋（ｉ，２，ｂ）、−（ｉ，２，ａ）、−（ｉ，３，ｂ）、＋（ｉ，３，ａ）、…の順にデータ信号線Ｓ（ｉ）へ時分割的に供給されることとなる。そして、このような階調信号のデータ信号線Ｓ（ｉ）への供給が各フレームで繰り返し実行される。なお、各階調信号の極性はフレーム毎に反転されている。
【０２１９】
一方、各走査信号線Ｇ（ｊ）に入力する走査信号は、各フレームで３回ずつＨｉｇｈ（Ｖｇｈ）とする。
【０２２０】
まず、各フレームの所定の水平期間では、例えば３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングＴ７１ａに同期させて、３段目の走査信号線Ｇ（３）の走査信号と４段目の走査信号線Ｇ（４）の走査信号とをそれぞれＨｉｇｈにする。ここで、当該水平期間において、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，３，ｂ）の供給が開始されてから当該階調信号−（ｉ，３，ｂ）の次に供給されることとなる階調信号＋（ｉ，３，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，３，ｂ）の供給が開始されてから当該階調信号−（ｉ，３，ｂ）の供給が終了する直前までの期間とする。
【０２２１】
タイミングＴ７１ａで３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとすることにより、３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，３，ａ）及び第２の薄膜トランジスタＴ（ｉ，３，ｂ）がオン状態となる。また、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとすることにより、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）及び第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号−（ｉ，３，ｂ）が３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）及び第２の画素電極Ｅ（ｉ，３，ｂ）と、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）とに書き込まれ、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）と、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）とにおいて階調信号−（ｉ，３，ｂ）に対応した表示が行われる。
【０２２２】
また、タイミングＴ７１ａでは、６段目の走査信号線Ｇ（６）の走査信号がＨｉｇｈにされる。このときに６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，３，ｂ）の供給が開始されてから当該階調信号−（ｉ，３，ｂ）の供給が終了する直前までの期間とする。そして、タイミングＴ７１ａでは、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとすることにより、６段目の走査信号線Ｇ（６）に接続された第１の薄膜トランジスタＴ（ｉ，６，ａ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号−（ｉ，３，ｂ）が６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）にも書き込まれ、６段目の画素行に対応する第１の表示画素Ｐ（ｉ，６，ａ）においても階調信号−（ｉ，３，ｂ）に対応した表示が行われる。
【０２２３】
さらに、タイミングＴ７１ａでは、７段目の走査信号線Ｇ（７）に接続された第１の薄膜トランジスタＴ（ｉ，７，ａ）がオフ状態を維持したまま、６段目の走査信号線Ｇ（６）に接続された第２の薄膜トランジスタＴ（ｉ，６，ｂ）がオン状態となる。これにより、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）と７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）とが、データ信号線Ｓ（ｉ）とは遮断されたまま導通状態となり、両画素電極間では、前フレームに保持した階調信号が互いに中和される。即ち、フレーム毎に各画素電極に保持させる階調信号の極性を切り換える際に、前フレームにおいて両画素電極間で極性が異なるように保持された階調信号を当該フレームでの書き込みに先立ってこの両画素電極間で中和させておくことにより、当該フレームにおいて保持させるべき極性の階調信号を速やかに書き込めるようにしている。この第１次中和状態を図１８では「±ｏｌｄ」として示す。そして、タイミングＴ７１ａは、この第１次中和状態への移行期間が開始されるタイミングである。
【０２２４】
次にタイミングＴ７１ｂにおいて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとしたままで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈからＬｏｗ（Ｖｇｌ）にする。このタイミングＴ７１ｂにおいては、３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｂ）はオン状態のままであるが、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）がオフ状態となる。このため、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）に当該座標に対応する階調信号−（ｉ，３，ｂ）が保持される。
【０２２５】
また、タイミングＴ７１ｂでは、６段目の走査信号線Ｇ（６）の走査信号も４段目の走査信号線Ｇ（４）の走査信号と同様にＨｉｇｈからＬｏｗにする。これにより、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）と７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）との間の電気的な接続が６段目の走査信号線Ｇ（６）に接続された第２の薄膜トランジスタＴ（ｉ，６，ｂ）により遮断され、上述した第１次中和状態への移行期間が終了する。
【０２２６】
なお、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）においては、当該座標とは異なる階調信号−（ｉ，３，ｂ）が保持されることになるが、この保持された階調信号は、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）と７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）との間での、後述する第２次中和状態によって活用される。
【０２２７】
さらに、タイミングＴ７１ｂの直後では、データ信号線Ｓ（ｉ）に印加される階調信号が、−（ｉ，３，ｂ）から＋（ｉ，３，ａ）に切り換えられる。このため、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）には、引き続きオン状態になっている３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，３，ａ）を介して階調信号＋（ｉ，３，ａ）が書き込まれ、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）において階調信号＋（ｉ，３，ａ）に対応した表示が行われる。
【０２２８】
次にタイミングＴ７１ｃにおいて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈからＬｏｗにする。これにより、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ａ）に階調信号＋（ｉ，３，ａ）が保持される。また、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｂ）と４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）との間の電気的な接続が３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｂ）により遮断される。
【０２２９】
このようにして、当該水平期間において、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ａ）及び第２の表示画素Ｐ（ｉ，３，ｂ）の表示を行うための書き込みが行われる。
【０２３０】
また、次の水平期間では、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングＴ７２ａに同期させて、４段目の走査信号線Ｇ（４）の走査信号と５段目の走査信号線Ｇ（５）の走査信号とをそれぞれＨｉｇｈにする。ここで、当該水平期間において、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ｂ）の供給が開始されてから当該階調信号＋（ｉ，４，ｂ）の次に供給されることとなる階調信号−（ｉ，４，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ｂ）の供給が開始されてから当該階調信号＋（ｉ，４，ｂ）の供給が終了する直前までの期間とする。
【０２３１】
タイミングＴ７２ａで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとすることにより、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）及び第２の薄膜トランジスタＴ（ｉ，４，ｂ）がオン状態となる。また、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとすることにより、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）及び第２の薄膜トランジスタＴ（ｉ，５，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，４，ｂ）が４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）及び第２の画素電極Ｅ（ｉ，４，ｂ）と、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）とに書き込まれ、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）と、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）とにおいて階調信号＋（ｉ，４，ｂ）に対応した表示が行われる。
【０２３２】
また、タイミングＴ７２ａでは、７段目の走査信号線Ｇ（７）の走査信号がＨｉｇｈにされる。このときに７段目の走査信号線Ｇ（７）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，４，ｂ）の供給が開始されてから当該階調信号＋（ｉ，４，ｂ）の供給が終了する直前までの期間とする。そして、タイミングＴ７２ａでは、７段目の走査信号線Ｇ（７）の走査信号をＨｉｇｈとすることにより、７段目の走査信号線Ｇ（７）に接続された第１の薄膜トランジスタＴ（ｉ，７，ａ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，４，ｂ）が７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）にも書き込まれ、７段目の画素行に対応する第１の表示画素Ｐ（ｉ，７，ａ）においても階調信号＋（ｉ，４，ｂ）に対応した表示が行われる。
【０２３３】
さらに、タイミングＴ７２ａでは、８段目の走査信号線Ｇ（８）に接続された第１の薄膜トランジスタＴ（ｉ，８，ａ）がオフ状態を維持したまま、７段目の走査信号線Ｇ（７）に接続された第２の薄膜トランジスタＴ（ｉ，７，ｂ）がオン状態となる。これにより、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）と８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）との間では、上述した第１次中和状態への移行期間が開始される。
【０２３４】
次にタイミングＴ７２ｂにおいて、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとしたままで５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ７２ｂにおいては、４段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，４，ｂ）はオン状態のままであるが、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）がオフ状態となる。このため、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）に当該座標に対応する階調信号＋（ｉ，４，ｂ）が保持される。
【０２３５】
また、タイミングＴ７２ｂでは、７段目の走査信号線Ｇ（７）の走査信号も５段目の走査信号線Ｇ（５）の走査信号と同様にＨｉｇｈからＬｏｗにする。これにより、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）と８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）との間の電気的な接続が７段目の走査信号線Ｇ（７）に接続された第２の薄膜トランジスタＴ（ｉ，７，ｂ）により遮断され、上述した第１次中和状態への移行期間が終了する。
【０２３６】
なお、７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）においては、当該座標とは異なる階調信号＋（ｉ，４，ｂ）が保持されることになるが、この保持された階調信号は、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）と８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）との間での、後述する第２次中和状態によって活用される。
【０２３７】
さらに、タイミングＴ７２ｂの直後では、データ信号線Ｓ（ｉ）に印加される階調信号が、＋（ｉ，４，ｂ）から−（ｉ，４，ａ）に切り換えられる。このため、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）には、引き続きオン状態になっている４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，４，ａ）を介して階調信号−（ｉ，４，ａ）が書き込まれ、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）において階調信号−（ｉ，４，ａ）に対応した表示が行われる。
【０２３８】
次にタイミングＴ７２ｃにおいて、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈからＬｏｗにする。これにより、４段目の画素行に対応する第１の画素電極Ｅ（ｉ，４，ａ）に階調信号−（ｉ，４，ａ）が保持される。また、４段目の画素行に対応する第２の画素電極Ｅ（ｉ，４，ｂ）と５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）との間の電気的な接続が４段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，４，ｂ）により遮断される。
【０２３９】
このようにして、当該水平期間において、４段目の画素行に対応する第１の表示画素Ｐ（ｉ，４，ａ）及び第２の表示画素Ｐ（ｉ，４，ｂ）の表示を行うための書き込みが行われる。
【０２４０】
また、次の水平期間では、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）及び第２の表示画素Ｐ（ｉ，５，ｂ）の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングＴ７３ａに同期させて、５段目の走査信号線Ｇ（５）の走査信号と６段目の走査信号線Ｇ（６）の走査信号とをそれぞれＨｉｇｈにする。ここで、当該水平期間において、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，５，ｂ）の供給が開始されてから当該階調信号−（ｉ，５，ｂ）の次に供給されることとなる階調信号＋（ｉ，５，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，５，ｂ）の供給が開始されてから当該階調信号−（ｉ，５，ｂ）の供給が終了する直前までの期間とする。
【０２４１】
タイミングＴ７３ａで５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとすることにより、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）及び第２の薄膜トランジスタＴ（ｉ，５，ｂ）がオン状態となる。また、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとすることにより、６段目の走査信号線Ｇ（６）に接続された第１の薄膜トランジスタＴ（ｉ，６，ａ）及び第２の薄膜トランジスタＴ（ｉ，６，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号−（ｉ，５，ｂ）が５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）及び第２の画素電極Ｅ（ｉ，５，ｂ）と、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）とに書き込まれ、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）及び第２の表示画素Ｐ（ｉ，５，ｂ）と、６段目の画素行に対応する第１の表示画素Ｐ（ｉ，６，ａ）とにおいて階調信号−（ｉ，５，ｂ）に対応した表示が行われる。
【０２４２】
また、タイミングＴ７３ａでは、７段目の走査信号線Ｇ（７）に接続された第１の薄膜トランジスタＴ（ｉ，７，ａ）がオフ状態を維持したまま、６段目の走査信号線Ｇ（６）に接続された第２の薄膜トランジスタＴ（ｉ，６，ｂ）がオン状態となるため、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）と７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）とは、データ信号線Ｓ（ｉ）とは遮断されたまま導通状態となり、両画素電極間では、これまで保持していた階調信号が互いに中和される。ここでの中和状態を上述した第１次中和状態とは区別するために第２次中和状態とする。
【０２４３】
ここで、これまで保持していた階調信号は、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）では上述した「±ｏｌｄ」である。また、７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）では上述した階調信号＋（ｉ，４，ｂ）であり、極性が「＋」の階調信号が保持されている。従って、第２次中和状態では、より「＋」側の階調信号に近づくように中和される。この「＋」側の階調信号に近づくように中和される第２次中和状態を図１８では「＋±」として示す。
【０２４４】
即ち、タイミングＴ７３ａでは、前回フレームでは「−」書き込みであった階調信号が当該フレームでは「＋」書き込みになる６段目の画素行に対応する第２の表示画素Ｐ（ｉ，６，ｂ）に対して、予め「＋」書き込みを行なっておくという予備充電のための第２次中和状態が開始される。そして、階調信号＋（ｉ，４，ｂ）が６段目の画素行に対応する第２の表示画素Ｐ（ｉ，６，ｂ）に対しての予備充電信号を兼ねている。
【０２４５】
また、タイミングＴ７３ａでは、８段目の走査信号線Ｇ（８）の走査信号がＨｉｇｈにされる。このときに８段目の走査信号線Ｇ（８）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号−（ｉ，５，ｂ）の供給が開始されてから当該階調信号−（ｉ，５，ｂ）の供給が終了する直前までの期間とする。そして、タイミングＴ７３ａでは、８段目の走査信号線Ｇ（８）の走査信号をＨｉｇｈとすることにより、８段目の走査信号線Ｇ（８）に接続された第１の薄膜トランジスタＴ（ｉ，８，ａ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号−（ｉ，５，ｂ）が８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）にも書き込まれ、８段目の画素行に対応する第１の表示画素Ｐ（ｉ，８，ａ）においても階調信号−（ｉ，５，ｂ）に対応した表示が行われる。
【０２４６】
さらに、タイミングＴ７３ａでは、９段目の走査信号線Ｇ（９）に接続された第１の薄膜トランジスタＴ（ｉ，９，ａ）がオフ状態を維持したまま、８段目の走査信号線Ｇ（８）に接続された第２の薄膜トランジスタＴ（ｉ，８，ｂ）がオン状態となる。これにより、８段目の画素行に対応する第２の画素電極Ｅ（ｉ，８，ｂ）と９段目の画素行に対応する第１の画素電極Ｅ（ｉ，９，ａ）との間では、上述した第１次中和状態への移行期間が開始される。
【０２４７】
次にタイミングＴ７３ｂにおいて、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとしたままで６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ７３ｂにおいては、５段目の走査信号線Ｇ（５）に接続された第２の薄膜トランジスタＴ（ｉ，５，ｂ）はオン状態のままであるが、６段目の走査信号線Ｇ（６）に接続された第１の薄膜トランジスタＴ（ｉ，６，ａ）がオフ状態となる。このため、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）に当該座標に対応する階調信号−（ｉ，５，ｂ）が保持される。また、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）と７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）との間の電気的な接続が６段目の走査信号線Ｇ（６）に接続された第２の薄膜トランジスタＴ（ｉ，６，ｂ）により遮断され、上述した第２次中和状態への移行期間が終了する。
【０２４８】
また、タイミングＴ７３ｂでは、８段目の走査信号線Ｇ（８）の走査信号も６段目の走査信号線Ｇ（６）の走査信号と同様にＨｉｇｈからＬｏｗにする。これにより、８段目の画素行に対応する第２の画素電極Ｅ（ｉ，８，ｂ）と９段目の画素行に対応する第１の画素電極Ｅ（ｉ，９，ａ）との間の電気的な接続が８段目の走査信号線Ｇ（８）に接続された第２の薄膜トランジスタＴ（ｉ，８，ｂ）により遮断され、上述した第１次中和状態への移行期間が終了する。
【０２４９】
なお、８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）においては、当該座標とは異なる階調信号−（ｉ，５，ｂ）が保持されることになるが、この保持された階調信号は、８段目の画素行に対応する第２の画素電極Ｅ（ｉ，８，ｂ）と９段目の画素行に対応する第１の画素電極Ｅ（ｉ，９，ａ）との間での、第２次中和状態によって活用される。
【０２５０】
さらに、タイミングＴ７３ｂの直後では、データ信号線Ｓ（ｉ）に印加される階調信号が、−（ｉ，５，ｂ）から＋（ｉ，５，ａ）に切り換えられる。このため、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）には、引き続きオン状態になっている５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，５，ａ）を介して階調信号＋（ｉ，５，ａ）が書き込まれ、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）において階調信号＋（ｉ，５，ａ）に対応した表示が行われる。
【０２５１】
次にタイミングＴ７３ｃにおいて、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈからＬｏｗにする。これにより、５段目の画素行に対応する第１の画素電極Ｅ（ｉ，５，ａ）に階調信号＋（ｉ，５，ａ）が保持される。また、５段目の画素行に対応する第２の画素電極Ｅ（ｉ，５，ｂ）と６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）との間の電気的な接続が５段目の走査信号線Ｇ（５）に接続された第２の薄膜トランジスタＴ（ｉ，５，ｂ）により遮断される。
【０２５２】
このようにして、当該水平期間において、５段目の画素行に対応する第１の表示画素Ｐ（ｉ，５，ａ）及び第２の表示画素Ｐ（ｉ，５，ｂ）の表示を行うための書き込みが行われる。
【０２５３】
また、次の水平期間では、６段目の画素行に対応する第１の表示画素Ｐ（ｉ，６，ａ）及び第２の表示画素Ｐ（ｉ，６，ｂ）の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングＴ７４ａに同期させて、６段目の走査信号線Ｇ（６）の走査信号と７段目の走査信号線Ｇ（７）の走査信号とをそれぞれＨｉｇｈにする。ここで、当該水平期間において、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，６，ｂ）の供給が開始されてから当該階調信号＋（ｉ，６，ｂ）の次に供給されることとなる階調信号−（ｉ，６，ａ）の供給が終了する直前までの期間とする。また、当該水平期間において、７段目の走査信号線Ｇ（７）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，６，ｂ）の供給が開始されてから当該階調信号＋（ｉ，６，ｂ）の供給が終了する直前までの期間とする。
【０２５４】
タイミングＴ７４ａで６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとすることにより、６段目の走査信号線Ｇ（６）に接続された第１の薄膜トランジスタＴ（ｉ，６，ａ）及び第２の薄膜トランジスタＴ（ｉ，６，ｂ）がオン状態となる。また、７段目の走査信号線Ｇ（７）の走査信号をＨｉｇｈとすることにより、７段目の走査信号線Ｇ（７）に接続された第１の薄膜トランジスタＴ（ｉ，７，ａ）及び第２の薄膜トランジスタＴ（ｉ，７，ｂ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，６，ｂ）が６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）及び第２の画素電極Ｅ（ｉ，６，ｂ）と、７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）とに書き込まれ、６段目の画素行に対応する第１の表示画素Ｐ（ｉ，６，ａ）及び第２の表示画素Ｐ（ｉ，６，ｂ）と、７段目の画素行に対応する第１の表示画素Ｐ（ｉ，７，ａ）とにおいて階調信号＋（ｉ，６，ｂ）に対応した表示が行われる。
【０２５５】
このとき、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）には、上述した第１次中和状態と第２次中和状態とを経た予備充電によって、階調信号＋（ｉ，６，ｂ）に比較的近い電位の階調信号「＋±」が予め書き込まれているため、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）に階調信号＋（ｉ，６，ｂ）が書き込まれた際に、６段目の画素行に対応する第２の表示画素Ｐ（ｉ，６，ｂ）では、速やかに階調信号＋（ｉ，６，ｂ）に対応した表示を行うことができる。
【０２５６】
また、タイミングＴ７４ａでは、８段目の走査信号線Ｇ（８）に接続された第１の薄膜トランジスタＴ（ｉ，７，ａ）がオフ状態を維持したまま、７段目の走査信号線Ｇ（７）に接続された第２の薄膜トランジスタＴ（ｉ，７，ｂ）がオン状態となるため、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）と８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）とは、データ信号線Ｓ（ｉ）とは遮断されたまま導通状態となり、両画素電極間では、これまで保持していた階調信号が互いに中和される。即ち、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）と８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）との間で、上述した第２次中和状態になる。
【０２５７】
ところで、これまで保持していた階調信号は、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）では上述した「±ｏｌｄ」である。また、８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）では上述した階調信号−（ｉ，５，ｂ）であり、極性が「−」の階調信号が保持されている。従って、ここでの第２次中和状態では、より「−」側の階調信号に近づくように中和される。この「−」側の階調信号に近づくように中和される第２次中和状態を図１８では「−±」として示す。
【０２５８】
また、タイミングＴ７４ａでは、９段目の走査信号線Ｇ（９）の走査信号がＨｉｇｈにされる。このときに９段目の走査信号線Ｇ（９）の走査信号をＨｉｇｈとする期間は、例えばデータ信号線Ｓ（ｉ）に階調信号＋（ｉ，６，ｂ）の供給が開始されてから当該階調信号＋（ｉ，６，ｂ）の供給が終了する直前までの期間とする。そして、タイミングＴ７４ａでは、９段目の走査信号線Ｇ（９）の走査信号をＨｉｇｈとすることにより、９段目の走査信号線Ｇ（９）に接続された第１の薄膜トランジスタＴ（ｉ，９，ａ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，９，ｂ）が９段目の画素行に対応する第１の画素電極Ｅ（ｉ，９，ａ）にも書き込まれ、９段目の画素行に対応する第１の表示画素Ｐ（ｉ，９，ａ）においても階調信号＋（ｉ，６，ｂ）に対応した表示が行われる。
【０２５９】
さらに、タイミングＴ７４ａでは、１０段目の走査信号線Ｇ（１０）に接続された第１の薄膜トランジスタＴ（ｉ，１０，ａ）がオフ状態を維持したまま、９段目の走査信号線Ｇ（９）に接続された第２の薄膜トランジスタＴ（ｉ，９，ｂ）がオン状態となる。これにより、９段目の画素行に対応する第２の画素電極Ｅ（ｉ，９，ｂ）と１０段目の画素行に対応する第１の画素電極Ｅ（ｉ，１０，ａ）との間では、上述した第１次中和状態への移行期間が開始される。
【０２６０】
次にタイミングＴ７４ｂにおいて、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈとしたままで７段目の走査信号線Ｇ（７）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ７４ｂにおいては、６段目の走査信号線Ｇ（６）に接続された第２の薄膜トランジスタＴ（ｉ，６，ｂ）はオン状態のままであるが、７段目の走査信号線Ｇ（７）に接続された第１の薄膜トランジスタＴ（ｉ，７，ａ）がオフ状態となる。このため、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）に当該座標に対応する階調信号＋（ｉ，６，ｂ）が保持される。また、７段目の画素行に対応する第２の画素電極Ｅ（ｉ，７，ｂ）と８段目の画素行に対応する第１の画素電極Ｅ（ｉ，８，ａ）との間の電気的な接続が７段目の走査信号線Ｇ（７）に接続された第２の薄膜トランジスタＴ（ｉ，７，ｂ）により遮断され、上述した第２次中和状態への移行期間が終了する。
【０２６１】
また、タイミングＴ７４ｂでは、９段目の走査信号線Ｇ（９）の走査信号も７段目の走査信号線Ｇ（７）の走査信号と同様にＨｉｇｈからＬｏｗにする。これにより、９段目の画素行に対応する第２の画素電極Ｅ（ｉ，９，ｂ）と１０段目の画素行に対応する第１の画素電極Ｅ（ｉ，１０，ａ）との間の電気的な接続が９段目の走査信号線Ｇ（９）に接続された第２の薄膜トランジスタＴ（ｉ，９，ｂ）により遮断され、上述した第１次中和状態への移行期間が終了する。
【０２６２】
なお、９段目の画素行に対応する第１の画素電極Ｅ（ｉ，９，ａ）においては、当該座標とは異なる階調信号＋（ｉ，６，ｂ）が保持されることになるが、この保持された階調信号は、９段目の画素行に対応する第２の画素電極Ｅ（ｉ，９，ｂ）と１０段目の画素行に対応する第１の画素電極Ｅ（ｉ，１０，ａ）との間での、第２次中和状態によって活用される。
【０２６３】
さらに、タイミングＴ７４ｂの直後では、データ信号線Ｓ（ｉ）に印加される階調信号が、＋（ｉ，６，ｂ）から−（ｉ，６，ａ）に切り換えられる。このため、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）には、引き続きオン状態になっている６段目の走査信号線Ｇ（６）に接続された第１の薄膜トランジスタＴ（ｉ，６，ａ）を介して階調信号−（ｉ，６，ａ）が書き込まれ、６段目の画素行に対応する第１の表示画素Ｐ（ｉ，６，ａ）において階調信号−（ｉ，６，ａ）に対応した表示が行われる。
【０２６４】
次にタイミングＴ７４ｃにおいて、６段目の走査信号線Ｇ（６）の走査信号をＨｉｇｈからＬｏｗにする。これにより、６段目の画素行に対応する第１の画素電極Ｅ（ｉ，６，ａ）に階調信号−（ｉ，６，ａ）が保持される。また、６段目の画素行に対応する第２の画素電極Ｅ（ｉ，６，ｂ）と７段目の画素行に対応する第１の画素電極Ｅ（ｉ，７，ａ）との間の電気的な接続が６段目の走査信号線Ｇ（６）に接続された第２の薄膜トランジスタＴ（ｉ，６，ｂ）により遮断される。
【０２６５】
このようにして、当該水平期間において、６段目の画素行に対応する第１の表示画素Ｐ（ｉ，６，ａ）及び第２の表示画素Ｐ（ｉ，６，ｂ）の表示を行うための書き込みが行われる。
【０２６６】
即ち、第７の実施形態においては、所定の画素行に対応する表示画素Ｐ（ｉ，ｊ，ａ）、Ｐ（ｉ，ｊ，ｂ）の表示を行うための水平期間に次々々段の画素行に対応する第２の表示画素Ｐ（ｉ，ｊ＋３，ｂ）に対して第１の予備充電を行ない、更に、表示画素Ｐ（ｉ，ｊ＋２，ａ）、Ｐ（ｉ，ｊ＋２，ｂ）の表示を行うための水平期間にも同じ表示画素に対して第２の予備充電を行なうことにより、各第２の表示画素に対して目的の表示が速やかに可能となるように構成されている。また、換言すると、所定の画素行に対応する表示画素Ｐ（ｉ，ｊ，ａ）、Ｐ（ｉ，ｊ，ｂ）の表示を行うための水平期間よりも以前の水平期間において、当該画素行に対応する第２の表示画素Ｐ（ｉ，ｊ，ｂ）の予備充電を２度行なうことにより、各第２の表示画素に対して目的の表示が速やかに可能となるように構成されている。
【０２６７】
なお、上述の第７の実施形態では、タイミングＴ７１ａで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとした場合について説明したが、４段目の走査信号線Ｇ（４）の走査信号を各フレームで２回目にＨｉｇｈとするタイミングは、図２２に示すように、タイミングＴ７１ａに対して１／２水平期間だけ前のタイミングＴ７１ｘまでの間としてもよい。また同様に、５段目の走査信号線Ｇ（５）の走査信号を各フレームで２回目にＨｉｇｈとするタイミングは、タイミングＴ７２ａに対して１／２水平期間だけ前のタイミングＴ７２ｘまでの間としてもよい。また同様に、６段目の走査信号線Ｇ（６）の走査信号を各フレームで２回目にＨｉｇｈとするタイミングは、タイミングＴ７３ａに対して１／２水平期間だけ前のタイミングＴ７３ｘまでの間としてもよい。また同様に、７段目の走査信号線Ｇ（７）の走査信号を各フレームで２回目にＨｉｇｈとするタイミングは、タイミングＴ７４ａに対して１／２水平期間だけ前のタイミングＴ７４ｘまでの間としてもよい。即ち、各走査信号線Ｇ（ｊ）の走査信号を各フレームで２回目にＨｉｇｈとするタイミングは、図２１で示したタイミングに対して１／２水平期間だけ前のタイミングまでの間としてもよい。
【０２６８】
なお、上述の各実施形態では、表示パネル１０において、所定の画素行に対応する第１の画素電極Ｅ（ｉ、ｊ、ａ）とその前段側の画素行に対応する第２の画素電極Ｅ（ｉ、ｊ−１、ｂ）との電気的な接続を制御するための第２の薄膜トランジスタＴ（ｉ、ｊ−１、ｂ）が、所定の画素行に対応する第１の画素電極Ｅ（ｉ、ｊ、ａ）の配置位置に対して、前段側の画素行に対応する第２の画素電極Ｅ（ｉ、ｊ−１、ｂ）の配置位置とは異なる側に形成された走査信号線に接続されている構成について説明したが、図２３、図２４、図２５及び図２６に示すように、所定の画素行に対応する第１の画素電極Ｅ（ｉ、ｊ、ａ）とその前段側の画素行に対応する第２の画素電極Ｅ（ｉ、ｊ−１、ｂ）との電気的な接続を制御するための第２の薄膜トランジスタＴ（ｉ、ｊ−１、ｂ）を、所定の画素行に対応する第１の画素電極Ｅ（ｉ、ｊ、ａ）の配置位置とその前段側の画素行に対応する第２の画素電極Ｅ（ｉ、ｊ−１、ｂ）の配置位置との間に形成された走査信号線に接続する構成としてもよい。このような構成とすれば、上述の実施形態と比較し、接続配線Ｌの配線長を短くすることができるため、表示画素の開口率を大きくすることが可能となる。また、図６に示したような走査信号線Ｇ（ｊ）と接続配線Ｌとの交差部Ｒｉを設けることなく、第２の薄膜トランジスタＴ（ｉ、ｊ−１、ｂ）を介して２つの画素電極Ｅ（ｉ、ｊ、ａ）、Ｅ（ｉ、ｊ−１、ｂ）を接続することができるため、走査信号線Ｇ（ｊ）と接続配線Ｌとの間に発生する寄生容量を比較的小さく維持することができ好ましい。そして、このような画素構成の表示装置においても、上述の各実施形態と同様な駆動動作により映像信号に基づいた表示すべき適正な映像表示を行うことができる。
【図面の簡単な説明】
【０２６９】
【図１】表示装置の概略全体構成を示す図である。
【図２】表示パネルの断面構成を示す図である。
【図３】画素配列を示す図である。
【図４】画素構造を示す平面図である。
【図５】画素構造を示す断面図であり、図４におけるＸ１−Ｘ１’断面である。
【図６】画素構造を示す断面図であり、図４におけるＹ１−Ｙ１’断面である。
【図７】画素構造を示す断面図であり、図４におけるＺ１−Ｚ１’断面である。
【図８】第１の実施形態での表示装置の動作について示すタイミングチャートである。
【図９】階調信号の電圧レベルとコモン信号の電圧レベルとの関係図である。
【図１０】別実施形態での表示装置の動作について示すタイミングチャートである。
【図１１】第２の実施形態での表示装置の動作について示すタイミングチャートである。
【図１２】第３の実施形態での表示装置の動作について示すタイミングチャートである。
【図１３】ライン反転駆動の説明図
【図１４】カラム反転駆動の説明図
【図１５】第４の実施形態での表示装置の動作について示すタイミングチャートである。
【図１６】別実施形態での表示装置の動作について示すタイミングチャートである。
【図１７】第５の実施形態での表示装置の動作について示すタイミングチャートである。
【図１８】ドット反転駆動の説明図
【図１９】第６の実施形態での表示装置の動作について示すタイミングチャートである。
【図２０】別実施形態での表示装置の動作について示すタイミングチャートである。
【図２１】第７の実施形態での表示装置の動作について示すタイミングチャートである。
【図２２】別実施形態での表示装置の動作について示すタイミングチャートである。
【図２３】別実施形態における画素配列を示す図である。
【図２４】別実施形態における画素構造を示す平面図である。
【図２５】別実施形態における画素構造を示す断面図であり、図１８におけるＸ２−Ｘ２’断面である。
【図２６】別実施形態における画素構造を示す断面図であり、図１８におけるＺ２−Ｚ２’断面である。
【符号の説明】
【０２７０】
１０：表示パネル
１８：共通電極
２０：ソースドライバ
３０：ゲートドライバ
４０：画素データ発生回路
５０：コモン信号生成回路
６０：タイミング制御回路
７０：電源発生回
Ｅ、Ｅ（ｉ，ｊ，ａ）、Ｅ（ｉ，ｊ，ｂ）：画素電極
Ｐ、Ｐ（ｉ，ｊ，ａ）、Ｐ（ｉ，ｊ，ｂ）：表示画素
Ｔ（ｉ，ｊ，ａ）、Ｔ（ｉ，ｊ，ｂ）：薄膜トランジスタ
Ｇ（ｊ）：走査信号線
Ｓ（ｉ）：データ信号線
Ｌ：接続配線
【図１】
2010072198.tif 000003
【図２】
2010072198.tif 000004
【図３】
2010072198.tif 000005
【図４】
2010072198.tif 000006
【図５】
2010072198.tif 000007
【図６】
2010072198.tif 000008
【図７】
2010072198.tif 000009
【図８】
2010072198.tif 000010
【図９】
2010072198.tif 000011
【図１０】
2010072198.tif 000012
【図１１】
2010072198.tif 000013
【図１２】
2010072198.tif 000014
【図１３】
2010072198.tif 000015
【図１４】
2010072198.tif 000016
【図１５】
2010072198.tif 000017
【図１６】
2010072198.tif 000018
【図１７】
2010072198.tif 000019
【図１８】
2010072198.tif 000020
【図１９】
2010072198.tif 000021
【図２０】
2010072198.tif 000022
【図２１】
2010072198.tif 000023
【図２２】
2010072198.tif 000024
【図２３】
2010072198.tif 000025
【図２４】
2010072198.tif 000026
【図２５】
2010072198.tif 000027
【図２６】
2010072198.tif 000028