【手続補正書】
【提出日】平成16年4月30日(2004.4.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＶＰＩ／ＶＣＩエントリを、各ＶＰＩ／ＶＣＩエントリの一部に基づいたテーブルのセッションに分配するステップと、
ＡＴＭセルを受信するステップと、
上記受信したＡＴＭセルのＶＰＩ／ＶＣＩの一部に基づいて検索されるセッションを選択するステップと、
上記受信したＡＴＭセルのＶＰＩ／ＶＣＩに対応するエントリを検出するために、上記選択したセッション上での検索を実行するステップと、
検出したエントリに対応する内部識別子を出力するステップとを有し、
ＡＴＭセルのＶＰＩ／ＶＣＩを内部識別子に変換するＶＰＩ／ＶＣＩの変換方法。
【請求項２】
上記ＶＰＩ／ＶＣＩの一部は、該ＶＣＩの下位Ｘビットからなることを特徴とする請求項１記載のＶＰＩ／ＶＣＩの変換方法。
【請求項３】
上記エントリは、各セッションにおいて順番に記憶されており、上記検索は、二分検索であることを特徴とする請求項１記載のＶＰＩ／ＶＣＩの変換方法。
【請求項４】
セッションに分割され、ＶＰＩ／ＶＣＩエントリを記憶するテーブルと、
各ＶＰＩ／ＶＣＩエントリの一部に基づいて、上記ＶＰＩ／ＶＣＩエントリを上記テーブルのセッションに分配する分配手段と、
受信したＡＴＭセルのＶＰＩ／ＶＣＩの一部に基づいて検索されるセクションを選択する選択手段と、
上記受信したＡＴＭセルのＶＰＩ／ＶＣＩに対応したエントリを検出するために、上記選択したセッション上での検索を実行し、検出したエントリに対応する内部識別子を出力する検索手段とを備え、ＡＴＭセルのＶＰＩ／ＶＣＩを内部識別子に変換するＶＰＩ／ＶＣＩの変換装置。
【請求項５】
上記ＶＰＩ／ＶＣＩの一部は、該ＶＣＩの下位Ｘビットからなることを特徴とする請求項４記載のＶＰＩ／ＶＣＩの変換装置。
【請求項６】
上記エントリは、各セッションにおいて順番に記憶されており、上記検索は、二分検索であることを特徴とする請求項４記載のＶＰＩ／ＶＣＩの変換装置。
【請求項７】
ホスト装置及び記憶装置との通信を行うバスにインターフェイスするバスインターフェイスと、
上記バスインターフェイスからの出力データをＡＴＭインターフェイスに送る送信部と、
上記ＡＴＭインターフェイスからの入力データをバスインターフェイスに送る受信部とを備え、
上記送信部は、
上記バスインターフェイスからの出力データをバッファリングするためのバッファとして用いられる第１のＲＡＭにインターフェイスする第１のＲＡＭインターフェイスと、
上記バッファからの出力データを出力ＡＴＭセルに分解する分解手段と、
上記分解手段と連携して、ＡＴＭインターフェイスへの出力ＡＴＭセルのトラヒックを制御するトラヒックシェーパとを有し、
上記受信部は、
入力ＡＴＭセルのＶＰＩ／ＶＣＩのフィルタリングを実行する手段と、入力ＡＴＭセルのペイロードである入力データを並び替える手段と、
上記並び替え手段からの入力データをバッファリングするためのバッファとして用いられる第２のＲＡＭにインターフェイスする第２のＲＡＭインターフェイスとを有し、
データをＡＴＭネットワークに送信するとともに、該ＡＴＭネットワークからデータを受信する伝送装置。
【請求項８】
上記送信部は、上記ホスト装置からロードされた少なくともアドレスとコマンドの対を記憶するコマンド回路を有し、上記アドレスと、上記バッファの読出ポインタによって特定されるアドレスとを比較して、一致しているときに、コマンドを実行することを特徴とする請求項７記載の伝送装置。
【請求項９】
上記トラヒックシェーパは、上記コマンドに基づいて、上記出力ＡＴＭセルの帯域を変更することを特徴とする請求項８記載の伝送装置。
【請求項１０】
上記送信部は、上記コマンドに基づいて、上記バッファから読み出された出力ＡＴＭセルにレート変更識別子を挿入する手段を有することを特徴とする請求項８記載の伝送装置。
【請求項１１】
上記コマンド又は４つのコマンドは、ホスト装置に対する割込を発生することを特徴とする請求項８記載の伝送装置。
【請求項１２】
上記送信部は、上記コマンドに基づいて、上記バッファから読み出された出力データのバイトをスワッピングする手段を有することを特徴とする請求項８記載の伝送装置。
【請求項１３】
上記分解手段は、上記バッファから読み出された出力データに、ＰＤＵを有するＡＡＬ分解を適用することを特徴とする請求項８記載の伝送装置。
【請求項１４】
上記送信部は、記憶装置からのバーストデータのための書込アドレスを供給するアドレス変換器を有し、上記書込アドレスの少なくとも一部は、連続しておらず、上記バッファは、上記書込アドレスに基づいてバーストデータを蓄積し、データを連続して出力することを特徴とする請求項７記載の伝送装置。
【請求項１５】
上記バーストデータは、所定のプロトコル用のペイロードを含み、上記アドレス変換器は、上記ホスト装置から少なくともペイロードのサイズを含むパケット化パラメータが供給され、該パケット化パラメータに基づいて、上記所定のプロトコルのプロトコルヘッダのための領域を上記バッファに確保し、該バッファは、上記ホスト装置からバスを介してバースト中のプロトコルヘッダが供給され、該プロトコルヘッダを上記確保された領域に蓄積することを特徴とする請求項１４記載の伝送装置。
【請求項１６】
上記パケット化パラメータは、プロトコルヘッダのサイズを含むことを特徴とする請求項１５記載の伝送装置。
【請求項１７】
上記所定のプロトコルは、ＴＣＰ（又はＵＤＰ）及び／又はＩＰであることを特徴とする請求項１５記載の伝送装置。
【請求項１８】
上記送信部は、上記ホスト装置で算出された部分的なチェックサムが供給され、完全なチェックサムを得るために上記部分的なチェックサムを更新し、上記プロトコルヘッダ及びペイロードを上記バッファに書き込む際に、該バッファ内のプロトコルヘッダを完全なチェックサムで満たす手段を有することを特徴とする請求項１５記載の伝送装置。
【請求項１９】
上記トラヒックシェーパは、１つ以上の第１のストリームを、同じビットレート特性の１つ以上のストリームを有する１つ以上のクラスに分類する分類手段と、各クラスのビットレートを制御するためのパラメータのセットを記憶する記憶手段と、上記記憶手段に記憶されているパラメータのセットに基づいて、各クラスのレートペーシングを実行する手段とを有することを特徴とする請求項７記載の伝送装置。
【請求項２０】
上記パラメータは、理想的なスケジュールタイムと該理想的なスケジュールタイムに対する増加量とを含み、上記実行手段は、１つのクラスの現在のストリームのＡＴＭセルが送信キューに入るときに、上記理想的なスケジュールタイムを上記増加量分だけ増加させ、増加された理想的なスケジュールタイムを基準クロックと比較し、増加された理想的なスケジュールタイムが上記基準クロック以下のときに、上記クラスの次のストリームのＡＴＭセルを上記送信キューに入れることを特徴とする請求項１９記載の伝送装置。
【請求項２１】
各クラスの上記増加量は、２つの選択可能な値をとり、その一方は、要求されるビットレートよりも高いビットレートを示し、他方は、上記要求されるビットレートよりも低いビットレートを示し、上記実行手段は、増加量の２つの値を周期的に交互に用いることを特徴とする請求項２０記載の伝送装置。
【請求項２２】
上記増加量は、同じクラスに属するストリームのセルが等間隔となるような値をとることを特徴とする請求項１９記載の伝送装置。
【請求項２３】
上記第１のストリームは、高い優先度を有し、上記トラヒックシェーパは、漏れバケツ法によって、低い優先度を有するＡＴＭセルからなる１つ以上の第２のストリームのトラヒックをシェーピングする手段を有することを特徴とする請求項１９記載の伝送装置。
【請求項２４】
上記第１のストリームは、可変ビットレートのストリームを含み、上記分類手段は、上記可変ビットレートのストリームのビットレート特性が変化したときに、該可変ビットレートのストリームを現在のクラスから外して、新たなクラスに属させ、現在のクラス及び新たなクラスのパラメータが更新されることを特徴とする請求項１９記載の伝送装置。
【請求項２５】
上記ＶＰＩ／ＶＣＩフィルタリングを実行する手段は、
セクションに分割され、ＶＰＩ／ＶＣＩエントリを記憶するテーブルと、
各ＶＰＩ／ＶＣＩエントリの一部に基づいて、上記テーブルのセクションにＶＰＩ／ＶＣＩエントリを分配する分配手段と、
受信したＡＴＭセルのＶＰＩ／ＶＣＩの一部に基づいて検索されるセクションを選択する選択手段と、
上記受信したＡＴＭセルのＶＰＩ／ＶＣＩに対応したエントリを検出するために、上記選択したセッション上での検索を実行し、検出したエントリに対応する内部識別子を出力する検索手段とを有することを特徴とする請求項７記載の伝送装置。
【請求項２６】
上記ＶＰＩ／ＶＣＩの一部は、該ＶＰＩ／ＶＣＩの下位Ｘビットからなることを特徴とする請求項２５記載の伝送装置。
【請求項２７】
上記エントリは、各セッションにおいて順番に記憶されており、上記検索は、二分検索であることを特徴とする請求項２５記載の伝送装置。
【請求項２８】
上記受信部は、入力データのプロトコルヘッダにおけるチェックサムをベリファイする手段を備えることを特徴とする請求項７記載の伝送装置。
【請求項２９】
上記受信部は、上記バッファからの連続していないワードを集め、バーストデータを上記バスインターフェイスに出力することを特徴とする請求項７記載の伝送装置。
【請求項３０】
上記ホスト装置は、アプリケーションを走らせるとともに、データの配信を管理し、上記記憶装置は、上記入力データを蓄積し、蓄積されたデータを検索し、出力データとして上記バスに出力することを特徴とする請求項７記載の伝送装置。
【請求項３１】
上記記憶装置は、ＲＡＩＤ又はＳＤＩシステムを含み、上記送信部は、出力データの誤り訂正をＲＡＩＤ冗長性を用いて行うためのＲＡＩＤ機能を有し、コマンドに基づいて誤り訂正を行うか否かを選択することを特徴とする請求項３０記載の伝送装置。
【請求項３２】
上記記憶装置は、ＲＡＩＤ又はＳＤＩシステムを含み、異なるディスクに記憶されているバーストデータが隣接したワードであることを特徴とする請求項３０記載の伝送装置。
【請求項３３】
上記受信部は、
上記入力データがＡＴＭインターフェイスからバスインターフェイスに転送される際に、該入力データ中の所定のビットパターンを検出するパターン検出器と、
上記パターン検出器で上記所定のビットパターンが検出されたときのデータ内における該所定のビットパターンの位置に対応した位置情報を記憶するリストとを有し、
上記ホスト装置は、上記リスト内の位置情報に基づいて、上記記憶装置からのデータのネットワークへの配信を制御することを特徴とする請求項３０記載の伝送装置。
【請求項３４】
上記入力データは、ＭＰＥＧ規格に準拠して圧縮されたビデオデータを含み、上記位置情報は、少なくともＩ−ピクチャの位置を示し、上記ホスト装置は、該位置情報に基づいて、Ｉ−ピクチャがアクセスされるように上記記憶装置を制御することを特徴とする請求項３３記載の伝送装置。
【請求項３５】
上記記憶装置は、ＲＡＩＤ又はＳＤＩシステムを含み、上記受信部は、上記入力データにＲＡＩＤ冗長性を付加することを特徴とする請求項３０記載の伝送装置。
【請求項３６】
請求項７，８，１４，１９，２５，２８，２９又は３０項記載の伝送装置を用いて、ＡＴＭネットワークにデータを送信し、及び又はＡＴＭネットワークからのデータを受信する伝送方法。
【請求項３７】
バッファにバーストデータを書き込むための、少なくともその一部が不連続である書込アドレスを生成するステップと、
ホスト装置及び記憶装置との通信を行うバスを介して該記憶装置からのバーストデータを上記バッファに転送するステップと、
上記バッファからデータを連続して読み出すステップとを有し、
記憶装置からのデータを出力するデータ出力方法。
【請求項３８】
上記バーストデータは、所定のプロトコルにおけるペイロードを含み、
更に、上記ホスト装置から少なくともペイロードのサイズを含むパケット化パラメータを受け取るステップと、
上記パケット化パラメータに基づいて、上記所定のプロトコルのプロトコルヘッダのための領域が上記バッファ内に確保されるように書込アドレスを生成するステップと、
上記バスを介してホスト装置からのバーストに含まれるプロトコルヘッダをバッファに転送するステップと、
上記プロトコルヘッダを上記バッファの確保された領域に書き込むステップとを有することを特徴とする請求項３７記載のデータ出力方法。
【請求項３９】
上記パケット化パラメータは、上記プロトコルヘッダのサイズを含むことを特徴とする請求項３８記載のデータ出力方法。
【請求項４０】
上記所定のプロトコルは、ＴＣＰ（又はＵＤＰ）及び／又はＩＰであることを特徴とする請求項３８記載のデータ出力方法。
【請求項４１】
更に、上記ホスト装置で算出された部分的なチェックサムを受け取るステップと、完全なチェックサムを得るために上記部分的なチェックサムを更新するステップと、上記プロトコルヘッダ及びペイロードを上記バッファに書き込む際に、該バッファ内のプロトコルヘッダを完全なチェックサムで満たすステップとを有することを特徴とする請求項３８記載のデータ出力方法。
【請求項４２】
上記記憶装置は、ＲＡＩＤ又はＳＤＩシステムを含み、異なるディスクに記憶されているバーストデータが隣接したワードであることを特徴とする請求項３７記載のデータ出力方法。
【請求項４３】
ホスト装置及び記憶装置との通信を行うバスを介して、上記記憶装置からのバーストデータを受信する受信手段と、少なくともその一部が不連続であるバーストデータの書込アドレスを生成する書込アドレス生成手段と、上記書込アドレスに基づいてバーストデータを蓄積し、データを連続して順番に出力するバッファとを備え、上記記憶装置からのデータを出力するデータ出力装置。
【請求項４４】
上記バーストデータは、所定のプロトコルにおけるペイロードを含み、上記書込アドレス生成手段は、上記ホスト装置から少なくともペイロードのサイズを含むパケット化パラメータが供給され、該パケット化パラメータに基づいて、上記所定のプロトコルのプロトコルヘッダのための領域が上記バッファ内に確保されるように書込アドレスを生成し、上記バッファは、上記バスを介してホスト装置からのバーストに含まれるプロトコルヘッダが供給され、該プロトコルヘッダを確保された領域に蓄積することを特徴とする請求項４３記載のデータ出力装置。
【請求項４５】
上記パケット化パラメータは、上記プロトコルヘッダのサイズを含むことを特徴とする請求項４４記載のデータ出力装置。
【請求項４６】
上記所定のプロトコルは、ＴＣＰ（又はＵＤＰ）及び／又はＩＰであることを特徴とする請求項４４記載のデータ出力装置。
【請求項４７】
更に、上記ホスト装置で算出された部分的なチェックサムが供給され、完全なチェックサムを得るために上記部分的なチェックサムを更新して、上記プロトコルヘッダ及びペイロードを上記バッファに書き込む際に、該バッファ内のプロトコルヘッダを完全なチェックサムで満たすことを特徴とする請求項４４記載のデータ出力装置。
【請求項４８】
上記記憶装置は、ＲＡＩＤ又はＳＤＩシステムを含み、異なるディスクに記憶されているバーストデータが隣接したワードであることを特徴とする請求項４３記載のデータ出力装置。
【請求項４９】
少なくともアドレスとコマンドの対をホスト装置からローディングするステップと、データをバッファに蓄積するステップと、
読出ポインタに基づいて、上記バッファからデータを読み出すステップと、
上記アドレスと、上記読出ポインタで特定されるアドレスとが一致したときに、上記コマンドを実行するステップと、
上記コマンドを実行した後に、上記バッファからデータを読み出すステップとを有するデータ配信方法。
【請求項５０】
上記コマンドは、上記バッファから読み出されたデータのストリーム帯域を変更するものであることを特徴とする請求項４９記載のデータ配信方法。
【請求項５１】
上記コマンドは、上記バッファから読み出されたデータにレート変更識別子を挿入するものであることを特徴とする請求項４９記載のデータ配信方法。
【請求項５２】
上記コマンドは、上記ホスト装置に割込をかけるものであることを特徴とする請求項４９記載のデータ配信方法。
【請求項５３】
上記データは、ＲＡＩＤ又はＳＤＩシステムから読み出されて上記バッファに供給され、上記コマンドは、誤り訂正のためのＲＡＩＤ機能をイネーブル及びディセーブルするものであることを特徴とする請求項４９記載のデータ配信方法。
【請求項５４】
上記コマンドは、上記バッファから読み出されたデータのバイトをスワッピングするものであることを特徴とする請求項４９記載のデータ配信方法。
【請求項５５】
上記コマンドは、上記バッファから読み出されたデータに適用されるＡＡＬ分解のＰＤＵサイズを変更するものであることを特徴とする請求項４９記載のデータ配信方法。
【請求項５６】
ホスト装置からローディングした少なくともアドレスとコマンドの対を記憶し、該データを蓄積するバッファの読出ポインタによって特定されるアドレスと、上記アドレスとの一致を検出するコマンド回路と、上記コマンド回路で一致が検出されたときのコマンドを実行する実行手段と、上記命令が実行された後に、上記バッファからデータを読み出して配信する手段とを備えるデータ配信装置。
【請求項５７】
上記実行手段は、上記コマンドに基づいて、上記バッファから読み出されたデータのストリーム帯域を変更することを特徴とする請求項５６記載のデータ配信装置。
【請求項５８】
上記実行手段は、上記コマンドに基づいて、上記バッファから読み出されたデータにレート変更識別子を挿入することを特徴とする請求項５６記載のデータ配信装置。
【請求項５９】
上記コマンドは、上記ホスト装置に割込をかけるものであることを特徴とする請求項５６記載のデータ配信装置。
【請求項６０】
上記データは、ＲＡＩＤ又はＳＤＩシステムから読み出されて上記バッファに供給され、上記実行手段は、上記コマンドに基づいて誤り訂正を行うか否かを選択することを特徴とする請求項５６記載のデータ配信装置。
【請求項６１】
上記実行手段は、上記コマンドに基づいて、上記バッファから読み出されたデータのバイトをスワッピングすることを特徴とする請求項５６記載のデータ配信装置。
【請求項６２】
上記実行手段は、上記コマンドに基づいて、上記バッファから読み出されたデータのバイトに、ＰＤＵを用いたＡＡＬ分解を適用するとともに、ＰＤＵサイズを変更することを特徴とする請求項５６記載のデータ配信装置。
【請求項６３】
ネットワークからのデータを受信するステップと、
上記受信されたデータが記憶装置に転送される際に、少なくとも該データ中の所定のビットパターンを検出するステップと、
上記所定のビットパターンが検出されたときのデータ内における該所定のビットパターンの位置に対応した位置情報をリストに追加するステップと、
上記データを上記記憶装置に蓄積するステップと、
上記リスト中の位置情報に基づいて、上記記憶装置からのデータのネットワークへの配信を制御するステップとを有するデータ配信方法。
【請求項６４】
上記データは、ＭＰＥＧ規格に準拠して圧縮されたビデオデータを含み、上記位置情報は、少なくともＩ−ピクチャの位置を示し、上記配信を制御するステップは、上記位置情報に基づいて、上記記憶装置に蓄積されているデータのＩ−ピクチャをアクセスすることを特徴とする請求項６３記載のデータ配信方法。
【請求項６５】
ネットワークからのデータを受信する受信手段と、
上記受信手段からデータが記憶装置に転送される際に、少なくとも該データ中の所定のビットパターンを検出する検出手段と、
上記パターン検出手段で上記所定のビットパターンが検出されたときのデータ内における該所定のビットパターンの位置に対応した位置情報を記憶するリストと、
上記リスト内の位置情報に基づいて、上記記憶装置からのデータのネットワークへの配信を制御する制御手段とを備えるデータ配信装置。
【請求項６６】
上記データは、ＭＰＥＧ規格に準拠して圧縮されたビデオデータを含み、上記位置情報は、少なくともＩ−ピクチャの位置を示し、上記制御手段は、該位置情報に基づいて、Ｉ−ピクチャがアクセスされるように上記記憶装置を制御することを特徴とする請求項６５記載のデータ配信装置。
【請求項６７】
１つ以上の第１のストリームを、同じビットレート特性の１つ以上のストリームを有する１つ以上のクラスに分類するステップと、
各クラスのビットレートを制御するためのパラメータのセットを設定するステップと、
上記パラメータのセットに基づいて、各クラスのレートペーシングを実行するステップとを有するトラヒックシェーピング方法。
【請求項６８】
上記パラメータは、理想的なスケジュールタイムと該理想的なスケジュールタイムに対する増加量とを含み、
上記実行ステップは、１つのクラスの現在のストリームのセルが送信キューに入るときに、上記理想的なスケジュールタイムを上記増加量分だけ増加させるステップと、
上記増加された理想的なスケジュールタイムを基準クロックと比較するステップと、
上記増加された理想的なスケジュールタイムが上記基準クロック以下のときに、上記クラスの次のストリームのＡＴＭセルを上記送信キューに入れるステップとからなることを特徴とする請求項６７記載のトラヒックシェーピング方法。
【請求項６９】
各クラスの上記増加量は、２つの選択可能な値をとり、その一方は、要求されるビットレートよりも高いビットレートを示し、他方は、上記要求されるビットレートよりも低いビットレートを示し、上記実行するステップでは、上記増加量が周期的に交互に用いられることを特徴とする請求項６８記載のトラヒックシェーピング方法。
【請求項７０】
上記増加量は、同じクラスに属するストリームのセルが等間隔となるような値をとることを特徴とする請求項６８記載のトラヒックシェーピング方法。
【請求項７１】
上記第１のストリームは、高い優先度を有し、
更に、低い優先度を有する１つ以上の第２のストリームのトラヒックを、漏れバケツ法によって、シェーピングするステップを有することを特徴とする請求項６７記載のトラヒックシェーピング方法。
【請求項７２】
上記第１のストリームは、可変ビットレートのストリームを含み、
更に、上記可変ビットレートのストリームのビットレート特性が変化したときに、該可変ビットレートのストリームを現在のクラスから外すステップと、
上記可変ビットレートのストリームを新たなクラスに属させるステップと、
上記新たなクラスのパラメータを更新するステップとを有することを特徴とする請求項６７記載のトラヒックシェーピング方法。
【請求項７３】
１つ以上の第１のストリームを、同じビットレート特性の１つ以上のストリームを有する１つ以上のクラスに分類する分類手段と、
各クラスのビットレートを制御するためのパラメータのセットを記憶する記憶手段と、上記記憶手段に記憶されているパラメータのセットに基づいて、各クラスのレートペーシングを実行する手段とを備えるトラヒックシェーピング装置。
【請求項７４】
上記パラメータは、理想的なスケジュールタイムと該理想的なスケジュールタイムに対する増加量とを含み、
上記実行手段は、１つのクラスの現在のストリームのＡＴＭセルが送信キューに入るときに、上記理想的なスケジュールタイムを上記増加量分だけ増加させ、増加された理想的なスケジュールタイムを基準クロックと比較し、増加された理想的なスケジュールタイムが上記基準クロック以下のときに、上記クラスの次のストリームのＡＴＭセルを上記送信キューに入れることを特徴とする請求項７３記載のトラヒックシェーピング装置。
【請求項７５】
各クラスの上記増加量は、２つの選択可能な値をとり、その一方は、要求されるビットレートよりも高いビットレートを示し、
他方は、上記要求されるビットレートよりも低いビットレートを示し、上記実行手段は、増加量の２つの値を周期的に交互に用いることを特徴とする請求項７４記載のトラヒックシェーピング装置。
【請求項７６】
上記増加量は、同じクラスに属するストリームのセルが等間隔となるような値をとることを特徴とする請求項７４記載のトラヒックシェーピング装置。
【請求項７７】
上記第１のストリームは、高い優先度を有し、更に、漏れバケツ法によって、低い優先度を有する１つ以上の第２のストリームのトラヒックをシェーピングする手段を有することを特徴とする請求項７３記載のトラヒックシェーピング装置。
【請求項７８】
上記第１のストリームは、可変ビットレートのストリームを含み、
上記分類手段は、上記可変ビットレートのストリームのビットレート特性が変化したときに、該可変ビットレートのストリームを現在のクラスから外して、新たなクラスに属させ、現在のクラス及び新たなクラスのパラメータが更新されることを特徴とする請求項７３記載のトラヒックシェーピング装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
ＲＡＭインターフェイス５８は、外部ＲＡＭ４２と送信部５０間のインターフェイスを行う。外部ＲＡＭ４２は、例えばデュアルポートＳＤＲＡＭ（Synchronous Dynamic RAM）からなる。この外部ＲＡＭ４２は、記憶装置２０のハードディスク装置からのバーストデータのトラヒックが競合しないようにするために、複数のストリームバッファ４４を有し、データストリームを要求される一定のビットレートで公衆ネットワーク１６に供給する。各ストリームバッファ４４は、１つの出力データストリームを処理する。入力方向とは対照的に、出力方向におけるデータの流れは完全に予測（制御）することができるので、ストリームバッファ４４に対する要求は予め見積もることができる。したがって、ストリームバッファ４４は、外部ＲＡＭ４２内に静的に割り付けることができる。