【手続補正書】
【提出日】平成17年4月22日(2005.4.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体集積回路装置および半導体集積回路装置の製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板の活性領域上に形成されたＭＩＳＦＥＴのゲート電極と、
前記ゲート電極と同層で構成されるとともに、前記ゲート電極間の距離が離れて形成されている空隙領域に配置されたダミーゲート配線と、
前記ゲート電極およびダミーゲート配線を覆い、かつ研磨法により平坦化された被膜を含む絶縁膜とを有する半導体集積回路装置において、
前記ダミーゲート配線は、スクライブ領域にも形成されることを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置であって、
さらに、前記活性領域およびダミー領域を規定する溝と、
前記溝に研磨法により平坦化された被膜を含む絶縁膜が埋込まれた素子分離絶縁膜とを含み、
前記ダミー領域は、前記素子分離領域において、前記スクライブ領域に形成されることを特徴とする半導体集積回路装置。
【請求項３】
半導体基板の活性領域およびダミー領域と、
前記活性領域に形成された半導体素子と、
前記活性領域およびダミー領域を規定する溝と、
前記溝に研磨法により平坦化された被膜を含む絶縁膜が埋込まれた素子分離絶縁膜と、
前記活性領域および素子分離絶縁膜上に形成されたゲート配線とを有する半導体集積回路装置であって、
前記ゲート配線は、前記ゲート配線の下部には前記ダミー領域が形成されないように、前記素子分離絶縁膜上に延在し、
ダミーゲート配線が、前記ゲート配線と同層で構成され、
前記ダミーゲート配線および前記ダミー領域は、スクライブ領域に形成されることを特徴とする半導体集積回路装置。
【請求項４】
半導体基板の活性領域上に形成されたＭＩＳＦＥＴのゲート電極と、
前記ゲート電極と同層で構成されたダミーゲート配線と、
前記ゲート電極およびダミーゲート配線を覆い、かつ研磨法により平坦化された被膜を含む絶縁膜とを有する半導体集積回路装置において、
前記活性領域は、素子分離領域で分離され、
前記ダミーゲート配線は、スクライブ領域に形成されていることを特徴とする半導体集積回路装置。
【請求項５】
請求項４記載の半導体集積回路装置において、
前記活性領域およびダミー領域を規定するように溝が構成され、
前記溝に研磨法により平坦化された被膜を含む絶縁膜が埋込まれて素子分離絶縁膜が形成され、
前記ダミー領域は、前記スクライブ領域に形成されることを特徴とする半導体集積回路装置。
【請求項６】
半導体基板の活性領域およびダミー領域と、
前記活性領域に形成された半導体素子と、
前記活性領域およびダミー領域を規定する溝と、
前記溝に形成された素子分離絶縁膜とを有する半導体集積回路装置であって、
前記素子分離絶縁膜は、前記溝上に堆積された絶縁膜を、研磨法により埋込むことにより形成され、
前記ダミー領域は、スクライブ領域に形成されることを特徴とする半導体集積回路装置。
【請求項７】
請求項６記載の半導体集積回路装置において、
前記ダミー領域は、前記スクライブ領域および周辺回路形成領域に形成されることを特徴とする半導体集積回路装置。
【請求項８】
請求項６記載の半導体集積回路装置において、
前記ダミー領域は、前記スクライブ領域およびボンディングパッド形成領域に形成されることを特徴とする半導体集積回路装置。
【請求項９】
請求項６記載の半導体集積回路装置において、
前記ダミー領域は、ボンディングパッドの下部に形成されることを特徴とする半導体集積回路装置。
【請求項１０】
半導体集積回路装置であって、
半導体基板の半導体素子の活性領域を規定する領域およびスクライブ領域にダミー領域を規定する溝を形成する工程と、
前記溝を埋め込むように前記溝上に絶縁膜を形成する工程と、
前記絶縁膜を研磨して、前記溝内に前記絶縁膜を埋め込む工程とにより形成されたことを特徴とする半導体集積回路装置。
【請求項１１】
半導体集積回路装置の製造方法であって、
半導体基板の半導体素子の活性領域を規定する領域およびスクライブ領域にダミー領域を規定する溝を形成する工程と、
前記溝上に絶縁膜を堆積して、前記溝を埋め込む工程と、
前記絶縁膜を研磨して、前記絶縁膜の表面を平坦化する工程とを有することを特徴とする半導体集積回路装置の製造方法。
【請求項１２】
半導体集積回路装置であって、
半導体基板の活性領域およびダミー領域と、
前記活性領域に形成された半導体素子と、
前記活性領域およびダミー領域を規定する溝と、
前記溝に研磨法により平坦化された第１の被膜を含む第１の絶縁膜が埋込まれた素子分離絶縁膜と、
前記半導体素子のゲート電極と同層で構成されたダミーゲート配線と、
前記ゲート電極および前記ダミーゲート配線を覆い、かつ研磨法により平坦化された第２の被膜を含む第２の絶縁膜と、
前記第２の絶縁膜上に形成された配線と、
前記配線と同層の配線層で構成されたダミー配線と、
前記配線およびダミー配線を覆い、かつ研磨法により平坦化された第３の被膜を含む層間絶縁膜と、
を有し、
前記ダミー配線、前記ダミーゲート配線および前記ダミー領域は、スクライブ領域に形成されることを特徴とする半導体集積回路装置。
【請求項１３】
請求項１２記載の半導体集積回路装置において、
前記ダミーゲート配線および前記ダミー配線の幅は、ボンディングパッド間の距離以下で構成されることを特徴とする半導体集積回路装置。
【請求項１４】
請求項１２記載の半導体集積回路装置において、
前記ダミー配線、前記ダミーゲート配線および前記ダミー領域は、前記スクライブ領域および回路形成領域に形成されることを特徴とする半導体集積回路装置。
【請求項１５】
半導体集積回路装置であって、
半導体基板の活性領域およびダミー領域と、
前記活性領域に形成された半導体素子と、
前記活性領域およびダミー領域を規定する溝と、
前記溝に研磨法により平坦化された第１の被膜を含む第１の絶縁膜が埋込まれた素子分離絶縁膜と、
前記半導体基板の上部に形成された配線と、
前記配線と同層の配線層で構成されたダミー配線と、
前記配線および前記ダミー配線を覆い、かつ研磨法により平坦化された第３の被膜を含む層間絶縁膜と、
を有し、
前記ダミー配線および前記ダミー領域は、スクライブ領域に形成されることを特徴とする半導体集積回路装置。
【請求項１６】
請求項１５記載の半導体集積回路装置において、
前記ダミー配線の幅は、ボンディングパッド間の距離以下で構成されることを特徴とする半導体集積回路装置。
【請求項１７】
請求項１５記載の半導体集積回路装置において、
前記ダミー配線および前記ダミー領域は、前記スクライブ領域および回路形成領域に形成されることを特徴とする半導体集積回路装置。
【請求項１８】
半導体集積回路装置の製造方法であって、
半導体基板の活性領域およびダミー領域を規定する溝を形成する工程と、
前記溝上に堆積した第１の絶縁膜を研磨して、前記溝に前記第１の絶縁膜を埋め込み素子分離絶縁膜を形成する工程と、
半導体素子のゲート電極と、前記ゲート電極と同層で構成されたダミーゲート配線を形成する工程と、
前記ゲート電極および前記ダミーゲート配線上に堆積した第２の絶縁膜を研磨して、前記第２の絶縁膜を平坦化する工程と、
を有し、
前記ダミーゲート配線および前記ダミー領域は、スクライブ領域に形成されることを特徴とする半導体集積回路装置の製造方法。
【請求項１９】
請求項１８記載の半導体集積回路装置の製造方法において、
前記ダミーゲート配線の幅は、ボンディングパッド間の距離以下で構成されることを特徴とする半導体集積回路装置の製造方法。
【請求項２０】
請求項１８記載の半導体集積回路装置の製造方法において、
前記ダミーゲート配線および前記ダミー領域は、前記スクライブ領域および回路形成領域に形成されることを特徴とする半導体集積回路装置の製造方法。
【請求項２１】
半導体集積回路装置の製造方法であって、
半導体基板の活性領域およびダミー領域を規定する溝を形成する工程と、
前記溝上に堆積した第１の絶縁膜を研磨して、前記溝に前記第１の絶縁膜を埋め込み素子分離絶縁膜を形成する工程と、
前記半導体基板の上部に配線と、前記配線と同層の配線層で構成されたダミー配線とを形成する工程と、
前記配線および前記ダミー配線上に堆積した第３の絶縁膜を研磨して、前記第３の絶縁膜を平坦化する工程と、
を有し、
前記ダミー配線および前記ダミー領域は、スクライブ領域に形成されることを特徴とする半導体集積回路装置の製造方法。
【請求項２２】
請求項２１記載の半導体集積回路装置の製造方法において、
前記ダミー配線の幅は、ボンディングパッド間の距離以下で構成されることを特徴とする半導体集積回路装置の製造方法。
【請求項２３】
請求項２１記載の半導体集積回路装置の製造方法において、
前記ダミー配線および前記ダミー領域は、前記スクライブ領域および回路形成領域に形成されることを特徴とする半導体集積回路装置の製造方法。
【請求項２４】
半導体集積回路装置の製造方法であって、
半導体基板の活性領域およびダミー領域を規定する溝を形成する工程と、
前記溝上に堆積した第１の絶縁膜を研磨して、前記溝に前記第１の絶縁膜を埋め込み素子分離絶縁膜を形成する工程と、
半導体素子のゲート電極と、前記ゲート電極と同層で構成されたダミーゲート配線を形成する工程と、
前記ゲート電極および前記ダミーゲート配線上に堆積した第２の絶縁膜を研磨して、前記第２の絶縁膜を平坦化する工程と、
平坦化された前記第２の絶縁膜上に配線と、前記配線と同層の配線層で構成されたダミー配線とを形成する工程と、
前記配線および前記ダミー配線上に堆積した第３の絶縁膜を研磨して、前記第３の絶縁膜を平坦化する工程と、
を有し、
前記ダミーゲート配線および前記ダミー領域は、スクライブ領域に形成されることを特徴とする半導体集積回路装置の製造方法。
【請求項２５】
請求項２４記載の半導体集積回路装置の製造方法において、
前記ダミーゲート配線および前記ダミー配線の幅は、ボンディングパッド間の距離以下で構成されることを特徴とする半導体集積回路装置の製造方法。
【請求項２６】
請求項２４記載の半導体集積回路装置の製造方法において、
前記ダミー配線、前記ダミーゲート配線および前記ダミー領域は、前記スクライブ領域および回路形成領域に形成されることを特徴とする半導体集積回路装置の製造方法。