【手続補正書】
【提出日】平成16年5月12日(2004.5.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】不揮発性半導体記憶装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に不揮発性のメモリセルがアレイ状に配列されたメモリセルアレイを有し、このメモリセルアレイ中の素子領域がＳＴＩ構造の素子分離領域で分離された不揮発性半導体記憶装置において、
上記素子分離領域は、上記メモリセルアレイの一端から対向する他端まで第１の方向に沿って実質的に同一幅で同一間隔に規則的に配列された複数の帯状のトレンチと、このトレンチ内に埋め込み形成された絶縁膜とを備え、
上記メモリセルアレイは、上記メモリセルのソース領域上に形成され、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向と交差する第２の方向に沿って同一幅で同一間隔に規則的に配列されたソース線と、上記メモリセルアレイの一端から対向する他端まで上記第１の方向に沿って配置され、ソースコンタクト部で上記各ソース線に接続される共通ソース線とを備えることを特徴とする不揮発性半導体記憶装置。
【請求項２】
半導体基板上に不揮発性のメモリセルがアレイ状に配列されたメモリセルアレイを有する不揮発性半導体記憶装置において、
上記各メモリセルは、ソース，ドレイン領域間の半導体基板上に形成されたトンネル絶縁膜と、このトンネル絶縁膜上に形成され、上記メモリセルアレイの一端から対向する他端まで第１の方向に沿って実質的に同一幅で同一間隔に規則的に形成されたフローティングゲートと、上記フローティングゲート上に形成された絶縁膜と、この絶縁膜上に形成されたコントロールゲートとを備え、
上記メモリセルアレイは、上記メモリセルのソース領域上に形成され、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向と交差する第２の方向に沿って同一幅で同一間隔に規則的に配列されたソース線と、上記メモリセルアレイの一端から対向する他端まで上記第１の方向に沿って配置され、ソースコンタクト部で上記各ソース線に接続される共通ソース線とを備えることを特徴とする不揮発性半導体記憶装置。
【請求項３】
半導体基板上に不揮発性のメモリセルがアレイ状に配列されたメモリセルアレイを有する不揮発性半導体記憶装置において、
上記メモリセルアレイの一端から対向する他端まで第１の方向に沿って実質的に同一幅で同一間隔に規則的に配設された複数の帯状のワード線を備え、
上記メモリセルアレイは、上記メモリセルのソース領域上に形成され、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向に沿って上記ワード線と同一幅で同一間隔に規則的に配列されたソース線と、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向と交差する第２の方向に沿って配置され、ソースコンタクト部で上記各ソース線に接続される共通ソース線とを備えることを特徴とする不揮発性半導体記憶装置。
【請求項４】
半導体基板上に不揮発性のメモリセルがアレイ状に配列されたメモリセルアレイを有し、このメモリセルアレイ中の素子領域がＳＴＩ構造の素子分離領域で分離された不揮発性半導体記憶装置において、
上記素子分離領域は、上記メモリセルアレイの一端から対向する他端まで、第１の方向に沿って実質的に同一幅で同一間隔に規則的に配列された複数の帯状のトレンチと、このトレンチ内に埋め込み形成された絶縁膜とを備え、
上記各メモリセルは、ソース，ドレイン領域間の半導体基板上に形成されたトンネル絶縁膜と、このトンネル絶縁膜上に形成され、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向に沿って実質的に同一幅で同一間隔に規則的に形成されたフローティングゲートと、上記フローティングゲート上に形成された絶縁膜と、この絶縁膜上に形成されたコントロールゲートとを備え、
上記メモリセルアレイは、上記メモリセルのソース領域上に形成され、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向と交差する第２の方向に沿って同一幅で同一間隔に配列されたソース線と、上記メモリセルアレイの一端から対向する他端まで上記第１の方向に沿って同一幅で同一間隔に配置され、ソースコンタクト部で上記各ソース線に接続される共通ソース線とを備えることを特徴とする不揮発性半導体記憶装置。
【請求項５】
半導体基板上に不揮発性のメモリセルがアレイ状に配列されたメモリセルアレイを有し、このメモリセルアレイ中の素子領域がＳＴＩ構造の素子分離領域で分離された不揮発性半導体記憶装置において、
上記素子分離領域は、上記メモリセルアレイの一端から対向する他端まで、第１の方向に沿って実質的に同一幅で同一間隔に規則的に配列された複数の帯状のトレンチと、このトレンチ内に埋め込み形成された絶縁膜とを備え、
上記各メモリセルは、ソース，ドレイン領域間の半導体基板上に形成されたトンネル絶縁膜と、このトンネル絶縁膜上に形成されたフローティングゲートと、上記フローティングゲート上に形成された絶縁膜と、この絶縁膜上に形成されたコントロールゲートとを備え、
上記コントロールゲートは、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向と交差する第２の方向に沿って実質的に同一幅で同一間隔に規則的に配設される複数の帯状のワード線を形成し、
上記メモリセルアレイは、上記メモリセルのソース領域上に形成され、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向と交差する第２の方向に沿って実質的に同一幅で同一間隔に規則的に配列されたソース線と、上記メモリセルアレイの一端から対向する他端まで上記第１の方向に沿って配置され、ソースコンタクト部で上記各ソース線に接続される共通ソース線とを備えることを特徴とする不揮発性半導体記憶装置。
【請求項６】
半導体基板上に不揮発性のメモリセルがアレイ状に配列されたメモリセルアレイを有する不揮発性半導体記憶装置において、
上記各メモリセルは、ソース，ドレイン領域間の半導体基板上に形成されたトンネル絶縁膜と、このトンネル絶縁膜上に形成され、上記メモリセルアレイの一端から対向する他端まで、第１の方向に沿って実質的に同一幅で同一間隔に規則的に形成されたフローティングゲートと、上記フローティングゲート上に形成された絶縁膜と、この絶縁膜上に形成されたコントロールゲートとを備え、
上記コントロールゲートは、メモリセルアレイの一端から対向する他端まで、上記第１の方向と交差する第２の方向に沿って実質的に同一幅で同一間隔に規則的に配設される複数の帯状のワード線を形成し、
上記メモリセルアレイは、上記メモリセルのソース領域上に、上記メモリセルアレイの一端から対向する他端まで、上記第２の方向に沿って形成されたソース線と、上記メモリセルアレイの一端から対向する他端まで上記第１の方向に沿って同一幅で同一間隔に配置され、ソースコンタクト部で上記各ソース線に接続される共通ソース線とを備えることを特徴とする不揮発性半導体記憶装置。
【請求項７】
半導体基板上に不揮発性のメモリセルがアレイ状に配列されたメモリセルアレイを有し、このメモリセルアレイ中の素子領域がＳＴＩ構造の素子分離領域で分離された不揮発性半導体記憶装置において、
上記素子分離領域は、上記メモリセルアレイの一端から対向する他端まで、第１の方向に沿って実質的に同一幅で同一間隔に規則的に配列された複数の帯状のトレンチと、このトレンチ内に埋め込み形成された絶縁膜とを備え、
上記各メモリセルは、ソース，ドレイン領域間の半導体基板上に形成されたトンネル絶縁膜と、このトンネル絶縁膜上に形成され、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向に沿って実質的に同一幅で同一間隔に規則的に形成されたフローティングゲートと、上記フローティングゲート上に形成された絶縁膜と、この絶縁膜上に形成されたコントロールゲートとを備え、
上記コントロールゲートは、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向と交差する第２の方向に沿って実質的に同一幅で同一間隔に規則的に配設される複数の帯状のワード線を形成し、
上記メモリセルアレイは、上記メモリセルのソース領域上に形成され、上記メモリセルアレイの一端から対向する他端まで上記第２の方向に沿って同一幅で同一間隔に配置されたソース線と、上記メモリセルアレイの一端から対向する他端まで上記第１の方向に沿って配置され、ソースコンタクト部で上記各ソース線に接続される共通ソース線とを備えることを特徴とする不揮発性半導体記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
【発明が解決しようとする課題】
上記のように従来の不揮発性半導体記憶装置は、メモリセルアレイのパターンの周期性が乱れている部分の存在によりエッチングが不均一となり、メモリセル毎の種々の電気的特性がばらつくという問題があった。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、メモリセルアレイのパターンの周期性の乱れによるエッチングのばらつきを防止でき、メモリセル毎の種々の電気的特性を均一化できる不揮発性半導体記憶装置を提供することにある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
【課題を解決するための手段】
この発明の請求項１に記載した不揮発性半導体記憶装置は、半導体基板上に不揮発性のメモリセルがアレイ状に配列されたメモリセルアレイを有し、このメモリセルアレイ中の素子領域がＳＴＩ構造の素子分離領域で分離された不揮発性半導体記憶装置において、上記素子分離領域は、上記メモリセルアレイの一端から対向する他端まで第１の方向に沿って実質的に同一幅で同一間隔に規則的に配列された複数の帯状のトレンチと、このトレンチ内に埋め込み形成された絶縁膜とを備え、上記メモリセルアレイは、上記メモリセルのソース領域上に形成され、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向と交差する第２の方向に沿って同一幅で同一間隔に規則的に配列されたソース線と、上記メモリセルアレイの一端から対向する他端まで上記第１の方向に沿って配置され、ソースコンタクト部で上記各ソース線に接続される共通ソース線とを備える。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
この発明の請求項２に記載した不揮発性半導体記憶装置は、半導体基板上に不揮発性のメモリセルがアレイ状に配列されたメモリセルアレイを有する不揮発性半導体記憶装置において、上記各メモリセルは、ソース，ドレイン領域間の半導体基板上に形成されたトンネル絶縁膜と、このトンネル絶縁膜上に形成され、上記メモリセルアレイの一端から対向する他端まで第１の方向に沿って実質的に同一幅で同一間隔に規則的に形成されたフローティングゲートと、上記フローティングゲート上に形成された絶縁膜と、この絶縁膜上に形成されたコントロールゲートとを備え、上記メモリセルアレイは、上記メモリセルのソース領域上に形成され、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向と交差する第２の方向に沿って同一幅で同一間隔に規則的に配列されたソース線と、上記メモリセルアレイの一端から対向する他端まで上記第１の方向に沿って配置され、ソースコンタクト部で上記各ソース線に接続される共通ソース線とを備える。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また、この発明の請求項３に記載した不揮発性半導体記憶装置は、半導体基板上に不揮発性のメモリセルがアレイ状に配列されたメモリセルアレイを有する不揮発性半導体記憶装置において、上記メモリセルアレイの一端から対向する他端まで第１の方向に沿って実質的に同一幅で同一間隔に規則的に配設された複数の帯状のワード線を備え、上記メモリセルアレイは、上記メモリセルのソース領域上に形成され、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向に沿って上記ワード線と同一幅で同一間隔に規則的に配列されたソース線と、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向と交差する第２の方向に沿って配置され、ソースコンタクト部で上記各ソース線に接続される共通ソース線とを備える。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
この発明の請求項４に記載した不揮発性半導体記憶装置は、半導体基板上に不揮発性のメモリセルがアレイ状に配列されたメモリセルアレイを有し、このメモリセルアレイ中の素子領域がＳＴＩ構造の素子分離領域で分離された不揮発性半導体記憶装置において、上記素子分離領域は、上記メモリセルアレイの一端から対向する他端まで、第１の方向に沿って実質的に同一幅で同一間隔に規則的に配列された複数の帯状のトレンチと、このトレンチ内に埋め込み形成された絶縁膜とを備え、上記各メモリセルは、ソース，ドレイン領域間の半導体基板上に形成されたトンネル絶縁膜と、このトンネル絶縁膜上に形成され、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向に沿って実質的に同一幅で同一間隔に規則的に形成されたフローティングゲートと、上記フローティングゲート上に形成された絶縁膜と、この絶縁膜上に形成されたコントロールゲートとを備え、上記メモリセルアレイは、上記メモリセルのソース領域上に形成され、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向と交差する第２の方向に沿って同一幅で同一間隔に配列されたソース線と、上記メモリセルアレイの一端から対向する他端まで上記第１の方向に沿って同一幅で同一間隔に配置され、ソースコンタクト部で上記各ソース線に接続される共通ソース線とを備える。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
更に、この発明の請求項５に記載した不揮発性半導体記憶装置は、半導体基板上に不揮発性のメモリセルがアレイ状に配列されたメモリセルアレイを有し、このメモリセルアレイ中の素子領域がＳＴＩ構造の素子分離領域で分離された不揮発性半導体記憶装置において、上記素子分離領域は、上記メモリセルアレイの一端から対向する他端まで、第１の方向に沿って実質的に同一幅で同一間隔に規則的に配列された複数の帯状のトレンチと、このトレンチ内に埋め込み形成された絶縁膜とを備え、上記各メモリセルは、ソース，ドレイン領域間の半導体基板上に形成されたトンネル絶縁膜と、このトンネル絶縁膜上に形成されたフローティングゲートと、上記フローティングゲート上に形成された絶縁膜と、この絶縁膜上に形成されたコントロールゲートとを備え、上記コントロールゲートは、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向と交差する第２の方向に沿って実質的に同一幅で同一間隔に規則的に配設される複数の帯状のワード線を形成し、上記メモリセルアレイは、上記メモリセルのソース領域上に形成され、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向と交差する第２の方向に沿って実質的に同一幅で同一間隔に規則的に配列されたソース線と、上記メモリセルアレイの一端から対向する他端まで上記第１の方向に沿って配置され、ソースコンタクト部で上記各ソース線に接続される共通ソース線とを備える。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
この発明の請求項６に記載した不揮発性半導体記憶装置は、半導体基板上に不揮発性のメモリセルがアレイ状に配列されたメモリセルアレイを有する不揮発性半導体記憶装置において、上記各メモリセルは、ソース，ドレイン領域間の半導体基板上に形成されたトンネル絶縁膜と、このトンネル絶縁膜上に形成され、上記メモリセルアレイの一端から対向する他端まで、第１の方向に沿って実質的に同一幅で同一間隔に規則的に形成されたフローティングゲートと、上記フローティングゲート上に形成された絶縁膜と、この絶縁膜上に形成されたコントロールゲートとを備え、上記コントロールゲートは、メモリセルアレイの一端から対向する他端まで、上記第１の方向と交差する第２の方向に沿って実質的に同一幅で同一間隔に規則的に配設される複数の帯状のワード線を形成し、上記メモリセルアレイは、上記メモリセルのソース領域上に、上記メモリセルアレイの一端から対向する他端まで、上記第２の方向に沿って形成されたソース線と、上記メモリセルアレイの一端から対向する他端まで上記第１の方向に沿って同一幅で同一間隔に配置され、ソースコンタクト部で上記各ソース線に接続される共通ソース線とを備える。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
この発明の請求項７に記載した不揮発性半導体記憶装置は、半導体基板上に不揮発性のメモリセルがアレイ状に配列されたメモリセルアレイを有し、このメモリセルアレイ中の素子領域がＳＴＩ構造の素子分離領域で分離された不揮発性半導体記憶装置において、上記素子分離領域は、上記メモリセルアレイの一端から対向する他端まで、第１の方向に沿って実質的に同一幅で同一間隔に規則的に配列された複数の帯状のトレンチと、このトレンチ内に埋め込み形成された絶縁膜とを備え、上記各メモリセルは、ソース，ドレイン領域間の半導体基板上に形成されたトンネル絶縁膜と、このトンネル絶縁膜上に形成され、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向に沿って実質的に同一幅で同一間隔に規則的に形成されたフローティングゲートと、上記フローティングゲート上に形成された絶縁膜と、この絶縁膜上に形成されたコントロールゲートとを備え、上記コントロールゲートは、上記メモリセルアレイの一端から対向する他端まで、上記第１の方向と交差する第２の方向に沿って実質的に同一幅で同一間隔に規則的に配設される複数の帯状のワード線を形成し、上記メモリセルアレイは、上記メモリセルのソース領域上に形成され、上記メモリセルアレイの一端から対向する他端まで上記第２の方向に沿って同一幅で同一間隔に配置されたソース線と、上記メモリセルアレイの一端から対向する他端まで上記第１の方向に沿って配置され、ソースコンタクト部で上記各ソース線に接続される共通ソース線とを備える。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
【発明の効果】
以上説明したように、この発明によれば、メモリセルアレイのパターンの周期性の乱れによるエッチングのばらつきを防止でき、メモリセル毎の種々の電気的特性を均一化できる不揮発性半導体記憶装置が得られる。