(57)【要約】【課題】Ａ／Ｄ変換器のビット数で定まる分解能を越える分解能を簡単に得ることができるＡ／Ｄ変換方法及びＡ／Ｄ変換装置を提供する。【解決手段】抵抗分圧回路の抵抗Ｒ２と抵抗Ｒ３の接続点に入力電圧を入力し、抵抗Ｒ１と抵抗Ｒ２の接続点の電圧を８ビットのＡ／Ｄ変換器１の入力チャンネル１に、抵抗Ｒ３と抵抗Ｒ４の接続点の電圧をＡ／Ｄ変換器１の入力チャンネル２に入力する。これにより、０Ｖ〜５Ｖの入力電圧のすべての領域でＡ／Ｄ変換器１の二つの入力チャンネルに１０ｍＶの一定の電位差を発生させることができるので、Ａ／Ｄ変換器１の出力チャンネル１、２のＡ／Ｄ変換値を加算器２で加算することにより９ビットのＡ／Ｄ変換結果を得ることができる。【選択図】図６
2010057002.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧と、入力電圧にＡ／Ｄ変換分解能の１／２のバイアス電圧を付加した電圧とをＡ／Ｄ変換し、二つのＡ／Ｄ変換値を加算することを特徴とするＡ／Ｄ変換方法。
【請求項２】
入力電圧にＡ／Ｄ変換分解能の１／２のバイアス電圧を付加する手段と、入力電圧と前記バイアス電圧が付加された電圧とをＡ／Ｄ変換する二つのＡ／Ｄ変換器と、二つのＡ／Ｄ変換器の出力値を加算する加算器とを備えたことを特徴とするＡ／Ｄ変換装置。
【請求項３】
入力電圧に異なるバイアス電圧を付加することにより、Ａ／Ｄ変換分解能の１／２の電位差を有する二つの電圧を発生する電圧発生手段と、前記電圧発生手段からの二つの電圧をＡ／Ｄ変換する二つのＡ／Ｄ変換器と、二つのＡ／Ｄ変換器の出力値を加算する加算器とを備えたことを特徴とするＡ／Ｄ変換装置。
【請求項４】
前記電圧発生手段が、電源電圧が印加される四つの分圧抵抗よりなり、前記分圧抵抗の中間の二つの抵抗の接続点に入力電圧が入力され、前記分圧抵抗の上下の二つの抵抗の接続点の電圧がＡ／Ｄ変換器に入力されることを特徴とする、請求項３に記載されたＡ／Ｄ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をデジタル信号に変換するＡ／Ｄ変換方法及びＡ／Ｄ変換装置に関し、特に、簡単な構成で高精度のデジタル変換値を得ることができるＡ／Ｄ変換方法及びＡ／Ｄ変換装置に関する。
【背景技術】
【０００２】
アナログ信号をデジタル信号に変換する汎用のＡ／Ｄ変換器として積分型や逐次比較型が知られている。
図１は積分型のＡ／Ｄ変換器の一例であり、このＡ／Ｄ変換器が変換を開始すると、タイマ１１により設定された一定時間の間、入力電圧を積分器１２により０Ｖから積分する。次に、入力を切り替えて一定の基準電圧で逆方向に積分し、０Ｖに戻るまでの時間、一定周期のクロックをカウンタ１４によりカウントする。この０Ｖに戻るまでの時間は入力電圧に比例しているので、カウンタ１４の出力値も入力電圧に比例した値となり、その値をＡ／Ｄ変換値として出力する。
【０００３】
また、図２は逐次比較型のＡ／Ｄ変換器の一例であり、逐次比較レジスタ２１に格納されているデジタル値をＤ／Ａコンバータ２２によりアナログ値に変換した電圧と入力電圧とをコンパレータ２３により比較する。そして、このコンパレータ２３の出力により逐次比較型レジスタ２１のデジタル値を増減することにより、逐次比較型レジスタ２１のデジタル値をＡ／Ｄ変換値として出力することができる（例えば、特許文献１参照）。
【特許文献１】特開平５−２２７０３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のように汎用のＡ／Ｄ変換器として様々なＡ／Ｄ変換器が使用されているが、Ａ／Ｄ変換の精度はカウンタや逐次比較型レジスタの桁数により決定され、カウンタや逐次比較型レジスタが８ビットの場合の分解能は０．４％（＝１／２５６）である。この分解能を上げるためにはカウンタや逐次比較型レジスタの桁数が多い高価なＡ／Ｄ変換器を使用しなければならず、装置に組み込むにはコストアップとなる、という問題がある。
【０００５】
本発明は、上記の問題に鑑みてなされたもので、Ａ／Ｄ変換器のビット数で定まる分解能を越える分解能を簡単に得ることができるＡ／Ｄ変換方法及びＡ／Ｄ変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述の目的を達成するため、本発明に係るＡ／Ｄ変換方法及びＡ／Ｄ変換装置は、入力電圧にＡ／Ｄ変換分解能の１／２のバイアス電圧を付加した電圧と入力電圧とをＡ／Ｄ変換し、二つのＡ／Ｄ変換値を加算することを特徴とする。
【０００７】
また、本発明に係る他のＡ／Ｄ変換装置は、入力電圧に異なるバイアス電圧を付加することにより、Ａ／Ｄ変換分解能の１／２の電位差を有する二つの電圧を発生する電圧発生手段と、前記電圧発生手段からの二つの電圧をＡ／Ｄ変換する二つのＡ／Ｄ変換器と、二つのＡ／Ｄ変換器の出力値を加算する加算器とを備えたことを特徴とする。
【発明の効果】
【０００８】
本発明に係るＡ／Ｄ変換方法及びＡ／Ｄ変換装置によれば、例えば、安価な２チャンネル、８ビットの汎用のＡ／Ｄ変換器を使用することにより、１チャンネル、９ビットのＡ／Ｄ変換器の代用が可能となるので、高価なＡ／Ｄ変換器を使用することなく、高精度なＡ／Ｄ変換出力を得ることができる。
【０００９】
また、本発明に係る他のＡ／Ｄ変換装置によれば、フローティングの電源を必要とすることなく、抵抗分圧を代用して擬似的にＡ／Ｄ変換分解能の１／２の電位差を有する電圧を発生させることができる。
【実施例１】
【００１０】
以下、本発明のＡ／Ｄ変換装置の実施例について、図面を用いて説明する。
図３は本発明のＡ／Ｄ変換装置の概念を示すブロック図であり、このＡ／Ｄ変換装置は、８ビットの分解能の２チャンネルのＡ／Ｄ変換器１とＡ／Ｄ変換器１の二つの出力チャンネルのＡ／Ｄ変換値を加算する加算器２により構成されている。
【００１１】
入力電圧をＡ／Ｄ変換器１の入力チャンネル２（In2）に入力するとともに、１０ｍＶのバイアス電圧を加算してＡ／Ｄ変換器１の入力チャンネル１(In1)に入力し、Ａ／Ｄ変換器１の出力チャンネル１(Out1)、出力チャンネル２(Out2)のＡ／Ｄ変換値を加算器２で加算することにより９ビットの分解能のＡ／Ｄ変換出力を得ることができる。
【００１２】
以下、Ａ／Ｄ変換器１の出力チャンネル１、出力チャンネル２のＡ／Ｄ変換値を加算器２で加算することにより９ビットの分解能が得られることを図４の表により説明する。なお、この例はＡ／Ｄ変換器１が８ビット（＝２５６）、入力電圧が０〜５Ｖの場合であり、０〜２５５の２５６個を２５５に分解するので、以下２５５で説明する。
５Ｖ÷２５５≒２０ｍＶであるので、Ａ／Ｄ変換器１のＡ／Ｄ変換結果は図４（ａ）に示すように、２０ｍＶごとに１増える。一方、９ビット（５１２）は、８ビットの２倍の感度を持つので、図４（ｂ）に示すように、５Ｖ÷５１１≒１０ｍＶごとに１増える。
【００１３】
そして、図３に示すように、８ビットのＡ／Ｄ変換器１の入力チャンネル１に＋１０ｍＶのゲタを履かせた値を入力すると、Ａ／Ｄ変換器１の出力チャンネル１のＡ／Ｄ変換値は入力電圧に応じて図４（ｃ）の+10mVに示すように変化する。また、Ａ／Ｄ変換器１の出力チャンネル２のＡ／Ｄ変換値は入力電圧に応じて図４（ｃ）のオリジナルに示すように変化するので、これらのＡ／Ｄ変換値を加算器２で加算することにより、図４（ｃ）の加算結果に示すように、図４（ｂ）の９ビットと同じ結果を得ることができる。
以上のように、Ａ／Ｄ変換器の分解能（ＬＳＢ）の半分だけシフトした入力電圧のＡ／Ｄ変換値とオリジナルの入力電圧のＡ／Ｄ変換値を加算することにより、Ａ／Ｄ変換精度を上げることが可能となる。
【実施例２】
【００１４】
上記のように、入力電圧にＡ／Ｄ変換分解能の半分の電圧をプラスするか、マイナスすることにより、Ａ／Ｄ変換精度を上げることができるが、フローティングの１０ｍＶを実現するには電池等を必要とし、容易ではなく、抵抗分圧で代用したいが、単に抵抗分圧して１０ｍＶを作成しても、５Ｖ付近で１０ｍＶであっても、０Ｖ付近では１０ｍＶが維持できない。このため、この実施例では、擬似的に１０ｍＶを作り出すために、図５に示すように、５Ｖと入力電圧、入力電圧と０Ｖの両サイドに５ｍＶを作り出して５Ｖ〜入力電圧〜０Ｖのすべての領域でＡ／Ｄ変換値１の二つの入力チャンネル１、２に１０ｍＶの電位差が発生するようにした。
【００１５】
図６は１０ｍＶの電位差を擬似的に発生させるための回路構成を示す図であり、図に示すように、４つの抵抗Ｒ１〜Ｒ４により抵抗分圧回路を構成し、抵抗Ｒ２と抵抗Ｒ３の接続点に入力電圧を入力し、抵抗Ｒ１と抵抗Ｒ２の接続点の電圧をＡ／Ｄ変換器１の入力チャンネル１に、抵抗Ｒ３と抵抗Ｒ４の接続点の電圧をＡ／Ｄ変換器１の入力チャンネル２に入力する。なお、この抵抗分圧回路の電源電圧は５Ｖであり、抵抗Ｒ１、抵抗Ｒ４の抵抗値は510kΩ、抵抗Ｒ２と抵抗Ｒ３の抵抗値は1kΩである。
【００１６】
入力電圧が０Ｖの場合、図７（ａ）に示すように、Ａ／Ｄ変換器１の入力チャンネル１の電圧は１０ｍＶとなり、Ａ／Ｄ変換器１の入力チャンネル２の電圧は０Ｖとなる。また、入力電圧が2.5Ｖの場合、図７（ｂ）に示すように、Ａ／Ｄ変換器のチャンネル１の電圧は2.5Ｖ＋５ｍＶとなり、Ａ／Ｄ変換器のチャンネル２の電圧は2.5Ｖ−５ｍＶとなる。さらに、入力電圧が５Ｖの場合、図７（ｃ）に示すように、Ａ／Ｄ変換器１の入力チャンネル１の電圧は５Ｖとなり、Ａ／Ｄ変換器１の入力チャンネル２の電圧は５Ｖ−１０ｍＶとなる。
【００１７】
図８は入力電圧の変化に応じてＡ／Ｄ変換器１の出力チャンネル１、入力チャンネル２から得られるＡ／Ｄ変換値の変化を示すグラフであり、図
９は図８のグラフの入力電圧０Ｖ付近及び2.5Ｖ付近の拡大図である。図９に示すように、入力電圧が大きくなるにつれて、Ａ／Ｄ変換器１のＡ／Ｄ変換器１の出力チャンネル１のＡ／Ｄ変換値は、1/255ずつ、図８、図９の一点鎖線で示す入力電圧の真のＡ／Ｄ変換値に近づき、Ａ／Ｄ変換器１の出力チャンネル２のＡ／Ｄ変換値は1/255ずつ真のＡ／Ｄ変換値から離れていく。
【００１８】
これにより、図８に示すように、０Ｖ〜５Ｖの入力電圧のすべての領域でＡ／Ｄ変換器１の二つの入力チャンネル１、２に１０ｍＶの一定の電位差を発生させることができるので、Ａ／Ｄ変換器１の出力チャンネル１、出力チャンネル２のＡ／Ｄ変換値を加算器２で加算することにより９ビットのＡ／Ｄ変換結果を得ることができる。
なお、グラフの＊部分に示すように、抵抗分圧で感度が255／256に鈍くなっているので、本来の９ビットは０〜511であるが、加算器２で出力チャンネル１、２のＡ／Ｄ変換値を加算したＡ／Ｄ変換結果は、255＋255が最大となるので、０〜510となる。
【００１９】
次に、上記の実施例における抵抗器の精度がＡ／Ｄ変換結果の精度に与える影響について説明する。
図６のＡ／Ｄ変換装置の性能は分圧抵抗Ｒ１〜Ｒ４の精度以外はＡ／Ｄ変換器１の性能に等しいが、抵抗の絶対値精度の影響は小さく、特殊な抵抗を必要としない。
すなわち、図６の実施例では1:512の比に近いものとして、１ｋΩと510ｋΩを選んでいるが、比は1:510で、図１０（ａ）に示すように、５Ｖの分圧電圧は4.9902Ｖとなり、Ａ／Ｄ変換器１の分解能ＬＳＢ＝10ｍＶに対して0.2ｍＶ程度のズレがあるが、９ビット精度を達成することができる。
【００２０】
そして、図１０（ｂ）に示すように１ｋΩの抵抗が＋１％、500ｋΩの抵抗が−１％ずれた場合、分圧電圧は4.9900Ｖとなり、図１０（ｃ）に示すように１ｋΩの抵抗が−１％、500ｋΩの抵抗が＋１％ずれた場合、分圧電圧は4.9904Ｖとなるので、影響は0.4ｍＶであり、９ビット精度を１％精度の抵抗で達成することができる。なお、１０ビット＝1024のＡ／Ｄ変換器で５Ｖの分解能（ＬＳＢ）は4.88ｍＶである。
【００２１】
以上のように、フローティングの電源を必要とすることなく、抵抗分圧を代用して擬似的にＡ／Ｄ変換分解能の１／２の電位差を有する電圧を発生させることができる。
【００２２】
なお、以上の実施例では、２チャンネル、８ビットの汎用のＡ／Ｄ変換器を使用した実施例について説明したが、チャンネル数及びビット数は任意のものを使用することができ、また、１チャンネルのＡ／Ｄ変換器を２個使用することも可能である。
【００２３】
本発明のＡ／Ｄ変換装置は、例えば、エンジン制御ＥＣＵなどの車載ＥＣＵに設けられ、エンジン回転数、エンジン水温などの各種温度やバッテリの電圧、電流などのセンサからの情報をＡ／Ｄ変換して取得する際に用いられる。
【図面の簡単な説明】
【００２４】
【図１】積分型のＡ／Ｄ変換器の一例を示す図。
【図２】逐次比較型のＡ／Ｄ変換器の一例を示す図。
【図３】本発明のＡ／Ｄ変換装置の概念を示すブロック図。
【図４】９ビットの分解能が得られることを説明するための表。
【図５】擬似的に１０ｍＶを作り出すためのブロック図。
【図６】１０ｍＶの電位差を擬似的に発生させるための回路図。
【図７】入力電圧の変化に応じたＡ／Ｄ変換器への入力電圧の変化を説明するための図。
【図８】入力電圧の変化に応じたＡ／Ｄ変換値の変化を示すグラフ。
【図９】図８のグラフの拡大図。
【図１０】抵抗器の精度の影響を説明するための図。
【符号の説明】
【００２５】
１  Ａ／Ｄ変換器
２  加算器
Ｒ１〜Ｒ４  抵抗
【図１】
2010057002.tif 000003
【図２】
2010057002.tif 000004
【図３】
2010057002.tif 000005
【図４】
2010057002.tif 000006
【図５】
2010057002.tif 000007
【図６】
2010057002.tif 000008
【図７】
2010057002.tif 000009
【図８】
2010057002.tif 000010
【図９】
2010057002.tif 000011
【図１０】
2010057002.tif 000012