【手続補正書】
【提出日】平成17年5月12日(2005.5.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面上に半導体膜を形成する工程と、
前記半導体膜に選択的に不純物元素を導入して、ソース領域およびドレイン領域を形成する工程と、
前記半導体膜上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を部分的にエッチングして前記ソース領域およびドレイン領域の一部を露呈させる工程と、
前記露呈されたソース領域およびドレイン領域に接しかつ前記第1の絶縁膜上に導電膜を形成する工程と、
前記導電膜をエッチングして、ゲート電極、ソース配線およびドレイン配線を形成する工程と、
前記第１の絶縁膜、前記ゲート電極、前記ソース配線および前記ドレイン配線を覆って第２の絶縁膜を形成する工程と、
前記半導体膜を覆いかつ前記第２の絶縁膜を介して前記ドレイン配線と重なる遮光膜を形成する工程と、
前記第２の絶縁膜および前記遮光膜を覆って第３の絶縁膜を形成する工程と、
前記第２の絶縁膜および前記第３の絶縁膜を部分的にエッチングして、前記ドレイン配線の一部を露呈させる工程と、
前記露呈されたドレイン配線に接しかつ前記第３の絶縁膜上に画素電極を形成する工程とを有し、
前記遮光膜と、前記第３の絶縁膜と、前記画素電極とにより第１の保持容量が形成され、
前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置の作製方法。
【請求項２】
絶縁表面上に半導体膜を形成する工程と、
前記半導体膜に選択的に不純物元素を導入して、ソース領域およびドレイン領域を形成する工程と、
前記半導体膜上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を部分的にエッチングして前記ソース領域およびドレイン領域の一部を露呈させる工程と、
前記露呈されたソース領域およびドレイン領域に接しかつ前記第1の絶縁膜上に導電膜を形成する工程と、
前記導電膜をエッチングして、ゲート電極、ソース配線およびドレイン配線を形成する工程と、
前記第１の絶縁膜、前記ゲート電極、前記ソース配線および前記ドレイン配線を覆って第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を覆って、第３の絶縁膜を形成する工程と、
前記第３の絶縁膜を部分的にエッチングして、前記ドレイン配線上に形成されている前記第２の絶縁膜の一部を露呈させる工程と、
前記半導体膜を覆いかつ前記第２の絶縁膜および前記第３の絶縁膜上に遮光膜を形成する工程と、
前記第２の絶縁膜、前記第３の絶縁膜および前記遮光膜を覆って第４の絶縁膜を形成する工程と、
前記第２の絶縁膜、前記第３の絶縁膜および前記第４の絶縁膜を部分的にエッチングして、前記ドレイン配線の一部を露呈させる工程と、
前記露呈されたドレインは配線に接しかつ前記第４の絶縁膜上に画素電極を形成する工程とを有し、
前記遮光膜と、前記第４の絶縁膜と、前記画素電極とにより第１の保持容量が形成され、
前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置の作製方法。
【請求項３】
絶縁表面上に半導体膜を形成する工程と、
前記半導体膜に選択的に不純物元素を導入して、ソース領域およびドレイン領域を形成する工程と、
前記半導体膜上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を部分的にエッチングして前記ソース領域およびドレイン領域の一部を露呈させる工程と、
前記前記露呈されたソース領域およびドレイン領域に接しかつ前記第1の絶縁膜上に導電膜を形成する工程と、
前記導電膜をエッチングして、ゲート電極、ソース配線およびドレイン配線を形成する工程と、
前記第１の絶縁膜、前記ゲート電極、前記ソース配線および前記ドレイン配線を覆って第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を覆って、第３の絶縁膜を形成する工程と、
前記第３の絶縁膜を部分的にエッチングして、前記ゲート電極、前記ソース電極および前記ドレイン配線上に形成されている前記第２の絶縁膜の一部を露呈させ、前記第２の絶縁膜および前記第３の絶縁膜による表面を平坦化させる工程と、
前記半導体膜を覆いかつ前記第２の絶縁膜を介して前記ドレイン配線と重なる遮光膜を形成する工程と、
前記第２の絶縁膜、前記第３の絶縁膜および前記遮光膜を覆って第４の絶縁膜を形成する工程と、
前記第２の絶縁膜、前記第３の絶縁膜および前記第４の絶縁膜を部分的にエッチングして、前記ドレイン配線の一部を露呈させる工程と、
前記露呈されたドレイン配線に接しかつ前記第４の絶縁膜上に画素電極を形成する工程とを有し、
前記遮光膜と、前記第４の絶縁膜と、前記画素電極とにより第１の保持容量が形成され、
前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置の作製方法。
【請求項４】
絶縁表面上に半導体膜を形成する工程と、
前記半導体膜に選択的に不純物元素を導入して、ソース領域およびドレイン領域を形成する工程と、
前記半導体膜上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を部分的にエッチングして前記ソース領域およびドレイン領域の一部を露呈させる工程と、
前記露呈されたソース領域およびドレイン領域に接しかつ前記第1の絶縁膜上に導電膜を形成する工程と、
前記導電膜をエッチングして、ゲート電極、ソース配線およびドレイン配線を形成する工程と、
前記第１の絶縁膜、前記ゲート電極、前記ソース配線および前記ドレイン配線を覆って第２の絶縁膜を形成する工程と、
前記半導体膜を覆いかつ前記第２の絶縁膜を介して前記ドレイン配線と重なる遮光膜を形成する工程と、
前記遮光膜の一部を酸化し酸化絶縁膜を形成する工程と、
前記第２の絶縁膜および前記遮光膜を覆って第３の絶縁膜を形成する工程と、
前記第２の絶縁膜および前記第３の絶縁膜を部分的にエッチングして、前記ドレイン配線の一部と、前記遮光膜の一部とを露呈させる工程と、
前記露呈されたドレイン配線と前記露呈された遮光膜に接しかつ前記第３の絶縁膜上に画素電極を形成する工程とを有し、
前記遮光膜と、前記酸化絶縁膜と、前記画素電極とにより第１の保持容量が形成され、
前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置の作製方法。
【請求項５】
絶縁表面上に半導体膜を形成する工程と、
前記半導体膜に選択的に不純物元素を導入して、ソース領域およびドレイン領域を形成する工程と、
前記半導体膜上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を部分的にエッチングして前記ソース領域およびドレイン領域の一部を露呈させる工程と、
前記露呈されたソース領域およびドレイン領域に接しかつ前記第1の絶縁膜上に導電膜を形成する工程と、
前記導電膜をエッチングして、ゲート電極、ソース配線およびドレイン配線を形成する工程と、
前記第１の絶縁膜、前記ゲート電極、前記ソース配線および前記ドレイン配線を覆って第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を覆って、第３の絶縁膜を形成する工程と、
前記第３の絶縁膜を部分的にエッチングして、前記ドレイン配線上に形成されている前記第２の絶縁膜の一部を露呈させる工程と、
前記半導体膜を覆い前記第２の絶縁膜および前記第３の絶縁膜上に遮光膜を形成する工程と、
前記遮光膜の一部を酸化し酸化絶縁膜を形成する工程と、
前記第２の絶縁膜、前記第３の絶縁膜および前記遮光膜を覆って第４の絶縁膜を形成する工程と、
前記第２の絶縁膜、前記第３の絶縁膜および前記第４の絶縁膜を部分的にエッチングして、前記ドレイン配線の一部と、前記遮光膜の一部とを露呈させる工程と、
前記露呈されたドレイン配線と前記露呈された遮光膜に接しかつ前記第４の絶縁膜上に画素電極を形成する工程とを有し、
前記遮光膜と、前記酸化絶縁膜と、前記画素電極とにより第１の保持容量が形成され、
前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置の作製方法。
【請求項６】
絶縁表面上に半導体膜を形成する工程と、
前記半導体膜に選択的に不純物元素を導入して、ソース領域およびドレイン領域を形成する工程と、
前記半導体膜上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を部分的にエッチングして前記ソース領域およびドレイン領域の一部を露呈させる工程と、
前記露呈されたソース領域およびドレイン領域に接しかつ前記第1の絶縁膜上に導電膜を形成する工程と、
前記導電膜をエッチングして、ゲート電極、ソース配線およびドレイン配線を形成する工程と、
前記第１の絶縁膜、前記ゲート電極、前記ソース配線および前記ドレイン配線を覆って第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を覆って、第３の絶縁膜を形成する工程と、
前記第３の絶縁膜を部分的にエッチングして、前記ゲート電極、前記ソース電極および前記ドレイン配線上に形成されている前記第２の絶縁膜の一部を露呈させ、前記第２の絶縁膜および前記第３の絶縁膜による表面を平坦化させる工程と、
前記半導体膜を覆いかつ前記第２の絶縁膜を介して前記ドレイン配線と重なる遮光膜を形成する工程と、
前記遮光膜の一部を酸化し酸化絶縁膜を形成する工程と、
前記第２の絶縁膜、前記第３の絶縁膜および前記遮光膜を覆って第４の絶縁膜を形成する工程と、
前記第２の絶縁膜、前記第３の絶縁膜および前記第４の絶縁膜を部分的にエッチングして、前記ドレイン配線の一部と、前記遮光膜の一部とを露呈させる工程と、
前記露呈されたドレイン配線と前記露呈された遮光膜に接しかつ前記第４の絶縁膜上に画素電極を形成する工程とを有し、
前記遮光膜と、前記酸化絶縁膜と、前記画素電極とにより第１の保持容量が形成され、
前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一項において、前記導電膜は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ａｌから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料により形成されることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至６のいずれか一項において、前記導電膜は、不純物元素を導入した半導体膜により形成されることを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至８のいずれか一項において、前記導電膜は積層構造とすることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至６および請求項８のいずれか一項において、前記不純物元素は、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素から選ばれた一種または複数種の元素であることを特徴とする半導体装置の作製方法。
【請求項１１】
半導体膜上に第１の絶縁膜を介して形成されているゲート電極と、前記半導体膜に接続するソース配線およびドレイン配線は、同一導電材料により形成されており、
前記ゲート電極、前記ソース配線および前記ドレイン配線上に第２の絶縁膜を介して形成された遮光膜と、該遮光膜上に形成された第３の絶縁膜と、該第３の絶縁膜上に形成され、かつ、前記ドレイン配線と電気的に接続する画素電極とにより第１の保持容量が形成され、
前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置。
【請求項１２】
半導体膜上に第１の絶縁膜を介して形成されているゲート電極と、前記半導体膜に接続するソース配線およびドレイン配線は、同一導電材料により形成されており、
前記ゲート電極は、前記半導体膜の下方に形成されているゲート配線に接続しており、
前記ゲート電極、前記ソース配線および前記ドレイン配線上に第２の絶縁膜を介して形成された遮光膜と、該遮光膜上に形成された第３の絶縁膜と、該第３の絶縁膜上に形成され、かつ、前記ドレイン配線と電気的に接続する画素電極とにより第１の保持容量が形成され、
前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置。
【請求項１３】
半導体膜上に第１の絶縁膜を介して形成されているゲート電極と、前記半導体膜に接続するソース配線およびドレイン配線は、同一導電材料により形成されており、
前記ゲート電極、前記ソース配線および前記ドレイン配線上に第２の絶縁膜および第３の絶縁膜に接する遮光膜と、該遮光膜上に形成された第４の絶縁膜と、該第４の絶縁膜上に形成され、かつ、前記ドレイン配線と電気的に接続する画素電極とにより第１の保持容量が形成され、
前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置。
【請求項１４】
半導体膜上に第１の絶縁膜を介して形成されているゲート電極と、前記半導体膜に接続するソース配線およびドレイン配線は、同一導電材料により形成されており、
前記ゲート電極は、前記半導体膜の下方に形成されているゲート配線に接続しており、
前記ゲート電極、前記ソース配線および前記ドレイン配線上に第２の絶縁膜および第３の絶縁膜に接する遮光膜と、該遮光膜上に形成された第４の絶縁膜と、該第４の絶縁膜上に形成され、かつ、前記ドレイン配線と電気的に接続する画素電極とにより第１の保持容量が形成され、
前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置。
【請求項１５】
請求項１１乃至１４のいずれか一項において、前記ゲート電極、前記ソース配線および前記ドレイン配線は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ａｌから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料により形成されていることを特徴とする半導体装置。
【請求項１６】
請求項１１乃至１４のいずれか一項において、前記ゲート電極、前記ソース配線および前記ドレイン配線は、不純物元素を導入した半導体膜により形成されることを特徴とする半導体装置。
【請求項１７】
請求項１６において、前記不純物元素は、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素から選ばれた一種または複数種の元素であることを特徴とする半導体装置。
【請求項１８】
請求項１１乃至１６のいずれか一項において、前記ゲート電極、前記ソース配線および前記ドレイン配線は、積層構造であることを特徴とする半導体装置。
【請求項１９】
請求項１１または１２において、前記第３の絶縁膜は、前記遮光膜の酸化物であることを特徴とする半導体装置。
【請求項２０】
請求項１３または１４において、前記第４の絶縁膜は、前記遮光膜の酸化物であることを特徴とする半導体装置。
【請求項２１】
絶縁表面上に画素部と駆動回路とを有する半導体装置であって、
前記画素部のＴＦＴにおいて、第１の半導体膜上に第１の絶縁膜を介して形成されている第１のゲート電極と、前記第１の半導体膜に接続する第１のソース配線および第１のドレイン配線は、同一導電材料により形成されており、
前記第１のゲート電極、前記第１のソース配線および前記第１のドレイン配線上に第２の絶縁膜を介して形成された遮光膜と、該遮光膜上に形成された第３の絶縁膜と、該第３の絶縁膜上に形成され、かつ、前記ドレイン配線と電気的に接続する画素電極とにより保持容量が形成され、
前記駆動回路のＴＦＴにおいて、第２の半導体膜上に前記第１の絶縁膜を介して形成されている第２のゲート電極と、前記第２の半導体膜に接続する第２のソース配線および第２のドレイン配線は、同一導電材料により形成されていることを特徴とする半導体装置。
【請求項２２】
請求項１１乃至２１のいずれか一項において、前記半導体装置は、液晶表示装置であることを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
また、本発明で開示する画素構造における保持容量は、上部遮光膜５４３と画素電極５４６を電極とし、第３の層間絶縁膜５４４を誘電体とする容量５４７と、ドレイン配線５４０と上部遮光膜５４３を電極とし、第１の層間絶縁膜５４１を誘電体とする容量５４８とがあり、工程数を増やすことなく、十分な容量を確保することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
なお、保持容量は、上部遮光膜５４３と画素電極５４６を電極とし、第３の層間絶縁膜５４４を誘電体とする容量５４７と、ドレイン配線５４０と画素電極５４６を電極とし、第１の層間絶縁膜５４１を誘電体とする容量５４８とがあり、工程数を増やすことなく、十分な容量を確保することができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正の内容】
【００７９】
なお、保持容量は、上部遮光膜６４３と画素電極５４６を電極とし、酸化絶縁膜６４５を誘電体とする容量６４９と、ドレイン配線５４０と上部遮光膜６４３を電極とし、第１及び第２の層間絶縁膜５４１、５４２を誘電体とする容量６５０とがあり、工程数を増やすことなく、十分な容量を確保することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
以上のようにして作製される液晶表示装置は、上部遮光膜と半導体膜との物理的な距離が短縮されるため、光漏れや光の回折などによるリーク電流の発生を防ぐことが可能となる。さらに、ソース配線が直接半導体膜と接続することでコンタクトホールの数を最小限に留めてあるので、開口率が向上することを可能とする。また、ドレイン配線、層間絶縁膜および遮光膜、並びに遮光膜、第３の絶縁膜および画素電極により保持容量を形成することで、十分な保持容量の確保することを可能とする。このように、液晶表示装置の信頼性を向上させ、高精細な表示を実現することが可能となる。そして、このような液晶表示装置は各種電子機器の表示部として用いることができる。