(57)【要約】【課題】平面視したときに限定された範囲にｐ型領域が形成されているIII族窒化物系化合物半導体基板であり、ｐ型領域とその周囲の領域との間に段差がない基板を提供する。【解決手段】  III族窒化物系化合物半導体下層６の表面にIII族窒化物系化合物半導体を結晶成長させるに先立って、ｐ型領域１２を形成したい範囲に相当する範囲内の下層６の表面近傍にマグネシウムとアルミニウムの双方を含ませておく。下層６の限られた範囲の表面近傍にマグネシウムとアルミニウムの双方が含まれていると、その上に上層１６を結晶成長したときに、結晶成長する上層１６の限られた範囲にマグネシウムが移動してｐ型領域１２になるともに、下層６に含まれているアルミニウムがマグネシウムの移動範囲を制約し、下層６におけるマグネシウムの含有範囲１０と上層１６におけるマグネシウムの含有範囲１２をよく一致させる。【選択図】図４
2010034397.tif 000002
【特許請求の範囲】
【請求項１】
平面視したときの限定された範囲にｐ型領域が形成されているIII族窒化物系化合物半導体基板を製造する方法であり、
前記範囲内の少なくとも表面近傍においてマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層の表面に、III族窒化物系化合物半導体を結晶成長させる工程を備えていることを特徴とするIII族窒化物系化合物半導体基板の製造方法。
【請求項２】
III族窒化物系化合物半導体層の前記範囲内にマグネシウムとアルミニウムの双方をイオン注入することによって前記範囲内の表面近傍においてマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層を準備する工程を備えていることを特徴とする請求項１に記載のIII族窒化物系化合物半導体基板の製造方法。
【請求項３】
アルミニウムを含むIII族窒化物系化合物半導体層の前記範囲内にマグネシウムをイオン注入することによって前記範囲内の表面近傍においてマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層を準備する工程を備えていることを特徴とする請求項１に記載のIII族窒化物系化合物半導体基板の製造方法。
【請求項４】
III族窒化物系化合物半導体の下層と上層が積層されたIII族窒化物系化合物半導体基板であり、
前記基板を平面視したときの限定された範囲では、前記下層がマグネシウムとアルミニウムの双方を含んでおり、
前記基板を平面視したときの前記範囲では、前記上層がマグネシウムを含んでいることを特徴とするIII族窒化物系化合物半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物系化合物半導体基板とその製造方法に関する。特に、基板を平面視したときの限定された範囲にｐ型領域が形成されているIII族窒化物系化合物半導体基板とその製造方法に関する。本発明の基板は、ｐ型領域が部分的に形成されている構造を備えており、構造を内蔵した基板である。
【背景技術】
【０００２】
III族窒化物系化合物半導体はシリコンに比べて臨界破壊電界が高く、パワーデバイス用半導体装置に適している。III族窒化物系化合物半導体で半導体装置を形成する場合、基板を平面視したときの限定された範囲にｐ型領域が形成されている基板を製造することが必要となることがある。基板裏面から基板表面に電流が流れる縦型の半導体装置を形成する場合に、限定された範囲にｐ型領域が形成されている基板が必要とされることもあれば、電極類が基板表面に形成されている横型の半導体装置を形成する場合に、限定された範囲にｐ型領域が形成されている基板が必要とされることもある。
シリコンであれば、ボロン等のアクセプターをイオン注入して熱処理することで、限定された範囲にｐ型領域を形成することができる。しかしながら、III族窒化物系化合物半導体の場合には、マグネシウムのようにアクセプターとして機能する元素をイオン注入してもｐ型領域を得ることは非常に難しい。イオン注入して熱処理しても高抵抗な領域となるだけにおわり、ｐ型領域には利用できないことが多い。III族窒化物系化合物半導体の場合は、イオン注入時に生じた結晶欠陥が、熱処理しても回復しないと考えられている。
【０００３】
特許文献１は、平面視したときの限定された範囲にｐ型領域が形成されているIII族窒化物系化合物半導体基板を利用して製造した半導体装置を開示している。
図１２は、特許文献１に開示されている電界効果型トランジスタを示している。この電界効果型トランジスタは、表面に一対のソース電極６２が形成され、裏面にドレイン電極５０が形成された縦型のトランジスタであり、左右対称構造を有している。ドレイン電極５０は、ｎ＋型ＧａＮ層５２の下面に形成されている。ｎ＋型ＧａＮ層５２の上に、ｎ−型ＧａＮ層５４が形成されている。ｎ＋型ＧａＮ層５２と、ｎ−型ＧａＮ層５４は、ＳｉがドープされたＧａＮで構成されている。ｎ＋型ＧａＮ層５２は、ドレイン領域として機能する。ｎ−型ＧａＮ層５４の左側の上部と右側の上部に、ｐ＋型ＩｎＧａＮ層５６が形成されている。一対のｐ＋型のＩｎＧａＮ層５６は、ＭｇがドープされたＩｎＧａＮで構成されている。各々のｐ＋型のＩｎＧａＮ層５６の一部の上部に、ｎ＋型のＧａＮ層６０が形成されている。ｎ＋型のＧａＮ層６０は、ＳｉがドーピングされたＧａＮで構成されている。ｎ＋型のＧａＮ層６０は、ソース領域として機能する。各々のｎ＋型ＧａＮ層６０の外側の上部と、ｎ＋型ＧａＮ層６０よりも外側に位置しているｐ＋型ＩｎＧａＮ層５６の上に、ソース電極６２が形成されている。ソース電極６２は、ｐ＋型ＩｎＧａＮ層５６と、ｎ＋型ＧａＮ層６０の両方に接している。左側のｐ＋型のＩｎＧａＮ層５６の右側の上部と、ｎ−型ＧａＮ層５４の上部と、右側のｐ＋型のＩｎＧａＮ層５６の左側の上部にわたる範囲に、ｎ−型ＡｌＧａＮ層６８が形成されている。ｎ−型のＡｌＧａＮ層６８は、ＳｉがドープされたＡｌＧａＮで構成されている。ｎ−型ＡｌＧａＮ層６８は、左側のｐ＋型のＩｎＧａＮ層５６と、ｎ−型のＧａＮ層５４と、右側のｐ＋型のＩｎＧａＮ層５６に接している。左側のｎ＋型ＧａＮ層６０の右側の上部と、ｎ−型のＡｌＧａＮ層６８の上部と、右側のｎ＋型ＧａＮ層６０の左側の上部にわたる範囲に、ゲート絶縁層６６が形成されている。ゲート絶縁層６６は、ｎ−型のＡｌＧａＮ層６８の上部を覆っている。ゲート絶縁層６６上に、ゲート電極７０が形成されている。
【０００４】
上記の電界効果型トランジスタのゲート電極７０に電圧が印加されていない状態では、ｐｎ接合界面５８からｎ−型ＡｌＧａＮ層６８側に伸びる空乏層によって、ｎ−型ＡｌＧａＮ層６８のうち、ｐ＋型のＩｎＧａＮ層５６の直上に位置する領域６８ａの全体が実質的に空乏化されている。このためゲート電極７０に電圧が印加されていない状態では、ソース電極６２とドレイン電極５０間には電流は流れない。このトランジスタは、ノルマリオフの特性を備えている。
ゲート電極７０に正の電圧を印加すると、空乏層が消失し、ゲート絶縁層６６を介してゲート電極７０に対向している範囲のｎ−型のＡｌＧａＮ層６８にチャネル領域が形成され、電子が、ソース電極６２からｎ＋型ソース領域６０を経てチャネル領域を流れる。電子は、さらに、ｎ−型のＧａＮ層５４と、ｎ＋型のＧａＮ層５２と、ドレイン電極５０の順に縦方向に流れる。この結果、ドレイン電極５０からソース電極６２に向けて電流が流れ、トランジスタがオンする。
上記の縦型半導体装置を実現するには、基板を平面視したときに、限定された範囲にｐ型領域５６が形成されているIII族窒化物系化合物半導体基板を必要とする。
【０００５】
上記したように、III族窒化物系化合物半導体の場合、アクセプターとして機能するマグネシウムをイオン注入して熱処理してもｐ型領域は得られない。そこで下記の製造方法を用いる。
ｎ＋型ＧａＮ層５２上に、ＭＯＣＶＤ法によって、ｎ−型のＧａＮ層５４を結晶成長させる。次に、ｎ−型のＧａＮ層５４の上にマスク層（ＳｉＯ２層）を形成する。次に、フォト工程によって、ｐ＋型領域５６を形成する範囲のマスク層を除去する。次に、マスク層の開口から露出するｎ−型のＧａＮ層５４をＲＩＥ法によってエッチングする。これによって、ｐ＋型領域５６を形成する範囲が窪みとなる。次に、窪みの底面に露出しているｎ−型のＧａＮ層５４の上に、ＭＯＣＶＤ法によって、ｐ＋型ＩｎＧａＮ層５６を選択的に結晶成長させる。この際に、ｐ＋型ＩｎＧａＮ層５６が、ｎ−型のＧａＮ層５４の頂面の高さに達するまで成長させる。
こうして、限定された範囲にｐ型領域５６が形成されているIII族窒化物系化合物半導体基板が形成される。
その後に、ソース領域６０、ｎ−型のＡｌＧａＮ層６８、ゲート絶縁層６６、ソース電極６２、ゲート電極７０、ドレイン電極５０等を形成することによって半導体装置が完成する。
【０００６】
非特許文献１には別の製造方法が示されている。この方法では、図１３に示すように、ｎ＋型ＧａＮ層５２の上に、ＭＯＣＶＤ法によって、ｎ−型ＧａＮ層５４を成長させる。次に、ｎ−型のＧａＮ層５４の上に、ＭＯＣＶＤ法によって、ｐ＋型のＩｎＧａＮ層５６を結晶成長させる。次に、図１４に示すように、ｐ＋型のＩｎＧａＮ層５６の上にマスク層５７（ＳｉＯ２層）を形成する。次に、一対のｐ＋型ＩｎＧａＮ層５６の間隔に相当する範囲のマスク層５７を除去する。次に、マスク層５７の開口から露出するｐ＋型のＩｎＧａＮ層５６をＲＩＥ法によってエッチングする。これによって、一対のｐ＋型ＩｎＧａＮ層５６の間隔に相当する範囲が窪みとなる。次に、図１５に示すように、マスク層５７を除去する。次に、図１６に示すように、窪みの底面に露出しているｎ−型ＧａＮ層５４の上に、ＭＯＣＶＤ法によって、ｎ−型のＧａＮ層５９を成長させる。ｎ−型のＧａＮ層５９は、ｐ＋型のＩｎＧａＮ層５６の表面を覆うまで成長させる。この方法では、ｎ−型のＧａＮ層５９の上に、ＭＯＣＶＤ法によって、ｎ−型ＡｌＧａＮ層６８を成長させる。
この方法によっても、平面視したときの限定された範囲にｐ型領域５６が形成されているIII族窒化物系化合物半導体基板を製造することができる。
【０００７】
【特許文献１】特開２００４−２６０１４０号公報
【非特許文献１】Japanese Journal of Applied Physics, A Vertical Insulated Gate AlGaN/GaN Hetrojunction Field-Effect Transistor, Masakazu Kanechika, Masahiro Sugimoto, Narumasa Soejima, Hiroyuki Ueda, Osamu Ishiguro, Masahito Kodama, Eiko Hayashi, Kenji Itoh, Tsutomu Uesugi, and Tetsu Kachi, Vol. 46, No.21, 2007, pp L503-L505
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前者の方法では、ｎ−型ＧａＮ層５４の表面に形成されている窪みにｐ型層５６を結晶成長させる。このときに、ｎ−型のＧａＮ層５４の表面と、ｐ型層５６の表面を同一平面に揃えることが難しい。ｎ−型のＧａＮ層５４の表面とｐ型層５６の表面の間に段差があると、その後に形成するｎ−型のＡｌＧａＮ層６８の表面がフラットにならない。
後者の方法では、図１６に示すように、ｎ−型のＧａＮ層５４の窪みに成長するｎ−型ＧａＮ層５９とｐ＋型ＩｎＧａＮ層５６の表面に成長するｎ−型ＧａＮ層５９の表面が揃わない。ｎ−型ＧａＮ層５４の窪みの相当する部位において、ｎ−型ＧａＮ層５９の表面がくぼんでしまう。そのために、その上に積層するｎ−型のＡｌＧａＮ層６８の表面もフラットにならない。
【０００９】
ｎ−型ＡｌＧａＮ層６８の表面が平坦でないと、段差が存在する部位に電界が集中しやすく、半導体装置の耐圧が低下してしまう。ｎ−型ＧａＮ層５９を厚く成長させれば窪みをなくして平坦化できるが、ｎ−型ＧａＮ層５９を厚く成長させるとアライメントマークが消失してその後の加工工程に差支えが生じたり、その後にソース領域６０を形成するためにｎ−型ＧａＮ層５９をエッチングする際に、そのエッチング工程が困難になったりする。ｎ−型ＧａＮ層５９の厚みが薄くても、ｎ−型ＡｌＧａＮ層６８の表面が平坦となる技術が必要とされている。
【００１０】
本発明は、基板を平面視したときに限定された範囲にｐ型領域が形成されているIII族窒化物系化合物半導体基板であって、ｐ型領域とその周囲の領域との間に段差がないIII族窒化物系化合物半導体基板を提供することを目的とする。
本発明はまた、ｐ型領域とその周囲の領域との間に段差がなく、電界集中が生じにくいために耐圧が高い半導体装置を提供することも目的とする。
【課題を解決するための手段】
【００１１】
本発明では、III族窒化物系化合物半導体の下層にマグネシウムを含ませておき、その上にIII族窒化物系化合物半導体の上層を結晶成長させると、新たに結晶成長するIII族窒化物系化合物半導体にマグネシウムが取り込まれてｐ型領域が得られるという現象を利用する。この現象自体は既知であり、特開２００７―２５８５７８号公報に開示されている。しかしながら、この原理自体では、半導体基板を平面視したときに限定された範囲にｐ型領域が形成されている半導体基板を製造することができない。
限定された範囲にｐ型領域を形成するために、III族窒化物系化合物半導体の下層の限定された範囲にマグネシウムをイオン注入し、その上にIII族窒化物系化合物半導体の上層を結晶成長させてみた。実際に、III族窒化物系化合物半導体の上層にｐ型領域が形成されることが確認された。しかしながら、上層に形成されるｐ型領域の範囲は、下層にマグネシウムをイオン注入した範囲よりも格段に大きく、そのままでは、上層に形成されるｐ型領域の範囲を管理できないことが判明した。
そこでさらに研究したところ、III族窒化物系化合物半導体の下層にマグネシウムだけでなくアルミニウムを含ませておくと、その上にIII族窒化物系化合物半導体の上層を結晶成長させたときに上層に形成されるｐ型領域の範囲が拡大してしまう現象の発現が抑制され、下層におけるマグネシウムの含有範囲と上層におけるマグネシウムの含有範囲がよく一致することを確認した。
【００１２】
本発明の基板製造方法は上記の知見に基づいて発明されたものであり、III族窒化物系化合物半導体下層の表面にIII族窒化物系化合物半導体上層を結晶成長させる工程を含んでいる。本発明では、III族窒化物系化合物半導体上層にｐ型領域を形成したい範囲に相当する範囲内のIII族窒化物系化合物半導体下層の少なくとも表面近傍に、マグネシウムとアルミニウムの双方を含ませておく。
【００１３】
III族窒化物系化合物半導体下層の限られた範囲の表面近傍にマグネシウムとアルミニウムの双方が含まれていると、その上にIII族窒化物系化合物半導体上層を結晶成長したときに、その結晶成長するIII族窒化物系化合物半導体上層の限られた範囲にマグネシウムが移動してｐ型領域になるともに、下層に含まれているアルミニウムがマグネシウムの移動範囲を制約し、下層におけるマグネシウムの含有範囲と上層におけるマグネシウムの含有範囲をよく一致させることができる。この製造方法によると、ｐ型領域の形成範囲を精度よく管理することができる。
【００１４】
アルミニウムはマグネシウムの含有範囲のみに含まれていてもよい。この場合、III族窒化物系化合物半導体層にマグネシウムとアルミニウムの双方をイオン注入することによって所望範囲内の表面近傍にマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層を準備することができる。
【００１５】
あるいは、III族窒化物系化合物半導体下層の全域にアルミニウムが含まれていてもよい。この場合は、アルミニウムを含むIII族窒化物系化合物半導体を結晶成長させることによって下層を準備するための出発基板を形成してもよい。この場合は、その出発基板の所望の範囲内にマグネシウムをイオン注入することによって所望の範囲内の表面近傍においてマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層を準備することができる。
【００１６】
発明によって新規なIII族窒化物系化合物半導体基板が実現される。この基板は、下層と上層が積層された基板であり、基板を平面視したときの限定された範囲では、下層がマグネシウムとアルミニウムの双方を含んでおり、上層がマグネシウムを含んでいる。
上層に含まれているマグネシウムはアクセプターとして機能する。
【発明の効果】
【００１７】
本発明によると、基板を平面視したときに限定された範囲にのみｐ型領域が形成されているIII族窒化物系化合物半導体基板を製造することができる。しかも、そのｐ型領域とその周囲に存在する領域との間に段差のないIII族窒化物系化合物半導体基板を製造することができる。
このために、その上部に薄い層を形成した場合にその薄層の表面を平坦化することができる。本方法で製造された基板を利用すると、臨界破壊電界が高いIII族窒化物系化合物半導体を利用した半導体装置であって、層の表面が平坦であって電界集中が生じにくい半導体装置を実現できる。この結果、耐圧能力にすぐれた半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００１８】
本発明の基板から種々の半導体装置が実現される。
例えば、図９に示す縦型のｐｎダイオードを実現することができる。ｐ型領域１２の形成範囲を調整することによって、ｐｎダイオードの特性を調整することができる。
例えば、図１０に示す縦型のＪＦＥＴ(Junction Filed Effect Transistor)を製造することができる。一対のｐ型領域１２，１２の間隔に位置するｎ型領域１４に空乏層を形成するか否かでオンオフするトランジスタを形成することができる。
例えば、図１１に示す縦型のＨＦＥＴ（Heterojunction Filed Effect Transistor)を製造することができる。ｐ型領域１２からヘテロ接合面に伸びる空乏層を形成することによって、ノルマリオフ特性を持つＨＦＥＴを製造することができる。
次に説明する実施例の特徴を列記する。
（特徴１）マグネシウムとアルミニウムを含むIII族窒化物系化合物半導体の下層の上部に、ｉ型のIII族窒化物系化合物半導体を結晶成長させる。その結果、マグネシウムとアルミニウムに含有範囲に成長するIII族窒化物系化合物半導体がｐ型となる。
（特徴２）マグネシウムとアルミニウムを含むIII族窒化物系化合物半導体の下層の上部に、ｎ−型のIII族窒化物系化合物半導体を結晶成長させる。その結果、マグネシウムとアルミニウムに含有範囲に成長するIII族窒化物系化合物半導体がｐ型となる。
（特徴３)シリコンを含むｎ型のIII族窒化物系化合物半導体の下層の上部に、ｉ型のIII族窒化物系化合物半導体を結晶成長させる。下層に含まれるシリコンは上層に移動せず、ｎ型の下層の上部に、ｉ型のIII族窒化物系化合物半導体が結晶成長する。
【実施例】
【００１９】
（第１実施例）
図1から図４は、基板２を平面視したときの限られた範囲にｐ型領域１２，１２が形成されているIII族窒化物系化合物半導体基板２の製造方法を段階的に示している。
図１において、４はＧａＮ基板を示し、６はその上にエピタキシャル成長したｎ型のＧａＮ層を示している。ｎ型のＧａＮ層６はシリコンを含んでいる。８は、ｎ型のＧａＮ層６の表面の一部に形成されたマスク層を示し、そのマスク層８はＳｉＯ２で形成されている。マスク層８は、後でｐ型領域１２を結晶成長させる範囲外を被覆している。すなわち、マスク層８で覆われていない範囲にｐ型領域１２が形成される。マスク層８の形成範囲を管理することで、ｐ型領域１２の形成範囲を管理することができる。
【００２０】
図２は、マスク層８で部分的に覆われているｎ型のＧａＮ層６の表面に、マグネシウムとアルミニウムをイオン注入した段階を示す。マスク層８で覆われていない範囲のｎ型のＧａＮ層６の表面近傍に、マグネシウムとアルミニウムが注入される。マグネシウムを先に注入してもよいし、アルミニウムを先に注入してもよい。１０は、マグネシウムとアルミニウムの注入範囲を示している。この段階では、１０１５/ｃｍ２の濃度でマグネシウムを注入する。マグネシウムは浅く注入する。マスク層８で覆われている範囲では、ｎ型のＧａＮ層６の表面近傍にマグネシウムが注入されることがない。同様に、その範囲ではアルミニウムも注入されない。
図３は、マスク層８を除去した段階を示す。
【００２１】
図４は、限られた範囲にマグネシウムとアルミニウムの注入範囲１０が形成されているｎ型のＧａＮ層６の表面に、シリコンを含むｎ型のＧａＮ層１６をエピタキシャル成長させた段階を示す。この実施例では、ＭＯＣＶＤ法によって、ｎ型のＧａＮ層１６を結晶成長させた。ＭＢＥ法、あるいはＨＶＰＥ法によって、ｎ型のＧａＮ１６層を結晶成長させてもよい。ここでは、シリコンの濃度を１０１７/ｃｍ３に調整した。限られた範囲にマグネシウムとアルミニウムの注入範囲１０が形成されているｎ型のＧａＮ層６の表面に、シリコンを含むｎ型のＧａＮ層１６をエピタキシャル成長させると、マグネシウムとアルミニウムの注入範囲１０の直上に形成されるＧａＮ層１６にマグネシウムが移動し、ｐ型領域１２となる。マグネシウムとアルミニウムの注入範囲１０の直上に形成されるＧａＮ層１６のマグネシウム濃度は、１０１８/ｃｍ３のオーダとなり、シリコン濃度よりも濃く、ｐ型領域１２となる。ｐ型領域１２には結晶欠陥が少なく、ｐ型の半導体領域として機能する電気伝導度が確保される。それに対してマグネシウムとアルミニウムの注入範囲１０では、熱処理後も結晶欠陥が回復せず、高抵抗領域となる。マグネシウムとアルミニウムの注入範囲１０は、マグネシウムを含有しているもののｐ型領域として機能しない。マグネシウムとアルミニウムの注入範囲１０外のｎ型のＧａＮ層６の表面に成長するＧａＮ層１６にはマグネシウムが移動せず、シリコンを含むｎ型領域１４が形成される。
【００２２】
マグネシウムの注入範囲１０がアルミニウムを含んでいないと、マグネシウムの注入範囲１０外のｎ型ＧａＮ層６の表面に成長するＧａＮ層１６にまでマグネシウムが移動し、ｐ型領域１２の形成範囲がマグネシウムの注入範囲１０よりも大幅に拡大してしまう。ｐ型領域１２の形成範囲がマグネシウムの注入範囲１０よりも拡大してしまう程度は、マグネシウムの拡散現象によっては説明できないほど大きなものであり、結晶成長の過程で拡散とは別のマストランスポーテーション現象が生じるものと推測される。
本実施例では、マグネシウムの注入範囲１０がアルミニウムを含んでいるために、マグネシウムのマストランスポーテーション現象の発現が抑えられ、マグネシウムの注入範囲１０とｐ型領域１２の範囲がほぼ一致する。なお、ｐ型領域１２内に、マグネシウムの注入範囲１０からアルミニウムが移動したり、シリコンが移動することはない。
マグネシウムの注入範囲１０に注入しておくマグネシウム濃度は、それを利用して製造するｐ型領域１２に実現したいマグネシウム濃度にあわせて調整しておく。濃いｐ型領域１２を製造する場合には注入範囲１０に濃く注入しておけばよい。
【００２３】
（第２実施例）
図５から図８は、第２実施例のIII族窒化物系化合物半導体基板１８の製造方法を段階的に示している。図１から４に示す部材と同じ部材には同一番号を付し、重複説明を省略する。
図４において、４はＧａＮ基板を示し、６はその上にエピタキシャル成長したｎ型のＧａＮ層を示している。ｎ型のＧａＮ層６はシリコンを含んでいる。７は、ｎ型のＧａＮ層６の上にエピタキシャル成長したアルミニウムを含むｎ型のＧａＮ層を示している。符号８は、アルミニウムを含むｎ型のＧａＮ層７の表面の一部に形成されたマスク層を示し、そのマスク層８はＳｉＯ２で形成されている。マスク層８は、後でｐ型領域１２を結晶成長させる範囲外を被覆している。すなわち、マスク層８で覆われていない範囲にｐ型領域１２が形成される。マスク層８の形成範囲を管理することで、ｐ型領域１２の形成範囲を管理することができる。
【００２４】
図６は、マスク層８で部分的に覆われているアルミニウムを含むｎ型のＧａＮ層７の表面に、マグネシウムをイオン注入した段階を示す。マスク層８で覆われていない範囲のアルミニウムを含むｎ型のＧａＮ層７に、マグネシウムが注入される。１１は、マグネシウムの注入範囲を示している。この段階では１０１５/ｃｍ２の濃度でマグネシウムを注入する。マグネシウムはアルミニウムを含むｎ型のＧａＮ層７の深さの中に留まる深さに注入してもよいし、一部がｎ型のＧａＮ層６に侵入する深さに注入してもよい。マスク層８で覆われている範囲では、アルミニウムを含むｎ型のＧａＮ層７の表面近傍にマグネシウムが注入されることがない。
図７は、マスク層８を除去した段階を示す。
【００２５】
図８は、限られた範囲にマグネシウムの注入範囲１１が形成されているアルミニウムを含むｎ型のＧａＮ層７の表面に、シリコンを含むｎ型のＧａＮ層１６をエピタキシャル成長させた段階を示す。この実施例では、ＭＯＣＶＤ法によって、ｎ型のＧａＮ層１６を結晶成長させた。ＭＢＥ法、あるいはＨＶＰＥ法によって、ｎ型のＧａＮ層１６を結晶成長させてもよい。ここでは、シリコンの濃度を１０１７/ｃｍ３に調整した。限られた範囲にマグネシウムの注入範囲１１が形成されているアルミニウムを含むｎ型のＧａＮ層７の表面にシリコンを含むｎ型のＧａＮ層１６をエピタキシャル成長させると、マグネシウムの注入範囲１１の直上に形成されるＧａＮ層１６にマグネシウムが移動し、ｐ型領域１２となる。マグネシウムの注入範囲１１の直上に形成されるＧａＮ層１６のマグネシウム濃度は、１０１８/ｃｍ３のオーダとなり、シリコン濃度よりも濃く、ｐ型領域１２となる。ｐ型領域１２には結晶欠陥が少なく、ｐ型の半導体領域として機能する電気伝導度が確保される。それに対してマグネシウムの注入範囲１１では、熱処理後も結晶欠陥が回復せず、高抵抗領域となる。マグネシウムの注入範囲１１は、マグネシウムを含有しているもののｐ型領域として機能しない。マグネシウムの注入範囲１１外のｎ型のＧａＮ層６の表面に成長するＧａＮ層１６にはマグネシウムが移動せず、シリコンを含むｎ型領域１４が形成される。
【００２６】
マグネシウムの注入範囲１１がアルミニウムを含んでいないと、マグネシウムの注入範囲１１外のｎ型のＧａＮ層７の表面に成長するＧａＮ層１６にまでマグネシウムが移動し、ｐ型領域１２の形成範囲がマグネシウムの注入範囲１１よりも大幅に拡大してしまう。ｐ型領域１２の形成範囲がマグネシウムの注入範囲１１よりも拡大してしまう程度は、マグネシウムの拡散現象によっては説明できないほど大きなものであり、結晶成長の過程で拡散とは別のマストランスポーテーション現象が生じるものと推測される。
本実施例では、マグネシウムの注入範囲１１がアルミニウムを含んでいるために、マストランスポーテーション現象の発現が抑えられ、マグネシウムの注入範囲１１とｐ型領域１２の範囲がほぼ一致する。なお、ｐ型領域１２内に、マグネシウムの注入範囲１１からアルミニウムが移動したり、シリコンが移動することはない。
第２実施例では、アルミニウムを含むｎ型のＧａＮ層７をエピタキシャル成長させたが、アルミニウムを含まないＧａＮ層６の表面の全域にアルミニウムをイオン注入してアルミニウムを含むｎ型のＧａＮ層７を形成してもよい。
【００２７】
（本発明の基板を利用して製造される半導体装置の実施例１）
図９は、実施例１に記載したIII族窒化物系化合物半導体基板２を利用して製造した縦型のｐｎダイオード２０を示している。一対のｐ型領域１２の表面にニッケルによってアノード電極２２が形成されており、ｎ型ＧａＮ基板４の裏面にチタニウムとアルミニウムを積層してカソード電極２４が形成されている。
本実施例によると、アノード領域として作用するｐ型領域１２の形成範囲をマスク層８の形成範囲を管理することによって高精度に管理できる。本実施例の基板２を利用することによって特性の安定した縦型のｐｎダイオード２０を量産することができる。
第２実施例の基板１８を利用して縦型のｐｎダイオード２０を量産することもできる。ｎ型のＧａＮ層６の表面にアルミニウムを含むｎ型のＧａＮ層７が形成されていても、ｐｎダイオード２０として機能するのに差し支えない。
【００２８】
（本発明の基板を利用して製造される半導体装置の実施例２）
図１０は、実施例１に記載したIII族窒化物系化合物半導体基板２を利用して製造した縦型のＪＦＥＴ３０を示している。一対のｐ型領域１２の表面にニッケルによってゲート電極３２が形成されている。一対のゲート電極３２の間に位置するｐ型領域１２の表面とｎ型のＧａＮ層１４の表面に、ｎ型のＧａＮ層３４が形成されており、その表面にチタニウムとアルミニウムを積層してソース電極３６が形成されている。ｎ型ＧａＮ基板４の裏面にチタニウムとアルミニウムを積層してドレイン電極３８が形成されている。
【００２９】
縦型のＪＦＥＴ３０の一対のゲート電極３２にマイナスのゲート電圧を印加すると、一対のｐ型領域１２から、一対のｐ型領域１２の間隔に位置するｎ型のＧａＮ層１４に空乏層が伸びる。その結果、一対のｐ型領域１２の間隔に位置するｎ型のＧａＮ層１４が空乏化するために、ソース電極３６とドレイン電極３８の間を電流が流れることがない。
ゲート電極３２にゲート電圧を印加しないと、一対のｐ型領域１２の間隔に位置するｎ型のＧａＮ層１４が空乏化しないために、ソース電極３６とドレイン電極３８の間を電流が流れる。
縦型のＪＦＥＴ３０は、ゲート電極を印加しないとオンするノルマリオンタイプであり、ゲート電極３２にマイナスのゲート電圧を印加するとオフする。
第２実施例の基板１８を利用して縦型のＪＦＥＴ３０を実現することができる。ｎ型のＧａＮ層６の表面にアルミニウムを含むｎ型のＧａＮ層７が形成されていても、ＪＦＥＴ３０として機能するのに差し支えない。
【００３０】
（本発明の基板を利用して製造される半導体装置の実施例３）
図１１は、実施例１に記載したIII族窒化物系化合物半導体基板２を利用して製造した縦型のＨＦＥＴ４０を示している。一対のｐ型領域１２の表面にニッケルによってソース電極４２が形成されている。一対のソース電極４２の間に位置するｐ型領域１２の表面とｎ型のＧａＮ層１４の表面に、ｎ型またはｉ型のＧａＮ層４４が形成されており、その表面にｎ型またはｉ型のＡｌＧａＮ層４６が形成され、その表面にゲート絶縁膜４８が形成され、その表面にゲート電極５０が形成されている。ＡｌＧａＮ層４６のうち、ゲート電極５０の左右に位置する範囲には、シリコンが注入されてソース領域５２が形成されている。ソース領域５２の表面に、チタニウムとアルミニウムを積層してソース電極５４が形成されている。ソース電極４２とソース電極５４は等電位に維持される。ＧａＮ基板４の裏面にチタニウムとアルミニウムを積層してドレイン電極５６が形成されている。
【００３１】
縦型のＨＦＥＴ４０は、特許文献１に記載のように動作する。縦型のＨＦＥＴ４０のゲート電極５０にゲート電圧を印加しないと、ｐ型領域１２から伸びる空乏層によって、ｐ型領域１２の上方に位置するＧａＮ層４４とＡｌＧａＮ層４６の界面が空乏化する。そのために、ソース領域５２に電流が流れることがない。縦型のＨＦＥＴ４０は、ノリマリオフの特性を発揮する。
ゲート電極５０にゲート電圧を印加すると、ｐ型領域１２の上方に位置するＧａＮ層４４とＡｌＧａＮ層４６の界面にまで伸びていた空乏層が消失し、ＧａＮ層４４とＡｌＧａＮ層４６のヘテロ接合界面に２次元の電子ガスが発生する。この結果、ソース領域５２からＧａＮ層４４とＡｌＧａＮ層４６のヘテロ接合界面に沿って電子が流れるようになる。ヘテロ接合界面に沿って流れた電子は、一対のｐ型領域１２の間に存在するｎ型のＧａＮ１４を縦方向に流れる。一対のｐ型領域１２の間を縦方向に流れた電子は、ｎ型のＧａＮ層６，４を縦方向に流れてドレイン電極５６にながれる。
【００３２】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３３】
【図１】第１実施例の半導体基板の製造方法の第１段階を示す。
【図２】第１実施例の半導体基板の製造方法の第２段階を示す。
【図３】第１実施例の半導体基板の製造方法の第３段階を示す。
【図４】第１実施例の半導体基板の製造方法の第４段階を示す。
【図５】第２実施例の半導体基板の製造方法の第１段階を示す。
【図６】第２実施例の半導体基板の製造方法の第２段階を示す。
【図７】第２実施例の半導体基板の製造方法の第３段階を示す。
【図８】第２実施例の半導体基板の製造方法の第４段階を示す。
【図９】第１実施例の半導体装置の縦断面図を示す。
【図１０】第２実施例の半導体装置の縦断面図を示す。
【図１１】第３実施例の半導体装置の縦断面図を示す。
【図１２】従来の半導体装置の縦断面図を示す。
【図１３】従来の半導体基板の製造方法の第１段階を示す。
【図１４】従来の半導体基板の製造方法の第２段階を示す。
【図１５】従来の半導体基板の製造方法の第３段階を示す。
【図１６】従来の半導体基板の製造方法の第４段階を示す。
【符号の説明】
【００３４】
２、１８：III族窒化物系化合物半導体基板
４：ＧａＮ基板
６：ＧａＮ層
７：アルミニウムを含むＧａＮ層
８：マスク層
１０：マグネシウムをアルミニウムの注入領域
１１：マグネシウムの注入領域
１２：ｐ型領域
１４：ｎ型のＧａＮ領域
【図１】
2010034397.tif 000003
【図２】
2010034397.tif 000004
【図３】
2010034397.tif 000005
【図４】
2010034397.tif 000006
【図５】
2010034397.tif 000007
【図６】
2010034397.tif 000008
【図７】
2010034397.tif 000009
【図８】
2010034397.tif 000010
【図９】
2010034397.tif 000011
【図１０】
2010034397.tif 000012
【図１１】
2010034397.tif 000013
【図１２】
2010034397.tif 000014
【図１３】
2010034397.tif 000015
【図１４】
2010034397.tif 000016
【図１５】
2010034397.tif 000017
【図１６】
2010034397.tif 000018