(57)【要約】【課題】ビアホール開口後の洗浄において、ウエハがチャージアップした場合に下層配線に電荷が励起され、ビアホール底部で酸化反応が生じることによる配線の通電不良を防ぐ。【解決手段】電気的に機能する第１の配線１１１ａに隣接して、電気的に機能せず基板や他の配線から独立した第１のダミー配線１１２ａを形成し、チャージアップによって励起される電荷を第１の配線１１１ａと第１のダミー配線１１２ａに分散させる事により、配線上に形成されたビアホール２１３ａ底部での酸化反応によって生成されるＴｉ酸化物３０の量を減少させる。【選択図】  図９
2010034216.tif 000002
【特許請求の範囲】
【請求項１】
主面に半導体素子が形成された半導体基板と、
前記半導体基板の主面上に形成された第１の層間絶縁膜上に形成された、電気的に機能する第１の配線パターンと、
前記第１の配線パターンとデザインルールで定められた最小の配線間隔以上の間隔で並んで形成され、前記半導体基板とは電気的に接続されていないダミー配線パターンと、
前記第１の配線パターンおよび前記ダミー配線パターンの上部に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜に開口されて前記第１の配線パターンの表面を露出させるビアホールと、
前記第２の層間絶縁膜に開口されて前記ダミー配線パターンの表面を露出させるダミービアホールと、
を有する半導体装置において、
前記第２の層間絶縁膜のチャージアップにより励起される電荷の一部を前記ダミー配線パターンに励起させる構造としたことを特徴とする半導体装置。
【請求項２】
前記ダミービアホールは前記第２の層間絶縁膜上に形成される上層配線パターンに対して電気的に独立した構造であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の配線パターンは単位面積当たりの配線数が少ない領域に設けられた孤立配線であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１の配線パターンは、前記半導体基板と電気的に独立して設けられた構造であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記ダミー配線パターンの高さが前記第１の配線パターンよりも高いことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記ダミー配線パターン上部の層間絶縁膜の厚さが、前記第１の配線パターン上部の層間絶縁膜の厚さよりも薄いことを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記ダミー配線パターンに対して複数個のダミービアホールを形成することを特徴とする請求項１に記載の半導体装置。
【請求項８】
半導体基板の主面に半導体素子を形成する工程と、
前記半導体素子上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に電気的に機能する第１の配線パターンおよび、前記第１の配線パターンとデザインルールで定められた最小の配線間隔以上の間隔で配置されるダミー配線パターンを形成する工程と、
前記第１の配線パターンおよび前記ダミー配線パターンの上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜に前記第１の配線パターンを露出させるビアホール、および前記ダミー配線パターンの表面を露出させるダミービアホールを形成する工程と、
前記ビアホールおよび前記ダミービアホール形成後の前記ビアホール内部および前記ダミービアホール内部を洗浄する工程と、
を含み、
前記第１の層間絶縁膜上に設けられた前記ダミー配線パターンに対して、前記第２の層間絶縁膜の上部に設けられる上層配線と平面形状で重複しない箇所に前記ダミービアホールを開口することを特徴とする半導体装置の製造方法。
【請求項９】
前記第１の層間絶縁膜の上に前記第１の配線パターンおよび前記ダミー配線パターンを形成する工程において、
（ａ）前記第１の層間絶縁膜の上に配線材料薄膜を積層する工程と、
（ｂ）前記配線材料薄膜の上に前記第１の配線パターンと前記ダミー配線パターン用にパターニングされたレジストパターンを形成する工程と、
（ｃ）前記レジストパターンをマスクとして、前記第１の配線パターンおよび前記ダミー配線パターン以外の部分の前記配線材料薄膜を除去する工程と、
（ｄ）前記ダミー配線パターン用にパターニングされた前記レジストパターンをマスクとして、前記第１の配線パターンの上部を一部除去する工程と、
を有し、
前記第１の配線パターンよりも前記ダミー配線パターンの高さを高くすることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１の層間絶縁膜の上に前記第１の配線パターンおよび前記ダミー配線パターンを形成する工程において、
（ａ）前記第１の層間絶縁膜の上に前記配線材料薄膜を積層する工程と、
（ｂ）前記配線材料薄膜の上にレジスト膜を形成する工程と、
（ｃ）ハーフトーンマスクを用いて、前記レジスト膜の前記第１の配線パターン部分をハーフトーン露光し、前記ダミー配線パターン部分を通常露光して、前記第１の配線パターンと前記ダミー配線パターン用にパターニングされたレジストパターンを形成する工程と、
（ｄ）前記レジストパターンをマスクとして、前記第１の配線パターンおよび前記ダミー配線パターン以外の前記配線材料薄膜を除去する工程と、
を有し、
前記第１の配線パターンよりも前記ダミー配線パターンの高さを高くすることを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に係わり、特に、ビアホール加工後の洗浄時のウエハチャージアップによる接続抵抗異常の発生を防止できる半導体装置およびその製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体装置の製造プロセスにおいては、さまざまな要因によって半導体装置がチャージアップし、素子特性を劣化させる問題があった。すなわち半導体装置の製造プロセスでは、配線パターン形成や層間膜のスルーホールやビアホール形成などのドライ加工、ＣＶＤ（Chemical Vapor Deposition）やスパッタなどの成膜、レジストのアッシング除去など、多くのプラズマプロセスが適用されている。このプラズマプロセスにおいて半導体装置の導体部分が所謂アンテナ効果によってチャージアップし、極薄絶縁膜が破壊されるなどの問題があった。また、ビアホール形成工程において配線導体部分がチャージアップすると、ビアホール底のバリアメタル層の窒化チタン（ＴｉＮ）が陽極酸化されて酸化チタン（ＴｉＯ２）に変化し、体積膨張によってバリアメタル層の表面に割れを生じ、コンタクト抵抗が大きくなってしまうという問題があった。
【０００３】
プロセス中での半導体装置の導体部分のチャージアップによる極薄絶縁膜の破壊を防止する方法として、半導体装置中に信号処理には寄与しないダミーパターンを形成し、このダミーパターンを経由してチャージアップした電荷を半導体基板に放出する方法が提案されている。たとえば、特開２００３−３１６７７号公報には、半導体基板上に回路素子と全く同じ構成でかつＭＯＳ容量値が回路素子よりも小さいダミーパターンを形成し、前記ダミーパターンを通して表面に蓄積された電荷を半導体基板に放出する方法が提案されている。上記方法に関し説明すれば以下のとおりである。
【０００４】
半導体基板の主面に形成された絶縁ゲート電界効果トランジスタおよびダミーパターンは、第１の層間絶縁膜に設けられたコンタクトホールによって、配線およびダミー配線と接続されている。更に第２の層間絶縁膜にビアホールを設ける。第２の層間絶縁膜およびビアホール内にバリアメタルとして窒化チタン（ＴｉＮ）をスパッタ法により形成する。このときバリアメタルに蓄積された電荷は、絶縁ゲート電界効果トランジスタよりもＭＯＳ容量を小さく設計したダミーパターンを流れるため、絶縁ゲート電界効果トランジスタが破壊されるのを防止できる。
【０００５】
また、ビアホール形成工程において配線導体部分がチャージアップしてバリアメタル層を陽極酸化する問題に対しては、ビアホール形成工程でのチャージアップを防止する方法が検討されている。たとえば、特開２００５−３３１８２号公報には、ＵＶ照射や窒素プラズマ処理、洗浄時のリンス水への二酸化炭素添加などによりビアホールの陽極酸化を抑制する方法が提案されている。詳述すれば、２００℃以上２２５℃以下でチタン膜をスパッタし、膜質を酸化に対して強いものにする、レジスト塗布前にＵＶ照射を行なって正電荷を低減する、ビアホールエッチング後およびレジスト除去後に窒素プラズマ処理を行い、正電荷を低減する、ビアホール内を洗浄する工程で使用するリンス水に二酸化炭素を添加して比抵抗を０．３ＭΩ・ｃｍ以下とする、ことにより、ビアホール形成工程において配線導体部分がチャージアップしてバリアメタル層を陽極酸化することを防止している。
【特許文献１】特開２００３−３１６７７号公報
【特許文献２】特開２００５−３３１８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記した背景技術のうち、ダミーパターンを経由してチャージアップした電荷を半導体基板に放出する方法によれば、バリアメタルスパッタ時の蓄積電荷による素子破壊に対しては効果を得る事ができる。しかし、ビアホール形成時のチャージアップに対しては考慮されておらず、ビアホール形成時はバリアメタル形成前のため、ビアホール形成時およびビアホール形成後の洗浄工程でのチャージアップに対しては効果が得られない、という問題があった。また、ビアホール形成工程でのチャージアップを防止する方法では、工程毎に窒素プラズマ処理やＵＶ処理を行う必要があり工程が煩雑になるという問題があった。また洗浄時のリンス水によるチャージアップ抑制のために純水に二酸化炭素を添加しているが、二酸化炭素を添加して洗浄してもチャージアップを完全には抑制できないことを発明者等は詳細評価によって確認している。
【０００７】
発明者等が独自に検討した結果によれば、半導体装置の製造プロセスにおいて、ビアホール形成工程でのチャージアップは層間絶縁膜をコンデンサとして、層間絶縁膜上部と下層配線間に電位差を生じ、配線部分に電荷を励起する。特にビアホール形成工程およびビアホール形成後のビアホール内部およびウエハ表面洗浄工程でのチャージアップは、層間絶縁膜上部と下層配線間の電位差によってビアホール開口部を反応点として酸化反応を引き起こすことが確認された。この反応は配線導体部が長く、周辺に他の配線パターンの無い孤立した配線パターンで特に顕著であった。これは配線部分が長いほどコンデンサ面積が広くなるためであり、また周辺に他の配線が無い孤立パターンほどチャージアップによる電荷が集中するためと考えられる。したがって、ビアホール形成工程ではチャージアップを防止するだけでなく、チャージアップによって下層配線に励起される電荷量を減少させることが必要である。
【０００８】
本発明の目的は、ビアホール形成工程およびビアホール形成後のビアホール内部およびウエハ表面洗浄工程での配線部分へのチャージアップを緩和し、励起される電荷量を減少させることにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの実施の形態の概要を簡単に説明すれば、次のとおりである。
【００１１】
本願における第１の発明は、
主面に半導体素子が形成された半導体基板と、
前記半導体基板の主面上に形成された第１の層間絶縁膜上に形成された、電気的に機能する第１の配線パターンと、
前記第１の配線パターンとデザインルールで定められた最小の配線間隔以上の間隔で並んで形成され、前記半導体基板とは電気的に接続されていないダミー配線パターンと、
前記第１の配線パターンおよび前記ダミー配線パターンの上部に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜に開口されて前記第１の配線パターンの表面を露出させるビアホールと、
前記第２の層間絶縁膜に開口されて前記ダミー配線の表面を露出させるダミービアホールと、
を有する半導体装置において、
前記第２の層間絶縁膜のチャージアップにより励起される電荷の一部を前記ダミー配線に励起させる構造としたことを特徴とする半導体装置を提供する。
【００１２】
さらに、本願における第２の発明は、
回路素子が形成された半導体基板と、
前記半導体基板の主面上に形成された第１の層間絶縁膜と第２の層間絶縁膜の間に形成された電気的に機能する第１の配線パターンと、
前記第２の層間絶縁膜上に開口されて第１の配線表面を露出させるビアホールと、
前記第１の配線パターンとデザインルールで定められた最小の配線間隔以上の間隔で並んで形成されたダミー配線パターンと、
前記第２の層間絶縁膜に開口されて前記ダミー配線パターンの表面を露出させるダミービアホールと、
を有し、
前記ダミー配線パターンは前記半導体基板と電気的に独立した状態であることを特徴とする半導体装置を提供する。
【００１３】
さらにまた、本願における第３の発明は、
半導体基板の主面に半導体素子を形成する工程と、
前記半導体素子上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に電気的に機能する第１の配線パターンおよび、前記第１の配線パターンとデザインルールで定められた最小の配線間隔以上の間隔で配置されるダミー配線パターンを形成する工程と、
前記第１の配線パターンおよび前記ダミー配線パターンの上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜に前記第１の配線を露出させるビアホール、および前記ダミー配線パターンの表面を露出させるダミービアホールを形成する工程と、
前記ビアホールおよび前記ダミービアホール形成後の前記ビアホール内部および前記ダミービアホール内部を洗浄する工程と、
を含み、
前記第１の層間絶縁膜の上に前記第１の配線パターンおよび前記ダミー配線パターンを形成する工程において、
（ａ）前記第１の層間絶縁膜の上に配線材料薄膜を積層する工程と、
（ｂ）前記配線材料薄膜の上に前記第１の配線パターンと前記ダミー配線パターン用にパターニングされたレジストパターンを形成する工程と、
（ｃ）前記レジストパターンをマスクとして、前記第１の配線パターンおよび前記ダミー配線パターン以外の部分の前記配線材料薄膜を除去する工程と、
（ｄ）前記ダミー配線パターン用にパターニングされたレジストパターンをマスクとして、前記第１の配線パターンの上部を一部除去する工程と、
を有し、
前記第１の配線パターンよりも前記ダミー配線パターンの高さを高くすることを特徴とする半導体装置の製造方法を提供する。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものの実施の形態の概要によって得られる効果を簡単に説明すれば、次のとおりである。
【００１５】
本願における第１の発明によれば、電気的に機能する第１の配線に対してデザインルールで定められた最小の配線間隔以上の間隔でダミー配線パターンを並んで形成する事により、第２の層間絶縁膜のチャージアップにより第１の配線に励起される電荷をダミー配線に分散させて励起する事が可能となり、第１の配線に励起される電荷量を減少させる事が可能となる。
【００１６】
また、本願における第２の発明によれば、ダミー配線を第２の層間絶縁膜上に形成される第２の配線、第２のダミー配線のいずれとも接続されていない構造とする事で、ダミー配線の浮遊容量を少なくする事が可能となる。
【００１７】
さらにまた、本願における第３の発明によれば、配線パターンよりもダミー配線パターンの高さを高くすることにより、層間絶縁膜上でチャージアップが生じたときに、配線パターンよりもダミー配線パターンに励起される電荷量が多くなり、その結果配線パターンに励起される電荷量を減少させることが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１９】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００２０】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
【００２１】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２２】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
【００２３】
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２４】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【００２５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２６】
（実施の形態１）
図１は、本実施の形態１に係る半導体装置の要部を模式的に示す断面図である。本実施の形態１における半導体装置は、半導体素子として、例えばＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を備えているものである。このＭＩＳＦＥＴは、周知の方法によって例えばシリコン基板からなる半導体基板の主面（素子形成面）に形成される。なお、本実施の形態１では、ＭＩＳＦＥＴを例示するが、これに限らず、その他の半導体素子であっても良い。
【００２７】
半導体基板１の主面に素子分離領域２、活性領域３、ゲート絶縁膜４が形成されている。素子分離領域２はたとえばＳＴＩ（Shallow Trench Isolation）構造やＬＯＣＯＳ（Local Oxidation of Silicon）構造等によって形成される。 ゲート絶縁膜４としてはたとえば熱酸化処理によって形成された熱酸化膜とすることができる。
【００２８】
ゲート絶縁膜４上にはゲート電極５が形成されている。ゲート電極５は、たとえば多結晶シリコンとすることができる。
【００２９】
ゲート電極５の両側にはサイドウォール６が形成されている。サイドウォール６はたとえばシリコン窒化膜やシリコン酸化膜とすることができる。
【００３０】
素子分離領域２、活性領域３、ゲート電極５、サイドウォール６の上には第１の層間絶縁膜１１０が形成されている。第１の層間絶縁膜１１０はたとえばＳＯＧ（Spin On Glass）膜、ＢＰＳＧ(Boron Phosphor Silicate Glass)膜とすることができる。さらにＴＥＯＳ（Tetra Ethyl Ortho Silicate）とオゾンガスを原料ガスとしたＣＶＤ堆積膜(以下ＴＥＯＳ膜)との積層構造としてもよい。さらに第１の層間絶縁膜１１０の表面はたとえば研磨法によって平坦化されていてもよい。
【００３１】
第１の層間絶縁膜１１０の上の、配線の密集したパターン領域２０３ａには、第１の配線１１１ａおよび第１のダミー配線１１２ａが形成されている。さらに、配線の周囲に他の配線が無く、配線が他の配線と離間している、配線の孤立したパターン領域２０３ｂには、第１の配線１１１ｂおよび第１のダミー配線１１２ｂが孤立して形成されている。つまり、配線の孤立したパターン領域２０３ｂは、単位面積当たりに占める配線の割合が、配線の密集したパターン領域２０３ａに比べて大幅に低い領域である。なお、本実施の形態では第１の配線１１１ａおよび第１の配線１１１ｂと、第１のダミー配線１１２ａおよび第１のダミー配線１１２ｂとは同一の材料からなるが、図の上ではわかりやすいように異なるハッチングを付すものとする。
【００３２】
ここで、第１の配線１１１ａおよび第１のダミー配線１１２ａの配線間隔は、リソグラフィの解像度や配線の加工精度によって決まるデザインルールで定められた最小の配線間隔以上の間隔で形成されており、たとえば0.8μｍの間隔で離間している。
【００３３】
デザインルールで定められた最小の配線間隔未満の間隔で第１のダミー配線１１２ａ、１１２ｂを形成すると、第１の配線１１１ａ、１１１ｂと第１のダミー配線１１２ａ、１１２ｂの分離が確保されない場合があり、素子の信頼性を低下させる恐れがある。また、デザインルールで定められた最小の配線間隔未満の間隔で第１のダミー配線１１２ａ、１１２ｂを形成すると、第１の配線１１１ａ、１１１ｂと第１のダミー配線１１２ａ、１１２ｂ間で放電を起こす恐れがあり、素子の信頼性を低下させる恐れがある。
【００３４】
配線およびダミー配線は同一の層の上に並んで形成されており、同一工程、同一材料で形成されている。第１の配線１１１ａ、１１１ｂおよび第１のダミー配線１１２ａ、１１２ｂはたとえばアルミニウムおよびその合金、銅およびその合金等とすることができる。また第１の配線１１１ａ、１１１ｂおよび第１のダミー配線１１２ａ、１１２ｂの下層にはＴｉやＴｉＮからなるバリア膜を形成してもよい。また第１の配線１１１ａ、１１１ｂおよび第１のダミー配線１１２ａ、１１２ｂの上部にはＴｉやＴｉＮ等からなる反射防止膜を形成してもよい。
【００３５】
第１の配線１１１ａは第１の層間絶縁膜１１０内に形成されたコンタクトプラグ１０によって活性領域３と接続されている。また、第１の配線１１１ａは第１の層間絶縁膜１１０内に形成されたコンタクトプラグによって半導体基板１や、ゲート電極５等の素子と接続されていてもよい。一方、配線の孤立したパターン領域２０３ｂに形成された第１の配線１１１ｂは、半導体基板１や、活性領域３、ゲート電極５等の素子から電気的に独立して形成されたフローティング状態にある。また第１のダミー配線１１２ｂは半導体基板１や、活性領域３、ゲート電極５等の素子から電気的に独立して形成されたフローティング状態にある。
【００３６】
ここで、特に第１の配線１１１ｂがフローティング状態にあるとき、チャージアップにより励起される電荷は第１の配線１１１ｂに集中する。それに対し、第１のダミー配線１１２ｂを隣接して形成する事によって第２の層間絶縁膜２１０のチャージアップにより励起される電荷をフローティング状態にある第１の配線１１１ｂおよび第１のダミー配線１１２ｂに分散させて励起する事が可能となり、第１の配線１１１ｂに励起される電荷量を減少させる事が可能となる。
【００３７】
第１の配線１１１ａ、１１１ｂおよび第１のダミー配線１１２ａ、１１２ｂの上には第２の層間絶縁膜２１０が形成されている。第２の層間絶縁膜２１０はたとえばＴＥＯＳ膜とすることができる。
【００３８】
同様に第２の層間絶縁膜２１０の上には第２の配線２１１ａ、２１１ｂおよび第２のダミー配線２１２ａ、２１２ｂが形成されている。第２の配線２１１ａ、２１１ｂおよび第２のダミー配線２１２ａ、２１２ｂは第１の配線１１１ａ、１１１ｂおよび第１のダミー配線１１２ａ、１１２ｂと同様とする事ができる。ここで、図１には図示していないが、第１の配線１１１ａ、１１１ｂは第２の層間絶縁膜２１０内に形成されたビアホールおよびビアホール内を充填して形成された接続配線によって、第２の層間絶縁膜２１０上に形成された第２の配線２１１ａ、２１１ｂと接続されている。一方、第１のダミー配線１１２ａは第２の層間絶縁膜２１０内に形成されたダミービアホールおよびダミービアホール内を充填して形成されたダミー接続配線を有しているが、ダミー接続配線は第２の層間絶縁膜２１０上に形成される第２の配線２１１ａ、２１１ｂおよび第２のダミー配線２１２ａ、２１２ｂのいずれからも電気的に独立して形成されている。
【００３９】
第２の配線２１１ａ、２１１ｂおよび第２のダミー配線２１２ａ、２１２ｂの上には第３の層間絶縁膜３１０が形成されている。
【００４０】
第３の層間絶縁膜３１０の上には第３の配線３１１ａ、３１１ｂおよび第３のダミー配線３１２ａ、３１２ｂが形成されている。第３の配線３１１ａ、３１１ｂおよび第３のダミー配線３１２ａ、３１２ｂは第１の配線１１１ａ、１１１ｂおよび第１のダミー配線１１２ａ、１１２ｂと同様とする事ができる。ここで、図１には図示していないが、第２の配線２１１ａ、２１１ｂは第３の層間絶縁膜３１０内に形成されたビアホールおよびビアホール内を充填して形成された接続配線によって、第３の層間絶縁膜３１０上に形成された第３の配線３１１ａ、３１１ｂと接続されている。一方、第２のダミー配線２１２ａ、２１２ｂは第３の層間絶縁膜３１０内に形成されたダミービアホールおよびダミービアホール内を充填して形成されたダミー接続配線を有しているが、ダミー接続配線は第３の層間絶縁膜３１０上に形成される第３の配線３１１ａ、３１１ｂおよび第３のダミー配線３１２ａ、３１２ｂのいずれからも電気的に独立して形成されている。
【００４１】
第３の配線３１１ａ、３１１ｂおよび第３のダミー配線３１２ａ、３１２ｂの上にはパッシベーション膜４１０が形成されている。パッシベーション膜としてはたとえばシリコン酸化膜とシリコン窒化膜の積層膜とすることができる。
【００４２】
図２は図１における第１の層間絶縁膜１１０上に形成された第１の配線１１１ａ、１１１ｂおよび第１のダミー配線１１２ａ、１１２ｂのレイアウトを表す平面図である。配線の密集したパターン領域２０３ａでは第１の配線１１１ａに隣接してデザインルールで定められた最小の配線間隔以上の間隔たとえば0.8μｍで第１のダミー配線１１２ａが形成されている。一方、配線の孤立したパターン領域２０３ｂでは第１の配線１１１ｂが他の配線から離間している部分に第１のダミー配線１１２ｂが形成される。第１の配線１１１ｂが他の配線から離間して孤立している場合、第２の層間絶縁膜２１０がチャージアップすると離間している第１の配線１１１ｂに集中して電荷が励起される。したがって第１の配線１１１ｂが配線の孤立したパターン領域２０３ｂに第１のダミー配線１１２ｂを形成することが好ましい。
【００４３】
第１の配線１１１ａ、１１１ｂが半導体基板１や、活性領域３、ゲート電極５等の素子と電気的に独立して形成されたフローティング状態にある場合も、デザインルールで定められた最小の配線間隔以上の間隔で第１のダミー配線１１２ａ、１１２ｂを形成することが好ましい。
【００４４】
ここで、図２では第１のダミー配線１１２ａ、１１２ｂはいずれも第１の配線１１１ａ、１１１ｂの片側に連続した配線として形成しているが、第１の配線１１１ａ、１１１ｂのの両側に形成することも好適に適用できる。また不連続な配線であっても好適に適用できる。特に配線の孤立したパターン領域２０３ｂでは第１の配線１１１ｂのチャージアップを抑制するためには、両側に第１のダミー配線１１２ｂを形成することが好ましい。
【００４５】
なお、デザインルールで定められた最小の配線間隔未満の間隔で第１のダミー配線１１２ａ、１１２ｂを形成すると、第１の配線１１１ａ、１１１ｂと第１のダミー配線１１２ａ、１１２ｂの分離が確保されない場合があり、素子の信頼性を低下させる恐れがある。また、デザインルールで定められた最小の配線間隔未満の間隔で第１のダミー配線１１２ａ、１１２ｂを形成すると、第１の配線１１１ａ、１１１ｂと第１のダミー配線１１２ａ、１１２間で放電を起こす恐れがあり、素子の信頼性を低下させる恐れがある。
【００４６】
図３は図１における第１の配線１１１ａ、１１１ｂおよび第１のダミー配線１１２ａ、１１２ｂの上界面を示す平面図であり、図１には図示されていない、第１の配線１１１ａ、１１１ｂおよび第１のダミー配線１１２ａ、１１２ｂの上界面に接し、第２の層間絶縁膜２１０に開口されたビアホール２１３ａ、２１３ｂおよびダミービアホール２１４ａ、２１４ｂの位置を示している。第２の層間絶縁膜２１０に開口したビアホール２１３ａ、２１３ｂおよびダミービアホール２１４ａ、２１４ｂは、第１の配線１１１ａ、１１１ｂおよび第１のダミー配線１１２ａ、１１２ｂの表面を露出させる位置に開口するレイアウトとなっており、また第１のダミー配線１１２ａに対し複数個（図３では２個）のダミービアホール２１４ａが形成されている。これは、一本のダミー配線に対して複数個のダミービアホールを形成する事により、ダミー配線に励起された電荷の反応点を複数にし、各ビアホール底部に酸化物が生成される原因となる電荷を分散させ、酸化物を除去しやすくするためである。
【００４７】
図４は図１における第２の層間絶縁膜２１０上に形成された第２の配線２１１ａ、２１１ｂおよび第２のダミー配線２１２ａ、２１２ｂの下界面を表す平面図である。
【００４８】
ここで、第２の層間絶縁膜２１０に開口されたビアホール２１３ａ、２１３ｂの上部には第２の配線２１１ａがレイアウトされており、第１の配線１１１ａ、１１１ｂと第２の配線２１１ａはビアホール２１３ａ、２１３ｂおよびビアホール２１３ａ、２１３ｂ内を充填して形成された接続配線(不図示)によって接続されている。一方、ダミービアホール２１４ａ、２１４ｂはダミービアホール２１４ａ、２１４ｂ内を充填して形成されたダミー接続配線(不図示)を有しているが、ダミー接続配線は第２の層間絶縁膜２１０上に形成される第２の配線２１１ａ、２１１ｂおよび第２のダミー配線２１２ａ、２１２ｂのいずれからも電気的に独立して形成されている。
【００４９】
図５は図４における第２の層間絶縁膜２１０上に第２の配線２１１ａを形成した後の図４の状態におけるＣ−Ｃ断面図である。第１の配線１１１ａと第２の配線２１１ａはビアホール２１３ａおよびビアホール２１３ａ内を充填して形成された接続配線２５１によって接続されている。
【００５０】
図６は図４における第２の層間絶縁膜２１０上に第２のダミー配線２１２ａを形成した後の図４の状態におけるＤ−Ｄ断面図である。第２の層間絶縁膜２１０上に形成される第２のダミー配線２１２ａは、第１のダミー配線１１２ａに接続されたビアホール２１４ａおよびビアホール２１４ａ内を充填して形成されたダミー接続配線２５２と電気的に独立して形成されている。
【００５１】
図２、３、４、５、６から明らかなように、第１の層間絶縁膜１１０上に形成された第１の配線１１１ａ、１１１ｂおよび第１のダミー配線１１２ａ、１１２ｂは、その表面が露出するように第２の層間絶縁膜２１０にビアホール２１３ａ、２１３ｂおよびダミービアホール２１４ａ、２１４ｂが開口されている。このうち第１の配線１１１ａ、１１１ｂの表面を露出するように形成されたビアホール２１３ａ、２１３ｂの上には第２の層間絶縁膜２１０上に電気的接続を有する位置に第２の配線２１１ａ、２１１ｂがレイアウトされており、第１の配線１１１ａ、１１１ｂはビアホール２１３ａ、２１３ｂおよびビアホール２１３ａ、２１３ｂ内を充填して形成された接続配線(不図示)によって、第２の層間絶縁膜２１０上に形成された第２の配線２１１ａ、２１１ｂと電気的に接続される構造になっている。
【００５２】
一方、第１のダミー配線１１２ａ、１１２ｂの表面を露出するように形成されたダミービアホール２１４ａ、２１４ｂの上には第２の層間絶縁膜２１０上に第２の配線２１１ａ、２１１ｂおよび第２のダミー配線２１２ａ、２１２ｂはレイアウトされていない。そのため、第１のダミー配線１１２ａ、１１２ｂは第２の層間絶縁膜２１０上に形成される第２の配線２１１ａ、２１１ｂおよび第２のダミー配線２１２ａ、２１２ｂのいずれからも電気的に独立して形成されている。このように第１のダミー配線１１２ａ、１１２ｂを第２の層間絶縁膜２１０上に形成される第２の配線２１１ａ、２１１ｂおよび第２のダミー配線２１２ａ、２１２ｂのいずれからも独立して形成された構造とする事で、第１のダミー配線１１２ａ、１１２ｂの浮遊容量を少なくする事が可能となる。
【００５３】
第２の配線２１１ａ、２１１ｂ、第２のダミー配線２１２ａ、２１２ｂ、第３の配線３１１ａ、３１１ｂ、第３のダミー配線３１２ａ、３１２ｂも上記第１の配線１１１ａ、１１１ｂおよび第１のダミー配線１１２ａ、１１２ｂと同様とすることができる。
【００５４】
図７はビアホール２１３ａおよびダミービアホール２１４ａを形成するためにドライ加工した後の図３の状態におけるＡ−Ａ断面図である。図７でビアホール２１３ａおよびダミービアホール２１４ａ内面や第２の層間絶縁膜２１０上にはビアホール２１３ａおよびダミービアホール２１４ａを形成するためにドライ加工した時の反応生成物２０や金属カス２１、レジスト残渣２２などが付着している。これらの反応生成物２０や金属カス２１、レジスト残渣２２を除去するために薬液および純水を用いて洗浄が行われるが、この洗浄によって第２の層間絶縁膜２１０がチャージアップする。
【００５５】
図８は図３の状態で薬液および純水を用いてビアホール２１３ａ、２１３ｂ内面およびダミービアホール２１４ａ、２１４ｂ内面や第２の層間絶縁膜２１０上を洗浄した後のＢ−Ｂ断面構造を表わし、第２の層間絶縁膜２１０のチャージアップによって配線の孤立したパターン領域２０３ｂに設けられた第１の配線１１１ｂおよび第１のダミー配線１１２ｂに電荷が励起される状態を示した模式図である。第１のダミー配線１１２ｂがない場合、第２の層間絶縁膜２１０のチャージアップによって励起される電荷は第１の配線１１１ｂに集中するが、第１のダミー配線１１２ｂがある場合は第１の配線１１１ｂと第１のダミー配線１１２ｂに分散されるため、配線の孤立したパターン領域２０３ｂに設けられた第１の配線１１１ｂに励起される電荷量を減少する事が可能となる。
【００５６】
図９は、図３の状態で薬液および純水を用いてビアホール２１３ａ、２１３ｂ内面およびダミービアホール２１４ａ、２１４ｂ内面や第２の層間絶縁膜２１０上を洗浄した後のＡ−Ａ断面構造を表わす模式図である。第２の層間絶縁膜２１０のチャージアップによって第１の配線１１１ａおよび第１のダミー配線１１２ａに励起された電荷は、ビアホール２１３ａおよびダミービアホール２１４ａによって露出された底部開口部表面で酸化反応を生じる。このときビアホール２１３ａおよびダミービアホール２１４ａによって露出された第１の配線１１１ａおよび第１のダミー配線１１２ａの表面がＴｉもしくはＴｉＮの場合、ビアホール２１３ａおよびダミービアホール２１４ａの底部開口部表面ではＴｉ酸化物３０を生じるが、チャージアップによって励起される電荷が第１の配線１１１ａと第１のダミー配線１１２ａに分散されるため、第１のダミー配線１１２ａがない場合に比較して第１の配線１１１ａのビアホール底部開口部表面におけるＴｉ酸化物３０の発生量が少なくなり、次工程でビアホール２１３ａおよびダミービアホール２１４ａにバリア膜を成膜する時の前処理であるスパッタエッチングによって除去可能な量となる。また、第１の配線１１１ａおよび第１のダミー配線１１２ａに励起された電荷はビアホール２１３ａおよびダミービアホール２１４ａ底部開口部表面で酸化反応を生じる事によって緩和される。そのため、第１のダミー配線１１２ａは半導体基板１と電気的に導通させる必要がなく、レイアウト上の制約を受けにくい。
【００５７】
上記本実施の形態１では、第１の層間絶縁膜１１０上に形成される第１のダミー配線１１２ａおよび１１２ｂを単一の配線とした例を示したが、第１のダミー配線１１２ａおよび１１２ｂは不連続な配線であっても好適に使用することができる。また、第１のダミー配線１１２ａおよび１１２ｂは第１の配線１１１ａおよび１１１ｂの片側だけに形成する例を示したが、第１の配線１１１ａおよび１１１ｂの両側に形成することも好適に使用できる。第１のダミー配線１１２ａおよび１１２ｂを不連続な配線とし、第１の配線１１１ａおよび１１１ｂの両側に形成した場合の平面図を図１０に示す。特に配線の孤立したパターン領域２０３ｂでは第１の配線１１１ｂのチャージアップを抑制するためには、第１の配線１１１ｂの両側に第１のダミー配線１１２ｂを形成することが望ましい。
【００５８】
第１のダミー配線１１２ａおよび１１２ｂを不連続な配線とした場合には、個々の第１のダミー配線１１２ａおよび１１２ｂにダミービアホールを形成することが望ましい。個々の第１のダミー配線１１２ａおよび１１２ｂに対して第２の層間絶縁膜２１０にダミービアホール２１４ａおよび２１４ｂを形成した場合の平面図を図１１に示す。図１１は、図１０に示した第１の配線１１１ａ、１１１ｂおよび第１のダミー配線１１２ａ、１１２ｂの上界面を示している。
【００５９】
このとき、第１のダミー配線１１２ａ、１１２ｂ上に開口されたダミービアホール２１４ａ、２１４ｂは、第２の層間絶縁膜２１０上に形成される第２の配線２１１ａ、２１１ｂおよび第２のダミー配線２１２ａ、２１２ｂとは電気的に独立した位置に設けられている。図１２は第２の層間絶縁膜２１０上に形成された第２の配線２１１ａ、２１１ｂおよび第２のダミー配線２１２ａ、２１２ｂの下界面を表す平面図である。ビアホール２１３ａ、２１３ｂは第２の配線２１１ａ、２１１ｂの下界面で接している。
【００６０】
ここで、第２の層間絶縁膜２１０に開口されたビアホール２１３ａ、２１３ｂの上部には第２の配線２１１ａ、２１１ｂがレイアウトされており、第１の配線１１１ａ、１１１ｂと第２の配線２１１ａ、２１１ｂはビアホール２１３ａ、２１３ｂおよびビアホール２１３ａ、２１３ｂ内を充填して形成された接続配線(不図示)によって接続されている。一方、ダミービアホール２１４ａ、２１４ｂはダミービアホール２１４ａ、２１４ｂ内を充填して形成されたダミー接続配線(不図示)を有しているが、ダミー接続配線は第２の層間絶縁膜２１０上に形成される第２の配線２１１ａ、２１１ｂおよび第２のダミー配線２１２ａ、２１２ｂのいずれからも電気的に独立して形成されている。
【００６１】
以降、第３の層間絶縁膜３１０上に形成される第３の配線３１１ａ、３１１ｂおよび第３のダミー配線３１２ａ、３１２ｂも同様に形成することができる。
【００６２】
（実施の形態２）
図１３（ａ）は本実施の形態２に係る半導体装置の要部を模式的に示す断面図である。図１３（ａ）において、第１のダミー配線１１２、第２のダミー配線２１２、第３のダミー配線３１２の高さは第１の配線１１１、第２の配線２１１、第３の配線３１１の高さよりも高さｄだけ高くなっている。
【００６３】
図１３（ｂ）、１４、１５、１６は第１のダミー配線１１２の高さを第１の配線１１１の高さよりも高さｄだけ高く形成するための方法を示す概念図である。
【００６４】
まず、第１の層間絶縁膜１１０の上に配線材料８１を成膜し、その上にポジ型レジスト８２を塗布する（図１３（ｂ））。
【００６５】
所定のダミー配線パターンを有するフォトマスク（不図示）を用いてポジ型レジスト８２を露光し、所定のダミー配線パターンをポジ型レジスト８２に転写する。ここで、フォトマスクの開口部はポジ型レジスト８２を感光するに十分な光を透過し、非開口部では光は遮断されポジ型レジスト８２は露光されない。その結果露光された部分のポジ型レジスト８２は次の現像処理において完全に除去され、光が遮断された部分のポジ型レジスト８２のみがダミー配線パターンレジスト９２として残る（図１４（ａ））。
【００６６】
次にダミー配線パターンレジスト９２をマスクとして配線パターンレジスト９１を厚さｄだけドライエッチングする（図１４（ｂ））。
【００６７】
次にダミー配線パターンレジスト９２を除去する（図１４（ｃ））。
【００６８】
次に配線材料８１の上にポジ型レジスト８２を再度塗布する（図１５（ａ））。
【００６９】
次に所定の配線パターンおよびダミー配線パターンを有するフォトマスク（不図示）を用いてポジ型レジスト８２を露光し、所定の配線パターンをポジ型レジスト８２に転写する。ここで、フォトマスクの開口部はポジ型レジスト８２を感光するに十分な光を透過し、非開口部では光は遮断されポジ型レジスト８２は露光されない。その結果露光された部分のポジ型レジスト８２は次の現像処理において完全に除去され、光が遮断された部分のポジ型レジスト８２のみが配線パターンレジスト９１およびダミー配線パターンレジスト９２として残る（図１５（ｂ））。
【００７０】
次に配線パターンレジスト９１およびダミー配線パターンレジスト９２をマスクとして配線材料８１をドライエッチングし、第１の配線１１１および第１のダミー配線１１２を得る（図１５（ｃ））。
【００７１】
次に配線パターンレジスト９１およびダミー配線パターンレジスト９２を剥離すれば、第１の配線１１１の高さよりも高さｄだけ高い第１のダミー配線１１２を得る事ができる（図１６（ａ））。
【００７２】
次に第１の配線１１１および第１のダミー配線１１２の上に第２の層間絶縁膜２１０を形成する（図１６（ｂ））。
【００７３】
以下同様にして第２の配線２１１、第３の配線３１１の高さよりも高さｄだけ高い第２のダミー配線２１２、第３のダミー配線３１２を得る事ができる。
【００７４】
このようにして第１のダミー配線１１２の高さを第１の配線１１１よりも高くする事によって、第１の配線１１１上部における第２の層間絶縁膜２１０の厚さよりも第１のダミー配線１１２の上部における第２の層間絶縁膜２１０の厚さを薄くすることができ、第２の層間絶縁膜２１０上でチャージアップが生じたときに、第１の配線１１１よりも第１のダミー配線１１２に励起される電荷量が多くなり、その結果第１の配線１１１に励起される電荷量を減少させることが可能となる。
【００７５】
ここで第１の配線１１１と第１のダミー配線１１２との高さの差ｄの範囲は、以下のようにして決められる。すなわち、第１の配線１１１と第１のダミー配線１１２との高さの差ｄ分だけ第１のダミー配線１１２上部に形成される第２の層間絶縁膜２１０の厚さが薄くなるため、ｄの値が大きいほど層間絶縁膜によるコンデンサ層が薄くなり、チャージアップにより励起される電荷量は第１の配線１１１よりも第１のダミー配線１１２の方が多くなる。しかし、ｄの値を大きくして第１のダミー配線１１２上部に形成される第２の層間絶縁膜２１０の厚さを薄くすると、チャージアップによって第１のダミー配線１１２上部の第２の層間絶縁膜２１０が絶縁破壊を生じる恐れがある。そのため、ｄの値としては第２の層間絶縁膜２１０が絶縁破壊を生じない範囲で選択されるべきである。
【００７６】
例えば、層間絶縁膜の厚さに対して２割程度の範囲までから好適に選択される。ただし、洗浄方法によってチャージアップ量が多い場合には、第２の層間絶縁膜２１０の絶縁破壊を防止するために１割以下の範囲から選択されるのが好ましい。
【００７７】
（実施の形態３）
本実施の形態３である半導体装置の要部断面図を図１７（ａ）に示す。図１７（ａ）において、第１のダミー配線１１２の高さは第１の配線１１１の高さよりも高さｄだけ高くなっている。
【００７８】
図１７（ｂ）、１８、１９は第１のダミー配線１１２の高さを第１の配線１１１の高さよりも高さｄだけ高く形成するための方法を示す概念図である。
【００７９】
まず、第１の層間絶縁膜１１０の上に配線材料８１を成膜し、その上にポジ型レジスト８２を塗布する（図１７（ｂ））。
【００８０】
所定の配線パターンおよびダミー配線パターンを有するフォトマスク（不図示）を用いてポジ型レジスト８２を露光し、所定の配線パターンをポジ型レジスト８２に転写する。ここで、フォトマスクの開口部はポジ型レジスト８２を感光するに十分な光を透過し、非開口部では光は遮断されポジ型レジスト８２は露光されない。その結果露光された部分のポジ型レジスト８２は次の現像処理において完全に除去され、光が遮断された部分のポジ型レジスト８２のみが配線パターンレジスト９１およびダミー配線パターンレジスト９２として残る（図１８（ａ））。
【００８１】
次に配線パターンレジスト９１およびダミー配線パターンレジスト９２をマスクとして配線パターンレジスト９１をエッチングし、第１の配線１１１および第１のダミー配線１１２を得る（図１８（ｂ））。
【００８２】
次に配線パターンレジスト９１およびダミー配線パターンレジスト９２に対してダミー配線パターンを有するフォトマスク（不図示）を用いて露光を行い、さらに現像処理を行って、配線パターンレジスト９１の部分を除去してダミー配線パターンレジスト９２を得る（図１８（ｃ））。
【００８３】
次にダミー配線パターンレジスト９２をマスクとして、第１の配線１１１の上部を高さｄだけエッチングして除去する（図１９（ａ））。
【００８４】
次にダミー配線パターンレジスト９２を剥離すれば、第１の配線１１１の高さよりも高さｄだけ高い第１のダミー配線１１２を得る事ができる（図１９（ｂ））。
【００８５】
次に第１の配線１１１および第１のダミー配線１１２の上に第２の層間絶縁膜２１０を形成する（図１９（ｃ））。
【００８６】
以下同様にして第２の配線２１１、第３の配線３１１の高さよりも高さｄだけ高い第２のダミー配線２１２、第３のダミー配線３１２を得る事ができる。
【００８７】
このようにして第１のダミー配線１１２の高さを第１の配線１１１よりも高くする事によって、第１の配線１１１上部における第２の層間絶縁膜２１０の厚さよりも第１のダミー配線１１２の上部における第２の層間絶縁膜２１０の厚さを薄くすることができ、第２の層間絶縁膜２１０上でチャージアップが生じたときに、第１の配線１１１よりも第１のダミー配線１１２に励起される電荷量が多くなり、その結果第１の配線１１１に励起される電荷量を減少させることが可能となる。
【００８８】
上記実施の形態３においては、配線のエッチングをドライエッチングで行うと、レジストがドライエッチングでダメージを受け、露光・現像によって配線パターンレジスト９１の部分を除去するのが困難になるので、エッチングはウェットエッチングとすることが好ましい。
【００８９】
上記本実施の形態３ではポジ型レジストの場合を例にとって説明したが、必要に応じてネガ型レジストを使用することも可能である。その場合は、配線パターンレジスト９１およびダミー配線パターンレジスト９２をマスクとして配線パターンレジスト９１をエッチングし、第１の配線１１１および第１のダミー配線１１２を得る。次に、一度配線パターンレジスト９１およびダミー配線パターンレジスト９２を除去した後、改めて第１のダミー配線１１２上にダミー配線パターンレジスト９２を形成する。次に、ダミー配線パターンレジスト９２をマスクとして、第１の配線１１１の上部を高さｄだけエッチングして除去する。次にダミー配線パターンレジスト９２を剥離すれば、第１の配線１１１の高さよりも高さｄだけ高い第１のダミー配線１１２を得る事ができる。また、ネガ型レジストの場合は配線パターンレジスト９１をエッチング後、一度配線パターンレジスト９１およびダミー配線パターンレジスト９２を除去するので、アッシング等のレジスト除去方法を適用することが可能となるので、エッチングをドライエッチングで行うことも好適に利用できる。
【００９０】
またポジ型レジストの場合にドライエッチングを行うには以下の方法が好適に利用できる。すなわち、配線パターンレジスト９１およびダミー配線パターンレジスト９２をマスクとして配線パターンレジスト９１をドライエッチングし、第１の配線１１１および第１のダミー配線１１２を得る。次に、一度配線パターンレジスト９１およびダミー配線パターンレジスト９２を除去した後、改めて第１のダミー配線１１２上にダミー配線パターンレジスト９２を形成する。次に、ダミー配線パターンレジスト９２をマスクとして、第１の配線１１１の上部を高さｄだけドライエッチングで除去する。次にダミー配線パターンレジスト９２を剥離すれば、第１の配線１１１の高さよりも高さｄだけ高い第１のダミー配線１１２を得ることができる。
【００９１】
（実施の形態４）
本実施の形態４である半導体装置の要部断面図を図２０（ａ）に示す。図２０（ａ）において、第１のダミー配線１１２の高さは第１の配線１１１の高さよりも高さｄだけ高くなっている。
【００９２】
図２０（ｂ）、２１、２２は第１のダミー配線１１２の高さを第１の配線１１１の高さよりも高さｄだけ高く形成するための方法を示す概念図である。
【００９３】
まず、第１の層間絶縁膜１１０の上に配線材料８１を成膜し、その上にポジ型レジスト８２を塗布する（図２０（ｂ））。
【００９４】
所定の配線パターンおよびダミー配線パターンを有するフォトマスク（不図示）を用いてポジ型レジスト８２を露光し、所定の配線パターンをポジ型レジスト８２に転写する。このときフォトマスクとして第１のダミー配線１１２部分は光を遮断し、第１の配線１１１部分は光を半透過するハーフトーンマスク（不図示）を使用する。
【００９５】
ハーフトーンマスクは、例えば半透過膜を利用することによって、光の透過量が所定の値となるように調整することができる。本実施の形態４で使用したハーフトーンマスクは、第１のダミー配線１１２部分は光を遮断する非開口領域、第１の配線１１１部分は半透過領域となっている。半透過領域では透過する光量は開口領域よりは少なく、非開口領域よりは多くなっている。
【００９６】
ハーフトーンマスクを用いてポジ型レジスト８２を露光することにより、所望の第１の配線１１１および第１のダミー配線１１２をポジ型レジスト８２に転写する。
【００９７】
すなわち、ハーフトーンマスクの開口領域ではポジ型レジスト８２を感光するに十分な光を透過し、ポジ型レジスト８２を感光する。非開口領域である第１のダミー配線１１２部分では光は遮断され、ポジ型レジスト８２は感光されない。半透過領域である第１の配線１１１部分では、開口領域よりは透過光量が少ないため、ポジ型レジスト８２の一部が感光する。
【００９８】
ここでハーフトーン領域での透過光量を、露光・現像後の配線パターンレジスト９１の残膜厚が配線材料８１の膜厚よりもｄだけ薄くなるように調整する。
【００９９】
その結果次の現像処理によって、ハーフトーンマスクの開口領域で露光されたポジ型レジスト８２は完全に除去される。一方、非開口領域である第１のダミー配線１１２部分のポジ型レジスト８２は露光されないので、ダミー配線パターンレジスト９２が残る。半透過領域である第１の配線１１１部分では露光・現像後の配線パターンレジスト９１の残膜厚が配線材料８１の膜厚よりもｄだけ薄くなるように調整された光量でポジ型レジスト８２を露光しているので、配線材料８１の膜厚よりもｄだけ薄いレジスト膜厚を有する配線パターンレジスト９１が残る（図２１（ａ））。
【０１００】
次に配線パターンレジスト９１およびダミー配線パターンレジスト９２をマスクとして、配線材料８１をドライエッチする。このとき配線材料８１と配線パターンレジスト９１およびダミー配線パターンレジスト９２のドライエッチング速度が等しくなる条件でドライエッチング処理を行う。配線パターンレジスト９１の膜厚は配線材料８１の膜厚よりもｄだけ薄い膜厚となっているので、配線材料８１の残膜厚がｄになった時点で配線パターンレジスト９１は全て除去される(図２１（ｂ）)。
【０１０１】
さらに配線材料８１が全て除去されるまでドライエッチングを続けると、第１のダミー配線１１２の上部はｄだけエッチング除去される(図２１（ｃ）)。
【０１０２】
次に、ダミー配線パターンレジスト９２を除去すれば、第１の配線１１１の高さよりも高さｄだけ高い第１のダミー配線１１２を得ることができる(図２２（ａ）)。
【０１０３】
次に第１の配線１１１および第１のダミー配線１１２の上に第２の層間絶縁膜２１０を形成する（図２２（ｂ））。
【０１０４】
以下同様にして第２の配線２１１、第３の配線３１１の高さよりも高さｄだけ高い第２のダミー配線２１２、第３のダミー配線３１２を得る事ができる。
【０１０５】
このようにして第１のダミー配線１１２の高さを第１の配線１１１よりも高くする事によって、第１の配線１１１上部における第２の層間絶縁膜２１０の厚さよりも第１のダミー配線１１２の上部における第２の層間絶縁膜２１０の厚さを薄くすることができ、第２の層間絶縁膜２１０上でチャージアップが生じたときに、第１の配線１１１よりも第１のダミー配線１１２に励起される電荷量が多くなり、その結果第１の配線１１１に励起される電荷量を減少させることが可能となる。
【０１０６】
上記本実施の形態４ではハーフトーンマスクを用いてレジストを露光する方法を説明したが、同様の方法としてグレイトーンマスクを用いてダミー配線パターンレジスト９２の膜厚よりも配線パターンレジスト９１の膜厚を薄くすることにより、１回の露光で第１の配線１１１の高さよりも高さｄだけ高い第１のダミー配線１１２を得る事も好適に使用できる。
【０１０７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１０８】
本発明の半導体装置の製造方法は、広く半導体装置の製造プロセスに適用可能であり、特にビアホール加工と加工後に洗浄を行うプロセスを有する半導体装置の製造に幅広く利用されるものである。
【図面の簡単な説明】
【０１０９】
【図１】本実施の形態１である半導体装置の要部断面図である。
【図２】図１における第１の層間絶縁膜上に形成された第１の配線および第１のダミー配線のレイアウトを表す平面図である。
【図３】図１における第２の層間絶縁膜および図１には図示していないが、第２の層間絶縁膜に開口されたビアホールおよびダミービアホールが形成された表面を表す平面図である。
【図４】図１における第２の層間絶縁膜上に形成された第２の配線および第２のダミー配線２のレイアウトを表す平面図である。
【図５】図４におけるＣ−Ｃ断面図である。
【図６】図４におけるＤ−Ｄ断面図である。
【図７】図３におけるＡ−Ａ断面図である。
【図８】図３におけるＢ−Ｂ断面構造を表わし、第２の層間絶縁膜のチャージアップによって第１の配線および第１のダミー配線に電荷が励起される状態を示した模式図である。
【図９】図３におけるＡ−Ａ断面構造を表わす模式図である。
【図１０】図１における第１の層間絶縁膜上に形成された第１の配線および第１のダミー配線のもう一つのレイアウトを表す平面図である。
【図１１】図１における第２の層間絶縁膜および図１には図示していないが、第２の層間絶縁膜に開口されたビアホールおよびダミービアホールが形成されたもう一つのレイアウト表面を表す平面図である。
【図１２】図１における第２の層間絶縁膜上に形成された第２の配線および第２のダミー配線のもう一つのレイアウトを表す平面図である。
【図１３】（ａ）は、本実施の形態２である半導体装置の要部断面図である。（ｂ）は、第１のダミー配線の高さを第１の配線の高さよりも高さｄだけ高く形成するための方法を示す概念図である。
【図１４】図１３（ｂ）に続く製造工程中の半導体装置の要部を模式的に示す断面図である。
【図１５】図１４に続く製造工程中の半導体装置の要部を模式的に示す断面図である。
【図１６】（ａ）は、本実施の形態３である半導体装置の要部断面図である。（ｂ）は、第１のダミー配線の高さを第１の配線の高さよりも高さｄだけ高く形成するための方法を示す概念図である。
【図１７】図１６（ｂ）に続く製造工程中の半導体装置の要部を模式的に示す断面図である。
【図１８】図１７に続く製造工程中の半導体装置の要部を模式的に示す断面図である。
【図１９】図１８に続く製造工程中の半導体装置の要部を模式的に示す断面図である。
【図２０】（ａ）は、本実施の形態４である半導体装置の要部断面図である。（ｂ）は、第１のダミー配線の高さを第１の配線の高さよりも高さｄだけ高く形成するための方法を示す概念図である。
【図２１】図２０（ｂ）に続く製造工程中の半導体装置の要部を模式的に示す断面図である。
【図２２】図２１に続く製造工程中の半導体装置の要部を模式的に示す断面図である。
【符号の説明】
【０１１０】
１  半導体基板
２  素子分離領域
３  活性領域
４  ゲート絶縁膜
５  ゲート電極
６  サイドウォール
１０  コンタクトプラグ
２０  反応生成物
２１  金属カス
２２  レジスト残渣
３０  Ｔｉ酸化物
８１  配線材料
８２  ポジ型レジスト
９１  配線パターンレジスト
９２  ダミー配線パターンレジスト
１１０  第１の層間絶縁膜
１１１  第１の配線
１１１ａ  第１の配線
１１１ｂ  第１の配線
１１２  第１のダミー配線
１１２ａ  第１のダミー配線
１１２ｂ  第１のダミー配線
２０３ａ  配線の密集したパターン領域
２０３ｂ  配線の孤立したパターン領域
２１０  第２の層間絶縁膜
２１１  第２の配線
２１１ａ  第２の配線
２１１ｂ  第２の配線
２１２  第２のダミー配線
２１２ａ  第２のダミー配線
２１２ｂ  第２のダミー配線
２１３ａ  ビアホール
２１４ｂ  ダミービアホール
２５１  接続配線
２５２  ダミー接続配線
３１０  第３の層間絶縁膜
３１１  第３の配線
３１１ａ  第３の配線
３１１ｂ  第３の配線
３１２  第３のダミー配線
３１２ａ  第３のダミー配線
３１２ｂ  第３のダミー配線
４１０  パッシベーション膜
【図１】
2010034216.tif 000003
【図２】
2010034216.tif 000004
【図３】
2010034216.tif 000005
【図４】
2010034216.tif 000006
【図５】
2010034216.tif 000007
【図６】
2010034216.tif 000008
【図７】
2010034216.tif 000009
【図８】
2010034216.tif 000010
【図９】
2010034216.tif 000011
【図１０】
2010034216.tif 000012
【図１１】
2010034216.tif 000013
【図１２】
2010034216.tif 000014
【図１３】
2010034216.tif 000015
【図１４】
2010034216.tif 000016
【図１５】
2010034216.tif 000017
【図１６】
2010034216.tif 000018
【図１７】
2010034216.tif 000019
【図１８】
2010034216.tif 000020
【図１９】
2010034216.tif 000021
【図２０】
2010034216.tif 000022
【図２１】
2010034216.tif 000023
【図２２】
2010034216.tif 000024