(57)【要約】【課題】バックアップコンデンサの劣化を検出し、ユーザ毎にバックアップコンデンサの交換周期を最適化する。【解決手段】プロセスコントローラは、主電源断を検出する電源断検出回路７と、主電源断が検出されたときに、保持すべきデータをフラッシュＲＯＭ９に書き込み、データの書き込み完了後に計時用データをＥＥＰＲＯＭ１０に書き込み、主電源の投入によって起動したときにＥＥＰＲＯＭ１０から計時用データを読み出し、電気二重層コンデンサ２の電圧低下によって動作不能になるまでの余裕時間を求めるＣＰＵ５と、余裕時間が所定時間以下の場合に、電気二重層コンデンサ２を交換すべきことを示す警告を発生する警告回路１１とを備える。【選択図】  図１
2010086448.tif 000002
【特許請求の範囲】
【請求項１】
主電源断を検出する電源断検出手段と、
主電源断が検出されたときに計時用データを不揮発性メモリに書き込む計時手段と、
主電源の投入によって起動したときに前記不揮発性メモリから計時用データを読み出し、前記主電源断時から、前記主電源断時のバックアップ電源として電力を供給するバックアップコンデンサの電圧低下によって動作不能になるまでの余裕時間を求める余裕時間導出手段と、
前記余裕時間が所定時間以下の場合に、前記バックアップコンデンサを交換すべきことを示す警告を発生する警告手段とを備えることを特徴とするバックアップコンデンサの劣化検出装置。
【請求項２】
通常動作時の電力を供給する主電源と、
主電源断時のバックアップ電源として電力を供給するバックアップコンデンサと、
主電源断が発生したときに、保持すべきデータを不揮発性メモリに書き込むデータ退避手段と、
請求項１記載のバックアップコンデンサの劣化検出装置とを備えることを特徴とする電子機器。
【請求項３】
請求項２記載の電子機器において、
前記計時手段は、前記データ退避手段によるデータの書き込み完了後に前記計時用データの書き込みを開始し、
前記余裕時間導出手段は、前記データ退避手段によるデータの書き込み完了時刻から前記バックアップコンデンサの電圧低下によって動作不能になるまでの時間を前記余裕時間として求めることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主電源断時のバックアップ電源として電力を供給するバックアップコンデンサの劣化を検出する劣化検出装置、およびこの劣化検出装置を用いるプロセスコントローラなどの電子機器に関するものである。
【背景技術】
【０００２】
プラント機器を制御するプロセスコントローラにおいては、主電源断が発生した場合にその時点での動作データを保持して、次回起動時に使う必要がある。主電源断が発生した場合、何らかの方法でデータをメモリに保持しなければならないが、従来は主電源断から数ｍｓの間にスタティックＲＡＭ（Random Access Memory）にデータを瞬時に退避し、スタティックＲＡＭを電池等でバックアップする方法が採用されてきた。しかしながら、コントローラの使用温度範囲が電池の使用温度範囲よりも広範囲の温度であるとか、電池の交換が煩わしいとかいった理由から電池でのバックアップを好まないユーザも存在する。また、コントローラのＯＳ（Operating System）の関係で、主電源断から数ｍｓの時間では必要なデータをセーブできない場合もある。
【０００３】
そこで、電池を使用しない特殊なバックアップ電源を設け、主電源断後の数秒〜数十秒の間はバックアップ電源からＣＰＵに電力を継続して供給し、その間に不揮発性メモリであるフラッシュＲＯＭ（Read Only Memory）などにデータを書き込む方法が採用されている。フラッシュＲＯＭは、不揮発性メモリなので電池は不要である。電池を使用しないため、使用温度範囲も広くとることができる。バックアップ電源としては、電気二重層コンデンサと言われる大容量（例えば１００Ｆ）のコンデンサが使用される。このバックアップ電源では、通常の動作時に電気二重層コンデンサを充電しておき、主電源断時に放電してＣＰＵに数秒〜数十秒間電力を供給する。
【０００４】
このようなバックアップ電源の問題点は、電気二重層コンデンサにも電池よりは長寿命であるが、寿命があることである。平滑コンデンサとして使われているアルミ電解コンデンサの場合は、寿命が近づいて容量が低下したとしても、平滑特性が劣化してリップル等が若干大きくなるだけである。このような平滑コンデンサの容量低下に対しては、あらかじめ大きめの容量を選定しておけばおく、容量が大きめのコンデンサを使用したとしても、コストも殆ど上昇しない。
一方、電気二重層コンデンサは、アルミ電解コンデンサに比べて形状が大型なので、経年変化による容量低下を見越してあらかじめ容量の大きなものを選定すると、コストが上昇し、スペースが増大する問題点がある。
【０００５】
バックアップ電源に使用される電気二重層コンデンサの容量が低下すると、主電源断時にＣＰＵが動作データをフラッシュＲＯＭに書き込むために必要な時間（数秒〜数十秒）だけ電力を継続して供給することができなくなるので、動作データをフラッシュＲＯＭに書き込むことが完了できない。例えばデータの書き込みに最低１０秒必要なときに９秒しか電力を供給できない場合、データを書き込むことはできない。
【０００６】
電気二重層コンデンサの容量の経年変化は、使用温度環境に大きく影響される。電気二重層コンデンサを２５℃の温度環境で使用する場合は、３５℃の温度環境で使用する場合に比べて、劣化速度は例えば半分になる。しかし、エンドユーザがプロセスコントローラを何度の温度環境で使うかをコントローラのメーカは把握することができない。また、コントローラのＩ／Ｏカードの組み合わせで使用電流値も上下する。したがって、寿命を考慮して電気二重層コンデンサの交換周期を一律に決める場合、最も過酷な条件で交換周期を決めることになる。この場合、最悪の条件で使っているユーザにとっては交換周期が最適であっても、平均的な使用条件のユーザにとっては交換周期が早過ぎることになり、無駄なコストがかかることになる。
【０００７】
電気二重層コンデンサの交換周期を出来るだけ延ばすためには、ユーザ毎に交換周期を最適化する必要があり、最適な交換周期を決めるためには、電気二重層コンデンサの寿命を予測する必要がある。従来、コンデンサの寿命を予測する手段として、プロセスコントローラの保守支援システムが提案されている（例えば特許文献１参照）。この保守支援システムでは、電源の電圧データおよびリップルデータを収集して、電解コンデンサの劣化状況を把握するようにしている。
【０００８】
【特許文献１】特開２００３−２４８５１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１に開示された保守支援システムでは、電源の平滑コンデンサとして使われている電解コンデンサの電圧およびリップルのデータを通常動作時に計測している。したがって、この特許文献１に開示された技術をバックアップ電源の電気二重層コンデンサの寿命予測に適用するためには、通電時の計測データから主電源断時の電気二重層コンデンサの放電特性を予測する必要があり、この放電特性の予測が難しく、電気二重層コンデンサの劣化検出が難しいという問題点があった。また、特許文献１に開示された保守支援システムでは、電圧およびリップルのデータを計測する必要があり、計測回路に電力供給できない主電源断時に計測を行うことは困難である。
【００１０】
本発明は、上記課題を解決するためになされたもので、電気二重層コンデンサなどのバックアップコンデンサの劣化を検出し、ユーザ毎にバックアップコンデンサの交換周期を最適化することができるバックアップコンデンサの劣化検出装置および電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明のバックアップコンデンサの劣化検出装置は、主電源断を検出する電源断検出手段と、主電源断が検出されたときに計時用データを不揮発性メモリに書き込む計時手段と、主電源の投入によって起動したときに前記不揮発性メモリから計時用データを読み出し、前記主電源断時から、前記主電源断時のバックアップ電源として電力を供給するバックアップコンデンサの電圧低下によって動作不能になるまでの余裕時間を求める余裕時間導出手段と、前記余裕時間が所定時間以下の場合に、前記バックアップコンデンサを交換すべきことを示す警告を発生する警告手段とを備えることを特徴とするものである。
【００１２】
また、本発明の電子機器は、通常動作時の電力を供給する主電源と、主電源断時のバックアップ電源として電力を供給するバックアップコンデンサと、主電源断が発生したときに、保持すべきデータを不揮発性メモリに書き込むデータ退避手段と、バックアップコンデンサの劣化検出装置とを備えることを特徴とするものである。
また、本発明の電子機器の１構成例において、前記計時手段は、前記データ退避手段によるデータの書き込み完了後に前記計時用データの書き込みを開始し、前記余裕時間導出手段は、前記データ退避手段によるデータの書き込み完了時刻から前記バックアップコンデンサの電圧低下によって動作不能になるまでの時間を前記余裕時間として求めることを特徴とするものである。
【発明の効果】
【００１３】
本発明によれば、主電源断が発生したときに計時用データを不揮発性メモリに書き込み、次の起動時に不揮発性メモリから計時用データを読み出して、余裕時間を求めるようにしたので、バックアップコンデンサの容量低下を間接的に推定することができ、必要としている電力に対してどの程度余裕があるかを判断することができる。こうして、本発明では、バックアップコンデンサの交換周期をユーザごとに最適化することができるので、ユーザの使用環境に合った効率のいい運用ができ、バックアップコンデンサの無駄な交換を防ぐことができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の実施の形態に係るバックアップコンデンサの劣化検出装置の構成を示すブロック図である。このバックアップコンデンサの劣化検出装置は、例えばプラント機器を制御するプロセスコントローラに搭載されるものである。
【００１５】
図１において、１はプロセスコントローラの主電源回路、２はバックアップコンデンサである電気二重層コンデンサ、３は電気二重層コンデンサ２の充電回路、４は電気二重層コンデンサ２の出力電圧を安定化するレギュレータ回路、５はプロセスコントローラのＣＰＵ、６は主電源回路１の出力とレギュレータ回路４の出力とをＯＲ接続するダイオードからなるＯＲ回路、７は主電源回路１の電源断を検出する電源断検出回路、８は図示しないプラント機器と接続されるＩ／Ｏインタフェース回路、９は不揮発性メモリであるフラッシュＲＯＭ、１０は同じく不揮発性メモリであるＥＥＰＲＯＭ、１１は電気二重層コンデンサ２を交換すべきことを警告するための警告回路、１２はＯＲ回路６の出力電圧をＣＰＵ５で必要な電圧にドロップさせて安定化させるレギュレータ回路である。電気二重層コンデンサ２と充電回路３とレギュレータ回路４とは、バックアップ電源回路を構成している。
【００１６】
ＣＰＵ５は、図示しない内部のメモリ、フラッシュＲＯＭ９またはＥＥＰＲＯＭ１０に格納されたプログラムに従って以下で説明するような処理を実行する。このＣＰＵ５は、データ退避手段と、計時手段と、余裕時間導出手段とを構成している。
【００１７】
主電源回路１がオンしている通常の動作時では、主電源回路１の出力電圧はＯＲ回路６とレギュレータ回路１２とを介してＣＰＵ５に供給される。このとき、電気二重層コンデンサ２は、主電源回路１から充電回路３を介して供給される充電電圧によって充電される。主電源回路１からＯＲ回路６に出力される電圧は例えば５．５Ｖ、充電回路３に出力される電圧は例えば６Ｖである。電気二重層コンデンサ２の出力電圧は、レギュレータ回路４によって安定化される。電気二重層コンデンサ２の出力電圧を６Ｖ、ＣＰＵ５で必要な電圧を３．３Ｖとすると、レギュレータ回路４は電気二重層コンデンサ２の出力電圧を例えば５Ｖ以下にドロップさせて安定化させる。レギュレータ回路４の出力電圧はＯＲ回路６へ供給されるが、主電源回路１の出力電圧の方が高いので、主電源回路１がオンの場合には、主電源回路１からＯＲ回路６とレギュレータ回路１２とを介してＣＰＵ５に電力が供給されることになる。レギュレータ回路１２は、ＯＲ回路６の出力電圧を３．３Ｖにドロップさせて安定化させる。
【００１８】
ＣＰＵ５は、プラントの入力機器（例えばセンサ、圧力計、流量計等）のデータをＩ／Ｏインタフェース回路８を介して収集し、このデータを基に制御演算を実行する。そして、ＣＰＵ５は、Ｉ／Ｏインタフェース回路８を介してプラントの出力機器（例えばスイッチ、バルブ、ポンプ等）を制御する。こうして、プロセスコントローラによってプラント機器が制御される。
【００１９】
次に、例えば装置のメンテナンスなどの理由により、主電源断となったときの動作を説明する。主電源回路１がオフになると、電気二重層コンデンサ２からレギュレータ回路４とＯＲ回路６とレギュレータ回路１２とを介してＣＰＵ５に電力が供給される。
一方、主電源回路１がオフになると、電源断検出回路７は、主電源断検出信号をＣＰＵ５に出力する。
【００２０】
図２は主電源断が発生したときのＣＰＵ５の動作を示すフローチャートである。ＣＰＵ５は、電源断検出回路７から主電源断検出信号が入力された場合（図２ステップＳ１においてＹＥＳ）、主電源断が発生したと判断して、保持すべき動作データを例えば数秒間でフラッシュＲＯＭ９に書き込む（ステップＳ２）。続いて、ＣＰＵ５は、リセットが発生するまで、一定時間ごと（例えば１秒ごと）に計時用のデータをＥＥＰＲＯＭ１０に書き込む（ステップＳ３）。計時用データの例としては、例えば書き込み完了時刻からの経過時間がある。電気二重層コンデンサ２からの電源電圧が動作に必要な下限電圧を下回ってリセットが発生すると（ステップＳ４においてＹＥＳ）、図２の処理が終了する。
【００２１】
図３は電気二重層コンデンサ２の容量の経年変化の１例を示す図である。図３において、Ｃ０は初期容量、ＣＬは動作データの書き込みに必要な下限容量である。電気二重層コンデンサ２の容量は、時間と共に低下し、遂には下限容量ＣＬを下回る。下限容量ＣＬを下回ると、ＣＰＵ５が動作データをフラッシュＲＯＭ９に書き込むために必要な時間だけ電力を継続して供給することができなくなるので、動作データをフラッシュＲＯＭ９に書き込むことができなくなる。
【００２２】
図４は電気二重層コンデンサ２の出力電圧と、電気二重層コンデンサ２からレギュレータ回路４とＯＲ回路６とレギュレータ回路１２とを介してＣＰＵ５に供給される電圧の時間変化を示す図である。ここでは、主電源断が発生した時刻を０としている。図４において、ＶＣ０は電気二重層コンデンサ２の初期の出力電圧、ＶＣ１は電気二重層コンデンサ２が劣化したときの出力電圧、Ｖ０はＣＰＵ５に供給される初期の電圧、Ｖ１は電気二重層コンデンサ２が劣化したときにＣＰＵ５に供給される電圧である。また、ＳＴはフラッシュＲＯＭ９への動作データの書き込み完了時刻、ＲＴ０は初期のリセット時刻、ＲＴ１は電気二重層コンデンサ２が劣化したときのリセット時刻である。
【００２３】
主電源断時からの時間の経過とともに電気二重層コンデンサ２の電荷が放電して、電気二重層コンデンサ２の電圧は図４に示すように徐々に低下していく。ＣＰＵ５で必要な電圧が３．３Ｖの場合、レギュレータ回路４，１２での電圧降下分を考慮すると、電気二重層コンデンサ２の電圧は４Ｖ程度必要である。したがって、電気二重層コンデンサ２の電圧が４Ｖを下回ったあたりから、ＣＰＵ５に供給される電圧が低下する。そして、ＣＰＵ５に供給される電圧が動作に必要な下限電圧を下回ると、リセットが発生する。
【００２４】
前述のとおり、フラッシュＲＯＭ９への動作データの書き込み完了後、リセットが発生するまで、ＥＥＰＲＯＭ１０には計時用データが書き込まれるので、主電源回路１の再投入時にＥＥＰＲＯＭ１０から計時用データを読み出せば、書き込み完了時刻からリセット時刻までの余裕時間を把握できることになる。図４から明らかなように、電気二重層コンデンサ２の劣化によって電気二重層コンデンサ２の電圧低下は早まるので、リセットの発生が早くなり、余裕時間も少なくなる。したがって、余裕時間に基づいて電気二重層コンデンサ２を交換すべきか否かを判断できることになる。
【００２５】
図５は主電源の投入によって起動したときのＣＰＵ５の動作を示すフローチャートである。主電源回路１がオンすると（図５ステップＳ１０においてＹＥＳ）、ＣＰＵ５は起動する。起動したＣＰＵ５は、ＥＥＰＲＯＭ１０から計時用データを読み出し、この計時用データを基に書き込み完了時刻からリセット時刻までの余裕時間を求める（ステップＳ１１）。そして、ＣＰＵ５は、余裕時間が所定時間以下かどうかを判定する（ステップＳ１２）。
【００２６】
ＣＰＵ５は、余裕時間が所定時間を上回る場合（ステップＳ１２においてＮＯ）、電気二重層コンデンサ２の寿命には余裕があると判断して、図５の処理を終了し、通常時の動作として上記のようにプラント機器の制御を行う。また、ＣＰＵ５は、余裕時間が所定時間以下の場合、電気二重層コンデンサ２が寿命を迎えていると判断して、電気二重層コンデンサ２を交換すべきことを示す警告情報を警告回路１１に発生させる（ステップＳ１３）。警告の例としては、例えば警告用のＬＥＤを点灯させる方法がある。また、電気二重層コンデンサ２を交換すべきことを示す警告情報をネットワーク経由で他の機器に送信するようにしてもよい。
【００２７】
以上のように、本実施の形態では、主電源断が発生したときに計時用データをＥＥＰＲＯＭ１０に書き込み、次の起動時にＥＥＰＲＯＭ１０から計時用データを読み出して、余裕時間を求めるようにしたので、電気二重層コンデンサ２の容量低下を間接的に推定することができ、必要としている電力に対してどの程度余裕があるかを判断することができる。こうして、本実施の形態では、電気二重層コンデンサ２の交換周期をユーザごとに最適化することができるので、ユーザの使用環境に合った効率のいい運用ができ、電気二重層コンデンサ２の無駄な交換を防ぐことができる。通常、プロセスコントローラを、例えば週末や月に１度は電源を落とす場合がある。この停止する時にＥＥＰＲＯＭ１０に計時用データが書きこまれると、次の起動時に電気二重層コンデンサ２の寿命に余裕があるか否かを判断することができる。
【００２８】
なお、本実施の形態では、フラッシュＲＯＭ９への動作データの書き込み完了後に計時用データの書き込みを開始しているが、これに限るものではなく、主電源断が発生したときから計時用データの書き込みを開始するようにしてもよい。
【産業上の利用可能性】
【００２９】
本発明は、バックアップコンデンサの劣化を検出する技術に適用することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態に係るバックアップコンデンサの劣化検出装置の構成を示すブロック図である。
【図２】本発明の実施の形態において主電源断が発生したときのＣＰＵの動作を示すフローチャートである。
【図３】電気二重層コンデンサの容量の経年変化の１例を示す図である。
【図４】本発明の実施の形態において電気二重層コンデンサの出力電圧と電気二重層コンデンサからレギュレータ回路およびＯＲ回路を介してＣＰＵに供給される電圧の時間変化を示す図である。
【図５】本発明の実施の形態において起動時のＣＰＵの動作を示すフローチャートである。
【符号の説明】
【００３１】
１…主電源回路、２…電気二重層コンデンサ、３…充電回路、４，１２…レギュレータ回路、５…ＣＰＵ、６…ＯＲ回路、７…電源断検出回路、８…Ｉ／Ｏインタフェース回路、９…フラッシュＲＯＭ、１０…ＥＥＰＲＯＭ、１１…警告回路。
【図１】
2010086448.tif 000003
【図２】
2010086448.tif 000004
【図３】
2010086448.tif 000005
【図４】
2010086448.tif 000006
【図５】
2010086448.tif 000007