【手続補正書】
【提出日】令和3年4月5日(2021.4.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
画像センサであって、
基板と、
前記基板上に形成されたｎ型エピタキシャル層と、
前記ｎ型エピタキシャル層の上に形成されたｐ型エピタキシャル層と、
前記ｎ型エピタキシャル層の上で前記ｐ型層内に形成されたディープｎウェルと、
浮遊拡散領域と、
前記ディープｎウェルと前記浮遊拡散領域との間に結合された電荷転送ゲートと、を備える、画像センサ。
【請求項２】
前記基板がｐ型残留基板であり、前記ディープｎウェルが、前記ｎ型エピタキシャル層の一部分のみの上に形成され、前記画像センサが、
前記ディープｎウェルの上方に形成されたシャローｐ型注入領域と、
前記ｎ型エピタキシャル層を横方向に取り囲むディープトレンチアイソレーション構造と、
前記ディープトレンチアイソレーション構造を取り囲むｐ型ライナーと、を更に備える、請求項１に記載の画像センサ。
【請求項３】
表側表面及び裏側表面を有する画像センサであって、前記画像センサは、
第１及び第２の対向する表面を有する基板であって、前記基板の前記第１の表面が前記画像センサの前記裏側表面を形成する、基板と、
前記基板に隣接したｎ型エピタキシャル層と、
前記ｎ型エピタキシャル層に隣接して形成されたｐ型層であって、前記ｐ型層が第１及び第２の対向する表面を有し、前記ｐ型層の前記第２の表面が前記画像センサの前記表側表面を形成する、ｐ型層と、
前記ｐ型層内に形成されたｎウェルであって、前記ｎウェルが前記ｎ型エピタキシャル層に重なっている、ｎウェルと、
前記ｐ型層の前記第２の表面に形成された浮遊拡散領域と、
前記ｎウェルと前記浮遊拡散領域との間に結合された電荷転送ゲートであって、前記電荷転送ゲートは、前記ｐ型層の前記第２の表面に沿って前記ｎウェルから前記浮遊拡散領域に電荷を転送するように構成されている、電荷転送ゲートと、を備える、画像センサ。
【請求項４】
前記基板がｐ型残留基板であり、前記ｎウェルが、前記ｎ型エピタキシャル層の一部分のみに重なり、前記画像センサが、
前記ｎウェルと前記ｐ型層の前記第２の表面との間に形成されたシャローｐ型注入領域と、
前記ｎ型エピタキシャル層を横方向に取り囲むディープトレンチアイソレーション構造であって、前記ディープトレンチアイソレーション構造が、前記ｐ型層の前記第２の表面から前記ｐ型残留基板まで延在する、ディープトレンチアイソレーション構造と、
前記ディープトレンチアイソレーション構造を取り囲むｐ型ライナーと、を更に備える、請求項３に記載の画像センサ。
【請求項５】
画像センサであって、
第１の型の基板と、
前記基板上に形成された、前記第１の型とは異なる第２の型のエピタキシャル層と、
前記エピタキシャル層の上に形成された前記第１の型の層と、
前記第１の型の前記層内に形成された前記第２の型の領域と、
浮遊拡散領域と、
前記第２の型の前記領域と前記浮遊拡散領域との間に結合された電荷転送ゲートと、
前記エピタキシャル層を横方向に取り囲むディープトレンチアイソレーション構造と、
前記ディープトレンチアイソレーション構造を取り囲む前記第１の型のライナーと、を備える、画像センサ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【発明の名称】垂直方向に積層されたフォトダイオード及び垂直転送ゲートを有する画像センサ
【背景技術】
【０００１】
本発明は、一般に、撮像デバイスに関し、より具体的には、垂直転送ゲートを使用して制御された垂直方向に積層されたフォトダイオードを有する撮像デバイスに関する。
【０００２】
画像センサは、携帯電話、カメラ、及びコンピュータなどの電子デバイスにおいて画像をキャプチャするために一般的に使用される。典型的な構成では、電子デバイスは、ピクセル行及びピクセル列に配列された画像ピクセルのアレイを備える。
【０００３】
従来の画像センサは、ドーパント注入を使用して形成されたフォトダイオードを含む。いくつかの構成では、積層されたフォトダイオードは、ｐ型基板内の異なる深さにおいてｎ型領域を注入することによって形成される。青色フォトダイオードは、第１の深さにおいて基板内に形成され、緑色フォトダイオードは、第１の深さよりも大きい第２の深さにおいて基板内に形成され、赤色フォトダイオードは、第２の深さよりも大きい第３の深さにおいて基板内に形成される。更に、青色フォトダイオードは、基板上の第１の領域内に形成され、緑色フォトダイオードは、第１の領域と重ならない基板上の第２の領域内に形成され、赤色フォトダイオードは、第１及び第２の領域と重ならない基板上の第３の領域内に形成される。これらの領域のそれぞれは、対応の大きなフォトダイオードトランク構造を介して最上部ノードに接続される。
【０００４】
このようにして形成された、垂直方向に積層されたフォトダイオードは、カラーフィルタアレイなしで赤色、緑色、及び青色を解像することが可能であり得るが、これらのフォトダイオードは、大きなトランク構造に起因して、望ましくない光学的及び電気的クロストークを呈する。また、異なる積層されたフォトダイオード及びそれらのトランク構造の深さ及びドーパントプロファイルを正確に制御することも困難である。更に、この構成は、多くのトランク構造及びゲートが必要とされるため、より小さい寸法に対応することができない。
【図面の簡単な説明】
【０００５】
【図１】一実施形態による、エピタキシャルフォトダイオード及び垂直（ディープトレンチアイソレーション）転送ゲートを含み得る画像センサを有する例示的な電子デバイスの概略図である。
【図２Ａ】少なくともいくつかの実施形態による、アイソレーション構造を使用して分離されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図２Ｂ】少なくともいくつかの実施形態による、アイソレーション構造を使用して分離されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図２Ｃ】少なくともいくつかの実施形態による、アイソレーション構造を使用して分離されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図２Ｄ】少なくともいくつかの実施形態による、アイソレーション構造を使用して分離されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図３Ａ】少なくともいくつかの実施形態による、垂直転送ゲート構造に結合されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図３Ｂ】少なくともいくつかの実施形態による、垂直転送ゲート構造に結合されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図３Ｃ】少なくともいくつかの実施形態による、垂直転送ゲート構造に結合されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図３Ｄ】少なくともいくつかの実施形態による、垂直転送ゲート構造に結合されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図３Ｅ】少なくともいくつかの実施形態による、垂直転送ゲート構造に結合されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図３Ｆ】少なくともいくつかの実施形態による、垂直転送ゲート構造に結合されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図３Ｇ】少なくともいくつかの実施形態による、垂直転送ゲート構造に結合されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図３Ｈ】少なくともいくつかの実施形態による、垂直転送ゲート構造に結合されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図３Ｉ】少なくともいくつかの実施形態による、垂直転送ゲート構造に結合されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図３Ｊ】少なくともいくつかの実施形態による、垂直転送ゲート構造に結合されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図３Ｋ】少なくともいくつかの実施形態による、垂直転送ゲート構造に結合されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図３Ｌ】少なくともいくつかの実施形態による、垂直転送ゲート構造に結合されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図３Ｍ】少なくともいくつかの実施形態による、垂直転送ゲート構造に結合されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図３Ｎ】少なくともいくつかの実施形態による、垂直転送ゲート構造に結合されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図３Ｏ】少なくともいくつかの実施形態による、垂直転送ゲート構造に結合されている１つ以上の垂直方向に積層されたエピタキシャルフォトダイオードを示す図である。
【図４Ａ】少なくともいくつかの実施形態による、上部ｐ型層内に形成され得る様々な構造を示す図である。
【図４Ｂ】少なくともいくつかの実施形態による、上部ｐ型層内に形成され得る様々な構造を示す図である。
【図４Ｃ】少なくともいくつかの実施形態による、上部ｐ型層内に形成され得る様々な構造を示す図である。
【図４Ｄ】少なくともいくつかの実施形態による、上部ｐ型層内に形成され得る様々な構造を示す図である。
【図５】一実施形態による、図２〜図４に関連して示される種類の画像センサを製造するための例示的な工程のフローチャートである。
【図６Ａ】一実施形態による、２つの垂直方向に積層されたフォトダイオードを有する画像センサピクセルの回路図である。
【図６Ｂ】一実施形態による、図６Ａのピクセル回路の側断面図である。
【図７Ａ】一実施形態による、３つの垂直方向に積層されたフォトダイオードを有する画像センサピクセルの回路図である。
【図７Ｂ】一実施形態による、図７Ａのピクセル回路の側断面図である。
【図８Ａ】一実施形態による、ローリングシャッター方式を使用して動作可能な二重変換利得画像センサピクセルの回路図である。
【図８Ｂ】一実施形態による、図８Ａの画像センサピクセルを動作させることに関連した関連波形の挙動を示すタイミング図である。
【図９Ａ】一実施形態による、グローバルシャッター方式を使用して動作可能である、並列ストレージノードを有する二重変換利得画像センサピクセルの回路図である。
【図９Ｂ】一実施形態による、図９Ａの画像センサピクセルを動作させることに関連した関連波形の挙動を示すタイミング図である。
【図１０Ａ】一実施形態による、グローバルシャッター方式を使用して動作可能である、直列ストレージノードを有する二重変換利得画像センサピクセルの回路図である。
【図１０Ｂ】一実施形態による、図１０Ａの画像センサピクセルを動作させることに関連した関連波形の挙動を示すタイミング図である。
【発明を実施するための形態】
【０００６】
本発明の実施形態は、ｐ型及びｎ型エピタキシャル層並びに／又はエピタキシャル層のいくつかの組み合わせ並びに／又はｐ型及びｎ型注入部を使用して構築され得る多層フォトダイオード構造を有する画像センサピクセルに関する。垂直電荷転送ゲート及び隣接するｎ型層は、積層されたフォトダイオードを集合的に形成し得る。垂直電荷転送ゲートは、積層されたフォトダイオードのうちの１つから別のフォトダイオードへと電荷を伝達するために使用され得る。一般に、各画像ピクセルは、電子ローリングシャッター方式又はグローバルシャッター方式のいずれかで動作可能である、少なくとも１つのエピタキシャル層、少なくとも２つの垂直方向に積層されたフォトダイオード、少なくとも３つの垂直方向に積層されたフォトダイオード、又は４つ以上の垂直方向に積層されたフォトダイオード（例えば、エピタキシャル層又はディープ／シャロー注入領域を使用して形成されたフォトダイオード）を含み得る。
【０００７】
カメラモジュールを有する電子デバイスを図１に示す。電子デバイス１０（撮像システムと呼ばれることもある）は、デジタルカメラ、コンピュータ、携帯電話、医療機器、又は他の電子デバイスであり得る。カメラモジュール１２（撮像デバイスと呼ばれることもある）は、１つ以上の画像センサ１４及び１つ以上のレンズ２８を含み得る。動作中、レンズ２８（光学素子２８と呼ばれることもある）は、画像センサ１４上に光を集束させる。画像センサ１４は、光をデジタルデータに変換する感光素子（例えば、ピクセル）を含む。画像センサは、任意の数のピクセル（例えば、数百、数千、数百万、又はそれ以上）を有し得る。典型的な画像センサは、例えば、数百万のピクセル（例えば、メガピクセル）を有し得る。例として、画像センサ１４は、バイアス回路（例えば、ソースフォロワ負荷回路）、サンプルアンドホールド回路、相関二重サンプリング（ＣＤＳ）回路、増幅器回路、アナログデジタル（ＡＤＣ）コンバータ回路、データ出力回路、メモリ（例えば、バッファ回路）、アドレス回路などを含み得る。
【０００８】
画像センサ１４からの静止画像データ及びビデオ画像データは、画像処理及びデータフォーマッティング回路１６に提供され得る。画像処理及びデータフォーマッティング回路１６は、自動焦点機能、深度検知、データフォーマッティング、ホワイトバランス及び露光の調整、ビデオ画像安定化の実施、顔検出などの画像処理機能を実行するために使用され得る。例えば、自動焦点機能の動作中、画像処理及びデータフォーマッティング回路１６は、対象物を焦点に合わせるのに必要なレンズ移動（例えば、レンズ２８の移動）の大きさ及び方向を決定するために、画像センサ１４内の三次元撮像ピクセルによって収集されたデータを処理し得る。
【０００９】
画像処理及びデータフォーマッティング回路１６はまた、所望により、生のカメラ画像ファイルを（例えば、Ｊｏｉｎｔ  Ｐｈｏｔｏｇｒａｐｈｉｃ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ、即ち、ＪＰＥＧフォーマットに）圧縮するために使用されてもよい。システムオンチップ（ＳＯＣ）構成と呼ばれることもある、典型的な構成では、カメラセンサ１４並びに画像処理及びデータフォーマッティング回路１６は、共通の集積回路上に実装される。単一の集積回路を使用してカメラセンサ１４並びに画像処理及びデータフォーマッティング回路１６を実装することは、コストの削減に役立ち得る。ただし、これは単なる例示に過ぎない。所望により、カメラセンサ１４並びに画像処理及びデータフォーマッティング回路１６は、別個の集積回路を使用して実装されてもよい。例えば、カメラセンサ１４並びに画像処理及びデータフォーマッティング回路１６は、積層されている別個の集積回路を使用して形成されてもよい。
【００１０】
カメラモジュール１２は、獲得した画像データを、経路１８を介してホストサブシステム２０に伝達し得る（例えば、画像処理及びデータフォーマッティング回路１６は、画像データをサブシステム２０に伝達し得る）。電子デバイス１０（システム又は撮像システムと呼ばれることもある）は、典型的には、多数の高レベル機能をユーザに提供する。コンピュータ又は高度な携帯電話では、例えば、ユーザアプリケーションを実行する能力がユーザに提供され得る。これらの機能を実装するために、電子デバイス１０のホストサブシステム２０は、ストレージ及び処理回路２４と、キーパッド、入出力ポート、ジョイスティック、及びディスプレイなどの入出力デバイス２２と、を含み得る。入出力デバイス２２はまた、飛行時間型深度検知情報を取得するために画像センサ１４と組み合わせて使用され得る発光ダイオードなどの光源を含んでもよい。入出力デバイス２２は、例えば、可視光又は赤外光を発する光源を含み得る。
【００１１】
ストレージ及び処理回路２４は、揮発性及び不揮発性メモリ（例えば、ランダムアクセスメモリ、フラッシュメモリ、ハードドライブ、ソリッドステートドライブなど）を含み得る。ストレージ及び処理回路２４はまた、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ、特定用途向け集積回路、又は他の処理回路を含んでもよい。
【００１２】
図２Ａは、少なくとも１つのエピタキシャル層から形成されたセンサ２００などの画像センサの側断面図である。図２Ａに示すように、センサ２００は、残留基板２０２（例えば、その後のエピタキシャル成長のためのきれいな結晶層を提供するためのｐ型又はｎ型基板）、残留基板２０２上で成長させたｎ型エピタキシャル（「ｎエピ」）層２０４、及びｎエピ層２０４上で成長させたｐ型エピタキシャル（「ｐエピ」）層２０６を含み得る。任意選択的に、層２０６はまた、ｐウェルが形成される層であってもよい。エピタキシャル層は、気相エピタキシ、液相エピタキシ、固相エピタキシ、又は他の種類の化学的析出を介して形成することができる。エピタキシャル層は、（一例として）化学蒸着中に、不純物をソースガスに添加することによってｎ型又はｐ型のいずれかにドープされ得る。
【００１３】
ｎウェル２２０などのｎ型領域は、層２０６内に形成され得、ｎエピ層２０４に結合され得る。所望により、シャローｐ型注入領域２２１などの任意選択の遮蔽領域は、層２０６の表面においてｎウェル２２０の直上に形成され得る。電荷転送ゲート２２２（信号ＴＸによって制御される）は、ｎウェル２２０と浮遊拡散（ＦＤ）領域２２４との間に結合され得る。リセットゲート、ソースフォロワトランジスタ、及び行選択トランジスタなどの追加の表側ピクセル構造は、本実施形態を不必要に不明瞭にしないために、図示していない。
【００１４】
領域２５０などのディープｐウェル領域は、表側表面２９０（即ち、図２Ａの向きで示されるときの層２０６の上面）から残留基板２０２に至るまでずっと延在し得る。ディープｐウェル領域２５０は、隣接する撮像ピクセル間の境界を描くためのピクセルアイソレーション構造として機能し得、電気的クロストークの低減に役立つことができる。このように構成されると、点線領域１９９内にマークされた層２０４の部分及びｎウェル２２０などのｎ型領域、並びに周囲のｐ型領域２５０、２０６、及び２０２は、ディープエピタキシャルフォトダイオードとして機能し得る。
【００１５】
図２Ａの例に示すように、入射光２９９は、画像センサの裏側２９２から入り得る。このタイプの撮像構成は、裏側照射型（ＢＳＩ）と呼ばれる。所望により、ディープエピタキシャルフォトダイオードはまた、表側照射型（ＦＳＩ）をサポートするように使用されてもよく、その場合、光はセンサの表側２９０から入る。
【００１６】
図２Ｂは、ピクセル２０１の例示的な回路図である。図２Ｂに示すように、ピクセル２０１は、電荷転送トランジスタを介して浮遊拡散ノードに結合されているディープエピタキシャルフォトダイオードＰＤと、電力供給線Ｖａａｐｉｘと浮遊拡散ノードとの間に結合されたリセットトランジスタ（信号ＲＳＴによって制御される）と、電力供給線Ｖａａｐｉｘに結合されたドレイン端子、浮遊拡散ノードに短絡されたゲート端子、及び行選択トランジスタ（信号ＲＳによって制御される）を介してピクセル出力線Ｐｉｘｏｕｔに結合されているソース端子を有するソースフォロワトランジスタＳＦと、を有し得る。フォトダイオードＰＤのｐ型端子は、接地電力供給線Ｖｓｓに（通常、ｐ型構造を介して）短絡され得る。このピクセル回路の実装は、単なる例示に過ぎない。一般に、ピクセル２０１は、任意の数のフォトダイオード及び／又はストレージダイオード、任意の数の電荷転送ゲート及びストレージゲート、並びに任意の数の関連する読み出し／制御回路を含み得る。
【００１７】
図２Ｃは、センサ２００が少なくとも２つの垂直方向に積層されたフォトダイオードを含み得る、別の好適な構成を示す。図２Ｃに示すように、センサは、残留基板２０２上で成長させた第１のｎエピ層２０４Ａと、ｎエピ層２０４Ａ上で成長させた第１のｐエピ層２０６Ａと、ｐエピ層２０６Ａ上で成長させた第２のｎエピ層２０４Ｂと、ｎエピ層２０４Ｂ上で成長させた第２のｐエピ層２０６Ｂと、を含み得る。任意選択的に、層２０６Ｂはまた、ｐウェルが形成される層であってもよい。
【００１８】
ディープｎウェル２２０などのｎ型領域は、センサの表側表面から層２０４Ａに至るまで延在し得、したがって、ｎエピ層２０４Ａ及び２０４Ｂに結合され得る。所望により、シャローｐ型注入領域２２１などの任意選択の遮蔽領域は、層２０６の表面においてｎウェル２２０の直上に形成され得る。
【００１９】
領域２５０などのディープｐウェル領域は、表側表面２９０から残留基板２０２に至るまでずっと延在し得る。ディープｐウェル領域２５０は、隣接する撮像ピクセル間の境界を描くためのピクセルアイソレーション構造として機能し得、電気的クロストークの低減に役立つことができる。このように構成されると、点線領域１９９内にマークされた層２０４Ａ及び２０４Ｂの部分並びにｎウェル２２０などのｎ型領域、並びに周囲のｐ型領域２５０、２０６Ａ、２０６Ｂ、及び２０２は、多層エピタキシャルフォトダイオードとして機能し得る。
【００２０】
図２Ｃの例では、層２０４Ａ、２０６Ａ、２０４Ｂ、及び２０６Ｂは、それぞれ、厚さＤ１、Ｄ２、Ｄ３、及びＤ４を有し得る。例えば、厚さＤ４は、グローバルシャッター構成において表側にある構造の光感度を低減するために、数マイクロメートルであり得る。一般に、エピタキシャル層の厚さは、フォトダイオードの応答性及び／又は色選択性を最適化するために調整することができる。エピタキシャル層のドーパント及び厚さは、フォトダイオードを所望の選択電圧で、特に大きな深さにおいて、完全に空乏状態になるように、独立して調整することができる。例えば、ディープｎエピ層２０４Ａは薄くてもよく（即ち、Ｄ１は、Ｄ２又はＤ３よりも小さくなり得る）、これは、一般に、注入では不可能である。各エピタキシャル層のドーパント（勾配）プロファイルもまた、光子生成電荷を対応するフォトダイオードに引き込む弱い電界を作り出すように、エピタキシャル成長中に正確に制御することができる。図２Ｃの実施形態もまた、センサ２００の裏側からの入射光２９９の方向によって示されるように、ＢＳＩをサポートし得る。
【００２１】
図２Ｄは、図２Ａの画像センサ２００が、各ピクセルを取り囲むＤＴＩ構造２５２などのディープトレンチアイソレーション（ＤＴＩ）構造を含む、更に別の好適な構成を示す。ディープｐウェル領域２５０と同様に、ＤＴＩ構造２５２は、表側表面から残留基板２０２に至るまでずっと延在し得、電気的クロストーク、更には光学的クロストークも、低減するのに役立ち得る。層２５３などのｐ型層は、フォトダイオードのｎエピ部分がｐ型領域によって完全に囲まれていることを確実にするために、ＤＴＩ構造２５２を取り囲み得る。所望により、図２Ｃの実施形態もまた、ディープｐウェル２５０の代わりにｐ型層２５３で裏打ちされたＤＴＩ構造２５２を使用して形成されてもよい。一般に、ｐ型又はｎ型ライナーのいずれかで囲まれたＤＴＩ構造は、任意の種類のフォトダイオードのためにアイソレーション構造として使用され得る。
【００２２】
図３Ａは、少なくとも１つのエピタキシャル層及び垂直電荷転送ゲート構造から形成されたセンサ２００などの画像センサの側断面図である。図３Ａに示すように、センサ２００は、残留基板２０２（例えば、その後のエピタキシャル成長のためのきれいな結晶層を提供するためのｐ型又はｎ型基板）、残留基板２０２上で成長させたｎエピ層２０４、及びｎエピ層２０４上で成長させたｐエピ層２０６を含み得る。任意選択的に、層２０６はまた、ｐウェルが形成される層であってもよい。エピタキシャル層は、気相エピタキシ、液相エピタキシ、固相エピタキシ、又は他の種類の化学的析出を介して形成することができる。エピタキシャル層は、（一例として）化学蒸着中に、不純物をソースガスに添加することによってｎ型又はｐ型のいずれかにドープされ得る。
【００２３】
ｎ型領域２２４などの浮遊拡散（ＦＤ）領域は、層２０６の上面（表側表面）に形成され得る。リセットゲート、ソースフォロワトランジスタ、及び行選択トランジスタなどの追加の表側ピクセル構造は、本実施形態を不必要に不明瞭にしないために、図示していない。
【００２４】
構造２１０などのディープトレンチ構造は、表側表面２９０から残留基板２０２に至るまでずっと延在し得る。構造２１０は、導電性ゲート材料２１２（例えば、ポリシリコン、タングステン、又は他の好適なゲート金属）、誘電体ライナー２１４（例えば、ゲート酸化物ライナー）、及びトレンチを取り囲むｐドープ領域２１６を含むトレンチであり得る。このように構成されると、点線領域１９９内にマークされた層２０４の部分、並びに周囲のｐ型領域２１６、２０６、及び２０２は、フォトダイオード（例えば、エピタキシャルフォトダイオード又はエピタキシャル層ベースのフォトダイオード）として機能し得る。
【００２５】
構造２１０は、各フォトダイオードの境界を区切るのに役立ち得、また、電荷転送信号ＴＸをアサートすることによって蓄積電荷を領域１９９から浮遊拡散領域２２４に転送するための垂直転送ゲート構造としても機能し得る（例えば、垂直転送ゲート２１０は、ｎエピ領域１９９及び浮遊拡散領域ＦＤの両方と接触し得るか、又はその両方に結合されている）。トレンチの縁部に形成されたｐ型層２１６は、フォトダイオードが損傷した界面に直接露出することを防ぐのに役立つことができ、また、クロストークを低減することにも役立つことができる。
【００２６】
図３Ａの例に示すように、入射光２９９は、画像センサの裏側２９２から入り得る。このタイプの撮像構成は、裏側照射型（ＢＳＩ）と呼ばれる。所望により、図３Ａのフォトダイオード構成はまた、表側照射型（ＦＳＩ）をサポートするように使用されてもよく、その場合、光はセンサ２００の表側２９０から入る。
【００２７】
図３Ｂは、図３Ａに示したセンサの上面図である。図３Ｂに示すように、フォトダイオード領域１９９は、グリッドとして形成されている垂直転送ゲート構造２１０によって囲まれた細長い矩形形状を有し得る。換言すれば、垂直転送ゲート２１０は、対応のフォトダイオードが形成されているスロットのアレイを形成するトレンチ構造のマトリックス又はメッシュとして構成され得る。浮遊拡散領域は、フォトダイオード領域１９９よりも小さいフットプリントを有しており、領域１９９の直上に形成され得る。フォトダイオード領域１９９の矩形フットプリントは、単なる例示に過ぎない。所望により、垂直転送ゲート構造２１０は、フォトダイオード領域１９９が、正方形、ダイヤモンド形、平行四辺形、三角形、矩形、五角形、六角形、八角形、又は他の凹状／凸状の規則的若しくは不規則な多角形のうちのいずれか１つの形状を有することができるように、任意の好適な方法で構成され得る。
【００２８】
図３Ｃは、図３Ａのセンサ２００が、少なくとも２つの垂直方向に積層されたフォトダイオード（例えば、少なくとも２つの別個のｎ型エピタキシャル層）を含むように拡張され得る、別の好適な構成を示す。図３Ｃに示すように、センサ２００は、残留基板２０２上で成長させた第１のｎエピ層２０４Ａと、ｎエピ層２０４Ａ上で成長させた第１のｐエピ層２０６Ａと、ｐエピ層２０６Ａ上で成長させた第２のｎエピ層２０４Ｂと、ｎエピ層２０４Ｂ上で成長させた第２のｐエピ層２０６Ｂと、を含み得る。任意選択的に、層２０６Ｂはまた、ｐウェルが形成される層であってもよい。
【００２９】
垂直転送ゲート構造２１０は、表側表面２９０から残留基板２０２に至るまでずっと延在し得る。この特定の実施例では、垂直転送ゲート２１０が、フォトダイオード領域１９９Ａ、１９９Ｂと浮遊拡散（ＦＤ）領域との両方に隣接若しくは接触しているか、又はその両方に結合されているので、制御された信号ＴＸがアサートされると、蓄積電荷は、領域１９９Ａ及び１９９Ｂの両方から並行して領域ＦＤに転送され得る。このように構成されると、点線領域１９９Ａ及び１９９Ｂ内にそれぞれマークされた層２０４Ａ及び２０４Ｂの部分などのｎ型領域、並びに周囲のｐ型領域２１６、２０６Ａ、２０６Ｂ、及び２０２は、多層エピタキシャルフォトダイオードとして機能し得る。
【００３０】
図３Ｃの例では、層２０４Ａ、２０６Ａ、２０４Ｂ、及び２０６Ｂは、それぞれ、厚さＤ１、Ｄ２、Ｄ３、及びＤ４を有し得る。例えば、厚さＤ４は、グローバルシャッター構成において表側にある構造の光感度を低減するために、数マイクロメートルであり得る。一般に、エピタキシャル層の厚さは、フォトダイオードの応答性及び／又は色選択性を最適化するために調整することができる。エピタキシャル層のドーパント及び厚さは、フォトダイオードを所望の選択電圧で、特に大きな深さにおいて、完全に空乏状態になるように、独立して調整することができる。例えば、ディープｎエピ層２０４Ａは薄くてもよく（即ち、Ｄ１は、Ｄ２又はＤ３よりも小さくなり得る）、これは、一般に、注入では不可能である。各エピタキシャル層のドーパント（勾配）プロファイルもまた、光子生成電荷を対応するフォトダイオードに引き込む弱い電界を作り出すように、エピタキシャル成長中に正確に制御することができる。図３Ｃの実施形態もまた、センサ２００の裏側からの入射光２９９の方向によって示されるように、裏側照射型（ＢＳＩ）をサポートし得る。
【００３１】
センサ２００が２つの別個のｎエピ層２０４Ａ及び２０４Ｂを含んでいる図３Ｃの例は、単なる例示に過ぎず、本実施形態の範囲を限定するものではない。所望により、センサ２００は、２つ以上のｐエピ層によって分離された少なくとも３つの別個のｎエピ層、３つ以上のｐエピ層によって分離された少なくとも４つの別個のｎエピ層、４つ以上のｐエピ層によって分離された少なくとも５つの別個のｎエピ層などを含み得る。
【００３２】
図３Ｄは、図３Ｃのフォトダイオード構成を少なくとも部分的に使用して形成されたピクセル２０１の例示的な回路図である。図３Ｄに示すように、ピクセル２０１は、垂直電荷転送ゲート構造を活性化することに応答して（例えば、制御信号ＴＸを高位に駆動することによって）浮遊拡散ノードに電荷を同時に転送することができる、第１のフォトダイオードＰＤＡ（図３Ｃの領域１９９Ａに対応する）及び第２のフォトダイオードＰＤＢ（図３Ｃの領域１９９Ｂに対応する）を有し得る。様々なピクセル読出しトランジスタ（例えば、リセットトランジスタ、ソースフォロワトランジスタ、行選択トランジスタなど）が浮遊拡散ノードに結合され得るが、本実施形態を不必要に不明瞭にすることを防止するために図３Ｄには示されていない。
【００３３】
図３Ｅは、図３Ｃの多層状のフォトダイオード構成の変形形態である別の例を示す。図３Ｅに示すように、垂直電荷転送ゲート２１０は、浮遊拡散領域ＦＤではなく、フォトダイオード領域１９９Ａ及び１９９Ｂと直接接触し得る。ｎウェル２２０などのｎ型領域は、層２０６Ｂ内に形成され得、ｎエピ層２０４Ｂに結合され得る。所望により、シャローｐ型注入領域２２１などの任意選択の遮蔽領域は、層２０６Ｂの表面においてｎウェル２２０の直上に形成され得る。電荷転送ゲート２２２（信号ＴＸＢによって制御される）は、ｎウェル２２０と浮遊拡散領域ＦＤとの間に結合され得る。表側表面に沿って浮遊拡散領域に電荷を転送する電荷転送ゲート２２２は、「水平」転送ゲートと呼ばれることもある。リセットゲート、ソースフォロワトランジスタ、及び行選択トランジスタなどの追加の表側ピクセル構造は、本実施形態を不必要に不明瞭にしないために、図示していない。
【００３４】
このように構成されると、点線領域１９９Ａ内にマークされた層２０４Ａの部分などのｎ型領域、並びに周囲のｐ型領域２１６、２０６Ａ、及び２０２は、第１のフォトダイオードとして機能し得る。同様に、点線領域１９９Ｂ内にマークされた層２０４Ｂの部分及びｎウェル２２０、並びに周囲のｐ型領域２１６、２０６Ａ、２０６Ｂ、及び２２１は、第２のフォトダイオードとして機能し得る。第２のフォトダイオードは、（一例として）グローバルシャッター構成で動作する画像センサのためのストレージダイオード又はメモリノードとして機能するために時々使用され得る。
【００３５】
図３Ｆは、図３Ｅのフォトダイオード構成を少なくとも部分的に使用して形成されたピクセル２０１の例示的な回路図である。図３Ｆに示すように、ピクセル２０１は、第１のフォトダイオード（図３Ｅの領域１９９Ａに対応する）と、第２のフォトダイオード（図３Ｅの領域１９９Ｂに対応する）を有し得る。垂直転送ゲート（信号ＴＸＡによって制御される）は、第１のフォトダイオードと第２のフォトダイオードとの間に結合され得る。別個の水平転送ゲート（信号ＴＸＢによって制御される）は、第２のフォトダイオードと浮遊拡散ノードとの間に結合され得る。様々なピクセル読出しトランジスタ（例えば、リセットトランジスタ、ソースフォロワトランジスタ、行選択トランジスタなど）が浮遊拡散ノードに結合され得るが、本実施形態を不必要に不明瞭にすることを防止するために図３Ｆには示されていない。
【００３６】
図３Ｇは、図３Ａのフォトダイオード構成の変形形態である別の例を示す。図３Ｇに示すように、垂直電荷転送ゲート２１０は、浮遊拡散領域ＦＤではなく、フォトダイオード領域１９９と接触し得るか、又はそれに結合され得る。垂直転送ゲート２１０はまた、ストレージダイオード又はメモリノードとして機能することができるｎウェル領域２１９に直接接触していてもよい。所望により、シャローｐ型注入領域２２１などの任意選択の遮蔽領域は、層２０６の表面においてｎウェル２１９の直上に形成され得る。電荷転送ゲート２２２’（信号ＴＸＢによって制御される）は、ｎウェル２１９と浮遊拡散領域ＦＤとの間に結合され得る。リセットゲート、ソースフォロワトランジスタ、及び行選択トランジスタなどの追加の表側ピクセル構造は、本実施形態を不必要に不明瞭にしないために、図示していない。
【００３７】
このように構成されると、点線領域１９９内にマークされた層２０４の部分、並びに周囲のｐ型領域２１６、２０６、及び２０２は、ディープエピタキシャルフォトダイオードとして機能し得る。垂直転送ゲート２１０は、フォトダイオード領域１９９からｎウェル領域２１９に電荷を転送するように構成され得る（例えば、制御信号ＴＸＡを選択的にアサートする）。垂直転送ゲート２１０が単一のエピタキシャル領域１９９からストレージダイオード領域２１９に電荷を伝達するこの実施例は、単なる例示に過ぎない。所望により、この構成は、２つ以上の別個のｎエピ層をサポートするように拡張され得る（例えば、図３Ｃ及び図３Ｅの実施形態を参照されたい）。
【００３８】
図３Ｈは、図３Ｇのフォトダイオード構成を少なくとも部分的に使用して形成されたピクセル２０１の例示的な回路図である。図３Ｈに示すように、ピクセル２０１は、フォトダイオード（図３Ｇの領域１９９に対応する）と、ストレージ／メモリダイオード（図３Ｇのｎウェル領域２１９に対応する）を含み得る。垂直転送ゲート（信号ＴＸＡによって制御される）は、フォトダイオードとストレージダイオードとの間に結合され得る。別個の水平転送ゲート（信号ＴＸＢによって制御される）は、ストレージダイオードと浮遊拡散ノードとの間に結合され得る。様々なピクセル読出しトランジスタ（例えば、リセットトランジスタ、ソースフォロワトランジスタ、行選択トランジスタなど）が浮遊拡散ノードに結合され得るが、本実施形態を不必要に不明瞭にすることを防止するために図３Ｈには示されていない。
【００３９】
図３Ｉは、図３Ａのフォトダイオード構成の変形形態である別の例を示す。図３Ｉに示すように、センサ２００は、フォトダイオードの境界を画定する垂直転送ゲート構造２１０（信号ＴＸＣによって制御される）を含み得、また、追加の垂直転送ゲート構造２１０’（信号ＴＸＡによって制御される）も含み得る。垂直転送ゲート２１０は、領域１９９から浮遊拡散領域ＦＤＣに電荷を転送するように構成され得るが、垂直転送ゲート２１０’は、領域１９９から浮遊拡散領域ＦＤに電荷を転送するように構成され得る。
【００４０】
図３Ｊは、図３Ｉに示した画像センサ２００の上面図である。図３Ｊに示すように、構造２１０がグリッドを形成する一方で、電荷転送ゲート２１０’は、単一のディープトレンチピラー又はカラムであり得る。換言すれば、垂直転送ゲート２１０は、対応のフォトダイオードが形成されているスロットのアレイを形成するトレンチのマトリックス又はメッシュとして構成され得る。浮遊拡散領域ＦＤ及びＦＤＣは、フォトダイオード領域１９９よりも小さいフットプリントを有し得、領域１９９の直上に形成され得る。所望により、追加の垂直ピラー転送ゲートが使用されるこの構成は、２つ以上の別個のｎエピ層を有する実施形態に拡張され得る（例えば、図３Ｃ及び図３Ｅの実施形態を参照されたい）。
【００４１】
センサ２００がグリッド様構造によって囲まれたピラー様又は単一カラムの垂直転送ゲートを含む図３Ｉ及び図３Ｊの実施形態は、単なる例示に過ぎない。所望により、２つ以上のピラー様垂直転送ゲートが、各フォトダイオード領域内に形成され得る（例えば、２つ以上の別個のカラム垂直転送ゲートが、周囲のグリッドの各スロット内に形成され得る）。
【００４２】
更に、グリッド構造が垂直転送ゲートとして機能する図３Ｉ及び図３Ｊの実施形態も例示的である。所望により、グリッド様構造は、代わりに、ディープｐウェル構造（例えば、図２Ａ及び図２Ｃ中のディープｐウェル構造２５０を参照されたい）及び／又はディープトレンチアイソレーション構造（例えば、図２Ｄを参照されたい）を使用して形成され得る。
【００４３】
図３Ｋは、図３Ｉ及び図３Ｊのフォトダイオード構成を少なくとも部分的に使用して形成されたピクセル２０１の例示的な回路図である。図３Ｋに示すように、ピクセル２０１は、フォトダイオード（図３Ｉの領域１９９に対応する）を含み得る。グリッド様垂直転送ゲート（信号ＴＸＣによって制御される）は、フォトダイオードと浮遊拡散ノードＦＤＣとの間に結合され得る。ノードＦＤＣは、（一例として）アンチブルーミング電力供給端子Ｖａａｐｉｘに選択的に結合され得る。単一ピラー垂直転送ゲート（信号ＴＸＡによって制御される）は、フォトダイオードと浮遊拡散ノードＦＤとの間に結合され得る。様々なピクセル読出しトランジスタ（例えば、リセットトランジスタ、ソースフォロワトランジスタ、行選択トランジスタなど）が浮遊拡散ノードＦＤに結合され得るが、本実施形態を不必要に不明瞭にすることを防止するために図３Ｋには示されていない。
【００４４】
図３Ｌは、図３Ｉのフォトダイオード構成の変形形態である別の例を示す。図３Ｌに示すように、垂直電荷転送ゲート２１０’は、浮遊拡散領域ＦＤではなく、フォトダイオード領域１９９と直接接触し得る。垂直転送ゲート２１０’はまた、ストレージダイオード（ＳＤ）又はメモリノードとして機能することができるｎウェル領域２１９に直接接触していてもよい。所望により、シャローｐ型注入領域２２１などの任意選択の遮蔽領域は、層２０６の表面においてストレージダイオード領域２１９の直上に形成され得る。電荷転送ゲート２２２’（信号ＴＸＢによって制御される）は、ｎウェル２１９と浮遊拡散領域ＦＤとの間に結合され得る。リセットゲート、ソースフォロワトランジスタ、及び行選択トランジスタなどの追加の表側ピクセル構造は、本実施形態を不必要に不明瞭にしないために、図示していない。
【００４５】
このように構成されると、垂直転送ゲート２１０’は、フォトダイオード領域１９９からｎウェル領域２１９に電荷を転送するために使用され得る（例えば、制御信号ＴＸＡを選択的にアサートする）。垂直転送ゲート２１０’が単一のエピタキシャル領域１９９からストレージダイオード領域２１９に電荷を伝達するこの実施例は、単なる例示に過ぎない。所望により、この構成は、２つ以上の別個のｎエピ層をサポートするように拡張され得る（例えば、図３Ｃ及び図３Ｅの実施形態を参照されたい）。
【００４６】
図３Ｍは、図３Ｌのフォトダイオード構成を少なくとも部分的に使用して形成されたピクセル２０１の例示的な回路図である。図３Ｍに示すように、ピクセル２０１は、フォトダイオード（図３Ｌの領域１９９に対応する）と、ストレージ／メモリダイオード（図３Ｌのｎウェル領域２１９に対応する）を含み得る。単一カラム垂直転送ゲート（信号ＴＸＡによって制御される）は、フォトダイオードとストレージダイオードとの間に結合され得る。別個の水平転送ゲート（信号ＴＸＢによって制御される）は、ストレージダイオードと浮遊拡散ノードＦＤとの間に結合され得る。グリッド様垂直転送ゲート構造（信号ＴＸＣによって制御される）は、フォトダイオードと浮遊拡散ノードＦＤＣとの間に結合され得る。ノードＦＤＣは、（例として）アンチブルーミング電力供給端子Ｖａａｐｉｘ又は他の基準電圧レベルに選択的に結合され得る。様々なピクセル読出しトランジスタ（例えば、リセットトランジスタ、ソースフォロワトランジスタ、行選択トランジスタなど）がノードＦＤに結合され得るが、本実施形態を不必要に不明瞭にすることを防止するために図３Ｍには示されていない。
【００４７】
図３Ｎは、センサ２００が少なくとも３つの別個のｎエピ層２０４を含む、更に別の好適な実施形態を示す。図３Ｎに示すように、センサは、残留基板２０２上で成長させた第１のｎエピ層２０４Ａと、ｎエピ層２０４Ａ上で成長させた第１のｐエピ層２０６Ａと、ｐエピ層２０６Ａ上で成長させた第２のｎエピ層２０４Ｂと、ｎエピ層２０４Ｂ上で成長させた第２のｐエピ層２０６Ｂと、ｐエピ層２０６Ｂ上で成長させた第３のｎエピ層２０４Ｃと、ｎエピ層２０４Ｃ上で成長させた第３のｐエピ層２０６Ｃと、を含み得る。任意選択的に、層２０６Ｃはまた、ｐウェルが形成される層であってもよい。
【００４８】
センサ２００は、異なる深さを有する垂直転送ゲート構造２１０Ａ、２１０Ｂ、及び２１０Ｃを含み得る。垂直転送ゲート構造２１０Ｃ（信号ＴＸＣによって制御される）は、表側表面２９０から残留基板２０２に至るまでずっと延在し得る。この実施例では、垂直転送ゲート２１０Ｃは、層２０４Ａ、２０４Ｂ、２０４Ｃ、及び浮遊拡散領域ＦＤＣに結合され得る（及びそれらと接触し得る）。垂直転送ゲート構造２１０Ｂ（信号ＴＸＢによって制御される）は、表側表面２９０から層２０６Ａに至り、それに部分的に入り込むところまで、ずっと延在し得る。垂直転送ゲート２１０Ｂは、層２０４Ｂ、２０４Ｃ、及び浮遊拡散領域ＦＤＢに結合され得る（及びそれらと接触し得る）。垂直転送ゲート構造２１０Ａ（信号ＴＸＡによって制御される）は、表側表面２９０から下方に、層２０６Ｂに部分的に入り込むところまで延在し得る。垂直転送ゲート２１０Ｃは、層２０４Ｃ及び浮遊拡散領域ＦＤにのみ結合され得る（及びそれらと接触し得る）。一般に、層２０６Ｃ内の浮遊拡散領域ＦＤＢ及びＦＤＣは任意選択である。
【００４９】
図３Ｏは、図３Ｎのフォトダイオード構成を少なくとも部分的に使用して形成されたピクセル２０１の例示的な回路図である。図３Ｏに示すように、ピクセル２０１は、第１のフォトダイオードＰＤＡ（層２０４Ａ内の点線領域に対応する）と、ＰＤＡの上に垂直方向に積層されている第２のフォトダイオードＰＤＢ（層２０４Ｂ内の点線領域に対応する）と、ＰＤＢの上に垂直方向に積層されている第３のフォトダイオードＰＤＣ（層２０４Ｃ内の点線領域に対応する）と、を含み得る。
【００５０】
第１の垂直転送ゲートは、信号ＴＸＣをアサートすることによって選択的に活性化されて、ＰＤＡ、ＰＤＢ、及びＰＤＣから浮遊拡散ノードＦＤＣに電荷を同時に転送し得る。第２の垂直転送ゲートは、信号ＴＸＢをアサートすることによって選択的に活性化されて、ＰＤＢ及びＰＤＣから浮遊拡散ノードＦＤＢに電荷を同時に転送し得る。第３の垂直転送ゲートは、信号ＴＸＡをアサートすることによって選択的に活性化されて、ＰＤＣから浮遊拡散ノードＦＤに電荷を転送し得る。図３Ｏのピクセル２０１が浮遊拡散ノードＦＤＢ及びＦＤＣを含まないシナリオでは、第１の垂直転送ゲートは、ＰＤＡ及びＰＤＢからＰＤＣに電荷を転送するように機能し得る一方で、第２の垂直転送ゲートは、ＰＤＢからＰＤＣに電荷を転送するように機能し得る。この場合、第３の垂直転送ゲートは、その後、使用に切り替えられて、蓄積及び転送された電荷をＰＤＣからノードＦＤに転送し得る。
【００５１】
センサ２００が異なる深さ／長さの３つの垂直転送ゲートを含む図３Ｎの例は、単なる例示に過ぎない。所望により、画像センサ２００は、少なくとも２つの異なる深さ又は少なくとも４つの異なる深さの垂直転送ゲートを含み得、その少なくとも部分は、グリッド様の垂直転送ゲート構造を含み、その少なくとも別の部分は、単一ピラー／カラムの垂直転送ゲート構造を含む。異なる深さの垂直ゲートは、ディープフォトダイオードのうちのいずれかを表側表面に読み出すために、又は任意の数の埋込み型ダイオード間で転送するために、使用することができる。
【００５２】
図４Ａは、センサ２００が最上部ｐエピ層２０６内に複数の追加の構造を含んでいる別の例を示す。図４Ａに示すように、ディープｎウェル２７０及びｎウェル２２０から形成されたディープ注入フォトダイオード（領域１９９’として集合的にマークされている）は、層２０６内に形成され得る。シャローｐ型注入領域２２１Ｂなどの任意選択の遮蔽領域は、層２０６の表面においてｎウェル２２０の直上に形成され得る。シャローｎウェル２７２から形成されたシャロー注入フォトダイオードもまた、層２０６内でディープｎウェル２７０の上に形成され得る。シャローｐ型注入領域２２１Ａなどの任意選択の遮蔽領域は、層２０６の表面においてｎウェル２７２の直上に形成され得る。
【００５３】
図４Ａの例では、第１の水平転送ゲート（信号ＴＸＡによって制御される）は、シャロー注入フォトダイオードからの蓄積電荷（例えば、ｎウェル領域２７２内の電荷）を浮遊拡散領域ＦＤＡに転送するように構成され得る。第２の水平転送ゲート（信号ＴＸＢによって制御される）は、ディープ注入フォトダイオードからの蓄積電荷（例えば、ｎ型領域１９９’内の電荷）を浮遊拡散領域ＦＤＢに転送するように構成され得る。垂直転送ゲート２１０（信号ＴＸＣによって制御される）は、ディープエピタキシャルフォトダイオードからの蓄積電荷（例えば、ｎエピ領域１９９内の電荷）を浮遊拡散領域ＦＤＣに転送するように構成され得る。
【００５４】
所望により、他の種類のピクセル読出し回路及び半導体構成要素もまた、層２０６内に形成することができる。図４Ａの構成は、複数のエピタキシャルフォトダイオード領域、グリッド様及び単一ピラーの垂直転送ゲート、異なる深さの垂直転送ゲート構造、１つ以上の浮遊拡散領域、１つ以上のフォトダイオード又はストレージダイオードなどをサポートするように拡張され得る。
【００５５】
図４Ｂは、図４Ａのフォトダイオード構成を少なくとも部分的に使用して形成されたピクセル２０１の例示的な回路図である。図４Ｂに示すように、ピクセル２０１は、第１のフォトダイオードＰＤＡ（図４Ａ中の領域１９９に対応する）と、ＰＤＡの上に垂直方向に積層されている第２のフォトダイオードＰＤＢ（領域１９９’に対応する）と、ＰＤＢの上に垂直方向に積層されている第３のフォトダイオードＰＤＣ（領域２７２に対応する）と、を含み得る。
【００５６】
フォトダイオードＰＤＡ（例えば、エピタキシャル層ベースのフォトダイオード）は、第１の電荷転送ゲート（例えば、信号ＴＸＡによって制御されている水平電荷転送ゲート）を介して浮遊拡散ノードＦＤＡに蓄積電荷を伝達し得る。フォトダイオードＰＤＢ（例えば、ディープ注入フォトダイオード）は、第２の電荷転送ゲート（例えば、信号ＴＸＢによって制御されている水平電荷転送ゲート）を介して浮遊拡散ノードＦＤＢに蓄積電荷を伝達し得る。フォトダイオードＰＤＣ（例えば、シャロー注入フォトダイオード）は、第３の電荷転送ゲート（例えば、信号ＴＸＣによって制御されている垂直ディープトレンチ電荷転送ゲート）を介して浮遊拡散ノードＦＤＣに蓄積電荷を伝達し得る。様々なピクセル読出しトランジスタ（例えば、リセットトランジスタ、ソースフォロワトランジスタ、行選択トランジスタなど）が浮遊拡散ノードＦＤＡ、ＦＤＢ、及びＦＤＣに結合され得るが、本実施形態を不必要に不明瞭にすることを防止するために図４Ｂには示されていない。
【００５７】
図４Ｃは、センサ２００が、最上部層２０６内に形成されたｎ型デバイス（例えば、ｎチャネル金属酸化物半導体又は「ＮＭＯＳ」トランジスタ）及びｐ型デバイス（例えば、ｐチャネル金属酸化物半導体又は「ＰＭＯＳ」トランジスタ）の両方を含むことができる、別の例を示す。図４Ｃに示すように、１つ以上のＮＭＯＳトランジスタ２８４及びＰＭＯＳトランジスタ２８２は、層２０６内に形成され得る。ｐチャネルトランジスタ２８２は、層２０６内のｎウェル領域２８０などのｎウェル内に形成され得る。図４Ｃの構成は、複数のエピタキシャルフォトダイオード領域、グリッド様及び単一ピラーの垂直転送ゲート、異なる深さの垂直転送ゲート構造、１つ以上の浮遊拡散領域、１つ以上のフォトダイオード又はストレージダイオードなどをサポートするように拡張され得る。
【００５８】
図４Ｄは、残留基板２０２が、基板２０２の厚さを低減するために、裏側からどのように薄化され得るかを更に示す。省略記号２８８によって示されるように、任意の種類の半導体構造又は任意の数の追加のｎ型若しくはｐ型層／ウェル／領域が、ｎエピ層２０４の上に形成され得る。更に、薄化プロセス後に、裏側パッシベーション層２８６（例えば、シャローｐ型注入を使用して形成され得るフィルム）が、センサ２００の裏側表面に形成され得る。裏側薄化工程及び裏側パッシベーションライナー２８６はまた、図２Ａ〜図２Ｄ、図３Ａ〜図３Ｏ、及び図４Ａ〜図４Ｃの実施形態に示した種類のセンサ２００に適用されてもよい。
【００５９】
図５は、図２〜図４に関連して示した種類の画像センサを製造するための例示的な工程のフローチャートである。工程５００では、支持基板（基板又はキャリア基板と呼ばれることもある）が取得され得る。支持基板は、ｐドープ又はｎドープのいずれかであり得る。
【００６０】
工程５０２では、残留基板層が、支持基板上に形成され得る。ｐ型支持基板が使用される実施例では、残留ｐ型基板層が支持基板の上に形成されて、その後のエピタキシャル成長のためのきれいな結晶界面を提供し得る。
【００６１】
ｎ型支持基板が使用される別の実施例では、残留ｎ型基板層が支持基板の上に形成されて、その後のエピタキシャル成長のためのきれいな結晶界面を提供し得る。
【００６２】
工程５０４では、１つ以上のｎ型エピタキシャル層及び／又はｐ型エピタキシャル層が、残留基板層上に形成され得る。一般に、エピタキシャル層は、交互にｎエピ層及びｐエピ層であり得る。工程５０４の間に形成されるエピタキシャル層のそれぞれは、異なる厚さ又は同じ厚さ、及び任意の好適なドーパント濃度プロファイルを有し得る。工程５０６では、１つ以上のディープ又はシャロー注入領域が、任意選択的に、最上のｐ型層又はウェル内に形成され得る。
【００６３】
工程５０８では、垂直電荷転送ゲート構造が、エピタキシャル層を貫いて、かつ少なくとも部分的に残留基板層を貫いて形成され得る。垂直電荷転送ゲート構造を形成するために、最初に、トレンチが、表側表面から残留基板に至るまでずっとエッチングされ得、次いで、酸化物ライナーが形成され得、その後、トレンチは、ドープされたゲート導電性材料で充填され得る。次いで、ゲート材料内のドーパントは、ゲート酸化物ライナーを通って拡散されて、酸化物ライナーを取り囲むｐ型領域を形成し得る（例えば、少なくとも図３Ａ〜図３Ｃ、図３Ｅ、図３Ｇなどにおけるｐ型領域２１６を参照されたい）。あるいは、酸化物ライナーは、領域２１６内に拡散するドーパントを提供するためにｐドープされていてもよい。
【００６４】
工程５１０では、浮遊拡散領域、ストレージダイオード、電荷転送ゲート、リセットゲート、ソースフォロワトランジスタ、及び／又は行選択トランジスタなどの追加の表側ピクセル回路構造が、第２のｐエピ層上に形成され得る。次いで、その後の誘電体スタック（相互接続スタックと呼ばれることもある）の形成が、所望の電気経路を提供するために表側ピクセル回路構造の上に形成され得る。
【００６５】
工程５１２では、次いで、支持基板が除去され得る。所望により、支持基板は、工程５１０の前に除去されてもよい。工程５１４では、裏側薄化動作が実行されて、残留基板の裏側表面を薄化し得る（例えば、化学機械的平坦化又は「ＣＭＰ」プロセスを介して）。工程５１６では、裏側パッシベーション層（例えば、シャローｐ型注入を使用して形成された裏側フィルム）が、残留基板の薄化された裏側表面上に形成され得る。
【００６６】
図５の工程は単なる例示に過ぎず、本実施形態の範囲を限定することを意図するものではない。一般に、工程の一部が省略されてもよく、追加の工程が挿入されてもよく、また工程の順序が変更されてもよい。更に、特定の部分はｎ型であるが、他の部分はｐ型である、図２〜図５に関連して上述した実施形態は、単なる例示に過ぎない。他の好適な実施形態では、ドーピング型は交換することができる（例えば、ｎ型として現在記載されている領域は、代わりにｐドープされてもよく、ｐ型として現在記載されている領域は、代わりにｎドープされてもよい）。
【００６７】
図６Ａは、一実施形態による、２つの垂直方向に積層されたフォトダイオードを有するピクセル６００などの画像センサピクセルの回路図である。図６Ａに示すように、ピクセル６００は、第１のフォトダイオードＰＤＡ（例えば、ｎ型エピタキシャル層を含むフォトダイオード）と、第２のフォトダイオードＰＤＢ（例えば、ｎ型エピタキシャル層又はｎ型注入領域のいずれかを含むフォトダイオード）と、浮遊拡散領域ＦＤと、ＰＤＡからＰＤＢに電荷を転送するための第１の電荷転送ゲート（信号ＴＸＡによって制御される）と、ＰＤＢからＦＤに電荷を転送するための第２の電荷転送ゲート（信号ＴＸＢによって制御される）と、電力供給線Ｖａａｐｉｘと浮遊拡散ノードとの間に結合されたリセットトランジスタ（信号ＲＳＴによって制御される）と、電力供給線Ｖａａｐｉｘに結合されたドレイン端子、浮遊拡散ノードに短絡されたゲート端子、及び行選択トランジスタ（信号ＲＳによって制御される）を介してピクセル出力線Ｐｉｘｏｕｔに結合されているソース端子を有するソースフォロワトランジスタＳＦと、を含み得る。各フォトダイオードのｐ型端子は、接地電力供給線Ｖｓｓに（通常、ｐ型構造を介して）短絡され得る。一般に、リセットトランジスタ、ソースフォロワトランジスタ、行選択トランジスタ、及び他のピクセル読出しトランジスタは、最上部表側層（例えば、図２〜図４に示される層２０６又は２０６Ｂ）内に形成され得る。
【００６８】
このように構成されると、フォトダイオードＰＤＡは、第１のピニング電位レベルを有し得、フォトダイオードＰＤＢは、第１のピニング電位よりも高い第２のピニング電位レベルを有し得、浮遊拡散領域は、第２のピニング電位よりも更に高い第３の電位レベルを有するはずである。ピクセル６００から信号を読み出すとき、最初に、第１の期間中に信号ＴＸＢをアサートすることによって、蓄積電荷がＰＤＢから浮遊拡散領域に転送され得る。次いで、第１の期間の後に続く第２の期間中、信号ＴＸＡ及びＴＸＢを同時にアサートすることによって、電荷がＰＤＡから浮遊拡散領域に転送され得る。
【００６９】
図６Ｂは、図６Ａのピクセル回路６００の側断面図である。図６Ｂに示すように、ピクセル６００は、垂直方向に積層されたフォトダイオードＰＤＡ及びＰＤＢ（例えば、図２〜図４に示すように、エピタキシャル層及び／又は拡散領域を使用して形成されたフォトダイオード）と、ＰＤＡからＰＤＢに電荷を伝達するための垂直転送ゲート２１０と、ＰＤＢから浮遊拡散領域に電荷を伝達するための転送ゲート６０２と、を含み得る。ピクセルアイソレーション領域６１０は、垂直方向に積層されたフォトダイオードを少なくとも部分的に取り囲み得、図２〜図４に示したＤＴＩ構造２１０’を使用して実装され得る。
【００７０】
トランジスタ６０２が形成される表面は、典型的には、「表」側と呼ばれる。トランジスタ６０２は、表側表面に沿って浮遊拡散領域に電荷を転送し、そのため、「水平」転送ゲートと呼ばれることもある。様々なピクセル構成要素を一緒に結合するための相互接続経路を含み得る層間絶縁体（ＩＬＤ）スタック６５０は、表側表面の上に形成され得る。シリコン反射防止コーティング（ＡＲＣ）材料６１２は、センサの裏側に形成され得る。マイクロレンズ６１４は、ＡＲＣフィルム６１２の上に形成され得、マイクロレンズＡＲＣライナーは、マイクロレンズ６１４の上に形成され得る。複数の垂直方向に積層されたフォトダイオードを有する画像センサは、カラーフィルタアレイ（ＣＦＡ）を含むことができるか、又はカラーフィルタ構成要素を含む必要がない（即ち、別個のカラーフィルタアレイが恐らく必要とされない又は使用されない）かのいずれかである。図６Ｂの例に示すように、光６１８は、画像センサの裏側から入り得る。このタイプの撮像構成は、裏側照射型（ＢＳＩ）と呼ばれる。所望により、垂直方向に積層されたフォトダイオード及び垂直ディープトレンチ転送ゲートはまた、表側照射型（ＦＳＩ）をサポートするように使用されてもよく、その場合、光は、相互接続スタック６５０を通ってセンサの表側から入る。
【００７１】
図７Ａは、一実施形態による、３つの垂直方向に積層されたフォトダイオードを有するピクセル７００などの画像センサピクセルの回路図である。図７Ａに示すように、ピクセル７００は、第１のフォトダイオードＰＤＡと、第２のフォトダイオードＰＤＢと、第３のフォトダイオードＰＤＣ（例えば、ｎ型エピタキシャル層又はｎ型注入領域のいずれかを含むフォトダイオード）と、浮遊拡散領域ＦＤと、ＰＤＡからＰＤＢに電荷を転送するための第１の電荷転送ゲート（信号ＴＸＡによって制御される）と、ＰＤＢからＰＤＣに電荷を転送するための第２の電荷転送ゲート（信号ＴＸＢによって制御される）と、ＰＤＣから浮遊拡散領域ＦＤに電荷を転送するための第３の電荷転送ゲート（信号ＴＸＣによって制御される）と、電力供給線Ｖａａｐｉｘと浮遊拡散ノードとの間に結合されたリセットトランジスタ（信号ＲＳＴによって制御される）と、電力供給線Ｖａａｐｉｘに結合されたドレイン端子、浮遊拡散ノードに短絡されたゲート端子、及び行選択トランジスタ（信号ＲＳによって制御される）を介してピクセル出力線Ｐｉｘｏｕｔに結合されているソース端子を有するソースフォロワトランジスタＳＦと、を含み得る。
【００７２】
このように構成されると、フォトダイオードＰＤＡは、第１のピニング電位レベルを有し得、フォトダイオードＰＤＢは、第１のピニング電位よりも高い第２のピニング電位レベルを有し得、フォトダイオードＰＤＣは、第２のピニング電位よりも高い第３のピニング電位レベルを有し得、浮遊拡散領域は、第３のピニング電位よりも更に高い第４の電位レベルを有し得る。ピクセル７００から信号を読み出すとき、最初に、第１の期間中に信号ＴＸＣをアサートすることによって、蓄積電荷がＰＤＣから浮遊拡散領域に転送され得る。次いで、第１の期間の後に続く第２の期間中、信号ＴＸＢ及びＴＸＣを同時にアサートすることによって、蓄積電荷がＰＤＢから浮遊拡散領域に転送され得る。次いで、第２の期間の後に続く第３の期間中、信号ＴＸＡ、ＴＸＢ、及びＴＸＣを同時にアサートすることによって、蓄積電荷がＰＤＡから浮遊拡散領域に転送され得る。
【００７３】
図７Ｂは、図７Ａのピクセル回路７００の側断面図である。図７Ｂに示すように、ピクセル７００は、垂直方向に積層されたフォトダイオードＰＤＡ、ＰＤＢ、及びＰＤＣ（例えば、図２〜図４に示すように、エピタキシャル層及び／又は拡散領域を使用して形成されたフォトダイオード）と、ＰＤＡからＰＤＢに電荷を伝達するための垂直転送ゲートＴＸＡと、ＰＤＢからＰＤＣに電荷を伝達するための垂直転送ゲートＴＸＢと、ＰＤＣから浮遊拡散領域に電荷を伝達するための水平転送ゲートＴＸＣと、を含み得る。図６Ｂと同様の表側及び裏側構造は、繰り返しの説明を避けるため、改めて言及する必要はない。
【００７４】
特に、垂直転送ゲートＴＸＡは、ＰＤＡから、ＰＤＣにではなく、ＰＤＢに電荷を転送するようにのみ機能し得る。これは、フォトダイオードＰＤＣをゲートＴＸＡから分離するｐドープ領域７５０を有することによって達成され得る。１つの好適な構成では、フォトダイオードＰＤＣは、注入を介して形成され得る（例えば、ｐエピ層にｎウェルを注入することによって上部フォトダイオードが形成される図４の構成を参照されたい）。別の好適な構成では、フォトダイオードＰＤＣはエピタキシャルフォトダイオードであり得るが、ＰＤＣのｎエピ層を垂直ディープトレンチゲートから絶縁するカウンタードープｐ領域を形成するためにカウンタードープが使用され得る。
【００７５】
図８Ａは、一実施形態による、ローリングシャッター方式を使用して動作可能であるピクセル８００などの二重変換利得画像センサピクセルの回路図である。図６Ａのピクセル６００と比較すると、ピクセル８００もまた、少なくとも２つの積層されたフォトダイオード及び垂直電荷転送構造を使用して形成され得、また、浮遊拡散ノードとリセットトランジスタとの間に介在する追加の二重変換利得トランジスタ（信号ＤＣＧによって制御される）を含み得る。読み出し動作中、ＤＣＧトランジスタは、低変換利得モード又は高変換利得モードのいずれかでピクセル８００を構成するように選択的にオン又はオフにされ得る。電荷転送中に二重変換利得トランジスタがオンにされると、二重変換利得トランジスタは、浮遊拡散ノードに追加の静電容量Ｃを提示し得、これにより、ピクセル８００は効果的に低変換利得モードに入る。電荷転送中に二重変換利得トランジスタがオフにされると、浮遊拡散ノードにおいて固有の静電容量のみが見られることになり、これにより、ピクセル８００は効果的に高変換利得モードに入る。
【００７６】
図８Ｂは、ローリングシャッター方式を使用して図８Ａの画像センサピクセルを動作させることに関連した関連波形の挙動を示すタイミング図である。図８Ｂに示すように、信号ＴＸＡ、ＴＸＢ、ＤＣＧ、及びＲＳＴは、リセット期間Ｔｒｅｓｅｔの間に、同時に高位にパルス化され得る。その後、フォトダイオードＰＤＡ及びＰＤＢは、電荷を積分及び蓄積するための時間が与えられる。
【００７７】
読み出し期間Ｔｒｅａｄｏｕｔの間、行選択信号ＲＳはアサートされ得る。最初に信号ＲＳＴをパルスし、次いで、リセットレベルをサンプリングし（例えば、サンプルホールドリセット又は「ＳＨＲ」信号をパルスすることによって表される）、信号ＴＸＢをパルスし、次いで、転送された信号レベルをサンプリングする（例えば、サンプルホールド信号又は「ＳＨＳ」信号をパルスすることによって表される）ことによって、最初にフォトダイオードＰＤＢから電荷が読み出され得る。初期リセットパルスから読み出し時のＴＸＢ高位パルス化までの期間は、フォトダイオードＰＤＢの積分時間Ｔｉｎｔ＿Ｂである。次いで、最初に信号ＲＳＴをパルスし、次いで、リセットレベルをサンプリングし、信号ＴＸＡ及びＴＸＢを同時にパルスし、次いで、転送された信号レベルをサンプリングすることによって、フォトダイオードＰＤＡから電荷を読み出すことができる。初期リセットパルスから読み出し時のＴＸＡ高位パルス化までの期間は、フォトダイオードＰＤＡの積分時間Ｔｉｎｔ＿Ａである。
【００７８】
ピクセル８００を低変換利得モードにするために、信号ＤＣＧは、（波形８１０によって示されるように）読み出し期間全体にわたってアサートされ得る。ピクセル８００を高変換利得モードにするために、信号ＤＣＧは、（点線の波形８１２によって示されるように）Ｔｒｅａｄｏｕｔ中に信号ＲＳＴが高位にパルス化されたときにのみ高位にパルス化され得る。サンプリングされたリセット信号とサンプリングされた転送信号との間の差をとることによって画像信号が計算される、このタイプのシーケンシャル読み出しスキームは、相関二重サンプリング（ＣＤＳ）と呼ばれることがある。所望により、他のタイプの読み出しスキームも使用され得る。
【００７９】
図９Ａは、並列ストレージノードを有し、かつグローバルシャッター方式を使用して動作可能である、ピクセル９００などの二重変換利得画像センサピクセルの回路図である。図８Ａのピクセル８００と比較すると、ピクセル９００もまた、少なくとも２つの積層されたフォトダイオードＰＤＡ及びＰＤＢ、並びに関連する垂直電荷転送構造（信号ＳＧ、ＴＸＡ、ＴＸＢ、及びＴＸＤによって制御される）を含み得る。特に、信号ＳＧによって制御されるトランジスタは、フォトダイオードＰＤＡ及びＰＤＢの両方に短絡され得る。ピクセル９００はまた、２つの並列のストレージダイオードＳＤＡ及びＳＤＢも含み得、これらは、エピタキシ又は注入のいずれかを介して形成することができる。ストレージノードＳＤＡは、フォトダイオードＰＤＡ内に蓄積された電荷を貯蔵するように機能し得るが、ストレージノードＳＤＢは、フォトダイオードＰＤＢ内に蓄積された電荷を貯蔵するように機能し得る。ストレージダイオードが、（図２の構成の場合のように）エピタキシャル層を使用して形成される場合、信号ＴＸＣ及びＴＸＥによって制御される転送ゲートもまた、垂直（ディープトレンチ）転送ゲートであり得る。一方、ストレージダイオードが、注入を使用して形成される場合、信号ＴＸＣ及びＴＸＥによって制御される転送ゲートもまた、水平転送ゲートを使用して実装され得る。
【００８０】
フォトダイオードＰＤＡは、第１のピニング電位レベルを有し得、フォトダイオードＰＤＢは、第１のピニング電位よりも高い第２のピニング電位レベルを有し得、ストレージダイオードＳＤＡ及びＳＤＢは、第２のピニング電位よりも高い第３のピニング電位を有し得、浮遊拡散領域は、第３のピニング電位よりも更に高い第４の電位レベルを有し得る。信号ＴＸＡは、ＰＤＡからＰＤＢに電荷を転送するためにアサートされ得る。信号ＴＸＢは、ＰＤＢからＳＤＡに電荷を転送するためにアサートされ得る。信号ＴＸＤは、ＰＤＢからＳＤＢに電荷を転送するためにアサートされ得る。信号ＴＸＣは、ＳＤＡからＦＤに電荷を転送するためにアサートされ得る。信号ＴＸＥは、ＳＤＢからＦＤに電荷を転送するためにアサートされ得る。
【００８１】
図９Ｂは、グローバルシャッター方式を使用して図９Ａの画像センサピクセルを動作させることに関連した関連波形の挙動を示すタイミング図である。グローバルリセット期間Ｔｇｌｏｂａｌ＿ｒｅｓｅｔの間、信号ＲＳＴ及びＤＣＧがアサートされ得ると同時に、信号ＴＸＥ及びＴＸＣが順次に高位にパルス化されて、ストレージダイオードＳＤＡ及びＳＤＢをそれぞれリセットすることができる。信号ＳＧは、Ｔｇｌｏｂａｌ＿ｒｅｓｅｔの全期間にわたってアサートされて、フォトダイオードＰＤＡ及びＰＤＢもリセットし得る。リセット後、フォトダイオードＰＤＡ及びＰＤＢは、電荷を積分及び蓄積することが可能になる。
【００８２】
グローバルストレージ期間Ｔｇｌｏｂａｌ＿ｓｔｏｒａｇｅの間、制御信号ＴＸＤは高位にパルス化されて、ＰＤＢからＳＤＢに電荷を転送し得、次いで、制御信号ＴＸＡ及びＴＸＢは同時に高位にパルス化されて、ＰＤＡからＳＤＡにＰＤＢを介して電荷を転送することができる。信号ＳＧのデアサーションからＴｇｌｏｂａｌ＿ｓｔｏｒａｇｅ中のＴＸＡ／ＴＸＢ高位パルス化までの期間は、グローバル積分時間Ｔｉｎｔを表す。
【００８３】
読み出し期間Ｔｒｅａｄｏｕｔの間、行選択信号ＲＳはアサートされ得る。最初に信号ＲＳＴをパルスし、次いで、リセットレベルをサンプリングし（ＳＨＲをパルスすることによる）、信号ＴＸＥをパルスしてＳＤＢからＦＤに電荷を転送し、次いで、転送された信号レベルをサンプリングする（ＳＨＳをパルスすることによる）ことによって、最初にフォトダイオードＰＤＢから電荷が読み出され得る。次いで、最初に信号ＲＳＴをパルスし、次いで、リセットレベルをサンプリングし、信号ＴＸＣをパルスしてＳＤＡからＦＤに電荷を転送し、次いで、転送された信号レベルをサンプリングすることによって、フォトダイオードＰＤＡから電荷を読み出すことができる。
【００８４】
ピクセル９００を低変換利得モードにするために、信号ＤＣＧは、（波形９１０によって示されるように）読み出し期間全体にわたってアサートされ得る。ピクセル９００を高変換利得モードにするために、信号ＤＣＧは、（点線の波形９１２によって示されるように）Ｔｒｅａｄｏｕｔ中に信号ＲＳＴが高位にパルス化されたときにのみ高位にパルス化され得る。サンプリングされたリセット信号とサンプリングされた転送信号との間の差をとることによって画像信号が計算される、このタイプの読み出しスキームは、相関二重サンプリング（ＣＤＳ）と呼ばれることがある。所望により、他のタイプの読み出しスキームも使用され得る。
【００８５】
図１０Ａは、直列ストレージノードを有し、かつグローバルシャッター構成を使用して動作可能である、ピクセル１０００などの二重変換利得画像センサピクセルの回路図である。図９Ａのピクセル９００と比較すると、ピクセル１０００もまた、少なくとも２つの積層されたフォトダイオードＰＤＡ及びＰＤＢ、並びに関連する垂直電荷転送構造（信号ＳＧ、ＴＸＡ、及びＴＸＢによって制御される）を含み得る。特に、信号ＳＧによって制御されるトランジスタは、フォトダイオードＰＤＡ及びＰＤＢの両方に短絡され得る。
【００８６】
ピクセル１０００はまた、２つの直列のストレージダイオードＳＤＡ及びＳＤＢも含み得、これらは、エピタキシ又は注入のいずれかを介して形成することができる。ストレージノードＳＤＡは、フォトダイオードＰＤＡ内に蓄積された電荷を貯蔵するように機能し得るが、ストレージノードＳＤＢは、フォトダイオードＰＤＢ内に蓄積された電荷を貯蔵するように機能し得る。ストレージダイオードが、（図２の構成の場合のように）エピタキシャル層を使用して形成される場合、信号ＴＸＣ及びＴＸＤによって制御される転送ゲートもまた、垂直（ディープトレンチ）転送ゲートであり得る。一方、ストレージダイオードが、注入を使用して形成される場合、信号ＴＸＣ及びＴＸＤによって制御される転送ゲートもまた、水平転送ゲートを使用して実装され得る。ピクセル１０００は、ピクセル９００よりも少ない転送ゲートを使用し得る。
【００８７】
フォトダイオードＰＤＡは、第１のピニング電位レベルを有し得、フォトダイオードＰＤＢは、第１のピニング電位よりも高い第２のピニング電位レベルを有し得、ストレージダイオードＳＤＡは、第２のピニング電位よりも高い第３のピニング電位レベルを有し得、ストレージダイオードＳＤＢは、第３のピニング電位よりも高い第４のピニング電位レベルを有し得、浮遊拡散領域は、第４のピニング電位よりも更に高い第５の電位レベルを有し得る。信号ＴＸＡは、ＰＤＡからＰＤＢに電荷を転送するためにアサートされ得る。信号ＴＸＢは、ＰＤＢからＳＤＡに電荷を転送するためにアサートされ得る。信号ＴＸＣは、ＳＤＡからＳＤＢに電荷を転送するためにアサートされ得る。信号ＴＸＤは、ＳＤＢからＦＤに電荷を転送するためにアサートされ得る。
【００８８】
図１０Ｂは、グローバルシャッター構成を使用して画像センサピクセル１０００を動作させることに関連した関連波形の挙動を示すタイミング図である。グローバルリセット期間Ｔｇｌｏｂａｌ＿ｒｅｓｅｔの間、信号ＲＳＴ及びＤＣＧがアサートされ得ると同時に、信号ＴＸＣ及びＴＸＤが同時に高位にパルス化されて、ストレージダイオードＳＤＡ及びＳＤＢをリセットする。信号ＳＧは、Ｔｇｌｏｂａｌ＿ｒｅｓｅｔの全期間にわたってアサートされて、フォトダイオードＰＤＡ及びＰＤＢもリセットし得る。リセット後、フォトダイオードＰＤＡ及びＰＤＢは、電荷を積分及び蓄積することが可能になる。
【００８９】
グローバルストレージ期間Ｔｇｌｏｂａｌ＿ｓｔｏｒａｇｅの間、制御信号ＴＸＢ及びＴＸＣは同時に高位にパルス化されて、ＰＤＢからＳＤＢに電荷を転送し得、次いで、制御信号ＴＸＡ及びＴＸＢは同時に高位にパルス化されて、ＰＤＡからＳＤＡにＰＤＢを介して電荷を転送することができる。信号ＳＧのデアサーションからＴｇｌｏｂａｌ＿ｓｔｏｒａｇｅ中のＴＸＡ／ＴＸＢ高位パルス化までの期間は、グローバル積分時間Ｔｉｎｔを表す。
【００９０】
読み出し期間Ｔｒｅａｄｏｕｔの間、行選択信号ＲＳはアサートされ得る。最初に信号ＲＳＴをパルスし、次いで、リセットレベルをサンプリングし（ＳＨＲをパルスすることによる）、信号ＴＸＤをパルスしてＳＤＢからＦＤに電荷を転送し、次いで、転送された信号レベルをサンプリングする（ＳＨＳをパルスすることによる）ことによって、最初にフォトダイオードＰＤＢから電荷が読み出され得る。次いで、最初に信号ＲＳＴをパルスし、次いで、リセットレベルをサンプリングし、信号ＴＸＣ及びＴＸＤを同時にパルスしてＳＤＡからＦＤに電荷を転送し、次いで、転送された信号レベルをサンプリングすることによって、フォトダイオードＰＤＡから電荷を読み出すことができる。
【００９１】
ピクセル１０００を低変換利得モードにするために、信号ＤＣＧは、（波形１０１０によって示されるように）読み出し期間全体にわたってアサートされ得る。ピクセル１０００を高変換利得モードにするために、信号ＤＣＧは、（点線の波形１０１２によって示されるように）Ｔｒｅａｄｏｕｔ中に信号ＲＳＴが高位にパルス化されたときにのみ高位にパルス化され得る。サンプリングされたリセット信号とサンプリングされた転送信号との間の差をとることによって画像信号が計算される、このタイプの読み出しスキームは、相関二重サンプリング（ＣＤＳ）と呼ばれることがある。所望により、他のタイプの読み出しスキームも使用され得る。
【００９２】
各ピクセル回路が少なくとも２つの垂直方向に積層されたフォトダイオードを含んでいる図２〜図１０に関連して説明及び示された上記の実施例は、単なる例示に過ぎず、本実施形態の範囲を限定するものではない。所望により、各ピクセル回路は、３つ以上の垂直方向に積層されたフォトダイオード、並びに同じ又は異なる深さを有する任意の好適な数の垂直（ディープトレンチ）転送ゲート、任意の数の浮遊拡散領域、任意の数のストレージ／メモリダイオード領域、及びローリングシャッター構成又はグローバルシャッター構成のいずれかでピクセルを動作させるための任意の種類の関連ピクセル読出し回路を含み得る。上述の技術は、裏側照射型画像センサ又は表側照射型画像センサのいずれかに実装され得る。
【００９３】
一実施形態によれば、画像センサは、浮遊拡散領域（ＦＤ）と、第１のフォトダイオード（１９９Ａ、ＰＤＡ）と、第１のフォトダイオード上に垂直方向に積層されている第２のフォトダイオード（１９９Ｂ、ＰＤＢ）と、第１のフォトダイオードから浮遊拡散領域に電荷を選択的に転送するように構成された垂直転送ゲート（２１０）と、を含み得る。
【００９４】
別の実施形態によれば、第１のフォトダイオードは第１のエピタキシャル領域（２０４Ａ）を含む。
【００９５】
別の実施形態によれば、第２のフォトダイオードは、第１のエピタキシャル領域とは別個の第２のエピタキシャル領域（２０４Ｂ）を含む。
【００９６】
別の実施形態によれば、第２のフォトダイオードは、ドープされた注入領域を含む。
【００９７】
別の実施形態によれば、画像センサはまた、第２のフォトダイオード上に垂直方向に積層されている第３のフォトダイオード（ＰＤＣ）も含む。
【００９８】
別の実施形態によれば、垂直転送ゲートは、第１、第２、及び第３のフォトダイオードのサブセットのみに接触する。
【００９９】
別の実施形態によれば、浮遊拡散領域（ＦＤＣ）は、第１、第２、及び第３のフォトダイオードから電荷を受け取る。
【０１００】
別の実施形態によれば、画像センサはまた、第２のフォトダイオードから電荷を受け取るように構成された第１の追加の浮遊拡散領域（ＦＤＢ）と、第３のフォトダイオードから電荷を受け取るように構成された第２の追加の浮遊拡散領域（ＦＤＣ）と、も含む。
【０１０１】
別の実施形態によれば、画像センサはまた、第１、第２、及び第３のフォトダイオードのサブセットのみに接触する追加の垂直転送ゲート（２１０Ｂ）も含み、垂直転送ゲート及び追加の垂直転送ゲートは異なる長さを有する。
【０１０２】
一実施形態によれば、画像センサは、ｎ型エピタキシャル領域（２０４）と、ｎ型エピタキシャル領域の下方に形成された第１のｐ型層（２０２）と、ｎ型エピタキシャル領域の上方に形成された第２のｐ型層（２０６）と、ｎ型エピタキシャル領域を横方向に取り囲む垂直転送ゲート（２１０）と、を含む。
【０１０３】
別の実施形態によれば、垂直転送ゲートは、ｐ型領域（２１６）によって取り囲まれたトレンチを含む。
【０１０４】
別の実施形態によれば、第１のｐ型層は、残留基板層（２０２）を含む。
【０１０５】
別の実施形態によれば、第２のｐ型層はｐ型エピタキシャル層を含む。
【０１０６】
別の実施形態によれば、第２のｐ型層はｐウェルを含む。
【０１０７】
別の実施形態によれば、画像センサはまた、第２のｐ型層の上方に形成されている追加のｎ型エピタキシャル領域（２０４Ｂ）も含む。
【０１０８】
一実施形態によれば、画像センサは、表側表面（２９０）と、裏側表面（２９２）と、表側表面と裏側表面との間に延在する第１の垂直転送ゲート（２１０Ｃ）と、表側表面と裏側表面との間に延在する第２の垂直転送ゲート（２１０Ａ）と、を含み、第１及び第２の垂直転送ゲートは、異なる深さまで延在する。
【０１０９】
別の実施形態によれば、画像センサはまた、裏側表面に形成された基板層（２０２）も含み、第１の垂直転送ゲート（２１０Ｃ）は、表側表面から、かつ少なくとも部分的に基板層に入り込んで延在する。
【０１１０】
別の実施形態によれば、画像センサはまた、表側表面と裏側表面との間に形成されたエピタキシャル層（２０４Ａ）も含み、エピタキシャル層は、第１及び第２の垂直転送ゲートのうちの少なくとも１つに接触する。
【０１１１】
別の実施形態によれば、画像センサはまた、表側表面と裏側表面との間に形成された追加のエピタキシャル層（２０４Ｂ）も含み、追加のエピタキシャル層は、第１及び第２の垂直転送ゲートのうちの少なくとも１つに接触する。
【０１１２】
別の実施形態によれば、画像センサはまた、表側表面と裏側表面との間に延在する第３の垂直転送ゲート（２１０Ｂ）も含み、第１、第２、及び第３の垂直転送ゲートは、異なる深さに延在する。
【０１１３】
上記は、本発明の原理の単なる例示に過ぎず、当業者は様々な修正を行うことができる。前述の実施形態は、個別に、又は任意の組み合わせで実装され得る。