(57)【要約】【課題】放射ノイズを低減することができる回路装置を提供すること。【解決手段】発振子４０と、発振子４０と電気的に接続することによって発振回路４００を構成する回路部２８を有するＩＣチップ２０とを備える回路装置１０であり、発振子４０は、一つの面に複数の電極４１〜４３を有し、ＩＣチップ２０は、一つの面に回路部２８に電気的に接続されるものであり、複数の電極４１〜４３に対応する複数の発振子用パッド２１〜２３を有し、発振子４０は、複数の電極４１〜４３と複数の発振子用パッド２１〜２３とがＡＣＦ３０を介して対向しつつ電気的に接続され、ＩＣチップ２０の複数の発振子用パッド２１〜２３が形成された面に実装される。【選択図】図２
2010034094.tif 000002
【特許請求の範囲】
【請求項１】
発振子と、当該発振子と電気的に接続することによって発振回路を構成する回路部を有する半導体集積回路とを備える回路装置であり、
前記発振子は、一つの面に複数の発振子側電極を有し、
前記半導体集積回路は、一つの面に前記回路部に電気的に接続されるものであり、前記複数の発振子側電極に対応する複数の回路側電極を有し、
前記発振子は、前記複数の発振子側電極と前記複数の回路側電極とが導電性の接続部材を介して対向しつつ電気的に接続され、前記半導体集積回路の前記複数の回路側電極が形成された面に実装されることを特徴とする回路装置。
【請求項２】
前記接続部材は、異方性導電性接着フィルムからなることを特徴とする請求項１に記載の回路装置。
【請求項３】
前記接続部材は、前記複数の発振子側電極と前記複数の回路側電極とにおける対応する電極毎に設けられる金バンプからなることを特徴とする請求項１に記載の回路装置。
【請求項４】
前記半導体集積回路は内部にグランドパターンを備え、前記複数の回路側電極における一つは前記グランドパターンに電気的に接続され、前記複数の発振子側電極における一つは前記グランドパターンに電気的に接続された前記回路側電極と前記接続部材を介して電気的に接続されることを特徴とする請求項１乃至請求項３のいずれか一項に記載の回路装置。
【請求項５】
前記複数の発振子側電極における各電極の間隔と、前記複数の回路側電極における各電極の間隔とは、略同じ間隔であることを特徴とする請求項１乃至請求項４のいずれか一項に記載の回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振子と、発振子と電気的に接続することによって発振回路を構成する回路部を有する半導体集積回路とを備える回路装置に関するものである。
【背景技術】
【０００２】
従来、特許文献１に示される回路装置があった。特許文献１に示される回路装置は、発振器などの受動素子を半導体素子上に絶縁性の接着材料により固着する。そして、発振器などの受動素子の電極部にボンディングワイヤの一端を固着し、そのボンディングワイヤの他端を半導体素子の電極パッドおよび／または導電パターンのパッド部に接続することによって、発振器などの受動素子と半導体素子とを電気的に接続するものである。
【特許文献１】特開２００５−２７７３５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、水晶や圧電セラミックなどの発振子を半導体素子上に実装してボンディングワイヤで発振子と半導体素子とを電気的に接続した場合、そのボンディングワイヤからノイズが放射され問題となることがある。
【０００４】
また、発振子及び半導体素子をそれぞれプリント基板等の回路基板に実装することも考えられる。しかしながら、この場合、発振子と半導体素子間の配線上を信号が伝播して、配線からノイズが放射され問題となることがある。
【０００５】
本発明は、上記問題点に鑑みなされたものであり、放射ノイズを低減することができる回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために請求項１に記載の回路装置は、発振子と、この発振子と電気的に接続することによって発振回路を構成する回路部を有する半導体集積回路とを備える回路装置であり、発振子は、一つの面に複数の発振子側電極を有し、半導体集積回路は、一つの面に回路部に電気的に接続されるものであり、複数の発振子側電極に対応する複数の回路側電極を有し、発振子は、複数の発振子側電極と複数の回路側電極とが導電性の接続部材を介して対向しつつ電気的に接続され、半導体集積回路の複数の回路側電極が形成された面に実装されることを特徴とするものである。
【０００７】
このようにすることによって、発振子と半導体集積回路との電気的な接続をボンディングワイヤや配線を用いる場合に比べて短い距離（例えば、ミクロン単位）で行なうことができるので、放射ノイズを低減することができる。
【０００８】
また、請求項２に示すように、接続部材は、異方性導電性接着フィルムとしてもよい。
【０００９】
このようにすることによって、複数の発振子側電極間、及び複数の回路側電極間がショートすることを抑制できるので好ましい。
【００１０】
また、接続部材は、請求項３に示すように、複数の発振子側電極と複数の回路側電極とにおける対応する電極毎に設けられる金バンプを採用してもよい。
【００１１】
また、請求項４に示すように、半導体集積回路は内部にグランドパターンを備え、複数の回路側電極における一つはグランドパターンに電気的に接続され、複数の発振子側電極における一つはグランドパターンに電気的に接続された回路側電極と接続部材を介して電気的に接続されるようにしてもよい。
【００１２】
このようにすることによって、グランドパターンでシールドができ、クロストークによる悪影響を抑制することができる。
【００１３】
また、請求項５に示すように、複数の発振子側電極における各電極の間隔と、複数の回路側電極における各電極の間隔とは、略同じ間隔にすると好ましい。
【００１４】
このようにすることによって、発振子側電極と回路側電極とを接続しやすくすることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図に基づいて説明する。図１は、本発明の実施の形態における回路装置の平面図である。図２は、本発明の実施の形態における回路装置の概略構成を示すものであり、図１のII-II断面図である。図３は、本発明の実施の形態におけるＩＣチップの平面図である。図４は、本発明の実施の形態における発振子の平面図である。図５は、本発明の実施の形態における発振回路の回路図である。
【００１６】
本実施の形態における回路装置１０は、発振子４０と、発振子４０と電気的に接続することによって発振回路４００を構成する回路部２８を有するＩＣチップ（半導体集積回路）２０とを備える回路装置１０に関するものである。図１に示すように、本実施の形態においては、回路装置１０をＱＦＰ（Quad Flat Package）に適用した例を採用して説明する。
【００１７】
図２に示すように、本実施の形態における回路装置１０は、ＩＣチップ（半導体集積回路）２０、ＡＣＦ（異方性導電性接着フィルム： anisotropic conductive film)３０、発振子４０、リードフレーム５０、ボンディングワイヤ６０と、これらをモールドするモールド樹脂７０などを備えるものである。
【００１８】
ＩＣチップ２０は、本発明の半導体集積回路に相当するものであり、リードフレーム５０に接着剤（図示省略）などを介して実装され、上述のように発振子４０と電気的に接続することによって発振回路４００を構成する回路部２８を内部に有するベアチップである。発振回路４００が出力する信号は、ＩＣチップ２０におけるクロックとして用いられるものである。発振回路４００は、高精度な発振周波数公差を有し、例えば数ＭＨｚ以上の発振周波数のものを採用することができる。
【００１９】
このＩＣチップ２０は、図３に示すように、一つの面（リードフレーム５０と対向する面の反対面）に回路部２８に電気的に接続される複数の発振子用パッド（回路側電極）２１〜２３、外部接続用の複数のパッド２４、複数のパッド２４の一つでありグランドに接続されるグランド用パッド２４１を備え、内部に発振回路４００の回路部２８（図示省略）、グランド用パッド２４１に電気的に接続されるグランドパターン２５などを備える。なお、図３は、ＩＣチップ２０の平面図であるが、構成をわかりやすくするために、ＩＣチップ２０内に設けられるグランドパターン２５も図示している。
【００２０】
発振子用パッド２１〜２３は、回路部２８に電気的に接続されると共に、後ほど説明する発振子４０に設けられた複数の電極（発振子側電極）４１〜４３とＡＣＦ３０を介して電気的に接続されるものである。発振子用パッド２１〜２３の一つである発振子用パッド２２は、グランドパターン２５に電気的に接続される。
【００２１】
複数のパッド２４は、回路装置１０と外部とを電気的に接続するためのパッドであり、一方の端部がリードフレーム５０に電気的に接続されたボンディングワイヤ６０の他方の端部が電気的に接続される。グランドパターン２５は、ＩＣチップ２０内部に設けられる導電性材料からなるベタパターンであり、グランド用パッド２４１に電気的に接続される。
【００２２】
このように複数の発振子用パッド２１〜２３などが設けられるＩＣチップ２０の一つの面にＡＣＦ３０を介して発振子４０が実装される。この発振子４０が実装される面を実装面２６と称する。図３に示すように、複数の発振子用パッド２１〜２３は、この実装面２６におけるグランドパターン２５に対応する領域に設けられる。そして、実装面２６におけるグランドパターン２５に対応する領域に示される符号２７は、発振子４０を実装するための発振子実装領域である。このように発振子４０は、ＩＣチップ２０内部に設けられたグランドパターン２５に対応する領域（グランドパターン２５の上側）に実装される。
【００２３】
発振子４０は、図４に示すように、一つの面に複数の電極４１〜４３を有し、セラミック発振子や水晶発振子を採用することができる。この発振子４０は、図２などに示すように、複数の電極４１〜４３と複数の発振子用パッド２１〜２３とがＡＣＦ３０を介して対向しつつ電気的に接続され、ＩＣチップ２０の実装面２６に実装される。このとき、ＩＣチップ２０の上にＡＣＦ３０を貼り付け、その上に発振子４０を搭載してＡＣＦ３０を硬化することによって、電気的接続をおこなう。
【００２４】
本実施の形態においては、図５に示すように、電極４１と発振子用パッド２１、電極４２と発振子用パッド２２、電極４３と発振子用パッド２３とがＡＣＦ３０を介して電気的に接続される。これによって、発振子４０と回路部２８とが電気的に接続されて、発振回路４００を構成する。
【００２５】
そして、リードフレーム５０に実装されると共にボンディングワイヤ６０で電気的に接続されたＩＣチップ２０と、このＩＣチップ２０上にＡＣＦ３０を介して実装された発振子４０とは、モールド樹脂７０でモールドされてパッケージ（ＱＦＰ）される。
【００２６】
このように、複数の電極４１〜４３と複数の発振子用パッド２１〜２３とをＡＣＦ３０を介して対向しつつ電気的に接続して、発振子４０をＩＣチップ２０の実装面２６に実装することによって、発振子４０とＩＣチップ２０との電気的な接続をボンディングワイヤや配線を用いる場合に比べて短い距離（例えば、ミクロン単位）で行なうことができるので、放射ノイズを低減することができる。また、例えば、回路装置１０を車載用回路として用いた場合、放射ノイズを低減することができるので、ラジオノイズを低減することができる。
【００２７】
また、複数の電極４１〜４３と複数の発振子用パッド２１〜２３とをＡＣＦ３０を用いて電気的に接続することによって、複数の電極４１〜４３間、及び複数の発振子用パッド２１〜２３間がショートすることを抑制できるので好ましい。ただし、本実施の形態においては、複数の電極４１〜４３と複数の発振子用パッド２１〜２３とを電気的に接続する接続部材としてＡＣＦ３０を用いて説明したが、本発明はこれに限定されるものではない。導電性の接続部材であれば、本発明の目的は達成できるものであり、例えば、複数の電極４１〜４３と複数の発振子用パッド２１〜２３とにおける対応する電極、パッド毎に設けられる金バンプを採用してもよい。
【００２８】
また、上述のように、ＩＣチップ２０は内部にグランドパターン２５を備え、複数の発振子用パッド２１〜２３における一つ（発振子用パッド２２）はグランドパターン２５に電気的に接続され、複数の電極４１〜４３における一つ（電極４２）はグランドパターン２５に電気的に接続された発振子用パッド２２とＡＣＦ３０を介して電気的に接続されるようにすることによって、グランドパターン２５でシールドができ、クロストークによる悪影響を抑制することができる。
【００２９】
また、複数の電極４１〜４３における各電極の間隔と、複数の発振子用パッド２１〜２３における各パッドの間隔とは、略同じ間隔にすると好ましい。このようにすることによって、電極４１〜４３と発振子用パッド２１〜２３とを接続しやすくすることができる。
【００３０】
なお、上述の実施の形態においては、回路装置１０をＱＦＰに適用した例を採用して説明したが、本発明はこれに限定されるものではない。例えば、図６に示す変形例１の回路装置１１のように、裏面にバンプ５１を有するＢＧＡ（Ball grid array）に適用してもよい。また、図７に示す変形例２の回路装置１２のように、外部入出力のピン（リードフレーム５２の一部）が外部に突出していないＱＦＮ（Quad Flat Non-leaded package）に適用してもよい。
【００３１】
また、必ずしもモールド樹脂７０でモールドする必要はなく、図８に示す変形例３の回路装置１３のように、セラミックパッケージに適用してもよい。このセラミックパッケージの場合、パッケージ電極５３ａ、内層配線５３ｂ、裏面電極５３ｃが形成されたセラミックからなるパッケージ８１内に発振子４０が実装されたＩＣチップ２０を搭載する。そして、ＩＣチップ２０（２４，２４１）とパッケージ電極５３ａとをボンディングワイヤ６０で電気的に接続する。このパッケージ電極５３ａは、内層配線５３ｂを介して裏面電極５３ｃに電気的に接続されている。そして、発振子４０が実装されたＩＣチップ２０が搭載されたパッケージ８１の開口部を蓋８２で閉じる。
【００３２】
また、図９に示す変形例４の回路装置１４のように、ＩＣチップは、複数のＩＣチップ２００、２１０が積層されたものであってもよい。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態における回路装置の平面図である。
【図２】図１のII-II断面図である。
【図３】本発明の実施の形態におけるＩＣチップの平面図である。
【図４】本発明の実施の形態における発振子の平面図である。
【図５】本発明の実施の形態における発振回路の回路図である。
【図６】本発明の変形例１における回路装置の概略構成を示す断面図である。
【図７】本発明の変形例２における回路装置の概略構成を示す断面図である。
【図８】本発明の変形例３における回路装置の概略構成を示す断面図である。
【図９】本発明の変形例４における回路装置の概略構成を示す断面図である。
【符号の説明】
【００３４】
１０、１１，１２，１３，１４  回路装置、２０，２００，２１０  ＩＣチップ（半導体集積回路）、２１〜２３  発振子用パッド（回路側電極）、２４  パッド、２４１  グランド用パッド、２５  グランドパターン、２６  実装面、２７  発振子実装領域、２８  回路部、３０  ＡＣＦ（異方性導電性接着フィルム：anisotropic conductive film)、
４０  発振子、４１〜４３  電極（発振子側電極）、５０  リードフレーム、５１  バンプ、５２  リードフレーム、５３ａ  パッケージ電極、５３ｂ  内層配線、５３ｃ  裏面電極、６０  ボンディングワイヤ、７０  モールド樹脂、８１  パッケージ、８２  蓋
【図１】
2010034094.tif 000003
【図２】
2010034094.tif 000004
【図３】
2010034094.tif 000005
【図４】
2010034094.tif 000006
【図５】
2010034094.tif 000007
【図６】
2010034094.tif 000008
【図７】
2010034094.tif 000009
【図８】
2010034094.tif 000010
【図９】
2010034094.tif 000011