【手続補正書】
【提出日】平成17年6月24日(2005.6.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体素子の検査方法であって、
基板ホルダ（２４），およびプローブ先端部（２０）を有するプローブ・カード（１８）を備えた検査システム（１０）の準備を行う工程と、
前記検査システム内において前記プローブ・カード（１８）の１回目の測定を行い、少なくとも１つのプローブ先端部（２０）の力に関連するパラメータを判定する工程（５０）と、
前記基板ホルダ上において第１の複数の半導体素子（２６）を検査する工程（５６）とを備える、半導体素子の検査方法。
【請求項２】
測定ステーション、基板、基板ホルダ、およびプローブ・カードを備えた検査システムを、
前記基板が前記基板ホルダの表面に沿って横たわり、
前記基板が第１の組の複数の半導体素子を有し、
前記測定ステーションが前記基板およびプローブ・カードから独立して前記基板ホルダに取り付けられ、かつ、
前記プローブ・カードがプローブ先端を有するように設ける工程と、
前記測定ステーションにおいて１回、少なくとも１つのプローブ先端における、Ｚ方向高さ、力、ばね定数、および圧力からなる群から選択されたプローブ先端パラメータを測定する工程と、
前記第１の組の複数の半導体素子が前記基板ホルダ上にある間に、前記測定の前または後のいずれかに、同第１の組の複数の半導体素子を検査する工程とを備える、半導体素子の検査方法。
【請求項３】
半導体素子（２６）の検査方法であって、
プローブ先端部（２０）を有する第１プローブ・カード（１８）および基板ホルダ（２４）を備えた検査システム（１０）の準備を行う工程と、
第１の複数の半導体素子（２６）を検査する工程（５６）と、
前記検査システム（１０）内において前記プローブ・カード（１８）の１回目の測定を行い、前記第１プローブ・カード（１８）の少なくとも１つのプローブ先端部（２０）の力に関連するパラメータを判定する工程（５０）と、
前記第１プローブ・カード（１８）の１回目の測定を行う前記工程の後に、第２の複数の半導体素子（２６）を検査する工程（５６）とから成ることを特徴とする方法。
【請求項４】
前記第２の複数の半導体素子（２６）を検査する前記工程の後に、前記検査システム（１０）内において前記第１プローブ・カード（１８）の２度目の測定を行い、前記少なくとも１つのプローブ先端（２０）の前記力に関連するパラメータを判定する工程（６０）と、
前記第１プローブ・カード（１８）の２度目の測定を行う工程の後に、第３の複数の半導体素子（２６）を検査する工程と、
前記第３の複数の半導体素子（２６）を検査する前記工程の後に前記検査システム（１０）内において前記第１プローブ・カード（１８）の３度目の測定を行い、前記少なくとも１つのプローブ先端（２０）の力に関連するパラメータを判定する工程（６０）とをさらに備え、前記第１の複数の半導体素子（２６）は、前記第２の複数の半導体素子（２６）よりも多く、該第２の複数の半導体素子（２６）は前記第３の複数の半導体素子（２６）よりも多いことを特徴とする請求項３記載の方法。
【請求項５】
前記第１の複数の半導体素子および前記第２の複数の半導体素子は、異なる素子数を有し、前記検査方法は、
前記第２の複数の半導体素子（２６）を検査する前記工程の後に、前記検査システム（１０）内において前記第１プローブ・カード（１８）の２回目の測定を行い、前記少なくとも１つのプローブ先端（２０）の前記力に関連するパラメータを判定する工程（５０）と、
前記第１プローブ・カード（１８）の１回目および２回目の測定を行う前記工程から得られる前記力に関連するパラメータを比較する工程と、
前記力に関連するパラメータの差が指定された限度未満である場合、前記比較する工程の後に、第３の複数の半導体素子（２６）を検査する工程とを更に備えることを特徴とする請求項３記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
【課題を解決するための手段】
本発明による一体化プローブ先端パラメータ測定装置は、プローブ・ステーションのチャック（基板ホルダ）上に一体化される。プローブ・カード上の単一のプローブ先端，数個のプローブ先端，または全プローブ先端のいずれかについて、プローブ先端力の測定が可能である。プローブ先端力の測定を検査ステーションに統合することによって、プローブ・プロセスに関するデータを短時間で得ることができる。これによってもたらされる利点として、プローブ先端力の測定値およびＺ軸方向のチャックの過剰駆動(overdrive) 間のフィードバックが可能となることがあげられる。
本発明の一実施形態による半導体素子の検査方法では、基板ホルダ（２４），およびプローブ先端部（２０）を有するプローブ・カード（１８）を備えた検査システム（１０）の準備を行う工程と、前記検査システム内において前記プローブ・カード（１８）の１回目の測定を行い、少なくとも１つのプローブ先端部（２０）の力に関連するパラメータを判定する工程（５０）と、前記基板ホルダ上において第１の複数の半導体素子（２６）を検査する工程（５６）を備える。
上記の検査システムの準備を行う工程は、フォース・ゲージ（３６）を有する検査システム（１０）を準備する工程であってもよい。
本発明のさらなる実施形態によると、半導体素子（２６）の検査方法であって、プロー
ブ先端部（２０）を有する第１プローブ・カード（１８）および基板ホルダ（２４）を備えた検査システム（１０）の準備を行う工程と、第１の複数の半導体素子（２６）を検査する工程（５６）と、前記検査システム（１０）内において前記プローブ・カード（１８）の１回目の測定を行い、前記第１プローブ・カード（１８）の少なくとも１つのプローブ先端部（２０）の力に関連するパラメータを判定する工程（５０）と、前記第１プローブ・カード（１８）の１回目の測定を行う工程の後に、第２の複数の半導体素子（２６）を検査する工程（５６）とから成る方法が提供される。この方法では、検査システム（１０）内において前記第１プローブ・カード（１８）の２度目の測定を行い、少なくとも１つのプローブ先端（２０）の力に関連するパラメータを判定する工程（６０）であって、第２の複数の半導体素子（２６）を検査する前記段階の後に行われる工程（６０）と、第１プローブ・カード（１８）の２度目の測定を行う工程の後に、第３の複数の半導体素子（２６）を検査する工程と、検査システム（１０）内において第１プローブ・カード（１８）の３度目の測定を行い、少なくとも１つのプローブ先端（２０）の力に関連するパラメータを判定する工程（６０）であって、第３の複数の半導体素子（２６）を検査する工程の後に行われる工程（６０）とをさらに備え、第１の複数の半導体素子（２６）は、第２の複数の半導体素子（２６）よりも多く、該第２の複数の半導体素子（２６）は第３の複数の半導体素子（２６）よりも多いことも可能である。或いは、第１の複数の半導体素子および前記第２の複数の半導体素子は、異なる素子数を有し、検査システム（１０）内において第１プローブ・カード（１８）の２回目の測定を行い、少なくとも１つのプローブ先端（２０）の力に関連するパラメータを判定する工程（５０）であって、第２の複数の半導体素子（２６）を検査する工程の後に行われる工程（５０）と、第１プローブ・カード（１８）の１回目および２回目の測定を行う工程から得られる力に関連するパラメータを比較する工程と、上記の力に関連するパラメータの差が指定された限度未満である場合、上記の比較工程の後に、第３の複数の半導体素子（２６）を検査する工程とをさらに備える方法であってもよい。