(57)【要約】【課題】駆動回路が薄膜トランジスタからなり、かつ、生産性に優れる薄膜トランジスタアレイ基板を提供すること。【解決手段】本発明に係る薄膜トランジスタアレイ基板は、透明絶縁基板と、前記透明絶縁基板上に形成された画素スイッチング用の薄膜トランジスタ及び駆動回路用の薄膜トランジスタと、を備えた薄膜トランジスタアレイ基板であって、前記駆動回路用の薄膜トランジスタは、前記透明絶縁基板上に形成された非晶質シリコン膜と、前記非晶質シリコン膜上に形成された微結晶シリコン膜と、前記微結晶シリコン膜上において、第１のチャネル領域を介して対向して形成された第１のソース電極及び第１のドレイン電極と、前記第１のソース電極及び第１のドレイン電極を覆う保護絶縁膜と、前記保護絶縁膜を介して、前記第１のチャネル領域と対向して形成された上部ゲート電極と、を備えるものである。【選択図】図３Ｂ
2010135384.tif 000002
【特許請求の範囲】
【請求項１】
透明絶縁基板と、
前記透明絶縁基板上に形成された画素スイッチング用の薄膜トランジスタ及び駆動回路用の薄膜トランジスタと、を備えた薄膜トランジスタアレイ基板であって、
前記駆動回路用の薄膜トランジスタは、
前記透明絶縁基板上に形成された非晶質シリコン膜と、
前記非晶質シリコン膜上に形成された微結晶シリコン膜と、
前記微結晶シリコン膜上において、第１のチャネル領域を介して対向して形成された第１のソース電極及び第１のドレイン電極と、
前記第１のソース電極及び第１のドレイン電極を覆う保護絶縁膜と、
前記保護絶縁膜を介して、前記第１のチャネル領域と対向して形成された上部ゲート電極と、を備える薄膜トランジスタアレイ基板。
【請求項２】
前記画素スイッチング用の薄膜トランジスタは、
前記透明絶縁基板上に形成された下部ゲート電極と、
前記下部ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜を介して前記下部ゲート電極と対向して形成された前記非晶質シリコン膜及び前記微結晶シリコン膜と、
前記微結晶シリコン膜上において、第２のチャネル領域を介して対向して形成された第２のソース電極及び第２のドレイン電極と、を備える請求項１に記載の薄膜トランジスタアレイ基板。
【請求項３】
前記駆動回路用の薄膜トランジスタが、前記第１のチャネル領域下に前記下部ゲート電極と前記ゲート絶縁膜とを備えることを特徴とする請求項２に記載の薄膜トランジスタアレイ基板。
【請求項４】
前記上部ゲート電極が、前記ゲート絶縁膜及び前記保護絶縁膜を貫通するコンタクトホールを介して、前記下部ゲート電極と接続されていることを特徴とする請求項３に記載の薄膜トランジスタアレイ基板。
【請求項５】
前記上部ゲート電極が、前記画素スイッチング用の薄膜トランジスタに接続された画素電極と同じ透明導電膜からなることを特徴とする請求項１〜４のいずれか一項に記載の薄膜トランジスタアレイ基板。
【請求項６】
前記非晶質シリコン膜と微結晶シリコン膜とが、同一チャンバ内において連続的に成膜されたことを特徴とする請求項１〜５のいずれか一項に記載の薄膜トランジスタアレイ基板。
【請求項７】
請求項１〜６のいずれか一項に記載の薄膜トランジスタアレイ基板を備える液晶表示装置。
【請求項８】
画素スイッチング用の薄膜トランジスタ及び駆動回路用の薄膜トランジスタと、を備えた薄膜トランジスタアレイ基板の製造方法であって、
透明絶縁基板上に下部ゲート電極を形成するステップと、
前記下部ゲート電極を覆うゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜上に非晶質シリコン膜を形成するステップと、
前記非晶質シリコン膜上に微結晶シリコン膜を形成するステップと、
前記微結晶シリコン膜上にソース電極及びドレイン電極を形成するステップと、
前記ソース電極及びドレイン電極を覆う保護絶縁膜を形成するステップと、
前記保護絶縁膜上に上部ゲート電極を形成するステップと、を備える薄膜トランジスタアレイ基板の製造方法。
【請求項９】
前記保護絶縁膜上に前記上部ゲート電極を形成するステップにおいて、前記画素スイッチング用の薄膜トランジスタに接続された画素電極を前記上部ゲート電極と同一の透明導電膜から形成することを特徴とする請求項８に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１０】
前記ゲート絶縁膜上に前記非晶質シリコン膜を形成するステップと、
前記非晶質シリコン膜上に前記微結晶シリコン膜を形成するステップと、が同一チャンバ内において連続的に行われることを特徴とする請求項８又は９に記載の薄膜トランジスタアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置に関するものである。
【背景技術】
【０００２】
薄型パネルのひとつである液晶表示装置（ＬＣＤ：Liquid Crystal Display）は、低消費電力や小型軽量といったメリットを有するため、パーソナルコンピュータ、携帯情報端末機器、カーナビゲーションシステムなどのモニタとして広く用いられている。また、近年、テレビモニターとしても広く用いられ、従来のブラウン管に取って代わろうとしている。さらに、視野角、コントラスト、動画に対する高速応答性などにおいて液晶表示装置よりも優れ、自発光型である有機ＥＬ（Electro-Luminescence）表示装置も、次世代の薄型パネルとして用いられるようになってきている。
【０００３】
このような表示装置に用いられる薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）としては、半導体膜を用いたＭＯＳ（metal oxide semiconductor）構造が多用されている。ＴＦＴには、バックチャネルエッチ型（逆スタガ型）やトップゲート型といった種類があり、半導体膜には非晶質シリコン膜が多用されている。
【０００４】
半導体層として非晶質シリコン膜を使用したＴＦＴでは、非晶質シリコン膜からゲート絶縁膜への電子の注入、トラッピング、非晶質シリコン膜中の局在準位密度が増加する。そのため、閾値電圧のシフトが発生するという欠点を有している。そして、この欠点を補うため、あらかじめ閾値電圧のシフト量を見積もった回路設計を行っている。しかし、非晶質シリコン膜を使用したＴＦＴは、その移動度の低さやシフト発生のため、画素スイッチとしては使用できても、高い移動度を要するゲートドライバ回路などには使用できない。そのため、ゲートドライバ用ＩＣ（Integrated Circuit）を外付けせざるをえず、表示装置の額縁が大きくなってしまうという問題があった。
【０００５】
この問題を解決するためには、ゲートドライバ回路もＴＦＴで形成する必要がある。そこで、半導体層として結晶性半導体膜(微結晶シリコン膜や多結晶シリコン膜)が使用されるようになった（例えば、特許文献１、２参照）。結晶性半導体膜は、非晶質シリコン膜に比べて局在準位密度が低いため、閾値電圧のシフトが発生し難く、発生してもシフト量が小さいという利点を有する。他方、結晶性半導体膜のうち、多結晶シリコン膜は、エキシマレーザーなどによる結晶化プロセスが必要であるため、製造工程が複雑になり大型化やコストダウンが困難である。そこで、成膜装置のみにより容易に得られ、生産性に優れる微結晶シリコン膜が注目されている。
【０００６】
【特許文献１】特開２０００−２３１１１８号公報
【特許文献２】特開平７−１３１０３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、太陽電池の分野等でよく知られているように、微結晶シリコン膜を成膜すると、その成膜初期の段階において、非晶質のインキュベーション層が形成されてしまう。すなわち、ボトムゲート型ＴＦＴにおいて、半導体膜として微結晶シリコン膜の成膜を行なった場合にも、その成膜初期にインキュベーション層が形成される。ここで、インキュベーション層が形成されるのはゲート絶縁膜との界面のチャネル部に相当するが、ここは最もＴＦＴの特性に影響する領域である。従って、このようなＴＦＴは、液晶表示装置として用いることができない。また、微結晶シリコン膜を用いたＴＦＴを形成する場合、このインキュベーション膜を成膜後に除去もしくは微結晶化するのは困難である。
【０００８】
本発明はこのような問題点を鑑みてなされたものであり、駆動回路が薄膜トランジスタからなり、かつ、生産性に優れる薄膜トランジスタアレイ基板を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る薄膜トランジスタアレイ基板は、
透明絶縁基板と、
前記透明絶縁基板上に形成された画素スイッチング用の薄膜トランジスタ及び駆動回路用の薄膜トランジスタと、を備えた薄膜トランジスタアレイ基板であって、
前記駆動回路用の薄膜トランジスタは、
前記透明絶縁基板上に形成された非晶質シリコン膜と、
前記非晶質シリコン膜上に形成された微結晶シリコン膜と、
前記微結晶シリコン膜上において、第１のチャネル領域を介して対向して形成された第１のソース電極及び第１のドレイン電極と、
前記第１のソース電極及び第１のドレイン電極を覆う保護絶縁膜と、
前記保護絶縁膜を介して、前記第１のチャネル領域と対向して形成された上部ゲート電極と、を備えるものである。
【００１０】
本発明に係る薄膜トランジスタアレイ基板の製造方法は、
画素スイッチング用の薄膜トランジスタ及び駆動回路用の薄膜トランジスタと、を備えた薄膜トランジスタアレイ基板の製造方法であって、
透明絶縁基板上に下部ゲート電極を形成するステップと、
前記下部ゲート電極を覆うゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜上に非晶質シリコン膜を形成するステップと、
前記非晶質シリコン膜上に微結晶シリコン膜を形成するステップと、
前記微結晶シリコン膜上にソース電極及びドレイン電極を形成するステップと、
前記ソース電極及びドレイン電極を覆う保護絶縁膜を形成するステップと、
前記保護絶縁膜上に上部ゲート電極を形成するステップと、を備えるものである。
【発明の効果】
【００１１】
本発明によれば、駆動回路が薄膜トランジスタからなり、かつ、生産性に優れる薄膜トランジスタアレイ基板を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る液晶表示装置の実施の形態について説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、省略及び簡略化されている。
【００１３】
実施の形態１．
本実施の形態に係る液晶表示装置の構成について図１〜３を用いて説明する。図１は、実施の形態１に係る液晶表示装置の平面図である。図１に示すように、本実施の形態に係る液晶表示装置１００は、表示部１０１及び駆動回路部１０２を備える。
【００１４】
表示部１０１は、液晶表示装置１００の大部分を占め、非常に多くの画素から構成されている。そして、画素毎に薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を備える。すなわち、液晶表示装置１００はアクティブマトリクス型の液晶表示装置である。
【００１５】
駆動回路部１０２は、表示部１０１の周辺に形成されている。本発明に係る液晶表示装置１００では、駆動回路部１０２に形成されている駆動回路は、外付けのＩＣチップでなく、表示部１０１のＴＦＴと同時に形成可能なＴＦＴから構成されている。
【００１６】
図２Ａは、実施の形態１に係る液晶表示装置１００の表示部１０１のＴＦＴの平面図である。図２Ｂは、図２ＡのＩＩＢ−ＩＩＢ断面図である。図２Ａ及び２Ｂに示すように、液晶表示装置１００は、表示部１０１において、透明絶縁基板１、ゲート電極・配線２、ゲート絶縁膜３、非晶質シリコン膜４、微結晶シリコン膜５、オーミックコンタクト膜６、ドレイン電極７ａ、ソース電極７ｂ、保護膜８、画素電極９ｂ、コンタクトホール１０を備える。なお、図２Ａでは、透明絶縁基板１、ゲート絶縁膜３、保護膜８は省略されている。
【００１７】
他方、図３Ａは、実施の形態１に係る液晶表示装置１００の駆動回路部１０２のＴＦＴの平面図である。図３Ｂは、図３ＡのＩＩＩＢ−ＩＩＩＢ断面図である。図３Ａ及び３Ｂに示すように、液晶表示装置１００は、駆動回路部１０２において、透明絶縁基板１、ゲート電極・配線２、ゲート絶縁膜３、非晶質シリコン膜４、微結晶シリコン膜５、オーミックコンタクト膜６、ドレイン電極７ａ、ソース電極７ｂ、保護膜８、上部ゲート電極９ａを備える。なお、図３Ａでは、透明絶縁基板１、ゲート絶縁膜３、保護膜８は省略されている。
【００１８】
まず、表示部１０１及び駆動回路部１０２において、共通の構成要素について説明する。透明絶縁基板１としては、ガラス基板、石英ガラス等の透明な絶縁基板を用いることができる。
【００１９】
ゲート電極・配線２は、透明絶縁基板１上に形成されている。ゲート電極・配線２としては、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｃｕ等を主成分とする金属膜を用いることができる。
【００２０】
ゲート絶縁膜３は、透明絶縁基板１上のゲート電極・配線２を覆うように形成されている。ゲート絶縁膜３としてはシリコン窒化膜（ＳｉＮｘ）、シリコン酸化膜（ＳｉＯｘ）、シリコン酸化窒化膜（ＳｉＯｘＮｙ）やこれらの積層膜を用いることができる。
【００２１】
非晶質シリコン膜４は、ゲート絶縁膜３上に、ゲート電極２と対向するように形成されている。すなわち、ゲート電極２と非晶質シリコン膜４との間にゲート絶縁膜３が挟まれるように位置している。そして、微結晶シリコン膜５がこの非晶質シリコン膜４上に形成されている。
【００２２】
オーミックコンタクト膜６は、微結晶シリコン膜５上に形成されている。オーミックコンタクト膜６としては、ａ−ＳｉにＰを微量にドーピングしたｎ型ａ−Ｓｉ膜を用いることができる。ＴＦＴのチャネル部では、微結晶シリコン膜５上のオーミックコンタクト膜６は除去されている。すなわち、オーミックコンタクト膜６は１つの微結晶シリコン膜５上においてソース側とドレイン側の２つの領域に分割して形成されている。
【００２３】
ドレイン電極７ａ及びソース電極７ｂは、オーミックコンタクト膜６上に形成され、各々これを介し、微結晶シリコン膜５と接続されている。ドレイン電極７ａ及びソース電極７ｂは、同一の金属膜から構成されている。この金属膜としては、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｃｕ等を主成分とする金属膜を用いることができる。
保護膜８はドレイン電極７ａ及びソース電極７ｂの上に形成されている。保護膜８としては、ゲート絶縁膜３と同様の材料を用いることができる。
【００２４】
次に、図２Ａ及び２Ｂに特有の構成について説明する。図２Ａ及び２Ｂに示すように、表示部１０１では、画素電極９ｂが、保護膜８上に形成されている。画素電極９ｂは、保護膜８に形成されたコンタクトホール１０を介し、ドレイン電極７ａと電気的に接続されている。画素電極９ｂとしては、ＩＴＯに代表される透明導電膜を用いることができる。
表示部１０１に形成されたＴＦＴでは、ゲート電極２に印加される電圧により非晶質シリコン膜４をチャネルとした駆動が行なわれる。
【００２５】
次に、図３Ａ及び３Ｂに特有の構成について説明する。図３Ａ及び３Ｂに示すように、駆動回路部１０２では、上部ゲート電極９ａが、保護膜８上に形成されている。上部ゲート電極９ａは、保護膜８に形成されたコンタクトホール１０を介し、ドレイン電極７ａと電気的に接続されている。上部ゲート電極９ａは、例えば、画素電極９ｂと同一の透明導電膜から構成されている。
【００２６】
駆動回路部１０２に形成されたＴＦＴでは、ゲート電極２に印加される電圧により非晶質シリコン膜４をチャネルとした駆動に加え、上部ゲート電極９ａに印加される電圧により微結晶シリコン膜５をチャネルとした駆動が行なわれる。微結晶シリコン膜５をチャネルとすることにより、駆動回路として用いることができる。
【００２７】
ここで、上部ゲート電極９ａに印加される電圧により微結晶シリコン膜５をチャネルとした駆動のみを行ってもよい。従って、駆動回路部１０２では、ゲート電極２は無くてもよい。
【００２８】
次に、図４Ａ〜４Ｆを用いて、本実施の形態１に係る液晶表示装置の製造方法について説明する。なお、以下に説明する例は典型的なものであって、本発明の趣旨に合致する限り他の製造方法を採用することができることは言うまでもない。
【００２９】
まず、図４Ａに示すように、透明絶縁基板１上にゲート電極・配線２を形成する。具体的には、まず、表面を清浄化した透明絶縁基板１上に、スパッタリング、真空蒸着等の方法でゲート電極・配線２を形成するための第１の金属膜を成膜する。好適な実施例として、スパッタリングにより厚さ４００ｎｍのＣｒ膜を成膜する。
【００３０】
そして、第１のフォトリソグラフィプロセス（写真工程）で上記第１の金属膜をパターニングし、ゲート電極・配線２を形成する。フォトリソグラフィプロセスは以下の通りである。第１の金属膜が成膜された透明絶縁基板１を洗浄後、感光性レジストを塗布・乾燥する。次に、所定のパターンが形成されたマスクパターンを通して露光し、現像することで写真製版的に基板上にマスクパターンを転写したレジストを形成する。この感光性レジストを加熱硬化させた後にエッチングを行い、感光性レジストを剥離する。
【００３１】
上記第１の金属膜は、エッチング液によりエッチングすることができる。例えば、Ｃｒ膜の場合、エッチング液として硝酸第２セリウムアンモニウム水溶液を用いればよい。また、この第１の金属膜のエッチングは、パターンエッジがテーパ形状となるようにすることが、他の配線との段差での短絡を防止する上で好ましい。ここで、テーパ形状とは断面が台形状になるようにパターンエッジがエッチングされることをいう。
【００３２】
次に、ＳｉＮｘ、ＳｉＯｘ、ＳｉＯｘＮｙ等からなるゲート絶縁膜３、非晶質シリコン（ａ−Ｓｉ：amorphous silicon）膜４、微結晶シリコン膜５、ｎ型ａ−Ｓｉからなるオーミックコンタクト膜６を形成するための薄膜を、プラズマＣＶＤ（Chemical Vapor Deposition）法により成膜する。好適な実施例として、厚さ４０〜６０ｎｍのＳｉＮｘ膜、厚さ１０〜１００ｎｍのａ−Ｓｉ膜、厚さ５０〜１５０ｎｍの微結晶シリコン膜、厚さ３０〜８０ｎｍのｎ型ａ−Ｓｉ膜を連続成膜する。図４Ａはこの状態である。
【００３３】
これらゲート絶縁膜３、非晶質シリコン膜４、微結晶シリコン膜５及びオーミックコンタクト膜６は、同一装置あるいは同一チャンバ内にて連続的に成膜することが好ましい。これにより、大気雰囲気中に存在するボロンなどの汚染物質が各膜の界面に取り込まれることを防止することができる。
【００３４】
次に、図４Ｂに示すように、第２のフォトリソグラフィプロセスで、ＴＦＴを形成する領域上にレジストパターンを形成する。そして、非晶質シリコン膜４、微結晶シリコン膜５及びオーミックコンタクト膜６を、例えばＣＦ４ガスを用いたドライエッチング法により、島状にパターニングする。その後、レジストを除去する。
【００３５】
次に、図４Ｃに示すように、スパッタリングなどの方法でソース配線７ｂ、ドレイン電極７ａを形成するための第２の金属膜を成膜する。その後、第３のフォトリソグラフィプロセスにより、第２の金属膜からソース配線７ｂ、ドレイン電極７ａを形成する領域上にレジストパターンを形成する。好適な実施例として、スパッタリングにより厚さ３００ｎｍのＣｒ膜を成膜する。第２の金属膜のエッチング方法としては、ウェットエッチングを用いる。例えば、第２の金属膜がＣｒからなる場合、硝酸セリウムアンモニウム水溶液を用いればよい。その後、レジストを除去する。
【００３６】
次に、図４Ｄに示すように、ＴＦＴのチャネル領域のオーミックコンタクト膜６の全部及び微結晶シリコン膜５の一部を、除去する。これにより、ＴＦＴのチャネル部において微結晶シリコン膜５が露出する。オーミックコンタクト膜６及び微結晶シリコン膜５は、例えば、ＣＦ４ガスを用いたドライエッチング法により除去できる。
【００３７】
次に、図４Ｅに示すように、ＳｉＮｘ、ＳｉＯｘ、ＳｉＯｘＮｙ等からなる保護膜８を形成するための膜を、プラズマＣＶＤ法により形成する。好適な実施例として、厚さ１０〜４０ｎｍのＳｉＮｘ膜を成膜する。
【００３８】
次に、図４Ｆに示すように、第４のフォトリソグラフィプロセスにより、この膜から保護膜８を形成する。コンタクトホール１０に対応する部分を開口した遮光マスク（不図示）を用いて、均一に露光を行う。上記露光工程後、現像液を用いて現像を行う。その後、コンタクトホール１０に対応する領域では、エッチング工程により開口部が形成されドレイン電極７ａが露出する。例えば、ＣＦ４もしくはＳＦ６とＯ２の混合ガスを用いたドライエッチング法により、ＳｉＮｘ膜を除去することができる。
【００３９】
そして、画素電極９ｂ及び上部ゲート電極９ａを形成するための透明導電膜を、スパッタリング法、真空蒸着法、塗布法等により形成する。その後、第５のフォトリソグラフィプロセスにより、表示部１０１では、透明導電膜から画素電極９ｂを形成する。同時に、駆動回路部１０２では、上部ゲート電極９ａを形成する。ここで、例えば、透明導電膜がＩＴＯであれば、シュウ酸系のエッチング液を用いればよい。もちろん、画素電極９ｂ及び上部ゲート電極９ａを別々の導電膜から形成してもよいが、このように同一の導電膜から同時に形成することにより、生産性が向上する。
【００４０】
このように製造されたＴＦＴアレイ基板は、カラーフィルターや対向電極を有する対向基板（不図示）と、スペーサーを介して、一対の基板として貼り合わされ、その間隙に液晶が注入される。この液晶層が挟持された液晶パネルをバックライトユニットに取り付けることにより、液晶表示装置が製造される。
【００４１】
上述の通り、本実施の形態に係る液晶表示装置では、半導体層に微結晶シリコン膜を用いているため、エキシマレーザーなどによる結晶化プロセスが不要である。すなわち、成膜装置のみにより容易に得られ、生産性に優れる。
【００４２】
実施の形態２
図５は、実施の形態２に係る液晶表示装置の駆動回路部１０２のＴＦＴの断面図である。実施の形態１と異なる点は、上部ゲート電極９ａが、保護膜８とゲート絶縁膜３とに開口されたコンタクトホールを介して、ゲート電極・配線２に接続されている点である。実施の形態１の上部ゲート電極９ａをゲート端子に接続するための配線が必要である。他方、この実施の形態２では、すでに表示部１０２のＴＦＴを駆動するために下層に設けられているゲート電極・配線２に接続されているため、上部ゲート電極９ａをゲート端子に接続するための新たな配線を設ける必要が無いという利点を有する。
【図面の簡単な説明】
【００４３】
【図１】実施の形態１に係る液晶表示装置の平面図である。
【図２Ａ】実施の形態１に係る液晶表示装置の表示部のＴＦＴの平面図である。
【図２Ｂ】図２ＡのＩＩＢ−ＩＩＢ断面図である。
【図３Ａ】実施の形態１に係る液晶表示装置の駆動回路部のＴＦＴの平面図である。
【図３Ｂ】図３ＡのＩＩＩＢ−ＩＩＩＢ断面図である。
【図４Ａ】実施の形態１に係る液晶表示装置の製造工程を示す断面図である。
【図４Ｂ】実施の形態１に係る液晶表示装置の製造工程を示す断面図である。
【図４Ｃ】実施の形態１に係る液晶表示装置の製造工程を示す断面図である。
【図４Ｄ】実施の形態１に係る液晶表示装置の製造工程を示す断面図である。
【図４Ｅ】実施の形態１に係る液晶表示装置の製造工程を示す断面図である。
【図４Ｆ】実施の形態１に係る液晶表示装置の製造工程を示す断面図である。
【図５】実施の形態２に係る液晶表示装置の駆動回路部のＴＦＴの断面図である。
【符号の説明】
【００４４】
１  透明絶縁基板
２  ゲート電極・配線
３  ゲート絶縁膜
４  非晶質シリコン膜
５  微結晶シリコン膜
６  オーミックコンタクト膜
７ａ  ドレイン電極
７ｂ  ソース電極
８  保護膜
９ａ  上部ゲート電極
９ｂ  画素電極
１０  コンタクトホール
１００  液晶表示装置
１０１  表示部
１０２  駆動回路部
【図１】
2010135384.tif 000003
【図２Ａ】
2010135384.tif 000004
【図２Ｂ】
2010135384.tif 000005
【図３Ａ】
2010135384.tif 000006
【図３Ｂ】
2010135384.tif 000007
【図４Ａ】
2010135384.tif 000008
【図４Ｂ】
2010135384.tif 000009
【図４Ｃ】
2010135384.tif 000010
【図４Ｄ】
2010135384.tif 000011
【図４Ｅ】
2010135384.tif 000012
【図４Ｆ】
2010135384.tif 000013
【図５】
2010135384.tif 000014