【手続補正書】
【提出日】令和3年11月1日(2021.11.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力ノードと、
電荷共有ノードと、
キャパシタおよび第1のスイッチを含むフィルタサンプリングネットワークであって、前記第1のスイッチが前記入力ノードと前記キャパシタとの間に結合され、前記フィルタサンプリングネットワークが前記第1のスイッチを介して前記キャパシタを前記入力ノードに接続するかまたは前記入力ノードから切断するように構成される、フィルタサンプリングネットワークと、
キャパシタアレイおよび第2のスイッチを含むデジタルアナログ変換器であって、前記第2のスイッチが前記入力ノードと前記キャパシタアレイとの間に結合され、前記キャパシタアレイが前記第2のスイッチと前記電荷共有ノードとの間に結合され、前記デジタルアナログ変換器が前記第2のスイッチを介して前記キャパシタアレイを前記入力ノードに接続するかまたは前記入力ノードから切断するように構成される、デジタルアナログ変換器と、
前記電荷共有ノードと前記キャパシタとの間に結合された電荷共有スイッチであって、前記キャパシタを前記デジタルアナログ変換器に接続するかまたは前記デジタルアナログ変換器から切断するように構成される、電荷共有スイッチと
を備え、
前記フィルタサンプリングネットワークに結合されたプロセッサをさらに備え、
前記キャパシタが、プログラマブルキャパシタを備え、
前記プロセッサが、前記プログラマブルキャパシタのキャパシタンスを調整するように構成され、
前記第1のスイッチが、前記キャパシタの下部プレートに結合され、
前記第2のスイッチが、前記キャパシタアレイの複数のキャパシタの下部プレートにそれぞれ結合された複数のスイッチを備え、
前記電荷共有ノードが、前記キャパシタアレイの前記複数のキャパシタの上部プレートに結合され、
前記電荷共有スイッチが、前記キャパシタの上部プレートと前記電荷共有ノードとの間に結合される、装置。
【請求項２】
入力ノードと、
電荷共有ノードと、
キャパシタおよび第1のスイッチを含むフィルタサンプリングネットワークであって、前記第1のスイッチが前記入力ノードと前記キャパシタとの間に結合され、前記フィルタサンプリングネットワークが前記第1のスイッチを介して前記キャパシタを前記入力ノードに接続するかまたは前記入力ノードから切断するように構成される、フィルタサンプリングネットワークと、
キャパシタアレイおよび第2のスイッチを含むデジタルアナログ変換器であって、前記第2のスイッチが前記入力ノードと前記キャパシタアレイとの間に結合され、前記キャパシタアレイが前記第2のスイッチと前記電荷共有ノードとの間に結合され、前記デジタルアナログ変換器が前記第2のスイッチを介して前記キャパシタアレイを前記入力ノードに接続するかまたは前記入力ノードから切断するように構成される、デジタルアナログ変換器と、
前記電荷共有ノードと前記キャパシタとの間に結合された電荷共有スイッチであって、前記キャパシタを前記デジタルアナログ変換器に接続するかまたは前記デジタルアナログ変換器から切断するように構成される、電荷共有スイッチと
を備え、
前記フィルタサンプリングネットワークに結合されたプロセッサをさらに備え、
前記キャパシタが、プログラマブルキャパシタを備え、
前記プロセッサが、前記プログラマブルキャパシタのキャパシタンスを調整するように構成され、
前記第1のスイッチが、前記キャパシタの上部プレートに結合され、
前記第2のスイッチが、前記キャパシタアレイの複数のキャパシタの上部プレートにそれぞれ結合された複数のスイッチを備え、
前記電荷共有ノードが、前記キャパシタアレイの前記複数のキャパシタの下部プレートに結合され、
前記電荷共有スイッチが、前記キャパシタの下部プレートと前記電荷共有ノードとの間に結合される、装置。
【請求項３】
前記入力ノードが、アナログ信号を受けるように構成され、
前記フィルタサンプリングネットワークが、前記第1のスイッチを介して前記キャパシタを前記入力ノードに接続することに基づいて、前記キャパシタを使用して前記アナログ信号の第1の電圧をサンプリングするように構成され、前記第1の電圧が前記アナログ信号の第1のサンプルを表し、
前記デジタルアナログ変換器が、前記第2のスイッチを介して前記キャパシタアレイを前記入力ノードに接続することに基づいて、前記キャパシタアレイを使用して前記アナログ信号の第2の電圧をサンプリングするように構成され、前記第2の電圧が前記アナログ信号の第2のサンプルを表し、
前記電荷共有スイッチが、前記キャパシタを前記キャパシタアレイに接続することに基づいて、前記電荷共有ノードにおいて平均電圧を生成するように構成され、前記平均電圧が前記第1のサンプルおよび前記第2のサンプルの平均を表す、請求項1または2に記載の装置。
【請求項４】
前記フィルタサンプリングネットワーク、前記デジタルアナログ変換器、および前記電荷共有スイッチが、前記平均電圧に基づいて前記電荷共有ノードにおいてエイリアス除去を共同で提供するように構成される、請求項3に記載の装置。
【請求項５】
前記アナログ信号が、差動アナログ信号のペアのうちの1つの信号を含む、請求項3に記載の装置。
【請求項６】
前記キャパシタのキャパシタンスが、前記キャパシタアレイの別のキャパシタンスと異なり、
前記電荷共有スイッチが、前記キャパシタを前記キャパシタアレイに前記接続することに基づいて、前記電荷共有ノードにおいて前記平均電圧として加重平均電圧を生成するように構成され、前記加重平均電圧が、前記キャパシタの前記キャパシタンスおよび前記キャパシタアレイの前記別のキャパシタンスに基づいて前記第1のサンプルおよび前記第2のサンプルの加重平均を表す、請求項3に記載の装置。
【請求項７】
前記電荷共有ノードに結合された比較器と、
前記比較器と前記デジタルアナログ変換器との間に結合された逐次近似レジスタと
をさらに備え、
前記デジタルアナログ変換器、前記比較器、および前記逐次近似レジスタが共同で、
前記電荷共有ノードにおける平均電圧を近似するために二分探索を実行することと、
前記二分探索に基づいて、前記電荷共有ノードにおける前記平均電圧を表す2進数を生成することと
を行うように構成される、請求項1または2に記載の装置。
【請求項８】
前記デジタルアナログ変換器、前記比較器、および前記逐次近似レジスタが共同で、変換位相信号に基づいて前記二分探索を実行するように構成され、
前記フィルタサンプリングネットワークが、前記二分探索が前の平均電圧上で実行されていることを前記変換位相信号が示す時間の一部の間に前記第1のスイッチを介して、前記キャパシタを前記入力ノードに接続するように構成される、請求項7に記載の装置。
【請求項９】
アナログデジタル変換器をさらに備え、
前記アナログデジタル変換器が、前記入力ノード、前記電荷共有ノード、前記フィルタサンプリングネットワーク、前記デジタルアナログ変換器、前記電荷共有スイッチ、前記比較器、および前記逐次近似レジスタを含み、
前記アナログデジタル変換器が、全サンプリング周期に従って前記入力ノードにおいてアナログ信号をサンプリングするように構成され、
前記フィルタサンプリングネットワークが、第1のサンプリング位相信号に基づいて前記第1のスイッチを介して、前記キャパシタを前記入力ノードに接続するかまたは前記入力ノードから切断するように構成され、
前記デジタルアナログ変換器が、第2のサンプリング位相信号に基づいて前記第2のスイッチを介して、前記キャパシタアレイを前記入力ノードに接続するかまたは前記入力ノードから切断するように構成され、
前記電荷共有スイッチが、電荷共有位相信号に基づいて、前記キャパシタを前記キャパシタアレイに接続するかまたは前記キャパシタアレイから切断するように構成され、
前記第1のサンプリング位相信号、前記第2のサンプリング位相信号、および前記電荷共有位相信号が、それぞれ、前記全サンプリング周期内の異なる時間において、前記第1のスイッチ、前記第2のスイッチ、および前記電荷共有スイッチを閉じる、請求項7に記載の装置。
【請求項１０】
別のフィルタサンプリングネットワークをさらに備え、
前記別のフィルタサンプリングネットワークが別のキャパシタおよび第3のスイッチを含み、前記第3のスイッチが前記入力ノードと前記別のキャパシタとの間に結合され、前記別のキャパシタが前記第3のスイッチと前記電荷共有スイッチとの間に結合され、前記フィルタサンプリングネットワークが前記第3のスイッチを介して前記別のキャパシタを前記入力ノードに接続するかまたは前記入力ノードから切断するように構成され、
前記電荷共有スイッチが、前記キャパシタと前記別のキャパシタの両方を、前記キャパシタアレイに接続するかまたは前記キャパシタアレイから切断するように構成される、請求項1または2に記載の装置。
【請求項１１】
前記デジタルアナログ変換器が別のキャパシタアレイおよび第3のスイッチを含み、前記第3のスイッチが前記入力ノードと前記別のキャパシタアレイとの間に結合され、前記別のキャパシタアレイが前記第3のスイッチと前記電荷共有ノードとの間に結合され、前記デジタルアナログ変換器が前記第3のスイッチを介して前記別のキャパシタアレイを前記入力ノードに接続するかまたは前記入力ノードから切断するように構成され、
前記電荷共有スイッチが、前記キャパシタを、前記キャパシタアレイと前記別のキャパシタアレイの両方に接続するかまたは前記キャパシタアレイと前記別のキャパシタアレイの両方から切断するように構成される、請求項1または2に記載の装置。
【請求項１２】
電荷共有によるエイリアス除去ための方法であって、
入力ノードにおいてアナログ信号の第1のサンプルを収集するためにプログラマブルキャパシタを第1のスイッチを介して前記入力ノードに接続するステップであって、プロセッサが、前記プログラマブルキャパシタのキャパシタンスを調整するように動作可能である、ステップと、
前記アナログ信号の第2のサンプルを収集するために、デジタルアナログ変換器のキャパシタアレイを第2のスイッチを介して前記入力ノードに接続するステップと、
電荷共有ノードにおいて平均電圧を生成するために、前記プログラマブルキャパシタを前記デジタルアナログ変換器に、前記電荷共有ノードにおいて電荷共有スイッチを介して接続するステップであって、前記平均電圧が、前記第1のサンプルおよび前記第2のサンプルの平均を表す、ステップと、
前記平均電圧のデジタル表現を生成するステップと
を含み、
前記第1のスイッチが、前記プログラマブルキャパシタの下部プレートに結合され、
前記第2のスイッチが、前記キャパシタアレイの複数のキャパシタの下部プレートにそれぞれ結合された複数のスイッチを備え、
前記電荷共有ノードが、前記キャパシタアレイの前記複数のキャパシタの上部プレートに結合され、
前記電荷共有スイッチが、前記プログラマブルキャパシタの上部プレートと前記電荷共有ノードとの間に結合される、方法。
【請求項１３】
電荷共有によるエイリアス除去ための方法であって、
入力ノードにおいてアナログ信号の第1のサンプルを収集するためにプログラマブルキャパシタを第1のスイッチを介して前記入力ノードに接続するステップであって、プロセッサが、前記プログラマブルキャパシタのキャパシタンスを調整するように動作可能である、ステップと、
前記アナログ信号の第2のサンプルを収集するために、デジタルアナログ変換器のキャパシタアレイを第2のスイッチを介して前記入力ノードに接続するステップと、
電荷共有ノードにおいて平均電圧を生成するために、前記プログラマブルキャパシタを前記デジタルアナログ変換器に、前記電荷共有ノードにおいて電荷共有スイッチを介して接続するステップであって、前記平均電圧が、前記第1のサンプルおよび前記第2のサンプルの平均を表す、ステップと、
前記平均電圧のデジタル表現を生成するステップと
を含み、
前記第1のスイッチが、前記プログラマブルキャパシタの上部プレートに結合され、
前記第2のスイッチが、前記キャパシタアレイの複数のキャパシタの上部プレートにそれぞれ結合された複数のスイッチを備え、
前記電荷共有ノードが、前記キャパシタアレイの前記複数のキャパシタの下部プレートに結合され、
前記電荷共有スイッチが、前記プログラマブルキャパシタの下部プレートと前記電荷共有ノードとの間に結合される、方法。
【請求項１４】
前記アナログ信号の第3のサンプルを収集するために別のキャパシタを前記入力ノードに接続するステップをさらに含み、
前記プログラマブルキャパシタの前記接続および前記デジタルアナログ変換器の前記接続が、前記電荷共有ノードにおいて前記平均電圧を生成するために前記プログラマブルキャパシタ、前記デジタルアナログ変換器、および前記別のキャパシタを一緒に接続するステップをさらに含み、前記平均電圧が、前記第1のサンプル、前記第2のサンプル、および前記第3のサンプルの平均を表す、請求項12または13に記載の方法。
【請求項１５】
前記アナログ信号の第4のサンプルを収集するために、前記デジタルアナログ変換器の別のキャパシタアレイを前記入力ノードに接続するステップと、
前記プログラマブルキャパシタ、前記デジタルアナログ変換器、および前記別のキャパシタを一緒に前記接続するステップに基づいて、前記電荷共有ノードにおいて前記平均電圧を生成するステップであって、前記平均電圧が、前記第1のサンプル、前記第2のサンプル、前記第3のサンプル、および前記第4のサンプルの平均を表す、ステップと
をさらに含む、請求項14に記載の方法。