【手続補正書】
【提出日】平成16年11月30日(2004.11.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直列接続された第一および第二のゲインステージと、
前記第二のゲインステージおよび変換回路の出力との間に配置された切替手段とを含み、
前記第一のゲインステージのゲインは前記第二のゲインステージのゲインより大きく、
前記第二のゲインステージの帯域幅は前記第一のゲインステージの帯域幅より大きい、電圧変換回路。
【請求項２】
前記第一のゲインステージのゲインは前記変換回路の出力における出力電圧および前記第一のゲインステージの入力が受け取る基準電圧との差を所定回数の前記出力電圧について平均したものによって決まり、
前記第二のゲインステージの帯域幅は前記出力電圧の最大瞬時周波数によって決まる、請求項１に記載の電圧変換回路。
【請求項３】
前記切替手段がＭＯＳトランジスタを含む、請求項１または２に記載の電圧変換回路。
【請求項４】
前記第二のゲインステージが第一の電流ソースに直列接続されたＭＯＳトランジスタを含む、請求項１乃至３のいずれかに記載の電圧変換回路。
【請求項５】
前記第二のゲインステージがもう一つの電流ソースを含み、
前記ゲインステージＭＯＳトランジスタが前記第一およびもう一つの電流ソースとの間に直列接続された、
請求項４に記載の電圧変換回路。
【請求項６】
前記第一およびもう一つの電流ソースがＣＭＯＳトランジスタを含む、請求項５に記載の電圧変換回路。
【請求項７】
前記第一のゲインステージが前記変換回路の出力に接続されたフィードバック入力を備えるフィードバック増幅器を含む、請求項１乃至６のいずれかに記載の電圧変換回路。
【請求項８】
もう一つの第二のゲインステージと、
前記もう一つの第二のゲインステージおよび前記変換回路の出力との間に配置されたもう一つの切替手段と、
をさらに含む、請求項１乃至７のいずれかに記載の電圧変換回路。
【請求項９】
前記もう一つの第二のゲインステージは前記第二のゲインステージのＭＯＳトランジスタとは導電型が反対のＭＯＳトランジスタを含み、
前記もう一つの切換手段は前記切換手段のＭＯＳトランジスタとは導電型が反対のＭＯＳトランジスタを含む、請求項８に記載の電圧変換回路。
【請求項１０】
前記第一のゲインステージと前記第二のゲインステージとの間、および前記第一のゲインステージと前記もう一つの第二のゲインステージとの間のそれぞれに接続されたレベルシフタ回路を含む、請求項８または９に記載の電圧変換回路。
【請求項１１】
第一および第二のゲインステージを直列接続して前記第二のゲインステージおよび出力端子との間に配置された切替手段を提供し、
前記第一のゲインステージを前記第二のゲインステージよりゲインが大きくなるよう選択し、
前記第二のゲインステージを前記第一のゲインステージより帯域幅が大きくなるよう選択する、電圧変換方法。
【請求項１２】
前記第一のゲインステージのゲインは前記電圧変換より起こる出力電圧および前記第一のゲインステージの入力に供給される基準電圧との差を所定回数の前記出力電圧について平均したものによって決まり、
前記第二のゲインステージの帯域幅は前記出力電圧の最大瞬時周波数によって決まる、
請求項１１に記載の電圧変換方法。
【請求項１３】
前記切替手段がＭＯＳトランジスタを含むよう選択される、請求項１１又は１２に記載の電圧変換方法。
【請求項１４】
前記第二のゲインステージが第一の電流ソースに直列接続されたＭＯＳトランジスタを含むよう選択される、請求項１１乃至１３のいずれかに記載の電圧変換方法。
【請求項１５】
前記第二のゲインステージがもう一つの電流ソースを含むよう選択され、
前記ゲインステージＭＯＳトランジスタが前記第一およびもう一つの電流ソースとの間に直列接続される、請求項１４に記載の電圧変換方法。
【請求項１６】
前記第一およびもう一つの電流ソースがＣＭＯＳトランジスタを含むよう選択される、請求項１５に記載の電圧変換方法。
【請求項１７】
前記第一のゲインステージが前記出力端子に接続されたフィードバック入力を備えるフィードバック増幅器含むよう選択される、請求項１１乃至１６のいずれかに記載の電圧変換方法。
【請求項１８】
もう一つの第二のゲインステージと、
前記もう一つの第二のゲインステージおよび前記出力端子との間に配置されたもう一つの切替手段とを提供する、
請求項１１乃至１７のいずれかに記載の電圧変換方法。
【請求項１９】
前記もう一つの第二のゲインステージを前記第二のゲインステージのＭＯＳトランジスタとは導電型が反対のＭＯＳトランジスタとして提供し、
前記もう一つの切換手段を前記切換手段のＭＯＳトランジスタとは導電型が反対のＭＯＳトランジスタとして提供する、
請求項１８に記載の電圧変換方法。
【請求項２０】
前記第一のゲインステージと前記第二のゲインステージとの間、および前記第一のゲインステージと前記もう一つの第二のゲインステージとの間のそれぞれに接続されたレベルシフタ回路を提供する、
請求項１１乃至１９のいずれかに記載の電圧変換方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
したがって、本発明の目的は、上記の問題を少なくとも実質的に緩和した、改良版の電圧変換回路を提供することである。本発明に係る回路は、既知の従来回路をオフセットを減少させるよう改良し、この改良された回路とフィードバック型電力変換器の組合せによって低出力オフセット、高速および高電流効率を実現する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
図５は、本発明に係るプルダウン電力変換回路の概念を示す。実質的に、この回路は、負荷２２を介して電流を調整するＭＯＳスイッチ２０と、ＭＯＳスイッチ２０を制御する高速電流検出増幅器２４と、高速電流検出増幅器２４に対しバイアス電圧を与える高ゲインで比較的低速のフィードバック増幅器２６とを含むと考えられる。したがって、ゲインについてはフィードバック増幅器２６の方が高速電流検出増幅器２４よりも高いが、帯域幅については高速で動作するその性能により高速電流検出増幅器２４の方が、比較的低速のフィードバック増幅器２６よりも広い。高速電流検出増幅器は、図５に示す例においては、制御可能な変換特性を備える。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
図１１は、図８ａに示す回路の実用的な実装を概略的に示す図であり、高速増幅器は電流シンクＩ１および電流ソースＩ２の間に直列配置されたＰＭＯＳトランジスタ４４を備える。電流ソースＩ２からの電流値は、電流シンクＩ１に流れ込む電流、つまり負荷電流ＩLの最小期待値よりもわずかに大きい。これはいかなる状態においても、高速増幅器２４の適切な動作を保証するためである。しかし、一般的には、負荷電流の最小期待値は電流シンクＩ１から供給される電流よりも大きいことが知られており、したがって電流ソースＩ２は必ずしも必要ではない。このような場合、回路は高ゲイン増幅器２６が必要とす
る電流のみを消費する。つまり、高ゲイン増幅器は低速で動作するため、消費量は大変少ない。したがって、このような状況において、回路全体の電流効率は大変高い。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
【図１】既知のフィードバック補助プルダウン電力変換回路を示す。
【図２】既知のフィードバック補助プルアップ電力変換回路を示す。
【図３】既知のＰＭＯＳダイオード型プルダウン変換回路を示す。
【図４】既知のＮＭＯＳダイオード型プルダウン変換回路を示す。
【図５】本発明に係るプルアップ変換回路を示す。
【図６】本発明に係るプルダウン変換回路を示す。
【図７】プルアップおよびプルダウン機能を有する、本発明に係る変換回路を示す。
【図８ａ】スイッチとしてＮＭＯＳトランジスタを組み込んだ、本発明に係るプルアップ変換回路の一例を示す。
【図８ｂ】スイッチとしてＰＭＯＳトランジスタを組み込んだ、本発明に係るプルダウン変換回路の一例を示す。
【図９ａ】スイッチとしてのＰＭＯＳトランジスタを、ならびにゲインステージ間にレベルシフタ回路を組み込んだ、本発明に係るプルアップ変換回路の一例を示す。
【図９ｂ】スイッチとしてのＮＭＯＳトランジスタを、ならびにゲインステージ間にレベルシフタ回路を組み込んだ、本発明に係るプルアップ変換回路の一例を示す。
【図１０ａ】プルアップスイッチとしてのＰＭＯＳトランジスタ、およびプルダウンスイッチとしてのＮＭＯＳトランジスタを備えた、プルアップおよびプルダウン機能を有する変換回路の一例を示す。
【図１０ｂ】プルアップスイッチとしてのＮＭＯＳトランジスタ、およびプルダウンスイッチとしてのＰＭＯＳトランジスタを備えた、プルアップおよびプルダウン機能を有する変換回路の一例を示す。図１０ｂは、プルアップスイッチとしてのＮＭＯＳトランジスタ、およびプルダウンスイッチとしてのＰＭＯＳトランジスタを備えた、プルアップおよびプルダウン機能を有する変換回路の一例を示す。
【図１０ｃ】プルアップスイッチおよびプルダウンスイッチとしてのＮＭＯＳトランジスタを備えた、プルアップおよびプルダウン機能を有する変換回路の一例を示す。
【図１０ｄ】プルアップスイッチおよびプルダウンスイッチとしてのＰＭＯＳトランジスタを備えた、プルアップおよびプルダウン機能を有する変換回路の一例を示す。
【図１１】プルダウン機能および高電流効率を有する、本発明に係る変換回路を示す。
【図１２】プルアップ機能および高電流効率を有する、本発明に係る変換回路を示す。
【図１３】プルアップおよびプルダウン機能、ならびに高電流効率を有する、本発明に係る変換回路を示す。
【図１４】図１１に示す回路の実用的な実装を示す。
【図１５】図１２に示す回路の実用的な実装を示す。
【図１６】両ゲインステージに共通のフィードバック増幅器を備え、レベルシフタ回路を組み込んだ、プルアップおよびプルダウン機能を有する変換回路の実用的な実装を示す。