(57)【要約】【課題】複数電源を供給する多電源供給システムにおける消費電力の低減を図る。【解決手段】スイッチ１２１が押下されることによりオン状態となる第１のＰチャネル電界効果トランジスタ３０１と、機器の電源のオンオフに関わらず商用電源に接続された状態において発生する電圧ＶＣＣ０と機器の電源オン後に発生する第１の電圧ＶＣＣ１とを分断する第２のＰチャネル電界効果トランジスタＰｃｈＦＥＴ３０５とを備えた分断回路１０３と、第１の電圧および第１のＰチャネル電界効果トランジスタのドレイン電圧ＰＷＲ＿ＳＴＡＲＴを用いて、機器の電源オン後に発生する他の電圧ＶＣＣ２,ＶＣＣ３を放電させる電源シーケンス生成回路１２４とを備える。【選択図】図１０
2010198202.tif 000002
【特許請求の範囲】
【請求項１】
回路群に複数の電源ラインを介して複数電源を供給する多電源供給システムにおける電源シーケンス制御回路において、
スイッチが押下されることによりオン状態となる第１のＰチャネル電界効果トランジスタと、機器の電源のオンオフに関わらず商用電源に接続された状態において発生する電圧と機器の電源オン後に発生する第１の電圧とを分断する第２のＰチャネル電界効果トランジスタとを備えた分断回路と、
前記第１の電圧および前記第１のＰチャネル電界効果トランジスタのドレイン電圧を用いて、機器の電源オン後に発生する他の電圧を放電させる電源シーケンス生成回路とを備える
ことを特徴とする電源シーケンス制御回路。
【請求項２】
前記分断回路は、前記第１の電圧への電力供給を制御する電力供給制御手段を備え、
かつ前記電源シーケンス生成回路は、前記機器の電源オン後に発生する他の電圧の放電開始と、該機器の電源オン後に発生する他の電圧を生成するレギュレータの出力停止とを同期させる
ことを特徴とする請求項１に記載の電源シーケンス制御回路。
【請求項３】
前記電力供給制御手段は、少なくとも抵抗およびコンデンサを備え、前記抵抗および前記コンデンサの時定数を大きくする
ことを特徴とする請求項２に記載の電源シーケンス制御回路。
【請求項４】
前記電力供給制御手段は、少なくとも抵抗およびコンデンサを備え、前記抵抗の抵抗値を上げることにより前記電力供給制御手段の時定数を大きくすることを特徴とする請求項２に記載の電源シーケンス制御回路。
【請求項５】
前記第１の電圧にコンデンサを接続することを特徴とする請求項２から４までのいずれかに記載の電源シーケンス制御回路。
【請求項６】
前記分断回路は、前記第１のＰチャネル電界効果トランジスタのドレイン電圧が所定の電圧以上となった場合にオンとなり、前記所定の電圧以下の場合にオフとなる電源監視集積回路を備えることを特徴とする請求項２から５までのいずれかに記載の電源シーケンス制御回路。
【請求項７】
前記機器の電源オン後に発生する他の電圧は、第１のレギュレータにより生成される第２の電圧と、該第２の電圧より小さく、第２のレギュレータにより生成される第３の電圧であって、前記第１のレギュレータの出力電圧を発生させるために必要な入出力電位差が前記第２のレギュレータの入出力電位差より小さいことを特徴とする請求項２から６までのいずれかに記載の電源シーケンス制御回路。
【請求項８】
前記機器の電源オン後に発生する他の電圧は、第１のレギュレータにより生成される第２の電圧と、該第２の電圧より小さく、第２のレギュレータにより生成される第３の電圧であって、
前記第１のレギュレータは、出力電圧を発生させるために必要な入出力電位差が所定の値より大きい場合にのみ駆動することを特徴とする請求項２から６までのいずれかに記載の電源シーケンス制御回路。
【請求項９】
前記電源シーケンス生成回路は、前記第１のＰチャネル電界効果トランジスタのドレイン電圧と放電回路とをショットキーバリアダイオードを介して接続することを特徴とする請求項２から８までのいずれかに記載の電源シーケンス制御回路。
【請求項１０】
前記電源シーケンス生成回路は、前記第２の電圧と放電回路とをダイオードを介して接続し、該ダイオードの順方向電圧を高くすることを特徴とする請求項７から９までのいずれかに記載の電源シーケンス制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源シーケンス制御回路に関する。さらに詳述すると、消費電力の低減に好適な電源シーケンス制御回路に関する。
【０００２】
（技術用語）
本明細書中において、「コンセントイン時」とは、機器の電源を商用電源（コンセントなどの配線用差込接続器）に接続したのみの状態、即ち、ユーザが実行できる動作が機器の電源（スイッチなど）を入れることしかできない状態を指すものとし、「電源オン時」とは、ユーザが機器の電源を入れてから待機時まで（即ち、コンセントイン時から待機時まで）の移行状態（立上げ中）を指すものとし、「待機時」とは、機器の立上げが完了し、ユーザが機械に対して様々な要求ができる状態を指すものとし、「電源オフ時」とは、ユーザが機器の電源を切ってからコンセントイン時まで（即ち、待機時からコンセントイン時まで）の移行状態（立下げ中）を指すものとする。
【背景技術】
【０００３】
近年、情報処理装置、画像形成装置等において、システム中の電源電圧が複数必要である多電源（異種電源）供給システムが構築されている。この際、搭載された集積回路（以下、ＩＣ）の保護のため、特に、電源遮断時における多電源相互電位差および電位逆転の動作に留意せねばならず問題となっている。
【０００４】
上記の問題について図１３および図１４を示して具体的に説明する。複数の異種電源は、ＶＣＣ１＞ＶＣＣ２＞ＶＣＣ３を示し、例えば、ＶＣＣ１＝５Ｖ，ＶＣＣ２＝３．３Ｖ，ＶＣＣ３＝１．８Ｖとする。一般的に多電源供給システムにおいては、電源投入時の手順はＶＣＣ３，ＶＣＣ２，ＶＣＣ１であり、遮断時は、逆にＶＣＣ１，ＶＣＣ２，ＶＣＣ３とされる。これは各ＩＣに順バイアスを印加しないようにするためである。
【０００５】
図１３に示す例において、ＩＣ９００は電源受給側の電源ＶＣＣ２で動作する一例を示している。入出力端子９０１にＶＣＣ２より高い電圧ＶＣＣ１が印加されたケースでは、入力バッファ回路９０３の入力にＶＣＣ２より高い電圧ＶＣＣ１が印加されてゲート耐圧が問題となる。また、出力バッファ回路を構成するＰｃｈＭＯＳ９０２のソース−ドレイン間にＶＣＣ１−ＶＣＣ２の高電界が印加され、ホットキャリアによる素子の劣化、破壊が問題となる。特に、ＶＣＣ２がゼロの時がワーストとなる。さらに、ＰｃｈＭＯＳ９０２の寄生ダイオード９０４に順バイアスによる電流パスが生じてしまう。
【０００６】
上記問題を解消するためには、電源投入、遮断時でも、動作電圧より高い電圧ＶＣＣ１を印加させないか、または、電源ＶＣＣ１で動作するが、内部回路で対策したトレラント回路を有するＬＳＩを使用することである。
【０００７】
その一例を図１４に示す。トレラント回路を有したＬＳＩ９１０は、入力端子９１１に許容範囲内でＶＣＣ２より高いＶＣＣ１が印加されても問題はない。しかし、このトレラント回路は、ＶＣＣ２が印加されている状態か、あるいは、ＶＣＣ２が多少低下時までの許容であって、ＶＣＣ２＝０Ｖの状態でのＶＣＣ１まで許容できないＬＳＩが存在する。
【０００８】
この場合、電源遮断時は手順に従いＶＣＣ１を先に低下させ、続いてＶＣＣ２を低下させるが、この時間差が大きい時は、ＶＣＣ２＝０Ｖの状態で、ＶＣＣ１がほぼまだ低下していないケースが生じるという問題がある。ここで、ＶＣＣ１で動作するＬＳＩ９１２の出力電圧ＶＯＨｍＩＮがＶＣＣ１より小さくても、ＶＣＣ１でのプルアップ抵抗９１３が構成されていると、端子９１１にはＶＣＣ２＝０ＶでＶＣＣ１の高電圧ＶＣＣ１が印加されてしまうので、ＬＳＩ９１０は耐圧上問題となることが、既に知られている。
【０００９】
このような問題に対し、例えば、特許文献１には、図１５に示すように、ＬＳＩ群に複数電源を印加及び遮断する異種電源システムのパワーシーケンス回路において、最高位電源ＶＣＣ１から上位電源ＶＣＣ２と低位電源ＶＣＣ３を生成する各ボルテージレギュレータ６０１，６０２と、上位電源ラインまたは最高位電源ラインの電圧を入力する電源レベル検出器６０８，６０９とを有し、上位電源ラインと低位側電源ライン間にＭＯＳスイッチ６０３と電流制限抵抗６０５とダイオード６０７を直列接続し、低位側電源ラインにＭＯＳスイッチ６０４と放電電流用抵抗６０６と接地端子とを直列接続し、各電源レベル検出器の検出信号を用いて各ＭＯＳスイッチのオンオフ制御を行ない、各電源電圧を平行放電動作させる技術が開示されている。
【００１０】
また、特許文献２には、図１６に示すように、電多電源回路ＶＲＥＧで生成される定電圧Ｖ１〜Ｖ３を複数の負荷回路ＣＱＴ１〜ＣＱＴ３の電源電圧ＶＣＣ１〜ＶＣＣ３として供給する電源ラインＦＬ１〜ＦＬ３とグランドラインＧＬ１〜ＧＬ３の間に電源遮断装置７０１を設け、この電源遮断装置７０１は、誤差検出部ＤＴによって、電源電圧を遮断した際に生じる過渡状態の電源電圧ＶＣＣ１の変化を検出し、誤差検出信号Ｓｃを出力し、各電源ラインＦＬ１，ＦＬ２，ＦＬ３に接続された可変電流吸引部Ｅ１，Ｅ２，Ｅ３が、誤差検出信号Ｓｃのレベルを夫々所定の係数ｋ１，ｋ２，ｋ３で増幅した値に相当する吸引電流Ｉs１，Ｉs２，Ｉs３を設定し、吸引電流Ｉs１，Ｉs２，Ｉs３によって、各電源ラインＦＬ１，ＦＬ２，ＦＬ３からグランドラインＧＬ１，ＧＬ２，ＧＬ３への電流の吸引を個別に行うことで、過渡状態における各電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３の減衰率やグランドラインのレベルに到達するまでに要する時間等の過渡特性を調整する技術が開示されている。
【００１１】
また、特許文献３には、図１７に示すように、電源レベル検出器８０１で電圧を監視し、ある一定の電圧になったときに、半導体スイッチであるトランジスタ８０２を用いて放電することで、電源投入状態での消費電力を増やすこと無く、電源切断時のシーケンスを守れる様にする技術が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記特許文献１〜３に記載の技術は、電源遮断時の電源シーケンスを守ることを目的としているが、電源遮断時において、電源遮断シーケンスを守るために遮断されない電源（即ち、固定電圧）を用いてため、コンセントイン時に無駄な電力を発生し、消費電力が上がるという問題があった。
【００１３】
そこで本発明は、遮断されない電源を用いることなく多電源回路の電源遮断シーケンスを守ることでコンセントイン時の消費電力を小さくすることができる電源シーケンス制御回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
かかる目的を達成するため、請求項１に記載の電源シーケンス制御回路は、回路群（エンジン制御部１０１）に複数の電源ラインを介して複数電源を供給する多電源供給システムにおける電源シーケンス制御回路（分断部１０３,電源シーケンス生成回路１２４）において、スイッチ（スイッチ１２１）が押下されることによりオン状態となる第１のＰチャネル電界効果トランジスタ（ＰｃｈＦＥＴ３０１）と、機器の電源のオンオフに関わらず商用電源に接続された状態において発生する電圧（ＶＣＣ０）と機器の電源オン後に発生する第１の電圧（ＶＣＣ１）とを分断する第２のＰチャネル電界効果トランジスタ（ＰｃｈＦＥＴ３０５）とを備えた分断回路（分断部１０３）と、第１の電圧および第１のＰチャネル電界効果トランジスタのドレイン電圧（ＰＷＲ＿ＳＴＡＲＴ）を用いて、機器の電源オン後に発生する他の電圧（ＶＣＣ２,ＶＣＣ３）を放電させる電源シーケンス生成回路（電源シーケンス生成回路１２４）とを備えるものである。
【００１５】
また、請求項２に記載の発明は、請求項１に記載の電源シーケンス制御回路において、分断回路は、第１の電圧への電力供給を制御する電力供給制御手段（抵抗３１７,抵抗３１８,ｎｐｎトランジスタ３０２,抵抗３１９,抵抗３０４,コンデンサ３０３）を備え、かつ電源シーケンス生成回路は、機器の電源オン後に発生する他の電圧の放電開始（ＮｃｈＦＥＴ４１３,５１２の制御）と、該機器の電源オン後に発生する他の電圧を生成するレギュレータ（レギュレータ４２０,５２０）の出力停止とを同期させるものである。
【００１６】
また、請求項３に記載の発明は、請求項２に記載の電源シーケンス制御回路において、電力供給制御手段は、少なくとも抵抗（抵抗３０４）およびコンデンサ（コンデンサ３０３）を備え、抵抗およびコンデンサの時定数を大きくするものである。
【００１７】
また、請求項４に記載の発明は、請求項２に記載の電源シーケンス制御回路において、電力供給制御手段は、少なくとも抵抗（抵抗３０４）およびコンデンサ（コンデンサ３０３）を備え、抵抗の抵抗値を上げることにより電力供給制御手段の時定数を大きくするものである。
【００１８】
また、請求項５に記載の発明は、請求項２から４までのいずれかに記載の電源シーケンス制御回路において、第１の電圧にコンデンサ（コンデンサ３０８）を接続するものである。
【００１９】
また、請求項６に記載の発明は、請求項２から５までのいずれかに記載の電源シーケンス制御回路において、分断回路は、第１のＰチャネル電界効果トランジスタのドレイン電圧が所定の電圧以上となった場合にオンとなり、所定の電圧以下の場合にオフとなる電源監視集積回路（ＩＣ）を備えるものである。
【００２０】
また、請求項７に記載の発明は、請求項２から６までのいずれかに記載の電源シーケンス制御回路において、機器の電源オン後に発生する他の電圧は、第１のレギュレータ（レギュレータ５２０）により生成される第２の電圧（ＶＣＣ２）と、該第２の電圧より小さく、第２のレギュレータ（レギュレータ４２０）により生成される第３の電圧（ＶＣＣ３）であって、第１のレギュレータの出力電圧を発生させるために必要な入出力電位差が第２のレギュレータの入出力電位差より小さいこととしたものである。
【００２１】
また、請求項８に記載の発明は、請求項２から６までのいずれかに記載の電源シーケンス制御回路において、機器の電源オン後に発生する他の電圧は、第１のレギュレータ（レギュレータ５２０）により生成される第２の電圧（ＶＣＣ２）と、該第２の電圧より小さく、第２のレギュレータ（レギュレータ４２０）により生成される第３の電圧（ＶＣＣ３）であって、第１のレギュレータは、出力電圧を発生させるために必要な入出力電位差が所定の値より大きい場合にのみ駆動することとしたものである。
【００２２】
また、請求項９に記載の発明は、請求項２から８までのいずれかに記載の電源シーケンス制御回路において、電源シーケンス生成回路は、第１のＰチャネル電界効果トランジスタのドレイン電圧と放電回路（抵抗４０８,４０９,４１０、トランジスタ４１１、放電抵抗４１２、ＮｃｈＦＥＴ４１３、コンデンサ４１４）とをショットキーバリアダイオード（ダイオード４０１）を介して接続するものである。
【００２３】
また、請求項１０に記載の発明は、請求項７から９までのいずれかに記載の電源シーケンス制御回路において、電源シーケンス生成回路は、第２の電圧と放電回路とをダイオード（ダイオード４０２）を介して接続し、該ダイオードの順方向電圧を高くするものである。
【発明の効果】
【００２４】
本発明の効果として、請求項１に記載の電源シーケンス制御回路によれば、電源遮断シーケンスを守るための回路に、遮断されない電源を用いることがないので、コンセントイン時の消費電力を小さくすることができる。
【００２５】
また、請求項２に記載の電源シーケンス制御回路によれば、電源遮断時の第１の電圧の電源遮断速度を遅くする事ができ、第１の電圧を放電させにくくできるので、電源シーケンスをより達成しやすくできる。また、レギュレータ出力停止信号を同時に制御しているので、コンセントイン時に第２のＰチャネル電界効果トランジスタが瞬間的にオンとなり、第１の電圧に電位が発生するが、機器の電源オン後に発生する他の電圧（ＶＣＣ２,ＶＣＣ３）の電圧発生を無効化することができる。
【００２６】
また、請求項３に記載の電源シーケンス制御回路によれば、第２のＰチャネル電界効果トランジスタのゲートへの入力電圧を緩やかに立下げることができるので、第１の電圧への突入電流をより緩和することができる。
【００２７】
また、請求項４に記載の電源シーケンス制御回路によれば、コンデンサの容量を大きくしないので、コンデンサに溜まる電荷量を減らすことができ、より少ない電荷の充放電により、時定数の制御ができる。これにより、電源オンオフ時の消費電力を減らすことができる。
【００２８】
また、請求項５に記載の電源シーケンス制御回路によれば、コンデンサを接続することにより、電源遮断時の第１の電圧を放電させ難くすることができ、電源シーケンスを制御しやすくすることができる。
【００２９】
また、請求項６に記載の電源シーケンス制御回路によれば、第２のＰチャネル電界効果トランジスタの電源供給遮断開始電圧を電源監視ＩＣを用いて正確に把握する事ができるので、電源シーケンスをより制御しやすくすることができる。
【００３０】
また、請求項７に記載の電源シーケンス制御回路によれば、第１のＰチャネル電界効果トランジスタのドレイン電圧の立上タイミングより第３の電圧の立上タイミングをより遅くすることができるので、さらに電源シーケンスを制御しやすくすることができる。
【００３１】
また、請求項８に記載の電源シーケンス制御回路によれば、電源遮断時において第１のレギュレータの出力を早く停止することができるので、電源遮断時の消費電力を小さくすることができる。
【００３２】
また、請求項９に記載の電源シーケンス制御回路によれば、各電源電圧放電時に、第１のＰチャネル電界効果トランジスタのドレイン電圧をより小さい状態で各電源電圧を停止できるので、さらに電源シーケンスを制御しやすくすることができる。
【００３３】
また、請求項１０に記載の電源シーケンス制御回路によれば、各電源電圧の放電時に、第２の電圧をより大きい状態で各電源電圧を停止できるので、さらに電源オフ時の消費電力を減らすことができる。
【図面の簡単な説明】
【００３４】
【図１】インクジェット記録装置の機構部の全体構成を説明する側面概略構成図である。
【図２】インクジェット記録装置の機構部の全体構成を説明する平面図である。
【図３】インクジェット記録装置の制御部の機能ブロック図の一例である。
【図４】操作表示部と電力制御部とエンジン制御部の一部を示す機能ブロック図の一例である。
【図５】従来の電源シーケンス制御回路におけるコンセントイン時電源と電源オン時電源の分断部の回路構成図の一例である。
【図６】従来の電源シーケンス生成回路の回路構成図の一例である。
【図７】２電源電圧ＩＣに要求される電源立上、立下時のタイミングチャートの一例である。
【図８】図６に示す回路における電源立上、立下時のタイミングチャートの一例である。
【図９】コンセントイン時電源と電源オン時電源の分断部の回路構成図の一例である。
【図１０】電源シーケンス生成回路の回路構成図の一例である。
【図１１】電源シーケンス生成回路の回路構成図の他の例である。
【図１２】図９および図１０に示す回路における電源立上、立下時のタイミングチャートの一例である。
【図１３】従来技術における問題点を説明するための回路構成図の一例である。
【図１４】従来技術における問題点を説明するための回路構成図の他の例である。
【図１５】特許文献１に記載の技術を説明するための回路構成図である。
【図１６】特許文献２に記載の技術を説明するための回路構成図である。
【図１７】特許文献３に記載の技術を説明するための回路構成図である。
【発明を実施するための形態】
【００３５】
以下、本発明に係る構成を図面に示す実施の形態に基づいて詳細に説明する。
【００３６】
１．画像形成装置の構成
図１は、本発明に係る電源シーケンス制御回路を適用した多電源供給システムの一例である画像形成装置（インクジェット記録装置）の機構部の全体構成を説明する側面概略構成図である。図２は、図１に示すインクジェット記録装置の機構部の全体構成を説明する平面図である。図１および図２を参照して、このインクジェット記録装置１の内部構成の概要及び機構部について説明する。
【００３７】
フレーム２１を構成する左右の側板２１Ａ、２１Ｂに横架したガイド部材であるガイドロッド３１とステー３２とでキャリッジ３３を主走査方向に摺動自在に保持し、図示しない主走査モータによって同じく図示しないタイミングベルトを介して図２で矢示方向（キャリッジ主走査方向）に移動走査する。
【００３８】
このキャリッジ３３には、イエロー（Ｙ）、シアン（Ｃ）、マゼンタ（Ｍ）、ブラック（Ｂｋ）の各色のインク滴を吐出する４個の液滴吐出ヘッドからなる記録ヘッド３４を複数のインク吐出口を主走査方向と交叉する方向に配列し、インク滴吐出方向を下方に向けて装着している。
【００３９】
記録ヘッド３４を構成するインクジェットヘッドとしては、圧電素子などの圧電アクチュエータ、発熱抵抗体などの電気熱変換素子を用いて液体の膜沸騰による相変化を利用するサーマルアクチュエータ、温度変化による金属相変化を用いる形状記憶合金アクチュエータ、静電力を用いる静電アクチュエータなどを、液滴を吐出するための圧力を発生する圧力発生手段として備えたものなどを使用できる。
【００４０】
この記録ヘッド３４にはドライバＩＣを搭載し、図示しない制御部１００との間でハーネス（フレキシブルプリントケーブル）２２を介して接続している。
【００４１】
キャリッジ３３には、記録ヘッド３４に各色のインクを供給するための各色のサブタンク３５を搭載している。この各色のサブタンク３５には各色のインク供給チューブ３６を介して、カートリッジ装填部であるカートリッジホルダ４に装着された各色のインクカートリッジ１０ｋ，１０ｃ，１０ｍ，１０ｙ（区別しないときは「インクカートリッジ１０」という）から各色のインクが補充供給される。尚、このカートリッジ装填４にはインクカートリッジ１０内のインクを送液するための供給ポンプユニットが設けられ、また、インク供給チューブ３６は這い回しの途中でフレーム２１を構成する後板２１Ｃに係止部材２５にて保持されている。
【００４２】
一方、給紙トレイ２の用紙積載部（圧板）４１上に積載した用紙４２を給紙するための給紙部として、用紙積載部４１から用紙４２を１枚ずつ分離給送する半月コロ（給紙コロ）４３及び該給紙コロ４３に対向し、摩擦係数の大きな材質からなる分離パッド４４を備え、この分離パッド４４は給紙コロ４３側に付勢されている。
【００４３】
そして、この給紙部から給紙された用紙４２を記録ヘッド３４の下方側に送り込むために、用紙４２を案内するガイド部材４５と、カウンタローラ４６と、搬送ガイド部材４７と、先端加圧コロ４９を有する押さえ部材４８とを備えるとともに、給送された用紙４２を静電吸着して記録ヘッド３４に対向する位置で搬送するための搬送手段である搬送ベルト５１を備えている。
【００４４】
この搬送ベルト５１は、無端状ベルトであり、搬送ローラ５２とテンションローラ５３との間に掛け渡されて、ベルト搬送方向（副走査方向）に周回するように構成している。この搬送ベルト５１は、例えば、抵抗制御を行っていない純粋な厚さ４０μｍ程度の樹脂材、例えば、ＥＴＦＥピュア材で形成した用紙吸着面となる表層と、この表層と同材質でカーボンによる抵抗制御を行った裏層（中抵抗層、アース層）とを有している。
【００４５】
そして、この搬送ベルト５１の表面を帯電させるための帯電手段である帯電ローラ５６を備えている。この帯電ローラ５６は、搬送ベルト５１の表層に接触し、搬送ベルト５１の回動に従動して回転するように配置され、加圧力として軸の両端に所定の押圧力をかけている。尚、搬送ローラ５２はアースローラの役目も担っており、搬送ベルト５１の中抵抗層（裏層）と接触配置され接地している。
【００４６】
また、搬送ベルト５１の裏側には、記録ヘッド３４による印写領域に対応してガイド部材５７を配置している。このガイド部材５７は、上面が搬送ベルト５１を支持する２つのローラ（搬送ローラ５２とテンションローラ５３）の接線よりも記録ヘッド３４側に突出させることで搬送ベルト５１の高精度な平面性を維持するようにしている。
【００４７】
この搬送ベルト５１は、図示しない副走査モータによって搬送ローラ５２が回転駆動されることによって搬送ベルト５１が図２のベルト搬送方向（副走査方向）に周回移動する。
【００４８】
さらに、記録ヘッド３４で記録された用紙４２を排紙するための排紙部として、搬送ベルト５１から用紙４２を分離するための分離爪６１と、排紙ローラ６２及び排紙コロ６３とを備え、排紙ローラ６２の下方に排紙トレイ３を備えている。ここで、排紙ローラ６２と排紙コロ６３との間から排紙トレイ３までの高さは排紙トレイ３にストックできる量を多くするためにある程度高くしている。
【００４９】
また、装置本体１の背面部には両面ユニット７１が着脱自在に装着されている。この両面ユニット７１は搬送ベルト５１の逆方向回転で戻される用紙４２を取り込んで反転させて再度カウンタローラ４６と搬送ベルト５１との間に給紙する。また、この両面ユニット７１の上面は手差しトレイ７２としている。
【００５０】
さらに、図２に示すように、キャリッジ３３の走査方向一方側の非印字領域には、記録ヘッド３４のノズルの状態を維持し、回復するための回復手段を含む維持回復機構８１を配置している。この維持回復機構８１には、記録ヘッド３４の各ノズル面をキャピングするための各キャップ部材（以下「キャップ」という）８２ａ〜８２ｄ（区別しないときは「キャップ８２」という）と、ノズル面をワイピングするためのブレード部材であるワイパーブレード８３と、増粘した記録液を排出するために記録に寄与しない液滴を吐出させる空吐出を行うときの液滴を受ける空吐出受け８４などを備えている。ここでは、キャップ８２ａを吸引及び保湿用キャップとし、他のキャップ８２ｂ〜８２ｄは保湿用キャップとしている。
【００５１】
そして、この維持回復機構８１による維持回復動作で生じる記録液の廃液、キャップ８２に排出されたインク、あるいはワイパーブレード８３に付着してワイパークリーナで除去されたインク、空吐出受け８４に空吐出されたインクは図示しない廃液タンクに排出されて収容される。
【００５２】
また、図２に示すように、キャリッジ３３の走査方向他方側の非印字領域には、記録中などに増粘した記録液を排出するために記録に寄与しない液滴を吐出させる空吐出を行うときの液滴を受ける空吐出受け８８を配置し、この空吐出受け８８には記録ヘッド３４のノズル列方向に沿った開口８９などを備えている。
【００５３】
さらに、装置本体１の内部後方側にはホストとの間でデータを送受するためのＵＳＢなどの通信回路部（インタフェース）が設けられるとともに、この画像形成装置全体の制御を司る制御部１００を構成する制御回路基板が設けられている。
【００５４】
このように構成したインクジェット記録装置においては、給紙トレイ２から用紙４２が１枚ずつ分離給紙され、略鉛直上方に給紙された用紙４２はガイド４５で案内され、搬送ベルト５１とカウンタローラ４６との間に挟まれて搬送され、更に先端を搬送ガイド４７で案内されて先端加圧コロ４９で搬送ベルト５１に押し付けられ、略９０°搬送方向を転換される。
【００５５】
このとき、図示しない制御回路によってＡＣバイアス供給部から帯電ローラ５６に対してプラス出力とマイナス出力とが交互に繰り返すように、つまり交番する電圧が印加され、搬送ベルト５１が交番する帯電電圧パターン、すなわち、周回方向である副走査方向に、プラスとマイナスが所定の幅で帯状に交互に帯電されたものとなる。このプラス、マイナス交互に帯電した搬送ベルト５１上に用紙４２が給送されると、用紙４２が搬送ベルト５１に吸着され、搬送ベルト５１の周回移動によって用紙４２が副走査方向に搬送される。
【００５６】
そこで、キャリッジ３３を移動させながら画像信号に応じて記録ヘッド３４を駆動することにより、停止している用紙４２にインク滴を吐出して１行分を記録し、用紙４２を所定量搬送後、次の行の記録を行う。記録終了信号又は用紙４２の後端が記録領域に到達した信号を受けることにより、記録動作を終了して、用紙４２を排紙トレイ３に排紙する。
【００５７】
また、印字（記録）待機中にはキャリッジ３３は維持回復機構８１側に移動されて、キャップ８２で記録ヘッド３４がキャッピングされて、ノズルを湿潤状態に保つことによりインク乾燥による吐出不良を防止する。また、キャップ８２で記録ヘッド３４をキャッピングした状態で図示しない吸引ポンプによってノズルから記録液を吸引し（「ノズル吸引」又は「ヘッド吸引」という）し、増粘した記録液や気泡を排出する回復動作を行う。また、記録開始前、記録途中などに記録と関係しないインクを吐出する空吐出動作を行う。これによって、記録ヘッド３４の安定した吐出性能を維持する。
【００５８】
２．制御部の構成
図３は、インクジェット記録装置の制御部１００の機能ブロック図の一例である。尚、本発明に係る電力制御に係る部分以外の機能ブロックについては、図示および説明を省略する。
【００５９】
操作表示部１１０はユーザからの動作要求の検知及びユーザへのメッセージの表示等を行う。また、ユーザからの動作要求に従い、電力制御部１１１を用いてエンジン制御部１０１に電力を適切に供給する。
【００６０】
エンジン制御部１０１は、例えば、ＣＰＵ１１３、ＲＯＭ１１４、ＲＡＭ１１５、ホストＩ／Ｆ１１６、記録ヘッド制御部１１７、用紙有無検出部１１８、主走査制御部１１９、副走査制御部１２０等により構成される。
【００６１】
ＣＰＵ１１３は、エンジン制御部１０１全体の制御を司り、ＲＯＭ１１４はファームウェアや記録ヘッドの駆動波形データを格納する。また、ＲＡＭ１１５は画像データ等を格納し、ホストＩ／Ｆ１１６は、ホストＰＣ１１２からの印刷ジョブ（画像データ）を受信する。
【００６２】
また、用紙有無検出部１１８はキャリッジ３３上のレジストセンサ３７から用紙の有無およびサイズを検出し、主走査制御部１１９は主走査エンコーダ３８から得られる位置情報をもとに、キャリッジ３３を用紙４２上の任意の位置に移動する。また、副走査制御部１２０は副走査エンコーダ５８から得られる位置情報をもとに、搬送ベルト５１上の用紙４２を任意の位置に移動する。そして、記録ヘッド制御部１１７は主走査制御部１１９、副走査制御部１２０及び用紙有無検出部１１８からの情報に連動し、ＲＡＭ１１５に格納された画像データおよびＲＯＭ１１４に格納された記録ヘッド駆動波形を記録ヘッド３３に転送する。
【００６３】
図４は、操作表示部１１０と電力制御部１１１とエンジン制御部１０１の一部（図３中の符号１０２で示す部分）を示す機能ブロック図である。尚、符号１０３で示す部分は、コンセントイン時電源と電源オン時電源の分断部（以下、単に分断部ともいう）を示している。
【００６４】
操作表示部１１０のスイッチ１２１（以下、ＳＷ１ともいう）は、第１電力遮断回路１２２の電力遮断を停止するためのスイッチであり、ユーザが任意にオンオフすることが可能である。本実施形態において、スイッチ１２１は押下されることでＧＮＤに接地され、押下されていないときはハイインピーダンスになるスイッチである。
【００６５】
第１電力遮断回路１２２は、電源シーケンス生成回路１２４への電力供給を制御する回路である。また、電源シーケンス生成回路１２４は、エンジン制御部１０１に必要な各電源電圧を生成し、各ＩＣに適切な順序で各電源電圧を安定供給するための回路である。例えば、ＣＰＵ１１３等の２電源を持つＩＣの電源供給順序を設定することができる。
【００６６】
エンジン制御部１０１は、ＣＰＵ１１３等の主要ＩＣが安定動作した後、ＳＩＧ１を出力する。また、第２電力遮断回路１２３は、ＳＩＧ１の信号により、電源シーケンス生成回路１２４への電力供給を制御する。
【００６７】
３．電源シーケンス制御
本発明に係る構成と従来構成との構成の差違を明確にするため、先ず、従来構成について説明する。図５に、従来の電源シーケンス制御回路におけるコンセントイン時電源と電源オン時電源の分断部１０３の回路構成図の一例を示す。
【００６８】
ＶＣＣ０は、電源オンオフに関わらずコンセントイン時常時発生する電圧（コンセントイン時電源）であり、ＶＣＣ１は、電源オン後、発生する電圧（電源オン時電源）である。
【００６９】
図５に示す例における電源オンシーケンス（Ｓ０〜Ｓ４）を説明する。先ず、ＳＷ１がユーザ等により押下される前は、ＶＣＣ０がＨｉｇｈ、ＶＣＣ１がＬｏｗ、ＳＩＧ１がＬｏｗ、ＰＷＲ＿ＳＴＡＲＴがＬｏｗ、Ｎ１がＨｉｇｈ、Ｎ２がＨｉｇｈである（Ｓ０）。
【００７０】
ＳＷ１が押下されると、Ｎ１がＨｉｇｈからＬｏｗになり、ＰｃｈＦＥＴ２０９がオンになり、ＰＷＲ＿ＳＴＡＲＴ及びＶＣＣ１へ電力供給を開始する（Ｓ１）。
【００７１】
ＶＣＣ１に電力供給がされることにより、電源シーケンス生成回路１２４を経て、エンジン制御部１０１を起動させる（Ｓ２）。
【００７２】
エンジン制御部１０１にてＳＩＧ１をＬｏｗからＨｉｇｈに変化させることで、ｎｐｎトランジスタ２０１をオフからオンにし、Ｎ２をＨｉｇｈからＬｏｗにすることにより、ＰｃｈＦＥＴ２０２をオンし、ＰＷＲ＿ＳＴＡＲＴをＨｉｇｈに固定する（Ｓ３）。
【００７３】
ＰＷＲ＿ＳＴＡＲＴがＨｉｇｈに固定となることで、ＳＷ１を離しても、ＶＣＣ１に電力供給し続けることができる（Ｓ４）。
【００７４】
次に、図５に示す例における電源オフシーケンス（Ｓ１０〜Ｓ１２）を説明する。先ず、電源オフ開始前は、ＶＣＣ０がＨｉｇｈ、ＶＣＣ１がＨｉｇｈ、ＳＩＧ１がＨｉｇｈ、Ｎ１がＨｉｇｈ、ＰＷＲ＿ＳＴＡＲＴがＨｉｇｈ、Ｎ２がＬｏｗである（Ｓ１０）。
【００７５】
ここで、例えば、ユーザからの電源オフ要求信号を検知等によりＮ１がＧＮＤに落ちると、ＳＩＧ１をＨｉｇｈからＬｏｗに落とす（Ｓ１１）。
【００７６】
ＳＩＧ１をＨｉｇｈからＬｏｗにすることで、ＶＣＣ１への供給電力を遮断し、出力負荷コンデンサ２０３、出力抵抗２０４により、ＶＣＣ１を放電させる（Ｓ１２）。
【００７７】
次に、図６（ａ）,（ｂ）に、従来の電源シーケンス制御回路における電源シーケンス生成回路１２４の回路構成図の一例を示す。
【００７８】
図６に示す例においてＶＣＣ１,ＶＣＣ２,ＶＣＣ３は電源オン後、発生する電圧であり、その待機時の電圧はＶＣＣ１＞ＶＣＣ２＞ＶＣＣ３である。レギュレータ２１０にＶＣＣ１が供給され、かつイネーブル端子（ＥＮＡＢＬＥ）に一定の電圧が供給されることにより、ＶＣＣ３の電圧が生成される。また、レギュレータ２１１にＶＣＣ１が供給され、かつイネーブル端子に一定の電圧が供給されることにより、ＶＣＣ２の電圧が生成される。
【００７９】
ここで、出力負荷抵抗２１２及び出力負荷コンデンサ２１３はＶＣＣ３の出力負荷であり、出力負荷抵抗２１４及び出力負荷コンデンサ２１５はＶＣＣ２の出力負荷である。これらの出力負荷２１２〜２１５は、後述するように、システムの機能を達成するために発生してしまう負荷であるため、容易に制御することができない。
【００８０】
ここで、図７に、多電源（２電源）電圧ＩＣに要求される電源立上、立下時のタイミングチャートの一例を示す。ここで、多電源電圧ＩＣでは、ＩＣの劣化及び破壊を防ぐため、以下に示すような各電源の立上、立下を規定している場合が多い。
【００８１】
例えば、電源立上時は、各電源電圧の関係 （例えば、０Ｖ≦ＶＣＣ３−ＶＣＣ２＜０．６Ｖ）を満たし、内部のコア用電源ＶＣＣ３を一定の電圧（例えば、０．３Ｖ）まで立上後、Ｔ０（例えば、５００μｓ）以内に、外部Ｉ/Ｆ用電源ＶＣＣ２を一定の電圧（例えば、０．６Ｖ）まで立上実施が必要であり、また、電源立下時は、各電源電圧の関係 （例えば、０Ｖ≦ＶＣＣ３−ＶＣＣ２＜０．６Ｖ）を満たし、外部Ｉ/Ｆ用電源ＶＣＣ２を一定の電圧（例えば、０．６Ｖ）まで立下後、Ｔ１（例えば、１ｍｓ）以内に内部のコア用電源ＶＣＣ３を一定の電圧（例えば、０．３Ｖ）まで立下実施が必要等と規定している。
【００８２】
図８に、従来の電源シーケンス制御回路における電源立上、立下時のタイミングチャートの一例を示す。
【００８３】
ここで、図７に示した立上期間Ｔ０を達成する電源立上シーケンス回路を作ることは、比較的容易であり、図６に示した回路図のように、レギュレータのイネーブル端子を活用すれば、その特性により達成することができる。しかしながら、図７に示した立下期間Ｔ１及び上述の各電源電圧の関係を達成させる電源立下シーケンス回路を作ることは、非常に困難であり、その結果、図８に示すようなタイミングチャートとなってしまう。
【００８４】
これは、イネーブル端子は、電源立上と立下で逆のシーケンスを作ってしまうため活用できず、ＶＣＣ２及びＶＣＣ３の電圧降下特性は、ＶＣＣ２の場合、レギュレータ２１１が停止すると、出力負荷抵抗２１４及び 出力負荷コンデンサ２１５の時定数により決定され、ＶＣＣ３の場合、レギュレータ２１０が停止すると、出力負荷抵抗２１２及び出力負荷コンデンサ２１３の時定数により決定される。この出力負荷はシステムの機能を達成するために発生してしまう負荷であるため、出力負荷を容易にコントロールすることが難しいからである。
【００８５】
ここで、出力負荷の時定数を調整するために、出力にダミーのコンデンサやダミーの抵抗を実装することが考えられるが、ＧＮＤに対する容量値に関しては、増やすことはできても減らすことはできず、また、ＧＮＤに対する抵抗値に関しては、減らすことはできても増やすことできないという問題がある。また、立下期間Ｔ１があるため、放電速度は早くする必要があるが、ＧＮＤに対する抵抗値を下げると、無駄な消費電力を発生させてしまうという問題がある。
【００８６】
これらの問題を解決するために、上記特許文献１〜３に記載の技術が開示されているが、電源遮断時、遮断シーケンスを守るために遮断されない電源を用いない工夫（例えば、コンパレータの基準電圧、コンパレータ動作電圧、ロジック電源等を遮断電圧を用いて正常に機能させる方法の工夫等）がされていないので、電源遮断後（コンセントイン時）に、固定電圧（遮断されない電源）を使用する必要があり、無駄な電力を発生してしまうという問題がある。
【００８７】
これに対し、本発明に係る電源シーケンス制御回路は、以下に述べるように、電源遮断時、遮断シーケンスを守るために遮断されない電源を用いないので、コンセントイン時の消費電力を小さくすることができるものである。以下、本発明に係る電源シーケンス制御回路の一実施形態について説明する。尚、上述の従来構成と同様の点については、適宜説明を省略する。
【００８８】
図９に、本実施形態に係る電源シーケンス制御回路におけるコンセントイン時電源と電源オン時電源の分断部１０３（分断回路）の回路構成図の一例を示す。
【００８９】
ＶＣＣ０は、電源オンオフに関わらずコンセントイン時において常時発生する電圧であり、ＶＣＣ１は、電源オン後、発生する電圧である。
【００９０】
図９に示す例における電源オンシーケンス（Ｓ２０〜Ｓ２５）を説明する。先ず、ＳＷ１がユーザ等により押下される前は、ＶＣＣ０がＨｉｇｈ、ＶＣＣ１がＬｏｗ、ＳＩＧ１がＬｏｗ、ＰＷＲ＿ＳＴＡＲＴがＬｏｗ、Ｎ１１がＨｉｇｈ、Ｎ１２がＨｉｇｈ、Ｎ１３がＨｉｇｈ、Ｎ１４がＨｉｇｈである（Ｓ２０）。
【００９１】
ＳＷ１が押下されると、Ｎ１１がＨｉｇｈからＬｏｗになり、ＰｃｈＦＥＴ３０１がオンとなり、ＰＷＲ＿ＳＴＡＲＴがＬｏｗからＨｉｇｈになる（Ｓ２１）。
【００９２】
ＰＷＲ＿ＳＴＡＲＴがＬｏｗからＨｉｇｈになることで、ｎｐｎトランジスタ３０２がオンとなり、Ｎ１３がＬｏｗになり、コンデンサ３０３に溜まった電荷及び放電抵抗３０４により、Ｎ１４を緩やかに立下げ、ＰｃｈＦＥＴ３０５を緩やかにオンさせて、ＶＣＣ１へ電力供給を開始する。
【００９３】
分断回路では、抵抗３１７,抵抗３１８,ｎｐｎトランジスタ３０２,抵抗３１９,抵抗３０４およびコンデンサ３０３からなる電力供給手段によりＶＣＣ１への電力供給を制御している。ここで、電力供給手段におけるコンデンサ３０３と放電抵抗３０４による時定数を大きくすることにより、ＰＷＲ＿ＳＴＡＲＴ電圧を立上げてから、ＶＣＣ１への電力供給を開始するようにすることも好ましい。このようにすることにより、ＶＣＣ１への突入電流を低減させることもできる。
【００９４】
また、ＰＷＲ＿ＳＴＡＲＴおよび抵抗３１７からなる第１コンセントイン時電力非供給部３０６に、入力電圧が予め設定された所定の電圧以下になると出力オフする電源監視ＩＣ（図示せず）を備えることにより、遮断される電力によりＰＷＲ＿ＳＴＡＲＴとＶＣＣ１との電源立上タイミングを調整することも好ましい。この構成において、さらに、電源監視ＩＣが所定の電圧以上となったことを検出後に、予め設定された所定の遅延時間と同等の期間に入力電圧があった場合に、当該所定の遅延時間後に出力をオンにする電源監視遅延出力ＩＣ（図示せず）を備えることも好ましい。電源監視遅延出力ＩＣを備えることにより、所定の遅延時間より短いノイズを無効にすることができるので、電源オン機能を外乱からより守ることができる。
【００９５】
次に、ＰｃｈＦＥＴ３０５がオンになり、出力負荷コンデンサ３０９及び出力負荷抵抗３１０により立ち上がる（Ｓ２２）。ここで、ＶＣＣ１にコンデンサ３０８を実装することにより、電圧立上タイミングを遅くし、ＰＷＲ＿ＳＴＡＲＴ電圧を立上げてから、ＶＣＣ１への電圧立上速度を遅くすることも好ましい。
【００９６】
ＶＣＣ１に電力供給がされることにより、電源シーケンス生成回路１２４を経て、エンジン制御部１０１を起動させる（Ｓ２３）。
【００９７】
エンジン制御部１０１にてＳＩＧ１をＬｏｗからＨｉｇｈに変化させることで、ｎｐｎトランジスタ３１１をオフからオンにし、Ｎ１２をＨｉｇｈからＬｏｗにすることにより、ＰｃｈＦＥＴ３１２をオンし、ＰＷＲ＿ＳＴＡＲＴをＨｉｇｈに固定する（Ｓ２４）。
【００９８】
以上の動作により、ＰＷＲ＿ ＳＴＡＲＴへの電力供給が固定されるため、ＳＷ１を離しても、ＶＣＣ１に電力供給し続けることができるようになる（Ｓ２５）。
【００９９】
次に、図９に示す例における電源オフシーケンス（Ｓ３０〜Ｓ３３）を説明する。先ず、電源オフ開始前は、ＶＣＣ０がＨｉｇｈ、ＶＣＣ１がＨｉｇｈ、ＳＩＧ１がＨｉｇｈ、ＰＷＲ＿ＳＴＡＲＴがＨｉｇｈ、Ｎ１１がＨｉｇｈ、Ｎ１２がＬｏｗ、Ｎ１３がＬｏｗ、Ｎ１４がＬｏｗである（Ｓ３０）。
【０１００】
ここで、例えば、ユーザからの電源オフ要求信号を検知等により、Ｎ１１がＧＮＤに落ちると、ＳＩＧ１をＨｉｇｈからＬｏｗに落とす（Ｓ３１）。
【０１０１】
ＳＩＧ１をＨｉｇｈからＬｏｗにすることで、ＰＷＲ＿ＳＴＡＲＴがＨｉｇｈからＬｏｗになり、ｎｐｎトランジスタ３０２がオフになる（Ｓ３２）。
【０１０２】
抵抗３１９、抵抗３０４、コンデンサ３０３に比例してＮ１４がＬｏｗからＨｉｇｈに立ち上がる（Ｓ３３）。
【０１０３】
この際、コンデンサ３０３と抵抗３０４による時定数を大きくすることで、ＰＷＲ＿ＳＴＡＲＴ電圧を立下げてから、ＶＣＣ１への電力供給を止めるようにすることも好ましい。
【０１０４】
また、第１コンセントイン時電力非供給部３０６に入力電圧が一定電圧以下になると出力オフする電源監視ＩＣを実装することにより、遮断される電力によりＰＷＲ＿ＳＴＡＲＴとＶＣＣ１との電源立下タイミングを調整することも好ましい。
【０１０５】
次に、ＰｃｈＦＥＴ３０５がオフし、出力負荷コンデンサ３０９および出力負荷抵抗３１０により立ち下がる（Ｓ３３）。ここで、ＶＣＣ１にコンデンサ３０８を実装することによりＶＣＣ１の電圧立下タイミングを遅くし、ＰＷＲ＿ＳＴＡＲＴ電圧を立下げてから、ＶＣＣ１への電圧立下速度を遅くすることも好ましい。また、コンデンサ３０８に大容量のコンデンサを用いることで、電源遮断時においてＶＣＣ１をより放電させにくくできるため好ましい。
【０１０６】
また、ＶＣＣ０がコレクタに接続されたｎｐｎトランジスタ３０２および／またはｎｐｎトランジスタ３１１をＮチャネル電界効果トランジスタとすることにより、漏れ電流を減少させることができ、さらに、コンセントイン時の消費電力の低減を図ることができる。
【０１０７】
図１０（ａ）,（ｂ）に、本発明に係る電源シーケンス制御回路における電源シーケンス生成回路１２４の回路構成図の一例を示す。
【０１０８】
ここで、ＶＣＣ１,ＶＣＣ２,ＶＣＣ３は電源オン後、発生する電圧であり、その待機時の電圧はＶＣＣ１＞ＶＣＣ２＞ＶＣＣ３である。レギュレータ４２０（図６のレギュレータ２１０に相当）にＶＣＣ１が供給され、かつイネーブル端子（ＥＮＡＢＬＥ）に一定の電圧が供給されることにより、ＶＣＣ３の電圧が生成される。また、レギュレータ５２０（図６のレギュレータ２１１に相当）にＶＣＣ１が供給され、かつイネーブル端子に一定の電圧が供給されることにより、ＶＣＣ２の電圧が生成される。
【０１０９】
また、本実施形態においては、レギュレータ５２０の出力電圧を発生させるために必要な入出力電位差は、レギュレータ４２０の入出力電位差より小さいものとしている。さらに、出力負荷抵抗５２２及び出力負荷コンデンサ５２１（図６の出力負荷抵抗２１２及び出力負荷コンデンサ２１３に相当）はＶＣＣ３の出力負荷であり、出力負荷抵抗４２２及び出力負荷コンデンサ４２１（図６の出力負荷抵抗２１４及び出力負荷コンデンサ２１５に相当）はＶＣＣ２の出力負荷である。また、レギュレータ５２０として、出力電圧を発生させるために必要な入出力電位差が所定の値より大きい場合にのみ駆動するレギュレータを用いることも好ましい。
【０１１０】
先ず、ＶＣＣ１に電力供給が開始され始めてから、エンジン制御部１０１を起動させるまでの電源オンシーケンス（Ｓ４０〜Ｓ４６）を説明する。
【０１１１】
コンセントイン時は、ＶＣＣ１がＬｏｗ、ＶＣＣ２がＬｏｗ、ＶＣＣ３がＬｏｗ、ＰＷＲ＿ＳＴＡＲＴがＬｏｗ、Ｎ２０がＬｏｗ、Ｎ２１がＬｏｗ、Ｎ２２がＬｏｗ、Ｎ２３がＬｏｗ、Ｎ３１がＬｏｗ、Ｎ３２がＬｏｗ、Ｎ３３がＬｏｗである（Ｓ４０）。
【０１１２】
本実施形態では、２パターンの電源オン時の条件における電源オンシーケンスを説明する。先ず、電源オン時、ＶＣＣ１よりもＰＷＲ＿ＳＴＡＲＴが先に立ち上がってからＶＣＣ１が立ち上がる場合（パターン１：Ｓ４１〜Ｓ４３）を説明する。
【０１１３】
ＰＷＲ＿ＳＴＡＲＴ立上後は、ＶＣＣ１がＬｏｗ、ＶＣＣ２がＬｏｗ、ＶＣＣ３がＬｏｗ、ＰＷＲ＿ＳＴＡＲＴがＨｉｇｈ、Ｎ２０がＨｉｇｈ、Ｎ２１がＬｏｗ、Ｎ２２がＬｏｗ、Ｎ２３がＬｏｗ、Ｎ３１がＬｏｗ、Ｎ３２がＬｏｗ、Ｎ３３がＬｏｗである（Ｓ４１）。
【０１１４】
次に、ＶＣＣ１立上後でＶＣＣ２立上前は、ＶＣＣ１がＨｉｇｈ、ＶＣＣ２がＬｏｗ、ＶＣＣ３がＨｉｇｈ、ＰＷＲ＿ＳＴＡＲＴがＨｉｇｈ、Ｎ２０がＨｉｇｈ、Ｎ２１がＬｏｗ、Ｎ２２がＨｉｇｈ、Ｎ２３がＬｏｗ、Ｎ３１がＬｏｗ、Ｎ３２がＬｏｗ、Ｎ３３がＬｏｗである（Ｓ４２）。
【０１１５】
次に、ＶＣＣ２立上後は、ＶＣＣ１がＨｉｇｈ、ＶＣＣ２がＨｉｇｈ、ＶＣＣ３がＨｉｇｈ、ＰＷＲ＿ＳＴＡＲＴがＨｉｇｈ、Ｎ２０がＨｉｇｈ、Ｎ２１がＬｏｗ、Ｎ２２がＨｉｇｈ、Ｎ２３がＬｏｗ、Ｎ３１がＬｏｗ、Ｎ３２がＨｉｇｈ、Ｎ３３がＬｏｗである（Ｓ４３）。
【０１１６】
このように本実施形態に係る電源シーケンス制御回路によれば、上述の問題が生じること無く、レギュレータ４２０、レギュレータ５２０に依存して電源オンシーケンスを正常に達成することができる。
【０１１７】
次に、電源オン時、ＶＣＣ１とＰＷＲ＿ＳＴＡＲＴがほぼ同時に立ち上がる場合（パターン２：Ｓ４４〜Ｓ４６）を説明する。
【０１１８】
ＰＷＲ＿ＳＴＡＲＴおよびＶＣＣ１の同時立上時は、Ｎ２２とＮ２３との関係が確定しない可能性があるため、電源オン時において一瞬、放電抵抗４１２に電流が流れる場合がある（Ｓ４４）。
【０１１９】
次に、ＶＣＣ１立上後でＶＣＣ２立上前は、Ｎ３２とＮ３３との関係が確定しない可能性があるため、電源オン時において一瞬、放電抵抗５１１に電流が流れる場合がある（Ｓ４５）。
【０１２０】
次に、ＶＣＣ２立上後は、ＶＣＣ１がＨｉｇｈ、ＶＣＣ２がＨｉｇｈ、ＶＣＣ３がＨｉｇｈ、ＰＷＲ＿ＳＴＡＲＴがＨｉｇｈ、Ｎ２０がＨｉｇｈ、Ｎ２１がＬｏｗ、Ｎ２２がＨｉｇｈ、Ｎ２３がＬｏｗ、Ｎ３１がＬｏｗ、Ｎ３２がＨｉｇｈ、Ｎ３３がＬｏｗである（Ｓ４６）。
【０１２１】
このように本実施形態に係る電源シーケンス制御回路によれば、一瞬、若干の出力電流が増える場合はあるが、電源オンシーケンスを正常に達成することができる。
【０１２２】
次に、電源オフシーケンス（Ｓ５０〜Ｓ５６）を説明する。待機時は、ＶＣＣ１がＨｉｇｈ、ＶＣＣ２がＨｉｇｈ、ＶＣＣ３がＨｉｇｈ、ＰＷＲ＿ＳＴＡＲＴがＨｉｇｈ、Ｎ２０がＨｉｇｈ、Ｎ２１がＬｏｗ、Ｎ２２がＨｉｇｈ、Ｎ２３がＬｏｗ、Ｎ３１がＬｏｗ、Ｎ３２がＨｉｇｈ、Ｎ３３がＬｏｗである（Ｓ５０）。
【０１２３】
電源オン時（Ｓ４１〜Ｓ４６）と同様、本実施形態では、２パターンの電源オン時の条件における電源オフシーケンスを説明する。先ず、電源オフ時、ＰＷＲ＿ＳＴＡＲＴが十分先に立ち下がって、ＶＣＣ２とＶＣＣ３を放電させてからＶＣＣ１が立ち下がる場合（パターン１：Ｓ５１〜Ｓ５３）を説明する。
【０１２４】
ＰＷＲ＿ＳＴＡＲＴ立下後は、ＶＣＣ１がＨｉｇｈ、ＶＣＣ２がＨｉｇｈ、ＶＣＣ３がＨｉｇｈ、ＰＷＲ＿ＳＴＡＲＴがＬｏｗ、Ｎ２０がＨｉｇｈ、Ｎ２１がＬｏｗ、Ｎ２２がＨｉｇｈ、Ｎ２３がＬｏｗ、Ｎ３１がＨｉｇｈ、Ｎ３２がＬｏｗ、Ｎ３３がＨｉｇｈである（Ｓ５１）。
【０１２５】
本実施形態に係る電源シーケンス制御回路によれば、ＶＣＣ２の放電開始とＶＣＣ２を生成するレギュレータ５２０をオフするタイミングをほぼ同時にできる。また、放電抵抗５１１により放電速度を上げることができる。
【０１２６】
ＶＣＣ２立下後でＶＣＣ３立下前は、ＶＣＣ１がＨｉｇｈ、ＶＣＣ２がＬｏｗ、ＶＣＣ３がＨｉｇｈ、ＰＷＲ＿ＳＴＡＲＴがＬｏｗ、Ｎ２０がＬｏｗ、Ｎ２１がＨｉｇｈ、Ｎ２２がＬｏｗ、Ｎ２３がＨｉｇｈ、Ｎ３１がＨｉｇｈ、Ｎ３２がＬｏｗ、Ｎ３３がＨｉｇｈである（Ｓ５２）。
【０１２７】
本実施形態に係る電源シーケンス制御回路によれば、ＶＣＣ２の電圧立下を検知してから、ＶＣＣ３の放電開始とＶＣＣ３を生成するレギュレータ４２０をオフするタイミングをほぼ同時にできる。また、放電抵抗４１２により放電速度を上げることができる。
【０１２８】
ＶＣＣ３立下後でＶＣＣ１立下は、ｎｐｎトランジスタ４０７のＶｂｅ以下になると、レギュレータ４２０のイネーブル端子に電圧が入る（Ｓ５３）。本実施形態において、Ｖｂｅは０.６〜０.７Ｖ程度であり、０.６〜０.７Ｖの入力電圧供給ではレギュレータ４２０は動作しないこととしているため問題は生じない。
【０１２９】
このように本実施形態に係る電源シーケンス生成回路によれば、レギュレータ４２０、レギュレータ５２０に依存せずに、電源オフシーケンスを正常に達成することができる。
【０１３０】
次に、電源オフ時、ＰＷＲ＿ＳＴＡＲＴとＶＣＣ１がほぼ同時に立ち下がる場合（パターン２：Ｓ５４〜Ｓ５６）を説明する。
【０１３１】
ＰＷＲ＿ＳＴＡＲＴおよびＶＣＣ１同時立下時は、Ｎ２２とＮ２３との関係が確定しない可能性があるため、電源オフ時、レギュレータ４２０及び５２０が動作停止するまで、ＶＣＣ２への電圧が供給されている状態で放電抵抗５１１に電流が流れ、ＶＣＣ３への電圧が供給されている状態で放電抵抗４１２に電流が流れる場合がある。
【０１３２】
しかしながら、ＶＣＣ１＞ＶＣＣ２＞ＶＣＣ３より、ＶＣＣ２を出力しているレギュレータ５２０は、ＶＣＣ３を出力しているレギュレータ４２０よりも入出力電位差が少ないため、ＶＣＣ２を先に停止させることができる。
【０１３３】
さらに、ＶＣＣ２、ＶＣＣ３共に放電を実施していることから、入力電圧ＶＣＣ１の放電速度も上がり、ＶＣＣ２停止直後に、ＶＣＣ１の入出力電位差が少なくなりＶＣＣ３も停止する。
【０１３４】
また、放電に使用しているＮｃｈＦＥＴ４１３のゲートに大容量コンデンサ４１４及び放電に使用しているＮｃｈＦＥＴ５１２のゲートに大容量コンデンサ５１３を実装しているため、ＶＣＣ１の電位が下がったとしても、ＶＣＣ２とＶＣＣ３の放電は中断されないため、電源立下シーケンスも達成できる。
【０１３５】
このように本実施形態の電源シーケンス生成回路によれば、レギュレータ４２０、レギュレータ５２０に依存するが、電源オフシーケンスを正常に達成することができる。
【０１３６】
ここで、抵抗４０８,４０９,４１０、トランジスタ４１１、放電抵抗４１２、ＮｃｈＦＥＴ４１３およびコンデンサ４１４からなる放電回路とＰＷＲ＿ＳＴＡＲＴとを接続するダイオード４０１をショットキーバリアダイオードとすることも好ましい。このようにすることにより、各電源電圧放電時に、ＰＷＲ＿ＳＴＡＲＴをより小さい状態で各電源電圧を停止できるので、さらに電源シーケンスを制御しやすくすることができる。
【０１３７】
また、ＶＣＣ２と放電回路とを接続するダイオード４０２の順方向電圧を高くすることも好ましい。このようにすることにより、各電源電圧の放電時に、ＶＣＣ２をより大きい状態で各電源電圧を停止できるので、さらに電源オフ時の消費電力を減らすことができる。
【０１３８】
また、図１１（ａ）,（ｂ）に、電源シーケンス生成回路１２４の第２の実施形態を示す。尚、図１０に示した第１の実施形態と同様の回路構成要素については、同様の符号を付している。図１１に示す電源シーケンス生成回路によっても、電源オフ時、ＰＷＲ＿ＳＴＡＲＴとＶＣＣ１がほぼ同時に立ち下がる場合と同条件で、レギュレータ４２０、レギュレータ５２０に依存するが、電源オフシーケンスを正常に達成することができる。
【０１３９】
図１２に、図９，図１０に示した第１の実施形態の電源シーケンス制御回路における電源立上立下時タイミングチャートを示す。上述のように、電源オフ時、ＰＷＲ＿ＳＴＡＲＴ立下り（Ｔ１）に同期して、ＶＣＣ２が放電し、ＶＣＣ２が一定の電位（Ｔ２）まで下がると、ＶＣＣ３が放電することを示している。
【０１４０】
尚、上述の実施形態は本発明の好適な実施の例ではあるがこれに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変形実施可能である。
【符号の説明】
【０１４１】
１  画像形成装置（インクジェット記録装置）
１００  制御部
１０１  エンジン制御部
１０３  分断部
１１０  操作表示部
１１１  電力制御部
１１２  ホストＰＣ
１１３  ＣＰＵ
１１４  ＲＯＭ
１１５  ＲＡＭ
１１６  ホストＩ／Ｆ
１２１  スイッチ（ＳＷ１）
１２２  第１の電力遮断回路
１２３  第２の電力遮断回路
１２４  電源シーケンス生成回路
３０１  ＰｃｈＦＥＴ（第１の電界効果トランジスタ）
３０２  ｎｐｎトランジスタ
３０３  コンデンサ
３０４  放電抵抗
３０５  ＰｃｈＦＥＴ（第２の電界効果トランジスタ）
３０６  第１コンセントイン時電力非供給部
３０７  第２コンセントイン時電力非供給部
３０８  コンデンサ
３０９  出力負荷コンデンサ
３１０  出力負荷抵抗
３１１  ｎｐｎトランジスタ
３１２  ＰｃｈＦＥＴ
３１３,３１４,３１５,３１６,３１７,３１８,３１９  抵抗
４０１  ダイオード（ショットキーバリアダイオード）
４０２  ダイオード
４０３,４０５,４０６,４０８,４０９,４１０  抵抗
４０４,４１１  トランジスタ
４０７  ｎｐｎトランジスタ
４１２  放電抵抗
４１３  ＮｃｈＦＥＴ
４１４  コンデンサ
４２０  レギュレータ（第２のレギュレータ）
４２１  出力負荷コンデンサ
４２２  出力負荷抵抗
５０１,５０２,５０４,５０５,５０７,５０８,５０９  抵抗
５０３,５０６,５１０  トランジスタ
５１１  放電抵抗
５１２  ＮｃｈＦＥＴ
５１３  コンデンサ
【先行技術文献】
【特許文献】
【０１４２】
【特許文献１】特開２０００−１５２４９７号公報
【特許文献２】特開２００２−２７１９７８号公報
【特許文献３】特開２００５−２６９８１２号公報
【図１】
2010198202.tif 000003
【図２】
2010198202.tif 000004
【図３】
2010198202.tif 000005
【図４】
2010198202.tif 000006
【図５】
2010198202.tif 000007
【図６】
2010198202.tif 000008
【図７】
2010198202.tif 000009
【図８】
2010198202.tif 000010
【図９】
2010198202.tif 000011
【図１０】
2010198202.tif 000012
【図１１】
2010198202.tif 000013
【図１２】
2010198202.tif 000014
【図１３】
2010198202.tif 000015
【図１４】
2010198202.tif 000016
【図１５】
2010198202.tif 000017
【図１６】
2010198202.tif 000018
【図１７】
2010198202.tif 000019