(57)【要約】【課題】本発明は、ＩＣ（integrated circuit）の集積度が向上し、しかもショートチャネル効果を防止することができるＭＯＳ半導体デバイスを形成する方法を提供する。【解決手段】ＤＲＡＭアクセストランジスタのようなメモリデバイスであって、窪み付きゲート構造を有するメモリデバイスを形成する方法が開示されている。まず、絶縁用のフィールド酸化物領域（２１）が半導体基板上に形成され、ついで、窒化シリコン層（１８）にパターン形成が行われ、エッチングによりトランジスタトレンチ（２２）が得られる。その後にデポジットされたポリシリコンであって、ゲート構造形成のためのポリシリコンを、隣接し隆起した窒化シリコン構造に対して研磨できるようにするため、このトランジスタトレンチに隣接するフィールド酸化物領域に窪みが設けられる。【選択図】図２２
2010034567.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイス用のゲート構造を形成する方法において、
半導体基板上に絶縁層を形成するステップと、
前記半導体基板内に、前記絶縁層を通じて延在させた第１組のトレンチを画定するステップと、
前記第１組のトレンチを絶縁材料で充填して絶縁トレンチを形成するステップと、
前記半導体基板内に、前記第１組のトレンチと直交する方向に前記絶縁層を通じて延在させた第２組のトレンチを画定するステップと、
前記絶縁トレンチの領域をエッチングして、窪み付き絶縁トレンチを、前記第２組のトレンチに隣接して形成するステップと、
前記第２組のトレンチ内にゲート酸化物を形成するステップと、
前記ゲート酸化物上および前記窪み付き絶縁トレンチに導電層を形成するステップと、
前記窪み付き絶縁トレンチに関する前記導電層を研磨して導電性ゲートを形成するステップと
を備えたことを特徴とする方法。
【請求項２】
請求項１において、前記導電性ゲート上に保護層を形成するステップをさらに備えたことを特徴とする方法。
【請求項３】
請求項１において、酸化物層を、前記半導体基板と前記絶縁層との間に形成するステップをさらに備えたことを特徴とする方法。
【請求項４】
請求項１において、前記第１組のトレンチは、約１０００Åから約１００００Åの深さまでエッチングされることを特徴とする方法。
【請求項５】
請求項１において、前記第２組のトレンチは、約１０００Åから約１００００Åの深さまでエッチングされることを特徴とする方法。
【請求項６】
請求項１において、前記第２組のトレンチは、前記半導体基板を約５００Åから約５０００Åの深さまでエッチングして形成されることを特徴とする方法。
【請求項７】
請求項１において、前記絶縁トレンチの領域をエッチングする工程は、前記絶縁材料をプラズマエッチングするステップを含むことを特徴とする方法。
【請求項８】
請求項７において、前記絶縁材料は、約５００Åから約３０００Åまでエッチングされることを特徴とする方法。
【請求項９】
請求項１において、前記導電層は、ポリシリコンで形成されることを特徴とする方法。
【請求項１０】
請求項１において、前記導電層は、デポジションによって形成されることを特徴とする方法。
【請求項１１】
請求項１において、前記導電性ゲートをエッチングして窪み付き導電性ゲートを形成するステップをさらに備えたことを特徴とする方法。
【請求項１２】
請求項１１において、前記導電性ゲートは、約１００Åから約３００Åまでエッチングされることを特徴とする方法。
【請求項１３】
請求項１２において、前記窪み付き導電性ゲート上に誘電体層を形成するステップをさらに備えたことを特徴とする方法。
【請求項１４】
請求項１２において、前記窪み付き導電性ゲート上にシリサイド層を形成するステップをさらに備えたことを特徴とする方法。
【請求項１５】
請求項１において、前記絶縁層は、窒化シリコンおよび酸化シリコンからなるグループから選択された材料から形成されることを特徴とする方法。
【請求項１６】
請求項１において、前記ゲート構造の側壁に絶縁スペーサを形成するステップをさらに備えたことを特徴とする方法。
【請求項１７】
請求項１において、前記絶縁材料は、酸化物材料を含むことを特徴とする方法。
【請求項１８】
メモリセルを形成する方法であって、シリコン基板上に絶縁層を設けるステップと、前記シリコン基板内に作成されたゲート構造と、前記ゲート構造に隣接して配設された前記シリコン基板中のソース／ドレイン領域と、前記ソース／ドレイン領域上に形成されたコンデンサとを含むトランジスタを形成するステップとを備え、前記ゲート構造を形成するステップは、
絶縁材料で充填された絶縁トレンチであって、前記絶縁層を貫通し前記シリコン基板内に延在させた少なくとも１つの絶縁トレンチを形成するステップと、
前記絶縁層を貫通し前記シリコン基板内に、前記絶縁トレンチと直交する方向に延在させた少なくとも１つのトランジスタトレンチを画定するステップと、
前記絶縁トレンチの領域をエッチングして、少なくとも１つの窪み付き絶縁トレンチを、前記トランジスタトレンチに隣接して形成するステップと、
前記トランジスタトレンチにゲート酸化物層を形成するステップと、
前記ゲート酸化物層上および前記窪み付き絶縁トレンチ上に導電層を形成するステップと、
前記窪み付き絶縁トレンチに関する前記導電層を研磨して導電性ゲートを形成するステップと、
前記導電性ゲート上に保護層を形成するステップと
をさらに備えたことを特徴とする方法。
【請求項１９】
請求項１８において、前記絶縁トレンチは、約１０００Åから約１００００Åの深さまでエッチングされることを特徴とする方法。
【請求項２０】
請求項１８において、前記トランジスタトレンチは、約１０００Åから約１００００Åの深さまでエッチングされることを特徴とする方法。
【請求項２１】
請求項１８において、前記トランジスタトレンチは、前記シリコン基板を約５００Åから約５０００Åの深さまでエッチングして形成されることを特徴とする方法。
【請求項２２】
請求項１８において、前記絶縁トレンチの領域をエッチングする工程は、前記絶縁材料をプラズマエッチングするステップを備えたことを特徴とする方法。
【請求項２３】
請求項２２において、前記絶縁材料は、約５００Åから約３０００Åまでエッチングされることを特徴とする方法。
【請求項２４】
請求項１８において、前記導電層は、ポリシリコンで形成されることを特徴とする方法。
【請求項２５】
請求項１８において、前記導電層は、デポジションによって形成されることを特徴とする方法。
【請求項２６】
請求項１８において、前記導電性ゲートをエッチングして窪み付き導電性ゲートを形成するステップをさらに備えたことを特徴とする方法。
【請求項２７】
請求項２６において、前記導電性ゲートは、約１００Åから約３００Åまでエッチングされることを特徴とする方法。
【請求項２８】
請求項２６において、前記窪み付き導電性ゲート上に誘電体層を形成するステップをさらに備えたことを特徴とする方法。
【請求項２９】
請求項２６において、前記窪み付き導電性ゲート上にシリサイド層を形成するステップをさらに備えたことを特徴とする方法。
【請求項３０】
請求項１８において、前記絶縁層は、窒化シリコンおよび酸化シリコンからなるグループから選択された材料で形成されることを特徴とする方法。
【請求項３１】
請求項１８において、前記絶縁材料は、酸化物材料を含むことを特徴とする方法。
【請求項３２】
請求項１８において、絶縁スペーサを前記ゲート構造の側壁に形成するステップをさらに備えたことを特徴とする方法。
【請求項３３】
請求項１８において、前記メモリセルは、ＤＲＡＭメモリセルであることを特徴とする方法。
【請求項３４】
請求項１８において、前記メモリセルは、ＩＣ（integrated circuit）の一部であることを特徴とする方法。
【請求項３５】
請求項１８において、前記メモリセルは、プロセッサに結合されたメモリ回路の一部であり、前記プロセッサと前記メモリ回路の少なくとも一方は、前記ゲート構造を備えたことを特徴とする方法。
【請求項３６】
半導体デバイス用のトランジスタ構造を形成する方法において、
半導体基板上の絶縁層に、絶縁材料を有し第１方向に延在させた絶縁領域を形成する工程と、
１組のトレンチを、前記第１方向と直交する第２方向に、前記絶縁層から前記半導体基板内に延在するように形成した工程と、
前記絶縁領域の領域を窪ませ、前記１組のトレンチに隣接する窪みを有する絶縁領域を形成する工程と
を備えたことを特徴とする方法。
【請求項３７】
請求項３６において、前記１組のトレンチにゲート酸化物を形成する工程と、
前記ゲート酸化物および前記窪みを有する絶縁領域上に導電層を形成する工程と、
前記窪みを有する絶縁領域に関する前記導電層を研磨して導電性ゲートを形成する工程と
をさらに備えたことを特徴とする方法。
【請求項３８】
請求項３７において、前記導電性ゲートをエッチングして窪み付き導電性ゲートを形成する工程をさらに備えたことを特徴とする方法。
【請求項３９】
請求項３８において、前記導電性ゲートは、約１００Åから約３００Åまでエッチングされることを特徴とする方法。
【請求項４０】
請求項３８において、前記窪み付き導電性ゲートは、約１０００Åから約２０００Åの幅に形成されることを特徴とする方法。
【請求項４１】
請求項３８において、前記窪み付き導電性ゲート上にシリサイド層を形成する工程をさらに備えたことを特徴とする方法。
【請求項４２】
半導体デバイス用のゲート構造を形成する方法において、
半導体基板上の絶縁層内に、絶縁材料を有し第１方向に延在させた絶縁領域用の浅いトレンチを形成する工程と、
前記半導体基板内に、前記絶縁層から延在させた複数のトレンチを形成する工程であって、前記複数のトレンチが、前記第１方向と直交する第２方向に形成される工程と、
前記浅いトレンチの領域を窪ませ、前記複数のトレンチに隣接する絶縁領域用の窪みを有する浅いトレンチを形成する工程と、
前記複数のトレンチ内にゲート酸化物を形成する工程と、
前記ゲート酸化物および絶縁領域用の前記窪みを有する浅いトレンチ上に導電層を形成する工程と、
絶縁領域用の前記窪みを有する浅いトレンチに関する前記導電層を研磨して導電性ゲートを形成する工程と、
前記導電性ゲートをエッチングして窪み付き導電性ゲートを形成する工程と
を備えたことを特徴とする方法。
【請求項４３】
請求項４２において、前記窪み付き導電性ゲートは、約１０００Åから約２０００Åの幅に形成されることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＲＡＭ（dynamic random access memory）セルに関し、詳細には、それを形成するための新規なプロセスに関する。
【背景技術】
【０００２】
ＤＲＡＭは、典型的には、アクセスデバイス、例えば、ＭＯＳＦＥＴ（metal-oxide-semiconductor field effect transistor）に結合された電荷蓄積コンデンサ（または、セルコンデンサ）を備えている。このＭＯＳＦＥＴは、当該コンデンサに電荷を供給したり、当該コンデンサから電荷を除去したりする機能を有するから、蓄積された電荷によって定義された論理状態に影響を及ぼす。当該コンデンサに蓄積された電荷の量は、電極（または、蓄積ノード）の面積と、電極間の間隔と、によって決定される。ＤＲＡＭの動作条件、例えば、動作電圧と、漏れ速度と、リフレッシュ速度とにより、一定の最小電荷がコンデンサに蓄積されることが、一般に、規定されることになる。
【０００３】
メモリ容量が益々増加していることから、記憶セルをさらに多く詰め込まなければならないが、これら記憶セルにそれぞれ必要なキャパシタンスは、維持されることになる。これは、仮に次世代の拡張されたメモリアレイデバイスの製造を成功させる場合には、ＤＲＡＭ製造技術に対する要求が厳しくなる、ということである。最近、セルコンデンサの充填密度を高め、及び／又は、同時にトランジスタサイズを縮小する試みがなされているが、限られた成果しか得られていない。例えば、１つのアプローチは、基板上に形成されたトランジスタゲート電極と、ソース／ドレイン領域との長さを短くして、集積密度を高めることである。残念ながら、閾値電圧の低下、および／または、いわゆるショートチャネル効果（short channel effect）、例えば、パンチスルー現象（punch through）が現れる可能性が高い。周知のスケーリング方法が、上記の不都合な点を改善するのに効果的である。しかし、このアプローチによれば、基板密度は増大するが、供給電圧を低下させる必要があり、このため、電気ノイズに関するマージンが減少し、閾値電圧が変動することになる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、ＩＣ（integrated circuit）の集積度が向上し、しかもショートチャネル効果を防止することができるＭＯＳ半導体デバイスを形成する方法に対するニーズがある。
【課題を解決するための手段】
【０００５】
本発明は、メモリデバイス、例えば、窪み付きゲート構造（recessed gate structure）を有するＤＲＡＭアクセストランジスタを形成する方法を提供する。半導体基板上に、まず、絶縁用のフィールド酸化物領域が形成され、ついで、トランジスタグループが窒化シリコン層にパターン形成され、エッチングされる。そして、隣接し隆起した窒化シリコン構造に関し、その後にデポジットされたポリシリコンであって、ゲート構造形成のためのポリシリコンを研磨するため、トランジスタトレンチに隣接するフィールド酸化物領域に窪みが設けられる。
【０００６】
本発明の上記およびその他の利点は、本発明の例示的な実施形態の詳細な説明および添付の図面からより明らかとなるであろう。
【図面の簡単な説明】
【０００７】
【図１】本発明の方法に従ってＤＲＡＭアクセストランジスタがその上に形成される半導体デバイスの一部の３次元図を示す図である。
【図２】図１のデバイスの、図１に示す処理ステップに続く処理ステップの３次元図である。
【図３】図１のデバイスの、図２に示す処理ステップに続く処理ステップの３次元図である。
【図４】図１のデバイスの、図３に示す処理ステップに続く処理ステップの３次元図である。
【図５】図１のデバイスの、図４に示す処理ステップに続く処理ステップの３次元図である。
【図６】図１のデバイスの、図５に示す処理ステップに続く処理ステップの３次元図である。
【図７】図１のデバイスの、図６に示す処理ステップに続く処理ステップの３次元図である。
【図８】図７のデバイスの８−８′線断面図である。
【図９】図７のデバイスの９−９′線断面図である。
【図１０】図７のデバイスの１０−１０′線断面図である。
【図１１】図１０のデバイスの、図１０に示す処理ステップに続く処理ステップの断面図である。
【図１２】図１０のデバイスの、図１１に示す処理ステップに続く処理ステップの断面図である。
【図１３】図１０のデバイスの、図１２に示す処理ステップに続く処理ステップの断面図である。
【図１４】図７のデバイスの、図１２に示す処理ステップに続く処理ステップの１４−１４′線断面図である。
【図１５】図７のデバイスの、図１２に示す処理ステップに続く処理ステップの１５−１５′線断面図である。
【図１６】図１０のデバイスの、図１３に示す処理ステップに続く処理ステップの断面図である。
【図１７】図１０のデバイスの、図１６に示す処理ステップに続く、本発明の第１実施形態による処理ステップの断面図である。
【図１８】図１０のデバイスの、図１６に示す処理ステップに続く、本発明の第２実施形態による処理ステップの断面図である。
【図１９】図１８のデバイスの、図１８に示す処理ステップに続く処理ステップの断面図である。
【図２０】図１８のデバイスの、図１９に示す処理ステップに続く処理ステップの断面図である。
【図２１】図１８のデバイスの、図２０に示す処理ステップに続く処理ステップの断面図である。
【図２２】図１８のデバイスの、図２１に示す処理ステップに続く処理ステップの断面図である。
【図２３】本発明の方法に従って形成されたＤＲＡＭアクセストランジスタを有するコンピュータシステムの図である。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の特定の例示的な実施形態を詳細に説明する。これら実施形態については、当業者が本発明を実施できる程度に詳細に説明するが、当然、他の実施形態を利用することができ、構造的、論理的、および電気的な変更を行うことができる。
【０００９】
以下の説明で使用する「ウェハ」または「基板」という用語には、露出した半導体表面を有する任意の半導体ベースの構造を含めることができる。ウェハおよび構造には、ＳＯＩ（silicon-on insulator）と、ＳＯＳ（silicon-on sapphire）と、ドープド半導体及びアンドープド半導体と、ベース半導体基礎により支持されたシリコンのエピタキシャル層と、その他の半導体構造とが含まれることは、当然のことである。この半導体はシリコンベースである必要はない。この半導体は、シリコンゲルマニウムか、ゲルマニウムか、又はガリウム砒素とすることができる。
【００１０】
各図面を説明する。各図において、同様の要素は同様の番号を付してあり、図１〜図２２は、本発明の例示的な実施形態に従って形成されたアクセストランジスタを有するＤＲＡＭメモリデバイス１００（図２２）の形成方法を示す。図１の半導体基板１０上には、薄い熱成長酸化物層１２が、慣用の半導体処理技法に従って、約５０Åから約２００Åの厚さに形成されている。次に、基板１０および酸化物層１２の上に、絶縁層１４、例えば、約１００Åから約１０００Åの窒化シリコン（Ｓｉ3Ｎ4）層１４（図１）が、デポジットされる。窒化シリコン層１４は、周知のポジションプロセス、例えば、とりわけ、ＣＶＤ（chemical vapor deposition）によるスパッタリングや、電子サイクロトロン共鳴プラズマ強化ＣＶＤによる低温デポジションにより、形成することができる。以下、絶縁層１４を「窒化シリコン層１４」というが、この絶縁層１４は例えば酸化シリコンその他の絶縁材料で形成することもできることから、当然、本発明は、窒化シリコンを使用することに限定されるものではない。
【００１１】
次に、窒化シリコン層１４が、窒化シリコン層１４上に約１０００Åから約１００００Åの厚さに形成されたフォトレジスト層１５（図２）を使用して、パターン形成される。フォトレジスト層１５はマスク（図示せず）を用いてパターン形成されるが、窒化シリコン層１４は、パターン形成されたフォトレジストを介して、異方エッチングされ、これにより、幅Ｗが約１０００Åから約２０００Åの複数の窒化シリコン列１８と、ＳＴＩ（shallow trenches for isolation）２０とが得られる。これを図３に示す。ＳＴＩ２０を得るため、窒化シリコン層１４と、酸化物層１２と、基板１０とを、全て、深さ約１０００Åから約１００００Åまで、好ましくは、約５０００Åまで、エッチングする。ＳＴＩ２０を形成した後、フォトレジスト層１５が、例えば酸素プラズマのような慣用の技法によるか、あるいはＵＶ照射で基板１０を照射してフォトレジストを劣化させることによって、除去され、図４の構造が得られる。
【００１２】
ＳＴＩ２０が形成された（図３〜図４）後、図５に示すように、これらトレンチに、絶縁誘電体２１が充填される。トレンチ２０を充填するため、絶縁に適した任意の誘電体を採用することができる。例示的な実施形態においては、トレンチ２０は、ＨＤＰ（high density plasma）酸化物、すなわち、狭いトレンチを効率的に充填する高い能力を有する材料で、充填されている。あるいはまた、トレンチ２０を絶縁誘電体２１で充填する前に、トレンチ底部の隅部を滑らかにし、しかもトレンチ充填用の誘電体における応力を減少させるため、例えば酸化物または窒化シリコンの絶縁層（図示せず）を、これらトレンチの側壁に形成することもできる。
【００１３】
図６を説明する。窒化シリコン列１８に対して、パターン形成しエッチングして、領域Ａを、絶縁誘電体２１およびトランジスタトレンチ２２に隣接して、形成する。トランジスタトレンチ２２を得るため、窒化シリコン層１４と、酸化物層１２と、基板１０とを、全て、リアクティブイオンエッチングにより、例えば深さ約１０００Åから約１００００Åまでエッチングする。トランジスタトレンチ２２には、次に詳細に説明するように、後で、ＤＲＡＭメモリデバイス１００（図２２）のゲート構造が形成されることになる。トランジスタトレンチ２２を形成するため、基板１０を、約５００Åから約５０００Åの深さλ（図６）まで、エッチングする。
【００１４】
トランジスタトレンチ２２（図６）を形成し、領域Ａ（図６）を形成した後、窪み構造２４を、絶縁領域Ｂに隣接して得るため、絶縁誘電体２１を、図７に示すように、選択性エッチング液を用いて部分的にエッチングする。例えばプラズマエッチングのような方向性エッチングプロセスにより、絶縁誘電体２１を、約５００Åから約３０００Åの深さδ（図７）まで、エッチングする。次に説明するように、その後にデポジットされたポリシリコンであって、窒化シリコン層１４からの残留窒化シリコンに関するポリシリコンを、化学機械的に研磨することができるようにするため、絶縁誘電体２１に窪みが設けられる。本発明をより良く理解するため、窪み構造２４（図７）と、絶縁領域Ｂ（図７）との断面図を、トランジスタトレンチ２２に関連させて、図８および図９に示す。
【００１５】
図１０を説明する。図１０は、図７の１０−１０′線断面図であって、領域Ａとトランジスタトレンチ２２とを示す。この時点においては、トランジスタゲート構造を形成する処理ステップは、慣用の半導体処理技法に従って進行する。であるから、薄いゲート酸化物層２９が、まず、図１１に示すように、トランジスタトレンチ２２の側壁および底部に形成される。薄いゲート酸化物層２９を、酸素雰囲気中で、約６００℃から約１０００℃の間の温度で、約３０Åから約１００Åの厚さまで、熱成長させることができる。
【００１６】
ついで、ポリシリコン層３０（図１２）が、領域Ａ、Ｂ上にともに形成され、同様に、基板１０のトランジスタトレンチ２２と、窪み構造２４内部に形成される。ポリシリコン層３０は、ＬＰＣＶＤプロシージャにより、約３００℃から約７００℃の温度で、薄いゲート酸化物層２９上にデポジットさせることができる。ポリシリコン層３０をデポジットした後、ポリシリコン層３０を、図１３に示すように、領域Ａの窒化シリコン層１４面かその近傍まで平坦化して、ポリシリコンゲート層３２を形成する。平坦化するため、ＣＭＰ（chemical mechanical polishing）を使用することができるが、必要なら、他の適切な方法も使用することができる。ポリシリコンのＣＭＰが、窒化物層１４上でどのようにして停止するかをより良く理解するには、図１４〜図１５を参照されたい。図１４〜図１５は、図７の１４−１４′線断面図と、１５−１５′線断面図であるが、導電層３０をデポジットし研磨した後の図である。
【００１７】
図１６を説明する。図１６は、図１３の構造において、ポリシリコンゲート層３２と薄いゲート酸化物層２９の一部とを、約１００Åから約５００Åだけ、エッチングした後の図である。図１６に示したように、窪み領域３４とポリシリコンゲート３３とを得るため、ポリシリコンゲート層３２と、薄いゲート酸化物層２９の一部とが、選択的に、領域Ａの窒化シリコン１４まで、エッチングされる。
【００１８】
本発明の例示的な実施形態においては、次に、ポリシリコンゲート３３上に、誘電体層３５（図１７）が形成され、図１６の窪み領域３４が完全に充填される。誘電体層３５は、例えば酸化物材料を含むことができ、例えば慣用の堆積方法と、その後のＣＭＰによる研磨で形成することができる。
【００１９】
あるいはまた、シリサイド（図示せず）を形成することができる金属層を、約２００Åから約５００Åの厚さまで、ポリシリコンゲート３３上にデポジットさせることもできる。デポジットするため、ＲＦまたはＤＣによるスパッタリングを利用することができるが、ＣＶＤのような他の同様の方法も使用することができる。シリサイドを形成することができる金属をデポジットした後、ポリシリコンゲート３３と直接接触する金属が、そのシリサイドに転化するようにするため、基板１０に、典型的には、約１０から６０秒間、窒素雰囲気中で、約６００℃から約８５０℃で、ＲＴＡ（rapid thermal anneal）を行う。図１８に示すように、シリサイド領域３７は、ポリシリコンゲート３３上に導電領域を形成する。好ましくは、この難熔性を有する金属は、シリサイドのように、低抵抗で、抵抗率が小さい。しかし、この難熔性の金属シリサイドには、チタン、コバルト、タングステン、タンタル、モリブデン、および白金を含む任意の難熔性金属を備えることができるが、この任意の難熔性金属に含まれるものはこれらに限定されるものではない。
【００２０】
選択性エッチング液を用いて任意の未反応金属を除去した後、領域Ａの窒化物部分を、例えばエッチングによって除去し（図１９）、ＤＲＡＭメモリデバイス１００のゲートスタック９０（図２０）の形成を完了する。ゲートスタック９０を完成させるための次の処理ステップにおいては、ポリシリコンゲート３３上に形成されたシリサイド領域３７を参照し例示するが、本発明はこの実施形態に限定されるものではないことは当然のことであり、他の実施形態、例えば、誘電材料３５（図１７）のような誘電材料を含むゲートスタックであって、ポリシリコンゲート上に形成されたゲートスタックを形成する実施形態も、企図されていることは当然のことである。いずれにしろ、キャップ材料を基板１０上にデポジットし、基板上を平坦化し、これにより、キャップ領域６０（図２０）をシリサイド領域３７上に形成する。このキャップ材料は、窒化シリコンまたは酸化シリコンのようなシリコン誘電体で形成することができるが、ＴＥＯＳまたはカーバイドも使用することができる。
【００２１】
この時点で、ゲート酸化物層２９と、ポリシリコンゲート３３と、シリサイド領域３７と、窒化物キャップ６０とをそれぞれ有する窪みを有するゲートスタック９０（図２０）が形成される。次に、ゲートスタックで画定される隣接するトランジスタのソース領域９２（図２１）とドレイン領域９４（図２１）のドーパント注入から、ゲート構造をマスクする必要がある慣用の注入プロセスで、窪みを有するゲートスタック９０を使用することができる。
【００２２】
フロープロセスにおける次のステップは、図２１に示した窒化物スペーサ９５ａ、９５ｂの形成である。次に、導体および／またはコンデンサ用の接触開口を、例えばＢＰＳＧのような酸化物層９３を貫いて、半導体基板１０内に形成するための慣用の処理ステップを、窒化物スペーサ９５ａ、９５ｂで保護された窪みを有するゲートスタック９０に対して、施すことができる。そこで、慣用の処理ステップは、導体９６およびコンデンサ９７を形成するため実施することができ、同様に、ＤＲＡＭメモリデバイス１００のような半導体デバイスを製造するのに必要な他の相互接続構造を形成するために実施することができる。これら全てを図２２に示す。
【００２３】
本発明の実施形態に従って形成された窪みを有するゲートスタック９０（図２０〜２２）は、図２３に示すように、メモリ回路４４８、例えばＤＲＡＭメモリデバイス１００を含むプロセッサベースのシステム４００中のような任意のＩＣ構造で使用することができる。コンピュータシステムのようなプロセッサシステムは、一般に、ＣＰＵ（central processing unit）４４４、例えば、マイクロプロセッサ、デジタル信号プロセッサその他のプログラマブルデジタルロジックデバイスであって、バス４５２を介してＩ／Ｏ（input/output）デバイス４４６と通信するもの、を備えている。メモリ４４８はバス４５２を介してシステムと通信する。
【００２４】
上記の説明および図面は、本発明の特徴および利点を達成する例示的な実施形態の例示に過ぎない。本発明の精神および範囲から逸脱しない限り、特定のプロセス条件および構造に対して修正および置換を行うことができる。したがって、本発明は、上記の説明および図面によって限定されず、ただ、特許請求の範囲によってのみ限定されるものである。
【図１】
2010034567.tif 000003
【図２】
2010034567.tif 000004
【図３】
2010034567.tif 000005
【図４】
2010034567.tif 000006
【図５】
2010034567.tif 000007
【図６】
2010034567.tif 000008
【図７】
2010034567.tif 000009
【図８】
2010034567.tif 000010
【図９】
2010034567.tif 000011
【図１０】
2010034567.tif 000012
【図１１】
2010034567.tif 000013
【図１２】
2010034567.tif 000014
【図１３】
2010034567.tif 000015
【図１４】
2010034567.tif 000016
【図１５】
2010034567.tif 000017
【図１６】
2010034567.tif 000018
【図１７】
2010034567.tif 000019
【図１８】
2010034567.tif 000020
【図１９】
2010034567.tif 000021
【図２０】
2010034567.tif 000022
【図２１】
2010034567.tif 000023
【図２２】
2010034567.tif 000024
【図２３】
2010034567.tif 000025