【手続補正書】
【提出日】平成17年4月18日(2005.4.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体集積回路装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１絶縁膜に形成された第１配線溝の内部に第１埋め込み配線が形成され、
前記第１絶縁膜の上層に第２絶縁膜が形成され、
前記第２絶縁膜の上層に第３絶縁膜が形成され、
前記第３絶縁膜に形成された第２配線溝の内部に第２埋め込み配線が形成され、
前記第２絶縁膜に形成された第１孔部の内部に前記第１埋め込み配線と前記第２埋め込み配線とを電気的に接続する第１プラグが形成された半導体集積回路装置であって、
前記第１プラグと前記第１埋め込み配線とが接続する第１位置は、前記第１位置から前記第１埋め込み配線の幅方向における両端部までの距離が等しくならないように配置されていることを特徴とする半導体集積回路装置。
【請求項２】
第１絶縁膜に形成された第１配線溝の内部に第１埋め込み配線が形成され、
前記第１絶縁膜の上層に第２絶縁膜が形成され、
前記第２絶縁膜の上層に第３絶縁膜が形成され、
前記第３絶縁膜に形成された第２配線溝の内部に第２埋め込み配線が形成され、
前記第２絶縁膜に形成された第１孔部の内部に前記第１埋め込み配線と前記第２埋め込み配線とを電気的に接続する第１プラグが形成された半導体集積回路装置であって、
前記第２配線の幅は前記第１配線の幅より小さく、
前記第１プラグと前記第１埋め込み配線とが接続する第１位置は、前記第１位置から前記第１埋め込み配線の幅方向における両端部までの距離が等しくならないように配置されていることを特徴とする半導体集積回路装置。
【請求項３】
第１絶縁膜に形成された第１配線溝および第３配線溝の内部にそれぞれ第１埋め込み配線および前記第１埋め込み配線より幅の小さい第３埋め込み配線が形成され、
前記第１絶縁膜の上層に第２絶縁膜が形成され、
前記第２絶縁膜の上層に第３絶縁膜が形成され、
前記第３絶縁膜に形成された第２配線溝の内部に前記第１埋め込み配線より幅の小さい第２埋め込み配線が形成され、
前記第２絶縁膜に形成された第１孔部および第２孔部の内部に、それぞれ前記第１埋め込み配線と前記第２埋め込み配線とを電気的に接続する第１プラグおよび前記第３埋め込み配線と前記第２埋め込み配線とを電気的に接続する第２プラグが形成された半導体集積回路装置であって、
前記第１プラグの径は、前記第２プラグの径より大きいことを特徴とする半導体集積回路装置。
【請求項４】
第１絶縁膜に形成された第１配線溝の内部に第１埋め込み配線が形成され、
前記第１絶縁膜の上層に第２絶縁膜が形成され、
前記第２絶縁膜の上層に第３絶縁膜が形成され、
前記第３絶縁膜に形成された第２配線溝の内部に第２埋め込み配線が形成され、
前記第２絶縁膜に形成された複数の第１孔部の内部に前記第１埋め込み配線と前記第２埋め込み配線とを電気的に接続する複数の第１プラグが形成されていることを特徴とする半導体集積回路装置。
【請求項５】
第１絶縁膜に形成された第１配線溝の内部に第１埋め込み配線が形成され、
前記第１絶縁膜の上層に第２絶縁膜が形成され、
前記第２絶縁膜の上層に第３絶縁膜が形成され、
前記第３絶縁膜に形成された第２配線溝の内部に第２埋め込み配線が形成され、
前記第２絶縁膜に形成された複数の第１孔部の内部に前記第１埋め込み配線と前記第２埋め込み配線とを電気的に接続する複数の第１プラグが形成された半導体集積回路装置であって、
前記第２配線の幅は前記第１配線の幅より小さいことを特徴とする半導体集積回路装置。
【請求項６】
第１絶縁膜に形成された第１配線溝の内部に第１埋め込み配線が形成され、
前記第１絶縁膜の上層に第２絶縁膜が形成され、
前記第２絶縁膜の上層に第３絶縁膜が形成され、
前記第３絶縁膜に形成された第２配線溝の内部に第２埋め込み配線が形成され、
前記第２絶縁膜に形成された複数の第１孔部の内部に前記第１埋め込み配線と前記第２埋め込み配線とを電気的に接続する複数の第１プラグが形成された半導体集積回路装置であって、
前記第１プラグと前記第１埋め込み配線とが接続する第１位置は、前記第１位置から前記第１埋め込み配線の幅方向における両端部までの距離が等しくならないように配置されていることを特徴とする半導体集積回路装置。
【請求項７】
半導体基板上に形成されたＭＩＳＦＥＴを有し、
前記半導体基板上に第１絶縁膜が形成され、
前記ＭＩＳＦＥＴのゲート電極より上層の前記第１絶縁膜に第１配線溝が形成され、
前記第１配線溝の内部に前記ゲート電極と電気的に接続する第１埋め込み配線が形成され、
前記第１絶縁膜の上層に第２絶縁膜が形成され、
前記第２絶縁膜の上層に第３絶縁膜が形成され、
前記第３絶縁膜に形成された第２配線溝の内部に第２埋め込み配線が形成され、
前記第２絶縁膜に形成された複数の第１孔部の内部に前記第１埋め込み配線と前記第２埋め込み配線とを電気的に接続する複数の第１プラグが形成されている半導体集積回路装置。
【請求項８】
請求項１〜３のいずれか１項に記載の半導体集積回路装置であって、
平面において前記第１プラグの端部は前記第１埋め込み配線の幅方向における端部と同位置に配置されていることを特徴とする半導体集積回路装置。
【請求項９】
請求項１〜３のいずれか１項に記載の半導体集積回路装置であって、
前記第１プラグの径は前記第２埋め込み配線の幅と等しいことを特徴とする半導体集積回路装置。
【請求項１０】
請求項４〜７のいずれか１項に記載の半導体集積回路装置であって、
複数の前記第１プラグのうち少なくとも１個はその端部が前記第１埋め込み配線の幅方向における端部と同位置に配置されていることを特徴とする半導体集積回路装置。
【請求項１１】
請求項４〜７のいずれか１項に記載の半導体集積回路装置であって、
複数の前記第１プラグはそれぞれ等間隔で配置されていることを特徴とする半導体集積回路装置。
【請求項１２】
請求項４〜７のいずれか１項に記載の半導体集積回路装置であって、
複数の前記第１プラグはそれぞれ前記第１プラグの径と等しい間隔で配置されていることを特徴とする半導体集積回路装置。
【請求項１３】
請求項１、２、４〜７のいずれか１項に記載の半導体集積回路装置であって、
前記第１絶縁膜に形成された第３配線溝の内部に第３埋め込み配線が形成され、
前記第２絶縁膜に形成された第２孔部の内部に前記第３埋め込み配線と前記第２埋め込み配線とを電気的に接続する第２プラグが形成され、
前記第１プラグの径は前記第２プラグの径より大きいことを特徴とする半導体集積回路装置。
【請求項１４】
請求項１〜７のいずれか１項に記載の半導体集積回路装置であって、
前記第２埋め込み配線の延在する方向における前記第１プラグの径は、前記第１埋め込み配線の延在する方向における前記第１プラグの径より２倍以上大きいことを特徴とする半導体集積回路装置。
【請求項１５】
請求項１〜７のいずれか１項に記載の半導体集積回路装置であって、
平面において、前記第１埋め込み配線の幅方向における中心は第１配線格子線上に配置され、
前記第２埋め込み配線の幅方向における中心は第２配線格子線上に配置され、
前記第１プラグの中心は前記第１プラグの形成時における形成位置合わせ余裕のための最小限の距離以上前記第１配線格子線から離間して配置されていることを特徴とする半導体集積回路装置。
【請求項１６】
請求項１〜７のいずれか１項に記載の半導体集積回路装置であって、
前記第１埋め込み配線は銅を主成分とする導電性膜から形成されていることを特徴とする半導体集積回路装置。