(57)【要約】【課題】ラビングローラで集められるＩＴＯくずによる隣接する画素電極の電気的接続を防止することのできる液晶表示装置を提供することである。【解決手段】  複数本のドレイン線と、前記ドレイン線と交差する複数本のゲート線とを備え、前記ドレイン線と前記ゲート線とに囲まれた領域を画素の領域とする第１基板と、前記第１基板と対向して配置される第２基板と、前記第１基板と前記第２基板とで狭持される液晶層とで構成される液晶表示装置であって、前記画素の集合体である表示領域の外側の少なくとも一辺に、当該辺の延在方向に伸延する少なくとも１以上の段差を前記第１基板の液晶面側に設けた液晶表示装置である。【選択図】図１
2010072528.tif 000002
【特許請求の範囲】
【請求項１】
複数本のドレイン線と、前記ドレイン線と交差する複数本のゲート線とを備え、前記ドレイン線と前記ゲート線とに囲まれた領域を画素の領域とする第１基板と、
前記第１基板と対向して配置される第２基板と、
前記第１基板と前記第２基板とで狭持される液晶層と
で構成される液晶表示装置であって、
前記画素の集合体である表示領域の外側の少なくとも一辺に、
当該辺の延在方向に伸延する少なくとも１以上の段差を前記第１基板の液晶面側に設けた
ことを特徴とする液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置において、
前記段差はラビングローラーの進入方向の少なくとも一辺に形成されることを特徴とする液晶表示装置。
【請求項３】
請求項１又は２に記載の液晶表示装置において、
３箇所以上の段差が形成されることを特徴とする液晶表示装置。
【請求項４】
請求項１乃至３の内のいずれかに記載の液晶表示装置において、
前記段差は配向膜の形成領域内に形成されることを特徴とする液晶表示装置。
【請求項５】
請求項４に記載の液晶表示装置において、
前記段差は前記配向膜の下層に形成される凹凸により形成されることを特徴とする液晶表示装置。
【請求項６】
請求項５に記載の液晶表示装置において、
前記段差は前記配向膜の下層に形成される有機絶縁膜の上層に配置される薄膜で形成されることを特徴とする液晶表示装置。
【請求項７】
請求項６に記載の液晶表示装置において、
前記段差は画素を構成する画素電極に対向配置される対向電極と同じ透明電極材料で形成されることを特徴とする液晶表示装置。
【請求項８】
請求項６に記載の液晶表示装置において、
前記段差は金属材料の薄膜で形成されることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係わり、液晶層を介して対向配置される第１基板と第２基板の液晶面側に配向膜と該配向膜に被われない電極とを有する液晶表示装置に関する。
【背景技術】
【０００２】
従来の液晶表示装置は、画素電極等が形成される図７に示す第１基板と、この第１基板に対向して配置される第２基板と、第１基板と第２基板とで挟持される液晶層とで構成されている。第１基板には、例えばｘ方向に延在しｙ方向に並設された複数のゲート線とｙ方向に延在しｘ方向に並設された複数のドレイン線とで囲まれた領域に、少なくとも、ゲート線からの走査信号によってオンされる薄膜トランジスタと、このオンされた薄膜トランジスタを介してドレイン線からの映像信号が供給される画素電極を備えて画素を構成している。これにより、各画素を独立に制御でき、これら画素によって画像を表示する構成となっている。
【０００３】
一方、第２基板にはブラックマトリクスと各画素に対応したＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタが形成されており、カラーフィルタを透過した透過光量に応じたカラー表示を行う構成となっている。
【０００４】
このような構成からなる液晶表示装置では、第１基板及び第２基板の液晶面側には配向膜が形成されており、配向膜に施されたラビング処理により液晶層内の液晶分子の配向状態を予め設定された状態に初期配列させる構成となっている。ラビング処理については、特許文献１に開示がなされている。特許文献１には、配向膜を形成した基板にラビング処理を行う際に、ラビングローラの移動速度、回転速度及び押し込み量等のラビング条件を経時的に変化させることにより、ラビング不良を低減させる技術が開示されている。
【特許文献１】特開平5-100228号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図７は従来の液晶表示装置に対するラビング方向の一例を説明するための図であり、この図７から明らかなように、従来のラビング処理では液晶表示パネルの上方から下方に向けて相対的にラビングローラを移動させるようにして、第１基板及び第２基板の配向膜にラビング処理を行っている。
【０００６】
しかしながら、特許文献１にも示すように、従来のラビング処理では同一のラビングローラで複数枚の基板をラビング処理する構成になっている。
【０００７】
一方、従来の第１基板ではドレイン線、ゲート線及びコモン線はドライバＩＣ１３に接続される構成となっており、これら信号線はドライバＩＣ１３の近傍では配向膜１１に被われない構成となっている。さらには、ドライバＩＣ１３にはＦＰＣ１４を介して制御信号が入力される構成となっており、このＦＰＣ１４用の接続領域においてもＩＴＯで形成される電極には配向膜が形成されない構成となっている。
【０００８】
このため、複数枚の基板をラビング処理する過程で、信号線を形成するＩＴＯくずがラビングローラにより集められ、図７のＡ部の拡大図である図８及び図８のＢ−Ｂ’線での断面図である図９に示すように、集められたＩＴＯくず１７が画素電極１６の一端に集中してしまい、隣接する画素電極１６が電気的に接続され、隣接する画素で所定の表示が行えないという点欠陥が発生してしまうという問題を発見した。
【０００９】
本発明の目的は、ラビングローラで集められるＩＴＯくずによる隣接する画素電極の電気的接続を防止することのできる液晶表示装置を提供することにある。
【００１０】
本発明の他の目的は、製造時の不良品の発生度合いを低下させ、歩留まりを向上させることのできる液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
前記課題を解決すべく、複数本のドレイン線と、前記ドレイン線と交差する複数本のゲート線とを備え、前記ドレイン線と前記ゲート線とに囲まれた領域を画素の領域とする第１基板と、前記第１基板と対向して配置される第２基板と、前記第１基板と前記第２基板とで狭持される液晶層とで構成される液晶表示装置であって、前記画素の集合体である表示領域の外側の少なくとも一辺に、当該辺の延在方向に伸延する少なくとも１以上の段差を前記第１基板の液晶面側に設けた液晶表示装置である。
【００１２】
前記課題を解決すべく、請求項２に記載の発明は、請求項１に記載の液晶表示装置において、前記段差はラビングローラーの進入方向の少なくとも一辺に形成されるものである。
【００１３】
前記課題を解決すべく、請求項３に記載の発明は、請求項１又は２に記載の液晶表示装置において、３箇所以上の段差が形成されるものである。
【００１４】
前記課題を解決すべく、請求項４に記載の発明は、請求項１乃至３の内のいずれかに記載の液晶表示装置において、前記段差は配向膜の形成領域内に形成されるものである。
【００１５】
前記課題を解決すべく、請求項５に記載の発明は、請求項４に記載の液晶表示装置において、前記段差は前記配向膜の下層に形成される凹凸により形成されるものである。
【００１６】
前記課題を解決すべく、請求項６に記載の発明は、請求項５に記載の液晶表示装置において、前記段差は前記配向膜の下層に形成される有機絶縁膜の上層に配置される薄膜で形成されるものである。
【００１７】
前記課題を解決すべく、請求項７に記載の発明は、請求項６に記載の液晶表示装置において、前記段差は画素を構成する画素電極に対向配置される対向電極と同じ透明電極材料で形成されることを特徴とする液晶表示装置。
【００１８】
前記課題を解決すべく、請求項８に記載の発明は、請求項６に記載の液晶表示装置において、前記段差は金属材料の薄膜で形成されるものである。
【発明の効果】
【００１９】
本発明の液晶表示装置では、画素の集合体である表示領域の外側の少なくとも一辺に、当該辺の延在方向に伸延する少なくとも１以上の段差を配向膜の液晶側の面に設けた構成となるので、ラビングローラで集められるＩＴＯくずが画素電極に到達する前に前記段差がＩＴＯくずを取り込むことができる。
【００２０】
従って、隣接する画素電極にＩＴＯくずが集中してしまい、隣接する画素電極が電気的に接続されてしまうことを防止できる。
【００２１】
その結果、液晶表示装置の製造不良を大幅に低減でき、歩留まりを向上させることができる。
【００２２】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明が適用された実施形態の例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。
【００２４】
（実施形態１）
〈全体の構成〉
図１は本発明の実施形態１の液晶表示装置の概略構成を説明するための平面図である。
【００２５】
図１に示すように、実施形態１の液晶表示装置は画素電極等が形成される第１基板３１と、図示しないカラーフィルタや図示しないブラックマトリクス（遮光膜）が形成され、第１基板３１に対向して配置される第２基板３２と、第１基板３１と第２基板３２とで挟持される図示しない液晶層とで構成される液晶表示パネル１０を有し、この液晶表示パネル１０と光源となる図示しないバックライトユニットとを組み合わせることにより、液晶表示装置ができる。第１基板３１と第２基板３２との固定及び２枚の基板３１、３２で挟持される液晶の封止は、第２基板３２の周辺部に環状に塗布された図示しないシール材で固定され、液晶も封止される構成となっている。
【００２６】
また、実施形態１の液晶表示装置では、液晶が封入された領域の内で画素の形成される領域が表示領域１２となる。従って、液晶が封入されている領域内であっても、画素が形成されておらず表示に係わらない領域は表示領域１２とはならない。
【００２７】
図１から明らかなように、実施形態１の液晶表示装置では、図１中に矢印１５で示すラビング方向の始点側の一辺すなわちラビングローラーの進入方向である液晶表示パネル１０の上端部には３本の段差２７が形成されている。また、実施形態１においては、この段差２７は表示領域１２の外側の領域に形成される構成となっている。さらには、段差２７の表面（液晶側の面）が配向膜１１で覆われる構成となっている。すなわち、実施形態１の液晶表示装置では、３本の段差２７は全てが配向膜１１の形成領域内であり、かつ表示領域１２の外側に配置形成される構成となっている。しかしながら、本願発明はこの構成に限定されることはなく、配向膜１１の形成領域の外側の領域に段差２７を形成してもよい。さらには、ＩＴＯ等の透明電極材料を用いる場合には、例えば表示領域内であって、画素の近傍に段差２７を形成してもよい。
【００２８】
また、実施形態１の液晶表示装置に形成される段差２７は、液晶表示パネル１０の上端部分（周知のラビング処理時でのラビングローラの進入方向）に直線状に形成される構成となっている。このような直線状の段差２７の構成とすることによって、円柱状のラビングローラーに起因するＩＴＯくずを効率よく段差２７で取り除くことが可能となる。
【００２９】
なお、実施形態１では、３本の段差２７を形成する構成としたが、これに限定されることはなく、１本以上でよい。しかしながら、少なくとも３本の段差２７を形成することにより、非常に大きな効果を得られる。また、段差２７の形成方法及びその詳細構成については、後述する。
【００３０】
図１に示す実施形態１の液晶表示装置では、第１基板３１の液晶側の面であって表示領域１２内には、図中ｘ方向に延在しｙ方向に並設されるゲート線２０が形成されている。また、図中ｙ方向に延在しｘ方向に並設されるドレイン線２８が形成されている。
【００３１】
ドレイン線２８とゲート線２０とで囲まれる矩形状の領域は画素が形成される領域を構成し、これにより、各画素は表示領域１２内においてマトリックス状に配置されるようになる。各画素は、例えば図１中丸印Ｂの部分において、その拡大図Ｂ’に示すように、ゲート線２０からの走査信号によってオンされる薄膜トランジスタ３０と、このオンされた薄膜トランジスタ３０を介してドレイン線２８からの映像信号が供給される画素電極１６と、コモン線２９に接続され映像信号の電位に対して基準となる電位を有する基準信号が供給される対向電極２５とを備えている。なお、拡大図Ｂ’に示す対向電極２５の構成では、各画素毎に独立して形成される対向電極２５にコモン線２９を介して基準信号を入力する構成としたが、これに限定されることはなく、例えばｘ軸方向に隣接配置される画素の対向電極２５が直接に接続されるように対向電極２５を形成し、ｘ軸方向の左右の一端から、又は両側からコモン線２９を介して基準信号を入力する構成でもよい。
【００３２】
また、実施の形態１では、各ドレイン線２８及び各ゲート線２０は例えばその下端において、図示しないシール材を越えて延在され、ドライバＩＣ（走査信号駆動回路や映像信号駆動回路等からなる）１３の一の出力端子に接続されている。
【００３３】
また、実施形態１の液晶表示装置では、下端部にはフレキシブルプリント基板（ＦＰＣ）１４が接続される構成となっており、このＦＰＣ１４を介してドライバＩＣ１３用の駆動信号が入力される構成となっている。なお、走査信号駆動回路及び映像信号駆動回路からなるドライバＩＣ１３はそれぞれ半導体チップからなる半導体装置を第１基板３１面に搭載させて構成可能である。しかし、例えばテープキャリア方式やＣＯＦ（Chip On Film）方式で形成した半導体装置の一辺を第１基板３１に接続させるようにしてもよい。 また、第１基板３１上に回路を一体的に作り込んでもよい。
【００３４】
〈段差・画素の構成〉
図２は図１のＡ部の拡大図であり、実施形態１の液晶表示装置における画素の概略構成を説明するための平面図である。図３は図２のＡ−Ａ’線での断面図であり、実施形態１の液晶表示装置における画素及び段差の概略構成を説明するための断面図である。なお、図２においては、画素電極１６と段差２７との位置関係を明確にするために、ドレイン線やゲート線等の信号線及び対向電極等は省略する。また、以下に示す薄膜は公知のフォトリソグラフィ技術により形成可能であるので、形成方法の詳細な説明は省略する。
【００３５】
図２に示すように、実施形態１の液晶表示装置の画素電極１６は、電極の延在方向に一のスリットが形成される構成となっており、これによって両端が互いに接続された２本の線状の電極が形成される構成となっている。なお、この画素電極１６の構成は従来の液晶表示装置における画素電極の構成と同じである。
【００３６】
また、実施形態１の液晶表示装置では、ラビングローラの進入方向である液晶表示パネルの上部側、すなわちＶ＝００１で示す１番目の画素列の上部側に段差２７が形成される構成となっている。
【００３７】
以下、図３に基づいて、画素及び段差の詳細構成について説明する。
【００３８】
実施形態１の液晶表示装置では第１基板３１の表面には、薄膜トランジスタを保護するための下地膜が形成されている。この下地膜の上層には、例えばポリシリコンからなる半導体層（Ｐ−Ｓｉ層）１８が形成されており、この半導体層１８を被うようにして第１絶縁膜１９が形成されている。この第１絶縁膜１９は、薄膜トランジスタの形成領域において該薄膜トランジスタのゲート絶縁膜として機能するもので、それに応じて膜厚等が設定されるようになっている。また、半導体層１８は薄膜トランジスタの半導体層となるものである。
【００３９】
第１絶縁膜１９の上層にはゲート線２０となる金属材料の信号線（メタル配線）が形成されており、このゲート線２０の上層には当該ゲート線２０を被うように層間絶縁膜２１が形成されている。半導体層１８の上方に積層される層間絶縁膜２１と第１絶縁膜１９には、半導体層１８に至るスルーホールが形成され、このスルーホールを介してソース電極２２が半導体層１８と接する構成となっている。このとき、ゲート線２０は図示しないゲート電極に接続されており、このゲート電極と半導体層１８により、薄膜トランジスタを形成している。
【００４０】
また、ソース電極２２の上層には、薄膜トランジスタを被う保護絶縁膜２３が形成されている。この保護絶縁膜２３の上層には有機絶縁膜２４が形成されている。有機絶縁膜２４は平坦化膜として機能するものであり、この有機絶縁膜２４により第１基板３１の上面を平坦化する構成となっている。
【００４１】
有機絶縁膜２４の上面には、対向電極２５が形成されている。この対向電極２５は、例えばＩＴＯ（Indium-Tin-Oxide）等の透明導電膜からなる。このとき、実施形態１の液晶表示装置では、対向電極２５を形成する際に、液晶表示パネル１０の上端部に対応する位置に三本の段差用パターン３３が形成される構成となっている。すなわち、段差用パターン３３は対向電極２５と同じ工程で形成され、該対向電極２５と段差用パターン３３は同層に形成される構成となっている。
【００４２】
対向電極２５及び段差用パターン３３の上層には第２絶縁膜２６が第１基板３１の表面を被うようにして形成され、対向電極２５と後述する画素電極１６との間の領域（画素領域）では容量絶縁膜として機能する。また、有機絶縁膜２４と保護絶縁膜２３及び第２絶縁膜２６はソース電極２２上にスルーホールが形成される構成となる。さらには、第２絶縁膜は段差用パターン３３の上層にも形成される構成となっているので、第２絶縁膜の表面部分に段差用パターン３３の形成された部分が凸領域となり、段差用パターン３３の形成されない部分が凹領域となる凹凸が形成される。このようにして、実施形態１でラビングローラの進入方向に段差２７を設ける構成としている。
【００４３】
第２絶縁膜２６の上層には例えばＩＴＯ等の透明導電膜からなる画素電極１６が形成され、前述のスルーホールを介してソース電極２２に接続される構成となっている。従って、該画素電極１６には薄膜トランジスタから供給される表示データに対応した電界が印加される構成となる。また、該画素電極１６と対向電極２５とは、容量絶縁膜として機能する第２絶縁膜を介して対向配置される構成となり、該画素電極１６に供給された電荷を１フレーム期間保持するための保持容量が当該画素電極１６と対向電極２５間に形成される。
【００４４】
画素電極１６の上層には配向膜１１が形成される構成となっている。このとき、段差用パターン３３が形成された領域においては、当該段差用パターン３３で第２絶縁膜２６の上面に形成された凹凸が配向膜１１の形成によっても維持され、配向膜１１の上面には段差用パターン３３に対応した凹凸が形成され、段差２７を設けることができる。
【００４５】
次に、図１〜３に基づいて、ラビングローラを用いた配向処理の過程における段差の効果について説明する。
【００４６】
従来ではラビングローラの進入方向にもっとも近いＶ＝００１で示す１番目の画素行の上端部分にＩＴＯくず１７が集中してしまっていた。
【００４７】
しかしながら、実施形態１の構成では液晶表示パネル１０の上端から進入したラビングローラは、表示領域１２の外側領域に形成される３箇所の段差２７の内、まず第１番目の段差２７でＩＴＯくず１７が集められる。この第１番目の段差２７を通過してしまったＩＴＯくず１７は、ラビングローラの移動に伴い、次に第２番目の段差２７で集められることとなる。さらに、ラビングローラが移動することによって、最後に第３番目の段差２７でもＩＴＯくず１７が集められる構成となっているので、ラビングローラが表示領域１２に到達する時点ではほぼ全てのＩＴＯくず１７が３箇所の段差２７のいずれかで集めることが可能となる。このとき、残りのＩＴＯくず１７は表示領域１２に到達してしまうこととなるが、その量はわずかであり、さらには図１に示すように画素電極１６の上層には配向膜１１が形成される構成となっている。従って、配向膜１１を突き破り隣接する画素電極１６を電気的に接続する量のＩＴＯくずがＶ＝００１で示す画素行の画素電極１６に集中することを防止できる。その結果、液晶表示装置の製造不良を大幅に低減でき、歩留まりを向上させることができる。
【００４８】
（実施形態２）
図４は本発明の実施形態２の液晶表示装置の概略構成を説明するための平面図であり、以下、図４に基づいて実施形態２の液晶表示装置の構成を説明する。
【００４９】
図４に示すように、実施形態２の液晶表示装置は、ラビングローラの進入方向及び段差２７の構成を除く他の構成は実施形態１の液晶表示装置と同様な構成となるので、段差２７についてのみ詳細に説明する。
【００５０】
図４から明らかなように、実施形態２の液晶表示装置では、図４中に矢印１５で示すラビング方向の始点側に一辺すなわちラビングローラーの進入方向である液晶表示パネル１０の左側端部に３本の段差２７が形成される構成となっている。また、実施形態２においても、段差２７は表示領域１２の外側の領域に形成される構成となっている。さらには、段差２７の表面（液晶側の面）が配向膜１１で覆われる構成となっている。なお、配向膜１１の形成領域の外側の領域に段差２７を形成してもよい。
【００５１】
また、実施形態２の液晶表示装置に形成される段差２７は、液晶表示パネル１０の左側端部（ラビング処理時でのラビングローラの進入方向）に直線状に形成される構成となっている。このような直線状の構成とすることによって、実施形態１と同様に円柱形状のラビングローラーに起因するＩＴＯくずを効率よく段差２７で取り除くことが可能となる。なお、３本の段差２７を形成する構成としたが、これに限定されることはなく、１本以上でよい。しかしながら、少なくとも３本の段差２７を形成することにより、非常に大きな効果を得られる。
【００５２】
（実施形態３）
図５は本発明の実施形態３の液晶表示装置の概略構成を説明するための平面図であり、以下、図５に基づいて実施形態３の液晶表示装置の構成を説明する。
【００５３】
図５に示すように、実施形態３の液晶表示装置は、段差２７の構成を除く他の構成は実施形態２の液晶表示装置と同様な構成となるので、段差２７についてのみ詳細に説明する。
【００５４】
図５から明らかなように、実施形態３の液晶表示装置では、隣り合う２辺にそれぞれ段差２７、２７’が形成される構成となっている。
【００５５】
実施形態３の液晶表示装置では、まず、図５中に矢印１５で示すラビング方向の始点側の一辺すなわちラビングローラーの進入方向である液晶表示パネル１０の上側端部に、第１番目の段差である３本の段差２７が形成される構成となっている。また、液晶表示パネル１０の４辺から前述する上側の辺を除く３辺の内で、ラビング方向と直交する直線が該上側の辺の次に交わることとなる辺である右側端部に、第２番目の段差である３本の段差２７’が形成される構成となっている。すなわち、実施形態３の液晶表示装置では、液晶表示パネル１０の対して斜め方向に図示しないラビングローラで配向膜１１にラビング処理をする際に、該ラビングローラが１番目に接する辺と２番目に接する辺の両方の辺にそれぞれ段差２７、２７’を形成する構成となっている。
【００５６】
このように実施形態３の液晶表示装置では、液晶表示パネル１０にラビングローラが接する１番目と２番目の隣り合う２辺にそれぞれ段差２７、２７’を形成することにより、１番目の辺に形成される第１番目の段差２７で集めることが不可能であるＩＴＯくずを、２番目の辺に形成される第２番目の段差２７’で集めることが可能となるので、ラビングローラを用いるラビング処理に起因するＩＴＯくずをさらに効率よく取り除くことが可能となる。また、このような構成とすることにより、液晶表示パネル１０を同一面内で９０°回転し、実施形態１のように上部側からラビング処理する場合でも、ＩＴＯくずを効率よく集めることができる。
【００５７】
なお、３本の段差２７、２７’を形成する構成としたが、これに限定されることはなく、それぞれの辺に１本以上でよい。しかしながら、少なくとも３本の段差２７、２７’を形成することにより、非常に大きな効果を得られる。
【００５８】
（実施形態４）
図６は本発明の実施形態４の液晶表示装置の概略構成を説明するための平面図であり、以下、図６に基づいて実施形態４の液晶表示装置の構成を説明する。
【００５９】
図６に示すように、実施形態４の液晶表示装置は、段差２７の構成を除く他の構成は実施形態３の液晶表示装置と同様な構成となるので、段差２７についてのみ詳細に説明する。
【００６０】
図６から明らかなように、実施形態４の液晶表示装置では、表示領域１２を介して対向する２辺にそれぞれ段差２７、２７’が形成される構成となっている。
【００６１】
実施形態４の液晶表示装置では、図６中に矢印１５で示すラビング方向の始点側の一辺すなわちラビングローラーの進入方向である液晶表示パネル１０の左側端部に、第１番目の段差である３本の段差２７が形成される構成となっている。さらには、液晶表示パネル１０の左側の辺に表示領域１２を介して対向する右側の辺、すなわち液晶表示パネル１０を同一面内で１８０°回転させた状態でラビング処理する際にラビングローラーの進入方向となる右側端部に第２番目の段差である３本の段差２７’が形成される構成となっている。
【００６２】
このように実施形態４の液晶表示装置では、液晶表示パネル１０にラビングローラの進入方向である左側端部と、該左側端部に対向する右側端部とにそれぞれ段差２７、２７’を形成することにより、ラビング処理時に液晶表示パネル１０を１８０°回転させた状態でもＩＴＯくずを集めることが可能となるので、ラビング処理に係わる自由度を大きくすることが可能となる。なお、それぞれ３本の段差２７、２７’を形成する構成としたが、これに限定されることはなく、それぞれの辺に１本以上でよい。しかしながら、少なくとも３本の段差２７、２７’を形成することにより、非常に大きな効果を得られる。
【００６３】
なお、実施形態１〜４の液晶表示装置において、段差２７の形成方法は有機絶縁膜２４の上層に直線状の層を形成し、配向膜１１に凹凸を設ける構成としたが、これに限定されることはなく、例えば有機絶縁膜２４を周知の方法でエッチングして凹状の凹溝部を形成する等でもよい。また、本実施形態１〜４では、段差２７は直線形状としたが、曲線形状でもよい。さらには、複数本の直線状又は曲線状の段差２７をｙ軸方向又はｘ軸方向に並設する構成でもよい。
【００６４】
また、実施形態１〜４の液晶表示装置において、段差２７の形状は直線状に形成したが、これに限定されることはなく、例えば対向電極材料のＩＴＯを用いて上面から見た時の形状が円形や楕円形、又は三角形以上の多角形となる膜を形成し、この形成膜をマトリクス状や交互（交互配列）に配列して段差２７を形成してもよい。また、有機絶縁膜２４をエッチングして、上面から見た時の形状が円形や楕円形、又は三角形以上の多角形の溝（凹状の溝）を形成し、この溝をマトリクス状や交互に配列して段差２７を形成してもよい。
【００６５】
また、段差２７を液晶表示パネル１０の３辺又は４辺全てに形成してもよい。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施形態１の液晶表示装置の概略構成を説明するための平面図である。
【図２】図１のＡ部の拡大図であり、実施形態１の液晶表示装置における画素の概略構成を説明するための平面図である。
【図３】図２のＡ−Ａ’線での断面図であり、実施形態１の液晶表示装置における画素及び段差の概略構成を説明するための断面図である。
【図４】本発明の実施形態２の液晶表示装置の概略構成を説明するための平面図である。
【図５】本発明の実施形態３の液晶表示装置の概略構成を説明するための平面図である。
【図６】本発明の実施形態４の液晶表示装置の概略構成を説明するための平面図である。
【図７】従来の液晶表示装置の概略構成を説明するための平面図である。
【図８】図７のＡ部の拡大図であり、従来の液晶表示装置における画素の概略構成を説明するための平面図である。
【図９】図２のＢ−Ｂ’線での断面図であり、従来の液晶表示装置における画素及び段差の概略構成を説明するための断面図である。
【符号の説明】
【００６７】
１０・・・液晶表示パネル、１１・・・配向膜、１２・・・表示領域
１３・・・ドライバＩＣ、１４・・・フレキシブルプリント基板（ＦＰＣ）
１５・・・ラビング方向、１６・・・画素電極、１７・・・ＩＴＯくず
１８・・・半導体層（Ｐ−Ｓｉ）、１９・・・第１絶縁膜、２０・・・ゲート線
２１・・・層間絶縁膜、２２・・・ソース電極、２３・・・保護絶縁膜
２４・・・有機絶縁膜、２５・・・対向電極、２６・・・第２絶縁膜
２７・・・段差、２８・・・ドレイン線、２９・・・コモン線
３０・・・薄膜トランジスタ（ＴＦＴ）、３１・・・第１基板、３２・・・第２基板
３３・・・段差用パターン
【図１】
2010072528.tif 000003
【図２】
2010072528.tif 000004
【図３】
2010072528.tif 000005
【図４】
2010072528.tif 000006
【図５】
2010072528.tif 000007
【図６】
2010072528.tif 000008
【図７】
2010072528.tif 000009
【図８】
2010072528.tif 000010
【図９】
2010072528.tif 000011