(57)【要約】【課題】１０００℃以上の高温処理ができないものにおいても、トレンチ内のボイドによって半導体層に歪みやクラックが発生してしまわないようにする。【解決手段】活性層１２の上に第１、第２下地酸化膜１４、１５を形成し、活性層１２が露出するように各下地酸化膜１４、１５をパターニングする（図２（ｂ））。パターニングした各下地酸化膜１４、１５をマスクとして活性層１２にトレンチ１６を形成する（図２（ｃ））。そして、トレンチ１６の側壁に側壁酸化膜１７を形成し（図２（ｄ））、トレンチ１６内外の空間が繋がるように、側壁酸化膜１７の上に第１層間絶縁膜１８を形成する（図３（ａ））。この後、第１層間絶縁膜１８の上に埋め込み材１９を形成し（図３（ｂ））、埋め込み材１９を溶融させて、トレンチ１６内の空間を埋め込み材１９で埋め込む熱処理を行う（図３（ｃ））。【選択図】図３
2010034116.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１０）の上に絶縁膜（１４、１５、２３）を形成する工程と、
前記絶縁膜（１４、１５、２３）をパターニングすることで、前記半導体基板（１０）を露出させる工程と、
前記絶縁膜（１４、１５、２３）をマスクとして前記半導体基板（１０）にトレンチ（１６）を形成する工程と、
前記トレンチ（１６）の側壁に側壁酸化膜（１７）を形成する工程と、
前記トレンチ（１６）内の空間と前記トレンチ（１６）外の空間とが繋がるように、前記側壁酸化膜（１７）および前記絶縁膜（１４、１５、２３）の上に層間絶縁膜（１８）を形成する工程と、
前記層間絶縁膜（１８）の上に埋め込み材（１９）を形成する工程と、
前記埋め込み材（１９）を溶融させて、前記トレンチ（１６）内の空間を前記埋め込み材（１９）で埋め込む熱処理を行う工程とを含んでいることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板（１０）の上に絶縁膜（１４、１５、２３）を形成する工程と、
前記絶縁膜（１４、１５、２３）をパターニングすることで、前記半導体基板（１０）を露出させる工程と、
前記絶縁膜（１４、１５、２３）をマスクとして前記半導体基板（１０）にトレンチ（１６）を形成する工程と、
前記トレンチ（１６）の側壁に側壁酸化膜（１７）を形成する工程と、
前記トレンチ（１６）内の空間と前記トレンチ（１６）外の空間とが分離されるように、前記側壁酸化膜（１７）および前記絶縁膜（１４、１５、２３）の上に層間絶縁膜（１８）を形成する工程と、
前記トレンチ（１６）内の空間と前記トレンチ（１６）外の空間とが繋がるように前記層間絶縁膜（１８）をエッチングする工程と、
前記エッチングされた層間絶縁膜（１８）の上に埋め込み材（１９）を形成する工程と、
前記埋め込み材（１９）を溶融させて、前記トレンチ（１６）内の空間を前記埋め込み材（１９）で埋め込む熱処理を行う工程とを含んでいることを特徴とする半導体装置の製造方法。
【請求項３】
前記熱処理を行う工程では、１０００℃以下で熱処理を行うことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記側壁酸化膜（１７）を形成する工程を行う前、前記層間絶縁膜（１８）を形成する工程を行う前、前記埋め込み材（１９）を形成する工程を行う前に、急峻な熱処理を行うことを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
前記絶縁膜（１４、１５、２３）を形成する工程では、酸化膜および窒化膜によって構成された前記絶縁膜（１４、１５、２３）を形成することを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記絶縁膜（１４、１５、２３）を形成する工程では、酸化膜／窒化膜、窒化膜／酸化膜、酸化膜／窒化膜／酸化膜のいずれかの積層構造の絶縁膜（１４、１５、２３）を形成することを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜（１４、１５、２３）をパターニングする工程では、パターニング後に前記絶縁膜（１４、１５、２３）の開口部にテーパを形成することを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置の製造方法。
【請求項８】
前記絶縁膜（１４、１５、２３）をパターニングする工程は、パターニング後に前記絶縁膜（１４、１５、２３）の開口部を丸ませる工程を含んでいることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置の製造方法。
【請求項９】
前記絶縁膜（１４、１５、２３）を形成する工程は、前記絶縁膜（１４、１５、２３）を形成した後に該絶縁膜（１４、１５、２３）の熱処理を行うことで、前記絶縁膜（１４、１５、２３）を硬化させる工程を含んでいることを特徴とする請求項１ないし８のいずれか１つに記載の半導体装置の製造方法。
【請求項１０】
前記トレンチ（１６）を形成する工程は、前記トレンチ（１６）を形成した後にエッチングにより前記絶縁膜（１４、１５、２３）の一部または全てを除去する工程を含んでいることを特徴とする請求項１ないし９のいずれか１つに記載の半導体装置の製造方法。
【請求項１１】
前記トレンチ（１６）を形成する工程は、前記トレンチ（１６）を形成した後に前記トレンチ（１６）の側壁をエッチングすることにより、前記半導体基板（１０）が前記トレンチ（１６）の形成によって受けたダメージを除去する工程を含んでいることを特徴とする請求項１ないし１０のいずれか１つに記載の半導体装置の製造方法。
【請求項１２】
前記トレンチ（１６）を形成する工程は、前記トレンチ（１６）を形成した後に前記トレンチ（１６）の側壁を酸化してエッチングすることにより、前記半導体基板（１０）が前記トレンチ（１６）の形成によって受けたダメージを除去する工程を含んでいることを特徴とする請求項１ないし１０のいずれか１つに記載の半導体装置の製造方法。
【請求項１３】
前記層間絶縁膜（１８）を形成する工程は、前記層間絶縁膜（１８）を形成した後にエッチングにより前記トレンチ（１６）の形状に従って開口した開口部を再度広げる工程を含んでいることを特徴とする請求項１ないし１２のいずれか１つに記載の半導体装置の製造方法。
【請求項１４】
前記層間絶縁膜（１８）を形成する工程では、前記層間絶縁膜（１８）の形成とエッチングとを繰り返し行うことで前記層間絶縁膜（１８）を形成することを特徴とする請求項１ないし１２のいずれか１つに記載の半導体装置の製造方法。
【請求項１５】
前記層間絶縁膜（１８）を形成する工程は、前記層間絶縁膜（１８）を形成した後に熱処理を行う工程を含んでいることを特徴とする請求項１ないし１４のいずれか１つに記載の半導体装置の製造方法。
【請求項１６】
前記埋め込み材（１９）を形成する工程の後、または前記熱処理を行う工程の後に、エッチングまたはＣＭＰにより前記トレンチ（１６）内部の前記埋め込み材（１９）を残しつつ前記層間絶縁膜（１８）上の埋め込み材（１９）を除去する工程を含んでいることを特徴とする請求項１ないし１５のいずれか１つに記載の半導体装置の製造方法。
【請求項１７】
前記熱処理を行う工程を行った後、前記熱処理された埋め込み材（１９）を覆う蓋用層間絶縁膜（２０）を形成する工程を含んでいることを特徴とする請求項１ないし１６のいずれか１つに記載の半導体装置の製造方法。
【請求項１８】
前記蓋用層間絶縁膜（２０）を形成する工程は、前記蓋用層間絶縁膜（２０）を形成した後に該蓋用層間絶縁膜（２０）に熱処理を行う工程を含んでいることを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記埋め込み材（１９）を形成する工程ないし、その後の熱処理工程では、該埋め込み材（１９）を低温で成膜した後、再度高温で熱しながら成膜しつつ、融解させることを特徴とする請求項１ないし１８のいずれか１つに記載の半導体装置の製造方法。
【請求項２０】
前記埋め込み材（１９）を形成する工程ないし、その後の熱処理工程では、前記埋め込み材（１９）を高温に熱しながら成膜しつつ融解させることで流し込みを行うことを特徴とする請求項１ないし１８のいずれか１つに記載の半導体装置の製造方法。
【請求項２１】
前記埋め込み材（１９）を形成する工程ないし、その後の熱処理工程では、液体状態にした埋め込み材（１９）に前記半導体基板（１０）を浸けるか、または液体状態にした埋め込み材（１９）を前記半導体基板（１０）に塗布した後に前記液体状態にした埋め込み材（１９）を硬化させることで前記埋め込み材（１９）を形成することを特徴とする請求項１ないし１８のいずれか１つに記載の半導体装置の製造方法。
【請求項２２】
前記半導体基板（１０）として、ＳＯＩウェハを用いることを特徴とする請求項１ないし２１のいずれか１つに記載の半導体装置の製造方法。
【請求項２３】
前記半導体基板（１０）として、第１導電型基板に第２導電型エピタキシャル膜を成長させたウェハ、もしくは、第２導電型基板に第１導電型エピタキシャル膜を成長させたウェハを用いることを特徴とする求項１ないし２２のいずれか１つに記載の半導体装置の製造方法。
【請求項２４】
前記半導体基板（１０）の上に絶縁膜（１４、１５、２３）を形成する工程では、前記半導体基板（１０）に半導体素子を形成した後に前記絶縁膜（１４、１５、２３）を形成することを特徴とする請求項１ないし２３のいずれか１つに記載の半導体装置の製造方法。
【請求項２５】
前記埋め込み材（１９）として金属膜を用いることを特徴とする請求項１ないし２４のいずれか１つに記載の半導体装置の製造方法。
【請求項２６】
前記埋め込み材（１９）として、９００℃以下の融点を持つ絶縁材料を用いることを特徴とする請求項１ないし２４のいずれか１つに記載の半導体装置の製造方法。
【請求項２７】
前記絶縁膜（１３、１４、２３）および前記層間絶縁膜（１８）として、ＰＳＧ膜、またはボロンおよびリン濃度が２％〜６％のＢＰＳＧ膜を用いることを特徴とする請求項１ないし２６のいずれか１つに記載の半導体装置の製造方法。
【請求項２８】
前記ＰＳＧ膜またはＢＰＳＧ膜をリフローまたは熱処理することで前記絶縁膜（１３、１４、２３）および前記層間絶縁膜（１８）を成膜することを特徴とする請求項２７に記載の半導体装置の製造方法。
【請求項２９】
前記熱処理を行う工程では、前記埋め込み材（１９）のうち前記トレンチ（１６）の底部側にボイド（２４）が配置されるように前記埋め込み材（１９）の熱処理を行うことを特徴とする請求項１ないし２８のいずれか１つに記載の半導体装置の製造方法。
【請求項３０】
前記下地酸化膜（１４、１５、２３）をパターニングする工程では、前記半導体基板（１０）の一部を一周して囲むようにパターニングすると共に、該パターニングの外周の一部が内周側に対して反対側に突出するようにパターニングすることを特徴とする請求項１ないし２９のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板にトレンチが設けられた半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、ＳＯＩ基板にトレンチ分離用の溝を設けた半導体装置の製造方法が、例えば特許文献１で提案されている。具体的に、特許文献１では、ＳＯＩ基板のうち一方の半導体層の上に絶縁層を堆積し、該絶縁層に半導体層の一部が露出する開口部を形成し、該絶縁層をマスクとして半導体層をエッチングすることによりトレンチ分離用の溝を形成する方法が提案されている。このようにして半導体層に溝を形成した後、溝の内壁面に絶縁被膜を形成し、絶縁層の開口を介して溝内にポリシリコンや層間絶縁膜等の充填材を充填する。このとき、トレンチ分離用の溝内に充填される充填材が溝を隙間無く完全に埋める前に充填材によって溝の開口部分が閉じられてしまう場合があり、溝内にボイドを残したり、１０００℃を超える高温のリフローを行うことで、取り除かれる。
【特許文献１】特開２０００−２１９７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、デバイスの高集積化に伴って、拡散層を浅く形成することが必要になっており、低温でデバイス形成することが必要になっている。そのため、高温の熱処理を加えないようにデバイス形成を行わなければならず、トレンチ分離用の溝内に取り残されたボイドを取り除くべく従来のような高温のリフロー処理を行うことはできない。また、トレンチ分離用の溝内にボイドが残されていると、該ボイドによって半導体層に歪みやクラックが発生してしまう。
【０００４】
上記では、トレンチ分離用の溝についての問題点を説明したが、トレンチゲート型のトランジスタにおけるトレンチや、トレンチキャパシタに用いられるトレンチについても同様の問題が生じる。
【０００５】
本発明は、上記点に鑑み、１０００℃以上の高温処理ができないものにおいても、トレンチ内のボイドによって半導体層に歪みやクラックが発生してしまわないようにすることを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１に記載の発明では、半導体基板（１０）の上に絶縁膜（１４、１５、２３）を形成する工程と、絶縁膜（１４、１５、２３）をパターニングすることで、半導体基板（１０）を露出させる工程と、絶縁膜（１４、１５、２３）をマスクとして半導体基板（１０）にトレンチ（１６）を形成する工程と、トレンチ（１６）の側壁に側壁酸化膜（１７）を形成する工程と、トレンチ（１６）内の空間とトレンチ（１６）外の空間とが繋がるように、側壁酸化膜（１７）および絶縁膜（１４、１５、２３）の上に層間絶縁膜（１８）を形成する工程と、層間絶縁膜（１８）の上に埋め込み材（１９）を形成する工程と、埋め込み材（１９）を溶融させて、トレンチ（１６）内の空間を埋め込み材（１９）で埋め込む熱処理を行う工程とを含んでいることを特徴とする。
【０００７】
これにより、トレンチ（１６）内が層間絶縁膜（１８）によって塞がらないようにすることができ、ボイド（２４）の原因となる空間をトレンチ（１６）内に形成しないようにすることができる。また、トレンチ（１６）内の空間を埋め込み材（１９）で埋めることができるので、トレンチ（１６）内にボイド（２４）が残されないようにすることができる。以上により、高温処理できないものについて、トレンチ（１６）内にボイド（２４）が残らないようにすることができ、ひいては半導体基板（１０）に歪みやクラックが発生してしまわないようにすることができる。
【０００８】
請求項２に記載の発明では、半導体基板（１０）の上に絶縁膜（１４、１５、２３）を形成する工程と、絶縁膜（１４、１５、２３）をパターニングすることで、半導体基板（１０）を露出させる工程と、絶縁膜（１４、１５、２３）をマスクとして半導体基板（１０）にトレンチ（１６）を形成する工程と、トレンチ（１６）の側壁に側壁酸化膜（１７）を形成する工程と、トレンチ（１６）内の空間とトレンチ（１６）外の空間とが分離されるように、側壁酸化膜（１７）および絶縁膜（１４、１５、２３）の上に層間絶縁膜（１８）を形成する工程と、トレンチ（１６）内の空間とトレンチ（１６）外の空間とが繋がるように層間絶縁膜（１８）をエッチングする工程と、エッチングされた層間絶縁膜（１８）の上に埋め込み材（１９）を形成する工程と、埋め込み材（１９）を溶融させて、トレンチ（１６）内の空間を埋め込み材（１９）で埋め込む熱処理を行う工程とを含んでいることを特徴とする。
【０００９】
これにより、層間絶縁膜（１８）の形成によってトレンチ（１６）が塞がれてしまっても、トレンチ（１６）の内外の空間を繋げることができる。また、トレンチ（１６）内に埋め込み材（１９）を埋めることで、トレンチ（１６）内にボイド（２４）が残されないようにすることができる。以上により、請求項１と同様に、半導体基板（１０）に歪みやクラックが発生してしまわないようにすることができる。
【００１０】
請求項３に記載の発明のように、熱処理を行う工程では、１０００℃以下で熱処理を行うことが好ましい。さらに言えば、デバイス特性に影響がないような熱量を行うように、９００℃以下の熱量が望ましい。さらに言えば、ＣＭＯＳに使用されるソース、ドレインなどの１×１０１９／ｃｍ３を超えるような不純物濃度の場合は、Ｘｊに影響をあたえないような８５０℃２０ｍｉｎ以下の熱処理の範囲で処理することが望ましい。
【００１１】
請求項４に記載の発明のように、側壁酸化膜（１７）を形成する工程を行う前、層間絶縁膜（１８）を形成する工程を行う前、埋め込み材（１９）を形成する工程を行う前に、急峻な熱処理を行うことで、結晶欠陥の抑制や、側壁酸化形成を兼ねたりするが可能である。例えば、ＲＴＰ工程の追加が可能となり、処理時間が短時間の為、１０００℃以上の処理でも通常の熱処理と比較して８５０℃以下の熱量より低く、デバイスに与える影響が少ない。
【００１２】
請求項５に記載の発明のように、絶縁膜（１４、１５、２３）を形成する工程では、酸化膜および窒化膜によって構成された絶縁膜（１４、１５、２３）を形成することができる。これにより、酸化膜のみでは酸化膜を介して半導体基板（１０）に酸素が供給されて酸化する可能性があるが、窒化膜を使用することで酸化時に半導体基板（１０）の表面を酸化させないようにすることができる。さらに言えば、ＣＭＯＳに使用されるソースドレインのような高濃度不純物がドープされている場合は、増速酸化される為、酸化膜厚を厚く設定するか２００ｎｍ以上、窒化膜を使用した構造を使用することが望ましい。
【００１３】
請求項６に記載の発明のように、絶縁膜（１４、１５、２３）を形成する工程では、酸化膜／窒化膜、窒化膜／酸化膜、酸化膜／窒化膜／酸化膜のいずれかの積層構造の絶縁膜（１４、１５、２３）を形成することもできる。このように、マスクとしての絶縁膜（１４、１５、２３）の積層膜化が可能である。
【００１４】
請求項７に記載の発明のように、絶縁膜（１４、１５、２３）をパターニングする工程では、パターニング後に絶縁膜（１４、１５、２３）の開口部にテーパを形成することができる。この場合、エッチングの方法により絶縁膜（１４、１５、２３）にテーパを形成することができる。これにより、トレンチ（１６）のトレンチ開口部が大きくなり塞がりにくくなり、埋め込み材（１９）を流し込みやすくすることができる。
【００１５】
請求項８に記載の発明のように、絶縁膜（１４、１５、２３）をパターニングする工程で、パターニング後に絶縁膜（１４、１５、２３）の開口部を丸ませることもできる。例えば、ＢＰＳＧ膜などの熱処理による流動性がある絶縁膜（１４、１５、２３）の場合は、熱処理を与えることで、形状を丸くすることができる。
【００１６】
請求項９に記載の発明のように、絶縁膜（１４、１５、２３）を形成する工程で、絶縁膜（１４、１５、２３）を形成した後に該絶縁膜（１４、１５、２３）の熱処理を行うことで、絶縁膜（１４、１５、２３）を硬化させることができる。これにより、絶縁膜（１４、１５、２３）のエッチング耐性が向上し、後工程での膜厚制御が容易となる。
【００１７】
請求項１０に記載の発明のように、トレンチ（１６）を形成する工程で、トレンチ（１６）を形成した後にエッチングにより絶縁膜（１４、１５、２３）の一部または全てを除去することができる。この場合、絶縁膜（１４、１５、２３）のみ除去することもできるし、絶縁膜（１４、１５、２３）のような下地構造物すべてを除去することも可能である。例えば、このエッチングで、トレンチエッチングを行ったときに発生したポリマーを除去することが可能である。
【００１８】
請求項１１に記載の発明のように、トレンチ（１６）を形成する工程で、トレンチ（１６）を形成した後にトレンチ（１６）の側壁をエッチングすることにより、半導体基板（１０）がトレンチ（１６）の形成によって受けたダメージを除去することができる。
【００１９】
請求項１２に記載の発明のように、トレンチ（１６）を形成する工程で、トレンチ（１６）を形成した後にトレンチ（１６）の側壁を酸化してエッチングすることにより、半導体基板（１０）がトレンチ（１６）の形成によって受けたダメージを除去することもできる。
【００２０】
請求項１３に記載の発明のように、層間絶縁膜（１８）を形成する工程で、層間絶縁膜（１８）を形成した後にエッチングによりトレンチ（１６）の形状に従って開口した開口部を再度広げることができる。これにより、トレンチ（１６）に埋め込み材（１９）を流し込みやすくすることができる。
【００２１】
請求項１４に記載の発明のように、層間絶縁膜（１８）を形成する工程で、層間絶縁膜（１８）の形成とエッチングとを繰り返し行うことで層間絶縁膜（１８）を形成することもできる。これにより、層間絶縁膜（１８）の開口部を広げながら、成膜を繰り返すことができ、トレンチ（１６）に埋め込み材（１９）を流し込みやすくすることができる。
【００２２】
請求項１５に記載の発明のように、層間絶縁膜（１８）を形成する工程で、層間絶縁膜（１８）を形成した後に熱処理を行うこともできる。これにより、層間絶縁膜（１８）の膜質を改善でき、さらに形状をなだらかにすることもできる。
【００２３】
請求項１６に記載の発明のように、埋め込み材（１９）を形成する工程の後、または熱処理を行う工程の後に、エッチングまたはＣＭＰによりトレンチ（１６）内部の埋め込み材（１９）を残しつつ層間絶縁膜（１８）上の埋め込み材（１９）を除去することができる。これにより、不要な埋め込み材（１９）を除去することができる。
【００２４】
請求項１７に記載の発明のように、熱処理を行う工程を行った後、熱処理された埋め込み材（１９）を覆う蓋用層間絶縁膜（２０）を形成することができる。
【００２５】
請求項１８に記載の発明のように、蓋用層間絶縁膜（２０）を形成する工程で、蓋用層間絶縁膜（２０）を形成した後に該蓋用層間絶縁膜（２０）に熱処理を行うこともできる。
【００２６】
請求項１９に記載の発明のように、埋め込み材（１９）を形成する工程ないし、その後の熱処理工程で、該埋め込み材（１９）を低温で成膜した後、再度高温で熱しながら成膜しつつ、融解させることができる。これにより、トレンチ（１６）にきれいに埋め込み材（１９）を流し込むことができる。
【００２７】
請求項２０に記載の発明のように、埋め込み材（１９）を形成する工程ないし、その後の熱処理工程では、埋め込み材（１９）を高温に熱しながら成膜しつつ融解させることで流し込みを行うこともできる。
【００２８】
請求項２１に記載の発明のように、埋め込み材（１９）を形成する工程ないし、その後の熱処理工程で、液体状態にした埋め込み材（１９）に半導体基板（１０）を浸けるか、または液体状態にした埋め込み材（１９）を半導体基板（１０）に塗布した後に液体状態にした埋め込み材（１９）を硬化させることで埋め込み材（１９）を形成することもできる。
【００２９】
請求項２２に記載の発明のように、半導体基板（１０）として、ＳＯＩウェハを用いることができる。
【００３０】
請求項２３に記載の発明のように、半導体基板（１０）として、第１導電型基板に第２導電型エピタキシャル膜を成長させたウェハ、もしくは、第２導電型基板に第１導電型エピタキシャル膜を成長させたウェハを用いることもできる。
【００３１】
請求項２４に記載に発明のように、半導体基板（１０）の上に絶縁膜（１４、１５、２３）を形成する工程で、半導体基板（１０）に半導体素子を形成した後に絶縁膜（１４、１５、２３）を形成することができる。
【００３２】
請求項２５に記載の発明では、埋め込み材（１９）として、金属膜を用いることを特徴とする。
【００３３】
この金属膜は、５００℃以下の温度でリフローでき、流動性を得ることができる低融点材料である。すなわち、高集積化されたデバイスの特性に影響を与えずに埋め込み材（１９）を熱処理することができる。
【００３４】
請求項２６に記載の発明のように、埋め込み材（１９）として、９００℃以下の融点を持つ絶縁材料を用いることもできる。
【００３５】
これにより、９００℃以下の温度で埋め込み材（１９）を液状にすることができる。したがって、液状のこれらの材料に上記半導体基板（１０）をつけ込むことにより、トレンチ（１６）内に埋め込み材（１９）を流し込むことができる。
【００３６】
請求項２７に記載の発明では、絶縁膜（１３、１４、２３）および層間絶縁膜（１８）として、ＰＳＧ膜、またはボロンおよびリン濃度が２％〜６％のＢＰＳＧ膜を用いることを特徴とする。
【００３７】
これにより、８５０℃以下の温度でリフローすることができる。したがって、デバイスに影響を及ぼさないようにすることができる。
【００３８】
請求項２８に記載の発明のように、ＰＳＧ膜またはＢＰＳＧ膜をリフローまたは熱処理することで絶縁膜（１３、１４、２３）および層間絶縁膜（１８）を成膜することができる。
【００３９】
請求項２９に記載の発明では、熱処理を行う工程では、埋め込み材（１９）のうちトレンチ（１６）の底部側にボイド（２４）が配置されるように埋め込み材（１９）の熱処理を行うことを特徴とする。
【００４０】
これにより、埋め込み材（１９）にボイド（２４）が残されていても、ボイド（２４）が半導体基板（１０）の表面上に形成された下地酸化膜（１４、１５、２３）や層間絶縁膜（１８）の弱い部位に影響を及ぼさないようにすることができる。
【００４１】
請求項３０に記載の発明では、下地酸化膜（１４、１５、２３）をパターニングする工程では、半導体基板（１０）の一部を一周して囲むようにパターニングすると共に、該パターニングの外周の一部が内周側に対して反対側に突出するようにパターニングすることを特徴とする。
【００４２】
これによると、半導体基板（１０）に形成されるトレンチ（１６）も該パターニングに従って形成されるため、トレンチ（１６）の一部が半導体基板（１０）のうちトレンチ（１６）で囲まれた領域側よりも反対側である外側に突出することとなる。すなわち、トレンチ（１６）の一部の幅が拡大されているため、層間絶縁膜（１８）の形成時に層間絶縁膜（１８）によるトレンチ（１６）の開口部の塞がりを抑制することができる。
【００４３】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００４４】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の各実施形態で示されるＮ＋型は本発明の第１導電型に対応し、Ｐ＋型は本発明の第２導電型に対応している。
【００４５】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。図１は、本実施形態に係る半導体装置の一部断面図である。半導体装置は、支持基板１１と活性層１２とで絶縁膜１３を挟み込んで構成されるＳＯＩ基板（ＳＯＩウェハ）１０に形成されている。活性層１２として例えばＮ＋型のＳｉ基板が用いられ、支持基板１１としてＳｉ基板が採用される。また、絶縁膜１３として、例えばＳｉＯ２が採用される。このＳＯＩ基板１０のうち活性層１２にはＬＤＭＯＳトランジスタ等の図示しないデバイス（半導体素子）が形成されている。また、活性層１２は例えば０．１〜３μｍの厚さになっている。
【００４６】
活性層１２の上にはＮＳＧ膜（ＳｉＯ２）やＬＯＣＯＳ酸化膜等の第１下地酸化膜１４が形成されている。より具体的には、活性層１２の上に図示しないＳｉＯ２膜が形成されており、このＳｉＯ２膜の上にＮＳＧ膜が形成されている。本実施形態では、ＳｉＯ２膜およびＮＳＧ膜を合わせて第１下地酸化膜１４という。
【００４７】
また、第１下地酸化膜１４の上にトレンチエッチングのマスクとなる第２下地酸化膜１５が形成されている。これら第１、第２下地酸化膜１４、１５は、活性層１２にトレンチ１６を形成するためのマスクとしての役割を果たす。
【００４８】
そして、第１、第２下地酸化膜１４、１５および活性層１２を貫通して絶縁膜１３に達するトレンチ１６が形成されている。このトレンチ１６は、上記デバイスを素子分離するためのものである。トレンチ１６の側壁にはＳｉＯ２等の側壁酸化膜１７が形成されている。
【００４９】
側壁酸化膜１７の上にはＯ３−ＢＰＳＧ膜等の第１層間絶縁膜１８が設けられている。Ｏ３−ＢＰＳＧ膜として、ボロン濃度およびリン濃度が４％以上のものが用いられる。
【００５０】
さらに、トレンチ１６内であって第１層間絶縁膜１８の上に埋め込み材１９が埋め込まれている。埋め込み材１９としては、例えばアルミニウム等の金属膜が採用される。これらは、５００℃以下の温度でリフローすることができる低融点材料である。
【００５１】
さらに、層間絶縁膜１３の上にＴＥＯＳ膜等の第２層間絶縁膜２０が形成されている。以上が、本実施形態に係る半導体装置の構成である。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、ＳＯＩ基板１０が特許請求の範囲の半導体基板に対応し、第１、第２下地酸化膜１４、１５が特許請求の範囲の下地酸化膜に対応し、第１層間絶縁膜１８が特許請求の範囲の層間絶縁膜に対応する。
【００５２】
次に、図１に示される構造を有する半導体装置の製造方法について、図２および図３を参照して説明する。
【００５３】
図２（ａ）に示す工程では、デバイスが形成されたＳＯＩ基板１０を用意する。また、図２（ｂ）に示す工程では、活性層１２の上にＮＳＧ膜等の第１下地酸化膜１４を形成し、この第１下地酸化膜１４の上にレジスト等の第２下地酸化膜１５を形成する。そして、第１下地酸化膜１４が露出するように第２下地酸化膜１５をパターニングする。
【００５４】
続いて、図２（ｃ）に示す工程では、パターニングされた第２下地酸化膜１５をマスクとして第１下地酸化膜１４および活性層１２をエッチングすることにより、絶縁膜１３に達するトレンチ１６を形成する。なお、先に第１下地酸化膜１４をエッチングし、第１、第２下地酸化膜１４、１５をマスクとして、活性層１２をエッチングすることとなる。
【００５５】
そして、図２（ｄ）に示す工程では、熱酸化やＣＶＤの方法によりトレンチ１６の側壁に側壁酸化膜１７を形成する。この場合、側壁酸化膜１７の膜厚が１００Å以上となるようにする。これは、後の工程で側壁酸化膜１７の上に形成される第１層間絶縁膜１８に含まれるボロンやリンが活性層１２に析出しないようにするためである。
【００５６】
なお、側壁酸化膜１７を形成する方法としては、上記の熱処理による方法やＣＶＤの方法の他に、反応ガス等による酸化膜形成の方法を採用しても良い。これにより、温度を下げた成膜が可能になる。
【００５７】
図３（ａ）に示す工程では、側壁酸化膜１７の上にＯ３−ＢＰＳＧ膜等の第１層間絶縁膜１８を形成する。この場合、トレンチ１６内の空間とトレンチ１６外の空間とが繋がるように、側壁酸化膜１７および第１、第２下地酸化膜１４、１５の上に第１層間絶縁膜１８を形成する。すなわち、側壁酸化膜１７の上の第１層間絶縁膜１８が対向する第１層間絶縁膜１８に接触しないようにする。つまり、トレンチ１６内の空間が第１層間絶縁膜１８によって閉じられないようにする。このようにして、トレンチ１６内に独立した空間が形成されないようにする。
【００５８】
ＢＰＳＧ膜として、該ＢＰＳＧ膜に含まれるボロン濃度が３％〜５％のものを用いる。特に、リフロー性を向上させるため、ボロン濃度が５％のものを用いることが望ましい。一方、リン濃度は４％のものを用いることが望ましい。また、ＢＰＳＧ膜は０．３〜１．０μｍほどの厚さになっている。
【００５９】
図３（ｂ）に示す工程では、第１層間絶縁膜１８の上に埋め込み材１９を形成する。埋め込み材１９として例えばアルミニウムを用いる場合、スパッタリングの方法、ロングスロースパッタリングの方法等により埋め込み材１９をウェハ表面に均一に成膜形成することができる。アルミニウムとしては、例えばＡｌ−Ｓｉ−Ｃｕ系、Ａｌ−Ｃｕ系のものが用いられる。
【００６０】
そして、図３（ｃ）に示す工程では、リフロー処理を行う。すなわち、埋め込み材１９を溶融させて、トレンチ１６内の空間を埋め込み材１９で埋め込む熱処理を行う。リフロー温度としては、デバイスの特性に影響を及ぼさない５００℃以下、特に４００℃〜４５０℃であることが好ましい。
【００６１】
図３（ｄ）に示す工程では、トレンチ１６を除いた場所の埋め込み材１９をエッチングによるエッチバックによって除去する。この他、ＣＭＰによって埋め込み材１９を除去しても良い。
【００６２】
この後、第１層間絶縁膜１８の上に第２層間絶縁膜２０を形成することで埋め込み材１９を第１、第２層間絶縁膜１８、２０で覆う。なお、本実施形態に係る第２層間絶縁膜２０が特許請求の範囲の蓋用層間絶縁膜に対応する。
【００６３】
こうして、図１に示される半導体装置が完成する。以上により、トレンチ１６内に埋め込み材１９が埋め込まれてボイドが除去されるため、ボイドによって活性層１２に歪みやクラックが発生してしまうことはない。
【００６４】
以上説明したように、本実施形態では、第１層間絶縁膜１８を形成する際に、トレンチ１６内が第１層間絶縁膜１８によって塞がらないようにすることが特徴となっている。また、トレンチ１６内に低温で熱処理を行うことができるアルミニウム等の埋め込み材１９を設けることが特徴となっている。
【００６５】
これにより、高集積化されたデバイスが形成されたものにおいても、デバイスに影響を及ぼさない温度で熱処理を行うことができ、トレンチ１６内の空間を埋め込み材１９で埋めることができる。したがって、トレンチ１６内にボイドが残されないようにすることができる。
【００６６】
また、埋め込み材１９としてアルミニウム等金属膜を用いると、該埋め込み材１９に電位を与えることができる。これにより、埋め込み材１９で囲まれた部位と他の部位との電位干渉を抑制することができる。さらに、キャパシタや、ゲートとしても用いることができる。
【００６７】
一方、上記のトレンチ１６による絶縁分離の工程をデバイス形成の工程よりも後に行うことにより、デバイス形成時の熱応力による欠陥発生を抑制することができる。
【００６８】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。上記第１実施形態では、図３（ａ）に示す工程で、トレンチ１６内の空間とトレンチ１６外の空間とが繋がるように、側壁酸化膜１７の上に第１層間絶縁膜１８を形成していた。しかし、本実施形態では、トレンチ１６内の空間を閉じるように第１層間絶縁膜１８を形成する方法を採用している。
【００６９】
具体的には、図２（ａ）〜図２（ｄ）に示す工程を行った後、図４（ａ）に示す工程では、トレンチ１６内の空間とトレンチ１６外の空間とが分離されるように、側壁酸化膜１７および第１、第２下地酸化膜１４、１５の上に第１層間絶縁膜１８を形成する。これにより、トレンチ１６内の空間は、トレンチ１６外の空間に対して独立した空間となる。
【００７０】
そして、図４（ｂ）に示す工程では、トレンチ１６内の空間とトレンチ１６外の空間とが繋がるように第１層間絶縁膜１３をエッチングする。これにより、図３（ａ）に示される構造と同じ状態になる。この後、図３（ｂ）〜図３（ｄ）に示す工程を行うことにより、図１に示される半導体装置が完成する。
【００７１】
以上説明したように、トレンチ１６内の空間を閉じるように第１層間絶縁膜１８を形成しても、この後の工程でトレンチ１６内の空間とトレンチ１６外の空間とを繋げるようにすれば、トレンチ１６内の空間に埋め込み材１９を埋めることができる。
【００７２】
（第３実施形態）
本実施形態では、第１、第２実施形態と異なる部分についてのみ説明する。上記各実施形態では、活性層１２の上に第１下地酸化膜１４が形成され、該第１下地酸化膜１４の上に第２下地酸化膜１５が形成されたものが示されている。本実施形態では、第２下地酸化膜１５を無くした構造について説明する。
【００７３】
図５は、本実施形態に係る半導体装置の一部断面図である。この図に示されるように、活性層１２の上に第１下地酸化膜１４が形成されている。そして、この第１下地酸化膜１４の上に第１層間絶縁膜１８が形成されている。他の構成は、図１に示されるものと同じである。
【００７４】
次に、図５に示される半導体装置の製造方法について、図６を参照して説明する。まず、図２（ａ）に示す工程と同様に、ＳＯＩ基板１０を用意する。そして、図６に示す工程では、活性層１２の上に第１下地酸化膜１４を形成する。この第１下地酸化膜１４の上に図示しないレジストを形成してパターニングし、第１下地酸化膜１４に開口部を形成した後、レジストを除去する。
【００７５】
この後、図２（ｃ）に示す工程以降の工程を実施することにより、図５に示される半導体装置が完成する。なお、図２（ｄ）に示す工程で側壁酸化膜１７を形成する際には、側壁酸化するとデバイスにも酸化膜が形成されてしまうので、ＣＶＤの方法により側壁酸化膜１７を形成することが望ましい。
【００７６】
以上説明したように、活性層１２の上に形成される酸化膜は、第１下地酸化膜１４のみでも良い。このように、下地酸化膜を一層膜とすることについては、ＳＯＩ膜が薄膜等によりレジストマスクで十分に耐性がある場合、トレンチエッチング工程終了時にＮＳＧ膜などを剥離する場合、ＬＯＣＯＳ、ＳＴＩなどの酸化膜上では無く、Ｓｉ上にトレンチを形成する場合等に適用できる。
【００７７】
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、第１下地酸化膜１４が特許請求の範囲の下地酸化膜に対応する。
【００７８】
（第４実施形態）
本実施形態では、第３実施形態と異なる部分についてのみ説明する。図７は、本実施形態に係る半導体装置の一部断面図である。この図に示されるように、活性層１２のうちデバイスが形成された領域では、該活性層１２の上に第１層間絶縁膜１８が形成されている。そして、第１層間絶縁膜１８には、該第１層間絶縁膜１８を貫通して活性層１２に到達するプラグ用トレンチ２１が設けられており、該トレンチ２１内にコンタクト用のプラグ２２が設けられている。プラグ２２は、例えばタングステンで形成されている。
【００７９】
埋め込み材１９およびプラグ２２は、第２層間絶縁膜２０によって蓋がなされている。本実施形態では、第２層間絶縁膜２０は、第１層間絶縁膜１８の上に全体にわたって設けられているのではなく、第１層間絶縁膜１８から埋め込み材１９およびプラグ２２が露出する部分にのみ設けられている。
【００８０】
このような半導体装置の構造においては、第１層間絶縁膜１８を形成してリフローし、コンタクト工程でプラグ２２を形成する。この場合、第２実施形態と同様に、トレンチ１６の開口部を第１層間絶縁膜１８で閉じる。そして、トレンチ１６の部位において、図４（ｂ）に示す工程と同様に、第１層間絶縁膜１８をエッチングによって開口し、埋め込み材１９としてアルミニウムをトレンチ１６に埋め込む。このとき、プラグ２２を形成するときよりも高温で埋め込み材１９を埋め込むことが好ましい。
【００８１】
以上のように、デバイス領域にコンタクト用のプラグ２２を形成する構造においても、素子分離用のトレンチ１６内に埋め込み材１９を設けた構造とすることができる。
【００８２】
なお、トレンチ１６の内外の空間が分離されるように、第１層間絶縁膜１８を形成した場合、プラグ用トレンチ２１を形成するコンタクト工程においてトレンチ１６の内外の空間が繋がるように第１層間絶縁膜１８に孔を形成しても良い。
【００８３】
（第５実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。図８は、本実施形態に係る半導体装置の一部断面図である。この図に示されるように、第１下地酸化膜１４の上にＳｉＮ膜等の窒化膜２３が形成され、該窒化膜２３の上に第２下地酸化膜１５が形成されている。すなわち、図１に示される構造において、第１下地酸化膜１４と第２下地酸化膜１５との間に窒化膜２３が配置された構造になっている。
【００８４】
上記窒化膜２３は、水分などのバリア層に使用する場合、トレンチエッチングを行った時に使用したマスク（ＮＳＧ膜）を除去するために使用する場合等に有効である。また、ＮＳＧ膜等の第１下地酸化膜１４よりも耐性が高いので、素子耐性を良くすることができるという効果もある。
【００８５】
このような窒化膜２３は、図２（ｂ）に示す工程にて、第１下地酸化膜１４の上に形成される。また、窒化膜２３の上に第２下地酸化膜１５が形成される。この後の工程は、第１実施形態と同様である。以上のように、半導体装置に窒化膜２３を設けた構造を採用しても良い。
【００８６】
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、第１、第２下地酸化膜１４、１５および窒化膜２３が特許請求の範囲の下地酸化膜に対応する。
【００８７】
（第６実施形態）
本実施形態では、第１〜第５実施形態と異なる部分についてのみ説明する。上記各実施形態では、トレンチ１６内に埋め込み材１９を埋め込むことで、トレンチ１６内にボイドが取り残されない構造になっていた。しかし、本実施形態では、トレンチ１６の底部側にボイドが取り残された構造になっている。
【００８８】
図９は、本実施形態に係る半導体装置の一部断面図である。この図に示されるように、本実施形態に係る半導体装置は、図１に示される構造に対して埋め込み材１９の中にボイド２４を有する構造になっている。このボイド２４の形状は、とがった形状ではなく、丸まった形状になっている。
【００８９】
上記の半導体装置は、図３（ｃ）に示す工程にて、埋め込み材１９のうちトレンチ１６の底部側にボイド２４が配置されるように埋め込み材１９の熱処理を行うことにより得られる。すなわち、埋め込み材１９によってトレンチ１６内を埋め尽くさないようにしている。
【００９０】
このようなボイド２４を含んだ構造は、ボイド２４の形状がとがった形状でない場合、トレンチ１６の上部の材料がリフロー等の熱処理により融解されて左右の膜が結合している場合、ボイド２４の発生部が活性層１２の表面よりトレンチ１６の延設方向に形成される場合等の条件を満たすときには可能である。
【００９１】
また、ボイド２４は、活性層１２の表面から０．１μｍ以上の深さに位置していることが好ましい。活性層１２の上に形成された第１、第２下地酸化膜１４、１５等の部位は弱い部位であるので、ボイド２４が熱膨張すると破壊される恐れがあるからである。
【００９２】
以上のように、埋め込み材１９にボイド２４が残されている構造を採用することもできる。このようにボイド２４が残されていても、活性層１２の表面から０．１μｍ以上の深さに位置していることで、ボイド２４が活性層１２の上の第１下地酸化膜１４等に影響を及ぼさないようにすることができる。
【００９３】
（第７実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。図１０は、本実施形態に係る半導体装置の一部断面図である。この図に示されるように、本実施形態に係る半導体装置は、図１に示された構造に対してＮ＋型の活性層１２の表層部に形成されたＰ＋型の拡散層２５を有している。この拡散層２５と活性層１２とでＰＮジャンクションの構造が構成されている。
【００９４】
また、拡散層２５とトレンチ１６とはＮ＋型の活性層１２によって分離されており、トレンチ１６が拡散層２５を貫通する構造にはなっていない。さらに、電荷を印加された場合に、拡散層２５の空乏層がトレンチ１６に達しない構造になっている。
【００９５】
以上のように、拡散層２５が形成されたものに素子分離用のトレンチ１６を設け、該トレンチ１６内に埋め込み材１９を埋め込んだ構造を採用することもできる。
【００９６】
（第８実施形態）
本実施形態では、第１〜第７実施形態と異なる部分についてのみ説明する。図１１は、本実施形態に係る半導体装置のトレンチ１６のレイアウト図である。この図に示されるように、トレンチ１６は、活性層１２の一部であるデバイス領域２６を四角形状に一周して囲むように設けられている。なお、図１１では、トレンチ１６が設けられる部位を斜線で記してある。
【００９７】
トレンチ１６の内周は四角形状ではなく、角部が面取りされて８角形になっている。このトレンチ１６の内周の角部は面取りではなく曲線になっていても良い。また、トレンチ１６の幅は一定ではなく、該トレンチの外周の一部が内周側に対して反対側に突出している。これにより、トレンチ１６の幅が広くなっている部分が複数存在している。
【００９８】
このように、トレンチ１６の幅が広がっていると、幅が広がった部分の外周の壁面に応力が集中して該外周の壁面に欠陥が発生しやすくなる。つまり、幅が広くなったトレンチ１６の外周の壁面を欠陥のゲッタリングエリアにすることができ、デバイス領域２６に接するトレンチ１６の内周の壁面に欠陥を作らないようにすることができる。
【００９９】
このようなトレンチ１６は、図２（ｂ）に示す工程にて活性層１２の一部であるデバイス領域２６を一周して囲むように第２下地酸化膜１５をパターニングすると共に、該パターニングの外周の一部が内周側に対して反対側に突出するようにパターニングする。この後、図２（ｃ）に示す工程にて活性層１２をエッチングすることで、図１１に示されるレイアウトのトレンチ１６を形成することができる。
【０１００】
そして、トレンチ１６の一部の幅が拡大されているため、図３（ａ）に示す工程にて第１層間絶縁膜１８を形成する際にトレンチ１６への埋め込み性を良くすることができる。このとき、第１層間絶縁膜１８によるトレンチ１６の開口部の塞がりを抑制することができる。また、第１層間絶縁膜１８と同様に、埋め込み材１９についても埋め込み性を向上させることができる。
【０１０１】
（他の実施形態）
上記各実施形態では、トレンチ１６として素子分離のためのトレンチ１６を例に説明したが、トレンチ１６と言うときは、トレンチゲート型のトランジスタにおけるトレンチや、トレンチキャパシタに用いられるトレンチも含まれる。
【０１０２】
上記各実施形態では、ＳＯＩ基板１０にトレンチ１６を形成するためのマスクとして、第１下地酸化膜１４、第２下地酸化膜１５、窒化膜２３が用いられていたが、マスクとして用いるものについてはこれらに限るものではない。すなわち、ＳＯＩ基板１０の上に絶縁膜を形成し、該絶縁膜をマスクとして用いることができる。
【０１０３】
該絶縁膜としては、酸化膜および窒化膜によって構成されたものが好ましい。酸化膜では、酸化膜を介して酸素が供給され酸化する可能性があるが、窒化膜を使用することで酸化時にＳＯＩ基板１０の表面を酸化させないようにすることができる。
【０１０４】
このような絶縁膜の構造として、酸化膜／窒化膜、窒化膜／酸化膜、酸化膜／窒化膜／酸化膜のいずれかの積層構造とすることができる。
【０１０５】
そして、第１下地酸化膜１４、第２下地酸化膜１５、窒化膜２３等の絶縁膜を形成する際には、該絶縁膜を形成した後に絶縁膜の熱処理を行うことで、絶縁膜を硬化させるようにしても良い。
【０１０６】
また、トレンチ１６を形成する際には、トレンチ１６を形成した後にエッチングにより第１下地酸化膜１４、第２下地酸化膜１５、窒化膜２３等の絶縁膜の一部または全てを除去するようにしても良い。
【０１０７】
一方、トレンチ１６を形成する際には、トレンチ１６を形成した後にトレンチ１６の側壁をエッチングすることにより、ＳＯＩ基板１０がトレンチ１６の形成によって受けたダメージを除去するようにしても良い。この場合、ＣＤＥ（ケミカルドライエッチング）などに代表されるエッチングを行うことができる。
【０１０８】
他方、トレンチ１６を形成する際には、トレンチ１６を形成した後にトレンチ１６の側壁を酸化してエッチングすることにより、ＳＯＩ基板１０がトレンチ１６の形成によって受けたダメージを除去するようにすることもできる。これにより、ダメージ層を酸化膜と共に剥がして除去することができる。
【０１０９】
また、層間絶縁膜１８を形成する際には、層間絶縁膜１８を形成した後にエッチングによりトレンチ１６の形状に従って開口した開口部を再度広げるようにしても良い。一方、層間絶縁膜１８を形成する際に、層間絶縁膜１８の形成とエッチングとを繰り返し行うこともできる。他方、層間絶縁膜１８を形成する際には、層間絶縁膜１８を形成した後に熱処理を行うこともできる。このような処理により、層間絶縁膜１８の形状をなだらかにしたり、膜質改善を行うことができる。
【０１１０】
埋め込み材１９を形成した後、または熱処理を行った後に、エッチングまたはＣＭＰによりトレンチ１６内部の埋め込み材１９を残しつつ層間絶縁膜１８上の埋め込み材１９を除去するようにしても良い。
【０１１１】
第２層間絶縁膜２０を形成する際には、第２層間絶縁膜２０を形成した後に該第２層間絶縁膜２０に熱処理を行うようにしても良い。
【０１１２】
埋め込み材（１９）を形成する工程ないし、その後の熱処理工程では、該埋め込み材１９を低温で成膜した後、再度高温で熱しながら成膜しつつ、融解させることができる。これにより、低温できれいに埋め込み材１９を成膜した後、高温成膜するため、トレンチ１６にきれいに埋め込み材１９を埋め込むことができる。例えば、高温になると流動性が上がるが、同時に粒成長してしまうような場合、下地に低温で成膜をおこなうことで、高温成膜することで、粒成長を抑えつつ、成膜することが可能である。
【０１１３】
一方、埋め込み材（１９）を形成する際ないし、その後の熱処理の際には、埋め込み材１９を高温に熱しながら成膜しつつ融解させることで流し込みを行うこともできる。
【０１１４】
他方、埋め込み材（１９）を形成する際ないし、その後の熱処理の際には、液体状態にした埋め込み材１９にＳＯＩ基板１０を浸けるか、または液体状態にした埋め込み材１９をＳＯＩ基板１０に塗布した後に液体状態にした埋め込み材１９を硬化させて埋め込み材１９を形成することもできる。
【０１１５】
母体としてＳＯＩ基板１０を用いているが、母体としてＮ＋型基板にＰ＋型エピタキシャル膜を成長させたウェハ、もしくは、Ｐ＋型基板にＮ＋型エピタキシャル膜を成長させたウェハを用いても良い。
【０１１６】
上記各実施形態では、ＳＯＩ基板１０に半導体素子を形成した後に第１下地酸化膜１４、第２下地酸化膜１５、窒化膜２３等の絶縁膜を形成しているが、ＳＯＩ基板１０に半導体素子が形成されていてもいなくても良い。
【０１１７】
上記各実施形態では、トレンチ１６内の空間を埋め込み材１９で埋め込む際に５００℃以下で熱処理を行っていたが、１０００℃以下で熱処理を行うこともできる。
【０１１８】
側壁酸化膜１７を形成する前、層間絶縁膜１８を形成する前、埋め込み材１９を形成する前に、急峻な熱処理を行うこともできる。急峻な熱処理工程としてＲＴＰ工程を追加することができる。
【０１１９】
第１下地酸化膜１４、第２下地酸化膜１５、窒化膜２３などの絶縁膜をパターニングする際には、該絶縁膜をパターニングした後に絶縁膜の開口部にテーパを形成するようにしても良い。テーパを形成する方法としては、異方性エッチング後に等方エッチングを行う、異方エッチング後に等方エッチングを行う方法を採用することができる。一方、絶縁膜をパターニングする際に、該絶縁膜をパターニングした後に絶縁膜の開口部を丸ませることもできる。これにより、開口部に埋め込み材１９を流し込みやすくすることができる。
【０１２０】
第５実施形態では、図８において窒化膜２３の上に第２下地酸化膜１５が形成されたものが示されているが、第３実施形態と同様に、第２下地酸化膜１５が設けられていなくても良い。すなわち、活性層１２の上には、第１下地酸化膜１４、窒化膜２３、第１層間絶縁膜１８、および第２層間絶縁膜２０が順に形成されたものであっても良い。
【０１２１】
上記各実施形態における半導体装置を製造する製造工程には、以下の工程を追加することもできる。なお、（１）〜（４）の各工程はそれぞれ独立した工程である。
【０１２２】
（１）トレンチエッチング後に活性層１２のダメージ層を除去するために、ケミカルドライエッチング（ＣＤＥ）工程にて活性層１２をエッチングする。このダメージ層除去には、トレンチ１６の側壁を０．０５μｍ以上除去することが望ましい。一方、側壁酸化を１回行い、ダメージ層を側壁酸化膜１７に含ませてエッチングで剥がすという工程を行っても良い。
【０１２３】
（２）トレンチエッチングに、キャロス洗浄やフッ化水素（ＨＦ）エッチングを追加することで、トレンチ形成時にトレンチ１６の壁面の全面または一部に付着したポリマーを除去する。ＨＦエッチング工程追加により、ＮＳＧ膜の除去を同時に行う場合が考えられる。一方、ＮＳＧ膜を残す場合、エッチング量を考慮して、膜厚を設計する必要がある。
【０１２４】
（３）第１層間絶縁膜１８や埋め込み材１９などのデポ材料のエッチバックを、ＣＭＰなどの機械的研磨で行う。
【０１２５】
（４）工程完了状態で、トレンチ上部がフラットな形状になるようにする。これは、ウェハの表面に凹凸の形状が残されていると、後工程で構造に影響が及ぶからである。
【０１２６】
上記各実施形態では、埋め込み材１９としてアルミニウムの金属膜を用いる例について説明したが、金属膜としてアルミニウムの他に銅、スズ、インジウム、金、銀等を用いることもできる。一方、埋め込み材１９として絶縁材料を用いることもできる。この場合、絶縁材料として、プラスチックやガラス材が採用される。
【０１２７】
他方、ＳＯＧ材料やレジスト材料などを用いても良い。これらの材料を用いる場合、高温で溶かした材料の中にＳＯＩ基板１０をつけ込み、トレンチ１６内に流し込むこととなる。このとき、埋め込み材１９の中に気泡が残らないように、超音波などをかけながら行うことが望ましい。
【０１２８】
また、第１層間絶縁膜１８として、ＰＳＧ材料またはボロン濃度およびリン濃度が２％〜６％のＢＰＳＧ膜を用いることができる。ボロン濃度やリン濃度が６％を超えるとバブリング（気泡）が発生する可能性が高いので、５％であることが好ましい。リフロー温度は、デバイスに影響しない温度が望ましく、例えば８５０℃、２０分である。この他、リフロー可能な材料を用いることもできる。
【０１２９】
上記各実施形態では、埋め込み材１９を形成する方法として、埋め込み材１９を形成した後（デポ後）、リフローしていた（図３（ｂ）、（ｃ）参照）が、他の方法で形成しても良い。例えば、埋め込み材１９（デポ材料）自体を高温でデポすることでリフローしながらデポする方法、デポ材料が液状になっており、材料の中につけ込む方法、デポ材料が液状になっており、塗布後、スピナーにより均一に広げる方法等を採用しても良い。なお、デポ材料が液状になっており、材料の中につけ込む方法では、上述のように、超音波をかけてボイドを飛ばすようにしても良い。
【図面の簡単な説明】
【０１３０】
【図１】本発明の第１実施形態に係る半導体装置の一部断面図である。
【図２】図１に示される半導体装置の製造工程を示した図である。
【図３】図２に続く製造工程を示した図である。
【図４】本発明の第２実施形態に係る半導体装置の製造工程を示した図である。
【図５】本発明の第３実施形態に係る半導体装置の一部断面図である。
【図６】図５に示される半導体装置の製造工程を示した図である。
【図７】本発明の第４実施形態に係る半導体装置の一部断面図である。
【図８】本発明の第５実施形態に係る半導体装置の一部断面図である。
【図９】本発明の第６実施形態に係る半導体装置の一部断面図である。
【図１０】本発明の第７実施形態に係る半導体装置の一部断面図である。
【図１１】本発明の第８実施形態に係る半導体装置のトレンチのレイアウト図である。
【符号の説明】
【０１３１】
１２  活性層
１４  第１下地酸化膜
１５  第２下地酸化膜
１６  トレンチ
１７  側壁酸化膜
１８  層間絶縁膜
１９  埋め込み材
２３  窒化膜
２４  ボイド
【図１】
2010034116.tif 000003
【図２】
2010034116.tif 000004
【図３】
2010034116.tif 000005
【図４】
2010034116.tif 000006
【図５】
2010034116.tif 000007
【図６】
2010034116.tif 000008
【図７】
2010034116.tif 000009
【図８】
2010034116.tif 000010
【図９】
2010034116.tif 000011
【図１０】
2010034116.tif 000012
【図１１】
2010034116.tif 000013