(57)【要約】【課題】試験用の差動ノイズを差動信号に対して高精度に重畳する。【解決手段】ノイズ発生器１０から発生されたノイズを、ディバイダ２０によりポジ側遅延回路３１およびネガ側遅延回路３２に分配する。ポジ側遅延回路３１、ネガ側遅延回路３２から出力されるノイズは、結合コンデンサと抵抗とを介して、差動伝送路を構成するポジ側、ネガ側の各信号線に印加される。抵抗の抵抗値は、ポジ側、ネガ側の各信号線の特性インピーダンスより十分高く設定されている。そして、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量は、ノイズ発生器１０から発生されるノイズの周波数と、上記の各抵抗を通じて差動伝送路に印加する差動ノイズの振幅とから決定される遅延差を互いに有するように設定される。【選択図】図１
2010135891.tif 000002
【特許請求の範囲】
【請求項１】
送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験システムにおいて、
入力信号をそれぞれ所定の時間だけ遅延させ、少なくとも一方の遅延量が可変とされた第１の遅延回路および第２の遅延回路と、
ノイズ発生器から発生されたノイズを同位相および同振幅で前記第１の遅延回路および前記第２の遅延回路に分配する信号分配器と、
前記第１の遅延回路および前記第２の遅延回路の前記信号分配器とは逆側の端子を、前記差動信号が伝送される差動伝送路が備える第１の信号伝送路および第２の信号伝送路に対してそれぞれ交流結合するための第１の結合コンデンサおよび第２の結合コンデンサと、
前記第１の信号伝送路および前記第２の信号伝送路の特性インピーダンスより十分高い同一の抵抗値を有し、前記第１の結合コンデンサと前記第１の信号伝送路との間、前記第２の結合コンデンサと前記第２の信号伝送路との間にそれぞれ直列に接続された第１の抵抗および第２の抵抗と、
を有することを特徴とするノイズ試験システム。
【請求項２】
前記第１の遅延回路による信号遅延量と前記第２の遅延回路による信号遅延量との間には、前記ノイズ発生器から発生されるノイズの周波数と、前記第１の抵抗および前記第２の抵抗を通じて前記差動伝送路に印加する差動ノイズの振幅とを基に決定される遅延差が設定されていることを特徴とする請求項１記載のノイズ試験システム。
【請求項３】
前記第１の抵抗および前記第２の抵抗の各抵抗値は、それぞれ前記第１の信号伝送路および前記第２の信号伝送路の特性インピーダンスより十分高い範囲において可変とされていることを特徴とする請求項１または２記載のノイズ試験システム。
【請求項４】
前記差動伝送路に印加する差動ノイズの振幅を指定するための入力情報を受け付ける情報入力部と、
前記情報入力部を通じて指定された差動ノイズの振幅と、前記ノイズ発生器から発生されるノイズの周波数とを基に、前記第１の遅延回路および前記第２の遅延回路に対してそれぞれ異なる遅延量を設定する遅延量設定部と、
をさらに有することを特徴とする請求項１または２記載のノイズ試験システム。
【請求項５】
前記遅延量設定部は、前記差動伝送路に印加する差動ノイズの振幅と、前記ノイズ発生器から発生されるノイズの周波数と、前記第１の遅延回路および前記第２の遅延回路の各遅延量とを対応付けた設定テーブルを参照して、前記第１の遅延回路および前記第２の遅延回路の各遅延量を設定することを特徴とする請求項４記載のノイズ試験システム。
【請求項６】
送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験方法において、
ノイズ発生器から発生され、信号分配器により同位相および同振幅で分配されたノイズがそれぞれ入力される第１の遅延回路および第２の遅延回路の各遅延量を、前記ノイズ発生器から発生させるノイズの周波数と、前記差動信号に重畳する差動ノイズの振幅とを基に決定される遅延差を互いに有するように設定し、
前記差動信号を前記送信機と前記受信機との間の差動伝送路に伝送させるとともに、前記ノイズ発生器からノイズを発生させ、前記差動伝送路が備える第１の信号伝送路に対して、前記第１の遅延回路の前記信号分配器とは逆側の端子から出力されたノイズを、第１の結合コンデンサと、前記第１の信号伝送路の特性インピーダンスより十分高い抵抗値を有する第１の抵抗とを介して印加し、かつ、前記差動伝送路が備える第２の信号伝送路に対して、前記第２の遅延回路の前記信号分配器とは逆側の端子から出力されたノイズを、第２の結合コンデンサと、前記第１の抵抗と同一の抵抗値を有する第２の抵抗とを介して印加する、
ことを特徴とするノイズ試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験システムおよびノイズ試験方法に関する。
【背景技術】
【０００２】
近年、コンピュータなどの各種機器内部のバスや機器同士の通信インタフェース回路においては、信号伝送速度のさらなる高速化が進んでいる。例えば、コンピュータ用インタフェース規格の一種であるＰＣＩ  Ｅｘｐｒｅｓｓ（ＰＣＩ：Peripheral Components Interconnect）では、差動伝送方式によりシリアル通信を行うことで数Ｇｂｐｓといった伝送速度を実現している。また、最近では、ＳＥＲＤＥＳ（SERializer/DESerializer）と呼ばれる、シリアル／パラレルの両インタフェースを相互変換する回路が、インタフェース回路などに用いられている。このＳＥＲＤＥＳにおいても、１Ｇｂｐｓ以上の高速な信号伝送が行われることが多い。
【０００３】
このような高速伝送を行う際には、スイッチング電源などの様々なノイズ成分が伝送信号に混入することが避けられない状況になっている。このため、高速伝送を行うデバイスを用いて、差動ノイズやコモンモードノイズに対する高精度な耐力試験を行う必要が生じてきている。
【０００４】
ここで、通信装置における従来のノイズ耐力試験手法としては、例えば、信号線上にコモンモードチョークコイルを挿入し、このコイルと被試験通信装置との間にコンデンサを介してトランスの中点タップ付きコイルを間挿し、このコイルと同一コアに巻かれた別コイルにインピーダンス素子を接続し、中点タップ付きコイルの中点に対して試験用の電圧を印加するようにしたものがあった（例えば、特許文献１参照）。
【０００５】
また、上記に関連する従来の技術として、均一な特性インピーダンスを有する伝送線上に、入力信号を反射させるための接地手段を複数個設け、伝送線上の接地位置に応じて遅延された反射波を検出するように構成した可変遅延回路があった（例えば、特許文献２参照）。
【特許文献１】特許第２６７５５８４号公報
【特許文献２】特開平４−１７８００２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前述のように、高速伝送を行うデバイスにおける高精度なノイズ耐力試験が要求されている。特に最近では、差動ノイズに対する耐力試験が要望されているが、差動ノイズを高速な伝送信号に高精度に重畳することが可能な試験装置は考えられていなかった。また、上記の特許文献１のように、伝送路にコモンモードチョークコイルを配置した場合には、信号を高速に伝送させるとその信号品質が劣化してしまうため、ノイズ耐力試験を正確に実施できない。
【０００７】
本発明はこのような点に鑑みてなされたものであり、試験用の差動ノイズを差動信号に対して高精度に重畳することが可能なノイズ試験システムおよびノイズ試験方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験システムが提供される。このノイズ試験システムは、入力信号をそれぞれ所定の時間だけ遅延させ、少なくとも一方の遅延量が可変とされた第１の遅延回路および第２の遅延回路と、ノイズ発生器から発生されたノイズを同位相および同振幅で前記第１の遅延回路および前記第２の遅延回路に分配する信号分配器と、前記第１の遅延回路および前記第２の遅延回路の前記信号分配器とは逆側の端子を、前記差動信号が伝送される差動伝送路が備える第１の信号伝送路および第２の信号伝送路に対してそれぞれ交流結合するための第１の結合コンデンサおよび第２の結合コンデンサと、前記第１の信号伝送路および前記第２の信号伝送路の特性インピーダンスより十分高い同一の抵抗値を有し、前記第１の結合コンデンサと前記第１の信号伝送路との間、前記第２の結合コンデンサと前記第２の信号伝送路との間にそれぞれ直列に接続された第１の抵抗および第２の抵抗と、を有する。
【０００９】
ここで、ノイズ発生器から発生され、信号分配器により第１の遅延回路に分配されたノイズは、第１の結合コンデンサを介して第１の抵抗に入力され、第１の抵抗により減衰されて第１の信号伝送路に印加される。また、第１の抵抗に入力されたノイズの一部の成分は反射されて、第１の遅延回路、信号分配器を介して第２の遅延回路に入力される。一方、ノイズ発生器から発生され、信号分配器により第２の遅延回路に分配されたノイズは、第２の結合コンデンサを介して第２の抵抗に入力され、第２の抵抗により減衰されて第２の信号伝送路に印加される。また、第２の抵抗に入力されたノイズの一部の成分は反射されて、第２の遅延回路、信号分配器を介して第１の遅延回路に入力される。このような構成により、第１の信号伝送路および第２の信号伝送路にそれぞれ印加されるノイズには、ノイズ発生器から発生されたノイズの成分と、第１の遅延回路および第２の遅延回路により反射されたノイズの成分とが多重化され、これらのノイズ成分により差動ノイズが生成される。そして、第１の遅延回路および第２の遅延回路の各遅延量が可変されることで、差動伝送路に印加される差動ノイズの振幅が可変される。
【００１０】
また、上記目的を達成するために、上記のノイズ試験システムにおけるノイズ試験方法が提供される。このノイズ試験方法では、第１の遅延回路および第２の遅延回路の各遅延量が、ノイズ発生器から発生させるノイズの周波数と、差動信号に重畳する差動ノイズの振幅とから決定される遅延差を互いに有するように設定される。
【発明の効果】
【００１１】
上記のノイズ試験システムでは、１Ｇｂｐｓ以上といった高速の差動信号に対して差動ノイズを高精度に重畳することが可能になる。
【発明を実施するための最良の形態】
【００１２】
以下、実施の形態を図面を参照して詳細に説明する。
図１は、実施の形態に係るノイズ試験システムの概略構成を示す図である。
本実施の形態のノイズ試験システムは、ノイズ発生器１０、ディバイダ（Divider）２０、ポジ（Positive）側遅延回路３１、ネガ（Negative）側遅延回路３２およびノイズ重畳回路４０を備えている。このノイズ試験システムは、外部の送信機５０および受信機６０に接続し、これらの間に伝送される差動信号に、試験用の差動ノイズを重畳する。
【００１３】
ノイズ発生器１０は、送信機５０から受信機６０へ伝送される差動信号に重畳する差動ノイズの基となるノイズを発生する。このノイズとしては、例えば、数十ＭＨｚ〜数百ＭＨｚ程度のサイン波、矩形波などが発生される。
【００１４】
ディバイダ２０は、ノイズ発生器１０から発生されたノイズを、ポジ側遅延回路３１およびネガ側遅延回路３２に対して同位相・同振幅で分配する。
ポジ側遅延回路３１、ネガ側遅延回路３２は、入力信号をそれぞれ所定の時間だけ遅延させる。本実施の形態では、これらの両方とも遅延量を変化させることが可能となっているが、これらのうちの一方のみが遅延量可変とされていてもよい。なお、ポジ側遅延回路３１およびネガ側遅延回路３２の遅延量を可変にするための構成としては、例えば、遅延量の異なる複数の遅延ラインを選択的に接続する構成とされていてもよい。
【００１５】
ノイズ重畳回路４０は、送信機５０から受信機６０への信号伝送路に挿入され、この信号伝送路に対して、ポジ側遅延回路３１およびネガ側遅延回路３２を通じて入力されたノイズを印加する。なお、このノイズ重畳回路４０の具体的な構成例については後述する。
【００１６】
ここで、送信機５０は、受信機６０に対して例えば１Ｇｂｐｓ以上といった高い速度で差動信号を送信する。送信機５０および受信機６０は、例えば、ＳＥＲＤＥＳなど、このような高速通信が可能なデバイスである。なお、送信機５０および受信機６０は、それぞれこのような高速通信を行う通信インタフェース回路として実現されても、あるいは、この通信インタフェースを備えるコンピュータなどの上位装置として実現されてもよい。
【００１７】
送信機５０には、差動信号を送信するためのそれぞれポジ側、ネガ側の信号線５１，５２が接続され、信号線５１，５２は、ノイズ重畳回路４０の入力端子４１，４２にそれぞれ接続されている。また、受信機６０には、差動信号を受信するためのそれぞれポジ側、ネガ側の信号線６１，６２が接続されており、信号線６１，６２は、ノイズ重畳回路４０の出力端子４３，４４にそれぞれ接続されている。
【００１８】
ノイズ重畳回路４０は、信号線５１，５２から信号線６１，６２に伝送される信号に対して、それぞれポジ側遅延回路３１、ネガ側遅延回路３２を通じて入力されたノイズを重畳する。ここで、ポジ側遅延回路３１とネガ側遅延回路３２の各遅延量をアンバランスにすることにより、送信機５０から受信機６０へ伝送される差動信号に差動ノイズが重畳される。これにより、例えば、受信機６０において差動ノイズに対する耐力試験を実行することが可能になる。
【００１９】
図２は、ノイズ試験システムのさらに詳しい回路構成例を示す図である。
ノイズ重畳回路４０は、結合コンデンサＣ４１，Ｃ４２、抵抗Ｒ４３，Ｒ４４および信号線４５，４６を備えている。
【００２０】
信号線４５は、入力端子４１と出力端子４３とを結線し、信号線４６は、入力端子４２と出力端子４４とを結線する。これにより、信号線４５，４６は、送信機５０から受信機６０への差動伝送路の一部を構成する。
【００２１】
結合コンデンサＣ４１は、ポジ側遅延回路３１からの信号線を、ポジ側の信号線４５に対してＡＣ（Alternate Current）結合するために設けられている。同様に、結合コンデンサＣ４２は、ネガ側遅延回路３２からの信号線を、ネガ側の信号線４６に対してＡＣ結合するために設けられている。
【００２２】
抵抗Ｒ４３は、送信機５０と受信機６０との間のポジ側信号線、すなわち信号線５１，４５，６１の特性インピーダンスより十分高い抵抗値を有し、ポジ側遅延回路３１を介して信号線４５に印加されるノイズをアッテネートする。抵抗Ｒ４４は、送信機５０と受信機６０との間のネガ側信号線、すなわち信号線５２，４６，６２の特性インピーダンスより十分高く、なおかつ抵抗Ｒ４３と同一の抵抗値を有し、ネガ側遅延回路３２を介して信号線４６に印加されるノイズをアッテネートする。
【００２３】
なお、抵抗Ｒ４３，Ｒ４４の抵抗値をポジ側、ネガ側の信号線の特性インピーダンスより十分高くしておくことで、これらの抵抗Ｒ４３，Ｒ４４を含むノイズ重畳のための構成が、差動伝送路からスタブとして見えなくなる。このような効果をより確実に得るためには、抵抗Ｒ４３，Ｒ４４の端部と、信号線４５，４６とをできるだけ近接させて接続することが望ましい。また、抵抗Ｒ４３，Ｒ４４の抵抗値は、例えば、ポジ側、ネガ側の信号線の特性インピーダンスの２０倍以上としておくことが望ましい。
【００２４】
また、図２では、ディバイダ２０の回路構成についても例示している。図２に示すディバイダ２０は、それぞれ同じ抵抗値を有する３つの分配抵抗Ｒ２１〜Ｒ２３をリング状に接続した、いわゆる抵抗分配器として構成されている。ノイズ発生器１０からのノイズは、分配抵抗Ｒ２１と分配抵抗Ｒ２２との接続部に供給される。そして、このノイズは、分配抵抗Ｒ２１，Ｒ２２のそれぞれの他端から、ポジ側遅延回路３１、ネガ側遅延回路３２のそれぞれに対して同位相・同振幅で分配される。
【００２５】
なお、上記のノイズ重畳回路４０は、例えば、プリント基板などの基材に、結合コンデンサＣ４１，Ｃ４２、抵抗Ｒ４３，Ｒ４４、信号線４５，４６、入力端子４１，４２および出力端子４３，４４などが配置されることで実現される。また、この基材に、ポジ側遅延回路３１、ネガ側遅延回路３２、ディバイダ２０などが一体に配置されてもよい。
【００２６】
また、本実施の形態では、送信機５０および受信機６０がそれぞれ別の装置として提供される場合を想定している。しかし、例えば、このノイズ試験システムを、これらの機能が同一の半導体チップ上に設けられたＳｏＣ（System On a Chip）のノイズ耐力試験に使用するように構成してもよい。この場合、ＳｏＣ上の送信部と受信部とを接続する信号線あるいは接続端子に対して、抵抗Ｒ４３，Ｒ４４の一端をプローブなどにより接続する構成としてもよい。
【００２７】
ここで、本実施の形態では例として、送信機５０と受信機６０との間の信号伝送路のポジ側、ネガ側の各信号線の特性インピーダンスをそれぞれ５０Ωとする。また、抵抗Ｒ４３，Ｒ４４の抵抗値をともに１ｋΩとし、ディバイダ２０が備える分配抵抗Ｒ２１〜Ｒ２３の抵抗値をそれぞれ５０Ωとする。なお、結合コンデンサＣ４１，Ｃ４２の容量としては、例えば、ともに０．２２μＦとすればよい。
【００２８】
この場合、ポジ側遅延回路３１を通じて信号線４５に印加されるノイズの振幅は、抵抗Ｒ４３によって約１／２０にアッテネートされる。また、残りの約１９／２０の振幅のノイズ成分は、抵抗Ｒ４３による反射信号としてポジ側遅延回路３１に逆方向から入力されて遅延された後、ディバイダ２０を介してネガ側遅延回路３２に入力される。従って、ネガ側遅延回路３２を通じて信号線４６に印加されるノイズには、少なくとも、ノイズ発生器１０からのノイズ成分と、ポジ側から反射されたノイズ成分とが多重化されている。
【００２９】
一方、ネガ側遅延回路３２を通じて信号線４６に印加されるノイズの振幅は、抵抗Ｒ４４によって約１／２０にアッテネートされる。また、残りの約１９／２０の振幅のノイズ成分は、抵抗Ｒ４４による反射信号として、ネガ側遅延回路３２に逆方向から入力されて遅延された後、ディバイダ２０を介してポジ側遅延回路３１に入力される。従って、ポジ側遅延回路３１を通じて信号線４５に印加されるノイズにも、少なくとも、ノイズ発生器１０からのノイズ成分と、ネガ側から反射されたノイズ成分とが多重化されている。
【００３０】
このような構成において、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量が同一の場合には、ポジ側、ネガ側の各信号線４５，４６には、ともに同振幅・同位相のノイズ成分が印加される。従って、送信機５０から受信機６０への差動伝送路においては、重畳されたポジ側、ネガ側の各ノイズ成分は打ち消され、差動ノイズ成分は発生しない。
【００３１】
一方、ポジ側遅延回路３１の遅延量とネガ側遅延回路３２の遅延量とに差を持たせた場合には、信号線４５，４６に対して印加されるノイズ成分は異なるものとなる。このため、送信機５０から受信機６０への差動伝送路には、これらのノイズ成分の差である差動ノイズ成分が発生する。このとき、送信機５０から信号線４５，４６を通じて受信機６０へ伝送されるデジタル信号に何の影響も及ぼすことなく、その伝送信号に差動ノイズ成分を重畳することができる。
【００３２】
また、後述するように、ノイズ発生器１０から発生されるノイズの周波数の設定と、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量の設定とに応じて、所望の振幅の差動ノイズを伝送信号に重畳することができる。すなわち、上記のノイズ試験回路によれば、ポジ側遅延回路３１とネガ側遅延回路３２の各遅延量の差に応じた所望の差動ノイズを、送信機５０から受信機６０へ伝送される高速デジタル信号に正確に重畳することが可能になる。
【００３３】
なお、本実施の形態の説明において、“ポジ側遅延回路３１の遅延量”として表す遅延量には、ポジ側遅延回路３１からディバイダ２０までの信号線や、ポジ側遅延回路３１から結合コンデンサＣ４１までの信号線による遅延量も含まれているものとする。同様に、“ネガ側遅延回路３２の遅延量”として表す遅延量には、ネガ側遅延回路３２からディバイダ２０までの信号線や、ネガ側遅延回路３２から結合コンデンサＣ４２までの信号線による遅延量も含まれているものとする。
【００３４】
次に、上記のノイズ試験システムを用いて、送信機５０から受信機６０に対して伝送する高速信号にノイズを重畳した場合に観測される信号波形の例を挙げる。以下の図３〜図１２の例では、送信機５０から３Ｇｂｐｓの信号が送信されるとともに、ノイズ発生器１０からノイズとして７５ＭＨｚのサイン波が発生されるものとする。
【００３５】
まず、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量が同一である場合の装置内各部の信号波形例を示す。
図３は、ポジ側とネガ側の遅延差がない場合に各遅延回路から出力されるノイズの波形を示す図である。
【００３６】
図３において、波形１０１は、ポジ側遅延回路３１とノイズ重畳回路４０との間で観測されるノイズの波形である。この波形１０１には、ポジ側遅延回路３１からノイズ重畳回路４０に出力されるノイズ成分と、ノイズ重畳回路４０内の抵抗Ｒ４３から反射された反射ノイズ成分とが多重化されている。また、波形１０２は、ネガ側遅延回路３２とノイズ重畳回路４０との間で観測されるノイズの波形である。この波形１０２には、ネガ側遅延回路３２からノイズ重畳回路４０に出力されるノイズ成分と、ノイズ重畳回路４０内の抵抗Ｒ４４から反射された反射ノイズ成分とが多重化されている。ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量が同一の場合には、図３に示すように、これらの波形１０１，１０２は、振幅・位相ともにほぼ一致する。
【００３７】
図４は、ポジ側とネガ側の遅延差がない場合にポジ側、ネガ側の各信号線に現れる波形を示す図である。
図４において、波形１１１は、ポジ側の信号線４５で観測される信号波形を示している。また、波形１１２は、ネガ側の信号線４６で観測される信号波形を示している。ここで、信号線４５に対しては、ノイズ発生器１０から発生されているノイズよりも高周波のパルス信号が、送信機５０から出力されている。また、信号線４６に対しては、ポジ側の信号線４５に出力された信号とは逆相の信号が、送信機５０から出力されている。一方、図３に示したように、ポジ側遅延回路３１およびネガ側遅延回路３２からそれぞれ出力されるノイズは同位相である。このため、図４に示すように、信号線４５，４６には、それぞれ抵抗Ｒ４３，Ｒ４４を介して同一のコモンモードノイズが印加されて、それぞれポジ側、ネガ側の各伝送信号に重畳される。
【００３８】
図５は、ポジ側とネガ側の遅延差がない場合に受信装置で受信される差動信号の波形を示す図である。
ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量が同一の場合には、図４に示した通り、ポジ側、ネガ側の各伝送信号には、同一のコモンモードノイズが重畳される。このため、各伝送信号に基づく差動信号の波形１２１においては、重畳されたノイズは相殺されて、送信機５０からの伝送信号成分のみが現れる。
【００３９】
図６は、ポジ側とネガ側の遅延差がない場合の差動信号に基づくアイパターンを示す図である。また、図７は、ポジ側とネガ側の遅延差がない場合に差動信号に現れるジッタの波形を示す図である。
【００４０】
前述のように、差動信号には重畳されたノイズ成分が現れない。このため、この差動信号からは、図６に示すようにアイが開口したアイパターンが得られ、受信機６０において伝送信号を正確に受信できることがわかる。また、図７に示すように、差動信号には数ｐｓ程度のごく小さいジッタしか印加されない。
【００４１】
次に、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量が異なる場合の装置内各部の信号波形例を示す。ここでは例として、ポジ側遅延回路３１の遅延量に対応する電気長を１０００ｍｍとし、ネガ側遅延回路３２の遅延量に対応する電気長を２０００ｍｍとして、電気長に１０００ｍｍの差を持たせたときの信号波形を示す。
【００４２】
図８は、ポジ側とネガ側の遅延差がある場合に各遅延回路から出力されるノイズの波形を示す図である。
図８において、波形２０１は、ポジ側遅延回路３１とノイズ重畳回路４０との間で観測されるノイズの波形である。また、波形２０２は、ネガ側遅延回路３２とノイズ重畳回路４０との間で観測されるノイズの波形である。この図８に示すように、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量を異なる値とした場合には、ポジ側およびネガ側にはそれぞれ振幅および位相が異なるノイズ波形が生成される。
【００４３】
図９は、ポジ側とネガ側の遅延差がある場合にポジ側、ネガ側の各信号線に現れる波形を示す図である。
図４の場合と同様に、送信機５０からは、信号線４５に対して、ノイズ発生器１０から発生されているノイズよりも高周波のパルス信号が出力され、信号線４６に対して、ポジ側の信号線４５に出力された信号とは逆相の信号が出力されている。しかし、図８に示したように、信号線４５，４６にはそれぞれ異なる波形のノイズが印加される。このため、図９に示すように、信号線４５，４６にそれぞれ現れる波形２１１，２１２は、印加されるノイズの波形に応じた異なる形状となる。
【００４４】
図９によれば、波形２１１，２１２の形状は、元の伝送信号のパルス形状が、ポジ側、ネガ側にそれぞれ印加されるノイズの振幅の分だけシフトされた形状となっている。これにより、元の伝送信号に対して特に影響を与えることなく、ノイズが重畳されていることがわかる。
【００４５】
図１０は、ポジ側とネガ側の遅延差がある場合に受信装置で受信される差動信号の波形を示す図である。
前述のように、信号線４５，４６にはそれぞれ異なるノイズが印加されるので、差動信号の波形２２１においては、これらのノイズは打ち消されることなく、差動ノイズとして現れる。ここで、図１０の波形２２１を図５の波形１２１と比較すると、波形２２１の形状は、差動ノイズを含まない波形１２１の形状が、ポジ側、ネガ側にそれぞれ印加されたノイズが合成されたサイン波の振幅の分だけシフトされた形状となっている。これにより、伝送されている元の差動信号の波形が維持されたまま、サイン波ノイズが重畳されていることがわかる。
【００４６】
また、前述のように、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量の差を変化させることで、ポジ側およびネガ側の各信号線にそれぞれ位相や振幅の異なるノイズを印加することができる。従って、差動信号に含まれるノイズ成分の位相や振幅を、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量の差に応じて任意に設定することができる。
【００４７】
このように、本実施の形態のノイズ試験回路によれば、１Ｇｂｐｓ以上といった高速な差動伝送信号に対して、この差動伝送信号の振幅および位相に影響を与えることなく、所望の差動ノイズ波形を重畳することが可能になる。従って、高速伝送信号を受信する受信側において、差動ノイズに対する耐力試験を高精度に実施できるようになる。
【００４８】
図１１は、ポジ側とネガ側の遅延差がある場合の差動信号に基づくアイパターンを示す図である。この図１１によれば、差動信号にはノイズおよびジッタが重畳されたために、図６の場合と比較してアイの開口が狭くなっていることがわかる。
【００４９】
図１２は、ポジ側とネガ側の遅延差がある場合に差動信号に現れるジッタの波形を示す図である。この図１２によれば、差動信号にはサイン波ノイズによる周期性ジッタが印加されることがわかる。
【００５０】
受信機６０には、このようにノイズおよびジッタが重畳された伝送信号が入力され、これによりノイズおよびジッタに対する耐力試験を行うことが可能になる。また、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量の差を変化させることで、様々なノイズおよびジッタの成分を生成することができ、これらを伝送信号に重畳することができる。例えば、図１２に示すように、１０ｐｓｅｃ程度の高分解能のジッタを生成できる。従って、広帯域の伝送信号および重畳ノイズを用いた高精度なノイズ耐力試験を容易に実行可能になる。
【００５１】
次に、上記のノイズ試験システムにおける特性についてさらに説明する。
図１３は、特性検証のための等価回路の構成例を示す図である。なお、図１３では、図２に対応する構成要素には同じ符号を付して示している。
【００５２】
ここでは、上記のノイズ試験システムを基にした、図１３に示す特性検証用の等価回路を利用して、ノイズ試験システムの周波数特性などを検証する。この図１３に示す回路では、上記のノイズ試験システムのように送信機５０および受信機６０を接続する代わりに、ポジ側、ネガ側の各信号線４５，４６の送信端をそれぞれ抵抗Ｒ４５，Ｒ４６によって終端している。そして、これらの抵抗Ｒ４５，Ｒ４６の抵抗値をそれぞれ５０Ωとして、送信機５０と受信機６０との間の信号伝送路の特性インピーダンスに一致させる。
【００５３】
まず、図１４〜図１７には、ノイズ発生器１０が発生するサイン波ノイズの周波数を変化させたときのＳパラメータに基づく周波数特性を示すグラフを掲載する。ここで、図１３に示すように、ディバイダ２０の分配抵抗Ｒ２１と分配抵抗Ｒ２２との間の位置に対応する入力端子をＰＯＲＴ１とし、ポジ側、ネガ側の各信号線の受信端をそれぞれＰＯＲＴ２，ＰＯＲＴ３とする。また、Ｓパラメータとして、ＰＯＲＴ２とＰＯＲＴ１との間の伝達係数を示すＳ２１と、ＰＯＲＴ３とＰＯＲＴ１との間の伝達係数を示すＳ３１とを利用する。
【００５４】
図１４は、ポジ側とネガ側の遅延差がない場合のＳ２１，Ｓ３１の位相差特性を示す図である。また、図１５は、ポジ側とネガ側の遅延差がない場合のＳ２１，Ｓ３１のゲイン差特性を示す図である。
【００５５】
これらの図１４および図１５では、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量を同一としたときの特性を示している。ここでは例として、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量に対応する電気長（伝送線路長）を１０００ｍｍとしている。このとき、図１４に示すように、ノイズ発生器１０から発生されるノイズの周波数に関係なく、Ｓ２１とＳ３１との間には位相差は生じない。また、図１５に示すように、Ｓ２１とＳ３１との間にはゲイン差も生じない。これらの図により、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量が同一であれば、差動伝送路には差動ノイズが印加されないことがわかる。
【００５６】
なお、本実施の形態のノイズ試験システムは、このようにポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量を同一に設定することにより、ポジ側、ネガ側の各信号線に対してコモンモードノイズを印加したときの耐力試験を行うことも可能である。
【００５７】
図１６は、ポジ側とネガ側の遅延差がある場合のＳ２１，Ｓ３１の位相差特性を示す図である。また、図１７は、ポジ側とネガ側の遅延差がある場合のＳ２１，Ｓ３１のゲイン差特性を示す図である。
【００５８】
これらの図１６および図１７では、ポジ側遅延回路３１の遅延量に対応する電気長を１０００ｍｍとする一方、ネガ側遅延回路３２の遅延量に対応する電気長を２０００ｍｍとして、遅延量に差を持たせたときの特性を示している。このとき、図１６に示すように、Ｓ２１とＳ３１との間には、ノイズ発生器１０から発生されたノイズの周波数に応じて、周期的に位相差が生じる。また、図１７に示すように、Ｓ２１とＳ３１との間には、ノイズ発生器１０から発生されたノイズの周波数に応じて、周期的にゲイン差も生じる。これらの図により、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量が異なる場合、差動伝送路には、ノイズ発生器１０から発生されるノイズの周波数に応じた位相および振幅を有する差動ノイズが印加されることがわかる。
【００５９】
次に、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量を変化させたときの差動ノイズの特性について説明する。図１８は、ポジ側とネガ側の遅延差を変化させたときの差動ノイズの振幅を示す図である。また、図１９は、ポジ側とネガ側の遅延差を変化させたときの差動ノイズのジッタを示す図である。
【００６０】
これらの図１８および図１９では、例として、ポジ側遅延回路３１の遅延量に対応する電気長を１０００ｍｍに固定し、ネガ側遅延回路３２の遅延量に対応する電気長を１０００ｍｍから３０００ｍｍまで変化させたときの特性を示している。なお、図１８では、ノイズ発生器１０から発生されたノイズの振幅を“１”としたときの差動ノイズの相対的な振幅を示している。
【００６１】
このような条件では、図１８に示すように、差動ノイズの振幅は、ポジ側、ネガ側の各電気長の差が０ｍｍおよび２０００ｍｍのときに“０”となり、１０００ｍｍのときに最大となる。このことから、ポジ側、ネガ側の各遅延量を基に、差動伝送路上の高速伝送信号に対して重畳する差動ノイズの振幅を任意に決定できることがわかる。
【００６２】
なお、前述した図１０は、図１８において差動ノイズの振幅が最大になるような条件での差動信号の波形を示している。この図１０によれば、１００ｍＶ未満の振幅の差動ノイズが得られている。従って、この図１０と図１８とから、ポジ側、ネガ側の各遅延量を基に、数ｍＶオーダといった高分解能で差動ノイズの振幅を設定できる。
【００６３】
また、図１９に示すように、差動ノイズに生じるジッタも同様に、ポジ側、ネガ側の各電気長の差が０ｍｍおよび２０００ｍｍのときに“０”となり、１０００ｍｍのときに最大となる。このことから、ポジ側、ネガ側の各遅延量を基に、差動伝送路上の高速伝送信号に対して重畳する差動ノイズのジッタを任意に決定できることがわかる。さらに、遅延量の差に応じた差動ノイズの振幅とジッタとの間の相関係数は、０．９９以上となる。従って、差動ノイズの振幅に応じた高精度なジッタを、差動伝送路に印加することが可能であることがわかる。
【００６４】
なお、前述した図１２は、図１８および図１９において差動ノイズの振幅が最大になるような条件でのジッタの波形を示している。この図１２によれば、１０ｐｓｅｃ程度のジッタを生成できることがわかる。従って、この図１２と図１８および図１９とから、ポジ側、ネガ側の各遅延量を基に、数ｐｓｅｃオーダのジッタを生成できる。
【００６５】
受信機６０には、このように高い分解能で設定されたノイズおよびジッタが重畳された伝送信号が入力される。これにより、ノイズおよびジッタに対する高精度な耐力試験を行うことが可能になる。
【００６６】
ここで、ノイズ発生器１０から発生されるノイズの周波数をＦ、このノイズの波長をλ、信号線の誘電率をεｒ、信号線の比誘電率をμｒ、真空の誘電率での光速をＣｏとする。このとき、μｒ＝１であれば、次の式（１）の関係が成立する。
【００６７】
【数１】
2010135891.tif 000003
【００６８】
例として、Ｆ＝７５［ＭＨｚ］、εｒ＝４、Ｃｏ＝３×１０8とすると、式（１）から（λ／２）＝１［ｍ］となる。これは、電気長の差が１ｍ、すなわちポジ側とネガ側にそれぞれ印加されるノイズの位相差が１ｍ（位相角：π）であるとき、差動ノイズの振幅が最大となることを示している。位相特性は２π周期、すなわち、位相換算で２ｍごとに繰り返されることから、差動ノイズの振幅は、電気長の差が１ｍ，３ｍ，５ｍ，……となるときに最大となり、電気長の差が０ｍ，２ｍ，４ｍ，……となるときに“０”となる。
【００６９】
また、上記の式（１）においてＦ＝１５０［ＭＨｚ］とした場合には、上記の場合と比較して波長が１／２になる。このため、差動ノイズの振幅は、電気長の差が０．５ｍ，１．５ｍ，２．５ｍ，……となるときに最大となり、電気長の差が１ｍ，２ｍ，３ｍ，……となるときに“０”となる。
【００７０】
このように、ノイズ発生器１０に発生させるノイズの周波数を変更する場合には、その波長から電気長の差を算出することで、伝送信号に重畳する差動ノイズの振幅を容易に算出することが可能となる。また、図１８および図１９に示したように、差動ノイズの振幅と生成されるジッタとには高い相関があるため、ノイズの周波数の変更に応じて生成されるジッタの量も算出可能である。従って、ノイズ発生器１０に発生させるノイズの周波数と、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量との組み合わせにより、任意の振幅およびジッタを有する差動ノイズを生成して差動伝送路に印加することが可能になる。
【００７１】
また、このようなパラメータの組み合わせは、例えば、テーブル情報などとしてあらかじめ用意しておくことが可能である。そして、試験を実施するユーザは、このテーブル情報を参照することで、所望の振幅およびジッタを有する差動ノイズが差動伝送路に印加されるように、ノイズ試験システムに対する回路パラメータの設定やノイズ発生器１０の動作の設定を行うことが可能になる。
【００７２】
なお、図８〜図１０に示したように、差動ノイズは、ポジ側およびネガ側でそれぞれ元のノイズ成分と反射ノイズ成分とが多重化されて生成されたノイズを基に生成される。このため、差動ノイズの振幅は、抵抗Ｒ４３，Ｒ４４の抵抗値の大きさによっても変化する。従って、所望の振幅およびジッタを有する差動ノイズを生成するために、ノイズ発生器１０から発生されるノイズの周波数と、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量と、抵抗Ｒ４３，Ｒ４４の抵抗値とを設定するようにしてもよい。
【００７３】
次に、上記のノイズ試験システムの変形例と、この装置を用いたノイズ耐力試験の手順の例について説明する。
図２０は、ノイズ試験の制御機能を備えたノイズ試験システムの構成例を示す図である。なお、この図２０では、図１および図２に対応する構成要素については同じ符号を付して示している。
【００７４】
図２０に示すノイズ試験システムでは、図１および図２に示した構成のうちのディバイダ２０、ポジ側遅延回路３１およびネガ側遅延回路３２と、ノイズ重畳回路４０を変形したノイズ重畳回路４０ａとが、ノイズ試験装置３００として同一の基材に設けられている。また、ノイズ重畳回路４０ａは、図２に示したノイズ重畳回路４０に設けられた抵抗Ｒ４３，Ｒ４４の代わりに、可変抵抗Ｒ４３ａ，Ｒ４４ａが設けられている。可変抵抗Ｒ４３ａ，Ｒ４４ａは、送信機５０から受信機６０への信号伝送路の特性インピーダンスと比較して十分大きい範囲で、抵抗値を変化させることが可能になっている。なお、可変抵抗Ｒ４３ａ，Ｒ４４ａとしては、例えば、異なる抵抗値を有する複数の抵抗を選択的に接続する構成とされていてもよい。
【００７５】
また、図２０のノイズ試験システムは、さらに、ノイズ試験装置３００を用いた試験全体を制御可能な試験制御装置４００を備えている。試験制御装置４００は、入力部４１０、ノイズ設定部４２０、信号送受信制御部４３０および記憶部４４０を備えている。
【００７６】
入力部４１０には、例えば、キーボード、マウスなどの入力デバイスが接続されている。入力部４１０は、これらの入力デバイスに対するユーザの入力操作に応じた信号を、ノイズ設定部４２０、信号送受信制御部４３０に対して出力する。
【００７７】
ノイズ設定部４２０は、入力部４１０からの信号に応じて、送信機５０から受信機６０への信号伝送路に印加するノイズを設定する。具体的には、ノイズ発生器１０から発生されるノイズの周波数や振幅、ポジ側遅延回路３１およびネガ側遅延回路３２における遅延量、可変抵抗Ｒ４３ａ，Ｒ４４ａにおける抵抗値などを設定する。ノイズ設定部４２０は、記憶部４４０に記憶されたノイズ設定テーブル４４１を参照しながら、このような設定動作を行う。
【００７８】
信号送受信制御部４３０は、送信機５０からの伝送信号を発生して送信機５０に供給し、受信機６０に対して送信させる。また、その伝送信号の受信機６０における受信状態を検出し、受信結果などの試験結果に関する情報を試験結果情報４４２として記述して、記憶部４４０に記録する。
【００７９】
記憶部４４０は、例えばＨＤＤ（Hard Disk Drive）などの不揮発性記録媒体により構成される。本実施の形態では、記憶部４４０には、ノイズ設定テーブル４４１と試験結果情報４４２とが記憶される。
【００８０】
ノイズ設定テーブル４４１には、ノイズ発生器１０から発生されるノイズの周波数と、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量と、可変抵抗Ｒ４３ａ，Ｒ４４ａの抵抗値との組み合わせが、ノイズ重畳回路４０ａにおいて差動伝送路に印加するノイズの振幅およびジッタに対応付けられて、あらかじめ保持されている。
【００８１】
試験結果情報４４２には、例えば、送信機５０から受信機６０への伝送信号の仕様と、その伝送信号に重畳した差動ノイズの仕様に対して、受信機６０での信号の受信の可否が対応付けられて保持されている。
【００８２】
なお、このような試験制御装置４００は、例えば、コンピュータ装置によって実現される。この場合、ノイズ設定部４２０および信号送受信制御部４３０の機能は、例えば、記憶部４４０に記憶された処理プログラムがＣＰＵ（Central Processing Unit）によって実行されることで実現される。
【００８３】
図２１は、試験制御装置によるノイズ耐力試験の制御手順の例を示すフローチャートである。
［ステップＳ１１］入力部４１０を通じて、ユーザによりノイズ発生器１０に発生させるノイズの周波数が指定される。ノイズ設定部４２０は、指定された周波数のノイズを発生するようにノイズ発生器１０に設定を行う。
【００８４】
［ステップＳ１２］入力部４１０を通じて、ユーザにより差動伝送路に印加するノイズの振幅またはジッタが指定される。ノイズ設定部４２０は、ノイズ設定テーブル４４１を参照して、指定されたノイズの振幅と、ステップＳ１１で指定されたノイズの周波数とに対応するポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量と可変抵抗Ｒ４３ａ，Ｒ４４ａの各抵抗値とを読み込む。そして、読み込んだ値を基に、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量と可変抵抗Ｒ４３ａ，Ｒ４４ａの各抵抗値とを設定する。
【００８５】
なお、可変抵抗Ｒ４３ａ，Ｒ４４ａの各抵抗値は、常にともに同じ値となるように設定する。また、入力部４１０からのユーザの指定によっては、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量、または可変抵抗Ｒ４３ａ，Ｒ４４ａの各抵抗値の一方を固定し、他方のみを変化させるようにしてもよい。
【００８６】
［ステップＳ１３］入力部４１０を通じて、ユーザにより伝送信号の仕様が指定され、試験の開始が要求される。信号送受信制御部４３０は、指定された仕様の伝送信号を生成して、送信機５０に供給し、受信機６０に対する送信を開始させる。これとともに、ノイズ設定部４２０は、ノイズ発生器１０に対して、ステップＳ１１での設定した仕様のノイズを発生させる。
【００８７】
これにより、送信機５０から受信機６０への差動伝送路に伝送信号が送信されるとともに、この伝送信号に、ユーザにより指定された振幅またはジッタを有する差動ノイズが重畳される。受信機６０は、例えば、伝送信号が正しく受信できたか否かを、信号送受信制御部４３０に対して通知する。
【００８８】
［ステップＳ１４］信号送受信制御部４３０は、受信機６０から通知された情報を受信し、この情報を所定のフォーマットに変換して、試験結果情報４４２に記録する。
［ステップＳ１５］ノイズ設定部４２０は、差動伝送路に印加する差動ノイズの振幅またはジッタの変更が、入力部４１０を通じてユーザから要求されたか否かを判定する。振幅またはジッタの変更が要求されていない場合には、ステップＳ１６の処理が実行される。一方、振幅またはジッタの変更が要求された場合には、ステップＳ１２の処理が再度実行される。このとき、ステップＳ１２では、新たに要求された差動ノイズの振幅に対応するパラメータがノイズ設定テーブル４４１からノイズ設定部４２０に読み込まれる。そして、そのパラメータを基にノイズ試験装置３００の設定が行われる。
【００８９】
［ステップＳ１６］ノイズ設定部４２０は、ノイズ発生器１０に発生させるノイズの周波数の変更が、入力部４１０を通じてユーザから要求されたか否かを判定する。ノイズ周波数の変更が要求されていない場合には、ステップＳ１７の処理が実行される。一方、ノイズ周波数の変更が要求された場合には、ステップＳ１１の処理が再度実行される。このとき、ノイズ設定部４２０は、新たに要求されたノイズ周波数を発生するようにノイズ発生器１０に要求する。
【００９０】
［ステップＳ１７］ノイズ設定部４２０は、試験の終了が入力部４１０を通じてユーザから要求されたか否かを判定する。試験の終了が要求されていない場合には、ステップＳ１５の判定処理が再度実行される。一方、試験の終了が要求された場合には、各部に対する制御処理を終了する。
【００９１】
なお、上記の処理において、例えば、差動ノイズの振幅またはジッタ、ノイズ発生器１０からのノイズの周波数のそれぞれの可変幅が、ユーザによってあらかじめ入力された場合には、この可変幅の範囲内で各パラメータを変化させながら試験制御を自動実行するようにしてもよい。この場合、ステップＳ１５〜Ｓ１７では、指定された可変幅でのパラメータ設定が終了したか否かに基づいて、自動的に判定処理が行われればよい。
【００９２】
また、上記の処理では、ノイズ発生器１０が発生するノイズの周波数を固定した状態で、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量と可変抵抗Ｒ４３ａ，Ｒ４４ａの各抵抗値を変化させることで、差動ノイズの振幅またはジッタを変化させていた。しかし、逆に、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量と可変抵抗Ｒ４３ａ，Ｒ４４ａの各抵抗値を固定した状態で、ノイズ発生器１０に発生させるノイズの周波数を変化させることで、差動ノイズの振幅またはジッタを変化させてもよい。
【００９３】
また、上記の試験手順の一部またはすべては、ユーザのマニュアル操作によって実行可能であることは言うまでもない。
また、図２０では、ディバイダ２０、ポジ側遅延回路３１、ネガ側遅延回路３２およびノイズ重畳回路４０ａが、ノイズ試験装置３００に一体に設けられていたがこれらの少なくとも一部が別体の装置として構成されていてもよい。または、ノイズ発生器１０や試験制御装置４００が、ノイズ試験装置３００と一体化されていてもよい。
【００９４】
以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１）  送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験システムにおいて、
入力信号をそれぞれ所定の時間だけ遅延させ、少なくとも一方の遅延量が可変とされた第１の遅延回路および第２の遅延回路と、
ノイズ発生器から発生されたノイズを同位相および同振幅で前記第１の遅延回路および前記第２の遅延回路に分配する信号分配器と、
前記第１の遅延回路および前記第２の遅延回路の前記信号分配器とは逆側の端子を、前記差動信号が伝送される差動伝送路が備える第１の信号伝送路および第２の信号伝送路に対してそれぞれ交流結合するための第１の結合コンデンサおよび第２の結合コンデンサと、
前記第１の信号伝送路および前記第２の信号伝送路の特性インピーダンスより十分高い同一の抵抗値を有し、前記第１の結合コンデンサと前記第１の信号伝送路との間、前記第２の結合コンデンサと前記第２の信号伝送路との間にそれぞれ直列に接続された第１の抵抗および第２の抵抗と、
を有することを特徴とするノイズ試験システム。
【００９５】
（付記２）  前記第１の遅延回路による信号遅延量と前記第２の遅延回路による信号遅延量との間には、前記ノイズ発生器から発生されるノイズの周波数と、前記第１の抵抗および前記第２の抵抗を通じて前記差動伝送路に印加する差動ノイズの振幅とを基に決定される遅延差が設定されていることを特徴とする付記１記載のノイズ試験システム。
【００９６】
（付記３）  前記第１の抵抗および前記第２の抵抗の各抵抗値は、それぞれ前記第１の信号伝送路および前記第２の信号伝送路の特性インピーダンスより十分高い範囲において可変とされていることを特徴とする付記１または２記載のノイズ試験システム。
【００９７】
（付記４）  前記差動伝送路に印加する差動ノイズの振幅を指定するための入力情報を受け付ける情報入力部と、
前記情報入力部を通じて指定された差動ノイズの振幅と、前記ノイズ発生器から発生されるノイズの周波数とを基に、前記第１の遅延回路および前記第２の遅延回路に対してそれぞれ異なる遅延量を設定する遅延量設定部と、
をさらに有することを特徴とする付記１または２記載のノイズ試験システム。
【００９８】
（付記５）  前記遅延量設定部は、前記差動伝送路に印加する差動ノイズの振幅と、前記ノイズ発生器から発生されるノイズの周波数と、前記第１の遅延回路および前記第２の遅延回路の各遅延量とを対応付けた設定テーブルを参照して、前記第１の遅延回路および前記第２の遅延回路の各遅延量を設定することを特徴とする付記４記載のノイズ試験システム。
【００９９】
（付記６）  送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験方法において、
ノイズ発生器から発生され、信号分配器により同位相および同振幅で分配されたノイズがそれぞれ入力される第１の遅延回路および第２の遅延回路の各遅延量を、前記ノイズ発生器から発生させるノイズの周波数と、前記差動信号に重畳する差動ノイズの振幅とを基に決定される遅延差を互いに有するように設定し、
前記差動信号を前記送信機と前記受信機との間の差動伝送路に伝送させるとともに、前記ノイズ発生器からノイズを発生させ、前記差動伝送路が備える第１の信号伝送路に対して、前記第１の遅延回路の前記信号分配器とは逆側の端子から出力されたノイズを、第１の結合コンデンサと、前記第１の信号伝送路の特性インピーダンスより十分高い抵抗値を有する第１の抵抗とを介して印加し、かつ、前記差動伝送路が備える第２の信号伝送路に対して、前記第２の遅延回路の前記信号分配器とは逆側の端子から出力されたノイズを、第２の結合コンデンサと、前記第１の抵抗と同一の抵抗値を有する第２の抵抗とを介して印加する、
ことを特徴とするノイズ試験方法。
【０１００】
（付記７）  前記第１の抵抗および前記第２の抵抗の各抵抗値が、それぞれ前記第１の信号伝送路および前記第２の信号伝送路の特性インピーダンスより十分高い範囲において可変とされている場合に、前記第１の遅延回路および前記第２の遅延回路の各遅延量と、前記第１の抵抗および前記第２の抵抗の各抵抗値とが、前記ノイズ発生器から発生させるノイズの周波数と、前記差動信号に重畳する差動ノイズの振幅とを基に設定されることを特徴とする付記６記載のノイズ試験方法。
【０１０１】
（付記８）  前記第１の遅延回路および前記第２の遅延回路の各遅延量は、前記差動伝送路に印加する差動ノイズの振幅と、前記ノイズ発生器から発生されるノイズの周波数と、前記第１の遅延回路および前記第２の遅延回路の各遅延量とを対応付けた設定テーブルを基に設定されることを特徴とする付記６記載のノイズ試験方法。
【図面の簡単な説明】
【０１０２】
【図１】実施の形態に係るノイズ試験システムの概略構成を示す図である。
【図２】ノイズ試験システムのさらに詳しい回路構成例を示す図である。
【図３】ポジ側とネガ側の遅延差がない場合に各遅延回路から出力されるノイズの波形を示す図である。
【図４】ポジ側とネガ側の遅延差がない場合にポジ側、ネガ側の各信号線に現れる波形を示す図である。
【図５】ポジ側とネガ側の遅延差がない場合に受信装置で受信される差動信号の波形を示す図である。
【図６】ポジ側とネガ側の遅延差がない場合の差動信号に基づくアイパターンを示す図である。
【図７】ポジ側とネガ側の遅延差がない場合に差動信号に現れるジッタの波形を示す図である。
【図８】ポジ側とネガ側の遅延差がある場合に各遅延回路から出力されるノイズの波形を示す図である。
【図９】ポジ側とネガ側の遅延差がある場合にポジ側、ネガ側の各信号線に現れる波形を示す図である。
【図１０】ポジ側とネガ側の遅延差がある場合に受信装置で受信される差動信号の波形を示す図である。
【図１１】ポジ側とネガ側の遅延差がある場合の差動信号に基づくアイパターンを示す図である。
【図１２】ポジ側とネガ側の遅延差がある場合に差動信号に現れるジッタの波形を示す図である。
【図１３】特性検証のための等価回路の構成例を示す図である。
【図１４】ポジ側とネガ側の遅延差がない場合のＳ２１，Ｓ３１の位相差特性を示す図である。
【図１５】ポジ側とネガ側の遅延差がない場合のＳ２１，Ｓ３１のゲイン差特性を示す図である。
【図１６】ポジ側とネガ側の遅延差がある場合のＳ２１，Ｓ３１の位相差特性を示す図である。
【図１７】ポジ側とネガ側の遅延差がある場合のＳ２１，Ｓ３１のゲイン差特性を示す図である。
【図１８】ポジ側とネガ側の遅延差を変化させたときの差動ノイズの振幅を示す図である。
【図１９】ポジ側とネガ側の遅延差を変化させたときの差動ノイズのジッタを示す図である。
【図２０】ノイズ試験の制御機能を備えたノイズ試験システムの構成例を示す図である。
【図２１】試験制御装置によるノイズ耐力試験の制御手順の例を示すフローチャートである。
【符号の説明】
【０１０３】
１０  ノイズ発生器
２０  ディバイダ
３１  ポジ側遅延回路
３２  ネガ側遅延回路
４０  ノイズ重畳回路
４１，４２  入力端子
４３，４４  出力端子
４５，４６，５１，５２，６１，６２  信号線
５０  送信機
６０  受信機
Ｃ４１，Ｃ４２  結合コンデンサ
Ｒ２１〜Ｒ２３  分配抵抗
Ｒ４３，Ｒ４４  抵抗
【図１】
2010135891.tif 000004
【図２】
2010135891.tif 000005
【図３】
2010135891.tif 000006
【図４】
2010135891.tif 000007
【図５】
2010135891.tif 000008
【図６】
2010135891.tif 000009
【図７】
2010135891.tif 000010
【図８】
2010135891.tif 000011
【図９】
2010135891.tif 000012
【図１０】
2010135891.tif 000013
【図１１】
2010135891.tif 000014
【図１２】
2010135891.tif 000015
【図１３】
2010135891.tif 000016
【図１４】
2010135891.tif 000017
【図１５】
2010135891.tif 000018
【図１６】
2010135891.tif 000019
【図１７】
2010135891.tif 000020
【図１８】
2010135891.tif 000021
【図１９】
2010135891.tif 000022
【図２０】
2010135891.tif 000023
【図２１】
2010135891.tif 000024