(57)【要約】【課題】回路規模をほとんど増やさずに、高精度な要求電流値コード−電流変換を行う。【解決手段】要求電流値コードからデジタルコードに変換して出力するデジタル値生成回路と、デジタルコードに応じてアナログ電圧を出力するデジタルアナログ電圧変換回路と、アナログ電圧を電流に変換して出力電流を出力する電圧電流変換回路と、電圧電流変換回路の出力電流をデジタル値に変換してデジタル値生成回路にフィードバックする電流検知回路と、を備え、デジタル値生成回路は、フィードバックされるデジタル値に基づいてデジタルコードに変換する際の補正量を設定する。【選択図】図１
2010183365.tif 000002
【特許請求の範囲】
【請求項１】
要求電流値コードからデジタルコードに変換して出力するデジタル値生成回路と、
前記デジタルコードに応じてアナログ電圧を出力するデジタルアナログ電圧変換回路と、
前記アナログ電圧を電流に変換して出力電流を出力する電圧電流変換回路と、
前記電圧電流変換回路の出力電流をデジタル値に変換して前記デジタル値生成回路にフィードバックする電流検知回路と、
を備え、
前記デジタル値生成回路は、前記フィードバックされるデジタル値に基づいて前記デジタルコードに変換する際の補正量を設定することを特徴とするデジタルアナログ変換装置。
【請求項２】
前記電流検知回路は、
前記出力電流に応じて出力パルス幅が変化するパルス信号を出力する電流パルス変換回路と、
前記パルス信号を前記デジタル値に変換するパルスデジタル変換回路と、
を備えることを特徴とする請求項１記載のデジタルアナログ変換装置。
【請求項３】
前記電流パルス変換回路は、
測定期間に出力電流を印加することで充電される容量素子と、
前記容量素子が一定量充電されると出力値が反転する論理回路と、
非測定期間にオンとなり、前記容量素子の電圧を一定の値に保持するリセットスイッチと、
を備え、
前記論理回路が前記パルス信号を出力することを特徴とする請求項２記載のデジタルアナログ変換装置。
【請求項４】
前記電流パルス変換回路は、
前記出力電流で充電される第１の容量素子と、
前記出力電流で放電される第２の容量素子と、
前記第１のおよび第２の容量素子の充電あるいは放電をリセットする２つのリセットスイッチと、
前記第１および第２の容量素子の電圧を比較する比較回路と、
を備え、
前記比較回路が比較結果に基づいて前記パルス信号を出力することを特徴とする請求項２記載のデジタルアナログ変換装置。
【請求項５】
前記デジタル値生成回路は、
前記デジタルコードに変換する際の補正量を保持する記憶部を備え、
ばらつき補正時に、所定の１つあるいは２つ以上の前記要求電流値コードを入力し、前記電流検知回路によって検知された前記出力電流の電流値に応じて前記デジタルコードと前記電流値との関係を示した前記補正量を作成して前記記憶部に保持し、
実使用時に、前記要求電流値コードが入力されたとき、保持されている前記補正量を用いて対応する前記デジタルコードを補正して出力する機能を有することを特徴とする請求項１記載のデジタルアナログ変換装置。
【請求項６】
前記補正量は、前記デジタルコードと前記電圧電流変換回路の前記出力電流との差を基に、前記出力電流の値が前記要求電流値コードに最も近づくように前記要求電流値コードから前記デジタルコードに変換するようなマップあるいは式で表されることを特徴とする請求項５記載のデジタルアナログ変換装置。
【請求項７】
前記デジタルアナログ電圧変換回路は、
同一の容量値である第３および第４の容量素子と、
前記第３および第４の容量素子の一端間を開閉するスイッチと、
を備え、
前記デジタルコードをシリアルで入力し、
前記デジタルコードを１ビット入力する毎に、前記スイッチを開放状態として前記デジタルコードに応じて前記第３の容量素子を電源電圧に充電あるいはグランドレベルに放電を行う第１の期間と、前記スイッチを短絡状態とする第２の期間とを繰り返し、
前記デジタルコードを全て入力した場合に得られる前記第４の容量素子の電圧を前記アナログ電圧とすることを特徴とする請求項１記載のデジタルアナログ変換装置。
【請求項８】
請求項１乃至７のいずれか一に記載のデジタルアナログ変換装置を含み、
前記デジタル値生成回路を備える第１のＬＳＩと、
前記デジタルアナログ電圧変換回路と、前記電圧電流変換回路と、前記電流検知回路と、を備える第２のＬＳＩと、
前記デジタルコードおよび前記電流検知回路の前記出力信号を前記第１および第２のＬＳＩ間で通信する手段と、
を備えることを特徴とする信号伝達システム。
【請求項９】
要求電流値コードからデジタルコードに変換して出力するステップと、
前記デジタルコードに応じてアナログ電圧を出力するステップと、
前記アナログ電圧を電流に変換して出力電流を出力するステップと、
前記出力電流をデジタル値に変換し、前記デジタルコードに変換して出力するステップに対してフィードバックするステップと、
前記フィードバックされるデジタル値に基づいて前記デジタルコードに変換する際の補正量を設定するステップと、
を含むことを特徴とするデジタルアナログ変換方法。
【請求項１０】
前記フィードバックするステップは、
前記出力電流に応じて出力パルス幅が変化するパルス信号を出力するステップと、
前記パルス信号を前記デジタル値に変換するステップと、
を含むことを特徴とする請求項９記載のデジタルアナログ変換方法。
【請求項１１】
前記デジタルコードに変換して出力するステップは、
ばらつき補正時に、所定の１つあるいは２つ以上の前記要求電流値コードを入力し、前記出力電流の電流値に応じて前記デジタルコードと前記電流値との関係を示した補正量を作成して保持するステップと、
実使用時に、前記要求電流値コードが入力されたとき、保持されている前記補正量を用いて対応する前記デジタルコードを補正して出力するステップと、
を含むことを特徴とする請求項９記載のデジタルアナログ変換方法。
【請求項１２】
前記補正量は、前記デジタルコードと前記出力電流との差を基に、前記出力電流の値が前記要求電流値コードに最も近づくように前記要求電流値コードから前記デジタルコードに変換するようなマップあるいは式で表されることを特徴とする請求項１１記載のデジタルアナログ変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルアナログ変換装置およびデジタルアナログ変換方法に係り、特に、集積回路内で生成したアナログ電流の誤差を補正するデジタルアナログ変換技術に係る。
【背景技術】
【０００２】
半導体集積回路（ＬＳＩ）間で無線通信などにより、受信側ＬＳＩ内に流れる特定箇所の電流値を、送信側ＬＳＩによる遠隔操作で制御する場合、一般的には、デジタルデータの送受信のみしかできない。そのため、送信側ＬＳＩでアナログ電流値を生成し、受信側ＬＳＩへその電流を直接送信するといった制御は、困難である。この理由としては、例えば、受信器に任意の直流電流あるいは直流電圧を発生させるためには、送信器のアンテナあるいはコイルに入力させる電流を常に増加させないといけない（一定のｄｉ／ｄｔを発生させ、常に同じ電波あるいは磁束を供給する必要がある）。しかし、送信コイルに流す電流を常に増加させるためには、電流値が無限に必要となり、電流駆動力に上限のある通常の送信器では不可能だからである。
【０００３】
そこで、無線通信方式においては、受信側ＬＳＩ内に、送信側から要求したアナログ電流を出力させるためには、要求するアナログ電流の値に応じたデジタルコードを送信側ＬＳＩで計算し、受信側ＬＳＩへ送信し、受信回路内のデジタルアナログ電圧変換器を用いてアナログ電圧を出力し、電圧電流変換器を用いてアナログ電流を出力する方法が考えられる。しかしながら、デジタルアナログ電圧変換回路および電圧電流変換回路の特性のばらつき等の影響により、設計時に予測した理想的な要求電流値コード−電流値の関係が得られないことがある。
【０００４】
このようなばらつきを補正する方法として、デジタルアナログ変換器内で電流値を測定し、デジタルアナログ電圧変換回路や電圧電流変換回路内の素子のパラメータなどを直接補正する補正回路を備え、補正した電流値を出力しようとする方法がある（特許文献１参照）。また、基準電流源を用意し、基準電流を出力できる適切な電流設定コードを探索し、その電流設定コードを定電流回路に送信する方法も知られている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００６−５２７９５６号公報
【特許文献２】特開２００５−３０１４１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下の分析は本発明において与えられる。
【０００７】
従来の補正方法では、チップ内に基準電流源を作成する必要があり、デジタルアナログ電圧変換器および電圧電流変換器に補正回路を付加するために、回路規模が増大するなどの課題がある。
【０００８】
したがって、本発明の目的は、回路規模をほとんど増やさずに、高精度な要求電流値コード−電流変換を行うデジタルアナログ変換装置およびデジタルアナログ変換方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の１つのアスペクト（側面）に係るデジタルアナログ変換装置は、要求電流値コードからデジタルコードに変換して出力するデジタル値生成回路と、デジタルコードに応じてアナログ電圧を出力するデジタルアナログ電圧変換回路と、アナログ電圧を電流に変換して出力電流を出力する電圧電流変換回路と、電圧電流変換回路の出力電流をデジタル値に変換してデジタル値生成回路にフィードバックする電流検知回路と、を備え、デジタル値生成回路は、フィードバックされるデジタル値に基づいてデジタルコードに変換する際の補正量を設定する。
【００１０】
本発明の他のアスペクト（側面）に係るデジタルアナログ変換方法は、要求電流値コードからデジタルコードに変換して出力するステップと、デジタルコードに応じてアナログ電圧を出力するステップと、アナログ電圧を電流に変換して出力電流を出力するステップと、出力電流をデジタル値に変換し、デジタルコードに変換して出力するステップに対してフィードバックするステップと、フィードバックされるデジタル値に基づいてデジタルコードに変換する際の補正量を設定するステップと、を含む。
【発明の効果】
【００１１】
本発明によれば、基準電流源が不要かつ電圧−電流変換器に補正回路も不要な補正が可能となり、回路規模をほとんど増やさずに、高精度な要求電流値コード−電流変換を実現することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係るデジタルアナログ変換装置の構成を示すブロック図である。
【図２】本発明の第１の実施例に係るデジタルアナログ変換装置の構成を示すブロック図である。
【図３】変換マップの構成例を示す図である。
【図４】電流パルス変換回路の別の回路例を示す図である。
【図５】電流パルス変換回路の動作を表すタイミングチャートである。
【図６】デジタルアナログ電圧変換回路の例を示す回路図である。
【図７】デジタルアナログ電圧変換回路の動作を表すタイミングチャートである。
【図８】電圧電流変換回路の例を示す回路図である。
【図９】電圧−電流関係における特性のずれを示す図である。
【発明を実施するための形態】
【００１３】
本発明の実施形態に係るデジタルアナログ変換装置は、以下のように構成される。
（１）要求電流値コードからデジタルコードに変換して出力するデジタル値生成ロジックと、そのデジタルコードに応じてアナログ電圧を出力するデジタルアナログ電圧変換回路と、そのアナログ電圧を電流に変換する電圧電流変換回路と、その出力電流を観測し、デジタル値に変換し、デジタル値生成ロジックにフィードバックする電流検知手段を備える。
（２）上記電流検知手段は、入力電流に応じて出力パルス幅が変化する特徴を持つ電流−パルス変換回路と、パルス信号をデジタル値に変換するパルス−デジタル変換回路で構成される。
（３）上記電流−パルス変換回路は、測定期間に出力電流を印加することで充電される容量素子と、一定量充電されると出力値が変化する反転回路で構成される論理回路と、非測定期間にオンさせて、容量素子の電圧を一定の値に保持するリセットスイッチとで構成される。
（４）上記電流−パルス変換回路は、出力電流値で充電できる容量値が既知である第１の容量と、出力電流値で放電できる容量値が既知である第２の容量と、それぞれの充電あるいは放電をリセットするリセットスイッチと、第１の容量の電圧と第２の容量の電圧とを比較する比較回路を備えた電流−パルス変換回路で構成される。
（５）上記デジタル値生成ロジックは、ばらつき補正時には、所定の１つあるいは２つ以上のデジタルコードを入力し、電流検知回路によって検知された電流値に応じてデジタルコードと電流値との関係を示したマップあるいは式をつくり、デジタル値生成ロジック内のメモリに保存する。実使用時には、要求する電流値が入力されたとき、そのマップあるいは式を用いて対応するデジタルコードを出力する機能を有する。
（６）上記マップあるいは式は、デジタルコードと電圧電流変換回路の出力電流との差を基に、出力電流の値がもっとも要求電流値コードに近づくように要求電流値コードからデジタルコードに変換する。
（７）上記デジタル値生成ロジックを第１のＬＳＩに具備し、デジタルアナログ電圧変換回路と、電圧電流変換回路と、電流検知手段と、を第２のＬＳＩに具備し、デジタルコードおよび電流検知手段の出力信号をＬＳＩ間で通信する手段とを有する。
（８）上記デジタルアナログ電圧変換回路は、２つの同一の容量値で構成され、デジタルコードを１ビット入れるたびに、２つの容量間のスイッチは開放状態でデジタルコードに応じて第１の容量値を電源電圧に充電あるいはグランドレベルに放電を行う第１の期間と、２つの容量間のスイッチは短絡状態にする第２の期間を経由する構成とされる。
（９）上記電圧―電流回路は、入力される電圧と同じ電圧だけ抵抗素子の両端に電圧がかかる構成にする。
【００１４】
次に、図面を参照してより具体的に説明する。図１は、本発明の実施形態に係るデジタルアナログ変換装置の構成を示すブロック図である。図１において、デジタルアナログ変換装置は、要求電流値コードＭｃからデジタルコードＭｄに変換して出力するデジタル値生成回路２１と、デジタルコードＭｄに応じてアナログ電圧Ｖｉｎを出力するデジタルアナログ電圧変換回路２２と、アナログ電圧Ｖｉｎを電流に変換して出力電流Ｉｏｕｔを出力する電圧電流変換回路２３と、電圧電流変換回路２３の出力電流Ｉｏｕｔをデジタル値に変換してデジタル値生成回路２１にフィードバックする電流検知回路２４と、を備え、デジタル値生成回路２１は、フィードバックされるデジタル値に基づいてデジタルコードＭｄに変換する際の補正量を設定する。
【００１５】
電流検知回路２４は、出力電流に応じて出力パルス幅が変化するパルス信号を出力する電流パルス変換回路と、パルス信号をデジタル値に変換するパルスデジタル変換回路と、を備えるようにしてもよい。
【００１６】
ここで、電流パルス変換回路は、測定期間に出力電流を印加することで充電される容量素子と、容量素子が一定量充電されると出力値が反転する論理回路と、非測定期間にオンとなり、容量素子の電圧を一定の値に保持するリセットスイッチと、を備え、論理回路がパルス信号を出力するようにしてもよい。
【００１７】
また、電流パルス変換回路は、出力電流で充電される第１の容量素子と、出力電流で放電される第２の容量素子と、第１のおよび第２の容量素子の充電あるいは放電をリセットする２つのリセットスイッチと、第１および第２の容量素子の電圧を比較する比較回路と、を備え、比較回路が比較結果に基づいてパルス信号を出力するようにしてもよい。
【００１８】
デジタル値生成回路２１は、デジタルコードに変換する際の補正量を保持する記憶部を備え、ばらつき補正時に、所定の１つあるいは２つ以上の要求電流値コードを入力し、電流検知回路によって検知された出力電流の電流値に応じてデジタルコードと電流値との関係を示した補正量を作成して記憶部に保持し、実使用時に、要求電流値コードが入力されたとき、保持されている補正量を用いて対応するデジタルコードを補正して出力する機能を有するようにしてもよい。
【００１９】
補正量は、デジタルコードと電圧電流変換回路の出力電流との差を基に、出力電流の値が要求電流値コードに最も近づくように要求電流値コードからデジタルコードに変換するようなマップあるいは式で表されるようにしてもよい。
【００２０】
デジタルアナログ電圧変換回路２２は、同一の容量値である第３および第４の容量素子と、第３および第４の容量素子の一端間を開閉するスイッチと、を備え、デジタルコードをシリアルで入力し、デジタルコードを１ビット入力する毎に、スイッチを開放状態としてデジタルコードに応じて第３の容量素子を電源電圧に充電あるいはグランドレベルに放電を行う第１の期間と、スイッチを短絡状態とする第２の期間とを繰り返し、デジタルコードを全て入力した場合に得られる第４の容量素子の電圧をアナログ電圧とするようにしてもよい。
【００２１】
また、上記のデジタルアナログ変換装置を含み、デジタル値生成回路２１を備える送信側ＬＳＩ１１と、デジタルアナログ電圧変換回路２２と、電圧電流変換回路２３と、電流検知回路２４と、を備える受信側ＬＳＩ１２と、デジタルコードＭｄおよび電流検知回路２４の出力信号を送信側ＬＳＩ１１および受信側ＬＳＩ１２間で通信する手段と、を備える信号伝達システムとして構成されてもよい。
【００２２】
以上のようなデジタルアナログ変換装置において、ある要求電流値コードＭｃを入力した際、デジタルコードＭｄを受信側ＬＳＩ１２に入力したときの出力電流Ｉｏｕｔの情報を送信側ＬＳＩ１１にフィードバックし、要求電流値コードＭｃにもっとも近いデジタルコードＭｄを探索して補正する。したがって、受信側ＬＳＩ１２内の回路特性にばらつきがあった場合であっても出力電流Ｉｏｕｔの精度を保障することができる。また、補正結果をデジタル値生成回路２１内に保存することで、補正終了後の通常動作では、フィードバック無しで正しい電流を出力することができる。さらに、電流検知回路２４を定電流源を用いない構成とすることで、電圧−電流変換に誤差が生じ、複数の電流値を用いた補正が必要な場合であっても回路面積が増加しない。また、容量比を利用したデジタルアナログ電圧変換器２２により、補正無しで高精度な要求電流値コード−電流変換を実現することができる。
【実施例１】
【００２３】
図２は、本発明の第１の実施例に係るデジタルアナログ変換装置の構成を示すブロック図である。図２において、図１と同一の符号は、同一物を表す。図２に示すデジタルアナログ変換装置では、図１の電流検知回路２４を受信側ＬＳＩ１２内の電流パルス変換回路２５および送信側ＬＳＩ１１内のパルスデジタル変換回路２６として構成する。そして、基準電流源を用いずに、実際のＩｏｕｔの電流を測定してデジタル変換する電流パルス変換回路２５の詳細例が示される。また、パルスデジタル変換回路２６は、電流パルス変換回路２５が出力するパルス信号Ｖｐｕｌｓｅをデジタル値に変換してデジタル値生成回路２１に出力する。
【００２４】
電流パルス変換回路２５は、ＰＭＯＳトランジスタＭＰ１、ＭＰ２、容量素子Ｃ１、スイッチＳＷ１、インバータ回路ＩＮＶ１、論理積回路ＡＮＤ１を備える。ダイオード接続されたＰＭＯＳトランジスタＭＰ１は、ＰＭＯＳトランジスタＭＰ２とカレントミラー回路を構成し、電圧電流変換回路２３が出力するＩｏｕｔの電流を折り返して一端が接地された容量素子Ｃ１の他端に供給する。容量素子Ｃ１は、両端間に制御信号Ｖｓｗで制御されるスイッチＳＷ１を接続する。インバータ回路ＩＮＶ１は、入力端を容量素子Ｃ１の他端に接続し、出力端を論理積回路ＡＮＤ１の一方の入力端に接続する。論理積回路ＡＮＤ１は、他方の入力端に制御信号Ｖｓｗの反転信号を入力し、パルス信号Ｖｐｕｌｓｅを出力する。
【００２５】
このような構成の電流パルス変換回路２５において、制御信号ＶｓｗをローレベルにすることでスイッチＳＷ１がオフとなった瞬間では、容量素子Ｃ１の電圧は、グランドレベル（０Ｖ）である。その後、Ｉｏｕｔによって電荷が容量素子Ｃ１に蓄積され、やがて、容量素子Ｃ１の電圧は、後段のインバータ回路ＩＮＶ１の論理閾値Ｖｔを超えることになる。このとき、電流パルス変換回路２５の出力波形は、パルス信号Ｖｐｕｌｓｅになり、そのパルス幅Ｔｐｕｌｓｅは、Ｔｐｕｌｓｅ＝Ｃ・Ｖｔ／Ｉｏｕｔで表される。このパルス信号Ｖｐｕｌｓｅは、デジタル信号（第１および第２のレベルの２レベルのみで構成される電圧信号）であるため、送信側ＬＳＩ１１に送信することができる。このような回路構成において、Ｃ、Ｖｔの値は、例えば、容量素子Ｃ１やインバータ回路ＩＮＶ１のサイズを大きくすることで、誤差を小さくする設計が可能なパラメータである。したがって、パルス幅ＴｐｕｌｓｅからＩｏｕｔへ変換する際の誤差は小さい。
【００２６】
送信側ＬＳＩ１１内のパルスデジタル変換回路２６は、パルス信号Ｖｐｕｌｓｅのパルス幅Ｔｐｕｌｓｅを読み取り、Ｉｏｕｔの値に対応するデジタル値への変換を行う。これにより、図３に示すような変換マップを作成することができる。
【００２７】
図４は、電流パルス変換回路の別の回路例を示す図である。図４において、図２と同一の符号は、同一物を表す。電流パルス変換回路２５ａは、充電回路２７、放電回路２８、比較器ＣＭＰ１、論理積回路ＡＮＤ１を備える。充電回路２７は、図２と同じようにＰＭＯＳトランジスタＭＰ１、ＭＰ２、容量素子Ｃ１、スイッチＳＷ１を備え、図２のインバータ回路ＩＮＶ１の代わりに、放電回路２８および比較器ＣＭＰ１による回路構成とする。
【００２８】
放電回路２８は、ＰＭＯＳトランジスタＭＰ３、ＮＭＯＳトランジスタＭＮ１、ＭＮ２、容量素子Ｃ２、スイッチＳＷ２を備える。ＰＭＯＳトランジスタＭＰ３は、ＰＭＯＳトランジスタＭＰ１とカレントミラー回路を構成し、Ｉｏｕｔの電流を折り返してダイオード接続されたＮＭＯＳトランジスタＭＮ１に供給する。ＮＭＯＳトランジスタＭＮ１は、ＮＭＯＳトランジスタＭＮ２とカレントミラー回路を構成し、Ｉｏｕｔの電流を折り返して一端が電源に接続された容量素子Ｃ２の他端に供給する。容量素子Ｃ２は、両端間に制御信号Ｖｓｗで制御されるスイッチＳＷ２を接続する。
【００２９】
比較器ＣＭＰ１は、容量素子Ｃ２の他端の電圧Ｖｄと容量素子Ｃ１の他端の電圧Ｖｃとを比較し、Ｖｄ≧Ｖｃの場合にＨレベルを、Ｖｄ＜Ｖｃの場合にＬレベルを、論理積回路ＡＮＤ１の一方の入力端に出力する。
【００３０】
次に、以上のような構成の電流パルス変換回路２５ａの動作について説明する。図５は、電流パルス変換回路２５ａの動作を表すタイミングチャートである。充電回路２７のスイッチＳＷ１と、放電回路２８のスイッチＳＷ２は、同一の制御信号Ｖｓｗによって開閉制御される。制御信号Ｖｓｗをローレベルとし、２つのスイッチＳＷ１、ＳＷ２を同時にオフにした後、充電回路２７の出力電圧Ｖｃは、スイッチＳＷ１をオフにしてからの時間Ｔに応じて、Ｖｃ＝Ｉｏｕｔ・Ｔ／Ｃと上昇する。一方、放電回路２８の出力電圧Ｖｄは、Ｖｄ＝Ｖｄｄ−（Ｉｏｕｔ・Ｔ／Ｃ）と下降する。ここで、Ｖｄｄは電源電圧である。出力信号Ｖｐｕｌｓｅのパルス幅Ｔｐｕｌｓｅは、スイッチＳＷ１、ＳＷ２をオフにしてから、Ｖｃ＝Ｖｄになるまでの時間であって、Ｔｐｕｌｓｅ＝Ｃ（Ｖｄｄ／２）／Ｉｏｕｔと表される。このような電流パルス変換回路２５ａの特徴としては、インバータ回路の論理閾値を事前に知らない場合であっても、電源電圧Ｖｄｄが既知であれば、ＴｐｕｌｓｅからＩｏｕｔに変換できる点にある。
【００３１】
次に、デジタルアナログ電圧変換回路２２について説明する。図６は、デジタルアナログ電圧変換回路２２の例を示す回路図である。デジタルアナログ電圧変換回路２２は、論理積回路ＡＮＤ２、ＡＮＤ３、同一の容量値である容量素子Ｃ３、Ｃ４、スイッチＳＷ３〜ＳＷ６、スイッチＳＷ３〜ＳＷ６のオンオフを制御するタイミング回路３１を備える。
【００３２】
論理積回路ＡＮＤ２は、シリアル化されたデジタルコードＭｄを一方の入力端に入力し、タイミング回路３１が出力するクロック信号φ１を他方の入力端に入力し、スイッチＳＷ３の開閉を制御する。論理積回路ＡＮＤ３は、シリアル化されたデジタルコードＭｄの反転信号を一方の入力端に入力し、タイミング回路３１が出力するクロック信号φ１を他方の入力端に入力し、スイッチＳＷ４の開閉を制御する。スイッチＳＷ３は、一端が接地された容量素子Ｃ３の他端と電源間に接続される。スイッチＳＷ４は、容量素子Ｃ３の他端と接地間に接続される。スイッチＳＷ５は、タイミング回路３１が出力するクロック信号／φ１によって開閉が制御され、一端が接地された容量素子Ｃ４の他端と容量素子Ｃ３の他端との間に接続される。スイッチＳＷ６は、タイミング回路３１が出力する信号φ２によって開閉が制御され、容量素子Ｃ４の両端間に接続される。ここで、容量素子Ｃ３の他端の電圧をＶ１、容量素子Ｃ４の他端の電圧をＶ２（アナログ電圧Ｖｉｎ）とする。
【００３３】
次に、デジタルアナログ電圧変換回路２２の動作について説明する。図７は、デジタルアナログ電圧変換回路２２の動作を表すタイミングチャートである。まず、デジタルコードＭｄを２値化（ここでは、０１１（１０進数で３）というバイナリ信号）したものを、最下位ビット（ＬＳＢ）Ｂ０から入力する。１ビット入力するごとに、クロック信号φ１を立ち上げる。このとき、容量素子Ｃ３に蓄積される電圧Ｖ１は、Ｂ０が１であれば、電源電圧レベル、Ｂ０が０であれば、グランドレベル、というように、Ｂ０に応じた電圧となる。その後、クロック信号φ１を立ち下げると、スイッチＳＷ５がオンし、Ｖ１とＶ２とが短絡される。短絡前のＶ２の値が０の場合、Ｖ１とＶ２の電圧レベルは、Ｖ１＝Ｖ２＝Ｂ０×Ｖｄｄ／２となる。
【００３４】
次に、下位から２番目のビットＢ１を入力する。その後、クロック信号φ１を立ち上げると、スイッチＳＷ５はオフし、Ｖ１−Ｖ２間は、開放状態になると同時に、Ｖ１は、Ｂ１が１であれば、電源電圧レベル、Ｂ１が０であれば、グランドレベル、というように、Ｂ１に応じた電圧となる。その後、クロック信号φ１を立ち下げると、Ｖ１とＶ２とが短絡される。このとき、Ｖ１とＶ２の電圧レベルは、Ｖ１＝Ｖ２＝（Ｂ０／２＋Ｂ１）×Ｖｄｄ／２となる。
【００３５】
この動作を繰り返していくと、最上位ビット（ＭＳＢ）Ｂｎが入力された後、クロック信号φ１が立ち下がると、Ｖ１とＶ２の電圧レベルは、下記の式で表される。
Ｖ１＝Ｖ２＝（Ｂ０／（２＾ｎ）＋Ｂ１／（２＾（ｎ−１））・・・＋Ｂｎ）×Ｖｄｄ／２            ・・・式（１）
【００３６】
最後に、別の電圧レベルを出力する場合には、一度、クロック信号φ２を立ち上げ、容量素子Ｃ３、Ｃ４をグランドレベルにリセットしてから、再度上記の動作を行えばよい。
【００３７】
このように、デジタルアナログ電圧変換回路２２は、Ｂ０〜Ｂｎまでの（ｎ＋１）ビットのデジタルコードＭｄを入力すると、Ｖｄｄ／（２＾（ｎ＋１））の電圧間隔でデジタルコードＭｄの値に比例した電圧Ｖｉｎを出力することができる。
【００３８】
デジタルアナログ電圧変換回路２２は、容量素子Ｃ３、Ｃ４のそれぞれの容量値の絶対値が設計時の値と異なっていても、２つの容量値が同じ値であれば（つまり、相対誤差がなければ）、式（１）で示す関係を維持できる特徴がある。特に、ＬＳＩでは、容量値の絶対値誤差に比べ、隣接して配置された容量素子間の相対誤差は小さく、補正をしなくても高精度なデジタル−電圧変換が行われる。
【００３９】
次に、電圧電流変換回路２３について説明する。図８は、電圧電流変換回路２３の例を示す回路図である。電圧電流変換回路２３は、オペアンプＯＰ１、ＮＭＯＳトランジスタＭＮ３、ＰＭＯＳトランジスタＭＰ４、ＭＰ５、抵抗素子Ｒ１を備える。オペアンプＯＰ１は、非反転端子（＋）に電圧Ｖｉｎを入力し、反転端子（−）をノードＶｘに接続し、出力端子をＮＭＯＳトランジスタＭＮ３のゲートに接続する。ＮＭＯＳトランジスタＭＮ３は、ダイオード接続したＰＭＯＳトランジスタＭＰ４にドレインを接続し、ソースをノードＶｘとして抵抗素子Ｒ１を介して接地する。ＰＭＯＳトランジスタＭＰ５は、ＰＭＯＳトランジスタＭＰ４とカレントミラー回路を構成し、ドレインからＩｏｕｔを出力する。
【００４０】
このような構成の電圧電流変換回路２３において、ノードＶｘの電圧は、常にＶｉｎ＝ＶｘになるようにオペアンプＯＰ１とＮＭＯＳトランジスタＭＮ３が動作する。このとき、抵抗素子Ｒ１の抵抗値をＲとすれば、抵抗素子Ｒ１に流れる電流は、Ｖｘ／Ｒ、すなわち、Ｖｉｎ／Ｒとなる。この電流をＰＭＯＳトランジスタＭＰ４、ＭＰ５からなるカレントミラー回路を用いてＩｏｕｔとして出力する。このとき、理想的には、Ｉｏｕｔ＝Ｖｉｎ／Ｒとなる。したがって、入力電圧Ｖｉｎに比例したＩｏｕｔを出力する回路となる。さらに、デジタルアナログ電圧変換回路２２を用いることで、図２における入力電圧Ｖｉｎは、デジタルコードＭｄに比例しているため、デジタルアナログ電圧変換回路２２および電圧電流変換回路２３を組み合わせた構成は、デジタルコードＭｄに比例したＩｏｕｔを出力することができる。
【００４１】
しかし、実際の電圧電流変換回路２３では、トランジスタの特性のばらつきや、オペアンプの電圧オフセットにより、理想的な電圧−電流関係にはならず、図９に示すような特性のずれが生じてしまう。そこで、電流パルス変換回路２５を用いたフィードバックによる補正動作を数点のデジタルコードＭｄに対して行い、その他のデジタルコードＭｄに対しては、上記補正結果の補間演算を行い、マップあるいは式を再生成すればよい。
【００４２】
このとき、あらゆるデジタルコードＭｄに対するＩｏｕｔを測定しなくても、図９（ａ）に示すように、ＶｉｎとＩｏｕｔが比例関係にあることが保証できれば、ある１つのデジタルコードＭｄに対するＩｏｕｔを測定することで、その他のデジタルコードＭｄに対するＩｏｕｔは、測定しなくても予測可能である。また、図９（ｂ）に示すようにＶｉｎとＩｏｕｔが一次関数の関係にあれば、ある２点のデジタルコードＭｄに対するＩｏｕｔを測定することで、その他のデジタルコードＭｄに対するＩｏｕｔは、測定しなくても予測可能である。前者は、例えば電圧電流変換回路２３内の抵抗値Ｒが理想値からばらついたのみの場合であり、後者は、オペアンプＯＰ１の電圧オフセットなどもばらついた場合に発生する。
【００４３】
以上のように本実施例のデジタルアナログ変換装置によれば、基準電流源が不要で、かつ電圧−電流変換器に補正回路も不要なデジタル補正技術により、ＬＳＩの面積をほとんど増やさずに、高精度な要求電流値コード−電流変換を実現することができる。また、容量比を利用したデジタルアナログ電圧変換器により、補正無しで高精度な要求電流値コード−電流変換が可能であり、さらに、数箇所の電流測定だけで、あらゆる電流値に対する適切なデジタルコードＭｄを知ることもできる。
【００４４】
なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００４５】
１１  送信側ＬＳＩ
１２  受信側ＬＳＩ
２１  デジタル値生成回路
２２  デジタルアナログ電圧変換回路
２３  電圧電流変換回路
２４  電流検知回路
２５、２５ａ  電流パルス変換回路
２６  パルスデジタル変換回路
２７  充電回路
２８  放電回路
３１  タイミング回路
ＡＮＤ１〜ＡＮＤ３  論理積回路
Ｃ１〜Ｃ４  容量素子
ＣＭＰ１  比較器
ＩＮＶ１  インバータ回路
ＭＮ１〜ＭＮ３  ＮＭＯＳトランジスタ
ＭＰ１〜ＭＰ５  ＰＭＯＳトランジスタ
ＯＰ１  オペアンプ
Ｒ１  抵抗素子
ＳＷ１〜ＳＷ６  スイッチ
【図１】
2010183365.tif 000003
【図２】
2010183365.tif 000004
【図３】
2010183365.tif 000005
【図４】
2010183365.tif 000006
【図５】
2010183365.tif 000007
【図６】
2010183365.tif 000008
【図７】
2010183365.tif 000009
【図８】
2010183365.tif 000010
【図９】
2010183365.tif 000011