【手続補正書】
【提出日】平成16年10月26日(2004.10.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリシステム（５９ａ〜５９ｄ）であって、該メモリシステムの各々は、メモリ（８５ａ〜８５ｄ）と、データを記憶し且つ検索するためのメモリコントローラ（８２ａ〜８２ｄ）とを有する、メモリシステムと、
データ値の書込み要求を伝達するように構成された少なくとも１つのプロセッサ（６２）であって、前記要求は、バスアドレスを含むことからなる、少なくとも１つのプロセッサと、
前記バスアドレスをメモリアドレスにマッピングするよう構成されたマッピングシステム（６８）であって、
前記メモリアドレスの各々は、前記メモリシステムのうちの１つの中のメモリロケーションを識別し、
前記マッピングシステムは、
バスアドレスの連続するセットをマッピングするよう構成され、これにより、該バスアドレスの連続するセットからマッピングされたメモリアドレスが、複数の前記メモリシステムにわたってインタリーブされ、
前記複数のメモリシステムの各々を識別する複数のチェックサムシステム識別子を、前記書込み要求に応答して識別するように更に構成され、
前記チェックサムシステム識別子を利用して、前記データ値に基づいて更新されるチェックサム値の位置を示すように構成されることからなる、マッピングシステム
とを備える、処理システム（５０）。
【請求項２】
前記チェックサム識別子の各々は、前記書込み要求のうちの各々１つに応答して、前記マッピングシステムによって識別され、且つ、該１つの書込み要求に関連付けられたデータ値に基づいて更新されるチェックサム値を記憶する前記メモリシステムのうちの１つを識別する、請求項１に記載の処理システム。
【請求項３】
前記マッピングシステムは、
複数のエントリを有する第１のマッパ（７６）であって、
前記第1のマッパの前記エントリの各々は、前記メモリシステムのうちの１つを識別するメモリシステム識別子を含み、
前記第1のマッパは、前記エントリを利用して前記バスアドレスを前記メモリアドレスにマッピングするように構成されることからなる、第1のマッパと、
複数のエントリを有する第２のマッパ（７１）であって、
前記第２のマッパの前記エントリの各々は、複数のアクセスキーのうちの１つを含み、
前記第２のマッパは、前記バスアドレスの各々を、前記アクセスキーのうちの１つにマッピングするよう構成されることからなる、第２のマッパ
とを備え、
前記第２のマッパの前記エントリの合計数は、前記第１のマッパの前記エントリの合計数を超え、
前記マッピングシステムは、前記バスアドレスのうちの１つからマッピングされた前記アクセスキーのうちの１つを、前記１つのバスアドレスからマッピングされた前記メモリアドレスのうちの１つと共に、伝達するように構成され、
前記１つのメモリアドレスによって識別された前記メモリシステムのうちの１つは、前記１つのメモリアドレスからマッピングされた前記１つのアクセスキーに基づいて、前記１つのメモリアドレスによって識別されたメモリロケーションへの記憶を許可するように構成されることからなる、請求項１に記載の処理システム。
【請求項４】
メモリシステム（５９ａ〜５９ｄ）であって、該メモリシステムの各々は、
メモリ（８５ａ〜８５ｄ）と、
前記メモリにデータを記憶するための、且つ前記メモリからデータを検索するためのメモリコントローラ（８２ａ〜８２ｄ）
とを有することからなる、メモリシステムと、
連続するバスアドレスを含む、データ値の書込み要求を伝達するための手段（６２）と、
前記連続するバスアドレスをメモリアドレスにマッピングすることにより、前記メモリアドレスの各々が、前記メモリシステムのうちの異なる１つの中のメモリロケーションを識別するための、マッピング手段（６８）であって、該マッピング手段は、
データ値の前記書込み要求に応答して、チェックサムシステム識別子を選択するように構成され、これにより、該チェックサムシステム識別子が、前記複数の前記メモリシステムの各々を識別し、
前記チェックサムシステム識別子に基づいて、前記複数の前記メモリシステムの各々の中に記憶されたチェックサム値を更新するよう構成されることからなる、マッピング手段
とを備える、システム（５０）。
【請求項５】
前記マッピング手段は、前記連続するバスアドレスをアクセスキーにマッピングするための手段（７１）を含み、
前記メモリコントローラは、前記バスアドレスのうちの１つからマッピングされた前記メモリアドレスのうちの１つに基づき、且つ、該１つのバスアドレスからマッピングされた前記アクセスキーのうちの１つに基づいて、前記メモリシステムのうちの１つの中のロケーションに記憶することを許可するように構成されることからなる、請求項４に記載のシステム。
【請求項６】
メモリシステムにわたってデータ値とチェックサムとをインタリーブするための方法であって、
メモリシステム（５９ａ〜５９ｄ）を提供するステップであって、該メモリシステムの各々が、メモリと、データを記憶し且つ検索するためのメモリコントローラ（８２ａ〜８２ｄ）とを有する、ステップと、
データ値の書込み要求を受取るステップであって、該要求は、連続するバスアドレスを含む、ステップと、
前記連続するバスアドレスをメモリアドレスにマッピングするステップと、
前記メモリアドレスに基づいて、複数の前記メモリシステムの各々を識別するステップと、
データ値の前記書込み要求に応答して、チェックサムシステム識別子を選択するステップと、
前記チェックサムシステム識別子に基づいて、前記複数の前記メモリシステムの各々を識別するステップと、
前記チェックサム識別子に基づいて、前記複数の前記メモリシステムの各々の中に記憶されたチェックサム値を更新するステップ
とを含む、方法。
【請求項７】
前記メモリアドレスに基づいて、前記メモリシステム内に前記データ値を記憶するステップと、
前記更新するステップにおいて、前記チェックサム値を更新するために、前記データ値を利用するステップ
とを更に含む、請求項６に記載の方法。
【請求項８】
前記更新されたチェックサム値のうちの１つに基づいて、前記データ値のうちの１つを回復するステップを更に含む、請求項６に記載の方法。
【請求項９】
前記連続するバスアドレスを前記マッピングするステップは、前記連続するバスアドレスの各々について、複数のメモリシステム識別子から１つのメモリシステム識別子を選択するステップを含み、
前記方法は、
前記連続するバスアドレスの各々を、複数のアクセスキーのうちの１つにマッピングするステップであって、前記複数のアクセスキーから前記１つのアクセスキーを選択するステップを含む、ステップ
を更に含み、
前記複数のアクセスキーの合計数は、前記メモリシステム識別子の合計数を超えることからなる、請求項６に記載の方法。
【請求項１０】
メモリシステム（５９ａ〜５９ｄ） を提供するステップであって、該メモリシステムの各々は、メモリ（８５ａ〜８５ｄ）と、データを記憶し且つ検索するためのメモリコントローラ（８２ａ〜 ８２ｄ）とを有することからなる、ステップと、
データ値の書込み要求を受取るステップであって、該要求は、連続するバスアドレスを含むことからなる、ステップと、
前記連続するバスアドレスをメモリアドレスにマッピングするステップと、
前記メモリシステムの各々にわたって前記メモリアドレスをインタリーブするステップと、
前記メモリアドレスに基づいて、前記データ値を記憶するステップと、
チェックサムシステム識別子に、前記メモリアドレスを関連付けるステップであって、該チェックサムシステム識別子の各々は、該チェックサムシステム識別子の各々に関連付けられた前記メモリアドレスのうちの１つに記憶されたデータ値に基づいて、チェックサムを記憶する前記メモリシステムのうちの１つを識別する、ステップと、
前記メモリシステムの各々にわたって前記チェックサム識別子をインタリーブするステップ
とを含む、方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
図７に示すように、メモリシステム５９ａ 〜５９ｄの各々は、それぞれメモリコントローラ８２ａ 〜８２ｄとそれぞれメモリユニット８５ａ〜８５ｄとを含む。メモリユニット８５ａ〜８５ｄの各々は、データを記憶し検索することができる複数のメモリロケーションを含む。上述した書込み要求のメモリシステム識別子によって識別されるメモリシステム５９ａ、５９ｂ、５９ｃまたは５９ｄのメモリコントローラ８２ａ、８２ｂ、８２ｃまたは８２ｄは、書込み要求のデータ値（すなわち、上記記憶要求に応じて記憶されるデータ値）を、メモリユニットオフセットに基づいて、識別されたメモリシステム５９ａ、５９ｂ、５９ｃまたは５９ｄのメモリユニット８５ａ、８５ｂ、８５ｃまたは８５ｄに記憶するように構成される。これに関して、メモリユニットオフセットは、メモリユニット８５ａ〜８５ｄの各々のロケーションに対応し、識別されたメモリシステム５９ａ、５９ｂ、５９ｃまたは５９ｄのメモリコントローラ８２ａ、８２ｂ、８２ｃまたは８２ｄは、上記メモリユニット８５ａ、８５ｂ、８５ｃまたは８５ｄのメモリユニットオフセットに対応するメモリユニットロケーションに書込み要求のデータ値を記憶するように構成される。