(57)【要約】【課題】間引き読み出しによる高速撮像を行う場合に、画素の感度の低下を防止することができるようにする。【解決手段】CMOSイメージセンサは、１／２間引きの１つである（１，３）間引きを行う場合、第ｐフレームでは、第１行目、第２行目、第５行目、第６行目、第９行目、第１０行目、・・・の順に、シャッタ動作とその次の行の読み出し動作を行う。次の第ｐ＋１フレームでは、CMOSイメージセンサは、第３行目、第４行目、第７行目、第８行目、第１１行目、第１２行目、・・・の順に、シャッタ動作とその次の行の読み出し動作を行う。これにより、２フレームにわたる露光時間が確保され、全画素読み出しと同一の露光時間を確保することができ、画素の感度の低下を防止することができる。本発明は、例えば、固体撮像素子に適用できる。【選択図】図７
2010183558.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を含む画素が行列状に複数配置される画素アレイ部と、
前記画素アレイ部の各画素のシャッタ動作と読み出し動作を行ごとに選択制御することにより、前記画素の露光時間を制御する制御手段と
を備え、
前記制御手段は、間引き率１／Q（Qは正の整数）の間引き読出しを行う場合、前記画素アレイ部の各行の前記画素について、Qフレーム時間にわたる露光時間を確保する
固体撮像素子。
【請求項２】
前記制御手段は、第ｐ−１フレーム（ｐ＞１）の次の第ｐフレームでは、前記第ｐ−１フレームでシャッタ動作と読み出し動作を行った行以外の行に対して、シャッタ動作と読み出し動作を行う
請求項１に記載の固体撮像素子。
【請求項３】
前記制御手段は、Qフレーム時間で、前記画素アレイ部の全ての行に対して、シャッタ動作と読み出し動作を行う
請求項２に記載の固体撮像素子。
【請求項４】
前記読み出し動作により読み出された前記画素の画素データは、予め決められた出力行から出力され、その出力行に対して垂直方向に最も近接する２つの読み出し行の前記画素データの加重加算値を計算して出力する信号処理手段をさらに備える
請求項３に記載の固体撮像素子。
【請求項５】
カラムAD方式である
請求項３に記載の固体撮像素子。
【請求項６】
光電変換素子を含む画素が行列状に複数配置される画素アレイ部と、前記画素アレイ部の各画素のシャッタ動作と読み出し動作を行ごとに選択制御することにより、前記画素の露光時間を制御する制御手段とを備える固体撮像素子の、
前記制御手段が、間引き率１／Qの間引き読出しを行う場合、前記画素アレイ部の各行の前記画素について、Qフレーム時間にわたる露光時間を確保するように、前記画素アレイ部の各画素のシャッタ動作と読み出し動作を行ごとに選択制御する
駆動制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子および駆動制御方法に関し、特に、間引き読み出しによる高速撮像を行う場合に、画素の感度の低下を防止することができるようにする固体撮像素子および駆動制御方法に関する。
【背景技術】
【０００２】
CMOS(Complementary Metal Oxide Semiconductor)イメージセンサは、多画素化が急速に進んでいる。CMOSイメージセンサの画素数が多画素化すると、１画面（１画像）を得るためにかかる時間も長くなるため、高速な撮像が困難になる。
【０００３】
解像度を変えずに（解像度を低下させずに）高速な撮像を実現しようとする場合、例えば、加算処理などの信号処理で対応する方法がある。しかしながら、信号処理を高フレームレートに対応させる必要があり、そのような信号処理回路は高価であり、またメモリなども増加することで、コストが上昇する。
【０００４】
そこで、低コストに高速な撮像を実現する方法として、CMOSイメージセンサが有する各画素への任意アクセス性を生かした、間引き読み出しが広く用いられている（例えば、特許文献１参照）。
【０００５】
間引き読み出しは、行列状（マトリックス状）に配置された複数の画素に対し、所定の間隔の画素を読み飛ばして（間引いて）、読み出した画素のみで１画面を構成する撮像方法である。読み出す画素数が少なくなるので、解像度は低下するがフレームレートは向上する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１６７００３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、読み出す画素を間引くことにより解像度を低下させてフレームレートを向上させる高速撮像では、各画素の露光時間が短縮されるため、今度は、画素の感度（受光量）が低下するという問題が発生する。
【０００８】
本発明は、このような状況に鑑みてなされたものであり、間引き読み出しによる高速撮像を行う場合に、画素の感度の低下を防止することができるようにするものである。
【課題を解決するための手段】
【０００９】
本発明の一側面の固体撮像素子は、光電変換素子を含む画素が行列状に複数配置される画素アレイ部と、前記画素アレイ部の各画素のシャッタ動作と読み出し動作を行ごとに選択制御することにより、前記画素の露光時間を制御する制御手段とを備え、前記制御手段は、間引き率１／Q（Qは正の整数）の間引き読出しを行う場合、前記画素アレイ部の各行の前記画素について、Qフレーム時間にわたる露光時間を確保する。
【００１０】
前記制御手段は、第ｐ−１フレーム（ｐ＞１）の次の第ｐフレームでは、前記第ｐ−１フレームでシャッタ動作と読み出し動作を行った行以外の行に対して、シャッタ動作と読み出し動作を行うようにさせることができる。
【００１１】
前記制御手段は、Qフレーム時間で、前記画素アレイ部の全ての行に対して、シャッタ動作と読み出し動作を行うようにさせることができる。
【００１２】
前記読み出し動作により読み出された前記画素の画素データは、予め決められた出力行から出力され、その出力行に対して垂直方向に最も近接する２つの読み出し行の前記画素データの加重加算値を計算して出力する信号処理手段をさらに設けることができる。
【００１３】
カラムAD方式とさせることができる。
【００１４】
本発明の一側面の固体撮像素子の駆動制御方法は、光電変換素子を含む画素が行列状に複数配置される画素アレイ部と、前記画素アレイ部の各画素のシャッタ動作と読み出し動作を行ごとに選択制御することにより、前記画素の露光時間を制御する制御手段とを備える固体撮像素子の、前記制御手段が、間引き率１／Qの間引き読出しを行う場合、前記画素アレイ部の各行の前記画素について、Qフレーム時間にわたる露光時間を確保するように、前記画素アレイ部の各画素のシャッタ動作と読み出し動作を行ごとに選択制御する。
【００１５】
本発明の一側面においては、間引き率１／Qの間引き読出しを行う場合、画素アレイ部の各行の画素について、Qフレーム時間にわたる露光時間を確保するように、画素アレイ部の各画素のシャッタ動作と読み出し動作が行ごとに選択制御される。
【００１６】
固体撮像素子は、独立したデバイスであっても良いし、撮像装置を構成している内部デバイスであっても良い。
【発明の効果】
【００１７】
本発明の一側面によれば、間引き読み出しによる高速撮像を行う場合に、画素の感度の低下を防止することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明を適用したCMOSイメージセンサの一実施の形態の構成例を示す図である。
【図２】CMOSイメージセンサにおけるR、G、およびBのカラーフィルタの配列例を示す図である。
【図３】（１，３）間引きを説明する図である。
【図４】（３，１）間引きを説明する図である。
【図５】全画素読み出しと露光時間の関係について説明する図である。
【図６】従来の１／２間引きのシャッタ動作および読み出し動作のタイミングチャートを示す図である。
【図７】図１のCMOSイメージセンサによる（１，３）間引きのシャッタ動作および読み出し動作のタイミングチャートを示す図である。
【図８】図６を露光時間のみを示す形に書き換えた図である。
【図９】従来の（１，７）間引き時の露光時間を示した図である。
【図１０】図１のCMOSイメージセンサによる（１，７）間引き時の露光時間を示した図である。
【図１１】図１のCMOSイメージセンサによる（３，５）間引き時の露光時間を示した図である。
【図１２】本発明を適用可能なその他のCMOSイメージセンサの構成例を示す図である。
【図１３】本発明を適用可能なさらにその他のCMOSイメージセンサの構成例を示す図である。
【図１４】垂直方向のずれへの対応処理を説明する図である。
【図１５】（１，１５）間引きを説明する図である。
【図１６】補正処理後の画素データの出力行を示す図である。
【図１７】出力行がGB行である場合の補正処理を示す図である。
【図１８】出力行がGR行である場合の補正処理を示す図である。
【発明を実施するための形態】
【００１９】
［CMOSイメージセンサのブロック図］
図１は、本発明を適用したCMOSイメージセンサ（固体撮像素子）の一実施の形態の構成例を示している。
【００２０】
図１のCMOSイメージセンサ１１は、タイミング制御回路１２、行走査回路１３、画素アレイ部１４，カラム処理部１５、列走査回路１６、および水平出力線１７から構成される。
【００２１】
タイミング制御回路１２は、所定の周波数のマスタクロックに基づいて、所定の動作に必要なクロック信号やタイミング信号を行走査回路１３および列走査回路１６に供給する。例えば、タイミング制御回路１２は、画素のシャッタ動作や読み出し動作を制御するタイミング信号を行走査回路１３および列走査回路１６に供給する。
【００２２】
行（垂直）走査回路１３は、画素アレイ部１４の垂直方向に並ぶ画素に、順次、所定のタイミングで、画素信号の出力を制御する信号を供給する。
【００２３】
画素アレイ部１４は、画素２１がｎ行×ｍ列の行列状に配置されたものである画素２１1,1乃至２１m,n，ｎ本の水平信号線２２1乃至２２n、およびｍ本の垂直信号線２３1乃至２３mを有している。
【００２４】
画素２１1,1乃至２１m,nのそれぞれは、図示を省略するが、光電変換素子（例えば、フォトダイオード）、転送トランジスタ、リセットトランジスタ、および増幅トランジスタを有する。転送トランジスタは、光電変換素子で得られた電荷をFD(フローティングディフュージョン)部に転送する。リセットトランジスタは、FD部の電位をリセットする。増幅トランジスタは、FD部の電位に応じた画素信号を出力する。これらの各トランジスタの動作は、水平信号線２２1乃至２２nを介して行走査回路１３から供給される信号により制御される。なお、画素２１は、上述の３トランジスタによる構成のほかに、画素選択を行うための選択トランジスタが設けられている４トランジスタによる構成などを採用することもできる。
【００２５】
画素２１1,1乃至２１m,nは、水平信号線２２1乃至２２nを介して、行走査回路１３からそれぞれ供給される信号に従って、光電変換素子に蓄積された電荷に応じた画素信号を、垂直信号線２３1乃至２３mにそれぞれ出力する。
【００２６】
水平信号線２２1乃至２２nは、画素２１1,1乃至２１m,nの水平方向の画素２１と、行走査回路１３とをそれぞれ接続する。即ち、水平信号線２２1には、画素２１1,1乃至２１m,1が接続され、水平信号線２２2には、画素２１1,2乃至２１m,2が接続され、以下同様に、水平信号線２２nには、画素２１1,n乃至２１m,nが接続されている。
【００２７】
垂直信号線２３1乃至２３mは、画素２１1,1乃至２１m,nの垂直方向の画素２１と、カラム処理部１５とをそれぞれ接続する。即ち、垂直信号線２３1には、画素２１1,1乃至２１1,nが接続され、垂直信号線２３2には、画素２１2,1乃至２１2,nが接続され、以下同様に、垂直信号線２３mには、画素２１m,1乃至２１m,nが接続されている。
【００２８】
従って、画素２１1,1乃至２１1,nは、光電変換素子に蓄積された電荷に応じた画素信号を、垂直信号線２３1に出力する。画素２１2,1乃至２１2,nは、光電変換素子に蓄積された電荷に応じた画素信号を、垂直信号線２３2に出力する。以下同様に、画素２１m,1乃至２１m,nは、光電変換素子に蓄積された電荷に応じた画素信号を、垂直信号線２３mに出力する。
【００２９】
カラム処理部１５には、ｍ個のADC(Analog-Digital Converter)２４1乃至２４mが並列に配置されている。ADC２４1乃至２４mには、垂直信号線２３1乃至２３mがそれぞれ接続されている。
【００３０】
ADC２４1乃至２４mは、画素２１1,1乃至２１m,nから垂直信号線２３1乃至２３mを介して供給される画素信号を、CDS(Correlated Double Sampling；相関２重サンプリング)処理およびA/D変換処理する。
【００３１】
即ち、ADC２４1には垂直信号線２３1が接続されており、ADC２４1は、画素２１1,1乃至２１1,nから垂直信号線２３1を介して供給される画素信号をCDS処理およびA/D変換処理する。ADC２４2には垂直信号線２３2が接続されており、ADC２４2は、画素２１2,1乃至２１2,nから垂直信号線２３2を介して供給される画素信号をCDS処理およびA/D変換処理する。以下同様に、ADC２４mは、画素２１m,1乃至２１m,nから垂直信号線２３mを介して供給される画素信号をCDS処理およびA/D変換処理する。
【００３２】
ADC２４1乃至２４mそれぞれは、A/D変換後の画素データを一時的に記憶し、列走査回路１６の制御に従って、水平出力線１７に出力する。
【００３３】
列（水平）走査回路１６は、ADC２４1乃至２４mに記憶されている画素データを、順次、所定のタイミングで水平出力線１７に出力させる。
【００３４】
水平出力線１７は、後段の画像処理を行うDSP (Digital Signal Processor)などと接続され、ADC２４1乃至２４mから出力される画素データを、後段に出力する。
【００３５】
以上のように構成されるCMOSイメージセンサ１１は、列ごとにADCを配置させたカラムAD方式と呼ばれるCMOSイメージセンサである。
【００３６】
図１のCMOSイメージセンサ１１の画素２１1,1乃至２１1,nのそれぞれには、R(赤)、G(緑)、またはB(青)のいずれかのカラーフィルタが配置され、各画素２１は、R、G、またはBのいずれかの色の光を受光する。
【００３７】
［画素の配列構成］
図２は、CMOSイメージセンサ１１におけるR、G、およびBのカラーフィルタの配列例を示している。
【００３８】
図２に示されるR,G,Bの配列は、ベイヤー配列と呼ばれる配列である。ベイヤー配列は、１個のR、２個のG、および１個のBを１組とする色配列が行方向と列方向に繰り返し配置される配列である。
【００３９】
例えば、図２において点線で示される、画素２１1,1、画素２１2,1、画素２１1,2、および画素２１2,2が１組となっており、そのうちの画素２１1,1がRを受光する画素である。そして、画素２１1,1の行方向に隣りの画素２１2,1と列方向に隣りの画素２１1,2がGを受光する画素であり、画素２１2,2がBを受光する画素となっている。そして、この画素２１1,1、画素２１2,1、画素２１1,2、および画素２１2,2の組と同じ色配列が、行方向および列方向に繰り返し配列されている。
【００４０】
なお、本実施の形態では、CMOSイメージセンサ１１の色配列としてベイヤー配列が採用されているものとするが、これに限定されるわけではない。
【００４１】
以上のような構成を有するCMOSイメージセンサ１１においては、画素アレイ部１４の全ての画素２１1,1乃至２１m,nを順に読み出す全画素読み出しによる撮像が可能である。また、所定間隔で画素２１を読み飛ばす読み出し方法である間引き読み出しによる撮像が可能である。
【００４２】
全画素読み出しは、画素アレイ部１４の全ての画素２１1,1乃至２１m,nについて、画素内の光電変換素子に蓄積された電荷を、例えば、ラスタスキャン順などの所定の順序で順次読み出す方法である。全画素読み出しは、画素アレイ部１４の全ての画素２１1,1乃至２１m,nを利用して、高解像度な撮像を可能とする。
【００４３】
一方、間引き読み出しでは、画素アレイ部１４の画素２１1,1乃至２１m,nのなかの所定の画素については読み飛ばすため、１枚の画像を生成する時間が全画素読み出しよりも短時間となる。従って、解像度は低下するものの、高速な撮像を行いたい場合、および、低消費電力で撮像を行いたい場合に有効である。
【００４４】
間引き読み出しには、間引き率によって、１／２間引きや１／４間引きなどがある。ここで、間引き率は、読み出す（読み飛ばす）画素数の比率ではなく、垂直方向の読み出す行数の比率を表す。例えば、１／２間引きは、垂直方向の読み出す行数を全体の１／２に間引いた間引き読み出しである。１／４間引きは、垂直方向の読み出す行数を全体の１／４に間引いた間引き読み出しである。
【００４５】
［間引き読み出しの例］
図３を参照して、１／２間引きの１つである（１，３）間引きを説明する。
【００４６】
（１，３）間引きにおける最初の読み出し画素（起点）は、例えば、画素２１1,1である。画素２１1,1が読み出された次には、画素２１1,1から１画素だけ行方向に進んだ（図中右隣の）画素２１2,1が読み出される。画素２１2,1が読み出された次には、画素２１2,1から３画素だけ行方向に進んだ画素２１5,1が読み出される。画素２１5,1が読み出された次には、画素２１5,1から１画素だけ行方向に進んだ画素２１6,1が読み出される。以下同様に、１行目の最後の画素２１m,1まで、１画素、３画素の移動量で移動した先の画素２１が読み出される。
【００４７】
１行目の画素２１の読み出しが終了すると、行方向に１行進んだ２行目の画素２１1,2乃至２１m,2に対して、１行目と同様に、行方向に１画素、３画素の移動量で移動した先の画素２１が順次読み出される。
【００４８】
２行目の画素２１の読み出しが終了すると、行方向に３行進んだ５行目の画素２１1,5乃至２１m,5に対して、１行目と同様に、行方向に１画素、３画素の移動量で移動した先の画素２１が順次読み出される。即ち、行方向についても、読み出し画素が、１画素、３画素の移動量で選択される。
【００４９】
即ち、（１，３）間引きの（１，３）とは、次に読み出し動作を行う画素または行への移動量（画素数）が１，３，１，３，・・・・と繰り返されることを表す。
【００５０】
（１，３）間引きでは、全画素読み出しと比較して、読み出される画素数が、垂直方向で１／２、水平方向で１／２となるので、（１，３）間引きの解像度は、全画素読み出しの１／４となる。ただし、カラムAD変換方式では、フレームレートは、読み出し動作を行う行数のみに反比例するため、（１，３）間引きのフレームレートは、全画素読み出しのフレームレートの２倍である。
【００５１】
図３を参照して分かるように、（１，３）間引きでは、読み出す行と読み飛ばす行が垂直方向に２行ずつ交互に存在することになる。このように、読み出す行と読み飛ばす行が垂直方向に２行ずつとなるようにするのは、CMOSイメージセンサ１１がベイヤー配列であるためである。
【００５２】
即ち、ベイヤー配列は、GとBの画素２１が交互に並んだGB行と、GとRの画素２１が交互に並んだGR行が垂直方向に交互に配列されている。従って、GB行と、それに隣接するGR行とをセットで電荷を読み出す必要があるため、読み出す行と読み飛ばす行が２行ずつ交互に設定される。
【００５３】
なお、GB行どうし、または、GR行どうしを連続して読み出さないようにすればよいだけで、必ずしも隣接するGB行とGR行を読み出さなければならないわけではない。従って、（３，１）間引きにより、１／２間引きを実現することもできる。
【００５４】
そこで、図４を参照して、（３，１）間引きを説明する。
【００５５】
（３，１）間引きでは、（３，１）が読み出される画素２１の読み出し間隔（画素数）を表すから、最初の読み出し画素（起点）を画素２１1,1とすると、その次は、画素２１1,1から３画素行方向に進んだ（図中右方向の）画素２１4,1が読み出される。画素２１4,1が読み出された次には、画素２１4,1から１画素行方向に進んだ（図中右方向の）画素２１5,1が読み出される。画素２１5,1が読み出された次には、画素２１5,1から３画素行方向に進んだ画素２１8,1が読み出される。以下同様に、１行目の最後の画素２１m,1まで、３画素、１画素の移動量で移動した先の画素２１が順次読み出される。
【００５６】
行方向についても、３画素、１画素の移動量で選択される。従って、１行目の画素２１の読み出しが終了すると、行方向に３行進んだ４行目の画素２１、１行進んだ５行目の画素２１、３行進んだ８行目の画素２１、１行進んだ９行目の画素２１、・・・・が順に読み出される。
【００５７】
（３，１）間引きにおいても、全画素読み出しと比較して、読み出される画素数は、垂直方向で１／２、水平方向で１／２となるので、（３，１）間引きの解像度は、全画素読み出しの１／４となる。
【００５８】
同様に、図示は省略するが、１／４間引きの場合には、読み出し画素の選択の違いにより、（１，７）間引き、（３，５）間引き、（５，３）間引き、（７，１）間引きの４種類が存在する。
【００５９】
次に、読み出し動作と露光時間の関係について説明する。
【００６０】
［全画素読み出しと露光時間の関係］
最初に、基準となる全画素読み出しと露光時間の関係について説明する。
【００６１】
図５は、全画素読み出しにおけるシャッタ動作および読み出し動作のタイミングチャートを示している。
【００６２】
図５において、垂直同期信号VSは、１フレームの始まりで所定期間ハイレベル（Hiレベル）となる信号である。従って、垂直同期信号VSが１度ハイレベルになってから次にハイレベルとなるまでの期間が１フレームを処理する時間（以下、１フレーム時間という）を表し、全画素読み出しによる１フレーム時間をTvとする。
【００６３】
水平同期信号HSは、各行の始まりで所定期間ハイレベルとなる信号である。従って、水平同期信号HSが１度ハイレベルになってから次にハイレベルとなるまでの期間が１行を処理する時間（１水平時間）に相当し、これをTsで表す。
【００６４】
露光時間を最大限確保することを考えると、シャッタ動作を行った後、次にシャッタ動作を行う直前に読み出し動作を行えばよい。従って、１フレーム期間に各行で１回ずつシャッタ動作および読み出し動作が行われるものとし、シャッタ動作と読み出し動作をほぼ同時とみなすと、最大の露光時間は１フレーム時間Tvである。
【００６５】
なお、実際には、ブルーミング対策などのために、実際の露光時間を決定するシャッタ動作以外にもシャッタ動作を行う場合もあるが、本実施の形態では、そのようなシャッタ動作は行わないものとする。また、シャッタ動作の方式は、画素２１が２次元配列された画素アレイ部１４に対して全画素同時にシャッタ動作を行うグローバルシャッタ方式ではなく、シャッタ動作を行う画素２１が時間とともに行単位でシフトしていくローリングシャッタ方式である。
【００６６】
そこで、例えば、全画素読み出しでは、第ｐフレーム（ｐ＞１）の始まりである時刻ｔ11において、第１行目の画素２１の読み出し動作が行われる。即ち、前のフレームである第ｐ−１フレームで蓄積された電荷を読み出す（露光を終了する）読み出し動作が、時刻ｔ11に、第１行目の画素２１に対して行われる。そして、その１水平時間Ts後の時刻ｔ12では、蓄積された電荷をリセットする（露光を開始する）シャッタ動作が第１行目の画素２１に対して行われる。また、時刻ｔ12では、第２行目の画素２１に対して、第ｐ−１フレームで蓄積された電荷を読み出す読み出し動作が行われる。
【００６７】
次の時刻ｔ13では、第２行目の画素２１のシャッタ動作と、第３行目の画素２１の読み出し動作が行われる。
【００６８】
以下同様に、１水平時間Tsごとに行をずらしながら、所定行のシャッタ動作とその次の行の読み出し動作が同時に行われる。
【００６９】
そして、第ｐ＋１フレームの始まりである時刻ｔ21には、図示せぬ第ｎ行目の画素２１に対するシャッタ動作と、第１行目の画素２１に対する、前のフレームである第ｐフレームで蓄積された電荷を読み出す読み出し動作が行われる。次の時刻ｔ22では、第１行目の画素２１のシャッタ動作と、第２行目の画素２１の読み出し動作が行われる。
【００７０】
以下同様に、１水平時間Tsごとに行をずらしながら、所定行のシャッタ動作とその次の行の読み出し動作が同時に行われる。
【００７１】
以上より、全画素読み出しにおいて、第ｐフレームでシャッタ動作を行った画素２１の露光時間ExptApは、第ｐ＋１フレームで読み出し動作を行うまでの時間である。そして、この露光時間ExptApは、読み出し動作からシャッタ動作までの時間（１水平時間Ts）を無視すると、上述したように１フレーム時間Tvである。なお、全画素読み出しにおける露光時間は、各フレームで同一であるため、時間ExptAと記述する。
【００７２】
次に、従来の１／２間引き時の露光時間について説明する。
【００７３】
［従来の（１，３）間引きと露光時間の関係］
図６は、従来の１／２間引きの１つである（１，３）間引きにおけるシャッタ動作および読み出し動作のタイミングチャートを示している。
【００７４】
（１，３）間引きは、上述したように、１行目の画素２１の読み出しが終了すると、行方向に１行進んだ２行目の画素２１に対して読み出しが行われ、２行目の画素２１の読み出しが終了すると、行方向に３行進んだ５行目の画素２１に対して読み出しが行われる。
【００７５】
従って、第ｐフレームの始まりである時刻ｔ41で、第１行目の画素２１に対し、読み出し動作が行われ、次の時刻ｔ42で、シャッタ動作が行われる。また、時刻ｔ42では、第２行目の画素２１に対する読み出し動作も行われる。
【００７６】
次の時刻ｔ43では、第２行目の画素２１に対するシャッタ動作と、第５行目の画素２１に対する読み出し動作が行われる。
【００７７】
以下同様に、第６行目、第９行目、第１０行目、・・・の順に行をずらしながら、所定行のシャッタ動作とその次の行の読み出し動作が同時に行われる。
【００７８】
そして、第ｐ＋１フレームの始まりである時刻ｔ51では、図示せぬ第ｎ行目の画素２１に対するシャッタ動作と、第１行目の画素２１に対する読み出し動作が行われる。また、次の時刻ｔ52では、第１行目の画素２１に対するシャッタ動作と、第２行目の画素２１に対する読み出し動作が行われる。
【００７９】
以下同様に、１水平時間Tsごとに、１画素、３画素の順の移動量で行をずらしながら、所定行のシャッタ動作とその次の行の読み出し動作が同時に行われる。
【００８０】
その結果、（１，３）間引きでは、シャッタ動作および読み出し動作の対象となる行数が、全画素読み出しの１／２となるため、１フレーム時間Tv2は、全画素読み出しによる１フレーム時間Tvの半分（Tv2=Tv/2）となる。即ち、フレームレートが全画素読み出しの２倍となる。
【００８１】
また、第ｐフレームでシャッタ動作を行ってから、第ｐ＋１フレームで読み出し動作を行うまでの時間である各画素２１の露光時間ExptBpも、全画素読み出しによる露光時間ExptApの１／２となる。即ち、（１，３）間引き露光時間ExptBは、露光時間ExptAの１／２である。
【００８２】
このように、従来の（１，３）間引きでは、１フレーム時間が短縮するのに応じて、露光時間も短縮するため、画素の感度（受光量）が低下してしまっていた。
【００８３】
［CMOSイメージセンサ１１による（１，３）間引きと露光時間の関係］
そこで、CMOSイメージセンサ１１では、図７に示すような（１，３）間引きを行うことにより、１フレーム時間が短縮しても、露光時間を全画素読み出しと同様に確保し、画素の感度の低下を防止するようになされている。
【００８４】
即ち、図７は、CMOSイメージセンサ１１が（１，３）間引きを行う場合の、シャッタ動作および読み出し動作のタイミングチャートを示している。
【００８５】
CMOSイメージセンサ１１による（１，３）間引きでは、第ｐフレームの始まりである時刻ｔ61において、第１行目の画素２１に対する読み出し動作が行われ、次の時刻ｔ62で、第１行目の画素２１に対するシャッタ動作が行われる。また、時刻ｔ62では、第２行目の画素２１に対する読み出し動作も行われる。
【００８６】
次の時刻ｔ63では、第２行目の画素２１に対するシャッタ動作と、第５行目の画素２１に対する読み出し動作が行われる。
【００８７】
以下同様に、第６行目、第９行目、第１０行目、・・・の順に行をずらしながら、所定行のシャッタ動作とその次の行の読み出し動作が同時に行われる。
【００８８】
即ち、第ｐフレームでは、図６を参照して説明した従来の（１，３）間引きと同様の動作が行われる。
【００８９】
しかしながら、CMOSイメージセンサ１１による（１，３）間引きでは、第ｐ＋１フレームの動作が、従来の（１，３）間引きと異なる。
【００９０】
第ｐ＋１フレームでは、その前の第ｐフレームでシャッタ動作と読み出し動作を行った行以外の行に対して、シャッタ動作と読み出し動作が行われる。
【００９１】
具体的には、第ｐ＋１フレームの始まりである時刻ｔ71では、図示せぬ第ｎ−１行目の画素２１に対するシャッタ動作と、第３行目の画素２１に対する読み出し動作が行われる。次の時刻ｔ72では、第３行目の画素２１に対するシャッタ動作と、第４行目の画素２１に対する読み出し動作が行われる。
【００９２】
次の時刻ｔ73では、第４行目の画素２１に対するシャッタ動作と、第７行目の画素２１に対する読み出し動作が行われる。その次の時刻ｔ74では、第７行目の画素２１に対するシャッタ動作と、第８行目の画素２１に対する読み出し動作が行われる。
【００９３】
第ｐフレームでシャッタ動作および読み出し動作が行われた行の画素２１では、第ｐ＋１フレームにおいては、露光が継続されている。
【００９４】
続く第ｐ＋２フレームでは、時刻ｔ81において、図示せぬ第ｎ−３行目の画素２１に対するシャッタ動作と、第１行目の画素２１に対する読み出し動作が行われる。次の時刻ｔ82では、第１行目の画素２１に対するシャッタ動作と、第２行目の画素２１に対する読み出し動作が行われる。
【００９５】
次の時刻ｔ83では、第２行目の画素２１に対するシャッタ動作と、第５行目の画素２１に対する読み出し動作が行われる。その次の時刻ｔ84では、第５行目の画素２１に対するシャッタ動作と、第６行目の画素２１に対する読み出し動作が行われる。
【００９６】
第ｐ＋１フレームでシャッタ動作および読み出し動作が行われた行の画素２１では、第ｐ＋２フレームにおいては、露光が継続されている。
【００９７】
以上のように、CMOSイメージセンサ１１による１／２間引きでは、画素アレイ部１４のシャッタ動作および読み出し動作の対象となる行が、１フレームごとに入れ替わり、２フレームのフレーム時間で画素アレイ部１４の全ての行に対して、シャッタ動作および読み出し動作が行われる。
【００９８】
第ｐフレームの露光時間ExptCpは、第ｐフレームでシャッタ動作を行ってから、第ｐ＋２フレームで読み出し動作を行うまでの２フレームにわたる時間となる。露光時間ExptCpは、１フレーム時間Tv2の２倍となるから、全画素読み出しによる１フレーム時間Tvに等しい。即ち、露光時間ExptCp＝露光時間ExptApである。従って、CMOSイメージセンサ１１による１／２間引きでは、各行の画素２１に対し、全画素読み出しと同一の露光時間を確保することができ、画素の感度の低下を防止することができる。
【００９９】
以上の説明は１／２間引きの例であるが、この読み出し制御（駆動制御）は、１／４間引きや１／８間引きなど、その他の間引き読み出しであっても適用することができる。そこで、次に、１／４間引きについて説明する。
【０１００】
［全画素読み出し時の露光時間］
図８は、図６に示した全画素読み出しにおけるシャッタ動作および読み出し動作のタイミングチャートを、露光時間のみを示す形に書き換えた図である。
【０１０１】
なお、図８においては、水平同期信号HSの図示が省略されている。また、図８においては、説明を簡単にするため、第１フレーム以降について示している。後述する図９乃至図１１についても同様である。
【０１０２】
図５を参照して説明したように、全画素読み出しでは、画素アレイ部１４の各行の露光時間は、いずれもExptA（＝ExptA1＝ExptA2）であり、読み出し動作からシャッタ動作までの時間（１水平時間Ts）を無視すると、１フレーム時間Tvと近似できる。
【０１０３】
［従来の（１，７）間引き時の露光時間］
図９は、従来の（１，７）間引き時の露光時間を、図８と同様に示した図である。
【０１０４】
従来の（１，７）間引きでは、１行目、２行目に対してシャッタ動作および読み出し動作が行われた後は、３行目乃至８行目が飛ばされて９行目、１０行目に対して、シャッタ動作および読み出し動作が行われる。以下、同様に、１７行目、１８行目、２５行目、２６行目、・・・と、順次、シャッタ動作および読み出し動作が行われる。
【０１０５】
従って、従来の（１，７）間引きでは、シャッタ動作および読み出し動作の対象となる行数が、全画素読み出しの１／４となるため、１フレーム時間Tv4は、全画素読み出しによる１フレーム時間Tvの１／４（Tv4=Tv/4）である。即ち、（１，７）間引きのフレームレートは、全画素読み出しのフレームレートの４倍である。
【０１０６】
そして、シャッタ動作および読み出し動作が行われた各行の露光時間ExptDは、読み出し動作からシャッタ動作までの時間を無視すると、（１，７）間引きの１フレーム時間Tv4である。なお、図９において、露光時間ExptD1，ExptD2，ExptD3，ExptD4，・・・・は、それぞれ、第１フレーム、第２フレーム、第３フレーム、第４フレーム、・・・・についての露光時間ExptDを表す。
【０１０７】
以上より、従来の（１，７）間引きでは、全画素読み出しと比較して、１フレーム時間が１／４に短縮するのに応じて、露光時間も１／４に短縮するため、それだけ画素の感度が低下する。
【０１０８】
［CMOSイメージセンサ１１による（１，７）間引き時の露光時間］
図１０は、CMOSイメージセンサ１１による（１，７）間引き時の露光時間を、図８と同様に示した図である。
【０１０９】
CMOSイメージセンサ１１による（１，７）間引きでは、第１フレームの１フレーム時間Tv4の間には、１行目、２行目、９行目、１０行目、１７行目、１８行目、２５行目、２６行目、・・の順にシャッタ動作および読み出し動作が行われる。
【０１１０】
第２フレームの１フレーム時間Tv4の間には、３行目、４行目、１１行目、１２行目、１９行目、２０行目、２７行目、２８行目、・・の順にシャッタ動作および読み出し動作が行われる。
【０１１１】
第３フレームの１フレーム時間Tv4の間には、５行目、６行目、１３行目、１４行目、２１行目、２２行目、２９行目、３０行目、・・の順にシャッタ動作および読み出し動作が行われる。
【０１１２】
第４フレームの１フレーム時間Tv4の間には、７行目、８行目、１５行目、１６行目、２３行目、２４行目、３１行目、３２行目、・・の順にシャッタ動作および読み出し動作が行われる。
【０１１３】
そして、第５フレームの１フレーム時間Tv4の間には、再び、１行目、２行目、９行目、１０行目、１７行目、１８行目、２５行目、２６行目、・・に対して、シャッタ動作および読み出し動作が行われる。
【０１１４】
その結果、シャッタ動作および読み出し動作が行われた各行の露光時間ExptFは、１フレーム時間Tv4の４倍、即ち全画素読み出しと同一の１フレーム時間Tvであり、露光時間ExptAに等しい。なお、図９において、露光時間ExptF1，ExptF2，ExptF3，ExptF4，・・・・は、それぞれ、第１フレーム、第２フレーム、第３フレーム、第４フレーム、・・・・についての露光時間ExptFを表す。
【０１１５】
従って、CMOSイメージセンサ１１による（１，７）間引き読み出しでは、４フレームにわたる露光時間を確保するので、１／４間引きであっても、各画素２１は、全画素読み出しと同一の露光時間を確保することができ、画素の感度の低下を防止することができる。
【０１１６】
［CMOSイメージセンサ１１による（３，５）間引き時の露光時間］
図１１は、CMOSイメージセンサ１１による（３，５）間引き時の露光時間を、図８と同様に示した図である。
【０１１７】
（３，５）間引きは、上述したように、次に読み出し動作を行う行への移動量（画素数）が、３，５，３，５，・・・・の繰り返しとなる。
【０１１８】
CMOSイメージセンサ１１による（３，５）間引きでは、第１フレームの１フレーム時間Tv4の間には、１行目、４行目、９行目、１２行目、１７行目、２０行目、２５行目、２８行目、・・の順にシャッタ動作および読み出し動作が行われる。
【０１１９】
第２フレームの１フレーム時間Tv4の間には、３行目、６行目、１１行目、１４行目、１９行目、２２行目、２７行目、３０行目、・・の順にシャッタ動作および読み出し動作が行われる。
【０１２０】
第３フレームの１フレーム時間Tv4の間には、５行目、８行目、１３行目、１６行目、２１行目、２４行目、２９行目、３２行目、・・の順にシャッタ動作および読み出し動作が行われる。
【０１２１】
第４フレームの１フレーム時間Tv4の間には、２行目、７行目、１０行目、１５行目、１８行目、２３行目、２６行目、３１行目、・・の順にシャッタ動作および読み出し動作が行われる。
【０１２２】
そして、第５フレームの１フレーム時間Tv4の間には、再び、１行目、４行目、９行目、１２行目、１７行目、２０行目、２５行目、２８行目、・・に対して、シャッタ動作および読み出し動作が行われる。
【０１２３】
その結果、CMOSイメージセンサ１１の（３，５）間引き読み出しによる各行の露光時間ExptFは、図１０に示した（１，７）間引きの露光時間と同様、全画素読み出しと同一の露光時間ExptAとなる。
【０１２４】
従って、１／４間引きのその他の例である（３，５）間引き読み出しにおいても、CMOSイメージセンサ１１によれば、各画素２１は、全画素読み出しと同一の露光時間を確保することができ、画素の感度の低下を防止することができる。
【０１２５】
CMOSイメージセンサ１１が行う読み出し制御（以下、本読み出し制御という）によれば、上述した１／２間引き、１／４間引きの他、１／８間引きなどのその他の間引き率でも、全画素読み出しと同一の露光時間を確保することができる。
【０１２６】
以上のように、CMOSイメージセンサ１１は、間引き率１／Q（Qは正の整数）の間引き読出しを行う場合、画素アレイ部１４の各行の画素２１について、Qフレームにわたる露光時間を確保する読み出し制御（駆動制御）を行う。これにより、間引き率に関係なく、全画素読み出しと同一の露光時間を確保することが可能である。
【０１２７】
なお、上述した実施の形態では、全画素読み出しにおける最大の露光時間Tvを確保する例について説明したが、CMOSイメージセンサ１１は、露光時間が１フレーム時間Tvより短い場合であっても同様の読み出し制御を行うことができる。
【０１２８】
また、上述した実施の形態では、説明を簡単にするため、ブルーミング対策などの、露光時間を決定するシャッタ動作以外のシャッタ動作は行わないこととしたが、ブルーミング対策などのシャッタ動作を行う場合であっても同様の読み出し制御が可能である。
【０１２９】
［本発明を適用したCMOSイメージセンサのその他の例］
上述した実施の形態では、カラムAD変換方式を採用した固体撮像素子としてのCMOSイメージセンサ１１が、間引き率に関わらず全画素読み出しと同一の露光時間を確保することが可能であることを説明した。しかしながら、本読み出し制御は、カラムAD変換方式を採用した固体撮像素子に限定されるものではなく、例えば、図１２や図１３に示される固体撮像素子としてのCMOSイメージセンサにも適用することができる。
【０１３０】
図１２は、本読み出し制御を実行可能なその他の固体撮像素子であるCMOSイメージセンサ７１の構成例を示している。
【０１３１】
図１２において、図１と対応する部分については同一の符号を付してあり、その説明は省略する。
【０１３２】
図１２のCMOSイメージセンサ７１では、図１のカラム処理部１５に代えて、CDS処理部８１が設けられている。また、CMOSイメージセンサ７１では、水平出力線１７の出力先に、ADC８２が設けられている。
【０１３３】
また、図１のCMOSイメージセンサ１１においては、カラム処理部１５として、ｍ個のADC２４1乃至２４mが並列に配置されていた。これに対して、CMOSイメージセンサ７１では、ｍ個のCDS９１1乃至９１mが並列に配置されている。
【０１３４】
図１のADC２４1乃至２４mは、画素２１1,1乃至２１1,nから供給される画素信号をCDS処理およびA/D変換処理して出力したが、図１２のCDS９１1乃至９１mは、画素２１1,1乃至２１1,nから供給される画素信号に対しCDS処理のみを行って出力する。
【０１３５】
CDS処理後の画素信号は、列走査回路１６の制御に従って、水平出力線１７を介して、ADC８２に順次供給される。ADC８２は、供給されたCDS処理後の画素信号をA/D変換し、画素データとして出力する。
【０１３６】
即ち、図１２のCMOSイメージセンサ７１は、列ごとにCDSを配置させたカラムCDS方式と呼ばれるCMOSイメージセンサである。
【０１３７】
図１３は、本読み出し制御を実行可能なさらにその他の固体撮像素子であるCMOSイメージセンサ１０１の構成例を示している。
【０１３８】
図１３のCMOSイメージセンサ１０１は、一般的なCMOSイメージセンサであり、図１３において図１と対応する部分については同一の符号を付してあり、その説明は省略する。
【０１３９】
図１３では、画素アレイ部１４については画素２１m,n-1と画素２１m,nについてのみ示している。そして、図１３では、図１で図示を省略した、画素２１を構成する光電変換素子１１１m,n、転送トランジスタ１１２m,n、FD部１１３m,n、リセットトランジスタ１１４m,n、および増幅トランジスタ１１５m,nが示されている。
【０１４０】
行走査回路１３は、行選択信号線１２１nを介して、リセットトランジスタ１１４m,nのドレインと接続されている。また、行走査回路１３は、転送選択信号線１２２nを介して、転送トランジスタ１１２m,nのゲートと、リセット選択信号線１２３nを介して、リセットトランジスタ１１４m,nのゲートと、それぞれ接続されている。
【０１４１】
光電変換素子１１１m,nは、入射光をその光量に応じた電荷量の信号電荷に光電変換し、これを蓄積する。転送トランジスタ１１２m,nは、光電変換素子１１１m,nとFD部１１３m,nの間に接続され、光電変換素子１１１m,nに蓄積された信号電荷をFD部１１３m,nへ転送する。FD部１１３m,nは、転送された信号電荷を信号電圧に変換し、増幅トランジスタ１１５m,nのゲートに与える。
【０１４２】
リセットトランジスタ１１４m,nは、FD部１１３m,nと行選択信号線１２１nの間に接続され、FD部１１３m,nの電位を画素電源（例えば３．３Ｖ）の電位にリセットする機能を持つ。増幅トランジスタ１１５m,nは、電源ライン１２４と垂直信号線２３mの間に接続され、FD部１１３m,nの電位を増幅して垂直信号線２３mに出力する。
【０１４３】
また、CMOSイメージセンサ１０１では、垂直信号線２３mの端部と水平信号線１７の間に水平選択スイッチ１３１mが配置されるとともに、水平信号線１７の端部には抵抗１３２で帰還したオペアンプ１３３が配置されている。すなわち、垂直信号線２３mおよび水平信号線１７の電位が抵抗１３２で帰還したオペアンプ１３３で一定電位（Vbias）に固定されている。そして、電源回路１３４が画素２１m,nに与える電源電圧を下げることによって、画素２１m,n内の増幅トランジスタ１１５m,nが線形動作する。これにより、画素２１からの画素信号が電流モードで出力されるようになされている。
【０１４４】
なお、この例では、電源回路１３４を内蔵し、画素２１に与える電源電圧を下げる構成を採用しているが、これに限定されるものではなく、例えば画素２１m,n内の増幅トランジスタ１１５m,nのしきい値電圧Vthを下げることによっても、増幅トランジスタ１１５m,nを線形動作させることが可能である。
【０１４５】
図１２のCMOSイメージセンサ７１、および図１３のCMOSイメージセンサ１０１においても、タイミング制御回路１２が、本読み出し制御となるように、行走査回路１３および列走査回路１６を制御することができる。これにより、CMOSイメージセンサ７１およびCMOSイメージセンサ１０１においても、間引き読み出しによる高速撮像である場合に、全画素読み出しと同一の露光時間の確保を実現することができる。
【０１４６】
［垂直方向のずれへの対応］
ところで、本読み出し制御を実行した場合には、隣接するフレーム間の画像において垂直方向にずれが生じる。例えば、図７の例における１／２間引きでは、第ｐフレームの画像と第ｐ＋１フレームの画像とで、固定（移動していない）の同一の被写体を撮像した場合でも、垂直方向に２画素だけずれた画像が得られることになる。
【０１４７】
この問題に対しては、例えば、図１４に示されるように、CMOSイメージセンサ１１の後段に配置されるDSP２０１で、手振れ補正等、画像のずれを補正する処理を実行することで対応可能である。なお、CMOSイメージセンサ１１は、出力画像が間引き率に応じて垂直方向に数画素だけずれた画像となることを予め分かっているので、数画素のずれが発生している画像であることを表す制御情報を画素データとともに出力させることも可能である。
【０１４８】
また、後段のDSP２０１等に任せずに、CMOSイメージセンサ１１自身が垂直方向のずれを補正した画像を出力するようにしてもよい。
【０１４９】
以下、１／８間引きの一つである（１，１５）間引きを行う例を用いて、CMOSイメージセンサ１１が、本読み出し制御による画像のずれを補正する処理について説明する。
【０１５０】
[（１，１５）間引き読み出しの動作]
初めに、図１５を参照して、（１，１５）間引きについて簡単に説明する。
【０１５１】
（１，１５）間引きは、次に読み出し動作を行う行への移動量（画素数）が、１，１５，１，１５，・・・・の繰り返しとなる。
【０１５２】
例えば、図１５に示すように、第（α＋１）フレームにおいて、１行目、２行目、１７行目、１８行目、３３行目、３４行目、・・の順にシャッタ動作および読み出し動作が行われる。
【０１５３】
次の第（α＋２）フレームでは、３行目、４行目、１９行目、２０行目、３５行目、３６行目、・・の順にシャッタ動作および読み出し動作が行われる。
【０１５４】
第（α＋３）フレームでは、５行目、６行目、２１行目、２２行目、３７行目、３８行目、・・の順にシャッタ動作および読み出し動作が行われる。
【０１５５】
以下同様にシャッタ動作および読み出し動作が行われ、第（α＋８）フレームでは、１５行目、１６行目、３１行目、３２行目、４７行目、４８行目、・・が、その順にシャッタ動作および読み出し動作が行われる。
【０１５６】
そして、再び、第（α＋９）フレームでは、１行目、２行目、１７行目、１８行目、３３行目、３４行目、・・の順にシャッタ動作および読み出し動作が行われる。
【０１５７】
従って、対応する読み出し位置が最も離れている第（α＋１）フレームと第（α＋８）フレームとで比較すると、読み出し位置が垂直方向に１５画素異なることから、出力画像の重心位置で言えば、１５／２＝７．５画素のずれが生じる。
【０１５８】
[CMOSイメージセンサ１１による画像のずれ補正処理]
そこで、CMOSイメージセンサ１１は、間引き読み出しによる出力画像のずれを補正してから、出力画像の画素データを出力する。
【０１５９】
[補正処理後の画素データの出力行]
CMOSイメージセンサ１１は、出力画像の重心位置がどのフレームでも同一となるようにするため、画素データを出力する行を一定にする。即ち、画素データの読み出し行に関わらず、画素データの出力行が固定される。例えば、CMOSイメージセンサ１１は、図１６に示すように、画素データの出力行の間隔が等間隔となる、１行目、９行目、１７行目、２５行目、および３３行目を画素データの出力行とする。また、CMOSイメージセンサ１１は、１行目、１７行目、および３３行目を、GB行の出力行とし、９行目および２５行目を、GR行の出力行とする。図示しない他の行も同様の規則で出力する。
【０１６０】
次に、図１６に示した各出力行からどのような値を画素データとして出力するかについて説明する。
【０１６１】
CMOSイメージセンサ１１は、画素データの読み出し行と出力行が異なる場合、その出力行に対して垂直方向に最も近接する２つの読み出し行の画素データの加重加算値を計算し、その結果を出力する。ここで計算される加重加算値は、出力行と読み出し行との距離（行数）に応じて重み付け加算された値である。
【０１６２】
一方、画素データの読み出し行と出力行が同一である場合には、CMOSイメージセンサ１１は、読み出した画素データをそのまま出力する。
【０１６３】
（１，１５）間引き等の１／８間引きでは、図１５を参照して説明したように、画素データの読み出し行のパターンが８通り存在するので、加重加算値の計算も（そのまま出力する場合も含めて）８通り存在する。しかし、読み出し行の位置および順番、並びに出力行の位置は予め決定されるので、加重加算の計算式も予め決めておくことができる。なお、例えば、（１，７）間引きなどの１／４間引きでは、画素データの読み出し行のパターンは４通りとなるので、加重加算値の計算も４通りとなる。
【０１６４】
[出力行がGB行である場合の補正処理]
図１７を参照して、出力行がGB行である場合の補正処理について説明する。
【０１６５】
１７行目の出力行について説明する。
【０１６６】
第（α＋１）フレームでは、画素データの読み出し行と出力行が同一であるので、CMOSイメージセンサ１１は、１７行目から読み出した画素データをそのまま出力する。
【０１６７】
第（α＋２）フレームでは、画素データの読み出し行と出力行が異なる。そのため、CMOSイメージセンサ１１は、１７行目に最も近接する２つの読み出し行である３行目と１９行目から読み出した画素データの加重加算値を計算し、その結果を１７行目から出力する。
【０１６８】
読み出し行の一方である３行目は、出力行である１７行目から１４行離れた位置にあり、読み出し行の他方である１９行目は、出力行である１７行目から２行離れた位置にある。従って、３行目から読み出した画素データをＰ3，１９行目から読み出した画素データをＰ19とすると、出力される補正後の画素データＰOUTは、次式で計算される。
【数１】
2010183558.tif 000003
この補正後の画素データＰOUTは、３行目から読み出した画素データＰ3と、１９行目から読み出した画素データＰ19を、出力行の位置で線形補間した値であるとも言うことができる。
【０１６９】
次の第（α＋３）フレームでは、CMOSイメージセンサ１１は、５行目と２１行目から読み出した画素データの加重加算値を計算し、その結果を１７行目から出力する。
【０１７０】
５行目から読み出した画素データをＰ5，２１行目から読み出した画素データをＰ21とすると、CMOSイメージセンサ１１が出力する第（α＋３）フレームの画素データＰOUTは、は、次式で求められる。
【数２】
2010183558.tif 000004
【０１７１】
第（α＋４）フレームでは、CMOSイメージセンサ１１は、７行目と２３行目から読み出した画素データの加重加算値を計算し、その結果を１７行目から出力する。
【０１７２】
第（α＋５）フレームでは、CMOSイメージセンサ１１は、９行目と２５行目から読み出した画素データの加重加算値を計算し、その結果を１７行目から出力する。
【０１７３】
第（α＋６）フレームでは、CMOSイメージセンサ１１は、１１行目と２７行目から読み出した画素データの加重加算値を計算し、その結果を１７行目から出力する。
【０１７４】
第（α＋７）フレームでは、CMOSイメージセンサ１１は、１３行目と２９行目から読み出した画素データの加重加算値を計算し、その結果を１７行目から出力する。
【０１７５】
第（α＋８）フレームでは、CMOSイメージセンサ１１は、１５行目と３１行目から読み出した画素データの加重加算値を計算し、その結果を１７行目から出力する。
【０１７６】
第（α＋９）フレームでは、再び画素データの読み出し行と出力行が同一となるので、CMOSイメージセンサ１１は、１７行目から読み出した画素データをそのまま出力する。
【０１７７】
[出力行がGR行である場合の補正処理]
次に、図１８を参照して、出力行がGR行である場合の補正処理について説明する。
【０１７８】
２５行目の出力行について説明する。
【０１７９】
第（α＋１）フレームでは、画素データの読み出し行と出力行が異なる。そのため、CMOSイメージセンサ１１は、２５行目に最も近接する２つの読み出し行である１８行目と３４行目から読み出した画素データの加重加算値を計算し、その結果を２５行目から出力する。
【０１８０】
第（α＋２）フレームでは、CMOSイメージセンサ１１は、２０行目と３６行目（図示せず）から読み出した画素データの加重加算値を計算し、その結果を２５行目から出力する。
【０１８１】
第（α＋３）フレームでは、CMOSイメージセンサ１１は、２２行目と３８行目（図示せず）から読み出した画素データの加重加算値を計算し、その結果を２５行目から出力する。
【０１８２】
第（α＋４）フレームでは、CMOSイメージセンサ１１は、２４行目と４０行目（図示せず）から読み出した画素データの加重加算値を計算し、その結果を２５行目から出力する。
【０１８３】
第（α＋５）フレームでは、CMOSイメージセンサ１１は、１０行目と２６行目から読み出した画素データの加重加算値を計算し、その結果を２５行目から出力する。
【０１８４】
第（α＋６）フレームでは、CMOSイメージセンサ１１は、１２行目と２８行目から読み出した画素データの加重加算値を計算し、その結果を２５行目から出力する。
【０１８５】
第（α＋７）フレームでは、CMOSイメージセンサ１１は、１４行目と３０行目から読み出した画素データの加重加算値を計算し、その結果を２５行目から出力する。
【０１８６】
第（α＋８）フレームでは、CMOSイメージセンサ１１は、１６行目と３２行目から読み出した画素データの加重加算値を計算し、その結果を２５行目から出力する。
【０１８７】
第（α＋９）フレームでは、CMOSイメージセンサ１１は、再び１８行目と３４行目から読み出した画素データの加重加算値を計算し、その結果を２５行目から出力する。
【０１８８】
以上のように、CMOSイメージセンサ１１は、本読み出し制御を実行した場合の出力画像として、上述した補正処理を実行することで、フレーム間で垂直方向の重心位置にずれのない出力画像を出力することができる。
【０１８９】
これにより、後段のDSP２０１（図１４）等では、垂直方向のずれを補正する処理を行う必要がないため、その他の画像処理に専念することができ、処理負担が軽減される。また、CMOSイメージセンサ１１単体でみれば、間引き読み出しによる高速撮像であっても全画素読み出しと同一の露光時間の確保し、かつ、垂直方向のずれが補正された高画質の画像を出力することができる。
【０１９０】
なお、上述した垂直方向のずれを補正する補正処理は、例えば、図１のCMOSイメージセンサ１１では、水平出力線１７の先に信号処理回路を設け、そこで実行させることができる。また、上述したCMOSイメージセンサ７１や１０１が、上述した補正処理を行うことも勿論可能である。
【０１９１】
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１９２】
１１  CMOSイメージセンサ，  １２  タイミング制御回路，  １３  行走査回路，  １４  画素アレイ部，  １６  列走査回路，  １７  水平出力線，  ２１1,1乃至２１m,n  画素，７１  CMOSイメージセンサ，１０１  CMOSイメージセンサ
【図１】
2010183558.tif 000005
【図２】
2010183558.tif 000006
【図３】
2010183558.tif 000007
【図４】
2010183558.tif 000008
【図５】
2010183558.tif 000009
【図６】
2010183558.tif 000010
【図７】
2010183558.tif 000011
【図８】
2010183558.tif 000012
【図９】
2010183558.tif 000013
【図１０】
2010183558.tif 000014
【図１１】
2010183558.tif 000015
【図１２】
2010183558.tif 000016
【図１３】
2010183558.tif 000017
【図１４】
2010183558.tif 000018
【図１５】
2010183558.tif 000019
【図１６】
2010183558.tif 000020
【図１７】
2010183558.tif 000021
【図１８】
2010183558.tif 000022
【手続補正書】
【提出日】平成21年12月25日(2009.12.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０１１４
【補正方法】変更
【補正の内容】
【０１１４】
その結果、シャッタ動作および読み出し動作が行われた各行の露光時間ExptFは、１フレーム時間Tv4の４倍、即ち全画素読み出しと同一の１フレーム時間Tvであり、露光時間ExptAに等しい。なお、図１０において、露光時間ExptF1，ExptF2，ExptF3，ExptF4，・・・・は、それぞれ、第１フレーム、第２フレーム、第３フレーム、第４フレーム、・・・・についての露光時間ExptFを表す。