(57)【要約】【課題】熱処理を行うことによって、電流利得を調整することができる化合物半導体エピタキシャルウェハの製造方法を提供する。【解決手段】加熱された基板１上に、原料ガスを供給して、サブコレクタ層２、コレクタ層３、炭素ドープのベース層４、エミッタ層５、エミッタコンタクト層６を含むエピタキシャル層を形成する化合物半導体エピタキシャルウェハの製造方法において、エミッタコンタクト層６の形成直後に、熱処理を行う。【選択図】図１
2010135580.tif 000002
【特許請求の範囲】
【請求項１】
加熱された基板上に、III族原料ガス、Ｖ族原料ガスを含むガスを供給して、サブコレ
クタ層、コレクタ層、炭素ドープのベース層、エミッタ層、エミッタコンタクト層を含むエピタキシャル層を形成する化合物半導体エピタキシャルウェハの製造方法において、
前記エミッタコンタクト層の形成直後に、熱処理を行うことを特徴とする化合物半導体エピタキシャルウェハの製造方法。
【請求項２】
前記ベース層は、炭素キャリア濃度１×１０１９ｃｍ−３以上５×１０１９ｃｍ−３以下、厚さ８０ｎｍ以上２０００ｎｍ以下のｐ型ＧａＡｓ層であり、
前記エミッタ層は、キャリア濃度３×１０１７ｃｍ−３以上９×１０１７ｃｍ−３以下、厚さ２０ｎｍ以上ｌ００ｎｍ以下のｎ型ＩｎＧａＰ層であり、
前記エミッタコンタクト層は、キャリア濃度２×１０１８ｃｍ−３以上６×１０１８ｃｍ−３以下、厚さ８０ｎｍ以上２０００ｎｍ以下のｎ型ＧａＡｓ層であることを特徴とする請求項１に記載の化合物半導体エピタキシャルウェハの製造方法。
【請求項３】
前記熱処理は、水素ガス雰囲気下で、前記基板の温度を６００℃以上７５０℃以下、炉内の圧力を５０Ｔｏｒｒ以上７０Ｔｏｒｒ以下、処理時間を５分以上２０分以下の条件で行うことを特徴とする請求項１または２に記載の化合物半導体エピタキシャルウェハの製造方法。
【請求項４】
前記エピタキシャル層には、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＰ、ＩｎＧａＡｌＰのいずれかを用いることを特徴とする請求項１〜３のいずれかに記載の化合物半導体エピタキシャルウェハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＨＢＴ（Hetero Junction Bipolar Transistor；ヘテロ接合バイポーラトランジスタ）に用いられる化合物半導体エピタキシャルウェハの製造方法に関する。
【背景技術】
【０００２】
ＧａＡｓやＩｎＧａＡｓなどの化合物半導体はＳｉ（シリコン）半導体に比べて、電子移動度が高いという特長がある。この特長をいかして、ＧａＡｓやＩｎＧａＡｓは高速動作や高効率動作を要求されるデバイスに多く用いられている。代表例としてＨＢＴが挙げられる。ＨＢＴは、携帯電話送信用等のマイクロ波通信の増幅器として広く用いられている。
【０００３】
従来のＨＢＴ用化合物半導体エピタキシャルウェハには、半絶縁性の基板上に、ｎ型サブコレクタ層、ｎ型コレクタ層、ｐ型ベース層、ｎ型エミッタ層、ｎ型エミッタコンタクト層を結晶成長させた構造のものが知られている。このＨＢＴ用エピタキシャルウェハの結晶成長は、主に有機金属気相成長方法（ＭＯＶＰＥ法）によりなされており、ベース層のｐ型ドーパントとしては拡散の少ない炭素（Ｃ）が用いられている（例えば、特許文献１、特許文献２参照）。
【０００４】
従来、ＨＢＴの電流利得（コレクタ電流／ベース電流）βの調整は、ベース層成長時の炭素ドーパント原料（ＣＢｒ４など）の供給量を調整して行っていた。Ｃドープ量を減少させてベース層の抵抗値を上げると電流利得βが上昇し、ドープ量を増加してベース層の抵抗値を下げると電流利得βが下降する。
【０００５】
また、エピタキシャル成長中のキャリアガスである水素やアルシン（ＡｓＨ３）、ホスフィン（ＰＨ３ ）などの水素化物の水素が、ベース層のＣアクセプタと結合し、正孔キ
ャリア濃度が低下するなどの問題を解決するために、アニール処理を施すことにより、ベース層の水素を拡散させて追い出すことがなされている。例えば、特許文献１では、ベース層の成長の後、エミッタ層の成長の前にアニール処理を行い、特許文献２では、エミッタ層の成長後に、エミッタ層をエッチングにより除去してベース層を露出した状態でアニール処理を行っている。
【特許文献１】特開平９−１３４９２５号公報
【特許文献２】特開平１１−１８６２７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の炭素ドープ量による電流利得の調整では、デバイス作製においてベース層の抵抗値・キャリア濃度に制約がある場合、電流利得βの調整が困難な場合があった。
【０００７】
本発明は、上記課題を解決し、熱処理を行うことにより、電流利得を調整することができる化合物半導体エピタキシャルウェハの製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の第１の態様は、加熱された基板上に、III族原料ガス、Ｖ族原料ガスを含むガ
スを供給して、サブコレクタ層、コレクタ層、炭素ドープのベース層、エミッタ層、エミッタコンタクト層を含むエピタキシャル層を形成する化合物半導体エピタキシャルウェハの製造方法において、前記エミッタコンタクト層の形成直後に、熱処理を行うことを特徴
とする化合物半導体エピタキシャルウェハの製造方法である。
【０００９】
本発明の第２の態様は、第１の態様の化合物半導体エピタキシャルウェハの製造方法において、前記ベース層は、炭素キャリア濃度１×１０１９ｃｍ−３以上５×１０１９ｃｍ−３以下、厚さ８０ｎｍ以上２０００ｎｍ以下のｐ型ＧａＡｓ層であり、前記エミッタ層は、キャリア濃度３×１０１７ｃｍ−３以上９×１０１７ｃｍ−３以下、厚さ２０ｎｍ以上ｌ００ｎｍ以下のｎ型ＩｎＧａＰ層であり、前記エミッタコンタクト層は、キャリア濃度２×１０１８ｃｍ−３以上６×１０１８ｃｍ−３以下、厚さ８０ｎｍ以上２０００ｎｍ以下のｎ型ＧａＡｓ層であることを特徴とする。
【００１０】
本発明の第３の態様は、第１の態様又は第２の態様の化合物半導体エピタキシャルウェハの製造方法において、前記熱処理は、水素ガス雰囲気下で、前記基板の温度を６００℃以上７５０℃以下、炉内の圧力を５０Ｔｏｒｒ以上７０Ｔｏｒｒ以下、処理時間を５分以上２０分以下の条件で行うことを特徴とする。
【００１１】
本発明の第４の態様は、第１〜第３の態様のいずれかの化合物半導体エピタキシャルウェハの製造方法おいて、前記エピタキシャル層には、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＰ、ＩｎＧａＡｌＰのいずれかを用いることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、エミッタコンタクト層の形成直後に熱処理を行うことにより、電流利得の調整・制御が可能な化合物半導体エピタキシャルウェハの製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明の実施形態に係る化合物半導体エピタキシャルウェハの製造方法を説明する。
【００１４】
図１に、本実施形態で製造した化合物半導体エピタキシャルウェハの模式的な断面構造を示す。
図１に示すように、半絶縁性のＧａＡｓ基板１上に、ｎ型ＧａＡｓサブコレクタ層２、ｎ型ＧａＡｓコレクタ層３、Ｃドープのｐ型ＧａＡｓベース層４、ｎ型ＩｎＧａＰエミッタ層５、ｎ型ＧａＡｓエミッタコンタクト層６、ｎ型ＩｎＧａＡｓノンアロイコンタクト層７が積層形成されている。
【００１５】
Ｃドープのｐ型ＧａＡｓベース層４は、Ｃキャリア濃度１×１０１９ｃｍ−３以上５×１０１９ｃｍ−３以下、厚さ８０ｎｍ以上２０００ｎｍ以下（更に好ましくは８０ｎｍ以上５００ｎｍ以下）とするのが好ましい。Ｓｉ又はＳｅドープのｎ型ＩｎＧａＰエミッタ層５は、キャリア濃度３×１０１７ｃｍ−３以上９×１０１７ｃｍ−３以下、厚さ２０ｎｍ以上ｌ００ｎｍ以下とするのが好ましい。ｎ型ＧａＡｓエミッタコンタクト層６は、キャリア濃度２×１０１８ｃｍ−３以上６×１０１８ｃｍ−３以下、厚さ８０ｎｍ以上２０００ｎｍ以下（更に好ましくは８０ｎｍ以上３００ｎｍ以下）とするのが好ましい。
【００１６】
なお、上記エピタキシャル層２〜７には、ＧａＡｓ（ガリウム砒素）、ＡｌＧａＡｓ（アルミニウムガリウム砒素）、ＩｎＧａＡｓ（インジウムガリウム砒素）、ＩｎＧａＰ（インジウムガリウムリン）、ＡｌＧａＰ（アルミニウムガリウムリン）、ＩｎＧａＡｌＰ（インジウムガリウムアルミニウムリン）を用いることができる。
【００１７】
図１の化合物半導体エピタキシャルウェハの作製には、有機金属気相成長法（ＭＯＰＶＥ法）を用いることができる。ＭＯＰＶＥ装置の成長炉内のサセプタに、エピタキシャル
層を成長させるＧａＡｓ基板１をセットし、ＧａＡｓ基板１をヒータで加熱する。加熱されたＧａＡｓ基板１上に、III族原料ガス、Ｖ族原料ガス、ドーパント原料ガス及びキャ
リアガスを供給する。原料ガスは熱により分解し、ＧａＡｓ基板１上にエピタキシャル層が成長する。
【００１８】
Ｖ族原料としては、ＡｓＨ３（アルシン）、Ａｓ（ＣＨ３）３（トリメチル砒素）、ＴＢＡ（ターシャリーブチルアルシン）、ＰＨ３（ホスフィン）またはＴＢＰ（ターシャリーブチルホスフィン）を用いることができる。
III族原料としては、Ａｌ（ＣＨ３）３（トリメチルアルミニウム）、Ｇａ（ＣＨ３）
３（トリメチルガリウム）、Ｉｎ（ＣＨ３）３（トリメチルインジウム）、Ａｌ（ＣＨ３ＣＨ２）３（トリエチルアルミニウム）、Ｇａ（ＣＨ３ＣＨ２）３（トリエチルがリウム）、Ｉｎ（ＣＨ３ＣＨ２）３（トリエチルインジウム）を用いることができる。
希釈用ガスとしてＨ２（水素）、Ｎ２（窒素）またはＡｒ（アルゴン）を用いることができる。
ｐ型（Ｃドープ）ドーパント原料としては、ＣＢｒ４、ＣＣｌ３Ｂｒを用いることができる。
ｎ型ドーパント原料としては、ＳｉＨ４（モノシラン）、Ｓｉ２Ｈ６（ジシラン）、Ｈ２Ｓｅ（セレン化水素）を用いることができる。
【００１９】
本実施形態の製造方法において特徴とする工程は、ｎ型ＧａＡｓエミッタコンタクト層６を成長した後、ｎ型ＩｎＧａＡｓノンアロイコンタクト層７を成長する前に、水素ガス以外のガス供給を停止して、熱処理（アニール処理）を行うことにある。この成長途中（成長中断中）でのアニール処理により電流利得の調整が可能となる。
【００２０】
成長炉内には原料ガス以外にも希釈用ガスとして水素が多く存在し、ｐ型ＧａＡｓベース層４に水素が多く取り込まれる。ＧａＡｓベース層４を低いＶ／III比（１.５以上１０以下）で成長することにより電流利得を高くすることが可能であるが、ＧａＡｓベース層４中の水素は、低いＶ／III比で成長されるＧａＡｓベース層４において、正孔の移動の
障害となり、ＩｎＧａＰエミッタ層５との界面付近の実効的な抵抗値を上げている。
【００２１】
エミッタコンタクト層６成長後にアニール処理をすると、ＧａＡｓベース層４の水素がＩｎＧａＰエミッタ層５側界面から拡散して抜けていく性質がある。この性質を利用して、ベース層４のエミッタ層５との界面付近の水素濃度を低減でき（図２参照）、アニール処理の条件を調整することにより、界面付近のベース電流の微小リークを調整し、電流利得βの値を調整・制御できる。
上述した従来技術の炭素ドープ量による電流利得の調整では、ベース層の抵抗値・キャリア濃度に制約がある場合に、Ｃドープ量での電流利得βの調整が困難な場合があったが、本発明では、アニール処理の温度、時間、圧力、処理ガスなどの条件により、電流利得βの調整が可能となる。
また、得られた化合物半導体エピタキシャルウェハから作製されるＨＢＴの電流利得の変動は小さく、ＨＢＴの長期信頼性が向上する。
【００２２】
アニール処理は、水素ガス雰囲気下で、基板温度６００℃以上７５０℃以下、圧力約６６６６Ｐａ以上９３３３Ｐａ以下（５０Ｔｏｒｒ以上７０Ｔｏｒｒ以下）、処理時間５分以上２０分以下の条件で行うのが好ましい。この条件・範囲を超えると、ベース電流の微小リークが拡大しデバイスが作製できない等の可能性が生じる。アニール処理中は、成長炉内に水素ガスのみを、例えば流量１０,０００ｃｍ３／分で流す。
上記熱処理（アニール処理）条件のうち、処理時間については、本発明者が検討したところ、５分未満の処理時間では電流利得βの調整量にばらつきがみられ、またデバイス作製後においても、電流利得βが安定しないという問題があった。更に、処理時間は、より
好ましくは、１０分以上２０分以下とするのがよい。１０分以上２０分以下とすると、デバイス作製後の電流利得βがより安定する。
【００２３】
本実施形態では、ＧａＡｓエミッタコンタクト層６の形成後に熱処理（アニール処理）を施し、ＧａＡｓベース層４界面付近での水素の拡散・抜けを行っている。つまり、ＧａＡｓベース層４を形成した直後に行うのではなく、ＧａＡｓエミッタコンタクト層６まで形成した直後に熱処理を行う点に特徴がある。これは、ＧａＡｓエミッタコンタクト層６は、高いＶ／III比（２０以上３０以下）で成長させることが可能であること、及びＧａ
Ａｓエミッタコンタクト層６を高いＶ／III比で成長させＧａＡｓベース層４よりも結晶
性をよくすることで、ＧａＡｓエミッタコンタクト層６の成長後に熱処理をしても、エミッタコンタクト層６の界面付近の平坦度が悪化せず、更に直後の層はノンアロイコンタクト層７であるため、ベース電流のリークの心配がなく熱処理が可能であるという知見に基づいている。また、ノンアロイコンタクト層７は加熱により表面が曇りやすいという性質があり、本発明者の検討により、エミッタコンタクト層６の成長直後に熱処理をすることが好ましいことが分かった。
【００２４】
これに対し、ベース層の成長の後、エミッタ層の成長の前にアニール処理を行う上記特許文献１の方法では、ＧａＡｓベース層は低いＶ／III比で成長されるため、ＧａＡｓベ
ース層の成長後の熱処理により、ＧａＡｓベース層は結晶性が悪くなりＩｎＧａＰエミッタ層との界面付近の平坦度が粗くなり、ベース電流のリークの心配がある。
また、エミッタ層の成長後に、ベース層を露出した状態で熱処理を行う上記特許文献２の方法では、ＩｎＧａＰエミッタ層は、層成長後に水素雰囲気下におくと表層の平坦度が荒れて曇る原因となる。
【００２５】
なお、上記実施形態では、エミッタ層／ベース層がＩｎＧａＰ／ＧａＡｓのヘテロ接合であるＩｎＧａＰ−ＨＢＴ用エピタキシャルウェハについて述べたが、ＡｌＧａＡｓ／ＧａＡｓのヘテロ接合であるＡｌＧａＡｓ−ＨＢＴ用エピタキシャルウェハにも同様に適用することができる。
【実施例】
【００２６】
次に、本発明の実施例を説明する。
【００２７】
本実施例では、上記実施形態で製造した図１に示す化合物半導体エピタキシャルウェハと同一の構造を有するＨＢＴ用エピタキシャルウェハを作製した。各エピタキシャル層の厚さ、キャリア濃度を表１に示す。
【００２８】
【表１】
2010135580.tif 000003
【００２９】
成長時の基板温度は７００℃、成長炉内の圧力は約９３３３Ｐａ（７０Ｔｏｒｒ）、希釈用ガスは水素を用いた。
ｎ型ＧａＡｓサブコレクタ層２の成長には、Ｇａ（ＣＨ３）３、ＡｓＨ３、Ｓｉ２Ｈ６を用いた。それらの流量はそれぞれ９０ｃｍ３／分、１９ｃｍ３／分、３４００ｃｍ３／分である。
ｎ型ＧａＡｓコレクタ層３の成長には、Ｇａ（ＣＨ３）３、ＡｓＨ３、Ｓｉ２Ｈ６を用いた。それらの流量はそれぞれ２００ｃｍ３／分、６４０ｃｍ３／分、１０ｃｍ３／分である。
ｐ型ＧａＡｓベース層４の成長には、Ｇａ（ＣＨ３ＣＨ２）３、ＡｓＨ３に加えてＣドーパント原料としてＣＢｒ４を用いた。Ｇａ（ＣＨ３ＣＨ２）３、ＡｓＨ３の流量はそれぞれ５００ｃｍ３／分、１０ｃｍ３／分、ＣＢｒ４の流量は１７ｃｍ３／分である。
ｎ型Ｉｎ０.５６ＧａＰエミッタ層５の成長には、Ｉｎ（ＣＨ３）３、Ｇａ（ＣＨ３Ｃ
Ｈ２）３、ＰＨ３、Ｓｉ２Ｈ６を用いた。それらの流量はそれぞれ２６０ｃｍ３／分、１３０ｃｍ３／分、１.０ｃｍ３／分、５０ｃｍ３／分である。
ｎ型ＧａＡｓエミッタコンタクト層６の成長には、Ｇａ（ＣＨ３）３、ＡｓＨ３、Ｓｉ２Ｈ６を用いた。それらの流量はそれぞれ９０ｃｍ３／分、１９ｃｍ３／分、３４００ｃｍ３／分である。
ｎ型ＩｎＧａＡｓノンアロイコンタクト層６の成長には、Ｇａ（ＣＨ３ＣＨ２）３、Ｉｎ（ＣＨ３）３、ＡｓＨ３に加えてＨ２Ｓｅを使用した。それらの流量はそれぞれ２００ｃｍ３／分、４００ｃｍ３／分、１２０ｃｍ３／分、３００ｃｍ３／分である。
【００３０】
上記の成長工程において、実施例１では、ｎ型ＧａＡｓエミッタコンタクト層６の成長後に、水素流量１０,０００ｃｍ３／分、基板温度７００℃、時間１０分、圧力約６６６
６Ｐａ（５０Ｔｏｒｒ）でアニール処理（熱処理）を実施した。  また、実施例２では、アニールの時間を２０分とした以外は、実施例１と同一のアニール条件、成長条件でＨＢＴ用エピタキシャルウェハを作製した。
さらに、比較例では、前記アニール処理を実施せず、他の成長条件は実施例１と同一にしてＨＢＴ用エピタキシャルウェハを作製した。
【００３１】
図２に、実施例１と比較例のエピタキシャルウェハに対して、ｐ型ＧａＡｓベース層４中の水素濃度を測定した結果を示す。図２に示すように、実施例１では、エミッタ層５との界面付近におけるＧａＡｓベース層４の水素濃度が、比較例に比べて大幅に減少しており、アニール処理によってＧａＡｓベース層４の水素がエミッタ層５界面からエミッタ層５へ拡散して抜け出していることが分かる。
【００３２】
次に、上記方法で作製した実施例１、２（アニール処理時間１０分、２０分）と比較例（アニール処理なし（アニール処理時間０分））のＨＢＴ用エピタキシャルウェハを用い、簡易デバイスを作製して電流利得βの測定を行った。その結果を図３に示す。図３に示すように、アニール処理により、Ｃドープ量を変化させることなく、電流利得βを下げることができた。またアニール時間の調整で、電流利得βを制御できることが分かった。
また、上記実施例では、アニール処理を、水素ガス雰囲気下で、基板温度７００℃、圧力５０Ｔｏｒｒ、処理時間１０分（実施例１）または２０分（実施例２）で行ったが、アニール処理（熱処理）を、水素ガス雰囲気下で、基板温度６００℃以上７５０℃以下、圧力５０Ｔｏｒｒ以上７０Ｔｏｒｒ以下、処理時間５分以上２０分以下の条件範囲で行うことにより、同様に良好な結果が得られた。
【００３３】
また、上記実施例１，２では、結晶成長時の基板温度と、アニール処理時の基板温度とを等しく（７００℃に設定）したが、結晶成長時の基板温度とアニール処理時の基板温度とを変えてもよい。その場合、結晶成長時の基板温度よりもアニール処理時の基板温度の
ほうを高くするのが好ましい。
また、アニール処理後の、ノンアロイコンタクト層の成長時の基板温度は、アニール処理時の基板温度より低くするか、或いは同じとするのが好ましい。すなわち、アニール処理のために基板温度を上げた場合には、ノンアロイコンタクト層の成長時の基板温度を、アニール処理前の成長時の基板温度まで下げるか、或いはアニール処理前の成長時の基板温度よりも下げる。また、アニール処理前の成長時の基板温度とアニール処理時の基板温度とが等しい場合には、ノンアロイコンタクト層は、そのままの基板温度で成長させるか、或いは、より低い基板温度で成長させるのがよい。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態及び実施例に係る化合物半導体エピタキシャルウェハの構造を示す模式的な断面図である。
【図２】実施例および比較例のエピタキシャルウェハにおけるベース層の水素濃度プロファイルを示すグラフである。
【図３】アニール時間と電流利得との関係を示すグラフである。
【符号の説明】
【００３５】
１  ＧａＡｓ基板
２  ｎ型ＧａＡｓサブコレクタ層
３  ｎ型ＧａＡｓコレクタ層
４  ｐ型ＧａＡｓベース層
５  ｎ型ＩｎＧａＰエミッタ層
６  ｎ型ＧａＡｓエミッタコンタクト層
７  ｎ型ＩｎＧａＡｓノンアロイコンタクト層
【図１】
2010135580.tif 000004
【図２】
2010135580.tif 000005
【図３】
2010135580.tif 000006