(57)【要約】【課題】急激な負荷電流の変動に際しても随時柔軟に対処し、常に必要な電力を過不足なく供給させる。【解決手段】負荷回路Ｒが接続された動作状態での出力電圧及び出力電流を記憶する電圧記憶部13ａ、電流記憶部12ａと、負荷回路Ｒの切断時に上記記憶内容を維持し、負荷回路Ｒの再接続に先立って上記記憶内容を読出して再現した後に負荷回路Ｒを再接続させる第２の制御回路13、第１の制御回路12、及び負荷回路制御部14とを備える。【選択図】図１
2010183738.tif 000002
【特許請求の範囲】
【請求項１】
電子機器に動作電力を供給する電源装置であって、
上記電子機器内の負荷が接続された動作状態での出力電圧及び出力電流の少なくとも一方を記憶する記憶手段と、
上記負荷切断時に上記記憶手段の記憶内容を維持し、上記負荷の再接続に先立って上記記憶手段での記憶内容を読出して再現した後に上記負荷を再接続させる制御手段と
を具備したことを特徴とする電源装置。
【請求項２】
上記制御手段は、上記負荷を再接続する前に前回負荷が接続されていた動作状態での出力電圧まで復帰させ、その後に上記負荷を接続する過程をシーケンス制御により実行することを特徴とする請求項１記載の電源装置。
【請求項３】
上記記憶手段は、少なくとも上記出力電流を記憶し、
上記制御手段は、上記記憶手段の内容を読出し、スイッチング素子を含む電流パス用の系統回路で上記出力電流値に再現してから上記負荷を再接続させる
ことを特徴とする請求項１記載の電源装置。
【請求項４】
電子機器に動作電力を供給する電源制御方法であって、
上記電子機器内の負荷が接続された動作状態での出力電圧及び出力電流の少なくとも一方を記憶する記憶工程と、
上記負荷切断時に上記記憶工程での記憶内容を維持し、上記負荷の再接続に先立って上記記憶手段での記憶内容を読出して再現した後に上記負荷を再接続させる制御工程と
を有したことを特徴とする電源制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば負荷が頻繁に変動する電子機器等に好適な電源装置及び電源制御方法に関する。
【背景技術】
【０００２】
昇圧チョッパの起動制御回路で、起動時にスイッチング素子を劣化させるような過大電流が流れるのを阻止し、且つ出力コンデンサを高速充電することを目的として、最大限のインダクタ電流に制御して、出力電圧の立ち上がりを早めるようにする技術が考えられている。（例えば、特許文献１）
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２１５２７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献に記載された技術は、装置起動時の制御を目的とし、起動時に予め定めた最大限のインダクタ電流となるように制御するもので、動作途中での負荷の変動には対応することができない。
【０００５】
本発明は上記のような実情に鑑みてなされたもので、その目的とするところは、動作中の急激な負荷電流の変動に際しても迅速に対処し、短時間のうちに必要な電力を供給させることが可能な電源装置及び電源制御方法を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の発明は、電子機器に動作電力を供給する電源装置であって、上記電子機器内の負荷が接続された動作状態での出力電圧及び出力電流の少なくとも一方を記憶する記憶手段と、上記負荷切断時に上記記憶手段の記憶内容を維持し、上記負荷の再接続に先立って上記記憶手段での記憶内容を読出して再現した後に上記負荷を再接続させる制御手段とを具備したことを特徴とする。
【０００７】
請求項２記載の発明は、上記請求項１記載の発明において、上記制御手段は、上記負荷を再接続する前に前回負荷が接続されていた動作状態での出力電圧まで復帰させ、その後に上記負荷を接続する過程をシーケンス制御により実行することを特徴とする。
【０００８】
請求項３記載の発明は、上記請求項１記載の発明において、上記記憶手段は、少なくとも上記出力電流を記憶し、上記制御手段は、上記記憶手段の内容を読出し、スイッチング素子を含む電流パス用の系統回路で上記出力電流値に再現してから上記負荷を再接続させることを特徴とする。
【０００９】
請求項４記載の発明は、電子機器に動作電力を供給する電源制御方法であって、上記電子機器内の負荷が接続された動作状態での出力電圧及び出力電流の少なくとも一方を記憶する記憶工程と、上記負荷切断時に上記記憶工程での記憶内容を維持し、上記負荷の再接続に先立って上記記憶手段での記憶内容を読出して再現した後に上記負荷を再接続させる制御工程とを有したことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、急激な負荷電流の変動に際しても随時柔軟に対処し、常に必要な電力を過不足なく供給させることが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る昇圧形ＤＣ−ＤＣコンバータ回路の構成を示すブロック図。
【図２】同実施形態に係る各種信号の波形と動作タイミングを例示する図。
【図３】本発明の第２の実施形態に係る降圧形ＤＣ−ＤＣコンバータ回路の構成を示すブロック図。
【図４】同実施形態に係る各種信号の波形と動作タイミングを例示する図。
【発明を実施するための形態】
【００１２】
（第１の実施形態）  
以下本発明を電子機器に内在される昇圧形ＤＣ−ＤＣコンバータ回路に適応した場合の第１の実施形態について図面を参照して説明する。
【００１３】
図１は、同回路１０の構成を示すブロック図である。入力電圧Ｖｉｎが、一端を接地したコンデンサＣ１１の他端、昇圧制御回路１１、及びインダクタンスＬ１１の一端に与えられる。同インダクタンスＬ１１の他端が分岐ポイントＤＰ１１を介してダイオードＤ１１のアノード、及びｎチャネルＦＥＴで構成されるスイッチングトランジスタＱ１１のソースと接続される。このスイッチングトランジスタＱ１１は、ゲートに上記昇圧制御回路１１からの制御入力ｂが与えられ、ドレインが接地される。
【００１４】
上記分岐ポイントＤＰ１１での電流値が、第１の制御回路１２を構成する電流記憶部１２ａ及び監視部１２ｂに与えられる。電流記憶部１２ａは、同じく第１の制御回路１２を構成するインダクタ電流制御部１２ｃからの制御の下に電流値を記憶し、記憶した電流値をインダクタ電流制御部１２ｃに読出す。
【００１５】
監視部１２ｂは、分岐ポイントＤＰ１１より得る電流値を監視し、監視結果としての電流値をインダクタ電流制御部１２ｃへ出力する。インダクタ電流制御部１２ｃは、後述する負荷回路制御部１４からの制御信号ｄを受け、上記昇圧制御回路１１に対して帰還信号Ｚを与える。
【００１６】
上記ダイオードＤ１１のカソードが、一端を接地したコンデンサＣ１２の他端に接続されると共に、出力電圧Ｖｏｕｔの出力端として、分岐ポイントＤＰ１２を介して、ｐチャネルＦＥＴで構成される負荷接続用のスイッチングトランジスタＱ１２のソースと接続される。
【００１７】
上記分岐ポイントＤＰ１２での電圧値が、第２の制御回路１３を構成する電圧記憶部１３ａ及び監視部１３ｂに与えられる一方で、上記昇圧制御回路１１へ帰還信号Ｘとして直接帰還される。電圧記憶部１３ａは、同じく第２の制御回路１３を構成する出力電圧制御部１３ｃからの制御の下に電圧値を記憶し、記憶した電流値を出力電圧制御部１３ｃに読出す。
【００１８】
監視部１３ｂは、分岐ポイントＤＰ１２から電圧値を監視し、監視結果としての電圧値を出力電圧制御部１３ｃへ出力する。出力電圧制御部１３ｃは、後述する負荷回路制御部１４からの制御信号ｅを受け、上記昇圧制御回路１１に対して帰還信号Ｙを与える。
【００１９】
上記負荷接続用のスイッチングトランジスタＱ１２は、ドレイン−ソース間に逆流防止用のダイオードＤ１２が接続される他、ゲートに負荷回路制御部１４からの制御信号ａが与えられ、同ドレインが当該電子機器の負荷回路Ｒと接続される。
【００２０】
次に上記実施形態の動作について説明する。  
負荷回路Ｒは、この昇圧形ＤＣ−ＤＣコンバータ回路１０と共に図示しない電子機器内に組込まれ、機器の動作に応じて機能をオン／オフする。機能をオンして負荷回路Ｒが動作している状態では、当然ながら負荷回路Ｒ内部の図示しないスイッチが接続されることで、昇圧形ＤＣ−ＤＣコンバータ回路１０が供給する電力が上記スイッチングトランジスタＱ１２より負荷回路Ｒ内に供給され、消費される。以下、このように負荷回路Ｒがオン動作状態にある場合を「負荷回路Ｒを接続する」と表現するものとする。
【００２１】
一方で、機能をオフして負荷回路Ｒが動作していない状態では、負荷回路Ｒ内部の図示しないスイッチも切断されることで、昇圧形ＤＣ−ＤＣコンバータ回路１０が供給する電力は上記スイッチングトランジスタＱ１２から負荷回路Ｒ内へ供給されない。以下、このように負荷回路Ｒがオフ動作状態にある場合を「負荷回路Ｒを切断する」と表現するものとする。
【００２２】
負荷回路Ｒが接続され、安定して動作している場合には、分岐ポイントＤＰ１２から通常の電流電圧帰還系の帰還信号Ｘが昇圧制御回路１１に与えられる。この状態で、出力電圧値Ｖｏｕｔを電圧記憶部１３ａが出力電圧制御部１３ｃからの制御に基づいて、インダクタンスＬ１１でのインダクタンス電流Ｌｉを電流記憶部１２ａがインダクタ電流制御部１２ｃからの制御に基づいて、それぞれ記憶する。
【００２３】
次に、負荷回路Ｒを切断する場合、負荷回路制御部１４は負荷が切断されて未接続である間、第２の制御回路１３の出力電圧制御部１３ｃへの制御信号ｅにより電圧記憶部１３ａの記憶内容を保持するよう指示する一方で、第１の制御回路１２のインダクタ電流制御部１２ｃへの制御信号ｄにより電流記憶部１２ａの記憶内容を保持するよう指示する。
【００２４】
第２の制御回路１３では、出力電圧制御部１３ｃが、電圧記憶部１３ａに記憶されている電圧値と監視部１３ｂが監視するその時点の実電圧値とを照合しながら、図２（１）に示すような昇圧制御回路１１への帰還信号Ｙにより出力電圧Ｖｏｕｔが前回の負荷回路Ｒ接続時の電圧と同じ電圧値を保つように制御する。
【００２５】
このとき、図２（４）に示すようにスイッチングトランジスタＱ１２は信号ａによりオフとなって負荷回路Ｒは切断されているために、この昇圧形ＤＣ−ＤＣコンバータ回路１０に電源回路としてかかる負荷は小さく、図２（５）に示すスイッチングトランジスタＱ１１への制御信号ｂにより、スイッチングトランジスタＱ１１は図２（６）に示すように短いオン時間で間欠的に動作するも、図２（７）に示す如くインダクタンスＬ１１での電流Ｌｉは最低レベルにまで低下する。
【００２６】
次に負荷回路Ｒを再接続するタイミングとなると、負荷回路制御部１４は、それに先立って第１の制御回路１２への制御信号ｄによりインダクタンスＬ１１の電流復帰制御を開始するように指示する。
【００２７】
これを受けた第１の制御回路１２のインダクタ電流制御部１２ｃは、監視部１２ｂによりその時点のインダクタンスＬ１１の電流値Ｌｉを監視しながら、図２（２）に示す昇圧制御回路１１への帰還信号Ｚにより、インダクタンスＬ１１の電流値Ｌｉが電流記憶部１２ａに記憶している値となるまで上昇させるべく、図２（５）に示すようにスイッチングトランジスタＱ１１への制御信号ｂを連続的にオンとして導通させる。
【００２８】
これにより、図２（７）に示すようにインダクタンスＬ１１の電流値Ｌｉが電流記憶部１２ａに記憶している値となるまで順次上昇する。そして、インダクタンスＬ１１の電流値Ｌｉが電流記憶部１２ａに記憶している値となった時点で、監視部１２ｂによる監視でそれを判断したインダクタ電流制御部１２ｃは、昇圧制御回路１１への帰還信号Ｚによる制御を停止する。
【００２９】
負荷回路制御部１４は、第１の制御回路１２のインダクタ電流制御部１２ｃによる帰還信号Ｚでの制御が停止した時点で、制御信号ａによりスイッチングトランジスタＱ１２をオンして導通させ、負荷回路Ｒを再接続して電力を供給させる。
【００３０】
同時に、この時点から分岐ポイントＤＰ１２を介して電流電圧帰還系の帰還信号Ｘが昇圧制御回路１１に与えられ、負荷回路Ｒを使用しての通常の動作に復帰する。
【００３１】
このとき、出力電圧Ｖｏｕｔ及びインダクタンスＬ１１の電流値Ｌｉのいずれも、それまでの第２の制御回路１３と第１の制御回路１２の制御動作により、前回に負荷回路Ｒを切断した直前の状態に復帰できている。そのため、負荷回路Ｒの接続による急負荷変動に対する電圧降下などが発生することもなく、負荷回路Ｒに供給される電流も瞬時に必要量まで立ち上げることができる。
【００３２】
以上詳記した如く上記実施形態によれば、急激な負荷電流の変動、特にそれまで切断していた負荷回路Ｒを再度接続して動作させる場合などに際しても迅速に対処し、短時間のうちに必要な電力を供給させることが可能となる。
【００３３】
また上記実施形態では、上記負荷回路Ｒを再接続する前に前回負荷回路Ｒが接続されていた動作状態での出力電圧まで復帰させ、その後に上記負荷回路Ｒを接続する過程を負荷回路制御部１４を中心とした第１の制御回路１２、第２の制御回路１３によるシーケンス制御で実行するものとしたため、負荷回路Ｒを再接続するまでの動作を円滑且つ確実に移行できる。
【００３４】
（第２の実施の形態）  
以下本発明を電子機器に内在される降圧形ＤＣ−ＤＣコンバータ回路に適応した場合の第２の実施形態について図面を参照して説明する。
【００３５】
図３は、同回路２０の構成を示すブロック図である。入力電圧Ｖｉｎが、一端を接地したコンデンサＣ２１の他端、降圧制御回路２１、及びｐチャネルＦＥＴで構成されるスイッチングトランジスタＱ２１のソースに与えられる。
【００３６】
同スイッチングトランジスタＱ２１のゲートには降圧制御回路２１からの制御信号ｂが与えられ、スイッチングトランジスタＱ２１のドレインが分岐ポイントＤＰ２１を介して、アノードを接地したダイオードＤ２１のカソード、及びインダクタンスＬ２１の一端と接続される。
【００３７】
上記分岐ポイントＤＰ２１での電流値が、第１の制御回路２２を構成する電流記憶部２２ａ及び監視部２２ｂに与えられる。電流記憶部２２ａは、同じく第１の制御回路２２を構成するインダクタ電流制御部２２ｃからの制御の下に電流値を記憶し、記憶した電流値をインダクタ電流制御部２２ｃに読出す。
【００３８】
監視部２２ｂは、分岐ポイントＤＰ２１より得る電流値を監視し、監視結果としての電流値をインダクタ電流制御部２２ｃへ出力する。インダクタ電流制御部２２ｃは、後述する負荷回路制御部２４からの制御信号ｅを受け、上記降圧制御回路２１に対して帰還信号Ｚを与える。
【００３９】
インダクタンスＬ２１の他は、ｎチャネルＦＥＴで構成されるパストランジスタＱ２３のソース、及びダイオードＤ２２のアノードと接続される。このパストランジスタＱ２３は、ゲートに上記降圧制御回路２１からの制御入力ｄが与えられ、ドレインが接地される。
【００４０】
上記ダイオードＤ２２のカソードが、一端を接地したコンデンサＣ２２の他端に接続されると共に、出力電圧Ｖｏｕｔの出力端として、分岐ポイントＤＰ２２を介して、ｐチャネルＦＥＴで構成される負荷接続用のスイッチングトランジスタＱ２２のソースと接続される。
【００４１】
上記分岐ポイントＤＰ２２での電圧値が、第２の制御回路２３を構成する電圧記憶部２３ａ及び監視部２３ｂに与えられる一方で、上記降圧制御回路２１へ帰還信号Ｘとして直接帰還される。電圧記憶部２３ａは、同じく第２の制御回路２３を構成する出力電圧制御部２３ｃからの制御の下に電圧値を記憶し、記憶した電流値を出力電圧制御部２３ｃに読出す。
【００４２】
監視部２３ｂは、分岐ポイントＤＰ２２から電圧値を監視し、監視結果としての電圧値を出力電圧制御部２３ｃへ出力する。出力電圧制御部２３ｃは、後述する負荷回路制御部２４からの制御信号ｆを受け、上記降圧制御回路２１に対して帰還信号Ｙを与える。
【００４３】
上記負荷接続用のスイッチングトランジスタＱ２２は、ドレイン−ソース間に逆流防止用のダイオードＤ２３が接続される他、ゲートに負荷回路制御部２４からの制御信号ａが与えられ、同ドレインが当該電子機器の負荷回路Ｒと接続される。
【００４４】
次に上記実施形態の動作について説明する。  
負荷回路Ｒは、この降圧形ＤＣ−ＤＣコンバータ回路２０と共に図示しない電子機器内に組込まれ、機器の動作に応じて機能をオン／オフする。機能をオンして負荷回路Ｒが動作している状態では、当然ながら負荷回路Ｒ内部の図示しないスイッチが接続されることで、降圧形ＤＣ−ＤＣコンバータ回路２０が供給する電力が上記スイッチングトランジスタＱ２２より負荷回路Ｒ内に供給され、消費される。以下、このように負荷回路Ｒがオン動作状態にある場合を「負荷回路Ｒを接続する」と表現するものとする。
【００４５】
一方で、機能をオフして負荷回路Ｒが動作していない状態では、負荷回路Ｒ内部の図示しないスイッチも切断されることで、降圧形ＤＣ−ＤＣコンバータ回路２０が供給する電力は上記スイッチングトランジスタＱ２２から負荷回路Ｒ内へ供給されない。以下、このように負荷回路Ｒがオフ動作状態にある場合を「負荷回路Ｒを切断する」と表現するものとする。
【００４６】
負荷回路Ｒが接続され、安定して動作している場合には、分岐ポイントＤＰ２２から通常の電流電圧帰還系の帰還信号Ｘが降圧制御回路２１に与えられる。この状態での出力電圧Ｖｏｕｔの値を電圧記憶部２３ａが出力電圧制御部２３ｃからの制御に基づいて、インダクタンスＬ２１でのインダクタンス電流Ｌｉを電流記憶部２２ａがインダクタ電流制御部２２ｃからの制御に基づいて、それぞれ記憶する。
【００４７】
次に、負荷回路Ｒを切断する場合、負荷回路制御部２４は負荷が切断されて未接続である間、第２の制御回路２３の出力電圧制御部２３ｃへの制御信号ｆにより電圧記憶部２３ａの記憶内容を保持するよう指示する一方で、第１の制御回路２２のインダクタ電流制御部２２ｃへの制御信号ｅにより電流記憶部２２ａの記憶内容を保持するよう指示する。
【００４８】
第２の制御回路２３では、出力電圧制御部２３ｃが、電圧記憶部２３ａに記憶されている電圧値と監視部２３ｂが監視するその時点の実電圧値とを照合しながら、図４（１）に示すような降圧制御回路２１への帰還信号Ｙにより出力電圧Ｖｏｕｔが前回の負荷回路Ｒ接続時の電圧と同じ電圧値を保つように制御する。
【００４９】
このとき、図４（４）に示すようにスイッチングトランジスタＱ２２は負荷回路制御部２４からの信号ａによりオフとなって負荷回路Ｒは切断されているために、この降圧形ＤＣ−ＤＣコンバータ回路２０に電源回路としてかかる負荷は小さく、図４（５）に示すスイッチングトランジスタＱ２１への制御信号ｂにより、スイッチングトランジスタＱ２１は図４（５），（６）に示すように短いオン時間で間欠的に動作するも、図４（８）に示す如くインダクタンスＬ２１での電流Ｌｉは最低レベルにまで低下する。
【００５０】
次に負荷回路Ｒを再接続するタイミングとなると、負荷回路制御部２４は、それに先立って第１の制御回路２２への制御信号ｅによりインダクタンスＬ２１の電流復帰制御を開始するように指示する。
【００５１】
これを受けた第１の制御回路２２のインダクタ電流制御部２２ｃは、監視部２２ｂによりその時点のインダクタンスＬ２１の電流値Ｌｉを監視しながら、図４（２）に示す降圧制御回路２１への帰還信号Ｚにより、インダクタンスＬ２１の電流値Ｌｉが電流記憶部２２ａに記憶している値となるまで上昇させるべく、図４（５）に示すようにスイッチングトランジスタＱ２１への制御信号ｂを連続的にオンとして導通させる。
【００５２】
これと同時に降圧制御回路２１は、同じく帰還信号Ｚにより図４（７）に示すようにパストランジスタＱ２３への制御信号ｄも連続的にオンとしてパストランジスタＱ２３を導通させる。
【００５３】
これにより、入力電圧Ｖｉｎから、スイッチングトランジスタＱ２１、インダクタンスＬ２１、及びパストランジスタＱ２３を介して接地レベルに至る電流パス経路が形成されて、インダクタンスＬ２１での電流値Ｌｉが電流記憶部２２ａに記憶している値となるまで順次上昇する。
【００５４】
上記パストランジスタＱ２３は、この帰還信号Ｚによる移行期間のみにオン状態となり、その他では常時オフ状態となるもので、昇圧形ＤＣ−ＤＣコンバータ回路１０による定常運転時の電源電圧の生成動作には拘わらない。
【００５５】
なお上記ダイオードＤ２２は、パストランジスタＱ２３がオン状態となった際に出力用のコンデンサＣ２２の放電を防止するべく設けられるもので、このダイオードＤ２２に代えてＦＥＴなどで構成される他のスイッチング素子を配設することにより適宜制御を行なうことで、この昇圧形ＤＣ−ＤＣコンバータ回路１０を含む電源系での運転効率を改善することが期待できる。
【００５６】
そして、インダクタンスＬ２１の電流値Ｌｉが電流記憶部２２ａに記憶している値となった時点で、監視部２２ｂによる監視でそれを判断したインダクタ電流制御部２２ｃは、降圧制御回路２１への帰還信号Ｚによる制御を停止する。
【００５７】
負荷回路制御部２４は、第１の制御回路２２のインダクタ電流制御部２２ｃによる帰還信号Ｚでの制御が停止した時点で、制御信号ａによりスイッチングトランジスタＱ２２をオンして導通させ、負荷回路Ｒを再接続して電力を供給させる。
【００５８】
同時に、この時点から分岐ポイントＤＰ２２を介して電流電圧帰還系の帰還信号Ｘが降圧制御回路２１に与えられ、負荷回路Ｒを使用しての通常の動作に復帰する。
【００５９】
このとき、インダクタンスＬ２１の電流値Ｌｉはそれまでの第１の制御回路２２の制御動作により、前回に負荷回路Ｒを切断した直前の状態に復帰できている。そのため、負荷回路Ｒの再接続による変動に起因して電圧降下などが発生することもなく、図４（９）に示すようにすみやかに負荷回路Ｒの運転を再開できる。
【００６０】
以上詳記した如く上記実施形態によれば、それまで切断していた負荷回路Ｒを再度接続して動作させる場合のような急激な負荷の変動に際して、インダクタンスＬ２１の電流値Ｌｉを復元するような、スイッチング素子としてのパストランジスタＱ２３を含めた電流パス経路を形成して実施することで、迅速、且つ確実に負荷の再接続に移行させることが可能となる。
【００６１】
なお、上記第１及び第２の実施の形態では、昇圧形及び降圧形のＤＣ−ＤＣコンバータ回路に適応した場合について説明したが、本発明は上記各実施形態で説明した回路の構成素子等を限定するものではない。
【００６２】
その他、本発明は上述した実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上述した実施形態で実行される機能は可能な限り適宜組み合わせて実施しても良い。上述した実施形態には種々の段階が含まれており、開示される複数の構成要件による適宜の組み合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、効果が得られるのであれば、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００６３】
１０…昇圧形ＤＣ−ＤＣコンバータ回路、１１…昇圧制御回路、１２…第１の制御回路、１２ａ…電流記憶部、１２ｂ…監視部、１２ｃ…インダクタ電流制御部、１３…第２の制御回路、１３ａ…電圧記憶部、１３ｂ…監視部、１３ｃ…出力電圧制御部、１４…負荷回路制御部、２０…降圧形ＤＣ−ＤＣコンバータ回路、２１…昇圧制御回路、２２…第１の制御回路、２２ａ…電流記憶部、２２ｂ…監視部、２２ｃ…インダクタ電流制御部、２３…第２の制御回路、２３ａ…電圧記憶部、２３ｂ…監視部、２３ｃ…出力電圧制御部、２４…負荷回路制御部、ＤＰ１１，ＤＰ１２，ＤＰ２１，ＤＰ２２…分岐ポイント、Ｑ１１１，Ｑ１２，Ｑ２１，Ｑ２２…スイッチングトランジスタ、Ｑ２３…パストランジスタ、Ｒ…負荷回路。
【図１】
2010183738.tif 000003
【図２】
2010183738.tif 000004
【図３】
2010183738.tif 000005
【図４】
2010183738.tif 000006