【手続補正書】
【提出日】平成16年7月28日(2004.7.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の作製方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲイト配線と、ソース配線と、各画素に配置されたボトムゲイト型薄膜トランジスタ及び画素電極に接続された補助容量と、を有する画素マトリクス回路を備えた半導体装置の作製方法であって、
絶縁表面を有する基板上に、前記ゲイト配線、前記補助容量の第１の電極を形成し、
前記ゲイト配線、及び前記第１の電極を覆う絶縁膜を形成し、
前記絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜に対して結晶化を助長する触媒元素を有する溶液を塗布又は前記触媒元素を添加し、加熱処理により結晶構造を有する半導体膜を形成し、
前記結晶構造を有する半導体膜に対して１５族のみ或いは１３族及び１５族から選ばれた不純物を添加して、導電層を形成し、
加熱処理により前記導電層に、前記結晶構造を有する半導体膜中の前記触媒元素をゲッタリングさせ、
前記結晶構造を有する半導体膜をパターニングして、前記薄膜トランジスタのチャネル形成領域を構成する第１の半導体層と、前記絶縁膜を介して前記第１の電極と重なる第２の半導体層と、を形成し、
前記ソース配線と、前記第１の半導体層上に第１の導電膜と、前記第２の半導体層の表面を覆って前記補助容量の第２の電極となる第２の導電膜と、を形成し、
前記第１の導電膜をマスクとして、前記第１の半導体層をエッチングして、前記薄膜トランジスタのチャネル形成領域を形成する
ことを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、前記第２の半導体層の全表面は前記第２の導電膜に覆われ、前記チャネル形成領域を形成するとき、前記第２の半導体層の前記第１の電極と対向する領域はエッチングされないことを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は２において、前記第２の半導体層の表面は前記第２の導電膜に選択的に覆われ、前記チャネル形成領域を形成するとき、エッチングにより前記第２の半導体層には、前記チャネル形成領域とほぼ等しい膜厚の半導体層が形成されることを特徴とする半導体装置の作製方法。
【請求項４】
ゲイト配線と、ソース配線と、各画素に配置されたボトムゲイト型薄膜トランジスタ及び画素電極に接続された補助容量と、を有する画素マトリクス回路を備えた半導体装置の作製方法であって、
絶縁表面を有する基板上に、前記ゲイト配線、前記補助容量の第１の電極を形成し、
前記ゲイト配線、前記第１の電極を覆う絶縁膜を形成し、
前記絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜に対して結晶化を助長する触媒元素を有する溶液を塗布又は前記触媒元素を添加し、加熱処理により結晶構造を有する半導体膜を形成し、
前記結晶構造を有する半導体膜に対して１５族のみ或いは１３族及び１５族から選ばれた不純物を添加して、導電層を形成し、
加熱処理により前記導電層に、前記結晶構造を有する半導体膜中の前記触媒元素をゲッタリングさせ、
前記結晶構造を有する半導体膜をパターニングして、前記薄膜トランジスタのチャネル形成領域を構成する半導体層を形成し、
前記ソース配線と、前記薄膜トランジスタのソース電極及びドレイン電極と、前記補助容量の第２の電極と、を形成し、
前記ソース電極及びドレイン電極をマスクとして、前記半導体層をエッチングして、前記薄膜トランジスタのチャネル形成領域を形成する
ことを特徴とする半導体装置の作製方法。
【請求項５】
請求項４において、前記第２の電極は前記ドレイン電極と一体的に形成されていることを特徴とする半導体装置の作製方法。
【請求項６】
ゲイト配線と、ソース配線と、各画素に配置されたボトムゲイト型薄膜トランジスタ及び画素電極に接続された補助容量と、を有する画素マトリクス回路を備えた半導体装置の作製方法であって、
絶縁表面を有する基板上に、前記ゲイト配線、前記補助容量の第１の電極を形成し、
前記ゲイト配線、前記第1の電極を覆う絶縁膜を形成し、
前記絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜に対して結晶化を助長する触媒元素を有する溶液を塗布又は前記触媒元素を添加し、加熱処理により結晶構造を有する半導体膜を形成し、
前記結晶構造を有する半導体膜に対して15族のみ或いは13族及び15族から選ばれた不純物を添加して、導電層を形成し、
加熱処理により前記導電層に、前記結晶構造を有する半導体膜中の前記触媒元素をゲッタリングさせ、
前記結晶構造を有する半導体膜をパターニングして、前記薄膜トランジスタのチャネル形成領域を構成する半導体層を形成し、
前記ソース配線と、前記薄膜トランジスタのソース電極及びドレイン電極と、を形成し、
前記ソース電極及びドレイン電極をマスクとして、前記半導体層をエッチングして、前記薄膜トランジスタのチャネル形成領域を形成し、
前記ドレイン電極に接続される画素電極を形成し、
前記画素電極は前記補助容量の誘電体に接する領域を有することを特徴とする半導体装置の作製方法。
【請求項７】
ゲイト配線と、ソース配線と、各画素に配置されたボトムゲイト型薄膜トランジスタ及び画素電極に接続された補助容量と、を有する画素マトリクス回路を備えた半導体装置の作製方法であって、
絶縁表面を有する基板上に第１の導電膜を形成し、
前記第１の導電膜に第１のパターニングを行って、前記ゲイト配線、ゲイト電極、及び前記補助容量の第１の電極を形成し
前記ゲイト配線、前記ゲイト電極、及び前記第１の電極を覆う絶縁膜を形成し、
前記絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜に対して結晶化を助長する触媒元素を有する溶液を塗布又は前記触媒元素を添加し、加熱処理により結晶構造を有する半導体膜を形成し、
前記結晶構造を有する半導体膜に対して15族のみ或いは13族及び15族から選ばれた不純物を添加して、導電層を形成し、
加熱処理により前記導電層に、前記結晶構造を有する半導体膜中の前記触媒元素をゲッタリングさせ、
前記結晶構造を有する半導体膜に第２のパターニングを行って、島状にし、
前記第２のパターニングによって露出したゲイト絶縁膜に第３のパターニングを行って、前記ゲイト電極とのコンタクトホールを形成し、
前記結晶性珪素膜上に第２の導電膜を形成し、
前記第２の導電膜に第４のパターニングを行って、前記ソース配線と、ソース電極及びドレイン電極と、前記補助容量の第２の電極と、を形成し、
前記ソース電極及びドレイン電極をマスクとして、前記第１の半導体層をエッチングして、前記薄膜トランジスタのチャネル形成領域を形成する
ことを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至７のいずれか一において、
前記結晶構造を有する半導体膜にレーザ光又は当該レーザ光と同等の強度を持つ強光を照射することを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至７のいずれか一において、
前記結晶構造を有する半導体膜に、ランプアニールを行うことを特徴とする半導体装置の作製方法。
ことを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至９のいずれか一において、
前記加熱処理としてランプアニールを用いて、前記導電層に、前記結晶構造を有する半導体膜中の前記触媒元素をゲッタリングさせることを特徴とする半導体装置の作製方法。