【手続補正書】
【提出日】平成17年9月26日(2005.9.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項９
【補正方法】変更
【補正の内容】
【請求項９】  各前記第１のビット線の前記一端側および前記他端側にそれぞれ対応して配置される第１および第２のデータ線と、
データ書込時において、前記第１および第２のデータ線と相補のデータを伝達するための逆相データ線とをさらに備え、
前記データ書込回路は、前記データ書込時に前記書込データに応じて、前記第１および第２のデータ線の一方を、前記第１および第２の電圧の一方に設定するとともに、前記逆相データ線を前記第１および第２の電圧の他方に設定し、
前記複数のビット線駆動部の各々は、
前記対応する第１のビット線上の前記第１および第２のノードと、前記第１および第２のデータ線との間にそれぞれ設けられる第１および第２の駆動スイッチと、
前記対応する第１のビット線上の１つの前記中間ノードと前記逆相データ線との間に設けられる第３の駆動スイッチとを有し、
前記データ書込時に、前記選択列において、前記第１および第２の駆動スイッチの一方と、前記第３の駆動スイッチとがオンされる、請求項８に記載の薄膜磁性体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】  複数のメモリセル列にそれぞれ対応して設けられ、各々が対応する前記第１のビット線と相補ビット線対を形成する複数の第２のビット線と、
各前記第１のビット線の両端にそれぞれ対応して配置される第１および第２のデータ線対とを備え、
前記第１および第２のデータ線対の各々は、前記データ書込時において、互いに相補のデータを伝達するための２本のデータ線を含み、
前記データ書込回路は、前記データ書込時に前記書込データに応じて、前記第１および第２のデータ線対の一方を構成する前記２本のデータ線を、前記第１および第２の電圧の一方および他方にそれぞれ設定し、
前記複数のビット線駆動部の各々は、
前記対応する第１および第２のビット線上の前記第１のノードと前記第１のデータ線対との間に設けられる第１の駆動スイッチと、
前記対応する第１および第２のビット線上の前記第２のノードと前記第２のデータ線対との間に設けられる第２の駆動スイッチと、
前記対応する第１のビット線上の１つの前記中間ノードおよび前記対応する第２のビット線上の１つの中間ノードの間に設けられる第３の駆動スイッチとを有し、
前記データ書込時に、前記選択列において、前記第１および第２の駆動スイッチの一方と、前記第３の駆動スイッチとがオンされる、請求項８に記載の薄膜磁性体記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項１８
【補正方法】変更
【補正の内容】
【請求項１８】  行列状に配置され、各々が第１および第２のデータ書込磁界の印加に応答して書込まれたデータを記憶する複数のメモリセルと、
複数のメモリセル行にそれぞれ対応して設けられ、選択行において、前記第１のデータ書込磁界を生じさせる前記第１のデータ書込電流を流すための複数のライトワード線と、
複数のメモリセル列にそれぞれ対応して設けられ、選択列において、前記第２のデータ書込磁界を生じさせる前記第２のデータ書込電流を書込データに応じた方向に流すための複数のビット線と、
前記選択行において、対応する前記ライトワード線の少なくとも一部分において、前記第１のデータ書込電流を流すためのライトワード線駆動回路とを備え、
各前記ライトワード線は、中間ノードにおいて第１の電圧と接続され、
前記ライトワード線駆動回路は、前記複数のメモリセル行の各々において、対応する前記ライトワード線上の、一端側に相当する第１ノードおよび他端側に相当する第２ノードにそれぞれ対応して設けられる第１および第２の駆動スイッチを含み、
前記選択行において、前記第１および第２の駆動スイッチのうちの、選択メモリセルと前記中間ノードとの位置関係に応じて選択された一方は、対応するノードを第２の電圧と接続する、薄膜磁性体記憶装置。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項２１
【補正方法】変更
【補正の内容】
【請求項２１】  行列状に配置され、各々が第１および第２のデータ書込磁界の印加に応答して書込まれたデータを記憶する複数のメモリセルと、
複数のメモリセル行にそれぞれ対応して設けられ、選択行において、前記第１のデータ書込磁界を生じさせる第１のデータ書込電流を所定方向に流すための複数のライトワード線と、
複数のメモリセル列にそれぞれ対応して設けられ、選択列において、前記第１のデータ書込磁界を生じさせる第２のデータ書込電流を書込データに応じた方向に流すための複数の第１および第２のビット線とを備え、
各前記第１および第２のビット線は、前記複数のメモリセルよりも上層側の異なる配線層にそれぞれ形成された第１および第２の金属配線を用いて設けられ、
同一のメモリセル列に対応する前記第１および第２のビット線は、長手方向の所定個所において、上下方向に互いに交差するように配置され、
前記データ書込時において、前記選択列に対応する前記第１および第２のビット線のうちの選択メモリセルとの距離が短い一方のビット線の一端側を、第１および第２の電圧のうちの前記書込データに応じた一方に設定するとともに、前記一方のビット線の他端側を、前記第１および第２の電圧のうちの他方に設定するためのデータ書込回路をさらに備える、薄膜磁性体記憶装置。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
好ましくは、薄膜磁性体記憶装置は、各第１のビット線の一端側および他端側にそれぞれ対応して配置される第１および第２のデータ線と、データ書込時において、第１および第２のデータ線と相補のデータを伝達するための逆相データ線とをさらに備え、データ書込回路は、データ書込時に書込データに応じて、第１および第２のデータ線の一方を、第１および第２の電圧の一方に設定するとともに、逆相データ線を第１および第２の電圧の他方に設定し、各ビット線駆動部は、対応する第１のビット線上の第１および第２のノードと、第１および第２のデータ線との間にそれぞれ設けられる第１および第２の駆動スイッチと、対応する第１のビット線上の１つの中間ノードと逆相データ線との間に設けられる第３の駆動スイッチとを有し、データ書込時に選択列において、第１および第２の駆動スイッチの一方と、第３の駆動スイッチとがオンされる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
また好ましくは、薄膜磁性体記憶装置は、複数のメモリセル列にそれぞれ対応して設けられ、各々が対応する第１のビット線と相補ビット線対を形成する複数の第２のビット線と、各第１のビット線の両端にそれぞれ対応して配置される第１および第２のデータ線対とを備え、第１および第２のデータ線対の各々は、データ書込時において、互いに相補のデータを伝達するための２本のデータ線を含み、データ書込回路は、データ書込時に書込データに応じて、第１および第２のデータ線対の一方を構成する２本のデータ線を、第１および第２の電圧の一方および他方にそれぞれ設定し、各ビット線駆動部は、対応する第１および第２のビット線上の第１のノードと第１のデータ線対との間に設けられる第１の駆動スイッチと、対応する第１および第２のビット線上の第２のノードと第２のデータ線対との間に設けられる第２の駆動スイッチと、対応する第１のビット線上の１つの中間ノードおよび対応する第２のビット線上の１つの中間ノードの間に設けられる第３の駆動スイッチとを有し、データ書込時に、選択列において、第１および第２の駆動スイッチの一方と、第３の駆動スイッチとがオンされる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
この発明のさらに他の構成に従う薄膜磁性体記憶装置は、行列状に配置され、各々が第１および第２のデータ書込磁界の印加に応答して書込まれたデータを記憶する複数のメモリセルと、複数のメモリセル行にそれぞれ対応して設けられ、選択行において、第１のデータ書込磁界を生じさせる第１のデータ書込電流を流すための複数のライトワード線と、複数のメモリセル列にそれぞれ対応して設けられ、選択列において、第２のデータ書込磁界を生じさせる第２のデータ書込電流を書込データに応じた方向に流すための複数のビット線と、選択行において、対応するライトワード線の少なくとも一部分において、第１のデータ書込電流を流すためのライトワード線駆動回路とを備え、各ライトワード線は、中間ノードにおいて第１の電圧と接続され、ライトワード線駆動回路は、複数のメモリセル行の各々において、対応するライトワード線上の、一端側に相当する第１ノードおよび他端側に相当する第２ノードにそれぞれ対応して設けられる第１および第２の駆動スイッチを含み、選択行において、第１および第２の駆動スイッチのうちの、選択メモリセルと中間ノードとの位置関係に応じて選択された一方は、対応するノードを第２の電圧と接続する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１３６
【補正方法】変更
【補正の内容】
【０１３６】
データ読出時には、各メモリセル列において、逆相データバス／ＷＤＢおよびビット線ＢＬ，／ＢＬの間は電気的に切離され、さらに、データバスＤＢｌおよびＤＢｒの少なくとも一方に対してデータ書込電流を供給することによって、実施の形態３と同様のデータ読出が実行される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１８４
【補正方法】変更
【補正の内容】
【０１８４】
選択列において、選択メモリセルがメモリセルブロックＭＢａに属する場合には、ビット線ドライバＢＤＶａおよびＢＤＶｍは、対応するノードＮａおよびＮｍを、電源電圧Ｖｃｃおよび接地電圧ＧＮＤの書込データに応じた一方ずつへ駆動する。一方、ビット線ドライバＢＤＶｂは、ノードＮｂを電源電圧Ｖｃｃおよび接地電圧ＧＮＤのいずれへも駆動しない。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１８５
【補正方法】変更
【補正の内容】
【０１８５】
これに対して、選択メモリセルがメモリセルブロックＭＢｂに属する場合には、選択列において、ビット線ドライバＢＤＶｂおよびＢＤＶｍは、対応するノードＮｂおよびＮｍを、電源電圧Ｖｃｃおよび接地電圧ＧＮＤの書込データに応じた一方ずつへ駆動し、ビット線ドライバＢＤＶａは、ノードＮａを電源電圧Ｖｃｃおよび接地電圧ＧＮＤのいずれへも駆動しない。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１８７
【補正方法】変更
【補正の内容】
【０１８７】
一方、データ書込時の非選択列においては、ビット線ドライバＢＤＶａ，ＢＤＶｂ，ＢＤＶｍは、対応するノードＮａ，Ｎｂ，Ｎｍを接地電圧ＧＮＤへ駆動して、意図しない電流が流れることを防止する。また、データ書込時以外には、各ビット線ドライバＢＤＶａ，ＢＤＶｂ，ＢＤＶｍは、対応するノードＮａ，Ｎｂ，Ｎｍを電源電圧Ｖｃｃおよび接地電圧ＧＮＤのいずれへも駆動しない。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０２３６
【補正方法】変更
【補正の内容】
【０２３６】
言換えれば、図１６に示した様に、読出選択ゲートをビット線ドライバよりも外側に設ける構成とすれば、データ書込電流の経路長を相対的に短縮して、当該経路の電気抵抗を低減できる。したがって、データ書込速度の向上および低消費電力化を図ることができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０２３９
【補正方法】変更
【補正の内容】
【０２３９】
図１９は、実施の形態７に従うメモリアレイの周辺構成を示す回路図である。
図１９を参照して、実施の形態７に従う構成においては、ビット線ＢＬは、２本ずつの複数のグループに分割され、各グループにおいて、対応する２本のビット線の中間点（すなわち中間ノードＮｍ）同士は電気的に結合される。図１９では、隣接する２本ずつのビット線によって、各グループが構成されている。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０２４２
【補正方法】変更
【補正の内容】
【０２４２】
データ書込時に選択メモリセルがメモリセルブロックＭＢａに属する場合には、データ書込回路（図示せず）からの書込制御信号に応答して、選択ブロックに対応する２個のビット線ドライバＢＤＶａは、対応するノードＮａのそれぞれを、電源電圧Ｖｃｃおよび接地電圧ＧＮＤの書込データに応じた一方ずつへ駆動する。一方、選択ブロックに対応する２個のビット線ドライバＢＤＶｂは、対応するノードＮｂを電源電圧Ｖｃｃおよび接地電圧ＧＮＤのいずれへも駆動しない。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０２４３
【補正方法】変更
【補正の内容】
【０２４３】
これに対して、選択メモリセルがメモリセルブロックＭＢｂに属する場合には、選択ブロックに対応する２個のビット線ドライバＢＤＶｂは、対応するノードＮｂのそれぞれを、電源電圧Ｖｃｃおよび接地電圧ＧＮＤの書込データに応じた一方ずつへ駆動する。一方、選択ブロックに対応する２個のビット線ドライバＢＤＶａは、対応するノードＮａを電源電圧Ｖｃｃおよび接地電圧ＧＮＤのいずれへも駆動しない。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０２４４
【補正方法】変更
【補正の内容】
【０２４４】
この結果、中間ノードに対応してビット線ドライバを配置することなく、図１１に示した構成と同様に、選択列のビット線上において選択メモリセルに対応する部分（ノードＮａ〜Ｎｍ〜Ｎａ間あるいはノードＮｂ〜Ｎｍ〜Ｎｂ間）のみに、書込データに応じた方向のデータ書込電流を流すことができる。したがって、データ書込電流の経路を低抵抗化して、低電圧動作時にも必要なデータ書込電流の供給を容易にするとともに、データ書込動作を高速化できる。さらに、選択列の非選択メモリセルに対するデータ誤書込についても抑制することができる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０２４５
【補正方法】変更
【補正の内容】
【０２４５】
一方、データ書込時の非選択グループにおいては、意図しない電流が流れることを防止するために、ビット線ドライバＢＤＶａ，ＢＤＶｂは、対応するノードＮａ，Ｎｂを接地電圧ＧＮＤへ駆動する。また、データ書込時以外には、各ビット線ドライバＢＤＶａ，ＢＤＶｂは、対応するノードＮａ，Ｎｂを電源電圧Ｖｃｃおよび接地電圧ＧＮＤのいずれへも駆動しない。