【手続補正書】
【提出日】平成17年5月11日(2005.5.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】  明細書
【発明の名称】  共振形系統連系インバータの保護装置
【特許請求の範囲】
【請求項１】  高周波トランスと、前記高周波トランスの１次巻線に共振接続した共振コンデンサと、前記１次巻線と前記共振コンデンサとによる共振回路を直流電源に開閉接続する前段インバータと、前記高周波トランスの２次巻線の高周波出力を整流して直流電圧を出力する整流手段と、前記整流手段が出力する直流電圧を所定周波数の交流電圧に変換する後段インバータと、前記後段インバータの出力における高周波成分を除去するフィルタと、前記フィルタの出力を系統に接続するリレーと、前記前段インバータを駆動する前段インバータ制御手段と、前記後段インバータを駆動する後段インバータ制御手段と、全体の動作を制御するマイクロコンピュータとを備えた共振形系統連系インバータにおいて、前記系統の過電圧を検出する過電圧検出手段と、インバータ保護手段とを備え、前記インバータ保護手段は、前記過電圧に対応して少なくとも前記前段インバータのスイッチング素子を直ちにオフとするようにした共振形系統連系インバータの保護装置。
【請求項２】  系統への過電流を検出する過電流検出手段を備え、前記過電流検出手段は、検出結果をインバータ保護手段または後段インバータ制御手段のいずれかに出力するようにした請求項１記載の共振形系統連系インバータの保護装置。
【請求項３】  後段インバータに出力される直流電圧における過電圧を検出する直流過電圧検出手段を備え、前記直流過電圧検出手段は、検出結果をインバータ保護手段または後段インバータ制御手段のいずれかに出力するようにした請求項１記載の共振形系統連系インバータの保護装置。
【請求項４】  系統への過電流を検出する過電流検出手段を備え、前記過電流検出手段は、過電流を検出するために設定する所定の保護レベルを２段階に備え、前記系統を接続するリレーを開閉する前後では通常動作時の保護レベルより高い保護レベルを設定するようにした請求項２記載の共振形系統連系インバータの保護装置。
【請求項５】  系統への過電流を検出する過電流検出手段を備え、前記過電流検出手段は、過電流を検出したとき後段インバータのスイッチング素子を所定時間だけオフとする信号を後段インバータ制御手段に出力するようにした請求項２ないし請求項４のいずれかに記載の共振形系統連系インバータの保護装置。
【請求項６】  ゼロクロス停止手段を備え、前記ゼロクロス停止手段は、過電流検出手段により過電流を検出したとき、出力電流におけるつぎのゼロクロス付近を所定時間だけ後段インバータのスイッチング素子をオフとするようにした請求項５記載の共振形系統連系インバータの保護装置。
【請求項７】  後段インバータに出力される直流電圧における過電圧を検出する直流過電圧検出手段を備え、前記直流過電圧検出手段は、所定の過電圧期間幅を超える前記過電圧に対してのみ検出結果を出力するようにした請求項３、請求項５、請求項６のいずれかに記載の共振形系統連系インバータの保護装置。
【請求項８】  系統電圧と出力電流との位相差に対応する期間だけ後段インバータにおけるスイッチング素子をオフとする位相差検出手段を備えた請求項１記載の共振形系統連系インバータの保護装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流電力を入力し、接続した負荷または配電系統に適合するように交流電力に変換して供給する共振形系統連系インバータの保護装置に関する。
【０００２】
【従来の技術】
以下、従来から使用されている共振形系統連系インバータについて図面を参照しながら説明する。図２３は従来の共振形系統連系インバータの一例の構成を示すブロック図である。図２３において、共振形系統連系インバータは、高周波トランス１と、高周波トランス１の１次巻線に接続した前段インバータ２と、高周波トランス１の１次巻線に共振接続した共振コンデンサ３と、高周波トランス１の２次巻線に接続した整流手段４と、整流手段４の出力を所定の周波数に変換する後段インバータ５と、前段インバータ２を駆動させる前段インバータ制御手段６と、後段インバータ５を駆動する後段インバータ制御手段７と、波形平滑用のフィルタ８と、フィルタ８の出力を開閉するリレー９と、フィルタ８が出力する電圧を検出する電圧検出手段１７と、出力電流を検出する電流検出手段１８と、全体の動作を制御するマイクロコンピュータ１２とを備え、直流電源１０の直流電力を交流電力に変換して系統に供給している。前段インバータ２はＩＧＢＴなどのスイッチング素子２ａと逆導通ダイオード１３とで構成され、後段インバータ５は４個のＩＧＢＴなどのスイッチング素子５ａ、５ｂ、５ｃ、および５ｄで構成される。なお、１５は直流電源１０に並列接続された平滑コンデンサである。
【０００３】
上記構成において、後段インバータ５は、後段インバータ制御手段７の指示によって動作している。すなわち、出力電流ＩＯのゼロクロス前後はＰＷＭ制御で、それ以外の区間はスイッチング素子５ａとスイッチング素子５ｄ、スイッチング素子５ｂとスイッチング素子５ｃとがそれぞれ対になって順次導通する。これにより、後段インバータ５の出力は５０Ｈｚまたは６０Ｈｚの交流となり、系統に５０Ｈｚまたは６０Ｈｚの交流電力を供給している。
【０００４】
このとき、過電流は電流検出手段１８の情報、過電圧は電圧検出手段１７の情報をマイクロコンピュータ１２で処理して共振形系統連系インバータの動作を停止させていた。
【０００５】
【発明が解決しようとする課題】
このような従来の共振形系統連系インバータでは、系統および負荷変動により過電流や過電圧が発生すると、電圧検出手段１７と電流検出手段１８の情報をマイクロコンピュータ１２で処理して前段インバータ２および後段インバータ５における各スイッチング素子の動作を停止していたので、この停止するまでの時間で前記スイッチング素子の耐圧を超えて破壊すると言う問題を有していた。
【０００６】
また、小形軽量化のためにフィルタ８のコイルを小さくすると本来は出力電流が負荷変動に対して速やかに追従するところが、敏感に反応して過電流となり、インバータ動作を停止させてしまうと言う問題も有していた。
【０００７】
本発明は上記の課題を解決するもので、過電圧や過電流に的確に対応して各スイッチング素子を保護できるようにした共振形系統連系インバータの保護装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１に係わる本発明は、高周波トランスと、前記高周波トランスの１次巻線に共振接続した共振コンデンサと、前記１次巻線と前記共振コンデンサとによる共振回路を直流電源に開閉接続する前段インバータと、前記高周波トランスの２次巻線の高周波出力を整流して直流電圧を出力する整流手段と、前記整流手段が出力する直流電圧を所定周波数の交流電圧に変換する後段インバータと、前記後段インバータの出力における高周波成分を除去するフィルタと、前記フィルタの出力を系統に接続するリレーと、前記前段インバータを駆動する前段インバータ制御手段と、前記後段インバータを駆動する後段インバータ制御手段と、全体の動作を制御するマイクロコンピュータとを備えた共振形系統連系インバータにおいて、前記系統の過電圧を検出する過電圧検出手段と、インバータ保護手段とを備え、前記インバータ保護手段は、前記過電圧に対応して少なくとも前記前段インバータのスイッチング素子を直ちにオフとするようにした共振形系統連系インバータの保護装置である。
【０００９】
本発明により、系統の過電圧を過電圧検出手段により直接的に検出し、検出した過電圧に対応して、インバータ保護手段により直接的に少なくとも前段インバータのスイッチング素子をマイクロコンピュータを介することなく直ちにオフとして、スイッチング素子が耐圧を超えて破壊する事態を防止することができる。なお、インバータ保護手段は、後段インバータのスイッチング素子についてもオフとするようにしてもよい言うまでもない。
【００１０】
請求項２に係わる本発明は、系統への過電流を検出する過電流検出手段を備え、前記過電流検出手段は、検出結果をインバータ保護手段または後段インバータ制御手段のいずれかに出力するようにした請求項１に係わる共振形系統連系インバータの保護装置である。
【００１１】
本発明により、系統への過電流を過電流検出手段により直接的に検出し、検出した過電流に対応して、インバータ保護手段により直接的に少なくとも前段インバータのスイッチング素子をマイクロコンピュータを介することなく直ちにオフとして、スイッチング素子が耐電流を超えて破壊する事態を防止することができる。
【００１２】
なお、検出結果で後段インバータのスイッチング素子のみをオフとする構成にすれば、全体の動作は停止しないので、変動に対する追従性が優れた保護装置とすることができる。
【００１３】
また、インバータ保護手段は、後段インバータのスイッチング素子についてもオフとするようにしてもよい言うまでもない。
【００１４】
請求項３に係わる本発明は、後段インバータに出力される直流電圧における過電圧を検出する直流過電圧検出手段を備え、前記直流過電圧検出手段は、検出結果をインバータ保護手段または後段インバータ制御手段のいずれかに出力するようにした請求項１に係わる共振形系統連系インバータの保護装置である。
【００１５】
本発明により、後段インバータの過電圧を直流過電圧検出手段により直接的に検出し、検出した過電圧に対応して、インバータ保護手段により直接的に少なくとも前段インバータのスイッチング素子をマイクロコンピュータを介することなく直ちにオフとしたり、後段インバータのスイッチング素子を直接的にマイクロコンピュータを介することなく直ちにオフとすることにより、スイッチング素子が耐圧を超えて破壊する事態を防止することができる。
【００１６】
なお、検出結果で後段インバータのスイッチング素子のみをオフとする構成にすれば、全体の動作は停止しないので、変動に対する追従性が優れた保護装置とすることができる。
【００１７】
また、インバータ保護手段は、後段インバータのスイッチング素子についてもオフとするようにしてもよい言うまでもない。
【００１８】
請求項４に係わる本発明は、系統への過電流を検出する過電流検出手段を備え、前記過電流検出手段は、過電流を検出するために設定する所定の保護レベルを２段階に備え、前記系統を接続するリレーを開閉する前後では通常動作時の保護レベルより高い保護レベルを設定するようにした請求項２に係わる共振形系統連系インバータの保護装置である。
【００１９】
本発明により、系統と共振形系統連系インバータとをリレーで開閉した場合のインパルス電流で停止する事態を防止することができる。
【００２０】
請求項５に係わる本発明は、系統への過電流を検出する過電流検出手段を備え、前記過電流検出手段は、過電流を検出したとき後段インバータのスイッチング素子を所定時間だけオフとする信号を後段インバータ制御手段に出力するようにした請求項２ないし請求項４のいずれかに係わる共振形系統連系インバータの保護装置である。
【００２１】
本発明により、後段インバータのスイッチング素子を保護するのに必要十分な時間だけオフとして過電流による破壊を防止することができる。
【００２２】
請求項６に係わる本発明は、ゼロクロス停止手段を備え、前記ゼロクロス停止手段は、過電流検出手段により過電流を検出したとき、出力電流におけるつぎのゼロクロス付近を所定時間だけ後段インバータのスイッチング素子をオフとするようにした請求項５に係わる共振形系統連系インバータの保護装置である。
【００２３】
本発明により、過電流の発生に伴って発生するつぎのゼロクロス近傍の過電流に対しても後段インバータのスイッチング素子を過電流から保護することができる。
【００２４】
請求項７に係わる本発明は、後段インバータに出力される直流電圧における過電圧を検出する直流過電圧検出手段を備え、前記直流過電圧検出手段は、所定の過電圧期間幅を超える前記過電圧に対してのみ検出結果を出力するようにした請求項３、請求項５、請求項６のいずれかに係わる共振形系統連系インバータの保護装置である。
【００２５】
本発明により、後段インバータへの直流電圧における短い時間幅の過電圧に対しては後段インバータのスイッチング素子をオフとしないので、過敏な反応を防止することができる。
【００２６】
なお、このような過電圧に対しては、たとえばツエナーダイオードなどで保護することができる。
【００２７】
請求項８に係わる本発明は、系統電圧と出力電流との位相差に対応する期間だけ後段インバータにおけるスイッチング素子をオフとする位相差検出手段を備えた請求項１に係わる共振形系統連系インバータの保護装置である。
【００２８】
本発明により、過電流検出によらずに後段インバータのスイッチング素子をオフとすることができる。
【００２９】
【発明の実施の形態】
請求項１に係わる本発明において、過電圧検出手段は系統における過電圧を検出する手段を意味し、実施例では系統の電圧の整流波形の電圧を所定の保護レベルの電圧とコンパレータにより比較して検出し、検出結果をパルス信号として出力するが、実現手段についてはとくに限定しないが、高速動作を要求する。また、インバータ保護手段は前記過電圧検出手段による検出結果のパルス信号を入力し、少なくとも前段インバータにスイッチング素子を直ちにオフとする信号を前段インバータ制御手段に出力する。このオフとする判断と指令はマイクロコンピュータによらずにインバータ保護手段自身が行うので、速やかに実行され、制御遅れによるスイッチング素子の破壊を回避する。また、前記信号はマイクロコンピュータにも出力されて、マイクロコンピュータは前段インバータ制御手段への駆動制御を停止する。なお、インバータ保護手段は、後段インバータ制御手段を介して後段インバータのスイッチング素子についてもオフとするようにしてもよい。
【００３０】
請求項２に係わる本発明において、過電流検出手段は系統における過電流を検出する手段を意味し、実施例では系統への出力電流を検出する電流検出手段が出力する電流に比例した電圧を入力し、２つのコンパレータにより電流の正方向と負方向とに対応する正側の保護レベルの電圧と負側の保護レベルの電圧と比較して過電流を検出し、検出結果をパルス信号として出力するが、実現手段についてはとくに限定するものではない。なお、この検出結果は、インバータ保護手段に出力してもよいし、後段インバータ制御手段に直接に出力するようにしてもよい。
【００３１】
請求項３に係わる本発明において、直流過電圧検出手段は、整流手段から後段インバータに出力される直流電圧における過電圧を検出する手段を意味し、直流電圧であるため、実施例では、前記系統の過電圧検出手段における整流のためのダイオードブリッジを除いた構成としているが、実現手段についてはとくに限定するものではない。なお、この検出結果は、インバータ保護手段に出力してもよいし、後段インバータ制御手段に直接に出力するようにしてもよい。
【００３２】
請求項４に係わる本発明において、過電流検出手段が過電流を検出するための保護レベルを２段階に備え、実施例においては、電源電圧の抵抗分割で保護レベルを設定し、その分割比をスイッチにより切り替えるが、実現手段についてはとくに限定するものではない。
【００３３】
請求項５に係わる本発明において、過電流検出手段は、過電流を検出したとき、後段インバータのスイッチング素子を所定時間だけオフとする信号を出力する手段を意味し、実施例においては、過電流を検出したトリガをもとに時定数回路で所定時間幅のパルスを出力するが、実現手段についてはとくに限定するものではない。
【００３４】
請求項６に係わる本発明において、ゼロクロス停止手段は、系統への過電流を検出した直後における出力電流のゼロクロス近傍を所定時間だけオフとする信号を出力する手段を意味する。実施例では、過電流検出手段から検出信号を入力したとき、つぎの出力電流のゼロクロス近傍を検出し、その時点から後段インバータ制御手段に所定時間だけオフとする信号を出力するが、実現手段についてはとくに限定するものではない。
【００３５】
請求項７に係わる本発明において、直流過電圧検出手段は、実施例においては、請求項３に係わる直流過電圧検出手段と同じ構成とし、その構成における時定数回路の時定数を大きく設定したものとしており、過電圧検出によるトリガを前記時定数回路を介してコンパレータで比較するとき、大きい時定数のために比較レベルに達しないことで検出結果を出力しない構成としているが、実現手段についてはとくに限定するものではない。
【００３６】
請求項８に係わる本発明において、位相差検出手段は、系統電圧と出力電流との位相差を検出し、その位相差分の期間だけ後段インバータのスイッチング素子をオフとする信号を出力する手段を意味し、実施例では、系統電圧のゼロボルトパルスと出力電流のゼロカレントパルスとの排他的ＮＯＲにより位相差が発生している期間に対応するパルスを生成して後段インバータ制御手段に出力するが、実現手段についてはとくに限定するものではない。
【００３７】
以下、本発明の実施例について説明する。
【００３８】
【実施例】
（実施例１）
以下、本発明の共振形系統連系インバータの保護装置の実施例１について図面を参照しながら説明する。図１は本実施例の構成を示すブロック図である。なお、図２３に示した従来例と同じ構成要素には同一番号を付与して詳細な説明を省略する。
【００３９】
本実施例が従来例と異なる点は、系統１１の過電圧を検出する過電圧検出手段２０と、過電圧を検出したとき前段インバータ２と後段インバータ５とを停止するインバータ保護手段５０とを備えたことにある。
【００４０】
上記構成における動作について説明する。スイッチ（図示せず）をオンとして共振形系統連系インバータに直流電源１３の出力を接続すると、共振形系統連系インバータは動作を開始する。高周波トランス１の１次巻線には、前段インバータ２によってスイッチングされた高周波電圧が供給され、高周波トランス１の２次巻線に前記高周波電圧が所定の２次電圧に変換されて出力される。この２次電圧は整流手段４によって整流され、マイクロコンピュータ１２の指示によって駆動される後段インバータ５により、５０Ｈｚまたは６０Ｈｚの交流に変換される。したがって、系統１１には５０Ｈｚまたは６０Ｈｚの交流電力が供給される。
【００４１】
図２および図３は、本実施例における共振動作を示す波形図である。図２において、ＶＧＥは前段インバータ２におけるスイッチング素子２ａを開閉制御するゲート電圧、ＶＣＥはスイッチング素子２ａのコレクタ・エミッタ間電圧、ＶＰは高周波トランス１の１次巻線の電圧、ＩＰは同電流である。前段インバータ制御手段６の指示に基づいて前段インバータ２がオン期間ＴＯＮでオンとなると、高周波トランス１の１次巻線には直線的に増加する電流ＩＰが流れる。このときの電圧ＶＰは直流電源１３の電圧Ｅを示している。つぎに、前段インバータ制御手段６の指示によって前段インバータ２がオフとなると、前記１次巻線のインダクタンスと共振コンデンサ３とによって共振回路が形成され、電圧ＶＰと電流ＩＰは図２に示したような高周波の共振波形となる。すなわち、共振時の１次巻線のインダクタンスをＬ１、共振時の共振コンデンサ３の容量をＣとすると、オン期間ＴＯＮの期間中に１次巻線のインダクタンスに貯えられたエネルギーが、共振コンデンサ３の容量によって蓄積電荷のエネルギーに変換され、さらに、前記容量が貯えたエネルギーが前記インダクタンスのエネルギーに変換される。こうして高周波トランス１の１次巻線には高周波の電流ＩＰが流れ、この電流ＩＰにより高周波の電圧ＶＰが発生している。したがって、高周波トランス１の２次巻線には、前記１次巻線に発生した電圧ＶＰと相似の高周波の電圧が発生する。このとき、オン期間ＴＯＮの時間幅を変えるとことで電流ＩＰの電流量と電圧ＶＣＥのピーク電圧値とを変えることができる。
【００４２】
上記の発振動作を図３に基づいてマクロ的に説明する。マイクロコンピュータ１２は、出力電流ＩＯが正弦波になるようにオン期間ＴＯＮの時間幅を制御している。このとき、電圧ＶＣＥのエンベロープはオン期間ＴＯＮの時間幅を制御することで図３に示したようになる。２次巻線にはＶＣＥと同様の電圧が発生し、図に示した電流ＩＰＳが２次巻線に発生する。この電流ＩＰＳを整流手段４により整流し、後段インバータ５は、後段インバータ制御手段７の指示によって出力電流ＩＯのゼロクロス前後はＰＷＭ制御で、それ以外の区間はスイッチング素子５ａとスイッチング素子５ｄ、またはスイッチング素子５ｂとスイッチング素子５ｃが交互に駆動され、それぞれ電流Ｉａと電流Ｉｂとに切り替え、フィルタ８で電流波形が平滑されることで、５０Ｈｚまたは６０Ｈｚの交流に変換され、系統１４には５０Ｈｚまたは６０Ｈｚの交流電力が供給される。
【００４３】
つぎに、過電圧検出手段２０およびインバータ保護手段５０について説明する。図４は過電圧検出手段２０の構成を示す回路図、図５はその動作を示す波形図である。まず、ダイオードブリッジ２０１は、系統電圧ＶＯを全波整流した波形の電圧Ｖａを入力コンパレータ２０２に入力する。入力コンパレータ２０２は、電圧Ｖａを所定の保護レベルの電圧Ｖｂと比較する。Ｖａ＞Ｖｂのとき、入力コンパレータ２０２の出力電圧Ｖｃはオン状態、すなわちＨｉレベルになる。また、Ｖａ＜Ｖｂのときは、入力コンパレータ２０２の出力電圧Ｖｃはオフ状態、すなわちＬｏｗレベルになる。通常動作時では電圧Ｖａは保護レベルの電圧Ｖｂ以下となるので、出力電圧ＶｃはＨｉレベルとなる。一方、過電圧になると電圧Ｖａは電圧Ｖｂ以上となるので、出力電圧ＶｃはＬｏｗレベルとなる。
【００４４】
つぎに、タイマ・コンパレータ２０３は電圧Ｖｄと電圧Ｖｅを比較する。Ｖｄ＞Ｖｅのとき、タイマ・コンパレータ２０３の出力電圧ＶｆはＨｉレベルとなる。また、Ｖｄ＜Ｖｅのとき、タイマ・コンパレータ２０３の出力電圧ＶｆはＬｏｗレベルとなる。通常動作時はＶｄ＝ＶｃｃでＶｄ＞Ｖｅにより、出力電圧ＶｆはＨｉレベルである。また、過電圧保護がかかると出力電圧ＶｃはＬｏｗレベルになり、コンデンサＣ１は時定数τ１＝Ｒ１・Ｃ１で放電されるので、Ｖｄ＜Ｖｅとなると出力電圧ＶｆはＬｏｗレベルとなる。過電圧保護がかからなくなると出力電圧ＶｃはＨｉレベルになり、コンデンサＣ１は時定数τ２＝Ｒ２・Ｃ１（ただし、Ｒ１＜Ｒ２）で充電されるので、Ｖｄ＞ＶｅとなるとＶｆはＨｉレベルとなる。このように過電圧検出手段２０は、電圧Ｖｂにより過電圧の保護レベルを設定して、この保護レベル以上の過電圧になるとＬｏｗレベルのパルスが発生する。
【００４５】
インバータ保護手段５０は、過電圧検出手段２０から発生したＬｏｗレベルのパルスを検出すると直ちに前段インバータ２と後段インバータ５とを停止させる。さらに、マイクロコンピュータ１２にも情報を送るので、そののちマイクロコンピュータ１２が前段インバータ２と後段インバータ５とを停止させるとともに、リレー９をオフとする。
【００４６】
以上のように本実施例によれば、過電圧検出手段２０により系統１１の系統電圧ＶＯが所定の保護レベルを超えたことを検出したとき、インバータ保護手段１７により直ちに前段インバータ２および後段インバータ５を停止させるとともに、マイクロコンピュータ１２の制御動作を停止させ、リレー９をオフとすることにより、系統１４や負荷変動などにより系統電圧ＶＯに過電圧が発生しても前段インバータ２および後段インバータ５における各スイッチング素子が破壊に至る事態を防止することができる。
【００４７】
（実施例２）
以下、本発明の共振形系統連系インバータの保護装置の実施例２について図面を参照しながら説明する。図６は本実施例の構成を示すブロック図である。なお、図１と同じ構成要素には同一番号を付与して詳細な説明を省略する。本実施例が実施例１と異なる点は、系統１１に流れる出力電流ＩＯを検出する電流検出手段３１と、系統１１の過電流を検出するための過電流検出手段３０とを備え、出力電流ＩＯの過電流に対しても保護動作するようにしたことにある。なお、電流検出手段３１は電流／電圧変換できるものである。
【００４８】
上記構成における動作について図面を参照しながら説明する。図７は過電流検出手段１８の構成を示す回路図、図８はその動作を示す波形図である。先ず、出力電流ＩＯが電流検出手段３１により検出され、過電流検出手段３０における入力コンパレータと入力コンパレータとに入力される。入力コンパレータは電流検出手段３１で検出された出力電流ＩＯに対応する電圧Ｖｑを正側の保護レベルの電圧Ｖｊと比較し、入力コンパレータは電圧Ｖｑを負側の保護レベルの電圧Ｖｋと比較する。
【００４９】
Ｖｑ＞Ｖｋのとき、入力コンパレータの出力電圧Ｖｒはオン状態になり、Ｖｑ＜Ｖｊのとき、入力コンパレータの出力電圧Ｖｒはオン状態になる。また、Ｖｊ＜Ｖｑ＜Ｖｋのとき、入力コンパレータおよび入力コンパレータの出力電圧Ｖｒはオフ状態になる。通常動作時は電圧Ｖｑは負側の保護レベルの電圧Ｖｋ以上、正側の保護レベルの電圧Ｖｊ以下となるので、出力電圧ＶｒはＨｉレベルとなる。また、過電流保護がかかる場合はＶｑ＞Ｖｊ、またはＶｑ＜Ｖｋとなるので、出力電圧ＶｒはＬｏｗレベルとなる。
【００５０】
つぎに、タイマ・コンパレータ３０３は電圧Ｖｓを電圧Ｖ４と比較する。Ｖｓ＞Ｖ４のとき、タイマ・コンパレータ３０３の出力電圧ＶｕはＨｉレベルとなる。また、Ｖｓ＜Ｖ４のとき、タイマ・コンパレータ３０３の出力電圧ＶｕはＬｏｗレベルとなる。通常動作時はＶｓ＝ＶｃｃであるのでＶｓ＞Ｖ４により、出力電圧ＶｕはＨｉレベルである。また、過電流保護がかかる場合は出力電圧ＶｒはＬｏｗレベルになる。コンデンサＣ１は時定数τ１＝Ｒ１・Ｃ１（ただし、Ｒ１＜Ｒ２）で放電されるので、Ｖｓ＜Ｖ４となると出力電圧ＶｕはＬｏｗレベルとなる。また、過電流保護がかからなくなると出力電圧ＶｒはＨｉレベルになる。コンデンサＣ１は時定数τ２＝Ｒ２・Ｃ１で充電されるので、Ｖｓ＞Ｖ４となると出力電圧ＶｕはＨｉレベルとなる。このように過電流検出手段３０は電圧Ｖｊで正側の過電流の保護レベル、電圧Ｖｋで負側の過電流の保護レベルを設定し、この保護レベル以上の過電流になるとＬｏｗレベルのパルスが発生する。
【００５１】
インバータ保護手段５０は、この過電流検出手段３０から発生したＬｏｗレベルのパルスを検出すると直ちに前段インバータ２および後段インバータ５を停止させる。さらに、マイクロコンピュータ１２にも情報を送るので、そののちマイクロコンピュータ１２が前段インバータ２および後段インバータ５の制御動作を停止し、リレー９をオフとする。
【００５２】
以上のように本実施例によれば、系統１１に流れる出力電流ＩＯにおける過電流を検出する過電流検出手段３０を備え、前記過電流に対応して前段インバータ２および後段インバータ５の動作を直ちに停止させるので、前段インバータ２のスイッチング素子２ａおよび後段インバータ５のスイッチング素子５ａ〜５ｄを安全に保護することができる。
【００５３】
なお、過電圧検出手段３０とインバータ保護手段５０とにより系統１１の過電圧に対して保護できることは言うまでもない。
【００５４】
（実施例３）
以下、本発明の共振形系統連系インバータの保護装置の実施例３について図面を参照しながら説明する。本実施例は請求項３に係わる。
【００５５】
図９は本実施例の構成を示すブロック図である。なお、図１と同じ構成要素には同一番号を付与して詳細な説明を省略する。本実施例が実施例１と異なる点は、過電圧検出手段２０に加えて、後段インバータ５に印加される過電圧を検出する直流過電圧検出手段を備えたことにある。
【００５６】
上記構成における動作について説明する。図１０は本実施例における直流過電圧検出手段の構成を示すブロック図、図１１はその動作を示す波形図である。なお、直流過電圧検出手段の構成は、図４に示した過電圧検出手段の構成からダイオードブリッジ２０１を除いた構成と同等であり、後段インバータ５に印加される電圧が直流電圧であるためにダイオードブリッジ２０１が不要となる他は動作の基本も同等である。
【００５７】
まず、後段インバータ５の電圧Ｖａは入力コンパレータ４０２に入力される。入力コンパレータ４０２は、電圧Ｖａを保護レベルの電圧Ｖｂを比較する。Ｖａ＞Ｖｂのとき、入力コンパレータ４０２の出力電圧Ｖｃはオン状態になる。また、Ｖａ＜Ｖｂのとき、入力コンパレータ４０２の出力電圧Ｖｃはオフ状態になる。通常動作時は電圧Ｖａは電圧Ｖｂ以下となるので、出力電圧ＶｃはＨｉレベルとなる。過電圧保護がかかると電圧Ｖａは電圧Ｖｂ以上となるので、出力電圧ＶｃはＬｏｗレベルとなる。
【００５８】
つぎに、タイマ・コンパレータ４０３は、電圧Ｖｄを電圧Ｖｅと比較する。Ｖｄ＞Ｖｅのとき、タイマ・コンパレータ４０３の出力電圧ＶｆはＨｉレベルとなる。また、Ｖｄ＜Ｖｅのとき、タイマ・コンパレータ４０３の出力電圧ＶｆはＬｏｗレベルとなる。通常動作時はＶｄ＝ＶｃｃでＶｄ＞Ｖｅにより、出力電圧ＶｆはＨｉレベルとなる。一方、過電圧保護がかかると出力電圧ＶｃはＬｏｗレベルになる。このとき、コンデンサＣ１は時定数τ１＝Ｒ１・Ｃ１で放電されるので、Ｖｄ＜Ｖｅとなると出力電圧ＶｆはＬｏｗレベルとなる。また、過電圧保護がかからなくなると出力電圧ＶｃはＨｉレベルになる。このとき、コンデンサＣ１は時定数τ２＝Ｒ２・Ｃ１（ただし、Ｒ１＜Ｒ２）で充電されるので、Ｖｄ＞Ｖｅとなると出力電圧ＶｆはＨｉレベルとなる。このように直流過電圧検出手段は電圧Ｖｂで過電圧の保護レベルを設定して、この保護レベル以上の過電圧になるとＬｏｗレベルのパルスが発生する。
【００５９】
インバータ保護手段５０は、過電圧検出手段２０から発生したＬｏｗレベルのパルスを検出すると直ちに前段インバータ２および後段インバータ５を停止させる。さらにマイクロコンピュータ１２にも情報を送るので、そののちマイクロコンピュータ１２が前段インバータ２および後段インバータ５の制御動作を停止し、リレー９をオフとする。
【００６０】
以上のように本実施例によれば、後段インバータ５に印加される電圧の過電圧を検出する直流過電圧検出手段を備え、前記過電圧に対応して前段インバータ２および後段インバータ５の動作を停止させるので、前段インバータ２のスイッチング素子２ａおよび後段インバータ５のスイッチング素子５ａ〜５ｄをより安全に保護することができる。
【００６１】
なお、過電圧検出手段２０とインバータ保護手段５０とにより系統１１の過電圧に対して保護できることは言うまでもない。
【００６２】
（実施例４）
以下、本発明の共振形系統連系インバータの保護装置の実施例４について図面を参照しながら説明する。本実施例は請求項４に係わる。
【００６３】
本実施例の全体の構成は図６に示した構成とする。本実施例が実施例２と異なる点は、リレー９をオンとしたときのインパルス電流の過電流にも過電流検出手段３０が対応できるようにしたことにある。
【００６４】
図１２は本実施例における過電流検出手段３０の構成を示す回路図、図１３はその動作を示す波形図である。本実施例における過電流検出手段３０の構成は、図７に示した実施例２における過電流検出手段３０の構成に、スイッチ３０４およびスイッチ３０４を備え、保護レベルを２段階に設定できる構成としている。まず、出力電流は電流検出手段３１により検出され、過電流検出手段３０内の入力コンパレータと入力コンパレータとに入力される。入力コンパレータは出力電流ＩＯに対応する電圧Ｖｑを正側の保護レベルの電圧Ｖｊと比較し、入力コンパレータ１８ａは電圧Ｖｑを負側の保護レベルの電圧Ｖｋと比較する。
【００６５】
Ｖｑ＞Ｖｋのとき、入力コンパレータの出力電圧Ｖｒはオン状態になり、Ｖｑ＜Ｖｊのとき、入力コンパレータの出力電圧Ｖｒはオン状態になる。また、Ｖｊ＜Ｖｑ＜Ｖｋのとき、入力コンパレータおよび入力コンパレータの出力電圧Ｖｒはオフ状態になる。本実施例では、正側の保護レベルの電圧Ｖｊと負側の保護レベルの電圧Ｖｋは、スイッチ３０４とスイッチ３０４によりそれぞれ２段階に設定できるようにしている。すなわち、リレー９を投入したときに系統１１に流れるインパルス電流の過電流に対しては通常動作時よりも大きい保護レベルの電圧を設定し、その後の過電流に対しては実施例２に示した過電流の保護レベルを適用するものとする。
【００６６】
したがって、系統１１に接続するリレー９をオンにしたときに発生するインパルス電流の過電流に対しては、リレー９をオンとする前後でスイッチ３０４およびスイッチ３０４をオフとして通常動作時の保護レベルよりも高いレベルで電圧Ｖｊおよび電圧Ｖｋを設定する。これにより、リレー９をオンとしたときのインパルス電流で動作が停止してしまう事態を回避し、かつ過大なインパルス電流に対しては保護し、また、通常動作時の過電流に対しても保護することができる。
【００６７】
以上のように本実施例によれば、過電流検出手段に設定する保護レベルの電圧Ｖｊおよび電圧Ｖｋをそれぞれ２段階に設定できるようにし、リレー９をオンとしたときのインパルス電流における過電流の検出と通常動作時の過電流の検出とを分けて検出するようにしたことにより、リレー９をオンとしたときのインパルス電流で停止する事態を回避し、かつ過大なインパルス電流に対しては保護し、また、通常動作時においても過電流に対して保護することができる。
【００６８】
（実施例５）
以下、本発明の共振形系統連系インバータの保護装置の実施例５について図面を参照しながら説明する。本実施例は請求項５に係わる。
【００６９】
図１４は本実施例の構成を示すブロック図である。なお、図６と同じ構成要素には同一番号を付与して詳細な説明を省略する。本実施例が実施例２と異なる点は、過電流検出手段３０で検出した過電流に対しては過電流を検出した期間の間のみ後段インバータ５を停止させるようにしたことにある。
【００７０】
上記構成における動作について図面を参照しながら説明する。図１５は本実施例の動作を示す波形図である。系統１１の負荷変動、たとえば系統１１の位相急変、周波数変動などで過電流が発生した場合、過電流検出手段３０は、電圧Ｖｊで正側の過電流の保護レベル、電圧Ｖｋで負側の過電流の保護レベルを設定し、前記保護レベル以上の過電流になるとタイマ・コンパレータの出力電圧ＶｕにＬｏｗレベルのパルスを発生する。出力電圧ＶｕのＬｏｗレベル時間は、図１５に示したように、ほぼ時定数τ２（たとえば０．５〜２ｍｓ程度）により決まる。後段インバータ制御手段７は、過電流検出手段３０から発生した出力電圧ＶｕのＬｏｗレベルのパルスの間だけ後段インバータ５のスイッチング素子５ａ〜５ｄをオフにする。
【００７１】
以上のように本実施例によれば、系統１１の負荷変動で過電流が発生しても後段インバータ５のスイッチング素子５ａ〜５ｄを一定時間だけオフとすることにより、共振形系統連系インバータの機能を停止せずに負荷変動に追従することができる。
【００７２】
（実施例６）
以下、本発明の共振形系統連系インバータの保護装置の実施例６について図面を参照しながら説明する。本実施例は請求項６に係わる。
【００７３】
図１６は本実施例の構成を示すブロック図である。なお、図６と同じ構成要素には同一番号を付与して詳細な説明を省略する。本実施例が実施例２と異なる点は、ゼロクロス停止手段６０を備え、過電流検出手段３０により系統１１の過電流を検出したとき、つぎのゼロクロス付近を一定時間だけ後段インバータ５のスイッチング素子５ａ〜５ｄをオフとするようにしたことにある。
【００７４】
上記構成における動作について説明する。系統１１の負荷変動、たとえば系統１１の位相急変や周波数変動）などで過電流が発生したとき、実施例５の場合では後段インバータ５のスイッチング素子５ａ〜５ｄを一定時間、たとえば０．５〜２ｍｓ程度の間だけオフとすることで、共振形系統連系インバータ全体の動作を停止せずに負荷変動に追従できるが、図１５にＡ点で示したつぎの出力電流ＩＯのゼロクロス付近も過電流に迫るレベルとなり、この場合には、Ａ点付近では出力電流ＩＯの波形は歪んで総合歪率を悪くしていた。
【００７５】
本実施例では、ゼロクロス停止手段６０は、過電流検出手段３０から発生した出力電圧ＶｕのＬｏｗレベルのパルスをトリガにして、図１７に示したように、出力電流ＩＯのゼロクロス付近にＬｏｗレベルのパルスＶｕ２を出力する。後段インバータ制御手段７は、このゼロクロス停止手段６０から発生したＬｏｗレベルのパルスＶｕ２の間だけ後段インバータ５のスイッチング素子５ａ〜５ｄをオフにする。これにより、系統１１の負荷変動で過電流が発生しても、出力電流ＩＯのつぎのゼロクロス付近の所定時間だけ後段インバータ５のスイッチング素子５ａ〜５ｄをオフにすることで、共振形系統連系インバータを停止せず、また、出力電流ＩＯの波形の総合歪率を悪くせずに負荷変動に追従することができる。
【００７６】
以上のように本実施例によれば、ゼロクロス停止手段６０を備え、過電流検出手段３０で過電流を検出して後段インバータ５を過電流期間だけ停止したのち、つぎのゼロクロス近傍も所定時間だけ後段インバータ５を停止させることにより、インバータ機能を停止せず、かつ出力電流ＩＯの波形を悪化させずに、過電流に対応しながら負荷変動に追従することができる。
【００７７】
（実施例７）
以下、本発明の共振形系統連系インバータの保護装置の実施例７について図面を参照しながら説明する。本実施例は請求項７に係わる。
【００７８】
図１８は本実施例の構成を示すブロック図である。なお、図１と同じ構成要素には同一番号を付与して詳細な説明を省略する。本実施例が実施例１と異なる点は、後段インバータ５のスイッチング素子５ａ〜５ｄの電圧を検出する直流過電圧検出手段１９と、後段インバータ５に接続されたツエナーダイオード７１とを備え、直流過電圧検出手段１９は過電圧期間が長い過電圧のみに機能し、短い過電圧期間の過電圧に対してはツエナーダイオード７１が後段インバータ５の過電圧を抑圧して、スイッチング素子５ａ〜５ｄを保護するようにしたことにある。なお、直流過電圧検出手段１９の回路構成は、図１０に示した直流過電圧検出手段１９の構成と同等である。
【００７９】
上記構成における動作について図面を参照しながら説明する。系統１１の負荷変動、たとえば系統１１の位相急変、周波数変動で過電流が発生した場合、図１９に示したように、系統１１の過電流が発生する以前に後段インバータ５の電圧に過電圧が発生し、実施例３に説明した直流過電圧検出手段１９が後段インバータ５を停止してしまう場合がある。
【００８０】
図２０は本実施例の動作を示す波形図である。本実施例では、実施例３の図１０に示した直流過電圧検出手段１９におけるコンデンサＣ１の容量を大きくして、図２０に示したように、時定数τ１を大きくすることにより、電圧Ｖｄは緩やかに低下するので過電圧期間中では電圧Ｖｅ以下とならない。したがって、出力電圧ＶｆはＬｏｗレベルにならないので共振形系統連系インバータは停止しない。この場合、直流過電圧検出手段１９による保護は機能しないが、ツエナーダイオード２１が後段インバータ５の過電圧を抑圧する。
【００８１】
以上のように本実施例によれば、系統１１の負荷変動で後段インバータ５に過電圧が発生しても共振形系統連系インバータを停止せずに負荷変動に追従することができる。
【００８２】
（実施例８）
以下、本発明の共振形系統連系インバータの保護装置の実施例８について図面を参照しながら説明する。本実施例は請求項８に係わる。
【００８３】
図２１は本実施例の構成を示すブロック図である。なお、図１と同じ構成要素には同一番号を付与して詳細な説明を省略する。本実施例が実施例１と異なる点は、系統１１の系統電圧ＶＯのゼロクロスに同期したゼロボルトパルスを発生するゼロボルトパルス発生手段８１と、系統１１への出力電流ＩＯのゼロクロスに同期したゼロカレントパルスを発生するゼロカレントパルス発生手段８２と、前記ゼロボルトパルスと前記ゼロカレントパルスとの位相差を検出する位相差検出手段８０とを備え、位相差分に相当する期間のみ後段インバータ５を停止するようにしたことにある。
【００８４】
上記構成における動作について図面を参照しながら説明する。図２２は本実施例の動作を示す波形図である。過電流は系統の系統電圧ＶＯと出力電流ＩＯの位相がずれたときに発生する。ゼロボルトパルス発生手段８１は、図２２に示したように、系統電圧ＶＯのゼロクロスに同期したゼロボルトパルスＰＶを発生し、また、ゼロカレントパルス発生手段８２は、図２２に示したように、出力電流ＩＯのゼロクロスに同期したゼロカレントパルスＰＩを発生する。位相差検出手段８０は、ゼロボルトパルスＰＶとゼロカレントパルスＰＩとの排他的ＮＯＲを取り、図２２に示したように、位相がずれたときのみ出力電圧ＶｕにＬｏｗパルスを発生して後段インバータ制御手段７に出力する。
【００８５】
後段インバータ制御手段７はこのＬｏｗパルスの期間だけ後段インバータ５のスイッチング素子５ａ〜５ｄをオフとする。これにより、位相ずれに基づく過電流に対して後段インバータ５のスイッチング素子５ａ〜５ｄを過電流に対して保護し、かつ機能を停止させることなく負荷変動に追従することができる。
【００８６】
以上のように本実施例によれば、系統電圧と出力電流との位相差に対応して後段インバータ５におけるスイッチング素子５ａ〜５ｄをオフとするようにしたことにより、位相ずれに基づく過電流に対して後段インバータ５のスイッチング素子５ａ〜５ｄを保護することができ、かつ全体の動作を停止しないので追従性にも優れた保護装置とすることができる。
【００８７】
なお、本実施例の手段は過電圧および過電流の検出とは別の位相差に基づく保護手段であり、実施例１の手段と組み合わせて実現することも可能である。
【００８８】
【発明の効果】
請求項１に係わる本発明は、高周波トランスと、前記高周波トランスの１次巻線に共振接続した共振コンデンサと、前記１次巻線と前記共振コンデンサとによる共振回路を直流電源に開閉接続する前段インバータと、前記高周波トランスの２次巻線の高周波出力を整流して直流電圧を出力する整流手段と、前記整流手段が出力する直流電圧を所定周波数の交流電圧に変換する後段インバータと、前記後段インバータの出力における高周波成分を除去するフィルタと、前記フィルタの出力を系統に接続するリレーと、前記前段インバータを駆動する前段インバータ制御手段と、前記後段インバータを駆動する後段インバータ制御手段と、全体の動作を制御するマイクロコンピュータとを備えた共振形系統連系インバータにおいて、前記系統の過電圧を検出する過電圧検出手段と、インバータ保護手段とを備え、前記インバータ保護手段は、前記過電圧に対応して少なくとも前記前段インバータのスイッチング素子を直ちにオフとするようにした共振形系統連系インバータの保護装置とすることにより、スイッチング素子の耐圧を超えて破壊すると言う問題を解決する共振形系統連系インバータの保護装置を実現することができる。
【００８９】
請求項２に係わる本発明は、系統への過電流を検出する過電流検出手段を備え、前記過電流検出手段は、検出結果をインバータ保護手段または後段インバータ制御手段のいずれかに出力するようにした請求項１に係わる共振形系統連系インバータの保護装置とすることにより、スイッチング素子の耐電流を超えて破壊すると言う問題を解決する共振形系統連系インバータの保護装置を実現することができる。
【００９０】
請求項３に係わる本発明は、後段インバータに出力される直流電圧における過電圧を検出する直流過電圧検出手段を備え、前記直流過電圧検出手段は、検出結果をインバータ保護手段または後段インバータ制御手段のいずれかに出力するようにした請求項１に係わる共振形系統連系インバータの保護装置とすることにより、スイッチング素子の耐圧を超えて破壊すると言う問題を解決する共振形系統連系インバータの保護装置を実現することができる。
【００９１】
請求項４に係わる本発明は、系統への過電流を検出する過電流検出手段を備え、前記過電流検出手段は、過電流を検出するために設定する所定の保護レベルを２段階に備え、前記系統を接続するリレーを開閉する前後では通常動作時の保護レベルより高い保護レベルを設定するようにした請求項２に係わる共振形系統連系インバータの保護装置とすることにより、共振形系統連系インバータを系統に開閉する場合の誤動作を防止することができる。
【００９２】
請求項５に係わる本発明は、系統への過電流を検出する過電流検出手段を備え、前記過電流検出手段は、過電流を検出したとき後段インバータのスイッチング素子を所定時間だけオフとする信号を後段インバータ制御手段に出力するようにした請求項２ないし請求項４のいずれかに係わる共振形系統連系インバータの保護装置とすることにより、負荷変動に対して速やかに追従する共振形系統連系インバータの保護装置を実現することができる。
【００９３】
請求項６に係わる本発明は、ゼロクロス停止手段を備え、前記ゼロクロス停止手段は、過電流検出手段により過電流を検出したとき、出力電流におけるつぎのゼロクロス付近を所定時間だけ後段インバータのスイッチング素子をオフとするようにした請求項５に係わる共振形系統連系インバータの保護装置とすることにより、負荷変動に対して速やかに追従する共振形系統連系インバータの保護装置を実現することができる。
【００９４】
請求項７に係わる本発明は、後段インバータに出力される直流電圧における過電圧を検出する直流過電圧検出手段を備え、前記直流過電圧検出手段は、所定の過電圧期間幅を超える前記過電圧に対してのみ検出結果を出力するようにした請求項３、請求項５、請求項６のいずれかに係わる共振形系統連系インバータの保護装置とすることにより、負荷変動に対して速やかに追従する共振形系統連系インバータの保護装置を実現することができる。
【００９５】
請求項８に係わる本発明は、系統電圧と出力電流との位相差に対応する期間だけ後段インバータにおけるスイッチング素子をオフとする位相差検出手段を備えた請求項１に係わる共振形系統連系インバータの保護装置とすることにより、過電流検出手段によらない保護装置を構成することができる。
【図面の簡単な説明】
【図１】
本発明の共振形系統連系インバータの保護装置の実施例１の構成を示すブロック図
【図２】
同実施例の動作を示す波形図
【図３】
同実施例の動作を示す波形図
【図４】
同実施例における過電圧検出手段の構成を示すブロック図
【図５】
同実施例の動作を示す波形図
【図６】
本発明の共振形系統連系インバータの保護装置の実施例２の構成を示すブロック図
【図７】
同実施例における過電流検出手段の構成を示すブロック図
【図８】
同実施例の動作を示す波形図
【図９】
本発明の共振形系統連系インバータの保護装置の実施例３の構成を示すブロック図
【図１０】
同実施例における過電圧検出手段の構成を示すブロック図
【図１１】
同実施例の動作を示す波形図
【図１２】
本発明の共振形系統連系インバータの保護装置の構成を示すブロック図
【図１３】
同実施例の動作を示す波形図
【図１４】
本発明の共振形系統連系インバータの保護装置の構成を示すブロック図
【図１５】
同実施例の動作を示す波形図
【図１６】
本発明の共振形系統連系インバータの保護装置の構成を示すブロック図
【図１７】
同実施例の動作を示す波形図
【図１８】
本発明の共振形系統連系インバータの保護装置の構成を示すブロック図
【図１９】
本発明の共振形系統連系インバータの保護装置の実施例３の動作を示す波形図
【図２０】
本発明の共振形系統連系インバータの保護装置の実施例７の動作を示す波形図
【図２１】
本発明の共振形系統連系インバータの保護装置の実施例８の構成を示すブロック図
【図２２】
同実施例の動作を示す波形図
【図２３】
従来の共振形系統連系インバータの保護装置の構成を示すブロック図
【符号の説明】
１  高周波トランス
２  前段インバータ
３  共振コンデンサ
４  整流手段
５  後段インバータ
５ａ、５ｂ、５ｃ、５ｄ  スイッチング素子
６  前段インバータ制御手段
７  後段インバータ制御手段
８  フィルタ
９  リレー
１２  マイクロコンピュータ
１０  直流電源
１１  系統
１５  平滑コンデンサ
２０  過電圧検出手段
２０１  ダイオードブリッジ
２０２  入力コンパレータ
２０３  タイマ・コンパレータ
５０  インバータ保護手段
３０  過電流検出手段
３０４  スイッチ
６０  ゼロクロス停止手段
７１  ツエナーダイオード
８１  ゼロボルトパルス発生手段
８２  ゼロカレントパルス発生手段
８０  位相差検出手段