(57)【要約】【課題】アンプＡＭＰ１が有するオフセット電圧による測定誤差を低減し、マルチソースＦＥＴ（Ｔ１）を小型化することが可能な負荷回路の駆動装置を提供する。【解決手段】アンプＡＭＰ１及び抵抗Ｒ１を備え、メインＦＥＴ（Ｔ１１）の両端電圧Ｖdsに比例して変化する参照電流Ｉ１を生成する参照電流生成回路１１と、アンプＡＭＰ１と同一のオフセット電圧を備えたアンプＡＭＰ２及び抵抗Ｒ２を備え、サブＦＥＴ（Ｔ１２）の両端電圧に比例して変化する基準電流Ｉ２を生成する基準電流生成回路１２を備える。そして、参照電流Ｉ１から基準電流Ｉ２を差し引いた差分電流（Ｉ１−Ｉ２）を生成し、この差分電流が正の値である場合にこの差分電流に応じた電圧を生成する。生成した電圧が閾値電圧に達した場合に、ＭＯＳＦＥＴ（Ｍ３）、（Ｍ４）をオンとし、マルチソースＦＥＴ（Ｔ１）の遮断状態を維持する。【選択図】      図１
2010183518.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と負荷の間に設けられ、前記負荷の駆動、停止を切り換える負荷回路の駆動装置において、
前記直流電源と負荷の間に配置され、ドレイン、ゲート、及び２つのソースを有するマルチソース半導体スイッチを有し、
前記マルチソース半導体スイッチの、第１のソースは前記負荷を介して接地され、第２のソースは基準抵抗を介して接地され、
更に、
外部入力に応じて前記マルチソース半導体スイッチのゲートに駆動信号を出力する駆動回路と、
第１の増幅手段、及び第１の抵抗を備え、前記ドレインと第１のソースとの間に生じる電圧に応じて変化する参照電流を生成する参照電流生成手段と、
第２の増幅手段、及び第２の抵抗を備え、前記ドレインと第２のソースとの間に生じる電圧に応じて変化する基準電流を生成する基準電流生成手段と、
前記参照電流から前記基準電流を差し引いた差分電流を生成し、この差分電流が正の値である場合にこの差分電流に応じた蓄積電圧を生成する電圧生成手段と、
前記電圧生成手段にて生成された蓄積電圧が所定の閾値電圧に達した場合に、前記半導体スイッチを遮断する遮断手段と、
を備えたことを特徴とする負荷回路の駆動装置。
【請求項２】
前記第１の増幅手段、及び前記第２の増幅手段は、同一の集積回路内に搭載されることを特徴とする請求項１に記載の負荷回路の駆動装置。
【請求項３】
前記第１の抵抗及び第２の抵抗は、同一の集積回路内に搭載されることを特徴とする請求項１または請求項２のいずれかに記載の負荷回路の駆動装置。
【請求項４】
前記電圧生成手段は、前記基準電流と同一の電流を生成するカレントミラー回路を備え、前記参照電流Ｉ１から前記同一の電流を差し引くことにより、前記差分電流を生成することを特徴とする請求項１〜請求項３のいずれか１項に記載の負荷回路の駆動装置。
【請求項５】
前記マルチソース半導体スイッチの許容温度をＴmaxとしたとき、該マルチソース半導体スイッチの温度Ｔmaxでのオン抵抗Ｒon（＠Ｔmax）を、下記の不等式が成立するように設定することを特徴とする請求項１〜請求項４のいずれか１項に記載の負荷回路の駆動装置。
Ｒon（＠Ｔmax）≦（Ｔmax−Ｔａmax）／（Ｒth＊ＩＭlim2）
但し、Ｔａmaxはマルチソース半導体スイッチの周囲温度の最大値、Ｒthは周囲雰囲気における定常熱抵抗、ＩＭlimはマルチソース半導体スイッチのチャネル温度が許容温度Ｔmaxに達する場合の負荷電流。
【請求項６】
前記第２のソースのセル数に対する前記第１のソースのセル数の比率をＮとし、前記負荷の異常時に最低となる負荷抵抗値をＲＬlimとしたとき、前記基準抵抗の抵抗値は、（抵抗値）＝Ｎ＊ＲＬlimに設定することを特徴とする請求項１〜請求項５のいずれか１項に記載の負荷回路の駆動装置。
【請求項７】
前記外部入力を操作する切換スイッチを更に備え、
前記参照電流生成手段は、前記第１の増幅手段の出力信号に応じた電流を前記第１の抵抗に流す第１の半導体素子を有し、前記マルチソース半導体スイッチは、前記切換スイッチがオンとされたときに駆動信号が入力され、
前記第１の増幅手段は、前記マルチソース半導体スイッチがオフとされているときに最大出力となって前記参照電流を増大させ、且つ、前記切換スイッチがオフとされているときに、この出力端子がグランドに接地されることを特徴とする請求項１〜請求項６のいずれか１項に記載の負荷回路の駆動装置。
【請求項８】
前記第１の増幅手段及び第２の増幅手段の各電源入力端子と、前記直流電源との間に電源スイッチを設け、前記駆動回路より駆動信号が出力された場合に、前記電源スイッチをオンとして前記各電源入力端子に駆動電力を供給することを特徴とする請求項１〜請求項６のいずれか１項に記載の負荷回路の駆動装置。
【請求項９】
前記直流電源が遮断された場合に、前記電圧生成手段の蓄積電圧を放電する放電手段を備えたことを特徴とする請求項１〜請求項８のいずれか１項に記載の負荷回路の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷回路に過電流が流れた際に、即時に半導体スイッチを遮断して負荷回路を保護する機能を備えた負荷回路の駆動装置に係り、特に、半導体スイッチの両端電圧の検出に使用するアンプに生じるオフセット電圧による影響、及び半導体スイッチのオン抵抗による影響を低減する技術に関する。
【背景技術】
【０００２】
例えば、車両に搭載されるランプ、モータ等の各種負荷は、バッテリより供給される直流電圧が印加されて動作する。このような各負荷回路は、回路の故障や動作不良に起因して過電流が流れる場合がある。過電流が流れた場合には、半導体スイッチ、ハーネスの温度が上昇し、半導体スイッチ、ハーネスが破壊されるというトラブルが発生する場合がある。
【０００３】
そこで、このようなトラブルの発生を回避するために、例えば、特開２００７−１５９１５９号公報（特許文献１）に記載された技術が知られている。該特許文献１では、負荷電流が過電流となり、該過電流による発熱により半導体スイッチのチャネル温度が該半導体スイッチの許容温度に達した場合に、半導体スイッチを遮断して該半導体スイッチを含む負荷回路全体を保護する駆動装置が提案されている。
【０００４】
図４は、特許文献１に記載された駆動装置を示す回路図である。同図に示すように、バッテリＶＢと負荷ＲＬとの間に、半導体スイッチとしてのＭＯＳＦＥＴ（Ｔ１０１）が設けられており、該ＭＯＳＦＥＴ（Ｔ１０１）をオン、オフ操作することにより、負荷ＲＬの駆動、停止を制御する。
【０００５】
また、ＭＯＳＦＥＴ（Ｔ１０１）のドレイン（点Ｐ５１）は、ＭＯＳＦＥＴ（Ｔ１０４）を介して点Ｐ５２に接続され、この点Ｐ５２は抵抗Ｒ１０３、ＭＯＳＦＥＴ（Ｔ１０２）、抵抗Ｒ１０５を介してグランドに接地されている。また、点Ｐ５２は、抵抗Ｒ１０１、抵抗Ｒ１０２を介してグランドに接地されている。そして、アンプＡＭＰ１０１の２つの入力端子には、ＭＯＳＦＥＴ（Ｔ１０１）のソースの電圧Ｖ２と、抵抗Ｒ３とＭＯＳＦＥＴ（Ｔ１０２）との接続点の電圧Ｖ３が入力され、該アンプＡＭＰ１０１の出力端子はＭＯＳＦＥＴ（Ｔ１０２）のゲートに接続されているので、ＭＯＳＦＥＴ（Ｔ１０１）のドレイン・ソース間電圧Ｖdsと、抵抗Ｒ１０３に生じる電圧が等しくなるように、抵抗Ｒ１０３に流れる電流が制御される。
【０００６】
従って、抵抗Ｒ１０５に生じる電圧Ｖ５は、電圧Ｖdsをβ倍（β＝Ｒ１０５／Ｒ１０３）した電圧となり、この電圧Ｖ５と、抵抗Ｒ１０１と抵抗Ｒ１０２の接続点の電圧Ｖ４（判定電圧）がコンパレータＣＭＰ１０１で比較され、Ｖ５＞Ｖ４となった場合に、過電流の発生を検知してＭＯＳＦＥＴ（Ｔ１０１）を遮断する。
【０００７】
更に、特許文献１では、半導体スイッチとして使用されるＭＯＳＦＥＴ（Ｔ１０１）のチャネル温度が許容温度上限（例えば、１５０℃）のときのオン抵抗値と、負荷に流れる過電流との積で示される電圧を判定電圧として設定し、半導体スイッチの両端に生じる電圧がこの判定電圧以下となるように制御することにより、半導体スイッチが発熱によって損傷することを防止する技術が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１５９１５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した特許文献１に記載された技術では、半導体スイッチ（ＭＯＳＦＥＴ）の両端に生じる電圧Ｖdsを検出するためにオペアンプ（ＡＭＰ１０１）を用いており、オペアンプにはオフセット電圧が存在するので、このオフセット電圧により両端電圧Ｖdsの検出精度が低下するという欠点がある。例えば、オペアンプの入力オフセット電圧が１０［ｍＶ］である場合に、この電圧の増幅率βが１００である場合には、測定電圧が１［Ｖ］変化してしまいこれが測定誤差となる。
【００１０】
そして、この測定誤差による過電流の誤検出を防止するために、判定電圧Ｖ４を上昇させる必要がある。すると、今度は最大の周囲温度で半導体スイッチのチャネル温度が許容上限温度を超えてしまうので、半導体スイッチのオン抵抗Ｒonを低下させなければならなくなる。
【００１１】
例えば、判定電圧Ｖ４を１０［Ｖ］付近に設定すると、上記の１［Ｖ］の測定電圧変化は±１０％の誤差となり、周囲温度を２５℃とした場合に半導体スイッチのオン抵抗Ｒonは１０［ｍΩ］で良いものが、±１０％の誤差を許容するために６．９［ｍΩ］とする必要がある。このため、半導体スイッチの面積が増大し、装置規模の大型化、及びコストアップに繋がるという欠点がある。
【００１２】
また、半導体スイッチには個体毎にオン抵抗Ｒonのばらつきが存在し、ドレイン・ソース間電圧Ｖdsを増幅した電圧Ｖ５にもばらつきが存在することになる。従って、半導体スイッチのばらつきに起因して電圧Ｖ５が電圧Ｖ４に達しないようにするためには、６．９［ｍΩ］のオン抵抗がばらつきの最大となるように、より一層半導体スイッチのオン抵抗Ｒonを低くしなければならず、更に装置規模が大型化する。
【００１３】
更に、突入電流による誤動作を防止するために時間を計測するためのタイマやカウンタ、これらを制御するロジック回路、５［Ｖ］電源などを必要とするので、ここでも装置の大型化、複雑化するという問題が発生する。
【００１４】
本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、オペアンプが有するオフセット電圧による測定誤差を低減し、且つ、半導体スイッチのオン抵抗のばらつきの影響を低減して半導体スイッチを小型化することが可能な負荷回路の駆動装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本願請求項１に記載の発明は、直流電源と負荷の間に設けられ、前記負荷の駆動、停止を切り換える負荷回路の駆動装置において、前記直流電源と負荷の間に配置され、ドレイン、ゲート、及び２つのソースを有するマルチソース半導体スイッチを有し、前記マルチソース半導体スイッチの、第１のソースは前記負荷を介して接地され、第２のソースは基準抵抗（Ｒ３）を介して接地され、更に、外部入力に応じて前記マルチソース半導体スイッチのゲートに駆動信号を出力する駆動回路と、第１の増幅手段、及び第１の抵抗（Ｒ１）を備え、前記ドレインと第１のソースとの間に生じる電圧に応じて変化する参照電流（Ｉ１）を生成する参照電流生成手段（１１）と、第２の増幅手段、及び第２の抵抗（Ｒ２）を備え、前記ドレインと第２のソースとの間に生じる電圧に応じて変化する基準電流（Ｉ２）を生成する基準電流生成手段（１２）と、前記参照電流から前記基準電流を差し引いた差分電流（Ｉ１−Ｉ２′）を生成し、この差分電流が正の値である場合にこの差分電流に応じた蓄積電圧を生成する電圧生成手段（１３）と、前記電圧生成手段にて生成された蓄積電圧が所定の閾値電圧に達した場合に、前記半導体スイッチを遮断する遮断手段（Ｍ３）と、を備えたことを特徴とする。
【００１６】
請求項２に記載の発明は、前記第１の増幅手段、及び前記第２の増幅手段は、同一の集積回路内に搭載されることを特徴とする。
【００１７】
請求項３に記載の発明は、前記第１の抵抗及び第２の抵抗は、同一の集積回路内に搭載されることを特徴とする。
【００１８】
請求項４に記載の発明は、前記電圧生成手段は、前記基準電流（Ｉ２）と同一の電流（Ｉ２′）を生成するカレントミラー回路を備え、前記参照電流Ｉ１から前記同一の電流（Ｉ２′）を差し引くことにより、前記差分電流を生成することを特徴とする。
【００１９】
請求項５に記載の発明は、前記マルチソース半導体スイッチの許容温度をＴmaxとしたとき、該マルチソース半導体スイッチの温度Ｔmaxでのオン抵抗Ｒon（＠Ｔmax）を、下記の不等式が成立するように設定することを特徴とする。
Ｒon（＠Ｔmax）≦（Ｔmax−Ｔａmax）／（Ｒth＊ＩＭlim2）
但し、Ｔａmaxはマルチソース半導体スイッチの周囲温度の最大値、Ｒthは周囲雰囲気における定常熱抵抗、ＩＭlimはマルチソース半導体スイッチのチャネル温度が許容温度Ｔmaxに達する場合の負荷電流。
【００２０】
請求項６に記載の発明は、前記第２のソースのセル数に対する前記第１のソースのセル数の比率をＮとし（第２のソースのセル数：第１のソースのセル数＝１：Ｎ）、前記負荷の異常時に最低となる負荷抵抗値をＲＬlimとしたとき、前記基準抵抗（Ｒ３）の抵抗値は、（抵抗値）＝Ｎ＊ＲＬlimに設定することを特徴とする。
【００２１】
請求項７に記載の発明は、前記外部入力を操作する切換スイッチ（ＳＷ１）を更に備え、前記参照電流生成手段は、前記第１の増幅手段の出力信号に応じた電流を前記第１の抵抗に流す第１の半導体素子（Ｑ１）を有し、前記マルチソース半導体スイッチは、前記切換スイッチがオンとされたときに駆動信号が入力され、前記第１の増幅手段は、前記マルチソース半導体スイッチがオフとされているときに最大出力となって前記参照電流を増大させ、且つ、前記切換スイッチがオフとされているときに、この出力端子がグランドに接地されることを特徴とする。
【００２２】
請求項８に記載の発明は、前記第１の増幅手段及び第２の増幅手段の各電源入力端子と、前記直流電源との間に電源スイッチ（Ｍ６）を設け、前記駆動回路より駆動信号が出力された場合に、前記電源スイッチをオンとして前記各電源入力端子に駆動電力を供給することを特徴とする。
【００２３】
請求項９に記載の発明は、前記直流電源が遮断された場合に、前記電圧生成手段の蓄積電圧を放電する放電手段を備えたことを特徴とする。
【発明の効果】
【００２４】
請求項１の発明では、第１の増幅手段（ＡＭＰ１）及び第１の抵抗（Ｒ１）を用いた参照電流生成手段にて、マルチソース半導体スイッチのドレインと第１のソースの間の電圧（Ｖds）に比例した参照電流（Ｉ１）を生成し、且つ、第２の増幅手段（ＡＭＰ２）及び第２の抵抗（Ｒ２）を用いた基準電流生成手段にて、マルチソース半導体スイッチのドレインと第２のソースの間の電圧に比例した基準電流（Ｉ２）を生成する。
【００２５】
そして、参照電流（Ｉ１）と基準電流（Ｉ２）の差分電流（Ｉ１−Ｉ２）を求め、この差分電流に応じて電圧生成手段に蓄積された電圧が閾値電圧に達した場合に、マルチソース半導体スイッチを遮断して、該マルチソース半導体スイッチ及び負荷回路を保護する。この際、第１の増幅手段（ＡＭＰ１）と第２の増幅手段（ＡＭＰ２）は同一のオフセット電圧を有しているので、差分電流（Ｉ１−Ｉ２）を演算することにより、オフセット電圧による影響を除去することができる。従って、オフセット電圧が存在することにより生じる測定誤差を許容するために、半導体スイッチのオン抵抗を低く設定する必要が無くなり、半導体スイッチのオン抵抗を高く設定することができ、装置の小型化、低コスト化を図ることができる。
【００２６】
請求項２の発明では、第１の増幅手段（ＡＭＰ１）及び第２の増幅手段（ＡＭＰ２）を、同一の集積回路内に搭載するので、各増幅手段のオフセット電圧を一致させることができる。
【００２７】
請求項３の発明では、第１の抵抗（Ｒ１）及び第２の抵抗（Ｒ２）を同一の集積回路内に搭載するので、各抵抗のばらつきによる影響を回避することができる。
【００２８】
請求項４の発明では、カレントミラー回路を用いて上述の差分電流（Ｉ１−Ｉ２）を求めるので、差分電流を高精度に検出することができる。
【００２９】
請求項５の発明では、上述した条件に適合するように、マルチソース半導体スイッチの許容温度Ｔmaxでのオン抵抗Ｒonが設定されるので、マルチソース半導体スイッチのチャネル温度が許容温度に達する前に確実に該マルチソース半導体スイッチを遮断して、回路を保護することができる。
【００３０】
請求項６の発明では、基準抵抗（Ｒ３）の抵抗値を「Ｎ＊ＲＬlim」とするので、マルチソース半導体スイッチの周囲温度が最大温度Ｔａmaxのとき、負荷電流がＩＭlimを超えた場合に、参照電流Ｉ１が基準電流Ｉ２を上回るように設定することができ、過電流発生時に確実に回路を保護することができる。
【００３１】
請求項７の発明では、マルチソース半導体スイッチがオフとされているときに、第１の増幅手段（ＡＭＰ１）の出力が最大出力となるので、半導体スイッチが一度遮断された場合に、その後遮断状態が継続する。このため、別途にラッチ回路等を設けることなく、半導体スイッチのオフ状態を維持することができる。
【００３２】
請求項８の発明では、駆動回路より駆動信号が出力されている場合にのみ、電源スイッチ（Ｍ６）がオンとなって、第１の増幅手段（ＡＭＰ１）、及び第２の増幅手段（ＡＭＰ２）に駆動用の電圧が供給されるので、駆動信号が停止した場合に各増幅手段を確実に停止させて、参照電流Ｉ１及び基準電流Ｉ２を停止させることができる。
【００３３】
請求項９の発明では、直流電源が遮断された場合に、放電手段により電圧生成手段に蓄積された蓄積電圧が放電されるので、電圧生成手段を確実に作動させることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１実施形態に係る負荷回路の駆動装置の構成を示す回路図である。
【図２】第１実施形態に係る負荷回路の駆動装置の、各信号の変化を示す特性図である。
【図３】本発明の第２実施形態に係る負荷回路の駆動装置の構成を示す回路図である。
【図４】従来例に係る負荷回路の駆動装置の構成を示す回路図である。
【発明を実施するための形態】
【００３５】
以下、本発明の実施形態を図面に基づいて説明する。
【００３６】
［第１実施形態の構成説明］
図１は、本発明の第１実施形態に係る負荷回路の駆動装置を示す回路図である。図１に示す負荷回路は、例えば、車両に搭載されるランプ、モータ等の負荷ＲＬを駆動する回路であり、バッテリＶＢ（直流電源）、Ｎ型マルチソースパワーＭＯＳＦＥＴ（Ｔ１）（以下「マルチソースＦＥＴ」と略す）、駆動回路１４、及びスイッチＳＷ１（切換スイッチ）を備えている。更に、負荷ＲＬに過電流が流れてマルチソースＦＥＴ（Ｔ１）のチャネル温度が上昇した際に、該マルチソースＦＥＴ（Ｔ１）を遮断して負荷回路を保護する保護装置が設けられている。
【００３７】
マルチソースＦＥＴ（Ｔ１）は、チップ上に単位セルが多数敷き詰められ、個々のセルのソース端子がメインとサブの２系統に分割された構成を備えている。以下、メイン側をメインＦＥＴ（Ｔ１１）、サブ側をサブＦＥＴ（Ｔ１２）で示すと、例えば、メインＦＥＴ（Ｔ１１）とサブＦＥＴ（Ｔ１２）でセル数の比率Ｎ＝１００００（１００００：１）とされている。図１ではメインＦＥＴ（Ｔ１１）と、サブＦＥＴ（Ｔ１２）の２個の素子を並列に記載している。この場合、メインＦＥＴ（Ｔ１１）がオンとなると、サブＦＥＴ（Ｔ１２）もオンとなる。また、このマルチソースＦＥＴ（Ｔ１）の駆動信号の電圧は、一般的なＭＯＳＦＥＴ（マルチソースでないもの）と同様に、電源ＶＢの出力電圧よりも４．５〜１０Ｖ程度高い電圧とされる。
【００３８】
また、メインＦＥＴ（Ｔ１１）とサブＦＥＴ（Ｔ１２）は、一体化されている素子であるので、オン抵抗がセル数に比例することになる。
【００３９】
本実施形態に係る負荷回路の駆動装置は、メインＦＥＴ（Ｔ１１）の両端に生じる電圧Ｖdsに比例した参照電流Ｉ１を生成する参照電流生成回路（参照電流生成手段）１１と、基準電流Ｉ２を生成する基準電流生成回路（基準電流生成手段）１２と、参照電流Ｉ１と基準電流Ｉ２の差分に生じた電圧を発生する電圧生成回路（電圧生成手段）１３と、ＭＯＳＦＥＴ（Ｍ１）〜（Ｍ５）を備えている。
【００４０】
更に、駆動回路１４の出力端子とＭＯＳＦＥＴ（Ｔ１）のゲートの間に設けられる抵抗Ｒ７と、抵抗Ｒ４，Ｒ５，Ｒ６及びＰＮＰ型のトランジスタＱ６からなる放電回路を備えている。トランジスタＱ６は、バッテリＶＢを遮断した場合にオンとなって、コンデンサＣ１に蓄積されている電荷を放電する。また、トランジスタＱ６のオン、オフを切り換えるスイッチを別途設けて、このスイッチを操作することにより、任意のタイミングでコンデンサＣ１を放電するようにしても良い。
【００４１】
ＭＯＳＦＥＴ（Ｔ１）と電源ＶＢとの間に記載したＬＷ、ＲＷは、配線が有するインダクタンス成分、及び抵抗成分である。
【００４２】
参照電流生成回路１１は、抵抗Ｒ１（第１の抵抗）とトランジスタＱ１（第１の半導体素子）の直列接続回路を備えており、抵抗Ｒ１の一端は電源ＶＢのプラス端子に接続され、他端（これを点Ｐ１とする）はトランジスタＱ１のコレクタに接続されている。また、トランジスタＱ１のエミッタ（これをＰ２とする）は、電圧生成回路１３のコンデンサＣ１及びトランジスタＱ５に接続されている。更に、点Ｐ２は、ＭＯＳＦＥＴ（Ｍ３；遮断手段）のゲート、及びＭＯＳＦＥＴ（Ｍ４）のゲートに接続され、且つ、上記の放電回路（Ｒ４，Ｒ５，Ｒ６，Ｑ６）に接続されている。
【００４３】
また、参照電流生成回路１１は、アンプＡＭＰ１（第１の増幅手段）を備えており、該アンプＡＭＰ１の正転入力端子は点Ｐ１に接続され、反転入力端子はＭＯＳＦＥＴ（Ｔ１）に設けられるメインＦＥＴ（Ｔ１１）のソース（電圧ＶＳＭ；これを点Ｐ３とする）に接続されている。また、アンプＡＭＰ１の出力端子は、トランジスタＱ１のベースに接続され、且つＭＯＳＦＥＴ（Ｍ１）のドレインに接続されている。このＭＯＳＦＥＴ（Ｍ１）のゲートは、スイッチＳＷ１のオン側接点に接続されている。
【００４４】
基準電流生成回路１２は、抵抗Ｒ２（第２の抵抗）とトランジスタＱ２の直列接続回路を備えており、抵抗Ｒ２の一端は電源ＶＢのプラス端子に接続され、該抵抗Ｒ２の他端（これを点Ｐ４とする）はトランジスタＱ２のコレクタに接続されている。また、トランジスタＱ２のエミッタは、電圧生成回路１３のトランジスタＱ４に接続されている。
【００４５】
更に、基準電流生成回路１２は、アンプＡＭＰ２（第２の増幅手段）、及び抵抗Ｒ３（基準抵抗）を備えており、該アンプＡＭＰ２の反転側入力端子はサブＦＥＴ（Ｔ１２）のソース（電圧ＶＳＳ）に接続され、且つ、抵抗Ｒ３を介してグランドに接地されている。また、アンプＡＭＰ２の正転側入力端子は、点Ｐ４に接続され、出力端子はトランジスタＱ２のベースに接続され、更に、ＭＯＳＦＥＴ（Ｍ２）のドレイン、及びＭＯＳＦＥＴ（Ｍ４）のドレインにそれぞれ接続されている。なお、抵抗Ｒ２と抵抗Ｒ１の抵抗値を同一としている。即ち、Ｒ１＝Ｒ２である。また、後述するように、抵抗Ｒ３は、負荷ＲＬの異常負荷抵抗値をＲＬlimとした場合に、上記セル数の比率Ｎを用いて、Ｒ３＝Ｎ＊ＲＬlimとなるように設定される。また、抵抗Ｒ３に流れる電流をＩＳとする。
【００４６】
ＭＯＳＦＥＴ（Ｍ２）のソースはグランドに接地され、ゲートはスイッチＳＷ１のオン側接点に接続されている。また、ＭＯＳＦＥＴ（Ｍ４）のソースはグランドに接地され、ゲートは点Ｐ２に接続されている。
【００４７】
ここで、アンプＡＭＰ１及びアンプＡＭＰ２は、同一の集積回路のシリコンチップ中に近接して配設され、各アンプＡＭＰ１，ＡＭＰ２を構成する各種素子の配向は同一となるように形成されている。また、抵抗Ｒ１とＲ２、及びトランジスタＱ１とＱ２も同一のシリコンチップ内に近接して配設され、配向が同一となるように形成されている。従って、アンプＡＭＰ１とＡＭＰ２は、オフセット電圧がほぼ同一の値となる。即ち、入力オフセット電圧は、主として素子の配置のずれと素子を形成するための不純物の濃度がばらつくことにより生じるので、互いに近接した位置に同一配向とすることにより、アンプＡＭＰ１とＡＭＰ２は同一のオフセット電圧が生じるようになる。また、これと同様に、抵抗Ｒ１，Ｒ２に生じる抵抗値のばらつきもほぼ一定となる。
【００４８】
電圧生成回路１３は、トランジスタＱ４、Ｑ５、及びコンデンサＣ１を備えている。トランジスタＱ４、Ｑ５はカレントミラー回路を構成する。従って、トランジスタＱ２に流れる電流Ｉ２と同一の電流（或いは比例した電流）Ｉ２′がトランジスタＱ５に流れることになる。
【００４９】
駆動回路１４は、マルチソースＦＥＴ（Ｔ１）のゲートに駆動信号を出力して、該マルチソースＦＥＴ（Ｔ１）のオン、オフを制御するものであり、チャージポンプ１４１、ＭＯＳＦＥＴ（Ｍ５）、及びその他の要素で構成されている。そして、ＭＯＳＦＥＴ（Ｍ５）のゲートはスイッチＳＷ１のオン側接点に接続されている。駆動回路１４の出力端子（これを点Ｐ５とする）は、抵抗Ｒ７を介してマルチソースＦＥＴ（Ｔ１）のゲートに接続され、且つＭＯＳＦＥＴ（Ｍ３）のドレインに接続されている。該ＭＯＳＦＥＴ（Ｍ３）のソースはグランドに接地され、ゲートは点Ｐ２に接続されている。
【００５０】
［第１実施形態の動作説明］
次に、上述した負荷回路の駆動装置の動作について、図２に示す特性図を参照して説明する。なお、図２において電圧ＶＰは、駆動回路１４の出力端子である点Ｐ５の電圧であり、電圧ＶＧはマルチソースＦＥＴ（Ｔ１）のゲート電圧であり、電圧ＶＳＭはマルチソースＦＥＴ（Ｔ１）のソース電圧（Ｔ１１，Ｔ１２のソース電圧）であり、電流ＩＭは負荷ＲＬに流れる電流であり、電流Ｉ１は抵抗Ｒ１に流れる電流（参照電流）であり、電圧ＶC1は、点Ｐ２の電圧である。
【００５１】
図１に示す負荷回路において、スイッチＳＷ１がオフ状態のときには、ＭＯＳＦＥＴ（Ｍ５）のゲートはＨレベルとなってオンとなり、ＭＯＳＦＥＴ（Ｍ１）及び（Ｍ２）のゲートも同様にＨレベルとなってオンとなる。
【００５２】
ＭＯＳＦＥＴ（Ｍ５）がオンとなることにより、点Ｐ５はグランドに接地されるので、駆動回路１４の出力電圧ＶＰはＬレベルとなり、マルチソースＦＥＴ（Ｔ１）はオフとなる。従って、電流ＩＭは流れず、負荷ＲＬは駆動しない。この際、点Ｐ３の電圧ＶＳＭは０［Ｖ］であるから、メインＦＥＴ（Ｔ１２）の両端電圧Ｖds（ドレイン・ソース間電圧）は、電源ＶＢの出力電圧（例えば、１２［Ｖ］）となる。このため、参照電流生成回路１１のアンプＡＭＰ１は、最大出力となるように動作することになる。しかし、上述したように、ＭＯＳＦＥＴ（Ｍ１）がオンとされているので、アンプＡＭＰ１の出力端子はグランドに接地され、トランジスタＱ１のベース電圧はほぼ０［Ｖ］となり、参照電流Ｉ１は流れない。
【００５３】
他方、基準電流生成回路１２では、サブＦＥＴ（Ｔ１１）の両端電圧と、抵抗Ｒ２に生じる電圧を等しくするための基準電流Ｉ２が流れるように、トランジスタＱ１のゲートに制御信号を出力するが、ＭＯＳＦＥＴ（Ｍ２）がオンとされているので、アンプＡＭＰ２の出力端子はグランドに接地され、基準電流Ｉ２は流れない。つまり、負荷ＲＬが停止している場合には、参照電流Ｉ１、基準電流Ｉ２は共に流れない。従って、トランジスタＱ５の電流Ｉ２′も流れない。
【００５４】
従って、コンデンサＣ１に生じる電圧（点Ｐ２に生じる電圧ＶC1）は０［Ｖ］となり、ＭＯＳＦＥＴ（Ｍ３）、（Ｍ４）は共にオフとなる。
【００５５】
次に、図２に示す時刻ｔ１でスイッチＳＷ１をオンとすると、ＭＯＳＦＥＴ（Ｍ５）のゲートはＬレベルとなってオフとなり、ＭＯＳＦＥＴ（Ｍ１）及び（Ｍ２）のゲートも同様にＬレベルとなってオフとなる。
【００５６】
ＭＯＳＦＥＴ（Ｍ５）がオフとなると、駆動回路１４の出力端子（点Ｐ５）より駆動信号が出力され、この駆動信号の電圧（電圧ＶＰ）はチャージポンプ１４１により電源電圧ＶＢよりも４．５〜１０［Ｖ］程度高い電圧となるので、マルチソースＦＥＴ（Ｔ１）がオンとなる。これにより、負荷ＲＬに負荷電流ＩＭが流れて負荷ＲＬが駆動する。また、ＭＯＳＦＥＴ（Ｍ１）がオフとなるので、アンプＡＭＰ１の出力端子とグランドとの間の接続状態が遮断される。
【００５７】
アンプＡＭＰ１は、点Ｐ１の電圧と点Ｐ３の電圧の差分に応じた制御信号を出力して、トランジスタＱ１のベースに供給するので、メインＦＥＴ（Ｔ１１）の両端電圧Ｖdsと、抵抗Ｒ１の両端に生じる電圧を等しくする参照電流Ｉ１が抵抗Ｒ１に流れることになる。即ち、参照電流Ｉ１は、電圧Ｖdsに比例した大きさの電流値となる。なお、図２では電流Ｉ１はマイナスの値となっているが、これはトランジスタＱ１からの流れ出しを示しているのでマイナスとしている。
【００５８】
また、ＭＯＳＦＥＴ（Ｍ２）、（Ｍ４）は共にオフであるので、アンプＡＭＰ２は、サブＦＥＴ（Ｔ１２）のソース電圧と点Ｐ４の電圧の差分に応じた制御信号を出力して、トランジスタＱ２のベースに供給する。よって、サブＦＥＴ（Ｔ１２）の両端電圧と、抵抗Ｒ２の両端に生じる電圧を等しくする基準電流Ｉ２が抵抗Ｒ２に流れることになる。即ち、基準電流Ｉ２は、サブＦＥＴ（Ｔ１２）の両端電圧に比例した大きさの電流値となる。なお、後述する（１０）式で示すように、基準電流Ｉ２は、負荷電流ＩＭが正常である場合に、Ｉ２＞Ｉ１となるように設定されている。
【００５９】
スイッチＳＷ１をオンとした直後には、負荷ＲＬに突入電流が流れるので、参照電流Ｉ１は通常時よりも大きくなり、基準電流Ｉ２を上回る。このため、トランジスタＱ５に電流Ｉ２′（Ｉ２′＝Ｉ２）が流れ、且つ、参照電流Ｉ１との差分電流（Ｉ１−Ｉ２′）がコンデンサＣ１に供給されることにより、点Ｐ２の電圧ＶC1が増加する。この場合、電圧ＶC1はＭＯＳＦＥＴ（Ｍ３）、（Ｍ４）の閾値電圧に達することはなく（図２のＶC1参照）、ＭＯＳＦＥＴ（Ｍ３）、（Ｍ４）はオフ状態を維持する。つまり、マルチソースＦＥＴ（Ｔ１）は遮断されない。その後、突入電流が収まり負荷電流ＩＭが通常電流となると、Ｉ１＜Ｉ２（＝Ｉ２′）となるので、コンデンサＣ１に蓄積された電荷が放電されて、点Ｐ２の電圧ＶC1は減少し、ついには０［Ｖ］となる。即ち、突入電流によりマルチソースＦＥＴ（Ｔ１）が誤遮断されることはなく、且つ、負荷電流ＩＭが通常電流である場合には、Ｉ１＜Ｉ２が維持されてマルチソースＦＥＴ（Ｔ１）のオン状態が継続される。
【００６０】
次に、何らかのトラブルが発生し、負荷ＲＬの抵抗が異常に低下して負荷電流ＩＭが過電流状態になると、この過電流によりマルチソースＦＥＴ（Ｔ１）のチャネル温度が上昇し、該メインＦＥＴ（Ｔ１１）のオン抵抗Ｒonが増大する。その結果、メインＦＥＴ（Ｔ１１）の両端電圧Ｖdsが増大する。このため、電圧Ｖdsに比例して変化する参照電流Ｉ１が増大し、基準電流Ｉ２を上回ることになる（Ｉ１＞Ｉ２となる）。従って、電圧生成回路１３では、参照電流Ｉ１から基準電流Ｉ２と同一の電流Ｉ２′を減算した差分電流（Ｉ１−Ｉ２′）がコンデンサＣ１に供給され、点Ｐ２の電圧ＶC1が徐々に上昇する。
【００６１】
そして、電圧ＶC1がＭＯＳＦＥＴ（Ｍ３）、（Ｍ４）の閾値電圧に達すると、該ＭＯＳＦＥＴ（Ｍ３）、（Ｍ４）がオンとなり、マルチソースＦＥＴ（Ｔ１）のゲートをグランドに接地して該マルチソースＦＥＴ（Ｔ１）をオフとする。即ち、過電流の発生により電圧Ｖdsが上昇し、ある一定の電圧に達した場合には、マルチソースＦＥＴ（Ｔ１）をオフとして、該マルチソースＦＥＴ（Ｔ１）及び負荷回路を過電流から保護することができる。
【００６２】
また、マルチソースＦＥＴ（Ｔ１）がオフとなると、メインＦＥＴ（Ｔ１１）のドレイン・ソース間電圧Ｖdsはほぼ電源ＶＢの電圧（例えば、１２［Ｖ］）となるので、アンプＡＭＰ１は最大出力状態（例えば、５［Ｖ］）となり、参照電流Ｉ１が最大値となるので、ＭＯＳＦＥＴ（Ｍ３）、（Ｍ４）のオン状態が維持される。一方、サブＦＥＴ（Ｔ１２）もオフとなるので、アンプＡＭＰ２の出力が最大出力状態になろうとするけれども、ＭＯＳＦＥＴ（Ｍ４）がオンとなるので、トランジスタＱ２のベース電圧はほぼ０Ｖとなり、基準電流Ｉ２は０Ａになる。
【００６３】
即ち、ＭＯＳＦＥＴ（Ｍ３）、（Ｍ４）が一度オンとなって、マルチソースＦＥＴ（Ｔ１）をオフとした場合には、この状態がラッチされることになる。このため、別途ラッチ回路を設けることなく、負荷回路の遮断状態を維持することができる。また、負荷回路に流れる過電流が大きく電圧Ｖdsの温度上昇が速いほど、参照電流Ｉ１がより早く上昇するので、いち早くＭＯＳＦＥＴ（Ｍ１）がオンとなって、負荷回路を遮断することができる。
【００６４】
次に、アンプＡＭＰ１のオフセット電圧の影響を回避する原理について説明する。
【００６５】
マルチソースＦＥＴ（Ｔ１）のチャネル温度がＴchのときのオン抵抗ＲonをＲon（＠Ｔch）、負荷電流をＩＭとすると、参照電流Ｉ１は次の（１）式で示される。
Ｉ１＝Ｒon（＠Ｔch）＊ＩＭ／Ｒ１      …（１）
【００６６】
また、抵抗Ｒ３に流れる電流をＩＳとし、上述したセル数の比率Ｎを用いると、サブＦＥＴ（Ｔ１２）のオン抵抗は、メインＦＥＴ（Ｔ１１）のＮ倍となることから、基準電流Ｉ２は次の（２）式で示される。
Ｉ２＝Ｒon（＠Ｔch）＊Ｎ＊ＩＳ／Ｒ２  …（２）
【００６７】
ここで、アンプＡＭＰ１、及びアンプＡＭＰ２にそれぞれ同一のオフセット電圧Ｖosが存在する場合には、上記（１）、（２）式は次の（３）、（４）式となる。
Ｉ１＝｛Ｒon（＠Ｔch）＊ＩＭ／Ｒ１｝＋｛Ｖos／Ｒ１｝      …（３）
Ｉ２＝｛Ｒon（＠Ｔch）＊Ｎ＊ＩＳ／Ｒ２｝＋｛Ｖos／Ｒ２｝  …（４）
【００６８】
そして、本実施形態では上述したように、Ｒ１＝Ｒ２としているので、上記（３）式、（４）式の右辺第二項は等しい値となる。従って、「Ｉ１−Ｉ２′」を演算した場合に、オフセット電圧成分は打ち消されることになり、アンプＡＭＰ１に存在するオフセット電圧Ｖosによる影響を回避することができる。
【００６９】
つまり、本実施形態に係る負荷回路の駆動装置では、電圧生成回路１３にて（Ｉ１−Ｉ２′）で算出される差分電流をコンデンサＣ１に供給して点Ｐ２の電圧ＶC1を増加させ、この電圧ＶC1がＭＯＳＦＥＴ（Ｍ３）及び（Ｍ４）の閾値電圧に達した場合に、ＭＯＳＦＥＴ（Ｍ３）をオンとして負荷駆動用のマルチソースＦＥＴ（Ｔ１）を遮断し、且つ、ＭＯＳＦＥＴ（Ｍ４）をオンとしてアンプＡＭＰ２の出力端子をグランドに接地するので、アンプＡＭＰ１が有するオフセット電圧Ｖosの影響を受けることなく、確実にマルチソースＦＥＴ（Ｔ１）のチャネル温度が許容温度に達する前に負荷回路を遮断することができる。
【００７０】
次に、メインＦＥＴ（Ｔ１１）のオン抵抗Ｒon、及びセル数の比率Ｎ、及び抵抗Ｒ３の設定方法について説明する。
【００７１】
メインＦＥＴ（Ｔ１１）は、チャネル温度が上昇するとオン抵抗Ｒonが増大する。そして、チャネル温度Ｔchにおけるオン抵抗Ｒon（＠Ｔch）は、室温が２５℃におけるオン抵抗Ｒon（＠２５）を基準としたオン抵抗温度係数αを用いて、次の（５）式で示すことができる。
Ｒon（＠Ｔch）＝Ｒon（＠２５）＋Ｒon（＠２５）＊（Ｔch−２５）＊α  …（５）
【００７２】
そして、メインＦＥＴ（Ｔ１１）のチャネルから周辺雰囲気に熱が伝達する際の定常熱抵抗をＲth［℃／Ｗ］とし、チャネル温度がＴａの状態で、通常の負荷電流を超える負荷電流ＩＭlimが通電されてメインＦＥＴ（Ｔ１１）のチャネル温度が許容温度である１５０℃になったとすると、次の（６）式が成立する。
Ｒth＊ＩＭlim2＊Ｒon（＠１５０）＝１５０−Ｔａ    …（６）
【００７３】
また、負荷回路が使用される最高周囲温度（例えば、８０℃）をＴａmaxとし、次の（７）式が成立するように、オン抵抗Ｒonを決定すれば、最高周囲温度Ｔａmax以下の周囲温度で、ＩＭlim以下の負荷電流ではチャネル温度が許容温度を超えることなく、安全に使用することができることになる。
Ｒon（＠１５０）≦（１５０−Ｔａmax）／（Ｒth＊ＩＭlim2）    …（７）
【００７４】
換言すれば、チャネル温度が、許容温度Ｔmax（例えば、１５０℃）となったときのオン抵抗Ｒon（＠１５０）が、上記（７）式を満足するマルチソースＦＥＴ（Ｔ１）を用いれば、チャネル温度が許容温度Ｔmaxに達する前の時点で確実にマルチソースＦＥＴ（Ｔ１）を遮断して、該マルチソースＦＥＴ（Ｔ１）及び負荷回路を保護できることになる。
【００７５】
使用される最大の電源電圧ＶＢmaxで、電流ＩＭlimが流れるように、異常負荷抵抗値ＲＬlimを考えると、電流ＩＭlimは、次の（８）式で示される。
ＩＭlim＝ＶＢmax／｛Ｒon（＠１５０）＋ＲＬlim｝      …（８）
【００７６】
このとき、サブＦＥＴ（Ｔ１２）から抵抗Ｒ３に流れる電流ＩＳは、電流ＩＭlimに対して独立に流れており、次の（９）式で示される。
ＩＳ＝ＶＢmax／｛Ｒon（＠１５０）＊Ｎ＋Ｒ３｝      …（９）
【００７７】
従って、上述の（１）、（２）、（８）、（９）式により、次の（１０）式が得られる。
Ｒ３＝Ｎ＊ＲＬlim      …（１０）
【００７８】
そして、上記（１０）式を満足するように、比率Ｎ、及び抵抗Ｒ３の値を決定すれば、最大周囲温度Ｔａmaxで、負荷電流がＩＭlimを超えたときに参照電流Ｉ１がＩ２を上回り、メインＦＥＴ（Ｔ１１）を遮断することができる。詳細には、抵抗Ｒ３を、Ｒ３≧Ｎ＊ＲＬlimとなるようにすれば良い。
【００７９】
ここで、上述したように「Ｎ」は、メインＦＥＴ（Ｔ１１）とサブＦＥＴ（Ｔ１２）のセル数の比率を示している。また、（９）式では、メインＦＥＴ（Ｔ１１）とサブＦＥＴ（Ｔ１２）のオン抵抗の比率を「Ｎ」としている。
【００８０】
同一のチップ上に実装された単位セルは、同一工程を経て作成されるので、同一チャネル温度で同一のゲート電圧が与えられた場合には、全て同一のオン抵抗を持つと見なすことができる。そして、メインＦＥＴ（Ｔ１１）とサブＦＥＴ（Ｔ１２）は、ゲートが共通であり、ソース電圧もほぼ等しいので、オン抵抗の比率を「Ｎ」としても問題ないと言える。オン抵抗自体に個体間のばらつきが存在しても、セル数の比率「Ｎ」は変化しないので、異常負荷の検知は、オン抵抗Ｒonのばらつきの影響を受けなくなる。
【００８１】
以下、実際に数値を代入した例について説明する。ＩＭlim＝１０［Ａ］、α＝０．５［％／℃］、Ｒth ＝５０［℃／Ｗ］、Ｔａmax＝１００℃、ＶＢmax＝１５［Ｖ］とすると、上述した（７）式より、次の（１１）式が得られる。
Ｒon（＠１５０）＝（１５０−１００）／（５０＊１０＊１０）
＝１０［ｍΩ］＝０．０１［Ω］          …（１１）
【００８２】
また、（５）式より、次の（１２）式が得られる。
０．０１＝Ｒon（＠２５）＋Ｒon（＠２５）＊（１５０−２５）＊０．００５
Ｒon（＠２５）＝６．１５［ｍΩ］        …（１２）
【００８３】
（８）式より、次の（１３）式が得られる。
１０＝１５／（０．０１＋ＲＬlim）
ＲＬlim＝１．４９［Ω］                  …（１３）
【００８４】
従って、（１３）式、及び（１０）式に基づき、例えば、Ｎ＝１００００、Ｒ３＝１４．９［Ω］とすればよい。
【００８５】
このように設定して周囲温度が２５℃のときは、ＩＭ＝９．１［Ａ］で、Ｉ１＝Ｉ２の遮断条件となって、このときのチャネル温度Ｔchは５４℃、オン抵抗Ｒon（＠５４）＝７．０４［ｍΩ］となった。このときの負荷抵抗は１．４８［Ω］となっており、最大周囲温度Ｔａ＝１００℃のときとほぼ同一の負荷抵抗値で遮断されていることがわかる。通常の負荷抵抗がＲＬlimよりも高い値（例えば、２［Ω］）で使用しているので、１００℃でも２５℃でも、正常状態で遮断されることはないことが理解される。このように、正常負荷でチャネル温度が許容限界を超えることはなく、また、不必要に遮断されることもなく、負荷抵抗が異常になったらチャネル温度が許容限界を超える前に遮断することができる。
【００８６】
このようにして、第１実施形態に係る負荷回路の駆動装置では、オフセット電圧がほぼ等しいアンプＡＭＰ１、ＡＭＰ２、及び、ばらつきがほぼ等しい抵抗Ｒ１、Ｒ２を設けている。そして、アンプＡＭＰ１と抵抗Ｒ１を用いて、メインＦＥＴ（Ｔ１１）の両端電圧に比例した参照電流Ｉ１を生成し、且つ、アンプＡＭＰ２と抵抗Ｒ２を用いて、サブＦＥＴ（１２）の両端電圧に比例した基準電流Ｉ２を生成し、これらの差分電流（Ｉ１−Ｉ２）の大きさに基づいて、コンデンサＣ１に電圧ＶC1を発生させ、この電圧ＶC1が閾値電圧に達した場合にマルチソースＦＥＴ（Ｔ１）を遮断する。
【００８７】
従って、アンプＡＭＰ１にオフセット電圧が存在し、抵抗Ｒ１にばらつきが存在する場合であっても、差分電流（Ｉ１−Ｉ２）を算出することによりアンプＡＭＰ１のオフセット電圧、及び抵抗Ｒ１のばらつきが相殺されるので、オフセット電圧や抵抗値のばらつきによるチャネル温度の検出誤差を低減することができる。
【００８８】
このため、オフセット電圧による検出誤差を考慮せずにマルチソースＦＥＴ（Ｔ１）のオン抵抗Ｒonを設定することができるのでマルチソースＦＥＴ（Ｔ１）を必要以上に大型化せずに済み、装置の小型化、低コスト化を図ることができる。
【００８９】
また、本実施形態では、負荷ＲＬを駆動するためのスイッチとしてマルチソースＦＥＴ（Ｔ１）を使用しており、上述した（１０）式に基づいて、セル数の比率Ｎと抵抗Ｒ３との関係を決定するので、周囲温度の最大値Ｔａmaxで、負荷電流が最大値ＩＭlimを超えた場合に、参照電流Ｉ１が基準電流Ｉ２を上回って、マルチソースＦＥＴ（Ｔ１）を遮断するので、マルチソースＦＥＴ（Ｔ１）のチャネル温度が限界に達するまでに確実に遮断することができる。
【００９０】
その結果、アンプＡＭＰ１のオフセット電圧によるばらつき、及びメインＦＥＴ（Ｔ１２）のオン抵抗のばらつきを考慮しなくても良いので、その分オン抵抗を高く設定することができ、ＦＥＴチップ面積の縮小により装置を小型化することができ、ひいてはコストダウンを図ることができる。
【００９１】
［第２実施形態の構成説明］
次に、本発明の第２実施形態に係る駆動装置について説明する。図３は、本発明の第２実施形態に係る負荷回路の駆動装置の構成を示す回路図である。図示のように、第２実に係る負荷回路の駆動装置は、Ｎ型マルチソースパワーＭＯＳＦＥＴ（Ｔ１）と、参照電流生成回路２１と、基準電流生成回路２２と、電圧生成回路２３、及び駆動回路２４を備えている。
【００９２】
第２実施形態では、スイッチＳＷ１がオフのときに、アンプＡＭＰ１、及びアンプＡＭＰ２の出力を停止させる構成が、前述した第１と相違している。以下、図１に示した第１実施形態との相違点について説明する。
【００９３】
第１実施形態で示した図１では、アンプＡＭＰ１の出力端子とグランドとの間にＭＯＳＦＥＴ（Ｍ１）を設け、スイッチＳＷ１がオフの場合には、このＭＯＳＦＥＴ（Ｍ１）をオンとして、アンプＡＭＰ１の出力端子をグランドに接地する構成としている。同様に、アンプＡＭＰ２の出力端子とグランドとの間にＭＯＳＦＥＴ（Ｍ２）を設け、スイッチＳＷ１がオフの場合には、このＭＯＳＦＥＴ（Ｍ２）をオンとして、アンプＡＭＰ２の出力端子をグランドに接地する構成としている。これにより、スイッチＳＷ１がオフの場合には、参照電流Ｉ１、及び基準電流Ｉ２が共に流れないように制御している。
【００９４】
これに対して、第２実施形態に係る図３では、図１に示したＭＯＳＦＥＴ（Ｍ１）、（Ｍ２）を使用せず、電源ＶＢのプラス端子と抵抗Ｒ６，Ｒ１，Ｒ２、及び各アンプＡＭＰ１，ＡＭＰ２の電源入力端子との間に、Ｎ型のＭＯＳＦＥＴ（Ｔ６）が設けられている。そして、該ＭＯＳＦＥＴ（Ｔ６）のゲートが、抵抗Ｒ８を介して駆動回路２４の出力端子に接続されている。従って、駆動回路２４の出力信号がＨレベルの場合、換言すれば、スイッチＳＷ１がオンとされた場合に、ＭＯＳＦＥＴ（Ｍ６；電源スイッチ）がオンとなって、各アンプＡＭＰ１，ＡＭＰ２の電源入力端子に電圧が供給される。
【００９５】
反対に、スイッチＳＷ１がオフとされた場合には、ＭＯＳＦＥＴ（Ｍ６）はオフとなり、各アンプＡＭＰ１，ＡＭＰ２の電源入力端子に電圧は供給されず、これらのアンプＡＭＰ１，ＡＭＰ２は駆動しない。更に、参照電流Ｉ１、及び基準電流Ｉ２も流れない。
【００９６】
このようにして、第２実施形態に係る負荷回路の駆動装置では、スイッチＳＷ１がオンとされているときにのみ、２つのアンプＡＭＰ１，ＡＭＰ２の電源入力端子に電圧を供給する構成としているので、前述した第１実施形態と同様の効果を得ることができると共に、使用するＭＯＳＦＥＴの個数を低減できるので、装置規模を縮小することができる。
【００９７】
以上、本発明の負荷回路の駆動装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
【産業上の利用可能性】
【００９８】
本発明は、車両に搭載される負荷を駆動する際に使用する半導体スイッチの小型化、軽量化を図る上で有用である。
【符号の説明】
【００９９】
１１，２１  参照電流生成回路（参照電流生成手段）
１２，２２  基準電流生成回路（基準電流生成手段）
１３，２３  電圧生成回路（電圧生成手段）
１４，２４  駆動回路
１４１  チャージポンプ
Ｔ１  Ｎ型マルチソースパワーＭＯＳＦＥＴ（マルチソース半導体スイッチ）
Ｔ１１  メインＦＥＴ
Ｔ１２  サブＦＥＴ
ＲＬ  負荷
ＳＷ１  スイッチ（切換スイッチ）
ＶＢ  電源
【図１】
2010183518.tif 000003
【図２】
2010183518.tif 000004
【図３】
2010183518.tif 000005
【図４】
2010183518.tif 000006