【手続補正書】
【提出日】令和3年9月16日(2021.9.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリアクセス要求を受信するための第１のインタフェースと、
キャッシュアクセス要求をＲＡＭキャッシュメモリデバイスに送信するための第２のインタフェースと、
制御ロジックと、
を含む、ランダムアクセスメモリ（ＲＡＭ）キャッシュメモリコントローラであって、
メモリアクセス要求の受信に応答して、前記制御ロジックが、
前記メモリアクセス要求に基づいてキャッシュタグアクセス要求を生成することと、
前記キャッシュタグアクセス要求を送信する前に、前記メモリアクセス要求に基づいて前記キャッシュタグアクセス要求とは異なるキャッシュデータアクセス要求を生成することと、
前記キャッシュタグアクセス要求及び前記キャッシュデータアクセス要求のそれぞれに一意の識別子を記憶することであって、前記一意の識別子は、前記キャッシュタグアクセス要求と前記キャッシュデータアクセス要求が同じメモリアクセス要求から生成されることを特定する、ことと、
前記第２のインタフェースを介して前記キャッシュアクセス要求を前記ＲＡＭキャッシュメモリデバイスに送信することと、
前記キャッシュタグアクセス要求を処理することによって生成された情報に基づいて、前記ＲＡＭキャッシュメモリデバイスへの前記キャッシュデータアクセス要求の送信をスケジュールすることと、
を行うように構成される、ランダムアクセスメモリ（ＲＡＭ）キャッシュメモリコントローラ。
【請求項２】
前記制御ロジックが、
前記ＲＡＭキャッシュメモリデバイス内の複数の行のうち、前記キャッシュタグアクセス要求のアドレスに対応する所与の行を識別することと、
前記所与の行に記憶されている１つまたは複数のタグの一部分のみを、前記キャッシュタグアクセス要求の前記アドレスのタグの一部分のみと比較するすることと、
を行うように構成される、請求項１に記載のＲＡＭキャッシュメモリコントローラ。
【請求項３】
前記キャッシュデータアクセス要求の送信をスケジュールすることが、前記アドレスの前記タグの一部分のみを比較することに基づいてタグミスを判別することに応答して、前記ＲＡＭキャッシュメモリデバイスへの前記キャッシュデータアクセス要求の送信をキャンセルすることを含む、請求項２に記載のＲＡＭキャッシュメモリコントローラ。
【請求項４】
前記アドレスの前記タグの前記一部分のみを比較することに基づいてタグミスを判別することに応答して、前記制御ロジックが、システムメモリとメインメモリとの１つまたは複数に前記メモリアクセス要求を送信するようにさらに構成される、請求項２に記載のＲＡＭキャッシュメモリコントローラ。
【請求項５】
前記キャッシュデータアクセス要求の送信をスケジュールすることが、前記所与の行の前記１つまたは複数のタグの全体を前記キャッシュタグアクセス要求の前記アドレスの前記タグの全体と比較することに基づいてタグヒットを判別することに応答して、前記第２のインタフェースを介して前記ＲＡＭキャッシュメモリデバイスに前記キャッシュデータアクセス要求を送信することを含む、請求項２に記載のＲＡＭキャッシュメモリコントローラ。
【請求項６】
前記制御ロジックが、前記キャッシュデータアクセス要求によるアクセスから生じる前記タグヒットに対応するタグの位置に基づいて、前記キャッシュデータアクセス要求によってアクセスされる所与の行のデータを識別するようにさらに構成される、請求項５に記載のＲＡＭキャッシュメモリコントローラ。
【請求項７】
プロセッサが、メモリデバイスに記憶されたデータに対するメモリアクセス要求を生成することと、
メモリコントローラが、前記プロセッサから前記メモリアクセス要求を受信することと、
メモリアクセス要求の受信に応答して、
前記メモリコントローラが、前記メモリアクセス要求に基づいてタグアクセス要求を生成することと、
前記メモリコントローラが、前記キャッシュタグアクセス要求を送信する前に、前記メモリアクセス要求に基づいて前記タグアクセス要求とは異なるデータアクセス要求を生成することと、
前記メモリコントローラが、前記タグアクセス要求と前記データアクセス要求のそれぞれに一意の識別子を記憶することであって、前記一意の識別子は、前記タグアクセス要求と前記データアクセス要求が同じメモリアクセス要求から生成されていることを特定する、ことと、
前記メモリコントローラが、前記タグアクセス要求を前記メモリデバイスに送信することと、
前記メモリコントローラが、前記タグアクセス要求を処理することによって生成された情報に基づいて、前記データアクセス要求の送信をスケジュールすることと、を含む、
方法。
【請求項８】
前記メモリデバイス内の複数の行のうち、前記タグアクセス要求のアドレスに対応する所与の行を識別することと、
前記所与の行に記憶されている１つまたは複数のタグの一部分のみを、前記タグアクセス要求の前記アドレスのタグの一部分のみと比較することと、
をさらに含む、請求項７に記載の方法。
【請求項９】
前記データアクセス要求の送信をスケジュールすることが、前記アドレスの前記タグの前記一部分のみを比較することに基づいてタグミスを判別することに応答して、前記データアクセス要求の前記メモリデバイスへの送信をキャンセルすることを含む、請求項８に記載の方法。
【請求項１０】
前記アドレスの前記タグの前記一部分のみを比較することに基づいてタグミスを判別することに応答して、前記方法が、システムメモリとメインメモリとの１つまたは複数に前記メモリアクセス要求を送信することをさらに含む、請求項８に記載の方法。
【請求項１１】
前記データアクセス要求の送信をスケジュールすることが、前記所与の行の前記１つまたは複数のタグの全体を前記キャッシュタグアクセス要求の前記アドレスの前記タグの全体と比較することに基づいてタグヒットを判別することに応答して、前記データアクセス要求を前記メモリデバイスに送信することを含む、請求項８に記載の方法。
【請求項１２】
前記キャッシュタグアクセス要求によるアクセスから生じる前記タグヒットに対応するタグの位置に基づいて、前記キャッシュデータアクセス要求によってアクセスされる所与の行のデータを識別することをさらに含む、請求項１１に記載の方法。
【請求項１３】
メモリデバイスに記憶されたデータに対するメモリアクセス要求を生成するように構成されたプロセッサと、
前記メモリデバイスに結合されたメモリコントローラと、
を含む、コンピューティングシステムであって、
メモリアクセス要求の受信に応答して、前記メモリコントローラが、
前記メモリアクセス要求に基づいてタグアクセス要求を生成することと、
前記キャッシュタグアクセス要求を送信する前に、前記メモリアクセス要求に基づいて前記タグアクセス要求とは異なるデータアクセス要求を生成することと、
前記タグアクセス要求及び前記データアクセス要求のそれぞれに一意の識別子を記憶することであって、前記一意の識別子は、前記タグアクセス要求と前記データアクセス要求が同じメモリアクセス要求から生成されることを特定する、ことと、
前記タグアクセス要求を前記メモリデバイスに送信することと、
前記タグアクセス要求を処理することによって生成される情報に基づいて、前記データアクセス要求の送信をスケジュールすることと、
を行うように構成される、コンピューティングシステム。
【請求項１４】
前記メモリコントローラが、
前記メモリデバイス内の複数の行のうち、前記タグアクセス要求のアドレスに対応する所与の行を識別し、且つ、
前記所与の行に記憶されている１つまたは複数のタグの一部分のみを、前記タグアクセス要求の前記アドレスのタグの一部分のみと比較する
ように構成される、請求項１３に記載のコンピューティングシステム。
【請求項１５】
前記キャッシュデータアクセス要求の送信をスケジュールすることが、前記アドレスの前記タグの前記一部分のみを比較することに基づいてタグミスを判別することに応答して、前記キャッシュデータアクセス要求の前記メモリデバイスへの送信をキャンセルすることを含む、請求項１４に記載のコンピューティングシステム。
【請求項１６】
前記アドレスの前記タグの前記一部分のみを比較することに基づいてタグミスを判別することに応答して、前記メモリコントローラが、システムメモリとメインメモリとの１つまたは複数に前記メモリアクセス要求を送信するようにさらに構成される、請求項１４に記載のコンピューティングシステム。
【請求項１７】
前記キャッシュデータアクセス要求の送信をスケジュールすることが、前記所与の行の前記１つまたは複数のタグの全体を前記キャッシュタグアクセス要求の前記アドレスの前記タグの全体と比較することに基づいてタグヒットを判別することに応答して、前記キャッシュデータアクセス要求を前記メモリデバイスに送信することを含む、請求項１５に記載のコンピューティングシステム。