Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成16年3月30日(2004.3.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
配線パターン状に打ち抜かれた金属板と、少なくともこの金属板の電子回路搭載部分を露出するように高熱伝導性の絶縁材料で覆ってなる基板状に形成された回路基板。
【請求項２】
金属板の一端部を電気的接続端子とし、この電気的接続端子に他の電子回路基板との位置決め用凸部を設けた請求項１に記載の回路基板。
【請求項３】
位置決め用凸部が電気的接続端子に絶縁材料で成形して構成された請求項１に記載の回路基板。
【請求項４】
位置決め用凸部が複数の電気的接続端子にまたがって絶縁材料で成形して構成された請求項３に記載の回路基板。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
【課題を解決するための手段】
上記課題を解決するために本発明の回路基板は、配線パターン状に打ち抜かれた金属板と、少なくともこの金属板の電子回路搭載部分を露出するように高熱伝導性の絶縁材料で覆ってなる基板状に形成された構成であり、配線パターンは金属板であるために当然のことながら配線抵抗は低く大電流回路に適している。またこの基板に実装された部品の発熱は一旦金属板により熱拡散された後、高熱伝導性の複合絶縁材料により放熱されるため放熱性が良好であり、この基板に外付けの放熱器を取り付ける場合においても上記発熱部品と放熱器の間の熱抵抗は低い。この放熱性の改善により前記高熱伝導性の複合絶縁材料で構成される絶縁層は厚くできるので絶縁性が向上し、パターン間の分布容量も低減が可能となるとともに、上記凸部を設けた電気的接続端子により他の回路基板との実装組立の容易化が図れるものである。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
【発明の実施の形態】
本発明の回路基板は、配線パターン状に打ち抜かれた金属板と、少なくともこの金属板の電子回路搭載部分を露出するように高熱伝導性の絶縁材料で覆ってなる基板状に形成されたものであり、放熱性に優れた低抵抗の回路基板を提供することができるものである。
また本発明の回路基板は金属板の一端部を電気的接続端子とし、この電気的接続端子に他の電子回路基板との位置決め用凸部を設けたものであり、他の回路基板との実装組立の容易な回路基板を提供することができるものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明の回路基板は、位置決め用凸部を電気的接続端子に絶縁材料で成形して構成したので、他の電子回路基板の接続端子接続部分近傍に制約を設ける必要がなく、回路設計の自由度が得られるものである。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明の回路基板は、位置決め用凸部を複数の電気的接続端子にまたがって絶縁材料で成形して構成したものであり、位置決め用凸部は複数の電気的接続端子にまたがって設けられて、強度の向上が図れ、他の電子回路基板との組立の作業性の向上が図れるものである。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
以下、本発明の回路基板の一実施の形態について図１から図５により説明する。
【手続補正書】
【提出日】平成17年4月12日(2005.4.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
階層的で、ツリー状構造に配置される複数のネットワーク要素及び或るネットワーク要素に対する資源の管理兼割当て用手段を具えている伝送システムにおいて、第１ネットワーク要素から第２ネットワーク要素へと延在する資源経路に沿って配置されるネットワーク要素が前記資源経路の進路を記憶する手段を含むようにしたことを特徴とする伝送システム。
【請求項２】
前記資源経路に沿って配置されるネットワーク要素が、次の低い階層レベルのどのブランチに資源経路が延びているのかと云う情報を記憶するデータベースをそれぞれ含むようにしたことを特徴とする請求項１に記載の伝送システム。
【請求項３】
前記資源経路に沿うネットワーク要素が、これらの要素から出ている低い階層レベルのブランチにおける資源の状態を記憶しているデータベースをそれぞれ含むようにしたことを特徴とする請求項１に記載の伝送システム。
【請求項４】
階層的で、ツリー状構造に配置される複数のネットワーク要素及び或るネットワーク要素への資源の管理兼割当て用手段を具えている伝送システム用のネットワーク要素において、第１ネットワーク要素から第２ネットワーク要素へと延在する資源経路に沿って配置されるネットワーク要素が前記資源経路の進路を記憶する手段を含むようにしたことを特徴とするネットワーク要素。
【請求項５】
階層的で、ツリー状構造に配置される複数のネットワーク要素を具えている伝送システムにおける或るネットワーク要素への資源の管理兼割当て用の資源管理システムにおいて、第１ネットワーク要素から第２ネットワーク要素へと延在する資源経路に沿って配置されるネットワーク要素が前記資源経路の進路を記憶する手段を含むようにしたことを特徴とする資源管理システム。
【請求項６】
請求項５に記載したような資源管理システムを装備した媒体。
【手続補正書】
【提出日】平成17年1月19日(2005.1.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ファイバ・チャネル仲裁ループにおける書き込み機能を向上させるための方法において、
ターゲットにおける複数のレスポンダ交換識別子の所定の部分を、２以上のイニシエータの排他的使用のために割り当てるステップと、
前記複数のレスポンダ交換識別子に関連する情報を、前記２以上のイニシエータに送信するステップと、
前記２以上のイニシエータから前記ターゲットに、コマンドと前記所定の部分に含まれる１つのレスポンダ交換識別子が付加されているデータ・フレームとを一緒に送るコマンド送信ステップと、
前記コマンド送信ステップの完了を示すステータス・フレームを、前記ターゲットから前記２以上のイニシエータに送信するステップと
からなることを特徴とする方法。
【請求項２】
請求項１記載の方法において、該方法は更に、前記２以上のイニシエータ中の複数のオリジネータ交換識別子の一部分を、前記複数のレスポンダ交換識別子の前記所定の部分に関連付けるステップを備えていることを特徴とする方法。
【請求項３】
請求項１記載の方法において、該方法は更に、前記２以上のイニシエータによって、前記複数のレスポンダ交換識別子の前記所定の部分の使用を管理するステップを備えていることを特徴とする方法。
【手続補正書】
【提出日】平成17年3月23日(2005.3.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
リンク装置とリンクパートナーとの間のリンクを確立する方法であって、
所定の時間間隔にわたりハードウェア自動折衝を可能にし、
該所定の時間間隔中に物理層装置を用いてＦＬＰバーストを送出し、
前記ＦＬＰバースト、10Base-Tリンクビート、100Base-TX  MLT-3アイドルの何れかを検知し、
前記物理層装置が前記ＦＬＰバーストを検出した場合に前記リンクパートナーとの自動折衝シーケンスを開始し、
前記物理層装置が10Base-Tリンクビートを検知した場合に前記リンクパートナーが10Base-T専用の装置であると仮定して該リンクパートナーと10Base-T半二重でリンクし、
前記物理層装置が100Base-TX MLT-3アイドルを検知した場合に前記リンクパートナーが100Base-TX専用の装置であると仮定して該リンクパートナーと100Base-TX半二重でリンクする、
という各ステップを有することを特徴とする、リンク装置とリンクパートナーとの間にリンクを確立する方法。
【請求項２】
前記所定の時間間隔が3.0秒である、請求項１に記載の方法。
【請求項３】
前記所定の時間間隔が、ブレークリンクタイマ時間に自動折衝待機タイマ時間を加え、更に遊び時間を加えたものである、請求項２に記載の方法。
【請求項４】
前記所定時間間隔後にリンクステータスをチェックし、
リンクが確立された場合に正常動作を行う、
という各ステップを更に含む、請求項１に記載の方法。
【請求項５】
リンクが確立されなかった場合に第２の所定の時間間隔にわたり前記物理層装置の送信器出力をターンオフして、折衝に失敗した自動折衝装置を強制的に前記自動折衝シーケンスの最初に戻す、というステップを更に含む、請求項４に記載の方法。
【請求項６】
前記第２の所定の時間間隔が1.5秒である、請求項５に記載の方法。
【請求項７】
前記第２の所定の時間間隔がブレークリンクタイマ時間である、請求項６に記載の方法。
【請求項８】
前記送信器をターンオンし、
第３の所定の時間間隔にわたりMLT-3アイドルを前記リンクパートナーに送信する、という各ステップを更に含み、
自動折衝リンクパートナーが、前記MLT-3アイドルを検知して、前記リンク装置が非自動折衝装置であると仮定し、前記リンクパートナーが100Base-TX半二重でリンクし、前記リンク装置もまた100Base-TX半二重でリンクする、請求項５に記載の方法。
【請求項９】
前記第３の所定の時間間隔が2.0秒である、請求項８に記載の方法。
【請求項１０】
前記第３の所定の時間間隔が、自動折衝待機タイマ時間に遊び時間を加えたものである、請求項９に記載の方法。
【請求項１１】
前記リンク装置を用いてリンクステータスを捜し、
リンクが確立された場合に通常動作を開始し、
リンクが見つからない場合には前記所定の時間間隔にわたりハードウェア自動折衝を可能にする、
という各ステップを更に含む請求項８に記載の方法。
【請求項１２】
前記自動折衝シーケンスがIEEE 802.3u仕様に従って進行する、請求項１に記載の方法。
【請求項１３】
前記方法が、10Base-Tハブ／リピータ、100Base-TXハブ、10Base-Tスイッチ、100Base-TXスイッチ、10Base-T／100Base-TXスイッチ、10Base-Tエンドノード、100Base-TXエンドノード、又は10Base-T／100Base-TXエンドノードに対してリンク装置が接続する任意の10Base-T／100Base-TXネットワークを備えるハードウェア環境を備えている、請求項１に記載の方法。
【請求項１４】
前記リンク装置がネットワークエンドノード又は集信装置を備えている、請求項１に記載の方法。
【請求項１５】
前記リンクパートナーが、前記リンク装置からＬＡＮの反対側の端部に位置する装置を備えている、請求項１に記載の方法。
【請求項１６】
前記方法が、10Base-T半二重、10Base-T全二重、100Base-TX半二重、及び100Base-TX全二重の何れをも含むプロトコルをサポートする、請求項１に記載の方法。
【請求項１７】
IEEE 802.3u第28条に100％は準拠していない10Base-T／100Base-TX装置間のリンク可能性を保証するアルゴリズムを有している、請求項１に記載の方法。
【請求項１８】
リンク装置とリンクパートナーとの間のリンクを確立する方法であって、
自動折衝シーケンスを開始し、
前記リンク装置と前記リンクパートナーとの間にリンクが確立された場合に該処理を出て接続を行い、
前記リンク装置と前記リンクパートナーとの間にリンクが確立されない場合には前記リンク装置の送信器をターンオフして前記自動折衝シーケンスを再開し、
並列検出を開始し、
前記リンク装置と前記リンクパートナーとの間にリンクが確立された場合に該処理を出て接続を行い、
前記リンク装置と前記リンクパートナーとの間にリンクが確立されない場合には自動折衝シーケンスを開始する、
という各ステップを有することを特徴とする、リンク装置とリンクパートナーの間にリンクを確立するための方法。
【請求項１９】
リンク装置とリンクパートナーとの間にリンクを確立する装置であって、
自動折衝シーケンスを開始するための前記リンク装置に配設された手段と、
前記リンク装置とリンクパートナーとの間にリンクが確立された場合に処理を出て接続を行うための前記リンク装置に配設された手段と、
前記リンク装置とリンクパートナーとの間にリンクが確立されない場合に前記リンク装置の送信器をターンオフして前記自動折衝を再開するための前記リンク装置に配設された手段と、
並列検出を開始するための前記リンク装置に配設された手段とを備えており、
前記リンク装置とリンクパートナーとの間にリンクが確立された場合に前記自動折衝シーケンスから出て前記リンク装置及び前記リンクパートナーが接続され、
前記リンク装置と前記リンクパートナーとの間にリンクが確立されない場合に自動折衝シーケンスが開始されることを特徴とする、リンク装置とリンクパートナーとの間にリンクを確立するための装置。
【手続補正書】
【提出日】平成16年4月19日(2004.4.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
低しきい値トランジスタで構成される低しきい値回路と、
該低しきい値回路の高電位電源供給ノードと高電位電源線との間に挿入されたＰＭＯＳトランジスタと、
前記低しきい値回路の低電位電源供給ノードと低電位電源線との間に挿入されたＮＭＯＳトランジスタと、を備えた半導体集積回路装置において、
前記ＰＭＯＳトランジスタの基板電位を制御する第１の基板電位制御手段と、
前記ＮＭＯＳトランジスタの基板電位を制御する第２の基板電位制御手段と、を備え、
前記第１の基板電位制御手段は前記高電位電源線の電位より高い電位を供給し、
前記第２の基板電位制御手段は前記低電位電源線の電位より低い電位を供給することを特徴とする半導体集積回路装置。
【請求項２】
前記ＰＭＯＳトランジスタおよび、ＮＭＯＳトランジスタの基板がそれぞれ、前記高電位電源線間および、前記低電位電源線間を抵抗を介して接続されていることを特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
前記ＰＭＯＳトランジスタ、および、前記ＮＭＯＳトランジスタが前記低しきい値トランジスタで構成されていることを特徴とする請求項１または２記載の半導体集積回路装置。
【請求項４】
前記第１および第２の基板電位制御手段はそれぞれ、前記低しきい値トランジスタからなるＰＭＯＳおよびＮＭＯＳトランジスタで構成され、それぞれのトランジスタの一方の電極が請求項１から３のいずれかに記載のＰＭＯＳあるいはＮＭＯＳトランジスタの基板に接続されていることを特徴とする請求項１から３のいずれかに記載の半導体集積回路装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
【課題を解決するための手段】
請求項１記載の発明に係る半導体集積回路装置は、低しきい値トランジスタで構成される低しきい値回路と、該低しきい値回路の高電位電源供給ノードと高電位電源線との間に挿入されたＰＭＯＳトランジスタと、前記低しきい値回路の低電位電源供給ノードと低電位電源線との間に挿入されたＮＭＯＳトランジスタと、を備えた半導体集積回路装置において、前記ＰＭＯＳトランジスタの基板電位を制御する第１の基板電位制御手段と、前記ＮＭＯＳトランジスタの基板電位を制御する第２の基板電位制御手段と、を備え、前記第１の基板電位制御手段は前記高電位電源線の電位より高い電位を供給し、前記第２の基板電位制御手段は前記低電位電源線の電位より低い電位を供給することを特徴とするものである。
請求項２記載の発明に係る半導体集積回路装置は、請求項１記載の構成に加え、前記ＰＭＯＳトランジスタおよび、ＮＭＯＳトランジスタの基板がそれぞれ、前記高電位電源線間および、前記低電位電源線間を抵抗を介して接続されていることを特徴とするものである。
請求項３記載の発明に係る半導体集積回路装置は、請求項１または２記載の構成に加え、前記ＰＭＯＳトランジスタ、および、前記ＮＭＯＳトランジスタが前記低しきい値トランジスタで構成されていることを特徴とするものである。
請求項４記載の発明に係る半導体集積回路装置は、請求項１から３のいずれかに記載の構成に加え、前記第１および第２の基板電位制御手段はそれぞれ、前記低しきい値トランジスタからなるＰＭＯＳおよびＮＭＯＳトランジスタで構成され、それぞれのトランジスタの一方の電極が請求項１から３のいずれかに記載のＰＭＯＳあるいはＮＭＯＳトランジスタの基板に接続されていることを特徴とするものである。
【手続補正書】
【提出日】平成16年4月9日(2004.4.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
珪素を含む非晶質膜上に第１の開口部及び第２の開口部を有する絶縁膜を形成し、
前記絶縁膜をマスクとして前記非晶質膜に珪素の結晶化を助長する触媒元素をイオン注入法またはプラズマドーピング法により添加することで、前記第１の開口部より前記触媒元素が添加された第１の添加領域と前記第２の開口部より前記触媒元素が添加された第２の添加領域とを、前記非晶質膜中に形成し、
前記非晶質膜を加熱処理することにより前記非晶質膜の一部を結晶化させ、
前記第１の開口部の最小スリット幅は前記第２の開口部の最小スリット幅よりも大きいことを特徴とする半導体装置の作製方法。
【請求項２】
珪素を含む非晶質膜上に第１の開口部及び第２の開口部を有する絶縁膜を形成し、
前記絶縁膜をマスクとして前記非晶質膜に珪素の結晶化を助長する触媒元素をイオン注入法またはプラズマドーピング法により添加することで、前記第１の開口部より前記触媒元素が添加された第１の添加領域と前記第２の開口部より前記触媒元素が添加された第２の添加領域とを、前記非晶質膜中に形成し、
前記非晶質膜を加熱処理することにより前記非晶質膜の一部を結晶化させ、
前記第１の開口部の最小スリット幅は前記第２の開口部の最小スリット幅よりも大きく、
前記第１の添加領域から結晶化した結晶の成長距離は、前記第２の添加領域から結晶化した結晶の成長距離よりも長いことを特徴とする半導体装置の作製方法。
【請求項３】
珪素を含む非晶質膜上に第１の開口部及び第２の開口部を有する絶縁膜を形成し、
前記絶縁膜をマスクとして前記非晶質膜に珪素の結晶化を助長する触媒元素をイオン注入法またはプラズマドーピング法により添加することで、前記第１の開口部より前記触媒元素が添加された第１の添加領域と前記第２の開口部より前記触媒元素が添加された第２の添加領域とを、前記非晶質膜中に形成し、
前記非晶質膜を加熱処理することにより前記非晶質膜の一部を結晶化させ、
前記結晶化した領域に１５族元素を選択的に添加し、
加熱処理により、前記１５族元素が添加された領域に前記触媒元素をゲッタリングさせ、
前記第１の開口部の最小スリット幅は前記第２の開口部の最小スリット幅よりも大きいことを特徴とする半導体装置の作製方法。
【請求項４】
珪素を含む非晶質膜上に第１の開口部及び第２の開口部を有する絶縁膜を形成し、
前記絶縁膜をマスクとして前記非晶質膜に珪素の結晶化を助長する触媒元素をイオン注入法またはプラズマドーピング法により添加することで、前記第１の開口部より前記触媒元素が添加された第１の添加領域と前記第２の開口部より前記触媒元素が添加された第２の添加領域とを、前記非晶質膜中に形成し、
前記非晶質膜を加熱処理することにより前記非晶質膜の一部を結晶化させ、
前記結晶化した領域に１５族元素を選択的に添加し、
加熱処理により、前記１５族元素が添加された領域に前記触媒元素をゲッタリングさせ、
前記第１の開口部の最小スリット幅は前記第２の開口部の最小スリット幅よりも大きく、
前記第１の添加領域から結晶化した結晶の成長距離は、前記第２の添加領域から結晶化した結晶の成長距離よりも長いことを特徴とする半導体装置の作製方法。
【請求項５】
請求項２において、前記第１の添加領域から結晶化した前記結晶は、画素マトリクス回路のＴＦＴの活性層に用いられ、前記第２の添加領域から結晶化した前記結晶は、周辺回路のＴＦＴの活性層に用いられることを特徴とする半導体装置の作製方法。
【請求項６】
請求項３または請求項４において、前記結晶化した領域に前記１５族元素を選択的に添加する際に、前記絶縁膜をマスクとして前記第１の添加領域及び前記第２の添加領域に、前記１５族元素を添加することを特徴とする半導体装置の作製方法。
【請求項７】
請求項3、４及び６のいずれか一項において、前記15族元素としてリンが用いられることを特徴とする半導体装置の作製方法。
【請求項８】
請求項3、４、６及び７のいずれか一項において、前記15族元素は 1×1013〜 8×1015atoms/cm2 のドーズ量で添加されることを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至請求項８のいずれか一項において、前記第１及び第２の開口部の前記最小スリット幅は０．２５〜２μｍであることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項1乃至請求項９のいずれか一項において、前記触媒元素は、 1×1012〜 1×1015atoms/cm2 のドーズ量で添加されることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項1乃至請求項１０のいずれか一項において、前記触媒元素としてNi、Fe、Co、Pd、Pb、PtまたはCuが用いられることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項1乃至請求項１１のいずれか一項において、前記非晶質膜は基板上に形成され、前記結晶化して得られた結晶は、針状または柱状結晶が前記基板と概略平行、且つ、互いに概略平行な方向に揃った結晶構造を有することを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成16年4月16日(2004.4.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコン半導体上に電極を形成する半導体装置の製造方法において、前記シリコン半導体上に所定の基板温度でチタン膜を堆積する工程と、該チタン膜を除去する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
シリコン基板上にゲート絶縁膜とゲート電極とを有する半導体装置を製造する方法において、ハロゲン系エッチングガスを用いてゲート側壁絶縁膜を有するゲート電極を形成する工程と、前記ゲート電極を形成した基板上に、所定の基板温度でチタン膜を堆積する工程と、該チタン膜を除去する工程と、高融点金属を堆積する工程と、熱処理を行うことでシリコンと高融点金属が直接接している領域で反応して高融点金属シリサイド膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項３】
基板温度が５００℃以下である請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
基板温度が２００℃以上である請求項３に記載の半導体装置の製造方法。
【請求項５】
チタン膜を除去する工程が、シリコン半導体上又はシリコン基板上の汚染物質を除去する工程である請求項１〜４の何れか１つに記載の半導体装置の製造方法。
【請求項６】
前記チタン膜はスパッタリング法によって堆積する請求項１〜５の何れか１つに記載の半導体装置の製造方法。
【請求項７】
前記チタン膜を堆積する工程と前記チタン膜を除去する工程との間にイオンを注入する工程を有する請求項１〜６の何れか１つに記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
【課題を解決するための手段】
本発明は、本発明は、半導体上に電極を形成する半導体装置の製造方法において、前記半導体上に所定の基板温度でチタン膜を堆積する工程と、該チタン膜を除去する工程とを含むことを特徴とする。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
また、シリコン基板上にゲート絶縁膜とゲート電極とを有する半導体装置を製造する方法において、ハロゲン系エッチングガスを用いてゲート側壁絶縁膜を有するゲート電極を形成する工程と、 前記ゲート電極を形成した基板上に、所定の基板温度でチタン膜を堆積する工程と、該チタン膜を除去する工程と、高融点金属を堆積する工程と、シリコンと高融点金属が直接接している領域で反応して高融点金属シリサイド膜を形成する工程を含むことを特徴とする。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
基板温度としては、５００℃以下が好ましい。さらに望ましくは５００℃以下２００℃以上である。
また、チタン膜を除去する工程が、シリコン半導体上又はシリコン基板上の汚染物質を除去する工程であることを特徴とする。
特に、前記チタン膜はスパッタリング法によって堆積することを特徴とする。
【手続補正書】
【提出日】平成17年3月3日(2005.3.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】
気体のチタン源としての有機チタン源、及び、反応性の気体の窒素源を含むプロセスガスを用いる化学蒸着法（ＣＶＤ）によって、窒化チタンを基板に蒸着させる蒸着方法において、前記基板の端縁部に蒸着される窒化チタンの量を、前記基板の上面に蒸着される窒化チタンの量に比較して減少させる工程を備え、前記窒化チタンの蒸着の間に、蒸着抑制ガスの流れを、前記基板の下方の基板支持台の複数の孔に通して、前記基板の前記端縁部付近の前記基板支持台の周囲で円周方向に隔置された前記基板支持台の複数の孔の端部から出し、その後、前記蒸着抑制ガスを前記プロセスガスの流れとは反対方向に前記基板の前記端縁部へ流し、これにより、前記基板の前記端縁部に蒸着される窒化チタンの量を減少させることによって、前記工程が行われることを特徴とする蒸着方法。
【手続補正書】
【提出日】平成17年4月18日(2005.4.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光を受けることができる少なくとも１つの微小レンズ要素と、
各々の上記微小レンズに対応する少なくとも１つの光電子要素と、
上記微小レンズ要素と上記光電子要素の間にあって、光が上記光電子要素上に焦点を結ぶような厚みを有する光伝送性スペーサ要素とを備え、
上記光伝送性スペーサ要素が、さらに外郭表面を備え、該外郭表面は、上記微小レンズ要素同士が互いに直接接触しないよう、該微小レンズ要素に対して、固定パターンから成る横方向の間隔案内を含んで成る光電子デバイス。
【請求項２】
上記光電子要素が発光性であり、かつ上記光電子要素から放射される光が上記光伝送性スペーサ要素と上記微小レンズ要素とを通過して平行ビームとなって放射されるようにした請求項１の光電子デバイス。
【請求項３】
ａ）光電子要素を支持する基板を設けるステップと、
ｂ）上記光電子要素を包含している基板の第一表面に光伝送性層を積層するステップと、
ｃ）上記光伝送性層の表面に感光性ポリマーを積層するステップと、
ｄ）上記感光性ポリマーに上記光電子要素に対応するパターンを、上記感光性ポリマー上に付与するステップと、
ｅ）上記感光性ポリマーに凸面を形成するために、上記光伝送性層の融点より低い温度まで当該組立体を加熱するステップと、
ｆ）上記光電子要素に対応する外郭表面を形成ステップであって、上記微小レンズ要素同士が互いに直接接触しないよう、該微小レンズ要素に対して、固定パターンから成る横方向の間隔案内を、上記外郭表面が備えるようにするステップ
とを備える光電子デバイスの製造方法。
【請求項４】
上記外郭表面を形成するステップが、
（１）上記光伝送性層の上に材料を追加して積層させるステップと、
（２）該付加層により外郭表面を形成するステップ
とを備える請求項３の光電子デバイスの製造方法。
【請求項５】
上記感光性ポリマーが実質的に除去され、凸面がその下の光伝送性層に移されるのに十分な深さまでポリマーの凸面をドライエッチングするステップを、さらに備える請求項３の光電子デバイスの製造方法。
【手続補正書】
【提出日】平成16年4月23日(2004.4.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
気相成長法により、窒化物半導体からなるクラッド層及び／又はガイド層に挟まれた、少なくともインジウムとガリウムを含む窒化物半導体からなる量子井戸構造活性層を形成する際の基板の厚さを、５μｍ以上５０μｍ以下とすることを特徴とする窒化ガリウム系半導体発光素子の製造方法。
【請求項２】
前記基板が窒化ガリウム基板であることを特徴とする請求項１に記載の窒化ガリウム系半導体発光素子の製造方法。
【請求項３】
気相成長法により、窒化物半導体からなるクラッド層及び／又はガイド層に挟まれた、少なくともインジウムとガリウムを含む窒化物半導体からなる量子井戸構造活性層を形成する際の基板の厚さを５μｍ以上５０μｍ以下とすることにより得られた、少なくとも１層の量子井戸層を有する窒化ガリウム系半導体発光素子。
【請求項４】
前記基板が窒化ガリウム基板であることを特徴とする請求項３に記載の窒化ガリウム系半導体発光素子。
【請求項５】
窒化物半導体からなるクラッド層及び／又はガイド層に挟まれた、少なくともインジウムとガリウムを含む窒化物半導体からなる量子井戸構造活性層が形成される基板の厚さが５μｍ以上５０μｍ以下である窒化ガリウム系半導体発光素子を含む光ディスク装置。
【請求項６】
前記基板が窒化ガリウム基板であることを特徴とする請求項５に記載の光ディスク装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
また青色ＬＥＤは、例えば、上記の特開平８−３１６５２８号公報に記載されており、その断面図を図８に示す。図８において、１２１はサファイア基板、１２２はＧａＮバッファ層、１２３はｎ−ＧａＮコンタクト層、１２４はｎ−Ａｌ0.3Ｇａ0.7Ｎ第２ｎ型クラッド層、１２５はn−Ｉｎ0.01Ｇａ0.99Ｎ第１ｎ型クラッド層、１２６は３ｎｍ厚のＩｎ0.05Ｇａ0.95Ｎ単一量子井戸構造活性層、１２７はｐ−Ｉｎ0.01Ｇａ0.99Ｎ第１ｐ型クラッド層、１２８はｐ−Ａｌ0.3Ｇａ0.7Ｎ第２ｐ型クラッド層、１２９はｐ−ＧａＮコンタクト層、１３０はｐ側電極、１３１はｎ側電極である。これらの結晶成長時の温度は、ＧａＮバッファ層１２２が５００℃、単一量子井戸構造活性層１２６が８００℃、これら以外の各層は１０５０℃である。このような青色ＬＥＤにおいても、結晶成長時における基板の厚さについては特にこだわらず作成されていた。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
このような本発明を見い出すにあたって、本発明者は従来素子における前記課題の原因について詳細に調査を行い、その結果、量子井戸層を形成する際の結晶成長時における基板ウェハーの面内での表面温度の分布により、基板ウェハーの面内での発光特性の分布が生じていることが判明した。すなわち、窒化ガリウム系半導体発光素子において量子井戸層として用いられるＩｎＧａＮ材料は、ＩｎＧａＮが形成される基板表面の温度によってＩｎ組成が大きく変化する。特にＩｎＧａＮの結晶成長を開始した直後は、基板表面の温度によるＩｎ組成の変化が大きくなっている。従って、層厚が非常に薄い量子井戸層をＩｎＧａＮで形成する場合は、ＩｎＧａＮの結晶成長を開始した直後の影響が大きくなり、基板表面温度が低下すると急激にＩｎ組成が大きくなってしまうことがわかった。ＩｎＧａＮ材料においてはＩｎ組成によって発光波長が変化するため、Ｉｎ組成が大きくなると発光波長は長波長化してしまう。
【手続補正書】
【提出日】平成16年4月23日(2004.4.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の半導体素子と、
前記複数の半導体素子の上方に設けられた層間絶縁膜と、
前記層間絶縁膜上に形成された複数の画素電極と、
を有し、
前記層間絶縁膜の凹凸は前記複数の画素電極の厚さの２０%以内であることを特徴とする半導体装置。
【請求項２】
複数の半導体素子と、
前記複数の半導体素子の上方に設けられた層間絶縁膜と、
前記層間絶縁膜上に形成された複数の画素電極と、
を有し、
前記層間絶縁膜の凹凸は表面の傾きの角度が15°以内であることを特徴とする半導体装置。
【請求項３】
複数の半導体素子と、
前記複数の半導体素子の上方に設けられた層間絶縁膜と、
前記層間絶縁膜上に形成された複数の画素電極と、
を有し、
前記複数の画素電極で反射される光の光量は、光軸方向からのぶれの角度が15°の円錐のなかで、入射光の70%以上であることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、前記複数の画素電極間の境界部に形成された絶縁層を有し、前記複数の画素電極の表面と前記絶縁層の表面とは同一平面を成していることを特徴とする半導体装置。
【請求項５】
請求項４において、前記絶縁層は遮光性を有することを特徴とする半導体装置。
【請求項６】
請求項４または請求項５において、前記絶縁層は、黒色顔料もしくはカーボンを分散させた有機性樹脂膜、または黒色顔料もしくはカーボンを分散させた溶液塗布系酸化珪素膜であることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、前記複数の画素電極は金属材料からなることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、前記複数の画素電極は透明導電膜からなることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一項において、前記層間絶縁膜は酸化珪素膜または有機性樹脂膜であることを特徴とする半導体装置。
【請求項１０】
第１の基板上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成されたストライプ状の第１の電極と、
前記第１の電極間の隙間に形成された絶縁層と、
透光性を有する第２の基板上に形成され、透明導電膜からなるストライプ状の第２の電極と、
前記第１の電極と前記第２の電極が内側になるよう前記第１の基板と前記第２の基板とを貼り合わせて狭持された液晶層とを有し
前記層間絶縁膜の凹凸は前記第１の電極の厚さの２０%以内であり、
前記第１の電極の表面と前記絶縁層の表面とは同一平面を成すことを特徴とする半導体装置。
【請求項１１】
絶縁表面を有する基板上に複数の半導体素子を形成し、
前記複数の半導体素子の上方に層間絶縁膜を形成し、
前記層間絶縁膜を平坦化し、
平坦化した前記層間絶縁膜上に複数の電極を形成し、
平坦化した前記層間絶縁膜の凹凸は、前記複数の電極の厚さの２０％以内または表面の傾きの角度が１５°以内であることを特徴とする半導体装置の作製方法。
【請求項１２】
絶縁表面を有する基板上に複数の半導体素子を形成し、
前記複数の半導体素子の上方に層間絶縁膜を形成し、
前記層間絶縁膜を平坦化し、
平坦化した前記層間絶縁膜上に前記複数の半導体素子と電気的に接続する複数の電極を形成し、
前記複数の電極を覆う絶縁層を形成し、
前記絶縁層を平坦化し、
平坦化した前記層間絶縁膜の凹凸は、前記複数の電極の厚さの２０％以内または表面の傾きの角度が１５°以内であることを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１２において、前記絶縁層は遮光性を有していることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１２または請求項１３において、前記絶縁層は、黒色顔料もしくはカーボン系材料を分散させた有機性樹脂膜、または黒色顔料もしくはカーボン系材料を分散させた溶液塗布系酸化珪素膜であることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１２乃至請求項１４のいずれか一項において、前記絶縁層の平坦化は機械的な研磨により行われることを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１１乃至請求項１５のいずれか一項において、前記複数の電極は金属材料からなることを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１１乃至請求項１５のいずれか一項において、前記複数の電極は透明導電膜からなることを特徴とする半導体装置の作製方法。
【請求項１８】
請求項１１乃至請求項１７のいずれか一項において、前記複数の電極は複数の画素電極であることを特徴とする半導体装置の作製方法。
【請求項１９】
請求項１１乃至請求項１８のいずれか一項において、前記層間絶縁膜は酸化珪素膜または有機性樹脂膜であることを特徴とする半導体装置の作製方法。
【請求項２０】
請求項１１乃至請求項１９のいずれか一項において、前記層間絶縁膜の平坦化は機械的な研磨またはドライエッチング法により行われることを特徴とする半導体装置の作製方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
また、平坦性の程度としては、図１３示すような表面状態を得るとして、θの値が１５°以内となるような平坦性を実現すればよい。このようにすることでその上に形成される反射画素電極で反射される光を光学変調に有効に利用することができる。勿論、図１３に示す状態において、ｃの値を２０〜６０ｎｍ以下とすることが重要である。
【手続補正書】
【提出日】平成16年3月30日(2004.3.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
同一情報を複数の周波数を使用して送信した信号を２系以上のアンテナを用いてダイバーシチ受信を行なう装置において、上記各アンテナ系の受信信号の周波数を切替える複数の周波数切替回路と、該各周波数切替回路の受信信号を復調する復調回路と、上記各周波数切替回路の受信信号レベルを検出するレベル検出回路と、上記各復調回路の復調データとレベル検出回路のレベル情報を入力してレベルの大きい方の復調データを誤り訂正回路へダイバーシチ出力するダイバーシチ回路と、上記各復調回路の復調データの誤り検出を行なう誤り検出回路と、上記各レベル検出回路からのレベル情報と上記各誤り検出回路から誤り数を取り込み、レベル情報値が規定値以下となった場合、又は誤り数が規定値以上になった場合、その値となった受信系の周波数切替回路に周波数切替を指示し、且つ周波数切替時に上記ダイバーシチ回路に周波数切替を実施しない受信系の復調データのみを出力するよう指示する最適周波数選択回路とを設けたことを特徴とするダイバーシチ受信装置。
【請求項２】
上記最適周波数選択回路は、周波数切替回路に周波数切替を指示した受信系の周波数切替後、レベル検出回路からのレベル情報が規定値以上となった場合で、そのレベル値と周波数切替を実施していない受信系のレベル情報値とを比較し前者が大きい場合は後者の周波数を前者の周波数と同一になるよう周波数切替回路に周波数切替を指示し、前者が小さい場合は前者の周波数を後者の周波数と同一になるよう周波数切替回路に周波数切替を指示し、又周波数切替後の誤り検出回路からの誤り数が規定値以上となった場合は周波数切替を実施していない受信系の周波数と同一になるよう周波数切替回路に周波数切替を指示し、更に周波数切替後のレベル検出回路からのレベル情報が規定値以上とならない場合は、当該受信系の周波数切替回路に再度周波数切替を指示するものであることを特徴とする請求項１記載のダイバーシチ受信装置。
【手続補正書】
【提出日】平成16年4月19日(2004.4.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
受信信号と、発振周波数が可変な発振器からの発振信号とをそれぞれ入力し、周波数変換を行う周波数変換器と、
前記周波数変換器からの出力信号経路に配置された利得制御アンプを有し、前記出力信号経路を通る信号レベルに応じて変化する利得制御信号によって前記利得制御アンプを制御し、振幅が一定の信号を出力する自動利得制御装置と、
前記出力信号経路を通る信号と前記利得制御信号とを比較する比較器を有し、前記利得制御信号によってヒステリシス幅が変化するパルス出力を生成するヒステリシス・コンパレータと、
前記ヒステリシス・コンパレータからのパルス出力を入力し、該パルス出力をカウントするカウンタと、
前記カウンタの出力信号を入力して平均化するフィルタと、
前記フィルタの出力信号に基づいて、周波数変換後の信号の設定周波数に対する周波数ずれを検出し、前記発振器の発振周波数を制御する制御回路と
からなることを特徴とする周波数自動調整装置。
【請求項２】
前記ヒステリシス・コンパレータは、
前記出力信号経路に配置された利得制御アンプの入力または出力信号を全波整流する全波整流回路と、
前記全波整流回路の出力信号と、前記利得制御信号とを比較して、その比較結果を出力する比較器と、
前記比較器の出力をクロック入力とし、前記自動利得制御装置で一定の振幅にされた出力信号をデータ入力とするフリップフロップと
により構成してなることを特徴とする請求項１記載の周波数自動調整装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
【課題を解決するための手段】
この発明は上記課題を解決するために、受信信号と、発振周波数が可変な発振器からの発振信号とをそれぞれ入力し、周波数変換を行う周波数変換器と、周波数変換器からの出力信号経路に配置された利得制御アンプを有し、出力信号経路を通る信号レベルに応じて変化する利得制御信号によって利得制御アンプを制御し、振幅が一定の信号を出力する自動利得制御装置と、出力信号経路を通る信号と利得制御信号とを比較する比較器を有し、利得制御信号によってヒステリシス幅が変化するパルス出力を生成するヒステリシス・コンパレータと、ヒステリシス・コンパレータからのパルス出力を入力し、該パルス出力をカウントするカウンタと、カウンタの出力信号を入力して平均化するフィルタと、フィルタの出力信号に基づいて、周波数変換後の信号の設定周波数に対する周波数ずれを検出し、発振器の発振周波数を制御する制御回路とからなることを特徴とする。
【手続補正書】
【提出日】平成17年8月23日(2005.8.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  金属酸化物半導体電界効果トランジスタで形成される論理回路ファミリであって、
第１供給電圧と、
第２供給電圧と、
前記論理回路ファミリの出力を発生する出力ノードと、
複数の論理回路と、
を有し、
各論理回路は、前記第１供給電圧と前記出力ノードとの間の第１直列接続と前記第２供給電圧と前記出力ノードとの間の第２直列接続を含み、
前記第１直列接続は、第１しきい電圧を有するＮチャネルトランジスタのソース−ドレンインパスと前記第１しきい電圧よりも低い第２しきい電圧を有する複数のトランジスタだけから構成されるプルダウン回路網のプルダウン条件付伝導パスとからなり、
前記Ｎチャネルトランジスタは第１論理入力信号を受け取るゲートを有しかつ前記Ｎチャネルトランジスタは前記複数の論理回路の内の他の論理回路と共有されていなく、前記プルダウン回路網は前記プルダウン条件付伝導パスが導通するかしないかを決定する少なくとも一つの第２論理入力信号を受け取るようになっており、
前記第２直列接続は、前記第１しきい電圧を有するＰチャネルトランジスタのソースドレインパスと前記第２しきい電圧を有するトランジスタだけから構成されたプルアップ回路網のプルアップ条件付伝導パスとからなり、
前記Ｐチャネルトランジスタは前記第１論理入力信号の反転信号を受け取るゲートを有しかつ前記Ｐチャネルトランジスタは前記複数の論理回路の内の他の論理回路と共有されていなく、前記プルアップ回路網は前記プルアップ条件付伝導パスが導通するかしないかを決定する少なくとも一つの第３論理入力信号を受け取るようになっており、前記第２と第３の論理入力信号が、プルダウン条件付伝導パスとプルアップ条件付伝導パスが同時には導通しないように選択されることを特徴とする前記論理回路ファミリ。
【請求項２】  前記第１直列接続では、前記Ｎチャネルトランジスタの前記ソースドレインパスは前記出力ノードと第１中間ノードの間に接続され、また、前記プルダウン条件付き伝導パスは前記第１中間ノードと前記第１供給電圧の間に接続される、請求項１記載の論理回路。
【請求項３】  前記第１直列接続では、前記Ｎチャネルトランジスタの前記ソースドレインパスは前記第１供給電圧と第１中間ノードの間に接続され、また、前記プルダウン条件付き伝導パスは前記第１中間ノードと前記出力ノードの間に接続される、請求項１記載の論理回路。
【請求項４】  前記第２直列接続では、前記Ｐチャネルトランジスタの前記ソースドレインパスは前記出力ノードと第２中間ノードの間に接続され、また、前記プルアップ条件付き伝導パスは前記第２中間ノードと前記第２供給電圧の間に接続される、請求項１記載の論理回路。
【請求項５】  前記第２直列接続では、前記Ｐチャネルトランジスタの前記ソースドレインパスは前記第２供給電圧と第２中間ノードの間に接続され、また、前記プルアップ条件付き伝導パスは前記第２中間ノードと前記出力ノードの間に接続される、請求項１記載の論理回路。
【請求項６】  前記論理回路はハイブリッドトライステートインバータからなるものであって、
前記プルダウン回路網は、前記少なくとも一つの第２入力信号としてトライステート入力信号を受け取るゲートを有するプルダウンＮチャネルトランジスタのソースドレインパスからなり、
前記プルアップ回路網は、前記少なくとも一つの第３入力信号として前記トライステート入力信号を受け取るゲートを有するプルアップＰチャネルトランジスタのソースドレインパスからなり、
前記第１入力信号は、前記トライステート信号の反転信号が前記出力ノードへ供給されるか、または前記出力ノードが前記第１および第２供給電圧から遮断されるか、を制御するイネーブル信号からなり、
前記第１入力信号の前記反転信号は、前記イネーブル信号の前記反転信号からなる、
請求項１記載の論理回路。
【請求項７】  前記第１直列接続では、前記Ｎチャネルトランジスタの前記ソースドレインパスが、前記出力ノードと第１中間ノードの間に接続され、前記プルダウンＮチャネルトランジスタの前記ソースドレインパスが、前記第１中間ノードと前記第１供給電圧の間に接続され、
前記第２直列接続では、前記Ｐチャネルトランジスタの前記ソースドレインパスが、前記出力ノードと第２中間ノードの間に接続され、前記プルアップＰチャネルトランジスタの前記ソースドレインパスが、前記第２中間ノードと前記第２供給電圧の間に接続されている、
請求項６記載の論理回路。
【請求項８】  前記第１直列接続では、前記Ｎチャネルトランジスタの前記ソースドレインパスが、前記第１供給電圧と第１中間ノードの間に接続され、前記プルダウンＮチャネルトランジスタの前記ソースドレインパスが、前記第１中間ノードと前記出力ノードの間に接続され、
前記第２直列接続では、前記Ｐチャネルトランジスタの前記ソースドレインパスが、前記第２供給電圧と第２中間ノードの間に接続され、前記プルアップＰチャネルトランジスタの前記ソースドレインパスが、前記第２中間ノードと前記出力ノードの間に接続されている、
請求項６記載の論理回路。
【請求項９】  前記プルダウン回路網は、Ｎチャネルトランジスタだけから構成される請求項１記載の論理回路。
【請求項１０】  前記プルアップ回路網は、Ｐチャネルトランジスタだけから構成される請求項１記載の論理回路。
【手続補正書】
【提出日】平成16年3月3日(2004.3.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体集積回路装置の製造方法


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ウエハ処理によって、ウエハのチップの領域に半導体集積回路装置の半導体素子とその多層配線層とを形成する工程と、
前記の工程を流用して、前記ウエハのスクライブ部に、前記チップのプローブ検査用配線層および前記プローブ検査用配線層と電気的に接続されているプローブ検査用パッドを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
【請求項２】
請求項１記載の半導体集積回路装置の製造方法であって、前記チップにおける半導体集積回路装置の多層配線層と、前記プローブ検査用配線層とは、前記ウエハに形成されている半導体領域によって、電気的に接続されていることを特徴とする半導体集積回路装置の製造方法。
【請求項３】
請求項１記載の半導体集積回路装置の製造方法であって、前記チップにおける半導体集積回路装置の多層配線層と、前記プローブ検査用配線層とは、前記多層配線層の少なくとも一つの配線層によって、電気的に接続されていることを特徴とする半導体集積回路装置の製造方法。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体集積回路装置の製造方法であって、前記チップには、チップ上にリードを配置するＬＯＣ構造のリードフレームと電気的に接続されているボンディングパッドが複数個形成されていることを特徴とする半導体集積回路装置の製造方法。
【手続補正書】
【提出日】平成16年4月9日(2004.4.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
インジウム（Ｉｎ）を１〜５０重量ppm 、錫（Ｓｎ）を１〜５０重量ppm 、Ｌａを１〜５０重量ppm 、及び残部が金及び不可避不純物からなることを特徴とする半導体素子ボンディング用金合金線。
【請求項２】
インジウム（Ｉｎ）を１〜５０重量ppm 、錫（Ｓｎ）を１〜５０重量ppm 、Ｌａを１〜５０重量ppm 、Ｂｅ，Ｇｅ，Ｓｂ，Ｐｂ，Ｍｇ，Ｂｉのうち少なくとも１種を１〜５０重量ppm 、及び残部が金及び不可避不純物からなることを特徴とする半導体素子ボンディング用金合金線。
【手続補正書】
【提出日】平成16年4月9日(2004.4.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
インジウム（Ｉｎ）を１〜５０重量ppm 、錫（Ｓｎ）を１〜５０重量ppm 、Ｌａを１〜５０重量ppm 、Ａｇ，Ｐｔ，Ｐｄ，Ｒｈ，Ｉｒ，Ｏｓ，Ｒｕのうち少なくとも１種を１〜１００重量ppm 、及び残部が金及び不可避不純物からなることを特徴とする半導体素子ボンディング用金合金線。
【請求項２】
Ａｇ，Ｐｔ，Ｐｄ，Ｒｈ，Ｉｒ，Ｏｓ，Ｒｕのうち少なくとも１種の含有量が９〜１００重量ppm であることを特徴とする請求項１記載の半導体素子ボンディング用金合金線。
【手続補正書】
【提出日】平成16年6月8日(2004.6.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
多数のアンプルがランダムに収納されるアンプル収納容器をその底板を一方向に傾斜状として設け、上記傾斜下方側の側壁内側に昇降自在で、かつ複数のアンプルをアンプル径に相当の幅の受面で整列状に受入れ保持する受部材と、この受部材の受面上のアンプルを整列方向に外部へ１つずつ排出する払出手段とを備えて成るアンプル供給装置。
【請求項２】
前記受部材の上面を幅方向に傾斜状とし、前記払出手段を側壁外側に設けて受部材上に整列して持上げられたアンプルを受部材の上面の幅方向傾斜により払出手段へ移載するようにしたことを特徴とする請求項１に記載のアンプル供給装置。
【請求項３】
前記受部材の上面を長さ方向に水平状でかつ幅方向断面がアンプルを保持し得る形状とし、前記払出手段が上記上面上のアンプルを側壁外へ押し出す手段と、押し出されたアンプルを排出口へ送る搬送手段とから成るものとしたことを特徴とする請求項１に記載のアンプル供給装置。
【請求項４】
前記払出手段を側壁内側の受部材に組み込んだことを特徴とする請求項１に記載のアンプル供給装置。
【請求項５】
前記受部材の上面を長さ方向に水平で幅方向断面がアンプルを保持し得る形状とし、この受部材を互いに分離し得る上半受部材と下半受部材から形成し、前記払出手段が上記上半受部材と、この上半受部材が所定高さ以上に上昇するとその上昇駆動力を利用してその片端又は片端寄り位置を中心として上半受部材を傾斜させる手段とから成るものとしたことを特徴とする請求項１に記載のアンプル供給装置。
【請求項６】
前記受部材で直立状に持上げられたアンプルを払い落とす手段を備えたことを特徴とする請求項１乃至５のいずれかに記載のアンプル供給装置。
【請求項７】
前記受部材上に又は払出手段上にアンプルが保持されていることを検出するアンプル検出手段を備えたことを特徴とする請求項１乃至６のいずれかに記載のアンプル供給装置。
【請求項８】
前記アンプル収納容器を受部材の側方に設けた棚に対し着脱自在に設け、このアンプル収納容器が取り外されると受部材への受渡部を閉塞するシャッタと、このシャッタを開閉する開閉装置とをアンプル収納容器に備えたことを特徴とする請求項１乃至７のいずれかに記載のアンプル供給装置。
【請求項９】
前記シャッタを２つのスライド移動するシャッタ部材により形成し、この両シャッタ部材が突き合せて閉じるシャッタ端を波形の曲線状としたことを特徴とする請求項８に記載のアンプル供給装置。
【請求項１０】
前記アンプル収納容器を受部材の長手方向に沿ってスライド自在に設け、収納容器の受部材に臨む受渡部にシャッタを少なくとも一方向に移動自在に設け、前記開閉装置をシャッタ隅部に形成したラックとこれに係合する駆動ギヤとから構成し、この駆動ギヤを前記棚にアンプル収納容器のスライド方向に沿って配置したラックに係合させ、アンプル収納容器を引き出すとシャッタを閉じてアンプル収納容器内のアンプルが外へ出ないようにしたことを特徴とする請求項８に記載のアンプル供給装置。
【請求項１１】
前記アンプル収納容器の底板を一方向に傾斜自在とし、この底板の傾きを傾き調整機構により調整するようにしたことを特徴とする請求項１乃至１０のいずれかに記載のアンプル供給装置。
【請求項１２】
前記払出手段から払い出されるアンプルを所定数貯留し、排出信号を受けると必要数を排出する排出手段を払出手段に接続して設け、排出手段はアンプルを受入れる複数の受溝を有するロータとこのロータを回転駆動する駆動手段を備え、アンプルの受入れ位置にある受溝を払出手段の払出方向と一致するように設けたことを特徴とする請求項１１に記載のアンプル供給装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
【課題を解決するための手段】
この発明は、上記課題を解決する手段として、多数のアンプルがランダムに収納されるアンプル収納容器をその底板を一方向に傾斜状として設け、上記傾斜下方側の側壁内側に昇降自在で、かつ複数のアンプルをアンプル径に相当の幅の受面で整列状に受入れ保持する受部材と、この受部材の受面上のアンプルを整列方向に外部へ１つずつ排出する払出手段とを備えて成るアンプル供給装置の構成としたのである。