(57)【要約】【課題】本発明は、インタラプトストームの発生を防止する割り込み制御システムを提供する。【解決手段】複数の計算機１４ａ，１４ｂ，１４ｃに対して各割り込み要求を各々配送する割り込み配送部１３、計算機１４ａ，１４ｂ，１４ｃに各々対応して配設された各入出力装置１５ａ，１５ｂ，１５ｃ、共有された単一の共有割り込み線１０を通じて各入出力装置から送られてくる各割り込み要求を割り込み配送部１３に送り込む割り込み制御部１２を備え、割り込み配送部１３が、割り込み要求の受け取りが禁止状態となっている計算機１４ａがある場合、対応する入出力装置１５ａから割り込み要求が共有割り込み線１０に出力するのを停止制御するための割り込み要求無効化機能を含む。  【選択図】図１
2010244179.tif 000002
【特許請求の範囲】
【請求項１】
複数の計算機と、この複数の計算機に対して各割り込み要求を各々配送する割り込み配送部と、この割り込み配送部と接続され前記複数の計算機に各々対応するように配設された各入出力装置と、この各入出力装置によって共有された単一の共有割り込み線を通じて前記各入出力装置から送られてくる前記各割り込み要求を前記割り込み配送部に送り込む処理動作を制御する割り込み制御部と、を備え、
前記割り込み配送部が、
前記割り込み要求の受け取りが禁止状態となっている計算機がある場合に、当該計算機に対応する前記入出力装置から前記割り込み要求が前記共有割り込み線に出力するのを停止制御するための割り込み要求無効化機能を備えていることを特徴とする割り込み制御システム。  
【請求項２】
請求項１に記載の割り込み制御システムにおいて、
前記割り込み配送部が、
前記割り込み要求の受け取りが前記禁止状態から許可状態に遷移した計算機がある場合に、当該計算機に対応する前記入出力装置において前記割り込み要求無効化機能によって無効化となっている前記割り込み要求の出力停止を解除する無効化解除機能を備えていることを特徴とする割り込み制御システム。
【請求項３】
請求項２に記載の割り込み制御システムにおいて、
複数の入力の論理和をとり前記共有割り込み線に出力する論理和回路と、前記論理和回路の前記複数の入力と前記各入出力装置とを接続する各個別割り込み線と、前記各入出力装置の前記各個別割り込み線と接続する側に予め装備され前記各個別割り込み線を活性状態又は非活性状態とする各割り込みピンと、を備え、
前記割り込み配送部は、
前記禁止状態となっている計算機がある場合に、当該計算機に対応する前記入出力装置の前記割り込みピンを非活性状態とするように制御する第１の割り込みピン制御機能を備えていることを特徴とする割り込み制御システム。
【請求項４】
請求項３に記載の割り込み制御システムにおいて、
前記割り込み配送部は、
前記禁止状態から前記許可状態に遷移した計算機がある場合に、当該計算機に対応する前記入出力装置の前記割り込みピンを活性状態とするように制御する第２の割り込みピン制御機能を備えていることを特徴とする割り込み制御システム。
【請求項５】
請求項４に記載の割り込み制御システムにおいて、
前記割り込み配送部は、
前記共有割り込み線からの前記割り込み要求を検出すると、全ての前記計算機に対して前記割り込み要求が禁止状態か許可状態かを検査する状態検査機能を備えていることを特徴とする割り込み制御システム。
【請求項６】
請求項５に記載の割り込み制御システムにおいて、
前記割り込み配送部は、
前記状態検査機能において前記許可状態と検出された計算機に対して前記割り込み要求を配送する要求選択配送機能を備えていることを特徴とする割り込み制御システム。
【請求項７】
請求項６に記載の割り込み制御システムにおいて、
前記割り込み配送部は、
少なくとも１つの前記計算機より割り込み終了通知を受信すると、前記割り込み要求を配送した前記全ての計算機から前記割り込み終了通知が届いたかどうかを確認する割り込み終了通知確認機能を備えていることを特徴とする割り込み制御システム。
【請求項８】
請求項７に記載の割り込み制御システムにおいて、
前記割り込み制御部は、
前記共有割り込み線の状態を監視するとともに前記共有割り込み線が前記活性状態であることを検出すると前記割り込み配送部に割り込みの発生を通知して前記共有割り込み線の状態監視を停止制御する機能を備えていることを特徴とする割り込み制御システム。
【請求項９】
請求項８に記載の割り込み制御システムにおいて、
前記割り込み配送部は、
前記割り込み終了通知検査機能にて全ての前記割り込み終了通知が到着したのを確認すると、前記割り込み制御部に対して前記割り込み終了通知を返送する機能を備えていることを特徴とする割り込み制御システム。
【請求項１０】
請求項９に記載の割り込み制御システムにおいて、
前記割り込み制御部は、
前記割り込み配送部から返送された前記割り込み終了通知が到着したのを確認すると、前記共有割り込み線の状態監視を再開する機能を備えていることを特徴とする割り込み制御システム。
【請求項１１】
請求項１０に記載の割り込み制御システムにおいて、
前記各計算機は仮想マシンである、ことを特徴とする割り込み制御システム。
【請求項１２】
複数の計算機と、この複数の計算機に対して各割り込み要求を各々配送する割り込み配送部と、この割り込み配送部と接続され前記複数の計算機に各々対応するように配設された各入出力装置と、この各入出力装置によって共有された単一の共有割り込み線を通じて前記各入出力装置から送られてくる前記各割り込み要求を前記割り込み配送部に送り込む処理動作を制御する割り込み制御部と、を備えた割り込み制御システムにあって、
前記割り込み要求の受け取りが禁止状態となっている計算機があるかどうかを検査し、
この検査の結果前記割り込み要求の受け取りが禁止状態となっている計算機がある場合に、当該計算機に対応する前記入出力装置から前記割り込み要求が前記共有割り込み線に出力するのを停止制御し、
この検査の結果前記割り込み要求の受け取りが前記禁止状態から許可状態に遷移した計算機がある場合に、当該計算機に対応する前記入出力装置における前記割り込み要求の出力停止を解除する、
ことを特徴とする割り込み制御方法。
【請求項１３】
複数の計算機と、この複数の計算機に対して各割り込み要求を各々配送する割り込み配送部と、この割り込み配送部と接続され前記複数の計算機に各々対応するように配設された各入出力装置と、この各入出力装置によって共有された単一の共有割り込み線を通じて前記各入出力装置から送られてくる前記各割り込み要求を前記割り込み配送部に送り込む処理動作を制御する割り込み制御部と、を備えた割り込み制御システムにあって、
前記割り込み配送部が備えたコンピュータに、
前記割り込み要求の受け取りが禁止状態となっている計算機があるかどうかを検査する禁止状態検査機能と、
この検査の結果前記割り込み要求の受け取りが禁止状態となっている計算機がある場合に、当該計算機に対応する前記入出力装置から前記割り込み要求が前記共有割り込み線に出力するのを停止制御する割り込み要求無効化機能と、
を実行させることを特徴とする割り込み制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、割り込み制御システム、割り込み制御方法、及び割り込み制御プログラムに関し、特に複数の計算機に各々接続された入出力装置が単一の割り込み線をレベルトリガ方式で共有する割り込み制御システム、割り込み制御方法、及び割り込み制御プログラムに関する。  
【背景技術】
【０００２】
複数の計算機に各々接続されたＩ／Ｏデバイスが単一の割り込み線をレベルトリガ方式で共有する割り込み制御システムでは、割り込み線がアサート（活性状態）されてもどの計算機に割り込みを配送すべきか判別できないため、全ての計算機に対して割り込みを配送する必要がある。
ここにおいて、無駄な割り込みの配送を避けるため、割り込みを一時的に禁止している計算機には割り込みを配送せず、割り込みを許可している計算機のみを配送の対象とするものとする。
そして、割り込みを配送した全ての計算機からＥＯＩ（Ｅｎｄ  Ｏｆ  Ｉｎｔｅｒｒｕｐｔ：割り込み終了通知）が返送されたら、次の割り込みのために割り込み線の状態を再度検査する。
【０００３】
ここで、このような割り込み制御システムに関連する他の関連技術の例として、ＣＰＵに対する割り込み処理で、１本の割り込み信号線に対して、複数の割り込み要因をＯＲ（論理和）機能を用いて割り込みアサートする場合の割り込みステータスフラグの制御方法が、特許文献１に開示されている。
又、別の関連技術としては、特許文献２乃至特許文献３をあげることが出来る。特許文献２では、複数の入出力装置が割り込み線を共有する情報処理システムにおいて、各入出力装置から出力された割り込み信号を受け取り、割り込み要因を識別するプロセッサと、入出力装置の割り込み要因と対応する入出力ドライバのアドレス情報とを含む入出力ドライバ記憶手段と、入出力装置が割り込みを発生した時にプロセッサから起動され入出力ドライバ記憶手段を参照して発生した割り込み要因に対応する全ての入出力ドライバを起動する入出力ドライバ起動手段から構成され、各入出力ドライバは起動された際に対応する入出力装置をテストして割り込みを発生させていれば入出力処理を行なう技術が開示されている。
更に、特許文献３では、複数の割込発生ユニットが共通割込線を共有して割込を発生し、この共通割込線がアクティブとなる時間が、所定時間以上続く時に、割込中継ユニットにて割込異常と判定する割込監視装置において、前記共通割込線がアクティブとなり一定時間後にタイムアウト信号を出力する割込タイマと、前記タイムアウト信号発生時にスキャンカウンタ生成部がスキャン信号を出力するスキャンカウンタバスの値を格納して、割込異常が発生している前記割込発生ユニットを特定するスキャンカウンタレジスタと、前記タイムアウト信号と前記スキャンカウンタレジスタの値にもとづきリセットコマンドを編集生成し、各アドレスデータバスを介して全ての前記割込発生ユニットへ送出するリセット生成部と、前記割込発生ユニットに設けられ、前記アドレスデータバスの値が自己のリセットコマンドであると判断したとき、自己にリセットをかけさせるアドレスデータ照合部とを備えた割込監視装置に関する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２４４１３３号公報
【特許文献２】特開平１０−２６０８４７号公報
【特許文献３】特許第２９５４０４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような割り込み制御システムにおいて、割り込みを一時的に禁止している計算機に接続されるＩ／Ｏデバイスが割り込みを要求した場合、その割り込みは当該割り込みを許可している他の計算機に配送されるが、それらの計算機は当該Ｉ／Ｏデバイスの割り込み要求を取り下げる事ができないため、単にＥＯＩを返送する。
この結果、全ての計算機からＥＯＩが返送されても当該Ｉ／Ｏデバイスにより割り込み線はアサートされ続けているため、同じ割り込みが再度発生してしまうという繰り返し現象、すなわちインタラプトストームが発生し計算機に対する割り込み処理にかかる処理性能が低下する、という不都合があった。
【０００６】
又、上記特許文献１乃至特許文献３のいずれにも、このような不都合の改善策は開示されていない。
【０００７】
本発明の目的は、上述の関連技術の不都合を解決することにあり、同じ割り込みが再度発生してしまうという繰り返し現象（インタラプトストーム）の発生を防止して計算機に対する割り込み処理にかかる処理性能を向上ならしめる割り込み制御システム、割り込み制御方法、及び割り込み制御プログラムを提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の割り込み制御システムは、複数の計算機と、この複数の計算機に対して各割り込み要求を各々配送する割り込み配送部と、この割り込み配送部と接続され前記複数の計算機に各々対応するように配設された各入出力装置と、この各入出力装置によって共有された単一の共有割り込み線を通じて前記各入出力装置から送られてくる前記各割り込み要求を前記割り込み配送部に送り込む処理動作を制御する割り込み制御部と、を備え、前記割り込み配送部が、前記割り込み要求の受け取りが禁止状態となっている計算機がある場合に、当該計算機に対応する前記入出力装置から前記割り込み要求が前記共有割り込み線に出力するのを停止制御するための割り込み要求無効化機能を備えていることを特徴としている。
【０００９】
上記目的を達成するため、本発明の割り込み制御方法は、複数の計算機と、この複数の計算機に対して各割り込み要求を各々配送する割り込み配送部と、この割り込み配送部と接続され前記複数の計算機に各々対応するように配設された各入出力装置と、この各入出力装置によって共有された単一の共有割り込み線を通じて前記各入出力装置から送られてくる前記各割り込み要求を前記割り込み配送部に送り込む処理動作を制御する割り込み制御部と、を備えた割り込み制御システムにあって、前記割り込み要求の受け取りが禁止状態となっている計算機があるかどうかを検査し、この検査の結果前記割り込み要求の受け取りが禁止状態となっている計算機がある場合に、当該計算機に対応する前記入出力装置から前記割り込み要求が前記共有割り込み線に出力するのを停止制御し、この検査の結果前記割り込み要求の受け取りが前記禁止状態から許可状態に遷移した計算機がある場合に、当該計算機に対応する前記入出力装置における前記割り込み要求の出力停止を解除する、ことを特徴としている。  
【００１０】
上記目的を達成するため、本発明の割り込み制御プログラムは、複数の計算機と、この複数の計算機に対して各割り込み要求を各々配送する割り込み配送部と、この割り込み配送部と接続され前記複数の計算機に各々対応するように配設された各入出力装置と、この各入出力装置によって共有された単一の共有割り込み線を通じて前記各入出力装置から送られてくる前記各割り込み要求を前記割り込み配送部に送り込む処理動作を制御する割り込み制御部と、を備えた割り込み制御システムにあって、前記割り込み配送部が備えたコンピュータに、前記割り込み要求の受け取りが禁止状態となっている計算機があるかどうかを検査する禁止状態検査機能と、この検査の結果前記割り込み要求の受け取りが禁止状態となっている計算機がある場合に、当該計算機に対応する前記入出力装置から前記割り込み要求が前記共有割り込み線に出力するのを停止制御する割り込み要求無効化機能と、を実行させることを特徴としている。
【発明の効果】
【００１１】
本発明によれば、割り込み配送部が割り込み要求の受け取りが禁止状態となっている計算機がある場合に、当該計算機に対応する入出力装置から前記割り込み要求が共有割り込み線に出力するのを停止制御するための割り込み要求無効化機能を備えているがために、同じ割り込みが再度発生してしまうという繰り返し現象（インタラプトストーム）の発生を未然に防止し、計算機に対する割り込み処理にかかる処理性能の向上を図ることができるという、関連技術にない優れた割り込み制御システム、割り込み制御方法、及び割り込み制御プログラムを提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態による割り込み制御システムの全体構成の一例を示すブロック図である。
【図２】本発明の一実施形態による割り込み制御システムの詳細構成の一例を示すブロック図である。
【図３】本発明の一実施形態による割り込み制御システムにおける動作手順の一例を示すフローチャートである。
【図４】本発明の一実施形態による割り込み制御システムにおける動作手順の一例を示すフローチャートである。
【図５】本発明の一実施形態による割り込み制御システムにおける動作手順の一例を示すフローチャートである。
【発明を実施するための形態】
【００１３】
以下、本発明の割り込み制御システムに係る一実施形態について、図面を参照して具体的に説明する。
【００１４】
（割り込み制御システムの基本的構成）
先ず、割り込み制御システムの基本的構成について説明する。図１に示すように、本実施形態の割り込み制御システム１は、複数の計算機１４ａ，１４ｂ，１４ｃと、この複数の計算機１４ａ，１４ｂ，１４ｃに対して各割り込み要求を各々配送する割り込み配送部１３と、この割り込み配送部１３と接続され前記複数の計算機１４ａ，１４ｂ，１４ｃに各々対応するように配設された各Ｉ／Ｏデバイス（入出力装置）１５ａ，１５ｂ，１５ｃと、この各Ｉ／Ｏデバイス（入出力装置）１５ａ，１５ｂ，１５ｃによって共有された単一の共有割り込み線１０を通じて前記各Ｉ／Ｏデバイス（入出力装置）１５ａ，１５ｂ，１５ｃから送られてくる前記各割り込み要求を前記割り込み配送部１３に送り込む処理動作を制御する割り込み制御部１２と、を備えている。
【００１５】
ここで、前記割り込み配送部１３は、前記割り込み要求の受け取りが禁止状態となっている計算機１４ａがある場合に、当該計算機１４ａに対応する前記Ｉ／Ｏデバイス（入出力装置）１５ａから前記割り込み要求が前記共有割り込み線１０に出力するのを停止制御するための割り込み要求無効化機能１３ａを備えている。
【００１６】
このような割り込み制御システム１の基本的構成によれば、割り込み配送部１３が割り込み要求の受け取りが禁止状態となっている計算機１４ａがある場合に、当該計算機１４ａに対応するＩ／Ｏデバイス１５ａから前記割り込み要求が共有割り込み線１０に出力するのを停止制御するための割り込み要求無効化機能を備えているがために、同じ割り込みが再度発生してしまうという繰り返し現象（インタラプトストーム）の発生を未然に防止し、計算機に対する割り込み処理にかかる処理性能の向上を図ることができる。
【００１７】
すなわち、複数の計算機１４ａ，１４ｂ，１４ｃに各々接続されたＩ／Ｏデバイス１５ａ，１５ｂ，１５ｃが単一の共有割り込み線１０をレベルトリガ方式で共有する際に、割り込み配送部１３が、割り込み要求を禁止している計算機１４ａに接続されるＩ／Ｏデバイス１５ａの割り込み要求を強制的に無効化することで、インタラプトストームの要因となりうるＩ／Ｏデバイス１４ａを共有割り込み線１０から論理的に切り離す。これにより、当該Ｉ／Ｏデバイス１４ａに起因するインタラプトストームを抑止する。
【００１８】
（割り込み制御システムの全体構成）
次に、本実施形態の割り込み制御システムの具体的構成について、全体構成から説明し、続いて各部の詳細構成について説明することとする。
【００１９】
図１に示すように、本実施の形態の割り込み制御システム１は、計算機１４ａ，１４ｂ，１４ｃと、この計算機１４ａ，１４ｂ，１４ｃと同数のＩ／Ｏデバイス（入出力装置）１５ａ，１５ｂ，１５ｃと、計算機１４ａ，１４ｂ，１４ｃに対して各割り込み要求を各々配送する割り込み配送部１３と、各Ｉ／Ｏデバイス（入出力装置）１５ａ，１５ｂ，１５ｃによって共有された単一の共有割り込み線１０と、単一の共有割り込み線１０を通じて前記各Ｉ／Ｏデバイス（入出力装置）１５ａ，１５ｂ，１５ｃから送られてくる前記各割り込み要求を前記割り込み配送部１３に送り込む処理動作を制御する割り込み制御部１２と、を備えている。
【００２０】
更に、割り込み制御システム１は、複数の入力の論理和をとり前記共有割り込み線１０に出力するＯＲ回路（論理和回路）１６と、前記ＯＲ回路（論理和回路）１６の前記複数の入力と各Ｉ／Ｏデバイス（入出力装置）１５ａ，１５ｂ，１５ｃとを各々接続する各個別割り込み線１７ａ，１７ｂ，１７ｃと、前記各Ｉ／Ｏデバイス（入出力装置）１５ａ，１５ｂ，１５ｃの前記各個別割り込み線１７ａ，１７ｂ，１７ｃと接続する側に予め装備され前記各個別割り込み線１７ａ，１７ｂ，１７ｃを活性状態又は非活性状態とする各割り込みピン１８ａ，１８ｂ，１８ｃと、を備えている。
【００２１】
共有割り込み線１０は、Ｉ／Ｏデバイス１５ａ，１５ｂ，１５ｃ間で共有される割り込み信号の配線である。各Ｉ／Ｏデバイス１５ａ，１５ｂ，１５ｃの各割り込みピン１８ａ，１８ｂ，１８ｃは、ＯＲ回路（論理和回路）１６を介して共有割り込み線１０と接続する。
各個別割り込み線１７ａ，１７ｂ，１７ｃは、前記共有割り込み線１０とＯＲ回路（論理和回路）１６を介して各Ｉ／Ｏデバイス（入出力装置）１５ａ，１５ｂ，１５ｃと接続されている。
【００２２】
割り込み制御部１２は、共有割り込み線１０の状態を監視する機能を備えている。又、割り込み制御部１２は、共有割り込み線１０がアサート状態（活性状態）であることを検出すると割り込み配送部１３に割り込み要求の発生を通知するとともに、共有割り込み線１０の状態監視を一時的に停止する機能を備えている。更に、割り込み制御部１２は、割り込み配送部１３からＥＯＩ（Ｅｎｄ  Ｏｆ  Ｉｎｔｅｒｒｕｐｔ：割り込み終了通知）を返送されたら共有割り込み線１０の状態監視を再開する機能を備えている。
【００２３】
割り込み配送部１３は、複数の計算機１４ａ，１４ｂ，１４ｃに対する割り込み要求の配送を制御するコンポーネントである。又、割り込み配送部１３は、各Ｉ／Ｏデバイス１５ａ，１５ｂ，１５ｃの各割り込みピン１８ａ，１８ｂ，１８ｃの極性の制御も行う機能を備えている。
【００２４】
計算機１４ａ，１４ｂ，１４ｃは、オペレーティングシステムの動作に必要なプロセッサや主記憶部といった資源を備えており、互いに独立して並行動作する計算機のインスタンスである。
【００２５】
Ｉ／Ｏデバイス１５ａ，１５ｂ，１５ｃは、各計算機１４ａ，１４ｂ，１４ｃと接続する入出力装置である。本実施形態では、Ｉ／Ｏデバイス１５ａは計算機１４ａに、Ｉ／Ｏデバイス１５ｂは計算機１４ｂに、Ｉ／Ｏデバイス１５ｃは計算機１４ｃに、それぞれ接続している。
【００２６】
ここで、図２に示すように、前記割り込み配送部１３が、前記割り込み要求の受け取りが禁止状態となっている計算機１４ａがある場合に、当該計算機１４ａに対応する前記Ｉ／Ｏデバイス（入出力装置）１５ａから前記割り込み要求が前記共有割り込み線１０に出力するのを停止制御するための割り込み要求無効化機能１３ａを備えている。
【００２７】
更に、前記割り込み配送部１３は、前記割り込み要求の受け取りが前記禁止状態から許可状態に遷移した計算機１４ａがある場合に、当該計算機１４ａに対応する前記Ｉ／Ｏデバイス１５ａにおいて前記割り込み要求無効化機能１３ａによって無効化となっている前記割り込み要求の出力停止を解除する無効化解除機能１３ｂを備えている。
【００２８】
又、前記割り込み配送部１３は、前記禁止状態となっている計算機１４ａがある場合に、当該計算機１４ａに対応する前記Ｉ／Ｏデバイス１５ａの前記割り込みピン１８ａを非活性状態とするように制御する第１の割り込みピン制御機能１３ｄを備えている。
【００２９】
更に又、前記割り込み配送部１３は、前記禁止状態から前記許可状態に遷移した計算機１４ａがある場合に、当該計算機１４ａに対応する前記Ｉ／Ｏデバイス１５ａの前記割り込みピン１８ａを活性状態とするように制御する第２の割り込みピン制御機能１３ｅを備えている。
【００３０】
又、前記割り込み配送部１３は、前記共有割り込み線１０からの前記割り込み要求を検出すると、全ての前記計算機１４ａ，１４ｂ，１４ｃに対して前記割り込み要求の受け取りが禁止状態か許可状態かを検査する状態検査機能１３ｆを備えている。
【００３１】
更に、前記割り込み配送部１３は、前記状態検査機能において前記許可状態と検出された計算機１４ａに対して前記割り込み要求を配送する要求選択配送機能１３ｇを備えている。
【００３２】
更に又、前記割り込み配送部１３は、少なくとも１つの前記計算機１４ａより割り込み終了通知を受信すると、前記割り込み要求を配送した前記全ての計算機１４ａ，１４ｂ，１４ｃから前記割り込み終了通知が届いたかどうかを確認する割り込み終了通知確認機能としての割り込み終了通知検査機能１３ｈを備えている。
【００３３】
又、前記割り込み制御部１２は、前記共有割り込み線１０の状態を監視するとともに前記共有割り込み線１０が前記活性状態であることを検出すると前記割り込み配送部１３に割り込みの発生を通知して前記共有割り込み線１０の状態監視を停止制御する機能を備えている。
【００３４】
更に、前記割り込み配送部１３は、前記割り込み終了通知検査機能にて全ての前記割り込み終了通知が到着したのを確認すると、前記割り込み制御部１２に対して前記割り込み終了通知を返送する機能を備えている。
【００３５】
更に又、前記割り込み制御部１２は、前記割り込み配送部１３から返送された前記割り込み終了通知が到着したのを確認すると、共有割り込み線１０の状態監視を再開する機能を備えている。
【００３６】
又、前記割り込み配送部１３は、前記割り込み要求の受け取りが禁止状態となっている計算機１４ａがあるかどうかを検査する禁止状態検査機能１３ｃを備えている。
【００３７】
（動作手順について）
（全体動作）
次に、上述のような構成を有する割り込み制御システムにおける全体の動作手順について、図３乃至図５を参照しつつ説明する。図３は、図１の割り込み制御システムにおける動作手順の一例を示すフローチャートである。
【００３８】
本実施の形態に係る割り込み制御の動作手順では、複数の計算機１４ａ，１４ｂ，１４ｃと、この複数の計算機１４ａ，１４ｂ，１４ｃに対して各割り込み要求を各々配送する割り込み配送部１３と、この割り込み配送部１３と接続され前記複数の計算機１４ａ，１４ｂ，１４ｃに各々対応するように配設された各Ｉ／Ｏデバイス（入出力装置）１５ａ，１５ｂ，１５ｃと、この各Ｉ／Ｏデバイス（入出力装置）１５ａ，１５ｂ，１５ｃによって共有された単一の共有割り込み線１０を通じて前記各Ｉ／Ｏデバイス（入出力装置）１５ａ，１５ｂ，１５ｃから送られてくる前記各割り込み要求を前記割り込み配送部１３に送り込む処理動作を制御する割り込み制御部１２と、を備えた割り込み制御システムが備えたコンピュータが行うものを対象とするものである。
【００３９】
本実施の形態に係る割り込み制御の動作手順は、基本的手順として、先ず、割り込み配送部１３が、前記割り込み要求の受け取りが禁止状態となっている計算機１４ａ，１４ｂ，１４ｃがあるかどうかを検査する（図３に示すステップＡ１〜ステップＡ２：禁止状態検査ステップ、禁止状態検査機能）。
【００４０】
続いて、割り込み配送部１３が、この検査の結果前記割り込み要求の受け取りが禁止状態となっている計算機１４ａがある場合に、当該計算機１４ａに対応する前記Ｉ／Ｏデバイス（入出力装置）１５ａから前記割り込み要求が前記共有割り込み線１０に出力するのを停止制御することで前記割り込み要求を強制的に無効化する（図５に示すステップＣ２：割り込み要求無効化ステップ、割り込み要求無効化機能）。
【００４１】
更に、割り込み配送部１３が、この検査の結果前記割り込み要求の受け取りが前記禁止状態から許可状態に遷移した計算機１４ａがある場合に、当該計算機１４ａに対応する前記Ｉ／Ｏデバイス（入出力装置）１５ａにおける前記割り込み要求の出力停止を解除する（図５に示すステップＣ３：無効化解除ステップ、無効化解除機能）。
このような手順により、前記割り込み要求が前記共有割り込み線１０に出力するのを停止制御することで前記割り込み要求を強制的に無効化するとともに、割り込み要求の受け取りが前記禁止状態から許可状態に遷移した計算機１４ａがある場合に、前記無効化となっている前記割り込み要求の出力停止を解除することで、同じ割り込みが再度発生してしまうという繰り返し現象（インタラプトストーム）の発生を未然に防止し、計算機に対する割り込み処理にかかる処理性能の向上を図ることができ、割り込み要求の受け取りが前記禁止状態から許可状態に遷移した計算機１４ａがある場合にも、当該計算機１４ａにかかる割り込み要求を直ちに実施できる。
【００４２】
（詳細動作）
以下、これを詳述する。
図３は、割り込み発生時の割り込み配送部１３の動作を表している。
図３に示すように、割り込み要求が発生すると、割り込み配送部１３は全ての計算機１４ａ，１４ｂ，１４ｃに対して割り込みを禁止しているかどうかの検査に関する処理が完了したかどうかの判定をする（ステップＡ１）。
【００４３】
このステップＡ１の判定において全ての計算機１４ａ，１４ｂ，１４ｃについて検査完了と判定された場合（図３に示すステップＡ１の「Ｙｅｓ」）、割り込み配送部１３は処理を終了する。
一方、このステップＡ１の判定において全ての計算機１４ａ，１４ｂ，１４ｃについて検査未完了と判定された場合（図３に示すステップＡ１の「Ｎｏ」）、割り込み配送部１３は一つの計算機１４ａについて割り込み禁止中（禁止状態）かどうかを検査する（ステップＡ２）。
【００４４】
このステップＡ２の判定において割り込み禁止中と判定された場合（図３に示すステップＡ２の「Ｙｅｓ」）、割り込み配送部１３はステップＡ１に戻る。
一方、このステップＡ２の判定において割り込み許可（許可状態）と判定された場合（図３に示すステップＡ２の「Ｙｅｓ」）、割り込み配送部１３は割り込みを許可している計算機１４ａにのみ割り込み要求を配送する（ステップＡ３）。
【００４５】
一方、図４は計算機１４ａ，１４ｂ，１４ｃからＥＯＩを返送された際の割り込み配送部１３の動作を表している。
図４に示すように、割り込み配送部１３は計算機１４ａ，１４ｂ，１４ｃからＥＯＩを受け取るたびに、割り込み要求を配送した全ての計算機１４ａ，１４ｂ，１４ｃからＥＯＩが届いたか検査し（ステップＢ１）、全てのＥＯＩの到着を確認したら（図４に示すステップＢ１の「Ｙｅｓ」）、割り込み制御部１２に対してＥＯＩを返送する（ステップＢ２）。
【００４６】
以上、図３と図４は割り込み配送における基本動作であるが、さらに図５の動作を追加する。図５は、計算機１４ａ，１４ｂ，１４ｃによる割り込み要求のマスク状態の変更をトラップすることで実行される割り込み配送部１３の動作を表している。
【００４７】
まず、図５に示すように、割り込み配送部１３は計算機１４ａ，１４ｂ，１４ｃが割り込みのマスク状態をどのように遷移させたか検査する（ステップＣ１）。
【００４８】
ここで、許可状態から禁止状態に遷移した場合は、割り込み配送部１３は当該計算機１４ａに属するＩ／Ｏデバイス１５ａの割り込みピン１８ａの極性を強制的にデアサート状態に設定し、そのＩ／Ｏデバイス１５ａからの以降の割り込み要求を無効化する（ステップＣ２）。
【００４９】
一方、禁止状態から許可状態に遷移した場合は、割り込み配送部１３は割り込みピン１８ａの強制的なデアサートを解除し、そのＩ／Ｏデバイス１５ａからの以降の割り込み要求が割り込みピン１８ａの極性に反映されるようにする（ステップＣ３）。
【００５０】
以上のように本実施の形態によれば、割り込み配送部１３が割り込み要求の受け取りが禁止状態となっている計算機１４ａがある場合に、当該計算機１４ａに対応するＩ／Ｏデバイス１５ａから前記割り込み要求が共有割り込み線１０に出力するのを停止制御するための割り込み要求無効化機能を備えているがために、同じ割り込みが再度発生してしまうという繰り返し現象（インタラプトストーム）の発生を未然に防止し、処理性能の向上を図ることができる。
【００５１】
すなわち、複数の計算機１４ａ，１４ｂ，１４ｃに各々接続されたＩ／Ｏデバイス１５ａ，１５ｂ，１５ｃが単一の共有割り込み線１０をレベルトリガ方式で共有する割り込み制御システム１において、インタラプトストームによる性能低下などの不都合を抑止できる。その理由は、インタラプトストームの要因になりうるＩ／Ｏデバイス１５ａから割り込み配送部１３が共有割り込み線１０を論理的に切り離すためである。
更に、割り込み要求の受け取りが前記禁止状態から許可状態に遷移した計算機１４ａがある場合に、前記無効化となっている前記割り込み要求の出力停止を解除することで、割り込み要求の受け取りが前記禁止状態から許可状態に遷移した計算機１４ａがある場合にも、当該計算機１４ａにかかる割り込み要求を直ちに実施できる。
【００５２】
ここで、図１及び図２に示すブロック図における一部の各ブロックは、コンピュータにより実行可能なプログラムにより機能化された状態を示すソフトウエアモジュール構成であってもよい。
【００５３】
すなわち、物理的構成は例えば一又は複数のＣＰＵ（或いは一又は複数のＣＰＵと一又は複数のメモリ）等ではあるが、各部（回路，手段）によるソフトウエア構成は、プログラムの制御によってＣＰＵが発揮する複数の機能を、それぞれ複数の部（手段）による構成要素として表現したものである。
【００５４】
ＣＰＵがプログラムによって実行されている動的状態（プログラムを構成する各手順を実行している状態）を機能表現した場合、ＣＰＵ内に各部（手段）が構成されることになる。プログラムが実行されていない静的状態にあっては、各手段の構成を実現するプログラム全体（或いは各手段の構成に含まれるプログラム各部）は、メモリなどの記憶領域に記憶されている。
【００５５】
以上に示した各部（手段）は、プログラムにより機能化されたコンピュータをプログラムの機能と共に実現し得るように構成しても、また、固有のハードウエアにより恒久的に機能化された複数の電子回路ブロックからなる装置で構成してもよい。
【００５６】
また、上記実施の形態では、複数の計算機１４ａ，１４ｂ，１４ｃを固有の物理計算機として説明したが、複数の計算機１４ａ，１４ｂ，１４ｃは、仮想マシンであってもよい。この場合、割り込み制御システム１では、１台のホストコンピュータ上に各仮想マシンを備えてよい。
このような仮想化システムでは、主にＩ／Ｏ性能を確保する目的で、Ｉ／Ｏデバイス１５ａ，１５ｂ，１５ｃを仮想化することなく物理的なＩ／Ｏデバイス１５ａ，１５ｂ，１５ｃを仮想マシンに直接割り当てることができる。
このため、本発明は、このような仮想化システムにおいて、各仮想マシンに物理Ｉ／Ｏデバイスを直接割り当てるような場合に利用できる。また、単一の計算機を電気的または論理的に複数の区画に分割できるシステムにおいて、各区画にＩ／Ｏデバイスを割り与えるような場合にも利用できる。さらに、ブレードシステムのような筐体ごとに分かれた複数の計算機が、単一の別の筐体内に搭載された複数のＩ／Ｏデバイスを各々利用するようなシステムにも利用できる。
【００５７】
また、上記の説明において、上述した各ステップの動作内容及び各部の構成要素並びにそれらによる各機能をプログラム化（ソフトウエアプログラム）し、コンピュータに実行させてもよい。
【産業上の利用可能性】
【００５８】
本発明は、コンピュータ全般に利用できる。
【符号の説明】
【００５９】
１・・・割り込み制御システム
１０・・・共有割り込み線
１２・・・割り込み制御部
１３・・・割り込み配送部
１４ａ，１４ｂ，１４ｃ・・・計算機
１５ａ，１５ｂ，１５ｃ・・・Ｉ／Ｏデバイス（入出力装置）
１６・・・ＯＲ回路（論理和回路）
１７ａ，１７ｂ，１７ｃ・・・個別割り込み線
１８ａ、１８ｂ，１８ｃ・・・割り込みピン
【図１】
2010244179.tif 000003
【図２】
2010244179.tif 000004
【図３】
2010244179.tif 000005
【図４】
2010244179.tif 000006
【図５】
2010244179.tif 000007