(57)【要約】【課題】より一層の高感度化が可能なセンサ装置を提供する。【解決手段】このＣＭＯＳイメージセンサは、電子を増倍させる電界を発生するための増倍ゲート電極８と、増倍ゲート電極８に隣接するとともに、増倍ゲート電極８に電子を転送させる電界を発生するための転送ゲート電極９とを備え、増倍ゲート電極８には、平面的に見て、転送ゲート電極９側の側面８ｃに凹凸形状部８ｄが形成されている。【選択図】図３
2010135625.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷を増加させる電界を発生するための第１電極と、
前記第１電極に隣接するとともに、前記第１電極に信号電荷を転送させる電界を発生するための第２電極とを備え、
前記第１電極は、平面的に見て、前記第２電極側の第１側面の少なくとも一部が凹凸形状を有する、センサ装置。
【請求項２】
前記第２電極は、前記第１電極の凹凸形状を有する第１側面に対向する第２側面が、前記第１電極の凹凸形状の形状に沿った凹凸形状を有する、請求項１に記載のセンサ装置。
【請求項３】
前記第１電極および前記第２電極の下方に設けられ、信号電荷を転送させる電荷転送部をさらに備え、
平面的に見て、前記第１電極および前記第２電極の凹凸形状は、前記電荷転送部に対して信号電荷の転送方向と交差する方向に延びるとともに、前記第２電極の凹凸形状の全域が前記電荷転送部に重なるように形成されている、請求項２に記載のセンサ装置。
【請求項４】
前記第１電極から信号電荷を増加させる電界を発生させる際に、前記第１電極の凹凸形状の角部において電界集中が発生することにより、前記第１電極の凹凸形状の領域から発生する電界が、前記第１電極の凹凸形状以外の領域から発生する電界よりも大きくなるように構成されている、請求項１〜３のいずれか１項に記載のセンサ装置。
【請求項５】
前記第１電極と前記第２電極との間に形成された絶縁膜をさらに備え、
前記絶縁膜は前記第２電極の凹凸形状に沿って形成されているとともに、前記第１電極の凹凸形状は、前記絶縁膜に沿って形成されている、請求項２〜４のいずれか１項に記載のセンサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ装置に関し、特に、信号電荷を増加させる電界を発生するための電極を備えたセンサ装置に関する。
【背景技術】
【０００２】
従来、電子（信号電荷）を増加させる電界を発生させるための電極を備えたＣＭＯＳイメージセンサが知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、電子（信号電荷）を増加（増倍）させる電界を発生するための増倍電極と、電子を転送させる電界を発生するための転送電極とを備えたＣＭＯＳイメージセンサ（センサ装置）が開示されている。上記特許文献１に記載のＣＭＯＳイメージセンサでは、転送電極からの電界によって転送された電子を、増加電極からの電界によって格子原子と衝突電離させることにより増倍させるように構成されている。
【０００４】
【特許文献１】特開２００８−０６０５５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１に記載された従来のセンサ装置にあっては、より一層の高感度化が望まれている。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、より一層の高感度化が可能なセンサ装置を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、この発明の一の局面におけるセンサ装置は、信号電荷を増加させる電界を発生するための第１電極と、第１電極に隣接するとともに、第１電極に信号電荷を転送させる電界を発生するための第２電極とを備え、第１電極は、平面的に見て、第２電極側の第１側面の少なくとも一部が凹凸形状を有する。
【発明の効果】
【０００８】
この発明の一の局面によるセンサ装置では、上記の構成により、より一層高感度化させることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面に基づいて説明する。
【００１０】
（第１実施形態）
図１は、本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図である。また、図２〜図５は、第１実施形態によるＣＭＯＳイメージセンサの構造を説明するための図である。第１実施形態では、センサ装置の一例であるアクティブ（Ａｃｔｉｖｅ）型のＣＭＯＳイメージセンサに本発明を適用した場合について説明する。
【００１１】
図１に示すように、ＣＭＯＳイメージセンサは、マトリクス状（行列状）に配置された複数の画素５０を含む撮像部５１と、行選択レジスタ５２と、列選択レジスタ５３とを備えている。
【００１２】
各画素５０の断面構造としては、図２に示すように、ｎ型シリコン基板（図示せず）の表面上に形成されたｐ型ウェル領域１の表面に、各画素５０をそれぞれ分離するための素子分離領域２が形成されている。また、素子分離領域２によって囲まれる各画素５０のｐ型ウェル領域１の表面には、ｎ−型不純物領域からなる転送チャネル３が形成されている。転送チャネル３を挟む位置には、互いに対向するようにフォトダイオード部（ＰＤ部）４およびｎ型不純物領域からなるフローティングディフュージョン領域（ＦＤ領域）５が形成されている。
【００１３】
ＰＤ部４は、入射光量に応じて電子を生成するとともに、その生成された電子を蓄積する機能を有する。また、ＰＤ部４は、素子分離領域２に隣接するとともに、転送チャネル３に隣接するように形成されている。ＦＤ領域５は、転送された電子による信号電荷を保持するとともに、この信号電荷を電圧に変換する機能を有する。そして、ＦＤ領域５により変換された電圧を検出することにより信号電圧を検出するように構成されている。また、ＦＤ領域５は、転送チャネル３に隣接するように形成されている。なお、転送チャネル３は、本発明の「電荷転送部」の一例である。
【００１４】
転送チャネル３の表面上には、ゲート絶縁膜としての機能を有するとともに、シリコン酸化膜（ＳｉＯ２膜）からなる第１絶縁膜６ａおよび第２絶縁膜６ｂが形成されている。第１絶縁膜６ａおよび第２絶縁膜６ｂの表面上には、それぞれポリシリコンからなる転送ゲート電極７と、増倍ゲート電極８と、転送ゲート電極９と、蓄積ゲート電極１０と、読出ゲート電極１１とが、ＰＤ部４側からＦＤ領域５側に向かってこの順番に形成されている。なお、増倍ゲート電極８および転送ゲート電極９は、それぞれ、本発明の「第１電極」および「第２電極」の一例である。
【００１５】
転送ゲート電極７、転送ゲート電極９および読出ゲート電極１１は、それぞれ、第１絶縁膜６ａの表面上に配置されているとともに、第２絶縁膜６ｂにより上面および側面が覆われている。増倍ゲート電極８は、転送ゲート電極７および９の間に配置されるとともに第２絶縁膜６ｂの表面上に形成された電極部８ａと、転送ゲート電極７および９に対して乗り上げるように形成された乗り上げ部８ｂとからなるＴ字構造により構成されている。同様に、蓄積ゲート電極１０は、転送ゲート電極９および読出ゲート電極１１間に配置されるとともに第２絶縁膜６ｂの表面上に形成された電極部１０ａと、乗り上げ部１０ｂとからなるＴ字構造により構成されている。また、各ゲート電極間は、それぞれ、長さＬ１の大きさ（ギャップ長）を有する。なお、ゲート電極間の長さＬ１の具体的な大きさについては後述する。また、第２絶縁膜６ｂは、本発明の「絶縁膜」の一例である。
【００１６】
上記の構成により、各ゲート電極にそれぞれ所定の電圧（図２の約０Ｖ以上約２．９Ｖ以下など）が印加されることによって各ゲート電極下の転送チャネル３にチャネル領域が形成され、電子がＰＤ部４およびＦＤ領域５間を転送するように構成されている。
【００１７】
増倍ゲート電極８下の転送チャネル３には電子増倍部３ａが設けられているとともに、蓄積ゲート電極１０下の転送チャネル３には電子蓄積部３ｂが設けられている。電子増倍部３ａは、増倍ゲート電極８に高電圧（約２４Ｖ）が印加された際に約２５Ｖの高電位になるとともに、この高電位により加速した電子が格子原子との衝突電離により増倍されるように構成されている。電子蓄積部３ｂは、転送および増倍された電子を蓄積する。また、電子蓄積部３ｂに蓄積された電子が、転送ゲート電極９下の転送チャネル３を介して増倍ゲート電極８下の電子増倍部３ａ（高電位の状態時）に転送されることにより上記の増倍動作が行われるように構成されている。
【００１８】
図２および図３に示すように、増倍ゲート電極８の電極部８ａの転送ゲート電極９側の側面８ｃには、平面的に見て鋸歯形状に形成された凹凸形状部８ｄが形成されている。また、この凹凸形状部８ｄに対向する側の転送ゲート電極９の側面９ａには、凹凸形状部８ｄに対応する鋸歯形状の凹凸形状部９ｂが形成されている。これは、側面９ａに鋸歯形状の凹凸形状部９ｂが形成されるように転送ゲート電極９を設けた後に、転送ゲート電極９を覆うように第２絶縁膜６ｂを形成することにより、第２絶縁膜６ｂの側面が転送ゲート電極９の側面９ａに設けられた凹凸形状部９ｂに沿った鋸歯形状に設けられる。その後、増倍ゲート電極８を形成することにより、増倍ゲート電極８の側面８ｃが第２絶縁膜６ｂの形状（鋸歯形状）に沿った形状（凹凸形状部８ｄ）に形成されることによって上記の構成となる。また、平面的に見て、増倍ゲート電極８の凹凸形状部８ｄの全域が転送チャネル３と重なるように形成されている。ここで、本願における「全域」とは、本願の初期の目的を達成する程度の略全域の場合を含む。なお、側面８ｃおよび側面９ａは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。
【００１９】
鋸歯形状に形成された凹凸形状部８ｄは、図４に示すように、角度αを有する尖った形状の複数の凸状部８ｅを含む。角度αの具体的な大きさについては後述において説明する。増倍ゲート電極８の電極部８ａ、転送ゲート電極９、および蓄積ゲート電極１０の電極部１０ａは、それぞれ約０．６μｍの幅Ｗ１を有するとともに、凸状部８ｅは、平面的に見て、側面８ｃから外側（転送ゲート電極９側）に約０．０５μｍの長さＬ２分突出している。同様に、凸状部８ｅは、側面８ｃから内側（増倍ゲート電極８側）にも約０．０５μｍの長さＬ２分窪んでいる。
【００２０】
上記の構成により、増倍ゲート電極８に電圧を印加した際に、凹凸形状部８ｄの各凸状部８ｅの頂点付近において電界が集中して発生する（電界集中）ことにより、増倍ゲート電極８下の転送チャネル３（電子増倍部３ａ）における電界強度がより大きくなるように構成されている。その結果、増倍ゲート電極８が矩形状である従来の構造に比べて電界強度が大きくなる分、増倍特性を向上させることが可能となる。なお、この効果については後述するシミュレーション結果および実験結果により検証済みである。
【００２１】
また、図２に示すように、読出ゲート電極１１とともにＦＤ領域５を挟む位置には、リセットゲート電極１２が形成されている。このリセットゲート電極１２は、転送ゲート電極７、転送ゲート電極９および読出ゲート電極１１と同一工程により形成される。ＦＤ領域５とともにリセットゲート電極１２を挟む位置には、リセットドレイン領域（ＲＤ領域）１３が形成されている。また、ＦＤ領域５、リセットゲート電極１２の表面およびドレイン領域１３の表面上にまで第２絶縁膜６ｂが延びるように形成されている。また、リセットゲート電極１２は第１絶縁膜６ａの表面上に形成されているとともに、第１絶縁膜６ａは、リセットゲート電極１２のゲート絶縁膜としての機能を有する。
【００２２】
転送ゲート電極７には、コンタクト部を介して電圧制御のためのクロック信号を供給する配線層７ｆが電気的に接続されている。同様に、増倍ゲート電極８、転送ゲート電極９、蓄積ゲート電極１０および読出ゲート電極１１にも配線層８ｆ、９ｆ、１０ｆおよび１１ｆが電気的に接続されている。なお、この配線層７ｆ、８ｆ、９ｆ、１０ｆおよび１１ｆは、行毎に形成されているとともに、各行毎の全ての画素５０の転送ゲート電極７、増倍ゲート電極８、転送ゲート電極９、蓄積ゲート電極１０および読出ゲート電極１１とそれぞれ電気的に接続されている。
【００２３】
また、各々の画素５０は、転送ゲート電極７、増倍ゲート電極８、転送ゲート電極９、蓄積ゲート電極１０および読出ゲート電極１１に加えて、リセットゲート電極１２を含むリセットトランジスタＴｒ１、増幅トランジスタＴｒ２および選択トランジスタＴｒ３（図３参照）を備えている。リセットトランジスタＴｒ１のリセットゲート電極１２には、コンタクト部を介してリセットゲート線１２ａが接続されており、リセット信号が供給されるように構成されている。
【００２４】
図５に示すように、リセットドレイン１３は、リセットトランジスタＴｒ１のドレインとしての機能を有するとともに、電源電圧（ＶＤＤ）線５０ａに接続されている。ＦＤ領域５は、リセットトランジスタＴｒ１のソースおよび読出ゲート電極１１のドレインとしての機能を有するとともに、増幅トランジスタＴｒ２のゲートと接続されている。増幅トランジスタＴｒ２のドレインには、選択トランジスタＴｒ３のソースが接続されている。選択トランジスタＴｒ３のゲートには行選択線５０ｂが接続されているとともに、ドレインには出力線５０ｃが接続されている。
【００２５】
なお、第１実施形態のＣＭＯＳイメージセンサは、上記の回路構成を行うことにより、各画素５０内で信号を増幅トランジスタＴｒ２により増幅するようとともに、選択トランジスタＴｒ３により信号を出力するように構成されている。また、読出ゲート電極１１のオンオフ制御は行毎に行われる一方で、読出ゲート電極１１以外のゲート電極のオンオフ制御は、画素５０全体に対して一斉に行われるように構成されている。
【００２６】
図６および図７は、本発明の第１実施形態によるＣＭＯＳイメージセンサに設けられた各画素５０における電子の転送動作および増倍動作を説明するためのポテンシャル図である。
【００２７】
まず、電子の転送動作について説明する。図６に示すように、ＰＤ部４に光が入射されると、光電変換により、ＰＤ部４に電子が生成される。そして、期間Ａにおいて、ＰＤ部４により生成された電子は、転送ゲート電極７を介して、より高電位に調整された増倍ゲート電極８下の転送チャネル３に転送される。そして、期間Ｂにおいて、電子は、転送ゲート電極９下の転送チャネル３に転送されるとともに、期間Ｃにおいて、蓄積ゲート電極１０下の転送チャネル３（電子蓄積部３ｂ）に転送される。その後、期間Ｄにおいて、読出ゲート電極１１を介して電子はＦＤ領域５にまで転送される。
【００２８】
次に、電子の増倍動作について説明する。電子の増倍動作は、上記の増倍ゲート電極８および蓄積ゲート電極１０間の転送チャネル３において行われる。具体的には、電子が蓄積ゲート電極１０下の転送チャネル３に保持された状態の期間Ｃの状態から、図７の期間Ｅ以降の動作を行う。すなわち、期間Ｅにおいて、増倍ゲート電極８下の電子増倍部３ａが約２５Ｖの電位に調整されるとともに、期間Ｆにおいて転送ゲート電極９下の転送チャネル３が約４Ｖの電位に調整される。その後、蓄積ゲート電極１０下の電子蓄積部３ｂの電位が約１Ｖに調整されることにより、電子蓄積部３ｂに蓄積された電子は、転送ゲート電極９下の転送チャネル３（約４Ｖ）を介して、増倍ゲート電極８下の電子増倍部３ａ（約２５Ｖ）に転送される。このとき、電子が格子原子と衝突電離することにより増倍される。そして、期間Ｇにおいて転送ゲート電極９がオフ状態になることにより、増倍動作は完了する。
【００２９】
そして、この状態から上述した電子の転送動作を行うことによって増倍された電子はＦＤ領域５に転送される。なお、転送ゲート電極７下および読出ゲート電極１１下の各転送チャネル３の電位が、それ以外のゲート電極下の電位（約１Ｖ）よりも低い約０．５Ｖの電位に調整されることにより、電子の増倍動作時における電子のＰＤ部４への移動、および、ＦＤ領域５への移動を抑制することが可能となる。
【００３０】
また、電子増倍部３ａおよび電子蓄積部３ｂ間での電子の転送動作が複数回（たとえば、約４００回）行われることにより、ＰＤ部４から転送された電子は約２０００倍に増倍される。また、このように増倍および蓄積された電子による信号電荷は、上述した読出動作により、ＦＤ領域５を介して、電圧信号として読み出される。
【００３１】
次に、上記第１実施形態におけるセンサ装置に設けたゲート電極の構成について行った種々のシミュレーション結果について説明する。
【００３２】
まず、各々のゲート電極間の長さ（ギャップ長）と、ゲート電極から発生する電界の強度との関係についてのシミュレーションを行った。なお、凹凸形状部を備えた増倍ゲート電極の形状と比較するために、従来の構成と同様の矩形状のゲート電極（電極幅Ｗを約０．６μｍに調整）についてシミュレーションを行った。
【００３３】
図８に示すように、矩形状のゲート電極におけるゲート電極間の長さ（ギャップ長）を約０．０５μｍに調整した場合には、電界強度の最大値は約２．５ＭＶ／ｃｍであった。同様に、ギャップ長を約０．０７５μｍに調整した場合には電界強度の最大値は約１．６７ＭＶ／ｃｍであるとともに、ギャップ長を約０．１０μｍに調整した場合には電界強度の最大値は約１．２５ＭＶ／ｃｍであった。以上の結果より、ギャップ長が小さい程電界強度が大きくなることが判明した。なお、上記シミュレーションにおいては、ゲート電極は矩形状に形成されていることから、ゲート電極における所定の領域に電界集中が発生することはなかった。
【００３４】
これにより、第１実施形態による構成においてギャップ長Ｌ１（図４参照）の大きさを調整する場合、上記シミュレーション結果に基づいてより小さくするのが好ましいと考えられる。このとき、ギャップ長を小さくした場合には電界強度が大きくなる一方で、電極間の耐圧が低下すると考えられるため、ギャップ長Ｌ１は約０．０５μｍ程度の大きさであるのが好ましいと考えられる。
【００３５】
次に、第１実施形態に示した増倍ゲート電極８から発生する電界の強度と、増倍ゲート電極８の凸状部８ｅの尖端角α（図４参照）との関係についてのシミュレーションを行った。なお、ギャップ長Ｌ１は約０．０５μｍに調整されている。
【００３６】
図９に示すように、凸状部８ｅの先端角αを約３０度に調整した場合には、電界強度の最大値は約１９．６ＭＶ／ｃｍであった。同様に、尖端角αを約９０度に調整した場合には電界強度の最大値は約７．０７ＭＶ／ｃｍであるとともに、尖端角αを約１４５度に調整した場合には電界強度の最大値は約３．９５ＭＶ／ｃｍであった。また、尖端角αがいずれの角度の場合においても凸状部８ｅの先端部分（頂点部分）において電界集中が発生し、電界強度が最大であった。
【００３７】
以上の結果により、図８および図９に示すように、増倍ゲート電極８に凹凸形状部８ｄを形成する場合の方が、凸状部８ｅの尖端角αの大きさに係わらず従来の構成に比べて電界強度の最大値が大きいことが判明した。これは、従来の構成のゲート電極（矩形状）とは異なり、増倍ゲート電極８に凹凸形状部８ｄを形成することにより、凸状部８ｅにおいて電界集中が発生するためであると考えられる。
【００３８】
また、第１実施形態による構成において、尖端角αが鋭角になる程電界強度が高くなることから、より鋭角に形成するのが好ましいと考えられる。この場合、それぞれの尖端角αを鋭角に形成する程凹凸形成部８ｄに、より多数の凸状部８ｅを設けることが可能となる。これにより、より多数の凸状部８ｅが設けられる分、電界集中が発生する部分を多く形成することが可能となるので、より増倍特性を向上させることが可能であると考えられる。
【００３９】
次に、第１実施形態に示した凹凸形状部８ｄを含む増倍ゲート電極８による増倍動作と、従来の矩形状のゲート電極による増倍動作との増倍特性を比較するために行った実験について説明する。
【００４０】
図１０は、増倍動作を行うために増倍ゲート電極８および従来のゲート電極にそれぞれ印加する電圧（増倍電圧）と、それに対する増倍率の大きさとの関係を示す図である。図１０に示すように、同じ大きさの増倍電圧をそれぞれのゲート電極に加えた場合、印加電圧の大きさに係わらず、第１実施形態の増倍ゲート電極８による電子の増倍率の方が、従来のゲート電極による電子の増倍率よりも大きいことが判明した。また、印加電圧を次第に大きくした場合の従来のゲート電極による電子の増倍率の上昇率に対して、増倍ゲート電極８による電子の増倍率の上昇率がより大きくなることが判明した。なお、図１０は、それぞれ、増倍動作を１００回行った実験結果について示している。
【００４１】
以上の結果により、第１実施形態における増倍ゲート電極８により増倍動作を行った場合、凹凸形状部８ｄの各凸状部８ｅにおいて電界集中が発生する分、従来のゲート電極に比べてより増倍率が大きくなると考えられる。
【００４２】
また、第１実施形態では、増倍ゲート電極８とともに転送ゲート電極９にも鋸歯形状の凹凸形状部９ｂが形成されていることから、転送ゲート電極９側においても電界集中が発生すると考えられる。ここで、電子の増倍動作は、電子増倍部３ａと転送ゲート電極９との境界付近から電子増倍部３ａに至る領域において行われる。したがって、増倍ゲート電極８のみならず転送ゲート電極９にも凹凸形状部９ｂが形成されている分、さらに電界強度が大きくなるとともに、その分増倍特性が向上すると考えられる。
【００４３】
本発明の第１実施形態に係るセンサ装置によれば、以下の効果を得ることができる。
【００４４】
（１）増倍ゲート電極８の電極部８ａの側面８ｃに鋸歯形状からなる凹凸形状部８ｄを設けることによって、増倍ゲート電極８に増倍電圧を印加した際に凹凸形状部８ｄの各々の凸状部８ｅにおいて電界集中が発生する。これにより、増倍ゲート電極８下の転送チャネル３（電子増倍部３ａ）における電界強度を大きくすることができる。したがって、従来の矩形状のゲート電極を用いる場合に比べてより増倍率を高くすることができるので、その分、より一層センサ装置を高感度化させることができる。
【００４５】
（２）たとえばゲート電極の電極幅を小さくした場合には、電極の平面積が小さくなる分電界が小さくなるために増倍率は小さくなる。その一方で、増倍ゲート電極８の構成においては従来のゲート電極に比べて増倍率をより高くすることができることから、従来のゲート電極を用いる場合に比べて増倍ゲート電極８の電極幅を小さくした場合であっても従来と略同等の増倍率を得ることができる。したがって、増倍ゲート電極８の電極幅を小さくした場合、その分ＰＤ部４の形成可能な領域（平面積）を大きくすることができるので、従来のセンサ装置と同等の増倍特性を維持したままで、センサ装置を高感度化させることができる。
【００４６】
（３）従来の矩形状のゲート電極に比べて増倍率を高くすることができることにより、増倍ゲート電極８に印加される増倍電圧が従来のゲート電極に印加される増倍電圧に比べて低電圧であっても、従来と略同等の増倍率を得ることができる。これにより、消費電力を低減することができる。
【００４７】
（４）転送ゲート電極９の側面９ａに鋸歯形状を形成しておくことによって、別途増倍ゲート電極８の凹凸形状部８ｄを形成するための工程を設けることなく、転送ゲート電極９の形成後に増倍ゲート電極８を形成することによって、増倍ゲート電極８に凹凸形状部８ｄを形成することができる。これにより、製造プロセスが複雑化するのを抑制することができる。
【００４８】
（第２実施形態）
図１１および図１２は、本発明の第２実施形態によるＣＭＯＳイメージセンサの構造について説明するための図である。第２実施形態では、凹凸形状部８ｄを鋸歯形状に形成した第１実施形態とは異なり、増倍ゲート電極２０８の凹凸形状部２０８ｄを矩形波形状に形成した場合について説明する。
【００４９】
図１１に示すように、増倍ゲート電極２０８の電極部２０８ａの転送ゲート電極２０９側の側面２０８ｃには、平面的に見て矩形波形状に形成された凹凸形状部２０８ｄが形成されているとともに、凹凸形状部２０８ｄに対向する転送ゲート電極２０９の側面２０９ａには、凹凸形状部２０８ｄに対応する矩形波形状の凹凸形状部２０９ｂが形成されている。
【００５０】
図１２に示すように、矩形波形状に形成された凹凸形状部２０８ｄは、平面的に見て、増倍ゲート電極２０８の側面２０８ｃから内側（増倍ゲート電極２０８側）に約０．０５μｍの長さＬ３分窪む矩形状の凹部２０８ｅを含むとともに、凹部２０８ｅは、増倍ゲート電極２０８が延びる方向に沿って約０．５μｍの長さＬ４を有する。また、凹部２０８ｅの内側端部は約９０度の角度βを有する。そして、この凹部２０８ｅが約０．５μｍ（Ｌ４）間隔で増倍ゲート電極２０８の側面２０８ｃに沿って形成されていることにより、凹凸形状部２０８ｄが矩形波状に構成されている。
【００５１】
転送ゲート電極２０９の凹凸形状部２０９ｂは、平面的に見て、側面２０９ａから約０．０５μｍの長さＬ３突出する突出部２０９ｃを含むとともに、突出部２０９ｃは転送ゲート電極２０９が延びる方向に沿って約０．５μｍの長さＬ４を有する。そして、突出部２０９ｃが約０．５μｍ（Ｌ４）間隔で転送ゲート電極２０９が延びる方向に沿って形成されていることによって、増倍ゲート電極２０８の凹凸形状部２０８ｄに対応した形状に形成されている。この場合においても、第１実施形態と同様に、突出部２０９ｃを含む転送ゲート電極２０９を形成した後に第２絶縁膜６ｂを形成し、その後に増倍ゲート電極２０８を形成することによって上記の構成となる。なお、第２実施形態のその他の構成および動作は、第１実施形態と同様である。
【００５２】
次に、凹部２０８ｅを含む凹凸形状部２０８ｄが形成された増倍ゲート電極２０８から発生する電界の強度についてのシミュレーションについて説明する。
【００５３】
図１０に示すように、凹部２０８ｅの内側端部が約９０度である矩形波形状の凹凸形状部２０８ｄを備えた場合、増倍ゲート電極２０８における電界強度の最大値は約６．１６ＭＶ／ｃｍであった。これにより、凹凸形状部２０８ｄを矩形波状に形成した場合であっても、従来の構成からなるゲート電極に比べて電界強度の最大値が大きいことが判明した。これは、第１実施形態と同様に、凹凸形状部２０８ｄの角部分（内側端部）において電界集中が発生し、電界強度が大きくなるためと考えられる。
【００５４】
次に、第２実施形態に示した凹凸形状部２０８ｄを含む増倍ゲート電極２０８による増倍動作と、従来の構成によるゲート電極による増倍動作との増倍特性を比較するために行った実験について説明する。
【００５５】
図１０に示すように、第２実施形態においても、増倍ゲート電極２０８および従来のゲート電極にそれぞれ同じ大きさの印加電圧を加えた場合、印加電圧の大きさに係わらず、第２実施形態の増倍ゲート電極２０８による電子の増倍率の方が従来のゲート電極による電子の増倍率よりも大きいことが判明した。すなわち、第１実施形態と同様に、増倍ゲート電極２０８により増倍動作を行った際に凹凸形状部２０８ｄの内側端部において電界集中が発生する（電界強度が大きくなる）分、従来のゲート電極に比べてより増倍率が大きくなると考えられる。
【００５６】
本発明の第２実施形態に係るセンサ装置によれば、以下の効果を得ることができる。
【００５７】
（５）増倍ゲート電極２０８の凹凸形状部２０８ｄを矩形波形状に形成した場合であっても従来の構成によるゲート電極により増倍動作を行う場合に比べて、より高い増倍率を得ることができるので、その分、増倍効率を高くすることができる。したがって、第２実施形態における構成においてもセンサ装置をより一層高感度化させることができる。
【００５８】
（第３実施形態）
図１３は、本発明の第３実施形態によるＣＭＯＳイメージセンサの全体構成を示した断面図である。第３実施形態では、５本のゲート電極により構成された第１実施形態によるセンサ装置とは異なり、４本のゲート電極により構成された例について説明する。
【００５９】
図１３に示すように、第１絶縁膜６ａおよび第２絶縁膜６ｂの表面上に、ＰＤ部３０４側からＦＤ領域５側に向かって蓄積ゲート電極３１０、転送ゲート電極３０９、増倍ゲート電極３０８および読出ゲート電極３１１がこの順番に形成されている。蓄積ゲート電極３１０および増倍ゲート電極３０８は、それぞれ、隣接する転送ゲート電極３０９および読出ゲート電極３１１に乗り上げるように構成されている。そして、蓄積ゲート電極３１０と増倍ゲート電極３０８との間において、転送ゲート電極３０９を介して電子の増倍動作が行われるように構成されている。
【００６０】
増倍ゲート電極３０８の電極部３０８ａの転送ゲート電極３０９側の側面３０８ｃには、第１実施形態と同様に鋸歯形状からなる凹凸形状部３０８ｄが形成されている。また、転送ゲート電極３０９の増倍ゲート電極３０８側の側面３０９ａには、増倍ゲート電極３０８の凹凸形状部３０８ｄに対応する鋸歯形状の凹凸形状部３０９ｂが形成されている。なお、第３実施形態のその他の構成および動作は、第１実施形態と同様である。
【００６１】
本発明の第３実施形態に係るセンサ装置によれば、以下の効果を得ることができる。
【００６２】
（６）４本のゲート電極によりセンサ装置を構成することによって、５本のゲート電極を備えたセンサ装置に比べてゲート電極の本数が少ない分、ＰＤ部３０４が構成される領域（平面積）をより大きくすることができる。したがって、ＰＤ部３０４の平面積が大きくなる分、集光率をより高くすることができるので、より高感度にすることができる。
【００６３】
（第４実施形態）
図１４は、本発明の第４実施形態によるＣＭＯＳイメージセンサの全体構成を示した断面図である。第４実施形態では、５本または４本のゲート電極により構成された第１または第３実施形態のセンサ装置とは異なり、３本のゲート電極により構成された例について説明する。
【００６４】
図１４に示すように、第１絶縁膜６ａおよび第２絶縁膜６ｂの表面上に、ＰＤ部４０４側からＦＤ領域５側に向かって転送ゲート電極４０９、増倍ゲート電極４０８および読出ゲート電極４１１がこの順番に形成されている。増倍ゲート電極４０８は、隣接する転送ゲート電極４０９および読出ゲート電極４１１に乗り上げるように構成されている。そして、ＰＤ部４０４と増倍ゲート電極４０８との間において、転送ゲート電極４０９を介して電子の増倍動作が行われるように構成されている。
【００６５】
増倍ゲート電極４０８の電極部４０８ａにおける転送ゲート電極４０９側の側面４０８ｃには、第１実施形態と同様に鋸歯形状からなる凹凸形状部４０８ｄが形成されている。また、転送ゲート電極４０９における増倍ゲート電極４０８側の側面４０９ａには、増倍ゲート電極４０８の凹凸形状部４０８ｄに対応する鋸歯状の凹凸形状部４０９ｂが形成されている。なお、第４実施形態のその他の構成および動作は、第１実施形態と同様である。
【００６６】
本発明の第４実施形態に係るセンサ装置によれば、以下の効果を得ることができる。
【００６７】
（７）３本のゲート電極によりセンサ装置を構成することにより、４本のゲート電極からなるセンサ装置を構成する場合に比べてさらにゲート電極の本数が少ない分、ＰＤ部４０４が構成された領域（平面積）をより大きくすることができる。したがって、ＰＤ部４０４の平面積が大きくなる分、さらにセンサ装置を高感度にすることができる。
【００６８】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００６９】
たとえば、上記第１〜第４実施形態では、センサ装置の一例としてＣＭＯＳイメージセンサ（撮像装置）に本発明を適用する例を示したが、本発明はこれに限らず、センシング機能により電子（信号電荷）を発生させる装置に広く適用可能である。一例として、たとえば、図１５に示すように、第１実施形態において配置したＰＤ部４の代わりに電荷生成部５４０を配置する。これにより、種々のセンサ装置として駆動させることも可能であるとともに、上記構成により上記第１実施形態と同様の効果を得ることが可能である。また、上記第１実施形態と同様の動作を行うことにより、生成した電子（センシングしたデータ）を増倍させることも可能である。
【００７０】
また、上記第１〜第４実施形態では、センサ装置の一例として各画素において信号電荷を増幅するアクティブ（Ａｃｔｉｖｅ）型のＣＭＯＳイメージセンサを示したが、本発明はこれに限らず、各画素において信号電荷を増幅しないパッシブ（Ｐａｓｓｉｖｅ）型のＣＭＯＳイメージセンサにも適用可能である。
【００７１】
また、上記第１〜第４施形態では、信号電荷として電子を用いた例を示したが、本発明はこれに限らず、基板不純物の導電型および印加する電圧の極性を全て反対にすることにより、信号電荷として正孔を用いるようにしてもよい。
【００７２】
また、上記第１〜第４実施形態では、互いに隣接する増倍ゲート電極および転送ゲート電極の両方に凹凸形状部を形成する例を示したが、本発明はこれに限らず、増倍ゲート電極にのみ凹凸形状部を設けてもよい。
【００７３】
また、上記第１〜第４実施形態では、増倍ゲート電極または蓄積ゲート電極が、それぞれ隣接する転送ゲート電極または読出ゲート電極に乗り上げるように形成する例を示したが、本発明はこれに限らず、全てのゲート電極を単一層により形成する場合であっても本発明を適用可能である。この場合、各々のゲート電極間に第２絶縁膜が形成されてもよいし、層間絶縁膜が形成されてもよい。
【００７４】
また、上記第１〜第４実施形態では、増倍ゲート電極に鋸歯形状または矩形波形状からなる凹凸形状部を形成する例を示したが、本発明はこれに限らず、たとえば台形形状（多角形形状）など、上記実施形態以外の凹凸形状部を形成してもよい。
【００７５】
上記第１および第２実施形態では、ＰＤ部に近い側に増倍ゲート電極を設けるとともにＦＤ領域に近い側に蓄積ゲート電極を形成する例を示した。また、第３実施形態では、ＰＤ部に近い側に蓄積ゲート電極を設けるとともにＦＤ領域に近い側に増倍ゲート電極を形成する例を示したが、本発明はこれに限らず、増倍ゲート電極と蓄積ゲート電極とを互いに反対側に形成してもよい。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１実施形態によるセンサ装置の全体構成を示した平面図である。
【図２】第１実施形態によるセンサ装置の画素部分の断面図である。
【図３】第１実施形態によるセンサ装置の画素部分の平面図である。
【図４】第１実施形態によるセンサ装置における増倍ゲート電極について説明するための拡大平面図である。
【図５】第１実施形態によるセンサ装置の等価回路図である。
【図６】第１実施形態によるセンサ装置の動作を説明するためのポテンシャル図である。
【図７】第１実施形態によるセンサ装置の動作を説明するためのポテンシャル図である。
【図８】第１および第２実施形態によるセンサ装置についてのシミュレーション結果を説明するための図である。
【図９】第１および第２実施形態によるセンサ装置についてのシミュレーション結果を説明するための図である。
【図１０】第１および第２実施形態によるセンサ装置についての実験結果を説明するための図である。
【図１１】第２実施形態によるセンサ装置の画素部分の平面図である。
【図１２】第２実施形態によるセンサ装置における増倍ゲート電極について説明するための拡大平面図である。
【図１３】第３実施形態によるセンサ装置の画素部分の断面図である。
【図１４】第４実施形態によるセンサ装置の画素部分の断面図である。
【図１５】本発明の変形例を説明するための断面図である。
【符号の説明】
【００７７】
３  転送チャネル（電荷転送部）
６ｂ  第２絶縁膜（絶縁膜）
８、２０８、３０８、４０８  増倍ゲート電極（第１電極）
８ｃ、２０８ｃ、３０８ｃ、４０８ｃ  側面（第１側面）
８ｄ、２０８ｄ、３０８ｄ、４０８ｄ  凹凸形状部（凹凸形状）
９、２０９、３０９、４０９  転送ゲート電極（第２電極）
９ａ、２０９ａ、３０９ａ、４０９ａ  側面（第２側面）
９ｂ、２０９ｂ、３０９ｂ、４０９ｂ  凹凸形状部（凹凸形状）
【図１】
2010135625.tif 000003
【図２】
2010135625.tif 000004
【図３】
2010135625.tif 000005
【図４】
2010135625.tif 000006
【図５】
2010135625.tif 000007
【図６】
2010135625.tif 000008
【図７】
2010135625.tif 000009
【図８】
2010135625.tif 000010
【図９】
2010135625.tif 000011
【図１０】
2010135625.tif 000012
【図１１】
2010135625.tif 000013
【図１２】
2010135625.tif 000014
【図１３】
2010135625.tif 000015
【図１４】
2010135625.tif 000016
【図１５】
2010135625.tif 000017