(57)【要約】【課題】ＮＦＣ規格に基づくパケット・フォーマットの互換性を保ちながら、受信波形の適応等化を行なう。【解決手段】フェリカ・フォーマットのパケット・フォーマットをそのまま使用して、パケットのシンク部を用いて適応等化を行なう。シンク部は受信側にとって既知の信号系列なので、誤りの少ない学習が期待できる。また、例えばシンク部前半で高速な学習を行ない、後半で低速な学習を行なうことで、全体として高速で収束誤差の少ない学習を実現する。プリアンブル部の最後の数シンボルとシンク部を併用して、より長い既知の信号系列を用いた学習を行なっても良い。【選択図】  図５
2010135939.tif 000002
【特許請求の範囲】
【請求項１】
電気的負荷の変更により変調された、連続波形からなるプリアンブル部と特定パターンからなるシンク部とデータ部で構成されるパケットを受信する通信装置であって、
受信信号の中からプリアンブル部を検出して前記連続波形を基にサンプリング・タイミングを抽出するプリアンブル検出部と、
前記サンプリング・タイミングを基に受信信号の中からシンク部を検出してシンク部の開始位置を示すタイミング信号を出力するシンク検出部と、
受信信号に対し、前記シンク検出部がシンク部の検出を確定するまでシンク部の先頭が出力されないように遅延を与える遅延バッファーと、
前記遅延バッファーで遅延がかけられた受信信号を入力し、前記タイミング信号を基にシンク部を用いた適応等化を行なう適応等化部と、
前記適応等化部からの等化出力信号を復号処理する復号部と、
を具備することを特徴とする通信装置。
【請求項２】
前記適応等化部は、ＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ：有限インパルス応答）フィルターと学習回路で構成される学習型の等化回路であり、前記タイミング信号を基に、受信信号と所定のリファレンス信号との比較を行なって、その差が小さくなるように前記ＦＩＲフィルターのタップ係数を調整する、
ことを特徴とする請求項１に記載の通信装置。
【請求項３】
前記適応等化部は、ＤＦＥ（Ｄｅｃｉｓｉｏｎ  Ｆｅｅｄｂａｃｋ  Ｅｑｕａｌｉｚｅｒ：判定帰還型等化器）と学習回路で構成される学習型の等化回路であり、前記タイミング信号を基に、受信信号と所定のリファレンス信号との比較を行なって、その差が小さくなるように前記ＤＦＥのタップ係数を調整する、
ことを特徴とする請求項１に記載の通信装置。
【請求項４】
前記学習回路は、ＮＬＭＳ（Ｎｏｒｍａｌｉｚｅｄ  Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：正規化最小２乗平均）、ＬＭＳ（Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：最小２乗平均）、ＲＬＳ（Ｒｅｃｕｒｓｉｖｅ  Ｌｅａｓｔ  Ｓｑｕａｒｅ：再帰的最小２乗法）のうちいずれかの学習アルゴリズムを適用する、
ことを特徴とする請求項２又は３のいずれかに記載の通信装置。
【請求項５】
前記適応等化部は、プリアンブル部の最後の数シンボルとシンク部を併用することで、より長い既知の信号系列を用いた学習を行なう、
ことを特徴とする請求項１に記載の通信装置。
【請求項６】
前記学習回路は、シンク部の前半で誤差のバラツキを許容しつつ高速な学習を行ない、シンク部後半で誤差のバラツキを抑制し収束誤差の少ない低速な学習を行なう、
ことを特徴とする請求項２又は３のいずれかに記載の通信装置。
【請求項７】
前記適応等化部は、シンク部に続くデータ部を出力するタイミングで学習を停止する、
ことを特徴とする請求項１に記載の通信装置。
【請求項８】
前記適応等化部で等化したデータ部から求めた送信波形からデータ部リファレンス信号を生成するデータ部リファレンス信号生成部をさらに備え、
前記適応等化部は、前記データ部リファレンス信号を用いて、データ部において低速な学習を継続して行なう、
ことを特徴とする請求項１に記載の通信装置。
【請求項９】
前記データ部リファレンス信号生成部は、前記適応等化部で等化したデータ部を入力し、該入力信号の符号に基づいて送信波形の仮判定を行なう仮判定部であり、
前記適応等化部は、前記仮判定部からの仮判定出力をデータ部で学習を行なう際のリファレンス信号として用いる、
ことを特徴とする請求項８に記載の通信装置。
【請求項１０】
前記データ部リファレンス信号生成部は、前記適応等化部で等化したデータ部を前記復号部で復号した復号信号を再符号化する再符号化部であり、
前記適応等化部は、前記再符号化部で再符号化された信号系列をデータ部で学習を行なう際のリファレンス信号として用いる、
ことを特徴とする請求項８に記載の通信装置。
【請求項１１】
前記ＦＩＲフィルターは、
それぞれサンプル周期に相当する遅延時間を持つ複数の遅延素子を直列接続したディレイ・ラインと、
前記ディレイ・ラインへ入力される前記伝送信号、並びに、前記ディレイ・ラインの各遅延素子の出力信号からなる時系列的な入力データに対して、前記電気的負荷の第１の変更方向に対応した第１の種類のタップ係数をそれぞれ乗算する第１の乗算器、及び、前記電気的負荷の第２の変更方向に対応した第２の種類のタップ係数をそれぞれ乗算する第２の乗算器と、
電気的負荷の変更方向（すなわち入力データの正負符号）に応じて、前記第１又は第２の乗算器のいずれか一方の出力を入力データ毎に選択する選択器と、
前記選択器が選択した重み付け時系列入力データを加算して平均化処理して等化信号を出力する累算器と、
を備え、
前記学習回路は、前記選択器が選択したタップ係数について、受信信号と前記リファレンス信号との差が小さくなるように調整する、
ことを特徴とする請求項２に記載の通信装置。
【請求項１２】
前記ＤＦＥは、
それぞれサンプル周期に相当する遅延時間を持ち、前記伝送信号が入力される、複数の遅延素子を直列接続した正方向ディレイ・ラインと、
それぞれサンプル周期に相当する遅延時間を持ち、学習用のリファレンス信号が入力される、複数の帰還ディレイ・ラインと、
前記伝送信号及び前記正方向ディレイ・ラインの各遅延素子の出力信号からなる時系列的な入力データ、並びに、前記帰還ディレイ・ラインの各遅延素子の出力信号からなる時系列的な帰還データに対して、前記電気的負荷の第１の変更方向に対応した第１の種類のタップ係数をそれぞれ乗算する第１の乗算器、及び、前記電気的負荷の第２の変更方向に対応した第２の種類のタップ係数をそれぞれ乗算する第２の乗算器と、
電気的負荷の変更方向（すなわち入力データ又は帰還データの正負符号）に応じて、前記第１又は第２の乗算器のいずれか一方の出力を入力データ及び帰還データ毎に選択する選択器と、
を備え、
前記学習回路は、前記選択器が選択したタップ係数について、受信信号と前記リファレンス信号との差が小さくなるように調整する、
ことを特徴とする請求項３に記載の通信装置。
【請求項１３】
電気的負荷の変更により変調された、連続波形からなるプリアンブル部と特定パターンからなるシンク部とデータ部で構成されるパケットを受信する通信方法であって、
受信信号の中からプリアンブル部を検出して前記連続波形を基にサンプリング・タイミングを抽出するプリアンブル検出ステップと、
前記サンプリング・タイミングを基に受信信号の中からシンク部を検出してシンク部の開始位置を示すタイミング信号を出力するシンク検出ステップと、
受信信号に対し、前記シンク検出ステップにおいてシンク部の検出を確定するまでシンク部の先頭が出力されないように遅延を与える遅延保持ステップと、
前記遅延保持ステップによって遅延がかけられた受信信号を入力し、前記タイミング信号を基にシンク部を用いた適応等化を行なう適応等化ステップと、
前記適応等化ステップから得られる等化出力信号を復号処理する復号ステップと、
を有することを特徴とする通信方法。
【請求項１４】
電気的負荷の変更により変調された、連続波形からなるプリアンブル部と特定パターンからなるシンク部とデータ部で構成されるパケットを受信するための処理をコンピューター上で実行するようにコンピューター可読形式で記述されたコンピューター・プログラムであって、前記コンピューターを、
受信信号の中からプリアンブル部を検出して前記連続波形を基にサンプリング・タイミングを抽出するプリアンブル検出部、
前記サンプリング・タイミングを基に受信信号の中からシンク部を検出してシンク部の開始位置を示すタイミング信号を出力するシンク検出部、
受信信号に対し、前記シンク検出部がシンク部の検出を確定するまでシンク部の先頭が出力されないように遅延を与える遅延バッファー、
前記遅延バッファーで遅延がかけられた受信信号を入力し、前記タイミング信号を基にシンク部を用いた適応等化を行なう適応等化部、
前記適応等化部からの等化出力信号を復号処理する復号部、
として機能させるためのコンピューター・プログラム。
【請求項１５】
電気的負荷の変更により変調された伝送信号を等化処理する適応等化装置であって、
それぞれサンプル周期に相当する遅延時間を持つ複数の遅延素子を直列接続したディレイ・ラインと、
前記ディレイ・ラインへ入力される前記伝送信号、並びに、前記ディレイ・ラインの各遅延素子の出力信号からなる時系列的な入力データに対して、前記電気的負荷の第１の変更方向に対応した第１の種類のタップ係数をそれぞれ乗算する第１の乗算器、及び、前記電気的負荷の第２の変更方向に対応した第２の種類のタップ係数をそれぞれ乗算する第２の乗算器と、
電気的負荷の変更方向（すなわち入力データの正負符号）に応じて、前記第１又は第２の乗算器のいずれか一方の出力を入力データ毎に選択する選択器と、
前記選択器が選択した重み付け時系列入力データを加算して平均化処理して等化信号を出力する累算器と、
前記選択器が選択したタップ係数について、受信信号と学習用のリファレンス信号との差が小さくなるように調整する学習回路と、
を具備することを特徴とする適応等化装置。
【請求項１６】
電気的負荷の変更により変調された伝送信号を等化処理する適応等化装置であって、
それぞれサンプル周期に相当する遅延時間を持ち、前記伝送信号が入力される、複数の遅延素子を直列接続した正方向ディレイ・ラインと、
それぞれサンプル周期に相当する遅延時間を持ち、学習用のリファレンス信号が入力される、複数の帰還ディレイ・ラインと、
前記伝送信号及び前記正方向ディレイ・ラインの各遅延素子の出力信号からなる時系列的な入力データ、並びに、前記帰還ディレイ・ラインの各遅延素子の出力信号からなる時系列的な帰還データに対して、前記電気的負荷の第１の変更方向に対応した第１の種類のタップ係数をそれぞれ乗算する第１の乗算器、及び、前記電気的負荷の第２の変更方向に対応した第２の種類のタップ係数をそれぞれ乗算する第２の乗算器と、
電気的負荷の変更方向（すなわち入力データ又は帰還データの正負符号）に応じて、前記第１又は第２の乗算器のいずれか一方の出力を入力データ及び帰還データ毎に選択する選択器と、
前記選択器が選択したタップ係数について、受信信号と前記リファレンス信号との差が小さくなるように調整する学習回路と、
を具備することを特徴とする適応等化装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非接触通信において要求コマンドを送信するリーダライタ（イニシエーター）又は要求コマンドに対する応答コマンドを返信するトランスポンダ（ターゲット）として通信動作を行なう通信装置及び通信方法、コンピューター・プログラム、並びに適応等化装置に係り、特に、ＮＦＣ（Ｎｅａｒ  Ｆｉｅｌｄ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ）規格に基づく非接触通信を行なう通信装置及び通信方法、コンピューター・プログラム、並びに適応等化装置に関する。
【０００２】
さらに詳しくは、本発明は、通信レートの高速化に伴う受信波形の乱れを適応等化により解決する通信装置及び通信方法、コンピューター・プログラム、並びに適応等化装置に係り、特に、ＮＦＣ規格に基づくパケット・フォーマットの互換性を保ちながら受信波形の適応等化を行なう通信装置及び通信方法、コンピューター・プログラム、並びに適応等化装置に関する。
【背景技術】
【０００３】
自ら電波の発生源を持たない通信端末が無線で通信相手となる装置へデータを送信する通信システムとしてＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）と呼ばれる非接触通信システムが知られている。ＲＦＩＤの他の呼び方として、ＩＤシステム、データ・キャリア・システムなどがあるが、世界的に共通なのがＲＦＩＤシステム、略してＲＦＩＤである。日本語に訳すると「高周波（無線）を使用した認識システム」となる。
【０００４】
ＲＦＩＤシステムは多くの非接触ＩＣカードに適用されている。ＩＣカード・システムは、トランスポンダとしてのＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）カードと、ＩＣカードからの情報の読み出しや、又はＩＣカードへの情報の書込みを行なう装置（以下、「リーダライタ」と呼ぶ）からなる。かかるＩＣカード・システムは、ＩＣカードとリーダライタ間で非接触により情報の読み書きを行なうことから利便性が高い。リーダライタは、最初に電磁波を出力して相互通信を開始する（すなわち通信の主導権を握る）装置であり、「イニシエーター」とも呼ばれる。また、ＩＣカードなどトランスポンダは、イニシエーターからのコマンド（相互通信開始要求）に対してレスポンス（相互通信開始応答）を返す「ターゲット」である。パッシブ・モードではキャリア信号の向きが常にイニシエーター→ターゲットであり、アクティブ・モードではキャリア信号の向きが交互に切り換わる。以下では、リーダライタからトランスポンダへの通信を「ダウンリンク」と呼び、トランスポンダからリーダライタへの通信を「アップリンク」と呼ぶことにする。
【０００５】
ＲＦＩＤに適用可能な非接触通信方法には、静電結合方式、電磁誘導方式、電波通信方式などが挙げられる。このうち電磁誘導方式は、リーダライタ側の１次コイルとカード（若しくはトランスポンダ）側の２次コイルで構成され、これら２つのコイルの磁気的な結合によってコイル経由でデータ通信が行なわれる。具体的には、リーダライタは、１次コイルで発生する磁界を振幅変調することによってデータを送信し、トランスポンダ側ではこれを検波する。また、トランスポンダは２次コイルの負荷切り替え（Ｌｏａｄ  Ｓｗｉｔｃｈｉｎｇ：ＬＳ）により振幅変調などの変調処理を行なうことで、リーダライタへデータを送信することができる。トランスポンダ及びリーダライタの各コイルはＬＣ共振回路として動作しており、一般には、これらコイルの共振周波数を、通信に用いるキャリアの周波数に調整して共振させることにより、トランスポンダとリーダライタ間の適当な通信距離を設定することができる。なお、以下では、トランスポンダ及びリーダライタの各コイルを「アンテナ」とも呼ぶ。
【０００６】
また、ＲＦＩＤシステムは、伝送距離に応じて、密着型（０〜２ｍｍ以下：Ｃｌｏｓｅ  ｃｏｕｐｌｅｄ）、近接型（０〜１０ｃｍ以下：Ｐｒｏｘｉｍｉｔｙ）、近傍型（０〜７０ｃｍ以下：Ｖｉｃｉｎｉｔｙ）の３種類に分類することができ、それぞれＩＳＯ／ＩＥＣ１５６９３、ＩＳＯ／ＩＥＣ１４４４３、ＩＳＯ／ＩＥＣ１５６９３などの国際規格によって規定されている。このうち、ＩＳＯ／ＩＥＣ１４４４３に準拠する非接触・近接型のＩＣカード規格として、ＴｙｐｅＡ、ＴｙｐｅＢ、Ｆｅｌｉｃａ（フェリカ）（登録商標）を挙げることができる。なお、ＴｙｐｅＡはＰｈｉｌｉｐｓ社のＭｉｆａｒｅ（登録商標）に相当する。また、ＳｍａｒｔＣａｒｄとしてのカード、リーダライタはＩＳＯ７８１６として規格化されている。
【０００７】
さらに、ソニーとＰｈｉｌｉｐｓ社が開発したＮＦＣ（Ｎｅａｒ  Ｆｉｅｌｄ  Ｃｏｍｍｕｎｉｃａｔｉｏｎは、主に、上記のＴｙｐｅＡ、ＴｙｐｅＢ、Ｆｅｌｉｃａの各ＩＣカードと通信可能なＮＦＣ通信装置（リーダライタ）の仕様を規定したＲＦＩＤ規格であり、２００３年１２月にＩＳＯ／ＩＥＣ  ＩＳ  １８０９２として国際標準となった。ＮＦＣ通信方式は、元々は非接触式ＩＣカードとして広く普及しているソニーの「ＦｅｌｉＣａ」やＰｈｉｌｉｐｓ社の「Ｍｉｆａｒｅ」を継承したものであり、１３．５６ＭＨｚ帯を使い、電磁誘導方式により１０ｃｍ程度の近接型の非接触双方向通信が可能である（ＮＦＣは、カードとリーダライタ間の通信の他に、リーダライタ同士のパッシブ型通信を規定している）。
【０００８】
現在、ＮＦＣは、個人認証や電子マネー決済などに盛んに用いられている。例えば、パッシブ・モードの他にアクティブ・モードを備えたＮＦＣ通信装置について提案がなされている（例えば、特許文献１を参照のこと）。
【０００９】
ＮＦＣ  ＩＰ−１（Ｉｎｔｅｒｆａｃｅ  ａｎｄ  Ｐｒｏｔｏｃｏｌ−１）規格における転送方向、通信モード毎の通信速度や変調方式、符号化方式を、以下の表１に示しておく。
【００１０】
【表１】
2010135939.tif 000003
【００１１】
ＩＳＯ  １８０９２に規定される電磁結合型の非接触通信仕様のうち、フェリカではマンチェスター（Ｍａｎｃｈｅｓｔｅｒ）符号が用いられる。フェリカ・フォーマットでは、ダウンリンクとアップリンクで、同一のパケットを使用する。図１５には、フェリカ・フォーマットのパケット構造を示している。図示のパケットは、「プリアンブル」、「シンク」、「データ」の３つのパートで構成される。プリアンブルは、６バイト長の“０”の系列からなり、シンクは、２バイトの既知系列“０ｘＢ２４Ｄ”からなる。また、データは、パケット長を示す１バイトのＬＥＮと、（ＬＥＮ−１）バイト長のデータ本体（ペイロード）と、２バイトのＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ：巡回冗長検査）コードからなる。これら３つのパートはすべてマンチェスター符号化される。
【００１２】
ここで、マンチェスター符号は、例えば、２進値“０”を送るときはビット区間の中央でロー・レベルからハイ・レベルに変化させ（入力０を「０１」に）、一方、２進値“１”を送るときは逆にビット区間の中央でハイ・レベルからロー・レベルに変化させる（入力１を「１０」に）。言い換えれば、１つのビット区間を中央で前部セルと後部セルに分割し、前部セルがロー・レベルで且つ後部セルがハイ・レベルの場合は論理値「０」とし、前部セルがハイ・レベルで且つ後部セルがロー・レベルの場合は論理値「１」とする符号形式である。マンチェスター符号は２倍の帯域に広げる（入力１ビットを２ビットに変換する）ことで伝送信号のＤＣ成分をなくしている、と言うこともできる。
【００１３】
プリアンブル部は６バイトの０がマンチェスター符号化される。そのため「０１」が４８回続く連続波形になる。また、シンク部は、「０ｘＢ２４Ｄ」をマンチェスター符号化したパターンからなる。データ部は送信情報とＬｅｎｇｔｈ情報（ＬＥＮ）、ＣＲＣがまとめられてマンチェスター符号化される。
【００１４】
パケットの受信側では、連続波形であるプリアンブル部を基にクロック（サンプリング・タイミング）の抽出が行なわれる。本明細書では、この動作を「タイミング同期」と呼ぶ。続いて、「０ｘＢ２４Ｄ」をマンチェスター符号化したパターンからなるシンク部を検出して、後続のデータ部の開始位置を推定する。本明細書では、この動作を「フレーム同期」と呼ぶ。そして、この開始位置を基にデータ部の復号が行なわれる。
【００１５】
フェリカ・フォーマットでは、通信レートとして、２１２ｋｂｐｓの倍数である、４２４ｋｂｐｓ、８４８ｋｂｐｓ、１．７Ｍｂｐｓ、３．４Ｍｂｐｓなどが規定されている。通信レートが高くなると、それに比例して送信信号の周波数帯域が広くなる。信号の周波数帯域が広くなると、チャネルや送信ＲＦアナログ回路や受信ＲＦアナログ回路の周波数特性の影響が増えてくる。一般に、これらの周波数特性は高い周波数になるほど減衰が大きくなる。また、高い周波数になるほど位相特性の乱れも大きくなる。このため、高い通信レートの信号ほど、受信波形の乱れが大きくなる。
【００１６】
高速通信における受信信号の乱れを補償する１つの方法として、適応等化処理を挙げることができる。適応等化回路は、一例として、ＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ：有限インパルス応答）フィルターと学習回路で構成される。図１６には、ＦＩＲフィルターの構成を模式的に示している。ＦＩＲフィルターは、複数個の遅延素子を直列接続したディレイ・ラインを備え、配列された遅延素子の個数分だけの時系列的な入力データを、それぞれ乗算器でフィルターの特性に応じたタップ係数で重み付けを行なった後、これらを累積加算して平均化処理することによって等化信号を得ることができる。そして、既知のトレーニング信号を参照して、ＦＩＲフィルターから出力される等化信号をその所望信号に近づけるようにフィルターのタップ係数を決定する（例えば、特許文献２、特許文献３を参照のこと）。
【００１７】
例えば、適応等化器を適用することにより電波伝搬路における歪みを低減し、また歪みに伴って発生する通信エラーを低減するＲＦＩＤシステムについて提案がなされている（例えば、特許文献４を参照のこと）。
【００１８】
適応等化を行なうには、ＦＩＲフィルターのタップ係数を学習するのに十分な長さのランダム・パターン系列の送信が必要となる。一方、パケット内のデータ部を先頭からデコードするためには、それよりも前の段階でＦＩＲフィルターの学習を完了させておく必要がある。
【００１９】
データ部が到来するよりも前にＦＩＲフィルターの学習を完了させるため、シンク部とデータ部の間に学習用に十分長いランダム・パターンを挿入する方法や、学習のための専用パケットを通常のパケットに先立って送信する方法などが考えられる。しかしながら、これらの方法を実現するには、ＮＦＣ  ＩＰ−１規格で規定されているフェリカ・フォーマットとは異なるパケット・フォーマットを使用することになるため、互換性において問題を招来する可能性がある。また、既知信号である学習用のランダム・パターンを送信する時間のために、情報を送信するための時間が削減されるため、通信レートの低下にもつながってしまう。
【００２０】
また、ＮＦＣ通信のようにアンテナの負荷変調によりデータ送信を行なう通信システムの場合、アンテナを負荷変調する際に、電気的負荷の変更方向（すなわち、アンテナの負荷抵抗をオフからオンにする方向と、オンからオフにする方向）によって過渡応答特性に相違が発生することもある。図１７には、通信相手が発生するキャリア信号に対して負荷変調をかけたときに、通信相手側で得られる復調信号（プリアンブル部）の振幅変動を示している。図示の通り、立ち上がり時と立下り時とで信号波形は対称的でない。このため、通常のＦＩＲフィルターを用いた適応等化を行なっても、受信特性の十分な改善が得られないと考えられる。
【００２１】
【特許文献１】特開２００５−１６８０６９号公報
【特許文献２】特開２００４−６４６８１号公報
【特許文献３】特開２００８−２２４２２号公報
【特許文献４】特開２００８−２７２７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明の目的は、通信レートの高速化に伴う受信波形の乱れを適応等化により好適に解決することができる、優れた通信装置及び通信方法、コンピューター・プログラム、並びに適応等化装置を提供することにある。
【００２３】
本発明のさらなる目的は、ＮＦＣ規格に基づくパケット・フォーマットの互換性を保ちながら、受信波形の適応等化を行なうことができる、優れた通信装置及び通信方法、コンピューター・プログラム、並びに適応等化装置を提供することにある。
【００２４】
本発明のさらなる目的は、アンテナの負荷変調を利用した非接触通信システムにおいて、負荷の変更方向に応じて受信信号波形の過渡応答特性に相違が発生する場合であっても、適応等化によって適切に受信波形の乱れを補償して受信特性を改善することができる、優れた通信装置及び通信方法、コンピューター・プログラム、並びに適応等化装置を提供することにある。
【課題を解決するための手段】
【００２５】
本発明は、上記課題を参酌してなされたものであり、請求項１に記載の発明は、電気的負荷の変更により変調された、連続波形からなるプリアンブル部と特定パターンからなるシンク部とデータ部で構成されるパケットを受信する通信装置であって、
受信信号の中からプリアンブル部を検出して前記連続波形を基にサンプリング・タイミングを抽出するプリアンブル検出部と、
前記サンプリング・タイミングを基に受信信号の中からシンク部を検出してシンク部の開始位置を示すタイミング信号を出力するシンク検出部と、
受信信号に対し、前記シンク検出部がシンク部の検出を確定するまでシンク部の先頭が出力されないように遅延を与える遅延バッファーと、
前記遅延バッファーで遅延がかけられた受信信号を入力し、前記タイミング信号を基にシンク部を用いた適応等化を行なう適応等化部と、
前記適応等化部からの等化出力信号を復号処理する復号部と、
を具備することを特徴とする通信装置である。
【００２６】
本願の請求項２に記載の発明によれば、適応等化部は、ＦＩＲフィルターと学習回路で構成される学習型の等化回路であり、前記タイミング信号を基に、受信信号と所定のリファレンス信号との比較を行なって、その差が小さくなるように前記ＦＩＲフィルターのタップ係数を調整するようになっている。
【００２７】
また、本願の請求項３に記載の発明によれば、適応等化部は、ＤＦＥ（Ｄｅｃｉｓｉｏｎ  Ｆｅｅｄｂａｃｋ  Ｅｑｕａｌｉｚｅｒ：判定帰還型等化器）と学習回路で構成される学習型の等化回路であり、前記タイミング信号を基に、受信信号と所定のリファレンス信号との比較を行なって、その差が小さくなるように前記ＤＦＥのタップ係数を調整するようになっている。
【００２８】
ここで、学習回路は、本願の請求項４に記載の通り、例えば、ＮＬＭＳ（Ｎｏｒｍａｌｉｚｅｄ  Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：正規化最小２乗平均）、ＬＭＳ（Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：最小２乗平均）、ＲＬＳ（Ｒｅｃｕｒｓｉｖｅ  Ｌｅａｓｔ  Ｓｑｕａｒｅ：再帰的最小２乗法）のうちいずれかの学習アルゴリズムを適用することができる。
【００２９】
また、本願の請求項５に記載の発明によれば、適応等化部は、プリアンブル部の最後の数シンボルとシンク部を併用するようになっている。
【００３０】
また、本願の請求項６に記載の発明によれば、学習回路は、シンク部の前半で誤差のバラツキを許容しつつ高速な学習を行ない、シンク部後半で誤差のバラツキを抑制し収束誤差の少ない低速な学習を行なうようになっている。
【００３１】
また、本願の請求項７に記載の発明によれば、適応等化部は、シンク部に続くデータ部を出力するタイミングで学習を停止するようになっている。
【００３２】
また、本願の請求項８に記載の通信装置は、適応等化部で等化したデータ部から求めた送信波形からデータ部リファレンス信号を生成するデータ部リファレンス信号生成部をさらに備え、適応等化部はこのデータ部リファレンス信号を用いて、データ部において低速な学習を継続して行なうようになっている。
【００３３】
また、本願の請求項９に記載の発明によれば、データ部リファレンス信号生成部は、前記適応等化部で等化したデータ部を入力し、該入力信号の符号に基づいて送信波形の仮判定を行なう仮判定部として構成される。そして、前記適応等化部は、仮判定部からの仮判定出力をデータ部で学習を行なう際のリファレンス信号として用いるようになっている。
【００３４】
また、本願の請求項１０に記載の発明によれば、データ部リファレンス信号生成部は、前記適応等化部で等化したデータ部を前記復号部で復号した復号信号を再符号化する再符号化部として構成される。そして、適応等化部は、再符号化部で再符号化された信号系列をデータ部で学習を行なう際のリファレンス信号として用いるようになっている。
【００３５】
また、本願の請求項１１に記載の発明によれば、請求項２に記載のＦＩＲフィルターは、それぞれサンプル周期に相当する遅延時間を持つ複数の遅延素子を直列接続したディレイ・ラインと、前記ディレイ・ラインへ入力される前記伝送信号、並びに、前記ディレイ・ラインの各遅延素子の出力信号からなる時系列的な入力データに対して、前記電気的負荷の第１の変更方向に対応した第１の種類のタップ係数をそれぞれ乗算する第１の乗算器、及び、前記電気的負荷の第２の変更方向に対応した第２の種類のタップ係数をそれぞれ乗算する第２の乗算器と、  電気的負荷の変更方向（すなわち入力データの正負符号）に応じて、前記第１又は第２の乗算器のいずれか一方の出力を入力データ毎に選択する選択器と、前記選択器が選択した重み付け時系列入力データを加算して平均化処理して等化信号を出力する累算器で構成される。そして、学習回路は、選択器が選択したタップ係数について、受信信号と前記リファレンス信号との差が小さくなるように調整することになる。
【００３６】
また、本願の請求項１２に記載の発明によれば、請求項３に記載のＤＦＥは、それぞれサンプル周期に相当する遅延時間を持ち、前記伝送信号が入力される、複数の遅延素子を直列接続した正方向ディレイ・ラインと、それぞれサンプル周期に相当する遅延時間を持ち、学習用のリファレンス信号が入力される、複数の帰還ディレイ・ラインと、前記伝送信号及び前記正方向ディレイ・ラインの各遅延素子の出力信号からなる時系列的な入力データ、並びに、前記帰還ディレイ・ラインの各遅延素子の出力信号からなる時系列的な帰還データに対して、前記電気的負荷の第１の変更方向に対応した第１の種類のタップ係数をそれぞれ乗算する第１の乗算器、及び、前記電気的負荷の第２の変更方向に対応した第２の種類のタップ係数をそれぞれ乗算する第２の乗算器と、電気的負荷の変更方向（すなわち入力データ又は帰還データの正負符号）に応じて、前記第１又は第２の乗算器のいずれか一方の出力を入力データ及び帰還データ毎に選択する選択器で構成される。そして、学習回路は、選択器が選択したタップ係数について、受信信号と前記リファレンス信号との差が小さくなるように調整することになる。
【００３７】
また、本願の請求項１３に記載の発明は、電気的負荷の変更により変調された、連続波形からなるプリアンブル部と特定パターンからなるシンク部とデータ部で構成されるパケットを受信する通信方法であって、
受信信号の中からプリアンブル部を検出して前記連続波形を基にサンプリング・タイミングを抽出するプリアンブル検出ステップと、
前記サンプリング・タイミングを基に受信信号の中からシンク部を検出してシンク部の開始位置を示すタイミング信号を出力するシンク検出ステップと、
受信信号に対し、前記シンク検出ステップにおいてシンク部の検出を確定するまでシンク部の先頭が出力されないように遅延を与える遅延保持ステップと、
前記遅延保持ステップによって遅延がかけられた受信信号を入力し、前記タイミング信号を基にシンク部を用いた適応等化を行なう適応等化ステップと、
前記適応等化ステップから得られる等化出力信号を復号処理する復号ステップと、
を有することを特徴とする通信方法である。
【００３８】
また、本願の請求項１４に記載の発明は、電気的負荷の変更により変調された、連続波形からなるプリアンブル部と特定パターンからなるシンク部とデータ部で構成されるパケットを受信するための処理をコンピューター上で実行するようにコンピューター可読形式で記述されたコンピューター・プログラムであって、前記コンピューターを、
受信信号の中からプリアンブル部を検出して前記連続波形を基にサンプリング・タイミングを抽出するプリアンブル検出部、
前記サンプリング・タイミングを基に受信信号の中からシンク部を検出してシンク部の開始位置を示すタイミング信号を出力するシンク検出部、
受信信号に対し、前記シンク検出部がシンク部の検出を確定するまでシンク部の先頭が出力されないように遅延を与える遅延バッファー、
前記遅延バッファーで遅延がかけられた受信信号を入力し、前記タイミング信号を基にシンク部を用いた適応等化を行なう適応等化部、
前記適応等化部からの等化出力信号を復号処理する復号部、
として機能させるためのコンピューター・プログラムである。
【００３９】
本願の請求項１４に係るコンピューター・プログラムは、コンピューター上で所定の処理を実現するようにコンピューター可読形式で記述されたコンピューター・プログラムを定義したものである。換言すれば、本願の請求項１４に係るコンピューター・プログラムをコンピューターにインストールすることによって、コンピューター上では協働的作用が発揮され、本願の請求項１に係る通信装置と同様の作用効果を得ることができる。
【００４０】
また、本願の請求項１５に記載の発明は、電気的負荷の変更により変調された伝送信号を等化処理する適応等化装置であって、
それぞれサンプル周期に相当する遅延時間を持つ複数の遅延素子を直列接続したディレイ・ラインと、
前記ディレイ・ラインへ入力される前記伝送信号、並びに、前記ディレイ・ラインの各遅延素子の出力信号からなる時系列的な入力データに対して、前記電気的負荷の第１の変更方向に対応した第１の種類のタップ係数をそれぞれ乗算する第１の乗算器、及び、前記電気的負荷の第２の変更方向に対応した第２の種類のタップ係数をそれぞれ乗算する第２の乗算器と、
電気的負荷の変更方向（すなわち入力データの正負符号）に応じて、前記第１又は第２の乗算器のいずれか一方の出力を入力データ毎に選択する選択器と、  前記選択器が選択した重み付け時系列入力データを加算して平均化処理して等化信号を出力する累算器と、
前記選択器が選択したタップ係数について、受信信号と学習用のリファレンス信号との差が小さくなるように調整する学習回路と、
を具備することを特徴とする適応等化装置である。
【００４１】
また、本願の請求項１６に記載の発明は、電気的負荷の変更により変調された伝送信号を等化処理する適応等化装置であって、
それぞれサンプル周期に相当する遅延時間を持ち、前記伝送信号が入力される、複数の遅延素子を直列接続した正方向ディレイ・ラインと、
それぞれサンプル周期に相当する遅延時間を持ち、学習用のリファレンス信号が入力される、複数の帰還ディレイ・ラインと、
前記伝送信号及び前記正方向ディレイ・ラインの各遅延素子の出力信号からなる時系列的な入力データ、並びに、前記帰還ディレイ・ラインの各遅延素子の出力信号からなる時系列的な帰還データに対して、前記電気的負荷の第１の変更方向に対応した第１の種類のタップ係数をそれぞれ乗算する第１の乗算器、及び、前記電気的負荷の第２の変更方向に対応した第２の種類のタップ係数をそれぞれ乗算する第２の乗算器と、
電気的負荷の変更方向（すなわち入力データ又は帰還データの正負符号）に応じて、前記第１又は第２の乗算器のいずれか一方の出力を入力データ及び帰還データ毎に選択する選択器と、
前記選択器が選択したタップ係数について、受信信号と前記リファレンス信号との差が小さくなるように調整する学習回路と、
を具備することを特徴とする適応等化装置である。
【発明の効果】
【００４２】
本発明によれば、通信レートの高速化に伴う受信波形の乱れを適応等化により好適に解決することができる、優れた通信装置及び通信方法、コンピューター・プログラム、並びに適応等化装置を提供することができる。
【００４３】
また、本発明によれば、ＮＦＣ規格に基づくパケット・フォーマットの互換性を保ちながら、受信波形の適応等化を行なうことができる、優れた通信装置及び通信方法、コンピューター・プログラム、並びに適応等化装置を提供することができる。
【００４４】
また、本発明によれば、アンテナの負荷変調を利用した非接触通信システムにおいて、負荷の変更方向に応じて受信信号波形の過渡応答特性に相違が発生する場合であっても、適応等化によって適切に受信波形の乱れを補償して受信特性を改善することができる、優れた通信装置及び通信方法、コンピューター・プログラム、並びに適応等化装置を提供することができる。
【００４５】
本願の請求項１乃至４、１３、１４に記載の発明によれば、例えばＮＦＣ  ＩＰ−１規格に準拠する非接触通信システムにおいて、規定のパケット・フォーマットをそのまま使用して、受信機（リーダライタ）側では、遅延バッファーを設けることで、シンク部を用いたフレーム同期と、同じシンク部を用いた適応等化の両方を実現することができる。したがって、互換性の問題やオーバーヘッドの増加を避けることができる。
【００４６】
また、本願の請求項５に記載の発明によれば、適応等化部は、プリアンブル部の最後の数シンボルとシンク部を併用することで、より長い既知の信号系列を用いた学習を行なうことができる。
【００４７】
また、本願の請求項６に記載の発明によれば、学習回路は、シンク部の前半で誤差のバラツキを許容しつつ高速な学習を行ない、シンク部後半で誤差のバラツキを抑制し収束誤差の少ない低速な学習を行なうことによって、全体的に高速な収束と収束誤差の小さな適応等化の学習を実現することができる。
【００４８】
また、本願の請求項７に記載の発明によれば、シンク部に続くデータ部を出力するタイミングで適応等化部における学習を停止して、学習したタップ係数を用いた等化処理をデータ部に対して連続的に実行することができる。
【００４９】
また、本願の請求項８乃至１０に記載の発明によれば、等化したデータ部から求めた送信波形をリファレンス信号として用いることにより、データ部でも学習を継続させることで、より長い信号系列を用いた学習を行なうことが可能である。
【００５０】
また、電気的負荷の変更により変調された伝送信号を等化処理する場合には、電気的負荷の変更方向（例えば負荷抵抗をオフからオンにする方向と、オンからオフにする方向）によって過渡応答特性に違いが発生し、通常の適応等化では十分な受信特性の改善が行えない場合が存在する。これに対し、本願の請求項１１、１２、１５、１６に記載の発明によれば、種類の異なるタップ係数を持ったＦＩＲフィルター若しくはＤＦＥを用いた適応等化を行なうことで、受信特性の改善を実現することができる。
【００５１】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。
【発明を実施するための最良の形態】
【００５２】
以下、図面を参照しながら本発明の実施形態について詳解する。
【００５３】
図１には、本発明の一実施形態に係る通信システムの機能的構成を模式的に示している。図示の通信システムは、    ＮＦＣ  ＩＰ−１に準拠したパッシブ通信型相互通信システムであり、リーダライタ１１とトランスポンダ３１からなる。本発明に係る実施形態では、リーダライタ１１とトランスポンダ３１間で、フェリカ・フォーマットのパケットが所定の通信手順で交換されるものとする。リーダライタ１１は、制御部１３と、アンテナ共振回路部１２で構成される。一方、トランスポンダ３１は、制御部３４と、アンテナ共振回路部３２と、負荷切り替え変調回路部３３で構成される。また、図２には、アンテナ共振回路部１２、３２の構成をより詳細に示している。
【００５４】
制御部１３は、マイクロコンピューター１４と、符号化／復号化回路１５と、キャリア生成回路１６と、ＡＳＫ（Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調回路１７と、復調回路１８を備えている。
【００５５】
マイクロコンピューター１４は、リーダライタ１１内の各部を制御し、データを送受信する処理を行なわせる。符号化／復号化回路１５は、情報処理装置２１から供給されたデータを、マンチェスター符号化するとともに、トランスポンダ３１から受信され、復調回路１８で復調された情報信号を復号し、得られたデータを情報処理装置２１に供給する。キャリア生成回路１６は、トランスポンダ３１に送信するキャリアを生成し、ＡＳＫ変調回路１７に供給する。ＡＳＫ変調回路１７は、符号化／復号化回路１５により符号化された信号に基づいて、キャリア生成回路１６から供給されたキャリアを振幅変調し、アンテナ共振回路部１２に供給する。復調回路１８は、アンテナ共振回路部１２により受信された信号を復調し、符号化／復号化回路１５に供給する。
【００５６】
例えば、パーソナル・コンピューター（ＰＣ）などで構成される情報処理装置２１は、リーダライタ１１からトランスポンダ３１に送信する所定のデータを作成し、リーダライタ１１の制御部１３に供給するとともに、トランスポンダ３１からリーダライタ１１に送信されたデータの入力を受け、あらかじめ設定された所定の処理を実行する。
【００５７】
アンテナ共振回路部１２と電磁結合するトランスポンダ３１側のアンテナ共振回路部３２は、コイルＬ30とコンデンサＣ30を備え、制御部３４により生成され、負荷切り替え変調回路部３３により変調された情報信号を、リーダライタ１１のアンテナ共振回路部１２に送信する。また、アンテナ共振回路部３２は、リーダライタ１１のアンテナ共振回路部１２から情報信号を受信し、制御部３４に供給する。
【００５８】
アンテナ共振回路部３２の固有共振周波数は、コンデンサＣ30のキャパシタンス及びコイルＬ30のインダクタンスにより、あらかじめ所定の値に設定されている。通常、共振周波数は、キャリア生成回路１６が生成するキャリア周波数付近に設定される。
【００５９】
負荷切り替え変調回路部３３は、抵抗Ｒ31とＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタからなるスイッチＱ31を備え、制御部３４から供給された１並びに０からなるマンチェスター符号化されたシンボル系列に応じてＭＯＳスイッチＱ31のオン／オフをスイッチングすることによりデータを変調し、アンテナ共振回路部３２に供給する。
【００６０】
制御部３４は、マイクロコンピューター３５と、ＩＣ用電源生成回路３６と、クロック抽出回路３７と、ＡＳＫ復調回路３８と、符号化／復号化回路３９と、ロジック回路４０と、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）４１を備えている。
【００６１】
マイクロコンピューター３５は、トランスポンダ３１内の各部を制御し、送受信するデータの処理、及びデータの送受信処理を行なわせる。ＩＣ用電源生成回路３６は、アンテナ共振回路部３２により受信された信号を整流並びに安定化して、トランスポンダ３１が各種の処理を行なうのに必要とされる電力を生成し、各部に供給する。クロック抽出回路３７は、アンテナ共振回路部３２により受信された信号からクロック信号を抽出し、マイクロコンピューター３５に供給する。
【００６２】
アンテナ共振回路部３２により受信された信号は、リーダライタ１１側においてＡＳＫ変調回路１７により変調された信号である。ＡＳＫ復調回路３８は、受信された信号を復調し、符号化／復号化回路３９に供給する。符号化／復号化回路３９は、ＡＳＫ復調回路３８より供給された信号を復号し、ロジック回路４０に供給する。また、符号化／復号化回路３９は、ロジック回路４０から供給されたデータを符号化し、負荷切り替え変調回路部３３に供給する。ロジック回路４０は、符号化／復号化回路３９から供給されたデータに基づいて所定の処理を行ない、ＥＥＰＲＯＭ４１に新たなデータを書き込んだり、削除したりする。また、ロジック回路４０は、ＥＥＰＲＯＭ４１に記憶されているデータ内容を読み出し、符号化／復号化回路３９に供給する。
【００６３】
コイルＬ10は、コンデンサＣ10とともに並列共振回路を構成し、１次コイルとして作用する。その共振周波数は、一般に、キャリア生成回路１６が生成するキャリア周波数付近に設定される。
【００６４】
トランスポンダ３１側では、２次コイルとしてのコイルＬ30はコンデンサＣ30とともに並列共振回路を構成している。また、コイルＬ30は、リーダライタ１１側のアンテナすなわちコイルＬ10と結合係数Ｋ13で磁気的に結合しており、その値は両者の位置が近づくほど大きくなっていく。
【００６５】
アンテナ共振回路部３２には、負荷切り替え変調回路部３３が並列的に接続されている。負荷切り替え変調回路部３３は、直列接続される抵抗Ｒ31及びトランジスタ・スイッチＱ31で構成され、制御部内の符号化／復号化回路３９より供給された信号を基に、トランジスタ・スイッチＱ31をオン／オフ操作して磁界を振幅変調することにより、リーダライタ１１へ情報を送信することができる。
【００６６】
続いて、図１に示した通信システムにおけるデータ送受信処理について、図３及び図４に示したフローチャートを参照しながら説明する。但し、図３のフローチャートはリーダライタ１１が実行する処理手順を示し、図４のフローチャートはトランスポンダ３１の処理手順を示している。
【００６７】
リーダライタ１１の制御部１３にあるキャリア生成回路１６は、１３．５６ＭＨｚのキャリア周波数を生成する（ステップＳ１）。
【００６８】
制御部１３は、情報処理装置２１よりデータを取得し（ステップＳ２）、符号化／復号化回路１５は、ステップＳ２で取得したデータを、マンチェスター符号へ符号化し、ＡＳＫ変調回路１７に供給する（ステップＳ３）。
【００６９】
ＡＳＫ変調回路１７は、符号化／復号化回路１５より入力された、符号化されたデータに基づいて、ステップＳ１で生成されたキャリアをＡＳＫ変調する（ステップＳ４）。
【００７０】
ステップＳ４でＡＳＫ変調回路１７によりＡＳＫ変調された変調信号は、アンテナ共振回路部１２に供給される（ステップＳ５）。そして、アンテナ共振回路部１２は、供給された変調信号に応じた電磁界を発生させる。
【００７１】
ステップＳ５で発生された電磁界による電磁誘導の結果、トランスポンダ３１側のアンテナ共振回路部３２に起電力が誘起される（ステップＳ２１）。
【００７２】
ＩＣ用電源生成回路３６は、ステップＳ２１で誘起された起電力を基に電源回路を形成し、各部に必要な電力を供給する（ステップＳ２２）。
【００７３】
クロック抽出回路３７は、ステップＳ２１で誘起された起電力からクロック成分を抽出して、マイクロコンピューター３５に供給する（ステップＳ２３）。
【００７４】
ＡＳＫ復調回路３８は、ステップＳ２１で誘起された起電力の電圧振幅変化を基に、ＡＳＫ変調されている変調信号をＡＳＫ復調し、符号化／復号化回路３９に供給する（ステップＳ２４）。
【００７５】
ステップＳ２４で復調された信号はマンチェスター符号へ符号化されている。符号化／復号化回路３９は、ステップＳ２４で復調された信号を復号し、ロジック回路４０に供給する（ステップＳ２５）。
【００７６】
ロジック回路４０は、あらかじめ設定された所定のプログラムに従って、供給されたデータをＥＥＰＲＯＭ４１に記憶させたり、ＥＥＰＲＯＭ４１に記憶されているデータを読み出したり、あるいは削除する。また、ロジック回路４０は、リーダライタ１１に送信する情報を作成する（ステップＳ２６）。
【００７７】
符号化／復号化回路３９は、ステップＳ２６で作成された送信用情報をマンチェスター符号に符号化し、負荷切り替え変調回路部３３に供給する（ステップＳ２７）。
【００７８】
負荷切り替え変調回路部３３は、符号化／復号化回路３９より供給された信号を基に、アンテナ共振回路部３２のインピーダンスを変化させることで負荷切り替え変調する（ステップＳ２８）。そして、アンテナ共振回路部３２は、変調された信号を送信する（ステップＳ２９）。
【００７９】
リーダライタ１１のアンテナ共振回路部１２には無変調のキャリアが流れており、キャリアに、ステップＳ２９で発生したインピーダンス変化に応じた電圧振幅変化が誘起される。アンテナ共振回路部１２は、ステップＳ６において、この変化を検出することでトランスポンダ３１からの信号を受信する。
【００８０】
復調回路１８は、ステップＳ６で誘起された電圧振幅変化を基に、信号を復調し、符号化／復号化回路１５に供給する（ステップＳ７）。符号化／復号化回路１５は、復調信号を復号し（ステップＳ８）、得られた受信データを情報処理装置２１に供給する（ステップＳ９）。
【００８１】
既に述べたように、フェリカではマンチェスター符号が用いられ、また、ダウンリンクとアップリンクでは同一のパケット・フォーマット（図１５を参照のこと）を使用する。
【００８２】
また、リーダライタ１１とトランスポンダ３１間の通信レートを、２１２ｋｂｐｓの倍数である、４２４ｋｂｐｓ、８４８ｋｂｐｓ、１．７Ｍｂｐｓ、３．４Ｍｂｐｓへと高速化すると、それに比例して送信信号の周波数帯域が広くなり、チャネルや送信ＲＦアナログ回路や受信ＲＦアナログ回路の周波数特性の影響が増え、受信波形の乱れが大きくなっていく。すなわち、電磁結合を利用した非接触通信において高速な通信を実現しようとすると、周波数特性の劣化を補償するために、受信側での適応等化が必要となる。そこで、本実施形態では、例えばリーダライタ１１側の受信回路において、適応等化を採用して、受信信号の乱れを補償するようになっている。
【００８３】
また、適応等化を行なうには学習用に十分長い信号系列が必要であるが、このような信号系列を送信すると、ＮＦＣ  ＩＰ−１規格で規定されているフェリカ・フォーマット（図１５）との互換性の問題や、オーバーヘッド増加による通信レートの低下を招来する可能性がある。
【００８４】
そこで、本実施形態では、例えばリーダライタ１１側の受信回路において、フェリカ・フォーマットのパケット・フォーマットをそのまま使用して、パケットのシンク部を用いて適応等化を行なうようにしている（勿論、トランスポンダ３１側の受信回路でも同様に適応等化を行なうようにしてもよい）。これにより、互換性の問題やオーバーヘッドの増加を避けることができる。実際には、受信回路内に遅延バッファーを設けることで、シンク部を用いたフレーム同期と、同じシンク部を用いた適応等化の両方を実現するようにしている。
【００８５】
図５には、パケット・フォーマットをそのまま使用して適応等化を行なう受信回路の構成を模式的に示している。図示の受信回路は、プリアンブル検出部５１と、シンク検出部５２と、遅延バッファー５３と、適応等化部５４と、マンチェスター復号部５５で構成される。以下、図１５に示したパケット・フォーマットからなる受信信号を受信する場合における、各部の動作について説明する。
【００８６】
受信信号は、最初にプリアンブル検出部５１に入力される。プリアンブル検出部５１は、受信信号の中から連続波形であるプリアンブル部を検出すると、この連続波形を基にサンプリング・タイミングの抽出を行ない、タイミング同期をとる。
【００８７】
次に、受信信号は、シンク検出部５２に入力される。シンク検出部５２は、受信信号とプリアンブル検出部５１で抽出されたサンプリング・タイミングを基に、「０ｘＢ２４Ｄ」をマンチェスター符号化したパターンからなるシンク部の検出を行ない、フレーム同期をとる。シンク部の検出には、一般に、パターン・マッチングや相互相関などの方法が用いられる。いずれの検出方法も既知であるシンク部の特定パターンとの同一性を求めるものである。通常、ノイズ耐性を高めるために、シンク部のほぼ全体を使ってパターンの同一性の確認が行なわれる。シンク検出部５２は、シンク部を検出すると、シンク部の開始位置を示すタイミング信号を出力する。
【００８８】
一方で、受信信号は、遅延バッファー５３にも入力される。遅延バッファー５３は、入力される受信信号に対して、シンク部の長さ以上の遅延を与える。より正確に言うと、シンク検出部５２がシンク部の検出を確定するまで、シンク部の先頭が出力されないような遅延を与える。例えば、シンク検出部５２がシンク部の前半のみを使ってフレーム同期をとることができるのであれば、遅延バッファー５３の遅延量はシンク部の半分程度とすることができる。あるいは、シンク検出部５２がシンク部全部を使ってフレーム同期するのであれば、遅延バッファー５３の遅延量はシンク部全体分が必要となる。
【００８９】
遅延バッファー５３で遅延がかけられた受信信号は、適応等化部５４に入力される。そして、後段のマンチェスター復号部５５は、適応等化部５４からの等化出力信号をマンチェスター復号して、元の２進値の情報ビットを再現する。
【００９０】
適応等化部５４は、ＦＩＲフィルターと学習回路で構成される学習型の等化回路であり、シンク検出部５２が出力するシンク部の開始位置を示すタイミング信号を基に、受信信号と内部に持つシンク・パターンとの比較を行なう。そして、その差が小さくなるようにＦＩＲフィルターのタップ係数を調整する。
【００９１】
なお、適応等化部５４は、プリアンブル部の最後の数シンボルとシンク部を併用することで、より長い既知の信号系列を用いた学習を行なうようにしてもよい（図１４を参照のこと）。
【００９２】
図６には、適応等化部５４の内部構成例を示している。図示の適応等化部５４は、学習アルゴリズムにＮＬＭＳ（Ｎｏｒｍａｌｉｚｅｄ  Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：正規化最小２乗平均）を用いた構成である。以下、同図と式を参照しながら、適応等化処理について説明する。
【００９３】
図示のＦＩＲフィルターは、タップ数をＭとし、（Ｍ−１）個の遅延素子（Ｄ）６１−１、６１−２、…を直列接続したディレイ・ラインを備えている（但し、図６では、図面の簡素化のため、Ｍ＝４として描いている）。各遅延素子は、それぞれサンプル周期に相当する遅延時間Ｄを持つ。
【００９４】
ここで、サンプリング時間をｎとし、時刻ｎにおける受信信号をｕ（ｎ）とすると、タップ数Ｍ分だけの時系列的な入力データｕ（ｎ）、ｕ（ｎ−１）、…、ｕ（ｎ−Ｍ＋１）が得られる。
【００９５】
また、タップ数分の乗算器６２−１、６２−２、…は、フィルターの特性に応じたタップ係数ｗ1（ｎ）、ｗ2（ｎ）、…、ｗM（ｎ）をそれぞれ持ち、上記Ｍ個の入力データｕ（ｎ）、ｕ（ｎ−１）、…、ｕ（ｎ−Ｍ＋１）をそれぞれ重み付け乗算する。
【００９６】
そして、累算器６３は、対応するタップ係数でそれぞれ重み付けした時系列入力データを加算して平均化処理して、時刻ｎでの等化出力信号ｒ（ｎ）を得る。以上の等化処理は、下式（１）のように表すことができる。
【００９７】
【数１】
2010135939.tif 000004
【００９８】
続いて、タップ係数の学習について説明する。加算器６４には、等化出力信号ｒ（ｎ）とともにリファレンス信号ｄ（ｎ）が入力され、これらの差分をとって誤差信号ｅ（ｎ）を出力する。上記のリファレンス信号ｄ（ｎ）は、適応等化部５４があらかじめ持っている、「０ｘＢ２４Ｄ」をマンチェスター符号化したパターンに相当する。
【００９９】
学習回路６５は、時刻ｎにおける時系列的な入力データｕ（ｎ）、ｕ（ｎ−１）、…、ｕ（ｎ−Ｍ＋１）と、誤差信号ｅ（ｎ）を入力すると、ＮＬＭＳアルゴリズムを用いて、ＦＩＲフィルターからの等化出力信号ｒをリファレンス信号ｄに近づけるように、次時刻のＦＩＲフィルターのタップ係数ｗ1（ｎ＋１）、ｗ2（ｎ＋１）、…、ｗM（ｎ＋１）を決定して、各乗算器６２−１、６２−２、…に供給する。誤差信号ｅ（ｎ）、並びに、タップ係数の更新式は、下式（２）のように表される。
【０１００】
【数２】
2010135939.tif 000005
【０１０１】
上式（２）に示した更新式を繰り返し実行することで、ＦＩＲフィルターの各タップ係数ｗ1（ｎ）、ｗ2（ｎ）、…、ｗM（ｎ）は、誤差信号ｅ（ｎ）が小さくなるように収束する。
【０１０２】
ここで、上式（２）中のαは、ステップ・サイズであり、０＜α＜２となっている。αが１に近いと、高速に収束するが、誤差のバラツキが大きくなる。また、αが０に近いと、収束は遅くなるが、誤差のバラツキは小さくなる。
【０１０３】
学習回路６５は、シンク部の前半では、ステップ・サイズαを１に近い値とすることで、誤差のバラツキを許容しつつ高速な学習を行なう。続くシンク部後半では、ステップ・サイズαを０に近い値にして低速な学習を行なうことで、誤差のバラツキを小さくする。このようにして、学習回路６５では、全体的に高速な収束と収束誤差の小さな適応等化の学習を実現する。
【０１０４】
また、学習回路６５では、シンク部のみを既知信号系列として使う代わりに、プリアンブル部の最後の数シンボルとシンク部を併用することで、より長い既知の信号系列を用いた学習を行なうようにしてもよい（図１４を参照のこと）。
【０１０５】
そして、シンク部に続くデータ部が適応等化部５４（ＦＩＲフィルター）から出力されるタイミングでは、学習回路６５は、ＮＬＭＳアルゴリズムによるタップ係数の学習機能を停止させる。これによって、学習したタップ係数を用いた等化処理が、データ部に対して連続的に実行される。そして、等化されたデータ部は、適応等化部５４の後段のマンチェスター復号部５５に入力され、送信された情報ビットが取り出される。
【０１０６】
上記の説明では、適応等化部５４はシンク部でのみタップ係数の学習を行ない、データ部では学習機能を停止するが、シンク部の終端で学習を停止する代わりに、ステップ・サイズαをより小さな値に設定して、データ部でも学習を継続させるようにしてもよい。データ部でも学習を継続させることで、より長い信号系列を用いた学習を行なうことが可能である。
【０１０７】
図７には、図５に示した受信回路の変形例を示している。図示の受信回路では、ステップ・サイズαをより小さな値に設定して、データ部でも学習を継続させるようにしている。また、データ部で学習を行なう際のリファレンス信号として、等化したデータ部から求めた送信波形を用いるようにしている。以下、図１５に示したパケット・フォーマットからなる受信信号を受信する場合における、図７に示した受信回路の各部の動作について説明する。
【０１０８】
プリアンブル検出部７１は、入力された受信信号の中から連続波形であるプリアンブル部を検出すると、この連続波形を基にサンプリング・タイミングの抽出を行ない、タイミング同期をとる。次に、シンク検出部７２は、受信信号とプリアンブル検出部７１で抽出されたサンプリング・タイミングを基に、「０ｘＢ２４Ｄ」をマンチェスター符号化したパターンからなるシンク部の検出を行ない、フレーム同期をとる。
【０１０９】
一方で、受信信号は、遅延バッファー７３にも入力され、シンク検出部７２がシンク部の検出を確定するまで、シンク部の先頭が出力されないような遅延が与えられる。そして、遅延バッファー７３で遅延がかけられた受信信号は、適応等化部７４に入力される。
【０１１０】
適応等化部７４の内部構成は、図６と同様なので、図示を省略する。また、シンク部におけるタップ係数の学習は上述と同様なので、ここでは説明を省略する。シンク部に続くデータ部では、シンク部で学習したタップ係数を用いた等化処理が実行される。そして、等化されたデータ部は、仮判定部７６に入力される。仮判定部７６は、例えば入力される信号の符号を基に、仮判定を行なう。つまり、入力信号の符号が＋（プラス）であれば＋１を出力し、−（マイナス）であれば−１を出力する（入力信号がゼロの場合はどちらかの判定に組み入れる）。
【０１１１】
そして、仮判定部７６の仮判定出力（等化したデータ部から求めた送信波形）は、適応等化部７４に入力される。適応等化部７４では、同入力をデータ部で学習を行なう際のリファレンス信号として用いる。つまり、図６に示した適応等化部内で、仮判定出力を、等化出力信号ｒ（ｎ）に対するリファレンス信号ｄ（ｎ）として使用して、データ部における学習を継続する。そして、後段のマンチェスター復号部７５は、適応等化部７４からの等化出力信号をマンチェスター復号して、元の２進値の情報ビットを再現する。
【０１１２】
勿論、適応等化部７４は、プリアンブル部の最後の数シンボルを併用して学習を行なうようにしてもよい（同上）。
【０１１３】
図８には、シンク部に続いてデータ部でも学習を継続して行なう受信回路のさらに他の変形例を示している。
【０１１４】
プリアンブル検出部８１は、入力された受信信号の中から連続波形であるプリアンブル部を検出すると、この連続波形を基にサンプリング・タイミングの抽出を行ない、タイミング同期をとる。次に、シンク検出部８２は、受信信号とプリアンブル検出部８１で抽出されたサンプリング・タイミングを基に、「０ｘＢ２４Ｄ」をマンチェスター符号化したパターンからなるシンク部の検出を行ない、フレーム同期をとる。
【０１１５】
一方で、受信信号は、遅延バッファー８３にも入力され、シンク検出部８２がシンク部の検出を確定するまで、シンク部の先頭が出力されないような遅延が与えられる。そして、遅延バッファー８３で遅延がかけられた受信信号は、適応等化部８４に入力される。
【０１１６】
適応等化部８４の内部構成は、図６と同様なので、図示を省略する。また、シンク部におけるタップ係数の学習は上述と同様なので、ここでは説明を省略する。シンク部に続くデータ部では、シンク部で学習したタップ係数を用いた等化処理が実行される。そして、等化されたデータ部は、マンチェスター復号部８５に入力され、マンチェスター復号して、元の２進値の情報ビットが再現される。
【０１１７】
マンチェスター復号部８５から出力される情報ビットは、マンチェスター符号化部８６に入力され、マンチェスター符号化された信号系列に変換される。この再符号化された信号系列は、適応等化部８４に入力され、リファレンス信号として用いられる。つまり、図６に示した適応等化部内で、再符号化された信号系列を、等化出力信号ｒ（ｎ）に対するリファレンス信号ｄ（ｎ）として使用して、データ部における学習を継続する。
【０１１８】
勿論、適応等化部８４は、プリアンブル部の最後の数シンボルを併用して学習を行なうようにしてもよい（同上）。
【０１１９】
ここまで説明してきた適応等化部の学習アルゴリズムは、ＮＬＭＳとＦＩＲフィルターを組み合わせたものであり、ＮＬＭＳ−ＬＥ（Ｌｅｎｅａｒ  Ｅｑｕａｌｉｚｅｒ）と呼ばれる。但し、本発明の要旨は特定の学習アルゴリズムに限定されるものではなく、例えば、ＬＭＳ（Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：最小２乗平均）やＲＬＳ（Ｒｅｃｕｒｓｉｖｅ  Ｌｅａｓｔ  Ｓｑｕａｒｅ：再帰的最小２乗法）など、他のアルゴリズムを使用することができる。
【０１２０】
また、図５、図７、図８にそれぞれ示した受信回路内の適応等化部を、ＦＩＲフィルターの代わりにＤＦＥ（Ｄｅｃｉｓｉｏｎ  Ｆｅｅｄｂａｃｋ  Ｅｑｕａｌｉｚｅｒ：判定帰還型等化器）を用いて構成することもできる。
【０１２１】
図９には、ＤＦＥを用いたＮＬＭＳ−ＤＦＥとして構成される適応等化部の内部構成例を示している。
【０１２２】
ＤＦＥは、総タップ数Ｍに対し、Ｎ個の正方向（Ｆｅｅｄｆｏｒｗａｒｄ：ＦＦ）タップ数と（但し、ＮはＭ以下の正の整数）、（Ｍ−Ｎ）個の帰還（Ｆｅｅｄｂａｃｋ：ＦＢ）タップ数とし、（Ｎ−１）個の遅延素子（Ｄ）９１−１、９１−２、…、９１−（Ｎ−１）を直列接続したＦＦディレイ・ラインと、（Ｍ−Ｎ）個の遅延素子（Ｄ）９２−１、…、９２−（Ｍ−Ｎ）を直列接続したＦＢディレイ・ラインを備えている（但し、図９では、図面の簡素化のため、Ｍ＝６、Ｎ＝４として描いている）。各遅延素子は、それぞれサンプル周期に相当する遅延時間Ｄを持つ。
【０１２３】
ここで、サンプリング時間をｎ、時刻ｎにおける受信信号をｕ（ｎ）とすると、ＦＦタップ数Ｎだけの時系列的なＦＦ入力データｕ（ｎ）、ｕ（ｎ−１）、…、ｕ（ｎ−Ｎ＋１）が得られる。また、適応等化部があらかじめ持っているリファレンス信号をｄ（ｎ）とすると、ＦＢタップ数（Ｍ−Ｎ）だけの時系列的なリファレンス・データｄ（ｎ−１）、…、ｄ（ｎ−（Ｍ−Ｎ））が得られる。リファレンス信号ｄ（ｎ）は、「０ｘＢ２４Ｄ」をマンチェスター符号化したパターンに相当する。
【０１２４】
ＦＦタップ数Ｎの乗算器９３−１、９３−２、…、９３−ＮはＦＦタップ係数ｗ1（ｎ）、ｗ2（ｎ）、…、ｗN（ｎ）をそれぞれ持ち、上記Ｎ個の入力データｕ（ｎ）、ｕ（ｎ−１）、…、ｕ（ｎ−Ｎ＋１）をそれぞれ重み付け乗算する。また、ＦＢタップ数（Ｍ−Ｎ）の乗算器９４−１、…、９４−（Ｍ−Ｎ）はＦＢタップ係数ｗN+1（ｎ）、…、ｗM（ｎ）をそれぞれ持ち、上記（Ｍ−Ｎ）個の時系列リファレンス・データｄ（ｎ−１）、…、ｄ（ｎ−（Ｍ−Ｎ））をそれぞれ重み付け乗算する。
【０１２５】
そして、累算器９５は、対応するＦＦタップ係数でそれぞれ重み付けした時系列入力データ、及び、対応するＦＢタップ係数でそれぞれ重み付けした時系列リファレンス・データを加算して平均化処理して、時刻ｎでの等化出力信号ｒ（ｎ）を得る。以上の等化処理は、下式（３）のように表すことができる。
【０１２６】
【数３】
2010135939.tif 000006
【０１２７】
加算器９６には、等化出力信号ｒ（ｎ）とともにリファレンス信号ｄ（ｎ）が入力され、これらの差分をとって誤差信号ｅ（ｎ）を出力する。リファレンス信号ｄ（ｎ）は、適応等化部があらかじめ持っている、「０ｘＢ２４Ｄ」をマンチェスター符号化したパターンに相当する。
【０１２８】
学習回路９７は、時刻ｎにおける時系列的な入力データｕ（ｎ）、ｕ（ｎ−１）、…、ｕ（ｎ−Ｎ＋１）と、時系列的なリファレンス・データｄ（ｎ−１）、…、ｄ（ｎ−（Ｍ−Ｎ））と、誤差信号ｅ（ｎ）を入力すると、ＮＬＭＳアルゴリズム（若しくは、ＬＭＳ、ＲＬＳ）を用いて、ＤＦＥからの等化出力信号ｒをリファレンス信号ｄに近づけるように、次時刻のタップ係数ｗ1（ｎ＋１）、ｗ2（ｎ＋１）、…、ｗM（ｎ＋１）を決定して、乗算器９３−１、９３−２、…、９３−Ｎ、並びに、乗算器９４−１、…、９４−（Ｍ−Ｎ）に供給する。誤差信号ｅ（ｎ）、並びに、タップ係数の更新式は、下式（４）のように表される。
【０１２９】
【数４】
2010135939.tif 000007
【０１３０】
上式（４）に示した更新式を繰り返し実行することで、ＤＦＥのＦＦ及びＦＢの各タップ係数ｗ1（ｎ）、ｗ2（ｎ）、…、ｗM（ｎ）は、誤差信号ｅ（ｎ）が小さくなるように収束する。
【０１３１】
上式（４）中のαは、ステップ・サイズであり、０＜α＜２となっている。αが１に近いと、高速に収束するが、誤差のバラツキが大きくなる。また、αが０に近いと、収束は遅くなるが、誤差のバラツキは小さくなる。学習回路９７は、シンク部の前半では、ステップ・サイズαを１に近い値とすることで、誤差のバラツキを許容しつつ高速な学習を行なう。続くシンク部後半では、ステップ・サイズαを０に近い値にして低速な学習を行なうことで、誤差のバラツキを小さくする。このようにして、学習回路９７では、全体的に高速な収束と収束誤差の小さな適応等化の学習を実現する（同上）。
【０１３２】
また、学習回路９７では、シンク部のみを既知信号系列として使う代わりに、プリアンブル部の最後の数シンボルとシンク部を併用することで（図１４を参照のこと）、より長い既知の信号系列を用いた学習を行なうようにしてもよい（同上）。
【０１３３】
そして、シンク部に続くデータ部がＤＦＥから出力されるタイミングでは、学習回路９７は、ＮＬＭＳアルゴリズムによるタップ係数の学習機能を停止させる。これによって、学習したタップ係数を用いた等化処理が、データ部に対して連続的に実行される。あるいは、シンク部の終端で学習を停止する代わりに、ステップ・サイズαをより小さな値に設定して、データ部でも学習を継続させるようにしてもよい。この場合、等化したデータ部から求めた送信波形をリファレンス信号として用いる（図７、図８を参照のこと）。データ部でも学習を継続させることで、より長い信号系列を用いた学習を行なうことが可能となる（同上）。
【０１３４】
ところで、ＮＦＣ通信のようにアンテナの負荷変調によりデータ送信を行なう通信システムの場合、アンテナを負荷変調する際に、電気的負荷の変更方向（すなわち、アンテナの負荷抵抗をオフからオンにする方向と、オンからオフにする方向）によって過渡応答特性に相違が発生することもある（前述並びに図１７を参照のこと）。このため、通常のＦＩＲフィルターを用いた適応等化を行なっても、受信特性の十分な改善が得られないと考えられる。かかる問題の解決するために、電気的負荷の変更方向に応じて２種類のタップ係数を使い分けるＦＩＲフィルターを用いて適応等化する方法が挙げられる。
【０１３５】
図１０には、電気的負荷の変更方向に応じて２種類のタップ係数を使い分けるＦＩＲフィルターを用いた適応等化部の内部構成例を示している。
【０１３６】
図示のＦＩＲフィルターは、タップ数をＭとし、（Ｍ−１）個の遅延素子（Ｄ）１０１−１、１０１−２、…を直列接続したディレイ・ラインを備えている（但し、図１０では、図面の簡素化のため、Ｍ＝４として描いている）。各遅延素子は、それぞれサンプル周期に相当する遅延時間Ｄを持つ。ここで、サンプリング時間をｎ、時刻ｎにおける受信信号をｕ（ｎ）とすると、タップ数分だけの時系列的な入力データｕ（ｎ）、ｕ（ｎ−１）、…、ｕ（ｎ−Ｍ＋１）が得られる。
【０１３７】
第１の乗算器群を構成する乗算器１０２−１、１０２−２、…は、アンテナの負荷抵抗をオフからオンにする方向におけるフィルターの特性（過渡応答特性）に応じたタップ係数ｗ+1（ｎ）、ｗ+2（ｎ）、…、ｗ+M（ｎ）をそれぞれ持つ。一方、第２の乗算器群を構成する乗算器１０３−１、１０３−２、…は、アンテナの負荷抵抗をオンからオフにする方向におけるフィルターの特性（過渡応答特性）に応じたタップ係数ｗ-1（ｎ）、ｗ-2（ｎ）、…、ｗ-M（ｎ）をそれぞれ持つ。そして、第１の乗算器群の各乗算器１０２−１、１０２−２、…、並びに、第２の乗算器群の各乗算器１０３−１、１０３−２、…は、上記Ｍ個の入力データｕ（ｎ）、ｕ（ｎ−１）、…、ｕ（ｎ−Ｍ＋１）を、それぞれが持つタップ係数を重み付け乗算する。
【０１３８】
各選択器１０４−ｉは、電気的負荷の変更方向、言い換えれば、入力データｕ（ｎ−ｉ＋１）の正負符号に応じて、ｗ+i（ｎ）又はｗ-i（ｎ）のうちいずれか一方との乗算結果を選択的に出力する。
【０１３９】
そして、累算器１０５は、対応するタップ係数でそれぞれ重み付けした時系列入力データを加算して平均化処理して、時刻ｎでの等化出力信号ｒ（ｎ）を得る。以上の等化処理は、下式（５）のように表すことができる。
【０１４０】
【数５】
2010135939.tif 000008
【０１４１】
加算器１０６には、等化出力信号ｒ（ｎ）とともにリファレンス信号ｄ（ｎ）が入力され、これらの差分をとって誤差信号ｅ（ｎ）を出力する。リファレンス信号ｄ（ｎ）は、適応等化部があらかじめ持っている、「０ｘＢ２４Ｄ」をマンチェスター符号化したパターンに相当する。
【０１４２】
学習回路１０７は、時刻ｎにおける時系列的な入力データｕ（ｎ）、ｕ（ｎ−１）、…、ｕ（ｎ−Ｍ＋１）と、誤差信号ｅ（ｎ）を入力すると、ＮＬＭＳアルゴリズム（若しくは、ＬＭＳ、ＲＬＳ）を用いて、ＦＩＲフィルターからの等化出力信号ｒをリファレンス信号ｄに近づけるように、次時刻の第１の乗算器群のタップ係数ｗ+1（ｎ＋１）、ｗ+2（ｎ＋１）、…、ｗ+M（ｎ＋１）、並びに、第２の乗算器群のタップ係数ｗ-1（ｎ＋１）、ｗ-2（ｎ＋１）、…、ｗ-M（ｎ＋１）を決定して、乗算器１０２−１、１０２−２、…、並びに、乗算器１０３−１、１０３−２、…、に供給する。誤差信号ｅ（ｎ）、並びに、タップ係数の更新式は、下式（６）のように表される。但し、タップ係数の更新は選択器１０４で選択されたタップ係数についてのみ行なわれ、選択されなかったタップ係数は更新も行なわれない。
【０１４３】
【数６】
2010135939.tif 000009
【０１４４】
上式（６）に示した更新式を繰り返し実行することで、ＦＩＲフィルターの各タップ係数ｗ+1（ｎ）、ｗ+2（ｎ）、…、ｗ+M（ｎ）、並びに、ｗ-1（ｎ）、ｗ-2（ｎ）、…、ｗ-M（ｎ）は、誤差信号ｅ（ｎ）が小さくなるように収束する。
【０１４５】
上式（６）中のαは、ステップ・サイズであり、０＜α＜２となっている。αが１に近いと、高速に収束するが、誤差のバラツキが大きくなる。また、αが０に近いと、収束は遅くなるが、誤差のバラツキは小さくなる。学習回路１０７は、シンク部の前半では、ステップ・サイズαを１に近い値とすることで、誤差のバラツキを許容しつつ高速な学習を行なう。続くシンク部後半では、ステップ・サイズαを０に近い値にして低速な学習を行なうことで、誤差のバラツキを小さくする。このようにして、学習回路１０７では、全体的に高速な収束と収束誤差の小さな適応等化の学習を実現する（同上）。
【０１４６】
また、学習回路１０７では、シンク部のみを既知信号系列として使う代わりに、プリアンブル部の最後の数シンボルとシンク部を併用することで（図１４を参照のこと）、より長い既知の信号系列を用いた学習を行なうようにしてもよい（同上）。さらに、図７、図８に示したように、等化したデータ部から求めた送信波形をリファレンス信号として用いることにより、データ部でも学習を継続させることで、より長い信号系列を用いた学習を行なうことが可能である。
【０１４７】
図１１には、図１０に示したような、電気的負荷の変更方向に応じて２種類のタップ係数を使い分けるＦＩＲフィルターを用いた適応等化部でＢＰＳＫ（Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｋｔ  Ｋｅｙｉｎｇ：２位相偏移変調）変調信号を等化した後の信号点分布を示している。比較として図１２に、（電気的負荷の変更方向にかかわらず）１種類のタップ係数のみからなる（通常の）ＦＩＲフィルターを用いた適応等化部でＢＰＳＫ変調信号を等化した後の信号点分布を示す。図１１と図１２を比較すると、ＦＩＲフィルターが電気的負荷の変更方向に応じて２種類のタップ係数を使い分けることによって、信号点の等化が良好に行なわれていることが分かる。このような結果は、フェリカ・フォーマットのシンク部のみを用いて適応等化する場合にかかわらず、さまざまなトレーニング信号を用いても当てはまることを理解されたい。
【０１４８】
また、電気的負荷の変更方向に応じて２種類のタップ係数を使い分けるという手法は、ＮＬＭＳとＦＩＲフィルターを組み合わせたＮＬＭＳ−ＬＥ構成の適応等化部（図１０を参照のこと）に限定されるものではなく、ＬＭＳやＲＬＳなど他のアルゴリズムを用いてタップ係数を学習する場合にも、同様に適用することができる。また、ＦＩＲフィルターの代わりにＤＦＥを用いて構成される適応等化部についても、同様に電気的負荷の変更方向に応じて２種類のタップ係数を使い分けることで、等化特性を向上させることができる。
【０１４９】
図１３には、電気的負荷の変更方向に応じて２種類のタップ係数を使い分けるＤＦＥを用いた適応等化部の内部構成例を示している。
【０１５０】
図示の等化器は、総タップ数Ｍに対し、Ｎ個のＦＦタップ数と（Ｍ−Ｎ）個のＦＢタップ数とし（但し、ＮはＭ以下の正の整数）、（Ｎ−１）個の遅延素子（Ｄ）１３１−１、１３１−２、…、１３１−（Ｎ−１）を直列接続したＦＦディレイ・ラインと、（Ｍ−Ｎ）個の遅延素子（Ｄ）１３２−１、１３２−２、…、１３２−（Ｍ−Ｎ）を直列接続した    ＦＢディレイ・ラインを備えている（但し、図１３では、図面の簡素化のため、Ｍ＝６、Ｎ＝４として描いている）。各遅延素子は、それぞれサンプル周期に相当する遅延時間Ｄを持つ。
【０１５１】
ここで、サンプリング時間をｎ、時刻ｎにおける受信信号をｕ（ｎ）とすると、ＦＦタップ数Ｎだけの時系列的なＦＦ入力データｕ（ｎ）、ｕ（ｎ−１）、…、ｕ（ｎ−Ｎ＋１）が得られる。また、適応等化部があらかじめ持っているリファレンス信号をｄ（ｎ）とすると、ＦＢタップ数（Ｍ−Ｎ）だけの時系列的なリファレンス・データｄ（ｎ−１）、…、ｄ（ｎ−（Ｍ−Ｎ））が得られる。リファレンス信号ｄ（ｎ）は、「０ｘＢ２４Ｄ」をマンチェスター符号化したパターンに相当する。
【０１５２】
ＦＦタップ数Ｎの乗算器１３３−１、１３３−２、…、１３３−Ｎ、並びに、ＦＢタップ数（Ｍ−Ｎ）の乗算器１３４−１、…、１３４−（Ｍ−Ｎ）は、第１の乗算器群を構成し、アンテナの負荷抵抗をオフからオンにする方向における過渡応答特性に応じたタップ係数ｗ+1（ｎ）、ｗ+2（ｎ）、…、ｗ+M（ｎ）をそれぞれ持ち、時系列的な入力データｕ（ｎ）、ｕ（ｎ−１）、…、ｕ（ｎ−Ｎ＋１）と、時系列的なリファレンス・データｄ（ｎ−１）、…、ｄ（ｎ−（Ｍ−Ｎ））を重み付け乗算する。一方、ＦＦタップ数Ｎの乗算器１３５−１、１３５−２、…、１３５−Ｎ、並びに、ＦＢタップ数（Ｍ−Ｎ）の乗算器１３６−１、…、１３６−（Ｍ−Ｎ）は、第２の乗算器群を構成し、アンテナの負荷抵抗をオンからオフにする方向における過渡応答特性に応じたタップ係数ｗ-1（ｎ）、ｗ-2（ｎ）、…、ｗ-M（ｎ）をそれぞれ持ち、時系列的な入力データｕ（ｎ）、ｕ（ｎ−１）、…、ｕ（ｎ−Ｎ＋１）と、時系列的なリファレンス・データｄ（ｎ−１）、…、ｄ（ｎ−（Ｍ−Ｎ））を重み付け乗算する。
【０１５３】
各選択器１３７−ｉは、電気的負荷の変更方向、言い換えれば、ｉ≦Ｎのときは入力データｕ（ｎ−ｉ＋１）の正負符号に応じて、ｉ＞Ｎのときはｄ（ｎ−ｉ＋Ｎ）の正負符号に応じて、ｗ+i（ｎ）又はｗ-i（ｎ）のうちいずれか一方との乗算結果を選択的に出力する。
【０１５４】
そして、累算器１３８は、対応するタップ係数でそれぞれ重み付けした時系列入力データを加算して平均化処理して、時刻ｎでの等化出力信号ｒ（ｎ）を得る。以上の等化処理は、下式（７）のように表すことができる。
【０１５５】
【数７】
2010135939.tif 000010
【０１５６】
加算器１３９には、等化出力信号ｒ（ｎ）とともにリファレンス信号ｄ（ｎ）が入力され、これらの差分をとって誤差信号ｅ（ｎ）を出力する。リファレンス信号ｄ（ｎ）は、適応等化部があらかじめ持っている、「０ｘＢ２４Ｄ」をマンチェスター符号化したパターンに相当する。
【０１５７】
学習回路１４０は、時刻ｎにおける時系列的な入力データｕ（ｎ）、ｕ（ｎ−１）、…、ｕ（ｎ−Ｎ＋１）と、時系列的なリファレンス・データｄ（ｎ−１）、…、ｄ（ｎ−（Ｍ−Ｎ））と、誤差信号ｅ（ｎ）を入力すると、ＮＬＭＳアルゴリズムを用いて、ＦＩＲフィルターからの等化出力信号ｒをリファレンス信号ｄに近づけるように、次時刻の第１の乗算器群のタップ係数ｗ+1（ｎ＋１）、ｗ+2（ｎ＋１）、…、ｗ+M（ｎ＋１）、並びに、第２の乗算器群のタップ係数ｗ-1（ｎ＋１）、ｗ-2（ｎ＋１）、…、ｗ-M（ｎ＋１）を決定して、各乗算器群の乗算器にそれぞれ供給する。誤差信号ｅ（ｎ）、並びに、タップ係数の更新式は、下式（８）のように表される。但し、タップ係数の更新は選択器１３７で選択されたタップ係数についてのみ行なわれ、選択されなかったタップ係数は更新も行なわれない。
【０１５８】
【数８】
2010135939.tif 000011
【０１５９】
上式（８）に示した更新式を繰り返し実行することで、各タップ係数ｗ+1（ｎ）、ｗ+2（ｎ）、…、ｗ+M（ｎ）、並びに、ｗ-1（ｎ）、ｗ-2（ｎ）、…、ｗ-M（ｎ）は、誤差信号ｅ（ｎ）が小さくなるように収束する。
【０１６０】
上式（８）中のαは、ステップ・サイズであり、０＜α＜２となっている。αが１に近いと、高速に収束するが、誤差のバラツキが大きくなる。また、αが０に近いと、収束は遅くなるが、誤差のバラツキは小さくなる。学習回路１４０は、シンク部の前半では、ステップ・サイズαを１に近い値とすることで、誤差のバラツキを許容しつつ高速な学習を行なう。続くシンク部後半では、ステップ・サイズαを０に近い値にして低速な学習を行なうことで、誤差のバラツキを小さくする。このようにして、学習回路１４０では、全体的に高速な収束と収束誤差の小さな適応等化の学習を実現する（同上）。
【０１６１】
また、学習回路１４０では、シンク部のみを既知信号系列として使う代わりに、プリアンブル部の最後の数シンボルとシンク部を併用することで（図１４を参照のこと）、より長い既知の信号系列を用いた学習を行なうようにしてもよい（同上）。さらに、図７、図８に示したように、等化したデータ部から求めた送信波形をリファレンス信号として用いることにより、データ部でも学習を継続させることで、より長い信号系列を用いた学習を行なうことが可能である。
【産業上の利用可能性】
【０１６２】
以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。
【０１６３】
本明細書では、ＮＦＣ  ＩＰ−１規格に従う非接触通信システムに本発明を適用した実施形態を中心に説明してきたが、本発明の要旨はこれに限定されるものではない。電気的負荷の変更方向の切り替えによる変調を利用して通信を行なう、さまざまな規格に準拠した通信システムに、同様に本発明を適用することができる。
【０１６４】
要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲を参酌すべきである。
【図面の簡単な説明】
【０１６５】
【図１】図１は、本発明の一実施形態に係る通信システムの構成例を示した図である。
【図２】図２は、図１に示した通信システムにおいて、リーダライタ１１側のアンテナ共振回路部１２とトランスポンダ３１側のアンテナ共振部３２の構成をより詳細に示した図である。
【図３】図３は、図１に示した通信システムにおいてデータ送受信処理を実施する際の、リーダライタ１１が実行する処理手順を示したフローチャートである。
【図４】図４は、図１に示した通信システムにおいてデータ送受信処理を実施する際の、トランスポンダ３１が実行する処理手順を示したフローチャートである。
【図５】図５は、パケット・フォーマットをそのまま使用して適応等化を行なう受信回路の構成を示した図である。
【図６】図６は、ＦＩＲフィルターを用いて構成される適応等化部の内部構成例を示した図である。
【図７】図７は、シンク部に続いてデータ部でも学習を継続して行なう適応等化部５４のさらに他の変形例を示し受信回路の変形例を示した図である。
【図８】図８は、シンク部に続いてデータ部でも学習を継続して行なう受信回路のさらに他の変形例を示した図である。
【図９】図９は、ＤＦＥを用いたＮＬＭＳ−ＤＦＥとして構成される適応等化部の内部構成例を示した図である。
【図１０】図１０は、電気的負荷の変更方向に応じて２種類のタップ係数を使い分けるＦＩＲフィルターを用いた適応等化部の内部構成例を示した図である。
【図１１】図１１は、電気的負荷の変更方向に応じて２種類のタップ係数を使い分けるＦＩＲフィルターを用いた適応等化部でＢＰＳＫ変調信号を等化した後の信号点分布を示した図である。
【図１２】図１２は、１種類のタップ係数のみからなる（通常の）ＦＩＲフィルターを用いた適応等化部でＢＰＳＫ変調信号を等化した後の信号点分布を示した図である。
【図１３】図１３は、電気的負荷の変更方向に応じて２種類のタップ係数を使い分けるＤＦＥを用いた適応等化部の内部構成例を示した図である。
【図１４】図１４は、プリアンブル部の最後の数シンボルとシンク部を併用することで、より長い既知の信号系列を用いた学習を行なう方法を説明するための図である。
【図１５】図１５は、フェリカ・フォーマットのパケット構造を示した図である。
【図１６】図１６は、ＦＩＲフィルターの構成を模式的に示した図である。
【図１７】図１７は、通信相手が発生するキャリア信号に対し負荷変調をかけたときに、通信相手側で得られる復調信号（プリアンブル部）の振幅変動を示した図である。
【符号の説明】
【０１６６】
１１…リーダライタ
１２…アンテナ共振回路部
１３…制御部
１４…マイクロコンピューター
１５…符号化／復号化回路
１６…キャリア生成回路
１７…ＡＳＫ変調回路
１８…復調回路
２１…情報処理装置
３１…トランスポンダ
３２…アンテナ共振回路部
３３…負荷切り替え変調回路部
３４…制御部
３５…マイクロコンピューター
３６…ＩＣ用電源生成回路
３７…クロック抽出回路
３８…ＡＳＫ復調回路
３９…符号化／復号化回路
４０…ロジック回路
４１…ＥＥＰＲＯＭ
５１…プリアンブル検出部
５２…シンク検出部
５３…遅延バッファー
５４…適応等化部
５５…マンチェスター復号部
６１…遅延素子
６２…乗算器
６３…累算器
６４…加算器
６５…学習回路
７１…プリアンブル検出部
７２…シンク検出部
７３…遅延バッファー
７４…適応等化部
７５…マンチェスター復号部
７６…仮判定部
８１…プリアンブル検出部
８２…シンク検出部
８３…遅延バッファー
８４…適応等化部
８５…マンチェスター復号部
８６…マンチェスター再符号化部
９１…遅延素子（ＦＦディレイ・ライン）
９２…遅延素子（ＦＢディレイ・ライン）
９３…乗算器（ＦＦタップ係数乗算用）
９４…乗算器（ＦＢタップ係数乗算用）
９５…累算器
９６…加算器
９７…学習回路
１０１…遅延素子
１０２…乗算器（第１の乗算器群）
１０３…乗算器（第２の乗算器群）
１０４…選択器
１０５…累算器
１０６…加算器
１０７…学習回路
１３１…遅延素子（ＦＦディレイ・ライン）
１３２…遅延素子（ＦＢディレイ・ライン）
１３３…乗算器（ＦＦタップ係数乗算用の第１の乗算器群）
１３４…乗算器（ＦＢタップ係数乗算用の第１の乗算器群）
１３５…乗算器（ＦＦタップ係数乗算用の第２の乗算器群）
１３６…乗算器（ＦＢタップ係数乗算用の第２の乗算器群）
１３７…選択器
１３８…累算器
１３９…加算器
１４０…学習回路
【図１】
2010135939.tif 000012
【図２】
2010135939.tif 000013
【図３】
2010135939.tif 000014
【図４】
2010135939.tif 000015
【図５】
2010135939.tif 000016
【図６】
2010135939.tif 000017
【図７】
2010135939.tif 000018
【図８】
2010135939.tif 000019
【図９】
2010135939.tif 000020
【図１０】
2010135939.tif 000021
【図１１】
2010135939.tif 000022
【図１２】
2010135939.tif 000023
【図１３】
2010135939.tif 000024
【図１４】
2010135939.tif 000025
【図１５】
2010135939.tif 000026
【図１６】
2010135939.tif 000027
【図１７】
2010135939.tif 000028