【手続補正書】
【提出日】平成17年6月24日(2005.6.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１絶縁層と、
前記第１絶縁層の表面内の第１領域上に形成された半導体層と、
前記第１領域に隣接する前記第１絶縁層の前記表面内の第２領域上に形成された第２絶縁層と、
前記半導体層の周縁部上に形成されており、その端部が隣接する前記第２絶縁層と一体的に結合された第３絶縁層と、
前記第１領域に対向し、且つ、前記周縁部で囲まれた前記半導体層の主面内の第３領域上に全面的に形成され、且つ、その長手方向と交差する端部が前記第３絶縁層と一体的に結合されている第４絶縁層と、
前記第４絶縁層の表面上及び前記第３絶縁層の内で前記第４絶縁層と一体化している部分上に形成された制御電極層と、
前記半導体層の前記主面内の前記第３領域に隣接した第４領域より前記半導体層内部に向けて形成された、所定の導電型の第１不純物を有する第１半導体領域と、
前記半導体層の前記主面内であって、前記第４領域と共に前記第３領域を挟み込むように前記第３領域に隣接した第５領域より前記半導体層内部に向けて形成された前記所定の導電型の第２不純物を有する第２半導体層とを備え、
前記半導体層の前記周縁部の膜厚は、前記半導体層の端部に向かうに従って小さくなっており、
前記第３絶縁層の膜厚は、前記半導体層の前記端部に向かうに従って大きくなっていることを特徴とする、
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記半導体層の前記端部上及び当該端部近傍の前記第１絶縁層の前記表面の前記第２領域上に形成されており、前記半導体層の前記端部と結合された第１側面に対向した第２側面は、前記第２絶縁層の前記半導体層側の側面と一体的に結合され、前記第１絶縁層の前記表面と界面を成す底面に対向した上面上には前記第３絶縁層が前記半導体層の前記端部より延長形成されて、前記第３絶縁層の前記端部が前記第２絶縁層の前記側面と一体的に結合された第５絶縁層を更に備えることを特徴とする、
半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
前記第２絶縁層は、第６絶縁層及び第７絶縁層を備え、
前記第６絶縁層は、少なくとも前記半導体層の前記端部上及び前記第３絶縁層の前記端部上に形成され、前記第３絶縁層とは一体的に結合しており、
前記第７絶縁層は、前記第６絶縁層と接して形成され、且つ、一体的に結合していることを特徴とする、
半導体装置。
【請求項４】
半導体基板と、
前記半導体基板の表面上に形成された第１絶縁層と、
前記第１絶縁層の表面上に形成され、側面及び上面を有する半導体層と、
前記半導体層の前記上面内に互いに所定の距離を隔てて形成されたソース／ドレイン領域と、
前記半導体層の前記上面の内で前記ソース／ドレイン領域に挟まれた領域上に、ゲート絶縁膜を介して、形成されたゲート電極と、
トレンチ構造を有し、前記第１絶縁層の表面上に形成されて前記半導体層の前記側面を取り囲む第２絶縁層とを備え、
前記第２絶縁層は、前記半導体層の前記上面上に、前記半導体層の前記側面の内側に向けて延在する周縁部を有しており、
前記半導体層の厚みは前記側面近くで減少しており、
前記第２絶縁層の前記周縁部の厚みは前記半導体層の前記側面の近傍及び前記半導体層の前記側面との交差部分で増加しており、
前記第２絶縁層の前記周縁部と前記半導体層間の界面は、前記ソース／ドレイン領域の最も深い底部よりも浅く形成されていることを特徴とする、
半導体装置。
【請求項５】
第１絶縁層と、前記第１絶縁層の表面上に形成された半導体層とを備える下地層を準備する第１工程と、
前記第１絶縁層の前記表面内の第１領域上方に位置する前記半導体層の第１部分の表面上に第２絶縁層を形成し、前記第２絶縁層の表面上に全面的にストッパ膜を形成する第２工程と、
前記第１領域に隣接し、且つ、前記第１領域を取り囲む前記第１絶縁層の前記表面内の第２領域上方に位置する前記半導体層の第２部分の表面上及び当該第２部分の前記表面から前記半導体層内部に向けて、前記第２絶縁層と結合された第３絶縁層を形成する第３工程と、
前記第２領域内であって、前記第１領域に隣接し、且つ、前記第１領域を取り囲む前記第１絶縁層の前記表面内の第３領域上方に位置する前記第３絶縁層の第１部分上に、前記ストッパ膜の側面に接するサイドウォールを形成すると共に、前記第３絶縁層の第２部分を除去する第４工程と、
前記第３領域を除く前記第２領域上方に位置する前記半導体層の前記第２部分を除去する第５工程と、
前記第１絶縁層の前記第２領域上、前記半導体層の側面上、前記第３絶縁層の側面上及び前記サイドウォールの側面上に第４絶縁層を形成する第６工程と、
前記ストッパ膜のみを除去する第７工程と、
露出している前記第２絶縁層と、前記サイドウォールと、前記第４絶縁層の一部であって、その表面から前記サイドウォールに接する前記第３絶縁層の表面の高さまでに至る部分とを、除去する第８工程とを備えることを特徴とする、
半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法であって、
前記サイドウォールは第１サイドウォール及び第２サイドウォールより成り、
前記第４工程は、
前記第３絶縁層の前記第１部分上及び前記ストッパ膜の側面上に前記第１サイドウォールを形成する工程と、
前記第１サイドウォールの表面上に前記第２サイドウォールを形成し、これにより前記サイドウォールを形成する工程とを備えることを特徴とする、
半導体装置の製造方法。
【請求項７】
請求項５に記載の半導体装置の製造方法であって、
前記第８工程は、
前記サイドウォールの露出している側面上及び前記サイドウォールの前記側面近傍の前記第２絶縁層の露出している前記表面上に第３サイドウォールを形成する工程と、
前記第２絶縁層と、前記サイドウォールと、前記第３サイドウォールと、前記第４絶縁層の一部であって、その表面から前記サイドウォールに接する前記第３絶縁層の表面の高さまでに至る部分とを、除去する工程とを備えることを特徴とする、
半導体装置の製造方法。
【請求項８】
請求項４に記載の半導体装置であって、
前記半導体層の前記側面と前記第２絶縁層との界面に形成された第３絶縁層を更に備えることを特徴とする、
半導体装置。
【請求項９】
請求項４に記載の半導体装置であって、
前記第２絶縁層は第１膜と第２膜とを有しており、
前記第１膜は、少なくとも前記半導体層の前記側面を被覆していると共に、前記第２絶縁層の前記周縁部分を有しており、
前記第２膜は、前記第１絶縁層及び前記半導体層の前記側面によって形成されるトレンチを埋め込んでいることを特徴とする、
半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
（４）請求項４の発明に係る半導体装置は、半導体基板と、前記半導体基板の表面上に形成された第１絶縁層と、前記第１絶縁層の表面上に形成され、側面及び上面を有する半導体層と、前記半導体層の前記上面内に互いに所定の距離を隔てて形成されたソース／ドレイン領域と、前記半導体層の前記上面の内で前記ソース／ドレイン領域に挟まれた領域上に、ゲート絶縁膜を介して、形成されたゲート電極と、トレンチ構造を有し、前記第１絶縁層の表面上に形成されて前記半導体層の前記側面を取り囲む第２絶縁層とを備え、前記第２絶縁層は、前記半導体層の前記上面上に、前記半導体層の前記側面の内側に向けて延在する周縁部を有しており、前記半導体層の厚みは前記側面近くで減少しており、前記第２絶縁層の前記周縁部の厚みは前記半導体層の前記側面の近傍及び前記半導体層の前記側面との交差部分で増加しており、前記第２絶縁層の前記周縁部と前記半導体層間の界面は、前記ソース／ドレイン領域の最も深い底部よりも浅く形成されていることを特徴とする。