(57)【要約】      （修正有）【課題】消費電流の少ないボルテージレギュレータを提供する。【解決手段】出力トランジスタ１５の出力電流をセンスする第一センストランジスタ１４を有し、第一センストランジスタ１４が出力トランジスタ１５の過電流を検出すると、ボルテージレギュレータの出力電圧Ｖｏｕｔが低くなるよう出力トランジスタ１５を制御する過電流保護回路９１と、出力トランジスタ１５のドレイン電圧と第一センストランジスタ１４のドレイン電圧が等しくなるよう動作する電圧制御回路９２と、を備え、電圧制御回路９２は、電圧制御回路９２が起動するための起動電流を流す電流回路２２、２３を有し、電流回路２２，２３が流す起動電流を出力トランジスタ１５の出力電流に応じて制限する。【選択図】図１
2010191619.tif 000002
【特許請求の範囲】
【請求項１】
ボルテージレギュレータの出力電圧に基づいた電圧と基準電圧とを比較し、その差を増幅した電圧を出力するエラーアンプと、
前記エラーアンプの出力する電圧及び電源電圧に基づき、前記ボルテージレギュレータの出力電圧を出力する出力トランジスタと、
前記出力トランジスタの出力電流をセンスする第一センストランジスタを有し、前記第一センストランジスタが前記出力トランジスタの過電流を検出すると、前記ボルテージレギュレータの出力電圧が低くなるよう前記出力トランジスタを制御する過電流保護回路と、
前記出力トランジスタのドレイン電圧と前記第一センストランジスタのドレイン電圧が等しくなるよう動作する電圧制御回路と、を備え、
前記電圧制御回路は、前記電圧制御回路が起動するための起動電流を流す電流回路を有し、前記電流回路が流す起動電流は前記出力トランジスタの出力電流に応じて制限される、
ことを特徴とするボルテージレギュレータ。
【請求項２】
前記電流回路は、
一定の電流を出力する電流源と、
前記電流源の電流を入力し前記起動電流を出力するカレントミラー回路と、
前記出力トランジスタの出力電流をセンスする第二センストランジスタと、を備え、
前記第二センストランジスタによって前記起動電流が前記出力トランジスタの出力電流に応じて制限される、
ことを特徴とする請求項１記載のボルテージレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ボルテージレギュレータに関する。
【背景技術】
【０００２】
従来のボルテージレギュレータについて説明する。図２は、従来のボルテージレギュレータを示す図である。
【０００３】
出力電圧Ｖｏｕｔが所定電圧よりも高い場合、つまり、分圧回路８６の分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高いと、エラーアンプ８８の制御電圧Ｖｃが高くなり、ＰＭＯＳトランジスタ５４のゲート電圧が高くなるので、ＰＭＯＳトランジスタ５４の駆動能力が減少し、出力電圧Ｖｏｕｔは低くなるよう動作する。また、出力電圧Ｖｏｕｔが所定電圧よりも低い場合、上記と逆の動作により、出力電圧Ｖｏｕｔは高くなるよう動作する。従って、出力電圧Ｖｏｕｔが一定になる。
【０００４】
また、ＰＭＯＳトランジスタ５４が過電流供給状態になると、ＰＭＯＳトランジスタ５２に流れる電流も比例して増大し、抵抗８２の両端に生じる電圧差が大きくなると、ＮＭＯＳトランジスタ６１が導通状態となる。ＮＭＯＳトランジスタ６１を流れる電流が増大し、抵抗８１の両端に生じる電圧差が大きくなるとＰＭＯＳトランジスタ５１が導通し、制御電圧Ｖｃが高くなる。すると、ＰＭＯＳトランジスタ５４の駆動能力が減少し、出力電圧Ｖｏｕｔが低くなる。このようにして素子が過電流により破壊されることを防止している。
【０００５】
また、電流源７１、７２の起動電流により、過電流保護回路の起動が確実になる。ＰＭＯＳトランジスタ５２、５３はカレントミラー接続する。説明の簡略化のためこれらのサイズが等しいとした場合、これらのゲート・ソース電圧は等しいので、これらに流れる電流は等しい。ここで、ＰＭＯＳトランジスタ５２に流れる電流はＰＭＯＳトランジスタ５５に流れる電流と等しい。また、ＰＭＯＳトランジスタ５３に流れる電流は、ＰＭＯＳトランジスタ５６に流れる電流と等しく、ＮＭＯＳトランジスタ６２、６３のカレントミラー接続によってＰＭＯＳトランジスタ５７に流れる電流とも等しい。よって、ＰＭＯＳトランジスタ５５、５６、５７に流れる電流は等しい。ここで、ＰＭＯＳトランジスタ５５、５６、５７のゲート電圧も等しいので、ＰＭＯＳトランジスタ５５、５６、５７のソース電圧が等しくなり、これらのゲート・ソース間電圧が等しくなる。よって、出力電圧Ｖｏｕｔ（ＰＭＯＳトランジスタ５７のソース電圧）は電圧Ｖａ（ＰＭＯＳトランジスタ５５のソース電圧）及び電圧Ｖｂ（ＰＭＯＳトランジスタ５６のソース電圧）と等しくなる。ここで、電源電圧ＶＤＤと出力電圧Ｖｏｕｔとの差が大きいと、ＰＭＯＳトランジスタ５２〜５４は飽和領域で動作し、小さいと、非飽和領域で動作するが、どちらの場合でも、出力電圧Ｖｏｕｔは電圧Ｖａ、Ｖｂと等しくなるので、ＰＭＯＳトランジスタ５２、５３、５４は動作状態も等しくなる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−０２９８５６号公報（図２）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、従来の技術では、軽負荷でＶｏｕｔから流れる電流が微少になるとき、すなわち過電流保護回路が動作する必要が無いときにおいても、電流源７１、７２が起動電流を流すため、ボルテージレギュレータの消費電流を小さくすることができない。
【０００８】
本発明は、上記課題に鑑みてなされ、消費電流の少ないボルテージレギュレータを提供する。
【課題を解決するための手段】
【０００９】
従来の課題を解決するために、本発明の過電流保護回路を備えたボルテージレギュレータは以下のような構成とした。
【００１０】
出力電圧に基づいた電圧と基準電圧とを比較するエラーアンプと、エラーアンプの出力する電圧で制御される出力トランジスタと、出力トランジスタの出力電流をセンスする第一センストランジスタを有した過電流保護回路と、出力トランジスタのドレイン電圧と第一センストランジスタのドレイン電圧が等しくなるよう動作する電圧制御回路と、を備え、電圧制御回路は、電圧制御回路が起動するための起動電流を流す電流回路を有し、電流回路が流す起動電流は出力トランジスタの出力電流に応じて制限されることを特徴とするボルテージレギュレータを提供する。
【発明の効果】
【００１１】
本発明では、出力電流が流れない時に、電圧制御回路を起動するための起動電流も流れないので、ボルテージレギュレータの消費電流が少なくなる。
【図面の簡単な説明】
【００１２】
【図１】本発明のボルテージレギュレータを示す回路図である。
【図２】従来のボルテージレギュレータを示す回路図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態を、図面を参照して説明する。
【００１４】
まず、ボルテージレギュレータの構成について説明する。図１は、本発明のボルテージレギュレータを示す回路図である。
【００１５】
本実施形態のボルテージレギュレータは、ＰＭＯＳトランジスタ１５、分圧回路４６、エラーアンプ４８、過電流保護回路９１及び電圧制御回路９２を備える。過電流保護回路９１は、ＰＭＯＳトランジスタ１１、１２、１６、抵抗４１、４２及びＮＭＯＳトランジスタ２１を有する。電圧制御回路９２は、ＰＭＯＳトランジスタ１３、１４、１７、１８、電流源３１及びＮＭＯＳトランジスタ２２、２３、２４、２５、２６を有する。
【００１６】
エラーアンプ４８の非反転入力端子は、分圧回路４６の出力端子に接続し、反転入力端子は、基準電圧入力端子に接続し、出力端子は、過電流保護回路９１の制御端子と電圧制御回路９２の制御端子とＰＭＯＳトランジスタ１５のゲートとに接続する。ＰＭＯＳトランジスタ１５のソースは、電源端子に接続し、ドレインは、ボルテージレギュレータの出力端子に接続する。分圧回路４６は、ボルテージレギュレータの出力端子と接地端子との間に設けられる。電圧制御回路９２の入力端子は、ボルテージレギュレータの出力端子に接続し、出力端子は、過電流保護回路９１の入力端子に接続する。
【００１７】
電圧制御回路９２において、ＰＭＯＳトランジスタ１３のゲートは、エラーアンプ４８の出力端子に接続し、ソースは、電源端子に接続し、ドレインは、ＰＭＯＳトランジスタ１７のソースに接続する。ＰＭＯＳトランジスタ１４のゲートは、エラーアンプ４８の出力端子に接続し、ソースは、電源端子に接続し、ドレインは、ＮＭＯＳトランジスタ２６のドレインに電流源３１を介して接続する。ＰＭＯＳトランジスタ１７のドレインは、ＮＭＯＳトランジスタ２２、２３のドレインに接続する。ＰＭＯＳトランジスタ１８のゲートは、ドレインとＰＭＯＳトランジスタ１７のゲートとＰＭＯＳトランジスタ１６のゲート（過電流保護回路９１の入力端子）とに接続し、ソースは、ボルテージレギュレータの出力端子に接続する。ＮＭＯＳトランジスタ２３のゲートは、ドレイン及びＮＭＯＳトランジスタ２４のゲートに接続し、ソースは、接地端子に接続する。ＮＭＯＳトランジスタ２４のソースは、接地端子に接続し、ドレインは、ＰＭＯＳトランジスタ１８のドレインに接続する。ＮＭＯＳトランジスタ２２のソースは、接地端子に接続する。ＮＭＯＳトランジスタ２５のソースは、接地端子に接続し、ドレインは、ＰＭＯＳトランジスタ１８のドレインに接続する。ＮＭＯＳトランジスタ２６のゲートは、ドレインとＮＭＯＳトランジスタ２２及びＮＭＯＳトランジスタ２５のゲートとに接続し、ソースは、接地端子に接続する。
【００１８】
過電流保護回路９１において、ＰＭＯＳトランジスタ１１のゲートは、抵抗４１とＮＭＯＳトランジスタ２１のドレインとの接続点に接続し、ソースは、電源端子に接続し、ドレインは、アンプ４８の出力端子に接続する。ＰＭＯＳトランジスタ１２のゲートは、アンプ４８の出力端子に接続し、ソースは、電源端子に接続し、ドレインは、ＰＭＯＳトランジスタ１６のソースに接続する。抵抗４１は、電源端子とＮＭＯＳトランジスタ２１のドレインとの間に設けられる。抵抗４２は、ＰＭＯＳトランジスタ１６のドレインと接地端子との間に設けられる。ＮＭＯＳトランジスタ２１のゲートは、ＰＭＯＳトランジスタ１６のドレインと抵抗４２との接続点に接続し、ソースは、接地端子に接続する。
【００１９】
ここで、ＰＭＯＳトランジスタ１２とＮＭＯＳトランジスタ１６との接続点の電圧は電圧Ｖａであり、ＰＭＯＳトランジスタ１３とＮＭＯＳトランジスタ１７との接続点の電圧は電圧Ｖｂであり、アンプ４８の出力電圧は制御電圧Ｖｃであるとする。
【００２０】
出力トランジスタであるＰＭＯＳトランジスタ１５は、制御電圧Ｖｃ及び電源電圧ＶＤＤに基づき、出力電圧Ｖｏｕｔを出力する。分圧回路４６は、出力電圧Ｖｏｕｔを分圧し、分圧電圧Ｖｆｂを出力する。エラーアンプ４８は、分圧電圧Ｖｆｂと基準電圧Ｖｒｅｆとを比較し、出力電圧Ｖｏｕｔが一定の電圧になるようＰＭＯＳトランジスタ１５を制御する。過電流保護回路９１は、ＰＭＯＳトランジスタ１５が過電流を流すことを第一センストランジスタ（ＰＭＯＳトランジスタ１２）によってセンスすると、出力電圧Ｖｏｕｔが低くなるようＰＭＯＳトランジスタ１５を制御する。電圧制御回路９２は、ＰＭＯＳトランジスタ１５のドレイン電圧（出力電圧Ｖｏｕｔ）とＰＭＯＳトランジスタ１２のドレイン電圧（電圧Ｖａ）とが等しくなるよう動作する。
【００２１】
過電流保護回路９１は、ＰＭＯＳトランジスタ１５の出力電流をセンスするＰＭＯＳトランジスタ１２を有する。電圧制御回路９２は、ＰＭＯＳトランジスタ１５の出力電流に応じて電圧制御回路９２を起動するための起動電流を流す電流回路を有する。電流回路は、ＰＭＯＳトランジスタ１５の出力電流をセンスする第二センストランジスタであるＰＭＯＳトランジスタ１４と、ＰＭＯＳトランジスタ１４の電流を入力端子から流し、起動電流を出力端子から流すＮＭＯＳトランジスタ２２、２５、２６からなるカレントミラー回路と、電流源３１を有する。
【００２２】
次に、本実施形態のボルテージレギュレータの動作について説明する。
【００２３】
出力電圧Ｖｏｕｔが所定電圧よりも高いと、つまり、分圧回路４６の分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高いと、アンプ４８の制御電圧Ｖｃ（ＰＭＯＳトランジスタ１５のゲート電圧）が高くなり、ＰＭＯＳトランジスタ１５の駆動能力は減少し、出力電圧Ｖｏｕｔは低くなる。また、出力電圧Ｖｏｕｔが所定電圧よりも低いと、上記と逆の動作により、出力電圧Ｖｏｕｔは高くなる。つまり、出力電圧Ｖｏｕｔが一定になる。
【００２４】
この時、後述するが、ＰＭＯＳトランジスタ１６はオンしている。そこで、ＰＭＯＳトランジスタ１５の出力電流が、多くなり、過電流になる。この過電流に比例してＰＭＯＳトランジスタ１２に流れる電流も増大し、抵抗４２の両端に生じる電圧差が大きくなり、ＮＭＯＳトランジスタ２１が導通状態となる。ＮＭＯＳトランジスタ２１を流れる電流が増大し、抵抗４１の両端に生じる電圧差が大きくなるとＰＭＯＳトランジスタ１１が導通し、制御電圧Ｖｃが高くなる。すると、ＰＭＯＳトランジスタ１５の駆動能力が減少し、出力電圧Ｖｏｕｔが低くなる。このようにして素子が過電流により破壊されることが防止される。
【００２５】
次に、電圧制御回路９２の動作について説明する。
【００２６】
ここで、ＮＭＯＳトランジスタ２２、２５、２６のサイズは等しく、ＰＭＯＳトランジスタ１２、１３のサイズは等しく、ＰＭＯＳトランジスタ１６、１７、１８のサイズは等しく、ＮＭＯＳトランジスタ２３、２４のサイズは等しいとする。
【００２７】
ＰＭＯＳトランジスタ１５に出力電流が流れると、ＰＭＯＳトランジスタ１４、１５のカレントミラー接続により、ＰＭＯＳトランジスタ１４にも電流が流れる。すると、電流源３１の電流が、ＮＭＯＳトランジスタ２２及びＮＭＯＳトランジスタ２６のカレントミラー接続により、ＰＭＯＳトランジスタ１７とＮＭＯＳトランジスタ２３との接続点に起動電流として流れる。また、電流源３１の電流が、ＮＭＯＳトランジスタ２５、２６のカレントミラー接続により、ＰＭＯＳトランジスタ１８とＮＭＯＳトランジスタ２４との接続点に起動電流として流れる。よって、電圧制御回路９２が起動する。
【００２８】
ＰＭＯＳトランジスタ１２、１３はカレントミラー接続されているので、これらのゲート・ソース電圧は等しい。ここで、ＰＭＯＳトランジスタ１２に流れる電流はＰＭＯＳトランジスタ１６に流れる電流と等しい。また、ＰＭＯＳトランジスタ１３に流れる電流は、ＰＭＯＳトランジスタ１７に流れる電流と等しく、ＮＭＯＳトランジスタ２３、２４のカレントミラー接続によってＰＭＯＳトランジスタ１８に流れる電流とも等しい。よって、ＰＭＯＳトランジスタ１６、１７、１８に流れる電流は等しい。すると、ＰＭＯＳトランジスタ１６、１７、１８に流れる電流が等しくてＰＭＯＳトランジスタ１６、１７、１８のゲート電圧も等しいので、ＰＭＯＳトランジスタ１６、１７、１８のソース電圧が等しくなり、これらのゲート・ソース間電圧が等しくなる。よって、出力電圧Ｖｏｕｔ（ＰＭＯＳトランジスタ１８のソース電圧）は電圧Ｖａ（ＰＭＯＳトランジスタ１６のソース電圧）及び電圧Ｖｂ（ＰＭＯＳトランジスタ１７のソース電圧）と等しくなる。ここで、電源電圧ＶＤＤと出力電圧Ｖｏｕｔとの差が大きいと、ＰＭＯＳトランジスタ１２、１３及びＰＭＯＳトランジスタ１５は飽和領域で動作し、小さいと、非飽和領域で動作するが、どちらの場合でも、出力電圧Ｖｏｕｔは電圧Ｖａ、Ｖｂと等しくなるので、ＰＭＯＳトランジスタ１２、１３、１５は動作状態も等しくなる。
【００２９】
ＰＭＯＳトランジスタ１５の出力電流が微少になると、ＰＭＯＳトランジスタ１４、１５のカレントミラー接続により、ＰＭＯＳトランジスタ１４の電流も微少になる。すると、電流源３１は通常状態の電流を流せなくなる。よって、ＮＭＯＳトランジスタ２２及びＮＭＯＳトランジスタ２６のカレントミラー接続により、ＰＭＯＳトランジスタ１７とＮＭＯＳトランジスタ２３との接続点に流れる起動電流も微少になる。また、ＮＭＯＳトランジスタ２５、２６のカレントミラー接続により、ＰＭＯＳトランジスタ１８とＮＭＯＳトランジスタ２４との接続点に流れる起動電流も微少になる。
【００３０】
ＰＭＯＳトランジスタ１５の出力電流が流れない時、起動電流も流れないので、電圧制御回路９２が起動しない可能性がある。しかし、ＰＭＯＳトランジスタ１５の出力電流が流れない時は、電圧制御回路９２は動作する必要がないので、電圧制御回路９２は起動しなくても良い。
【００３１】
上述のような電圧制御回路９２を備えたボルテージレギュレータによれば、軽負荷の時にＮＭＯＳトランジスタ２２及びＮＭＯＳトランジスタ２５に流れる起動電流を少なくすることが出来るので、ボルテージレギュレータの消費電流が少なくなる。
【符号の説明】
【００３２】
９１  過電流保護回路
９２  電圧制御回路
１１〜１８  ＰＭＯＳトランジスタ
２１〜２６  ＮＭＯＳトランジスタ
４１〜４２  抵抗
３１  電流源
４６  分圧回路
４８  エラーアンプ
【図１】
2010191619.tif 000003
【図２】
2010191619.tif 000004