(57)【要約】【課題】電磁干渉から保護できる電子モジュールを提供する。【解決手段】ＥＭＩ保護を有する電子モジュールを開示する。電子モジュールは、接点端子（２）を有するコンポーネント（１）と、第１の配線層（３）内の導電線（４）とを備える。コンポーネント（１）及び第１の配線層（３）の間には、誘電体（５）があり、該誘電体内にコンポーネント（１）が埋め込まれる。接点素子（６）は、接点端子（２）の少なくとも幾つか及び導電線（４）の少なくとも幾つかの間の電気接続を提供する。電子モジュールはまた、誘電体（５）の内部に第２の配線層（７）を備える。第２の配線層（７）は、コンポーネント（１）及び第１の配線層（３）の間に少なくとも一部が位置し、コンポーネント（１）及び導電線（４）の間のＥＭＩ保護を提供する第１の導電パターン（８）を有する。【選択図】図１
2010183084.tif 000002
【特許請求の範囲】
【請求項１】
電子モジュールであって、
接点端子（２）を有するコンポーネント（１）と、
導電線（４）を有する第１の配線層（３）と、
前記コンポーネントを埋め込むように、前記コンポーネント（１）の周囲のみならず、前記コンポーネント（１）及び前記第１の配線層（３）の間にも存在する誘電体（５）と、
前記接点端子（２）の少なくとも幾つか及び前記導電線（４）の少なくとも幾つかの間の電気接続を提供する接点素子（６）と、
前記誘電体（５）の内部にあり、第１の導電パターン（８）を有する第２の配線層（７）とを備え、前記第１の導電パターンの少なくとも一部は前記コンポーネント（１）及び前記第１の配線層（３）の間に位置する、電子モジュール。
【請求項２】
請求項１に記載の電子モジュールにおいて、
前記コンポーネントは、マイクロエレクトロニクスデバイスを有するマイクロチップ（１）であり、
前記第１の導電パターン（８）は、前記マイクロエレクトロニクスデバイス及び前記第1の配線層（３）内の前記導電線（４）の少なくとも１つの間に位置する、電子モジュール。
【請求項３】
請求項１又は２に記載の電子モジュールにおいて、
第３の配線層（１０）を備え、前記コンポーネント（１）が前記第２の配線層（７）及び前記第３の配線層（１０）の間で囲まれ、
前記第３の配線層（１０）は第２の導電パターン（１１）を有する、電子モジュール。
【請求項４】
請求項３に記載の電子モジュールにおいて、
前記第２の導電パターン（１１）及び前記第1の導電パターン（８）を接続し、これより前記コンポーネント（１）の周囲に電磁干渉に対するシールドを形成する垂直導体（１２）を備える、電子モジュール。
【請求項５】
請求項１から４のいずれか一項に記載の電子モジュールにおいて、
前記誘電体（５）は、少なくとも２層の誘電体材料を有する、電子モジュール。
【請求項６】
請求項１から５のいずれか一項に記載の電子モジュールにおいて、
前記誘電体（５）は、埋め込み回路構造として、前記コンポーネント（１）、前記導電線（４）、前記接点素子（６）、及び前記第１の導電パターン（８）を囲む、電子モジュール。
【請求項７】
請求項１から６のいずれか一項に記載の電子モジュールにおいて、
前記第１の導電パターン（８）は、少なくとも１つの開口（９）を画成し、
前記接点素子（６）は、前記少なくとも１つの開口（９）を通過する、電子モジュール。
【請求項８】
請求項７に記載の電子モジュールにおいて、
前記少なくとも１つの開口（９）は、前記接点素子（６）の各々に対して個別の開口を有する、電子モジュール。
【請求項９】
請求項７に記載の電子モジュールにおいて、
前記接点素子（６）の少なくとも２つは、１つの共通の開口（９）を通過する、電子モジュール。
【請求項１０】
請求項７から９のいずれか一項に記載の電子モジュールにおいて、
前記第1の導電パターン（８）は、前記開口（９）の各々に対し、前記開口（９）を画成する外周面を有し、
前記接点素子（６）の各々は、前記外周面の各々に向かい合う外面を有し、
前記外周面の各々及び前記外面の各々の間に間隔があり、前記間隔は１００マイクロメートル未満、例えば５から５０マイクロメートルである、電子モジュール。
【請求項１１】
請求項１から１０のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント（１）及び第２の配線層（７）内の前記第１の導電パターン（８）の間に、３０マイクロメートル未満、例えば５から２０マイクロメートルの間隔を有する、電子モジュール。
【請求項１２】
請求項１から１１のいずれか一項に記載の電子モジュールにおいて、
前記接点素子（６）の各々は、前記接点端子（２）の各々から前記導電線（４）の各々までの高さを有し、前記高さは７０マイクロメートル未満、例えば１０から３０マイクロメートルである、電子モジュール。
【請求項１３】
請求項１から１２のいずれか一項に記載の電子モジュールにおいて、
前記接点素子（６）の各々は、前記コンポーネント（１）及び前記接点端子（２）の各々の表面に対して平行方向に最大幅を有し、前記幅は５０マイクロメートル未満、例えば２０から４０マイクロメートルである、電子モジュール。
【請求項１４】
請求項１から１３のいずれか一項に記載の電子モジュールにおいて、
前記第１の配線層（３）及び前記第２の配線層（７）は、平らでかつ平行であり、
前記接点素子（６）は、平らな前記第１の配線層（３）及び前記第２の配線層（７）に対して垂直方向に、前記接点端子（２）から前記導電線（４）の各々まで延在している、電子モジュール。
【請求項１５】
請求項１から１４のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント（１）及び前記第１の配線層（３）の間に位置する前記第1の導電パターン（８）の一部は、接地電位へ接続されている、電子モジュール。
【請求項１６】
請求項１から１５のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント（１）は、マイクロ回路であり、
前記接点端子（２）は、前記マイクロ回路の表面上の接点ランドに作られる接点バンプである、電子モジュール。
【請求項１７】
請求項１から１５のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント（１）は、バンプのないマイクロ回路であり、
前記接点端子（２）は、前記マイクロ回路の表面上の接点ランドである、電子モジュール。
【請求項１８】
請求項１から１７のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント（１）は、半導体チップであり、
前記第１の配線層（３）及び前記第２の配線層（７）は、ほぼ平らでかつ平行であり、
前記コンポーネント（１）及び前記第１の配線層（３）の間に位置する前記導電パターンの一部は、前記導電線（４）内を伝わる信号による電磁干渉から前記半導体コンポーネントを保護するためにほぼ途切れがない、電子モジュール。
【請求項１９】
請求項１から１８のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント（１）は、前記第１の配線層（３）に向かい合い、第１の面積を有する第１の表面を有し、
前記接点端子（２）の少なくとも幾つかは、前記第１の表面上にあり、
前記第１の導電パターンは、前記第１の面積よりも大きい第２の面積を有するプレートを画成し、
前記プレートは、前記コンポーネント（１）及び前記第１の配線層（３）の間に位置する導電パターンの一部を含み、
前記プレートは、少なくとも一つの開口（９）が設けられ、
前記接点素子（６）は、前記少なくとも一つの開口（９）を通過する、電子モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、能動マイクロチップ又は受動コンポーネントのような埋め込みコンポーネントを含む電子モジュールに関する。係る電子モジュールは、埋め込みコンポーネントに加え、コンポーネントを囲む少なくとも一つの配線層及び誘電体を含む。
【０００２】
特に、本発明は、埋め込みコンポーネント及び配線層内の導電線に影響を及ぼす起こり得る電磁干渉を考慮した電子モジュールに関する。
【背景技術】
【０００３】
特許文献１には、無線周波数（ＲＦ）及びミリ波の回路コンポーネントのパッケージング分野に問題があることが教示されている。ＲＦエネルギーは隣接するＲＦパスへの結合によって失われるので、平行なＲＦパスによりＲＦ信号の転送効率が低下するという点に難点がある。特許文献１に記載の技法は、水平方向、すなわち基板平面に対して平行な方向の電気的又は電磁気的な絶縁を提供することに関する。基板に対して垂直方向の絶縁は、従来、基板の１つの表面上の金属バックプレーン、及び上側表面上の金属化層によって提供される。これは、単一基板上に取付けられた密接に隣接したＲＦ又はミリ波の回路コンポーネントの水平方向の電気絶縁を増加させるために、回路モジュール間に連続した金属絶縁壁を形成することによって達成される。
【０００４】
特許文献２には、電磁干渉から保護するシールドを、埋め込みコンポーネントの周囲に設けることが開示されている。シールドでコンポーネントをほぼ完全に取り囲むことができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第６１３１２６９号
【特許文献２】米国特許第６９９１９６６号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、モジュール内の電磁干渉を保護できる電子モジュール用の新規な構造を作ることである。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、第１の配線層内の導電線を備える電子モジュールを提供する。さらに、前記電子モジュールは、少なくとも一部が前記コンポーネント及び前記第１の配線層の間に位置する導電パターンを有する第２の配線層を備える。この導電パターンが、前記コンポーネントと前記第１の配線層との間のＥＭＩシールドを形成する。前記コンポーネントと前記第１の配線層内の前記導電線との間の必要な電気的接続を形成するために、前記第２の配線層を通過する接点素子も設けられる。
【発明の効果】
【０００８】
本発明によれば、コンポーネントに接続された導電線が相互電磁干渉の危険なしにコンポーネントの上方に導かれる電子モジュールを構成することが可能になる。これは、顕著な利点であり、これにより幾つかの有用な実施形態が可能となる。
【０００９】
例えば、ある実施形態によれば、信号線及び端子パッドがコンポーネントの上方に位置するように、コンポーネントパッケージ及び他の電子モジュールを設計することが可能となる。また、他の実施形態によれば、信号線及び端子パッドを、埋め込みマイクロ回路の活性表面の上方に位置させることさえ可能となる。従って、サイズ及び配線面積の大幅な節約を達成することができる。また、これらの実施形態によれば、設計の柔軟性も増加する。
【００１０】
本発明及び本発明の利点をより完全に理解するために、本発明を実施例を用いて、以下の図面を参照して説明する。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態による電子モジュールの断面図である。
【図２】第２の実施形態による電子モジュールの断面図である。
【図３】第３の実施形態による電子モジュールの断面図である。
【図４】第４の実施形態による電子モジュールの断面図である。
【図５】第５の実施形態による電子モジュールの断面図である。
【図６】第６の実施形態による電子モジュールの断面図である。
【図７】一実施形態による電子モジュールの製造時の１つの中間処理ステップの断面図である。
【図８】図７のステップの後の他の中間処理ステップを示す図である。
【図９】図８のステップの後の更なる中間処理ステップを示す図である。
【図１０】図９のステップの後の更なる処理ステップを示す図である。
【図１１】他の実施形態による電子モジュールの製造時の１つの中間処理ステップの断面図である。
【図１２】図１１のステップの後の他の中間処理ステップを示す図である。
【図１３】図１２のステップの後の更なる中間処理ステップを示す図である。
【図１４】図１３のステップの後の更なる処理ステップを示す図である。
【図１５】１つの可能な形状のコンポーネントの活性表面の概略図である。
【図１６】図１５のコンポーネントを使用する際の、接地層及び接点素子の１つの可能な形状の概略図である。
【図１７】図１５のコンポーネントを使用する際の、信号配線層及び接点素子の１つの可能な形状の概略図である。
【図１８】他の可能な形状の他のコンポーネントの活性表面の概略図である。
【図１９】図１８のコンポーネントを使用する際の、接地層及び接点素子の１つの可能な形状の概略図である。
【図２０】図１８のコンポーネントを使用する際の、信号配線層、接点素子、及び端子パッドの１つの可能な形状の概略図である。
【図２１】一実施形態による１つの接点部の断面図である。
【発明を実施するための形態】
【００１２】
図１から図６は、電子モジュールの６つの実施形態を示す。図１から図６の実施形態において、電子モジュールは、活性表面上に接点ランド２を有するチップ１を含む。このように、図１から図６の実施形態において、コンポーネント１としてチップが用いられる。しかし、コンポーネント１はチップである必要はなく、一般に、実施形態においていかなる好適なコンポーネント１も使用することができる。
【００１３】
図１から図６に記載されているチップ１は、マイクロ回路のようないかなる半導体チップでもよい。マイクロ回路の場合には、チップ１は、その活性表面上の前処理されたマイクロエレクトロニクスデバイスと、典型的にはチップの活性表面を保護する、マイクロエレクトロニクスデバイスを覆うパッシベーション層とを備える。しかし、図１から図６の実施形態のチップ１はいわゆるベアチップ、すなわちパッケージングプロセスが施されてなく、実質的に、半導体製造プロセス及び後続するダイシングされたままの形状のチップである。チップは、接点ランド２上に前処理された接点バンプを有してもよいし、又はこのような接点バンプのないバンプレスのチップ１であってもよい。このように、接点ランドという用語は、半導体製造工場において製造される導電表面に関連する。しかし、このような接点ランド２は、その上にバンププロセスによって製造されるバンプ構造を有してもよい。
【００１４】
図１から図６の実施形態はチップ１を含む電子モジュールを記載するが、本発明はチップ又はマイクロ回路を使用することに限定されない。チップの代わりに、任意の好適なコンポーネントを使用することができる。このように、上記の実施形態に記載されたチップ１は、必要に応じて、ＬＥＤ、レジスタ、コンデンサ、インダクタンスコイル等と交換可能である。好適に配置された接点ランド２又は対応する端子を有する適切なサイズの全てのコンポーネントを、記載されている電子モジュール内で使用することができる。
【００１５】
図１から図６の実施形態において、電子モジュールは、第１の配線層３と、第２の配線層７とを備える。第１の配線層３及び第２の配線層７は、通常銅でできているパターン化された導体層である。パターニングは、レーザ又は化学エッチングを伴うフォトリソグラフィのような、任意のパターニング技術によって行なうことができる。本明細書において、第１の配線層３のパターンは主として電気信号の導電又は電圧の供給に使用されるので、導電線４と呼ぶ。一方、第２の配線層７のパターンは、幾つかの実施形態では接地面又は電磁干渉に対するシールドとしてのみ作用するので、単に第１の導電パターン８と呼ぶ。しかし、第２の配線層７内の第１の導電パターン８が、電気信号の伝導又は電圧の供給のための導電線を更に備える実施形態もある。第２の配線層７内のこれらの導電線は、導電ビア（開口９）によって、導電線４のような他の配線層の導電線に接続することがきる。
【００１６】
図１から図６の実施形態において、第２の配線層７内の第１の導電パターン８の少なくとも一部は、チップ１及び第１の配線層３の間に位置する。この配置により、チップ１と、信号線として使用できる第１の配線層３内の導電線４との間のクロストークを防止する。
【００１７】
図１から図６による電子モジュールは、導電線４及び第１の導電パターン８を支持する誘電体５を更に備える。誘電体５はまた、チップ１及び第１の導電パターン８の間の隙間を満たす。誘電体５は、電気絶縁体の役割をし、更に、単一の構造体として一緒にチップ１、導電線４、及び第１の導電パターン８を結合して取り付ける機械構造素子の役割をする。
【００１８】
また、図１から図６に示される電子モジュールは、チップ１の接点ランド２の少なくとも幾つか及び第１の配線層３内の導電線４の少なくとも幾つかの間の電気接続を提供する接点素子６を備える。接点素子６は、例えば金属でできている。接点素子６は、例えば、化学気相蒸着及び／又は電解めっきによって生成される固体金属構造とすることができる。接点素子６は、例えば２以上の金属層を含むことができる。また、接点素子６は１つの金属だけでできていてもよい。このような１つの金属は、例えば銅（Ｃｕ）である。接点ランド２がアルミニウム（Ａｌ）でできており、接点素子６の材料が主に銅である場合には、アルミニウム及び銅の間に中間層を使用するのが有益である。このような中間の層は、クロム（ｃｒ）、チタンタングステン（ＴｉＷ）、ニッケル（Ｎｉ）及び金（Ａｕ）のうちの少なくとも１つを含むことができる。
【００１９】
図１を参照するに、第１の実施形態による電子モジュールが示されている。第１の実施形態による電子モジュールは、例えばコンポーネントパッケージとすることができる。対応する構造は、回路基板のような、２つ又は幾つかの埋め込みチップ１を備える電子モジュールとして使用することもできる。
【００２０】
図２は、第２の実施形態による電子モジュールの一部を示す。このような一部は、例えばコンポーネントパッケージ又は回路基板の一部とすることができる。
【００２１】
図３及び図４は、それぞれ第３及び第４の実施形態による電子モジュールの一部を示す。第２の実施形態のように、第３及び第４の実施態様もまた、例えばコンポーネントパッケージ又は回路基板の一部として使用することができる。
【００２２】
図１から図４に示される第１から第４の各実施形態において、チップ１は誘電体５に埋め込まれる。しかし、このことは必須ではなく、チップ１の後面、すなわち活性表面と反対側の表面は覆われないままとする実施形態も考えることができる。
【００２３】
図２から図４によって示されるように、電子モジュールは、チップ１が第２の配線層７及び第３の配線層１０の間で囲まれるように、チップ１の後面に第３の配線層１０を更に備えることができる。このような第３の配線層１０は、第２の導電パターン１１を提供するためにパターン化することもできる。当業者にとって明らかなように、図４に示される第４の配線層のような配線層を更に加えることもできる。図１から図４によって示される実施形態において、全ての配線層は誘電体５内に埋め込まれる。しかし、このことは必須でなく、最も外側の配線層は誘電体５の表面上に配置して露出させることもできる。
【００２４】
図５は、図４の実施形態のように、４つの配線層を有する第５の実施形態を示す。図５の実施形態において、コンポーネント１は、コンポーネント１の両側で接点端子２を有する。コンポーネントは、少なくとも別の１つの接点端子２が第１の配線層３と向かい合い、少なくとも１つの接点端子２が第４の配線層１３と向かい合うように埋め込まれる。電子モジュールは、コンポーネントが接点素子６によって第１の配線層３及び第４の配線層１３と直接電気接続されるように、コンポーネント１の両側に接点素子６を備える。
【００２５】
図６は、図４及び図５の実施形態のように４つの配線層を有する第６の実施形態を示す。図６の実施形態は、図２及び図３を参照して説明された実施形態のように、少なくとも一つの垂直導体１２を含む。図６の実施形態は、第１のコンポーネント１の接点端子２が第１の配線層３と向かい合い、少なくとも２つのコンポーネント１を備え、接点素子６の第１の組によって接続される。加えて、電子モジュールは少なくとも１つの第２のコンポーネント１を備え、第２のコンポーネント１の接点端子２が第４の配線層１３と向かい合い、接点素子６の第２の組によって接続される。図６の実施形態において、少なくとも一つの垂直導体１２は、コンポーネント１の間の相互干渉を防止するために、第１のコンポーネント及び第２のコンポーネントの間に位置する。
【００２６】
図５及び図６の両実施形態において、第３の配線層１０は、第２の配線層７の第１の導電パターン８に対応する導電パターンの形にパターン化される。このことはまた、第３の配線層１０内の導電パターンも、上述した開口９に対応する開口と、各コンポーネント１及び第４の配線層１３内の導電線の間に位置する部分とを設けるように設計されていることを意味する。しかし、これは第４の配線層１３の方向にＥＭＩ保護の必要がない場合には必要でない。その場合、第３の配線層１０は、例えば、省略したり又は配線目的で使用したりすることができる。
【００２７】
図１から図６の実施形態は、本明細書に基づいて当業者によって容易に考察される様々な電子モジュールの幾つかのみを例示したものである。
【００２８】
実施形態の多くは埋め込みコンポーネント１がチップであるように記載されている。チップ１は、その活性表面上にマイクロエレクトロニクスデバイスを含むタイプであってもよい。この場合には、マイクロエレクトロニクスデバイスと導電線４との間のクロストークを防止するために、第２の配線層７内の第１の導電パターン８の一部は、例えば、図１から図４に示すように、マイクロエレクトロニクスデバイス及び導電線４の間に位置する。第１の導電パターン８は、接地電位と接続することができる。
【００２９】
電磁干渉からの保護は、図２、図３及び図６に示すようにチップ１の周囲に垂直導体１２を設けることによって、更に強化することができる。このような垂直導体１２は、第２の導電パターン１１及び／又は第２の配線層７内の第１の導電パターン８に接続するのが好適である。垂直導体１２は、また、第２の導電パターン１１及び第１の導電パターン８と同様に接地することができる。図２、図３及び図６に示される形状は、チップ１の周囲に、全ての方向の干渉からチップを保護するシールドを形成する。シールドは電磁界及び電磁放射の関連した周波数を遮断するために、十分に小さい隙間だけを有するように設計することができる。このような隙間は、例えば、垂直導体間で、接点素子６のために作られた開口によって形成することができる。
【００３０】
図１から図６の実施形態の誘電体５は、製造プロセスの間、積層化によって一緒に結合される少なくとも２層の誘電体材料層を備える。誘電体は、このような層を３つ、４つ又は任意の所望の数だけ積層することによって形成することもできる。層状の誘電体材料に加えて、例えば、誘電体は絶縁接着剤からなる部分を含むこともできる。例えば、チップ１の活性表面及び第１の導電パターン８の間の誘電体５の一部は、慣習的に例えば電気絶縁接着剤とすることができる。一般に、層は、相互に同じ誘電体材料又は材料を含むか、又は異なる誘電体材料とすることができる。層のうちの少なくとも１つは、例えば、ＦＲ４シートからなる層のようなガラス繊維で補強されたエポキシ層であってもよい。また、回路基板製造業では周知のように、他の層及び材料を使用することができる。
【００３１】
本実施形態の誘電体５に関する１つの特徴は、誘電体がチップ１のようなコンポーネントを囲むということである。誘電体５はまた、導電線４、接点素子６、及び第１の導電パターン８を囲むことができ、よってそれらを埋め込み回路構造として結合することができる。
【００３２】
図１から図６で分かるように、第２の配線層７の第１の導電パターン８は、少なくとも一つの開口９を画成し、接点素子６は前記少なくとも一つの開口９を通過する。開口９は多くの異なる形状とすることができ、それらの一部は、図１５から図２１を参照することによって更に詳細に記載される。開口９は、例えば、環状、円形状、溝状、又は矩形状であってもよい。
【００３３】
図１から図６の実施形態において、第１の配線層３及び第２の配線層７は平らであり、接点素子６は、第１の配線層３及び第２の配線層７の平面に対して垂直な方向に、接点ランド２から各導電線４までまっすぐに伸びる。このように、接点素子６の長さは、接点ランド２の表面から各導電線４までの距離と一致する。したがって、接点素子６は短い。短くてまっすぐな接点素子６は、例えば、ワイヤボンディングされた接点素子と比較して強化された電気特性を提供する。
【００３４】
図７から図１４は、幾つかの実施形態による電子モジュールを製造するための幾つかの可能な製造方法を述べる。しかし、任意の好適な方法を使用することができる。
【００３５】
図７によれば、積層状の箔材を出発材料として選択することが可能である。選択された箔材は、例えば、２層の銅と、それらの間の絶縁層とを含むことができる。銅層のうちの１つは第１の配線層３のための材料を提供し、他の層は第２の配線層７の金属を構成する。銅箔の厚みは、例えば３から５マイクロメートルである。第１の配線層３及び第２の配線層７の厚みは、互いに等しくても相違させてもよい。絶縁層の厚みは、好適には３０マイクロメートル未満である。図７の実施形態において、絶縁層の厚みは１０マイクロメートルである。
【００３６】
次に、図７に示すように箔材に穴を開ける。図中の大きいほうの穴は、電子モジュールの開口９を形成する。このような穴は、幾つかの化学的又は機械的製造方法のうちの１つによって製造することができる。可能な方法は、例えば、銅の選択化学エッチング及び絶縁層のレーザせん孔と、銅の選択的な化学エッチング及び絶縁層の化学エッチングと、異なるビームサイズを用いた箔材のレーザせん孔とを含む。第２の配線層７の材料を貫通する開口９に加えて、小さいほうの穴を、第１の配線層３の材料に形成する。本明細書において、これらの穴をコンタクトホール１６と呼ぶ。コンタクトホール１６は開口９より小さく、第２の配線層７の平面上のそれらの投影は完全に開口９の範囲内に含まれる。また、後で製造される接点素子６が第２の配線層７と短絡しないことを保証するために、コンタクトホール１６の投影及び開口９の間に隙間が設けられる。その代わり、それらの間には誘電体５の一部がある。絶縁層３に製造される穴のサイズは、しかしながら現段階では重要でない。穴は、後でチップ１を取り付けるときに絶縁接着剤で満たされる。一般に、絶縁層３に製造される穴は、通常、コンタクトホール１６又は開口１９とほぼ同一サイズである。このような穴構造は、例えば、一連のレーザせん孔のプロセスによって製造される。例えば、所望のサイズを生成するためにＣＯ２及びＵＶのレーザプロセスの両方を使用することが可能である。
【００３７】
図７はまた、点線で描画されるキャリア箔１７を示す。キャリア箔１７は任意であるが、製造プロセスにおいてある利益をもたらす。コンタクトホール１６用の穴は、キャリア箔１７を貫通してもしなくてもよく、これは結果に効果の差がない。したがって、出発材料は、例えば、キャリアを有する適切な箔とすることができる。キャリアは、任意の好適な厚さの、任意の好適な市販の材料とすることができる。この実施形態では、キャリア箔１７の材料は、銅である。キャリア箔１７は、後で、配線層３に向き合っているキャリア箔１７の表面上のリリース層によって円滑に、上記の箔構造から取り外される。
【００３８】
図８は、チップ１の取り付けを含むプロセスの次のステップを示す。接点ランド２がコンタクトホール１６に関して正しく位置するように、チップ１を箔に位置合わせする。チップを、絶縁接着剤１８を用いて箔に取り付ける。チップはまた、接点ランド１２上に前もって作られた接点バンプを有することもできる。その時、接点バンプを、コンタクトホール１６に関して位置合わせする。
【００３９】
次に、チップ１を、誘電体５の一部を形成する絶縁材料に埋め込む。これは、図９に示される。添加絶縁材料は、例えば、プリプレッグとすることができる。そして、該当する場合には、キャリア箔１７は取り外される。
【００４０】
次のステップは、ＣＯ２レーザアブレーションによるマイクロビアクリーニングプロセスである。この工程中、コンタクトホール１６を、接点ランド２又は接点バンプのような他の接点端子の表面まで開ける。同時に、このような接点ランド２又は端子の表面も洗浄する。
【００４１】
次に、図１０に示すように、マイクロビア金属化を実行する。これは、例えば、マイクロビアへの銅堆積によって行うことができる。この工程中、コンタクトホール１６を、一つ又は一つ以上の銅のような導電材料で満たす。ふさがれたコンタクトホール１６は、接点素子６を形成する。冶金学的観点からすると、このような接点素子６は、接点ランド２の表面から第１の配線層３の穴に達する。しかし、本明細書の接点素子６の高さを参照すると、接点素子６は第１の配線層３の表面で端部と考えられ、接点素子６の残りの金属は第１の配線層３内の導電線４の一部と考えられる。この仮定は現実的であるが、すでに上述したように、冶金学的観点からすると、導電線４の穴内に接点素子６の材料が突出する。
【００４２】
図１０はまた、コア層のパターニングステップを示しており、このステップにおいて、導電線４を形成するために第１の配線層３をパターン化する。公知技術のパターニングプロセスのうちの１つを使用することができる。
【００４３】
図１０のモジュールから、例えば、半田マスク及びＮＩ／Ａｕめっき、又はＯＳＰといった、表面を処理ステップによって続けることが可能である。
【００４４】
図１１から図１４は、幾つかの代替の製造方法を示す。しかし、前記実施形態による電子モジュールの製造に使用できる幾つかの他の製造方法も存在する。
【００４５】
図１１は、出発材料として銅箔を使用することを示す。この銅箔は、電子モジュールの第２の配線層７の材料を形成することを目的とする。銅箔は、開口９を設けるために穴を開ける。これは、上で図７を参照して記載されているステップに対応する。
【００４６】
図１２は、チップ１の取付けを含むプロセスの次のステップを示す。接点ランド２が開口９に関して正しく位置するように、チップ１を銅箔に位置合わせする。チップを、絶縁接着剤１８を用いて箔に取付ける。チップはまた、接点ランド１２上に前もって作られた接点バンプを有することもできる。その場合には、接点バンプを、コンタクトホール１６に関して位置合わせする。
【００４７】
次に、チップ１を、誘電体５の一部を形成する絶縁材料に埋める。これは、図１３に示される。添加絶縁材料は、例えば、プリプレッグとすることができる。さらに、銅箔が第１の配線層３を形成するために、構造内に積層される。この銅箔は、上述した実施形態のように、誘電体材料層によって第２の配線層７から分離される。また、図２から図６の実施形態による第３の配線層１０のような更なる配線層を形成するために、構造内に少なくとも一つの更なる銅箔を積層することも可能である。
【００４８】
次に、コンタクトホール１６が、例えばレーザによって作られる。コンタクトホール１６を、接点ランド２、又は接点バンプのような他の接点端子の表面まで開ける。図１３に、このステップ後の構造を示す。
【００４９】
図１３のフェーズの後、図１４に示すように、マイクロビア金属化プロセスを実行する。これは、図１０を参照して上述したようになされる。図１４は、また、第１の配線層３及び第３の配線層１０をパターン化して導電線及び導電プレートのような他の所望の導体パターンを形成することを示す。
【００５０】
前記実施形態による電子モジュールの製造に他の方法を使用することもできる。このような他の考えられる方法の例は、参照することによりここに引用される米国特許出願番号第１０／５５００２３号、第１０／５７２３４０号、第１１／６５９１９０号、第１１／５７０６７３号、第１１／６６７４２９号、第１１／７９１５４７号、第１１／５８７５８６号、及び第１１／９１７７１１号に記載されている方法の変形例を含む。
【００５１】
図１５は、チップ１の活性表面上の１つの考えられる接点ランド２の形状の概略図を示す。図１６は、図１５のチップと一緒に使用できる第１の導電パターン８及び開口９の１つの考えられるデザインを示す。図１６は、電子モジュールの第２の配線層７に沿った断面図である。図１５は、原則として、例えば、図１から図６の電子モジュールのいずれからも取り出される断面図を示す。図１６に示すように、本実施形態は、接点素子６の各々に対して個別の開口９を有する。
【００５２】
図１７は、図１６に示される接点素子６の形状と一緒に使用できる導電線４の１つの考えられる形状を表す。
【００５３】
図１８は、チップ１の活性表面上の他の考えられる接点ランド２の形状の概略図を示す。図１９は、図１８のチップと一緒に使用できる第１の導電パターン８及び開口９の１つの考えられるデザインを示す。図１６の場合と同様に、図１９は電子モジュールの第２の配線層７に沿った断面図であり、図１から図６の電子モジュールから取り出される断面図を示す。図１９に示すように、本実施形態は２つの溝状の開口９を有し、接点素子６のうちの２つ以上は溝状の開口９の両方を通過する。
【００５４】
図２０は、図１９に示される接点素子６の形状と一緒に使用できる導電線４の１つの考えられる形状を表す。図２０はまた、導電線４上に製造される端子パッド１４を示す。このように、図１８から図２０は、非常にコンパクトなコンポーネントパッケージを製造することが可能であることを示す。例えば、端子パッド１４をチップ１の位置にさえ配置することができる。コンポーネントパッケージがチップ１及び導電線４の間に第１の導電パターン８を含むので、このコンパクトな設計を、端子パッド１４を通る信号とチップ１自体との間のクロストークの恐れなしに行うことができる。
【００５５】
電子モジュールのさまざまな要素の寸法を、設計される実施形態のアプリケーションの要求に従って選択することができる。本明細書の図面は、正しいスケールで描画されておらず、実施形態による関連する特徴の相関関係を例示するために描かれている。しかし、関連する寸法のための幾つかの拘束力のないガイドラインを、図２１を参照して以下に述べる。開示された寸法はまた、上述の図１から図２０の実施形態において使用することができ、さまざまなアプリケーション用の電子モジュールを開発するための出発点とすることができる。
【００５６】
最初に、実施形態は、電子モジュールの開口９の各々が、第１の導電パターン８内に形成される外周面によって画成されるものと仮定する。第２の配線層７が平らな場合には、このような外周面は第２の配線層７の平面に対して典型的にほぼ垂直である。外周面は、例えば、開口９用の穴をせん孔することによって形成することができる。接点素子６は開口９を通過するので、各接点素子６はそれぞれの外周面に向かい合う外面を有する。
【００５７】
すでに上述したように、接点素子６は第１の導電パターン８と接触せずに分離され、各外周面と接点素子６の各外面との間に間隔ｄが存在する。間隔ｄは、典型的に１００マイクロメートル未満である。多くのアプリケーションのための良好な値は、１０から５０マイクロメートルの範囲の中で選択できる。開口９の形状が接点素子６の断面図の形状と同一でない場合、又は接点素子６が開口９の中心にない場合には、間隔ｄは接点素子６周囲で方向によって異なることとなる。このように、間隔ｄは、方向又は角度の関数である。このような場合、最小間隔ｄｍｉｎ及び最大間隔ｄｍａｘは両方とも、例えば上記の基準に従って選択することができる。もちろん、最小間隔ｄｍｉｎをより短く、例えば５マイクロメートルとして設計することができる。
【００５８】
複数の接点素子６が１つの個別の開口９を通過する実施形態においては、間隔ｄを外周面の各点から接点素子６の最も近い外面までの距離として規定することが、最も実用的である。そして、少なくとも設計の出発点として、上記のガイドラインに従うことができる。
【００５９】
図２１はまた、チップ１及び第２の配線層７の第１の導電パターン８の間の間隔ｔｓを示す。間隔ｔｓは、例えば３０マイクロメートル未満である。良好な値は、例えば５から２０マイクロメートルである。図２１の実施形態において、間隔ｔｓは、１０マイクロメートルである。
【００６０】
すでに上述したように、各接点素子６は、各接点ランド２から各導電線４までの高さ（高さｈ）を有する。高さｈは、例えば７０マイクロメートル未満である。良好な値は、例えば、１０から３０マイクロメートルの範囲から選択できる。図の実施形態において、高さｈは２０マイクロメートルである。すでに上述したように、接点素子６として機能する金属素子の高さは上記高さｈと異ならせることができる。図２１の実施形態において、このような金属素子の高さは、ｈ＋ｔ４である。
【００６１】
各接点素子６はまた、チップ１及び各接点ランド２の表面と平行な方向に最大幅ｗｍａｘを有する。この最大幅ｗｍａｘは、例えば５０マイクロメートル未満を選択することができる。もちろん、より大きな幅を有する接点素子６を製造することは可能であるが、実施形態は非常に狭い接点素子６を生産することも可能にする。幅ｗｍａｘは、例えば２０から４０マイクロメートルの範囲から選択することができる。図２１の実施形態において、幅ｗｍａｘは３０マイクロメートルである。実施形態において、接点素子６は丸いので、最大幅ｗｍａｘは接点素子６の最小幅ｗｍｉｎに事実上等しい。接点素子６が幾つかの他の形、例えば矩形である場合には、最大幅ｗｍａｘ及び最小幅ｗｍｉｎは共に上記の定義された範囲内で選択することができる。技術者によって理解されるように、形状は、高さｈに対して垂直な平面に沿った断面の形状に関連する。
【００６２】
図２１はまた、開口９の幅ｗｏを示す。これは、接点素子６に関連する幅及び接点素子６の両側の必須の間隔ｄから決定することができる。１つの丸い接点素子６を収容している各環状開口９の場合には、幅ｗｏは３０から１００マイクロメートルの範囲内とすることができる。図２１の実施形態において、幅ｗｏは５０マイクロメートルである。
【００６３】
図２１に示される他の寸法は、厚みｔ４、ｔ８、及びｔｉである。厚みｔ４及びｔ８は１０マイクロメートル未満、例えば３から５マイクロメートルの範囲内とすることができる。図２１の実施形態において、ｔ４は５マイクロメートルであり、ｔ８は３マイクロメートルである。厚みｔｉは、２０マイクロメートル未満、例えば５から１０マイクロメートルの範囲内とすることができる。図２１の実施形態において、ｔｉは７マイクロメートルである。
【００６４】
上記説明から明らかなように、第１の配線層３は、第１の配線層３の導電線４内を伝わる信号による電磁干渉からコンポーネントを保護するように設計することができる。そのような一つの実施形態において、コンポーネント１は半導体チップであり、第１の配線層３及び第２の配線層７はほぼ平らでかつ平行である。また、コンポーネント１及び第１の配線層３の間に位置する導電パターンの一部は、第１の配線層３の導電線４を伝わる信号による電磁干渉から半導体コンポーネントを保護するために、ほぼ途切れがない。
【００６５】
第１の配線層３内の信号による電磁干渉からコンポーネントを保護するための他の実施形態によれば、コンポーネント１は第１の配線層３に向かい合う第１の表面を有し、接点端子２の少なくとも幾つかは第１の表面上にある。第１の表面は第１の面積を有し、第１の導電パターンは、前記第１の面積より大きい第２の面積を有するプレートを画成する。さらに、プレートは、コンポーネント１及び第１の配線層３の間に位置する導電パターンの一部を含み、接点素子６が通過する少なくとも一つの開口９を備える。
【００６６】
上述の記載は、本発明を例示するだけであり、請求項によって請求される保護の範囲を制限することを意図としない。請求項はまた、それの均等物を包摂し、文字通り解釈されないことを意図とする。
【符号の説明】
【００６７】
１    コンポーネント
２    接点端子
３    第1の配線層
４    導電線
５    誘電体
６    接点素子
７    第２の配線層
８    第１の導電パターン
９    開口
１０  第３の配線層
１１  第２の導電パターン
１２  垂直導体
１３  第４の配線層
１４  端子パッド
１６  コンタクトホール
１７  キャリア箔
１８  絶縁接着剤
【図１】
2010183084.tif 000003
【図２】
2010183084.tif 000004
【図３】
2010183084.tif 000005
【図４】
2010183084.tif 000006
【図５】
2010183084.tif 000007
【図６】
2010183084.tif 000008
【図７】
2010183084.tif 000009
【図８】
2010183084.tif 000010
【図９】
2010183084.tif 000011
【図１０】
2010183084.tif 000012
【図１１】
2010183084.tif 000013
【図１２】
2010183084.tif 000014
【図１３】
2010183084.tif 000015
【図１４】
2010183084.tif 000016
【図１５】
2010183084.tif 000017
【図１６】
2010183084.tif 000018
【図１７】
2010183084.tif 000019
【図１８】
2010183084.tif 000020
【図１９】
2010183084.tif 000021
【図２０】
2010183084.tif 000022
【図２１】
2010183084.tif 000023
【外国語明細書】
2010183084000001.pdf