【手続補正書】
【提出日】平成16年9月22日(2004.9.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に形成される半導体記憶装置であって、
出力端子と、
前記出力端子に外部電源から電流を供給する第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタのゲート電位を第１の内部制御信号に応じて駆動する第１の駆動手段と、
前記第１のＭＯＳトランジスタの基板部の電位を前記第１の内部制御信号に応じて駆動する第２の駆動手段を備える半導体記憶装置。
【請求項２】
前記第２の駆動手段は、
前記第１のＭＯＳトランジスタが非導通時には、前記第１のＭＯＳトランジスタの基板−ソース間の電位差が所定の電位差となるように、前記第１のＭＯＳトランジスタの基板部の電位を駆動し、
前記第１のＭＯＳトランジスタが導通時には、前記第１のＭＯＳトランジスタの基板−ソース間の電位差が、前記所定の電位差より小さくなるように、前記第１のＭＯＳトランジスタの基板部の電位を駆動する、請求項１記載の半導体記憶装置。
【請求項３】
外部電源電位よりさらに高電位である昇圧電位を発生する昇圧手段をさらに備え、
前記第１の駆動手段は、
前記第１の内部制御信号の高電位レベルを前記第１のＭＯＳトランジスタのゲートに与えられる高電位レベルである前記昇圧電位に変換するレベル変換手段を含む、請求項２記載の半導体記憶装置。
【請求項４】
前記第２の駆動手段は、
前記外部電源から供給される電流を受けて前記第１のＭＯＳトランジスタの基板部の電位を駆動し、
前記第１のＭＯＳトランジスタを導通状態へと変化させる第１の内部信号の活性化に応じて、前記第２の駆動手段が前記第１のＭＯＳトランジスタの基板部に供給する電流を受けて、前記出力端子の電位レベルを駆動する整流手段をさらに備える、請求項２記載の半導体記憶装置。
【請求項５】
前記出力端子と接地ノードとの間に接続され、第２の内部制御信号に応じて前記出力端子の電位を駆動する第２のスイッチング手段をさらに備え、
前記第２のスイッチング手段は、
第２のＭＯＳトランジスタを含み、
前記第１のＭＯＳトランジスタは、
第２導電型であり、前記半導体基板の主表面に形成された第１導電型の第１のウェル領域に配置され、
前記第２のＭＯＳトランジスタは、
前記第２導電型であり、前記半導体基板の主表面に形成された前記第１導電型の第２のウェル領域に配置され、
前記第１のウェル領域は、
前記第２のウェル領域と電気的に分離されており、
前記第２の駆動手段は、前記第１のＭＯＳトランジスタの導通と同時に、前記第１のウェル領域の電位を駆動する、請求項２記載の半導体記憶装置。
【請求項６】
出力端子と、
外部電源電位よりさらに高電位である昇圧電位を発生する昇圧手段と、
前記出力端子に、第１の内部制御信号に応じて外部電源から電流を供給する第１のＭＯＳトランジスタと、
前記昇圧手段から電流供給を受け、前記第１のＭＯＳトランジスタのゲートに前記第１の内部制御信号に応じた電流を供給する、第３のスイッチング手段と、
前記外部電源からの電流を供給する電流制限手段と、
前記第１のＭＯＳトランジスタのゲートが前記昇圧電位となる際に前記電流手段の電流を受け、前記第１の内部制御信号に応じて、前記第１のＭＯＳトランジスタのゲートに電流を供給する第４のスイッチング手段とを備える、半導体記憶装置。
【請求項７】
外部電源電位よりさらに高電位である昇圧電位を発生する昇圧手段をさらに備え、
前記第１の駆動手段は、前記昇圧手段から電流供給を受け、前記第１のＭＯＳトランジスタのゲートに前記第１の内部制御信号に応じた電流を供給する第３のスイッチング手段と、
前記外部電源からの電流を供給する電流制限手段と、
前記第１のＭＯＳトランジスタのゲートが前記昇圧電位となる際に、前記電流制限手段の電流を受け、前記第１の内部制御信号に応じて、前記第１のＭＯＳトランジスタのゲートに電流を供給する第４のスイッチング手段とを備える、請求項５記載の半導体記憶装置。
【請求項８】
前記電流制限手段は、
前記昇圧電位をゲートに受けて前記外部電源からの電流を供給する、第２のＭＯＳトランジスタを含む、請求項６もしくは７に記載の半導体記憶装置。
【請求項９】
外部電源電位よりさらに高電位である昇圧電位を発生する昇圧手段をさらに備え、
前記第２の駆動手段は、
前記第１の内部制御信号の高電位レベルを前記外部電源電位に変換する第１のレベル変換手段と、
前記第１のレベル変換手段の出力を受け、前記第１のＭＯＳトランジスタの基板部の電位を駆動する基板部駆動手段とを含み、
前記第１の駆動手段は、
前記第１の内部制御信号の高電位レベルを前記昇圧電位に変換する第２のレベル変換手段と、
前記第２のレベル変換手段の出力を受ける遅延手段と、
前記遅延手段の出力を受け、前記第１のＭＯＳトランジスタのゲート電位を駆動するプレブースト手段とを含み、
前記プレブースト手段は、
前記昇圧手段から電流供給を受けて、前記第１のＭＯＳトランジスタのゲートに前記遅延手段の出力に応じて電流を供給する第２のＭＯＳトランジスタと、
前記外部電源からの電流を供給する電流制限手段と、
前記第１のＭＯＳトランジスタのゲートが前記昇圧電位となる際に、前記電流制限手段の電流を受け、前記第１のレベル変換手段の出力に応じて、前記第１のＭＯＳトランジスタのゲートに電流を供給する第３のＭＯＳトランジスタを含む、請求項２記載の半導体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
請求項４記載の半導体記憶装置は、請求項２記載の半導体記憶装置の構成に加えて、第２の駆動手段は、外部電源から供給される電流を受けて、第１のＭＯＳトランジスタの基板部の電位を駆動し、第１のＭＯＳトランジスタを導通状態へと変化させる第１の内部信号の活性化に応じて、第２の駆動手段が第１のＭＯＳトランジスタの基板部に供給する電流を受けて、出力端子の電位レベルを駆動する整流手段をさらに備える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
請求項５記載の半導体記憶装置は、請求項２記載の半導体記憶装置の構成に加えて、出力端子と接地ノードとの間に接続され、第２の内部制御信号に応じて出力端子の電位を駆動する、第２のスイッチング手段をさらに備え、第２のスイッチング手段は、第２のＭＯＳトランジスタを含み、第１のＭＯＳトランジスタは、半導体基板の主表面に形成された第１導電型の第１のウェル領域に配置され、第２のＭＯＳトランジスタは、半導体基板の主表面に形成された第１導電型の第２のウェル領域に配置され、第１のウェル領域は、第２のウェル領域と電気的に分離されており、第２の駆動手段は、第１のＭＯＳトランジスタの導通と同時に、第１のウェル領域の電位を駆動する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
請求項６記載の半導体記憶装置は、出力端子と、外部電源電位よりさらに高電位である昇圧電位を発生する昇圧手段と、出力端子に第１の内部制御信号に応じて外部電源から電流を供給する第１のＭＯＳトランジスタと、昇圧手段から電流供給を受け、第１のＭＯＳトランジスタのゲートに第１の内部制御信号に応じた電流を供給する、第３のスイッチング手段と、外部電源からの電流を供給する電流制限手段と、第１のＭＯＳトランジスタのゲートが昇圧電位となる際に電流手段の電流を受け、第１の内部制御信号に応じて、前記第１のＭＯＳトランジスタのゲートに電流を供給する第４のスイッチング手段とを備える。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
請求項７記載の半導体記憶装置は、請求項５記載の半導体記憶装置の構成において、外部電源電位よりさらに高電位である昇圧電位を発生する昇圧手段をさらに備え、第１の駆動手段は、昇圧手段から電流供給を受け、第１のＭＯＳトランジスタのゲートに第１の内部制御信号に応じた電流を供給する第３のスイッチング手段と、外部電源からの電流を供給する電流制限手段と、第１のＭＯＳトランジスタのゲートが前記昇圧電位となる際に、電流制限手段の電流を受け、第１の内部制御信号に応じて第１のＭＯＳトランジスタのゲートに電流を供給する第４のスイッチング手段とを備える。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
請求項８記載の半導体記憶装置は、請求項６もしくは７に記載の半導体記憶装置の構成において、電流制限手段は、昇圧電位をゲートに受けて外部電源からの電流を供給する、第２のＭＯＳトランジスタを含む。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
請求項９記載の半導体記憶装置は、請求項２記載の半導体記憶装置の構成において、外部電源電位よりさらに高電位である昇圧電位を発生する昇圧手段をさらに備え、第２の駆動手段は、第１の内部制御信号の高電位レベルを外部電源電位に変換する第１のレベル変換手段と、第１のレベル変換手段の出力を受け、第１のＭＯＳトランジスタの基板部の電位を駆動する基板部駆動手段とを含み、第１の駆動手段は、第１の内部制御信号の高電位レベルを昇圧電位に変換する第２のレベル変換手段と、第２のレベル変換手段の出力を受ける遅延手段と、遅延手段の出力を受け第１のＭＯＳトランジスタのゲート電位を駆動するプレブースト手段とを含み、プレブースト手段は、昇圧手段から電流供給を受けて、第１のＭＯＳトランジスタのゲートに遅延手段の出力に応じて電流を供給する第２のＭＯＳトランジスタと、外部電源からの電流を供給する電流制限手段と、第１のＭＯＳトランジスタのゲートが昇圧電位となる際に、電流制限手段の電流を受け、第１のレベル変換手段の出力に応じて、第１のＭＯＳトランジスタのゲートに電流を供給する第３のＭＯＳトランジスタを含む。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１７７
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１７８
【補正方法】削除
【補正の内容】
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１７９
【補正方法】削除
【補正の内容】
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１８０
【補正方法】削除
【補正の内容】
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０１８１
【補正方法】削除
【補正の内容】
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０１８２
【補正方法】変更
【補正の内容】
【０１８２】
請求項６記載の半導体記憶装置は、出力端子より“Ｈ”レベルを出力する際に出力トランジスタのゲートを駆動する電流を内部昇圧電位Ｖｐｐ発生回路とともに外部電源からも供給する。そのため内部昇圧電位Ｖｐｐ発生回路での消費電流を小さくできる。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０１８３
【補正方法】削除
【補正の内容】
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０１８４
【補正方法】削除
【補正の内容】
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０１８５
【補正方法】変更
【補正の内容】
【０１８５】
請求項７記載の半導体記憶装置は、請求項５記載の半導体記憶装置が奏する効果に加えて、出力端子より“Ｈ”レベルを出力する際に出力トランジスタのゲートを駆動する電流を内部昇圧電位Ｖｐｐ発生回路とともに外部電源からも供給する。そのため内部昇圧電位Ｖｐｐ発生回路での消費電流を小さくできる。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０１８６
【補正方法】削除
【補正の内容】
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０１８７
【補正方法】変更
【補正の内容】
【０１８７】
請求項９記載の半導体記憶装置は、請求項２記載の半導体記載の半導体記憶装置が奏する効果に加えて、出力端子より“Ｈ”レベルを出力する際に出力トランジスタのゲートを駆動する電流を内部昇圧電位Ｖｐｐ発生回路とともに外部電源からも供給する。そのため内部昇圧電位Ｖｐｐ発生回路での消費電流を小さくできる。また、プレブースト回路中に含まれるレベル変換部と基板駆動回路中に含まれるレベル変換回路とを共用する構成となっているので、回路素子数が低減できる。