【手続補正書】
【提出日】令和2年11月17日(2020.11.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリ・デバイスであって、
前記メモリ・デバイスおよび複数のメモリ・セルを制御する制御ユニットを備え、前記複数のメモリ・セルが、
第１の端子と、
第２の端子と、
複数の抵抗状態で情報を記憶する相変化材料を含む相変化セグメントとを備え、前記相変化セグメントが、前記第１の端子と前記第２の端子との間に配置され、前記相変化材料がアンチモンからなり、前記相変化セグメントの寸法のうちの少なくとも１つが１５ナノメートルより小さい、メモリ・デバイス。
【請求項２】
前記制御ユニットが、書込みモードで書込み電圧を電気プログラミング・パルスとして前記第１の端子および前記第２の端子に印加するように構成され、前記プログラミング・パルスの立下りエッジの勾配が、メルトクエンチ・プロセスを介して非晶相を生成し、前記非晶相の再結晶化を防止するのに十分なほどクエンチ速度が速くなるように構成される、請求項１に記載のメモリ・デバイス。
【請求項３】
前記制御ユニットが、書込みモードで書込み電圧を電気プログラミング・パルスとして前記第１の端子および前記第２の端子に印加するように構成され、前記電気プログラミング・パルスの立下りエッジ持続時間が１２ナノ秒未満である、請求項１に記載のメモリ・デバイス。
【請求項４】
前記制御ユニットが、書込みモードで書込み電圧を電気プログラミング・パルスとして前記第１の端子および前記第２の端子に印加するように構成され、
前記メモリ・セルが、前記プログラミング・パルスの前記印加中、メルトクエンチ・プロセスを介して非晶相を生成し、前記非晶相の再結晶化を防止するのに十分なほど前記クエンチ速度が速くなるように設計された熱環境によって取り囲まれる、
請求項１に記載のメモリ・デバイス。
【請求項５】
前記制御ユニットが、書込みモードで書込み電圧を電気プログラミング・パルスとして前記第１の端子および前記第２の端子に印加するように構成され、
前記相変化材料が、隣接材料に接触する、または取り囲まれる、あるいはその両方であり、前記隣接材料が、前記隣接材料による再結晶化を防いで前記相変化材料の非晶相が安定化されるように選択される、
請求項１に記載のメモリ・デバイス。
【請求項６】
前記相変化セグメントに並列の導電性セグメント
をさらに備える、請求項１に記載のメモリ・デバイス。
【請求項７】
前記導電性セグメントの材料が、半導体材料、金属、および金属窒化物からなる群から選択される、請求項６に記載のメモリ・デバイス。
【請求項８】
前記相変化セグメントおよび前記導電性セグメントが、前記第１の端子と前記第２の端子との間の実質的に長さ全体にわたって互いに隣接し、互いに電気的に接触して配置される、請求項６に記載のメモリ・デバイス。
【請求項９】
前記メモリ・セルが、円筒形の形状を有する、請求項１に記載のメモリ・デバイス。
【請求項１０】
前記相変化セグメントが、前記相変化材料の単純な円筒として形成され、
前記単純な円筒の直径が１５ナノメートル未満である、請求項９に記載のメモリ・デバイス。
【請求項１１】
前記メモリ・セルが、多層円筒として形成され、前記多層円筒は、絶縁材料を含む内筒と、前記相変化セグメントを形成し、前記相変化材料を含む外筒とを備え、前記外筒の厚さは１５ナノメートル未満である、請求項９に記載のメモリ・デバイス。
【請求項１２】
前記メモリ・セルが、薄板状の形状を有し、前記相変化セグメントが、厚さ１０ナノメートル未満の薄板として形成される、請求項１に記載のメモリ・デバイス。
【請求項１３】
前記メモリ・セルが、多層円筒として形成され、前記多層円筒は、前記導電性セグメントを形成する内筒と、
前記相変化セグメントを形成し、前記相変化材料を含む中間筒と、絶縁材料を含む外筒とを備え、前記中間筒の厚さが１５ナノメートル未満である、請求項９に記載のメモリ・デバイス。
【請求項１４】
前記メモリ・セルが、多層円筒として形成され、前記多層円筒が、前記相変化セグメントを形成し、前記相変化材料を含む内筒と、前記導電性セグメントを形成する中間筒と、絶縁材料を含む外筒とを備え、前記内筒の厚さが１５ナノメートル未満である、請求項９に記載のメモリ・デバイス。
【請求項１５】
前記相変化セグメントの前記寸法のうちの少なくとも１つが１０ナノメートルより小さい、請求項１に記載のメモリ・デバイス。
【請求項１６】
前記電気プログラミング・パルスの立下りエッジ持続時間が８ナノ秒未満である、請求項３に記載のメモリ・デバイス。
【請求項１７】
前記デバイスが、前記書込みモードで、前記書込み電圧によってもたらされるセル電流に対して前記導電性セグメントによって提示される抵抗が、前記抵抗状態のいずれでも前記相変化セグメントの前記抵抗より高くなるように構成される、請求項２に記載のメモリ・デバイス。
【請求項１８】
前記デバイスが、読取りモードで読取り電圧を前記第１の端子および前記第２の端子に印加して前記抵抗状態を読み取るように構成される、請求項１に記載のメモリ・デバイス。
【請求項１９】
前記デバイスが、前記読取りモードで、前記読取り電圧によってもたらされるセル電流に対して前記導電性セグメントによって提示される抵抗が、前記抵抗状態のいずれでも前記メモリ・セルの前記非晶相の抵抗より低くなるように構成される、請求項１８に記載のメモリ・デバイス。
【請求項２０】
前記導電性セグメントが、前記相変化材料に接触して前記第１の端子と前記第２の端子との間の方向に延び、前記読取り電圧によってもたらされるセル電流に対して、前記抵抗状態のいずれでも前記相変化材料の前記非晶相より低い抵抗の電流路を提示するように配置され、前記より低い抵抗の電流路の長さが、前記非晶相のサイズに依存する、請求項１８に記載のメモリ・デバイス。
【請求項２１】
前記メモリ・デバイスが、ｓ＞２個のプログラム可能な抵抗状態で情報を記憶するように構成される、請求項１に記載のメモリ・デバイス。
【請求項２２】
メモリ・セルであって、
第１の端子と、
第２の端子と、
複数の抵抗状態で情報を記憶する相変化材料を含む相変化セグメントとを備え、前記相変化セグメントが、前記第１の端子と前記第２の端子との間に配置され、前記相変化材料がアンチモンからなり、前記相変化セグメントの寸法のうちの少なくとも１つが１５ナノメートルより小さい、メモリ・セル。
【請求項２３】
メモリ・デバイスを動作させる方法であって、
制御ユニットを使用してメモリ・デバイスを制御することであって、前記メモリ・デバイスが複数のメモリ・セルを含み、前記複数のメモリ・セルが、第１の端子、第２の端子、および複数の抵抗状態で情報を記憶する相変化材料を含む相変化セグメントを備え、前記相変化セグメントが、前記第１の端子と前記第２の端子との間に配置され、前記相変化材料がアンチモンからなり、前記相変化セグメントの前記寸法のうちの少なくとも１つが１５ナノメートルより小さい、前記制御することと、
前記制御ユニットによって、読取りモードで読取り電圧を前記第１の端子および前記第２の端子に印加して前記抵抗状態を読み取ることと、
前記制御ユニットによって、書込みモードで書込み電圧を電気プログラミング・パルスとして前記第１の端子および前記第２の端子に印加して前記抵抗状態を書き込むこととを含み、前記電気プログラミング・パルスの立下りエッジ持続時間が１２ナノ秒未満である、方法。
【請求項２４】
メモリ・デバイスの動作を制御する制御ユニットであって、
メモリ・デバイスの前記動作を制御する制御ユニットを備え、前記メモリ・デバイスが複数のメモリ・セルを含み、前記複数のメモリ・セルが、
第１の端子と、第２の端子と、複数の抵抗状態で情報を記憶する相変化材料を含む相変化セグメントとを備え、前記相変化セグメントが、前記第１の端子と前記第２の端子との間に配置され、前記相変化材料がアンチモンからなり、前記相変化セグメントの寸法のうちの少なくとも１つが１５ナノメートルより小さく、
前記制御ユニットが、読取りモードで読取り電圧を前記第１の端子および前記第２の端子に印加して前記抵抗状態を読み取り、書込みモードで書込み電圧を電気プログラミング・パルスとして前記第１の端子および前記第２の端子に印加して前記抵抗状態を書き込むように構成され、前記プログラミング・パルスの立下りエッジの勾配が、クエンチ速度が前記相変化材料の結晶化を防止するのに十分になるように構成される、制御ユニット。
【請求項２５】
メモリ・デバイスを動作させるコンピュータ・プログラムであって、
制御ユニットを使用してメモリ・デバイスを制御することであって、前記メモリ・デバイスが複数のメモリ・セルを含み、前記複数のメモリ・セルが、第１の端子、第２の端子、および複数の抵抗状態で情報を記憶する相変化材料を含む相変化セグメントを備え、前記相変化セグメントが、前記第１の端子と前記第２の端子との間に配置され、前記相変化材料がアンチモンからなり、前記相変化セグメントの前記寸法のうちの少なくとも１つが１５ナノメートルより小さい、前記制御することと、
前記制御ユニットによって、読取りモードで読取り電圧を前記第１の端子および前記第２の端子に印加して前記抵抗状態を読み取ることと、
前記制御ユニットによって、書込みモードで書込み電圧を電気プログラミング・パルスとして前記第１の端子および前記第２の端子に印加して前記抵抗状態を書き込むこととを含み、前記電気プログラミング・パルスの立下りエッジ持続時間が１２ナノ秒未満である、前記ステップを前記制御ユニットに実行させるコンピュータ・プログラム。