【手続補正書】
【提出日】平成17年7月29日(2005.7.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置、パルス出力回路、シフトレジスタ、ゲート信号線駆動回路、ソース信号線駆動回路、表示装置及び電子機器
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲートに第１の信号が入力され、ソースまたはドレインの一方に第２の信号が入力される第１のトランジスタと、
ゲートが前記第１のトランジスタのソースまたはドレインの他方と電気的に接続され、ソースまたはドレインの一方に第３の信号が入力される第２のトランジスタと、
ゲートに前記第１の信号が入力され、ソースまたはドレインの一方に所定の電位が入力され、ソースまたはドレインの他方が前記第２のトランジスタのソースまたはドレインの他方と電気的に接続される第３のトランジスタと、
を有することを特徴とする半導体装置。
【請求項２】
ゲートが第１の配線と電気的に接続され、ソースまたはドレインの一方が第２の配線と電気的に接続される第１のトランジスタと、
ゲートが前記第１のトランジスタのソースまたはドレインの他方と電気的に接続され、ソースまたはドレインの一方が第３の配線と電気的に接続され、ソースまたはドレインの他方が第４の配線と電気的に接続される第２のトランジスタと、
ゲートが前記第１の配線と電気的に接続され、ソースまたはドレインの一方が第５の配線と電気的に接続され、ソースまたはドレインの他方が前記第４の配線と電気的に接続される第３のトランジスタと、
を有することを特徴とする半導体装置。
【請求項３】
第１のトランジスタ乃至第３のトランジスタを有し、
前記第１のトランジスタのゲートは、第１の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの一方は、第２の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソースまたはドレインの一方は、第３の配線と電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方は、第４の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第３のトランジスタのソースまたはドレインの一方は、第５の配線と電気的に接続され、
前記第３のトランジスタのソースまたはドレインの他方は、前記第４の配線と電気的に接続され、
前記第１の配線には第１のクロック信号が供給され、
前記第３の配線には第２のクロック信号が供給され、
前記第５の配線には所定の電位が印加され、
前記第２の配線にはパルスが供給され、
前記第４の配線にはパルスが供給されることを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一項において、前記第２のトランジスタのゲートとソースまたはドレインの一方との間、あるいは前記第２のトランジスタのゲートとソースまたはドレインの他方との間に容量手段を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一項において、前記第１のトランジスタ乃至第３のトランジスタはいずれも同一導電型であることを特徴とする半導体装置。
【請求項６】
請求項５において、
前記導電型とは、Ｎチャネル型であることを特徴とする半導体装置。
【請求項７】
請求項５において、
前記導電型とは、Ｐチャネル型であることを特徴とする半導体装置。
【請求項８】
入力端子及び出力端子を備える第１のパルス出力回路及び第２のパルス出力回路を有し、
前記第１のパルス出力回路及び前記第２のパルス出力回路は、第１のトランジスタ乃至第３のトランジスタをそれぞれ有し、
前記第１のパルス出力回路の前記第１のトランジスタのゲートは、第１の配線と電気的に接続され、
前記第１のパルス出力回路の前記第１のトランジスタのソースまたはドレインの一方は、前記第１のパルス出力回路の入力端子と電気的に接続され、
前記第１のパルス出力回路の前記第１のトランジスタのソースまたはドレインの他方は、前記第１のパルス出力回路の前記第２のトランジスタのゲートと電気的に接続され、
前記第１のパルス出力回路の前記第２のトランジスタのソースまたはドレインの一方は、第３の配線と電気的に接続され、
前記第１のパルス出力回路の前記第２のトランジスタのソースまたはドレインの他方は、前記第１のパルス出力回路の出力端子と電気的に接続され、
前記第１のパルス出力回路の前記第３のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第１のパルス出力回路の前記第３のトランジスタのソースまたはドレインの一方は、第５の配線と電気的に接続され、
前記第１のパルス出力回路の前記第３のトランジスタのソースまたはドレインの他方は、前記第１のパルス出力回路の出力端子と電気的に接続され、
前記第２のパルス出力回路の前記第１のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２のパルス出力回路の前記第１のトランジスタのソースまたはドレインの一方は、前記第２のパルス出力回路の入力端子と電気的に接続され、
前記第２のパルス出力回路の前記第１のトランジスタのソースまたはドレインの他方は、前記第２のパルス出力回路の前記第２のトランジスタのゲートと電気的に接続され、
前記第２のパルス出力回路の前記第２のトランジスタのソースまたはドレインの一方は、第４の配線と電気的に接続され、
前記第２のパルス出力回路の前記第２のトランジスタのソースまたはドレインの他方は、前記第２のパルス出力回路の出力端子と電気的に接続され、
前記第２のパルス出力回路の前記第３のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第２のパルス出力回路の前記第３のトランジスタのソースまたはドレインの一方は、前記第５の配線と電気的に接続され、
前記第２のパルス出力回路の前記第３のトランジスタのソースまたはドレインの他方は、前記第２のパルス出力回路の出力端子と電気的に接続され、
前記第１のパルス出力回路の前記出力端子と前記第２のパルス出力回路の前記入力端子が電気的に接続されていることを特徴とするパルス出力回路。
【請求項９】
請求項８において、前記第１の配線には第１のクロック信号が供給され、
前記第２の配線には第２のクロック信号が供給され、
前記第３の配線には第３のクロック信号が供給され、
前記第４の配線には第４のクロック信号が供給され、
前記第５の配線には所定の電位が印加されていることを特徴とするパルス出力回路。
【請求項１０】
請求項８又は９において、前記第２のトランジスタのゲートとソースまたはドレインの一方との間、あるいは前記第２のトランジスタのゲートとソースまたはドレインの他方との間に容量手段を有することを特徴とするパルス出力回路。
【請求項１１】
請求項８乃至１０のいずれか一項において、前記第１のトランジスタ乃至第３のトランジスタはいずれも同一導電型であることを特徴とするパルス出力回路。
【請求項１２】
請求項１１において、
前記導電型とは、Ｎチャネル型であることを特徴とするパルス出力回路。
【請求項１３】
請求項１１において、
前記導電型とは、Ｐチャネル型であることを特徴とするパルス出力回路。
【請求項１４】
第１のトランジスタ乃至第３のトランジスタを備え、
前記第１のトランジスタのゲートが、第１の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの一方が、第２の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方が、前記第２のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソースまたはドレインの一方が、第３の配線と電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方が、第４の配線と電気的に接続され、
前記第３のトランジスタのゲートが、前記第１の配線と電気的に接続され、
前記第３のトランジスタのソースまたはドレインの一方が、第５の配線と電気的に接続され、
前記第３のトランジスタのソースまたはドレインの他方が、前記第４の配線と電気的に接続されているパルス出力を複数段有し、
第１のクロック信号線乃至第４のクロック信号線と、スタートパルス入力線とを有し、
４ｎ−３段目(ｎは自然数、１≦ｎ)の前記パルス出力において、
前記第１の配線は、前記第１のクロック信号線と電気的に接続され、
前記第２の配線は、ｎ＝１のとき、前記スタートパルス入力線と電気的に接続され、ｎ≠１のとき、４(ｎ−１)段目の前記パルス出力回路の前記第４の配線と電気的に接続され、
前記第３の配線は、前記第３のクロック信号線と電気的に接続され、
４ｎ−２段目の前記パルス出力回路において、
前記第１の配線は、前記第２のクロック信号線と電気的に接続され、
前記第２の配線は、前記４ｎ−３段目の前記パルス出力回路の前記第４の配線と電気的に接続され、
前記第３の配線は、前記第４のクロック信号線と電気的に接続され、
４ｎ−１段目の前記パルス出力回路において、
前記第１の配線は、前記第３のクロック信号線と電気的に接続され、
前記第２の配線は、前記４ｎ−２段目の前記パルス出力回路の前記第４の配線と電気的に接続され、
前記第３の配線は、前記第１のクロック信号線と電気的に接続され、
４ｎ段目の前記パルス出力回路において、
前記第１の配線は、前記第４のクロック信号線と電気的に接続され、
前記第２の配線は、前記４ｎ−１段目の前記パルス出力回路の前記第４の配線と電気的に接続され、
前記第３の配線は、前記第２のクロック信号線と電気的に接続され、
第１のクロック信号乃至第４のクロック信号と、スタートパルスとにしたがって順次サンプリングパルスを出力することを特徴とするシフトレジスタ。
【請求項１５】
請求項１４において、前記第２のトランジスタのゲートとソースまたはドレインの一方との間、あるいは前記第２のトランジスタのゲートとソースまたはドレインの他方との間に容量手段を有することを特徴とするシフトレジスタ。
【請求項１６】
請求項１４または１５において、前記第１のトランジスタ乃至第３のトランジスタはいずれも同一導電型であることを特徴とするシフトレジスタ。
【請求項１７】
請求項１６において、
前記導電型とは、Ｎチャネル型であることを特徴とするシフトレジスタ。
【請求項１８】
請求項１６において、
前記導電型とは、Ｐチャネル型であることを特徴とするシフトレジスタ。
【請求項１９】
請求項１乃至請求項１８のいずれか１項に記載の半導体装置、パルス出力回路又はシフトレジスタを用いたことを特徴とするゲート信号線駆動回路。
【請求項２０】
請求項１乃至請求項１８のいずれか１項に記載の半導体装置、パルス出力回路又はシフトレジスタを用いたことを特徴とするソース信号線駆動回路。
【請求項２１】
請求項１９又は２０に記載のゲート信号線駆動回路又はソース信号線駆動回路を用いたことを特徴とする表示装置。
【請求項２２】
請求項２１に記載の表示装置を用いたことを特徴とする電子機器。