【手続補正書】
【提出日】令和2年6月18日(2020.6.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電流を導電するチャネルであって、第１のチャネル部分と前記第１のチャネル部分の下の第２のチャネル部分とを含む前記チャネルと、
第１のゲートと前記第１のチャネル部分との間に配置された第１のメモリセル構造体であって、前記第１のメモリセル構造体は、第１の電荷蓄積領域と第１の電荷阻止領域とを含み、前記第１の電荷阻止領域は、前記第１の電荷蓄積領域と前記第１のゲートとの間に配置され、前記第１の電荷阻止領域は酸窒化ケイ素を含み、前記第１の電荷蓄積領域は窒化ケイ素を含む、前記第１のメモリセル構造体と、
前記第１のメモリセル構造体の下にあり、第２のゲートと前記第２のチャネル部分との間に配置された第２のメモリセル構造体であって、前記第２のメモリセル構造体は、第２の電荷蓄積領域と第２の電荷阻止領域とを含み、前記第２の電荷阻止領域は、前記第２の電荷蓄積領域と前記第２のゲートとの間に配置され、前記第２の電荷阻止領域は酸窒化ケイ素を含み、前記第２の電荷蓄積領域は窒化ケイ素を含む、前記第２のメモリセル構造体と、
前記第１及び第２のゲートの間、並びに前記第１及び第２のメモリセル構造体の間に配置された空所と、
前記空所の上方の、及び低密度の二酸化ケイ素によって前記空所から離隔された導電材料を含む前記第１のゲートと、
前記空所の下の、及び低密度の二酸化ケイ素によって前記空所から離隔された導電材料を含む前記第２のゲートと、
前記第１の電荷蓄積領域の前記窒化ケイ素と前記空所との間の第１のライナーと、
前記第２の電荷蓄積領域の前記窒化ケイ素と前記空所との間の第２のライナーと、
前記第１のゲートと前記第１の電荷阻止領域との間にある第１の誘電障壁領域と、
前記第２のゲートと前記第２の電荷阻止領域との間にある第２の誘電障壁領域と
を含み、
前記第１及び第２の誘電障壁領域は高比誘電率材料を含み、前記第１の誘電障壁領域の前記高比誘電率材料の縁は前記空所に直接接し、前記第２の誘電障壁領域の前記高比誘電率材料の縁は前記空所に直接接する、
アセンブリ。
【請求項２】
前記第１及び第２のライナーは酸窒化ケイ素を含む、請求項１に記載のアセンブリ。
【請求項３】
前記第１の電荷阻止領域は、前記第１の電荷阻止領域の前記酸窒化ケイ素と前記第１の電荷蓄積領域の前記窒化ケイ素との間に二酸化ケイ素を含み、前記第２の電荷阻止領域は、前記第２の電荷阻止領域の前記酸窒化ケイ素と前記第２の電荷蓄積領域の前記窒化ケイ素との間に二酸化ケイ素を含む、請求項１に記載のアセンブリ。
【請求項４】
交互の第１及び第２のレベルのスタックを通じて第１の開口部を形成することであって、前記第１のレベルは窒化ケイ素を含み、前記第２のレベルは二酸化ケイ素を含むことと、
前記第２のレベルの前記二酸化ケイ素の残存部分を残しつつ、前記第２のレベルの前記二酸化ケイ素の内の幾らかをメモリセル構造体と置き換えることであって、前記メモリセル構造体は、電荷阻止領域に隣接する電荷蓄積領域を含むことと、
前記第１の開口部内に、垂直方向に拡張するトンネリング材料を形成することであって、前記トンネリング材料は、前記メモリセル構造体の前記電荷蓄積領域に沿って拡張することと、
前記第１の開口部内に、及び前記トンネリング材料に隣接してチャネル材料を形成することと、
前記スタックを通じて第２の開口部を形成することであって、前記第２の開口部は、前記第２のレベルの前記二酸化ケイ素の前記残存部分を通じて、及び前記第１のレベルの前記窒化ケイ素を通じて拡張することと、
前記第２の開口部に沿って空洞を形成するために、前記第２のレベルの前記二酸化ケイ素の前記残存部分を除去することと、
前記空洞内に導電領域を形成することと、
前記導電領域の間に空所を形成するために、前記第１のレベルの前記窒化ケイ素を除去することと
を含む、アセンブリを形成する方法。
【請求項５】
前記第１のレベルの前記窒化ケイ素は第１の窒化ケイ素であり、前記第１の開口部を形成した後であって前記第２の開口部を形成する前に前記第１のレベルの前記第１の窒化ケイ素の内の幾らかを第２の窒化ケイ素と置き換えることを更に含み、前記空所を形成するための前記窒化ケイ素の前記除去は、前記第１及び第２の窒化ケイ素を除去することを含み、前記空所は、垂直方向に隣接するゲート間に領域を有し、垂直方向に隣接する前記メモリセル構造体の間に領域を有する、請求項４に記載の方法。
【請求項６】
交互の第１及び第２のレベルのスタックを通じて第１の開口部を形成することであって、前記第１のレベルは第１の材料を含み、前記第２のレベルは第２の材料を含むことと、
第１の間隙を形成するために前記第１の開口部に沿って前記第１のレベルの前記第１の材料を凹部加工することであって、前記第１の間隙は、前記第２のレベルの区域の間に垂直方向にあることと、
前記第１の間隙内に離隔構造体を形成することと、
第２の間隙を形成するために、及び前記第２の間隙に沿って前記第２の材料の残存部分を残すために、前記第１の開口部に沿って前記第２のレベルの前記第２の材料を凹部加工することであって、前記第２の間隙は、前記離隔構造体の区域の間に垂直方向にあり、前記第２の間隙の個々は、上部外周面、下部外周面、及び内部外周面を各々有することと、
前記第２の間隙の各々の前記上部外周面、前記内部外周面、及び前記下部外周面に沿って拡張するように、及び前記第２の間隙を狭めるように、誘電障壁材料のライナーを形成することと、
狭められた前記第２の間隙内に、及び前記第２のレベルに沿って第１の窒化ケイ素区域を形成することであって、垂直方向に隣接する前記第１の窒化ケイ素区域は、前記離隔構造体を含む介在領域によって相互から垂直方向に離隔されることと、
前記窒化ケイ素区域を酸化するために、及び前記離隔構造体を酸化するために酸化条件を利用することであって、酸化された前記窒化ケイ素区域は電荷阻止領域であり、酸化された前記離隔構造体はレッジであり、前記レッジの間に第３の間隙が垂直方向にあることと、
前記第３の間隙内に、及び前記電荷阻止領域に沿って第２の窒化ケイ素区域を形成することと、
前記第２の窒化ケイ素区域の縁を酸化することであって、酸化された前記縁は、前記第１の開口部に沿った縁を含み、前記レッジに沿った縁を含み、酸化されていない前記窒化ケイ素区域の残存領域は電荷捕獲領域であることと、
第４の間隙を残すために前記レッジを除去することであって、前記第４の間隙は、前記電荷捕獲領域の間に垂直方向にあることと、
前記第４の間隙内に第３の窒化ケイ素区域を形成することであって、前記第３の窒化ケイ素区域は、前記第１のレベルに沿い、前記第１の材料の残存部分に隣接することと、
前記第１の開口部内に、垂直方向に拡張するトンネリング材料を形成することであって、前記トンネリング材料は、前記第３の窒化ケイ素区域の縁に沿って、及び前記電荷捕獲領域に沿って拡張することと、
前記第１の開口部内に、及び前記トンネリング材料に隣接してチャネル材料を形成することと、
前記スタックを通じて第２の開口部を形成することであって、前記第２の開口部は、前記第１の材料の前記残存部分を通じて、及び前記第２の材料の前記残存部分を通じて拡張することと、
前記第２のレベルに沿って空洞を形成するために、前記第２のレベルの前記第２の材料の前記残存部分を除去することと、
前記空洞内に導電領域を形成することと、
前記第２の開口部に沿って空所を形成するために、前記第１の材料の前記残存部分及び前記第１のレベルの前記第３の窒化ケイ素区域を除去することと
を含む、アセンブリを形成する方法。
【請求項７】
前記第１の材料の前記残存部分及び前記第１のレベルの前記第３の窒化ケイ素区域の前記除去は、前記第２の開口部に隣接する前記導電領域の端部の周囲に拡張する絶縁ライナー領域を形成し、前記絶縁ライナー領域は、低密度の二酸化ケイ素を含む、請求項６に記載の方法。
【請求項８】
誘電障壁材料の前記ライナーの前記形成は、
前記第２の間隙の前記外周面に沿って、及び前記離隔構造体の外縁に沿ってコンフォーマルに拡張するように前記誘電障壁材料の層を形成することと、
前記誘電障壁材料の前記層に沿って窒化ケイ素の塊を形成することであって、窒化ケイ素の前記塊は、前記間隙内に、及び前記離隔構造体の前記外縁に沿って拡張することと、
窒化ケイ素の前記塊から前記第１の窒化ケイ素区域を形成するために、窒化ケイ素の前記塊の内の幾らかを除去することと、
窒化ケイ素の前記塊の内の前記幾らかを除去した後に、前記誘電障壁材料の前記ライナーを残しつつ、前記離隔構造体の前記縁に沿って前記縁から前記誘電材料を除去することと
を含む、請求項６に記載の方法。
【請求項９】
前記第１の材料は窒化ケイ素を含み、前記第２の材料は二酸化ケイ素を含む、請求項６に記載の方法。
【請求項１０】
前記第２の間隙を形成するための前記第２の材料の前記凹部加工は、前記第２の間隙の後部に沿って前記第１の材料の領域を露出する、請求項６に記載の方法。
【請求項１１】
前記離隔構造体は多結晶シリコンを含み、前記酸化条件の酸化は、前記窒化ケイ素区域の前記窒化ケイ素に沿うよりも前記多結晶シリコンに沿って多くの拡張を引き起こす、請求項６に記載の方法。
【請求項１２】
前記離隔構造体は多結晶シリコンを含み、前記酸化条件は、前記窒化ケイ素区域よりも速く前記多結晶シリコンを酸化する、請求項６に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００９５
【補正方法】変更
【補正の内容】
【００９５】
幾つかの実施形態は、電流を導電するためのチャネルを有するアセンブリを含む。チャネルは、第１のチャネル部分と、第１のチャネル部分の下の第２のチャネル部分とを含む。第１のメモリセル構造体は、第１のゲートと第１のチャネル部分との間に配置される。第１のメモリセル構造体は、第１の電荷蓄積領域と第１の電荷阻止領域とを含む。第１の電荷阻止領域は、第１の電荷蓄積領域と第１のゲートとの間に配置される。第１の電荷阻止領域は酸窒化ケイ素を含み、第１の電荷蓄積領域は窒化ケイ素を含む。第２のメモリセル構造体は、第１のメモリセル構造体の下にあり、第２のゲートと第２のチャネル部分との間に配置される。第２のメモリセル構造体は、第２の電荷蓄積領域と第２の電荷阻止領域とを含む。第２の電荷阻止領域は、第２の電荷蓄積領域と第２のゲートとの間に配置される。第２の電荷阻止領域は酸窒化ケイ素を含み、第２の電荷蓄積領域は窒化ケイ素を含む。空所は、第１及び第２のゲートの間、並びに第１及び第２のメモリセル構造体の間に配置される。第１のゲートは、空所の上方に、及び低密度の二酸化ケイ素により該空所から離隔された導電材料を含む。第２のゲートは、空所の下に、低密度の二酸化ケイ素により該空所から離隔された導電材料を含む。第１のライナーは、第１の電荷蓄積領域の窒化ケイ素と空所との間にある。第２のライナーは、第２の電荷蓄積領域の窒化ケイ素と空所との間にある。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2021507525.tif 000001