(57)【要約】【課題】信頼性の高い可動部を有する半導体装置の製造方法及び半導体装置を提供する。【解決手段】支柱２１と接続した上部駆動電極２３及び上部容量電極２５が、シリコン窒化膜２７を介して、梁状に延びている。つまり、離間し相対向した上部駆動電極２３の端部と上部容量電極２５の端部の、それぞれの上面に接して、上部駆動電極２３及び上部容量電極２５にほぼ並行して配設されたシリコン窒化膜２７が形成されている。シリコン窒化膜２７は、上部駆動電極２３及び上部容量電極２５となる導電膜の上面に、連続した工程としてＣＶＤ法により堆積され、その後、ＲＩＥ法でパターニングして形成されたものである。シリコン窒化膜２７は、膜厚や膜質に不連続や不均質な部分が少なく、上部駆動電極２３及び上部容量電極２５と密着性が良好に形成されている。【選択図】図１
2010135634.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に、ほぼ直線状に離間して配置された支持電極、下部駆動電極、及び下部容量電極を形成し、前記支持電極、前記下部駆動電極、及び前記下部容量電極の表面に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を被うように前記半導体基板の表面に犠牲膜を形成して、前記支持電極の表面の前記犠牲膜及び前記第１の絶縁膜に前記支持電極に通ずる開口を形成する工程と、
前記開口を埋め込み、前記犠牲膜の表面を被う導電体を形成し、前記導電体の上に、第２の絶縁膜を形成する工程と、
前記下部駆動電極と前記下部容量電極との隙間に対向する位置に、前記第２の絶縁膜を残すようにパターニングする工程と、
残された前記第２の絶縁膜の中央部の下側を通り、前記下部駆動電極と前記下部容量電極との前記隙間に対向する位置に分離溝を形成し、前記下部駆動電極と前記下部容量電極に対向する位置に前記導電体を残すようにパターニングする工程と、
前記導電体がパターニングされて除去された部分から前記犠牲膜を除去する工程と、
を備えていることを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の絶縁膜は、シリコン窒化膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記導電体は、ウェットエッチングで除去されることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第２の絶縁膜は、応力を制御して形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
半導体基板と、
前記半導体基板上面に形成された支持電極と、
前記半導体基板上面に、前記支持電極とは離間して形成された下部駆動電極と、
前記半導体基板上面に、前記支持電極及び前記下部駆動電極とは離間して、前記支持電極と前記下部駆動電極とを結ぶ方向に配設された下部容量電極と、
前記下部駆動電極と前記下部容量電極とを被覆する第１の絶縁膜と、
前記半導体基板の上面に垂直に、前記支持電極に接続された支柱電極と、
前記下部駆動電極に対向且つ離間して、前記支柱電極にほぼ垂直に接続された梁状の上部駆動電極と、
前記上部駆動電極の上面端部と面接触で接続され且つ並行に延在する第２の絶縁膜と、
前記下部容量電極に対向且つ離間して、前記支柱電極にほぼ垂直に、前記第２の絶縁膜と上面端部で接触して接続された梁状の上部容量電極と、
を備えていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可動部を有する半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
近年、微小なアクチュエータを利用したマイクロマシンもしくはＭＥＭＳ（Micro-Electro-Mechanical Systems）技術を使用した可変容量素子やスイッチ等に対する需要が高まっている。静電型アクチュエータを使用した可変容量素子等を有する半導体装置は、ＬＳＩ（Large Scale Integrated circuit）等の製造プロセスと整合性が良く、消費電力が比較的小さい等のために、鋭意開発が進められている。
【０００３】
例えば、半導体基板上に配置されたアンカー（支柱）には、駆動用上部電極（上部駆動電極）が固定され、半導体基板上には駆動用下部電極（下部駆動電極）とＲＦ用下部電極（下部容量電極）が形成され、ＲＦ用下部電極は駆動用下部電極間に配置され、駆動用下部電極上には、駆動用下部電極を覆うように絶縁膜が形成され、ＲＦ用下部電極上にはＲＦ用下部電極を覆うように絶縁膜が形成され、これらＲＦ用下部電極、ＲＦ用上部電極（上部容量電極）、及び絶縁膜により、可変容量素子が構成され、また、ＲＦ用上部電極と駆動用上部電極との間には絶縁体が挿入されており、ＲＦ用上部電極と駆動用上部電極とは電気的にアイソレートされ、ＲＦ用下部電極は、ＲＦ用上部電極と対向するように配置された半導体装置が開示されている（例えば、特許文献１参照。）。
【０００４】
しかしながら、開示された半導体装置は、可動部が機械動作をする上で、信頼性が十分でない可能性を有している。つまり、開示された半導体装置は、ＲＦ用上部電極と駆動用上部電極との間に絶縁体が挿入された構造をなしており、製造において、ＲＦ用上部電極と駆動用上部電極がパターニングされた後に、下部にある犠牲膜、ＲＦ用上部電極、及び駆動用上部電極の上に絶縁体を形成して、ＣＤＥ（Chemical Dry Etching）等で加工すると推測される。その際、絶縁体は、ＲＦ用上部電極及び駆動用上部電極の端部でカバレージが悪い部分が生じ、また、カバレージが悪い部分のエッチングは不均一になることがあり、絶縁体が細くまたは薄く形成される場合があるという問題を有している。
【特許文献１】特開２００７−２４２６０７号公報（第１６、１７頁、図３０Ａ）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、信頼性の高い可動部を有する半導体装置の製造方法及び半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様の半導体装置の製造方法は、半導体基板の表面に、ほぼ直線状に離間して配置された支持電極、下部駆動電極、及び下部容量電極を形成し、前記支持電極、前記下部駆動電極、及び前記下部容量電極の表面に第１の絶縁膜を形成する工程と、前記第１の絶縁膜を被うように前記半導体基板の表面に犠牲膜を形成して、前記支持電極の表面の前記犠牲膜及び前記第１の絶縁膜に前記支持電極に通ずる開口を形成する工程と、前記開口を埋め込み、前記犠牲膜の表面を被う導電体を形成し、前記導電体の上に、第２の絶縁膜を形成する工程と、前記下部駆動電極と前記下部容量電極との隙間に対向する位置に、前記第２の絶縁膜を残すようにパターニングする工程と、残された前記第２の絶縁膜の中央部の下側を通り、前記下部駆動電極と前記下部容量電極との前記隙間に対向する位置に分離溝を形成し、前記下部駆動電極と前記下部容量電極に対向する位置に前記導電体を残すようにパターニングする工程と、前記導電体がパターニングされて除去された部分から前記犠牲膜を除去する工程とを備えていることを特徴とする。
【０００７】
また、本発明の別態様の半導体装置は、半導体基板と、前記半導体基板上面に形成された支持電極と、前記半導体基板上面に、前記支持電極とは離間して形成された下部駆動電極と、前記半導体基板上面に、前記支持電極及び前記下部駆動電極とは離間して、前記支持電極と前記下部駆動電極とを結ぶ方向に配設された下部容量電極と、前記下部駆動電極と前記下部容量電極とを被覆する第１の絶縁膜と、前記半導体基板の上面に垂直に、前記支持電極に接続された支柱電極と、前記下部駆動電極に対向且つ離間して、前記支柱電極にほぼ垂直に接続された梁状の上部駆動電極と、前記上部駆動電極と面接触で接続され且つ並行に延在する第２の絶縁膜と、前記下部容量電極に対向且つ離間して、前記支柱電極にほぼ垂直に、前記第２の絶縁膜と上面端部で接触して接続された梁状の上部容量電極と
を備えていることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、信頼性の高い可動部を有する半導体装置の製造方法及び半導体装置を提供することが可能である。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例について、図面を参照しながら説明する。各図では、同一の構成要素には同一の符号を付す。
【実施例１】
【００１０】
本発明の実施例１に係る半導体装置の製造方法及び半導体装置について、図１乃至図４を参照しながら説明する。図１は半導体装置の構成を模式的に示す図で、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。図２は半導体装置の製造方法を工程順に模式的に示す構造断面図である。図３は図２に続く、半導体装置の製造方法を工程順に模式的に示す構造断面図である。図４は、半導体装置の動作の一形態を模式的に示す断面図である。
【００１１】
図１に示すように、半導体装置１は、半導体基板１０の相対向する平面の内の上面とする一方の面に形成された支持電極１１と、半導体基板１０上面に、支持電極１１とは離間して形成された下部駆動電極１３と、半導体基板１０上面に、支持電極１１及び下部駆動電極１３とは離間して、支持電極１１と下部駆動電極１３とを結ぶ方向に形成された下部容量電極１５と、下部駆動電極１３と下部容量電極１５とを被覆する第１の絶縁膜である絶縁膜１７と、半導体基板１０の上面に垂直に、支持電極１１に接続された支柱電極である支柱２１と、下部駆動電極１３に対向且つ離間して、支柱２１にほぼ垂直に接続された梁状の上部駆動電極２３と、上部駆動電極２３の上面に面接触で接続され且つ並行に延在する第２の絶縁膜であるシリコン窒化膜２７と、下部容量電極１５に対向且つ離間して、支柱２１にほぼ垂直に、シリコン窒化膜２７と上面端部で接触して接続された梁状の上部容量電極２５とを備えている。なお、半導体装置１の表面に形成された上部駆動電極２３等を、半導体装置１の表面に対して上とする。
【００１２】
図１（ａ）及び図１（ｂ）に示すように、半導体基板１０の上面に、一方の側から他方の側に、支持電極１１、下部駆動電極１３、下部容量電極１５、下部駆動電極１３、及び支持電極１１が、ほぼ直線状に互いに離間して、表面をほぼ同じ高さにして配置されている。支柱２１との接続部を除いた支持電極１１、下部駆動電極１３、及び下部容量電極１５を被うように、絶縁膜１７が配設されている。
【００１３】
支柱２１は支持電極１１の上面の一部と電気的及び機械的に接続されている。支柱２１の支持電極１１に対向する上端側の位置に、上部駆動電極２３が間に接続部を介して一体的に接続されている。つまり、上部駆動電極２３は、支持電極１１と下部駆動電極１３とが離間して存在しているのとは異なり、支持電極１１の上端側から下部駆動電極１３に相対する上側に至るまで連続して形成されている。
【００１４】
両側の支柱２１の間に順に配設された上部駆動電極２３、上部容量電極２５、及び上部駆動電極２３は、下部駆動電極１３、下部容量電極１５、及び下部駆動電極１３にそれぞれ対応するように、例えば、１〜２μｍ程度の空隙５１を置いて上側にほぼ直線状に配置されている。上部駆動電極２３と上部容量電極２５とは、互いに離間され、相対向する端部の上面側に接触して配設された短冊状のシリコン窒化膜２７が、互いを機械的に接続している。支柱２１に支えられた一連の上部駆動電極２３及び上部容量電極２５は、対応する下部駆動電極１３及び下部容量電極１５に対して、間隔を狭めたり、広げたり（空隙５１が間に存在）、機械的な動きが可能である。
【００１５】
支持電極１１、下部駆動電極１３、下部容量電極１５、支柱２１、上部駆動電極２３、及び上部容量電極２５は、アルミニウム（Ａｌ）、または、ＳｉもしくはＣｕ等を有するアルミニウム合金からなる。なお、これらの電極は、他に、例えば、Ｐｔ、Ｓｒ、Ｒｕ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、Ｃｕ、Ｎｉの内の少なくとも１つを主成分として含む材料で形成することが可能である。絶縁膜１７は、シリコン窒化膜、アルミニウム酸化膜、またはシリコン窒化膜とアルミニウム酸化膜との積層膜からなる。絶縁膜１７は、他に、例えば、シリコン酸化膜、シリコン酸窒化膜、またはこれらの内の少なくとも１つを含む積層膜等に置き換えることが可能である。
【００１６】
次に、半導体装置１の製造方法を説明する。製造方法を説明する中で、半導体装置１の構成の補足、使用される材料の補足等を行う。
【００１７】
図２（ａ）に示すように、例えば、表面に絶縁膜（図示略）を有するシリコンからなる半導体基板１０の上に、支持電極１１、下部駆動電極１３、及び下部容量電極１５となるＡｌからなる導電体がほぼ直線状に並び、且つ、下部容量電極１５を中央に、下部駆動電極１３及び支持電極１１がほぼ対称的な配置となるように、スパッタリング法により堆積され、エッチング加工等を含む周知のリソグラフィ法により、所望の形状にパターニングされる。なお、半導体基板１０には、予め、トランジスタ、抵抗、及び容量等の素子を含むＬＳＩの一部が形成されていることは可能である。
【００１８】
図２（ｂ）に示すように、支持電極１１、下部駆動電極１３、及び下部容量電極１５を被うように、半導体基板１０の表面に、例えば、ＣＶＤ（Chemical Vapor Deposition）法によりシリコン窒化膜からなる絶縁膜１７が形成される。なお、絶縁膜１７は、スパッタリング法で形成することは可能である。
【００１９】
図２（ｃ）に示すように、絶縁膜１７を被うように、例えば、感光性のポリイミドからなる犠牲膜３１が塗布法により形成され、次に、犠牲膜３１は、リソグラフィ法により、支持電極１１の上の絶縁膜１７に通ずる開口３２が形成される。なお、非感光性のポリイミドを使用することは可能で、例えば、フォトレジストを使用して、エッチング加工等を含む周知のリソグラフィ法により、パターニングすることができる。
【００２０】
図２（ｄ）に示すように、犠牲膜３１をマスクとして、開口３２の底部に露出した絶縁膜１７は、例えば、ＲＩＥ（Reactive Ion Etching）法によりエッチングされる。開口３２は、支持電極１１の上面に通ずる。
【００２１】
図２（ｅ）に示すように、開口３２を埋め込み、犠牲膜３１の表面を被うＡｌからなる導電膜３３がスパッタリング法により堆積され、導電膜３３の上に、連続した工程として、導電膜３３に対して圧縮する応力を有するシリコン窒化膜２７ａがＣＶＤ法により堆積される。
【００２２】
図３（ａ）に示すように、下部駆動電極１３と下部容量電極１５との隙間に対向する上部の位置にシリコン窒化膜２７を残すように、シリコン窒化膜２７ａの表面に、短冊状（図１（ａ）参照）のシリコン窒化膜２７となるようにパターニングされたフォトレジスト３８を形成する。
【００２３】
図３（ｂ）に示すように、フォトレジスト３８をマスクとして、例えば、ＲＩＥ法によりエッチングを行い、シリコン窒化膜２７を形成する。シリコン窒化膜２７は、フォトレジスト３８の下部で抉られることがほとんどなく、フォトレジスト３８の側面を延長するような形状に形成される。
【００２４】
図３（ｃ）に示すように、フォトレジスト３８を除去した後、シリコン窒化膜２７及び導電膜３３の表面にフォトレジスト３９を形成し、下部駆動電極１３と下部容量電極１５とにそれぞれ対向した上部駆動電極２３と上部容量電極２５とを分離するための開口４０を、シリコン窒化膜２７の中央部を通る位置に形成する。開口４０の底部には、シリコン窒化膜２７及び導電膜３３が露出する。なお、開口４０を形成すると同時に、図１（ａ）に示す上部駆動電極２３及び上部容量電極２５を膜厚方向に貫通した孔２６を形成するための開口を、フォトレジスト３９に形成しておくことが可能である。
【００２５】
図３（ｄ）に示すように、フォトレジスト３９をマスクとして、例えば、リン酸、硝酸、及び酢酸を主成分とする薬液によるエッチング法により、導電膜３３をエッチングする。開口４０の底部に露出した導電膜３３及びシリコン窒化膜２７の下部にある導電膜３３が、エッチングされて、分離溝である開口４１が形成される。ウェットエッチング法によって、開口４１は、フォトレジスト３９の開口４０につながる底面に沿った方向にもエッチングされるので、開口４０より幅の広い部分を有している。また、シリコン窒化膜２７の底面に沿った方向にもエッチングされて、シリコン窒化膜２７の下部にある導電膜３３が除去される。エッチング後、シリコン窒化膜２７は、中央部で開口４１を跨ぎ、両端部でそれぞれ分離された上部駆動電極２３及び上部容量電極２５の上面に接触している。
【００２６】
図１（ｂ）に示すように、フォトレジスト３９を除去した後、例えば、酸素プラズマを用いたＣＤＥ法により半導体基板１０の上方から犠牲膜３１がエッチングされる。エッチングガス等は、上部駆動電極２３と上部容量電極２５との間の開口４１、及び孔２６等から入り込み、犠牲膜３１と反応してガス化して、犠牲膜３１を除去する。その結果、図１に示す半導体装置１が完成する。
【００２７】
半導体装置１は、支持電極１１と接続された上部駆動電極２３及び下部駆動電極１３に、図示を省略した配線等を介して、駆動電圧が印加される。下部駆動電極１３と上部駆動電極２３の間に静電引力が発生して、両電極は引き合う。
【００２８】
図４に示すように、この静電引力により上部駆動電極２３が下部駆動電極１３の方に引き寄せられて、主に上部駆動電極２３及び上部駆動電極２３から支柱２１へ延びた接続部が撓み、上部容量電極２５が下部容量電極１５上の絶縁膜１７に接触する。その結果、下部容量電極１５と上部容量電極２５との間に、一定の容量を有するＭＩＭ（Metal Insulator Metal）キャパシタが構成される。そして、駆動電圧を切断すると、静電引力がなくなり、駆動電圧が印加される前の位置に戻り、容量は無視できる程度に小さくなる。下部容量電極１５と上部容量電極２５に、それぞれ、図示を省略した配線を接続することにより、半導体装置１は電圧印加に応じて一定の容量を持つ回路素子として利用可能となる。
【００２９】
上述したように、半導体装置１は、離間し相対向した上部駆動電極２３の端部と上部容量電極２５の端部の、それぞれの上面に接して、上部駆動電極２３及び上部容量電極２５にほぼ並行して配設されたシリコン窒化膜２７が形成されている。シリコン窒化膜２７は、上部駆動電極２３及び上部容量電極２５となる導電膜３３の上面に、連続した工程としてＣＶＤ法により堆積され、その後、ＲＩＥ法でパターニングして形成されたものである。つまり、シリコン窒化膜２７は、膜厚や膜質に不連続や不均質な部分が少なく、上部駆動電極２３及び上部容量電極２５と密着性が良好に形成されている。
【００３０】
その結果、下部駆動電極１３と上部駆動電極２３とを静電引力で引き合う機械的な運動を繰り返しても、シリコン窒化膜２７は、疲労性の破壊に至るような起点の発生を抑制することが可能となる。また、シリコン窒化膜２７は、上部駆動電極２３及び上部容量電極２５から剥がれる可能性も低くなる。つまり、半導体装置１は、信頼性の高い可動部を有するものとなる。
【実施例２】
【００３１】
本発明の実施例２に係る半導体装置の製造方法及び半導体装置について、図５を参照しながら説明する。図５は半導体装置の構成を模式的に示す図で、図５（ａ）は断面図、図５（ｂ）は図５（ａ）の一部を拡大して示す断面図である。実施例１の半導体装置の製造方法とは、シリコン窒化膜が残留応力を有している点が異なる。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略する。
【００３２】
図５に示すように、半導体装置２は、実施例１の半導体装置１のシリコン窒化膜２７を残留応力（圧縮応力）が発生するシリコン窒化膜６７に置き換えている。シリコン窒化膜６７は上部駆動電極２３及び上部容量電極２５の上面に接して、半導体基板１０に対して反対の方向に凸曲面を有する形状となっている（以下、「上に凸に曲がる」という）。
【００３３】
シリコン窒化膜６７の一端に接している上部駆動電極２３は、上部容量電極２５に対向する端部が、支柱２１と接続している接続部に比較して、半導体基板１０に近付く方向に曲げられている。
【００３４】
シリコン窒化膜６７の他端に接している上部容量電極２５は、上部駆動電極２３に対向する端部が、上部駆動電極２３の端部より更に、半導体基板１０に近付く位置にあり、上に凸に曲がったシリコン窒化膜６７に沿って曲げられている。上部容量電極２５は、シリコン窒化膜６７との接触がなくなると、シリコン窒化膜６７の曲がりとは逆に下に凸に曲げられて、中央部では半導体基板１０の表面にほぼ平行となる。
【００３５】
半導体装置２は、シリコン窒化膜６７の製造方法が、シリコン窒化膜２７と異なる他は、実施例１の半導体装置１の製造方法と同様である。シリコン窒化膜６７は、例えば、ＣＶＤ時の圧力を変化させることによって、半導体基板１０に対して反対の方向に凸曲面を有する形状に形成されている。シリコン窒化膜６７の応力は、ＣＶＤ時、例えば、高真空にすることにより圧縮応力を得ることができ、または、ＳｉＨ４の流量を下げると圧縮応力を得ることができ、または、ＮＨ３流量を下げると圧縮応力を得ることができる。また、例えば、２周波のＲＦ出力を備えた装置では、低周波の側のＲＦ出力の比率を上げると圧縮応力を得ることができ、２周波合計のＲＦ出力を上げると圧縮応力を得ることができる。
【００３６】
その結果、実施例１と同様に犠牲膜３１が除去されると、シリコン窒化膜６７は、上に凸に曲がり、上部駆動電極２３のシリコン窒化膜６７に接触している端部等が半導体基板１０に近付く方向に曲げられ、上部容量電極２５は、端部がシリコン窒化膜６７に沿って曲げられ、中央部が、実施例１と比較すると、半導体基板１０の表面方向に近付いて、表面にほぼ平行な形状となる。
【００３７】
半導体装置２は、上部駆動電極２３の端部等が半導体基板１０、すなわち、下部駆動電極１３に近付いているので、実施例１の駆動電圧に比較して、より低い駆動電圧で上部容量電極２５が下部容量電極１５上の絶縁膜１７に接触する。半導体装置２は、その他に、実施例１の半導体装置１が有する効果を同様に有している。
【００３８】
また、上記実施例２の変形例として、半導体装置２のシリコン窒化膜６７が、反対の方向に曲がる残留応力を有するシリコン窒化膜と置き換えられることにより、別の半導体装置を形成することが可能である。つまり、シリコン窒化膜が半導体基板１０側に凸に曲がることにより、上部容量電極２５を、実施例１の上部容量電極２５と比較して、半導体基板１０から遠ざける位置に配置することが可能となる。半導体基板１０側に凸に曲がるシリコン窒化膜を有する半導体装置は、犠牲膜を薄く形成しても、下部容量電極１５と上部容量電極２５との間隔をより大きく取ることが可能となり、犠牲膜を薄く形成できる分、製造工程の時間短縮が可能となる。
【００３９】
本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。
【００４０】
例えば、実施例では、半導体基板がシリコンである例を示したが、半導体基板がＧａＡｓ、ＩｎＰ等の化合物半導体、シリコン酸化物等の酸化物基板であってもよく、また、サファイア、シリコン酸化物等の酸化物の上に形成したシリコン、または、化合物半導体等であっても差し支えない。
【００４１】
その他、以下の付記に記載されるような構成が考えられる。  
（付記１）  半導体基板の表面に、ほぼ直線状に離間して配置された支持電極、下部駆動電極、及び下部容量電極を形成し、前記支持電極、前記下部駆動電極、及び前記下部容量電極の表面に第１の絶縁膜を形成する工程と、前記第１の絶縁膜を被うように前記半導体基板の表面に犠牲膜を形成して、前記支持電極の表面の前記犠牲膜及び前記第１の絶縁膜に前記支持電極に通ずる開口を形成する工程と、前記開口を埋め込み、前記犠牲膜の表面を被う導電体を形成し、前記導電体の上に、第２の絶縁膜を形成する工程と、前記下部駆動電極と前記下部容量電極との隙間に対向する位置に、前記第２の絶縁膜を残すようにパターニングする工程と、残された前記第２の絶縁膜の中央部の下側を通り、前記下部駆動電極と前記下部容量電極との前記隙間に対向する位置に分離溝を形成し、前記下部駆動電極と前記下部容量電極に対向する位置に前記導電体を残すようにパターニングする工程と、前記導電体がパターニングされて除去された部分から前記犠牲膜を除去する工程とを備えている半導体装置の製造方法。
【００４２】
（付記２）  前記導電体は、両端部で前記支持電極と接続され、一方の支持電極から、前記下部駆動電極に対向する上部駆動電極、前記第２の絶縁膜、及び前記下部容量電極に対向する上部容量電極へと接続され、前記上部容量電極の中央部から対称的に他方の支持電極へと接続されている付記１に記載の半導体装置の製造方法。
【００４３】
（付記３）  前記導電体は、スパッタリング法により形成され、その後、前記第２の絶縁膜がＣＶＤ法により形成される付記１に記載の半導体装置の製造方法。
【００４４】
（付記４）  前記導電体は、前記半導体基板の表面に垂直な貫通孔を有している付記１に記載の半導体装置の製造方法。
【００４５】
（付記５）  前記犠牲膜は、ポリイミド樹脂である付記１に記載の半導体装置の製造方法。
【００４６】
（付記６）  前記第２の絶縁膜は、短冊状に形成され、一方の端部と前記上部駆動電極とを接続し、他方の端部と前記上部容量電極とを接続する付記１に記載の半導体装置の製造方法。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施例１に係る半導体装置の構成を模式的に示す図で、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図。
【図２】本発明の実施例１に係る半導体装置の製造方法を工程順に模式的に示す構造断面図。
【図３】本発明の実施例１に係る半導体装置の図２に続く製造方法を工程順に模式的に示す構造断面図。
【図４】本発明の実施例１に係る半導体装置の動作の一形態を模式的に示す断面図。
【図５】本発明の実施例２に係る半導体装置の構成を模式的に示す図で、図５（ａ）は断面図、図５（ｂ）は図５（ａ）の一部を拡大して示す断面図。
【符号の説明】
【００４８】
１、２  半導体装置
１０  半導体基板
１１  支持電極
１３  下部駆動電極
１５  下部容量電極
１７  絶縁膜
２１  支柱
２３  上部駆動電極
２５  上部容量電極
２６  孔
２７、２７ａ、６７  シリコン窒化膜
３１  犠牲膜
３２、４０、４１  開口
３３  導電膜
３８、３９  フォトレジスト
５１  空隙
【図１】
2010135634.tif 000003
【図２】
2010135634.tif 000004
【図３】
2010135634.tif 000005
【図４】
2010135634.tif 000006
【図５】
2010135634.tif 000007