【手続補正書】
【提出日】令和3年7月16日(2021.7.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ユーザ機器(UE)によって実行されるワイヤレス通信の方法であって、
1つまたは複数の同期信号ブロック(SSB)を含む第1のフレームを受信するステップであって、それぞれの残存最小システム(RMSI)情報制御リソースセット(CORESET)に関連付けられる、ステップと、
前記SSBの少なくとも1つについて、前記それぞれのSSBに関連付けられたSSBインデックスを決定するステップと、
前記SSBの前記少なくとも1つに関連付けられた前記RMSI CORESETの時間オフセットを決定するステップと、
前記SSBの前記少なくとも1つに関連付けられた前記RMSI CORESETの繰り返し頻度を決定するステップと、
前記それぞれの決定されたSSBインデックス、時間オフセット、および繰り返し頻度に基づいて、前記SSBの前記少なくとも1つに関連付けられた前記RMSI CORESETの監視機会を含むフレームに関連付けられたフレームインデックスを決定するステップであって、
前記第1のフレームが前記フレームインデックスに関連付けられるように、
【数１】
2021511734.tif 000001
の場合に、前記フレームインデックスを決定するステップと、
第2のフレームが前記フレームインデックスに関連付けられるように、
【数２】
2021511734.tif 000002
の場合に、前記フレームインデックスを決定するステップと、
前記フレームインデックスに関連付けられた前記フレームの前記監視機会の場所を決定するステップであって、前記監視機会の時間における第1のスロットの場所を
【数３】
2021511734.tif 000003
として決定するステップと
を含み、
n0は、前記第1のスロットに関連付けられたスロットインデックスであり、Oは前記時間オフセットであり、Mはスロットにおける前記繰り返し頻度であり、μはヌメロロジーインデックスであり、
【数４】
2021511734.tif 000004
はフレームごとのスロットの数である、
ステップと、
前記フレームインデックスに関連付けられた前記フレームの前記監視機会の間に、前記SSBの前記少なくとも1つに関連付けられた前記RMSI CORESETの時間オフセットを監視するステップと、
前記監視するステップに基づいて、前記SSBの前記少なくとも1つに関連付けられた前記RMSI CORESETを受信するステップと
を備える、方法。
【請求項２】
前記第1のフレームが、前記時間オフセットおよび前記繰り返し頻度を示す構成を監視するRMSI CORESETを含む、請求項1に記載の方法。
【請求項３】
前記フレームインデックスを決定するステップが、
【数５】
2021511734.tif 000005
が満足されるように前記フレームインデックスを決定し、SFNがフレームインデックスである、ステップを備える、請求項1に記載の方法。
【請求項４】
前記時間オフセットが5ミリ秒であり、前記繰り返し頻度が2スロットであり、前記SSBインデックスが60よりも大きい、請求項1に記載の方法。
【請求項５】
前記時間オフセットが5ミリ秒ではなく、前記繰り返し頻度が2スロットではなく、前記SSBインデックスが60以下であり、前記フレームインデックスを決定するステップが、前記第1のフレームが、5ミリ秒でない前記時間オフセット、2スロットではない前記繰り返し頻度、および60以下である前記SSBインデックスに基づいて、前記第1のフレームに関連付けられるように、前記フレームインデックスを決定するステップを備える、請求項1に記載の方法。
【請求項６】
ユーザ機器(UE)であって、
少なくとも1つのプロセッサと、
前記少なくとも1つのプロセッサに結合され、かつプロセッサ読み取り可能なコードを記憶した少なくとも1つのメモリであって、前記少なくとも1つのプロセッサによって実行されたとき、前記UEに、
1つまたは複数の同期信号ブロック(SSB)を含む第1のフレームを受信することであって、それぞれの残存最小システム(RMSI)情報制御リソースセット(CORESET)に関連付けられる、受信することと、
前記SSBの少なくとも1つについて、前記それぞれのSSBに関連付けられたSSBインデックスを決定することと、
前記SSBの前記少なくとも1つに関連付けられた前記RMSI CORESETの時間オフセットを決定することと、
前記SSBの前記少なくとも1つに関連付けられた前記RMSI CORESETの繰り返し頻度を決定することと、
前記それぞれの決定されたSSBインデックス、時間オフセット、および繰り返し頻度に基づいて、前記SSBの前記少なくとも1つに関連付けられた前記RMSI CORESETの監視機会を含むフレームに関連付けられたフレームインデックスを決定することであって、
前記第1のフレームが前記フレームインデックスに関連付けられるように、
【数６】
2021511734.tif 000006
の場合に、前記フレームインデックスを決定することと、
第2のフレームが前記フレームインデックスに関連付けられるように、
【数７】
2021511734.tif 000007
の場合に、前記フレームインデックスを決定することと、
前記フレームインデックスに関連付けられた前記フレームの前記監視機会の場所を決定することであって、前記監視機会の時間における第1のスロットの場所を
【数８】
2021511734.tif 000008
として決定することと
を含み、
n0は、前記第1のスロットに関連付けられたスロットインデックスであり、Oは前記時間オフセットであり、Mはスロットにおける前記繰り返し頻度であり、μはヌメロロジーインデックスであり、
【数９】
2021511734.tif 000009
はフレームごとのスロットの数である、
決定することと、
前記フレームインデックスに関連付けられた前記フレームの前記監視機会の間に、前記SSBの前記少なくとも1つに関連付けられた前記RMSI CORESETの時間オフセットを監視することと、
前記監視することに基づいて、前記SSBの前記少なくとも1つに関連付けられた前記RMSI CORESETを受信することと
を行わせるように構成される、少なくとも1つのメモリと
を備える、UE。
【請求項７】
前記第1のフレームが、前記時間オフセットおよび前記繰り返し頻度を示す構成を監視するRMSI CORESETを含む、請求項6に記載のUE。
【請求項８】
前記フレームインデックスを決定することが、
【数１０】
2021511734.tif 000010
が満足されるように前記フレームインデックスを決定し、SFNがフレームインデックスである、ことを備える、請求項6に記載のUE。
【請求項９】
前記時間オフセットが5ミリ秒であり、前記繰り返し頻度が2スロットであり、前記SSBインデックスが60よりも大きい、請求項6に記載のUE。
【請求項１０】
前記時間オフセットが5ミリ秒ではなく、前記繰り返し頻度が2スロットではなく、前記SSBインデックスが60以下であり、前記フレームインデックスを決定するステップが、前記第1のフレームが、5ミリ秒でない前記時間オフセット、2スロットではない前記繰り返し頻度、および60以下である前記SSBインデックスに基づいて、前記第1のフレームに関連付けられるように、前記フレームインデックスを決定するステップを備える、請求項6に記載のUE。