(57)【要約】【課題】ボトムゲート型の薄膜トランジスタにおいて、ソース電極とドレイン電極間に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑える構造及びその作製方法を提供する。【解決手段】ソース電極及びドレイン電極上に酸化物半導体層を有するボトムゲート型の薄膜トランジスタとし、酸化物半導体層と接するソース電極の側面の角度θ１及びドレイン電極の側面の角度θ２を２０°以上９０°未満とすることで、ソース電極及びドレイン電極の側面における電極上端から電極下端までの距離を大きくする。【選択図】図１
2010135780.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上にゲート電極と、
前記ゲート電極上に絶縁層と、
前記絶縁層上にソース電極及びドレイン電極と、
前記ソース電極の側面と、該側面と向かい合う前記ドレイン電極の側面の間に前記ゲート電極と前記絶縁層を介して重なる酸化物半導体層とを有し、
前記基板の基板面と前記ソース電極の側面とがなす角と、前記基板の基板面と前記ドレイン電極の側面とがなす角とが２０°以上９０°未満であることを特徴とする半導体装置。
【請求項２】
請求項１において、前記ソース電極及び前記ドレイン電極の上面にバッファ層を有し、該バッファ層上に前記酸化物半導体層を有する半導体装置。
【請求項３】
請求項１または請求項２において、前記酸化物半導体層における前記ソース電極の側面及び前記ドレイン電極の側面と重なる領域は、電界集中緩和領域である半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、前記酸化物半導体層は、インジウム、ガリウム、亜鉛のいずれか一を含むことを特徴とする半導体装置。
【請求項５】
絶縁表面を有する基板上にゲート電極と、
前記ゲート電極上に絶縁層と、
前記絶縁層上にソース電極及びドレイン電極と、
前記ソース電極の側面と、該側面と向かい合う前記ドレイン電極の側面の間に前記ゲート電極と前記絶縁層を介して重なる酸化物半導体層とを有し、
前記基板の基板面と前記ソース電極下端部の側面とがなす角と、前記基板の基板面と前記ドレイン電極下端部の側面とがなす角とが２０°以上９０°未満であることを特徴とする半導体装置。
【請求項６】
請求項５において、前記基板の基板面と前記ソース電極下端部の側面とがなす角は、前記基板の基板面とソース電極上端部の側面とがなす角と異なることを特徴とする半導体装置。
【請求項７】
請求項５または請求項６において、前記基板の基板面と前記ドレイン電極下端部の側面とがなす角は、前記基板の基板面とドレイン電極上端部の側面とがなす角と異なることを特徴とする半導体装置。
【請求項８】
請求項５乃至７のいずれか一において、前記ソース電極の側面及び前記ドレイン電極の側面は少なくとも一部に曲面を有していることを特徴とする半導体装置。
【請求項９】
請求項５乃至８のいずれか一において、前記ソース電極及び前記ドレイン電極の上面にバッファ層を有し、該バッファ層上に前記酸化物半導体層を有する半導体装置。
【請求項１０】
請求項５乃至９のいずれか一において、前記酸化物半導体層における前記ソース電極の側面及び前記ドレイン電極の側面と重なる領域は、電界集中緩和領域である半導体装置。
【請求項１１】
請求項５乃至１０のいずれか一において、前記酸化物半導体層は、インジウム、ガリウム、亜鉛のいずれか一を含むことを特徴とする半導体装置。
【請求項１２】
絶縁表面を有する基板上にゲート電極を形成し、
前記ゲート電極を覆うゲート絶縁層を形成し、
前記ゲート絶縁層上に導電層とバッファ層とを大気にふれることなく積層形成し、
前記バッファ層及び前記導電層を選択的にエッチングして前記基板の基板面となす角が２０°以上９０°未満である側面を有するソース電極及びドレイン電極を形成し、
前記ゲート絶縁層、前記ソース電極、及び前記ドレイン電極上に酸化物半導体層を形成する半導体装置の作製方法。
【請求項１３】
請求項１２において前記酸化物半導体層は、インジウム、ガリウム、亜鉛のいずれか一を含むことを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１２または請求項１３において、前記バッファ層は、インジウム、ガリウム、亜鉛のいずれか一を含むことを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１２乃至請求項１４のいずれか一において、前記酸化物半導体層と前記バッファ層は同じ組成のターゲットを用いることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体を用いる表示装置及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しないといった特性を有している。
【０００３】
これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−０９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ボトムゲート型の薄膜トランジスタにおいて、ソース電極とドレイン電極間に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑える構造及びその作製方法を提供することを課題の一とする。
【０００６】
また、酸化物半導体層の被覆性を向上させる構造およびその作製方法を提供することも課題の一とする。
【課題を解決するための手段】
【０００７】
ソース電極及びドレイン電極上に酸化物半導体層を有するボトムゲート型の薄膜トランジスタとし、酸化物半導体層と接するソース電極の側面の角度θ１及びドレイン電極の側面の角度θ２を２０°以上９０°未満とすることで、ソース電極及びドレイン電極の側面における電極上端から電極下端までの距離を大きくする。
【０００８】
本明細書で開示する発明の構成の一つは、絶縁表面を有する基板上にゲート電極と、ゲート電極上に絶縁層と、絶縁層上にソース電極及びドレイン電極と、ソース電極の側面と、該側面と向かい合うドレイン電極の側面の間にゲート電極と絶縁層を介して重なる酸化物半導体層とを有し、基板の基板面とソース電極の側面とがなす角と、基板の基板面とドレイン電極の側面とがなす角とが２０°以上９０°未満であることを特徴とする半導体装置である。
【０００９】
上記構成は、上記課題の少なくとも一つを解決する。
【００１０】
ソース電極及びドレイン電極に用いる金属材料にもよるが、ソース電極及びドレイン電極の少なくとも側面には自然酸化膜が形成される。この自然酸化膜は、エッチング後に大気などの酸素を含む雰囲気に触れると形成される。また、エッチング後に酸化物半導体層を形成する際の成膜雰囲気に酸素を含んでいる場合にも、電極側面に自然酸化膜が形成される。
【００１１】
また、電極上面に自然酸化膜が形成されることを防ぐために、スパッタ法で得られる金属膜上に接してバッファ層（ｎ＋層とも呼ぶ）を大気に触れることなく連続成膜することが好ましい。このバッファ層は、酸化物半導体層に比べて低抵抗な酸化物半導体層であり、ソース領域またはドレイン領域として機能させる。
【００１２】
上記構成において、ソース電極及びドレイン電極の上面にバッファ層を有し、該バッファ層上に酸化物半導体層を有する。バッファ層（ｎ＋層とも呼ぶ）を大気に触れることなく連続成膜することにより、ソース電極及びドレイン電極の上面に自然酸化膜が形成されることを防ぐ。
【００１３】
また、ボトムゲート型の薄膜トランジスタにおいて、ゲート電極にしきい値電圧よりも十分に大きい電圧をかけて、オン状態とした場合のドレイン電流の経路（チャネル長方向の電流経路）は、まず、ドレイン電極からゲート絶縁膜の界面近傍の酸化物半導体層を経てソース電極に達する経路となる。
【００１４】
なお、ソース電極及びドレイン電極上に酸化物半導体層を有するボトムゲート型の薄膜トランジスタのチャネル長は、ソース電極とドレイン電極の最短間隔距離に相当し、ソース電極とドレイン電極に挟まれ、ゲート絶縁膜との界面近傍の酸化物半導体層の距離とする。
【００１５】
ｎ＋層をドレイン電極及びソース電極の上面に接して形成する場合、電極側面に形成される自然酸化膜の導電率が低いと、ドレイン電流の主な経路は、ドレイン電極からｎ＋層を経由して、ドレイン電極側面の界面近傍の酸化物半導体層を通り、ゲート絶縁膜の界面近傍の酸化物半導体層を経て、ソース電極側面の界面近傍の酸化物半導体層を通り、ｎ＋層を経由してソース電極に達する経路となる。スパッタ法で得られる酸化物半導体層は、被成膜面との界面近傍の膜質が、被成膜面の材料に影響を受ける傾向がある。酸化物半導体層は、ｎ＋層との界面、ソース電極側面（及びドレイン電極側面）との界面、ゲート絶縁膜との界面とを有し、異なる材料との界面を少なくとも３つ有する。従って、酸化物半導体層において、ドレイン電極側面の自然酸化膜との界面状態と、ゲート絶縁膜との界面状態は異なるため、ドレイン電極側面の界面近傍の酸化物半導体層が第１の電界集中緩和領域として機能する。また、ソース電極側面の自然酸化膜との界面状態と、ゲート絶縁膜との界面状態は異なるため、ソース電極側面の界面近傍の酸化物半導体層が第２の電界集中緩和領域として機能する。
【００１６】
このように、酸化物半導体層におけるソース電極の側面及びドレイン電極の側面と重なる領域は、電界集中緩和領域として機能する。
【００１７】
本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を形成し、その薄膜を半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においては、この薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
【００１８】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の結晶構造は、アモルファス構造がＸＲＤの分析では観察される。分析したＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、スパッタ法で成膜した後、加熱処理を２００℃〜５００℃、代表的には３００〜４００℃で１０分〜１００分行っている。
【００１９】
酸化物半導体層と接するソース電極の側面の角度θ１及びドレイン電極の側面の角度θ２を２０°以上９０°未満とし、ソース電極及びドレイン電極の側面における電極上端から電極下端までの距離を大きくすることによって第１の電界集中緩和領域の長さ及び第２電界集中緩和領域の長さを長くして電界集中を緩和させる。さらに、ソース電極及びドレイン電極の膜厚を厚くすることによっても電極側面における電極上端から電極下端までの距離を大きくできる。
【００２０】
また、酸化物半導体層をスパッタ法で成膜する場合、基板面に垂直な電極側面に成膜される膜厚は、電極上面に成膜される膜厚よりも薄くなる恐れがある。酸化物半導体層と接するソース電極の側面の角度θ１及びドレイン電極の側面の角度θ２を２０°以上９０°未満とすることで側面においても膜厚の均一性を高めることができ、電界集中を緩和することもできる。
【００２１】
また、図１に示すように、ソース電極側面の下端を始点としソース電極側面の上端を結んだ直線がソース電極側面の傾きにほぼ一致する場合、ソース電極はテーパ形状を有していると言え、基板の基板面とソース電極の側面がなす角度θ１は、第１のテーパ角とも呼べる。また、ドレイン電極側面の下端を始点としドレイン電極側面の上端を結んだ直線がドレイン電極側面の傾きにほぼ一致する場合、ドレイン電極はテーパ形状を有していると言え、基板の基板面とドレイン電極の側面がなす角度θ２は、第２のテーパ角とも呼べる。
【００２２】
また、電極側面が１つの角度を有している形状に限定されず、少なくともソース電極の下端部の側面の角度θ１、及びドレイン電極の下端部の側面の角度θ２が２０°以上９０°未満であれば、電極側面に段差を有してもよい。
【００２３】
また、他の発明の構成は、絶縁表面を有する基板上にゲート電極と、ゲート電極上に絶縁層と、絶縁層上にソース電極及びドレイン電極と、ソース電極の側面と、該側面と向かい合うドレイン電極の側面の間にゲート電極と絶縁層を介して重なる酸化物半導体層とを有し、基板の基板面とソース電極下端部の側面とがなす角と、基板の基板面とドレイン電極下端部の側面とがなす角とが２０°以上９０°未満であることを特徴とする半導体装置である。
【００２４】
上記構成において、基板の基板面とソース電極下端部の側面とがなす角は、基板の基板面とソース電極上端部の側面とがなす角と異ならせる。また、上記構成において、基板の基板面とドレイン電極下端部の側面とがなす角は、基板の基板面とドレイン電極上端部の側面とがなす角と異ならせる。なお、酸化物半導体層を挟んで対向するソース電極側面とドレイン電極側面の断面形状は同じエッチング工程を経るため、ほぼ同一である。
【００２５】
例えば、ソース電極（及びドレイン電極）下端部の側面の角度と、ソース電極（及びドレイン電極）上端部の側面の角度を異ならせ、ソース電極（及びドレイン電極）上端部の側面の角度を９０°としてもよい。ソース電極（及びドレイン電極）上端部の側面の角度をソース電極（及びドレイン電極）下端部の側面の角度よりも大きくすることで、ソース電極及びドレイン電極を形成するためのマスクの間隔を狭く設計することができ、結果としてチャネル長を短く設計する、例えばチャネル長を１μｍ〜１０μｍに設計することができる。
【００２６】
また、ソース電極及びドレイン電極の側面形状は、すくなくとも一部に曲面を有していてもよく、例えば、ソース電極及びドレイン電極の断面形状において、電極の下端部は、電極の外側に位置する曲率半径の中心により決まる１つの曲面も有するようにしてもよい。また、ソース電極及びドレイン電極の側面形状は、電極上面から基板に向かって裾広がりの断面形状を有していてもよい。
【００２７】
上述した様々な断面形状を有する電極の形成は、ドライエッチングまたはウェットエッチングによって形成する。ドライエッチングに用いるエッチング装置としては、反応性イオンエッチング法（ＲＩＥ法）を用いたエッチング装置や、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いることができる。また、ＩＣＰエッチング装置と比べて広い面積に渡って一様な放電が得られやすいドライエッチング装置としては、上部電極を接地させ、下部電極に１３．５６ＭＨｚの高周波電源を接続し、さらに下部電極に３．２ＭＨｚの低周波電源を接続したＥＣＣＰ（Ｅｎｈａｎｃｅｄ  Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）モードのエッチング装置がある。このＥＣＣＰモードのエッチング装置であれば、例えば基板として、第１０世代の３ｍを超えるサイズの基板を用いる場合にも対応することができる。
【００２８】
また、ソース電極及びドレイン電極は単層であってもよいし、少なくとも異なる２つの材料からなる２層以上の多層であってもよい。
【００２９】
また、上記構造を実現するための作製方法に関する発明の構成の一つは、絶縁表面を有する基板上にゲート電極を形成し、ゲート電極を覆うゲート絶縁層を形成し、ゲート絶縁層上に導電層とバッファ層とを大気にふれることなく積層形成し、バッファ層及び導電層を選択的にエッチングして基板の基板面となす角が２０°以上９０°未満である側面を有するソース電極及びドレイン電極を形成し、ゲート絶縁層、ソース電極、及びドレイン電極上に酸化物半導体層を形成する半導体装置の作製方法である。
【００３０】
上記作製方法に関する構成において、バッファ層は、インジウム、ガリウム、及び亜鉛を含み、バッファ層上に形成する酸化物半導体層と同じターゲットを用いることができる。成膜雰囲気を変更することで、バッファ層と、酸化物半導体層とを作り分けることができ、共通のターゲットを用いることで製造コストを低減することができる。
【００３１】
上記作製方法に関する構成において、ゲート絶縁層上に導電層とバッファ層とを大気にふれることなく積層形成しており、連続成膜を行うことを特徴の一つとしている。
【００３２】
上記作製方法に関する構成において、ソース電極、及びドレイン電極を形成する導電層は、アルミニウム、タングステン、クロム、タンタル、チタン、モリブデンなどの金属材料またはその合金材料を用いて形成する。また、導電層は、２層以上の積層としてもよく、例えば、アルミニウム膜を下層とし、上層をチタン膜とする積層、タングステン膜を下層とし、上層をモリブデン膜とする積層、アルミニウム膜を下層とし、上層をモリブデン膜とする積層などを用いることができる。
【００３３】
本明細書中で連続成膜とは、スパッタ法で行う第１の成膜工程からスパッタ法で行う第２の成膜工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中または不活性ガス雰囲気（窒素雰囲気または希ガス雰囲気）で制御されていることを言う。連続成膜を行うことにより、清浄化された被処理基板の水分等の再付着を回避して成膜を行うことができる。
【００３４】
同一チャンバー内で第１の成膜工程から第２の成膜工程までの一連のプロセスを行うことは本明細書における連続成膜の範囲にあるとする。
【００３５】
また、異なるチャンバーで第１の成膜工程から第２の成膜工程までの一連のプロセスを行う場合、第１の成膜工程を終えた後、大気にふれることなくチャンバー間を基板搬送して第２の成膜を施すことも本明細書における連続成膜の範囲にあるとする。
【００３６】
なお、第１の成膜工程と第２の成膜工程の間に、基板搬送工程、アライメント工程、徐冷工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有しても、本明細書における連続成膜の範囲にあるとする。
【００３７】
ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第１の成膜工程と第２の成膜工程の間にある場合、本明細書でいう連続成膜の範囲には当てはまらないとする。
【００３８】
本明細書において、上、下、側、水平、垂直等の方向を表す文言は、基板表面の上にデバイスを配置した場合の基板面を基準とする方向を指す。
【００３９】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【発明の効果】
【００４０】
基板の基板面とソース電極の側面とがなす角と、基板の基板面とドレイン電極の側面とがなす角を調節することで、ソース電極及びドレイン電極上に設けられる酸化物半導体層の被覆性を向上させる。
【００４１】
電界集中緩和領域を設けることにより、ソース電極とドレイン電極間に生じる恐れのある電界集中を緩和し、薄膜トランジスタのスイッチング特性の劣化を抑える。
【図面の簡単な説明】
【００４２】
【図１】半導体装置の一例を説明する断面図である。
【図２】半導体装置の一例を説明する断面図である。
【図３】半導体装置の作製方法の一例を説明する断面図である。
【図４】半導体装置の作製方法の一例を説明する断面図である。
【図５】半導体装置の作製方法の一例を説明する上面図である。
【図６】半導体装置の作製方法の一例を説明する上面図である。
【図７】半導体装置の作製方法の一例を説明する上面図である。
【図８】半導体装置の作製方法の一例を説明する上面図である。
【図９】端子部の断面図の一例及び上面図の一例を示す図である。
【図１０】半導体装置の作製方法の一例を説明する上面図である。
【図１１】半導体装置の一例を説明する断面図である。
【図１２】半導体装置のブロック図の一例を説明する図である。
【図１３】信号線駆動回路の構成の一例を説明する図である。
【図１４】信号線駆動回路の動作の一例を説明するタイミングチャートである。
【図１５】信号線駆動回路の動作の一例を説明するタイミングチャートである。
【図１６】シフトレジスタの構成の一例を説明する図である。
【図１７】図１６に示すフリップフロップの接続構成を説明する図である。
【図１８】半導体装置の画素等価回路の一例を説明する図である。
【図１９】半導体装置の一例を説明する断面図である。
【図２０】半導体装置の一例を説明する断面図及び上面図である。
【図２１】半導体装置の一例を説明する断面図である。
【図２２】半導体装置の一例を説明する断面図及び上面図である。
【図２３】電子ペーパーの使用形態の例を説明する図である。
【図２４】電子書籍の一例を示す外観図である。
【図２５】テレビジョン装置およびデジタルフォトフレームの例を示す外観図である。
【図２６】遊技機の例を示す外観図である。
【図２７】携帯電話機の一例を示す外観図である。
【図２８】薄膜トランジスタの電気特性の一例を示す図である。
【図２９】電気特性を測定するために作製した薄膜トランジスタの上面図である。
【図３０】サンプルを作製する工程を示す断面図である。
【図３１】サンプルの断面一部を示す写真および断面図である。
【図３２】（Ａ）半導体装置の断面構造の一例を示す図、（Ｂ）等価回路図、（Ｃ）上面図。
【図３３】計算モデルの構造を示す断面図である。
【図３４】計算結果を示すグラフである。
【図３５】計算結果を示すグラフである。
【図３６】計算結果を示すグラフである。
【図３７】計算結果を示すグラフである。（比較例）
【発明を実施するための形態】
【００４３】
本実施形態について、以下に説明する。
【００４４】
（実施の形態１）
図１に薄膜トランジスタ１７０を基板上に設ける例を示す。なお、図１は薄膜トランジスタの断面図の一例である。
【００４５】
絶縁表面を有する基板１００上に設けられたゲート電極１０１は、ゲート絶縁層１０２に覆われ、ゲート電極１０１と重なるゲート絶縁層１０２上には第１配線または第２配線が設けられる。ソース電極層１０５ａまたはドレイン電極層１０５ｂとして機能する第１配線または第２配線上には、バッファ層がそれぞれ設けられている。ソース電極層１０５ａ上には第１のバッファ層１０４ａが設けられ、ドレイン電極層１０５ｂ上には第２のバッファ層１０４ｂが設けられている。そして、第１のバッファ層１０４ａ、及び第２のバッファ層１０４ｂ上には酸化物半導体層１０３を有する。
【００４６】
図１において、透光性を有する基板１００にはコーニング社の７０５９ガラスや１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【００４７】
ゲート電極１０１は、単層、または異なる金属材料からなる積層とする。また、ゲート電極１０１の材料は金属材料（アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素、または上述した元素を成分とする合金）を用い、ゲート電極１０１の側面の角度を２０°以上９０°未満とする。少なくとも端部にテーパ形状が形成されるようにエッチングしてゲート電極１０１を形成する。
【００４８】
また、ゲート絶縁層１０２はスパッタ法またはプラズマＣＶＤ法で得られる酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などの絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。なお、ゲート絶縁層１０２上に形成するソース電極層１０５ａ及びドレイン電極層１０５ｂをエッチングする際に、選択比が十分に取れる材料を選択することが好ましい。また、ソース電極層１０５ａ及びドレイン電極層１０５ｂをエッチングする際にゲート絶縁層１０２の表面が２０ｎｍ程度までエッチングされてもよく、金属材料のエッチング残渣をなくすためには少し表層を除去することが好ましい。
【００４９】
ソース電極層１０５ａ及びドレイン電極層１０５ｂは、単層、または異なる金属材料からなる積層とする。ソース電極層１０５ａ及びドレイン電極層１０５ｂの材料は金属材料（アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素、または上述した元素を成分とする合金）を用いる。
【００５０】
ソース電極層１０５ａの断面形状は、図１に示すように、基板の基板面とソース電極層１０５ａの側面とがなす角度θ１が２０°以上９０°未満とする。また、ドレイン電極層１０５ｂの断面形状は、図１に示すように、基板の基板面とドレイン電極層１０５ｂの側面とがなす角度θ２が２０°以上９０°未満とする。同じエッチング工程（ドライエッチングまたはウェットエッチング）により形成されるため、角度θ１と角度θ２はほぼ同一である。酸化物半導体層と接するソース電極層１０５ａの側面の角度θ１及びドレイン電極層１０５ｂの側面の角度θ２を２０°以上９０°未満とすることで、ソース電極層１０５ａ及びドレイン電極層１０５ｂの側面における電極上端から電極下端までの距離を大きくする。
【００５１】
なお、図１では基板の裏面平面を基板面として角度θ１、角度θ２を表記しているが、特に限定されず、基板の表面平面を基板面としても基板の裏面平面と表面平面は平行であるため同じ角度となることは言うまでもない。
【００５２】
このような形状のソース電極層１０５ａ及びドレイン電極層１０５ｂ上に酸化物半導体層１０３を形成する。酸化物半導体層１０３は、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素を含むアルゴン雰囲気下で成膜した後、レジストマスクを形成して選択的にエッチングし、不要な部分を除去して形成する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では酸化物半導体膜の膜厚は、１００ｎｍとする。
【００５３】
なお、ソース電極層１０５ａと酸化物半導体層１０３の間には、第１のバッファ層１０４ａを設けることが好ましい。また、ドレイン電極層１０５ｂと酸化物半導体層１０３の間には、第２のバッファ層１０４ｂを設けることが好ましい。
【００５４】
第１のバッファ層１０４ａ、及び第２のバッファ層１０４ｂは、酸化物半導体層１０３に比べて低抵抗な酸化物半導体層（ｎ＋層）であり、ソース領域またはドレイン領域として機能する。
【００５５】
ｎ＋層は、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを用い、成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を室温とし、アルゴンガス流量４０ｓｃｃｍを導入してスパッタ成膜を行う。Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含むＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜が形成されることがある。なお、ターゲットの成分比、成膜圧力（０．１Ｐａ〜２．０Ｐａ）、電力（２５０Ｗ〜３０００Ｗ：８インチφ）、温度（室温〜１００℃）、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、１ｎｍ〜１０ｎｍの範囲で調節されうると言える。第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２０ｎｍとする。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍとする。
【００５６】
また、ソース電極層１０５ａ又はドレイン電極層１０５ｂとなる導電膜とｎ＋層となる酸化物半導体膜を大気に曝すことなくスパッタ法で積層することで製造プロセス中にソース電極層又はドレイン電極層が露呈してゴミが付着することを防止することができる。
【００５７】
スパッタ法で得られる酸化物半導体層１０３は、被成膜面との界面近傍の膜質が、被成膜面の材料に影響を受ける傾向がある。酸化物半導体層は、ｎ＋層との界面、ソース電極層側面（及びドレイン電極層側面）との界面、ゲート絶縁膜との界面とを有し、異なる材料との界面を少なくとも３つ有する。従って、酸化物半導体層１０３において、ドレイン電極側面の自然酸化膜との界面状態と、ゲート絶縁膜との界面状態は異なるため、ドレイン電極層側面の界面近傍の酸化物半導体層が第１の電界集中緩和領域１０６ａとして機能する。また、ソース電極側面の自然酸化膜との界面状態と、ゲート絶縁膜との界面状態は異なるため、ソース電極側面の界面近傍の酸化物半導体層が第２の電界集中緩和領域１０６ｂとして機能する。
酸化物半導体層と接するソース電極の側面の角度θ１及びドレイン電極の側面の角度θ２を２０°以上９０°未満とし、ソース電極及びドレイン電極の側面における電極上端から電極下端までの距離を大きくすることによって第１の電界集中緩和領域１０６ａの長さＬ１及び第２電界集中緩和領域１０６ｂの長さＬ２を長くして電界集中を緩和させる。さらに、ソース電極及びドレイン電極の膜厚を厚くすることによっても電極側面における電極上端から電極下端までの距離を大きくできる。
【００５８】
また、酸化物半導体層１０３をスパッタ法で成膜する場合、基板面に垂直な電極側面に成膜される膜厚は、電極上面に成膜される膜厚よりも薄くなる恐れがある。酸化物半導体層と接するソース電極の側面の角度θ１及びドレイン電極の側面の角度θ２を２０°以上９０°未満とすることで側面においても膜厚の均一性を高めることができ、酸化物半導体層１０３が局所的に薄くなる領域を低減し、電界集中を緩和することもできる。
【００５９】
（実施の形態２）
図１では、ソース電極層（ドレイン電極層）側面の下端を始点としソース電極層（ドレイン電極層）側面の上端を結んだ直線がソース電極層（ドレイン電極層）側面の傾きにほぼ一致する例を示したが、本実施の形態では、ソース電極層（ドレイン電極層）側面に段差を有する例を図２を用いて説明する。少なくともソース電極層の下端部の側面の角度θ１、及びドレイン電極層の下端部の側面の角度θ２が２０°以上９０°未満であれば、電極側面に段差を有してもよい。なお、図２において図１と共通の部分には同じ符号を用いる。
【００６０】
絶縁表面を有する基板１００上に設けられたゲート電極１０１は、ゲート絶縁層１０２に覆われ、ゲート電極１０１と重なるゲート絶縁層１０２上には第１配線または第２配線が設けられる。ソース電極層４０５ａまたはドレイン電極層４０５ｂとして機能する第１配線または第２配線上には、バッファ層がそれぞれ設けられている。ソース電極層４０５ａ上には第１のバッファ層４０４ａが設けられ、ドレイン電極層４０５ｂ上には第２のバッファ層４０４ｂが設けられている。そして、第１のバッファ層４０４ａ、及び第２のバッファ層４０４ｂ上には酸化物半導体層４０３を有する。
【００６１】
絶縁表面を有する基板１００、ゲート電極１０１、及びゲート絶縁層１０２に関しては実施の形態１と同一であるため、ここでは詳細な説明は省略する。
【００６２】
また、ソース電極層４０５ａ及びドレイン電極層４０５ｂは、単層、または異なる金属材料からなる積層とする。ソース電極層４０５ａ及びドレイン電極層４０５ｂの材料は金属材料（アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素、または上述した元素を成分とする合金）を用いる。
【００６３】
ここではソース電極層４０５ａ及びドレイン電極層４０５ｂとして膜厚１００ｎｍのタングステン膜の単層を用い、コイル状アンテナを用いるＩＣＰエッチング装置を用いて図２に示すソース電極層４０５ａの側面形状、及びドレイン電極層４０５ｂの側面形状を形成する例を説明する。
【００６４】
本実施の形態では、ＣＦ４のガス流量を２５（ｓｃｃｍ）、Ｃｌ３のガス流量を２５（ｓｃｃｍ）、Ｏ２のガス流量を１０（ｓｃｃｍ）とし、１．５Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。少なくともゲート絶縁膜１０２がある程度露呈した段階で、このエッチングを途中で停止することにより、段差を有する電極側面が形成される。
【００６５】
上記エッチング条件により、ソース電極層４０５ａの断面形状は、基板の基板面とソース電極層４０５ａの下端部側面とがなす角度θ１が２０°以上９０°未満とすることができ、図２に示すように、θ１は約４０°である。また、基板の基板面とソース電極層４０５ａの上端部側面とがなす角度は約９０°である。なお、酸化物半導体層４０３を挟んで対向するソース電極層４０５ａ側面とドレイン電極層４０５ｂ側面の断面形状は同じエッチング工程を経るため、ほぼ同一である。
【００６６】
このように、ソース電極層４０５ａ（及びドレイン電極層４０５ｂ）上端部の側面の角度をソース電極層４０５ａ（及びドレイン電極層４０５ｂ）下端部の側面の角度よりも大きくすることで、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成するためのフォトマスク（またはレジストマスク）の間隔を狭く設計することができ、結果としてチャネル長を短く設計する、例えばチャネル長を１μｍ〜１０μｍに設計することができる。
【００６７】
また、上述した方法に限定されず、ソース電極層４０５ａ及びドレイン電極層４０５ｂとして用いるエッチングガスのエッチングレートが異なる材料を積層させ、下層にエッチングレートの低い材料層、上層にエッチングレートの高い材料層とし、エッチングを行うと電極側面に段差を形成することができる。
【００６８】
酸化物半導体層４０３を挟んで対向する２つの電極側面に段差を持たせることにより、ソース電極層及びドレイン電極層の側面における電極上端から電極下端までの距離を大きくすることによって第１の電界集中緩和領域４０６ａの長さＬ３及び第２電界集中緩和領域４０６ｂの長さＬ４を長くして電界集中を緩和させる。
【００６９】
さらにソース電極層及びドレイン電極層の側面における電極上端から電極下端までの距離を大きくするため、上述したドライエッチング後に、さらにウェットエッチングを行って酸化物半導体層４０３を挟んで対向する２つの電極側面の一部に曲面を持たせてもよい。
【００７０】
また、上述したドライエッチングではなく、ソース電極層及びドレイン電極層の形成をウェットエッチングを行って、少なくともソース電極層の下端部の側面の角度θ１、及びドレイン電極層の下端部の側面の角度θ２が２０°以上９０°未満としてもよく、電極上面から基板に向かって裾広がりの断面形状としてもよい。
【００７１】
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
【００７２】
（実施の形態３）
本実施の形態では、薄膜トランジスタ及びその作製工程について、図３乃至図９を用いて説明する。
【００７３】
図３（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【００７４】
次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。このとき少なくともゲート電極１０１の端部にテーパ形状が形成されるようにエッチングする。この段階での上面図を図３（Ａ）に示した。なお、この段階での上面図が図５に相当する。
【００７５】
ゲート電極１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、アルミニウム（Ａｌ）、銅（Ｃｕ）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。中でもアルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成することが望ましいが、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるのでチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）から選ばれた元素、または上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。
【００７６】
次いで、ゲート電極１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１０２はスパッタ法などを用い、膜厚を５０〜２５０ｎｍとする。
【００７７】
例えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１００ｎｍの厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定されるものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。
【００７８】
次に、ゲート絶縁層１０２上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成する。導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。ここでは、導電膜としてアルミニウム（Ａｌ）膜と、そのアルミニウム（Ａｌ）膜上に重ねてＴｉ膜を積層する。また、導電膜は、３層構造としてもよく、タングステン膜上にチタン膜を積層してもよい。また、導電膜は、シリコンを含むアルミニウム膜の単層構造や、タングステン膜の単層構造としてもよい。
【００７９】
次に、導電膜上に第１の酸化物半導体膜（本実施の形態では第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をスパッタ法で成膜する。ここでは、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを用い、成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を室温とし、アルゴンガス流量４０ｓｃｃｍを導入してスパッタ成膜を行う。Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含むＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜が形成されることがある。なお、ターゲットの成分比、成膜圧力（０．１Ｐａ〜２．０Ｐａ）、電力（２５０Ｗ〜３０００Ｗ：８インチφ）、温度（室温〜１００℃）、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、１ｎｍ〜１０ｎｍの範囲で調節されうると言える。第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２０ｎｍとする。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍとする。
【００８０】
次に、第２のフォトリソグラフィー工程を行い、レジストマスクを形成し、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をエッチングする。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、画素部において、不要な部分を除去して第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜１１１ａ、１１１ｂを形成する。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
【００８１】
次に、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜のエッチングと同じレジストマスクを用いて、エッチングにより不要な部分を除去してソース電極層１０５ａ及びドレイン電極層１０５ｂを形成する。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。ここでは、ＳｉＣｌ４とＣｌ２とＢＣｌ３の混合ガスを反応ガスとしたドライエッチングにより、Ａｌ膜とＴｉ膜を積層した導電膜をエッチングしてソース電極層１０５ａ及びドレイン電極層１０５ｂを形成する。この段階での断面図を図３（Ｂ）に示した。なお、この段階での上面図が図６に相当する。
【００８２】
ここでのエッチングにより、後に形成する酸化物半導体層と接するソース電極層１０５ａの側面の角度θ１及びドレイン電極層１０５ｂの側面の角度θ２を２０°以上９０°未満とする。酸化物半導体層を挟んで対向する２つの電極側面をテーパ形状とすることで、酸化物半導体層におけるソース電極層の側面及びドレイン電極層の側面と重なる領域は、電界集中緩和領域として機能させることができる。
【００８３】
また、この第２のフォトリソグラフィー工程において、ソース電極層１０５ａ及びドレイン電極層１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１２２はソース配線（ソース電極層１０５ａを含むソース配線）と電気的に接続されている。また、端子部において、第２の端子１２２の上方に存在し、且つ、第２の端子１２２と重なる第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜１２３は残存する。
【００８４】
また、容量部においては、ソース電極層１０５ａ及びドレイン電極層１０５ｂと同じ材料である容量電極層１２４を残す。また、容量部において、容量電極層１２４の上方に存在し、且つ、容量電極層１２４と重なる第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜１１１ｃは残存する。
【００８５】
次に、レジストマスクを除去した後、大気に曝すことなく第２の酸化物半導体膜（本実施の形態では第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を成膜する。プラズマ処理後、大気に曝すことなく第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜することは、ゲート絶縁層と半導体膜の界面にゴミなどを付着させない点で有用である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、１００ｎｍとする。
【００８６】
第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件と異ならせることで、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜よりも電気抵抗の高い膜とする。例えば、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件における酸素ガス流量とアルゴンガス流量の比よりも第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件における酸素ガス流量の占める比率が多い条件とする。具体的には、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、希ガス（アルゴン、又はヘリウムなど）雰囲気下（または酸素ガス１０％以下、アルゴンガス９０％以上）とし、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、酸素雰囲気下（又は酸素ガス流量とアルゴンガス流量の比１：１以上）とする。
【００８７】
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ましい。ここでは炉に入れ、窒素雰囲気または大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、熱処理を行うタイミングは、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
【００８８】
次に、第３のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して半導体層１０３を形成する。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を除去して半導体層１０３を形成する。ウェットエッチングで除去する場合、エッチングの廃液から酸化物半導体を再生して、ターゲットの作製に再利用することができる。
【００８９】
酸化物半導体に含まれているインジウムやガリウムは、希少価値のある金属であることが知られており、再利用することによって、省資源化を図るとともに酸化物半導体を用いて形成される製品のコストダウンを図ることができる。
【００９０】
なお、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は同じエッチャントを用いるため、ここでのエッチングにより第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜が除去される。従って、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で覆われた第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の側面は保護されるが、図４（Ａ）に示すように、露呈している第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜１１１ａ、１１１ｂはエッチングされ、第１のバッファ層１０４ａ、第２のバッファ層１０４ｂが形成される。なお、半導体層１０３のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。以上の工程で半導体層１０３をチャネル形成領域とする薄膜トランジスタ１７０が作製できる。この段階での断面図を図４（Ａ）に示した。なお、この段階での上面図が図７に相当する。
【００９１】
次いで、レジストマスクを除去し、半導体層を覆う保護絶縁膜１０７を形成する。保護絶縁膜１０７はスパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化タンタル膜などを用いることができる。
【００９２】
次に、第４のフォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁膜１０７のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７も形成する。また、ここでのエッチングにより容量電極層１２４に達するコンタクトホール１０９も形成する。なお、マスク数を削減するため、同じレジストマスクを用いてさらにゲート絶縁層をエッチングしてゲート電極に達するコンタクトホール１２６も同じレジストマスクで形成することが好ましい。この段階での断面図を図４（Ｂ）に示す。
【００９３】
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
【００９４】
次に、第５のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極１１０を形成する。
【００９５】
また、この第５のフォトリソグラフィー工程において、容量部におけるゲート絶縁層１０２を誘電体として、容量電極層１２４と画素電極１１０とで保持容量が形成される。容量配線１０８はコンタクトホール１０９を介して容量電極層１２４と電気的に接続する。
【００９６】
また、この第５のフォトリソグラフィー工程において、第１の端子及び第２の端子をレジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極である。
【００９７】
次いで、レジストマスクを除去し、この段階での断面図を図４（Ｃ）に示す。なお、この段階での上面図が図８に相当する。
【００９８】
また、図９（Ａ１）、図９（Ａ２）は、この段階でのゲート配線端子部の上面図及び断面図をそれぞれ図示している。図９（Ａ１）は図９（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。図９（Ａ１）において、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図９（Ａ１）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ材料で形成される接続電極１５３とがゲート絶縁層１５２を介して重なり、透明導電膜１５５で導通させている。なお、図４（Ｃ）に図示した透明導電膜１２８と第１の端子１２１とが接触している部分が、図９（Ａ１）の透明導電膜１５５と第１の端子１５１が接触している部分に対応している。
【００９９】
また、図９（Ｂ１）、及び図９（Ｂ２）は、図４（Ｃ）に示すソース配線端子部とは異なるソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図９（Ｂ１）は図９（Ｂ２）中のＤ１−Ｄ２線に沿った断面図に相当する。図９（Ｂ１）において、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図９（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される電極１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶縁層１０２を介して重なる。電極１５６は第２の端子１５０とは電気的に接続しておらず、電極１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透明導電膜１５５と電気的に接続している。
【０１００】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【０１０１】
こうして５回のフォトリソグラフィー工程により、５枚のフォトマスクを使用して、ボトムゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７０を有する画素薄膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１０２】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。
【０１０３】
また、本実施の形態は、図８の画素構成に限定されず、図８とは異なる上面図の例を図１０に示す。図１０では容量配線を設けず、ゲート絶縁層を誘電体として画素電極を隣り合う画素のゲート配線とゲート絶縁層を介して重なる容量電極層とで保持容量を形成する例であり、この場合、容量配線及び容量配線と接続する第３の端子は省略することができる。なお、図１０において、図８と同じ部分には同じ符号を用いて説明する。
【０１０４】
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【０１０５】
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
【０１０６】
また、通常の垂直周期を１．５倍若しくは２倍以上にすることで応答速度を改善するとともに各フレーム内の分割された複数フィールド毎に書き込む階調を選択する、所謂、倍速駆動と呼ばれる駆動技術もある。
【０１０７】
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
【０１０８】
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。
【０１０９】
本実施の形態で得られるｎチャネル型のトランジスタは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の半導体層をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。
【０１１０】
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
【０１１１】
本実施の形態では、ゲート電極層、ゲート絶縁層、ソース電極層及びドレイン電極層、ソース領域又はドレイン領域（Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層）、半導体層（Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層）という積層構造を有する薄膜トランジスタとし、ゲート絶縁層表面をプラズマ処理で改質することによって、半導体層の膜厚を薄膜にしたままで、かつ寄生容量を抑制できる。なお、薄膜であっても、ゲート絶縁層に対する割合が十分であるため寄生容量は十分に抑制される。
【０１１２】
本実施の形態によって、オンオフ比の高い薄膜トランジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。
【０１１３】
（実施の形態４）
本実施の形態では、半導体装置として電子ペーパーの例を示す。
【０１１４】
図１１は、液晶表示装置とは異なる半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置の画素部に用いられる薄膜トランジスタ５８１としては、実施の形態３で示す画素部の薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む薄膜トランジスタである。また、実施の形態１に示したように、酸化物半導体層を挟んで対向する２つの電極側面をテーパ形状とすることで、電界緩和領域が設けられた信頼性の高い薄膜トランジスタを備えた電子ペーパを実現することができる。
【０１１５】
図１１の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
【０１１６】
薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層は、第１の電極層５８７と、絶縁層５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１１参照。）。
【０１１７】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０１１８】
以上の工程により、半導体装置として製造コストが低減された電子ペーパーを作製することができる。
【０１１９】
本実施の形態は、実施の形態１、実施の形態２、または実施の形態３に記載した構成と適宜組み合わせて実施することが可能である。
【０１２０】
（実施の形態５）
本実施の形態では、半導体装置の一例である表示装置において、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
【０１２１】
画素部に配置する薄膜トランジスタは、実施の形態１又は実施の形態２に従って形成する。また、実施の形態１又は実施の形態２に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
【０１２２】
半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図１２（Ａ）に示す。図１２（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
【０１２３】
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応してマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうちいずれか一）と接続される。
【０１２４】
また、実施の形態１又は実施の形態２に示す薄膜トランジスタは、ｎチャネル型ＴＦＴであり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図１３を用いて説明する。
【０１２５】
図１３に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを有する。
【０１２６】
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される。
【０１２７】
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信号が入力される。
【０１２８】
なお、ドライバＩＣ５６０１は、単結晶半導体基板上に形成されていることが望ましい。さらに、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていることが望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿ＭとはＦＰＣなどを介して接続するとよい。
【０１２９】
次に、図１３に示した信号線駆動回路の動作について、図１４のタイミングチャートを参照して説明する。なお、図１４のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分割されている。さらに、図１３の信号線駆動回路は、他の行の走査線が選択されている場合でも図１４と同様の動作をする。
【０１３０】
なお、図１４のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について示している。
【０１３１】
なお、図１４のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５７２１＿Ｊを示している。
【０１３２】
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋１とする。
【０１３３】
図１４に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１３４】
以上のことから、図１３の信号線駆動回路は、１ゲート選択期間を３つに分割することで、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力することができる。したがって、図１３の信号線駆動回路は、ドライバＩＣ５６０１が形成される基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にすることができる。接続数が約１／３になることによって、図１３の信号線駆動回路は、信頼性、歩留まりなどを向上できる。
【０１３５】
なお、図１３のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
【０１３６】
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御するための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は３つのサブ選択期間に分割されることが望ましい。
【０１３７】
別の例として、図１５のタイミングチャートに示すように、１つの選択期間をプリチャージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３の選択期間Ｔ３に分割してもよい。さらに、図１５のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図１５に示すように、プリチャージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１３８】
以上のことから、図１５のタイミングチャートを適用した図１３の信号線駆動回路は、サブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージできるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１５において、図１４と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
【０１３９】
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１４０】
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１６及び図１７を用いて説明する。
【０１４１】
図１６にシフトレジスタの回路構成を示す。図１６に示すシフトレジスタは、複数のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのうちいずれか一）で構成される。また、第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力されて動作する。
【０１４２】
図１６のシフトレジスタの接続関係について説明する。図１６のシフトレジスタは、ｉ段目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのうちいずれか一）は、図１７に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に接続され、図１７に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され、図１７に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１７に示した第６の配線５５０６が第５の配線５７１５に接続される。
【０１４３】
また、図１７に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、図１７に示した第５の配線５５０５が第４の配線５７１４に接続される。
【０１４４】
ただし、１段目のフリップフロップ５７０１＿１の図１７に示す第１の配線５５０１は第１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１７に示す第２の配線５５０２は第６の配線５７１６に接続される。
【０１４５】
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第２の電源線と呼んでもよい。
【０１４６】
次に、図１６に示すフリップフロップの詳細について、図１７に示す。図１７に示すフリップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回ったとき導通状態になるものとする。
【０１４７】
次に、図１６に示すフリップフロップの接続構成について、以下に示す。
【０１４８】
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソース電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
【０１４９】
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。
【０１５０】
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続される。
【０１５１】
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５５７１のゲート電極に接続される。
【０１５２】
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続される。
【０１５３】
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５５７２のゲート電極に接続される。
【０１５４】
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０１に接続される。
【０１５５】
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第２の電極の接続箇所をノード５５４４とする。
【０１５６】
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５５０４を、それぞれ第１の信号線、第２の信号、第３の信号線、第４の信号線と呼んでもよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源線と呼んでもよい。
【０１５７】
また、信号線駆動回路及び走査線駆動回路を実施の形態１又は実施の形態２に示すｎチャネル型ＴＦＴのみで作製することも可能である。酸化物半導体層を用いるトランジスタの移動度は大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の形態１又は実施の形態２に示すｎチャネル型ＴＦＴはソース領域又はドレイン領域により寄生容量が低減されるため、周波数特性（ｆ特性と呼ばれる）が高い。例えば、実施の形態１又は実施の形態２に示すｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速に動作させることが出来るため、フレーム周波数を高くすること、または、黒画面挿入を実現することなども実現することが出来る。
【０１５８】
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置することにより、フレーム周波数を高くすることを実現することが出来る。
【０１５９】
また、半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図１２（Ｂ）に示す。
【０１６０】
図１２（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有する画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５４０３とを有する。
【０１６１】
図１２（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。
【０１６２】
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。
【０１６３】
なお、図１２（Ｂ）に示す発光表示装置では、一つの画素にスイッチング用ＴＦＴと、電流制御用ＴＦＴとの２つを配置する場合、スイッチング用ＴＦＴのゲート配線である第１の走査線に入力される信号を第１の走査線駆動回路５４０２で生成し、電流制御用ＴＦＴのゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、スイッチング素子が有する各トランジスタの数によって、スイッチング素子の動作を制御するのに用いられる第１の走査線が、各画素に複数設けられることもあり得る。この場合、複数の第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。
【０１６４】
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。また、信号線駆動回路及び走査線駆動回路を実施の形態１又は実施の形態２に示すｎチャネル型ＴＦＴのみで作製することも可能である。
【０１６５】
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
【０１６６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１６７】
（実施の形態６）
本実施の形態では、半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０１６８】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０１６９】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０１７０】
図１８は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【０１７１】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
【０１７２】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。
【０１７３】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０１７４】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【０１７５】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０１７６】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１８と同じ画素構成を用いることができる。
【０１７７】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０１７８】
なお、図１８に示す画素構成は、これに限定されない。例えば、図１８に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０１７９】
次に、発光素子の構成について、図１９（Ａ）、図１９（Ｂ）、図１９（Ｃ）を用いて説明する。ここでは、駆動用ＴＦＴが図１（Ｂ）に示す薄膜トランジスタ１７０の場合を例に挙げて、画素の断面構造について説明する。図１９（Ａ）、図１９（Ｂ）、図１９（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す薄膜トランジスタ１７０と同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む高い電気特性を有する薄膜トランジスタである。
【０１８０】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、図１８に示す画素構成はどの射出構造の発光素子にも適用することができる。
【０１８１】
上面射出構造の発光素子について図１９（Ａ）を用いて説明する。
【０１８２】
図１９（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１が図１（Ｂ）に示す薄膜トランジスタ１７０であり、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１９（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
【０１８３】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１９（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
【０１８４】
次に、下面射出構造の発光素子について図１９（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１が図１（Ａ）に示す薄膜トランジスタ１７０であり、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図１９（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１９（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１９（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１９（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【０１８５】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１９（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
【０１８６】
次に、両面射出構造の発光素子について、図１９（Ｃ）を用いて説明する。図１９（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１９（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１９（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１９（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
【０１８７】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１９（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０１８８】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０１８９】
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０１９０】
なお本実施の形態で示す半導体装置は、図１９（Ａ）、図１９（Ｂ）、図１９（Ｃ）に示した構成に限定されるものではなく、開示した技術的思想に基づく各種の変形が可能である。
【０１９１】
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の上面及び断面について、図２２（Ａ）、図２２（Ｂ）を用いて説明する。図２２（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図２２（Ｂ）は、図２２（Ａ）のＨ−Ｉにおける断面図に相当する。
【０１９２】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０１９３】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図２２（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０１９４】
薄膜トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い実施の形態１に示す薄膜トランジスタを適用することができる。
【０１９５】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０１９６】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０１９７】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０１９８】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０１９９】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０２００】
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【０２０１】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０２０２】
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２０３】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。
【０２０４】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２０５】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された単結晶半導体基板、或いは絶縁基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２２（Ａ）及び図２２（Ｂ）の構成に限定されない。
【０２０６】
以上の工程により、製造コストを低減した発光表示装置（表示パネル）を作製することができる。
【０２０７】
本実施の形態は、実施の形態１、実施の形態２、または実施の形態３に記載した構成と適宜組み合わせて実施することが可能である。
【０２０８】
（実施の形態７）
本実施の形態では、半導体装置の一形態に相当する液晶表示パネルの上面及び断面について、図２０（Ａ１）、図２０（Ａ２）、図２０（Ｂ）を用いて説明する。図２０（Ａ１）、図２０（Ａ２）は、第１の基板４００１上に形成された実施の形態１で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図２０（Ｂ）は、図２０（Ａ１）、図２０（Ａ２）のＭ−Ｎにおける断面図に相当する。
【０２０９】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０２１０】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２０（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２０（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０２１１】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図２０（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。
【０２１２】
薄膜トランジスタ４０１０、４０１１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む実施の形態１に示す薄膜トランジスタを適用することができる。薄膜トランジスタ４０１１は、実施の形態１の図１に示した薄膜トランジスタ１７０に相当する。
【０２１３】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０２１４】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０２１５】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
【０２１６】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０２１７】
なお本実施の形態は透過型液晶表示装置の例であるが、反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
【０２１８】
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
【０２１９】
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、実施の形態１で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定されずＰＣＶＤ法などの種々の方法で形成すればよい。
【０２２０】
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。
【０２２１】
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目として、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナトリウム等のイオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。
【０２２２】
また、保護膜を形成した後に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。
【０２２３】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
【０２２４】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０２２５】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベークする工程で同時に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
【０２２６】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０２２７】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０２２８】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０２２９】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２３０】
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【０２３１】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０２３２】
また図２０（Ａ１）、図２０（Ａ２）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０２３３】
図２１は、ＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
【０２３４】
図２１は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５、偏光板２６０６が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
【０２３５】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）などを用いることができる。
【０２３６】
以上の工程により、半導体装置として製造コストを低減した液晶表示パネルを作製することができる。
【０２３７】
本実施の形態は、実施の形態１、実施の形態２、または実施の形態３に記載した構成と適宜組み合わせて実施することが可能である。
【０２３８】
（実施の形態８）
電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２３、図２４に示す。
【０２３９】
図２３（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本実施の形態３を適用した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
【０２４０】
また、図２３（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本実施の形態３を適用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。
【０２４１】
また、図２４は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２４２】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２４では表示部２７０５）に文章を表示し、左側の表示部（図２４では表示部２７０７）に画像を表示することができる。
【０２４３】
また、図２４では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０２４４】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２４５】
（実施の形態９）
半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０２４６】
図２５（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９７０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０２４７】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０２４８】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２４９】
図２５（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０２５０】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０２５１】
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０２５２】
図２６（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２６（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも実施の形態１または実施の形態２に示す薄膜トランジスタを有する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２６（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２６（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０２５３】
図２６（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも実施の形態１または実施の形態２に示す薄膜トランジスタを有する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
【０２５４】
図２７は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
【０２５５】
図２７に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
【０２５６】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０２５７】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０２５８】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０２５９】
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０２６０】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０２６１】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２６２】
（実施の形態１０）
実施の形態１または実施の形態２においては、バッファ層を設ける例を示したが、本実施の形態ではバッファ層を設けない例を示す。また、２つのｎチャネル型の薄膜トランジスタを用いてインバータ回路を構成する例を以下に説明する。
【０２６３】
画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成する。２つのｎチャネル型ＴＦＴを組み合わせてインバータ回路を形成する場合、エンハンスメント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合（以下、ＥＤＭＯＳ回路という）と、エンハンスメント型ＴＦＴ同士で形成する場合（以下、ＥＥＭＯＳ回路という）がある。なお、ｎチャネル型ＴＦＴのしきい値電圧が正の場合は、エンハンスメント型トランジスタと定義し、ｎチャネル型ＴＦＴのしきい値電圧が負の場合は、デプレッション型トランジスタと定義し、本明細書を通してこの定義に従うものとする。
【０２６４】
画素部と駆動回路は、同一基板上に形成し、画素部においては、マトリクス状に配置したエンハンスメント型トランジスタを用いて画素電極への電圧印加のオンオフを切り替える。この画素部に配置するエンハンスメント型トランジスタは、酸化物半導体を用いており、その電気特性は、ゲート電圧±２０Ｖにおいて、オンオフ比が１０９以上であるため、リーク電流が少なく、低消費電力駆動を実現することができる。
【０２６５】
駆動回路のインバータ回路の断面構造を図３２（Ａ）に示す。図３２（Ａ）において、基板１４００上に第１のゲート電極１４０１及び第２のゲート電極１４０２を設ける。第１のゲート電極１４０１及び第２のゲート電極１４０２の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０２６６】
例えば、第１のゲート電極１４０１及び第２のゲート電極１４０２の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステンと、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金と、窒化チタンまたはチタン層とを積層した積層とすることが好ましい。
【０２６７】
また、第１のゲート電極１４０１及び第２のゲート電極１４０２を覆うゲート絶縁層１４０３上には、第１配線１４０９、第２配線１４１０、及び第３配線１４１１を設け、第２の配線１４１０は、ゲート絶縁層１４０３に形成されたコンタクトホール１４０４を介して第２のゲート電極１４０２と直接接続する。
【０２６８】
また、第１のゲート電極１４０１と重なる位置に第１配線１４０９及び第２配線１４１０上に接する第１の酸化物半導体層１４０５と、第２のゲート電極１４０２と重なる位置に第２配線１４１０及び第３配線１４１１上に接する第２の酸化物半導体層１４０７とを設ける。
【０２６９】
第１の薄膜トランジスタ１４３０は、第１のゲート電極１４０１と、ゲート絶縁層１４０３を介して第１のゲート電極１４０１と重なる第１の酸化物半導体層１４０５とを有し、第１配線１４０９は、接地電位の電源線（接地電源線）である。この接地電位の電源線は、負の電圧ＶＤＬが印加される電源線（負電源線）としてもよい。
【０２７０】
また、第２の薄膜トランジスタ１４３１は、第２のゲート電極１４０２と、ゲート絶縁層１４０３を介して第２のゲート電極１４０２と重なる第２の酸化物半導体層１４０７とを有し、第３配線１４１１は、正の電圧ＶＤＤが印加される電源線（正電源線）である。
【０２７１】
第１の酸化物半導体層１４０５を挟んで対向する第１配線１４０９の側面と第２配線１４１０の側面とをテーパ形状とすることで、酸化物半導体層におけるソース電極層の側面及びドレイン電極層の側面と重なる領域は、電界集中緩和領域として機能させる。
【０２７２】
また、第２の酸化物半導体層１４０７を挟んで対向する第２配線１４１０の側面と第３配線１４１１の側面とをテーパ形状とすることで、酸化物半導体層におけるソース電極層の側面及びドレイン電極層の側面と重なる領域は、電界集中緩和領域として機能させる。
【０２７３】
図３２（Ａ）に示すように、第１の酸化物半導体層１４０５と第２の酸化物半導体層１４０７の両方に電気的に接続する第２の配線１４１０は、ゲート絶縁層１４０３に形成されたコンタクトホール１４０４を介して第２の薄膜トランジスタ１４３１の第２のゲート電極１４０２と直接接続する。第２の配線１４１０と第２のゲート電極１４０２とを直接接続させることにより、良好なコンタクトを得ることができ、接触抵抗を低減することができる。第２のゲート電極１４０２と第２配線１４１０を他の導電膜、例えば透明導電膜を介して接続する場合に比べて、コンタクトホールの数の低減、コンタクトホールの数の低減による占有面積の縮小を図ることができる。
【０２７４】
また、駆動回路のインバータ回路の上面図を図３２（Ｃ）に示す。図３２（Ｃ）において、鎖線Ｚ１−Ｚ２で切断した断面が図３２（Ａ）に相当する。
【０２７５】
また、ＥＤＭＯＳ回路の等価回路を図３２（Ｂ）に示す。図３２（Ａ）及び図３２（Ｃ）示す回路接続は、図３２（Ｂ）に相当し、第１の薄膜トランジスタ１４３０をエンハンスメント型のｎチャネル型トランジスタとし、第２の薄膜トランジスタ１４３１をデプレッション型のｎチャネル型トランジスタとする例である。
【０２７６】
また、本実施の形態ではＥＤＭＯＳ回路の例を示したが、どちらもエンハンスメント型のｎチャネル型トランジスタとするＥＥＭＯＳ回路を用いて駆動回路を構成してもよい。
【０２７７】
また、本実施の形態においては、バッファ層を設けない例を示したが、特に限定されず、実施の形態１と同様に、第１配線１４０９の上面、第２配線１４１０上面、及び第３配線１４１１上面にバッファ層を設けてもよい。
【０２７８】
また、本実施の形態は、実施の形態１乃至９のいずれか一と組み合わせることができる。
【０２７９】
（実施の形態１１）
本実施の形態では、図３３に示したモデル構造の薄膜トランジスタにストレスを印加して電気特性の劣化の度合いを計算によって求める。
【０２８０】
図３３（Ａ）に示す構造は、ガラス基板３０１上にゲート電極層３０２、ゲート絶縁層３０３の順で積層され、その上にソース電極層３０４、及びドレイン電極層３０５を形成する。また、ソース電極層３０４の側面には酸化物層３０７と、ドレイン電極層３０５の側面には酸化物層３０８を設ける。なお、ここでは、酸化物層３０７、３０８はソース電極層３０４、及びドレイン電極層３０５の自然酸化膜とする。また、ソース電極層３０４、ドレイン電極層３０５、及び酸化物層３０７、３０８を覆って酸化物半導体層３０６を形成する。
【０２８１】
ゲート電極層３０２は、モリブデンを用い、ソース電極層３０４、及びドレイン電極層３０５も同じ材料を用いる設定とする。また、ゲート絶縁層３０３は、酸化珪素膜であり、膜厚１００ｎｍ、比誘電率εｒは４．１とする。酸化物半導体層３０６の膜厚は５０ｎｍであり、材料としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる。また、薄膜トランジスタのチャネル長Ｌ＝１０μｍ、チャネル幅Ｗ＝１０μｍとする。
【０２８２】
また薄膜トランジスタに与えるストレスは、ゲート電圧Ｖｇｓ＝２Ｖ、ソース電極とドレイン電極間の電圧Ｖｄｓ＝２０Ｖとし、このストレスを与える時間を１０００秒とし、ストレス印加前後で電気特性の比較を行う。
【０２８３】
この計算においては、Ｓｉｌｖａｃｏ社製のシミュレーションソフト「Ａｔｌａｓを用いて計算した。
【０２８４】
また、ソース電極層３０４のテーパ角度θ１として、２７度、４５度、或いは６３度として計算した。なお、ソース電極層３０４のテーパ角度θ１はドレイン電極層３０５のテーパ角度θと同じ角度に設定する。
【０２８５】
ソース電極層３０４のテーパ角度θ１が、２７度である場合の計算結果を図３４に示す。
【０２８６】
また、ソース電極層３０４のテーパ角度θ１が、４５度である場合の計算結果を図３５に示す。
【０２８７】
また、ソース電極層３０４のテーパ角度θ１が、６３度である場合の計算結果を図３６に示す。
【０２８８】
図３４、図３５、及び図３６の結果から、ソース電極層３０４のテーパ角度θ１が、小さいほど劣化しにくくなる結果が得られる。
【０２８９】
また、比較のため、９０度とした図３３（Ｂ）に示す構造で同様の計算を行った結果を図３７（Ａ）に示す。図３３（Ｂ）に示す構造は、角度が異なる点以外は、図３３（Ａ）と同一である。
【０２９０】
また、比較のため、２７度としてソース電極層３０４の側面に酸化物層と、ドレイン電極層３０５の側面に酸化物層のない図３３（Ｃ）に示す構造で同様の計算を行った結果を図３７（Ｂ）に示す。側面に酸化物層がない場合は、テーパ角度θ１を何度としても同じ結果であった。側面に酸化物層がない場合は、ゲート絶縁層３０３と酸化物半導体層３０６との界面が電流パスとなるため、ソース電極層３０４の側面のテーパ角度が何度になっても電流パスに影響がでない。
【０２９１】
これらの結果から、ソース電極層３０４の側面に酸化物層３０７と、ドレイン電極層３０５の側面に酸化物層３０８とを設け、さらにテーパ角度θ１を９０度よりも小さくすることで薄膜トランジスタの電気特性の劣化を抑えることができると言える。
【０２９２】
以上の構成でなる実施の形態について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【実施例１】
【０２９３】
本実施例では、酸化物半導体層を用いて作製された薄膜トランジスタの特性に関して示す。
【０２９４】
以下に、本実施例で用いたトランジスタの作製方法について説明する。
【０２９５】
まず、基板上に第１の導電膜を形成した後、当該第１の導電膜をフォトリソグラフィ法を用いてパターニングすることによりゲート電極５０２を形成した。続いて、当該ゲート電極５０２上にゲート絶縁層５０３を形成した。続いて、ゲート絶縁層５０３上に第２の導電膜とバッファ層を形成した。なお、基板を大気に曝すことなく連続して第２の導電膜とバッファ層を形成した。続いて、当該第２の導電膜及びバッファ層をフォトリソグラフィ法を用いてパターニングすることにより、一部がゲート電極と重なるソース電極層５０６ａ及びドレイン電極層５０６ｂを形成した。続いて、ゲート絶縁層、ソース電極層及びドレイン電極層上に酸化物半導体層を形成した後、当該酸化物半導体層をフォトリソグラフィ法を用いてパターニングすることにより、チャネル形成領域として機能する島状の酸化物半導体層５１０を形成した。続いて、窒素雰囲気下で３５０℃、１時間の熱処理を行った。
【０２９６】
基板として、旭ガラス社製のガラス基板（商品名ＡＮ１００）を用いた。
【０２９７】
ゲート電極５０２となる第１の導電膜として、スパッタ法を用いて膜厚１００ｎｍのタングステン膜を形成した。
【０２９８】
ゲート絶縁層５０３として、プラズマＣＶＤ法を用いて膜厚１００ｎｍの酸化窒化シリコン膜を形成した。
【０２９９】
ソース電極層５０６ａ及びドレイン電極層５０６ｂとなる第２の導電膜として、スパッタ法を用いて膜厚１００ｎｍのタングステン膜を形成した。
【０３００】
バッファ層は、スパッタ法によって５〜１０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を形成した。成膜条件は、アルゴンガスのみを用い、ターゲットは、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを用いた。
【０３０１】
酸化物半導体層は、スパッタ法によって１５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜した。成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を２５℃とし、アルゴンガス流量を１０ｓｃｃｍとし、酸素流量を５ｓｃｃｍとし、ガラス基板とターゲット間の距離を１７０ｍｍとし、直流（ＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ））で行った。ターゲットは、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５）を用いた。また、プラズマ処理を行った後、基板５００を大気に曝すことなく連続して酸化物半導体層を形成した。なお、この成膜条件で得られた酸化物半導体層の組成を誘導結合プラズマ質量分析法（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＩＣＰ−ＭＳ分析法）により測定した結果は、ＩｎＧａ０．９４Ｚｎ０．４０Ｏ３．３１であった。
【０３０２】
図２８に薄膜トランジスタのＶｇ−Ｉｄ曲線を示す。なお、本実施例では、トランジスタの測定は、ドレイン電圧（ソースの電圧に対するドレインの電圧）を１Ｖに設定して行った。
【０３０３】
また、本実施例では、トランジスタの構造を図２９に示すように形成した。具体的には、トランジスタのチャネル長Ｌを１００μｍ、チャネル幅Ｗを１００μｍ、ソース電極層５０６ａとゲート電極５０２が重なる長さＬｓを５μｍ、ドレイン電極層５０６ｂとゲート電極５０２が重なる長さＬｄを５μｍ、チャネル幅方向と平行な方向において酸化物半導体層５１０がソース電極層５０６ａ及びドレイン電極層５０６ｂと重ならない領域の長さＡを５μｍとした。
【０３０４】
以上により、基板を大気に曝すことなく連続して第２の導電膜とバッファ層を形成したことによって、トランジスタのオンオフ比を高くし、電界効果移動度を高くすることができることがわかった。
【実施例２】
【０３０５】
また、本実施例では、エッチング後の電極形状の一例を示す。まず、サンプルを作製するプロセスについて図３０を用いて説明する。なお、実施例１とは、ソース電極層及びドレイン電極層の断面形状が異なっている点とバッファ層を形成しない点で異なっているだけであるため、同一の箇所には同一の符号を用いて説明する。
【０３０６】
まず、基板上に第１の導電膜を形成した後、当該第１の導電膜をフォトリソグラフィ法を用いてパターニングすることによりゲート電極５０２を形成した。続いて、当該ゲート電極５０２上にゲート絶縁層５０３を形成した（図３０（Ａ）参照）。続いて、ゲート絶縁層５０３上に第２の導電膜を形成した。続いて、当該第２の導電膜をフォトリソグラフィ法を用いてパターニングすることにより、一部がゲート電極と重なるソース電極層６０６ａ及びドレイン電極層６０６ｂを形成した（図３０（Ｂ）参照）。続いて、ゲート絶縁層、ソース電極層及びドレイン電極層上に酸化物半導体層を形成した後、当該酸化物半導体層をフォトリソグラフィ法を用いてパターニングすることにより、チャネル形成領域として機能する島状の酸化物半導体層６１０を形成した（図３０（Ｃ）参照）。
【０３０７】
基板として、旭ガラス社製のガラス基板（商品名ＡＮ１００）を用いた。
【０３０８】
ゲート電極５０２となる第１の導電膜として、スパッタ法を用いて膜厚１００ｎｍのタングステン膜を形成した。
【０３０９】
ゲート絶縁層５０３として、プラズマＣＶＤ法を用いて膜厚１００ｎｍの酸化窒化シリコン膜を形成した。
【０３１０】
ソース電極層６０６ａ及びドレイン電極層６０６ｂとなる第２の導電膜として、スパッタ法を用いて膜厚１００ｎｍのタングステン膜を形成した。
【０３１１】
酸化物半導体層は、スパッタ法によって１５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜した。成膜条件は、実施例１と同じである。
【０３１２】
ソース電極層６０６ａ及びドレイン電極層６０６ｂのエッチングは、コイル状アンテナを用いるＩＣＰエッチング装置を用いて行った。ＣＦ４のガス流量を２５（ｓｃｃｍ）、Ｃｌ２のガス流量を２５（ｓｃｃｍ）、Ｏ２のガス流量を１０（ｓｃｃｍ）とし、１．５Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。少なくともゲート絶縁膜５０３がある程度露呈した段階で、このエッチングを途中で停止することにより、段差を有する電極側面が形成される。
【０３１３】
上記エッチング条件により、ソース電極層６０６ａの断面形状は、基板の基板面とソース電極層６０６ａの下端部側面とがなす角度θ１が２０°以上９０°未満とすることができる。図３０（Ｃ）中に示す点線で囲まれた部分の断面写真を図３１（Ａ）に示す。なお、図３１（Ｂ）は図３１（Ａ）の模式図である。図３１（Ａ）に示すように、θ１は約４０°である。また、図３１（Ａ）に示すように、基板の基板面とソース電極層６０６ａの上端部側面とがなす角度は約９０°である。なお、酸化物半導体層６１０を挟んで対向するソース電極層６０６ａ側面とドレイン電極層６０６ｂ側面の断面形状は同じエッチング工程を経るため、ほぼ同一である。
【０３１４】
本実施例により、実施の形態２に示すソース電極層及びドレイン電極層の断面形状を作製することを示唆することができたと言える。
【符号の説明】
【０３１５】
１００：基板
１０１：ゲート電極
１０２：ゲート絶縁層
１０３：酸化物半導体層
１０４ａ：第１のバッファ層
１０４ｂ：第２のバッファ層
１０５ａ：ソース電極層
１０５ｂ：ドレイン電極層
【図１】
2010135780.tif 000003
【図２】
2010135780.tif 000004
【図３】
2010135780.tif 000005
【図４】
2010135780.tif 000006
【図５】
2010135780.tif 000007
【図６】
2010135780.tif 000008
【図７】
2010135780.tif 000009
【図８】
2010135780.tif 000010
【図９】
2010135780.tif 000011
【図１０】
2010135780.tif 000012
【図１１】
2010135780.tif 000013
【図１２】
2010135780.tif 000014
【図１３】
2010135780.tif 000015
【図１４】
2010135780.tif 000016
【図１５】
2010135780.tif 000017
【図１６】
2010135780.tif 000018
【図１７】
2010135780.tif 000019
【図１８】
2010135780.tif 000020
【図１９】
2010135780.tif 000021
【図２０】
2010135780.tif 000022
【図２１】
2010135780.tif 000023
【図２２】
2010135780.tif 000024
【図２３】
2010135780.tif 000025
【図２４】
2010135780.tif 000026
【図２５】
2010135780.tif 000027
【図２６】
2010135780.tif 000028
【図２７】
2010135780.tif 000029
【図２８】
2010135780.tif 000030
【図２９】
2010135780.tif 000031
【図３０】
2010135780.tif 000032
【図３３】
2010135780.tif 000033
【図３４】
2010135780.tif 000034
【図３５】
2010135780.tif 000035
【図３６】
2010135780.tif 000036
【図３７】
2010135780.tif 000037
【図３１】
2010135780.tif 000038
【図３２】
2010135780.tif 000039