(57)【要約】【課題】イメージセンサ及びその製造方法を提供する。【解決手段】イメージセンサは、互いに対向する第１面及び第２面を持つ半導体基板と、活性領域を定義し、第１面から第２面に向けて拡張されて形成される素子分離膜と、活性領域の内に、第１面から第２面に向けて拡張されて形成されるフォトダイオードと、第１面に隣接して配置され、フォトダイオードに対応して形成される反射部と、第２面に隣接して形成されるレンズ部と、を含む。イメージセンサは反射部により受信感度を向上させることができる。【選択図】  図１
2010034564.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１面及び第２面を持つ半導体基板と、
活性領域を定義し、前記第１面から前記第２面に向けて拡張されて形成される素子分離膜と、
前記活性領域の内に、前記第１面から前記第２面に向けて拡張されて形成されるフォトダイオードと、
前記第１面に隣接して配置され、前記フォトダイオードに対応して形成される反射部と、
前記第２面に隣接して形成されるレンズ部と、
を含むことを特徴とするイメージセンサ。
【請求項２】
前記第１面に隣接して形成される画素回路部と、
前記画素回路部に付着される支持基板と、
を含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記反射部は、ポリシリコンまたはシリサイドを含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項４】
前記反射部は、前記フォトダイオードを覆うことを特徴とする請求項１に記載のイメージセンサ。
【請求項５】
前記反射部の平面積は、前記フォトダイオードの平面積より広いことを特徴とする請求項１に記載のイメージセンサ。
【請求項６】
前記画素回路部は多数個のゲート電極を含み、
前記反射部は前記ゲート電極と同一な層に形成されることを特徴とする請求項１に記載のイメージセンサ。
【請求項７】
前記反射部及び前記フォトダイオードの間に介される絶縁層を含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項８】
素子分離膜により定義される活性領域が形成された半導体基板を提供するステップと、
前記活性領域にフォトダイオードを形成するステップと、
前記フォトダイオードの上に反射部を形成するステップと、
前記半導体基板の上に画素回路部を形成するステップと、
前記半導体基板の下にレンズ部を形成するステップと、
を含むことを特徴とするイメージセンサを製造する方法。
【請求項９】
前記画素回路部に支持基板を付着するステップと、
前記半導体基板の下部をグラインディングするステップと、
を含むことを特徴とする請求項８に記載のイメージセンサの製造方法。
【請求項１０】
前記反射部を形成するステップは、
前記フォトダイオードの上にシリコン層を形成するステップと、
前記シリコン層をシリサイド化するステップと、
を含むことを特徴とする請求項８に記載のイメージセンサの製造方法。
【請求項１１】
前記画素回路部を形成するステップは、
前記半導体基板の上にゲート電極を形成するステップを含み、
前記ゲート電極及び前記反射部は同時に形成されることを特徴とする請求項８に記載のイメージセンサの製造方法。
【請求項１２】
前記画素回路部を形成するステップは、
前記半導体基板の上にゲート電極を形成するステップと、
前記半導体基板の上に前記ゲート電極を覆う絶縁層を形成するステップと、を含み、
前記反射部を形成するステップで、前記反射部は前記絶縁層の上に形成されることを特徴とする請求項８に記載のイメージセンサの製造方法。
【請求項１３】
半導体基板と、
前記半導体基板に形成され、活性領域を定義する素子分離膜と、
前記活性領域に形成されるフォトダイオードと、
前記フォトダイオードを覆って、前記半導体基板の上に配置される反射部と、
前記フォトダイオードと電気的に連結され、前記半導体基板の上に配置される画素回路部と、
前記画素回路部の上に配置される支持基板と、
前記半導体基板の下に配置されるレンズ部と、
を含むことを特徴とするイメージセンサ。
【請求項１４】
前記フォトダイオードは、前記レンズ部及び前記半導体基板を通過した光をセンシングすることを特徴とする請求項１３に記載のイメージセンサ。
【請求項１５】
前記反射部は、前記フォトダイオードに直接接触することを特徴とする請求項１３に記載のイメージセンサ。
【請求項１６】
前記レンズ部は、
前記半導体基板の下に配置される保護膜と、
前記保護膜の下に配置されるカラーフィルタと、
前記カラーフィルタの下に配置され、曲面を持つマイクロレンズと、
を含むことを特徴とする請求項１３に記載のイメージセンサ。
【請求項１７】
前記画素回路部は、
前記半導体基板の上に配置される絶縁層と、
前記絶縁層に配置される金属配線を含み、
前記反射部は前記金属配線と同一な層に配置され、前記反射部及び前記金属配線は同一な金属を含むことを特徴とする請求項１３に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ及びその製造方法に関するものである。
【背景技術】
【０００２】
最近、次世代のイメージセンサとしてＣＭＯＳイメージセンサが注目を受けている。ＣＭＯＳイメージセンサは制御回路及び信号処理回路などを周辺回路として使用するＣＭＯＳ技術を用いて単位画素の数量に該当するＭＯＳトランジスタを半導体基板に形成することによって、ＭＯＳトランジスタにより各単位画素の出力を順次に検出するスイッチング方式を採用した素子である。即ち、ＣＭＯＳイメージセンサは単位画素内にフォトダイオードとＭＯＳトランジスタを形成させることによって、スイッチング方式により各単位画素の電気的信号を順次に検出して映像を具現する。
【０００３】
ＣＭＯＳイメージセンサはＣＭＯＳ製造技術を利用するので、少ない電力消耗、少ないフォト工程ステップに従う単純な製造工程のような長所を有する。また、ＣＭＯＳイメージセンサは、制御回路、信号処理回路、アナログ／ディジタル変換回路などをイメージセンサチップに集積させることができるので、製品の小型化が容易であるという長所を有している。したがって、ＣＭＯＳイメージセンサは、現在ディジタルスチルカメラ（digital still camera）、ディジタルビデオカメラのような多様な応用部分に広く使われている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、センシング効率を増加させ、隣接画素同士間の干渉を防止するイメージセンサ及びその製造方法を提供することをその目的とする。
【課題を解決するための手段】
【０００５】
本発明に係るイメージセンサは、互いに対向する第１面及び第２面を持つ半導体基板と、活性領域を定義し、上記第１面から上記第２面に向けて拡張されて形成される素子分離膜（device isolation layer）と、上記活性領域内に、上記第１面から上記第２面に向けて拡張されて形成されるフォトダイオードと、上記第１面に隣接して配置され、上記フォトダイオードに対応して形成される反射部と、上記第２面に隣接して形成されるレンズ部と、を含む。
【０００６】
本発明に係るイメージセンサの製造方法は、素子分離膜により定義される活性領域が形成された半導体基板を提供するステップと、上記活性領域にフォトダイオードを形成するステップと、上記フォトダイオードの上に反射部を形成するステップと、上記半導体基板の上に画素回路部を形成するステップと、上記半導体基板の下にレンズ部を形成するステップと、を含む。
【０００７】
本発明に係るイメージセンサの製造方法は、半導体基板と、上記半導体基板に形成され、活性領域を定義する素子分離膜と、上記活性領域に形成されるフォトダイオードと、上記フォトダイオードを覆って、上記半導体基板の上に配置される反射部と、上記フォトダイオードと電気的に連結され、上記半導体基板の上に配置される画素回路部と、上記画素回路部の上に配置される支持基板と、上記半導体基板の下に配置されるレンズ部と、を含む。
【発明の効果】
【０００８】
本発明に従うイメージセンサは反射部を含むため、外部から入射されてフォトダイオードを通過する光をまたフォトダイオードに反射させる。
【０００９】
また、反射部及びフォトダイオードが互いに接触して形成されることができ、反射部及びフォトダイオードの間に漏れる光を最小化することができる。したがって、本発明に従うイメージセンサは漏れる光による隣接画素同士間の干渉を防止することができる。
【００１０】
特に、後面照射型（backside illumination）イメージセンサの場合、反射部はフォトダイオードを通過した光が金属配線によって反射されて隣接画素のフォトダイオードへの入射を防止することができる。
【００１１】
また、本発明に従うイメージセンサは、金属配線の位置に関わらず、フォトダイオードの面積を向上させることができる。
【００１２】
したがって、本発明に従うイメージセンサは、センシング効率を増加させ、隣接画素同士間の干渉を防止する。
【００１３】
また、反射部はゲート電極を形成する工程で、ゲート電極と同時に形成されることができ、追加的な工程無しにも形成されることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係るイメージセンサの回路図である。
【図２】図１のイメージセンサの平面レイアウト図である。
【図３】図２のＩ−Ｉ’線に沿って切断した断面図である。
【図４ａ】本発明の実施形態に係るＣＭＯＳイメージセンサの製造方法に従う工程を示す断面図である。
【図４ｂ】本発明の実施形態に係るＣＭＯＳイメージセンサの製造方法に従う工程を示す断面図である。
【図４ｃ】本発明の実施形態に係るＣＭＯＳイメージセンサの製造方法に従う工程を示す断面図である。
【図４ｄ】本発明の実施形態に係るＣＭＯＳイメージセンサの製造方法に従う工程を示す断面図である。
【図４ｅ】本発明の実施形態に係るＣＭＯＳイメージセンサの製造方法に従う工程を示す断面図である。
【図５】本発明の他の実施形態に係るＣＭＯＳイメージセンサの平面レイアウト図である。
【図６】図５において、II−II’に沿って切断した断面を示す断面図である。
【発明を実施するための形態】
【００１５】
本発明の説明において、各基板、パターン、領域、または層などが、各基板、パターン、領域、または層などの“上（on）”に、または“下（under）”に形成されると記載される場合において、“上（on）”及び“下（under）”は、“直接（directly）”または“他の構成要素を介して（indirectly）”形成されるものを全て含む。また、各構成要素の上または下に対する基準は、図面を基準にして説明する。また、図面における各構成要素のサイズは説明のために誇張されることがあり、実際に適用されるサイズを意味するのではない。
【００１６】
図１は本発明の実施形態に係るＣＭＯＳイメージセンサの回路図である。図２は図１のＣＭＯＳイメージセンサの平面レイアウト図である。図３は図２のＩ−Ｉ’線に沿って切断した断面図である。
【００１７】
図１及び図２を参照すると、イメージセンサの複数個の画素のうちの１つの画素Ｐ（Pixel）は、外部の光を感知するフォトダイオードＰＤ、及び上記フォトダイオードＰＤに格納された電荷の電送及び／または出力などを制御する複数個のトランジスタを含む。本実施形態において、上記画素Ｐは、例えば４個のトランジスタを含む場合に対して説明する。
【００１８】
上記画素Ｐは、光を感知するフォトダイオードＰＤ、トランスファートランジスタＴｘ、リセットトランジスタＲｘ、セレクトトランジスタＳｘ、及びアクセストランジスタＡｘを含む。
【００１９】
上記フォトダイオードＰＤには、上記トランスファートランジスタＴｘ、及び上記リセットトランジスタＲｘが直列に接続される。上記トランスファートランジスタＴｘのソースは上記フォトダイオードＰＤと接続し、上記トランスファートランジスタＴｘのドレイン４３０は上記リセットトランジスタＲｘのソースと接続する。上記リセットトランジスタＲｘのドレイン４３０には電源電圧（Ｖｄｄ）が印加される。
【００２０】
上記トランスファートランジスタＴｘのドレイン４３０は、浮遊拡散層ＦＤ（floating diffusion）の役目をする。上記浮遊拡散層ＦＤ、ＦＤは上記セレクトトランジスタＳｘのゲートに接続される。上記セレクトトランジスタＳｘ及び上記アクセストランジスタＡｘは直列に接続される。即ち、上記セレクトトランジスタＳｘのソースと上記アクセストランジスタＡｘのドレイン４３０とは互いに接続する。上記アクセストランジスタＡｘのドレイン４３０及び上記リセットトランジスタＲｘのソースには上記電源電圧（Ｖｄｄ）が印加される。上記セレクトトランジスタＳｘのドレイン４３０は出力端に該当し、上記セレクトトランジスタＳｘのゲートには選択信号が印加される。
【００２１】
前述した構造のイメージセンサの画素Ｐの動作を簡略に説明する。まず、上記リセットトランジスタＲｘをターンオン（turn on）させて、上記浮遊拡散層ＦＤ、ＦＤの電位を上記電源電圧（Ｖｄｄ）と同一にした後、上記リセットトランジスタＲｘをターンオフ（turn off）させる。このような動作をリセット動作と定義する。
【００２２】
外部の光が上記フォトダイオードＰＤに入射されれば、上記フォトダイオードＰＤの内に電子−ホール対（ＥＨＰ；electron-hole pair）が生成されて信号電荷が上記フォトダイオードＰＤの内に蓄積される。次に、上記トランスファートランジスタＴｘがターンオンされるにつれて、上記フォトダイオードＰＤの内に蓄積された信号電荷は上記浮遊拡散層ＦＤ、ＦＤに出力されて上記浮遊拡散層ＦＤ、ＦＤに格納される。これによって、上記浮遊拡散層ＦＤ、ＦＤの電位は、上記フォトダイオードＰＤから出力された電荷の電荷量に比例して変化され、これによって上記アクセストランジスタＡｘのゲートの電位が変わる。この際、選択信号（Row）により上記セレクトトランジスタＳｘがターンオンされれば、データが出力端（Out）に出力される。データが出力された後、画素Ｐはまたリセット動作を遂行する。上記画素Ｐはこのような過程を繰り返して光を電気的信号に変換させて出力する。
【００２３】
図３を参照すると、ＣＭＯＳイメージセンサは、半導体基板１００、素子分離膜２００、フォトダイオードＰＤ、画素回路部４００、反射部５００、支持基板６００及びレンズ部７００を含む。
【００２４】
上記半導体基板１００はプレート形状を有し、シリコンからなる。上記半導体基板１００は光が通過できる程度の非常に薄い厚みを有する。また、上記半導体基板１００は互いに対向する上面１０１及び底面１０２を有する。上面１０１は「第１面」に相当し、底面１０２は「第２面」に相当する。
【００２５】
上記素子分離膜２００は上記上面１０１に形成される。より詳しくは、上記素子分離膜２００は上記上面１０１から上記底面１０２に向けて延びて、形成される。上記素子分離膜２００はＳＴＩ（swallow trench isolation）工程によって形成できる。上記素子分離膜２００は上記半導体基板１００の活性領域（ＡＲ）及び非活性領域（ＮＲ）を定義する。
【００２６】
上記フォトダイオードＰＤは上記半導体基板１００に形成される。より詳しくは、上記フォトダイオードＰＤは上記活性領域（ＡＲ）に形成される。上記フォトダイオードＰＤは上記上面１０１から底面１０２に向けて拡張され、形成される。
【００２７】
上記フォトダイオードＰＤは、低濃度ｎ型ドーパントがドーピングされた領域３１０、及び低濃度ｐ型ドーパントがドーピングされた領域３２０を含む。
【００２８】
上記画素回路部４００は上記半導体基板１００の上に形成される。上記画素回路部４００は上記上面１０１に隣接して形成される。上記画素回路部４００はトランジスタ、絶縁層４４１、４４２、４４３、及び金属配線を含む。
【００２９】
上記トランジスタはトランスファートランジスタＴｘ、リセットトランジスタＲｘ、セレクトトランジスタＳｘ、及びアクセストランジスタＡｘである。図３にはこれらのうち、トランスファートランジスタＴｘ及びリセットトランジスタＲｘが図示されている。この際、セレクトトランジスタＳｘ及びアクセストランジスタＡｘは、トランスファートランジスタＴｘ及びリセットトランジスタＲｘと実質的に同一な構成を有する。
【００３０】
上記トランスファートランジスタＴｘは、ゲート電極４１０、スペーサ４２０、及びドレイン４３０を含む。
【００３１】
上記ゲート電極４１０は上記半導体基板１００の上に配置され、上記ゲート電極４１０に使われる物質の例はポリシリコンまたはシリサイドなどを挙げることができる。また、上記ゲート電極４１０及び上記半導体基板１００の間にゲート絶縁膜が介在できる。
【００３２】
上記スペーサ４２０は上記ゲート電極４１０の側面に配置される。上記ドレイン４３０は上記半導体基板１００に低濃度及び高濃度のドーパントを注入して形成され、上記ドレイン４３０は浮遊拡散層ＦＤをなす。
【００３３】
上記絶縁層４４１、４４２、４４３は、上記トランジスタ及び上記反射部５００を覆って、上記半導体基板１００の上に形成される。
【００３４】
上記金属配線４５０は、上記絶縁層４４１、４４２、４４３の間及び／または内側に配置される。上記金属配線４５０は上記ゲート電極４１０及び上記ドレイン４３０と電気的に連結できる。
【００３５】
上記反射部５００は上記半導体基板１００の上に形成される。上記反射部５００は上記上面１０１に隣接して配置され、上記フォトダイオードＰＤに対応する。より詳しくは、上記反射部５００は上記フォトダイオードＰＤと接触する。
【００３６】
上記反射部５００に使われる物質の例としては、ポリシリコンまたはシリサイドなどを挙げることができる。また、上記反射部５００をなす物質は上記トランジスタのゲート電極４１０をなす物質と同一でありえる。
【００３７】
例えば、上記反射部５００はシリサイドからなることができる。
【００３８】
また、上記反射部５００は上記トランジスタのゲート電極４１０と同一なレイヤに配置される。
【００３９】
上記反射部５００は上記フォトダイオードＰＤを覆う。上記反射部５００は上記フォトダイオードＰＤの平面積より広い平面積を有する。
【００４０】
上記反射部５００は上記フォトダイオードＰＤを通過する光を遮断し、上記フォトダイオードＰＤに向かって反射させる。
【００４１】
上記支持基板６００は上記画素回路部４００の上に付着される。上記支持基板６００は、上記半導体基板１００、上記画素回路部４００、及び上記レンズ部７００を支持する。
【００４２】
上記レンズ部７００は、上記半導体基板１００の下に配置される。より詳しくは、上記レンズ部７００は上記底面１０２に隣接して配置される。上記レンズ部７００は、保護膜７１０、カラーフィルタ７２０、及びマイクロレンズ７３０を含む。
【００４３】
上記保護膜７１０は上記半導体基板１００の下に形成される。
【００４４】
上記カラーフィルタ７２０は上記保護膜７１０の下に形成され、通過する外部光をフィルタリングして、特定のカラーを持つ光だけを通過させる。
【００４５】
上記マイクロレンズ７３０は上記カラーフィルタ７２０の下に形成され、外部の光を集光させて、上記フォトダイオードＰＤに向かって出射する。上記マイクロレンズ７３０は凸な曲面を持つ凸レンズでありうる。
【００４６】
外部の光は上記マイクロレンズ７３０により集光され、上記底面１０２を通じて上記半導体基板１００に入射される。上記半導体基板１００に入射された光は上記フォトダイオードＰＤに入射される。
【００４７】
この際、上記フォトダイオードＰＤに入射された光の一部は上記フォトダイオードＰＤを通過する。そして、上記フォトダイオードＰＤを通過した光は上記反射部５００により反射されて、上記フォトダイオードＰＤにまた入射される。
【００４８】
したがって、上記フォトダイオードＰＤはより多い光を信号電荷に変更させることができ、本発明に従うＣＭＯＳイメージセンサは効率的に外部光をセンシングすることができる。
【００４９】
また、上記反射部５００と上記フォトダイオードＰＤとは互いに接触するため、上記反射部５００及び上記フォトダイオードＰＤの間に漏れる光を最小化することができる。したがって、本発明に従うＣＭＯＳイメージセンサは漏れる光による隣接画素同士間の干渉を防止することができる。
【００５０】
特に、上記反射部５００は上記フォトダイオードＰＤを通過した光が上記金属配線４５０により反射されて隣接画素のフォトダイオードＰＤへの入射を防止することができる。
【００５１】
したがって、本発明に従うＣＭＯＳイメージセンサはセンシング効率を増加させ、隣接画素同士間の干渉を防止する。
【００５２】
図４ａ乃至図４ｅは、本発明の実施形態に係るＣＭＯＳイメージセンサの製造方法に従う工程を示す断面図である。
【００５３】
図４ａを参照すると、半導体基板１００にＳＴＩ工程により素子分離膜２００が形成され、上記半導体基板１００は上記素子分離膜２００により活性領域（ＡＲ）及び非活性領域（ＮＲ）が定義される。
【００５４】
上記活性領域（ＡＲ）に選択的に低濃度のｎ型ドーパント及びｐ型ドーパントが互いに異なる深さで注入されて、低濃度ｎ型ドーパントがドーピングされた領域３１０及び低濃度ｐ型ドーパントがドーピングされた領域３２０を含むフォトダイオードＰＤが形成される。
【００５５】
図４ｂを参照すると、フォトダイオードＰＤが形成された後、上記半導体基板１００の上にポリシリコン層が形成される。以後、上記ポリシリコン層はパタニングされ、上記半導体基板１００の上に予備反射部５００ａ及びポリゲート４１０ａが形成される。この際、上記予備反射部５００ａは上記フォトダイオードＰＤを覆って、上記予備反射部５００ａは上記フォトダイオードＰＤより広い平面積を有する。
【００５６】
図４ｃを参照すると、上記ポリゲート４１０ａの側面上にスペーサ４２０が形成される。以後、高濃度のｎ型ドーパントが選択的に注入されてドレイン４３０が形成される。
【００５７】
以後、上記予備反射部５００ａ及び上記ポリゲート４１０ａの上に金属層が形成され、熱処理工程により、上記予備反射部５００ａ及び上記ポリゲート４１０ａは上記金属層と反応する。
【００５８】
これによって、シリサイドからなる反射部５００及びゲート電極４１０が形成される。
【００５９】
図４ｄを参照すると、上記半導体基板を覆う絶縁層４４１、４４２、４４３、及び上記絶縁層４４１、４４２、４４３の間の金属配線が形成される。
【００６０】
以後、最上部に形成された絶縁層４４３に支持基板６００を付着する。
【００６１】
図４ｅを参照すると、上記半導体基板１００は下部がグラインディングされて、上記半導体基板を通じて光が透過できる厚みを有する。この際、上記半導体基板１００は化学的機械的研磨工程（chemical mechanical polishing；ＣＭＰ）により研磨される。
【００６２】
以後、上記半導体基板１００を裏返して保護膜７１０を形成し、カラーフィルタ７２０及びマイクロレンズ７３０を形成する。
【００６３】
上記ゲート電極４１０を形成する時、上記反射部５００も共に形成されるので、本発明に係るＣＭＯＳイメージセンサの製造方法は、追加的なマスク工程がなくても、センシング効率が増加されたＣＭＯＳイメージセンサを提供する。
【００６４】
図５は、本発明の他の実施形態に係るＣＭＯＳイメージセンサの平面レイアウト図である。図６は、図５において、II−II’に沿って切断した断面を示す断面図である。本実施形態では、前述した実施形態を参照し、反射部について追加的に説明する。
【００６５】
図５及び図６を参照すると、反射部５１０は半導体基板１００に接する絶縁層４４１の上に形成される。即ち、上記反射部５１０及び上記半導体基板１００の間に絶縁層４４１が介される。
【００６６】
また、上記反射部５１０はフォトダイオードＰＤの全体を覆う。上記反射部５１０はゲート電極４１０と異なるレイヤに形成される。
【００６７】
即ち、上記半導体基板１００の上にトランジスタ及び上記絶縁層４４１を形成した後、上記反射部５１０が形成される。
【００６８】
したがって、上記反射部５１０は上記ゲート電極４１０の位置などに制限されず、より広く形成できる。
【００６９】
また、図面とは異なり、上記反射部は金属配線と同一なレイヤに形成されることができ、上記金属配線と同一な物質で形成されることができる。即ち、上記反射部は上記金属配線と同時に形成されることができる。
【００７０】
より詳しくは、上記反射部は第１絶縁層４４１に配置される金属配線と同一な物質で、同一なレイヤに形成されることができる。また、上記反射部は上記第１絶縁層４４１に形成されることができる。
【００７１】
これによって、上記反射部は上記金属配線を形成する工程を用いて形成されるので、上記反射部を形成するための追加的な工程が要求されない。
【００７２】
したがって、上記反射部は容易に形成されることができる。
【００７３】
したがって、本実施形態に従うＣＭＯＳイメージセンサは、上記フォトダイオードＰＤを通過する光を効率的に上記フォトダイオードＰＤに反射させることができ、外部光を効率的にセンシングすることができる。
【符号の説明】
【００７４】
１００  半導体基板
１０１  上面
１０２  底面
２００  素子分離膜
３１０、３２０  領域
４００  画素回路部
４１０  ゲート電極
４１０ａ  ポリゲート
４２０  スペーサ
４３０  ドレイン
４４１、４４２、４４３  絶縁層
４５０  金属配線
５００  反射部
５００ａ  予備反射部
５１０  反射部
６００  支持基板
７００  レンズ部
７１０  保護膜
７２０  カラーフィルタ
７３０  マイクロレンズ
Ａｘ  アクセストランジスタ
Ｒｘ  リセットトランジスタ
Ｓｘ  セレクトトランジスタ
Ｔｘ  トランスファートランジスタ
ＰＤ  フォトダイオード
ＦＤ  浮遊拡散層
【図１】
2010034564.tif 000003
【図２】
2010034564.tif 000004
【図３】
2010034564.tif 000005
【図４ａ】
2010034564.tif 000006
【図４ｂ】
2010034564.tif 000007
【図４ｃ】
2010034564.tif 000008
【図４ｄ】
2010034564.tif 000009
【図４ｅ】
2010034564.tif 000010
【図５】
2010034564.tif 000011
【図６】
2010034564.tif 000012