【手続補正書】
【提出日】平成16年5月13日(2004.5.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】      明細書
【特許請求の範囲】
【請求項１】  メモリ半導体素子を内蔵する被試験半導体デバイス（以後、「ＤＵＴ」という）に試験信号を印加して不良メモリセルの情報を収集し、前記で収集された不良メモリセルの情報に基づいて当該ＤＵＴに備えるリペアラインに置換する為の救済解を求めるメモリ救済解析を行う半導体試験装置において、
汎用救済解析手段を備え、該汎用救済解析手段はメモリ救済解析（以下ＭＲＡと呼ぶ）を実行する各処理段階後にユーザー関数を挿入実行できるようにしたことを特徴とする半導体試験装置。
【請求項２】  該汎用救済解析手段は、上記メモリ救済解析を実行するＭＲＡプログラムと上記ユーザ関数を備えており、
該ＭＲＡプログラムは取得したＤＵＴの試験結果のデータに対し実行する救済解析プロセスが処理単位毎にパーツ化されており、各処理単位後に、ユーザが作成したユーザ関数を挿入できる挿入ポイントが設けられており、
ユーザ関数は該挿入ポイントに挿入されて、当該ＤＵＴに対応した救済解析処理を行い、該ＭＲＡプログラムのデータベースへのアクセスと変更を行うことができる処理関数であることを特徴とする請求項１記載の半導体試験装置。
【請求項３】  該ユーザ関数は、該ＭＲＡプログラムの各処理段階としてパーツ化された変数処理化処理、ラインフェイル救済処理、ビットフェイル救済処理、救済解の作成処理の段階を備え、
上記ユーザ関数は、
該変数処理化処理後に、変数の内容を参照して変更できるユーザ関数と、
該ラインフェイル救済処理後に、ラインフェイル救済処理の内容を参照して変更できるユーザ関数と、
該ビットフェイル救済処理後に、ビットフェイル救済処理の内容を参照して変更できるユーザ関数と、
該救済解の作成処理後に、救済解の作成処理の内容を参照して変更できるユーザ関数と、を備えることを特徴とする請求項２記載の半導体試験装置。
【請求項４】  各挿入ポイントに挿入されたユーザ関数を、ＭＲＡ公開関数を通して実行するようにしたことを特徴とする請求項1又は２記載の半導体試験装置。
【請求項５】  該ＭＲＡ公開関数は、該ＭＲＡプログラムと該ユーザ関数との間に介在する公開関数であって、該ユーザ関数内において該ＭＲＡプログラムが持つ救済情報や欠陥情報のデータベースへの参照や変更を安全に行なうアクセス制限機能を該ユーザ関数へ提供する、ことを特徴とする請求項４記載の半導体試験装置。
【請求項６】  ＤＵＴ品種ごとのユーザ関数群を持たせ、テストされるＤＵＴに応じた処理を切り替えることを特徴とする請求項１、２、３、４又は５のいずれか記載の半導体試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＤＵＴに不良メモリセルが存在する場合、この不良メモリセルを予め準備しているスペアの良品メモリセルと置換して不良ＤＵＴを救済する半導体試験装置に関する。ここで、ＤＵＴは専用のメモリデバイスのみではなく、メモリ素子を含む全ての半導体デバイスを含む。
また、メモリ救済解析手段の処理実行の各処理段階においてユーザーが作成した任意の処理プログラム（ユーザー関数）を挿入でき、前記ユーザー関数を実行できる救済解析手段を備える半導体試験装置に関する。
【０００２】
【従来の技術】
メモリ半導体素子の不良ＤＵＴを救済する手段をＭＲＡ（Memory Repair Analyzer：メモリ救済解析手段）ともいう。このＭＲＡの手法はいくつかあるが、この明細書ではその代表的な一つの例を図7を用いて説明する。ＭＲＡの使用はメモリ試験の前工程、つまりＤＵＴのウエハ（Wafer）製造工程で行われる。
【０００３】
図７に示すように、ＭＲＡ１００はＤＵＴのウエハ段階で行なわれる。ウエハ１１０には多数のＤＵＴが組み込まれている。そのＤＵＴは複数のメモリブロック（Memory Block）１２０で構成され、それぞれのメモリブロック１２０は多数のメモリセル（Memory Cell）で構成され、更にロー（Row:Ｘ軸方向）側とコラム（Column：Ｙ軸方向）側とに複数のスペアライン（Spare Line）が用意されている。
【０００４】
いま、このメモリブロック１２０を試験した結果、メモリセル１２２と１２５と１２７とが不良であることが判明したとする。そして、この試験結果のデータをＭＲＡ１００にかけると救済解を求めることができる。図７では、メモリセル１２２のコラムライン１３１をコラム側のスペアライン１３０とに置き換え、メモリセル１２５と１２７のローライン１３６をロー側のスペアライン１３５とに置き換える救済解を示している。
【０００５】
このように、このＭＲＡはメモリセル上に発生した不良セルを、どのスペアラインで置き換えるとリペア可能となるかを専用のハードウエアとソフトウエアとを用いて高速に解析することができる手段である。従来のメモリＩＣの救済には充分に活動していた。  
【０００６】
近年のメモリ半導体デバイスの発展はめざましく、６４Ｍ−ＳＤＲＡＭ以降、ユーザ（ＬＳＩ製造メーカ）独自のリダンダンシイ（redundance：冗長）構造が増え、複雑化したことにより、ＭＲＡの解析結果をポストプロセス（ウエハ段階における後工程）により調整しなければならないという問題が発生している。つまり、従来のＭＲＡ機能を使って救済解を求め、その後のポストプロセスでワークステイション（ＥＷＳ：Engineering Work Station）を用いて調整しなければならない。
【０００７】
しかしながら、この方法ではＭＲＡの求めた１つの解しか調整することができないため、ポストプロセスで調整した結果が救済不可能（Unrepairable）となった場合に、ポストプロセスではリペアブル（Repairable）となる解があるか否かを調べることができなかった。従って、多少のイールドダウン（製造不能）が生じていた。このリダンダンシイ構造で従来のＭＲＡが対応できなかったデバイスの一例を次に説明する。
【０００８】
図８に示すＤＵＴは、４つのI/O から成り、I/O １と２でBANK-Aを、I/O ３と４でBANK-Bを構成している。また、１つのI/O は４つのブロックに分かれている。ロー側のスペアライン１３５は各BANKに２本あり、２つのI/O を同時に救済する。コラム側のスペアライン１３０は各ブロックに２本ある。
そして、次の３つの条件を必要としている。
【０００９】
図９に第１条件の説明図を示す。各ブロックのスペアライン２本は、1I/O内を例外を除いて、原則的に自由に救済することができる。
図１０に第２条件の説明図を示す。第１条件の例外である。つまり、1I/O内において、右端にあるBlock4のスペアラインは、左端にあるBlock1を救済することができない。同様に、左端にあるBlock1のスペアラインは、右端にあるBlock4を救済することができない
【００１０】
図１１に第３条件の説明図を示す。これは1BANK 内において、I/O が隣接するBlock 例えば、Block4とBlock5で、Block4で発生したａというアドレスのフェイルを、このBlock4のスペアラインで救済したとする。すると、隣接するBlock5では、同じａというアドレスのフェイルをこのBlock5のスペアラインで救済することができない。ただし、その隣のブロックのスペアラインでこのａというアドレスを救済することができるという条件である。
【００１１】
このように、図８は一例のリダンダンシイ構造の３つの制約条件を有するＤＵＴであるが、その他にも多種の構造のＤＵＴがある。これらの多種類のＤＵＴの救済を従来のＭＲＡで全てを行なうことはできなくなってきた。例えば、前述の図８のＤＵＴにおいては、第１条件と第２条件は従来のＭＲＡで処理できたが、第３条件は対応できなかった。
【００１２】
【発明が解決しようとする課題】
前述したように、図８のリダンダンシイ構造のＤＵＴでは、第１条件と第２条件とは従来のＭＲＡで実行でき、ＭＲＡ実行後に、ＥＷＳ上で第３条件のチェックを行なうポストプロセスを実行して、救済結果を調整しなければならなかった。しかも、第１条件と第２条件の一つのみの救済解を得て、第３条件をチェックするので必ずしも最適解を求めることができず、イールドダウンを生じることがあった。
【００１３】
そこで、図１２の概念図に示すように、従来のＭＲＡでは、前述の一例の場合、ファンクションテストのデータを入力して第１条件と第２条件の制限下でしかＭＲＡを実行できず、その結果と第３条件とをＥＷＳ上で調整し、結論を出さなければならなかったものを、本発明の汎用ＭＲＡでは第１条件から第３条件まで一括して解析し救済しょうとするものである。
即ち、従来のＭＲＡに換え、新たなリペア解析アルゴリズムによるＭＲＡプログラムとユーザ関数とによる汎用救済解析手段を備える半導体試験装置を提供する。
また、ユーザが容易にユーザ関数を作成し、ＭＲＡプログラムに挿入可能とする半導体試験装置を提供する。
また、汎用救済解析手段を備え、前記汎用救済解析手段は各処理段階においてユーザーが作成した任意の処理プログラム（ユーザー関数）を挿入でき、前記ユーザー関数を実行できる救済解析手段を備える半導体試験装置を提供する。
【００１４】
【課題を解決するための手段】
第１の解決手段を示す。
上記課題を解決するために、メモリ半導体素子を内蔵するＤＵＴに試験信号を印加して不良メモリセルの情報を収集し、前記で収集された不良メモリセルの情報に基づいて当該ＤＵＴに備えるリペアラインに置換する為の救済解を求めるメモリ救済解析を行う半導体試験装置において、
汎用救済解析手段を備え、前記汎用救済解析手段はメモリ救済解析を実行する各処理段階後にユーザー関数を挿入実行できるようにしたことを特徴とする半導体試験装置である。
【００１５】
次に、第２の解決手段を示す。
上述汎用救済解析手段は、上記メモリ救済解析を実行するＭＲＡプログラムとユーザ関数を備えており、
該ＭＲＡプログラムは取得したＤＵＴの試験結果のデータに対し実行する救済解析プロセスが処理単位毎にパーツ化されており、各処理単位後に、ユーザが作成したユーザ関数を挿入できる挿入ポイントが設けられており、
ユーザ関数は該挿入ポイントに挿入されて、当該ＤＵＴに対応した救済解析処理を行い、該ＭＲＡプログラムのデータベースへのアクセスと変更を行うことができる処理関数であることを特徴とする上述半導体試験装置である。
【００１６】
次に、第３の解決手段を示す。ここで第２図は、本発明に係る解決手段を示している。
上述ユーザ関数の一態様は、ＭＲＡプログラムの各処理段階としてパーツ化された変数処理化処理、ラインフェイル救済処理、ビットフェイル救済処理、救済解の作成処理の段階を備え、
上記ユーザ関数は、
変数処理化処理後に、変数の内容を参照して変更できるユーザ関数と、
ラインフェイル救済処理後に、ラインフェイル救済処理の内容を参照して変更できるユーザ関数と、
ビットフェイル救済処理後に、ビットフェイル救済処理の内容を参照して変更できるユーザ関数と、
救済解の作成処理後に、救済解の作成処理の内容を参照して変更できるユーザ関数と、を備えることを特徴とする半導体試験装置である。
【００１７】
第４の解決手段を示す。
各挿入ポイントに挿入されたユーザ関数を、ＭＲＡ公開関数を通して実行するようにしたことを特徴とする半導体試験装置である。
次に、第５の解決手段を示す。ここで第３図は、本発明に係る解決手段を示している。
前記ＭＲＡ公開関数はＭＲＡプログラムとユーザ関数との間に介在する公開関数であって、ユーザ関数内においてＭＲＡプログラムが持つ救済情報や欠陥情報のデータベースへの参照や変更を安全に行なうアクセス制限機能をユーザ関数へ提供する、ことを特徴とする上述半導体試験装置である。
第６の解決方法は、
ＤＵＴ品種ごとのユーザ関数群を持たせ、テストされるＤＵＴに応じた処理を切り替えることを特徴とする半導体試験装置である。
【００１８】
上記目的を達成するために、この発明は構成上では従来のＭＲＡに換え、新たに設けたＭＲＡプログラムとユーザ関数とを連携させた汎用救済解析手段を設けて、ＭＲＡプログラムが得たＤＵＴ測定結果のデータベースの参照や変更をユーザ関数を用いて行ない、ユーザの開発した全ての条件の制限下でもってＭＲＡプログラムを実行し、一度で結論を出すようにしたものである。
【００１９】
発明した汎用救済解析手段は、特殊なリダンダンシイ構造のＤＵＴにも１００％に対応可能となり、ポストプロセスが不要となった。更に、ユーザ専用処理であるユーザ関数が組み込めるのでユーザ専用処理が救済可能と判断するまでリペア解析をやり直すことができるようになった。そして、ユーザ専用処理がＲＣＰＵ（救済解析専用計算ユニット）上で動作するので、多数個同時測定の際に並列処理が可能となり、実行時間の短縮もできるようになった。
【００２０】
次に本発明の構成について述べる。
この発明の第１の解決方法を実施する具体的な構成は、(1) メモリ半導体素子を内蔵するＤＵＴに試験信号を印加しその応答信号でもって該ＤＵＴの良否を判定し、該メモリ半導体素子に欠陥があるときに該ＤＵＴを救済する半導体試験装置であって、(2) 救済条件ファイルや通信制御手段を有し、テストプロセッサや汎用救済解析手段と通信を行なうワークステーションと、(3) デバイスプログラムを内蔵してＤＵＴの試験を実行してデータを取得し、ワークステーションや汎用救済解析手段と通信を行なうテストプロセッサと、(4) 救済解析専用ＣＰＵにＭＲＡプログラムとユーザ関数とを内蔵してＤＵＴの救済解析を行い、ワークステーションやテストプロセッサと通信を行なう汎用救済解析手段とを有して、(5) 特殊なリダンダンシイ構造のＤＵＴの救済をも行なう半導体試験装置である。
【００２１】
この発明の第２の解決方法を実施する具体的な構成は、第１発明の汎用救済解析手段の具体的構成である。つまり、(1) 汎用救済解析手段は救済解析専用ＣＰＵにＭＲＡプログラムとユーザ関数を内蔵し、(2) ＭＲＡプログラムはＤＵＴの試験結果のデータをも取得し、解析プロセスを一動作毎にパーツ化し、そのパーツ化された間にユーザ専用のＤＵＴの救済解析を行うユーザ関数を挿入できる挿入ポイントを設け、(3) ユーザ関数はＭＲＡプログラムの該挿入ポイントに挿入され、試験するユーザ専用の特有のリダンダンシイ構造のＤＵＴの特性を関数化してＭＲＡプログラムのデータベースと情報交換をも行い、(4) ユーザ専用の特殊なリダンダンシイ構造のＤＵＴをも救済する第１発明記載の半導体試験装置である。
この発明の第３の解決方法を実施する具体的構成は、ユーザ関数を新たに定義した表現が容易なＭＲＡ公開関数によりＭＲＡプログラムの処理単位ごとの挿入点に挿入する。
【００２２】
この発明の第４の解決方法を実施する具体的構成は、上記ＭＲＡ公開関数を汎用救済解析手段のＭＲＡプログラムとユーザ関数との間に介在させ、ユーザ関数内においてＭＲＡプログラムが持つ救済情報や欠陥情報のデータベースの参照や変更を安全に行なえるＭＲＡ公開関数を有する第３発明記載の半導体試験装置である。
【００２３】
図４に示すように、ＭＲＡ公開関数の命名手順を決めることで、作成するユーザ関数が明解となる利点が得られる。
上記各解決方法において、図６に示すようにＤＵＴ品種ごとにユーザ関数群を用意し、テストするＤＵＴに応じてユーザ関数群を選択切換えるようにしてもよい。
【００２４】
【発明の実施の形態】
発明の実施の形態を実施例に基づき図面を参照して説明する。
図１に本発明の一実施例の構成概念図を、図２に汎用救済解析手段の構成図を、図３にＭＲＡ公開関数の設置場所の構成図を、図４にＭＲＡ公開関数の命名ルールの手順図を、図５に汎用救済解析手段の構築手順図を、図６にユーザ関数の切り替え時の説明図をそれぞれに示す。
【００２５】
先ず、図１について説明する。この半導体試験装置はメモリ半導体素子を内蔵するＤＵＴを試験し、メモリ半導体素子に欠陥が有るときにはその場所等を解析し、その不良メモリ半導体素子のラインを良品のスペア半導体ラインと置換し、良品のＤＵＴとしてＤＵＴを救済するものである。ここでは、その要点のみを説明することとする。
【００２６】
この半導体試験装置の本体は、主としてワークステーション（ＥＷＳ）１０と、テストプロセッサ（ＴＰ）２０と、救済解析専用計算ユニット（ＲＣＰＵ）３８に組み込まれた汎用救済解析手段３０とで構成されている。そして、それぞれの間で通信できるようになっている。この他に、図示していないが、ＤＵＴと電気的に接触してＤＵＴを試験するテストヘッド等があり、本体より試験信号を伝送しＤＵＴからの応答信号を得、装置でＤＵＴの試験とＤＵＴのメモリ部門の救済を行なうようになっている。
【００２７】
ワークステーション（ＥＷＳ）１０は測定者が装置を操作するところであって、特に、この半導体試験装置には救済条件ファイル（ＲＣＦ）１１や通信制御手段１２を有し、通信伝送路１５、１６、１７、等を介して通信を行なっている。
テストプロセッサ（ＴＰ）２０は、半導体試験装置専用に開発したコンピュータであり、ＤＵＴを試験するデバイスプログラムを内蔵し、ＤＵＴを試験する制御等を行なっている。
【００２８】
汎用救済解析手段（汎用ＭＲＡ）３０は、救済解析専用計算ユニット（ＲＣＰＵ）３８にＭＲＡプログラムとユーザ関数とを内蔵させ、ＤＵＴの試験結果のデータを記憶しているフェイルメモリ部２５から必要なデータを取得してＤＵＴの救済解析を行ない、ＥＷＳ１０やＴＰ２０等と情報の交換を行なっている。
よって、特殊なリダンダンシイ構造のＤＵＴの救済をも行なえる。第１発明である。
【００２９】
図２は、図１のＲＣＰＵ３８に内蔵されている汎用救済解析手段３０の基本的な構成図である。この発明の基本となる汎用救済解析手段３０は、ＭＲＡプログラム３１とユーザ関数３４で構成されている。
ＭＲＡプログラム３１は、従来のメモリ救済解決のための定型の垂れ流しプログラムから、解析プロセスを一動作毎にパーツ３２化し、そのパーツ３２化された一動作が終了すると、必要な点でユーザ専用のＤＵＴの救済解析を行なうユーザ関数３４を挿入できる挿入ポイント３３を設けている。
【００３０】
ＭＲＡプログラム３１における解析プロセスの一動作毎のパーツ３２化とは、例えば、テスト結果のデータ取得や、解析用変数の初期化や、ラインフェールの解析や、ビットフェイルの解析や、救済結果を作成する部分等に分けて処理を区分することを言う。そして、この各処理の間に必要に応じてユーザ関数３４を授受する挿入ポイント３３を設け、ユーザ専用の個々のユーザ関数３５を挿入できるようにした。
【００３１】
ユーザ関数３４の個々のユーザ関数３５には、例えば、変数初期化時に実行する関数やラインフェイル後に実行する関数等がある。そして、ユーザは挿入するユーザ関数を用いてＭＲＡプログラム３１に記憶された試験データ、つまり救済情報やフェイル情報などを得るようにして、特殊なリダンダンシイ構造のＤＵＴをも救済できるようにした。これが第２発明である。
【００３２】
図３は、図２に記載した第２発明のＭＲＡプログラム３１とユーザ関数３４とが安全に情報交換できるようにしたものである。つまり、ユーザ関数３４から直接にＭＲＡプログラム３１に内蔵しているデータベースにアクセスすると、救済データ等を壊す恐れがある。そこで、ＭＲＡプログラム３１とユーザ関数３４との間にＭＲＡ公開関数４０と名付けたフィルターとしての専用の関数を設けた。この関数を使うことで、ユーザ関数内でのデータベースの参照や変更を安全に行なうことができる。ユーザ関数はこの実施例ではＣ言語を用いた。これが第３発明である。
【００３３】
図３で説明したＭＲＡ公開関数４０は、半導体試験装置のメーカ技術者やユーザ技術者が、ひんぱんに使用することを想定して、一定のルールを規定し、使用しやすいようにした。ＭＲＡ公開関数名から意味がおおよそ解ること、ユーザ関数作成時のストレスを軽減させること、ユーザに使いずらい、という印象を与えないこと等を考慮して、図４に示すようにＭＲＡ公開関数名４１を発明した。
【００３４】
図４のＭＲＡ公開関数名４１は、その一例であるが、その効果は大きい。つまり、一定のルールで記載するようにしたものでその内容を説明する。先ず、全関数共通に“Ｍｒａ”というタグを付けた。次にどの種類のデータを扱うかという“クラス名”とした。例えば、救済解析のデータベース上の結果情報を扱うのであれば“Ｒｅｓｕｌｔ”とし、欠陥情報であれば“Ｆａｉｌ”とし、救済情報を扱うのであれば“Ｒｅｐａｉｒ”というクラス名にした。
【００３５】
次に何をするかという動詞を置く。例えば情報を得るのであれば“Ｇｅｔ”、データをセットするのであれば“Ｓｅｔ”とする。そして、最後にどの情報を扱うかという目的語とした。
一例を挙げると、“A=MraResultGetTotalBin”のようになるが、プログラム作成上の決め事、であるので種々な記載が考えられる。要は、誰でも何時でも容易に記載できるようにしたものである。
【００３６】
図５はＲＣＰＵ３８に汎用救済解析手段を構築する手順図である。この発明では、ＥＷＳ１０から容易にユーザ関数３４やＭＲＡ公開関数４０やＭＲＡプログラム３１がＥＷＳ１０からＲＣＰＵ３８に伝送するようにした。
【００３７】
図６は本発明のユーザ関数の切り替え時の説明図である。ＤＵＴの品種切り替えが頻繁に行なわれる場合に、その都度ＲＣＰＵにロードするのでは時間がかかり、効率が悪い。  そこで、ＤＵＴに応じたユーザ関数３４の切り替えを容易に行なえるように、ユーザ関数にルール名を付けることにした。このルール名がＤＵＴの識別ともなるため、ユーザが自由に定義できるようにした。
【００３８】
ＥＷＳ１０には、前述したようにＲＣＦ１１というファイルがあり、このファイルを基に救済解析を行なう。このＲＣＦ１１にルール名を指定することで、実行時にＤＵＴの種類に応じてユーザ関数を容易に換えられるようにした。  例えば“Ａ”というルールのユーザ関数と“Ｂ”というルールのユーザ関数が含まれているユーザ関数をロードしたとする。
【００３９】
ＲＣＦ１１にルール名が指定されていなければ、ＭＲＡプログラム３１はオリジナルな救済解析を行なう。そして、ＲＣＦ１１に指定されていれば、そのルールにあったユーザ関数が実行される。
このように、一台の半導体試験装置で異なるＤＵＴを測定する場合でもＤＵＴに応じたユーザ関数を簡単に切り替えるようにした。
【００４０】
【発明の効果】
以上詳細に説明したように、従来のＭＲＡ１００では従来のメモリＩＣの救済には充分にその能力を発揮していた。ところが、近年のユーザ独自の特殊なリダンダンシイ構造によるメモリ半導体素子を内蔵するＤＵＴの救済が困難になってきた。そして、イールドダウンが発生するようになってきた。
【００４１】
この発明によると、新たに設けたＭＲＡプログラム３１とユーザ関数３４とを連携させた汎用救済解析手段３０とを設けて、特殊なリダンダンシイ構造のＤＵＴにも１００％に対応できるようにした。そして、ウエハ段階でのポストプロセスが不要となった。更に、ユーザ専用処理であるユーザ関数が組み込めるので、ユーザ専用処理が救済可能と判断するまで救済解析をやり直すことができるようになった。
【００４２】
そして、ユーザ専用処理がＲＣＰＵ３８上で動作するので、多数個同時測定の際には並列処理が可能となり、実行時間をかなり短縮することができた。
このようにこの発明によると、メモリ半導体素子を含むＤＵＴの救済解析がほぼ完全にできるようになり、その技術的効果は大である。
【図面の簡単な説明】
【図１】
本発明の一実施例の構成概念図である。
【図２】
本発明の汎用救済解析手段の基本的な構成図である。
【図３】
本発明のＭＲＡ公開関数の設置場所の構成図である。
【図４】
本発明のＭＲＡ公開関数の命名ルールの手順図である。
【図５】
本発明の汎用救済解析手段の構築手順図である。
【図６】
本発明のユーザ関数の切り替え時の説明図である。
【図７】
従来のメモリ救済解析手段の一例の実施図である。
【図８】
リダンダンシイ構造のＤＵＴの一例図である。
【図９】
図８のＤＵＴ救済の第１条件の説明図である。
【図１０】
図８のＤＵＴ救済の第２条件の説明図である。
【図１１】
図８のＤＵＴ救済の第３条件の説明図である。
【図１２】
従来技術の問題点を解決する目標の概念図である。
【符号の説明】
１０    ワークステーション（ＥＷＳ）
１１    救済条件ファイル（ＲＣＦ）
１２    通信制御手段
１５、１６，１７    通信伝送路
２０    テストプロセッサ（ＴＰ）
２１    デバイスプログラム
２５    フェイルメモリ部
３０    汎用救済解析手段（汎用ＭＲＡ）
３１    ＭＲＡプログラム
３２    ＭＲＡプログラムのパーツ
３３    ＭＲＡプログラムの挿入ポイント
３４    ユーザ関数
３５    個々のユーザ関数のパーツ
３８    救済専用計算ユニット（ＲＣＰＵ）
４０    ＭＲＡ公開関数
４１    ＭＲＡ公開関数名
１００    メモリ救済解析手段（ＭＲＡ）
１１０    ウエハ（Wafer）
１２０    メモリブロック（Memory Block）
１２２，１２５，１２７    メモリセル（Memory Cell）
１３０    コラム側スペアライン
１３１    コラムライン
１３５    ロー側スペアライン
１３６    ローライン