(57)【要約】【課題】有機ＥＬ素子の対向電極へ所定の電圧を印加するための、当該対向電極と給電配線とのコンタクト部における接触抵抗を抑制して、良好な表示特性を有する表示パネル及びその製造方法を提供する。【解決手段】表示領域２０の各画素形成領域ＲpxのトランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと、周辺領域３０に配置され、対向電極（例えばカソード電極）１６に所定の電圧を供給するコンタクト電極Ｅctとを、例えばモリブデン−ニオブ（ＭｏＮｂ）等からなる同一のソース、ドレインメタル層をパターニングすることにより同時に形成し、かつ、上記コンタクト電極Ｅctに接続される対向電極１６（高仕事関数の薄膜１６ｂ）として、アルミニウム等の金属材料を適用する。【選択図】図６
2010191368.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、少なくとも表示素子、及び、該表示素子を駆動するための機能素子が形成された表示パネルにおいて、
前記機能素子は、少なくとも第１の電極と、該第１の電極の上部に第１の絶縁膜を介して設けられる第２の電極と、を有し、
前記表示素子は、少なくとも前記機能素子の前記第２の電極に電気的に接続された第３の電極と、該第３の電極の上部に表示機能層を介して設けられる第４の電極と、を有し、
前記表示素子の前記第４の電極は、少なくとも前記機能素子を被覆するように形成された第２の絶縁膜に設けられた開口部を介して、前記機能素子の前記第２の電極と同層に設けられた第５の電極と電気的に接続され、
少なくとも、前記第２の電極及び前記第５の電極が、モリブデン−ニオブからなる導電層を含む電極構造を有することを特徴とする表示パネル。
【請求項２】
前記機能素子は、薄膜トランジスタであって、前記第１の電極は、該薄膜トランジスタのゲート電極であり、前記第２の電極は、該薄膜トランジスタのソース、ドレイン電極であり、
前記表示素子は、発光素子であって、前記第３の電極は、光透過特性を有する電極材料からなる画素電極であり、前記第４の電極は、光反射特性を有する電極材料からなる対向電極であることを特徴とする請求項１記載の表示パネル。
【請求項３】
前記第４の電極は、アルミニウムを含む導電層であることを特徴とする請求項１又は２記載の表示パネル。
【請求項４】
前記第５の電極は、前記第４の電極に所定の電圧を印加するための給電配線に接続され、前記第２の電極と同層に設けられた電極層を含む複数の導電層からなる積層構造を有していることを特徴とする請求項１乃至３のいずれかに記載の表示パネル。
【請求項５】
前記第５の電極は、少なくとも前記第２の電極と同層に設けられた前記電極層と、前記薄膜トランジスタの半導体層と同層に設けられた導電層と、を含む積層構造を有していることを特徴とする請求項４記載の表示パネル。
【請求項６】
前記第５の電極は、少なくとも前記第３の電極と同層に設けられた電極層と、該第３の電極と同層の電極層を被覆するように形成された第１の配線層と、を介して、前記第４の電極に接続され、
前記第１の配線層は、前記第２の電極と同層に設けられた第２の配線層上に積層して形成されていることを特徴とする請求項１乃至５のいずれかに記載の表示パネル。
【請求項７】
基板上に、少なくとも表示素子、及び、該表示素子を駆動するための機能素子が形成された表示パネルの製造方法において、
前記機能素子は、少なくとも第１の電極と、該第１の電極の上部に第１の絶縁膜を介して設けられる第２の電極と、を有し、
前記表示素子は、少なくとも前記機能素子の前記第２の電極に電気的に接続された第３の電極と、該第３の電極の上部に表示機能層を介して設けられる第４の電極と、を有し、
前記基板上に、前記機能素子の前記第１の電極を形成する工程と、
前記第１の導電層上に前記第１の絶縁膜を介して、前記表示素子の前記第３の電極を形成する工程と、
前記表示素子の前記第３の電極に接続するように、前記機能素子の前記第２の電極を形成すると同時に、第５の電極を形成する工程と、
前記第２の電極、前記第３の電極及び前記第５の電極を被覆するように、前記基板上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、少なくとも前記第３の電極及び前記第５の電極が露出する開口部を形成する工程と、
前記表示素子の前記第３の電極上に、前記表示機能層を形成する工程と、
前記表示機能層を介して、前記表示素子の前記第３の電極に対向するとともに、前記第２の絶縁膜の前記開口部を介して、前記第５の電極に電気的に接続する前記表示素子の前記第４の電極を形成する工程と、
を含み、
少なくとも、前記第２の電極及び前記第５の電極が、モリブデン−ニオブからなる導電層を含む電極構造を有することを特徴とする表示パネルの製造方法。
【請求項８】
基板上に、少なくとも表示素子、及び、該表示素子を駆動するための機能素子が形成された表示パネルの製造方法において、
前記機能素子は、少なくとも第１の電極と、該第１の電極の上部に第１の絶縁膜を介して設けられる第２の電極と、を有し、
前記表示素子は、少なくとも前記機能素子の前記第２の電極に電気的に接続された第３の電極と、該第３の電極の上部に表示機能層を介して設けられる第４の電極と、を有し、
前記基板上に、前記機能素子の前記第１の電極を形成する工程と、
前記第１の導電層上に前記第１の絶縁膜を介して、前記機能素子の前記第２の電極を形成すると同時に、第５の電極を形成する工程と、
前記第２の電極及び前記第５の電極を被覆するように、前記基板上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、少なくとも前記第２の電極及び前記第５の電極が露出する開口部を形成する工程と、
前記第２の絶縁膜の前記開口部を介して、前記機能素子の前記第２の電極に接続するように、前記表示素子の前記第３の電極を形成する工程と、
前記表示素子の前記第３の電極上に、前記表示機能層を形成する工程と、
前記表示機能層を介して、前記表示素子の前記第３の電極に対向するとともに、前記第２の絶縁膜の前記開口部を介して、前記第５の電極に電気的に接続する前記表示素子の前記第４の電極を形成する工程と、
を含み、
少なくとも、前記第２の電極及び前記第５の電極が、モリブデン−ニオブからなる導電層を含む電極構造を有することを特徴とする表示パネルの製造方法。
【請求項９】
基板上に、少なくとも表示素子、及び、該表示素子を駆動するための機能素子が形成された表示パネルの製造方法において、
前記機能素子は、少なくとも第１の電極と、該第１の電極の上部に第１の絶縁膜を介して設けられる第２の電極と、を有し、
前記表示素子は、少なくとも前記機能素子の前記第２の電極に電気的に接続された第３の電極と、該第３の電極の上部に表示機能層を介して設けられる第４の電極と、を有し、
前記基板上に、前記機能素子の前記第１の電極を形成する工程と、
前記第１の導電層上に前記第１の絶縁膜を介して、前記機能素子の前記第２の電極を形成すると同時に、第５の電極を形成する工程と、
前記第２の電極及び前記第５の電極を被覆するように、前記基板上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、少なくとも前記第２の電極及び前記第５の電極が露出する開口部を形成する工程と、
前記第２の絶縁膜の前記開口部を介して、前記機能素子の前記第２の電極に接続する前記表示素子の前記第３の電極、及び、前記第５の電極に接続する電極層を同時に形成する工程と、
少なくとも前記第５の電極に接続する前記電極層を被覆するように第１の配線層を形成する工程と、
前記表示素子の前記第３の電極上に、前記表示機能層を形成する工程と、
前記表示機能層を介して、前記表示素子の前記第３の電極に対向するとともに、前記第５の電極に接続する前記電極層及び前記第１の配線層を介して、前記第５の電極に電気的に接続する前記表示素子の前記第４の電極を形成する工程と、
を含み、
少なくとも、前記第２の電極及び前記第５の電極が、モリブデン−ニオブからなる導電層を含む電極構造を有することを特徴とする表示パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネル及びその製造方法に関し、特に、発光機能層を介して一対の電極層が対向して配置された素子構造を有する発光素子が、基板上に複数配列された表示パネル及びその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話や携帯音楽プレーヤ等の電子機器の表示デバイスとして、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）を２次元配列した表示パネル（有機ＥＬ表示パネル）を備えたものが知られている。
【０００３】
有機ＥＬ素子は、周知のように、例えばガラス基板等の一面側に、アノード（陽極）電極と、有機ＥＬ層（発光機能層）と、カソード（陰極）電極と、を順次積層した素子構造を有している。そして、有機ＥＬ層に発光しきい値を越えるようにアノード電極、カソード電極間に電圧を印加することにより、有機ＥＬ層内で注入されたホールと電子が再結合する際に生じるエネルギーに基づいて光（励起光）が放射される。
【０００４】
例えば、特許文献１には、透明基板上に、有機ＥＬ素子を発光駆動するためのトランジスタや配線層等を形成した後、透明基板を被覆する平坦化膜を形成し、その上層に有機ＥＬ素子が形成されたパネル構造が開示されている。ここで、有機ＥＬ素子は、ＩＴＯ（Indium Thin Oxide）等の透明な電極材料膜からなる下部電極（アノード電極）と、発光素子層（有機ＥＬ層）と、該発光素子層を介して下部電極に対向し、アルミニウム（Ａｌ）やアルミニウム合金からなる上部電極（カソード電極）と、を有している。すなわち、特許文献１には、発光素子層（有機ＥＬ層）で発光した光が下部電極（アノード電極）及び透明基板を介して外部に放出される、いわゆるボトムエミッション型の発光構造を有する表示パネルが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２２８５７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した特許文献１に開示されているように、ボトムエミッション型の発光構造を有する表示パネルにおいては、カソード電極となる上部電極に、光反射特性を有し、導電性や耐熱性等に優れたアルミニウム（Ａｌ）やアルミニウム合金（アルミニウム系金属）が一般的に適用されている。一般に、このカソード電極は、基板に設けられた絶縁膜の所定の位置に設けられたコンタクトホール（カソードコンタクト部）を介して、下層に配設された給電配線に接続され、これらを通して、所定のカソード電圧が供給されている。
【０００７】
一方、絶縁膜上にＩＴＯ等からなる下部電極（アノード電極）をパターニング形成する際に、絶縁膜に設けられたコンタクトホール内に露出する下層電極や下層配線（上記給電配線を含む）がエッチングダメージを受けないようにするために、各コンタクトホールの内部に下部電極（アノード電極）に用いられるＩＴＯ等の透明電極材料を充填して被覆したコンタクト構造が知られている。
【０００８】
しかしながら、このようなコンタクト構造を上述したカソードコンタクト部に適用した場合、コンタクトホール内に充填される透明電極材料（ＩＴＯ等）と、カソード電極に用いられる金属材料（アルミニウム系金属）との組み合わせによっては、両者の接触抵抗が高くなり、ディスプレイの表示性能に影響を与えるという問題を有していた。なお、このカソードコンタクト部の構造については、後述する実施例において詳しく説明する。
【０００９】
そこで、本発明は、上述した問題点に鑑み、有機ＥＬ素子の対向電極へ所定の電圧を印加するための、当該対向電極と給電配線とのコンタクト部における接触抵抗を抑制して、良好な表示特性を有する表示パネル及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１に記載の発明は、基板上に、少なくとも表示素子、及び、該表示素子を駆動するための機能素子が形成された表示パネルにおいて、前記機能素子は、少なくとも第１の電極と、該第１の電極の上部に第１の絶縁膜を介して設けられる第２の電極と、を有し、前記表示素子は、少なくとも前記機能素子の前記第２の電極に電気的に接続された第３の電極と、該第３の電極の上部に表示機能層を介して設けられる第４の電極と、を有し、前記表示素子の前記第４の電極は、少なくとも前記機能素子を被覆するように形成された第２の絶縁膜に設けられた開口部を介して、前記機能素子の前記第２の電極と同層に設けられた第５の電極と電気的に接続され、少なくとも、前記第２の電極及び前記第５の電極が、モリブデン−ニオブからなる導電層を含む電極構造を有することを特徴とする。
【００１１】
前記機能素子は、薄膜トランジスタであって、前記第１の電極は、該薄膜トランジスタのゲート電極であり、前記第２の電極は、該薄膜トランジスタのソース、ドレイン電極であってもよい。
前記表示素子は、発光素子であって、前記第３の電極は、光透過特性を有する電極材料からなる画素電極であり、前記第４の電極は、光反射特性を有する電極材料からなる対向電極であってもよい。
前記第４の電極は、アルミニウムを含む導電層であってもよい。
前記第５の電極は、前記第４の電極に所定の電圧を印加するための給電配線に接続されていてもよい。
前記第５の電極は、前記第２の電極と同層に設けられた電極層を含む複数の導電層からなる積層構造を有していてもよい。
前記第５の電極は、少なくとも前記第２の電極と同層に設けられた前記電極層と、前記薄膜トランジスタの半導体層と同層に設けられた導電層と、を含む積層構造を有していてもよい。
前記第５の電極は、少なくとも前記第３の電極と同層に設けられた電極層と、該第３の電極と同層の電極層を被覆するように形成された第１の配線層と、を介して、前記第４の電極に接続されていてもよい。
前記第１の配線層は、前記第２の電極と同層に設けられた第２の配線層上に積層して形成されていてもよい。
前記第１の配線層は、アルミニウム系合金であってもよい。
前記表示素子は、有機エレクトロルミネッセンス素子であってもよい。
【００１２】
請求項７に記載の発明は、基板上に、少なくとも表示素子、及び、該表示素子を駆動するための機能素子が形成された表示パネルの製造方法において、前記機能素子は、少なくとも第１の電極と、該第１の電極の上部に第１の絶縁膜を介して設けられる第２の電極と、を有し、前記表示素子は、少なくとも前記機能素子の前記第２の電極に電気的に接続された第３の電極と、該第３の電極の上部に表示機能層を介して設けられる第４の電極と、を有し、前記基板上に、前記機能素子の前記第１の電極を形成する工程と、前記第１の導電層上に前記第１の絶縁膜を介して、前記表示素子の前記第３の電極を形成する工程と、前記表示素子の前記第３の電極に接続するように、前記機能素子の前記第２の電極を形成すると同時に、第５の電極を形成する工程と、前記第２の電極、前記第３の電極及び前記第５の電極を被覆するように、前記基板上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜に、少なくとも前記第３の電極及び前記第５の電極が露出する開口部を形成する工程と、前記表示素子の前記第３の電極上に、前記表示機能層を形成する工程と、前記表示機能層を介して、前記表示素子の前記第３の電極に対向するとともに、前記第２の絶縁膜の前記開口部を介して、前記第５の電極に電気的に接続する前記表示素子の前記第４の電極を形成する工程と、を含み、少なくとも、前記第２の電極及び前記第５の電極が、モリブデン−ニオブからなる導電層を含む電極構造を有することを特徴とする。
請求項８に記載の発明は、基板上に、少なくとも表示素子、及び、該表示素子を駆動するための機能素子が形成された表示パネルの製造方法において、前記機能素子は、少なくとも第１の電極と、該第１の電極の上部に第１の絶縁膜を介して設けられる第２の電極と、を有し、前記表示素子は、少なくとも前記機能素子の前記第２の電極に電気的に接続された第３の電極と、該第３の電極の上部に表示機能層を介して設けられる第４の電極と、を有し、前記基板上に、前記機能素子の前記第１の電極を形成する工程と、前記第１の導電層上に前記第１の絶縁膜を介して、前記機能素子の前記第２の電極を形成すると同時に、第５の電極を形成する工程と、前記第２の電極及び前記第５の電極を被覆するように、前記基板上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜に、少なくとも前記第２の電極及び前記第５の電極が露出する開口部を形成する工程と、前記第２の絶縁膜の前記開口部を介して、前記機能素子の前記第２の電極に接続するように、前記表示素子の前記第３の電極を形成する工程と、前記表示素子の前記第３の電極上に、前記表示機能層を形成する工程と、前記表示機能層を介して、前記表示素子の前記第３の電極に対向するとともに、前記第２の絶縁膜の前記開口部を介して、前記第５の電極に電気的に接続する前記表示素子の前記第４の電極を形成する工程と、を含み、少なくとも、前記第２の電極及び前記第５の電極が、モリブデン−ニオブからなる導電層を含む電極構造を有することを特徴とする。
請求項９に記載の発明は、基板上に、少なくとも表示素子、及び、該表示素子を駆動するための機能素子が形成された表示パネルの製造方法において、前記機能素子は、少なくとも第１の電極と、該第１の電極の上部に第１の絶縁膜を介して設けられる第２の電極と、を有し、前記表示素子は、少なくとも前記機能素子の前記第２の電極に電気的に接続された第３の電極と、該第３の電極の上部に表示機能層を介して設けられる第４の電極と、を有し、前記基板上に、前記機能素子の前記第１の電極を形成する工程と、前記第１の導電層上に前記第１の絶縁膜を介して、前記機能素子の前記第２の電極を形成すると同時に、第５の電極を形成する工程と、前記第２の電極及び前記第５の電極を被覆するように、前記基板上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜に、少なくとも前記第２の電極及び前記第５の電極が露出する開口部を形成する工程と、前記第２の絶縁膜の前記開口部を介して、前記機能素子の前記第２の電極に接続する前記表示素子の前記第３の電極、及び、前記第５の電極に接続する電極層を同時に形成する工程と、少なくとも前記第５の電極に接続する前記電極層を被覆するように第１の配線層を形成する工程と、前記表示素子の前記第３の電極上に、前記表示機能層を形成する工程と、前記表示機能層を介して、前記表示素子の前記第３の電極に対向するとともに、前記第５の電極に接続する前記電極層及び前記第１の配線層を介して、前記第５の電極に電気的に接続する前記表示素子の前記第４の電極を形成する工程と、を含み、少なくとも、前記第２の電極及び前記第５の電極が、モリブデン−ニオブからなる導電層を含む電極構造を有することを特徴とする。
前記機能素子は、薄膜トランジスタであって、前記第５の電極を形成する工程は、前記第２の電極及び前記第５の電極、並びに、少なくとも前記第２の電極及び前記第５の電極の下層に形成された前記薄膜トランジスタの半導体層を、同一のマスクを用いてパターニングしてもよい。
前記第１の配線層は、前記第２の電極及び前記第５の電極と同時に形成された第２の配線層上に積層して形成されていてもよい。
【発明の効果】
【００１３】
本発明に係る表示パネル及びその製造方法によれば、有機ＥＬ素子の対向電極（例えばカソード電極）へ所定の電圧を印加するための、当該対向電極と給電配線とのコンタクト部（カソードコンタクト部）における接触抵抗を抑制して良好な表示特性を実現することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明に係る表示パネルの一例を示す概略平面図である。
【図２】図２は、本発明に係る表示パネルの画素配列状態の一例を示す概略平面図である。
【図３】図３は、第１の実施例に係る表示パネルに２次元配列される各表示画素の回路構成例を示す等価回路図である。
【図４】図４は、第１の実施例に係る表示パネルに適用可能な表示画素の一例を示す平面レイアウト図である。
【図５】図５は、第１の実施例に係る表示パネルの要部断面図（その１）である。
【図６】図６は、第１の実施例に係る表示パネルの要部断面図（その２）である。
【図７】図７は、第１の実施例に係る表示パネルの製造方法を示す工程断面図（その１）である。
【図８】図８は、第１の実施例に係る表示パネルの製造方法を示す工程断面図（その２）である。
【図９】図９は、第１の実施例に係る表示パネルの製造方法を示す工程断面図（その３）である。
【図１０】図１０は、第１の実施例に係る表示パネルの製造方法を示す工程断面図（その４）である。
【図１１】図１１は、第１の実施例に係る表示パネルの製造方法を示す工程断面図（その５）である。
【図１２】図１２は、第１の実施例の比較対象となる表示パネルの一例を示す要部断面図である。
【図１３】図１３は、第１の実施例に係る表示パネルの他の構成例を示す要部断面図である。
【図１４】図１４は、本発明に係る表示パネルの第２の実施例を示す要部断面図である。
【図１５】図１５は、第２の実施例に係る表示パネルの他の構成例を示す要部断面図である。
【図１６】図１６は、第２の実施例に係る表示パネルのさらに他の構成例を示す要部断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明に係る表示パネル及びその製造方法について、実施例を示して詳しく説明する。ここで、以下に示す実施例においては、表示画素を構成する発光素子として、有機材料を塗布して形成される発光機能層（有機ＥＬ層）を備えた有機ＥＬ素子を適用した場合について説明する。
【００１６】
＜第１の実施例＞
（表示パネル）
まず、本発明に係る表示パネル及び表示画素について説明する。
図１は、本発明に係る表示パネルの一例を示す概略平面図であり、図２は、本発明に係る表示パネルの画素配列状態（隔壁層や絶縁膜等の下層のパネル構造）の一例を示す概略平面図である。
【００１７】
ここで、図１に示す平面図においては、説明の都合上、表示パネル（絶縁性基板）の一面側（有機ＥＬ素子の形成側）から見た、各表示画素（各色のサブ画素；以下便宜的に「色画素」と記す）に設けられる画素電極及びコンタクト電極、外部接合端子の配置と各表示画素（又は発光素子）の形成領域を画定する隔壁層の側壁や絶縁膜等に設けられた開口部との配置関係のみを示す。また、図２に示す平面図においては、画素電極の配置と各配線層の配設構造との関係のみを示し、各表示画素の発光素子（有機ＥＬ素子）を発光駆動するために各表示画素に設けられる画素駆動回路（後述する図３参照）内のトランジスタ等の表示を省略した。なお、図１、図２においては、画素電極及び各配線層、隔壁層や絶縁膜等の配置や被覆状態を明瞭にするために、便宜的にハッチングを施して示した。
【００１８】
第１の実施例に係る表示パネル１０は、例えば図１、図２に示すように、ガラス基板等の絶縁性基板１１の一面側に、表示領域２０と、その周囲の周辺領域３０とが設定されている。表示領域２０には、複数の表示画素ＰＩＸが配列されている。また、周辺領域３０は、所定の位置に、後述する引き回し配線Ｌｈを介して表示領域２０内の各配線やコンタクト電極（接続電極）Ｅctに接続された外部接合端子（接続電極）ＴＭｉが配置されている。表示画素ＰＩＸは、隣接して配列された赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色からなる一組の各色画素（各色のサブ画素）ＰＸｒ、ＰＸｇ、ＰＸｂにより形成されている。本実施例においては、図１に示すように、行方向（図面左右方向）に繰り返し複数配列されたＲＧＢ３色の色画素ＰＸｒ、ＰＸｇ、ＰＸｂを一組として一の表示画素ＰＩＸが形成されている。また、列方向（図面上下方向）には同一色の各色画素ＰＸｒ、ＰＸｇ、ＰＸｂが複数配列されている。
【００１９】
また、表示パネル１０の表示領域２０には、少なくとも、各色画素ＰＸｒ、ＰＸｇ、又は、ＰＸｂの周囲を囲むように、絶縁膜１３が露出するように設けられている。また、実質的に絶縁膜１３上で且つ列方向（図面上下方向）に配列された各色画素ＰＸｒ、ＰＸｇ、又は、ＰＸｂ相互の境界領域を含む領域には後述するＥＬ素子形成領域Ｒelより突出した形状で列方向（図面上下方向）に延在する隔壁層１７が複数条設けられている。これらの絶縁膜１３及び隔壁層１７により取り囲まれ、画素電極（例えばアノード電極）１４が露出する領域が、各色画素ＰＸｒ、ＰＸｇ、又は、ＰＸｂの発光素子（有機ＥＬ素子；表示素子）を形成するためのＥＬ素子形成領域として画定される（後述する図４、図５参照）。そして、このＥＬ素子形成領域、及び、その周囲の境界領域の絶縁膜１３及び隔壁層１７を含む領域が、各色画素ＰＸｒ、ＰＸｇ、又は、ＰＸｂの画素形成領域として画定される（後述する図４、図５参照）。
【００２０】
ここで、各色画素ＰＸｒ、ＰＸｇ、又は、ＰＸｂの画素形成領域の画素電極１４（ＥＬ素子形成領域）の周囲には、例えば図２に示すように、列方向（図面上下方向）にデータライン（信号ライン）Ｌｄが配設され、また、当該データラインＬｄに直交する行方向（図面左右方向）に選択ラインＬｓが配設されている。また、選択ラインＬｓに並行する行方向には電源電圧ライン（例えばアノードライン）Ｌａが配設されている。そして、詳しくは後述するが、表示パネル１０には、絶縁性基板１１上に２次元配列された複数の画素電極１４に対して共通に対向するように、単一の電極層（べた電極）からなる対向電極（例えばカソード電極）１６が形成されている。
【００２１】
一方、表示パネル１０の周辺領域３０の四隅においては、例えば図１、図２に示すように、上記表示領域２０の近傍に、図示を省略した引き回し配線（給電配線）Ｌｈを介して、後述する外部接合端子ＴＭｉに接続されたコンタクト電極Ｅctがそれぞれ配置されている。また、絶縁性基板１１の特定の端部領域（図１、図２では図面下方の端部領域）には、図示を省略したフレキシブル基板や駆動用のドライバＩＣ等と電気的に接続するための複数の外部接合端子ＴＭｉが規則的に配列されている。
【００２２】
ここで、表示パネル１０の周辺領域３０においては、絶縁性基板１１上に絶縁膜１３が設けられ、該絶縁膜１３に上記コンタクト電極Ｅctが露出するコンタクトホールＣＨ４や、外部接合端子ＴＭｉが露出する開口部１３ｔが設けられている。上記表示領域２０に単一の電極層（べた電極）により形成された対向電極１６は、少なくともその一部が周辺領域３０にまで延在し、コンタクトホールＣＨ４を介してコンタクト電極Ｅctに接続されている。これにより、コンタクト電極Ｅctを介して、対向電極１６に所定の電圧（カソード電圧）が印加される。
【００２３】
なお、上述した表示領域２０に配設される各種配線、及び、周辺領域３０に配置されたコンタクト電極Ｅctは、周辺領域３０に配設された一部の引き回し配線Ｌｈを介して、絶縁性基板１１の特定の端部領域に配列された外部接合端子ＴＭｉに各々接続されている。
【００２４】
（表示画素）
図３は、本実施例に係る表示パネルに２次元配列される各表示画素（発光素子及び画素駆動回路）の回路構成例を示す等価回路図である。
表示画素ＰＩＸの各色画素ＰＸｒ、ＰＸｇ、ＰＸｂは、図３に示すように、画素駆動回路ＤＣと有機ＥＬ素子（発光素子）ＯＥＬとを備えている。画素駆動回路ＤＣは、１乃至複数のトランジスタ（例えばアモルファスシリコン薄膜トランジスタ等；機能素子）を備えた回路構成を有している。また、有機ＥＬ素子（発光素子）ＯＥＬは、画素駆動回路ＤＣにより制御される発光駆動電流が、上記画素電極１４に供給されることにより発光動作する。
【００２５】
画素駆動回路ＤＣは、具体的には、例えば図３に示すように、トランジスタ（選択トランジスタ）Ｔｒ１１とトランジスタ（発光駆動トランジスタ）Ｔｒ１２とキャパシタＣｓとを備えている。トランジスタＴｒ１１は、ゲート端子が選択ラインＬｓに、ドレイン端子が表示パネル１０の列方向に配設されたデータラインＬｄに、ソース端子が接点Ｎ１１に各々接続されている。トランジスタＴｒ１２は、ゲート端子が接点Ｎ１１に、ドレイン端子が電源電圧ラインＬａに、ソース端子が接点Ｎ１２に各々接続されている。キャパシタＣｓは、トランジスタＴｒ１２のゲート端子及びソース端子間に接続されている。
【００２６】
ここでは、トランジスタＴｒ１１、Ｔｒ１２は、いずれもｎチャネル型の薄膜トランジスタ（電界効果型トランジスタ）が適用されている。トランジスタＴｒ１１、Ｔｒ１２がｐチャネル型であれば、ソース端子及びドレイン端子が互いに逆になる。また、キャパシタＣｓは、トランジスタＴｒ１２のゲート−ソース間に形成される寄生容量、又は、該ゲート−ソース間に付加的に設けられた補助容量、もしくは、これらの寄生容量と補助容量からなる容量成分である。
【００２７】
また、有機ＥＬ素子ＯＥＬは、アノード端子（アノード電極となる画素電極１４）が上記画素駆動回路ＤＣの接点Ｎ１２に接続され、カソード端子（カソード電極）が、上述した単一の電極層により形成された対向電極１６と一体的に形成されている。そして、対向電極１６は、上述したコンタクト電極Ｅctを介して、例えば所定の低電位電源に直接又は間接的に接続される。これにより、絶縁性基板１１上に２次元配列された全ての表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬのカソード電極）に対して、所定の低電圧（基準電圧Ｖss；例えば接地電位Ｖgnd）が共通に印加される。
【００２８】
なお、図３に示した表示画素ＰＩＸ（画素駆動回路ＤＣ及び有機ＥＬ素子ＯＥＬ）において、選択ラインＬｓは、例えば図示を省略した選択ドライバに接続され、所定のタイミングで表示パネル１０の行方向に配列された複数の表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）を選択状態に設定するための選択電圧Ｓselが印加される。また、データラインＬｄは、図示を省略したデータドライバに接続され、上記表示画素ＰＩＸの選択状態に同期するタイミングで表示データに応じた階調信号（データ電圧）Ｖpixが印加される。
【００２９】
また、電源電圧ラインＬａは、例えば所定の高電位電源に直接又は間接的に接続され、各表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）に設けられる有機ＥＬ素子ＯＥＬの画素電極（例えばアノード電極）１４に表示データに応じた発光駆動電流を流すために、有機ＥＬ素子ＯＥＬの対向電極１６に印加される基準電圧Ｖssより電位の高い、所定の高電圧（供給電圧Ｖdd）が印加されている。
【００３０】
すなわち、各表示画素ＰＩＸにおいて、直列に接続されたトランジスタＴｒ１２と有機ＥＬ素子ＯＥＬの組の両端（トランジスタＴｒ１２のドレイン端子と有機ＥＬ素子ＯＥＬのカソード端子）にそれぞれ供給電圧Ｖddと基準電圧Ｖssを印加して有機ＥＬ素子ＯＥＬに順バイアスを付与して有機ＥＬ素子ＯＥＬが発光できる状態にし、さらに、トランジスタＴｒ１２が階調信号Ｖpixに応じて有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御している。
【００３１】
（表示画素の発光動作）
そして、このような回路構成を有する表示画素ＰＩＸにおける駆動制御動作は、まず、図示を省略した選択ドライバから選択ラインＬｓに対して、所定の選択期間に、選択レベル（オンレベル；例えばハイレベル）の選択電圧Ｓselを印加することにより、トランジスタＴｒ１１がオン動作して選択状態に設定される。このタイミングに同期して、図示を省略したデータドライバから表示データに応じた電圧値を有する階調信号ＶpixをデータラインＬｄに印加するように制御する。これにより、トランジスタＴｒ１１を介して、階調信号Ｖpixに応じた電位が接点Ｎ１１、すなわち、トランジスタＴｒ１２のゲート端子に印加される。
【００３２】
図３に示した回路構成を有する画素駆動回路ＤＣにおいては、トランジスタＴｒ１２のドレイン−ソース間電流（すなわち、有機ＥＬ素子ＯＥＬに流れる発光駆動電流）の電流値は、ドレイン−ソース間の電位差及びゲート−ソース間の電位差によって決定される。ここで、トランジスタＴｒ１２のドレイン端子（ドレイン電極）に印加される供給電圧Ｖddと、有機ＥＬ素子ＯＥＬのカソード端子（カソード電極）に印加される基準電圧Ｖssは固定値であるので、トランジスタＴｒ１２のドレイン−ソース間の電位差は、供給電圧Ｖddと基準電圧Ｖssによって予め固定されている。そして、トランジスタＴｒ１２のゲート−ソース間の電位差は、階調信号Ｖpixの電位によって一義的に決定されるので、トランジスタＴｒ１２のドレイン−ソース間に流れる電流の電流値は、階調信号Ｖpixによって制御することができる。
【００３３】
このように、トランジスタＴｒ１２が接点Ｎ１１の電位に応じた導通状態（すなわち、階調信号Ｖpixに応じた導通状態）でオン動作して、高電位側の供給電圧ＶddからトランジスタＴｒ１２及び有機ＥＬ素子ＯＥＬを介して低電位側の基準電圧Ｖss（接地電位Ｖgnd）に、所定の電流値の発光駆動電流が流れるので、有機ＥＬ素子ＯＥＬが階調信号Ｖpix（すなわち表示データ）に応じた輝度階調で発光動作する。また、このとき、接点Ｎ１１に印加された階調信号Ｖpixに基づいて、トランジスタＴｒ１２のゲート−ソース間のキャパシタＣｓに電荷が蓄積（充電）される。
【００３４】
次いで、上記選択期間終了後の非選択期間において、選択ラインＬｓに非選択レベル（オフレベル；例えばローレベル）の選択電圧Ｓselを印加することにより、表示画素ＰＩＸのトランジスタＴｒ１１がオフ動作して非選択状態に設定され、データラインＬｄと画素駆動回路ＤＣとが電気的に遮断される。このとき、上記キャパシタＣｓに蓄積された電荷が保持されることにより、トランジスタＴｒ１２のゲート端子に階調信号Ｖpixに相当する電圧が保持された（すなわち、ゲート−ソース間の電位差が保持された）状態となる。
【００３５】
したがって、上記選択状態における発光動作と同様に、供給電圧ＶddからトランジスタＴｒ１２を介して、有機ＥＬ素子ＯＥＬに所定の発光駆動電流が流れて、発光動作状態が継続される。この発光動作状態は、次の階調信号Ｖpixが印加される（書き込まれる）まで、例えば、１フレーム期間継続するように制御される。そして、このような駆動制御動作を、表示パネル１０に２次元配列された全ての表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）について、例えば各行ごとに順次実行することにより、所望の画像情報を表示する画像表示動作を実行することができる。
【００３６】
なお、図３においては、表示画素ＰＩＸに設けられる画素駆動回路ＤＣとして、表示データに応じて各表示画素ＰＩＸ（具体的には、画素駆動回路ＤＣのトランジスタＴｒ１２のゲート端子；接点Ｎ１１）に書き込む階調信号Ｖpixの電圧値を調整（指定）することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所望の輝度階調で発光動作させる電圧指定型の階調制御方式の回路構成を示した。本発明は、これに限定されるものではなく、表示データの階調に応じて各表示画素ＰＩＸに書き込む電流の電流値を調整（指定）することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所望の輝度階調で発光動作させる電流指定型の階調制御方式の回路構成を有するものであってもよい。
【００３７】
（表示画素のデバイス構造）
次いで、上述したような回路構成を有する表示画素（発光駆動回路及び有機ＥＬ素子）の具体的なデバイス構造（平面レイアウト及び断面構造）について説明する。ここでは、有機ＥＬ層において発光した光を、絶縁性基板を介して視野側（絶縁性基板の他面側）に出射するボトムエミッション型の発光構造を有する有機ＥＬ表示パネルについて示す。
【００３８】
図４は、本実施例に係る表示パネルに適用可能な表示画素の一例を示す平面レイアウト図である。ここでは、図１、図２に示した表示画素ＰＩＸの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色画素ＰＸｒ、ＰＸｇ、ＰＸｂのうちの、特定の一の色画素の平面レイアウトを示す。なお、図４においては、図３に示した画素駆動回路ＤＣの各トランジスタ及び配線等が形成された層を中心に示し、各トランジスタの電極及び各配線層、画素電極の露出領域を明瞭にするために、便宜的にハッチングを施して示した。
【００３９】
また、図５、図６は、本実施例に係る表示パネルの要部断面図である。ここで、図５（ａ）及び図５（ｂ）は、各々、図４に示した平面レイアウトを有する表示画素におけるＶＡ−ＶＡ線（本明細書においては図４中に示したローマ数字の「５」に対応する記号として便宜的に「Ｖ」を用いる。以下同じ）及びＶＢ−ＶＢ線に沿った断面を示す概略断面図である。図６（ａ）は、図４に示した平面レイアウトを有する表示画素におけるVIＣ−VIＣ線（本明細書においては図１、図４中に示したローマ数字の「６」に対応する記号として便宜的に「VI」を用いる。以下同じ）に沿った断面を示す概略断面図である。図６（ｂ）は、図１に示した平面レイアウトを有する表示パネルにおけるVIＤ−VIＤ線に沿った断面を示す概略断面図である。
【００４０】
図３に示した表示画素ＰＩＸを形成する各色画素ＰＸｒ、ＰＸｇ、ＰＸｂは、具体的には、図４に示すように、絶縁性基板１１の一面側に設定された画素形成領域Ｒpxごとに設けられている。この画素形成領域Ｒpxには、少なくとも、各色画素ＰＸｒ、ＰＸｇ、ＰＸｂの有機ＥＬ素子ＯＥＬの形成領域（ＥＬ素子形成領域；詳しくは後述する）Ｒelと、各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ間の境界領域と、が設定されている。画素形成領域Ｒpxの図面上方及び下方の縁辺領域には、各々、行方向（図４の左右方向）に延在するように選択ラインＬｓ及び電源電圧ラインＬａが配設されている。また、画素形成領域Ｒpxの図面右方の縁辺領域には、上記の選択ラインＬｓ及び電源電圧ラインＬａに直交するように、列方向（図４の上下方向）に延在するようにデータラインＬｄが配設されている。また、上記画素形成領域Ｒpxの左右側の縁辺領域に設定される境界領域には、左右方向に隣接して配設される色画素にまたがって、図４、図５（ａ）に示すように、列方向に延在するように隔壁層１７が配設されている。一方、画素形成領域Ｒpxの上下側の縁辺領域に設定される境界領域には、上下方向に隣接して配設される色画素にまたがって、図４、図５（ｂ）に示すように、絶縁膜１３が露出している。そして、隔壁層１７の側壁１７ｅと絶縁膜１３の開口部１３ｅにより囲まれ、画素電極１４が露出した領域（図４中、便宜的にハッチングを施して示す）が、ＥＬ素子形成領域Ｒelとして画定されている。
【００４１】
ここで、データラインＬｄは、例えば図４、図５（ａ）、（ｂ）に示すように、選択ラインＬｓ及び電源電圧ラインＬａよりも下層側（絶縁性基板１１側）に設けられている。データラインＬｄは、トランジスタ（機能素子）Ｔｒ１１、Ｔｒ１２のゲート電極（第１の電極）Ｔｒ１１ｇ、Ｔｒ１２ｇを形成するためのゲートメタル層をパターニングすることによって、当該ゲート電極と同じ工程で形成される。データラインＬｄは、図４に示すように、その上に被覆成膜されたゲート絶縁膜（第１の絶縁膜）１２に設けられたコンタクトホールＣＨ１を介して、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄに接続されている。
【００４２】
また、選択ラインＬｓ及び電源電圧ラインＬａは、トランジスタＴｒ１１及びＴｒ１２のソース電極（第２の電極）Ｔｒ１１ｓ、Ｔｒ１２ｓ、ドレイン電極（第２の電極）Ｔｒ１１ｄ、Ｔｒ１２ｄを形成するためのソース、ドレインメタル層をパターニングすることによって、当該ソース電極、ドレイン電極と同じ工程で形成される。図４に示すように、選択ラインＬｓは、下層のゲート絶縁膜１２に設けられたコンタクトホールＣＨ２を介して、トランジスタＴｒ１１のゲート電極Ｔｒ１１ｇに接続されている。また、電源電圧ラインＬａは、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄと一体的に形成されている。
【００４３】
ここで、選択ラインＬｓ及び電源電圧ラインＬａは、図示を省略したが、例えば下層配線と下層配線上に設けられる上層配線等の複数の配線層の積層構造を有するものであってもよい。下層配線は、例えばクロム（Ｃｒ）やチタン（Ｔｉ）等のマイグレーションを低減するための遷移金属層と、当該遷移金属層の上に設けられているアルミニウム単体やアルミニウム合金等の配線抵抗を低減するための低抵抗金属層と、の積層構造を適用することができる。また、上層配線は、アルミニウム単体やアルミニウム合金等の配線抵抗を低減するための低抵抗金属の単層や、クロム（Ｃｒ）やチタン（Ｔｉ）等のマイグレーションを低減するための遷移金属層上に上記低抵抗金属層を設けた積層構造を適用することができる。
【００４４】
また、図３に示した画素駆動回路ＤＣのトランジスタＴｒ１１及びＴｒ１２は、具体的には、図４に示すように、データラインＬｄに沿って列方向に延在するように配置されている。すなわち、トランジスタＴｒ１１、Ｔｒ１２のチャネルの幅方向が、データラインＬｄに並行に設定されている。
【００４５】
ここで、各トランジスタＴｒ１１、Ｔｒ１２は、電界効果型の薄膜トランジスタ構造を有している。すなわち、トランジスタＴｒ１１、Ｔｒ１２は、図４、図５（ａ）に示すように、各々、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと、ゲート絶縁膜１２を介して各ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇに対応する領域に形成された半導体層ＳＭＣと、該半導体層ＳＭＣの両端部に延在するように形成されたソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと、を有している。
【００４６】
なお、図５（ａ）に示すように、各トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓとドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄが対向する半導体層ＳＭＣ上には、チャネル保護層ＢＬが形成されている。チャネル保護層ＢＬは、酸化シリコン又は窒化シリコン等により形成され、半導体層ＳＭＣへのエッチング等のダメージを防止する機能を有している。また、ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと各半導体層ＳＭＣとの間には、不純物層ＯＨＭがそれぞれ形成されている。不純物層ＯＨＭは、ｎ型の不純物を含むアモルファスシリコン層により形成され、半導体層ＳＭＣとソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄとのオーミック接続を実現する機能を有している。
【００４７】
そして、図３に示した画素駆動回路ＤＣの回路構成に対応するように、トランジスタＴｒ１１は、図４に示すように、ゲート電極Ｔｒ１１ｇがゲート絶縁膜１２に設けられたコンタクトホールＣＨ２を介して選択ラインＬｓに接続されている。また、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄは、ゲート絶縁膜１２に設けられたコンタクトホールＣＨ１を介してデータラインＬｄに接続されている。また、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓは、図６（ａ）に示すように、ゲート絶縁膜１２に設けられたコンタクトホールＣＨ３を介してトランジスタＴｒ１２のゲート電極Ｔｒ１２ｇに接続されている。
【００４８】
また、トランジスタＴｒ１２は、図４、図６（ａ）に示すように、ゲート電極Ｔｒ１２ｇがゲート絶縁膜１２に設けられたコンタクトホールＣＨ３を介して上記トランジスタＴｒ１１のソース電極Ｔｒ１１ｓに接続されているとともに、キャパシタＣｓの下部電極Ｅcaに直接接続されている。また、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄは、図４に示すように、電源電圧ラインＬａと一体的に形成されている。また、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓは、図４、図５（ａ）に示すように、後述するキャパシタＣｓの上部電極Ｅcbを兼用する、有機ＥＬ素子ＯＥＬの画素電極１４に直接接続されている。
【００４９】
ここで、本実施例に係る表示パネル１０においては、少なくとも、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄとなるソース、ドレインメタル層が、例えばモリブデン−ニオブ（ＭｏＮｂ）等の合金により形成されている。これにより、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと同時に形成される選択ラインＬｓや電源電圧ラインＬａもモリブデン−ニオブ（ＭｏＮｂ）等の合金により形成されている。また、詳しくは後述するが、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと同時に形成される外部接合端子ＴＭｉの上層電極部や、カソードコンタクト部のコンタクト電極Ｅctもモリブデン−ニオブ（ＭｏＮｂ）等の合金により形成されている。なお、トランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇとなるゲートメタル層についても同様に、例えばモリブデン−ニオブ（ＭｏＮｂ）等の合金を適用することができる。これにより、データラインＬｄや外部接合端子ＴＭｉの下層電極部も同一の材料により形成される。
【００５０】
キャパシタＣｓは、図４、図５（ａ）、図６（ａ）に示すように、下部電極Ｅcaと、該下部電極Ｅcaに対向する上部電極Ｅcbと、下部電極Ｅca及び上部電極Ｅcb間に介在するゲート絶縁膜１２と、を有している。ここで、ゲート絶縁膜１２は、キャパシタＣｓの誘電体層として兼用されている。また、上部電極Ｅcbは、後述する有機ＥＬ素子ＯＥＬの画素電極１４が兼用されている。すなわち、キャパシタＣｓは、有機ＥＬ素子ＯＥＬの下層側（絶縁性基板１１側）に設けられている。
【００５１】
有機ＥＬ素子ＯＥＬは、図４、図５（ａ）、（ｂ）に示すように、画素電極（例えばアノード電極；第３の電極）１４と、有機ＥＬ層（発光機能層；表示機能層）１５と、対向電極（例えばカソード電極；第４の電極）１６と、を順次積層した素子構造を有している。画素電極１４は、上記トランジスタＴｒ１１、Ｔｒ１２のゲート絶縁膜１２上に設けられ、上述したように、キャパシタＣｓの上部電極Ｅcbとして兼用されている。また、画素電極１４は、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓに直接接続されて、画素駆動回路ＤＣから所定の発光駆動電流が供給される。有機ＥＬ層１５は、絶縁性基板１１上に形成された絶縁膜１３の開口部１３ｅ及び隔壁層１７の側壁１７ｅにより画定されたＥＬ素子形成領域Ｒelに露出する画素電極１４上に形成される。また、有機ＥＬ層１５は、例えば正孔輸送層１５ａ（担体輸送層）及び電子輸送性発光層１５ｂ（担体輸送層）を有する。
【００５２】
対向電極１６は、絶縁性基板１１上に２次元配列された各表示画素ＰＩＸの画素電極１４に対して、共通に対向するように設けられている。対向電極１６は、例えば絶縁性基板１１の表示領域２０に対応するように、単一の電極層（べた電極）により形成されている。また、対向電極１６は、各表示画素ＰＩＸのＥＬ素子形成領域Ｒelだけでなく、当該ＥＬ素子形成領域Ｒelを画定する絶縁膜１３及び隔壁層１７上にも延在するように設けられている。さらに、対向電極１６は、表示領域２０外の周辺領域３０にまで延在するように設けられ、図１、図６（ｂ）に示すように、周辺領域３０に配置されたコンタクト電極（第５の電極）Ｅctに、絶縁膜１３に設けられたコンタクトホール（開口部）ＣＨ４を介して、電気的に接続されている。これにより、対向電極１６には、コンタクト電極Ｅctを通じて、所定の基準電圧Ｖss（カソード電圧；例えば接地電位Ｖgnd）が印加される。
【００５３】
ここで、このコンタクト電極Ｅctは、上述したトランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ、ドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成するためのソース、ドレインメタル層をパターニングすることによって、当該ソース電極、ドレイン電極と同じ工程でモリブデン−ニオブ（ＭｏＮｂ）等の合金を用いて形成される。また、本実施例に係る表示パネル１０においては、ボトムエミッション型の発光構造を有しているので、画素電極１４は、ＩＴＯ等の光透過特性を有する透明な電極材料により形成されている。一方、対向電極１６は、アルミニウム（Ａｌ）単体やアルミニウム合金等の光反射特性を有する電極材料により形成されている。
【００５４】
隔壁層１７は、図１に示すように、少なくとも、表示パネル１０に２次元配列される複数の表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）相互の境界領域のうち、表示パネル１０（絶縁性基板１１）の列方向に延在するように、縞状に複数条配設されている。一方、絶縁膜（第２の絶縁膜）１３は、図１、図５、図６に示すように、表示領域２０においては、表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）相互の境界領域を被覆するように、絶縁性基板１１上に設けられている。これにより、上記トランジスタＴｒ１１及びＴｒ１２は、絶縁膜１３及び隔壁層１７に完全に被覆されて露出しないように表示パネル１０の各画素形成領域Ｒpxの端部に配置されている。
【００５５】
また、絶縁膜１３には、図１、図４、図５（ｂ）に示すように、各色画素のＥＬ素子形成領域Ｒelである各画素電極１４の露出領域の、列方向の対向する二辺（図１、図４の上下側の二辺であって、図５（ｂ）では左右側の二辺に相当する）を画定するための開口部１３ｅが設けられている。また、図１、図４、図５（ａ）に示すように、隣り合って配設された隔壁層１７の側壁１７ｅにより、各画素電極１４の露出領域の、行方向の対向する二辺（図１、図４の左右の二辺であって、図５（ａ）の左右の二辺に相当する）が画定される。これにより、絶縁膜１３及び隔壁層１７により画定された領域（画素電極１４の露出領域；図４中、便宜的にハッチングを施して示す）が表示画素ＰＩＸのＥＬ素子形成領域Ｒelとして画定される。そして、このＥＬ素子形成領域Ｒelを含む領域が、有機ＥＬ層１５（正孔輸送層１５ａ及び電子輸送性発光層１５ｂ）を形成する際の有機化合物材料の塗布領域として規定される。
【００５６】
一方、表示領域２０の周辺領域３０においては、少なくとも絶縁膜１３が絶縁性基板１１を被覆するように設けられている。そして、図１、図６（ｂ）に示すように、周辺領域の絶縁膜１３には、コンタクト電極Ｅctが露出するコンタクトホールＣＨ４、及び、外部接合端子ＴＭｉが露出する開口部１３ｔが設けられている。
【００５７】
隔壁層１７は、例えば感光性の樹脂材料を、絶縁性基板１１上に積層することにより形成される。ここで、隔壁層１７は、例えばＥＬ素子形成領域Ｒelに有機化合物含有液が塗布される前の時点で、少なくとも隔壁層１７の表面（側面及び上面）が、塗布される有機化合物含有液に対して撥液性を有するように表面処理が施されている。一方、このとき、有機ＥＬ素子ＯＥＬの画素電極１４の表面は、当該有機化合物含有液に対して親液性を有するように表面処理が施されている。
【００５８】
そして、上述した画素駆動回路ＤＣ、有機ＥＬ素子ＯＥＬ（画素電極１４、有機ＥＬ層１５、対向電極１６）、絶縁膜１３及び隔壁層１７が形成された絶縁性基板１１の一面側には、絶縁膜１３の開口部１３ｔで露出された外部接合端子ＴＭｉを除いて封止層１８が形成されて、表示パネル１０が封止されている。ここで、封止層１８に加えて、又は、封止層１８に替えて、図示を省略したメタルキャップ（封止蓋）やガラス等の封止基板を貼り合わせた封止構造を適用することもできる。
【００５９】
なお、上述したデバイス構造においては、データラインＬｄがゲートメタル層をパターニングすることによって形成され、選択ラインＬｓがソース、ドレインメタル層をパターニングすることによって形成され、これらのデータラインＬｄ及び選択ラインＬｓが、各々、コンタクトホールＣＨ１、ＣＨ２を介してトランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄやゲート電極Ｔｒ１１ｇに接続する場合について説明した。本発明はこれに限定されるものではなく、データラインＬｄがゲートメタル層の代わりにソース、ドレインメタル層をパターニングすることによって形成され、選択ラインＬｓがドレインメタル層の代わりにゲートメタル層をパターニングすることによって形成されることでコンタクトホールＣＨ１、ＣＨ２を介することなく、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄやゲート電極Ｔｒ１１ｇと一体的に形成されるようにしてもよい。ただし、このとき電源電圧ラインＬａをゲートメタル層をパターニングすることによって形成される必要があるので、電源電圧ラインＬａとトランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄとの間にコンタクトホールを形成する必要がある。
【００６０】
そして、このようなデバイス構造を有する表示画素ＰＩＸにおいて、データラインＬｄを介して供給される表示データに応じた階調信号Ｖpixに基づいて、所定の電流値の発光駆動電流がトランジスタＴｒ１２のソース−ドレイン間に流れて画素電極１４に供給されることにより、有機ＥＬ素子ＯＥＬが上記表示データに応じた所望の輝度階調で発光動作する。
【００６１】
このとき、表示パネル１０の画素電極１４が光透過特性を有し、対向電極１６が光反射特性を有することにより（すなわち、有機ＥＬ素子ＯＥＬがボトムエミッション型であることにより）、各表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の有機ＥＬ層１５において発光した光は、光透過特性を有する画素電極１４を介して直接、あるいは、光反射特性を有する対向電極１６で反射して、絶縁性基板１１を透過し、視野側である絶縁性基板１１の他面側（図５（ａ）、（ｂ）の図面下方）に出射される。
【００６２】
なお、本実施例においては、隔壁層１７を、少なくとも表示領域２０内の列方向（図１の上下方向）に延在するように縞状に配設したパネル構造を示したが、本発明はこれに限定されるものではない。例えば、表示領域２０においては各表示画素ＰＩＸの画素電極１４のみが露出するように、各表示画素ＰＩＸの上下左右の四方の境界領域に隔壁層１７が格子状に形成されたパネル構造を有するものであってもよい。また、周辺領域３０においては、コンタクト電極Ｅct及び外部接合端子ＴＭｉのみが露出するように、絶縁性基板１１上に隔壁層１７が形成されたパネル構造を有するものであってもよい。
【００６３】
（表示装置の製造方法）
次に、本実施例に係る表示パネルの製造方法について説明する。
図７乃至図１１は、本実施例に係る表示パネルの製造方法を示す工程断面図である。ここでは、説明の都合上、便宜的に、図５（ａ）に示した図４のＶＡ−ＶＡ線に沿った表示画素の断面を、図７乃至図１１の各図の右側に配置し、図６（ａ）に示した図４のＶＩＣ−ＶＩＣ線に沿ったトランジスタＴｒ１１とＴｒ１２の接続部の断面、図６（ｂ）に示した図１のＶＩＤ−ＶＩＤ線に沿ったカソードコンタクト部の断面、及び、図１に示した表示パネル１０におけるＶIIＥ−ＶIIＥ線（本明細書においては図１中に示したローマ数字の「７」に対応する記号として便宜的に「ＶII」を用いる。以下同じ）に沿った外部接合端子の断面を、図７乃至図１１の各図の左側に配置して示す。
【００６４】
上述した表示装置（表示パネル）の製造方法は、まず、図７（ａ）〜図９（ａ）に示すように、ガラス基板等の絶縁性基板１１の一面側に、上述した画素駆動回路ＤＣ（図３、図４参照）を構成するトランジスタＴｒ１１、Ｔｒ１２、キャパシタＣｓ等の機能素子や、データラインＬｄ、選択ラインＬｓ、電源電圧ラインＬａ等の配線層を形成する。
【００６５】
具体的には、まず、図７（ａ）に示すように、透明な絶縁性基板１１の一面側（図面上面側）に設定された各表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の画素形成領域Ｒpx内のＥＬ素子形成領域Ｒelに対応する領域ごとに、キャパシタＣｓの下部電極Ｅcaを形成する。ここで、下部電極Ｅcaは、ＩＴＯや亜鉛ドープ酸化インジウム（Indium Zinc Oxide）等の透明な（光透過特性を有する）電極材料膜を堆積後フォトリソグラフィによってパターニングすることによって形成される。
【００６６】
次いで、図７（ｂ）に示すように、絶縁性基板１１の一面側に形成された同一のゲートメタル層をフォトリソグラフィ法を用いてパターニングすることにより、上記ＥＬ素子形成領域Ｒel以外の領域に、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇ及びデータラインＬｄを同時に形成する。このとき、図４、図６（ａ）、図７（ｂ）に示すように、ゲート電極Ｔｒ１２ｇの一端が下部電極Ｅca上に延在するようにパターニング形成されて、ゲート電極Ｔｒ１２ｇと下部電極Ｅcaが電気的に接続される。また、このとき、表示領域２０外の絶縁性基板１１の端部領域に、外部接合端子ＴＭｉの下層電極部ＴＭａが同時に形成される。ここで、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇ、データラインＬｄ及び外部接合端子ＴＭｉの下層電極部ＴＭａを形成するためのゲートメタル層は、例えばモリブデン−ニオブ（ＭｏＮｂ）等の合金を適用することが好ましい。なお、ＭｏＮｂをゲート電極として用いる場合、ＩＴＯのエッチング液でエッチングされるため、該下部電極Ｅcaをパターニングした後にＭｏＮｂを形成するのが望ましい。
【００６７】
なお、外部接合端子ＴＭｉを構成する下層電極部ＴＭａは、図示を省略した引き回し配線（図２中にＬｈで表記）を介して、ゲートメタル層をパターニングする工程において同時に形成されるデータラインＬｄに電気的に接続される。ここで、下層電極部ＴＭａ及び引き回し配線Ｌｈは、ゲートメタル層をパターニングすることにより、データラインＬｄと一体的に形成されるものであってもよい。
【００６８】
次いで、絶縁性基板１１の全域に窒化シリコン等からなるゲート絶縁膜１２、真性アモルファスシリコン等からなる半導体膜ＳＭＣｘ、窒化シリコン等からなる絶縁膜を連続的に被覆形成する。その後、図７（ｃ）に示すように、上記窒化シリコン等の絶縁膜をフォトリソグラフィ法を用いてパターニングすることにより、半導体膜ＳＭＣｘ上のゲート電極Ｔｒ１１ｇ及びＴｒ１２ｇに対応する領域に、チャネル保護層ＢＬを形成する。
【００６９】
次いで、ｎ型アモルファスシリコン等からなる不純物層を絶縁性基板１１の全域に堆積した後、フォトリソグラフィ法を用いてチャネル保護層ＢＬの両側であって、半導体層ＳＭＣとなる位置の半導体膜ＳＭＣｘ上の当該不純物層を残すようにパターニングして不純物層ＯＨＭを形成し、続いて不純物層ＯＨＭ及びチャネル保護層ＢＬの下方を残すように半導体膜ＳＭＣｘをパターニングする。これにより、図８（ａ）に示すように、半導体層ＳＭＣ、及び、当該半導体層ＳＭＣの両端部にオーミック接続のための不純物層ＯＨＭを形成する。
【００７０】
次いで、ＩＴＯや亜鉛ドープ酸化インジウム等の透明な（光透過特性を有する）電極材料膜を絶縁性基板１１の全域に堆積した後、フォトリソグラフィ法を用いて当該電極材料膜をパターニングすることにより、図８（ｂ）に示すように、各表示画素ＰＩＸのＥＬ素子形成領域Ｒelごとのゲート絶縁膜１２上に、例えば矩形状の平面パターンを有する画素電極１４を形成する（画素電極形成工程）。これにより、ゲート絶縁膜１２を介して、画素電極１４と下部電極Ｅcaが対向して配置されたキャパシタＣｓが形成される（キャパシタ形成工程）。すなわち、画素電極１４は、有機ＥＬ素子ＯＥＬのアノード電極であるとともに、下部電極Ｅcaに対向する上部電極Ｅcbとして兼用され、また、ゲート絶縁膜１２は、誘電体層として兼用される。
【００７１】
このように、キャパシタＣｓの上部電極Ｅcb（画素電極１４）及び下部電極Ｅcaが透明な電極材料により形成されていることにより、ボトムエミッション型の発光構造を有する表示パネルであっても、高い開口率を実現することができる。なお、上部電極Ｅcb（画素電極１４）と下部電極Ｅcaの間に介在するゲート絶縁膜１２の厚さは、トランジスタＴｒ１２に大きな電流値の電流（発光駆動電流）を流すためには、極力薄い方が良いが、ゲート絶縁膜１２が薄過ぎると、ゲート絶縁膜１２の下層のデータラインＬｄと、後述する上層の選択ラインＬｓや電源電圧ラインＬａとの交差部で上下ショートを起こす可能性が高くなり、製品歩留まりを低下させることになる。このような製品歩留まりとの兼ね合いも鑑みて、ゲート絶縁膜１２の厚さを、シリコン窒化膜換算で概ね２００ｎｍ〜４００ｎｍの範囲で設定することにより、製品の歩留まりを改善しつつ、キャパシタＣｓの静電容量を十分大きく設定することができ、良好な表示特性を実現することができるとの知見を得た。
【００７２】
次いで、図８（ｃ）に示すように、データラインＬｄ及びトランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇの所定の位置の上面が露出するように、ゲート絶縁膜１２に図４に示したコンタクトホールＣＨ１、ＣＨ２、ＣＨ３をそれぞれ形成するとともに、下層電極部ＴＭａ上のゲート絶縁膜１２に開口部１２ｔを形成する。このように、ＩＴＯ等の電極材料膜をパターニングして画素電極１４を形成した後でコンタクトホールＣＨ１〜ＣＨ３を形成しているので、画素電極１４のパターニング時にコンタクトホールＣＨ１〜ＣＨ３が形成されていない。したがって、画素電極１４をパターニングするエッチャントが、コンタクトホールＣＨ１〜ＣＨ３により露出されるゲートメタル層をエッチングされることがない。
【００７３】
次いで、図９（ａ）に示すように、絶縁性基板１１の一面側に形成された同一のソース、ドレインメタル層をフォトリソグラフィ法を用いてパターニングすることにより、トランジスタＴｒ１１及びＴｒ１２の半導体層ＳＭＣの両端部に、上記不純物層ＯＨＭを介して延在するように、ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成するとともに、コンタクト電極Ｅct、中間電極層ＴＭｂ、選択ラインＬｓ及び電源電圧ラインＬａを同時に形成する。
【００７４】
このとき、図４に示すように、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄは、ゲート絶縁膜１２に形成されたコンタクトホールＣＨ１を介して、下層のデータラインＬｄに電気的に接続される。また、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓは、ゲート絶縁膜１２に形成されたコンタクトホールＣＨ３を介して、下層のトランジスタＴｒ１２のゲート電極Ｔｒ１２ｇに電気的に接続される。トランジスタＴｒ１２のソース電極Ｔｒ１２ｓは、その一端がゲート絶縁膜１２上に形成された画素電極１４上に延在するように形成されて、ソース電極Ｔｒ１２ｓと画素電極１４が電気的に接続される。選択ラインＬｓは、ゲート絶縁膜１２に形成されたコンタクトホールＣＨ２を介して、下層のゲート電極Ｔｒ１１ｇに電気的に接続される。また、電源電圧ラインＬａは、ソース電極Ｔｒ１２ｓと一体的に形成される。
【００７５】
また、上記のソース、ドレインメタル層をパターニングする工程においては、図１、図９（ａ）に示すように、周辺領域３０の所定の位置のゲート絶縁膜１２上に、コンタクト電極Ｅctが同時に形成されるとともに、絶縁性基板１１の端部領域のゲート絶縁膜１２に形成された開口部１２ｔを介して、下層電極部ＴＭａに電気的に接続するように中間電極層ＴＭｂが同時に形成される。
【００７６】
ここで、上述したトランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、選択ラインＬｓ、電源電圧ラインＬａ、コンタクト電極Ｅct、外部接合端子ＴＭｉの中間電極層ＴＭｂを形成するためのソース、ドレインメタル層は、後述する対向電極１６に用いられる金属材料との接触抵抗が小さい材料、例えばモリブデン−ニオブ（ＭｏＮｂ）等の合金材料により形成されている。対向電極は、後述するようにアルミニウム（Ａｌ）が通常用いられる。ＡｌとＭｏＮｂとの見かけ上の面積１００μｍ２あたりの接触抵抗は１０Ω以下であり、ＡｌとＩＴＯとの見かけ上の面積１００μｍ２あたりの接触抵抗２０ｋΩ以上に比較して十分に低く、良好な表示特性が得られる。なお、ＡｌとＩＴＯの接触抵抗が高いのは、ＡｌがＩＴＯ中の酸素と結びついて酸化されやすく絶縁膜を形成しやすくなるためである。
【００７７】
なお、外部接合端子ＴＭｉを構成する中間電極層ＴＭｂは、図示を省略した引き回し配線（図２中にＬｈで表記）を介して、ソース、ドレインメタル層をパターニングする工程において同時に形成される選択ラインＬｓや電源電圧ラインＬａ、コンタクト電極Ｅctに電気的に接続される。ここで、中間電極層ＴＭｂ及びと引き回し配線Ｌｈは、ソース、ドレインメタル層をパターニングすることにより、選択ラインＬｓや電源電圧ラインＬａ、コンタクト電極Ｅctと一体的に形成されるものであってもよい。
【００７８】
次いで、上記画素電極１４、トランジスタＴｒ１１、Ｔｒ１２、選択ラインＬｓ及び電源電圧ラインＬａを含む絶縁性基板１１の一面側全域を被覆するように、窒化シリコンや酸化シリコン等の無機の絶縁性材料からなり、層間絶縁膜又は保護絶縁膜として機能する絶縁膜１３を形成する。その後、当該絶縁膜１３をパターニングして、図１、図９（ｂ）に示すように、各表示画素ＰＩＸの画素電極１４、コンタクト電極Ｅct及び中間電極層ＴＭｂの各上面が露出する開口部１３ｅ、コンタクトホールＣＨ４及び開口部１３ｔを形成する。ここで、上記トランジスタＴｒ１１、Ｔｒ１２、選択ラインＬｓ、電源電圧ラインＬａ及び引き回し配線Ｌｈは、絶縁膜１３により完全に被覆される。
【００７９】
次いで、絶縁膜１３が形成された絶縁性基板１１上に、例えばポリイミド系やアクリル系等の感光性の有機樹脂材料を塗布して、例えば１〜５μｍの膜厚を有する樹脂層を形成した後、当該樹脂層をパターニングすることにより、少なくとも、図１０（ａ）に示すように、表示領域２０において絶縁性基板１１の一面側に突出するとともに、図１、図４に示すように、列方向（図１の上下方向）に縞状に延在する隔壁層１７を形成する（隔壁層形成工程）。ここで、隔壁層１７は、列方向に延びる絶縁膜１３に接する部分において列方向に延びる絶縁膜１３の幅よりもわずかに幅広で且つ列方向に延びる絶縁膜１３の側壁になっている開口部１３ｅを覆っているため、表示領域２０の行方向（図１の左右方向）に配列される隣接する表示画素ＰＩＸ間の境界領域に形成された上記絶縁膜１３を完全に被覆する。また、隔壁層１７は、表示領域２０の列方向に隣接する複数の表示画素ＰＩＸ間の境界領域には形成されておらず、当該領域では上記絶縁膜１３が露出している。なお、隔壁層１７は、表示領域２０の列方向に隣接する複数の表示画素ＰＩＸ間の境界領域にも形成され、各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ毎にそれらの列方向及び行方向の周囲を覆うように形成されていてもよい。
【００８０】
これにより、各画素形成領域Ｒpxにおいて、絶縁膜１３に形成された開口部１３ｅの列方向（図４の上下方向）の対向する端部と、隔壁層１７の行方向（図４の左右方向）の対向する側壁１７ｅとに囲まれた領域、すなわち画素電極１４の露出領域がＥＬ素子形成領域Ｒelとして画定される。ここで、隔壁層１７を形成する感光性の有機樹脂材料としては、例えば東レ株式会社製のポリイミドコーティング材「フォトニースＰＷ−１０３０」や「フォトニースＤＬ−１０００」等を良好に適用することができる。
【００８１】
次いで、絶縁性基板１１を純水で洗浄した後、例えば酸素プラズマ処理又はＵＶオゾン処理等を施すことにより、少なくとも、上記絶縁膜１３及び隔壁層１７により画定された各ＥＬ素子形成領域Ｒelに露出する画素電極１４の表面を、後述する担体輸送層形成工程において使用する正孔輸送材料や電子輸送性発光材料の有機化合物含有液に対して親液化する処理を施す（親液化工程）。
【００８２】
このように、絶縁膜１３及び隔壁層１７により有機化合物含有液を塗布する領域を画定し、加えて、各表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）の画素電極１４表面を親液化することにより、後述する担体輸送層形成工程において、有機化合物含有液をノズルプリンティング法やインクジェット法を用いて塗布し、有機ＥＬ層１５の発光層（電子輸送性発光層１５ｂ）を形成する場合であっても、表示パネル１０の行方向に隣接して配置される、異なる色の表示画素ＰＩＸのＥＬ素子形成領域Ｒelへの有機化合物含有液の漏出や乗り越えを抑制することができ、隣接画素相互の混色を防止して、赤、緑、青色の発光材料の塗り分けを良好に行うことができる。
【００８３】
なお、本実施例においては、画素電極１４表面を親液化する工程についてのみ説明したが、本発明はこれに限定されるものではなく、上述した画素電極１４表面の親液化処理の後に、少なくとも隔壁層１７表面を撥液化する処理を施すものであってもよい。具体的には、絶縁性基板１１に、例えば炭化フッ素ガス雰囲気中でプラズマ処理（炭化フッ素ガスプラズマ処理）を施すことにより、隔壁層１７の表面を上記有機化合物含有液に対してさらに撥液化する（撥液化工程）。これによれば、隔壁層１７の表面が高い撥液性を有するとともに、各ＥＬ素子形成領域Ｒelに露出する画素電極１４の表面が高い親液性を有する基板表面を実現することができる。したがって、担体輸送層形成工程において絶縁性基板１１の表面に塗布される有機化合物含有液が隔壁層１７の側壁１７ｅに迫り上がる現象をさらに抑制することができるとともに、画素電極１４の表面に十分馴染んで略均一に拡がるので、画素電極１４上の全域に略均一な膜厚を有する有機ＥＬ層１５（正孔輸送層１５ａ及び電子輸送性発光層１５ｂの各層）を形成することができる。
【００８４】
なお、本実施例において使用する「撥液性」とは、後述する正孔輸送層となる正孔輸送材料を含有する有機化合物含有液や、電子輸送性発光層となる電子輸送性発光材料を含有する有機化合物含有液、もしくは、これらの溶液に用いる有機溶媒を、絶縁性基板上等に滴下して、接触角の測定を行った場合に、当該接触角が概ね５０°以上になる状態と規定する。また、「撥液性」に対峙する「親液性」とは、本実施例においては、上記接触角が概ね４０°以下、好ましくは概ね１０°以下になる状態と規定する。
【００８５】
次いで、図１０（ｂ）に示すように、表示領域２０の各色のＥＬ素子形成領域Ｒelに対して、連続した溶液（液流）を吐出するノズルプリンティング（又はノズルコート）法、又は、互いに分離した不連続の複数の液滴を所定位置に吐出するインクジェット法等を用いて、正孔輸送材料の溶液又は分散液を塗布した後、加熱乾燥させて正孔輸送層（担体輸送層）１５ａを形成する。
【００８６】
具体的には、有機高分子系の正孔輸送材料（担体輸送性材料）を含む有機化合物含有液（有機溶液）として、例えばポリエチレンジオキシチオフェン／ポリスチレンスルホン酸水溶液（ＰＥＤＯＴ／ＰＳＳ；導電性ポリマーであるポリエチレンジオキシチオフェンＰＥＤＯＴと、ドーパントであるポリスチレンスルホン酸ＰＳＳを水系溶媒に分散させた分散液）を、上記画素電極１４上に塗布する。その後、絶縁性基板１１が載置されているステージを１００℃以上の温度条件で加熱して乾燥処理を行って残留溶媒を除去することにより、各ＥＬ素子形成領域Ｒelに露出する画素電極１４上にのみ有機高分子系の正孔輸送材料を定着させて、担体輸送層である正孔輸送層１５ａを形成する。
【００８７】
ここで、各ＥＬ素子形成領域Ｒelに露出する画素電極１４の上面は、上記親液化処理により正孔輸送材料を含む有機化合物含有液に対して親液性を有しているので、塗布された有機化合物含有液は、画素電極１４上に十分馴染んで広がる。一方、隔壁層１７は、塗布される上記有機化合物含有液（ＰＥＤＯＴ／ＰＳＳ）の液面高さに対して十分高く形成され、かつ、当該有機化合物含有液に対して一般的に撥液性を有しているので、隣接する表示画素ＰＩＸのＥＬ素子形成領域Ｒelへの有機化合物含有液の漏出や乗り越えを防止することができる。
【００８８】
次いで、図１０（ｂ）に示すように、各色のＥＬ素子形成領域Ｒelに対して、ノズルプリンティング法又はインクジェット法等を用いて、上記正孔輸送層１５ａ上に電子輸送性発光材料の溶液又は分散液を塗布した後、加熱乾燥させて電子輸送性発光層（担体輸送層）１５ｂを形成する。
【００８９】
具体的には、有機高分子系の電子輸送性発光材料（担体輸送性材料）を含む有機化合物含有液（有機溶液）として、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料を、適宜水系溶媒或いはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解または分散した０．１ｗｔ％〜５ｗｔ％の溶液を、上記正孔輸送層１５ａ上に塗布する。その後、窒素雰囲気中で上記ステージを加熱して乾燥処理を行って残留溶媒を除去することにより、正孔輸送層１５ａ上に有機高分子系の電子輸送性発光材料を定着させて、担体輸送層であり発光層でもある電子輸送性発光層１５ｂを形成する。
【００９０】
ここで、ＥＬ素子形成領域Ｒel内に形成された上記正孔輸送層１５ａの表面は、電子輸送性発光材料を含む有機化合物含有液に対して親液性を有しているので、各ＥＬ素子形成領域Ｒelに塗布された有機化合物含有液は、正孔輸送層１５ａ上に十分馴染んで広がる。一方、隔壁層１７は、塗布される上記有機化合物含有液の高さに対して十分高く設定され、かつ、当該有機化合物含有液に対して一般的に撥液性を有しているので、隣接する表示画素ＰＩＸのＥＬ素子形成領域Ｒelへの有機化合物含有液の漏出や乗り越えを防止することができる。
このように、画素電極１４上に正孔輸送層１５ａ及び電子輸送性発光層１５ｂを順次積層形成することにより有機ＥＬ層（発光機能層）１５が形成される（担体輸送層形成工程）。
【００９１】
次いで、図１１（ａ）に示すように、上記隔壁層１７及び有機ＥＬ層１５（正孔輸送層１５ａ及び電子輸送性発光層１５ｂ）が形成された絶縁性基板１１上に、光反射特性を有し、各ＥＬ素子形成領域Ｒelの有機ＥＬ層１５を介して各画素電極１４に対向する、共通の対向電極（例えばカソード電極）１６を形成する（対向電極形成工程）。
【００９２】
ここで、本実施例においては、対向電極１６として、例えば真空蒸着法やスパッタリング法を用いて、１〜１０ｎｍ厚のカルシウム（Ｃａ）、バリウム（Ｂａ）、リチウム（Ｌｉ）、インジウム（Ｉｎ）のいずれかの仕事関数の低い電子注入層（カソード電極）１６ａと、１００ｎｍ以上の厚さのアルミニウム（Ａｌ）、クロム（Ｃｒ）、銀（Ａｇ）、パラジウム（Ｐｄ）のいずれかの単体、又は、これらの少なくとも一種を含む合金からなる高仕事関数の薄膜（給電電極）１６ｂと、を積層した電極構造を適用することができる。蒸着法を用いて対向電極１６を形成する場合、まず、蒸着マスクを介して各ＥＬ素子形成領域Ｒelを含む表示領域２０に電子注入層１６ａを蒸着形成し、次いで、別のマスクを用いて、例えばアルミニウム等の高仕事関数の薄膜１６ｂを表示領域２０及び周辺領域３０に蒸着形成する。
【００９３】
このとき、図１１（ａ）に示すように、電子注入層１６ａの蒸着マスクは、表示領域２０に対応する部分が開口され、その周囲の周辺領域３０のコンタクトホールＣＨ４に対応する部分及び開口部１３ｔに対応する部分が遮蔽されているため、電子注入層１６ａは、露出されたコンタクト電極Ｅct上及び露出された中間電極層ＴＭｂ上には堆積されず、周辺領域３０に延在して形成された高仕事関数の薄膜１６ｂが、絶縁膜１３に形成されたコンタクトホールＣＨ４を介して、下層のコンタクト電極Ｅctに直接接続される。また、この高仕事関数の薄膜１６ｂをパターニングすることにより、絶縁性基板１１の端部領域に形成された絶縁膜１３の開口部１３ｔを介して、中間電極層ＴＭｂに接続される上層電極部ＴＭｃを形成する。これにより、下層、中間、上層の３層の電極層からなる外部接合端子ＴＭｉが形成される。
【００９４】
次いで、上記対向電極１６を形成した後、図１１（ｂ）に示すように、絶縁性基板１１の一面側全域にシリコン酸化膜やシリコン窒化膜等からなる封止層１８をＣＶＤ法等を用いて形成する。その後、絶縁性基板１１の端部領域に形成された外部接合端子ＴＭｉの上面が露出するように封止層１８に開口部を形成する。これにより、図５、図６に示したような断面構造（ボトムエミッション型の発光構造）を有する表示パネル１０が完成する。なお、上記封止層１８に加えて、又は、封止層１８に替えて、メタルキャップ（封止蓋）やガラス等の封止基板を絶縁性基板１１と接合するものであってもよい。このとき、間にＵＶ硬化又は熱硬化接着剤を介在させることで絶縁性基板１１と良好に接合することができる。
【００９５】
このように、本実施例に係る表示パネル及びその製造方法においては、表示領域２０の各画素形成領域ＲpxのトランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと、周辺領域３０に配置され、対向電極（例えばカソード電極）１６に所定の電圧を供給するコンタクト電極Ｅctとを、例えばモリブデン−ニオブ（ＭｏＮｂ）合金等からなる同一のソース、ドレインメタル層をパターニングすることにより同時に形成し、かつ、上記コンタクト電極Ｅctに接続される対向電極１６（具体的には高仕事関数の薄膜１６ｂ）として、アルミニウム等の金属材料を適用することにより、コンタクト電極Ｅctと対向電極１６との接触抵抗を低くしたことを特徴としている。
【００９６】
（作用効果の検証）
次に、上述した特徴を有する表示パネル及びその製造方法に特有の作用効果について詳しく説明する。
図１２は、本実施例の比較対象となる表示パネルの一例を示す要部断面図である。ここで、上述した実施例と同等の構成については、同一の符号を付して示す。
【００９７】
本実施例の比較対象となる表示パネルは、図１２（ａ）に示すように、画素駆動回路ＤＣとなるトランジスタＴｒ１０１や配線層が形成された絶縁性基板１１上に、保護絶縁膜１３ａ、及び、絶縁性基板１１表面の起伏を緩和するための平坦化膜１３ｂからなる絶縁層１３ｐが形成され、当該絶縁層１３ｐ（平坦化膜１３ｂ）上に、ＩＴＯ等からなる画素電極１４が形成されたパネル構造を有している。そして、この絶縁層１３ｐ上に、隔壁層１７や有機ＥＬ層１５、対向電極１６ｐが形成されている。
【００９８】
このようなパネル構造を有する表示パネルにおいては、表示領域２０の周辺領域３０に配置される外部接合端子（図１、図１１（ｂ）のＴＭｉに相当する）やカソードコンタクト部は、次のような電極構造を有している。
【００９９】
表示画素ＰＩＸを選択状態に設定する選択電圧Ｓselを選択ラインＬｓに供給するための外部接合端子及び、所定の供給電圧Ｖddを電源電圧ラインＬａに供給するための外部接合端子は、例えば図１２（ｂ）に示すように、第１の電極層ＴＭ１と第２の電極層ＴＭ２と第３の電極層ＴＭ３が順次積層された電極構造を有している。第１の電極層ＴＭ１は、例えば絶縁性基板１１上に形成されたゲートメタル層をパターニングすることによって、トランジスタＴｒ１０１のゲート電極Ｔｒ１０１ｇと同じ工程で、それぞれ選択ラインＬｓ、電源電圧ラインＬａと一体的に形成される。
【０１００】
第２の電極層ＴＭ２は、絶縁性基板１１を被覆するゲート絶縁膜１２上に形成されたソース、ドレインメタル層をパターニングすることによって、トランジスタＴｒ１０１のソース電極Ｔｒ１０１ｓ、ドレイン電極Ｔｒ１０１ｄ、データラインＬｄと同じ工程で形成される。この第２の電極層ＴＭ２は、ゲート絶縁膜１２に設けられた開口部を介して、第１の電極層ＴＭ１に接続されている。
【０１０１】
第３の電極層ＴＭ３は、ゲート絶縁膜１２を被覆する絶縁層１３ｐ（平坦化膜１３ｂ）上に形成されたＩＴＯ等の透明電極層をパターニングすることによって、有機ＥＬ素子ＯＥＬの画素電極１４と同じ工程で形成される。この第３の電極層ＴＭ３は、絶縁層１３ｐに設けられた開口部を介して、第２の電極層ＴＭ２に接続されている。
【０１０２】
また、表示データに応じた階調信号ＶpixをデータラインＬｄに供給するための外部接合端子は、例えば図１２（ｃ）に示すように、第２の電極層ＴＭ２と第３の電極層ＴＭ３が積層された電極構造を有している。
【０１０３】
また、有機ＥＬ素子ＯＥＬの対向電極１６ｐに所定のカソード電圧を供給するためのカソードコンタクト部は、例えば図１２（ｄ）に示すように、第２の電極層ＴＭ２（図１、図６（ｂ）のコンタクト電極Ｅctに相当する）と第３の電極層ＴＭ３と対向電極１６ｐが積層された接続構造を有している。
【０１０４】
ここで、上記の外部接合端子及びカソードコンタクト部において、第３の電極層ＴＭ３は、下層側に接続された第２の電極層ＴＭ２をエッチングダメージから保護するために形成されるものである。具体的には、図１２（ａ）に示すように、平坦化膜１３ｂを含む絶縁層１３ｐ上に、ＩＴＯ等からなる画素電極１４をパターニング形成する際に、絶縁層１３ｐに形成された開口部内に露出する第２の電極層ＴＭ２が、エッチングダメージを受けないようにするために、図１２（ｂ）〜（ｄ）に示すように、各開口部内に画素電極１４に用いられるＩＴＯ等の透明電極材料を充填して、第２の電極層ＴＭ２を被覆した構造を有している。
【０１０５】
一方、上述した実施例においても示したように、ボトムエミッション型の発光構造を有する表示パネルにおいては、有機ＥＬ素子ＯＥＬの対向電極１６に用いられる光反射特性を有する高仕事関数の薄膜材料として、アルミニウム系金属が一般に用いられている。
【０１０６】
すなわち、図１２（ｄ）に示すように、カソードコンタクト部においては、コンタクト電極である第２の電極層ＴＭ２上に形成された、ＩＴＯ等の透明電極材料からなる第３の電極層ＴＭ３と、アルミニウム系金属からなる対向電極１６ｐが直接接続された接続構造を有している。
【０１０７】
しかしながら、一般に、ＩＴＯ等の透明電極材料とアルミニウム系金属材料との接触抵抗は比較的高く、これにより有機ＥＬ素子ＯＥＬの対向電極に印加される電圧が変動することにより、有機ＥＬ素子ＯＥＬが所望の輝度で発光動作できなくなり、ディスプレイの表示性能が悪化するという問題を有していた。
【０１０８】
これに対して、本実施例に係る表示パネル１０においては、有機ＥＬ素子ＯＥＬの対向電極１６が接続されるコンタクト電極Ｅctとして、アルミニウムとの接触抵抗が低い導電性材料、例えばモリブデン−ニオブ（ＭｏＮｂ）等の合金を適用しているので、カソードコンタクト部における接触抵抗を十分に低くして、対向電極に印加される電圧を安定化することができ、ディスプレイの表示性能を改善することができるという優位な作用効果を有している。
【０１０９】
また、本実施例に係る表示パネル１０の製造方法においては、上記のコンタクト電極Ｅctをソース、ドレインメタル層をパターニングすることにより、画素駆動回路ＤＣのトランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成する工程において同時に形成することができるので、製造プロセスの増加を抑制しつつ、良好な表示性能を実現することができる。
【０１１０】
＜第１実施例の変形例＞
図１３は、第１の実施例に係る表示パネルの他の構成例を示す要部断面図である。
ところで、図１２と同様に、平坦化膜１３ｂを有する構造である本実施例として、図１３（ａ）及び図１３（ｂ）に示したようなパネル構造を有する表示パネルにおいては、データラインＬｄを介して供給される、表示データに応じた階調信号（書込電圧）を保持するためのキャパシタとして、次のような構造を適用することができる。すなわち、当該キャパシタとして、絶縁層１３ｐ（平坦化膜１３ｂ）上に形成される透明電極材料からなる画素電極１４を一方側の電極（上部電極）として兼用し、図１３（ａ）に示すように、ゲート絶縁膜１２の下層に形成されるトランジスタＴｒ１０１のゲート電極Ｔｒ１０１ｇや電源電圧ライン等と同層の配線層を他方側の電極（下部電極）Ｅcaとして用い、これらの電極間に介在する、絶縁層１３ｐ及びゲート絶縁膜１２を誘電体層として兼用した構造を適用することができる。
【０１１１】
表示画素ＰＩＸを選択状態に設定する選択電圧Ｓselを選択ラインＬｓに供給するための外部接合端子及び、所定の供給電圧Ｖddを電源電圧ラインＬａに供給するための外部接合端子は、例えば図１３（ｂ）に示すように、第２の電極層ＴＭ２と第３の電極層ＴＭ３が順次積層された電極構造を有している。
【０１１２】
第２の電極層ＴＭ２は、絶縁性基板１１を被覆するゲート絶縁膜１２上に形成されたソース、ドレインメタル層をパターニングすることによって、トランジスタＴｒ１０１のソース電極Ｔｒ１０１ｓ、ドレイン電極Ｔｒ１０１ｄ、データラインＬｄと同じ工程で形成される。
【０１１３】
第３の電極層ＴＭ３は、ゲート絶縁膜１２を被覆する絶縁層１３ｐ（平坦化膜１３ｂ）上に形成されたＩＴＯ等の透明電極層をパターニングすることによって、有機ＥＬ素子ＯＥＬの画素電極１４と同じ工程で形成される。この第３の電極層ＴＭ３は、絶縁層１３ｐに設けられた開口部を介して、第２の電極層ＴＭ２に接続されている。
【０１１４】
また、表示データに応じた階調信号ＶpixをデータラインＬｄに供給するための外部接合端子は、例えば図１３（ｃ）に示すように、第１の電極層ＴＭ１と第２の電極層ＴＭ２と第３の電極層ＴＭ３が積層された電極構造を有している。第１の電極層ＴＭ１は、例えば絶縁性基板１１上に形成されたゲートメタル層をパターニングすることによって、トランジスタＴｒ１０１のゲート電極Ｔｒ１０１ｇと同じ工程で、それぞれ選択ラインＬｓ、電源電圧ラインＬａと一体的に形成される。この第１の電極層ＴＭ１は、ゲート絶縁膜１２に設けられた開口部を介して、第２の電極層ＴＭ２に接続されている。
【０１１５】
また、有機ＥＬ素子ＯＥＬの対向電極１６ｐに所定のカソード電圧を供給するためのカソードコンタクト部は、例えば図１３（ｄ）に示すように、第２の電極層ＴＭ２（図１、図６（ｂ）のコンタクト電極Ｅctに相当する）と第３の電極層ＴＭ３と対向電極１６ｐが積層された接続構造を有している。
【０１１６】
ゲート絶縁膜１２上に形成されるトランジスタＴｒ１０１のソース電極Ｔｒ１０１ｓ、ドレイン電極Ｔｒ１０１ｄ等と同層の配線層を他方側の電極（下部電極）Ｅcaとして用い、これらの電極間に介在する絶縁層１３ｐ（平坦化膜１３ｂ）、又は、絶縁層１３ｐ及びゲート絶縁膜１２を誘電体層として兼用した構造を適用することができる。
【０１１７】
なお、このようなキャパシタ構造においては、絶縁層１３ｐ（平坦化膜１３ｂ）が絶縁性基板１１表面の起伏を緩和するために比較的厚く形成する必要があるため、キャパシタの静電容量が小さくなりやすい。
【０１１８】
これに対して、図５に示す本実施例に係る表示パネル１０においては、絶縁性基板１１の表面に薄く形成されたゲート絶縁膜１２を誘電体層として用い、当該ゲート絶縁膜１２を介して対向する、画素電極１４（上部電極Ｅcb）と、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと同層に形成される下部電極Ｅcaと、からなるキャパシタＣｓを有している。これにより、ゲート絶縁膜１２の厚さを概ね２００ｎｍ〜４００ｎｍに形成することができるので、誘電体層を比較的薄く設定してキャパシタＣｓの静電容量を十分大きく設定することができるとともに、製品の歩留まりを改善しつつ、良好な表示特性を実現することができる。つまり、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇにモリブデン−ニオブ（ＭｏＮｂ）を用いているため、アルミニウム合金を用いた場合に生じるヒロックが発生しないため、ゲート絶縁膜１２の厚さを４００ｎｍ以下にすることが可能であり、また上部電極Ｅcbと下部電極Ｅcaとの間の電圧は数ボルト程度なので、ゲート絶縁膜１２の厚さが２００ｎｍ以上あれば十分な耐圧を得ることができる。
【０１１９】
＜第１実施例の他の変形例＞
なお、本実施例においては、有機ＥＬ素子ＯＥＬの対向電極（例えばカソード電極）１６に接続され、所定のカソード電圧を供給するためのコンタクト電極Ｅctとして、モリブデン−ニオブ（ＭｏＮｂ）の単層からなるソース、ドレインメタル層をパターニングして形成する場合について説明したが、本発明はこれに限定されるものではない。すなわち、コンタクト電極Ｅctとして、モリブデン−ニオブの２層構造や、モリブデン−ニオブ（ＭｏＮｂ）合金下層とアルミニウム系合金中層とモリブデン−ニオブ（ＭｏＮｂ）合金上層を順次積層した３層構造を有するものであってもよい。
【０１２０】
このように、コンタクト電極Ｅct、及び、該コンタクト電極Ｅctと一体的に形成される引き回し配線Ｌｈや、ソース、ドレインメタル層をパターニングすることにより同時に形成されるトランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓやドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、外部接合端子ＴＭｉ等を、積層構造にすることにより、配線の低抵抗化を図ることができる。
【０１２１】
＜第２の実施例＞
次に、本発明に係る表示装置の第２の実施例について説明する。
上述した第１の実施例においては、キャパシタＣｓを構成する誘電体層として、ゲート絶縁膜１２を適用した場合について説明したが、第２の実施例においては、キャパシタＣｓの形成領域に延在するゲート絶縁膜１２を除去し、保護絶縁膜や層間絶縁膜として機能する絶縁膜１３を、誘電体層として適用した構造を有している。
【０１２２】
図１４は、本発明に係る表示パネルの第２の実施例を示す要部断面図である。ここで、上述した第１の実施例（図１乃至図６参照）と同等の構成については、同一の符号を付し、また、同等の製造方法については図７乃至図１１を適宜参照してその説明を簡略化又は省略する。図１４（ａ）は、図４に示した平面レイアウトのＶＡ−ＶＡ線に沿った断面に相当する概略断面図である。図１４（ｂ）は、図１に示した平面レイアウトを有する表示パネルにおけるVIＤ−VIＤ線に沿った断面に相当する概略断面図である。
【０１２３】
第２の実施例に係る表示パネルは、具体的には、図１４（ａ）に示すように、トランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと半導体層ＳＭＣとの間に介在するゲート絶縁膜１２が、少なくとも各画素形成領域ＲpxのＥＬ素子形成領域Ｒelに対応する領域において除去された構造を有している。このゲート絶縁膜１２が除去された開口部１２ｅには、下部電極Ｅcaが露出している。また、絶縁性基板１１の一面側の全域には、保護絶縁膜又は層間絶縁膜として機能する絶縁膜１３が被覆形成されている。ここで、絶縁膜１３は、上述した第１の実施例とは異なり、ゲート絶縁膜１２の開口部１２ｅに露出する下部電極Ｅca上にも形成されている。そして、下部電極Ｅcaに対応する領域の絶縁膜１３上には、上部電極Ｅcbを兼用する画素電極１４が形成されている。すなわち、絶縁膜１３を介して、下部電極Ｅcaと上部電極Ｅcbが対向するように配置されることにより、キャパシタＣｓが形成されている。また、上述した第１の実施例と同様に、絶縁膜１３と、該絶縁膜１３が被覆形成された絶縁性基板１１表面から連続的に突出して形成された隔壁層１７とにより画素電極１４の露出領域（ＥＬ素子形成領域Ｒel）が画定されている。この画素電極１４上には、有機ＥＬ層１５（正孔輸送層１５ａ及び電子輸送性発光層１５ｂの各層）を介して、対向電極１６が形成されている。
【０１２４】
すなわち、本実施例においては、キャパシタＣｓを構成する下部電極Ｅcaと、上部電極Ｅcbである画素電極１４との間に介在する誘電体層として、絶縁性基板１１の全域を被覆するように形成された絶縁膜１３を兼用したパネル構造を有している。なお、ゲート絶縁膜１２は、表示領域２０においては、上述したキャパシタＣｓの形成領域（すなわち、ＥＬ素子形成領域Ｒel）のほか、図４に示したコンタクトホールＣＨ１〜ＣＨ３が形成される領域においても除去されている。また、ゲート絶縁膜１２は、周辺領域３０においては、外部接合端子ＴＭｉが形成される領域において除去されている。したがって、キャパシタＣｓの形成領域のゲート絶縁膜１２は、ゲート絶縁膜１２に、例えばコンタクトホールＣＨ１〜ＣＨ３を形成する際に同じ工程で除去することができる。
【０１２５】
画素電極１４は、図１４（ａ）に示すように、絶縁膜１３に形成されたコンタクトホールＣＨ５を介して、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓに電気的に接続されている。画素電極１４上及び絶縁膜１３上には窒化シリコンからなる絶縁膜１９が成膜されている。一方、有機ＥＬ素子ＯＥＬの対向電極１６にカソード電圧を供給するためのコンタクト電極Ｅctは、図１４（ｂ）に示すように、トランジスタＴｒ１１、Ｔｒ１２と同様に、半導体膜ＳＭＣｘをパターニングすることによって形成される半導体層Ｅsmcと、不純物層ＯＨＭを形成するためのｎ型の不純物を含むアモルファスシリコン層をパターニングすることによって形成される不純物層Ｅohmと、モリブデン−ニオブ等の合金からなるソース、ドレインメタル層（電極層）Ｅsdと、を同一のパターン形状で順次積層した電極構造を有している。そして、コンタクト電極Ｅctの最上層のソース、ドレインメタル層Ｅsdは、上述した第１の実施例と同様に、絶縁膜１３及び絶縁膜１９に形成されたコンタクトホールＣＨ４を介して、有機ＥＬ素子ＯＥＬの対向電極１６を構成する、例えばアルミニウム等の高仕事関数の薄膜１６ｂに電気的に接続されている。
【０１２６】
以下に、図１４（ａ）、図１４（ｂ）に示す表示パネルの製造方法を示す。記載を省略している部分については、上述の実施例と同様である。
まず、トランジスタＴｒ１１、Ｔｒ１２の半導体膜ＳＭＣｘを成膜後、半導体膜ＳＭＣｘ上に窒化シリコン等の絶縁膜を堆積し、この絶縁膜をパターニングしてチャネル保護層ＢＬを形成する。そして不純物を含むアモルファスシリコン層、ソース、ドレインメタル層を連続して堆積してから、フォトリソグラフィにより、ソース、ドレインメタル層、不純物を含むアモルファスシリコン層、半導体膜ＳＭＣｘを連続してエッチングして、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成するとともにコンタクト電極Ｅctとしてソース、ドレインメタル層Ｅsd、不純物層Ｅohm、半導体層Ｅsmcを形成する。
【０１２７】
そして、絶縁膜１３を形成してから絶縁膜１３にコンタクトホールＣＨ５を形成し、ＩＴＯ膜を成膜する。このＩＴＯ膜をフォトリソグラフィによりパターニングして画素電極１４を形成する。このとき、絶縁膜１３には、コンタクトホールＣＨ４は形成されていないので、ソース、ドレインメタル層Ｅsdは、ＩＴＯ膜をエッチングするエッチャントに浸食される恐れがない。引き続き絶縁膜１９を堆積後、ＥＬ素子形成領域Ｒelの絶縁膜１９、コンタクト電極Ｅct上方の絶縁膜１９とその下方の絶縁膜１３をエッチングし、画素電極１４の上方を露出するとともに、コンタクトホールＣＨ１４を形成する。
【０１２８】
次いで、隔壁層１７、有機ＥＬ層１５を形成し、対向電極１６を形成する。このとき、コンタクト電極Ｅctでは、対向電極１６のうち、アルミニウム等の高仕事関数の薄膜１６ｂのみが堆積され、モリブデン−ニオブのソース、ドレインメタル層Ｅsdと接触するが、薄膜１６ｂとソース、ドレインメタル層Ｅsdは接触抵抗が低いので良好に接続することができる。
【０１２９】
＜第２の実施例の変形例＞
図１５は、第２の実施例に係る表示パネルの他の構成例を示す要部断面図である。ここで、上述した第２の実施例と同等の構成については、同一の符号を付して、その説明を簡略化又は省略する。
上述した本実施例において、隔壁層１７としてポリイミド等を適用する場合、隔壁層１７となる材料または隔壁層１７自体に水分や副生成物等の、有機ＥＬ素子ＯＥＬの有機ＥＬ層１５に対する発光阻害要因が含まれていることがあり、その後、形成される有機ＥＬ層１５や対向電極１６の特性を劣化させる作用がある。
【０１３０】
これに対して、図１５（ａ）、図１５（ｂ）に示すように、隔壁層１７を形成してから、窒化シリコン又は酸化シリコンのような発光阻害要因に対するシールド性に優れた絶縁膜１９を隔壁層１７の表面に被覆する。次いで、ＥＬ素子形成領域Ｒelに形成された絶縁膜１９並びにコンタクト電極Ｅctの最上層のソース、ドレインメタル層Ｅsd上の絶縁膜１９及び絶縁膜１３を連続してエッチングして画素電極１４を露出させるとともにコンタクトホールＣＨ４を形成する。
【０１３１】
そして、ＥＬ素子形成領域Ｒelに有機ＥＬ層１５を形成してから、有機ＥＬ層１５上及び絶縁膜１９上に対向電極１６を形成する。このとき、コンタクト電極Ｅctでは、対向電極１６のうちアルミニウム等の高仕事関数の薄膜１６ｂのみがソース、ドレインメタル層Ｅsd上に堆積されて相互に接続される。このような隔壁層１７全域を絶縁膜１９が遮蔽している構造では、隔壁層１７から抽出される発光阻害要因が有機ＥＬ層１５や対向電極１６に伝搬しないので、発光不可領域であるダークスポット等の生成、成長を抑制し、長期にわたって良好に発光することができる。
【０１３２】
また、隔壁層１７の側壁１７ｅが絶縁膜１９の端部を覆っているが、絶縁膜１９の端部が隔壁層１７の側壁１７ｅから突出し、絶縁膜１９によって画素電極１４の開口面積を設定してもよい。
なお、絶縁膜１９は、隔壁層１７との密着性を向上する下地層として機能するが、絶縁膜１３で十分密着強度があれば、形成されていなくてもよい。この場合、コンタクトホールＣＨ４は、画素電極１４を形成直後に形成される。その後、上記実施例同様、隔壁層１７が形成され、画素電極１４表面に親液処理が行われ、隔壁層１７に撥液処理が行われる。
【０１３３】
このようなパネル構造を有する表示パネルにおいては、上述した第１の実施例に示したように、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成する工程で、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓを画素電極１４上に延在させて接続するようにパターニングする必要がない（図４、図５（ａ）参照）。すなわち、ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを、下層の不純物層ＯＨＭや半導体層ＳＭＣと同一のパターン形状で形成することができる。したがって、少なくともソース、ドレインメタル層と不純物層ＯＨＭとなるｎ型の不純物を含むアモルファスシリコン層、半導体層ＳＭＣｘを同一のマスクを用いて、一括してパターニングすることができるので、製造プロセスにおけるマスク数を削減することができ、さらに低抵抗化を図ることができる。なお、この製造方法は、上述した積層構造を有するコンタクト電極Ｅctを形成する際にも適用することができる。
【０１３４】
また、上述したように、ゲート絶縁膜１３は、各トランジスタＴｒ１１、Ｔｒ１２の動作特性や配線層間のショート防止（製品歩留まり）の観点から、その膜厚が制約されるが、本実施例のようにキャパシタＣｓの誘電体層として絶縁膜１３を適用した場合、画素駆動回路の駆動特性や製品歩留まりに影響を与えることなく、絶縁膜１３の膜厚をゲート絶縁膜１２よりも薄く形成することができる。したがって、キャパシタＣｓの静電容量をより大きく設定することができ、ディスプレイの表示性能を向上させることができる。
【０１３５】
＜第２の実施例の他の変形例＞
図１６は、第２の実施例に係る表示パネルのさらに他の構成例を示す要部断面図である。ここで、上述した第２の実施例と同等の構成については、同一の符号を付して、その説明を簡略化または省略する。
【０１３６】
上述した第２の実施例においては、第１の実施例（図６（ｂ）参照）と同様に、コンタクト電極Ｅctの最上層にモリブデン−ニオブ等の合金からなるソース、ドレインメタル層Ｅsdを適用し、絶縁膜１３に形成されたコンタクトホールＣＨ４を介して、有機ＥＬ素子ＯＥＬの対向電極１６を構成するアルミニウム等の高仕事関数の薄膜１６ｂを直接接続したコンタクト構造を示したが、本発明はこれに限定されるものではない。
【０１３７】
本構成例に係る表示パネルは、具体的には、図１６（ｂ）に示すように、コンタクト電極Ｅctのモリブデン−ニオブ等の合金からなるソース、ドレインメタル層Ｅsdと、対向電極１６を構成するアルミニウム等の高仕事関数の薄膜１６ｂとの間に、ＩＴＯ等の透明電極材料からなるＩＴＯ膜Ｅitoと、アルミニウム合金等からなる補助配線層（第１の配線層）Ｅassが介在するように形成されたコンタクト構造を有している。
【０１３８】
ここで、ＩＴＯ膜Ｅitoは、透明電極材料層をパターニングすることにより画素電極１４と同時に形成され、コンタクトホールＣＨ４内において、コンタクト電極Ｅctのソース、ドレインメタル層Ｅsdと電気的に接続されている。また、補助配線層Ｅassは、例えば低抵抗のアルミニウム系合金等からなり、上記ＩＴＯ膜Ｅitoを被覆して露出しないように形成される。これにより、ＩＴＯ膜Ｅitoがアルミニウム等の高仕事関数の薄膜１６ｂに直接接触することを防止して、カソードコンタクト部における接触抵抗を低くすることができる。
【０１３９】
また、ＩＴＯ膜Ｅitoと対向電極１６（高仕事関数の薄膜１６ｂ）の双方に接続される補助配線層Ｅassとして、低抵抗のアルミニウム系合金等を適用することができるので、コンタクト電極Ｅctの最上層に用いられるモリブデン−ニオブ等の合金からなるソース、ドレインメタル層（第２の配線層）Ｅsdを下層配線層とし、上記補助配線層Ｅassを上層配線層とする積層構造の配線として絶縁性基板１１上に引き回すことができる。これによれば、配線抵抗を低減した引き回し配線を実現することができ、ディスプレイの表示特性を一層改善することができる。
【０１４０】
なお、上述した各実施例においては、コンタクト電極Ｅctを構成するソース、ドレインメタル層として、モリブデン−ニオブ（ＭｏＮｂ）合金を適用した場合について説明したが、本発明はこれに限定されるものではなく、上層に接合される、対向電極１６の高仕事関数の薄膜１６ｂとの接触抵抗を低くすることができるものであれば、他の導電性材料であってもよいことはいうまでもない。
【０１４１】
また、上述した各実施例においては、画素電極１４としてＩＴＯや亜鉛ドープ酸化インジウムを適用する場合について説明したが、本発明はこれに限定されるものではなく、他の透明な電極材料を適用するものであってもよい。
また、上述した各実施例においては、ボトムエミッション型の発光構造を有する表示パネルについて説明したが、本発明はこれに限定されるものではなく、トップエミッション型の発光構造を有するものであってもよいし、有機ＥＬ素子以外の発光素子を備えた表示パネルに、本発明の電極構造や製造方法を適用するものであってもよい。
【０１４２】
さらに、上述した各実施例においては、有機ＥＬ素子ＯＥＬの有機ＥＬ層１５が、正孔輸送層１５ａ及び電子輸送性発光層１５ｂからなる場合について説明したが、本発明はこれに限定されるものではなく、例えば正孔輸送兼電子輸送性発光層のみでもよく、正孔輸送性発光層及び電子輸送層でもよく、正孔輸送層、電子輸送層及び発光層でもよく、また、各層の間に適宜担体輸送層が介在してもよく、その他の担体輸送層の組合せであってもよい。
【０１４３】
また、上述した各実施例においては、画素電極１４をアノード電極とし、対向電極１６をカソード電極としたが、これに限らず画素電極１４をカソード電極とし、対向電極１６をアノード電極としてもよい。このとき、有機ＥＬ層１５は、画素電極１４に接する担体輸送層が電子輸送性の層であればよい。
さらに、上述した各実施例においては、画素駆動回路ＤＣを備えたアクティブ駆動の表示パネル１０を示したが、これに限らずパッシブ駆動の表示パネルであってもよい。
【符号の説明】
【０１４４】
１０        表示パネル
１１        絶縁性基板
１２        ゲート絶縁膜
１３        絶縁膜
１４        画素電極
１５        有機ＥＬ層
１６        対向電極
１６ａ      電子注入層
１６ｂ      高仕事関数薄膜
１７        隔壁層
２０        表示領域
３０        周辺領域
ＰＩＸ      表示画素
Ｒpx        画素形成領域
Ｒel        ＥＬ素子形成領域
ＯＥＬ      有機ＥＬ素子
Ｔｒ１１、Ｔｒ１２    トランジスタ
Ｃｓ        キャパシタ
Ｅca        下部電極
Ｅcb        上部電極
Ｅct        コンタクト電極
ＴＭｉ      外部接合端子
ＣＨ１〜ＣＨ５    コンタクトホール
【図１】
2010191368.tif 000003
【図２】
2010191368.tif 000004
【図３】
2010191368.tif 000005
【図４】
2010191368.tif 000006
【図５】
2010191368.tif 000007
【図６】
2010191368.tif 000008
【図７】
2010191368.tif 000009
【図８】
2010191368.tif 000010
【図９】
2010191368.tif 000011
【図１０】
2010191368.tif 000012
【図１１】
2010191368.tif 000013
【図１２】
2010191368.tif 000014
【図１３】
2010191368.tif 000015
【図１４】
2010191368.tif 000016
【図１５】
2010191368.tif 000017
【図１６】
2010191368.tif 000018