【手続補正書】
【提出日】平成16年9月14日(2004.9.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体チップが搭載され、複数の外部端子とそれに接続される複数の配線層を有するパッケージ基板とを備え、
上記半導体チップは、
内部回路と、
上記内部回路で形成された信号を出力する複数の出力回路と、
上記内部回路に対して動作電圧を供給する第１電圧供給電極と、
上記複数の出力回路に対して動作電圧を供給する複数の第２電圧供給電極とを備え、
上記パッケージ基板は、
上記半導体チップの搭載面に設けられ、上記半導体チップの上記第１電圧供給電極に一端が接続される第１電極と、
上記半導体チップの搭載面に設けられ、上記半導体チップの上記複数の第２電圧供給電極に一端がそれぞれ接続される複数の第２電極と、
上記第１及び第２電極が形成される配線層とは異なる配線層を含み、上記第２電極をそれぞれを共通に接続する第１配線手段と、
上記第１電極と上記外部端子の対応するものとを接続する第２配線手段と、
上記第１配線手段と上記第２電極よりも少ない数に集約された数の外部端子の複数とをそれぞれ接続する複数の第３配線手段とを備えてなることを特徴とする半導体装置。
【請求項２】
半導体チップが表面に搭載され、裏面に外部端子が設けられた複数の配線層を有するパッケージ基板とを備え、
上記半導体チップは、
内部回路と、
上記内部回路で形成された信号を出力する複数の出力回路と、
上記内部回路に対して動作電圧を供給する第１電圧供給電極と、
上記複数の出力回路に対して動作電圧を供給する複数の第２電圧供給電極とを備え、
上記パッケージ基板は、
上記半導体チップが搭載される基板表面に設けられ、上記半導体チップの上記第１電圧供給電極に一端が接続される第１電極と、
上記半導体チップが搭載される基板表面に設けられ、上記半導体チップの上記複数の第２電圧供給電極に一端がそれぞれ接続される複数の第２電極と、
上記第１及び第２電極が形成される配線層とは異なる配線層を含み、上記第２電極をそれぞれを共通に接続する第１配線手段と、
上記第１電極と上記裏面に設けられた上記外部端子の対応するものとを接続する第２配線手段と、
上記第１配線手段と上記裏面に設けられた上記第２電極よりも少ない数に集約された数の外部端子の複数とをそれぞれ接続する複数の第３配線手段とを備えてなることを特徴とする半導体装置。
【請求項３】
請求項１又は２において、
上記パッケージ基板には、上記第１及び第２電極が形成される配線層とは異なる配線層を含み、上記半導体チップの内部回路及び複数の出力回路に対して回路の接地電位を共通に与える第４配線手段及びこれらの第４配線手段を介して接続される複数の外部端子を備えてなることを特徴とする半導体装置。
【請求項４】
請求項１又は２において、
上記第２電極よりも少ない数に集約された数は４以上であり、
これら４以上の外部端子は上記裏面に外部端子が形成される領域を４等分した領域に分散して配置されるものであることを特徴とする半導体装置。
【請求項５】
請求項４において、
上記第２電極をそれぞれを共通に接続する第１配線手段は、電気的に分離して２以上の組に分割され、それぞれの組に対して外部端子から異なる動作電圧の供給を可能とすることを特徴とする半導体装置。
【請求項６】
請求項５において、
上記半導体チップと上記パッケージ基板の対応する電極同士の接続は、フリップチップ構成にされるものであることを特徴とする半導体装置。
【請求項７】
請求項５において、
上記半導体チップと上記パッケージ基板の対応する電極同士の接続は、ワイヤボンディング構成にされるものであることを特徴とする半導体装置。
【請求項８】
請求項６において、
上記半導体チップが搭載された位置に対応した裏面の内側に、上記内部回路に動作電圧を供給する外部端子が設けられ、
上記半導体チップが搭載された位置に対応した裏面の外側に、上記出力回路に動作電圧を供給する外部端子及び信号の入力又は出力用の外部端子が設けられるものであることを特徴とする特徴とする半導体装置。
【請求項９】
請求項２において、
上記半導体チップは、２以上からなることを特徴とする半導体装置。
【請求項１０】
請求項９において、
上記２以上の半導体チップは、上記パッケージ基板上の表面にそれぞれが搭載されるものであることを特徴とする半導体装置。
【請求項１１】
請求項２において、
上記外部端子は、グリットアレイタイプであることを特徴とする半導体装置。
【請求項１２】
半導体装置と、上記半導体装置が表面に搭載され、裏面にバイパスコンデンサが設けられる実装基板とを備え、
上記半導体装置は、
動作電圧を供給する複数の電源端子と、
回路の接地電位を供給する複数の接地端子とを備え、
上記実装基板は、
上記半導体装置が搭載される基板表面に設けられ、上記半導体装置の上記複数の電源端子一端がそれぞれ接続される複数の第１電極と、
上記半導体装置が搭載される基板表面に設けられ、上記半導体装置の上記複数の接地端子一端がそれぞれ接続される複数の第２電極と、
上記第１電極が形成される配線層とは異なる配線層を含み、上記第１電極を共通に接続する第１配線手段と、
上記第２電極が形成される配線層とは異なる配線層を含み、上記第２電極を共通に接続する第２配線手段と、
上記第１配線手段と上記裏面に設けられた上記第１電極よりも少ない数に集約された数の第３電極とを接続する第３配線手段と、
上記第２配線手段と上記裏面に設けられた上記第２電極よりも少ない数に集約された数の第４電極を接続する第４配線手段と、
上記第３電極と第４電極間に設けられたバイパスコンデンサとを備えてなることを特徴とする電子装置。
【請求項１３】
請求項１２において、
上記半導体装置は、外部端子がグリットアレイタイプであることを特徴とする電子装置。
【請求項１４】
多層構造を有するパッケージ基板と、
上記パッケージ基板の表面に搭載される半導体チップとを備え、
上記半導体チップは、
内部回路と、
上記内部回路と外部装置の間で信号のインターフェースを行う入出力回路と、
上記内部回路に対して第１動作電圧を供給する第１電圧供給電極と、
上記入出力回路に対して上記第１動作電圧とは異なる第２動作電圧を供給する第２電圧供給電極とを有し、
上記パッケージ基板は、
上記パッケージ基板の表面に設けられ、かつ、上記半導体チップの上記第１電圧供給電極と電気的に接続される第１電極と、
上記パッケージ基板の表面に設けられ、かつ、上記半導体チップの上記第２電圧供給電極と電気的に接続される第２電極と、
上記第１及び第２電極とは異なる配線層であり、かつ、スルーホールを介して第１電極と電気的に接続する第１配線プレーンと、
上記第１配線プレーンと同じ配線層に形成され、かつ、スルーホールを介して上記第２電極と電気的に接続する第２配線プレーンと、
上記第１及び第２配線プレーンと上記第１及び第２電極とは異なる配線層であり、かつ、上記半導体チップの内部回路と入出力回路に対して基準電位を共通に供給する第３配線プレーンと、
上記パッケージ基板の表面と反対側の裏面に設けられた第３電極とを有し、
上記第３電極は上記パッケージ基板の外部端子として用いられ、
上記第１及び第２配線プレーンは、平面において、互いに分離されていることを特徴とする半導体装置。
【請求項１５】
請求項１４において、
上記半導体チップは、
上記内部回路で形成された信号をそれぞれ出力する複数の入出力回路と、
上記複数の入出力回路に対してそれぞれ異なった動作電圧を供給する複数の第２電圧供給電極とを有することを特徴とする半導体装置。
【請求項１６】
請求項１４において、
上記第２配線プレーンは、平面において、互いに分離されている複数の配線層を有することを特徴とする半導体装置。
【請求項１７】
請求項１４において、
上記パッケージ基板には上記第１、第２及び第３配線プレーンと上記第１及び第２電極が形成される配線層とは異なる第４配線プレーンを介して接続される複数の外部端子が設けられていることを特徴とする半導体装置。
【請求項１８】
請求項１６において、
上記第２配線プレーンは、電気的に分離して２以上の組に分割され、それぞれの組に対して外部端子から異なる動作電圧の供給を可能とすることを特徴とする半導体装置。
【請求項１９】
請求項１８において、
上記半導体チップと上記パッケージ基板の対応する電極同士の接続は、フリップチップ構成にされるものであることを特徴とする半導体装置。
【請求項２０】
請求項１８において、
上記半導体チップと上記パッケージ基板の対応する電極同士の接続は、ワイヤボンディング構成にされるものであることを特徴とする半導体装置。
【請求項２１】
請求項１４において、
上記半導体チップが搭載された位置に対応した裏面の内側に、上記内部回路に動作電圧を供給する外部端子が設けられ、
上記半導体チップが搭載された位置に対応した裏面の外側に、上記入出力回路に動作電圧を供給する外部端子及び信号の入力又は出力用の外部端子が設けられるものであることを特徴とする特徴とする半導体装置。
【請求項２２】
多層構造を有するパッケージ基板と、
前記パッケージ基板の表面に搭載される半導体チップとを備え、
上記半導体チップは、
内部回路と、
上記内部回路と外部装置の間で信号のインターフェースを行う入出力回路と、
上記内部回路に対して第１動作電圧を供給する第１電圧供給電極と、
上記入出力回路に対して上記第１動作電圧とは異なる第２動作電圧を供給する第２電圧供給電極とを有し、
上記パッケージ基板は、
上記パッケージ基板の表面に設けられ、かつ、上記半導体チップの上記第１電圧供給電極と電気的に接続される第１電極と、
上記パッケージ基板の表面に設けられ、かつ、上記半導体チップの上記第２電圧供給電極と電気的に接続される第２電極と、
上記第１及び第２電極とは異なる配線層であり、かつ、スルーホールを介して第１電極と電気的に接続する第１配線プレーンと、
上記第１配線プレーンと同じ配線層に形成され、かつ、上記第１配線プレーンの外側に形成され、かつ、スルーホールを介して上記第２電極と電気的に接続する第２配線プレーンと、
上記第１及び第２配線プレーンと上記第１及び第２電極とは異なる配線層であり、かつ、上記半導体チップの内部回路と入出力回路に対して基準電位を共通に供給する第３配線プレーンと、
上記パッケージ基板の表面と反対側の裏面に設けられた第３電極とを有し、
上記第３電極は上記パッケージ基板の外部端子として用いられ、
上記第１及び第２配線プレーンは、平面において、互いに分離されていることを特徴とする半導体装置。
【請求項２３】
請求項２２において、
上記半導体チップは、
上記内部回路で形成された信号をそれぞれ出力する複数の入出力回路と、
上記複数の入出力回路に対してそれぞれ異なった動作電圧を供給する複数の第２電圧供給電極とを有することを特徴とする半導体装置。
【請求項２４】
請求項２２において、
上記第２配線プレーンは、平面において、互いに分離されている複数の配線層を有することを特徴とする半導体装置。
【請求項２５】
請求項２２において、
上記パッケージ基板には上記第１、第２及び第３配線プレーンと上記第１及び第２電極が形成される配線層とは異なる第４配線プレーンを介して接続される複数の外部端子が設けられていることを特徴とする半導体装置。
【請求項２６】
請求項２４において、
上記第２配線プレーンは、電気的に分離して２以上の組に分割され、それぞれの組に対して外部端子から異なる動作電圧の供給を可能とすることを特徴とする半導体装置。
【請求項２７】
平面が四角形状で形成され、かつ、複数の多層構造を有するパッケージ基板と、
前記パッケージ基板の表面に搭載される半導体チップとを備え、
上記半導体チップは、
内部回路と、
上記内部回路と外部装置の間で信号のインターフェースを行う入出力回路と、
上記内部回路に対して第１動作電圧を供給する第１電圧供給電極と、
上記入出力回路に対して上記第２動作電圧とは異なる第１動作電圧を供給する第２電圧供給電極とを有し、
上記パッケージ基板は、
上記パッケージ基板の表面に設けられ、かつ、上記半導体チップの上記第１電圧供給電極に電気的に接続される第１電極と、
上記パッケージ基板の表面に設けられ、かつ、上記半導体チップの上記第２電圧供給電極に電気的に接続される第２電極と、
上記第１及び第２電極とは異なる配線層であり、かつ、スルーホールを介して第１電極と電気的に接続する第１配線プレーンと、
上記第１配線プレーンと同じ配線層に形成され、かつ、スルーホールを介して上記第２電極と電気的に接続する第２配線プレーンと、
上記第１及び第２配線プレーンと上記第１及び第２電極とは異なる配線層であり、かつ、上記半導体チップの内部回路と入出力回路に対して基準電位を共通に供給する第３配線プレーンと、
上記パッケージ基板の表面と反対側の裏面に設けられた第３電極とを有し、
上記第３電極は上記パッケージ基板の外部端子として用いられ、
上記外部端子及び上記第２配線プレーンは、上記パッケージの１辺と上記第１配線プレーンとの間に設けられ、
上記外部端子は、上記パッケージの上記１辺と上記第２配線プレーンとの間に設けられ、
上記第１及び第２配線プレーンは、平面において、互いに分離されていることを特徴とする半導体装置。
【請求項２８】
請求項２７において、
上記外部端子及び上記第２配線プレーンは、上記パッケージの上記１辺と対向する対辺と上記第１配線プレーンとの間に設けられ、
上記外部端子は、上記パッケージの上記対辺と上記第２配線プレーンとの間に設けられていることを特徴とする半導体装置。
【請求項２９】
請求項２７において、
上記パッケージ基板には上記第１、第２及び第３配線プレーンと上記第１及び第２電極が形成される配線層とは異なる第４配線プレーンを介して接続される複数の外部端子が設けられていることを特徴とする半導体装置。
【請求項３０】
請求項２８において、
上記第２配線プレーンは、電気的に分離して２以上の組に分割され、それぞれの組に対して外部端子から異なる動作電圧の供給を可能とすることを特徴とする半導体装置。