【手続補正書】
【提出日】平成17年6月10日(2005.6.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のノードと出力ノードとの間に接続され、与えられた内部信号に従って前記出力ノードと前記第１のノードとを電気的に接続する第１の絶縁ゲート型電界効果トランジスタ、
第２のノードと前記出力ノードとの間に接続され、前記内部信号に従って前記第１の絶縁ゲート型電界効果トランジスタと相補的に導通状態となり、導通時、前記第２のノードと前記出力ノードとを電気的に接続する第２の絶縁ゲート型電界効果トランジスタ、
高入力インピーダンス有する入力部に基準電圧を受け、前記基準電圧と第１の電圧源の電圧との間の電圧レベルの一定電圧を生成する第１の電圧発生回路、
前記第1の電圧発生回路の出力電圧と前記第１のノードの電圧との差に従って前記第１の電圧源から前記第１のノードに電流を供給する第１の内部電源回路、
前記基準電圧を高入力インピーダンスの入力に受け、前記基準電圧と第２の電圧源の電圧との間の電圧レベルの一定電圧を生成する第２の電圧発生回路、および
前記第２の電圧発生回路の出力電圧と前記第２のノード上の電圧の差に応じて前記第２のノードから前記第１の電圧源と異なる第２の電圧源へ電流を供給する第２の内部電源回路とを備える、半導体集積回路。
【請求項２】
前記第１のノードに結合され、前記第１のノードの電圧を安定化するための第１の容量素子と、
前記第１の容量素子と別に設けられ、前記第２のノードに結合されて前記第２のノードの電圧を安定化するための第２の容量素子とをさらに備える、請求項１記載の半導体集積回路。
【請求項３】
前記第１の内部電源回路は、
前記第１の電圧源ノードと前記第１のノードとの間に結合される第３の絶縁ゲート型電界効果トランジスタと、
前記第１の電圧発生回路の出力電圧と前記第１のノード上の電圧を比較し、該比較結果に応じた信号を前記第３の絶縁ゲート型電界効果トランジスタのゲートへ与える第１の比較回路とを備え、
前記第２の内部電源回路は、
前記第２の電圧源と前記第２のノードとの間に結合されかつ前記第３の絶縁ゲート型電界効果トランジスタと導電型の異なる第４の絶縁ゲート型電界効果トランジスタと、
前記第２のノード上の電圧と前記第２の電圧発生回路の出力電圧とを比較し、該比較結果に応じた信号を前記第４の絶縁ゲート型電界効果トランジスタのゲートへ与える第２の比較回路とを備える、請求項１記載の半導体集積回路。
【請求項４】
前記第１の内部電源回路は、前記第１のノードと前記第１の電圧源との間に結合され、かつそのゲートに前記第１の電圧発生回路の出力電圧を受ける第３の絶縁ゲート型電界効果トランジスタを備え、
前記第２の内部電源回路は、前記第２のノードと前記第２の電圧源との間に結合されかつそのゲートに前記第２の電圧発生回路の出力電圧を受ける第４の絶縁ゲート型電界効果トランジスタを備える、請求項１記載の半導体集積回路。
【請求項５】
前記第１の電圧発生回路は、
前記第１の電圧源と前記第２の電圧源との間に直列に接続される抵抗素子と少なくとも１個のダイオード接続される絶縁ゲート型電界効果トランジスタと前記基準電圧をそのゲートに受ける絶縁ゲート型電界効果トランジスタとの直列体とを備え、
前記第１の電圧源には前記第１の電源の電圧以上の電圧が与えられ、かつ前記第２の電圧源には前記第２の電源の電圧以下の電圧が与えられ、
前記第１のノードの電圧レベルを決定する電圧が、前記抵抗素子と前記少なくとも１個のダイオード接続される絶縁ゲート型電界効果トランジスタとの接続ノードに発生される、請求項１記載の半導体集積回路。
【請求項６】
前記第２の電圧発生回路は、
前記第１の電圧源と前記第２の電圧源との間に直列に接続される、前記基準電圧をゲートに受ける絶縁ゲート型電界効果トランジスタと少なくとも１個のダイオード接続される絶縁ゲート型電界効果トランジスタと抵抗素子との直列体を備え、
前記第１の電圧源には前記第１の電源の電圧以上の電圧が供給され、かつ前記第２の電圧源には前記第２の電源の電圧以下の電圧が供給され、
前記第２の電圧源の電圧レベルを決定する電圧が、前記少なくとも１個のダイオード接続される絶縁ゲート型電界効果トランジスタと前記抵抗素子の接続ノードに発生される、請求項１記載の半導体集積回路。
【請求項７】
前記出力ノードは、複数個設けられ、各前記出力ノードに対して、前記第１および第２の絶縁ゲート型電界効果トランジスタの対が配置されて対応の出力ノードに結合され、
前記第１および第２のノードは、前記複数個設けられる出力ノードに対して共通に設けられる、請求項１記載の半導体集積回路。
【請求項８】
前記半導体集積回路が形成される半導体チップの外部に個別的に配置される第１および第２の容量素子をそれぞれ前記第１および第２のノードに結合するための接続ノードをさらに備える、請求項１記載の半導体集積回路。
【請求項９】
前記第１の電圧発生回路は、
前記第１の内部電源回路の入力ノードに結合され、前記第１の内部電源回路の入力ノードに与えられる電圧に応じた電圧を発生する比較電圧発生器と、
前記基準電圧と前記比較電圧発生器の出力電圧とを比較する比較器と、
前記第１の電圧源の電圧以上の電圧が供給されるドライブノードと前記第１の内部電源回路の入力ノードとの間に接続され、前記比較器の出力信号に従って前記ドライブノードから前記第１の内部電源回路の入力ノードへ電流を供給するドライブ素子とを備える、請求項１記載の半導体集積回路。
【請求項１０】
前記第２の電圧発生回路は、
前記第２の内部電源回路の入力ノードに結合され、前記第２の内部電源回路の入力ノードの電圧に応じた電圧を発生する比較電圧発生器と、
前記基準電圧と前記比較電圧発生器の出力電圧とを比較する比較器と、
前記第２の電圧源の電圧以下の電圧が供給されるドライブノードと前記第２の内部電源回路の入力ノードとの間に接続され、前記比較器の出力信号に従って前記第２の内部電源回路の入力ノードから前記ドライブノードへ電流を流すドライブ素子を備える、請求項１記載の半導体集積回路。
【請求項１１】
行列状に配列される複数のスタックトキャパシタ型メモリセルと、
各前記行に対応して配置され、各々に対応の行のメモリセルに接続される複数のワード線と、
各前記列に対応して配置され、各々に対応の列のメモリセルに接続される複数の対のビット線とをさらに備え、
前記第１および第２の容量素子の各々は、
第１導電型の半導体基板領域と、
前記半導体基板領域表面に互いに離れて配置され、前記メモリセルの対応のビット線に電気的に接続する領域に対応する第１の不純物領域と、前記メモリセルのキャパシタに電気的に接続される領域に対応する第２の不純物領域とを含む複数の第１導電型の不純物領域と、
前記キャパシタの一方電極と同層に互いに離れて形成され、各々が前記第２の不純物領域にそれぞれ電気的に接続される複数の第１導電配線と、
前記ビット線と同層に形成されかつ前記第１の不純物領域に電気的に結合されるビット線相当導電配線と、
前記半導体基板領域上に前記ワード線と同一層に形成されるワード線相当導電配線と、
前記キャパシタの他方電極と同一層に前記第１の導電配線を覆うように形成される第２の導電配線とを備え、
前記半導体基板領域が前記容量素子の一方電極とされ、かつ前記第２の導電配線が前記容量素子の他方電極として用いられる、請求項２記載の半導体集積回路。
【請求項１２】
行列状に配列される複数のスタックトキャパシタ型メモリセルと、
各前記行に対応して配置され、各々が対応の行のメモリセルに接続される複数のワード線と、
各前記列に対応して配置され、各々が対応の列のメモリセルに接続される複数対のビット線とをさらに備え、
前記第１および第２の容量素子の各々は、
半導体基板領域と
前記半導体基板領域上に前記ワード線と同一層に形成されるワード線相当導電配線と、
前記ビット線と同層にかつ前記ワード線相当導電配線上に対向して形成されるビット線相当導電配線と、
前記ビット線相当導電配線上に互いに離れて前記メモリセルのキャパシタの一方電極層と同一層に形成されかつ前記ビット線相当導電配線に電気的に接続される複数の第１導電配線と、
前記メモリセルのキャパシタの他方電極と同層に前記第１の導電配線を覆うように形成される第２の導電配線とを備え、
前記ビット線相当導電配線と前記半導体基板領域と前記複数の第１導電配線が電気的に結合されて前記容量素子の一方電極を構成し、前記ワード線相当導電配線および前記第２導電配線が電気的に結合されて前記容量素子の他方電極を構成する、請求項２記載の半導体集積回路。
【請求項１３】
行列状に配列される複数のスタックトキャパシタ型メモリセルと、
各前記行に対応して設けられ、各々が対応の行のメモリセルに接続される複数のワード線と、
各前記列に対応して設けられ、各々が対応の列のメモリセルに接続する複数対のビット線とをさらに備え、
前記第１および第２の容量素子の各々は、
第１導電型の半導体基板領域と、
前記半導体基板表面周辺部に形成される第２導電型の第１の不純物領域と、
前記半導体基板領域の周辺部に前記第１の不純物領域に隣接して形成される第１導電型の第２の不純物領域と、
前記半導体基板領域上にわたって前記ワード線と同一層に形成されるワード線相当導電配線と、
前記ワード線相当導電配線上に互いに離れてかつ前記メモリセルのキャパシタの一方電極層と同一層に形成されかつさらに前記ワード線相当導電配線に電気的に接続される複数の第１導電配線と、
前記メモリセルのキャパシタの他方電極と同層に前記第１導電配線を覆うように形成される第２の導電配線とを備え、
前記第１導電配線が前記容量素子の一方電極ノードに電気的に接続され、前記第２導電配線ならびに前記第１および第２不純物領域が前記容量素子の他方電極ノードに電気的に接続される、請求項２記載の半導体集積回路。
【請求項１４】
第１の電圧源上の電圧よりも低い電圧を発生して第１のノードへ伝達する第１の電圧発生回路、
第２の電圧源上の電圧よりも高い電圧を発生して第２のノードへ伝達する第２の電圧発生回路、
前記第１および第２のノードの間に接続され、与えられた内部信号に従って前記第１および第２のノードの電圧の一方の電圧を出力ノードへ伝達する出力回路、
前記第１のノードに結合され、前記第１のノードの電圧を安定化するための第１の容量素子、
前記第２のノードに結合され、前記第２のノードの電圧を安定化するための第２の容量素子、および
前記第１および第２のノードの間に接続される第３の容量素子を備える、半導体集積回路。
【請求項１５】
前記第１および第２の容量素子は、容量値が互いに等しい、請求項１４記載の半導体集積回路。
【請求項１６】
前記第１のノードに結合される、前記第１の容量素子と同一の容量値を有する第４の容量素子と、
前記第２のノードに結合される、前記第２の容量素子と同一の容量値を有する第５の容量素子をさらに備え、
前記第１および第２の容量素子は、容量値が互いに等しい、請求項１４記載の半導体集積回路。
【請求項１７】
第１の電圧源上の電圧よりも低い電圧を発生して第１のノードに伝達する第１の電圧発生回路、
第２の電圧源上の電圧よりも高い電圧を発生して第２のノードに伝達する第２の電圧発生回路、
前記第１および第２のノードの電圧を動作電源電圧として受け、与えられた内部信号に従って出力ノードを駆動する出力回路、
前記第１のノードと前記第１の電圧源電圧と同一極性の電圧を受ける第１の基準ノードとの間に接続される第１の容量素子、
前記第２のノードと前記第２の電圧源電圧と同一極性の電圧を受ける第２の基準ノードとの間に接続される第２の容量素子、
前記第１のノードと前記第２の基準ノードとの間に接続される第３の容量素子、および
前記第２のノードと前記第１の基準ノードとの間に接続される第４の容量素子を備える、半導体集積回路。
【請求項１８】
複数のメモリセルを有するメモリセルアレイ、
前記メモリアレイの選択メモリセルとの間でデータを転送する複数の内部データバス線、および
前記複数の内部データバス線を介して前記メモリアレイとデータの転送を行う処理回路をさらに備え、
前記第１および第２の絶縁ゲート型電界効果トランジスタの対で構成される出力手段が前記複数の内部データバス線各々に対応して前記メモリアレイと前記処理回路との間に設けられる、請求項１記載の半導体集積回路。
【請求項１９】
複数のメモリセルを有するメモリセルアレイ、
前記メモリアレイの選択メモリセルとの間でデータを転送する複数の内部データバス線、および
前記複数の内部データバス線を介して前記メモリアレイとデータの転送を行う処理回路をさらに備え、
前記出力回路が、前記複数の内部データバス線各々に対応して前記メモリアレイと前記処理回路との間に設けられる、請求項１４または１７に記載の半導体集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】削除
【補正の内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
請求項７に係る回路は、請求項１の回路が、複数の出力ノードを含む。これらの複数の出力ノード各々には、第１および第２のＭＯＳトランジスタの組が対応して設けられる。第１および第２のノードは、これら複数の出力ノードに共通に配置される。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
請求項８の回路は、請求項１の回路が、さらに、該回路が形成される半導体チップ外部に設けられる第１および第２のディスクリート容量素子をそれぞれ第１および第２のノードに結合するための接続ノードを備える。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
請求項９に係る回路は、請求項１の第１の電圧発生手段が、第１の内部電源手段の入力ノードの電圧に対応する電圧を発生する比較電圧発生手段と、基準電圧とこの比較電圧発生手段の出力電圧とを比較する比較手段と、第１の電圧源の電圧以上の電圧が印加されるドライブノードと第１の内部電源手段の入力ノードの間に接続され、この比較手段の出力信号に従ってドライブノードから第１の内部電源手段の入力ノードへ電流を供給するドライブ素子を含む。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】削除
【補正の内容】
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
請求項１０に係る回路は、請求項１の第２の電圧発生手段が、第２の内部電源手段の入力ノードの電圧に対応する電圧を生成する比較電圧発生手段と、基準電圧とこの比較電圧発生手段の出力電圧とを比較する比較手段と、第２の電圧源の電圧以上の電圧が印加される電源ノードと第２の内部電源手段の入力ノードの間に接続され、この比較手段の出力信号に従って第２の内部電源手段の入力ノードから電源ノードへ電流を供給するドライブ素子を含む。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】削除
【補正の内容】
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】削除
【補正の内容】
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】削除
【補正の内容】
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】削除
【補正の内容】
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】削除
【補正の内容】
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】削除
【補正の内容】
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
請求項１１に係る回路は、請求項２の回路がさらに、行列状に配列される複数のスタックトキャパシタ型メモリセルと、各行に対応して配置され、各々に対応の行のメモリセルが接続する複数のワード線と、各列に対応して配置され、各々に対応の列のメモリセルが接続する複数対のビット線とを有する。第１および第２の容量素子の各々は、第１導電型の半導体基板領域と、この半導体基板領域表面に互いに間をおいて形成される複数の第１導電型の不純物領域とを含む。これら複数の第１導電型の不純物領域は、メモリセルのビット線接続領域に相当する第１の不純物領域と、メモリセルのキャパシタが接続する不純物領域に相当する第２の不純物領域とを含む。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
この請求項１１の回路は、請求項２の回路において、第１および第２の容量素子の各々がさらに、第１の不純物領域に電気的に接続されかつビット線と同一そうに形成されるビット線相当導電配線と、キャパシタの一方電極と同一層に形成されかつ互いに離れて配置されかつ第２の不純物領域に電気的に接続される複数の第１の導電配線と、基板領域上にワード線と同一層に形成されるワード線相当導電配線と、第１導電配線を覆うように形成されかつメモリセルのキャパシタの他方電極と同一層に形成される第２導電配線とを備える。この基板領域が容量素子の一方の電極として作用し、かつ第２の導電配線がこの容量素子の他方電極として作用する。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
請求項１２に係る回路は、請求項２の回路が、さらに、行列状に配列される複数のスタックトキャパシタ型メモリセルと、各行に対応して配置され、各々に対応の行のメモリセルが接続する複数のワード線と、各列に対応して配置され、各々に対応の列のメモリセルが接続する複数の対のビット線とを備える。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
この請求項１２に係る回路の第１および第２の容量素子の各々は、半導体基板領域と、この半導体基板領域上にわたってワード線と同一層に形成されるワード線相当導電配線と、このワード線相当導電配線上にかつこれと対向してビット線と同一層に形成されるビット線相当導電配線と、このビット線相当導電配線上に互いに間をおいてメモリセルのキャパシタの一方電極層と同一層に形成されかつこのビット線相当導電配線に電気的に接続される複数の第１導電配線と、これら複数の第１導電配線を覆うようにメモリセルのキャパシタの他方電極と同一層に形成される第２導電配線とを備える。ビット線相当導電配線と基板領域とが相互接続されて容量素子の一方電極を形成しかつワード線相当導電配線と第２導電配線とが相互接続されてこの容量素子の他方電極を形成する。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
請求項１３に係る回路は、請求項２の回路が、さらに、行列状に配列される複数のスタックトキャパシタ型メモリセルと、各行に対応して配置され、各々に対応の行のメモリセルが接続する複数のワード線と、各列に対応して配置され、各々に対応の列のメモリセルが接続する複数の対のビット線とを備える。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
この請求項１３に係る回路における第１および第２の容量素子の各々が、第１導電型の半導体基板領域と、この半導体基板領域表面周辺部に形成される第２導電型の第１の不純物領域と、この半導体基板領域表面の周辺部に形成される第２導電型の第１の不純物領域と、この半導体基板領域表面の周辺部に第１の不純物領域に隣接して形成される第１導電型の第２の不純物領域と、この基板領域上にわたってワード線と同一層に形成されるワード線相当導電配線と、このワード線相当導電配線上に互いに離れてかつメモリセルのキャパシタの一方電極と同一層に形成されかつワード線相当導電配線に電気的に接続される複数の第１導電配線と、この第１の導電配線を覆うようにかつメモリセルのキャパシタの他方電極と同一層に形成される第２導電配線を備える。この第１の導電配線が容量素子の一方電極を形成しかつ第２の導電配線ならびに第１および第２の不純物領域が、この容量素子の他方電極と電気的に接続される。
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】削除
【補正の内容】
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】削除
【補正の内容】
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】削除
【補正の内容】
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】削除
【補正の内容】
【手続補正３５】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】削除
【補正の内容】
【手続補正３６】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】削除
【補正の内容】
【手続補正３７】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
請求項１４に係る回路は、第１の電圧源の電圧よりも低い電圧を発生して第１のノードへ伝達する第１の電圧発生回路と、第２の電圧源の電圧よりも高い電圧を発生して第２のノードへ伝達する第２の電圧発生回路と、第１のノードと第２のノードとの間に接続され、与えられた内部信号に従って出力ノードへこの第１または第２のノード上の電圧の一方の電圧レベルの信号を伝達する出力回路と、第１のノードに接続される第１の容量素子と、第２のノードに接続される第２の容量素子と、第１のノードと第２のノードとの間に接続される第３の容量素子を備える。
【手続補正３８】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
請求項１５に係る回路は、請求項１４の第１および第２の容量素子の容量値が互いに等しくされる。
【手続補正３９】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
請求項１６に係る回路は、請求項１４の第１および第２の容量素子の容量値は互いに等しくされる。この請求項１６に係る回路は、さらに、第１のノードに結合される、第１の容量素子と同じ容量値を有する第４の容量素子と、第２のノードに結合され、第２の容量素子と同じ容量値を有する第５の容量素子とを備える。
【手続補正４０】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】削除
【補正の内容】
【手続補正４１】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】削除
【補正の内容】
【手続補正４２】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】削除
【補正の内容】
【手続補正４３】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】削除
【補正の内容】
【手続補正４４】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
請求項１７に係る回路は、第１の電圧源上の電圧よりも低い電圧を発生して第１ノードへ伝達する第１の電圧発生回路と、第２の電圧源上の電圧よりも高い電圧を発生して第２のノードへ伝達する第２の電圧発生回路と、第１および第２のノード上の電圧を両動作電源電圧として動作し、与えられた内部信号に従って出力ノードを駆動する出力回路と、第１のノードと第１の電圧源と同一極性の電圧を受ける第１基準ノードとの間に接続される第１の容量素子と、第２のノードと第２の電圧源の電圧と同じ極性の電圧を受ける第２の基準ノードとの間に接続される第２の容量素子と、第１のノードと第２の基準ノードとの間に接続される第３の容量素子と、第２のノードと第１の基準ノードとの間に接続される第４の容量素子とを備える。
【手続補正４５】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】削除
【補正の内容】
【手続補正４６】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】削除
【補正の内容】
【手続補正４７】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
請求項１８に係る回路は、請求項１の回路が、さらに、複数のメモリセルを有するメモリアレイと、このメモリアレイの選択メモリセルとの間でデータを転送するための複数の内部データバス線と、これら複数の内部データバス線を介してメモリアレイとデータの転送を行う処理回路を備える。第１および第２の絶縁ゲート型電界効果トランジスタの対からなる出力手段が、複数の内部データバス線各々に対応してメモリアレイと処理回路との間に設けられる。
【手続補正４８】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正の内容】
【００８４】
請求項１９に係る回路は、請求項１４または１７の回路が、さらに、複数のメモリセルを有するメモリアレイと、このメモリアレイの選択メモリセルとの間でデータを転送するための複数の内部データバス線と、これら複数の内部データバス線を介してメモリアレイとデータの転送を行う処理回路を備える。出力回路が、複数の内部データバス線それぞれに対応してメモリアレイと処理回路との間に配置される。
【手続補正４９】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】削除
【補正の内容】
【手続補正５０】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】削除
【補正の内容】
【手続補正５１】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】削除
【補正の内容】
【手続補正５２】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】削除
【補正の内容】
【手続補正５３】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】削除
【補正の内容】
【手続補正５４】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】削除
【補正の内容】
【手続補正５５】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】削除
【補正の内容】
【手続補正５６】
【補正対象書類名】明細書
【補正対象項目名】０３９６
【補正方法】削除
【補正の内容】
【手続補正５７】
【補正対象書類名】明細書
【補正対象項目名】０３９７
【補正方法】削除
【補正の内容】
【手続補正５８】
【補正対象書類名】明細書
【補正対象項目名】０３９８
【補正方法】削除
【補正の内容】
【手続補正５９】
【補正対象書類名】明細書
【補正対象項目名】０３９９
【補正方法】削除
【補正の内容】
【手続補正６０】
【補正対象書類名】明細書
【補正対象項目名】０４００
【補正方法】削除
【補正の内容】
【手続補正６１】
【補正対象書類名】明細書
【補正対象項目名】０４０１
【補正方法】削除
【補正の内容】
【手続補正６２】
【補正対象書類名】明細書
【補正対象項目名】０４０２
【補正方法】削除
【補正の内容】
【手続補正６３】
【補正対象書類名】明細書
【補正対象項目名】０４０３
【補正方法】削除
【補正の内容】
【手続補正６４】
【補正対象書類名】明細書
【補正対象項目名】０４０４
【補正方法】削除
【補正の内容】
【手続補正６５】
【補正対象書類名】明細書
【補正対象項目名】０４０５
【補正方法】削除
【補正の内容】
【手続補正６６】
【補正対象書類名】明細書
【補正対象項目名】０４０６
【補正方法】変更
【補正の内容】
【０４０６】
請求項７に係る発明に従えば、複数の出力ノードに共通に内部電源電圧発生回路を設けるように構成しているため、回路占有面積を低減することができる。
【手続補正６７】
【補正対象書類名】明細書
【補正対象項目名】０４０７
【補正方法】変更
【補正の内容】
【０４０７】
請求項８に係る発明に従えば、内部電源ノードを安定化するための容量素子を半導体チップ外部に配置するように構成しているため、任意の大きさのよう領地を有する容量素子を用いることができ、内部電源ノードの電圧を確実に安定化させることができる。
【手続補正６８】
【補正対象書類名】明細書
【補正対象項目名】０４０８
【補正方法】削除
【補正の内容】
【手続補正６９】
【補正対象書類名】明細書
【補正対象項目名】０４０９
【補正方法】削除
【補正の内容】
【手続補正７０】
【補正対象書類名】明細書
【補正対象項目名】０４１０
【補正方法】変更
【補正の内容】
【０４１０】
請求項９に係る発明に従えば、第１の電圧発生回路を、内部電源電圧を規定する内部電圧に対応する比較電圧を発生し、この比較電圧と基準電圧とを比較し、その比較結果に従って第１の内部電源回路へ与えられる電圧を調整するように構成しているため、正確にかつ安定に所定の電圧レベルの内部電源電圧を生成することができる。
【手続補正７１】
【補正対象書類名】明細書
【補正対象項目名】０４１１
【補正方法】削除
【補正の内容】
【手続補正７２】
【補正対象書類名】明細書
【補正対象項目名】０４１２
【補正方法】変更
【補正の内容】
【０４１２】
請求項１０に係る発明に従えば、低レベル内部電源電圧を規定する内部電圧を発生する第２の内部電圧発生回路を、この低レベル内部電源電圧を規定する電圧に対応する比較電圧を生成し、この比較電圧と基準電圧とを比較し、この比較結果に従って第２の内部電源回路へ与えられる電圧を調整するように構成しているため、正確にかつ安定に所定電圧レベルの低レベル内部電源電圧を生成することができる。
【手続補正７３】
【補正対象書類名】明細書
【補正対象項目名】０４１３
【補正方法】削除
【補正の内容】
【手続補正７４】
【補正対象書類名】明細書
【補正対象項目名】０４１４
【補正方法】削除
【補正の内容】
【手続補正７５】
【補正対象書類名】明細書
【補正対象項目名】０４１５
【補正方法】削除
【補正の内容】
【手続補正７６】
【補正対象書類名】明細書
【補正対象項目名】０４１６
【補正方法】削除
【補正の内容】
【手続補正７７】
【補正対象書類名】明細書
【補正対象項目名】０４１７
【補正方法】削除
【補正の内容】
【手続補正７８】
【補正対象書類名】明細書
【補正対象項目名】０４１８
【補正方法】削除
【補正の内容】
【手続補正７９】
【補正対象書類名】明細書
【補正対象項目名】０４１９
【補正方法】変更
【補正の内容】
【０４１９】
請求項１１に係る発明に従えば、安定化容量素子を、メモリセルキャパシタおよびビット線相当導電配線およびワード線相当導電配線を用いてメモリセルと同一構造で形成したため、小占有面積で大きな容量値を有する安定化容量素子を実現することができる。
【手続補正８０】
【補正対象書類名】明細書
【補正対象項目名】０４２０
【補正方法】変更
【補正の内容】
【０４２０】
請求項１２に係る発明に従えば、安定化のための容量素子を、基板領域と、この基板領域上に配置されるワード線相当導電配線と、このワード線相当導電配線に対向して配置されるビット線相当導電配線と、ビット線相当導電配線上にメモリセルキャパシタと同一構造の複数個並列に形成したキャパシタとで実現しているため、小占有面積で大きな容量値を有する容量素子を実現することができる。
【手続補正８１】
【補正対象書類名】明細書
【補正対象項目名】０４２１
【補正方法】変更
【補正の内容】
【０４２１】
請求個１３に係る発明に従えば、安定化容量素子を、基板領域表面ほぼ全面にわたってワード線相当導電配線を配置し、このワード線相当導電配線上に、メモリセルキャパシタと同一構造を有する単位容量素子を複数個並列に形成してかつ電気的に接続し、この基板領域に第１および第２導電型の不純物領域をそれぞれ形成して同一電極ノードに接続するように構成しているため、ワード線相当導電配線と半導体基板領域とでＭＯＳキャパシタが形成され、より容量値の大きな安定化容量素子を小占有面積で実現することができる。また、このＭＯＳキャパシタのしきい値電圧は一定とされるため、電極ノードに印加される電圧の影響を受けることなく安定に所定の容量値を有する容量素子を実現することができる。
【手続補正８２】
【補正対象書類名】明細書
【補正対象項目名】０４２３
【補正方法】削除
【補正の内容】
【手続補正８３】
【補正対象書類名】明細書
【補正対象項目名】０４２４
【補正方法】削除
【補正の内容】
【手続補正８４】
【補正対象書類名】明細書
【補正対象項目名】０４２５
【補正方法】削除
【補正の内容】
【手続補正８５】
【補正対象書類名】明細書
【補正対象項目名】０４２６
【補正方法】削除
【補正の内容】
【手続補正８６】
【補正対象書類名】明細書
【補正対象項目名】０４２７
【補正方法】削除
【補正の内容】
【手続補正８７】
【補正対象書類名】明細書
【補正対象項目名】０４２８
【補正方法】変更
【補正の内容】
【０４２８】
請求項１４に係る発明に従えば、出力回路の出力信号の振幅を制限する第１および第２の電圧発生手段と内部電源ノードに接続される容量素子とこれらの内部電源ノード間に接続される容量素子とが接続しているため、小占有面積で大きな容量値を有する安定化容量を実現することができる。
【手続補正８８】
【補正対象書類名】明細書
【補正対象項目名】０４２９
【補正方法】変更
【補正の内容】
【０４２９】
請求項１５に係る発明に従えば、第１および第２の容量素子の容量値を互いに等しくしているため、内部電源ノードに接続する容量の合成容量値が等しくされ、出力回路の充放電速度を確実に同じとすることができる。
【手続補正８９】
【補正対象書類名】明細書
【補正対象項目名】０４３０
【補正方法】変更
【補正の内容】
【０４３０】
請求項１６に係る発明に従えば、内部電源ノードに、その容量値が半減された容量素子を並列に接続するように構成しているため、面積を増大させることなく、出力回路動作時の充放電電流を電源ノードおよび接地ノード両者に分散させることができ、出力回路動作時の電源ノイズを低減することができる。
【手続補正９０】
【補正対象書類名】明細書
【補正対象項目名】０４３１
【補正方法】削除
【補正の内容】
【手続補正９１】
【補正対象書類名】明細書
【補正対象項目名】０４３２
【補正方法】削除
【補正の内容】
【手続補正９２】
【補正対象書類名】明細書
【補正対象項目名】０４３３
【補正方法】削除
【補正の内容】
【手続補正９３】
【補正対象書類名】明細書
【補正対象項目名】０４３４
【補正方法】削除
【補正の内容】
【手続補正９４】
【補正対象書類名】明細書
【補正対象項目名】０４３５
【補正方法】変更
【補正の内容】
【０４３５】
請求項１７に係る発明に従えば、出力回路の電源ノードの安定化容量を、それぞれ異なる極性の電圧を供給する電圧源に接続するように構成しているため、出力回路動作時において、この安定化容量を流れる電流をそれぞれ異なる電圧源に分散させることができ、電源ノイズを低減することができる。
【手続補正９５】
【補正対象書類名】明細書
【補正対象項目名】０４３６
【補正方法】削除
【補正の内容】
【手続補正９６】
【補正対象書類名】明細書
【補正対象項目名】０４３７
【補正方法】削除
【補正の内容】
【手続補正９７】
【補正対象書類名】明細書
【補正対象項目名】０４３８
【補正方法】変更
【補正の内容】
【０４３８】
請求項１８に係る発明に従えば、メモリと処理回路との間に設けられる複数の内部データバス線それぞれに対応して、第１および第２の絶縁ゲート型電界効果トランジスタの対からなる出力手段を設けているため、高速かつ安定にデータ転送を行うことができる。また、バス線の振幅が制限されるため、消費電流が低減され、また、電源ノイズの発生および発熱およびＥＭＩの発生おも防止することができる。
【手続補正９８】
【補正対象書類名】明細書
【補正対象項目名】０４３９
【補正方法】変更
【補正の内容】
【０４３９】
請求項１９に係る発明に従えば、メモリアレイと処理回路との間の複数の内部データバス線それぞれに安定化容量が設けられた出力回路を配置しているため、高速かつ安定にデータ転送を行うことができる。
【手続補正９９】
【補正対象書類名】明細書
【補正対象項目名】０４４０
【補正方法】削除
【補正の内容】
【手続補正１００】
【補正対象書類名】明細書
【補正対象項目名】０４４１
【補正方法】削除
【補正の内容】
【手続補正１０１】
【補正対象書類名】明細書
【補正対象項目名】０４４２
【補正方法】削除
【補正の内容】
【手続補正１０２】
【補正対象書類名】明細書
【補正対象項目名】０４４３
【補正方法】削除
【補正の内容】
【手続補正１０３】
【補正対象書類名】明細書
【補正対象項目名】０４４４
【補正方法】削除
【補正の内容】
【手続補正１０４】
【補正対象書類名】明細書
【補正対象項目名】０４４５
【補正方法】削除
【補正の内容】
【手続補正１０５】
【補正対象書類名】明細書
【補正対象項目名】０４４６
【補正方法】削除
【補正の内容】