【手続補正書】
【提出日】平成17年10月3日(2005.10.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも表面が第１導電型である半導体基板と、この半導体基板の表面に形成されソース・ドレインの一方に基準電位が印加される第２導電型トランジスタと、前記半導体基板の表面における前記第２導電型トランジスタから絶縁された位置に形成された第２導電型拡散層と、前記第２導電型トランジスタのソース・ドレインの他方の直上域の少なくとも一部及び前記第２導電型拡散層の直上域の少なくとも一部を含む領域に設けられた配線と、パッドを前記第２導電型拡散層に接続する第１のコンタクトと、前記第２導電型拡散層を前記配線に接続する第２のコンタクトと、前記配線を前記ソース・ドレインの他方に接続する第３のコンタクトと、を有することを特徴とする半導体装置。
【請求項２】
前記第１のコンタクトから前記第２のコンタクトに向かう方向が、前記第２導電型トランジスタのゲートの幅方向であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記パッドに前記第２導電型トランジスタと並列に接続された集積回路部を有し、前記第２導電型トランジスタは前記パッドに静電気放電電流が入力されたときにこの静電気放電電流を流すものであることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記パッドが前記集積回路部の出力パッドであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記パッドが前記集積回路部の入力パッドであることを特徴とする請求項３に記載の半導体装置。
【請求項６】
前記パッドが前記集積回路部の電源パッドであることを特徴とする請求項３に記載の半導体装置。
【請求項７】
複数個の前記第２導電型トランジスタがそのゲートの長さ方向に沿って配列されており、相互に隣り合う前記第２導電型トランジスタが対をなしており、この各対を構成する前記第２導電型トランジスタにおいてはソース領域が共通化されていることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
相互に隣り合う前記対において、前記配線及び前記第２導電型拡散層が共通化されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
相互に隣り合う前記対において、前記第１及び第２のコンタクトが共通化されていることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記複数個の第２導電型トランジスタのゲートに相互に同一の信号が印加されることを特徴とする請求項７に記載の半導体装置。
【請求項１１】
前記半導体基板の表面における前記第２導電型トランジスタ及び前記第２導電型拡散層から絶縁された位置に形成された他の第２導電型拡散層と、前記第２導電型拡散層の直上域の少なくとも一部及び前記他の前記第２導電型拡散層の直上域の少なくとも一部を含む領域に設けられた他の配線と、パッドを前記他の第２導電型拡散層に接続する第４のコンタクトと、前記他の第２導電型拡散層を前記他の配線に接続する第５のコンタクトと、を有し、前記第１のコンタクトは前記他の配線を前記第２導電型拡散層に接続するものであることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記半導体基板の表面に第１導電型ウエルが形成されており、この第１導電型ウエルの表面に前記第２導電型トランジスタ及び前記第２導電型拡散層が形成されていることを特徴とする請求項１乃至１１のいずれか１項に記載の半導体装置。
【請求項１３】
半導体基板の表面に形成された第１導電型領域と、この第１導電型領域の表面に形成されたゲート絶縁膜と、このゲート絶縁膜上に設けられたゲート電極と、前記第１導電型領域内における前記ゲート電極の直下域の両側に夫々形成された第１及び第２の第２導電型領域と、を備えた半導体装置において、前記第１導電型領域内における前記第２の第２導電型領域と絶縁分離層により絶縁分離された位置に形成された第３の第２導電型領域と、この第３の第２導電型領域上に設けられた第１及び第２のコンタクトと、前記第２の第２導電型領域上に設けられた第３のコンタクトと、を有し、前記第１及び第２のコンタクトは相互に離間した位置に配置されており、前記第３の第２導電型領域は前記第１のコンタクトを介してパッドに接続されており、前記第３の第２導電型領域は前記第２のコンタクト、配線層及び前記第３のコンタクトを介して前記第２の第２導電型領域に接続されており、前記第１の第２導電型領域には基準電位が印加されることを特徴とする半導体装置。
【請求項１４】
半導体基板の表面に形成された第１導電型領域と、この第１導電型領域の表面に形成されたゲート絶縁膜と、このゲート絶縁膜上に設けられたゲート電極と、前記第１導電型領域内における前記ゲート電極の直下域の両側に夫々形成された第１及び第２の第２導電型領域と、を備えた半導体装置において、前記第１導電型領域内における前記第２の第２導電型領域と絶縁分離層により絶縁分離された位置に形成された第３の第２導電型領域と、この第３の第２導電型領域上に設けられた第１及び第２のコンタクトと、前記第２の第２導電型領域上に設けられた第３のコンタクトと、を有し、前記第１及び第２のコンタクトは相互に離間した位置に配置されており、前記第３の第２導電型領域には前記第１のコンタクトを介して基準電位が印加され、前記第３の第２導電型領域は前記第２のコンタクト、配線層及び前記第３のコンタクトを介して前記第２の第２導電型領域に接続されており、前記第１の第２導電型領域はパッドと接続されていることを特徴とする半導体装置。
【請求項１５】
前記第１のコンタクトから前記第２のコンタクトに向かう方向が、前記ゲート電極の幅方向であることを特徴とする請求項１３又は１４に記載の半導体装置。
【請求項１６】
複数個の前記ゲート電極が前記第１導電型領域上に第１の方向に沿って配列されており、前記第１の第２導電型領域は前記第１導電型領域における前記ゲート電極の直下域間の領域のうち１つおきの領域に形成されており、前記第２の第２導電型領域は前記直下域間の領域のうち前記第１の第２導電型領域が形成されていない領域内における前記直下域に接する領域に形成されており、前記第３の第２導電型領域は前記第２の第２導電型領域間に形成されており、前記第１のコンタクトの下端は前記第３の第２導電型領域の表面に接し上端はパッドに接続されており、前記第２のコンタクトの下端は前記第３の第２導電型領域に接し上端は前記配線層に接しており、前記第３のコンタクトの下端は前記第２の第２導電型領域に接し上端は前記配線に接していることを特徴とする請求項１３乃至１５のいずれか１項に記載の半導体装置。
【請求項１７】
前記半導体基板の表面に形成された集積回路部を有し、前記パッドが前記集積回路部の出力パッドであることを特徴とする請求項１３乃至１６のいずれか１項に記載の半導体装置。
【請求項１８】
前記半導体基板の表面に形成された集積回路部を有し、前記パッドが前記集積回路部の入力パッドであることを特徴とする請求項１３乃至１６のいずれか１項に記載の半導体装置。
【請求項１９】
前記半導体基板の表面に形成された集積回路部を有し、前記パッドが前記集積回路部の電源パッドであることを特徴とする請求項１３乃至１６のいずれか１項に記載の半導体装置。
【請求項２０】
抵抗体とトランジスタとをパッドに直列接続した半導体装置において、前記抵抗体は、前記抵抗体を流れる電流経路が前記トランジスタのゲート幅方向となるように配置されたことを特徴とする半導体装置。
【請求項２１】
前記抵抗体は拡散層であることを特徴とする請求項２０に記載の半導体装置。
【請求項２２】
更に配線と、前記トランジスタのソースとドレインの一方と前記配線との間、前記配線と前記拡散層との間、及び前記拡散層と前記パッドとの間を夫々接続するコンタクトを有することを特徴とする請求項２１に記載の半導体装置。