(57)【要約】【課題】受光素子、スイッチング素子を同一基板上に実装するものにおいて、導電性接着剤が広がることで素子間が短絡することを防止できる光結合型半導体リレーを提供する。【解決手段】、受光素子１２、スイッチング素子１３，１３を、導電性接着剤１を用いて、同一基板２１ａ上の各素子に対応した導電パターン２上に実装し、受光素子１２に対向して発光素子１１を配置した光結合型半導体リレー１０において、基板２１ａ上に実装された素子間には、絶縁性の仕切り壁３１が形成されている。【選択図】図１
2010034103.tif 000002
【特許請求の範囲】
【請求項１】
受光素子、スイッチング素子を、導電性接着剤を用いて、同一基板上の上記各素子に対応した導電パターン上に実装し、該受光素子に対向して発光素子を配置した光結合型半導体リレーにおいて、
上記基板上に実装された素子間には、絶縁性の仕切り壁が形成されていることを特徴とする光結合型半導体リレー。
【請求項２】
請求項１において、
上記仕切り壁には、壁内を上下に貫通し、上端部から上記基板上の導電パターンに導電可能に通じる壁内スルーホールが形成されている光結合型半導体リレー。
【請求項３】
受光素子、スイッチング素子を、導電性接着剤を用いて、同一基板上の上記各素子に対応した導電パターン上に実装し、該受光素子に対向して発光素子を配置した光結合型半導体リレーにおいて、
上記基板上に実装された素子間には、絶縁性の仕切り溝が形成されていることを特徴とする光結合型半導体リレー。
【請求項４】
受光素子、スイッチング素子を、導電性接着剤を用いて、同一基板上の上記各素子に対応した導電パターン上に実装し、該受光素子に対向して発光素子を配置した光結合型半導体リレーにおいて、
上記同一基板上の各素子に対応した導電パターンは、該導電パターンから基板側へ導電可能に通じるスルーホールが形成された絶縁性の台座の上に形成されていることを特徴とする光結合型半導体リレー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一基板上に受光素子とスイッチング素子とを実装させた光結合型半導体リレーの改良に関するものである。
【背景技術】
【０００２】
従来の光結合型半導体リレーにおいては、基板やリードフレームに半導体素子を実装したものが知られており、それらに素子を接着するためには導電性接着剤が使用され、素子間や、素子、導電パターン間をワイヤで導電接続することが通例となっている。
【０００３】
この種の光結合型半導体リレーは、微小な空間に素子などを配置したものであり、それらの絶縁性を保持するために、設計および製造において、素子の配置やワイヤの接続などには十分に注意が払われている。
【０００４】
一般に、リードフレームに素子を実装するものでは、素子が孤立配置される構造であるため、導電性接着剤が必要以上に広がることによって素子間が短絡するおそれはほとんどない。また特許文献１のものでは、絶縁性フィルムを用いて、さらに絶縁性を高めている。
【特許文献１】実開平５−２８０５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、同一の基板上に複数の素子を実装する半導体リレーでは、導電パターンは基板上で分離されているものの、素子を基板に接着させるためのペースト状の導電性接着剤が硬化前に広がってしまうことで素子間が短絡してしまうおそれがある。
【０００６】
図５は、同一基板上に受光素子とスイッチング素子を実装した箱型の半導体リレーの縦断面図である。この図に示すように、受光素子１１２とスイッチング素子１１３が実装される基板１１０上の両導電パターン１０２は近接しており、それらの間にはなんらの障壁もないため、ペースト状の導電性接着剤１０１が流れ広がれば容易に接触し、短絡してしまう。なお図中、１１１は発光素子、１０３はボンディングワイヤ、１０４はスルーホール、１０５は箱体外部に形成された導電パターンである。
【０００７】
したがって従来では、そのような事態となることを避けるために、導電性接着剤が広がっても相互に接触しない程度に安全な距離を離間させて素子を配置していた。特に、基板実装型の半導体リレーでは、同一基板上に実装される受光素子、スイッチング素子についての絶縁性の問題があった。
【０００８】
本発明は、このような問題を考慮して提案されたもので、その目的は、受光素子、スイッチング素子を同一基板上に実装するものにおいて、導電性接着剤が広がることで素子間が短絡することを防止できる光結合型半導体リレーを提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１に記載の光結合型半導体リレーは、受光素子、スイッチング素子を、導電性接着剤を用いて、同一基板上の各素子に対応した導電パターン上に実装し、受光素子に対向して発光素子を配置した光結合型半導体リレーにおいて、基板上に実装された素子間には、絶縁性の仕切り壁が形成されていることを特徴とする。
【００１０】
請求項２に記載の光結合型半導体リレーは、請求項１において、仕切り壁には、壁内を上下に貫通し、上端部から基板上の導電パターンに導電可能に通じる壁内スルーホールが形成されている。
【００１１】
請求項３に記載の光結合型半導体リレーは、受光素子、スイッチング素子を、導電性接着剤を用いて、同一基板上の各素子に対応した導電パターン上に実装し、受光素子に対向して発光素子を配置した光結合型半導体リレーにおいて、基板上に実装された素子間には、絶縁性の仕切り溝が形成されていることを特徴とする。
【００１２】
受光素子、スイッチング素子を、導電性接着剤を用いて、同一基板上の各素子に対応した導電パターン上に実装し、該受光素子に対向して発光素子を配置した光結合型半導体リレーにおいて、
請求項３に記載の光結合型半導体リレーは、受光素子、スイッチング素子を、導電性接着剤を用いて、同一基板上の上記各素子に対応した導電パターン上に実装し、受光素子に対向して発光素子を配置した光結合型半導体リレーにおいて、同一基板上の各素子に対応した導電パターンは、導電パターンから基板側へ導電可能に通じるスルーホールが形成された絶縁性の台座の上に形成されていることを特徴とする。
【発明の効果】
【００１３】
請求項１に記載の光結合型半導体リレーによれば、素子間に仕切り壁を設けているので、ペースト状の導電性接着剤が流れても、仕切り壁を乗り越えて隣接する素子やその導電パターン、導電性接着剤と接触するおそれがなく、素子間の短絡を防止できる。
【００１４】
請求項２に記載の光結合型半導体リレーによれば、壁内スルーホールが仕切り壁に形成されているため、壁内スルーホールの上端にワイヤボンディングできる。このように底部よりも高い位置にある仕切り壁の上端にワイヤボンディングできるので、微小な空間でのボンディング作業を短絡の心配なく簡易に行える。
【００１５】
請求項３に記載の光結合型半導体リレーによれば、素子間に仕切り溝を設けているので、仕切り溝が流れ広がる接着剤を堰きとめることができ、導電性接着剤が隣接する素子やその導電パターン、導電性接着剤と接触するおそれがなく、短絡を防止できる。
【００１６】
請求項４に記載の光結合型半導体リレーによれば、台座によって導電パターンが高い位置に形成されているため、導電性接着剤が隣接する素子やその導電パターン、導電性接着剤と接触するおそれがなく、素子間の短絡を防止できる。
【００１７】
また、これらの本発明の光結合型半導体リレーは、種々の仕切りによって導電性接着剤の広がりを堰き止める構造であるため、基板上に実装する複数の素子を、接着剤の広がることを考慮して離間配置する必要はなく、そのためリレーの小型化に寄与できる。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明の実施の形態について、添付図面を参照しながら説明する。以下に説明する基板型の光結合型半導体リレーは、セラミックスなどによる積層基板を箱型にパッケージ化したものを示しているが、これには限定されず、プリント基板を用いたものでもよい。また、各図に示す筐体型の光結合型半導体リレー（以下、半導体リレーと略す。）は、受光素子１２およびスイッチング素子１３を底部に実装した有底箱体２１と、発光素子１１を実装した蓋体２２とよりなる。
【００１９】
図１は、本発明の第１の実施形態を示す半導体リレーの構造説明図であり、図１（ａ）は縦断面図、（ｂ）は箱体の平面図である。
【００２０】
この半導体リレー１０は、導電パターンが形成された各基板に発光素子１１、受光素子１２、スイッチング素子１３を実装させ、それらを組み合わせて構成されたものである。発光側基板２２ａは蓋体２２に形成され、受光側基板２１ａは上方を開口した箱体２１の底部２１ａに形成されている。この箱体２１に蓋体２２を被せることで密閉された筐体２０を構成し、その内部には光結合空間２３が形成されている。なお、筐体２０内の光結合空間２３には、不純物含有率の低い透光性樹脂を充填させてもよい。
【００２１】
また、導電パターン２，４は、箱体２１の底部を構成する基板２１ａの内側と外側とに形成されており、それらは、孔の内面にメッキを施したスルーホール２１ｃを通じて導電可能に接続されている。なお図１では、発光素子１１に接続される導電パターン、スルーホールについては図示を省略している（後述する図２〜４についても同様）。
【００２２】
発光素子１１は発光ダイオードなどよりなり、受光素子１２はフォトダイオードなどよりなる。また、スイッチング素子１３は、受光素子１２の出力信号にもとづいてオン、オフ動作するＭＯＳＦＥＴなどの半導体素子である。図例のものでは、２つのスイッチング素子１３が実装されている。
【００２３】
これらの半導体素子は、上面、裏面などに電極（不図示）を有しており、裏面の電極は基板２１ａ上の導電パターン２に銀ペーストなどの導電性接着剤１で接着されている。なお、導電性接着剤１は、図１（ａ）においては図示を省略している。また、上面の電極は、ボンディングワイヤ３を介して、他の素子の上面電極や基板２１ａ上の導電パターン２と接続されている。
【００２４】
そして、この半導体リレー１０の箱体２１の底部基板２１ａには、受光素子１２、２つのスイッチング素子１３，１３を個別に仕切る仕切り壁３１が形成されている。この仕切り壁３１は樹脂などの絶縁性素材よりなる。
【００２５】
このように、各素子１２，１３，１３が絶縁性の仕切り壁３１で仕切られているため、導電性接着剤１は硬化前のペースト状態であっても、流れて仕切り壁３１を乗り越えるようなことはなく、そのため導電性接着剤１が、隣接する素子やその導電パターン２、導電性接着剤１と接触するおそれがなく、素子間の短絡を防止できる。
【００２６】
図２は、本発明の第２の実施形態を示す半導体リレーの構造説明図であり、図２（ａ）は縦断面図、（ｂ）は箱体の平面図である。
【００２７】
本実施形態の半導体リレー１０にも、第１の実施形態と同様に位置に絶縁性の仕切り壁３１が形成されている。これらの仕切り壁３１のうち、受光素子１２とスイッチング素子１３を仕切るものについては、壁内を上下に貫通する壁内スルーホール３１ａが形成されている。
【００２８】
この壁内スルーホール３１ａの上端部は、スイッチング素子１３の上面電極とワイヤ３で結ばれており、この壁内スルーホール３１ａを通じて、スイッチング素子１３と、受光素子１２側の底部基板２１ａ上に形成した導電パターン２とが導電可能に接続されている。
【００２９】
このように本実施形態では、ワイヤ３は、底部２１ａに形成した導電パターン２よりも高い位置にある仕切り壁３１の上端部にボンディングすればよい。そのため、キャピラリ（毛細管）などによるボンディング作業は、底部２１ａにボンディングすることにくらべ、周壁２１ｂなどにじゃまされることもなく、精度よく効率的に行える。
【００３０】
なお、ボンディングしやすいように仕切り壁３１の上端面にも、壁内スルーホール３１ａに通じる導電パターンを形成するほうが望ましい。また、仕切り壁３１はなるべく高く形成するほうがよい。
【００３１】
第２の実施形態における他の構成については、第１の実施形態と同様であるため、同一の符号を付して、その説明は省略する。
【００３２】
図３は、本発明の第３の実施形態を示す半導体リレーの構造説明図であり、図３（ａ）は縦断面図、（ｂ）は箱体の平面図である。
【００３３】
本実施形態の半導体リレー１０には、第１の実施形態で示した仕切り壁と同様の位置に仕切り溝３２が形成されている。この仕切り溝３２の溝内面は絶縁処理を施されている。なお、基板２１ａが絶縁素材で構成されている場合には、その基板２１ａを削り取って仕切り溝３２を形成すれば、その溝内面は絶縁処理をしなくてもよい。
【００３４】
このように、各素子が絶縁性の仕切り溝３２で仕切られているため、仕切り溝３２が流れ広がる導電性接着剤１を堰き止めることができ、導電性接着剤１が、隣接する素子やその導電パターン２、導電性接着剤１と接触する可能性は低く、素子間の短絡を防止できる。また、両素子の導電性接着剤１が仕切り溝３２内で接触しないように、仕切り溝を２重にしてもよい。また、仕切り溝内に仕切りを設けてもよい。
【００３５】
第３の実施形態における他の構成については、第１の実施形態と同様であるため、同一の符号を付して、その説明は省略する。
【００３６】
図４は、本発明の第４の実施形態を示す半導体リレーの構造説明図であり、図４（ａ）は縦断面図、（ｂ）は箱体の平面図である。
【００３７】
本実施形態では、２つのスイッチング素子１３が、底部基板２１ａ上に絶縁性の台座３３を介して実装されている。この台座３３には、上面に導電パターン２が形成されているとともに、その導電パターン２に通じるスルーホール３３ａが形成され、そのスルーホール３３ａは基板２１ａのスルーホール２１ｃに連通している。すなわち、スイッチング素子１３の裏面電極は、台座３３、基板２１ａのそれぞれのスルーホール３３ａ、２１ｃを通じて、外部の導電パターン４と導電可能に接続されている。
【００３８】
このように、台座３３の上に導電パターン２を形成して、その上に素子１３を導電性接着剤１で貼り付けるようにしているため、その導電性接着剤１から、隣接する素子やその導電パターン２、導電性接着剤１までの距離は長くなり、素子間の短絡を防止できる。
【００３９】
なお図４の例では、台座３３は３つの素子のうち２つのスイッチング素子１３に対し設けているが、堰き止め効果を高めるために、受光素子１２についても台座を設けるようにしてもよい。
【００４０】
第４の実施形態の他の構成については、第１の実施形態と同様であるため、同一の符号を付して、その説明は省略する。
【００４１】
以上には、導電性接着剤１の広がりを食い止める手段として、仕切り壁３１、スルーホール付き仕切り壁３１、仕切り溝３２、台座３３をそれぞれ使用した例を示したが、これらを適宜組み合わせた構造としてもよい。
【００４２】
また、以上の半導体リレーは、種々の仕切り手段によって導電性接着剤１の広がりを堰き止める構造であるため、基板上に実装する複数の素子を、導電性接着剤１の広がることを考慮して離間配置する必要はなく、リレーの小型化を図れる。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１の実施形態を示す光結合型半導体リレーの構造説明図で、（ａ）は縦断面図、（ｂ）は箱体の平面図である。
【図２】本発明の第２の実施形態を示す光結合型半導体リレーの構造説明図で、（ａ）は縦断面図、（ｂ）は箱体の平面図である。
【図３】本発明の第３の実施形態を示す光結合型半導体リレーの構造説明図で、（ａ）は縦断面図、（ｂ）は箱体の平面図である。
【図４】本発明の第４の実施形態を示す光結合型半導体リレーの構造説明図で、（ａ）は縦断面図、（ｂ）は箱体の平面図である。
【図５】従来の光結合型半導体リレーの構造説明図で、（ａ）は縦断面図、（ｂ）は箱体の平面図である。
【符号の説明】
【００４４】
１０      光結合型半導体リレー
１１      発光素子
１２      受光素子
１３      スイッチング素子
２０      筐体
２１      箱体
２１ａ      底部（受光側基板）
２１ｂ      周壁
２１ｃ      スルーホール
２２      蓋体
２２ａ      発光側基板
２３      光結合空間
３１      仕切り壁
３１ａ      壁内スルーホール
３１ｂ      上端
３２      仕切り溝
３３      台座
３３ａ      スルーホール
１      導電性接着剤
２      導電パターン（基板上）
３      ボンディングワイヤ
４      導電パターン（外側）
【図１】
2010034103.tif 000003
【図２】
2010034103.tif 000004
【図３】
2010034103.tif 000005
【図４】
2010034103.tif 000006
【図５】
2010034103.tif 000007