【手続補正書】
【提出日】平成16年6月21日(2004.6.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
各々入力を反転させる機能を有し、かつ直接又は間接に縦続接続された第１及び第２の論理回路と、
前記第２の論理回路に入力部が接続された信号処理回路と、
外部から与えられた信号を前記第１の論理回路へ供給するための信号入力端子と、
外部から与えられた信号を前記第１、第２の論理回路及び前記信号処理回路へ供給することのできる電源線と、
外部から与えられた信号を前記第１、第２の論理回路及び前記信号処理回路へ供給することのできる接地線と、
前記第２の論理回路の出力部と前記信号処理回路の入力部との間の接続部に介在して、前記接続部の電荷を前記接地線へ導く経路を有する内部保護回路とを備えたことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１及び第２の論理回路は、各々ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとで構成されたインバータであることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
外部から前記信号入力端子に与えられた正のサージ電荷を前記電源線へ導くことのできる経路を有する入力保護回路を更に備えたことを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記入力保護回路は、ダイオード、ＭＯＳトランジスタ、バイポーラトランジスタのうちのいずれかで構成されたことを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記内部保護回路は、半導体基板上に形成された拡散抵抗を備え、
前記拡散抵抗の少なくとも一端が前記第２の論理回路の出力部と前記信号処理回路の入力部との間の接続部に接続されたことを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置において、
前記内部保護回路は、
前記接地線に接続されたＰ型領域と、
前記Ｐ型領域に接するように形成されたＮ型領域と、
前記Ｎ型領域内に拡散形成され、かつ前記第２の論理回路の出力部と前記信号処理回路の入力部との間の接続部に介在したＰ型拡散領域とを備えたことを特徴とする半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記内部保護回路は、前記第２の論理回路の出力部と前記接地線との間の接続部に介在したバイポーラトランジスタを備えたことを特徴とする半導体装置。
【請求項８】
請求項７記載の半導体装置において、
前記バイポーラトランジスタは、前記第２の論理回路の出力部に接続されたコレクタと、ベースと、前記接地線に接続されたエミッタとを有するＮＰＮトランジスタであることを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置において、
前記内部保護回路は、
前記第２の論理回路の出力部に接続されたＮ型拡散コレクタ領域と、
前記Ｎ型拡散コレクタ領域に隣接して形成されたＰ型拡散ベース領域と、
前記Ｐ型拡散ベース領域内に拡散形成され、かつ前記接地線に接続されたＮ型拡散エミッタ領域とを備えたことを特徴とする半導体装置。
【請求項１０】
請求項８記載の半導体装置において、
前記ＮＰＮトランジスタのベースと前記接地線との間の接続部に介在した抵抗を更に備えたことを特徴とする半導体装置。
【請求項１１】
請求項９記載の半導体装置において、
前記Ｐ型拡散ベース領域と前記接地線との間の接続部に介在したＰ型拡散抵抗領域を更に備えたことを特徴とする半導体装置。
【請求項１２】
請求項１記載の半導体装置において、
前記内部保護回路は、前記第２の論理回路の出力部と前記接地線との間の接続部に介在したＭＯＳトランジスタを備えたことを特徴とする半導体装置。
【請求項１３】
請求項１２記載の半導体装置において、
前記ＭＯＳトランジスタは、前記第２の論理回路の出力部に接続されたドレインと、前記接地線に接続されたゲート及びソースとを有するＮチャネルＭＯＳトランジスタであることを特徴とする半導体装置。
【請求項１４】
請求項１３記載の半導体装置において、
前記内部保護回路は、
Ｐ型領域と、
前記Ｐ型領域内に拡散形成され、かつ前記第２の論理回路の出力部に接続されたＮ型拡散ドレイン領域と、
前記接地線に接続されたゲート電極と、
前記Ｐ型領域内に拡散形成され、かつ前記接地線に接続されたＮ型拡散ソース領域とを備えたことを特徴とする半導体装置。
【請求項１５】
各々入力を反転させる機能を有し、かつ直接又は間接に縦続接続された第１及び第２の論理回路と、
前記第２の論理回路に入力部が接続された信号処理回路と、
外部から与えられた信号を前記第１の論理回路へ供給するための信号入力端子と、
外部から与えられた信号を前記第１、第２の論理回路及び前記信号処理回路へ供給することのできる電源線と、
外部から与えられた信号を前記第１、第２の論理回路及び前記信号処理回路へ供給することのできる接地線とを備えた半導体装置において、
前記第２の論理回路の出力部と前記信号処理回路の入力部との間の接続部に介在して、前記接続部の電荷を前記接地線へ導く経路を有する内部保護回路を形成するための方法であって、
前記接地線に接続する一導電特性の第１領域を形成するステップと、
他導電特性の第２領域を前記第１領域に接するように形成するステップと、
前記第２の論理回路の出力部と前記信号処理回路の入力部との間の接続部に接続されるように、前記第１領域と同じ導電特性の第３領域を前記第２領域内に拡散形成するステップとを備えたことを特徴とする半導体装置の形成方法。
【請求項１６】
請求項１記載の半導体装置において、
前記信号処理回路の入力部は、ＭＯＳトランジスタで構成されたことを特徴とする半導体装置。
【請求項１７】
請求項１記載の半導体装置において、
前記信号処理回路の入力部は、バイポーラトランジスタで構成されたことを特徴とする半導体装置。
【請求項１８】
請求項１記載の半導体装置において、
前記信号処理回路は、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとで構成されたインバータであることを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、各々入力を反転させる機能を有しかつ直接又は間接に縦続接続された第１及び第２の論理回路と、第２の論理回路に入力部が接続された信号処理回路と、外部から与えられた信号を第１の論理回路へ供給するための信号入力端子と、外部から与えられた信号を第１、第２の論理回路及び信号処理回路へ供給することのできる電源線と、外部から与えられた信号を第１、第２の論理回路及び信号処理回路へ供給することのできる接地線と備えた半導体装置において、第２の論理回路の出力部と信号処理回路の入力部との間の接続部に介在して、前記接続部の電荷を接地線へ導く経路を有する内部保護回路を更に備えることとしたものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
【発明の効果】
以上説明してきたとおり、本発明によれば、各々入力を反転させる機能を有しかつ直接又は間接に縦続接続された第１及び第２の論理回路と、第２の論理回路に入力部が接続された信号処理回路とを備えた半導体装置において、第２の論理回路の出力部と信号処理回路の入力部との間の接続部に介在して、前記接続部の電荷を接地線へ導く経路を有する内部保護回路を更に備えることとしたので、半導体装置の耐サージ性能が向上する。