【手続補正書】
【提出日】平成17年11月7日(2005.11.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】  仮想アドレスから物理アドレスへのアドレス変換を行うアドレス変換装置であって、
前記物理アドレスのデータを保持するデータエントリ部と、
前記データエントリ部のタグとして、アドレス空間識別子および仮想アドレスを記憶するタグエントリ部とを備え、
前記タグエントリ部は、
前記アドレス空間識別子を保持するアドレス空間識別子保持部と、
前記アドレス空間識別子保持部に保持されたアドレス空間識別子保持値と、新たに入力されるアドレス空間識別子入力値とを比較するアドレス空間識別子比較判定部と、
前記仮想アドレスを保持する仮想アドレス保持部と、
前記仮想アドレス保持部に保持された仮想アドレス保持値と、新たに入力される仮想アドレス入力値とを比較する仮想アドレス比較判定部とを備え、
前記仮想アドレス比較判定部は、
その出力ラインをチャージするためのチャージ回路および前記出力ラインへのチャージを禁止するチャージ禁止回路を有し、前記アドレス空間識別子保持値と前記アドレス空間識別子入力値との比較結果に基づいて前記出力ラインの電位状態を制御して、アドレス変換時の前記仮想アドレス保持値と前記仮想アドレス入力値との比較動作の実行、非実行を規定するアドレス変換装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項４
【補正方法】変更
【補正の内容】
【請求項４】  仮想アドレスから物理アドレスへのアドレス変換を行うアドレス変換装置であって、
前記物理アドレスのデータを保持するデータエントリ部と、
前記データエントリ部のタグとして、アドレス空間識別子および仮想アドレスを記憶するタグエントリ部とを備え、
前記タグエントリ部は、
前記タグエントリ部のデータが、有効か否かの情報を保持するバリッドビット部と、
前記アドレス空間識別子を保持するアドレス空間識別子保持部と、
前記アドレス空間識別子保持部に保持されたアドレス空間識別子保持値および前記バリッドビット部に保持されたバリッドビット保持値と、新たに入力されるアドレス空間識別子入力値およびバリッドビット入力値とを比較するアドレス空間識別子比較判定部と、
前記仮想アドレスを保持する仮想アドレス保持部と、
前記仮想アドレス保持部に保持された仮想アドレス保持値と、新たに入力される仮想アドレス入力値とを比較する仮想アドレス比較判定部と、を備え、
前記仮想アドレス比較判定部は、
前記アドレス空間識別子保持値と前記アドレス空間識別子入力値との比較結果および前記タグエントリ部のデータが有効か否かの前記情報に基づいて、アドレス変換時の前記仮想アドレス保持値と前記仮想アドレス入力値との比較動作の実行、非実行を規定するアドレス変換装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項７
【補正方法】変更
【補正の内容】
【請求項７】  前記仮想アドレス比較判定部は、
直列に接続された導電型の異なる第１および第２のＭＯＳトランジスタと、
インバータと、
ＯＲゲートと、を備え、
前記第１のＭＯＳトランジスタは、
第１の主電極が第１の電源に接続され、第２の主電極が前記仮想アドレス比較用マッチラインに接続され、
前記第２のＭＯＳトランジスタは、第１の主電極が前記仮想アドレス比較用マッチラインに接続され、第２の主電極が第２の電源に接続され、
前記インバータは、
その入力に前記比較結果信号が与えられ、その出力は前記第２のＭＯＳトランジスタの制御電極および前記ＯＲゲートの一方の入力に接続され、
前記ＯＲゲートは、
その他方の入力に、比較動作を制御する比較制御信号が与えられ、その出力が前記第１のＭＯＳトランジスタの制御電極に接続される、請求項２または請求項５記載のアドレス変換装置。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
【課題を解決するための手段】
本発明に係る請求項１記載のアドレス変換装置は、仮想アドレスから物理アド
レスへのアドレス変換を行うアドレス変換装置であって、前記物理アドレスのデ
ータを保持するデータエントリ部と、前記データエントリ部のタグとして、アド
レス空間識別子および仮想アドレスを記憶するタグエントリ部とを備え、前記タ
グエントリ部は、前記アドレス空間識別子を保持するアドレス空間識別子保持部
と、前記アドレス空間識別子保持部に保持されたアドレス空間識別子保持値と、
新たに入力されるアドレス空間識別子入力値とを比較するアドレス空間識別子比
較判定部と、前記仮想アドレスを保持する仮想アドレス保持部と、前記仮想アド
レス保持部に保持された仮想アドレス保持値と、新たに入力される仮想アドレス
入力値とを比較する仮想アドレス比較判定部とを備え、前記仮想アドレス比較判
定部は、その出力ラインをチャージするためのチャージ回路および前記出力ライ
ンへのチャージを禁止するチャージ禁止回路を有し、前記アドレス空間識別子保持値と前記アドレス空間識別子入力値との比較結果に基づいて前記出力ラインの電位状態を制御して、アドレス変換時の前記仮想アドレス保持値と前記仮想アドレス入力値との比較動作の実行、非実行を規定する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明に係る請求項４記載のアドレス変換装置は、仮想アドレスから物理アド
レスへのアドレス変換を行うアドレス変換装置であって、前記物理アドレスのデ
ータを保持するデータエントリ部と、前記データエントリ部のタグとして、アド
レス空間識別子および仮想アドレスを記憶するタグエントリ部とを備え、前記タ
グエントリ部は、前記タグエントリ部のデータが、有効か否かの情報を保持する
バリッドビット部と、前記アドレス空間識別子を保持するアドレス空間識別子保
持部と、前記アドレス空間識別子保持部に保持されたアドレス空間識別子保持値
および前記バリッドビット部に保持されたバリッドビット保持値と、新たに入力
されるアドレス空間識別子入力値およびバリッドビット入力値とを比較するアド
レス空間識別子比較判定部と、前記仮想アドレスを保持する仮想アドレス保持部
と、前記仮想アドレス保持部に保持された仮想アドレス保持値と、新たに入力さ
れる仮想アドレス入力値とを比較する仮想アドレス比較判定部とを備え、前記仮
想アドレス比較判定部は、前記アドレス空間識別子保持値と前記アドレス空間識別子入力値との比較結果および前記タグエントリ部のデータが有効か否かの前記情報に基づいて、アドレス変換時の前記仮想アドレス保持値と前記仮想アドレス入力値との比較動作の実行、非実行を規定する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
インバータ９０１３の入力およびインバータ９０１４の出力はＭＯＳトランジスタ９０１１のソースに接続され、ＭＯＳトランジスタ９０１１のドレインは、ビット線ＢＬ１に接続されている。また、インバータ９０１３の出力およびインバータ回路９０１４の入力はＭＯＳトランジスタ９０１２のソースに接続され、ＭＯＳトランジスタ９０１２のドレインは、ビット線ＢＬ２に接続されている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
また、メモリ負信号９０２Ｂは、ＴＧ９０３Ａを構成するＮチャネル型のＭＯＳトランジスタのゲートおよび、ＴＧ９０３Ｂを構成するＰチャネル型のＭＯＳトランジスタのゲートに与えられる構成となっている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００９３
【補正方法】変更
【補正の内容】
【００９３】
図５に示すように、ＴＬＢ２００は、各タグエントリ部８０８において、ＡＳＩＤマッチライン４０１によって、ＡＳＩＤ保持部８１０の複数のＣＡＭセル８１３と、バリッドビット部８１２のＣＡＭセル８１３とが並列に接続されるとともに、ＡＳＩＤ比較判定部１０２Ａにも接続されている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
なお、ＡＳＩＤ比較判定部１０２Ａの構成は、図２を用いて説明したＡＳＩＤ比較判定部１０２と同様であるが、ＡＳＩＤマッチライン１０５がＡＳＩＤマッチライン４０１に代わることになる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
なお、アドレス変換動作をしていないときの仮想アドレス比較判定部１０４Ａの動作は、実施の形態１で説明した仮想アドレス比較判定部１０４と同様であり、重複する説明は省略する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１１２
【補正方法】変更
【補正の内容】
【０１１２】
仮想アドレスから物理アドレスへの変換を行うのに先だって、仮想アドレス比較判定部１０４Ａにおいて仮想アドレスの比較動作を行う。そのために、まず仮想アドレスが仮想アドレス入力経路８０１を介して制御部８０５に入力される。次に、制御部８０５から制御信号送信経路８１８を介して各仮想アドレス比較判定部１０４Ａに与えられる仮想アドレス比較制御信号１００２がＨレベルとなり、Ｐチャネルトランジスタ３０１（図３）がオフ状態になる。このとき、既にＭＯＳトランジスタ３０２はオフ状態になっているので、仮想アドレスマッチライン４０２はＨレベルを維持した状態でフローティング状態となる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１１９
【補正方法】変更
【補正の内容】
【０１１９】
＜Ｂ−３．効果＞
以上説明したように、ＴＬＢ２００においては、ＡＳＩＤ保持部８１０およびバリッドビット部８１２に入力されたＡＳＩＤおよびバリッドビットデータと、保持されたＡＳＩＤおよびバリッドビットデータとの比較結果を出力するＡＳＩＤマッチライン４０１を設けるとともに、仮想アドレス保持部８１１に入力された仮想アドレスと、保持された仮想アドレスとの比較結果を出力する仮想アドレスマッチライン４０２とを設け、ＡＳＩＤマッチライン４０１にはＡＳＩＤ比較判定部１０２Ａを接続したので、ＡＳＩＤレジスタ８０２の内容が書き換えられた場合、もしくは何れかのタグエントリ部８０８のＡＳＩＤ保持部８１０の保持内容もしくはバリッドビット部８１２の保持内容が変更された場合に、ＡＳＩＤおよびバリッドデータについてのみ比較動作を行うことができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１２４
【補正方法】変更
【補正の内容】
【０１２４】
このＡＳＩＤ有効信号１０７を仮想アドレス比較判定部１０４Ａに与えることで、保持内容が無効、または保持しているＡＳＩＤがＡＳＩＤレジスタ８０２の内容と不一致の場合、仮想アドレスマッチライン４０２をＬレベルに固定し、仮想アドレスから物理アドレスへの変換動作を行う際には保持内容が有効でかつ、保持しているＡＳＩＤがＡＳＩＤレジスタ８０２の値と一致したタグエントリ部８０８のみ仮想アドレスの比較対象とするように、仮想アドレス比較判定部１０４Ａを構成したので、保持内容が無効または保持しているＡＳＩＤの比較結果が不一致のタグエントリ部８０８の仮想アドレスマッチライン４０２のディスチャージによる消費電力を削減することができる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１２６
【補正方法】変更
【補正の内容】
【０１２６】
図６に示すように、ＴＬＢ３００は、ＴＬＢ１００におけるＡＳＩＤ比較判定部１０２に代えて、ＡＳＩＤ比較判定部５０１を有している。そして、ＡＳＩＤ比較判定部５０１には、テストデータ制御信号５０２（選択制御信号）およびテストデータ入力信号５０３（外部信号）が与えられる構成となっている。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１４５
【補正方法】変更
【補正の内容】
【０１４５】
なお、ＡＳＩＤ比較判定部５０１Ａの構成は図７を用いて説明したＡＳＩＤ比較判定部５０１と基本的に同様であるので重複する説明は省略するが、セレクタ６０１の入力データとして、ＡＳＩＤマッチライン１０５の値の代わりに、ＡＳＩＤマッチライン４０１の値が与えられる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１４７
【補正方法】変更
【補正の内容】
【０１４７】
セレクタ６０１は、テストデータ制御信号５０２としてＬレベルの信号が与えられる場合は、ＡＳＩＤマッチライン４０１が選択されるように構成されており、ＡＳＩＤマッチライン４０１の信号が、ラッチ２０２のデータ入力端子（Ｄ）に入力される。また、テストデータ制御信号５０２がＬレベルのときは、ＯＲゲート６０２の出力は、ＡＳＩＤ比較制御信号２０３と一致する。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１５４
【補正方法】変更
【補正の内容】
【０１５４】
【発明の効果】
本発明に係る請求項１記載のアドレス変換装置によれば、仮想アドレス比較判
定部は、その出力ラインをチャージするためのチャージ回路および前記出力ライ
ンへのチャージを禁止するチャージ禁止回路を有し、アドレス空間識別子保持値と前記アドレス空間識別子入力値との比較結果に基づいて出力ラインの電位状態を制御して、アドレス変換時の前記仮想アドレス保持値と仮想アドレス入力値との比較動作の実行、非実行を規定するので、アドレス空間識別子の比較結果によっては、仮想アドレス比較判定部においては比較動作を行わずに済み、消費電力を削減することができる。また、仮想アドレスから物理アドレスへの変換動作を行う際には、アドレス空間識別子保持部およびアドレス空間識別子比較判定部については使用せずに済むので、消費電力を削減することができ、また寄生容量も低減できるので比較速度も向上させるこ
とができる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１５５
【補正方法】変更
【補正の内容】
【０１５５】
本発明に係る請求項４記載のアドレス変換装置によれば、仮想アドレス比較判
定部は、アドレス空間識別子保持値とアドレス空間識別子入力値との比較結果およびタグエントリ部のデータが有効か否かの情報に基づいて、アドレス変換時の仮想アドレス保持値と仮想アドレス入力値との比較動作の実行、非実行を規定するので、アドレス空間識別子の比較結果およびタグエントリ部のデータの有効か否かの情報によっては、仮想アドレス比較判定部においては比較動作を行わずに済み、消費電力を削減することができる。また、タグエントリ部のデータが有効か否かの情報も判断材料として使用するので、タグエントリ部のデータの有効性も判断対象となり、比較精度を高めることができる。また、仮想アドレスから物理アドレスへの変換動作を行う際には、アドレス空間識別子保持部およびアドレス空間識別子比較判定部については使用せずに済むので、消費電力を削減することができ、また寄生容量も低減できるので比較速度も向上させることができる。
【手続補正１９】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2004164395.tif 000001
【手続補正２０】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2004164395.tif 000002
【手続補正２１】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2004164395.tif 000003