(57)【要約】【課題】チップ内蔵印刷回路基板及びその製造方法を提供すること。【解決手段】内部にビア１５ａが貫設された絶縁層１３と、該絶縁層１３に組み込まれ、その一面に備えられたパッド１２ａが該絶縁層１３の上面及び下面に各々露出された第１チップ１２及び第２チップ２２と、その第１チップ１２のパッド１２ａ及びビア１５ａと接続されるように、該絶縁層１３の上面に設けられた上部パターン１５ｂと、該第２チップ２２のパッド及び該ビア１５ａと接続されるように、該絶縁層１３の下面に設けられた下部パターン１５ｃとを含むチップ内蔵印刷回路基板及びその製造方法を提供する。【選択図】図１
2010135713.tif 000002
【特許請求の範囲】
【請求項１】
内部にビアが貫設された絶縁層と、
前記絶縁層に組み込まれ、その一面に備えられたパッドが前記絶縁層の上面及び下面に各々露出された第１チップ及び第２チップと、
前記第１チップのパッド及び前記ビアと接続されるように、前記絶縁層の上面に設けられた上部パターンと、
前記第２チップのパッド及び前記ビアと接続されるように、前記絶縁層の下面に設けられた下部パターンと、
を含むことを特徴とするチップ内蔵印刷回路基板。
【請求項２】
前記第１チップ及び前記第２チップは、前記絶縁層内で互いに離間して配置されていることを特徴とする請求項１に記載のチップ内蔵印刷回路基板。
【請求項３】
前記第１チップ及び前記第２チップは、前記絶縁層内で上下に配置されていることを特徴とする請求項２に記載のチップ内蔵印刷回路基板。
【請求項４】
前記第１チップ及び前記第２チップは、前記絶縁層内で左右に配置されていることを特徴とする請求項２に記載のチップ内蔵印刷回路基板。
【請求項５】
前記絶縁層は、プリプレグ、ＡＢＦ及びレジンのうちのいずれか一つからなることを特徴とする請求項１に記載のチップ内蔵印刷回路基板。
【請求項６】
前記絶縁層の上部及び下部に、前記上部パターン及び前記下部パターンの一部を露出させるように設けられたソルダーレジスト層を、さらに含むことを特徴とする請求項１に記載のチップ内蔵印刷回路基板。
【請求項７】
一対のキャリアプレート上に、その一面に備えられたパッドが下に向かうようにチップを各々実装するステップと、
前記一対のキャリアプレートに実装されたチップが各々相対するようにし、該チップ間に絶縁層を配置するステップと、
前記キャリアプレートを前記絶縁層に押圧して前記各チップを前記絶縁層に内蔵させるステップと、
前記キャリアプレートを前記絶縁層から分離し、前記各チップに備えられたパッドを各々露出させるステップと、
前記絶縁層を貫通するビアを設けるステップと、
前記絶縁層の上部及び下部に、前記各チップのパッド及び前記ビアと接続される上部パターン及び下部パターンを各々設けるステップと、
を含むことを特徴とするチップ内蔵印刷回路基板の製造方法。
【請求項８】
前記一対のキャリアプレート上に、その一面に備えられたパッドが下に向かうようにチップを実装するステップの前に、前記キャリアプレート上に接着層を設けるステップを、さらに含むことを特徴とする請求項７に記載のチップ内蔵印刷回路基板の製造方法。
【請求項９】
前記接着層は、ＵＶ発泡テープ、熱発泡テープ及びＰＲのうちのいずれか一つからなることを特徴とする請求項８に記載のチップ内蔵印刷回路基板の製造方法。
【請求項１０】
前記絶縁層は、プリプレグ、ＡＢＦ及びレジンのうちのいずれか一つからなることを特徴とする請求項７に記載のチップ内蔵印刷回路基板の製造方法。
【請求項１１】
前記一対のキャリアプレートに実装された各々のチップが相対するようにし、該チップ間に絶縁層を配置するステップにおいて、前記絶縁層が、仮硬化状態であることを特徴とする請求項７に記載のチップ内蔵印刷回路基板の製造方法。
【請求項１２】
前記キャリアプレートを前記絶縁層に押圧し、前記各チップを前記絶縁層に内蔵させるステップにおいて、前記絶縁層内に組み込まれる前記各チップが互いに離間して配置されるようにすることを特徴とする請求項７に記載のチップ内蔵印刷回路基板の製造方法。
【請求項１３】
前記絶縁層の上部及び下部に、前記各チップのパッド及び前記ビアと接続される上部パターン及び下部パターンを各々設けるステップの後、前記絶縁層の上部及び下部に、前記上部パターン及び前記下部パターンの一部を露出させるソルダーレジスト層を設けるステップを、さらに含むことを特徴とする請求項７に記載のチップ内蔵印刷回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ内蔵印刷回路基板及びその製造方法に関するものであり、より詳細には、チップが実装された一対のキャリアプレートを絶縁層の上部及び下部から夫々押圧し、該絶縁層にデュアルチップを内蔵して構成したチップ内蔵印刷回路基板及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、電子機器の高性能化及び小型化に対する要望が高まり、それに応じて電子部品の高密度化及び高性能化が進んでいる。そのため、電子部品を高密度で実装可能な小型印刷回路基板の需要が段々増加してきている。このような要望に応じて、異なる層に設けられた配線間または電子部品と配線の間をビアホールを介して電気的に接続する多層回路基板の開発が進められている。
【０００３】
このような多層回路基板は、電子部品同士を接続する配線を短縮できるだけでなく、配線の高密度化を実現することができるという長所を有する。そして、電子部品を実装することによって印刷回路基板の表面積を広げることができると共に、電気的特性においても優れるという長所を有する。
【０００４】
特に、基板に電子部品を挿設してなされる内蔵型印刷回路基板は、電子部品が基板の表面に実装されるのではなく、基板の内部に埋め込まれるため、印刷回路基板の小型化、高密度化及び高性能化が可能となり、その需要は徐々に増加している傾向にある。
【０００５】
従来のチップ内蔵印刷回路基板は、穿孔されたコア基板をテープに貼り付けた後、チップを固定させ、テープを貼り合せた面の反対側の面にプリプレグ（ｐｒｅｐｒｅｇ）などの絶縁層をラミネートした後、該テープを剥離する。然る後、該テープが剥離された面に対しても、プリプレグ層をラミネートする。
【０００６】
続いて、レーザドリル方式などによって、電気的な接続が必要な部分にビアホールを設け、銅メッキ工程などを行う。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、前述のように、穿孔されたコア基板内にテープを用いてチップを内蔵するというような従来のチップ内蔵印刷回路基板は、基板の全体的な厚さを減少することが困難であるという欠点を有する。また、前述したようなレーザドリル方式などでビアホールを形成する場合、チップの位置ズレまたはレーザドリルの公差などによって正確な位置にビアホールを加工することは困難であり、接続不良などが生じて、歩留まり及び信頼性を低下させるという問題がある。
【０００８】
従って、本発明は上記の問題点に鑑みて成されたものであって、本発明は、チップが実装された一対のキャリアプレートを絶縁層の上部及び下部から夫々押圧し、該絶縁層にデュアルチップ（ｄｕａｌ−ｃｈｉｐ）を内蔵することによって、該デュアルチップを内蔵する印刷回路基板全体の厚みを減少し、製品の歩留まり及び信頼性を向上させることのできるチップ内蔵印刷回路基板及びその製造方法を提供することをその目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決し、目的を達成するために、本発明の好適な実施の形態によるチップ内蔵印刷回路基板は、内部にビアが貫設された絶縁層と、前記絶縁層に組み込まれ、その一面に備えられたパッドが前記絶縁層の上面及び下面で各々露出した第１チップ及び第２チップと、前記第１チップのパッド及び前記ビアに接続するようにして前記絶縁層の上面に設けられた上部パターンと、前記第２チップのパッド及び前記ビアに接続するようにして前記絶縁層の下面に設けられた下部パターンとを含むことができる。
【００１０】
ここで、前記第１チップ及び前記第２チップは、前記絶縁層内において互いに離間して配置することができる。
【００１１】
前記第１チップ及び前記第２チップは、前記絶縁層内において上下に配置することができる。また、前記第１チップ及び前記第２チップは、前記絶縁層内において左右に配置することができる。
【００１２】
前記絶縁層は、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ-ｕｐ  Ｆｉｌｍ）及びレジンのうちのいずれか一つからなることができる。また、前記絶縁層の上部及び下部に、前記上部パターン及び前記下部パターンの一部を露出して設けられたソルダーレジスト層を、さらに含むことができる。
【００１３】
また、上記課題を解決し、目的を達成するために、本発明の他の好適な実施の形態によるチップ内蔵印刷回路基板の製造方法は、一対のキャリアプレート上に、その一面に備えられたパッドが下に向かうようにチップを各々実装するステップと、前記一対のキャリアプレートに実装された各々のチップが相対するようにし、前記チップ間に絶縁層を配置するステップと、前記一対のキャリアプレートを前記絶縁層に押圧し、前記各チップを前記絶縁層に内蔵させるステップと、前記一対のキャリアプレートを前記絶縁層から分離し、前記各チップに備えられたパッドを各々露出させるステップと、前記絶縁層を貫通するビアを設けるステップと、前記絶縁層の上部及び下部に、前記各チップのパッド及び前記ビアと接続される上部パターン及び下部パターンを各々設けるステップとを含むことができる。
【００１４】
ここで、前記一対のキャリアプレート上に、その一面に備えられたパッドを下向きにしてチップを実装するステップの前、前記キャリアプレート上に接着層を設けるステップを、さらに含むことができる。
【００１５】
また、前記接着層は、ＵＶ発泡テープ、熱発泡テープ及びＰＲのうちのいずれか一つからなることができる。
【００１６】
また、前記絶縁層は、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ-ｕｐ  Ｆｉｌｍ）及びレジンのうちのいずれか一つからなることができる。
【００１７】
また、前記一対のキャリアプレートに実装された各々のチップが相対するようにし、前記チップ間に絶縁層を配置するステップにて、前記絶縁層は仮硬化状態であってもよい。
【００１８】
また、前記一対のキャリアプレートを前記絶縁層に押圧し、前記チップを前記絶縁層に内蔵させるステップにて、前記絶縁層内に組み込まれる前記チップが互いに離間して配置されるようにすることができる。
【００１９】
また、前記絶縁層の上部及び下部に、前記各チップのパッド及び前記ビアと接続される上部パターン及び下部パターンを各々設けるステップの後、前記絶縁層の上部及び下部に、前記上部パターン及び前記下部パターンの一部を露出させるソルダーレジスト層を設けるステップを、さらに含むことができる。
【発明の効果】
【００２０】
前述のように、本発明によるチップ内蔵印刷回路基板及びその製造方法によれば、チップを実装した一対のキャリアプレートを絶縁層の上部及び下部から押圧し、該絶縁層にデュアルチップを内蔵させ、該デュアルチップが組み込まれた絶縁層の上部及び下部に前記チップに直接接続する上部パターン及び下部パターンを設けることによって、前記デュアルチップを内蔵する印刷回路基板全体の厚さを減少させ、デュアルチップ内蔵印刷回路基板を軽薄短小化させることができるという効果を奏する。
【００２１】
また、本発明によれば、チップを内蔵するためのコア層などを加える必要がなく、異なる層に配置されたチップとパターンとを接続するためのビア形成工程などが省略できるため、工程の単純化及び工程費用の節減が可能となり、デュアルチップ内蔵印刷回路基板の製造における歩留まりを高め、信頼性を向上させることができる。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の好適な実施の形態によるチップ内蔵印刷回路基板の構造を示した断面図である。
【図２】図２は、本発明の好適な実施の形態によるチップ内蔵印刷回路基板の他の構造を示した断面図である。
【図３】図３は、本発明の他の好適な実施の形態によるチップ内蔵印刷回路基板の製造方法を工程順に示した断面図である。
【図４】図４は、同じく、チップ内蔵印刷回路基板の製造方法を工程順に示した断面図である。
【図５】図５は、同じく、チップ内蔵印刷回路基板の製造方法を工程順に示した断面図である。
【図６】図６は、同じく、チップ内蔵印刷回路基板の製造方法を工程順に示した断面図である。
【図７】図７は、同じく、チップ内蔵印刷回路基板の製造方法を工程順に示した断面図である。
【図８】図８は、同じく、チップ内蔵印刷回路基板の製造方法を工程順に示した断面図である。
【図９】図９は、同じく、チップ内蔵印刷回路基板の製造方法を工程順に示した断面図である。
【図１０】図１０は、同じく、チップ内蔵印刷回路基板の製造方法を工程順に示した断面図である。
【図１１】図１１は、同じく、チップ内蔵印刷回路基板の製造方法を工程順に示した断面図である。
【発明を実施するための形態】
【００２３】
本発明のさらに他の目的、本発明によって得られる利点は、以下において図面を参照して説明される実施の形態から一層明らかにされるであろう。
【００２４】
以下、図１及び図２を参照して、本発明の好適な実施の形態によるチップ内蔵印刷回路基板について詳細に説明する。図１は、本発明の実施の形態によるチップ内蔵印刷回路基板の構造を示した断面図であり、図２は、本発明の実施の形態によるチップ内蔵印刷回路基板の別の構造を示した断面図である。
【００２５】
図１に示すように、本発明の実施の形態によるチップ内蔵印刷回路基板は、内部にビア１５ａが貫設された絶縁層１３と、絶縁層１３に組み込まれ、その一面に備えられたパッド１２ａが絶縁層１３の上面に露出した第１チップ１２と、絶縁層１３に組み込まれ、その一面に備えられたパッド２２ａが前記絶縁層１３の下面に露出した第２チップ２２と、第１チップ１２に備えられたパッド１２ａ及びビア１５ａと接続されるように、絶縁層１３の上面に設けられた上部パターン１５ｂと、第２チップ２２に備えられたパッド２２ａ及びビア１５ａと接続されるように、絶縁層１３の下面に設けられた下部パターン１５ｃとを含む。
【００２６】
ここで、第１チップ１２及び第２チップ２２は、絶縁層１３内で互いに離間して配置される。また、ここで、第１チップ１２及び第２チップ２２は、図１に示したように、絶縁層１３内において上下に配置されてもよい。
【００２７】
また、第１チップ１２及び第２チップ２２は、前述したように、絶縁層１３内で上下に配置される代わりに、図２に示すように、絶縁層１３内で左右に配置されてもよい。
【００２８】
図２に示すように、第１チップ１２及び第２チップ２２が絶縁層１３内で左右に配置される場合、前述した上下配置の場合に比べて、チップ内蔵印刷回路基板の全体厚さをより減少させることができるという長所がある。
【００２９】
第１チップ１２及び第２チップ２２、即ち、デュアルチップ（ｄｕａｌ-ｃｈｉｐ）を内蔵している前記絶縁層１３は、プリプレグ（ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ-ｕｐ  Ｆｉｌｍ）またはレジンなどから成ることができる。
【００３０】
そして、絶縁層１３の内部に貫設されたビア１５ａは、絶縁層１３の内部を貫通するビアホール１４を設けた後、ビアホール１４の内部に銅などの伝導性物質がメッキなどの方式で満たされることによって設けられたものでもよい。
【００３１】
上部パターン１５ｂ及び下部パターン１５ｃは、ビア１５ａと同様に、銅などの伝導性物質からなることができる。
【００３２】
前述のようなデュアルチップ１２、２２が組み込まれた前記絶縁層１３の上部及び下部には、ソルダーレジスト層１６が設けられており、この時、ソルダーレジスト層１６は上部パターン１５ｂ及び下部パターン１５ｃの一部を露出させるように、その一部分が除去されている。
【００３３】
ソルダーレジスト層１６が除去されて露出した上部パターン１５ｂ及び下部パターン１５ｃの部分には、ソルダーボール（図示せず）などの外部接続手段が設けられてもよい。
【００３４】
このような本発明の実施の形態によるチップ内蔵印刷回路基板は、デュアルチップ１２、２２が組み込まれた絶縁層１３の上部及び下部に、チップ１２、２２と夫々直接的に接続される上部パターン１５ｂ及び下部パターン１５ｃを設ける構造で構成され、これらのパターン１５ｂ、１５ｃが配置される層が２層である２層構造を有するチップ内蔵印刷回路基板を実現することができる。
【００３５】
従って、本発明の実施の形態によれば、デュアルチップ内蔵の印刷回路基板の全体厚さを画期的に減少させ、デュアルチップ内蔵印刷回路基板を軽薄短小化させることができるという効果を奏する。
【００３６】
以下、図３〜図１１を参照して、本発明の他の好適な実施の形態によるチップ内蔵印刷回路基板の製造方法について詳細に説明する。図３〜図１１は、本発明の他の好適な実施の形態によるチップ内蔵印刷回路基板の製造方法を工程順に示した工程断面図である。
【００３７】
まず、図３に示すように、キャリアプレート１０を備える。図３においては、一つのキャリアプレート１０のみを示しているが、一対のキャリアプレート１０を備えることが望ましい。
【００３８】
次に、図４に示すように、キャリアプレート１０上に接着層１１を設ける。接着層１１はＵＶ発泡テープ、熱発泡テープまたはＰＲなどから成ることができる。
【００３９】
続いて、図５に示すように、接着層１１が設けられた一対のキャリアプレート１０上にチップ１２を各々実装する。この時チップ１２の一面には、パッド１２ａが備えられている。本発明の実施の形態においては、チップ１２に備えられたパッド１２ａが下に向かうようにし、チップ１２をキャリアプレート１０上に実装することが望ましい。
【００４０】
続いて、図６に示すように、一対のキャリアプレート１０に実装された各々のチップ１２、２２が相対するようにし、チップ１２、２２間に絶縁層１３を配置する。
【００４１】
絶縁層１３は、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ-ｕｐ  Ｆｉｌｍ）またはレジンなどから成ることができる。また、絶縁層１３は、デュアルチップ１２、２２を内蔵するための後続するキャリアプレート１０の押圧工程において、チップ１２、２２が絶縁層１３内に容易に組み込まれることができるように仮硬化状態であることが望ましい。
【００４２】
しかる後、圧縮機具１００などを用いて一対のキャリアプレート１０を絶縁層１３に押圧し、図７に示すようにチップ１２、２２を絶縁層１３に内蔵させる。
【００４３】
この時、キャリアプレート１０の押圧時に、絶縁層１３内に組み込まれるチップ１２、２２が互いに接触することなく、互いに離間して配置されるようにすることが望ましい。
【００４４】
次に、図８に示すように、接着層１１の除去によってキャリアプレート１０を絶縁層１３から分離し、チップ１２、２２に備えられたパッド１２ａ、２２ａを各々露出させる。
【００４５】
しかる後、図９に示すように、絶縁層１３の一部分を貫通するビアホール１４を設ける。ビアホール１４は、ＣＮＣ（Ｃｏｍｐｕｔｅｒ  Ｎｕｍｅｒｉｃａｌ  Ｃｏｎｔｒｏｌ）ドリル、またはレーザドリルなどの方式で加工することができる。
【００４６】
続いて、図１０に示すように、ビアホール１４の内部に銅などの伝導性物質を満たしてビア１５ａを設けた後、絶縁層１３の上部に、該絶縁層１３の上面に露出されたチップ１２のパッド１２ａ及びビア１５ａと接続される上部パターン１５ｂを設け、絶縁層１３の下部に、該絶縁層１３の下面に露出されたチップ２２のパッド２２ａ及びビア１５ａと接続される下部パターン１５ｃを設ける。
【００４７】
ここで、ビア１５ａ、上部パターン１５ｂ及び下部パターン１５ｃは、ＳＡＰ（ｓｅｍｉａｄｄｉｔｉｖｅ  ｐｒｏｃｅｓｓ）メッキ法等によって高密度化されることができる。
【００４８】
続いて、図１１に示すように、絶縁層１３の上部及び下部にソルダーレジスト層１６を設けた後、該ソルダーレジスト層１６の一部分を除去し、上部パターン１５ｂ及び下部パターン１５ｃの一部を露出させる。
【００４９】
上述のように、本発明の実施の形態によれば、各々のチップ１２、２２が実装された一対のキャリアプレート１０を絶縁層１３の上下部で押圧し、該絶縁層１３にデュアルチップ１２、２２を内蔵させた後、キャリアプレート１０を分離してから、絶縁層１３の上下部にチップ１２、２２と直接接続される上部パターン１５ｂ及び下部パターン１５ｃを設けることによって、デュアルチップ１２、２２を内蔵する印刷回路基板の全体的な厚さを画期的に減少させ、デュアルチップ内蔵印刷回路基板を軽薄短小化させることができるという効果を奏する。
【００５０】
また、本発明の実施の形態では、チップを内蔵するためのコア層などを加えて用いる必要がなく、異なる層に位置するチップとパターンとの間を接続するためのビア形成工程などを省略することができるため、工程を単純化させ、工程費用を節減することができ、デュアルチップ内蔵印刷回路基板の製造歩留まり及び信頼性を向上させることができる。
【００５１】
今回開示された実施の形態は、例示に過ぎず制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内におけるすべての変更が含まれることが意図される。
【符号の説明】
【００５２】
１０  キャリアプレート
１１  接着層
１２  第１チップ
２２  第２チップ
１２ａ、２２ａ  パッド
１３  絶縁層
１４  ビアホール
１５ａ  ビア
１５ｂ  上部パターン
１５ｃ  下部パターン
１６  ソルダーレジスト層
１００  圧縮機具
【図１】
2010135713.tif 000003
【図２】
2010135713.tif 000004
【図３】
2010135713.tif 000005
【図４】
2010135713.tif 000006
【図５】
2010135713.tif 000007
【図６】
2010135713.tif 000008
【図７】
2010135713.tif 000009
【図８】
2010135713.tif 000010
【図９】
2010135713.tif 000011
【図１０】
2010135713.tif 000012
【図１１】
2010135713.tif 000013