【手続補正書】
【提出日】平成16年4月23日(2004.4.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
以下の構成を含むことを特徴とする半導体集積回路装置；
(a)第１の主面を有する半導体チップ；
(b)上記半導体チップの上記第１の主面上に形成された第１の絶縁膜；
(c)上記第１の絶縁膜表面に形成された埋め込み配線溝；
(d)上記埋め込み配線溝の底面に設けられ、下層の導電層と接続するための接続孔；
(e)上記埋め込み配線溝および上記接続孔の底面および側面の表面領域に形成された導電性バリア膜および前記導電性バリア膜上に形成された純度９９．９９９％以上のＣｕシード層；
(f)上記導電性バリア膜およびＣｕシード層が形成された上記配線溝及び上記接続孔内に埋め込まれた銅を主成分とする埋め込みメタル配線層；
(g)上記埋め込みメタル配線層及び上記第１の絶縁膜の上面を覆うように形成されたキャップ絶縁膜；
(h)上記キャップ絶縁膜上に形成された上層絶縁膜；
上記半導体チップが完成した時点の上記埋め込みメタル配線層の銅以外の成分の濃度は、０．８Ａｔ．％以下である。
【請求項２】
請求項１記載の半導体集積回路装置において、上記銅以外の成分はシリコンを主要な不純物成分として含むことを特徴とする半導体集積回路装置。
【請求項３】
請求項１記載の半導体集積回路装置において、上記銅以外の成分は酸素を主要な不純物成分として含むことを特徴とする半導体集積回路装置。
【請求項４】
請求項１記載の半導体集積回路装置において、上記銅以外の成分は硫黄を主要な不純物成分として含むことを特徴とする半導体集積回路装置。
【請求項５】
請求項１記載の半導体集積回路装置において、上記銅以外の主要な不純物成分は、シリコン、酸素または硫黄またはそれらの任意の組合せであることを特徴とする半導体集積回路装置。
【請求項６】
請求項１記載の半導体集積回路装置において、上記銅以外の成分の濃度は０．２Ａｔ．％以下であることを特徴とする半導体集積回路装置。
【請求項７】
請求項１記載の半導体集積回路装置において、上記銅以外の成分の濃度は０．０８Ａｔ．％以下であることを特徴とする半導体集積回路装置。
【請求項８】
請求項１記載の半導体集積回路装置において、上記銅以外の成分の濃度は０．０５Ａｔ．％以下であることを特徴とする半導体集積回路装置。
【請求項９】
請求項１記載の半導体集積回路装置において、上記銅以外の成分の濃度は０．０２Ａｔ．以下であることを特徴とする半導体集積回路装置。
【請求項１０】
請求項１記載の半導体集積回路装置において、上記埋め込み配線溝および上記接続孔内の側壁部において、上記導電性バリア膜の最も薄い部分の膜厚は１０ｎｍ未満であることを特徴とする半導体集積回路装置。
【請求項１１】
請求項１記載の半導体集積回路装置において、上記埋め込み配線溝および上記接続孔内の側壁部において、上記導電性バリア膜の最も薄い部分の膜厚は５ｎｍ以下であることを特徴とする半導体集積回路装置。
【請求項１２】
請求項１記載の半導体集積回路装置において、上記埋め込み配線溝および上記接続孔内の側壁部において、上記導電性バリア膜の最も薄い部分の膜厚は３ｎｍ以下であることを特徴とする半導体集積回路装置。
【請求項１３】
請求項１記載の半導体集積回路装置において、上記埋め込み配線溝および上記接続孔内の側壁部において、上記導電性バリア膜の最も厚い部分の膜厚は１０ｎｍ未満であることを特徴とする半導体集積回路装置。
【請求項１４】
請求項１記載の半導体集積回路装置において、上記埋め込み配線溝および上記接続孔内の側壁部において、上記導電性バリア膜の最も厚い部分の膜厚は５ｎｍ以下であることを特徴とする半導体集積回路装置。
【請求項１５】
請求項１記載の半導体集積回路装置において、上記埋め込み配線溝および上記接続孔内の側壁部において、上記導電性バリア膜の最も厚い部分の膜厚は３ｎｍ以下であることを特徴とする半導体集積回路装置。
【請求項１６】
請求項１記載の半導体集積回路装置において、上記埋め込み配線溝および上記接続孔内の側壁部において、上記導電性バリア膜の最も厚い部分の膜厚は２ｎｍ以下であるか、または上記導電性バリア膜自体が存在しないことを特徴とする半導体集積回路装置。
【請求項１７】
請求項１記載の半導体集積回路装置において、上記埋め込み配線溝の幅は０．４μｍ以下であることを特徴とする半導体集積回路装置。
【請求項１８】
請求項１記載の半導体集積回路装置において、上記埋め込み配線溝の幅は０．２５μｍ以下であることを特徴とする半導体集積回路装置。
【請求項１９】
請求項１記載の半導体集積回路装置において、上記埋め込み配線溝の幅は０．２μｍ以下であることを特徴とする半導体集積回路装置。
【請求項２０】
(a)半導体基板の主面に第１絶縁膜を形成する工程；
(b)前記第１絶縁膜に溝と前記溝の底面に接続される孔を形成する工程；
(c)前記溝と孔の内部および前記第１絶縁膜の上部にバリアメタルを形成する工程；
(d)前記溝および孔の内部および第１絶縁膜上のバリアメタルの上部に純度が９９．９９９％以上のＣｕターゲットを用いてスパッタリングでＣｕシード層を形成する工程；
(e)前記溝および孔を埋めるように前記Ｃｕシード層上にＣｕを主成分とするＣｕ膜を電界メッキにより形成する工程；
(f)前記第１絶縁膜上のバリアメタル、Ｃｕシード層、Ｃｕ膜を除去して前記第１絶縁膜を露出するようにして前記溝および孔内に前記バリアメタル、Ｃｕシード層、Ｃｕ膜を埋め込みＣｕ配線を形成する工程；
(g)前記露出した第１絶縁膜上およびＣｕ配線上面にアンモニアプラズマ処理を施す工程；
(h)前記露出した第１絶縁膜上およびＣｕ配線上面にプラズマＣＶＤでバリア絶縁膜を形成する工程；
を有し、前記(h)工程を終了した時点での前記Ｃｕ配線における銅以外の成分の濃度が０．８Ａｔ．％以下であり、
前記溝および孔内のバリアメタルの最薄部分での膜厚は１０ｎｍ未満であることを特徴とする半導体集積回路装置の製造方法。
【請求項２１】
請求項２０記載の半導体集積回路装置の製造方法において、上記銅の純度は９９．９９９９％以上であることを特徴とする半導体集積回路装置の製造方法。
【請求項２２】
請求項２０記載の半導体集積回路装置の製造方法において、前記Ｃｕ配線における銅以外の成分の濃度が０．２Ａｔ．％以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項２３】
請求項２０記載の半導体集積回路装置の製造方法において、前記Ｃｕ配線における銅以外の成分の濃度が０．０５Ａｔ．％以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項２４】
請求項２０記載の半導体集積回路装置の製造方法において、前記Ｃｕ配線における銅以外の成分の濃度が０．０２Ａｔ．％以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項２５】
請求項２０記載の半導体集積回路装置の製造方法において、前記溝および孔内のバリアメタルの最薄部分での膜厚は３ｎｍ以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項２６】
請求項２０記載の半導体集積回路装置の製造方法において、前記溝および孔内のバリアメタルの最薄部分での膜厚は２ｎｍ以下であるかまたはバリアメタルが存在しないことを特徴とする半導体集積回路装置の製造方法。
【請求項２７】
請求項２０記載の半導体集積回路装置の製造方法において、前記溝の幅は０．４μm以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項２８】
請求項２０記載の半導体集積回路装置の製造方法において、前記溝の幅は０．２５μm以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項２９】
請求項２０記載の半導体集積回路装置の製造方法において、前記溝の幅は０．２μｍ以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項３０】
(a)半導体基板の主面に第１絶縁膜を形成する工程；
(b)前記第１絶縁膜に溝と前記溝の底面に接続される孔を形成する工程；
(c)前記第１絶縁膜上および溝内と孔内にアンモニアプラズマ処理を施す工程；
(d)前記溝と孔の内部および前記第１絶縁膜の上部にバリアメタルを形成する工程；
(e)前記溝および孔の内部および第１絶縁膜上のバリアメタルの上部に純度が９９．９９９％以上のＣｕターゲットを用いてスパッタリングでＣｕシード層を形成する工程；
(f)前記溝および孔を埋めるように前記Ｃｕシード層上にＣｕを主成分とするＣｕ膜を電界メッキにより形成する工程；
(g)前記第１絶縁膜上のバリアメタル、Ｃｕシード層、Ｃｕ膜を除去して前記第１絶縁膜を露出するようにして前記溝および孔内に前記バリアメタル、Ｃｕシード層、Ｃｕ膜を埋め込みＣｕ配線を形成する工程；
(h)前記露出した第１絶縁膜上およびＣｕ配線上面にアンモニアプラズマ処理を施す工程；
(i)前記露出した第１絶縁膜上およびＣｕ配線上面にプラズマＣＶＤでバリア絶縁膜を形成する工程；
を有し、(i)工程を終了した時点での前記Ｃｕ配線における銅以外の成分の濃度が０．８Ａｔ．％以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項３１】
請求項３０記載の半導体集積回路装置の製造方法において、上記銅の純度は９９．９９９９％以上であることを特徴とする半導体集積回路装置の製造方法。
【請求項３２】
請求項３０記載の半導体集積回路装置の製造方法において、上記溝および上記孔内の側壁部において、上記バリアメタルの最も薄い部分の膜厚は２ｎｍ以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項３３】
請求項３０記載の半導体集積回路装置の製造方法において、上記銅以外の成分の濃度は０．０５Ａｔ．％以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項３４】
請求項３０記載の半導体集積回路装置の製造方法において、上記銅以外の成分の濃度は０．０２Ａｔ．％以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項３５】
請求項３０記載の半導体集積回路装置の製造方法において、上記溝および上記孔内の側壁部において、上記バリアメタルの最も薄い部分の膜厚は１０ｎｍ未満であることを特徴とする半導体集積回路装置の製造方法。
【請求項３６】
請求項３０記載の半導体集積回路装置の製造方法において、上記溝および上記孔内の側壁部において、上記バリアメタルの最も薄い部分の膜厚は５ｎｍ以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項３７】
請求項３０記載の半導体集積回路装置の製造方法において、上記溝および上記孔内の側壁部において、上記バリアメタルの最も薄い部分の膜厚は３ｎｍ以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項３８】
請求項３０記載の半導体集積回路装置の製造方法において、前記溝の幅は０．４μｍ以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項３９】
請求項３０記載の半導体集積回路装置の製造方法において、前記溝の幅は０．２５μｍ以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項４０】
請求項３０記載の半導体集積回路装置の製造方法において、前記溝の幅は０．２μｍ以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項４１】
(a)半導体基板の主面に第１絶縁膜を形成する工程；
(b)前記第１絶縁膜に溝と前記溝の底面に接続される孔を形成する工程；
(c)前記第１絶縁膜上および前記溝内と前記孔内に水素プラズマ処理を施す工程；
(d)前記溝と孔の内部および前記第１絶縁膜の上部にバリアメタルを形成する工程；
(e)前記溝および孔の内部および前記第１絶縁膜上のバリアメタルの上部に純度が９９．９９９％以上のＣｕターゲットを用いてスパッタリングでＣｕシード層を形成する工程；
(f)前記溝および孔を埋めるように前記Ｃｕシード層上にＣｕを主成分とするＣｕ膜を電界メッキにより形成する工程；
(g)前記第１絶縁膜上のバリアメタル、Ｃｕシード層、Ｃｕ膜を除去して前記第１絶縁膜を露出するようにして前記溝および孔内に前記バリアメタル、Ｃｕシード層、Ｃｕ膜を埋め込みＣｕ配線を形成する工程；
(h)前記露出した第１絶縁膜上およびＣｕ配線上面にアンモニアプラズマ処理を施す工程；
(i)前記露出した第１絶縁膜上およびＣｕ配線上面にプラズマＣＶＤでバリア絶縁膜を形成する工程；
を有し、(i)工程を終了した時点での前記Ｃｕ配線における銅以外の成分の濃度が０．８Ａｔ．％以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項４２】
請求項４１記載の半導体集積回路装置の製造方法において、上記銅の純度は９９．９９９９％以上であることを特徴とする半導体集積回路装置の製造方法。
【請求項４３】
請求項４１記載の半導体集積回路装置の製造方法において、上記埋め込み配線溝および上記接続孔内の側壁部において、上記バリアメタルの最も薄い部分の膜厚は５ｎｍ以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項４４】
請求項４１記載の半導体集積回路装置の製造方法において、上記埋め込み配線溝および上記接続孔内の側壁部において、上記バリアメタルの最も薄い部分の膜厚は２ｎｍ以下であることを特徴とする半導体集積回路装置の製造方法。