(57)【要約】【課題】複数のビアが導体線に接触する線幅方向の位置を最適化してスパイラルインダクタのＱ値を向上させる。【解決手段】スパイラルインダクタは、第１の導体層に配置されたらせん形状を有する第１の導体線１１ａと、第２の導体層に配置された、第１の導体線１１ａと略同一のらせん形状を有する第２の導体線１２と、第１の導体層及び第２の導体層の間に配置された絶縁膜と、第２の導体線１２の長さ方向に沿って並べられ、絶縁膜を貫通して第１の導体線１１ａと第２の導体線１２との間をそれぞれ電気的に接続する複数のビア２１とを備える。複数のビア２１には、第２の導体線１２の線幅方向の中心よりも外側で第２の導体線１２に接触する外側ビア２１ａと、前述した中心よりも内側で第２の導体線１２に接触する内側ビア２１ｂとが含まれる。【選択図】図１
2010034248.tif 000002
【特許請求の範囲】
【請求項１】
第１の導体層に配置されたらせん形状を有する第１の導体線と、
第２の導体層に配置された、前記第１の導体線と略同一のらせん形状を有する第２の導体線と、
前記第１の導体層及び前記第２の導体層の間に配置された絶縁膜と、
前記第２の導体線の長さ方向に沿って並べられ、前記絶縁膜を貫通して前記第１の導体線と第２の導体線との間をそれぞれ電気的に接続する複数のビアとを備え、
前記複数のビアには、前記第２の導体線の線幅方向の中心よりも外側で前記第２の導体線に接触する外側ビアと、前記中心よりも内側で前記第２の導体線に接触する内側ビアとが含まれる
ことを特徴とするスパイラルインダクタ。
【請求項２】
前記外側ビアと前記内側ビアとが交互に並べられていることを特徴とする請求項１に記載のスパイラルインダクタ。
【請求項３】
前記第１の導体線及び前記第２の導体線が同じ多角形に近似した形状を有することを特徴とする請求項１又は２に記載のスパイラルインダクタ。
【請求項４】
前記外側ビアと前記内側ビアとが、前記多角形の一辺毎に交互に並べられていることを特徴とする請求項３に記載のスパイラルインダクタ。
【請求項５】
前記第１の導体線及び前記第２の導体線が正八角形に近似した形状を有することを特徴とする請求項３に記載のスパイラルインダクタ。
【請求項６】
２以上の前記外側ビアが、前記第２の導体線の一端から各外側ビアまでの距離に応じて、前記第２の導体線の線幅方向の中心から各外側ビアが前記第２の導体線に接触する箇所までの距離が短くなるように配列され、
２以上の前記内側ビアが、前記第２の導体線の他端から各内側ビアまでの距離に応じて、前記第２の導体線の線幅方向の中心から各内側ビアが前記第２の導体線に接触する箇所までの距離が短くなるように配列されている
ことを特徴とする請求項１に記載のスパイラルインダクタ。
【請求項７】
隣接する前記第１の導体線同士の隙間と隣接する前記第２の導体線同士の隙間とは、前記第１及び第２の導体層の積層方向から見て異なる位置に配置されていることを特徴とする請求項１乃至６のいずれか一項に記載のスパイラルインダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異なる導体層に配置された２以上のらせん形状の導体線をビアで接続したスパイラルインダクタに関する。
【背景技術】
【０００２】
半導体等を微細に加工して半導体素子を製造する技術の進歩によって、様々なタイプのトランジスタやダイオード、抵抗体、及びキャパシタなどの回路素子の小型化が進んでいるが、インダクタの小型化においては依然として多くの課題が残されている。
【０００３】
例えば、半導体基板上方の金属配線層に形成されたらせん状の金属配線からなるスパイラルインダクタが従来から知られているが、らせん状の金属配線の抵抗が大きいため、スパイラルインダクタのＱ値が減少してしまう。
【０００４】
そこで、同一のらせん形状を有する２つの金属配線を絶縁膜を介して配置し、絶縁膜を貫通する複数のビアによって２つの金属配線間を並列に接続することにより、スパイラルインダクタの占有面積を増やすことなく金属配線の抵抗を低減してＱ値を向上させたスパイラルインダクタが提案されている（例えば、特許文献１及び２参照）。
【特許文献１】特許第２９８６０８１号公報
【特許文献２】特開２００６−１７３１４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、いずれの特許文献においても、総てのビアが金属配線の線幅方向の略中央において接続されており、各ビアが接触する金属配線の線幅方向の位置とインダクタのＱ値との関係を示す記載は無い。
【０００６】
本発明の発明者は、ビアが金属配線に接触する金属配線の線幅方向の位置がインダクタのＱ値に影響を与えることを見出した。
【課題を解決するための手段】
【０００７】
本発明の特徴は、第１の導体層に配置されたらせん形状を有する第１の導体線と、第２の導体層に配置された、第１の導体線と略同一のらせん形状を有する第２の導体線と、第１の導体層及び第２の導体層の間に配置された絶縁膜と、第２の導体線の長さ方向に沿って並べられ、絶縁膜を貫通して第１の導体線と第２の導体線との間をそれぞれ電気的に接続する複数のビアとを備えるスパイラルインダクタであって、複数のビアには、第２の導体線の線幅方向の中心よりも外側で第２の導体線に接触する外側ビアと、前述した中心よりも内側で第２の導体線に接触する内側ビアとが含まれることである。
【発明の効果】
【０００８】
本発明によれば、第２の導体線の長さ方向に沿って並べられた複数のビアに、第２の導体線の線幅方向の中心よりも外側で第１の導体線に接触する外側ビアと、第２の導体線の線幅方向の中心よりも内側で第２の導体線に接触する内側ビアとが含まれるので、これによって複数のビアが導体線に接触する線幅方向の位置が最適化され、スパイラルインダクタのＱ値を向上させることができる。
【発明を実施するための最良の形態】
【０００９】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一部分には同一符号を付している。
【００１０】
先ず、図１（ａ）〜図１（ｃ）を参照して、本発明の実施の形態に係わるスパイラルインダクタを構成する導体線及び異なる導体層間を接続するビアについて説明する。
【００１１】
本発明の実施の形態に係わるスパイラルインダクタは、シリコン基板等の半導体基板の上方に絶縁膜を介して積層されたらせん状の２以上の導体線と、絶縁膜を貫通してこれらの導体線の間を電気的に接続するビアとを備える。本発明の実施の形態においては、その一例として、３つの導体層に配置された導体線１０、１１ａ、１１ｂ、１２と、導体線１０、１１ａ、１１ｂ、１２を電気的に接続するビア２１、１４ａ、１４ｂとを備えるスパイラルインダクタについて説明する。
【００１２】
図１（ａ）は、基底の導体層に配置された基底導体線１０を示す。基底の導体層は、半導体基板の上方に絶縁膜を介して積層される複数の導体層のうちの一つである。基底導体線１０は、後述する第１の導体線１１ａの内側端部とパッド部１１ｂとの間をビア１４ａ、１４ｂを介して接続する配線である。基底導体線１０は、例えば、アルミニウム、銅などの金属や高濃度の不純物が添加された半導体を含む導体からなる。
【００１３】
図１（ｂ）は、第１の導体層に配置された第１の導体線１１ａ及びパッド部１１ｂを示す。第１の導体層は、半導体基板の上方に絶縁膜を介して積層される複数の導体層のうち、基底の導体層よりも上方、すなわち半導体基板から遠ざかる方向に配置された導体層である。第１の導体線１１ａは、らせん形状を有する。ここで「らせん（螺線）形状」とは、一定点の回りを、その定点に対して、絶えず遠ざかる点または近づく点によって作り出される平面曲線の形状を示す。らせん形状の内側に位置する第１の導体線１１ａの端部（以後、「内側端部」という）は、ビア１４ｂに接触し、ビア１４ｂを介して基底導体線１０の一方の端部に電気的に接続される。らせん形状の外側に位置する第１の導体線１１ａの端部（以後、「外側端部」という）は、前記した一定点から遠ざかる方向へパッド部１１ｂに隣接する位置まで延長されている。
【００１４】
第１の導体線１１ａは、更に、正八角形に近似した形状を有する。「正八角形に近似した形状」とは、具体的に、第１の導体線１１ａの最外周が、略等しい長さの線分からなる８つの辺Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６、Ｐ７、Ｐ８を繋ぎ合わせた形状を有し、且つ最外周の内側の各一周が、辺Ｐ１〜Ｐ８に沿って辺Ｐ１〜Ｐ８の内側に配置された８つの辺を繋ぎ合わせた形状を有していることである。
【００１５】
パッド部１１ｂは、スパイラルインダクタの一方の入出力端子を為す電極である。パッド部１１ｂは、ビア１４ａに接触し、ビア１４ａを介して基底導体線１０の他方の端部に電気的に接続される。第１の導体線１１ａ及びパッド部１１ｂの材質は、例えば、アルミニウム、銅などの金属や高濃度の不純物が添加された半導体を含む導体からなる。また、図１（ｂ）に示す第１の導体線１１ａの線幅は１０μｍ、巻数は３、内径は１８０μｍ、膜厚は０．５７μｍである。
【００１６】
図１（ｃ）は、第２の導体層に配置された第２の導体線１２を示す。第２の導体層は、半導体基板の上方に絶縁膜を介して形成される複数の導体層のうち、第１の導体層よりも上方に配置された導体層である。第２の導体線１２は、第１の導体線１１ａと略同一のらせん形状を有する。「略同一のらせん形状」とは、具体的に、第２の導体線１２の両端部の位置や形状は第１の導体線１１ａと異なるが、両端部を除いた第２の導体線１２の線幅、巻数、内径、外径及び膜厚は第１の導体線１１ａと同じであることである。なお、図８を参照して後述するように、「略同一のらせん形状」には、第２の導体線１２の内径、外径が、第２の導体線１２同士の隙間の数倍程度だけ第１の導体線１１ａと異なる場合も含まれる。
【００１７】
第１の導体線１１ａと第２の導体線１２とは複数のビア２１によって電気的に接続されている。図１（ｂ）及び図１（ｃ）には、各ビア２１が第１の導体線１１ａ及び第２の導体線１２各々に接触する箇所を示している。各ビア２１は、第１の導体層と第２の導体層の間に配置された絶縁膜を貫通して、第１の導体線１１ａと第２の導体線１２との間を電気的に接続する。複数のビア２１は、第１の導体線１１ａ及び第２の導体線１２の長さ方向に沿って並べられている。また、図１（ｂ）及び図１（ｃ）に示す各ビア２１の外径は０．２８μｍである。
【００１８】
複数のビア２１は、第２の導体線１２の線幅方向の中心よりも外側で第２の導体線１２に接触する外側ビア２１ａと、第２の導体線１２の線幅方向の中心よりも内側で第２の導体線１２に接触する内側ビア２１ｂとからなる。外側ビア２１ａと内側ビア２１ｂとが、第２の導体線１２の長さ方向に沿って交互に並べられている。図１に示すスパイラルインダクタでは、正八角形の各一辺にビア２１ａ又はビア２１ｂが４つずつ並べられ、外側ビア２１ａと内側ビア２１ｂとが正八角形の一辺毎に交互に並べられている、つまり、外側ビア２１ａと内側ビア２１ｂとが４つずつ交互に並べられている。
【００１９】
図２は、本発明の実施の形態に係わるスパイラルインダクタの全体構成を示す。スパイラルインダクタは、図１（ａ）〜図１（ｃ）に示した基底導体線１０、第１の導体線１１ａ、パッド部１１ｂ、及び第２の導体線１２を順に重ね合わせることによって構成される。前述したように、半導体基板側から順に、基底の導体層、第１の導体層、第２の導体層が絶縁膜を介して積層される。よって、半導体基板の反対側からスパイラルインダクタを見ると、図２に示すように、第２の導体線１２が最表面に現れ、第２の導体線１２の背後に第１の導体線１１ａ、パッド部１１ｂが現れ、第１の導体線１１ａ、パッド部１１ｂの背後に基底導体線１０が現れる。
【００２０】
前述したように、第２の導体線１２の両端部の位置及び形状は第１の導体線１１ａと異なるが、両端部を除いた第２の導体線１２の線幅、巻数、内径、外径及び膜厚は第１の導体線１１ａと同じであるため、図２において第１の導体線１１ａはその両端部のみが現れ、第１の導体線１１ａの両端部以外の部分は第２の導体線１２によって隠されている。
【００２１】
第１の導体線１１ａの内側端部はビア１４ｂを介して基底導体線１０の一端に接続され、基底導体線１０の他端はビア１４ａを介してパッド部１１ｂに接続されている。
【００２２】
図３（ａ）は、図２のＡ−Ａ切断面に沿ったスパイラルインダクタの断面図であり、図３（ｂ）は、図２のＢ−Ｂ切断面に沿ったスパイラルインダクタの断面図である。図３（ａ）に示すように、スパイラルインダクタは、半導体基板１の上方に酸化ケイ素膜２を介して配置されている。具体的には、半導体基板１の上に酸化ケイ素膜２が配置され、酸化ケイ素膜２の上に第１の導体線１１ａが配置され、第１の導体線１１ａの上に絶縁膜１５が配置され、絶縁膜１５の上に第２の導体線１２が配置されている。第２の導体線１２の上には、更に酸化ケイ膜や窒化ケイ素膜などの積層膜からなる保護膜３が配置される。絶縁膜１５の材料としては、例えば酸化ケイ素（ＳｉＯ２）や窒化ケイ素（Ｓｉ３Ｏ４）を使用することができる。
【００２３】
図３（ａ）に示すように、図２のＡ−Ａ切断面には、第２の導体線１２の辺Ｐ１に並べられた外側ビア２１ａが現れている。外側ビア２１ａは、第２の導体線１２の線幅方向の中心よりも外側で第２の導体線１２に接触している。第２の導体線１２と第１の導体線１１ａとは前述したように略同一のらせん形状を有し、且つ外側ビア２１ａは第１及び第２の導体層の積層方向に略平行に絶縁膜１５を貫通している。よって、外側ビア２１ａは、第１の導体線１１ａの線幅方向の中心よりも外側で第１の導体線１１ａにも接触している。
【００２４】
図３（ｂ）に示すように、図２のＢ−Ｂ切断面には、第２の導体線１２の辺Ｐ２に並べられた内側ビア２１ｂが現れている。内側ビア２１ｂは、第２の導体線１２の線幅方向の中心よりも内側で第２の導体線１２に接触している。内側ビア２１ｂは第１及び第２の導体層の積層方向に略平行に絶縁膜１５を貫通している。よって、内側ビア２１ｂは、第１の導体線１１ａの線幅方向の中心よりも内側で第１の導体線１１ａにも接触している。
【００２５】
図３（ａ）及び図３（ｂ）には、第２の導体線１２の辺Ｐ１に並べられた外側ビア２１ａ、第２の導体線１２の辺Ｐ２に並べられた内側ビア２１ｂを示したが、勿論、第２の導体線１２の他の辺に接続されている外側ビア２１ａ及び内側ビア２１ｂについても、図３（ａ）及び図３（ｂ）に示した外側ビア２１ａ及び内側ビア２１ｂと同様な断面構成を有している。
【００２６】
なお、図３（ａ）及び図３（ｂ）には基底導体線１０が現れないため図示はしないが、基底導体線１０は半導体基板１と第２の導体線１１ａ及びパッド部１１ｂの間に位置する基底の導体層に配置され、ビア１４ａ、１４ｂが酸化ケイ素膜２の一部を貫通して、基底導体線１０と第２の導体線１１ａ及びパッド部１１ｂとの間を接続する。
【００２７】
図１〜図３に示したスパイラルインダクタは、既知の半導体製造技術を用いて製造することができる。例えば、J. N. Burghartz, M. Soyuer, and K. A. Jenkins, “Integrated RF and Microwave Components in BiCMOS Technology,” IEEE Trans. Electron Devices, vol.43, no.9, pp.1559-1570. に記載されている半導体製造技術を用いて製造することができる。スパイラルインダクタの製造方法の具体的な一例を以下に示す。
【００２８】
（イ）先ず、シリコン基板１を用意し、シリコン基板１上に化学的気相成長法（ＣＶＤ法）によって酸化ケイ素膜を積層する。スパッタ法によりアルミニウムと銅の合金（ＡｌＣｕ）の金属膜を酸化ケイ素膜２上に堆積する。フォトリソグラフィ法により基底導体線１０の形状に相当するレジストパターンを形成し、このレジストパターンをマスクとして反応性イオンエッチング法（ＲＩＥ）などの異方性エッチング法を用いて金属膜を選択的にエッチングして基底導体線１０を形成する。
【００２９】
（ロ）そして、ＣＶＤ法によって酸化ケイ素膜を積層し、フォトリソグラフィ法によりビア１４ａ、１４ｂの形状に相当する開口を有するレジストパターンを形成する。このレジストパターンをマスクとしてＲＩＥを用いて酸化ケイ素膜を選択的にエッチングして酸化ケイ素膜にコンタクトホールを形成する。スパッタ法及びＲＩＥを用いてタングステンをコンタクトホール内に埋め込み、ビア１４ａ、１４ｂを形成する。
【００３０】
（ハ）その後、再びスパッタ法により金属膜を堆積する。フォトリソグラフィ法及びＲＩＥを用いて、金属膜をエッチングして、第１の導体線１１ａ及びパッド部１１ｂを形成する。そして、ＣＶＤ法によって酸化ケイ素膜からなる絶縁膜１５を積層し、フォトリソグラフィ法及びＲＩＥにより絶縁膜１５にビア２１の形状に相当するコンタクトホールを形成する。スパッタ法及びＲＩＥを用いてタングステンをコンタクトホール内に埋め込み、ビア２１を形成する。
【００３１】
（ニ）その後、第１の導体線１１ａ及びパッド部１１ｂと同様にして、第２の導体線１２を形成し、第２の導体線１２の上に、ＣＶＤ法を用いて保護膜３を形成する。以上の半導体製造プロセスを経て、図１〜図３に示したスパイラルインダクタが完成する。
【００３２】
次に、図４（ａ）〜図４（ｃ）を参照して、第１乃至第３の比較例に係わるスパイラルインダクタの構成を説明する。第１の比較例に係わるスパイラルインダクタは、図４（ａ）に示すように、図１〜図３に示したスパイラルインダクタと比べて、複数のビア２１がすべて第２の導体線６２ｃｅの線幅方向の中心で第２の導体線６２ｃｅに接触している中央ビアからなる点が異なる。第２の比較例に係わるスパイラルインダクタは、図４（ｂ）に示すように、図１〜図３に示したスパイラルインダクタと比べて、複数のビア２１がすべて第２の導体線６２ｏｕｔの線幅方向の中心よりも外側で第２の導体線６２ｏｕｔに接触している外側ビアからなる点が異なる。第３の比較例に係わるスパイラルインダクタは、図４（ｃ）に示すように、図１〜図３に示したスパイラルインダクタと比べて、複数のビア２１がすべて第２の導体線６２ｉｎの線幅方向の中心よりも内側で第２の導体線６２ｉｎに接触している内側ビアからなる点が異なる。
【００３３】
その他のスパイラルインダクタの構成、例えば、略同一のらせん形状を有する第１の導体線及び第２の導体線が絶縁膜を介して積層されている点や、第１の導体線及び第２の導体線の線幅、巻数、内径、外径及び膜厚は、図１〜図３に示したスパイラルインダクタと同じである。
【００３４】
図５は、２．００ＧＨｚ〜５．００ＧＨｚの周波数帯における、図１〜図３に示したスパイラルインダクタ及び図４（ａ）〜図４（ｃ）に示したスパイラルインダクタのＱ値の分布を示すグラフであり、発明者が計算機を用いて行ったシミュレーションの結果を示すものである。図５中の「実線」は、外側ビアと内側ビアを交互に並べた図１〜図３に示したスパイラルインダクタのＱ値を示す。図５中の「一点鎖線」は、複数のビア２１が中央ビアのみからなる図４（ａ）に示したスパイラルインダクタのＱ値を示す。図５中の「点線」は、複数のビア２１が外側ビアのみからなる図４（ｂ）に示したスパイラルインダクタのＱ値を示す。図５中の「二点鎖線」は、複数のビアが内側ビアのみからなる図４（ｃ）に示したスパイラルインダクタのＱ値を示す。
【００３５】
図５に示すように、２．００ＧＨｚ〜５．００ＧＨｚの周波数帯におけるスパイラルインダクタのＱ値は、図１〜図３に示したスパイラルインダクタが最も大きくなり、図４（ａ）に示したスパイラルインダクタ、図４（ｂ）に示したスパイラルインダクタ、図４（ｃ）に示したスパイラルインダクタの順にスパイラルインダクタのＱ値は小さくなる。
【００３６】
ここで、Ｑ値は次に示す（１）式によって定義される。（１）式において、ωは周波数（Ｈｚ）を示し、Ｌはスパイラルインダクタの自己インダクタンス（Ｈ）を示し、Ｒはスパイラルインダクタに寄生する抵抗値（Ω）を示す。
【００３７】
Ｑ＝ωＬ／Ｒ                    ・・・（１）
２．００ＧＨｚ〜５．００ＧＨｚを含む高周波帯において、スパイラルインダクタの導体線上に渦電流が発生し、この渦電流がスパイラルインダクタの抵抗成分に寄与することが知られている。図１〜図３に示したように、外側ビア２１ａと内側ビア２１ｂを交互に配置することにより、この渦電流の発生が抑制される。このようにして、複数のビアが導体線に接触する線幅方向の位置が最適化され、スパイラルインダクタのＱ値を向上させることができる。
【００３８】
以上説明したように、複数のビア２１に外側ビア２１ａと内側ビア２１ｂを含ませることにより、複数のビアが導体線に接触する線幅方向の位置が最適化され、スパイラルインダクタのＱ値を向上させることができる。なお、外側ビアと内側ビアとを交互に並べても、スパイラルインダクタのＱ値を向上させることができる。
【００３９】
第１の導体線１１ａ及び第２の導体線１２が同じ多角形に近似した形状を有していてもよい。これにより、第１の導体線１１ａ及び第２の導体線１２のパターンデータのデータ量を少なくすることができる。さらに、多角形は正八角形であってもよい。これにより、第１の導体線１１ａ及び第２の導体線１２の寄生抵抗が低減され、同時に第１の導体線１１ａ及び第２の導体線１２のパターンデータのデータ量を少なくすることもできる。
【００４０】
第１の導体線１１ａ及び第２の導体線１２が同じ多角形に近似した形状を有している場合、外側ビア２１ａと内側ビア２１ｂとを多角形の辺毎に交互に並べてもよい。外側ビア２１ａと内側ビア２１ｂの入れ替え単位が明確になり、スパイラルインダクタの設計が容易になる。
（第１の変形例）
図１〜図３には、外側ビア２１ａと内側ビア２１ｂとが交互に並べられているスパイラルインダクタを示したが、本発明はこれに限定されない。本発明の実施の形態の第１の変形例として、複数のビアの第２の導体線の線幅方向の位置が徐々に変化していくスパイラルインダクタについて説明する。
【００４１】
第１の変形例に係わるスパイラルインダクタは、２以上の外側ビア２１ａ及び２以上の内側ビア２１ｂを備える。２以上の外側ビア２１ａは、第２の導体線２２の一端２２ｏｕｔから各外側ビア２１ａまでの距離に応じて、第２の導体線２２の線幅方向の中心から各外側ビア２１ａが第２の導体線２２に接触する箇所までの距離が短くなるように配列されている。そして、２以上の内側ビア２１ｂは、第２の導体線２２の他端２２ｉｎから各内側ビア２１ｂまでの距離に応じて、第２の導体線２２の線幅方向の中心から各内側ビア２１ｂが第２の導体線２２に接触する箇所までの距離が短くなるように配列されている。
【００４２】
更に、２以上の外側ビア２１ａは、第２の導体線２２の一端２２ｏｕｔから第２の導体線２２の約中間点までの範囲に並べられている。２以上の内側ビア２１ｂは、第２の導体線２２の他端２２ｉｎから第２の導体線２２の約中間点までの範囲に並べられている。
【００４３】
よって、第２の導体線２２の一端２２ｏｕｔには、第２の導体線２２の線幅方向の中心から最も遠い外側ビア２１ａが配置される。そして、第２の導体線２２の約中間点に近づくに連れて、外側ビア２１ａは第２の導体線２２の線幅方向の中心に徐々に近づいていく。一方、第２の導体線２２の他端２２ｉｎには、第２の導体線２２の線幅方向の中心から最も遠い内側ビア２１ｂが配置される。そして、第２の導体線２２の約中間点に近づくに連れて、内側ビア２１ｂは第２の導体線２２の線幅方向の中心に徐々に近づいていく。
【００４４】
また、図６に示す第２の導体線２２の線幅は１５μｍ、巻数は４、内径は１１０μｍ、膜厚は０．５７μｍであり、ビア２１の外径は０．２８μｍである。
【００４５】
その他のスパイラルインダクタの構成、例えば、略同一のらせん形状を有する第１の導体線及び第２の導体線が絶縁膜を介して積層されている点などは、図１〜図３に示したスパイラルインダクタと同じである。
【００４６】
図７は、２．００ＧＨｚ〜５．００ＧＨｚの周波数帯における、図６に示したスパイラルインダクタ、外側ビアと内側ビアを交互に並べたスパイラルインダクタ、及び中央ビアのみからなるスパイラルインダクタのＱ値の分布を示すグラフであり、発明者が計算機を用いて行ったシミュレーションの結果を示すものである。外側ビアと内側ビアを交互に並べたスパイラルインダクタ及び中央ビアのみからなるスパイラルインダクタは、ビアの位置が図６に示したスパイラルインダクタと異なる点を除き、略同一のらせん形状を有する第１の導体線及び第２の導体線が絶縁膜を介して積層されている点や、第１の導体線及び第２の導体線の線幅、巻数、内径、外径及び膜厚は、図６に示したスパイラルインダクタと同じである。
【００４７】
図７中の「実線」は、外側ビアと内側ビアを交互に並べたスパイラルインダクタのＱ値を示す。図７中の「点線」は、図６に示したスパイラルインダクタのＱ値を示す。図７中の「一点鎖線」は、複数のビア２１が中央ビアのみからなるスパイラルインダクタのＱ値を示す。
【００４８】
図７に示すように、２．００ＧＨｚ〜４．５０ＧＨｚの周波数帯において、図６に示したスパイラルインダクタ及び外側ビアと内側ビアを交互に並べたスパイラルインダクタのＱ値の各々が、中央ビアのみからなるスパイラルインダクタのＱ値よりも大きくなる。
【００４９】
以上説明したように、外側ビア２１ａと内側ビア２１ｂを交互に並べたスパイラルインダクタに限らず、外側ビア２１ａ及び内側ビア２１ｂを第２の導体線２２の線幅方向の中心からの距離が徐々に変化するように並べたスパイラルインダクタであっても、複数のビア２１が導体線に接触する線幅方向の位置が最適化され、スパイラルインダクタのＱ値を向上させることができる。
（第２の変形例）
本発明の実施の形態及びその第１の変形例では、導体線の両端部の位置や形状を除き、第１の導体線１１ａ及び第２の導体線１２の線幅、巻数、内径、外径及び膜厚がすべて等しいスパイラルインダクタについて説明したが、本発明はこれに限定されるものではない。例えば、隣接する第１の導体線１１ａ同士の隙間と隣接する第２の導体線１２同士の隙間が、第１及び第２の導体層の積層方向から見て異なる位置に配置されていてもよい。
【００５０】
図８に示すように、第２の変形例に係わるスパイラルインダクタは、第１の導体線１１ａと、第２の導体線１２と、第１の導体層及び第２の導体層の間に配置された絶縁膜１５とを備える。隣接する第１の導体線１１ａ同士の隙間Ｗ１１と隣接する第２の導体線１２同士の隙間Ｗ１２が、第１及び第２の導体層の積層方向から見て異なる位置に配置されている。その他、第１の導体線１１ａ及び第２の導体線１２の線幅、巻数及び膜厚はすべて等しい。隙間Ｗ１１と隙間Ｗ１２とはその幅は等しい。
【００５１】
第２の導体線１２の内径ＲＩ１２は第１の導体線１１ａの内径ＲＩ１１よりも長く、第２の導体線１２の外径ＲＯ１２は第１の導体線１１ａの外径ＲＯ１１よりも長い。内径ＲＩ１２と内径ＲＩ１１の差は、隙間Ｗ１２の２倍である。同様に、外径ＲＯ１２と外径ＲＯ１１の差は、隙間Ｗ１２の２倍である。
【００５２】
その他、第１の導体線１１ａと第２の導体線１２が略同一のらせん形状を有し、第１の導体線１１ａ及び第２の導体線１２が複数のビアによって電気的に接続されている点は、本発明の実施の形態及びその第１の変形例に係わるスパイラルインダクタと同じである。
【００５３】
以上説明したように、隣接する第１の導体線１１ａ同士の隙間と隣接する第２の導体線１２同士の隙間を第１及び第２の導体層の積層方向から見て異なる位置に配置することにより、第１の導体線１１ａと第２の導体線１２の間の静電容量を低くすることができるので、スパイラルインダクタのＱ値を向上させることができる。
（その他の実施の形態）
上記のように、本発明は、１つの実施形態及びその変形例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００５４】
図１〜図３には、複数のビア２１が外側ビア２１ａ及び内側ビア２１ｂのみで構成されたスパイラルインダクタを示した。しかし、複数のビア２１の一部に、外側ビア２１ａ及び内側ビア２１ｂが含まれていれば、複数のビア２１の残りの一部に、外側ビア２１ａ及び内側ビア２１ｂ以外のビア、例えば第２の導体線１２の線幅方向の中心で第２の導体線１２に接触する中央ビアが含まれていても構わない。
【００５５】
正八角形の各辺に形成されるビアの数は４つに限定されず、４以外の数であってもよい。また、外側ビア２１ａと内側ビア２１ｂの切換え単位は、正八角形の一辺毎や４つずつに限定されず、例えば、正八角形の０．５辺毎や１〜３又は５以上の整数ずつであってもよい。
【００５６】
第１の導体線１１ａ及び第２の導体線１２が正八角形に近似した形状を有する場合について説明したが、十六角形などのその他の多角形に近似した形状或いは曲線からなる形状であっても構わない。
【００５７】
略同一のらせん形状を有する導体線の数は２つである場合に限らず、３以上であっても構わない。３以上の導体線をビアによって並列に接続することにより、寄生抵抗が更に低減するのでＱ値が更に向上する。
【００５８】
第１の変形例では、第２の導体線２２の一端が第２の導体線２２の外側端部であり、第２の導体線２２の他端が第２の導体線２２の内側端部である場合について説明したが、この逆であっても構わない。つまり、第２の導体線２２の一端が第２の導体線２２の内側端部であり、第２の導体線２２の他端が第２の導体線２２の外側端部であってもよい。
【００５９】
更に、図１〜図３に示した実施例と図６に示した第１の変形例を組み合わせてもよい。例えば、第２の導体線２２の最外周において、一端２２ｏｕｔから半周分までの範囲に、第２の導体線１２の線幅方向の中心から各外側ビア２１ａまでの距離が徐々に変化するように外側ビア２１ａを配置し、残りの半周分の範囲に、第２の導体線１２の線幅方向の中心から各内側ビア２１ｂまでの距離が徐々に変化するように内側ビア２１ｂを配置する。そして、この外側ビア２１ａ及び内側ビア２１ｂの配置を、第２の導体線２２の最外周の内側に位置する一周毎に繰り返し実施してもよい。
【００６０】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態に係わるスパイラルインダクタを構成する導体線を示す上面図であり、図１（ａ）は基底の導体層に配置された基底導体線１０を示し、図１（ｂ）は第１の導体層に配置された第１の導体線１１ａ及びパッド部１１ｂを示し、図１（ｃ）は第２の導体層に配置された第２の導体線１２を示す。
【図２】本発明の実施の形態に係わるスパイラルインダクタの全体構成を示す上面図である。
【図３】図３（ａ）は図２のＡ−Ａ切断面に沿ったスパイラルインダクタの断面図であり、図３（ｂ）は図２のＢ−Ｂ切断面に沿ったスパイラルインダクタの断面図である。
【図４】図４（ａ）〜図４（ｃ）は、第１乃至第３の比較例に係わるスパイラルインダクタの構成を示す上面図である。
【図５】２．００ＧＨｚ〜５．００ＧＨｚの周波数帯における、本発明の実施例に係わるスパイラルインダクタ及び第１乃至第３の比較例に係わるスパイラルインダクタのＱ値の分布を示すグラフである。
【図６】本発明の実施の形態の第１の変形例に係わるスパイラルインダクタが備える第２の導体線２２の構成を示す上面図である。
【図７】２．００ＧＨｚ〜５．００ＧＨｚの周波数帯における、図６に示したスパイラルインダクタ、外側ビアと内側ビアを交互に並べたスパイラルインダクタ、及び中央ビアのみからなるスパイラルインダクタのＱ値の分布を示すグラフである。
【図８】本発明の実施の形態の第２の変形例に係わるスパイラルインダクタの断面構成の模式的に示す断面図である。
【符号の説明】
【００６２】
１…半導体基板
２…酸化ケイ素膜
３…保護膜
１０…基底導体線
１１ａ…第１の導体線
１１ｂ…パッド部
１２、２２、６２ｃｅ、６２ｉｎ、６２ｏｕｔ…第２の導体線
１４ａ、１４ｂ、２１…ビア
１５…絶縁膜
２１ａ…外側ビア
２１ｂ…内側ビア
２２ｉｎ…他端
２２ｏｕｔ…一端
Ｐ１〜Ｐ８…辺
Ｗ１１、Ｗ１２…隙間
【図１】
2010034248.tif 000003
【図２】
2010034248.tif 000004
【図３】
2010034248.tif 000005
【図４】
2010034248.tif 000006
【図５】
2010034248.tif 000007
【図６】
2010034248.tif 000008
【図７】
2010034248.tif 000009
【図８】
2010034248.tif 000010