(57)【要約】【課題】出力短絡保護機能を設ける場合に、短絡電流をバイパスするバイパス回路を外部に設けることなく、内部回路（内部素子）を保護できるＤＣ−ＤＣコンバータの提供。【解決手段】この発明は、直流電圧を昇圧して出力電圧を生成し、当該出力電圧の生成のために入力端子１と出力端子２との間に複数のＭＯＳトランジスタＭ１〜Ｍ４が直列接続されたＤＣ−ＤＣコンバータである。ＭＯＳトランジスタＭ４は、自己の基板電位制御用のＭＯＳトランジスタＭ４１、Ｍ４２を有する。ＤＣ−ＤＣコンバータの定常動作時にはＭＯＳトランジスタＭ４２がオンし、ＭＯＳトランジスタＭ４の基板端子に出力端子２の電位が印加される。一方、ＤＣ−ＤＣコンバータの出力短絡時にはＭＯＳトランジスタＭ４１がオンし、ＭＯＳトランジスタＭ４の基板端子に出力端子２とは反対側の電位が印加される。【選択図】図１
2010057264.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧を昇圧して出力電圧を生成し、当該出力電圧の生成のために入力端子と出力端子との間にＮ個（Ｎは２以上の整数）のスイッチングトランジスタが直列接続されるＤＣ−ＤＣコンバータにおいて、
前記Ｎ個のスイッチングトランジスタは、ドレイン端子あるいはソース端子と基板端子間に寄生ダイオード構造を有し、
前記Ｎ個のスイッチングトランジスタのうちの（Ｎ−Ｍ）個（Ｍは１以上の整数）のスイッチングトランジスタは、アノードが前記入力端子側となりカソードが前記出力端子側となる寄生ダイオードを有し、
あるいは、前記Ｎ個のスイッチングトランジスタのうちの（Ｎ−Ｍ）個（Ｍは１以上の整数）のスイッチングトランジスタは、カソードが前記入力端子側となりアノードが前記出力端子側となる寄生ダイオードを有し、
前記Ｍ個のスイッチングトランジスタの基板端子には、定常動作時に第１電位が印加され、出力短絡時に第２電位が印加されるようになっていることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記Ｍ個のスイッチングトランジスタは、
自己の基板電位として定常動作時に第１電圧を選択する第１トランジスタと、
自己の基板電位として出力短絡時に第２電圧を選択する第２トランジスタと、
を含むことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記出力端子の出力電圧に基づいて定常動作状態または出力短絡状態のいずれかを検出する検出手段と、
前記検出手段が定常動作状態を検出したときには前記第１トランジスタをオンにし、前記検出手段が出力短絡状態を検出したときには前記第２トランジスタをオンにする制御手段と、
をさらに備えることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記検出手段は、
前記出力電圧を分圧して分圧電圧を出力する分圧手段と、
前記分圧手段の分圧電圧を基準電圧と比較し、当該比較結果に基づいて出力短絡状態のときに出力短絡信号を出力する比較手段と、
前記比較手段から出力される出力短絡信号の出力継続時間を計測し、当該計測値が所定値以上の場合に前記第２トランジスタをオンにする信号を出力する計測手段と、
を備えることを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記出力端子に流れる出力電流に基づいて出力短絡状態を検出する検出手段と、
前記検出手段が出力短絡状態を検出しないときには前記第１トランジスタをオンにし、前記検出手段が出力短絡状態を検出したときには前記第２トランジスタをオンにする制御手段と、
をさらに備えることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記検出手段は、
前記出力端子に流れる出力電流を電圧に変換する電流センスアンプと、
前記電流センサアンプの出力電圧を基準電圧と比較し、当該比較結果に基づいて出力短絡状態のときに出力短絡信号を出力する比較手段と、
前記比較手段から出力される出力短絡信号の出力継続時間を計測し、当該計測値が所定値以上の場合に前記第２トランジスタをオンさせるためのトリガ信号を出力する計測手段と、
前記計測手段から出力される前記第２トランジスタをオンさせるためのトリガ信号から前記第２トランジスタをオンにする信号を生成し保持するラッチ回路と、
を備えることを特徴とする請求項５に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ方式のＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
従来、この種のＤＣ−ＤＣコンバータの一例として、図７に示す構成の回路が知られている。
図７のＤＣ−ＤＣコンバータは、正方向４倍昇圧回路であって、入力端子１に印加される直流電源４の入力電圧ＶＩＮを４倍に昇圧し、この昇圧した電圧を出力端子２から出力電圧ＶＯＵＴとして出力するようになっている。
このため、図７のＤＣ−ＤＣコンバータは、図示のように、スイッチングトランジスタであるＭＯＳトランジスタＭ１〜Ｍ８と、昇圧用のコンデンサＣ１〜Ｃ３と、出力コンデンサＣＯと、インバータ３と、を備えている。ここで、ＭＯＳトランジスタＭ１〜Ｍ４、Ｍ５、Ｍ７はＰ型のＭＯＳトランジスタであり、ＭＯＳトランジスタＭ６、Ｍ８はＮ型のＭＯＳトランジスタである。
【０００３】
ＭＯＳトランジスタＭ２、Ｍ４、Ｍ５、Ｍ６は、クロック信号ＣＬＫによってオンオフ動作するようになっている。また、ＭＯＳトランジスタＭ１、Ｍ３、Ｍ７、Ｍ８は、クロック信号ＣＬＫをインバータ３で反転した反転信号によってオンオフ動作するようになっている。
このような構成の図７のＤＣ−ＤＣインバータでは、第１の期間と第２の期間の動作を交互に繰り返す。
すなわち、第１の期間には、ＭＯＳトランジスタＭ１、Ｍ３、Ｍ６、Ｍ７がオンになり、ＭＯＳトランジスタＭ２、Ｍ４、Ｍ５、Ｍ８がオフになる。一方、第２の期間には、ＭＯＳトランジスタＭ２、Ｍ４、Ｍ５、Ｍ８がオンになり、ＭＯＳトランジスタＭ１、Ｍ３、Ｍ６、Ｍ７がオフになる。
【０００４】
このため、第１の期間では、入力電圧ＶＩＮ（例えば５Ｖ）によりコンデンサＣ１が充電され、その充電電圧５ＶがコンデンサＣ１の端子電圧Ｃ１Ｐとなる。このとき、コンデンサＣ２は前回の充電により１０Ｖになっており、これに入力電圧５Ｖが加算されて１５Ｖとなり、この１５ＶがコンデンサＣ３に充電されて充電電圧１５Ｖが端子電圧Ｃ３Ｐとなる。
一方、第２の期間では、入力電圧５ＶにコンデンサＣ１の電圧５Ｖが加算され、コンデンサＣ１の端子電圧Ｃ１Ｐが１０Ｖになり、これによりコンデンサＣ２が１０Ｖまで充電される。このとき、コンデンサＣ３は前回の充電により１５Ｖになっており、これに入力電圧５Ｖが加算されて２０Ｖとなり、この２０Ｖが出力端子２の出力電圧ＶＯＵＴとなる。
【０００５】
ところで、図７のＤＣ−ＤＣコンバータでは、入力端子１と出力端子との間に、ＭＯＳトランジスタＭ１〜Ｍ４が直列に接続されている。また、ＭＯＳトランジスタＭ１〜Ｍ４は、図示のようにドレイン端子と基板端子間に寄生ダイオードＤ１〜Ｄ４を有する。
このため、例えばＭＯＳトランジスタＭ１〜Ｍ４がオフ状態であっても、出力端子２が何らかの理由で短絡状態になると、寄生ダイオードＤ１〜Ｄ４は順方向の接続状態となって入力端子１と出力端子２の間に、すなわち回路（具体的には集積回路）内に過大な電流が流れる。このため、アルミ配線の溶断、あるいはデバイスの破壊に至るということが考えられる。
【０００６】
このような課題を解消するために、例えば特許文献１に記載の発明が知られている。
特許文献１に記載の発明は、チャージポンプ回路の出力端に接続された負荷が接地電圧に短絡したときに、チャージポンプ回路の前段にフの字特性を持った短絡保護回路を有する定電圧回路を設けて、かつチャージポンプ回路内を流れる短絡電流をバイパスするスイッチング回路を設けるようにしたものである。
しかし、特許文献１に記載の発明では、チャージポンプ回路の前段にフの字特性を持った短絡保護回路を有する定電圧回路を設ける必要があり、チャージポンプ回路の出力端に接続された負荷が接地電圧に短絡したときに、その短絡電流をバイパスする回路をチャージポンプ回路の外部に設ける必要があり、このためにバイパス用の配線が必要になる。
【特許文献１】特開平５−２７６０１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、出力短絡保護機能を設ける場合に、チャージポンプ回路の前段にフの字特性を持った短絡保護回路を有する定電圧回路を設ける必要がなく、短絡電流をバイパスするバイパス回路を外部に設けることなく、内部回路（内部素子）を保護することが可能なＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【０００８】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のような構成からなる。
第１の発明は、直流電圧を昇圧して出力電圧を生成し、当該出力電圧の生成のために入力端子と出力端子との間にＮ個（Ｎは２以上の整数）のスイッチングトランジスタが直列接続されるＤＣ−ＤＣコンバータにおいて、前記Ｎ個のスイッチングトランジスタは、ドレイン端子あるいはソース端子と基板端子間に寄生ダイオード構造を有し、前記Ｎ個のスイッチングトランジスタのうちの（Ｎ−Ｍ）個（Ｍは１以上の整数）のスイッチングトランジスタは、アノードが前記入力端子側となりカソードが前記出力端子側となる寄生ダイオードを有し、あるいは、前記Ｎ個のスイッチングトランジスタのうちの（Ｎ−Ｍ）個（Ｍは１以上の整数）のスイッチングトランジスタは、カソードが前記入力端子側となりアノードが前記出力端子側となる寄生ダイオードを有し、前記Ｍ個のスイッチングトランジスタの基板端子には、定常動作時に第１電位が印加され、出力短絡時に第２電位が印加されるようになっている。
【０００９】
第２の発明は、第１の発明において、前記Ｍ個のスイッチングトランジスタは、自己の基板電位として定常動作時に第１電圧を選択する第１トランジスタと、自己の基板電位として出力短絡時に第２電圧を選択する第２トランジスタと、を含む。
第３の発明は、第２の発明において、前記出力端子の出力電圧に基づいて定常動作状態または出力短絡状態のいずれかを検出する検出手段と、前記検出手段が定常動作状態を検出したときには前記第１トランジスタをオンにし、前記検出手段が出力短絡状態を検出したときには前記第２トランジスタをオンにする制御手段と、をさらに備える。
【００１０】
第４の発明は、第３の発明において、前記検出手段は、前記出力電圧を分圧して分圧電圧を出力する分圧手段と、前記分圧手段の分圧電圧を基準電圧と比較し、当該比較結果に基づいて出力短絡状態のときに出力短絡信号を出力する比較手段と、前記比較手段から出力される出力短絡信号の出力継続時間を計測し、当該計測値が所定値以上の場合に前記第２トランジスタをオンにする信号を出力する計測手段と、を備える。
第５の発明は、第２の発明において、前記出力端子に流れる出力電流に基づいて出力短絡状態を検出する検出手段と、前記検出手段が出力短絡状態を検出しないときには前記第１トランジスタをオンにし、前記検出手段が出力短絡状態を検出したときには前記第２トランジスタをオンにする制御手段と、をさらに備える。
【００１１】
第６の発明は、第５の発明において、前記検出手段は、前記出力端子に流れる出力電流を電圧に変換する電流センスアンプと、前記電流センサアンプの出力電圧を基準電圧と比較し、当該比較結果に基づいて出力短絡状態のときに出力短絡信号を出力する比較手段と、前記比較手段から出力される出力短絡信号の出力継続時間を計測し、当該計測値が所定値以上の場合に前記第２トランジスタをオンさせるためのトリガ信号を出力する計測手段と、前記計測手段から出力される前記第２トランジスタをオンさせるためのトリガ信号から前記第２トランジスタをオンにする信号を生成し保持するラッチ回路と、を備える。
このような構成の本発明によれば、出力短絡保護機能を設ける場合に、チャージポンプ回路の前段にフの字特性を持った短絡保護回路を有する定電圧回路を設ける必要がなく、短絡電流をバイパスするバイパス回路を外部に設けることなく、内部回路（内部素子）を保護することが可能になる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態について、図面を参照して説明する。
（第１実施形態）
本発明の第１実施形態のＤＣ−ＤＣコンバータは、図７に示す回路を基本とし、図７の回路に図１に示すような出力短絡保護機能を追加したものである。
図１は、図７のＤＣ−ＤＣコンバータの入力端子１と出力端子２との間に直列接続される、スイッチングトランジスタであるＭＯＳトランジスタＭ１〜Ｍ４の部分のみを抜き出したものであり、その一部に出力短絡保護機能が追加されている。
このため、第１実施形態は、出力短絡の有無に応じてＭＯＳトランジスタＭ４に供給される基板電位を変更（制御）できるように、ＭＯＳトランジスタＭ４は基板電位制御用のＭＯＳトランジスタＭ４１、Ｍ４２を備えている。
また、この第１実施形態は、ＭＯＳトランジスタＭ４１、４２のオンオフ制御を出力短絡に応じて行うために、図１に示すように、出力電圧検出回路１１と、コンパレータ（比較回路）１２と、ナンド回路（ＮＡＮＤ回路）１３と、基板電位制御回路１４と、を備えている。
【００１３】
出力電圧検出回路１１は、出力電圧ＶＯＵＴを検出する回路であり、出力電圧ＶＯＵＴを分圧抵抗Ｒ１、Ｒ２で分圧する。この分圧電圧は、コンパレータ１２の反転入力端子（−端子）に供給される。
コンパレータ１２は、出力電圧検出回路１１の分圧電圧を基準電圧ＶＲと比較し、分圧電圧が基準電圧ＶＲ以下の場合、すなわちＤＣ−ＤＣコンバータの出力短絡の場合にＨレベルを出力する。また、コンパレータ１２は、分圧電圧が基準電圧ＶＲ以上の場合、すなわち出力短絡ではなく定常動作（通常の昇圧動作）の場合にはＬレベルを出力する。
ナンド回路１３は、ソフトスタート期間終了信号によってコンパレータ１２の出力信号を制御する。ソフトスタート期間終了信号は、ＤＣ−ＤＣコンバータの起動時にソフトスタート期間Ｔ１だけＬレベルであり、ソフトスタート期間Ｔ１の経過後にＨレベルとなる信号である。このため、ナンド回路１３の出力信号は、ソフトスタート期間Ｔ１の経過後に、ＤＣ−ＤＣコンバータの出力短絡があってコンパレータ１２の出力信号がＨレベルになる場合に、Ｌレベルになる。
【００１４】
基板電位制御回路１４は、ナンド回路１３の出力信号に基づいてＭＯＳトランジスタＭ４１、Ｍ４２を選択的にオンする。すなわち、基板電位制御回路１４は、ソフトスタート期間Ｔ１は、ＭＯＳトランジスタＭ４２をオンにする。ソフトスタート期間Ｔ１の経過後、コンパレータ１２の出力信号がＨレベルであってＤＣ−ＤＣコンバータが出力短絡の場合に、ＭＯＳトランジスタＭ４１をオンにする。これにより、ＭＯＳトランジスタＭ４の基板端子（サブストレート端子）には、ＭＯＳトランジスタＭ３のソース端子の電位が印加される。
一方、コンパレータ１２の出力信号がＬレベルであってＤＣ−ＤＣコンバータが定常動作の場合に、ＭＯＳトランジスタＭ４２をオンにする。これにより、ＭＯＳトランジスタＭ４の基板端子には、出力端子２の電位が印加される。
【００１５】
次に、基板電位制御回路１４の具体的な回路構成について、図２を参照しながら説明する。
基板電位制御回路１４は、図２に示すように、ＭＯＳトランジスタＭ１１、Ｍ１２と、抵抗Ｒ３、Ｒ４と、インバータ１４１と、を備えている。
ＭＯＳトランジスタＭ１１のゲートには、ナンド回路１３の出力信号をインバータ１４１で反転した信号が供給される。ＭＯＳトランジスタＭ１１のソースは接地されている。ＭＯＳトランジスタＭ１１のドレインは、ＭＯＳトランジスタＭ４１のゲートに接続されるとともに、抵抗Ｒ３を介して出力電圧ＶＯＵＴが印加されるようになっている。
ＭＯＳトランジスタＭ１２のゲートには、ナンド回路１３の出力信号が供給される。ＭＯＳトランジスタＭ１２のソースは接地されている。ＭＯＳトランジスタＭ１２のドレインは、ＭＯＳトランジスタＭ４２のゲートに接続されるとともに、抵抗Ｒ４を介して出力電圧ＶＯＵＴが印加されるようになっている。
【００１６】
次に、ＭＯＳトランジスタＭ４およびＭＯＳトランジスタＭ４１、Ｍ４２の構造について、図３を参照して説明する。
Ｐ型の半導体基板３０１の表面にＮ型ウェル領域３０２が形成され、このＮ型ウェル領域３０２内に、ＭＯＳトランジスタＭ４およびＭＯＳトランジスタＭ４１、Ｍ４２が形成されるとともに、Ｎ型ウェル領域３０２に電位供給するための高濃度Ｎ＋領域３０３を有する。
ＭＯＳトランジスタＭ４は、高濃度Ｐ＋領域３０４と、高濃度Ｐ＋領域３０５と、ゲート電極３０６とからなる。ＭＯＳトランジスタＭ４１は、高濃度Ｐ＋領域３０７のドレインと、高濃度Ｐ＋領域３０８のソースと、ゲート電極３０９とからなる。ＭＯＳトランジスタＭ４２は、高濃度Ｐ＋領域３１０のドレインと、高濃度Ｐ＋領域３０８のソースと、ゲート電極３１１とからなる。
【００１７】
次に、第１実施形態の動作例について、図１、図２、図４などを参照して説明する。
いま、第１実施形態に係るＤＣ−ＤＣコンバータが起動されると、この起動開始に伴って、ナンド回路１３に供給されるソフトスタート期間終了信号がＬレベルとなり、このＬレベルがソフトスタート期間Ｔ１だけ継続される。
ソフトスタート期間Ｔ１の間、コンパレータ１２の出力信号に関係なくソフトスタート期間Ｔ１中はソフトスタート期間終了信号がＬレベルのため、ナンド回路１３の出力信号はＨレベルとなる。このため、図２に示す基板電圧制御回路１４のＭＯＳトランジスタＭ１２はオンになるので、ＭＯＳトランジスタＭ４２はオンになる。このときのＭＯＳトランジスタＭ４の等価回路は、図４（Ａ）に示すような状態になる。
【００１８】
そして、ソフトスタート期間Ｔ１を経過すると、ソフトスタート期間終了信号はＬレベルからＨレベルになり、以後、Ｈレベルを維持する。
コンパレータ１２は、出力電圧検出回路１１の分圧電圧を基準電圧ＶＲと比較し、この比較結果に応じた出力信号を出力する。すなわち、コンパレータ１２は、分圧電圧が基準電圧ＶＲ以上の場合、定常動作の場合にはＬレベルを出力する。一方、分圧電圧が基準電圧ＶＲ以下の場合、すなわち出力短絡の場合にＨレベルを出力する。
ナンド回路１３の出力信号は、コンパレータ１２の出力信号がＬレベルであって、ＤＣ−ＤＣコンバータが定常動作の場合には、Ｈレベルとなる。このため、図２に示す基板電圧制御回路１４のＭＯＳトランジスタＭ１２はオンになるので、ＭＯＳトランジスタＭ４２はオンになる。このときのＭＯＳトランジスタＭ４の等価回路は、図４（Ａ）に示すような状態になり、ＭＯＳトランジスタＭ４の基板端子には、出力端子２の電位が印加される。
【００１９】
これにより、ＤＣ−ＤＣコンバータが定常動作の場合には、ＭＯＳトランジスタＭ４の寄生ダイオードＤ４の向きは、ＭＯＳトランジスタＭ１〜Ｍ３の寄生ダイオードＤ１〜Ｄ３の向きと同様になる。このため、ＭＯＳトランジスタＭ４は、ＭＯＳトランジスタＭ１〜Ｍ３と同様に昇圧動作を行うことができる。
一方、ナンド回路１３の出力信号は、コンパレータ１２の出力信号がＨレベルであって、ＤＣ−ＤＣコンバータが出力短絡した場合には、Ｌレベルとなる。このため、図２に示す基板電圧制御回路１４のＭＯＳトランジスタＭ１１がオンになるので、ＭＯＳトランジスタＭ４１はオンになる。このときのＭＯＳトランジスタＭ４の等価回路は、図４（Ｂ）に示すような状態になり、ＭＯＳトランジスタＭ４の基板端子には、出力端子２とは反対側の端子に接続される。
【００２０】
これにより、ＤＣ−ＤＣコンバータの出力が短絡した場合、ＤＣ−ＤＣコンバータの内部回路を構成するＭＯＳトランジスタＭ１〜Ｍ４のうち、ＭＯＳトランジスタＭ１〜Ｍ３の寄生ダイオードＤ１〜Ｄ３は順方向に接続されるが、ＭＯＳトランジスタＭ４の寄生ダイオードＤ４は逆方向に接続されるので、短絡電流がスイッチングトランジスタの寄生構造によりＩＣ内部に流れることを防止できる。
以上のように、第１実施形態によれば、出力短絡保護機能を設ける場合に、内部に流れる短絡電流をバイパスするバイパス回路を外部に設ける必要がなく、内部回路（内部素子）を保護することができる。
また、第１実施形態では、チャージポンプ回路の前段にフの字特性を持った短絡保護回路を有する定電圧回路を設ける必要がないので、出力短絡保護機能を設ける場合にその分の面積が不要となって、省面積、低コストで出力短絡保護機能を実現できる。
【００２１】
（第２実施形態）
本発明の第２実施形態のＤＣ−ＤＣコンバータは、図７に示す回路を基本とし、この回路に図５に示すような出力短絡保護機能を追加したものである。
この第２実施形態が図１の第１実施形態の構成と異なるのは、第１実施形態では出力短絡を出力端子２の出力電圧ＶＯＵＴを用いて検出するようにしたのに対し、第２実施形態では出力短絡を出力端子２に流れる電流Ｉを用いて検出するようにした点にある。
このため、第２実施形態は、ＭＯＳトランジスタＭ４１、４２のオンオフ制御を出力短絡に応じて行うために、図５に示すように、電流検出回路１５と、ナンド回路（ＮＡＮＤ回路）１３と、短絡検出信号保持回路１６と、基板電位制御回路１４と、を備えている。
【００２２】
すなわち、第２実施形態は、図１の出力電圧検出回路１１およびコンパレータ１２を図５の電流検出回路１５に置き換えたものである。同一の構成要素には同一符号を付してその説明をできるだけ省略する。
電流検出回路１５は、出力端子２に流れる電流、すなわち出力端子２とＭＯＳトランジスタＭ４との間に接続される電流検出抵抗Ｒ５に流れる電流Ｉを検出する。そして、その検出電流Ｉが所定値以下であって、ＤＣ−ＤＣコンバータが定常動作の場合には、Ｌレベルの出力信号を出力する。一方、その検出電流Ｉが所定値以上であって、ＤＣ−ＤＣコンバータが出力短絡の場合には、Ｈレベルの出力信号を出力する。
【００２３】
ナンド回路１３は、ソフトスタート期間終了信号によって電流検出回路１５の出力信号を制御する。ソフトスタート期間終了信号は、ＤＣ−ＤＣコンバータの起動時にソフトスタート期間Ｔ１だけＬレベルであり、ソフトスタート期間Ｔ１の経過後にＨレベルとなる信号である。このため、ナンド回路１３の出力信号は、ソフトスタート期間Ｔ１の経過後に、ＤＣ−ＤＣコンバータの出力短絡があって、電流検出回路１５の出力信号がＨレベルになる場合に、Ｌレベルになる。
短絡検出信号保持回路１６は、ラッチ回路構成になっており、ソフトスタート期間内はＨレベル出力を基板電位制御回路１４に出力する。ソフトスタート期間終了後は、ナンド回路１３の出力がＨレベルの場合は、Ｈレベル出力を基板電位制御回路１４に出力する。出力端子２が短絡して短絡電流が流れ、ナンド回路１３の出力がＬレベルになった場合はＬレベル出力を基板電位制御回路１４に出力する。短絡電流が流れなくなりナンド回路１３の出力がＨレベルに復帰しても、短絡検出信号保持回路１６はＬレベル出力を維持して基板電位制御回路１４に出力し続ける。
【００２４】
基板電位制御回路１４は、短絡検出信号保持回路１６の出力信号に基づいてＭＯＳトランジスタＭ４１、Ｍ４２を選択的にオンする。すなわち、基板電位制御回路１４は、短絡検出信号保持回路１６の出力信号がＬレベルであってＤＣ−ＤＣコンバータが出力短絡の場合に、ＭＯＳトランジスタＭ４１をオンにする。また、短絡検出信号保持回路１６の出力信号の出力信号がＨレベルであってＤＣ−ＤＣコンバータが定常動作の場合に、ＭＯＳトランジスタＭ４２をオンにする。
【００２５】
次に、電流検出回路１５の具体的な構成について、図６を参照して説明する。
この電流検出回路１５は、図６に示すように、電流センスアンプ１５１と、コンパレータ１５２と、を備えている。
電流センスアンプ１５１は、電流検出抵抗Ｒ５に流れる電流Ｉを電圧値に変換し、変換した電圧を増幅して出力電圧を出力する。このため、電流センスアンプ１５１の２つの入力端子は、電流検出抵抗Ｒ５の両端に接続されている。電流センスアンプ１５１の出力電圧は、コンパレータ１５２の非反転入力端子（＋入力端子）に供給される。
【００２６】
このような構成の電流センスアンプ１５１は、ＤＣ−ＤＣコンバータが定常動作の場合には所定範囲の出力電圧となり、ＤＣ−ＤＣコンバータが出力短絡の場合には過大な短絡電流が流れて出力電圧がその所定範囲よりも相対的に相当に大きくなる。
コンパレータ１５２は、電流センスアンプ１５１の出力電圧を基準電圧ＶＲと比較し、その出力電圧が基準電圧ＶＲ以上の場合、すなわち出力短絡の場合にＨレベルを出力する。また、コンパレータ１５２は、その出力電圧が基準電圧ＶＲ以下の場合、すなわち出力短絡ではなく定常動作の場合にはＬレベルを出力する。
以上のような第２実施形態によれば、第１実施形態と同様の作用・効果を実現することができる。
【００２７】
（第１、第２実施形態の変形例）
次に、第１実施形態の変形例について、図１を参照して説明する。
この第１実施形態の変形例は、図１のコンパレータ１２の出力端子とナンド回路１３の入力端子との間に、計測回路を設けるようにした。
この計測回路は、コンパレータ１２からの出力信号としてＨレベルの信号が出力されたとき、すなわちコンパレータ１２から出力短絡を示す旨のＨレベルの信号が出力されたときに、その信号の継続時間を計測し、この計測値が所定値以上になったときに、Ｈレベルの信号を出力する。
このため、第１実施形態の変形例によれば、ＤＣ−ＤＣコンバータの出力電圧のノイズによる影響などを受けずに出力短絡を確実に検出し、出力短絡を検出したときには基板電位制御回路１４がＭＯＳトランジスタＭ４１をオンできる。
【００２８】
次に、第２実施形態の変形例について、図５を参照して説明する。
この第２実施形態の変形例は、図５の電流検出回路１５の出力端子とナンド回路１３の入力端子との間に、計測回路を設けるようにした。
この計測回路は、電流検出回路１５からの出力信号としてＨレベルの信号が出力されたとき、すなわち電流検出回路１５から出力短絡を示す旨のＨレベルの信号が出力されたときに、その信号の継続時間を計測し、この計測値が所定値以上になったときに、Ｈレベルの信号を出力する。
このため、第２実施形態の変形例によれば、ＤＣ−ＤＣコンバータの出力電圧のノイズによる影響などを受けずに出力短絡を確実に検出し、出力短絡を検出したときには基板電位制御回路１４がＭＯＳトランジスタＭ４１をオンできる。
【００２９】
（その他の実施形態）
上記の実施形態では、ＤＣ−ＤＣコンバータの入力端子１と出力端子２との間に直列接続されるＭＯＳトランジスタＭ１〜Ｍ４のうち、ＭＯＳトランジスタＭ４のみについて出力短絡保護機能を設けるようにした。
しかし、出力短絡保護機能は、ＭＯＳトランジスタＭ１〜Ｍ４のうちの何れか１つに設ければ良い。また、ＭＯＳトランジスタＭ１〜Ｍ４のうちの所定の２つ以上に設けても良い。この場合には、その個数に応じて基板電位制御回路１４を追加すれば良い（図１参照）。
また、上記の実施形態は、正の４倍昇圧回路の場合について説明したが、正の２倍昇圧や正の３倍昇圧などの場合についても適用可能である。
【００３０】
また、上記の実施形態は、入力端子ＶＩＮと出力端子ＶＯＵＴ間に直列接続されたＰチャネルトランジスタを使用した正方向昇圧回路の場合について説明したが、入力端子ＶＩＮと出力端子ＶＯＵＴ間に直列接続されたＮチャネルトランジスタを使用した負方向昇圧回路についても適用可能である。
この場合には、Ｎチャネルトランジスタはドレイン端子と基板端子間に寄生ダイオード構造を有し、その寄生ダイオードの向きは、上記の実施形態のＰチャネルトランジスタの寄生ダイオードの向きとは逆になる。
【図面の簡単な説明】
【００３１】
【図１】本発明のＤＣ−ＤＣコンバータの第１実施形態の出力短絡保護機能に係る部分の構成を示す図である。
【図２】基板電位制御回路の具体例を示す回路図である。
【図３】ＭＯＳトランジスタＭ４およびＭＯＳトランジスタＭ４１、Ｍ４２の構造例を示す断面図である。
【図４】ＭＯＳトランジスタＭ４の動作時の等価回路である。
【図５】本発明のＤＣ−ＤＣコンバータの第２実施形態の出力短絡保護機能に係る部分の構成を示す図である。
【図６】電流検出回路の具体例を示す回路図である。
【図７】従来装置の一例を示す回路図である。
【符号の説明】
【００３２】
１・・・入力端子、２・・・出力端子、１１・・・出力電圧検出回路、１２・・・コンパレータ、１３・・・ナンド回路、１４・・・基板電位制御回路、１５・・・電流検出回路、Ｍ１〜Ｍ４・・・スイッチング用のＭＯＳトランジスタ、Ｍ４１、Ｍ４２・・・基板電位制御用のＭＯＳトランジスタ。
【図１】
2010057264.tif 000003
【図２】
2010057264.tif 000004
【図３】
2010057264.tif 000005
【図４】
2010057264.tif 000006
【図５】
2010057264.tif 000007
【図６】
2010057264.tif 000008
【図７】
2010057264.tif 000009