【手続補正書】
【提出日】平成17年3月31日(2005.3.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】      明細書
【発明の名称】  データ多重化装置における情報信号ビットの多重分離方式
【特許請求の範囲】
【請求項１】  複数の交換機間の情報をデータ多重化装置を介して転送する際に、前記データ多重化装置は、交換機間の制御に用いられる情報信号ビットを速度変換する前のフレームから抽出し、該情報信号ビットを速度変換したフレームの空き領域に挿入して装置内部で転送した後、データを多重化する際に情報信号ビットを再び抽出して、さらに抽出した情報信号ビットをデータを多重化したフレームの所定領域にマルチフレームのフレームビットとして挿入することを特徴とするデータ多重化装置における情報信号ビットの多重分離方式。
【請求項２】  所定の交換機を介して供給される加入者端末からの伝送データをデータ多重化装置により多重化して所定の伝送路に伝送する際に、交換機間の制御に用いられる情報信号ビットを前記データ多重化装置により所定のフレームに多重化して伝送するデータ多重化装置における情報信号ビットの多重分離方式であって、
前記データ多重化装置は、前記交換機を介して供給される端末側からの伝送データをそのフレーム速度よりも高速なシステム共通のフレーム速度に変換する端末側インタフェースと、該端末側インタフェースからのそれぞれのフレームの伝送データをタイムスロット処理して多重分離するタイムスロット処理部と、該タイムスロット処理部からの伝送データを伝送路のフレーム速度に変換して伝送する伝送路側インタフェースとを含み、
前記交換機からの情報信号ビットは、伝送データが搭載された所定のフレームにマルチフレームのフレームビットとして付加されて前記データ多重化装置に供給され、
該情報信号ビットを含む前記交換機からのフレームを受けたデータ多重化装置では、前記端末側インタフェースにより、マルチフレームの情報信号ビットをそれぞれ所定のフレームから抽出した後に、そのフレームを速度変換し、さらに抽出した情報信号ビットを速度変換したフレームのそれぞれの伝送データに対応する空きデータ領域に挿入して前記タイムスロット処理部に供給し、
該情報信号ビットを挿入したフレームを受けたタイムスロット処理部では、そのフレームの伝送データおよび情報信号ビットを所定のタイムスロット処理により多重化して前記伝送路側インタフェースに供給し、
該多重化したフレームを受けた伝送路側インタフェースでは、そのフレームのデータ領域から情報信号ビットを抽出した後に、そのフレームを伝送路側のフレーム速度に変換し、さらに抽出した情報信号ビットを伝送路側のフレームにマルチフレームのフレームビットとして挿入して伝送路に送出することを特徴とするデータ多重化装置における情報信号ビットの多重分離方式。
【請求項３】  請求項２に記載の情報信号ビットの多重分離方式において、
前記データ多重化装置は、所定の伝送路から前記伝送路側インタフェースに所定のフレームを受けた際に、前記伝送路側インタフェースにより、マルチフレームの情報信号ビットをそれぞれ所定のフレームから抽出した後に、そのフレームを速度変換し、さらに抽出した情報信号ビットを速度変換したフレームのそれぞれの伝送データに対応する空きデータ領域に挿入して前記タイムスロット処理部に供給し、
該情報信号ビットを挿入したフレームを受けたタイムスロット処理部では、そのフレームの伝送データおよび情報信号ビットを所定のタイムスロット処理により分離して前記端末側インタフェースに供給し、
該分離したフレームを受けた端末側インタフェースでは、そのフレームのデータ領域から情報信号ビットを抽出した後に、そのフレームを交換機側のフレーム速度に変換し、さらに抽出した情報信号ビットを交換機側のフレームにマルチフレームのフレームビットとして挿入して交換機に供給することを特徴とするデータ多重化装置における情報信号ビットの多重分離方式。
【請求項４】  請求項２または請求項３に記載の情報信号ビットの多重分離方式において、
前記タイムスロット処理部において処理するシステム共通のフレーム速度は、前記伝送路側のフレーム速度の少なくとも２倍以上の速度であることを特徴とするデータ多重化装置における情報信号ビットの多重分離方式。
【請求項５】  請求項４に記載の情報信号ビットの多重分離方式において、
前記端末側インタフェースまたは前記伝送路側インタフェースは、所定のフレームから抽出した情報信号ビットを速度変換したフレームにおけるデータ領域の後半部位のそれぞれの伝送データに対応した位置に挿入することを特徴とするデータ多重化装置における情報信号ビットの多重分離方式。
【請求項６】  請求項５に記載の情報信号ビットの多重分離方式において、
前記端末側インタフェースまたは前記伝送路側インタフェースは、所定のフレームから情報信号ビットを抽出した際に、所定のマルチフレーム毎の情報信号ビットを次の対応のマルチフレームまで蓄積して、それぞれの期間蓄積した情報信号ビットを速度変換したフレームのデータ領域のそれぞれのタイムスロットの所定ビットに挿入することを特徴とするデータ多重化装置における情報信号ビットの多重分離方式。
【請求項７】  請求項２ないし請求項６のいずれかに記載の情報信号ビットの多重分離方式において、
前記交換機または伝送路からのマルチフレームのフレームビットは、加入者端末または交換機の状態を表わすステータス情報を含み、前記データ多重化装置は、情報信号ビットとともにステータス情報をマルチフレームの領域から抽出して、速度変換したフレームの空きデータ領域に挿入して多重分離し、再び多重分離したフレームから抽出してマルチフレームのフレームビットに挿入することを特徴とするデータ多重化装置における情報信号ビットの多重分離方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ多重化装置における情報信号ビットの多重分離方式に係り、特に、たとえば交換機間の制御情報を伝送する際に用いて好適なデータ多重化装置における情報信号ビットの多重分離方式に関するものである。
【０００２】
【従来の技術】
周知のように、たとえば公衆電気通信網の交換局では、複数の加入者端末からの伝送データを交換機により所望の方路にスイッチングし、さらに所定の方路毎の伝送データをデータ多重化装置により多重化して所望の伝送路を介して相手交換局に伝送している。その際、交換機等の制御情報を伝達する方式として、たとえば回線交換等の呼制御に用いられるＮＯ．７信号方式などの共通線信号方式が知られている。
【０００３】
従来、共通線信号方式に適用される多重化装置として、たとえば、ＰＣＭ−３ＢＭＵＸと呼ばれる多重化装置が用いられていた。このような多重化装置では、交換機からの情報チャネルの伝送データと信号チャネルの共通線信号をそれぞれのチャネル毎に多重化して、多重化した伝送データを他の交換機あるいは中継網に伝送し、共通線信号を他の交換機あるいは共通線信号網を介して相手交換局に伝達して、その回線制御あるいは交換機間の制御に用いていた。ちなみに、このＰＣＭ−３ＢＭＵＸは、交換機の共通線多重化の他に、携帯電話などのＨＬＲ（ホームロケーションレジスタ）用多重化、メールサービス用多重化、あるいはＷＥＢサービス用多重化などのアプリケーションなどにも適用されており、個別サービス毎に用いられる交換機間の信号ビットの多重分離も可能としていた。
【０００４】
一方、回線制御などの呼制御の必要がない、専用線などに用いられるデータ多重化装置では、信号チャネルを用いず、単にフレームの伝送データのみを多重分離して伝送するデータ多重化装置が用いられている。このようなデータ多重化装置として、たとえば、端末側のデータ速度または伝送路のデータ速度に応じて端末側および伝送路側のインタフェースを取り替え可能なユニット式のデータ多重化装置が知られている。具体的には、このデータ多重化装置は、端末からのデータを多重の際の速度に変換する端末側ユニットと、端末側ユニットからのデータを所定のフレームに多重化する共通部と、共通部により多重化されたフレームを伝送路の速度に変換して伝送する伝送路側ユニットとを含む構成であった。この場合、たとえば、共通部を６Ｍｂｐｓ固定として、端末側にそれぞれ６４ｋｂｐｓ〜６Ｍｂｐｓのうち端末の速度に応じた端末側ユニットを複数装着し、それらの多重度に応じた専用線の速度に対して、たとえば１．５Ｍｂｐｓ〜６Ｍｂｐｓの伝送路側ユニットを装着して、それぞれのフレーム速度に対応していた。
【０００５】
【発明が解決しようとする課題】
ところが、音声系およびデータ系の統合が図られ、複数の異なるサービスの交換機からの伝送データを同一の多重化装置により多重化して伝送することが考えられている。そこで、本願発明者は、異なるインタフェースを持った交換機の伝送データを直収（途中でＩＦ交換機等を介さず）で装置に引き込み、多重化できるようユニットの取り替えにより対応することができるデータ多重化装置を適用することを考えた。その際、回線交換などの呼制御に用いられる共通線信号は、たとえば多重フレームの所定のタイムスロットにたとえばＤチャネル信号などの信号チャネルとして確保して、伝送データと同様にタイムスロット処理して、多重分離することが考えられる。しかしながら、個別サービス毎の信号ビット（以下、情報信号ビットという）は、それぞれの交換機からのフレーム毎に終端して処理しなければならないため、伝送データと同様に取り扱うことができず後者のデータ多重化装置では有効に多重分離して相手交換局に伝達することができなかった。また、専用線サービスにおいてもデータ通信のみならず、音声系を同一の多重化装置により取り扱う場合など、あるいは複数対地間においてチャネル毎のスイッチングを行なう場合など交換機能が必要となってきており、これに上記と同様の交換機毎の情報信号ビットを用いることが考えられている。
【０００６】
本発明は上記事情に鑑みてなされたものであり、後者のユニット式のデータ多重化装置を複数の異なるサービスを統合した場合に適用した際に、それぞれの交換機からの情報信号ビットを有効に多重分離して相手交換局に伝達することができるデータ多重化装置における情報信号ビットの多重分離方式を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明によるデータ多重化装置における情報信号ビットの多重分離方式は、上記課題を解決するために、複数の交換機間の情報をデータ多重化装置を介して転送する際に、前記データ多重化装置は、交換機間の制御に用いられる情報信号ビットを速度変換する前のフレームから抽出し、該情報信号ビットを速度変換したフレームの空き領域に挿入して装置内部で転送した後、データを多重化する際に情報信号ビットを再び抽出して、さらに抽出した情報信号ビットをデータを多重化したフレームの所定領域にマルチフレームのフレームビットとして挿入して伝送路に伝送することを特徴とする。
【０００８】
有利には、所定の交換機（２０，３０，４０）を介して供給される加入者端末からの伝送データをデータ多重化装置（１０）により多重化して所定の伝送路（５０）に伝送する際に、交換機間の制御に用いられる情報信号ビット（Ｓ１〜Ｓ６）をデータ多重化装置により所定のフレームに多重化して伝送するデータ多重化装置における情報信号ビットの多重分離方式であって、データ多重化装置は、交換機を介して供給される端末側からの伝送データをそのフレーム速度よりも高速なシステム共通のフレーム速度に変換する端末側インタフェース（１２）と、端末側インタフェースからのそれぞれのフレームの伝送データをタイムスロット処理して多重分離するタイムスロット処理部（１４）と、タイムスロット処理部からのデータを伝送路のフレーム速度に変換して伝送する伝送路側インタフェース（１６）とを含み、交換機からの情報信号ビット（Ｓ１〜Ｓ６）は、伝送データが搭載された所定のフレームにマルチフレームのフレームビットとして付加されてデータ多重化装置に供給され、情報信号ビットを含む交換機からのフレームを受けたデータ多重化装置では、端末側インタフェースにより、マルチフレームの情報信号ビットをそれぞれ所定のフレームから抽出した後に、そのフレームを速度変換し、さらに抽出した情報信号ビットを速度変換したフレームのそれぞれの伝送データに対応する空きデータ領域に挿入してタイムスロット処理部に供給し、情報信号ビットを挿入したフレームを受けたタイムスロット処理部では、そのフレームの伝送データおよび情報信号ビットを所定のタイムスロット処理により多重化して伝送路側インタフェースに供給し、多重化したフレームを受けた伝送路側インタフェースでは、そのフレームのデータ領域から情報信号ビットを抽出した後に、そのフレームを伝送路側のフレーム速度に変換し、さらに抽出した情報信号ビットを伝送路側のフレームにマルチフレームのフレームビットとして挿入して伝送路に送出することを特徴とする。
【０００９】
また、データ多重化装置は、所定の伝送路（５０）から伝送路側インタフェース（１６）に所定のフレームを受けた際に、伝送路側インタフェースにより、マルチフレームの情報信号ビットをそれぞれ所定のフレームから抽出した後に、そのフレームを速度変換し、さらに抽出した情報信号ビットを速度変換したフレームのそれぞれの伝送データに対応する空きデータ領域に挿入してタイムスロット処理部（１４）に供給し、情報信号ビットを挿入したフレームを受けたタイムスロット処理部では、そのフレームの伝送データおよび情報信号ビットを所定のタイムスロット処理により分離して端末側インタフェース（１２）に供給し、分離したフレームを受けた端末側インタフェースでは、そのフレームのデータ領域から情報信号ビットを抽出した後に、そのフレームを交換機側のフレーム速度に変換し、さらに抽出した情報信号ビットを交換機側のフレームにマルチフレームのフレームビット（Ｓ１〜Ｓ６）として挿入して交換機（２０，３０，４０）に供給するとよい。
【００１０】
これらの場合、タイムスロット処理部において処理するフレーム速度は、伝送路側のフレーム速度の少なくとも２倍以上の速度であると有利である。
【００１１】
また、端末側インタフェースまたは伝送路側インタフェースは、所定のフレームから抽出した情報信号ビットを速度変換したフレームにおけるデータ領域の後半部位のそれぞれの伝送データに対応した位置に挿入するとよい。
【００１２】
さらに、端末側インタフェースまたは伝送路側インタフェースは、所定のフレームから情報信号ビットを抽出した際に、所定のマルチフレーム毎の情報信号ビットを次の対応のマルチフレームまで蓄積して、それぞれの期間蓄積した情報信号ビットを速度変換したフレームのデータ領域のそれぞれのタイムスロットの所定ビットに挿入するとよい。
【００１３】
また、交換機または伝送路からのマルチフレームのフレームビットは、加入者端末または交換機の状態を表わすステータス情報を含み、データ多重化装置は、情報信号ビットとともにステータス情報をマルチフレームのフレームビットから抽出して、速度変換したフレームの空きデータ領域に挿入して多重分離し、再び多重分離したフレームから抽出してマルチフレームのフレームビットに挿入してもよい。
【００１４】
【発明の実施の形態】
次に、添付図面を参照して本発明によるデータ多重化装置における情報信号ビットの多重分離方式の一実施形態を詳細に説明する。図１には、本発明による情報信号ビットの多重分離方式が適用されるデータ多重化装置の一実施形態が示されている。本実施形態におけるデータ多重化装置１０は、たとえば、図３に示すように、複数のサービス網の加入者系交換機２０〜４０を介して供給される加入者端末からの伝送データを多重化して所定の伝送路５０を介して相手交換局に伝送する多重化装置であり、本実施形態では、たとえば電話網の交換機２０と、ファクシミリ網の交換機３０と、データ通信網の交換機４０からのそれぞれ２Ｍハイウェイのフレームに搭載された伝送データを多重化して２Ｍｂｐｓの帯域の伝送路５０に供給する場合を例に挙げて説明する。特に、本実施形態における多重分離方式では、データ多重化装置１０として、交換機側のユニットおよび伝送路側のユニットを着脱自在なユニット式のデータ多重化装置を適用して、それらユニットが装着された固定の共通部により、それぞれのサービス毎に交換機間に伝達される情報信号ビットを伝送データと同様に多重分離する本願特有の多重分離方式を用いた点が主な特徴点である。なお、図３には、１台のデータ多重化装置１０のみが示されているが、この図において他の方路への多重化装置および伝送路は省略されている。
【００１５】
より具体的には、本実施形態におけるデータ多重化装置１０は、図１に示すように、端末部１２と、共通部１４と、伝送路部１６とを含む。端末部１２および伝送路部１６は、それぞれ取り替え自在なユニット式になっており、本実施形態では、端末部１２に、それぞれの交換機２０〜４０に対して設けられた少なくとも３台のユニットが装着され、伝送路部１６に伝送路５０に接続される１台のユニットが装着されている。それぞれのユニットは、交換機２０〜４０から伝送路５０側への上りインタフェース１００（２００）と、伝送路５０側から交換機２０〜４０側への下りインタフェース１５０（２５０）とを含み、それぞれ固定された共通部１４の所定位置に接続される。なお、図１には説明の都合上、端末部１２のユニットのうち１つのユニットのみが代表して示されており、他のユニットも同様の構成であるので、その図示および説明は省略する。また、端末部１２は、本実施形態では交換機に接続される部位であるが、本実施形態に適用される多重化装置１０が通常、専用線などに適用される場合には直接または制御装置等を介して間接的に端末が接続される部位であるので、本明細書では端末部または端末側インタフェースと称する。
【００１６】
上記各部の詳細を説明すると、端末部１２は、交換機２０からの２Ｍハイウェイのフレームを共通部１４において処理可能なフレームに変換し、共通部１４からの分離されたフレームを交換機２０への２Ｍハイウェイにより伝送可能なフレームフォーマットに変換するインタフェースであり、本実施形態では、それぞれのサービス毎に交換機間の制御に用いられる情報信号ビットを２Ｍｂｐｓのフレームから抽出および挿入する情報信号ビット処理機能を有する。たとえば本実施形態における端末部１２の上りインタフェース１００は、図１に示すように、フレーム終端部１１０と、速度変換部１２０と、ブロック間インタフェース（ＢＫＢＩＦ）１３０とを含む。フレーム終端部１１０は、交換機２０からのフレームを終端して本実施形態特有の処理を施す終端回路であり、シリアル−パラレル（Ｓ／Ｐ）変換回路１１４と、情報信号ビット抽出回路１１２と、警報検出回路１１６とを含む。シリアル−パラレル変換回路１１４は、交換機２０からビットシリアルに供給されるフレームをたとえば８ビットパラレルに変換する変換回路である。情報信号ビット抽出回路１１２は、シリアル−パラレル変換回路１１４を介して供給されるフレームから情報信号ビットを抽出する本願特有の回路であり、本実施形態では、抽出した情報信号ビットを所定の期間毎に保持蓄積してブロック間インタフェース１３０に供給するラッチ回路を含む。
【００１７】
より具体的には、たとえば、本実施形態において適用される２Ｍｂｐｓのフレームは、図４に示すように、１フレーム当たり２５６ビットの容量を有し、その第１タイムスロットＴＳ０に同期信号を含むマルチフレームのフレームビットが割り当てられ、第２〜第１６タイムスロットＴＳ１〜ＴＳ１５および第１８〜第３２タイムスロットＴＳ１７〜ＴＳ３１に伝送データが割り当てられている。第１タイムスロットＴＳ０は、その第１ビットに”１”のバイオレーション信号を含むフレーム同期信号Ｖが割り当てられ、第２ビットに”１”固定の予備ビットＺが割り当てられて、第３ビットに正常時”０”または異常時”１”に切り替えられる対局用の故障検出通知ビットＳＥＮＤが割り当てられている。さらに、第１タイムスロットＴＳ０の第４〜第８ビットは、ステータスフレームとして確保
されて、これらが８マルチフレーム構成のフレームビットＳＴ１〜ＳＴ５を形成する。８マルチフレームの内訳は、第１のマルチフレームにＳＴ１〜ＳＴ５のビット同期をとる”１”，”０”の交番パターンからなるＦビットが割り当てられ、第２〜第７のマルチフレームに本願が目的とする情報信号ビットＳ１〜Ｓ６が割り当てられ、第８のマルチフレームにそれぞれ正常時”１”、警報時”０”に切り替えられる警報ビットＢＡＩＳが割り当てられている。また、情報信号ビットＳ１〜Ｓ６および警報ビットＢＡＩＳは、伝送路データが割り当てられた第２〜第３２タイムスロットを６タイムスロット毎にグループ化したＨＧ１〜５にそれぞれ対応して割り当てられている。ＨＧ（handling group) は、６回線単位で多重を行なう。図４において、５回線毎にグループ化したブロック１〜６があり、更にそれぞれのブロックに１〜５の番号が割り振られているが、それぞれのブロック（ブロック１〜６）の１だけを６回線集めたものをＨＧ１、２のみを集めたものをＨＧ２、３のみを集めたものをＨＧ３、４のみを集めたものをＨＧ４、５のみを集めたものをＨＧ５と呼ぶこととする。これにより、本実施形態の情報信号ビット抽出回路１１２は、第２〜第７のマルチフレームのそれぞれの情報信号ビットＳ１〜Ｓ６を保持する少なくとも（５×６）ビットのラッチ回路を有し、次の対応のマルチフレームまでそれぞれ保持しつつ８マルチフレーム毎に更新してブロック間インタフェース１３０に供給する構成となっている。ちなみに、情報信号ビットＳ１〜Ｓ６は、それぞれのサービス毎に交換機間の制御が発生した期間のみに供給され、本実施形態では、情報信号ビットが発生されていない期間には、たとえば端末または交換機の状態を表わすステータス情報を割り当てて、情報信号ビットと同様に抽出してブロック間インタフェース１３０に供給する。
【００１８】
図１に戻って、警報検出回路１１６は、シリアル−パラレル変換回路１１４を介して供給されるフレームからフレームビットＳＴ１〜ＳＴ５における第８のマルチフレームである警報ビットＢＡＩＳを検出する検出回路であり、本実施形態では、検出した警報ビットＢＡＩＳを共通部１４を介して伝送路部１６の上りインタフェース２００に供給する。情報信号ビットおよび警報ビットを含む第１タイムスロットＴＳ０が終端されたフレームは、速度変換部１２０に供給される。速度変換部１２０は、フレーム終端部１１０からのフレームをたとえば６Ｍｂｐｓのシステム共通のフレーム速度に変換する回路であり、本実施形態では、フレーム終端部１１０から８ビットパラレルに供給されるそれぞれのフレームの伝送データを順次蓄積して、高速に読み出すファーストイン−ファーストアウトのバッファ回路が有利に適用されている。速度変換されたフレームは、ブロック間インタフェース１３０に供給される。
【００１９】
ブロック間インタフェース１３０は、速度変換部１２０により速度変換されたフレームに所定の処理を施して共通部１４に供給するインタフェース回路であり、本実施形態では、情報信号ビット挿入回路１３２と、パラレル−シリアル変換回路（Ｐ／Ｓ）１３４とを含む。情報信号ビット挿入回路１３２は、速度変換部１２０からの６Ｍｂｐｓのフレームの空きデータ領域にフレーム終端部１１０の情報信号ビット抽出回路１１２により抽出した情報信号ビットＳ１〜Ｓ６をそれぞれ伝送データのタイムスロットに対応して挿入する回路であり、本実施形態では、６Ｍｂｐｓのフレームのそれぞれ第３２〜第６２タイムスロットに相当する位置を検出して、それらタイムスロットの先頭ビットに情報信号ビット抽出回路１１４からの情報信号ビットＳ１〜Ｓ６をそれぞれ挿入する。パラレル−シリアル変換回路１３４は、情報信号ビット挿入回路１３２を介して供給される８ビットパラレルの信号をビットシリアルに変換して共通部１４に供給する変換回路である。ビットシリアルに変換されたフレームは、それぞれのユニットから共通部１４に供給される。
【００２０】
一方、端末部１２の下りインタフェース１５０は、共通部１４から供給される分離処理されたフレームを受けて、そのフレームに上りインタフェース１００と反対の処理を施して交換機２０への２Ｍハイウェイに供給するインタフェース回路であり、本実施形態では、同図に示すように、ブロック間インタフェース（ＢＫＢＩＦ）１６０と、速度変換部１７０と、フレーム生成部１８０とを含む。ブロック間インタフェース１６０は、共通部１４からの６Ｍｂｐｓのフレームに所定の処理を施して速度変換部１７０に供給する回路であり、本実施形態では、シリアル−パラレル（Ｓ／Ｐ）変換回路１６２と、情報信号ビット抽出回路１６４とを含む。シリアル−パラレル変換回路１６２は、共通部１４からのビットシリアルのフレームを８ビットパラレルに変換する変換回路であり、変換したフレームを情報信号ビット抽出回路１６４に供給する。情報信号ビット抽出回路１６４は、シリアル−パラレル変換回路１６２を介して供給される６Ｍｂｐｓのフレームの第３２〜第６２タイムスロットを検出して、これらに挿入された情報信号ビットＳ１〜Ｓ６をそれぞれ抽出する回路である。６Ｍｂｐｓのフレームにおける第１〜第３２タイムスロットの伝送データは、情報信号ビット抽出回路１６４を介して速度変換部１７０に供給され、それぞれ抽出した情報信号ビットＳ１〜Ｓ６はフレーム生成部１８０に供給される。
【００２１】
速度変換部１７０は、情報信号ビット抽出回路１６４において情報信号ビットが抽出された６Ｍｂｐｓのフレームにおける前半部位の第１〜第３２タイムスロットの伝送データを２Ｍｂｐｓのフレームに速度変換する変換回路であり、本実施形態では、情報信号ビット抽出回路１６４を介して供給される８ビットパラレルの伝送データを順次蓄積して、その書き込み速度のほぼ３分の１の速度により読み出すファーストイン−ファーストアウトのバッファ回路が有利に適用されている。速度変換されたデータは、フレーム生成部１８０に順次供給される。
【００２２】
フレーム生成部１８０は、速度変換された伝送データのフレームに同期信号を含むマルチフレームのフレームビットを付加して交換機２０への２Ｍハイウェイに供給する２Ｍｂｐｓのフレームを生成する処理回路であり、本実施形態では、警報挿入回路１８２と、情報信号ビット挿入回路１８４と、パラレル−シリアル（Ｐ／Ｓ）変換回路１８６とを含む。なお、図示していない同期回路によりビット同期、バイト同期およびフレーム同期をとり、それぞれ所定のタイミング信号を生成して２Ｍフレームの第１タイムスロットＴＳ０に挿入する。警報挿入回路１８２は、伝送路部１６側にて検出されて共通部１４を介して供給される警報ビットＢＡＩＳを第１タイムスロットＴＳ０におけるフレームビットＳＴ１〜ＳＴ５の第８のマルチフレームに挿入する回路である。情報信号ビット挿入回路１８４は、ブロック間インタフェース１６０の情報信号ビット抽出回路１６４において抽出した情報信号ビットＳ１〜Ｓ６を受けて、第１タイムスロットにおけるフレームビットＳＴ１〜ＳＴ５の第２〜第７タイムスロットにそれぞれ挿入する回路である。パラレル−シリアル変換回路１８６は、速度変換された伝送データおよび同期信号を含むフレームビットを付加したフレームをビットシリアルに変換して交換機２０への２Ｍハイウェイに供給する回路である。
【００２３】
他方、共通部１４は、端末部１２から伝送路部１６へのフレームの多重処理および伝送路部１６から端末部１２へのフレームの分離処理を実行する多重分離処理部であり、本実施形態では、それぞれのフレームのタイムスロットを６Ｍｂｐｓのフレーム速度により蓄積処理して多重分離処理を実行するタイムスロット処理（ＴＳＩ）回路３００が有利に適用されている。たとえば、図２には、タイムスロット処理回路３００の多重処理部の一例が示されている。この図において、シリアル−パラレル変換回路（Ｓ／Ｐ）３０２，３０４，３０６は、それぞれ対応の端末部１２の上りインタフェース１００から６Ｍｂｐｓのフレーム速度により供給されるビットシリアルのタイムスロットを受けてそれぞれ８ビットパラレルに変換する変換回路であり、変換したそれぞれのタイムスロットをデータセレクタ３０８に供給する。データセレクタ３０８は、制御回路３１２の制御の下にそれぞれのタイムスロットを所定の順序により選択してバッファメモリ３１０に供給する選択回路である。一方、警報セレクタ回路３１４は、それぞれの端末部１２における上りインタフェース１００の警報検出回路１１６から警報ビットを受けて、データセレクタ３０８と同様の順序により選択する選択回路であり、データセレクタ３０８と同様に選択した警報ビットをバッファメモリ３１０に供給する。
【００２４】
バッファメモリ３１０は、制御回路３１２の制御の下にデータセレクタ３０８からのそれぞれのタイムスロットが書き込みおよび読み出されて、多重化したフレームを生成する回路であり、本実施形態では、それぞれのデータに対応して警報セレクタ３１４からの警報ビットが書き込みおよび読み出される。多重化されたフレームは、パラレル−シリアル変換回路（Ｐ／Ｓ）３１６を介して伝送路部１６における上りインタフェース２００に供給され、これに対応して読み出された警報ビットは、上りインタフェース２００のフレーム生成部２３０に供給される。ちなみに、タイムスロット処理回路３００の分離処理部は、図２に示す多重処理部のパラレル−シリアル変換回路３１６をシリアル−パラレル変換回路に置き換え、さらにシリアル−パラレル変換回路３０２，３０４，３０６をパラレル−シリアル変換回路に置き換えて、多重処理部と反対方向に処理することにより伝送路部１６からのフレームを分離する構成となっている。
【００２５】
図１に戻って、伝送路部１６は、共通部１４において多重化されたフレームを２Ｍｂｐｓの帯域の伝送路５０により伝送可能なフレームフォーマットに変換して、伝送路５０からの２Ｍｂｐｓのフレームを共通部１４により処理可能なフレームに変換するインタフェースであり、本実施形態では、端末部１２の下りインタフェース１５０と同様に構成された上りインタフェース２００と、端末部１２の上りインタフェース１００と同様に構成された下りインタフェース２５０とを含む。すなわち、伝送路部１６の上りインタフェース２００は、同図に示すように、ブロック間インタフェース２１０と、速度変換部２２０と、フレーム生成部２３０とを含む。ブロック間インタフェース２１０は、端末部１２における下りインタフェース１５０のブロック間インタフェース１６０と同様に、共通部１４からのフレームを８ビットパラレルに変換するシリアル−パラレル変換回路２１２と、共通部１４からのフレームの第３２〜第６２タイムスロットに挿入された情報信号ビットＳ１〜Ｓ６を抽出する情報信号ビット抽出回路２１４を有する。速度変換部２２０は、情報信号ビット抽出回路２１４を介して供給される第２〜第３２タイムスロットの伝送データを２Ｍｂｐｓの速度に変換するバッファ回路である。フレーム生成部２３０は、端末部１２における下りインタフェース１５０のフレーム生成部１８０と同様に、情報信号ビット抽出回路２１４により抽出された情報信号ビットＳ１〜Ｓ６をフレームビットＳＴ１〜ＳＴ５の第２〜第７のマルチフレームに挿入する情報信号ビット挿入回路２３２と、共通部１４を介して供給される警報ビットをフレームビットＳＴ１〜ＳＴ５の第８のマルチフレームに挿入する警報挿入回路２３４と、生成された２Ｍｂｐｓのフレームをビットシリアルに変換して伝送路５０に供給するパラレル−シリアル変換回路２３６とを含む。
【００２６】
一方、伝送路部１６の下りインタフェース２５０は、端末部１２の上りインタフェース１００と同様に、フレーム終端部２６０と、速度変換部２７０と、ブロック間インタフェース２８０とを含み、伝送路５０からのフレームに所定の処理を施して共通部１４に供給する。フレーム終端部２６０は、端末部１２における上りインタフェース１００のフレーム終端部１１０と同様に、伝送路５０からのフレームを８ビットパラレルに変換するシリアル−パラレル変換回路（Ｓ／Ｐ）２６２と、その２Ｍｂｐｓのフレームの第１タイムスロットＴＳ０におけるフレームビットＳＴ１〜ＳＴ５の第８のマルチフレームから警報ビットを検出する警報検出回路２６４と、同様にフレームビットＳＴ１〜ＳＴ５の第２〜第７のマルチフレームから情報信号ビットＳ１〜Ｓ６を抽出する情報信号ビット抽出回路２６６とを含む。速度変換部２７０は、フレーム終端部２６０により第１タイムスロットが終端された２Ｍｂｐｓのフレームの残りの第２〜第３２タイムスロットを６Ｍのフレーム速度に変換する回路である。ブロック間インタフェース２８０は、端末部１２における上りインタフェース１００のブロック間インタフェース１３０と同様に、フレーム終端部２６０の情報信号ビット抽出回路２６６からの情報信号ビットＳ１〜Ｓ６を６Ｍｂｐｓの第３２〜第６２タイムスロットに挿入する情報信号ビット挿入回路２８２と、情報信号ビットが挿入された６Ｍｂｐｓのフレームをビットシリアルに変換するパラレル−シリアル変換回路２８４とを含む。
【００２７】
次に、図５および図６を参照して本実施形態における情報信号ビットの多重分離方式を上記データ多重化装置１０の動作とともに説明する。まず、交換機２０〜４０によりそれぞれのスイッチングされた所定の方路毎の伝送データは、例えば、図５に示すように、それぞれの２Ｍハイウェイのフレームに搭載されてデータ多重化装置１０における端末部１２のそれぞれのユニットの上りインタフェース１００に供給される。たとえば、図５に示す場合、交換機２０からのフレームには、２ＨＧ分つまりＴＳ１、６、１１、１７、２２、２７（ＨＧ１分）ＴＳ２、７、１２、１８、２３、２８（ＨＧ２）分に加入者端末からの伝送データが割り当てられて供給され、交換機３０からのフレームには１ＨＧ分つまりＴＳ１、６、１１、１７、２２、２７（ＨＧ１分）に加入者端末からのデータが割り当てられて供給され、交換機４０からのフレームには交換機２０と同様に２ＨＧ分つまりＴＳ１、６、１１、１７、２２、２７（ＨＧ１分）ＴＳ２、７、１２、１８、２３、２８（ＨＧ２分）に加入者端末からの伝送データが割り当てられて供給されているとする。その際、それぞれの交換機２０〜４０から相手交換局の交換機に対して個別に制御信号を送信したとすると、その制御信号は、それぞれのフレームの第１タイムスロットＴＳ０にマルチフレームの情報信号ビットＳ１〜Ｓ６として割り当てられて送信される。正確には、交換機２０では、２ＨＧ分伝送データに対応して、ＳＴ１、ＳＴ２の第２〜第７マルチフレームに情報信号ビットＳ１〜Ｓ６として送信され、交換機３０からは１ＨＧ分の伝送データに対応してＳＴ１の第２〜第７マルチフレームに情報信号ビットＳ１〜Ｓ６として送信され、交換機４０からは２ＨＧ分伝送データに対応して、ＳＴ１、ＳＴ２の第２〜第７マルチフレームに情報信号ビットＳ１〜Ｓ６として送信される。これらはそれぞれ８マルチフレーム毎に必要に応じて送信される。
【００２８】
次に、交換機２０〜４０からのフレームを受けた端末部１２のそれぞれの上りインタフェース１００では、フレーム終端部１１０により第１タイムスロットＴＳ０を終端して第２タイムスロット以降のタイムスロットを速度変換部１２０に供給する。その際、第２〜第７のマルチフレームの情報信号ビットＳ１〜Ｓ６は情報信号ビット抽出回路１１４により抽出されてブロック間インタフェース１３０の情報信号ビット挿入回路１３２に供給され、第８マルチフレームの警報ビットは警報検出回路１１６により検出されて共通部１４に供給される。次に、フレーム終端部１１０を介して供給される２Ｍｂｐｓのそれぞれのフレームは、速度変換部１２０により６Ｍｂｐｓの速度に変換されてブロック間インタフェース１３０に供給される。
【００２９】
次に、速度変換部１２０からの速度変換されたフレームを受けたブロック間インタフェース１３０では、その情報信号ビット挿入回路１３２において、速度変換されたフレームの第３２〜第６２タイムスロットを検出すると、それぞれの先頭ビットに情報信号ビット抽出回路１１２からの情報信号ビットＳ１〜Ｓ６をそれぞれ挿入する。これにより、たとえば図５に示すように、それぞれのフレームの後半部位の空きデータ領域に情報信号ビットが挿入された６Ｍのフレームが形成される。正確には、端末部１２の第１ユニットにはＴＳ１、６、１１、１７、２２、２７（ＨＧ１分）ＴＳ２、７、１２、１８、２３、２８（ＨＧ２分）の伝送データと、ＴＳ３２、３７、４２、４８、５３、５８（ＨＧ１分）ＴＳ３３、３８、４３、４９、５４、５９（ＨＧ２分）の情報信号ビットＳ１〜Ｓ６が搭載された６Ｍのフレームが形成され、第２ユニットでは、ＴＳ１、６、１１、１７、２２、２７（ＨＧ１分）の伝送データと、ＴＳ３２、３７、４２、４８、５３、５８（ＨＧ１分）の情報信号ビットＳ１〜Ｓ６が搭載された６Ｍのフレームが形成され、第３のユニットでは、ＴＳ１、６、１１、１７、２２、２７（ＨＧ１分）ＴＳ２、７、１２、１８、２３、２８（ＨＧ２分）の伝送データと、ＴＳ３２、３７、４２、４８、５３、５８（ＨＧ１分）ＴＳ３３、３８、４３、４９、５４、５９（ＨＧ２分）の情報信号ビットＳ１〜Ｓ６が搭載された６Ｍのフレームが形成される。次に、それぞれのフレームは、パラレル−シリアル変換回路１３４によりビットシリアルに変換されて、共通部１４に供給される。
【００３０】
次に、端末部１２のそれぞれの上りインタフェース１００からのフレームを受けた共通部１４では、タイムスロット処理回路３００の多重処理部においてそれぞれのタイムスロットを所定の順序により蓄積して、これを順次読み出して多重化したフレームを伝送路部１６に供給する。これにより、共通部１４から伝送路部１６の上りインタフェース２００に、たとえば図５に示すように、ＨＧ１〜５に対応したタイムスロットＴＳ１ー３１（ＴＳ１６は未使用）、ＨＧ１〜ＨＧ５に対応したタイムスロットＴＳ３２−６２（ＴＳ４７は未使用）の情報信号ビットとを含む多重化されたフレームが供給される。
【００３１】
次に、多重化されたフレームを受けた伝送路部１６では、その上りインタフェース２００のブロック間インタフェース２１０においてそれぞれのタイムスロットをシリアル−パラレル変換し、パラレルに変換したタイムスロットのうち第３２〜第６２タイムスロットを検出してそれぞれの情報信号ビットＳ１〜Ｓ６を抽出する。抽出された情報信号ビットＳ１〜Ｓ６は、フレーム生成部２３０に供給されて、情報信号ビットを除く前半部位の第１〜第３１タイムスロットは、そのまま速度変換部２２０に供給される。次に、速度変換部２２０では、情報信号ビットが取り除かれたフレームを２Ｍｂｐｓの速度に変換して、フレーム生成部２３０に順次供給する。次に、速度変換されたタイムスロットを受けたフレーム生成部２３０では、伝送路５０により伝送する際の第１タイムスロットＴＳ０となる各ビットを生成して、これを速度変換部２２０からのフレームの先頭に付加して、伝送路５０に供給する。その際、第１タイムスロットのフレームビットＳＴ１〜ＳＴ５には、情報信号ビット挿入回路２３２によりその第２〜第７のマルチフレームにブロック間インタフェース２１０からの情報信号ビットＳ１〜Ｓ６を挿入し、警報挿入回路２３４によりその第８のマルチフレームに共通部１４を介して供給される警報ビットを挿入する。この結果、たとえば図５に示すように、交換機２０〜４０からの伝送データが多重化されて、それぞれの交換機２０〜４０からの個別の情報信号ビットＳ１〜Ｓ６が挿入された２Ｍｂｐｓのフレームが伝送路５０に供給される。
【００３２】
次に、伝送路５０に供給されたフレームは、中継網などを介して相手交換局に伝送されると、相手交換局では、送信側と同様のデータ多重化装置１０においてその伝送路部１６の下りインタフェース２５０により２Ｍｂｐｓのフレームを受ける。次に、２Ｍｂｐｓのフレームを受けた伝送路部１６の下りインタフェース２５０では、そのフレーム終端部２６０により第１タイムスロットＴＳ０を終端して第２タイムスロット以降のタイムスロットを速度変換部２７０に供給する。その際、第２〜第７のマルチフレームの情報信号ビットＳ１〜Ｓ６は情報信号ビット抽出回路２６４により抽出されてブロック間インタフェース２８０の情報信号ビット挿入回路２８２に供給され、第８マルチフレームの警報ビットは警報検出回路２６４により検出されて共通部１４に供給される。次に、フレーム終端部２６０を介して供給される２Ｍｂｐｓのフレームは、速度変換部２７０により６Ｍｂｐｓの速度に変換されてブロック間インタフェース２８０に供給される。
【００３３】
次に、速度変換部２７０からの速度変換されたフレームを受けたブロック間インタフェース２８０では、その情報信号ビット挿入回路２８２によりフレームの第３２〜第６２タイムスロットを検出すると、それぞれのタイムスロットの先頭ビットに情報信号ビット抽出回路２６６からの情報信号ビットＳ１〜Ｓ６をそれぞれ挿入する。これにより、たとえば図６に示すように、それぞれのフレームの後半部位の空きデータ領域に情報信号ビットが挿入された６Ｍｂｐｓのフレームが形成されて、これが共通部１４に供給される。
【００３４】
次に、伝送路部１６の下りインタフェース２５０からのフレームを受けた共通部１４では、タイムスロット処理回路３００の分離処理部においてそれぞれのタイムスロットを順次蓄積して、これを所定の順序により読み出して伝送データおよびこれに対応した情報信号ビットをそれぞれ分離する。分離されたそれぞれのフレームは、端末部１２のそれぞれのユニットの下りインタフェース１５０に供給される。たとえば、図６に示すように、端末部１２の第１のユニットには、ＴＳ１、６、１１、１７、２２、２７（ＨＧ１分）ＴＳ２、７、１２、１８、２３、２８（ＨＧ２分）の伝送データと、ＴＳ３２、３７、４２、４８、５３、５８（ＨＧ１分）ＴＳ３３、３８、４３、４９、５４、５９（ＨＧ２分）の情報信号ビットＳ１〜Ｓ６が搭載された６Ｍのフレームが供給され、第２のユニットには、ＴＳ１、６、１１、１７、２２、２７（ＨＧ１分）の伝送データと、ＴＳ３２、３７、４２、４８、５３、５８（ＨＧ１分）の情報信号ビットＳ１〜Ｓ６た搭載された６Ｍのフレームが供給され、第３のユニットに、ＴＳ１、６、１１、１７、２２、２７（ＨＧ１分）ＴＳ２、７、１２、１８、２３、２８（ＨＧ２分）の伝送データと、ＴＳ３２、３７、４２、４８、５３、５８（ＨＧ１分）ＴＳ３３、３８、４３、４９、５４、５９（ＨＧ２分）の情報信号ビットＳ１〜Ｓ６が搭載された６Ｍのフレームが供給される。
【００３５】
次に、分離されたフレームを受けた端末部１２では、それぞれの下りインタフェース１５０のブロック間インタフェース１６０においてそれぞれのタイムスロットをシリアル−パラレル変換し、パラレルに変換したタイムスロットのうち第３３〜第６２タイムスロットを検出して、それぞれの情報信号ビットＳ１〜Ｓ６を抽出する。抽出された情報信号ビットＳ１〜Ｓ６は、フレーム生成部１８０に供給されて、情報信号ビットを除く前半部位の第２〜第３２タイムスロットは、そのまま速度変換部１７０に供給される。次に、速度変換部１７０では、情報信号ビットが取り除かれたフレームを２Ｍｂｐｓの速度に変換して、フレーム生成部１８０に順次供給する。次に、速度変換されたタイムスロットを受けたフレーム生成部１８０では、交換機２０〜４０に伝送する際の第１タイムスロットＴＳ０となる各ビットを生成して、これを速度変換部１７０からのフレームの先頭に付加して、それぞれの交換機２０〜４０への２Ｍハイウェイに供給する。その際、第１タイムスロットのフレームビットＳＴ１〜ＳＴ５には、情報信号ビット挿入回路１８４によりその第２〜第７のマルチフレームにブロック間インタフェース１６０からの情報信号ビットＳ１〜Ｓ６を挿入し、警報挿入回路１８２によりその第８のマルチフレームに共通部１４を介して供給される警報ビットを挿入する。これにより、たとえば図６に示すように、それぞれの交換機２０〜４０には分離された伝送データおよび送信側交換局のそれぞれの交換機２０〜４０からの個別の情報信号ビットＳ１〜Ｓ６が挿入された２Ｍｂｐｓのフレームが２Ｍハイウェイを介してそれぞれ供給される。ちなみに、情報信号ビットを送信しない期間には、それぞれの交換機２０〜４０または加入者端末の状態を表わすステータス情報を２Ｍｂｐｓのフレームにおける第１タイムスロットＴＳ０のフレームビットＳＴ１〜ＳＴ５にその第２〜第７のマルチフレームとして挿入することにより、情報信号ビットと同様に多重分離して相手交換局に伝達する。
【００３６】
以上のように、本実施形態のデータ多重化装置における情報信号ビットの多重分離方式によれば、それぞれの交換機２０〜４０からの情報信号ビットを端末部１２により抽出して、速度変換した６Ｍのフレームの空きデータ領域にそれぞれの伝送データのタイムスロットに対応付けたタイムスロットに挿入するので、共通部１４によって伝送データと同様に多重化することができる。さらに、伝送路部１６において共通部１４により多重化したフレームから情報信号ビットを抽出して、抽出した情報信号ビットを伝送路５０により伝送する際の第１タイムスロットＴＳ０にそのマルチフレームのフレームビットに再び挿入するので、情報信号ビットを伝送路５０を介して相手交換局に有効に伝送することができる。これにより、相手交換局では、送信側と反対の工程により情報信号ビットを分離してそれぞれの交換機に有効に情報信号ビットを伝達することができる。また、データ多重化装置１０として端末部１２および伝送路部１６がユニット式となったものを適用したので、端末部１２および伝送路部１６のそれぞれのユニットを取り替えて、システムの変更に応じた多重化装置を構築することができ、設計コストを低減することができる。
【００３７】
なお、上記実施形態では、交換局の２Ｍハイウェイおよび２Ｍ伝送路に適用した場合を例に挙げて説明したが、本発明においてはこれらの組み合わせに限るものではなく、他の周波数のフレームまたは他の帯域の伝送路の組み合わせに適用してもよい。その際、多重分離するフレームまたは伝送路の帯域が共通部に適用されるシステム速度の２分の１以下であればよい。また、上記実施形態では、交換局に適用した場合を例に挙げて説明したが、本発明においては、たとえば音声系およびデータ系を統合した場合の専用線における多重化装置あるいはチャネルスイッチングなどの回線制御機能を必要とする専用線などの多重化方式に適用してもよい。
【００３８】
【発明の効果】
以上説明したように本発明のデータ多重化装置における情報信号ビットの多重分離方式によれば、データ多重化装置が、交換機を介して供給される端末側からの伝送データをそのフレーム速度よりも高速なシステム共通のフレーム速度に変換する端末側インタフェースと、端末側インタフェースからのそれぞれのフレームの伝送データをタイムスロット処理して多重分離するタイムスロット処理部と、タイムスロット処理部からのデータを伝送路のフレーム速度に変換して伝送する伝送路側インタフェースとを含み、交換機からの情報信号ビットが、伝送データが搭載された所定のフレームにマルチフレームのフレームビットとして付加されてデータ多重化装置に供給され、情報信号ビットを含む交換機からのフレームを受けたデータ多重化装置では、端末側インタフェースにより、マルチフレームの情報信号ビットをそれぞれ所定のフレームから抽出した後に、そのフレームを速度変換し、さらに抽出した情報信号ビットを速度変換したフレームのそれぞれの伝送データに対応する空きデータ領域に挿入してタイムスロット処理部に供給し、情報信号ビットを挿入したフレームを受けたタイムスロット処理部では、そのフレームの伝送データおよび情報信号ビットを所定のタイムスロット処理により多重化して伝送路側インタフェースに供給し、多重化したフレームを受けた伝送路側インタフェースでは、そのフレームのデータ領域から情報信号ビットを抽出した後に、そのフレームを伝送路側のフレーム速度に変換し、さらに抽出した情報信号ビットを伝送路側のフレームにマルチフレームのフレームビットとして挿入して伝送路に送出するようにしたので、交換機毎の情報信号ビットを伝送路側に有効に伝達して、その伝送路を介して相手交換局に有効に伝送することができる。
【００３９】
また、本発明のデータ多重化装置における情報信号ビットの多重分離方式によれば、データ多重化装置が、所定の伝送路から伝送路側インタフェースに所定のフレームを受けた際に、伝送路側インタフェースにより、マルチフレームの情報信号ビットをそれぞれ所定のフレームから抽出した後に、そのフレームを速度変換し、さらに抽出した情報信号ビットを速度変換したフレームのそれぞれの伝送データに対応する空きデータ領域に挿入してタイムスロット処理部に供給し、情報信号ビットを挿入したフレームを受けたタイムスロット処理部では、そのフレームの伝送データおよび情報信号ビットを所定のタイムスロット処理により分離して端末側インタフェースに供給し、分離したフレームを受けた端末側インタフェースでは、そのフレームのデータ領域から情報信号ビットを抽出した後に、そのフレームを交換機側のフレーム速度に変換し、さらに抽出した情報信号ビットを交換機側のフレームにマルチフレームのフレームビットとして挿入して交換機に供給するので、相手交換局から受けた交換機毎の情報信号ビットをそれぞれ分離して目的の交換機に有効に伝達することができる。
【００４０】
また、本発明のデータ多重化装置における情報信号ビットの多重分離方式によれば、タイムスロット処理部において処理するシステム共通のフレーム速度は、伝送路側のフレーム速度の少なくとも２倍以上の速度であるので、伝送データの多重化または分離の際に抽出した情報信号ビットを挿入する空きデータ領域を速度変換したフレームに有効に確保して、多重分離することができる。
【００４１】
また、本発明のデータ多重化装置における情報信号ビットの多重分離方式によれば、端末側インタフェースまたは伝送路側インタフェースは、所定のフレームから抽出した情報信号ビットを速度変換したフレームにおけるデータ領域の後半部位のそれぞれの伝送データに対応した位置に挿入するようにしたので、伝送データを多重分離する際に、前半部位の伝送データと後半部位の情報信号ビットとを同様の順序により多重分離することができ、その制御を簡単かつ高速に実行することができる。
【００４２】
さらに、本発明のデータ多重化装置における情報信号ビットの多重分離方式によれば、端末側インタフェースまたは伝送路側インタフェースは、所定のフレームから情報信号ビットを抽出した際に、所定のマルチフレーム毎の情報信号ビットを次の対応のマルチフレームまで蓄積して、それぞれの期間蓄積した情報信号ビットを速度変換したフレームのデータ領域のそれぞれのタイムスロットの所定ビットに挿入するようにしたので、少ないビットにより表わされる情報信号ビットを有効に多重分離して、速度変換したタイムスロットに挿入する際または再び抽出する際にそのビットの喪失を防止することができる。
【００４３】
また、本発明のデータ多重化装置における情報信号ビットの多重分離方式によれば、交換機または伝送路からのマルチフレームのフレームビットは、加入者端末または交換機の状態を表わすステータス情報を含み、データ多重化装置は、情報信号ビットとともにステータス情報をマルチフレームの領域から抽出して、速度変換したフレームの空きデータ領域に挿入して多重分離し、再び多重分離したフレームから抽出してマルチフレームのフレームビットに挿入するようにしたので、交換機毎の情報信号ビットとともに交換機または端末毎の状態を相手交換機または交換機を介して相手端末などに伝達することができる。
【図面の簡単な説明】
【図１】
本発明による情報信号ビットの多重分離方式に適用されるデータ多重化装置の一実施形態を示す機能ブロック図である。
【図２】
図１の実施例によるデータ多重化装置に適用されるタイムスロット処理部の一例を示す機能ブロック図である。
【図３】
図１の実施例によるデータ多重化装置における情報信号ビットの多重分離方式が適用されるネットワークの構成例を示すブロック図である。
【図４】
図１の実施例によるデータ多重化装置における情報信号ビットの多重分離方式に適用されるフレームフォーマットの一例を示す図である。
【図５】
図１の実施例によるデータ多重化装置における情報信号ビットの多重分離方式の多重化処理を示す図である。
【図６】
図１の実施例によるデータ多重化装置における情報信号ビットの多重分離方式の分離処理を示す図である。
【符号の説明】
１０  データ多重化装置
１２  端末部
１４  共通部
１６  伝送路部
２０  電話網の交換機
３０  ファクシミリ網の交換機
４０  データ通信網の交換機
５０  伝送路
１１４，１６４，２１４，２６６  情報信号ビット抽出回路
１３２，１８４，２３２，２８２  情報信号ビット挿入回路