【手続補正書】
【提出日】令和2年12月3日(2020.12.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ペデスタルであって、
本体を備え、前記本体は、
平面であり、前記本体の垂直中心軸に直角をなし、半径方向厚さを有する、上側環状封止表面と、
第１の距離だけ前記上側環状封止表面からオフセットされた下側凹部表面と、
前記下側凹部表面から突出する複数の微小接触領域（ＭＣＡ）と、前記ＭＣＡの各々は、前記第１の距離以下である第２の距離だけ前記下側凹部表面からオフセットされた上部表面を有し、
前記本体内の１つ以上の電極と、を含み、
前記上側環状封止表面は、半導体基板が前記ペデスタルによって支持されている時に、前記半導体基板の外側エッジを支持するように構成され、
前記上側環状封止表面および前記ＭＣＡの前記上部表面は、前記半導体基板が前記ペデスタルによって支持されている時に、前記半導体基板を支持するように構成され、
前記１つ以上の電極は、無線周波数（ＲＦ）電力供給源、電気的接地、および直流（ＤＣ）電力供給源からなる群から選択される１つ以上の物品に電気的に接続するように構成されている、ペデスタル。
【請求項２】
請求項１に記載のペデスタルであって、
前記１つ以上の電極は静電クランプ電極であり、
前記１つ以上の静電クランプ電極は、前記半導体基板が前記ペデスタルによって支持されている時、かつ前記１つ以上の静電クランプ電極が前記ＤＣ電力供給源によって給電されている時に、前記半導体基板に静電クランプ力を提供するように構成されている、ペデスタル。
【請求項３】
請求項２に記載のペデスタルであって、前記半導体基板が前記ペデスタルによって支持されている時、かつ前記１つ以上の静電クランプ電極が前記半導体基板上に前記静電クランプ力を提供する時に、前記上側環状封止表面と前記半導体基板との間に封止が形成される、ペデスタル。
【請求項４】
請求項１に記載のペデスタルであって、前記１つ以上の電極は、
前記ＲＦ電力供給源に電気的に接続し、
前記ＲＦ電力供給源からＲＦ電力を受け取るように構成されている、ペデスタル。
【請求項５】
請求項１に記載のペデスタルであって、前記上側環状封止表面は、前記半導体基板の半径よりも小さい内側半径と、前記半導体基板の半径よりも大きい外側半径とを有する、ペデスタル。
【請求項６】
請求項５に記載のペデスタルであって、前記内側半径は約１４２ミリメートルである、ペデスタル。
【請求項７】
請求項６に記載のペデスタルであって、前記外側半径は約１５０ミリメートルである、ペデスタル。
【請求項８】
請求項１に記載のペデスタルであって、前記半径方向厚さは約２５ミリメートル以下である、ペデスタル。
【請求項９】
請求項８に記載のペデスタルであって、前記半径方向厚さは約１５ミリメートル以下である、ペデスタル。
【請求項１０】
請求項１に記載のペデスタルであって、
前記上側環状封止表面と、前記ＭＣＡの前記上部表面とが同一平面上にあり、
前記第１の距離は前記第２の距離に等しい、ペデスタル。
【請求項１１】
請求項１０に記載のペデスタルであって、前記第１の距離および前記第２の距離は、０．０１２７ミリメートルおよび０．０３８１ミリメートルに等しいか、または０．０１２７ミリメートルおよび０．０３８１ミリメートルの間である、ペデスタル。
【請求項１２】
請求項１１に記載のペデスタルであって、前記第１の距離および前記第２の距離は０．０２５４ミリメートルである、ペデスタル。
【請求項１３】
請求項１に記載のペデスタルであって、前記第１の距離は前記第２の距離よりも大きい、ペデスタル。
【請求項１４】
請求項１３に記載のペデスタルであって、前記第１の距離および前記第２の距離は、０．０１２７ミリメートルおよび０．０３８１ミリメートルに等しいか、または０．０１２７ミリメートルおよび０．０３８１ミリメートルの間である、ペデスタル。
【請求項１５】
請求項１に記載のペデスタルであって、前記複数のＭＣＡは、２，０００を超えるＭＣＡを含む、ペデスタル。
【請求項１６】
請求項１５に記載のペデスタルであって、前記複数のＭＣＡは、４，０００を超えるＭＣＡを含む、ペデスタル。
【請求項１７】
請求項１５に記載のペデスタルであって、実質的に全ての前記ＭＣＡは、互いに等間隔に配置されている、ペデスタル。
【請求項１８】
請求項１７に記載のペデスタルであって、実質的に全ての前記ＭＣＡは、互いに３．９ミリメートル間隔で配置されている、ペデスタル。
【請求項１９】
請求項１５に記載のペデスタルであって、
前記複数のＭＣＡは複数のサブ配置に分割され、
前記サブ配置の各々における前記ＭＣＡは、三角形パターン、正方形パターン、対称パターン、放射状配置、および六角形パターンの１つ以上で、前記下側凹部表面上に位置合わせされている、ペデスタル。
【請求項２０】
請求項１に記載のペデスタルであって、
前記下側凹部表面は、凹部表面領域を有し、
前記ＭＣＡの前記上部表面の各々は、上部表面領域を有し、
前記複数のＭＣＡにおける前記ＭＣＡの全ての前記上部表面領域の合計は、前記凹部表面領域の３％以下である、ペデスタル。
【請求項２１】
請求項１に記載のペデスタルであって、前記ＭＣＡの各々は、平面の上部表面領域を有する円柱である、ペデスタル。
【請求項２２】
請求項２１に記載のペデスタルであって、前記ＭＣＡの各々の半径は、約０．３５ミリメートルである、ペデスタル。
【請求項２３】
請求項１に記載のペデスタルであって、前記上側環状封止表面は、約０．８１２８マイクロメートルから約０．２０３２マイクロメートルのラフネスを有する、ペデスタル。
【請求項２４】
請求項１に記載のペデスタルであって、前記ＭＣＡの前記上部表面の各々は、約０．８１２８マイクロメートルから約０．２０３２マイクロメートルのラフネスを有する、ペデスタル。
【請求項２５】
請求項１に記載のペデスタルであって、前記上側環状封止表面は、０．０２５４ミリメートルの最大範囲を有する平坦度を有する、ペデスタル。
【請求項２６】
請求項１に記載のペデスタルであって、前記ＭＣＡの前記上部表面の各々は、０．０２５４ミリメートルの最大範囲の平坦度を有する、ペデスタル。
【請求項２７】
請求項１に記載のペデスタルであって、前記本体はセラミックで構成されている、ペデスタル。
【請求項２８】
請求項１に記載のペデスタルであって、
前記本体は金属または金属合金で構成され、前記本体はセラミックでコーティングされている、ペデスタル。
【請求項２９】
半導体処理システムであって、
処理チャンバと、
前記処理チャンバ内の１つ以上の処理ステーションと、
前記１つ以上の処理ステーションの各々の中にある静電チャックと、前記静電チャックの各々は本体を有し、前記本体は、
平面であり、前記本体の垂直中心軸に直角をなし、半径方向厚さを有する、上側環状封止表面と、
第１の距離だけ前記上側環状封止表面からオフセットされた下側凹部表面と、
前記下側凹部表面から突出する複数の微小接触領域（ＭＣＡ）と、前記ＭＣＡの各々は、前記第１の距離以下である第２の距離だけ前記下側凹部表面からオフセットされた上部表面を有し、
前記本体内の１つ以上の静電クランプ電極であって、
前記上側環状封止表面は、半導体基板が前記静電チャックによって支持されている時に、前記半導体基板の外側エッジを支持するように構成され、
前記上側環状封止表面および前記ＭＣＡの前記上部表面は、前記半導体基板が前記静電チャックによって支持されている時に、前記半導体基板を支持するように構成され、
前記１つ以上の静電クランプ電極は、前記半導体基板が前記静電チャックによって支持されている時、かつ前記１つ以上の静電クランプ電極がＤＣ電力供給源によって給電されている時に、前記半導体基板に静電クランプ力を提供するように構成されている、１つ以上の静電クランプ電極とを含み、
前記ＤＣ電力供給源は前記静電クランプ電極に電気的に接続されており、
メモリおよびプロセッサを有するコントローラであって、
前記メモリは命令を記憶しており、前記命令は、前記半導体基板が前記静電チャックによって支持されている時に、前記静電クランプ力を前記半導体基板上に提供するために、前記ＤＣ電力供給源に、電力を前記静電クランプ電極に供給させるように構成されている、コントローラと、
を備える半導体処理システム。
【請求項３０】
請求項２９に記載の半導体処理システムであって、前記半導体処理システムは、前記半導体基板を前記静電チャック上に配置するように構成されたエンドエフェクタを更に備え、
前記メモリは命令を更に記憶しており、前記命令は、前記エンドエフェクタに、前記半導体基板を前記静電チャック上に配置させ、
前記半導体基板を前記静電チャック上に位置合わせする前に、前記静電クランプ力を前記半導体基板上に提供するために、前記ＤＣ電力供給源に、電力を前記静電クランプ電極に供給させるように構成されている、半導体処理システム。
【請求項３１】
請求項３０に記載の半導体処理システムであって、
前記メモリは命令を更に記憶しており、前記命令は、前記エンドエフェクタが前記半導体基板を前記静電チャック上に位置合わせしている間に、前記半導体基板上により低い静電クランプ力を提供するために、前記ＤＣ電力供給源に、前記静電クランプ電極に電力を供給させるように構成されている、半導体処理システム。
【請求項３２】
半導体処理システムであって、
処理チャンバと、
前記処理チャンバ内の１つ以上の処理ステーションと、
前記１つ以上の処理ステーションの各々の中にあるペデスタルと、前記ペデスタルの各々は本体を有し、前記本体は、
平面であり、前記本体の垂直中心軸に直角をなし、半径方向厚さを有する、上側環状封止表面と、
第１の距離だけ前記上側環状封止表面からオフセットされた下側凹部表面と、
前記下側凹部表面から突出する複数の微小接触領域（ＭＣＡ）と、前記ＭＣＡの各々は、前記第１の距離以下である第２の距離だけ前記下側凹部表面からオフセットされた上部表面を有し、
前記本体内の１つ以上の電極であって、
前記上側環状封止表面は、半導体基板が前記ペデスタルによって支持されている時に、前記半導体基板の外側エッジを支持するように構成され、
前記上側環状封止表面および前記ＭＣＡの前記上部表面は、前記半導体基板が前記ペデスタルによって支持されている時に、前記半導体基板を支持するように構成され、
前記１つ以上の電極は、無線周波数（ＲＦ）電力供給源に電気的に接続するように構成された、１つ以上の電極と、を含み、
電気的接地に電気的に接続さている前記ペデスタルの上方にあるシャワーヘッドと、
前記１つ以上の電極に電気的に接続されている前記ＲＦ電力供給源と、
メモリおよびプロセッサを有するコントローラと、
前記メモリは命令を記憶しており、前記命令は、前記ペデスタルと前記シャワーヘッドとの間にプラズマを発生させるために、前記ＲＦ電力供給源に、ＲＦ電圧を前記１つ以上の電極に供給させるように構成されている、
ことを備える半導体処理システム。
【請求項３３】
請求項３２に記載の半導体処理システムであって、前記プラズマが前記ペデスタルと前記シャワーヘッドとの間に生成されている間、静電クランプ力が前記基板に印加されない、半導体処理システム。
【請求項３４】
請求項３２に記載の半導体処理システムであって、前記半導体処理システムは直流（ＤＣ）電源を更に備え、
前記ＤＣ電源は、前記１つ以上の電極に電気的に接続され、
前記１つ以上の電極は、前記半導体基板が前記ペデスタルによって支持されている時、かつ前記１つ以上の電極が前記ＤＣ電源によって給電されている時に、前記半導体基板に静電クランプ力を提供するように構成され、
前記メモリは命令を更に記憶しており、前記命令は、前記半導体基板が前記ペデスタルによって支持されている時に、前記静電クランプ力を前記半導体基板上に提供するために、前記ＤＣ電源に、電力を前記１つ以上の電極に供給させるように構成されている、半導体処理システム。