(57)【要約】【課題】  交流電源電圧から直流電圧を生成して出力する電源回路であって、接続される負荷抵抗の抵抗値の変動によって出力電圧が変動しない電源回路を提供すること。【解決手段】  電源回路１は、入力される交流電源電圧を整流して直流電圧を出力する第１整流回路２と、入力される交流電源電圧を整流して直流電圧を出力する第２整流回路３と、トランジスタＱ３を含み、トランジスタＱ３がオン状態になることにより、第１整流回路２からの電圧を出力し、トランジスタＱ３がオフ状態になることにより、第１整流回路２からの電圧を出力しない出力回路５と、第２整流回路３からの電圧が所定電圧以上であるか否かを検出し、第２整流回路３からの電圧が所定電圧以上である場合にトランジスタＱ３をオフ状態に制御し、第２整流回路３からの電圧が所定電圧未満である場合にトランジスタＱ３をオン状態に制御する電圧検出回路４とを備える。【選択図】図１
2010146124.tif 000002
【特許請求の範囲】
【請求項１】
入力される交流電源電圧を整流して直流電圧を出力する第１整流回路と、
入力される交流電源電圧を整流して直流電圧を出力する第２整流回路と、
前記第１整流回路からの電圧が供給され、トランジスタを含み、前記トランジスタがオン状態になることにより、前記第１整流回路からの電圧を出力し、前記トランジスタがオフ状態になることにより、前記第１整流回路からの電圧を出力しない出力回路と、
前記第２整流回路からの電圧が所定電圧以上であるか否かを検出し、前記第２整流回路からの電圧が所定電圧以上である場合に前記トランジスタをオフ状態に制御し、前記第２整流回路からの電圧が所定電圧未満である場合に前記トランジスタをオン状態に制御する電圧検出回路とを備える、電源回路。
【請求項２】
前記電圧検出回路がツェナーダイオードを含み、前記所定電圧が前記ツェナーダイオードのツェナー電圧であり、
前記第２整流回路からの電圧がツェナー電圧以上である場合に前記ツェナーダイオードがオン状態になることにより、前記トランジスタをオフ状態に制御し、
前記第２整流回路からの電圧がツェナー電圧未満である場合に前記ツェナーダイオードがオフ状態になることにより、前記トランジスタをオン状態に制御する、請求項１に記載の電源回路。
【請求項３】
前記出力回路の出力電圧を前記第２整流回路からの電圧に加算して前記電圧検出回路に供給する帰還回路をさらに備える、請求項１または２に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力される交流電源電圧から直流電圧を生成し、出力する電源回路に関する。
【背景技術】
【０００２】
図４は、従来の電源回路１００を示す回路図である。この電源回路１００によると、入力される交流電源電圧が整流回路Ｄ１１によって全波整流され、トランジスタＱ１３がオン状態のときに整流回路Ｄ１１からの電圧が負荷抵抗Ｒ５に出力され、トランジスタＱ１３がオフ状態のときに整流回路Ｄ１１からの電圧が負荷抵抗Ｒ５に出力されない。整流回路Ｄ１１からの電圧は抵抗Ｒ１１及びＲ１２を介してツェナーダイオードＤ１２のカソードに供給されており、この電圧がツェナー電圧以上になると、ツェナーダイオードがオン状態になる。これにより、トランジスタＱ１１がオン状態になり、トランジスタＱ１２がオフ状態になり、トランジスタ１３がオフ状態になる。その結果、整流回路Ｄ１１の出力電圧がツェナー電圧以上の大きな振幅値になると、トランジスタＱ１３がオフ状態になり、電源回路１００から出力電圧が出力されなくなる。
【０００３】
電源回路１００には以下の問題がある。負荷抵抗Ｒ５の抵抗値が変動すると、電源回路１００の出力電圧が変動すると共に、電源回路１００の出力端に接続されている整流回路Ｄ１１の出力端の電圧も変動する。ここで、ツェナーダイオードＤ１２のカソードは整流回路Ｄ１１の出力端に接続されているので、負荷抵抗Ｒ５の抵抗値が変動することにより、ツェナーダイオードＤ１２のカソードに供給される電圧が変動する。その結果、入力される交流電源電圧の変動だけでなく、負荷抵抗Ｒ５の抵抗値の変動によっても、トランジスタＱ１３をオン状態又はオフ状態にするタイミングが変わってしまい、負荷抵抗Ｒ５の変動によって電源回路１００から出力される電圧値が変化してしまう。
【０００４】
図５は、電源回路１００において、負荷抵抗を１００Ω、２００Ω及び５００Ωとした場合のそれぞれにおける電源回路１００の出力電圧を示すシミュレーション結果である。負荷抵抗を小さくするほど出力電圧の振幅値が小さくなり、出力電圧が負荷抵抗によって変動していることが分かる。
【０００５】
【特許文献１】特開平５−２３６７５３号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は上記従来の課題を解決するためになされたものであり、その目的は、交流電源電圧から直流電圧を生成して出力する電源回路であって、接続される負荷抵抗の抵抗値の変動によって出力電圧が変動しない電源回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の好ましい実施形態による電源回路は、入力される交流電源電圧を整流して直流電圧を出力する第１整流回路と、入力される交流電源電圧を整流して直流電圧を出力する第２整流回路と、前記第１整流回路からの電圧が供給され、トランジスタを含み、前記トランジスタがオン状態になることにより、前記第１整流回路からの電圧を出力し、前記トランジスタがオフ状態になることにより、前記第１整流回路からの電圧を出力しない出力回路と、前記第２整流回路からの電圧が所定電圧以上であるか否かを検出し、前記第２整流回路からの電圧が所定電圧以上である場合に前記トランジスタをオフ状態に制御し、前記第２整流回路からの電圧が所定電圧未満である場合に前記トランジスタをオン状態に制御する電圧検出回路とを備える。
【０００８】
電圧検出回路が検出する電圧は、負荷に電圧を供給する第１整流回路ではなく、負荷に電圧を供給しない第２整流回路からの電圧である。従って、負荷抵抗の抵抗値の変動によって第１整流回路の出力電圧の振幅値が変動した場合であっても、電圧検出回路が検出する電圧は変動しない。その結果、負荷抵抗の抵抗値の変動によって、トランジスタがオンオフするタイミングが変動することがなく、出力電圧が変動することを防止することができる。
【０００９】
好ましい実施形態においては、前記電圧検出回路がツェナーダイオードを含み、前記所定電圧が前記ツェナーダイオードのツェナー電圧であり、前記第２整流回路からの電圧がツェナー電圧以上である場合に前記ツェナーダイオードがオン状態になることにより、前記トランジスタをオフ状態に制御し、前記第２整流回路からの電圧がツェナー電圧未満である場合に前記ツェナーダイオードがオフ状態になることにより、前記トランジスタをオン状態に制御する。
【００１０】
好ましい実施形態においては、前記出力回路の出力電圧を前記第２整流回路からの電圧に加算して前記電圧検出回路に供給する帰還回路をさらに備える。
【００１１】
この場合、交流電源電圧の振幅値が所定電圧未満であるが、負荷抵抗の抵抗値の影響で出力回路の出力電圧が大きい場合に、出力回路の出力電圧が電圧検出回路に供給されることにより、電圧検出回路がトランジスタをオフ状態に制御し、出力回路が出力電圧を出力しないようにすることができる。
【発明の効果】
【００１２】
接続される負荷抵抗の抵抗値の変動によって出力電圧が変動しない電源回路を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態による電源回路１を示す概略回路図である。電源回路１は、第１整流回路２と、第２整流回路３と、電圧検出回路４と、出力回路５とを備えている。
【００１４】
第１整流回路２は、交流電源電圧が入力され、入力された交流電源電圧を全波整流し、かつ、平滑して、直流電圧を出力回路５に出力する。第１整流回路２は、例えば、ダイオードＤ１〜Ｄ４及びコンデンサＣ１を含む。ダイオードＤ１のカソードとダイオードＤ２のアノードとの接続点、及び、ダイオードＤ３のカソードとダイオードＤ４のアノードとの接続点はそれぞれ商用交流電源に接続されており、ダイオードＤ１とダイオードＤ３のアノード同士が接続され、ダイオードＤ２とダイオードＤ４のカソード同士が接続されている。また、ダイオードＤ２のカソードとダイオードＤ４のカソードとの接続点は、出力回路５のトランジスタＱ３のエミッタに接続され、かつ、平滑用のコンデンサＣ１を介して接地電位に接続されている。
【００１５】
第２整流回路３は、交流電源電圧が入力され、入力された交流電源電圧を全波整流し、電圧検出回路４（詳細には抵抗Ｒ１を介してツェナーダイオードＤ７のカソード）に供給する。第２整流回路３は、第１整流回路２に対して別途独立して並列に商用交流電源に接続されている。第２整流回路３は、負荷抵抗Ｒ５に電圧を供給しない（すなわち、負荷抵抗Ｒ５に直接接続されていない）整流回路である。第２整流回路３は、ダイオードＤ５及びＤ６を含む。ダイオードＤ５及びＤ６の両アノードは商用交流電源に接続され、両カソードは電圧検出回路４の抵抗Ｒ１に接続されている。
【００１６】
電圧検出回路４は、第２整流回路３からの電圧が供給され、第２整流回路３からの電圧が所定電圧以上であるか否かを検出する。電圧検出回路４は、第２整流回路３からの電圧が所定電圧以上である場合に、出力電圧を出力させないよう出力回路５を制御し（詳細にはトランジスタＱ３をオフ状態に制御し）、第２整流回路３からの電圧が所定電圧未満である場合に、出力電圧を出力させるように出力回路５を制御する（詳細にはトランジスタＱ３をオン状態に制御する）。電圧検出回路４が第１整流回路２からの電圧ではなく、第２整流回路３からの電圧を検出することにより、負荷抵抗Ｒ５の抵抗値の変動によってもトランジスタＱ３をオンオフさせるタイミングの変動を防止できる。
【００１７】
電圧検出回路４は、ツェナーダイオードＤ７と、抵抗Ｒ１、Ｒ２とを含む。ツェナーダイオードＤ７のカソードは、抵抗Ｒ１を介して第２整流回路３の出力端であるダイオードＤ５及びＤ６の両カソードに接続されている。ツェナーダイオードＤ７のアノードは、抵抗Ｒ２を介して接地電位に接続され、かつ、出力回路５のトランジスタＱ１のベースに接続されている。ツェナーダイオードＤ７は、第２整流回路３から抵抗Ｒ１を介して供給される電圧がツェナー電圧（例えば１３Ｖ）以上である場合にオン状態になり、トランジスタＱ３をオフ状態に制御する。一方、ツェナーダイオードＤ７は、第２整流回路３から抵抗Ｒ１を介して供給される電圧がツェナー電圧未満である場合にオフ状態になり、トランジスタＱ３をオン状態に制御する。
【００１８】
出力回路５は、電圧検出回路４のツェナーダイオードＤ７のオンオフによって状態が制御され、第１整流回路２から供給される電圧を電源回路１の出力電圧として出力する出力状態と、第１整流回路２から供給される電圧を電源回路１の出力電圧として出力しない非出力状態とを切り換える。出力回路５は、トランジスタＱ１〜Ｑ３と、抵抗Ｒ３、Ｒ４と、コンデンサＣ２とを含む。
【００１９】
トランジスタＱ１は、ベースがツェナーダイオードＤ７のアノードに接続され、コレクタが抵抗Ｒ３を介してトランジスタＱ３のエミッタと、第１整流回路２の出力端であるダイオードＤ２及びＤ４の両カソードとに接続され、エミッタが接地電位に接続されている。トランジスタＱ２は、ベースがトランジスタＱ１のコレクタに接続され、コレクタが抵抗Ｒ４を介してトランジスタＱ３のベースに接続され、エミッタが接地電位に接続されている。トランジスタＱ３は、エミッタが第１整流回路２の出力端であるダイオードＤ２及びＤ４の両カソードに接続され、コレクタが平滑用のコンデンサＣ２を介して接地電位に接続され、かつ、電源回路１の出力端として負荷抵抗Ｒ５に接続されている。
【００２０】
ツェナーダイオードＤ７がオフ状態のときには、トランジスタＱ１がオフ状態になり、トランジスタＱ２がオン状態になり、トランジスタＱ３がオン状態になるので、第１整流回路２からの電圧が負荷抵抗Ｒ５に出力される。ツェナーダイオードＤ７がオン状態のときには、トランジスタＱ１がオン状態になり、トランジスタＱ２がオフ状態になり、トランジスタＱ３がオフ状態になるので、第１整流回路２からの電圧が負荷抵抗Ｒ５に出力されない。
【００２１】
以上の構成を有する電源回路１についてその動作及び作用効果を説明する。交流電源電圧が電源回路１に入力されると、第１整流回路２は、交流電源電圧を整流及び平滑して出力回路５のトランジスタＱ３に供給する。また、第２整流回路３は、交流電源電圧を整流して電圧検出回路４のツェナーダイオードＤ７のカソードに供給する。
【００２２】
第２整流回路３から電圧検出回路４に供給される電圧がツェナーダイオードＤ７のツェナー電圧未満である（すなわち振幅値が小さい）場合には、ツェナーダイオードＤ７がオフ状態になる。これにより、トランジスタＱ１は、ベースが接地電位に接続された状態になり電流が流れずにオフ状態になる。また、トランジスタＱ２は、ベースに第１整流回路２からの電圧が供給されてオン状態になる。また、トランジスタＱ３は、ベースが接地電位に接続された状態になり、オン状態になる。その結果、第１整流回路２からの電圧がトランジスタＱ３を介して負荷抵抗Ｒ５に出力される。
【００２３】
一方、第２整流回路３から電圧検出回路４に供給される電圧がツェナーダイオードＤ７のツェナー電圧以上である（すなわち振幅値が大きい）場合には、ツェナーダイオードＤ７がオン状態になる。これにより、トランジスタＱ１は、ベースに第２整流回路３からの電圧が供給され、電流が流れてオン状態になる。また、トランジスタＱ２は、ベースが接地電位に接続された状態になり、オフ状態になる。また、トランジスタＱ３は、ベースが接地電位に接続されない状態になり、オフ状態になる。その結果、第１整流回路２からの電圧がトランジスタＱ３を介して負荷抵抗Ｒ５に出力されない。
【００２４】
このように、第２整流回路３からの電圧の振幅値が大きいことが電圧検出回路４によって検出された場合には、トランジスタＱ３をオフ状態に制御することにより、電源回路１から出力電圧が出力されることが阻止される。その結果、大きな出力電圧が負荷抵抗Ｒ５に供給されることを防止できる。
【００２５】
ここで、電源回路１では、トランジスタＱ３のオン状態とオフ状態とを切り換えるために電圧検出回路４が検出する電圧（ツェナーダイオードＤ７のカソードに供給する電圧）として、第１整流回路２からの電圧ではなく、第２整流回路３からの電圧を使用している。従って、負荷抵抗Ｒ５の抵抗値が変動することによって第１整流回路２の出力電圧が変動した場合であっても、ツェナーダイオードＤ７に供給される電圧は第２整流回路３からの電圧であって変動することはないので、トランジスタＱ３のオン状態とオフ状態とを切り換えるタイミングが負荷抵抗Ｒ５の抵抗値の変動に応じて変動してしまうことを防止できる。従って、電源回路１によると、負荷抵抗Ｒ５の抵抗値の変動によらずに、安定した出力電圧を出力することができる。
【００２６】
図２は、別の好ましい実施形態による電源回路１１を示す回路図である。電源回路１１は、電源回路１と比較して、帰還回路６が追加されている点のみが異なり、その他の構成は電源回路１と同じである。
【００２７】
帰還回路６は、出力回路５の出力電圧を第２整流回路３の出力電圧に加算して電圧検出回路４のツェナーダイオードＤ７に供給するための回路である。つまり、トランジスタＱ３のオン状態とオフ状態とを切り換えるために電圧検出回路４が検出する電圧（ツェナーダイオードＤ７のカソードに供給する電圧）として出力回路５の出力電圧も使用される。帰還回路６は、ダイオードＤ８を含み、ダイオードＤ８のアノードは出力回路５の出力端（トランジスタＱ３のコレクタ）に接続され、カソードは第２整流回路３の出力端（ダイオードＤ５及びＤ６の両カソード）と、抵抗Ｒ１を介してツェナーダイオードＤ７のカソードとに接続されている。
【００２８】
ここで、図１の電源回路１によると、入力される交流電源電圧の振幅値がツェナーダイオードＤ７のツェナー電圧未満であるが、負荷抵抗Ｒ５の抵抗値の影響により出力回路５の出力電圧の振幅値が大きくなった場合には、ツェナーダイオードＤ７がオン状態にならないので、トランジスタＱ３をオフ状態に制御することができず、大きい出力電圧が出力されてしまうという問題が生じる。
【００２９】
しかし、図２の電源回路１１によると、帰還回路６を備えているので、入力される交流電源電圧の振幅値がツェナーダイオードＤ７のツェナー電圧未満であるが、負荷抵抗Ｒ５の抵抗値の影響により出力回路５の出力電圧が大きくなる場合には、出力回路５の出力電圧がツェナーダイオードＤ７のカソードに供給されるので、ツェナーダイオードＤ７をオン状態に制御することができる。従って、トランジスタＱ３をオフ状態にすることができ、出力回路５から振幅値の大きな出力電圧が出力されることを阻止することができる。
【００３０】
なお、入力される交流電源電圧の振幅値がツェナーダイオードＤ７のツェナー電圧以上である場合には、第２整流回路３からの電圧のみによってツェナーダイオードＤ７をオン状態にでき、トランジスタＱ３をオフ状態にすることができるので、帰還回路６から供給される出力回路５の出力電圧はツェナーダイオードＤ７のオンオフに直接的には影響を与えない。
【００３１】
図３は、電源回路１１において、負荷抵抗を１００Ω、２００Ω、５００Ωと変化させた場合のそれぞれにおける電源回路１１の出力電圧を示すシミュレーション結果である。各出力電圧は略同じ波形であるので、シミュレーション結果では重なって表示されている。このように、負荷抵抗Ｒ５の抵抗値を変化させても、出力電圧の振幅値が変動せずに、出力電圧を安定化させることができることが分かる。
【００３２】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。なお、図１及び図２では、片電源の電源回路を例に説明したが両電源の電源回路においても同様に本発明を適用することができる。また、ダイオードやトランジスタの極性や個数は単なる一例に過ぎず、様々な構成が採用され得る。
【産業上の利用可能性】
【００３３】
本発明は、例えばオーディオ用アンプの電源回路などに好適に採用され得る。
【図面の簡単な説明】
【００３４】
【図１】本発明の好ましい実施形態による電源回路１を示す回路図である。
【図２】本発明の別の好ましい実施形態による電源回路１１を示す回路図である。
【図３】負荷抵抗を変動させた際の電源回路１１の出力電圧を示すシミュレーション結果である。
【図４】従来の電源回路１００を示す回路図である。
【図５】負荷抵抗を変動させた際の従来の電源回路１００の出力電圧を示すシミュレーション結果である。
【符号の説明】
【００３５】
１、１１      電源回路
２            第１整流回路
３            第２整流回路
４            電圧検出回路
５            出力回路
６            帰還回路
【図１】
2010146124.tif 000003
【図２】
2010146124.tif 000004
【図４】
2010146124.tif 000005
【図３】
2010146124.tif 000006
【図５】
2010146124.tif 000007