(57)【要約】【課題】ストリーキングの発生を効果的に抑えることが可能な固体撮像装置を提供する。【解決手段】固体撮像装置は、光信号を電気信号に変換し電圧信号として出力する行列状に配列された複数の画素１００を備える固体撮像装置であって、画素１００の列毎に設けられ、画素１００の電圧信号を垂直方向に伝達する垂直信号線１１０と、垂直信号線１１０毎に設けられ、垂直信号線１１０に接続された電流源１２０と、垂直信号線１１０毎に設けられ、垂直信号線１１０を介して伝達される電圧信号を増幅する列増幅回路１３０と、複数の電流源１２０に接地電位を供給する電流源用接地電位供給線１２２と、複数の列増幅回路１３０に接地電位を供給する列増幅回路用接地電位供給線１２４とを備え、電流源用接地電位供給線１２２と列増幅回路用接地電位供給線１２４とは、画素１００の列に対応した位置で接続される。【選択図】図１
2010034616.tif 000002
【特許請求の範囲】
【請求項１】
光信号を電気信号に変換し電圧信号として出力する行列状に配列された複数の画素を備える固体撮像装置であって、
前記画素の列毎に設けられ、前記画素の電圧信号を垂直方向に伝達する垂直信号線と、
前記垂直信号線毎に設けられ、前記垂直信号線に接続された電流源と、
前記垂直信号線毎に設けられ、前記垂直信号線を介して伝達される前記電圧信号を増幅する列増幅回路と、
複数の前記電流源に接地電位を供給する第１の接地線と、
複数の前記列増幅回路に接地電位を供給する第２の接地線とを備え、
前記第１の接地線と前記第２の接地線とは、前記画素の各列に対応した位置で接続される
固体撮像装置。
【請求項２】
前記固体撮像装置は、さらに、前記列増幅回路毎に設けられ、前記列増幅回路から出力される増幅された電圧信号を一時的に保持する保持回路を備える
請求項１に記載の固体撮像装置。
【請求項３】
前記固体撮像装置は、さらに、前記保持回路毎に設けられ、前記保持回路に保持された電圧信号をデジタル信号に変換する列ＡＤ変換回路を備える
請求項２に記載の固体撮像装置。
【請求項４】
前記電流源は、前記垂直信号線と接続された電流源トランジスタを有し、
前記画素は、
光を信号電荷に変換して蓄積するフォトダイオードと、
前記フォトダイオードの信号電荷を読み出す転送トランジスタと、
フォトダイオードから転送された信号電荷を一時的に蓄積するフローティング拡散層部と、
前記フローティング拡散層部の電位を初期化するリセットトランジスタと、
前記フローティング拡散層部の電位に応じた電圧信号を出力する増幅トランジスタとを有し、
前記電流源トランジスタのゲート幅を前記電流源トランジスタのゲート長で除した値は、前記増幅トランジスタのゲート幅を前記増幅トランジスタのゲート長で除した値の４倍以下である
請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記固体撮像装置は、さらに、前記列増幅回路毎に設けられ、前記列増幅回路と接続された低負荷回路を備える
請求項１に記載の固体撮像装置。
【請求項６】
前記低負荷回路は、前記列増幅回路の出力線に接続された他の容量に比べ容量値が小さい入力容量を有する
請求項５に記載の固体撮像装置。
【請求項７】
前記画素は、
光を信号電荷に変換して蓄積するフォトダイオードと、
前記フォトダイオードの信号電荷を読み出す転送トランジスタと、
前記フォトダイオードから転送された信号電荷を一時的に蓄積するフローティング拡散層部と、
前記フローティング拡散層部の電位を初期化するリセットトランジスタと、
前記フローティング拡散層部の電位に応じた電圧信号を出力する増幅トランジスタとを有する
請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記電流源は、前記垂直信号線と接続された電流源トランジスタを有し、
前記電流源トランジスタのトランスコンダクタンス係数は、前記増幅トランジスタのトランスコンダクタンス係数の４倍以下である
請求項７に記載の固体撮像装置。
【請求項９】
前記画素は、さらに、電圧信号の読み出しが行われる前記画素の行を選択する選択トランジスタを有する
請求項４又は７に記載の固体撮像装置。
【請求項１０】
請求項１〜９のいずれか１項に記載の固体撮像装置を備えるカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関するものである。
【背景技術】
【０００２】
近年、ＣＣＤ型固体撮像装置に代わる固体撮像装置としてＭＯＳ型固体撮像装置が注目されている。これは、ＭＯＳ型固体撮像装置がＣＭＯＳプロセスで製造できるため既存の設備を利用でき、安定供給が可能であることや、高速読み出しが可能なため、高速化・高解像度化できることなど、多くの利点を有しているためである。
【０００３】
しかし、ＭＯＳ型固体撮像装置では、列増幅回路が画素の行方向に列数分だけ配置されるので、電源及び接地線はその全列増幅回路に対して共通インピーダンスを持つ。そのため、一つの列増幅回路の電流変化は、電源電位及び接地電位の変動となり、全ての列増幅回路に影響を与える。
【０００４】
従って、画素アレイの一部に高輝度の光が入射すると、光が入射した画素の信号を増幅する列増幅回路の電流が変化し、全ての列増幅回路が電流変化の影響を受ける。その結果、光照射のない画素の信号を増幅する列増幅回路においても、リセット期間と増幅期間との出力信号に差が生じてしまう。これは、出力画像において高輝度部分の左右に白帯または黒帯の画像不良が発生する（一般的に、この画像不良はストリーキングと呼ばれる）ことに繋がる。
【０００５】
この画像不良に対して、特許文献１では、列増幅回路の出力部にリミッタを設け、ソース接地増幅回路の電流源となっている電流源トランジスタを、画素の信号に依らず常に飽和領域で動作させることで、列増幅回路の電流量を一定に保ち、ストリーキングを抑制する技術が開示されている。
【特許文献１】特開２００５−２５２５２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ストリーキングは列増幅回路の電流源トランジスタがリニア領域で動作すること以外の原因でも発生するため、特許文献１に記載される技術を用いても抑制できないストリーキングが存在する。
【０００７】
本発明は、かかる点に鑑みてなされたものであり、ストリーキングの発生を効果的に抑えることが可能な固体撮像装置及びカメラを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の固体撮像装置は、光信号を電気信号に変換し電圧信号として出力する行列状に配列された複数の画素を備える固体撮像装置であって、前記画素の列毎に設けられ、前記画素の電圧信号を垂直方向に伝達する垂直信号線と、前記垂直信号線毎に設けられ、前記垂直信号線に接続された電流源と、前記垂直信号線毎に設けられ、前記垂直信号線を介して伝達される前記電圧信号を増幅する列増幅回路と、複数の前記電流源に接地電位を供給する第１の接地線と、複数の前記列増幅回路に接地電位を供給する第２の接地線とを備え、前記第１の接地線と前記第２の接地線とは、前記画素の各列に対応した位置で接続されることを特徴とする。
【０００９】
これにより、ＭＯＳ型固体撮像装置において、電流源に接地電位を供給する第１の接地線と、列増幅回路に接地電位を供給する第２の接地線とが共通とされる。従って、信号の読み出し経路における電流変動により電流源及び列増幅回路のいずれかの接地電位が低下した場合でも、両者の接地電位が共通に低下し、列増幅回路の出力変動が相殺される。その結果、信号の読み出し経路における電流変動に伴うストリーキングの発生を効果的に抑えることができる。
【００１０】
また、前記固体撮像装置は、さらに、前記列増幅回路毎に設けられ、前記列増幅回路から出力される増幅された電圧信号を一時的に保持する保持回路を備えてもよい。このとき、前記固体撮像装置は、さらに、前記保持回路毎に設けられ、前記保持回路に保持された電圧信号をデジタル信号に変換する列ＡＤ変換回路を備えることが好ましい。
【００１１】
これにより、列増幅回路以前の回路で行われる画素の信号を増幅する動作及びリセットする動作と、列増幅回路より後の回路で行われる列増幅回路の出力信号をＡＤ変換する動作とを同時に行うことができる。また、列増幅回路の出力を画素列毎にＡＤ変換してから読み出すことができる。従って、出力画像の高フレームレート化と高Ｓ／Ｎ化とを実現することができる。
【発明の効果】
【００１２】
本発明は、電流源の接地電位の供給線と列増幅回路の接地電位の供給線とを共通にすることで、どちらかの接地電位が低下した場合でも、両者の接地電位が共通に低下し、列増幅回路の出力変動が相殺されるため、出力画像におけるストリーキングを抑制できる。
【発明を実施するための最良の形態】
【００１３】
（第１の実施形態）
以下に図面を参照しながら、本発明の第１の実施形態に係る固体撮像装置について説明する。
【００１４】
図１は、本実施形態に係る固体撮像装置の全体構成を概略的に示す図である。
図１に示すように、本実施形態の固体撮像装置は、光信号を電気信号に変換し電圧信号として出力する行列状に配列された複数の画素１００と、画素１００の列（画素列）毎に設けられ、画素１００の電圧信号を垂直方向に伝達する垂直信号線１１０と、垂直信号線１１０毎に設けられ、電圧信号を垂直信号線１１０に読み出すための垂直信号線１１０に接続された電流源１２０と、垂直信号線１１０毎に設けられ、垂直信号線１１０を介して伝達される電圧信号を増幅する列増幅回路１３０と、複数の画素１００に電源電位を供給する画素用電源電位供給線１１１と、複数の画素１００に接地電位を供給する画素用接地電位供給線１１２と、複数の電流源１２０に接地電位を供給する電流源用接地電位供給線１２２と、複数の列増幅回路１３０に電源電位を供給する列増幅回路用電源電位供給線１２３と、複数の列増幅回路１３０に接地電位を供給する列増幅回路用接地電位供給線１２４とを備えている。なお、電流源用接地電位供給線１２２は本発明の第１の接地線の一例であり、列増幅回路用接地電位供給線１２４は本発明の第２の接地線の一例である。
【００１５】
複数の画素１００からなる画素アレイには、画素用電源電位供給線１１１及び画素用接地電位供給線１１２が接続される。同様に、複数の電流源１２０からなる電流源アレイには、電流源用接地電位供給線１２２が接続され、複数の列増幅回路１３０からなる列増幅回路アレイには、列増幅回路用電源電位供給線１２３及び列増幅回路用接地電位供給線１２４が接続される。一般的にレイアウトの制約上、各アレイの電源電位供給線及び接地電位供給線は複数の画素１００、電流源１２０又は列増幅回路１３０で共通に接続される。
【００１６】
本実施形態の固体撮像装置は、さらに、列増幅回路１３０毎（垂直信号線１１０毎）に設けられ、列増幅回路１３０から出力される増幅された電圧信号を一時的に保持する保持回路１４０と、保持回路１４０毎（垂直信号線１１０毎）に設けられ、保持回路１４０に保持された電圧信号を画素列毎にデジタル信号に変換する列ＡＤ変換回路１５０とを備えている。
【００１７】
ここで、電流源用接地電位供給線１２２と列増幅回路用接地電位供給線１２４とは各画素列に対応した位置で接続されている。
【００１８】
図２は、本実施形態に係る固体撮像装置の構成を詳細に示す図である。具体的には、一つの画素１００を構成する回路とこの画素１００の信号を処理する回路との詳細を示す図である。
【００１９】
画素１００は、フォトダイオード１０１と、転送トランジスタ１０２、リセットトランジスタ１０４及び増幅トランジスタ１０５の３つのトランジスタと、フローティング拡散層部１０３とから構成される。
【００２０】
フォトダイオード１０１は、入射光を光電変換し、得られた信号電荷を蓄積する。転送トランジスタ１０２は、フォトダイオード１０１とフローティング拡散層部１０３との間に設けられ、フォトダイオード１０１に蓄積された信号電荷を読み出し、フローティング拡散層部１０３に転送する。フローティング拡散層部１０３は、フォトダイオード１０１から転送された信号電荷を一時的に蓄積する。増幅トランジスタ１０５は、フローティング拡散層部１０３に蓄積された信号電荷を増幅する。増幅トランジスタ１０５は、フローティング拡散層部１０３の電位（増幅トランジスタ１０５のゲートノードＮｆｄの電位）に応じた電圧信号を出力する。リセットトランジスタ１０４は、フローティング拡散層部１０３に蓄積された信号電荷をリセットし、フローティング拡散層部１０３の電位を初期化する。
【００２１】
なお、本実施形態に係る固体撮像装置は、電圧信号の読み出しが行われる画素１００の行（画素行）を選択するための選択トランジスタを画素１００内に備えていても良い。また、本実施形態に係る固体撮像装置は、転送トランジスタ１０２を持たず、フォトダイオード１０１に蓄積された信号電荷をそのまま増幅トランジスタ１０５で増幅し、リセットトランジスタ１０４でリセットする構成でも良い。
【００２２】
転送トランジスタ１０２のゲートには、転送トランジスタ１０２のオン／オフを制御する制御パルスＴＸが入力され、リセットトランジスタ１０４のゲートには、リセットトランジスタ１０４のオン／オフを制御する制御パルスＲＳが入力される。
【００２３】
増幅トランジスタ１０５のゲート電位（フローティング拡散層部１０３の電位）の電圧値Ｖｆｄは、画素１００の増幅トランジスタ１０５と電流源１２０の定電流源トランジスタ１２１とで構成されるソースフォロア回路１６０で垂直信号線１１０に読み出される。定電流源トランジスタ１２１には、定電流源トランジスタ１２１のオン／オフを制御する制御パルスＮｂ１が入力される。
【００２４】
列増幅回路１３０は、入力容量１３１及び帰還容量１３３の２つの容量と、定電流源トランジスタ１３４及び増幅トランジスタ１３５の２つのトランジスタと、１つのクランプスイッチ１３２とで構成される。定電流源トランジスタ１３４は電流源として動作し、列増幅回路１３０に一定の電流を流す。クランプスイッチ１３２にはクランプスイッチ１３２のオン／オフを制御する制御パルスＣＬが入力され、クランプスイッチ１３２がオンすると増幅トランジスタ１３５のゲートとドレインがショートして列増幅回路１３０がリセットされる。入力容量１３１と帰還容量１３３とは列増幅回路１３０の増幅率Ｇ（Ｇは正の値）を決定し、入力容量１３１と帰還容量１３３との容量比によって、列増幅回路１３０の増幅率Ｇは決定される。定電流源トランジスタ１３４には、定電流源トランジスタ１３４のオン／オフを制御する制御パルスＮｂ２が入力される。
【００２５】
保持回路１４０は、サンプルホールドスイッチ１４１と保持容量１４２とで構成される。保持回路１４０は、列増幅回路１３０の出力を保持容量１４２に保持させ、列増幅回路１３０以前の回路動作と列増幅回路１３０より後の回路動作とを同時に行うことを可能とし、高速な画素１００の信号読み出しを実現する。サンプルホールドスイッチ１４１には、サンプルホールドスイッチ１４１のオン／オフを制御する制御パルスＳＨが入力される。
【００２６】
列ＡＤ変換回路１５０は、差動比較回路１７０とカウンタ回路１８０とで構成され、画素１００の信号を画素列毎にデジタル信号に変換して出力することで、高速な画素１００の信号の読み出しと高Ｓ／Ｎを実現する。
【００２７】
差動比較回路１７０は、定電流源トランジスタ１５１とトランジスタ１５２、１５３、１５４及び１５５とから構成され、カウンタ回路１８０は、フリップフロップ１５６から構成される。定電流源トランジスタ１５１には、定電流源トランジスタ１５１のオン／オフを制御する制御パルスＮｂ３が入力され、フリップフロップ１５６にはクロックＮｃｌｋが入力される。
【００２８】
図３は、本実施形態に係る固体撮像装置に搭載された列ＡＤ変換回路１５０の動作（駆動方法）を示すタイミングチャートである。なお、図３において、横軸は時間、縦軸は電圧値を表す。
【００２９】
差動比較回路１７０は、トランジスタ１５２のゲートノードＮｒｅｆの電圧値Ｖｒｅｆと、トランジスタ１５３のゲートの電圧値、つまり保持回路１４０の出力ノードＮｓｈの電圧値Ｖｓｈとの大小を比較する。ゲートノードｒｅｆの電圧値Ｖｒｅｆが出力ノードＮｓｈの電圧値Ｖｓｈに比べ大きい時、差動比較回路１７０の出力ノードＮｃｍｐの電圧値Ｖｃｍｐは“ＨＩ電位”になり、ゲートノードｒｅｆの電圧値Ｖｒｅｆが出力ノードＮｓｈの電圧値Ｖｓｈに比べ小さい時、出力ノードＮｃｍｐの電圧値Ｖｃｍｐが“ＬＯ電位”になる。時間に応じて電圧値が大きくなるようにゲートノードＮｒｅｆの電圧値Ｖｒｅｆを変化させると、ゲートノードＮｒｅｆの電圧値Ｖｒｅｆは出力ノードＮｓｈの電圧値Ｖｓｈと等しくなるまで出力ノードＮｃｍｐの電圧値Ｖｃｍｐは“ＬＯ電位”となり、出力ノードＮｓｈの電圧値Ｖｓｈと等しくなった後は“ＨＩ電位”となる。
【００３０】
カウンタ回路１８０は、一定の間隔で“ＨＩ電位”及び“ＬＯ電位”を繰り返すクロック信号Ｖｃｌｋと、差動比較回路１７０の出力ノードＮｃｍｐの電圧値Ｖｃｍｐとによって制御され、出力ノードＮｃｍｐの電圧値Ｖｃｍｐが“ＬＯ電位”で、かつクロック信号Ｖｃｌｋが“ＬＯ電位”から“ＨＩ電位”に切り替わる時に１ずつカウントアップする。
【００３１】
クロック信号Ｖｃｌｋが“ＨＩ電位”及び“ＬＯ電位”を繰り返している期間を比較期間と呼ぶ。比較期間に合わせて電圧値Ｖｒｅｆを変化させることで、電圧値Ｖｒｅｆと電圧値Ｖｓｈとが等しくなるまでにクロック信号Ｖｃｌｋが“ＬＯ電位”から“ＨＩ電位”に切り替わった回数が、列増幅回路１３０から出力された電圧信号をデジタル変換した値としてカウンタ回路１８０から出力される。
【００３２】
なお、本実施形態では、固体撮像装置に搭載する列ＡＤ変換回路１５０として差動比較回路１７０とカウンタ回路１８０とを用いた構成の回路を例示し、またその駆動方法として図３を例示しているが、別の構成及び別の駆動方法で画素１００の電圧信号がデジタル信号に変換されてもよい。
【００３３】
また、本実施形態の固体撮像装置では、画素１００の転送トランジスタ１０２、リセットトランジスタ１０４及び増幅トランジスタ１０５は全てＮＭＯＳトランジスタで構成されるとしたが、これら全てのトランジスタがＰＭＯＳトランジスタで構成されてもよい。この場合、電源電位と接地電位とが入れ替えられるとともに、列増幅回路１３０の定電流源トランジスタ１３４及び増幅トランジスタ１３５についてもＰＭＯＳトランジスタからＮＭＯＳトランジスタに入れ替えられ、各トランジスタのゲートの制御信号電位も“ＨＩ電位”及び“ＬＯ電位”が入れ替えられる。
【００３４】
次に、本実施形態に係る固体撮像装置の動作（駆動方法）について説明する。
図４は、本実施形態に係る固体撮像装置の動作（駆動方法）を示すタイミングチャートである。なお、図４において、横軸は時間、横軸は電圧値を表す。
【００３５】
まず、画素１００のリセットトランジスタ１０４の制御パルスＲＳが“ＨＩ電位”とされる。これにより、画素１００のフローティング拡散層部１０３はリセットされ、増幅トランジスタ１０５のゲートノードＮｆｄの電圧値Ｖｆｄはフローティング拡散層部１０３のリセット電圧値Ｖｒｆｄとなる。フローティング拡散層部１０３の電位に応じた電圧信号はソースフォロア回路１６０によって読み出され、垂直信号線１１０の電圧値ＶｓｆはＶｒｓｆとなる。
【００３６】
次に、列増幅回路１３０のクランプスイッチ１３２の制御パルスＣＬが“ＨＩ電位”とされる。これにより、列増幅回路１３０はリセットされ、列増幅回路１３０の出力ノードＮｃａの電圧値Ｖｃａは、列増幅回路１３０のリセット電圧値Ｖｒｃａとなる。なお、クランプスイッチ１３２をオンし、列増幅回路１３０をリセットしている期間をリセット期間と呼ぶ。
【００３７】
次に、制御パルスＲＳ及びＣＬが順次“ＬＯ電位”とされ、サンプルホールドスイッチ１４１の制御パルスＳＨが“ＨＩ電位”とされる。これにより、保持回路１４０の出力ノードＮｓｈの電圧値ＶｓｈはＶｒｃａとなる。制御パルスＳＨが“ＬＯ電位”とされた後も、出力ノードの電圧値ＶｓｈはＶｒｃａに維持される。
【００３８】
次に、画素１００の転送トランジスタ１０２の制御パルスＴＸが“ＨＩ電位”とされる。これにより、フォトダイオード１０１に蓄積された信号電荷がフローティング拡散層部１０３に読み出され、ゲートノードＮｆｄの電圧値Ｖｆｄはフォトダイオード１０１に蓄積された電荷量に応じたΔＶｆｄだけリセット電圧Ｖｒｆｄから低下する。垂直信号線１１０の電圧値ＶｓｆもゲートノードＮｆｄの電圧値Ｖｆｄと同様に、フォトダイオード１０１の電荷量に応じたΔＶｓｆだけリセット電圧値Ｖｒｓｆから低下する。
【００３９】
このとき、列増幅回路１３０は、増幅率が−Ｇの反転増幅回路なので、列増幅回路１３０の出力ノードＮｃａの電圧値Ｖｃａはリセット電圧ＶｒｃａからＧ×ΔＶｓｆだけ上昇し、Ｖｒｃａ＋Ｇ×ΔＶｓｆとなる。なお、クランプスイッチ１３２をオフし、列増幅回路１３０で増幅動作を行っている期間を増幅期間と呼ぶ。
【００４０】
次に、制御パルスＳＨは“ＨＩ電位”にされる。これにより、保持回路１４０の出力ノードＮｓｈの電圧値ＶｓｈはＶｒｃａからＧ×ΔＶｓｆ上昇した値（Ｖｒｃａ＋Ｇ×ΔＶｓｆ）となる。制御パルスＳＨが“ＬＯ電位”とされた後も、出力ノードＶｓｈの電圧値ＶｓｈはＶｒｃａからＧ×ΔＶｓｆ上昇した値を維持する。制御パルスＲＳ及びＣＬが“ＨＩ電位”とされると、画素１００及び列増幅回路１３０は再びリセット状態となり、別の画素１００からの信号の読み出しが行われることとなる。しかし、制御パルスＳＨを“ＬＯ電位”にしていれば、列増幅回路１３０の後段回路にて増幅期間の出力に対するＡＤ変換動作と、別の画素１００の信号読み出しのためのリセット動作とを並行して行うことができ、読み出しの高速化が実現できる。
【００４１】
次に、列ＡＤ変換回路１５０により、保持回路１４０の出力ノードＮｓｈの電圧値Ｖｓｈがデジタル値に変換される。
【００４２】
このとき、出力ノードＮｓｈの電圧値ＶｓｈがＶｒｃａに維持されている間に、図３に示したＡＤ変換動作を行うことでＶｒｃａをデジタル変換した値を得ることが可能である。同様に、出力ノードＮｓｈの電圧値ＶｓｈがＶｒｃａからＧ×ΔＶｓｆ上昇した値に維持されている間に、図３に示したＡＤ変換動作を行うことで、ＶｒｃａからＧ×ΔＶｓｆ上昇した値をデジタル変換した値を得ることが可能である。そして、上記ＡＤ変換動作で得られた２つのデジタル変換値を減算することで、列増幅回路１３０の出力ノードＮｃａの電圧値Ｖｃａの変化分Ｇ×ΔＶｓｆのデジタル変換値を得ることが可能である。
【００４３】
Ｖｒｆｄ、Ｖｒｓｆ及びＶｒｃａは、画素１００毎もしくは画素列毎にばらつくが、上記動作により得られる列増幅回路１３０の出力ノードＮｃａの電圧値の変化量Ｇ×ΔＶｓｆでは、それらのばらつきの影響が除去される。また、列増幅回路１３０の増幅率も容量比によって決まる。従って、列増幅回路１３０の設計を容易にし、かつ画素列毎の信号ばらつきを除去することができる。列増幅回路１３０は、通常、１列あたり数μｍの幅でレイアウトをする必要があるが、単純な構成である容量フィードバックを持つソース接地増幅回路は、比較的レイアウト面積を抑えることが可能である。
【００４４】
本実施形態の固体撮像装置では、列増幅回路１３０から出力される電圧信号は、列ＡＤ変換回路１５０にて画素列毎にデジタル信号に変換してから読み出されるため、読み出しの高速化が実現できる。
【００４５】
また、本実施形態の固体撮像装置では、列増幅回路１３０の狭帯域化によりノイズが低減され、さらにアナログ信号処理に起因するランダムノイズが低減されるため、高Ｓ／Ｎ化が実現できる。
【００４６】
なお、本実施形態に係る固体撮像装置の動作（駆動方法）では、制御パルスＲＳ及びＣＬを“ＨＩ電位”にするのは必ずしも同時でなくても良く、また、制御パルスＳＨを“ＬＯ電位”にした後に制御パルスＣＬを“ＬＯ電位”にしても良い。
【００４７】
次に、本実施形態に係る固体撮像装置およびその駆動方法で、出力画像におけるストリーキング（画像不良）を抑制できる理由について説明する。
【００４８】
図５は、従来の固体撮像装置の構成を詳細に示す図である。具体的には、本実施形態の装置構成（図１及び図２の装置構成）の固体撮像装置に対し電流源１２０（ソースフォロア回路１６０）の接地ノードと列増幅回路１３０の接地ノードとを共通としていない固体撮像装置（比較装置）の構成を詳細に示す図である。
【００４９】
まず、本実施形態に係る固体撮像装置と図５の固体撮像装置とのストリーキング量を比較する。
【００５０】
図５の固体撮像装置の駆動方法における増幅期間において、制御パルスＳＨが“ＨＩ電位”にされると保持容量１４２の充電が始まるが、充電には列増幅回路１３０の電源電位供給線から供給される電流の一部が使われるため、列増幅回路１３０の接地電位供給線を流れる電流量が減少し、列増幅回路１３０の接地ノードＮｖｓｓ２の接地電位Ｖｓｓ2が低下する。この時の低下量をΔＶｓｓ2とすると、画素１００に光照射のないときの列増幅回路１３０の出力ノードＮｃａの電圧値Ｖｓｃａ1が（１）式のようになる。
【００５１】
Ｖｓｃａ1＝Ｖｒｃａ−（１＋Ｇ）×ΔＶｓｓ2・・・（１）式
【００５２】
この場合、光照射がないにも関わらず、リセット期間と増幅期間とで列増幅回路１３０の出力ノードＮｃａの電圧値Ｖｃａに差分が生じる。この差分を出力変動量と呼び、図５の装置の出力変動量Ｖｓｔｒ1は（２）式のようになる。
【００５３】
Ｖｓｔｒ1＝−（１＋Ｇ）×ΔＶｓｓ2      ・・・（２）式
【００５４】
一方、本実施形態に係る固体撮像装置は、ΔＶｓｓ2だけ列増幅回路１３０の接地電位が低下した場合、ソースフォロア回路１６０の接地電位も同様にΔＶｓｓ2だけ低下するので、光照射のない画素１００における出力ノードＮｃａの電圧値Ｖｓｃａ2は（３）式のようになる。
【００５５】
Ｖｓｃａ2＝Ｖｒｃａ−（１＋Ｇ−Ｇ×α）×ΔＶｓｓ2・・・（３）式
【００５６】
また、出力変動量Ｖｓｔｒ2は（４）式のようになる。
【００５７】
Ｖｓｔｒ2＝−（１＋Ｇ−Ｇ×α）×ΔＶｓｓ2      ・・・（４）式
【００５８】
ここで、
【数１】
2010034616.tif 000003
で、
【数２】
2010034616.tif 000004
（μ1は増幅トランジスタ１０５のキャリア移動度、Ｃｏｘ1は増幅トランジスタ１０５の単位面積あたりのゲート容量、Ｗ1は増幅トランジスタ１０５のゲート幅、Ｌ1は増幅トランジスタ１０５のゲート長）であり、
【数３】
2010034616.tif 000005
（μ2は定電流源トランジスタ１２１のキャリア移動度、Ｃｏｘ2は定電流源トランジスタ１２１の単位面積あたりのゲート容量、Ｗ2は定電流源トランジスタ１２１のゲート幅、Ｌ2は定電流源トランジスタ１２１のゲート長）である。β1及びβ2は一般的にトランスコンダクタンス係数と呼ぶ。
【００５９】
μ1＝μ2及びＣｏｘ1＝Ｃｏｘ2であればαは増幅トランジスタ１０５及び定電流源トランジスタ１２１のゲートサイズのみで決まり、（５）式のようになる。
【００６０】
【数４】
2010034616.tif 000006
【００６１】
すなわち、（２）式と（４）式とを比較すると、ソースフォロア回路１６０の接地ノードと列増幅回路１３０の接地ノードとを共通にしない場合（図５の固体撮像装置の場合）、列増幅回路１３０の接地電位のみが低下するため出力変動量は負となり、出力画像において、高輝度部分の左右に黒帯が生じてしまう“黒ストリーキング”が発生する。しかし、本実施形態に係る固体撮像装置では、ソースフォロア回路１６０の接地ノードと列増幅回路１３０の接地ノードとが共通にされる。従って、列増幅回路１３０の接地電位の低下に伴いソースフォロア回路１６０の接地電位も低下するため、出力変動を正にする作用が働き、“黒ストリーキング”が防止される。
【００６２】
また、出力変動を正にする作用が強いと出力変動量が正となり、出力画像において、高輝度部分の左右に白帯が生じてしまう“白ストリーキング”が発生することが考えられるが、αが２よりも大きい場合は、増幅率Ｇによらず出力変動量は（６）式のようになり、ストリーキングの絶対量が抑制されることになる。
【００６３】
｜Ｖｓｔｒ2｜＜｜Ｖｓｔｒ1｜・・・（６）式
【００６４】
また、（５）式と（６）式より（７）式が得られる。
【００６５】
【数５】
2010034616.tif 000007
【００６６】
従って、本実施形態に係る固体撮像装置は、定電流源トランジスタ１２１のゲートサイズのアスペクト比、つまり定電流源トランジスタ１２１のゲート幅を定電流源トランジスタ１２１のゲート長で除した値（ゲート幅／ゲート長）が増幅トランジスタ１０５のゲートサイズのアスペクト比、つまり増幅トランジスタ１０５のゲート幅を増幅トランジスタ１０５のゲート長で除した値（ゲート幅／ゲート長）の４倍以下になるよう設計すればストリーキングを抑制することが可能な構成となっている。
【００６７】
なお、本実施形態に係る固体撮像装置は、仮にμ1＝μ2及びＣｏｘ1＝Ｃｏｘ2でない場合でも、
【数６】
2010034616.tif 000008
となる、すなわち電流源トランジスタ１２１のトランスコンダクタンス係数β2が増幅トランジスタ１０５のトランスコンダクタンス係数β1の４倍以下となるようにすれば（６）式を満たし、ストリーキングが抑制できる。設計者にとってμ1、μ2、Ｃｏｘ1及びＣｏｘ2の情報を手に入れることは非常に容易であるので、（６）式を満たし、ストリーキングを抑制することができる構成であることに変わりはない。
【００６８】
以上のように本実施形態に係る固体撮像装置は、各画素列に設けられた保持回路１４０と、保持回路１４０の後段に設けられた列ＡＤ変換回路１５０とを有する。そして、列増幅回路１３０以前の回路で行われる画素１００の信号を増幅する動作及びリセットする動作と、列増幅回路１３０より後の回路で行われる列増幅回路１３０の出力信号をＡＤ変換する動作とが同時に行われる。従って、前述した出力画像におけるストリーキングを抑制するとともに、列増幅回路１３０以前の動作と、列増幅回路１３０の出力信号をＡＤ変換する動作とを同時に行うことで高フレームレート化が実現される。さらに、列増幅回路１３０の出力を画素列毎にＡＤ変換してから読み出すことで更なる出力画像の高フレームレート化と高Ｓ／Ｎ化とが実現される。ＭＯＳ固体撮像装置で高画質及び高フレームレートという特性を優先させる場合、本実施形態の固体撮像装置を用いることで、大きな効果を得ることができる。
【００６９】
（変形例）
ここで、本実施形態の固体撮像装置の変形例について説明する。図６は、本変形例に係る固体撮像装置の全体構成を概略的に示す図である。
【００７０】
図６に示すように、本変形例の固体撮像装置は、複数の画素１００、垂直信号線１１０、電流源１２０及び列増幅回路１３０と、画素用電源電位供給線１１１と、画素用接地電位供給線１１２と、電流源用接地電位供給線１２２と、列増幅回路用電源電位供給線１２３と、列増幅回路用接地電位供給線１２４とを備えている。
【００７１】
本変形例の固体撮像装置は、さらに、複数の保持回路１４０と、全ての保持回路１４０に共通に設けられ、保持回路１４０に保持された信号を順次読み出す水平読み出し回路２１０と、水平読み出し回路２１０の後段に設けられ、読み出された保持回路１４０の信号をデジタル信号に変換するＡＤ変換回路２６０とを備えている。
【００７２】
ここで、電流源用接地電位供給線１２２と列増幅回路用接地電位供給線１２４とは各画素列に対応した位置で接続されている。
【００７３】
図７は、本変形例に係る固体撮像装置に搭載される水平読み出し回路２１０の回路構成を詳細に示す図である。
【００７４】
水平読み出し回路２１０は、画素列毎に設けられ、保持回路１４０と水平読み出し回路２１０とを接続する入力線２２１と、入力線２２１毎に設けられ、入力線２２１の選択を行う水平読み出しスイッチ２１１と、水平読み出しスイッチ２１１毎に設けられ、水平読み出しスイッチ２１１の制御を行うシフトレジスタ回路２５０と、水平読み出しスイッチ２１１全てに共通に接続され、後段の回路に保持回路１４０の信号を出力する水平読み出し線２４０とで構成される。
【００７５】
本変形例に係る固体撮像装置において、水平読み出しスイッチ２１１は、シフトレジスタ回路２５０で制御され、水平読み出し線２４０には、オンしている水平読み出しスイッチ２１１に接続された入力線２２１の信号のみが出力される。従って、本変形例に係る固体撮像装置においては、各保持回路１４０の信号が順次水平読み出し線２４０に出力され、ＡＤ変換回路２６０にてデジタル変換される。
【００７６】
以上のように本変形例の固体撮像装置では、各保持回路１４０に保持される信号はアナログ信号のまま読み出され、同一のＡＤ変換回路２６０にて全ての信号がデジタル信号に変換される。従って、前述した出力画像におけるストリーキングを抑制するとともに、列増幅回路１３０以前の動作と、列増幅回路１３０の出力信号の読み出し動作とを同時に行うことで高フレームレート化が実現され、さらに単一のＡＤ変換回路２６０を使用することで、ＡＤ変換の高精度化、電流削減による低消費電力化や回路規模削減による低コスト化が実現される。ＭＯＳ固体撮像装置で低消費電力、高フレームレート及び高輝度解像度という特性を優先させる場合、本変形例の固体撮像装置を用いることで、大きな効果を得ることができる。
【００７７】
また、本変形例の固体撮像装置では、ＡＤ変換回路２６０の構成に面積上の制約が少ない。従って、ΔΣ型ＡＤ変換回路や、逐次比較型ＡＤ変換回路等の使用によるＢＩＴ数拡大を含め、ＡＤ変換の高精度化が実現される。
【００７８】
なお、本変形例の固体撮像装置において、ＡＤ変換回路２６０を本変形例の固体撮像装置とは別のＬＳＩに配置する構成にしても良い。
【００７９】
また、本変形例の固体撮像装置は、各保持回路に保持される信号を読み出す水平読み出し回路と、読み出された保持回路の信号をデジタル変換するＡＤ変換回路とを複数持つ構成であってもよい。具体的に、本変形例の固体撮像装置は、図８に示すように、異なる保持回路１４０に接続された第１の水平読み出し回路３１０及び第２の水平読み出し回路３２０と、第１の水平読み出し回路３１０と接続された第１のＡＤ変換回路３３０と、第２の水平読み出し回路３２０と接続された第２のＡＤ変換回路３４０とを備える構成であってもよい。この構成の場合、出力画像の高フレームレート化という効果を得ることができる。
【００８０】
また、本変形例の固体撮像装置は、水平読み出し回路とＡＤ変換回路との間に増幅回路を持つ構成であってもよい。具体的に、本変形例の固体撮像装置は、図９に示すように、水平読み出し回路２１０とＡＤ変換回路２６０との間に設けられた増幅回路４００を備える構成であってもよい。この構成の場合、出力画像の高Ｓ／Ｎ化という効果を得ることができる。
【００８１】
（第２の実施形態）
以下に図面を参照しながら、本発明の第２の実施形態に係る固体撮像装置について説明する。
【００８２】
図１０は、本実施形態に係る固体撮像装置の全体構成を概略的に示す図である。
図１０に示すように、本実施形態の固体撮像装置は、複数の画素１００、垂直信号線１１０、電流源１２０及び列増幅回路１３０と、画素用電源電位供給線１１１と、画素用接地電位供給線１１２と、電流源用接地電位供給線１２２と、列増幅回路用電源電位供給線１２３と、列増幅回路用接地電位供給線１２４と、列増幅回路１３０毎（垂直信号線１１０毎）に設けられ、列増幅回路１３０と接続された低負荷回路５００とを備えている。低負荷回路５００は、例えば列増幅回路１３０からの信号のノイズ除去を行う回路であり、列増幅回路１３０の出力線に接続された他の容量に比べ容量値が小さい入力容量を有する。
【００８３】
ここで、電流源用接地電位供給線１２２と列増幅回路用接地電位供給線１２４とは各画素列に対応した位置で接続されている。
【００８４】
図１１は、本実施形態に係る固体撮像装置の構成を詳細に示す図である。具体的には、一つの画素１００を構成する回路とこの画素１００の信号を処理する回路の詳細を示す図である。
【００８５】
本実施形態に係る固体撮像装置は、図１及び図２で示した第１の実施形態の固体撮像装置において、保持回路１４０及び列ＡＤ変換回路１５０を低負荷回路５００に置き換えて構成されたものである。低負荷回路５００は、列増幅回路１３０と接続された容量５０１から構成される。
【００８６】
次に、本実施形態に係る固体撮像装置の動作（駆動方法）について、出力画像におけるストリーキング（画像不良）を抑制できる理由と共に説明する。
【００８７】
図１２は、従来の固体撮像装置の構成を詳細に示す図である。具体的には、本実施形態の装置構成（図１０及び図１１の装置構成）の固体撮像装置に対し電流源１２０（ソースフォロア回路１６０）の接地ノードと列増幅回路１３０の接地ノードとを共通としていない固体撮像装置（比較装置）の構成を詳細に示す図である。
【００８８】
まず、本実施形態に係る固体撮像装置と図１２の固体撮像装置とのストリーキング量を比較する。
【００８９】
図１２の固体撮像装置における容量５０１は、列増幅回路１３０の出力ノードＮｃａに接続される低負荷回路５００の入力容量であり、容量５０１の容量値は帰還容量１３３の容量値よりも小さい。従って、容量５０１の充電による列増幅回路１３０の接地電位の低下はすぐに収まり、ΔＶｓｓ2は０と見なすことができるため、列増幅回路１３０起因のストリーキングは発生しない。しかしながら、高輝度の光が画素１００に入射した場合、垂直信号線１１０の電圧値Ｖｓｆが低下し、ソースフォロア回路１６０を流れる電流が減少するため、ソースフォロア回路１６０の接地電位が低下してしまう。ソースフォロア回路１６０の接地電位の低下量をΔＶｓｓ1とすると、画素１００に光照射のないときの列増幅回路１３０の出力ノードＮｃａの電圧値Ｖｓｃａ3が（８）式のようになり、出力変動量Ｖｓｔｒ3は（９）式のようになる。
【００９０】
Ｖｓｃａ3＝Ｖｒｃａ＋Ｇ×α×ΔＶｓｓ1・・・（８）式
Ｖｓｔｒ3＝Ｇ×α×ΔＶｓｓ1・・・（９）式
【００９１】
これに対し、本実施形態の固体撮像装置は、ΔＶｓｓ1だけソースフォロア回路１６０の接地電位が低下した場合、列増幅回路１３０の接地電位も同様にΔＶｓｓ1だけ低下するので、画素１００に光照射のないときの列増幅回路１３０の出力ノードＮｃａの電圧値Ｖｓｃａ4は（１０）式となり、出力変動量Ｖｓｔｒ4は（１１）式となる。
【００９２】
Ｖｓｃａ4＝Ｖｒｃａ−（１＋Ｇ−Ｇ×α）×ΔＶｓｓ1      ・・・（１０）式
Ｖｓｔｒ4＝−（１＋Ｇ−Ｇ×α）×ΔＶｓｓ1      ・・・（１１）式
【００９３】
ここで、（９）式と（１１）式とを比較すると、ソースフォロア回路１６０の接地ノードと列増幅回路１３０の接地ノードとを共通にしない場合（図１３の固体撮像装置の場合）、ソースフォロア回路１６０の接地電位のみが低下するため出力変動量は正となり、出力画像において、高輝度部分の左右に白帯が生じてしまう“白ストリーキング”が発生する。
【００９４】
しかし、本実施形態に係る固体撮像装置では、ソースフォロア回路１６０の接地ノードと列増幅回路１３０の接地ノードとが共通にされる。従って、列増幅回路１３０の接地電位の低下に伴い出力変動を負にする作用が働き、“白ストリーキング”が防止される。
【００９５】
また、出力変動を負にする作用が強いと出力変動量が負となり、出力画像において、高輝度部分の左右に黒帯が生じてしまう“黒ストリーキング” が発生することが考えられるが、αが１よりも大きい場合は、増幅率Ｇによらず出力変動量は（１２）式のようになり、ストリーキングの絶対量が減少することになる。
【００９６】
｜Ｖｓｔｒ4｜＜｜Ｖｓｔｒ3｜・・・（１２）式
【００９７】
また、（５）式と（１２）式より（１３）式が得られる。
【００９８】
【数７】
2010034616.tif 000009
【００９９】
従って、本実施形態に係る固体撮像装置は、定電流源トランジスタ１２１のゲートサイズのアスペクト比、つまり定電流源トランジスタ１２１のゲート幅を定電流源トランジスタ１２１のゲート長で除した値（ゲート幅／ゲート長）が増幅トランジスタ１０５のゲートサイズのアスペクト比、つまり増幅トランジスタ１０５のゲート幅を増幅トランジスタ１０５のゲート長で除した値（ゲート幅／ゲート長）よりも大きくなるよう設計すればストリーキングを抑制することが可能な構成となっている。
【０１００】
なお、本実施形態に係る固体撮像装置は、仮にμ1＝μ2及びＣｏｘ1＝Ｃｏｘ2でない場合でも、設計者にとってμ1、μ2、Ｃｏｘ1及びＣｏｘ2の情報を手に入れることは非常に容易であるので、（１２）式を満たし、ストリーキングを抑制することができる構成であることに変わりはない。
【０１０１】
（第３の実施形態）
以下に図面を参照しながら、本発明の第３の実施形態に係るカメラについて説明する。
【０１０２】
図１３は、本実施の形態に係るカメラのブロック図である。
このカメラは、レンズ６００と、第１又は第２の実施形態の固体撮像装置６０１と、駆動回路６０２と、外部インターフェイス部６０４とからなる。
【０１０３】
上記構成を有するカメラにおいて、外部に信号が出力されるまでの処理は以下のような順序に沿っておこなわれる。
【０１０４】
（１）レンズ６００を光が通過し、固体撮像装置６０１に入る。
（２）信号処理部６０３は、駆動回路６０２を通して固体撮像装置６０１を駆動し、固体撮像装置６０１からの出力信号を取り込む。
（３）信号処理部６０３で処理した信号を、外部インターフェイス部６０４を通して外部に出力する。
【０１０５】
以上説明したように、本発明の実施形態に係る固体撮像装置では、電流源１２０に接地電位を供給する電流源用接地電位供給線１２２と、列増幅回路１３０に接地電位を供給する列増幅回路用接地電位供給線１２４とが各画素列で接続される。この構成により、同じ画素列における電流源１２０の接地電位、つまり画素１００の増幅トランジスタ１０５と電流源１２０の定電流源トランジスタ１２１とで構成されるソースフォロア回路１６０の接地電位と、列増幅回路１３０の接地電位とは同じになる。ソースフォロア回路１６０においてリセット期間に比べ増幅期間の接地電位が低下すると、列増幅回路１３０の出力変動は正になり、列増幅回路１３０においてリセット期間に比べ増幅期間の接地電位が低下すると、列増幅回路１３０の出力変動は負になる。反対に、ソースフォロア回路１６０においてリセット期間に比べ増幅期間の接地電位が増加すると、列増幅回路１３０の出力変動は負になり、列増幅回路１３０においてリセット期間に比べ増幅期間の接地電位が増加すると、列増幅回路１３０の出力変動は正になる。従って、同じ画素列におけるソースフォロア回路１６０及び列増幅回路１３０の接地電位を共通にすることで、接地電位の変動による列増幅回路１３０の出力変動を相殺させ、出力画像におけるストリーキングの発生を抑制することが出来る。
【０１０６】
以上、本発明の固体撮像装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
【０１０７】
例えば、上記実施形態では、画素の構成として選択トランジスタのない３トランジスタ構成（転送トランジスタ、リセットトランジスタ、及び増幅トランジスタからなる構成）を前提に説明を行った。しかし、選択トランジスタを持つ４トランジスタ構成（転送トランジスタ、リセットトランジスタ、増幅トランジスタ、及び選択トランジスタからなる構成）や、非破壊読み出しを可能とする転送トランジスタを持たない３トランジスタ構成の画素においても本発明が適用可能であることは言うまでもない。
【０１０８】
また、上記実施形態において、隣接する複数画素の間でリセットトランジスタや増幅トランジスタを共有化し、実質的に１画素あたりのトランジスタ数を少なくすることで画素サイズが縮小されてもよい。
【産業上の利用可能性】
【０１０９】
本発明は、固体撮像装置に利用でき、特にＭＯＳ型固体撮像装置等に利用することができる。
【図面の簡単な説明】
【０１１０】
【図１】本発明の第１の実施形態に係る固体撮像装置の全体構成を概略的に示す図である。
【図２】本発明の第１の実施形態に係る固体撮像装置の構成を詳細に示す図である。
【図３】本発明の第１の実施形態に係る固体撮像装置の列ＡＤ変換回路の動作（駆動方法）を示すタイミングチャートである。
【図４】本発明の第１の実施形態に係る固体撮像装置の動作（駆動方法）を示すタイミングチャートである。
【図５】従来の固体撮像装置の構成を詳細に示す図である。
【図６】本発明の第１の実施形態に係る固体撮像装置の変形例の全体構成を概略的に示す図である。
【図７】本発明の第１の実施形態に係る固体撮像装置の変形例に搭載される水平読み出し回路の回路構成を詳細に示す図である。
【図８】本発明の第１の実施形態に係る固体撮像装置の別の変形例の全体構成を概略的に示す図である。
【図９】本発明の第１の実施形態に係る固体撮像装置の別の変形例の全体構成を概略的に示す図である。
【図１０】本発明の第２の実施形態に係る固体撮像装置の全体構成を概略的に示す図である。
【図１１】本発明の第２の実施形態に係る固体撮像装置の構成を詳細に示す図である。
【図１２】従来の固体撮像装置の構成を詳細に示す図である。
【図１３】本発明の第３の実施形態に係るカメラのブロック図である。
【符号の説明】
【０１１１】
１００    画素
１０１    フォトダイオード
１０２    転送トランジスタ
１０３    フローティング拡散層部
１０４    リセットトランジスタ
１０５、１３５    増幅トランジスタ
１１０    垂直信号線
１１１    画素用電源電位供給線
１１２    画素用接地電位供給線
１２０    電流源
１２１、１３４、１５１    定電流源トランジスタ
１２２    電流源用接地電位供給線
１２３    列増幅回路用電源電位供給線
１２４    列増幅回路用接地電位供給線
１３０    列増幅回路
１３１    入力容量
１３２    クランプスイッチ
１３３    帰還容量
１４０    保持回路
１４１    サンプルホールドスイッチ
１４２    保持容量
１５０    列ＡＤ変換回路
１５２、１５３、１５４、１５５    トランジスタ
１５６    フリップフロップ
１６０    ソースフォロア回路
１７０    差動比較回路
１８０    カウンタ回路
２１０    水平読み出し回路
２１１    水平読み出しスイッチ
２２１    入力線
２４０    水平読み出し線
２５０    シフトレジスタ回路
２６０    ＡＤ変換回路
３１０    第１の水平読み出し回路
３２０    第２の水平読み出し回路
３３０    第１のＡＤ変換回路
３４０    第２のＡＤ変換回路
４００    増幅回路
５００    低負荷回路
５０１    容量
６００    レンズ
６０１    固体撮像装置
６０２    駆動回路
６０３    信号処理部
６０４    外部インターフェイス部
ＣＬ、ＲＳ、ＳＨ、ＴＸ、Ｎｂ１、Ｎｂ２、Ｎｂ３    制御パルス
Ｎｃａ    列増幅回路の出力ノード
Ｎｆｄ    増幅トランジスタのゲートノード
Ｎｓｈ    保持回路の出力ノード
Ｎｒｅｆ    トランジスタのゲートノード
Ｎｖｄｄ０    画素の電源ノード
Ｎｖｓｓ０    画素の接地ノード
Ｎｖｓｓ１    電流源の接地ノード
Ｎｖｄｄ２    列増幅回路の電源ノード
Ｎｖｓｓ２    列増幅回路の接地ノード
Ｎｖｓｓ３    保持回路の接地ノード
Ｎｖｄｄ５    差動比較回路の電源ノード
Ｎｖｓｓ５    差動比較回路の接地ノード
Ｎｖｓｓ６    低負荷回路の接地ノード
Ｖｃｌｋ    クロック信号
【図１】
2010034616.tif 000010
【図２】
2010034616.tif 000011
【図３】
2010034616.tif 000012
【図４】
2010034616.tif 000013
【図５】
2010034616.tif 000014
【図６】
2010034616.tif 000015
【図７】
2010034616.tif 000016
【図８】
2010034616.tif 000017
【図９】
2010034616.tif 000018
【図１０】
2010034616.tif 000019
【図１１】
2010034616.tif 000020
【図１２】
2010034616.tif 000021
【図１３】
2010034616.tif 000022