(57)【要約】【課題】スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいて、高速負荷応答を実現できる技術を提供する。【解決手段】電圧変換用のインダクタに電流を流す駆動用スイッチング素子（Ｍ１）の駆動信号を生成するスイッチング制御回路を有する電源制御用半導体集積回路（２０）において、前記スイッチング制御回路は、出力電圧が所定の電位よりも高いか低いかを判別する電圧比較回路（２１）と、該電圧比較回路の出力および所定の周波数のクロック信号に基づいて前記駆動用スイッチング素子のオンタイミングおよびオフタイミングを決定するタイミング決定手段（２３）と、該タイミング決定手段の出力に基づいて前記駆動用スイッチング素子のオフ、オン駆動信号を生成する駆動制御回路（２４）と、を備えるようにした。【選択図】図１
2010183722.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧が所定の電位よりも高い第１の状態と前記出力電圧が前記所定の電位より低い第２の状態とを判別する電圧比較回路を備え、
前記第２の状態の時は前記スイッチング素子をオンとして電圧変換用のインダクタに電流を供給し、前記第１の状態の時には前記スイッチング素子をオフとして前記インダクタに電流を供給しない制御を行うスイッチング制御回路であって、
前記第１の状態であっても所定の周波数のクロック信号に基づいてスイッチング素子がオンとなるように動作するためのオンタイミングを決定するタイミング決定手段と、
該タイミング決定手段の出力に基づいて前記駆動用スイッチング素子のオン、オフ駆動信号を生成する駆動制御回路と、
を備えることを特徴とするスイッチング制御回路。
【請求項２】
前記タイミング決定手段は、前記電圧比較回路の出力に基づいて前記駆動用スイッチング素子のオフタイミングを決定し、前記クロック信号に基づいて前記駆動用スイッチング素子のオンタイミングを決定するように構成されていることを特徴とする請求項１に記載のスイッチング制御回路。
【請求項３】
前記タイミング決定手段は、前記電圧比較回路の出力がリセット端子またはセット端子に入力され、前記クロック信号がセット端子またはリセット端子に入力されたフリップフロップ回路により構成されていることを特徴とする請求項２に記載のスイッチング制御回路。
【請求項４】
前記クロック信号はパルス信号であり、
前記フリップフロップは、
リセット端子に前記電圧比較回路から有為な信号が入力されているときはリセット状態となって前記スイッチング素子をオフとし、
前記リセット端子に前記電圧比較回路から有為でない信号が入力されているときはセット端子に前記クロック信号が入ったときセット状態となって前記スイッチング素子をオンとするように構成されていることを特徴とする請求項３に記載のスイッチング制御回路。
【請求項５】
所定の周波数の発振信号を生成する発振回路と、該発振回路により生成された発振信号を波形整形してパルス信号を生成して前記クロック信号として出力するクロック生成回路をさらに備えることを特徴とする請求項１〜４のいずれかに記載のスイッチング制御回路。
【請求項６】
電圧変換用のインダクタと、該インダクタに電流を流す駆動用スイッチング素子と、該駆動用スイッチング素子がオフされている期間にコイルの電流を整流する整流素子と、出力端子に接続された平滑用コンデンサと、前記駆動用スイッチング素子の駆動信号を生成する請求項１〜５のいずれかに記載のスイッチング制御回路とを備えたことを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を変換するスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータおよびそのスイッチング制御回路に関し、特にＤＣ−ＤＣコンバータにおける負荷応答特性の向上に適用して有効な技術に関する。
【背景技術】
【０００２】
近年、ＣＰＵ等の半導体集積回路（ＩＣ）の低電圧化、大電流化が進んでおり、それに伴って負荷電流の変動も頻繁になっている。そのため、かかるＩＣを使用したシステムに直流電源電圧を供給するＤＣ−ＤＣコンバータの特性として、高速負荷応答が要求されるようになって来た。また、ＩＣを使用したシステムに直流電源電圧を供給する電源装置としては、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータが多用されている。
【０００３】
従来、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータとしては、図４に示すように、直流電源電圧Ｖｉｎをインダクタ（コイル）Ｌ１に印加して電流を流しコイルにエネルギーを蓄積させる駆動用スイッチング素子Ｍ１と、該駆動用スイッチング素子がオフされているエネルギー放出期間にコイルの電流を整流する整流用スイッチング素子Ｍ２と、駆動用スイッチング素子と整流用スイッチング素子を相補的にオン、オフさせる駆動パルスを生成するスイッチング制御回路２０とを備え、スイッチング制御回路２０は出力側からのフィードバック電圧ＶFBと参照電圧Ｖref1とを比較して電位差に応じた電圧を出力する誤差アンプ２５と、該誤差アンプ２５の出力と波形生成回路２６で生成された三角波のような波形信号とを比較して制御パルスを生成するＰＷＭコンパレータ２７と、該コンパレータの出力を受けてスイッチング素子の駆動パルスを生成する駆動制御回路２４等を有しＰＷＭ制御方式で出力電圧を制御するＤＣ−ＤＣコンバータがある。
【０００４】
なお、ＰＷＭ制御方式で出力電圧を制御するスイッチング電源装置に関する発明としては、例えば特許文献１に記載されているものがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−０４４９３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図４に示すようなＰＷＭ制御方式のＤＣ−ＤＣコンバータは、フィードバックループによる発振を防止するため、誤差アンプ２５に位相補償用の容量Ｃｆを接続することが多く、その場合、誤差アンプは一種の積分回路として作用することになる。そのため、負荷変動に対する応答が遅くなる。また、制御系の安定動作のためには、誤差アンプの周波数特性を出力側のＬとＣからなるＬＣ回路のカットオフ周波数以下に設定する必要があり、高速負荷応答を達成しにくい回路形式であった。
【０００７】
また、近年、ＰＷＭ制御等の電圧制御方式のＤＣ−ＤＣコンバータに比べて応答特性の優れた電流制御方式（カレントモード）のＤＣ−ＤＣコンバータも提供されている。電流制御方式は電圧制御方式と位相補償の仕方が異なるため、誤差アンプの周波数特性を電圧制御方式の場合に比べて高くすることができるため、負荷応答を速めることができる。しかし、電流制御方式であったとしても電圧制御方式と同様に誤差アンプを使用するものである限り、ループ上に積分回路が存在することになり、高速負荷応答には限界がある。また、電流制御方式は電圧制御ループの他に、電流制御ループを持つため回路が複雑になるという課題がある。
【０００８】
そこで、本発明者らは、図５に示すように、出力電圧Ｖoutを抵抗Ｒ１，Ｒ２で分圧した電圧ＶFBと参照電圧Ｖrefとをコンパレータ２１で比較して駆動パルスを生成するリップル検出制御方式のＤＣ−ＤＣコンバータについて検討した。その結果、かかる制御方式は、積分回路として働く誤差アンプを使用しないで済むため、負荷変動の応答性に優れているとともに、回路構成が簡単であるという利点を有するものの、スイッチング周波数が回路の遅延で決まるため、負荷電流の変動に伴ってスイッチング周波数が変動する。そのため、スイッチング周波数が音声帯域まで下がると音声ノイズを発生させる一方、スイッチング周波数が高周波領域まで上がるとコモンモードノイズの発生原因となって同一基板内の他の回路へ悪影響を及ぼすという課題があることが分かった。
【０００９】
本発明は上記のような課題に着目してなされたもので、その目的とするところは、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいて、高速負荷応答を実現するとともに音声帯域や高周波領域のノイズを低減できるようにすることにある。
【００１０】
また、本発明の目的は、高速負荷応答を向上させるとともに音声帯域や高周波領域のノイズを低減できるＤＣ−ＤＣコンバータおよびそのスイッチング制御回路を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、上記目的を達成するため、出力電圧が所定の電位よりも高い第１の状態と前記出力電圧が前記所定の電位より低い第２の状態とを判別する電圧比較回路を備え、前記第２の状態の時は前記スイッチング素子をオンとして電圧変換用のインダクタに電流を供給し、前記第１の状態の時には前記スイッチング素子をオフとして前記インダクタに電流を供給しない制御を行うスイッチング制御回路であって、前記第１の状態であっても所定の周波数のクロック信号に基づいてスイッチング素子がオンとなるように動作するためのオンタイミングを決定するタイミング決定手段と、該タイミング決定手段の出力に基づいて前記駆動用スイッチング素子のオン、オフ駆動信号を生成する駆動制御回路と、を備えるようにした。
【００１２】
上記のような手段によれば、電圧比較回路により出力電圧のリップルを検出しながら出力電圧が一定になるように駆動用スイッチング素子を制御するため高速負荷応答を実現できるとともに、クロック信号の周波数で駆動用スイッチング素子を制御するようにしているため、負荷の変動によってスイッチング周波数が変動するのを回避して、音声帯域や高周波領域のノイズを低減することができる。
【００１３】
ここで、望ましくは、前記タイミング決定手段は、前記電圧比較回路の出力に基づいて前記駆動用スイッチング素子のオフタイミングを決定し、前記クロック信号に基づいて前記駆動用スイッチング素子のオンタイミングを決定するように構成する。これにより、スイッチング周波数がクロック信号の周波数によって決まる制御ループを容易に構築することができる。
【００１４】
また、望ましくは、前記タイミング決定手段は、前記電圧比較回路の出力がリセット端子またはセット端子に入力され、前記クロック信号がセット端子またはリセット端子に入力されたフリップフロップ回路により構成する。これにより、駆動用スイッチング素子のオンタイミングとオフタイミングを決定できる回路を、簡単な回路で実現することができ、設計が容易になる。
【００１５】
ここで、前記タイミング決定手段は、前記クロック信号をパルス信号とし、前記フリップフロップは、リセット端子に前記電圧比較回路から有為な信号が入力されているときはリセット状態となって前記スイッチング素子をオフとし、前記リセット端子に前記電圧比較回路から有為でない信号が入力されているときはセット端子に前記クロック信号が入ったときセット状態となって前記スイッチング素子をオンとするように構成する。これにより、負荷が小さい場合に駆動用スイッチング素子が連続してオン状態にされて、スイッチング周波数が低下するのを回避することができる。
【００１６】
さらに、望ましくは、所定の周波数の発振信号を生成する発振回路と、該発振回路により生成された発振信号を波形整形してパルス信号を生成して前記クロック信号として出力するクロック生成回路をさらに備えるようにする。これにより、スイッチング制御回路を半導体集積回路として構成した場合に、スイッチング制御回路と別個に発振回路やクロック生成回路を設ける必要がなくなり、システムの小型化が可能となる。
【発明の効果】
【００１７】
本発明に従うと、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいて、高速負荷応答を向上させるとともに音声帯域や高周波領域のノイズを低減できるという効果がある。
【図面の簡単な説明】
【００１８】
【図１】本発明を適用した同期整流型ＤＣ−ＤＣコンバータの一実施形態を示す回路構成図である。
【図２】実施形態のＤＣ−ＤＣコンバータにおける各部の信号、電位の変化を示すタイミングチャートである。
【図３】図１のＤＣ−ＤＣコンバータの変形例を示す回路構成図である。
【図４】従来の同期整流型のＤＣ−ＤＣコンバータの概略構成を示す回路構成図である。
【図５】本発明に先立って検討したリップル検出制御方式のＤＣ−ＤＣコンバータの構成を示す回路構成図である。
【発明を実施するための形態】
【００１９】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００２０】
図１は、本発明を適用したスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータの一実施形態を示す。
【００２１】
この実施形態のＤＣ−ＤＣコンバータは、インダクタとしてのコイルＬ１、直流入力電圧Ｖｉｎが印加される電圧入力端子ＩＮと上記コイルＬ１の一方の端子との間に接続されコイルＬ１に向かって駆動電流を流し込むＰチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）からなる駆動用スイッチトランジスタＭ１、コイルＬ１の一方の端子と接地点の間に接続されたＮチャネルＭＯＳＦＥＴからなる整流用スイッチトランジスタＭ２を備える。
【００２２】
また、ＤＣ−ＤＣコンバータは、上記スイッチトランジスタＭ１，Ｍ２をオン、オフ駆動するするスイッチング制御回路２０、上記コイルＬ１の他方の端子（出力端子ＯＵＴ）と接地点との間に接続された平滑用コンデンサＣ１を備える。
【００２３】
特に限定されるものではないが、本実施形態では、ＤＣ−ＤＣコンバータを構成する素子のうち、スイッチング制御回路２０は半導体チップ上に形成されて半導体集積回路（電源制御用ＩＣ）として構成され、コイルＬ１とコンデンサＣ１およびスイッチング素子としてのトランジスタＭ１，Ｍ２はこのＩＣに設けられている外部端子に外付け素子として接続されるようになっている。
【００２４】
この実施形態のＤＣ−ＤＣコンバータにおいては、トランジスタＭ１とＭ２を相補的にオン、オフさせるような駆動パルスＧＰ１，ＧＰ２がスイッチング制御回路２０により生成されるようになっており、定常状態では、駆動用トランジスタＭ１がオンされるとコイルＬ１に直流入力電圧Ｖｉｎが印加されて出力端子ＯＵＴへ向かう電流が流されて平滑用コンデンサＣ１が充電される。また、駆動用トランジスタＭ１がオフされると代わって整流用トランジスタＭ２がオンされ、このオンされた整流用トランジスタＭ２を通してコイルＬ１に電流が流される。
【００２５】
スイッチング制御回路２０は、出力端子ＯＵＴからの電圧がフィードバックされる端子ＦＢと接地点との間に直列に接続され抵抗比で出力電圧Ｖoutを分圧する抵抗Ｒ１，Ｒ２と、該抵抗によって分圧された電圧ＶFBと参照電圧Ｖrefとを入力とする電圧比較回路としてのコンパレータ２１と、発振回路を内蔵し所定の周波数で比較的パルス幅の狭いクロックパルスＣＬＫを生成するクロック生成回路２２と、該クロック生成回路２２で生成されたクロックパルス（以下、クロックと略す）ＣＬＫがセット端子に入力され上記コンパレータ２１の出力がリセット端子に入力されたＲＳフリップフロップ２３と、該フリップフロップ２３の出力を受けて上記スイッチトランジスタＭ１，Ｍ２のゲート駆動信号ＧＰ１，ＧＰ２を生成して出力する駆動制御回路２４を有する。
【００２６】
なお、駆動制御回路２４は、スイッチトランジスタＭ１とＭ２が同時にオン状態になって貫通電流が流れないように、いわゆるデッドタイムを有するゲート駆動信号ＧＰ１，ＧＰ２を生成して出力するように構成するのが望ましい。また、本実施形態における上記コンパレータ２１には、ヒステリシス特性を有するコンパレータを使用するのが望ましい。これにより、フィードバック電圧ＶFBに飛び込んだノイズによりコンパレータ２１の出力が誤って変化するのを防止することができる。
【００２７】
次に、上記スイッチング制御回路２０の動作を、図２のタイミングチャートを用いて説明する。なお、図２において、Ｖref’で示されているのは、抵抗Ｒ１とＲ２の接続ノードＮ１の電位が参照電圧Ｖrefと一致するときの出力電圧Ｖｏｕｔの電位である。
【００２８】
図１のＤＣ−ＤＣコンバータにおいては、出力電圧Ｖoutが参照電圧Ｖrefに対応するＶref’よりも低い間（図２のＴ１の期間）は、図２（Ｂ）にように、コンパレータ２１の出力がロウレベル（有為でない信号）になる。この間、フリップフロップ２３の出力Ｑがハイレベルにされて、駆動制御回路２４は、駆動用スイッチトランジスタＭ１をオンにし、整流用スイッチトランジスタＭ２をオフにするようなゲート駆動信号ＧＰ１，ＧＰ２を出力する。
【００２９】
そのため、図２（Ａ）のように、図２のＴ１の期間に、出力電圧Ｖｏｕｔが次第に高くなりそれに応じてノードＮ１の電位が高くなる。そして、出力電圧ＶｏｕｔがＶref’よりも高くなると、コンパレータ２１の出力がロウレベルからハイレベル（有為な信号）に変化してフリップフロップ２３がリセットされ、その出力Ｑがロウレベルに変化する（図２のタイミングｔ１）。すると、駆動制御回路２４は駆動用スイッチトランジスタＭ１をオフにし、整流用スイッチトランジスタＭ２をオンにするようなゲート駆動信号ＧＰ１，ＧＰ２を出力する。これにより、出力電圧Ｖｏｕｔが下がり始め、コンパレータ２１の出力がロウレベルに変化するが、フリップフロップ２３の出力Ｑはロウレベルを維持する。
【００３０】
また、フリップフロップ２３のセット端子には一定周期のクロックＣＬＫが入力されているため、クロックＣＬＫが入った時点（図２のタイミングｔ２）でフリップフロップ２３がセットされ、その出力Ｑがハイレベルにされる。すると、駆動制御回路２４は、再び駆動用スイッチトランジスタＭ１をオンにし、整流用スイッチトランジスタＭ２をオフにするようなゲート駆動信号ＧＰ１，ＧＰ２を出力する。これにより、コイルＬ１に注入される電流が図示しない負荷に流される電流よりも多くなり、出力電圧Ｖｏｕｔが再び上昇する。
【００３１】
そして、出力電圧ＶｏｕｔがＶref’よりも高くなるとコンパレータ２１の出力がロウレベルからハイレベルに変化してフリップフロップ２３がリセットされ、その出力Ｑがロウレベルに変化してトランジスタＭ１がオフする（図２のタイミングｔ３）。上記のような動作を繰り返すことで出力電圧Ｖｏｕｔがほぼ一定に保たれる。上述した説明から分かるように、本実施形態のＤＣ−ＤＣコンバータにおいては、クロックＣＬＫが駆動用スイッチトランジスタＭ１のオンタイミングを与え、コンパレータ２１の出力が駆動用スイッチトランジスタＭ１のオフタイミングを与えるように作用する。
【００３２】
クロック生成回路２２およびフリップフロップ２３を持たない図５に示すリップル検出制御方式のＤＣ−ＤＣコンバータにおいては、スイッチング周波数が負荷の大小に応じて数ｋＨｚから数Ｍｈｚの間で変動するため、音声帯域や高周波領域でのノイズが発生するおそれがあったが、本実施形態のＤＣ−ＤＣコンバータにあってはスイッチング周波数がクロック生成回路２２により生成されるクロックＣＬＫの周波数によって決まる固定された値になるため、音声帯域や高周波領域でのノイズが発生するおそれがないという利点がある。
【００３３】
さらに、図５のＤＣ−ＤＣコンバータに比べて、大電流の負荷に対して出力電圧の変動が少なくなるため、低電圧化が可能になって消費電力を低減することができるとともに、スイッチング周波数が固定化されることによりある程度高い周波領域で動作させることができるため、コイルやコンデンサの値を小さめに設定することが可能となる。その結果、ＤＣ−ＤＣコンバータの基板実装面積を縮小することができ、小型化、薄型化にも貢献することができるという利点がある。さらに、周波数が大きく変動しないのでコイルやコンデンサの値の設定が容易になるとともに、異常発振が起きにくい回路形式であるため、回路および基板の設計が容易になるという利点もある。
【００３４】
次に、上記実施形態のＤＣ−ＤＣコンバータの変形例を、図３を用いて説明する。図３に示す変形例は、コイルＬ１が接続されているトランジスタＭ１，Ｍ２の接続ノードＮ０と、出力分圧用の抵抗Ｒ１，Ｒ２の接続ノードＮ１との間に、インバータＩＮＶおよび抵抗Ｒ３を直列に接続し、コンパレータ２１の入力電圧をコイル接続ノードＮ０の電位に応じてシフトさせるようにしたものである。他の構成は図１のＤＣ−ＤＣコンバータと同様である。
【００３５】
この変形例のＤＣ−ＤＣコンバータにおいては、駆動用スイッチトランジスタＭ１がオンされノードＮ０の電位が高くなっているときは、インバータＩＮＶの出力が接地電位レベルになって抵抗Ｒ３を介してノードＮ１の電位すなわちコンパレータの入力を下げるように作用する。そのため、見かけ上の出力電圧が下がり、参照電圧Ｖrefを引き上げたのと同じ結果が得られる。一方、駆動用スイッチトランジスタＭ１がオフされノードＮ０の電位が低くなっているときは、インバータＩＮＶの出力が電源電圧レベルになって抵抗Ｒ３を介してノードＮ１の電位すなわちコンパレータの入力を上げるように作用する。
【００３６】
そのため、見かけ上の出力電圧が上がり、参照電圧Ｖrefを引き下げたのと同じ結果が得られる。上記のような動作により、この変形例のＤＣ−ＤＣコンバータにおいては、コンパレータ２１に、出力電圧の変動すなわちリップルに合わせて判別値が変化するようなヒステリシスを持たせることができる。そのため、出力電圧Ｖｏｕｔの変動が電源電圧にノイズとして乗ったり、基板内部や配線間に存在する寄生容量を介してコンパレータ２１の入力端子にノイズが飛び込んで、そのノイズによりコンパレータが誤動作するのを防止することができるという利点がある。なお、インバータＩＮＶと抵抗Ｒ３により付加されるヒステリシスの大きさが出力のリップルによるノードＮ１の変動の幅よりも小さくなるように、抵抗Ｒ３の値やインバータＩＮＶを構成するトランジスタの定数を設定することが望ましい。
【００３７】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、フリップフロップ２３としてセット端子とリセット端子を有するＲＳフリップフロップを使用しているが、他の形式のフリップフロップであってもよいし、駆動制御回路２４の論理を工夫することでコンパレータ２１の出力をセット端子に入れ、クロックＣＬＫをリセット端子に入れるように構成することも可能である。
【００３８】
また、前記実施形態では同期整流型のＤＣ−ＤＣコンバータに適用した場合を説明したが、本発明は、図１や図３における整流用トランジスタＭ２の代わりにダイオードを使用したダイオード整流型のＤＣ-ＤＣコンバータに適用することが可能である。
【００３９】
さらに、上記実施形態では、駆動用スイッチトランジスタＭ１および整流用スイッチトランジスタＭ２として、電源制御用ＩＣと別個に形成された外付け素子を使用するとしたが、電源制御用ＩＣと同一の半導体チップ上に形成されたオンチップの素子を使用するようにしても良い。また、前記実施形態では、フィードバック端子ＦＢに印加される出力電圧を分圧する抵抗Ｒ１，Ｒ２をチップ上に形成したものを示したが、分圧抵抗Ｒ１，Ｒ２は外付け素子とし、チップ外部で分圧された電圧をフィードバック端子に印加するように構成しても良い。
【００４０】
また、前記実施形態では、フリップフロップ２３のセット端子に入力されるクロックパルスを生成する回路をチップに内蔵したスイッチング制御回路を示したが、クロックパルスもしくはその元になる発振信号をチップ外部から与えるように構成することができる。
【００４１】
以上の説明では、本発明を降圧型のＤＣ−ＤＣコンバータに適用した例を説明したが、本発明はそれに限定されるものではなく、昇圧型あるいは負電圧を発生する反転型のＤＣ−ＤＣコンバータなどにも適用することができる。
【符号の説明】
【００４２】
２０  スイッチング制御回路
２１  コンパレータ
２２  クロック生成回路
２３  フリップフロップ
２４  駆動制御回路
ＦＢ  フィードバック端子
Ｒ１，Ｒ２  分圧抵抗
Ｌ１  コイル（インダクタ）
Ｃ１  平滑用コンデンサ
Ｍ１  駆動用スイッチトランジスタ（駆動用スイッチング素子）
Ｍ２  同期整流用スイッチトランジスタ（整流用スイッチング素子）
【図１】
2010183722.tif 000003
【図２】
2010183722.tif 000004
【図３】
2010183722.tif 000005
【図４】
2010183722.tif 000006
【図５】
2010183722.tif 000007