(57)【要約】【課題】低温時において、安定性を確保しつつ、高負荷時の出力電圧の落ち込みを低減することが可能なＤＣ／ＤＣコンバータを提供することを目的とする。【解決手段】出力電圧Ｖｏｕｔと目標電圧Ｖｒｅｆとの電圧差分ΔＶを演算する差分演算部１１と、電圧差分ΔＶ及び積分値ΣΔＶを記憶部１５に格納するとともに、記憶部１５に格納した電圧差分ΔＶとＰＩ演算のＫｐとの積算値と、記憶部１５に格納した積分値ΣΔＶとＰＩ演算のＫｉとの積算値とを加算して目標電流Ｉｔａｒｇｅｔを生成するＰＩ演算部１２と、ＤＣ／ＤＣコンバータ１に流れる電流の電流値Ｉｉｎが目標電流Ｉｔａｒｇｅｔよりも大きくなるとデューティが小さくなる駆動信号によりスイッチ回路を駆動する駆動回路とを備えてＤＣ／ＤＣコンバータ１を構成し、ＰＩ演算部１２は、Ｋｐ及びＫｉを小さくさせる場合、積分値ΣΔＶの格納量を増加させる。【選択図】図１
2010183747.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ回路を利用して電圧を変換するＤＣ／ＤＣコンバータであって、
出力電圧と目標電圧との電圧差分を演算する差分演算手段と、
前記電圧差分及び前記電圧差分の累積加算結果である積分値を記憶部に格納するとともに、前記記憶部に格納した電圧差分とＰＩ演算の比例項の係数との積算値と、前記記憶部に格納した積分値とＰＩ演算の積分項の係数との積算値とを加算して目標電流を生成するＰＩ演算手段と、
当該ＤＣ／ＤＣコンバータに流れる電流が前記目標電流よりも大きくなるとデューティが小さくなる駆動信号により前記スイッチ回路を駆動する駆動回路と、
を備え、
前記ＰＩ演算手段は、前記比例項の係数及び前記積分項の係数を小さくさせる場合、前記積分値の格納量を増加させる
ことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ／ＤＣコンバータであって、
前記ＰＩ演算手段は、低温時、前記比例項の係数及び前記積分項の係数を小さくさせる
ことを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】
請求項２に記載のＤＣ／ＤＣコンバータであって、
前記ＰＩ演算手段は、温度が低下するに従って前記積分値の格納量を増加させる
ことを特徴とするＤＣ／ＤＣコンバータ。
【請求項４】
請求項１に記載のＤＣ／ＤＣコンバータであって、
前記ＰＩ演算手段は、温度が第１の所定温度以下になると、前記比例項の係数及び前記積分項の係数を小さくさせ、温度が前記第１の所定温度よりも大きい第２の所定温度よりも大きくなると、前記比例項の係数、前記積分項の係数、及び前記積分値の格納量をそれぞれ元の値に戻す
ことを特徴とするＤＣ／ＤＣコンバータ。
【請求項５】
請求項１に記載のＤＣ／ＤＣコンバータであって、
前記ＰＩ演算手段は、温度が低下するに従って、前記比例項の係数及び前記積分項の係数を小さくさせるとともに、前記積分値の格納量を増加させる
ことを特徴とするＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＩ演算を利用して出力電圧を制御するＤＣ／ＤＣコンバータに係わる。
【背景技術】
【０００２】
図５は、従来のＤＣ／ＤＣコンバータの構成を示す図である。図５に示すＤＣ／ＤＣコンバータ５０は、トランスＴによりその一次側と二次側とが電気的に絶縁された構成である。トランスＴの一次側には、トランジスタＱ１〜Ｑ４を含んで構成されるスイッチ回路としてのＨブリッジ回路が設けられている。トランジスタＱ１〜Ｑ４は、それぞれ、ＣＰＵ１０により生成される制御データに従って、スイッチとして動作する。一方、トランスＴの二次側には、ダイオードＤ１〜Ｄ４を含んで構成される整流回路が設けられている。さらに、その整流回路の出力側には、エネルギーを伝達するためのチョークコイルＬと、出力電圧を平滑化するための電解コンデンサＣを備えている。
【０００３】
ＣＰＵ１０は、フィードバック制御によりＤＣ／ＤＣコンバータ５０の出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆに一致させるための制御データを生成する。
差分演算部１１は、ＤＣ／ＤＣコンバータ５０の出力電圧Ｖｏｕｔと目標電圧Ｖｒｅｆとの差分を表す電圧差分ΔＶを演算しＰＩ演算部１２に出力する。なお、出力電圧Ｖｏｕｔは、所定のサンプリング間隔で、デジタルデータに変換されて差分演算部１１に与えられる。したがって、差分演算部１１は、随時、最新の電圧差分ΔＶを出力する。
【０００４】
ＰＩ演算部１２は、入力される電圧差分ΔＶを記憶部１５に格納するとともに、上記所定のサンプリング間隔で、前回の電圧差分ΔＶと今回の電圧差分ΔＶとを累積加算しその累積加算結果である積分値ΣΔＶを記憶部１５に格納した後、記憶部１５に格納した電圧差分ΔＶ及び積分値ΣΔＶを下記式（１）に代入してＰＩ（比例および積分）演算を実行することにより、制御データとしての目標電流Ｉｔａｒｇｅｔを出力する。
Ｉｔａｒｇｅｔ＝（Ｋｐ ＋Ｋｉ Σ）×ΔＶ＝Ｋｐ ×ΔＶ ＋ Ｋｉ ×ΣΔＶ  ・・・（１）
なお、「Ｋｐ×ΔＶ」は比例項であり、「Ｋｐ」はその係数である。また、「Ｋｉ×ΣΔＶ」は積分項であり、「Ｋｉ」はその係数である。すなわち、式（１）では、電圧差分ΔＶとＰＩ演算のＫｐとの積算値（比例項）と、積分値ΣΔＶとＰＩ演算のＫｉとの積算値（積分項）とを加算して目標電流Ｉｔａｒｇｅｔを生成する。
【０００５】
デジタル出力部１３は、ＰＩ演算部１２から出力される目標電流ＩｔａｒｇｅｔをＤ／Ａ変換部２１に出力する。
パルス出力部１４ａ、１４ｂは、所定の周期、かつ、所定のデューティ（５０％のデューティからデッドタイム分を除いたデューティ）を持ったパルス信号を生成する。なお、パルス出力部１４ａ、１４ｂにより生成される１組のパルス信号は、例えば、その位相が互いに反転している。
【０００６】
電流センサ２３は、ＤＣ／ＤＣコンバータ５０に流れる電流の電流値Ｉｉｎを検出する。
絶対値回路２４は、電流センサ２３により検出される電流値Ｉｉｎの絶対値を生成する。
【０００７】
Ｄ／Ａ変換部２１は、デジタル出力部１３から出力される目標電流Ｉｔａｒｇｅｔをデジタル信号からアナログ信号に変換し、コンパレータ２２の正側端子に与える。コンパレータ２２の負側端子には、絶対値回路２４で生成された電流値Ｉinの絶対値が与えられる。
【０００８】
保持回路２５ａ、２５ｂは、例えばＤ−フリップフロップ回路であり、コンパレータ２２の比較結果を保持する。
ＡＮＤ回路２６ａは、パルス出力部１４ａにより生成されるパルス信号と、保持回路２５ａの出力信号との論理積を表す信号を生成する。同様に、ＡＮＤ回路２６ｂは、パルス出力部１４ｂにより生成されるパルス信号と、保持回路２５ｂの出力信号との論理積を表す信号を生成する。
【０００９】
ここで、電流値Ｉｉｎの絶対値が目標電流Ｉｔａｒｇｅｔよりも小さければ、パルス出力部１４ａ、１４ｂにより生成されるパルス信号がそのままＡＮＤ回路２６ａ、２６ｂを通過する。一方、電流値Ｉｉｎの絶対値が目標電流Ｉｔａｒｇｅｔを超えると、コンパレータ２２の出力が反転し、ＡＮＤ回路２６ａ、２６ｂのそれぞれの出力信号はＬレベルに変化する。すなわち、電流値Ｉｉｎの絶対値と目標電流Ｉｔａｒｇｅｔとの比較結果に応じて、ＡＮＤ回路２６ａ、２６ｂのそれぞれの出力信号のデューティが制御されることになる。
【００１０】
ドライブ回路２７ａは、ＡＮＤ回路２６ａの出力信号に応じて、トランジスタＱ１、Ｑ４を駆動するための駆動信号を生成する。同様に、ドライブ回路２７ｂは、ＡＮＤ回路２６ｂの出力信号に応じて、トランジスタＱ２、Ｑ３を駆動するための駆動信号を生成する。これにより、１組のトランジスタＱ１、Ｑ４と、１組のトランジスタＱ２、Ｑ３は、交互に駆動される。すなわち、コンパレータ２２、保持回路２５ａ、２５ｂ、ＡＮＤ回路２６ａ、２６ｂ、ドライブ回路２７ａ、２７ｂは、制御データとしての目標電流Ｉｔａｒｇｅｔに従ってトランジスタＱ１〜Ｑ４を駆動する駆動回路として動作する。そして、このフィードバック制御により、ＤＣ／ＤＣコンバータ５０は、電流モードで出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆに保持される。
【００１１】
特許文献１には、ＰＩ演算を利用して出力電圧を制御する電圧変換システムが記載されている。この電力変換システムは、フィードバックゲイン決定部によるフィードバックゲインＫｐ、Ｋｉを用いて、ＤＣ／ＤＣコンバータの出力目標電圧に対する偏差をゼロにするためのフィードバック制御を行うフィードバック演算部を含む。そして、フィードバックゲイン決定部は、直流電源での充電率に応じた内部抵抗変化を反映するように、フィードバックゲインＫｐ、Ｋｉを決定する。
【００１２】
例えば、上記ＤＣ／ＤＣコンバータ５０において、Ｋｐ、Ｋｉを小さくすると、目標電流Ｉｔａｒｇｅｔの変動率を小さくすることができ、出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆに制御する際の安定性を向上させることができる。
【００１３】
ところで、上記ＤＣ／ＤＣコンバータ５０を温度変化が激しい環境におく場合では、低温時、電解コンデンサＣのＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）が悪化し出力電圧Ｖｏｕｔが不安定になってしまう。
【００１４】
そこで、例えば、低温時に出力電圧Ｖｏｕｔが不安定にならないようにするために、Ｋｐ、Ｋｉを小さくすることが考えられる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００７−６８２９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、上記ＤＣ／ＤＣコンバータ５０において、低温時に出力電圧Ｖｏｕｔが不安定にならないようにＫｐ、Ｋｉを小さくする場合では、高負荷時（上記ＤＣ／ＤＣコンバータ５０の出力側の負荷が多くの電流を必要としているとき）において目標電流Ｉｔａｒｇｅｔが上がらなくなるため、駆動信号のデューティが所望な値にならず、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆに対して落ち込んでしまうという問題がある。
【００１７】
そこで、本発明では、低温時において、出力信号の安定性を確保しつつ、高負荷時の出力電圧の落ち込みを低減することが可能なＤＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明のＤＣ／ＤＣコンバータは、スイッチ回路を利用して電圧を変換するＤＣ／ＤＣコンバータであって、出力電圧と目標電圧との電圧差分を演算する差分演算手段と、前記電圧差分及び前記電圧差分の累積加算結果である積分値を記憶部に格納するとともに、前記記憶部に格納した電圧差分とＰＩ演算の比例項の係数との積算値と、前記記憶部に格納した積分値とＰＩ演算の積分項の係数との積算値とを加算して目標電流を生成するＰＩ演算手段と、当該ＤＣ／ＤＣコンバータに流れる電流が前記目標電流よりも大きくなるとデューティが小さくなる駆動信号により前記スイッチ回路を駆動する駆動回路とを備え、前記ＰＩ演算手段は、前記比例項の係数及び前記積分項の係数を小さくさせる場合、前記積分値の格納量を増加させる。
【００１９】
この構成によれば、ＰＩ演算の比例項の係数及び積分項の係数が小さくなっても、目標電流の低下を抑えることができるので、低温時に出力電圧の安定性を確保するためにＰＩ演算の比例項の係数及び積分項の係数を小さくする場合において、駆動信号のデューティを所望な値に近づけることができ、高負荷時の出力電圧の落ち込みを低減することができる。
【００２０】
また、上記ＰＩ演算手段は、低温時、前記比例項の係数及び前記積分項の係数を小さくさせるように構成してもよい。
また、上記ＰＩ演算手段は、温度が低下するに従って前記積分値の格納量を増加させるように構成してもよい。
【００２１】
また、上記ＰＩ演算手段は、温度が第１の所定温度以下になると、前記比例項の係数及び前記積分項の係数を小さくさせ、温度が前記第１の所定温度よりも大きい第２の所定温度よりも大きくなると、前記比例項の係数、前記積分項の係数、及び前記積分値の格納量をそれぞれ元の値に戻すように構成してもよい。
【００２２】
また、上記ＰＩ演算手段は、温度が低下するに従って、前記比例項の係数及び前記積分項の係数を小さくさせるとともに、前記積分値の格納量を増加させるように構成してもよい。
【発明の効果】
【００２３】
本発明によれば、ＰＩ演算を利用して出力電圧を制御するＤＣ／ＤＣコンバータにおいて、低温時において、安定性を確保しつつ、高負荷時の出力電圧の落ち込みを低減することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態のＤＣ／ＤＣコンバータを示す図である。
【図２】第１実施形態のＤＣ／ＤＣコンバータにおける目標電流Ｉｔａｒｇｅｔの算出処理を示すフローチャートである。
【図３】第２実施形態のＤＣ／ＤＣコンバータにおける目標電流Ｉｔａｒｇｅｔの算出処理を示すフローチャートである。
【図４】第３実施形態のＤＣ／ＤＣコンバータにおける目標電流Ｉｔａｒｇｅｔの算出処理を示すフローチャートである。
【図５】従来のＤＣ／ＤＣコンバータを示す図である。
【発明を実施するための形態】
【００２５】
＜第１実施形態＞
図１は、本発明の第１実施形態のＤＣ／ＤＣコンバータの構成を示す図である。なお、図５に示す構成と同じ構成には同じ符号を付しその説明を省略する。また、本実施形態のＤＣ／ＤＣコンバータ１は、例えば、車両のパワーステアリング装置の電源に採用されるものとする。
【００２６】
図１に示す第１実施形態のＤＣ／ＤＣコンバータ１は、トランジスタＱ１〜Ｑ４と、トランスＴと、ダイオードＤ１〜Ｄ４と、チョークコイルＬと、電解コンデンサＣと、ＣＰＵ１０と、Ｄ／Ａ変換部２１と、コンパレータ２２と、電流センサ２３と、絶対値回路２４と、保持回路２５ａ、２５ｂと、ＡＮＤ回路２６ａ、２６ｂと、ドライブ回路２７ａ、２７ｂと、温度センサ２８（例えば、サーミスタ）とを備えて構成されている。なお、温度センサ２８の設置場所は、特に限定されないが、例えば、トランジスタＱ１〜Ｑ４が搭載される基板上であってもよい。
【００２７】
上記ＣＰＵ１０は、差分演算部１１（差分演算手段）と、ＰＩ演算部１２（ＰＩ演算手段）と、デジタル出力部１３と、パルス出力部１４ａ、１４ｂとを備えて構成されている。
【００２８】
図２は、第１実施形態のＤＣ／ＤＣコンバータ１において所定サンプリング間隔毎に実行される目標電流Ｉｔａｒｇｅｔの算出処理を示すフローチャートである。なお、上記サンプリング間隔とは、デジタルデータ変換後の出力電圧Ｖｏｕｔが差分演算部１１に与えられてから次のデジタルデータ変換後の出力電圧Ｖｏｕｔが差分演算部１１に与えられるまでの時間である。
【００２９】
まず、ＣＰＵ１０は、出力電圧Ｖｏｕｔを読み込み、差分演算部１１において電圧差分ΔＶを演算するとともに、ＰＩ演算部１２において積分値ΣΔＶを求める（Ｓ１）。
次に、ＣＰＵ１０は、電圧差分ΔＶを記憶部１５に格納し（Ｓ２）、積分値ΣΔＶを記憶部１５に格納する（Ｓ３）。
【００３０】
次に、ＣＰＵ１０は、温度センサ２８で検出された温度Ｔを読み込む（Ｓ４）。
次に、ＣＰＵ１０は、ＰＩ演算部１２において温度Ｔが低温（例えば、−２０℃以下）であるか否かを判断する（Ｓ５）。
【００３１】
温度Ｔが低温であると判断した場合（Ｓ５がＹｅｓ）、ＣＰＵ１０は、上記式（１）のＫｐとしてＫｐ２を、上記式（１）のＫｉとしてＫｉ２を設定した後（Ｓ６）、ΣΔＶｍａｘとしてｍａｘ２を、ΣΔＶｍｉｎとしてｍｉｎ２を設定する（Ｓ７）。
【００３２】
一方、温度Ｔが低温でないと判断した場合（Ｓ５がＮｏ）、ＣＰＵ１０は、上記式（１）のＫｐとしてＫｐ１を、上記式（１）のＫｉとしてＫｉ１を設定した後（Ｓ８）、ΣΔＶｍａｘとしてｍａｘ１を、ΣΔＶｍｉｎとしてｍｉｎ１を設定する（Ｓ９）。
【００３３】
なお、Ｋｐ１＞Ｋｐ２＞０、Ｋｉ１＞Ｋｉ２＞０、ｍａｘ２＞ｍａｘ１＞０、０＞ｍｉｎ１＞ｍｉｎ２とする。また、Ｋｐ１、Ｋｐ２、Ｋｉ１、Ｋｉ２、ｍａｘ１、ｍａｘ２、ｍｉｎ１、及びｍｉｎ２は、出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆに制御する際の安定性と応答性とのバランスが最適になるように設定されることが望ましく、それぞれの値は特に限定されないが、例えば、Ｋｐ１：Ｋｐ２＝８：５、Ｋｉ１：Ｋｉ２＝３：１、ｍａｘ１：ｍａｘ２＝６５：７２、ｍｉｎ１：ｍｉｎ２＝−６５：−７２となるように設定してもよい。
【００３４】
次に、ＣＰＵ１０は、記憶部１５に格納した積分値ΣΔＶがΣΔＶｍａｘよりも大きいか否かを判断する（Ｓ１０）。
積分値ΣΔＶがΣΔＶｍａｘよりも大きいと判断した場合（Ｓ１０がＹｅｓ）、ＣＰＵ１０は、積分値ΣΔＶとしてΣΔＶｍａｘを記憶部１５に格納する（Ｓ１１）。
【００３５】
一方、積分値ΣΔＶがΣΔＶｍａｘよりも大きくないと判断した場合（Ｓ１０がＮｏ）、ＣＰＵ１０は、積分値ΣΔＶがΣΔＶｍｉｎよりも小さいか否かを判断する（Ｓ１２）。
【００３６】
積分値ΣΔＶがΣΔＶｍｉｎよりも小さいと判断した場合（Ｓ１２がＹｅｓ）、ＣＰＵ１０は、積分値ΣΔＶとしてΣΔＶｍｉｎを記憶部１５に格納する（Ｓ１３）。
そして、ＣＰＵ１０は、ＰＩ演算部１２において、Ｋｐ及びＫｉ、並びに記憶部１５に格納されている電圧差分ΔＶ及び積分値ΣΔＶを上記式（１）に代入してＰＩ演算を実行し、目標電流Ｉｔａｒｇｅｔを算出する（Ｓ１４）。
【００３７】
なお、Ｓ４〜Ｓ９の一連の処理は、Ｓ３よりも前のタイミングで行われてもよい。
上述したように、Ｋｐ１＞Ｋｐ２、Ｋｉ１＞Ｋｉ２であるため、温度Ｔが低温であるとき、Ｋｐ、Ｋｉは小さくなり、温度Ｔが低温でないとき、Ｋｐ、Ｋｉが元の値に戻る。
【００３８】
また、ｍａｘ２＞ｍａｘ１、ｍｉｎ１＞ｍｉｎ２であるため、例えば、温度Ｔが低温であるとき、ΣΔＶｍａｘが大きくなるとともに、ΣΔＶｍｉｎが小さくなる。「ΣΔＶｍａｘが大きくなるとともに、ΣΔＶｍｉｎが小さくなる」ということは、記憶部１５に格納される積分値ΣΔＶの量が増加することといえる。すなわち、温度Ｔが低温のとき、積分値ΣΔＶの格納量が増加する。そして、温度Ｔが低温でなくなると、積分値ΣΔＶの格納量が元の値に戻る。
【００３９】
このように、第１実施形態のＤＣ／ＤＣコンバータ１では、低温時にＫｐ、Ｋｉを小さくする構成であるため、低温時において、出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆに制御する際の安定性を確保することができる。また、第１実施形態のＤＣ／ＤＣコンバータ１では、低温時に積分値ΣΔＶの格納量を増加させる構成であるため、目標電流Ｉｔａｒｇｅｔの低下を抑えることができ、駆動信号のデューティを所望な値に近づけることができる。そのため、低温時に出力電圧Ｖｏｕｔの安定性を確保するためにＫｐ、Ｋｉを小さくさせる場合において高負荷になっても、出力電圧Ｖｏｕｔが落ち込むことを低減することができる。また、第１実施形態のＤＣ／ＤＣコンバータ１では、ＣＰＵ１０によりＰＩ演算を行っているため、Ｋｐ、Ｋｉ、ΣΔＶｍａｘ、ΣΔＶｍｉｎを容易に変更することができる。
＜第２実施形態＞
図３は、第２実施形態のＤＣ／ＤＣコンバータにおいて上記所定サンプリング間隔毎に実行される目標電流Ｉｔａｒｇｅｔの算出処理を示すフローチャートである。なお、第２実施形態のＤＣ／ＤＣコンバータの回路構成は、図１と同様である。また、Ｓ１〜Ｓ４は、図２に示すＳ１〜Ｓ４と同様であるため説明を省略する。
【００４０】
Ｓ４において温度Ｔを読み込んだ後、ＣＰＵ１０は、ＰＩ演算部１２において温度Ｔが所定温度Ａ（例えば、−２０℃）以下であるか否かを判断する（Ｓ５−１）。
温度Ｔが所定温度Ａ以下であると判断した場合（Ｓ５−１がＹｅｓ）、ＣＰＵ１０は、上記式（１）のＫｐとしてＫｐ２を、上記式（１）のＫｉとしてＫｉ２を設定した後（Ｓ６）、ΣΔＶｍａｘとしてｍａｘ２を、ΣΔＶｍｉｎとしてｍｉｎ２を設定する（Ｓ７）。
【００４１】
一方、温度Ｔが所定温度Ａ以下でないと判断した場合（Ｓ５−１がＮｏ）、ＣＰＵ１０は、ＰＩ演算部１２において温度Ｔが、所定温度Ａよりも大きい所定温度Ｂ（例えば、０℃）以下であるか否かを判断する（Ｓ５−２）。
【００４２】
温度Ｔが所定温度Ｂ以下であると判断した場合（Ｓ５−２がＹｅｓ）、ＣＰＵ１０は、ΣΔＶｍａｘ及びΣΔＶｍｉｎを前回設定された値のまま変更せずＳ１０に進む。
一方、温度Ｔが所定温度Ｂ以下でないと判断した場合（Ｓ５−２がＮｏ）、ＣＰＵ１０は、上記式（１）のＫｐとしてＫｐ１を、上記式（１）のＫｉとしてＫｉ１を設定した後（Ｓ８）、ΣΔＶｍａｘとしてｍａｘ１を、ΣΔＶｍｉｎとしてｍｉｎ１を設定する（Ｓ９）。
【００４３】
すなわち、温度Ｔが所定温度Ａ以下になると、Ｋｐ、Ｋｉを小さくさせるとともに、積分値ΣΔＶの格納量を増加させた後、温度Ｔが所定温度Ｂよりも大きくなるまで、Ｋｐ、Ｋｉ、及び積分値ΣΔＶの格納量をそれぞれ維持し、温度Ｔが所定温度Ｂよりも大きくなると、Ｋｐ、Ｋｉ、及び積分値ΣΔＶの格納量をそれぞれ元の値に戻す。
【００４４】
以降のＳ１０〜Ｓ１４は、図２に示すＳ１０〜Ｓ１４と同様であるため説明を省略する。また、Ｓ５−１及びＳ５−２を含むＳ４〜Ｓ９の一連の処理は、Ｓ３よりも前のタイミングで行われてもよい。
【００４５】
このように、第２実施形態のＤＣ／ＤＣコンバータ１では、温度Ｔが所定温度Ａ以下である場合、Ｋｐ、Ｋｉを小さくする構成であるため、例えば、所定温度Ａを−２０℃の低い温度に設定した場合、低温時において、出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆに制御する際の安定性を確保することができる。また、第２実施形態のＤＣ／ＤＣコンバータ１では、例えば、所定温度Ａを−２０℃の低い温度に設定した場合、低温時に積分値ΣΔＶの格納量が増加するため、目標電流Ｉｔａｒｇｅｔの低下を抑えることができ、駆動信号のデューティを所望な値に近づけることができる。そのため、低温時に出力電圧Ｖｏｕｔの安定性を確保するためにＫｐ、Ｋｉを小さくさせる場合において高負荷になっても、出力電圧Ｖｏｕｔが落ち込むことを低減することができる。また、第２実施形態のＤＣ／ＤＣコンバータ１では、Ｋｐ、Ｋｉ、及び積分値ΣΔＶの格納量のそれぞれの可変制御に対してヒステリシスを設けることができるため、温度Ｔの変化による目標電流Ｉｔａｒｇｅｔのチャタリングを抑えることができる。また、第２実施形態のＤＣ／ＤＣコンバータ１においては、ＣＰＵ１０によりＰＩ演算を行っているため、Ｋｐ、Ｋｉ、ΣΔＶｍａｘ、ΣΔＶｍｉｎ、所定温度Ａ、所定温度Ｂを容易に変更することができる。
＜第３実施形態＞
図４は、第３実施形態のＤＣ／ＤＣコンバータにおいて上記所定サンプリング間隔毎に実行される目標電流Ｉｔａｒｇｅｔの算出処理を示すフローチャートである。なお、第３実施形態のＤＣ／ＤＣコンバータの回路構成は、図１と同様である。また、Ｓ１〜Ｓ４は、図２に示すＳ１〜Ｓ４と同様であるため説明を省略する。
【００４６】
Ｓ４において温度Ｔを読み込んだ後、ＣＰＵ１０は、ＰＩ演算部１２において、温度Ｔが低くなるに従って小さくなる関数ｄ（Ｔ）により上記式（１）のＫｐを、温度Ｔが低くなるに従って小さくなる関数ｅ（Ｔ）により上記式（１）のＫｉを、温度Ｔが低くなるに従って大きくなる関数ｆ（Ｔ）によりΣΔＶｍａｘを、温度Ｔが低くなるに従って小さくなる関数ｇ（Ｔ）によりΣΔＶｍｉｎを、それぞれ求める（Ｓ５−３）。なお、例えば、温度Ｔを変数とする一次関数ｄ（Ｔ）＝ｈＴ＋ｉによりＫｐを、温度Ｔを変数とする一次関数ｅ（Ｔ）＝ｊＴ＋ｋによりＫｉを、温度Ｔを変数とする一次関数ｆ（Ｔ）＝−ｍＴ＋ｎによりΣΔＶｍａｘを、温度Ｔを変数とする一次関数ｇ（Ｔ）＝ｐＴ＋ｑによりΣΔＶｍｉｎを、それぞれ求めてもよい。上記ｈ、ｊ、ｍ、及びｐは、それぞれ、ゼロよりも大きい値であり、傾きを示している。また、上記ｉ、ｋ、及びｎは、それぞれ、ゼロよりも大きい値であり、上記ｑはゼロよりも小さい値であり、切片を示している。また、それら傾きや切片は、出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆに制御する際の安定性と応答性とのバランスが最適になるように設定されているものとする。
【００４７】
以降のＳ１０〜Ｓ１４は、図２に示すＳ１０〜Ｓ１４と同様であるため説明を省略する。また、Ｓ４及びＳ５−３の一連の処理は、Ｓ３よりも前のタイミングで行われてもよい。
【００４８】
このように、第３実施形態のＤＣ／ＤＣコンバータ１では、温度Ｔが低くなるに従って、Ｋｐ、Ｋｉを小さくさせているため、低温時において、出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆに制御する際の安定性を確保することができる。また、第３実施形態のＤＣ／ＤＣコンバータ１では、温度Ｔが低くなるに従って、積分値ΣΔＶの格納量を増加させているため、目標電流Ｉｔａｒｇｅｔの低下を抑えることができ、駆動信号のデューティを所望な値に近づけることができる。そのため、低温時に出力電圧Ｖｏｕｔの安定性を確保するためにＫｐ、Ｋｉを小さくさせる場合において高負荷になっても、出力電圧Ｖｏｕｔが落ち込むことを低減することができる。また、第３実施形態のＤＣ／ＤＣコンバータ１では、温度Ｔを変数とする関数ｄ（Ｔ）、関数ｅ（Ｔ）、関数ｆ（Ｔ）、及び関数ｇ（Ｔ）を用いることにより、Ｋｐ、Ｋｉ、及び積分値ΣΔＶの格納量をそれぞれ温度Ｔに応じて連続的に可変させることができるため、温度Ｔの変化による目標電流Ｉｔａｒｇｅｔのチャタリングをさらに抑えることができる。また、第３実施形態のＤＣ／ＤＣコンバータ１においては、ＣＰＵ１０によりＰＩ演算を行っているため、関数ｄ（Ｔ）、関数ｅ（Ｔ）、関数ｆ（Ｔ）、及び関数ｇ（Ｔ）を容易に変更することができる。
【００４９】
なお、上記実施形態では、温度Ｔに基づいて、Ｋｐ、Ｋｉ、ΣΔＶｍａｘ、ΣΔＶｍｉｎをそれぞれ可変させる構成であるが、ＤＣ／ＤＣコンバータ１のチョークコイルＬのインダクタンスや電解コンデンサＣの容量により決まるＫｐ及びＫｉに応じて、ΣΔＶｍａｘ、ΣΔＶｍｉｎをそれぞれ可変してもよい。このように構成する場合、例えば、ＤＣ／ＤＣコンバータ１の製造時において設定されるチョークコイルＬのインダクタンスや電解コンデンサＣの容量によりＫｐ、Ｋｉを小さくせざるを得なくなってしまっても、ΣΔＶｍａｘを大きくするとともに、ΣΔＶｍｉｎを小さくして積分値ΣΔＶの格納量を増加させることにより、高負荷時において、目標電流Ｉｔａｒｇｅｔの低下を抑えることができ、出力電圧Ｖｏｕｔが落ち込むことを低減することができる。
【００５０】
また、上記実施形態では、Ｋｐ１＞Ｋｐ２＞０、Ｋｉ１＞Ｋｉ２＞０、ｍａｘ２＞ｍａｘ１＞０、０＞ｍｉｎ１＞ｍｉｎ２としたが、Ｋｐ１とＫｐ２、Ｋｉ１とＫｉ２、ｍａｘ１とｍａｘ２、及びｍｉｎ１とｍｉｎ２のうちの少なくとも１組の数値を互いに同じにしてもよいし、Ｋｐ２、Ｋｉ２、ｍａｘ１、及びｍｉｎ１のうちの少なくとも１つをゼロとしてもよい。例えば、Ｋｐ１≧Ｋｐ２＞０、Ｋｉ１＞Ｋｉ２＞０、ｍａｘ２＞ｍａｘ１＞０、０＞ｍｉｎ１＞ｍｉｎ２としたり、Ｋｐ１＞Ｋｐ２＞０、Ｋｉ１≧Ｋｉ２＞０、ｍａｘ２＞ｍａｘ１≧０、０＞ｍｉｎ１＞ｍｉｎ２としたりしてもよい。
【００５１】
また、図２に示すフローチャートにおいて、温度Ｔが低温であるとＣＰＵ１０が判断した場合（Ｓ５がＹｅｓ）、上記式（１）のＫｐとしてＫｐ２を、上記式（１）のＫｉとしてＫｉ２を設定した後（Ｓ６）、Ｓ７において、上記関数ｆ（Ｔ）によりΣΔＶｍａｘを、上記関数ｇ（Ｔ）によりΣΔｍｉｎをそれぞれ求めるように構成してもよい。このように構成しても、低温時において、安定性を確保しつつ、高負荷時の出力電圧の落ち込みを低減することができる。
【符号の説明】
【００５２】
１  ＤＣ／ＤＣコンバータ
１１  差分演算部
１２  ＰＩ演算部
１３  デジタル出力部
１４ａ、１４ｂ  パルス出力部
１５  設定部
２１  Ｄ／Ａ変換部
２２  コンパレータ
２３  電流センサ
２４  絶対値回路
２５ａ、２５ｂ  保持回路
２６ａ、２６ｂ  ＡＮＤ回路
２７ａ、２７ｂ  ドライブ回路
２８  温度センサ
【図１】
2010183747.tif 000003
【図２】
2010183747.tif 000004
【図３】
2010183747.tif 000005
【図４】
2010183747.tif 000006
【図５】
2010183747.tif 000007