(57)【要約】【課題】メモリ回路、システム、及び、インターリービングアクセスの方法を提供する。【解決手段】インターリーブメモリ回路は、第一メモリセルを有する第一メモリバンクを備える。第一ローカル制御回路は第一メモリバンクに結合される。第二メモリバンクは第二メモリセルを備える。第二ローカル制御回路は第二メモリバンクに結合される。IOブロックは第一メモリバンクと第二メモリバンクに結合される。グローバル制御回路は第一及び第二ローカル制御回路に結合される。インターリービングアクセスは、第一周期と第二周期を有するクロック信号を含み、それぞれ第一及び第二メモリセルにアクセスし、第二周期は、第一ローカル制御回路を有効にして、第一メモリセルにアクセスする第一読み取りカラム選択信号RSSLの第一遷移をトリガーすることを可能にする。【選択図】  図２Ａ
2010198723.tif 000002
【特許請求の範囲】
【請求項１】
第一データを示す電荷を格納する少なくとも一つの第一メモリセルを備えた第一メモリバンクであって、前記第一メモリセルは、第一ワードラインと第一ビットラインに結合されることと、
前記第一メモリバンクに結合される第一ローカル制御回路と、
第二データを示す電荷を格納する少なくとも一つの第二メモリセルを備えた第二メモリバンクであって、前記第二メモリセルは、第二ワードラインと第二ビットラインに結合されることと、
前記第二メモリバンクに結合される第二ローカル制御回路と、
前記第一メモリバンクと前記第二メモリバンクに結合されるIOブロックと、
前記第一及び第二ローカル制御回路に結合されたグローバル制御回路であって、インターリービングアクセスは、前記第一メモリセル及び前記第二メモリセルにアクセスするため、それぞれ第一周期と第二周期を有するクロック信号を含むことと、からなるインターリーブメモリ回路において、
前記第二周期は、前記第一ローカル制御回路を有効にして、前記第一メモリセルにアクセスする第一読み取りカラム選択信号RSSLの第一遷移をトリガーすることが可能であることを特徴とするインターリーブメモリ回路。
【請求項２】
前記第二周期は、更に、前記第二ローカル制御回路を有効にして、前記第二ワードラインを制御するワードライン信号の遷移をトリガーすることが可能であり、前記第一ローカル制御回路により前記第一メモリセルにアクセスする前記第一読み取りカラム選択信号RSSLの前記第一遷移は、前記第二ローカル制御回路により前記第二メモリセルにアクセスするための第二読み取りカラム選択信号RSSLの第一遷移と実質的に部分的に重なることがないようにしたことを特徴とする請求項１に記載のインターリーブメモリ回路。
【請求項３】
前記第二周期は、更に、前記第二ローカル制御回路を有効にして、前記第二メモリセルにアクセスする書き込みカラム選択信号WSSLの遷移をトリガーすることが可能であり、前記第一及び第二ビットラインに結合することが可能であるグローバルビットラインをプリチャージするプリチャージ期間の変化は、前記第一及び第二周期のサイクル時間の変化に実質的に関係しないようにしたことを特徴とする請求項１に記載のインターリーブメモリ回路。
【請求項４】
前記第一メモリセルにアクセスする前記第一読み取りカラム選択信号RSSLの前記第一遷移は、前記第一メモリセルの前記第一データを示す前記グローバルビットライン間の電圧差を示す信号の第一ラッチをトリガーするよう整えたことを特徴とする請求項３に記載のインターリーブメモリ回路。
【請求項５】
第一ラッチ信号は、前記第一メモリバンクの第三メモリセルにアクセスする前記クロック信号の第三周期によってトリガーされて第二ラッチを実行することが可能であると共に、第二ラッチ信号は出力することが可能であることを特徴とする請求項４に記載のインターリーブメモリ回路。
【請求項６】
前記第一周期は、前記第一ローカル制御回路を有効にして、前記第一ワードラインを制御するワードライン信号の第一遷移をトリガーすることが可能であり、前記第一メモリセルにアクセスする前記第一読み取りカラム選択信号RSSLの第二遷移は、前記第一ワードラインを制御する前記ワードライン信号の第二遷移をトリガーするよう整えられ、前記第一ワードラインを制御する前記ワードライン信号の前記第一遷移と前記第二遷移は、前記第一ワードラインを制御する前記ワードライン信号のパルス幅を決定することを特徴とする請求項１に記載のインターリーブメモリ回路。
【請求項７】
前記第一ローカル制御回路は、
前記クロック信号を受信することが可能である第一ロジックゲートと、
前記第一ロジックゲートに結合される第一インバータと、
前記第一インバータに結合されるワードラインコントローラーと、
前記ワードライン制御回路に結合されるワードラインドライバと、
前記ワードラインコントローラーの出力端に結合される第一遅延回路と、
前記第一遅延回路に結合されるセンス増幅器イネーブル生成器と、
前記第一遅延回路に結合される書き込みカラム選択生成器と、
前記第一遅延回路に結合される第二ロジックゲートと、
前記第二ロジックゲートに結合される第二インバータと、
前記第二インバータに結合される読み取りカラム選択生成器と、
からなることを特徴とする請求項１に記載のインターリーブメモリ回路。
【請求項８】
前記グローバル制御回路は、
前記第一ローカル制御回路と結合するワードカラム選択信号WSSLトラッキング回路と、
前記WSSLトラッキング回路に結合されるグローバルIO等化バーGIOEQB書き込みコントローラーと、
前記第一ローカル制御回路に結合される読み取りカラム選択信号RSSLトラッキング回路と、
前記RSSLトラッキング回路に結合されるグローバルIO等化バーGIOEQB読み取りコントローラーと、
前記GIOEQB書き込みコントローラーと前記GIOEQB読み取りコントローラーに結合される第三ロジックゲートと、
前記第三ロジックゲートに結合される第三インバータと、
からなることを特徴とする請求項７に記載のインターリーブメモリ回路。  
【請求項９】
前記グローバル制御回路は、更に、
前記グローバル制御回路に結合されるIOセンス増幅器と、
前記IOセンス増幅器に結合される第一ラッチ回路と、
前記第一ラッチ回路に結合される第四インバータと、
前記第四インバータに結合されるパスゲートと、
前記パスゲートに結合される第二ラッチ回路と、
前記第二ラッチ回路と前記データ出力イネーブル回路に結合される第五インバータと、
からなることを特徴とする請求項８に記載のインターリーブメモリ回路。
【請求項１０】
前記IOブロックは、
前記RSSLトラッキング回路に結合される第二遅延回路と、
前記クロック信号を受信することが可能であり、前記IOブロックに結合されるデータ出力イネーブル生成器と、
からなることを特徴とする請求項９に記載のインターリーブメモリ回路。
【請求項１１】
メモリ回路にインターリービングアクセスする方法であって、
メモリ回路の第一メモリバンクの第一メモリセルと第二メモリバンクの第二メモリセルにアクセスする、それぞれ第一周期と第二周期を有するクロック信号を受信するステップと、
前記第二周期により、前記第一メモリセルにアクセスする第一読み取りカラム選択信号RSSLの第一遷移をトリガーするステップと、
からなることを特徴とする方法。
【請求項１２】
更に、前記第二周期により、前記第二メモリセルを制御する前記ワードライン信号の遷移をトリガーするステップを含み、前記第一メモリセルにアクセスする前記第一読み取りカラム選択信号RSSLの第一遷移は、前記第二メモリセルにアクセスする第二読み取りカラム選択信号RSSLの第一遷移と実質的に部分的に重なることがないようにした請求項１１に記載のメモリ回路にインターリービングアクセスする方法。
【請求項１３】
更に、前記第二周期により、前記第二メモリセルにアクセスする書き込みカラム選択信号WSSLの遷移をトリガーするステップを含み、グローバルビットラインをプリチャージするプリチャージ期間の変化は、前記第一及び第二周期のサイクル時間の変化に実質的に依存しないようにしたことを特徴とする請求項１１に記載のメモリ回路にインターリービングアクセスする方法。
【請求項１４】
更に、前記第一メモリセルに格納されたデータを示す前記グローバルビットライン間の電圧差を示す信号を第一ラッチするステップを含み、前記第一ラッチは、前記第一メモリセルにアクセスする前記第一読み取りカラム選択信号RSSLの前記第一遷移によりトリガーされることが可能であることを特徴とする請求項１３に記載のメモリ回路にインターリービングアクセスする方法。
【請求項１５】
更に、前記第一ラッチ信号を第二ラッチするステップを含み、前記第二ラッチは、前記第一メモリバンクの第三メモリセルにアクセスする前記クロック信号の第三周期によりトリガーすることができ、前記第二ラッチ信号は出力されることが可能であることを特徴とする請求項１４に記載のメモリ回路にインターリービングアクセスする方法。
【請求項１６】
更に、前記第一周期により、前記第一ワードラインを制御するワードライン信号の第一遷移をトリガーするステップと、
前記第一メモリセルにアクセスする前記第一読み取りカラム信号RSSLの第二遷移により、前記第一ワードラインを制御する前記ワードライン信号の第二遷移をトリガーするステップと、
からなり、前記第一ワードラインを制御する前記ワードライン信号の前記第一遷移と前記第二遷移は、前記第一ワードラインを制御する前記ワードライン信号のパルス幅を決定することを特徴とする請求項１１に記載のメモリ回路にインターリービングアクセスする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体回路に関するものであって、特に、メモリ回路、システム、及びインターリービングアクセスの方法に関するものである。
【背景技術】
【０００２】
メモリ回路は様々なアプリケーションに用いられている。一般に、メモリ回路は、ダイナミックランダムアクセスメモリ（DRAM）とスタティックRAM（SRAM）を含む。DRAM回路は、複数のメモリセルからなる。従来のDRAMにおいて、アレイ中に、容量性ストレージメモリセルが提供され、各メモリセルはアクセストランジスタを有する。このようなメモリセルに格納（記憶）されるデータは、実際のところ、小キャパシタに格納される電荷である。データが出力される時、アクセストランジスタは、トランジスタのゲートか制御端に結合されるワードライン（WL）により作動される。アクセストランジスタは、キャパシタをキャパシタの電圧を感知するセンス増幅器に結合されるビットライン（BL）に結合することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、メモリ回路、システム、及びインターリービングアクセスの方法を提供することを目的とする。
【課題を解決するための手段】
【０００４】
一実施例において、インターリーブメモリ回路は、第一メモリセルを有する第一メモリバンクを備える。第一ローカル制御回路は第一メモリバンクに結合される。第二メモリバンクは第二メモリセルを備える。第二ローカル制御回路は第二メモリバンクに結合される。IOブロックは第一メモリバンクと第二メモリバンクに結合される。グローバル制御回路は第一及び第二ローカル制御回路に結合される。インターリービングアクセスは、第一及び第二メモリセルにアクセスするため、それぞれ第一周期と第二周期を有するクロック信号により生成され、第二周期は、第一ローカル制御回路を有効にして、第一メモリセルにアクセスするための第一読み取りカラム選択信号RSSLの第一遷移をトリガーすることが可能である。
【０００５】
別の実施例において、システムは、インターリーブメモリ回路に結合されるプロセッサを備える。メモリ回路は、第一メモリセルを有する第一メモリバンクを備える。第一ローカル制御回路は第一メモリバンクに結合される。第二メモリバンクは第二メモリセルを備える。第二ローカル制御回路は第二メモリバンクに結合される。IOブロックは第一及び第二メモリバンクに結合される。グローバル制御回路は第一及び第二ローカル制御回路に結合される。インターリービングアクセスは、第一メモリセルと第二メモリセルにアクセスするため、それぞれ第一周期と第二周期を有するクロック信号により生成され、第二周期は第一ローカル制御回路を有効にして、第一メモリセルにアクセスするための第一読み取りカラム選択信号RSSLの第一遷移をトリガーすることが可能である。
【０００６】
他の実施例において、メモリ回路にインターリービングアクセスする方法は、メモリ回路の第一メモリバンクの第一メモリセルと第二メモリバンクの第二メモリセルにアクセスするため、それぞれ第一周期と第二周期を有するクロック信号を受信するステップを備える。第一メモリセルにアクセスする第一読み取りカラム選択信号RSSLの第一遷移は、第二周期によりトリガーすることができる。
以下で、図により、本発明の各種実施例を詳しく説明する。
【発明の効果】
【０００７】
本発明のワードライン信号のパルス幅は、PVT変化による影響を受けない。本発明は、ワードライン信号のパルス幅に対し、更に望ましい制御能力がある。
【図面の簡単な説明】
【０００８】
【図１】代表的なメモリ回路を示す概略図である。
【図２Ａ】メモリバンク、対応するローカルコントローラー、グローバル制御回路、及びIOブロックを備えたメモリ回路を示す概略図である。
【図２Ｂ】GIOEQB書き込みコントローラーに結合される代表的なWSSLトラッキング回路を示す概略図である。
【図２Ｃ】書き込みカラム選択信号WSSLとGIOEQB書き込みコントローラーの出力端の信号を示すタイミング図である。
【図３】インターリーブアクセスのタイミング図である。
【図４】代表的なローカル制御回路を示す概略図である。
【図５】クロック信号の周期変化に実質的に依存しないグローバルビットライン、及び／又はグローバルビットラインバーをプリチャージするプリチャージ期間を有する代表的な動作を示すタイミング図である。
【図６】データをラッチする代表的な動作を示す概略タイミング図である。
【図７】代表的なメモリ回路を示す概略図である。
【図８】プロセスー電圧―温度（PVT）変化に実質的に依存しないワードライン信号WSLのパルス幅を制御する代表的な動作を示す概略図である。
【図９】代表的なメモリ回路を備えたシステムを示す概略図である。
【発明を実施するための形態】
【０００９】
以下で、本発明の好ましい実施例を説明する。各実施例は、本発明の原理を説明するためのもので、本発明に限定するものではない。本発明の範囲は請求項を基準とする。
従来のDRAMは、読み取り(read)カラム選択信号RSSLのラインと、書き込み(write)カラム選択信号WSSLのラインにより、メモリの各メモリバンクと結合されるグローバル制御回路を備える。DRAMのメモリセルにアクセスするために、グローバル制御回路は、クロック信号CLKを受信することができ、クロック信号CLKの各周期は、メモリセルにアクセスするためにその対応する読み取りカラム選択信号RSSLと書き込みカラム選択信号WSSLをトリガーすることができる。グローバル制御回路は、その後、異なるメモリバンクのメモリセルにアクセスするために読み取りカラム選択信号RSSLと書き込みカラム選択信号WSSLを、全メモリバンクに転送する。全読み取りカラム選択信号RSSLと書き込みカラム選択信号WSSLが各メモリバンクに送信されるので、二つの異なるメモリバンクにアクセスするための読み取りカラム選択信号RSSLのトリガーが部分的に重複し、これらのメモリアクセス操作間で干渉を生じるおそれがある。
【００１０】
更に、従来のメモリは、プリチャージされたグローバルビットラインGBLとグローバルビットラインバーBGLBを含む。メモリの速度が増加するならば、つまり、クロック信号の周期時間が減少するならば、グローバルビットラインGBLとグローバルビットラインバーBGLBをプリチャージする期間が減少し、プリチャージ期間は、メモリセル中にデータを書き込むためにグローバルビットラインGBLとグローバルビットラインバーBGLBをプリチャージするには十分でない場合があることが分かった。この状況は、読み取りクロック周期の後続の書き込みクロック周期時、更に悪くなる。
【００１１】
従来のメモリは、感知されたデータを出力する前に、少なくとも３回（例えば、レイテンシ（遅延）２）、データをラッチする必要がある。注意すべきことは、ワードライン信号WLSは、メモリセルに結合されるワードラインWLの有効、又は無効を制御することである。ワードライン信号WLSのパルス幅は、ワードラインWLのオンの期間を示す。ワードライン信号WLSの二パルス間の期間は、ビットライン等化バー信号BLEQの幅を示す。通常、ワードライン信号WLSのパルス幅は、ポリシリコンライン、又は層の抵抗値、及びキャパシタンスにより生成されるRC時間遅延により制御される。プロセスー電圧―温度（Process-Voltage-Temperature 、PVT）変化はポリシリコンの抵抗値に影響を与え、ビットライン等化バー信号BLEQの幅を順に変化させるワードライン信号WLSのパルス幅の変動をもたらすことが分かった。
上述に基づき、メモリ回路とアクセス方法が望まれる。
【００１２】
以下の開示は、異なる特徴を説明するために多くの異なる実施例や例を提供することが理解される。
各種素子、構造の相関例は、本技術を理解する者に技術内容を理解してもらうためのものであり、本発明の範囲を限定するものではない。例えば、発明中の第一特徴と第二特徴の組み合わせを例とすると、ある実施方式中、第一特徴と第二特徴は、直接連結の方式で組み合わされているが、その他の実施例中、第一特徴と第二特徴は、直接連結方式による組み合わせではないかもしれず、更に、その他の特徴を両者間に有する。この他、以下の明細書中で、異なる図中で、同じ符号により同じ素子を表示している。これは、明細書を簡潔に分かりやすくするためのものであり、各種実施方式、及び/又は構造の関係を限定するものではない。
【００１３】
開示される実施例は、メモリ回路、システム、及びそのメモリ回路のアクセス方法に関連する。メモリ回路は、第一メモリバンクの第一メモリセルと第二メモリバンクの第二メモリセルにアクセスするために、それぞれ第一周期と第二周期を有するクロック信号を受信することができ、第一メモリセルにアクセスするための第一読み取りカラム選択信号RSSLの第一遷移は、第二周期によりトリガーすることができる。注意すべきことは、以下に記述される「信号の第一遷移は、直接、又は間接的に、第二信号の遷移をトリガーする」のフレーズは、第一信号の遷移が、直接、第二信号の遷移をトリガーすることができるか、第一信号の遷移が、今度は第二信号の遷移をトリガーする第三信号の遷移をトリガーすることができることを意味することである。
【００１４】
図１は、代表的なメモリ回路を示す概略図である。図１において、メモリ回路１００は、複数のメモリバンク１１０ａ〜１１０ｈを含むことができる。各メモリバンク１１０ａ〜１１０ｈは、それぞれ対応するローカル制御回路１２０ａ〜１２０ｈに結合することができる。グローバル制御回路１３０は、ローカル制御回路１２０ａ〜１２０ｈに結合することができる。入力/出力（IO）ブロック１４０は、メモリバンク１１０ａ〜１１０ｈとグローバル制御回路１３０に結合することができる。IOブロック１４０は、グローバルビットラインGBLによりメモリバンク１１０ａ〜１１０ｈと通信することができる。IOブロック１４０は、また、メモリバンク１１０ａ〜１１０ｈに格納されたデータ入力コマンド、及び/又は出力データを受信することができる。
【００１５】
各メモリバンク１１０ａ〜１１０ｈは、複数のワードラインと複数のビットラインを含むメモリアレイを備えることができる。メモリ回路１００は、ダイナミックランダムアクセスメモリ（DRAM）回路、内蔵DRAM回路、スタティックRAM（SRAM）回路、内蔵スタティックRAM回路、又は非揮発性メモリ、例えば、FLASH、EPROM、E2PROME、又は他のメモリ回路とすることができる。
【００１６】
グローバル制御回路１３０は、クロック信号（CLK）等の信号、コマンド信号（Command）、アドレス信号（ADD）、及び/又はメモリバンク１１０ａ〜１１０ｈのメモリセルにアクセスする他の信号を受信することができる。コマンド信号は、例えば、チップイネーブル信号（CEB）、書き込みイネーブル信号（WEB）、及び/又はメモリ回路１００の他のコマンド信号とすることができる。実施例において、グローバル制御回路１３０は、クロック信号CLKとコマンド信号Command（例えば、チップイネーブル信号CEB）を処理し、クロックアクティブ信号CLK_ACTをローカル制御回路１２０ａ〜１２０ｈに生成することができる。グローバル制御回路１３０は、アドレス信号ADDをデコードし、アドレス信号ADDからデコードされたバンクアドレス信号BAを、メモリバンクアドレス信号BAに対応する指定されたメモリバンクに転送することができる。例えば、メモリセルのアドレスがメモリバンク１１０ａにあるならば、グローバル制御回路１３０は、ローカル制御回路１２０ａに、アドレス信号からデコードされたバンクアドレス信号BA（１１０ａ）を転送することができるが、バンクアドレス信号BAを他のローカル制御回路１２０ｂ〜１２０ｈに転送しない。
【００１７】
図２Ａは、メモリバンク、対応するローカルコントローラー、グローバル回路、及び、IOブロックを備えた代表的なメモリ回路を示す概略図である。図２Ａにおいて、メモリ回路１００は、メモリバンク１１０ａ、ローカル制御回路１２０ａ、グローバル制御回路１３０、及びIOブロック１４０を備えることができる。メモリバンク１１０ａは、少なくとも一つのメモリセル、例えば、メモリセル２０１を含むことができる。メモリセル２０１は、メモリバンク１１０ａのビットライン（BL）とワードライン（WL）に結合することができる。DRAMセルを用いた実施例に関して、メモリセル２０１は、メモリトランジスタ（Tc）とキャパシタ（Cc）を有する。キャパシタCcは、データ、例えば、“０”や“１”の電荷を格納することができる。
【００１８】
メモリバンク１１０ａは、ビットラインBLとほぼ平行となりうるビットラインバーBLBを備えることができる。他のメモリセル（図示しない）は、ビットラインバーBLBとワードラインWLに結合することができる。注意すべきことは、一つのメモリセル２０１だけが記述されているが、他のメモリセル（図示しない）が、複数のワードラインWLとビットラインBLのそれぞれの交点に配置されてもよいことである。メモリ回路１００のある部分は、ワード幅で配列することができる８、１６、３２、６４、１２８、又はそれ以上のカラムを有してもよい。様々な実施例において、ワードラインはビットラインに対し実質的に直角に配置することができる。他の実施例において、ワードラインとビットラインのほかの配置を提供することができる。
【００１９】
メモリバンク１１０ａは、少なくとも一つのローカルセンス増幅器２１０を備えることができる。ローカルセンス増幅器２１０は、例えば、ビットラインバーBLBに関係するビットラインBL上の小さい差動電圧を感知することが可能であり、差動電圧はメモリセル２０１に格納される“０”か“１”のデータに対応する。実施例において、ローカルセンス増幅器２１０は、書き込みカラム選択ラインを備えることができ、書き込みカラム選択信号（WSSL）は、書き込みカラム選択トランジスタ２１１ａと２１１ｂをオン、又はオフにするために通過することができる書き込みカラム選択ラインを備えることができる。書き込みカラム選択ラインと書き込みカラム選択トランジスタ２１１ａと２１１ｂは、それぞれグローバルビットラインGBLとグローバルビットラインバーGBLBにより、ビットラインBLとビットラインバーBLBに結合するよう構成することができる。ローカルセンス増幅器２１０は、読み取り選択カラム信号（RSSL）は、読み取りカラム選択トランジスタ２１３ａと２１５ａをオン、又はオフにするために通過する読み取りカラム選択ラインを備えることができる。読み取りカラム選択ラインと読み取りカラム選択トランジスタ２１３ａ、２１３ｂ、２１５ａ、及び２１５ｂは、それぞれビットラインBL/BLBからの読み取りデータをグローバルビットラインGBL/GBLに転送するよう構成される。注意すべきことは、書き込みカラム選択トランジスタ２１１ａ、２１１ｂ、及び読み取りカラム選択トランジスタ２１３ａ、２１３ｂ、２１５ａ、及び２１５ｂの数量、及び/又は種類は単なる例に過ぎないことである。本技術を熟知するものなら、トランジスタの数量、及び/又は種類を修正して、所望のローカルセンス増幅器を達成することができる。
【００２０】
図２Ａを再び参照すると、IOブロック１４０は、グローバルビットラインGBLとグローバルビットラインバーDBLBに結合されるIOセンス増幅器２２１を備えることができる。IOセンス増幅器２２１は、例えば、グローバルビットラインバーGBLBに関連するグローバルビットラインGBL上の差動電圧を感知することが可能であり、差動電圧は、メモリセル２０１に格納される“０”、又は“１”のデータに対応する。IOセンス増幅器２２１は、これらの差動電圧を出力に対して“０”、又は“１”に転換することができる。IOブロック１４０は、グローバルビットラインGBLとグローバルビットラインバーGBLBに結合される書き込みドライバ２２３を備えることができる。書き込みドライバ２２３は、書き込みコマンドを受信し、電源を供給して、データ“０”、又は“１”をメモリセル２０１に書き込むことが可能である。実施例において、IOブロック１４０は、プリチャージトランジスタ２２５ａと２２５ｂを備えることができる。プリチャージトランジスタ２２５ａと２２５ｂは、データを読み取り、又は書き込むために、グローバルビットラインGBLとグローバルビットラインバーGBLBをプリチャージするためのグローバルIO等化バー信号（GIOEQB）を受信することができる。
【００２１】
図２Ａを再び参照すると、グローバル制御回路１３０は、ローカル制御回路１２０ａに結合されるWSSLトラッキング回路２３１とRSSLトラッキング回路２３３を備えることができる。実施例において、WSSLトラッキング回路２３１、及び/又はRSSLトラッキング回路２３３は、ゲート遅延回路を備えることができる。WSSLトラッキング回路２３１は、書き込みカラム選択信号WSSLの有効、及び/又は無効回数を追跡することが可能である。RSSLトラッキング回路２３３は、書き込みカラム選択信号WSSLの有効、及び/又は無効回数を追跡することが可能である。WSSLトラッキング回路２３１は、グローバルIO等化バー信号（GIOEQB）書き込みコントローラー２３５に結合することができる。GIOEQB書き込みコントローラー２３５は、WSSLトラッキング回路２３１からの信号を受信し、例えば、ロジックゲート２３９、及びインバータ２４１により、書き込みアクセス用のグローバルビットラインGBLとグローバルビットラインバーGBLBをプリチャージするためのプリチャージトランジスタ２２５ａと２２５ｂを制御するグローバルIO等化バー信号（GIOEQB）として信号を出力することができる。RSSLトラッキング回路２３３は、GIOEQB読み取りコントローラー２３７に結合することができる。GIOEQB読み取りコントローラー２３７は、RSSLトラッキング回路２３３から信号を受信し、例えば、ロジックゲート２３９とインバータ２４１により、読み取りアクセス用のグローバルビットラインGBLとグローバルビットラインバーGBLBをプリチャージするためのプリチャージトランジスタ２２５ａと２２５ｂを制御するグローバルIO等化バー信号（GIOEQB）として信号を出力することができる。
【００２２】
図２Ｂは、GIOEQB書き込みコントローラーに結合されるWSSLトラッキング回路を示す概略図である。図２Ｂにおいて、GIOEQB書き込みコントローラー２３５は、パルス生成器２５１、２５３、トランジスタ２５５、２５７、ラッチ回路２５９、インバータ２６１、２６３を備えることができる。パルス生成器２５１、２５３は、WSSLトラッキング回路２３１に結合することができる。パルス生成器２５１、２５３は、それぞれトランジスタ２５５、２５７のゲートに結合することができる。トランジスタ２５５、２５７のドレインは、インバータ２６１、２６３に結合されるラッチ回路２５９に結合することができる。
【００２３】
述べたように、WSSLトラッキング回路２３１は、ゲート遅延回路を備えることができる。実施例において、WSSLトラッキング回路２３１は、ロジックゲート４０１、インバータ４０３、ワードラインコントローラー４０５、遅延回路４０９、WSSL生成器４１３（下記に図４で示される）、及び/又は他のロジックゲートを備えることができる直列の回路の一部と類似した回路を備えることができる。パルス生成器２５１は、WSSLトラッキング回路２３１内部の出力端に結合することができる。WSSLトラッキング回路２３１とローカル制御回路１２０ａは、クロックアクティブ信号CLK_ACTを受信することができる。
【００２４】
クロックアクティブ信号CLK_ACTの遷移２７１（図２Ｃで示される）の検出後、WSSLトラッキング回路２３１は、パルス生成器２５１を有効にして、パルスを生成し、トランジスタ２５５をオンにし、WSSL書き込み回路２３５の出力端２３５ａにて信号の遷移２７３を提供することができる。パルス生成器２５３は、WSSLトラッキング回路２３１の最後のロジックゲートに結合される出力端に結合することができる。クロックアクティブ信号CLK_ACTの遷移２７３（図２Ｃで示される）の検出後、WSSLトラッキング回路２３１はパルス生成器２５３を有効にして、パルスを生成し、トランジスタ２５７をオンにし、WSSL書き込み回路２３５の出力端２３５ａ上で、信号の遷移２７５を提供することができる。出力端２３５ａの出力信号は、グローバルIO等化バー信号GIOEQBを出力することができる。GIOEQB読み取りコントローラー２３７（図２Ａで示される）は、GIOEQB書き込みコントローラー２３５と同様にすることができる。
【００２５】
実施例において、RSSLトラッキング回路２３３は、ロジックゲート４０１、インバータ４０３、ワードラインコントローラー４０５、遅延回路４０９、別のロジックゲート４１５、別のインバータ４１７、RSSL生成器４１９（下記に図４で示される）、及び/又は他のロジックゲートを含む直列の回路の一部と類似した回路を備えることができる。GIOEQB読み取りコントローラー２３７（図２Ａで示される）は、GIOEQB書き込みコントローラー２３５と同様にすることができる。注意すべきことは、パルス生成器、トランジスタ、ラッチ回路、GIOEQB書き込みコントローラー２３５のインバータの数量、種類、及び/又は位置は単なる例に過ぎないことである。本技術を熟知するものなら、それらを修正して、GIOEQB書き込みコントローラーを達成することができる。
【００２６】
以下では、異なるバンク中の二セルにアクセスする時に生じる干渉が実質的にない代表的なメモリ回路のインターリービングアクセスに関する記述である。図３は、代表的なインターリービングアクセスのタイミング図である。図３において、クロック信号CLKは、二メモリバンク、例えば、メモリバンク１１０ａと１１０ｂ（図１で示される）中のメモリセルに交互にアクセスする複数の周期を有することができる。上記に述べたように、グローバル制御回路１３０（図１で示される）は、クロックアクティブ信号CLK_ACTと指定されたバンクアドレス信号BAを、対応するローカル制御回路１２０ａと１２０ｂに転送することができる。信号の処理後、各ローカル制御回路１２０ａと１２０ｂは、ワードライン信号WLS、センス増幅器イネーブル信号SAEN、及びカラム選択信号SSL（例えば、読み取りカラム選択信号RSSL、及び/又は書き込みカラム選択信号WSSL）を出力することができる。
【００２７】
メモリバンク１１０ａのメモリセル２０１にアクセスする実施例に関しては、メモリバンク１１０ａにアクセスする第一周期の遷移３１０は、直接、又は間接的に、メモリバンク１１０ａ（図２Ａで示される）のワードライン信号WSLの遷移３１１を、第一状態から第二状態（例えば、低状態から高状態、又は使用可能）にトリガーすることができる。遷移３１１は、直接、又は間接的に、メモリバンク１１０ａのセンス増幅器イネーブル信号SAEN上の遷移３１３を、第一状態から第二状態（例えば、低状態から高状態、又は使用可能）にトリガーすることができる。遷移３１３は、メモリバンク１１０ａの読み取りカラム選択信号RSSLに適用することができる。注意すべきことは、遷移３１３単独では、読み取りカラム選択信号RSSLの遷移３２１をトリガーしないことである。遷移３２１は、例えば、メモリバンク１１０ｂにアクセスする第二周期の、第一状態から第二状態（例えば、低状態から高状態、又は使用可能）への遷移３２０により、直接、又は間接的にトリガーすることができる。実施例において、遷移３２１は、遷移３１３と３２０を処理することにより、直接、又は間接的にトリガーすることができる。他の実施例において、遷移３２１は、遷移３２０と他の遷移（例えば、遷移３１１、３１３、及び/又はメモリバンク１１０ａにアクセスする信号の他の遷移）を処理することにより、直接、又は間接的にトリガーすることができる。
【００２８】
期間WR1の後、読み取りカラム選択信号RSSLは、高状態から低状態（例えば、遷移３２５、又は無効化）へ遷移することができる。遷移３２５は、メモリバンク１１０ａのワードライン信号WLSの遷移３２７、例えば、無効化を、直接、又は間接的にトリガーしてもよい。ワードライン信号WLSの遷移３２７は、直接、又は間接的に、メモリバンク１１０ａのセンス増幅器イネーブル信号SAENの遷移３２９（例えば、無効化）をトリガーしてもよい。
【００２９】
図３を再度参照すると、第二周期の遷移３２０も、直接、又は間接的に、ワードライン信号WSL（メモリバンク１１０ｂのメモリセル（図示しない）にアクセスする）の遷移３５１を、第一状態から第二状態（例えば、低状態から高状態、又は使用可能）にトリガーすることができる。遷移３５１は、直接、又は間接的に、メモリバンク１１０ｂのセンス増幅器イネーブル信号SAENの遷移３５３を、第一状態から第二状態（例えば、低状態から高状態、又は使用可能）にトリガーすることができる。遷移３５３は、メモリバンク１１０ｂの読み取りカラム選択信号RSSLに結合することができる。メモリバンク１１０ａのほかのメモリセル（図示しない）にアクセスする第三周期の遷移３５３と３３０は、メモリバンク１１０ｂの読み取りカラム選択信号RSSLの遷移３６１を、直接、又は間接的にトリガーしてもよい。
【００３０】
期間WR2の後、読み取りカラム選択信号RSSLは、高状態から低状態（例えば、遷移３６５、又は無効化）へ遷移することができる。遷移３６５は、直接、又は間接的に、メモリバンク１１０ｂのワードライン信号WLSの遷移３６７（例えば、無効化）をトリガーしてもよい。ワードライン信号WLSの遷移３６７は、直接、又は間接的に、メモリバンク１１０ｂのセンス増幅器イネーブル信号SAENの遷移３６９（例えば、無効化）をトリガーしてもよい。
【００３１】
メモリバンク１１０ａの選択カラム信号RSSLの期間WR1は、メモリバンク１１０ｂの読み取り選択カラム信号RSSLの期間WR2との重畳が実質的にないことがわかる。読み取り選択カラム信号RSSLの分離により、信号を出力に提供するIOセンス増幅器２２１（図２Ａで示される）に到達する信号間の干渉を望ましく回避することができる。注意すべきことは、第二周期は、直接、又は間接的に、メモリセル２０１（図２Ａで示される）の読み取りカラム選択信号RSSL上の遷移３２１、及びメモリバンク１１０ｂのメモリセル（図示しない）にアクセスするワードライン信号WSLの遷移３５１をトリガーしてもよいことである。メモリセルにアクセスするアレイ動作時間は部分的に重なることができるので、メモリ回路１００を動作するため、より高い周波数、例えば、５００MHz以上を達成するようクロック周期は望ましく修正することができる。注意されることは、上記に述べた、信号の高状態から低状態への遷移は使用可能に、低状態から高状態への遷移は無効にしているが、特定の実施例の便宜のため交換することができることである。開示される範囲はこれに限定されない。
【００３２】
図４は、代表的なローカル制御回路を示す概略図である。図４において、ローカル制御回路１２０ａは、第一ロジックゲート４０１（NANDゲート）、及び第一ロジックゲート４０１に結合される第一インバータ４０３を備えることができる。インバータ４０３は、ワードラインコントローラー４０５に結合することができる。ワードラインコントローラー４０５は、ワードラインドライバ４０７と遅延回路４０９に結合することができる。遅延回路４０９は、センス増幅器イネーブル（SAEN）生成器４１１とWSSL生成器４１３に結合することができる。遅延回路４０９は、第二ロジックゲート４１５（例えば、NANDゲート）に結合され、第二ロジックゲート４１５は、第二インバータ４１７に結合することができる。インバータ４１７は、RSSL生成器４１９に結合することができる。
【００３３】
ローカル制御回路１２０ｂは、インバータ４２３に結合されるロジックゲート４２１（NANDゲートなど）を備えることができる。インバータ４２３は、ワードラインコントローラー４２５に結合することができる。ワードラインコントローラー４２５は、ワードラインドライバ４２７と遅延回路４２９に結合することができる。遅延回路４２９は、センス増幅器イネーブル（SAEN）生成器４３１とWSSL生成器４３３に結合することができる。遅延回路４２９は、ロジックゲート４３５に結合され、インバータ４３７に結合することができる。インバータ４３７はRSSL生成器４３９に結合することができる。
【００３４】
図３と図４を参照すると、ロジックゲート４０１は、クロックアクティブCLK_ACT信号とメモリバンク１１０ａのバンクアドレスBA（１１０ａ）を受信し、及び／又はロジック動作を実行して、信号をインバータ４０３に出力する。インバータ４０３は信号を反転し、他の信号をワードラインコントローラー４０５に出力することができる。インバータ４０３からの信号を受信後、ワードラインコントローラー４０５は信号を出力して、ワードラインドライバー４０７を制御し、ワードライン信号WSLを、第一状態から第二状態（例えば、遷移３１１）に遷移し、電圧をワードラインWLに供給して、メモリセル２０１（図２Ａで示される）のメモリトランジスタTcをオンにすることができる。ワードラインコントローラー４０５の出力信号は遅延回路４０９に結合され、ワードライン信号WLSの遷移を遅延させることができる。遅延信号は、SAEN生成器４１１に適用されて、センス増幅器イネーブル信号SAEN、例えば、遷移３１３（図３で示される）を遷移し、センス増幅器２１０（図２Ａで示される）を有効にすることができる。メモリセル２０１にデータを書き込む実施例において、遅延回路４０９からの遅延信号は、WSSL生成器４１３に適用されて、第一状態から第二状態（例えば、低状態から高状態、又は使用可能）に、書き込みカラム選択信号WSSLを遷移することができる。イネーブル書き込みカラム選択信号WSSLは、書き込み選択トランジスタ２１１ａと２１１ｂ（図２Ａで示される）をオンにして、ビットラインBLとビットラインバーBLBを、それぞれグローバルビットラインGBLとグローバルビットラインバーGBLBに結合し、この方式により、書き込みドライバ２２３からの電圧は、メモリセル２１０にデータを書き込むことができる。メモリセルに格納されるデータを読み取る実施例において、遅延回路４０９からの遅延信号はロジックゲート４１５に供給される。ロジックゲート４１５は、クロックアクティブ信号CLK_ACTを受信することも可能である。ロジックゲート４１５は、遅延信号とクロックアクティブ信号CLK_ACTに対しロジック動作を実行することができる。ロジックゲート４１５は、インバータ４１７により、信号を読み取りカラム選択信号RSSL生成器４１９に出力することができる。この遅延時間のために、読み取りカラム選択信号RSSL生成器４１９は、メモリバンク１１０ｂにアクセスするクロック信号CLKの第二周期の遷移３２０が、直接、又は間接的に、クロックアクティブ信号CLK_ACTの第二パルス（図示しない）をトリガーするまで、読み取りカラム選択信号RSSLの遷移（例えば、遷移３２１）の影響は受けない。上述のように、メモリバンク１１０ｂにアクセスするクロック信号CLKの第二周期は、ローカル制御回路１２０ａを有効にして、直接、又は間接的に、読み取りカラム選択信号RSSLの遷移３２１をトリガーして、メモリバンク１１０ａのメモリセル２０１に格納されたデータを読み取ることが可能である。メモリバンク１１０ａの読み取りカラム選択信号RSSLの遷移３２１は、読み取りカラム選択トランジスタ２１５ａと２１５ｂ（図２Ａで示される）をオンにし、IOセンス増幅器２１１が、グローバルビットラインGBLとグローバルビットラインバーGBLBの電圧差を感知して、メモリセル２０１に格納されたデータを読���取ることができる。注意されることは、ロジックゲート、インバータ、ワードラインコントローラ、ワードラインドライバ、遅延回路、様々な生成器の数量、種類、及び、配置は、単なる例に過ぎないことである。当該技術を熟知する者は、それらを修正して、所望のローカル制御回路を達成することができる。
【００３５】
図５は、クロック信号の周期時間の変化に実質的に依存しないグローバルビットライン、及び/又はグローバルビットラインバーをプリチャージするプリチャージ期間を有する代表的な動作のタイミング図である。実施例において、インターリービングアクセスは、クロック信号CLKは、メモリバンク１１０ａ（図２Aで示される）のメモリセル２０１のデータを読み取る第一周期と、メモリバンク１１０ｂのメモリセル（図示しない）にデータを書き込む第二周期を含むクロック信号CLKを有することができる。上述のように、クロック信号CLKの第一周期の遷移５１０は、順に、直接、又は間接的に、センス増幅器イネーブル信号SAENの遷移と、メモリバンク１１０ａのメモリセル２０１の書き込みカラム選択信号WSSLの遷移をトリガーすることができるワードライン信号WLSの遷移を、直接、又は間接的に、トリガーすることができる。クロック信号CLKの第二周期の遷移５２０は、直接、又は間接的に、メモリバンク１１０ａのメモリセル２０１の読み取りカラム選択信号RSSLの遷移５２１をトリガーすることができる。クロック信号CLKの第二周期の遷移５２０は、順に、直接、又は間接的に、センス増幅器イネーブル信号SEANの遷移と、メモリバンク１１０ｂのメモリセル（図示しない）の書き込みカラム選択信号WSSLの遷移５２７をトリガーすることができるワードビットライン信号WLSの遷移を、直接、又は間接的に、トリガーすることもできる。
【００３６】
図４と図５を参照すると、RSSLトラッキング回路２３３とWSSLトラッキング回路２３１は、クロックアクティブ信号CLK_ACTとローカル制御回路１２０ａと１２０ｂに結合することができる。RSSLトラッキング回路２３３とWSSLトラッキング２３１は、それぞれメモリバンク１１０ａにアクセスする読み取りカラム選択信号RSSLの遷移５２１、５２５と、メモリバンク１１０ｂにアクセスする書き込みカラム選択信号WSSLを追跡することができる。
【００３７】
上述のように、WSSLトラッキング回路２３１、及び/又はRSSLトラッキング回路２３３は、グローバルIO等化バー信号GIOEQBを出力して、それぞれプリチャージトランジスタ２５５ａと２５５ｂをオン、又はオフにし、グローバルビットラインGBLとグローバルビットラインバーGBLBのプリチャージを有効か無効にすることができる。様々な実施例において、プリチャージトランジスタ２５５ａと２５５ｂはPMOSトランジスタとすることができる。メモリバンク１１０ａのメモリセル２０１からのデータ読み取りに関しては、ビットラインBLとビットラインバーBLBが、それぞれグローバルビットラインGBLとグローバルビットラインバーGBLBに結合される前、グローバルビットラインGBLとグローバルビットラインバーGBLBのプリチャージを無効にすることができる。ビットラインBLとビットラインバーBLBをそれぞれグローバルビットラインGBLとグローバルビットラインバーGBLBに結合することは、読み取りカラム選択信号RSSLの遷移５２１と、書き込みカラム選択信号WSSLの遷移５２７によって予め決定することができる。実施例において、RSSLトラッキング回路２３３（図２Aで示される）により、メモリバンク１１０ａのメモリセル２０１を読み取るための読み取りカラム選択信号RSSLの遷移５２１を追跡することにより、グローバルIO等化バー信号GIOEQBの遷移５３１を決定することができる。WSSLトラッキング回路２３１により、メモリバンク１１０ｂのメモリセル（図示しない）の書き込みカラム選択信号WSSLの遷移５２７を追跡することにより、グローバルIO等化バー信号GIOEQBの遷移５３７を決定することができる。
【００３８】
図２Aを参照すると、IOセンス増幅器２１１が、グローバルビットラインGBLとグローバルビットラインバーGBLB間の電圧差を感知した後、直接、又は間接的に、メモリバンク１１０ａのメモリセル２０１の読み取りカラム選択信号RSSLの遷移５２５（例えば、無効）をトリガーすることができる。遷移５２５の追跡後、RSSLトラッキング回路２３３は、直接、又は間接的に、グローバルIO等化バー信号GIOEQBの遷移５３５を、第一状態から第二状態（例えば、高状態から低状態、又は使用可能）にトリガーし、グローバルビットラインGBLとグローバルビットラインバーGBLBをプリチャージするプリチャージトランジスタ２１１ａと２１１ｂをオンにすることができる。プリチャージ期間Tp後、グローバルIO等化バー信号GIOEQBは、第一状態から第二状態（例えば、遷移５３７、又は無効化）に遷移して、プリチャージトランジスタ２１１ａと２１１ｂをオフにすることができる。
【００３９】
高周波数操作を用いる実施例において、クロック信号CLKの周期が減少するなら（例えば、遷移５２０が遷移５１０にシフトする）、読み取りカラム選択信号RSSLの遷移５２１と５２５と、書き込みカラム選択信号WSSLの遷移５２７は、遷移５２０のシフトに対応してシフトすることできることが分かる。述べたように、RSSLトラッキング回路２３３とWSSLトラッキング回路２３１（図２Aで示される）は、読み取りカラム選択信号RSSLの遷移５２１と５２５と、書き込みカラム選択信号WSSLの遷移５２７を追跡する。グローバル制御回路１３０は、遷移５２１、５２５、５２７に対応する遷移５３１、５３５、５３７を有するグローバルIO等化バー信号GIOEQBを出力することができる。よって、遷移５３１、５３５、及び５３７は、それぞれ遷移５２１、５２５、及び５２３に対応してシフトすることができる。上述から、グローバルIO等化バー信号GIOEQBのプリチャージ期間Tpの変化は、クロック信号CLKの周期の変化に実質的に依存しなくすることができる。
【００４０】
図６は、データをラッチする代表的な動作のタイミング図である。図６において、遷移６１０、６２０、及び６３０は、図３と関連して上記に述べた遷移３１０、３２０、及び３３０と同様とすることができる。上述のように、メモリバンク１１０ｂのメモリセルにアクセスする第二周期の遷移６２０は、直接、又は間接的に、メモリバンク１１０ａのメモリセル２０１にアクセスする読み取りカラム選択信号RSSLの遷移６２１をトリガーすることができる。遷移６２１は、メモリバンク１１０ａのメモリセル２０１中に格納されたデータを示すグローバルビットラインGBLとグローバルビットラインバーGBLB間の電圧差を示す信号を、直接、又は間接的に、第一ラッチすることができる。感知された信号は、期間TL1の間に、第一ラッチすることができる。期間TL1後、クロック信号CLKの中のメモリバンク１１０ａのほかのメモリセル（図示しない）にアクセスする第三周期の遷移６３０は、直接、又は間接的に、第一ラッチ信号をトリガーするため第二ラッチをトリガーすることができる。第一ラッチ信号は、期間TL2の間に、第二ラッチすることができる。期間TL2の間に、データ出力イネーブル信号DOENがトリガーされて、第一状態から第二状態（例えば、低状態から高状態、又は使用可能）に遷移して、メモリセル２０１の格納データを示す第二ラッチ信号を出力することができる。
【００４１】
図７は、代表的なメモリ回路を示す概略図である。図７において、メモリ回路７００は、ローカル制御回路７２０ａ、グローバル制御回路７３０、及びIOブロック７４０を備えることができ、互いに結合することができる。ローカル制御回路７２０ａは、ロジックゲート７１１、インバータ７１３、ワードラインコントローラー７１５、遅延回路７１７、ロジックゲート７１９、インバータ７２１、及びRSSL生成器７２３を備えることができ、図４と関連して上記に述べたロジックゲート４０１、インバータ４０３、ワードラインコントローラー４０５、遅延回路４０９、ロジックゲート４１５、インバータ４１７、及びRSSL生成器４１９と、それぞれ同様である。
【００４２】
実施例において、グローバル制御回路７３０は、遅延回路７３３に結合されるRSSLトラッキング回路７３１を備えることができる。グローバル制御回路７３０は、クロックアクティブ信号CLK_ACTとIOブロック７４０に結合されるデータ出力イネーブル（DOEN）生成器７３５を備えることができる。RSSLトラッキング回路７３１は、図２Aと関連して上記に述べたRSSLトラッキング回路２３３と同様にすることができる。遅延回路７３３は、メモリバンク１１０ａのメモリセル２０１に格納されるデータを読み取とるための読み取りカラム選択信号RSSLの遷移６２１を遅延させると共に、IOセンス増幅器（IOSA）７４１を有効、又は無効にするIOセンス増幅器イネーブル信号IOSAENを出力することができる。データ出力イネーブル生成器７３５は、IOブロック７４０の出力を有効、又は無効にするデータ出力イネーブル信号DOENを出力することができる。
【００４３】
IOブロック７４０は、第一ラッチ回路７４３に結合されるIOセンス増幅器７４１を備えることができる。第一ラッチ回路７４３はインバータ７４５に結合することができる。インバータ７４５は、グローバル制御回路７３０に結合されたインバータ７５１に結合される二つのゲートを含むパスゲート７４７に結合することができる。パスゲート７４７は第二ラッチ回路７４９に結合することができる。第二ラッチ回路７４９はインバータ７５５に結合することができる。インバータ７５５はインバータ７５３とデータ出力イネーブル信号７３５に結合することができる。
【００４４】
図６と図７を参照すると、遅延回路７３３により与えられる遅延により、IOセンス増幅器７４１は、グローバルビットラインGBLとグローバルビットラインバーGBLB上の電圧差を感知するメモリバンク１１０ｂにアクセスするための遷移６２０により、直接、又は間接的に、トリガーされてもよい。IOセンス増幅器７４１は、メモリバンク１１０ａのメモリセル２０１に格納されたデータに対応する感知信号DOを出力することができ、第一ラッチ回路７４３によりラッチすることができる。第一ラッチ信号は、インバータ７４３とパスゲート７４７に結合することができる。メモリバンク１１０ａにアクセスするための第三周期の遷移６３０によりトリガーされたクロックアクティブ信号CLK_ACTは、パスゲート７４７をオンにし、第二ラッチ回路７４９は、第一ラッチ信号を第二ラッチすることができる。第二ラッチ信号、及びデータ出力イネーブル信号DOENは、メモリバンク１１０ａのメモリセル２０１に格納されたデータを出力するためのインバータ７５５を制御することができる。データを出力するための少なくとも３つのラッチを有する従来のメモリ回路と対比して、メモリ回路７００は、メモリセルのデータを出力するためより少ないラッチ、例えば、ただ二つのラッチを用いるだけでよい。注意されることは、インバータ、ラッチ回路、パスゲート、及び/又は他の回路の数量、種類、構成は、単なる例に過ぎないことである。当該技術を熟知する者なら、それらを修正して、所望のメモリ回路を達成することができる。
【００４５】
図８は、プロセスー電圧―温度（PVT）変化の影響を実質的に受けないワードライン信号WLSのパルス幅を制御する代表的な動作を示す概略図である。図８において、遷移８１０と８２０は、図３と関連して上記に述べた遷移３１０、３２０と同様である。述べたように、クロック信号CLKの第一周期上の遷移８１０は、直接、又は間接的に、メモリバンク１１０ａのメモリセル２０１にアクセスするワードライン信号WLSの遷移８１１をトリガーすることができる。クロック信号CLKの第二周期上の遷移８２０は、メモリバンク１１０ａのメモリセル２０１にアクセスする読み取りカラム選択信号RSSLの遷移８２１を直接、又は間接的に、トリガーすることができる。グローバルビットラインGBLとグローバルビットラインバーGBLBの間の電圧差、例えば、約１００ｍＶが感知されたならば、読み取りカラム選択信号RSSLの遷移８２５は、直接、又は間接的に、トリガーすることができる。読み取りカラム選択信号RSSLのパルス幅WRは、遷移８２１と８２５の間に決定することができる。
【００４６】
図８を参照すると、読み取りカラム選択信号RSSLの遷移８２５は、直接、又は間接的に、メモリバンク１１０ａのメモリセル２０１にアクセスするためのワードライン信号WSLの第一状態から第二状態（例えば、高状態から低状態、又は使用可能）への遷移８１５をトリガーすることができる。ワードライン信号WLSのパルス幅Wwは、遷移８１１と８１５の間に決定することができる。RC遅延により生成される従来のワードライン信号のパルス幅と異なり、本発明のワードライン信号WLSのパルス幅Wwは、実質的にPVT変化による影響を受けなくすることができる。ワードライン信号WLSのパルス幅Wwは、より望ましく制御することができる。
【００４７】
図９は、代表的なメモリ回路を備えたシステムを示す概略図である。図９において、システム９００は、メモリ回路９０５に結合されるプロセッサ９１０を備えることができる。メモリ回路９０５は、図１、図２、及び/又は図７と関連して上記に述べたメモリ回路１００や７００と同様にすることができる。
【００４８】
プロセッサ９１０は、メモリ回路９０５のメモリセルに格納されたデータにアクセスすることが可能である。実施例において、プロセッサ９１０は、処理ユニット、CPU、デジタル信号プロセッサ、又はメモリ回路のデータへのアクセスに適する他のプロセッサとすることができる。
【００４９】
実施例において、プロセッサ９１０とメモリ回路９０５は、電子アセンブリを構成するプリント配線板やプリント回路板（PCB）に物理的及び電気的に接続されうるシステム内部に形成することができる。電子アセンブリは、コンピュータ、ワイヤレスコミュニケーション装置、コンピュータ読み取り周辺機器、エンターティメント装置等の電子システムの一部となることができる。
【００５０】
実施例において、メモリ回路１００を備えたシステム９００は、１つの集積回路ICの全体システム、いわゆるシステムオンチップ（SOC）、又はシステムオン集積回路（SOIC）装置を提供することができる。これらのSOC装置は、例えば、単一の集積回路にて、携帯電話、PDA、デジタルVCR、デジタルカムコーダー、デジタルカメラ、MP３プレーヤー等を実現するために必要とされる回路全てを提供してもよい。
【００５１】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【符号の説明】
【００５２】
BL〜ビットライン
BLB〜ビットラインバー
100〜メモリ回路
110a-110h〜メモリバンク
120a-120h〜ローカル制御回路
130〜グローバル制御回路
140〜入力/出力（IO）ブロック
120a〜ローカル制御回路
WSSL〜書き込み選択信号
RSSL〜読み取り選択信号
201〜メモリセル
210〜ローカルセンス増幅器
211a、211b〜書き込み選択トランジスタ
213a、213b、215a、215ba〜読み取り選択トランジスタ
221〜IOセンス増幅器
225a、225b〜プリチャージトランジスタ
231〜 WSSLトラッキング回路
233〜 RSSLトラッキング回路
235〜GIOEQB書き込みコントローラー
237〜 GIOEQB読み取りコントローラー
223〜書き込みドライバ
221〜IOセンス増幅器
231〜 WSSLトラッキング回路
233〜 RSSLトラッキング回路
251〜パルス生成器
253〜パルス生成器
255、257〜トランジスタ
259〜ラッチ回路
261、263〜インバータ
401〜ロジックゲート
403〜インバータ 
405〜ワードラインコントローラー 
409〜遅延回路
431〜WSSL生成器
WLS〜ワードライン信号
SAEN〜センス増幅器イネーブル信号
SSL〜カラム選択信号
405〜ワードラインコントローラー
409〜遅延回路
407〜ワードラインドライバ
411〜センス増幅器イネーブル生成器
413〜WSSL生成器
419〜 RSSL生成器
425〜ワードラインコントローラー
429〜遅延回路
427〜ワードラインドライバ
431〜センス増幅器イネーブル生成器
433〜WSSL生成器
439〜RSSL生成器
715〜ワードラインコントローラー
717〜遅延回路
723〜RSSL生成器
731〜RSSLトラッキング回路
733〜遅延回路
735〜DOEN生成器
【図１】
2010198723.tif 000003
【図２Ａ】
2010198723.tif 000004
【図２Ｂ】
2010198723.tif 000005
【図２Ｃ】
2010198723.tif 000006
【図３】
2010198723.tif 000007
【図４】
2010198723.tif 000008
【図５】
2010198723.tif 000009
【図６】
2010198723.tif 000010
【図７】
2010198723.tif 000011
【図８】
2010198723.tif 000012
【図９】
2010198723.tif 000013
【外国語明細書】
2010198723000001.pdf