(57)【要約】【課題】  高アスペクト比のトレンチ構造を有するポリシリコンに対し、プラズマを用いて均一な窒化処理を行なうことが可能な半導体装置の製造方法を提供する。【解決手段】  半導体基板上に、下部電極としてのポリシリコン膜１０２を形成する工程と、ポリシリコン膜１０２を窒化処理してシリコン窒化膜１０３を形成する窒化工程と、シリコン窒化膜１０３上に誘電体層１０４を形成する工程と、誘電体層１０４の上に、上部電極１０５を形成する工程と、を含む半導体装置の製造方法であって、上記窒化工程は、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入して窒素含有プラズマを発生させるプラズマ処理装置により６６．７Ｐａ〜１３３３Ｐａの処理圧力でポリシリコン膜１０２をプラズマ窒化処理する。【選択図】図４
2010135812.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、下部電極としてのポリシリコン膜を形成する工程と、
前記ポリシリコン膜を窒化処理してシリコン窒化膜を形成する窒化工程と、
前記シリコン窒化膜上に誘電体層を形成する工程と、
前記誘電体層の上に、上部電極を形成する工程と、を含む半導体装置の製造方法であって、
前記窒化工程は、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入して窒素含有プラズマを発生させるプラズマ処理装置により６６．７Ｐａ〜１３３３Ｐａの処理圧力で前記ポリシリコン膜をプラズマ窒化処理するものであることを特徴とする、半導体装置の製造方法。
【請求項２】
前記処理圧力が、１３３．３Ｐａ〜６６６．５Ｐａであることを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記窒素含有プラズマは、少なくとも５％以上の窒素を含むことを特徴とする、請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記窒素含有プラズマは、窒素ガスと希ガスとを含むガスにより生成されるプラズマであることを特徴とする、請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記窒素ガスの流量が１０〜５００ｍｌ／ｍｉｎであり、前記希ガスの流量が１〜５０００ｍｌ／ｍｉｎであることを特徴とする、請求項４に記載の半導体装置の製造方法。
【請求項６】
処理温度が、２５０℃〜８００℃であることを特徴とする、請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記ポリシリコン膜に形成される窒化膜の膜厚が０．５〜３ｎｍであることを特徴とする、請求項１から請求項６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記被処理体表面のポリシリコン膜が、凹部を有する形状であることを特徴とする、請求項１から請求項７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記凹部の深さと開口幅との比（深さ／開口幅）が、１〜５０であることを特徴とする、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記ポリシリコン膜が、ＭＩＳキャパシタの下部電極であることを特徴とする、請求項１から請求項９のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマを用いてシリコンの窒化を行なう半導体装置の製造方法に関する。
【背景技術】
【０００２】
各種半導体装置の製造においては、電極として機能するポリシリコンを窒化処理するシリコン窒化工程が行なわれる。例えばＤＲＡＭ（ダイナミックランダムアクセスメモリ）に組込まれるＭＩＳ(Metal Insulator Silicon)型のキャパシタでは、Ｈｉｇｈ−ｋ膜（高誘電率膜）を形成する前に、耐酸化性を向上させる目的で下部電極であるポリシリコンを窒化し、シリコン窒化膜を形成する工程が設けられている。これは、Ｈｉｇｈ−ｋ膜の改質や結晶化のためのアニールの際に下地のポリシリコン電極表面が酸化されるとキャパシタンスが低下するため、事前にポリシリコン表面を窒化しておくことが目的である。
【０００３】
上記ＭＩＳ型キャパシタなどを製造する際のシリコン窒化膜の形成には、従来、ＲＴＮ（Rapid Thermal Nitridation）などの熱窒化法が採用されてきた（例えば、特許文献１）。しかし、熱窒化法は、ＮＨ３ガス雰囲気中で、８００℃〜１１００℃の高温で処理するため、ポリシリコンの窒化量を制御することが難しく、また、ゲート絶縁膜の劣化など膜への熱ダメージを伴う。そのため、近年では、熱負荷を軽減すべく低温成膜の要請が高まっており、熱窒化法に換えて、低温での処理が可能なプラズマを用いたプラズマ窒化方法が提案されている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−２２１２０１号公報（段落００１３など）
【特許文献２】特開２００４−２１４６５５号公報（請求項７など）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献２などのプラズマを用いた窒化処理の場合、低温（例えば４００℃〜５００℃程度）で処理が可能であるため、熱窒化法の問題の多くが解決される。また、前記特許文献２のプラズマ処理の場合に特有の課題として、被処理体表面のシリコンの形状によっては、一様な窒化膜を形成することが難しいという問題がある。例えば、ＤＲＡＭにおいては、キャパシタの蓄積電荷を増やすために電極面積を拡大しようとする要請と、集積度を高め大記憶容量化を図るためにメモリセルを小型化しようとする要請と、を両立させるため、キャパシタを例えばトレンチ構造にして電極面積を増大させている場合がある。このようなトレンチ構造のキャパシタでは、十分な蓄積電荷を確保するために、非常に深く、縦横のアスペクト比が大きなトレンチが必要になる。
【０００６】
ところが、トレンチ構造のＭＩＳ型キャパシタの製造過程でポリシリコン電極をプラズマ窒化すると、トレンチが高アスペクト比であればあるほど、トレンチの部位、例えば上部と下部（溝の底付近）とで窒化の程度に差が生じてしまうという課題があった。この原因は活性種である窒素ラジカルや窒素イオンが、高アスペクト比の溝の底部に到達する前に失活してしまうためであると考えられる。
【０００７】
本発明の目的は、高アスペクト比のトレンチ構造を有するポリシリコンに対し、プラズマを用いて均一な窒化処理を行なうことが可能な半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明は、以下の（１）〜（１０）に存する。
（１）  半導体基板上に、下部電極としてのポリシリコン膜を形成する工程と、
前記ポリシリコン膜を窒化処理してシリコン窒化膜を形成する窒化工程と、
前記シリコン窒化膜上に誘電体層を形成する工程と、
前記誘電体層の上に、上部電極を形成する工程と、を含む半導体装置の製造方法であって、
前記窒化工程は、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入して窒素含有プラズマを発生させるプラズマ処理装置により６６．７Ｐａ〜１３３３Ｐａの処理圧力で前記ポリシリコン膜をプラズマ窒化処理するものであることを特徴とする、半導体装置の製造方法。
【０００９】
（２）  前記処理圧力が、１３３．３Ｐａ〜６６６．５Ｐａであることを特徴とする、上記（１）に記載の半導体装置の製造方法。
【００１０】
（３）  前記窒素含有プラズマは、少なくとも５％以上の窒素を含むことを特徴とする、上記（１）または（２）に記載の半導体装置の製造方法。
【００１１】
（４）  前記窒素含有プラズマは、窒素ガスと希ガスとを含むガスにより生成されるプラズマであることを特徴とする、上記（１）から（３）のいずれかに記載の半導体装置の製造方法。
【００１２】
（５）  前記窒素ガスの流量が１０〜５００ｍｌ／ｍｉｎであり、前記希ガスの流量が１〜５０００ｍｌ／ｍｉｎであることを特徴とする、上記（４）に記載の半導体装置の製造方法。
【００１３】
（６）  処理温度が、２５０℃〜８００℃であることを特徴とする、上記（１）から（５）のいずれかに記載の半導体装置の製造方法。
【００１４】
（７）  前記ポリシリコン膜に形成される窒化膜の膜厚が０．５〜３ｎｍであることを特徴とする、上記（１）から（６）のいずれかに記載の半導体装置の製造方法。
【００１５】
（８）  前記被処理体表面のポリシリコン膜が、凹部を有する形状であることを特徴とする、上記（１）から（７）のいずれかに記載の半導体装置の製造方法。
【００１６】
（９）  前記凹部の深さと開口幅との比（深さ／開口幅）が、１〜５０であることを特徴とする、上記（８）に記載の半導体装置の製造方法。
【００１７】
（１０）  前記ポリシリコン膜が、ＭＩＳキャパシタの下部電極であることを特徴とする、上記（１）から（９）のいずれかに記載の半導体装置の製造方法。
【発明の効果】
【００１８】
本発明によれば、ポリシリコン膜の窒化において、高密度プラズマで、かつ低電子温度での処理が可能なＲＬＳＡ方式のプラズマ処理装置を使用することにより、かつ、６６．７Ｐａ〜１３３３Ｐａの処理圧力でプラズマ窒化処理を行なうことにより、特に高アスペクト比の凹部を有する形状である場合においても、形成される窒化膜厚のばらつきを解消し、半導体ウエハ面内の窒化膜厚の均一性を向上させることができる。
【００１９】
ＲＬＳＡ方式のプラズマ処理装置で処理圧力を制御することより、プラズマ中の活性種、例えば、ラジカルとイオンの比率を制御することができる。例えば、高圧側ではイオン比率が小さく、ラジカルの比率が高くなる。つまり、高圧側では高密度のラジカルが生成されるため、凹部の底部まで活性種であるラジカルが到達でき、凹部全体を均一に窒化できるものと考えられる。ラジカルの場合は、一旦トレンチ孔などの凹部内の壁へ衝突して窒化膜が形成されると、後から供給されるラジカルの当該窒化膜表面部位での窒化の反応確率が小さくなり、高圧と、大量のラジカルの供給によって、凹部の底部までラジカルを到達させることができるようになる。このように、高圧側では、プラズマのイオンエネルギーが減衰されるので、マイルドに作用するため、膜および基板へのダメージを低減しつつ、高アスペクト比の凹部でも均一な窒化膜を形成することができる。
【００２０】
そして、プラズマ窒化処理の対象が、トレンチ構造のＭＩＳ型キャパシタの下部電極としてのポリシリコン膜である場合には、予め表面を窒化処理しておくことによって、高誘電率膜（Ｈｉｇｈ−ｋ膜）の改質や結晶化のためのアニールの際にポリシリコン電極表面の酸化が抑制され、耐酸化性が向上する。従って、キャパシタンスの低下を確実に防止できるので、優れた電気的特性を有するＤＲＡＭなどの半導体装置を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明方法の実施に適したプラズマ処理装置の一例を示す概略断面図。
【図２】平面アンテナ部材の構造を示す図面。
【図３】半導体装置の概略構造を説明するためのウエハ断面の模式図。
【図４】キャパシタの製造工程を説明するためのウエハ断面の模式図。
【図５】測定部位を説明するためのウエハ断面の模式図。
【図６】窒化膜厚１．５ｎｍ、低圧処理後のＥＥＬＳによるトップの界面のＮの検出結果のチャートを示す図面。
【図７】窒化膜厚１．５ｎｍ、低圧処理後のＥＥＬＳによるミドルの界面のＮの検出結果のチャートを示す図面。
【図８】窒化膜厚１．５ｎｍ、低圧処理後のＥＥＬＳによるボトムの界面のＮの検出結果のチャートを示す図面。
【図９】窒化膜厚１．５ｎｍ、高圧処理後のＥＥＬＳによるトップの界面のＮの検出結果のチャートを示す図面。
【図１０】窒化膜厚１．５ｎｍ、高圧処理後のＥＥＬＳによるミドルの界面のＮの検出結果のチャートを示す図面。
【図１１】窒化膜厚１．５ｎｍ、高圧処理後のＥＥＬＳによるボトムの界面のＮの検出結果のチャートを示す図面。
【図１２】ＸＰＳ分析によるＳｉ３Ｎ４膜の分析チャートを示す図面。
【発明を実施するための形態】
【００２２】
以下、図面を参照しながら、本発明の好ましい形態について説明する。
図１は、本発明のプラズマ窒化処理方法の実施に適したプラズマ処理装置の一例を模式的に示す断面図である。このプラズマ処理装置は、複数のスロットを有する平面アンテナ、特にＲＬＳＡ（Radial Line Slot Antenna；ラジアルラインスロットアンテナ）にて処理室内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波プラズマを発生させ得るＲＬＳＡマイクロ波プラズマ処理装置として構成されており、例えば、ＭＩＳ型キャパシタの製造過程で下部電極であるポリシリコン膜を窒化処理する目的で好適に用いられる。
【００２３】
このプラズマ処理装置１００は、気密に構成され、接地された略円筒状のチャンバー１を有している。チャンバー１の底壁１ａの略中央部には円形の開口部１０が形成されており、底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。
【００２４】
チャンバー１内には被処理基板であるウエハＷを水平に支持するためのＡｌＮ等のセラミックスからなるサセプタ２が設けられている。このサセプタ２は、排気室１１の底部中央から上方に延びる円筒状のＡｌＮ等のセラミックスからなる支持部材３により支持されている。サセプタ２の外縁部にはウエハＷをガイドするためのガイドリング４が設けられている。また、サセプタ２には抵抗加熱型のヒータ５が埋め込まれており、このヒータ５はヒータ電源５ａから給電されることによりサセプタ２を加熱して、その熱で被処理体であるウエハＷを加熱する。また、載置台２には、熱電対６が配備されており、ウエハＷの加熱温度を、例えば室温から９００℃までの範囲で温度制御可能となっている。チャンバー１の内周には、石英からなる円筒状のライナー７が設けられ、チャンバー構成材料による金属汚染を防止している。また、載置台２の外周側には、チャンバー１内を均一排気するためのバッフルプレート８が環状に設けられ、このバッフルプレート８は、複数の支柱９により支持されている。
【００２５】
サセプタ２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）がサセプタ２の表面に対して突没可能に設けられている。
【００２６】
チャンバー１の側壁には環状をなすガス導入部材１５が設けられており、このガス導入部材１５にはガス供給系１６が接続されている。ガス導入部材はシャワー状に配置してもよい。このガス供給系１６は、例えばＡｒガス供給源１７およびＮ２ガス供給源１８を有しており、これらのガスが、それぞれガスライン２０を介してガス導入部材１５に至り、ガス導入部材１５からチャンバー１内に導入される。ガスライン２０の各々には、マスフローコントローラ２１およびその前後の開閉バルブ２２が設けられている。なお、前記Ｎ２ガスに代えて、例えばＮＨ３ガス、Ｎ２とＨ２との混合ガスなどを用いることもできる。また、後述するようにＡｒガスに代えて他の希ガス、例えばＫｒ、Ｈｅ、Ｎｅ、Ｘｅなどのガスを用いてもよく、また希ガスは含まなくてもよい。
【００２７】
上記排気室１１の側面には排気管２３が接続されており、この排気管２３には高速真空ポンプを含む排気装置２４が接続されている。そしてこの排気装置２４を作動させることによりチャンバー１内のガスが、排気室１１の空間１１ａ内へ均一に排出され、排気管２３を介して排気される。これによりチャンバー１内を所定の真空度、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
【００２８】
チャンバー１の側壁には、プラズマ処理装置１００に隣接する搬送室（図示せず）との間でウエハＷの搬入出を行うための搬入出口２５と、この搬入出口２５を開閉するゲートバルブ２６とが設けられている。
【００２９】
チャンバー１の上部は開口部となっており、この開口部の周縁部に沿ってリング状の支持部２７が設けられている。この支持部２７に誘電体、例えば石英やＡｌ２Ｏ３、ＡｌＮ等のセラミックスからなり、マイクロ波を透過するマイクロ波透過板２８がシール部材２９を介して気密に設けられている。したがって、チャンバー１内は気密に保持される。
【００３０】
マイクロ波透過板２８の上方には、サセプタ２と対向するように、円板状の平面アンテナ部材３１が設けられている。この平面アンテナ部材３１はチャンバー１の側壁上端に係止されている。平面アンテナ部材３１は、例えば表面が銀または金メッキされた銅板またはアルミニウム板からなり、多数のマイクロ波放射孔３２（スロット）が所定のパターンで貫通して形成された構成となっている。このマイクロ波放射孔３２は、例えば図２に示すように長溝状をなし、典型的には隣接するマイクロ波放射孔３２同士が「Ｔ」字状に配置され、これら複数のマイクロ波放射孔３２が同心円状に配置されている。マイクロ波放射孔３２の長さや配列間隔は、マイクロ波の波長（λｇ）に応じて決定され、例えばマイクロ波放射孔３２の間隔は、１／２λｇまたはλｇとなるように配置される。なお、図２においては、同心円状に形成された隣接するマイクロ波放射孔３２同士の間隔をΔｒで示している。また、マイクロ波放射孔３２は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状に配置することもできる。
【００３１】
この平面アンテナ部材３１の上面には、真空よりも大きい誘電率を有する遅波材３３が設けられている。遅波材３３は、例えば石英、セラミックス、フッ素系樹脂などの材質で形成することができる。この遅波材３３は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。なお、平面アンテナ部材３１とマイクロ波透過板２８との間、また、遅波材３３と平面アンテナ部材３１との間は、それぞれ密着または離間させて配置することができる。
【００３２】
チャンバー１の上面には、これら平面アンテナ部材３１および遅波材３３を覆うように、例えばアルミニウムやステンレス鋼、銅等の金属材からなるシールド蓋体３４が設けられている。チャンバー１の上面とシールド蓋体３４とはシール部材３５によりシールされている。シールド蓋体３４には、冷却水流路３４ａが形成されており、そこに冷却水を通流させることにより、シールド蓋体３４、遅波材３３、平面アンテナ３１、マイクロ波透過板２８を冷却するようになっている。なお、シールド蓋体３４は接地されている。
【００３３】
シールド蓋体３４の上壁の中央には開口部３６が形成されており、この開口部３６には導波管３７が接続されている。この導波管３７の端部には、マッチング回路３８を介してマイクロ波発生装置３９が接続されている。これにより、マイクロ波発生装置３９で発生した例えば周波数２．４５ＧＨｚのマイクロ波が導波管３７を介して上記平面アンテナ部材３１へ伝搬されるようになっている。なお、マイクロ波の周波数としては、８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
【００３４】
導波管３７は、上記シールド蓋体３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部にモード変換器４０を介して接続された水平方向に延びる矩形導波管３７ｂとを有している。矩形導波管３７ｂと同軸導波管３７ａとの間のモード変換器４０は、矩形導波管３７ｂ内をＴＥモードで伝播するマイクロ波をＴＥＭモードに変換する機能を有している。同軸導波管３７ａの中心には内導体４１が延在しており、この内導体４１の下端部は、平面アンテナ部材３１の中心に接続固定されている。これにより、マイクロ波は、同軸導波管３７ａの内導体４１を介して平面アンテナ部材３１へ均一に効率よく伝播される。
【００３５】
プラズマ処理装置１００の各構成部は、ＣＰＵを備えたプロセスコントローラ５０に接続されて制御される構成となっている。プロセスコントローラ５０には、工程管理者がプラズマ処理装置１００を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。
【００３６】
また、プロセスコントローラ５０には、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ５０の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記録されたレシピが格納された記憶部５２が接続されている。
【００３７】
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してプロセスコントローラ５０に実行させることで、プロセスコントローラ５０の制御下で、プラズマ処理装置１００での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
【００３８】
このように構成されたプラズマ処理装置１００は、８００℃以下の低温で下地膜等へのダメージフリーなプラズマ処理を進めることができるとともに、プラズマ均一性に優れており、プロセスの均一性を実現できる。そして、プラズマ処理装置１００で所定の圧力に制御してプラズマ窒化処理を行なうことによって、後述するように凹部が高アスペクト比で形成されている場合であっても、均等に窒化膜を形成できる。
【００３９】
このように構成されたＲＬＳＡ方式のプラズマ処理装置１００においては、以下のような手順でウエハＷの表面に露出したポリシリコン膜を直接窒化してシリコン窒化膜を形成する等の処理を行うことができる。
まず、ゲートバルブ２６を開にして搬入出口２５からポリシリコン膜が形成されたウエハＷをチャンバー１内に搬入し、サセプタ２上に載置する。そして、ガス供給系１６のＡｒガス供給源１７およびＮ２ガス供給源１８から、Ａｒガス、Ｎ２ガスを所定の流量でガス導入部材１５を介してチャンバー１内に導入する。
【００４０】
具体的には、例えばＡｒなどの希ガス流量を１〜５０００ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ｎ２ガス流量を１０〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）に設定し、チャンバー内を６６．７〜１３３３Ｐａ（５００ｍＴｏｒｒ〜１０Ｔｏｒｒ）の処理圧力に調整し、ウエハＷの温度を２５０〜８００℃、好ましくは４００〜８００℃程度に加熱する。
【００４１】
次に、マイクロ波発生装置３９からのマイクロ波を、マッチング回路３８を経て導波管３７に導き、矩形導波管３７ｂ、モード変換器４０、および同軸導波管３７ａを順次通過させて内導体４１を介して平面アンテナ部材３１に供給し、平面アンテナ部材３１のマイクロ波放射孔３２からマイクロ波透過板２８を介してチャンバー１内におけるウエハＷの上方空間に放射させる。マイクロ波は、矩形導波管３７ｂ内ではＴＥモードで伝搬し、このＴＥモードのマイクロ波はモード変換器４０でＴＥＭモードに変換されて、同軸導波管３７ａ内を平面アンテナ部材３１に向けて伝搬されていく。平面アンテナ部材３１からマイクロ波透過板２８を経てチャンバー１に放射されたマイクロ波によりチャンバー１内で電磁界が形成され、ＡｒガスおよびＮ２ガスのプラズマが生成される。この際、マイクロ波発生装置３９のパワーは、１〜５ｋＷが好ましく、２〜４ｋＷとすることがより好ましい。
【００４２】
このマイクロ波プラズマは、マイクロ波が平面アンテナ部材３１の多数のマイクロ波放射孔３２から放射されることにより、略１×１０１０〜５×１０１２／ｃｍ３の高密度で、かつウエハＷ近傍では略１．５ｅＶ以下、好ましくは略１．０ｅＶ以下の低電子温度プラズマとなる。なお、処理室内のプラズマ通過空間に多数の開口を有するシャワープレートを介在配備して処理を行ってもよい。これにより、プラズマの電子温度をより低減し、０．７ｅＶ以下にできる。このようにして形成されるマイクロ波プラズマは、下地膜へのイオン等によるプラズマダメージが少ないものである。そして、プラズマ中の活性種、主として窒素ラジカル（Ｎ＊）、などの作用によって、直接シリコン中にＮが導入され、Ｓｉ３Ｎ４膜を形成してもよい。
【００４３】
このようにして、露出するポリシリコン膜上に、窒化膜厚の差が少ない良好な窒化処理を行なうことができる。また、特にＭＩＳ型キャパシタのトレンチ構造のようにポリシリコン膜が高アスペクト比の凹部形状である場合には、好ましくは１３３．３〜６６６．５Ｐａ（１Ｔｏｒｒ〜５Ｔｏｒｒ）、望ましくは４００〜５３３Ｐａ（３Ｔｏｒｒ〜４Ｔｏｒｒ）の処理圧力に設定することにより、後述するように、凹部の底までほぼ一様な窒化処理が実現する。
【００４４】
次に、本発明方法による半導体装置を、トレンチ構造のＭＩＳ型キャパシタを例にとって説明する。図３は、ＤＲＡＭ等の半導体装置のメモリセルの断面構造を模式的に示すものである。なお、図３では、それぞれ一つのトランジスタ１２０と一つのキャパシタ１１０とから構成されるメモリセル２つを図示している。
【００４５】
Ｓｉ基板１１１には、Ｐウエル領域およびｎウエル領域（いずれも図示せず）が形成されており、さらに素子分離膜１１６により絶縁分離された領域（アクティブ領域）には、ソース１２１ｂ、ドレイン１２１ａが形成されている。そして、Ｓｉ基板１１１上には、符号１２２で示すゲート絶縁膜を介して、ポリシリコンや、タングステンなどの高融点金属もしくはそのシリサイドからなるゲート電極１２５が形成され、トランジスタ１２０を構成している。この例ではトランジスタ１２０は一対形成されている。これらのトランジスタ１２０，１２０のゲート電極１２２，１２２は、ワード線を兼ねている。
【００４６】
また、トランジスタ１２０，１２０は、層間絶縁膜１０１で被覆されており、この層間絶縁膜１０１には、トランジスタ１２０，１２０に共通のビット線１２６が配設されている。このビット線１２６は、ドレイン１２１ａに接続されている。
【００４７】
キャパシタ１１０は、層間絶縁膜１０１に形成されており、下部電極としてのポリシリコン膜１０２と、そのポリシリコン膜１０２の凹部の表面が窒化されたシリコン窒化膜１０３と、さらにその上の誘電体層としてのＴａ２Ｏ５膜１０４と、このＴａ２Ｏ５膜１０４を覆うように、さらにその上に形成された上部電極であるＴｉＮ膜１０５と、によって構成されている。なお、キャパシタ１１０のポリシリコン膜１０２は、コンタクト孔を介して下方まで延在しており、ソース１２１ｂ，１２１ｂに接続されている。
【００４８】
このような構成のメモリセルの一部をなすキャパシタの製造工程について、図４を参照しつ説明する。
まず、層間絶縁膜１０１の表面に、図４（ａ）に示すように凹部１３０を有するポリシリコン膜１０２を形成する。このポリシリコン膜１０２は、例えばＣＶＤ（Chemical Vapor Deposition）により形成することができる。ポリシリコン膜１０２に形成されている凹部１３０の深さＬと幅Ｄとの比（Ｌ／Ｄ；アスペクト比）は、例えば１０〜４０程度である。
【００４９】
このポリシリコン膜１０２を、プラズマ処理装置１００を用いてプラズマ処理し、図４（ｂ）に示すようにシリコン窒化膜１０３を形成する。プラズマ処理装置１００により、ＡｒガスとＮ２ガスとを所定の流量比となるように制御しながらプラズマ窒化処理を行なう。本発明では、図１のプラズマ処理装置１００を用い、前記処理圧力で窒化処理を行なうことにより、凹部１３０のアスペクト比が１以上、例えば１〜５０であっても、また、好ましくは１０以上の高アスペクト比の場合でも、凹部１３０を一様に窒化することが可能である。
【００５０】
プラズマ窒化処理条件としては、シリコン窒化膜１０３のウエハＷの面上における均一性、特に高アスペクトのトレンチ構造の部位（例えば、溝のトップ、ミドル、ボトム）によるポリシリコン膜１０２の窒化度合いの差を解消するために、高圧で処理することが好ましい。例えば６．７Ｐａ程度の低圧条件では、イオン主体の活性種が生成されプラズマ中のイオンポテンシャルエネルギーが高く、窒化反応が供給律速となるのに対し、例えば、４００Ｐａ以上の比較的高圧条件では、窒素ラジカルを主体とする活性種が生成され、反応律速の窒化反応となることにより、ポリシリコン膜１０２の凹部形状に沿って均等に窒化反応を進行させて、窒化膜厚の均一性を確保できるものと考えられる。特に、０．５〜３ｎｍ程度の窒化膜厚でシリコン窒化膜１０３を形成する場合には、プラズマ処理装置１００を用いて高圧側に制御することによる効果が大きく、均一な成膜が可能になる。
【００５１】
従って、例えばチャンバー内処理圧力は６６．７〜１３３３Ｐａ（５００ｍＴｏｒｒ〜１０Ｔｏｒｒ）、好ましくは１３３．３〜６６６．５Ｐａ（１Ｔｏｒｒ〜５Ｔｏｒｒ）、望ましくは４００〜５３３Ｐａ（３Ｔｏｒｒ〜４Ｔｏｒｒ）に設定することができる。処理ガスとしては、Ｎ２ガスを５％以上、好ましくは１０％以上含むガスを用いることが好ましく、Ａｒ、Ｈｅ、Ｘｅ、Ｋｒ等から選ばれる希ガスを含むことが好ましい。処理ガス流量は、例えば、Ａｒ等の希ガス：１〜５０００ｍＬ／ｍｉｎ、Ｎ２ガス：１０〜５００ｍＬ／ｍｉｎが好ましく、具体的には、例えば希ガス：１０００ｍＬ／ｍｉｎ、Ｎ２ガス：１００ｍＬ／ｍｉｎで用いることができる。
また、処理温度は、２５０〜８００℃とすることが可能であり、４００〜８００℃がより好ましい。
【００５２】
このような条件でプラズマ窒化処理を行なうことにより、シリコン窒化膜（Ｓｉ３Ｎ４）１０３がポリシリコン膜１０２の表面に均一に形成される。このシリコン窒化膜１０３の上には、後の工程でＴａ２Ｏ５膜１０４が形成されるが、シリコン窒化膜１０３がない場合、このＴａ２Ｏ５膜１０４の形成に熱処理を伴うことから、熱処理過程でポリシリコン膜１０２の表面が酸化されてＳｉＯ２が生じ、キャパシタ全体の膜厚が増える。ポリシリコン膜１０２にＳｉＯ２膜が形成されるとリーク電流を低減できるというメリットがあるが、一方でキャパシタの容量低下を招くという側面がある。そのため、Ｔａ２Ｏ５膜１０４の形成前に、予めポリシリコン膜１０２表面を窒化しておくことにより、全体の容量の低下を防ぎながらリーク電流抑制を図ることができるので有利である。
【００５３】
ポリシリコン膜１０２の表面を窒化処理してシリコン窒化膜１０３を成膜した後は、図４（ｃ）に示すように、Ｔａ２Ｏ５を例えばエトキシタンタルＴａ（ＯＣ２Ｈ５）５を原料としてＣＶＤにより成膜し、酸化雰囲気でＲＴＰ（Rapid Thermal Processing）によるアニール（６００〜１０００℃）を行ってＴａ２Ｏ５を結晶化し、高誘電体層であるＴａ２Ｏ５膜１０４を形成する。さらに、Ｔａ２Ｏ５膜１０４の上に、上部電極としての窒化チタン膜（ＴｉＮ膜）１０５を堆積させることによってキャパシタを形成することができる。
【００５４】
次に、本発明の効果を確認した試験結果について説明する。図１に示すプラズマ処理装置１００を用い、単結晶シリコンのＳｉ基板に形成したトレンチに対して処理圧力を変えて模擬的に窒化処理を行ない、Ｓｉ３Ｎ４膜を成膜した。その後、ＭＩＳ型キャパシタの製造過程と同様に、ＣＶＤによりＴａ２Ｏ５を成膜し、さらに４２５℃の条件でオゾンアニールを実施した。このサンプルに対し、トレンチの部位による窒化の程度を比較した。本試験に供したＳｉ基板上のトレンチの形状を図５に示す。図５（ａ）はトレンチが形成されたＳｉ基板の断面を示す。図５（ｂ）はその表面の要部拡大図であり、Ｓｉ３Ｎ４膜が酸化され、ＳｉＯＮ膜に改質されている状態を示している。なお、このトレンチの幅Ｄは０．２５μｍであり、アスペクト比（Ｌ／Ｄ）は、約３０であった。
【００５５】
処理圧力は、６．７Ｐａ（５０ｍＴｏｒｒ）の低圧処理と、４００Ｐａ（３Ｔｏｒｒ）の高圧処理の二通りで実施した。プラズマ窒化処理における他の条件は以下のとおりである。
【００５６】
＜低圧条件（６．７Ｐａ）＞
処理ガスの流量；Ａｒ／Ｎ２＝１０００／４０ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理温度；４００℃
プラズマへの供給パワー；１．０ｋＷ
形成膜厚；１．５ｎｍまたは２．０ｎｍ
【００５７】
＜高圧条件（４００Ｐａ）＞
処理ガスの流量；Ａｒ／Ｎ２＝１０００／１００ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理温度；４００℃
プラズマへの供給パワー；２．０ｋＷ
形成膜厚；１．５ｎｍ
【００５８】
図５（ａ）に示すように、トレンチのトップＴ（この位置でアスペクト比を求めるとその値が略２となる深さ）、ミドルＭ（同略１５となる深さ）、ボトムＢ（同略３０となる深さ）の３カ所について、電子エネルギー損失分光法(Electron Energy-Loss Spectroscopy:ＥＥＬＳ)により界面領域のＮの存在を分析した。界面領域は、図５（ｂ）に示すように、Ｓｉ層とＳｉＯＮ膜との界面（Ｓｉ／ＳｉＯＮ界面）およびＳｉＯＮとＴａ２Ｏ５層との界面（ＳｉＯＮ／ＴａＯ界面）とした。
【００５９】
低圧処理（６．７Ｐａ）により１．５ｎｍの膜厚で窒化処理をしたサンプルのトップＴにおける界面の分析結果を図６に、ミドルＭにおける分析結果を図７に、ボトムにおける分析結果を図８に示した。
さらに、高圧処理（４００Ｐａ）により１．５ｎｍの膜厚で窒化処理をしたサンプルのトップＴにおける界面の分析結果を図９に、ミドルＭにおける分析結果を図１０に、ボトムにおける分析結果を図１１に示した。
【００６０】
図６〜図８に示す結果から、低圧条件（６．７Ｐａ）の場合は、Ｓｉ／ＳｉＯＮ界面においてＮの存在は検出されなかった。Ｓｉ／ＳｉＯＮ界面は、本来ならば窒化膜厚に相当する深さであるから、均等に窒化が行なわれていればトップＴ、ミドルＭ、ボトムＢのいずれにおいてもＮの存在が検出されるはずである。このことから、プラズマ処理装置１００を用いても、低圧条件（６．７Ｐａ）では、窒化膜を均等に成膜することは困難であると考えられた。
【００６１】
一方、高圧処理の場合は、図９〜図１１に示すように、測定部位とした３カ所（トップＴ、ミドルＭ、ボトムＢ）において、Ｓｉ／ＳｉＯＮ界面でＮが検出され、十分な膜厚で窒化が進行したことが確認された。なお、ＳｉＯＮ／ＴａＯ界面でＮが殆ど検出されていないのは、Ｓｉの窒化後、Ｔａ２Ｏ５の成膜およびＯ３アニールにより、Ｔａ２Ｏ５側から酸化が進み、Ｎ濃度が検出限界以下になったものと考えられる。
【００６２】
図１２は、図１のプラズマ処理装置１００を用いて上記高圧条件でＳｉ基板に形成されたシリコン窒化膜（Ｓｉ３Ｎ４）のＸ線光電子分光分析法（ＸＰＳ分析）によるＮ（１Ｓ）のプロファイルを示すものである。この図１２より、サブ・ピークが検出されていないことから、高純度の良質なシリコン窒化膜を形成できることが確認された。
【００６３】
また、図３と同様の構成のＭＩＳ構造のキャパシタを有する半導体装置を製造し、Ｃ−Ｖ特性を測定した結果、図１のプラズマ処理装置１００を用いて上記高圧条件でシリコン窒化膜を成膜することにより、シリコン窒化膜を形成しなかった場合に比べて、キャパシタンスが２２．７［ｐＦ］から２７［ｐＦ］に向上したことが確認された。
【００６４】
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。
例えば、図３および図４のポリシリコン膜１０２に換えて、下部電極として、ＨＳＧ（Hemispherical Grained）層が形成されたポリシリコン膜を対象としてもよい。また、本発明方法は、ＤＲＡＭなどの半導体装置のメモリセルの製造過程のほか、例えば、フラッシュメモリのＦＧ−ｐｏｌｙ（フローティングゲートのポリシリコン層）の表面を窒化する場合など、シリコンを窒化させる必要のある液晶デバイス等や、化合物半導体などの種々の半導体装置の製造にも適用可能である。
【符号の説明】
【００６５】
１；チャンバー（処理室）
２；サセプタ
３；支持部材
５；ヒータ
１５；ガス導入部材
１６；ガス供給系
１７；Ａｒガス供給源
１８；Ｎ２ガス供給源
２３；排気管
２４；排気装置
２５；搬入出口
２６；ゲートバルブ
２８；マイクロ波透過板
２９；シール部材
３１；平面アンテナ部材
３２；マイクロ波放射孔
３７；導波管
３７ａ；同軸導波管
３７ｂ；矩形導波管
３９；マイクロ波発生装置
４０；モード変換器
５０；プロセスコントローラ
１００；プラズマ処理装置
１０１；層間絶縁膜
１０２；ポリシリコン膜
１０３；シリコン窒化膜
１０４；Ｔａ２Ｏ５膜
１０５；ＴｉＮ膜
１１０；キャパシタ
Ｗ；ウエハ（基板）
【図１】
2010135812.tif 000003
【図２】
2010135812.tif 000004
【図３】
2010135812.tif 000005
【図４】
2010135812.tif 000006
【図５】
2010135812.tif 000007
【図６】
2010135812.tif 000008
【図７】
2010135812.tif 000009
【図８】
2010135812.tif 000010
【図９】
2010135812.tif 000011
【図１０】
2010135812.tif 000012
【図１１】
2010135812.tif 000013
【図１２】
2010135812.tif 000014