【手続補正書】
【提出日】平成17年3月18日(2005.3.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
図４５は、図４３に示すメモリセルアレイの等価回路図であり、ワード線１〜３の両端は、それぞれワード線制御回路３３接続され、ビット線４〜６の両端は、それぞれビット線制御回路３１に接続されている。なお、図４６の説明の便宜を図るため、ワード線１〜３をワード線ＷＬ１〜ＷＬ３、ビット線４〜６をビット線ＢＬ４〜ＢＬ６として示す場合もある。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
選択されたＭＲＡＭセル９ａは、ビット線４を流れる電流ＩBと、ワード線１を流れる電流ＩWにより発生した結合磁場で書き込まれる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
電流ＩBおよびＩWのどちらか一方がセル領域内で単独に発生する磁場は、ＭＴＪ８のソフト強磁性体層２４の磁化の方向を変えるのに必要な磁場よりも小さい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
なお、セル９ａのソフト強磁性体層２４の磁化方向を、相反する２つの異なる磁化方向にできるように、電流ＩBおよびＩWの少なくとも一方は、双方向に流れるように設計される。なお、図４５においては、ビット線制御回路３１もワード線制御回路３３も２つペアで構成されているので、電流ＩBおよびＩWは両方とも、電流の向きを変えることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
選択セル９ａの磁気トンネル抵抗により、ビット線ＢＬ４からセル９ａを通ってワード線ＷＬ１へ流れるセンス電流３０（図４５参照）の大きさが決定される。ビット線制御回路３１の一部を構成するセンス回路において、セルの２つの状態に対応して予測される２つの電流値の平均値を参照電流とし、センス電流と比較する。そして、両電流の差を増幅して、選択セル９ａに蓄えられているデータを読み出す。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
電流源Ｓ９３は、信号ＲＲ１に従って、中間レベル（medium level）としきい値レベル（threshold level）の電流をメモリ線Ｒ９１に流す。なお、メモリ線Ｒ９１には一方向しか電流が流れない。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
磁気トンネル抵抗素子ＭＲ９１にデータを書き込む場合には、制御信号Ｃ９１と信号ＲＲ１とがオンになり、列ビット線Ｃ１およびメモリ線Ｒ９１に電流が流れる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正の内容】
【０１０９】
磁気トンネル抵抗素子ＭＲは、層間絶縁膜ＳＺ内に埋め込まれており、強磁性体層１上には配線プラグＰＧ１が配設され、配線プラグＰＧ１の上端面が層間絶縁膜ＳＺの主面において露出している。この配線プラグＰＧ１の上端面に接するように、層間絶縁膜ＳＺ上に配線ＷＲ１が配設されている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
配線ＷＲ２の下方には配線ＷＲ３が配設され、金属層７は、層間絶縁膜ＳＺ中を垂直方向に延在する配線プラグＰＧ２を介して、配線ＷＲ３と電気的に接続されている。また、配線ＷＲ３は、ＮチャネルＭＯＳトランジスタＴＲに電気的に接続されている。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１４３
【補正方法】変更
【補正の内容】
【０１４３】
図６に示すように、単位セルＵＣ１０は、２つのＭＯＳトランジスタＱ１０およびＱ１１と、１つの磁気トンネル抵抗素子ＭＲ１０（磁気トンネル接合素子）とを備えている。この構造は他の単位セルについても同じである。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１４７
【補正方法】変更
【補正の内容】
【０１４７】
例えば、サイドウォール絶縁膜Ｇ７に窒化シリコン膜を用いる場合、その比誘電率は７．４〜９であるのに対して、オフセット絶縁膜Ｇ６には、比誘電率が３．９の酸化シリコン膜や２．８〜２．９のＳｉＯＣ膜等が用いられる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１６７
【補正方法】変更
【補正の内容】
【０１６７】
そして、磁気トンネル抵抗素子ＭＲ１０およびＭＲ００上にはバリアメタル層ＢＭ２が配設され、バリアメタル層ＢＭ２上にメモリ線ＭＬ０が配設されている。メモリ線ＭＬ０と磁気トンネル抵抗素子ＭＲ１０およびＭＲ００との間にバリアメタル層ＢＭ２を挟むのは、メモリ線ＭＬ０および磁気トンネル抵抗素子ＭＲ１０およびＭＲ００を構成する原子どうしが相互に拡散するのを防止するためである。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１８８
【補正方法】変更
【補正の内容】
【０１８８】
そして、磁気トンネル抵抗素子ＭＲ１０は、ＭＯＳトランジスタＱ１０とＱ１１との接続ノードとメモリ線ＭＬ０との間に接続され、磁気トンネル抵抗素子ＭＲ１０とメモリ線ＭＬ０との接続ノードをノードＮ５、ＭＯＳトランジスタＱ１０とＱ１１との接続ノードをノードＮ６、ＭＯＳトランジスタＱ１０とビット線ＢＬ０ａとの接続ノードをノードＮ７、ＭＯＳトランジスタＱ１１とビット線ＢＬ０ｂとの接続ノードをノードＮ８と呼称する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０２７３
【補正方法】変更
【補正の内容】
【０２７３】
次に、図１３を参照しつつ、図１４に示すタイミングチャートを用いて、ＭＲＡＭ１００の動作を説明する。なお、以下の説明においては、アドレスＡＤ２１へのデータの書き込み動作および読み出し動作を例に採って説明する。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０３０６
【補正方法】変更
【補正の内容】
【０３０６】
＜Ｃ．実施の形態３＞
＜Ｃ−１．装置構成＞
＜Ｃ−１−１．回路構成＞
図１５に、本発明に係る実施の形態３のＭＲＡＭ３００の回路図を示す。
図１５においては、アドレスＡＤ００、ＡＤ１０、ＡＤ０１、ＡＤ１１、ＡＤ０ｎ、およびＡＤ１ｎのメモリセルを示しており、アドレスＡＤ０１とアドレスＡＤ０ｎとの間のメモリセル、アドレスＡＤ１１とアドレスＡＤ１ｎとの間のメモリセルについて記載を省略している。なお、図１５においては、磁気トンネル抵抗素子を、実施の形態１で説明したＭＲＡＭ１００と同様にメモリ線とビット線との間に配設した構成とし、可変抵抗の記号を用いて記載する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０３２５
【補正方法】変更
【補正の内容】
【０３２５】
センスアンプＳＡ１の動作の説明に戻ると、センスアンプＳＡ１の動作時にのみ、ＭＯＳトランジスタＱｄのゲート電極に接続された制御信号線ＳＤＬに、ＭＯＳトランジスタＱｄの制御信号φとしてオン信号が与えられ、ＭＯＳトランジスタＱｄを介して配線ＳＮＬに電圧Ｖｓｓが供給されることになる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０３５２
【補正方法】変更
【補正の内容】
【０３５２】
アドレスＡＤ００へのデータの書き込みに際しては、スイッチ付き電流源Ｓ０のスイッチＷ０をオンするようにスイッチＷ０に所定の電圧を与え、メモリ線ＭＬ０に電流Ｉ１を流す。そして、書き込みに要する所定期間、ビット線ＢＬ０に電圧Ｖｄｄを与え、その間はビット線ＢＬ１に電圧Ｖｓｓを与える。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０３８１
【補正方法】変更
【補正の内容】
【０３８１】
ＭＯＳトランジスタＱ１がオン状態になると、磁気トンネル抵抗素子ＭＲ００およびＭＲ０１に電流が流れ、アドレスＡＤ００においては、ノードＮ１からノードＮ２を介してノードＮ３に電流が流れ、アドレスＡＤ０１においては、ノードＮ１０からノードＮ９を介してノードＮ４に電流が流れる。ここで、アドレスＡＤ０１においては、ノードＮ４からノードＮ９に向けて流れる電流の方向を＋方向とする。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０４４２
【補正方法】変更
【補正の内容】
【０４４２】
このとき、ＭＯＳトランジスタＱ２７およびＱ２８に流れる電流Ｉ５の方向と、ＭＯＳトランジスタＱ２１およびＱ２２に流れる電流Ｉ３の方向とは左右逆であるので、磁気トンネル抵抗素子ＭＲ００とＭＲ１０とで、同時に異なる情報を書き込むことができる。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０４７３
【補正方法】変更
【補正の内容】
【０４７３】
＜Ｄ−６．変形例２＞
＜Ｄ−６−１．装置構成＞
図２１に示したＭＲＡＭ４００においては、情報の読み出しのためのワード線として、ワード線ＲＷＬ０ａ、ＲＷＬ０ｂ、ＲＷＬ１ａおよびＲＷＬ１ｂを、情報の書き込みのためのワード線としてワード線ＷＷＬ０ａ、ＷＷＬ０ｂ、ＷＷＬ１ａおよびＷＷＬ１ｂを備え、情報の読み出しのためのビット線としてビット線ＲＢＬ０ａ、ＲＢＬ０ｂ、ＲＢＬ１ａおよびＲＢＬ１ｂを、情報の書き込みのためのビット線としてビット線ＷＢＬ０ａ、ＷＢＬ０ｂ、ＷＢＬ１ａおよびＷＢＬ１ｂを備えた構成を示したが、図３３に示すＭＲＡＭ４００Ｂのように、情報の書き込みのためのワード線および情報の読み出しのためのワード線を、メモリセルに対して１本ずつ、また、情報の読み出しのためのビット線をメモリセルに対して１本だけ設けるようにしても良い。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０４８５
【補正方法】変更
【補正の内容】
【０４８５】
図３４には、ＭＯＳトランジスタＱ２１およびＱ２２に流れる電流のタイミングチャートを示しており、上記のタイミングでは電流＋Ｉ３が流れることを示している。なお、図３５においてＭＯＳトランジスタＱ２１に流れる電流は、ノードＮ３からＮ２に向けて流れる場合を正（＋）、反対方向を負（−）とし、ＭＯＳトランジスタＱ２２に流れる電流は、ノードＮ２からＮ４に向けて流れる場合を正（＋）、反対方向を負（−）として表す。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０４９３
【補正方法】変更
【補正の内容】
【０４９３】
図３５の、ＭＯＳトランジスタＱ２１およびＱ２２に流れる電流のタイミングチャートにおいては、上記のタイミングでは電流−Ｉ３が流れることを示している。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０５１３
【補正方法】変更
【補正の内容】
【０５１３】
このように、ＭＲＡＭ４００Ｂの平面レイアウトは、１つのメモリセル内のＭＯＳトランジスタの個数が３個になって、ゲート電極の配列パターンが不規則になることを防止するため、ダミーゲート電極ＤＧＡを備えているので、製造工程におけるゲート電極のパターニングを行う際に、ＣＤシフトを低減することができる。
【手続補正２４】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2003297069.tif 000001
【手続補正２５】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2003297069.tif 000002
【手続補正２６】
【補正対象書類名】図面
【補正対象項目名】図１７
【補正方法】変更
【補正の内容】
【図１７】
2003297069.tif 000003
【手続補正２７】
【補正対象書類名】図面
【補正対象項目名】図３６
【補正方法】変更
【補正の内容】
【図３６】
2003297069.tif 000004
【手続補正２８】
【補正対象書類名】図面
【補正対象項目名】図３８
【補正方法】変更
【補正の内容】
【図３８】
2003297069.tif 000005
【手続補正２９】
【補正対象書類名】図面
【補正対象項目名】図４７
【補正方法】変更
【補正の内容】
【図４７】
2003297069.tif 000006