【手続補正書】
【提出日】平成16年3月19日(2004.3.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
サーモメータコードの論理境界を検出することにより、グレーコードのデジタル信号を生成するエンコード部と、
前記エンコード部から出力されるグレーコードをバイナリーコードのデジタル信号に変換するグレー・バイナリー変換部と
を備えたエンコーダであって、
前記エンコード部には、
グレーコードの２つのビットの値が特定の関係にあるか否かを検出することにより、該グレーコードに含まれるエラーコードを検出するエラー検出部と、
前記エラー検出部で検出されたエラーコードを訂正するエラー訂正部と
を備えたことを特徴とするエンコーダ。
【請求項２】
前記エンコード部は、
前記サーモメータコードの論理境界を検出する多数の論理境界検出回路と、
前記論理境界検出回路とビット線との間に介在されて、該論理境界検出回路の出力信号に基づいてビット線からグレーコードを出力する多数のＲＯＭセルと
を備え、
前記グレーコードの下位ビットを出力するビット線を複数の分解ビット線で構成し、前記各ＲＯＭセルを各分解ビット線に周期的に接続することにより、当該分解ビット線から出力される分解グレーコードのいずれかと、他のビットのグレーコードとの間に、常に前記特定の関係が設定されるようにし、
前記エラー検出部は、前記分解ビット線から出力される分解グレーコードと他のビットのグレーコードとが、前記特定の関係を満足するか否かを検出することを特徴とする請求項１記載のエンコーダ。
【請求項３】
前記論理境界検出回路は、
１つおきのサーモメータコードを３つ以上入力する論理ゲートで構成したことを特徴とする請求項２記載のエンコーダ。
【請求項４】
前記エンコード部は、
前記グレーコードの最下位ビットを出力するビット線として、対象論理側の分解グレーコードを周期的に交互に出力する２本の分解ビット線と、非対象論理側の分解グレーコードを周期的に交互に出力する２本の分解ビット線とを備え、前記分解ビット線はいずれか１つのビット線とその他のビット線とから相補信号を出力する第一のエンコード部と、
下位から２ビット目のグレーコードを出力するビット線として、対象論理側と非対象論理側の分解グレーコードを出力する２本の分解ビット線を備え、該分解ビット線から相補信号を出力する第二のエンコード部と、
下位から２ビット目のグレーコードをシフトして下位から３ビット目のバイナリーコードの相補信号に相当する信号を出力する２本の分解ビット線を備えた第三のエンコード部と
を備えたことを特徴とする請求項２記載のエンコーダ。
【請求項５】
相補信号を出力する前記分解ビット線には、一方の分解ビット線の出力信号に基づいて、他方の分解ビット線をプリチャージするプリチャージ回路を接続したことを特徴とする請求項２乃至４のいずれかに記載のエンコーダ。
【請求項６】
前記プリチャージ回路は、前記分解ビット線にそれぞれプリチャージトランジスタを介してプリチャージ電源を供給し、相補信号を出力する分解ビット線のうち、Ｌレベルの信号を出力する一方の分解ビット線の出力信号で、他方の分解ビット線に接続されたプリチャージトランジスタをオンさせて当該分解ビット線をプリチャージすることを特徴とする請求項５記載のエンコーダ。
【請求項７】
前記プリチャージ回路は、前記分解ビット線にそれぞれプリチャージトランジスタを介してプリチャージ電源を供給し、相補信号を出力する分解ビット線のうちの一方の分解ビット線の出力信号に基づいて、前記プリチャージトランジスタをカレントミラー動作させて、Ｌレベルを出力しない分解ビット線をプリチャージすることを特徴とする請求項５記載のエンコーダ。
【請求項８】
前記プリチャージ回路には、相補信号を出力する前記分解ビット線の電位差を一定値以内とするクランプ回路を備えたことを特徴とする請求項５記載のエンコーダ。
【請求項９】
前記クランプ回路は、複数のダイオード若しくはダイオード接続したＭＯＳトランジスタで構成したことを特徴とする請求項８記載のエンコーダ。
【請求項１０】
前記エンコード部は、グレーコードの下位ビットを前記分解グレーコードとして生成し、
前記グレー・バイナリー変換部は、前記分解グレーコードと、前記エラー検出部の検出信号との論理処理に基づいて、エラーコードの訂正と同時に全ビットのバイナリーコードを生成することを特徴とする請求項２記載のエンコーダ。
【請求項１１】
前記グレー・バイナリー変換部は、前記分解グレーコードのうち、上下３ビットの範囲内の分解グレーコードを論理処理して、バイナリーコードを生成することを特徴とする請求項１０記載のエンコーダ。
【請求項１２】
前記エンコーダ部の分解ビット線は、最上位以外の少なくとも１ビット以上の分解グレーコードに換えて分解バイナリーコードを出力することを特徴とする請求項２記載のエンコーダ。
【請求項１３】
前記エンコーダ部の分解ビット線は、最上位以外の少なくとも１ビット以上の分解グレーコードに換えて分解バイナリーコードを出力し、  前記エラー検出部は、前記分解バイナリーコードと分解グレーコードとが特定の関係を満足するか否かに基づいてエラーコードを検出することを特徴とする請求項２記載のエンコーダ。
【請求項１４】
複数ビットの分解グレーコードを論理処理して、同一ビットの複数のバイナリーコードを生成し、該複数のバイナリーコードを論理処理して１ビットのバイナリーコードを生成することを特徴とするグレー・バイナリー変換方法。
【請求項１５】
複数ビットの分解グレーコードを論理処理して、同一ビットの複数のバイナリーコードを生成する論理回路と、
前記複数のバイナリーコードを論理処理して１ビットのバイナリーコードを生成する論理回路と
を備えたことを特徴とするグレー・バイナリー変換装置。
【請求項１６】
それぞれ異なる電圧の基準電圧が入力され、該基準電圧とアナログ入力電圧とを比較して、サーモメータコードを出力する多数のコンパレータと、
前記サーモメータコードの論理境界を検出した論理境界検出信号を出力する論理境界検出部と、
前記論理境界検出信号に基づいてＲＯＭセルを動作させることにより、該ＲＯＭセルに接続したビット線からデジタル信号を出力するエンコーダと
を備えたＡ／Ｄ変換器であって、
前記エンコーダは、
前記論理境界検出部の出力信号に基づいて、グレーコードを生成するエンコード部と、
前記エンコード部から出力されるグレーコードをバイナリーコードに変換するグレー・バイナリー変換部と
を備え、
前記エンコーダ部は、
グレーコードの２つのビットの値が特定の関係にあるか否かを検出することによりエラーコードを検出するエラー検出部と、
前記エラー検出部で検出されたエラーコードを訂正するエラー訂正部と
を備えたことを特徴とするＡ／Ｄ変換器。
【請求項１７】
サーモメータコードの論理境界を検出することにより、グレーコードのデジタル信号を生成し、グレーコードの２つのビットの値が特定の関係にあるか否かを検出することにより、該グレーコードに含まれるエラーコードを検出し、該エラーコードをあらかじめ設定されたエラーコード処理に基づいて訂正することを特徴とするエンコード信号の誤り訂正方法。
【請求項１８】
前記グレーコードのデジタル信号は、１つおきで、かつ３つ以上のサーモメータコードの論理境界を検出することにより生成することを特徴とする請求項１７記載のエンコード信号の誤り訂正方法。
【請求項１９】
前記グレーコードの下位ビットの論理対象側の出力信号を複数の系統に分解し、分解した下位ビットと上位ビットとの値が特定の関係にあるか否かを検出することを特徴とする請求項１７記載のエンコード信号の誤り訂正方法。
【請求項２０】
前記グレーコードの下位ビットの非論理対象側の出力信号を複数の系統に分解し、分解した下位ビットと上位ビットとの値が特定の関係にあるか否かを検出することを特徴とする請求項１７記載のエンコード信号の誤り訂正方法。
【請求項２１】
サーモメータコードの論理境界を検出することにより、グレーコードのデジタル信号を生成し、グレーコードの２つのビットの値に特定の関係が設定されるように、前記グレーコードの下位ビットを論理対象側の表コードと非論理対象側の裏コードとに分割し、さらに前記表コード及び裏コードをそれぞれ複数の系統に分割し、前記各表コード及び裏コードと上位ビットとが特定の関係にあるか否かを検出することにより、該グレーコードに含まれるエラーコードを検出し、該エラーコードを訂正することを特徴とするエンコード信号の誤り訂正方法。
【請求項２２】
コンピュータを、
グレーコードの下位ビットと上位ビットとの値が特定の関係にあるか否かを検出することにより、該グレーコードに含まれるエラーコードを検出するエラー検出手段と、
前記エラー検出手段で検出されたエラーコードを訂正するエラー訂正手段と
して機能させるためのプログラムを記録した記録媒体。
【請求項２３】
コンピュータを、
グレーコードの下位ビットの対象論理側及び非対象論理側の少なくともいずれかの分解グレーコードを生成する分解グレーコード生成手段と、
前記分解グレーコードと、上位ビットのグレーコードとを比較してエラーを検出するエラー検出手段と、
前記エラー検出手段で検出されたエラーコードを訂正するエラー訂正手段と
して機能させるためのプログラムを記録した記録媒体。
【請求項２４】
コンピュータを、
グレーコードの下位ビットの対象論理及び非対象論理の少なくともいずれかを複数ビットに分解した分解グレーコードを生成する分解グレーコード生成手段と、
前記分解グレーコードと、上位ビットのグレーコードとを比較してエラーを検出するエラー検出手段と、
前記エラー検出手段で検出されたエラーコードを訂正するエラー訂正手段と
して機能させるためのプログラムを記録した記録媒体。
【請求項２５】
コンピュータを、
グレーコードの下位ビットの対象論理及び非対象論理の少なくともいずれかを複数ビットに分解した分解グレーコードを生成する分解グレーコード生成手段と、
前記分解グレーコードと、上位ビットのグレーコードとを比較してエラーを検出するエラー検出手段と、
前記エラー検出手段で検出されたエラーコードを反転させて訂正するエラー訂正手段と、
前記エラー訂正手段から出力されたグレーコードをバイナリーコードのデジタル信号に変換するグレーバイナリー変換手段と
して機能させるためのプログラムを記録した記録媒体。
【請求項２６】
コンピュータを、
１つおきの３つ以上のサーモメータコードの値を順次比較することにより、該サーモメータコードの論理境界を検出する論理境界検出手段として機能させるためのプログラムを記録した記録媒体。
【請求項２７】
前記エラー検出部は、エラーコードの検出に基づいてエラー信号を生成し、該エラー信号をエラー信号出力端子から外部へ出力することを特徴とする請求項１乃至４，１３のいずれかに記載のエンコーダ。
【請求項２８】
サーモメータコードの論理境界を検出することによりグレーコードのデジタル信号を生成し、前記グレーコードの２つのビットの値が特定の関係にあるか否かを検出することによりエラー信号を生成し、該エラー信号に基づいてサーモメータコードにエラーが含まれているか否かを検出することを特徴とするＡ／Ｄ変換器の試験方法。
【請求項２９】
サーモメータコードの論理境界を検出することにより、グレーコードのデジタル信号を生成するエンコード部と、
前記エンコード部から出力されるグレーコードをバイナリーコードのデジタル信号に変換するグレー・バイナリー変換部と
を備えたエンコーダであって、
前記エンコード部には、
グレーコードの２つのビットを論理演算することにより、該グレーコードに含まれるエラーコードを検出するエラー検出部と、
前記エラー検出部で検出されたエラーコードを訂正するエラー訂正部と
を備えたことを特徴とするエンコーダ。
【請求項３０】
サーモメータコードの論理境界を検出することにより、グレーコードのデジタル信号を生成し、グレーコードの２つのビットを論理演算することにより該グレーコードに含まれるエラーコードを検出し、該エラーコードを訂正することを特徴とするエンコード信号の誤り訂正方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
【課題を解決するための手段】
図１は本発明の請求項１の原理説明図である。すなわち、エンコード部１０１は、サーモメータコードｅの論理境界を検出することにより、グレーコードＧのデジタル信号を生成する。グレー・バイナリー変換部１０４は、前記エンコード部１０１から出力されるグレーコードＧをバイナリーコードＢのデジタル信号に変換する。前記エンコード部１０１には、グレーコードＧの２つのビットの値が特定の関係にあるか否かを検出することにより、該グレーコードＧに含まれるエラーコードを検出するエラー検出部１０２と、前記エラー検出部１０２で検出されたエラーコードを訂正するエラー訂正部１０３とが備えられる。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
請求項１６では、それぞれ異なる電圧の基準電圧が入力され、該基準電圧とアナログ入力電圧とを比較して、サーモメータコードを出力する多数のコンパレータと、前記サーモメータコードの論理境界を検出した論理境界検出信号を出力する論理境界検出部と、前記論理境界検出信号に基づいてＲＯＭセルを動作させることにより、該ＲＯＭセルに接続したビット線からデジタル信号を出力するエンコーダとを備えたＡ／Ｄ変換器で、前記エンコーダは、前記論理境界検出部の出力信号に基づいて、グレーコードを生成するエンコード部と、前記エンコード部から出力されるグレーコードをバイナリーコードに変換するグレー・バイナリー変換部とを備え、前記エンコーダ部は、グレーコードの２つのビットの値が特定の関係にあるか否かを検出することによりエラーコードを検出するエラー検出部と、前記エラー検出部で検出されたエラーコードを訂正するエラー訂正部とを備えた。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
請求項１７では、サーモメータコードの論理境界を検出することにより、グレーコードのデジタル信号を生成し、グレーコードの２つのビットの値が特定の関係にあるか否かを検出することにより、該グレーコードに含まれるエラーコードを検出し、該エラーコードをあらかじめ設定されたエラーコード処理に基づいて訂正する。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
請求項２１では、サーモメータコードの論理境界を検出することにより、グレーコードのデジタル信号を生成し、グレーコードの２つのビットの値に特定の関係が設定されるように、前記グレーコードの下位ビットを論理対象側の表コードと非論理対象側の裏コードとに分割し、さらに前記表コード及び裏コードをそれぞれ複数の系統に分割し、前記各表コード及び裏コードと上位ビットとが特定の関係にあるか否かを検出することにより、該グレーコードに含まれるエラーコードを検出し、該エラーコードを訂正する。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
請求項２８では、サーモメータコードの論理境界を検出することによりグレーコードのデジタル信号を生成し、前記グレーコードの２つのビットの値が特定の関係にあるか否かを検出することによりエラー信号を生成し、該エラー信号に基づいてサーモメータコードにエラーが含まれているか否かを検出する。