(57)【要約】【課題】  加熱用素子(サブヒータ)と加熱用素子駆動回路を内蔵した記録ヘッド用基板において、サブヒータを駆動するＮＭＯＳトランジスタの耐圧が低いと電圧によってエネルギーを調整する制御範囲を狭める原因なる。【解決手段】  インクを吐出するためのヒータを駆動するドライバートランジスタと記録ヘッドを加熱・温調制御するためのサブヒータを駆動するサブヒートドライバートランジスタを同一の素子構造を持つトランジスタとし、ＬＤＭＯＳ（Ｌａｔｅｒａｌ  Ｄｏｕｂｌｅ  Ｄｉｆｆｕｓｅｄ  ＭＯＳ）構造を持つトランジスタとする。【選択図】  図１
2010100003.tif 000002
【特許請求の範囲】
【請求項１】
インクを吐出するために利用される熱エネルギーを発生するヒータと、前記ヒータを駆動するための駆動回路とを搭載したインクジェット記録ヘッド用基板であり、前記基板は基板を加熱するための前記ヒータと異なる加熱用素子と前記加熱用素子に電圧を印加するための電源端子と前記加熱用素子に電流を流すための加熱用素子駆動回路とを備え、前記ヒータ駆動回路と前記加熱用素子駆動回路とは同一の素子構造を持ち、前記素子構造はＬＤＭＯＳ構造を持つトランジスタであることを特徴とするインクジェット記録ヘッド用基板。
【請求項２】
前記加熱用素子に電圧を印加するための電源端子は前記インクを吐出するために利用される熱エネルギを発生する発熱抵抗素子の電源端子とは異なる端子とすることを特徴とする請求項１に記載のインクジェット記録ヘッド用基板。
【請求項３】
前記加熱用素子駆動回路は加熱用素子に流れる電流を制御するための加熱用素子駆動信号端子を備えることを特徴とする請求項１に記載のインクジェット記録ヘッド用基板。
【請求項４】
前記加熱用素子は前記駆動回路上を前記ヒータの配列方向に並行な方向に配置された配線層とすることを特徴とする請求項１に記載のインクジェット記録ヘッド用基板。
【請求項５】
前記加熱用素子である配線層は前記ヒータを形成する第一の配線層に対して下層に形成される第二の配線層を含むことを特徴とする請求項４に記載のインクジェット記録ヘッド用基板。
【請求項６】
前記第二の配線層はアルミニウムまたはアルミニウムを含む合金であることを特徴とする請求項５に記載のインクジェット記録ヘッド用基板。
【請求項７】
インクを吐出するために利用される熱エネルギーを発生するヒータと、前記ヒータを駆動するための駆動回路とを搭載した基板を備え、前記基板は基板を加熱するための前記ヒータと異なる加熱用素子と前記加熱用素子に電圧を印加するための電源端子と前記加熱用素子に電流を流すための加熱用素子駆動回路とを備え、前記ヒータ駆動回路と前記加熱用素子駆動回路とは同一の素子構造を持ち、前記素子構造はＬＤＭＯＳ構造を持つトランジスタであることを特徴とするインクジェット記録ヘッド。
【請求項８】
前記加熱用素子に電圧を印加するための電源端子は前記インクを吐出するために利用される熱エネルギを発生するヒータの電源端子とは異なる端子とすることを特徴とする請求項７に記載のインクジェット記録ヘッド。
【請求項９】
前記加熱用素子駆動回路は加熱用素子に流れる電流を制御するための加熱用素子駆動信号端子を備えることを特徴とする請求項７に記載のインクジェット記録ヘッド。
【請求項１０】
前記加熱用素子は前記駆動回路上を前記ヒータの配列方向に並行な方向に配置された配線層とすることを特徴とする請求項７に記載のインクジェット記録ヘッド。
【請求項１１】
前記加熱用素子である配線層は前記ヒータを形成する第一の配線層に対して下層に形成される第二の配線層を含むことを特徴とする請求項１０に記載のインクジェット記録ヘッド。
【請求項１２】
前記第二の配線層はアルミニウムまたはアルミニウムを含む合金であることを特徴とする請求項１１に記載のインクジェット記録ヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインクジェット記録ヘッド用基板に関し、特にインクを吐出するために必要な熱エネルギを発生するヒータと、それを駆動するための駆動回路を同一の基板上に形成したインクジェット記録ヘッド用基板と該基板を用いたインクジェット記録ヘッドに関するものである。さらに言えば本発明は前記インクジェット記録ヘッド用基板およびインクジェット記録ヘッドの温度調整を行なう駆動回路に関するものである。
【背景技術】
【０００２】
プリンタの記録方式としては様々な方式が知られているが、用紙等の記録媒体に非接触記録が可能である、カラー化が容易である、静粛性に富む、等の理由でインクジェット方式は有力な方式の一つである。一般に、インクジェット記録装置に用いられるインクの粘度は、低温環境下で増加する。そのため低温環境下においては、記録ヘッドから吐出するインクの体積が減少したり（吐出量変動）、正常なインク吐出が行なわれない（吐出不良）などの現象が生じる。
【０００３】
この場合、記録した画像においては吐出量変動に伴う濃度ムラや吐出不良による不完全なドット形状等が視認され、記録品質が低下する。また、これら以外にも記録ヘッドの吐出口近傍のインク液路内において、揮発性のインク成分が蒸発してインクの粘度が高くなると、始めの数回の吐出で吐出不良が発生しやすくなる。こうした吐出量変動や吐出不良を解消するために、従来のインクジェット記録装置では記録動作前あるいは記録動作中に、記録ヘッドの温度が所定の範囲内となるように加熱して制御することが行なわれている。
【０００４】
記録ヘッドを加熱する主な方法としては以下の２通りがある。すなわち、インク滴を吐出させるための吐出用ヒータを、吐出が行なわれない程度の短いパルスで駆動する短パルス加熱による方法と、吐出用ヒータとは別に加熱用のサブヒータを設け、インクを直接的あるいは間接的に加熱するサブヒータ加熱による方法である。いずれの方法においても、一般的な温調のシーケンスとしては、目標温度に達するまで短パルス加熱或いはサブヒータ加熱を行ない、目標温度を越えると加熱を終了する。
【０００５】
その中でサブヒータ加熱を行なうためのサブヒータを備えた記録ヘッド基板として、特開平１０−７１７１４号公報に開示されている形態がある。
【０００６】
この形態においては、同一基板上にこれら回路を組み込んだ記録ヘッド用基板は、例えば、シリコン基板を用い、この基板にＢｉ−ＣＭＯＳ構成（バイポーラトランジスタとＣＭＯＳトランジスタを混在させた構成）のＩＣ（集積回路）をモノリシックに形成する。さらに記録素子としての発熱部（吐出用ヒータ）としての発熱体を形成することによって製造されている。各吐出用ヒータの一端は、吐出用ヒータ駆動電源用の端子に共通に接続され、他端は対応するスイッチング素子（ドライバートランジスタ）にそれぞれ接続されている。
【０００７】
この基板においてはスイッチング素子（ドライバートランジスタ）はバイポーラプロセス（ＮＰＮ）で形成され、記録素子を選択するためのロジック回路部分（シフトレジスタ、ラッチ回路、デコーダなど）はＣＭＯＳプロセスで形成されている。
【０００８】
以上のような構成に加えて、安定したインク吐出を行なうために、基板の加熱を行なうためのサブヒータを備えており、さらにＮＭＯＳトランジスタを備えてドレインにサブヒータを接続し、ＮＭＯＳトランジスタがサブヒータを駆動する。このような構成をとることで基板の加熱を行なうためのサブヒータを備え、かつ端子数を少なくした記録ヘッドが提供される。
【０００９】
また、インク滴を吐出させるための吐出用ヒータを、吐出が行なわれない程度のパルスで駆動する方法として米国特許第５８１５１８０号明細書に記載されているようなものがある。これによると吐出用ヒータの一端をドライバートランジスタ（ＭＯＳトランジスタで構成）のドレインに接続し、そのドライバートランジスタの一部を加熱用のトランジスタとして用いる構成が提案されている。
【００１０】
さらには特開平７−０５２３８７号公報には、記録ヘッドの温度を検出する温度センサと、この検出に基づいて温度制御用サブヒータを駆動するための構成、すなわち、アナログ電圧変換器，増幅器，比較器およびサブヒータドライバを設けることが開示されている。これによれば、記録ヘッドの温度センサが検出したヘッド温度値に基づき、同様に記録ヘッド内に設けられた制御回路によってヘッド加熱用ヒータの駆動を制御する構成が提案されている。
【特許文献１】特開平１０−７１７１４号公報
【特許文献２】米国特許第５８１５１８０号明細書
【特許文献３】特開平７−０５２３８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら前述のようなサブヒータおよび駆動回路の構成では、サブヒータを駆動するためのトランジスタとしてロジック回路を構成するＣＭＯＳ回路に用いるＮＭＯＳトランジスタを用いている。インクジェット記録ヘッドにおけるロジック回路は通常3.3Vないしは5Vの電源で動作するタイプのものが多いため、サブヒータを駆動するＮＭＯＳトランジスタの耐圧も同程度に設定されている。
【００１２】
一方、サブヒータは本来、記録ヘッドの温度を加熱制御していかなる場合においても適切な印字が行なわれるようにすることを目的としている。このためサブヒータを駆動するＮＭＯＳトランジスタがロジック回路の電圧以上で使えないと電圧によってエネルギーを調整する制御範囲を狭める原因となる。基板をある一定の温度に達するために高い電圧をかければ早い時間で目的の温度まで加熱することができるが、エネルギーを調整する制御範囲が狭く、かけられる電圧が制限されると目的の温度まで加熱する時間が長くなり、結果として印刷時間の増加を招くこととなる。またかけられる電圧が必要な温度に加熱するのに必要なエネルギーに満たない場合には、安定なインク吐出が行なえなくなり、結果として画像品位の低下を招く懸念がある。
【００１３】
また前述のように吐出用ヒータを吐出が行なわれない程度のパルスで駆動し、そのドライバートランジスタの一部を加熱用のトランジスタとして用いる構成では、インクの吐出タイミングでは加熱制御を行なえないという問題が発生する。このためエネルギーを調整する制御の自由度が低下するという懸念がある。これも目的の温度まで加熱する時間が長くなり、結果として印刷時間の増加を招くこととなる。
【００１４】
また、目的の温度まで加熱する時間を短縮するためにサブヒータを駆動するＮＭＯＳトランジスタに高耐圧構造を持ったトランジスタを用いる構成も考えられるが、その場合にはＮＭＯＳトランジスタのオン抵抗が増大し、サブヒータの駆動効率が低下する。このことは結果的に基板全体の消費電力を増大を招くこととなる。
【００１５】
本発明は以上のような課題に鑑みてなされたものであり、本発明の第一の目的は記録ヘッドを加熱・温調制御するためのサブヒータとサブヒータへの電流供給を制御するためのサブヒートドライバーを内蔵する記録ヘッド用基板において、サブヒータによる加熱・温調制御の範囲を広げ」目的（２）「記録素子による印字とは独立に制御することが可能なサブヒータおよびサブヒートドライバーの構成を安価に提供する構成を提案することにある。
【００１６】
さらに本発明の第二の目的は記録ヘッドを加熱・温調制御するためのサブヒータとサブヒータへの電流供給を制御するためのサブヒートドライバーを内蔵する記録ヘッド用基板において、サブヒートドライバーであるトランジスタの抵抗を下げ、サブヒータの駆動効率を向上させる構成を、少ない工程数のプロセスを用いて安価に提供する構成を提案することにある。
【課題を解決するための手段】
【００１７】
本発明の第一および第二の目的を達成するために、本発明はインクを吐出するためのヒータを駆動するドライバートランジスタと記録ヘッドを加熱・温調制御するためのサブヒータを駆動するサブヒートドライバートランジスタを同一の素子構造を持つトランジスタとし、さらにサブヒートドライバートランジスタとしてＬＤＭＯＳ（Ｌａｔｅｒａｌ  Ｄｏｕｂｌｅ  Ｄｉｆｆｕｓｅｄ  ＭＯＳ）構造を持つトランジスタとすることを特徴とする。
【発明の効果】
【００１８】
本発明により、記録ヘッドを加熱・温調制御するためのサブヒータとサブヒータへの電流供給を制御するためのサブヒートドライバーを内蔵する記録ヘッド用基板において、サブヒータによる加熱・温調制御の範囲を広げ、ヘッドの加熱制御の自由度があがり制御範囲が広がることで、基板を目的の温度に加熱するのに必要な時間が短縮され、結果として印刷時間の短縮が可能となる。また加熱するエネルギーを大きくとることができるため、安定なインク吐出が行なえるようになる。
【００１９】
さらには本発明により、記録ヘッドを加熱・温調制御するためのサブヒータとサブヒータへの電流供給を制御するためのサブヒートドライバーを内蔵する記録ヘッド用基板において、サブヒートドライバートランジスタの抵抗が下がり、サブヒータの駆動効率が向上する。その結果としてより高精度でのヘッドの温調が可能になることで、基板を目的の温度に加熱するのに必要な時間が短縮され、結果として印刷時間の短縮が可能となる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明の詳細を実施例の記述に従って説明する。
【００２１】
以下、本発明の実施の形態について図面を参照して説明する。
【実施例１】
【００２２】
図１は本発明の第１の実施例を説明するための平面図であり、図１において１０１は記録ヘッド用基板、１０２は記録素子としてのヒータ、１０３は各ヒータを駆動するスイッチング素子、１０６は記録データを一時的に格納するためのＭビットのシフトレジスタ（Ｓ／Ｒ）、１０５はシフトレジスタ（Ｓ／Ｒ）１０６に格納された記録データを一括して保持するラッチ回路である。さらに、１０４はヒータおよびスイッチング素子が形成するＮ個のブロックから所望のブロックを選択するブロック選択回路（デコーダ）である。１１５は任意のヒータを一義的に選択するためのヒータ選択回路、１０７はヒータ選択回路１１５の出力信号の電圧をスイッチング素子を駆動する電圧にまで変換するための電圧変換回路である。ここでヒータ１０２、スイッチング素子１０３、ヒータ選択回路１１５は、Ｎ個づつで１つのグループを形成し、このＮ個づつの素子で形成されるグループ１〜ＭのＭ個のグループに分割される。プリンタ本体から供給されるクロック信号ＣLＫが端子１０９に入力され、これに同期してシリアル転送されるＭビットの記録データ信号ＤＡＴＡが端子１１０から入力され、シフトレジスタ１０６に順次格納され、ラッチ信号端子１０８から入力されるラッチ信号ＬＴに従ってこのシリアルデータがラッチ回路に保持される。このときブロック選択回路１０４に入力される信号も記録データ信号に続いてシリアル転送され、デコーダによりＮ本のブロック選択信号に変換されてグループ１〜Ｍへ接続される。以上のような構成により、Ｍ本の記録データ信号とＮ本のブロック選択信号がヒータ選択回路１１５によりマトリクス状に論理和をとられてＭ×Ｎ個のヒータが任意に一義的に選択される。
【００２３】
さらに図１において１３０は記録素子であるヒータに加える電圧を供給するＶＨ電源端子、１４０はＶＨ端子からヒータへ接続するＶＨ電源ライン、１３１、１４１はヒータに流れた電流を回収するためのＧＮＤＨ端子およびＧＮＤＨラインである。さらに１１３は電圧変換回路の電源となる駆動電圧発生回路であり１３２は駆動電圧発生回路の電源電圧を供給するＶＨＴ電源端子である。
【００２４】
図５は図１の駆動回路の一連の動作を説明するためのタイミングチャートであり、Ｍ×Ｎ個のヒータから任意のヒータを１回選択可能な状態にするための１シーケンス（１吐出周期）に対応している。つまり同じヒータを再度駆動可能に選択するまでの周期を１周期としている。
【００２５】
まず記録データに応じたＭビット分のデータが、クロック信号ＣＬＫに同期したＤＡＴＡ信号でシフトレジスタ及びラッチ回路にシリアル転送される。続くラッチ信号ＬＴが"Ｌｏ"（ローレベル）になると入力されたシリアルデータが転送されてデータ線１１７に出力され、ラッチ信号ＬＴが続いて"Ｈｉｇｈ"（ハイレベル）になるとこの信号が保持される。Ｍ本のデータ信号１１７のうち記録データに応じた任意のデータ信号が"Ｈｉｇｈ"になる。
【００２６】
同様に、Ｘビットのブロック制御信号もクロック信号ＣＬＫに同期してシフトレジスタ及びラッチ回路シリアル転送され、それに続きラッチ信号ＬＴが"Ｈｉｇｈ"になるとＸビットのブロック制御信号がデコーダに保持される。デコーダからブロック選択信号１１８のＮ本の出力のうちいずれか１つの出力が選択されて"Ｈｉｇｈ"となる。
【００２７】
１本のブロック選択信号が共通に接続される、Ｍ個の駆動回路うち任意のヒータがヒータ選択回路１１５のＡＮＤ回路により選択される。選択されたヒータには端子１１１から入力されるＨＥ信号とヒート回路１１６によって記録データ信号のＡＮＤをとったヒートイネーブル信号に従って電流ＩＨが流れヒータが駆動される。
【００２８】
以上のような動作を順次Ｎ回繰り返すことで、Ｍ×Ｎ個のヒータをＭ個ずつＮ回のタイミングで時分割駆動することで全てのヒータを画像データに応じて選択することができる。
【００２９】
すなわち、Ｍ×Ｎ個のヒータをＮ個のヒータで構成されたＭ個のグループに分割し、グループ内のヒータは、２つ以上のヒータが同時に駆動されないように１シーケンスの時間をＮ回のタイミングで時分割し、分割された時間内でＭビットの画像データを同時に駆動するように制御する。
【００３０】
また図１において、ブロック選択信号１１８および記録データ信号１１７はヒータ選択回路１１５であるＡＮＤゲートへと入力され、これら２つの信号が共にアクティブとなった場合にそのＡＮＤゲートの出力がアクティブとなる。この部分の詳細な回路図を、図６に示す。図６においてＡＮＤゲートの出力信号は、電圧変換回路１０７によりその信号の電圧振幅を、ヒータ選択回路の出力の電圧振幅（第１電源電圧）よりも高い電圧（第２電源電圧）に変換される。変換された信号は、スイッチング素子であるＭＯＳトランジスタ１０３のゲートに印加され、ゲートに電圧が印加されたＭＯＳトランジスタに接続されたヒータ１０２に電流が通電、駆動されることとなる。
【００３１】
ここでより高い第２電圧に変換を行なうのは、ヒータ駆動ＭＯＳトランジスタ１０３のゲートに印加する電圧を高くすることで、そのオン抵抗を低下させ、高い効率でヒータに電流を流すことを可能とするためである。この第２電源電圧の電圧値は、回路のブレイクダウン耐圧及びＭＯＳのゲート耐圧を越えることなく、可能な限り高く設定することが望ましい。
【００３２】
また記録ヘッド基板内部に別途設けた電源電圧ＶＨＴ電圧１３２から所望の第２電源電圧を発生させる駆動電圧発生回路１１３（ＶＨＴバッファ）を設けることが行なわれており、図８に電圧発生回路の一例を示す。図８に示す回路では、ｎＭＯＳソースフォロアを構成するｎＭＯＳトランジスタ８０３と抵抗８０４、および分圧抵抗８０１、８０２からなる。ＶＨＴ電圧１３２を、分圧抵抗８０１、８０２で分圧した電圧をｎＭＯＳトランジスタ８０３のゲートへ印加し、ソースフォロアの出力を第２電源電圧とするものである。分圧抵抗によりｎＭＯＳトランジスタのゲートに印加する電圧を所望の値に設定することで、第２電源電圧をヒータ電源電圧よりも低い電圧値に変換することが可能となる。
【００３３】
さらに図７に電圧変換回路とその周辺回路の内部回路の詳細を示す。
【００３４】
ヒータ選択回路からの信号は、第１電源電圧で動作するインバータで反転論理の信号を生成し、第２電源電圧で動作するＮＭＯＳトランジスタおよびＰＭＯＳトランジスタのゲートへ印加する構成となっている。ここで第２電源電圧で駆動されるトランジスタは第２電源電圧に対して耐圧を有する素子とする必要がある。
【００３５】
さらにまた、図１において１２１は記録ヘッド基板を加熱するためのサブヒータ、１２２はサブヒータに電流を流すためのサブヒートドライバーとなるＭＯＳトランジスタ、１２３は１２２のＭＯＳトランジスタの制御端子が接続されたＳＵＢＨＥ端子。１２４はサブヒータ１２１の一方の端子接続されているサブヒータ電源端子ＶＳＵＢＨである。このような構成をとることでＶＳＵＢＨ端子にサブヒータ駆動電圧が印加され、ＳＵＢＨＥ端子１２３にサブヒートドライバーであるＭＯＳトランジスタ１２２のゲートにＯＮ信号が供給されると、その期間だけサブヒータ１２１に電流が流れ記録ヘッド基板は加熱される。
【００３６】
すなわちＶＳＵＢＨ端子に電圧を印加し、ＳＵＢＨＥ信号を任意の期間ＯＮすることで記録ヘッド基板の温度を制御することが可能になる。このサブヒータは基板上の１ヶ所または複数ヶ所に配置され、吐出用ヒータ材と同様のヒータ材、Ａｌ配線、拡散抵抗等で形成される。
【００３７】
本発明の第１の実施形態としてここでは上述の、記録素子としてのヒータ１０２を駆動するスイッチング素子であるＭＯＳトランジスタ１０３とサブヒートドライバーであるＭＯＳトランジスタ１２２を同じ素子構造を持つＭＯＳトランジスタとする。具体的にはＭＯＳトランジスタ１０３およびＭＯＳトランジスタ１２２として用いるＬＤＭＯＳ（Ｌａｔｅｒａｌ  Ｄｏｕｂｌｅ  Ｄｉｆｆｕｓｅｄ  ＭＯＳ）構造を持ったトランジスタとする。
【００３８】
図３はＬＤＭＯＳ構造を持ったトランジスタを説明するための断面図であり、３０１はｐ型の半導体基体、３０２はｎ型のウエル領域（第１の半導体領域）、３０４はゲート電極、３０６はｐ型のベース領域（第２の半導体領域）である。さらに、３０７はｎ型のソース領域、３０８、３０９はｎ型のドレイン領域、３１０はベース電極取出し用の拡散層、３１１はコンタクト、３１２はソース電極、３１３はドレイン電極である。
【００３９】
本実施形態においては、図３に示すように、予め十分深く形成したウエル領域３０２を横方向に分離する形にベース領域３０６を形成する。このウエル領域３０２とベース領域３０６はそれぞれトランジスタ１０３および１２２において、ドレインとチャネルの役割を果たすこととなる。そのため、通常のＭＯＳトランジスタのように、チャネルとなる半導体領域を形成した後にドレインを形成した場合の構造とは逆になる。即ち、ドレインを形成した後にチャネルを形成することから、ドレインの不純物濃度（ここでは、第１の半導体領域２のドナー濃度）をチャネルの不純物濃度（ここでは、第２の半導体領域３０６のアクセプター濃度）より低く設定することが可能である。このトランジスタの耐電圧はこのドレインの耐電圧で決定され、その耐電圧は通常ドレインの濃度が低いほど、またドレインの深さが深いほど高くなり、いわゆるＬＤＭＯＳ構造を得ることができる。このような構成をとることにより、定格電圧を高く設定でき、ＯＮ抵抗を下げることができ、大電流化を可能とし、かつ高速動作を実現できる。
【００４０】
記録素子としてのヒータ１０２を駆動するスイッチング素子であるＭＯＳトランジスタ１０３とサブヒートドライバーであるＭＯＳトランジスタ１２２にこのＬＤＭＯＳ構造を持った同一の素子形態を用いることは、それぞれのトランジスタの特性として好適な形態である。
【００４１】
さらに図４に上述のＬＤＭＯＳ構造の作成方法の一例を示す。図.４において、（ａ）に示すように、ｐ型半導体基体を用意して、ウエルを形成すべき領域に選択的に、ｎ型の不純物を導入して、ｐ型半導体基体１の表面に、ｎ型のウエル領域３０２を形成する。
【００４２】
次に、図４（ｂ）に示すように、ｎ型のウエル領域３０２上に、ゲート酸化膜（ゲート絶縁膜）４０３を成長させ、ゲート酸化膜４０３上にの多結晶シリコンを堆積する。その後、フォトリソグラフィーによりパターニングを行ない、多結晶シリコン膜をエッチングする。これによりＭＩＳ型電界効果トランジスタのゲート電極３０４が形成できる。
【００４３】
次に、図４の（ｃ）に示すように、フォトリソグラフィーによりパターニングを行なってホトレジストからなるイオン打ち込み用マスク（不図示）を形成し、またゲート電極３０４をもマスクとして用いて、選択的にｐ型の不純物をイオン打ち込みして不純物層４０５を形成する。
【００４４】
次に、図４の（ｄ）に示すように、ウエル領域３０２を電気的に横方向に分離するためのベース領域３０６を形成する。この実施形態では、この熱処理はウエル領域３０２を完全に分離するように、ベース領域３０６がウエル領域３０２よりも深くなるように設計し、熱処理の条件はウエル領域３０２の深さ、濃度、不純物の種類、また不純物層４０５の濃度、および不純物の種類に応じて決定される。
【００４５】
次に、図４の（ｅ）に示すように、ゲート電極３０４をマスクとして、ソース領域３０７、第１のドレイン領域３０８、および第２のドレイン領域３０９を形成する。こうして、ソース領域３０７及びドレイン領域３０８、３０９はゲート電極と自己整合しつつ若干オーバーラップして形成される。
【００４６】
次に、図４の（ｆ）に示すように、フォトリソグラフィーによりパターニングを行なって、ホトレジストのマスク（不図示）を形成し、例えばイオン打ち込み法により、ベース電極取出し用の拡散層３１０を形成する。
【００４７】
その後、図示していないが、ＣＶＤ（化学気相堆積）法により酸化膜を堆積して、層間絶縁膜を形成し、コンタクト３１１用のコンタクトホールを開口し、導電体を堆積させ、パターニングすることにより、配線を形成する。そして、必要に応じて多層配線を行ない、集積回路を完成させる。
【００４８】
なお、この作成方法はＬＤＭＯＳ構造を得るための一形態であり上述した以外の方法をとってもよい。
【００４９】
このような構成にすることで、サブヒートドライバーとして特別な素子構造を持つトランジスタを用いることなく、吐出ヒータを駆動するスイッチング素子であるＭＯＳトランジスタと同じ工程で作成することが可能になる。
【実施例２】
【００５０】
図２は本発明の第２の実施例を説明するための平面図であり、図１と同様の番号の部分については説明を省略する。図２において２１０は基板の裏面からインクを供給するためのインク供給口であり、この場合は同一基板内に２つの供給口を設けてある。２０５は前述のヒータ選択回路１１５、電圧変換回路１０７、スイッチング素子１０３、ヒータ１０２からなる記録素子駆動回路であり、その動作は図.１と同様であり説明は省略する。２０１は記録ヘッド基板を加熱するためのサブヒータであり、この場合は各供給口を挟んで対向する記録素子駆動回路の周囲を取り巻くように配置される。
【００５１】
このように記録素子駆動回路の周囲を取り巻くように配置するサブヒータは、ヘッド基板全体を平均的に加熱する場合に適した構成であり、例えばＡＬ配線等が抵抗体として用いられる。
【００５２】
そしてこのＡＬ配線等で形成されたサブヒータ２０１の一端をサブヒータ電源端子１２４（ＶＳＵＢＨ）に接続し、片端をサブヒートドライバーであるＭＯＳトランジスタ１２２のドレインに接続し、ＳＵＢＨＥ端子１２３に任意の期間ＯＮ信号を加えることにより、ヘッド基板全体が均等に加熱・温調制御され、かつヘッドによる印字動作とは独立に制御することを可能にすることができる。
【００５３】
本発明の第２の実施形態としてここでは上述の、記録素子としてのヒータ１０２を駆動するスイッチング素子であるＭＯＳトランジスタ１０３とサブヒートドライバーであるＭＯＳトランジスタ１２２を同じ素子構造を持つＭＯＳトランジスタとする。このような構成にすることで同様の効果を得ることが可能となる。
【実施例３】
【００５４】
図９は本発明の第３の実施例を説明するための断面図であり、図１、図２と同様の番号の部分については説明を省略する。図.９においては２つのインク供給口をそれぞれａ列、ｂ列とし、それぞれの周囲を取り巻くＡＬサブヒータをそれぞれ２０１-ａ、２０２-ｂとする。またそれぞれに対応する記録データ入力端子を１１０-ａ，１１０−ｂ、ヒート信号端子を１１１-ａ，１１１−ｂ、とする。
【００５５】
一般的なインクジェットヘッドではこれらの２つのインク供給口から異なる色のインクを吐出させたり、異なる吐出堆積のインクを吐出させるなどして高画質化、高速化などを達成しているが、このような駆動を行なう場合には各供給口に対して個別の温調制御を行なう場合がある。
【００５６】
そこで２つのインク供給口をそれぞれａ列、ｂ列とし、それぞれの周囲を取り巻くＡＬサブヒータをそれぞれ２０１-ａ、２０２-ｂとし、これらに対応して２つサブヒートドライバー１２２-ａ，１２２−ｂを個別に設ける。さらにこれらのサブヒータのＯＮ/ＯＦＦを制御するための信号を入力するための端子ＳＵＢＨＥを１２３-ａ，１２３−ｂとする。サブヒータの電源端子１２４それそれのサブヒータ２０１-ａ、２０２-ｂに共通に接続する。
【００５７】
これにより２つのサブヒータを個別のＳＵＢＨＥ端子で独立にタイミングを制御し、かつサブヒータにかける電圧はＶＳＵＢＨ端子１本で吐出ヒータの電源とは独立に制御することが可能となる。
【００５８】
本発明の第３の実施形態としてここでは上述の、記録素子としてのヒータ１０２を駆動するスイッチング素子であるＭＯＳトランジスタ１０３とサブヒートドライバーであるＭＯＳトランジスタ１２２-ａ，１２２−ｂを同じ素子構造を持つＭＯＳトランジスタとする。このような構成にすることで同様の効果を得ることが可能となる。さらにこのＭＯＳトランジスタに実施形態３で示したＬＤＭＯＳ構造を持つトランジスタを適用してもよい。
【００５９】
なお本実施例では、サブヒータが２本の場合を例にして説明したが、さらに複数のサブヒータを設けるような場合でも、それぞれに対応したＳＵＢＨＥ端子とサブヒートドライバーを設けることでそれぞれのサブヒータを独立にタイミングを制御し、かつサブヒータにかける電圧はＶＳＵＢＨ端子１本で吐出ヒータの電源とは独立に制御することが可能となる。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施形態１のインクジェットヘッド用基板を示す平面図である。
【図２】本発明の実施形態２のインクジェットヘッド用基板を示す平面図である。
【図３】本発明の実施形態のトランジスタを示す断面図である。
【図４】本発明の実施形態のトランジスタの作成方法を示す断面図である。
【図５】本発明のインクジェットヘッド用基板の動作一例を示すタイミングチャートである。
【図６】本発明のインクジェットヘッド用基板の詳細を示すブロック図である。
【図７】本発明のインクジェットヘッド用基板の詳細を示す等価回路図である。
【図８】本発明のインクジェットヘッド用基板の詳細を示す等価回路図である。
【図９】本発明の実施形態３のインクジェットヘッド用基板を示す平面図である。
【符号の説明】
【００６１】
１０１  基板
１０２  ヒータ
１０３  スイッチング素子
１０４  デコーダ回路
１０５  ラッチ回路
１０６  シフトレジスタ
１０７  電圧変換回路
１２１  サブヒータ
１２２  サブヒートドライバー
２０１  サブヒータ
２１０  供給口
【図１】
2010100003.tif 000003
【図２】
2010100003.tif 000004
【図３】
2010100003.tif 000005
【図４】
2010100003.tif 000006
【図５】
2010100003.tif 000007
【図６】
2010100003.tif 000008
【図７】
2010100003.tif 000009
【図８】
2010100003.tif 000010
【図９】
2010100003.tif 000011