(57)【要約】【課題】短時間で、高精度、高純度のIII族窒化物半導体基板を製造することのできるIII族窒化物半導体基板の製造方法、及び当該方法で製造される窒化物半導体基板を提供する。【解決手段】本発明に係るIII族窒化物半導体基板の製造方法は、一の結晶面と一の結晶面の硬度より小さい硬度の他の結晶面とを含むIII族窒化物半導体単結晶からなるバルク結晶を準備するバルク結晶準備工程と、準備したバルク結晶の他の結晶面側から一の結晶面側に向けてバルク結晶を切断する切断工程とを備える。【選択図】図１
2010135382.tif 000002
【特許請求の範囲】
【請求項１】
一の結晶面と前記一の結晶面の硬度より小さい硬度の他の結晶面とを含むIII族窒化物半導体単結晶からなるバルク結晶を準備するバルク結晶準備工程と、
準備した前記バルク結晶の前記他の結晶面側から前記一の結晶面側に向けて前記バルク結晶を切断する切断工程と
を備えるIII族窒化物半導体基板の製造方法。
【請求項２】
前記切断工程は、切断方向と［０００１］方向とのなす角度が０度以上９０度未満である請求項１に記載のIII族窒化物半導体基板の製造方法。
【請求項３】
前記切断工程は、切断方向と［０００１］方向とのなす角度が０度以上４５度以下である請求項２に記載のIII族窒化物半導体基板の製造方法。
【請求項４】
前記切断工程は、２ｍｍ／ｈ以上の速度で前記バルク結晶を切断する請求項１に記載のIII族窒化物半導体基板の製造方法。
【請求項５】
III族窒化物半導体単結晶を切断して形成されるIII族窒化物半導体基板であって、
一の結晶面と前記一の結晶面の硬度より小さい硬度の他の結晶面とを含むIII族窒化物半導体単結晶からなるバルク結晶を、前記他の結晶面側から前記一の結晶面側に向けて切断されて形成されるIII族窒化物半導体基板。
【請求項６】
前記切断後に露出する前記III族窒化物半導体基板の表面に位置する前記切断によって生じるダメージ層の深さが表面から５０μｍ以下である請求項５に記載のIII族窒化物半導体基板。
【請求項７】
前記ダメージ層を研磨した後に露出する研磨面に平行な一の方向に沿った前記研磨面の一の表面粗さと、前記一の方向とは異なる他の方向に沿った前記研磨面の他の表面粗さとの差の絶対値が、１０ｎｍ以下である請求項６に記載のIII族窒化物半導体基板。
【請求項８】
前記研磨面内における結晶方位分布が、中心値±０．０５°以下である請求項７に記載のIII族窒化物半導体基板。
【請求項９】
前記切断は鉄を含むワイヤソーにより実施され、
基板中の鉄濃度が１×１０１６ｃｍ−３以下である請求項８に記載のIII族窒化物半導体基板。
【請求項１０】
一の結晶面と前記一の結晶面の硬度より小さい硬度の他の結晶面とを含むIII族窒化物半導体単結晶からなり、基板表面を有するIII族窒化物半導体基板であって、
前記基板表面は、前記基板表面に平行な一の方向に沿った前記基板表面の一の表面粗さと、前記一の方向とは異なる他の方向に沿った前記基板表面の他の表面粗さとの差の絶対値が、１０ｎｍ以下であるIII族窒化物半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物半導体基板の製造方法、及びIII族窒化物半導体基板に関する。特に、本発明は、バルク結晶の切断工程を含むIII族窒化物半導体基板の製造方法、及びIII族窒化物半導体基板に関する。
【背景技術】
【０００２】
従来、基板の上にＧａＮ単結晶を気相成長させてＧａＮ単結晶のインゴットを製造する工程と、形成されたＧａＮ単結晶のインゴットを成長方向に平行な方向にスライス加工してＧａＮ基板を作成するスライス工程とを備えるＧａＮ基板の製造方法が知られている（例えば、特許文献１参照）。
【０００３】
特許文献１に記載の製造方法によれば、ＧａＮ単結晶の結晶成長方向に転位は伸びており、転位が伸びている方向に平行にインゴットをスライスするので、スライスして得られる基板の表面に転位が平行に存在することとなり、低転位密度の表面を有したＧａＮ基板を得ることができる。
【０００４】
【特許文献１】特開２００７−８４４３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載のＧａＮ基板の製造方法においては、スライスする時間を低減させることを目的としてスライスする速度を上げると、スライスによる結晶欠陥の深さ（ダメージ層の深さ）が増大すると共に、スライスに用いるワイヤソーのワイヤの走行に平行な方向に沿ってスライスにより露出する面（スライス面）に形成されるソーマークに起因して、スライス面を研磨した後においても表面粗さにばらつきが生じる場合がある。
【０００６】
したがって、本発明の目的は、短時間で、高精度、高純度のIII族窒化物半導体基板を製造することのできるIII族窒化物半導体基板の製造方法、及び当該方法で製造される窒化物半導体基板を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、上記目的を達成するため、一の結晶面と一の結晶面の硬度より小さい硬度の他の結晶面とを含むIII族窒化物半導体単結晶からなるバルク結晶を準備するバルク結晶準備工程と、準備したバルク結晶の他の結晶面側から一の結晶面側に向けてバルク結晶を切断する切断工程とを備えるIII族窒化物半導体基板の製造方法が提供される。
【０００８】
また、上記III族窒化物半導体基板の製造方法は、切断工程は、切断方向と［０００１］方向とのなす角度が０度以上９０度未満であってもよい。
【０００９】
また、上記III族窒化物半導体基板の製造方法は、切断工程は、切断方向と［０００１］方向とのなす角度が０度以上４５度以下であってもよい。
【００１０】
また、上記III族窒化物半導体基板の製造方法は、切断工程は、２ｍｍ／ｈ以上の速度でバルク結晶を切断することもできる。
【００１１】
また、本発明は、上記目的を達成するため、III族窒化物半導体単結晶を切断して形成されるIII族窒化物半導体基板であって、一の結晶面と一の結晶面の硬度より小さい硬度の他の結晶面とを含むIII族窒化物半導体単結晶からなるバルク結晶を、他の結晶面側から一の結晶面側に向けて切断されて形成されるIII族窒化物半導体基板が提供される。
【００１２】
また、上記III族窒化物半導体基板は、切断後に露出するIII族窒化物半導体基板の表面に位置する切断によって生じるダメージ層の深さが表面から５０μｍ以下であってもよい。
【００１３】
また、上記III族窒化物半導体基板は、ダメージ層を研磨した後に露出する研磨面に平行な一の方向に沿った研磨面の一の表面粗さと、一の方向とは異なる他の方向に沿った研磨面の他の表面粗さとの差の絶対値が、１０ｎｍ以下であってもよい。
【００１４】
また、上記III族窒化物半導体基板は、研磨面内における結晶方位分布が、中心値±０．０５°以下であってもよい。
【００１５】
更に、上記III族窒化物半導体基板は、切断は鉄を含むワイヤソーにより実施され、基板中の鉄濃度が１×１０１６ｃｍ−３以下であってもよい。
【００１６】
また、本発明は、上記目的を達成するため、一の結晶面と一の結晶面の硬度より小さい硬度の他の結晶面とを含むIII族窒化物半導体単結晶からなり、基板表面を有するIII族窒化物半導体基板であって、基板表面は、基板表面に平行な一の方向に沿った基板表面の一の表面粗さと、一の方向とは異なる他の方向に沿った基板表面の他の表面粗さとの差の絶対値が、１０ｎｍ以下であるIII族窒化物半導体基板が提供される。
【発明の効果】
【００１７】
本発明に係る窒化物半導体基板の製造方法、及び窒化物半導体基板によれば、短時間で、高精度、高純度のIII族窒化物半導体基板を製造することのできるIII族窒化物半導体基板の製造方法、及び当該方法で製造される窒化物半導体基板を提供できる。
【発明を実施するための最良の形態】
【００１８】
III族窒化物半導体（例えば、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）等）の結晶は、ウルツ鉱（ＷＺ）型、閃亜鉛鉱（ＺＢ）型、又は岩塩（ＲＳ）型のいずれかの結晶構造をとる。ここで、ＷＺ型の結晶構造をとるIII族窒化物半導体において、［０００１］方向（ｃ軸方向）において、III族元素の電気陰性度とV族元素の電気陰性度との差により分極が生じる。例えば、ｃ軸方向に垂直な面は、V族極性面とIII族極性面とに分類される。そして、一例として、III族窒化物半導体であるＧａＮは、Ｇａ極性面とＮ極性面とを有しているが、Ｎ極性面の方がＧａ極性面よりもエッチングされやすい特性を有する。
【００１９】
ここで、本発明者は、ＧａＮについて以下の知見を得た。すなわち、本発明者は、Ｇａ極性面及びＮ極性面それぞれのビッカース硬さを測定したところ、Ｎ極性面のビッカース硬さがＧａ極性面のビッカース硬さに比べてはるかに軟らかいことを発見した。その結果を図１に示す。
【００２０】
図１は、ＧａＮ単結晶における極性面のビッカース硬度の面方位依存性を示す。
【００２１】
図１を参照すると分かるように、ＧａＮ単結晶において、（０００−１）面、すなわちＮ極性面におけるビッカース硬度は４．４ＧＰａ程度であるが、（０００−１）面からの傾きが１８０°である（０００１）面、すなわち、Ｇａ極性面におけるビッカース硬度は７．９ＧＰａ程度でありＮ極性面より硬い。そして、（０００−１）面からの傾きが大きくなると、ビッカース硬度が増加する。具体的には、（０００−１）面からの傾きが３０°を超え、傾きが４５°程度まで略単調にビッカース硬度は増加し、傾きが４５°を超えると増加の程度が増す。そして、傾きが１５０°から１８０°に至るにしたがって、ビッカース硬度が飽和することが示された。なお、例えば（０００−１）のようなミラー指数の表記において−ｎ（ｎ：自然数）は、所定の座標軸と負の方向で交差することを意味する。
【００２２】
このように、ＧａＮにおいてＧａ極性面及びＮ極性面の機械的な硬さが結晶方位に依存しているという事実を、本発明者は初めて見出した。この機械的な硬さが結晶方位に依存する機構は未解明であるが、この事実に基づいて本発明者は、ＧａＮ単結晶をはじめとするIII族窒化物半導体において、機械的に軟らかい結晶面（一例として、ＧａＮの場合、Ｎ極性面）側から機械的に硬い結晶面（一例として、ＧａＮの場合、Ｇａ極性面）側に向けたスライスが容易であるという知見を得た。
【００２３】
すなわち、本発明者は、一の結晶面と一の結晶面の硬度より小さな硬度を有する他の結晶面とを含むIII族窒化物半導体において、他の結晶面（機械的に柔らかい結晶面）から一の結晶面（機械的に硬い結晶面）に向けたスライスが容易であるという知見を得た。また、本発明者は、III族窒化物半導体単結晶からなるバルク結晶をスライスして、無極性基板、又は半極性基板を作製する場合においても、機械的に軟らかい結晶面側から機械的に硬い結晶面側に向けたスライスが容易であるという知見を得た。
【００２４】
［実施の形態］
（III族窒化物半導体基板の製造方法）
図２は、本発明の実施の形態に係るIII族窒化物半導体基板の製造フローの一例を示す。
【００２５】
本実施の形態に係るIII族窒化物半導体基板の製造においては、一の結晶面と一の結晶面の機械的な硬度より小さい硬度を有する他の結晶面とを含むIII族窒化物半導体単結晶からなるバルク結晶を準備するバルク結晶準備工程と、準備したバルク結晶中の他の結晶面側から一の結晶面側に向けてバルク結晶を切断して、表面処理が施されていないIII族窒化物半導体基板を得る切断工程と、切断して得られたIII族窒化物半導体基板の切断面（以下、スライス面ということがある）である表面及び裏面を研磨する研磨工程とを経て本実施の形態に係るIII族窒化物半導体基板が製造される。
【００２６】
以下、III族窒化物半導体基板としてＧａＮ基板を製造する例を、一例として説明する。
【００２７】
（ＧａＮインゴット準備工程）
まず、一例として、ｃ面を有するＧａＮ単結晶基板のＧａ極性面又はＮ極性面上に、Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ（ＨＶＰＥ）法を用いてＧａＮの厚膜を形成することにより、ＧａＮ単結晶のＧａＮインゴットを製造する（ステップ１００。以下、ステップを「Ｓ」とする）。また、サファイア基板表面にＥｐｉｔａｘｉａｌ  Ｌａｔｅｒａｌ  Ｏｖｅｒｇｒｏｗｔｈ（ＥＬＯ）法等を用いて前処理を施してもよい。そして、ＨＶＰＥ法により窒化物半導体としてのＧａＮの厚膜を形成する。次に、機械研磨又はレーザー剥離法によりサファイア基板を除去する。これにより、ＧａＮ単結晶からなるバルク結晶としてのＧａＮインゴットを製造することもできる。
【００２８】
（切断工程）
次に、得られたＧａＮインゴットを、切断（以下、「スライス」ということがある）する。具体的には、第１の硬度を有する一の結晶面としての第１の結晶面と、第１の硬度より小さな第２の硬度を有する他の結晶面としての第２の結晶面とをＧａＮインゴットは含んでおり、本実施の形態においては、第２の結晶面の側から第１の結晶面の側に向けてスライスする（Ｓ１１０）。例えば、本実施の形態においては、ＧａＮインゴットのＮ極性面からＧａ極性面に向けてスライスする。スライスは、例えば、ピアノ線（鋼線）等のワイヤを備えるワイヤソーにより実施することができる。また、スライスは、２ｍｍ／ｈ以上のスライス速度で実施することができる。これにより、スライスされたＧａＮ基板（以下、「アズスライスウエハ」と呼ぶことがある。）が作製される。
【００２９】
なお、他の結晶面から、他の結晶面の硬度より大きな硬度を有する一の結晶面に向けてスライスする限り、Ｎ極性面からＧａ極性面に向けて切断する場合に限られない。例えば、切断方向（スライス方向）と＋ｃ軸方向、すなわち［０００１］方向とのなす角度が０度以上９０度未満、好ましくは０度以上４５度以下の角度でＧａＮインゴットをスライスすることもできる。
【００３０】
（研磨工程）
続いて、アズスライスウエハの両面、すなわち、アズスライスウエハの表面及び裏面を鏡面研磨する（Ｓ１２０）。この研磨工程においては、アズスライスウエハの表面からアズスライスウエハの内部に向かって切断工程により生じた結晶欠陥等のダメージを含む層であるダメージ層を除去する。ダメージ層の深さは、本実施の形態において５０μｍ以下であるので、研磨工程においては少なくともアズスライスウエハの表面から５０μｍ程度の深さまでを研磨、除去する。これにより、ダメージ層が除去されて露出した研磨面を有する本実施の形態に係る研磨済ＧａＮ基板が作製される。
【００３１】
なお、III族窒化物半導体としてはＧａＮに限られず、ＡｌＮ等、ＧａＮと同様の極性構造を有する他のIII族窒化物半導体を用いることもできる。また、本実施の形態に係るＧａＮインゴットは、有機金属気相成長（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＶＰＥ）法、分子線エピタキシー（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ：ＭＢＥ）法、Ｎａフラックス法、アモノサーマル法等を用いて製造することもできる。
【００３２】
（実施の形態の効果）
本実施の形態に係るIII族窒化物半導体基板の製造方法によれば、他の結晶面から、他の結晶面の硬度より大きな硬度を有する一の結晶面に向けてバルク結晶をスライスするので、スライスされた基板のダメージ層の厚さ、すなわち、基板表面からの結晶欠陥が生じた部分を含む領域端部までの深さを低減できる。例えば、Ｓｉ、ＧａＡｓ等の半導体結晶に比べて硬くて脆いＧａＮ単結晶からなるバルク結晶を用いてスライス速度を高めたとしても、ダメージ層の厚さを低減することができる。これにより、ダメージ層の厚さを低減できると共に、スライス速度を向上させることができる。
【００３３】
そして、ダメージ層の厚さを低減することができるので、研磨工程において研磨する量を低減できる。したがって、研磨工程を経て製造されるIII族窒化物半導体基板の厚さに、切断工程において生じるダメージ層の厚さをスライス時におけるマージンとして加えた場合に、当該マージンの厚さを低減できることになる。これにより、１つのインゴットから切り出すことのできる基板の枚数を増加させることができる。
【００３４】
更に、スライス速度を、一例として、２ｍｍ／ｈ以上のスライス速度に高めてもダメージ層の厚さの増加を抑制できるので、バルク結晶をスライスしてIII族窒化物半導体基板を製造する時間を大幅に短縮することができる。例えば、従来は、スライス速度は高々１ｍｍ／ｈであったので、直径２インチ（５０．８ｍｍ）のバルク結晶をスライスすることに要する時間は２日以上であったところ、本実施の形態に係る製造方法によれば、スライス速度を２倍上に高めることができるので、直径２インチのバルク結晶をスライスすることに要する時間を１／２以下にすることができる。
【００３５】
また、従来、ワイヤソーで切断したＧａＮ結晶には、ワイヤの走行方向と平行な方向にスジ状の凹凸が形成されることがある。これは、ソーマークと呼ばれており、目視においても確認できる。ＧａＮ結晶は硬度が高いので、ＧａＮインゴットの切断中にワイヤの撓みが発生したり、ワイヤがぶれやすく、ソーマークが発生しやすい。また、ソーマークは、スライス速度が速くなるほどより顕著に発生する。そして、ソーマークが著しいＧａＮ基板は研磨加工後もその痕跡を研磨面に残留させやすいので、研磨面に表面粗さの違いに起因する縞模様ができたり、研磨面に縞状の浅い凹凸が残留しやすく、研磨面の表面粗さが等方的ではない（非等方的）ことがある。しかしながら、本実施の形態に係るIII族窒化物半導体基板の製造方法によれば、他の結晶面から、他の結晶面の硬度より大きな硬度を有する一の結晶面に向けてバルク結晶であるＧａＮインゴットをスライスするので、スライスして得られたＧａＮ基板のスライス面を研磨しても、研磨面の表面粗さを等方的にすることができる。
【００３６】
また、本実施の形態に係るIII族窒化物半導体基板の製造方法によれば、他の結晶面から、他の結晶面の硬度より大きな硬度を有する一の結晶面に向けてバルク結晶をスライスする。すなわち、機械的に柔らかい面から硬い面に向けてバルク結晶をスライスするので、バルク結晶が硬い場合であっても、スライスする時間を低減できる。これにより、ワイヤソーのワイヤの摩耗を低減することができ、ワイヤの摩耗によって生じたワイヤを構成する材料がスライスした結晶の表面、つまり、アズスライスウエハの表面近傍を汚染することを抑制できる。したがって、高純度のIII族窒化物半導体基板を製造することができる。
【００３７】
また、例えば、エピタキシャル成長の下地基板に用いるＧａＮ基板の表面のオフ角度は、ＩｎＧａＮ、ＡｌＧａＮ等のエピタキシャル成長層の組成に大きな影響を与える。したがって、ＧａＮ基板表面のオフ角は、精密な制御、管理を要する。しかしながら、従来、ＧａＮ結晶のように硬い結晶をスライスする場合、高速で無理にスライスすると、ワイヤが撓んだり、ワイヤがＧａＮインゴットの所期の位置からずれることがある。この場合、スライス面の結晶方位分布が大きくなることがある。この結晶方位分布が大きいスライス面は、スライス面を斜めに研磨することにより修正できるものの、所定の仕上がり厚さを確保するためには、当初の切り出しを厚くすることを要する。一方、本実施の形態に係るIII族窒化物半導体基板の製造方法によれば、他の結晶面から、他の結晶面の硬度より大きな硬度を有する一の結晶面に向けてバルク結晶をスライスするので、ＧａＮインゴットの所期の位置において適切にスライスできる。これにより、面精度がよい基板、すなわち高精度のＧａＮ基板を製造することができる。
【実施例１】
【００３８】
まず、２インチのｃ面ＧａＮ基板を準備した。続いて、準備したＧａＮ基板のＧａ極性面に、ＨＶＰＥ法によりＧａＮを更に成長させた。これにより、厚さが２０ｍｍであるＧａＮインゴットを製造した。
【００３９】
次に、ワイヤソーを用いて製造したＧａＮインゴットをｃ軸に平行な方向に沿ってスライスした。すなわち、スライスは、Ｎ極性面側からＧａ極性面側に向かう方向、つまり、［０００１］方向であって、Ｎ極性面からＧａ極性面に向かう方向に沿って実施した。ここで、ワイヤソーのワイヤは、直径０．１６ｍｍのピアノ線を用いた。また、平均粒径５μｍのダイヤモンド遊離砥粒をオイルスラリに分散させた塗布剤を準備し、ワイヤソーによるＧａＮインゴットのスライス（切断）部分にこの塗布剤を供給しつつスライスした。なお、オイルスラリの温度は３０℃に設定した。また、切断速度は４ｍｍ／ｈに設定した。
【００４０】
これにより、ＧａＮインゴットから、スライスによって露出したスライス面を両面に有するＧａＮのアズスライスウエハが得られた。得られたアズスライスウエハは、Ｍ面、すなわち、（１０−１０）面を主表面とするＧａＮ基板であり、サイズが２０ｍｍ×４０ｍｍであり、厚さが０．６ｍｍであった。なお、切断に要した時間は約５時間であった。また、ＧａＮインゴットのスライス中にワイヤの撓みは発生しなかった。ここで、アズスライスウエハの切断面、すなわち、スライスによって外部に露出した基板表面を目視で観察したところ、ソーマークは観察されなかった。
【００４１】
得られたアズスライスウエハの表面のダメージ層の深さを、顕微ラマン分光により算出した。ここで、ラマンスペクトルのピーク位置であるラマンピーク位置は、被測定物中に発生した応力により結晶格子が歪むとシフトする。したがって、アズスライスウエハの劈開断面をアズスライスウエハの表面側から内部に向かって顕微ラマン分光測定して、表面からの深さに対するラマンピーク位置のシフト量を測定することによって、ダメージ層の深さを算出できる。
【００４２】
図３は、実施例１に係るアズスライスウエハの顕微ラマン分光測定の結果を示す。
【００４３】
図３を参照すると、アズスライスウエハのスライス面の近傍、すなわち、スライス面表面（図３中、深さが０μｍの位置）から１０μｍ程度の深さまでの領域では、結晶欠陥等のダメージによりラマンピーク位置は低波数側にシフトしていた。そして、スライス面表面からの深さが深くなるにしたがって、ラマンピーク位置は徐々に高波数側に変化して、深さが４０μｍ以上では、波数６．９５ｃｍ−１程度で飽和した。この結果、実施例１に係るアズスライスウエハのダメージ層の深さは、４０μｍ以下であると考えられた。
【００４４】
続いて、実施例１に係るアズスライスウエハの両面を、５０μｍずつ研磨して鏡面化した。これにより、厚さが０．５ｍｍであり、研磨面が鏡面である研磨済ＧａＮ基板を得た。実施例１に係る研磨済ＧａＮ基板は、ＧａＮインゴットを［０００１］方向に沿ってスライスした後、スライス面を研磨して形成されたので、その主面はＭ面、すなわち、（１０−１０）面である。
【００４５】
実施例１に係る研磨済ＧａＮ基板の表面粗さ（ＲＭＳ値）を原子間力顕微鏡（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ：ＡＦＭ）によって測定した。表面粗さの測定は、ワイヤソーのワイヤの走行方向を基準として、この基準から４５°ずつ傾けた４方向について実施した。
【００４６】
図４は、実施例１に係る研磨済ＧａＮ基板の表面粗さ測定の結果を示す。
【００４７】
図４を参照すると、研磨済ＧａＮ基板の表面のＲＭＳ値は、測定方向によらず略一定値を示した。具体的には、ワイヤの走行方向に沿って測定したＲＭＳ値を基準値（図４中、角度が０°の測定値）とすると、この基準値と、ワイヤの走行方向から４５°傾いた方向における表面のＲＭＳ値、９０°傾いた方向における表面のＲＭＳ値、及び１３５°傾いた方向における表面のＲＭＳ値との差の絶対値は、１０ｎｍ以下の範囲内であった。これにより、実施例１に係る研磨済ＧａＮ基板の表面の表面粗さが等方的であること、すなわち、ワイヤソーのワイヤの走行方向によってスライス面を研磨した後の研磨面に表面粗さの縞模様が発生すること、縞状の凹凸が残留すること等、特定の方向に沿ってのみ凹凸が生じるような現象（以下、「ソーマークによる影響」ということがある）が発生していないことが確認された。
【００４８】
また、実施例１に係る研磨済ＧａＮ基板の表面中の１００μｍ×１００μｍの領域での表面粗さのＲＭＳ値は５ｎｍであった。更に、研磨済ＧａＮ基板の表面内における結晶方位分布のばらつきをＸ線回折法により測定した。その結果、実施例１に係る研磨済ＧａＮ基板の表面内における結晶方位分布のばらつきは中心値±０．０１°と小さく高精度でＧａＮインゴットをスライスできたことが確認された。
【００４９】
次に、研磨済ＧａＮ基板の表面に、ＭＯＶＰＥ法を用いて厚さが３μｍのＧａＮをエピタキシャル成長させ、エピタキシャル層付ＧａＮ基板を得た。エピタキシャル層付ＧａＮ基板の鉄（Ｆｅ）不純物濃度の深さ方向プロファイルを、ＳＩＭＳ分析によって測定した。その結果、Ｆｅ濃度は、ＧａＮ層中、界面及びＧａＮ基板中のいずれにおいても検出下限値（２×１０１５ｃｍ−３）以下であることが確認された。
【実施例２】
【００５０】
まず、実施例１と同様にして厚さが２０ｍｍのＧａＮインゴットを製造した。次に、実施例１と同様の条件を用いて、ＧａＮインゴットを（１１−２２）面に平行な方向、すなわち、［１１−２２］方向に沿って、Ｎ極性面側からＧａ極性面側に向かってスライスした。但し、実施例２においてはスライス速度を２ｍｍ／ｈに設定した。これにより、実施例２に係るＧａＮのアズスライスウエハ（サイズ：２３．５ｍｍ×４０ｍｍ、厚さ：０．６ｍｍ）が得られた。なお、切断に要した時間は約１２時間であり、ＧａＮインゴットのスライス中にワイヤの撓みは発生しなかった。また、アズスライスウエハの切断面を目視で観察したところ、ソーマークは観察されなかった。
【００５１】
実施例２に係るアズスライスウエハの表面のダメージ層の深さを、実施例１と同様にして顕微ラマン分光により算出した。その結果、スライスによって生じたダメージ層の深さは５０μｍ以下であると考えられた。
【００５２】
続いて、実施例２に係るアズスライスウエハの両面を、７０μｍずつ研磨して鏡面化した。これにより、厚さが０．４６ｍｍであり、研磨面が鏡面である研磨済ＧａＮ基板を得た。実施例２に係る研磨済ＧａＮ基板は、ＧａＮインゴットを［１１−２２］方向に沿ってスライスした後、スライス面を研磨して形成されたので、その主面は半極性の（１１−２２）面である。
【００５３】
実施例２に係る研磨済ＧａＮ基板の表面粗さ（ＲＭＳ値）を原子間力顕微鏡（ＡＦＭ）によって測定した。表面粗さの測定は、ワイヤソーのワイヤの走行方向を基準として、この基準から４５°ずつ傾けた４方向について実施した。
【００５４】
図５は、実施例２に係る研磨済ＧａＮ基板の表面粗さ測定の結果を示す。
【００５５】
図５を参照すると、研磨済ＧａＮ基板の表面のＲＭＳ値は、測定方向によらず略一定値を示した。具体的には、ワイヤの走行方向に沿って測定したＲＭＳ値を基準値（図５中、角度が０°の測定値）とすると、この基準値と、ワイヤの走行方向から４５°傾いた方向における表面のＲＭＳ値、９０°傾いた方向における表面のＲＭＳ値、及び１３５°傾いた方向における表面のＲＭＳ値との差の絶対値は、１０ｎｍ以下の範囲内であった。これにより、実施例２に係る研磨済ＧａＮ基板の表面の表面粗さが等方的であること、ソーマークによる影響がないことが確認された。
【００５６】
また、実施例２に係る研磨済ＧａＮ基板の表面内における結晶方位分布のばらつきをＸ線回折法により測定した。その結果、実施例２に係る研磨済ＧａＮ基板の表面内における結晶方位分布のばらつきは中心値±０．０２°と小さく高精度でＧａＮインゴットをスライスできたことが確認された。
【００５７】
次に、実施例２に係る研磨済ＧａＮ基板の表面に、ＭＯＶＰＥ法を用いて厚さが３μｍのＧａＮをエピタキシャル成長させ、エピタキシャル層付ＧａＮ基板を得た。エピタキシャル層付ＧａＮ基板のＦｅ不純物濃度の深さ方向プロファイルを、ＳＩＭＳ分析によって測定した。その結果、Ｆｅ濃度は、ＧａＮ層中、界面及びＧａＮ基板中のいずれにおいても検出下限値（２×１０１５ｃｍ−３）以下であることが確認された。
【００５８】
（比較例１）
まず、実施例１と同様にして厚さが２０ｍｍのＧａＮインゴットを製造した。次に、ＧａＮインゴットをｃ軸に平行な方向、すなわち、［０００−１］方向に沿って、Ｇａ極性面側からＮ極性面側に向かってスライスした。その他のスライス条件は実施例１と同様にした。但し、ＧａＮインゴットのスライス中にワイヤが大きく撓んだことに起因して２０ｍｍの厚さのＧａＮインゴットを完全に切断するまでに約１０時間を要した。すなわち、比較例１においては、スライス速度が実質的には２ｍｍ／ｈであった。これにより、比較例１に係るＧａＮのアズスライスウエハ（サイズ：２０ｍｍ×４０ｍｍ、厚さ：０．６ｍｍ）が得られた。なお、アズスライスウエハの切断面を目視で観察したところ、ソーマークが明瞭に観察された。
【００５９】
比較例１に係るアズスライスウエハの表面のダメージ層の深さを、実施例１と同様にして顕微ラマン分光により算出した。その結果、スライスによって生じたダメージ層の深さは１５０μｍ程度であると考えられた。
【００６０】
続いて、比較例１に係るアズスライスウエハの両面を、１７０μｍずつ研磨して鏡面化した。これにより、厚さが０．２６ｍｍであり、研磨面が鏡面である研磨済ＧａＮ基板を得た。比較例１に係る研磨済ＧａＮ基板は、ＧａＮインゴットをｃ軸方向に沿ってスライスした後、スライス面を研磨して形成されたので、その主面はＭ（１０−１０）面である。比較例１においては、ダメージ層の深さが１５０μｍと実施例１に比較して深いことにより、ダメージ層を除去することに要する研磨量も多く、最終的に得られる研磨済ＧａＮ基板の厚さも０．２６ｍｍと薄いものであった。
【００６１】
比較例１に係る研磨済ＧａＮ基板の表面粗さ（ＲＭＳ値）を原子間力顕微鏡（ＡＦＭ）によって測定した。表面粗さの測定は、ワイヤソーのワイヤの走行方向を基準として、この基準から４５°ずつ傾けた４方向について実施した。
【００６２】
図６は、比較例１に係る研磨済ＧａＮ基板の表面粗さ測定の結果を示す。
【００６３】
図６を参照すると、研磨済ＧａＮ基板の表面のＲＭＳ値は、ソーマークと垂直な方向（９０°）ではソーマークと平行な方向（４５°、１３５°）に比べて大きな値となる傾向が観察された。具体的には、ワイヤの走行方向に沿って測定したＲＭＳ値は５０ｎｍ程度であり、（図６中、角度が０°の測定値）ワイヤの走行方向から４５°傾いた方向における表面のＲＭＳ値は１７０ｎｍ程度であり、９０°傾いた方向における表面のＲＭＳ値は３３０ｎｍ程度であり、１３５°傾いた方向における表面のＲＭＳ値は１９０°程度であった。これにより、比較例１に係る研磨済ＧａＮ基板の表面の表面粗さが非等方的であること、ソーマークによる影響があることが確認された。
【００６４】
また、比較例１に係る研磨済ＧａＮ基板の表面内における結晶方位分布のばらつきをＸ線回折法により測定した。その結果、比較例１に係る研磨済ＧａＮ基板の表面内における結晶方位分布のばらつきは中心値±０．１５°と実施例１及び２に比べて大きかった。これは、高速で無理にＧａＮインゴットを切断しようとしたことに起因して、ワイヤが撓み、スライス面が乱れたためと考えられる。
【００６５】
次に、比較例１に係る研磨済ＧａＮ基板の表面に、ＭＯＶＰＥ法を用いて厚さが３μｍのＧａＮをエピタキシャル成長させ、エピタキシャル層付ＧａＮ基板を得た。エピタキシャル層付ＧａＮ基板のＦｅ不純物濃度の深さ方向プロファイルを、ＳＩＭＳ分析によって測定した。その結果、Ｆｅ濃度は、エピタキシャル成長させたＧａＮ膜中と、ＧａＮ基板中とでは検出下限値（２×１０１５ｃｍ−３）以下であった。しかしながら、ＧａＮ基板とエピタキシャル成長させたＧａＮ膜との界面では２．２×１０１７ｃｍ−３であり、光デバイス等の電子デバイスに応用するに際して無視できない濃度のＦｅが検出された。
【００６６】
（比較例２）
まず、実施例１と同様にして厚さが２４．５ｍｍのＧａＮインゴットを製造した。次に、ＧａＮインゴットを（１１−２２）面に平行な方向、すなわち、［１１−２２］方向に沿って、Ｇａ極性面側からＮ極性面側に向かってスライスした。その他のスライス条件は実施例１と同様にした。但し、ワイヤソーのスライス速度は、２ｍｍ／ｈに設定した。但し、ＧａＮインゴットのスライス中にワイヤが大きく撓んだことに起因して２４．５ｍｍの厚さのＧａＮインゴットを完全に切断するまでに約２０時間を要した。すなわち、比較例２においては、実質的にスライス速度が１．２ｍｍ／ｈであったことになる。これにより、比較例２に係るＧａＮのアズスライスウエハ（サイズ：２３．５ｍｍ×４０ｍｍ、厚さ：０．６ｍｍ）が得られた。なお、アズスライスウエハの切断面を目視で観察したところ、ソーマークが明瞭に観察された。
【００６７】
比較例２に係るアズスライスウエハの表面のダメージ層の深さを、実施例１と同様にして顕微ラマン分光により算出した。その結果、スライスによって生じたダメージ層の深さは１００μｍ程度であると考えられた。
【００６８】
続いて、比較例２に係るアズスライスウエハの両面を、１２０μｍずつ研磨して鏡面化した。これにより、厚さが０．３６ｍｍであり、研磨面が鏡面である研磨済ＧａＮ基板を得た。比較例２に係る研磨済ＧａＮ基板は、ＧａＮインゴットを［１１−２２］方向に沿ってスライスした後、スライス面を研磨して形成されたので、その主面は（１１−２２）面である。比較例２においては、ダメージ層の深さが１２０μｍと実施例２に比較して深いことにより、ダメージ層を除去することに要する研磨量も多く、最終的に得られる研磨済ＧａＮ基板の厚さも０．３６ｍｍと薄いものであった。
【００６９】
比較例２に係る研磨済ＧａＮ基板の表面粗さ（ＲＭＳ値）を原子間力顕微鏡（ＡＦＭ）によって測定した。表面粗さの測定は、ワイヤソーのワイヤの走行方向を基準として、この基準から４５°ずつ傾けた４方向について実施した。
【００７０】
図７は、比較例２に係る研磨済ＧａＮ基板の表面粗さ測定の結果を示す。
【００７１】
図７を参照すると、研磨済ＧａＮ基板の表面のＲＭＳ値は、ソーマークと垂直な方向ではソーマークと平行な方向に比べて大きな値となる傾向が観察された。具体的には、ワイヤの走行方向に沿って測定したＲＭＳ値は５０ｎｍ程度であり、（図７中、角度が０°の測定値）ワイヤの走行方向から４５°傾いた方向における表面のＲＭＳ値は１６０ｎｍ程度であり、９０°傾いた方向における表面のＲＭＳ値は２８０ｎｍ程度であり、１３５°傾いた方向における表面のＲＭＳ値は１６０°程度であった。これにより、比較例２に係る研磨済ＧａＮ基板の表面の表面粗さが非等方的であること、ソーマークによる影響があることが確認された。
【００７２】
また、比較例２に係る研磨済ＧａＮ基板の表面内における結晶方位分布のばらつきをＸ線回折法により測定した。その結果、比較例１に係る研磨済ＧａＮ基板の表面内における結晶方位分布のばらつきは中心値±０．１５°と実施例１及び２に比べて大きかった。これは、高速で無理にＧａＮインゴットを切断しようとしたことに起因して、ワイヤが撓み、スライス面が乱れたためと考えられる。
【００７３】
次に、比較例２に係る研磨済ＧａＮ基板の表面に、ＭＯＶＰＥ法を用いて厚さが３μｍのＧａＮをエピタキシャル成長させ、エピタキシャル層付ＧａＮ基板を得た。エピタキシャル層付ＧａＮ基板のＦｅ不純物濃度の深さ方向プロファイルを、ＳＩＭＳ分析によって測定した。その結果、Ｆｅ濃度は、エピタキシャル成長させたＧａＮ膜中と、ＧａＮ基板中とでは検出下限値（２×１０１５ｃｍ−３）以下であった。しかしながら、ＧａＮ基板とエピタキシャル成長させたＧａＮ膜との界面では５．８×１０１６ｃｍ−３であり、無視できない濃度のＦｅが検出された。
【００７４】
以上、本発明の実施の形態及び実施例を説明したが、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【図面の簡単な説明】
【００７５】
【図１】ＧａＮ単結晶における極性面のビッカース硬度の面方位依存性を示す図である。
【図２】本発明の実施の形態に係るIII族窒化物半導体基板の製造フローの一例を示す図である。
【図３】実施例１に係るアズスライスウエハの顕微ラマン分光測定の結果を示す図である。
【図４】実施例１に係る研磨済ＧａＮ基板の表面粗さ測定の結果を示す図である。
【図５】実施例２に係る研磨済ＧａＮ基板の表面粗さ測定の結果を示す図である。
【図６】比較例１に係る研磨済ＧａＮ基板の表面粗さ測定の結果を示す図である。
【図７】比較例２に係る研磨済ＧａＮ基板の表面粗さ測定の結果を示す図である。
【図１】
2010135382.tif 000003
【図２】
2010135382.tif 000004
【図３】
2010135382.tif 000005
【図４】
2010135382.tif 000006
【図５】
2010135382.tif 000007
【図６】
2010135382.tif 000008
【図７】
2010135382.tif 000009
【手続補正書】
【提出日】平成21年3月13日(2009.3.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
まず、実施例１と同様にして厚さが２０ｍｍのＧａＮインゴットを製造した。次に、実施例１と同様の条件を用いて、ＧａＮインゴットを（１１−２２）面に平行な方向に沿って、Ｎ極性面側からＧａ極性面側に向かってスライスした。但し、実施例２においてはスライス速度を２ｍｍ／ｈに設定した。これにより、実施例２に係るＧａＮのアズスライスウエハ（サイズ：２３．５ｍｍ×４０ｍｍ、厚さ：０．６ｍｍ）が得られた。なお、切断に要した時間は約１２時間であり、ＧａＮインゴットのスライス中にワイヤの撓みは発生しなかった。また、アズスライスウエハの切断面を目視で観察したところ、ソーマークは観察されなかった。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
続いて、実施例２に係るアズスライスウエハの両面を、７０μｍずつ研磨して鏡面化した。これにより、厚さが０．４６ｍｍであり、研磨面が鏡面である研磨済ＧａＮ基板を得た。実施例２に係る研磨済ＧａＮ基板は、ＧａＮインゴットを（１１−２２）面に平行な方向に沿ってスライスした後、スライス面を研磨して形成されたので、その主面は半極性の（１１−２２）面である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
（比較例２）
まず、実施例１と同様にして厚さが２４．５ｍｍのＧａＮインゴットを製造した。次に、ＧａＮインゴットを（１１−２２）面に平行な方向に沿って、Ｇａ極性面側からＮ極性面側に向かってスライスした。その他のスライス条件は実施例１と同様にした。但し、ワイヤソーのスライス速度は、２ｍｍ／ｈに設定した。但し、ＧａＮインゴットのスライス中にワイヤが大きく撓んだことに起因して２４．５ｍｍの厚さのＧａＮインゴットを完全に切断するまでに約２０時間を要した。すなわち、比較例２においては、実質的にスライス速度が１．２ｍｍ／ｈであったことになる。これにより、比較例２に係るＧａＮのアズスライスウエハ（サイズ：２３．５ｍｍ×４０ｍｍ、厚さ：０．６ｍｍ）が得られた。なお、アズスライスウエハの切断面を目視で観察したところ、ソーマークが明瞭に観察された。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
続いて、比較例２に係るアズスライスウエハの両面を、１２０μｍずつ研磨して鏡面化した。これにより、厚さが０．３６ｍｍであり、研磨面が鏡面である研磨済ＧａＮ基板を得た。比較例２に係る研磨済ＧａＮ基板は、ＧａＮインゴットを（１１−２２）面に平行な方向に沿ってスライスした後、スライス面を研磨して形成されたので、その主面は（１１−２２）面である。比較例２においては、ダメージ層の深さが１２０μｍと実施例２に比較して深いことにより、ダメージ層を除去することに要する研磨量も多く、最終的に得られる研磨済ＧａＮ基板の厚さも０．３６ｍｍと薄いものであった。