【手続補正書】
【提出日】平成16年11月22日(2004.11.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に積層された複数層の１つとして形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成されたキャパシタ下部電極、前記キャパシタ下部電極上に形成されたキャパシタ絶縁膜、及び、前記キャパシタ絶縁膜上に形成されたキャパシタ上部電極からなるキャパシタと、
前記キャパシタが形成された前記第１の層間絶縁膜上に形成され、前記キャパシタ上部電極表面が露出するまで平坦化された第２の層間絶縁膜と、
を備えていることを特徴とする半導体装置。
【請求項２】
ＭＯＳトランジスタが表面近傍に形成された半導体基板上に積層された複数層の１つとして形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成されたキャパシタ下部電極、前記キャパシタ下部電極上に形成されたキャパシタ絶縁膜、及び、前記キャパシタ絶縁膜上に形成されたキャパシタ上部電極からなるキャパシタと、
前記キャパシタが形成された前記第１の層間絶縁膜上に形成され、前記キャパシタ上部電極表面が露出するまで平坦化された第２の層間絶縁膜と、
前記第１及び第２の層間絶縁膜に開口されたコンタクトホール内に形成され、前記ＭＯＳトランジスタのゲート拡散層に電気的に接続されたコンタクト配線層と、
前記第２の層間絶縁膜上における前記コンタクト配線層上面の一部若しくは全部及び前記第１のキャパシタのキャパシタ上部電極表面の一部若しくは全部を含む部分に形成されたキャパシタ配線層と、
を備えていることを特徴とする半導体装置。
【請求項３】
ＭＯＳトランジスタが表面近傍に形成された半導体基板上に積層された複数層の１つとして形成され、表面が平坦化された第１の層間絶縁膜と、
前記第１の層間絶縁膜に開口されたコンタクトホール内に形成され、前記ＭＯＳトランジスタのゲート拡散層に電気的に接続されたコンタクト配線層と、
前記第１の層間絶縁膜上における前記コンタクト配線層上面の一部若しくは全部を含む部分に形成されたキャパシタ下部電極、前記キャパシタ下部電極上に形成されたキャパシタ絶縁膜、及び、前記キャパシタ絶縁膜上に形成されたキャパシタ上部電極からなるキャパシタと、
前記キャパシタが形成された前記第１の層間絶縁膜上に形成され、前記キャパシタ上部電極表面が露出するまで平坦化された第２の層間絶縁膜と、
を備えていることを特徴とする半導体装置。
【請求項４】
半導体基板上に積層された複数層の１つとして形成された第１の層間絶縁膜と、
キャパシタ下部電極、キャパシタ上部電極、及び、前記キャパシタ下部電極と前記キャパシタ上部電極との間のキャパシタ絶縁膜を有し、前記第１の層間絶縁膜上に形成されたキャパシタと、
前記キャパシタが形成された前記第１の層間絶縁膜上に形成され、表面が前記キャパシタ上部電極表面とほぼ同一平面を形成する第２の層間絶縁膜と、
前記第１及び第２の層間絶縁膜に開口されたコンタクトホール内に形成され、前記第１の層間絶縁膜より下部の層に電気的に接続されたコンタクト配線層と、
前記第２の層間絶縁膜上における前記コンタクト配線層上面の一部若しくは全部及び前記キャパシタ上部電極表面の一部若しくは全部を含む部分に形成されたキャパシタ配線層と、
を備えていることを特徴とする半導体装置。
【請求項５】
前記キャパシタ配線層は、前記キャパシタ上部電極と前記コンタクト配線層とを電気的に接続するものであることを特徴とする請求項４に記載の半導体装置。
【請求項６】
半導体基板上に積層された複数層の１つとして形成された第１の層間絶縁膜と、
キャパシタ下部電極、キャパシタ上部電極、及び、前記キャパシタ下部電極と前記キャパシタ上部電極との間のキャパシタ絶縁膜を有し、前記第１の層間絶縁膜上に形成されたキャパシタと、
前記キャパシタが形成された前記第１の層間絶縁膜上に形成され、前記キャパシタ上部電極表面が露出するまで平坦化された第２の層間絶縁膜と、
前記第１及び第２の層間絶縁膜に開口されたコンタクトホール内に形成され、前記第１の層間絶縁膜より下部の層に電気的に接続されたコンタクト配線層と、
前記第２の層間絶縁膜上における前記コンタクト配線層上面の一部若しくは全部及び前記キャパシタ上部電極表面の一部若しくは全部を含む部分に形成されたキャパシタ配線層と、
を備えていることを特徴とする半導体装置。
【請求項７】
前記第１の層間絶縁膜は表面が平坦化されたものであり、
前記第１の層間絶縁膜に開口されたコンタクトホール内に形成され、前記第１の層間絶縁膜より下部の層に電気的に接続された第２のコンタクト配線層をさらに備え、
前記キャパシタは、前記第１の層間絶縁膜上における前記第２のコンタクト配線層上面の一部若しくは全部を含む部分に形成されたものであることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記半導体基板表面近傍にはＭＯＳトランジスタが形成されており、前記第１の層間絶縁膜より下部の層は前記ＭＯＳトランジスタのゲート拡散層であることを特徴とする請求項４乃至７のいずれか一項に記載の半導体装置。
【請求項９】
メモリセル用ＭＯＳトランジスタが表面近傍に形成された半導体基板上に積層された複数層の１つとして形成された第１の層間絶縁膜と、
キャパシタ下部電極、キャパシタ上部電極、及び、前記キャパシタ下部電極と前記キャパシタ上部電極との間のキャパシタ絶縁膜を有し、前記第１の層間絶縁膜上に形成されたキャパシタと、
前記キャパシタが形成された前記第１の層間絶縁膜上に形成され、表面が前記キャパシタ上部電極表面とほぼ同一平面を形成する第２の層間絶縁膜と、
前記第１及び第２の層間絶縁膜に開口されたコンタクトホール内に形成され、前記ＭＯＳトランジスタのゲート拡散層に電気的に接続されたコンタクト配線層と、
前記第２の層間絶縁膜上における前記コンタクト配線層上面の一部若しくは全部及び前記第１のキャパシタのキャパシタ上部電極表面の一部若しくは全部を含む部分に形成されたキャパシタ配線層と、
を備えていることを特徴とする半導体装置。
【請求項１０】
メモリセル用ＭＯＳトランジスタが表面近傍に形成された半導体基板上に積層された複数層の１つとして形成された第１の層間絶縁膜と、
キャパシタ下部電極、キャパシタ上部電極、及び、前記キャパシタ下部電極と前記キャパシタ上部電極との間のキャパシタ絶縁膜を有し、前記第１の層間絶縁膜上に形成されたキャパシタと、
前記キャパシタが形成された前記第１の層間絶縁膜上に形成され、前記キャパシタ上部電極表面が露出するまで平坦化された第２の層間絶縁膜と、
前記第１及び第２の層間絶縁膜に開口されたコンタクトホール内に形成され、前記ＭＯＳトランジスタのゲート拡散層に電気的に接続されたコンタクト配線層と、
前記第２の層間絶縁膜上における前記コンタクト配線層上面の一部若しくは全部及び前記第１のキャパシタのキャパシタ上部電極表面の一部若しくは全部を含む部分に形成されたキャパシタ配線層と、
を備えていることを特徴とする半導体装置。
【請求項１１】
メモリセル用ＭＯＳトランジスタが表面近傍に形成された半導体基板上に積層された複数層の１つとして形成され、表面が平坦化された第１の層間絶縁膜と、
前記第１の層間絶縁膜に開口されたコンタクトホール内に形成され、前記ＭＯＳトランジスタのゲート拡散層に電気的に接続されたコンタクト配線層と、
キャパシタ下部電極、キャパシタ上部電極、及び、前記キャパシタ下部電極と前記キャパシタ上部電極との間のキャパシタ絶縁膜を有し、前記第１の層間絶縁膜上における前記コンタクト配線層上面の一部若しくは全部を含む部分に形成されたキャパシタと、
前記キャパシタが形成された前記第１の層間絶縁膜上に形成され、表面が前記キャパシタ上部電極表面とほぼ同一平面を形成する第２の層間絶縁膜と、
前記第１及び第２の層間絶縁膜に開口されたコンタクトホール内に形成され、前記第１の層間絶縁膜より下部の層に電気的に接続された第２のコンタクト配線層と、
前記第２の層間絶縁膜上における前記第２のコンタクト配線層上面の一部若しくは全部及び前記キャパシタ上部電極表面の一部若しくは全部を含む部分に形成され、前記キャパシタ上部電極と前記第２のコンタクト配線層とを電気的に接続するキャパシタ配線層と、
を備えていることを特徴とする半導体装置。
【請求項１２】
メモリセル用ＭＯＳトランジスタが表面近傍に形成された半導体基板上に積層された複数層の１つとして形成され、表面が平坦化された第１の層間絶縁膜と、
前記第１の層間絶縁膜に開口されたコンタクトホール内に形成され、前記ＭＯＳトランジスタのゲート拡散層に電気的に接続されたコンタクト配線層と、
キャパシタ下部電極、キャパシタ上部電極、及び、前記キャパシタ下部電極と前記キャパシタ上部電極との間のキャパシタ絶縁膜を有し、前記第１の層間絶縁膜上における前記コンタクト配線層上面の一部若しくは全部を含む部分に形成されたキャパシタと、
前記キャパシタが形成された前記第１の層間絶縁膜上に形成され、前記キャパシタ上部電極表面が露出するまで平坦化された第２の層間絶縁膜と、
前記第１及び第２の層間絶縁膜に開口されたコンタクトホール内に形成され、前記第１の層間絶縁膜より下部の層に電気的に接続された第２のコンタクト配線層と、
前記第２の層間絶縁膜上における前記第２のコンタクト配線層上面の一部若しくは全部及び前記キャパシタ上部電極表面の一部若しくは全部を含む部分に形成され、前記キャパシタ上部電極と前記第２のコンタクト配線層とを電気的に接続するキャパシタ配線層と、
を備えていることを特徴とする半導体装置。
【請求項１３】
メモリセル用ＭＯＳトランジスタが表面近傍に形成された半導体基板上に積層された複数層の１つとして形成された第１の層間絶縁膜と、
キャパシタ下部電極、キャパシタ上部電極、及び、前記キャパシタ下部電極と前記キャパシタ上部電極との間のキャパシタ絶縁膜を有し、前記第１の層間絶縁膜上に形成されたキャパシタと、
前記キャパシタが形成された前記第１の層間絶縁膜上に形成され、表面が前記キャパシタ上部電極表面とほぼ同一平面を形成する第２の層間絶縁膜と、
前記第１及び第２の層間絶縁膜に開口されたコンタクトホール内に形成され、前記ＭＯＳトランジスタのゲート拡散層に電気的に接続されたコンタクト配線層と、
前記キャパシタ上部電極の側面から前記コンタクト配線層の側面までの距離の最大値以上の断面幅を有し、前記キャパシタ上部電極及び前記コンタクト配線層に電気的に接続されるように前記第２の層間絶縁膜上に形成されたキャパシタ配線層と、
を備えていることを特徴とする半導体装置。
【請求項１４】
メモリセル用ＭＯＳトランジスタが表面近傍に形成された半導体基板上に積層された複数層の１つとして形成された第１の層間絶縁膜と、
キャパシタ下部電極、キャパシタ上部電極、及び、前記キャパシタ下部電極と前記キャパシタ上部電極との間のキャパシタ絶縁膜を有し、前記第１の層間絶縁膜上に形成されたキャパシタと、
前記キャパシタが形成された前記第１の層間絶縁膜上に形成され、前記キャパシタ上部電極表面が露出するまで平坦化された第２の層間絶縁膜と、
前記第１及び第２の層間絶縁膜に開口されたコンタクトホール内に形成され、前記ＭＯＳトランジスタのゲート拡散層に電気的に接続されたコンタクト配線層と、
前記キャパシタ上部電極の側面から前記コンタクト配線層の側面までの距離の最大値以上の断面幅を有し、前記キャパシタ上部電極及び前記コンタクト配線層に電気的に接続されるように前記第２の層間絶縁膜上に形成されたキャパシタ配線層と、
を備えていることを特徴とする半導体装置。
【請求項１５】
半導体基板上に積層された複数層の１つとして形成された第１の層間絶縁膜と、
キャパシタ下部電極、キャパシタ上部電極、及び、前記キャパシタ下部電極と前記キャパシタ上部電極との間のキャパシタ絶縁膜を有し、前記第１の層間絶縁膜上に形成されたキャパシタと、
前記キャパシタが形成された前記第１の層間絶縁膜上に形成され、表面が前記キャパシタ上部電極表面とほぼ同一平面を形成する第２の層間絶縁膜と、
前記キャパシタ上部電極表面の一部若しくは全部を含む部分に形成されたキャパシタ配線層と、
前記キャパシタ配線層が形成された前記第２の層間絶縁膜上に形成された第３の層間絶縁膜と、
前記第３の層間絶縁膜に開口されたコンタクトホール内に形成され、かつ、前記キャパシタ配線層上面の一部若しくは全部を含む部分に形成され、前記キャパシタ配線層を介して前記キャパシタ上部電極に電気的に接続されたコンタクト配線層と、
を備えていることを特徴とする半導体装置。
【請求項１６】
半導体基板上に積層された複数層の１つとして形成された第１の層間絶縁膜と、
キャパシタ下部電極、キャパシタ上部電極、及び、前記キャパシタ下部電極と前記キャパシタ上部電極との間のキャパシタ絶縁膜を有し、前記第１の層間絶縁膜上に形成されたキャパシタと、
前記キャパシタが形成された前記第１の層間絶縁膜上に形成され、前記キャパシタ上部電極表面が露出するまで平坦化された第２の層間絶縁膜と、
前記キャパシタ上部電極表面の一部若しくは全部を含む部分に形成されたキャパシタ配線層と、
前記キャパシタ配線層が形成された前記第２の層間絶縁膜上に形成された第３の層間絶縁膜と、
前記第３の層間絶縁膜に開口されたコンタクトホール内に形成され、かつ、前記キャパシタ配線層上面の一部若しくは全部を含む部分に形成され、前記キャパシタ配線層を介して前記キャパシタ上部電極に電気的に接続されたコンタクト配線層と、
を備えていることを特徴とする半導体装置。
【請求項１７】
前記キャパシタ絶縁膜は、強誘電体又は高誘電体により形成されたものであることを特徴とする請求項１乃至１６のいずれか一項に記載の半導体装置。
【請求項１８】
前記キャパシタ絶縁膜は、ＰＺＴ（Lead（Ｐｂ） Zirconate Titanate ：鉛・ジルコネート・タイタネート）膜であることを特徴とする請求項１乃至１７のいずれか一項に記載の半導体装置。
【請求項１９】
前記キャパシタ下部電極及び前記キャパシタ上部電極の一方又は双方は、積層構造を有するものであることを特徴とする請求項１乃至１８のいずれか一項に記載の半導体装置。
【請求項２０】
半導体基板上に積層される複数層の１つとして第１の層間絶縁膜を形成する第１の工程と、
前記第１の層間絶縁膜上に下部電極層、絶縁膜及び上部電極層を順次積層し、積層した前記下部電極層、前記絶縁膜及び前記上部電極層を所定形状に加工することにより、キャパシタ下部電極、キャパシタ絶縁膜及びキャパシタ上部電極からなるキャパシタを形成する第２の工程と、
前記キャパシタが形成された前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する第３の工程と、
前記第２の層間絶縁膜を、前記キャパシタ上部電極表面が露出するまで平坦化する第４の工程と、
を備えていることを特徴とする半導体装置の製造方法。
【請求項２１】
ＭＯＳトランジスタが表面近傍に形成された半導体基板上に積層される複数層の１つとして第１の層間絶縁膜を形成する第１の工程と、
前記第１の層間絶縁膜上に下部電極層、絶縁膜及び上部電極層を順次積層し、積層した前記下部電極層、前記絶縁膜及び前記上部電極層を所定形状に加工することにより、キャパシタ下部電極、キャパシタ絶縁膜及びキャパシタ上部電極からなるキャパシタを形成する第２の工程と、
前記キャパシタが形成された前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する第３の工程と、
前記第２の層間絶縁膜を、前記キャパシタ上部電極表面が露出するまで平坦化する第４の工程と、
前記第１及び第２の層間絶縁膜にコンタクトホールを開口し、前記ＭＯＳトランジスタのゲート拡散層に電気的に接続されるコンタクト配線層を前記コンタクトホール内に形成する第５の工程と、
前記第２の層間絶縁膜上における前記コンタクト配線層上面の一部若しくは全部及び前記第１のキャパシタのキャパシタ上部電極表面の一部若しくは全部を含む部分にキャパシタ配線層を形成する第６の工程と、
を備えていることを特徴とする半導体装置の製造方法。
【請求項２２】
ＭＯＳトランジスタが表面近傍に形成された半導体基板上に積層される複数層の１つとして第１の層間絶縁膜を形成する第１の工程と、
前記第１の層間絶縁膜を平坦化する第２の工程と、
前記第１の層間絶縁膜にコンタクトホールを開口し、前記ＭＯＳトランジスタのゲート拡散層に電気的に接続されるコンタクト配線層を前記コンタクトホール内に形成する第３の工程と、
前記第１の層間絶縁膜上に下部電極層、絶縁膜及び上部電極層を順次積層し、積層した前記下部電極層、前記絶縁膜及び前記上部電極層を所定形状に加工することにより、前記第１の層間絶縁膜上における前記コンタクト配線層上面の一部若しくは全部を含む部分に、キャパシタ下部電極、キャパシタ絶縁膜及びキャパシタ上部電極からなるキャパシタを形成する第４の工程と、
前記キャパシタが形成された前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する第４の工程と、
前記第２の層間絶縁膜を、前記キャパシタ上部電極表面が露出するまで平坦化する第５の工程と、
を備えていることを特徴とする半導体装置の製造方法。