【手続補正書】
【提出日】令和3年3月24日(2021.3.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の軸索線と複数の樹状突起線との交点に提供された複数のシナプス・メモリ・セルを備えるシナプス・メモリであって、
それぞれのシナプス・メモリ・セルが、
重み値を記憶するように構成されたメモリ・デバイスであり、前記メモリ・デバイスが、読出し端子、書込み端子および共通端子を備え、前記読出し端子が、前記メモリ・デバイスに記憶された前記重み値を読み出すための読出し信号を受け取るように構成され、前記書込み端子が、前記重み値を前記メモリ・デバイスに書き込むための書込み信号を受け取るように構成され、前記共通端子が、前記読出し信号を受け取った前記メモリ・デバイスから出力信号を出力するように、または前記書込み信号を受け取った前記メモリ・デバイスに入力信号を入力するように構成された、メモリ・デバイスと、
前記メモリ・デバイスの前記書込み端子と前記書込み信号を送るように構成された書込み信号線との間に提供された書込みトランジスタと、
前記メモリ・デバイスの前記共通端子と前記樹状突起線のうちの１本の樹状突起線との間に提供された共通トランジスタと
を備える、シナプス・メモリ。
【請求項２】
それぞれのシナプス・メモリ・セルが、前記メモリ・デバイスの前記読出し端子と前記複数の軸索線のうちの１本の軸索線との間に提供された読出しトランジスタをさらに備える、
請求項１に記載のシナプス・メモリ。
【請求項３】
前記メモリ・デバイスが磁気抵抗ランダム・アクセス・メモリ（ＭＲＡＭ）である、
請求項１に記載のシナプス・メモリ。
【請求項４】
前記シナプス・メモリ・セルのサブグループが、前記複数の軸索線のうちの１本の軸索線に共通に接続されており、
前記シナプス・メモリ・セルの前記サブグループのうちのそれぞれに提供された前記共通トランジスタのゲートが、共通トランジスタ制御信号を送るように構成された共通制御線に共通に接続されている、
請求項１に記載のシナプス・メモリ。
【請求項５】
前記シナプス・メモリ・セルのサブグループが、前記複数の樹状突起線のうちの１本の樹状突起線に共通に接続されており、
前記シナプス・メモリ・セルの前記サブグループのうちのそれぞれに提供された前記書込みトランジスタのゲートが、複数の前記書込み制御線のうちの１本の書込み制御線に共通に接続されている、
請求項１に記載のシナプス・メモリ。
【請求項６】
前記シナプス・メモリ・セルのサブグループが、前記複数の樹状突起線のうちの１本の樹状突起線に共通に接続されており、
前記シナプス・メモリ・セルの前記サブグループのうちのそれぞれに提供された前記読出しトランジスタのゲートが、読出しトランジスタ制御信号を送るように構成された読出し信号線に共通に接続されている、
請求項２に記載のシナプス・メモリ。
【請求項７】
前記複数の前記シナプス・メモリ・セルのうちの一部分に記憶された前記重み値が読み出される場合に、前記複数の前記シナプス・メモリ・セルのうちの前記一部分に提供されたそれぞれの共通トランジスタがオンにされ、前記複数の前記シナプス・メモリ・セルのうちの残りの部分の少なくとも１つに提供されたそれぞれの共通トランジスタがオフにされる、
請求項２に記載のシナプス・メモリ。
【請求項８】
前記複数の前記シナプス・メモリ・セルのうちの前記一部分に記憶された前記重み値が読み出される場合に、前記複数の前記シナプス・メモリ・セルのうちの前記一部分に提供されたそれぞれの読出しトランジスタがオンにされ、前記複数の前記シナプス・メモリ・セルのうちの前記一部分に提供されたそれぞれの書込みトランジスタがオフにされる、
請求項７に記載のシナプス・メモリ。
【請求項９】
前記複数の前記シナプス・メモリ・セルのうちの一部分に前記重み値が書き込まれる場合に、前記複数の前記シナプス・メモリ・セルのうちの前記一部分に提供されたそれぞれの共通トランジスタがオンにされ、前記複数の前記シナプス・メモリ・セルのうちの残りの部分の少なくとも１つに提供されたそれぞれの共通トランジスタがオフにされる、
請求項２に記載のシナプス・メモリ。
【請求項１０】
前記複数の前記シナプス・メモリ・セルのうちの前記一部分に前記重み値が書き込まれる場合に、前記複数の前記シナプス・メモリ・セルのうちの前記一部分に提供されたそれぞれの読出しトランジスタがオフにされ、前記複数の前記シナプス・メモリ・セルのうちの前記一部分に提供されたそれぞれの書込みトランジスタがオンにされる、
請求項９に記載のシナプス・メモリ。
【請求項１１】
複数の軸索線と複数の樹状突起線との交点に提供された複数のシナプス・メモリ・セルを備えるシナプス・メモリであって、
それぞれのシナプス・メモリ・セルが、
重み値を記憶するように構成されたメモリ・デバイスであり、前記メモリ・デバイスが、読出し端子、書込み端子および共通端子を備え、前記読出し端子が、前記メモリ・デバイスに記憶された前記重み値を読み出すための読出し信号を受け取るように構成され、前記書込み端子が、前記重み値を前記メモリ・デバイスに書き込むための書込み信号を受け取るように構成され、前記共通端子が、前記読出し信号を受け取った前記メモリ・デバイスから出力信号を出力するように、または前記書込み信号を受け取った前記メモリ・デバイスに入力信号を入力するように構成された、メモリ・デバイスと、
前記複数の樹状突起線のうちの１本の樹状突起線と前記メモリ・デバイスの前記共通端子との間の接続と分離とを切り換えるように構成されたスイッチと
を備え、
前記複数の前記シナプス・メモリ・セルのうちの一部分に記憶された前記重み値が読み出される場合に、前記複数の前記シナプス・メモリ・セルのうちの前記一部分に提供されたそれぞれのスイッチが、前記複数の樹状突起線のうちの前記１本の樹状突起線と前記メモリ・デバイスの前記共通端子とを接続し、前記複数の前記シナプス・メモリ・セルのうちの残りの部分の少なくとも１つに提供されたそれぞれのスイッチが、前記複数の樹状突起線のうちの前記１本の樹状突起線と前記メモリ・デバイスの前記共通端子とを分離する、
シナプス・メモリ。
【請求項１２】
シナプス・メモリを備えるデバイスであって、
前記シナプス・メモリが、複数の軸索線と複数の樹状突起線との交点に提供された複数のシナプス・メモリ・セルを備え、
それぞれのシナプス・メモリ・セルが、
重み値を記憶するように構成されたメモリ・デバイスであり、前記メモリ・デバイスが、読出し端子、書込み端子および共通端子を備え、前記読出し端子が、前記メモリ・デバイスに記憶された前記重み値を読み出すための読出し信号を受け取るように構成され、前記書込み端子が、前記重み値を前記メモリ・デバイスに書き込むための書込み信号を受け取るように構成され、前記共通端子が、前記読出し信号を受け取った前記メモリ・デバイスから出力信号を出力するように、または前記書込み信号を受け取った前記メモリ・デバイスに入力信号を入力するように構成された、メモリ・デバイスと、
前記メモリ・デバイスの前記書込み端子と前記書込み信号を送るように構成された書込み信号線との間に提供された書込みトランジスタと、
前記メモリ・デバイスの前記共通端子と前記複数の樹状突起線のうちの１本の樹状突起線との間に提供された共通トランジスタと
を備える、デバイス。
【請求項１３】
複数の軸索線と複数の樹状突起線との交点に提供された複数のシナプス・メモリ・セルを備えるシナプス・メモリであって、
それぞれのシナプス・メモリ・セルが、
重み値を記憶するように構成されたメモリ・デバイスであり、前記メモリ・デバイスが、読出し端子、書込み端子および共通端子を備え、前記読出し端子が、前記メモリ・デバイスに記憶された前記重み値を読み出すための読出し信号を受け取るように構成され、前記書込み端子が、前記重み値を前記メモリ・デバイスに書き込むための書込み信号を受け取るように構成され、前記共通端子が、前記読出し信号を受け取った前記メモリ・デバイスから出力信号を出力するように、または前記書込み信号を受け取った前記メモリ・デバイスに入力信号を入力するように構成された、メモリ・デバイスと、
前記メモリ・デバイスの前記書込み端子と前記書込み信号を送るように構成された書込み信号線との間に提供された書込みトランジスタと、
前記メモリ・デバイスの前記共通端子と前記複数の樹状突起線のうちの１本の樹状突起線との間に提供された共通トランジスタと、
前記メモリ・デバイスの前記読出し端子と前記複数の軸索線のうちの１本の軸索線との間に提供された読出しトランジスタと
を備え、
前記シナプス・メモリ・セルの第１のサブグループが、前記複数の軸索線のうちの１本の軸索線に共通に接続されており、
前記シナプス・メモリ・セルの第２のサブグループが、前記複数の樹状突起線のうちの１本の樹状突起線に共通に接続されており、
前記シナプス・メモリ・セルの前記第１のサブグループのうちのそれぞれに提供された前記共通トランジスタのゲートが、共通トランジスタ制御信号を送るように構成された共通制御線に共通に接続されており、
前記シナプス・メモリ・セルの前記第２のサブグループのうちのそれぞれに提供された前記書込みトランジスタのゲートが、前記書込み制御線のうちの１本の書込み制御線に共通に接続されており、
前記シナプス・メモリ・セルの前記第２のサブグループのうちのそれぞれに提供された前記読出しトランジスタのゲートが、読出しトランジスタ制御信号を送るように構成された読出し制御線に共通に接続されている、
シナプス・メモリ。
【請求項１４】
シナプス・メモリに記憶された重み値を読み出す方法であって、
前記シナプス・メモリが、複数の軸索線と複数の樹状突起線との交点に提供された複数のシナプス・メモリ・セルを備え、
それぞれのシナプス・メモリ・セルが、
重み値を記憶するように構成されたメモリ・デバイスであり、前記メモリ・デバイスが、読出し端子、書込み端子および共通端子を備え、前記読出し端子が、前記メモリ・デバイスに記憶された前記重み値を読み出すための読出し信号を受け取るように構成され、前記書込み端子が、前記重み値を前記メモリ・デバイスに書き込むための書込み信号を受け取るように構成され、前記共通端子が、前記読出し信号を受け取った前記メモリ・デバイスから出力信号を出力するように、または前記書込み信号を受け取った前記メモリ・デバイスに入力信号を入力するように構成された、メモリ・デバイスと、
前記メモリ・デバイスの前記書込み端子と前記書込み信号を送るように構成された書込み信号線との間に提供された書込みトランジスタと、
前記メモリ・デバイスの前記共通端子と前記複数の樹状突起線のうちの１本の樹状突起線との間に提供された共通トランジスタと、
前記メモリ・デバイスの前記読出し端子と前記複数の軸索線のうちの１本の軸索線との間に提供された読出しトランジスタと
を備え、前記方法が、
前記書込みトランジスタがオフにされ、前記共通トランジスタがオンにされ、前記読出しトランジスタがオンにされた状態にある、前記複数の前記シナプス・メモリ・セルのうちの一部分の前記重み値を読み出すこと
を含む、方法。