(57)【要約】【課題】記憶データが宇宙線等により破壊されているＲＡＭに対して、かかるＲＡＭに記憶のデータを用いることからの制御システムの不具合を回避する。【解決手段】本発明によるプログラマブルコントローラでは、複数のＲＡＭそれぞれの同一アドレスに同一データを書き込み、上記データを制御プログラムの実行で用いるに際しては、各ＲＡＭそれぞれのデータがすべて一致しているデータのみを用いるようにした。【選択図】図２
2010271791.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵが制御プログラムの実行に用いるデータを格納するＲＡＭを備えたプログラマブルコントローラであって、上記ＣＰＵは、上記データを複数のＲＡＭそれぞれに書き込む一方、制御プログラムの実行に際しては各ＲＡＭそれぞれから読み出したデータがすべて一致しているときにのみ当該データを制御プログラムの実行で用いるようにした、ことを特徴とするプログラマブルコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラマブルコントローラにおいて、特にユーザプログラムやデータの格納、記憶に用いるＲＡＭに関するものである。
【背景技術】
【０００２】
プログラマブルコントローラは制御システム上の機械や設備等をユーザプログラムに従いシーケンス制御する装置として用いられている。このユーザプログラムは、ユーザがそれぞれの生産機械をシーケンス制御するために作成されたプログラムであり、プログラマブルコントローラ内のＲＡＭに格納される。また、このＲＡＭにはユーザプログラムの実行上の各種データが記憶される。当然のことながら、こうしたデータの記憶に用いるＲＡＭは、書き込まれたデータが正しく保持されることが求められる。
【０００３】
ところで、ＲＡＭの材料である半導体材料に極微量含まれる放射性元素が発生するα線によりＲＡＭに書き込まれたデータが、ビット反転等のいわゆるデータ化け（ソフトエラー）して破壊されてしまうことがある。このデータ破壊に対しては、半導体材料の不純物濃度を下げたりすることが行われている。このようなデータ破壊ではなく、宇宙線の影響により、ＲＡＭに書き込まれたデータが別のデータに化けて破壊されてしまうことがある。この種のデータ破壊は１ビット単位で発生することが多いとされており、このデータ破壊に対しては、宇宙線がＲＡＭ内に進入することを防止する樹脂等をＲＡＭ表面にコーティングする等の特殊な対策がなされている。しかしながら、こうした外部からの宇宙線に対するＲＡＭ内のデータ破壊防止策は、データ破壊を防止するうえでは一定の効果があっても、宇宙線の態様によっては、全く効果が得られないこともある。こうしてデータ破壊したＲＡＭは制御システム上安全ではない。こうしたデータ破壊に対する先行技術文献を下記する。
【０００４】
なお、宇宙空間を直接飛び交っている放射線のことを一次宇宙線といい、また一次宇宙線が地球大気に降り注ぎ、地球大気を構成するチッ素、酸素、アルゴンなどの原子核と衝突した結果として核反応が起こり、新たに生まれた陽子、中性子、パイ中間子、ミュー粒子、電子、ガンマ線などの放射線を二次宇宙線という。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３０２７９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明により解決すべき課題は、こうした宇宙線等によりＲＡＭに記憶するデータが破壊されているにもかかわらず、かかるＲＡＭから読み出したデータを用いることがないようにして、制御システムの安全を確保できるようにすることである。
【課題を解決するための手段】
【０００７】
本発明によるプログラマブルコントローラは、ＣＰＵが制御プログラムの実行に用いるデータを格納するＲＡＭを備えたプログラマブルコントローラであって、上記ＣＰＵは、上記データを複数のＲＡＭそれぞれに書き込む一方、制御プログラムの実行に際しては各ＲＡＭそれぞれから読み出したデータがすべて一致しているときにのみ当該データを制御プログラムの実行で用いるようにした、ことを特徴とするものである。
【０００８】
本発明では、各ＲＡＭに格納するデータに１つでも他のデータと不一致するデータが存在すれば、ＲＡＭに書き込まれたデータを異常として扱い、そのようなデータを用いることがない一方で、各ＲＡＭに格納するデータがすべて一致しているときにのみ、そのデータを制御プログラムの実行に用いるようにしたことで、データ化けして破壊されているデータにより制御システムが制御されてしまうことを防止することができるようになる。
【発明の効果】
【０００９】
本発明によれば、宇宙線等によりＲＡＭに記憶するデータが破壊されているときには、制御プログラムの実行において、そのようなデータを用いることがないから、制御システムの安全を図ることができる。
【図面の簡単な説明】
【００１０】
【図１】図１は本発明の実施の形態にかかるプログラマブルコントローラの概略構成を示す図である。
【図２】図２は図１のプログラマブルコントローラにおいて複数のＲＡＭに対するデータの書き込み、読み出し、比較処理を行うための回路図である。
【発明を実施するための形態】
【００１１】
以下、添付した図面を参照して、本発明の実施の形態に係るプログラマブルコントローラを説明する。図１は実施の形態にかかるプログラマブルコントローラの概略構成を示す。同図に示すプログラマブルコントローラは、ＣＰＵモジュール１、入力モジュール２、出力モジュール３、を有し、これらはバス４で相互に接続されている。
【００１２】
ＣＰＵモジュール１は、ＣＰＵ５、ＲＯＭ６、複数のＲＡＭ７ａ−７ｃおよびバスＩ／Ｆ（インタフェース）８を有する。ＲＯＭ６は、システムプログラム、ラダープログラム等を格納している。各ＲＡＭ７ａ−７ｃは、ＣＰＵ５が実行するラダープログラムの命令データや、演算データ、入力モジュール２からの入力データ、出力モジュール３からの出力データ等を格納している。
【００１３】
ＣＰＵ５はバスＩ／Ｆ８を介して入力モジュール２の状態を読み出し、そのデータをＲＡＭ７ａ−７ｃの同一アドレスに書き込む入力リフレッシュを行う。そして、ＣＰＵ５は、ＲＡＭ７ａ−７ｃに書き込んだ入力データに基づいて、ＲＡＭ７ａ−７ｃに書き込んだラダープログラム命令に従い、ラダープログラム演算処理を行うと共に、その演算結果を出力データとしてＲＡＭ７ａ−７ｃに書き込む。さらに、ＣＰＵ５はＲＡＭ７ａ−７ｃから出力データを読み出し、バスＩ／Ｆ８を介して出力モジュール３へ出力データを書き込む出力リフレッシュを行うと共に、この出力リフレッシュが終了すると、再度、入力リフレッシュからの動作を繰り返す。
【００１４】
以上の構成において、実施の形態ではＣＰＵ５がラダープログラムを実行するに当たって用いるＲＡＭとして上記したように、複数の、実施の形態では３つのＲＡＭ７ａ−７ｃを設けている。このようにＲＡＭ７ａ−７ｃを３つ設けたのは、ラダープログラムを実行するに際しては、この３つのＲＡＭ７ａ−７ｃに書き込まれているデータが宇宙線によりデータ化けするなどして破壊されているかどうかを判定し、この判定に基づいて制御システムを安全に制御することができるようにするためである。
【００１５】
以下、図２を参照して説明する。まず、ＣＰＵ５は、入力モジュール２からの入力データ、また、ラダープログラムの演算実行結果のデータ、ラダープログラムの命令データ、等の各種データ（書き込みデータ）を各ＲＡＭ７ａ−７ｃそれぞれの同一アドレスに書き込む。この意味でＣＰＵ５は上記データを各ＲＡＭ７ａ−７ｃそれぞれの同一アドレスに書き込み制御するデータ書き込み手段５ａを備える。また、ＣＰＵ５は、各ＲＡＭ７ａ−７ｃそれぞれの同一アドレスからデータ（読み出しデータ）を読み出し制御するデータ読み出し手段５ｂを備える。ＣＰＵ５は、各ＲＡＭ７ａ−７ｃからの読み出しデータの一致、不一致を比較する比較手段５ｃを構成する。こうしてＣＰＵ５は、比較手段５ｃからすべての読み出しデータが一致しているとの比較出力が得られるときは各ＲＡＭ７ａ−７ｃの書き込みデータを正常と判定し、いずれか１つの読み出しデータに不一致が存在するとの比較出力が得られるときは各ＲＡＭ７ａ−７ｃの書き込みデータがデータ化けなどして破壊されて異常と判定する。
【００１６】
以上説明したように本実施の形態では、比較手段５ｃでの比較の結果、上記各ＲＡＭ７ａ−７ｃに書き込まれたデータに１つでも他の書き込みデータと不一致するデータが存在すれば、ＲＡＭ７ａ−７ｃに書き込まれたデータを異常として扱うことで、データ化けして本来のデータとは別の内容となっているデータで制御システムを制御することを防止することができるようになる。
【符号の説明】
【００１７】
１  ＣＰＵモジュール
２  入力モジュール
３  出力モジュール
４  バス
５  ＣＰＵ
５ａ  データ書き込み手段
５ｂ  データ読み出し手段
５ｃ  比較手段
６  ＲＯＭ
７ａ−７ｃ  ＲＡＭ
【図１】
2010271791.tif 000003
【図２】
2010271791.tif 000004