(57)【要約】【課題】外部からの信号を得なくとも変化回路が正常に機能しているか否かをより早く判定する。【解決手段】出力バッファ１から出力された入力信号３０２について、スリューレート機能が正常か否かを判断することの可能な時の入力信号の状態を保持回路３が保持すると共に保持した状態に対応した状態（正常であればLow状態）の信号３０７を反転してＡＮＤ回路２１４、ＡＮＤ回路２１５を介して保持回路２１７に出力している。スリューレート信号SRがHigh状態の時、出力バッファ１で正常にスリューレート機能が動いていれば保持回路２１７からの出力信号312がHigh状態になり、半導体回路６５０が良品と、スリューレート機能が動いていなければ出力信号312がLow状態になり、半導体回路６５０が不良品と、判定される。【選択図】図１
2010237080.tif 000002
【特許請求の範囲】
【請求項１】
半導体回路内から外部素子へ入力されると共に立ち上がり又は立下りの状態変化が生ずる入力信号と、該入力信号の該状態変化を緩やかに変化させる指示を与える変化指示信号と、が入力され、該変化指示信号の入力に応じて該入力信号の該状態変化を緩やかに変化させて当該入力信号を出力する変化回路へ入力される前記入力信号が入力され、該入力信号に基づいて、前記入力信号の状態変化開始時から、前記変化回路が機能しないことにより前記入力信号に元々の状態変化が生じた直後と認められる時以後でかつ前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化し始めたと認められる前までの予め定められた時間が経過した経過時に、保持信号を発生させる保持信号発生手段と、
前記変化回路から出力された前記入力信号と、前記保持信号発生手段により発生された前記保持信号と、が入力され、該保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の状態報知信号を出力する信号状態報知手段と、
を備えた信号状態報知装置。
【請求項２】
前記保持信号発生手段は、前記変化回路へ入力される前記入力信号を、前記予め定められた時間遅延させて出力することにより、前記経過時に、前記保持信号を発生させることを特徴とする請求項１記載の信号状態報知装置。
【請求項３】
複数の前記変化回路各々に対応して設けられた請求項１又は請求項２の複数の信号状態報知装置と、
前記複数の信号状態報知装置各々の状態報知信号に基づいて、前記複数の変化回路の何れかが正常に機能していないか否かを示す判定信号を出力する判定信号出力手段と、
を備えた変化回路機能判定装置。
【請求項４】
半導体回路内から外部へ出力されると共に立ち上がり又は立下りの状態変化が生ずる入力信号と、該入力信号の該状態変化を緩やかに変化させる指示を与える変化指示信号と、が入力され、該変化指示信号の入力に応じて該入力信号の該状態変化を緩やかに変化させて当該入力信号を出力する変化回路へ入力される前記入力信号が入力され、該入力信号に基づいて、前記入力信号の状態変化開始時から、前記変化回路が機能しないことにより前記入力信号に元々の状態変化が生じた直後と認められる時以後でかつ前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化し始めたと認められる前までの予め定められた第１の時間が経過した第１の経過時に、第１の保持信号を発生させる第１の保持信号発生手段と、
前記変化回路へ入力される前記入力信号の状態変化開始時から、前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化したと認められる予め定められた第２の時間が経過した第２の経過時に、第２の保持信号を発生させる第２の保持信号発生手段と、
前記変化回路から出力された前記入力信号と、前記第１の保持信号発生手段により発生された前記第１の保持信号と、が入力され、該第１の保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の第１の状態報知信号を出力する第１の信号状態報知手段と、
前記変化回路から出力された前記入力信号と、前記第２の保持信号発生手段により発生された前記第２の保持信号と、が入力され、該第２の保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の第２の状態報知信号を出力する第２の信号状態報知手段と、
を備えた信号状態報知装置。
【請求項５】
前記第１の保持信号発生手段は、前記変化回路へ入力される前記入力信号を、前記第１の時間遅延させて出力することにより、前記第１の経過時に、前記第１の保持信号を発生させ、
前記第２の保持信号発生手段は、（ａ）前記変化回路へ入力される前記入力信号が入力可能に構成されかつ該入力された入力信号を前記第２の時間遅延させて出力することにより、または、（ｂ）前記第１の保持信号が入力されるように構成されかつ該入力された第１の保持信号を、前記第２の時間から前記第１の時間を減算した時間だけ遅延させて出力することにより、前記第２の経過時に、前記第２の保持信号を発生させる
ことを特徴とする請求項４記載の信号状態報知装置。
【請求項６】
請求項４又は請求項５の複数の信号状態報知装置と、
前記複数の信号状態報知装置各々の前記状態報知信号に基づいて、前記複数の変化回路の何れかが正常に機能していないか否かを示す判定信号を出力する判定信号出手段と、
を備えた変化回路機能判定装置。
【請求項７】
半導体回路内から外部素子へ入力されると共に立ち上がり又は立下りの状態変化が生ずる入力信号と、該入力信号の該状態変化を緩やかに変化させる指示を与える変化指示信号と、が入力され、該変化指示信号の入力に応じて該入力信号の該状態変化を緩やかに変化させて当該入力信号を出力する変化回路へ入力される前記入力信号に基づいて、前記入力信号の状態変化開始時から、前記変化回路が機能しないことにより前記入力信号に元々の状態変化が生じた直後と認められる時以後でかつ前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化し始めたと認められる前までの予め定められた時間が経過した経過時に、保持信号発生手段が保持信号を発生させるステップと、
前記変化回路から出力された前記入力信号と、前記保持信号発生手段により発生された前記保持信号と、が入力される信号状態報知手段が、該保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の状態報知信号を出力するステップと、
を備えた信号状態報知方法。
【請求項８】
前記保持信号発生手段は、前記変化回路へ入力される前記入力信号を、前記予め定められた時間遅延させて出力することにより、前記経過時に、前記保持信号を発生させることを特徴とする請求項７記載の信号状態報知方法。
【請求項９】
複数の前記変化回路各々に対応して設けられた請求項７又は請求項８の複数の信号状態報知装置各々が、前記状態報知信号を出力するステップと、
判定信号出力手段が、前記複数の信号状態報知装置各々の状態報知信号に基づいて、前記複数の変化回路の何れかが正常に機能していないか否かを示す判定信号を出力するステップと、
を備えた変化回路機能判定方法。
【請求項１０】
半導体回路内から外部へ出力されると共に立ち上がり又は立下りの状態変化が生ずる入力信号と、該入力信号の該状態変化を緩やかに変化させる指示を与える変化指示信号と、が入力され、該変化指示信号の入力に応じて該入力信号の該状態変化を緩やかに変化させて当該入力信号を出力する変化回路へ入力される前記入力信号が入力され、該入力信号に基づいて、前記入力信号の状態変化開始時から、前記変化回路が機能しないことにより前記入力信号に元々の状態変化が生じた直後と認められる時以後でかつ前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化し始めたと認められる前までの予め定められた第１の時間が経過した第１の経過時に、第１の保持信号発生手段が、第１の保持信号を発生させるステップと、
前記変化回路へ入力される前記入力信号の状態変化開始時から、前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化したと認められる予め定められた第２の時間が経過した第２の経過時に、第２の保持信号発生手段が、第２の保持信号を発生させるステップと、
前記変化回路から出力された前記入力信号と、前記第１の保持信号発生手段により発生された前記第１の保持信号と、が入力される第１の信号状態報知手段が、該第１の保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の第１の状態報知信号を出力するステップと、
前記変化回路から出力された前記入力信号と、前記第２の保持信号発生手段により発生された前記第２の保持信号と、が入力される第２の信号状態報知手段が、該第２の保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の第２の状態報知信号を出力するステップと、
を備えた信号状態報知方法。
【請求項１１】
前記第１の保持信号発生手段は、前記変化回路へ入力される前記入力信号を、前記第１の時間遅延させて出力することにより、前記第１の経過時に、前記第１の保持信号を発生させ、
前記第２の保持信号発生手段は、（ａ）前記変化回路へ入力される前記入力信号が入力可能に構成されかつ該入力された入力信号を前記第２の時間遅延させて出力することにより、または、（ｂ）前記第１の保持信号が入力されるように構成されかつ該入力された第１の保持信号を、前記第２の時間から前記第１の時間を減算した時間だけ遅延させて出力することにより、前記第２の経過時に、前記第２の保持信号を発生させる
ことを特徴とする請求項１０記載の信号状態報知方法。
【請求項１２】
請求項１０又は請求項１１の複数の信号状態報知装置各々が、前記状態報知信号を出力するステップと、
判定信号出手段が、前記複数の信号状態報知装置各々の前記状態報知信号に基づいて、前記複数の変化回路の何れかが正常に機能していないか否かを示す判定信号を出力するステップと、
を備えた変化回路機能判定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号状態報知装置、変化回路機能判定装置、信号状態報知方法、及び変化回路機能判定方法に係り、特に、半導体回路内から外部素子へ入力される入力信号の状態変化を緩やかに変化させて出力する変化回路が出力する当該入力信号の状態を報知する信号状態報知装置及び方法、及び、該変化回路が正常に機能しているか否かを判定する変化回路機能判定装置及び方法に関するものである。
【背景技術】
【０００２】
従来、半導体回路内に、該半導体回路内から外部素子へ入力されると共に立ち上がり又は立下りの状態変化が生ずる入力信号の該状態変化を緩やかに変化させて当該入力信号を出力する変化回路（出力バッファ）が用いられているものがある。
【０００３】
これは、半導体回路を実装するシステム基板上における半導体回路の信号出力先（外部にある素子）に、状態が急激に変化する上記入力信号を入力したのでは、外部素子に、インダクタンス等に影響してノイズ等のオーバードライブ等が発生してしまうことに鑑み、このような悪影響が及ばないようにするためである
【０００４】
なお、このように、入力信号の該状態変化を緩やかに変化させる機能のことをスリューレート機能と一般的に言われている。
【０００５】
そして、従来、スリューレート機能が正常に機能しているかを次のようにテストすることが行なわれている。
【０００６】
まず、上記出力バッファの構成を図９に示す。出力バッファ(５００)は入力ピンとして、半導体回路内部に接続されるスリューレート設定信号SR(１０１)と入力信号I(１０２)を持ち、出力ピンとして、外部に接続される出力信号O(１０３)を持つ。スリューレート設定信号SR(１０１)と入力信号I(１０２)は、半導体回路の内部ロジックで使用する電源 COREVDDのレベルで出力バッファ(５００)に入力され、出力バッファ(５００)の内部にある出力ドライバ(１００)で入力信号(１０１,１０２)に応じた出力信号O(１０３)を、出力ドライバで使用する電源（外部ＩＦ電源）IOVDDのレベルで外部に出力する。
【０００７】
次に、スリューレート機能の有無による動作の違いについて図１０にタイムチャートで示す。図１０に示すようにスリューレート機能を有効にした場合（Ｂ）は、無効にした場合（Ａ）と比べ、出力信号O(１０３)の立ち上がりを遅くすることができる。なお、立下りについても同様である。この機能を用いて信号波形の遷移（状態変化）を遅くする（緩やかにする）ことにより、出力ドライバ(１００)の能力に比べて、出力信号O(１０３)に接続される外部負荷容量が小さい場合に発生してしまうオーバードライブを低減することができる。
【０００８】
次に、半導体回路のテスト環境について図１１をもとに説明する。半導体回路(６００)にはn個の出力バッファがあり、１個の出力バッファに対して２個の保持回路を持つ回路構成となっている。保持回路１(２０１)は出力バッファ１(５０１)のスリューレート設定信号を保持する回路で、保持回路２(２０２)は出力バッファ１(５０１)の入力信号を保持する回路である。出力バッファ１(５０１)の出力信号は、LSIテスタ(７００)のピンDPIN１に接続され、出力バッファn(５０２)の出力信号は、LSIテスタ(７００)のピンDPINnに接続され、半導体回路(６００)の出力信号の全てをLSIテスタ(７００)でモニターできるテスト環境となっている。
【０００９】
LSIテスタ(７００)を用いたスリューレート機能の従来テスト手法について図１２をもとに説明する。
【００１０】
スリューレート機能を無効にした状態（Ａ）で、出力バッファの出力信号の立ち上がりがIOVDDの１０％のレベルに達する時刻(T１)と、IOVDDの９０％のレベルに達する時刻(T２)をLSIテスタ(７００)のバイナリサーチ機能を使用して取得し、立ち上がり時間(Troff)を算出する。同様に、スリューレート機能を有効にした状態（Ｂ）で、出力バッファの出力信号の立ち上がりがIOVDDの１０％のレベルに達する時刻T１’, IOVDDの９０％のレベルに達する時刻T２’を取得し、立ち上がり時間(Tron)を算出する。
【００１１】
算出したスリューレート機能無効時の立ち上がり時間(Troff)と有効時の立ち上がり時間(Tron)の差分(Tron−Troff)とテスト規格を比較することで、スリューレート機能が正常に動作しているかをテストする。なお、スリューレート機能は出力ドライバに対する負荷を設定信号に応じてON/OFFさせることで実現しているため、立ち上がり信号に対する動作が機能していれば、立下り信号についても正常に機能する。このため、立下り信号に対するテストは行わない。即ち、立ち上がり信号に対する機能確認のみで正常に機能するかどうかを判定することができる。
【００１２】
ところで、図１１に示すように、ＬＳＩテスタ７００では、各出力バッファに対して１つずつピンＤＰＩＮを備えているが、ピンＤＰＩＮの数に制限があり、制限数を超える多ピンの同時測定は不可能であることに鑑み、制限数を超える多ピンの同時測定を可能にする次の技術が提案されている（例えば特許文献１参照）。
【００１３】
即ち、半導体回路からの出力信号と、外部から出力される、該半導体回路が正常に機能した場合に出力される出力信号の期待値の信号と、を各出力バッファに対応して設けられたＥＸＯＲ回路に入力し、各ＥＸＯＲ回路において２つの入力が一致する場合は、ＥＸＯＲ回路の出力は、論理値「０」であり、不一致の場合は「１」の信号を、ＮＯＲ回路に入力する。従って、各ＥＸＯＲゲ−トより少なくとも１つの論理値「１」が出力されれば、他のＥＸＯＲゲ−トの出力の論理値にかかわらず、ＮＯＲゲート７１の出力は論理値「０」となる。よって、ＮＯＲゲート７１の出力をテスタに入力すれば、この信号に基づき、複数の半導体回路の内に少なくとも１つが正常に機能していないと判定することができる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００３−８４０４５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、まず、スリューレート機能の上記従来のテスト手法では、LSIテスタ(７００)のバイナリサーチによる値を取得し、設定信号をＯＮにした場合の立ち上がり時間と、設定信号をＯＦＦにした場合の立ち上がり時間と、を計算し、その差を計算し、その差とテスト規格とを比較するようにしているので、テスト対象となる出力端子が１００本を超えるような半導体回路では、数秒から数十秒のテスト時間が必要となり、テストコストを大幅に増大させてしまう。
【００１６】
また、上記特許文献１では、外部から、出力バッファが正常に機能した場合に出力される出力信号の期待値の信号をＥＸＯＲ回路に入力しなければならない。
【００１７】
本発明は、上記事実に鑑み成されたもので、外部からの信号を得なくとも変化回路が正常に機能しているか否かをより速く判定することが可能な信号状態報知装置、変化回路機能判定装置、信号状態報知方法、及び変化回路機能判定方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、請求項１記載の発明は、半導体回路内から外部素子へ入力されると共に立ち上がり又は立下りの状態変化が生ずる入力信号と、該入力信号の該状態変化を緩やかに変化させる指示を与える変化指示信号と、が入力され、該変化指示信号の入力に応じて該入力信号の該状態変化を緩やかに変化させて当該入力信号を出力する変化回路へ入力される前記入力信号が入力され、該入力信号に基づいて、前記入力信号の状態変化開始時から、前記変化回路が機能しないことにより前記入力信号に元々の状態変化が生じた直後と認められる時以後でかつ前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化し始めたと認められる前までの予め定められた時間が経過した経過時に、保持信号を発生させる保持信号発生手段と、前記変化回路から出力された前記入力信号と、前記保持信号発生手段により発生された前記保持信号と、が入力され、該保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の状態報知信号を出力する信号状態報知手段と、を備えている。
【００１９】
請求項２記載の発明は、請求項１記載の発明において、前記保持信号発生手段は、前記変化回路へ入力される前記入力信号を、前記予め定められた時間遅延させて出力することにより、前記経過時に、前記保持信号を発生させることを特徴とする。
【００２０】
請求項３記載の発明は、複数の前記変化回路各々に対応して設けられた請求項１又は請求項２の複数の信号状態報知装置と、前記複数の信号状態報知装置各々の状態報知信号に基づいて、前記複数の変化回路の何れかが正常に機能していないか否かを示す判定信号を出力する判定信号出力手段と、を備えている。
【００２１】
請求項４記載の発明は、半導体回路内から外部へ出力されると共に立ち上がり又は立下りの状態変化が生ずる入力信号と、該入力信号の該状態変化を緩やかに変化させる指示を与える変化指示信号と、が入力され、該変化指示信号の入力に応じて該入力信号の該状態変化を緩やかに変化させて当該入力信号を出力する変化回路へ入力される前記入力信号が入力され、該入力信号に基づいて、前記入力信号の状態変化開始時から、前記変化回路が機能しないことにより前記入力信号に元々の状態変化が生じた直後と認められる時以後でかつ前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化し始めたと認められる前までの予め定められた第１の時間が経過した第１の経過時に、第１の保持信号を発生させる第１の保持信号発生手段と、前記変化回路へ入力される前記入力信号の状態変化開始時から、前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化したと認められる予め定められた第２の時間が経過した第２の経過時に、第２の保持信号を発生させる第２の保持信号発生手段と、前記変化回路から出力された前記入力信号と、前記第１の保持信号発生手段により発生された前記第１の保持信号と、が入力され、該第１の保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の第１の状態報知信号を出力する第１の信号状態報知手段と、前記変化回路から出力された前記入力信号と、前記第２の保持信号発生手段により発生された前記第２の保持信号と、が入力され、該第２の保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の第２の状態報知信号を出力する第２の信号状態報知手段と、を備えている。
【００２２】
請求項５記載の発明は、請求項４記載の発明において、前記第１の保持信号発生手段は、前記変化回路へ入力される前記入力信号を、前記第１の時間遅延させて出力することにより、前記第１の経過時に、前記第１の保持信号を発生させ、前記第２の保持信号発生手段は、（ａ）前記変化回路へ入力される前記入力信号が入力可能に構成されかつ該入力された入力信号を前記第２の時間遅延させて出力することにより、または、（ｂ）前記第１の保持信号が入力されるように構成されかつ該入力された第１の保持信号を、前記第２の時間から前記第１の時間を減算した時間だけ遅延させて出力することにより、前記第２の経過時に、前記第２の保持信号を発生させることを特徴とする。
【００２３】
請求項６記載の発明は、請求項４又は請求項５の複数の信号状態報知装置と、前記複数の信号状態報知装置各々の前記状態報知信号に基づいて、前記複数の変化回路の何れかが正常に機能していないか否かを示す判定信号を出力する判定信号出手段と、を備えている。
【００２４】
請求項７記載の発明は、半導体回路内から外部素子へ入力されると共に立ち上がり又は立下りの状態変化が生ずる入力信号と、該入力信号の該状態変化を緩やかに変化させる指示を与える変化指示信号と、が入力され、該変化指示信号の入力に応じて該入力信号の該状態変化を緩やかに変化させて当該入力信号を出力する変化回路へ入力される前記入力信号に基づいて、前記入力信号の状態変化開始時から、前記変化回路が機能しないことにより前記入力信号に元々の状態変化が生じた直後と認められる時以後でかつ前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化し始めたと認められる前までの予め定められた時間が経過した経過時に、保持信号発生手段が保持信号を発生させるステップと、前記変化回路から出力された前記入力信号と、前記保持信号発生手段により発生された前記保持信号と、が入力される信号状態報知手段が、該保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の状態報知信号を出力するステップと、を備えている。
【００２５】
請求項８記載の発明は、請求項７記載の発明において、前記保持信号発生手段は、前記変化回路へ入力される前記入力信号を、前記予め定められた時間遅延させて出力することにより、前記経過時に、前記保持信号を発生させることを特徴とする。
【００２６】
請求項９記載の発明は、複数の前記変化回路各々に対応して設けられた請求項７又は請求項８の複数の信号状態報知装置各々が、前記状態報知信号を出力するステップと、判定信号出力手段が、前記複数の信号状態報知装置各々の状態報知信号に基づいて、前記複数の変化回路の何れかが正常に機能していないか否かを示す判定信号を出力するステップと、を備えている。
【００２７】
請求項１０記載の発明は、半導体回路内から外部へ出力されると共に立ち上がり又は立下りの状態変化が生ずる入力信号と、該入力信号の該状態変化を緩やかに変化させる指示を与える変化指示信号と、が入力され、該変化指示信号の入力に応じて該入力信号の該状態変化を緩やかに変化させて当該入力信号を出力する変化回路へ入力される前記入力信号が入力され、該入力信号に基づいて、前記入力信号の状態変化開始時から、前記変化回路が機能しないことにより前記入力信号に元々の状態変化が生じた直後と認められる時以後でかつ前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化し始めたと認められる前までの予め定められた第１の時間が経過した第１の経過時に、第１の保持信号発生手段が、第１の保持信号を発生させるステップと、前記変化回路へ入力される前記入力信号の状態変化開始時から、前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化したと認められる予め定められた第２の時間が経過した第２の経過時に、第２の保持信号発生手段が、第２の保持信号を発生させるステップと、前記変化回路から出力された前記入力信号と、前記第１の保持信号発生手段により発生された前記第１の保持信号と、が入力される第１の信号状態報知手段が、該第１の保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の第１の状態報知信号を出力するステップと、前記変化回路から出力された前記入力信号と、前記第２の保持信号発生手段により発生された前記第２の保持信号と、が入力される第２の信号状態報知手段が、該第２の保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の第２の状態報知信号を出力するステップと、を備えている。
【００２８】
請求項１１記載の発明は、請求項１０記載の発明において、前記第１の保持信号発生手段は、前記変化回路へ入力される前記入力信号を、前記第１の時間遅延させて出力することにより、前記第１の経過時に、前記第１の保持信号を発生させ、前記第２の保持信号発生手段は、（ａ）前記変化回路へ入力される前記入力信号が入力可能に構成されかつ該入力された入力信号を前記第２の時間遅延させて出力することにより、または、（ｂ）前記第１の保持信号が入力されるように構成されかつ該入力された第１の保持信号を、前記第２の時間から前記第１の時間を減算した時間だけ遅延させて出力することにより、前記第２の経過時に、前記第２の保持信号を発生させることを特徴とする。
【００２９】
請求項１２記載の発明は、請求項１０又は請求項１１の複数の信号状態報知装置各々が、前記状態報知信号を出力するステップと、判定信号出手段が、前記複数の信号状態報知装置各々の前記状態報知信号に基づいて、前記複数の変化回路の何れかが正常に機能していないか否かを示す判定信号を出力するステップと、を備えている。
【発明の効果】
【００３０】
本発明によれば、変化回路から出力された入力信号（外部からの信号ではない）について、具体的に計算をするのではなく変化回路が正常か否かを判断することの可能な時の入力信号の状態を保持すると共に保持した状態に対応した状態の状態報知信号を出力しているので、外部からの信号を得なくとも変化回路が正常に機能しているか否かをより早く判定することができる、という効果を奏する。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態における半導体の回路図である。
【図２】本発明の実施の形態におけるスリューレート機能が無効な場合のタイムチャートである。
【図３】本発明の実施の形態におけるスリューレート機能が有効な場合のタイムチャートである。
【図４】本発明の実施の形態の第１の変形例における半導体の回路図である。
【図５】本発明の実施の形態の第２の変形例における信号状態報知回路の回路図である。
【図６】本発明の実施の形態の第３の変形例における半導体の回路図である。
【図７】本発明の実施の形態の第４の変形例における半導体の回路の一部の図である。
【図８】本発明の実施の形態の第５の変形例における半導体の回路の一部の図である。
【図９】従来技術における出力バッファの回路図である。
【図１０】従来技術におけるスリューレート機能が無効な場合（Ａ）と有効な場合（Ｂ）のタイムチャートである。
【図１１】従来技術における半導体回路と該半導体回路をテストするテスタとの接続関係を示した図である。
【図１２】従来技術におけるスリューレート機能が無効な場合（Ａ）と有効な場合（Ｂ）の出力バッファの出力信号の状態を示すと共に、この出力信号の状態の違いによりスリューレート機能が正常か否かを判定するための計算方法を示す図である。
【発明を実施するための形態】
【００３２】
以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。
【００３３】
本発明の実施の形態の構成を図１に示す。本実施の形態は、スリューレート機能が正常に動作するかどうかをファンクション的に、即ち、設定信号のＯＮ、ＯＦＦの切り替えではなく、出力バッファへの入力信号の状態に基づいて判定できる回路（信号状態報知回路（１００Ｎ１〜１００Ｎｎ））を半導体回路内に追加している。以下、本実施の形態で追加した回路に着目して回路構成を説明する。
【００３４】
本実施の形態の半導体回路６５０は、複数の出力バッファ１（５５０Ｎ１）〜出力バッファｎ（５５０Ｎｎ）（変化回路）と、各出力バッファ（５５０Ｎ１〜５５０Ｎｎ）に対応して設けられた信号状態報知回路（１００Ｎ１〜１００Ｎｎ）（信号状態報知装置）及び保持回路（２０１、２０２、２０３、２０４）と、信号状態報知回路（１００Ｎ１〜１００Ｎｎ）に対応して設けられたＡＮＤ回路２１５、２１６、保持回路Ｆ、Ｇ（２１７、２１８）と、を備えている。
【００３５】
なお、各出力バッファ（５５０Ｎ１〜５５０Ｎｎ）及び各信号状態報知回路（１００Ｎ１〜１００Ｎｎ）はそれぞれ同一の構成であるので、以下、出力バッファ（５５０Ｎ１）及び信号状態報知回路（１００Ｎ１）のみ説明し、他の説明を省略する。
【００３６】
本実施の形態の出力バッファ(５５０Ｎ１)は、出力信号(３０３)をレベルシフト(LS)して内部に出力する経路を備えている。即ち、スリューレート設定信号SR(１０１)と入力信号I(１０２)は、半導体回路の内部ロジックで使用する電源COREVDD（例えば、１.２Ｖ）のレベルで出力バッファ(５００)に入力され、出力バッファ(５００)の内部にある出力ドライバ(１００)で入力信号(３０１,３０２)に応じた出力信号(３０３)を、出力ドライバで使用する電源（外部ＩＦ電源）IOVDDのレベル（例えば、３.３Ｖ）で外部に出力する。
【００３７】
出力バッファ１(５５０Ｎ１)の出力信号ＣＯ(３０４)は、信号状態報知回路１００Ｎ１の保持回路３(２１２)（信号状態保持手段、第１の信号状態保持手段）のD端子と、保持回路４(２１３) （第２の信号状態保持手段）のD端子に接続されている。出力バッファ１(５５０Ｎ１)に入力される入力信号I(３０２)は、遅延回路１(２１０) （保持信号発生手段、第１の保持信号発生手段）にも接続され、遅延回路１(２１０)の出力信号(３０５)は、保持回路３(２１２)のクロック端子と遅延回路２(２１１)（第２の保持信号発生手段）に接続され、遅延回路２(２１１)の出力信号(３０６)は、保持回路４(２１３)のクロック端子に接続されている。保持回路３(２１２)の出力信号(３０７)と保持回路４(２１３)の出力信号(３０８)はそれぞれ、片側が反転入力のＡＮＤ回路(２１４)と２入力のＡＮＤ回路(２１９)に接続されている。
【００３８】
なお、遅延回路は、例えば、バッファを積み重ねたり、ＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を使用したりして、構成することができる。
【００３９】
ＡＮＤ回路(２１４)の出力信号Det(３０９)は、その他の出力バッファに対応する出力信号Det(３１５)とともにn個の入力を持つＡＮＤ回路(２１５)に入力され、ＡＮＤ回路(２１９)の出力信号UnDet(３１４)は、その他の出力バッファ５５０Ｎ２〜５５０Ｎｎに対応する出力信号UnDet(３１６)とともにn個の入力を持つＡＮＤ回路(２１６)に入力される。
【００４０】
ＡＮＤ回路(２１５)の出力信号(３１０)は、保持回路Ｆ(２１７)のD端子に接続され、その出力信号(３１２)は、全ての出力バッファが正常にスリューレート機能を有効にできるかどうかを示す信号として外部端子、またはCPUへのリードデータとして送出される。
【００４１】
ＡＮＤ回路(２１６)の出力信号(３１１)は、保持回路Ｇ(２１８)のD端子に接続され、保持回路Ｇ(２１８)の出力信号(３１３)は、全ての出力バッファが正常にスリューレート機能を無効にできるかどうかを示す信号として外部端子、またはCPUへのリードデータとして送出される。なお、ＡＮＤ回路２１４、２１５、２１６、２１９、保持回路Ｆ（２１７）、及び保持回路Ｇ（２１８）は、本発明の判定信号出力手段を構成する。
【００４２】
保持回路３(２１２)と保持回路４(２１３)以外の保持回路のクロック端子には内部のシステムクロックclkが接続され、全ての保持回路の初期値は、テスト開始時に印加されるシステムリセットによりLow(信号が立ち下がった状態）となる。
【００４３】
本発明の第１の実施の形態の動作タイムチャートを図２及び図３に示す。まず、図２を参照して、スリューレート機能が無効な場合の動作について説明する。
【００４４】
テストパタンにより保持回路２(２０２)に値を設定し、出力バッファ１(５５１)に入力される入力信号I(３０２)をLowからHigh（立ち上がった状態）に遷移（状態変化）させる(時刻T１)。
【００４５】
入力信号I(３０２)の遷移に応じて出力信号O(３０３)がLowからHighに遷移する(時刻T２)。このとき、スリューレート機能が無効のため、有効の場合と比べ、出力信号の立ち上がりは速くなる。
【００４６】
さらに、出力信号O(３０３)の遷移に応じて、内部に折り返す信号ＣＯ(３０４)がLowからHighに遷移する(時刻T３)。
【００４７】
遅延回路１(２１０)では、入力信号I(３０２)の元々の状態変化が開始したとき（Ｔ１）から、スリューレート機能が無効の場合に、入力信号I(３０２)の元々の状態変化が生じた直後と認められる時以後でかつスリューレート機能が有効の場合に、入力信号I(３０２)が緩やかに変化し始めたと認められる前までの予め定められた時間（第１の時間）が経過した時（Ｔ４）に出力信号が出力されるように、入力信号I(３０２)を遅延させて、出力信号３０５（第１の保持信号）として、保持回路３（２１２）に出力する。なお、入力信号I(３０２)の元々の状態変化が開始したときから上記第１の時間が経過したときが第１の経過時である。
【００４８】
なお、図１に示す例では、遅延回路１(２１０)は、入力信号I(３０２)を、入力信号I(３０２)の元々の状態変化が開始したとき（Ｔ１）から、スリューレート機能が無効の場合に、入力信号I(３０２)の元々の状態変化が生じた直後と認められる時（Ｔ４）までの予め定められた時間遅延させて、出力信号３０５（第１の保持信号）として、保持回路３（２１２）に出力している（時刻Ｔ４）。
【００４９】
ここで、入力信号I(３０２)の元々の状態変化が生じた直後と認められる時としては、入力信号I(３０２)に対応する出力信号ＣＯ（３０４）が、例えば、９０％立ち上がった時である。
【００５０】
また、スリューレート機能が有効の場合に、入力信号I(３０２)が緩やかに変化し始めたと認められる前までとしては、出力信号ＣＯ(３０４)が、例えば、１０％立ち上がるまでである。
【００５１】
これらの出力信号ＣＯ(３０４）が、９０％立ち上がった時や、１０％立ち上がるまでの時や、上記第１の時間は、予め実験や理論的に認識することができる。
【００５２】
遅延回路２(２１１)では、入力信号I(３０２)の元々の状態変化が開始したときから、スリューレート機能が有効の場合に、入力信号I(３０２)が緩やかに変化したと認められる予め定められた時間（第２の時間）が経過した時（第２の経過時）に、出力信号３０６（第２の保持信号）として、保持回路４（２１３）に出力する。図１に示す例では、入力信号I(３０２)が緩やかに変化した直後と認められる時を上記第２の経過時としている。
【００５３】
ここで、入力信号I(３０２)が緩やかに変化した直後と認められる時としては、出力信号ＣＯ(３０４)が、例えば、９０％立ち上がった直後である。
【００５４】
上記のように、出力信号ＣＯ（３０４）が９０％立ち上がった時、上記第２の時間は、予め実験や理論的に認識することができる。
【００５５】
そして、図１の例では、遅延回路２(２１１)は、出力信号３０５を、上記第２の時間から上記第１の時間を減算した時間、遅延させて、出力信号３０６として、保持回路４（２１３）に出力している（時刻Ｔ５）。
【００５６】
保持回路３（２１２）は、遅延回路１(２１０)の出力信号(３０５)の立ち上がりで、内部に折り返す信号ＣＯ(３０４)を取得し(時刻T６)、保持回路４（２１３）は、遅延回路２(２１１)の出力信号(３０６)の立ち上がりで、内部に折り返す信号ＣＯ(３０４)を取得する(時刻T７)。
【００５７】
なお、スリューレート機能が無効の場合、上記時刻Ｔ４では、出力信号ＣＯ（３０４）は立ち上がっており、時刻Ｔ６における保持回路３（２１２）からの出力信号３０７の状態がHighであれば、スリューレート機能が無効であると判定することができる。
【００５８】
保持回路３(２１２)の出力信号(３０７)と保持回路４(２１３)の出力信号(３０８)の論理により、ＡＮＤ回路(２１９)の出力信号UnDet(３１４)がHighになる(時刻T８)。なお、スリューレート機能が無効の場合、ＡＮＤ回路（２１４）の出力信号Det（３０９）はLow状態のままである。
【００５９】
その他の信号状態報知回路１００Ｎ２〜１００Ｎｎの対応する出力バッファ１００Ｎ２〜１００Ｎｎに対しても並列して同様の動作を行い、正常に全ての出力バッファのスリューレート機能が無効になっている場合は、ＡＮＤ回路(２１６)の出力信号(３１１)がHighになり、その信号を保持回路Ｇ(２１８)でシステムクロックclkの立ち上がりで取得し、保持回路Ｇ(２１８)の出力信号(３１３)がHigh状態になる(時刻T９)。なお、正常に全ての出力バッファのスリューレート機能が無効になっている場合は、ＡＮＤ回路（２１５）の出力信号（３１０）はLow状態のままであり、保持回路Ｆ（２１７）の出力信号はLow状態のままである。
【００６０】
次に、図３を参照して、スリューレート機能が有効な場合の動作について前述した無効な場合の動作と異なる点に着目して説明する。
【００６１】
出力バッファ１(５５０Ｎ１)のスリューレート機能が有効なため、出力信号O(３０３)の立ち上がりが遅くなり(時刻T２’)、これに伴って、内部に折り返す信号ＣＯ(３０４)の立ち上がりが遅くなる(時刻T３’)。
【００６２】
遅延回路１(２１０)と遅延回路２(２１１)の遅延量は前述の通りであり、保持回路３(２１２)のクロック信号、すなわち遅延回路１(２１０)の出力信号(３０５)が立上ったタイミング(時刻T４’)では、内部に折り返す信号ＣＯ(３０４)はまだLowのままであり、保持回路３(２１２)の出力信号(３０７)はLowのままとなる(時刻T６’)。よって、時刻Ｔ６′における保持回路３（２１２）の出力信号（３０７）がLow状態であれば、スリューレート機能が有効であると判定することができる。
【００６３】
一方、保持回路４(２１３)のクロック信号、すなわち遅延回路２(２１１)の出力信号(３０６)が立上ったタイミング(時刻T５’)では、内部に折り返す信号ＣＯ(３０４)はすでにHighに立上っており、保持回路４(２１３)の出力信号(３０８)はHighになる(時刻T７’)。
【００６４】
保持回路３(２１２)の出力信号(３０７)と保持回路４(２１３)の出力信号(３０８)の論理により、ＡＮＤ回路(２１４)の出力信号Det(３０９)がHighになる(時刻T８’)。なお、スリューレート機能が有効であれば、保持回路３（２１２）の出力信号（３０７）は、Low状態のままである。よって、ＡＮＤ回路（２１９）の信号Undet（３１４）はLow状態のままである。
【００６５】
その他の信号状態報知回路１００Ｎ２〜１００Ｎｎの対応する出力バッファ１００Ｎ２〜１００Ｎｎに対しても並列して同様の動作を行い、正常に全ての出力バッファのスリューレート機能が有効になっている場合は、ＡＮＤ回路(２１５)の出力信号(３１０)がHighになり、その信号を保持回路Ｆ(２１７)でシステムクロックclkの立ち上がりで取得し、保持回路Ｆ(２１７)の出力信号(３１２)がHighになる(時刻T９’)。なお、保持回路Ｇ（２１８）の出力信号はLow状態のままである。
【００６６】
このように本実施の形態では、まず、前提として、上記時刻Ｔ６における保持回路３（２１２）の出力信号（３０７）の状態をみれば、テスト対象の出力バッファのスリューレート機能が有効なのか無効なのかを判定することができる。
【００６７】
また、本実施の形態では、スリューレート信号SRが“High”の時、出力バッファで正常にスリューレート機能が動いていれば出力信号312が“High”になり、半導体回路６５０が良品と、出力バッファで正常にスリューレート機能が動いていなければ出力信号312が“Low”になり、半導体回路６５０が不良品と、判定される。
【００６８】
一方、スリューレート信号SRが“Low”の時、出力信号313が“High”の場合には、半導体回路６５０が良品と、出力信号313が“Low”の場合には、半導体回路６５０が不良品と、判定される。
【００６９】
ところで、本実施の形態のスリューレート機能テストは、量産出荷の際に行うテストするようにしてもよい。スリューレート機能が正常に作用していない出力バッファが１つでも見つかった場合は、その量産デバイスは不良と判断される。つまり、本実施の形態の回路を設けることで、各量産デバイスがスリューレート機能において、全てのバッファが正常に動く良品なのか、それとも、何れか１つでもバッファが正常に動かない不良品なのかを判断し、量産品を選別することができる。即ち、本実施の形態に係る装置は、量産出荷の際に、短時間で良品のみを選別することを可能とする。
【００７０】
そして、本実施の形態では、各ピンそれぞれでテストを行う場合に比べると全てのピンで一度にテストを行うことができ、テスト時間が大幅に短縮できる。
【００７１】
なお、追加するレベルシフト（ＬＳ）と追加回路（信号状態報知回路１００Ｎ１〜１００Ｎｎ）の部分は、出力バッファ近傍の空き領域に配置することができ面積増大を招くことはなく、比較的簡単な回路構成でテスト時間の短縮を実現できる。
【００７２】
以上説明したように、本実施の形態では、外部から期待値の信号を入力せずに、また、具体的に計算をせずに、出力バッファのスリューレート機能が有効なのか、無効なのかを論理的に判定することができる。
【００７３】
これにより、従来のLSIテスタのバイナリサーチを使用したテスト手法では、多くのテスト時間を必要としていたが、本回路を適用することによりスリューレート機能のテストを論理的にテストすることができ、テストコストを削減できる、という効果が期待できる。
【００７４】
（変形例）                                                                      （第１の変形例）                                                                上記実施の形態では、遅延回路２（２１１）は、遅延回路１（２１０）からの出力信号３０５を、上記第２の時間から第１の時間減算した時間遅延させているが、本発明はこれに限定されるものではなく、入力信号Ｉ（３０２）を、上記第２の時間遅延させるようにしてもよい。
【００７５】
（第２の変形例）                                                                ところで、前述した実施の形態では、出力バッファ５５１のスリューレート機能が正常か否か判断するためであれば、図２及び図３を比較して理解されるように、保持回路３の出力信号３０７の状態を見れば足りる。即ち、スリューレート機能が正常でなければ（図２参照）、保持回路３の出力信号３０７はHigh状態であるのに対し、スリューレート機能が正常であれば（図３参照）、保持回路３の出力信号３０７はLow状態である。よって、保持回路３からの出力信号を見れば、スリューレート機能が正常か否かを判断することができる。
【００７６】
しかし、上記実施の形態では、保持回路３（２１２）及び遅延回路１（２１０）ばかりではなく、保持回路４（２１３）及び遅延回路２（２１１）も備えている。これは、上記効果を得ることに加えて、保持回路１（２０１）、保持回路２（２０２）が正常に機能しないことがあることに鑑みたものである。即ち、保持回路１（２０１）、保持回路２（２０２）が正常に機能していなければ、入力信号Ｉ（３０２）が立ち上がらず、よって、出力バッファ１（５５１）のスリューレート機能が正常でなくとも、上記タイミングで保持回路３（２１２）が出力した信号は、Low状態となっており、出力バッファ１（５５１）のスリューレート機能が正常であると判定されることになる。一方、保持回路１（２０１）、保持回路２（２０２）が正常に機能していなければ、上記タイミングで保持回路４（２１３）が出力した信号は、Low状態となる。
【００７７】
そこで、上記実施の形態では、保持回路４（２１３）が出力した信号がHigh状態である場合に、保持回路３（２１２）が出力した信号は、Low状態かHigh状態かによって、スリューレート機能の正常・異常を判定するようにしている。
【００７８】
よって、保持回路１（２０１）、保持回路２（２０２）が正常に機能することを前提とすれば、本発明は、保持回路４（２１３）及び遅延回路２（２１１）を省略することも可能である。即ち、図５に示すように、信号状態報知回路を、保持回路４（２１３）及び遅延回路２（２１１）を省略し、保持回路３（２１２）及び遅延回路１（２１０）のみを備えるようにしてもよい。
【００７９】
（第３の変形例）                                                                そして、上記第２の変形例を更に応用して、図６に示すように、複数の出力バッファ５５０Ｎ１〜５５０Ｎｎ各々に対して、上記第２に変形例における信号状態報知回路１００Ｍ１〜１００Ｍｎを備え、信号状態報知回路１００Ｍ１〜１００Ｍｎの保持回路３（２１２）の出力信号をＯＲ回路に入力するようにしてもよい。
【００８０】
即ち、スリューレート機能が正常であれば、図３に示すように、信号状態報知回路１００Ｍ１〜１００Ｍｎの保持回路３（２１２）の出力信号は、Low状態であり、よって、全ての出力バッファ５５０Ｎ１〜５５０Ｎｎが正常であれば、ＯＲ回路の出力はLow状態であるのに対し、出力バッファ５５０Ｎ１〜５５０Ｎｎの内の何れか正常でなければ、保持回路３（２１２）の出力信号はHigh状態となり、ＯＲ回路の出力もHigh状態となる。よって、スリューレート機能の正常・異常を判定することができる。
【００８１】
（第４の変形例）                                                                前述した実施の形態では、入力した信号を、上記時間遅延させて出力する遅延回路を備えるようにしているが、本発明はこれに限定されるものではなく、上記遅延回路１（２１０）に代えて、例えば、図６に示すように、上記経過時に信号を発生させる信号発生回路２１０Ｍで構成するようにしてもよい。
【００８２】
即ち、信号発生回路２１０Ｍは、所定の周波数（システムクロックclkよりも高い周波数）のクロック信号を発生させるクロック発生回路２１０Ｍ１と、入力信号Ｉ（３０２）とクロック発生回路２１０Ｍ１からのクロック信号とが入力され、クロック発生回路２１０Ｍ１からのクロック信号を、上記入力信号Ｉ（３０２）の変化開始時からカウントし、当該変化開始時から上記第１の時間に対応する数までカウントしたとき、出力信号３０５を保持回路３に入力するカウンタ２１０Ｍ２と、を備えるようにしてもよい。なお、遅延回路２（２１１）に代えて上記と同様の構成の信号発生回路を備える。
【００８３】
（第５の変形例）                                                                上記第４の変形例では、遅延回路１（２１０）及び遅延回路２（２１１）に代えて信号発生回路を備えるものであるが、本発明はこれに限定されるものではなく、図８に示すように、遅延回路１（２１０）のみを、上記信号発生回路２１０Ｍで代替するようにしてもよい。
【符号の説明】
【００８４】
１００Ｎ１〜１００Ｎｎ    信号状態報知回路（信号状態報知装置）
５５０Ｎ１〜５５０Ｎｎ    出力バッファ（変化回路）
２１０  遅延回路（保持信号発生手段、第１の保持信号発生手段）
２１１  遅延回路（第２の保持信号発生手段）
２１２  保持回路（信号状態報知手段、第１の信号状態報知手段）
２１２  保持回路（第２の信号状態報知手段）
２１４、２１９、２１５、２１６  ＡＮＤ回路（判定信号出力手段）
２１７、２１８  保持回路（判定信号出力手段）
【図１】
2010237080.tif 000003
【図２】
2010237080.tif 000004
【図３】
2010237080.tif 000005
【図４】
2010237080.tif 000006
【図５】
2010237080.tif 000007
【図６】
2010237080.tif 000008
【図７】
2010237080.tif 000009
【図８】
2010237080.tif 000010
【図９】
2010237080.tif 000011
【図１０】
2010237080.tif 000012
【図１１】
2010237080.tif 000013
【図１２】
2010237080.tif 000014