(57)【要約】      （修正有）【課題】フレームレートの向上のために隣接する複数の走査線を同時駆動する場合に生じるラインごとの明暗パターンの発生を防止して画質の向上を図る。【解決手段】１水平ライン期間に複数の走査線を同時駆動して走査を行うと共に、フレーム周期に応じた周期で同時駆動する上記複数の走査線の組み合わせを変更する。このような同時駆動する複数のラインの組み合わせの変更により、或るフレームの表示時に「明」とされていたラインは他のフレームの表示時には「暗」となるようにでき、「明」「暗」が相殺されて明暗パターンが知覚されないようにできる。また上記によれば、フレーム周期に応じた期間内（網膜への蓄積時間内）にて画素重心をずらすことができ、いわばインターレース方式のような走査手法を実現できる。この結果、単に複数ラインを同時駆動する場合には低下してしまうことになる垂直方向の解像度感の向上を図ることができる。【選択図】図９
2010271365.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数の信号線とを有する表示部と、上記表示部における上記走査線を駆動して上記信号線の駆動による信号書込の行われる水平ラインを選択する走査線駆動部と、入力画像信号に基づき上記複数の信号線を駆動することで上記表示部による画像表示を行わせる信号線駆動部とを備える表示パネル部に対して制御を行う表示制御装置であって、
１水平ライン分の画像信号が表示出力されるべき１水平ライン期間において隣接する複数の走査線を同時に駆動させることで隣接複数画素に同一画素値が書き込まれるようにし且つ、同時駆動される上記複数の走査線の組み合わせが入力画像信号のフレーム周期に応じた周期で変更されるように上記走査線駆動部を制御する走査制御部を備える
表示制御装置。
【請求項２】
さらに、入力映像信号に基づき得られるフレーム画像の偶数番目の水平ライン又は奇数番目の水平ラインを間引きして上記信号線駆動部に出力するライン間引き処理部を備えると共に、
上記走査制御部は、
同時駆動される上記複数の走査線の組み合わせが上記フレーム周期で交互に変更されるように上記走査線駆動部を制御し、
さらに、上記ライン間引き処理部による偶数番目の水平ラインの出力、奇数番目の水平ラインの出力が上記フレーム周期で交互に切り替えられるように制御を行う第１の偶数／奇数ライン出力切替制御部を備える
請求項１に記載の表示制御装置。
【請求項３】
上記表示部には複数の表示領域が設定されて、上記走査線駆動部は上記表示領域ごとに独立して上記走査線を駆動するように構成され且つ上記信号線駆動部は上記表示領域ごとに独立して上記信号線を駆動するように構成されており、
入力映像信号に基づき得られるフレーム画像信号を上記表示領域ごとの画像信号に分割する画像分割処理部をさらに備え、
上記ライン間引き処理部は、
上記画像分割処理部により得られた上記表示領域ごとの画像信号ごとに独立してライン間引き処理を行って上記信号線駆動部に出力するように構成され、
上記走査制御部は、
上記表示領域ごとに独立して、１水平ライン分の画像信号が表示出力されるべき１水平ライン期間において隣接する複数の走査線が同時に駆動され且つ同時駆動される上記複数の走査線の組み合わせが上記フレーム周期で交互に変更されるように上記走査線駆動部を制御する
請求項２に記載の表示制御装置。
【請求項４】
上記表示部は、入力映像信号に基づき得られるフレーム画像信号の水平ライン数の２倍の数による上記走査線を有しており、
上記入力映像信号に基づき得られるフレーム画像信号を水平ライン順次で上記信号線駆動部に出力する通常出力と、上記フレーム画像信号における隣接する２つの水平ラインの各組について画素単位でそれぞれの信号値の平均値を計算しその結果を上記信号線駆動部に出力する平均値出力との切り替えを行うように構成された通常出力／平均値出力切替処理部をさらに備えると共に、
上記走査制御部は、
同時駆動される上記複数の走査線の組み合わせが上記フレーム周期で交互に変更されるように上記走査線駆動部を制御する
請求項１に記載の表示制御装置。
【請求項５】
上記信号線駆動部による上記信号線の駆動極性を正／負交互とするように制御を行う駆動極性制御部をさらに備える
請求項１に記載の表示制御装置。
【請求項６】
さらに、入力映像信号に基づき得られるフレーム画像信号の偶数番目の水平ライン又は奇数番目の水平ラインを間引きして上記信号線駆動部に出力するライン間引き処理部を備えると共に、
上記走査制御部は、
４つの連続するフレーム画像を１組としたとき、各組における１番目のフレーム画像の表示時と２番目のフレーム画像の表示時との間、及び３番目のフレーム画像の表示時と４番目のフレーム画像の表示時との間において、同時駆動される上記複数の走査線の組み合わせが変更されるように上記走査線駆動部を制御し、
さらに、上記ライン間引き処理部による偶数番目の水平ラインの出力、奇数番目の水平ラインの出力の切り替えが、上記１番目のフレーム画像の表示時と上記２番目のフレーム画像の表示時との間、及び上記３番目のフレーム画像の表示時と上記４番目のフレーム画像の表示時との間でそれぞれ行われるように制御を行う第２の偶数／奇数ライン出力切替制御部を備える
請求項５に記載の表示制御装置。
【請求項７】
さらに、入力映像信号に基づき得られるフレーム画像信号について、その偶数番目の水平ライン又は奇数番目の水平ラインを間引きした結果を２回連続して上記信号線駆動部に出力するように構成されたライン間引き・２度出し処理部を備えると共に、
上記走査制御部は、
同時駆動される上記複数の走査線の組み合わせが、１フレーム分の走査が２回行われるごとに変更されるように上記走査線駆動部を制御し、
さらに、上記ライン間引き・２度出し処理部による偶数番目の水平ラインの出力、奇数番目の水平ラインの出力が、１フレーム分の走査が２回行われるごとに切り替えられるように制御を行う第３の偶数／奇数ライン出力切替制御部を備える
請求項５に記載の表示制御装置。
【請求項８】
入力映像信号に基づき得られるフレーム画像について、複数のフレーム画像間の相関性を評価する評価部と、
入力映像信号に基づき得られたフレーム画像信号の偶数番目の水平ライン又は奇数番目の水平ラインを間引きして上記信号線駆動部に出力する単純ライン間引き処理と、入力映像信号に基づき得られたフレーム画像信号についてその偶数番目の水平ライン又は奇数番目の水平ラインを間引きした結果を２回連続して上記信号線駆動部に出力するライン間引き２度出し処理と、入力映像信号に基づき得られたフレーム画像信号を水平ライン順次で上記信号線駆動部に出力する通常出力とを、択一的に実行するように構成された単純間引き／間引き２度出し／通常出力択一実行部とをさらに備えると共に、
上記走査制御部は、
同時駆動される上記複数の走査線の組み合わせが、４つの連続するフレーム画像を１組としたとき各組における１番目のフレーム画像の表示時と２番目のフレーム画像の表示時との間、及び３番目のフレーム画像の表示時と４番目のフレーム画像の表示時との間において変更されるように上記走査線駆動部を制御する第１の制御モードによる走査制御と、同時駆動される上記複数の走査線の組み合わせが１フレーム分の走査が２回行われるごとに変更されるように上記走査線駆動部を制御する第２の制御モードによる走査制御と、上記走査線が１本順次で駆動されるように上記走査線駆動部を制御する第３の制御モードによる走査制御とを、択一的に実行するように構成され、
さらに、上記単純間引き／間引き２度出し／通常出力択一実行部による偶数番目の水平ラインの出力、奇数番目の水平ラインの出力の切り替えが上記１番目のフレーム画像の表示時と上記２番目のフレーム画像の表示時との間及び上記３番目のフレーム画像の表示時と上記４番目のフレーム画像の表示時との間でそれぞれ行われるように制御する第１の制御モードによる偶数／奇数ライン出力切替制御と、上記単純間引き／間引き２度出し択一実行部による偶数番目の水平ラインの出力、奇数番目の水平ラインの出力の切り替えが１フレーム分の走査が２回行われるごとに行われるように制御する第２の制御モードによる偶数／奇数ライン出力切替制御とを択一的に実行するように構成された第４の偶数／奇数ライン出力切替制御部と、
上記評価部による評価結果に基づいて、上記単純間引き／間引き２度出し／通常出力択一実行部が上記単純ライン間引き処理を行い且つ上記走査制御部が上記第１の制御モードによる走査制御を行い且つ上記第４の偶数／奇数ライン出力切替制御部が上記第１の制御モードによる偶数／奇数ライン出力切替制御を行う第１の駆動モードと、上記単純間引き／間引き２度出し／通常出力択一実行部が上記ライン間引き２度出し処理を行い且つ上記走査制御部が上記第２の制御モードによる走査制御を行い且つ上記第４の偶数／奇数ライン出力切替制御部が上記第２の制御モードによる偶数／奇数ライン出力切替制御を行う第２の駆動モードと、上記単純間引き／間引き２度出し／通常出力択一実行部が上記通常出力を行い且つ上記走査制御部が上記第３の制御モードによる走査制御を行う通常駆動モードとの間で切り換えが行われるように上記単純間引き／間引き２度出し／通常出力択一実行部及び上記走査制御部及び上記第４の偶数／奇数ライン出力切替制御部に対する指示を行う駆動モード切替指示部とを備える
請求項５に記載の表示制御装置。
【請求項９】
さらに、上記第１の駆動モード時と上記第２の駆動モード時と上記通常駆動とで上記入力映像信号のフレームレートを切り替える入力フレームレート切替処理部を備える
請求項８に記載の表示制御装置。
【請求項１０】
上記入力映像信号のフレームレートは、上記第１の駆動モード時に対応したフレームレートに設定されており、
上記入力フレームレート切替処理部は、
上記第１の駆動モード時には上記入力映像信号のフレームレートを非切り替えとし、上記第２の駆動モード時には上記入力映像信号における連続する２つのフレーム画像の平均を１つのフレーム画像として統合して上記入力映像信号のフレームレートが１／２となるようにし、上記通常駆動モード時には上記入力映像信号における連続する４つのフレーム画像の平均を１つのフレーム画像として統合して上記入力映像信号のフレームレートが１／４となるようにする
請求項９に記載の表示制御装置。
【請求項１１】
入力映像信号に基づき得られるフレーム画像について、複数のフレーム画像間の相関性を評価する評価部をさらに備え、
上記走査制御部は、
１水平ライン分の画像信号が表示出力されるべき１水平ライン期間において隣接する複数の走査線が同時に駆動され且つ、同時駆動される上記複数の走査線の組み合わせがフレーム周期に応じた周期で変更されるように上記走査線駆動部を制御する複数ライン同時駆動モードによる走査制御と、上記走査線が１本順次で駆動されるように上記走査線駆動部を制御する通常駆動モードによる走査制御とを択一的に実行するように構成されており、
上記評価部による評価結果に基づいて、上記複数ライン同時駆動モードによる走査制御と上記通常駆動モードによる走査制御との切り替えが行われるように上記走査制御部に対する指示を行う駆動モード切替指示部をさらに備える
請求項１に記載の表示制御装置。
【請求項１２】
複数の走査線と複数の信号線とを有する表示部と、上記表示部における上記走査線を駆動して上記信号線の駆動による信号書込の行われる水平ラインを選択する走査線駆動部と、入力画像信号に基づき上記複数の信号線を駆動することで上記表示部による画像表示を行わせる信号線駆動部とを備える表示パネル部に対して制御を行う表示制御方法であって、
１水平ライン分の画像信号が表示出力されるべき１水平ライン期間において隣接する複数の走査線を同時に駆動させることで隣接複数画素に同一画素値が書き込まれるようにし且つ、同時駆動される上記複数の走査線の組み合わせがフレーム周期に応じた周期で変更されるように上記走査線駆動部を制御する
表示制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の走査線と複数の信号線とを有する表示部を有して画像表示を行う表示パネル部に対して制御を行う表示制御装置とその方法とに関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２００７−２１２５７１号公報
【特許文献２】特開２００７−２８６３８１号公報
【背景技術】
【０００３】
例えば液晶ディスプレイや有機ＥＬ(Electro Luminescence)ディスプレイ、プラズマディスプレイ、ＦＥＤ(電界放電ディスプレイ)などといったいわゆるフラットパネルディスプレイ（以下ＦＰＤと略称)が広く普及している。
これらＦＰＤでは、水平方向及び垂直方向の画素を固定的に配列して画像表示を行う、固定画素方式が採用されている。
【０００４】
現状において、ＦＰＤは、例えば従来のＣＲＴ(Cathode Ray Tube)ディスプレイなどと比較して動画像の画質が充分ではなく、その改善が望まれている。例えば動画表示時の問題としては、いわゆる動きボケや、多重像として認識されるジャーキネスなどが挙げられる。
これらの問題は、画面切り替え応答速度の遅さや、特に液晶ディスプレイの場合はホールド型表示であることに起因する。ホールド型表示においては、１フレーム期間において同じ画像が表示され続けるのに対し、観測者は表示された物体が動いていると判断して物体の進行方向に視線を移動させるため、実際の表示位置と視点位置とにずれが生じ、このずれが網膜に蓄積されてボケとして認識されてしまう。
【０００５】
このように動きボケなどの動画質悪化の要因は、画像表示にあたっての時間再現性の低さにある。このため、動画質の向上を図るには、より高いフレームレートを実現して、時間再現性の向上を図ることが有効な手段となる。
【０００６】
より高いフレームレートを実現するための手法としては、例えば図３２に示すようにして、隣接する複数の走査線を同時に駆動するという手法を挙げることができる。具体的には、通常は１水平ライン期間につき１本の走査線を駆動するところを、複数の走査線を同時に駆動するというものである。
この図３２の例では、１水平ライン期間につき隣接する２本の走査線を同時駆動する場合を示している。すなわち、この場合は、１番目の水平ライン期間にはライン０とライン１の同時駆動、２番目の水平ライン期間にはライン２とライン３の同時駆動、３番目の水平ライン期間にはライン４とライン５の同時駆動、４番目の水平ライン期間にはライン６よライン７の同時駆動・・・を繰り返していくようにされる。
【０００７】
このように複数の走査線を同時駆動することで、１フレーム分の走査に必要な時間は短縮化され、その結果としてフレームレートの向上が図られる。例えば図３２の例では、１フレーム分の走査に要する時間は通常の１／２に短縮化され、よってフレームレートとしては通常の２倍に高めることができる。
【０００８】
なお、関連する従来技術については上記の各特許文献を挙げることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、図３２で説明したような複数ライン同時駆動によるフレームレートの向上を図る場合には、図３３に示されるような「明」「暗」による縞模様が観測者に知覚されてしまうことが問題となる。
具体的に、図３２で説明した２ライン同時駆動の手法を採った場合には、図３３に示されるように、順次走査される各２ラインの組のうち上側のラインで「暗」、下側のラインで「明」が知覚されてしまう。
このような明暗のパターンは、隣接する各ライン間でのクロストークに起因して生じるものとなる。
【００１０】
図３４は、このような明暗パターンが発生する原理（クロストークの発生原理）の一例について説明するための図であり、表示パネルに形成される画素回路の一部（この場合は水平ライン０〜水平ライン３における２垂直ライン分の画素部分）を示している。
確認のために述べておくと、先の図３２で説明したような２ライン順次の走査が行われる場合、先ずは「ライン０・ライン１」の組の同時駆動によってこれらのラインにおける各画素のスイッチング素子が全てオンとされ、その状態で各画素への信号値の書込が行われることで各画素のコンデンサに信号値に応じた電圧が保持される。その後、これら「ライン０・ライン１」の組の駆動電圧の印加が停止されて上記各スイッチング素子がオフとされた上で、「ライン２・ライン３」の組の同時駆動によってこれらのラインにおける各画素のスイッチング素子がオンとされ、同様に信号値の書込が行われる。このような動作の繰り返しにより、２ライン順次の走査が実現される。
【００１１】
このとき、図３４に示されるようにして垂直方向に隣接する各画素のコンデンサ間に寄生容量があると、例えば「ライン０・ライン１」の組の走査後の「ライン２・ライン３」の組の走査時にこれらのラインへの信号値の書込が行われた際に、これらの書込電圧が、既にスイッチング素子がオフの状態とされているライン１に飛び込んでしまう。この際、「ライン２・ライン３」への書込電圧は、理論的にはライン０にも飛び込むものとなるが、より遠い側となるライン０への飛び込みはライン１への飛び込みと比較して極めて小さく、実際にはライン１への飛び込みのみが生じるものとみなすことができる。このことから、相対的にライン０は「暗」、ライン１は「明」となってしまう。
このような隣接ラインからの書込電圧の飛び込みは各ラインの組において同様に生じる。この結果、先の図３２で説明した２ライン同時駆動を行う際には、図３３に示したような明→暗→明→暗・・・のパターンが発生するものとなってしまう。
【００１２】
上記のようにしてフレームレートの向上（動画質の向上）にあたって単に１水平ライン期間に隣接する複数の走査線を同時駆動するという手法を採るのみでは、表示画像に明暗による縞模様が発生し、かえって画質の劣化を招いてしまう。
本発明の課題は、１水平ライン期間に隣接する複数の走査線を同時駆動することによるフレームレートの向上を図る上で、このような明暗による縞模様の発生を防止して、画質の向上が図られるようにすることにある。
【課題を解決するための手段】
【００１３】
上記課題の解決にあたり、本発明では表示制御装置として以下のように構成することとした。
すなわち、本発明の表示制御装置は、複数の走査線と複数の信号線とを有する表示部と、上記表示部における上記走査線を駆動して上記信号線の駆動による信号書込の行われる水平ラインを選択する走査線駆動部と、入力画像信号に基づき上記複数の信号線を駆動することで上記表示部による画像表示を行わせる信号線駆動部とを備える表示パネル部に対して制御を行う表示制御装置であって、１水平ライン分の画像信号が表示出力されるべき１水平ライン期間において隣接する複数の走査線を同時に駆動させることで隣接複数画素に同一画素値が書き込まれるようにし且つ、同時駆動される上記複数の走査線の組み合わせが入力画像信号のフレーム周期に応じた周期で変更されるように上記走査線駆動部を制御する走査制御部を備えるものである。
【００１４】
上記のようにして本発明では、１水平ライン期間に複数の走査線（ライン）を同時駆動して走査を行うと共に、フレーム周期に応じた周期で同時駆動する上記複数の走査線の組み合わせを変更するものとしている。例えば、同時駆動する走査線の組み合わせを「０・１」「２・３」「４・５」・・・とする状態と、「０」「１・２」「３・４」・・・とする状態とで変更するといったものである。
同時駆動する複数のラインの組み合わせを変更すれば、それぞれの組み合わせによる駆動時にて発生する明暗パターンは異なるものとでき、これにより或るフレームの表示時に「明」とされていたラインは他のフレームの表示時には「暗」となるようにでき、結果、これらの「明」「暗」が相殺されて、明暗パターンが知覚されないようにできる。
また、上記のようにしてフレーム周期に応じた周期で同時駆動する上記複数のラインの組み合わせを変更することによれば、フレーム周期に応じた期間内（網膜への蓄積時間内）にて画素重心をずらすことができ、いわばインターレース方式のような走査手法を実現できる。この結果、単に複数ラインを同時駆動する場合には低下してしまうことになる垂直方向の解像度感の向上を図ることができる。
【発明の効果】
【００１５】
上記のようにして本発明によれば、１水平ライン期間に複数の走査線を同時駆動することによるフレームレートの向上を図る上で、従来問題となっていた明暗パターン（縞模様）の発生の防止を図ることができる。
またこれと共に、単に１水平ライン期間に複数の走査線を同時駆動する場合よりも垂直方向の解像度感の向上を図ることができる。
これらの点より、本発明によればフレームレートの向上に伴う動画質の向上、及びラインごとの明暗による縞模様の発生の防止による画質の向上、及び垂直方向の解像度感の向上による画質の向上が図られる。
【図面の簡単な説明】
【００１６】
【図１】実施の形態の表示装置が備える表示パネルの構成を示した図である。
【図２】第１の実施の形態の走査線の駆動手法（複数ライン同時駆動・同時駆動ラインの組み合わせ変更のみ）について説明するための図である。
【図３】偶数ライン／奇数ラインの間引き表示も含めた第１の実施の形態としての駆動手法について説明するための図である。
【図４】通常駆動を行った場合のフレームレートと第１の実施の形態としての駆動を行った場合のフレームレートとを比較した図である。
【図５】第１の実施の形態の表示装置の内部構成を示した図である。
【図６】第１の実施の形態の表示装置が備える映像信号処理部の内部構成を示した図である。
【図７】第１の実施の形態の場合の各走査線の駆動波形を示した図である。
【図８】第２の実施の形態としての駆動手法について説明するための図である。
【図９】同じく、第２の実施の形態としての駆動手法について説明するための図である。
【図１０】領域分割駆動と２ライン同時駆動との組み合わせ駆動を行った場合のラインごとの明暗パターンを示した図である。
【図１１】第２の実施の形態の表示装置の内部構成を示した図である。
【図１２】第２の実施の形態の表示装置が備える映像信号処理部の内部構成を示した図である。
【図１３】第２の実施の形態の場合の各走査線の駆動波形（余剰ラインが生じない組み合わせによる２ライン同時駆動時）を示した図である。
【図１４】第２の実施の形態の場合の各走査線の駆動波形（余剰ラインが生じる組み合わせによる２ライン同時駆動時）を示した図である。
【図１５】第３の実施の形態の駆動手法として、単純に１入力画素を２表示画素にあてはめる場合の駆動手法について説明するための図である。
【図１６】第３の実施の形態の駆動手法として、隣接する２入力画素の平均値を２表示画素にあてはめる場合の駆動手法について説明するための図である。
【図１７】第３の実施の形態の駆動手法により得られる作用について説明するための図である。
【図１８】第３の実施の形態の表示装置が備える映像信号処理部の内部構成を示した図である。
【図１９】通常の両極性駆動について説明するための図である。
【図２０】両極性駆動を行う場合にＥＶＥＮフレーム／ＯＤＤフレームの交互の切り替えを行うことにより生じる問題点について説明するための図である。
【図２１】両極性駆動を行う場合にＥＶＥＮフレーム／ＯＤＤフレームをフレーム周期で交互に切り替えたときの各フレームと駆動極性との関係を示した図である。
【図２２】第４の実施の形態としての駆動手法について説明するための図である。
【図２３】第４の実施の形態の表示装置が備える映像信号処理部の内部構成を示した図である。
【図２４】第４の実施の形態の場合における各フレームとＥ／Ｏ切替え信号及び極性指示信号の各波形との関係を示した図である。
【図２５】第５の実施の形態としての駆動手法について説明するための図である。
【図２６】第５の実施の形態の表示装置の内部構成について説明するための図である。
【図２７】第５の実施の形態の場合における各フレームとＥ／Ｏ切替え信号及び極性指示信号の各波形との関係を示した図である。
【図２８】第６の実施の形態の表示装置の内部構成を示した図である。
【図２９】第６の実施の形態の表示装置が備える映像信号処理部の内部構成を示した図である。
【図３０】第６の実施の形態の表示装置が備える映像評価回路の内部構成を示した図である。
【図３１】信号線を所定複数本の組ごとに分割駆動する変形例としての表示装置の構成について説明するための図である。
【図３２】複数の走査線を同時駆動する従来例としての駆動手法について説明するための図である。
【図３３】ラインごとの明暗パターンの例示した図である。
【図３４】２ライン同時駆動を行う場合にライン間で生じるクロストークの発生原理の一例について説明するための図である。
【発明を実施するための形態】
【００１７】
以下、発明を実施するための形態（以下実施の形態とする）について説明していく。
なお、説明は以下の順序で行うものとする。
＜１．第１の実施の形態＞
[1-1.表示パネルの構成]
[1-2.第１の実施の形態としての駆動手法]
[1-3.表示装置の構成]
＜２．第２の実施の形態＞
[2-1.第２の実施の形態としての駆動手法]
[2-2.表示装置の構成]
＜３．第３の実施の形態＞
[3-1.第３の実施の形態としての駆動手法]
[3-2.表示装置の構成]
＜４．第４の実施の形態＞
[4-1.両極性駆動について]
[4-2.第４の実施の形態としての駆動手法]
[4-3.表示装置の構成]
＜５．第５の実施の形態＞
[5-1.第５の実施の形態としての駆動手法]
[5-2.表示装置の構成]
＜６．第６の実施の形態＞
[6-1.第６の実施の形態としての駆動手法]
[6-2.表示装置の構成]
＜７．変形例＞
【００１８】
＜１．第１の実施の形態＞
[1-1.表示パネルの構成]
図１は、実施の形態の表示装置が備える表示パネルの構成を示している。
後にその全体構成について説明する実施の形態としての表示装置は、アクティブマトリクス方式による液晶ディスプレイ装置とされる。図１はこのような液晶ディスプレイ装置とされる実施の形態の表示装置が備える液晶表示パネルの構成を示したものである。
【００１９】
図示するようにこの場合の表示パネルは、画素アレイ１と共に、ゲートドライバ２、及びソースドライバ３を備えている。
画素アレイ１は、複数の走査線とこれら走査線と直交する複数の信号線とが形成され且つそれらの交点ごとに電圧保持容量としてのコンデンサＣとスイッチング素子Ｑとの組が形成された、素子基板を有する。図示は省略したが、この画素アレイ１には、上記素子基板と対向する位置に対向基板が設けられ、これら素子基板と対向基板との間に液晶が充填されて構成される。
この画素アレイ１において、上記のように走査線と信号線との各交点に設けられる１つのコンデンサＣとスイッチング素子Ｑの組が、１つの画素Ｐとなる。
【００２０】
この場合、上記スイッチング素子Ｑとしては電界効果トランジスタ（ＦＥＴ）が用いられ、スイッチング素子Ｑのゲートは走査線と接続され、ソースが信号線と接続され、さらにドレインが上記コンデンサＣと接続されている。
【００２１】
また、図１に示す表示パネルにおいて、ゲートドライバ２は、上記画素アレイ１に形成された走査線を駆動するために設けられる。
またソースドライバ３は上記信号線を駆動するために設けられる。
【００２２】
上記ゲートドライバ２が或る走査線（走査線αとする）に対し電圧印加を行う（オンとする）ことで、走査線αに対して接続されたスイッチング素子Ｑがオンとされ、これによって該走査線α上に配列される各画素ＰのコンデンサＣへの電荷蓄積が可能な状態が得られる（アクティブ状態）。つまり、このようにゲートドライバ２により走査線αがアクティブとされた状態において、ソースドライバ２が入力画像信号に応じた値により各信号線を駆動することで、走査線α上に配列される各画素Ｐに所望の信号値を書き込むことができる。
【００２３】
ここで、各走査線については、図のようにゲートラインとも称する。或いは、走査線は水平ラインとも称する。
ここでは、画素アレイ１における最も上側に位置する走査線をＮｏ.０として、各走査線のナンバリングを行っている。
また、図示は省略したが、信号線についてはソースライン、或いは垂直ラインと称し、紙面の最も左側に位置する信号線をＮｏ.０としてナンバリングを行う。
本実施の形態において、画素アレイ１に形成される画素Ｐの数は、水平方向画素数１９２０×垂直方向画素数１０８０である。すなわち、垂直ラインはＮｏ.０〜Ｎｏ.１９１９まで、水平ラインはＮｏ.０〜Ｎｏ.１０７９までとなる。
【００２４】
[1-2.第１の実施の形態としての駆動手法]
〜複数ライン同時駆動・同時駆動ラインの組み合わせの変更〜
図２は、第１の実施の形態としての駆動手法について説明するための図である。なお図２において、図２（ａ）においては図１に示した画素アレイ１に形成されるゲートライン（水平ライン）０〜７までを抽出して示し、図２（ｂ）ではゲートライン０〜８までを抽出して示している。
本実施の形態としても、先の図３２にて説明した従来手法と同様に、フレームレートの向上を図るにあたっては、１水平ライン期間内に複数ラインを同時駆動するという手法を採る。
但し、本実施の形態では、単に複数ラインを同時駆動するものではなく、これら図２（ａ）（ｂ）に示されるように、同時駆動する複数ラインの組み合わせを順次変更するという手法を採るものとしている。
具体的にこの場合は、１水平ライン期間内に同時駆動するライン数は２ラインとし、且つ、フレーム周期で（１フレームごとに）同時駆動するラインの組み合わせを変更する。
ここで、本明細書において、「フレーム周期」は、入力画像信号のフレーム周期であり、従って入力映像信号から得られる同期信号に基づいたフレーム周期である。
【００２５】
より具体的には、図２（ａ）に示すように、最初のフレーム期間においては「ライン０・ライン１」の組、「ライン２・ライン３」の組、「ライン４・ライン５」の組、「ライン６・ライン７」の組・・・を同時駆動するラインの組として、それらを１組ずつ順次に駆動していく。
そして、次のフレーム期間においては、図２（ｂ）のようにして、同時駆動するラインの組を「ライン１・ライン２」「ライン３・ライン４」「ライン５・ライン６」「ライン７・ライン８」・・・に変更し、それらを１組ずつ順次駆動していく。
【００２６】
なお、このように複数ラインを同時駆動する手法を採る場合、画素アレイ１における水平ライン数や同時駆動するライン数の設定によって、同時駆動できない余剰のライン（つまり同時駆動ライン数として設定したライン分の同時駆動ができない部分）が発生する場合がある。本例の場合、画素アレイ１における水平ライン数は偶数で且つ同時駆動するライン数は「２」であるので、図２（ｂ）に示す駆動を行う場合に同時駆動できないラインが生じることになる（図中のライン０と図示は省略したライン１０７９）。これら余剰のラインについては単体で駆動する。或いは、同時駆動するライン数が３以上とされて、余剰ラインの数が２以上となる場合には、それらの余剰ラインを同時駆動することもできる。
また、上記の説明からも理解されるように、特に水平ライン数が奇数である場合には、同時駆動するラインの組み合わせとしては「余剰ラインが生じない組み合わせ」が存在しない場合があり、従ってその場合は同時駆動するラインの組み合わせが全て「余剰ラインが生じる組み合わせ」となる。つまりこの場合には、それらの「余剰ラインが生じる組み合わせ」の間で同時駆動するラインの組み合わせを変更することになる。
【００２７】
このように１水平ライン期間において複数ラインを同時駆動する場合において、フレーム周期で同時駆動するラインの組み合わせを順次変更するものとすれば、先の図３３に示したようなラインごとの明暗パターンの発生を防止することができる。このことは、図２（ａ）に示す駆動を行った場合に生じる明暗パターンと、図２（ｂ）に示す駆動を行った場合に生じる明暗パターンとが互い異なることを考慮すれば明らかである。すなわち、図２（ａ）に示す駆動を行った場合、明暗パターンは、先の図３３に示したものと同様に、ライン０から順に明→暗→明→暗・・・の繰り返しとなるが、図２（ｂ）に示す駆動を行った場合には、明暗パターンはその逆の暗→明→暗→明・・・とすることができる。この結果、この場合は２フレーム期間において各ラインでの明と暗とが相殺されて、観測者に明暗パターンによる縞模様が観測されないようにすることができる。
【００２８】
〜偶数ライン／奇数ラインの間引き表示〜
ここで、複数ラインを同時駆動する手法を採る場合は、垂直方向における解像度の低下は避けられないものとなる。例えば単純に考えて、２ライン同時駆動を行う場合には、垂直方向の解像度は１／２に低下してしまう。
【００２９】
そこで本実施の形態では、このような２ライン同時駆動時の垂直方向の解像度の低下を補うために、上記のような同時駆動ラインの組み合わせの変更を行うことに併せて、表示すべき画像側にも工夫を凝らすものとしている。
【００３０】
図３は、その具体的な手法について説明するための図である。
図３において、図３（ａ）では、比較として、複数ライン同時駆動を行わない通常駆動時における画像表示手法について示しており、図３（ｂ）では、第１の実施の形態としての駆動手法を示している。
【００３１】
先ず、図３（ａ）に示す通常駆動時には、入力画像（フレーム画像）の各水平ラインの信号値は画像アレイ１側におけるそれぞれ対応する水平ラインに対して１対１で書き込まれ、従って各フレーム期間においては、入力フレーム画像の全水平ライン分のデータが表示出力されることになる。
【００３２】
これに対し、２ラインを同時駆動する手法を採る場合は、入力画像の水平ライン数＝画素アレイ１の水平ライン数であることを前提としたときには、通常駆動時のように全水平ライン分のデータを表示するということはできず、従って表示画像の水平ライン数を１／２に半減させるようにする必要がある。
【００３３】
図３（ｂ）に示されるように、本実施の形態では、１枚目のフレーム画像（フレーム１）については、偶数（ＥＶＥＮ）ラインのみを間引き出力し、当該ＥＶＥＮラインの間引き出力における各ラインの信号値を２ライン１組の各同時駆動ラインにあてはめて表示出力を行う。具体的には、間引き処理により得たライン０の画像信号は「ライン０・ライン１」の組にあてはめ、ライン２の画像信号は「ライン２・ライン３」の組にあてはめるといったように、入力画像側と表示出力画像側との間で各ラインの垂直方向における順序の整合性が確保されるように、各同時駆動ラインの駆動タイミングと各ラインの信号値の書き込みタイミングとの対応がとられるようにする。
そして、２枚目のフレーム画像（フレーム２）については、基本的には奇数（ＯＤＤ）ラインのみを間引き出力し、当該ＯＤＤラインの間引き出力における各ラインの信号値を２ライン１組の各同時駆動ラインにあてはめて表示出力を行う。確認のために述べておくと、このようなＯＤＤラインの出力時においても、入力画像側と表示出力画像側との間で各ラインの垂直方向における順序の整合性が確保されるように、各ライン（走査線）の駆動タイミングと各ラインの信号値の書き込みタイミングとの対応がとられるようにする。
以降のフレーム画像についても同様に、ＥＶＥＮラインの間引き出力→ＯＤＤラインの間引き出力→ＥＶＥＮラインの間引き出力を交互に繰り返していく。
【００３４】
ここで、図３（ｂ）において、ＯＤＤラインの間引き画像を表示出力するフレーム期間としての、余剰ラインが生じる組み合わせでの同時駆動が行われるフレーム期間には、図中のライン０と共に、ライン１０７９が余剰ラインとなる。このとき、上記により説明したように各同時駆動ラインの組に対し各ＯＤＤラインの信号値をあてはめていくと、最後のライン１０７９の信号値は余剰ラインとしてのＮｏ．１０７９の走査線にしかあてはめられなくなる。このため、入力フレーム画像における最もＮｏ．の大きいＯＤＤラインの信号値については、上記のようにして最終的に残される１本の余剰ライン（最もラインＮｏ．の大きい走査線）の駆動時において書き込むものとする。
【００３５】
またこの場合、余剰ラインとしてのライン０に対しては、あてはめるべき信号値が存在しないことになる。つまり、このままではライン０は非表示とされてしまう。
そこで、このように余剰ラインが生じる組み合わせで２ラインを同時駆動する場合においては、入力画像のうちのＯＤＤラインを間引き出力すると共に、ライン０の信号値も出力する。その上で、このように出力されたライン０の信号値を、図のようにライン０に対して書き込むものとする。
【００３６】
上記のようにして第１の実施の形態では、同時駆動するラインの組み合わせをフレーム周期で交互に変更しつつ、入力フレーム画像のＥＶＥＮラインのみの書き込み（表示）／ＯＤＤラインの書き込みが同様にフレーム周期で交互に切り替えられるようにして行われるようにしている。このようにすることで、網膜への蓄積時間内において画素重心をずらすことができ、いわばインターレース方式のような表示手法を実現することができる。
これにより、単に複数ラインを同時駆動する手法とする場合には１／２に低減してしまう垂直方向の解像度感を補うことができる。換言すれば、単に複数ラインを同時駆動する手法を採る場合と比較して、垂直方向における解像度感の向上を図ることができ、その分画質の向上を図ることができるものである。
【００３７】
また本実施の形態では、ＯＤＤラインの表示時においては、ライン０の信号値も合わせて出力するものとし、該ライン０の信号値をライン０に対して書き込むものとしている。また、もう一方の余剰ラインであるライン１０７９についても間引き出力に基づいて単体で走査が行われるようにしている。
これにより余剰ラインが非表示とされてしまうことの防止が図られると共に、入力画像側と表示出力画像側との間で各ラインの垂直方向における順序の整合性が確保されるようにできる。
【００３８】
図４は、図３（ａ）に示した通常駆動を行った場合（図４（ａ））のフレームレートと、上記による第１の実施の形態としての駆動を行った場合（図４（ｂ））のフレームレートとを比較した図である。
図４（ａ）に示されているように、通常駆動時のフレームレートは６０Ｈｚ（６０ｆｐｓ）であるとする。
これに対し第１の実施の形態としての手法を採った場合には、２ラインの同時駆動と、図３（ｂ）に示したフレーム周期でのＥＶＥＮラインのみ／ＯＤＤラインのみの交互の間引き出力切り替えとによって、１フレーム分の入力画像の走査に要する時間長は通常駆動時の１／２に短縮化でき、結果、フレームレートは通常駆動時の６０Ｈｚに対して１２０Ｈｚ（１２０ｆｐｓ）に向上できる。
【００３９】
[1-3.表示装置の構成]
図５は、第１の実施の形態としての表示装置の内部構成を示した図である。
図示するようにして本実施の形態の表示装置には、先の図１に示した画素アレイ１、ゲートドライバ２、及びソースドライバ３と共に、映像信号処理部４、走査制御部５が備えられている。
【００４０】
先ず、映像信号処理部４には、入力映像信号が与えられる。
ここで、先の図４にて説明した通り、本実施の形態においてフレームレートは従来の６０ｆｐｓから１２０ｆｐｓに向上できる。これに対応して、この場合の上記入力映像信号はフレームレート＝１２０ｆｐｓによる信号を入力する。
【００４１】
映像信号処理部４は、入力映像信号についての同期分離処理、及び制御部５から供給されるＥＶＥＮ／ＯＤＤ切替え信号（以下、Ｅ／Ｏ切替え信号と称する）に基づくＥＶＥＮライン又はＯＤＤラインの間引き処理を行う。
【００４２】
図６は、映像信号処理部４の内部構成を示している。
映像信号処理部４内には、ライン間引き処理部６、ラインバッファ７、及び同期分離回路８が設けられている。
図５に示した入力映像信号は、図示するようにライン間引き処理部６、及び同期分離回路８に入力される。
同期分離回路８は、上記入力映像信号から垂直同期信号、水平同期信号の各同期信号を分離する。同期分離回路８により分離された同期信号は図１に示した制御部５に供給される。
【００４３】
ライン間引き処理部６は、制御部５から供給されるＥ／Ｏ切替え信号に基づき、入力映像信号から得られるフレーム画像信号の偶数番目の水平ラインのみの画像信号、又は奇数番目の水平ラインのみの画像信号とライン０の画像信号を出力する。
具体的には、上記Ｅ／Ｏ切替え信号によりＥＶＥＮラインの出力が指示された場合には、図中のラインバッファ７を用いて、入力映像信号から得られるフレーム画像信号のライン０,ライン２,ライン４・・・ライン１０７８の画像信号を順に出力する。また上記Ｅ／Ｏ切替え信号によりＯＤＤラインの出力が指示された場合には、図中のラインバッファ７を用いて入力映像信号から得られるフレーム画像信号のライン０と共にライン１,ライン３,ライン５・・・ライン１０７９の画像信号を順に出力する。
【００４４】
説明を図５に戻す。
制御部５は、映像信号処理部４（同期分離回路８）から供給される同期信号に基づき、先の図２にて説明した２ライン同時駆動とフレームごとの同時駆動ラインの組の変更とが行われるようにゲートドライバ２を制御する走査制御部としての機能と、先の図３（ｂ）にて説明したフレームごとのＥＶＥＮライン間引き出力／ＯＤＤライン間引き出力（＋ライン０の出力）の交互の切り替えが行われるようにするためのＥ／Ｏ切替え信号をライン間引き処理部６に対して供給する偶数／奇数ライン出力切替制御部としての機能を有する。
【００４５】
制御部５は、映像信号処理部４から供給される同期信号に基づく所定のタイミングで画素アレイ１における走査線の駆動、及び信号線の駆動が行われるようにするためのタイミング信号を供給する。
このとき、制御部５は、ゲートドライバ２に対して「ライン０・ライン１」の組、「ライン２・ライン３」の組、「ライン４・ライン５」の組、「ライン６・ライン７」の組・・・の順次同時駆動を指示するための情報と、「ライン０」の単体駆動、「ライン１・ライン２」の組、「ライン３・ライン４」の組、「ライン５・ライン６」の組・・・の順次同時駆動、及び「ライン１０７９」の単体駆動を指示するための情報とを、フレーム周期で交互に与える。換言すれば、余剰ラインが生じない組み合わせによる各２ラインの組の同時駆動を指示する情報と、余剰ラインが生じる組み合わせによる各２ラインの組の同時駆動と余剰ラインの単体駆動とを指示する情報とを同期信号に基づくフレーム周期で交互に与える。
これにより画素アレイ１においては、垂直方向に隣接する２ラインが順次同時駆動され且つ、フレーム周期で同時駆動される２ラインの組の変更が行われるようにして、各走査線が駆動されることになる。
【００４６】
確認のため、図７に制御部５からの上記フレーム周期で指示される情報に応じてゲートドライバ２が出力する各走査線（各水平ライン）の駆動波形を示しておく。
図示するように図７（ａ）に示す駆動波形は「ライン０・ライン１」の組、「ライン２・ライン３」の組、「ライン４・ライン５」の組、「ライン６・ライン７」の組・・・を順次同時駆動する駆動波形であり、図７（ｂ）に示す駆動波形は、「ライン０」を単体駆動した後、「ライン１・ライン２」の組、「ライン３・ライン４」の組、「ライン５・ライン６」の組・・・を順次同時駆動する駆動波形である。
【００４７】
また、制御部５は、Ｅ／Ｏ切替え信号を生成・出力する。このＥ／Ｏ切替え信号については、フレーム周期でＥＶＥＮ／ＯＤＤを交互に切り替える信号を生成・出力する。
【００４８】
ここで、本例においては、先の図３（ｂ）に示したように、余剰ラインが生じない組み合わせによる複数ラインの同時駆動時にはＥＶＥＮラインの画像信号を表示出力し、余剰ラインが生じる組み合わせによる複数ラインの同時駆動時にはライン０＋ＯＤＤラインの画像信号を表示出力するものとしたが、逆に、余剰ラインが生じない組み合わせによる複数ラインの同時駆動時にはＯＤＤラインの画像信号を、また余剰ラインが生じる組み合わせによる複数ラインの同時駆動時にはＥＶＥＮラインの画像信号を表示出力させることもできる。
ここで、この場合においては、ＥＶＥＮラインの表示時に余剰ラインが生じることになるが、このとき、ラインＮｏ．の最も小さいＥＶＥＮライン（ライン０）の信号値は、ラインＮｏ．０の走査線の駆動時に書き込むようにする。このようにすることで、例えばＯＤＤラインの表示時には「ライン０・ライン１」の走査線の組に入力画像のライン１の画像が表示され「ライン２・ライン３」の走査線の組に入力画像のライン３の画像が表示されるのに対し、ＥＶＥＮラインの表示時には、「ライン０」の走査線に入力画像のライン０の画像が、また「ライン１・ライン２」の走査線の組に入力画像のライン２の画像が表示されるといったように、ＯＤＤラインの表示時とＥＶＥＮラインの表示時とで、垂直方向における各ラインの表示位置関係の整合性を確保することができる。
【００４９】
＜２．第２の実施の形態＞
[2-1.第２の実施の形態としての駆動手法]
第２の実施の形態は、画素アレイ１を複数の領域に分割し、各領域にて独立して（同時に）走査線の駆動を行うことで、１フレーム分の走査に要する時間長の短縮化を図る。その上で、各領域での走査を第１の実施の形態の場合と同様に行うことで、通常駆動時との比較でフレームレートを少なくとも４倍以上に高めるものである。
【００５０】
図８、図９は、第２の実施の形態としての駆動手法について説明するための図である。
先ず、図８（ａ）に示されているように、第２の実施の形態では、画素アレイ１を垂直方向において２つの領域に等分割するものとしている。図示するように上側の領域は領域Ａ、下側の領域は領域Ｂとする。
【００５１】
このとき、例えば図８（ｂ）に示されるようにして領域Ａ、領域Ｂの各々において隣接する２つの水平ラインを順次同時駆動していく走査を同時に実行することで、１フレーム分の走査に要する時間長は通常駆動時の場合の１／４に短縮化でき、従ってフレームレートは４倍に高めることができる。
【００５２】
またこの場合、図中の「走査方向」が示すように、各領域における走査方向がそれぞれ異方向となるようにしている。このように各領域における走査方向（走査順）を異方向とすることで、領域分割によるフレームレート向上を図る際に問題となる、動画像表示時における領域境界部分での画像のずれを防止して、動画像の画質向上を図ることができる（この点については先に挙げた特許文献１を参照）。
【００５３】
上述のように第２の実施の形態は、領域Ａ、領域Ｂの各領域において、第１の実施の形態の場合と同様の手法、すなわち、フレーム周期で同時駆動するラインの組を変更しつつ、表示すべき画像をフレーム周期でＥＶＥＮライン／ＯＤＤラインに切り替えるものである。
図９は、このような同時駆動ラインの組の変更やＥＶＥＮライン／ＯＤＤラインの表示出力の切り替えも含めた、第２の実施の形態としての具体的な駆動手法について示している。
この図９では、フレーム１とフレーム２の表示が行われる２フレーム分の表示期間における遷移を示しているが、先ず、１フレーム目には、図示するようにしてフレーム１の領域Ａの画像信号、フレーム１の領域Ｂの画像信号について、それぞれＥＶＥＮラインのみを間引き出力する。
図９では、画素アレイ１における水平ライン数（＝フレーム画像における水平ライン数）はｎとしており、従って領域Ａの水平ラインはライン０〜ラインｎ／２−１まで、領域Ｂにおける水平ラインはラインｎ／２〜ラインｎ−１までとなる。
【００５４】
また、１フレーム目における同時駆動ラインの組み合せとしては、領域Ａにおいては「ライン０・ライン１」の組、「ライン２・ライン３」の組・・・「ラインｎ／２−２・ラインｎ／２−１」の組とし、領域Ｂにおいては「ラインｎ／２・ラインｎ／２＋１」の組、「ラインｎ／２＋２・ラインｎ／２＋３」の組・・・「ｎ−４・ラインｎ−４」の組、「ラインｎ−２・ラインｎ−１」の組としている。つまり、双方とも余剰ラインが生じない組み合せとしている。
【００５５】
図からも明らかなように、この場合としても、入力画像側と表示出力画像側との間で各ラインの垂直方向における順序の整合性が確保されるように、同時駆動される各ラインの組とそのラインの組の駆動時に書き込まれる信号値（入力画像のライン）との対応がとられるようにしておく。
【００５６】
ここで確認のために述べておくと、この場合、走査の開始位置は、図８に示した通り領域Ａと領域Ｂとの境界側とされているので、領域Ａにおける走査の順はラインＮｏ．の降順となる。領域ＢにおいてはラインＮｏ．の昇順である。
【００５７】
続いて、２フレーム目においては、フレーム２の領域Ａの画像信号、フレーム２の領域Ｂの画像信号について、それぞれライン０＋ＯＤＤライン、ラインｎ／２＋ＯＤＤラインを間引き出力し、一方で、同時駆動ラインの組み合せとしては、領域Ａにおいては「ライン１・ライン２」の組・・・「ラインｎ／２−３・ラインｎ／２−２」の組とし、領域Ｂにおいては「ラインｎ／２＋１・ラインｎ／２＋２」の組・・・「ラインｎ−３・ラインｎ−２」の組としている。すなわち、領域Ａにおいては「ライン０」と「ラインｎ／２−１」が余剰ラインとして生じる組み合わせであり、領域Ｂにおいては「ラインｎ／２」と「ラインｎ−１」が余剰ラインとなる組み合わせである。
この場合も、ライン０の信号値はライン０に書き込むものとしている。同様にして領域Ｂ側においては、ラインｎ／２の信号値はラインｎ／２に書き込むものとしている。これにより、この場合も非点灯となるラインの発生を防止できる。
【００５８】
ここで、上述のように本例では、各領域における走査の開始位置は領域の境界側としている。この場合、領域Ｂにおける走査の順は、先の第１の実施の形態の場合と同じとなり、従って領域Ｂ側の駆動手法は第１の実施の形態の場合と全く同様の手法でよい。また、領域Ａにおいては、第１の実施の形態とは走査方向が逆方向となるが、単に走査方向が逆となるだけで、各ラインとそこに表示すべき画像との対応関係は第１の実施の形態の場合と同様となる（垂直方向における各ラインの表示位置関係の整合性が確保されるようにすること）。
【００５９】
上記のようにして第２の実施の形態では、画素アレイ１を領域Ａ・領域Ｂに分割した上で、それぞれの領域において、第１の実施の形態の場合と同様に隣接する２ラインを同時駆動しつつフレーム周期で同時駆動するラインの組の変更を行うものとしている。
これにより、第１の実施の形態の場合と同様に、複数画素を同時駆動する際に生じるラインごとの明暗による縞模様の防止を図ることができる。
また、この場合も、上記のようにフレーム周期で同時駆動するラインの組を変更しつつ、表示すべき画像をフレーム周期でＥＶＥＮライン／ＯＤＤラインに切り替えるので、第１の実施の形態の場合と同様にインターレース方式のような走査手法を実現でき、結果、垂直方向における解像度感の向上が図られる。
【００６０】
ここで、領域分割によるフレームレートの向上を図るにあたり、本実施の形態のような同時駆動ラインの組み合わせの変更を行わないとした場合には、次の図１０に示されるようにして、各領域の境界部分において「暗・暗」、「明・明」が連続することで、該境界部分において暗線や明線が観測されてしまうという問題が生じる。
例えば、本例の場合と同様に水平ライン数が偶数とされ且つ同時駆動するライン数を２、さらに同時駆動するラインの組み合わせを余剰ラインの生じない組み合わせとする場合には、領域Ａ、領域Ｂのそれぞれで生じる明暗パターンは図１０（ａ）に示すものとなり、従ってこの場合は、領域Ａと領域Ｂとの境界部分の２ラインが「暗・暗」となって、該境界部分にて暗線が観測されてしまうことになる。
また、同様に水平ライン数が偶数、同時駆動ライン数を２とする場合において、同時駆動するラインの組み合わせを余剰ラインが生じる組み合わせとする場合には、領域Ａ、領域Ｂのそれぞれで生じる明暗パターンは図１０（ｂ）に示すものとなり、従ってこの場合は、領域Ａと領域Ｂとの境界部分の２ラインが「明・明」となって境界領域では明線が観測されてしまう。
【００６１】
上述した第２の実施の形態としての駆動手法のように、各領域において、フレーム周期で同時駆動するラインの組を変更するものとすれば、各領域では、フレーム周期で明／暗となるラインを逆転させることができ、従って各ラインの明・暗を相殺することができる。つまりこれにより第２の実施の形態によれば、領域分割及び２ライン同時駆動を行う場合に生じる虞のある図１０のような境界部分での暗線・明線の防止を図ることができる。
【００６２】
[2-2.表示装置の構成]
図１１は、上記により説明した第２の実施の形態としての駆動手法を実現する第２の実施の形態としての表示装置の内部構成を示している。
なおこの図１１を始めとして以下で表示装置の構成（映像信号処理部の内部構成も含む）を説明する図においては、既に説明済みとなった部分と同様となる部分については同一符号を付して説明を省略する。
【００６３】
先ずこの場合の表示装置には、ゲートドライバ２として、領域Ａ内における各走査線（図９の例ではライン０〜ラインｎ／２−１）を駆動するように構成された領域Ａゲートドライバ２Ａと、領域Ｂ内における各走査線（図９の例ではラインｎ／２〜ラインｎ−１）を駆動するように構成された領域Ｂゲートドライバ２Ｂとが設けられる。
また、ソースドライバ３としても、領域Ａ／領域Ｂごとのそれぞれ独立した走査を実現するべく、領域Ａソースドライバ３Ａ、領域Ｂソースドライバ３Ｂとが設けられる。
【００６４】
ここで、第２の実施の形態においては、先に述べたようにフレームレートは通常駆動時（６０ｆｐｓ）と比較して４倍にできる。このことに対応して、この場合の表示装置には図のように２４０ｆｐｓによる映像信号を入力する。
また先に説明したように、第２の実施の形態では、領域Ａについてはラインｎ／２−１側から走査を開始するので、領域Ａゲートドライバ２Ａとしてはこのようなラインｎ／２−１側からの走査が可能となるように構成しておく。
【００６５】
この図１１に示す表示装置においては、先の図５に示した表示装置が備えていた映像信号処理部４に代えて、映像信号処理部１１が設けられる。
【００６６】
図１２は、映像信号処理部１１の内部構成を示している。
この図１２に示されるように映像信号処理部１１内には、領域分割部１２、ライン間引き処理部６Ａ・ラインバッファ７Ａの組、ライン間引き処理部６Ｂ・ラインバッファ７Ｂの組、及び同期分離回路８が設けられている。
【００６７】
領域分割部１２は、入力映像信号に基づき得られるフレーム画像信号を、画素アレイ１に設定された各領域ごとの画像信号に分割して出力する。具体的にこの場合は、上記フレーム画像をライン０〜ラインｎ／２−１までの画像信号とラインｎ／２〜ラインｎ−１までの画像信号とに分割し、前者を領域Ａの画像信号、後者を領域Ｂの画像信号として出力する。
【００６８】
ライン間引き処理部６Ａに対しては上記領域Ａの画像信号が、ライン間引き処理部６Ｂには上記領域Ｂの画像信号が供給される。
これらライン間引き処理部６Ａ,６Ｂは、それぞれ、図中のラインバッファ７Ａ,７Ｂを用いて入力画像信号を間引き出力する。
ここで、領域Ｂにおいては、第１の実施の形態の場合と同様に走査がラインＮｏ.の昇順で行われる。従ってライン間引き処理部６Ｂとしては、図６に示したライン間引き処理部６と同様でよく、入力された画像信号のＥＶＥＮライン／ＯＤＤライン（＋ラインｎ／２：入力画像のうちラインＮｏ．が最小のＥＶＥＮライン）のうちＥ／Ｏ切替え信号により指示された方を出力する。
これに対し領域Ａではラインｎ／２−１側からの走査を行うので、ラインの間引き処理部６Ａについては、ラインＮｏ．の降順で間引き出力を行うように構成する。なお確認のために述べておくと、このライン間引き処理部６Ａとしても、Ｅ／Ｏ切替え信号によりＯＤＤが指示される場合には、入力画像信号のＯＤＤラインに加えてライン０を出力するように構成する。
【００６９】
図１１に戻り、制御部１０は、同期信号に基づくゲートドライバ２Ａ,２Ｂ及びソースドライバ３Ａ,３Ｂに対するタイミング指示や、Ｅ／Ｏ切替え信号によるＥＶＥＮライン／ＯＤＤラインの間引き出力の切り替え指示を行う。
具体的に、制御部１０は、映像信号処理部１１（同期分離回路８）から供給される同期信号に基づく所定のタイミングで領域Ａ、領域Ｂにおけるそれぞれの走査線の駆動、及び信号線の駆動が行われるようにするためのタイミング信号を領域Ａゲートドライバ２Ａ、領域Ｂゲートドライバ２Ｂ、領域Ａソースドライバ３Ａ、領域Ｂソースドライバ３Ｂのそれぞれに供給する。
このとき制御部１０は、同時駆動する２ラインの組み合わせとして、余剰ラインが生じない組み合わせによる各ラインの順次駆動を指示するための情報と、余剰ラインが生じる組み合わせによる各ラインの順次駆動を指示するための情報とをフレーム周期で交互にゲートドライバ２Ａ，２Ｂに対して与える。これにより画素アレイ１における領域Ａ、領域Ｂのそれぞれにおいて、垂直方向に隣接する２ラインが順次同時駆動され且つ、フレーム周期で同時駆動される２ラインの組の変更が行われるようにして各走査線が駆動されることになる。
【００７０】
また、制御部１０は、Ｅ／Ｏ切替え信号を生成・出力する。この場合のＥ／Ｏ切替え信号としてもフレーム周期で交互にＥＶＥＮ／ＯＤＤの切り替えを指示する信号を生成すればよく、この点については第１の実施の形態の場合と同様となる。但し図１２を参照して分かるように、Ｅ／Ｏ切替え信号をライン間引き処理部６Ａとラインの間引き処理部６Ｂとに供給するように構成する点は第１の実施の形態の場合とは異なる。
【００７１】
図１３及び図１４は、上記により説明した制御部１０の制御に応じて領域Ａゲートドライバ２Ａ、領域Ｂゲートドライバ２Ｂがそれぞれ出力する各走査線（各水平ライン）の駆動波形を示している。これらの図１３，図１４においては、各（ａ）図により領域Ａゲートドライバ２Ａによる駆動波形を示し、各（ｂ）図により領域Ｂゲートドライバ２Ｂによる駆動波形を示している。
またこれら図１３，図１４においては図示の都合上領域Ａのライン数＝８（ライン０〜ライン７）、領域Ｂのライン数＝８（ライン８〜ライン１５）としている。
【００７２】
図１３に示す駆動波形は余剰ラインが生じない２ラインの組み合わせに対応する駆動波形であり、図１４に示す駆動波形は余剰ラインが生じる２ラインの組み合わせに対応する駆動波形である。
【００７３】
＜３．第３の実施の形態＞
[3-1.第３の実施の形態としての駆動手法]
続いて、第３の実施の形態について説明する。
第３の実施の形態は、次の図１５に示されるようにして画素アレイ１における垂直方向の画素数（水平ライン数＝走査線数）が入力映像信号に基づき得られるフレーム画像信号の垂直方向の画素数の２倍である場合において、明暗パターンの防止を図るものである。
なおこの図１５（及び後述する図１６）においては、図示の都合上、垂直方向における画素数として入力画素数は６（画素０〜画素５）、表示画素数は１２（画素０〜画素１１）としている。
【００７４】
ここで、このように垂直方向における表示画素数を入力画素数の２倍とする場合には、図のように１つの入力画素（信号値）を隣接する２つの表示画素の各組にそれぞれあてはめるようにして、それら隣接する２つの表示画素（２つの隣接するライン）の各組を順次駆動していくことで、１フレーム画像分の走査に要する時間長を１／２とでき、フレームレートを２倍（通常駆動時＝６０ｆｐｓであれば１２０ｆｐｓ）に高めることができる。
しかしながら、この場合においても、単に隣接する２ラインを同時駆動することによっては、図中の最右欄に示されるようにして、第１の実施の形態の場合と同様にラインごとの明暗パターンが生じ、これに応じた縞模様が観測されてしまう虞があった。
【００７５】
そこで第３の実施の形態においても、これまでの各実施の形態の場合と同様に隣接する２ラインの組を順次同時駆動するものとした上で、同時駆動する２ラインの組み合わせをフレーム周期で交互に変更するという手法を採る。
これにより、これまでの各実施の形態の場合と同様の原理で、明暗パターンによる縞模様の発生の防止を図ることができる。
【００７６】
また、第３の実施の形態では、このような２ライン同時駆動及びフレーム周期での同時駆動ラインの組の変更に加えて、さらに、表示すべき画像をフレーム周期で変更するということも行う。
具体的には、図１５に示される余剰ラインが生じない組み合わせによる各２ラインの組の同時駆動を行う際には、該図１５に示されているように、１つの入力画素を垂直方向に隣接する２つの表示画素の各組にあてはめる画像表示を行う。
一方で、次の図１６に示されるようにして余剰ラインが生じる組み合わせによる各２ラインの組の同時駆動を行う際には、該図１６に示されているように、同時駆動されない各余剰の表示画素（表示画素０、表示画素１１）には、入力画素のうち最もＮｏ．の小さい画素と最もＮｏ．の大きい画素をそれぞれあてはめると共に、他の同時駆動される２つの表示画素の組には、上記最もＮｏ．の小さい画素及び最もＮｏ．の大きい画素を除く入力画素における隣接する２つの画素の各組の平均値をそれぞれあてはめるものとしている。
【００７７】
ここで、図１５及び図１６では、図示の都合上、各水平ラインにおける１つの画素を代表して入力画素と表示画素との関係を示しているが、実際には、水平方向に配列される各画素ごとに、これらの図に示す入力画素と表示画素との対応がとられるようにするものである。
具体的に、図１５に示す余剰ラインが生じない組み合わせによる同時駆動を行う際には、入力映像信号に基づき得られるフレーム画像信号の各水平ラインの画像信号に基づき各信号線を駆動することになる。
また、図１６に示す余剰ラインが生じる組み合わせによる同時駆動を行う場合、最もＮｏ．の小さいライン（走査線）の駆動時には入力映像信号に基づき得られるフレーム画像信号の最もＮｏ．の小さい水平ラインの画像信号に基づき各信号線を駆動し、また最もＮｏ．の大きいライン（走査線）の駆動時には上記フレーム画像信号の最もＮｏ．の大きい水平ラインの画像信号に基づき各信号線を駆動する。そして、これらＮｏ．の最も小さいライン・最も大きいライン以外の各同時駆動ラインの組の駆動時には、上記フレーム画像信号における、同時駆動する２ライン（走査線）の組と対応する２つの水平ラインの画像信号について、画素単位でそれらの信号値の平均値を計算して１水平ライン分の画像信号とし、該１水平ライン分の画像信号に基づき各信号線を駆動することになる。
なお、図１５、図１６からも明らかなように、この場合としても、入力画像側と表示出力画像側との間で各ラインの垂直方向における順序の整合性が確保されるように、同時駆動される各ラインの組とそのラインの組の駆動時に書き込まれる信号値との対応がとられるようにすることについては言うまでもない。
【００７８】
上記による第３の実施の形態の駆動手法により得られる作用について、次の図１７を参照して説明する。
なおこの図１７の各図（（ａ）〜（ｄ）図）において、横軸は垂直方向の表示画素数（ここでは０〜７の８個としている）を表す。また、図中の白丸印は入力輝度値を、縦棒は表示輝度値を表している。
【００７９】
先ず、図１７（ａ）、図１７（ｂ）は、それぞれ図１５に示した駆動が行われた場合（同時駆動されるラインの組が余剰ラインが生じない組とされ且つ表示画像＝入力画像の場合）における各画素ごとの輝度、図１６に示した駆動が行われた場合（同時駆動されるラインの組が余剰ラインが生じる組とされ且つ同時駆動ラインの表示画像が隣接画素間の平均値とされる場合）における各画素ごとの輝度を示している。
【００８０】
図１７（ｃ）は、図１７（ａ）の表示画像と図１７（ｂ）の表示画像との重ね合わせを示している。例えば本例のように１２０ｆｐｓ以上の充分に高いフレームレートであれば、観測者は、当該図１７（ｃ）に示す輝度を知覚することになる。
【００８１】
図１７（ｄ）は、図１７（ｃ）に示す重ね合わせ画像に関して、観測者が知覚する輝度をより明確とするために黒丸印で示した図である。
ここで、図中の黒丸印の位置は、入力画素の位置（つまり図１７における表示画素で言えば「画素０＋画素１」、「画素２＋画素３」・・・の位置）に比べ、１／４画素ずれた位置と３／４画素ずれた位置とにそれぞれあることが分かる。このことは、入力画像をその垂直方向において通常の画素単位よりも１／４画素及び３／４画素ずれた位置で再サンプリングして表示することと等しいものとなる。従ってその分、垂直方向における解像度感を向上させることができる。
なおこの点については、図１７中の白丸印で示す、単に隣接する２ラインを同時駆動した場合（フレームごとに同時駆動ラインの組を変更しない場合）に知覚される輝度の間隔と比較して、黒丸印の間隔の方がより密になっていることを見れば明らかである。
このとき、図１７（ｄ）における黒丸印が示す値は、隣り合う入力画素の値をそれぞれＡ，Ｂとすると、（３Ａ＋Ｂ）／４、（Ａ＋３Ｂ）／４の計算で得られる輝度値となる。
【００８２】
上記のようにして第３の実施の形態は、画素アレイ１における垂直方向画素数が、入力画像信号の垂直方向画素数×２であることを前提とした場合において、先の各実施の形態の場合と同様に２ライン同時駆動及びフレーム周期での同時駆動ラインの組の変更を行うことで、明暗パターンによる縞模様の発生の防止を図ることができ、画質向上を図ることができる。
またこれに加えて、図１５、図１６で説明したような、各水平ラインの画像の単純出力と、隣接画素間の平均値出力とをフレーム周期で交互に切り替えるということを行うことで、単純な２ライン同時駆動時には１／２に低下してしまう垂直方向の解像度感の低下を抑制して、画質向上を図ることができる。
【００８３】
[3-2.表示装置の構成]
図１８により、上記第３の実施の形態としての駆動手法を実現する第３の実施の形態としての表示装置の構成について説明する。
ここで、第３の実施の形態の表示装置の内部構成は、先の図５に示した第１の実施の形態の表示装置の場合と比較して、映像信号処理部４が映像信号処理部１５に変更される点以外はほぼ同様となる。
従って図１８においては第３の実施の形態の表示装置が備える映像信号処理部１５の内部構成を示し、表示装置の全体的な内部構成については図示による説明は省略する。
【００８４】
先ず、上述もしたようにこの場合はフレームレートが通常駆動時（６０ｆｐｓ）の２倍とできることから、図のように映像信号処理部１５には１２０ｆｐｓによる入力映像信号が入力されるようにする。
【００８５】
映像信号処理部１５には、同期分離回路８と共に、平均値算出回路１６、出力制御部１７、及びラインバッファ７が設けられる。
映像信号処理部１５内において、入力映像信号は同期分離回路８、平均値算出回路１６、及び出力制御部１７に対してそれぞれ供給される。
【００８６】
この映像信号処理部１５において、平均値算出回路１６、出力制御部１７及びラインバッファ７は、入力映像信号に基づき得られるフレーム画像信号を水平ライン順次で出力する通常出力と、上記フレーム画像信号における隣接する２つの水平ラインの各組について画素単位でそれぞれの信号値の平均値を計算しその結果を出力する平均値出力との切り替えを行う、通常出力／平均値出力切替処理部として機能する。
【００８７】
具体的に、上記平均値算出回路１６は、上記入力映像信号に基づき得られるフレーム画像信号について、隣接する２つの水平ラインの各組について画素単位でそれぞれの信号値の平均値を計算し、その結果を上記出力制御部１７に対して供給する。
【００８８】
出力制御部１７は、図示されない制御部５からのＥ／Ｏ切替え信号に基づき、図中のラインバッファ７を用いて、上記平均値算出回路１６から出力される各隣接ラインの画素ごとの信号値の平均値をライン順次で出力する動作と、入力映像信号に基づき得られるフレーム画像信号をライン順次で出力する動作とを切り替えて行うことで、図示されないソースドライバ３に供給されるべき画像信号についての出力制御を行う。
具体的に、上記Ｅ／Ｏ切替え信号によりＥＶＥＮが指示される場合には、入力映像信号に基づき得られるフレーム画像信号をライン順次で出力する動作を行う。また、上記Ｅ／Ｏ切替え信号によりＯＤＤが指示される場合には、平均値算出回路１６から出力される各隣接ラインの画素ごとの信号値の平均値をライン順次で出力する動作を行う。
この結果、上記Ｅ／Ｏ切替え信号によりＥＶＥＮが指示されるフレーム期間（つまり余剰ラインが生じない組み合わせで２ラインが順次同時駆動される期間）には、ソースドライバ３に対してフレーム画像信号の各水平ラインの画像信号が順次出力されるものとなり、結果、図１５にて説明した駆動が実現されるものとなる。また上記Ｅ／Ｏ切替え信号によりＯＤＤが指示されるフレーム期間（つまり余剰ラインが生じる組み合わせで２ラインが順次同時駆動される期間）には、ソースドライバ３に対して各隣接水平ラインの組の平均値が順次出力されるものとなり、結果、図１６にて説明した駆動が実現される。
【００８９】
＜４．第４の実施の形態＞
[4-1.両極性駆動について]
続いて、第４の実施の形態について説明する。
第４の実施の形態、及び後述する第５，第６の実施の形態は、いわゆる両極性駆動を前提とした手法である。
ここで、両極性駆動は、例えばＬＣＯＳ（Liquid Crystal On Silicon）パネルやＳＸＲＤ（Silicon X-tal Reflective Display：ソニー株式会社の登録商標）パネルなどで採用される駆動手法であって、書き込み電圧のＤＣバランスをとるための駆動手法として知られている。
【００９０】
図１９は、通常の両極性駆動（従来の両極性駆動）の概念図を示している。
例えば入力映像信号のフレームレートが６０Ｈｚであるとすると、両極性駆動においては、図のように１２０Ｈｚの周期で書き込み電圧の極性を反転させることになる。その上で、同一フレームを２度出しすることによって、書き込み電圧のＤＣバランスをとるようにされている。
具体的に、図中のフレーム１について見れば、この場合は６０Ｈｚとされる１入力フレーム期間内（およそ１６．６msec）において、その前半の期間ではフレーム１の信号値を正極性により書き込み、後半の期間では同じフレーム１の信号値の極性を反転させて負極性による書き込みを行うことで、同一フレーム画像について正／負両極性による書き込みを行い、結果として信号値の正負の極性を相殺してＤＣバランスを確保するというものである。
【００９１】
ここで、このような両極性駆動を行う場合において、第１の実施の形態で説明したような２ライン同時駆動と同時駆動する２ラインの組の変更及びＥＶＥＮラインの表示／ＯＤＤラインの表示の切り替えとによる駆動手法を適用して、フレームレートの向上と垂直方向の解像度感の低下抑制との両立を図ることについて、次の図２０及び図２１を用いて考察してみる。
【００９２】
例えば図２０（ａ）に示すような入力画像があった場合、第１の実施の形態と同様の手法を採ることによると、表示画像としては図２０（ｂ）に示すものと図２０（ｃ）に示すものとの２通りが生じ得るものとなる。
具体的に、図２０（ｂ）は、同時駆動する２ラインの組み合わせを余剰ラインが生じない組み合わせとしつつ、ＥＶＥＮラインの間引き出力に基づき各信号線を駆動する場合の表示画像である。また、図２０（ｃ）は同時駆動する２ラインの組み合わせを余剰ラインが生じる組み合わせとしつつ、ＯＤＤラインの間引き出力に基づき各信号線を駆動する（この場合も最もＮｏ．の小さい余剰ラインには入力画像のライン０の信号値を書き込む）場合の表示画像である。
なお、ここでは図示の都合上、入力画像と表示画像の画素数は８×８としているが、実際には先の第１の実施の形態で例示したように１９２０×１０８０などより多くの画素数となることについては言うまでもない。
【００９３】
ここで、以下の説明においては、図２０（ｂ）に示すようなＥＶＥＮラインの間引き出力に基づく各信号線の駆動が行われるフレームについては「ＥＶＥＮフレーム」と称する。
また、図２０（ｃ）に示すようなＯＤＤラインの間引き出力に基づく各信号線の駆動が行われるフレームについては「ＯＤＤフレーム」と称する。
【００９４】
先に説明した通り、第１の実施の形態は、このようなＥＶＥＮフレームとＯＤＤフレームとをフレーム周期で交互に切り替えて表示出力するものである。
図２１は、このようにＥＶＥＮフレームとＯＤＤフレームをフレーム周期で交互に切り替えた場合における、フレーム１〜フレーム４の４フレーム分の表示画像の変遷を、フレームごとの駆動極性と共に示している。
ここで、この図２１においては、４フレームにわたって図２０（ａ）に示す同じ入力画像が得られた場合の表示画像の変遷、すなわち、静止画像入力時での４フレーム期間の表示画像の変遷を示している。
【００９５】
このように例えば静止画が入力されたとしても、単純に第１の実施の形態で説明したままの手法を適用したのでは、通常の両極性駆動時のように同一画像について正／負両極性による書き込みを行うことができず、結果として、ＤＣバランスをとることができないことになる。
ＤＣバランスがとられなければ、その部分にていわゆる焼き付き（残像）が生じてしまう。具体的にこの場合は、図２０（ｂ）に示すＥＶＥＮフレームの表示画像と図２０（ｃ）に示すＯＤＤフレームの表示画像とで一致しない部分、すなわち図２０（ｄ）にて斜線部で示した部分にて焼き付きが生じることになる。
【００９６】
なお確認のために述べておくと、動画像の表示時においても、正極性による駆動期間と負極性による駆動期間とで各画素の信号値が一致する保証はなく、従って同様に焼き付きが発生することになる。
【００９７】
[4-2.第４の実施の形態としての駆動手法]
そこで第４の実施の形態では、両極性駆動を前提とした場合において、上記のような焼き付きの防止を図りつつ、フレームレートの向上と垂直方向の解像度感の低下の抑制と両立を図るための駆動手法として、次の図２２に示すような駆動手法を提案する。
なおこの図２２においても、先の図２１と同様に、静止画入力時における４フレーム期間分の表示画像の変遷をフレームごとの駆動極性と共に示している。
【００９８】
図２２に示されるように、第４の実施の形態では、ＥＶＥＮフレーム／ＯＤＤフレームの切り替えをフレーム周期で交互に行うものとはせず、４つの連続するフレームを１組としたときの１番目のフレーム（フレーム１）と２番目のフレーム（フレーム２）との間と、３番目のフレーム（フレーム３）と４番目のフレーム（フレーム４）との間において、ＥＶＥＮフレーム／ＯＤＤフレームの切り替えを行うようにしている。
すなわち、連続する４フレームを１組としたときの表示画像の変遷として、図に示されている通り「フレーム１＝ＥＶＥＮフレーム」→「フレーム２＝ＯＤＤフレーム」→「フレーム３＝ＯＤＤフレーム」→「フレーム４＝ＥＶＥＮフレーム」となるようにするものである。
【００９９】
このような駆動手法とすることで、例えばほぼ静止画に近いような比較的動きの少ない動画などフレーム間の相関性が高い画像の入力時において、連続する４フレームを１組としたときのフレーム１とフレーム４の組、及びフレーム２とフレーム３の組とでそれぞれＤＣバランスがとられるようにすることができる。
つまり第４の実施の形態の駆動手法によれば、フレーム間の相関性が比較的高い場合において、通常の両極性駆動とする場合よりもフレームレートの向上を図り且つ垂直方向の解像度感の低下の抑制を図りつつ、さらにＤＣバランスの確保による焼き付きの防止を図ることができる。
【０１００】
ここで、フレームレートについて確認しておくと、図２２に示したような第４の実施の形態の駆動手法を採ることによっては、先の図１９に示したような通常の両極性駆動を行う場合のような同一フレームの２度出しを行う必要はなく、且つ、１フレームにつき必要な走査時間は２ライン同時走査（及びＥＶＥＮ又はＯＤＤラインの間引き出力）によって１／２に短縮化できることから、フレームレートとしては４倍に高めることができる。
例えば先に述べた通り通常の両極性駆動時の入力フレームレートが６０Ｈｚ（ｆｐｓ）であるとすれば、第４の実施の形態の場合のフレームレートは２４０Ｈｚ（ｆｐｓ）に向上できる。
【０１０１】
[4-3.表示装置の構成]
図２３は、上記により説明した第４の実施の形態としての駆動手法を実現するための第４の実施の形態としての表示装置の内部構成を示している。
第４の実施の形態の表示装置は、図５に示した第１の実施の形態の表示装置と比較して、制御部５が制御部２０に変更された点が異なる。
また、図中には反映されていないが、この場合のソースドライバ３は、制御部２０からの極性指示信号により指示された極性で映像信号処理部４からの出力画像に基づく各信号線の駆動を行うように構成される点が第１の実施の形態の場合とは異なる。
【０１０２】
この場合の表示装置に設けられる制御部２０は、第１の実施の形態で説明した制御部５と同様に、映像信号処理部４（同期分離回路８）から供給される同期信号に基づくタイミングでゲートドライバ２による各走査線の駆動（２ライン同時駆動とフレーム周期での同時駆動ラインの組の変更も含む）を行うと共に、ソースドライバ３による各信号線の駆動についてのタイミング制御を行う。
また、この場合もＥ／Ｏ切替え信号を映像信号処理部４（ライン間引き処理部６）に対して供給してＥＶＥＮ／ＯＤＤの切り替え指示を行う点は同様となるが、制御部２０が生成するＥ／Ｏ切替え信号としては、フレーム周期で交互にＥＶＥＮ／ＯＤＤの切り替えを指示する信号ではなく、連続する各４フレームを１組としたとき各組における１番目のフレームと２番目のフレームとの間、及び３番目のフレームと４番目のフレームとの間でＥＶＥＮ／ＯＤＤの切り替えが行われるように指示する信号を生成することになる。
【０１０３】
また、制御部２０は、映像信号処理部４から供給される同期信号に基づきフレーム周期で正極性／負極性を交互に指示するための極性指示信号を生成し、これをソースドライバ３に対して供給する。
【０１０４】
確認のため、次の図２４に、上記制御部２０の制御に基づく駆動が行われる場合の各フレームの表示タイミングとＥ／Ｏ切替え信号、極性指示信号の各波形と関係を示しておく。
なおこの図２４では図示の都合上、フレーム１〜フレーム８までの８フレーム期間内における各フレームとＥ／Ｏ切替え信号、極性指示信号の各波形の関係を示している。
図示するようにこの場合のＥ／Ｏ切替え信号としては、フレーム１、フレーム４、フレーム５、フレーム８の表示期間にはＥＶＥＮを、またフレーム２、フレーム３、フレーム６、フレーム７の表示期間にはＯＤＤをそれぞれ指示する信号となる。
また、極性指示信号は、フレーム１の表示期間を正極性として、フレーム周期で交互に正／負の極性を指示する信号となる。
【０１０５】
＜５．第５の実施の形態＞
[5-1.第５の実施の形態としての駆動手法]
ここで、上記により説明した第４の実施の形態によれば、フレーム間の相関性の比較的高い入力画像の表示時において、フレームレートの向上とＤＣバランスの確保との両立を図ることができるが、比較的動きの激しい動画像などフレーム間の相関性が比較的低い画像の入力時には、ＤＣバランスを確保することが困難となる。
このとき、あらゆる特性の入力画像に対してＤＣバランスをとられるようにするには、先の図１９に示したような通常の両極性駆動の手法を採ることが有効であるが、これではフレームレートの向上が図られない。
この点に鑑み第５の実施の形態では、フレームレートの向上と、通常の両極性駆動のような完全なＤＣバランスの確保との両立を図る手法を提案する。
【０１０６】
図２５は、第５の実施の形態としての駆動手法について説明するための図として、表示画像と駆動極性との関係を示している。
先ず、この図２５からも明らかなように、第５の実施の形態では、通常の両極性駆動の手法と同様に、同一フレームの２度出し処理を行うものとし、このように２度出しされる同一フレームを正極性／負極正のそれぞれの極性による駆動で表示出力するものとしている。
【０１０７】
但し、第５の実施の形態においては、各フレームの表示時において、ＥＶＥＮフレーム又はＯＤＤフレームの適用による走査時間の短縮化を図っている点が通常の両極性駆動の手法と異なる。すなわちこれらＥＶＥＮフレーム又はＯＤＤフレームを用いることで、フレームレートは従来の２倍に高めることができる。
【０１０８】
このとき、ＥＶＥＮフレームとＯＤＤフレームの出し方としては、図のように、同一フレームについての表示期間（１フレーム分の走査期間×２）にはＥＶＥＮ／ＯＤＤの切り替えを行わず、異なるフレームの表示に移り変わるときにＥＶＥＮ／ＯＤＤの切り替えを行うものとしている。換言すると、「走査」の面から捉えれば、同一フレームの走査が２回行われるごとに、ＥＶＥＮ／ＯＤＤの切り替えを行うことになる。
【０１０９】
このようにして第５の実施の形態では、同一のフレーム画像（同一Ｎｏ．のフレーム画像）について行われる２回の１フレーム分の走査をそれぞれ正極性と負極性の駆動極性により行いつつ、一方で、このように同一フレーム画像に基づき行われる２回の１フレーム分の走査が行われるごとに、ＥＶＥＮフレーム／ＯＤＤフレームの切り替えを行うものとしている。
このような第５の実施の形態としての駆動手法によれば、通常の両極性駆動の手法を採る場合と同様に、同一画像について正／負の両極性の駆動（書き込み）を行うことができ、動きの激しい動画像などあらゆる入力画像に対応してＤＣバランスを完全に確保することができる。なお且つ、この場合は第１の実施の形態の場合と同様のＥＶＥＮフレーム／ＯＤＤフレームの表示出力を適用して１フレーム分の走査に要する時間長を１／２に短縮化していることから、通常の両極性駆動を行う場合と比較してフレームレートは２倍に向上することができる。つまりその分、動画像の画質向上を図ることができる。
また、図２５を参照して明らかなように、第５の実施の形態としての駆動手法によれば、フレーム画像ごとにみれば（つまりフレーム１、フレーム２・・・の区切り）、ＥＶＥＮフレームとＯＤＤフレームとが交互に繰り替えされるので、第１の実施の形態の場合と同様にインターレース方式のような走査手法とすることができ、結果、垂直方向の解像度感の低下の抑制を図ることができる。換言すれば、動画像の画質向上が図られる。
【０１１０】
[5-2.表示装置の構成]
図２６により、上記で説明した第５の実施の形態としての駆動手法を実現する第５の実施の形態としての表示装置の構成について説明する。
第５の実施の形態の表示装置の内部構成は、先の図２３に示した第４の実施の形態の表示装置の場合と比較して、映像信号処理部４が映像信号処理部２１に変更され、また制御部２０が制御部２４に変更される点以外は同様となる。
従って図２６においては第５の実施の形態の表示装置が備える映像信号処理部２１の内部構成と制御部２４とを示し、表示装置の全体的な内部構成については図示による説明を省略する。
【０１１１】
先ず、上述もしたようにこの場合はフレームレートが従来の両極性駆動時（６０ｆｐｓ）の２倍にできることから、図のように映像信号処理部２１には１２０ｆｐｓによる入力映像信号が入力されるようにする。
【０１１２】
映像信号処理部２１には、同期分離回路８と共に、フレーム２度出し処理部２２、フレームバッファ２３、ライン間引き処理部６、及びラインバッファ７が設けられる。
映像信号処理部２１内において、入力映像信号は同期分離回路８と共にフレーム２度出し処理部２２に対して供給される。
【０１１３】
この映像信号処理部２１において、フレーム２度出し処理部２２、フレームバッファ２３、ライン間引き処理部６、及びラインバッファ７は、入力映像信号に基づき得られるフレーム画像信号について、その偶数番目の水平ライン又は奇数番目の水平ラインを間引きした結果を２回連続して出力するライン間引き・２度出し処理部として機能する。
【０１１４】
具体的に、上記フレーム２度出し処理部２２は、上記入力映像信号に基づき得られるフレーム画像信号をフレームバッファ２３に蓄積して、同一のフレーム画像信号を２度出しする。フレーム２度出し処理部２２により２度出しされるフレーム画像信号は、ライン間引き処理部６に対して供給される。
ライン間引き処理部６は、先の図６などで説明したものと同様に、制御部（この場合は制御２４）から供給されるＥ／Ｏ切替え信号に基づき、図中のラインバッファ７を用いて、入力されるフレーム画像信号のＥＶＥＮラインの画像信号、又はＯＤＤライン及びライン０の画像信号を間引き出力する。
【０１１５】
制御部２４は、先の第４の実施の形態で説明した制御部２０と同様に、タイミング信号によるゲートドライバ２の各走査線の駆動タイミングの制御とソースドライバ３（図示は省略）の各信号線の駆動タイミングの制御とを行う。また、ソースドライバ３に対する極性指示信号の供給による信号線の駆動極性の指示を行う。
但し、第４の実施の形態における制御部２０と第５の実施の形態における制御部２４とでは、Ｅ／Ｏ切替え信号によりＥＶＥＮ／ＯＤＤの切り替えを指示する周期、及びゲートドライバ２に対し同時駆動する２ラインの組の変更を指示する周期が異なるものとなる。
具体的に、Ｅ／Ｏ切替え信号については、同一フレーム画像について行われる２回の１フレーム分の走査ごとに、ＥＶＥＮ／ＯＤＤの切り替えを指示する信号を生成・出力する。より具体的には、同期分離回路８から供給される同期信号によって特定されるフレーム周期（つまり入力映像信号のフレーム周期）でＥＶＥＮ／ＯＤＤの切り替えを指示する信号を生成・出力する。
【０１１６】
また、同時駆動する２ラインの組の変更指示についても同様に、同一フレーム画像について行われる２回の１フレーム分の走査ごとに２ラインの組の変更を指示する情報、つまりは上記同期信号により特定されるフレーム周期で２ラインの組の変更を指示する情報をゲートドライバ２に対して与える。
【０１１７】
確認のため、次の図２７に上記制御部２４の制御に基づく駆動が行われる場合の各フレームの表示タイミングとＥ／Ｏ切替え信号、極性指示信号の各波形と関係を示しておく。
なおこの図２７においては図示の都合上、フレーム１〜フレーム４までの４フレーム期間内における各フレームとＥ／Ｏ切替え信号、極性指示信号の各波形の関係を示している。
図示するようにこの場合のＥ／Ｏ切替え信号としては、「フレーム１・フレーム１」「フレーム２・フレーム２」「フレーム３・フレーム３」「フレーム４・フレーム４」の、それぞれ同一フレーム画像について１フレーム分の走査が２回行われる期間ごとにＥＶＥＮ／ＯＤＤの切り替えを指示する信号となる。
一方で極性指示信号としては、Ｅ／Ｏ切替え信号の１／２の周期で正極性／負極性の切り替えを指示する信号となる。
【０１１８】
＜６．第６の実施の形態＞
[6-1.第６の実施の形態としての駆動手法]
第６の実施の形態は、入力画像の特性に応じて、第４の実施の形態の駆動手法と第５の実施の形態の駆動手法との切り替えを行うものである。
つまり、このように第４の実施の形態の駆動手法と第５の実施の形態の駆動手法との切り替えを行うことで、例えば動きの激しい動画像の入力に対してはＤＣのバランスの完全確保による焼き付きの防止を図り、焼き付きが生じる虞の少ない画像の入力時にはフレームレートの向上による動画質の向上を図るものである。
【０１１９】
また、第６の実施の形態では、このような第４，第５の実施の形態の駆動手法の切り替えと共に、入力画像が静止画像であるとみなせる場合には、複数ラインの同時駆動を行わずに、通常の両極性駆動（つまりフレーム２度出し・１ライン順次駆動）への切り替えも行うものとしている。
このように通常の両極性駆動への切り替えも行うことで、静止画像の入力に対しては解像度（垂直方向）を最も高めることができる。またこれと同時に、静止画像ではない動画像の入力時には、複数ラインの同時駆動によるフレームレートの向上（つまり動画質の向上）が図られるようにできる。
【０１２０】
ここで、第６の実施の形態の駆動手法について具体的に説明すると、先ずこの場合は、入力映像信号（入力フレーム画像）について静止画とみなせる画像（フレーム間の相関性が極めて高い画像）であるか、比較的動きの少ない（フレーム間の相関性が比較的高い）動画像であるか、或いは比較的動きの激しい（フレーム間の相関性が比較的低い）動画像であるかについて評価を行うための映像評価回路（図２８における映像評価回路２８を参照）を設ける。
そして、当該映像評価回路による評価結果に基づき、入力画像が静止画像とみなせる場合には、通常の両極性駆動を行う。
また、入力画像が比較的動きの少ない動画像であるとされた場合には、第４の実施の形態の手法による駆動、つまりは「フレーム１（ＥＶＥＮ）→フレーム２（ＯＤＤ）→フレーム３（ＯＤＤ）→フレーム４（ＥＶＥＮ）・・・」による駆動を行う。
また、入力画像が比較的動きの激しい動画像であるとされた場合には、第５の実施の形態の手法による駆動、つまりは「フレーム１（ＥＶＥＮ）→フレーム１（ＥＶＥＮ）→フレーム２（ＯＤＤ）→フレーム２（ＯＤＤ）・・・」による駆動を行う。
【０１２１】
ここで、以下では便宜上、第４の実施の形態の手法による駆動が行われるモードを、「動画質優先モード」と称する。
また、第５の実施の形態の手法による駆動が行われるモードは「ＤＣバランス保証モード」と称する。
また、通常の両極性駆動が行われるモードは「解像度優先モード」と称する。
【０１２２】
上記のように入力画像の特性に応じて「動画質優先モード」「ＤＣバランス保証モード」「解像度優先モード」の間で切り替えを行う第６の実施の形態としての駆動手法によれば、通常の両極性駆動のみを行う場合と比較して、静止画像についての解像度感の低下の防止を図りつつフレームレートの向上による動画質の向上を図ることができ、なお且つＤＣバランスの確保による焼き付きの発生防止を図ることができる。
【０１２３】
[6-2.表示装置の構成]
図２８は、上記により説明した第６の実施の形態としての駆動手法を実現するための第６の実施の形態としての表示装置の内部構成を示している。
図示するようにして第６の実施の形態の表示装置には、図２３に示した第４の実施の形態の表示装置と同様に画素アレイ１、ゲートドライバ２、ソースドライバ３が備えられた上で、制御部２５、入力フレームレート切替え処理部２６、映像信号処理部２７が備えられる。
【０１２４】
ここで、例えば通常の両極性駆動時のフレームレートが６０Ｈｚに対応するものであるとすると、上記のように通常の両極性駆動、第４の実施の形態の駆動、第５の実施の形態の駆動の３者間で切り替えを行うということは、フレームレートが６０Ｈｚ／２４０Ｈｚ／１２０Ｈｚの間で切り替えられることを意味する（図１９,図２２,図２５を参照）。
このことに応じ、第６の実施の形態の表示装置は、入力映像信号のフレームレートを上記３者の駆動モードの切り替えに応じて切り替えるための、入力フレームレート切替え処理部２６を備えている。
【０１２５】
この場合、入力映像信号のフレームレートは、最も高いフレームレートを実現する第４の実施の形態の手法による駆動（「動画質優先モード」）が行われる場合に対応したフレームレートに設定される。すなわち、この場合は通常の両極性駆動時のフレームレートが６０ｆｐｓであることを前提としているので、入力フレームレート切替え処理部２６への入力映像信号のフレームレートとしては、図のように２４０ｆｐｓが設定される。
【０１２６】
入力フレームレート切替え処理部２６は、後述する映像評価回路２８が出力する、「動画質優先モード」「ＤＣバランス保証モード」「解像度優先モード」の切り替えを指示する駆動モード切替え信号に基づき、上記入力映像信号のフレームレートについての切り替えを行う。
具体的に、入力フレームレート切替え処理部２６は、上記駆動モード切替え信号により「ＤＣバランス保証モード」が指示される場合には、上記入力映像信号におけるフレーム画像に関して、時間軸方向に隣接する２つのフレーム画像ごとにそれらの画像の平均値を計算し、これによって各２つのフレーム画像の組から各々１つのフレーム画像を得る。つまりこれによって、入力映像信号のフレームレートを１／２に低下させる（２４０ｆｐｓ→１２０ｆｐｓの切り替え）ものである。
ここで、入力フレームレート切替え処理部２６は、このようなフレームレートの切り替えに応じて同期信号についての調整も行うことになる。
【０１２７】
また入力フレームレート切替え処理部２６は、上記駆動モード切替え信号によって「解像度優先モード」が指示される場合には、上記入力映像信号におけるフレーム画像に関して、連続する４つのフレーム画像を１組として、各組ごとに４つの画像の平均値を計算して１つのフレーム画像とすることで、入力映像信号のフレームレートを１／４に低下させる（２４０ｆｐｓ→６０ｆｐｓの切り替え）。
【０１２８】
また、入力フレームレート切替え処理部２６は、上記駆動モード切替え信号によって「動画質優先モード」が指示される場合には、入力映像信号をそのまま出力することになる。
【０１２９】
映像信号処理部２７には、上記入力フレームレート切替え処理部２６を介した入力映像信号が入力される。
図２９は、映像信号処理部２７の内部構成を示している。
図示するように映像信号処理部２７には、同期分離回路８と共に、フレーム２度出し処理部２９、フレームバッファ２３、ライン間引き処理部３０、ラインバッファ７、及び映像評価回路２８が設けられている。
【０１３０】
図２９において、上記入力フレームレート切替え処理部２６を介した入力映像信号は、同期分離回路８と共に、フレーム２度出し処理部２９と映像評価回路２８に対しても供給される。
フレーム２度出し処理部２９は、入力映像信号から得られた同一フレーム画像をフレームバッファ２３を用いて２度出しする点は先のフレーム２度出し処理部２２（図２６）と同様となるが、このフレーム２度出し処理部２９は、映像評価回路２８から供給される駆動モード切替え信号に基づいてフレーム画像の２度出し／通常出力の切り替えを行う点がフレーム２度出し処理部２２と異なる。具体的に、上記駆動モード切替え信号により「動画質優先モード」が指示される場合には、同一フレーム画像についての２度出し処理は行わず、通常通りフレーム画像を１度ずつ順次に出力する。
一方、上記駆動モード切替え信号により「ＤＣバランス保証モード」「解像度優先モード」が指示される場合には、フレームバッファ２３を用いた同一フレーム画像の２度出し処理を行う。
【０１３１】
フレーム２度出し処理部２９により出力されたフレーム画像は、ライン間引き処理部３０に供給される。
ライン間引き処理部３０は、Ｅ／Ｏ切替え信号に基づきラインバッファ７を用いたＥＶＥＮライン／ＯＤＤライン（＋ライン０）の間引き出力を行う点については先の図６などに示したライン間引き処理部６と同様であるが、映像評価回路８からの駆動モード切替え信号に基づきライン間引き出力／通常出力の切り替えを行う点が上記ライン間引き処理部６の場合と異なる。すなわち、ライン間引き処理部３０は、駆動モード切替え信号により「ＤＣバランス保証モード」「動画質優先モード」が指示される場合には、Ｅ／Ｏ切替え信号による指示に基づきＥＶＥＮライン／ＯＤＤライン（＋ライン０）の間引き出力を行う。
一方、上記駆動モード切替え信号により「解像度優先モード」が指示される場合には、上記通常出力として、入力されたフレーム画像をそのまま出力する。
【０１３２】
また図２９において、同期分離回路８が出力する同期信号は、図２８に示す制御部２５に対して供給されると共に、映像評価回路２８に対しても供給される。
映像評価回路２８は、上述した入力フレームレート切替え処理部２６を介した入力映像信号と上記同期信号とに基づいて、入力フレーム画像間の相関性についての評価を行い、その結果に応じて「解像度優先モード」「ＤＣバランス保証モード」「動画質優先モード」の何れか１つを指示する駆動モード切替え信号を出力する。
【０１３３】
図３０は、映像評価回路２８の内部構成を示している。
図示するようにして映像評価回路２８には、反転回路３５、セレクタ３６、加算器３７、積分値格納メモリ３８、絶対値出力回路３９、空間方向積分器４０、モード判定回路４１、フレーム毎トグル信号生成回路４２が備えられている。
【０１３４】
映像評価回路２８において、入力フレームレート切替え処理部２６を介した入力映像信号は、図示するように反転回路３５とセレクタ３６とに供給される。上記反転回路３５により極性反転された入力映像信号はセレクタ３６に供給される。
また、図２９に示した同期分離回路８からの同期信号は、映像評価回路８におけるフレーム毎トグル信号生成回路４２に対して供給される。フレーム毎トグル信号生成回路４２は、上記同期信号（垂直同期信号）に基づき、フレーム周期に同期したフレーム毎トグル信号を生成し、これをセレクタ３６に対して供給する。
【０１３５】
ここで、「反転回路３５、セレクタ３６、加算器３７、積分値格納メモリ３８」は、入力フレーム画像の各画素位置ごとに信号値の積分を行うために設けられている。
図３０においては図示の都合上、「反転回路３５、セレクタ３６、加算器３７」の組を１組のみ（つまり１画素分のみ）代表して示しているが、実際には当該「反転回路３５、セレクタ３６、加算器３７」の組は複数設けられ、入力フレーム画像の各画素位置ごとの積分値が積分値格納メモリ３８にて各画素位置ごとに格納されるように構成されるものとなる。
或いは、「反転回路３５、セレクタ３６、加算器３７」の組は、入力フレーム画像における複数画素を１ユニットとしたときそれらユニットごとに１つずつ設けるものとし、それぞれ１ユニット内の各画素位置についての積分値計算を時分割で行うように構成することもできる。なおもちろん、処理能力的に許容されるのであれば、上記「反転回路３５、セレクタ３６、加算器３７」の組は１つのみ設けるものとし、入力フレーム画像の全画素の積分値計算を時分割で行うようにしてもよい。
以下では一例として、「反転回路３５、セレクタ３６、加算器３７」の組は画素ごとに設けられる場合について説明する。
【０１３６】
上記セレクタ３６は、上述したフレーム毎トグル信号により指示される周期（つまりフレーム周期）で、入力映像信号又は反転回路３５により極性反転された入力映像信号を交互に切り替えて出力する。
セレクタ３６の出力は加算器３７に対して供給される。この加算器３７においては、積分値格納メモリ３８に格納された或る１つの画素の積分値と、上記のようにセレクタ３６から供給された入力映像信号（入力フレーム画像）の対応する１つの画素の信号値との加算が行われる。当該加算器３７による加算結果は積分値格納メモリ３８における対応する画素位置の積分値として格納されると共に、絶対値出力回路３９に対して供給される。
【０１３７】
ここで、上記により説明した「反転回路３５、セレクタ３６、加算器３７、積分値格納メモリ３８、フレーム毎トグル信号生成回路４２」によっては、各画素位置の信号値についてフレームごとに交互にその非反転値・反転値の加算が繰り返し行われることになる。つまりこのことで、加算器３７（実際には複数）と積分値格納メモリ３８とで実現される画素位置ごとの信号値についての積分器の出力は、その値が例えば「０」であればフレーム画像間の相関性が最も高いことを意味するものとなり、また、その値が大であるほどフレーム画像間の相関性が低いことを意味することになる。すなわち、上記積分器の出力値は、フレーム画像間の相関性を表す指標として用いることができるものである。
【０１３８】
但し、上記積分器の出力値は画素位置ごとに得られる値であるので、そのままでは評価指標として扱い難い。このため本例では、フレーム画像間の相関性を表す評価指標として１つの値が得られるようにするべく、絶対値出力回路３９、空間方向積分器４０を設けている。
【０１３９】
絶対値出力回路３９は、上記加算器３７と上記積分値格納メモリ３８とで実現される積分器から供給される各画素位置ごとの積分値について、それらの絶対値をそれぞれ出力する。
【０１４０】
空間方向積分器４０は、上記絶対値出力回路３９からの各画素位置ごとの積分値の絶対値を入力し、それらを空間方向に加算する。具体的には、上記絶対値出力回路３９からの各画素位置ごとの積分値の絶対値を全て加算する。
空間方向積分器４０により得られた空間方向の積分値は、モード判定回路４１に供給される。
【０１４１】
モード判定回路４１は、上記空間方向の積分値と、予め設定された所定の第１閾値Ｔｈ１及び第２閾値Ｔｈ２とに基づき、入力フレーム画像間の相関性に応じた「解像度優先モード」「動画質優先モード」「ＤＣバランス保証モード」の各モードの判定を行う。
具体的に、モード判定回路４１は、上記積分器４０が出力する上記空間方向の積分値が「０」以上で且つ上記第１閾値Ｔｈ１未満である場合は、入力画像が静止画像とみなせるとして、「解像度優先モード」を指示する駆動モード切替え信号を出力する。
また上記積分器４０からの積分値が上記第１閾値Ｔｈ１以上で且つ上記第２閾値Ｔｈ２未満である場合は、フレーム画像間の相関性が比較的高いとみなし、「動画質優先モード」を指示する駆動モード切替え信号を出力する。
また上記積分器４０からの積分値が上記第２閾値Ｔｈ２以上である場合は、フレーム画像間の相関性が比較的低いとみなし、「ＤＣバランス保証モード」を指示する駆動モード切替え信号を出力する。
【０１４２】
図２８に戻り、映像評価回路２８により出力された駆動モード切替え信号は、図示するように制御部２５に対して供給される。
制御部２５は、上記駆動モード切替え信号により指示された駆動モードとしての動作が実現されるようにして、Ｅ／Ｏ切替え信号によるＥＶＥＮ／ＯＤＤの指示、及び極性指示信号による駆動極性の切り替えタイミング指示、及びゲートドライバ２に対する同時駆動２ラインの組の変更指示と２ライン同時駆動／各走査線の順次走査の切り替え指示とを行う。
【０１４３】
具体的に、ゲートドライバ２に対する指示として、制御部２５は、上記駆動モード切替え信号により「解像度優先モード」が指示される場合には、各走査線の順次駆動（つまり走査線１本ごとの順次駆動）を指示するための情報を与える。
また、「ＤＣバランス保証モード」が指示される場合には、ゲートドライバ２に対し、同一フレーム画像について行われる２回の１フレーム分の走査ごとに２ラインの組の変更を指示する情報を与える。
また、「動画質優先モード」が指示される場合には、同時駆動する２ラインの組み合わせをフレーム周期で交互に変更することを指示する情報をゲートドライバ２に対して与える。
なお確認のために述べておくと、第６の実施の形態のゲートドライバ２としては、上記のような制御部２５からの指示に応じて、２ライン同時駆動と１ラインごとの駆動との切り替えが可能となるように構成しておく。
【０１４４】
また、Ｅ／Ｏ切替え信号に関しては、「ＤＣバランス保証モード」が指示される場合には、フレーム周期（入力画像のフレーム周期）で交互にＥＶＥＮ／ＯＤＤの切り替えを指示する信号を生成・出力する。
また、「動画質優先モード」が指示される場合には、連続する各４フレームを１組としたとき各組における１番目のフレームと２番目のフレームとの間、及び３番目のフレームと４番目のフレームとの間でＥＶＥＮ／ＯＤＤの切り替えが行われるように指示する信号を生成・出力する。
【０１４５】
また、極性指示信号に関しては、「解像度優先モード」「ＤＣバランス保証モード」が指示される場合には、フレーム周期（入力画像のフレーム周期）の１／２の周期で交互に正極性／負極性の切り替えを指示する信号を生成・出力する。
また、「動画質優先モード」が指示される場合には、フレーム周期で交互に正極性／負極性の切り替えが行われるように指示する信号を生成・出力する。
【０１４６】
＜７．変形例＞
以上、本発明の各実施の形態について説明したが、本発明としてはこれまでに説明した具体例に限定されるべきものではない。
例えば各実施の形態では、通常駆動時のフレームレートが６０ｆｐｓに設定されることを前提としたが、実施の形態で挙げたフレームレートの数値はあくまで説明の便宜を図る上での一例を示したものに過ぎず、それらの数値に限定されるべきものではない。
また、パネルの画素数に関しても、例示した１９２０×１０８０に限定されるべきものではなく、例えば４０９６×２１６０や８１９２×４３２０など、適宜変更が可能である。
【０１４７】
また、実施の形態では、信号線の駆動については、ソースドライバ３が単純に各信号線を駆動する場合を例示したが、例えば次の図３１に示されるように、信号線の所定複数本を１組として各組ごとに信号線を駆動する構成を適用することもできる。この図３１に示すような信号線の分割駆動を行う構成は、例えばＳＸＲＤパネルやＬＣＯＳパネルなどで採用されている。
【０１４８】
図３１において、この場合も画素アレイ１、ゲートドライバ２に関しては各実施の形態で説明したものと同様の構成とされればよい。
この場合は、信号線を単純に駆動するソースドライバ３に代えて、分割駆動ソースドライバ４５、及び駆動画素選択用ゲートドライバ４６を設ける。その上で、これら分割駆動ソースドライバ４５と駆動画素選択用ゲートドライバ４６とにより信号線を所定複数（ｍとおく：図中ではｍ＝３）本の組ごとに順次駆動するために、各信号線に対しては、信号の書き込みを可能な状態とするｍ本の信号線の組を選択する（つまり任意のｍ本の信号線の組をアクティブ／非アクティブとする）ためのスイッチング素子（この場合もＦＥＴとしている）を挿入している。図示するようにスイッチング素子は、ドレインが信号線と接続された上で、ソースが上記分割駆動ソースドライバ４５に対して接続されている。このとき、各スイッチング素子のソースと上記分割駆動ソースドライバ４５との接続は、図示するようにして、ｍ本の信号線の各組に設けられるｍ個のスイッチング素子の各組における１番目のスイッチング素子、２番目のスイッチング素子・・・ｍ番目のスイッチング素子ごとにそれぞれ共通とされたラインを介して行われている。
またスイッチング素子のゲートは、ｍ個のスイッチング素子の組ごとにそれぞれ共通とされたラインを介して駆動画素選択用ゲートドライバ４６に対して接続されている。
【０１４９】
このような構成においては、１水平ライン期間における信号線の駆動が次のようにして行われる。つまり、駆動画素選択用ゲートドライバ４６は、ｍ本の信号線の組ごとに設けられたｍ個のスイッチング素子を各組ごとに順次オンとしていくことで、上記分割駆動ソースドライバ４５による信号値の書き込みを行う信号線の組を順次選択していく。そして、分割駆動ソースドライバ４５は、入力された１水平ライン分の画像信号について、上記駆動画素選択用ゲートドライバ４６により選択されたｍ本の信号線のそれぞれに対応する画素位置の信号値により上記ｍ本の信号線の各々を駆動する。これによって、上記ｍ本の信号線の組ごとの順次の信号値の書き込みが行われる。
このような構成により、ソースドライバからの配線は、画素アレイ１に設けられた信号線の本数分設ける必要はなく上記ｍ本に共通化でき、例えば配線レイアウトの面などで有利とすることができる。
【０１５０】
また、これまでの説明では、駆動モードの切り替えは、両極性駆動を行うことを前提とした場合にのみ行うものとしたが、例えば、以下のような駆動モードの切り替えを行うこともできる。
・第１の実施の形態の手法による駆動と通常駆動（１ライン順次の走査・ＥＶＥＮ／ＯＤＤ間引き無し）との切り替え
・第２の実施の形態の手法による駆動と通常駆動（領域ごとに１ライン順次の走査・ＥＶＥＮ／ＯＤＤ間引き無し）との切り替え
これらの切り替えにおいて、「通常駆動」は、第６の実施の形態における「解像度優先モード」に相当し、従ってこの場合も映像評価回路２８などの入力画像が動画像であるか静止画像であるかについての評価を行う評価部を設け、静止画像である場合には「通常駆動」を行い動画像である場合には上記第１の実施の形態の手法による駆動、第２の実施の形態の手法による駆動をそれぞれ行うようにする。このことで、静止画像表示時における解像度の確保による画質向上と動画像表示時におけるフレームレート向上による画質向上とを図ることができ  結果として動画像・静止画像の入力に関わらず良好な画質を提供できる。
【０１５１】
また、第３,第４,第５,第６の実施の形態において、第２の実施の形態のような領域分割駆動の手法を適用することもできる。
【０１５２】
またこれまでの説明では、本発明が液晶パネルの表示駆動に適用される場合を例示したが、例えば有機ＥＬなどの他のＦＰＤ（フラットパネルディスプレイ）についての表示駆動に対しても本発明は好適に適用できる。
【符号の説明】
【０１５３】
１  画素アレイ、２  ゲートドライバ、２Ａ  領域Ａゲートドライバ、２Ｂ  領域Ｂゲートドライバ、３  ソースドライバ、３Ａ  領域Ａソースドライバ、３Ｂ  領域Ｂソースドライバ、４,１１,１５,２１,２７  映像信号処理部、５,１０,２０,２４,２５  制御部、６,６Ａ,６Ｂ,３０  ライン間引き処理部、７,７Ａ,７Ｂ  ラインバッファ、８  同期分離回路、１２  領域分割部、１６  平均値算出回路、１７  出力制御部、２２,２９  フレーム２度出し処理部、２３  フレームバッファ、２６  入力フレームレート切替え処理部、２８  映像評価回路、３５  反転回路、３６  セレクタ、３７  加算器、３８  積分値格納メモリ、３９  絶対値出力回路、４０  空間方向積分器、４１  モード判定回路、４２  フレーム毎トグル信号生成回路、４５  分割駆動ソースドライバ、４６  駆動画素選択用ゲートドライバ
【図１】
2010271365.tif 000003
【図２】
2010271365.tif 000004
【図３】
2010271365.tif 000005
【図４】
2010271365.tif 000006
【図５】
2010271365.tif 000007
【図６】
2010271365.tif 000008
【図７】
2010271365.tif 000009
【図８】
2010271365.tif 000010
【図９】
2010271365.tif 000011
【図１０】
2010271365.tif 000012
【図１１】
2010271365.tif 000013
【図１２】
2010271365.tif 000014
【図１３】
2010271365.tif 000015
【図１４】
2010271365.tif 000016
【図１５】
2010271365.tif 000017
【図１６】
2010271365.tif 000018
【図１７】
2010271365.tif 000019
【図１８】
2010271365.tif 000020
【図１９】
2010271365.tif 000021
【図２０】
2010271365.tif 000022
【図２１】
2010271365.tif 000023
【図２２】
2010271365.tif 000024
【図２３】
2010271365.tif 000025
【図２４】
2010271365.tif 000026
【図２５】
2010271365.tif 000027
【図２６】
2010271365.tif 000028
【図２７】
2010271365.tif 000029
【図２８】
2010271365.tif 000030
【図２９】
2010271365.tif 000031
【図３０】
2010271365.tif 000032
【図３１】
2010271365.tif 000033
【図３２】
2010271365.tif 000034
【図３３】
2010271365.tif 000035
【図３４】
2010271365.tif 000036