(57)【要約】【課題】チップサイズ、コストの増加を抑止しつつ、クランプ回路の耐圧特性を良好に維持でき、負荷変調を効率良く的確に行うことが可能で、復調を的確に行うことが可能な通信インタフェース回路および通信装置を提供する。【解決手段】共振回路を含むアンテナ回路１３０と、アンテナ回路を通して第１の電源端子と第２の電源端子間に誘起される交流電圧を、コントロール信号に応じて一定の電圧にクランプするクランプ回路１０３と、第１の電源端子と第２の電源端子間に誘起される交流電圧を直流電圧に変換する全波整流器１０５と、整流器による直流電圧または上記交流電圧のピーク値を分圧する分圧器１０７と、分圧器の分圧電圧と基準電圧とを比較し、比較結果を上記コントロール信号としてクランプ回路に出力する差動アンプ１０８と、を有する。【選択図】図６
2010157096.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源端子と第２の電源端子間に誘起される交流電圧を、コントロール信号に応じて一定の電圧にクランプするクランプ回路と、
上記第１の電源端子と上記第２の電源端子間に誘起される交流電圧を直流電圧に変換する整流器と、
上記整流器による直流電圧または上記交流電圧のピーク値を分圧する分圧器と、
上記分圧器の分圧電圧と基準電圧とを比較し、比較結果を上記コントロール信号として上記クランプ回路に出力する差動アンプと
を有する通信インタフェース回路。
【請求項２】
上記基準電圧と比較される分圧電圧は、上記差動アンプのみに供給される
請求項１記載の通信インタフェース回路。
【請求項３】
復調器を有し、
上記整流器、上記分圧器、上記差動アンプ、および上記クランプ回路によりフィードバックループを含む帰還制御系が形成され、
上記復調器は、
上記フィードバックループ内の信号からデータを復調する
請求項１または２記載の通信インタフェース回路。
【請求項４】
上記分圧器は、
上記整流器の電圧出力ラインまたは上記第１の電源端子と上記第２の電源端子間に誘起される交流電圧のピーク値部と基準電位間に直列に接続された複数の抵抗を含み、当該複数の抵抗で分圧した電圧を上記分圧電圧として上記差動アンプに供給し、
全体の抵抗値が可変である
請求項１から３のいずれか一に記載の通信インタフェース回路。
【請求項５】
上記整流器の電圧出力部と上記分圧器の電圧入力部との間に高周波信号を除去する平滑器を有し、
上記平滑器は、
ダイオードより順方向電圧をキャンセルする回路を含む
請求項１から４のいずれか一に記載の通信インタフェース回路。
【請求項６】
上記第１の電源端子と第２の電源端子間にウェルバイアス回路を有し、
上記ウェルバイアス回路は、
上記第１の電源端子と上記第２の電源端子との間に直列に接続された第１および第２の電界効果トランジスタと、
上記第１の電源端子と上記第２の電源端子との間に直列に接続された第３および第４の電界効果トランジスタと、を含み、
上記第１および第３の電界効果トランジスタのゲートが上記第２の電源端子に接続され、
上記第２および第４の電界効果トランジスタが上記第１の電源端子に接続され、
上記第１、第２、第３、および第４の電界効果トランジスタのウェルが直列接続された上記第３および第４の電界効果トランジスタの端子同士の接続ノードに接続されている
請求項１から５のいずれか一に記載の通信インタフェース回路。
【請求項７】
アンテナ回路を通して第１の電源端子と第２の電源端子間に誘起される交流電圧を、コントロール信号に応じて一定の電圧にクランプするクランプ回路と、
上記第１の電源端子と第２の上記電源端子間に誘起される交流電圧を直流電圧に変換する整流器と、
上記整流器による直流電圧または上記交流電圧のピーク値を分圧する分圧器と、
上記分圧器の分圧電圧と基準電圧とを比較し、比較結果を上記コントロール信号として上記クランプ回路に出力する差動アンプと
を有する通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非接触型ＩＣカード等に適用可能な通信インタフェース回路および通信装置に関するものである。
【背景技術】
【０００２】
近年のＩＣカード技術の発展は目覚しいものがあり、鉄道の乗車券、物品の購入、入退出管理等、様々な分野で便利に利用されてきている。
【０００３】
これらのシステムにおいては、ＩＣカード側には電池を持たず、リーダ／ライタ（以下、Ｒ／Ｗと記す）側から送出された電磁波による非接触給電によりＩＣカードを動作させているものが多い（たとえば特許文献１、２、３、４、５参照）。
【０００４】
上記アプリケーションのシステムでは、Ｒ／ＷからＩＣカード(下り)方向とＩＣカードからＲ／Ｗ(上り)方向の双方向のデータ伝送が必要である。
そして、下り方向については、Ｒ／Ｗから送出するキャリアを振幅変位キーイング（ＡＳＫ：Amplitude sift keying）変調することにより目的を果たしている。
【０００５】
一方、上り方向については、ＩＣカードは電源を持っておらず、それ自体からキャリアを送出する機能を有していない。
このため、ＩＣカードは、Ｒ／Ｗから送出されたキャリアをインダクタＬとキャパシタＣの同調回路に接続された負荷抵抗で受け、送出データの"1"/"0"に対応させてその負荷抵抗の値を変化させる、いわゆる「負荷変調方式」によりデータ伝送機能を実現している。
【０００６】
Ｒ／Ｗ側では、ＩＣカード側の負荷抵抗の値の変化に応じて生じるアンテナコイルの電圧変化として検出し、上りデータを再生する。
【０００７】
図１および図２は、ＩＣカードの通信インタフェース部の基本的な構成を示す図である。
このＩＣカード１は、クランプ回路２および整流器３を有する。
【０００８】
図３は、負荷変調回路を有するＩＣカードの構成例を示す図である。
【０００９】
図３のＩＣカード１０は、アンテナコイル１１、アンテナコイル１１に並列に接続されたキャパシタ１２、アンテナコイル１１とキャパシタ１２に並列に接続された負荷変調用抵抗１３、および負荷変調用抵抗１３に直列に接続されたスイッチ１４を有する。
そして、ＩＣカード１０は、クランプ回路１５、および整流器１６を有する。
【特許文献１】特開平７−８５２３３号公報
【特許文献２】特開平１１−８８２４３号公報
【特許文献３】特開平９−６２８１６号公報
【特許文献４】特開２００５−２６７６４３号公報
【特許文献５】特開平１０−１４５９８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところが、図１および図２に示すＩＣカードでは、入力信号振幅、あるいは整流後（整流器出力）のＤＣ電圧値が上昇するとクランプ回路２に流れる電流が増加する。つまりこれは、入力インピーダンスが低下することを意味する。
入力インピーダンスが低下すると、入力端子前のＬＣ共振回路Ｑ値も下げることで入力信号振幅を制御する。
この制御特性はデバイスのクランプ回路の耐圧特性に依存するので、入力信号強度が広範囲に変動する場合、入力振幅の変動範囲も広範囲になる。
たとえば、実際に入力電圧レベルは十数ボルトになる場合もある。それはつまり入力回路の先端部分は高耐圧デバイスで構成する必要があり、チップサイズの増加など、コストアップにつながるという不利益がある。
【００１１】
特許文献３および４に記載された技術では、基準電圧と比較する整流器出力のＤＣ電圧は他の回路に共通で給電される。
他の回路の消費電流変動はこの比較のためのＤＣ電圧に影響を受ける可能性があるため、コントロールループが不安定になることが想定される。
【００１２】
特許文献５に記載された技術では、入力電圧レベルが一定にならないことから、入力信号強度を確保したい場合、高耐圧デバイスが必要になる。
【００１３】
また、負荷変調回路は、図３に示すように、変調に用いる負荷抵抗１３の抵抗値（RL）が固定値であった。
図３に示すＲｃ値は、クランプ回路１５が動作するため、カードとＲ/Ｗ（リーダ／ライタ）との間の距離に応じて変化する。
変調度は、「ＲL：Ｒｃ」の比に依存するため、距離に応じて変化する。仮にクランプ回路１５が動作した場合、Ｒｃは非常に小さくなるため、ＲLの変化の影響が小さくなる。よって、変調率が小さくなり、通信不具合の原因になるという不利益がある。
【００１４】
また、通常のＩＣカードにおける復調器は、アンテナに入力された信号の電圧変化を検出することで、復調を行っている。
しかし、入力信号レベルが高い場合、ＬＳＩ保護のためクランプ回路が動作することにより電圧変化が非常に小さくなるため、図４に示すように、復調が難しくなる。
【００１５】
本発明は、チップサイズ、コストの増加を抑止しつつ、クランプ回路の耐圧特性を良好に維持でき、負荷変調を効率良く的確に行うことが可能で、復調を的確に行うことが可能な通信インタフェース回路および通信装置を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の第１の観点の通信インタフェース回路は、第１の電源端子と第２の電源端子間に誘起される交流電圧を、コントロール信号に応じて一定の電圧にクランプするクランプ回路と、上記第１の電源端子と上記第２の電源端子間に誘起される交流電圧を直流電圧に変換する整流器と、上記整流器による直流電圧または上記交流電圧のピーク値を分圧する分圧器と、上記分圧器の分圧電圧と基準電圧とを比較し、比較結果を上記コントロール信号として上記クランプ回路に出力する差動アンプとを有する。
【００１７】
本発明の第２の観点の通信装置は、アンテナ回路を通して第１の電源端子と第２の電源端子間に誘起される交流電圧を、コントロール信号に応じて一定の電圧にクランプするクランプ回路と、上記第１の電源端子と上記第２の電源端子間に誘起される交流電圧を直流電圧に変換する整流器と、上記整流器による直流電圧または上記交流電圧のピーク値を分圧する分圧器と、上記分圧器の分圧電圧と基準電圧とを比較し、比較結果を上記コントロール信号として上記クランプ回路に出力する差動アンプとを有する。
【発明の効果】
【００１８】
本発明によれば、チップサイズ、コストの増加を抑止しつつ、クランプ回路の耐圧特性を良好に維持でき、負荷変調を効率良く的確に行うことが可能で、復調を的確に行うことが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．第１の実施形態
２．第２の実施形態
【００２０】
＜１．第１の実施形態＞
図５は、本発明の第１の実施形態に係る通信装置を含む非接触ＩＣカードとリーダライタを模式的に示す図である。
図６は、本発明の第１の実施形態に係る通信装置を含む非接触ＩＣカードの構成例を示す回路図である。
図７は、図６のＩＣカードの要部を具体的に示す回路図である。
【００２１】
図５のＩＣカード１００は、通信装置としての近接無線通信ＲＦインタフェース回路１２０とアンテナ回路１３０を含んで構成される。
【００２２】
図６のＩＣカード１００は、近接無線通信ＲＦインタフェース部分を中心に示している。
ＩＣカード１００は、図６に示すように、第１の電源端子ＶＣＰ、第２の電源端子ＶＣＭ（クレームに対応させて電源端子という用語を用いています）、アンテナコイル１０１、アンテナコイル１０１に並列に接続されたキャパシタ１０２、クランプ回路１０３、ウェルバイアス回路１０４、および全波整流器１０５を有する。
ＩＣカード１００は、平滑器１０６−１〜１０６−４、分圧器１０７、差動アンプ（オペアンプ）１０８、および復調器１０９、および基準電圧源（Band Gap Regulator :BGR）１１０を有する。
分圧器１０７および差動アンプ１０８により入力振幅制御器１４０が形成される。
また、ＩＣカード１００は、アナログレギュレータ１１１、アナログ系回路１１２、デジタルレギュレータ１１３、およびデジタル系回路１１４を有する。
また、図５においては、符号２００は、リーダライタ（Ｒ／Ｗ）を示している。
なお、図７の回路においては、ウェルバイアス回路は省略されている。
【００２３】
図６のＩＣカード１００は、ＲＦＩＣ等の非接触通信用を目的とする送受信インタフェース回路を含んで形成されている。ＩＣカード１００は、入力キャリア信号（ＡＣ）から、たとえば上下を折り返したような波形を作る全波整流器１０５を有している。
ＩＣカード１００、入力端子ＣＰ、ＣＭの電圧を制御するため、全波整流器１０５、差動アンプ１０８、クランプ回路１０３による一連のフィードバックループ（帰還制御系）ＦＢＬが形成されている。
具体的には、ＩＣカード１００は、全波整流器１０５の出力電圧値Ｖａｎｔ´のピーク値、あるいは入力信号のピーク（peak）電圧値Ｖａｎｔを検知し、その分圧器１０７による抵抗分圧値を差動アンプ１０８で回路内のＢＧＲ１１０による基準電圧Ｖｒｅｆと比較する。
そして、ＩＣカード１００は、差動アンプ１０８の出力信号が信号入力端子に並列接続されたクランプ回路１０３をコントロールするフィードバックループＦＢＬが形成されている。
このフィードバックループＦＢＬは、主な特徴として信号入力端子電圧を一定にする機能を有する。
また、本実施形態のＩＣカード１００では、基準電圧Ｖｒｅｆと比較されるＤＣ電圧源（分圧器）に供給されるＤＣ電圧、つまり平滑器１０６−１の出力は、他の回路形には給電されない。
また、本実施形態のＩＣカード１００では、フィードバックループＦＢＬ内の電流・電圧信号からデータを復調器１０９で復調する。
換言すれば、クランプ回路１０３に流れる電流、あるいはクランプトランジスタのゲート電圧からデータを復調する。
また、本実施形態のＩＣカード１００では、データ送信方法として「負荷変調」が用いられる。フィードバックループＦＢＬにおいて、全波整流器１０５の出力電圧値Ｖａｎｔ´のピーク値、あるいは入力信号のピーク電圧値Ｖａｎｔを基準電圧Ｖｒｅと比較するが、その抵抗分圧値を可変することで負荷変調を実施する。これにより、本実施形態では入力端子に一定な電圧値の変調振幅にする。
【００２４】
ＩＣカード１００のアンテナコイル１０１は、Ｒ／Ｗ２００におけるアンテナコイル２０１と結合係数ｋで電磁的に結合されている。
結合係数ｋは、ＩＣカード１００とＲ／Ｗ２００との距離に依存する値であり、距離＝∞のときｋ＝０となる。
【００２５】
クランプ回路１０３は、Ｒ／Ｗ２００が発生する電磁界にかざされることで誘起されたＡＣ電圧を、フィードバックループＦＢＬを形成する差動アンプ１０８から出力されたコントロール信号ＣＴＬにより一定の電圧にクランプする。
【００２６】
図８は、本実施形態に係るクランプ回路１０３を含むフィードバックループＦＢＬの具体的な構成例を示す図である。
なお、図８の回路においてもウェルバイアス回路は省略されている。
【００２７】
クランプ回路１０３は、ゲートにコントロール信号ＣＴＬが供給される絶縁ゲート型電界効果トランジスタ（以下、トランジスタという）Ｑ１０１、および４つのスイッチＳＷ１０１〜ＳＷ１０４により形成されている。
トランジスタＱ１０１は、ｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタにより形成され、コントロール信号ＣＴＬに応じてそのオン抵抗が制御される。
スイッチＳＷ１０１はトランジスタＱ１０１のドレインと電源端子ＶＣＰ（端子ＣＰ）との間に接続されている。
スイッチＳＷ１０２はトランジスタＱ１０１のソースと電源端子ＶＣＰ（端子ＣＰ）との間に接続されている。
スイッチＳＷ１０３はトランジスタＱ１０１のドレインと電源端子ＶＣＭ（端子ＣＭ）との間に接続されている。
スイッチＳＷ１０４はトランジスタＱ１０１のソースと電源端子ＶＣＭ（端子ＣＭ）との間に接続されている。
そして、トランジスタＱ１０１のソースは接地されている。
【００２８】
各スイッチＳＷ１０１，ＳＷ１０３は、図７に示すように、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタＰＴ１０１，ＰＴ１０２により形成される。
各スイッチＳＷ１０２，ＳＷ１０４は、図７に示すように、ＮＭＯＳトランジスタＮＴ１０１，ＮＴ１０２により形成される。
【００２９】
図７に示すように、スイッチＳＷ１０１を形成するＰＭＯＳトランジスタＰＴ１０１のソースが電源端子ＬＶＤに接続され、ドレインがトランジスタＱ１０１のドレインに接続されている。
スイッチＳＷ１０２を形成するＮＭＯＳトランジスタＮＴ１０１のソースが電源端子ＶＣＰに接続され、ドレインがトランジスタＱ１０１のソースに接続されている。
スイッチＳＷ１０３を形成するＮＭＯＳトランジスタＮＴ１０２のソースが電源端子ＶＣＭに接続され、ドレインがトランジスタＱ１０１のドレインに接続されている。
スイッチＳＷ１０４を形成するＮＭＯＳトランジスタＮＴ１０２のソースが電源端子ＶＣＭに接続され、ドレインがトランジスタＱ１０１のドレインに接続されている。
そして、ＰＭＯＳトランジスタＰＴ１０１およびＮＭＯＳトランジスタＮＴ１０１のゲートが電源端子ＶＣＭ（端子ＣＭ）に接続されている。そして、ＰＭＯＳトランジスタＰＴ１０２およびＮＭＯＳトランジスタＮＴ１０２のゲートが電源端子ＶＣＰ（端子ＣＰ）に接続されている。
【００３０】
ここで、このような構成を有するクランプ回路１０３において、トランジスタＱ１０１のゲート電圧をコントロール信号ＣＴＬで制御する理由について説明する。
【００３１】
通常、ＩＣカードのＬＳＩにおけるＲＦ回路部分(整流器等)は、高耐圧トランジスタセルを使用していた。その理由は、カードのアンテナにおける磁気誘導回路に発生する電圧が数１０Ｖに達するため、トランジスタに不具合が発生するおそれがあるためである。
そして、高耐圧トランジスタを使用することは、単純に半導体のサイズが大きくなり、結果コストアップにつながることが課題である。
そこで、本実施形態では、標準３．３Ｖ系のトランジスタのみを使用するＬＳＩのＲＦ回路構成が採用されている。
ここで、３．５ＶのＤＣ電圧を発生する整流器について考えてみる。
たとえば、３．３Ｖ系トランジスタの耐圧は４．５Ｖである。整流器が正常動作する入力電圧レベルは３．８Ｖ以上であるため、整流器の入力電圧レベルは、３．８Ｖ〜４．５Ｖの範囲に収まっている必要がある。
【００３２】
具体的には、図８の回路図に関連付けて説明する。
全波整流器１０５の出力電圧Ｖａｎｔ´(ＶＤＤ)は、分圧器１０７の抵抗Ｒ１、Ｒ２、Ｒ３で分圧され、差動アンプ１０８に入力され、基準電圧Ｖｒｅｆと比較される。
差動アンプ１０８の出力であるコントロール信号ＣＬＴは、ＶＤＤの値が常に一定になるよう、クランプ回路１０３を制御する。
この場合、ＣＭ、ＣＰ端子間の電圧が常に、４．３Ｖｏｐになるように制御される。
このように、クランプ回路１０３では、電圧が低く一定に保たれるため、高耐圧トラジス田を使用することなくＲＦ回路を構成することが可能になる。
【００３３】
ちなみに、クランプ回路１０３において、ＣＰが正、ＣＭが負のとき、スイッチＳＷ１０１，ＳＷ１０４がオン、スイッチＳＷ１０２，ＳＷ１０３がオフとなる。
一方、ＣＰが負、ＣＭが正のとき、スイッチＳＷ１０１，ＳＷ１０４がオフ、スイッチＳＷ１０２，ＳＷ１０３がオンとなる。
【００３４】
このように、クランプ回路１０３を制御することにより、ＬＳＩのサイズを小型化することが可能となり、また、コスト低減を図れる利点がある。
小型化されたＬＳＩは、たとえば「非接触カード」の場合、ＬＳＩの「割れ」不良に対して強くなることも期待できる。
【００３５】
ウェルバイアス回路１０４は、端子ＣＰとＣＭで電流ループを形成するため、端子間ＣＰ、ＣＭ間に直列に接続された２つのＮＭＯＳトランジスタと、このＮＭＯＳトランジスタに起因するラッチアップを抑止するためのｐウェルバイアス制御する機能を有する。
【００３６】
図９は、本実施形態に係るウェルバイアス回路の構成例を示す回路図である。
【００３７】
ウェルバイアス回路１０４は、端子ＣＰ、ＣＭ間に直列に接続された２つのＮＭＯＳトランジスタＭＮ１０１，ＭＮ１０２、およびＮＭＯＳトランジスタＭＮ１０１，ＭＮ１０２に並列に接続されたＮＭＯＳトランジスタＭＮ１０３，ＭＮ１０４を有する。
ＮＭＯＳトランジスタＭＮ１０１により第１の電界効果トランジスタが形成され、ＮＭＯＳトランジスタＭＮ１０２により第２の電界効果トランジスタが形成される。
ＮＭＯＳトランジスタＭＮ１０３により第３の電界効果トランジスタが形成され、ＮＭＯＳトランジスタＭＮ１０４により第４の電界効果トランジスタが形成される。
【００３８】
ＮＭＯＳトランジスタＭＮ１０１，ＭＮ１０３のゲートがＣＭ端子（電源端子ＶＣＰ）に接続され、ＮＭＯＳトランジスタＭＮ１０２、ＭＮ１０４のゲートがＣＰ端子（電源端子ＶＣＭ）に接続されている。
そして、ＮＭＯＳトランジスタＭＮ１０１〜ＭＮ１０４の基板のｐウェルが互いに接続され、その接続点がＮＭＯＳトランジスタＭＮ１０３とＭＮ１０４のドレイン同士の接続点に接続されている。
なお、ＣＰ端子およびＣＭ端子は、全波整流回路１０５に含まれるダイオードＤ１０１，Ｄ１０２を介して互いに接続され、その接続点によりノードＮＤ１０４が形成されている。
また、ＮＭＯＳトランジスタＭＮ１０１とＭＮ１０２の接続点は接地され、かつ、全波整流回路１０５に含まれるキャパシタＣ１０１を介してノードＮＤ１０４に接続されている。
【００３９】
ここで、図９のウェルバイアス回路を構成した理由について図９および図１０に関連付けて説明する。
図１０は、一般的な２つのＮＭＯＳトランジスタＭＮ１０１、ＭＭ１０２からなるＭＯＳ回路構成を示す図である。
【００４０】
近接無線通信カードは自身がバッテリを持ってないため、Ｒ／Ｗ２００にかざされることで、入力されたＡＣ波形（＝誘導起電力）からグランド基準電位を生成する。
ＮＭＯＳトランジスタＭＮ１０１，ＭＮ１０２は、アンテナ両端（ＣＰ，ＣＭ）の低い方の電圧を受けてグランド基準を作成する。
この２つＮＭＮＯＳトランジスタのバックゲートはグランドに接続される。
カードチップ全体の電流がＮＭＯＳトランジスタＭＮ１あるいはＭＮ２を経る、アンテナ両端のＣＰ，ＣＭの間に電流ループを形成する。
ここで図１０の構成で問題となるのは、カードの消費電流は大きいとき、ＮＭＯＳトランジスタＭＮ１０１とＭＮ１０２のドレイン‐ソース間電圧が大きくなる。そして、バックゲートとソース（あるいはドレイン）の間の寄生ダイオードに電流が流れて、ダイオードがＯＮするおそれがある。
この場合、半導体のレイアウト上、隣にＰＭＯＳがあればラッチアップ（Latch-Up）を誘発する可能性が高くなる。ラッチアップするとチップは動作不安全状態になる。
そこで、図９のウェルバイアス回路１０４は、図１０の回路では発生するおそれのあるラッチアップを回避することを目的とした回路構成を有する。
【００４１】
図９の回路は、図１０の回路のＮＭＯＳトランジスタＭＮ１０３とＭＮ１０４を追加した構成を有する。
このＭＮ１０３とＭＮ１０４はソース−ドレイン間に流れる電流がほぼゼロであるため、ソース‐ドレイン間電圧はほぼ“０Ｖ”になる。
これはＮＭＯＳトランジスタＭＮ１０１とＭＮ１０２のウェルバイアス回路として、全体チップの一番低い電圧をＮＭＯＳトランジスタＭＮ１０１とＭＮ１０２のｐウェル／ｐ基板に提供する。
これにより、基板の寄生ダイオードがＯＮする可能性がなくなる。
このような回路構成によりチップは、よりラッチアップを誘発しにくくなる。
【００４２】
実際の回路では、ＮＭＯＳのｐウェルバイアス回路だけではなく、ＰＭＯＳのｎウェルバイアスも同じような構成が可能である。
また、このようなウェルバイアス構成はアンテナ端子に接続するトランジスタだけではなく、ドイラン／ソース両端の電圧変動が大きいトランジスタ全てにおいて、ラッチアップの回避策として有効な回路構成となる。
【００４３】
全波整流器１０５は、コイル１０１に誘起されたＡＣ信号（電力）を上下を折り返したような波形に変換して平滑器１０６−１〜１０６−４に供給する。全波整流器１０５は入力信号の低電位側を取り出してＲＦ通信インタフェースの基準電位（ＧＮＤ）にする。
図７の全波整流器１０５は、電源端子ＶＣＰ，ＶＣＭに接続されたＰＭＯＳトランジスタＰＴ１０３，１０４を有する。
ＰＭＯＳトランジスタＰＴ１０３のゲートが電源端子ＶＣＭに接続され、ＰＭＯＳトランジスタＰＴ１０４のゲートが電源端子ＶＣＰに接続されている。
【００４４】
平滑器１０６−１は、ダイオードＤ１０６−１およびキャパシタＣ１０６−１を有する。平滑器１０６−１は、全波整流器１０５の出力を受けてダイオードＤ１０６−１およびキャパシタＣ１０６−１で高周波信号を除去してＤＣ電圧を分圧器１０７に供給する。
【００４５】
平滑器１０６−２は、ダイオードＤ１０６−２およびキャパシタＣ１０６−２を有する。平滑器１０６−２は、全波整流器１０５の出力を受けてダイオードＤ１０６−２およびキャパシタＣ１０６−２で高周波信号を除去してＤＣ電圧をデジタルレギュレータ１１３に供給する。
【００４６】
平滑器１０６−３は、ダイオードＤ１０６−３およびキャパシタＣ１０６−３を有する。平滑器１０６−３は、全波整流器１０５の出力を受けてダイオードＤ１０６−３およびキャパシタＣ１０６−３で高周波信号を除去してＤＣ電圧をアナログレギュレータ１１１に供給する。
【００４７】
平滑器１０６−４は、ダイオードＤ１０６−４およびキャパシタＣ１０６−４を有する。平滑器１０６−４は、全波整流器１０５の出力を受けてダイオードＤ１０６−４およびキャパシタＣ１０６−４で高周波信号を除去してＤＣ電圧をＢＧＲ１１０に供給する。
【００４８】
図１１（Ａ）および（Ｂ）は、本実施形態に係る平滑器におけるダイオードの構成例を示す図である。
【００４９】
一般的には、平滑器１０６−１〜１０６−４のダイオードＤ１０６−１〜Ｄ１０６−４を、図１１（Ａ）に示すように、ＭＯＳトランジスタのゲート‐ドレインを接続したＭＯＳダイオードのみで形成することも可能である。
本実施形態においては、図１１（Ｂ）に示すような、Ｖｔｈキャンセリングダイオードセルとして形成される。
【００５０】
このＶｔｈキャンセリングダイオードセルＣＬ１０６は、ＰＭＯＳトランジスタＰＴ１１１、ＰＴ１１２、電流源Ｉ１０６、およびキャパシタＣ１０６を有する。
ＰＭＯＳトランジスタＰＴ１１１のソース側により入力端子ＴＩＮが形成され、ドレイン側により出力端子ＴＯＵＴが形成される。
ＰＭＯＳトランジスタＰＴ１１２のソースが出力端子ＴＯＵＴに接続され、ドレインおよびゲートが互いに接続され、その接続点がＰＭＯＳトランジスタＰＴ１１１のゲートおよび電流源Ｉ１１１に接続されている。キャパシタＣ１１１は出力端子ＴＯＵＴと接地電位ＧＮＤとの間に接続されている。
【００５１】
このＶｔｈキャンセリングダイオードセルＣＬ１０６は普通のＭＯＳダイオードよりゲートに閾値Ｖｔｈ分のプリバイアス電圧を与えるので、ダイオードセル両端の電圧ドロップ（=Ｖｔｈ）がより小さくなる。
これにより、普通のダイオードを使うよりも後段の回路にもっと高いＤＣ電圧を供給可能としている。
【００５２】
分圧器１０７は、平滑器１０６−１により供給されるＤＣ電圧を抵抗分割し、分割した電圧を差動アンプ１０８の反転入力端子（−）に供給する。
【００５３】
分圧器１０７は、たとえば図７および図８に示すように、ＤＣ電圧の供給ラインと接地電位ＧＮＤとの間に直列に接続された抵抗Ｒ１０１，Ｒ１０２，Ｒ１０３、並びに、抵抗Ｒ１０１に並列に接続されたスイッチＳＷ１０７を有する。
スイッチＳＷ１０７は、ＰＭＯＳトランジスタＰＴ１０７により形成される。
ＰＭＯＳトランジスタＰＴ１０７のソースが電圧ＶＤＤの供給ラインＬＶＤＤと直列接続された抵抗Ｒ１０１，Ｒ１０２の接続点に接続されている。ＰＭＯＳトランジスタＰＴ１０７のゲートが負荷変調信号ＬＭの供給ラインに接続されている。
【００５４】
分圧器１０７は、平滑器１０６−１を介した全波整流器１０５の出力ＤＣ電圧（ＶＤＤ）を抵抗Ｒ１、Ｒ２、Ｒ３で分圧し、差動アンプ１０８に入力、基準電圧Ｖｒｅｆと比較する。
差動アンプ１０８の出力は、ＲＦ−リミッタであるクランプ回路１０３にフィードバックされ、これによりアンテナ端子電圧を常にコントロールする。
アンテナ端子電圧は、基準電圧Ｖｒｅｆにリニアに制御されるため、抵抗Ｒ１、Ｒ２、Ｒ３の分圧比をスイッチＳＷ１０７を制御してスイッチングすることで、アンテナ端子の負荷変調レベルは、常に一定になる特徴を有する。
これにより、たとえばＩＣカード１００とＲ／Ｗ２００の距離に依存することなく、負荷変調レベルを２００ｍＶに固定することが可能となる。
なお、分圧器１０７の電源電圧ＶＤＤは分圧器１０７にのみ供給され、その他回路に供給されない。
【００５５】
差動アンプ１０８は、分圧器１０７の分圧電圧とＢＧＲ１１０で生成された基準電圧Ｖｒｅｆとを比較し、その比較結果をコントロール信号ＣＴＬとしてクランプ回路１０３のトランジスタＱ１０１のゲートにフィードバックされる。
また、差動アンプ１０８の出力は、復調器１０９にも供給される。
【００５６】
復調器１０９は、差動アンプ１０８に出力信号を受けて、フィードバックループＦＢＬ内の電流、電圧信号からデータを復調する機能を有する。
【００５７】
次に、上記構成による動作を、フィードバックループＦＢＬの動作を中心に説明する。
【００５８】
ＩＣカード１００は、Ｒ／Ｗ２００が発生する電磁界にかざされることで、アンテナコイル１０１にＡＣ信号（電力）が誘起される。
全波整流器１０５では、このＡＣ信号が上下を折り返したような波形に変換される。平滑器１０６−１において、ダイオードＤ１０６−１とキャパシタＣ１０６−１で高周波信号が除去され、各ブロック、ここでは分圧器０７に供給される。
この過程において、全波整流器１０５は入力信号の低電位側を取り出してＲＦインタフェースの基準電位（ＧＮＤ）にする。
フィードバックループＦＢＬにおいては、ＤＣ電圧ＶＤＤの分圧電圧ＤＶ１０７がモニタされＢＧＲ（基準電圧源）１１０で生成された基準電圧Ｖｒｅｆと差動アンプ１０８で比較される。
そして、差動アンプ１０８から出力されるコントロール信号ＣＴＬがクランプ回路１０３に出力される。
このコントロール信号ＣＴＬによりクランプ回路１０３に流れる電流量がコントロールされる。これにより、アンテナ共振回路のＱ値を電圧ＶＤＤを超えないようにフィードバック（帰還）制御が行われる。
結果、電圧ＶＤＤの電圧値は常に一定になる。またその他のレギュレータ入力も常に一定になる。
【００５９】
ところで、フィードバックループＦＢＬ（帰還制御ループ）の影響で、ＡＳＫ変調信号もゼロになる。つまりＡＳＫ変調データ情報は電圧ＶＤＤと共に入力端子に現れなくなる。
しかし、この変調データ情報は、フィードバックループＦＢＬ（入力振幅制御器の帰還制御系）の中に存在する。
つまり、変調データ情報はクランプ回路１０３に流れる電流またはクランプトランジスタのゲート電圧に含まれている。
本実施形態では、変調データ情報であるＡＳＫ変調データは、クランプトランジスタのゲート電圧に並列接続された復調器１０９に入力され、データが抽出される。
復調器１０９では、この電圧信号がＡＣカップリングされて、ＡＳＫデータが復調される。
ＩＣカード１００の通信ＲＦインタフェース回路１２０がＲ／Ｗ２００にデータを転送するとき、負荷変調データが図７の入力振幅制御器１４０の分圧抵抗Ｒ１０１と並列に接続にしているスイッチＳＷ１０７がＯＮ／ＯＦＦされる。
これにより、電圧ＶＤＤ、つまり通信ＲＦインタフェース回路１２０の入力電圧振幅が負荷変調データに依存して変化する。
このようにして、定変調幅負荷変調を実現できる。
【００６０】
以上の説明では、本発明の実施形態に係る通信装置を非接触型ＩＣカード１００に搭載した場合を例に説明した。
本発明の実施形態に係る通信装置は、非接触型ＩＣカード１００のみならず、たとえば携帯情報機器としての携帯電話機に上記したＩＣカードと同様の機能を持たせかつＲ／Ｗの機能を持たせるように構成することも可能である。
このような通信システムを第２の実施形態として説明する。
【００６１】
＜２．第２の実施形態＞
図１２は、本発明の第２の実施形態に係る非接触型ＩＣカードおよび携帯情報機器としての携帯電話機が適用される通信システムの構成例を示す図である。
【００６２】
図１２に示す通信システム３００は、上記した通信装置としての非接触型ＩＣカード１００と、携帯電話機３１０と、基地局３２０と、通信網３３０と、サーバ３４０とにより構成されている。
【００６３】
本実施形態のＩＣカード１００は、携帯電話機３１０の搭載されたＲ／Ｗ(リーダライタ)機能部から送出されたキャリアをインダクタＬとキャパシタＣの同調回路で受信する。そして、ＩＣカード１００は送出データの"1"/"0"に対応させてその負荷抵抗の値を変化させる、いわゆる「負荷変調方式」によりデータ伝送機能を実現している。
【００６４】
また、携帯電話機３１０は、Ｒ／Ｗ機能部の他にＩＣカード１００と同様の機能を有する。
ここではその詳細は省略する。
【００６５】
以上説明したように、本実施形態によれば、ＩＣカード１００、入力端子電圧ＣＰ、ＣＭを制御するため、全波整流器１０５、差動アンプ１０８、クランプ回路１９３による一連のフィードバックループ（帰還制御系）ＦＢＬが形成されている。
具体的には、ＩＣカード１００は、全波整流器１０５の出力電圧値Ｖａｎｔ´のピーク値、あるいは入力信号のピーク（peak）電圧値Ｖａｎｔを検知し、その分圧器１０７による抵抗分圧値を差動アンプ１０８で回路内のＢＧＲ１１０による基準電圧Ｖｒｅｆと比較する。
そして、ＩＣカード１００は、差動アンプ１０８の出力信号が信号入力端子に並列接続されたクランプ回路１０３をコントロールするフィードバックループＦＢＬが形成されている。
このフィードバックループＦＢＬは、主な特徴として信号入力端子電圧を一定にする機能を有する。
また、本実施形態のＩＣカード１００では、基準電圧Ｖｒｅｆと比較されるＤＣ電圧源（分圧器）の入力ＤＣ電圧は、他の回路形には給電されない。
また、本実施形態のＩＣカード１００では、フィードバックループＦＢＬ内の電流・電圧信号からデータを復調器１０９で復調する。
換言すれば、クランプ回路１０３に流れる電流、あるいはクランプトランジスタのゲート電圧からデータを復調する。
また、本実施形態のＩＣカード１００では、データ送信方法として「負荷変調」が用いられる。フィードバックループＦＢＬにおいて、全波整流器１０５の出力電圧値Ｖａｎｔ´、あるいは入力信号のピーク電圧値Ｖａｎｔを基準電圧Ｖｒｅと比較するが、その抵抗分圧値を可変することで負荷変調を実施する。これにより、本実施形態では入力端子に一定な電圧値の変調振幅にする。
したがって、本実施形態によれば、以下の効果を得ることができる。
【００６６】
すなわち、チップサイズ、コストの増加を抑止しつつ、クランプ回路の耐圧特性を良好に維持でき、負荷変調を効率良く的確に行うことが可能で、復調を的確に行うことが可能となる。
また、ウェルバイアス回路により、よりラッチアップを誘発しにくくなる。
また、平滑器において、ＶｔｈキャンセリングダイオードセルＣＬ１０６は普通のＭＯＳダイオードよりゲートに閾値Ｖｔｈ分のプリバイアス電圧を与えることから、ダイオードセル両端の電圧ドロップ（=Ｖｔｈ）がより小さくなる。
これにより、普通のダイオードを使うよりも後段の回路にもっと高いＤＣ電圧を供給可能としている。
【００６７】
なお、上記した例では、負荷変調に抵抗を用いたが、負荷として容量などを用いる容量負荷変調などでも同様に適用することが可能であり、負荷抵抗の場合と同様の効果を得ることができる。
【００６８】
また、本実施形態においては、情報機器として携帯電話機を一例として説明したが、本発明は携帯電話機の他の携帯端末（ＰＤＡ等）、あるいはパーソナルコンピュータ等に適用可能である。
【図面の簡単な説明】
【００６９】
【図１】ＩＣカードの通信インタフェース部の基本的な第１の構成例を示す図である。
【図２】ＩＣカードの通信インタフェース部の基本的な第２の構成例を示す図である。
【図３】負荷変調回路を備えたＩＣカードの構成例を示す図である。
【図４】一般的な回路の課題を説明するための図である。
【図５】本発明の第１の実施形態に係る通信装置を含む非接触ＩＣカードとリーダライタを模式的に示す図である。
【図６】本発明の第１の実施形態に係る通信装置を含む非接触ＩＣカードの構成例を示す回路図である。
【図７】図６のＩＣカードの要部を具体的に示す回路図である。
【図８】本実施形態に係るクランプ回路を含むフィードバックループの具体的な構成例を示す図である。
【図９】本実施形態に係るウェルバイアス回路の構成例を示す回路図である。
【図１０】一般的な２つのＮＭＯＳトランジスタからなるＭＯＳ回路構成を示す図である。
【図１１】本実施形態に係る平滑器におけるダイオードの構成例を示す図である。
【図１２】本発明の第２の実施形態に係る非接触型ＩＣカードおよび携帯情報機器としての携帯電話機が適用される通信システムの構成例を示す図である。
【符号の説明】
【００７０】
１００・・・ＩＣカード、１２０・・・近接無線通信ＲＦインタフェース、１３０・・・アンテナ回路、ＬＶＤ・・・第１の電源端子、ＬＶＳ・・・第２の電源端子、１０１・・・アンテナコイル、１０２・・・キャパシタ、１０３・・・クランプ回路、１０４・・・ウェルバイアス回路、１０５・・・全波整流器、１０６−１〜１０６−４・・・平滑器、１０７・・・分圧器、１０８・・・差動アンプ（オペアンプ）、１０９・・・復調器、１１０・・・基準電圧源（ＢＧＲ）、２００・・・リーダライタ（Ｒ／Ｗ）。
【図１】
2010157096.tif 000003
【図２】
2010157096.tif 000004
【図３】
2010157096.tif 000005
【図４】
2010157096.tif 000006
【図５】
2010157096.tif 000007
【図６】
2010157096.tif 000008
【図７】
2010157096.tif 000009
【図８】
2010157096.tif 000010
【図９】
2010157096.tif 000011
【図１０】
2010157096.tif 000012
【図１１】
2010157096.tif 000013
【図１２】
2010157096.tif 000014