(57)【要約】【課題】ｎチャネル型トランジスタ及びｐチャネル型トランジスタを有する半導体装置の集積化を図ることを目的の一とする。または、半導体装置の性能向上を図ることを目的の一とする。または、大面積な半導体装置を低コストに提供することを目的の一とする。【解決手段】｛２１１｝面から±１５°以内の面を表面とする単結晶シリコン基板に加速されたイオンを照射して、単結晶シリコン基板中に脆化領域を形成する工程と、絶縁層を介して単結晶シリコン基板とベース基板とを貼り合わせる工程と、脆化領域において、単結晶シリコン基板を分離し、ベース基板上に｛２１１｝面から±１５°以内の面を表面とする単結晶シリコン層を形成する工程と、単結晶シリコン層を用いて、チャネル長方向が＜１１１＞軸から±１５°以内のｎチャネル型トランジスタ及びｐチャネル型トランジスタを形成する工程と、を有する半導体装置の作製方法である。【選択図】図１
2010272853.tif 000002
【特許請求の範囲】
【請求項１】
｛２１１｝面から±１５°以内の面を表面とする単結晶シリコン基板に加速されたイオンを照射して、前記単結晶シリコン基板中に脆化領域を形成する工程と、
絶縁層を介して前記単結晶シリコン基板とベース基板とを貼り合わせる工程と、
前記脆化領域において、単結晶シリコン基板を分離し、前記ベース基板上に｛２１１｝面から±１５°以内の面を表面とする単結晶シリコン層を形成する工程と、
前記単結晶シリコン層を用いて、チャネル長方向が＜１１１＞軸から±１５°以内のｎチャネル型トランジスタ及びｐチャネル型トランジスタを形成する工程と、を有する半導体装置の作製方法。
【請求項２】
請求項１において、
前記単結晶シリコン基板を塩素が含有された雰囲気で酸化処理することにより前記絶縁層を形成する半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、
前記ｎチャネル型トランジスタのチャネル長方向と前記ｐチャネル型トランジスタのチャネル長方向を平行にする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記ｎチャネル型トランジスタと前記ｐチャネル型トランジスタを用いてＣＭＯＳ回路を形成する半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記ベース基板として、ガラス基板、ポリシリコン基板又は単結晶シリコン基板を用いる半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記単結晶シリコン基板として、＜１１１＞軸方向又は＜１１１＞軸と垂直な方向にオリエンテーションフラット又はノッチを有する基板を用いる半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の作製方法に関する。
【背景技術】
【０００２】
単結晶半導体のインゴットを薄くスライスして作製されるシリコンウェハに代わり、絶縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（以下、「ＳＯＩ」ともいう）と呼ばれる半導体基板を使った集積回路が開発されている。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させるものとして注目を集めている。
【０００３】
ＳＯＩ基板を製造する方法としては、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法は、シリコンウェハに水素イオンを注入することによって表面から所定の深さに脆化領域を形成し、該脆化領域において分離することで、別のシリコンウェハに薄いシリコン層を接合する方法である。
【０００４】
ところで、ＣＭＯＳ技術において、ＮＭＯＳ、ＰＭＯＳは、（１００）面と呼ばれる面方位のシリコンウェハを用いて形成するのが主流となっている。この（１００）面は、電子について高い移動度を示すため、ＮＭＯＳにとっては適した結晶面であるが、正孔の移動度は低く、ＰＭＯＳに適した結晶面とはいえない。
【０００５】
そこで、ＮＭＯＳの電子移動度と、ＰＭＯＳの正孔移動度を両立させるため、（１１０）面を有するシリコンウェハを用いて形成されたＰＭＯＳと、該（１１０）面を有するシリコンウェハ上に設けられた（１００）面を有するシリコン層に形成されたＮＭＯＳとを備えた半導体装置が提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１２４０９２号公報
【特許文献２】特開２００６−２２９０４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
このように、ｐチャネル型トランジスタの正孔移動度とｎチャネル型トランジスタの電子移動度を両立させるための方法の一として、ｐチャネル型トランジスタとｎチャネル型トランジスタをそれぞれ最適な面を表面とする半導体層を用いて形成する方法がある。しかし、この場合には異なる面方位を有する２種類の半導体基板を用いる必要があるため、ｐチャネル型トランジスタとｎチャネル型トランジスタを隣接して設けることが困難となり、集積化を図ることができない。また、２枚の半導体基板を互いに貼り合わせて半導体装置を形成する場合には、半導体装置の大きさが半導体基板の大きさに限定されるため、大面積化には不利である。さらに、異なる面方位を有する２種類の半導体基板を用いる必要があるため、低コスト化が困難となる。
【０００８】
開示する発明の一態様は、ｎチャネル型トランジスタ及びｐチャネル型トランジスタを有する半導体装置の集積化を図ることを目的の一とする。または、開示する発明の別の一態様は、半導体装置の性能向上を図ることを目的の一とする。または、開示する発明の別の一態様は、大面積な半導体装置を低コストに提供することを目的の一とする。
【課題を解決するための手段】
【０００９】
開示する発明の一態様は、｛２１１｝面から±１５°以内の面（つまり、｛２１１｝面を基準に、−１５°以上＋１５°以下の範囲にある面）を表面とする単結晶シリコン基板に加速されたイオンを照射して、単結晶シリコン基板中に脆化領域を形成する工程と、絶縁層を介して単結晶シリコン基板とベース基板とを貼り合わせる工程と、脆化領域において、単結晶シリコン基板を分離し、ベース基板上に｛２１１｝面から±１５°以内の面を表面とする単結晶シリコン層を形成する工程と、単結晶シリコン層を用いて、チャネル長方向が＜１１１＞軸から±１５°以内のｎチャネル型トランジスタ及びｐチャネル型トランジスタを形成する工程と、を有する半導体装置の作製方法である。
【００１０】
上記において、絶縁層は、単結晶シリコン基板を塩素が含有された雰囲気で酸化処理をして形成することが望ましい。
【００１１】
また、上記において、ｎチャネル型トランジスタ及びｐチャネル型トランジスタを用いてＣＭＯＳ回路を形成すると良い。また、上記において、ｎチャネル型トランジスタのチャネル長と、ｐチャネル型トランジスタのチャネル長を同程度に形成すると良い。ここで同程度とは、ｎチャネル型トランジスタとｐチャネル型トランジスタのチャネル長の平均値から±２０％の範囲をいう。また、単結晶半導体層としては、単結晶シリコン層を形成すると良い。
【００１２】
なお、本明細書において、｛２１１｝面から±１５°以内の面とは、対象とする面に垂直な方向と、＜２１１＞軸との成す角度が１５°以下の面をいう。また、本明細書において、＜１１１＞軸から±１５°以内の方向とは、対象とする方向と、＜１１１＞軸との成す角度が１５°以下の方向をいう。
【００１３】
また、本明細書において、単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同様の方向を向いている結晶のことをいう。つまり、本明細書では、結晶欠陥やダングリングボンドを含んでいても、上記のように結晶軸の方向が揃っているものは単結晶と呼ぶ。
【００１４】
また、本明細書で示すトランジスタの構成は、様々な形態をとることができ、特定の構成に限定されない。例えば、ゲート電極が２個以上のマルチゲート構造を適用することができる。マルチゲート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上（信頼性の向上）を図ることができる。あるいは、マルチゲート構造により、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きをフラットにすることができる。電圧・電流特性の傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵抗値をもつ能動負荷を実現することが出来る。その結果、特性のよい差動回路やカレントミラー回路を実現することが出来る。
【００１５】
別の例として、チャネルの上下にゲート電極が配置されている構造を適用することができる。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値の増加を図ることができる。または、チャネルの上下にゲート電極が配置されている構造にすることにより、空乏層ができやすくなるため、Ｓ値の改善を図ることができる。なお、チャネルの上下にゲート電極が配置される構成にすることにより、複数のトランジスタが並列に接続されたような構成となる。
【００１６】
チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下にゲート電極が配置されている構造、正スタガ構造、逆スタガ構造、チャネル領域を複数の領域に分けた構造、チャネル領域を並列に接続した構造、またはチャネル領域が直列に接続する構成も適用できる。さらに、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっている構造も適用できる。チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なる構造にすることによって、チャネル領域の一部に電荷が溜まることにより動作が不安定になることを防ぐことができる。あるいは、ＬＤＤ領域を設けた構造を適用できる。ＬＤＤ領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧向上（信頼性の向上）を図ることができる。あるいは、ＬＤＤ領域を設けることにより、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。
【００１７】
本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００１８】
本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、半導体回路および電子機器は全て半導体装置に含まれる。
【００１９】
また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。
【発明の効果】
【００２０】
開示する発明の一態様によれば、ｎチャネル型トランジスタ及びｐチャネル型トランジスタに適した結晶面及び結晶軸を用いてチャネル層を形成することにより、半導体装置の集積化を図ることができる。または、開示する発明の別の一態様によれば、半導体装置の性能向上を図ることができる。または、開示する発明の別の一態様によれば、大面積な半導体装置を低コストに提供することができる。
【図面の簡単な説明】
【００２１】
【図１】半導体基板の作製方法の一例を示す図である。
【図２】適用する単結晶半導体基板の一例を示す図である。
【図３】半導体装置の作製方法の一例を示す図である。
【図４】半導体基板の作製方法の一例を示す図である。
【図５】半導体装置の作製方法の一例を示す図である。
【図６】半導体基板の作製方法の一例を示す図である。
【図７】半導体基板の作製方法の一例を示す図である。
【図８】半導体基板の作製方法の一例を示す図である。
【図９】半導体基板の作製方法の一例を示す図である。
【図１０】マイクロプロセッサの構成を示すブロック図である。
【図１１】ＲＦＣＰＵの構成を示すブロック図である。
【図１２】（Ａ）液晶表示装置の画素の平面図である。（Ｂ）Ｊ−Ｋ切断線による図１２（Ａ）の断面図である。
【図１３】（Ａ）エレクトロルミネセンス表示装置の画素の平面図である。（Ｂ）Ｊ−Ｋ切断線による図１３（Ａ）の断面図である。
【図１４】電子機器を示す図である。
【図１５】電子機器を示す図である。
【図１６】結晶構造の計算結果を示す図である。
【発明を実施するための形態】
【００２２】
以下に、実施の形態について、図面を用いて詳細に説明する。ただし、開示する発明は以下に示す実施の形態の記載内容に限定されず、発明の趣旨から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者にとって自明である。したがって、発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することができる。また、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
【００２３】
（実施の形態１）
本実施の形態では、絶縁表面上に半導体層を有する半導体基板の作製方法及び当該半導体基板を用いた半導体装置の作製方法の一例について、図面を参照して説明する。
【００２４】
＜半導体基板の作製方法＞
はじめに、半導体基板の作製方法について図１を用いて説明する。
【００２５】
まず、ベース基板３００を用意し、該ベース基板３００上に絶縁層３０２を形成する（図１（Ａ）参照）。
【００２６】
ベース基板３００としては、ガラス基板、多結晶シリコン基板等を用いることができる。ガラス基板としては、歪み点が５８０℃以上（好ましくは、６００℃以上）であるものを用いると良い。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。
【００２７】
他にも、ベース基板３００として、セラミック基板、石英基板やサファイア基板などの絶縁体でなる基板、シリコンなどの単結晶半導体でなる基板、金属やステンレスなどの導電体でなる基板等を用いることもできる。
【００２８】
絶縁層３０２の形成方法は特に限定されないが、例えば、スパッタリング法、ＣＶＤ法等を用いることができる。絶縁層３０２は、貼り合わせに係る表面を有する層（接合層）であるから、その表面が、高い平坦性を有するように形成されることが好ましい。絶縁層３０２は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウムなどから選ばれた一または複数の材料を用いて形成することができる。例えば、酸化シリコンを用いて絶縁層３０２を形成する場合には、有機シランガスを用いて化学気相成長法により形成することで極めて平坦性に優れた絶縁層３０２を得ることができる。なお、絶縁層３０２は単層構造としても良いし、積層構造としても良い。
【００２９】
また、貼り合わせに際して特に問題がない場合など、絶縁層３０２を設ける必要がない場合には、絶縁層３０２を設けない構成としても良い。
【００３０】
次に、単結晶半導体基板３１０を用意する（図１（Ｂ）参照）。単結晶半導体基板３１０としては、例えば、単結晶シリコン基板を用いることができる。他にも、単結晶半導体基板３１０として、ゲルマニウム、シリコンゲルマニウム、炭化シリコンなどの第１４族元素でなる単結晶半導体基板を用いることができる。単結晶半導体基板３１０のサイズに制限は無いが、例えば、直径が８インチ（２００ｍｍ）、１２インチ（３００ｍｍ）、１８インチ（４５０ｍｍ）といったサイズの半導体基板を用いることができる。
【００３１】
本実施の形態においては、単結晶半導体基板３１０として、｛２１１｝面から±１５°以内の面を表面とする単結晶シリコン基板を用いる場合について説明する。一例として、面方位が｛２１１｝であり、＜１１１＞軸方向にノッチが形成された円形状の単結晶シリコン基板を用いることができる（図２（Ａ）参照）。また、円形の半導体基板を矩形状に加工して用いてもよい。矩形状に加工した場合には、＜１１１＞軸方向を判別できるように単結晶半導体基板３１０にレーザーマーカーを形成することができる（図２（Ｂ）参照）。｛２１１｝面の他にも、例えば、｛３１１｝面、｛３２１｝面、｛３２２｝面、｛４２１｝面、｛４３２｝面、｛４３３｝面、｛５２１｝面、｛５２２｝面、｛５３１｝面、｛５３２｝面、｛５３３｝面、｛５４２｝面、｛５４３｝面、｛５４４｝面、｛６３２｝面、｛６４３｝面、｛６５３｝面、｛６５４｝面、｛６５５｝面、等を表面とする単結晶半導体基板を用いることができる。
【００３２】
次に、単結晶半導体基板３１０の表面に絶縁層３１２を形成すると共に、単結晶半導体基板３１０中に脆化領域３１４を形成する（図１（Ｃ）参照）。
【００３３】
絶縁層３１２の形成方法は特に限定されないが、例えば、熱酸化法、スパッタリング法、ＣＶＤ法等を用いることができる。絶縁層３１２は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム等から選ばれた一または複数の材料を用いて形成することができる。例えば、酸化シリコンを用いた絶縁層３１２を形成する場合には、単結晶半導体基板３１０を酸化性雰囲気（例えば、酸素雰囲気）中で熱処理することにより形成することができる。他にも、有機シランガスを用いて化学気相成長法により酸化シリコンを形成してもよい。なお、絶縁層３１２は単層構造としても良いし、積層構造としても良い。
【００３４】
また、熱酸化処理を用いて、絶縁層３１２を形成する場合には、酸化性雰囲気中にハロゲン（フッ素、塩素等）を添加して行うことができる。例えば、塩素（Ｃｌ）ガスが導入された酸化性雰囲気中で単結晶半導体基板３１０に熱酸化処理（塩酸酸化処理）を行うことにより、塩素原子を含有する絶縁層３１２を形成することができる。一例として、酸素に対し塩化水素（ＨＣｌ）を０．５〜１０体積％（好ましくは３体積％）の割合で含む酸化性雰囲気中で、９００℃〜１１５０℃の温度で処理を行うことができる。処理時間は０．１〜６時間、好ましくは０．５〜１時間とし、形成する絶縁層３１２の膜厚は、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）とすることができる。
【００３５】
絶縁層３１２に塩素原子を含有させることにより、不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を捕集して単結晶半導体基板３１０が汚染されることを防止する効果を奏する。また、塩酸酸化等によって、絶縁層３１２に塩素等のハロゲンを含ませることは、半導体基板の洗浄が不十分である場合や、半導体基板を繰り返し再利用して用いる場合の汚染除去に有効となる。また、塩素等のハロゲンを含む絶縁層３１２を単結晶半導体基板３１０上に形成することにより、単結晶半導体基板３１０をガラス基板からなるベース基板３００と貼り合わせた場合に、ガラスに含まれるＮａ等の不純物を中和する膜として機能する。
【００３６】
また、絶縁層３１２に含有させるハロゲン原子は塩素原子に限られない。絶縁層３１２にフッ素原子を含有させてもよい。単結晶半導体基板３１０表面をフッ素酸化するには、単結晶半導体基板３１０表面をＨＦ溶液に浸漬した後に酸化性雰囲気中で熱酸化処理を行う方法や、ＮＦ３を酸化性雰囲気に添加して単結晶半導体基板３１０を熱酸化処理する方法を用いることができる。
【００３７】
脆化領域３１４は、単結晶半導体基板３１０にイオンを添加することにより形成することができる。例えば、電界で加速されたイオンでなるイオンビームを照射して、単結晶半導体基板３１０の表面から所定の深さの領域に脆化領域３１４を形成する。脆化領域３１４が形成される深さは、イオンビームの加速エネルギーやイオンビームの入射角によって制御することができる。つまり、脆化領域３１４は、イオンの平均侵入深さと同程度の深さの領域に形成されることになる。
【００３８】
また、脆化領域３１４が形成される深さが単結晶半導体基板３１０の全面において均一となるようにすることが望ましい。これにより、単結晶半導体基板３１０の表面と同等の結晶面（｛２１１｝面から±１５°以内の面）において分離させることが可能になる。すなわち、単結晶半導体基板３１０の分離によって形成される単結晶半導体層の表面の面方位を、｛２１１｝面から±１５°以内とすることができる。
【００３９】
脆化領域３１４が形成される深さは、単結晶半導体基板３１０の表面から５０ｎｍ以上１μｍ以下、好ましくは５０ｎｍ以上３００ｎｍ以下とすることができる。
【００４０】
イオンを単結晶半導体基板３１０に添加する際には、イオン注入装置またはイオンドーピング装置を用いることができる。イオン注入装置は、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に照射する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの照射を行うこともできる。
【００４１】
イオンドーピング装置を用いる場合の脆化領域３１４の形成工程は、例えば、以下の条件で行うことができる。
・加速電圧  １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量  １×１０１６／ｃｍ２以上４×１０１６／ｃｍ２以下
・ビーム電流密度  ２μＡ／ｃｍ２以上（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）
【００４２】
イオンドーピング装置を用いる場合、ソースガスとして水素を含むガスを用いることができる。該ガスを用いることによりイオン種としてＨ＋、Ｈ２＋、Ｈ３＋を生成することができる。水素ガスをソースガスとして用いる場合には、Ｈ３＋を多く照射することが好ましい。具体的には、イオンビームに、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋イオンが７０％以上含まれるようにすることが好ましい。また、Ｈ３＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ３＋の割合を高めておくことで、脆化領域３１４に１×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で水素を含ませることが可能である。これにより、脆化領域３１４における分離が容易になる。また、Ｈ３＋イオンを多く照射することで、Ｈ＋、Ｈ２＋を照射する場合より短時間で脆化領域３１４を形成することができる。また、Ｈ３＋を用いることで、イオンの平均侵入深さを浅くすることができるため、脆化領域３１４を浅い領域に形成することが可能になる。
【００４３】
イオン注入装置を用いる場合には、質量分離により、Ｈ３＋イオンが照射されるようにすることが好ましい。もちろん、Ｈ＋やＨ２＋を照射してもよい。
【００４４】
イオン照射工程のソースガスには水素を含むガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高いイオンビームを作り出すことができる。このようなイオンビームを用いることで、脆化領域３１４を効率よく形成することができる。
【００４５】
また、イオンの照射を複数回に分けて行うことで、脆化領域３１４を形成することもできる。この場合、ソースガスを異ならせてイオン照射を行っても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガス（例えば、ヘリウム）を用いてイオン照射を行った後、水素を含むガスをソースガスとして用いてイオン照射を行うことができる。また、初めにハロゲンガスまたはハロゲン化合物ガスを用いてイオン照射を行い、次に、水素を含むガスを用いてイオン照射を行うこともできる。
【００４６】
なお、脆化領域３１４は、絶縁層３１２を設ける前に形成してもよいし、絶縁層３１２を設けた後に形成してもよい。イオンの添加に伴う単結晶半導体基板３１０の表面の損傷を低減する観点からは、絶縁層３１２を形成した後に脆化領域３１４を形成することが好ましい。
【００４７】
次に、ベース基板３００と単結晶半導体基板３１０を貼り合わせる（図１（Ｄ）参照）。具体的には、接合層となる絶縁層３０２及び絶縁層３１２を介してベース基板３００と単結晶半導体基板３１０を貼り合わせる。なお、貼り合わせに係る絶縁層３０２および絶縁層３１２の表面は、超音波洗浄などの方法で洗浄しておくことが望ましい。絶縁層３０２の表面と絶縁層３１２の表面とを接触させた後、加圧処理を施すことで、ベース基板３００と単結晶半導体基板３１０の貼り合わせが実現される。なお、貼り合わせのメカニズムとしては、ファン・デル・ワールス力が関与するメカニズムや、水素結合が関与するメカニズムなどが考えられている。
【００４８】
なお、ベース基板３００と単結晶半導体基板３１０を貼り合わせる前に、貼り合わせに係る表面に表面処理を行うことが好ましい。表面処理を行うことで、ベース基板３００と単結晶半導体基板３１０の接合界面での接合強度を向上させることができる。
【００４９】
表面処理としては、ウェット処理、ドライ処理、またはウェット処理及びドライ処理の組み合わせが挙げられる。また、異なるウェット処理を組み合わせる、または異なるドライ処理を組み合わせて行うことができる。
【００５０】
ウェット処理としては、オゾン水を用いたオゾン処理（オゾン水洗浄）、メガソニック洗浄、または２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）などが挙げられる。ドライ処理としては、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理、またはラジカル処理などが挙げられる。被処理体に対し、上記のような表面処理を行うことで、被処理体表面の親水性および清浄性を高める効果を奏する。その結果、基板同士の接合強度を向上させることができる。
【００５１】
ウェット処理は、被処理体表面に付着するマクロなゴミなどの除去に効果的である。ドライ処理は、被処理体表面に付着する有機物などミクロなゴミの除去または分解に効果的である。ここで、被処理体に対し、紫外線処理などのドライ処理を行った後、洗浄などのウェット処理を行うことで、被処理体表面を清浄化および親水化し、さらに被処理体表面のウォーターマークの発生を抑制できるため好ましい。
【００５２】
また、ドライ処理として、オゾンまたは一重項酸素などの活性状態にある酸素を用いた表面処理を行うことが好ましい。オゾンまたは一重項酸素などの活性状態にある酸素により、被処理体表面に付着する有機物を効果的に除去または分解することができる。また、オゾンまたは一重項酸素などの活性状態にある酸素に、紫外線のうち２００ｎｍ未満の波長を含む光による処理を組み合わせることで、被処理体表面に付着する有機物をさらに効果的に除去することができる。以下、具体的に説明する。
【００５３】
例えば、酸素を含む雰囲気下で紫外線を照射することにより、被処理体の表面処理を行う。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに一重項酸素を生成させることができる。また、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに一重項酸素を生成させることもできる。
【００５４】
酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む光および２００ｎｍ以上の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ１ｎｍ）→Ｏ（３Ｐ）＋Ｏ（３Ｐ）      ・・・      （１）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３                             ・・・      （２）
Ｏ３＋ｈν（λ２ｎｍ）→Ｏ（１Ｄ）＋Ｏ２            ・・・      （３）
【００５５】
上記反応式（１）において、酸素（Ｏ２）を含む雰囲気下で２００ｎｍ未満の波長（λ１ｎｍ）を含む光（ｈν）を照射することにより基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（２）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。そして、反応式（３）において、生成されたオゾン（Ｏ３）を含む雰囲気下で２００ｎｍ以上の波長（λ２ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素Ｏ（１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のような表面処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ１＝１８５ｎｍ、λ２＝２５４ｎｍ）により行うことができる。
【００５６】
また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む光を照射して起きる反応例を示す。
Ｏ２＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ（３Ｐ）      ・・・      （４）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３                             ・・・      （５）
Ｏ３＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ２            ・・・      （６）
【００５７】
上記反応式（４）において、酸素（Ｏ２）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光を照射することにより、励起状態の一重項酸素Ｏ（１Ｄ）と基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。反応式（６）において、生成されたオゾン（Ｏ３）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のような表面処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射により行うことができる。
【００５８】
２００ｎｍ未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたは一重項酸素により被処理体表面に付着する有機物や化学結合を切断した有機物などを酸化分解して除去することができる。上記のような表面処理を行うことで、被処理体表面の親水性および清浄性をより高めることができ、接合を良好に行うことができる。
【００５９】
また、ベース基板３００と単結晶半導体基板３１０を貼り合わせ後に熱処理を施して、貼り合わせを強固なものとすると良い。この際の加熱温度は、脆化領域３１４における分離が進行しない温度とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とする。熱処理時間については特に限定されず、処理時間と貼り合わせ強度との関係から適切な条件を設定すればよい。例えば、２００℃、２時間の熱処理を施すことができる。なお、貼り合わせに係る領域にマイクロ波などを照射して、該領域のみを局所的に加熱することも可能である。貼り合わせ強度に問題がない場合には、上記熱処理は省略すればよい。
【００６０】
次に、単結晶半導体基板３１０を、脆化領域３１４において分離する（図１（Ｅ）参照）。単結晶半導体基板３１０の分離は、熱処理により行うとよい。該熱処理の温度は、ベース基板３００の耐熱温度を目安にすることができる。例えば、ベース基板３００としてガラス基板を用いる場合には、熱処理の温度は４００℃以上７５０℃以下とすることが好ましい。ただし、ガラス基板の耐熱性が許すのであればこの限りではない。なお、本実施の形態においては、６００℃、２時間の熱処理を施すこととする。
【００６１】
上述のような熱処理を行うことにより、脆化領域３１４に形成された微小な空孔の体積変化が生じ、脆化領域３１４に亀裂が生ずる。その結果、脆化領域３１４に沿って単結晶半導体基板３１０を分離することができる。これにより、ベース基板３００上には単結晶半導体基板３１０から分離された単結晶半導体層３１６が残存することになる。また、この熱処理で、貼り合わせに係る界面が加熱されるため、当該界面に共有結合が形成され、貼り合わせを一層強固なものとすることができる。
【００６２】
ここで、単結晶半導体基板３１０は、｛２１１｝面から±１５°以内の面を貼り合わせに係る表面としているため、当該表面と略平行な脆化領域３１４において単結晶半導体基板３１０を分離することで、｛２１１｝面から±１５°以内の面を上面に有する単結晶半導体層３１６を形成することができる。
【００６３】
なお、上述のようにして形成された単結晶半導体層３１６の表面（特に上面）には、分離工程やイオン照射工程に起因する欠陥が存在し、また、その平坦性は損なわれている場合がある。そのため、単結晶半導体層３１６の欠陥を低減させる処理、または、単結晶半導体層３１６の表面の平坦性を向上させる処理を行うことが好ましい。
【００６４】
本実施の形態において、単結晶半導体層３１６の欠陥の低減、および、平坦性の向上は、例えば、単結晶半導体層３１６にレーザー光を照射することで実現できる。レーザー光を単結晶半導体層３１６に照射することで、単結晶半導体層３１６が溶融し、その後の冷却、固化によって、欠陥が低減され、表面の平坦性が向上した単結晶半導体層が得られる。
【００６５】
また、単結晶半導体層の膜厚を小さくする薄膜化工程を行っても良い。半導体層の薄膜化には、ドライエッチング処理またはウエットエッチング処理の一方、または双方を組み合わせたエッチング処理を適用すればよい。例えば、半導体層がシリコンからなる場合、ＳＦ６と０２をプロセスガスに用いたドライエッチング処理で、半導体層を薄くすることができる。
【００６６】
以上により、ベース基板３００上に、｛２１１｝面から±１５°以内の面を上面とする島状の単結晶半導体層３１６を形成することができる（図１（Ｆ）参照）。
【００６７】
なお、本実施の形態においては、レーザー光を用いて欠陥の低減、および、平坦性の向上を実現しているが、開示する発明の一態様はこれに限定されない。熱処理など、他の方法を用いて欠陥の低減、平坦性の向上を実現しても良い。また、欠陥低減処理が不要であれば、エッチング処理などの平坦性向上処理のみを適用しても良い。
【００６８】
＜半導体装置の作製方法＞
続いて、ベース基板３００上に設けられた単結晶半導体層３１６を用いて、ｎ型のトランジスタ及びｐ型のトランジスタを有する半導体装置を作製する方法について、図３、図４を参照して説明する。なお、図３は平面の模式図を示し、図４は図３におけるＡ−Ｂ間の断面の模式図を示し、図５図３におけるＣ−Ｄ間の断面の模式図を示している。
【００６９】
まず、上記図１の作製工程で得られた半導体基板を準備する（図３（Ａ）、図４（Ａ）、図５（Ａ）参照）。
【００７０】
次に、単結晶半導体層３１６をエッチングして、島状の単結晶半導体層３２０ａ、単結晶半導体層３２０ｂを形成する（図３（Ｂ）、図４（Ｂ）、図５（Ｂ）参照）。
【００７１】
この場合、後に形成されるトランジスタのチャネル長方向が＜１１１＞軸から±１５°以内となるように単結晶半導体層３２０ａ、単結晶半導体層３２０ｂを形成する。ここでは、一例として、単結晶半導体層３２０ａ、単結晶半導体層３２０ｂを矩形状に形成し、矩形状の長軸が＜１１１＞軸方向に平行になるように形成する場合を示している。但し、単結晶半導体層３２０ａ、単結晶半導体層３２０ｂの形状は、矩形状に限られない。
【００７２】
また、単結晶半導体層３１６のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどの不純物元素、またはリン、ヒ素などの不純物元素を単結晶半導体層３１６に添加することができる。例えば、ｎチャネル型ＴＦＴが形成される領域に不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域に不純物元素を添加する。
【００７３】
次に、単結晶半導体層３２０ａ、単結晶半導体層３２０ｂを覆うように絶縁層３２２を形成した後、当該絶縁層３２２上に、単結晶半導体層３２０ａと重なる導電層３２４ａ及び単結晶半導体層３２０ｂと重なる導電層３２４ｂを形成する（図４（Ｃ）、図５（Ｃ）参照）。
【００７４】
絶縁層３２２の形成方法は特に限定されないが、例えば、スパッタリング法、ＣＶＤ法等を用いることができる。絶縁層３２２は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等から選ばれた一または複数の材料を用いて形成することができる。また、絶縁層３２２は単層構造としても良いし、積層構造としても良い。
【００７５】
また、プラズマ処理を行うことにより単結晶半導体層３２０ａ、単結晶半導体層３２０ｂの表面を酸化又は窒化させて絶縁層３２２を形成してもよい。
【００７６】
プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などガスの混合ガスを用いて行うことができる。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、単結晶半導体層３２０ａ、単結晶半導体層３２０ｂの表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、望ましくは２ｎｍ以上１０ｎｍ以下の絶縁層を形成することができる。
【００７７】
上述したプラズマ処理による単結晶半導体層３２０ａ、単結晶半導体層３２０ｂの酸化または窒化は固相反応であるため、絶縁層３２２と単結晶半導体層３２０ａ、単結晶半導体層３２０ｂとの界面準位密度を低くすることができる。また、プラズマ処理により単結晶半導体層３２０ａ、単結晶半導体層３２０ｂを直接酸化または窒化することで、形成される絶縁層の厚さのばらつきを抑えることが出来る。
【００７８】
上述した方法で形成される絶縁層３２２は、単結晶半導体層３２０ａをチャネル層とするトランジスタや、単結晶半導体層３２０ｂをチャネル層とするトランジスタのゲート絶縁層として機能する。
【００７９】
導電層３２４ａ、導電層３２４ｂは、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて形成することができる。また、これらの金属を主成分とする合金材料を用いて導電層３２４ａ、導電層３２４ｂを形成してもよいし、これらの金属を含む化合物を用いて形成してもよい。又は、半導体に導電性を付与する不純物元素をドーピングした多結晶珪素等の半導体材料を用いて導電層３２４ａ、導電層３２４ｂを形成してもよい。導電層３２４ａ、導電層３２４ｂは、ＣＶＤ法、スパッタリング法等を用いて形成することができる。また、導電層３２４ａ、導電層３２４ｂは単層構造としても良いし、積層構造としても良い。
【００８０】
上述した方法で形成される導電層３２４ａは単結晶半導体層３２０ａをチャネル層とするトランジスタのゲート電極として機能し、導電層３２４ｂは単結晶半導体層３２０ｂをチャネル層とするトランジスタのゲート電極として機能する。
【００８１】
次に、単結晶半導体層３２０ａ、単結晶半導体層３２０ｂに不純物元素を添加することにより、単結晶半導体層３２０ａにｎ型の不純物領域３２６ａ、不純物領域３２６ｂを形成し、単結晶半導体層３２０ｂにｐ型の不純物領域３２８ａ、不純物領域３２８ｂを形成する（図３（Ｃ）、図４（Ｄ）参照）。
【００８２】
不純物領域３２６ａ、不純物領域３２６ｂは、単結晶半導体層３２０ａをチャネル層とするトランジスタのソース領域又はドレイン領域として機能し、不純物領域３２８ａ、不純物領域３２８ｂは、単結晶半導体層３２０ｂをチャネル層とするトランジスタのソース領域又はドレイン領域として機能する。
【００８３】
不純物元素としては、ホウ素、アルミニウム、ガリウム等のｐ型を付与する不純物元素、又はリン、ヒ素等のｎ型を付与する不純物元素を添加すればよい。
【００８４】
次に、導電層３２４ａ、導電層３２４ｂ及び絶縁層３２２を覆うように絶縁層３３２を形成した後、当該絶縁層３３２上に、不純物領域３２６ａに電気的に接続する導電層３３４ａ、不純物領域３２６ｂ及び不純物領域３２８ａに電気的に接続する導電層３３４ｂ、不純物領域３２８ｂに電気的に接続する導電層３３４ｃを形成する（図３（Ｄ）、図４（Ｅ）、図５（Ｄ）参照）。
【００８５】
絶縁層３３２としては、酸化シリコン、酸化窒化シリコン等の無機絶縁材料、又はポリイミド、アクリルなどの有機絶縁材料を用いて形成することができる。また、絶縁層３３２は、単層構造としてもよいし、複数の絶縁層を積層させて積層構造としてもよい。
【００８６】
導電層３３４ａ、導電層３３４ｂ、導電層３３４ｃとしては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、上述の元素を成分とする合金又は上述の元素を成分とする窒化物等からなる材料を用いて、単層又は積層させて形成することができる。これらの材料は、スパッタ法や真空蒸着法等を用いて形成することができる。
【００８７】
以上の工程により、単結晶半導体層３２０ａをチャネル層とするｎ型のトランジスタ３３０ａと単結晶半導体層３２０ｂをチャネル層とするｐ型のトランジスタ３３０ｂを形成することができる。
【００８８】
また、本実施の形態で示すトランジスタの構成おいて、ｎチャネル型トランジスタ３３０ａ及びｐチャネル型トランジスタ３３０ｂを、そのチャネル長方向が＜１１１＞軸から±１５°以内、好ましくは＜１１１＞軸から±１０°以内、より好ましくは＜１１１＞軸から±５°以内となるように形成することが好ましい。チャネル長方向をこのような方向とすることにより、ｎチャネル型トランジスタ及びｐチャネル型トランジスタの移動度の差を低減することができる。これにより、ｎチャネル型トランジスタ及びｐチャネル型トランジスタを構成するチャネル層の大きさ（チャネル長Ｌ、チャネル幅Ｗ）を同程度とすることができるため、静電容量の大きさの差に起因する信号のばらつきを抑制することができる。
【００８９】
なお、本実施の形態では、ｎ型のトランジスタ３３０ａとｐ型のトランジスタ３３０ｂを用いて、ＣＭＯＳ回路を形成する場合を示しているが、これに限られない。また、本実施の形態で示すトランジスタ３３０ａ、３３０ｂの構成は、様々な形態をとることができ、図で示した構成に限定されない。
【００９０】
＜｛２１１｝面を用いる利点＞
次に、トランジスタのチャネル層の上面を｛２１１｝面とする利点について、シミュレーションに基づいて説明する。
【００９１】
はじめに、結晶面および結晶軸を変化させた場合のシリコンの構造を第一原理計算ソフトであるＣＡＳＴＥＰ（アクセルリス社製）を用いた計算機シミュレーションにより確認した。
【００９２】
｛２１１｝面を＜１１１＞軸方向から見た構造を図１６（Ａ）に示し、｛１１０｝面を＜１１０＞軸方向から見た構造を図１６（Ｂ）に示し、｛２１１｝面を＜１１０＞軸方向から見た構造を図１６（Ｃ）に示す。
【００９３】
続いて、トランジスタの移動度μと結晶面および結晶軸との関係を考察する。
【００９４】
トランジスタの移動度μは、（７）式で表される。
【００９５】
【数１】
2010272853.tif 000003
【００９６】
ここで、τは緩和時間、ｍは有効質量である。なお、（７）式は等方的な場合に成り立つ式である。
【００９７】
（７）式を、μとτが非等方的な場合にまで拡張すると、（８）式のようになる。
【００９８】
【数２】
2010272853.tif 000004
【００９９】
（８）式から分かるように、μと１／ｍはテンソルである。本来はτも方向依存性を持つが、ここでは簡単のため、等方的であると仮定して計算を行った。具体的には、１／ｍの方向依存性を計算し、ｎ型キャリアとｐ型キャリアの移動度が同程度になるシリコン結晶面とチャネル方向を求めた。その結果、｛２１１｝面の＜１１１＞軸方向において、ｎ型キャリアとｐ型キャリアの移動度が同程度となる事が分かった。
【０１００】
このように、｛２１１｝面の＜１１１＞軸方向では、ｎ型キャリアとｐ型キャリアの移動度が同程度となるため、これを用いてｎチャネル型トランジスタ及びｐチャネル型トランジスタを形成する場合にはトランジスタのチャネル層の大きさ（チャネル長Ｌ、チャネル幅Ｗ）を同程度とすることができる。これにより、静電容量の差に起因する信号のばらつきを抑制することができる。
【０１０１】
また、ｎチャネル型トランジスタ及びｐチャネル型トランジスタに適した結晶面及び結晶軸を用いてチャネル層を形成することにより、半導体装置の集積化を図ることができる。
【０１０２】
＜変形例＞
上記図１では、１枚のベース基板３００と１枚の単結晶半導体基板３１０を貼り合わせる場合を示したが、本実施の形態はこれに限られない。１枚のベース基板３００に複数の単結晶半導体基板を貼り合わせてもよい。以下、ベース基板３００に複数の半導体基板を貼り合わせる場合について図６を参照して説明する。
【０１０３】
まず、ベース基板３００を準備し、当該ベース基板３００上に絶縁層３０２を形成する（図６（Ａ）参照）。ここでは、絶縁層３０２として、窒化シリコン又は窒化酸化シリコンを用いる場合を示す。
【０１０４】
次に、表面に絶縁層３１２が設けられ、所定の深さに脆化領域３１４が設けられた単結晶半導体基板３１０を複数枚（ここでは、３枚）準備し（図６（Ｂ）参照）、当該複数の単結晶半導体基板３１０をベース基板３００と貼り合わせる（図６（Ｃ）参照）。ここでは、単結晶半導体基板３１０上に形成された絶縁層３１２とベース基板３００上に形成された絶縁層３０２を介して貼り合わせを行う。
【０１０５】
次に、熱処理を行い脆化領域３１４において単結晶半導体基板３１０を分離することにより、ベース基板３００上に、それぞれ絶縁層３１２を介して複数の単結晶半導体層３１６を設ける（図６（Ｄ）参照）。
【０１０６】
このように、１枚のベース基板に複数の半導体基板を貼り合わせる場合に、サイズが大きいベース基板３００側にバリア層として機能する絶縁層３０２を形成することによって、ベース基板３００上に設けられた複数の単結晶半導体層３１６の隙間から、当該単結晶半導体層３１６に不純物が浸入することを効果的に抑制することができる。
【０１０７】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えることができる。
【０１０８】
（実施の形態２）
本実施の形態では、単結晶シリコン基板の作製方法について、図面を参照しながら、以下に説明する。
【０１０９】
図７（Ａ）に、単結晶シリコン基板の元となる単結晶シリコンインゴット６０１を示す。単結晶シリコンインゴット６０１は、例えば、チョクラルスキー法（ＣＺ法）により、＜１１１＞軸方向の種結晶を用いて＜１１１＞軸方向に成長させることで得られたものを用いることができる。他に、＜１００＞軸方向の種結晶を用いて＜１００＞軸方向に成長させたものや、＜１１０＞軸方向の種結晶を用いて＜１１０＞軸方向に成長させたものを用いても良い。
【０１１０】
次に、単結晶シリコンインゴット６０１の切断加工、外周研削加工を行う。具体的には、例えば、単結晶シリコンインゴット６０１の肩部６０２および尾部６０３が除去されるように、所定の長さに単結晶シリコンインゴット６０１を切断する。また、所定の直径となるように外周を研削する。これにより、円筒形の単結晶シリコンインゴット６０４が得られる（図７（Ｂ）参照）。上記切断はバンドソーなどを用いて行うことができる。また、上記の研削は、ダイヤモンドの砥石を備えたホイールを高速回転させ、インゴット表面に接触させることにより行うことができる。
【０１１１】
次に、結晶方位を示す指標として、オリエンテーションフラット（オリフラ）又はノッチを付与する。オリフラやノッチは、結晶の方位軸を示す重要な指標であるから、Ｘ線を用いた結晶軸の精密測定の後、精密三次元円筒研削盤などを用いて形成される。なお、ここでは＜１１１＞軸方向にノッチを付与することとする。もちろん、＜１１１＞軸と垂直な方向にノッチを付与しても良い。
【０１１２】
次に、ノッチが付与された単結晶シリコンインゴット６０４を、｛１１１｝面に対し、１９．４７°±１５°、好ましくは、１９．４７°±１０°、より好ましくは、１９．４７°±５°の傾斜角でスライスをすることによって、｛２１１｝面から±１５°以内の面を表面として有する単結晶シリコン基板６０５を形成する（図７（Ｃ１）および図７（Ｃ２）参照）。ここで、図７（Ｃ１）は、単結晶シリコン基板の６０５の斜視図であり、図７（Ｃ２）は、単結晶シリコン基板６０５の平面図である。上記スライスは、枚葉切断方式である外周刃ソーまたは内周刃ソーや、一括切断方式であるマルチワイヤソーなどを用いて行われる。なお、その切断精度から、直径２００ｍｍ以下では内周刃ソーを、直径２００ｍｍ以上ではマルチワイヤソーを用いると良い。
【０１１３】
なお、＜１００＞軸方向に成長させたインゴットを用いる場合には、｛１００｝面に対し、３５．２６°±１５°、好ましくは、３５．２６°±１０°、より好ましくは、３５．２６°±５°の傾斜角でスライスをすることによって、｛２１１｝面から±１５°以内の面を表面として有する単結晶シリコン基板を得ることができる。また、＜１１０＞軸方向に成長させたインゴットを用いる場合には、｛１１０｝面に対し、３０．００°±１５°、好ましくは、３０．００°±１０°、より好ましくは、３０．００°±５°の傾斜角でスライスをすることによって、｛２１１｝面から±１５°以内の面を表面として有する単結晶シリコン基板を得ることができる。
【０１１４】
このようにして形成された単結晶シリコン基板６０５は、円筒形の単結晶シリコンインゴット６０４を｛１１１｝面に対して斜めにスライスしたものであるため、単結晶シリコン基板６０５の外形は楕円形となっている。単結晶シリコン基板６０５の外形が楕円形のままでは後工程で取り扱いにくいため、外周研削などにより単結晶シリコン基板６０５の外形を真円化して、単結晶シリコン基板６０６を形成することが好ましい（図７（Ｄ１）参照）。ここで、図７（Ｄ１）は、単結晶シリコン基板６０６の斜視図であり、図７（Ｄ２）は、単結晶シリコン基板６０６の平面図である。なお、上記真円化は、面取り加工と共に行うことができる。単結晶シリコン基板の外形を真円化することにより、後工程での取り扱い易さを向上させることができる。
【０１１５】
図７（Ｅ）には、ノッチに代えてオリフラを付与し、その後、真円化を行った単結晶シリコン基板６０７の上面を示す。この場合においても、＜１１１＞軸方向またはこれに垂直な方向にオリフラを付与することが望ましい。
【０１１６】
なお、上述の円筒形の単結晶シリコンインゴットを切断加工する場合、｛１１１｝面からの傾斜角が大きくなると肩部および尾部の除去量が増大し、単結晶シリコン材料のロスにつながる。また、円筒形の単結晶シリコンインゴットをスライスする際、｛１１１｝面からの傾斜角が大きくなると、スライスされた単結晶シリコン基板６０５の楕円率も大きくなる。単結晶シリコン基板６０５の楕円率が大きくなると、真円化の際に外周研削による研削量を多くせざるを得ず、この場合にも結果的に単結晶シリコン材料のロスが生じることになる。
【０１１７】
上述のような単結晶シリコン材料のロスを低減するためには、例えば、＜２１１＞軸方向の種結晶を用いて＜２１１＞軸方向に成長させた単結晶シリコンインゴット６１１を用いると良い（図８（Ａ）参照）。
【０１１８】
この場合にも、単結晶シリコンインゴット６１１の切断加工、外周研削加工を行って単結晶シリコンインゴット６１４を形成し（図８（Ｂ）参照）、その後、オリフラまたはノッチを付与する。切断加工、外周研削加工、オリフラまたはノッチ付与の詳細については、先の説明を参酌することができる。
【０１１９】
スライスは、ノッチが付与された単結晶シリコンインゴット６１４の｛２１１｝面から±１５°以内、好ましくは、±１０°以内、より好ましくは、±５°の面において行う。これにより、｛２１１｝面から±１５°以内の面を表面として有する単結晶シリコン基板６１５が形成される（図８（Ｃ）、図８（Ｄ１）、図８（Ｄ２）参照）。なお、図８（Ｄ１）は、単結晶シリコン基板６１５の斜視図であり、図８（Ｄ２）は、単結晶シリコン基板６１５の平面図である。
【０１２０】
このように、図８に示す方法で単結晶シリコン基板を形成する場合、図７に示す方法で単結晶シリコン基板を形成する場合と比較して、傾斜角を小さくすることが可能である。このため、傾斜角に起因する単結晶シリコン材料のロスを低減することができるというメリットがある。
【０１２１】
なお、上述のようにして形成した単結晶シリコン基板は円形であるが、これを矩形または多角形となるように加工しても良い。例えば、図９に示すように、円形の単結晶シリコン基板６２１（図９（Ａ）参照）から、矩形の単結晶シリコン基板６２２（図９（Ｂ）参照）、多角形の単結晶シリコン基板６２３（図９（Ｃ）参照）を切り出すことができる。
【０１２２】
なお、図９（Ｂ）は、円形の単結晶シリコン基板６２１に内接し、面積が最大となる矩形の単結晶シリコン基板６２２を切り出す場合について示している。ここで、単結晶シリコン基板６２２の角部（頂点）の内角は略９０度である。また、図９（Ｃ）は、上記単結晶シリコン基板６２２よりも対辺の間隔が長い単結晶シリコン基板６２３を切り出す場合について示している。この場合、単結晶シリコン基板６２３の角部（頂点）の内角は９０度とはならず、該単結晶シリコン基板６２３は矩形ではなく多角形となる。
【０１２３】
なお、上述の説明は、円形の単結晶シリコン基板を矩形または多角形となるよう加工する場合のものであるが、開示する発明の一態様はこれに限定されない。例えば、図７に係る工程において、楕円形の単結晶シリコン基板を真円化せずに矩形化しても良い。
【０１２４】
以上の工程の後、所定の形状に加工された単結晶シリコン基板に対して、ラッピング、エッチング、ドナーキラー処理、ミラーポリッシング、洗浄等を施すことにより、単結晶シリコン基板を製造することができる。
【０１２５】
（実施の形態３）
本実施の形態において、図面を参照しながら半導体装置の具体的な態様を説明する。
【０１２６】
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図１０はマイクロプロセッサ５００の構成例を示すブロック図である。
【０１２７】
マイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ  Ｉ／Ｆ）、読み出し専用メモリ５０９、およびメモリインターフェース５１０を有している。
【０１２８】
バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき様々な制御を行う。
【０１２９】
演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部５０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、およびレジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図１０に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。
【０１３０】
次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図１１は、このような半導体装置の構成例を示すブロック図である。図１１に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。
【０１３１】
図１１に示すように、ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０と、電源管理回路５３０とを有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、ＣＰＵインターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。
【０１３２】
ＲＦＣＰＵ５１１の動作の概要は以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９は、ＲＦＣＰＵ５１１を構成する基板に集積されている必要はなく、他の部品としてＲＦＣＰＵ５１１に組み込むこともできる。
【０１３３】
リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路５１９は、受信信号を復調する回路であり、変調回路５２０は、送信するデータを変調する回路である。
【０１３４】
例えば、復調回路５１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。
【０１３５】
クロックコントローラ５２３は、電源電圧または中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。
【０１３６】
アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。
【０１３７】
中央処理ユニット５２５は、ＣＰＵインターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。ＣＰＵインターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。
【０１３８】
中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット５２５が処理する方式を適用できる。
【０１３９】
次に、図１２、図１３を用いて、表示装置について説明する。
【０１４０】
図１２は液晶表示装置を説明するための図面である。図１２（Ａ）は液晶表示装置の画素の平面図であり、図１２（Ｂ）は、Ｊ−Ｋ切断線による図１２（Ａ）の断面図である。
【０１４１】
図１２（Ａ）に示すように、画素は、単結晶半導体層８２０、単結晶半導体層８２０と交差している走査線８２２、走査線８２２と交差している信号線８２３、画素電極８２４、画素電極８２４と単結晶半導体層８２０を電気的に接続する電極８２８を有する。単結晶半導体層８２０は、実施の形態１で示した｛２１１｝面から±１５°以内の面を上面とする単結晶半導体層であり、画素のＴＦＴ８２５を構成する。
【０１４２】
図１２（Ｂ）に示すように、ベース基板３００上に、絶縁層３０２及び絶縁層３１２を介して単結晶半導体層８２０が積層されている。ベース基板３００としては、ガラス基板を用いることができる。ＴＦＴ８２５の単結晶半導体層８２０は、単結晶半導体層をエッチングにより素子分離して形成された膜である。単結晶半導体層８２０には、チャネル形成領域８４０、不純物元素が添加されたｎ型の高濃度不純物領域８４１が形成されている。ＴＦＴ８２５のゲート電極は走査線８２２に含まれ、ソース電極およびドレイン電極の一方は信号線８２３に含まれている。
【０１４３】
層間絶縁膜８２７上には、信号線８２３、画素電極８２４および電極８２８が設けられている。層間絶縁膜８２７上には、柱状スペーサ８２９が形成されている。信号線８２３、画素電極８２４、電極８２８および柱状スペーサ８２９を覆って配向膜８３０が形成されている。対向基板８３２には、対向電極８３３、対向電極を覆う配向膜８３４が形成されている。柱状スペーサ８２９は、ベース基板３００と対向基板８３２の隙間を維持するために形成される。柱状スペーサ８２９によって形成される隙間に液晶層８３５が形成されている。信号線８２３および電極８２８と高濃度不純物領域８４１との接続部は、コンタクトホールの形成によって層間絶縁膜８２７に段差が生じるので、この接続部では液晶層８３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ８２９を形成して、液晶の配向の乱れを防ぐ。
【０１４４】
次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について図１３を参照して説明する。図１３（Ａ）はＥＬ表示装置の画素の平面図であり、図１３（Ｂ）は、Ｊ−Ｋ切断線による図１３（Ａ）の断面図である。
【０１４５】
図１３（Ａ）に示すように、画素は、ＴＦＴでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、単結晶半導体層４０３は、選択用トランジスタ４０１のチャネル形成領域、ソース領域およびドレイン領域が形成されている。単結晶半導体層４０４は、表示制御用トランジスタ４０２のチャネル形成領域、ソース領域およびドレイン領域が形成されている。単結晶半導体層４０３、４０４は、ベース基板上に設けられた単結晶半導体層から形成された層である。
【０１４６】
選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１１として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。
【０１４７】
表示制御用トランジスタ４０２はｐチャネル型のＴＦＴである。図１３（Ｂ）に示すように、単結晶半導体層４０４には、チャネル形成領域４５１、およびｐ型の高濃度不純物領域４５２が形成されている。なお、本実施の形態で用いる半導体基板は、実施の形態１で作製した半導体基板である。
【０１４８】
表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２によりベース基板３００に固定されている。
【０１４９】
ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。実施の形態１に係る半導体装置の作製工程を含む製造方法でＥＬ表示を作製することで、選択用トランジスタ４０１および表示制御用トランジスタ４０２は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。
【０１５０】
つまり、実施の形態１に係る半導体装置を用いることで、様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置などが含まれる。それらの一例を図１４、図１５に示す。
【０１５１】
図１４（Ａ）は表示装置であり、筐体９０１、支持台９０２、表示部９０３、スピーカ部９０４、ビデオ入力端子９０５などを含む。この表示装置は、実施の形態１で示した作製方法により形成したトランジスタを駆動ＩＣや表示部９０３などに用いることにより作製される。なお、表示装置には液晶表示装置、発光表示装置などがあり、用途別にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。具体的には、ディスプレイ、ヘッドマウントディスプレイ、反射型プロジェクターなどを挙げることができる。
【０１５２】
図１４（Ｂ）はコンピュータであり、筐体９１１、表示部９１２、キーボード９１３、外部接続ポート９１４、ポインティングデバイス９１５などを含む。実施の形態１に係るトランジスタは、表示部９１２の画素部だけではなく、表示用の駆動ＩＣ、本体内部のＣＰＵ、メモリなどの半導体装置にも適用が可能である。
【０１５３】
また、図１４（Ｃ）は携帯電話であり、携帯用の情報処理端末の１つの代表例である。この携帯電話は筐体９２１、表示部９２２、操作キー９２３などを含む。実施の形態１に係る半導体基板を用いて作製されたトランジスタは表示部９２２の画素部やセンサ部９２４だけではなく、表示用の駆動ＩＣ、メモリ、音声処理回路などに用いることができる。センサ部９２４は光センサ素子を有しており、センサ部９２４で得られる照度に合わせて表示部９２２の輝度コントロールを行うことや、センサ部９２４で得られる照度に合わせて操作キー９２３の照明を抑えることによって、携帯電話の消費電力を抑えることができる。
【０１５４】
上記の携帯電話を初めとして、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ、情報携帯端末）、デジタルカメラ、小型ゲーム機、携帯型の音響再生装置などの電子機器に、実施の形態１に係る半導体基板を用いることもできる。例えば、ＣＰＵ、メモリ、センサなどの機能回路を形成することや、これらの電子機器の画素部や、表示用の駆動ＩＣにも適用することが可能である。
【０１５５】
また、図１４（Ｄ）、（Ｅ）はデジタルカメラである。なお、図１４（Ｅ）は、図１４（Ｄ）の裏側を示す図である。このデジタルカメラは、筐体９３１、表示部９３２、レンズ９３３、操作キー９３４、シャッターボタン９３５などを有する。実施の形態１に係るトランジスタは、表示部９３２の画素部、表示部９３２を駆動する駆動ＩＣ、メモリなどに用いることができる。
【０１５６】
図１４（Ｆ）はデジタルビデオカメラである。このデジタルビデオカメラは、本体９４１、表示部９４２、筐体９４３、外部接続ポート９４４、リモコン受信部９４５、受像部９４６、バッテリー９４７、音声入力部９４８、操作キー９４９、接眼部９５０などを有する。実施の形態１に係るトランジスタは、表示部９４２の画素部、表示部９４２を制御する駆動ＩＣ、メモリ、デジタル入力処理装置などに用いることができる。
【０１５７】
この他にも、ナビゲーションシステム、音響再生装置、記録媒体を備えた画像再生装置などに用いることが可能である。これらの表示部の画素部や、表示部を制御する駆動ＩＣ、メモリ、デジタル入力処理装置、センサ部などの用途に、実施の形態１に係るトランジスタを用いることができる。
【０１５８】
図１５は、本発明の一態様を適用した携帯電話の一例であり、図１５（Ａ）が正面図、図１５（Ｂ）が背面図、図１５（Ｃ）が２つの筐体をスライドさせたときの正面図である。図１５に示す携帯電話は、筐体７０１及び筐体７０２二つの筐体で構成されている。図１５に示す携帯電話は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
【０１５９】
図１５に示す携帯電話は、筐体７０１及び筐体７０２で構成されている。筐体７０１においては、表示部７０３、スピーカ７０４、マイクロフォン７０５、操作キー７０６、ポインティングデバイス７０７、表面カメラ用レンズ７０８、外部接続端子ジャック７０９及びイヤホン端子７１０等を備え、筐体７０２においては、キーボード７１１、外部メモリスロット７１２、裏面カメラ７１３、ライト７１４等により構成されている。また、アンテナは筐体７０１に内蔵されている。
【０１６０】
また、図１５に示す携帯電話には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０１６１】
重なり合った筐体７０１と筐体７０２（図１５（Ａ）に示す）は、スライドさせることが可能であり、スライドさせることで図１５（Ｃ）のように展開する。表示部７０３には、図１２や図１３に示される表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部７０３と表面カメラ用レンズ７０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部７０３をファインダーとして用いることで、裏面カメラ７１３及びライト７１４で静止画及び動画の撮影が可能である。
【０１６２】
スピーカ７０４及びマイクロフォン７０５を用いることで、図１５に示す携帯電話は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー７０６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
【０１６３】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード７１１を用いると便利である。更に、重なり合った筐体７０１と筐体７０２（図１５（Ａ））をスライドさせることで、図１５（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード７１１及びポインティングデバイス７０７を用いて、円滑な操作でマウスの操作が可能である。外部接続端子ジャック７０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット７１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
【０１６４】
筐体７０２の裏面（図１５（Ｂ））には、裏面カメラ７１３及びライト７１４を備え、表示部７０３をファインダーとして静止画及び動画の撮影が可能である。
【０１６５】
また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ又はイヤホンジャック等を備えたものであってもよい。
【０１６６】
図１５において説明した電子機器は、上述したトランジスタ及び表示装置の作製方法を適用して作製することができる。
【符号の説明】
【０１６７】
３００    ベース基板
３０２    絶縁層
３１０    単結晶半導体基板
３１２    絶縁層
３１４    脆化領域
３１６    単結晶半導体層
３２０ａ    単結晶半導体層
３２０ｂ    単結晶半導体層
３２２    絶縁層
３２４ａ    導電層
３２４ｂ    導電層
３２６ａ    不純物領域
３２６ｂ    不純物領域
３２８ａ    不純物領域
３２８ｂ    不純物領域
３３０ａ    トランジスタ
３３０ｂ    トランジスタ
３３２    絶縁層
３３４ａ    導電層
３３４ｂ    導電層
３３４ｃ    導電層
４０１    選択用トランジスタ
４０２    表示制御用トランジスタ
４０３    単結晶半導体層
４０４    単結晶半導体層
４０５    走査線
４０６    信号線
４０７    電流供給線
４０８    画素電極
４１１    電極
４１２    ゲート電極
４１３    電極
４２７    層間絶縁膜
４２８    隔壁層
４２９    ＥＬ層
４３０    対向電極
４３１    対向基板
４３２    樹脂層
４５１    チャネル形成領域
４５２    高濃度不純物領域
５００    マイクロプロセッサ
５０１    演算回路
５０２    演算回路制御部
５０３    命令解析部
５０４    制御部
５０５    タイミング制御部
５０６    レジスタ
５０７    レジスタ制御部
５０８    バスインターフェース
５０９    専用メモリ
５１０    メモリインターフェース
５１１    ＲＦＣＰＵ
５１２    アナログ回路部
５１３    デジタル回路部
５１４    共振回路
５１５    整流回路
５１６    定電圧回路
５１７    リセット回路
５１８    発振回路
５１９    復調回路
５２０    変調回路
５２１    ＲＦインターフェース
５２２    制御レジスタ
５２３    クロックコントローラ
５２４    ＣＰＵインターフェース
５２５    中央処理ユニット
５２６    ランダムアクセスメモリ
５２７    専用メモリ
５２８    アンテナ
５２９    容量部
５３０    電源管理回路
６０１    単結晶シリコンインゴット
６０２    肩部
６０３    尾部
６０４    単結晶シリコンインゴット
６０５    単結晶シリコン基板
６０６    単結晶シリコン基板
６０７    単結晶シリコン基板
６１１    単結晶シリコンインゴット
６１４    単結晶シリコンインゴット
６１５    単結晶シリコン基板
６２１    単結晶シリコン基板
６２２    単結晶シリコン基板
６２３    単結晶シリコン基板
７０１    筐体
７０２    筐体
７０３    表示部
７０４    スピーカ
７０５    マイクロフォン
７０６    操作キー
７０７    ポインティングデバイス
７０８    表面カメラ用レンズ
７０９    外部接続端子ジャック
７１０    イヤホン端子
７１１    キーボード
７１２    外部メモリスロット
７１３    裏面カメラ
７１４    ライト
８２０    単結晶半導体層
８２２    走査線
８２３    信号線
８２４    画素電極
８２５    ＴＦＴ
８２７    層間絶縁膜
８２８    電極
８２９    柱状スペーサ
８３０    配向膜
８３２    対向基板
８３３    対向電極
８３４    配向膜
８３５    液晶層
８４０    チャネル形成領域
８４１    高濃度不純物領域
９０１    筐体
９０２    支持台
９０３    表示部
９０４    スピーカ部
９０５    ビデオ入力端子
９１１    筐体
９１２    表示部
９１３    キーボード
９１４    外部接続ポート
９１５    ポインティングデバイス
９２１    筐体
９２２    表示部
９２３    操作キー
９２４    センサ部
９３１    筐体
９３２    表示部
９３３    レンズ
９３４    操作キー
９３５    シャッターボタン
９４１    本体
９４２    表示部
９４３    筐体
９４４    外部接続ポート
９４５    リモコン受信部
９４６    受像部
９４７    バッテリー
９４８    音声入力部
９４９    操作キー
９５０    接眼部
【図１】
2010272853.tif 000005
【図２】
2010272853.tif 000006
【図３】
2010272853.tif 000007
【図４】
2010272853.tif 000008
【図５】
2010272853.tif 000009
【図６】
2010272853.tif 000010
【図７】
2010272853.tif 000011
【図８】
2010272853.tif 000012
【図９】
2010272853.tif 000013
【図１０】
2010272853.tif 000014
【図１１】
2010272853.tif 000015
【図１２】
2010272853.tif 000016
【図１３】
2010272853.tif 000017
【図１４】
2010272853.tif 000018
【図１５】
2010272853.tif 000019
【図１６】
2010272853.tif 000020