(57)【要約】【課題】素子、ウェル、および回路単位で縦横方向が絶縁部材２ａで分離された構造の素子３が形成された半導体装置において、高い分離耐圧を有し、さらにＳＯＩ基板を使わずに低コストで製造できる半導体装置、および、その製造方法を提供する。【解決手段】絶縁部材２ａで埋設された分離溝２と素子３とが形成された半導体基板１を、裏面１ｂ側から絶縁部材２ａの底部が突出するまで半導体基板１を薄厚化した後、絶縁層４を介して裏面１ｂを支持体６と接合する。これにより、絶縁部材２ａの突出した部分が絶縁層４に埋め込まれた形状となり、半導体基板１における隣り合う領域が、分離溝２と絶縁層４とによって電気的に絶縁された構成となる。【選択図】図１
2010123986.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１）の表面（１ａ）側に形成された素子（３）が分離溝（２）によって区画され、前記半導体基板（１）の裏面（１ｂ）側において絶縁層（４）を介して支持体（６）に接合されてなる半導体装置であって、
前記分離溝（２）内に埋め込まれた絶縁部材（２ａ）が前記裏面（１ｂ）から突出しており、この突出した部分が、前記絶縁層（４）に埋め込まれた形状となっていることを特徴とする半導体装置。
【請求項２】
前記半導体基板（１）と前記絶縁層（４）との間に金属（９）が設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板（１）の表面（１ａ）側に形成された素子（３）が、前記半導体基板（１）の内部まで達する分離溝（２）によって区画され、前記分離溝（２）内が絶縁部材（２ａ）で埋設されたものを用意する工程と、
前記半導体基板（１）の裏面（１ｂ）側から前記絶縁部材（２ａ）の底部が突出するまで前記半導体基板（１）を薄厚化する第１の工程と、
前記裏面（１ｂ）を絶縁層（４）を介して支持体（６）と接合し、前記突出した絶縁部材（２ａ）が前記絶縁層（４）に埋め込まれた状態にする第２の工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
前記絶縁層（４）は、化学気相成長法により形成された酸化シリコン膜、若しくは、窒化シリコン膜、または、液状の絶縁材料を塗布した後に固化させて形成する膜、または、非導電性の接着フィルムを含むことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記支持体（６）は、実装基板、シリコンウェハ、ガラス基板、セラミック基板、メタル基板のうちのいずれか１つであることを特徴とする請求項３または４に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関して、特にチップ内において素子単位、ウェル単位、回路単位で電気的に絶縁分離された構造を持つ半導体装置、およびその製造方法に関する。
【背景技術】
【０００２】
図５は、従来のＳＯＩ（Silicon On Insulator）ウェハにおける分離溝に関する説明図である。絶縁膜である酸化シリコン膜Ｊ１上に単結晶のシリコン層Ｊ２が形成されたＳＯＩ構造のウェハＪ３を図５（ａ）に示す。そして、図５（ｂ）に示すように、ウェハＪ３内に埋め込まれた酸化シリコン膜Ｊ１に到達する分離溝Ｊ４を単結晶のシリコン層Ｊ２表面から形成して、その分離溝Ｊ４内部を酸化シリコン等の絶縁部材Ｊ５で埋設すれば、隣り合う領域を分離溝Ｊ４とウェハＪ３内に埋め込まれた酸化シリコン膜Ｊ１とで電気的に絶縁分離することができる。これにより、例えば、ＣＭＯＳをウェル単位で絶縁分離すればラッチアップによる誤動作を防止できる。また、ＭＯＳ、バイポーラ、ＤＭＯＳ等からなる異なる回路を１チップに集積してシステム化する場合にも、各回路間を絶縁分離できることから、信頼性の高いシステムＬＳＩを製造することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
この分離溝Ｊ４はドライエッチングで形成することが一般的であるが、ウェハＪ３内のＳＯＩ層Ｊ２の厚みのバラツキが大きいために、ウェハＪ３全面ですべての溝を酸化シリコン膜Ｊ１に到達させるためには、過剰にエッチングをしなければならない。従って、図５（ｃ）に示すように、ＳＯＩ層Ｊ２の薄い領域では、分離溝Ｊ４の底部は酸化シリコン膜Ｊ１に沿って横方向にエッチングされて分離溝Ｊ４の底部の幅が大きくなる現象が発生する。この状態で絶縁部材Ｊ５を埋設すると、図５（ｄ）に示すように、分離溝Ｊ４の底部の絶縁材料の厚みが薄くなったり、埋設されない空洞Ｊ６が残留したりする。また、分離溝Ｊ４の形状にくびれが生じてそこに電界が集中することから、分離耐圧が小さくなるといった問題もある。
【０００４】
また、ＳＯＩ基板（ウェハ）の製造方法として、酸素イオンを注入するＳＩＭＯＸ法、２枚のウェハを酸化シリコン膜を介して貼り合わせるウェハ貼り合わせ法等があるが、いずれの方法も製造コストが高く、ＳＯＩ基板は通常のシリコンウェハ（バルクウェハ）に比べて高価である。従って、ＳＯＩ基板を用いた素子完成チップの価格も高くなるといった問題がある。
【０００５】
本発明は、上記問題点に鑑み、素子、ウェル、および回路単位で縦横方向が絶縁部材で分離された構造の素子が形成された半導体装置において、高い分離耐圧を有し、さらにＳＯＩ基板を使わずに低コストで製造できる半導体装置、および、その製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１に記載の発明では、半導体基板（１）の表面（１ａ）側に形成された素子（３）を分離溝（２）によって区画し、半導体基板（１）の裏面（１ｂ）側において絶縁層（４）を介して支持体（６）に接合してなる半導体装置であって、分離溝（２）内に埋め込んだ絶縁部材（２ａ）が裏面（１ｂ）から突出しており、この突出した部分を、絶縁層（４）に埋め込んだ形状となっていることを特徴としている。
【０００７】
これにより、突出した分離溝（２）内の絶縁部材（２ａ）を絶縁層（４）に埋め込むことにより絶縁分離を行っているため、分離溝（２）内の絶縁部材（２ａ）の厚み変化や空洞、さらに分離溝（２）の形状におけるくびれが無い構成にできる。従って、分離耐圧が高い半導体装置を提供することができる。
【０００８】
請求項２に記載の発明では、請求項１に記載の発明において、半導体基板（１）と絶縁層（４）との間に金属（９）が設けられていることを特徴としている。
これにより、半導体基板（１）における絶縁層（４）の上面における抵抗値の低い層として金属（９）を用いた半導体装置を提供することができる。
【０００９】
請求項３に記載の発明では、半導体基板（１）の表面（１ａ）側に形成した素子（３）を、半導体基板（１）の内部まで達する分離溝（２）によって区画し、分離溝（２）の内部を絶縁部材（２ａ）で埋設したものを用意する工程と、半導体基板（１）の裏面（１ｂ）側から絶縁部材（２ａ）の底部が突出するまで半導体基板（１）を薄厚化する第１の工程と、裏面（１ｂ）を絶縁層（４）を介して支持体（６）と接合し、突出した絶縁部材（２ａ）が絶縁層（４）に埋め込まれた状態にする第２の工程を有することを特徴としている。
【００１０】
この製造方法によると、突出した分離溝（２）内の絶縁部材（２ａ）を絶縁層（４）に埋め込むことにより絶縁分離を行っているため、分離溝（２）内の絶縁部材（２ａ）の厚み変化や空洞、さらに分離溝（２）の形状におけるくびれが無い構成にできる。従って、分離耐圧が高い半導体装置の製造方法を提供することができる。また、高価なＳＯＩ基板を用いる必要が無いため、製造コストを下げることができる。
【００１１】
請求項４に記載の発明の様に、請求項３に記載の発明の絶縁層（４）として、化学気相成長法により形成された酸化シリコン膜、若しくは、窒化シリコン膜、または、液状の絶縁材料を塗布した後に固化させて形成する膜、または、非導電性の接着フィルムを含む膜を用いることができる。
【００１２】
請求項５に記載の発明の様に、請求項３または４に記載の発明の支持体（６）として、実装基板、シリコンウェハ、ガラス基板、セラミック基板、メタル基板のうちのいずれか１つを用いることができる。
【００１３】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態の半導体装置の概略断面図である。
【図２】第２実施形態の半導体装置の概略断面図である。
【図３】第３実施形態の半導体装置の概略断面図である。
【図４】第４実施形態の半導体装置の概略断面図である。
【図５】従来のＳＯＩウェハによる半導体装置の絶縁分離に関する概略断面図である。
【発明を実施するための形態】
【００１５】
（第１実施形態）
図１は、本実施形態の半導体装置を製造工程順に示した概略断面図である。本実施形態の半導体装置は、図１（ｄ）に示すように、ＳＯＩ構造を有し、半導体基板（バルクウェハ）１に形成された分離溝２によって、半導体基板１における隣り合う領域が電気的に絶縁分離された構造となっている。以下に、その構成について述べる。
【００１６】
半導体基板１には素子３と分離溝２とが形成されており、素子３は半導体基板１の表面１ａ側に形成されている。ここで、半導体基板１としては、シリコンウェハ、または、炭化シリコンウェハからなるものを用いることができる。また、分離溝２は、素子単位、ＣＭＯＳのウェル単位、または、回路単位で形成することができ、これらの領域を区画している。また、素子３としては、例えば、ＣＭＯＳ、バイポーラトランジスタ、パワートランジスタ等を形成することができる。
【００１７】
また、分離溝２の大きさは、例えば、幅２μｍ、深さ２０μｍにすることができるが、その深さは素子構造によって決定し、素子３の活性領域よりも深くするようにしなければならない。分離溝２の内部には絶縁部材２ａが埋め込まれており、本実施形態では分離溝２の側壁と底部が酸化シリコン膜で覆われ、その内部が多結晶シリコンで埋設されている。また、分離溝２内の絶縁部材２ａが半導体基板１の裏面１ｂにおいて半導体基板１から突出しており、その突出寸法は、例えば、０．１〜２μｍにすることが望ましい。
【００１８】
そして、半導体基板１の裏面１ｂに絶縁層４が形成されている。詳しくは、分離溝２内の絶縁部材２ａの突出した部分が絶縁層４に埋め込まれた状態となっている。そして、この絶縁層４が形成された面が接着剤５を介して支持体６に接合されている。
【００１９】
ここで、絶縁層４としては、例えば、化学気相成長法により形成された酸化シリコン膜、若しくは、窒化シリコン膜、または、液状の絶縁材料を塗布した後に固化させて形成する膜、または、非導電性の接着フィルム等を用いることができる。また、支持体６としては、プリント配線基板等の実装基板、シリコンウェハ、ガラス基板、セラミック基板、メタル基板等を用いることができる。また、接着剤５としては、歪みが少なく、応力を吸収することができるものを用いると良く、非導電性のものが良い。
【００２０】
次に、この様な構成の半導体装置の製造方法を図１に示す例について述べる。まず、半導体基板（バルクウェハ）１を用意し、図１（ａ）に示すように、半導体基板１の内部まで達するような分離溝２をドライエッチングで形成する。そして、熱酸化によって分離溝２の側壁と底部に酸化シリコン膜を成膜した後、多結晶シリコンで酸化シリコン膜の内部を埋設する。その後、素子３を形成する。
【００２１】
次に、図１（ｂ）に示すように、素子（デバイス）３と分離溝２とが形成された半導体基板１の表面１ａに対して接着剤７を用いて支持用の基板８を接着する。これは、後述の工程において、半導体基板１の損傷を防ぐためである。ここで、支持用の基板８としては、例えば、シリコンウェハ、ガラス基板、セラミック基板、メタル基板、テープ部材等を用いることができる。
【００２２】
次に、図１（ｃ）に示すように、半導体基板１の裏面１ｂ側から分離溝２の底部が突出するまで半導体基板１の厚みを薄くする（以下、薄厚化という）。薄厚化の方法は、まず、研削で分離溝２が露出する寸前まで薄くし、その後、化学機械研磨で分離溝２を突出させる。この化学機械研磨を酸化膜とシリコンとの選択比が高い研磨条件で、分離溝２が露出した後もさらに過剰に研磨することにより、分離溝２を埋設した絶縁部材２ａが半導体基板１の裏面１ｂよりも突出するような形状に仕上げる（第１の工程）。ここで、研磨剤としては、例えば、有機系のアルカリ溶液にコロイダルシリカを混入させたものを用い、また、研磨布としては、ポリエステル不織布を用いることができる。
【００２３】
次に、図１（ｄ）に示すように、薄厚化された半導体基板１の裏面１ｂに絶縁層４を形成した後に支持体６と接着剤５で接合する（第２の工程）。ここで、支持体６がプリント基板であれば、チップにカットした後に接合すると良い。また、支持体６がシリコンウェハ、ガラス基板、メタル基板等であれば、チップにカットした後に支持体６と接合しても良いし、半導体基板１と支持体６とをウェハ状態で接合した後にチップにカットし、その後、プリント基板上等に実装しても良い。
【００２４】
支持用の基板８は支持体６と半導体基板１とを接合した後に剥離する。その方法は、例えば、支持用の基板８と半導体基板１との接着に紫外線を照射すると粘着性が低下する接着剤７を用い、紫外線を照射することにより剥離することができる。その際、支持用の基板８としては、紫外線が透過する部材を用いる必要があり、例えばガラス基板を用いることができる。
【００２５】
以上の工程により、半導体基板１に形成された素子３が酸化シリコン膜等による絶縁層４により分離され、ＳＯＩ構造になった半導体装置が完成する。
【００２６】
ところで、本実施形態によれば、分離溝２内に埋め込まれた絶縁部材２ａが、半導体基板１と支持体６との間に介在する絶縁層４に食い込んだ形状で形成されていることから、分離溝２内の絶縁部材２ａの厚み変化や空洞、さらに分離溝２の形状にくびれが生じない。従って、素子単位、ＣＭＯＳのウェル単位、または、回路単位で、高い分離耐圧で分離された構造を持つ半導体装置およびその製造方法を提供することができる。また、高価なＳＯＩ基板ではなく、安価なバルクウェハを使用することによりＳＯＩ構造を形成しているため、製造コストが低い半導体装置およびその製造方法を提供することができる。
【００２７】
なお、分離溝２はＣＶＤ（Chemical Vapor Deposition）によって、酸化シリコンだけで埋設しても良い。また、分離溝２が突出した形状は、研磨でなく、選択比の高いエッチングにより形成しても良い。また、半導体基板１の裏面１ｂに形成された絶縁層４と支持体６との接合に用いる接着剤５が非導電性であれば、この絶縁層４は必ずしも必要ではない。
【００２８】
（第２実施形態）
図２は、本実施形態の半導体装置の概略断面図である。本実施形態の発明を用いて完成した半導体装置を示す図２（ｂ）の様に、その構成は第１実施形態と比較して、半導体基板１の裏面１ｂと絶縁層４との間に金属９を介在させる点が異なるものである。従って、以下、その製造方法についても、この異なる点について主に述べる。
【００２９】
まず、第１実施形態の第１の工程まで、図１（ａ）〜（ｃ）に示すものと同様に行う。次に、図２（ａ）に示すように、薄厚化された半導体基板１の裏面１ｂに、蒸着、スパッタ、ＣＶＤ等の方法により、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｗ（タングステン）、Ｔｉ（チタン）等の金属９を形成する。次に、分離溝２の絶縁部材２ａ上の金属９を研磨により除去する。これは、分離溝２の底部の酸化シリコンをストッパにして、その上の金属９を除去する選択研磨により行う。そして、図２（ｂ）に示すように、第１実施形態の第２の工程を行う。以上の工程により、半導体基板１の裏面１ｂと絶縁層４との間に金属９を介在させたＳＯＩ構造の半導体装置が完成する。
【００３０】
ところで、本実施形態によれば、第１実施形態と同様の効果を発揮することができる。さらに、素子３の下面（支持体６の上に形成された絶縁層４上）に抵抗値の低い金属９を容易に設けることができ、バイポーラ素子の性能を向上させることができる。
【００３１】
以下に、この点について詳しく述べる。バイポーラ素子はＳＯＩ層の下面（酸化シリコン層の上面）に抵抗値の低い層（低抵抗層）を形成することにより、その特性が向上する。しかし、金属（ＡｌやＷ等）によりこの低抵抗層を形成しようとすると、その後の素子を形成する時の高温の熱処理（例えば、約１１７０℃）により、金属が溶融したり、金属原子がシリコン中に拡散したりする。そのため、ＳＯＩ基板に金属を埋め込んだ構造のウェハに、デバイス（素子）を製造することは困難である。
【００３２】
また、予め素子が形成されたＳＯＩ基板にこの様な低抵抗層を形成するためには、熱拡散により高濃度拡散層を形成することになるが、この際、既に形成されている素子のＡｌ等の金属配線が熱により溶融したり切断されたりする等して悪影響を受けてしまう。しかし、本実施形態の様に、半導体基板１に素子３を形成した後に低抵抗層を金属９で形成し絶縁すれば、適切に、ＳＯＩ構造を有する基板に低抵抗層を形成することができ、バイポーラ素子の性能を向上させることができる。
【００３３】
なお、各々の部材の具体例等、記載していない内容は第１実施形態と同様である。
【００３４】
（第３実施形態）
図３は、本実施形態の半導体装置を製造工程順に示した概略断面図である。本実施形態の半導体装置は、図３（ｄ）に示すように、その構成は、第１実施形態と同じであるが、第１の工程における薄厚化の方法が異なるものである。以下、その製造方法において、第１実施形態と異なる部分について主に述べる。
【００３５】
まず、図３（ａ）に示すように、素子３と分離溝２が形成された半導体基板（バルクウェハ）１に水素イオンを注入する。水素イオンは図３（ａ）の矢印Ａで示されるように、半導体基板１の表面１ａ側から注入する。このイオン注入によって、水素と結晶欠陥が高密度に偏析するイオン注入層（以下、泥弱層という）１０を形成する。この泥弱層１０の表面１ａからの深さはイオン注入の加速電圧によって決まる。また、泥弱層１０の深さは分離溝２の深さよりも深くなるようにしなければならない。
【００３６】
次に、図３（ｂ）に示すように、支持用の基板８と接着した後に、熱処理（約７００℃）を行うことで、半導体基板１を泥弱層１０で剥離する。この水素イオンの注入による剥離については、特開平５−２１１１２８に記述の発明を参照することができる。剥離後は、第１実施形態と同様に、剥離面を研磨、若しくはエッチングして、分離溝２を突出させる（第１の工程）。この後、第１実施形態と同様に第２の工程を行い、第１実施形態と同様の構成を持つ半導体装置が完成する。
【００３７】
ところで、本実施形態によれば、第１実施形態と同様の効果を発揮することができる。また、半導体基板１の裏面１ｂを一括して同じ厚みで薄厚化することができる。なお、各々の部材の具体例等、記載していない内容は第１実施形態と同様である。
【００３８】
また、本実施形態に第２実施形態を適用して、第１の工程の後に、半導体基板１の裏面１ｂに金属を形成して分離溝２の絶縁部材２ａ上の金属を除去し、その後、第２の工程を行っても良い。
【００３９】
（第４実施形態）
図４は、本実施形態の半導体装置の概略断面図である。第１実施形態の半導体装置では絶縁層４を半導体基板１の裏面１ｂ全体に設けたのに対して、本実施形態の半導体装置は、部分的に絶縁層４を設ける点が異なる。以下、主に、第１実施形態と異なる点について述べる。その構成は、図４（ｂ）に示すように、分離溝２で区画された領域を単位として、半導体基板１と支持体６との間において、一部の領域に絶縁層４を設け、その他の領域に絶縁層４を設けないものとなっている。そして、一部の領域において、分離溝２の突出した絶縁部材２ａが絶縁層４に埋め込まれている。
【００４０】
次に、その製造方法を述べる。まず、第１実施形態の第１の工程まで、図１（ａ）〜（ｃ）に示すものと同様に行う。その後、裏面１ｂ全体に絶縁層４を形成するための絶縁物質からなる膜を成膜する。
【００４１】
次に、図４（ａ）に示すように、縦方向に電流を流す、つまり、支持体６と導通を持たせる素子３領域の絶縁物質からなる膜を剥離することにより、開口部１１と絶縁層４とを形成する。剥離の方法としては、剥離時のマスクとしてレジスト材を塗布し、パターニングして、ドライエッチング、または、ウェットエッチングにより絶縁物質からなる膜を除去することができる。パターニング時のアライメントキーは、分離溝２の形成工程においてスクライブ領域等に形成すれば良い。
【００４２】
続いて、図４（ｂ）に示すように、導電性接着剤５を用いて半導体基板１における一部分に絶縁層４が形成された面と支持体６とを接合する（第２の工程）。これにより、絶縁層４の開口部１１に導電性接着剤５が充填される。支持体６は、ドーパント不純物が高濃度にドープされたシリコンウェハを用いることができ、その抵抗率は、０．０１Ωｃｍ以下が望ましい。また、導電性接着剤５としては、例えば、半田や、金属フィラが含まれた樹脂等を用いることができる。以上の様にして、部分的に支持体６と導通を確保した半導体装置が完成する。
【００４３】
ところで、本実施形態によれば、第１実施形態と同様の効果を発揮することができる。さらに、絶縁層４の無い領域、つまり、開口部１１が形成された領域の素子３は、支持体６と導通を持たすことができ、絶縁層４のある領域はＳＯＩ構造になった素子３を形成できる。つまり、電気的に絶縁分離された領域と支持体６と導通を持つ領域とが混在した構造を持つ半導体装置およびその製造方法を提供することができる。仮に、この様な構造をＳＯＩ基板を用いた場合に形成しようとすると、絶縁層４をエッチングを用いて取り除いた後にシリコンの単結晶を充填する等の複雑な工程が必要であるが、本実施形態によれば容易にこの様な構造を形成することができる。
【００４４】
なお、本例では、絶縁層４を半導体基板１に形成した後に支持体６を接合する例について示したが、絶縁層４を支持体６に形成しておき、支持体６を半導体基板１と位置合わせして接合しても良い。また、支持体６としては、その他、プリント配線基板等の実装基板やメタル基板等を用いることができる。また、その他の各々の部材の具体例等、記載していない内容は第１実施形態と同様である。
【００４５】
また、本実施形態に第２実施形態を適用して、第１の工程の後に、半導体基板１の裏面１ｂに金属を形成して分離溝２上の金属を除去し、その後、第２の工程を行っても良い。また、本実施形態に第３実施形態を適用して、第１の工程における薄厚化を、水素イオンの注入を利用して行っても良い。
【符号の説明】
【００４６】
１  半導体基板
１ａ  表面
１ｂ  裏面
２  分離溝
２ａ  絶縁部材
３  素子
４  絶縁層
６  支持体
８  支持用の基板
９  金属
１０  イオン注入層
１１  開口部
【図１】
2010123986.tif 000003
【図２】
2010123986.tif 000004
【図３】
2010123986.tif 000005
【図４】
2010123986.tif 000006
【図５】
2010123986.tif 000007