(57)【要約】【課題】高周波信号を出力する半導体装置の出力信号をテスタで試験する場合のインピーダンスの最適化を容易に行えるようにする。【解決手段】出力端子から高周波信号を出力する半導体装置10をテスタ30で試験する高周波信号出力試験方法であって、異なるインピーダンス調整量を与える複数のインピーダンス調整ユニット44および選択信号に応じていずれかのインピーダンス調整ユニットを選択する選択回路41-43を有するインピーダンス整合回路40を、出力端子に接続し、インピーダンス調整ユニットの選択を変えながら、インピーダンス整合回路が出力する高周波信号をテスタで測定して、測定結果に基づいて最適なインピーダンス調整ユニットを選択して、その状態で高周波信号をテスタで試験する。【選択図】図３
2010237096.tif 000002
【特許請求の範囲】
【請求項１】
出力端子から高周波信号を出力する半導体装置をテスタで試験する高周波信号出力試験方法であって、
異なるインピーダンス調整量を与える複数のインピーダンス調整ユニットおよび選択信号に応じていずれかの前記インピーダンス調整ユニットを選択する選択回路を有するインピーダンス整合回路を、前記出力端子に接続し、
前記複数のインピーダンス調整ユニットの選択を変えながら、前記インピーダンス整合回路が出力する前記高周波信号を前記テスタで測定して、測定結果に基づいて最適な前記インピーダンス調整ユニットを選択して、前記インピーダンス整合回路を前記最適なインピーダンス調整ユニットを選択した状態に設定し、
前記インピーダンス整合回路が出力する前記高周波信号を、前記テスタで試験することを特徴とする高周波信号出力試験方法。
【請求項２】
前記半導体装置は、着脱可能な試験ボードにセットされ、
前記インピーダンス整合回路は、前記試験ボードに設けられ、
前記テスタは、前記試験ボードに接続されることを特徴とする請求項１に記載の高周波信号出力試験方法。
【請求項３】
前記インピーダンス整合回路は、ＩＣチップ内に設けられていることを特徴とする請求項２に記載の高周波信号出力試験方法。
【請求項４】
高周波信号を出力する半導体装置であって、
前記高周波信号に異なるインピーダンス調整量を与える複数のインピーダンス調整ユニットおよび選択信号に応じていずれかの前記インピーダンス調整ユニットを選択する選択回路を有するインピーダンス整合回路を備えることを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置の出力端子から出力される高周波信号をテスタで試験する高周波信号出力試験方法であって、
前記テスタからの選択信号に応じて、前記複数のインピーダンス調整ユニットの選択を変えながら、前記インピーダンス整合回路が出力する前記高周波信号を前記テスタで測定して、測定結果に基づいて最適な前記インピーダンス調整ユニットを選択して、前記インピーダンス整合回路を前記最適なインピーダンス調整ユニットを選択した状態に設定し、
前記インピーダンス整合回路が出力する前記高周波信号を、前記テスタで試験することを特徴とする高周波信号出力試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を出力する半導体装置をテスタで試験する高周波信号出力試験方法および半導体装置に関し、特に試験のための高周波信号出力のインピーダンス整合に関する。
【背景技術】
【０００２】
現在ＴＶチューナや携帯端末などのデジタル変調されたＲＦ信号などの高周波信号を扱う半導体装置（ＬＳＩ）は、高周波信号を出力させ、高周波出力信号の特性をテスタで評価して品質保証を行っている。評価は、ＥＶＭコンスタレーション、スペクトラムフラットネス、スペクトラムマスクなどの特性を評価するのが一般的である。
【０００３】
高周波信号を扱う半導体装置の試験は、試験対象半導体装置（ＤＵＴ）を、試験ボードにセットし、試験ボードにテスタを接続して行う。出力される高周波信号の試験では、インピーダンスを整合することが非常に重要である。ＤＵＴとテスタの間の信号経路はある程度の長さが必要であり、高周波信号の出力インピーダンスは信号経路の長さに大きく影響される。試験は、高周波信号の出力にインピーダンス整合回路を接続し、インピーダンス整合回路が出力する高周波信号をテスタに入力して行われる。
【０００４】
半導体装置の特性もばらつき、テスタの特性もばらつくため、そのまま接続したのでは信号経路のインピーダンスのばらつきが大きく、正常な試験が行えない。そこで、異なるインピーダンス値を与える複数のインピーダンス整合回路を用意しておく。ＤＵＴごとに、複数のインピーダンス整合回路を接続し、テスタでの測定結果が最良であるインピーダンス整合回路を選択し、選択したインピーダンス整合回路を接続して、特性評価のための測定を行う。なお、インピーダンス整合回路は、インピーダンスを定めて作成されるが、インピーダンス整合回路を形成する容量およびインダクタに製造ばらつきがあるため、回路ごとにインピーダンス値がばらつく。
【０００５】
図１は、高周波信号を扱う半導体装置の一般的な試験環境を示す図である。
【０００６】
図１に示すように、高周波信号（ＲＦ  Ｏｕｔ）を出力する試験対象の半導体装置（ＤＵＴ）１０は、試験ボードに装着される。ＤＵＴ１０は、試験ボード１０に着脱可能であり、ＤＵＴ１０を次々に装着して試験を行う。試験ボード１０には、インピーダンス整合回路２１が設けられる。インピーダンス整合回路２１も、試験ボード１０に着脱可能である。図１に示すように、インピーダンス整合回路２１は、容量ＣとインダクタＬ１およびＬ２を接続した回路であり、容量Ｃの容量値およびインダクタＬ１およびＬ２のインダクタンス値に応じて、高周波出力信号に対して異なるインピーダンス値を与える。試験ボード２０のインピーダンス整合回路２１の出力にはテスタ３０が接続される。
【０００７】
テスタ３０は、図１に示すように、入力信号を増幅するアンプ３１と、高周波信号からキャリアバンドを抽出するダウンコンバータ３２と、抽出した信号をデジタル信号に変換するＡＤ変換器（ＡＤＣ）３３と、ＡＤＣ３３の出力からデジタル信号を復調するデジタル復調回路３４と、デジタル復調回路３４の信号を利用して周波数特性を正規化し、測定系の特性を理想値へ合わせるキャリブレータ３５と、デジタル信号を表示する波形表示部３６と、測定したデジタル信号などを数値化して評価する演算回路３７と、を有する。量産工程では、演算回路３７は評価結果に基づいて、製品の良否を判定する。
【０００８】
信号の数値化と評価には、ＥＶＭコンスタレーションを用いることができる。図２に示すように、ＥＶＭコンスタレーションでは、Ｉ−Ｑ座標上で、理想値に対する測定値のベクトル差であるエラー・ベクトルとして数値化される。なお、信号の数値化と評価には、上記のスペクトラムフラットネス、スペクトラムマスクなどを行うこともある。
【０００９】
上記のように、高周波信号のインピーダンスは信号経路の長さに影響されるため、インピーダンス整合回路２１を半導体装置１０のすぐ近くに配置することが要求される。
【００１０】
また、インピーダンスの調整には、スミスチャートを使用する方法もあるが、測定対象の半導体装置（ＤＵＴ）自体およびインピーダンス整合回路のインピーダンスのバラツキがあるため、この方法での最適化は難しかった。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−０９７５８８号公報
【特許文献２】特開２００７−２１８７７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上記のように、半導体装置１０およびテスタ３０の特性はばらつくため、測定環境におけるインピーダンス整合回路の最適な容量値とインダクタンス値をシミュレーションにより求めることができない。これは、実際の測定環境とシミュレーションの間に差異があり、上記のばらつきが誤差要因となるためである。
【００１３】
そこで、上記のように異なるインピーダンス値を与える複数のインピーダンス整合回路を用意しておき、手作業でインピーダンス整合回路の付け替えを繰り返すことで、最適なインピーダンス回路を決定しており、インピーダンスの調整に膨大な工数を要するという問題があった。
【００１４】
そのため、高周波信号を出力する半導体装置の出力信号をテスタで試験する場合のインピーダンスの最適化が容易に行えることが要望されていた。
【課題を解決するための手段】
【００１５】
実施形態の高周波信号出力試験方法は、出力端子から高周波信号を出力する半導体装置をテスタで試験する高周波信号出力試験方法である。実施形態の方法では、異なるインピーダンス調整量を与える複数のインピーダンス調整ユニットおよび選択信号に応じていずれかのインピーダンス調整ユニットを選択する選択回路を有するインピーダンス整合回路を、出力端子に接続する。その後、複数のインピーダンス調整ユニットの選択を変えながら、インピーダンス整合回路が出力する高周波信号をテスタで測定して、測定結果に基づいて最適なインピーダンス調整ユニットを選択して、インピーダンス整合回路を最適なインピーダンス調整ユニットを選択した状態に設定し、インピーダンス整合回路が出力する高周波信号を、テスタで試験する。
【発明の効果】
【００１６】
実施形態によれば、高周波信号を出力する半導体装置の出力信号をテスタで試験する場合のインピーダンスの最適化が自動化され、手作業で行うのに比べて短時間で複数のインピーダンス調整ユニットを試すことができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、高周波信号を扱う半導体装置の一般的な試験環境を示す図である。
【図２】図２は、ＥＶＭコンスタレーションによる高周波信号の数値化と評価を説明する図である。
【図３】図３は、実施形態の試験環境を示す図である。
【図４】図４は、実施形態のインピーダンス整合回路の構成を示す図である。
【図５】図５は、実施形態の別のインピーダンス整合回路の構成を示す図である。
【図６】図６は、実施形態における測定動作を示すフローチャートである。
【図７】図７は、実施形態における別の測定動作を示すフローチャートである。
【図８】図８は、試験環境の変形例を示す図である。
【図９】図９は、試験環境の変形例を示す図である。
【発明を実施するための形態】
【００１８】
図３は、実施形態における、高周波信号を扱う半導体装置の測定環境を示す図である。
【００１９】
図３に示すように、高周波信号（ＲＦ  Ｏｕｔ）を出力する試験対象の半導体装置（ＤＵＴ）１０は、試験ボードに装着される。ＤＵＴ１０は、試験ボード１０に着脱可能であり、ＤＵＴ１０を次々に装着して試験を行う。試験ボード１０には、インピーダンス整合回路４０が設けられる。インピーダンス整合回路４０は、試験ボード１０に固定されている。試験ボード２０のインピーダンス整合回路４０の出力にはテスタ３０が接続される。
【００２０】
インピーダンス整合回路４０は、入力側セレクタ４１、出力側セレクタ４２およびデコーダ回路４３を有する選択回路と、複数（ここでは１６個）のインピーダンス調整ユニットＺ１１−Ｚｍｎと、を備える。入力側セレクタ４１は、入力端子から、デコーダ回路４３の出力により指示されるインピーダンス調整ユニットに、高周波信号を伝達する信号経路を形成する。出力側セレクタ４２は、デコーダ回路４３の出力により指示されたインピーダンス調整ユニットを通過した高周波信号を出力端子に伝達する信号経路を形成する。デコーダ回路４３は、テスタ３０から入力される選択信号に対応して、選択するインピーダンス調整ユニットを指示するデコード信号を出力する。
【００２１】
各インピーダンス調整ユニットは、図１に示したような容量ＣとインダクタＬ１およびＬ２を接続した回路である。複数のインピーダンス調整ユニットＺ１１−Ｚｍｎは、ｍ×ｎのマトリクス状に配列した時に、列方向にインダクタＬ１およびＬ２のインダクタンス値が順に変化し、行方向に容量Ｃの容量値が順に変化するように設定されている。したがって、Ｚｊ１からＺｊｎ（ｊ＝１からｍ）のインダクタＬ１およびＬ２のインダクタンス値は同一であり、Ｚ１ｋからＺｍｋ（ｋ＝１からｎ）の容量Ｃの容量値は同一である。各インピーダンス調整ユニットは、高周波出力信号に対して、設定されたインダクタンス値および容量値により決定されるインピーダンス値を与える。したがって、異なるインダクタンス値および容量値の組合せのインピーダンス調整ユニットが、類似のインピーダンス値を与える場合も生じるが、インピーダンス値が類似でも、インダクタンス値および容量値が異なる組合せのインピーダンス調整ユニットを通過した高周波信号は、特性が同一とは限らない。
【００２２】
インピーダンス整合回路４０は、ＩＣ化されており、いずれのインピーダンス調整ユニットが選択される場合でも、入力端子からインピーダンス調整ユニットを経て出力端子までの経路長が短くできる。
【００２３】
テスタ３０は、図１の場合と同様に、アンプ３１と、ダウンコンバータ３２と、ＡＤＣ３３と、デジタル復調回路３４と、キャリブレータ３５と、波形表部３６と、演算回路３７と、を備える。テスタ３０は、さらに演算回路３７の評価結果を記憶する記憶回路３８と、制御回路３９と、を備える。
【００２４】
制御回路３９は、インピーダンス整合回路４０において選択するインピーダンス調整ユニットを指示する選択信号をデコーダ回路４３に出力する。また、制御回路３９は、記憶回路３８に記憶された評価結果を比較して最適な評価結果になるインピーダンス調整ユニットを決定し、決定した最適なインピーダンス調整ユニットを含む信号経路を確立するような選択信号を出力する。
【００２５】
図４は、インピーダンス整合回路４０の構成例を示す図である。図４に示した例は、複数のインピーダンス調整ユニットＺ１１−Ｚｍｎのｍおよびｎがそれぞれ４の場合であり、４×４のマトリクスのＺ１１−Ｚ４４を、Ｚ１１、…、Ｚ１４、Ｚ２１、…、Ｚ２４、Ｚ３１、…、Ｚ３４、Ｚ４１、…、Ｚ４４の順に配列している。
【００２６】
出力側セレクタ４２は、入力側セレクタ４１と対称な構成を備えるので、ここではブロックでのみ示し、内部構成の図示を省略している。入力側セレクタ４１は、２進木のツリー形状に階層化されて配置された複数のスイッチを備え、各分岐点にはスイッチとして機能するＰチャンネルトランジスタとＮチャンネルトランジスタが設けられている。デコーダ回路４３は、ｊ０、ｊ１、ｋ０、ｋ１の４ビットのデコード信号を出力する。デコード信号ｊ０、ｊ１、ｋ０、ｋ１は、“Ｌ”と“Ｈ”の２状態のいずれかをとる。デコード信号ｊ０、ｊ１、ｋ０、ｋ１は、１段目から４段目のＰチャンネルトランジスタとＮチャンネルトランジスタのゲートにそれぞれ印加される。Ｐチャンネルトランジスタは、デコード信号が”Ｌ“の時に導通状態になり、”Ｈ“の時に遮断状態になる。Ｎチャンネルトランジスタは、デコード信号が”Ｈ“の時に導通状態になり、”Ｌ“の時に遮断状態になる。したがって、デコード信号により、Ｚ１１からＺ４４の１６個のインピーダンス調整ユニットにつながる１６個の信号経路のうちのいずれかが導通するように選択される。他の信号経路は、少なくとも１個のスイッチ（トランジスタ）が遮断状態であり、信号経路が形成されない。
【００２７】
出力側セレクタ４２は、入力側セレクタ４１と対称な構成を備えるので、選択されたインピーダンス調整ユニットのみが出力端子に接続される信号経路が確立し、他の信号経路は一部が遮断状態である。
【００２８】
変数Ｊをデコード信号ｊ０とｊ１の２ビットで表し、変数Ｋをデコード信号ｋ０とｋ１の２ビットで表し、それぞれ１〜４の値をとるとすると、デコード信号Ｊ、Ｋによりインピーダンス調整ユニットＺJKを通過する信号経路が選択される。以下、これをインピーダンス調整ユニットＺJKが選択されると表現する。ｊ０を最高位ビット、ｋ１を最下位ビットとすると、ＪＫは、１１、１２、…、１４、２１、…、２４、…、４１、…、４４の１６値をとる。
【００２９】
前述のように、複数のインピーダンス調整ユニットＺ１１−Ｚｍｎ（ここでは、ｍ、ｎ＝４）は、ｍ×ｎのマトリクス状に配列された時に、列方向にインダクタＬ１およびＬ２のインダクタンス値が順に変化し、行方向に容量Ｃの容量値が順に変化するように設定されている。ＪＫの値によりインピーダンス値を変化させることにより、対応するインピーダンス調整ユニットが選択できる。
【００３０】
例えば、ｊ０、ｊ１、ｋ０、ｋ１が、それぞれ１、０、０、１であれば、Ｊは３、Ｋは２であり、インピーダンス調整ユニットＺ３２が選択される。
【００３１】
図５は、インピーダンス整合回路４０の別の構成例を示す図である。図５に示した例は、複数のインピーダンス調整ユニットＺ１１−Ｚｍｎのｍおよびｎがそれぞれ３の場合であり、３×３のマトリクスのＺ１１−Ｚ３３を、Ｚ１１、…、Ｚ１４、Ｚ２１、…、Ｚ２４、Ｚ３１、…、Ｚ３４、Ｚ４１、…、Ｚ４４の順に配列している。
【００３２】
この場合も、出力側セレクタ４２は、入力側セレクタ４１と対称な構成を備えるので、説明は省略する。入力側セレクタ４１は、３進木のツリー形状に階層化（２層化）されて配置された複数組のスイッチを備える。各分岐点にはスイッチとして機能する直列に接続されたＰチャンネルトランジスタおよび／またはＮチャンネルトランジスタの組が複数設けられている。第１の分岐経路では、２個のＮチャンネルトランジスタが直列に接続されている。第２の分岐経路では、ＮチャンネルトランジスタとＰチャンネルトランジスタが直列に接続されている。第３の分岐経路では、ＰチャンネルトランジスタとＮチャンネルトランジスタが直列に接続されている。
【００３３】
デコーダ回路４３は、変数Ｊを構成するｊ０とｊ１、変数Ｋを構成するｋ０、ｋ１のデコード信号を出力する。デコード信号ｊ０は１段目の前側のトランジスタのゲートに、デコード信号ｊ１は１段目の後側のトランジスタのゲートに、デコード信号ｋ０は２段目の前側のトランジスタのゲートに、デコード信号ｋ１は２段目の後側のトランジスタのゲートに、それぞれ印加される。変数Ｊは１〜３の値をとり、変数Ｋは１〜３の値をとり、Ｚ１１からＺ３３の９個のインピーダンス調整ユニットにつながる９個の信号経路のうちのいずれかが導通するように選択される。
【００３４】
ここでも、複数のインピーダンス調整ユニットＺ１１−Ｚｍｎ（ここでは、ｍ、ｎ＝３）は、ｍ×ｎのマトリクス状に配列された時に、列方向にインダクタＬ１およびＬ２のインダクタンス値が順に変化し、行方向に容量Ｃの容量値が順に変化するように設定されている。ＪＫの値によりインピーダンス値を変化させることにより、対応するインピーダンス調整ユニットが選択できる。
【００３５】
例えば、ｊ０、ｊ１、ｋ０、ｋ１が、それぞれ１、０、０、１であれば、Ｊは３、Ｋは２であり、インピーダンス調整ユニットＺ３２が選択される。
【００３６】
図４および図５に示したインピーダンス整合回路４０の選択回路は、ＰチャンネルトランジスタとＮチャンネルトランジスタの両方をスイッチとして使用したツリー構造であるが、ＰチャンネルトランジスタまたはＮチャンネルトランジスタの一方のみで選択回路を形成してもよい。この場合、各スイッチは、並列に配置した２個のトランジスタを備え、各デコーダ信号の正負の信号を２個のトランジスタのゲートにそれぞれ供給するので、選択回路が複雑になる。
【００３７】
図６は、実施形態における試験動作を示すフローチャートである。ここでは、図４のインピーダンス整合回路４０を使用する場合を例として説明するが、図５のインピーダンス整合回路を使用する場合も、基本的な動作は同じである。
【００３８】
ステップ１０１では、Ｊに１を設定する。
【００３９】
ステップ１０２では、Ｋに１を設定する。
【００４０】
ステップ１０３では、制御回路３９がＺJKを選択する制御信号をデコーダ回路に出力し、デコーダ回路４３は制御信号をデコードしてデコード信号を出力する。これにより、インピーダンス調整ユニットＺJK、ここではＺ１１が選択される。この状態で、ＥＶＭコンスタレーション測定を行う。
【００４１】
ステップ１０４では、ＥＶＭコンスタレーション測定の値を、記憶回路３８に記憶する。
【００４２】
ステップ１０５では、Ｋを１増加させる。
【００４３】
ステップ１０６では、Ｋがｎ、ここでは４であるかを判定し、４でなければステップ１０３に戻り、４であればステップ１０７に進む。したがって、ステップ１０３から１０６は、Ｋが４になるまで繰り返される。これにより、インピーダンス調整ユニットＺ１１からＺ１４までのＥＶＭコンスタレーション測定が行われ、その測定値が記憶される。言い換えれば、容量Ｃの容量値が一定で、インダクタＬ１およびＬ２のインダクタンス値を順に変化させたインピーダンス調整ユニットで、ＥＶＭコンスタレーション測定が行われる。
【００４４】
ステップ１０７では、Ｋを１増加させる。
【００４５】
ステップ１０８では、Ｊがｍ、ここでは４であるかを判定し、４でなければステップ１０３に戻り、４であればステップ１０９に進む。したがって、ステップ１０３から１０８は、Ｊが４になるまで繰り返される。これにより、さらにインピーダンス調整ユニットＺ２１からＺ２４、Ｚ３１からＺ３４およびＺ４１から４４までのＥＶＭコンスタレーション測定が行われ、その測定値が記憶される。
言い換えれば、インダクタＬ１およびＬ２のインダクタンス値を順に変化させたインピーダンス調整ユニットによるＥＶＭコンスタレーション測定が、容量Ｃの容量値を順に変化させながら、すべての容量値で行われる。
【００４６】
ステップ１０９では、インピーダンス調整ユニットＺ１１からＺ４４に対応するＥＶＭコンスタレーション測定値が比較され、最良の測定結果に対応する最良インピーダンス調整ユニットＺａｂが決定される。具体的には、図２の理想値から実測した測定値までのエラー・ベクトルがもっとも小さい場合を最良条件と決定する。
【００４７】
ステップ１１０では、制御回路３９が決定した最良インピーダンス調整ユニットＺａｂを選択する制御信号を出力する。これに応じて、インピーダンス整合回路では、最良インピーダンス調整ユニットＺａｂを通過する信号経路が設定される。
【００４８】
ステップ１１１では、所定の測定動作を行い、終了する。
【００４９】
上記の測定動作で、ＥＶＭコンスタレーションの代わりに、スペクトラムフラットネス、スペクトラムマスクなどの特性と測定して評価するようにしてもよい。また、ＥＶＭコンスタレーション、スペクトラムフラットネス、スペクトラムマスクなどの特性を複数組み合わせて評価を行うようにしてもよい。
【００５０】
図７は、スペクトラムフラットネスの評価である程度の範囲に絞り込んだ後、絞り込んだ範囲内でＥＶＭコンスタレーション測定値が最良になる場合を決定する変形例における動作を示すフローチャートである。
【００５１】
ステップ２０１から２０９は、ＥＶＭコンスタレーションを測定する代わりにスペクトラムフラットネスを測定して、スペクトラムフラットネスが良好である範囲、すなわちｊｍａｘ、ｊｍｉｎ、ｋｍａｘ、ｋｍｉｎを決定する以外は、図６のステップ１０１から１０９と同じである。
スペクトラムフラットネスが良好である範囲は、例えば、スペクトラムフラットネスの評価値が所定の閾値以上である範囲を決定することで求めることができる。所定の閾値としては、製品出荷時の試験規格またはそれよりも厳しい値を使用する。
【００５２】
なお、スペクトラムフラットネスが良好であるインピーダンス範囲は、あくまで絞り込むためのものであるから、複数のインピーダンス調整ユニットのすべてについて測定および測定値の記憶を行う必要はなく、ＪとＫの値は、適当な値、例えば、図７では、Ｊはｆずつ、Ｋはｇずつ変化させている。なお、図７の処理で、Ｊについてはｊ＝１およびｊ＝ｎ、Ｋについてはｋ＝１およびｋ＝ｍの条件での測定は必須とすることが望ましい。
【００５３】
また、スペクトラムフラットネスが良好であるインピーダンス範囲が１個のインピーダンス調整ユニットのみの場合には、そのインピーダンス調整ユニットの前後の変化範囲を絞り込みの範囲とする。具体的には、ｊｍａｘ＝ｊｍｉｎの場合には、ｊｍｉｎ＝ｊｍａｘ−ｆ、ｊｍａｘ＝ｊｍａｘ＋ｆとし、ｋｍａｘ＝ｋｍｉｎの場合には、ｋｍｉｎ＝ｋｍａｘ−ｇ、ｋｍａｘ＝ｋｍａｘ＋ｇとする。
【００５４】
ステップ２１０から２１８では、ステップ２０９で決定された範囲内で、ＥＶＭコンスタレーションが最良の最良インピーダンス調整ユニットを決定する。この動作は、選択して測定するインピーダンス調整ユニットがステップ２０９で決定された範囲であること以外は、図６と同様に行われる。
【００５５】
ステップ２２０では、最良インピーダンス調整ユニットを選択するように設定して測定動作を行い、終了する。
【００５６】
図７では、スペクトラムフラットネスが良好であるインピーダンス範囲に絞り込んだが、スペクトラムマスクなどの特性値で範囲を絞り込んでも、スペクトラムフラットネスおよびスペクトラムマスクの両方の特性値で範囲を絞り込んでもよい。
【００５７】
上記の実施形態では、図３に示すように、インピーダンス整合回路４０は試験ボード２０に、記憶回路３８および制御回路３９はテスタ３０に設けられた。これらを設ける場所については、各種の変形例があり得る。
【００５８】
図８の（Ａ）は、インピーダンス整合回路４０をテスタ３０に設けた試験環境の変形例を示す。ＤＵＴ１０は、試験ボード２０に着脱可能に設けられる。テスタ３０は、ＤＵＴ１０の出力端子に接続される試験ボード２０の端子に接続される。この環境では、テスタ３０は、試験ボード２０の端子にできるだけ近接して、言い換えれば短い信号経路で接続されることが重要である。
【００５９】
図８の（Ｂ）は、記憶回路３８および制御回路３９を試験ボード２０に設けた例を示す。テスタ３０は、演算回路３７で演算した測定値（ＥＶＭコンスタレーション、スペクトラムフラットネス、スペクトラムマスクの評価値、良否の判定結果など）を制御回路３９に出力し、制御回路３９は測定値を記憶回路３８に記憶する。他の構成は、実施形態と同じである。
【００６０】
図９の（Ａ）は、インピーダンス整合回路４０を半導体装置（ＤＵＴ）１０に設けた変形例の場合の試験環境を示す。ＤＵＴ１０は、発生した高周波信号を、インピーダンス整合回路４０を介して出力する。ＤＵＴ１０は、インピーダンス整合回路４０の選択信号を入力する入力端子を備える必要がある。選択信号のビット数が多い場合、ＤＵＴ１０の端子が大幅に増加することになり好ましくない。そのため、試験時には使用しない端子を、試験時のみ選択信号の入力端子として使用することが望ましい。
【００６１】
また、図９の（Ｂ）に示すように、ＤＵＴ１０に、テスタ３０からのカウンタクロックをカウントするカウンタ５０を設ける。カウンタ５０は、／Ｒｅｓｅｔ信号が有効になるとカウンタ動作を開始し、／Ｒｅｓｅｔ信号が無効になるとカウンタ動作を停止し、出力がデフォルト値、例えばカウンタの初期値になる。カウンタ５０のカウント値が、デコーダ４３に選択信号として入力される。また、インピーダンス調整ユニットとして配線のみのデフォルト状態を設けておき、デコーダ４３はカウンタの値が初期値の時にはデフォルト状態を選択するデコード信号を選択回路に出力するように構成する。
【００６２】
試験時には、／Ｒｅｓｅｔ信号を有効にし、カウンタ５０はカウント動作を行える状態になる。制御回路３９がカウンタクロックを１個出力すると、カウンタ５０のカウント値が１だけ変化し、カウント値が選択信号としてデコーダ４３に入力される。デコーダ４３は選択信号をデコードして最初のインピーダンス調整ユニットを選択する。この状態で、テスタ３０は測定を行い、測定値を記憶する。測定値の記憶後、制御回路３９がカウンタクロックを１個出力すると、カウンタ５０のカウント値が１だけ変化し、次のインピーダンス調整ユニットが選択された状態になるので、測定および測定結果の記憶を行う。以下、この動作を繰り返して複数のインピーダンス調整ユニットが接続されるすべての状態での測定値が記憶されるので、最良インピーダンス調整ユニットを決定する。制御回路は、必要があれば一旦／Ｒｅｓｅｔ信号を無効にした後、再び有効にして、最良インピーダンス調整ユニットを選択するのに必要な個数のカウンタクロックを出力する。これにより、インピーダンス整合回路４０は、最良インピーダンス調整ユニットを選択した状態になるので、この状態で測定動作を行う。
【００６３】
出荷された半導体装置１０は、／Ｒｅｓｅｔ信号端子がオープンの場合には、／Ｒｅｓｅｔ信号が無効になるので、高周波信号が配線のみの信号経路を介して出力されるデフォルト状態になる。なお、半導体装置１０のユーザが、インピーダンス調整のためにインピーダンス整合回路４０を利用して、所定のインピーダンス状態に設定することも可能である。
【００６４】
ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【００６５】
以下、実施形態に関し、更に以下の付記を開示する。
（付記１）
出力端子から高周波信号を出力する半導体装置をテスタで試験する高周波信号出力試験方法であって、
異なるインピーダンス調整量を与える複数のインピーダンス調整ユニットおよび選択信号に応じていずれかの前記インピーダンス調整ユニットを選択する選択回路を有するインピーダンス整合回路を、前記出力端子に接続し、
前記複数のインピーダンス調整ユニットの選択を変えながら、前記インピーダンス整合回路が出力する前記高周波信号を前記テスタで測定して、測定結果に基づいて最適な前記インピーダンス調整ユニットを選択して、前記インピーダンス整合回路を前記最適なインピーダンス調整ユニットを選択した状態に設定し、
前記インピーダンス整合回路が出力する前記高周波信号を、前記テスタで試験することを特徴とする高周波信号出力試験方法。（１）（図３、図６）
（付記２）
前記半導体装置は、着脱可能な試験ボードにセットされ、
前記インピーダンス整合回路は、前記試験ボードに設けられ、
前記テスタは、前記試験ボードに接続されることを特徴とする付記１に記載の高周波信号出力試験方法。（２）（図３）
（付記３）
前記インピーダンス整合回路は、ＩＣチップ内に設けられていることを特徴とする付記２に記載の高周波信号出力試験方法。（３）
（付記４）
前記半導体装置は、着脱可能な試験ボードにセットされ、
前記インピーダンス整合回路は、前記テスタに設けられ、
前記テスタは、前記試験ボードに接続されることを特徴とする付記１に記載の高周波信号出力試験方法。（図８（Ａ）
（付記５）
前記選択回路は、ツリー状に階層化されて配置された複数のスイッチと、デコード回路と、を備えることを特徴とする付記１から４のいずれか１項に記載の高周波信号出力試験方法。（図４、図５）
（付記６）
前記最適なインピーダンス調整ユニットの選択は、前記複数のインピーダンス調整ユニットを順に選択しながら、前記インピーダンス整合回路が出力する前記高周波信号を前記テスタで測定した測定結果を順に記憶し、記憶した前記測定結果から最適なものを選択することを特徴とする付記１から５のいずれか１項に記載の高周波信号出力試験方法。（図６）
（付記７）
前記最適なインピーダンス調整ユニットの選択は、前記テスタによる前記高周波信号の測定結果を、副評価方法で評価して評価する前記複数のインピーダンス調整ユニットの範囲を決定した後、前記テスタによる前記高周波信号の測定結果を主評価方法で評価して最適なものを選択することを特徴とする付記１から６のいずれか１項に記載の高周波信号出力試験方法。（図７）
（付記８）
出力端子から高周波信号を出力する半導体装置をテスタで試験する場合に、前記半導体装置が着脱可能にセットされる試験ボードであって、
異なるインピーダンス調整量を与える複数のインピーダンス調整ユニットおよび選択信号に応じていずれかの前記インピーダンス調整ユニットを選択する選択回路を有するインピーダンス整合回路を備えることを特徴とする試験ボード。（図３）
（付記９）
高周波信号を出力する半導体装置であって、
前記高周波信号に異なるインピーダンス調整量を与える複数のインピーダンス調整ユニットおよび選択信号に応じていずれかの前記インピーダンス調整ユニットを選択する選択回路を有するインピーダンス整合回路を備えることを特徴とする半導体装置。（４）（図９（Ａ））
（付記１０）
前記選択回路は、
外部クロック信号をカウントするカウンタと、
前記カウンタのカウント値をデコードするデコーダと、
ツリー状に階層化されて配置され、前記デコーダの出力により選択される複数のスイッチと、を備えることを特徴とする付記９に記載の半導体装置。（図９（Ｂ））
（付記１１）
前記カウンタは、セット時にカウント動作を行い、リセット時に所定の値を出力し、
前記インピーダンス整合回路は、前記リセット時に、前記デコーダの前記所定の値のデコード結果に基づいて、所定のデフォルト値のインピーダンス調整量を前記高周波信号に与えるように前記複数のスイッチを切り替えることを特徴とする付記１０に記載の半導体装置。
（付記１２）
付記９に記載の半導体装置の出力端子から出力される高周波信号をテスタで試験する高周波信号出力試験方法であって、
前記テスタからの選択信号に応じて、前記複数のインピーダンス調整ユニットの選択を変えながら、前記インピーダンス整合回路が出力する前記高周波信号を前記テスタで測定して、測定結果に基づいて最適な前記インピーダンス調整ユニットを選択して、前記インピーダンス整合回路を前記最適なインピーダンス調整ユニットを選択した状態に設定し、
前記インピーダンス整合回路が出力する前記高周波信号を、前記テスタで試験することを特徴とする高周波信号出力試験方法。（５）（図９（Ａ））
【符号の説明】
【００６６】
１０    半導体装置（ＤＵＴ）
２０    試験ボード
３０    テスタ
３８    記憶回路
３９    制御回路
４０    インピーダンス整合回路
４１、４２    セレクタ
４３    デコーダ回路
【図１】
2010237096.tif 000003
【図２】
2010237096.tif 000004
【図３】
2010237096.tif 000005
【図４】
2010237096.tif 000006
【図５】
2010237096.tif 000007
【図６】
2010237096.tif 000008
【図７】
2010237096.tif 000009
【図８】
2010237096.tif 000010
【図９】
2010237096.tif 000011