(57)【要約】【課題】効率のよいスイッチング電源を提供することを目的とする。【解決手段】交流電圧を入力とし、直流電圧を出力とするスイッチング電源１であって、交流を整流する整流部３に対し、コンデンサＣｄｃ１と、第１回路と、第２回路とが並列に接続されており、コンデンサＣｄｃ１の入力側端子Ｎ１と、第２回路の入力側端子Ｎ３との間に、インダクタＬｉｎが、整流部に対して、直列に接続されており、第１回路は、スイッチング素子Ｑ１と、スイッチング素子Ｑ２とが直列に接続されており、さらに、第１回路は、トランスＴｒの１次巻線と、コンデンサＣｒとが直列に接続されている第３回路が、スイッチング素子Ｑ２に対して、並列に接続されており、トランスＴｒの１次巻線は、平滑回路におけるトランスの２次巻線に対応しており、第２回路は、スイッチング素子Ｑ３と、コンデンサＣｄｃ２とが直列に接続されていることを特徴とする。【選択図】図１
2010233363.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を入力とし、直流電圧を出力とするスイッチング電源であって、
前記交流を整流する整流部と、第１のコンデンサと、第１の回路と、第２の回路と、を備え、
前記の第１のコンデンサと、前記第１の回路と、前記第２の回路とが前記整流部に対して、並列に接続されており、
前記第１のコンデンサの入力側端子と、前記第２の回路の入力側端子との間に、第１のインダクタが、前記整流部に対して、直列に接続されており、
前記第１の回路は、第１のスイッチング素子と、第２のスイッチング素子とが直列に接続されており、
さらに、前記第１の回路は、トランスの１次巻線と、第３のコンデンサとが直列に接続されている第３の回路が、前記第２のスイッチング素子に対して、並列に接続されており、
前記トランスの１次巻線は、平滑回路におけるトランスの２次巻線に対応しており、
前記第２の回路は、第３のスイッチング素子と、第２のコンデンサとが直列に接続されている
ことを特徴とするスイッチング電源。
【請求項２】
前記第３の回路において、第２のインダクタが、前記１次巻線の入力側に、直列接続されている
ことを特徴とする請求項１に記載のスイッチング電源。
【請求項３】
交流電圧を入力とし、直流電圧を出力とするスイッチング電源によるスイッチング方法であって、
前記スイッチング電源は、
前記交流を整流する整流部と、第１のコンデンサと、第１の回路と、第２の回路と、を備え、
前記の第１のコンデンサと、前記第１の回路と、前記第２の回路とが前記整流部に対して、並列に接続されており、
前記第１のコンデンサの入力側端子と、前記第２の回路の入力側端子との間に、第１のインダクタが、前記整流部に対して、直列に接続されており、
前記第１の回路は、第１のスイッチング素子と、第２のスイッチング素子とが直列に接続されており、
さらに、前記第１の回路は、トランスの１次巻線と、第３のコンデンサとが直列に接続されている第３の回路が、前記第２のスイッチング素子に対して、並列に接続されており、
前記トランスの１次巻線は、平滑回路におけるトランスの２次巻線に対応しており、
前記第２の回路は、第３のスイッチング素子と、第２のコンデンサとが直列に接続されており、
前記スイッチング電源が、
前記第１のスイッチング素子および第２のスイッチング素子を同時にオンとし、
前記第１のスイッチング素子および第２のスイッチング素子が同時にオンとなっている期間、前記第３のスイッチング素子をオフとする制御を行う
ことを特徴とするスイッチング方法。
【請求項４】
前記整流部の出力電圧が、前記第１のコンデンサに蓄えられている電圧より低くなったとき、前記制御を行う
ことを特徴とする請求項３に記載のスイッチング方法。
【請求項５】
前記第１のスイッチング素子がオンであり、前記第２のスイッチング素子がオフである期間に、前記第３のスイッチング素子をオンとする
ことを特徴とする請求項３に記載のスイッチング方法。
【請求項６】
前記第２のコンデンサに蓄えられた電荷がすべて流れないうちに、前記第３のスイッチング素子をオフにすることで、前記第２のコンデンサの印加電圧を昇圧することを特徴とする請求項３に記載のスイッチング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源およびスイッチング方法の技術に関する。
【背景技術】
【０００２】
商用交流電源から整流・平滑を行って直流を得るためには、ダイオードブリッジと平滑コンデンサを用いる構成が最も単純である。しかし、この構成では、電源電圧のピーク付近にしか入力電流が通流しない、いわゆるコンデンサインプット形の整流回路となり、力率の低下や入力高調波の増大をもたらす。入力高調波の問題は国際規格で規制され、入力電力に応じた対策が必要となっている。この動きに対し、さまざまな力率改善（ＰＦＣ：Power Factor Correction）コンバータ、あるいは高力率コンバータと称するコンバータが提案されている。
【０００３】
このうち最も一般的な回路は、非特許文献１に記載されているような昇圧形ＰＦＣコンバータと称する回路方式である。
図１１に、一般的なスイッチング電源の回路図を示す。
図１１に示すスイッチング電源１ｂは、前段の昇圧型ＰＦＣコンバータ４１と、後段の絶縁型ＤＣ（Direct Current）−ＤＣコンバータ４２とを備えてなる。
昇圧型ＰＦＣコンバータ４１（以下、ＰＦＣコンバータ４１と記載）は、交流電源２に接続された整流ダイオードブリッジ３の正極側と負極側の間にコイル２１とスイッチング素子２２の直列回路を接続し、コイル２１とスイッチング素子２２の接続点に昇圧ダイオード２３のアノード側を接続し、昇圧ダイオード２３のカソード側を出力平滑コンデンサ２４の高電圧側に接続し、出力平滑コンデンサ２４の低電圧側とダイオードブリッジ２の負極側を接続した構成の回路である。
そして、ＰＦＣ制御用のスイッチング素子２２のオン期間の時比率を制御することで入力電流波形を制御し、昇圧ダイオード２３を通過して出力平滑コンデンサ２４に電荷を蓄積し、昇圧した電圧を出力平滑コンデンサ２４に保持する。
【０００４】
また、後段の絶縁型ＤＣ−ＤＣコンバータ４２は、電流共振型のコンバータであるが、この出力平滑コンデンサ２４に保持された電圧を入力として２つのスイッチング素子２５，２６をそれぞれ時比率略５０％かつタイミングが相補的となるようにオン・オフ制御を行う。そして、この結果、共振コンデンサ２７とトランス２８とで構成される共振回路で発生する共振電流を二次側のダイオード２９，３０と出力コンデンサ３１とで整流・平滑し、負荷３２へ所望の直流出力電圧を出力する。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】「Ｌ６５９９」データシート、ｐ．６、[online]、２００９年２月１１日、ＳＴマイクロエレクトロニクス，［２００９年２月１７日検索］、インターネット<URL:http://www.st.com/stonline/products/literature/ds/12337/l6599.pdf>
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、図１１に示すＰＦＣコンバータ４１は絶縁機能を持たず、また昇圧型であることから、直流２４Ｖや１２Ｖといった電圧を得るためには、ＰＦＣコンバータ４１の後段に絶縁トランスを有する絶縁型ＤＣ−ＤＣコンバータ４２を接続し、この絶縁型ＤＣ−ＤＣコンバータ４２で降圧を行うことにより所望の直流電圧を得ている。このような構成では直流電圧を得るまでに変換回路を通過する必要があることから、総合変換効率が低く、省エネルギの観点で課題がある。
また、図１１のようなスイッチング電源１ｂの場合、ＰＦＣコンバータ４１で用いられるスイッチング素子２２と、絶縁型ＤＣ−ＤＣコンバータ４２で用いられるスイッチング素子２５，２６の制御信号は、非特許文献１で示されているように、それぞれ別個の制御ＩＣ（Integrated Circuit）を用いるのが一般的であるため、制御ＩＣや、その他部品点数の削減などによる、全体のコスト低減には限界がある。
さらに、図１１に示すようなスイッチング電源１ｂは、２段のコンバータ構成となっているため、例えば、各コンバータ４１，４２が９０％の効率を実現しても、総合効率は積算して８１％（０．９×０．９×１００）となり、各コンバータ４１，４２を高効率化しても、結果的に全体の効率が低下してしまうという課題がある。
【０００７】
このような背景に鑑みて本発明がなされたのであり、本発明は、効率のよいスイッチング電源およびスイッチング方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するため、本発明は、交流電圧を入力とし、直流電圧を出力とするスイッチング電源であって、前記交流を整流する整流部と、第１のコンデンサと、第１の回路と、第２の回路と、を備え、前記の第１のコンデンサと、前記第１の回路と、前記第２の回路とが前記整流部に対して、並列に接続されており、前記第１のコンデンサの入力側端子と、前記第２の回路の入力側端子との間に、第１のインダクタが、前記整流部に対して、直列に接続されており、前記第１の回路は、第１のスイッチング素子と、第２のスイッチング素子とが直列に接続されており、さらに、前記第１の回路は、トランスの１次巻線と、第３のコンデンサとが直列に接続されている第３の回路が、前記第２のスイッチング素子に対して、並列に接続されており、前記トランスの１次巻線は、平滑回路におけるトランスの２次巻線に対応しており、前記第２の回路は、第３のスイッチング素子と、第２のコンデンサとが直列に接続されていることを特徴とする。
その他の手段については、実施形態中で適宜記述する。
【発明の効果】
【０００９】
本発明によれば、効率のよいスイッチング電源およびスイッチング方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態に係るスイッチング電源の回路図である。
【図２】本実施形態に係るスイッチング電源による制御を行った際の入力電圧、入力電流、Ｃｄｃ２電圧および出力電圧の関係を示す図である。
【図３】図２の期間Ｔ１で行う制御動作を示すタイミングチャートである。
【図４】図２の期間Ｔ２で行う制御動作を示すタイミングチャートである。
【図５Ａ】各時刻における回路と電流の状態を示した図である（その１）。
【図５Ｂ】各時刻における回路と電流の状態を示した図である（その２）。
【図６】スイッチング電源の動作の比較を行うためのタイミングチャートである。
【図７】本実施形態に係るスイッチング電源を制御するためのコントローラへの入出力情報を示す図である。
【図８】図２における期間Ｔ２における他の動作制御を示すタイミングチャートである。
【図９】コンデンサＣｄｃ２の両端電圧を上昇させたときの入力電圧、入力電流、コンデンサＣｄｃ２および出力電圧の関係を示す図である。
【図１０】第３実施形態に係るスイッチング電源の回路図である。
【図１１】一般的なスイッチング電源の回路図である。
【発明を実施するための形態】
【００１１】
次に、本発明を実施するための形態（「実施形態」という）について、適宜図面を参照しながら詳細に説明する。なお、本実施形態で参照する図面において、同様の構成に対しては同一の符号を付して説明を省略するものとする。
【００１２】
本実施形態のスイッチング電源は、力率改善制御と絶縁機能、出力電圧安定化制御機能を有する１段方式スイッチング電源において、高効率かつ小型薄型化に好適な方式を提供し、液晶テレビ、プラズマテレビのセット厚みの薄型化に貢献することができる。
【００１３】
［第１実施形態］
まず、本発明の第１実施形態につき、図１〜図７を用いて説明する。
【００１４】
（回路構成）
図１は、第１実施形態に係るスイッチング電源の回路図である。
スイッチング電源１において、まず、交流電源２からの入力電圧は、整流部としてのダイオードブリッジ３を介して入力電圧波形の全波整流波形となる。ダイオードブリッジ３からの入力電流をＩｉｎ、ダイオードブリッジ３からの入力電圧をＶｉｎと記載する。なお、交流電源２およびダイオードブリッジ３は、図１１に示す交流電源２および整流ダイオードブリッジ３と同様の構成であるため、同一の符号を付している。
ダイオードブリッジ３の直流側（出力側）の正側端子Ｎ１、負側端子Ｎ２間には第１のコンデンサとしてのコンデンサＣｄｃ１が並列接続されている。また、このコンデンサＣｄｃ１と並列に第２回路（第２の回路）が接続されている。第２回路は、第３のスイッチング素子であるスイッチング素子Ｑ３と、第２のコンデンサであるコンデンサＣｄｃ２が直列に接続されているものである。また、第２回路の正側端子Ｎ３と、端子Ｎ１との間には、インダクタＬｉｎが直列に接続されている。
【００１５】
さらに、第２回路の正側端子Ｎ３と、負側端子Ｎ４の間には、第１回路が並列接続されている。第１回路は、第１のスイッチング素子であるスイッチング素子Ｑ１と第２のスイッチング素子であるスイッチング素子Ｑ２とが直列接続されているものである。
また、スイッチング素子Ｑ２には、第３回路が並列接続されている。第３回路は、トランスＴｒの一次側（一次巻線）と第３のコンデンサであるコンデンサＣｒ（共振コンデンサ）とが直列接続されているものである。
【００１６】
次に、平滑回路の説明を行う。
平滑回路において、トランスＴｒの二次側（二次巻線）は、中点を接地して２分した上で、それぞれの他端はダイオードＤ１，Ｄ２のアノードが接続され、ダイオードＤ１，Ｄ２のカソードは、コンデンサ４の正極側に共通接続されている。また、出力コンデンサ４の負極側は接地されており、この出力コンデンサ４が負荷５に並列接続されて出力を得る構成となっている。負荷５に出力される電流をＩｏｕｔとし、出力される電圧をＶｏｕｔとする。
【００１７】
なお、図１において、トランスＴｒは一つの構成となっているが、小型、薄型のトランスを複数用いて、一次側を直列接続し、二次側をそれぞれ並列接続するという構成をとることも可能である。このような構成とすることで、トランスＴｒ部分での厚さを低減し、電源全体の厚さも薄型として、例えば薄型を特長とした液晶テレビなどに組み込むことができる。
【００１８】
（動作）
次に、図２〜図５を参照して、本実施形態に係るスイッチング電源１の動作を説明する。
【００１９】
まず、図２を参照して、交流周期での本実施形態に係るスイッチング電源１の動作の概略を説明する。
図２は、本実施形態に係るスイッチング電源による制御を行った際の入力電圧、入力電流、コンデンサＣｄｃ２および出力電圧の関係を示す図である。
つまり、図２は、ダイオードブリッジ３を経て全波整流後の入力電圧Ｖｉｎ（１４１Ｖ）と、ダイオードブリッジ３からの入力電流Ｉｉｎおよびスイッチング素子Ｑ３に接続されているコンデンサＣｄｃ２の電圧（Ｃｄｃ２電圧）と、出力電圧Ｖｏｕｔの時間の経過による推移をグラフに示したものである。
全波整流後の電圧Ｖｉｎは、常に正の符号の正弦波形を示しており、この電圧波形に合わせて入力となるよう制御しているため、つまり、後記するようにコンデンサＣｄｃ１の印加電圧に従って、入力電流Ｉｉｎが変化するため、入力電流Ｉｉｎは図２に示すグラフのような波形となる。ただし、入力電圧Ｖｉｎが「０」に近い点では、後記して説明するスイッチング素子Ｑ１，Ｑ２を同時にオン状態にすることによる入力電流Ｉｉｎの導入が機能しなくなるため、その近傍では入力電流Ｉｉｎの値（絶対値）もほぼゼロとなる。
【００２０】
一方、Ｃｄｃ２電圧と、入力電圧Ｖｉｎの関係は、図２の３つ目のグラフのようになる。実線で示されるＣｄｃ２の電圧に対し、入力電圧Ｖｉｎは破線で示され、部分的に重なっている様子がグラフからわかる。
二つの線が重なっている期間（期間Ｔ１）では、入力電流Ｉｉｎが遮断されないので、後記する図３に示される制御、すなわち通常の電流共振モードで動作する。
他方、実線のＣｄｃ２電圧値より入力電圧Ｖｉｎが低い期間（期間Ｔ２）では、入力電流Ｉｉｎが遮断されてしまうため、図４で後記するようにスイッチング素子Ｑ１，Ｑ２を同時にオンする制御を行い、また、これと関連してスイッチング素子Ｑ３もスイッチングを行うことで、入力電流Ｉｉｎを制御する。このように入力電圧Ｖｉｎの広い範囲にわたって入力電流Ｉｉｎが得られるようになるため、最下段に示す出力電圧Ｖｏｕｔ（２４Ｖ）は入力電流Ｉｉｎに応じて若干の変動を示しながらも（リップルを含みながらも）、安定した出力を得ることができる。
なお、出力電圧Ｖｏｕｔの変動については、負荷の特性を加味してきめ細かな制御を行うことにより、より安定した出力とすることができる。
【００２１】
次に、図１を参照しつつ、図３〜図５Ｂを参照して、本実施形態に係るスイッチング電源の制御動作を詳細に説明する。
【００２２】
図３は、図２の期間Ｔ１で行う制御動作を示すタイミングチャートである。
電流共振を制御する二つのスイッチング素子Ｑ１，Ｑ２は、略５０％の時比率で動作する。この場合、スイッチング素子Ｑ１と、スイッチング素子Ｑ２のオン期間は、互いに重なることがなく（相補的に）動作しており、スイッチング素子Ｑ３は常時オンの制御を行っている。
スイッチング素子Ｑ１，Ｑ２にはそれぞれのオン期間に互いに相似した波形の電流（ＩＱ１，ＩＱ２）が通流し、二次側からは整流ダイオードＤ１，Ｄ２（電流波形ＩＤ１，ＩＤ２）を通じて、出力電流が供給される。なお、スイッチング素子Ｑ３に流れる電流（ＩＱ３）は、スイッチング素子Ｑ１に流れる電流（ＩＱ１）と、ほぼ同様となる。
また、図３に示す制御動作は、昇圧されないこと以外は図１１に示すスイッチング電源１ｂなどで一般的に行われている制御動作と、ほぼ同様である。
【００２３】
次に、図４、図５Ａ、図５Ｂを参照して、図２の期間Ｔ２において、スイッチング素子Ｑ１と、スイッチング素子Ｑ２が同時にオンとなる制御を行う場合のスイッチング動作を説明する。
図４は、図２の期間Ｔ２で行う制御動作を示すタイミングチャートであり、図５Ａ、図５Ｂは、各時刻における回路と電流の状態を示した図である。なお、図４において時刻ｔ１〜ｔ５が最も下段のＩＤ２のグラフに示されている。
この制御において、スイッチング素子Ｑ１は、図３と同様時比率略５０％での制御が行われており、スイッチング素子Ｑ２は、オン期間を、１０％程度延長し、スイッチング素子Ｑ１と、スイッチング素子Ｑ２が同時にオンとなる期間（時刻ｔ１〜ｔ２）を設けている。このとき、スイッチング素子Ｑ３はオフとなっているので、図５Ａ（ａ）に示すようにスイッチング素子Ｑ１と、スイッチング素子Ｑ２にはコンデンサＣｄｃ１から供給される電流が、インダクタＬｉｎを介して通流し、図４に示すように概ね単調に増加していく。
【００２４】
このときの電流はコンデンサＣｄｃ１の静電容量と、インダクタＬｉｎの値と、コンデンサＣｄｃ１の電位によって決まる。また、後記する時刻ｔ２で説明する入力電源としてのダイオードブリッジ３からの電流をコンデンサＣｄｃ１に導入するするためには、コンデンサＣｄｃ１の電位が商用電源１の整流後の入力電圧Ｖｉｎより低下している必要があるため、スイッチング周期内にコンデンサＣｄｃ１に導入するエネルギと、スイッチング素子Ｑ１，Ｑ２が同時にオンしている期間にコンデンサＣｄｃ１の電圧を変化（低下）させるための値を設定する必要がある。スイッチング周期内にコンデンサＣｄｃ１に導入するエネルギを少なく、また、短い期間でコンデンサＣｄｃ１の電圧を変動（低下）させるためにも、コンデンサＣｄｃ１と、インダクタＬｉｎの値はそれぞれ小さく、コンデンサＣｄｃ１は数１０ｎＦ〜数１０μＦ程度、インダクタＬｉｎは数１０〜１００μＦ程度と、小型の素子の利用が望ましい。
【００２５】
そして、コンデンサＣｄｃ１の電圧が、図５（ａ）に示すような放電により入力電圧Ｖｉｎより低下し、十分なエネルギを放出し、この放出されたエネルギがインダクタＬｉｎに蓄積したところで、スイッチング素子Ｑ２をターンオフする（時刻ｔ２）と、図５（ｂ）に示すようにコンデンサＣｄｃ１にはダイオードブリッジ３からの入力電流が流れ込み、コンデンサＣｄｃ１には、エネルギが蓄積される。また、スイッチング素子Ｑ２のターンオフにより行き場を失ったインダクタＬｉｎからの出力電流の大部分は、スイッチング素子Ｑ３の寄生ダイオードを通じてコンデンサＣｄｃ２に流れ込む。この時、当初スイッチング素子Ｑ３の電流の符号は負（スイッチング素子Ｑ３→コンデンサＣｄｃ２）となっているが、やがて、コンデンサＣｄｃ２に十分なエネルギが蓄積されると、正の向き（コンデンサＣｄｃ２→スイッチング素子Ｑ３）の電流が放出される状態へと移行するので、スイッチング素子Ｑ３の電流が零となったところで、スイッチング素子Ｑ３をターンオンする（時刻ｔ３）ことにより、図５Ｂ（ｃ）に示すようにコンデンサＣｄｃ２に蓄積されているエネルギをトランスＴｒに供給することができ、ＺＣＳ（Zero Current Switching）を行うことができる。これにより、より低損失にスイッチングできる。
【００２６】
次に、スイッチング素子Ｑ１のオン期間が終了したところで、スイッチング素子Ｑ１，Ｑ３をターンオフし、スイッチング素子Ｑ２をターンオンする（時刻ｔ４）。このとき、スイッチング素子Ｑ１を通過してコンデンサＣｒ（共振コンデンサ）を充電する電流が若干残っているが、図５Ｂ（ｄ）に示すように、この電流はスイッチング素子Ｑ２の負の電流、すなわちスイッチング素子Ｑ２の寄生ダイオードを流れる電流に転化するので、この向きでのコンデンサＣｒの充電はまもなく終了する。
【００２７】
続けて、スイッチング素子Ｑ２はオン状態であるため、コンデンサＣｒに蓄えられた電荷が逆向きの電流として、スイッチング素子Ｑ２およびトランスＴｒを流れる電流が発生する。ここで二次側の電流も、時刻ｔ１〜ｔ４に示されるように、ダイオードＤ１を通過して負荷側に送出される状態から、ダイオードＤ２を通過して負荷側に送出される状態へと移行する（時刻ｔ５）。
【００２８】
その後は、再びスイッチング素子Ｑ１のターンオンのタイミングを迎えて一連の操作を繰り返すことにより、各スイッチングサイクル内でコンデンサＣｒとトランスＴｒとで構成される部分により共振が維持され、二次側にダイオードＤ１，Ｄ２を交互に経由して電流、すなわち電力が送出されることとなる。
【００２９】
次に、図６として、図３における制御と図４における制御におけるスイッチング電源１の動作の比較を行う。
図６は、スイッチング電源の動作の比較を行うためのタイミングチャートである。図６（ａ）は、図３における制御、図６（ｂ）は、図４における制御のタイミングチャートを示している。ここでは、効果を説明するため、図６（ａ）、図６（ｂ）とも、図２における期間Ｔ２で動作したときの状態を示す。
なお、図６は、図３，図４における必要な素子におけるタイミングチャートを３サイクル分記載したものである。
【００３０】
図６（ａ）に示すように、スイッチング素子Ｑ１，Ｑ２を同時にオン状態としない制御を行うと、ダイオードＤ１，Ｄ２の電流（すなわち、スイッチング電源の出力電流）は徐々に減衰している。これは、図２の期間Ｔ２において、コンデンサＣｄｃ１の電位が入力電圧Ｖｉｎより高く、エネルギが供給されないため、エネルギは、共振系（コンデンサＣｒ、トランスｔｒ）に放出される一方であるためである。
【００３１】
従って、図６（ａ）（つまり、図３の制御）のみを続けていると、図２の期間Ｔ２のように、コンデンサＣｄｃ１の電位が入力電圧Ｖｉｎより高いときに、エネルギが放出される一方となるため、図６（ａ）に示すようにダイオードＤ１，Ｄ２の電流（ＩＤ１，ＩＤ２）は減衰していく。
【００３２】
そこで、本実施形態では、図６（ｂ）に示すように、スイッチング素子Ｑ１，Ｑ２を同時にオン状態とする期間を設けることで、コンデンサＣｄｃ１の印加電圧を入力電圧Ｖｉｎより低下させ、入力電流Ｉｉｎが供給、つまりエネルギが電源より供給されるようにした。これにより、図６（ｂ）に示すようにダイオードＤ１，Ｄ２の減衰を防ぐことができる。
つまり、電源（ダイオードブリッジ３）からのエネルギが供給される期間Ｔ１（図２）では、図６（ａ）に示す制御を行い、電源（ダイオードブリッジ３）からのエネルギが供給されない期間Ｔ２（図２）では、図６（ｂ）に示す制御を行うことによって、図２のＶｏｕｔのグラフに示すように安定的な出力電圧Ｖｏｕｔを得ることができる。
【００３３】
通常、スイッチング素子Ｑ１，Ｑ２を同時にオンすると、電流が一気に通流してしまうので好ましくない。そこで、本実施形態では、電流の急激な変化を阻止するインダクタＬｉｎを設けることによって、スイッチング素子Ｑ１，Ｑ２を同時にオンしても電流が一気に通流することを防ぐことができるようにした。
【００３４】
なお、図４ではスイッチング素子Ｑ１，Ｑ３におけるターンオフのタイミングを同時として説明したが、例えば負荷が軽く、二次側（図１のダイオードＤ１，Ｄ２側）への送出電力を絞りたい場合には、スイッチング素子Ｑ３のターンオフタイミングを早めても問題ない。スイッチング素子Ｑ３のターンオフタイミングの目安としては、概ね、スイッチング素子Ｑ２のターンオフからスイッチング素子Ｑ３をターンオンするまでの期間と、スイッチング素子Ｑ３をターンオンしてから、スイッチング素子Ｑ３をターンオフするまでの期間とが同等であれば、この間にコンデンサＣｄｃ２に入出した電荷（エネルギ）の総量がほぼ一定となり、コンデンサＣｄｃ２の電圧が大きく変動しないため、前後の制御にとっても望ましいといえる。
【００３５】
続けて、図７を用いて、本実施形態に係るスイッチング電源の制御方法を説明する。
図７は、本実施形態に係るスイッチング電源を制御するためのコントローラへの入出力情報を示す図である。
演算器であるコントローラ２０には、入力情報として、入力電圧（Ｖｉｎ）、入力電流（Ｉｉｎ）、出力電圧（Ｖｏｕｔ）、出力電流（Ｉｏｕｔ）およびコンデンサＣｄｃ２の電圧（Ｃｄｃ２電圧）、そしてスイッチング素子Ｑ３の電流（Ｑ３電流）をリアルタイムでモニタリングする。そして、これらの入出力状態から必要な入力電流Ｉｉｎを演算することで、基本となるスイッチング周波数を決定すると共に、Ｃｄｃ２電圧と入力電圧Ｖｉｎの電位差から、スイッチング素子Ｑ１，Ｑ２を同時にオン状態とする時間幅を演算し、スイッチング素子Ｑ１，Ｑ２それぞれのパルス幅（Ｑ１パルス幅、Ｑ２パルス幅）を決定する。
【００３６】
また、このような制御には必ずしも必須ではないが、コントローラ２０が合わせてコンデンサＣｄｃ１の電圧（Ｃｄｃ１電圧）をモニタリングしておくことで、スイッチング素子Ｑ１，Ｑ２のオン状態の時間幅の演算をより詳細に行い、導入する入力電流を精度良くコントロールすることが可能となる。これは、図４の時刻ｔ１〜ｔ２にかけて、コンデンサＣｄｃ１に蓄えられたエネルギを放出するためである。
なお、入力電圧としてはダイオードブリッジ３を経てからの入力電圧Ｖｉｎを検出しているが、代わりに商用電源１の出力Ｖａｃ（図示せず）を検出し、同様の制御を行ってもよい。
【００３７】
また、スイッチング素子Ｑ１，Ｑ２が同時にオン状態となる制御、すなわち図４に示すような制御を行う場合には、スイッチング素子Ｑ３をターンオフ状態としておき、コントローラ２０は、図６に示すようにスイッチング素子Ｑ３の電流（Ｑ３電流）をモニタリングして、スイッチング素子Ｑ２のターンオフ後、スイッチング素子Ｑ３の電流が負から正に移行する時にスイッチング素子Ｑ３をターンオンする制御を行う。
一方で、スイッチング素子Ｑ１，Ｑ２を同時にオンしない、すなわち図３に示すような制御を行う場合には、コントローラ２０はスイッチング素子Ｑ３は常時ターンオン状態として制御を行う。すなわち、スイッチング素子Ｑ３のパルス幅（Ｑ３パルス幅）を決定する。
言い換えれば、コントローラ２０はスイッチング素子Ｑ１，Ｑ２のスイッチング周波数を入力とし、スイッチング素子Ｑ３のスイッチング周波数を決定・出力する。
これによれば、コントローラ２０が１つあれば、スイッチング電源１の制御を行うことが可能となる。
【００３８】
コントローラ２０としては、近年急速に普及が進んでいるＦＰＧＡ（Field Programmable Gate Array）などを用いることで、このようなリアルタイムでの状態判定と、各動作モードの選定、パルス幅やタイミングの決定を行うことが可能となる。
このようなスイッチング電源の制御は、例えば、コントローラ２０内の図示しないＲＯＭ（Read Only Memory）などに格納されたプログラムが、コントローラ２０内の図示しないＣＰＵ（Central Processing Unit）などによって実行されることによって実行される。
【００３９】
なお、スイッチング素子Ｑ１，Ｑ２として、本実施形態ではパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Efect Transistor）を用いたが、電流容量、電圧の条件によってはＩＧＢＴ（Indulated Gate Bipolar Transistor）を用いてもよい。また、ダイオードを含め、ＳｉＣ（Silicon Carbide）を素材としたパワーデバイスを用いてもよい。
また、図１では本実施形態に係るスイッチング電源１の出力を負荷５で示しているが、例えば液晶テレビなどでは、その出力電力の多くをバックライト駆動用のインバータ回路で消費している。つまり、負荷５の一例としてインバータ回路が考えられる。現状において、スイッチング電源１とインバータ回路（負荷５）とは通常分離されているが、これらを一体化してもよい。
【００４０】
（第１実施形態の効果）
第１実施形態によれば、商用交流電源から絶縁された直流出力を得るために、変換回路を通過する回数を減らせるので、電源効率を向上させることが可能になる。つまり、昇圧部、降圧部とに分ける必要がないので、スイッチング電源１の効率のロスを防ぐことができる。
そして、第１実施形態によれば、入力電圧Ｖｉｎが低い位相では、コンデンサＣｄｃ１のエネルギを放出することで、コンデンサＣｄｃ１の印加電圧を低くし、入力電圧Ｖｉｎを引き込むことで、効率よく、かつ安定的な出力電圧を提供することができる。
さらに、１つのコントローラ２０で制御できるので、制御ＩＣなどに用いるコストを低下させることが可能となる。
【００４１】
［第２実施形態］
次に、本発明に係る第２実施形態を図８と図９を参照して説明する。第２実施形態では、スイッチング素子Ｑ１，Ｑ２の同時にオンする期間を図４より長くする制御を行うことにより、コンデンサＣｄｃ２に蓄える電圧を高くし、交流電源２の瞬停に対応できるようにしたものである。
【００４２】
図８は、図２における期間Ｔ２における他の動作制御を示すタイミングチャートである。なお、スイッチング電源１の回路構成は、図１に示したものと同様のものでよいため、図１を参照しつつ、図２に沿って第２実施形態における動作を説明する。また、図２の期間Ｔ１では、図３で示した制御動作を行えばよいので、これも説明を省略する。
【００４３】
図８に示す例では、スイッチング素子Ｑ２は時比率略５０％でターンオン、ターンオフしている。一方、スイッチング素子Ｑ１は、図２の期間Ｔ１では、図３に示すようなスイッチング素子Ｑ２と相補的なタイミングでの時比率５０％制御を行うが、入力電流Ｉｉｎに応じて、ターンオンするタイミングを早め、図２の期間Ｔ２では図８に示すように、スイッチング素子Ｑ２がオン状態のうちにターンオンする（時刻ｔ６）。このとき、図３で示すような通常の電流に加えて、スイッチング素子Ｑ１，Ｑ２には、インダクタＬｉｎの作用によって、ほぼ一定の傾きで電流が増加してゆく。一方、インダクタＬｉｎには、エネルギが蓄積されていくが、これはスイッチング素子Ｑ１，Ｑ２が同時にオンしている期間が長いほど、多くのエネルギがＬｉｎに蓄えられる（ただし、スイッチング素子Ｑ１，Ｑ２が同時にオンできる時間はスイッチング周期内の時比率で２５％程度にとどめることが望ましい）。
やがて、スイッチング素子Ｑ２がターンオフされると同時に、スイッチング素子Ｑ３をターンオンすると（時刻ｔ７）、スイッチング素子Ｑ２に流れていた電流は、スイッチング素子Ｑ１、Ｑ３の寄生ダイオードを通じて、いったん、コンデンサＣｄｃ２に流れ込む。このとき、スイッチング素子Ｑ１，Ｑ２の同時オン時間が長ければ（スイッチング周期内の時比率で２５％以内で）、インダクタＬｉｎに蓄えられるエネルギも大きく、コンデンサＣｄｃ２に流れ込む電流も大きなものとなる。
【００４４】
しかし、スイッチング素子Ｑ３をターンオンしたことで、コンデンサＣｄｃ２からスイッチング素子Ｑ３、Ｑ１を通じて、トランスＴｒの一次側に共振電流が供給され、共振コンデンサＣｒに充電電流が流れると共に、トランスＴｒの二次側にダイオードＤ１を通じて電流が送られる。
やがて、図５Ｂ（ｃ）と同様に、コンデンサＣｄｃ２に電荷が十分印加されると、スイッチング素子Ｑ３の電流の向きは、コンデンサＣｄｃ２→スイッチング素子Ｑ３の向きに変わり、コンデンサＣｄｃ２のエネルギが共振系（コンデンサＣｒ、トランスＴｒ）へ放出される。しかしながら、向きが変わった電流が、あまり大きくならないうちに、つまりコンデンサＣｄｃ２からエネルギがあまり放出されないうちに、スイッチング素子Ｑ３をターンオフすると（時刻ｔ８）、コンデンサＣｄｃ２にはエネルギが残った状態となる。
【００４５】
この状態で、再び一連の制御を行うと、コンデンサＣｄｃ２にはエネルギが蓄積されていくことになり、結果、コンデンサＣｄｃ２の電圧が昇圧されることになる。
【００４６】
なお、第１実施形態と同様、スイッチング素子Ｑ１をターンオンするタイミングを調整することで、入力電流Ｉｉｎを制御する。スイッチング素子Ｑ１，Ｑ２が同時にオン状態となる期間は、安定した共振動作を維持するためにも、スイッチング周期内の時比率で２５％程度にとどめることが望ましい。
【００４７】
また、スイッチング素子Ｑ３をオンするタイミングとしては、上記のようにスイッチング素子Ｑ２をターンオフするタイミングでもよいが、スイッチング素子Ｑ３の寄生ダイオードを電流が流れる、すなわちスイッチング素子Ｑ３の電流が負である場合はターンオフのままとしておき、負から正に変わるタイミングでターンオンする、ＺＣＳとすることも可能である。
【００４８】
さらに、出力の状態に応じて、二次側への送出電流の量を、スイッチング素子Ｑ３をオンとする時比率で調整することも可能であり、最小は０として、つまりスイッチング周期内でスイッチング素子Ｑ３がオフのままでもよい。
【００４９】
このように、第２実施形態ではコンデンサＣｄｃ２にエネルギを蓄積しながら、スイッチング素子Ｑ３のオン期間を制御することでコンデンサＣｄｃ２から供給されるエネルギを制御することが可能となる。従って、コンデンサＣｄｃ２に電荷を蓄積し、例えばコンデンサＣｄｃ２の両端電圧を３８０Ｖ程度まで上昇することで、擬似的に図１１を用いて説明した２段構成コンバータのように動作させることができる。
【００５０】
このときの各部の波形を、図９に示す。
図９は、コンデンサＣｄｃ２の両端電圧を上昇させたときの入力電圧、入力電流、コンデンサＣｄｃ２および出力電圧の関係を示す図である。
図９では、商用交流電源の入力電圧１４１Ｖ（最大値）に対し、コンデンサＣｄｃ２に電荷を蓄積することで、コンデンサＣｄｃ２の両端電圧を３８０Ｖ程度まで上昇させている様子を示している。コンデンサＣｄｃ２の両端電圧は、前記したように、図２におけるスイッチング素子Ｑ１，Ｑ２を同時にオンする期間を延ばすことによって、コイルＬｉｎに蓄えられるエネルギを大きくすることで可能となる。ただし、前記したように、スイッチング素子Ｑ１，Ｑ２を同時にオンする期間をスイッチング周期内の時比率で２５％程度以上とすることは望ましくない。なお、３８０Ｖは、一例であり、商用交流電源の入力電圧より高い電圧であればよい。
【００５１】
ここで、例えば図９のように、瞬間的な停電が発生した場合、その間、商用交流電源からの入力電流は途絶えることになるが、コンデンサＣｄｃ２の電荷を放出することによって、出力電圧Ｖｏｕｔ（２４Ｖ）は一定の範囲内に抑えて出力することができる。短時間で、入力電源が復電すれば、その後は出力を維持しながら再度コンデンサＣｄｃ２に電荷を蓄積していくという制御を行うことができる。
【００５２】
このように、第２実施形態では、コンデンサＣｄｃ２に大きなエネルギを蓄積するので、例えば瞬停などの非常時にも二次側に電力を供給することが可能となる。
なお、入力電圧Ｖｉｎが比較的高い位相においてはスイッチング素子Ｑ３のオン期間を０とすることが可能であり、図１１のスイッチング電源１ｂに比べて、スイッチング素子Ｑ３のスイッチング回数を低減し、損失を低減することができる。
また、この際のコントローラ２０の入出力情報については、図７に示したものと同様の入出力情報で実現可能である。停電については、入力電圧Ｖｉｎのモニタリングで検出可能である。
【００５３】
（第２実施形態の効果）
第２実施形態によれば、コンデンサＣｄｃ２の印加電位を昇圧することで、瞬間的な停電が生じても、二次側に電力（エネルギ）を供給することが可能となる。 
【００５４】
［第３実施形態］
次に、図１０を参照して、本発明に係る第３実施形態を説明する。
【００５５】
（回路構成）
図１０は、第３実施形態に係るスイッチング電源の回路図である。
図１０に示すスイッチング電源１ａが図１に示すスイッチング電源１と異なる点は、第３回路において、第２のインダクタであるインダクタＬｒが直列接続されている点である。
【００５６】
例えば、スイッチング電源を小型化する際、トランスＴｒ周辺に金属部品や配線などが近接する構成をとらざるを得ない場合がある。この際、トランスＴｒの巻線構成に漏れインダクタンスがあると、周辺の金属部品と相互作用を起こして、金属部品に渦電流などが発生することがあるため、スイッチング電源の動作が不安定となりやすい。このような事態を回避するには、漏れインダクタンスが極力小さいトランスＴｒを実装する必要があるが、これによって電流共振に必要な所望のインダクタンスの値の設定に制約が出る場合があり、補助としてインダクタＬｒを必要とする場合がある。つまり、通常、漏れインダクタンスも利用して電流共振を行えるよう、回路を設計するが、漏れインダクタンスが極力小さいトランスＴｒを実装することにより、必要であった漏れインダクタンスまでがなくなってしまうことがある。このような事態を避けるため、インダクタＬｒを実装して、電流共振に必要なインダクタンスの調整を行う。
【００５７】
なお、図１０のスイッチング電源１ａは、前記した実施形態におけるいずれの動作も実現できる。
【００５８】
（第３実施形態の効果）
第３実施形態によれば、漏れインダクタンスが極力小さいトランスＴｒを実装した場合でも、電流共振に必要なインダクタンスを提供することができる。
【符号の説明】
【００５９】
１，１ａ，１ｂ  スイッチング電源
２      交流電源
３      ダイオードブリッジ（整流部）
５      負荷
２０    コントローラ
Ｃｄｃ１  コンデンサ（第１のコンデンサ）
Ｃｄｃ２  コンデンサ（第２のコンデンサ）
Ｃｒ    コンデンサ（共振コンデンサ：第３のコンデンサ）
Ｄ１，Ｄ２  ダイオード
Ｌｉｎ  インダクタ（第１のインダクタ）
Ｌｒ    インダクタ（第２のインダクタ）
Ｑ１    スイッチング素子（第１のスイッチング素子）
Ｑ２    スイッチング素子（第２のスイッチング素子）
Ｑ３    スイッチング素子（第３のスイッチング素子）
Ｔｒ    トランス
【図１】
2010233363.tif 000003
【図２】
2010233363.tif 000004
【図３】
2010233363.tif 000005
【図４】
2010233363.tif 000006
【図５Ａ】
2010233363.tif 000007
【図５Ｂ】
2010233363.tif 000008
【図６】
2010233363.tif 000009
【図７】
2010233363.tif 000010
【図８】
2010233363.tif 000011
【図９】
2010233363.tif 000012
【図１０】
2010233363.tif 000013
【図１１】
2010233363.tif 000014