(57)【要約】【課題】発電効率の優れた太陽電池素子を提供する。【解決手段】第１の面と第２の面とを含み、第１の導電型を有する半導体基板と、第１の導電型に寄与するドーパントを半導体基板よりも高い濃度で含有し、半導体基板の第１の面に設けられた第１ドープ層と、第１の導電型に寄与するドーパントを半導体基板よりも高い濃度で含有し、半導体基板の第２の面の第１領域に設けられた第２ドープ層と、半導体基板の第２の面の第２領域に設けられた真性半導体層と、第２の導電型を有し、真性半導体層上に形成された第２の導電型の層と、を有する。【選択図】図１
2010123859.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と第２の面とを含み、第１の導電型を有する半導体基板と、
前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有し、前記半導体基板の前記第１の面に設けられた第１ドープ層と、
前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有し、前記半導体基板の前記第２の面の第１領域に設けられた第２ドープ層と、
前記半導体基板の前記第２の面の第２領域に設けられた真性半導体層と、
第２の導電型を有し、前記真性半導体層上に形成された第２の導電型の層と、
を有する太陽電池素子。
【請求項２】
請求項１に記載の太陽電池素子であって、
前記第１ドープ層と前記第２ドープ層とが、前記半導体基板の外縁に熱拡散層として設けられてなる、
ことを特徴とする太陽電池素子。
【請求項３】
請求項１または請求項２に記載の太陽電池素子であって、
前記半導体基板の前記第２の面の前記第２領域が前記第１領域よりも大きいことを特徴とする太陽電池素子。
【請求項４】
請求項１ないし請求項３のいずれかに記載の太陽電池素子であって、
前記半導体基板の側部に、前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有する第３ドープ層をさらに有する、
ことを特徴とする太陽電池素子。
【請求項５】
請求項１ないし請求項４のいずれかに記載の太陽電池素子であって、
前記第２ドープ層上に順次積層形成された真性半導体層と、第２の導電型の層と、反射層と、をさらに備える、
ことを特徴とする太陽電池素子。
【請求項６】
請求項１ないし請求項５のいずれかに記載の太陽電池素子であって、
半導体基板の側部を被覆する反射防止層をさらに備える、
ことを特徴とする太陽電池素子。
【請求項７】
請求項６に記載の太陽電池素子であって、
前記反射防止層は、前記半導体基板の前記第１ドープ層の側部を被覆する、
ことを特徴とする太陽電池素子。
【請求項８】
第１の面と第２の面とを備え、第１の導電型を有する半導体基板を準備する工程と、
前記半導体基板の前記第１の面側に、前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有する第１ドープ層を形成する工程と、
前記半導体基板の前記第２の面の第１領域に、前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有する第２ドープ層を形成する工程と、
前記半導体基板の前記第２の面の第２領域に、真性半導体層を形成する工程と、
前記真性半導体層上に第２の導電型を有する第２の導電型の層を形成する工程と、
を備える太陽電池素子の製造方法。
【請求項９】
請求項８に記載の太陽電池素子の製造方法であって、
前記高濃度ドープ層を熱拡散法によって形成する、
ことを特徴とする太陽電池素子の製造方法。
【請求項１０】
請求項８または請求項９に記載の太陽電池素子の製造方法であって、
前記半導体基板の前記第２の面の前記第２領域を前記第１領域よりも大きく形成する、
ことを特徴とする太陽電池素子の製造方法。
【請求項１１】
請求項８ないし請求項１０のいずれかに記載の太陽電池素子の製造方法であって、
前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有する第３ドープ層を、前記第１導電型層の側部に形成する工程をさらに有する、
ことを特徴とする太陽電池素子の製造方法。
【請求項１２】
請求項８ないし請求項１１のいずれかに記載の太陽電池素子の製造方法であって、
前記真性半導体層の形成と前記第２の導電型の層の形成とを連続的に行うことにより、第２ドープ層上に前記真性半導体層と前記第２の導電型の層とを順次積層し、
前記第２の導電型の層上に反射層を形成する工程、
をさらに備えることを特徴とする太陽電池素子の製造方法。
【請求項１３】
請求項８ないし請求項１２のいずれかに記載の太陽電池素子の製造方法であって、
前記半導体基板の側部を被覆する反射防止層を形成する工程をさらに備える、
ことを特徴とする太陽電池素子の製造方法。
【請求項１４】
請求項１３に記載の太陽電池素子の製造方法であって、
前記反射防止層を形成する工程において、前記半導体基板の前記第１ドープ層の側部を被覆する、
ことを特徴とする太陽電池素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体接合を用いた太陽電池素子およびその製造方法、特に、裏面側にｐ型電極とｎ型電極とが設けられてなる太陽電池素子およびその製造方法に関する。
【背景技術】
【０００２】
従来より、受光面側における電極の面積を小さくさせた太陽電池素子が広く知られている。非受光面側にｎ型電極およびｐ型電極を形成したうえで、ｎ型あるいはｐ型電極の一方と受光面側に設けられた受光面電極（フィンガー電極）とを半導体基板に設けた貫通導体により電気的に接続するバックコンタクト型の太陽電池素子などが、その一例である。
【０００３】
また、近年、裏面側にのみ電極を設け受光面側には電極を設けないようにしたバックコンタクト型の太陽電池素子の開発が盛んになってきている（例えば、特許文献１、２参照）。
【０００４】
【特許文献１】特開２００５−１０１２４０号公報
【特許文献２】特開２００２−３６８２３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１には、ｎ型単結晶シリコン基板の受光面側の全面にｉ型アモルファスシリコン膜を形成し、裏面側に、ｐｎ接合およびｐ型、ｎ型電極を形成した太陽電池素子が開示されている。しかしながら、多結晶シリコン基板を用いた太陽電池素子の作製に、特許文献１に開示された製法を適用したとしても、十分な発電効率を得ることは難しいと考えられる。特許文献１においては、各シリコン膜を形成する際の基板温度としては１７０℃の場合が例示されているが、金属元素等の不純物原子（以下、単に、不純物とも称する）を多く含有する多結晶シリコン基板の場合、このような２００℃程度の低温での加熱を行ったとしても、該不純物原子は拡散することなく基板内に存在して、キャリアの再結合を生じさせることになるからである。
【０００６】
また、特許文献２には、ｎ型半導体基板の下面全面に高濃度ｎ型ドーパント層（ｎ+層）を形成し、該ｎ+層の下面にｐ型の化合物半導体層（ｐ+層）を形成した太陽電池素子が開示されている。係る太陽電池素子においては、該ｎ+層においてキャリアの再結合が生じてしまい、発電効率が低下するという問題がある。
【０００７】
本発明は、上記課題に鑑みてなされたものであり、発電効率の優れたバックコンタクト型の太陽電池素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、請求項１の発明は、第１の面と第２の面とを含み、第１の導電型を有する半導体基板と、前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有し、前記半導体基板の前記第１の面に設けられた第１ドープ層と、前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有し、前記半導体基板の前記第２の面の第１領域に設けられた第２ドープ層と、前記半導体基板の前記第２の面の第２領域に設けられた真性半導体層と、第２の導電型を有し、前記真性半導体層上に形成された第２の導電型の層と、を有する。
【０００９】
請求項２の発明は、請求項１に記載の太陽電池素子であって、前記第１ドープ層と前記第２ドープ層とが、前記半導体基板の外縁に熱拡散層として設けられてなる、ことを特徴とする。
【００１０】
請求項３の発明は、請求項１または請求項２に記載の太陽電池素子であって、前記半導体基板の前記第２の面の前記第２領域が前記第１領域よりも大きいことを特徴とする。
【００１１】
請求項４の発明は、請求項１ないし請求項３のいずれかに記載の太陽電池素子であって、前記半導体基板の側部に、前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有する第３ドープ層をさらに有する、ことを特徴とする。
【００１２】
請求項５の発明は、請求項１ないし請求項４のいずれかに記載の太陽電池素子であって、前記第２ドープ層上に順次積層形成された真性半導体層と、第２の導電型の層と、反射層と、をさらに備える、ことを特徴とする。
【００１３】
請求項６の発明は、請求項１ないし請求項５のいずれかに記載の太陽電池素子であって、半導体基板の側部を被覆する反射防止層をさらに備える、ことを特徴とする。
【００１４】
請求項７の発明は、請求項６に記載の太陽電池素子であって、前記反射防止層は、前記半導体基板の前記第１ドープ層の側部を被覆する、ことを特徴とする。
【００１５】
請求項８の発明は、第１の面と第２の面とを備え、第１の導電型を有する半導体基板を準備する工程と、前記半導体基板の前記第１の面側に、前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有する第１ドープ層を形成する工程と、前記半導体基板の前記第２の面の第１領域に、前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有する第２ドープ層を形成する工程と、前記半導体基板の前記第２の面の第２領域に、真性半導体層を形成する工程と、前記真性半導体層上に第２の導電型を有する第２の導電型の層を形成する工程と、を備える。
【００１６】
請求項９の発明は、請求項８に記載の太陽電池素子の製造方法であって、前記高濃度ドープ層を熱拡散法によって形成する、ことを特徴とする。
【００１７】
請求項１０の発明は、請求項８または請求項９に記載の太陽電池素子の製造方法であって、前記半導体基板の前記第２の面の前記第２領域を前記第１領域よりも大きく形成する、ことを特徴とする。
【００１８】
請求項１１の発明は、請求項８ないし請求項１０のいずれかに記載の太陽電池素子の製造方法であって、前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有する第３ドープ層を、前記第１導電型層の側部に形成する工程をさらに有する、ことを特徴とする。
【００１９】
請求項１２の発明は、請求項８ないし請求項１１のいずれかに記載の太陽電池素子の製造方法であって、前記真性半導体層の形成と前記第２の導電型の層の形成とを連続的に行うことにより、第２ドープ層上に前記真性半導体層と前記第２の導電型の層とを順次積層し、前記第２の導電型の層上に反射層を形成する工程、をさらに備えることを特徴とする。
【００２０】
請求項１３の発明は、請求項８ないし請求項１２のいずれかに記載の太陽電池素子の製造方法であって、前記半導体基板の側部を被覆する反射防止層を形成する工程をさらに備える、ことを特徴とする。
【００２１】
請求項１４の発明は、請求項１３に記載の太陽電池素子の製造方法であって、前記反射防止層を形成する工程において、前記半導体基板の前記第１ドープ層の側部を被覆する、ことを特徴とする
【発明の効果】
【００２２】
請求項１ないし請求項１４の発明によれば、表面電界層（ＦＳＦ層）として機能する第１ドープ層と裏面電界層（ＢＳＦ層）として機能する第２ドープ層を設けるとともに、ｐｉｎ接合部分については高濃度ドープ層を設けないようにすることで欠陥密度が小さく保たれたバックコンタクト型の太陽電池素子が得られる。これらによって、従来のスルーホール構造を有するバックコンタクト型の太陽電池素子よりも、さらに高い発電効率が実現される。
【発明を実施するための最良の形態】
【００２３】
＜第１の実施の形態＞
＜太陽電池素子の全体構造＞
図１は、本発明の第１の実施の形態に係る太陽電池素子１００Ａの断面構造を示す図である。図２は、太陽電池素子１００Ａの裏面側を示す平面図である。
【００２４】
第１の実施の形態に係る太陽電池素子１００Ａは、第１の面１ａと第２の面１ｂとを含み、ｎ型（第１の導電型）のドーパント（例えばＰ（リン））がドープされてなることでｎ型の導電型を呈するｎ型半導体領域２を有する半導体基板１と、ｎ型半導体領域２よりもｎ型のドーパントを高濃度に含有するドープ層３と、ノンドープのアモルファスシリコンからなる真性半導体層であるｉ型半導体層５と、アモルファスシリコンからなり、ｐ型のドーパント（例えばＢ（ボロン））がドープされてなることでｐ型の導電型を呈するｐ型半導体層（第２の導電型の層）６と、ｐ型電極７と、ｎ型電極１０と、反射防止層４とを主として備える。
【００２５】
係る太陽電池素子１００Ａにおいては、ｎ型半導体領域２とｐ型半導体層６とがｉ型半導体層５を間に挟み込んだｐｎ接合（つまりはｐｉｎ接合）が形成されてなる。なお、係る太陽電池素子１００Ａにおける表面１ａ側とは受光面側（図１においては図面視上側）を示し、裏面１ｂ側とは表面１ａの裏側の面（図１においては図面視下側）を示すものとする。
【００２６】
ｐ型電極７およびｎ型電極１０は、発電された電力を外部に取り出すための取出電極である。図２に示すように、ｐ型電極７およびｎ型電極１０はいずれも、太陽電池素子１００Ａの裏面側に形成された、複数の電極指を有する櫛歯状電極である。裏面側においては、両者の電極指は交互に並んでいる（ただし、図１においては、図示の都合上、両電極の電極指を１つずつのみ示している）。すなわち、太陽電池素子１００Ａは、ｐ型電極７およびｎ型電極１０が、太陽電池素子１００Ａの裏面側にのみ配されており、受光面側には、両電極の構成部材が全く配置されない構造、いわゆるバックコンタクト型の構造を有してなる。これにより、太陽電池素子１００Ａにおいては、受光面全面での受光が可能となっている。係る構成によって、変換効率の向上が図られているとともに、受光面側において電極が凸部となって存在することがないので、美観の向上も実現されている。
【００２７】
半導体基板１は、受光面側である第１の面１ａと裏面側である第２の面１ｂとを備える。第２の面１ｂは、第１の領域１ｂａと第２の領域１ｂｂとを含む。半導体基板１は、例えば、導電型決定元素としてＰを含有するｎ型の多結晶シリコンインゴットを鋳造法等によって形成した後、所定の大きさおよび厚みに切断することで作製される。半導体基板１の寸法例としては、大きさが１０ｃｍ×１０ｃｍ〜２１ｃｍ×２１ｃｍ程度、厚みが３００μｍ以下であることがその好適な一例であり、厚みについては、２００μｍ以下であることがより好ましい。また、半導体基板１の抵抗率は、０．３〜５Ω・ｃｍ程度あるのが好ましい。半導体基板１のｎ型半導体領域２は、半導体基板１のうち、高濃度ドープ層３以外の部分（バルク領域）を構成する領域である。好ましくは、ｎ型半導体領域２は、１×１０15〜１×１０17（ｃｍ-3）程度の濃度でｎ型のドーパントを含有し、高濃度ドープ層３は、１×１０16〜１×１０20（ｃｍ-3）程度の濃度でｎ型のドーパントを含有する。
【００２８】
図１において、好ましくは、半導体基板１の表面１ａ側には高濃度ドープ層３の形成に先立ってあらかじめ、反応性イオンエッチング（ＲＩＥ）法等のドライエッチングや、ウェットエッチングなどの粗面化処理を施すことによって、微細な凹凸構造（テクスチャ構造）が形成される（図１２（ａ）参照）。係る凹凸構造は無数の突起にて構成されるが、これらの突起は、幅と高さがそれぞれ２０μｍ以下であり、かつアスペクト比（高さ／幅）が０．１以上２以下であるのが好適である。半導体基板１がこのような表面凹凸構造を有することにより、太陽電池素子１００Ａの受光面における光の反射損失が低減される。
【００２９】
ドープ層３は、ｎ型の導電性を呈する多結晶シリコン基板である半導体基板１の外縁に形成された層である。ドープ層３は、２０ｎｍ〜５μm程度の厚みを有するように形成される。ドープ層３は、より詳細に言えば、半導体基板１の外縁のうち、仮にドープ層３を形成するとｉ型半導体層５を介してｐ型半導体層６との間に接合部が形成されることになる箇所を除いた範囲に形成される。換言すれば、ドープ層３は半導体基板１の外縁のうち、ｐｉｎ接合の形成箇所以外に形成される。図１において、ドープ層３は、半導体基板１の表面側全面と側面、および裏面側のうちｉ型半導体層５を挟んでｐ型半導体層６と対向する位置以外の部分に形成されている。半導体基板１の裏面側のうち、ドープ層３が形成される領域を第１領域１ｂａ、それ以外の領域を第２領域１ｂｂと称することとすると、ドープ層３は、半導体基板１の第１の面１ａに設けられた表面側ドープ層（第１ドープ層）３ａと、半導体基板１の第２の面３ｂの第１領域１ｂａに設けられた裏面側ドープ層（第２ドープ層）３ｂと、半導体基板の側部１ｃに形成された第３ドープ層３ｃとを有する。ここで、「第１（第２）の面に設けられる」、「側部に設けられる」とは、半導体基板１の第１（第２）の面上、側部上に形成される場合と、半導体基板１内に形成される場合とを含む。
【００３０】
ｉ型半導体層５は、半導体基板１の第２の面１ｂに設けられた真性半導体層である。ｉ型半導体層５は、半導体基板１の裏面の略全面に、３ｎｍ〜２０ｎｍ程度の厚みを有するように形成される。ただし、ｉ型半導体層５のうち、第１領域１ｂａに接する箇所には、複数のビアホール１３が設けられており、後述するように、裏面側ドープ層３ｂと第二シード層１１との導通が確保されてなる。また、ｐ型半導体層６は、半導体基板１の裏面側であって裏面側ドープ層３ｂが形成されていない領域（第２領域）と、ｉ型半導体層５を挟んで対向する位置に、３ｎｍ〜２０ｎｍ程度の厚みを有するように形成される。ｉ型半導体層５は、ｐ型電極７とｎ型電極１０の間の絶縁を確保する役割を果たすものであるが、太陽電池素子１００Ａにおいては、ｎ型半導体領域２とｐ型半導体層６との間にｉ型半導体層５を設けてｐｉｎ接合を形成することにより、接合界面におけるキャリアの再結合の低減と、開放電圧の増大という効果も得られる。
【００３１】
ｐ型電極７は、第１シード層８と第１裏面電極９とを有する。第１シード層８と第１裏面電極９とは、ｐ型半導体層６の、ｉ型半導体層５と接続していない側の面（図１の場合は下面）に、順に形成されている。ただし、第１裏面電極９は、その一部がｐ型半導体層６の側面にまで延在するように形成されてなる。
【００３２】
ｎ型電極１０は、第２シード層１１と第２裏面電極１２とを有する。第２シード層１１と第２裏面電極１２とは、ｉ型半導体層５を挟んで裏面側ドープ層３と対向する位置に、順に形成されてなる。ただし、第２裏面電極１２は、第１シード層１１の側面にまで延在するように形成されてなる。
【００３３】
第１シード層８および第２シード層１１は、ｐ型電極７およびｎ型電極１０における集電部として機能するほか、第１シード層８および第２シード層１１は、第１裏面電極９および第２裏面電極１２をメッキ形成する際の下地層としての役割も果たす。第１シード層８および第２シード層１１は、数百ｎｍ〜数μｍ程度の厚みに形成される。第１シード層８および第２シード層１１は、例えば、Ｎｉ（ニッケル）、Ｗ（タングステン）、Ｃｏ（コバルト）およびこれらの合金、あるいは、Ｎｉ、Ｗ、ＣｏとＰ、Ｂ（ホウ素）との合金などの、導電性の材料により形成される。あるいは、ＩＴＯ（酸化インジウム錫）やＡｇ（銀）等の高反射率材料を用いて、第１シード層８および第２シード層１１を形成する態様であってもよい。この場合、受光面側から入射した光が第１シード層８および第２シード層１１にて反射されるので、入射光の透過損失やシード層での吸収損失が低減される。
【００３４】
また、第２シード層１１は、裏面側ドープ層３ｂとの間で導通が確保されるように、ｉ型半導体層５に設けられた複数のビアホール１３を充填する態様にて形成されている。詳細な図示は省略するが、ビアホール１３は、図１の図面視左右方向および図面に垂直な方向にそれぞれ、所定のピッチで等間隔に形成されてなる。２００μｍ径のビアホール１３を、上記方向についてそれぞれ１００μｍピッチで形成するのが好適な一例である。なお、裏面側ドープ層３ｂと第２シード層１１との間の導通箇所が均一に分布していれば、ビアホール１３の形成態様は上述の例には限られない。また、第２シード層１１と裏面側ドープ層３ｂとの全接触面積（導通部分の総面積）は、裏面側ドープ層３ｂの面積に対して１％程度であるのが望ましい。
【００３５】
第１裏面電極９および第２裏面電極１２は、太陽電池素子１００Ａにて発生した電力の外部取出電極である。第１裏面電極９および第２裏面電極１２は、数μｍ程度の厚みに形成される。第１裏面電極９および第２裏面１２は、Ｃｕにて形成されるのが好適な一例である。あるいは、Ａｇ、Ａｌ（アルミニウム）、Ｃｒ（クロム）、Ｔｉ（チタン）、Ｗ、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ｐｔ（白金）、Ａｕ（金）、Ｎｉ、Ｃｏや、これらの金属の合金など、一般的な電極材料を用いてもよい。なお、第１シード層８および第２シード層１１を設けることなく、第１裏面電極９および第２裏面電極１２を形成することも可能である。
【００３６】
なお、太陽電池素子１００Ａの発電効率を向上させるうえでは、図２のように太陽電池素子１００Ａを裏面側から見たときの第１電極７の平面占有面積が、第２電極１０の平面占有面積よりも大きくなるように、第１電極７と第２電極１０とを形成するのが好適である。当然ながら、裏面側ドープ層３も、第２電極１０の形成範囲に対応する領域にのみ形成するようにする。例えば、両者の面積比が９：１〜６：４の範囲にあるように形成するのが好ましい。
【００３７】
反射防止層４は、受光面側から太陽電池素子１００Ａに入射する光の反射損失の低減を目的として設けられる層である。また、反射防止層４は、半導体基板１の保護層としての役割も有する。反射防止層４は、半導体基板１の側部１ｃを覆う。特に、反射防止層４は表面側ドープ層３を被覆するように形成されてなる。表面側ドープ層３の側部は表面再結合速度が速いため、反射防止層４により表面側ドープ層３の側部を覆うことでパッシベーション効果が得られ、表面側ドープ層３の側部における不具合を低減できる。ただし、図１に示す太陽電池素子１００Ａにおいては、半導体基板１の側面さらにはｉ型半導体層５とｐ型半導体層６の側面まで覆うように形成されてなる。このように反射防止層４を形成することで、半導体基板１へのバルクおよび表面へのパッシベーション効果が増大し、開放電圧や短絡電流密度が向上するという効果が得られる。
【００３８】
反射防止層４の構成材料や厚みは、半導体基板１との屈折率の差などを考慮して定められる。反射防止層４は、屈折率２程度の材料であるＳｉＯ2（酸化シリコン）、ＳｉＮ（窒化シリコン）、ＴｉＯ2（酸化チタン）、あるいはＭｇＦ2（フッ化マグネシウム）等を用いて、厚みが５０〜２００ｎｍ程度となるように形成されるのが、その好適な一例である。
【００３９】
＜ドープ層形成の効果＞
次に、太陽電池素子１００Ａに上述のような形態にてドープ層３を設けることで得られる効果について説明する。
【００４０】
まず、ドープ層３のうち、表面側ドープ層３ａは、半導体基板１の表面側の界面付近におけるキャリアの再結合損失を低減する効果（表面電界効果）を有する、ＦＳＦ層（表面電界層）として機能する。一方、裏面側ドープ層３ｂは、半導体基板１の裏面側の界面付近におけるキャリアの再結合損失を低減する効果（裏面電界効果）を有する、ＢＳＦ層（裏面電界層）として機能する。すなわち、半導体基板１の両面にドープ層３を備えることは、太陽電池素子１００Ａにおける発電効率を向上させる効果を有する。なお、太陽電池素子１００Ａにおいては、第３ドープ層３ｃが半導体基板１の側部１ｃにも設けられている。これは、半導体基板１のバルクパッシベーション効果を高め、開放電圧や短絡電流密度を高める作用を有している。
【００４１】
好ましくは、ドープ層３は、Ｐ等のｎ型ドーパント原子が存在する雰囲気下で半導体基板１を９００℃程度の温度に加熱し、該ｎ型ドーパント原子を半導体基板１の内部に拡散させる熱拡散法によって形成される熱拡散層である（詳細は後述）。係る加熱の際には、半導体基板１中に（ｎ型半導体領域２中に）含まれている金属不純物（例えば、Ｆｅ、Ｃｕ、Ａｌなど）がドープ層３側へと拡散して移動し、ｎ型半導体領域２におけるこれら金属不純物の濃度が低減する、金属ゲッタリング効果が得られる。これにより、ｎ型半導体領域２内における不純物原子の存在に起因したキャリアの再結合が低減されるので、太陽電池素子における発電効率がさらに向上する。表１は、太陽電池素子１００Ａにおいて半導体基板１のｎ型半導体領域２に含有される金属不純物のうち、Ｆｅ、Ｃｕ、Ａｌについての含有量を、熱拡散法を行わずに形成した太陽電池素子のｎ型半導体層における含有量と対比して示したものである。後者は、太陽電池素子１００Ａにおいてドープ層３形成前に半導体基板１のｎ型半導体領域２に含有される金属不純物の含有量に相当する。含有量の測定は、誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ）により行っている。
【００４２】
【表１】
2010123859.tif 000003
【００４３】
表１に示す結果からは、ドープ層３を熱拡散層として形成するために行う熱拡散法が、半導体基板１のｎ型半導体領域２における不純物濃度を低減させるうえでも有効なプロセスであることがわかる。表１に示す程度にまで金属不純物の含有量が低減してなる多結晶シリコン基板を、熱拡散法を施すことなく用意することは現実的ではないと考えられることから、別の見方をすれば、多結晶シリコン基板を半導体基板として用い、表１に示す程度にまで金属不純物が低減されてなるｎ型半導体層を備える太陽電池素子は、熱拡散法を用いずに作製することは難しいといえる。加えて、ホールに対して比較的大きな捕獲断面積を有するＦｅ不純物が低減することは、多結晶シリコンからなる半導体基板１のライフタイムを向上させる効果もある。なお、ＦＳＦ層やＢＳＦ層としての機能を持たせることが目的であれば、上述のように熱拡散層として形成する態様に代えて、半導体基板１の表面にアモルファスシリコンからなるドーパント層３を積層形成する態様であってもよい。
【００４４】
半導体基板１のｎ型半導体領域２における不純物濃度が低減されれば、ｎ型半導体領域２内における不純物原子の存在に起因したキャリアの再結合が低減されるので、上述のようにドープ層３を形成してなる太陽電池素子１００Ａは、品質を改善させて発電効率を向上させたものであるといえる。
【００４５】
一方で、太陽電池素子１００Ａにおいては、上述のように、高濃度ドーパント層であり、ｎ型半導体領域２からの不純物の拡散もあるドープ層３は、ｐｉｎ接合箇所には形成されていない。すなわち、太陽電池素子１００Ａにおいては、ドープ層３のような高濃度に不純物を含有する領域がｐｉｎ接合界面の近傍に存在していない。これにより、太陽電池素子１００Ａにおいては、高濃度ドーパント層がｐｎ接合部に（ｐｉｎ接合部に）介在する構成に比してｐｉｎ接合界面における欠陥密度は低く保たれており、該界面におけるキャリアの再結合損失は低減されてなる。
【００４６】
以上、説明したように、本実施の形態に係る太陽電池素子１００Ａにおいては、高濃度ドーパント層であるドープ層３を上述のような手法および形態にて形成することで、表面側ドープ層３ａおよび裏面側ドープ層３ｂをそれぞれＦＳＦ層およびＢＳＦ層として機能させるのみならず、半導体基板１のｎ型半導体領域２における不純物濃度を低減させてなる。その一方で、ｐｉｎ接合部分についてはドープ層３を設けないようにすることで欠陥密度が小さく保たれている。これらによって、従来のスルーホール構造を有するバックコンタクト型の太陽電池素子よりも、さらに高い発電効率が実現される。
【００４７】
＜太陽電池素子の製造方法＞
次に、第１の実施の形態に係る太陽電池素子１００Ａの製造方法について説明する。以降の説明においては、ｎ型のドーパントとしてＰが用いられ、半導体基板１が表面凹凸構造を有する太陽電池素子１００Ａを製造する場合を例として説明する。図３は、太陽電池素子１００Ａの製造工程の流れを示す図である。図４ないし図６は、製造工程の途中段階における素子の構造を模式的に示す断面図である。
【００４８】
まず、Ｐ等のｎ型ドーパント原子を所定の濃度で含有するｎ型の多結晶シリコンインゴットが、鋳造法等により形成された後、所定の大きさおよび厚みに切断されることによって、ｎ型の多結晶シリコン基板（半導体基板１）が得られる（ステップＳ１）。得られた半導体基板１のスライス面を清浄化するために、ＮａＯＨやＫＯＨ等のアルカリ溶液や、フッ酸、あるいはフッ酸と硝酸との混合溶液等でごくわずかにエッチングする。
【００４９】
続いて、半導体基板１の表面（すなわち受光面側となる面）を、反応性イオンエッチング（ＲＩＥ）法等のドライエッチングや、ウェットエッチングによって粗面化することで、該半導体基板１の表面に、光反射率の低減機能を有する凹凸構造を形成する。反応性イオンエッチング法による粗面化は、所定のＲＩＥ装置内にて、ＣＨＦ3（三フッ化メタン）を１２ｓｃｃｍ程度、Ｃｌ2（塩素）を７２ｓｃｃｍ程度、Ｏ2（酸素）を９ｓｃｃｍ程度、およびＳＦ6（六フッ化硫黄）を６５ｓｃｃｍ程度の流量で流し、反応圧力を５０ｍＴｏｒｒ程度、プラズマをかけるＲＦパワーを５００Ｗ程度として、１０秒から１５分の間で行うのが好適な一例である。
【００５０】
反応性イオンエッチングにより表面凹凸構造を形成した後には、例えば、超音波洗浄などの手法によって半導体基板１の表面（凹凸構造形成面）に残ったエッチング残渣の除去を行う。
【００５１】
次に、図４（ａ）に示すように、半導体基板１のドープ層３の形成予定領域以外の領域を被覆する態様にて、マスク２０を形成する（ステップＳ２）。具体的には、半導体基板１の裏面側のｐ型電極７の形成予定領域が被覆されるように、マスク２０の形成領域とする。マスク２０は、ＳｉＯ2（酸化シリコン）やＴｉＯ2（酸化チタン）等を形成材料として形成される。マスク２０は、液体材料の塗布および焼成などによるいわゆる塗布法によって厚膜として形成する態様であってもよいし、ＣＶＤ法やスパッタリング法の薄膜形成手法によって薄膜として形成する態様であってもよい。
【００５２】
続いて、図４（ｂ）に示すように、ドープ層３を形成する（ステップＳ３）。ドープ層３の形成には、マスク２０の形成された半導体基板１の全面にペースト状のＰ2Ｏ5（五酸化二リン）を塗布して熱拡散させる塗布熱拡散方法や、ガス状態にしたＰＯＣｌ3（オキシ塩化リン）を拡散源として熱拡散させる気相熱拡散方法などを用いることができる。あるいは、Ｐ+イオンを直接拡散させるイオン打ち込み法等の方法を用いる態様であってもよい。これらの手法においては、半導体基板１を５００℃〜９５０℃程度に加熱する。このような処理により、マスク２０を形成した領域を除いて、半導体基板１の表面にドープ層３が形成される。マスク２０は、ドープ層３の形成後にフッ酸等でエッチング除去される。図４（ｃ）には、ドープ層３を形成し、マスク２０を除去した後の半導体基板１を示している。
【００５３】
なお、マスク２０を用いる代わりに、いったん半導体基板１の全面に熱拡散法により高濃度のｎ型ドーパント層を形成し、その後、ドープ層３として残存させる必要のない部分をエッチングして除去するといった方法を用いてもよい。具体的には、高濃度のｎ型ドーパント層を半導体基板１の全面に形成した後、該ドーパント層をドープ層３として残存させる領域にレジストを塗布したうえで、フッ酸あるいはフッ酸と硝酸との混合液を用いてエッチングを行い、最後にレジスト膜を除去すればよい。係る場合において、エッチングは、レーザスクライブ処理やサンドブラスト処理などの手法で行ってもよい。また、ドープ層３の表層のドーパント濃度が高い場合には、フッ酸と硝酸との混合溶液等でエッチングして、ドーピングプロファイルを制御することが好ましい。
【００５４】
続いて、ドープ層３が形成された半導体基板１を洗浄する（ステップＳ４）。半導体基板１の洗浄は、ＲＣＡ洗浄、ＳＰＭ洗浄、水素水洗浄、およびオゾン水洗浄等のウェットエッチングや、アッシングやＵＶ洗浄等のドライ洗浄によって行う。また、酸化膜を除去するために、半導体基板１を、フッ酸やＮＨ4Ｆ（フッ化アンモニウム）溶液等に浸漬し、その後水洗する。
【００５５】
上述の洗浄後、図５（ａ）に示すように、ともにアモルファスシリコンからなるｉ型半導体層５およびｐ型半導体層６を、順に形成する（ステップＳ５、Ｓ６）。ｉ型半導体層５およびｐ型半導体層６の形成には、ＰＥＣＶＤ法、ＣａｔＣＶＤ法、光ＣＶＤ法、蒸着法、またはスパッタ法等を用いることができる。まず、ｉ型半導体層５を半導体基板１の裏面全体に３〜２０ｎｍの厚みに形成する（ステップＳ５）。ＰＥＣＶＤ法を用いる場合であれば、水素とシランとを原料ガスとし、ＰＥＣＶＤ装置のチャンバ内のガス圧を０．１〜５ｔｏｒｒ、基板温度を１００〜２００℃という成長条件でアモルファスシリコン層を形成するのが好適な一例である。
【００５６】
ｉ型半導体層５の形成後、ｐ型半導体層６を形成する（ステップＳ６）。ｐ型半導体層６は、非形成領域（ｉ型半導体層５を挟んで裏面側ドープ層３と対向する領域）にメタルマスク等でマスクを行った上で、ｉ型半導体層５の表面に、３〜２０ｎｍの厚みに形成する。ＰＥＣＶＤ法を用いる場合であれば、水素とシランとジボランとを原料ガスとし、ＰＥＣＶＤ装置のチャンバ内のガス圧を０．１〜５ｔｏｒｒ、基板温度を１００〜２００℃という成長条件でＢがドープされたアモルファスシリコン層を形成するのが好適な一例である。あるいは、フォトリソグラフィー法によって非形成領域以外にｐ型半導体層６を形成するようにしてもよい。
【００５７】
次に、図５（ｂ）に示すように、反射防止層４を形成する（ステップＳ７）。反射防止層４の形成は、ＰＥＣＶＤ法、ＣａｔＣＶＤ法、スパッタリング法、蒸着法等により行うことができる。ＳｉＮからなる反射防止層４を形成する場合であれば、アンモニアと水素とシランとを原料ガスとしたＰＥＣＶＤ法、ＣａｔＣＶＤ法や、エッチング性ガスを用いたスパッタリング法により行う。
【００５８】
次に、図５（ｃ）に示すように、ｉ型半導体層５を貫通するビアホール１３を形成する（ステップＳ８）。ビアホール１３は、第２シード層１１の形成予定箇所に、リン酸やＫＯＨ等のアルカリ成分を含んだペーストを塗布して乾燥させる方法によって、当該形成予定箇所のアモルファスシリコンをエッチング除去することにより形成する。あるいは、レーザスクライブ処理やサンドブラスト処理などのメカニカルなエッチング手法によりビアホール１３を形成する態様であってもよい。なお、ビアホール１３を形成した後、エッチング箇所を洗浄する目的で、さらにウェットエッチングやドライエッチングを行う。
【００５９】
アルカリ成分を含んだペーストによるエッチングを行ってビアホール１３を形成した場合、露出した裏面側ドープ層３ｂの表面が該ペーストによりダメージを受けて粗面化される。また、レーザスクライブ等によるエッチングを行った場合には、露出した高濃度ドープ層３の表面にもレーザが照射されるため、被照射部分は高温に加熱されて溶融するかあるいはダメージを受けてやはり粗面化される。なお、後者の場合、高温に加熱された領域に存在するドーパントが活性化されて当該領域の導電率が低下する。このことは、裏面側ドープ層３ｂと第２シード層１１との間のオーミック接触性を向上させ、太陽電池素子１００Ａについての曲線因子（Fill Factor）の値を増加させる効果がある。
【００６０】
次に、図６（ａ）に示すように、第１シード層８および第２シード層１１を形成する（ステップＳ９）。第２シード層１１はビアホール１３を充填するように形成される。第１シード層８および第２シード層１１は、Ｎｉ、Ｗ、Ｃｏおよびこれらの合金や、Ｎｉ、Ｗ、ＣｏとＰ、Ｂとの合金などによって形成される。第１シード層８および第２シード層１１は、無電解メッキによって形成することができる。この場合、薬液温度を１５０℃以下とし、厚さが１μｍ以下となるように形成するのが好ましい。第１シード層８および第２シード層１１は、後に第１電極９および第２電極１２を形成する際の下地層として機能することになる。
【００６１】
なお、ｐ型電極７を構成する第１シード層８とｎ型電極１０を構成する第２シード層１１とは、両者が連続しないように（互いに絶縁されるように）形成する必要がある。これは、それぞれを形成するための無電解メッキを行うに際して、その形成対象領域（第１シード層８の場合はｐ型半導体層６の表面、第２シード層１２の場合はビアホール１３と接触する裏面側ドープ層３ｂの表面）のみを選択的に活性化させるようにすることで実現される。あるいは、第１シード層８および第２シード層１２を構成することになる金属層を無電解メッキによって半導体基板１の裏面側全面に形成した後に、レーザを用いて不要部分を除去するようにしてもよい。なお、レーザによる除去に代わり、不要部分以外をレジスト膜等で被覆し、当該不要部分をエッチング除去する方法も用いることができる。この場合、エッチング除去後にレジスト膜をウェットエッチング等によって除去し、さらに、有機残存成分をＵＶ洗浄等によって除去する処理を行うようにする。
【００６２】
最後に、図６（ｂ）に示すように、第１裏面電極９および第２裏面電極１２を形成する（ステップＳ１０）。第１裏面電極９および第２裏面電極１２としては、電解メッキによりＣｕを形成材料として形成するのが好適である。なお、電解メッキを行った後には、接着強度向上のため５０℃〜３５０℃の温度で乾燥処理を行う。
【００６３】
なお、第１裏面電極９および第２裏面電極１２の形成は、電解メッキによる他、光メッキ、スクリーン印刷、ドクターブレード法、あるいはディスペンサー塗布法などの種々の塗布法によって導電性ペーストを塗布してこれを焼成する手法や、スパッタリングや蒸着法等などの種々の真空成膜手法を用いることもできる。裏面電極材料としては、製法に合わせて、Ｃｕ、Ａｇ、Ａｌ、Ｃｒ、Ｔｉ、Ｗ、Ｍｏ、Ｔａ、Ｐｔ、Ａｕ、Ｎｉ、Ｃｏおよびこれらの合金を用いることができる。
【００６４】
以上の工程を経ることで、本実施の形態に係る太陽電池素子１００Ａが完成する。
【００６５】
＜第２の実施の形態＞
次に、本発明の第２の実施の形態に係る太陽電池素子１００Ｂについて説明する。図７は、第２の実施の形態に係る太陽電池素子１００Ｂの断面構造を示す図である。なお、第１の実施の形態に係る太陽電池素子１００Ａと同様の作用効果を奏する構成要素については、同一の符号を付し、以下ではその説明を省略する。
【００６６】
本実施の形態に係る太陽電池素子１００Ｂは、第１の実施の形態に係る太陽電池素子１００Ａと類似する構成を有するが、半導体基板１の側端部にドープ層３が形成されていない点で、太陽電池素子１００Ａとは相違する。
【００６７】
しかしながら、係る構成を有する太陽電池素子１００Ｂにおいても、表面側ドープ層３ａおよび裏面側ドープ層３ｂは、第１の実施の形態に係る太陽電池素子１００Ａと同様に形成されているので、これらの層はＦＳＦ層やＢＳＦ層として同様に機能する。
【００６８】
さらには、太陽電池素子１００Ｂは、図３ないし図６にて示した第１の実施の形態の場合とほぼ同じプロセスにて形成することができる。なお、半導体基板１の側面にドープ層３を設けないようにすることは、マスク２０をこれに対応させて形成することや、熱拡散法を行う際の条件あるいは装置構成などを工夫することや、あるいはドープ層３形成後に半導体基板１の端部のみを切除することなど、種々の方法によって可能である。従って、第１の実施の形態に係る太陽電池素子１００Ａと同様に、本実施の形態に係る太陽電池素子１００Ｂも、半導体基板１のｎ型半導体領域２の不純物濃度が低減されたものとなっている。
【００６９】
加えて、太陽電池素子１００Ｂにおけるｐｉｎ接合の構成態様は、第１の実施の形態に係る太陽電池素子１００Ａと全く同じであるので、太陽電池素子１００Ｂにおいても、接合界面近傍の欠陥密度は、低く保たれている。
【００７０】
すなわち、太陽電池素子１００Ｂは、第１の実施の形態に係る太陽電池素子１００Ａが具備する発電効率向上のための構造的特徴を全て含んでいることになる。これは、本実施の形態に係る太陽電池素子１００Ｂにおいても、第１の実施の形態に係る太陽電池素子１００Ａとほぼ同程度の高い発電効率が実現されることを意味している。
【００７１】
以上、説明したように、本実施の形態に係る太陽電池素子１００Ｂにおいても、高い発電効率が実現される。
【００７２】
＜第３の実施の形態＞
次に、第３の実施の形態に係る太陽電池素子１００Ｃについて説明する。図８は、第３の実施の形態に係る太陽電池素子１００Ｃの断面構造を示す図である。なお、第１の実施の形態に係る太陽電池素子１００Ａと同様の作用効果を奏する構成要素については、同一の符号を付し、以下ではその説明を省略する。
【００７３】
本実施の形態に係る太陽電池素子１００Ｃは、第１の実施の形態に係る太陽電池素子１００Ａとほぼ同じ構成を有するが、反射防止層４が半導体基板１の表面にのみ形成されている点で、太陽電池素子１００Ａとは相違する。
【００７４】
しかしながら、係る構成を有する太陽電池素子１００Ｃにおけるドープ層３の形成態様は、第１の実施の形態に係る半導体素子１００Ａと全く同じである。また、反射防止層４は少なくとも半導体基板１の表面に設けられていればその効果は充分に得られる。太陽電池素子１００Ｃは、第１の実施の形態に係る太陽電池素子１００Ａが具備する発電効率向上のための構造的特徴を全て含んでいることになる。従って、本実施の形態に係る太陽電池素子１００Ｃにおいても、第１の実施の形態に係る太陽電池素子１００Ａとほぼ同程度の高い発電効率が実現される。
【００７５】
＜第４の実施の形態＞
次に、第４の実施の形態に係る太陽電池素子１００Ｄについて説明する。図９は、第４の実施の形態に係る太陽電池素子１００Ｄの断面構造を示す図である。なお、第１の実施の形態に係る太陽電池素子１００Ａと同様の作用効果を奏する構成要素については、同一の符号を付し、以下ではその説明を省略する。
【００７６】
本実施の形態に係る太陽電池素子１００Ｄは、第１の実施の形態に係る太陽電池素子１００Ａとほぼ同じ構成を有するが、半導体基板１の側端にドープ層３が形成されていない点、および、反射防止層４が半導体基板１の表面にのみ形成されている点で、太陽電池素子１００Ａとは相違する。
【００７７】
しかしながら、太陽電池素子１００Ｄにおけるドープ層３の形成態様は、第２の実施の形態に係る太陽電池素子１００Ｂと同じであり、反射防止層４の形成態様は、第３の実施の形態に係る太陽電池素子１００Ｃと同じである。上述したように、第２の実施の形態に係る太陽電池素子１００Ｂ、および第３の実施の形態に係る太陽電池素子１００Ｃのいずれにおいても、太陽電池素子１００Ａとの間に構造的な相違を有するにも関わらず、太陽電池素子１００Ａと同程度の高い発電効率が実現されるものである。すなわち、これらの構造的な差異は、発電効率に実質的な影響を及ぼすものではない。
【００７８】
ゆえに、太陽電池素子１００Ｂと太陽電池素子１００Ａとの間の構造的な相違点、および、太陽電池素子１００Ｃと太陽電池素子１００Ａとの間の構造的な相違点をともに具備する太陽電池素子１００Ｄにおいても、第１の実施の形態に係る太陽電池素子１００Ａに匹敵する高い発電効率が実現される。
【００７９】
＜第５の実施の形態＞
＜太陽電池素子の構造＞
次に、第５の実施の形態に係る太陽電池素子１００Ｅについて説明する。図１０は、第５の実施の形態に係る太陽電池素子１００Ｅの断面構造を示す図である。なお、第１の実施の形態に係る太陽電池素子１００Ａと同様の作用効果を奏する構成要素については、同一の符号を付し、以下ではその説明を省略する。
【００８０】
第５の実施の形態に係る太陽電池素子１００Ｅは、ｐ型半導体層６がｉ型半導体層５とｎ型電極１０との間まで存在している点、およびｎ型電極１０において、ドープ層３と裏面側第２シード層１１との間に、ｐ型半導体層６と反射層１４とが形成されてなる、およびビアホール１３がｉ型半導体層５のみならずｐ型半導体層６と反射層１４とを貫通するように形成されることによって第２シード層１１と裏面側ドープ層３ｂとの導通が確保されてなる点において、第１の実施の形態に係る太陽電池素子１００Ａとは相違がある。なお、本実施の形態においては、ｐ型電極７の側に備わるｐ型半導体層６を特に、第１ｐ型半導体層６ａと称し、ｎ型電極１０に備わるｐ型半導体層６を特に第２ｐ型半導体層６ｂと称する場合がある。なお、図１０においては、ビアホール１３を１つのみ示しているが、第１の実施の形態に係る太陽電池素子１００Ａと同様に、太陽電池素子１００Ｅにおいても、ビアホール１３の形成態様はこれに限られるものではない。
【００８１】
ｐ型半導体層６ｂは、ｐ型半導体層６ａと同じく、ｐ型のドーパント（例えばＢ）を含有してｐ型の導電型を呈する層である。係るｐ型半導体層６ｂを有する太陽電池素子１００Ｅは、ｉ型半導体層５の形成に連続してｐ型半導体層６を形成する、ｉｐ連続成膜を行うことによって作製される。ｉｐ連続成膜を含む太陽電池素子１００Ｅの製造方法については後述する。
【００８２】
反射層１４は、太陽電池素子１００Ｅの裏面側への光の透過を低減させ、受光効率を向上させる目的で設けられてなる層である。反射層１４は、Ａｇ、ＡｌやＩＴＯ／Ａｇ積層構造等の高反射率材料によって形成される。
【００８３】
係る構成を有する太陽電池素子１００Ｅにおいても、ドープ層３の形成態様、および反射防止層４の形成態様は、第１の実施の形態に係る半導体素子１００Ａと全く同じである。従って、太陽電池素子１００Ｅにおいても、第１の実施の形態に係る太陽電池素子１００Ａと同様に、高い発電効率が実現される。
【００８４】
＜太陽電池素子の製造方法＞
次に、第５の実施の形態に係る太陽電池素子１００Ｅの製造方法について説明する。図１１は、第５の実施の形態に係る太陽電池素子１００Ｅの、製造工程の途中段階における素子の構造を模式的に示す断面図である。なお、ドープ層３の形成までの処理は、第１の実施の形態に係る太陽電池素子１００Ａの製造方法と同一であるので、その説明は省略する。
【００８５】
半導体基板１に対して、図３のステップＳ１〜Ｓ４と同じ処理を行うことによってドープ層３を形成した後、図１１（ａ）に示すように、半導体基板１の裏面側に、ｉ型半導体層５、ｐ型半導体層６を成膜するｉｐ連続成膜を行う。このｉｐ連続成膜についても、第１の実施の形態におけるｉ型半導体層５およびｐ型半導体層６の形成の場合と同様に、ＰＥＣＶＤ法、ＣａｔＣＶＤ法、光ＣＶＤ法、蒸着法、またはスパッタ法等を用いることができる。ＰＥＣＶＤ法を用いる場合であれば、ＰＥＣＶＤ装置のチャンバ内のガス圧を０．１〜５ｔｏｒｒ、基板温度を１００〜２００℃として、まずは水素とシランのみを原料ガスとしてｉ型半導体層５の形成を開始し、ｉ型半導体層５が３〜２０ｎｍの所定の厚みに形成された時点で、さらにジボランを該チャンバ内に導入して、ｉ型半導体層５を３〜２０ｎｍの所定の厚みに形成するのが好適な一例である。このｉｐ連続成膜を行う場合、ｐ型半導体層６を形成するためのマスク処理工程が不要となる。すなわち、ｉｐ連続成膜には、製造行程が簡略化されるというメリットがある。
【００８６】
このようにしてｉｐ連続成膜を行った後、第１の実施の形態のステップＳ７と同様に反射防止層４を形成する。さらに、Ａｇ、ＡｌやＩＴＯ／Ａｇなどにより反射層１４を形成する。図１１（ｂ）は、反射層１４を形成した後の半導体基板の状態を示している。反射層１４の形成は、蒸着法やスパッタリング法などにより行うことができる。
【００８７】
続いて、第１の実施の形態のステップＳ８〜ステップＳ１０と同様に、ビアホール１３の形成、第１シード層８および第２シード層１１、第１裏面電極９および第２裏面電極１２の形成を、順次に行う。なお、第１シード層８および第２シード層１１の形成に先立って、レーザ光を照射して不要部分を除去するなどの手法により、連続的に形成されてなるｐ型半導体層６を第１ｐ型半導体層６ａと第２ｐ型半導体層６ａに分離させる処理を施しておく。これにより、図１１（ｃ）に示すように、太陽電池素子１００Ｅが完成する。
【００８８】
＜変形例＞
上述の実施の形態においては、半導体基板１の受光面側に凹凸構造を形成することが、受光面における光の反射損失を低減するうえで好ましいとし、係る凹凸構造を有する半導体基板１の受光面上に反射防止膜を形成する態様を示している。しかしながら、受光面において光の反射損失を低減する態様は、これに限られるものではない。
【００８９】
図１２は、半導体基板１の受光面側の構造および反射防止層４の形成態様を示す断面模式図である。図１２（ａ）は、第１の実施形態に係る太陽電池素子１００Ａが備える構造を示している。すなわち、半導体基板１の受光面自体が多数の突起からなる凹凸構造を有してなり、その上に形成された反射防止層４についても、係る凹凸構造を引き継ぐ態様にて形成されてなる。
【００９０】
これに代わり、図１２（ｂ）に示すように、半導体基板１の受光面は平坦に保ち、その上に設けた反射防止層４の表面に凹凸構造を形成するようにしてもよい。この場合、図１２（ａ）に示す場合に、凹凸構造形成時に生じた構造欠陥部において生じるキャリアの再結合が生じない。すなわち、係る構造を取る太陽電池素子においては、半導体基板１における凹凸構造の欠陥部に起因した再結合ロスを発生させず、光の反射損失を低減させる効果が得られる。
【００９１】
なお、このように表面に凹凸構造を有する反射防止層４の形成は、例えば、表面が平坦な半導体基板１の受光面側にいったん同じく平坦な表面を有するように反射防止層４を形成した上で、エッチング等の処理を施すことによって行うようにしてもよいし、あるいは、膜成長過程において自生的に凹凸構造が形成されるように、反射防止層４の形成条件を適宜に調整することによって行うようにしてもよい。
【００９２】
また、第５の実施の形態においては、レーザ照射やブラスト法によってｐ型半導体層６を第１ｐ型半導体層６ａと第２ｐ型半導体層６ｂに分離させるに際して、隣接するｉ型半導体層５についても同様に分離させるようにしてもよい。図１３は、係る処理を行って作製した太陽電池素子１００Ｆの断面構造を示す図である。すなわち、太陽電池素子１００Ｆにおいては、ｉ型半導体層５が第１ｉ型半導体層５ａと第２ｉ型半導体層５ｂとに分離形成されてなる。
【００９３】
係る構成を有する太陽電池素子１００Ｆにおいても、ドープ層３の形成態様、および反射防止層４の形成態様は、第１の実施の形態に係る半導体素子１００Ａと全く同じである。従って、太陽電池素子１００Ｆにおいても、第１の実施の形態に係る太陽電池素子１００Ａと同様に、高い発電効率が実現される。
【実施例】
【００９４】
（実施例１）
実施例１として、第１の実施の形態に係る太陽電池素子１００Ａを作製した。
【００９５】
半導体基板１としては、大きさが１０ｃｍ×１０ｃｍで、厚みが２００μｍで、ｎ型のドーパントとしてＰが１×１０16／ｃｍ3の濃度でドープされた多結晶シリコン基板を用意した。係る半導体基板１の抵抗率は、０．５Ω・ｃｍであった。
【００９６】
係る半導体基板１の表面を、反応性イオンエッチング法により祖面化した。粗面化は、ＲＩＥ装置内にて、ＣＨＦ3を１２ｓｃｃｍ、Ｃｌ2を７２ｓｃｃｍ、Ｏ2を９ｓｃｃｍ、およびＳＦ6を６５ｓｃｃｍの流量で流し、反応圧力を５０ｍＴｏｒｒとし、ＲＦパワーを５００Ｗとし、３分間行った。その後、超音波洗浄を行ってエッチング残渣を除去した。
【００９７】
ドープ層３の形成は、熱拡散法を用いた。その際の半導体基板の加熱温度は８００℃とした。なお、マスク２０としてＳｉＯ2厚膜を塗布法により形成した。得られたドープ層３のドーパント濃度は２×１０17／ｃｍ3であった。
【００９８】
ｉ型半導体層５とｐ型半導体層６とは、ＰＥＣＶＤ装置を用いて形成した。ＰＥＣＶＤ装置のチャンバ内のガス圧は、いずれも０．５〜１．５ｔｏｒｒ、基板温度はいずれも、１３０〜１７０℃とした。また、原料ガスとしては、ｉ型半導体層５を形成する際には水素とシランと用い、ｐ型半導体層６を形成する際には、水素とシランとジボランとを用いた。ｉ型半導体層５は５〜１０ｎｍの厚みに形成した。ｐ型半導体層６は、１０〜１５ｎｍの厚みに形成した。
【００９９】
反射防止層４としては、ＳｉＮ層を１００ｎｍの厚みに形成した。形成した。ＳｉＮ層は、ＰＥＣＶＤ法により、アンモニアと水素とシランとを原料ガスとして形成した。
【０１００】
ｉ型半導体層５へのビアホール１３の形成は、ビアホール１３の形成予定箇所に、リン酸やＫＯＨ等のアルカリ成分を含んだペーストを塗布して乾燥させることにより行った。
【０１０１】
第１シード層８および第２シード層１１としては、Ｎｉ層を０．３μｍの厚みに形成した。Ｎｉ層は、無電解メッキにより形成した。メッキ用の薬液としては、次亜リン酸Ｎｉを用い、薬液温度は、９０℃以下とした。
【０１０２】
第１裏面電極９および第２裏面電極１２としては、Ｃｕ電極を８０μｍの厚みに形成した。Ｃｕ電極の形成は、電解メッキにより行った。なお、電解メッキ後、接着強度向上のため１５０℃の温度で乾燥処理を行った。
【０１０３】
このようにして作製した太陽電池素子１００Ａについて、光照射時の電流−電圧特性を測定し、短絡電流Ｉsc、開放電圧Ｖoc、曲線因子ＦＦ、および変換効率ηを求めた。
【０１０４】
（実施例２）
実施例２として、第５の実施の形態に係る太陽電池素子１００Ｅを作製した。第１の実施の形態に係る太陽電池素子１００Ａと共通する製法で形成される構成要素については、実施例１と同様に形成した。ｉ型半導体層５とｐ型半導体層６とは、実施例１における両層の形成時と同じ装置条件で、連続的に形成した。反射層１４としては、Ａｇ層を５０ｎｍの厚みに形成した。反射層１４は、蒸着法やスパッタリング法により行った。
【０１０５】
このようにして作製した太陽電池素子１００Ｅについて、光照射時の電流−電圧特性を測定し、短絡電流Ｉsc、開放電圧Ｖoc、曲線因子ＦＦ、および変換効率ηを求めた。
【０１０６】
（比較例１）
比較例１としては、裏面側ドープ層３ｂを設けない態様で作製される太陽電池素子を設定した。具体的には、特許文献１に開示されている実施例を採用し、短絡電流Ｉsc、開放電圧Ｖoc、曲線因子ＦＦ、および変換効率ηを得た。
【０１０７】
（比較例２）
比較例２として、裏面側ドープ層３ｂを半導体基板１の裏面側全面に設けるようにしたほかは、実施例１と同様に太陽電池素子を作製し、短絡電流Ｉsc、開放電圧Ｖoc、曲線因子ＦＦ、および変換効率ηを得た。
【０１０８】
（実施例と比較例の比較）
上述した４種類の太陽電池素子（実施例１、２および比較例１、２）についての評価結果を表２に示す。なお、表２に示す値は、比較例１について得られた値を１．００として、規格化したものである。
【０１０９】
【表２】
2010123859.tif 000004
【０１１０】
表１は、実施例１および実施例２の双方において、比較例１および比較例２よりも高い変換効率ηが得られたことを示している。すなわち、本発明のような態様にて高濃度ドープ層を設けることで、高濃度ドープ層を全く形成しない場合（比較例１）や、ｐｎ接合を形成する半導体基板の裏面側においても全面に高濃度ドープ層を設ける場合（比較例２）よりも、高い変換効率が得られることが、確認された。
【図面の簡単な説明】
【０１１１】
【図１】第１の実施の形態に係る太陽電池素子１００Ａの断面構造を示す図である。
【図２】太陽電池素子１００Ａの裏面側を示す平面図である。
【図３】太陽電池素子１００Ａの製造行程を示す図である。
【図４】太陽電池素子１００Ａの製造方法を説明するための工程断面図である。
【図５】太陽電池素子１００Ａの製造方法を説明するための工程断面図である。
【図６】太陽電池素子１００Ａの製造方法を説明するための工程断面図である。
【図７】第２の実施の形態に係る太陽電池素子１００Ｂの断面構造を示す図である。
【図８】第３の実施の形態に係る太陽電池素子１００Ｃの断面構造を示す図である。
【図９】第４の実施の形態に係る太陽電池素子１００Ｄの断面構造を示す図である。
【図１０】第５の実施の形態に係る太陽電池素子１００Ｅの断面構造を示す図である。
【図１１】太陽電池素子１００Ｅの製造方法を説明するための工程断面図である。
【図１２】半導体基板１の受光面側の構造および反射防止層４の形成態様を示す断面模式図である。
【図１３】変形例に係る太陽電池素子１００Ｆの断面構造を示す図である。
【符号の説明】
【０１１２】
１  半導体基板
２  ｎ型導電層
３  ドープ層
３ａ  表面側ドープ層
３ｂ  裏面側ドープ層
３ｃ  第３ドープ層
４  反射防止層
５  ｉ型半導体層
６  ｐ型半導体層
７  ｐ型電極
８  第１シード層
９  第１裏面電極
１０  ｎ型電極
１１  第２シード層
１２  第２裏面電極
１３  ビアホール
１００Ａ〜１００Ｆ  太陽電池素子
【図１】
2010123859.tif 000005
【図２】
2010123859.tif 000006
【図３】
2010123859.tif 000007
【図４】
2010123859.tif 000008
【図５】
2010123859.tif 000009
【図６】
2010123859.tif 000010
【図７】
2010123859.tif 000011
【図８】
2010123859.tif 000012
【図９】
2010123859.tif 000013
【図１０】
2010123859.tif 000014
【図１１】
2010123859.tif 000015
【図１２】
2010123859.tif 000016
【図１３】
2010123859.tif 000017