(57)【要約】【課題】バンプにかかる応力を分散することにより、バンプ周辺でのクラックの進展、ひいては回路の断線や短絡を防止し、実装基板に実装した際の接続信頼性が向上した半導体装置を提供する。【解決手段】本発明に係る半導体装置１は、一面に電極２が形成された半導体基板１０と、前記半導体基板の一面上に配され、前記電極の少なくとも一部を露出する第一開口部１１ａを有する第一絶縁樹脂層１１と、前記第一絶縁樹脂層上に配され、前記第一開口部を通じて前記電極と電気的に接続された導電層１２と、前記導電層を覆うように配され、該導電層の少なくとも一部を露出する第二開口部１３ａを有する第二絶縁樹脂層１３と、前記第二開口部から露出した前記導電層上に配されたバンプ１４と、を備える。前記導電層のうち、前記バンプと接する領域は、平坦な中央域１２ａと、傾斜をなす外領域１２ｂとから構成され、前記傾斜は、前記中央域に向けて負の角度を有する。【選択図】図１
2010157544.tif 000002
【特許請求の範囲】
【請求項１】
一面に電極が形成された半導体基板と、
前記半導体基板の一面上に配され、前記電極の少なくとも一部を露出する第一開口部を有する第一絶縁樹脂層と、
前記第一絶縁樹脂層上に配され、前記第一開口部を通じて前記電極と電気的に接続された導電層と、
前記導電層を覆うように配され、該導電層の少なくとも一部を露出する第二開口部を有する第二絶縁樹脂層と、
前記第二開口部から露出した前記導電層上に配されたバンプと、を少なくとも備え、
前記導電層のうち、前記バンプと接する領域は、平坦な中央域と、傾斜をなす外領域とから構成され、
前記傾斜は、前記中央域に向けて負の角度を有することを特徴とする半導体装置。
【請求項２】
前記半導体基板又は前記第一絶縁樹脂層上に、前記傾斜に対応させて凸部を配したことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記導電層の端部は、前記凸部の前記電極とより離れた部位において、その上面を越えない位置にあることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記凸部は、平面視した際に略リング形状をなしていることを特徴とする請求項２又は３に記載の半導体装置。
【請求項５】
前記凸部は、平面視した際に、略リング形状をなすとともに、前記バンプの中心部と前記半導体基板の中心部とを結ぶ方向とは略垂直をなす方向に延びて配された２つ以上の構造体からなることを特徴とする請求項２又は３に記載の半導体装置。
【請求項６】
前記凸部は、前記第一絶縁樹脂層及び／又は前記第二絶縁樹脂層をなす材料よりも、ヤング率が小さい材料からなることを特徴とする請求項２乃至５のいずれかに記載の半導体装置。
【請求項７】
一面に電極が形成された半導体基板と、
前記半導体基板の一面上に配され、前記電極の少なくとも一部を露出する第一開口部を有する第一絶縁樹脂層と、
前記第一絶縁樹脂層上に配され、前記第一開口部を通じて前記電極と電気的に接続された導電層と、
前記導電層を覆うように配され、該導電層の少なくとも一部を露出する第二開口部を有する第二絶縁樹脂層と、
前記第二開口部から露出した前記導電層上に配されたバンプと、を少なくとも備え、
前記導電層のうち、前記バンプと接する領域は、平坦な中央域と、傾斜をなす外領域とから構成され、
前記傾斜は、前記中央域に向けて負の角度を有する半導体装置の製造方法であって、
フォトリソグラフィ、レーザー加工、又はＲＩＥを用いて、前記半導体基板又は前記第一絶縁樹脂層上に、前記傾斜に対応させて凸部を形成することを特徴とする半導体装置の製造方法。
【請求項８】
前記請求項１乃至６のいずれかに記載の半導体装置を備えたことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウエハレベルＣＳＰにおいて、接続信頼性を向上させた半導体装置及びその製造方法、並びにこの半導体装置を具備する電子機器に関する。
【背景技術】
【０００２】
近年広く普及している半導体パッケージ構造にＢＧＡ（ボールグリッドアレイ）がある。これは、パッケージの平坦な表面にはんだバンプと呼ばれる電極を二次元的に配置した構造を有しているため、従来のＤＩＰ（Dual inline Package）やＱＦＰ（Quad Flat Package）に比べて高密度な実装が可能となる。このため、ＢＧＡはコンピュータのＣＰＵやメモリなどのパッケージとして使われている。従来のＢＧＡタイプの半導体パッケージは、パッケージサイズがチップサイズよりも大きいが、なかでもパッケージをほとんどチップサイズに近い大きさにまで小型化したパッケージはＣＳＰ（チップサイズパッケージ）と呼ばれ、電子機器の小型軽量化に大きく貢献している。
【０００３】
これらＢＧＡタイプのパッケージは、回路を形成したシリコンウエハを切断し、その半導体チップをインターポーザと呼ばれる実装基板に搭載してパッケージを完成させるものであり、パターニングされたインターポーザが必要である上に、個々に半導体チップを個別にインターポーザに実装する工程が必要である。このため、専用の材料や製造装置を用いなければならず、コストが高くなるという欠点があった。
【０００４】
これに対し、一般的に「ウエハレベルＣＳＰ」と呼ばれる製法においては、例えば図８に示すように、一面に電極１０１を有するシリコンウエハ１０２上に、絶縁層１０３、再配線層１０４、封止層１０５、はんだバンプ１０６等を形成し、最終工程においてウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップ１００を得ることができる。パッケージ構造をウエハ上に一括形成するため、従来のようにインターポーザを必要とせず、またウエハ状態で加工するので専用の装置を必要としない。このため製造効率が高く、コスト面の不利は低減している。しかもウエハ全面にパッケージ加工を施した後にダイシングして個片化することから、個片化したチップそのものの大きさが、パッケージの施された半導体チップとなり、実装基板に対して最小投影面積を有する半導体チップを得ることが可能となる。また配線距離が従来のパッケージよりも短く、配線の寄生容量も小さい。これら優れた特徴は、現在急速に進んでいる実装の高密度化や情報処理速度の高速化が実現できるという点において非常に優位である（参考文献：日経マイクロデバイス  ２０００年２月号ｐ４２、２０００年３月号ｐ１２１、２０００年４月号ｐ１１４）。
【０００５】
しかしながら、実装基板に実装した半導体パッケージは、衝撃、振動など外部から機械的な歪による応力を受けるだけでなく、半導体パッケージと実装基板との熱膨張率の違いによって発生する熱応力を受ける。ウエハレベルＣＳＰなど、はんだバンプを介して実装基板と半導体チップとを電気的・機械的に接続する半導体パッケージでは、このはんだバンプの接合部に応力が最も集中しやすい。このため、このはんだバンプやその周辺ではクラックや剥離などの問題が発生し易く、最終的には回路の断線や短絡にいたって、デバイスが動作しなくなってしまうという問題が起こる。
【０００６】
このような問題を防ぐため、下記に挙げた手法よってバンプのクラック発生を抑制することが試みられている。
・バンプの外側を樹脂などで覆った構造（例えば、特許文献１参照）
・コアを内包するバンプを有する構造（例えば、特許文献２、特許文献３参照）
しかしながら、前者は樹脂層をウエハ全面に均一に形成するのが難しく、また基板に実装するためには樹脂層の一部を取り除いてバンプを露出させる作業が必要になる。後者はコアを作製した上にバンプを形成しなければならず、容易ではない。
【特許文献１】特開２００６−０６０２１９号公報
【特許文献２】特開２００６−２４５２９０号公報
【特許文献３】特開２００５−２９４４８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、このような従来の実情に鑑みて考案されたものであり、バンプにかかる応力を分散することにより、バンプ周辺でのクラックや剥離の進展、ひいては回路の断線や短絡を防止し、実装基板に実装した際の接続信頼性が向上した半導体装置を提供することを第一の目的とする。
また、本発明は、バンプにかかる応力を分散し、バンプ周辺でのクラックや剥離の進展、ひいては回路の断線や短絡を防止することができ、実装基板に実装したときの接続信頼性が向上した半導体装置を簡単なプロセスで安価に製造することが可能な、半導体装置の製造方法を提供することを第二の目的とする。
また、本発明は、実装基板に実装された半導体装置の接続信頼性に優れた電子装置を提供することを第三の目的とする。
【課題を解決するための手段】
【０００８】
本発明の請求項１に記載の半導体装置は、一面に電極が形成された半導体基板と、前記半導体基板の一面上に配され、前記電極の少なくとも一部を露出する第一開口部を有する第一絶縁樹脂層と、前記第一絶縁樹脂層上に配され、前記第一開口部を通じて前記電極と電気的に接続された導電層と、前記導電層を覆うように配され、該導電層の少なくとも一部を露出する第二開口部を有する第二絶縁樹脂層と、前記第二開口部から露出した前記導電層上に配されたバンプと、を少なくとも備え、前記導電層のうち、前記バンプと接する領域は、平坦な中央域と、傾斜をなす外領域とから構成され、前記傾斜は、前記中央域に向けて負の角度を有することを特徴とする。
本発明の請求項２に記載の半導体装置は、請求項１において、前記半導体基板又は前記第一絶縁樹脂層上に、前記傾斜に対応させて凸部を配したことを特徴とする。
本発明の請求項３に記載の半導体装置は、請求項２において、前記導電層の端部は、前記凸部の前記電極とより離れた部位において、その上面を越えない位置にあることを特徴とする。
本発明の請求項４に記載の半導体装置は、請求項２又は３において、前記凸部は、平面視した際に略リング形状をなしていることを特徴とする。
本発明の請求項５に記載の半導体装置は、請求項２又は３において、前記凸部は、平面視した際に、略リング形状をなすとともに、前記バンプの中心部と前記半導体基板の中心部とを結ぶ方向とは略垂直をなす方向に延びて配された２つ以上の構造体からなることを特徴とする。
本発明の請求項６に記載の半導体装置は、請求項２乃至５のいずれかにおいて、前記凸部は、前記第一絶縁樹脂層及び／又は前記第二絶縁樹脂層をなす材料よりも、ヤング率が小さい材料からなることを特徴とする。
本発明の請求項７に記載の半導体装置の製造方法は、一面に電極が形成された半導体基板と、前記半導体基板の一面上に配され、前記電極の少なくとも一部を露出する第一開口部を有する第一絶縁樹脂層と、前記第一絶縁樹脂層上に配され、前記第一開口部を通じて前記電極と電気的に接続された導電層と、前記導電層を覆うように配され、該導電層の少なくとも一部を露出する第二開口部を有する第二絶縁樹脂層と、前記第二開口部から露出した前記導電層上に配されたバンプと、を少なくとも備え、前記導電層のうち、前記バンプと接する領域は、平坦な中央域と、傾斜をなす外領域とから構成され、前記傾斜は、前記中央域に向けて負の角度を有する半導体装置の製造方法であって、フォトリソグラフィ、レーザー加工、又はＲＩＥを用いて、前記半導体基板又は前記第一絶縁樹脂層上に、前記傾斜に対応させて凸部を形成することを特徴とする。
本発明の請求項８に記載の電子装置は、前記請求項１乃至６のいずれかに記載の半導体装置を備えたことを特徴とする。
【発明の効果】
【０００９】
本発明では、前記導電層のうち、前記バンプと接する領域を、平坦な中央域と、傾斜をなす外領域とから構成し、前記傾斜は、前記中央域に向けて負の角度を有しているので、前記外領域（傾斜部分）では導電層が容易に変形することができ、バンプにかかる応力を分散できる。これにより、バンプ周辺でのクラックや剥離の進展、ひいては回路の断線や短絡を防止することができる。その結果、本発明では、実装基板に実装したときの接続信頼性が向上した半導体装置を提供することができる。
また、本発明では、フォトリソグラフィ、レーザー加工、又はＲＩＥを用いて、前記半導体基板又は前記第一絶縁樹脂層上に、前記傾斜に対応させて凸部を形成している。このようにして得られた半導体装置では、導電層のうち、バンプと接する領域が、平坦な中央域と、傾斜をなす外領域とから構成され、前記傾斜は、前記中央域に向けて負の角度を有するものとなる。そして前記外領域（傾斜部分）では導電層が容易に変形することができるので、バンプにかかる応力を分散できる。これによりバンプ周辺でのクラックや剥離の進展、ひいては回路の断線や短絡を防止することができる。その結果、本発明では、実装基板に実装したときの接続信頼性が向上した半導体装置を簡単なプロセスで安価に製造することが可能な、半導体装置の製造方法を提供することができる。
また、本発明では、回路の断線や短絡を防止することができ、実装基板に実装したときの接続信頼性に優れた半導体装置を備えているので、信頼性に優れた電子装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。
【００１１】
図１は、本発明の半導体装置の一構成例を模式的に示す断面図である。
この半導体装置１Ａ（１）は、一面１０ａに電極２が形成された半導体基板１０と、前記半導体基板１０上に配された凸部２０と、前記半導体基板１０の一面１０ａ上に配され、前記電極２の少なくとも一部を露出する第一開口部１１ａを有する第一絶縁樹脂層１１と、前記第一絶縁樹脂層１１上に配され、前記第一開口部１１ａを通じて前記電極２と電気的に接続された導電層１２と、前記導電層１２を覆うように配され、該導電層１２の少なくとも一部を露出する第二開口部１３ａを有する第二絶縁樹脂層１３と、前記第二開口部１３ａから露出した前記導電層１２上に配されたバンプ１４と、を少なくとも備える。
そして本発明の半導体装置１は、前記導電層１２のうち、前記バンプ１４と接する領域は、平坦な中央域１２ａと、傾斜をなす外領域１２ｂとから構成され、前記傾斜は、前記中央域１２ａに向けて負の角度を有することを特徴とする。
【００１２】
本発明では、前記導電層１２のうち、前記バンプ１４と接する領域を、平坦な中央域１２ａと、傾斜をなす外領域１２ｂとから構成し、前記傾斜は、前記中央域１２ａに向けて負の角度を有しているので、前記外領域１２ｂ（傾斜部分）では導電層１２が容易に変形することができ、バンプ１４にかかる応力を分散できる。これにより、バンプ１４周辺でのクラックや剥離の進展、ひいては回路の断線や短絡を防止することができる。その結果、本発明の半導体装置１は、実装基板に実装したときの接続信頼性が向上したものとなる。
【００１３】
半導体基板１０は、例えばシリコンやガリウム砒素等からなり、少なくとも表層が絶縁部（図示せず）をなす基材の一面１０ａ上に、例えば電極２としてＡｌパッドが設けられている。
【００１４】
凸部２０は、半導体基板１０上に、傾斜に対応して配される。これにより、該凸部２０の上側に配された導電層１２は、バンプ１４と接する領域が、平坦な中央域１２ａと、該中央域１２ａに向けて負の角度を有する傾斜をなす外領域１２ｂとから構成される。
また、図２は、図１に示す半導体装置１Ａ（１）において、凸部２０と導電層１２との位置関係を示す平面図である。図２に示すように、凸部２０は、平面視した際に略リング形状をなし、上面の内径は導電層１２がバンプ１４と接する領域の径よりも大きくなされている。なお、図２及び後掲する図７では、凸部２０の輪郭を点線で示している。
【００１５】
凸部２０は、第一絶縁樹脂層１１及び／又は第二絶縁樹脂層１３をなす材料よりも、ヤング率が小さい材料からなることが好ましい。また、凸部２０を構成する材料は、半導体基板１０や第一絶縁樹脂層１１に対する密着力が高く、ヤング率が０．１〜３．０ＧＰａのものがよい。このような材料として具体的には、例えばポリイミド樹脂やエポキシ樹脂、フェノール樹脂、シリコーン樹脂、ＡＢＳ樹脂などが挙げられる。
また、凸部２０の厚み（高さ）は１０〜１００μｍが好ましい。これにより、後述するように、凸部２０の上側に配される導電層１２において、バンプ１４と接する外領域１２ｂと中央域１２ａとの段差を１０μｍ以上とすることができる。
【００１６】
第一絶縁樹脂層１１は、前記半導体基板１０上に配され、前記電極２の少なくとも一部を露出する第一開口部１１ａを有する。
第一絶縁樹脂層１１は、絶縁性が高く、耐熱性・耐薬品性に優れ、機械的強度が強いものがよく、加えて熱膨張係数が５〜１００ｐｐｍ／℃であるものが好ましい。具体的には、例えばポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ＡＢＳ樹脂等などが挙げられる。
【００１７】
導電層１２は、前記第一絶縁樹脂層１１上に配され、第一開口部１１ａを通じて前記電極２と電気的に接続されている。
導電層１２は、電極２とバンプ１４とを電気的に接続する再配線層（アンダーパス）である。導電層１２の一端部は、第一絶縁樹脂層１１の第一開口部１１ａを通じて電極２と電気的に接続されている。また、導電層１２の他端部は、バンプ１４と電気的に接続されている。
【００１８】
導電層１２は電気導電性に優れ、耐熱性の高い材料からなる。このような材料としては、例えば銅や銀、ニッケルなどが挙げられる。あるいはこれらを主成分とした合金、あるいはこれらの積層構造でもかまわない。その中でも、電気抵抗率が低く、比較的安価な銅が好ましい。
また、導電層１２の厚さは１〜２０μｍであることが好ましい。
【００１９】
特に、本発明の半導体装置１では、導電層１２のうち、前記バンプ１４と接する領域を、平坦な中央域１２ａと、傾斜をなす外領域１２ｂとから構成し、前記傾斜は、前記中央域１２ａに向けて負の角度を有している。
上述したように、半導体基板１０上に凸部２０が配されているので、この凸部２０の上側に配された導電層１２は、バンプ１４と接する領域が、平坦な中央域１２ａと、該中央域１２ａに向けて負の角度を有する傾斜をなす外領域１２ｂとから構成される。
【００２０】
バンプ１４と接する外領域１２ｂが傾斜していることで、外領域１２ｂ（傾斜部分）では導電層１２が容易に変形することができる（図３参照）。これによりバンプ１４にかかる応力を分散でき、基板に実装したときの接続信頼性を向上させることができる。
また、図４に示すように、導電層１２とバンプ１４の界面には脆い金属間化合物３０が形成されてしまうが、バンプ１４と接する外領域１２ｂが傾斜しているので、クラックの進展する水平方向にはこの金属間化合物３０が存在せず、このため、従来構造よりもクラックが進展しにくく、電気的な特性が劣化しにくい。
【００２１】
また、前記導電層１２の端部は、前記凸部２０の前記電極２とより離れた部位において、その上面を越えない位置にある。これにより、図３に示すような変形が容易になる。すなわち、上面を越えた場合には、凸部２０を導電層１２が覆うことになり、凸部２０の柔軟性を阻害するので、本発明はこれを解消することができる。
【００２２】
導電層１２において、バンプ１４と接する外領域１２ｂと中央域１２ａとの段差は１０μｍ以上であることが好ましい。例えば、バンプ１４の主成分が錫(Ｓｎ)であり、バンプ１４と接合する導電層１２の表面が銅(Ｃｕ)である場合、その接合部にはＣｕ６Ｓｎ５やＣｕ３Ｓｎの金属間化合物が形成されやすい。これらの金属間化合物は脆いので、バンプ１４のクラックの進展経路にこれらがあるとクラックの進展が速い。そこで、導電層１２のバンプ１４と接している外領域１２ｂと中央部との段差は１０μｍ以上とすることで、金属間化合物が成長しても、それがクラックの進展する高さにまで到達しない。これによりクラックの進展をより確実に防止することができる。
【００２３】
第二絶縁樹脂層１３は、導電層１２を覆うように配され導電層１２を露出する第二開口部１３ａを有する。
第二絶縁樹脂層１３は、絶縁性が高く、耐熱性・耐薬品性に優れ、機械的強度が強いものがよく、加えてヤング率が０．１〜５ＧＰａのものが好ましい。このような材料としては、例えば具体的には、ポリイミド樹脂やエポキシ樹脂、フェノール樹脂、シリコーン樹脂、ＡＢＳ樹脂などが挙げられる。
また、第二絶縁樹脂層１３の厚みは５〜１００μｍであることが好ましい。
【００２４】
バンプ１４は、例えばはんだからなり、前記第二開口部１３ａから露出した前記導電層１２上に配される。
はんだは鉛を含む組成であっても、含まない組成であってもかまわない。鉛を含まない組成としては、錫を主成分として、銀、銅、インジウム、亜鉛、ビスマスの元素のうち少なくともひとつを含む組成が好ましい。
特に、本発明の半導体装置１では、上述したように導電層１２のバンプ１４と接する中央域１２ａが凹んだ形状のため、バンプ１４が位置ズレしにくく、形成が容易である。また、導電層１２の中央域１２ａが凹んだ形状であることで、導電層１２とバンプ１４の界面にボイドがあったとしてもクラックの進展には影響しないので、材料の選択性や製造条件の幅が広がる。
【００２５】
次に、このような半導体装置１の製造方法について説明する。
図５は、本発明の半導体装置の製造方法の一例を工程順に示す断面図である。
本発明の半導体装置の製造方法は、フォトリソグラフィ、レーザー加工、又はＲＩＥを用いて、前記半導体基板１０又は前記第一絶縁樹脂層１１上に、前記傾斜に対応させて凸部２０を形成することを特徴とする。
【００２６】
本発明では、フォトリソグラフィ、レーザー加工、又はＲＩＥを用いて、前記半導体基板１０又は前記第一絶縁樹脂層１１上に、傾斜に対応させて凸部２０を形成している。このようにして得られた半導体装置１では、導電層１２のうち、バンプ１４と接する領域が、平坦な中央域１２ａと、傾斜をなす外領域１２ｂとから構成され、前記傾斜は、前記中央域１２ａに向けて負の角度を有するものとなる。そして前記外領域１２ｂ（傾斜部分）では導電層１２が容易に変形することができるので、バンプ１４にかかる応力を分散できる。これによりバンプ１４周辺でのクラックの進展、ひいては回路の断線や短絡を防止することができる。その結果、本発明では、実装基板に実装したときの接続信頼性が向上した半導体装置を簡単なプロセスで安価に製造することが可能となる。
以下、各工程ごとに説明する。
【００２７】
（１）まず、図５（ａ）に示すように、半導体基板１０上に、凸部２０を形成する。
凸部２０の形成方法は、感光性樹脂を用い、ドライフィルムをラミネートするか、あるいはワニスをスピンコート法やスクリーン印刷法、スプレーコート法で塗布した後、フォトリソグラフィにてパターニングする。あるいは、非感光性樹脂を用いて、スクリーン印刷法あるいはディスペンス法でパターニングしてもよい。
【００２８】
（２）次に、図５（ｂ）に示すように、半導体基板１０の一面１０ａ上に第一絶縁樹脂層１１を形成する。
第一絶縁樹脂層１１は感光性樹脂を用い、ドライフィルムをラミネートするか、あるいはワニスをスピンコート法やスクリーン印刷法を用いて塗布することにより形成される。また、第一開口部１１ａは、例えばフォトリソグラフィ技術を利用したパターニング、または、非感光性樹脂をウエハ全面に形成した後、レーザーやＲＩＥでパターニングすることなどにより形成することができる。
【００２９】
（３）次に、図５（ｃ）に示すように、第一絶縁樹脂層１１上に、導電層１２を形成する。
導電層１２の形成手法には、アディティブ法、セミアディティブ法、サブトラクティブ法、リフトオフ法などがあるが、なかでも微細配線が容易に形成できるセミアディティブ法がより好ましい。
セミアディティブ法の場合、導電層１２は密着部と導電部からなる。
【００３０】
密着部は、導電層１２と半導体基板１０との密着性を確保し、かつ導電層１２を容易に形成するために設けられる。さらには半導体基板１０の電極２と導電部との間のマイグレーションを抑制する役割も担っている。
密着部は蒸着、スパッタ、ＣＶＤなどにより半導体基板１０の一面１０ａ上に形成する。その材料は、クロム、チタン、タングステン、チタン−タングステン、銅、ニッケルなどの金属が好ましく、これらの積層構造がより好ましい。
【００３１】
次に、密着部の上にパターニングされたレジストを形成する。レジストはドライフィルムをラミネートするか、あるいはワニスをスピンコート法やスクリーン印刷法を用いて塗布した後、フォトリソグラフィにてパターニングする。
次に導電部を電解めっき法にて形成する。その材料は、電気導電性に優れ、耐熱性の高い金属がよく、例えば銅や銀、ニッケルなどが好ましい。あるいはこれらを主成分とした合金、あるいはこれらの積層構造でもかまわない。その中でも、電気抵抗率が低く、比較的安価な銅が最も好ましい。導電部の厚さは１〜２０μｍが好ましい。レジストを除去し、密着部の不要部分をウェットエッチングやドライエッチングなどで除去する。
【００３２】
導電層１２の表面が銅の場合、銅がはんだの成分の一つである錫に固溶しやく容易に金属間化合物を形成するので、これを防ぐため、バンプ１４が配される導電層１２の表面に無電解めっき法を用いて、ニッケル、金、パラジウムのうち少なくとも１つの元素を含む層を形成してもよい。
半導体基板１０上に凸部２０が形成されているので、この凸部２０の上側に形成された導電層１２は、バンプ１４と接する領域が、平坦な中央域１２ａと、該中央域１２ａに向けて負の角度を有する傾斜をなす外領域１２ｂとから構成されたものとなる。
【００３３】
（４）次に、図５（ｄ）に示すように、導電層１２を覆うように第二絶縁樹脂層１３を形成する。
第二絶縁樹脂層１３は感光性樹脂を用い、ドライフィルムをラミネートするか、あるいはワニスをスピンコート法やスクリーン印刷法を用いて塗布することにより形成される。また、第二開口部１３ａは、例えばフォトリソグラフィ技術を利用したパターニング、または、非感光性樹脂をウエハ全面に形成した後、レーザーやＲＩＥでパターニングすることなどにより形成することができる。
【００３４】
（５）次に、図５（ｅ）に示すように、第二開口部１３ａから露出した導電層１２上に、バンプ１４を形成する。
バンプ１４は、はんだボール搭載法、電解はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等により形成することができる。
【００３５】
このとき、本発明では、導電層１２のバンプ１４と接する中央域１２ａが凹んだ形状のため、バンプ１４が位置ズレしにくく、形成が容易である。また、導電層１２の中央域１２ａが凹んだ形状であることで、導電層１２とバンプ１４の界面にボイドがあったとしてもクラックの進展には影響しないので、材料の選択性や製造条件の幅が広がる。
以上の工程により、図１に示したような半導体装置１Ａ（１）が得られる。
【００３６】
＜第二実施形態＞
次に、本発明の半導体装置の第二実施形態について説明する。
図６は、本実施形態の半導体装置１Ｂ（１）の一例を示す断面図である。
なお、以下の説明では、上述した第一実施形態と異なる部分について主に説明し、同様の部分についてはその説明は省略する。
上述した第一実施形態では、半導体基板１０上に凸部２０を形成していたが、本実施形態では、第一絶縁樹脂層１１上に、傾斜に対応させて凸部２０を配した。
【００３７】
第一実施形態の場合よりも、バンプ１４と接合している導電層１２が容易に変形できるよう、よりヤング率の低い凸部２０を第一絶縁樹脂層１１の上に形成し、導電層１２に直接接着させた。これにより、バンプ１４にかかる応力をより効果的に分散することができる。その結果、この半導体装置１Ｂ（１）は、実装基板に実装したときの接続信頼性がより向上する。
【００３８】
第一絶縁樹脂層１１上に凸部２０を形成する際、凸部２０の側面をなだらかな傾斜にするため、感光性樹脂を改良して、露光された箇所と露光されていない個所における現像液への溶解速度の差を小さくし、さらに現像時間を長くすることが好ましい。また、非感光性樹脂を用いる場合は、濡れ広がり性を改善したものを選定することが好ましい。
【００３９】
＜第三実施形態＞
次に、本発明の半導体装置の第三実施形態について説明する。
図７は、本実施形態の半導体装置１Ｃ（１）の一例を示す図であり、半導体装置１Ｃ（１）において、凸部２０と導電層１２との位置関係を示す平面図である。
なお、以下の説明では、上述した第一実施形態と異なる部分について主に説明し、同様の部分についてはその説明は省略する。
この半導体装置１Ｃ（１）では、前記凸部２０は、平面視した際に、略リング形状をなすとともに、前記バンプ１４の中心部と前記半導体基板１０の中心部とを結ぶ方向とは略垂直をなす方向に延びて配された２つ以上の構造体２０ａ、２０ｂからなる。
【００４０】
上述した第一実施形態では、凸部２０を略リング形状に配したため、該凸部２０がなす突起の上を越えて導電層１２を形成しなければならず、作製が難しい。そこで、本実施形態では、凸部２０をチップ中心方向に対して略垂直をなす複数（ここでは２つ）の円弧状の構造体２０ａ、２０ｂに分割し、導電層１２は構造体２０ａ、２０ｂの間を通して配することで、導電層１２をより簡単に形成できるようになる。また、バンプ１４に加わる応力はチップ中心方向に平行であるため、この形状にしても、バンプ１４にかかる応力を分散し、クラックの進展を防止する効果は十分に維持できる。
【００４１】
本発明は、上述したような半導体装置１を用いた電子装置にも適用することができる。
本発明は、たとえば携帯電話やデジタルカメラ、ノートパソコンなど、小型で高密度な電子部品を必要とする電子装置に適用できる。また、ウエハレベルＣＳＰに限らず、バンプを介して接続されるＢＧＡパッケージ全般、あるいはフリップチップにも適用できる。
【００４２】
以上、本発明の半導体装置及びその製造方法並びに電子機器について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
【産業上の利用可能性】
【００４３】
本発明は、半導体装置及びその製造方法並びに電子機器に広く適用可能である。
【図面の簡単な説明】
【００４４】
【図１】本発明に係る半導体装置の一例を示す断面図。
【図２】図１に示す半導体装置において、凸部と導電層との位置関係を示す平面図。
【図３】導電部及びバンプの部分を拡大して示す断面図。
【図４】導電部及びバンプの部分を拡大して示す断面図。
【図５】本発明に係る半導体装置の製造方法の一例を工程順に示す断面図。
【図６】本発明に係る半導体装置の他の一例を示す断面図。
【図７】本発明に係る半導体装置の他の一例を示す図であり、凸部と導電層との位置関係を示す平面図。
【図８】従来の半導体装置の一例を示す断面図。
【符号の説明】
【００４５】
１（１Ａ、１Ｂ、１Ｃ）  半導体装置、２  電極、１０  半導体基板、１１  第一絶縁樹脂層、１１ａ  第一開口部、１２  導電層、１２ａ  中央域、１２ｂ  外領域、１３  第二絶縁樹脂層、１３ａ  第二開口部、１４  バンプ、２０  凸部、２０ａ、２０ｂ  構造体。
【図１】
2010157544.tif 000003
【図２】
2010157544.tif 000004
【図３】
2010157544.tif 000005
【図４】
2010157544.tif 000006
【図５】
2010157544.tif 000007
【図６】
2010157544.tif 000008
【図７】
2010157544.tif 000009
【図８】
2010157544.tif 000010