(57)【要約】【課題】バイアスに使用される半導体素子のインピーダンスの温度変化を低減するバイアス回路を提供する。【解決手段】電圧発生回路１０２、電圧発生回路１０２の出力端子１０２ａにアノードが接続され、マイク素子１００からアンプ回路１０３への入力端子１０１にカソードが接続されるダイオード素子１０５ａ、電圧発生回路１０２の出力端子１０２ｂにカソードが接続され、入力端子１０１にアノードが接続されるダイオード素子１０５ｂによって入力端子１０１をバイアスするバイアス回路を構成し、出力端子１０２ａ、１０２ｂから出力される電圧の差は、温度の上昇に対応して低下する。【選択図】  図１
2010233102.tif 000002
【特許請求の範囲】
【請求項１】
信号線をバイアスするバイアス回路であって、
電圧源と、
前記電圧源の第１出力端子にアノードが接続され、前記信号線にカソードが接続される第１半導体素子と、前記電圧源の第２出力端子にカソードが接続され、前記信号線にアノードが接続される第２半導体素子と、を備え、
前記第１出力端子から出力される第１電圧から、前記第２出力端子から出力される第２電圧を引いた差の電圧は、
前記電圧源が置かれる環境温度の上昇に対応して低下することを特徴とするバイアス回路。
【請求項２】
前記第１電圧が環境温度に応じて変化する割合と、前記第２電圧が環境温度に応じて変化する割合との差が環境温度によらず一定の値を有することを特徴とする請求項１に記載のバイアス回路。
【請求項３】
前記第１電圧が環境温度に応じて変化する割合と、前記第２電圧が環境温度に応じて変化する割合との差は、前記信号線をバイアスする前記第１半導体素子、前記第２半導体素子のインピーダンスの環境温度による変化を抑えるように設定されることを特徴とする請求項２に記載のバイアス回路。
【請求項４】
前記第１ダイオード素子、前記第２半導体素子が、Ｐ型半導体とＮ型半導体とを接合して構成される素子であることを特徴とする請求項１から３のいずれか１項に記載のバイアス回路。
【請求項５】
前記第１ダイオード素子、前記第２半導体素子が、ゲートとドレインとが接続された電界効果型トランジスタであることを特徴とする請求項１から３のいずれか１項に記載のバイアス回路。
【請求項６】
マイク素子から増幅器へ信号を入力する信号線と、当該信号線をバイアスするバイアス回路と、を含むマイク回路であって、
前記バイアス回路は、
電圧源と、
前記電圧源の第１出力端子にアノードが接続され、前記信号線にカソードが接続される第１半導体素子と、前記電圧源の第２出力端子にカソードが接続され、前記信号線にアノードが接続される第２半導体素子と、を備え、
前記第１出力端子から出力される第１電圧から、前記第２出力端子から出力される第２電圧を引いた差の電圧は、
前記電圧源が置かれる環境温度の上昇に対応して低下することを特徴とするマイク回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイアス回路、マイク回路に関する。
【背景技術】
【０００２】
エレクトレットコンデンサマイク等のデジタルマイク、あるいはＭＥＭＳ（Micro Electro Mechanical Systems）マイク等のシリコンマイクの回路には、マイク素子と呼ばれる回路素子が用いられる。マイク素子は、一般的に有効静電容量が小さいために、信号を増幅する必要がある。この増幅には、インピーダンス変換回路が用いられる。また、マイク素子とアンプ回路としてのインピーダンス変換回路を接続する信号線を高いインピーダンスでバイアスするバイアス回路が必要である。
【０００３】
図１２は、従来技術のバイアス回路を説明するための図である。図１２に示したバイアス回路では、マイクロ素子であるマイクロカプセル１とインピーダンス変換回路５とを接続する信号線が、抵抗素子３によってバイアスされている。しかし、このような抵抗素子を使ってバイアスする場合、抵抗素子３に特殊で大型の抵抗素子を用いる必要がある。このため、図１２に示したバイアス回路を半導体基板上に集積した場合、数十ギガオームの抵抗を得るためシリコン面積が大きくなって、しかも寄生容量のためにゲインの低下や周波数応答の劣化が発生する。
【０００４】
上記した従来技術の欠点を解消するため、図１３に示した回路では、ＰＮ接合素子１１ａ、１１ｂをその極性を逆にして並列に接続した並列回路１０を使ってマイクロカプセル１とインピーダンス変換回路５とを接続する信号線をバイアスする。図１３に示した回路は、図１２に示した回路よりも、コストや回路のスペースの点で好ましい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−１８２０９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、図１３に示したＰＮ接合素子１１ａ、１１ｂのインピーダンス（以下本明細書では素子インピーダンス）は、置かれた環境の環境温度（以下、単に温度とも記す）の変化によって大きく変化する。ダイオードの端子間電圧と素子インピーダンスの関係を、図１４にグラフとして示す。図１４に示したグラフの縦軸は素子インピーダンスを対数で示し、横軸はダイオードの端子間電圧を示している。図１４のグラフによれば、温度が低温であるほど素子インピーダンスは高く、高温であるほど素子インピーダンスは低くなる。
【０００７】
図１４のように、ＰＮ接合素子１１ａ、１１ｂを、極性を逆にして並列に接続した並列回路１０をバイアス電源２に接続した場合、インピーダンス変換回路５の入力端子のインピーダンス（本明細書では入力インピーダンスと記す）は、図１５のように、温度によって大きく変化すると共に、温度によらず所定の電圧を中心にして図のように左右対称になる。
【０００８】
より具体的には、例えば、環境温度が室温（２５℃）から高温（８５℃）にまで変化した場合、入力インピーダンスは１／１０倍〜１／１００倍小さくなる。素子インピーダンスの変化により、入力インピーダンスが変化する。このため、従来技術では、マイク素子の有効静電容量とインピーダンス変換回路５の入力インピーダンスで作られる信号通過特性が著しく変化する。
【０００９】
すなわち、例えば室温で１０Ｈｚ以上の信号を通過できるよう入力インピーダンスを設定したにも関わらず、高温では１／１００倍の１０００Ｈｚ以上の信号しか通過させることができなくなる。
本発明は、このような点に鑑みてなされたものであって、入力インピーダンスの温度による変化を低減することができるバイアス回路、及びこのようなバイアス回路を使用して通過信号周波数の温度変化を抑えるマイク回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
以上の課題を解決するため、本発明の請求項１に記載のバイアス回路は、信号線をバイアスするバイアス回路であって、電圧源と、前記電圧源の第１出力端子にアノードが接続され、前記信号線にカソードが接続される第１半導体素子と、前記電圧源の第２出力端子にカソードが接続され、前記信号線にアノードが接続される第２半導体素子と、を備え、前記第１出力端子から出力される第１電圧から、前記第２出力端子から出力される第２電圧を引いた差の電圧は、前記電圧源が置かれる環境温度の上昇に対応して低下することを特徴とする。
【００１１】
本発明の請求項２に記載のバイアス回路は、請求項１の発明において、前記第１電圧が環境温度に応じて変化する割合と、前記第２電圧が環境温度に応じて変化する割合との差が環境温度によらず一定の値を有することを特徴とする。
本発明の請求項３に記載のバイアス回路は、請求項２において、前記第１電圧が環境温度に応じて変化する割合と、前記第２電圧が環境温度に応じて変化する割合との差が、前記信号線をバイアスする前記第１半導体素子、前記第２半導体素子のインピーダンスの環境温度による変化を抑えるように設定されることを特徴とする。
【００１２】
本発明の請求項４に記載のバイアス回路は、請求項１から３のいずれか１項において、前記第１ダイオード素子、前記第２半導体素子が、Ｐ型半導体とＮ型半導体とを接合して構成される素子であることを特徴とする。
本発明の請求項５に記載のバイアス回路は、請求項１から３のいずれか１項において、前記第１ダイオード素子、前記第２半導体素子が、ゲートとドレインとが接続された電界効果型トランジスタであることを特徴とする。
【００１３】
本発明の請求項６に記載のマイク回路は、マイク素子から増幅器へ信号を入力する信号線と、当該信号線をバイアスするバイアス回路と、を含むマイク回路であって、前記バイアス回路が、電圧源と、前記電圧源の第１出力端子にアノードが接続され、前記信号線にカソードが接続される第１半導体素子と、前記電圧源の第２出力端子にカソードが接続され、前記信号線にアノードが接続される第２半導体素子と、を備え、前記第１出力端子から出力される第１電圧から、前記第２出力端子から出力される第２電圧を引いた差の電圧は、前記電圧源が置かれる環境温度の上昇に対応して低下することを特徴とする。
【発明の効果】
【００１４】
請求項１に記載の発明は、第１電圧と第２の差の電圧が環境温度の変化に対して負の値になっているため、第１半導体素子、第２半導体素子のインピーダンスの環境温度の変化による変化、ひいては信号線がバイアスされるインピーダンスの環境温度による変化を緩和するバイアス回路を提供することができる。
請求項２に記載の発明は、第１電圧が環境温度に応じて変化する割合と、第２電圧が環境温度に応じて変化する割合との差が環境温度によらず一定の値を有するため、環境温度の上昇に対応して一定の割合で低下する電圧を信号線に印加することができる。このため、広い環境温度範囲において信号線が第１半導体素子、第２半導体素子によりバイアスされるインピーダンスが環境温度の変化によって変化することを緩和することができる。
【００１５】
請求項３に記載の発明は、信号線が第１半導体素子、第２半導体素子によりバイアスされるインピーダンスが環境温度の変化によって変化することをより効率的に緩和することができる。
請求項４に記載の発明は、ＰＮジャンクションを使った接合型素子を使って本発明のバイアス回路を実現することができる。
請求項５に記載の発明は、ゲートとドレインとが接続された電界効果型トランジスタを使って本発明のバイアス回路を実現することができる。
請求項６に記載のマイク回路は、第１半導体素子、第２半導体素子のインピーダンスの環境温度の変化による変化、ひいては信号線がバイアスされるインピーダンスの温度による変化を緩和するバイアス回路を用いたマイク回路を提供することができる。このため、通過信号周波数の環境温度による変化を抑えるマイク回路を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態１のバイアス回路が適用されるマイク回路を示した図である。
【図２】図１に示した電圧発生回路の構成を例示した図である。
【図３】図１に示した実施形態１の電圧Ｖ1、Ｖ2、Ｖ3と温度との関係を示した図である。
【図４】本発明の実施形態１の効果を説明するための図である。
【図５】本発明の図１に示したアンプ回路の具体的な構成を例示した図である。
【図６】本発明の実施形態２の電圧発生回路を説明するための図である。
【図７】図１に示した実施形態２の電圧Ｖ1、Ｖ2、Ｖ3と温度との関係を示した図である。
【図８】本発明の実施形態２の効果を説明するための図である。
【図９】本発明の実施形態の他のオペアンプ回路を例示した図である。
【図１０】本発明の実施形態の他のオペアンプ回路を例示した図である。
【図１１】本発明の実施形態の半導体素子の他の例を示した図である。
【図１２】従来技術のバイアス回路を説明するための図である。
【図１３】従来技術のバイアス回路を説明するための図である。
【図１４】ダイオードの端子間電圧と素子インピーダンスの関係を説明するための図である。
【図１５】従来技術の入力インピーダンスを説明するための図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態１、実施形態２を説明する。
（実施形態１）
図１は、本発明の実施形態１のバイアス回路が適用されるマイク回路を示している。図１のマイク回路は、ＭＥＭＳマイク等のシリコンマイクの回路であって、マイク素子１００と、アンプ回路１０３とを接続する信号線をバイアスするバイアス回路１０５を備えている。実施形態１では、バイアス回路１０５によってバイアスされる信号線を、アンプ回路１０３の入力端子１０１、あるいは単に入力端子１０１と記す。
【００１８】
アンプ回路１０３は、入力端子１０１から高い入力インピーダンスを有する入力信号を受けて、出力端子１０４に低いインピーダンスの出力信号を出力する。
バイアス回路１０５は、電圧発生回路１０２と、ダイオード素子１０５ａ、ダイオード素子１０５ｂを備えている。ダイオード素子１０５ａのマイナス側電極（陰極、カソード）はアンプ回路１０３の入力端子１０１に接続される。また、プラス側電極（陽極、アノード）が電圧発生回路１０２の電圧Ｖ1の出力端子１０２ａに接続される。ダイオード素子１０５ｂのプラス側電極（陽極、アノード）はアンプ回路１０３の入力端子１０１に接続される。マイナス側電極（陰極、カソード）は電圧発生回路１０２の電圧Ｖ2の出力端子１０２ｂに接続される。
【００１９】
電圧発生回路１０２では、電圧Ｖ1と電圧Ｖ2の差（Ｖ1−Ｖ2）が、環境温度（以下、単に温度とも記す）の上昇に応じて低下する特性（以下負の温度特性とも記す）を有する電圧となるように電圧Ｖ1、Ｖ2が設定される。動的なＡＣ電圧が印加されていない状態の入力端子１０１の電圧はＶ3となる。電圧Ｖ3は、電圧Ｖ1、Ｖ2とマイク素子１００のコンデンサとのバランスによって保たれる平衡状態における入力端子１０１の電圧である（ダイオード素子１０５ａ、１０５ｂが同形状であれば、電圧Ｖ3はＶ1とＶ2との平均値となる）。以降、実施形態１では、電圧Ｖ3を平衡電圧とも記すものとする。
【００２０】
前記したように、ダイオード素子１０５ａ、１０５ｂの端子間にかかる素子インピーダンスは、低温で高くなり、高温で低くなる。このため、図１のように、バイアス回路１０５にダイオード素子１０５ａ、１０５ｂを用いた場合、ダイオード素子１０５ａ、１０５ｂの素子インピーダンスが温度によって変化し、結果的にアンプ回路１０３の入力インピーダンスが変化してマイク回路の信号通過特性が変化してしまう。
【００２１】
実施形態１は、入力インピーダンスの温度による変化は素子インピーダンスの温度による変化に依存するから、入力端子１０１に接続されるダイオード素子の端子間電圧を素子インピーダンスの温度依存に合わせて変化させることにより、入力インピーダンスの温度による変化を抑える、あるいは打ち消すものとする。
なお、実施形態１では、ダイオード素子１０５ａ、１０５ｂの端子間にかかる電圧を−２ｍＶ／℃に制御することにより、素子インピーダンスの温度依存性を完全に打ち消すことができるものとして以下の説明を行う。
【００２２】
図２は、図１に示した電圧発生回路１０２の構成を例示した図である。図２に示した電圧発生回路は、ダイオード素子２０１に対して順方向に一定の値の電流Ｉ1を注入することによって電圧Ｖ1を発生する。また、電圧発生回路は、抵抗素子２０２に対して一定の値の電流Ｉ2を注入することによって電圧Ｖ2を発生している。
ダイオード素子２０１は、Ｎ型半導体基板領域（Ｎウェル領域）にＰ+タイプのイオン拡散を行って形成されたＰＮジャンクション（面積１００μｍ2）のダイオード素子である。実施形態１では、電圧Ｖ1の値は室温（２５℃）で０．６Ｖであり、−２ｍＶ／℃という負の傾きを持っている。抵抗素子２０２は、６０ｋΩの抵抗値を持ったポリシリコンで形成されている。Ｖ2の値は室温（２５℃）で０．６Ｖであり、温度に無関係に一定である。
【００２３】
図３は、電圧Ｖ1、Ｖ2、Ｖ3と温度との関係を示した図である。実施形態１では、電圧Ｖ3は常に電圧Ｖ1、電圧Ｖ2の中間の値になる。また、電圧Ｖ1が−２ｍＶ／℃という傾きを持っていて、電圧Ｖ2が温度によらず一定であることから、電圧Ｖ3を基準にすれば、電圧Ｖ1はダイオード素子の順方向に−１ｍＶ／℃の傾きを持ち、電圧Ｖ2もダイオード素子の順方向に−１ｍＶ／℃の傾きを持つことになる。
【００２４】
このような実施形態１によれば、入力端子１０１に印加される電圧を−１ｍＶ／℃に制御することができる。このため、入力端子１０１に印加される電圧を正確に−２ｍＶ／℃に制御することはできないものの、入力インピーダンスの温度依存性を低減することが可能になる。
なお、ダイオード素子は、低温時に正方向の端子間電圧がかかりやすくなり、高温時に負方向の端子間電圧がかかりやすくなる。実施形態１では、回路が通常使用される室温近くで両者が交差する２つの電圧値を、各々電圧Ｖ1、電圧Ｖ2に設定する。
【００２５】
図４は、このような実施形態１の効果を説明するための図であって、縦軸に平衡電圧Ｖ3を基準にした場合の入力端子１０１の電圧を、縦軸にアンプ回路の入力インピーダンスを示している。３つのインピーダンスを示す曲線は、各々環境温度が低温、室温、高温の条件についての値を示している。図４によれば、低温時、室温時、高温時の入力インピーダンスの差が図１５の場合（すなわち２つのダイオード素子に印加される電圧の差を０ｍＶに保つ場合）よりも小さくなっていることが明らかである。
図５は、図１に示したアンプ回路１０３の具体的な構成を例示した図である。図５に示したアンプ回路は、Ｐ型ＭＯＳトランジスタ素子５０１によるソースフォロアとしてバッファリングするものであることができる。
【００２６】
（実施形態２）
次に、本発明の実施形態２について説明する。
実施形態２は、図１に示した電圧発生回路１０２の構成が実施形態１と相違する。このため、実施形態１と同一の構成については図示及び説明を省くものとする。
図６は、実施形態２の電圧発生回路を説明するための図である。図６に示した電圧発生回路は、直列に接続されたダイオード素子６０１、６０２に対して一定の値（０．１μＡ）の電流Ｉ3を注入することによって電圧Ｖ1を発生する。また、電圧発生回路は、ダイオード素子６０３に対して一定の値（１０μＡ）の電流Ｉ4を注入することによって電圧Ｖ2を発生している。
【００２７】
ダイオード素子６０１、６０２は、それぞれ独立した基板に形成されたＮ型半導体基板領域（Ｎウェル領域）にＰ+タイプのイオン拡散を行って形成されたＰＮジャンクション（面積６００００μｍ2）のダイオード素子である。ダイオード素子６０１、６０２で発生する電圧は、それぞれが室温（２５℃）で０．３Ｖ、−３ｍＶ／℃の負の傾きを持っている。ダイオード素子６０１、６０２は直列に接続されているから、電圧Ｖ1は室温（２５℃）で０．６Ｖ、−６ｍＶ／℃の負の傾きを持っている。
【００２８】
ダイオード素子６０３は、１００μｍ2の素子面積を有している。電圧Ｖ2は室温（２５℃）で０．６Ｖ、−２ｍＶ／℃の負の傾きを持っている。このような負の温度特性を有する電圧Ｖ1、Ｖ2でダイオード素子１０５ａ、１０５ｂを介して図１に示した入力端子１０１をバイアスすると、１０５ａと１０５ｂが同形状のダイオード素子であれば、動的なＡＣ電圧が印加されていない状態の入力端子１０１の電圧は電圧Ｖ1、Ｖ2の中間の電圧Ｖ3となる。
【００２９】
図７は、実施形態２の電圧Ｖ1、Ｖ2、Ｖ3と温度との関係を示した図である。電圧Ｖ3は常に電圧Ｖ1、電圧Ｖ2の中間の値になる。また、電圧Ｖ1が−６ｍＶ／℃という傾きを持っていて、電圧Ｖ2が−２ｍＶ／℃という傾きを持っていることから、電圧Ｖ3を基準にすれば、電圧Ｖ1はダイオード素子の順方向に−２ｍＶ／℃の傾きを持ち、電圧Ｖ2もダイオード素子の順方向に−２ｍＶ／℃の傾きを持つことになる。
【００３０】
このような実施形態２によれば、ダイオード素子１０５ａ、１０５ｂの端子間にかかる電圧を正確に−２ｍＶ／℃に制御することができる。
図８は、このような実施形態２の効果を説明するための図であって、横軸に平衡電圧Ｖ3を基準にした場合の入力端子１０１の電圧を、縦軸に入力インピーダンスを示している。図８によれば、低温時、室温時、高温時の入力インピーダンスが温度によらず一致していることが分かる。
【００３１】
（変形例）
なお、以上述べた本発明の実施形態１、実施形態２は、いずれも以上述べた構成に限定されるものではない。例えば、電圧発生回路は、定電流源を使ってダイオード素子に電流を供給する構成に限定されるものではない。例えば、電源と抵抗素子を使っても同様に電流を供給することができる。
また、実施形態１、実施形態２のバイアス回路は、図２、図６に示したＶ1とＶ2の電位差の温度に対応する変化が負の傾きを持つように変化するものであればよい。そして、このような構成を実現するにあたり、バイアス回路を構成するダイオード素子の段数は任意の数とする。また、図２に示したダイオード素子２０１、２０２、図６に示したダイオード素子６０１〜６０３間の任意の位置に抵抗素子を挿入してもよい。さらに、挿入された抵抗素子の任意の位置からのＶ1、Ｖ2を出力するものであってもよい。
【００３２】
また、図１に示したアンプ回路１０３は、図５に示した構成に限定されるものでなく、例えば、図９に示すオペアンプを用いて構成されるボルテージフォロア回路であってもよい。さらに、図１０に示すようオペアンプと抵抗素子を用いて出力信号に電圧ゲインを加える回路であってもよい。
また、図１に示したダイオード素子１０５ａ、１０５ｂは、ＰＮ接合型のダイオード素子に限定されるものでなく、図１１に示す電界効果型トランジスタであってもよい。なお、電界効果型トランジスタを使用する場合、ゲート端子とドレイン端子とが接続された構成とする。
【００３３】
また、実施形態１、実施形態２では、本発明のバイアス回路をマイク素子から増幅器（アンプ回路）へ信号を入力する入力端子をバイアスするものとしたが、本発明の実施形態はこのような例に限定されるものではない。つまり、本発明の実施形態のバイアス回路は、どのような信号線をバイアスするものであってもよい。
【００３４】
他の信号線の例としては、例えば、半導体素子の内部の信号線であってもよく、半導体の内外を接続するための入力端子や出力端子や入出力端子であってもよい。あるいは、半導体集積回路外の任意の信号線であってもよい。また、本発明の実施形態は、バイアスされる信号線に後続されるアンプ回路の後段に、増幅回路やリミッタ回路、さらにはＡ／Ｄコンバータを配置することも可能である。
さらに、本発明のバイアス回路およびマイク回路は半導体集積回路上に形成することが望ましい。さらにマイク素子等と同一の半導体基板上に形成することも可能であるし、異なる半導体基板に形成した上で同一のパッケージ内に封入し、パッケージ内で接続することも可能である。
【産業上の利用可能性】
【００３５】
本発明のバイアス回路は、エレクトレットコンデンサマイク素子やＭＥＭＳマイク素子の出力端子に接続されるデジタルマイクあるいはシリコンマイク等のマイク回路を形成することが可能である。また、高インピーダンスでバイアスされるインピーダンス変換回路の入力部をバイアスすることもできる。
【符号の説明】
【００３６】
１００  マイク素子
１０１  入力端子
１０２  電圧発生回路
１０２ａ、１０２ｂ、１０４  出力端子
１０３  アンプ回路
１０５  バイアス回路
１０５ａ、１０５ｂ  ダイオード素子
２０１、６０１、６０２、６０３  ダイオード素子
２０２  抵抗素子
５０１  トランジスタ素子
【図１】
2010233102.tif 000003
【図２】
2010233102.tif 000004
【図３】
2010233102.tif 000005
【図４】
2010233102.tif 000006
【図５】
2010233102.tif 000007
【図６】
2010233102.tif 000008
【図７】
2010233102.tif 000009
【図８】
2010233102.tif 000010
【図９】
2010233102.tif 000011
【図１０】
2010233102.tif 000012
【図１１】
2010233102.tif 000013
【図１２】
2010233102.tif 000014
【図１３】
2010233102.tif 000015
【図１４】
2010233102.tif 000016
【図１５】
2010233102.tif 000017