(57)【要約】【課題】処理時間を効果的に短縮することが可能なＡ／Ｄ変換装置を提供すること。【解決手段】本発明にかかるＡ／Ｄ変換装置は、アナログ入力Ｖｉｎ２０の電圧を保持するサンプルホールド回路１４と、閾値２５に対応するデジタル値を保存する逐次変換レジスタ１５と、逐次変換レジスタ１５が保存するデジタル値に応じたアナログ電圧を生成するＤ／Ａ変換器１７と、サンプルホールド回路１４が出力するアナログ電圧と、Ｄ／Ａ変換器１７から得られるアナログ電圧とを比較し比較結果を出力する比較器１３と、比較結果に基づいてカウントされたカウント数に応じて判定結果を出力する比較結果カウンタ１２と、判定結果に基づいてコンパレータ機能からＡ／Ｄ変換機能へ移行するための制御を行う制御回路１１とを備え、逐次変換レジスタ１５は、Ａ／Ｄ変換機能動作時には、サンプルホールド回路１４にて保持されたアナログ電圧をデジタル値に逐次変換する。【選択図】図１
2010268139.tif 000002
【特許請求の範囲】
【請求項１】
コンパレータ機能とＡ／Ｄ変換機能の切り替えが可能なＡ／Ｄ変換装置であって、
入力された入力アナログ電圧を保持するサンプルホールド回路と、
前記コンパレータ機能における比較判定用の閾値に対応するデジタル値を保存する逐次変換レジスタと、
前記逐次変換レジスタが保存するデジタル値に応じたアナログ電圧を生成するＤ／Ａ変換器と、
前記サンプルホールド回路が出力するアナログ電圧と、前記Ｄ／Ａ変換器から得られるアナログ電圧とを比較し比較結果を出力する比較器と、
前記比較結果に基づいてカウントされたカウント数に応じて判定結果を出力する比較結果カウンタと、
前記判定結果に基づいて、前記コンパレータ機能から前記Ａ／Ｄ変換機能へ移行するための制御を行う制御回路と、を備え、
前記逐次変換レジスタは、前記Ａ／Ｄ変換機能動作時には、前記サンプルホールド回路にて保持されたアナログ電圧をデジタル値に逐次変換するＡ／Ｄ変換処理を行うＡ／Ｄ変換装置。
【請求項２】
前記比較器は、前記コンパレータ機能動作時には、前記サンプルホールド回路が出力するアナログ電圧と、前記Ｄ／Ａ変換器から得られる前記閾値に対応するアナログ電圧とを比較し、前記比較結果を出力する請求項１に記載のＡ／Ｄ変換装置。
【請求項３】
前記制御回路は、
前記コンパレータ機能を連続動作させるコンパレータ制御回路と、
前記コンパレータ機能動作時における前記比較結果に応じて前記Ａ／Ｄ変換機能の動作を開始させるＡ／Ｄ変換制御回路と、を有する請求項１又は２に記載のＡ／Ｄ変換装置。
【請求項４】
前記サンプルホールド回路は、
前記コンパレータ機能動作時には、前記入力アナログ電圧のサンプリング処理を行い、
前記Ａ／Ｄ変換機能動作時には、前記入力アナログ電圧のサンプリング処理を行わない請求項１乃至３のいずれか１項に記載のＡ／Ｄ変換装置。
【請求項５】
前記比較結果カウンタは、前記比較器が出力する前記比較結果が直前の比較結果と一致する場合はカウントし、一致しない場合は前記カウント数を０にクリアする請求項１乃至４のいずれか１項に記載のＡ／Ｄ変換装置。
【請求項６】
前記比較結果カウンタは、前記カウント数が、予め設定されたカウント値以上の場合は、カウント条件に適合したとみなす前記判定結果を出力する請求項１乃至５のいずれか１項に記載のＡ／Ｄ変換装置。
【請求項７】
前記制御回路は、前記逐次変換レジスタによる前記Ａ／Ｄ変換処理が完了後、前記コンパレータ機能動作を再実行させる請求項１乃至６のいずれか１項に記載のＡ／Ｄ変換装置。
【請求項８】
前記逐次変換レジスタから入力されたＡ／Ｄ変換後のデジタル値を保持し、Ａ／Ｄ変換結果として出力する変換結果レジスタをさらに備える請求項１乃至７のいずれか１項に記載のＡ／Ｄ変換装置。
【請求項９】
前記逐次変換レジスタは、第１閾値と第２閾値とにそれぞれ対応するデジタル値を交互に保存し、
前記比較結果カウンタは、前記比較器が出力する、前記第１閾値に対応する前記比較結果と、前記第２閾値に対応する前記比較結果との両方に基づいてカウントされたカウント数に応じて前記判定結果を出力する請求項１乃至８のいずれか１項に記載のＡ／Ｄ変換装置。
【請求項１０】
前記サンプルホールド回路が出力するアナログ電圧が、前記第１閾値と前記第２閾値の間の電圧範囲にあるときに、前記比較結果カウンタのカウントが行われる請求項９に記載のＡ／Ｄ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄ変換装置に関し、特に詳しくは特定範囲内のアナログ入力に対してフィードバック制御を行うシステムにおいて、コンパレータ機能とＡ／Ｄ変換機能を切り替え可能なＡ／Ｄ変換装置に関する。
【背景技術】
【０００２】
組込み系制御の反応時間の高速化に伴い、Ａ／Ｄ変換装置の高速化が求められている。特に、モータ制御分野において、モータから出力される位置情報、電流値などのアナログ出力をセンシングしてからフィードバック制御を行うまでの処理時間の短縮化の必要性が高まっている。
【０００３】
Ａ／Ｄ変換の時間削減を実現するために、コンパレータ機能とＡ／Ｄ変換機能の切り替えが可能なＡ／Ｄ変換装置が開示されている（例えば、特許文献１）。図５は、特許文献１に開示された従来のＡ／Ｄ変換装置の構成を示すブロック図である。
【０００４】
図５において、１０８は保持レジスタ、１０７はシフトレジスタであって、１クロック入力毎に保持レジスタ１０８に所定の値を設定する。１０９は３出力（３状態）バッファであって、保持レジスタ１０８の出力を入力する。１１１はＤ／Ａ変換器１１０の基準電源、１１２は比較器であって、Ｄ／Ａ変換器１１０からのアナログ出力信号と被測定用のアナログ信号とを入力し、その比較結果を保持レジスタ１０８に出力する。これらシフトレジスタ１０７、保持レジスタ１０８、３出力（３状態）バッファ１０９、Ｄ／Ａ変換器１１０、基準電源１１１および比較器１１２によってＡ／Ｄ変換装置の本体部分を構成する。
【０００５】
１０６は８ビットのマイクロコンピュータであって、Ａ／Ｄ変換装置の本体部分を制御する。マイクロコンピュータ１０６のポートＰ０.０からＰ０.７は、Ａ／Ｄ変換終了後に、保持レジスタ１０８に保持されたデジタル値を入力し、またＤ／Ａ変換器１１０に所定のデジタル値を直接出力する。ポートＰ１.１はＡ／Ｄ変換のスタートを指示する信号をシフトレジスタ１０７および保持レジスタ１０８に出力する。ポートＰ１.２はＡ／Ｄ変換終了信号を保持レジスタ１０８から入力する。ポートＰ１.３は３出力バッファ１０９に制御信号を出力する。ポートＰ１.０は比較器１１２からの出力を入力する。
【０００６】
このように構成された従来のＡ／Ｄ変換装置の本体部分は、３出力バッファ１０９を通常動作させることによって、逐次比較型のＡ／Ｄ変換を行うことが出来る。
【０００７】
さらに図５に示す従来のＡ／Ｄ変換装置は、次のようにしてデジタルコンパレータとして作動させることができる。すなわち、まず、マイクロコンピュータ１０６のポートＰ１.３からの信号によって、３出力バッファ１０９をフローティング状態とし、ポートＰ０.０〜Ｐ０.７から所定の設定値をＤ／Ａ変換器１１０に出力する。この設定値がＤ／Ａ変換器１１０によってＤ／Ａ変換され、かくして得られた設定アナログ値が比較器１１２のプラス端子に入力される。そして、比較器１１２によって、設定アナログ値と被測定アナログ値Ｖｉｎとを比較し、その結果をマイクロコンピュータ１０６のポートＰ１.０に入力する。ポートＰ１.０に入力された値がＨｉｇｈかまたはＬｏｗかをマイクロコンピュータ１０６において確認することによって、被測定アナログ値Ｖｉｎと設定アナログ値とを比較することができる。
【０００８】
このように、従来のＡ／Ｄ変換装置では、コンパレータ機能を用いて閾値に対する被測定アナログ値Ｖｉｎの比較判定を行い、その後、Ａ／Ｄ変換機能へ切り替えてアナログ値からデジタル値への変換を行うことで、Ａ／Ｄ変換の時間削減を実現している。すなわち、例えば、０Ｖから５Ｖを取るアナログ入力のうちの２Ｖ以上のデジタル値が必要な場合、アナログ入力が２Ｖ以上であるか否かを判定し、２Ｖ未満のときにはアナログ値をデジタル値に毎回変換するという処理を削減している。
【０００９】
一方、特許文献１のように閾値を超えたアナログ電圧をＡ／Ｄ変換対象とするものではないが、特許文献２に、Ａ／Ｄ変換装置のノイズ除去効果を有する技術が開示されている。特許文献２は、直前のＡ／Ｄ変換結果を記憶しておき、次にＡ／Ｄ変換するアナログ電圧が所望する範囲内のアナログ電圧であればＡ／Ｄ変換動作を行わないことで、ノイズ除去を実施し、Ａ／Ｄ変換時間の無駄を削減するものである。特許文献２には、過大なノイズが発生した場合、４回〜８回分Ａ／Ｄ変換を行わなければ元の安定的な動作まで収束しないという欠点がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開昭６１−１２５２３１号公報
【特許文献２】特開昭５６−１３８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述したように、特許文献１は、Ａ／Ｄ変換時間の削減を目的として、特定範囲外のアナログ電圧をＡ／Ｄ変換対象から省くためのコンパレータ機能を備えている。しかしながら、特許文献１では、図６のタイミングチャートに示すように、コンパレータ動作の判定結果が出た後、マイクロコンピュータ１０６が判定結果を読み取り、Ａ／Ｄ変換機能の開始命令を出している。すなわち、コンパレータ動作の連続実行と、コンパレータ機能からＡ／Ｄ変換機能への切り替えとをマイクロコンピュータ１０６によるソフトウェア処理で行っている。そのため、コンパレータ動作の再実行やコンパレータ機能からＡ／Ｄ変換機能への切り替え処理に長い時間を要するという問題がある。
【００１２】
また、コンパレータ動作時にアナログ入力にノイズが乗った場合、ノイズを特定範囲内と誤判定してしまう。従って、マイクロコンピュータ１０６がＡ／Ｄ変換機能の開始命令を出すが、実際にはノイズであるためアナログ入力は特定範囲外に戻り、Ａ／Ｄ変換時間の無駄が生じるという問題がある。
【課題を解決するための手段】
【００１３】
本発明にかかるＡ／Ｄ変換装置は、コンパレータ機能とＡ／Ｄ変換機能の切り替えが可能なＡ／Ｄ変換装置であって、入力された入力アナログ電圧を保持するサンプルホールド回路と、前記コンパレータ機能における比較判定用の閾値に対応するデジタル値を保存する逐次変換レジスタと、前記逐次変換レジスタが保存するデジタル値に応じたアナログ電圧を生成するＤ／Ａ変換器と、前記サンプルホールド回路が出力するアナログ電圧と、前記Ｄ／Ａ変換器から得られるアナログ電圧とを比較し比較結果を出力する比較器と、前記比較結果に基づいてカウントされたカウント数に応じて判定結果を出力する比較結果カウンタと、前記判定結果に基づいて、前記コンパレータ機能から前記Ａ／Ｄ変換機能へ移行するための制御を行う制御回路と、を備え、前記逐次変換レジスタは、前記Ａ／Ｄ変換機能動作時には、前記サンプルホールド回路にて保持されたアナログ電圧をデジタル値に逐次変換するＡ／Ｄ変換処理を行うものである。
【００１４】
このような構成により、コンパレータ動作の連続実行と、コンパレータ機能からＡ／Ｄ変換機能への切り替えとを、マイクロコンピュータによるソフトウェア処理なしで行うことができる。従って、コンパレータ動作の再実行やコンパレータ機能からＡ／Ｄ変換機能への切り替え処理に要する時間を短縮することができる。
【発明の効果】
【００１５】
本発明によれば、処理時間を効果的に短縮することが可能なＡ／Ｄ変換装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】実施の形態１に係るＡ／Ｄ変換装置の構成を示すブロック図である。
【図２】実施の形態１に係るＡ／Ｄ変換装置の制御の流れを示すフローチャートである。
【図３】実施の形態１に係るＡ／Ｄ変換装置の動作を示すタイミングチャートである。
【図４】実施の形態２に係るＡ／Ｄ変換装置の構成を示すブロック図である。
【図５】従来のＡ／Ｄ変換装置の構成を示すブロック図である。
【図６】従来のＡ／Ｄ変換装置の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。また、説明の明確化のため、必要に応じて重複説明は省略されている。尚、各図において同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略されている。
【００１８】
実施の形態１．
始めに、図１を用いて、本実施の形態に係るＡ／Ｄ変換装置の構成について説明する。図１は、実施の形態１に係るＡ／Ｄ変換装置の構成を示すブロック図である。本実施の形態に係るＡ／Ｄ変換装置は、コンパレータ機能とＡ／Ｄ変換機能の切り替えが可能なものである。すなわち、互いに切り替え可能なコンパレータ機能とＡ／Ｄ変換機能とを有している。
【００１９】
本実施の形態のＡ／Ｄ変換装置は、制御回路１１、比較結果カウンタ１２、比較器１３、サンプルホールド回路１４、逐次変換レジスタ１５、変換結果レジスタ１６、Ｄ／Ａ変換器１７、及び基準電源１８を備えている。
【００２０】
制御回路１１は、動作の開始指示２３、比較判定用のカウント値２４、閾値２５、及びクロック入力２１を入力とする。制御回路１１は、入力された閾値２５に対応するデジタル値を逐次変換レジスタ１５に出力する。また、制御回路１１は、入力されたカウント値２４を比較結果カウンタ１２に設定する。
【００２１】
サンプルホールド回路１４は、アナログ入力Ｖｉｎ２０を入力とする。サンプルホールド回路１４は、コンパレータ機能動作時には、入力されたアナログ入力Ｖｉｎ２０のサンプリング処理を行い、電圧を保持する。サンプルホールド回路１４の出力は、比較器１３のマイナス入力端子に接続されている。なお、サンプルホールド回路１４は、コンパレータ機能動作開始時にサンプリング処理を行い、サンプリング処理後のＡ／Ｄ変換機能動作時には再サンプリング処理を行わない。
【００２２】
Ｄ／Ａ変換器１７には、基準電源１８から基準電圧が供給され、逐次変換レジスタ１５が保存するデジタル値をアナログ値に変換する。具体的には、Ｄ／Ａ変換器１７は、基準電源１８から供給される基準電圧を用いて、逐次変換レジスタ１５から与えられるデジタル値に応じたアナログ電圧を生成している。Ｄ／Ａ変換器１７の出力は、比較器１３のプラス入力端子に接続されている。
【００２３】
比較器１３は、入力端子に与えられた電圧を比較し、その比較結果を出力する。すなわち、比較器１３は、サンプルホールド回路１４が出力するアナログ電圧と、Ｄ／Ａ変換器１７から得られるアナログ電圧との比較を行う。比較器１３の出力は、逐次変換レジスタ１５と比較結果カウンタ１２とに接続されている。
【００２４】
比較結果カウンタ１２は、比較器１３から入力される比較結果に応じてカウントを行い、そのカウント数に応じて判定結果を出力する。具体的には、比較結果カウンタ１２は、比較器１３から入力される比較結果が直前の比較結果と一致する場合はカウントし、一致しない場合はカウンタを０にクリアする。そして、カウンタのカウント数が設定されたカウント値２４以上であるか否かを判定し、その判定結果２２を出力する。比較結果カウンタ１２は、判定結果２２を制御回路１１に出力する。また、比較結果カウンタ１２は、判定結果２２を外部に出力してもよい。
【００２５】
制御回路１１は、コンパレータ機能を連続動作させるコンパレータ制御回路（不図示）と、コンパレータ機能動作時における比較結果に応じてＡ／Ｄ変換機能の動作を開始させるＡ／Ｄ変換制御回路（不図示）とを有している。制御回路１１は、比較結果カウンタ１２から入力される判定結果２２を開始トリガとして、コンパレータ機能からＡ／Ｄ変換機能へ移行するための制御を行う。また、制御回路１１は、Ａ／Ｄ変換終了後、変換終了信号であるＩＮＴ１６を出力する。
【００２６】
逐次変換レジスタ１５は、制御回路１１から入力された、閾値２５に対応するデジタル値を保存する。また、Ａ／Ｄ変換機能動作時には、逐次変換レジスタ１５は、比較器１３から出力される比較結果を保持し、Ａ／Ｄ変換を実行する。具体的には、逐次変換レジスタ１５は、サンプルホールド回路１４にて保持されたアナログ電圧を逐次変換する。すなわち、コンパレータ機能からＡ／Ｄ変換機能への切り替え時には、サンプルホールド回路１４に蓄えられたアナログ入力Ｖｉｎ２０の電圧をそのまま使用してＡ／Ｄ変換を行う。そして、逐次変換レジスタ１５は、変換したデジタル値を変換結果レジスタ１６へ出力する。
【００２７】
変換結果レジスタ１６は、逐次変換レジスタ１５から入力されたＡ／Ｄ変換後のデジタル値を保持し、Ａ／Ｄ変換結果２７として出力する。
【００２８】
続いて、本実施の形態に係るＡ／Ｄ変換装置の制御方法について、図２を用いて説明する。図２は、実施の形態１に係るＡ／Ｄ変換装置の制御の流れを示すフローチャートである。
【００２９】
図２に示すように、制御回路１１は、Ａ／Ｄ変換装置が起動されると、コンパレータ機能を選択する（Ｓ２０１）。次に、制御回路１１に対して、コンパレータ機能で使用する閾値２５を設定する（Ｓ２０２）。また、制御回路１１に対して、カウント値２４を入力し、比較判定用のカウント数を設定する（Ｓ２０３）。すなわち、制御回路１１は、入力されたカウント値２４を比較結果カウンタ１２に設定する。
【００３０】
コンパレータ機能を開始するための開始指示２３が制御回路１１に入力されると、Ａ／Ｄ変換装置はコンパレータ機能の動作を開始する（Ｓ２０４）。制御回路１１は、設定された閾値２５に対応するデジタル値を逐次変換レジスタ１５に出力し（Ｓ２０５）、逐次変換レジスタ１５がこれを保持する。
【００３１】
次に、サンプルホールド回路１４は、アナログ入力Ｖｉｎ２０から供給されるアナログ電圧を取り込み、取り込んだアナログ電圧を保持する（Ｓ２０６）。そして、サンプルホールド回路１４は、保持したアナログ電圧（保持電圧）を比較器１３に出力する（Ｓ２０７）。一方、Ｄ／Ａ変換器１７は、基準電源１８から供給される基準電圧と、逐次変換レジスタ１５から入力されるデジタルデータとに基づいて、比較用のアナログ電圧（比較用電圧）を比較器１３に出力する（Ｓ２０８）。ここでは、比較用電圧として、閾値２５に応じたアナログ電圧が出力される。
【００３２】
比較器１３は、サンプルホールド回路１４から入力されるアナログ電圧（保持電圧）と、Ｄ／Ａ変換器１７から入力される比較判定用の閾値２５に対応するアナログ電圧（比較用電圧）とを比較し（Ｓ２０９）、その比較結果を出力する。例えば、図３に示すように、サンプルホールド回路１４から入力される保持電圧が、Ｄ／Ａ変換器１７から入力される比較用電圧よりも高い場合にはＨｉｇｈ、低い場合にはＬｏｗを比較結果として出力する。このようにして、コンパレータ判定を行う。
【００３３】
比較結果カウンタ１２は、比較器１３が出力する比較結果が直前の比較結果と一致するか否かの判定を行う（Ｓ２１０）。すなわち、比較器１３の出力信号が前回の比較器１３の出力信号と同じかどうか判定する。一致する場合はカウントし、カウンタをインクリメントする（Ｓ２１１）。一致しない場合はカウンタのカウント数を０にクリアする（Ｓ２１２）。
【００３４】
続いて、比較結果カウンタ１２は、カウンタのカウント数が制御回路１１から設定されたカウント値２４以上であるか否かを判定する（Ｓ２１３）。カウント数が設定されたカウント値２４以上の場合は、カウント条件に適合したとみなし、比較結果カウンタ１２は、Ｈｉｇｈを判定結果２２として出力する（Ｓ２１４）。なお、カウント数が設定されたカウント値２４数未満の場合は、Ｌｏｗを出力する。
【００３５】
次に、制御回路１１は、比較結果カウンタ１２から入力される判定結果２２が"Ｈ"（Ｈｉｇｈ）であるか否かの判定を行う（Ｓ２１５）。
【００３６】
Ｓ２１５の判定において判定結果２２が"Ｈ"の場合は、Ａ／Ｄ変換機能へ切り替えを行う。すなわち、制御回路１１は、比較結果カウンタ１２から入力される判定結果２２をトリガとして、コンパレータ機能からＡ／Ｄ変換機能へ移行するための制御を行う。このように、本実施の形態では、Ａ／Ｄ変換機能が、コンパレータ機能動作の判定結果に連動して開始される。そして、Ａ／Ｄ変換を実行する（Ｓ２１６）。ここでは、サンプルホールド回路１４にて保持されたアナログ電圧をデジタル値に変換するＡ／Ｄ変換処理が、逐次変換レジスタ１５によって行われる。このとき、コンパレータ動作で閾値に設定した値から逐次変換型のＡ／Ｄ変換の検出方法であるバイナリーサーチを開始する。これにより、バイナリーサーチの回数を少なくすることができ、Ａ／Ｄの変換処理期間を短縮できる。なお、このＡ／Ｄ変換処理期間の間、サンプルホールド回路１４は、アナログ入力Ｖｉｎ２０から供給されるアナログ電圧を取り込む再サンプリング動作は行わない。
【００３７】
Ａ／Ｄ変換処理完了後、逐次変換レジスタ１５は変換したデジタル値を出力する。変換結果レジスタ１６は、逐次変換レジスタ１５から入力されたＡ／Ｄ変換後のデジタル値を保持し、Ａ／Ｄ変換結果２７として出力する（Ｓ２１７）。また、制御回路１１は、変換終了信号であるＩＮＴ２６を出力し（Ｓ２１８）、コンパレータ機能を選択する（Ｓ２１９）。すなわち、Ａ／Ｄ変換処理が完了後、制御回路１１は、コンパレータ機能動作を再実行させる。
【００３８】
その後、閾値・カウント数の変更がなされたかどうかの判定を行う（Ｓ２２０）。閾値２５の設定値、比較結果カウンタ１２のカウント数を変更して動作を継続する場合はＳ２０２へ戻り、現状設定での動作を継続する場合はＳ２０５へ戻る。なお、Ｓ２１５の判定において判定結果２２が"Ｈ"でない場合は、Ｓ２１６〜Ｓ２１９を経由しないでＳ２２０へと移行する。すなわち、Ａ／Ｄ変換機能への切り替えは行われず、コンパレータ機能動作が継続される。
【００３９】
次に、以上のように構成された本実施の形態に係るＡ／Ｄ変換装置の動作について、図３を用いて説明する。図３は、本実施の形態に係るＡ／Ｄ変換装置の動作を示すタイミングチャートである。以下では、適宜、特許文献１に開示された従来のＡ／Ｄ変換装置の動作と比較しながら説明を行う。
【００４０】
図３に示すように、本実施の形態では、コンパレータ機能動作の開始指示２３が入力されると、コンパレータ動作の連続実行を自動的に行う。すなわち、所定のタイミングでコンパレータ判定が継続的に行われる。このコンパレータ動作は、コンパレータ判定が所定のカウント条件に適合するまで継続的に行われる。そして、コンパレータ判定が所定のカウント条件に適合すると、コンパレータ機能からＡ／Ｄ変換機能へ移行される。具体的には、上述したように、比較結果カウンタ１２が判定結果２２としてＨｉｇｈを出力し、この出力を起動トリガとしてＡ／Ｄ変換処理がスタートする。なお、Ａ／Ｄ変換処理期間は、コンパレータ判定を行わない不定状態となる。Ａ／Ｄ変換処理が終了すると、Ａ／Ｄ変換結果２７が出力されるとともに、変換終了信号であるＩＮＴ２６が出力されてコンパレータ動作が再実行される。
【００４１】
ここで、従来のＡ／Ｄ変換装置では、図６のタイミングチャートに示したように、コンパレータ動作の判定結果が出た後、マイクロコンピュータ１０６が判定結果を読み取り、Ａ／Ｄ変換機能の開始命令を出している。すなわち、コンパレータ動作の連続実行と、コンパレータ機能からＡ／Ｄ変換機能への切り替えとをマイクロコンピュータ１０６によるソフトウェア処理で行っている。そのため、コンパレータ動作が完了する毎にマイクロコンピュータ１０６の判断を待つ待機時間が生じ、コンパレータ動作の再実行やコンパレータ機能からＡ／Ｄ変換機能への切り替え処理に長い時間を要する。また、この待機期間にアナログ入力Ｖｉｎは刻々と変化するため、コンパレータ動作の判定結果とＡ／Ｄの変換結果が一致しない。
【００４２】
これに対して、本実施の形態では、連続動作を可能とするコンパレータ制御回路を制御回路１１に設けたことで、コンパレータ機能動作の開始指示２３が入力された後は、コンパレータ動作の連続実行を自動的に行うことができる。すなわち、図３に示すように、コンパレータ動作の判定結果後、ソフトウェア処理を行うことなく直ちに次のコンパレータ動作を開始できるため、動作開始指示待ちの待機状態は無い。従って、本実施の形態のＡ／Ｄ変換装置は、コンパレータ動作の再実行処理に要する時間を従来のＡ／Ｄ変換装置よりも短縮できる。
【００４３】
また、本実施の形態では、コンパレータ動作の比較結果を起動トリガとするＡ／Ｄ変換制御回路を制御回路１１に設けたことで、コンパレータ動作の判定結果に連動してＡ／Ｄ変換を開始できる。すなわち、図３に示すように、コンパレータ動作の判定結果後、ソフトウェア処理を行うことなく直ちにＡ／Ｄ変換を開始できるため、動作開始指示待ちの待機状態は無い。従って、本実施の形態のＡ／Ｄ変換装置は、コンパレータ機能からＡ／Ｄ変換機能への切り替え処理に要する時間を従来のＡ／Ｄ変換装置よりも短縮できる。
【００４４】
さらに、本実施の形態では、コンパレータ動作で使用したアナログ入力Ｖｉｎ２０をそのままＡ／Ｄの変換の入力としても使用する。そのため、コンパレータ動作の判定結果とＡ／Ｄの変換結果が一致する。通常、アナログ入力Ｖｉｎは、閾値近辺で閾値を超えたり超えなかったりという変動をする。従来のＡ／Ｄ変換装置では、ほんのわずかでも閾値を超えたときにコンパレータ動作を行っていた場合Ａ／Ｄ変換機能の開始命令を出すが、待機状態中にアナログ入力Ｖｉｎが変化し閾値を超えていない状態でＡ／Ｄ変換を行うことがあり、Ａ／Ｄ変換時間の無駄が生じる。また、本実施の形態では、比較結果カウンタ１２を設けたことで、アナログ入力Ｖｉｎ２０が閾値２５から確実に超えた時点でＡ／Ｄ変換動作を行うことができる。すなわち、アナログ入力Ｖｉｎ２０にノイズが乗った場合においてもノイズを特定範囲と誤判断することなく再度コンパレータ動作を実行し、アナログ入力Ｖｉｎ２０が特定範囲に入っているかどうか判定を行う。このように、ノイズによるアナログ入力Ｖｉｎ２０の異常変動や閾値近傍の判定ブレを防止するデジタルノイズフィルターの機能を実現することができる。従って、誤判定などによるＡ／Ｄ変換時間の無駄が生じない。
【００４５】
以上のように、本実施の形態のＡ／Ｄ変換装置では、コンパレータ動作の連続実行と、コンパレータ機能からＡ／Ｄ変換機能への切り替えとを、マイクロコンピュータによるソフトウェア処理なしで行う。これにより、コンパレータ動作の再実行やコンパレータ機能からＡ／Ｄ変換機能への切り替え処理に要する時間を短縮することができる。また、コンパレータ機能からＡ／Ｄ変換機能へ移行を、コンパレータ判定が所定のカウント条件に適合したときに行う。これにより、ノイズなどの誤判定によって、Ａ／Ｄ変換時間の無駄が生じることを防止できる。さらに、Ａ／Ｄ変換処理時には、サンプルホールド回路１４に蓄えたアナログ入力Ｖｉｎ２０電圧をそのまま使用する。これにより、Ａ／Ｄ変換結果がコンパレータ判定結果と一致し、Ａ／Ｄ変換時間の無駄が生じることを防止できる。また、コンパレータ動作で閾値に設定した値から逐次変換型のＡ／Ｄ変換の検出方法であるバイナリーサーチを開始する。これにより、Ａ／Ｄの変換処理時間を短縮できる。従って、本実施の形態によれば、処理時間を効果的に短縮できるＡ／Ｄ変換装置を提供することができる。
【００４６】
実施の形態２．
本実施の形態に係るＡ／Ｄ変換装置の構成について、図４を用いて説明する。図４は、実施の形態２に係るＡ／Ｄ変換装置の構成を示すブロック図である。
【００４７】
実施の形態１では、アナログ入力Ｖｉｎ２０が特定の電圧以上、または特定の電圧以下のときにコンパレータ機能からＡ／Ｄ変換機能に移行させる場合に本発明のＡ／Ｄ変換装置を適用する例について説明をしたが、本実施の形態では、アナログ入力Ｖｉｎ２０が特定の電圧範囲内のときにコンパレータ機能からＡ／Ｄ変換機能に移行させる場合に本発明のＡ／Ｄ変換装置を適用する例について説明をする。
【００４８】
実施の形態１では、制御回路１１は、１つの閾値２５を入力としていたが、本実施の形態では、２つの閾値２５を入力とする。具体的には、図４に示すように、第１閾値２５ａと第２閾値２５ｂとが制御回路１１に入力される。例えば、制御回路１１は、第１閾値２５ａと第２閾値２５ｂとを保持する格納レジスタ（不図示）をさらに有している。制御回路１１は、入力された第１閾値２５ａと第２閾値２５ｂにそれぞれ対応するデジタル値を逐次変換レジスタ１５に対して交互に出力する。
【００４９】
逐次変換レジスタ１５及び比較器１３は、第１閾値２５ａと第２閾値２５ｂの２つ分の閾値２５の処理を行う。すなわち、逐次変換レジスタ１５は、第１閾値２５ａと第２閾値２５ｂにそれぞれ対応するデジタル値を交互に保存する。そして、比較器１３は、サンプルホールド回路１４が出力するアナログ電圧を、逐次変換レジスタ１５が出力する第１閾値２５ａと第２閾値２５ｂのそれぞれと比較する。
【００５０】
また、比較結果カウンタ１２は、カウントレジスタを２回設定する制御を有している。すなわち、比較器１３が出力する、第１閾値２５ａに対応する比較結果と第２閾値２５ｂに対応する比較結果との両方に基づいてカウントされたカウント数に応じて判定結果２２を出力する。例えば、第１閾値２５ａ＜第２閾値２５ｂの場合、比較結果カウンタ１２は、比較器１３の第１閾値２５ａに対応する比較結果がＨｉｇｈならカウントを行い、Ｌｏｗならばクリアを行う。続いて、比較器１３の第２閾値２５ｂに対応する比較結果がＨｉｇｈならクリアを行い、Ｌｏｗならカウントを行う。そして、比較結果カウンタ１２は、カウンタが設定されたカウント数以上であるか否かを判定し、その判定結果２２を出力する。それ以外の構成については、実施の形態１と同様であるため、説明を省略する。
【００５１】
次に、本実施の形態に係るＡ／Ｄ変換装置の制御方法について説明する。ここでは、図２に示す実施の形態１のフローチャートと同じ部分については説明を省略し、差異について説明する。
【００５２】
本実施の形態では、Ｓ２０２において、第１閾値２５ａと第２閾値２５ｂとを制御回路１１に対して設定する。そして、Ｓ２０５において、制御回路１１は設定された第１閾値２５ａと第２閾値２５ｂにそれぞれ対応するデジタル値を逐次変換レジスタ１５に出力する。また、Ｓ２０８からＳ２１２までのフローを２回繰り返して行う。例えば、１回目は第１閾値２５ａの値を使用して行い、２回目は第２閾値２５ａの値を使用して行う。このとき、Ｓ２１０では、例えば第１閾値２５ａ＜第２閾値２５ｂとすると、１回目の比較結果がＨｉｇｈならカウントを行い、Ｌｏｗならばクリアを行う。続く２回目の比較結果がＨｉｇｈならクリアを行い、Ｌｏｗならカウントを行う。
【００５３】
このようにして、サンプルホールド回路１４が出力するアナログ電圧が、第１閾値２５ａと第２閾値２５ｂの間の電圧範囲にあるときに、比較結果カウンタ１２のカウントが行われる。これにより、アナログ入力Ｖｉｎ２０が特定の電圧範囲内のときにＡ／Ｄ変換機能を実行させることができる。例えば、アナログ入力Ｖｉｎ２０が０Ｖから５Ｖまでをとる場合、第１閾値２５ａを２Ｖ、第２閾値２５ｂを３Ｖに設定すると、２Ｖから３Ｖまでの範囲内に電圧が収まっていたときにＡ／Ｄ変換機能が実行されるようになる。
【００５４】
以上のように、本実施の形態では、第１閾値２５ａ及び第２閾値２５ｂ用の格納レジスタを制御回路１１に設け、比較結果カウンタ１２内のカウントレジスタを２回設定する。これにより、コンパレータ動作の判定のための閾値２５を上下に設定でき、実施の形態１と同様に無駄の無い動作によって、希望する領域内だけのＡ／Ｄ変換値取得が可能となる。このように閾値２５を２つ設けることで、希望する領域のより限定した範囲内だけのＡ／Ｄ変換結果が求められる場合において、処理時間の短縮ができる。また、実施の形態１と同様の効果を奏することができる。
【００５５】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態２では、アナログ入力Ｖｉｎ２０が特定の電圧範囲内のときにコンパレータ機能からＡ／Ｄ変換機能に移行させる場合について説明を行ったが、特定の電圧範囲外のときにコンパレータ機能からＡ／Ｄ変換機能に移行させてもよい。
【符号の説明】
【００５６】
１１  制御回路、１２  比較結果カウンタ、
１３  比較器、１４  サンプルホールド回路、
１５  逐次変換レジスタ、１６  変換結果レジスタ、
１７  Ｄ／Ａ変換器、１８  基準電源、
２０  アナログ入力Ｖｉｎ、２１  クロック入力、
２２  判定結果、２３  開始指示、
２４  カウント値、２５  閾値、
２５ａ  第１閾値、２５ｂ  第２閾値、
２６  ＩＮＴ、２７  Ａ／Ｄ変換結果、
１０６  マイクロコンピュータ、
１０７  シフトレジスタ、１０８  保持レジスタ、
１０９  ３出力（３状態）バッファ、
１１０  Ｄ／Ａ変換器、１１１  基準電源、
１１２  比較器
【図１】
2010268139.tif 000003
【図２】
2010268139.tif 000004
【図３】
2010268139.tif 000005
【図４】
2010268139.tif 000006
【図５】
2010268139.tif 000007
【図６】
2010268139.tif 000008