(57)【要約】【課題】短絡時間が減少した場合でも、他相に減少分を割り振ることによりインバータのスイッチング回数の減少を抑えるインバータ装置およびインバータ制御方法を提供する。【解決手段】インピーダンスソース昇圧回路の出力に三相のインバータ回路が接続されたインバータ装置であって、三相電圧指令値と三相電圧指令値の大小関係を判別した判別結果と総短絡時間に基づいて各相の電圧ベクトルのデューティと短絡ベクトルのデューティを算出するデューティ算出部と、三相電圧指令値の大小関係により選択される相の総短絡時間のデューティが、キャリア周期における総短絡時間を６等分して２倍した条件値より小さいとき、該選択された相以外の対象の相の短絡時間のデューティを変更する短絡時間デューティ相間移動部とを備えるインバータ装置である。【選択図】図１
2010233350.tif 000002
【特許請求の範囲】
【請求項１】
インピーダンスソース昇圧回路の出力に三相のインバータ回路が接続されたインバータ装置であって、
三相電圧指令値に基づいて前記インバータ回路に対する入力電圧指令値と供給電源の電圧値に基づいてキャリア周期におけるいずれかの相の短絡時間の総和である総短絡時間を算出する短絡時間算出部と、
三相電圧指令値と前記三相電圧指令値の大小関係を判別した判別結果と前記総短絡時間に基づいて各相の電圧ベクトルのデューティと短絡ベクトルのデューティを算出するデューティ算出部と、
前記三相電圧指令値の大小関係により選択される相の前記総短絡時間のデューティが、前記キャリア周期における前記総短絡時間を６等分して２倍した条件値より小さいとき、該選択された相以外の対象の相の短絡時間のデューティを変更する短絡時間デューティ相間移動部と、
各相の短絡時間のデューティに基づいてＰＷＭ信号を生成するＰＷＭ信号生成部と、
を備えることを特徴とするインバータ装置。
【請求項２】
前記短絡時間デューティ相間移動部は、
前記三相電圧指令値の大小関係がＵ相＞Ｖ相＞Ｗ相であり、Ｕ相の総短絡時間のデューティが前記条件値より小さいとき、Ｗ相の総短絡時間のデューティに条件値からＵ相の総短絡時間のデューティを減算した値を加算するとともに、最小相から算出した零ベクトルのデューティから条件値からＵ相の総短絡時間のデューティを減算した値を減算し、
前記三相電圧指令値の大小関係がＵ相＞Ｖ相＞Ｗ相であり、Ｕ相の総短絡時間のデューティが前記条件値以上であり、Ｗ相の総短絡時間のデューティが前記条件値より小さいとき、Ｕ相の総短絡時間のデューティに条件値からＷ相の総短絡時間のデューティを減算した値を加算するとともに、最大相から算出した零ベクトルのデューティから条件値からＵ相の総短絡時間のデューティを減算した値を減算する、
ことを特徴とする請求項１に記載のインバータ装置。
【請求項３】
前記短絡時間デューティ相間移動部は、
前記三相電圧指令値の大小関係がＵ相＞Ｗ相＞Ｖ相であり、Ｕ相の総短絡時間のデューティが前記条件値より小さいとき、Ｖ相の総短絡時間のデューティに条件値からＵ相の総短絡時間のデューティを減算した値を加算するとともに、最小相から算出した零ベクトルのデューティから条件値からＵ相の総短絡時間のデューティを減算した値を減算し、
前記三相電圧指令値の大小関係がＵ相＞Ｗ相＞Ｖ相であり、Ｕ相の総短絡時間のデューティが前記条件値以上であり、Ｖ相の総短絡時間のデューティが前記条件値より小さいとき、Ｕ相の総短絡時間のデューティに条件値からＶ相の総短絡時間のデューティを減算した値を加算するとともに、最大相から算出した零ベクトルのデューティから条件値からＶ相の総短絡時間のデューティを減算した値を減算する、
ことを特徴とする請求項１に記載のインバータ装置。
【請求項４】
前記短絡時間デューティ相間移動部は、
前記三相電圧指令値の大小関係がＷ相＞Ｕ相＞Ｖ相であり、Ｗ相の総短絡時間のデューティが前記条件値より小さいとき、Ｖ相の総短絡時間のデューティに条件値からＷ相の総短絡時間のデューティを減算した値を加算するとともに、最小相から算出した零ベクトルのデューティから条件値からＷ相の総短絡時間のデューティを減算した値を減算し、
前記三相電圧指令値の大小関係がＷ相＞Ｕ相＞Ｖ相であり、Ｗ相の総短絡時間のデューティが前記条件値以上であり、Ｖ相の総短絡時間のデューティが前記条件値より小さいとき、Ｗ相の総短絡時間のデューティに条件値からＶ相の総短絡時間のデューティを減算した値を加算するとともに、最大相から算出した零ベクトルのデューティから条件値からＶ相の総短絡時間のデューティを減算した値を減算する、
ことを特徴とする請求項１に記載のインバータ装置。
【請求項５】
前記短絡時間デューティ相間移動部は、
前記三相電圧指令値の大小関係がＶ相＞Ｕ相＞Ｗ相であり、Ｖ相の総短絡時間のデューティが前記条件値より小さいとき、Ｗ相の総短絡時間のデューティに条件値からＶ相の総短絡時間のデューティを減算した値を加算するとともに、最小相から算出した零ベクトルのデューティから条件値からＶ相の総短絡時間のデューティを減算した値を減算し、
前記三相電圧指令値の大小関係がＶ相＞Ｕ相＞Ｗ相であり、Ｖ相の総短絡時間のデューティが前記条件値以上であり、Ｗ相の総短絡時間のデューティが前記条件値より小さいとき、Ｖ相の総短絡時間のデューティに条件値からＷ相の総短絡時間のデューティを減算した値を加算するとともに、最大相から算出した零ベクトルのデューティから条件値からＷ相の総短絡時間のデューティを減算した値を減算する、
ことを特徴とする請求項１に記載のインバータ装置。
【請求項６】
前記短絡時間デューティ相間移動部は、
前記三相電圧指令値の大小関係がＶ相＞Ｗ相＞Ｕ相であり、Ｖ相の総短絡時間のデューティが前記条件値より小さいとき、Ｕ相の総短絡時間のデューティに条件値からＶ相の総短絡時間のデューティを減算した値を加算するとともに、最小相から算出した零ベクトルのデューティから条件値からＶ相の総短絡時間のデューティを減算した値を減算し、
前記三相電圧指令値の大小関係がＶ相＞Ｗ相＞Ｕ相であり、Ｖ相の総短絡時間のデューティが前記条件値以上であり、Ｕ相の総短絡時間のデューティが前記条件値より小さいとき、Ｖ相の総短絡時間のデューティに条件値からＵ相の総短絡時間のデューティを減算した値を加算するとともに、最大相から算出した零ベクトルのデューティから条件値からＵ相の総短絡時間のデューティを減算した値を減算する、
ことを特徴とする請求項１に記載のインバータ装置。
【請求項７】
前記短絡時間デューティ相間移動部は、
前記三相電圧指令値の大小関係がＷ相＞Ｖ相＞Ｕ相であり、Ｗ相の総短絡時間のデューティが前記条件値より小さいとき、Ｕ相の総短絡時間のデューティに条件値からＷ相の総短絡時間のデューティを減算した値を加算するとともに、最小相から算出した零ベクトルのデューティから条件値からＷ相の総短絡時間のデューティを減算した値を減算し、
前記三相電圧指令値の大小関係がＷ相＞Ｖ相＞Ｕ相であり、Ｗ相の総短絡時間のデューティが前記条件値以上であり、Ｕ相の総短絡時間のデューティが前記条件値より小さいとき、Ｗ相の総短絡時間のデューティに条件値からＵ相の総短絡時間のデューティを減算した値を加算するとともに、最大相から算出した零ベクトルのデューティから条件値からＵ相の総短絡時間のデューティを減算した値を減算する、
ことを特徴とする請求項１に記載のインバータ装置。
【請求項８】
前記ＰＷＭ信号生成部は、
短絡時間の減少が発生したとき、前記短絡時間デューティ相間移動部で生成した各相の短絡時間のデューティに基づいてＰＷＭ信号を生成することを特徴とする請求項１〜７のいずれかひとつに記載のインバータ装置。
【請求項９】
インピーダンスソース昇圧回路は、
直流電源の正極端子に接続されたダイオードのアノード端子と、前記ダイオードのカソード端子に接続される第１のリアクトルと、前記直流電源の負極端子に接続された第２のリアクトルと、前記第１のリアクトルの入力端子と前記第２のリアクトルの出力端子との間に接続された第１のコンデンサと、前記第１のリアクトルの出力端子と前記第２のリアクトルの入力端子との間に接続された第２のコンデンサとを備えることを特徴とする請求項１〜８のいずれかひとつに記載のインバータ装置。
【請求項１０】
インピーダンスソース昇圧回路の出力に三相のインバータ回路が接続されたインバータの制御方法であって、
制御部が、三相電圧指令値に基づいて前記インバータ回路に対する入力電圧指令値と供給電源の電圧値に基づいてキャリア周期におけるいずれかの相の短絡時間の総和である総短絡時間を算出し、
三相電圧指令値と前記三相電圧指令値の大小関係を判別した判別結果と前記総短絡時間に基づいて各相の電圧ベクトルのデューティと短絡ベクトルのデューティを算出し、
前記三相電圧指令値の大小関係により選択される相の前記総短絡時間のデューティが、前記キャリア周期における前記総短絡時間を６等分して２倍した条件値より小さいとき、該選択された相以外の対象の相の短絡時間のデューティを変更し、
各相の短絡時間のデューティに基づいてＰＷＭ信号を生成して三相のインバータ回路に出力する、
ことを特徴とするインバータ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源を昇圧するインピーダンスソース昇圧回路を備えたインバータ装置およびインバータの制御方法に関する。
【背景技術】
【０００２】
従来、高出力および高効率のインバータ装置を実現する方法として、バッテリなどの直流電源電圧を所望の電圧に昇圧するインピーダンスソース昇圧回路（以下、Ｚソース昇圧回路）を用いることが知られている。
【０００３】
特許文献１によれば、直流電源の正極端に接続された第１リアクタと、直流電源の負極端に接続された第２リアクタと、第１リアクタの入力端と第２リアクタの出力端との間に接続された第１コンデンサと、１リアクタの出力端と第２リアクタの入力端との間に接続された第２コンデンサとを備えて構成される昇圧回路と、昇圧回路の出力側に接続された複数相のインバータ回路とを備えたインバータ装置において、昇圧回路の出力電圧及び各相の指令電圧に基づいて、パルス幅変調信号を算出するＰＷＭ信号算出手段により算出される各相の各スイッチング素子がオンされる時間とキャリア周期との関係が所定の場合は、ショート時間を全ての相に分割することを禁じ、一部の相にのみショート時間を分割してショート期間を割り当てるショート相決定手段とを具備し、各昇圧電圧における電圧利用率の拡大及びスイッチング損失の低減するインバータ装置が提案されている。
【０００４】
しかしながら、特許文献１によれば、短絡時間を拡大して電圧増幅率を向上させるために、変調率の増大とともにインバータのスイッチング回数を減少させる制御を行う必要がある。そのため、特許文献１では変調率の増大とともにインバータのスイッチング回数が４回または８回になり、スイッチング周波数が減少してしまい、スイッチング周波数の高周波化によるＺソース昇圧回路のリアクトルの小型化効果が低下するという問題がある。また、各相スイッチングパターンの不均衡はキャリア周波数の低下とともに、回路中のリプル電流を大きくする要因となり、回路中のリアクトル容量とコンデンサ容量が大きくなる。
【０００５】
特許文献２では、Ｚソース昇圧回路を備えたインバータ装置の制御方法では各スイッチングパターンの零ベクトル期間内で短絡時間を置換するため、６等分された短絡時間を各スイッチングパターンに設定している。その場合、インバータのスイッチング回数は１２回となるが、変調率に制限があり、短絡時間として置換可能な零ベクトル期間を最大限に利用できないという問題がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−３１２３４１号公報
【特許文献２】特開２００８−０６７４５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記のような実情に鑑みてなされたものであり、短絡時間が減少した場合でも、他相に減少分を割り振ることによりインバータのスイッチング回数の減少を抑え、Ｚソース昇圧回路内のリアクトルを小型化したインバータ装置およびインバータの制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
インピーダンスソース昇圧回路の出力に三相のインバータ回路が接続されたインバータ装置は、短絡時間算出部、デューティ算出部、短絡時間デューティ相間移動部を備えている。
【０００９】
インバータ入力電圧算出部およびデューティ算出部は、三相電圧指令値に基づいて上記インバータ回路に対する入力電圧指令値と供給電源の電圧値に基づいてキャリア周期におけるいずれかの相の短絡時間の総和である総短絡時間を算出する。短絡時間デューティ相間移動部は、三相電圧指令値と上記三相電圧指令値の大小関係を判別した判別結果と上記総短絡時間に基づいて各相の電圧ベクトルのデューティと短絡ベクトルのデューティを算出する。短絡時間デューティ相間移動部は、上記三相電圧指令値の大小関係により選択される相の上記総短絡時間のデューティが、上記キャリア周期における上記総短絡時間を６等分して２倍した条件値より小さいとき、該選択された相以外の対象の相の短絡時間のデューティを変更する。ＰＷＭ信号生成部は、各相の短絡時間のデューティに基づいてＰＷＭ信号を生成する。
【００１０】
上記構成により、短絡時間が減少した場合に、他相に減少分を割り振ることによりインバータのスイッチング回数の減少を抑えることができる。
また、直流電源の正極端子に接続されたダイオードのアノード端子と、上記ダイオードのカソード端子に接続される第１のリアクトルと、上記直流電源の負極端子に接続された第２のリアクトルと、上記第１のリアクトルの入力端子と上記第２のリアクトルの出力端子との間に接続された第１のコンデンサと、上記第１のリアクトルの出力端子と上記第２のリアクトルの入力端子との間に接続された第２のコンデンサとを備えるＺソース昇圧回路のリアクトルを小型化できる。
【発明の効果】
【００１１】
短絡時間が減少した場合でも、他相に減少分を割り振ることによりインバータのスイッチング回数の減少を抑えることができる。また、Ｚソース昇圧回路内のリアクトルを小型化できる。また、各相のスイッチングパターンを可能な限り均等に配置することにより、Ｚソース昇圧回路におけるリプル電流を低減させ、リアクトルとコンデンサの容量を低減することができる。
【図面の簡単な説明】
【００１２】
【図１】インバータ装置の構成を示す図である。
【図２】制御部の構成を示すブロック図である。
【図３】インバータ回路の制御を示すフロー図である。
【図４】電圧指令値大小関係判別部の動作を示すフロー図である。
【図５Ａ】短絡時間デューティ相間移動部のｍｏｄｅ１の動作を示すフロー図である。
【図５Ｂ】短絡時間デューティ相間移動部のｍｏｄｅ２の動作を示すフロー図である。
【図５Ｃ】短絡時間デューティ相間移動部のｍｏｄｅ３の動作を示すフロー図である。
【図５Ｄ】短絡時間デューティ相間移動部のｍｏｄｅ４の動作を示すフロー図である。
【図５Ｅ】短絡時間デューティ相間移動部のｍｏｄｅ５の動作を示すフロー図である。
【図５Ｆ】短絡時間デューティ相間移動部のｍｏｄｅ６の動作を示すフロー図である。
【図６】短絡時間設定後のスイッチングパターンを示す図である。Ａは従来、Ｂは提案したスイッチングパターンを示す。
【図７】電圧増幅率−変調率特性を示す図である。
【発明を実施するための形態】
【００１３】
以下図面に基づいて、本発明の実施形態について詳細を説明する。
図１は、インバータ装置１の構成を示す図である。インバータ装置１は、直流電源２、Ｚソース昇圧回路３、インバータ回路４、バッテリ電圧センサ５、位置検出センサ６、相電流センサ７Ｕ、７Ｗ、および制御部９、記録部８を備え、モータ１０を制御する。
【００１４】
直流電源２は、モータ１０にＺソース昇圧回路３やインバータ回路４を介して電力を供給する。例えば、直流電源２としてリチウムイオン電池、ニッケル水素電池、キャパシタを用いることができる。
【００１５】
Ｚソース昇圧回路３は、ダイオードＤ１、リアクトルＬ１、Ｌ２、コンデンサＣ１、Ｃ２を備えている。ダイオードＤ１のアノードは、直流電源２の正極に接続され、カソードはリアクトルＬ１とコンデンサＣ１の一方の端子に接続されている。リアクトルＬ１の他方の端子は、コンデンサＣ２の一方の端子とインバータ回路４のスイッチング素子Ｑ１、Ｑ２、Ｑ３のコレクタ端子に接続されている。リアクトルＬ２の一方の端子は、直流電源２の負極とコンデンサＣ２の他方の端子と接続されている。リアクトルＬ２の他方の端子は、コンデンサＣ１の他方の端子とインバータ回路４のスイッチング素子Ｑ４、Ｑ５、Ｑ６のエミッタ端子に接続されている。このように構成されたＺソース昇圧回路３は、ＵＶＷのいずれかの相の上下のアームが短絡する短絡時間において、リアクトルＬ１、Ｌ２の充電、コンデンサＣ１、Ｃ２の放電を行った後、ＰＷＭ制御における零ベクトル期間や有効ベクトル期間においてリアクトルＬ１、Ｌ２の放電並びにコンデンサＣ１、Ｃ２の充電を行うことにより直流電源電圧を昇圧する。なお、ダイオードＤ１は、通電期間やゼロベクトル期間ではオン、短絡時間ではオフする。
【００１６】
インバータ回路４は、Ｚソース昇圧回路３の出力側に接続された３相のインバータ回路である。スイッチング素子Ｑ１とフライホイールダイオードＤ２は、Ｕ相の上アーム（Ｐ側）を構成する。また、スイッチング素子Ｑ２とフライホイールダイオードＤ３は、Ｖ相の上アームを構成する。スイッチング素子Ｑ３とフライホイールダイオードＤ４は、Ｗ相の上アームを構成する。スイッチング素子Ｑ４とフライホイールダイオードＤ５は、Ｕ相の下アーム（Ｎ側）を構成する。また、スイッチング素子Ｑ５とフライホイールダイオードＤ６は、Ｖ相の下アームを構成する。スイッチング素子Ｑ６とフライホイールダイオードＤ７は、Ｗ相の下アームを構成する。
【００１７】
スイッチング素子Ｑ１、Ｑ２、Ｑ３のコレクタ端子は、リアクトルＬ１のＺソース昇圧回路３の出力側に接続されている。スイッチング素子Ｑ４、Ｑ５、Ｑ６のエミッタ端子は、リアクトルＬ２のＺソース昇圧回路３の出力側に接続されている。スイッチング素子Ｑ１〜Ｑ６のコレクタ−エミッタ間には、エミッタからコレクタの方向が順方向になるようフライホイールダイオードＤ２〜Ｄ７が接続されている。
【００１８】
スイッチング素子Ｑ１〜Ｑ６は、制御部９から出力されるパルス信号（パルス幅変調）によりオン／オフする。また、各スイッチング素子Ｑ１〜Ｑ３のエミッタ端子と、各スイッチング素子Ｑ４〜Ｑ６のコレクタ端子は、モータ１０のＵ、Ｖ、Ｗ相の各コイル端子に接続されている。なお、スイッチング素子は絶縁ゲート型バイポーラ・トランジスタ（ＩＧＢＴ）などを用いる。
【００１９】
バッテリ電圧センサ５は、直流電源２のバッテリ電圧Ｖｏを検出するセンサであり、バッテリ電圧Ｖｏに対応する信号を出力する。
相電流センサ７Ｕ、７Ｗは、モータ１０の相電流Ｉｕ、Ｉｖ、Ｉｗを検出するためのセンサであり、Ｕ、Ｖ相の相電流Ｉｕ、Ｉｗに対応する電気信号を出力する。なお、Ｖ相の相電流Ｉｖは、相電流Ｉｕ、Ｉｗに基づいて算出する。なお、Ｖ相についても相電流センサを設けてもよい。
【００２０】
位置検出センサ６は、モータ１０のステータとロータとの回転角θを検出するセンサであり、この回転角θに対応する信号を出力する。
制御部９は、バッテリ電圧センサ５、位置検出センサ６、相電流センサ７Ｕ、７Ｗの出力信号を受信して、図示しないアナログ／デジタル変換器により各出力信号をデジタル信号に変換して、該信号に基づいて処理を行う。なお、制御部９は、モータ１０の駆動および回生作動を制御する。また、制御部９はＣＰＵ、ＤＳＰなどのプログラマブルなデバイスを用いて構成してもよい。
【００２１】
記録部８には、インバータ回路４を制御するためのプログラムやデータが記録されている。
図２は、制御部９のインバータ回路４の制御ブロックを示す図である。制御部９は、三相電圧指令値算出部２１、インバータ入力電圧算出部２２、電源電圧検出部２３、電圧指令値大小関係判別部２４、短絡時間算出部２５、デューティ算出部２６、短絡時間デューティ相間移動部２７、ＰＷＭ信号生成部２８を備えている。そして、制御部９は、三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊、昇圧電圧指令値Ｖｉｎ＊、電源電圧Ｖｏに基づいて各相の短絡時間を設定したＰＷＭ信号を生成する。
【００２２】
三相電圧指令値算出部２１では、後述するようにモータ１０に対するトルク指令値Ｔ＊とモータ１０の磁極位置θに基づいて三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊を算出する。
【００２３】
インバータ入力電圧算出部２２は、三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊に基づいて昇圧電圧指令値Ｖｉｎ＊を算出する。
電源電圧検出部２３は、バッテリ電圧センサ５から直流電源２の電圧Ｖｏに対応する信号を取得して直流電源電圧値Ｖｏ＊を短絡時間算出部２５に出力する。
【００２４】
電圧指令値大小関係判別部２４は、後述するように三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊に基づいて電圧指令値の大小関係を判定し、判定結果に対応するモード信号（ｍｏｄｅ信号）を生成する。
【００２５】
短絡時間算出部２５は、インバータ回路４のＵ、Ｖ、Ｗ相のいずれかの相を短絡する１キャリア周期における総短絡時間Ｔｓｔを式１に従って算出する。１キャリア周期Ｔｃでは、例えば、三角波キャリア信号などある。
【００２６】
Ｔｓｔ＝（Ｔｃ／２）×（１−（Ｖｏ＊／Ｖｉｎ＊）      式１
デューティ算出部２６は、後述するように三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊とモード信号と総短絡時間Ｔｓｔに基づいて各電圧ベクトルのデューティＤｎ、短絡ベクトルのデューティＤｓｔを順次算出する。
【００２７】
短絡時間デューティ相間移動部２７は、後述するようにモード信号と各電圧ベクトルのデューティＤｎと短絡ベクトルのデューティＤｓｔに基づいて相間で短絡時間を移動してデューティを変更する。
【００２８】
ＰＷＭ信号生成部２８は、各電圧ベクトルのデューティＤｎ、短絡ベクトルのデューティＤｓｔ、キャリア周期Ｔｃ（三角波キャリア信号）、短絡時間デューティ相間移動部２７により算出された期間および短絡時間が割り当てられる相などに基づいて、スイッチング素子Ｑ１〜Ｑ６をオン／オフするＰＷＭ信号を生成して出力する。
（動作説明）
図３は、Ｚソースインバータ装置の制御を示すフロー図である。
【００２９】
ステップＳ１では電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊算出する。例えば、制御部９の三相電圧指令値算出部２１は、モータ１０に対するトルク指令値Ｔ＊と回転角θから算出した角速度ωを取得してｄ軸電流指令値Ｉｄ＊およびｑ軸電流指令値Ｉｑ＊を算出する。次に、Ｕ相電流Ｉｕ、Ｖ相電流Ｉｖ、Ｗ相電流Ｉｗの検出値をｄｑ座標上に変換してｄ軸電流値Ｉｄとｑ軸電流値Ｉｑを算出する。ｄ軸電流指令値Ｉｄ＊、ｑ軸電流指令値Ｉｑ＊、回転角度θ、ｄ軸電流値Ｉｄとｑ軸電流値Ｉｑに基づいて、ｄ軸電流値Ｉｄおよびｑ軸電流値Ｉｑとｄ軸電流指令値Ｉｄ＊とｑ軸電流指令値Ｉｑ＊との各偏差がゼロになるように、ｄ軸電圧指令値Ｖｄ＊とｑ軸電圧指令値Ｖｑ＊を算出する。そして、ｄ軸電圧指令値Ｖｄ＊とｑ軸電圧指令値Ｖｑ＊を座標変換して三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊を算出する。
【００３０】
ステップＳ２では、インバータ入力電圧である昇圧電圧指令値Ｖｉｎ＊を算出する。例えば、制御部９のインバータ入力電圧算出部２２は、三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊に基づいて昇圧電圧指令値Ｖｉｎ＊を算出する。また、三相電圧指令値算出部２１で算出したｄ軸電圧指令値Vｄ＊とｑ軸電圧指令値Vｑ＊を用いて式２に従って昇圧電圧指令値Ｖｉｎ＊を算出してもよい。なお、式２の「＾」はべき乗を示す。
【００３１】
Ｖｉｎ＊＝２×（２＾（１／２））／（（３＾（１／２）×M）×（（Ｖｄ＊）＾２＋（Ｖｑ＊）＾２））＾（１／２）      式２
ステップＳ３では直流電源２の電圧Ｖｏを検出する。例えば、バッテリ電圧センサ５から電圧Ｖｏに対応する信号を取得して電圧値Ｖｏ＊を生成する。
【００３２】
ステップＳ４（モード判別処理）では、電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊の大小関係に基づいてモードを判別する。
図４に指令値大小関係算出処理（電圧指令値大小関係判別部２４のモード判別処理）の動作フローを示す。
【００３３】
ステップＳ４１では、動作周期ごとにＵ相電圧指令値Ｖｕ＊とＶ相電圧指令値Ｖｖ＊を取得して、Ｕ相電圧指令値Ｖｕ＊とＶ相電圧指令値Ｖｖ＊が記録部８に記録されている条件Ａ（Ｖｕ＊＞Ｖｖ＊）を満たしているかを判定する。条件Ａを満たしていればステップＳ４２に移行し、満たしていなければステップＳ４７に移行する。
【００３４】
ステップＳ４２では、動作周期ごとにＶ相電圧指令値Ｖｖ＊とＷ相電圧指令値Ｖｗ＊を取得して、Ｖ相電圧指令値Ｖｖ＊とＷ相電圧指令値Ｖｗ＊が記録部８に記録されている条件Ｂ（Ｖｖ＊＞Ｖｗ＊）を満たしているかを判定する。条件Ｂを満たしていればステップＳ４３（ｍｏｄｅ１）に移行し、満たしていなければステップＳ４４に移行する。
【００３５】
ステップＳ４３では、後述するｍｏｄｅ１に対応する処理を実行する通知をデューティ算出部２６と短絡時間デューティ相間移動部２７に転送する。
ステップＳ４４では、動作周期ごとにＵ相電圧指令値Ｖｕ＊とＷ相電圧指令値Ｖｗ＊を取得して、Ｖ相電圧指令値Ｖｕ＊とＷ相電圧指令値Ｖｗ＊が記録部８に記録されている条件Ｃ（Ｖｕ＊＞Ｖｗ＊）を満たしているかを判定する。条件Ｃを満たしていればステップＳ４５（ｍｏｄｅ２）に移行し、満たしていなければステップＳ４６（ｍｏｄｅ３）に移行する。
【００３６】
ステップＳ４５では、後述するｍｏｄｅ２に対応する処理を実行する通知をデューティ算出部２６と短絡時間デューティ相間移動部２７に転送する。ステップＳ４６では、後述するｍｏｄｅ３に対応する処理を実行する通知をデューティ算出部２６と短絡時間デューティ相間移動部２７に転送する。
【００３７】
ステップＳ４７では、動作周期ごとにＵ相電圧指令値Ｖｕ＊とＷ相電圧指令値Ｖｗ＊を取得して、Ｖ相電圧指令値Ｖｕ＊とＷ相電圧指令値Ｖｗ＊が条件Ｃ（Ｖｕ＊＞Ｖｗ＊）を満たしているかを判定する。条件Ｃを満たしていればステップＳ４８（ｍｏｄｅ４）に移行し、満たしていなければステップＳ４９に移行する。
【００３８】
ステップＳ４８では、後述するｍｏｄｅ４に対応する処理を実行する通知をデューティ算出部２６と短絡時間デューティ相間移動部２７に転送する。
ステップＳ４９では、動作周期ごとにＶ相電圧指令値Ｖｖ＊とＷ相電圧指令値Ｖｗ＊を取得して、Ｖ相電圧指令値Ｖｖ＊とＷ相電圧指令値Ｖｗ＊が条件Ｂ（Ｖｖ＊＞Ｖｗ＊）を満たしているかを判定する。条件Ｂを満たしていればステップＳ４１０（ｍｏｄｅ５）に移行し、満たしていなければステップＳ４１１（ｍｏｄｅ６）に移行する。
【００３９】
ステップＳ４１０では、後述するｍｏｄｅ５に対応する処理を実行する通知をデューティ算出部２６と短絡時間デューティ相間移動部２７に転送する。ステップＳ４１１では、後述するｍｏｄｅ６に対応する処理を実行する通知をデューティ算出部２６と短絡時間デューティ相間移動部２７に転送する。
【００４０】
上記ステップＳ４の処理（図４参照）が完了すると、図３のステップＳ５では総短絡時間Ｔｓｔを算出する。例えば、算出インバータ回路４のＵ、Ｖ、Ｗ相のいずれかの相を短絡する１キャリア周期における総短絡時間Ｔｓｔを直流電源電圧値Ｖｏ＊と昇圧電圧指令値Ｖｉｎ＊に基づいて算出する（式１参照）。
【００４１】
ステップＳ６ではデューティを算出する。例えば、短絡時間算出部２５により、三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊とモード信号と総短絡時間Ｔｓｔとキャリア周期Ｔｃを周期とする三角波キャリア信号に基づいて各電圧ベクトルのデューティＤｎ、短絡ベクトルのデューティＤｓｔを順次算出する。例えば、電圧指令値の大小関係がＶｕ＊＞Ｖｖ＊＞Ｖｗ＊の場合の各電圧ベクトルのデューティＤｎ、短絡ベクトルのデューティＤｓｔについて算出方法を示す。式３はキャリア周期の半周期間における短絡時間設定前の各ベクトルのデューティを示している。
【００４２】
Ｄ７＝（１＋Ｖｗ＊）／２                  式３
Ｄ６＝（Ｖｖ＊−Ｖｗ＊）／２
Ｄ４＝（Ｖｕ＊−Ｖｖ＊）／２
Ｄ０＝（１−Ｖｕ＊）／２
Ｄ７の場合、Ｖ７ベクトルのデューティは零ベクトルになる（最小相から算出）。Ｄ０の場合、Ｖ０ベクトルのデューティは零ベクトルになる（最大相から算出）。Ｄ６、Ｄ４の場合、Ｖ６、Ｖ４ベクトルのデューティは有効ベクトルになる。有効ベクトルＶ１〜Ｖ６は最小相、中間相、最大相から算出する。また、短絡時間１つ分のデューティＤｓｔ１は総短絡時間Ｔｓｔとキャリア周期Ｔｃから式４のように示すことができる。
【００４３】
Ｄｓｔ１＝Ｔｓｔ／３Ｔｃ                  式４
式５はキャリア周期の半周期間における短絡時間設定後の各ベクトルのデューティを示している。
【００４４】
Ｄ７＝（（１＋Ｖｗ＊）／２）−（３Ｄｓｔ１／２）      式５
＝（（１＋Ｖｗ＊）／２）−（Ｔｓｔ／２Ｔｃ）
Ｄ６＝（Ｖｖ＊−Ｖｗ＊）／２
Ｄ４＝（Ｖｕ＊−Ｖｖ＊）／２
Ｄ０＝（（１−Ｖｕ＊）／２）−（３Ｄｓｔ１／２）
＝（（１＋Ｖｗ＊）／２）−（Ｔｓｔ／２Ｔｃ）
式６は１キャリア周期間における各相の短絡時間のデューティを示している。
【００４５】
Ｄｕｓｔ＝Ｄｖｓｔ＝Ｄｗｓｔ＝２Ｄｓｔ１＝２Ｔｓｔ／３Ｔｃ      式６
なお、他の指令値の大小関係においても同じように算出する。
【００４６】
ステップＳ７では、例えば、短絡時間デューティ相間移動部２７により、各電圧ベクトルのデューティＤｎと短絡ベクトルのデューティＤｓｔに基づいて相間で短絡時間を移動してデューティを変更する。
【００４７】
図５Ａ〜５Ｆに短絡時間デューティの相間移動処理のフロー図を示す。図５Ａ〜５Ｆには、電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊の大小関係を判定し、各相の短絡時間のデューティを変更する処理について示している。Ｄｓｔ１は所望の総短絡時間Ｔｓｔを６等分した場合のデューティであり、ＤｕｓｔはＵ相の総短絡時間のデューティ、ＤｖｓｔはＶ相の総短絡時間のデューティ、ＤｗｓｔはＷ相の総短絡時間のデューティである。
【００４８】
図５Ａは、ｍｏｄｅ１（Ｖｕ＊＞Ｖｖ＊＞Ｖｗ＊）の処理を示すフローである。
ステップＳ５１では、Ｕ相の総短絡時間のデューティＤｕｓｔと条件値２Ｄｓｔ１とを比較してＤｕｓｔ＜２Ｄｓｔ１の条件を満たしていればステップＳ５２に移行し、満たしていなければステップＳ５３に移行する。例えば、条件値２Ｄｓｔ１は記録部８に記録されており、所望の総短絡時間Ｔｓｔを６等分したＤｓｔ１を２倍した値である。
【００４９】
ステップＳ５２では、式７に基づいてＷ相の短絡時間のデューティを変更する。
Ｄｗｓｔ’＝Ｄｗｓｔ＋（２Ｄｓｔ１−Ｄｕｓｔ）      式７
Ｄ７’＝Ｄ７−（２Ｄｓｔ１−Ｄｕｓｔ）
ステップＳ５３では、Ｗ相の総短絡時間のデューティＤｗｓｔと条件値２Ｄｓｔ１とを比較して、Ｄｗｓｔ＜２Ｄｓｔ１の条件を満たしていればステップＳ５４に移行し、満たしていなければ短絡時間デューティの相間移動の処理を完了するとともに、短絡時間の減少が発生しないことを、ＰＷＭ信号生成部２８に通知する。
【００５０】
ステップＳ５４では、式８に基づいてＵ相の短絡時間のデューティを変更する。
Ｄｕｓｔ’＝Ｄｕｓｔ＋（２Ｄｓｔ１−Ｄｗｓｔ）      式８
Ｄ０’＝Ｄ０−（２Ｄｓｔ１−Ｄｗｓｔ）
図５Ｂは、ｍｏｄｅ２（Ｖｕ＊＞Ｖｗ＊＞Ｖｖ＊）の処理を示すフローである。
【００５１】
ステップＳ５５では、Ｕ相の総短絡時間のデューティＤｕｓｔと条件値２Ｄｓｔ１とを比較してＤｕｓｔ＜２Ｄｓｔ１の条件を満たしていればステップＳ５６に移行し、満たしていなければステップＳ５７に移行する。
【００５２】
ステップＳ５６では、式９に基づいてＵ相の短絡時間のデューティを変更する。
Ｄｖｓｔ’＝Ｄｖｓｔ＋（２Ｄｓｔ１−Ｄｕｓｔ）      式９
Ｄ７’＝Ｄ７−（２Ｄｓｔ１−ＤＵｓｔ）
ステップＳ５７では、Ｖ相の総短絡時間のデューティＤｖｓｔと条件値２Ｄｓｔ１とを比較して、Ｄｖｓｔ＜２Ｄｓｔ１の条件を満たしていればステップＳ５８に移行し、満たしていなければ短絡時間デューティの相間移動の処理を完了するとともに、短絡時間の減少が発生しないことを、ＰＷＭ信号生成部２８に通知する。
【００５３】
ステップＳ５８では、式１０に基づいてＵ相の短絡時間のデューティを変更する。
Ｄｕｓｔ’＝Ｄｕｓｔ＋（２Ｄｓｔ１−Ｄｖｓｔ）      式１０
Ｄ０’＝Ｄ０−（２Ｄｓｔ１−Ｄｖｓｔ）
図５Ｃは、ｍｏｄｅ３（Ｖｗ＊＞Ｖｕ＊＞Ｖｖ＊）の処理を示すフローである。
【００５４】
ステップＳ５９では、Ｗ相の総短絡時間のデューティＤｗｓｔと条件値２Ｄｓｔ１とを比較してＤｗｓｔ＜２Ｄｓｔ１の条件を満たしていればステップＳ６０に移行し、満たしていなければステップＳ６１に移行する。
【００５５】
ステップＳ６０では、式１１に基づいてＶ相の短絡時間のデューティを変更する。
Ｄｖｓｔ’＝Ｄｖｓｔ＋（２Ｄｓｔ１−Ｄｗｓｔ）      式１１
Ｄ７’＝Ｄ７−（２Ｄｓｔ１−Ｄｗｓｔ）
ステップＳ６１では、Ｖ相の総短絡時間のデューティＤｖｓｔと条件値２Ｄｓｔ１とを比較して、Ｄｖｓｔ＜２Ｄｓｔ１の条件を満たしていればステップＳ６２に移行し、満たしていなければ短絡時間デューティの相間移動の処理を完了するとともに、短絡時間の減少が発生しないことを、ＰＷＭ信号生成部２８に通知する。
【００５６】
ステップＳ６２では、式１２に基づいてＷ相の短絡時間のデューティを変更する。
Ｄｗｓｔ’＝Ｄｗｓｔ＋（２Ｄｓｔ１−Ｄｖｓｔ）      式１２
Ｄ０’＝Ｄ０−（２Ｄｓｔ１−Ｄｖｓｔ）
図５Ｄは、ｍｏｄｅ４（Ｖｖ＊＞Ｖｕ＊＞Ｖｗ＊）の処理を示すフローである。
【００５７】
ステップＳ６３では、Ｖ相の総短絡時間のデューティＤｖｓｔと条件値２Ｄｓｔ１とを比較してＤｖｓｔ＜２Ｄｓｔ１の条件を満たしていればステップＳ６４に移行し、満たしていなければステップＳ６５に移行する。
【００５８】
ステップＳ６４では、式１３に基づいてＷ相の短絡時間のデューティを変更する。
Ｄｗｓｔ’＝Ｄｗｓｔ＋（２Ｄｓｔ１−Ｄｖｓｔ）      式１３
Ｄ７’＝Ｄ７−（２Ｄｓｔ１−Ｄｖｓｔ）
ステップＳ６５では、Ｗ相の総短絡時間のデューティＤｗｓｔと条件値２Ｄｓｔ１とを比較して、Ｄｗｓｔ＜２Ｄｓｔ１の条件を満たしていればステップＳ６５に移行し、満たしていなければ短絡時間デューティの相間移動の処理を完了するとともに、短絡時間の減少が発生しないことを、ＰＷＭ信号生成部２８に通知する。
【００５９】
ステップＳ６６では、式１４に基づいてＶ相の短絡時間のデューティを変更する。
Ｄｖｓｔ’＝Ｄｖｓｔ＋（２Ｄｓｔ１−Ｄｗｓｔ）      式１４
Ｄ０’＝Ｄ０−（２Ｄｓｔ１−Ｄｗｓｔ）
図５Ｅは、ｍｏｄｅ５（Ｖｖ＊＞Ｖｗ＊＞Ｖｕ＊）の処理を示すフローである。
【００６０】
ステップＳ６７では、Ｖ相の総短絡時間のデューティＤｖｓｔと条件値２Ｄｓｔ１とを比較してＤｖｓｔ＜２Ｄｓｔ１の条件を満たしていればステップＳ６８に移行し、満たしていなければステップＳ６９に移行する。
【００６１】
ステップＳ６８では、式１５に基づいてＵ相の短絡時間のデューティを変更する。
Ｄｕｓｔ’＝Ｄｕｓｔ＋（２Ｄｓｔ１−Ｄｖｓｔ）      式１５
Ｄ７’＝Ｄ７−（２Ｄｓｔ１−Ｄｖｓｔ）
ステップＳ６９では、Ｕ相の総短絡時間のデューティＤｕｓｔと条件値２Ｄｓｔ１とを比較して、Ｄｕｓｔ＜２Ｄｓｔ１の条件を満たしていればステップＳ７０に移行し、満たしていなければ短絡時間デューティの相間移動の処理を完了するとともに、短絡時間の減少が発生しないことを、ＰＷＭ信号生成部２８に通知する。
【００６２】
ステップＳ７０では、式１６に基づいてＶ相の短絡時間のデューティを変更する。
Ｄｖｓｔ’＝Ｄｖｓｔ＋（２Ｄｓｔ１−Ｄｕｓｔ）      式１６
Ｄ０’＝Ｄ０−（２Ｄｓｔ１−Ｄｕｓｔ）
図５Ｆは、ｍｏｄｅ６（Ｖｗ＊＞Ｖｖ＊＞Ｖｕ＊）の処理を示すフローである。
ステップＳ７１では、Ｗ相の総短絡時間のデューティＤｗｓｔと条件値２Ｄｓｔ１とを比較してＤｕｓｔ＜２Ｄｓｔ１の条件を満たしていればステップＳ７２に移行し、満たしていなければステップＳ７３に移行する。
【００６３】
ステップＳ７２では、式１７に基づいてＵ相の短絡時間のデューティを変更する。
Ｄｕｓｔ’＝Ｄｕｓｔ＋（２Ｄｓｔ１−Ｄｗｓｔ）      式１７
Ｄ７’＝Ｄ７−（２Ｄｓｔ１−Ｄｗｓｔ）
ステップＳ７３では、Ｕ相の総短絡時間のデューティＤｕｓｔと条件値２Ｄｓｔ１とを比較して、Ｄｕｓｔ＜２Ｄｓｔ１の条件を満たしていればステップＳ７４に移行し、満たしていなければ短絡時間デューティの相間移動の処理を完了するとともに、短絡時間の減少が発生しないことを、ＰＷＭ信号生成部２８に通知する。
【００６４】
ステップＳ７４では、式１８に基づいてＷ相の短絡時間のデューティを変更する。
Ｄｗｓｔ’＝Ｄｗｓｔ＋（２Ｄｓｔ１−Ｄｕｓｔ）      式１８
Ｄ０’＝Ｄ０−（２Ｄｓｔ１−Ｄｕｓｔ）
上記ステップＳ７の処理を完了した後、図３のステップＳ８ではＰＷＭ信号を生成する。各相に対して設定した所望の短絡時間が減少する場合は、短絡時間デューティ相間移動部２７で減少分を他相(最大相か最小相)に付与した各電圧ベクトルのデューティＤｎ’（Ｄ０’〜Ｄ７’）と短絡ベクトルのデューティＤｓｔ’（Ｄｕｓｔ’、Ｄｖｓｔ’、Ｄｗｓｔ’）をもとにＰＷＭ信号を生成する。短絡時間の減少が発生しない場合は、デューティ算出部２６で算出された各電圧ベクトルのデューティＤｎ（Ｄ０〜Ｄ７）と短絡ベクトルのデューティＤｓｔ（Ｄｕｓｔ、Ｄｖｓｔ、Ｄｗｓｔ）をもとにＰＷＭ信号を生成する。
【００６５】
上記のように短絡時間が減少した場合に、他相に減少分を割り振ることによりインバータのスイッチング回数の減少を抑えられ、さらにＺソース昇圧回路内のリアクトルを小型化できる。また、各相のスイッチングパターンを可能な限り均等に配置することにより、Ｚソース昇圧回路におけるリプル電流を低減させ、リアクトルとコンデンサの容量を低減することができる。
【００６６】
例えば、従来のようにＰＷＭ制御で決定された有効ベクトル期間を維持するために短絡時間を零ベクトル期間内で置換すると、変調率の増加に伴い、あるキャリア周期間で何れかの相の短絡時間が減少する（図６のＡ参照）。図６のＡでは、Ｕ相において短絡時間が減少している（破線範囲）。
【００６７】
しかし、上記説明した実施例によれば、図６のＡにおいて発生したＵ相における短絡時間の減少分をＷ相にて置換することにより零ベクトル期間を最大限に利用することができる。つまり、図６のＢの破線範囲に示すようにＷ相の短絡時間のデューティＤｗｓｔを短絡時間減少分だけ増加させ、零電圧ベクトルＶ７のデューティＤ７を減少させることで零ベクトル期間を最大限に利用することができる。また、短絡時間が減少した場合に、他相に減少分を付与することで、スイッチング回数の減少を１２回から１０回への２回に抑えることができる。
【００６８】
なお、図６のＡ、Ｂでは縦軸に電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊のレベル（１〜−１）、スイッチング素子Ｑ１〜Ｑ６の入力（ＰＷＭ信号）、電圧ベクトルのデューティ、短絡ベクトルのデューティが設定されている。
【００６９】
さらに、インバータのスイッチング回数の減少を抑えることで、電圧増幅率特性を維持しつつ、昇圧回路内のリアクトルの小型化が可能となる（図７：電圧増幅率−変調率特性を参照）。なお、図７は縦軸に電圧増幅率、横軸に変調率が示されている。
【００７０】
例えば、従来は、１キャリア周期Ｔｃ、１キャリア周期内の総短絡時間Ｔｓｔとすると、変調率Ｍは、Ｍ≦１−（Ｔｓｔ／Ｔｃ）となり、電圧増幅率Ｇは、Ｇ＝Ｍ／（２Ｍ−１）となる。そして、出力相電圧の基本波波高値Ｖｕは、Ｖｕ＝ＧＶｏ／２のように示すことができる。
【００７１】
しかし、図６のＡのように短絡時間を拡大した場合、短絡時間が減少する相が発生するため、電圧増幅率は低下する。しかし、本実施例によれば短絡時間が減少した場合に、他相に減少分を付与することで、変調率Ｍは、Ｍ≦（２／３＾２）×（１−（Ｔｓｔ／Ｔｃ））、電圧増幅率ＧはＧ＝Ｍ／（（３＾２）Ｍ−１）の特性を維持することができる。さらにスイッチング回数の減少を押させることができる。
【００７２】
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【符号の説明】
【００７３】
１  インバータ装置、
２  直流電源、
３  Ｚソース昇圧回路、
４  インバータ回路、
５  バッテリ電圧センサ、
６  位置検出センサ、
７Ｕ、７Ｗ  相電流センサ、
８  記録部、
９  制御部、
１０  モータ、
２１  三相電圧指令値算出部、
２２  インバータ入力電圧算出部、
２３  電源電圧検出部、
２４  電圧指令値大小関係判別部、
２５  短絡時間算出部、
２６  デューティ算出部、
２７  短絡時間デューティ相間移動部、
２８  ＰＷＭ信号生成部、
Ｄ１〜Ｄ７  ダイオード、
Ｌ１、Ｌ２  リアクトル、
Ｃ１、Ｃ２  コンデンサ、
Ｑ１〜Ｑ６  トランジスタ、
【図１】
2010233350.tif 000003
【図２】
2010233350.tif 000004
【図３】
2010233350.tif 000005
【図４】
2010233350.tif 000006
【図５Ａ】
2010233350.tif 000007
【図５Ｂ】
2010233350.tif 000008
【図５Ｃ】
2010233350.tif 000009
【図５Ｄ】
2010233350.tif 000010
【図５Ｅ】
2010233350.tif 000011
【図５Ｆ】
2010233350.tif 000012
【図６】
2010233350.tif 000013
【図７】
2010233350.tif 000014