(57)【要約】【課題】フラッシュメモリのデータ消去を中断した場合において、データ消去を途中から再開するときのデータ消去に要する時間を短くすること。【解決手段】フラッシュメモリ（１０）は、メモリセル（２１）、検証回路（３１）、および電源回路（３２）を備える。検証回路は、メモリセルの消去状態を検証することによってメモリセルの閾値電圧を計測する。電源回路は、計測された閾値電圧に応じた強度のパルス電圧を最初のパルス電圧とする１又は２以上のパルス電圧をメモリセルに印加する。【選択図】図１
2010244665.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルと、
前記メモリセルの消去状態を検証することによって前記メモリセルの閾値電圧を計測する検証回路と、
前記閾値電圧に応じた強度のパルス電圧を最初のパルス電圧とする１又は２以上のパルス電圧を前記メモリセルに印加する電源回路と、を備えることを特徴とするフラッシュメモリ。
【請求項２】
前記検証回路は、データ消去を中断した場合においてデータ消去を途中から再開するときに、前記メモリセルの消去状態を検証することによって前記メモリセルの閾値電圧を計測することを特徴とする、請求項１に記載のフラッシュメモリ。
【請求項３】
データ消去を中断する前に前記メモリセルに対して最後に印加されたパルス電圧の強度を記録するレジスタをさらに備え、
前記電源回路は、データ消去を途中から再開するときには、前記レジスタに記録された前記強度のパルス電圧を最初のパルス電圧とすることを特徴とする、請求項１又は２に記載のフラッシュメモリ。
【請求項４】
消去状態を検証することによってメモリセルの閾値電圧を計測する工程と、
前記閾値電圧に応じた強度のパルス電圧を最初のパルス電圧とする１又は２以上のパルス電圧を前記メモリセルへ印加する工程と、を含むフラッシュメモリのデータ消去方法。
【請求項５】
フラッシュメモリのデータ消去を中断した場合においてデータ消去を途中から再開するときに、前記計測工程と前記印加工程とを含むことを特徴とする、請求項４に記載のデータ消去方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフラッシュメモリおよびその消去方法に関し、特に、フラッシュメモリの消去を中断した場合において消去を途中から再開するときの消去方法に関する。
【背景技術】
【０００２】
特許文献１および２において、フラッシュメモリのデータ消去方法が記載されている。
図６は、特許文献１、２における消去動作を概略的に示すフローチャートである。
【０００３】
図６を参照すると、フラッシュメモリのデータ消去を開始する場合には、初めに、メモリセルの閾値電圧に依存しない所定の強度のパルス電圧をメモリセルへ印加する（ステップＳ１０１）。
【０００４】
次に、メモリセルの閾値電圧を判定する（ステップＳ１０２）。判定はベリファイ電圧を任意に設定し、消去ベリファイ（すなわち、消去状態の検証）によって行う。閾値電圧が所定の電圧（以下「消去レベル」という。）以下となった場合には、メモリセルは消去状態にあるものと判定される（ステップＳ１０２のＹｅｓ）。一方、消去状態にないものと判定された場合には（ステップＳ１０２のＮｏ）、メモリセルの閾値電圧に応じた消去用パルス電圧をフラッシュメモリに印加する（ステップＳ１０３）。
【０００５】
図７は、従来のフラッシュメモリのデータ消去方法について説明するための図である。図７（Ａ）〜（Ｃ）は、メモリセルの閾値電圧の分布、および、データ消去用のパルス電圧を概略的に示している。
【０００６】
図７（Ａ）を参照すると、閾値電圧分布ｄ０は、データ消去を開始する前のメモリセルの閾値電圧分布である。メモリセルに対して、パルス電圧ｐ１を印加する（ステップＳ１０１）ことによって、閾値電圧の分布は、閾値電圧分布ｄ０から閾値電圧分布ｄ１へと変化する。次に、閾値電圧に応じたパルス電圧ｐ２〜ｐ６を順次印加する（ステップＳ１０３）ことによって、閾値電圧の分布は、閾値電圧分布ｄ２〜ｄ６へと順次変化する。閾値電圧分布ｄ６となった時点において、メモリセルの閾値電圧を判定すると（ステップＳ１０２）、閾値電圧分布ｄ６は、消去レベルＶｔｈ０以下となっていることから（ステップＳ１０２のＹｅｓ）、メモリセルは消去状態にあるものとみなされ、データ消去が完了する。
【０００７】
特許文献１および２においては、メモリセルの閾値電圧に応じた消去用パルス電圧を印加することにより、消去時間のばらつきを抑え、消去速度を向上し、過度の電圧ストレスをフラッシュメモリに与えないようにしている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−３２３７１６号公報（図３）
【特許文献２】特開２００８−１６５９６０号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
以下の分析は、本発明者によってなされたものである。ＥＥＰＲＯＭエミュレーションのようにフラッシュメモリをデータ格納用メモリとして使用する場合、フラッシュメモリへランダムにデータ書き込みの要求が発生する。書き込みは一定時間内に終了する必要があり、フラッシュメモリを消去中に書き込み要求が発生した場合には、消去を中断してデータ書き込みを行う必要がある。
【００１０】
消去を中断してデータ書き込み行い、初めからデータ消去を再開する場合において、データ書き込み要求の間隔が、図６の消去パルス電圧印加（ステップＳ１０１）よりも短いときには、フラッシュメモリの消去が完了しないという問題がある。かかる問題を回避するためには、データ消去を初めから行う代わりに、データ消去を中断した箇所（途中）から消去を再開すればよい。
【００１１】
図７（Ｂ）、（Ｃ）は、データ消去を中断し、途中からデータ消去を再開する場合におけるメモリセルの閾値電圧の分布、および、データ消去用のパルス電圧を概略的に示している。ここでは、パルス電圧ｐ１〜ｐ３を印加した時点（すなわち、閾値電圧分布がｄ３となった時点）において、データ消去を中断したものとする（図７（Ｂ）参照））。
【００１２】
従来のデータ消去方法によると、データ消去を再開する場合においても、メモリセルの閾値電圧に依存しない所定の強度のパルス電圧ｐ１がメモリセルへ印加される（ステップＳ１０１）。図７（Ｃ）を参照すると、このとき、閾値電圧の分布は、閾値電圧分布ｄ３から閾値電圧分布ｅ１へと変化する。
【００１３】
閾値電圧分布ｄ３から閾値電圧分布ｅ１への変化の大きさは、図７（Ａ）における閾値電圧分布ｄ３から閾値電圧分布ｄ４への変化の大きさよりも小さい。すなわち、従来のデータ消去方法によると、データ消去を途中から再開する場合において、メモリセルの閾値電圧に応じた消去用パルス電圧を印加することができず、データ消去再開後における消去時間が長くなるという問題がある。
【００１４】
さらに、データ消去の中断からデータ消去の再開までの時間が長い場合には、メモリセルの閾値電圧が変動する。このような場合にも、従来のデータ消去方法によると、メモリセルの閾値電圧に応じた消去用パルス電圧を印加することができないという問題がある。
【００１５】
そこで、フラッシュメモリのデータ消去を中断した場合において、データ消去を途中から再開するときのデータ消去に要する時間を短くすることが課題となる。
【課題を解決するための手段】
【００１６】
本発明の第１の視点に係るフラッシュメモリは、メモリセルと、メモリセルの消去状態を検証することによってメモリセルの閾値電圧を計測する検証回路と、計測された閾値電圧に応じた強度のパルス電圧を最初のパルス電圧とする１又は２以上のパルス電圧をメモリセルに印加する電源回路と、を備える。
【００１７】
本発明の第２の視点に係るフラッシュメモリのデータ消去方法は、消去状態を検証することによってメモリセルの閾値電圧を計測する工程と、計測された閾値電圧に応じた強度のパルス電圧を最初のパルス電圧とする１又は２以上のパルス電圧を前記メモリセルへ印加する工程と、を含む。
【発明の効果】
【００１８】
本発明に係るフラッシュメモリおよびそのデータ消去方法によると、フラッシュメモリのデータ消去を中断した場合においてデータ消去を途中から再開するときのデータ消去に要する時間を短くすることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態に係るフラッシュメモリの構成を示すブロック図である。
【図２】本発明の第１の実施例におけるフラッシュメモリのデータ消去方法のフローチャートである。
【図３】本発明の第１の実施例におけるフラッシュメモリのデータ消去方法のフローチャートである。
【図４】本発明の第１の実施例におけるフラッシュメモリのデータ消去方法について説明するための図である。
【図５】本発明の第１の実施例におけるフラッシュメモリのデータ消去方法について説明するための他の図である。
【図６】従来のフラッシュメモリのデータ消去方法のフローチャートである。
【図７】従来のフラッシュメモリのデータ消去方法について説明するための図である。
【発明を実施するための形態】
【００２０】
本発明の実施形態に係るフラッシュメモリについて図面を参照して説明する。図１は、本実施形態に係るフラッシュメモリの構成を示すブロック図である。
【００２１】
図１を参照すると、フラッシュメモリ１０は、１または２以上のメモリセル２１を含むメモリアレイ２０と、消去電圧生成回路３０とを備える。消去電圧生成回路３０は、さらに検証回路３１および電源回路３２を備える。
【００２２】
検証回路３１は、メモリセル２１の消去状態を検証することによってメモリセル２１の閾値電圧を計測する。電源回路３２は、計測された閾値電圧に応じた強度のパルス電圧を最初のパルス電圧とする１又は２以上のパルス電圧をメモリセル２１に印加する。
【００２３】
このとき、メモリセル２１の閾値電圧に応じた大きさの電圧を初期値とする消去用パルス電圧をメモリセルへ印加することができ、消去時間を短くすることができる。
【００２４】
また、検証回路３１は、データ消去を中断し、データ消去を途中から再開するときに、メモリセル２１の消去状態を検証することによってメモリセル２１の閾値電圧を計測することが好ましい。
【００２５】
フラッシュメモリのデータ消去を中断した後データ消去を再開するまでの間に各メモリセルの閾値電圧が変化した場合であっても、好適な消去用パルス電圧を各メモリセルへ印加することができ、消去再開時における消去時間を短くすることができるからである。
【００２６】
フラッシュメモリ１０は、さらにレジスタ４０を備えることが好ましい。レジスタ４０は、データ消去を中断する前にメモリセル２１に対して最後に印加されたパルス電圧の強度を記録する。電源回路３２は、データ消去を途中から再開するときには、レジスタ４０に記録された強度のパルス電圧を最初のパルス電圧とすることが好ましい。
【００２７】
データ消去の中断から再開までの期間におけるメモリセルの閾値電圧の変化が小さい場合に、メモリセルの閾値電圧の判定に要する時間を短くすることができるからである。
【実施例１】
【００２８】
本発明の第１の実施例について、図面を参照して詳細に説明する。図２は本実施例におけるフラッシュメモリの消去方法を示すフローチャートである。図２を参照すると、消去開始後、フラッシュメモリの閾値電圧を判定するため消去ベリファイを行う（ステップＳ１１）。したがって、最初の消去用パルス電圧の印加（ステップＳ１２）は、メモリセルの閾値電圧に応じて好適な電圧となる。
【００２９】
次に、データ消去を中断し、再開する場合の動作を説明する。図３は、消去用パルス電圧を印加中に消去を中断し、再開する場合のフローチャートである。図３を参照すると、ステップＳ２２において消去用パルス電圧を印加中に消去を中断し（ステップＳ２３）、その後消去を再開したとき（ステップＳ２４）、最初に閾値電圧の判定を行う（ステップＳ２５）。次に、閾値電圧に応じた強度のパルス電圧を印加する（ステップＳ２６）。
【００３０】
すでに消去が完了している場合には（ステップＳ２７のＹｅｓ）、消去を終了し、消去が完了していない場合には（ステップＳ２７のＮｏ）、メモリセルの閾値に応じた好適な消去用パルス電圧を印加する（ステップＳ２８）。
【００３１】
このように、消去再開後にメモリセルの閾値を判定することで、消去中断前のメモリセルの閾値電圧、または、消去中断から再開までのメモリセルの劣化により変化した閾値電圧に応じた好適な消去用パルス電圧を最初のパルス電圧の強度とし、データ消去を再開することができる。
【００３２】
次に、セルの閾値電圧が適当に分布している場合において、本実施例のデータ消去方法を用いたときの閾値電圧およびパルス電圧の変化の様子、および従来のデータ消去方法を用いたときの閾値電圧およびパルス電圧の変化の様子について、図面を参照して説明する。
【００３３】
図４は、本実施例におけるフラッシュメモリのデータ消去方法について説明するための図である。図４は、データ消去を中断してからデータ消去を再開するまでのメモリセルの閾値電圧の分布が変動しない（すなわち、中断から再開までの時間が短い）場合を示す。
【００３４】
図４（Ａ）〜（Ｃ）は、メモリセルの閾値電圧の分布、および、データ消去用のパルス電圧を概略的に示している。図４（Ａ）を参照すると、閾値電圧分布ｄ０は、データ消去を開始する前のメモリセルの閾値電圧分布である。メモリセルに対して、閾値電圧に応じたパルス電圧ｐ１を印加する（ステップＳ１２）ことによって、閾値電圧の分布は、閾値電圧分布ｄ０から閾値電圧分布ｄ１へと変化する。
【００３５】
次に、閾値電圧に応じたパルス電圧ｐ２〜ｐ６を順次印加する（ステップＳ１４）ことによって、閾値電圧の分布は、閾値電圧分布ｄ２〜ｄ６へと順次変化する。閾値電圧分布ｄ６となった時点において、メモリセルの閾値電圧を判定すると（ステップＳ１３）、閾値電圧分布ｄ６は、消去レベルＶｔｈ０よりも以下となっていることから（ステップＳ１３のＹｅｓ）、メモリセルは消去状態にあるものとみなされ、データ消去が完了する。
【００３６】
次に、データ消去を中断し、途中から再開する場合について説明する。図４（Ｂ）、（Ｃ）は、データ消去を中断し、途中からデータ消去を再開する場合におけるメモリセルの閾値電圧の分布、および、データ消去用のパルス電圧を概略的に示している。ここでは、パルス電圧ｐ１〜ｐ３を印加した時点（すなわち、閾値電圧分布がｄ３となった時点）において、データ消去を中断したものとする（図４（Ｂ）参照））。
【００３７】
本実施例に係るデータ消去方法によると、データ消去を再開する（ステップＳ２４）場合には、初めに消去状態の検証によって閾値電圧の計測が行われる（ステップＳ２５）ことから、メモリセルの閾値電圧に応じた強度のパルス電圧ｐ４がメモリセルへ印加される（ステップＳ２６）。図４（Ｃ）を参照すると、このとき、閾値電圧の分布は、閾値電圧分布ｄ３から閾値電圧分布ｄ４へと変化する。
【００３８】
閾値電圧分布ｄ３から閾値電圧分布ｄ１への変化の大きさは、図４（Ａ）における閾値電圧分布ｄ３から閾値電圧分布ｄ４への変化と同一である。すなわち、本実施例のデータ消去方法によると、データ消去を途中から再開する場合において、メモリセルの閾値電圧に応じた消去用パルス電圧を印加することができ、データ消去再開後における消去時間を、従来と比較して短くすることができる。
【００３９】
次に、データ消去を中断してからデータ消去を再開するまでのメモリセルの閾値電圧の分布が変動した場合において、本実施例の方法と従来の方法とを比較する。図５は、本実施例におけるフラッシュメモリのデータ消去方法について説明するための図である。図５は、データ消去を中断してからデータ消去を再開するまでのメモリセルの閾値電圧の分布が変動した（すなわち、中断から再開までの時間が長い）場合を示す。
【００４０】
図５（Ａ）〜（Ｄ）は、メモリセルの閾値電圧の分布、および、データ消去用のパルス電圧を概略的に示している。図５（Ａ）を参照すると、閾値電圧分布ｄ０は、データ消去を開始する前のメモリセルの閾値電圧分布である。メモリセルに対して、パルス電圧ｐ１〜ｐ６を順次印加することによって、閾値電圧の分布は、閾値電圧分布ｄ１〜ｄ６へと順次変化する。閾値電圧分布ｄ６となった時点において、閾値電圧分布は、消去レベルＶｔｈ０以下となり、メモリセルは消去状態となる。
【００４１】
次に、データ消去を中断し、途中から再開する場合について説明する。図５（Ｂ）〜（Ｄ）は、データ消去を中断し、途中からデータ消去を再開する場合におけるメモリセルの閾値電圧の分布、および、データ消去用のパルス電圧を概略的に示している。ここでは、パルス電圧ｐ１〜ｐ３を印加した時点（すなわち、閾値電圧分布がｄ３となった時点）において、データ消去を中断したものとする（図５（Ｂ）参照））。
【００４２】
データ消去を中断してからデータ消去を再開するまでの時間が長い場合には、メモリセルの閾値電圧の分布が変化し得る。ここでは、データ消去を再開する時点において、閾値電圧分布ｄ３は閾値電圧分布ｆ０、ｇ０（＝ｆ０）へと変化したものとする（図５（Ｃ）、（Ｄ））。
【００４３】
図５（Ｃ）は、従来のデータ消去方法を用いた場合における閾値電圧分布およびパルス電圧を概略的に示している。図５（Ｃ）を参照すると、従来のデータ消去方法においては、データ消去を再開する場合においても、メモリセルの閾値電圧に依存しない所定の強度のパルス電圧ｐ１がメモリセルへ印加される（ステップＳ１０１）。図５（Ｃ）を参照すると、このとき、閾値電圧の分布は、閾値電圧分布ｆ０から閾値電圧分布ｆ１へと変化する。
【００４４】
図５（Ｄ）は、本実施例のデータ消去方法を用いた場合における閾値電圧分布およびパルス電圧を概略的に示している。図５（Ｄ）を参照すると、本実施例のデータ消去方法においては、データ消去を再開する（ステップＳ２４）場合には、初めに消去状態の検証によって閾値電圧の計測が行われるため（ステップＳ２５）、メモリセルの閾値電圧に応じた強度のパルス電圧ｑ１がメモリセルへ印加される（ステップＳ２６）。図５（Ｄ）を参照すると、このとき、閾値電圧の分布は、閾値電圧分布ｇ０から閾値電圧分布ｇ１へと変化する。
【００４５】
閾値電圧分布ｇ０から閾値電圧分布ｇ１への変化の大きさは、図５（Ｃ）における閾値電圧分布ｆ０から閾値電圧分布ｆ１への変化よりも大きくなっている。すなわち、本実施例のデータ消去方法によると、データ消去を途中から再開する場合において、メモリセルの閾値電圧に応じた消去用パルス電圧を印加することができ、データ消去再開後における消去時間を、従来と比較して短くすることができる。
【００４６】
以上説明した通り、消去開始後、まずメモリセルの閾値電圧を判定し、その判定結果に応じた消去用パルス電圧をメモリセルに印加することにより、消去中断から再開までの時間が長く、メモリセルの閾値電圧が変動した場合であっても、好適な消去電圧でデータ消去を再開することができる。
【実施例２】
【００４７】
本発明の第２の実施例について図面を参照して説明する。本実施例のフラッシュメモリは上記実施形態（図１）と同様にレジスタ４０を備える。レジスタ４０は、消去中断から消去再開まで、メモリセルへ印加された消去用のパルス電圧の強度を保持する。
【００４８】
このとき、消去再開時の判定（ステップＳ２７）において、消去中断時における電圧を参照することができる。特に、消去中断から消去再開までにメモリセルの閾値電圧の劣化が小さい場合は、判定（ステップＳ２７）に要する時間を短縮することができる。
【００４９】
以上の記載は実施例に基づいて行ったが、本発明は、上記実施例に限定されるものではない。
【符号の説明】
【００５０】
１０  フラッシュメモリ
２０  メモリアレイ
２１  メモリセル
３０  消去電圧生成回路
３１  検証回路
３２  電源回路
４０  レジスタ
ｄ０〜ｄ６、ｅ１〜ｅ４、ｆ０〜ｆ５、ｇ０〜ｇ５  閾値電圧分布
ｐ１〜ｐ６、ｑ１〜ｑ５  パルス電圧
Ｖｔｈ０
【図１】
2010244665.tif 000003
【図２】
2010244665.tif 000004
【図３】
2010244665.tif 000005
【図４】
2010244665.tif 000006
【図５】
2010244665.tif 000007
【図６】
2010244665.tif 000008
【図７】
2010244665.tif 000009