(57)【要約】【課題】活性層を半絶縁半導体で埋め込む、埋め込みヘテロ型半導体光素子において、高速変調動作に対応するべく、活性層以外の寄生容量を低減する。【解決手段】活性層を含むメサストライプ部１８の両側に成長させる半絶縁半導体の埋め込み層１０を、メサストライプ部１８と同じ高さまでの第１の層と、第１の層の表面にメサストライプ部１８上に沿って形成した、メサストライプより幅広のマスクの両側に成長させる第２の層とで構成する。第２の層を成長させない溝２８の底面２６は平坦で幅広に形成される。コンタクト用電極３０は底面２６内に配置可能となり、その狭幅化により面積が縮小され、当該電極３０の寄生容量が低減される。また、第２の埋め込み層の膜厚を厚くすることにより、パッド電極３４とｎ型基板２との間の寄生容量が低減される。【選択図】図１
2010271667.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された、活性層を有するメサストライプ部と、
半絶縁性半導体からなり、前記メサストライプ部の上端に応じた高さまで前記メサストライプ部の両側を埋め、前記メサストライプ部と共に埋め込みメサ構造を形成する埋め込み層と、
前記埋め込みメサ構造の上面に前記メサストライプ部に沿って延在され、前記メサストライプ部に電気的に接続されるコンタクト用電極と、
半絶縁性半導体からなり、前記コンタクト用電極が配置された領域以外の領域に、前記埋め込み層よりも高く形成された台地部と、
前記台地部の上面に配置され、配線を介して前記コンタクト用電極に接続されるボンディング用のパッド電極と、
を有することを特徴とする光半導体装置。
【請求項２】
請求項１に記載の光半導体装置において、前記埋め込みメサ構造を用いて、電界吸収型変調器、電界吸収型変調器集積レーザの変調器部、マッハツェンダー型変調器、マッハツェンダー型変調器集積レーザの変調器部、及び直接電流変調型レーザのいずれかを構成したことを特徴とする光半導体装置。
【請求項３】
請求項１又は請求項２に記載の光半導体装置を製造する製造方法であって、
前記基板上に前記メサストライプ部を形成する工程と、
前記メサストライプ部の上面をマスクで覆い、当該マスクで覆われていない部分に選択的に前記埋め込み層を成長させて前記メサストライプ部の両側を当該埋め込み層で埋め、前記埋め込みメサ構造を形成する工程と、
前記埋め込みメサ構造の上面のうち前記コンタクト用電極を形成する領域を包含する低地領域をマスクで覆い、当該マスクで覆われていない部分に選択的に前記半絶縁性半導体からなる層を成長させて前記台地部を形成する工程と、
前記低地領域及び前記台地部の表面に絶縁体からなる保護膜を形成する工程と、
前記保護膜に前記メサストライプ部の上面へのスルーホールを形成する工程と、
前記スルーホール形成後の前記低地領域及び前記台地部の表面に導電体からなる電極膜を形成する工程と、
前記電極膜をフォトリソグラフィ技術を用いてパターニングして、前記低地領域内にのみ配置され前記スルーホールを介して前記メサストライプ部に接続される前記コンタクト用電極、前記台地部上面に配置される前記パッド電極、及び前記配線を形成する工程と、
を有することを特徴とする光半導体装置の製造方法。
【請求項４】
請求項１又は請求項２に記載の光半導体装置において、前記埋め込み層を形成する前記半絶縁性半導体及び前記台地部を形成する前記半絶縁性半導体は、鉄又はルテニウムを含有することを特徴とする光半導体装置。
【請求項５】
請求項１又は請求項２に記載の光半導体装置において、前記活性層はＩｎＧａＡｓＰ又はＩｎＧａＡｌＡｓからなることを特徴とする光半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、埋め込みメサ構造を有した光半導体装置（半導体光素子）及びその製造方法に関し、特に、半導体光変調装置及びこれを集積した集積型半導体発光装置に関する。
【背景技術】
【０００２】
活性層を半絶縁半導体で埋め込む埋め込みヘテロ構造(Buried Heterostructure：ＢＨ)型半導体光素子は、活性領域へのキャリアの注入及び当該キャリアの引き出しを効率良く行うことができるので高速変調動作に適しており、例えば、電界吸収(Electro Absorption：ＥＡ)型変調器集積レーザに広く採用されている。図７は、半絶縁半導体ＢＨ構造の変調器集積型レーザの従来の素子の斜視図であり、図７における線ａ−ａ、線ｂ−ｂに沿った垂直断面図を図８、図９に示す。ビットレート１０Ｇビット／秒以上の高速変調動作に対応するためには寄生容量を極力低減する必要がある。ＢＨ構造の半導体光素子の活性層以外での寄生容量において一般に、ｐ型電極（アノード電極）とｎ型基板との間の容量（電極間容量）が占める割合が最も大きくなる。この電極間容量を低減するために、従来は、ｐ型電極１２とｎ型基板２との間に挟まれた半絶縁半導体埋め込み層１０の膜厚ＨＳＩ０を厚くする方法、半絶縁半導体埋め込み層１０とｐ型電極１２にて大きな面積を占めるワイヤボンディングのためのパッド電極部分との間に誘電体層１４を挿入する方法、ｐ型電極のパッド電極部分の面積を縮小する方法、及びメサストライプ部１８の電極幅ＬＥＬ０を狭くする方法で対応してきた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−２２６５３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
今後の展望である２５〜１００Ｇビット／秒というより高速の動作を実現するためには、さらなる寄生容量の低減が必須であり、上述した低容量化対策をさらに推し進める必要がある。
【０００５】
しかし、誘電体層１４の膜厚増加は、ウエハ面内での均一性の確保やｐ型電極の段切れの発生などの点でプロセス条件的に厳しくなる。そのため、誘電体層１４の膜厚は５μｍ程度にとどまる。また、ｐ型電極面積に関しては、パッド電極の縮小はワイヤボンディング精度により制限され、メサストライプ部１８の幅の縮小は、メサストライプ部１８の上の絶縁膜１６に開けられるコンタクトスルーホール形成のプロセス精度により制限され、いずれも現状以下に小さくすることは難しい。このような事情から、さらなる寄生容量低減のためには半絶縁半導体埋め込み層１０の膜厚ＨＳＩ０を厚くする方法で臨むことが好適と考えられる。
【０００６】
埋め込み層１０の形成には例えば、有機金属気相成長（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法が用いられ、メサストライプ部１８の上面をマスクし、マスクされていないメサストライプ部１８両側部分に選択的にインジウム・リン（ＩｎＰ）等を結晶成長させる。その際、埋め込み層１０の高さをメサストライプ部１８よりも高くすると、メサストライプ部１８の上面と埋め込み層１０の上面との段差には、埋め込み層１０を構成するＩｎＰ等の（１１１）Ｂ面による斜面が形成される。埋め込み層１０の膜厚ＨＳＩ０の増加は、当該斜面が形成される領域がメサストライプ部１８の両側に拡大するという現象を伴う。このような斜面上でのフォトリソグラフィによるパターン形成は、フォトレジスト露光時の光の反射や散乱などの影響により解像度が劣化する。この悪影響は、メサストライプ部１８の上部層へのｐ型電極１２のコンタクト用のスルーホールの幅ＬＴＨ０を広げ、スルーホールのエッジを斜面の存在範囲より外側の、埋め込み層１０の平坦な上面に設けることで回避できる。例えば、埋め込み層１０の膜厚を５μｍとした場合、スルーホール幅ＬＴＨ０は８μｍ程度にまで拡大し得る。この結果、ｐ型電極１２のうちメサストライプ部１８に沿って配置されるコンタクト用電極部分の幅ＬＥＬ０が広がり、この部分の寄生容量が大きくなる。すなわち、埋め込み層１０の膜厚は、ｐ型電極１２のパッド電極部分とコンタクト用電極部分とで寄生容量のトレードオフを生じ、寄生容量が好適に減少しないという問題があった。
【０００７】
本発明は上記問題点を解決するためになされたものであり、ｐ型電極とｎ型基板との間の寄生容量が好適に減少する光半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る光半導体装置は、基板上に形成された、活性層を有するメサストライプ部と、半絶縁性半導体からなり、前記メサストライプ部の上端に応じた高さまで前記メサストライプ部の両側を埋め、前記メサストライプ部と共に埋め込みメサ構造を形成する埋め込み層と、前記埋め込みメサ構造の上面に前記メサストライプ部に沿って延在され、前記メサストライプ部に電気的に接続されるコンタクト用電極と、半絶縁性半導体からなり、前記コンタクト用電極が配置された領域以外の領域に、前記埋め込み層よりも高く形成された台地部と、前記台地部の上面に配置され、配線を介して前記コンタクト用電極に接続されるボンディング用のパッド電極と、を有する。
【０００９】
本発明の好適な態様は、前記埋め込みメサ構造を用いて、電界吸収型変調器、電界吸収型変調器集積レーザの変調器部、マッハツェンダー型変調器、マッハツェンダー型変調器集積レーザの変調器部、及び直接電流変調型レーザのいずれかを構成した光半導体装置である。
【００１０】
本発明に係る光半導体装置において、前記埋め込み層を形成する前記半絶縁性半導体及び前記台地部を形成する前記半絶縁性半導体は、鉄又はルテニウムを含有するものとすることができる。
【００１１】
また、本発明に係る光半導体装置において、前記活性層はＩｎＧａＡｓＰ（インジウム・ガリウム・ヒ素・リン）又はＩｎＧａＡｌＡｓ（インジウム・ガリウム・アルミニウム・ヒ素）で構成することができる。
【００１２】
本発明に係る光半導体装置の製造方法は、前記基板上に前記メサストライプ部を形成する工程と、前記メサストライプ部の上面をマスクで覆い、当該マスクで覆われていない部分に選択的に前記埋め込み層を成長させて前記メサストライプ部の両側を当該埋め込み層で埋め、前記埋め込みメサ構造を形成する工程と、前記埋め込みメサ構造の上面のうち前記コンタクト用電極を形成する領域を包含する低地領域をマスクで覆い、当該マスクで覆われていない部分に選択的に前記半絶縁性半導体からなる層を成長させて前記台地部を形成する工程と、前記低地領域及び前記台地部の表面に絶縁体からなる保護膜を形成する工程と、前記保護膜に前記メサストライプ部の上面へのスルーホールを形成する工程と、前記スルーホール形成後の前記低地領域及び前記台地部の表面に導電体からなる電極膜を形成する工程と、前記電極膜をフォトリソグラフィ技術を用いてパターニングして、前記低地領域内にのみ配置され前記スルーホールを介して前記メサストライプ部に接続される前記コンタクト用電極、前記台地部上面に配置される前記パッド電極、及び前記配線を形成する工程と、を有する。
【発明の効果】
【００１３】
本発明によれば、メサストライプ部に沿って配置されるコンタクト用電極の幅を増加させずに埋め込み層の厚さを増加させることができ、コンタクト用電極及びパッド電極の寄生容量を好適に減少させることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態に係るＢＨ構造の半導体光素子の模式的な斜視図である。
【図２】本発明に係る半導体光素子の第１の埋め込み成長工程後の模式的な垂直断面図である。
【図３】本発明に係る半導体光素子の第２の埋め込み成長工程に対するマスク形成後の模式的な垂直断面図である。
【図４】本発明に係る半導体光素子の第２の埋め込み成長工程後の模式的な垂直断面図である。
【図５】本発明に係る半導体光素子の図１の線ａ−ａに沿った模式的な垂直断面図である。
【図６】本発明に係る半導体光素子の図１の線ｂ−ｂに沿った模式的な垂直断面図である。
【図７】従来のＢＨ構造の半導体光素子の斜視図である。
【図８】従来の半導体光素子の図７の線ａ−ａに沿った垂直断面図である。
【図９】従来の半導体光素子の図７の線ｂ−ｂに沿った垂直断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１６】
［第１の実施形態］
本実施形態に係る半導体光素子は、半導体レーザの前方にＥＡ型変調器をモノリシックに集積した変調器集積型半導体レーザ素子である。図１は、本素子の模式的な斜視図である。ｎ型ＩｎＰ基板２上に、ＢＨ構造のメサストライプ部１８が形成される。当該素子は、分布帰還（Distributed Feed Back：ＤＦＢ）レーザが形成されるレーザ形成領域２０とＥＡ型変調器が形成される変調器形成領域２２とを有し、両領域２０，２２はアイソレーション溝２４により電気的に分離される。両領域２０，２２には、メサストライプ部１８に沿い、後述する埋め込み層１０の２段階形成によって底面２６が幅広に形成された溝２８が設けられる。変調器形成領域２２には、ＥＡ型変調器のメサ構造の上部に位置するコンタクト層に電気的に接続されるｐ型電極１２が形成される。このｐ型電極１２は、コンタクト用電極３０、パッド電極３４、及び配線３６からなる。コンタクト用電極３０は、溝２８の底面２６に沿って延在され、メサストライプ部の上の絶縁膜１６に開けられたスルーホールを介してコンタクト層に接触する。パッド電極３４は、ワイヤボンディングのための電極であり、溝２８の外側の領域（台地部）に配置される。例えば、図１ではパッド電極３４は円形としている。当該パッド電極３４は、埋め込み層１０の台地部に積層された誘電体層１４の上に形成される。ｐ型電極１２のうち配線３６は、コンタクト用電極３０とパッド電極３４との間を接続する部分であり、例えば、コンタクト用電極３０の長さ（メサストライプ部１８の延在方向の寸法）や、パッド電極３４の寸法に比べて比較的小さい幅とすることができる。
【００１７】
以下、本素子の製造方法を説明する。ｎ型ＩｎＰ基板２上にＭＯＣＶＤ法を用いて、ｎ型ＩｎＰバッファ層、ｎ型ＩｎＧａＡｓＰ光ガイド層、アンドープＩｎＧａＡｓＰ活性層、ｐ型ＩｎＧａＡｓＰ光ガイド層、ｐ型ＩｎＰスペーサ層、ｐ型ＩｎＧａＡｓＰ回折格子層、ｐ型ＩｎＰキャップ層をこの順に成長する（第１の積層成長）。これにより、回折格子層を有したＤＦＢレーザとして機能する第１の積層構造が形成される。
【００１８】
次に、第１の積層構造の表面に酸化膜や窒化膜などの絶縁膜を形成し、当該絶縁膜をパターニングして、レーザ形成領域２０以外の領域から当該絶縁膜を除去する。そして、レーザ形成領域２０に残った絶縁膜をエッチングマスクとして用いて、ドライエッチング及びウェットエッチングにより、変調器形成領域２２にて第１の積層構造をｎ型ＩｎＰバッファ層表面までエッチングする。次に、エッチングにより現れたｎ型ＩｎＰバッファ層表面の上に、ＭＯＣＶＤ法を用いて、ｎ型ＩｎＧａＡｓＰ光ガイド層、アンドープＩｎＧａＡｓＰ活性層、ｐ型ＩｎＧａＡｓＰ光ガイド層、ｐ型ＩｎＰキャップ層をこの順に成長する（第２の積層成長）。これにより、ＥＡ型変調器として機能する第２の積層構造が、レーザ形成領域２０に隣接する変調器形成領域２２に形成される。
【００１９】
なお、本実施の形態では、ＤＦＢレーザ部を形成する第１の積層構造をＥＡ型変調器部を形成する第２の積層構造よりも先に形成したがこれらの形成順序を入れ替えることもできる。
【００２０】
続いて、第２の積層構造が形成された変調器形成領域２２を酸化膜や窒化膜などの絶縁膜で覆い、これをエッチングマスクとして用いて、レーザ形成領域２０から、ｐ型ＩｎＧａＡｓ回折格子層の保護層であるＩｎＰキャップ層をエッチング除去する。その後、フォトリソグラフィ技術により回折格子層をパターニングして、光軸に直交する方向に長手方向を向けた短冊形状が光軸方向に複数配列されたパターンを形成する。これにより、光軸方向に周期的に配置された回折格子層からなる回折格子がレーザ形成領域２０に形成される。
【００２１】
この後、変調器形成領域２２からｐ型ＩｎＰキャップ層を除去し、この変調器形成領域２２及びレーザ形成領域２０にＭＯＣＶＤ法によりｐ型ＩｎＰクラッド層、ｐ型ＩｎＧａＡｓＰノッチ低減層、ｐ型ＩｎＧａＡｓコンタクト層、ＩｎＰキャップ層を順に成長する。
【００２２】
次に、フォトリソグラフィ技術によって、絶縁膜からなる幅１〜２．５μｍ程度のストライプパターンのマスク３８を形成する。このマスク３８を用いてドライエッチングを行い、マスク下の積層構造をメサ状に残しつつ、その両側の積層構造を除去する。このドライエッチング工程は、ｎ型ＩｎＰ基板２に達してから、さらに１．０μｍ程度深く掘り込む。引き続いて、ドライエッチダメージ除去のため、ドライエッチングにより露出した表面を臭素系溶液により０．１μｍ程度エッチングする。これにより、ｎ型ＩｎＰ基板２上にリッジストライプ状のメサ構造が形成される。
【００２３】
以上のメサストライプ部１８の形成までは、基本的に従来と同様の工程で行うことができる。メサストライプ部１８の形成後の本素子の製造方法を、図２〜図６を用いて説明する。図２〜図６は、本素子の製造過程での模式的な垂直断面図であり、メサストライプ部１８の延在方向に直交する垂直断面を表している。
【００２４】
メサストライプ部１８の上面にマスク３８を配した状態で、ＭＯＣＶＤ法により鉄（Ｆｅ）やルテニウム（Ｒｕ）をドープした半絶縁ＩｎＰにより埋め込み成長を行う。これにより、メサストライプ部１８の両側の窪みが埋め込まれ、埋め込み層４０が形成される。この埋め込み層４０の膜厚は、メサストライプ部１８の高さと同じ、もしくは０．５μｍ盛り上がる程度までとする（第１の埋め込み成長工程）。図２は、当該工程後の模式的な素子の垂直断面図である。この工程で形成される埋め込み層４０によって、メサストライプ部１８の側面は封止されＢＨ構造ができあがる。
【００２５】
次にマスク３８を除去し、メサストライプ部１８の上に沿って、絶縁膜からなるストライプパターンの新たなマスク４２を形成する。このマスク４２は、マスク３８よりも広い幅を有する。例えば、マスク４２はメサストライプ部１８を中心として配置され、幅１０〜２０μｍの太い幅となるようにする（図３）。
【００２６】
このマスク４２の形成後、ＭＯＣＶＤ法により再びＦｅやＲｕをドープした半絶縁ＩｎＰを埋め込み層４０の上に結晶成長させる第２の埋め込み成長工程を行う（図４）。この工程で成長される埋め込み層４４は、マスク４２で覆われていない領域にて基本的にメサストライプ部１８の上面より高い位置まで成長される。このようにして、本素子の図１に示した埋め込み層１０は、埋め込み層４０と埋め込み層４４との２段階で形成される。後述するように埋め込み層４４の上にパッド電極３４が形成され、当該パッド電極３４がｎ型ＩｎＰ基板２との間に生じる容量は、パッド電極３４下の埋め込み層１０の厚みが増すほど低下する。埋め込み層４４の膜厚の設定については比較的自由度が高く、パッド電極３４の寄生容量が許容値まで低減するよう当該膜厚を定めることができる。
【００２７】
第２の埋め込み成長工程後、マスク絶縁膜のマスク４２が除去される。マスク４２で覆われていた部分には埋め込み層４４は成長せず、当該部分での埋め込み層１０は、第１の埋め込み成長工程で形成した埋め込み層４０の厚みとなる。これにより、メサストライプ部１８を含む領域には高さが低い低地領域が形成され、その両脇に高さが一段高くなった台地部が形成され、その結果、メサストライプ部１８に沿って溝２８が形成される。低地領域である溝２８の底面２６の高さはメサストライプ部１８の上面と基本的に同様となり、マスク４２の幅に対応して、図１に示したように底面２６は幅広の平坦部を形成する。
【００２８】
引き続いて、埋め込み成長以降の製造工程について説明する。第２の埋め込み成長後、マスク４２を除去し、酸化膜や窒化膜などの絶縁膜１６で表面全体を覆う。次にフォトリソグラフィ技術によりメサストライプ部１８を中心とする３〜５μｍ幅のスルーホールを絶縁膜上に開け、さらに当該スルーホール内のｐ型ＩｎＰキャップ層をエッチングにより除去し、ｐ型ＩｎＧａＡｓコンタクト層を露出させる。続いて、素子表面（埋め込み層４４及び溝２８）に導電材としてＴｉ／Ｐｔ／Ａｕを順に真空蒸着により積層し、電極膜を形成する。
【００２９】
この電極膜をフォトリソグラフィ技術を用いてパターニングしてｐ型電極１２を形成する。図５、図６はそれぞれｐ型電極１２を形成した素子の模式的な垂直断面図であり、図１に示す線ａ−ａ、線ｂ−ｂに沿った断面の主要部を表している。図５及び図６には、スルーホール４６を介してメサストライプ部１８上部のｐ型ＩｎＧａＡｓコンタクト層に接続されるコンタクト用電極３０が表されている。また図５には、埋め込み層４４の上面に配置されるパッド電極３４及び、パッド電極３４とコンタクト用電極３０とを接続する配線３６も現れている。
【００３０】
上述した埋め込み層１０の２段階形成により底面２６の幅は任意に設計することができる。これにより、コンタクト用スルーホール４６、コンタクト用電極３０は底面２６内に配置できる。すなわち、絶縁膜１６にスルーホール４６を形成するパターニング及び電極膜からｐ型電極１２を形成するパターニングそれぞれにおけるエッジの解像度の確保の観点から、埋め込み層１０の段差斜面にスルーホール４６やコンタクト用電極３０のエッジが配置されることを回避するためにスルーホール４６の幅ＬＴＨ１やコンタクト用電極３０の幅ＬＥＬ１を段差の上の平坦部まで広げる必要がなくなる。このように、コンタクト用電極３０の幅ＬＥＬ１は、コンタクト用スルーホール４６の幅ＬＴＨ１と共に狭めることができ、その面積縮小によりコンタクト用電極３０に起因する寄生容量の低減が図られる。
【００３１】
一方、パッド電極３４は、埋め込み層１０のうち、底面２６とは独立して膜厚ＨＳＩ１を厚くすることができる台地部の上面に配置され、膜厚ＨＳＩ１の増加によりパッド電極３４の寄生容量も低減される。なお、本実施形態では、埋め込み層４４の上面に誘電体層１４を積層し、パッド電極３４はその上に形成されるので、ｎ型ＩｎＰ基板２との距離がさらに拡大し、一層の寄生容量低減が図られている。
【００３２】
ｐ型電極１２の形成等、素子表面側の構造が形成されると、ｎ型ＩｎＰ基板２の裏面を１００μｍ厚程度まで研磨し、裏面にｎ型電極（図示せず）を形成する。素子の前方及び後方を露出するように劈開し、それぞれの面に低反射膜、高反射膜をスパッタリングにより形成してチップ化すれば、変調器集積型半導体レーザ素子が完成する。
【００３３】
［第１の実施形態の変形例（その１）］
上記実施形態では、ＥＡ型変調器の変調器部のｐ型電極１２の寄生容量低減に本発明を適用したが、これを変調器部がマッハツェンダー型変調器である素子において、そのｐ型電極の寄生容量の低減に適用することもできる。
【００３４】
［第１の実施形態の変形例（その２）］
上記実施形態では、ＤＦＢレーザ部及び変調器部の活性層材料をＩｎＧａＡｓＰとしたが、活性層の材料はこれに限定されるものではない。例えば、活性層がＩｎＧａＡｌＡｓ材料である素子においても本発明を適用できる。ただし、活性層にＡｌを含む場合は、メサストライプ部１８を埋め込む第１の埋め込み成長の際に、表面酸化の影響により埋め込み成長界面に電流リーク成分が生じる可能性があるため、第１の埋め込み成長前にＭＯＣＶＤ炉内において、ハロゲン系ガスにより表面処理を行う。第１の埋め込み成長以降は、上述の実施形態と同様の製造工程となる。
【００３５】
［第１の実施形態の変形例（その３）］
スルーホール４６の幅ＬＴＨ１を狭めれば、それに応じてコンタクト用電極３０の幅ＬＥＬ１も狭まり、その面積縮小により寄生容量の減少が図れる。そこで、露光精度が高い電子ビーム（Electron Beam：ＥＢ）露光法を用いて、スルーホール幅ＬＴＨ１の一層の縮小を図ることができる。その場合には、ビームで走査される表面の凹凸がビームの反射や散乱を引き起こし露光精度を低下させることがあるので、スルーホール４６を形成する底面２６の平坦性確保が求められる。
【００３６】
この点、上述の実施形態のように単純にＭＯＣＶＤ法で埋め込み層４０を成長させただけの場合、埋め込み層４０はメサストライプ部１８の近傍ではマスク３８による選択成長効果で多少盛り上がり、一方、メサストライプ部１８から離れた位置では近傍におけるより低くなる傾向が現れ得る。
【００３７】
そこで、ＥＢ露光法を採用する場合には、底面２６の平坦性の一層の向上を図るため、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）処理を行ってもよい。この場合、第１の埋め込み成長の厚さは、ＣＭＰ処理で薄くなる分を考慮して設定する。例えば、埋め込み層４０をメサストライプ部１８より高く成長させた後、ＣＭＰ処理によりメサストライプ部１８の高さまで研磨加工し、ウエハ面内にて均一にフラットな表面を得ることができる。しかる後、メサストライプ部１８のマスク３８を除去し、１０〜２０μｍ幅のマスク４２をメサストライプ部１８上に沿って再度形成し、第２の埋め込み成長を行う。以降は、基本的に上記実施形態と同様の製造工程となる。ただし、メサストライプ部１８のスルーホール４６は上述のようにＥＢ露光装置を用いて形成する。これにより、スルーホール幅ＬＴＨ１を１．５〜３μｍとすることができ、コンタクト用電極３０の寄生容量をさらに低減できた。
【００３８】
［第２の実施形態］
本実施形態に係る半導体光素子は、直接電流変調型半導体レーザ素子である。上述の第１の実施形態がレーザ形成領域２０に、直流動作で波長変動の小さいＤＦＢ型のレーザ部を形成し、これに隣接する変調器形成領域２２に変調器部をレーザ部の外部変調器として形成するものであった。この構成は、レーザ波長の時間的変動（チャーピング）の低減が比較的容易である利点がある一方、低コスト化には不利である。このコスト面では、レーザの動作電流を直接信号で変調する直接電流変調型半導体レーザ素子が有利である。
【００３９】
外部変調器を集積するレーザ素子では第１の実施形態で説明したような製造工程により、変調器部とレーザ部とでメサストライプ部１８の積層構造に差異を設ける必要がある。これに対して、本実施形態に係る直接電流変調型半導体レーザ素子は、変調器部のメサストライプ部１８の構造は有さず、基本的には第１の実施形態のレーザ部のメサストライプ部１８と共通する構成のみを有する。以下の説明では、第１の実施形態と同様の構成要素には同一の符号を付して理解を容易とする。
【００４０】
本素子の製造方法は基本的に第１の実施形態のレーザ部の製造方法と同様であり、ｎ型ＩｎＰ基板上にＭＯＣＶＤ法を用いて、ｎ型ＩｎＰバッファ層、ｎ型ＩｎＧａＡｓＰ光ガイド層、アンドープＩｎＧａＡｓＰ活性層、ｐ型ＩｎＧａＡｓＰ光ガイド層、ｐ型ＩｎＰスペーサ層、ｐ型ＩｎＧａＡｓＰ回折格子層、ｐ型ＩｎＰキャップ層を順に成長する。これは、回折格子層を有したＤＦＢレーザとして機能する活性層である。続いて、フォトリソグラフィ技術により、光軸と垂直方向に短冊状を為した回折格子を形成した後、ＭＯＣＶＤ法により、ｐ型ＩｎＰクラッド層、ｐ型ＩｎＧａＡｓＰノッチ低減層、ｐ型ＩｎＧａＡｓコンタクト層、ＩｎＰキャップ層を成長する。
【００４１】
このように形成された積層構造を、第１の実施形態と同様にエッチングして、メサストライプ部１８が形成される。そして、このメサストライプ部１８の両側に第１の実施形態と同様の２段階形成でＦｅやＲｕをドープした半絶縁ＩｎＰからなる埋め込み層１０（埋め込み層４０，４４）を成長させる。これにより、埋め込み層１０の表面には、レーザ部のメサストライプ部１８の上に幅広で平坦な底面２６を有する溝２８が形成され、その両脇に台地部が形成される。
【００４２】
メサストライプ部１８のｐ型ＩｎＧａＡｓコンタクト層へのコンタクト用のスルーホール４６の幅ＬＴＨ１やコンタクト用電極３０の幅ＬＥＬ１には、それらの加工手段や目合わせマージンなどの製造プロセスによって定まる最小寸法が存在する。底面２６の幅は少なくとも、そのような最小寸法に応じた幅ＬＴＨ１，ＬＥＬ１のスルーホール４６、コンタクト用電極３０を当該底面２６内に配置できるように設定される。これにより、コンタクト用電極３０を底面２６内に狭小な幅ＬＥＬ１で形成でき、当該コンタクト用電極３０に起因する寄生容量の低減が図られる。また、コンタクト用電極３０に配線３６を介して接続されるパッド電極３４は、厚膜の台地部上に配置することにより、その寄生容量の低減が図られる。
【００４３】
このように、本素子ではレーザ部のメサストライプ部１８へのｐ型電極１２を寄生容量が低減される構造で形成される。このｐ型電極１２の形成等、素子表面側の構造が形成されると、ｎ型ＩｎＰ基板２の裏面を１００μｍ厚程度まで研磨し、裏面にｎ型電極を形成する。素子の前方及び後方を露出するように劈開し、それぞれの面に低反射膜、高反射膜をスパッタリングにより形成してチップ化すれば、変調器集積型半導体レーザ素子が完成する。
【００４４】
［第２の実施形態の変形例］
上記実施形態では、レーザ部の活性層材料をＩｎＧａＡｓＰとしたが、活性層の材料はこれに限定されるものではない。例えば、活性層がＩｎＧａＡｌＡｓ材料である素子においても本発明を適用できる。ただし、活性層にＡｌを含む場合は、メサストライプ部１８の側面に接する埋め込み層４０の成長の際に、表面酸化の影響により埋め込み成長界面に電流リーク成分が生じる可能性があるため、埋め込み成長前にＭＯＣＶＤ炉内において、ハロゲン系ガスにより表面処理を行う。
【符号の説明】
【００４５】
２  ｎ型ＩｎＰ基板、１０  半絶縁半導体埋め込み層、１２  ｐ型電極、１４  誘電体層、１６  絶縁膜、１８  メサストライプ部、２０  レーザ形成領域、２２  変調器形成領域、２４  アイソレーション溝、２６  底面、２８  溝、３０  コンタクト用電極、３４  パッド電極、３６  配線、３８，４２  マスク、４０，４４  埋め込み層、４６  スルーホール。
【図１】
2010271667.tif 000003
【図２】
2010271667.tif 000004
【図３】
2010271667.tif 000005
【図４】
2010271667.tif 000006
【図５】
2010271667.tif 000007
【図６】
2010271667.tif 000008
【図７】
2010271667.tif 000009
【図８】
2010271667.tif 000010
【図９】
2010271667.tif 000011