(57)【要約】【課題】所定の領域に発生する共振を簡素な構造にて抑制することができ、これにより、アイソレーション特性の向上と小型化を図ることができるフリップチップ実装構造を提供する。【解決手段】多層誘電体基板２０に形成されたグランドパターン２５と、フリップチップ実装される高周波回路チップ１０にこのグランドパターン２５と対向するように形成されたグランドパターン１１と、グランドパターン２５とを電気的に接続する接続部（スルーホール１２、２８及びバンプ２７）とを備え、グランドパターン２５の一部を抵抗体３０とした。【選択図】        図２
2010272585.tif 000002
【特許請求の範囲】
【請求項１】
誘電体基板上に高周波回路チップをフリップチップ実装するフリップチップ実装構造において、
前記誘電体基板に形成された第１のグランド層と、
前記高周波回路チップに前記第１のグランド層と対向するように形成された第２のグランド層と、
前記第１のグランド層及び前記第２のグランド層を電気的に接続する接続部とを備え、  前記第１のグランド層の少なくとも一部を抵抗体とした
ことを特徴とするフリップチップ実装構造。
【請求項２】
前記抵抗体は、前記抵抗体に流れる高周波電流を熱に変換する
ことを特徴とする請求項１に記載のフリップチップ実装構造。
【請求項３】
前記第１のグランド層の前記第２のグランド層に対向する全ての部分が抵抗体である
ことを特徴とする請求項１または２に記載のフリップチップ実装構造。
【請求項４】
前記抵抗体は、多層の前記誘電体基板間に充填されて形成されている
ことを特徴とする請求項１から３のいずれか１項に記載のフリップチップ実装構造。
【請求項５】
誘電体基板上に高周波回路チップをフリップチップ実装するフリップチップ実装構造において、
前記誘電体基板に形成された第１のグランド層と、
前記高周波回路チップに前記第１のグランド層と対向するように形成された第２のグランド層と、
前記第１のグランド層及び前記第２のグランド層を電気的に接続する接続部とを備え、  前記第１のグランド層の少なくとも一部に高周波減衰材料を配設した
ことを特徴とするフリップチップ実装構造。
【請求項６】
前記高周波減衰材料は、フェライトである
ことを特徴とする請求項５に記載のフリップチップ実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ実装構造に関し、マイクロ波又はミリ波帯の回路で使用されフリップチップ実装構造の改良に関するものである。
【背景技術】
【０００２】
従来のフリップチップ実装構造では、誘電体基板の高周波回路チップに対向した部分を切り欠き、さらに誘電体基板下側に、電波吸収体を装着する基台を設けるようにしている。その結果、高周波回路チップと誘電体基板との間、及び高周波回路チップと基台との間の電磁波の伝搬が抑制され、高周波回路チップの各ポート間のアイソレーションが向上する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−５７５１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来のフリップチップ実装構造によれば、誘電体基板の高周波回路チップに対向した部分を切り欠く必要があり、この部分に配線のためのスペースを確保できず、他の場所に設けなければならず、また切り欠きを設ける厚みが必要となり、誘電体基板が大型化するという問題があった。
【０００５】
本発明は、上記に鑑みてなされたものであって、所定の領域に発生する共振を簡素な構造にて抑制することができ、これにより、アイソレーション特性の向上と小型化を図ることができるフリップチップ実装構造を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明のフリップチップ実装構造は、誘電体基板上に高周波回路チップをフリップチップ実装するフリップチップ実装構造において、誘電体基板に形成された第１のグランド層と、高周波回路チップに第１のグランド層と対向するように形成された第２のグランド層と、第１のグランド層及び第２のグランド層を電気的に接続する接続部とを備え、第１のグランド層の少なくとも一部を抵抗体としたことを特徴とする。
【０００７】
また、本発明の他のフリップチップ実装構造は、誘電体基板上に高周波回路チップをフリップチップ実装するフリップチップ実装構造において、誘電体基板に形成された第１のグランド層と、高周波回路チップに第１のグランド層と対向するように形成された第２のグランド層と、第１のグランド層及び第２のグランド層を電気的に接続する接続部とを備え、第１のグランド層の少なくとも一部の部分に高周波減衰材料を配設したことを特徴とする。
【発明の効果】
【０００８】
本発明のフリップチップ実装構造によれば、第１のグランド層に設けられた抵抗体は、この抵抗体を流れる高周波電流を熱に変換して、所定の領域に発生する共振を抑制する。これにより、簡素な構成で共振を抑制することができ、アイソレーション特性の向上と装置の小型化を図ることができるという効果を奏する。
【０００９】
また、本発明の他のフリップチップ実装構造によれば、第１のグランド層に設けられた高周波減衰材料は、所定の領域に流れる高周波信号を減衰させる。これにより、簡素な構成で共振を抑制することができ、アイソレーション特性の向上と装置の小型化を図ることができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、この発明の実施の形態１によるフリップチップ実装構造を示す平面図である。
【図２】図２は、図１のＢ−Ｂ線に沿う横断面図である。
【図３】図３は、この発明の実施の形態２によるフリップチップ実装構造を示す横断面図である。
【発明を実施するための形態】
【００１１】
以下に、本発明にかかるフリップチップ実装構造の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１２】
実施の形態１．
図１は、この発明の実施の形態１によるフリップチップ実装構造を示す平面図である。図２は、図１のＢ−Ｂ線に沿う横断面図である。なお、図１は、入出力線路の配置が見えるように高周波回路チップ１０を外した状態の平面図である（高周波回路チップ１０の輪郭を破線で示す）。フリップチップ実装構造は、多層誘電体基板（以降、多層基板）２０上にフリップフリップ実装されるＭＭＩＣ（Monolithic Microwave Integrated Circuit）などの高周波回路チップ１０を有している。このようなフリップフリップ実装では、多層基板２０上に高周波回路チップ１０を実装する際にバンプ２１、２２、２７と呼ばれる突起状の端子によって接続する。
【００１３】
多層基板２０の表層には、マイクロストリップなどの入力線路２３および出力線路２４が形成されている。なお図２においては、この入力線路２３および出力線路２４を模式的に連続する黒丸にて表現している。入力線路２３がバンプ２１により高周波回路チップ１０の入力端子に接続される。また、高周波回路チップ１０の出力端子はバンプ２２により出力線路２４に接続される。入力線路２３と出力線路２４とは、高周波回路チップ１０を挟んで両側に形成されている。
【００１４】
多層基板２０の中間部には、グランドパターン（第１のグランド層）２５が、多層基板２０の全領域にわたって形成されている。このグランドパターン２５は、多層基板２０の各層のうち、高周波回路チップ１０側となる、高周波信号が流れる伝送路などが設けられる層と、多層基板２０の高周波回路チップ１０と反対側で、電源供給路を形成したり、制御信号を配線する層とを分離して、両領域の電気的な結合を防止する目的で設けられている。
【００１５】
高周波回路チップ１０の図２中上側の外方に臨む表面には全面にわたってグランドパターン（第２のグランド層）１１が形成されている。このグランドパターン１１は、高周波回路チップ１０を貫通するスルーホール１２と、多層基板２０中を積層方向に延びるスルーホール２８と、高周波回路チップ１０及び多層基板２０の間に設けられたバンプ２７により電気的に接続されている。なお、スルーホール１２、２８及びバンプ２７は、グランドパターン（第１のグランド層）２５とグランドパターン（第２のグランド層）１１を電気的に接続するグランド層接続部（接続部）を構成している。
【００１６】
高周波回路チップ１０に形成されたグランドパターン１１と、多層基板２０に形成されたグランドパターン２５により挟まれた図２中点線で示す領域（グランドパターン１１とこのグランドパターン１１をグランドパターン２５に投影した部分とを、対向する２面とする直方体の領域）を領域Ａとする。上記グランド層接続部を構成する、スルーホール１２、２８及びバンプ２７は、この領域Ａを囲む位置（境界）に複数個設けられている。
【００１７】
ここで、領域Ａの大きさを、図１に示すように、幅方向大きさをａ、長さ方向大きさをｂ、積層方向大きさ（高さ）をｃとすると、領域Ａは、
【数１】
2010272585.tif 000003
で表される波長で共振する。なお、ｎ、ｍ、ｐは、自然数である。
【００１８】
そして、この領域Ａが共振する周波数では、その振動のために空間のアイソレーション特性が劣化し、高周波回路チップ１０の入力端子（バンプ２１）と出力端子（バンプ２２）間の結合が増大する。これにより、周波数特性が劣化し、特に高周波回路チップ１０が増幅器等の動作をする場合には発振現象を起こすこともある。
【００１９】
そこで、本実施の形態では、グランドパターン２５の一部を抵抗体３０にしている。グランドパターン２５の一部を抵抗体３０とすることにより、この抵抗体３０を高周波電流が流れる際、高周波電流は熱に変換される。これにより、共振に伴う高周波電流が減衰し、共振を抑制することができる。
【００２０】
以上のように、本実施の形態のフリップチップ実装構造は、多層基板２０に形成されたグランドパターン２５と、この多層基板２０にフリップチップ実装される高周波回路チップ１０に、このグランドパターン２５と対向するように形成されたグランドパターン１１と、グランドパターン２５とを電気的に接続する接続部（スルーホール１２、２８及びバンプ２７）とを備え、グランドパターン２５の一部を抵抗体３０としているので、抵抗体３０は、この抵抗体３０を流れる高周波電流を熱に変換して、領域Ａに発生する共振を抑制する。このようにして、簡素な構成で共振を抑制することができ、アイソレーション特性の向上と装置の小型化を図ることができる。
【００２１】
実施の形態２．
図３は、この発明の実施の形態２によるフリップチップ実装構造を示す横断面図である。本実施の形態においては、実施の形態１の抵抗体３０に替えて、グランドパターン２５の一部の箇所に、高周波を減衰するフェライト等の高周波減衰材料３１が配設されている。その他の構成は実施の形態１と同様である。
【００２２】
本実施の形態のように、グランドパターン２５の一部に高周波減衰材料を配設することによっても、領域Ａの共振を抑制することができる。
【００２３】
なお、上記実施の形態１及び２の誘電体基板は、多層誘電体基板２０であるが、必ずしも多層の誘電体基板に限られるものではなく、単層の誘電体基板であってもよい。また、上記実施の形態１の抵抗体３０及び実施の形態２の高周波減衰材料３１は、グランドパターン２５の一部に設けられているが、グランドパターン２５の高周波回路チップ１０に対向する部分の全体にわたって設けられてもよい。
【００２４】
また、上記実施の形態１の抵抗体３０及び実施の形態２の高周波減衰材料３１は、多層誘電体基板２０の中間層に設けられているが、多層誘電体基板２０の高周波回路チップ１０側の表面に設けられてもよいし、逆に多層誘電体基板２０の高周波回路チップ１０と反対側の裏面に設けられてもよい。
【産業上の利用可能性】
【００２５】
以上のように、本発明にかかるフリップチップ実装構造は、誘電体基板と、この誘電体基板上にフリップチップ実装される高周波半導体とを有する高周波パッケージなどに有用である。
【符号の説明】
【００２６】
１０  高周波回路チップ、１１  グランドパターン（第２のグランド層）、１２  スルーホール、２０  多層誘電体基板（誘電体基板）、２１  バンプ（高周波回路チップの入力端子）、２２  バンプ（高周波回路チップの出力端子）、２３  入力線路、２４  出力線路、２５  グランドパターン（第１のグランド層）、２７  バンプ、２８  スルーホール。
【図１】
2010272585.tif 000004
【図２】
2010272585.tif 000005
【図３】
2010272585.tif 000006