(57)【要約】【課題】電気特性の劣化を抑制して信頼性を向上させることが可能な薄膜トランジスタを提供する。【解決手段】薄膜トランジスタ１では、基板１１上に、ゲート絶縁膜１３を間にして、ゲート電極１２とチャネル１４Ａを形成する酸化物半導体膜１４とが設けられ、この酸化物半導体膜１４に接してソース電極１６Ａおよびドレイン電極１６Ｂが配設されている。ソース電極１６Ａおよびドレイン電極１６Ｂは、酸化物半導体膜１４の側から第１金属層１６１、第２金属層１６２および第３金属層１６３が順に積層してなる。第１金属層１６１は、モリブデンと同等以上のイオン化エネルギーを有する金属により構成される。酸化物半導体膜１４に接する第１金属層１６１が酸化されにくいため、酸化され易い金属を用いた場合に比べ、酸化物半導体膜１４から酸素が第１金属層１６１の側に取り込まれにくい。酸化物半導体膜１４での酸素の欠損によるキャリアの発生が抑制される。【選択図】図１
2010123595.tif 000002
【特許請求の範囲】
【請求項１】
チャネルを形成する酸化物半導体膜と、
前記酸化物半導体膜の一方の側にゲート絶縁膜を介して配設されたゲート電極と、
ソース電極およびドレイン電極として前記酸化物半導体膜に接して形成され、前記酸化物半導体膜の側から順に少なくとも第１金属層および第２金属層をそれぞれ積層してなる一対の電極とを備え、
前記第１金属層は、モリブデン（Ｍｏ）と同等以上のイオン化エネルギーを有する金属または酸素バリア性を有する金属により構成されている
薄膜トランジスタ。
【請求項２】
前記第１金属層は、モリブデンにより構成されている
請求項１に記載の薄膜トランジスタ。
【請求項３】
前記一対の電極はそれぞれ、前記第２金属層上に更に第３金属層が積層されたものである
請求項２に記載の薄膜トランジスタ。
【請求項４】
前記第２金属層はアルミニウム（Ａｌ）、前記第３金属層はチタン（Ｔｉ）によりそれぞれ構成されている
請求項３に記載の薄膜トランジスタ。
【請求項５】
前記第１金属層は、酸素バリア性を有する金属の窒化物または窒化珪化物により構成されている
請求項１に記載の薄膜トランジスタ。
【請求項６】
前記酸化物半導体膜のチャネル上に保護膜を備えた
請求項１ないし請求項５のいずれか１項に記載の薄膜トランジスタ。
【請求項７】
表示素子と、前記表示素子を駆動するための薄膜トランジスタを備え、
前記薄膜トランジスタは、
チャネルを形成する酸化物半導体膜と、
前記酸化物半導体膜の一方の側にゲート絶縁膜を介して配設されたゲート電極と、
ソース電極およびドレイン電極として前記酸化物半導体膜に接して形成され、前記酸化物半導体膜の側から順に少なくとも第１金属層および第２金属層をそれぞれ積層してなる一対の電極とを備え、
前記第１金属層は、モリブデン（Ｍｏ）と同等以上のイオン化エネルギーを有する金属または酸素バリア性を有する金属により構成されている
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体膜を用いた薄膜トランジスタおよびこれを用いた表示装置に関する。
【背景技術】
【０００２】
近年、酸化物を主成分とした半導体（以下、酸化物半導体という）を活性層に用いた薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が注目されている。酸化物半導体は、液晶ディスプレイなどに一般的に用いられているアモルファスシリコン（α−Ｓｉ）と比較して、電子移動度が大きく、優れた電気特性を有することがわかっている。このような酸化物半導体としては、酸化亜鉛（ＺｎＯ）を主成分としたもの（特許文献１参照）や、Ｉｎ−Ｍ−Ｚｎ−Ｏ（Ｍはガリウム（Ｇａ）、アルミニウム、鉄（Ｆｅ）のうちの少なくとも１種）を主成分としたもの（特許文献２参照）等が提案されている。特許文献２の薄膜トランジスタでは、酸化物半導体上に形成されるソース電極およびドレイン電極を、特定の仕事関数を有する金属で構成することにより、高いオンオフ比を実現している。
【０００３】
【特許文献１】特開２００２−７６３５６号公報
【特許文献２】特開２００７−１３４４９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のような酸化物半導体は、製造時や動作時などにおいて経時的に酸素が脱離してしまい、これにより、薄膜トランジスタの電流−電圧特性が劣化して、信頼性の悪化を招いていた。
【０００５】
本発明はかかる問題点に鑑みてなされたもので、その目的は、電気特性の劣化を抑制して信頼性を向上させることが可能な薄膜トランジスタおよびこれを用いた表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の薄膜トランジスタは、チャネルを形成する酸化物半導体膜と、酸化物半導体膜の一方の側にゲート絶縁膜を介して配設されたゲート電極と、ソース電極およびドレイン電極として酸化物半導体膜に接して形成され、酸化物半導体膜の側から順に第１金属層および第２金属層をそれぞれ積層してなる一対の電極とを備えている。ここで、第１金属層は、モリブデン（Ｍｏ）と同等以上のイオン化エネルギーを有する金属または酸素バリア性を有する金属により構成されたものである。
【０００７】
本発明の薄膜トランジスタでは、酸化物半導体膜に接する一対の電極が第１金属層と第２金属層とを積層してなり、酸化物半導体膜に接する第１金属層が、イオン化エネルギーがモリブデンと同等以上の金属、すなわち酸化されにくい金属により構成されている。ここで仮に、酸化物半導体膜に接する金属層が、モリブデンよりもイオン化エネルギーの小さい、すなわち酸化され易い金属により構成されている場合、金属層の酸化に伴って、酸化物半導体膜中の酸素が金属層の側へ取り込まれ易くなる。このため、酸化され易い金属が酸化物半導体膜に接していると、酸化物半導体膜中の酸素が脱離して欠損し、これによりキャリアが発生し易くなる。従って、酸化物半導体膜に接する第１金属層が上記のような酸化されにくい金属で構成されていることにより、酸化物半導体膜において酸素の欠損によるキャリアの発生が抑制される。
【０００８】
あるいは、第１金属層が酸素バリア性を有する金属により構成されていることにより、酸化物半導体膜中の酸素が外部へ脱離することが抑制される。よって、上記のように第１金属層が所定のイオン化エネルギーの金属により構成されている場合と同様、酸化物半導体膜の内部にキャリアが発生しにくくなる。
【０００９】
本発明の表示装置は、表示素子と上記本発明の薄膜トランジスタとを備えたものである。
【発明の効果】
【００１０】
本発明の薄膜トランジスタおよび表示装置によれば、酸化物半導体膜に接する一対の電極を積層構造とし、酸化物半導体膜側の第１金属層をイオン化エネルギーがモリブデンと同等以上の金属、または酸素バリア性を有する金属により構成したので、酸素脱離によるキャリアの発生を抑制することができる。これにより、電気特性の劣化を抑制して信頼性を向上させることが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１２】
［薄膜トランジスタの構成］
図１（Ａ）は、本発明の一実施の形態に係る薄膜トランジスタ１の断面構造を表すものである。図１（Ｂ）は、図１（Ａ）に示したソース電極１６Ａおよびドレイン電極１６Ｂの層構造について説明するための図である。この薄膜トランジスタ１は、例えば液晶ディスプレイや有機ＥＬ（Electro Luminescence）ディスプレイなどの表示駆動を行う駆動素子として機能し、例えばボトムゲート型の構造（逆スタガー構造）を有している。
【００１３】
薄膜トランジスタ１は、ガラスやプラスチックなどよりなる基板１１上の選択的な領域にゲート電極１２を有しており、このゲート電極１２と基板１１とを覆うように、ゲート絶縁膜１３が形成されている。ゲート絶縁膜１３上には酸化物半導体膜１４が設けられ、酸化物半導体膜１４のゲート電極１２に対応する領域にチャネル１４Ａが形成される。この酸化物半導体膜１４に形成されるチャネル１４Ａの直上には、チャネル保護膜１５が設けられている。チャネル保護膜１５から露出した酸化物半導体膜１５を覆うように、ソース電極１６Ａおよびドレイン電極１６Ｂが所定のパターンで配設されている。
【００１４】
ゲート電極１２は、薄膜トランジスタ１にゲート電圧を印加するための電極である。このゲート電極１２は、例えばモリブデン（Ｍｏ）などから構成されている。
【００１５】
ゲート絶縁膜１３は、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜および酸化アルミニウム膜等により構成されている。
【００１６】
酸化物半導体膜１４は、酸化物半導体を主成分として構成され、ソース電極１６Ａとドレイン電極１６Ｂとの間に電流を生じさせるチャネル１４Ａを形成するものである。酸化物半導体としては、例えば酸化亜鉛や、Ｉｎ−Ｍ−Ｚｎ−Ｏ（Ｍはガリウム、アルミニウム、鉄のうちの少なくとも１種）等が挙げられる。
【００１７】
チャネル保護膜１５は、酸化物半導体膜１４のチャネル１４Ａの損傷を防止すると共に、酸化物半導体膜１４中へ水素などが浸入することを防ぐ役割を果たしている。また、ソース電極１６Ａおよびドレイン電極１６Ｂを形成する際のレジスト剥離液などから、チャネル１４Ａを保護する役割をも果たしている。このようなチャネル保護膜１５は、例えばシリコン窒化膜やシリコン酸化膜などから構成されている。
【００１８】
ソース電極１６Ａおよびドレイン電極１６Ｂはいずれも、複数の金属層が積層した多層膜により構成されている。例えば図１（Ｂ）に示したように、第１金属層１６１、第２金属層１６２および第３金属層１６３の３層が積層した構造となっている。これらのうち第１金属層１６１は、酸化物半導体膜１４との界面に沿って形成され、この第１金属層１６１上に第２金属層１６２および第３金属層１６３がこの順に形成されている。
【００１９】
第１金属層１６１は、例えばイオン化エネルギーがモリブデンと同等またはモリブデンよりも大きい金属の単体または合金により構成され、厚みは、例えば３０ｎｍ〜５０ｎｍである。但し、イオン化エネルギーとは、いわゆる第１イオン化エネルギーを示し、モリブデンのイオン化エネルギーは６８４ＫＪ／ｍｏｌ程度である。このような第１金属層１６１を構成する金属としては、例えばモリブデン，水銀（Ｈｇ），銀（Ａｇ），白金（Ｐｔ），金（Ａｕ）などが挙げられる。なお、第１金属層１６１は、基板１１の全面にわたって形成されていてもよいが、少なくとも、チャネル保護膜１５から露出した酸化物半導体膜１４の表面および側面を覆って形成されていればよい。
【００２０】
第２金属層１６２は、電気抵抗が小さく導電性に優れた金属材料、具体的にはアルミニウム（Ａｌ）、銅（Ｃｕ）などにより構成され、厚みは例えば３００ｎｍ〜１０００ｎｍである。
【００２１】
第３金属層１６３は、第２金属層１６２の表面保護のために配設されるものであり、例えばチタンなどにより構成され、厚みは例えば３０ｎｍ〜５０ｎｍである。なお、ソース電極１６Ａおよびドレイン電極１６Ｂにおいて、この第３金属層１６３は形成されていなくともよく、すなわち第１金属層１６１および第２金属層１６２からなる２層構造であってもよい。
【００２２】
［薄膜トランジスタの製造方法］
上記薄膜トランジスタ１は、例えば次のようにして製造することができる。すなわち、まず、図２（Ａ）に示したように、基板１１上の全面にスパッタリング法や蒸着法により金属薄膜を形成したのち、この金属薄膜を、例えばフォトリソグラフィ法を用いて、ゲート電極１２をパターニング形成する。
【００２３】
続いて、図２（Ｂ）に示したように、基板１１およびゲート電極１２上を覆うようにゲート絶縁膜１３を、例えばプラズマＣＶＤ（Chemical Vapor Deposition；化学気相成長）法を用いて形成する。
【００２４】
次いで、図２（Ｃ）に示したように、上述した材料および厚みからなる酸化物半導体膜１４を、例えばスパッタリング法を用いて形成する。このとき、酸化物半導体として酸化インジウムガリウム亜鉛（ＩＧＺＯ）を用いた場合、ＩＧＺＯのセラミックをターゲットとしたＤＣスパッタ法を用い、アルゴン（Ａｒ）と酸素（Ｏ2）の混合ガスを用いたプラズマ放電により、酸化物半導体膜１４を形成する。但し、プラズマ放電を行う前に、真空容器内の真空度が、例えば１×１０-4Ｐａ以下になるまで排気したのち、アルゴンと酸素の混合ガスを導入するようにするとよい。こののち、形成した酸化物半導体膜１４を、例えばフォトリソグラフィ法を用いてパターニングする。
【００２５】
続いて、図２（Ｄ）に示したように、上述した材料よりなるチャネル保護膜を例えばスパッタリング法を用いて形成したのち、例えばフォトリソグラフィ法を用いて、チャネル１４Ａに対応して形成されるように、パターニングする。
【００２６】
次いで、酸化物半導体膜１４上にソース電極１６Ａおよびドレイン電極１６Ｂを形成する。このとき、酸化物半導体膜１４およびチャネル保護膜１５の形成された領域を覆うように、第１金属層１６１を例えばスパッタリング法を用いて形成する。こののち、第１金属層１６１上に第２金属層１６２および第３金属層１６３をこの順に形成する。続いて、第１金属層１６１、第２金属層１６２および第３金属層１６３を、例えばフォトリソグラフィ法を用いてパターニングすることにより、ソース電極１６Ａおよびドレイン電極１６Ｂを形成する。
【００２７】
最後に、ソース電極１６Ａおよびドレイン電極１６Ｂを形成した基板１１に対し、酸素雰囲気においてアニール処理を施す。これにより、酸化物半導体膜１４中の酸素の欠損を防ぎ、良好な電気特性を確保し易くなる。以上により、図１（Ａ）に示した薄膜トランジスタ１を完成する。
【００２８】
［薄膜トランジスタの作用・効果］
本実施の形態の薄膜トランジスタ１では、図示しない配線層を通じてゲート電極１２に所定のしきい値電圧以上の電圧（ゲート電圧Ｖｇ）が印加されると、酸化物半導体膜１４にチャネル１４Ａが形成され、ソース電極１６Ａとドレイン電極１６Ｂとの間に電流（ドレイン電流Ｉｄ）が流れ、トランジスタとして機能する。
【００２９】
ここで、本実施の形態では、チャネル１４Ａを形成する酸化物半導体膜１４上には、ソース電極１６Ａおよびドレイン電極１６Ｂが形成されている。これらソース電極１６Ａおよびドレイン電極１６Ｂはそれぞれ、酸化物半導体膜１４の側から第１金属層１６１、第２金属層１６２および第３金属層１６３を積層してなり、第１金属層１６１はイオン化エネルギーがモリブデンと同等以上の金属で構成されている。すなわち、酸化物半導体膜１４に接する第１金属層１６１が酸化されにくい金属により構成されている。
【００３０】
このとき逆に、酸化物半導体膜１４に接する金属層が、モリブデンよりもイオン化エネルギーの小さい、すなわち酸化され易い金属により構成されている場合、酸化物半導体膜１４中の酸素は、金属層の酸化に伴って金属層の側へ取り込まれてしまう。このため、酸素が酸化物半導体膜１４の外部へ脱離し、酸素の欠損により酸化物半導体膜１４の内部ではキャリアが発生してしまう。
【００３１】
従って、本実施の形態のように、酸化物半導体膜１４に接する第１金属層１６１が上記のような酸化されにくい金属で構成されていることにより、酸化され易い金属で構成されている場合に比べ、第１金属層１６１へ酸素が取り込まれにくくなる。よって、酸化物半導体膜１４からの酸素の脱離が抑制され、酸化物半導体膜１４において酸素の欠損によるキャリアの発生が抑制される。
【００３２】
以上のように、薄膜トランジスタ１では、酸化物半導体膜１４に接するソース電極１６Ａおよびドレイン電極１６Ｂを積層構造とし、酸化物半導体膜１４に接する第１金属層１６１をイオン化エネルギーがモリブデンと同等以上の金属により構成している。従って、酸化物半導体膜１４中において、酸素の欠損によるキャリアの発生を抑制することができる。これにより、電気特性の劣化を抑制して信頼性を向上させることが可能となる。
【００３３】
また、本実施の形態では、ソース電極１６Ａおよびドレイン電極１６Ｂにおいて、第１金属層１６１上に更に第２金属層１６２が設けられ、この第２金属層１６２が導電性の良好な金属により構成されている。これにより、ソース電極１６Ａおよびドレイン電極１６Ｂを第１金属層１６１の単層により構成した場合よりも、電気抵抗を減らして、ソース・ドレインおよび配線としての機能を向上させることができる。
【００３４】
特に、第１金属層１６１がモリブデンにより構成されている場合には、第１金属層１６１の表面（酸化物半導体膜１４側の面）のみが酸化され、酸化被膜が形成される。この場合、形成された酸化被膜が酸素バリア層として機能し、酸化物半導体膜１４からの酸素の排出が抑制される。従って、第１金属層１６１をモリブデンにより構成した場合には、モリブデン自体が酸化されにくい金属であることに加え、上記のような酸化被膜による酸素バリア機能により、酸化物半導体膜１４における酸素の欠損が効果的に抑制される。なお、表面の酸化のために第１金属層１６１の側へ取り込まれる酸素は極微量であるため、薄膜トランジスタの電気特性は十分に維持される。
【００３５】
［表示装置の構成］
図３は、薄膜トランジスタ１を駆動素子として用いた表示装置（表示装置４０）の回路構成を示すものである。表示装置４０は、例えば液晶ディスプレイや有機ＥＬディスプレイなどであり、例えば駆動パネル５０上に、マトリクス状に配設された複数の画素１０Ｒ，１０Ｇ，１０Ｂと、これらの画素１０Ｒ，１０Ｇ，１０Ｂを駆動するための駆動回路とが形成されたものである。画素１０Ｒ，１０Ｇ，１０Ｂはそれぞれ、赤色（Ｒ：Red），緑色（Ｇ：Green）および青色（Ｂ：Blue）の色光を発する液晶表示素子や有機ＥＬ素子などである。これらのうち隣り合う３つの画素１０Ｒ，１０Ｇ，１０Ｂが一つのピクセルを構成し、複数のピクセルにより表示領域１１０が形成されている。駆動回路としては、例えば映像表示用のドライバである信号線駆動回路１２０および走査線駆動回路１３０と、画素駆動回路１４０とが駆動パネル５０上に配設されている。なお、駆動パネル５０には、図示しない封止パネルが貼り合わせられ、この封止パネルにより画素１０Ｒ，１０Ｇ，１０Ｂおよび上記駆動回路が封止されている。
【００３６】
図４は、画素駆動回路１４０の等価回路図である。画素駆動回路１４０は、上記薄膜トランジスタ１として、トランジスタＴｒ１，Ｔｒ２が配設されたアクティブ型の駆動回路である。トランジスタＴｒ１，Ｔｒ２の間にはキャパシタＣｓが設けられ、第１の電源ライン（Ｖｃｃ）および第２の電源ライン（ＧＮＤ）の間において、画素１０Ｒ（または画素１０Ｇ，１０Ｂ）がトランジスタＴｒ１に直列に接続されている。このような画素駆動回路１４０では、列方向に信号線１２０Ａが複数配置され、行方向に走査線１３０Ａが複数配置されている。各信号線１２０Ａは、信号線駆動回路１２０に接続され、この信号線駆動回路１２０から信号線１２０Ａを介してトランジスタＴｒ２のソース電極に画像信号が供給されるようになっている。各走査線１３０Ａは走査線駆動回路１３０に接続され、この走査線駆動回路１３０から走査線１３０Ａを介してトランジスタＴｒ２のゲート電極に走査信号が順次供給されるようになっている。
【００３７】
（実施例）
上記実施の形態の実施例として、第１金属層１６１にモリブデン（膜厚５０ｎｍ）、第２金属層１６２にアルミニウム（膜厚５００ｎｍ）および第３金属層１６３にチタン（膜厚５０ｎｍ）を用いた薄膜トランジスタ１を作製した。このとき、ゲート電極１２にモリブデン、ゲート絶縁膜１３に膜厚２００ｎｍの酸化シリコン（ＳｉＯ）、酸化物半導体膜１４にＩｎ−Ｇａ−Ｚｎ−Ｏ、およびチャネル保護膜１５に膜厚２００ｎｍの酸化シリコン（ＳｉＯ）をそれぞれ用いた。また、ソース電極１６Ａおよびドレイン電極１６Ｂ形成後のアニール処理の諸条件については、酸素（Ｏ2）および窒素（Ｎ2）を含む雰囲気において酸素濃度を約４０％、熱処理温度を３００℃、処理時間を２時間とした。
【００３８】
このような薄膜トランジスタ１について、経時的な電気特性の変化を調べるため、アニール処理直後、アニール処理から４日経過後および７日経過後のゲート電圧Ｖｇ（Ｖ）に対するドレイン電流Ｉｄ（Ａ）の変化（以下、Ｖｇ−Ｉｄ特性という）について測定した。これらの結果を図５〜図７に示す。なお、図５〜図７には、同様の条件で作製した計９個の薄膜トランジスタ１（chip１〜chip９）の各結果についてまとめて示している。
【００３９】
また、上記実施例の比較例１，２として、ソース電極およびドレイン電極として酸化物半導体膜１４に接する金属層に、モリブデンよりもイオン化エネルギーの小さい金属を用いた薄膜トランジスタを作製した。但し、比較例１では、図８（Ａ）に示したように、酸化物半導体膜１４の側から順に、チタン層１０６１（膜厚５０ｎｍ）、アルミニウム層１０６２（膜厚５００ｎｍ）およびチタン層１０６３（膜厚５０ｎｍ）を積層した３層構造とした。一方、比較例２では、酸化物半導体膜１４の側から順に、アルミニウム層１０６２（膜厚５００ｎｍ）およびチタン層１０６３（膜厚５０ｎｍ）を積層した２層構造とした。すなわち、酸化物半導体膜１４に接する金属層が、比較例１ではチタン、比較例２ではアルミニウムによりそれぞれ構成されている（チタンのイオン化エネルギー＞アルミニウムのイオン化エネルギー）。なお、このような積層構造を有するソース電極およびドレイン電極以外の構成は、上記実施例と同様とした。
【００４０】
これらの比較例１，２の薄膜トランジスタについて、上記実施例と同様、アニール処理後の各時点におけるゲート電圧Ｖｇ（Ｖ）に対するドレイン電流Ｉｄ（Ａ）の変化について測定した。比較例１の結果を図９〜図１１、比較例２の結果を図１２〜図１４にそれぞれ示す。
【００４１】
図９〜図１１に示したように、チタン層１０６１を酸化物半導体膜１４に接して形成した比較例１では、Ｖｇ−Ｉｄ特性が、アニール処理直後から７日経過後にかけて経時的に劣化しており、またchip１〜９の間においてばらつきが生じた。また、図１２〜図１４に示したように、アルミニウム層１０６２を酸化物半導体膜１４に接して形成した比較例２では、Ｖｇ−Ｉｄ特性において、比較例１ほど大きな経時的劣化はみられなかったが、chip１〜９の間においてばらつきが生じた。従って、比較例１，２の薄膜トランジスタでは、ディスプレイなどのパネルに搭載する前の段階で電気特性が劣化し易い。
【００４２】
これに対し、図５〜図７に示したように、酸化物半導体膜１４に接する第１金属層１６１をモリブデンにより構成した実施例では、アニール処理直後から７日経過後まで、Ｖｇ−Ｉｄ特性がほぼ一定に保持され、経時的な変動が極めて小さいことがわかる。また、chip１〜９の間においてもＶｇ−Ｉｄ特性にほとんど差は見られなかった。
【００４３】
上記結果から、酸化物半導体膜１４と接する金属層を、モリブデンと同等以上のイオン化エネルギーを有する金属、すなわち酸化されにくい金属で構成することにより、電気特性の劣化を抑制可能であることが示された。
【００４４】
（変形例）
次に、本発明の変形例に係る薄膜トランジスタについて説明する。本変形例の薄膜トランジスタは、ソース電極およびドレイン電極を構成する積層構造のうち、酸化物半導体膜１４に接する金属層（以下、単に第１金属層という）の構成材料以外は、上記実施の形態の薄膜トランジスタ１と同等である。このため、本変形例の薄膜トランジスタでは図示を省略し、各構成要素については上記実施の形態の薄膜トランジスタ１の構成要素と同一の符号を用い、適宜説明を省略する。
【００４５】
本変形例の第１金属層は、酸素バリア性を有する金属材料、具体的には、次に挙げるような金属の窒化物または窒化珪化物により構成されている。例えば、この第１金属層に用いられる金属としては、タンタル（Ｔａ），バナジウム（Ｖ），チタン，ジルコニウム（Ｚｒ），タングステン（Ｗ），銅（Ｃｕ），アルミニウム，ルテニウム（Ｒｕ），イリジウム（Ｉｒ），ニッケル（Ｎｉ），コバルト（Ｃｏ），白金などが挙げられる。
【００４６】
このように、酸化物半導体膜１４に接する第１金属層は、上記実施の形態で説明したような所定のイオン化エネルギーを有する金属に限定されず、酸素バリア性を有する金属の窒化物または窒化珪化物であってもよい。この場合、第１金属層の酸素バリア機能により、酸化物半導体膜１４から外部へ酸素が脱離することが抑制される。従って、酸化物半導体膜１４の酸素の欠損によるキャリアの発生を抑制することができ、上記実施の形態と同様の効果を得ることが可能となる。
【００４７】
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、ソース電極およびドレイン電極を、第１金属層、第２金属層および第３金属層の３層からなる積層構造として説明したが、３層に限られず２層あるいは４層以上であってもよい。２層あるいは４層以上で構成した場合も、酸化物半導体膜に接する金属層が、上述したような所定のイオン化エネルギーを有する金属もしくは酸素バリア性を有する金属により構成されていれば、本発明と同等の効果を得ることができる。
【００４８】
また、上記実施の形態等では、薄膜トランジスタとして、ボトムゲート構造を例に挙げて説明したが、これに限定されず、トップゲート構造であってもよい。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施の形態に係る薄膜トランジスタの断面構造を表すものである。
【図２】図１に示した薄膜トランジスタの製造方法を工程順に示す図である。
【図３】図１に示した薄膜トランジスタを用いた表示装置の回路構成を示す図である。
【図４】図３に示した画素駆動回路の一例を表す等価回路図である。
【図５】実施例のアニール直後のＶｇ−Ｉｄ特性を示す図である。
【図６】実施例のアニールから４日経過後のＶｇ−Ｉｄ特性を示す図である。
【図７】実施例のアニールから７日経過後のＶｇ−Ｉｄ特性を示す図である。
【図８】比較例１，２のソース電極およびドレイン電極の積層構造を表す図である。
【図９】比較例１のアニール直後のＶｇ−Ｉｄ特性を示す図である。
【図１０】比較例１のアニールから４日経過後のＶｇ−Ｉｄ特性を示す図である。
【図１１】比較例１のアニールから７日経過後のＶｇ−Ｉｄ特性を示す図である。
【図１２】比較例２のアニール直後のＶｇ−Ｉｄ特性を示す図である。
【図１３】比較例２のアニールから４日経過後のＶｇ−Ｉｄ特性を示す図である。
【図１４】比較例２のアニールから７日経過後のＶｇ−Ｉｄ特性を示す図である。
【符号の説明】
【００５０】
１…薄膜トランジスタ、１１…基板、１２…ゲート電極、１３…ゲート絶縁膜、１４…酸化物半導体膜、１５…チャネル保護膜、１６Ａ…ソース電極、１６Ｂ…ドレイン電極、１６１…第１金属層、１６２…第２金属層、１６３…第３金属層、４０…表示装置、５０…駆動パネル、１０Ｒ，１０Ｇ，１０Ｂ…画素、１１０…表示領域、１２０…信号線駆動回路、１３０…走査線駆動回路、１４０…画素駆動回路、Ｔｒ１，Ｔｒ２…トランジスタ。
【図１】
2010123595.tif 000003
【図２】
2010123595.tif 000004
【図３】
2010123595.tif 000005
【図４】
2010123595.tif 000006
【図５】
2010123595.tif 000007
【図６】
2010123595.tif 000008
【図７】
2010123595.tif 000009
【図８】
2010123595.tif 000010
【図９】
2010123595.tif 000011
【図１０】
2010123595.tif 000012
【図１１】
2010123595.tif 000013
【図１２】
2010123595.tif 000014
【図１３】
2010123595.tif 000015
【図１４】
2010123595.tif 000016