(57)【要約】【課題】熱履歴に対して信頼性が向上する素子搭載用基板を提供する。【解決手段】素子搭載用基板であって、貫通孔を有するセラミック基板と、前記セラミック基板の熱膨張係数より熱膨張係数が大きく、前記貫通孔の内壁面に対して一部隙間を空けて前記貫通孔に嵌合される第１金属板と、前記セラミック基板の熱膨張係数より熱膨張係数が大きく、前記セラミック基板の外周に沿って設けられる第２金属板と、を備えたことを特徴とする。【選択図】図１
2010272795.tif 000002
【特許請求の範囲】
【請求項１】
貫通孔を有するセラミック基板と、
前記セラミック基板の熱膨張係数より熱膨張係数が大きく、前記貫通孔の内壁面に対して一部隙間を空けて前記貫通孔に嵌合される第１金属板と、
前記セラミック基板の熱膨張係数より熱膨張係数が大きく、前記セラミック基板の外周に沿って設けられる第２金属板と、を備えたことを特徴とする素子搭載用基板。
【請求項２】
請求項１に記載の素子搭載用基板であって、
前記隙間は、前記セラミック基板と前記第１金属板の間に複数設けられていることを特徴とする素子搭載用基板。
【請求項３】
請求項１又は請求項２に記載の素子搭載用基板であって、
前記隙間は、前記第１金属板を貫通するように設けられることを特徴とする素子搭載用基板。
【請求項４】
請求項１乃至請求項３のいずれかに記載の素子搭載用基板であって、
前記第２金属板は、前記セラミック基板の外周に沿って連続して設けられることを特徴とする素子搭載用基板。
【請求項５】
請求項１乃至請求項４のいずれかに記載の素子搭載用基板であって、
前記セラミック基板は、環状であることを特徴とする素子搭載用基板。
【請求項６】
請求項１乃至請求項５のいずれかに記載の素子搭載用基板であって、
前記第１金属板及び前記第２金属板は、同一材料から構成されることを特徴とする素子搭載用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を装着するための素子搭載用基板に関する。
【背景技術】
【０００２】
近年、パワートランジスタ素子等の比較的高電力を扱う半導体部品の搭載用基板として、セラミック基板の上下面に銅板等の金属板を接合した素子搭載用基板が知られている（例えば、特許文献１参照）。ここで、金属板は、素子搭載用基板に装着される半導体部品に対して電圧を印加する役割を担うものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−８４０５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の素子搭載用基板においては、熱履歴に対して信頼性が乏しいという問題があった。すなわち、金属板が有する熱膨張係数は、セラミック基板が有する熱膨張係数よりも大きい。このため、素子搭載用基板への冷熱サイクルの付加により、金属板からセラミック基板に対して応力が加わることになる。金属板からセラミック基板に対して応力が加わるので、セラミック基板にクラックが生じる可能性があった。
【０００５】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、熱履歴に対して信頼性が向上する素子搭載用基板を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明における素子搭載用基板は、貫通孔を有するセラミック基板と、前記セラミック基板の熱膨張係数より熱膨張係数が大きく、前記貫通孔の内壁面に対して一部隙間を空けて前記貫通孔に嵌合される第１金属板と、前記セラミック基板の熱膨張係数より熱膨張係数が大きく、前記セラミック基板の外周に沿って設けられる第２金属板と、を備えたことを特徴とする。
【発明の効果】
【０００７】
本発明の素子搭載用基板は、熱履歴に対して信頼性が向上するという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】図１は、本発明の一実施形態に係る素子搭載用基板の斜視図である。
【図２】図２は、素子搭載用基板を各基板に分解した斜視図である。
【図３】図３は、図１に示した切断線Ｘ−Ｘ’に沿って素子搭載用基板を切断した断面図である。
【図４】図４は、図１に示した切断線Ｙ−Ｙ’に沿って素子搭載用基板を切断した断面図である。
【図５】図５は、素子搭載用基板の一部であるセラミック基板の斜視図である。
【図６】図６は、素子搭載用基板の一部である第１金属板の斜視図である。
【図７】図７は、素子搭載用基板の一部である第２金属板の斜視図である。
【発明を実施するための形態】
【０００９】
以下、本発明の一実施形態に係る素子搭載用基板について、図面を参照しながら説明する。
【００１０】
＜素子搭載用基板の構成＞
図１は、本発明の一実施形態に係る素子搭載用基板１を示す図である。素子搭載用基板１は、例えば、半導体素子、整流ダイオード、パワートランジスタ、パワーＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ又はサイリスト等の電力機器向けの電子部品２を実装するのに用いるものである。つまり、本実施形態の素子搭載用基板１は、高耐圧化、大電流化又は高速・高周波化されている電子部品２を実装して機能させるのに適した基板である。図２は、素子搭載用基板１の各基板を分解して示す図である。なお、図２では、電子部品２は示していない。
【００１１】
素子搭載用基板１は、図１又は図２に示すように、中心に貫通孔Ｈ１を有する環状のセラミック基板３と、端部に切欠きＣが形成された第１金属板４と、中心に貫通孔Ｈ２を有する環状の第２金属板５と、を備えている。なお、図３は、図１に示す仮想切断線Ｘ−Ｘ’に沿って、素子搭載用基板１を切断した断面図である。図４は、図１に示す仮想切断線Ｙ−Ｙ’に沿って、素子搭載用基板１を切断した断面図である。
【００１２】
図５は、セラミック基板３を示した図である。セラミック基板３は、貫通孔Ｈ１に第１金属板４を嵌めこむことが可能であって、外周に沿って第２金属板５が接続される。セラミック基板３は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体、ガラスセラミック等からなる。そして、セラミック基板３は、第１金属板４及び第２金属板５の熱膨張係数よりも熱膨張係数が大きな材料からなる。なお、セラミック基板３の熱膨張係数は、例えば４．０×１０−６／℃以上９．８×１０−６／℃以下に設定されている。また、第１金属板４及び第２金属板５の熱膨張係数は、例えば５．７×１０−６／℃以上１８．３×１０−６／℃以下に設定されている。
【００１３】
また、セラミック基板３の貫通孔Ｈ１の形状は、円柱状である。貫通孔Ｈ１を平面視したとき、その直径の大きさは例えば２．０ｍｍ以上１０．０ｍｍ以下に設定されている。そして、セラミック基板３は、外周の直径が例えば３．０ｍｍ以上１１．０ｍｍ以下に設定されており、内周の直径が例えば２．０ｍｍ以上１０．０ｍｍ以下に設定されている。また、セラミック基板３の厚みは、例えば０．１ｍｍ以上０．５ｍｍ以下に設定されている。なお、セラミック基板３の側面のうち、貫通孔Ｈ１から露出する箇所を内壁面３ａとし、セラミック基板３の外周に位置する箇所を外壁面３ｂとする。
【００１４】
図６は、第１金属板４を示した図である。第１金属板４は、電子部品２を実装することができ、セラミック基板３の貫通孔Ｈ１に嵌めこむことができる。また、第１金属板４は、電子部品２に対して電圧を印加する機能も備えている。
【００１５】
第１金属板４は、円柱体の端部を複数切欠いた形状であって、第１金属板４の中央に電子部品を実装することができる。また、第１金属板４をセラミック基板３の貫通孔Ｈ１に嵌めこんだときに、第１金属板４の端部の一部が貫通孔Ｈ１から露出するセラミック基板３の内壁面３ａと接する。第１金属板４には、切欠きＣが複数形成されている。そして、第１金属板４は、セラミック基板３の貫通孔Ｈ１に嵌めたときに、セラミック基板３の内壁面３ａに対して一部隙間Ｐを空けて貫通孔Ｈ１に嵌合される。このとき、第１金属板４の側面のうち、セラミック基板３が接する箇所を第１側面４ａとし、セラミック基板３と隙間Ｐを空けた箇所を第２側面４ｂとする。なお、切欠きＣのうち、最も切り欠いた箇所の大きさは、平面視して例えば０．３ｍｍ以上１．５ｍｍ以下に設定されている。なお、最も切り欠いた箇所とは、セラミック基板３の貫通孔Ｈ１に第１金属板４を嵌合させたときに、平面視して第１金属板４の第２側面４からセラミック基板３の外壁面３ｂに垂直線を引いて、最も長さが長くなった箇所のことをいう。このように、この切欠きＣの大きさは、第１金属板４をセラミック基板３の貫通孔Ｈ１に嵌合させたときに、第１金属板４が熱膨張を起こしても、第２側面４ｂがセラミック基板３の内壁面３ａが当接しない大きさいに設定されている。
【００１６】
第１金属板４は、セラミック基板３が有する熱膨張係数より大きい熱膨張係数を有しており、例えば、銅、銀、アルミニウム等からなる。仮に、第１金属板４及びセラミック基板３に同程度の熱が印加され、両基板の温度が上がったとすると、第１金属板４はセラミック基板３よりも熱膨張係数が大きいため、第１金属板４がセラミック基板３よりも熱膨張の量が大きい。このとき、第１金属板４の第１側面４ａからセラミック基板３の内壁面３ａに向けて応力が印加されるが、第１金属板４の第２側面４ｂからセラミック基板３の内壁面３ａへは応力が印加されない。第１金属板４の第２側面４ｂは、熱膨張に起因してセラミック基板３に向かって近づくが、隙間Ｐを第１金属板４の熱膨張分以上に設けることで、第２側面４ｂとセラミック基板３とが接しないため、第１金属板４の熱膨張分の一部が隙間Ｐにて応力緩和する。その結果、第１金属板４からセラミック基板３に応力が伝わり、セラミック基板３にクラックが生じるのを低減することができる。このように、素子搭載用基板１に対する冷熱サイクルの付加により、第１金属板４からセラミック基板３に対して応力が加わることになるが、セラミック基板３と第１金属板４との間に隙間Ｐを設けることで、応力緩和を奏することができる。
【００１７】
また、第１金属板４に電子部品２を実装して、電子部品２を作動させた場合、電子部品２から熱が発生するが、第１金属板４は、電子部品２から伝わった熱の一部を大気中に放熱する機能も備えている。第１金属板４は、電子部品２から伝わった熱が、第１金属板４全般に伝わり、電子部品２の熱を効率良く吸収することができる。そして、電子部品２が高温になるのを抑制することができ、電子部品２の電気的特性を良好に維持することができる。
【００１８】
図７は、第２金属板５を示した図である。第２金属板５は、セラミック基板３の外周に沿って形成され、貫通孔Ｈ２にセラミック基板３を嵌めこむことができる。
【００１９】
第２金属板５は、円柱体の中心をくり貫いた環状である。また、第２金属板５の貫通孔Ｈ２は、貫通孔Ｈ２にセラミック基板３を嵌めこんだときに、セラミック基板３の外壁面３ａに対してほぼ隙間なく嵌合させることができる大きさに設定されている。貫通孔Ｈ２を平面視したとき、その直径の大きさは例えば３．０ｍｍ以上１１．０ｍｍ以下に設定されている。そして、第２金属板５は、外周の直径が例えば５．０ｍｍ以上３０．０ｍｍ以下に設定されており、内周の直径が例えば３．０ｍｍ以上１１．０ｍｍ以下に設定されている。また、第２金属板５の厚みは、例えば０．１ｍｍ以上０．５ｍｍ以下に設定されている。なお、第２金属板５の側面のうち、貫通孔Ｈ２から露出する箇所を内壁面５ａとし、第２金属板５の外周に位置する箇所を外壁面５ｂとする。
【００２０】
第２金属板５は、セラミック基板３が有する熱膨張係数より大きい熱膨張係数を有しており、例えば、銅、銀、アルミニウム等からなる。仮に、第２金属板５及びセラミック基板３に同程度の熱が印加され、両基板の温度が上がったとすると、第２金属板５はセラミック基板３よりも熱膨張係数が大きいため、第２金属板５がセラミック基板３よりも熱膨張を起こす。このとき、第２金属板５の内壁面５ａからセラミック基板３の外壁面３ｂに向けて応力が印加される。その結果、第２金属板５がセラミック基板３を締め付けるように応力が加わり、セラミック基板３と第２金属板５との接着強度を強くすることができる。そして、第２金属板５とセラミック基板３との剥離を良好に抑制することができる。
【００２１】
本実施形態によれば、セラミック基板３の側面に対して、セラミック基板３の内側及び外側から応力を加えて、セラミック基板３の側面と第１金属板４又は第２金属板５との接着力を向上させることができる。さらに、セラミック基板３の側面に対して、一部隙間Ｐを空けて第１金属板４を設けることで、セラミック基板３に伝わる応力が過度になって、セラミック基板３が破損するのを抑制することができる。その結果、素子搭載用基板１が熱履歴に対して信頼性を向上させる効果を奏する。
【００２２】
また、本実施形態によれば、隙間Ｐの箇所をセラミック基板３と第１金属板４の間に複数設けることによって、第１金属板４の第１側面４ａからセラミック基板３の内壁面３ａに対して加わる応力を分散させることができる。
【００２３】
また、本実施形態によれば、隙間Ｐは、第１金属板４を貫通するように形成されており、第１金属板４の第２側面４ｂと接しようとする箇所を低減することができ、第２側面４ｂが熱膨張する領域を大きく確保することができる。
【００２４】
また、本実施形態によれば、第２金属板５がセラミック基板３の外周に沿って連続して形成されることによって、第２金属板５とセラミック基板３との接触面積を大きくすることができ、両者の接着力を大きくすることができる。さらに、第２金属板５の内壁面５ａからセラミック基板３の外壁面３ｂに対して加わる応力を略均等に分散させることができる。
【００２５】
また、本実施形態によれば、セラミック基板３が環状であることから、第２金属板５から加わる応力を略均等に受けることができ、セラミック基板３が破損するのを抑制することができる。
【００２６】
また、本実施形態によれば、第１金属板４と第２金属板５とを同一材料から構成した場合、第１金属板４及び第２金属板５とが熱膨張・熱収縮する量を同程度にすることができ、セラミック基板３に伝わる内側からの応力と外側からの応力の差を少なくすることができ、セラミック基板３に偏った応力集中が発生するのを抑制することができる。
【００２７】
＜素子搭載用基板の製造方法＞
ここで、図１に示す配線基板の製造方法を説明する。
【００２８】
まず、セラミック基板３、第１金属板４、および第２金属板５のそれぞれを準備する。
【００２９】
セラミック基板３は、セラミック基板３の環状の型枠を準備し、型枠内に、例えば酸化アルミニウム質の材料を充填し、焼結前のセラミック基板３を取り出す。そして、取り出した前駆体の基板を焼結処理することで、セラミック基板３を作製することができる。
【００３０】
次に、第１金属板４の形成方法を説明する。まず、銅板を準備し、プレス機で銅板を打ち抜く。そして、円柱状の銅版を取り出すことができる。さらに、銅版の端部に対して、レーザー加工することによって、切欠きＣを有する第１金属板４を作製することができる。また、第２金属板５は、第１金属板４の作製方法と同様に、プレス機を用いて銅板を打ち抜くことで、作製することができる。
【００３１】
このようにして、セラミック基板３、第１金属板４、および第２金属板５を準備することができる。そして、第１金属板４の第１側面に、例えば、銀−銅のロウ材を被着させ、セラミック基板３の貫通孔Ｈ１に嵌合させて、第１金属板４とセラミック基板３をロウ材を介して接合する。さらに、セラミック基板３の外壁面３ｂに、例えば、銀−銅のロウ材を被着させ、第２金属板５の貫通孔Ｈ２に嵌合させて、セラミック基板３と第２金属板５をロウ材を介して接合する。その結果、素子搭載用基板１を作製することができる。
【００３２】
次に、作製した素子搭載用基板１に半田を介して電子部品２を実装することで、実装構造体を作製することができる。
【００３３】
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。上述した実施形態によれば、セラミック基板と第１金属板との間の隙間が、第１金属板を貫通するように設けられているが、第１金属板からセラミック基板に伝わる応力を緩和することができるのであれば、隙間は第１金属板を貫通するように設けられていなくてもよい。例えば、セラミック基板と第１金属板との間に凹部が空いている態様であってもよい。
【００３４】
また、上述した実施形態によれば、第１金属板に貫通孔を設けて、セラミック基板と第１金属板との間に隙間を設けたが、セラミック基板に貫通孔を設けて、セラミック基板と第１金属板との間に隙間を設ける態様であってもよい。
【産業上の利用可能性】
【００３５】
以上のように、本発明は、熱履歴に対して信頼性を向上する素子搭載用基板として有用である。
【符号の説明】
【００３６】
１  素子搭載用基板
２  電子部品
３  セラミック基板
３ａ  内壁面
３ｂ  外壁面
４  第１金属板
４ａ  第１側面
４ｂ  第２側面
５  第２金属板
５ａ  内壁面
５ｂ  外壁面
Ｈ１  貫通孔
Ｈ２  貫通孔
Ｃ  切欠き
Ｐ  隙間
【図１】
2010272795.tif 000003
【図２】
2010272795.tif 000004
【図３】
2010272795.tif 000005
【図４】
2010272795.tif 000006
【図５】
2010272795.tif 000007
【図６】
2010272795.tif 000008
【図７】
2010272795.tif 000009