(57)【要約】【課題】ダメージを生じさせることなく、安価かつ短時間に犠牲層を除去する犠牲層プロセスを採用し、量産性を向上させる可動ゲート型電界効果トランジスタの製造方法を提供する。【解決手段】第１犠牲層１５と、第２犠牲層１６と、を有する複合犠牲層の上に可動ゲートが形成される可動ゲート形成工程と、第２犠牲層１６がエッチング除去される第２犠牲層除去工程と、第１犠牲層１５がエッチング除去される第１犠牲層除去工程と、を備える可動ゲート型電界効果トランジスタの製造方法とした。【選択図】図４
2010123840.tif 000002
【特許請求の範囲】
【請求項１】
梁構造の可動ゲートが半導体基板のゲート酸化膜に対して空間部を挟んで空中に設けられる可動ゲート型電界効果トランジスタの製造方法であって、
半導体基板のゲート酸化膜の上側に第１犠牲層が形成される第１犠牲層形成工程と、
前記第１犠牲層を覆うように一層または複数層の第２犠牲層が形成される第２犠牲層形成工程と、
前記第２犠牲層の上側に可動ゲートが形成される可動ゲート形成工程と、
前記第２犠牲層がエッチング除去される第２犠牲層除去工程と、
前記第１犠牲層がエッチング除去される第１犠牲層除去工程と、
を備えることを特徴とする可動ゲート型電界効果トランジスタの製造方法。
【請求項２】
前記第１犠牲層および前記第２犠牲層はドライエッチングにより除去されることを特徴とする請求項１に記載の可動ゲート型電界効果トランジスタの製造方法。
【請求項３】
前記第１犠牲層は、ポリシリコン（Poly-Si）で形成されることを特徴とする請求項１または請求項２に記載の可動ゲート型電界効果トランジスタの製造方法。
【請求項４】
前記第２犠牲層は、有機材料で形成される層が含まれることを特徴とする請求項１〜請求項３の何れか一項に記載の可動ゲート型電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可動ゲート型電界効果トランジスタの製造方法に関する。
【背景技術】
【０００２】
可動ゲート型電界効果トランジスタは、チャネル上のゲート酸化膜と、可動ゲートと、の間に空間部（gap）を有している。このため可動ゲートが変位すると、可動ゲートとゲート酸化膜との間の空間部の距離も変化する。そして、この空間部の距離の変化に応じてチャネルに誘起されるキャリアの密度が変化するため、ドレイン電流も変化する。このような可動ゲート型電界効果トランジスタは、例えば、機械スイッチ、共振器、メモリなどの用途で使用される。
【０００３】
また、可動ゲート型電界効果トランジスタは、加速度センサの用途でも使用される。可動ゲートの質量部分が加速されたとき、梁構造の可動ゲートは力により変位させられる。そして、可動ゲートの変位に応じてドレイン電流が変化する。このような加速度センサが、例えば、特許文献１や特許文献２に開示されている。
【０００４】
さて、可動ゲート型電界効果トランジスタの可動ゲートは、一般的に、犠牲層プロセスにより製造される。犠牲層プロセスは、犠牲層が形成され、この犠牲層の上に可動ゲートが形成され、犠牲層が除去されて可動ゲートが空中に配置されるプロセスである。犠牲層プロセスは具体的には以下のように行われる。まず、犠牲層がゲート酸化膜上に形成される。犠牲層は特にチャネル上に位置するよう形成される。そして、可動ゲートがこの犠牲層の上に形成される。最後に、犠牲層のみがエッチングにより除去される。この結果、可動ゲートとゲート酸化膜との間に、犠牲層に代えて、空間部が設けられる。可動ゲートは、この空間部により空中に配置されて可動に構成される。
【０００５】
先に挙げた特許文献１には犠牲層プロセスについて開示されている。まず、ゲート酸化膜である二酸化珪素膜（SiO2膜）の上に、犠牲層である窒化珪素膜（Si3N4膜）が形成される。次に、ポリシリコン（Poly-Si）の可動ゲートが、犠牲層の上に形成される。最後に、犠牲層がウェットエッチングで除去される。ウェットエッチングに用いられるエッチング液は、犠牲層である窒化珪素膜（Si3N4膜）と、酸化ゲート膜である二酸化珪素膜（SiO2膜）と、のエッチング選択比が考慮された上で選択される。ウェットエッチングにより犠牲層が除去され、ポリシリコン（Poly-Si）の可動ゲートとゲート酸化膜との間に空間部が形成される。犠牲層プロセスでは、一般的に、このようなウェットエッチングによる犠牲層の除去が選択される。
【０００６】
しかし、ウェットエッチングにより犠牲層を除去するときにスティクション(stiction)が発生するという問題があった。このスティクションについて説明する。
ウェットエッチングでは、ウェットエッチングを行うエッチング工程、エッチング液がリンス液により除去される除去工程、リンス液が乾燥により除去される乾燥工程、が行われる。しかしながら、除去工程で可動ゲートがリンス液の表面張力によってゲート酸化膜に固着することがあり、乾燥工程でリンス液が除去されると可動ゲートとゲート酸化膜とが固着された状態が維持される現象が発生する。この現象がスティクションである。スティクションが発生するとき、可動ゲート型電界効果トランジスタでは、可動ゲートが空中に位置する構造体が形成されていないため、動作不能になる。
【０００７】
このようなスティクションを回避する犠牲層プロセスは、例えば、特許文献３や特許文献４に開示されている。特許文献３には、ゲート酸化膜の表面を粗くする犠牲層プロセスが開示されている。また、特許文献４には、ゲート酸化膜の表面に凹凸部を形成する犠牲層プロセスが開示されている。
【０００８】
これら特許文献３および特許文献４の犠牲層プロセスは以下のようになる。リンス液で洗浄する場合、可動ゲートはリンス液の表面張力により、全面ではなく、凸部の先端のような一部のみが当接する。このように接触箇所が少なくて密着しにくい構成が採用され、リンス液が乾燥して表面張力が減少すると同時に可動ゲートがゲート酸化膜から離れるため、スティクションの発生が抑止される。
【０００９】
また、スティクションを回避する犠牲層プロセスの他の例として、超臨界ＣＯ２洗浄法による除去工程および洗浄工程が挙げられる。この超臨界ＣＯ２洗浄法は以下のようなものである。高圧雰囲気下のＣＯ２は液体と固体の境界領域である超臨界状態のＣＯ２となる。犠牲層は、この超臨界状態のＣＯ２により除去され、そして犠牲層の破片が流れて洗浄される。その後に低圧雰囲気としてＣＯ２を気体に戻して乾燥させる。この超臨界ＣＯ２洗浄法はウェットエッチングの一種であるが、液体が気体になる、すなわち乾燥時に液体の表面張力がなくなり、スティクションの発生が防止される。
【００１０】
また、スティクションを回避する他の犠牲層プロセスが、例えば、非特許文献１に開示されている。この犠牲層プロセスは、ウェットエッチングによる犠牲層の除去に代えて、乾式のプラズマエッチングによる犠牲層の除去を採用している。プラズマを用いるエッチングでは、当然、表面張力は発生しない。また、プラズマを用いるエッチングは、エッチング速度が速いという利点がある。
【００１１】
非特許文献１に開示された犠牲層プロセスは以下のようなものである。有機材料であるポリイミドにより犠牲層が形成される。そして、可動ゲートが犠牲層の上に形成された後、犠牲層は、酸素プラズマエッチングにより除去される。この結果、可動ゲートは、この空間部により中空に配置されて可動に構成される。
【００１２】
【特許文献１】特開平０６−２０４５０２号公報（段落番号００６８）
【特許文献２】特開２０００−１０８０９９号公報（段落番号００２３、図２）
【特許文献３】特開平９−１８０１５号公報（段落番号００２３、図２，図３）
【特許文献４】特開平８−３３５７０５号公報（段落番号００３８）
【非特許文献１】M. Fernandez-Bolanos, N. Abele, D. Bouvet, V. Pott, G-A. Racine, J.M. Quero, A.M. Ionescu, "Polyimide sacrificial layer process for SOI SG-MOSFET pressure sensor ", 2006, Journal of MicroElectronic Engineering, Vol.83, pp. 1185-1188
【発明の開示】
【発明が解決しようとする課題】
【００１３】
スティクションを回避する前記の先行技術は、それぞれ問題を有している。
特許文献３および特許文献４の先行技術は、リンス液の表面張力による可動ゲートの密着が、ゲート酸化膜の凹凸面や粗面により防止される技術であった。しかしながら、特許文献３および特許文献４の先行技術は、構造的に複雑になり、製造工程が複雑化する。工程数の増加によるコスト増加のみならず、製造安定性が悪くなって不良品率の増加によるコスト増加も発生する。また、ゲート酸化膜の凹凸は、可動ゲートとゲート酸化膜との間に形成される電界に影響を与える。したがって、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）としての動作が不安定になり、想定通り動作しないおそれがあった。
【００１４】
また、除去工程・洗浄工程における超臨界ＣＯ２洗浄法を用いる先行技術は、ＣＯ２を高圧にする高価な加圧装置や大量のＣＯ２が必要になるという技術であり、設備コストやランニングコストが大きいという問題があった。さらに、処理時間が長いという問題があった。これら問題点のため量産に適さなかった。
【００１５】
また、非特許文献１の先行技術は、酸素プラズマエッチングによりスティクションの発生が防止される技術である。しかしながら、プラズマのラジカルにより、ゲート酸化膜の表面に化学的、物理的な変化が加えられ、ゲート酸化膜に対する構造的、電気的なダメージが発生するという問題があった。プラズマのラジカルによるダメージが発生すると、可動ゲートとゲート酸化膜との間に形成される電界に影響を与える。したがって、ＭＯＳＦＥＴとしての動作が不安定になり、想定通り動作しないおそれがあった。
【００１６】
上述したように、これまで開示された犠牲層プロセスは、コスト・品質・工程時間に問題が発生するおそれがあり、その結果、量産性に問題があるプロセスであった。コスト低減・品質向上・工程時間短縮を実現する犠牲層プロセスが必要であった。
【００１７】
そこでこの発明は上記問題点を解決するためになされたものであり、その目的は、ダメージを生じさせることなく、安価かつ短時間に犠牲層を除去する犠牲層プロセスを採用し、量産性を向上させる可動ゲート型電界効果トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【００１８】
本発明の特徴をなす犠牲層プロセスは、以下のようになる。
まず、第１犠牲層形工程では、半導体基板のゲート酸化膜の上側に第１犠牲層が形成される。第２犠牲層形工程では、第１犠牲層を覆うように一層または複数層の第２犠牲層が形成される。可動ゲート形成工程では、第２犠牲層の上側に可動ゲートが形成される。第２犠牲層除去工程では、第２犠牲層がエッチング除去される。第１犠牲層除去工程では、第１犠牲層がエッチング除去される。特に第２犠牲層の除去工程では、ゲート酸化膜直上の第１犠牲層がゲート酸化膜を保護するため、高速のプラズマエッチングを採用できる。ゲート酸化膜にダメージを生じさせることなく、短時間に第２犠牲層が除去される。第１犠牲層の膜厚は第２犠牲層の膜厚より薄くすると、第１犠牲層はより短時間に除去される。したがって、ゲート酸化膜にダメージが生じないため製造安定性が良くなって不良品率を低下させ、また、高速な犠牲層プロセスとする。
【００１９】
そして、第１犠牲層および第２犠牲層はドライエッチングにより除去される。第２犠牲層の除去ではダメージの影響が排除されたため高速のプラズマエッチングを採用でき、また、第１犠牲層の除去ではウェットエッチングと同程度のエッチング速度であるがダメージが生じないケミカルドライエッチングを採用できる。これにより、スティクションの発生防止はもちろんのこと、第１，第２犠牲層の除去時間をともに短くするとともに、ゲート酸化膜にダメージを生じさせることなく、第１，第２犠牲層を除去する犠牲層プロセスとする。
【００２０】
そして、第１犠牲層は、好ましくはポリシリコン（Poly-Si）で形成される。ＭＯＳＦＥＴではゲート酸化膜の上におけるポリシリコン（Poly-Si）の形成工程が確立されており、ゲート酸化膜にダメージを与えない点が知見されている。そこでゲート酸化膜にダメージを与えないポリシリコン（Poly-Si）を第１犠牲層の材料として採用した。
【００２１】
そして、第２犠牲層の少なくとも一層は、有機材料で形成される層が含まれる。有機材料はエッチング選択比を十分大きくとることが可能であり、第２犠牲層の除去時間を短縮できる。
【発明の効果】
【００２２】
本発明によれば、ダメージを生じさせることなく、安価かつ短時間に犠牲層を除去する犠牲層プロセスを採用し、量産性を向上させる可動ゲート型電界効果トランジスタの製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２３】
続いて、本発明を実施するための最良の形態の可動ゲート型電界効果トランジスタの製造方法について図を参照しつつ説明する。まず、可動ゲート型電界効果トランジスタの構成について図を参照しつつ説明する。図１は可動ゲート型電界効果トランジスタの構造図であり、図１（ａ）は平面図、図１（ｂ）はＡ−Ａ線断面図、図１（ｃ）はＢ−Ｂ線断面図である。
【００２４】
可動ゲート型電界効果トランジスタ１００は、半導体基板１、ゲート酸化膜２、酸化膜３、配線４、ソース５、チャネル６、ドレイン７、空間部（gap)８、可動ゲート９、支持体１０を備える。可動ゲート型電界効果トランジスタ１００はフィールド領域１１とアクティブ領域１２とに分けられる。
【００２５】
半導体基板１は、平面度が高い表面を有するシリコン基板である。
ゲート酸化膜２は、半導体基板１の表面を覆う膜である。
酸化膜３は、中央の空間部８を除き、ゲート酸化膜２の表面を覆う膜である。
【００２６】
配線４は、一方でソース５と接続され、また、他方でドレイン７と接続される。これら接続は、配線４を直接接続したりボンディングワイヤを形成するなどの各種接続が採用される。
ソース５は、半導体基板１上に形成された不純物拡散層である。
チャネル６は、半導体基板１のうちソース５とドレイン７との間の領域である。
ドレイン７は、半導体基板１上に形成された不純物拡散層である。
【００２７】
空間部８は、ゲート酸化膜２と可動ゲート９との間に挟まれる空間である。
可動ゲート９は、空間部８を隔ててチャネル６の上側に配置される矩形状の部材である。可動ゲート９は、図１（ｂ）では特に空中に位置する点が強調して図示されている。
支持体１０は、可動ゲート９を４箇所で支持する梁構造体である。このような支持体１０に支持される可動ゲート９は、図１（ｂ）で示す矢印ａ方向に移動する。
【００２８】
フィールド領域１１とアクティブ領域１２とは酸化膜３により分けられる。
フィールド領域１１は、酸化膜３により覆われた領域である。なお、フィールド領域に１１の上には必要に応じて配線４が形成される。
アクティブ領域１２は、酸化膜３は存在しないがゲート酸化膜２により覆われた領域である。アクティブ領域１２にはソース５とドレイン７とが形成されている。ソース５とドレイン７とは、上面に覆われるゲート酸化膜２により外界から保護されている。ソース５とドレイン７との間の領域はチャネル６として機能する。
【００２９】
続いて、このような可動ゲート型電界効果トランジスタ１００の製造方法について図を参照しつつ説明する。図２は可動ゲート型電界効果トランジスタの製造方法の工程図であり、図２（ａ）は複合犠牲層形成前状態の説明図、図２（ｂ）は第１犠牲層用の準備層形成工程図、図２（ｃ）は第１マスクの形成工程図、図２（ｄ）は第１犠牲層用の準備層除去工程図である。図３は可動ゲート型電界効果トランジスタの製造方法の工程図であり、図３（ａ）は第１マスクの除去工程図、図３（ｂ）は第２犠牲層の形成工程図、図３（ｃ）は可動ゲート・配線用の準備層形成工程図、図３（ｄ）は第２マスクの形成工程図である。図４は可動ゲート型電界効果トランジスタの製造方法の工程図であり、図４（ａ）は可動ゲート・配線用の準備層除去工程図、図４（ｂ）は第２マスクの除去工程図、図４（ｃ）は第２犠牲層の除去工程図、図４（ｄ）は第１犠牲層の除去工程図である。
【００３０】
本発明の可動ゲート型電界効果トランジスタの製造方法の特に際だった特徴について説明する。本発明の特徴は、多層の犠牲層（以下、複合犠牲層という）を用いて可動ゲートを形成する犠牲層プロセスとした点である。図４（ｂ）で示すように、ゲート酸化膜２の上面に複合犠牲層として第１犠牲層１５と第２犠牲層１６とを形成し、この複合犠牲層の上面に可動ゲート９を形成する。第１犠牲層１５は、ポリシリコン（Poly-Si）で形成し、第２犠牲層１６は有機材料、好ましくはポリイミドで形成する。第１犠牲層１５は、下側のゲート酸化膜２を保護する役割を持つ。第２犠牲層１６は、可動ゲート９の形成時に可動ゲート９を下側から支持する役割を持つ。
【００３１】
図２（ａ）は、複合犠牲層形成前状態の説明図である。複合犠牲層形成前までの工程について概略説明する。Ｓｉ（シリコン）製の半導体基板１の表面に、１μｍの熱酸化膜３を形成する（熱酸化膜形成工程）。そして、熱酸化膜３をエッチング加工してフィールド領域１１およびアクティブ領域１２を形成する（領域形成工程）。そして、熱酸化によりアクティブ領域１２にゲート酸化膜２を形成する（ゲート酸化膜形成工程）。ゲート酸化膜２は熱酸化膜３の下側にも形成される。そしてイオン注入および熱処理による拡散で不純物拡散層としたソース５およびドレイン７を形成する（ソース・ドレイン形成工程）。そして、図２（ａ）に示すような複合犠牲層形成前状態とする。これら工程は、一般的なＭＯＳＦＥＴの製造方法の工程を採用する。
【００３２】
図２（ｂ）は、第１犠牲層用の準備層形成工程図である。
第１犠牲層用の準備層１３は、ゲート酸化膜２および酸化膜３の上面に形成される。第１犠牲層用の準備層１３は、化学蒸着法（ＣＶＤ：Chemical Vapor Deposition）法により堆積されたポリシリコン（Poly-Si）層である。第１犠牲層用の準備層１３の膜厚は、５０ｎｍである。
【００３３】
図２（ｃ）は、第１マスクの形成工程図である。
第１マスク１４は、第１犠牲層用の準備層１３の上面に形成される。詳しくは、フォトレジストが、第１犠牲層用の準備層１３の上面に塗布される。そしてフォトレジストが感光されてパターニングが行われる。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。等倍紫外線露光か縮小紫外線露光かは、必要な線幅に応じて決定される。本形態では線幅が１０μｍのため等倍紫外線露光が適用される。このようにして、第１犠牲層１５をエッチング加工するための第１マスク１４が形成される。
【００３４】
図２（ｄ）は、第１犠牲層用の準備層除去工程図である。
第１犠牲層用の準備層１３は、プラズマエッチングされる。すると、第１マスク１４の下側を除く第１犠牲層用の準備層１３は除去される。
【００３５】
図３（ａ）は、第１マスクの除去工程図である。
フォトレジストである第１マスク１４は、プラズマアッシング装置によりアッシング除去される。そして、ポリシリコン（Poly-Si）の第１犠牲層１５が形成される。第１犠牲層１５の膜厚は、５０ｎｍである。
【００３６】
なお、図には示さないが、この工程の後に、ソース５と配線４とを電気的に接続し、および、ドレイン７と配線４とを電気的に接続するための準備として、ソース５およびドレイン７上のゲート酸化膜２にコンタクトホールを形成する。具体的にはフォトレジストのパターニングによりコンタクトホール形成箇所を外界に露出するマスクの形成工程、エッチングによりゲート酸化膜を除去するコンタクトホール形成工程、フォトレジストのアッシング除去工程、が行われる。
【００３７】
図３（ｂ）は、第２犠牲層の形成工程図である。
第２犠牲層１６は、第１犠牲層１５の上面に形成される。詳しくは、感光性ポリイミドが、少なくとも第１犠牲層１５を覆うように塗布される。感光性ポリイミドは、フォトレジストと同様の取り扱いができ、パターニングをすることができる。このような感光性ポリイミドが感光されてパターニングが行われる。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。本形態では線幅が１０μｍのため等倍紫外線露光が適用される。また、パターニング後に３５０℃で熱処理され、第２犠牲層１６が形成される。この第２犠牲層１６の膜厚は５００ｎｍである。第１犠牲層１５の膜厚５０ｎｍに対して１０倍となっており、複合犠牲層の殆どの厚さは第２犠牲層１６によるものである。図中では見やすさを考慮して第１犠牲層１５を厚めに描いている。
【００３８】
なお、図３（ｂ）の第２犠牲層の形成工程では、感光性ポリイミドに代えて非感光性ポリイミドを用いることもできる。この場合、図３（ｂ）の第２犠牲層の形成工程は以下のようになる。
非感光性ポリイミドが、第１犠牲層１５、ゲート酸化膜２および酸化膜３を覆うように塗布される。そして非感光性ポリイミドの上面にさらにフォトレジストが塗布され、パターニングにより第１犠牲層１５の上側にのみマスクが形成される。そしてエッチングにより非感光性ポリイミドが除去され、このマスクの下側に第２犠牲層１６が形成される。最後に、マスクはプラズマアッシング装置によりアッシング除去され、第１犠牲層１５を覆う第２犠牲層１６が形成される。
【００３９】
これら感光性ポリイミドを用いる形成工程とするか非感光性ポリイミドを用いる形成工程とするかは、第１犠牲層と第２犠牲層の寸法精度、位置合わせ精度を考慮することにより、決定される。
【００４０】
このように第２犠牲層の形成工程では、感光性ポリイミドおよび非感光性ポリイミドという有機材料であるポリイミドを材料とする第２犠牲層を形成した。しかしながら、有機材料としてはポリイミド以外の一般的な有機材料も適用することができる。この有機材料としてはポリアミド、エポキシ、アクリルなどが挙げられる。これら有機材料の選択は、後工程における熱工程、脱ガス、表面平坦性、加工性、必要膜厚、犠牲層エッチング時の除去性などの諸条件を考慮して選択される。しかしながら、ポリイミドは、 剛直で強固な分子構造を持ち、且つイミド結合が強い分子間力を持つために、高い熱的、機械的、化学的性質を持つ。第２犠牲層の形成工程の後工程では、後述するがスパッタ成膜やフォトレジストパターニング工程が入る。この点を考慮すると、ポリイミドを用いることが望ましい。
【００４１】
図３（ｃ）は、可動ゲート・配線用の準備層形成工程図である。
可動ゲート・配線用の準備層１７が、第２犠牲層１６、ゲート酸化膜２および酸化膜３を覆うように成膜される。ＭＯＳＦＥＴ工程との整合をとるため、本形態では、可動ゲート・配線用の準備層１７はアルミニウム（Al）が選択される。可動ゲート・配線用の準備層１７の膜厚は１μｍである。
【００４２】
なお、可動ゲート・配線用の準備層１７（つまり可動ゲート９や配線４）の材質としては、導電性を有する材料であれば適用でき、単一金属ではアルミニウム（Al）の他に金（Au），ニッケル（Ni），銅（Cu），タングステン（W），チタン（Ti），ポリシリコン（Poly-Si）なども適用できる。また、金属シリサイドなどの合金も適用可能である。また、ゲート電極として機能させるため何らかの方法で導電性を付与することを条件として、二酸化珪素（SiO2），窒化珪素（SiN）などの無機絶縁材料なども適用できる。
【００４３】
図３（ｄ）は、第２マスクの形成工程図である。
第２マスク１８は、可動ゲート・配線用の準備層１７の上面に形成される。詳しくは、フォトレジストが、可動ゲート・配線用の準備層１７の上面に塗布される。そしてフォトレジストが感光されてパターニングが行われる。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。本形態では線幅が１０μｍのため等倍紫外線露光が適用される。なお、図示は省略するが、配線４は、前述したソース５、ドレイン７上のコンタクトホール上まで形成される。このようにして、可動ゲート９や配線４をエッチング加工するための第２マスク１８が形成される。
【００４４】
図４（ａ）は、可動ゲート・配線用の準備層除去工程図である。
可動ゲート・配線用の準備層１７は、第２マスク１８でマスクされている箇所を除いて、反応性イオンエッチング（RIE）により除去されて、可動ゲート９や配線４の形状に加工される。なお、本形態では、特にアルミニウム（Al）の加工に最適な反応性イオンエッチング（RIE）を選択したが、イオンビームエッチング、または、形状精度によるが湿式エッチングも適用可能である。また、アルミニウム（Al）に代えて他の材料を可動ゲートに適用する場合、他材質との選択性や加工精度、加工速度などを考慮して加工方法が選択される必要がある。
【００４５】
図４（ｂ）は、第２マスクの除去工程図である。
第２マスク１８は、プラズマアッシング装置によりアッシング除去され、可動ゲート９や配線４が形成される。
【００４６】
図４（ｃ）は、第２犠牲層の除去工程図である。
有機材料の第２犠牲層１６は、プラズマエッチングにより短時間に除去される。この際、第１犠牲層１５は、プラズマエッチングなどのラジカルからゲート酸化膜２を保護する役割を持つ。本形態では、ガスとしてＯ２とＨ２Ｏガスとを適用した表面弾性波プラズマエッチングを適用した。
【００４７】
なお、通常のＯ２ガスを用いたプラズマエッチング、ＣＦ４やＳＦ６等のフッ素系ガス単体を用いたプラズマエッチング、または、フッ素系ガスにＯ２を混合した混合ガスを用いたプラズマエッチングも適用できる。さらに、ケミカルドライエッチング（ＣＤＥ）などの手法も適用可能である。これらの手法は、エッチング速度、他材質とのエッチング選択比を考慮して選択すれば良い。第２犠牲層１６の除去工程では、上記の何れのエッチングを用いても、ゲート酸化膜２が第１犠牲層１５で保護されているため、チャネル６の直上のゲート酸化膜２にダメージを与えることなく第２犠牲層のエッチングを実施することができる。第２犠牲層１６は、第１犠牲層１５を残して除去され、可動ゲート９が空中に位置することなる。
【００４８】
図４（ｄ）は、第１犠牲層の除去工程図である。
ポリシリコン（Poly-Si）である第１犠牲層１５は、ケミカルドライエッチングにより除去される。空中に位置する可動ゲート９はエッチングの障害とならず、ケミカルドライエッチングの時間は第１犠牲層１５の膜厚で決定される通常のエッチング速度とほぼ同程度の速度で除去することができる。
その後水素アニール工程で歪みの影響除去およびＳｉと電極とのコンタクト抵抗低減等を行い、可動ゲート型電界効果トランジスタ１００とする。
【００４９】
以上、本発明の可動ゲート型電界効果トランジスタの製造方法についての説明がなされた。特に２層構造で構成される複合犠牲層について説明がなされた。しかしながら、必要に応じて３層構造で構成される複合犠牲層を採用することもできる。例えば、第１犠牲層はポリシリコン（Poly-Si）による層とする。そして、第２犠牲層を二層構成とし、第１犠牲層側の層を窒化珪素（ＳｉＮ）による層とし、可動ゲート側の層をポリイミドによる層とする。このようにして多層の犠牲層とする。特に、第２犠牲層に続いて第１犠牲層というように、上部から犠牲層を除去する工程で、その下部の犠牲層がダメージを受けないようにすれば良く、各種採用できる。
【００５０】
また、可動ゲート型電界効果トランジスタの素子構造として最も基本的なＭＯＳＦＥＴの構造を用いて説明したが、本発明の効果がゲート酸化膜にプラズマなどのダメージを与えることなく可動ゲートを有する構造体を得ることであるため、複雑な構造の可動ゲート型電界効果トランジスタであっても本発明を適用することができる。
【００５１】
本発明による可動ゲート型電界効果トランジスタの製造方法は以下の点で優れている。
（１）スティクションが回避される。
全てドライエッチングを採用したため、スティクションは当然に回避される。この点で不良品発生率を低減し、量産性の向上に寄与する。
【００５２】
（２）構造が簡単であり、その結果製造工程も少なくすることができる。
上記のようにスティクションが回避されるため、従来技術のようにスティクション防止用の凹凸部をゲート酸化膜上に形成する必要がなくなり、構造が簡単になった。また、ゲート酸化膜はゲートの電界に影響を及ぼす凹凸部がなく平坦度が高いため、デバイスの特性向上にも寄与する。また、製造工程も少なくすることができた。この点でも不良品発生率を低減し、量産性の向上に寄与する。
【００５３】
（３）品質・動作が安定する。
ゲート酸化膜は第１犠牲層により保護されるためプラズマに殆ど晒されない。したがって、ゲート酸化膜にプラズマのラジカルによる構造的、電気的なダメージが発生せず、この点でも不良品発生率を低減し、量産性の向上に寄与する。また、ゲート酸化膜はゲートの電界に影響を及ぼす平坦度が高いため良好な電界を形成し、デバイスの品質・特性の向上にも寄与する。
【００５４】
（４）一般的なプラズマエッチングを採用できる。
上記のようにスティクションが回避されるため、一般的なプラズマエッチングを採用できる。さらに従来技術の超臨界ＣＯ２洗浄法のようにコストが高く特殊な処理装置による洗浄を回避できる。
【００５５】
（５）コストを低減することができる。
製造工程が少なくなるためコストが低減される。また、不良品率が下がってやはりコストが低減される。一般的なプラズマエッチングを採用でき、特殊な装置を不要としやはりコストが低減される。これら効果が相俟って大幅なコスト低減を実現した。
【００５６】
（６）犠牲層プロセスに要する時間を短縮した。
本発明では犠牲層プロセスにおける時間が短縮された。具体例を挙げて説明する。膜厚５００ｎｍでポリイミドを材料とする第２犠牲層１６の除去時間は約１５分である。そして、膜厚５０ｎｍでポリシリコン（Poly-Si）を材料とする第１犠牲層１５の除去時間は約２分である。つまり、複合犠牲層の除去時間は１７分である。特に除去に時間を要する第１犠牲層の膜厚を、除去に時間を要しない第２犠牲層の膜厚より充分に小さくした（本形態では１／１０とした）ため、除去時間を大幅に短くした。
一方、本発明の複合犠牲層を用いない犠牲層プロセスでは、例えば膜厚５００ｎｍでポリシリコン（Poly-Si）を材料とする単体の犠牲層の除去時間は、エッチング条件および可動ゲート型電界効果トランジスタの構造により変化するが、それでも約１０〜２０時間である。
このように犠牲層プロセスに要する時間を大幅に短縮し、製造時間を短縮した。
【００５７】
したがって、本発明の可動ゲート型電界効果トランジスタの製造方法は、これら（１）〜（６）の効果が相乗的に相俟って、量産性に優れているという効果を奏しうる。
【図面の簡単な説明】
【００５８】
【図１】可動ゲート型電界効果トランジスタの構造図であり、図１（ａ）は平面図、図１（ｂ）はＡ−Ａ線断面図、図１（ｃ）はＢ−Ｂ線断面図である。
【図２】可動ゲート型電界効果トランジスタの製造方法の工程図であり、図２（ａ）は複合犠牲層形成前状態の説明図、図２（ｂ）は第１犠牲層用の準備層形成工程図、図２（ｃ）は第１マスクの形成工程図、図２（ｄ）は第１犠牲層用の準備層除去工程図である。
【図３】可動ゲート型電界効果トランジスタの製造方法の工程図であり、図３（ａ）は第１マスクの除去工程図、図３（ｂ）は第２犠牲層の形成工程図、図３（ｃ）は可動ゲート・配線用の準備層形成工程図、図３（ｄ）は第２マスクの形成工程図である。
【図４】可動ゲート型電界効果トランジスタの製造方法の工程図であり、図４（ａ）は可動ゲート・配線用の準備層除去工程図、図４（ｂ）は第２マスクの除去工程図、図４（ｃ）は第２犠牲層の除去工程図、図４（ｄ）は第１犠牲層の除去工程図である。
【符号の説明】
【００５９】
１００：可動ゲート型電界効果トランジスタ
１：半導体基板
２：ゲート酸化膜
３：酸化膜
４：配線
５：ソース
６：チャネル
７：ドレイン
８：空間部（gap)
９：可動ゲート
１０：支持体
１１：フィールド領域
１２：アクティブ領域
１３：第１犠牲層用の準備層
１４：第１マスク
１５：第１犠牲層
１６：第２犠牲層
１７：可動ゲート・配線用の準備層
１８：第２マスク
【図１】
2010123840.tif 000003
【図２】
2010123840.tif 000004
【図３】
2010123840.tif 000005
【図４】
2010123840.tif 000006