(57)【要約】【課題】出力波形の劣化が少なく、しかも抵抗ばらつきに強く、集積化に適した電力増幅回路を提供する。【解決手段】電力増幅回路（１００）は、基準電源（４１，４２）とエミッタホロワ回路（４３）とバイアス印加素子（１０，１１）とエミッタ接地増幅回路（５）とを含む。上記基準電源からのバイアス用電圧を上記エミッタホロワ回路により、上記バイアス印加素子を介して上記エミッタ接地増幅回路のベースに印加することでバイアス電流を供給する。上記エミッタホロワ回路のベースとコレクタとの間に、上記ベースを接地するための容量素子（１０１）を接続する。この容量素子（１０１）の接続により、上記エミッタホロワ回路のベースと上記基準電源との間には、アイソレーションのために比較的大きな抵抗を挿入することができ、それによって、基準電源を構成するトランジスタのベース−エミッタ間の非線形成分の影響を小さくして出力波形の劣化の低減を図る。【選択図】図１
2010004304.tif 000002
【特許請求の範囲】
【請求項１】
基準電源とエミッタホロワ回路とバイアス印加素子とエミッタ接地増幅回路とを含み、上記基準電源からのバイアス用電圧を上記エミッタホロワ回路により、上記バイアス印加素子を介して上記エミッタ接地増幅回路のベースに印加することでバイアス電流を供給可能な電力増幅回路において、
上記エミッタホロワ回路のベースとコレクタとの間に、上記ベースの接地を可能とする容量素子を接続したことを特徴とする電力増幅回路。
【請求項２】
上記エミッタホロワ回路のベースと上記基準電源との間には、上記エミッタホロワ回路のベースからみた基準電源側のインピーダンスを、上記基準電源の出力インピーダンスよりも高くするための抵抗素子を設けた請求項１記載の電力増幅回路。
【請求項３】
上記バイアス印加素子は少なくともインダクタを含む素子であり、上記インダクタを含む素子と上記エミッタホロワ回路のエミッタとの接続点を、少なくとも容量素子を含む接地素子により接地した請求項１記載の電力増幅回路。
【請求項４】
上記エミッタ接地増幅回路のベースのインピーダンスは、入力されるＲＦ信号周波数に対する値に比べて、ＲＦ信号の２次高調波付近で低インピーダンスとなるように上記インダクタと上記容量素子の値が設定されて成る請求項３記載の電力増幅回路。
【請求項５】
上記エミッタホロワ回路のコレクタを、少なくとも容量を含む素子により接地した請求項１項記載の電力増幅回路。
【請求項６】
上記基準電源は少なくとも第１のバイアス用トランジスタと第２のバイアス用トランジスタからなり、エミッタが接地された上記第１のバイアス用トランジスタのベースを上記第２のバイアス用トランジスタのエミッタに接続し、コレクタを第２のバイアス用トランジスタのベースと上記エミッタホロワ回路のベースに接続するとともに、第１の電流調整用抵抗を介し基準電圧を印加し、上記第２のバイアス用トランジスタのコレクタと上記エミッタホロワ回路のコレクタに電源電圧を印加し、上記エミッタホロワ回路のエミッタより上記バイアス印加素子を介して上記エミッタ接地増幅回路のベースにバイアス電流を供給する構成である請求項１項記載の電力増幅回路。
【請求項７】
上記エミッタ接地増幅回路が複数配置されるとともにそれらが多段に結合され、それに対応して上記エミッタホロワ回路が複数配置されるとき、上記基準電源は上記複数のエミッタホロワ回路間で共有される請求項１記載の電力増幅回路。
【請求項８】
請求項１乃至７の何れか１項記載の電力増幅回路を１段以上含む多段増幅回路が同一半導体基板上に形成され、
上記電力増幅回路における少なくとも上記基準電源とエミッタホロワ回路とバイアス印加素子とエミッタ接地増幅回路とが同一半導体基板上に形成された電力増幅回路。
【請求項９】
変調回路において変調出力される中間周波信号を局部発振信号により、ＲＦ周波信号に周波数変換出力するミクサ部と、上記ミクサ部より出力されたＲＦ周波信号を所望の信号レベルに増幅する電力増幅部を有する送信機であって、
上記電力増幅部に、少なくとも、請求項１乃至８の何れか１項記載の電力増幅回路を用いたことを特徴とする送信機。
【請求項１０】
受信したＲＦ周波信号を増幅して出力する低雑音増幅部と、上記低雑音増幅部より出力されたＲＦ周波信号を局部発振信号により中間周波信号に周波数変換出力する第１ミクサ部と、上記第１ミクサ部より出力された中間周波信号を復調する復調部を有する受信部と、
変調回路において変調出力される中間周波信号を局部発振信号により、ＲＦ周波信号に周波数変換出力する第２ミクサ部と、上記第２ミクサ部より出力されたＲＦ周波信号を所望の信号レベルに増幅する電力増幅部を有する送信部と、を含み、
送信時は上記受信部をオフ状態とし、受信時は上記送信部をオフ状態として、送信と受信を交互に行う構成の送受信機であって、
上記低雑音増幅部と電力増幅部とに、請求項１乃至８の何れか１項記載の電力増幅回路を用いたことを特徴とする送受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅回路技術に関し、例えばセルラ電話や無線ＬＡＮ等の送受信機等に適用して有効な技術に関する。
【背景技術】
【０００２】
変調された無線周波信号（ＲＦ信号）をアクセスポイントあるいは無線ＬＡＮシステムを搭載している他のパーソナルコンピュータ等に送信するための送信部の最終段に用いられている電力増幅を行う高周波増幅回路の一例として、例えば特許文献１における図９に示される構成が知られている。この回路は、無線ＬＡＮシステムにおいて、変調された無線周波信号（ＲＦ信号）をアクセスポイントあるいは無線ＬＡＮシステムを搭載している他のパーソナルコンピュータ等に送信するための送信部の最終段に用いられている電力増幅を行う高周波増幅回路の一例とされ、入力される信号は周波数が５ＧＨｚ帯のＲＦ信号であり、電源電圧は３．３Ｖとされる。
【０００３】
しかしながら、特許文献１における図９に示される構成によれば、強入力時にベース電流が増加した場合、バイアス抵抗９による電圧降下が大となることにより、増幅用トランジスタ５へのバイアス電流が不足するので、入出力特性が劣化し、十分な出力パワーが得られない虞がある。
【０００４】
これに対して、特許文献１における図１に示される高周波増幅回路においては、エミッタホロワ用トランジスタ４３のベースを接地容量４５により接地する構成にすることにより、強入力時に、入力されたＲＦ信号がバイアス用抵抗１０とバイアス用インダクタ１１を介してエミッタホロワ用トランジスタ４３のエミッタに漏れこんだ場合に、エミッタホロワ用トランジスタ４３のエミッタ−ベース間が、増幅用トランジスタ５のベースとエミッタ間の場合とは逆に入力されたＲＦ信号が負振幅の時に接地容量４５を介し高周波電流が流れるようになる。このため、エミッタホロワ用トランジスタ４３のエミッタの電位は、エミッタホロワ用トランジスタ４３のベース電位を基準とすると上昇する。したがって、強入力時に、増幅用トランジスタ５のベース電位の低下をエミッタホロワ用トランジスタ４３のエミッタの電位の上昇により打ち消すことができるので、強入力時の出力電力の不足を改善することができる。
【０００５】
【特許文献１】特開２００７−７４０７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図９には、本発明にかかる電力増幅回路の比較対象とされる構成が示される。この回路構成は、基本的に特許文献１の図１に示される回路と等価とされ、かかる回路の構成及び動作について本願発明者が検討した。
【０００７】
図９に示される電力増幅回路は、無線ＬＡＮシステムにおいて、変調された無線周波信号（ＲＦ信号）をアクセスポイントあるいは無線ＬＡＮシステムを搭載している他のパーソナルコンピュータ等に送信するための送信部の最終段に用いられている電力増幅回路の一例を示しており、入力される信号は周波数が２ＧＨｚ帯のＲＦ信号であり、電源電圧は３.３Ｖである。
【０００８】
図９の電力増幅回路は、ＲＦ信号入力端子と１、ＲＦ信号出力端子２と、電源端子３と、基準電圧端子４と、増幅用トランジスタ５と接地容量６、７、８と、電流調整用抵抗９と、入力整合回路２０と、出力整合回路３０と、バイアス回路４０と、バイアス用抵抗１０とバイアス用インダクタ１１を有する。増幅用トランジスタ５のエミッタが接地され、ベースが入力整合回路２０を介し、ＲＦ信号入力端子１に接続されるとともに、バイアス用インダクタ１１とバイアス用抵抗１０を介しバイアス回路４０に接続され、コレクタが出力整合回路３０を介しＲＦ信号出力端子２と電源端子３に接続されている。さらに、電力増幅回路の集積部５０では、少なくとも増幅用トランジスタ５、バイアス回路４０、バイアス用抵抗１０及びバイアス用インダクタ１１が集積化されている。
【０００９】
さらに、バイアス回路４０は、バイアス用トランジスタ４１、４２とエミッタホロワ用トランジスタ４３と、電流調整用抵抗４４と接地容量４５を有し、エミッタが接地されたバイアス用トランジスタ４１のベースをバイアス用トランジスタ４２のエミッタに接続し、コレクタをバイアス用トランジスタ４２のベースに接続し、電流調整用抵抗４４、９を介し基準電圧端子４に接続するとともに、電流調整用抵抗４４，９の接続点をエミッタホロワ用トランジスタ４３のベースに接続する。さらに、電流調整用抵抗４４，９の接続点は接地容量４５により接地される。さらに、バイアス用トランジスタ４２のコレクタとエミッタホロワ用トランジスタ４３のコレクタを電源端子３に接続し、エミッタホロワ用トランジスタ４３のエミッタをバイアス用抵抗１０とバイアス用インダクタ１１を介して、増幅用トランジスタ５のベースに接続することにより、増幅用トランジスタ５のベースにバイアス電流を供給する。
【００１０】
また、入力整合回路２０は、容量２１、２２と、インダクタ２３を有し、増幅用トランジスタ５のベースとＲＦ信号源インピーダンスとのインピーダンス整合を図り、出力整合回路３０はインダクタ３１、３３と容量３２を有し、増幅用トランジスタ５のコレクタと負荷インピーダンスとのインピーダンス整合を図るとともに、電源端子３の電圧を増幅用トランジスタ５のコレクタに供給する働きも兼ねている。
【００１１】
以上の電力増幅回路は、ＲＦ信号入力端子１に入力された２ＧＨｚ帯のＲＦ信号を増幅用トランジスタ５により増幅し、ＲＦ信号出力端子２に出力する。このとき増幅用トランジスタ５にバイアス電流を供給するバイアス回路４０は、温度変化により増幅用トランジスタ５のベース−エミッタ間電圧ＶＢＥが変化することによるバイアス電流の変動をバイアス回路４０のバイアス用トランジスタ４１、４２により構成されるカレントミラー回路とエミッタホロワ用トランジスタ４３のベース−エミッタ間電圧の温度変化による変動で打ち消すことにより、増幅用トランジスタ５のコレクタ電流の温度依存性を抑えている。
【００１２】
また、増幅用トランジスタ５に流れるコレクタ電流は、電流調整用抵抗９、４４の値により調整可能であり、増幅用トランジスタ５のベースとバイアス回路４０の接続は、バイアス回路４０のインピーダンスの影響による利得の低下を抑えるため、バイアス用抵抗１０とバイアス用インダクタ１１を介して接続されている。
【００１３】
以上のように、バイアス用トランジスタ４１と４２により構成されるカレントミラー回路と増幅用トランジスタ５間をエミッタホロワ用トランジスタ４３を介して接続するとともに、エミッタホロワ用トランジスタ４３のベースを接地容量４５により接地することにより、電力増幅回路における高出力時のバイアス回路のドライブ能力が不足しないようにしている（例えば、特許文献１参照）。さらに、図の電力増幅回路では、集積部５０の外側にも接地容量６により接地することでもバイアス回路のドライブ能力が不足しないようにしている。
【００１４】
ここで、上述のエミッタホロワ用トランジスタ４３のベースを接地することでバイアス回路のドライブ能力が上がり出力パワーが向上する動作について、以下説明する。
【００１５】
図９に示される電力増幅回路では、増幅用トランジスタ５のベース−エミッタ間がダイオードとしてオン動作するような約０.７Ｖ以上の振幅の強レベルのＲＦ信号が入力された場合、入力されたＲＦ信号が正振幅のときは、増幅用トランジスタ５のベース−エミッタ間は順方向のダイオードとみなせるため、約０.７Ｖ以上の振幅ではベースに高周波電流が流れるので正振幅では振幅波形が鈍ってくる。これに対し、負振幅の場合は、増幅用トランジスタ５のベース−エミッタ間は逆方向となるため、高周波電流は流れないので、ベースにはそのままの振幅が加わる。このため、増幅用トランジスタ５のベースは正振幅時に波形が鈍ることで平均的な電位が下がるので、バイアス回路からバイアス電流がより流れ込むようになり、コレクタ電流が増加する。このコレクタ電流の増加により入力されるＲＦ信号レベルが大きい場合でも電力増幅回路の出力パワーが飽和しないような動作となっている。しかし、実際にはバイアス用抵抗１０による電圧降下があるため、強入力時に増幅用トランジスタ５のベースに流れるバイアスが不足するため、十分な出力パワーが得られない。
【００１６】
このため、図９に示される構成では、エミッタホロワ用トランジスタ４３のベースを接地容量４５により接地する構成にすることにより、強入力時に、入力されたＲＦ信号がバイアス用抵抗１０とバイアス用インダクタ１１を介してエミッタホロワ用トランジスタ４３のエミッタに漏れこんだ場合に、エミッタホロワ用トランジスタ４３のエミッタ−ベース間が、増幅用トランジスタ５のベースとエミッタ間の場合とは逆に入力されたＲＦ信号が負振幅の時に接地容量４５を介し高周波電流が流れるようになる。このため、エミッタホロワ用トランジスタ４３のエミッタの電位はエミッタホロワ用トランジスタ４３のベース電位を基準とすると上昇する。
【００１７】
したがって、強入力時に、増幅用トランジスタ５のベース電位の低下をエミッタホロワ用トランジスタ４３のエミッタの電位の上昇により打ち消すことができるので、強入力時の出力電力の不足を改善することができる。
【００１８】
図９に示される構成によれば、高出力時のバイアス回路のドライブ能力が不足しないようにエミッタホロワ用トランジスタ４３のベースを接地容量４５により接地しているが、エミッタホロワ用トランジスタ４３のベースにはバイアス用トランジスタ４１のベース−エミッタ間の電圧とバイアス用トランジスタ４２のベース−エミッタ間の電圧が加算された約１.５Ｖのバイアス電圧が印加される反面、高周波的なインピーダンスは、順方向のダイオードが２段積み重なった構成であるため、数十Ω程度の比較的低いインピーダンスとなる。このため、接地容量４５を付加しても入力されたＲＦ信号が強入力時の場合、接地容量４５によるＲＦ信号の接地が不十分となる可能性がある。かかる場合、エミッタホロワ用トランジスタ４３を介してカレントミラー回路にＲＦ信号が漏れ込むことでバイアス用トランジスタ４１、４２のベース−エミッタ間の非線形成分でＲＦ信号に歪を生ずる虞がある。このため、電流調整用抵抗４４を挿入することによりバイアス用トランジスタ４１、４２のベース−エミッタ間の非線形成分の影響を小さくしている。しかし、この場合、電流調整用抵抗４４の抵抗値がばらつくと増幅用トランジスタ５のコレクタ電流が大きく変動することが考えられる。
【００１９】
また、バイアス回路４０を含め電力増幅回路を集積化しようとした場合、接地容量４５にはチップ面積や半導体プロセスの制約により、数ｐＦ程度の比較的小さい容量しか集積化できないため、十分な出力パワーを得るためには接地容量４５に加え、外付けによる接地容量６が必要となる。一般的な電力増幅回路では、上記特許文献１の図１に示されるような高周波増幅回路を２段ないし３段構成で集積化されるため、外付けの接地容量は可能な限り削除するのが望ましい。
【００２０】
さらに、上記高周波増幅回路では、増幅用トランジスタ５で生じる２次高調波レベルが大きく、この高調波が出力端子２を介してＲＦ信号出力と供に出力されると他の受信機への妨害となる。特に２.４ＧＨｚ帯の無線ＬＡＮでは、２倍の高調波が５ＧＨｚ帯の無線ＬＡＮの帯域と重なるため、十分な抑圧が求められていた。このため、出力整合回路３０に高調波成分を抑圧するローパスフィルタを付加するのが一般的であるが、この場合、外付けの部品点数が増えてしまうことやローパスフィルタの通過帯域においても若干の損失があることで出力波形が劣化する虞がある。
【００２１】
本発明の目的は、出力波形の劣化が少なく、しかも抵抗ばらつきに強く、集積化に適した電力増幅回路を提供することにある。
【００２２】
また本発明の別の目的は、出力波形の劣化が少なく、しかも抵抗ばらつきに強く、集積化に適した電力増幅回路を備えた送信機を提供することにある。
【００２３】
さらに本発明の別の目的は、出力波形の劣化が少なく、しかも抵抗ばらつきに強く、集積化に適した電力増幅回路を備えた送受信機を提供することにある。
【００２４】
本発明の上記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２５】
本願において開示される発明のうち代表的なものについて簡単に説明すれば下記のとおりである。
【００２６】
すなわち、電力増幅回路は、基準電源とエミッタホロワ回路とバイアス印加素子とエミッタ接地増幅回路とを含む。上記基準電源からのバイアス用電圧を上記エミッタホロワ回路により、上記バイアス印加素子を介して上記エミッタ接地増幅回路のベースに印加することでバイアス電流を供給可能とされる。そして、上記エミッタホロワ回路のベースとコレクタとの間に、上記ベースを高周波的に接地するための容量素子が接続される。上記容量素子が接続されることから、上記エミッタホロワ回路のベースと上記基準電源との間には、アイソレーションのために比較的大きな抵抗を挿入することができ、それによって、基準電源を構成するトランジスタのベース−エミッタ間の非線形成分の影響を小さくでき、出力波形の劣化を低減できる。
【発明の効果】
【００２７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００２８】
すなわち、出力波形の劣化が少なく、しかも抵抗ばらつきに強く、集積化に適した電力増幅回路を提供することができる。また、そのような電力増幅回路を備えた送信機や送受信機を提供することができる。
【発明を実施するための最良の形態】
【００２９】
１．代表的な実施の形態
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００３０】
〔１〕本発明の代表的な実施の形態に係る電力増幅回路（１００）は、基準電源（４１，４２）とエミッタホロワ回路（４３）とバイアス印加素子（１０，１１）とエミッタ接地増幅回路（５）とを含む。上記基準電源からのバイアス用電圧を上記エミッタホロワ回路により、上記バイアス印加素子を介して上記エミッタ接地増幅回路のベースに印加することでバイアス電流を供給可能とされる。そして、上記エミッタホロワ回路のベースとコレクタとの間に、上記ベースを高周波的に接地するための容量素子（１０１）が接続される。
【００３１】
上記の構成によれば、図９に示される回路構成の場合と同様に高出力時のバイアス回路のドライブ能力が不足することによる出力波形の劣化が抑えられる。しかも、上記エミッタホロワ回路のベースとコレクタとの間に、上記ベースを高周波的に接地するための容量素子（１０１）が接続されることから、上記エミッタホロワ回路のベースと上記基準電源との間には、アイソレーションのために比較的大きな抵抗を挿入することができ、それによって、基準電源を構成するトランジスタのベース−エミッタ間の非線形成分の影響を小さくできるため、この非線形成分による電力増幅回路の出力波形の劣化が少ない電力増幅回路を得ることができる。
【００３２】
〔２〕上記〔１〕において、上記エミッタホロワ回路のベースと上記基準電源との間には、上記エミッタホロワ回路のベースからみた基準電源側のインピーダンスを、上記基準電源の出力インピーダンスよりも高くするための抵抗素子（１０２）を設けることができる。
【００３３】
〔３〕上記〔１〕において、上記バイアス印加素子は少なくともインダクタを含む素子であり、上記インダクタ（１１）を含む素子と上記エミッタホロワ回路のエミッタとの接続点を、少なくとも容量素子（１０４）を含む接地素子により接地することができる。
【００３４】
〔４〕上記〔３〕において、上記エミッタ接地増幅回路のベースのインピーダンスは、入力されるＲＦ信号周波数に対する値に比べて、ＲＦ信号の２次高調波付近で低インピーダンスとなるように上記インダクタと上記容量素子の値がそれぞれ設定される。
【００３５】
〔５〕上記〔１〕において、上記エミッタホロワ回路のコレクタを、少なくとも容量を含む素子により接地することができる。
【００３６】
〔６〕上記〔１〕において、上記基準電源は少なくとも第１のバイアス用トランジスタ（４１）と第２のバイアス用トランジスタ（４２）からなり、エミッタが接地された上記第１のバイアス用トランジスタのベースを上記第２のバイアス用トランジスタのエミッタに接続し、上記第１のバイアス用トランジスタのコレクタを第２のバイアス用トランジスタのベースと上記エミッタホロワ回路のベースに接続するとともに、第１の電流調整用抵抗（９）を介し基準電圧を印加し、上記第２のバイアス用トランジスタのコレクタと上記エミッタホロワ回路のコレクタに電源電圧を印加し、上記エミッタホロワ回路のエミッタより上記バイアス印加素子を介して上記エミッタ接地増幅回路のベースにバイアス電流を供給するように構成することができる。
【００３７】
〔７〕上記〔１〕において、上記エミッタ接地増幅回路が複数配置されるとともにそれらが多段に結合され、それに対応して上記エミッタホロワ回路が複数配置されるとき、上記基準電源（４１，４２）は上記複数のエミッタホロワ回路間で共有することができる。
【００３８】
〔８〕上記〔１〕から〔７〕の電力増幅回路を１段以上含む多段増幅回路が同一半導体基板上に形成することができる。この場合において、上記電力増幅回路における少なくとも上記基準電源とエミッタホロワ回路とバイアス印加素子とエミッタ接地増幅回路とを同一半導体基板上に形成することができる。
【００３９】
〔９〕変調回路において変調出力される中間周波信号を局部発振信号により、ＲＦ周波信号に周波数変換出力するミクサ部と、上記ミクサ部より出力されたＲＦ周波信号を所望の信号レベルに増幅する電力増幅部を含んで送信機が構成されるとき、上記電力増幅部に、上記〔１〕〜〔８〕記載の電力増幅回路を用いることができる。
【００４０】
〔１０〕受信したＲＦ周波信号を増幅して出力する低雑音増幅部（８０３）と、上記低雑音増幅部より出力されたＲＦ周波信号を局部発振信号により中間周波信号に周波数変換出力する第１ミクサ部（８０５）と、上記第１ミクサ部より出力された中間周波信号を復調する復調部（８０７）を含んで受信部が形成される。そして、変調回路において変調出力される中間周波信号を局部発振信号により、ＲＦ周波信号に周波数変換出力する第２ミクサ部（８１３）と、上記第２ミクサ部より出力されたＲＦ周波信号を所望の信号レベルに増幅する電力増幅部（８１５）を含んで送信部が形成される。送信時は上記受信部をオフ状態とし、受信時は上記送信部をオフ状態として、送信と受信とが交互に行われる。このとき、上記低雑音増幅部と電力増幅部とに、上記〔１〕〜〔８〕記載の電力増幅回路を用いることができる。
【００４１】
２．実施の形態の説明
次に、実施の形態について更に詳述する。
【００４２】
＜実施の形態１＞
図１には、本発明にかかる電力増幅回路の構成例が示される。
【００４３】
尚、図１において、図９に示されるのと同一機能を発揮するものには同一符号が付されている。図１に示される電力増幅回路１００が、図９に示されるのと大きく相違するのは、接地容量１０１、アイソレーション用抵抗１０２、帯域調整用抵抗１０３、トラップ用容量１０４を有する点である。
【００４４】
図１において、ＲＦ信号入力端子１に入力されたＲＦ信号が、入力整合回路２０を介し、増幅用トランジスタ５により増幅され、出力整合回路３０を介し、ＲＦ信号出力端子２より出力される。また、増幅用トランジスタ５のベースには、バイアス回路４０からのバイアス電圧がバイアス用抵抗１０とバイアス用インダクタ１１を介して印加されている。さらに、バイアス回路４０は、電流調整用抵抗９とバイアス用トランジスタ４１のコレクタの接続点をアイソレーション用抵抗１０２を介し、エミッタホロワ用トランジスタ４３のベースに接続するとともに、エミッタホロワ用トランジスタ４３のベースとコレクタ間に接地容量１０１を接続している。また、バイアス用抵抗１０とバイアス用インダクタ１１の接続点は、帯域調整用抵抗１０３とトラップ用容量１０４の直列接続回路により接地されており、トラップ容量１０４はバイアス用インダクタ１１との共振周波数が２次高調波に近くなるように容量の値を定めている。また、帯域調整用抵抗１０３は値が小さくなると２次高調波の減衰量は大きくなるが、帯域が狭くなることと増幅用トランジスタ５の安定性が劣化することを勘案し、１０Ω程度の値としている。
【００４５】
ここで、少なくとも、増幅用トランジスタ５、バイアス回路４０、バイアス用抵抗１０、バイアス用インダクタ１１、帯域調整用抵抗１０３、トラップ用容量１０４は、同一半導体基板上に形成されている。
【００４６】
上記の構成によれば、エミッタホロワ用トランジスタ４３のベースはベース−コレクタ間に付加された接地容量１０１を介して接地容量７により接地されるため、図９に示される回路構成の場合と同様に高出力時のバイアス回路のドライブ能力が不足することによる出力波形の劣化が抑えられるとともに、アイソレーション用抵抗１０２を電流調整用抵抗４４よりも大きい値のものを用いることで、バイアス用トランジスタ４１、４２のベース−エミッタ間の非線形成分の影響を小さくできるため、この非線形成分による電力増幅回路の出力波形の劣化が少ない電力増幅回路を得ることができる。
【００４７】
また、エミッタホロワ用トランジスタ４３のベースに印加されるバイアス電圧は電流調整用抵抗４４による電圧分がないため、抵抗ばらつきによるコレクタ電流の変動の小さい集積化に適した電力増幅回路を得ることができる。
【００４８】
さらに、増幅用トランジスタ５のベースには、２次高調波成分を接地するトラップ回路が形成されるため、増幅用トランジスタ５で生じた２次高調波成分が、このトラップ回路により接地されるので、外付け部品の増加や出力波形の劣化を招かずに２次高調波の漏れが小さい電力増幅回路を得ることができる。
【００４９】
＜実施の形態２＞
図２は、本発明にかかる電力増幅回路の別の構成例が示される。図２により、第２の実施の形態の電力増幅回路の構成及び動作の一例を説明する。
【００５０】
図２において、２０１、２０２はバイアス用トランジスタであり、その他、上記図１に対応する部分については同一符号を付してその説明を省略する。
【００５１】
図において、エミッタが接地されたバイアス用トランジスタ２０１のベースとコレクタを共通接続するとともに、バイアス用トランジスタ２０２のエミッタに接続し、バイアス用トランジスタ２０２のベースとコレクタを共通接続するとともに、電流調整用抵抗９を介し基準電圧端子４に接続する。さらに、電流調整用抵抗９とバイアス用トランジスタ２０２のコレクタとの接続点をアイソレーション用抵抗１０２を介しエミッタホロワ用トランジスタ４３のベースに接続する。
【００５２】
以上の構成は、上記実施の形態１と比較して、バイアス用トランジスタ２０１及び２０２のベースとコレクタを共通接続することでベース−エミッタ間のダイオードの順方向電圧をバイアス回路のバイアス電圧として用いるものであり、上記実施の形態１と同様の動作及び効果が得られるのに加え、バイアス回路の配線の簡略化を図った電力増幅回路を得ることができる。また、バイアス用トランジスタ２０１及び２０２はダイオードに置き換えても同様な動作及び効果を得ることができる。
【００５３】
＜実施の形態３＞
図３には、本発明にかかる電力増幅回路が模式的に示される。
【００５４】
図３は、図１に示される電力増幅回路は、公知の半導体集積回路製造技術により、単結晶シリコン基板などの半導体基板に形成される。
【００５５】
図３において、３０１は半導体基板、３０２はＩＣパッケージフレーム、３０３はＩＣパッケージ、３０４はボンディングパッド、３０５はボンディングワイヤであり、その他、上記図１に対応する部分については同一符号を付してその説明を省略する。
【００５６】
図３において、電力増幅回路１００における集積部５０、すなわち、増幅用トランジスタ５、バイアス回路４０、バイアス用抵抗１０、バイアス用インダクタ１１、帯域調整用抵抗１０３、トラップ用容量１０４は同一半導体基板３０１で集積化されており、ＩＣパッケージ３０３に封入されている。
【００５７】
また、エミッタホロワ用トランジスタ４３のベースは接地容量１０１とボンディングワイヤを介し、電源端子３の接地を兼ねた外付けの接地容量７により接地される。また、図９に示される回路構成では、電流調整用抵抗９の基準電圧端子側を接地容量８により接地されるのに加え、ＩＣ側も高出力時の出力波形の劣化を抑えるため、接地容量６により接地を行っていたが、本例では、この接地容量が不要となるため、部品点数の削減を図ることができる。
【００５８】
＜実施の形態４＞
図４には、本発明にかかる電力増幅回路の別の構成例が示される。
【００５９】
図４において、４０１は増幅用トランジスタ、４０２はエミッタホロワ用トランジスタ、４０３は負荷インダクタ、４０４は結合容量、４０５はアイソレーション用抵抗、４０６は接地容量、４０７はバイアス用抵抗、４０８はバイアス用インダクタ、４０９は帯域調整用抵抗、４１０はトラップ用容量であり、その他、上記図１に対応する部分については同一符号を付してその説明を省略する。
【００６０】
図４において、増幅用トランジスタ５のコレクタは、負荷インダクタ４０３を介し電源端子３に接続されるとともに、結合容量４０４を介し、増幅用トランジスタ４０１のベースに接続される。さらに、エミッタホロワ用トランジスタ４０２のベースがアイソレーション用抵抗４０５を介し、電流調整用抵抗９とバイアス用トランジスタ４１の接続点に接続され、エミッタホロワ用トランジスタ４０２のコレクタが電源端子３に接続されるとともに、エミッタホロワ用トランジスタ４０２のベースとコレクタ間に接地容量４０６を接続する。さらに、エミッタホロワ用トランジスタ４０２のエミッタをバイアス用抵抗４０７とバイアス用インダクタ４０８を介して、増幅用トランジスタ４０１のベースに接続することによりバイアス電流を供給する。さらに、バイアス用抵抗４０７とバイアス用インダクタ４０８の接続点には帯域調整用抵抗４０９とトラップ用容量４１０の直列接続回路により接地されている。
【００６１】
以上の構成では、ＲＦ信号入力端子１に入力されたＲＦ信号が、入力整合回路２０を介し増幅用トランジスタ５により増幅され、結合容量４０４を介し増幅用トランジスタ４０１によりさらに増幅され、増幅用トランジスタ４０１のコレクタに接続された出力整合回路３０を介しＲＦ信号出力端子２より出力される構成であり、図１に示される電力増幅回路を２段接続した構成となっている。
【００６２】
以上の構成とすることにより、図１に示される電力増幅回路と同様の動作及び効果が得られるのに加え、より高い利得が得られるとともに、エミッタホロワ用トランジスタ４３、４０２のベースにはそれぞれ、アイソレーション用抵抗１０２、４０５を挿入しているため、バイアス用トランジスタ４１、４２で構成されるバイアス回路を共通にしてもエミッタホロワ用トランジスタ４３と４０２間のアイソレーションが確保できるため、図１に示される電力増幅回路を複数段用いて多段増幅構成とした場合には、バイアス回路の共通化が可能となるので、回路の簡略化や外付け部品点数の削減を図った電力増幅回路を得ることができる。
【００６３】
次に、本発明の実施の形態における効果を図５、図６及び図７を参照して説明する。
【００６４】
図５には、図１に示される回路と図９に示される回路において、入力されるＲＦ信号レベルに対する利得特性のシミュレーション結果が示される。尚、図５には、図１で示した実施の形態１においてエミッタホロワ用トランジスタのベースに接地容量を用いない場合のシミュレーション結果も示される。図６には、図１に示される回路と図９に示される回路において、２次高調波抑圧特性を比較した実験結果が示される。また、図７は、図１に示される回路においてアイソレーション用抵抗１０２の抵抗値を変えたときの増幅用トランジスタ５に流れるコレクタ電流と、図９に示される回路において電流調整用抵抗４４の抵抗値を変えたときのコレクタ電流のシミュレーション結果が示される。
【００６５】
図５及び図７は５.２ＧＨｚ帯の無線ＬＡＮ端末の送信部の電力増幅回路に用いた場合のシミュレーションを行なったものであり、図６は、２.４ＧＨｚ帯の無線ＬＡＮ端末の送信部の電力増幅回路の実験結果で、電源電圧はどちらも３.３Ｖである。また、図５の横軸はＲＦ信号レベル、縦軸は利得であり、図６の横軸はＲＦ信号周波数、縦軸は２次高調波抑圧レベルであり、図７の横軸は抵抗値、縦軸は増幅用トランジスタに流れるコレクタ電流である。尚、シミュレーションは、図１で示した実施の形態１の電力増幅回路を３段接続した構成で行なった。
【００６６】
図５より、図９の回路構成に比べ、図１の回路のほうが、ＲＦ信号レベルに対し、出力パワーが飽和し利得が低下し始める点のレベルが高いので、より高出力化されていることが分かる。例えば利得が１ｄＢ低下されるポイントに着目した場合、図９に示される回路構成ではＰ１ｄＢ＝２５ｄＢｍであるのに対して、図１に示される回路構成ではＰ１ｄＢ＝２６ｄＢｍとなり、１ｄＢの改善が確認される。さらに、エミッタホロワ用トランジスタのベースに接地容量を用いない場合の特性では、出力パワーが早い段階で飽和していることから、エミッタホロワ用トランジスタのベースを接地することで高出力化が図れていることが分かる。
【００６７】
また、図６では、図１に示される電力増幅回路のほうが、２次高調波抑圧レベルが小さいことから、バイアス用インダクタにトラップ用容量を挿入することにより、２次高調波が抑圧できていることが分かる。
【００６８】
図７から明らかなように、図９の回路構成例では、電流調整用抵抗４４の抵抗値が変わると、増幅用トランジスタ５のコレクタ電流が大きく変動するのに対し、図１の回路構成では、アイソレーション用抵抗１０２の抵抗値が変わってもコレクタ電流はほとんど変わらないことから、抵抗ばらつきに対し、図１の回路構成のほうが強いことが分かる。
【００６９】
図８には、上述した実施の形態における電力増幅回路を送信機の電力増幅回路に用いた構成の送受信機が示される。
【００７０】
図８は送受信機能を有する５ＧＨｚ帯の無線ＬＡＮ端末のブロック図を示したものであり、８０１は送受信兼用アンテナ、８０２は切り替え回路、８０３は低雑音増幅回路、８０４，８０６、８１４、８１６はバンドパスフィルタ、８０５、８１３はミクサ回路、８０７は直交信号復調部、８０８はベースバンド信号処理部、８０９は制御部、８１０は局部発振回路、８１１はＰＬＬ回路、８１２は直交信号変調部、８１５は電力増幅回路である。また、電力増幅回路８１５には図１から図４に示した電力増幅回路のいずれかを用いている。
【００７１】
図８の無線ＬＡＮ端末における送受信について、まず無線ＬＡＮのアクセスポイントあるいは他の無線端末を搭載したパーソナルコンピュータより送信された５.２ＧＨｚ帯のＲＦ信号を受信する場合について説明する。
【００７２】
図８において、ベースバンド信号処理部８０８の制御部８０９は切り替え回路８０２を受信側に切り替えるとともに、送信部をオフ状態とし、受信部をオン状態とする。そして、アクセスポイントあるいは他のパーソナルコンピュータから送信されたＲＦ信号は送受信兼用アンテナ８０１より受信され、切り替え回路８０２を介し、低雑音増幅回路８０３に入力される。入力されたＲＦ信号は増幅され、バンドパスフィルタ８０４を介し、ミクサ回路８０５に入力される。ミクサ回路８０５では、ＰＬＬ回路８１１により発振周波数を制御された送受信兼用の局部発振回路８１０からの局部発振信号により、入力されたＲＦ信号は１ＧＨｚ帯の中間周波信号に周波数変換され、バンドパスフィルタ８０６を介し、直交信号復調部８０７に入力される。直交信号復調部８０７では入力された中間周波信号が、Ｉ／Ｑの直交信号に復調された後、ベースバンド信号処理部８０８により、図示していないが、ベースバンドのデータ信号に復調される。そして、この復調されたデータ信号はインターフェイスを介し、この送受信機を搭載しているパーソナルコンピュータ等のメモリに格納される。
【００７３】
次に、無線ＬＡＮの送受信部から、アクセスポイントあるいは無線ＬＡＮを搭載している他のパーソナルコンピュータに、データ信号を送信する場合について説明する。
【００７４】
図８において、ベースバンド信号処理部８０８の制御部８０９は切り替え回路８０２を送信側に切り替えるとともに、受信部をオフ状態とし、送信部をオン状態とする。そして、ベースバンド信号処理部８０８ではデータ信号をＩ／Ｑの直交信号に変調し、直交信号変調部８１２に入力する。入力されたＩ／Ｑの直交信号は直交信号変調部８１２において１ＧＨｚ帯の中間周波信号として変調出力され、ミクサ回路８１３に入力される。入力された中間周波信号はミクサ回路８１３において、ＰＬＬ回路８１１により発振周波数を制御された送受信兼用の局部発振回路８１０からの局部発振信号により、５.２ＧＨｚ帯のＲＦ信号に周波数変換出力され、バンドパスフィルタ８１４を介し電力増幅回路８１５に入力される。電力増幅回路８１５では、入力されたＲＦ信号を電力増幅し、バンドパスフィルタ８１６と切り替え回路８０２を介し送受信用アンテナ８０１により送信する。
【００７５】
上記無線ＬＡＮ端末における送受信機においては、電力増幅回路８１５として、図１から図４に示される電力増幅回路を適用することができ、それにより、出力パワー特性に優れ、２次高調波漏洩レベルの小さい送信機を得ることができる。
【００７６】
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７７】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である無線ＬＡＮ用の電力増幅回路に適用した場合について説明したが、本発明はそれに限定されるものではなく、電力増幅が必要とされる無線システムに広く適用することができる。
【図面の簡単な説明】
【００７８】
【図１】本発明にかかる電力増幅回路の構成例回路図である。
【図２】本発明にかかる電力増幅回路の別の構成例回路図である。
【図３】本発明にかかる電力増幅回路の別の構成例回路図である。
【図４】本発明にかかる電力増幅回路の別の構成例回路図である。
【図５】図１に示される電力増幅回路とその比較対象とされる回路とのシミュレーション結果を示す特性図である。
【図６】図１に示される電力増幅回路とその比較対象とされる回路との２次高調波抑圧特性の比較結果の特性図である。
【図７】図１に示される電力増幅回路とその比較対象とされる回路とのシミュレーション結果を示す特性図である。
【図８】本発明にかかる電力増幅回路を用いた送受信機の構成例ブロック図である。
【図９】図１に示される電力増幅回路の比較対象とされる電力増幅回路の構成例回路図である。
【符号の説明】
【００７９】
１  ＲＦ信号入力端子
２  ＲＦ信号出力端子
３  電源端子
４  基準電圧端子
５  増幅用トランジスタ
６、７、８、４５、１０１、４０６  接地容量
１０、４０７  バイアス用抵抗
１１、４０８  バイアス用インダクタ
２０  入力整合回路
２１、２２、３１  容量
３０  出力整合回路
３１、３３  インダクタ
３２  容量
４０  バイアス回路
４１、４２、２０１，２０２  バイアス用トランジスタ
９、４４  電流調整用抵抗
５０  電力増幅回路の集積部
１００  電力増幅回路
１０２、４０５  アイソレーション用抵抗
１０３、４０９  帯域調整用抵抗
１０４、４１０  トラップ用容量
３０１  半導体基板
３０２  ＩＣフレーム
３０３  ＩＣパッケージ
３０４  ボンディングパッド
３０５  ボンディングワイヤ
８０１  送受信兼用アンテナ
８０２  切り替え回路
８０３  低雑音増幅回路
８０４、８０６、８１４、８１６  バンドパスフィルタ
８０５、８０６  ミクサ回路
８０７  直交信号変調部
８０８  ベースバンド信号処理部
８０９  制御部
８１０  局部発振回路
８１１  ＰＬＬ回路
８１２  直交信号復調部
８１５  電力増幅回路
【図１】
2010004304.tif 000003
【図２】
2010004304.tif 000004
【図３】
2010004304.tif 000005
【図４】
2010004304.tif 000006
【図５】
2010004304.tif 000007
【図６】
2010004304.tif 000008
【図７】
2010004304.tif 000009
【図８】
2010004304.tif 000010
【図９】
2010004304.tif 000011