(57)【要約】      （修正有）【課題】特別なギャップセンサを用いることなく、基板の厚みが一定でなく凹凸があっても精度良く放出電流量を計測する。【解決手段】基板上に配置された複数の配線とこれらと交差して配置された他の配線との電気的交差部に配置された複数の電子放出素子の電子放出特性を測定する検査装置において、基板を載置する基板ステージと、複数の電子放出素子に対向して配置された、電子放出素子から放出される電子電流を捕捉する面状の検出電極１３２と、面状の検出電極に電圧を印加する第一の電圧印加手段と、面状の検出電極に対向する複数の電子放出素子の少なくとも一部に電圧を印加する第二の電圧印加手段と、第一及び第二の電圧印加手段により、面状の検出電極と面状の検出電極に対向する複数の電子放出素子の少なくとも一部との間に電位差を与え、面状の検出電極と前記面状の検出電極に対向する複数の電子放出素子との間の静電容量値を求める手段を有する。【選択図】図１
2010157435.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配置された複数の配線と前記配線と交差するように配置された複数の他の配線との電気的交差部に配置された複数の電子放出素子の電子放出特性を測定する検査装置において、
前記基板を載置する基板ステージと、
前記複数の電子放出素子に対向して配置された、前記電子放出素子から放出される電子電流を捕捉する面状の検出電極と、
前記基板ステージと前記面状の検出電極とを内部に収容する真空容器と、
前記面状の検出電極に電圧を印加する第一の電圧印加手段と、
前記面状の検出電極に対向する複数の電子放出素子の少なくとも一部に電圧を印加する第二の電圧印加手段と、
前記第一及び第二の電圧印加手段により、前記面状の検出電極と前記面状の検出電極に対向する複数の電子放出素子の少なくとも一部との間に電位差を与え、前記面状の検出電極と前記面状の検出電極に対向する複数の電子放出素子との間の静電容量値を求める手段と、
を有することを特徴とする検査装置。
【請求項２】
基板上に配置された複数の配線と前記配線と交差するように配置された複数の他の配線との電気的交差部に配置された複数の電子放出素子の電子放出特性を測定する検査装置において、
前記基板を載置する基板ステージと、
前記複数の電子放出素子に対向して配置された、前記電子放出素子から放出される電子電流を捕捉する複数の面状の検出電極と、
前記基板ステージと前記複数の面状の検出電極とを内部に収容する真空容器と、
前記複数の面状の検出電極の１又は２以上の検出電極に電圧を印加する第一の電圧印加手段と、
前記1又は２以上の検出電極に対向する複数の電子放出素子の少なくとも一部に電圧を印加する第二の電圧印加手段と、
前記第一及び第二の電圧印加手段により、前記1又は２以上の検出電極と前記１又は２以上の検出電極に対向する複数の電子放出素子の少なくとも一部との間に電位差を与え、該電位差が与えられた領域の静電容量値を求める手段と、を有し、
前記第一の電圧印加手段が前記複数の面状の検出電極に１又は２以上の検出電極ごとに選択的に電圧を印加し、前記第二の電圧印加手段が前記１又は２以上の検出電極に対向する複数の電子放出素子の少なくとも一部に選択的に電圧を印加することで、前記基板上の複数の電子放出素子と前記複数の面状の検出電極とを含む範囲を複数の領域に分け、前記静電容量値を求める手段は領域ごとに静電容量値を求めることを特徴とする検査装置。
【請求項３】
前記第一の電圧印加手段は電源を含み、
前記静電容量値を求める手段は、前記検出電極と前記電源との間に配置された抵抗と、前記検出電極と前記抵抗との間の電圧の時間変化を測定する電圧測定手段と、を有し、
前記電圧の時間変化より前記複数の電子放出素子と前記検出電極間の静電容量値を算出し、この静電容量値を用いて前記基板と前記検出電極との間の距離を求めることを特徴とする請求項１に記載の検査装置。
【請求項４】
前記第一の電圧印加手段は電源と、前記1又は２以上の検出電極を選択するスイッチとを含み、
前記静電容量値を求める手段は、前記スイッチと前記電源との間に配置された抵抗と、前記スイッチと前記抵抗との間の電圧の時間変化を測定する電圧測定手段と、を有し、前記電圧の時間変化より前記複数の電子放出素子と選択された前記１又は２以上の検出電極との間の静電容量値を算出し、この静電容量値を用いて前記基板と、選択された前記前記1又は２以上の検出電極との間の距離を求めることを特徴とする請求項２に記載の検査装置。
【請求項５】
前記複数の面状の検出電極は、前記配線又は／及び前記他の配線の長さ方向と平行に分割された電極であることを特徴とする請求項２又は４に記載の検査装置。
【請求項６】
前記静電容量値を求める手段は、領域ごとに求められた複数の静電容量値を用いて、前記複数の面状の検出電極と前記複数の面状の検出電極に対向する複数の電子放出素子との間の静電容量値の平面的な分布を計測することを特徴とする請求項２に記載の検査装置。
【請求項７】
前記静電容量値を求める手段は、前記静電容量値の平面的な分布から、前記複数の面状の検出電極と前記基板との間の距離の分布を算出することを特徴とする請求項６に記載の検査装置。
【請求項８】
前記静電容量値を求める手段は、前記距離の分布から、前記複数の面状の検出電極と、前記基板の基準平面との間の距離および傾きを算出することを特徴とする請求項７に記載の検査装置。
【請求項９】
前記面状の検出電極と前記基板との間の距離および傾きを変更する駆動手段を有し、
前記駆動手段により前記面状の検出電極と前記基板の基準平面の間の傾きの変更と静電容量値の計測を繰り返すことで、前記静電容量値を求める手段は、前記面状の検出電極と前記基準平面との間の距離と傾きを算出し、
前記駆動手段により前記面状の検出電極と前記基板の基準平面を正対させるように補正駆動することを特徴とする請求項１に記載の検査装置。
【請求項１０】
前記複数の面状の検出電極と前記基板の間の距離および傾きを変更する駆動手段を有し、
前記静電容量値を求める手段は、前記距離および傾きから前記駆動手段により前記複数の面状の検出電極と前記基板の基準平面を正対させるように補正駆動することを特徴とする請求項８に記載の検査装置。
【請求項１１】
前記補正駆動の量から補正駆動後の前記面状の検出電極又は前記複数の面状の検出電極と、前記基準平面との間の距離の分布を算出することを特徴とする請求項９又は１０に記載の検査装置。
【請求項１２】
前記放出電子計測手段と前記基板の間のギャップの分布から計測対象である電子放出素子上のギャップを算出する手段を有することを特徴とする請求項１１に記載の検査装置。
【請求項１３】
前記面状の検出電極又は複数の面状の検出電極から前記電子放出素子から放出電子の量を検出する検出手段と、
前記面状の検出電極又は複数の面状の検出電極と前記基板との間の距離と、前記検出手段により得られた放出電流との関係を計測する手段を有することを特徴とする請求項１又は２に記載の検査装置。
【請求項１４】
前記面状の検出電極又は前記複数の面状の検出電極と前記基板との間の距離情報、および前記面状の検出電極又は前記複数の面状の検出電極と前記基板の間の距離と放出電流との関係から放出電流値を補正することを特徴とする請求項１３に記載の検査装置。
【請求項１５】
前記静電容量値を計測する第１モードと、前記面状の検出電極又は前記複数の面状の検出電極から放出電流量を計測する第２モードとを有し、前記第１モードと前記第２モードとでは、前記面状の検出電極又は前記複数の面状の検出電極と前記基板との間の距離が異なることを特徴とする請求項１から１４のいずれか１項に記載の検査装置。
【請求項１６】
複数の配線と前記配線と交差するように配置された複数の他の配線との電気的交差部に配置された複数の電子放出素子の電子放出特性を測定する検査方法において、
前記基板と面状の検出電極とを対向配置し、
前記面状の検出電極と前記面状の検出電極に対向する複数の電子放出素子の少なくとも一部との間に電位差を与え、前記面状の検出電極と前記面状の検出電極に対向する複数の電子放出素子との間の静電容量値を求める処理を、前記面状の検出電極と前記基板との間の距離および傾きを変更して繰り返し、
求めた静電容量値を用いて前記面状の検出電極と前記基板の基準平面との間の距離と傾きを算出し、
前記面状の検出電極と前記基板の基準平面を正対させるように補正駆動し、
補正駆動後に、前記基板と前記面状の検出電極との間の距離を変え、前記検出電極より前記複数の電子放出素子から放出される電子電流を捕捉し、前記電子放出特性を測定することを特徴とする検査方法。
【請求項１７】
複数の配線と前記配線と交差するように配置された複数の他の配線との電気的交差部に配置された複数の電子放出素子の電子放出特性を測定する検査方法において、
前記基板と複数の面状の検出電極とを対向配置し、
前記複数の面状の検出電極に1又は２以上の検出電極ごとに選択的に電圧を印加し、前記1又は２以上の検出電極に対向する複数の電子放出素子の少なくとも一部に選択的に電圧を印加することで、前記基板上の複数の電子放出素子と前記複数の面状の検出電極とを含む範囲を複数の領域に分け、前記領域ごとに静電容量値を求め、
領域ごとに求められた複数の静電容量値を用いて、前記複数の面状の検出電極と前記複数の面状の検出電極に対向する複数の電子放出素子との間の静電容量値の平面的な分布を計測し、前記静電容量値の平面的な分布から、前記複数の面状の検出電極と前記基板の基準平面との間の距離と傾きを算出し、
前記複数の面状の検出電極と前記基板の基準平面を正対させるように補正駆動し、
補正駆動後に、前記基板と前記複数の面状の検出電極との間の距離を変え、前記複数の面状の検出電極より前記複数の電子放出素子から放出される電子電流を捕捉し、前記電子放出特性を測定することを特徴とする検査方法。
【請求項１８】
複数の静電容量計測ギャップにおける静電容量値から静電容量計測ギャップを算出することを特徴とする請求項１から１５のいずれか１項に記載の検査装置。
【請求項１９】
複数の静電容量計測ギャップにおける静電容量値から静電容量計測ギャップを算出することを特徴とする請求項１６又は１７に記載の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に電子放出素子を配置した基板、例えば、冷陰極電界電子放出画像表示用カソードパネルの検査装置およびその検査方法に関するものである。
【背景技術】
【０００２】
近年、CRTに変わる表示装置として平面型の表示装置が商品化されている。そのような平面型の表示装置としては、液晶表示装置（LCD）、プラズマ表示装置（PDP）、有機EL表示装置（OLED)などがある。
【０００３】
その他の表示装置としては、電子放出素子を多数配置した電子放出素子パネル（以下、カソードパネル）とカソードパネルから放出された電子によって可視光を発光させる蛍光体を組み合わせた表示装置が例えば、特許文献１に記載されている。この表示装置は、高解像度、高輝度のフルカラー表示および低電力消費の観点から注目されている。
【０００４】
このようなカソードパネルに用いられる電子放出素子としては、大別して熱電子放出素子と冷陰極電子放出素子の二種類が知られている。冷陰極電子放出素子には、電界放出型、MIM型、MIS型、表面伝導型等がある。
【０００５】
ところで現在、平面型の表示装置はますます大型化、高精細化が進んでいる。例えば、フルハイビジョン規格の表示装置には、1920×1090の画素が必要だが、一つの画素がRGBの３つの表示素子からなることを考えると、素子数は1920×1090×3すなわち622万個以上にもなる。さらにスピント型の電界放出型電子放出素子では一つの素子が複数の電子放出部から構成される場合があり、その場合には一つの表示装置の上には数百万個から数千万個以上の電極が形成されていることになる。
【０００６】
さらに、NHK放送技術研究所などが開発を進めている次世代ハイビジョンの規格では画素数が7680x4320にもなるなど更なる高精細化への動きがある。
【０００７】
しかしながら、表示面積が拡大したり画素数が増大すると、製造プロセス上の不具合から画面に欠陥が生じたり、画素の性能にばらつきが生じたりする場合が多くなる。例えば成膜プロセスに使われるスパッタ装置においては、画面の拡大に伴い、必然的に装置も大型化せざるを得ないが、材料の利用効率や装置コストなどの観点から装置を極端に大きくすることや成膜時間を極端に長くすることは出来ない。このような様々な制約から基板上の薄膜にはその結晶性や電気抵抗、膜厚などに一定程度のばらつきが発生する。
【０００８】
また、プロセス装置が大型化・複雑化するとその容器内部の部材も増えることなどから、各種パーティクルの発生源も増大し、その混入が懸念される。
【０００９】
例えば、異物が混入したり、プロセスの不具合で電子放出素子が形成されなかったり、あるいは歪んで形成されると、十分な電子が放出されないことになり、表示装置においては暗点として出現することになる。
【００１０】
また、電子放出素子の形状が均一で無い場合同じ電位を印加しても生成される電界強度に差が生じる。また、素子表面の形状が異なった場合、素子によって放出される電子量に一定以上違いが出てくるため場合によっては不良品として扱わざるを得ない。
【００１１】
このような場合には、製造プロセスのなるべく早い段階で、特に製造工程が複雑なカソードパネルに対して検査を行い、製造工程のどの段階に不良の原因があるかを突き止めて対策をすることが非常に重要である。そのため、製造プロセス内における検査工程が重要となっている。この検査工程には、素子性能を正確に計測することのみならず、検査能率の向上、安定した長時間計測、検査装置のローコスト化など様々な要求がある。
【００１２】
そのような表示装置の一検査方法としてはカソードパネルから実際に電子を放出させる表示特性試験がある。この検査方法の一つは、実際のカソードパネルとアノードパネルを封着して、カソードパネルとアノードパネルの間を電子が放出できるまで高真空の状態にし、カソードパネルの電子放出電極から放出された電子を蛍光体に衝突、発光させ、その画像を画像検査ユニットで検査する方法である。
【００１３】
しかしこの検査方法では、カソードパネルのみ欠陥があった場合に、欠陥の無いアノードパネルを回収するために封着部分を元に戻す必要があることから、工程が複雑になり全体的な製造コストを押し上げる要因になる。また、検査に使用するアノードパネルの性能は個々にばらつきがあるため、カソードパネル単体に対する正確な性能評価を行うことが困難であった。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
アノードパネルに封着前のカソードパネルの性能評価を行う場合に、カソードパネルに対向して、検出電極を設け、検出電極から放出電子電流を検出することができる。
【００１５】
電子放出素子から飛び出す放出電子は、検出電極に印加された電位に誘引されて到達するが、到達する電子の量は、検出電極とカソードパネルとのギャップに相関がある。そのため、検出電極表面および基板の表面が平面であるとみなして、ギャップセンサを例えば、3箇所設置して両平面の間の距離および傾きを計測しお互いが平行になるようにダミーフェースプレートを駆動してギャップの調整を行うことができる。
【００１６】
しかし、実際の基板においてその厚みは全面では一定でなく、少なくとも30〜40μm程度の凹凸を持つものがある。このような場合、従来技術で設置されるギャップセンサでは3箇所の高さしか計測出来ないので、仮にギャップセンサによる計測位置が、基板を平面とみなした高さと大きく異なる場合、計算で得られる平面と実際の平面との間で誤差が生じる。
【００１７】
また、ギャップセンサが計測するのはあくまでギャップセンサと基板との間の距離であり、それを検出電極と基板との間との距離に変換するには固定値を差し引きするなどの補正が必要だが、検出電極の駆動などによりギャップセンサが動いてしまう場合や、ギャップセンサに使用されるレーザー光の光軸がずれる場合などはギャップセンサによる計測値に誤差が生じる。また、カソードパネルの表面の状態によってはレーザー光が表面でなく内部で反射したりする場合があるので、そのために、センサの校正を頻繁に行うことが求められる。
【００１８】
また、基板を平面とみなして合致させる方法では、基板の凹凸は無視されてしまうので、平面からずれた分はそのまま誤差となる。
【００１９】
また、設置されるギャップセンサは真空中で動作するため、高い清浄度が求められる。僅かな脱ガスがあった場合でも電子放出素子に悪影響を及ぼす懸念があるためである。そのため脱ガスの少ない部材を使用した特殊なセンサを調達する必要があるなど高価になる懸念がある。
【００２０】
また、センサが消費する電力が熱に変換される際、真空中で計測するため、部材を通じた熱伝達で大部分の熱は移動するがその際部材が変形して高さの計測値に誤差が生じる懸念がある。
【００２１】
本発明はこのような問題点を解決するためのものであり、基板上にマトリクス状に配置された電子放出素子の特性を検査する検査装置および検査方法において基板および電子放出素子と放出電子検出素子およびダミーフェースプレート間の距離を正確に計測して放出電子の検出精度を向上させることを目的とする。
【課題を解決するための手段】
【００２２】
上記の課題を解決する本発明は、基板上に配置された複数の配線と前記配線と交差するように配置された複数の他の配線との電気的交差部に配置された複数の電子放出素子の電子放出特性を測定する検査装置において、
前記基板を載置する基板ステージと、
前記複数の電子放出素子に対向して配置された、前記電子放出素子から放出される電子電流を捕捉する面状の検出電極と、
前記基板ステージと前記面状の検出電極とを内部に収容する真空容器と、
前記面状の検出電極に電圧を印加する第一の電圧印加手段と、
前記面状の検出電極に対向する複数の電子放出素子の少なくとも一部に電圧を印加する第二の電圧印加手段と、
前記第一及び第二の電圧印加手段により、前記面状の検出電極と前記面状の検出電極に対向する複数の電子放出素子の少なくとも一部との間に電位差を与え、前記面状の検出電極と前記面状の検出電極に対向する複数の電子放出素子との間の静電容量値を求める手段と、
を有することを特徴とする検査装置である。
【００２３】
また、本発明は、基板上に配置された複数の配線と前記配線と交差するように配置された複数の他の配線との電気的交差部に配置された複数の電子放出素子の電子放出特性を測定する検査装置において、
前記基板を載置する基板ステージと、
前記複数の電子放出素子に対向して配置された、前記電子放出素子から放出される電子電流を捕捉する複数の面状の検出電極と、
前記基板ステージと前記複数の面状の検出電極とを内部に収容する真空容器と、
前記複数の面状の検出電極の1又は２以上の検出電極に電圧を印加する第一の電圧印加手段と、
前記1又は２以上の検出電極に対向する複数の電子放出素子の少なくとも一部に電圧を印加する第二の電圧印加手段と、
前記第一及び第二の電圧印加手段により、前記1又は２以上の検出電極と前記1又は２以上の検出電極に対向する複数の電子放出素子の少なくとも一部との間に電位差を与え、該電位差が与えられた領域の静電容量値を求める手段と、を有し、
前記第一の電圧印加手段が前記複数の面状の検出電極に1又は２以上の検出電極ごとに選択的に電圧を印加し、前記第二の電圧印加手段が前記1又は２以上の検出電極に対向する複数の電子放出素子の少なくとも一部に選択的に電圧を印加することで、前記基板上の複数の電子放出素子と前記複数の面状の検出電極とを含む範囲を複数の領域に分け、前記静電容量値を求める手段は領域ごとに静電容量値を求めることを特徴とする検査装置である。
【００２４】
また本発明は、複数の配線と前記配線と交差するように配置された複数の他の配線との電気的交差部に配置された複数の電子放出素子の電子放出特性を測定する検査方法において、
前記基板と面状の検出電極とを対向配置し、
前記面状の検出電極と前記面状の検出電極に対向する複数の電子放出素子の少なくとも一部との間に電位差を与え、前記面状の検出電極と前記面状の検出電極に対向する複数の電子放出素子との間の静電容量値を求める処理を、前記面状の検出電極と前記基板との間の距離および傾きを変更して繰り返し、
求めた静電容量値を用いて前記面状の検出電極と前記基板の基準平面との間の距離と傾きを算出し、
前記面状の検出電極と前記基板の基準平面を正対させるように補正駆動し、
補正駆動後に、前記基板と前記面状の検出電極との間の距離を変え、前記検出電極より前記複数の電子放出素子から放出される電子電流を捕捉し、前記電子放出特性を測定することを特徴とする検査方法である。
【００２５】
また本発明は、複数の配線と前記配線と交差するように配置された複数の他の配線との電気的交差部に配置された複数の電子放出素子の電子放出特性を測定する検査方法において、
前記基板と複数の面状の検出電極とを対向配置し、
前記複数の面状の検出電極に1又は２以上の検出電極ごとに選択的に電圧を印加し、前記1又は２以上の検出電極に対向する複数の電子放出素子の少なくとも一部に選択的に電圧を印加することで、前記基板上の複数の電子放出素子と前記複数の面状の検出電極とを含む範囲を複数の領域に分け、前記領域ごとに静電容量値を求め、
領域ごとに求められた複数の静電容量値を用いて、前記複数の面状の検出電極と前記複数の面状の検出電極に対向する複数の電子放出素子との間の静電容量値の平面的な分布を計測し、前記静電容量値の平面的な分布から、前記複数の面状の検出電極と前記基板の基準平面との間の距離と傾きを算出し、
前記複数の面状の検出電極と前記基板の基準平面を正対させるように補正駆動し、
補正駆動後に、前記基板と前記複数の面状の検出電極との間の距離を変え、前記複数の面状の検出電極より前記複数の電子放出素子から放出される電子電流を捕捉し、前記電子放出特性を測定することを特徴とする検査方法である。
【発明の効果】
【００２６】
本発明によれば、検出電極と電子放出素子が形成された基板との距離を精度よく設定することができる。高価なギャップセンサを用いることなくギャップと傾きの補正が行えるのでコストダウンを達成できる。
【発明を実施するための最良の形態】
【００２７】
以下に図を用いて、本発明の最良の形態について実施例に基づいて説明する。
【００２８】
以下に説明する実施例では一例として、スピント型の電界放出型電子放出素子を適用した表示装置を採り上げて、その表示装置およびそのカソードパネルの良否を検査する検査装置及び検査方法について説明する。しかし、電子放出素子には、電界放出型の他に、MIM型、MIS型、表面伝導型等の種々の電子放出素子があり、各実施例はこれらの電子放出素子のいずれにも適用することができる。
［実施例1］
まず、本発明に係わる検査装置又は検査方法を用いて検査され、完成された表示装置について説明する。
【００２９】
図２はスピント型の電界放出型電子放出素子を使った表示装置の概念図である。
【００３０】
図２において、201は表示装置、107はカソードパネル、202はアノードパネルである。カソードパネル107とアノードパネル202は空間を挟んで互いに平行になるように固定されてその空間は真空状態に維持されている。
【００３１】
カソードパネル107は、基板206、カソード電極205、絶縁層204、ゲート電極203、およびゲート電極203と絶縁層204を貫通して設けられた開口部に形成された円錐形のエミッタ電極210からなる。エミッタ電極210が所定の数だけ配置されて、一つの電子放出素子211となる。
【００３２】
アノードパネル202は透明基板207上に蛍光体層208、アノード電極209が配置されて構成されている。アノード電極209には加速電源214によって加速電圧が印加されているが、この電位のためにエミッタ電極210から放出された電子はアノード電極209に引き寄せられ、蛍光体と衝突した際に大きなエネルギーを放出することが出来る。
【００３３】
透明基板207上における蛍光体層208とアノード電極209とは、図２では透明基板207上に蛍光体層208、アノード電極209の順で積層されているが、その積層順序を逆にしてもよい。その場合には、蛍光体層208からの可視光がアノード電極209を透過する必要があるため、アノード電極209にはITO（酸化インジウムスズ）などの透明電極材料を使う。
【００３４】
走査線制御回路212によってカソード電極205が、信号線制御回路213によってゲート電極203がそれぞれ制御されることで、特定の電子放出素子211から放出される電子の量が制御される。放出された電子がアノードパネル202のアノード電極209に向かって飛行し蛍光体層208に衝突してエネルギーを放出する。その結果、蛍光体層208が励起されて可視光が発生することで所望の画像が表示される。
【００３５】
図３はカソードパネル107の一例を図示したものである。ここで、108は走査線、109は信号線、211は電子放出素子である。走査線108がカソード電極205に、信号線109がゲート電極203に接続され、その電気的交点部に電子放出素子211が形成されている。
【００３６】
ここで走査線108および信号線109に所定の電位が印加されるとその電気的交差部にある電子放出素子211のカソード電極205、ゲート電極203にも電位が印加され、その二つの電極間の電位差で生じる電界によって、エミッタ電極210の先端から電子が放出される。
【００３７】
図1は、本発明の第１の実施例に関わる検査装置の構成を示す図である。
【００３８】
図1において、401は抵抗、402は電圧計、403は抵抗401の通電と非通電を切り替えるスイッチ、404（404a〜404f）は放出電子検出電極132の抵抗401側への通電と非通電を切り替えるスイッチである。
【００３９】
301は走査線選択回路、302は走査線電流検出回路、303は走査線電位印加回路、304は信号線選択回路、305は信号線電流検出回路、306は信号線電位印加回路、151は光伝送装置、152は加速電圧印加装置（電源となる）、157は抵抗、158はオペアンプ、159はADコンバーター、160は光ファイバーである。101はメインコントローラで検査装置全体を制御する。107はカソードパネル、132はカソードパネル107と対向して配置される放出電子検出電極（面状の検出電極となる）である。静電容量を求める手段は、抵抗401、電圧計（電圧測定手段となる）401、メインコントローラ101が対応する。
【００４０】
スイッチ404a〜404fは静電容量計測時には、放出電子検出電極132の抵抗401側への通電と非通電を切り替える動作を行い、放出電子量計測時には、全ての放出電子検出電極132をオプアンプ158の一方の入力端子に接続する動作を行う。オプアンプ158の入力端子の他の一方の端子は抵抗157を介して前記一方の入力端子に接続され、オプアンプ１５８の出力端子は放出電子量計測時には、放出電子検出電極132で捕獲された放出電子は、加速電圧印加装置152に接続されている。加速電圧印加装置152は電圧が可変で、静電容量計測時と放出電子量計測時とで適宜電圧値を変更可能となっている。
【００４１】
図4を使って、カソードパネルと放出電子検出電極を内部に収容する真空容器を含む検査装置の全体構成について説明する。
【００４２】
101はメインコントローラで検査装置全体を制御する。102は真空容器、103は排気手段となる排気装置で、ゲートバルブを有し、真空容器102内は高真空に維持される。104はゲート弁でカソードパネル搬入時に開く。106は架台で装置全体を保持している。真空容器102は取り付け部材105を介して架台106と接続されている。
【００４３】
107はカソードパネル、112は静電チャック、113 はステージ温調プレート、114はステージ温調配管、115はXYθステージ、116はステージベース、119は昇降ピン、120は接続部材、121はベローズである。図1においては図示しないが、カソードパネル107はゲート弁104が開いた後、図示しない搬送装置によって真空容器102内に搬送され、静電チャック112に吸着される。ゲート弁104はカソードパネル107および搬送装置の通過時のみ開き、それ以外では閉じている。静電チャック112、ステージ温調プレート113、ステージ温調配管114、XYθステージ115、ステージベース116は基板ステージを構成する。
【００４４】
以降の説明を簡単にするため、カソードパネル107上の素子が広がる面をXY平面とし、それと垂直な方向をZ方向、Z軸周りの回転をθ回転、X軸周りの回転をWx、Y軸周りの回転をWyとする。図4において信号線109が配列する方向をX、走査線108が配列する方向をYとし、向かって図の下側を重力方向とする。
【００４５】
113はステージ温調プレートで熱伝導率の大きい部材、例えばアルミやチタンなどを主要な部材としていて、内部にステージ温調配管114が張り巡らされており、カソードパネル107と外界の間の熱の輸送を行う。
【００４６】
115はXYθステージで、カソードパネル107をX、Y、θ方向にそれぞれ独立に駆動する。ステージベース116は取り付け部材120を介して架台106に接続されている。
【００４７】
カソードパネル107の温度調整は、ステージ温調プレート113内に配置された温度センサ153によって検知された温度を元に、ステージ温調コントローラ154がステージ温調配管114に流れる冷媒の温度や流量を調整することで実現される。
【００４８】
ベローズ121は、真空容器102が真空度の変化などで変形してもその影響が取り付け部材120に及ばないようにしながら、真空容器102内部の雰囲気を維持することが出来る。
【００４９】
132は放出電子検出電極でダミーフェースプレート母材133上に、信号線109と同数がカソードパネル107上の信号線109と平行するように対向して取り付けられている。
【００５０】
ダミーフェースプレート134は放出電子検出電極132とダミーフェースプレート母材133から構成され、ダミーフェースプレート温調プレート135、ダミーフェースプレートベース137、取り付け部材138、ダミーフェースプレートXYθステージ139、ダミーフェースプレート微動ZTiltステージ140、およびダミーフェースプレート粗動Zステージ141を介して架台106に接続されている。ダミーフェースプレート134はダミーフェースプレート温調プレート135、ダミーフェースプレート温調配管136、温度センサ155、ダミーフェースプレート温調コントローラ156によって適切な温度に制御される。
【００５１】
ダミーフェースプレート微動ZTiltステージ140はダミーフェースプレート134とカソードパネル107との距離と傾きを調整するための駆動機構で、ダミーフェースプレート134をZ,Wx,Wyのそれぞれの方向に独立して駆動することが出来る。ダミーフェースプレート粗動Zステージ141はカソードパネル107が検査装置に搬入される際に、ダミーフェースプレート134を上昇させて退避させるための駆動機構である。ダミーフェースプレートXYθステージ139はダミーフェースプレート134をカソードパネル107に対してXYθ方向に位置合わせするための駆動機構である。
【００５２】
142はベローズで、真空容器102が真空度の変化などで変位してもその影響が取り付け部材138に及ばないようにしながら真空容器102の真空度を維持している。
【００５３】
150は放出電流検出基板、151は光伝送装置、152は加速電圧印加装置である。放出電流検出基板150は放出電子検出電極132に接続されて、放出電流を検知して結果をメインコントローラ101に送る。加速電圧印加装置152は放出電子検出電極132を約10kV程度の高電位にしている。光伝送装置151は高電位な放出電流検出基板150と低電位なメインコントローラ101を電気的にアイソレーションする。カソードパネル107上の電子放出素子211から放出された電子は、高電位が印加された放出電子検出電極132に引き寄せられて捕獲され、放出電流検出基板150で検出されてメインコントローラ101にその結果が送られる。
【００５４】
ここで、以降の説明を簡単にするために、放出電流計測ギャップ、静電容量計測ギャップ、ギャッププロファイル、ギャップ誤差プロファイル、初期ギャップ誤差プロファイル、補正駆動後ギャップ誤差プロファイル、基板基準平面、正対、という用語についてそれぞれ説明する。
【００５５】
放出電流計測ギャップとは、電子放出素子検査装置において放出電流を計測する際に設定される、カソードパネル107と放出電子検出電極132との間のギャップである。大きさは、輝度の仕様、および素子の設計等に依存するが一例として1.6mm程度の値を挙げることが出来る。
【００５６】
静電容量計測ギャップとは、静電容量を計測するために設定される、カソードパネル107と放出電子検出電極132との間のギャップである。これは、なるべくカソードパネル107と放出電子検出電極132が接近して静電容量を大きくしたほうが、静電容量の計測精度を向上させるためには有利である。そのため、静電容量計測ギャップはカソードパネル107と放出電子検出電極132が接触しない程度に小さいことが望ましい。仮に基板の凹凸が100μm程度である場合は、凸凹の余裕分とダミーフェースプレートの駆動による振動量などを考慮しても、200μm程度まで静電容量計測ギャップを小さくすることが出来る。
【００５７】
ギャッププロファイルとは、カソードパネル107上の領域毎に計測された、放出電流検出電極132と基板107との間の距離すなわちギャップの分布のことをさす。
【００５８】
ギャップ誤差プロファイルとはギャッププロファイルから設定ギャップ（静電容量計測ギャップあるいは放出電流計測ギャップ）を差し引いた量をさす。
【００５９】
初期ギャップ誤差プロファイルとは、補正駆動を行う以前の初期状態におけるギャップ誤差プロファイルをさし、補正駆動後ギャップ誤差プロファイルとは、補正駆動を行った後のギャップ誤差プロファイルをさす。
【００６０】
基板基準平面とは、カソードパネル107の表面を近似した平面をさす。
【００６１】
正対とは対向する二つの平面の法線ベクトルを一致させる行為をさす。
【００６２】
ギャッププロファイルおよび初期ギャップ誤差プロファイルを計測する方法について以下に説明する。
【００６３】
図１において、加速電圧印加装置152を使って電圧V0を印加し、静電容量を計測すべき領域を覆う放出電子検出電極132に対応するスイッチ404を抵抗Rｍに対して通電状態する。ここでは一例として、スイッチ404a、404bを通電状態にする。同様に、静電容量を計測すべき領域を通過する信号線109に通電するため、信号線選択回路304の一部304aを通電状態にする。
【００６４】
次に放出電子検出電極132とカソードパネル107との間を静電容量計測ギャップに設定する。この状態においてスイッチ403を通電すると領域405がコンデンサーとなり電流が流れる。この電流は、領域405に形成されるコンデンサー（容量）に電荷が蓄積されるために流れる。
【００６５】
このとき、電圧計402で計測した電位Vは、抵抗401を流れる電流をI、抵抗401の抵抗値をRm、領域405の静電容量をCとし、Rmが回路を構成する他の抵抗、例えばケーブルや配線などの抵抗より十分に大きい場合、
V = V0 - I*Rm    −−−（式1）
∫Idt = Q = CV    −−−（式2）
と出来る。なお、「*」は「×」（即ち積）を示す（後述する各式も同様とする）。
【００６６】
この式を解くと、
V = V0( 1- exp(- t/Rm*C))     −−−（式3）
と表せるので、電圧Vは図5に示すように指数関数的に上昇する。
【００６７】
電圧Vが図５の電位V1に達する時間T1は、lnを自然対数として
T1 = -1* Rm*C*ln(1- V1/V0)     −−−（式4）
と表せる。例えば、電圧V１の大きさを電圧V0（V0は電圧Vが一定値となったときの電圧）の90%とした場合、上昇に必要な時間T1は、
T1 = -1 * RｍC * ( 1- 0.9/1.0) =  2.3 * Rｍ*C    −−−（式5）
となるので、領域405の容量値Cは時間T1を使って
C = T1/(2.3*R)     −−−（式6）
と、算出することが出来る。
【００６８】
さらに領域405の面積をS[m2]、ギャップをd[m]とした場合、面積Sはギャップ(d)に対して十分に大きいため、領域405の周辺部からの電気力線の漏れは非常に小さく、無限大の面積を持つ平行平板とみなして計算を行っても誤差は十分に小さいので、静電容量値(C)は
C = ε* S /d    −−−（式7）
ε：真空の誘電率（8.85×10-12[F/m]）
と計算出来、さらにギャップ(d)は、
ｄ＝ε* S /C  −−−（式8）
と、算出することが出来る。
【００６９】
以上説明した計測と同様の計測を、信号選択回路304上の通電領域を304a、304b、304c、と順次切り替えながら、放出電子検出電極への通電を制御するスイッチ404の通電する組み合わせを、404aと404b、404cと404d、404eと404f、と順次切り替えて静電容量を繰り返し計測すれば領域毎の静電容量およびギャップを計測できる。
【００７０】
図6を例に取れば、それぞれ（x1,y1）,(x2,y2)・・・(x3,y3)を中心とする9個の領域のギャップを計測出来る。ギャップが大きければ、その部分でカソードパネル107が放出電子検出電極から遠ざかっていると考えられる。このとき計測されたギャッププロファイルから静電容量計測ギャップを差し引いたのが、ギャップ誤差プロファイルであり、それをプロットしたのが図7における501である。501は補正駆動前に計測されたギャップ誤差プロファイルなので、初期ギャップ誤差プロファイルである。
【００７１】
次に、初期ギャップ誤差プロファイル501を最小二乗法で近似して基板基準平面を算出する方法について説明する。
平面の式を
Z = aX + bY + c    −−−（式9）
とおき、位置（Xi、Yi）における計測値（Zi）との差の自乗和を
Σ（aXi + bYi + c - Zi）2    −−−（式10）
と算出し、それぞれ、a,b,cで偏微分した値が0になるように行列式を解けば、係数a,b,cがそれぞれ算出できる。このようにして求めた平面すなわち基板基準平面を模式的に示したのが、図８の502である。
【００７２】
次に、ダミーフェースプレートZtiltステージ（140）をZ,Wx,Wy方向に補正して、放出電子検出電極132を有するダミーフェースプレート（134）と基板基準平面502を正対させる方法について説明する。Ｚ方向は図１の紙面に対して垂直な方向（Ｘ方向、Ｙ方向に対して直角な方向）である。
【００７３】
係数a,bの大きさが1より十分小さい場合、Z方向の補正駆動量dZ、回転方向の補正駆動量dWx,dWyは、
dWx = -b    −−−（式11）
dWy =  a    −−−（式12）
と計算できる。また
dZ = -c    −−−（式13）
ここで、上記量は誤差とは反対の符号を持つ量となっている。
【００７４】
であるから、その分ダミーフェースプレートZtiltステージ140をZ,Wx,Wy方向に駆動して補正するとダミーフェースプレート134と基板基準平面502は正対する。補正駆動後もなお残るギャップ誤差（補正駆動後ギャップ誤差プロファイル）を模式的に示したのが図９の503である。
【００７５】
このようにダミーフェースプレートZtiltステージ140の駆動を行った後、ダミーフェースプレートZtiltステージ140のWx,Wyを維持したままZ方向に駆動して、放出電流計測ギャップに設定した後、電子放出素子の放出電流を計測すれば、放出電流を高い精度で計測することが出来る。
【００７６】
次に、計測された素子毎の放出電流値（Ie1）を補正駆動後ギャップ誤差プロファイル503で補正する方法について詳細に説明する。補正対象の素子の位置が（xa,ya）の場合を例にとって説明する。これを模式的に示したのが図10である。
【００７７】
図10において、（xa,ya）の近傍にある点の組、{(x1,y1),(x1,y2),(x1,y3)}を通過する近似曲線を算出する。近似方法の一例としては二次曲線による近似を用いることが出来る。近似する点は三点なので二次曲線は一意に決定できる。同様に、{(x2,y1),(x2,y2),(x2,y3)}の組と{(x3,y1),(x3,y2),(x3y3)}の組をそれぞれ通過する二次曲線を算出する。それを模式的に示したのが図11における504a,504b,504cである。
【００７８】
次に、ここまでに算出した二次曲線（504a,504b,504c）のyをyaとおいた場合の基板高さをそれぞれ、z1,z2,z3とおくと、（x1,z1）,(x2,z2）, (x3,z3)の三点が算出できるので、ｙ＝ｙａにおけるこれら三点を通過する二次曲線を算出する(506)。さらに、この二次曲線においてx = xaとすれば（xa,ya）におけるギャップ残差507を算出することが出来る。
【００７９】
次に、ダミーフェースプレートZtiltステージ140をZ方向に駆動してその際の各素子における放出電子量を計測することで、図12に示すように現在のギャップ（g1）からのギャップの変化量と放出電流の関係（508、以降、ギャップ〜放出電流プロファイルという。）を得ることが出来る。具体的にはギャップを数点動かして計測して近似曲線を求めるのが望ましい。
【００８０】
図11、図12において、例えばギャップ残差507が正の場合、基板107がダミーフェースプレート132に対して遠ざかっていることになる。既に得られているギャップ〜放出電流プロファイルにおいて、ギャップがギャップ残差（507）だけ大きい場合の放出電流量補正量（509）で、計測された放出電流量（Ie0）で補正すれば（この図では減算）、すでに計測された放出電流量（Ie1）よりさらに精密な放出電流値(Ie0)を得ることが出来る。
【００８１】
図13はこれまでの流れを概略的に記載したフローチャートである。
【００８２】
図１３において、真空容器内に基板（カソードパネル）を搬送する（ステップＳ１１）、ダミーフェースプレートをＺ軸方向に下げて、静電容量計測ギャップへ移動する（ステップＳ１２）、計測領域の信号線を通電し（ステップＳ１３）、計測領域のダミーフェースプレートの検出電極を通電する（ステップＳ１４）。その後、スイッチ４０３をＯＮし、（ステップＳ１５）、計測領域の静電容量を計測し（ステップＳ１６）、静電容量計測が終了したかを判断する（ステップＳ１７）。全ての計測領域の静電容量の計測が終了していなければステップＳ１３へもどる。全ての計測領域の静電容量の計測が終了していれば、静電容量を距離に変換して基板基準平面を算出し（ステップＳ１８）、ダミーフェースプレートのＺ，Ｗｘ，Ｗｙを補正駆動する（ステップＳ１９）。その後、ダミーフェースプレートをＺ軸方向に上げて放出電流計測ギャップへ移動し（ステップＳ２０）、放出電子量を計測し（ステップＳ２１）、放出電子量の計測が終わったかを判断する（ステップＳ２２）。終了していれば、ギャップ〜放出電流量プロファイルを計測し（ステップＳ２３）、放出電流量の補正を行う（ステップＳ２４）。
【００８３】
ギャップ〜放出電流プロファイルの素子毎の違いは一般的に小さく、また、電子放出素子の設計が基板毎に変わらなければ、ギャップ〜放出電流プロファイルの基板毎の差も小さいので一度計測を行えば、素子毎あるいは基板毎に計測を行う必要性は必ずしも無い。例えば基板が変わっても差が無視できる程度に小さければ一度計測を行った後はそのギャップ〜放出電流プロファイルを使って補正を行うことが出来るので図13におけるギャップ〜放出電流プロファイル計測の部分を省略することも可能である。
【００８４】
以下に、静電容量の算出例を記載する。例えば、カソードパネル107における電子放出素子の広がる領域が対角55インチ、縦横比率9:16の場合、横に1190mm、縦に650mmになる。このパネルを3×3の9分割で計測した場合、一個の領域の面積は0.086mになる。計測ギャップを0.2mmとした場合、計測領域の静電容量は
C =ε* S /d = 8.85E-12[F/m]*0.086[m2]/0.0002[m] = 3800pF    −−−（式14）
となるので、Rに１MΩの抵抗を選択すると、T1に達するまでの時間は、
T1 = 2.3 * R*C = 2.3*1E6*3.8E-9 = 8.7E-3[sec] = 8.7msec    −−−（式15）
になる。仮に10μm程度の凹凸があった場合、200μmに対して10μumすなわち5%程度の時間の違い、すなわち8.7msecに対して0.44msecが計測出来れば十分であり、サンプリング時間が10μsec程度であれば十分な精度で静電容量およびギャップを計測出来る。仮に面積がこの1/10程度になった場合、静電容量および電位の立ち上がり時間（T1）も1/10程度になるが、その場合は静電容量計測ギャップをより小さくしたり、計測回数を増大させることで計測誤差を小さくすることが可能であり、結果的に十分な精度で時間T1を決定することができるので、そのような場合であっても十分な精度で静電容量およびギャップを計測出来る。
【００８５】
また、ギャップの変動に対する放出電流の変化の大きさは素子の設計に依存するが、ある設計値の場合、設定ギャップ1.6mmに対して1mm大きいと13%程度放出電流が低下することがわかっている。この場合、50um（マイクロメートル）程度の基板の凹凸を検出できれば、
50[um]/1600[um]*13%=0.40%  −−−（式16）
の精度で放出電流量を計測することが出来る。これは輝度の大きさを1/1000（0.1%）以下のばらつきで制御するような表示装置の検査においては大きい量である。
［実施例２］
図14は、本発明の第２の実施例に関わる検査装置の構成を示す。
【００８６】
本実施例では、放出電子検出電極132が走査線および信号線の方向に分割されている。領域406は１つの分割領域を示す。本実施例は、例えば検査対象となるカソード基板107の表面の導電性が高く、仮に一部の信号線に対して通電を行った場合でもカソード基板全体が電荷に覆われてしまうような場合に有効である。このような場合おいても放出電子検出電極132が走査線および信号線の方向に分割されていれば、各領域の静電容量およびギャップを独立に計測することが出来る。
【００８７】
各領域の静電容量を計測するには、信号線選択回路304で全信号線を通電可能な状態にし、計測領域を覆う放出電子検出電極132に接続されたスイッチ404を抵抗Rmに対して通電可能な状態にしたうえで、スイッチ403を通電状態に切り替えれば、計測対象となる領域の電位の変化を電圧計402で計測出来るので、各領域の静電容量を計測することが出来る。
【００８８】
その他の計測方法、補正方法は第一の実施例と同様である。
［実施例３］
図15,図16は、本発明の第３の実施例に関わる電子放出素子検査装置の構成を示す。
【００８９】
本実施例は、ダミーフェースプレートとカソード基板107との間の距離および傾きを計測するために放出電子検出電極132が分割されている必要が無い。
【００９０】
図15にあるように、ダミーフェースプレート134をWx,Wy方向に変化させて、放出電子検出電極132とカソード基板107との間の全領域の静電容量を計測する。一方、静電容量とギャップの関係は以下の式、
C ∝ 1/d     −−−（式17）
のように、ギャップ（d）に反比例する関係であることから、放出電子検出電極132とカソード基板107の静電容量は正対した状態で極小値になる。このことを図15および図16で説明する。
【００９１】
図15において、姿勢510bが正対した状態である。姿勢510cは姿勢510bを回転中心513の周りに回転させた姿勢であることを模式的に示している。この姿勢においては領域511が正対した状態510bより接近し、領域512は逆に離反した状態にある。このような場合、（式17）の関係から、接近した領域の静電容量の増大分が離反した領域の静電容量の減少分より大きいため全体の静電容量は大きくなる。そのためダミーフェースプレート134を回転中心513の周りにWx,Wy方向に変化させた場合、正対した状態において静電容量は極小になる。
【００９２】
従って、数回、WxおよびWyを変化させて静電容量を計測して計測値を多項式等で近似して極小値をもとめれば、目標とするWxおよびWyの値を算出することが出来る。それを模式的に示したのが図16である。正対した状態510bにおいて静電容量ｃは極小値をとり、回転した状態（510a,510c）では大きくなる。
【００９３】
このような計測を行い、静電容量が極小値をとるWxすなわちWx0とWyすなわちWy0の値が算出できれば、ダミーフェースプレート微動ZTiltステージ140を動作させて放出電子検出電極132とカソード基板107を正対させることが出来る。また、極小値となった静電容量の大きさからギャップの絶対値を計測することも出来るので、Z方向に駆動してギャップを目標値に設定することが出来る。
【００９４】
本実施例では、領域毎の二次元的な静電容量を計測することが出来ないためカソード基板107の凹凸を補正することは出来ないが、ギャップと傾きの補正を実行することが出来るので、ギャップセンサ146を搭載しなくてよい。一方、静電容量を検出する回路は比較的簡単に構成することが出来るのでコスト的に有利である。
［実施例4］
図17は本発明の第4の実施例に関わる電子放出素子検査装置の構成を示す。本実施例では、カソード基板107および放出電子検出電極132の一部にのみ電荷が蓄積される場合においてもギャップを計測することが出来る。式(7)では
C = ε* S /d    −−−（式7）
とあるように、カソード基板107および放出電子検出電極132を平行平板のコンデンサーとみなして静電容量を計算してギャップ(d)を算出したが、カソード基板および放出電子検出電極132の設計によっては、その表面の一部にしか導電体が無く全面には電荷が蓄積されない場合がある。その場合、電荷が蓄積される実効的な面積は係数aを用いて、
S’  ＝  aS  −−−（式１8）
と表すことが出来る。その場合、
ｄ＝ε* aS /C  −−−（式１９）
となる。この場合においては、カソード基板107および放出電子検出電極132の設計から係数aが決定できる場合は、式１９の通りdを計算すればよい。また、実験によって係数aを決定してもよい。また、これから述べる方法で係数aを決定してもよい。
【００９５】
本実施例においては、２つの静電容量計測ギャップ（d1,d2）で容量の計測を行う。ここで、d1とd２の差はダミーフェースプレートZtiltステージ（140）によって正確に設定することが出来る。
この場合、ギャップd1,d2における静電容量はそれぞれ
C1 = ε* aS /d1    −−−（式20）
C2 = ε* aS /d2    −−−（式21）
となる。
ここで、既知の2つのギャップの差を
d2-d1=Δd    −−−（式21）
とすれば、
C1*d1=C2*(d1+Δd)   −−−（式22）
ｄ１について解くと、
d1=C2*Δd/(C1-C2)   −−−（式23）
と計算することでギャップを計測することが出来る。
即ち、２つの静電容量計測ギャップの差が分れば、実効的な面積を勘案したギャップを決定することが出来る。
その他の計測方法、補正方法は他の実施例と同様である。
【産業上の利用可能性】
【００９６】
本発明は、電界放出型、MIM型、MIS型、表面伝導型等の電子放出素子を二次元に配置した表示装置の検査装置及び検査方法に適用できる。
【図面の簡単な説明】
【００９７】
【図１】本発明の第一の実施例の検査装置の電気系統の構成を示した図である。
【図２】冷陰極電界電子放出表示装置の一例を説明した図である。
【図３】カソードパネルの一例を説明した図である。
【図４】本発明の第一の実施例における検査装置の全体的な構成を示した図である。
【図５】本発明の第一の実施例における静電容量を計測した場合の電位の時間的な変化を示した図である。
【図６】本発明の第一の実施例における静電容量を計測する領域について示した図である。
【図７】本発明の第一の実施例における各領域におけるギャップ誤差プロファイルを示した図である。
【図８】本発明の第一の実施例におけるギャップ誤差プロファイルから基板基準平面を算出する図である。
【図９】本発明の第一の実施例における補正駆動後ギャップ誤差プロファイルを示す図である。
【図１０】本発明の第一の実施例の計測対象の電子放出素子上の位置を示した図である。
【図１１】本発明の第一の実施例の計測対象の電子放出素子上のギャップを算出する方法を示した図である。
【図１２】本発明の第一の実施例のギャップ〜放出電流プロファイルとギャップ誤差による電子放出量の補正方法を示した図である。
【図１３】本発明の第一の実施例のフローチャートである。
【図１４】本発明の第二の実施例の検査装置の電気系統の構成を示した図である。
【図１５】本発明の第三の実施例のダミーフェースプレートをＷｘ，Ｗｙ方向に変化させる方法を示した図である。
【図１６】本発明の第二の実施例における静電容量の極小値を求める方法を模式的に示した図である。
【図１７】本発明の第四の実施例に関わる電子放出素子検査装置の構成を示す図である。
【符号の説明】
【００９８】
101  メインコントローラ、102  真空容器、103  排気装置、104  ゲート弁、105  取り付け部材、106  架台、107  カソードパネル、108  走査線、109  信号線、  静電チャック、113  ステージ温調プレート、114  ステージ温調配管、115  XYθステージ、116  ステージベース、119  昇降ピン、120  取り付け部材、121  ベローズ、132  放出電子検出電極、133  ダミーフェースプレート母材、134  ダミーフェースプレート、135  ダミーフェースプレート温調プレート、136  ダミーフェースプレート温調配管、137  ダミーフェースプレートベース、138  取り付け部材、139  ダミーフェースプレートXYθステージ、140  ダミーフェースプレート微動ZTiltステージ、141  ダミーフェースプレート粗動Zステージ、142  ベローズ、149  電源、150  放出電流検出基板、151  光伝送装置、152  加速電圧印加装置、153  温度センサ、154  ステージ温調コントローラ、155  温度センサ、156  ダミーフェースプレート温調コントローラ、157  抵抗、158  オペアンプ、159  ADコンバーター、160  光ファイバー、201  冷陰極電界電子放出表示装置、202  アノードパネル、203  ゲート電極、204  絶縁層、205  カソード電極、206  基板、207  透明基板、208  蛍光体層、209  アノード電極、210  エミッタ電極、211  電子放出素子、212  走査線制御回路、213  信号線制御回路、214  加速電源、301  走査線選択回路、302  走査線電流検出回路、303  走査線電圧印加部、304  信号線選択回路、305  信号線電流検出回路、306  信号線電圧印加部、401  抵抗、402  電圧計、403  スイッチ、404  スイッチ、405  静電容量計測領域、500  電位変化、501  ギャップ誤差プロファイル、502  基板基準平面、503  補正駆動後ギャップ誤差プロファイル、504  近似曲線、505  近似曲線上の点、506  近似曲線、507  ギャップ残差、508  ギャップ〜放出電流プロファイル、509  放出電流量補正量、510  ダミーフェースプレートの姿勢、511  領域、512  領域、513  ダミーフェースプレート回転中心
【図１２】
2010157435.tif 000003
【図１７】
2010157435.tif 000004
【図１】
2010157435.tif 000005
【図２】
2010157435.tif 000006
【図３】
2010157435.tif 000007
【図４】
2010157435.tif 000008
【図５】
2010157435.tif 000009
【図６】
2010157435.tif 000010
【図７】
2010157435.tif 000011
【図８】
2010157435.tif 000012
【図９】
2010157435.tif 000013
【図１０】
2010157435.tif 000014
【図１１】
2010157435.tif 000015
【図１３】
2010157435.tif 000016
【図１４】
2010157435.tif 000017
【図１５】
2010157435.tif 000018
【図１６】
2010157435.tif 000019