(57)【要約】    【課題】  リフローの際に傾斜することがない半導体搭載用リードピンを提供する。    【解決手段】  図３（Ａ）に示すように電極パッド４４と半導体搭載用リードピンの鍔２０との間の半田４８内にボイドＢが残ることがある。ＩＣチップを搭載するためリフローを行った際に、接続用の半田４８側も溶融すると共に、半田内のボイドＢが膨張する。図３（Ｂ）に示すように溝部２４に沿って側方へ抜けていくため、ボイドＢにより鍔２０が持ち上げられて、半導体搭載用リードピン１０が傾くことが無くなる。【選択図】  図３
2010268016.tif 000002
【特許請求の範囲】
【請求項１】
軸と鍔とから成るＴ型の半導体搭載用リードピンにおいて、
前記鍔が、被接続パッドに当接可能な平坦部と、該平坦部から凹んだ３以上の溝部とから成り、
前記平坦部が鍔の中央位置から側端まで延在し、
前記溝部が側端から中央側に向けて形成されると共に側端で最も深くなるように鍔の側端に向けて傾斜していることを特徴とする半導体搭載用リードピン。
【請求項２】
前記溝部は最も深い部位を有することを特徴とする請求項１の半導体搭載用リードピン。
【請求項３】
前記溝部の断面が、略半円状に形成されていることを特徴とする請求項２の半導体搭載用リードピン。
【請求項４】
前記溝部の断面が、Ｖ字形状に成形されていることを特徴とする請求項２の半導体搭載用リードピン。
【請求項５】
前記平坦部の面積を鍔中の５〜５０％にしたことを特徴とする請求項１〜請求項４のいずれか１の半導体搭載用リードピン。
【請求項６】
前記平坦部の面積を鍔中の１０〜３０％にしたことを特徴とする請求項１〜請求項４のいずれか１の半導体搭載用リードピン。
【請求項７】
前記平坦部は十字状の延在部からなることを特徴とする請求項１の半導体搭載用リードピン。
【請求項８】
前記平坦部は、軸の中心と溝部の最も深い部位とを通る垂線に対して対称に形成されていることを特徴とする請求項２の半導体搭載用リードピン。
【請求項９】
前記平坦部は鍔の中心から側端へ十字状に延在する線状の延在部からなることを特徴とする請求項２の半導体搭載用リードピン。
【請求項１０】
請求項１〜請求項９のいずれか１の半導体搭載用リードピンを備えるプリント配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージと基板側ソケットとの接続に用いられるＴ型の半導体搭載用リードピンに関するものである。
【背景技術】
【０００２】
ＰＧＡ（Pin Grid Array）タイプの半導体パッケージ基板においてリードピンは、近年の高配線密度化に対応するために、パッケージ基板側の通孔に挿入する挿入型ピンから、パッケージ基板のパッドに半田で接続するＴ型ピンが一般的になっている。
【０００３】
Ｔ型ピンは、半田によりパッケージ基板の電極パッドに固定され、同様に、ＩＣチップも半田によりパッケージ基板の電極パッドに固定される。ここで、Ｔピン接続用の半田と、ＩＣチップ接続用の半田を、鉛の含有量を変えたり、金属組成を変たりすることで融点を異ならしめ、ＩＣチップをリフローにより接続する際に、半導体搭載用リードピンを固定している半田が溶解しないようにしていた。
Ｔ型ピンのプル強度を向上させる技術が特許文献１中に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２６７４５１号公報
【特許文献２】特開２００１−２９１８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、環境への影響を考慮し、鉛を用いない半田（例えば、スズ−銀−銅半田、スズ−アンチモン半田）を使用するようになり、半田の融点が高まっている。このため、パッケージ基板にＩＣチップをリフローにより半田バンプを溶解して搭載する際に、半導体搭載用リードピン接続用の半田が溶解して半導体搭載用リードピンが傾き、ドータボード側ソケットへの取り付けができなくなるという問題が発生している。現在、ＣＰＵ用のパッケージ基板には、数百本の半導体搭載用リードピンが取り付けられているが、この内の１本でも傾くと、ＣＰＵは、ソケットへの取り付けができない不良品となる。
【０００６】
この半導体搭載用リードピンの傾斜について、図１０（Ａ）、図１０（Ｂ）及び図３（Ｃ）、図３（Ｄ）を参照して更に説明する。
図１０（Ａ）はパッケージ基板４０を示している。パッケージ基板４０の上面の電極パッド４２には半田バンプ４６が形成され、下面側の電極パッド４４には半田４８を介して半導体搭載用リードピン１０が取り付けられている。ここで、図１０（Ｂ）に示すように、パッケージ基板４０の上面の半田バンプ４６をリフローにより溶融してＩＣチップ５０の電極パッド５２に接続させてＩＣチップ５０を搭載する際に、半導体搭載用リードピン１０が傾斜することがあった。
【０００７】
図３（Ｃ）は図１０（Ａ）中の楕円Ｃ内の半導体搭載用リードピン１０を示し、図３（Ｄ）は図１０（Ｂ）中の楕円Ｃ内の半導体搭載用リードピン１０を示している。図１０（Ｂ）中に示すように半導体搭載用リードピン１０が傾く際には、図３（Ｃ）に示すように、電極パッド４４と半導体搭載用リードピン１０の鍔２０との間の半田４８内にボイドＢが残っていることが分かったそして、上述したようにＩＣチップ５０を搭載するためリフローを行った際に、図３（Ｄ）に示すように接続用の半田４８も溶融すると共に、半田内のボイドＢが膨張し、該ボイドに鍔２０が押し上げられ、半導体搭載用リードピン１０が傾くことが明らかになった。
【０００８】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、リフローの際に傾斜することがない半導体搭載用リードピンを提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１の発明は、軸と鍔とから成るＴ型の半導体搭載用リードピンにおいて、
前記鍔が、被接続パッドに当接可能な面状の平坦部と、該平坦部から凹んだ３以上の溝部とから成り、
平坦部が鍔の中央位置から側端まで延在すると共に、前記軸の中心を通る所定の垂線に対して対称に成るように形成され、溝部が側端から中央側に向けて形成されていることを技術的特徴とする。
【発明の効果】
【００１０】
本願発明の半導体搭載用リードピンでは、鍔が、被接続パッドに当接可能な面状の平坦部と、該平坦部から凹んだ３以上の溝部とから成り、平坦部が鍔の中央位置から側端まで延在し、溝部が側端から中央側に向けて形成されている。即ち、鍔に溝部が側端から中央側に向けて形成されているため、被接続パッドと鍔との間の半田内にボイドが残り、リフローの際にボイドが膨張しても、溝部に沿って側方へ抜けて行くため、ボイドにより鍔が持ち上げられて、半導体搭載用リードピンが傾くことが無くなる。更に、平坦部が鍔の中央位置から側端まで延在すると共に、軸の中心を通る所定の垂線に対して対称に成るように構成されているため、パッケージ基板に対して垂直性を保つことができる。
【００１１】
本願発明の半導体搭載用リードピンでは、溝部が略半円状に形成されている。溝部が鍔の側端に向けて傾斜する構成であるため、リフローの際に膨張したボイドが溝部に沿って側方へ抜け易い。
【００１２】
本願発明の半導体搭載用リードピンでは、平坦部が、鍔と同心状の円部と、該円部から側端側へ延在し、上端が当該円部と同じ高さとなる断面半円状の延在部とからなる。このため、金型で容易に平坦部を成形することができる。
【００１３】
本願発明の半導体搭載用リードピンでは、溝部が断面Ｖ字形状に成形されている。溝部が鍔の側端に向けて傾斜する構成であるため、リフローの際に膨張したボイドが溝部に沿って側方へ抜け易い。
【００１４】
本願発明では、平坦部の面積を鍔の軸の垂直方向への断面積の５％以上にすることで、被接続パッドに強固に接続させることができる。一方、５０％以下にすることで、リフローの際に膨張したボイドが溝部に沿って側方へ抜け易い。
【００１５】
本願発明では、平坦部の面積を鍔の軸の垂直方向への断面積の１０％以上にすることで、被接続パッドに強固に接続させることができる。一方、３０％以下にすることで、リフローの際に膨張したボイドが溝部に沿って側方へ抜け易い。
【図面の簡単な説明】
【００１６】
【図１】図１（Ａ）は本発明の第１実施形態に係る半導体搭載用リードピンの平面図であり、図１（Ｂ）は側面図であり、図１（Ｃ）は斜視図である。
【図２】パッケージ基板への半導体搭載用リードピンの取り付け、及び、ＩＣチップの搭載の工程を示す工程図である。
【図３】図３（Ａ）は図２（Ｂ）中の楕円Ｃ内の半導体搭載用リードピン１０を示し、図３（Ｂ）は図２（Ｃ）中の楕円Ｃ内の半導体搭載用リードピン１０を示している。図３（Ｃ）は図１０（Ａ）中の楕円Ｃ内の半導体搭載用リードピン１０を示し、図３（Ｄ）は図１０（Ｂ）中の楕円Ｃ内の半導体搭載用リードピン１０を示している。
【図４】図４（Ａ１）は第１実施形態の第１改変例に係る半導体搭載用リードピンの平面図であり、図４（Ａ２）は側面図であり、図４（Ａ３）は斜視図である。図４（Ｂ１）は第１実施形態の第２改変例に係る半導体搭載用リードピンの平面図であり、図４（Ｂ２）は側面図であり、図４（Ｂ３）は斜視図である。
【図５】図５（Ａ）は第２実施形態に係る半導体搭載用リードピンの平面図であり、図５（Ｂ）は側面図であり、図５（Ｃ）は斜視図である。
【図６】図６（Ａ１）は第２実施形態の第１改変例に係る半導体搭載用リードピンの平面図であり、図６（Ａ２）は側面図であり、図６（Ａ３）は斜視図である。図６（Ｂ１）は第２実施形態の第２改変例に係る半導体搭載用リードピンの平面図であり、図６（Ｂ２）は側面図であり、図６（Ｂ３）は斜視図である。
【図７】図７（Ａ）は第２実施形態の第３改変例に係る半導体搭載用リードピンの斜視図であり、図７（Ｂ）は第４改変例に係る半導体搭載用リードピンの斜視図であり、図７（Ｃ）は第６改変例に係る半導体搭載用リードピンの斜視図である。
【図８】図８（Ａ）は第３実施形態に係る半導体搭載用リードピンの平面図であり、図８（Ｂ）は側面図であり、図８（Ｃ）は斜視図である。
【図９】図９（Ａ１）は第３実施形態の第１改変例に係る半導体搭載用リードピンの平面図であり、図９（Ａ２）は側面図であり、図９（Ａ３）は斜視図である。図９（Ｂ１）は第３実施形態の第２改変例に係る半導体搭載用リードピンの平面図であり、図９（Ｂ２）は側面図であり、図９（Ｂ３）は斜視図である。
【図１０】従来技術に係る半導体搭載用リードピンを用いるパッケージ基板へのＩＣチップの搭載の工程を示す工程図である。
【図１１】平坦部の面積と鍔の軸の垂直方向への断面積との比について試験を行った結果を示す図表である。
【発明を実施するための形態】
【００１７】
[第１実施形態]
以下、本発明の第１実施形態に係る半導体搭載用リードピンを図１〜図４を参照して説明する。
図１（Ａ）は、本発明の第１実施形態に係る半導体搭載用リードピンの平面図であり、図１（Ｂ）は側面であり、図１（Ｃ）は斜視図である。
半導体搭載用リードピン１０は、円筒状の軸１２と円形平板状の鍔２０とからなる。鍔２０は、パッケージ基板の電極パッドに当接可能な面状の平坦部２２と、該平坦部２２から略半円状に凹んだ４つの溝部２４とから成る。平坦部２２は、鍔２０の中央位置から側端２０Ｅまで延在すると共に、軸１２の中心ＣＮと溝部２４の最も深い部位とを通る垂線ＶＬに対して対称に成るように形成されている。溝部２４は側端２０Ｅから中央側に向けて形成されている。
【００１８】
ここで、半導体搭載用リードピンは、銅アロイ等により製造され、全長Ｌ１は３．１６mmに形成されている。軸１２の径Φ２は０．４５mmに形成されている。鍔２０の径Φ１は１．１mmに、厚みＴ１は０．２６mmに形成されている。溝部２４は最も深くなる側端２０Ｅで深さＨ１が０．１３mmに形成されている。図１（Ａ）中に示すように対向する溝部２４の間隔Ｗ１は、０．４５mmに設定されている。
【００１９】
引き続き、第１実施形態の半導体搭載用リードピンのパッケージ基板への取り付けについて図２及び図３を参照して説明する。
図２は、パッケージ基板への半導体搭載用リードピンの取り付け、及び、ＩＣチップの搭載の工程を示す工程図である。図２（Ａ）に示すように、パッケージ基板４０の上面の電極パッド４２には半田バンプ４６が形成され、下面側の電極パッド４４には接続用の半田ペースト４８−ａが配置されている。ここで、図２（Ｂ）に示すように、半田ペースト４８−ａをリフローにより溶解することで、パッケージ基板の下面に半導体搭載用リードピン１０が取り付ける。そして、図２（Ｃ）に示すように、パッケージ基板４０の上面の半田バンプ４６をリフローにより溶融してＩＣチップ５０の電極パッド５２に接続させる。
【００２０】
図３（Ａ）は図２（Ｂ）中の楕円Ｃ内の半導体搭載用リードピン１０を示し、図３（Ｂ）は図２（Ｃ）中の楕円Ｃ内の半導体搭載用リードピン１０を示している。図３（Ａ）に示すように、電極パッド４４と半導体搭載用リードピンの鍔２０との間の半田４８−ｂ内にボイドＢが残ることがある。上述したようにＩＣチップを搭載するためリフローを行った際に、接続用の半田４８−ｂも溶融すると共に、半田内のボイドＢが膨張するが、図３（Ｂ）に示す溝部２４に沿って側方へ抜けていくため、ボイドＢにより鍔２０が持ち上げられて、半導体搭載用リードピン１０が傾くことが無い。
【００２１】
また、第１実施形態の半導体搭載用リードピン１０では、溝部２４が略半円状に形成され、鍔２０の側端２０Ｅに向けて傾斜する構成であるため、リフローの際に膨張したボイドが溝部２４に沿って側方へ抜け易い。なお、ボイドは、半田４８−ｂから抜けなくとも、溝部２４に沿って広がって行くことで、半導体搭載用リードピン１０が傾かなくなる。
【００２２】
更に、平坦部２２が鍔２０の中央位置から側端２０Ｅまで延在すると共に、軸１２の中心を通る垂線ＶＬに対して対称に成るように構成されているため、ＩＣチップを搭載するリフローの時に接続用の半田４８が溶融した際にも、半導体搭載用リードピン１０はパッケージ基板４０に対して垂直性を保つことができる。
【００２３】
第１実施形態の半導体搭載用リードピンを用いることで、ＩＣチップ接続用の半田バンプ４６を構成する半田と、半導体搭載用リードピン接続用の半田４８−ｂとの融点の差を大きくしなくとも、ＩＣチップリフロー時の半導体搭載用リードピンの傾きを防ぐことができる。
【００２４】
図４（Ａ１）は、第１実施形態の第１改変例に係る半導体搭載用リードピンの平面図であり、図４（Ａ２）は側面であり、図４（Ａ３）は斜視図である。図４（Ｂ１）は、第１実施形態の第２改変例に係る半導体搭載用リードピンの平面図であり、図４（Ｂ２）は側面であり、図４（Ｂ３）は斜視図である。
図１を参照して上述した第１実施形態の半導体搭載用リードピン１０では、鍔２０の溝部２４を４カ所設けた。この代わりに、図４（Ａ１）、図４（Ａ２）、図４（Ａ３）に示すように３カ所設けることも、また、図４（Ｂ１）、図４（Ｂ２）、図４（Ｂ３）に示すように５カ所以上設けることも可能である。
【００２５】
[第２実施形態]
以下、本発明の第２実施形態に係る半導体搭載用リードピンを図５〜図７を参照して説明する。
図５（Ａ）は、第２実施形態に係る半導体搭載用リードピンの平面図であり、図５（Ｂ）は側面であり、図５（Ｃ）は斜視図である。
半導体搭載用リードピン１０は、円筒状の軸１２と円形平板状の鍔２０とからなる。鍔２０は、パッケージ基板の電極パッドに当接可能な面状の平坦部２２と、該平坦部２２から凹んだ４つの溝部２４とから成る。平坦部２２は、鍔２０と同心状の円部２２Ｃと、該円部２２Ｃから側端２０Ｅ側へ延在し、上端（つら位置）が当該円部２２Ｃと同じ高さになる断面半円状の延在部２２Ｈとから構成されている。平坦部２２は、軸１２の中心ＣＮと延在部２２Ｈの最も高い部位とを通る垂線ＶＬに対して対称に成るように形成されている。溝部２４は側端２０Ｅから中央側に向けて形成されている。
【００２６】
ここで、半導体搭載用リードピンは、銅アロイ等により製造され、全長Ｌ１は３．１６mmに形成されている。軸１２の径Φ２は０．４５mmに形成されている。鍔２０の径Φ１は１．１mmに、厚みＴ１は０．２６mmに形成されている。溝部２４の深さＨ１は０．０５mmに形成されている。図１（Ａ）中に示すように円部２２Ｃの上端の径Ｗ３は０．４５mm、下端の径Ｗ２は０．５５mmに形成されている。延在部２２Ｈの幅Ｗ４は、０．２mmに設定されている。
【００２７】
第２実施形態の半導体搭載用リードピン１０は、第１実施形態と同様にＩＣチップを搭載するためリフローを行った際に、半田内で拡張したボイドＢが溝部２４に沿って側方へ抜けていくため、ボイドＢにより鍔２０が持ち上げられて、半導体搭載用リードピン１０が傾くことが無くなる。
【００２８】
また、第２実施形態の半導体搭載用リードピン１０では、平坦部２２が、鍔２０と同心状の円部２２Ｃと、該円部２２から側端側へ延在し、上端が当該円部２２Ｃと同じ高さになる断面半円状の延在部２２Ｈとからなる。このため、金型で容易に平坦部２２を成形することができる。
【００２９】
更に、平坦部２２の延在部２２Ｈが鍔２０の中央位置から側端２０Ｅまで延在すると共に、軸１２の中心を通る垂線ＶＬに対して対称に成るように構成されているため、ＩＣチップを搭載するためリフローの時に接続用の半田ペースト４８−ａが溶融した際にも、半導体搭載用リードピン１０はパッケージ基板４０に対して垂直性を保つことができる。
【００３０】
図６（Ａ１）は、第２実施形態の第１改変例に係る半導体搭載用リードピンの平面図であり、図６（Ａ２）は側面であり、図６（Ａ３）は斜視図である。図６（Ｂ１）は、第２実施形態の第２改変例に係る半導体搭載用リードピンの平面図であり、図６（Ｂ２）は側面であり、図６（Ｂ３）は斜視図である。
図５を参照して上述した第２実施形態の半導体搭載用リードピン１０では、鍔２０の溝部２４を４カ所設けた。この代わりに、図４（Ａ１）、図６（Ａ２）、図６（Ａ３）に示すように３カ所設けることも、また、図６（Ｂ１）、図６（Ｂ２）、図６（Ｂ３）に示すように５カ所以上設けることも可能である。
【００３１】
図７（Ａ）は、第２実施形態の第３改変例に係る半導体搭載用リードピンの斜視図であり、図７（Ｂ）は第４改変例に係る半導体搭載用リードピンの斜視図であり、図７（Ｃ）は第６改変例に係る半導体搭載用リードピンの斜視図である。
図５を参照して上述した第２実施形態、及び、図６を参照して上述した第２実施形態の第１改変例、第２改変例、第３改変例では、延在部２２Ｈを断面半円状に形成した。これに対して、図７（Ａ）、図７（Ｂ）、図７（Ｃ）に示すように、延在部２２Ｈの最上部に線状の平坦面２２Ｆを設けることも好適である。
【００３２】
[第３実施形態]
以下、本発明の第３実施形態に係る半導体搭載用リードピンを図８及び図９を参照して説明する。
図８（Ａ）は、第３実施形態に係る半導体搭載用リードピンの平面図であり、図８（Ｂ）は側面であり、図８（Ｃ）は斜視図である。
半導体搭載用リードピン１０は、円筒状の軸１２と円形平板状の鍔２０とからなる。鍔２０は、パッケージ基板の電極パッドに当接可能な面状の平坦部２２と、該平坦部２２からＶ字状に凹んだ４つの溝部２４とから成る。平坦部２２は、鍔の中心ＣＮから側端２０Ｅへ十字状に延在する線状の延在部２２Ｌから成る。平坦部２２は、軸１２の中心ＣＮと溝部２４の最も深い部位とを通る垂線ＶＬに対して対称に成るように形成されている。溝部２４は側端２０Ｅから中央側に向けて形成されている。
【００３３】
ここで、半導体搭載用リードピンは、銅アロイ等により製造され、全長Ｌ１は３．１６mmに形成されている。軸１２の径Φ２は０．４６mmに形成されている。鍔２０の径Φ１は１．１mmに、厚みＴ１は０．２６mmに形成されている。溝部２４は最も深くなる側端２０Ｅで深さＨ２は０．１３mmに形成されている。図１（Ａ）中に示すように線状の延在部２２Ｌの幅Ｗ５は、０．０５mmに設定されている。
【００３４】
第３実施形態の半導体搭載用リードピン１０は、第１実施形態と同様にＩＣチップを搭載するためリフローを行った際に、半田内で拡張したボイドが溝部２４に沿って側方へ抜けて行くため、ボイドＢにより鍔２０が持ち上げられて、半導体搭載用リードピン１０が傾くことが無くなる。
【００３５】
また、第３実施形態の半導体搭載用リードピン１０では、溝部２４が略Ｖ字状に形成され、鍔２０の側端２０Ｅに向けて傾斜する構成であるため、リフローの際に膨張したボイドが溝部２４に沿って側方へ抜け易い。なお、ボイドは、半田４８から抜けなくとも、溝部２４に沿って広がって行くことで、半導体搭載用リードピン１０が傾かなくなる。
【００３６】
更に、平坦部２２が鍔２０の中央位置から側端２０Ｅまで延在すると共に、軸１２の中心を通る垂線ＶＬに対して対称に成るように構成されているため、ＩＣチップを搭載するためリフローの時に接続用の半田４８が溶融した際にも、半導体搭載用リードピン１０はパッケージ基板４０に対して垂直性を保つことができる。
【００３７】
図９（Ａ１）は、第３実施形態の第１改変例に係る半導体搭載用リードピンの平面図であり、図９（Ａ２）は側面であり、図９（Ａ３）は斜視図である。図９（Ｂ１）は、第３実施形態の第２改変例に係る半導体搭載用リードピンの平面図であり、図９（Ｂ２）は側面であり、図９（Ｂ３）は斜視図である。
図８を参照して上述した第３実施形態の半導体搭載用リードピン１０では、鍔２０の溝部２４を４カ所設けた。この代わりに、図９（Ａ１）、図９（Ａ２）、図９（Ａ３）に示すように３カ所設けることも、また、図９（Ｂ１）、図９（Ｂ２）、図９（Ｂ３）に示すように５カ所以上設けることも可能である。
【００３８】
[評価試験]
ここで、第１実施形態の半導体搭載用リードピンの溝部２４の深さＨ１を変えて行った試験結果について説明する。ここでは、３６０本の半導体搭載用リードピンを備えるパッケージ基板の６個（ｐｓｃ）製造して、半導体搭載用リードピンの傾きの有無を調べた。  比較例としては、図１０中に示す平坦な鍔２０を備える半導体搭載用リードピンをパッケージ基板に取り付けた。ここで、ＩＣチップを接続する半田バンプに融点２３０℃のＰｂ−Ｓｎ−Ｓｂ半田を用い、半導体搭載用リードピンを固定する半田として２３６℃のＰｂ８２−Ｓｎ１０−Ｓｂ８半田を用いた。
【００３９】
ここで、深さＨ１を０．０４mmに設定した際には、従来技術の半導体搭載用リードピンを用いる比較例と同様に、６個のパッケージ基板中で、２個のパッケージ基板に於いてて半導体搭載用リードピンの傾きが観察された。深さＨ１を０．０５mmに設定した際には、半導体搭載用リードピンの傾きが生じなかった。この結果から、深さＨ１を０．０５mm以上に設定することが望ましいことが分かった。
【００４０】
反対に、深さを２．１mmに設定した際には、１個のパッケージ基板に於いてて半導体搭載用リードピンの傾きが観察された。深さＨ１を２mmに設定した際には、半導体搭載用リードピンの傾きが生じなかった。この結果から、深さＨ１を２mm以下に設定することが望ましいことも分かった。
【００４１】
更に、平坦部の面積と鍔の軸の垂直方向への断面積との比について試験を行った。
この結果を図１１中の図表に示す。
ここで、平坦部の面積が５０％、即ち、溝部が５０％の際には、２４０℃で４０秒経過した際に１個のパッケージ基板に於いて半導体搭載用リードピンの傾きが観察された。即ち、５０％以下であれば効果があることが判明した。ここで、実相時のプロセスのマージンという観点から、３０％以下に設定することが望ましいことが分かった。
【００４２】
反対に、平坦部の面積を４％にした際には、所定のピル強度（４．５Kgf）を得ることができず、５％にした際に、所定のピル強度が得られた。ここで、１０％以上にしても、ピル強度が高まらないことが明らかになった。この結果から、平坦部の面積を５％以上にすることで、被接続パッドに強固に接続させることができることが分かった。
【００４３】
なお、この評価試験は、第１実施形態の半導体搭載用リードピンに対して行ったが、上記結果は、第２実施形態の半導体搭載用リードピン、第３実施形態の半導体搭載用リードピンに於いても同様な結果が得られるものと思われる。
【産業上の利用可能性】
【００４４】
上述した第１〜第３実施形態では、特定形状の平坦部及び溝部について説明したが、溝を設けることでボイドを側方へ抜くことが出来れば、種々の形状の平坦部及び溝部を用い得ることは言うまでもない。
【符号の説明】
【００４５】
１０  半導体搭載用リードピン
１２  軸
２０  鍔
２０Ｃ  中央部
２０Ｅ  側端
２２  平坦部
２２Ｃ  円部
２２Ｌ  延在部
２４  溝部
２２Ｆ  平坦面
４０  パッケージ基板
４２  パッド
４４  半田バンプ
４６  パッド
４８−ａ半田ペースト
４８−ｂ  半田
５０  ＩＣチップ
５２  パッド
【図１】
2010268016.tif 000003
【図２】
2010268016.tif 000004
【図３】
2010268016.tif 000005
【図４】
2010268016.tif 000006
【図５】
2010268016.tif 000007
【図６】
2010268016.tif 000008
【図７】
2010268016.tif 000009
【図８】
2010268016.tif 000010
【図９】
2010268016.tif 000011
【図１０】
2010268016.tif 000012
【図１１】
2010268016.tif 000013