(57)【要約】【課題】リペア処理の簡便性および確実性に優れた有機ＥＬ表示装置を提供する。【解決手段】有機ＥＬ表示装置に配列される個別に発光制御可能な複数の画素回路の１つである画素回路１００は駆動回路１８と有機ＥＬ素子２１とを含み、駆動回路１８は、輝度信号を保持するための第１キャパシタ３２と電気的に切断可能な第１ヒューズ３１と第１インダクタ３３とが直列に接続された第１保持回路３８と、輝度信号を保持するための第２キャパシタ４２と電気的に切断可能な第２ヒューズ４１と第２インダクタ４３とが直列に接続された第２保持回路４８とを有し、第１保持回路３８と第２保持回路４８とは並列に接続され、予め定められた同一の共振周波数を持ち、駆動回路１８は、さらに、第１保持回路３８の両端に現れる電圧に応じて有機ＥＬ素子２１を駆動する駆動トランジスタ１２を有する。【選択図】図１
2010262816.tif 000002
【特許請求の範囲】
【請求項１】
駆動回路と有機ＥＬ素子とを含み個別に発光制御可能な複数の画素回路を配列してなる有機ＥＬ表示装置であって、
前記各駆動回路は、
発光輝度を表す電圧信号を保持するための第１キャパシタと電気的に切断可能な第１ヒューズとが直列に接続された第１保持回路と、
前記第１保持回路の両端に現れる電圧に応じて前記有機ＥＬ素子を駆動する駆動トランジスタと
を有する有機ＥＬ表示装置。
【請求項２】
さらに、前記電圧信号を保持するための第２キャパシタと電気的に切断可能な第２ヒューズとが直列に接続された第２保持回路を備え、
前記第２保持回路は、前記第１保持回路と並列に接続されている
請求項１に記載の有機ＥＬ表示装置。
【請求項３】
前記第１保持回路は、さらに、前記第１キャパシタおよび前記第１ヒューズと直列に接続された第１インダクタを有し、
前記第２保持回路は、さらに、前記第２キャパシタおよび前記第２ヒューズと直列に接続された第２インダクタを有し、
前記第１保持回路および前記第２保持回路は、予め定められた同一の共振周波数を持つ
請求項２に記載の有機ＥＬ表示装置。
【請求項４】
前記第１保持回路は、さらに、前記第１キャパシタおよび前記第１ヒューズと直列に接続された第１インダクタを有している
請求項１に記載の有機ＥＬ表示装置。
【請求項５】
請求項１に記載の有機ＥＬ表示装置を製造するための製造方法であって、
基板上に、前記駆動トランジスタのゲート電極と接続される配線を、前記第１キャパシタの第１電極となる拡幅部を有する形状に形成する工程と、
前記ゲート電極と接続される配線上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記駆動トランジスタのソース領域と接続される配線を、前記第１キャパシタの第２電極となる拡幅部および前記第１ヒューズとなる狭隘部を有する形状に形成する工程と
を含む製造方法。
【請求項６】
前記ソース領域と接続される配線を形成する工程で、前記配線を、さらに前記第１インダクタとなる渦巻部を有する形状に形成する
請求項５に記載の製造方法
【請求項７】
請求項１に記載の有機ＥＬ表示装置をリペアするためのリペア方法であって、
前記第１保持回路に直流電圧を印加することによって、前記第１キャパシタが短絡を起こしている場合に、印加された前記直流電圧によって前記第１ヒューズを切断する工程を含むリペア方法。
【請求項８】
請求項２に記載の有機ＥＬ表示装置をリペアするためのリペア方法であって、
前記共振周波数よりも低い第１範囲および前記共振周波数よりも高い第２範囲で交流電圧の周波数を掃引しながら、前記交流電圧を前記第１保持回路に印加することによって、前記第１キャパシタが所望の容量と異なる容量で形成されている場合に、印加された前記交流電圧によって前記第１ヒューズを切断する工程を含むリペア方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機ＥＬ表示装置に関するものであって、特に、駆動回路中のキャパシタが不良となった有機ＥＬ表示装置のリペアに関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記す。）を用いた有機ＥＬディスプレイが知られている。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のＦＰＤ（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ）候補として注目されている。
【０００３】
通常、画素を構成する有機ＥＬ素子はマトリクス状に配置される。例えば、アクティブマトリクス型の有機ＥＬディスプレイでは、複数の走査線と複数のデータ線との交点に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が設けられ、このＴＦＴに保持容量素子（キャパシタ）及び駆動トランジスタのゲートが接続されている。そして、選択した走査線を通じてこのＴＦＴをオンさせ、データ線からのデータ信号を駆動トランジスタ及びキャパシタに入力し、その駆動トランジスタ及びキャパシタによって有機ＥＬ素子の発光タイミングを制御する。この画素駆動回路の構成により、アクティブマトリクス型の有機ＥＬディスプレイでは、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、デューティ比が上がってもディスプレイの輝度減少を招くようなことはない。しかしながら、アクティブマトリクス型の有機ＥＬディスプレイに代表されるように、発光画素の駆動回路構成が複雑になるほど、また、発光画素数が増加するほど、微細加工を必要とする製造工程において、回路素子や配線の短絡や開放といった電気的な不具合が発生してしまう。
【０００４】
特に、有機ＥＬディスプレイでは、画素駆動回路を構成するキャパシタの素子面積が相対的に広い。従って、このキャパシタは、電極間に存在するパーティクルなどの影響を受けやすく、ショート不良を発生させることにより画素不良率を高くする要因となっている。
【０００５】
一方、画素駆動回路素子や配線の形成後に、不具合が生じた発光画素を修正する方法が提案されている。例えば特許文献１では、回路素子の短絡等により常に発光状態となり輝点化された不良発光画素を修正するために、全ての発光画素領域に、他の導電部及び配線から離間して接続された非重畳部が設けられた表示装置が開示されている。不良発光画素については、この非重畳部にレーザを照射することにより、当該非重畳部を切断する。これにより、不良画素は、電気信号の伝達が遮断され、しかも、レーザ照射によるダメージを受けることなく滅点化される。
【０００６】
なお、不良発光画素以外にも、短絡または容量誤差の不良を生じているキャパシタを、レーザ照射により正常回路から分離することも可能である。本明細書においては、回路の不良部分を正常部分から電気的に切り離して無機能化することにより、回路の正常部分の機能を保全または救済することをリペアと呼ぶ。
【０００７】
このようなレーザ照射によるリペアは、例えばキャパシタの場合では、電気的な検査装置を用いてキャパシタの容量を測定し、短絡または容量誤差の不良と判定されたキャパシタを、レーザリペア装置を用いて正常回路から分離することにより行われる。この際にレーザを照射すべき不良箇所を特定する作業は、一般に、顕微鏡観察といった作業者の目視による方法で行われる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−２０３６３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、レーザ照射によるリペアを行う場合、電気的な検査装置の他にレーザリペア装置を用いるので、リペア作業の簡便性に劣るという第１の問題がある。また、作業者が目視でレーザ照射箇所を特定するので、手間が掛かる上にリペアの確実性に劣るという第２の問題がある。
【００１０】
本発明は、上記の事情に鑑みてなされたものであり、リペア処理の簡便性および確実性に優れた有機ＥＬ表示装置、その製造方法およびリペア方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために、本発明に係る有機ＥＬ表示装置は、駆動回路と有機ＥＬ素子とを含み個別に発光制御可能な複数の画素回路を配列してなる有機ＥＬ表示装置であって、前記各駆動回路は、発光輝度を表す電圧信号を保持するための第１キャパシタと電気的に切断可能な第１ヒューズとが直列に接続された第１保持回路と、前記第１保持回路の両端に現れる電圧に応じて前記有機ＥＬ素子を駆動する駆動トランジスタとを有する。
【００１２】
このような構成によれば、前記第１キャパシタが短絡している場合に、前記第１保持回路に直流電圧を印加することによって前記第１ヒューズを切断し、前記第１保持回路を正常な回路部分から確実に分離することができる。
【００１３】
直流電圧の印加は電気的な検査装置から行うことができる。すなわち、このような有機ＥＬ表示装置は、レーザリペア装置を用いずに、電気的な検査装置だけで不良キャパシタをリペアできるので、リペア処理の簡便性および確実性に優れている。
【００１４】
また、前記有機ＥＬ表示装置は、さらに、前記電圧信号を保持するための第２キャパシタと電気的に切断可能な第２ヒューズとが直列に接続された第２保持回路を備え、前記第２保持回路は、前記第１保持回路と並列に接続されているとしてもよい。
【００１５】
このような構成によれば、前記第１保持回路と前記第２保持回路とが両方とも分離されない限り、維持された少なくとも一方の保持回路によって前記画素回路は機能し続けることができるので、リペア処理の確実性が向上する。
【００１６】
また、前記第１保持回路は、さらに、前記第１キャパシタおよび前記第１ヒューズと直列に接続された第１インダクタを有し、前記第２保持回路は、さらに、前記第２キャパシタおよび前記第２ヒューズと直列に接続された第２インダクタを有し、前記第１保持回路および前記第２保持回路は、予め定められた同一の共振周波数を持つとしてもよい。
【００１７】
このような構成によれば、前記第１キャパシタおよび前記第２キャパシタの少なくとも一方が前記共振周波数を与える所望の容量とは異なる容量で形成されている場合に、前記第１保持回路および前記第２保持回路の共振周波数がシフトし、前記共振周波数とは異なる周波数の交流電圧の印加でピーク電流が流れるようになる。
【００１８】
そこで、前記共振周波数よりも低い第１範囲および前記共振周波数よりも高い第２範囲で交流電圧の周波数を掃引しながら、前記交流電圧を前記第１保持回路および前記第２保持回路に印加する。これにより、前記第１キャパシタまたは前記第２キャパシタに容量誤差が生じている場合に、前記第１ヒューズまたは前記第２ヒューズをピーク電流で切断し、前記第１保持回路または前記第２保持回路を正常な回路部分から予防的に分離することができる。
【００１９】
交流電圧の印加は、電気的な検査装置から行うことができる。すなわち、このような有機ＥＬ表示装置は、レーザリペア装置を用いずに、電気的な検査装置だけで不良キャパシタをリペアできるので、リペア処理の簡便性および確実性に優れている。
【００２０】
また、前記第１保持回路と前記第２保持回路とが両方とも分離されない限り、維持された少なくとも一方の保持回路によって前記画素回路は機能し続けることができるので、リペア処理の確実性が向上する。
【００２１】
本発明に係る製造方法は、上記の有機ＥＬ表示装置を製造するための製造方法であって、基板上に、前記駆動トランジスタのゲート電極と接続される配線を、前記第１キャパシタの第１電極となる拡幅部を有する形状に形成する工程と、前記ゲート電極と接続される配線上に、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記駆動トランジスタのソース領域と接続される配線を、前記第１キャパシタの第２電極となる拡幅部および前記第１ヒューズとなる狭隘部を有する形状に形成する工程とを含む。
【００２２】
また、前記ソース領域と接続される配線を形成する工程で、前記配線を、さらに前記第１インダクタとなる渦巻部を有する形状に形成してもよい。
【００２３】
このような方法によれば、前記第１キャパシタの不良時に、前記第１保持回路を正常な回路部分から電気的に分離することができる有機ＥＬ表示装置が得られる。
【００２４】
本発明に係るリペア方法は、上記の有機ＥＬ表示装置をリペアするためのリペア方法であって、前記第１保持回路に直流電圧を印加することによって、前記第１キャパシタが短絡を起こしている場合に、印加された前記直流電圧によって前記第１ヒューズを切断する工程を含む。
【００２５】
本発明に係るリペア方法は、上記の有機ＥＬ表示装置をリペアするためのリペア方法であって、前記共振周波数よりも低い第１範囲および前記共振周波数よりも高い第２範囲で交流電圧の周波数を掃引しながら、前記交流電圧を前記第１保持回路に印加することによって、前記第１キャパシタが所望の容量と異なる容量で形成されている場合に、印加された前記交流電圧によって前記第１ヒューズを切断する工程を含む。
【００２６】
このような方法によれば、前記第１キャパシタの不良時に、前記第１保持回路を正常な回路部分から電気的に分離することができるので、レーザリペア装置を用いずに、電気的な検査装置だけでリペア処理を行うことができる。また、作業者が目視でレーザ照射箇所を特定する作業がなくなるので、リペア処理の簡便性および確実性が向上する。
【発明の効果】
【００２７】
以上説明したように、本発明の有機ＥＬ表示装置は、レーザリペア装置を用いずに、電気的な検査装置だけで不良キャパシタをリペアできるので、リペア処理の簡便性および確実性に優れている。
【図面の簡単な説明】
【００２８】
【図１】第１の実施の形態における有機ＥＬ表示装置の画素回路の一例を示す回路図
【図２】保持回路の周波数電流特性の一例を示すグラフ
【図３】画素回路の構造の一例を示す断面図
【図４】（Ａ）、（Ｂ）画素回路の要部の詳細な形状の一例を示す断面図および上面図
【図５】（Ａ）〜（Ｆ）画素回路の要部の製造方法を説明する工程図
【図６】第２の実施の形態における有機ＥＬ表示装置の画素回路の一例を示す回路図
【図７】（Ａ）、（Ｂ）画素回路の要部の構成の一例を示す断面図および上面図
【発明を実施するための形態】
【００２９】
本発明の有機ＥＬ表示装置は、駆動回路と有機ＥＬ素子とを含み個別に発光制御可能な複数の画素回路を配列してなる有機ＥＬ表示装置であって、各画素の駆動回路は、少なくとも、発光輝度を表す電圧信号を保持するためのキャパシタと、電気的に切断可能なヒューズとを直列に接続してなる保持回路と、前記保持回路の両端に現れる電圧に応じて前記有機ＥＬ素子を駆動する駆動トランジスタとを有している。前記保持回路には、さらにインダクタが、前記キャパシタと前記ヒューズと直列に接続されていてもよい。
【００３０】
前記ヒューズは、前記キャパシタが短絡故障や容量誤差の不良を起こしている場合に電気的に切断されることで、前記保持回路を正常な回路から分離するリペア手段を提供する。
【００３１】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００３２】
（第１の実施の形態）
図１は、本発明の第１の実施の形態における有機ＥＬ表示装置の画素回路１００を示す回路図である。
【００３３】
画素回路１００は、有機ＥＬ表示装置の表示面内に行列状に配置される複数の画素回路の１つである。有機ＥＬ表示装置には、行ごとに選択信号線Ｇ、および列ごとに輝度信号線Ｓが設けられており、画素回路１００は、配置位置に対応した行の選択信号線Ｇおよび列の輝度信号線Ｓ、ならびに、有機ＥＬ素子２１の駆動用電源ＶTFTに接続される。
【００３４】
画素回路１００は、選択トランジスタ１１、駆動トランジスタ１２、第１保持回路３８、第２保持回路４８、有機ＥＬ素子２１で構成される。
【００３５】
第１保持回路３８は、電気的に切断可能な第１ヒューズ３１、有機ＥＬ素子２１の発光輝度を表す電圧信号（以下、輝度信号とも言う）を保持するための第１キャパシタ３２、および第１インダクタ３３が直列に接続された回路である。
【００３６】
第２保持回路４８は、電気的に切断可能な第２ヒューズ４１、輝度信号を保持するための第２キャパシタ４２、および第２インダクタ４３が直列に接続された回路である。
【００３７】
第１保持回路３８および第２保持回路４８は、予め定められた同一の共振周波数を持つ。この共振周波数は、第１キャパシタ３２および第２キャパシタ４２がそれぞれ所望の容量に形成されることで実現される。
【００３８】
画素回路１００は、正常な状態では、次のような周知の動作を行う。
【００３９】
選択信号線Ｇに選択信号が与えられることによって、選択トランジスタ１１が導通する。このときに輝度信号線Ｓに供給されている輝度信号が、第１キャパシタ３２および第２キャパシタ４２に保持される。
【００４０】
駆動トランジスタ１２は、第１保持回路３８および第２保持回路４８の両端に現れる電圧に応じた量の電流を有機ＥＬ素子２１に供給する。これにより、有機ＥＬ素子２１は、輝度信号線Ｓから供給された輝度信号に応じた輝度で発光する。
【００４１】
ここで、第１キャパシタ３２または第２キャパシタ４２が所望の容量と異なる容量で形成されている容量誤差の不良を想定する。そのような状態でも、輝度信号は第１キャパシタ３２および第２キャパシタ４２に保持されるから、一見正常な発光動作が行われる。
【００４２】
しかしながら、容量誤差は、例えば、キャパシタの電極間の絶縁膜にパーティクルがかみ込んでいるといった不良を示唆しており、将来キャパシタが短絡故障するといった完全に壊れる状態の前段階としての、壊れかけの状態を示していると考えられる。
【００４３】
従って、有機ＥＬ表示装置を全体として長期間安定的に動作させる観点から、容量誤差の不良を起こしているキャパシタを正常な回路から予防的に分離するリペア処理を行うことが有効である。
【００４４】
上述のように構成された第１の実施の形態における有機ＥＬ表示装置をリペアするためのリペア処理について説明する。
【００４５】
図２は、第１保持回路３８および第２保持回路４８の所望の周波数電流特性を示すグラフであり、第１キャパシタ３２および第２キャパシタ４２がいずれも所望の容量で形成されている場合に、第１保持回路３８および第２保持回路４８に印加される交流電圧の周波数と流れる電流の大きさを示している。
【００４６】
図２において、ｆ0は第１保持回路３８および第２保持回路４８の共振周波数であり、ｉ0は第１ヒューズ３１および第２ヒューズ４１が切断しない最大定格電流である。
【００４７】
ここで、最大定格電流ｉ0に対応する周波数をｆ1、ｆ2（ｆ1＜ｆ2）とする。直流から周波数ｆ1までを第１範囲とし、周波数ｆ2から所定の上限周波数ｆ3（例えば、周波数ｆ2の１００倍としてもよい）までを第２範囲とする。
【００４８】
図示しないリペア装置は、第１範囲および第２範囲で周波数を掃引しながら交流電圧を発生させ、発生した交流電圧を、輝度信号線Ｓおよび駆動用電源ＶTFTならびに選択トランジスタ１１を介して、第１保持回路３８および第２保持回路４８に印加する。
【００４９】
第１キャパシタ３２および第２キャパシタ４２が所望の容量で形成されている場合、第１保持回路３８および第２保持回路４８は、図２の所望の周波数電流特性を持つから、第１範囲および第２範囲の周波数の交流電圧を印加しても第１保持回路３８および第２保持回路４８に流れる電流はｉ0以下であり、第１ヒューズ３１および第２ヒューズ４１は切断しない。
【００５０】
第１キャパシタ３２が所望の容量と異なる容量で形成されている場合、第１保持回路３８の実際の周波数電流特性は、図２の所望の周波数電流特性からシフトし、ｉ0よりも大きな電流に対応する周波数が第１範囲または第２範囲に入ってくる。そのため、第１範囲および第２範囲の周波数の交流電圧を印加することによって第１保持回路３８にｉ0よりも大きな電流が流れ、第１ヒューズ３１が切断する。
【００５１】
第２キャパシタ４２が所望の容量と異なる容量で形成されている場合も、同様にして、第２ヒューズ４１が切断する。
【００５２】
有機ＥＬ表示装置の全ての画素の保持回路に対して、第１範囲および第２範囲の周波数の交流電圧を印加することによって、容量誤差がある第１キャパシタ３２および第２キャパシタ４２のみが分離され、容量が正常な第１キャパシタ３２および第２キャパシタ４２は維持される。
【００５３】
なお、第１キャパシタ３２および第２キャパシタ４２の合成容量を測定し、合成容量が所望の容量の２倍でない場合のみ、保持回路に対して第１範囲および第２範囲の周波数の交流電圧を印加してもよい。そうすれば、リペア処理の必要がない正常な保持回路に対する交流電圧の印加を省くことができるので、有機ＥＬ表示装置の全体としてのリペア処理時間が短縮される。
【００５４】
このようなリペア処理（容量測定および交流電圧の印加を含む）は、画素回路１００の製造において、駆動回路１８の作製後、有機ＥＬ素子２１の作製前に、ウェハを電気的に検査する装置をリペア装置として用いて、行うことができる。
【００５５】
次に、画素回路１００の積層構造について説明する。なお、本発明では、画素回路１００の積層構造や成膜方法について限定せず、周知の技術を適宜用いるものとする。以下では、画素回路１００の積層構造について、基本的な一例をごく簡単に述べる。
【００５６】
図３は、画素回路１００の構造の一例を示す断面図である。ここで、図３は、説明のための模式図であり、各部の大きさの比は不同に描かれている。
【００５７】
図３に示されるように、画素回路１００は、一例として、基板５１上に、駆動回路１８および有機ＥＬ素子２１をこの順に積層して構成される。
【００５８】
駆動回路１８は、駆動トランジスタ１２のゲート電極６１、ゲート電極６１と接続されるゲート配線５２ａ、ゲート配線５２ａとは接続していない接続配線５２ｂ、ゲート絶縁膜５３、駆動トランジスタ１２のソース領域６２、チャネル領域６３、ドレイン領域６４、ソース領域６２と接続されるソース配線５４、および平坦化層５５をこの順に積層して構成される。選択トランジスタ１１（図示せず）は、駆動トランジスタ１２と同様に構成される。
【００５９】
ゲート配線５２ａ、ゲート絶縁膜５３、ソース配線５４、および接続配線５２ｂの特定の部分は、第１保持回路３８および第２保持回路４８のいずれの一方としても機能する。
【００６０】
有機ＥＬ素子２１は、下部電極７１、正孔注入層７２、正孔輸送層７３、有機発光層７４、電子注入層７５、および上部電極７６をこの順に積層して構成される。
【００６１】
図４（Ａ）、図４（Ｂ）は、ゲート配線５２ａ、ソース配線５４、および接続配線５２ｂの、第１保持回路３８または第２保持回路４８として機能する部分の詳細な形状の一例を示す断面図および上面図である。
【００６２】
図４（Ａ）は、図３の対応部分の拡大断面図である。
【００６３】
図４（Ｂ）において、第１保持回路３８の例で説明すれば、ゲート配線５２ａは、基板５１上に、第１キャパシタ３２の第１電極となる拡幅部を有する形状に形成されている。
【００６４】
ソース配線５４は、ゲート配線５２ａ上に形成されたゲート絶縁膜５３上に、第１キャパシタ３２の第２電極となる拡幅部、第１ヒューズ３１となる狭隘部、および第１インダクタ３３となる渦巻部を有する形状に形成されている。
【００６５】
接続配線５２ｂは、基板５１上のゲート配線５２ａと同じ配線層に形成され、ソース配線５４による渦巻部の中心と外部とを接続している。接続配線５２ｂは、ゲート配線５２ａとは接続されていない。
【００６６】
同様の形状を有するもう１組の部分が設けられ、第２保持回路４８として機能する。
【００６７】
次に、上述した構成を有する有機ＥＬ表示装置の製造方法の要部について説明する。
【００６８】
本発明の製造方法は、ゲート配線５２ａ、ソース配線５４、および接続配線５２ｂを、上述の形状に形成する工程を含むことによって特徴付けられる。なお、本発明では、ゲート配線５２ａ、ソース配線５４、および接続配線５２ｂをパターニングする形状に特徴があり、パターニング自体は周知のプロセスに従って行われる。
【００６９】
図５（Ａ）〜図５（Ｆ）は、ゲート配線５２ａ、ソース配線５４、および接続配線５２ｂを上述の形状に形成するための工程を説明する工程図である。
【００７０】
まず、基板５１上に、ゲート配線５２ａおよび接続配線５２ｂとなるべき金属膜５２を真空蒸着法により全面成膜する。レジスト８１を塗布しマスク露光を行う。レジスト８１のマスクパターンには、図４（Ｂ）に示されたゲート配線５２ａおよび接続配線５２ｂの形状を用いる（図５（Ａ））。エッチングおよびレジスト洗浄により、ゲート配線５２ａおよび接続配線５２ｂが形成される（図５（Ｂ））。
【００７１】
次に、ゲート配線５２ａおよび接続配線５２ｂ上に、ゲート絶縁膜５３となるべき金属酸化物を真空蒸着法により全面成膜する。レジスト８２を塗布しマスク露光を行う。レジスト８２のマスクパターンには、図４（Ｂ）に示された接続配線５２ｂとソース配線５４との重複部分を全面から除外した形状を用いる（図５（Ｃ））。エッチングおよびレジスト洗浄により、接続配線５２ｂとソース配線５４との重複部分にビアホールが抜かれたゲート絶縁膜５３が形成される（図５（Ｄ））。
【００７２】
次に、ゲート絶縁膜５３上に、ソース配線５４となるべき金属膜を真空蒸着法により全面成膜する。このとき、金属膜はゲート絶縁膜５３に抜かれたビアホール内にも形成され、接続配線５２ｂと接続される。レジスト８３を塗布しマスク露光を行う。レジスト８３のマスクパターンには、図４（Ｂ）に示されたソース配線５４の形状を用いる（図５（Ｅ））。エッチングおよびレジスト洗浄により、ソース配線５４が形成される（図５（Ｆ））。
【００７３】
この段階で、前述のリペア処理が実施される。リペア処理の後、図５（Ｆ）に示される構成の上に、引き続いて有機ＥＬ素子２１が形成される。
【００７４】
以上説明したように、本発明の第１の実施の形態の有機ＥＬ表示装置によれば、キャパシタの容量誤差による保持回路の共振周波数のシフトを利用して壊れかけの保持回路を予防的に分離できるという特有の効果が得られる。
【００７５】
（第２の実施の形態）
図６は、本発明の第２の実施の形態における有機ＥＬ表示装置の画素回路２００を示す回路図である。
【００７６】
画素回路２００は、第１の実施の形態の画素回路１００と比べて、第１保持回路３９、第２保持回路４９の構成が異なる。
【００７７】
第１保持回路３９は、電気的に切断可能な第１ヒューズ３１および輝度信号を保持するための第１キャパシタ３２が直列に接続された回路であり、インダクタは含まれない。
【００７８】
第２保持回路４９は、電気的に切断可能な第２ヒューズ４１および輝度信号を保持するための第２キャパシタ４２が直列に接続された回路であり、インダクタは含まれない。
【００７９】
上述のように構成された第２の実施の形態における有機ＥＬ表示装置をリペアするためのリペア処理では、短絡故障を起こしているキャパシタを分離することを目的として、第１保持回路３９、第２保持回路４９に直流電圧を印加する。
【００８０】
第１キャパシタ３２および第２キャパシタ４２が短絡していない場合、第１保持回路３９および第２保持回路４９には、直流電圧を印加しても電流が流れず、第１ヒューズ３１および第２ヒューズ４１は切断しない。
【００８１】
第１キャパシタ３２が短絡している場合、第１保持回路３９に直流電圧を印加することによって電流が流れ、第１ヒューズ３１が切断する。
【００８２】
第２キャパシタ４２が短絡している場合も、同様にして、第２ヒューズ４１が切断する。
【００８３】
有機ＥＬ表示装置の全ての画素の保持回路に対して、直流電圧を印加することによって、短絡している第１キャパシタ３２および第２キャパシタ４２のみが分離され、短絡していない正常な第１キャパシタ３２および第２キャパシタ４２は維持される。
【００８４】
図７（Ａ）、図７（Ｂ）は、ゲート配線５２ａ、およびソース配線５４の、第１保持回路３９および第２保持回路４９として機能する部分の詳細な形状の一例を示す断面図および上面図である。図４（Ａ）、図４（Ｂ）との違いはインダクタが省かれた点のみであるため、詳細な説明は省略する。
【００８５】
以上説明したように、本発明の第２の実施の形態の有機ＥＬ表示装置によれば、第１の実施の形態とは異なり、キャパシタの短絡故障により完全に壊れた保持回路を確実に分離できるという特有の効果が得られる。
【００８６】
以上、本発明の有機ＥＬ表示装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものも本発明の範囲内に含まれる。
【００８７】
例えば、第１の実施の形態および第２の実施の形態では、２つの保持回路が並列に接続された回路構成を例示した。このような構成では、並列に接続された保持回路が両方とも分離されない限り、維持された少なくとも一方の保持回路によって画素回路は機能し続けることができる。従って、リペア処理の確実性が向上する。
【００８８】
これに対し、１つの画素にただ１つの保持回路を設けた構成も可能である。この場合、保持回路が分離されると画素回路は常時消灯となって機能を失うため、１つの画素に２つの保持回路を設けた構成と比べるとリペア処理の確実性に劣る。
【００８９】
その代わりに、保持回路に必要な面積が小さくなるため、画素密度が向上して１画素に割当てられる面積が縮小した場合でも実装し易いといったトレードオフが得られる。
【産業上の利用可能性】
【００９０】
本発明の有機ＥＬ表示装置は、携帯電話機、テレビ、パーソナルコンピュータなどのあらゆる表示装置に利用できる。
【符号の説明】
【００９１】
１１  選択トランジスタ
１２  駆動トランジスタ
１８  駆動回路
２１  有機ＥＬ素子
３１  第１ヒューズ
３２  第１キャパシタ
３３  第１インダクタ
３８、３９  第１保持回路
４１  第２ヒューズ
４２  第２キャパシタ
４３  第２インダクタ
４８、４９  第２保持回路
５１  基板
５２  金属膜
５２ａ  ゲート配線
５２ｂ  接続配線
５３  ゲート絶縁膜
５４  ソース配線
５５  平坦化層
６１  ゲート電極
６２  ソース領域
６３  チャネル領域
６４  ドレイン領域
７１  下部電極
７２  正孔注入層
７３  正孔輸送層
７４  有機発光層
７５  電子注入層
７６  上部電極
８１〜８３  レジスト
１００、２００  画素回路
【図１】
2010262816.tif 000003
【図２】
2010262816.tif 000004
【図３】
2010262816.tif 000005
【図４】
2010262816.tif 000006
【図５】
2010262816.tif 000007
【図６】
2010262816.tif 000008
【図７】
2010262816.tif 000009