(57)【要約】【課題】簡易な制御で複数のデバイスとデータ伝送を可能とする。【解決手段】インターフェース装置１はシリアルデバイス３との間でデータ伝送を行う。選択回路１００〜３００は、シリアルデバイスＸ１〜Ｘ３と１対１に対応付けられて設けられる。各選択回路は、コントロール回路２又は前段の選択回路から供給される転送信号が、最初に非アクティブからアクティブになったことを検知すると選択信号を非アクティブからアクティブに遷移させる。次に、転送信号がアクティブから非アクティブになったことを検知すると選択信号をアクティブから非アクティブに遷移させ、その後、転送信号がアクティブに遷移しても選択信号を非アクティブに維持する。さらに、転送信号が最初にアクティブから非アクティブに遷移したことを検知した後に当該転送信号を後段に転送する。【選択図】図２
2010271814.tif 000002
【特許請求の範囲】
【請求項１】
複数のデバイスとの間でデータ伝送を行うインターフェース装置であって、
前記複数のデバイスの中から選択した１つのデバイスとの間でデータ伝送を実行すると共に、データ伝送を実行する期間を指定する転送信号を出力するコントロール回路と、
各々が、前記複数のデバイスと１対１に対応付けられて設けられ、対応するデバイスへ当該デバイスを選択する選択信号を供給すると共に、前記転送信号を順次後段に転送するようにカスケード接続された複数の選択回路と、
前記コントロール回路及び前記複数のデバイスの全てと電気的に接続され、前記複数のデバイスのいずれかと前記コントロール回路との間でデータ伝送を行うデータ線とを備え、
前記複数の選択回路の各々は、
前記コントロール回路又は前段の前記選択回路から供給される前記転送信号が最初に非アクティブからアクティブになったことを検知すると、前記選択信号を非アクティブからアクティブに遷移させ、次に前記転送信号がアクティブから非アクティブになったことを検知すると、前記選択信号をアクティブから非アクティブに遷移させ、その後、前記転送信号が非アクティブからアクティブに遷移しても前記選択信号を非アクティブのまま維持する第１回路と、
前記転送信号が最初にアクティブから非アクティブに遷移したことを検知する前は当該転送信号を後段に転送せず、検知した後に当該転送信号を後段に転送する第２回路と、を備える、
ことを特徴とするインターフェース装置。
【請求項２】
前記複数の選択回路の各々は、
前記コントロール回路又は前段の前記選択回路から供給される前記転送信号の論理状態に応じて状態遷移を行う順序回路と、
前記順序回路の出力信号に基づいて、当該転送信号が最初に非アクティブからアクティブになったことを検知すると前記選択信号を非アクティブからアクティブに遷移させ、次に当該転送信号がアクティブから非アクティブになったことを検知すると前記選択信号をアクティブから非アクティブに遷移させ、その後、当該転送信号が非アクティブからアクティブに遷移しても前記選択信号を非アクティブのまま維持する選択制御回路と、
前記転送信号が最初にアクティブから非アクティブに遷移したことを検知する前は当該転送信号を後段に転送せず、検知した後に当該転送信号を後段に転送する転送制御回路と、
を備え、
前記第１回路は、前記順序回路と前記選択制御回路とを備え、
前記第２回路は、前記順序回路と前記転送制御回路とを備える、
ことを特徴とする請求項１に記載のインターフェース装置。
【請求項３】
前記コントロール回路及び前記複数の選択回路の全てと電気的に接続される初期化信号線を備え、
前記コントロール回路は、前記複数の選択回路のうち最終段の選択回路が前記選択信号をアクティブから非アクティブに遷移させた後、アクティブとなる初期化信号を前記初期化信号線に出力し、
前記複数の選択回路の各々に設けられた前記順序回路は、前記初期化信号によって論理状態が初期化される、
ことを特徴とする請求項２に記載のインフェース装置。
【請求項４】
前記データ線は、前記コントロール回路から前記複数のデバイスのいずれか１つへ入力データを供給する入力データ線と、前記複数のデバイスのいずれか１つから前記コントロール回路へ出力データを供給する出力データ線とのうち少なくとも一方であることを特徴とする請求項１から請求項３の何れかに記載のインターフェース装置。
【請求項５】
前記入力データ線は１ビット又は複数ビットの入力データを伝送し、前記出力データ線は１ビット又は複数ビットの出力データを伝送することを特徴とする請求項４に記載のインターフェース装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターフェース装置に関する。
【背景技術】
【０００２】
電子機器では、複数のデバイスとデータの授受を実行して所望の処理を実行するのが一般的である。このようなデータ伝送の方式として３線式シリアルインターフェースが知られている。
このインターフェースでは、複数のシリアルデバイスが1個のコントロール回路と通信を行う。１個のシリアルデバイスは、入力データを取り込むデータ入力端子、入力データに同期したクロック信号が供給されるクロック入力端子、取り込まれた入力データを決定するロード信号が供給されるロード端子、及び出力データを出力するデータ出力端子を備える。
コントロール回路と複数のシリアルデバイスの各々を接続する場合には信号線や制御線の本数が増大するため、シリアルデバイスをカスケード接続することにより信号線や制御線の本数を低減する技術も知られている。その一方で、シリアルデバイスをカスケード接続するとデータ伝送に時間が係るといった問題がある。
特許文献１には、コントロール回路から、データ以外にデバイス選択情報を送信することにより、カスケード接続において、データ伝送時間の増大を抑制しつつ信号線の数を低減する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２５９５５９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載された従来の技術では、第1に、コントロール回路は、データ以外にデバイス選択情報を送出しなければならない。第２に、コントロール回路は、データをシリアルデバイスに取り込むためのストローブ信号と、デバイス選択情報をシリアルデバイスに取り込むためのストローブ信号とが必要となる。このため、制御が複雑になるといった問題があった。
本発明は、上述した事情に鑑みてなされたものであり、簡易な制御で複数のデバイスとデータ伝送を可能とするインターフェース装置を提供することを解決課題とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明に係るインターフェース装置は、複数のデバイスとの間でデータ伝送を行うインターフェース装置であって、複数のデバイスの中から選択した１つのデバイスとの間でデータ伝送を実行すると共に、データ伝送を実行する期間を指定する転送信号を出力するコントロール回路と、各々が、複数のデバイスと１対１に対応付けられて設けられ、対応するデバイスへ当該デバイスを選択する選択信号を供給すると共に、転送信号を順次後段に転送するようにカスケード接続された複数の選択回路と、コントロール回路及び複数のデバイスの全てと電気的に接続され、複数のデバイスのいずれかとコントロール回路との間でデータ伝送を行うデータ線とを備え、複数の選択回路の各々は、コントロール回路又は前段の選択回路から供給される転送信号が最初に非アクティブからアクティブになったことを検知すると、選択信号を非アクティブからアクティブに遷移させ、次に転送信号がアクティブから非アクティブになったことを検知すると、選択信号をアクティブから非アクティブに遷移させ、その後、転送信号が非アクティブからアクティブに遷移しても選択信号を非アクティブのまま維持する第１回路と、転送信号が最初にアクティブから非アクティブに遷移したことを検知する前は当該転送信号を後段に転送せず、検知した後に当該転送信号を後段に転送する第２回路と、を備える。
【０００６】
より具体的には、複数の選択回路の各々は、コントロール回路又は前段の選択回路から供給される転送信号の論理状態に応じて状態遷移を行う順序回路と、順序回路の出力信号に基づいて、当該転送信号が最初に非アクティブからアクティブになったことを検知すると選択信号を非アクティブからアクティブに遷移させ、次に当該転送信号がアクティブから非アクティブになったことを検知すると選択信号をアクティブから非アクティブに遷移させ、その後、当該転送信号が非アクティブからアクティブに遷移しても選択信号を非アクティブのまま維持する選択制御回路と、当該転送信号が最初にアクティブから非アクティブに遷移したことを検知する前は当該転送信号を後段に転送せず、検知した後に当該転送信号を後段に転送する転送制御回路と、を備え、第１回路は、順序回路と選択制御回路とを備え、第２回路は、順序回路と転送制御回路とを備える。
【０００７】
この発明によれば、各選択回路は、当該選択回路に供給される転送信号の状態に応じて選択信号の有効／無効を切り替えるとともに、当該転送信号を後段へ転送するか否かを決定する。したがって、転送信号を制御することで、所望のシリアルデバイスを選択することが可能になる。この際、コントロール回路が生成するのは、転送信号のみで足りるので、デバイス選択情報やストローブ信号を生成する必要がない。よって、本発明によれば、簡易な制御で複数のデバイスとデータ伝送を可能とするインターフェース装置を提供することができる。
【０００８】
上述したインターフェース装置において、コントロール回路及び複数の選択回路の全てと電気的に接続される初期化信号線を備え、コントロール回路は、複数の選択回路のうち最終段の選択回路が選択信号をアクティブから非アクティブに遷移させた後、アクティブとなる初期化信号を初期化信号線に出力し、複数の選択回路の各々に設けられた順序回路は、初期化信号によって論理状態が初期化される。これにより、同一のシリアルデバイスに複数回アクセスすることが可能となる。
【０００９】
上述したインターフェース装置において、データ線は、コントロール回路から複数のデバイスのいずれか１つへ入力データを供給する入力データ線と、複数のデバイスのいずれか１つからコントロール回路へ出力データを供給する出力データ線とのうち少なくとも一方であることが好ましい。例えば、データ線として入力データ線のみを備えるデバイスとしては、ＤＡ変換器などが該当する。また、データ線として出力データ線のみを備えるデバイスとしては、例えば、ＡＤ変換器やＲＯＭなどが該当する。さらに、データ線として入力データ線と出力データ線の双方を備えるデバイスとしては、例えば、ＲＡＭが該当する。
【００１０】
また、上述したインターフェース装置において、入力データ線は１ビット又は複数ビットの入力データを伝送し、出力データ線は１ビット又は複数ビットの出力データを伝送することが好ましい。すなわち、デバイスは１ビットのシリアル形式のデータを取り扱うものであってもよいし、あるいは、複数ビットのパラレル形式のデータを取り扱うものであってもよい。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係るデータ伝送システムの構成を示すブロック図である。
【図２】実施形態の選択回路の構成を示す回路図である。
【図３】実施形態のインターフェース装置の動作を示すタイミングチャートである。
【図４】実施形態の選択回路の動作を示す模式図である。
【図５】本発明の変形例に係るデータ伝送システムの構成を示すブロック図である。
【図６】本発明の変形例に係る順序回路の一部の構成を示す回路図である。
【発明を実施するための形態】
【００１２】
図１は、本発明の実施形態に係るデータ伝送システムの構成を示すブロック図である。
このデータ伝送システムは、インターフェース装置１と３個のシリアルデバイスＸ１〜Ｘ３とを備える。シリアルデバイスＸ１〜Ｘ３は、例えば、ＲＡＭ（Random Access Memory）やＤＳＰ（Digital Signal Processor）などのデジタル処理回路で構成される。本実施形態では、シリアルデバイスＸ１はＡＤコンバータであり、シリアルデバイスＸ２はメモリである。
【００１３】
インターフェース装置１は、シリアルデバイスＸ１〜Ｘ３との間でデータ伝送を行う装置である。シリアルデバイスＸ１〜Ｘ３は、データ入力端子、データ出力端子、クロック入力端子、及びロード端子を備える。データ入力端子には入力データ線５を介して入力データＤＩが供給される一方、データ出力端子からは出力データＤＯが出力データ線７に出力される。また、シリアルデバイスＸ１〜Ｘ３はクロック入力端子に供給されるクロック信号ＣＬＫに同期して動作する。さらに、シリアルデバイスＸ１〜Ｘ３はロード端子に供給される選択信号CS_10〜CS_30が有効な場合に限って入力データＤＩの入力や出力データＤＯの出力を実行する。この例では、選択信号CS_10〜CS_30が排他的に有効となるように制御される。これによって、シリアルデバイスＸ１〜Ｘ３は排他的に有効となる。
【００１４】
インターフェース装置１は、コントロール回路２と、３個のシリアルデバイスＸ１〜Ｘ３に１対１に対応して設けられた選択回路１００〜３００とを備える。コントロール回路２は、シリアルデバイスＸ１〜Ｘ３の中から選択した１つのシリアルデバイスとの間でデータ伝送を実行する。データ伝送には、コントロール回路２からシリアルデバイスへの入力データＤＩの伝送、シリアルデバイスからコントロール回路２への出力データＤＯの伝送が含まれる。
【００１５】
コントロール回路２は、転送信号Loadを用いて、データ伝送の対象となるシリアルデバイスを特定する。また、コントロール回路２は、初期化線８を介して全ての選択回路１００〜３００に初期化信号Initを供給する。さらに、コントロール回路２は、リセット線９を介して全ての選択回路１００〜３００にリセット信号RSTを供給する。
【００１６】
選択回路１００〜３００は、シリアルデバイスＸ１〜Ｘ３と１対１に対応付けられている。この例では、選択回路１００とシリアルデバイスＸ１、選択回路２００とシリアルデバイスＸ２、及び選択回路３００とシリアルデバイスＸ３が対応付けられている。
また、選択回路（１００，２００，３００）は、対応するシリアルデバイス（Ｘ１，Ｘ２，Ｘ３）を選択するための選択信号（CS_10，CS_20，CS_30）を当該シリアルデバイスへ供給すると共に、転送信号を順次後段に転送するようにカスケード接続されている。本実施形態では、初段の選択回路１００から第２段目の選択回路２００へ転送される転送信号を「Load10」と表記し、第２段目の選択回路２００から最終段（第３段目）の選択回路３００へ転送される転送信号を「Load20」と表記する。
【００１７】
図２は、本実施形態に係る選択回路の具体的な構成を示す図である。ここでは、初段の選択回路１００を例に挙げて、その具体的な構成について説明する。なお、他の選択回路２００および３００も、選択回路１００と同様に構成されている。図２に示すように、選択回路１００は、順序回路１１０、選択制御回路１２０および転送制御回路１３０を含む。順序回路１１０と選択制御回路１２０とによって、選択信号CS_10の有効および無効を切り替える第１回路が構成される。また、順序回路１１０と転送制御回路１３０とによって、転送信号Load10を次段の選択回路２００へ転送するか否かを決定する第２回路が構成される。
【００１８】
順序回路１１０は、当該順序回路１１０に供給される転送信号Loadの論理状態に応じて状態遷移を行う手段である。図２に示すように、順序回路１１０は、第１のＪＫフリップフロップ１０と、第２のＪＫフリップフロップ１１と、第１のＡＮＤゲート１２と、第２のＡＮＤゲート１３と、第３のＡＮＤゲート１４と、第１のインバータ１７とを含む。これらの要素の接続関係は、図２に示すとおりである。本実施形態では、第１のＪＫフリップフロップ１０のＱ側の出力と、第２のＪＫフリップフロップ１１のＱ側の出力とが順序回路１１０の出力となる。以下において、初段の選択回路１００における第１のフリップフロップ１０のＱ側の出力をOUT_10、第２のフリップフロップ１０のＱ側の出力をOUT_11と表記し、次段の選択回路２００における第１のフリップフロップ１０のＱ側の出力をOUT_20、第２のフリップフロップ１０のＱ側の出力をOUT_21と表記し、最終段の選択回路３００における第１のフリップフロップ１０のＱ側の出力をOUT_30、第２のフリップフロップ１０のＱ側の出力をOUT_31と表記する。
【００１９】
選択制御回路１２０は、順序回路１１０の出力に応じて、選択信号CS_10の有効および無効を切り替える手段である。図２に示すように、選択制御回路１２０は、互いに直列に接続される第４のＡＮＤゲート１５および第２のインバータ１８を含む。第４のＡＮＤゲート１５の入力には、第２のインバータ１８の出力と第１のＪＫフリップフロップ１０のＱ側の出力とが接続される。また、第２のインバータ１８の入力には第２のＪＫフリップフロップ１１のＱ側の出力が接続される。第４のＡＮＤゲート１５の出力がアクティブレベル（ハイレベル）のときは、選択信号CS_10は有効であり、対応するシリアルデバイスＸ１が選択される。一方、第４のＡＮＤゲート１５の出力が非アクティブレベル（ローレベル）のときは、選択信号CS_10は無効であり、対応するシリアルデバイスＸ１は選択されない。
【００２０】
転送制御回路１３０は、順序回路１１０の出力および転送信号Loadの論理状態に応じて、転送信号Load10を次段の選択回路２００へ転送するか否かを決定する手段である。図２に示すように、転送制御回路１３０は、第５のＡＮＤゲート１６を含む。第５のＡＮＤゲートの入力には、第１のＪＫフリップフロップ１０のＱ側の出力、第２のＪＫフリップフロップ１１のＱ側の出力、転送信号Loadが供給される信号線が接続される。第５のＡＮＤゲート１６の出力がアクティブレベル（ハイレベル）のときは、次段の選択回路２００に対して転送信号Load10が転送される一方、非アクティブレベル（ローレベル）のときは、次段の選択回路２００に対して転送信号Load10が転送されない。なお、次段の選択回路２００に対して転送信号Load10が転送される場合、当該転送信号Load10は、次段の選択回路２００の第１のＡＮＤゲート１２の入力、第１のインバータ１７の入力および第５のＡＮＤゲート１６の入力の各々に供給される。同様に、転送信号Load20は、最終段の選択回路３００の第１のＡＮＤゲート１２の入力、第１のインバータ１７の入力および第５のＡＮＤゲート１６の入力の各々に供給される。
【００２１】
次に、図２〜図４を参照しながら、インターフェース装置１の具体的な動作を説明する。図３は、インターフェース装置１の動作に用いられる各種信号の具体的な波形を示すタイミングチャートである。図４は、各選択回路（１００，２００，３００）の具体的な動作を模式的に示す図である。各選択回路の動作の概要は以下のとおりである。各選択回路は、コントロール回路２又は前段の選択回路から供給される転送信号が最初に非アクティブからアクティブになったことを検知すると、選択信号を非アクティブからアクティブに遷移させる。次に転送信号がアクティブから非アクティブになったことを検知すると、選択信号をアクティブから非アクティブに遷移させ、その後、転送信号が非アクティブからアクティブに遷移しても選択信号を非アクティブのまま維持する。さらに、転送信号が最初にアクティブから非アクティブに遷移したことを検知する前は当該転送信号を後段に転送しない。そして、転送信号が最初にアクティブから非アクティブに遷移したことを検知した後は、転送信号がアクティブに遷移するたびに当該転送信号を後段へ転送する。以下、その具体的な内容について説明する。
【００２２】
図３に示すように、先ず、時刻ｔ０から時刻ｔ１に至るまでのリセット期間Ｔｒにおいて、コントロール回路２は、リセット信号RSTをローレベルに設定する。これにより、各選択回路（１００，２００，３００）における第１のＪＫフリップフロップ１０および第２のフリップフロップ１１がリセットされる。つまり、第１のＪＫフリップフロップ１０のＱ側の出力、および、第２のＪＫフリップフロップ１１のＱ側の出力の各々は「０」（ローレベル）に設定される。このとき、図２からも理解されるように、各選択回路の選択制御回路１２０（第４のＡＮＤゲート１５）および転送制御回路１３０（第５のＡＮＤゲート１６）の出力はローレベルになる。
【００２３】
図４に示すように、時刻ｔ０〜時刻ｔ１（リセット期間）における各選択回路（１００，２００，３００）の順序回路１１０の出力を「００」と表記する。左側のビット「０」は第１のＪＫフリップフロップ１０のＱ側の出力を表し、右側のビット「０」は第２のＪＫフリップフロップ１１のＱ側の出力を表す。図４に示すスイッチＳＷ１は、選択制御回路１２０の出力を模式的に示すものであり、選択制御回路１２０の出力がハイレベルのときはオン状態となる一方、ローレベルのときはオフ状態となる。また、図４に示すスイッチＳＷ２は、転送制御回路１３０の出力を模式的に示すものであり、転送制御回路１３０の出力がハイレベルのときはオン状態となる一方、ローレベルのときはオフ状態となる。いま、各選択回路の選択制御回路１２０および転送制御回路１３０の出力はローレベルであるから、全てのスイッチＳＷ１およびＳＷ２はオフ状態となる。
【００２４】
図３に示すように、リセット期間Ｔｒの後の時刻ｔ２において、コントロール回路２は、転送信号Loadを所定の時間長ＴX1だけアクティブ状態（ハイレベル）に設定するとともに、初期化信号Initをローレベルに設定する。このとき、初段の選択回路１００において、第２のフリップフロップ１１のＱ側の出力OUT_11は「０」であるから、第２のフリップフロップ１１のＱＮ側の出力は「１」に設定された状態である。そして、転送信号Loadがハイレベルに設定されることにより、第１のＡＮＤゲート１２の出力はハイレベルとなる（図２参照）。したがって、第１のフリップフロップ１０のＪ側の入力は「１」に設定される。また、第２のＡＮＤゲート１３の出力はローレベルに設定されるから、第１のフリップフロップ１０のＫ側の入力は「０」に設定される。
【００２５】
図３に示すように、時刻ｔ２の後の時刻ｔ３において、初期化信号Initがローレベルに維持されたままクロック信号CLKが立ち上がる。そうすると、その立ち上がりエッジに同期して、第１のフリップフロップ１０がデータをラッチする。この結果、第１のフリップフロップ１０のＱ側の出力OUT_10は「１」となる。このとき、ハイレベルの転送信号Loadは第１のインバータ１７にてローレベルに反転されて第３のＡＮＤゲート１４に供給されるから、第３のＡＮＤゲート１４の出力はローレベルとなる。これにより、第２のフリップフロップ１１のＪ側の入力は「０」となる。また、第１のフリップフロップ１０のＱＮ側の出力は「０」に設定されるから、第２のフリップフロップ１１のＫ側の入力は「０」となる。したがって、第２のフリップフロップ１１のＱ側の出力OUT_11は「０」のままである。図４に示すように、時刻ｔ３における初段の選択回路１００の順序回路１１０の出力は「１０」と表すことができる。
【００２６】
このとき、初段の選択回路１００の選択制御回路１２０は、順序回路１１０の出力（「１０」）に基づいて、選択信号CS_10を非アクティブからアクティブへ遷移させる。より具体的には、出力OUT_10が「１」である一方、出力OUT_11が「０」であるから、図２からも理解されるように、初段の選択回路１００の第４のＡＮＤゲート１５（選択制御回路１２０）の出力はハイレベルとなる。したがって、選択信号CS_10は有効となってシリアルデバイスＸ１が選択される。また、このとき、初段の選択回路１００の転送制御回路１３０は、順序回路１１０の出力および転送信号Loadに基づいて、次段の選択回路２００に対する転送信号Load10の転送を禁止する。より具体的には、出力OUT_10は「１」、出力OUT_11は「０」、転送信号Loadはハイレベルであるから、初段の選択回路１００の第５のＡＮＤゲート１６（転送制御回路１３０）の出力はローレベルとなる。すなわち、図４に示すように、時刻ｔ３においては、初段の選択回路１００のスイッチＳＷ１はオン状態となる一方、スイッチＳＷ２はオフ状態となる。
【００２７】
図３に示す時刻ｔ３の後のｔ４において、コントロール回路２は、転送信号Loadを非アクティブ状態（ローレベル）に設定するとともに、初期化信号Initをローレベルに維持する。これにより、初段の選択回路１００において、第１のＡＮＤゲート１２の出力はローレベルに設定される。また、第２のＡＮＤゲート１３の出力はローレベルに維持される。したがって、出力OUT_10は「１」に維持される。また、図２からも理解されるように、ローレベルの転送信号Loadは第１のインバータ１７にてハイレベルに反転されて第３のＡＮＤゲート１４に供給されるから、第３のＡＮＤゲート１４の出力はハイレベルに設定される。したがって、第２のフリップフロップ１１のＪ側の入力は「１」に設定される。また、第２のフリップフロップ１１のＫ側の入力は「０」のままである。
【００２８】
図３に示すように、時刻ｔ４の後の時刻ｔ５において、初期化信号Initがローレベルに維持されたままクロック信号CLKが立ち上がる。そうすると、その立ち上がりエッジに同期して、初段の選択回路１００の第２のフリップフロップ１１がデータをラッチする。この結果、第２のフリップフロップ１１のＱ側の出力OUT_11は「１」となる。したがって、図４に示すように、時刻ｔ５における初段の選択回路１００の順序回路１１０の出力は「１１」と表すことができる。
【００２９】
このとき、初段の選択回路１００の選択制御回路１２０は、順序回路１１０の出力（「１１」）に基づいて、選択信号CS_10をアクティブから非アクティブへ遷移させる。より具体的には、出力OUT_10および出力OUT_11が「１」であるから、初段の選択回路１００の第４のＡＮＤゲート１５（選択制御回路１２０）の出力はローレベルとなる。これにより、選択信号CS_10は無効となってシリアルデバイスＸ１は選択されない。
【００３０】
また、このとき、初段の選択回路１００の転送制御回路１３０は、順序回路１１０の出力（「１１」）および転送信号Loadに基づいて、次段の選択回路２００に対する転送信号Load10の転送を禁止する。より具体的には、出力OUT_10および出力OUT_11は「１」、転送信号Loadはローレベルであるから、初段の選択回路１００の第５のＡＮＤゲート１６（転送制御回路１３０）の出力はローレベルに設定される。すなわち、図４に示すように、時刻ｔ５においては、初段の選択回路１００のスイッチＳＷ１およびＳＷ２は何れもオフ状態となる。
【００３１】
本実施形態では、選択信号CS_10が有効となる期間（シリアルデバイスＸ１の選択期間）の時間長は、転送信号Loadがハイレベルになっている期間ＴX1の時間長に応じて決まるため、コントロール回路２は、シリアルデバイスＸ１の選択期間が所望の時間長となるように、転送信号Loadがハイレベルとなる期間ＴX1の時間長を設定する。例えば、入力データ線５に供給されるデータ読み取りコマンド（入力データＤＩ）のコマンド長が８ビットである場合、コントロール回路２は、選択信号CS_10がハイレベルとなる期間が８クロック周期となるように、期間ＴX1を設定するという具合である。
【００３２】
次に、図３に示す時刻ｔ５の後の時刻ｔ６において、コントロール回路２は、転送信号Loadを所定の時間長ＴX2だけハイレベルに設定するとともに初期化信号Initをローレベルに維持する。このとき、初段の選択回路１００において、第２のＡＮＤゲート１３の出力はローレベルに維持されるから、出力OUT_10および出力OUT_11は「１」に維持される。初段の選択回路１００の選択制御回路１２０は、順序回路１１０の出力（「１１」）に基づいて、選択信号CS_10を非アクティブのまま維持する。より具体的には、出力OUT_10および出力OUT_11は「１」であるから、初段の選択回路１００の第４のＡＮＤゲート１５（選択制御回路１２０）の出力もローレベルに維持される。したがって、転送信号Loadがハイレベルに遷移しても選択信号CS_10は無効のままである。一方、転送信号Loadがハイレベルに設定されることにより、初段の選択回路１００の第５のＡＮＤゲート１６（転送制御回路１３０）の出力はハイレベルに設定される。これにより、次段の選択回路２００に対して転送信号Load10が転送される。すなわち、図４に示すように、時刻ｔ６においては、初段の選択回路１００のスイッチＳＷ１はオフ状態となる一方、スイッチＳＷ２はオン状態となる。
【００３３】
次段の選択回路２００からみれば、前段の選択回路１００から供給される転送信号Load10がハイレベルに設定されたことになる。このとき、次段の選択回路２００の第１のフリップフロップ１０のＪ側の入力は「１」に設定され、Ｋ側の入力は「０」に設定される（時刻ｔ２における初段の選択回路１００と同様）。そして、図３に示すように、時刻ｔ６の後の時刻ｔ７において、初期化信号Initがローレベルに維持されたままクロック信号CLKが立ち上がる。そうすると、その立ち上がりエッジに同期して、次段の選択回路２００の第１のフリップフロップ１０がデータをラッチする。この結果、次段の選択回路２００の第１のフリップフロップ１０のＱ側の出力OUT_20は「１」となる。また、第２のフリップフロップ１１のＱ側の出力OUT_21は「０」のままである。したがって、図４に示すように、時刻ｔ７における次段の選択回路２００の順序回路１１０の出力は「１０」と表すことができる。
【００３４】
このとき、次段の選択回路２００の選択制御回路１２０は、順序回路１１０の出力信号（「１０」）に基づいて、選択信号CS_20を非アクティブからアクティブへ遷移させる。より具体的には、出力OUT_20が「１」である一方、出力OUT_21が「０」であるから、次段の選択回路２００の第４のＡＮＤゲート１５の出力はハイレベルとなる。したがって、選択信号CS_20は有効となってシリアルデバイスＸ２が選択される。
【００３５】
また、このとき、次段の選択回路２００の転送制御回路１３０は、順序回路１１０の出力信号（「１０」）および転送信号Loadに基づいて、次段の選択回路２００に対する転送信号Load10の転送を禁止する。より具体的には、出力OUT_20は「１」、出力OUT_21は「０」、転送信号Loadはハイレベルであるから、次段の選択回路２００の第５のＡＮＤゲート１６の出力はローレベルとなる。したがって、最終段の選択回路３００に対する転送信号Load20の転送は禁止される。すなわち、図４に示すように、時刻ｔ７において、次段の選択回路２００のスイッチＳＷ１はオン状態となる一方、スイッチＳＷ２はオフ状態となる。
【００３６】
また、時刻ｔ７における初段の選択回路１００の順序回路１１０の出力は「１１」のままであり、転送信号Loadはハイレベルであるから、初段の選択回路１００においては、第４のＡＮＤゲート１５（選択制御回路１２０）の出力はローレベルに維持される一方、第５のＡＮＤゲート１６（転送制御回路１３０）の出力はハイレベルに維持される。すなわち、図４に示すように、時刻ｔ７において、初段の選択回路１００のスイッチＳＷ１はオフ状態となる一方、スイッチＳＷ２はオン状態となる。
【００３７】
図３に示す時刻ｔ７の後のｔ８において、コントロール回路２は、転送信号Loadをローレベルに設定するとともに初期化信号Initをローレベルに維持する。このとき、初段の選択回路１００においては、出力OUT_10および出力OUT_11は「１」に維持される。次段の選択回路２００においては、第１のフリップフロップ１０のＱ側の出力OUT_20は「１」に維持される。そして、第２のフリップフロップ１１のＪ側の入力は「１」に設定され、Ｋ側の入力は「０」のままである（時刻ｔ４における初段の選択回路１００と同様）。
【００３８】
図３に示すように、時刻ｔ８の後の時刻ｔ９において、初期化信号Initがローレベルに維持されたままクロック信号CLKが立ち上がる。そうすると、その立ち上がりエッジに同期して、次段の選択回路２００の第２のフリップフロップ１１がデータをラッチする。この結果、当該第２のフリップフロップ１１のＱ側の出力OUT_21は「１」となる。したがって、図４に示すように、時刻ｔ９における次段の選択回路２００の順序回路１１０の出力は「１１」と表すことができる。
【００３９】
このとき、次段の選択回路２００の選択制御回路１２０は、順序回路１１０の出力信号（「１１」）に基づいて、選択信号CS_20をアクティブから非アクティブへ遷移させる。より具体的には、出力OUT_20および出力OUT_21は「１」であるから、第４のＡＮＤゲート１５（選択制御回路１２０）の出力はローレベルとなる。したがって、選択信号CS_20は無効となってシリアルデバイスＸ２が選択されない。
【００４０】
また、このとき、次段の選択回路２００の転送制御回路１３０は、順序回路１１０の出力（「１１」）および転送信号Loadに基づいて、次段の選択回路２００に対する転送信号Load10の転送を禁止する。より具体的には、出力OUT_20および出力OUT_21は「１」、転送信号Load10はローレベルであるから、次段の選択回路２００の第５のＡＮＤゲート１６の出力はローレベルとなる。すなわち、図４に示すように、時刻ｔ９において、次段の選択回路２００のスイッチＳＷ１およびＳＷ２はオフ状態となる。
【００４１】
また、時刻ｔ９における初段の選択回路１００の順序回路１１０の出力は「１１」のままであり、転送信号Loadはローレベルであるから、初段の選択回路１００においては、第４のＡＮＤゲート１５（選択制御回路１２０）および第５のＡＮＤゲート１６（転送制御回路１３０）の出力はローレベルとなる。すなわち、図４に示すように、時刻ｔ９において、初段の選択回路１００のスイッチＳＷ１およびＳＷ２はオフ状態となる。
【００４２】
初段の選択回路１００と同様に、コントロール回路２は、シリアルデバイスＸ２の選択期間が所望の時間長となるように、転送信号Loadがハイレベルとなる期間ＴX2の時間長を設定することができる。
【００４３】
次に、図３に示す時刻ｔ９の後の時刻ｔ１０において、コントロール回路２は、転送信号Loadを所定の時間長ＴX3だけハイレベルに設定するとともに初期化信号initをローレベルに維持する。このとき、初段の選択回路１００および次段の選択回路２００においては、第１のフリップフロップ１０のＱ側の出力（OUT_10，OUT_20）および第２のフリップフロップ１１のＱ側の出力（OUT_11，OUT_21）は「１」に維持される。すなわち、図４に示すように、時刻ｔ１０における初段の選択回路１００および次段の選択回路２００の順序回路１１０の出力は「１１」である。
【００４４】
このとき、初段の選択回路１００および次段の選択回路２００の選択制御回路１２０は、順序回路１１０の出力信号（「１１」）に基づいて、選択信号を非アクティブのまま維持する。より具体的には、第１のフリップフロップ１０のＱ側の出力（OUT_10，OUT_20）および第２のフリップフロップ１１のＱ側の出力（OUT_11，OUT_21）は「１」であるから、第４のＡＮＤゲート１５（選択制御回路１２０）の出力もローレベルに維持される。したがって、転送信号Loadがハイレベルに遷移しても選択信号（CS_10，CS_20）は無効のままである。一方、転送信号Loadがハイレベルに設定されることにより、第５のＡＮＤゲート１６（転送制御回路１３０）の出力はハイレベルに設定される。したがって、次段の選択回路２００に対して転送信号Load10が転送されるとともに、最終段の選択回路３００に対して転送信号Load20が転送される。すなわち、図４に示すように、時刻ｔ１０において、初段の選択回路１００および次段の選択回路２００のスイッチＳＷ１はオフ状態となる一方、スイッチＳＷ２はオン状態となる。
【００４５】
このとき、最終段の選択回路３００からみれば、前段の選択回路２００から供給される転送信号Load20がハイレベルに設定されたことになる。以降の選択回路３００の動作は、初段の選択回路１００および次段の選択回路２００の内容と同様であるから、ここでは詳細な説明を省略する。
【００４６】
図３に示すように、最終段のシリアルデバイスＸ３に供給される選択信号CS_30が有効から無効に切り替わった後の時刻ｔ１１において、コントロール回路２は、初期化信号Initをハイレベルに設定する。このとき、各選択回路（１００，２００，３００）の第２のフリップフロップ１１のＱ側の出力（OUT_11，OUT_21，OUT_31）は「１」に維持されているから、初期化信号Initがハイレベルに設定されることにより、各選択回路の第２のＡＮＤゲート１３の出力がハイレベルに設定される（図２参照）。したがって、各選択回路の第１のフリップフロップ１０のＫ側の入力は「１」に設定される。この状態で、クロック信号CLKが立ち上がると、その立ち上がりエッジに同期して、各選択回路の第１のフリップフロップ１０のＱ側の出力は「０」に変化（反転）する。図３に示すように、時刻ｔ１１の後の時刻ｔ１２においてクロック信号CLKが立ち上がると、その立ち上がりエッジに同期して、各選択回路の第１フリップフロップ１０のＱ側の出力OUT_10、OUT_20およびOUT_30は「０」となる。
【００４７】
このとき、各選択回路の第２のフリップフロップ１１のＫ側の入力は「１」に設定される。この状態で、クロック信号CLKが立ち上がると、その立ち上がりエッジに同期して、各選択回路の第２のフリップフロップ１０のＱ側の出力は「０」に変化する。図３に示すように、時刻ｔ１２の後の時刻ｔ１３においてクロック信号CLKが立ち上がると、その立ち上がりエッジに同期して、各選択回路の第２フリップフロップ１１のＱ側の出力OUT_11、OUT_21およびOUT_31は「０」に変化する。これにより、各選択回路が初期化されるから、再度シリアルデバイスＸ１〜Ｘ３にアクセスすることが可能となる。
【００４８】
以上に説明したように、本実施形態では、転送信号Loadが最初に非アクティブからアクティブに遷移すると、初段のシリアルデバイスＸ１が選択されるとともに、次段の選択回路２００に対する転送信号Load10の転送は禁止される。その後、転送信号Loadが再びアクティブに遷移すると、転送信号Load10が次段の選択回路２００へ転送され、次段のシリアルデバイスＸ２が選択される。さらにその後、転送信号Loadが再びアクティブに遷移すると、転送信号Load20が最終段の選択回路３００へ転送され、最終段のシリアルデバイスＸ３が選択される。すなわち、転送信号Loadを制御することにより、各シリアルデバイスＸ１〜Ｘ３を順番に選択することが可能になる。この際、コントロール回路２が生成するのは、転送信号Loadのみで足りるので、デバイス選択情報やストローブ信号を生成する必要がない。よって、本実施形態によれば、簡易な制御で複数のデバイスとデータ伝送を可能とするインターフェース装置を提供することができる。
【００４９】
さらに、コントロール回路２は、アクセスしたくないシリアルデバイスに対しては、転送信号Loadがハイレベルに設定される期間を、当該シリアルデバイスが選択されても動作不可能となるような時間長に設定することもできる。例えば、コントロール回路２は、アクセスしたくないシリアルデバイスに対しては、転送信号Loadがハイレベルに設定される期間を１クロック分の時間長に設定することもできる。通常、１クロック分の時間長のコマンドは無いため、１クロック分の時間長だけそのシリアルデバイスが有効になっても、そのシリアルデバイスは動作不可能である。そして、転送信号Loadを再びハイレベルに設定することで、次段のシリアルデバイスを選択することが可能になる。すなわち、非選択デバイスに対しては１クロックでパスすることが可能なため、非選択デバイスに対して無駄に時間を費やす必要が無く、高速な動作が可能となる。
【００５０】
＜変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。
【００５１】
（１）変形例１
上述の実施形態では、シリアルデバイスおよび選択回路が３個ずつ設けられているが、これに限らず、シリアルデバイスおよび選択回路の数は任意である。また、図５に示すように、複数個の選択回路が集積化される態様とすることもできる。
【００５２】
（２）変形例２
上述の実施形態では、各選択回路の順序回路１１０はＪＫフリップフロップを含んでいるが、これに限らず、例えば図６に示すように、ＪＫフリップフロップの代わりにＤフリップフロップを採用することもできる。図６においては、ＪＫフリップフロップの代わりに、ＯＲゲートＵ１と、ＤフリップフロップＵ２と、ＡＮＤゲートＵ３およびＵ４と、インバータＵ５とが設けられている。その接続関係は図６に示すとおりである。また、図６に示す「Ｊ」はＪＫフリップフロップのＪ側の入力に相当し、「Ｋ」はＪＫフリップフロップのＫ側の入力に相当する。要するに、順序回路１１０は、コントロール回路２又は前段の選択回路から供給される転送信号の論理状態に応じて状態遷移を行うものであればよい。
【００５３】
（３）変形例３
上述した実施形態では、コントロール回路２から入力データ線５を介して入力データＤＩをシリアルデバイスＸ１〜Ｘ３に供給し、出力データ線７を介してシリアルデバイスＸ１〜Ｘ３からの出力データＤＯをコントロール回路２に供給したが、本発明はこれに限定されるものではなく、いずれか一方のみでもよい。例えば、データ線として入力データ線のみを備えるデバイスとしては、ＤＡ変換器などが該当する。また、データ線として出力データ線のみを備えるデバイスとしては、例えば、ＡＤ変換器やＲＯＭ（Read Only Memory）などが該当する。また、入力データ線５及び出力データ線７によって伝送されるデータのビット数は任意である。
【符号の説明】
【００５４】
１……インターフェース装置、２……コントロール回路、５……入力データ線、７……出力データ線、８……初期化線、９……リセット線、１００〜３００……選択回路、１１０……順序回路、１２０……選択制御回路、１３０……転送制御回路、Ｘ１〜Ｘ３……シリアルデバイス、Load，Load10，Load20……転送信号、CS_10〜CS_30……選択信号、Init……初期化信号。
【図１】
2010271814.tif 000003
【図２】
2010271814.tif 000004
【図３】
2010271814.tif 000005
【図４】
2010271814.tif 000006
【図５】
2010271814.tif 000007
【図６】
2010271814.tif 000008