(57)【要約】【課題】補償回路を別途必要とせずに、レギュレータよりも回路規模が小さい過電圧保護回路を用いたソフトスタートを行うチャージポンプ回路を備えた電源回路及びその電源回路を使用したシステム電源装置を得る。【解決手段】過電圧保護回路３は、出力電圧ＶＯＵＴを分圧した分圧電圧ＶＳＥＮＳＥが基準電圧ＶＲＥＦ以上になると、出力電圧ＶＯＵＴが過電圧になったと判定しチャージポンプ回路２に対して昇圧動作を停止させ、分圧電圧ＶＳＥＮＳＥが基準電圧ＶＲＥＦ未満になるとチャージポンプ回路２に対して昇圧動作を開始させ、起動時に、基準電圧発生回路４は基準電圧ＶＲＥＦを所定の速度以下で緩やかに上昇させ、過電圧保護回路３は、基準電圧ＶＲＥＦと分圧電圧ＶＳＥＮＳＥとの電圧比較結果に応じてチャージポンプ回路２の昇圧動作の停止制御を行いチャージポンプ回路２に対してソフトスタート動作を行わせるようにした。【選択図】図１
2010029009.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を昇圧して出力端子から出力電圧ＶＯＵＴとして出力する電源回路において、
所定のクロック信号を生成して出力する発振回路と、
該発振回路からのクロック信号に応じてコンデンサの充放電を行い、前記入力電圧を昇圧して前記出力端子に出力するチャージポンプ回路と、
所定の基準電圧を生成して出力する基準電圧発生回路と、
前記出力電圧ＶＯＵＴに比例した比例電圧を生成し、該比例電圧が前記基準電圧以上になると、前記出力電圧ＶＯＵＴが過電圧になったと判定して前記チャージポンプ回路の昇圧動作を停止させ、前記比例電圧が前記基準電圧未満になると前記チャージポンプ回路の昇圧動作を開始させる過電圧保護回路と、
を備え、
起動時に、前記基準電圧発生回路は、前記基準電圧を所定の速度以下で緩やかに上昇させ、前記過電圧保護回路は、該基準電圧と前記比例電圧との電圧比較を行い、該比較結果に応じて前記チャージポンプ回路の昇圧動作の停止制御を行って前記チャージポンプ回路に対してソフトスタート動作を行わせることを特徴とする電源回路。
【請求項２】
前記過電圧保護回路は、前記出力電圧ＶＯＵＴが過電圧になったと判定すると、所定の遅延時間後に前記チャージポンプ回路に対して昇圧動作を停止させることを特徴とする請求項１記載の電源回路。
【請求項３】
前記過電圧保護回路は、前記ソフトスタート動作中は、前記出力電圧ＶＯＵＴが過電圧になったと判定すると、直ちに前記チャージポンプ回路に対して昇圧動作を停止させることを特徴とする請求項２記載の電源回路。
【請求項４】
前記過電圧保護回路は、前記基準電圧と前記比例電圧との電圧比較を行う際、所定のヒステリシスを設けることを特徴とする請求項１、２又は３記載の電源回路。
【請求項５】
前記過電圧保護回路は、前記ソフトスタート動作中は、前記基準電圧と前記比例電圧との電圧比較を行う際に前記ヒステリシスを設ける動作を停止することを特徴とする請求項４記載の電源回路。
【請求項６】
前記チャージポンプ回路は、前記ソフトスタート動作中は、前記コンデンサの充電期間が放電期間よりも短くなるように、該コンデンサの充電期間と放電期間の割合を変えることを特徴とする請求項１、２、３、４又は５記載の電源回路。
【請求項７】
請求項１、２、３、４、５又は６記載の電源回路と、
該電源回路から出力された出力電圧ＶＯＵＴを所定の定電圧に変換して出力電圧ＶＯＵＴ１として出力する定電圧回路と、
を備えることを特徴とするシステム電源装置。
【請求項８】
前記定電圧回路は、前記出力電圧ＶＯＵＴ１に比例した比例電圧を生成し、該比例電圧が前記電源回路で生成される前記基準電圧になるように前記出力電圧ＶＯＵＴ１の電圧制御を行うことを特徴とする請求項７記載のシステム電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路を使用した電源回路及びその電源回路を使用したシステム電源装置に関し、特に該チャージポンプ回路のソフトスタート技術に関する。
【背景技術】
【０００２】
従来、入力電圧よりも高い電圧が必要とされるデバイスを駆動する場合、スイッチングレギュレータやチャージポンプ回路等を使用した昇圧型の電源回路を使用することが一般的であった。
また、負荷に対して電圧の供給を開始する起動時において、電源回路の出力電圧が急激に上昇すると、該負荷や該電源回路の内部素子に突入電流が流れて信頼性に影響を及ぼす可能性があった。このような電源回路においては、出力電圧を緩やかに上昇させるソフトスタートを行うことが一般的であった（例えば、特許文献１参照。）。
【特許文献１】特開２００６−２０４０２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、前記ソフトスタートを行うチャージポンプ回路を使用した電源回路では、該チャージポンプ回路の前段に接続されたレギュレータの出力電圧を緩やかに上昇させることによって前記ソフトスタートを実現しているが、負荷に流す電流が大きい場合は大きなドライバが必要になったり、電源回路の安定性を維持するために補償回路が別途必要になるという問題があった。
【０００４】
本発明は、このような問題を解決するためになされたものであり、補償回路を別途必要とせずに、レギュレータよりも回路規模が小さい過電圧保護回路を用いたソフトスタートを行うことができる、チャージポンプ回路を備えた電源回路及びその電源回路を使用したシステム電源装置を得ることを目的とする。
【課題を解決するための手段】
【０００５】
この発明に係る電源回路は、入力端子に入力された入力電圧を昇圧して出力端子から出力電圧ＶＯＵＴとして出力する電源回路において、
所定のクロック信号を生成して出力する発振回路と、
該発振回路からのクロック信号に応じてコンデンサの充放電を行い、前記入力電圧を昇圧して前記出力端子に出力するチャージポンプ回路と、
所定の基準電圧を生成して出力する基準電圧発生回路と、
前記出力電圧ＶＯＵＴに比例した比例電圧を生成し、該比例電圧が前記基準電圧以上になると、前記出力電圧ＶＯＵＴが過電圧になったと判定して前記チャージポンプ回路の昇圧動作を停止させ、前記比例電圧が前記基準電圧未満になると前記チャージポンプ回路の昇圧動作を開始させる過電圧保護回路と、
を備え、
起動時に、前記基準電圧発生回路は、前記基準電圧を所定の速度以下で緩やかに上昇させ、前記過電圧保護回路は、該基準電圧と前記比例電圧との電圧比較を行い、該比較結果に応じて前記チャージポンプ回路の昇圧動作の停止制御を行って前記チャージポンプ回路に対してソフトスタート動作を行わせるものである。
【０００６】
具体的には、前記過電圧保護回路は、前記出力電圧ＶＯＵＴが過電圧になったと判定すると、所定の遅延時間後に前記チャージポンプ回路に対して昇圧動作を停止させるようにした。
【０００７】
この場合、前記過電圧保護回路は、前記ソフトスタート動作中は、前記出力電圧ＶＯＵＴが過電圧になったと判定すると、直ちに前記チャージポンプ回路に対して昇圧動作を停止させるようにしてもよい。
【０００８】
また、前記過電圧保護回路は、前記基準電圧と前記比例電圧との電圧比較を行う際、所定のヒステリシスを設けるようにした。
【０００９】
この場合、前記過電圧保護回路は、前記ソフトスタート動作中は、前記基準電圧と前記比例電圧との電圧比較を行う際に前記ヒステリシスを設ける動作を停止するようにしてもよい。
【００１０】
また、前記チャージポンプ回路は、前記ソフトスタート動作中は、前記コンデンサの充電期間が放電期間よりも短くなるように、該コンデンサの充電期間と放電期間の割合を変えるようにしてもよい。
【００１１】
また、この発明に係るシステム電源装置は、請求項１、２、３、４、５又は６記載の電源回路と、
該電源回路から出力された出力電圧ＶＯＵＴを所定の定電圧に変換して出力電圧ＶＯＵＴ１として出力する定電圧回路と、
を備えるものである。
【００１２】
また、前記定電圧回路は、前記出力電圧ＶＯＵＴ１に比例した比例電圧を生成し、該比例電圧が前記電源回路で生成される前記基準電圧になるように前記出力電圧ＶＯＵＴ１の電圧制御を行うようにしてもよい。
【発明の効果】
【００１３】
本発明の電源回路及びその電源回路を使用したシステム電源装置によれば、起動時に、前記基準電圧発生回路は前記基準電圧を所定の速度以下で緩やかに上昇させ、前記過電圧保護回路は、該基準電圧と前記比例電圧との電圧比較を行い、該比較結果に応じて前記チャージポンプ回路の昇圧動作の停止制御を行い前記チャージポンプ回路に対してソフトスタート動作を行わせるようにした。このことから、補償回路を別途必要とせずに、レギュレータよりも回路規模が小さい過電圧保護回路を用いたソフトスタートを行うことができ、ソフトスタート動作中は出力電圧ＶＯＵＴが緩やかに上昇し、負荷や電源回路の内部素子に長時間に渡って大きな電流が流れることを防止できる。
【００１４】
また、ソフトスタート動作中は、前記出力電圧ＶＯＵＴが過電圧になったと判定すると、直ちにチャージポンプ回路に対して昇圧動作を停止させるようにしたことから、過電圧保護回路の検出遅延時間を長く設定した場合でも、出力電圧ＶＯＵＴを緩やかに上昇させることができる。
【００１５】
また、ソフトスタート動作中は、前記基準電圧と前記比例電圧との電圧比較を行う際に前記ヒステリシスを設ける動作を停止するようにしたことから、過電圧保護回路のヒステリシス幅が大きい場合でも、出力電圧ＶＯＵＴを緩やかに上昇させることができる。
【００１６】
また、ソフトスタート動作中は、チャージポンプ回路のコンデンサの充電期間が放電期間よりも短くなるように、該コンデンサの充電期間と放電期間の割合を変えるようにしたことから、チャージポンプ回路に瞬間的に流れる電流を抑えることによりチャージポンプ回路に電源を供給する回路に与える負荷を軽減させることができる。
【発明を実施するための最良の形態】
【００１７】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電源回路の回路例を示した図である。
図１において、電源回路１は、入力電圧ＶＩＮを昇圧して出力電圧ＶＯＵＴを生成し負荷１０に供給するチャージポンプ回路２と、出力電圧ＶＯＵＴが所定値以上になって過電圧になったことを検出するとチャージポンプ回路２の昇圧動作を停止させる過電圧保護回路３と、所定の基準電圧ＶＲＥＦを生成して出力する基準電圧発生回路４と、所定のクロック信号ＣＬＫを生成して出力する発振回路５とを備えている。
【００１８】
チャージポンプ回路２は、ＰＭＯＳトランジスタＭ１、ＮＭＯＳトランジスタＭ２、ＮＯＲ回路１１、ダイオードＤ１，Ｄ２及びコンデンサＣ１，Ｃ２で構成されている。また、過電圧保護回路３は、コンパレータ１２、ＡＮＤ回路１３、インバータ１４、ＮＭＯＳトランジスタＭ３、コンデンサＣ３及び抵抗Ｒ１〜Ｒ４で構成されている。
チャージポンプ回路２において、入力電圧ＶＩＮにダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードはダイオードＤ２のアノードに接続されている。ダイオードＤ２のカソードと接地電圧との間にコンデンサＣ２が接続されており、ダイオードＤ２のカソードとコンデンサＣ２との接続部から出力電圧ＶＯＵＴが出力される。
【００１９】
また、入力電圧ＶＩＮと接地電圧との間にはＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ２が直列に接続され、ＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ２の接続部と、ダイオードＤ１のカソードとダイオードＤ２のアノードの接続部との間にはコンデンサＣ１が接続されている。ＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ２の各ゲートは接続され、該接続部はＮＯＲ回路１１の出力端に接続されている。ＮＯＲ回路１１の一方の入力端にはクロック信号ＣＬＫが、ＮＯＲ回路１１の他方の入力端には過電圧保護回路３の出力信号ＯＶＰがそれぞれ入力されている。
【００２０】
次に、過電圧保護回路３において、出力電圧ＶＯＵＴと接地電圧との間には抵抗Ｒ１〜Ｒ３が直列に接続され、抵抗Ｒ３と並列にＮＭＯＳトランジスタＭ３が接続されている。ＮＭＯＳトランジスタＭ３のゲートには、出力信号ＯＶＰがインバータ１４で信号レベルが反転された反転信号が入力されている。コンパレータ１２の非反転入力端には、抵抗Ｒ１とＲ２との接続部の電圧、すなわち出力電圧ＶＯＵＴを分圧した分圧電圧ＶＳＥＮＳＥが入力されており、コンパレータ１２の反転入力端には基準電圧ＶＲＥＦが入力されている。コンパレータ１２の出力端はＡＮＤ回路１３の一方の入力端に接続され、更にコンパレータ１２の出力端と接地電圧との間には抵抗Ｒ４とコンデンサＣ３が直列に接続されている。抵抗Ｒ４とコンデンサＣ３との接続部はＡＮＤ回路１３の他方の入力端に接続され、ＡＮＤ回路１３の出力端から出力信号ＯＶＰが出力される。
【００２１】
このような構成において、コンパレータ１２は、分圧電圧ＶＳＥＮＳＥと基準電圧ＶＲＥＦとの電圧比較を行い、分圧電圧ＶＳＥＮＳＥが基準電圧ＶＲＥＦよりも大きいと過電圧を検出したと判定し、ハイレベルの信号ＶＯ１を出力する。該ハイレベルの信号ＶＯ１は、ＡＮＤ回路１３の一方の入力端に入力されると共に、抵抗Ｒ４とコンデンサＣ３の時定数で決まる遅延時間後にＡＮＤ回路１３の他方の入力端に入力される。このため、ハイレベルの信号ＶＯ１が出力されてから該遅延時間後にＡＮＤ回路１３からハイレベルの出力信号ＯＶＰが出力される。ハイレベルの出力信号ＯＶＰが出力されるとＮＭＯＳトランジスタＭ３がオフして遮断状態になり、抵抗Ｒ２と接地電圧との間に抵抗Ｒ３が接続され、分圧電圧ＶＳＥＮＳＥの電圧が上昇する。このようにして、コンパレータ１２がチャタリングを起こさないようにヒステリシスが設けられている。分圧電圧ＶＳＥＮＳＥが基準電圧ＶＲＥＦ以下である場合は、ＡＮＤ回路１３の出力信号ＯＶＰはローレベルになり、ＮＭＯＳトランジスタＭ３はオンして導通状態になる。
【００２２】
チャージポンプ回路２は、入力信号ＶＩＮを２倍に昇圧して出力電圧ＶＯＵＴとして出力する回路であり、出力信号ＯＶＰがローレベルのときは、クロック信号ＣＬＫがハイレベルとローレベルを繰り返すことによって昇圧動作が行われる。また、チャージポンプ回路２は、出力信号ＯＶＰがハイレベルのときは昇圧動作を停止し、クロック信号ＣＬＫに関係なくコンデンサＣ１が放電状態になる。発振回路５は、チャージポンプ回路２を駆動するための回路であり、一定の周波数とデューティサイクルのクロック信号ＣＬＫを生成して出力する。また、基準電圧発生回路４は、所定の基準電圧ＶＲＥＦを生成して出力する回路であり、起動時等のソフトスタート動作期間中は、基準電圧ＶＲＥＦを０Ｖから所定の設定値Ｖ１まで所定の速度以下で緩やかに上昇させる。
【００２３】
図２は、図１の電源回路１における各信号の波形例を示した図である。
図２において、区間Ａ〜Ｃがソフトスタート動作期間をなしており、区間Ａは起動してから昇圧動作を開始するまでの期間を示している。
起動直後は、出力電圧ＶＯＵＴは入力電圧ＶＩＮに等しく、分圧電圧ＶＳＥＮＳＥは基準電圧ＶＲＥＦよりも大きいため、過電圧保護回路３が過電圧状態であると判定してローレベルの出力信号ＯＶＰを出力し、チャージポンプ回路２は、昇圧動作を開始しない。この状態は、基準電圧ＶＲＥＦが分圧電圧ＶＳＥＮＳＥを超えるまで継続される。
【００２４】
区間Ｂは、過電圧保護回路３による過電圧保護の動作を行いながらチャージポンプ回路２による昇圧動作が行われる期間である。なお、図３は、図２の区間Ｂを拡大した図である。
基準電圧ＶＲＥＦが分圧電圧ＶＳＥＮＳＥを超えると、過電圧保護回路３は、過電圧状態が解除されたと判定してハイレベルの出力信号ＯＶＰを出力し、チャージポンプ回路２は、昇圧動作を開始する。この後、チャージポンプ回路２の昇圧動作によって分圧電圧ＶＳＥＮＳＥが基準電圧ＶＲＥＦを超えるため、過電圧保護回路３は、過電圧状態であると判定して、チャージポンプ回路２に対して再び昇圧動作を停止させる。このような動作を繰り返して、出力電圧ＶＯＵＴは、基準電圧ＶＲＥＦによって決定する過電圧検出電圧ＶＯＶＰに漸近して上昇していく。
【００２５】
次に、区間Ｃでは、出力電圧ＶＯＵＴが設定値に近づいた状態からソフトスタート動作が完了するまでの期間を示している。
出力電圧ＶＯＵＴが設定値に近づくと、昇圧動作による出力電圧ＶＯＵＴの電圧上昇が基準電圧ＶＲＥＦの電圧上昇よりも緩やかになるため、出力電圧ＶＯＵＴが過電圧検出電圧ＶＯＶＰを超えなくなる。最終的には、基準電圧ＶＲＥＦが通常動作時の所定値に到達するとソフトスタート動作が終了する。
【００２６】
このように、本第１の実施の形態における電源回路は、起動時に過電圧保護回路３の基準電圧ＶＲＥＦを緩やかに上昇させるようにして、チャージポンプ回路２の出力電圧ＶＯＵＴが過電圧保護回路３の過電圧検出値に漸近して立ち上がるようにしてチャージポンプ回路２のソフトスタートを行うようにしたことから、補償回路を別途必要とせずに、レギュレータよりも回路規模が小さい過電圧保護回路を用いたソフトスタートを行うことができる。
【００２７】
第２の実施の形態．
前記第１の実施の形態において、過電圧保護回路の検出遅延時間が長い場合に対応して、ソフトスタート動作中は、過電圧保護回路の検出遅延機能を停止するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図４は、本発明の第２の実施の形態における電源回路の回路例を示した図である。なお、図４では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図４における図１との相違点は、図１の過電圧保護回路３にＯＲ回路２１を追加し、図１の基準電圧発生回路４が、基準電圧ＶＲＥＦが設定値になったことを示す信号ＳＳＯＫを出力するようにしたことにあり、これに伴って、図１の過電圧保護回路３を過電圧保護回路３ａに、図１の基準電圧発生回路４を基準電圧発生回路４ａに、図１の電源回路１を電源回路１ａにそれぞれした。
【００２８】
図４において、電源回路１ａは、チャージポンプ回路２と、出力電圧ＶＯＵＴが所定値以上になって過電圧になったことを検出するとチャージポンプ回路２の昇圧動作を停止させる過電圧保護回路３ａと、所定の基準電圧ＶＲＥＦを生成して出力する基準電圧発生回路４ａと、発振回路５とを備えている。
基準電圧発生回路４ａは、基準電圧ＶＲＥＦを生成して出力すると共に基準電圧ＶＲＥＦが設定値になったか否かを示す信号ＳＳＯＫを生成して出力する。過電圧保護回路３ａにおいて、抵抗Ｒ４とコンデンサＣ３との接続部がＯＲ回路２１の非反転側の入力端に接続され、ＯＲ回路２１の反転側の入力端には基準電圧発生回路４ａからの基準電圧ＶＲＥＦが設定値になったか否かを示す信号ＳＳＯＫが入力されている。ＯＲ回路２１の出力端はＡＮＤ回路１３の他方の入力端に接続されている。
【００２９】
このような構成において、基準電圧発生回路４ａは、基準電圧ＶＲＥＦが設定値よりも小さい場合はローレベルの信号ＳＳＯＫを出力し、基準電圧ＶＲＥＦが該設定値になるとハイレベルの信号ＳＳＯＫを出力する。過電圧保護回路３ａのＯＲ回路２１は、信号ＳＳＯＫがローレベルのときは、信号ＶＯ１の信号レベルに関係なくハイレベルの信号を出力する。このため、抵抗Ｒ４及びコンデンサＣ３からなる遅延回路の機能が出力信号ＯＶＰに作用しなくなり、過電圧保護回路３ａの検出遅延機能を停止させる。信号ＳＳＯＫがハイレベルになると、ＯＲ回路２１は、抵抗Ｒ４とコンデンサＣ３との接続部の電圧に応じた信号を出力し、過電圧保護回路３ａは、前記第１の実施の形態における過電圧保護回路３と同じ動作を行う。
【００３０】
図５に示すように、図１の回路では過電圧保護回路３の検出遅延が長くなるように抵抗Ｒ４とコンデンサＣ３の時定数を設定すると、ソフトスタート動作時において、過電圧検出後から昇圧動作停止までの時間が長くかかることにより、出力電圧ＶＯＵＴが階段状に上昇する現象が発生する。
しかし、本第２の実施の形態における電源回路は、図４のような回路構成にすることにより、前記第１の実施の形態と同様の効果を得ることができると共に、図６で示すように、出力電圧ＶＯＵＴを基準電圧ＶＲＥＦにより追従して上昇させることができる。
【００３１】
第３の実施の形態．
前記第２の実施の形態において、過電圧保護回路３ａのヒステリシスが大きい場合は、ソフトスタート動作中に該ヒステリシスを設ける機能を停止させるようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図７は、本発明の第３の実施の形態における電源回路の回路例を示した図である。なお、図７では、図４と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図４との相違点のみ説明する。
図７における図４との相違点は、抵抗Ｒ３に並列にＮＭＯＳトランジスタＭ３とＭ４が直列に接続するようにＮＭＯＳトランジスタＭ４を追加し、信号ＳＳＯＫによってＮＭＯＳトランジスタＭ４の動作制御を行うようにしたことにある。これに伴って、図４の過電圧保護回路３ａを過電圧保護回路３ｂにし、図４の電源回路１ａを電源回路１ｂにした。
【００３２】
図７において、電源回路１ｂは、チャージポンプ回路２と、出力電圧ＶＯＵＴが所定値以上になり過電圧になったことを検出するとチャージポンプ回路２の昇圧動作を停止させる過電圧保護回路３ｂと、基準電圧発生回路４ａと、発振回路５とを備えている。
過電圧保護回路３ｂは、コンパレータ１２、ＡＮＤ回路１３、インバータ１４、ＯＲ回路２１、ＮＭＯＳトランジスタＭ３，Ｍ４、コンデンサＣ３及び抵抗Ｒ１〜Ｒ４で構成されている。抵抗Ｒ３と並列にＮＭＯＳトランジスタＭ３及びＭ４が直列に接続され、ＮＭＯＳトランジスタＭ４のゲートには信号ＳＳＯＫが入力されている。
【００３３】
このような構成において、ＮＭＯＳトランジスタＭ４は、信号ＳＳＯＫがローレベルである間はオフして遮断状態になり、ＮＭＯＳトランジスタＭ３の動作に関係なくＮＭＯＳトランジスタＭ３によるヒステリシスを設ける機能が停止する。また、ＮＭＯＳトランジスタＭ４は、信号ＳＳＯＫがハイレベルになるとオンして導通状態になり、ＮＭＯＳトランジスタＭ３の動作によってヒステリシスが設けられる。
【００３４】
図８に示すように、図４の回路では、過電圧保護回路３ａのヒステリシスが大きい場合、検出遅延時間を長く設定した場合と同様に出力電圧ＶＯＵＴが階段状に上昇する現象が発生する。
しかし、本第３の実施の形態の電源回路は、図７のような回路構成にすることにより、前記第２の実施の形態と同様の効果を得ることができると共に、図９で示すように、出力電圧ＶＯＵＴを基準電圧ＶＲＥＦに、より追従して上昇させることができる。
【００３５】
第４の実施の形態．
前記第３の実施の形態において、ソフトスタート動作中にチャージポンプ回路２に流れる瞬間電流を低減させるようにしてもよく、このようにしたものを本発明の第４の実施の形態とする。
図１０は、本発明の第４の実施の形態における電源回路の回路例を示した図である。なお、図１０では、図７と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図７との相違点のみ説明する。
【００３６】
図１０における図７との相違点は、図７のチャージポンプ回路２にＯＲ回路２５、ＮＯＲ回路２６、抵抗Ｒ５及びコンデンサＣ４を追加したことにある。これに伴って、図７のチャージポンプ回路２をチャージポンプ回路２ｃにし、図７の電源回路１ｂを電源回路１ｃにした。
図１０において、電源回路１ｃは、入力電圧ＶＩＮを昇圧して出力電圧ＶＯＵＴを生成して負荷１０に供給するチャージポンプ回路２ｃと、出力電圧ＶＯＵＴが所定値以上になって過電圧になったことを検出するとチャージポンプ回路２ｃの昇圧動作を停止させる過電圧保護回路３ｂと、基準電圧発生回路４ａと、発振回路５とを備えている。
【００３７】
チャージポンプ回路２ｃは、ＰＭＯＳトランジスタＭ１、ＮＭＯＳトランジスタＭ２、ＮＯＲ回路１１、ダイオードＤ１，Ｄ２、コンデンサＣ１，Ｃ２，Ｃ４、抵抗Ｒ５、ＯＲ回路２５及びＮＯＲ回路２６で構成されている。
チャージポンプ回路２ｃにおいて、クロック信号ＣＬＫはＯＲ回路２５の一方の入力端に入力され、ＯＲ回路２５の該一方の入力端と接地電圧との間に抵抗Ｒ５とコンデンサＣ４が直列に接続されている。抵抗Ｒ５とコンデンサＣ４との接続部はＮＯＲ回路２６の一方の入力端に接続され、ＮＯＲ回路２６の他方の入力端には信号ＳＳＯＫが入力されている。ＮＯＲ回路２６の出力端はＯＲ回路２５の他方の入力端に接続され、ＯＲ回路２５の出力端はＮＯＲ回路１１の他方の入力端に接続されている。
【００３８】
このような構成において、ＯＲ回路２５の出力信号をクロック信号ＣＬＫ１とすると、信号ＳＳＯＫがローレベルである場合、クロック信号ＣＬＫのローレベルの期間を短縮したクロック信号ＣＬＫ１が出力され、信号ＳＳＯＫがハイレベルである場合、クロック信号ＣＬＫがそのままクロック信号ＣＬＫ１として出力される。このため、ソフトスタート動作中は、１サイクル中におけるコンデンサＣ１の充電期間が放電期間よりも短くなり、コンデンサＣ１に充放電される電流を低減させることができる。
【００３９】
図１１は、チャージポンプ回路２の回路構成でソフトスタート動作中にチャージポンプ回路２に流れる電流ＩＣＰの波形例を示した図であり、図１２は、チャージポンプ回路２ｃの回路構成でソフトスタート動作中にチャージポンプ回路２ｃに流れる電流ＩＣＰの波形例を示した図である。
図１１及び図１２から分かるように、チャージポンプ回路２ｃは、ソフトスタート動作中に流れる電流がチャージポンプ回路２の場合よりも小さくなっている。
このように、本第４の実施の形態の電源回路では、前記第３の実施の形態と同様の効果を得ることができると共に、ソフトスタート動作中にチャージポンプ回路２ｃで使用するクロック信号のローレベルの期間を短縮させるようにしたことからコンデンサＣ１に流れる電流を低減させることができ、チャージポンプ回路の消費電流を小さくすることができる。
【００４０】
図１３は、図１０の電源回路１ｃの出力電圧ＶＯＵＴを入力電圧とする定電圧回路５０から負荷１０に電圧を供給するようにしたシステム電源装置を示した図である。
図１３において、定電圧回路５０は、電源回路１ｃからの出力電圧ＶＯＵＴを所定の電圧に変換して出力電圧ＶＯＵＴ１として負荷１０に供給するシリーズレギュレータをなしている。
定電圧回路５０は、ＰＭＯＳトランジスタからなる出力トランジスタＭ１１と、出力電圧ＶＯＵＴ１を分圧して分圧電圧ＶＦＢを生成し出力する抵抗Ｒ１１及びＲ１２と、所定の基準電圧ＶＲＥＦ１を生成して出力する基準電圧発生回路５１と、分圧電圧ＶＦＢが基準電圧ＶＲＥＦ１と同じ電圧になるように出力トランジスタＭ１１の動作制御を行う演算増幅回路５２とで構成されている。
【００４１】
出力トランジスタＭ１１のソースには出力電圧ＶＯＵＴが入力されており、出力トランジスタＭ１１のドレインと接地電圧との間には抵抗Ｒ１１とＲ１２が直列に接続されている。抵抗Ｒ１１とＲ１２との接続部から演算増幅回路５２の非反転入力端に分圧電圧ＶＦＢが出力され、演算増幅回路５２の反転入力端には基準電圧ＶＲＥＦ１が入力されている。演算増幅回路５２の出力端は出力トランジスタＭ１１のゲートに接続され、出力トランジスタＭ１１と抵抗Ｒ１１との接続部から出力電圧ＶＯＵＴ１が出力される。
【００４２】
このような構成において、図１４は、図１３の各電圧の波形例を示した図である。図１４から分かるように、出力電圧ＶＯＵＴ１を０Ｖから緩やかに上昇させることができる。
なお、図１３において、定電圧回路５０の基準電圧ＶＲＥＦ１の代わりに基準電圧ＶＲＥＦを使用するようにしてもよく、このようにした場合、図１３は図１５のようになる。図１５のように、基準電圧を共通化することにより、基準電圧発生回路５１をなくすことができ、回路面積を削減させることができる。
【００４３】
また、図１３及び図１５では、前記第４の実施の形態における電源回路を使用した場合を例にして示したが、図１３及び図１５の電源回路１ｃを前記第１から第３の各実施の形態における電源回路に置き換えてもよい。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施の形態における電源回路の回路例を示した図である。
【図２】図１の電源回路１における各信号の波形例を示した図である。
【図３】図３は、図２の区間Ｂを拡大した図である。
【図４】本発明の第２の実施の形態における電源回路の回路例を示した図である。
【図５】第１の実施の形態における電源回路の問題点を示した図である。
【図６】図４の電源回路１ａにおける各信号の波形例を示した図である。
【図７】本発明の第３の実施の形態における電源回路の回路例を示した図である。
【図８】第２の実施の形態における電源回路の問題点を示した図である。
【図９】図７の電源回路１ｂにおける各信号の波形例を示した図である。
【図１０】本発明の第４の実施の形態における電源回路の回路例を示した図である。
【図１１】チャージポンプ回路２の回路構成における電流ＩＣＰの波形例を示した図である。
【図１２】図１０のチャージポンプ回路２ｃにおける電流ＩＣＰの波形例を示した図である。
【図１３】図１０の電源回路１ｃを使用したシステム電源装置の例を示した図である。
【図１４】図１３の各電圧の波形例を示した図である。
【図１５】図１０の電源回路１ｃを使用したシステム電源装置の他の例を示した図である。
【符号の説明】
【００４５】
１，１ａ，１ｂ，１ｃ  電源回路
２，２ｃ  チャージポンプ回路
３，３ａ，３ｂ  過電圧保護回路
４，４ａ，５１  基準電圧発生回路
５  発振回路
１０  負荷
１１，２６  ＮＯＲ回路
１２  コンパレータ
１３  ＡＮＤ回路
１４  インバータ
２１，２５  ＯＲ回路
５０  定電圧回路
５２  演算増幅回路
Ｍ１  ＰＭＯＳトランジスタ
Ｍ２〜Ｍ４  ＮＭＯＳトランジスタ
Ｍ１１  出力トランジスタ
Ｄ１，Ｄ２  ダイオード
Ｃ１〜Ｃ４  コンデンサ
Ｒ１〜Ｒ５，Ｒ１１，Ｒ１２  抵抗
【図１】
2010029009.tif 000003
【図２】
2010029009.tif 000004
【図３】
2010029009.tif 000005
【図４】
2010029009.tif 000006
【図５】
2010029009.tif 000007
【図６】
2010029009.tif 000008
【図７】
2010029009.tif 000009
【図８】
2010029009.tif 000010
【図９】
2010029009.tif 000011
【図１０】
2010029009.tif 000012
【図１１】
2010029009.tif 000013
【図１２】
2010029009.tif 000014
【図１３】
2010029009.tif 000015
【図１４】
2010029009.tif 000016
【図１５】
2010029009.tif 000017