(57)【要約】【課題】フレームレートの低下を生じさせること無く、エリアセンサの配置ずれの影響を低減させた画像の取得を実現する撮影装置を提供する。【解決手段】複数の画素を有して構成されたエリアセンサ４００が、一次元状または二次元状に複数配置された撮像素子と、複数のエリアセンサ４００における各エリアセンサの配置に係るエリアセンサ配置情報に基づいて、各エリアセンサから画像データを読み出すタイミングを制御する制御回路１２２を有する。【選択図】図４
2010233888.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有して構成されたエリアセンサが、一次元状または二次元状に複数配置された撮像素子と、
複数の前記エリアセンサにおける各エリアセンサの配置に係るエリアセンサ配置情報に基づいて、前記各エリアセンサから画像データを読み出すタイミングを制御する制御回路と、
を有することを特徴とする撮影装置。
【請求項２】
前記各エリアセンサには、出力選択用シフトレジスタが設けられており、
前記制御回路は、前記各エリアセンサから画像データを読み出すタイミングとして、前記出力選択用シフトレジスタの開始信号のアサートタイミングを制御することを特徴とする請求項１に記載の撮影装置。
【請求項３】
複数の画素を有して構成されたエリアセンサが、一次元状または二次元状に複数配置された撮像素子と、
複数の前記エリアセンサにおける各エリアセンサの配置に係るエリアセンサ配置情報に基づいて、前記各エリアセンサから読み出した画像データをメモリに書き込む際の書き込みアドレスを制御する制御回路と、
を有することを特徴とする撮影装置。
【請求項４】
前記制御回路は、前記エリアセンサ配置情報に基づいて、前記各エリアセンサにおいて前記画素が１／２画素以上のずれがあった場合に、前記制御を行って前記画像データにおける当該画素のずれ補正を行うことを特徴とする請求項１乃至３のいずれか１項に記載の撮影装置。
【請求項５】
前記制御回路は、前記エリアセンサ配置情報に基づいて、前記各エリアセンサから前記画像データを読み出す際のビニング領域の区切り位置を変更する制御を更に行うことを特徴とする請求項１乃至４のいずれか１項に記載の撮影装置。
【請求項６】
前記撮像素子は、有効撮影領域よりも、１画素以上広く前記エリアセンサの画素領域が設けられていることを特徴とする請求項１乃至５のいずれか１項に記載の撮影装置。
【請求項７】
前記画像データは、被写体を透過した放射線に基づく放射線画像データであることを特徴とする請求項１乃至６のいずれか１項に記載の撮影装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子を有する撮影装置に関するものである。特に、本発明は、撮像素子において、被写体を透過した放射線に基づく放射線画像データを取得する撮影装置に用いて好適である。なお、本明細書の説明においては、放射線としてＸ線を適用した例を示すが、本発明においてはこれに限定されず、例えば、放射線として、α線、β線、γ線なども含まれるものとする。
【背景技術】
【０００２】
近年、デジタル画像として被写体のＸ線画像を撮影するＸ線撮影システムが開発されている。このＸ線撮影システムは、従来の銀塩写真を用いるＸ線写真システムと比較して、極めて広範囲のＸ線露出域に渡って画像を記録できるという実用的な利点を有している。
【０００３】
具体的に、Ｘ線撮影システムでは、極めて広範囲のダイナミックレンジのＸ線を、例えば蛍光体を介して光電変換して電気信号として読み取り、この電気信号を更にデジタル信号に変換する。そして、Ｘ線撮影システムでは、デジタル信号を処理して、写真感光材料等の記録材料やＣＲＴ等の表示装置に、可視画像としてＸ線画像を出力することにより、Ｘ線露光量がある程度変動しても良好なＸ線画像が得られるようになっている。
【０００４】
また、Ｘ線撮影装置で用いるイメージセンサとしては、ＣＣＤ型撮像素子や、ＭＯＳ型撮像素子、ＣＭＯＳ型撮像素子などが利用されている。中でも、ＣＭＯＳ型撮像素子は、高感度であるため、低線量帯でのＸ線撮影が可能となり優位である。例えば、下記の特許文献１には、ＣＭＯＳ型撮像素子を用いた放射線撮影システムの技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１４３８０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
Ｘ線撮影装置で用いる撮像素子においては、例えば、１１inch×１１inch等の大画面サイズの撮影領域が必要となる。しかしながら、ＣＭＯＳ型撮像素子は、製造工程の制限から上記サイズ以下のものが一般的なため、複数枚のＣＭＯＳ型エリアセンサを、例えばタイル状（行列状）に並べてこれらを貼り合わせることにより大画面サイズによる撮影領域を構成している。
【０００７】
一般に、ＣＭＯＳ型エリアセンサを貼り合わせる工程では専用の治工具を使用するが、貼り合わせたＣＭＯＳ型エリアセンサを不具合等で交換する場合、ＣＭＯＳ型エリアセンサを配置ずれなく貼り合わせることは困難である。そして、この場合、Ｘ線撮影装置で撮影したＸ線画像には、画素ずれが発生することになるが、ソフトウェア的に画像処理して画素ずれ補正をすることは、フレームレートの低下に繋がり採用が難しい。その結果、上述したエリアセンサの貼り合わせ修理は、困難であるという問題があった。
【０００８】
本発明は、このような問題点に鑑みてなされたものであり、フレームレートの低下を生じさせること無く、エリアセンサの配置ずれの影響を低減させた画像の取得を実現する撮影装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の撮影装置は、複数の画素を有して構成されたエリアセンサが、一次元状または二次元状に複数配置された撮像素子と、複数の前記エリアセンサにおける各エリアセンサの配置に係るエリアセンサ配置情報に基づいて、前記各エリアセンサから画像データを読み出すタイミングを制御する制御回路と、を有する。
また、本発明の撮影装置における他の態様は、複数の画素を有して構成されたエリアセンサが、一次元状または二次元状に複数配置された撮像素子と、複数の前記エリアセンサにおける各エリアセンサの配置に係るエリアセンサ配置情報に基づいて、前記各エリアセンサから読み出した画像データをメモリに書き込む際の書き込みアドレスを制御する制御回路と、を有する。
【発明の効果】
【００１０】
本発明によれば、フレームレートの低下を生じさせること無く、エリアセンサの配置ずれの影響を低減させた画像を取得することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係るＸ線撮影システム（放射線撮影システム）の概略構成の一例を示す模式図である。
【図２】図１に示す撮像素子の概略断面の一例を示す模式図である。
【図３】図２に示す１つの画素の等価回路の一例を示す模式図である。
【図４】図１に示すＸ線撮影装置内の制御回路における内部構成の一例を示すブロック図である。
【図５】図４に示す１枚のエリアセンサにおける画素の電荷読み出し構造の一例を示す模式図である。
【図６】図１に示す撮像素子を構成する複数のエリアセンサの一例を示す模式図である。
【図７】従来例を示し、Ｘ線撮影装置における各エリアセンサの画像データの読み出し駆動タイミングの一例を示すタイミングチャートである。
【図８】本発明の第１の実施形態を示し、Ｘ線撮影装置における各エリアセンサの画像データの読み出し駆動タイミングの一例を示すタイミングチャートである。
【図９】本発明の第１の実施形態に係るＸ線撮影装置（放射線撮影装置）の制御方法の処理手順の一例を示すフローチャートである。
【図１０】本発明の第２の実施形態に係るＸ線撮影装置（放射線撮影装置）の制御方法の処理手順の一例を示すフローチャートである。
【図１１】本発明の第３の実施形態を示し、撮像素子におけるビニング読み出しモードの一例を説明するための模式図である。
【図１２】従来例を示し、Ｘ線撮影装置における各エリアセンサのビニング領域の区切り位置の一例を示す模式図である。
【図１３】本発明の第３の実施形態を示し、エリアセンサの各ビニング領域におけるビニングライン選択の一例を示す模式図である。
【図１４】本発明の第３の実施形態を示し、エリアセンサの各ビニング領域におけるビニングライン選択の一例を示す模式図である。
【図１５】本発明の第３の実施形態を示し、Ｘ線撮影装置における各エリアセンサのビニング領域の区切り位置の一例を示す模式図である。
【発明を実施するための形態】
【００１２】
以下に、図面を参照しながら、本発明を実施するための形態（実施形態）について説明する。
【００１３】
（第１の実施形態）
まず、本発明の第１の実施形態について説明する。
【００１４】
図１は、本発明の第１の実施形態に係るＸ線撮影システム（放射線撮影システム）１００の概略構成の一例を示す模式図である。具体的に、Ｘ線撮影システム１００は、Ｘ線室及びＸ線制御室に分かれて構成されている。
【００１５】
Ｘ線撮影システム１００は、図１に示すように、Ｘ線発生装置１１０、Ｘ線撮影装置１２０、外部ユニット１３０、システム制御装置１４０、操作パネル１５０、及び、ディスプレイ１６０を有して構成されている。
【００１６】
図１に示す例では、Ｘ線室に、Ｘ線発生装置１１０、Ｘ線撮影装置１２０及び外部ユニット１３０が構成され、Ｘ線制御室に、システム制御装置１４０、操作パネル１５０及びディスプレイ１６０が構成されている。
【００１７】
Ｘ線発生装置（放射線発生装置）１１０は、被写体２１０にＸ線（放射線）を発生させるＸ線管球１１１と、Ｘ線管球１１１を駆動させる高電圧発生源１１２を有して構成されている。このＸ線発生装置１１０によるＸ線照射の動作は、システム制御装置１４０（具体的には撮影制御部１４１）からの外部ユニット１３０（具体的には制御ボード１３２）を介した制御により行われる。
【００１８】
Ｘ線撮影装置（放射線撮影装置）１２０は、被写体２１０を透過したＸ線に基づくＸ線画像（放射線画像）の撮像を行う撮像素子１２１と、撮像素子１２１の動作を制御するための制御回路１２２を有して構成されている。例えば、撮像素子１２１は、ＣＭＯＳ型撮像素子で構成されている。また、Ｘ線撮影装置１２０によるＸ線画像の撮影動作は、システム制御装置１４０（撮影制御部１４１）からの外部ユニット１３０（制御ボード１３２）を介した制御に基づき、制御回路１２２が撮像素子１２１の動作を制御することにより行われる。
【００１９】
外部ユニット１３０は、Ｘ線撮影装置１２０に動作電力を供給する電源ユニット１３１と、システム制御装置１４０（撮影制御部１４１）からの制御に基づき高電圧発生源１１２やＸ線撮影装置１２０を制御する制御ボード１３２を有して構成されている。
【００２０】
システム制御装置１４０は、図１に示すように、撮影制御部１４１、ハードディスク１４２、外部記憶部１４３、操作パネル制御部１４４、ディスプレイ制御部１４５、ＲＡＭ１４６、及び、バスを有して構成されている。
【００２１】
撮影制御部１４１は、被写体２１０のＸ線撮影に係る各種の制御を行う。例えば、撮影制御部１４１は、操作者２２０からの撮影指示等に基づき、Ｘ線発生装置１１０とＸ線撮影装置１２０との同期を取りながら、Ｘ線撮影動作を実行する。
【００２２】
ハードディスク１４２及び外部記憶部１４３は、システム制御装置１４０の処理で必要な各種のプログラムや、各種のデータ或いは各種の情報等を記憶する。
【００２３】
操作パネル制御部１４４は、例えば操作者２２０による操作パネル１５０の操作に従って操作パネル１５０の表示を切り替える等、操作パネル１５０に係る各種の制御を行う。
【００２４】
ディスプレイ制御部１４５は、ディスプレイ１６０の表示に係る各種の制御を行う。
【００２５】
ＲＡＭ１４６は、システム制御装置１４０の処理で必要な各種のデータや各種の情報等を一時的に記憶する。
【００２６】
システム制御装置１４０のバスは、システム制御装置１４０の内部の各構成要素（１４１〜１４６）を相互に通信可能に接続するものである。
【００２７】
なお、図１では図示していないが、システム制御装置１４０の内部構成として、外部装置と通信を行う通信インターフェース（通信Ｉ／Ｆ）を構成した形態も適用可能である。また、システム制御装置１４０では、Ｘ線撮影装置１２０から取得したＸ線画像データ（放射線画像データ）を、例えばＲＡＭ１４６に記憶する。そして、ＲＡＭ１４６に記憶されたＸ線画像データは、操作者２２０の要求等により、ディスプレイ１６０に表示されたり、或いは、ハードディスク１４２や外部記憶部１４３に保存されたりする。
【００２８】
操作パネル１５０は、操作者２２０によって操作されるものであり、操作者２２０により入力された指示をシステム制御装置１４０に対して入力するものである。この操作パネル１５０は、操作パネル制御部１４４により制御される。
【００２９】
ディスプレイ１６０は、ディスプレイ制御部１４５による制御に基づいて、各種の画像や各種の情報等を表示する。
【００３０】
次に、Ｘ線撮影装置１２０の内部構造について説明する。
【００３１】
図２は、図１に示す撮像素子１２１の概略断面の一例を示す模式図である。
撮像素子１２１は、図２に示すように、蛍光体２０１と、光電変換素子を含む画素２０２が複数設けられて構成されている。なお、撮像素子１２１は、図２に示す構成以外にも、各種の回路等を有して構成されている。
【００３２】
蛍光体２０１は、被写体２１０を透過したＸ線を可視光に変換するものである。具体的に、蛍光体２０１では、エネルギーの高いＸ線によって当該蛍光体の母体物質が励起（吸収）され、その再結合エネルギーにより可視領域の蛍光が発生する。その蛍光は、ＣａＷＯ4やＣｄＷＯ4などの蛍光体２０１の母体自身によるものや、ＣｓＩ：ＴｌやＺｎＳ：Ａｇなどの蛍光体２０１の母体内に付加された発光中心物質によるものがある。
【００３３】
画素２０２は、例えば２次元行列状に配置されており、内部の光電変換素子において、蛍光体２０１で変換された可視光を電気信号である電荷に変換する。そして、撮像素子１２１は、全ての画素から、共通の時間蓄積した電荷に基づく画像信号を高信号対ノイズ比（Ｓ／Ｎ）で読み出す。
【００３４】
図３は、図２に示す１つの画素２０２の等価回路の一例を示す模式図である。また、図３には、例えば撮像素子１２１に含まれ、画素２０２から電荷に基づく画像信号を読み出す読み出しマトリックス回路２０３も示されている。
【００３５】
例えば、画素２０２は、図３に示すように、フォトダイオード（ＰＤ）で形成される光電変換素子２０２１、ＦＤ（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ）アンプ２０２２、クランプ回路２０２３、及び、サンプルホールド回路２０２４を有して構成されている。
【００３６】
光電変換素子２０２１は、蛍光体２０１（図２）で変換された可視光を電気信号である電荷に変換する。ＦＤアンプ２０２２は、光電変換素子２０２１で得られた信号電荷を、信号電圧に変換するとともに増幅する。
【００３７】
ＦＤアンプ２０２２の次段には、クランプ回路２０２３が構成され、また、クランプ回路２０２３の次段には、ＰＤ信号電圧Ｓ及びクランプ電圧Ｎを独立にサンプルホールドするサンプルホールド回路２０２４−１及び２０２４−２が構成されている。即ち、画素２０２の出力信号は、アナログＳ及びＮの独立した２系統となっている。
【００３８】
また、撮像素子１２１には、全画素を同時にリセットするリセット回路（不図示）が設けられている。そして、このリセット回路により全画素を同時にリセットし、露光後、全画素同時にＦＤアンプ２０２２の出力をサンプルホールド回路２０２４でサンプルホールドすることにより、一括電子シャッタが可能な構造となっている。
【００３９】
読み出しマトリックス回路２０３は、垂直（Ｖ）方向に順次水平ラインを選択する垂直走査回路（Ｖ方向スタティック型シフトレジスタ：ＶＳＲ）、水平（Ｈ）方向に画素を選択する水平走査回路（Ｈ方向スタティック型シフトレジスタ：ＨＳＲ）から出力される制御信号ＶＳＲ、ＨＳＲ及びＨＳＲ−８ＢＬＫにより制御され、順番に全画素の信号電荷に基づく画像信号を読み出す。
【００４０】
なお、本例の撮像素子１２１は、複数の画素２０２等を含むＣＭＯＳ型エリアセンサを、一次元状または二次元状に複数配置して構成されており、例えば８９６画素×８９６画素等の高解像度な画素のマトリクス構造となっている。
【００４１】
図４は、図１に示すＸ線撮影装置１２０内の制御回路１２２における内部構成の一例を示すブロック図である。また、図４には、上述したＣＭＯＳ型エリアセンサがエリアセンサ４００として示されている。
【００４２】
制御回路１２２は、図４に示すように、ＣＰＵ４０１、ＦＰＧＡレジスタ４０２、ＡＤ変換用ＩＣ４０３、フレームメモリ４０４、フラッシュメモリ４０５、及び、通信用ＩＣ４０６を有して構成されている。
【００４３】
ＣＰＵ４０１は、制御回路１２２による各種の制御処理を統括的に制御する。ＦＰＧＡレジスタ４０２は、例えばＣＰＵ４０１の制御に基づき、エリアセンサ４００を制御するためのセンサ制御信号を生成する。ここで、ＦＰＧＡレジスタ４０２によるセンサ制御信号は、エリアセンサ４００毎に生成される。
【００４４】
そして、各エリアセンサ４００は、各センサ制御信号に基づいて、画像信号に基づく画像データ（放射線画像データ）をＡＤ変換用ＩＣ４０３に出力する。各ＡＤ変換用ＩＣ４０３は、各エリアセンサ４００から入力された画像データをデジタルデータに変換して、ＦＰＧＡレジスタ４０２に出力する。
【００４５】
そして、ＦＰＧＡレジスタ４０２は、例えばＣＰＵ４０１の制御に基づき、各ＡＤ変換用ＩＣ４０３から入力された画像データをフレームメモリ４０４に記憶する。
【００４６】
また、Ｘ線撮影装置１２０（制御回路１２２）とシステム制御装置１４０とのコマンド通信及び画像通信は、通信用ＩＣ４０６を介して行われる。ここでの通信系は、高フレームレートを実現するために、光通信や高速差動通信が採用される。
【００４７】
ＣＰＵ４０１は、各エリアセンサ４００による撮影タイミングやシステム制御装置１４０とのコマンド通信等も司る。また、各エリアセンサ４００の配置ずれに係るエリアセンサ配置情報は、例えば、システム制御装置１４０から送信され、ＣＰＵ４０１を介して、フラッシュメモリ４０５に予め記憶される。
【００４８】
続いて、エリアセンサ４００の駆動制御について説明する。
図５は、図４に示す１枚のエリアセンサ４００における画素の電荷読み出し構造の一例を示す模式図である。
【００４９】
Ｖ方向スタティック型シフトレジスタ（ＶＳＲ）５０１は、Ｖ−Ｓｔａｒｔ信号（ＶＳＴ）をトリガとし、Ｖ−Ｃｌｏｃｋ信号（ＣＬＫＶ）の立ち上りエッジ、立下りエッジに同期して、横１行の１２８個の画素２０２の出力を制御するＶＳＲ信号を順次出力する。
【００５０】
また、Ｈ方向スタティック型シフトレジスタ（ＨＳＲ）５０２は、Ｈ−Ｓｔａｒｔ信号（ＨＳＴ）をトリガとし、Ｈ−Ｃｌｏｃｋ信号（ＣＬＫＨ）の立ち上りに同期して、ＶＳＲ信号で選択された１２８画素の内の１画素を選択する為のＨＳＲ信号を順次出力する。
【００５１】
本実施形態では、ＶＳＲ５０１及びＨＳＲ５０２は、出力選択用シフトレジスタを構成し、また、ＶＳＴ及びＨＳＴは、当該出力選択用シフトレジスタの駆動開始信号を構成する。そして、本実施形態では、制御回路１２２において、このＶＳＴ及び／又はＨＳＴのアサートタイミングをエリアセンサ４００毎に制御して、エリアセンサ４００の配置ずれによる画像ずれをハードウェア制御で補正する。
【００５２】
図６は、図１に示す撮像素子１２１を構成する複数のエリアセンサの一例を示す模式図である。ここで、図６には、図４に示すエリアセンサ４００として、エリアセンサＡ６０１、エリアセンサＢ６０２及びエリアセンサＣ６０３の３つのエリアセンサが貼り合わされて構成された例が示されている。また、図６では、エリアセンサＢ６０２が、エリアセンサＡ６０１及びエリアセンサＣ６０３に対して、１画素分だけ配置ずれして構成された場合を示している。
【００５３】
図７は、従来例を示し、Ｘ線撮影装置における各エリアセンサの画像データの読み出し駆動タイミングの一例を示すタイミングチャートである。
図７に示すように、各エリアセンサ（図６のエリアセンサＡ６０１〜エリアセンサＣ６０３）についてＶＳＴのアサートタイミングを一意にした場合には、各エリアセンサが同じタイミングで同じラインの画素の出力信号を読み出すことになる。即ち、物理的には、エリアセンサＡ６０１及びエリアセンサＣ６０３の２列目の画素と同じライン上にあるエリアセンサＢ６０２の１列目の画素が、エリアセンサＡ６０１及びエリアセンサＣ６０３の１ライン目の画素と同タイミングで読み出される。その結果、エリアセンサＢ６０２は、実際の配置位置よりずれたタイミングで読み出され、Ｘ線画像上において画素ずれが生じることになる。
【００５４】
そこで、本発実施形態では、制御回路１２２において、フラッシュメモリ４０５に記憶されているエリアセンサ配置情報等に基づいて、ＶＳＴのアサートタイミングをエリアセンサ毎に制御する。具体的に、図８を用いて説明する。
【００５５】
図８は、本発明の第１の実施形態を示し、Ｘ線撮影装置１２０における各エリアセンサの画像データの読み出し駆動タイミングの一例を示すタイミングチャートである。
図６に示す撮像素子１２１に対しては、制御回路１２２は、図８で示すように、エリアセンサＢ６０２のＶＳＴアサートタイミングを１ＣＬＫＶエッジ分遅らせる制御を行う。この結果、エリアセンサＡ６０１及びエリアセンサＣ６０３の２ライン目の画素とエリアセンサＢ６０２の１ライン目の画素が同じタイミングで読み出されることになり、画素ずれが補正されたＸ線画像が取得できる。
【００５６】
図９は、本発明の第１の実施形態に係るＸ線撮影装置（放射線撮影装置）１２０の制御方法の処理手順の一例を示すフローチャートである。ここでは、上述したＶＳＴを制御する例について説明を行うが、上述したＨＳＴを制御する場合についても同様に適用可能である。
【００５７】
まず、図９の処理を開始する前段階において、制御回路１２２は、例えばシステム制御装置１４０から、撮像素子１２１の各エリアセンサ４００の配置ずれに係るエリアセンサ配置情報を受信し、これをフラッシュメモリ４０５に記憶する。具体的に、エリアセンサ配置情報は、事前の検査工程による検査（顕微鏡検査、グリッドモアレ画像検査等）により取得されて、例えばシステム制御装置１４０から制御回路１２２に送信される。
【００５８】
また、図９の処理を開始する前段階において、制御回路１２２（ＣＰＵ４０１）は、フラッシュメモリ４０５に記憶されているエリアセンサ配置情報に基づいて、各エリアセンサ４００のＶＳＴアサートタイミングを決定する。そして、制御回路１２２（ＣＰＵ４０１）は、決定した各エリアセンサ４００のＶＳＴアサートタイミングに係るＶＳＴアサートタイミング情報を予めフラッシュメモリ４０５に記憶する。
【００５９】
そして、電源ユニット１３１から電源が投入されると、ステップＳ１１において、ＣＰＵ４０１は、被写体２１０のＸ線撮影に先立ち、フラッシュメモリ４０５から各エリアセンサ４００のＶＳＴアサートタイミング情報を読み込む処理を行う。
【００６０】
続いて、ステップＳ１２において、ＣＰＵ４０１は、ステップＳ１１で読み込んだ、各エリアセンサ４００のＶＳＴアサートタイミング情報をＦＰＧＡレジスタ４０２に設定する処理を行う。なお、ＶＳＴアサートタイミング情報の設定は、各エリアセンサ４００毎に個別に設定される。
【００６１】
続いて、ステップＳ１３において、ＣＰＵ４０１は、撮影制御部１４１から撮影動作の指示があったか否かを判断する。
【００６２】
ステップＳ１３の判断の結果、撮影制御部１４１から撮影動作の指示がない場合には、撮影制御部１４１から撮影動作の指示があるまで、ステップＳ１３で待機する。
【００６３】
一方、ステップＳ１３の判断の結果、撮影制御部１４１から撮影動作の指示があった場合には、ステップＳ１４に進む。
【００６４】
ステップＳ１４に進むと、ＦＰＧＡレジスタ４０２は、ステップＳ１２で設定された各エリアセンサ４００のＶＳＴアサートタイミング情報に従って、各エリアセンサ４００のＶＳＴアサートタイミングを制御して、各エリアセンサ４００の駆動を行う。これにより、撮像素子１２１において、被写体２１０のＸ線画像が撮像される。
【００６５】
続いて、ステップＳ１５において、ＦＰＧＡレジスタ４０２は、ＡＤ変換用ＩＣ４０３を介して、各エリアセンサ４００から所定のタイミングで画像データを受信してフレームメモリ４０４に書き込む処理を行う。さらに、例えば、ＣＰＵ４０１は、必要に応じて、フレームメモリ４０４に書き込まれた画像データをシステム制御装置１４０等の外部装置に転送する処理を行う。ステップＳ１３〜Ｓ１５の一連の処理により、１フレームの撮影処理が終了する。
【００６６】
続いて、ステップＳ１６において、ＣＰＵ４０１は、撮影制御部１４１から撮影終了の指示があったか否かを判断する。
【００６７】
ステップＳ１６の判断の結果、撮影制御部１４１から撮影終了の指示がない場合には、ステップＳ１３に戻って、次のフレームのＸ線撮影が行われる。
【００６８】
一方、ステップＳ１６の判断の結果、撮影制御部１４１から撮影終了の指示があった場合には、図９のフローチャートの処理が終了し、その後、電源ユニット１３１から電源がオフされる。
【００６９】
このように、第１の実施形態では、制御回路１２２において、エリアセンサ配置情報に基づき、ＶＳＴ及び／又はＨＳＴのアサートタイミングをエリアセンサ毎に調整する制御を行うようにしている。これにより、第１の実施形態によれば、ハードウェア制御で各エリアセンサの画素のずれを補正したＸ線画像が取得可能となり、フレームレートの低下を生じさせること無く、エリアセンサの配置ずれの影響を低減させたＸ線画像を取得することができる。
【００７０】
なお、本実施形態における各エリアセンサの画素ずれの補正量は、１画素単位となるため、１／２画素以上のずれがある場合に有用である。即ち、この場合、エリアセンサの張り合わせ精度により１／２画素以上のずれが生じていても、ハードウェア制御でこれを補正し、ずれの影響の少ないＸ線画像を取得することができる。また、本実施形態では、制御回路１２２において、システム制御装置１４０からエリアセンサ配置情報を取得し、当該エリアセンサ配置情報に基づいてＶＳＴアサートタイミングを決定するようにしているが、以下の形態であってもよい。例えば、撮影制御部１４１において、エリアセンサ配置情報に基づきＶＳＴアサートタイミングを決定し、制御回路１２２では、撮影制御部１４１から当該ＶＳＴアサートタイミング情報を取得して各エリアセンサを制御するようにしてもよい。
【００７１】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
【００７２】
第２の実施形態に係るＸ線撮影システム及びＸ線撮影装置の構成は、上述した第１の実施形態に係るＸ線撮影システム１００及びＸ線撮影装置１２０の構成と同様である。第２の実施形態では、制御回路１２２による制御の内容が第１の実施形態と異なる。
【００７３】
図１０は、本発明の第２の実施形態に係るＸ線撮影装置（放射線撮影装置）１２０の制御方法の処理手順の一例を示すフローチャートである。
【００７４】
まず、第１の実施形態と同様に、図１０の処理を開始する前段階において、制御回路１２２は、例えばシステム制御装置１４０から、撮像素子１２１の各エリアセンサ４００の配置ずれに係るエリアセンサ配置情報を受信し、フラッシュメモリ４０５に記憶する。具体的に、エリアセンサ配置情報は、第１の実施形態と同様に、事前の検査工程による検査（顕微鏡検査、グリッドモアレ画像検査等）により取得されて、例えばシステム制御装置１４０から制御回路１２２に送信される。
【００７５】
さらに、制御回路１２２（ＣＰＵ４０１）は、フラッシュメモリ４０５に記憶されているエリアセンサ配置情報に基づいて、各エリアセンサ４００からの画像データをフレームメモリ４０４に書き込む際のライトアドレスオフセットを決定する。そして、制御回路１２２（ＣＰＵ４０１）は、決定したライトアドレスオフセットに係るライトアドレスオフセット情報を予めフラッシュメモリ４０５に記憶する。
【００７６】
そして、電源ユニット１３１から電源が投入されると、ステップＳ２１において、ＣＰＵ４０１は、被写体２１０のＸ線撮影に先立ち、フラッシュメモリ４０５から各エリアセンサ４００のライトアドレスオフセット情報を読み込む処理を行う。
【００７７】
続いて、ステップＳ２２において、ＣＰＵ４０１は、ステップＳ２１で読み込んだ、各エリアセンサ４００のライトアドレスオフセット情報をＦＰＧＡレジスタ４０２に設定する処理を行う。なお、ライトアドレスオフセット情報の設定は、各エリアセンサ４００毎に個別に設定される。
【００７８】
続いて、ステップＳ２３において、ＣＰＵ４０１は、撮影制御部１４１から撮影動作の指示があったか否かを判断する。
【００７９】
ステップＳ２３の判断の結果、撮影制御部１４１から撮影動作の指示がない場合には、撮影制御部１４１から撮影動作の指示があるまで、ステップＳ２３で待機する。
【００８０】
一方、ステップＳ２３の判断の結果、撮影制御部１４１から撮影動作の指示があった場合には、ステップＳ２４に進む。
【００８１】
ステップＳ２４に進むと、まず、ＦＰＧＡレジスタ４０２は、ＣＰＵ４０１の制御に基づいて各エリアセンサ４００に制御信号を送り、ＡＤ変換用ＩＣ４０３を介して、各エリアセンサ４００から画像データを取得する。そして、ＦＰＧＡレジスタ４０２は、ステップＳ２２で設定された各エリアセンサ４００のライトアドレスオフセット情報に従って、フレームメモリ４０４のライトアドレスを制御しながら、取得した各画像データをフレームメモリ４０４に書き込む処理を行う。
【００８２】
本実施形態では、エリアセンサ４００毎に、フレームメモリ４０４に画像データを書き込む際のライトアドレスオフセットを制御することにより、フレームメモリ４０４への画像データの書き込み時に、画素ずれが補正されたＸ線画像が記憶できる。ここで、本実施形態では、フレームメモリ４０４への書き込みは、書き込み開始アドレスを更新しながらバースト書き込みするため、本実施形態における書き込み速度の低下は発生しない。
【００８３】
続いて、ステップＳ２５において、ＣＰＵ４０１は、必要に応じて、フレームメモリ４０４に書き込まれた画像データをシステム制御装置１４０等の外部装置に転送する処理を行う。ステップＳ２３〜Ｓ２５の一連の処理により、１フレームの撮影処理が終了する。
【００８４】
続いて、ステップＳ２６において、ＣＰＵ４０１は、撮影制御部１４１から撮影終了の指示があったか否かを判断する。
【００８５】
ステップＳ２６の判断の結果、撮影制御部１４１から撮影終了の指示がない場合には、ステップＳ２３に戻って、次のフレームのＸ線撮影が行われる。
【００８６】
一方、ステップＳ２６の判断の結果、撮影制御部１４１から撮影終了の指示があった場合には、図１０のフローチャートの処理が終了し、その後、電源ユニット１３１から電源がオフされる。
【００８７】
このように、第２の実施形態では、エリアセンサ配置情報に基づき、各エリアセンサからの画像データをフレームメモリに書き込む際のライトアドレスオフセットを調整することにより、各エリアセンサの画素ずれを補正したＸ線画像が取得可能となる。したがって、フレームメモリから読み出されてシステム制御装置等の外部装置に出力されたＸ線画像データは、各エリアセンサの画素ずれが補正された画像データとなる。
【００８８】
なお、本実施形態における各エリアセンサの画素ずれの補正量は、１画素単位となるため、１／２画素以上のずれがある場合に有用である。即ち、この場合、エリアセンサの張り合わせ精度により１／２画素以上のずれが生じていても、ハードウェア制御でこれを補正し、ずれの影響の少ないＸ線画像を取得することができる。また、本実施形態では、制御回路１２２において、システム制御装置１４０からエリアセンサ配置情報を取得し、当該エリアセンサ配置情報に基づいてライトアドレスオフセットを決定するようにしているが、以下の形態であってもよい。例えば、撮影制御部１４１において、エリアセンサ配置情報に基づきライトアドレスオフセットを決定し、制御回路１２２では、撮影制御部１４１から当該ライトアドレスオフセット情報を取得して各エリアセンサからの画像データの書き込み制御を行ってもよい。
【００８９】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
第３の実施形態は、上述した第１の実施形態或いは第２の実施形態における各エリアセンサ４００の配置ずれによる画素ずれを補正する制御に加えて、画素の補正対象のエリアセンサ４００のビニング領域の区切り位置を変更する制御を更に行うものである。
【００９０】
以下、本実施形態のＸ線撮影装置１２０のビニング読み出しモードについて説明する。
図１１は、本発明の第３の実施形態を示し、撮像素子１２１におけるビニング読み出しモードの一例を説明するための模式図である。ここで、図１１において、図３に示す構成と同様の機能を有する構成については、同じ符号を付している。
【００９１】
図１１に示す撮像素子１２１では、サンプルホールド用コンデンサに画素平均用トランジスタを直結し、サンプルホールド後、隣接する画素２０２のサンプルホールド用コンデンサ同士をショートする機能を備えている。これを本明細書では、ビニング読み出しモード（画素平均モード）と表現しているが、サンプルホールド用コンデンサの電荷は、平均化されるサンプルホールド用コンデンサに分散するので出力レベルは平均化される。ここで、Ｓ回路及びＮ回路は、それぞれ、独立して画素平均がなされる。また、画素平均用トランジスタは、画素平均制御ラインが"Ｈ"でオンとなる。
【００９２】
この画素平均を行った画素領域に応じて、図１１に示すように、４画素（２画素×２画素）平均、１６画素（４画素×４画素）平均、６４画素（８画素×８画素）平均の各平均モードとなる。そして、各平均モードに応じて、水平走査回路及び垂直走査回路を駆動し、各画素から画像信号の読み出しを行うことにより、ビニング読み出しが実行される。
【００９３】
図１２は、従来例を示し、Ｘ線撮影装置における各エリアセンサのビニング領域の区切り位置の一例を示す模式図である。
図１２に示すように、エリアセンサＡ１２０１、Ｂ１２０２及びＣ１２０３について、一意なビニング領域の区切り位置を設定した場合には、エリアセンサの配置ずれが生じると、隣り合うエリアセンサとのビニング領域の区切り位置もずれることになる。これにより、従来では、ＭＴＦ（Ｍｏｄｕｌａｔｉｏｎ  Ｔｒａｎｓｆｅｒ  Ｆｕｎｃｔｉｏｎ）が悪化していた。
【００９４】
以下に、本実施形態における処理について説明する。
図１３及び図１４は、本発明の第３の実施形態を示し、エリアセンサの各ビニング領域におけるビニングライン選択の一例を示す模式図である。また、図１５は、本発明の第３の実施形態を示し、Ｘ線撮影装置１２０における各エリアセンサのビニング領域の区切り位置の一例を示す模式図である。
【００９５】
本発実施形態では、制御回路１２２においてエリアセンサの配置ずれに基づく画素ずれを補正する際、例えば奇数画素分のずれ補正を行うエリアセンサでは、図１３に示すようにビニング選択ラインを他のエリアセンサの選択ライン（図１４）と互い違いにする。その結果、本発実施形態では、図１５のエリアセンサＡ１５０１、Ｂ１５０２及びＣ１５０３に示すように、実線で囲まれたビニング領域の区切り位置が撮影領域全面に渡って揃い、ＭＴＦが劣化しないＸ線画像を取得することができる。
【００９６】
なお、上述した各実施形態においては、撮像素子１２１の有効撮影領域よりも１画素以上広くエリアセンサの画素領域を設けることにより、１画素以上のずれ補正後も有効画素領域全面に渡って画素情報が存在することになり有用である。
【００９７】
また、上述した各実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。即ち、本発明は、その技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００９８】
１２２：制御回路、１４０：システム制御装置、４００：エリアセンサ、４０１：ＣＰＵ、４０２：ＦＰＧＡレジスタ、４０３：ＡＤ変換用ＩＣ、４０４：フレームメモリ、４０５：フラッシュメモリ、４０６：通信用ＩＣ
【図１】
2010233888.tif 000003
【図２】
2010233888.tif 000004
【図３】
2010233888.tif 000005
【図４】
2010233888.tif 000006
【図５】
2010233888.tif 000007
【図６】
2010233888.tif 000008
【図７】
2010233888.tif 000009
【図８】
2010233888.tif 000010
【図９】
2010233888.tif 000011
【図１０】
2010233888.tif 000012
【図１１】
2010233888.tif 000013
【図１２】
2010233888.tif 000014
【図１３】
2010233888.tif 000015
【図１４】
2010233888.tif 000016
【図１５】
2010233888.tif 000017