(57)【要約】【課題】パルス信号を増幅するＤ級増幅処理において、コストアップをできるだけ抑えながら、音質改善を達成することができる。【解決手段】  音声処理装置１０のパルス幅調整部３０は、ΔΣ変調器２０で変調され出力されたパルス信号のパルス幅が調整して電力増幅部４０に出力する。Ｄ級増幅部４２で増幅された信号（ｙ）はフィードバック部５０を介してパルス幅調整部３０に帰還する。パルス幅調整部３０の波形変換器３１は、ΔΣ変調器２０から出力される矩形波形のパルス信号（Ｘ）をもとに台形信号（Ｘｔ）を生成し、出力用比較器３２へ出力する。出力用比較器３２は、波形変換器３１から出力された台形信号（Ｘｔ）と、積分器３５の出力とを比較して、パルス幅が調整された信号をＤ級増幅部４２に対して出力する。【選択図】図７
2010268211.tif 000002
【特許請求の範囲】
【請求項１】
変調手段からパルス信号を取得し、前記パルス信号のパルス幅を調整するパルス幅調整手段と、
前記パルス幅調整手段の出力信号を取得してパルスを増幅するパルス増幅手段と、
前記パルス増幅手段の出力を前記パルス幅調整手段へフィードバックするフィードバック部と、
を備え、
前記パルス幅調整手段は、前記パルス信号と前記フィードバック部を介して取得した前記パルス増幅手段の出力とをもとに、前記パルス増幅手段に入力されるパルス信号の幅を調整することを特徴とする信号補正装置。
【請求項２】
前記パルス増幅手段は、Ｄ級増幅手段であることを特徴とする請求項１に記載の信号補正装置。
【請求項３】
前記パルス幅調整手段は、
取得した前記パルス信号の立ち上がり及び／又は立ち下りを緩やかに整形する波形変換器と、
前記波形変換器の出力と、所定の閾値電圧とを比較して比較結果を前記パルス増幅手段へ出力する出力用比較器と、
前記閾値電圧を供給する閾値電圧供給手段と、
を備えることを特徴とすると請求項１または２に記載の信号補正装置。
【請求項４】
前記パルス幅調整手段は、前記変調手段からのパルス信号と、前記パルス増幅手段の出力との遅延量を調整する遅延調整手段を備え、
前記フィードバック部は、前記パルス増幅手段の電圧を減衰する減衰器を備え、
前記閾値電圧供給手段は、積分器であり、前記減衰器の出力と前記遅延調整手段の出力との差分を入力することを特徴とする請求項２または３に記載の信号補正装置。
【請求項５】
前記遅延調整手段は、前記出力用比較器と遅延特性が同一の比較器であり、前記波形変換器の出力と所定の基準電圧とを比較して比較結果を出力することを特徴とする請求項４に記載の信号補正装置。
【請求項６】
請求項１から５までのいずれかに記載の信号補正装置と、
前記信号補正装置に対して変調されたパルス信号を出力する変調手段と、
を備えることを特徴とする音声処理装置。
【請求項７】
変調手段からパルス信号を取得し、前記パルス信号のパルス幅を調整するパルス幅調整工程と、
前記パルス幅調整工程の出力信号を取得してパルス増幅するパルス増幅工程と、
前記パルス増幅工程の出力を前記パルス幅調整工程へフィードバックするフィードバック工程と、
を備え、
前記パルス幅調整工程は、前記パルス増幅工程において生じる歪みを低減するように前記パルス幅を調整することを特徴とするパルス増幅方法。
【請求項８】
前記パルス増幅工程は、Ｄ級増幅工程であることを特徴とする請求項７に記載のパルス増幅方法。
【請求項９】
前記パルス幅調整工程は、前記パルス増幅工程において設定される増幅率が理論的に反映されるパルス信号と実際に前記パルス増幅工程において増幅されたパルス信号との誤差が抑圧されるように前記パルス幅を調整することを特徴とする請求項７または８に記載のパルス増幅方法。
【請求項１０】
前記パルス幅調整工程は、
取得した前記パルス信号の立ち上がり及び／又は立ち下りを緩やかに整形する波形変換工程と、
前記波形変換工程で整形された前記パルス信号の出力と、所定の閾値電圧とを比較して比較結果を前記パルス増幅工程へ出力する出力比較工程と、
前記閾値電圧を供給する閾値電圧供給工程と、
を備えることを特徴とすると請求項９に記載のパルス増幅方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号補正装置、音声処理装置及びパルス増幅方法に係り、例えばパルス信号を増幅するＤ級増幅処理に供給する信号を補正する処理を実行可能な信号補正装置、音声処理装置及びパルス増幅方法に関する。
【背景技術】
【０００２】
液晶テレビを始めとする薄型テレビは、激しい競争に晒されており、製造各社は性能向上をさせつつ一層のコストダウンをすることが求められている。そのような中、オーディオアンプも例外ではない。テレビ放送波にあってはデジタル放送の開始に伴い、ＴＶ回路のほとんどがデジタル化されるようになっており、オーディオアンプもデジタル信号を入力とするデバイスが求められている。最終的にはデジタル回路を１チップ化し、省スペース、低コスト化が行われている。
【０００３】
ところで、オーディオなどに応用されるΔΣ変調型ＤＡ変換器では、デジタル回路で構成される変調部と、電力を供給するＤ級増幅部に分けて構成される。Ｄ級増幅部は電力スイッチング部のデットタイムやオン抵抗、電源インピーダンスによる電圧降下、他負荷の影響による電源変動などによって、理想的なＤ級増幅とならないために歪が発生してしまい、音質劣化を招くという課題がある。
【０００４】
図１に、現在までに提案されている５種類のΔΣ変調型ＤＡ変換器について例示する。図１（ａ）は、初期のΔΣ変調型ＤＡ変換器の構成例であり、デジタル信号をＤＡ変換器においてアナログ信号に変換し、アナログのΔΣ変調器により変調し、Ｄ級増幅部で増幅している。また、Ｄ級増幅部の出力は、ΔΣ変調器にフィードバックされている。この構成のΔΣ変調型ＤＡ変換器の場合、特性面では優れているが、消費電力の改善のための新たなアルゴリズムの検討が困難であったり、また、コストが比較的高くなってしまったりという課題がある。
【０００５】
図１（ｂ）のΔΣ変調型ＤＡ変換器では、ΔΣ変調器の前段のＤＡ変換器が省かれ、デジタル信号をそのまま変調するΔΣ変調器とＤ級増幅部とから構成されている。このΔΣ変調型ＤＡ変換器では、アルゴリズムの検証の容易性が大幅に改善されたが、Ｄ級増幅部で発生する歪みがそのまま出力されてしまうという課題があった。
【０００６】
図１（ｃ）のΔΣ変調型ＤＡ変換器では、図１（ｂ）のΔΣ変調型ＤＡ変換器の課題を解決するために、ΔΣ変調器の前段に歪補償回路を設けることで、歪特性の改善がなされている。ただし、このΔΣ変調型ＤＡ変換器を採用した場合であっても、例えば、電源リプルなどを十分に補償できないという課題がある。近年、製品のコストダウンが進む結果、電源の耐電源リプルの弱点が顕在化してしまうことがあった。
【０００７】
図１（ｄ）のΔΣ変調型ＤＡ変換器では、図１（ｃ）のΔΣ変調型ＤＡ変換器の課題を解決するために、Ｄ級増幅部に供給する電力のリプル除去回路を設けて、電源耐性強化を行っている。
【０００８】
図１（ｅ）のΔΣ変調型ＤＡ変換器では、Ｄ級増幅部の出力を高速のＡＤ変換器（以下、「ＡＤＣ」という）を介してΔΣ変調器へフィードバックしている。
【０００９】
ここで、電源等による増幅部への影響および電源耐性強化方式について簡単に説明する。図２は、電源等による増幅部への影響を模式的に示した図である。図示のように、ΔΣ変調器によって、比較的大きな誤差が除去され、ΔΣ変調器からは理想的な波形のパルス信号がＤ級増幅部へ出力される。ところが、Ｄ級増幅部では、商用電源整流によるリプルや、他負荷変動による電源のゆれ、自分自身の出力変動による電圧降下、デッドタイムによる歪み、オン抵抗による電圧降下などの要因によって、Ｄ級増幅部から出力される矩形波のパルスは歪んでしまう。
【００１０】
このような理由から、歪みや耐電源リプル性を改善するには、なんらかのフィードバックが必要となる。デジタル変調方式の増幅器において、フィードバック技術を適用した技術はいくつか提案されている。例えば、ＰＷＭ負帰還によるデジタルＰＷＭ入力Ｄ級音響増幅器がある（例えば、特許文献１参照）。この技術は、入力オーディオのＰＣＭ信号をＰＷＭ信号に変調するデジタル変調部、デジタル変調部のＰＷＭ信号と負帰還した出力信号の差と、ＰＷＭランプ信号とを比較して、ＰＷＭスイッチング信号を生成するパルス幅生成及び補正部、パルス幅生成及び補正部のＰＷＭスイッチング信号に応答して、増幅された出力オーディオ信号を発生する出力部、及び、出力部の信号を負帰還し、高調波成分を減少させて、パルス幅生成及び補正部に提供する電圧負帰還ループを備える。ＰＷＭ出力信号の負帰還信号を利用して、出力部のスイッチングトランジスタのオン/オフ時間を調整して、ＰＷＭパルス幅を補正することにより、出力ＰＷＭの線形性を高めている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特表２００５−５１７３３７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ここでデジタルのΔΣ変調器を用いた各方式の電源耐性について確認すると、図１（ｂ）や図１（ｃ）の方式では、上述したようにリプル除去フィルタが必要となり、図１（ｄ）の構成が提案されている。しかし、図１（ｄ）の方式では、リプル除去フィルタの発熱により高効率実現が難しいという課題があった。また、自身のスイッチ動作に起因する歪みについては、別途補正を行う必要があった。さらに、図１（ｅ）に示した構成では、高速なＡＤ変換器が必要とされ、コストの観点から別の技術が求められていた。
【００１３】
また、図３（ａ）及び図３（ｂ）に電源の変動をフィードバックして調整する方式について示している。図３（ａ）の構成では、電源の変動をＤ級増幅部に反映させている。この構成においても、自身のスイッチ動作に起因する歪みについては、別途補正を行う必要がある。図３（ｂ）の構成では、電源の変動をＡＤＣを介してΔΣ変調器に反映させている。この構成においても、自身のスイッチ動作に起因する歪みについては、別途補正を行う必要があった。また、ＡＤＣの特性に依存してしまうという課題があった。
【００１４】
また、特許文献１に開示の技術にあっては、ＰＷＭ変調方式が対象であり、ΔΣ変調に利用されるＰＤＭ変調方式に適用できるか否かは不明である。また、出力部（図３のＤ級増幅部に相当）で発生する歪みが抑制されることについては明示されておらず、自身のスイッチ動作に起因する歪みについては、フィードバックの効果が得られか否かが不明であった。
【００１５】
本発明の目的は、このような状況に鑑みなされたものであって、パルス信号を増幅する処理において、コストアップをできるだけ抑えながら、音質改善を達成する技術を提案することにある。
【課題を解決するための手段】
【００１６】
本発明に係る装置は、信号補正装置に関する。この装置は、変調手段からパルス信号を取得し、前記パルス信号のパルス幅を調整するパルス幅調整手段と、前記パルス幅調整手段の出力信号を取得してパルスを増幅するパルス増幅手段と、前記パルス増幅手段の出力を前記パルス幅調整手段へフィードバックするフィードバック部と、を備え、前記パルス幅調整手段は、前記パルス信号と前記フィードバック部を介して取得した前記パルス増幅手段の出力とをもとに、前記Ｄ級増幅手段に入力されるパルス信号の幅を調整する。
また、前記パルス増幅手段は、Ｄ級増幅手段であってもよい。
また、前記パルス幅調整手段は、取得した前記パルス信号の立ち上がり及び／又は立ち下りを緩やかに整形する波形変換器と、前記波形変換器の出力と、所定の閾値電圧とを比較して比較結果を前記パルス増幅手段へ出力する出力用比較器と、前記閾値電圧を供給する閾値電圧供給手段と、を備えてもよい。
また、前記パルス幅調整手段は、前記変調手段からのパルス信号と、前記パルス増幅手段の出力との遅延量を調整する遅延調整手段を備え、前記フィードバック部は、前記パルス増幅手段の電圧を減衰する減衰器を備え、前記閾値電圧供給手段は、積分器であり、前記減衰器の出力と前記遅延調整手段の出力との差分を入力してもよい。
また、前記遅延調整手段は、前記出力用比較器と遅延特性が同一の比較器であり、前記波形変換器の出力と所定の基準電圧とを比較して比較結果を出力してもよい。
本発明に係る別の装置は、音声処理装置に関する。この音声処理装置は、上記の信号補正装置と、前記信号補正装置に対して変調されたパルス信号を出力する変調手段と、を備える。
本発明に係る方法は、パルス増幅方法に関する。この方法は、変調手段からパルス信号を取得し、前記パルス信号のパルス幅を調整するパルス幅調整工程と、前記パルス幅調整工程の出力信号を取得してパルスを増幅するパルス増幅工程と、前記パルス増幅工程の出力を前記パルス幅調整工程へフィードバックするフィードバック工程と、を備え、前記パルス幅調整工程は、前記パルス増幅工程において生じる歪みを低減するように前記パルス幅を調整する。
また、前記パルス増幅工程は、Ｄ級増幅工程であってもよい。
また、前記パルス幅調整工程は、前記パルス増幅工程において設定される増幅率が理論的に反映されるパルス信号と実際に前記パルス増幅工程において増幅されたパルス信号との誤差が抑圧されるように前記パルス幅を調整してもよい。
また、前記パルス幅調整工程は、取得した前記パルス信号の立ち上がり及び／又は立ち下りを緩やかに整形する波形変換工程と、前記波形変換工程で整形された前記パルス信号の出力と、所定の閾値電圧とを比較して比較結果を前記パルス増幅工程へ出力する出力比較工程と、前記閾値電圧を供給する閾値電圧供給工程と、を備えてもよい。
【発明の効果】
【００１７】
本発明によれば、パルス信号を増幅する処理において、コストアップをできるだけ抑えながら、音質改善を達成することができる。
【図面の簡単な説明】
【００１８】
【図１】従来技術に係る、ΔΣ変調型ＤＡ変換器について５種類を示した図である。
【図２】従来技術に係る、電源等による増幅部への影響を模式的に示した図である。
【図３】従来技術に係る、電源の変動をフィードバックして調整する方式について示した図である。
【図４】従来技術に係る、Ｄ級増幅部から出力されるパルス信号について、理想的な波形と歪みが含まれる現実の波形とを示した図である。
【図５】実施形態に係る、パルスの時間方向の調整手順について、模式的に示した図である。
【図６】実施形態に係る、歪み補正を実現する具体的な手法について示した図である。
【図７】実施形態に係る、音声処理装置の概略構成を示す機能ブロック図である。
【図８】変形例に係る、音声処理装置の概略構成を示す機能ブロック図である。
【図９】変形例に係る、シミュレーションを適用した音声処理装置の構成を示す機能ブロック図である。
【図１０】変形例に係る、シミュレーションを適用した音声処理装置の動作例を示す図である。
【図１１】変形例に係る、シミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００１９】
つぎに、本発明を実施するための形態（以下、単に「実施形態」という）を、図面を参照して具体的に説明する。まず、本実施形態において適用する技術について説明し、つづいて、その技術を提供した構成について説明する。本実施形態では、Ｄ級増幅部における出力パルスの振幅方向の歪みを幅方向（時間方向）で調整する技術を提供するものである。図４は、Ｄ級増幅部から出力されるパルス信号について、理想的な波形（以下、「理想波形」という）と歪みが含まれる現実の波形（以下、「実波形」という）を示している。図４（ａ）が理論値である理想波形、図４（ｂ）が実波形、図４（ｃ）が比較のために理想波形と実波形とを重ねて表示した図である。また、図４（ｄ）及び図４（ｅ）は、理想波形と実波形との誤差を補正する手法について説明する図である。
【００２０】
図４（ａ）に示すように、理想波形は矩形であるが、図４（ｂ）に示すように、実波形は理想波形とは一致せず、歪みが発生する。ここで理想波形と実波形とを詳細に分析すると、図４（ｃ）に示すように、誤差成分として「不足分」と「過剰分」がある。不足分と過剰分とのバランスが崩れると、所望の出力が得られなくなる。図４（ｃ）では、不足分が過剰分より多い状態を示している。当然に、正確な（理想的な）矩形波を出力することが望ましいが、それは現実的ではない。そこで、不足分と過剰分とのバランスをとること、つまり不足分と過剰分とを一致させる制御を行うことで、Ｄ級増幅部から出力されるパルス信号の出力を補正する。
【００２１】
ここで、補正の方法について検討する。補正の方法としては、図４（ｃ）に示すような振幅方向への調整と、図４（ｄ）に示すような時間方向の調整が想定できる。ここで、振幅方向への調整は、Ｄ級アンプの構成および駆動原理からいって不可能である。したがって、図４（ｅ）に示す時間方向の調整により制御する必要がある。
【００２２】
図５に時間方向の調整手順について、説明を分かり易くするために模式的に示している。図５（ａ）に示すように、理論値に対して電圧（振幅）が不足した場合には、出力パルスを広げる処理を行う。また図５（ｂ）に示すように、理論値に対して電圧（振幅）が過剰となった場合には、出力パルスを狭める処理を行う。
【００２３】
つぎに、図６をもとに、図５で示した歪み補正を実現する具体的な手法について説明する。ΔΣ変調器から出力された矩形（方形）のパルス信号が台形に変換される。なお、台形への変換に限らず、パルス信号の立ち上がり及び／又は立ち下がりを緩やかにする変換であればよい。したがって、例えば三角波への変換でもよいし、立ち上がり又は立ち下がりの一方のみが緩やかとなった鋸状波であってもよい。そしてこの台形と所定の閾値Ｔｈとが比較され、台形の信号波形における値がその閾値Ｔｈより大きい期間にオンレベルとなり、小さい期間にオフレベルとなる。つぎに、Ｄ級増幅部の出力ｙをΔΣ変調器の出力Ｘと比較可能に減衰処理（ゲイン調整）された電圧値（出力電圧）Ｘｙと、理論値であるΔΣ変調器の電圧値（基準電圧）Ｘｄとを比較される。そして、出力電圧Ｘｙが基準電圧Ｘｄより小さいときに、閾値Ｔｈを下げる調整がなされる。また出力電圧Ｘｙが基準電圧Ｘｄより大きいときに、閾値Ｔｈを上げる調整がなされる。図６（ａ）が、基準となる状態の閾値Ｔｈおよび台形の波形を示している。そして、図６（ｂ）が閾値Ｔｈを下げた状態を示しており、閾値Ｔｈを下げることで、パルスの幅が広がる。図６（ｃ）が閾値Ｔｈを上げた状態を示しており、閾値Ｔｈを上げることで、パルスの幅が狭まる。
【００２４】
つづいて、上記技術を適用した音声処理装置について以下説明する。
図７は、本実施形態に係る音声処理装置１０の概略構成を示す機能ブロックである。この音声処理装置１０は、例えば、液晶テレビやＤＶＤプレーヤ等の表示装置に搭載される。
【００２５】
図示のように、音声処理装置１０は、ΔΣ変調器２０と、パルス幅調整部３０と、電力増幅部４０と、フィードバック部５０とを備えている。ＰＣＭ（pulse code modulation）信号などのデジタル信号が、ΔΣ変調器２０により変調されて、パルス幅調整部３０にパルス信号（Ｘ）として出力される。さらにパルス幅調整部３０は、ΔΣ変調器２０で変調され出力されたパルス信号（Ｘ）のパルス幅を調整して電力増幅部４０に出力する。本実施形態では、パルス幅調整部３０及びフィードバック部５０は、信号補正装置として機能する。
【００２６】
電力増幅部４０は、Ｄ級増幅部４２で構成されており、Ｄ級増幅部４２で増幅された信号（ｙ）はスピーカなどの負荷１２に出力される。また、Ｄ級増幅部４２で増幅された信号（ｙ）は、後述のフィードバック部５０を介してパルス幅調整部３０にフィードバックされる。
【００２７】
Ｄ級増幅部４２は、パルス幅調整部３０を介して取得したΔΣ変調器２０の信号（Ｘ）を、当該音声処理装置１０に接続されたスピーカ等の負荷１２を駆動するのに十分な電力に増幅して、負荷１２に対して供給する。
【００２８】
フィードバック部５０は減衰器５１を備えて、減衰器５１はＤ級増幅部４２の出力をパルス幅調整部３０における処理に適切な振幅に調整し、パルス幅調整部３０の減算器３４に帰還（フィードバック）出力される。減衰器５１の出力は、上記出力電圧Ｘｙとなる。
【００２９】
ΔΣ変調器２０は、ΔΣ変調するための一般的な回路構成として、積分器と、積分器からの出力にもとづいて、積分器の出力の分解能より低い分解能に変換する量子化器とを備えており、音声信号を２値や３値などの離散的な電圧値に量子化する。なお、積分器や量子化器については公知の技術であるので説明は省略する。
【００３０】
パルス幅調整部３０は、波形変換器３１と、出力用比較器３２と、調整用比較器３３と、減算器３４と、積分器３５とを備えている。
【００３１】
波形変換器３１は、ΔΣ変調器２０から出力される矩形波形のパルス信号（Ｘ）をもとにパルス幅が調整できるように台形信号（Ｘｔ）を生成し、出力用比較器３２および調整用比較器３３へ出力する。
【００３２】
出力用比較器３２は、波形変換器３１から出力された台形信号（Ｘｔ）を、後述する積分器３５の出力（閾値Ｔｈ）と比較して、図６に示した原理により、パルス幅が調整された信号をＤ級増幅部４２に対して出力する。つまり、積分器３５の出力が、図６で示した閾値Ｔｈに相当する。
【００３３】
調整用比較器３３は、波形変換器３１から出力された台形信号（Ｘｔ）と所定の基準値Ｒｅｆをもとに、矩形信号を出力する。より具体的には、基準値Ｒｅｆとして、ΔΣ変調器２０の出力であるパルス信号（Ｘ）の波形の面積と、調整用比較器３３から出力される信号（Ｘｄ）の矩形の面積が等しくなるように設定される。つまり、調整用比較器３３は出力用比較器３２と同一の特性を有していることから、調整用比較器３３を通過した信号（Ｘｄ）は、出力用比較器３２の遅延量と同じになる。そして、調整用比較器３３の出力は、減算器３４に出力される。調整用比較器３３の出力は、上記の基準電圧Ｘｄとなる。
【００３４】
減算器３４は、フィードバック部５０から負帰還された信号（Ｘｙ）と基準信号用積分器３６の出力信号とを合成して、積分器３５へ出力する。したがって、減算器３４によって、理想的な矩形信号と、実際にＤ級増幅部４２から出力された信号の誤差が算出され、積分器３５へ出力される。
【００３５】
積分器３５は、所定期間の誤差を積分して、出力用比較器３２の基準信号として機能する閾値Ｔｈを生成する。ここでは、誤差がマイナスのとき、つまり、Ｄ級増幅部４２のパルスの電圧（振幅）が不足しているとき、閾値Ｔｈが小さくなる。誤差がプラスのとき、つまり、Ｄ級増幅部４２のパルスの電圧が過剰となっているとき、閾値Ｔｈが大きくなる。図６で示したように、閾値Ｔｈが小さくなると、パルス幅が広くなり、閾値Ｔｈが大きくなると、パルス幅が狭くなる。
【００３６】
このような構成および動作によって、Ｄ級増幅部４２のパルスの振幅の変動が、パルス幅つまり時間軸方向における調整により、フィードバック制御される。Ｄ級増幅部４２の出力からフィードバックを行っているため、図２で示したような電源変動などの外乱や、Ｄ級増幅部４２のデッドタイムやオン抵抗による電圧降下などが要因となって発生する歪み成分が、効果的に抑制される。また、電源電圧変動の吸収のためのリプル除去フィルタが不要となり、効率がよくなる。
【００３７】
さらに、Ｄ級増幅部４２において、アナログ的要素で発生する歪みは、Ｄ級増幅部４２の中で抑え込むことができるため、デジタル変調器（ΔΣ変調器２０）の設計ではアナログ的要素による歪みを考慮する必要がなくなり、設計が容易となる。つまり、ΔΣ変調器２０とＤ級増幅部４２との開発の棲み分けが可能となり、設計プロセスの効率向上が実現でき、開発速度の向上および開発コストの低減が実現できる。また、Ｄ級増幅部４２に入力されるパルスを生成する変調器のアルゴリズムをすべてデジタル回路で構成できるため、開発者は、アナログＩＣ特有の設計制約に縛られず、インテリジェントな変調アルゴリズムの開発に専念できる。
【００３８】
つぎに、上記の実施形態で示した音声処理装置１０の変形例について図８をもとに説明する。第１の変形例に係る音声処理装置１１０は、パルス幅調整部３０の調整用比較器３３に入力される基準信号をフィードバック制御するものである。この音声処理装置１１０は、上述の音声処理装置１０に以下に説明する構成要素を追加した構成であり、同一構成については説明を省略する。
【００３９】
具体的に説明すると、音声処理装置１１０は、基準信号用積分器３６および合成器３７を追加構成として備えている。合成器３７は、調整用比較器３３の出力をプラス信号として、またΔΣ変調器２０の出力をマイナス信号として合成し、基準信号用積分器３６へ出力する。基準信号用積分器３６は、合成器３７の出力を所定時間だけ積分して調整用比較器３３に対して比較基準信号Ｘｓとして出力する。この構成によって、調整用比較器３３で生じる歪みが補正される。
【００４０】
本変形例によれば、上述の実施形態と同様の効果が期待できる。さらに、調整用比較器３３で発生する歪みを抑制することができ、音声処理装置１１０全体の精度を向上させることができる。
【００４１】
上記構成による効果を確認するシミュレーションを行ったので、以下に簡単にシミュレーション結果を示す。このシミュレーションでは、図９に示すように、図７の音声処理装置１０の構成を拡張した構成を有する３値方式のＤ級増幅処理を行う音声処理装置２１０によって行った。図１０が３値方式の動作例を示したグラフである。上段のグラフが、図の音声処理装置２１０の上段の経路（プラス動作）に対応し、下段のグラフが音声処理装置２１０の下段の経路（マイナス動作）に対応している。また、図１１が出力状態を示した図である。なお、３値方式のＤ級増幅処理の回路構成は、一般的な構成であり、ここでは説明を省略する。
【００４２】
図１１に示すように、フィードバックがない場合に比べて、パルス幅調整を行うフィードバックがある場合は、３次及び５次の歪みが大幅に低減され理想出力状態に極めて近づいていることが分かる。
【００４３】
以上、本発明を実施形態をもとに説明した。この実施形態は例示であり、それらの各構成要素の組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。例えば、本実施形態では、ΔΣ変調方式（ＰＤＭ変調方式）について例示したが、ＰＷＭ変調方式についても、適用が可能である。また、本実施形態では、波形変換器３１は、パルス信号をその波形の立ち上がり及び立ち下がりの両方を緩やかに変換したが、いずれか一方であってもよいが、応答を素早くする観点では、立ち上がり及び立ち下がりの両方を緩やかにして閾値Ｔｈとの交点が前後両方で変動することで行うことが好ましい。また、調整用比較器３３で遅延量が調整されたが、ΔΣ変調器２０から出力されるパルス信号に振幅が常に一定であるような場合又はその振幅の変動が非常に小さい場合には、調整用比較器３３は不要であり、調整用比較器３３からの信号の代わりに減算器３４にパルス信号に振幅に対応した定数値が入力されてもよい。
【符号の説明】
【００４４】
１０、１１０、２１０  音声処理装置
１２  負荷
２０  ΔΣ変調器
３０  パルス幅調整部
３１  波形変換器
３２  出力用比較器
３３  調整用比較器
３４  減算器
３５  積分器
３６  基準信号用積分器
３７  合成器
４０  電力増幅部
４２  Ｄ級増幅部
５０  フィードバック部
５１  減衰器
【図１】
2010268211.tif 000003
【図２】
2010268211.tif 000004
【図３】
2010268211.tif 000005
【図４】
2010268211.tif 000006
【図５】
2010268211.tif 000007
【図６】
2010268211.tif 000008
【図７】
2010268211.tif 000009
【図８】
2010268211.tif 000010
【図９】
2010268211.tif 000011
【図１０】
2010268211.tif 000012
【図１１】
2010268211.tif 000013