(57)【要約】【課題】電源オフした直後に電源を再投入しても正常にパルス生成動作を再開できるようにすること。【解決手段】このパルス発生回路は、第１のＤフリップフロップ回路１１のセット端子及びリセット端子をそれぞれコンデンサＣ１１，Ｃ１２を介してグラウンド又は電源に接続し、第１のＤフリップフロップ回路１１のＱ出力端子とセット端子間及びＱバー出力端子とリセット端子間にそれぞれ第１の抵抗Ｒ１１，Ｒ１２を接続し、前記セット端子、リセット端子、Ｑ出力端子又はＱバー出力端子のうちのいずれかの端子とグラウンド間に第２の抵抗ＲＧを接続している。また、第１のＤフリップフロップ回路１１のＱ出力端子を第２のＤフリップフロップ回路２０のクロック端子に接続し、第２のＤフリップフロップ回路２０のデータ端子及びセット端子を電源に接続し、第２のＤフリップフロップ回路２０のＱバー出力端子とリセット端子間に第３の抵抗Ｒ２を接続した。【選択図】図１
2010268270.tif 000002
【特許請求の範囲】
【請求項１】
第１のＤフリップフロップ回路のセット端子及びリセット端子をそれぞれコンデンサを介してグラウンド又は電源に接続し、前記第１のＤフリップフロップ回路のＱ出力端子とセット端子間及びＱバー出力端子とリセット端子間にそれぞれ第１の抵抗を接続し、前記セット端子、リセット端子、Ｑ出力端子又はＱバー出力端子のうちのいずれかの端子とグラウンド間に第２の抵抗を接続したことを特徴とするパルス発生回路。
【請求項２】
前記第１のＤフリップフロップ回路のＱ出力端子とセット端子間及びＱバー出力端子とリセット端子間にそれぞれ接続された前記各第１の抵抗に対してダイオードをそのカソードを前記セット端子又はリセット端子側に向けて並列接続したことを特徴とする請求項１記載のパルス発生回路。
【請求項３】
前記第１のＤフリップフロップ回路のＱ出力端子を第２のＤフリップフロップ回路のクロック端子に接続し、前記第２のＤフリップフロップ回路のデータ端子及びセット端子を電源に接続し、前記第２のＤフリップフロップ回路のＱバー出力端子とリセット端子間に第３の抵抗を接続したことを特徴とする請求項１又は請求項２記載のパルス発生回路。
【請求項４】
前記第１のＤフリップフロップ回路のクロック端子及びデータ端子を、グラウンド又は電源に接続したことを特徴とする請求項１から請求項３のいずれかに記載のパルス発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄフリップフロップ回路を用いてパルス信号を生成するパルス発生回路に関する。
【背景技術】
【０００２】
図３はＤフリップフロップ回路を用いたパルス発生回路であり、図４はＤフリップフロップ回路の真理値表である。パルス発生回路１０は、Ｄフリップフロップ回路１１のセット（Set)とリセット(Reset)を一定周期で制御してパルス信号を作り出している。すなわち、Ｑ出力を抵抗Ｒ１１経由でセット端子に入力する一方、Ｑバー出力（Ｑ出力とは逆の論理値）を抵抗Ｒ１２経由でリセット端子に入力している。抵抗Ｒ１１、Ｒ１２に対してダイオードが並列接続され、セット端子及びリセット端子はコンデンサＣ１１,Ｃ１２を介してグラウンド（又は電源）に接続されている。なお、クロック端子(Clock)とデータ端子(Data)とはグラウンド（又は電源）に接続されている。
【０００３】
以上のように構成されたパルス発生回路は、図４の真理値表に示すように、例えばＤフリップフロップ回路１１のセット端子がＬ、リセット端子がＨになると、Ｑ出力がＨ、Ｑバー出力がＬとなるが、Ｑ出力（Ｈ）がセット端子に入力してＬに変化し、Ｑバー出力（Ｌ）がセット端子に入力してＨに変化する。セット端子がＨ、リセット端子がＬに変化すると、Ｑ出力がＬ、Ｑバー出力がＨとなるので、再びセット端子がＬ、リセット端子がＨになり、Ｑ出力がＨ、Ｑバー出力がＬとなる。このように、電源投入によりＱ出力がＨとＬを繰り返すことから、Ｄフリップフロップ回路１１を用いることでパルス信号を容易に生成することができる。
【０００４】
図３に示すパルス発生回路１０では、抵抗Ｒ１１，Ｒ１２及びコンデンサＣ１１、Ｃ１２によりパルス信号の周期を調整し、抵抗Ｒ１１，Ｒ１２と並列に接続されたダイオードＤ１１、Ｄ１２を接続することで、Ｑ出力、Ｑバー出力を抵抗Ｒ１１，Ｒ１２を介さずに瞬時にリセット端子、セット端子に入力することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２３８５２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、Ｄフリップフロップ回路１１を用いてパルス発生回路を構成した場合、図４に示すようにセット端子及びリセット端子が同時にＬになると、Ｑ出力、Ｑバー出力が同時にＨになる状態が発生する。例えば、Ｄフリップフロップ回路１１の電源をオフした直後に電源再投入した場合、再投入タイミングによってはセット端子及びリセット端子が同時にＬになり、Ｑ出力及びＱバー出力が同時にＨになる。Ｑ出力及びＱバー出力のＨがセット端子及びリセット端子に伝わると、図４に示すようにＱ出力及びＱバー出力がＬ又はＨのまま変化しなくなる。この状態はコンデンサＣ１１、Ｃ１２の自然放電が完了するまで維持するので、自然放電が完了するまではパルス発生動作を開始できないといった問題があった。
【０００７】
本発明は、かかる点に鑑みてなされたものであり、電源オフした直後にＱ出力及びＱバー出力が同時にＬ又はＨ状態になることを防止でき、電源オフした直後に電源を再投入しても正常にパルス生成動作を再開できるパルス発生回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明のパルス発生回路は、第１のＤフリップフロップ回路のセット端子及びリセット端子をそれぞれコンデンサを介してグラウンド又は電源に接続し、前記第１のＤフリップフロップ回路のＱ出力端子とセット端子間及びＱバー出力端子とリセット端子間にそれぞれ第１の抵抗を接続し、前記セット端子、リセット端子、Ｑ出力端子又はＱバー出力端子のうちのいずれかの端子とグラウンド間に第２の抵抗を接続したことを特徴とする。
【０００９】
この構成によれば、Ｄフリップフロップ回路のセット端子、リセット端子、Ｑ出力端子又はＱバー出力端子のうちのいずれかの端子とグラウンド間に第２の抵抗を接続したことにより、電源をオフした際に第２の抵抗に接続されているいずれかの端子に蓄積されている電荷が第２の抵抗を介して、自然放電に比べて短時間で放電される。したがって、電源オフした際に、セット端子及びリセット端子が同時にＬになったり、Ｑ出力及びＱバー出力が同時にＨになったりする現象を防止でき、再起動できるまでの回復時間を大幅に短くできる。
【００１０】
また本発明は、上記パルス発生回路において、前記第１のＤフリップフロップ回路のＱ出力端子とセット端子間及びＱバー出力端子とリセット端子間にそれぞれ接続された前記各第１の抵抗に対してダイオードをそのカソードを前記セット端子又はリセット端子側に向けて並列接続したことを特徴とする。
【００１１】
この構成により、Ｑ出力がダイオードを経由して瞬時にセット端子へ伝えられると共に、Ｑバー出力がダイオードを経由して瞬時にリセット端子へ伝えられるので、第１のＤフリップフロップ回路のＱ出力であるパルス波形として立ち上がり及び立下りが鋭角な矩形波を形成できる。
【００１２】
また本発明は、上記パルス発生回路において、前記第１のＤフリップフロップ回路のＱ出力端子を第２のＤフリップフロップ回路のクロック端子に接続し、前記第２のＤフリップフロップ回路のデータ端子及びセット端子を電源に接続し、前記第２のＤフリップフロップ回路のＱバー出力端子とリセット端子間に第３の抵抗を接続したことを特徴とする。
【００１３】
この構成により、第１のＤフリップフロップ回路のＱ出力であるパルス信号の立ち上がりに同期して、第２のＤフリップフロップ回路のＱ出力端子から第３の抵抗に応じたパルス幅のパルス信号が出力される。
【００１４】
上記パルス発生回路において、前記第１のＤフリップフロップ回路のクロック端子及びデータ端子を、グラウンド又は電源に接続してもよい。これにより、安定した動作を実現できる。
【発明の効果】
【００１５】
本発明のパルス発生回路によれば、電源オフした直後にＱ出力及びＱバー出力が同時にＬ又はＨ状態になることを防止でき、電源オフした直後に電源を再投入しても正常にパルス生成動作を再開できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態に係るパルス発生回路の回路構成図である。
【図２】第１及び第２のＤフリップフロップ回路の出力波形図である。
【図３】Ｄフリップフロップ回路を用いたパルス発生回路である。
【図４】Ｄフリップフロップ回路の真理値表を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図１は本発明の実施の形態に係るパルス発生回路の回路構成図である。なお、図３に示すパルス発生回路と同一部分には同一符号を付しているが、Ｄフリップフロップ回路１１は後述する第２のＤフリップフロップ回路と区別するため第１のＤフリップフロップ回路と呼ぶこととする。
【００１８】
本実施の形態に係るパルス発生回路は、第１のＤフリップフロップ回路１１と第２のＤフリップフロップ回路２０とを備えて構成される。第１のＤフリップフロップ回路１１のＱ出力端子を放電回路２１に接続している。放電回路２１は、第１のＤフリップフロップ回路１１のＱ出力端子とグラウンドとの間に接続された接地抵抗ＲＧで構成されている。接地抵抗ＲＧの大きさは、電源オフ時におけるＱ出力端子の放電時間と消費電流との関係で適宜定める。抵抗値が小さいほど放電時間が短くなるが、消費電流が増大する。第１のＤフリップフロップ回路１１のＱ出力端子は第２のＤフリップフロップ回路２０のクロック(Clock)端子に接続される。第２のＤフリップフロップ回路２０は、Ｑバー出力端子がリ抵抗Ｒ２を介してリセット端子に接続されており、データ端子とセット端子とが電源電圧Ｖｃｃを供給する電源部に接続されている。
【００１９】
次に、本実施の形態に係るパルス発生回路でのパルス信号の生成動作について説明する。
第１及び第２のＤフリップフロップ回路１１、２０に供給する電源をオンすると、第１のＤフリップフロップ回路１１においては、リセット端子とセット端子のＨ，Ｌの状態に対応したＱ出力、Ｑバー出力が現れ、Ｑ出力がセット端子へ伝えられ、Ｑバー出力がリセットセット端子へ伝えられる。以降は電源をオフするまで、第１のＤフリップフロップ回路１１のＱ出力及びＱバー出力が相補的にＨ又はＬの状態を交互に繰り返す。第１のＤフリップフロップ回路１１のＱ出力がＬからＨとなるタイミングでパルス信号ａが立ち上がり、第１のＤフリップフロップ回路１１のＱ出力がＨからＬとなるタイミングでパルス信号ａが立ち下がる。パルス信号ａの周期ｔは抵抗Ｒ１１及びコンデンサＣ１１、抵抗Ｒ１２及びコンデンサＣ１２の時定数によって決まる。例えば、図２（ａ）に示すように周期ｔ＝３００ｎｓ、パルス幅１５０ｎｓのパルス信号をＱ出力端子から第２のＤフリップフロップ回路２０に対して出力する。
【００２０】
第２のＤフリップフロップ回路２０では、電源電圧Ｖｃｃが印加されるセット端子及びデータ端子はＨに維持され、パルス信号ａがクロック端子に入力する。例えば、図４の真理値表に示すように、第２のＤフリップフロップ回路２０のセット端子がＨ、リセット端子がＬの場合は、Ｑ出力がＬ、Ｑバー出力がＨとなる。そのＱバー出力が抵抗Ｒ２を介してリセット端子に入力され、リセット端子がＨとなる。この状態でクロック端子がローレベルからハイレベルに変化すると、Ｑ出力がＨ、Ｑバー出力がＬとなる。Ｑバー出力（Ｌ）はリセット端子に伝えられる結果、Ｑ出力がＬに変わる。クロック端子がローレベルからハイレベルに変化するまでこの状態を維持する。したがって、クロック端子に印加するパルス信号ａが立ち上がるたびに、Ｑ出力がＨとなり、Ｑバー出力がリセット端子に伝えられるとＬとなる。よって、図２（ｂ）に示すように、第１のＤフリップフロップ回路１１から出力されるパルス信号ａの立ち上がりタイミングに同期した周期ｔのパルス信号ｂが第２のＤフリップフロップ回路２０のＱ出力となる。パルス信号ｂのパルス幅は抵抗Ｒ２に応じて決まる。
【００２１】
以上のように構成されたパルス発生回路では、動作停止状態となる電源オフ直後に第１のＤフリップフロップ回路１１のＱ出力端子及びセット端子に蓄積されている電荷が放電回路２１により直接放電される。すなわち、第１のＤフリップフロップ回路１１のＱ出力端子は接地抵抗ＲＧを介して直接グラウンドに接続されているので、Ｑ出力端子に蓄積された電荷は接地抵抗ＲＧを介して短時間（自然放電に比べて十分に短い時間）で放電される。同様に、第１のＤフリップフロップ回路１１のセット端子は抵抗Ｒ１１及び接地抵抗ＲＧを介して直接グラウンドに接続されているので、セット端子に蓄積された電荷は接地抵抗ＲＧを介して直接放電される。よって、第１のＤフリップフロップ回路１１に供給されていた電源がオフした際に、Ｑ出力端子に蓄積された電荷は接地抵抗ＲＧを介して直接放電されるので、電源オフ時に第１のＤフリップフロップ回路１１のＱ出力とＱバー出力とが同時にＨになることを防止できる。したがって、第１のＤフリップフロップ回路１１に電源オフ時に蓄積されている電荷の自然放電を待たずに電源再投入してパルス生成動作を再開することができ、回復時間を短縮することができる。
【００２２】
以上の説明では、第１のＤフリップフロップ回路１１のＱ出力端子及びセット端子に放電回路２１を接続しているが、第１のＤフリップフロップ回路１１のＱバー出力端子及び又はリセット端子に放電回路２１を接続した構成としても良い。このような接続とした場合は、第１のＤフリップフロップ回路１１の電源オフ時に、Ｑバー出力端子及び又はリセット端子に蓄積された電荷は接地抵抗ＲＧを介して直接放電されるので、電源オフ時に第１のＤフリップフロップ回路１１のＱ出力とＱバー出力とが同時にＨになることを防止できる。
【００２３】
また、第１のＤフリップフロップ回路１１のＱ出力端子又はセット端子のいずれか一方だけを放電回路２１を接続する構成としても良く、またＱバー出力端子又はリセット端子のいずれか一方だけを放電回路２１に接続する構成としても良い。
【産業上の利用可能性】
【００２４】
本発明は、Ｄフリップフロップ回路を用いてパルス信号を生成する各種のパルス発生回路に適用可能である。
【符号の説明】
【００２５】
１１  第１のＤフリップフロップ回路
２０  第２のＤフリップフロップ回路
２１  放電回路
ＲＧ  接地抵抗
Ｒ１１、Ｒ１２、Ｒ２  抵抗
Ｄ１１，Ｄ１２  ダイオード
【図１】
2010268270.tif 000003
【図２】
2010268270.tif 000004
【図３】
2010268270.tif 000005
【図４】
2010268270.tif 000006