(57)【要約】【課題】センサ制御回路に搭載されたロジック回路等に供給されるクロック信号（ＣＬＫ）を、専用の発振回路を搭載することなく発生させる。【解決手段】センサ制御回路において、クロック信号を生成するための専用のＯＳＣ（発振回路）部を搭載せず、センサ駆動部とロジック部の間に、ループ発振信号をパルス波形に整形してクロック信号（ＣＬＫ）を生成する波形整形部を搭載し、更に、ＥＥＰＲＯＭ書き換え用の高圧電源（ＶＰＰＨ）供給のために昇圧部が追加されている。【選択図】図２
2010261900.tif 000002
【特許請求の範囲】
【請求項１】
一定周波数でループ発振信号を出力し、センサ素子を励起させ、前記センサ素子を介して帰還（フィードバック）がかかるセンサ駆動部と、
前記ループ発振信号をパルス波形に整形してクロック信号を生成する波形整形部と、
前記クロック信号を入力するロジック部と
を具備する
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記ロジック部から書き込み（ＷＲＩＴＥ）・読み取り（ＲＥＡＤ）・追加（ＡＤＤ）のうち少なくとも１つの命令を受け取り、前記ロジック部との間で、データ（ＤＡＴＡ）をやり取りするＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）部と、
前記クロック信号に応じて、前記ＥＥＰＲＯＭ部に、前記データの書き換え用の高圧電源（ＶＰＰＨ）を供給する昇圧部と
を更に具備する
半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記センサ駆動部は、
前記センサ素子からの入力電流に基づいて所定の電圧を生成するＩＶ変換器と、
前記ＩＶ変換器の出力電圧のうち、所定の周波数の信号を通過させるＢＰＦ（Ｂａｎｄ−Ｐａｓｓ  Ｆｉｌｔｅｒ）と、
前記ＢＰＦを通過した信号に対して、交流電力を直流電力に整流する整流器と、
前記整流器の出力信号の中に含まれている脈流を平滑化して出力する平滑器と、
前記ＢＰＦの出力信号と、前記平滑器の出力信号とを入力とし、自動的に増幅回路の増幅率（利得）を調整して出力するＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）と、
入力波形に応じた電流を前記ループ発振信号として前記センサ素子及び前記波形整形部に供給するドライブアンプと
を具備し、
前記波形整形部は、
前記ループ発振信号をパルス波形に整形して、第１のパルス波形信号を出力する第１の２値化回路と、
前記平滑器の出力信号をパルス波形に整形して、第２のパルス波形信号を出力する第２の２値化回路と、
前記第１のパルス波形信号と前記第２のパルス波形信号の出力信号との論理積を、前記クロック信号として前記ロジック部及び前記昇圧部に供給するＡＮＤ回路と
を具備する
半導体装置。
【請求項４】
請求項３に記載の半導体装置であって、
前記第２の２値化回路は、前記第２のパルス波形信号をリセット信号として前記ロジック部に供給する
半導体装置。
【請求項５】
一定周波数でループ発振信号を出力し、センサ素子を励起させ、前記センサ素子を介して帰還（フィードバック）がかかるセンサ駆動部を配置し、
前記ループ発振信号をパルス波形に整形してクロック信号を生成する波形整形部を配置し、
前記クロック信号を入力するロジック部を配置する
半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法であって、
前記ロジック部から書き込み（ＷＲＩＴＥ）・読み取り（ＲＥＡＤ）・追加（ＡＤＤ）のうち少なくとも１つの命令を受け取り、前記ロジック部との間で、データ（ＤＡＴＡ）をやり取りするＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）部を配置し、
前記クロック信号に応じて、前記ＥＥＰＲＯＭ部に、前記データの書き換え用の高圧電源（ＶＰＰＨ）を供給する昇圧部を配置する
半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法であって、
前記センサ駆動部内に、
前記センサ素子からの入力電流に基づいて所定の電圧を生成するＩＶ変換器を配置し、
前記ＩＶ変換器の出力電圧のうち、所定の周波数の信号を通過させるＢＰＦ（Ｂａｎｄ−Ｐａｓｓ  Ｆｉｌｔｅｒ）を配置し、
前記ＢＰＦを通過した信号に対して、交流電力を直流電力に整流する整流器を配置し、
前記整流器の出力信号の中に含まれている脈流を平滑化して出力する平滑器を配置し、
前記ＢＰＦの出力信号と、前記平滑器の出力信号とを入力とし、自動的に増幅回路の増幅率（利得）を調整して出力するＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）を配置し、
入力波形に応じた電流を前記ループ発振信号として前記センサ素子及び前記波形整形部に供給するドライブアンプを配置し、
前記波形整形部内に、
前記ループ発振信号をパルス波形に整形して、第１のパルス波形信号を出力する第１の２値化回路を配置し、
前記平滑器の出力信号をパルス波形に整形して、第２のパルス波形信号を出力する第２の２値化回路を配置し、
前記第１のパルス波形信号と前記第２のパルス波形信号の出力信号との論理積を、前記クロック信号として前記ロジック部及び前記昇圧部に供給するＡＮＤ回路を配置する
半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法であって、
前記第２の２値化回路から前記第２のパルス波形信号をリセット信号として前記ロジック部に供給するレイアウトで、前記第２の２値化回路を配置する
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にセンサ素子を駆動し、センサ素子からの信号を検出し、所望のレベルに変換して出力するセンサ制御回路を持つ半導体装置に関する。
【背景技術】
【０００２】
近年、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）の発展等に伴い、様々な分野、用途にセンサが使用されるようになっている。
【０００３】
このようなセンサは、例えばカメラの手振れ補正やノートＰＣの落下検出等、小型携帯機器に使用される場合があるため、特にセンサシステムの小型化や低消費電流化が非常に重要になっている。
【０００４】
図１に、従来の半導体装置の構成例を示す。
従来の半導体装置は、センサ制御回路１０と、センサ素子２０を備える。センサ制御回路１０は、ループ発振信号を発生する。センサ素子２０は、センサ制御回路１０からのループ発振信号に応じて駆動し、検出された物理量を電気量に変換し、被センス信号として出力する。また、センサ素子２０は、センサ制御回路１０に対して、ループ発振信号を帰還（フィードバック）させる。
【０００５】
センサ制御回路１０は、センサ駆動部１１と、センス信号検出部１２と、ロジック部１３と、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）部１４と、ＰＯＣ（パワー・オン・クリア回路）部１５と、ＯＳＣ（発振回路）部１６を備える。
【０００６】
センサ駆動部１１は、センサ制御回路１０に接続されたセンサ素子２０を励起させるための回路であり、センサ素子２０を介して帰還（フィードバック）がかかっており、一定周波数でループ発振している。センス信号検出部１２は、センサ素子２０からの被センス信号を検出し、所望の信号レベルに変換して出力する。ロジック部１３は、センサ制御回路１０に搭載された論理回路である。ＥＥＰＲＯＭ部１４は、電気的に内容を書き換えることができる記憶装置である。ここでは、ＥＥＰＲＯＭ部１４は、ロジック部１３から書き込み（ＷＲＩＴＥ）・読み取り（ＲＥＡＤ）・追加（ＡＤＤ）の命令を受け取り、ロジック部１３との間で、データ（ＤＡＴＡ）をやり取りする。ＰＯＣ部１５は、電源電圧を監視し、電源電圧が所定の条件を満たした時に、ロジック部１３にクリア信号を入力する。ＯＳＣ（発振回路）部１６は、ロジック部１３にクロック信号（ＣＬＫ）を入力する。
【０００７】
このようなセンサ駆動部やセンス信号検出部を有するセンサ制御回路の具体的な例として、特開２００８−２６１６８５号公報（特許文献１）、特開２００８−１７０２９４号公報（特許文献２）、特開２００７−５７３４０号公報（特許文献３）、特開２００６−１１２９４９号公報（特許文献４）、及び特開２００５−２６５７２４号公報（特許文献５）に角速度センサが開示されている。
【０００８】
上記の各関連技術に示されるようなセンサ制御回路では、例えば水晶のような圧電素子により形成される圧電振動子を駆動回路の駆動信号ＶＤにより駆動し、振動子からフィードバック電流ＩＦＤを受けることにより発振ループが形成され、振動子が励振している。このような振動子に対して、角速度等の物理量が加わることにより、振動子の振動方向と直行した方向にコレオリ力（Ｃｏｒｉｏｌｉｓ  ｆｏｒｃｅ）が加わり、振動子から検出信号ＩＳＰ、ＩＳＭが発生し、その検出信号をセンス信号検出部で増幅、同期検波、フィルタすることで、所望のレベルに変換されたセンス信号を得る。
【０００９】
このようなセンサ制御回路は、発振子や制御回路の感度、ゲイン、オフセット、温度特性（温特）といったばらつきの補正が必要であり、図１に示すようなＥＥＰＲＯＭ部１４に補正データを格納している。ロジック部１３は、制御信号によりＥＥＰＲＯＭ部１４からデータを読み出し、レジスタ（ＴＲＩＭ＿ＲＥＧ）にデータをセットする。センサ駆動部１１やセンス信号検出部１２は、レジスタにセットされたデータにより最適値に補正されて動作を行う。ＥＥＰＲＯＭ部１４の読み出しを制御するロジック部１３は、電源起動時にＰＯＣ部１５からのクリア信号をトリガとして動作を開始し、ロジック部１３に供給するクロック信号（ＣＬＫ）は、ＯＳＣ（発振回路）部１６より入力される。
【００１０】
以上のように、図１に示すような従来の半導体装置のセンサ制御回路において、ＥＥＰＲＯＭからの補正データ読み出しを行う制御ロジックのクロック信号（ＣＬＫ）は、発信回路から供給される。このような発振回路の例として、ＣＲ発振回路やリング発振回路等が考えられる。このとき、発振回路は、ＥＥＰＲＯＭに格納されているデータを読み出すためのロジックにクロック信号（ＣＬＫ）を供給するため、専用の発振回路として設けられている。
【００１１】
しかし、発振回路をセンサ制御回路に搭載した場合、チップサイズが増大するという問題点や、消費電力が増加するという問題点がある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００８−２６１６８５号公報
【特許文献２】特開２００８−１７０２９４号公報
【特許文献３】特開２００７−５７３４０号公報
【特許文献４】特開２００６−１１２９４９号公報
【特許文献５】特開２００５−２６５７２４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、センサ制御回路に搭載されたロジック回路等に供給されるクロック信号（ＣＬＫ）を、専用の発振回路を搭載することなく発生させるセンサ制御回路を提供することである。
【課題を解決するための手段】
【００１４】
本発明の半導体装置は、一定周波数でループ発振信号を出力し、センサ素子を励起させ、センサ素子を介して帰還（フィードバック）がかかるセンサ駆動部と、ループ発振信号をパルス波形に整形してクロック信号を生成する波形整形部と、クロック信号を入力するロジック部とを具備することを特徴とする。
【００１５】
更に、本発明の半導体装置は、ロジック部から書き込み（ＷＲＩＴＥ）・読み取り（ＲＥＡＤ）・追加（ＡＤＤ）のうち少なくとも１つの命令を受け取り、ロジック部との間で、データ（ＤＡＴＡ）をやり取りするＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）部と、クロック信号に応じて、ＥＥＰＲＯＭ部に、データの書き換え用の高圧電源（ＶＰＰＨ）を供給する昇圧部とを具備することを特徴とする。
【発明の効果】
【００１６】
センサ制御回路の小型化や低価格化を実現する。
【図面の簡単な説明】
【００１７】
【図１】従来の半導体装置の構成例を示すブロック図である。
【図２】本発明の半導体装置の構成例を示すブロック図である。
【図３】本発明の半導体装置の内部信号の波形の例を示す図である。
【発明を実施するための形態】
【００１８】
以下に、本発明の実施形態について添付図面を参照して説明する。
図２に、本発明の半導体装置の構成例を示す。
本発明の半導体装置は、センサ制御回路１０と、センサ素子２０を備える。
【００１９】
センサ制御回路１０は、センサ駆動部１１と、センス信号検出部１２と、ロジック部１３と、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）部１４と、波形整形部１７と、昇圧部１８を備える。
【００２０】
センサ駆動部１１は、センサ制御回路１０に接続されたセンサ素子２０を励起させるための回路である。ここでは、センサ駆動部１１は、一定周波数で発振し、センサ素子２０を励起させ、センサ素子２０を介して帰還（フィードバック）がかかっている。すなわち、センサ駆動部１１は、一定周波数でループ発振する。
【００２１】
センス信号検出部１２は、センサ素子２０からの被センス信号を検出し、所望の信号レベルに変換して出力する。また、センス信号検出部１２は、ロジック部１３のレジスタ（ＴＲＩＭ＿ＲＥＧ）にセットされたデータにより最適値に補正されて動作を行う。
【００２２】
ロジック部１３は、センサ制御回路１０に搭載された論理回路である。ロジック部１３は、ＥＥＰＲＯＭ部１４からデータを読み出し、レジスタ（ＴＲＩＭ＿ＲＥＧ）にデータをセットする。
【００２３】
ＥＥＰＲＯＭ部１４は、電気的に内容を書き換えることができる記憶装置である。ここでは、ＥＥＰＲＯＭ部１４は、ロジック部１３から書き込み（ＷＲＩＴＥ）・読み取り（ＲＥＡＤ）・追加（ＡＤＤ）の命令を受け取り、データバス等を介して、ロジック部１３との間で、データ（ＤＡＴＡ）を送受信する。
【００２４】
ＰＯＣ部１５は、電源電圧を監視し、電源電圧が所定の条件を満たした時に、ロジック部１３にクリア信号を入力する。
【００２５】
波形整形部１７は、センサ駆動部１１とロジック部１３の間に配置されており、センサ駆動部１１からのループ発振信号を入力とし、ループ発振信号をパルス波形に整形してクロック信号（ＣＬＫ）を生成し、このクロック信号（ＣＬＫ）をロジック部１３及び昇圧部１８に供給する。すなわち、波形整形部１７は、パルス波形に整形されたループ発振信号をクロック信号（ＣＬＫ）としてロジック部１３のＣＬＫポートや昇圧部１８に入力する。
【００２６】
昇圧部１８は、波形整形部１７より供給されたクロック信号（ＣＬＫ）に応じて、ＥＥＰＲＯＭ部１４に格納されているデータの書き換え用の高圧電源（ＶＰＰＨ）を供給する。ここでは、昇圧部１８は、波形整形部１７より供給されたクロック信号（ＣＬＫ）に応じて、入力された電源電圧を昇圧して、昇圧された電圧をＥＥＰＲＯＭ部１４に供給する。
【００２７】
センサ素子２０は、センサ制御回路１０からのループ発振信号に応じて駆動し、検出された物理量を電気量に変換し、被センス信号として出力する。また、センサ素子２０は、センサ制御回路１０に対して、ループ発振信号を帰還（フィードバック）させる。
【００２８】
本発明では、センサ制御回路において、センサ駆動部とロジック部の間に、ループ発振信号をパルス波形に整形してクロック信号（ＣＬＫ）を生成する波形整形部を搭載したことを特徴とする。したがって、本発明では、センサ制御回路に、別途、クロック信号を生成するための専用のＯＳＣ（発振回路）部を搭載する必要がない。
【００２９】
また、本発明では、センサ制御回路において、上記の波形整形部を、コンパレータやシュミット回路等の比較的小規模、低消費電流の回路により構成することで、従来のセンサ制御回路と比較して、チップサイズの縮小化や低消費電流化が可能となる。
【００３０】
更に、本発明では、センサ制御回路に、ＥＥＰＲＯＭ書き換え用の高圧電源（ＶＰＰＨ）供給のために昇圧部が追加されている。通常、ＥＥＰＲＯＭの書き換えには、十数Ｖ程度の高電圧が必要であり、書き換え時には外部より印加、或いはチャージポンプ回路等の昇圧回路を搭載するのが一般的であり、チャージポンプ回路により昇圧電圧を得るためには、クロック信号（ＣＬＫ）が必要である。
【００３１】
以下に、センサ駆動部１１及び波形整形部１７の詳細な構成について説明する。
センサ駆動部１１は、ＩＶ変換器１１１と、ＢＰＦ（Ｂａｎｄ−Ｐａｓｓ  Ｆｉｌｔｅｒ）１１２と、整流器１１３と、平滑器１１４と、ＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）１１５と、ドライブアンプ１１６を備える。
【００３２】
ＩＶ変換器１１１は、入力電流に基づいて所定の電圧を生成する電流電圧変換回路である。ここでは、ＩＶ変換器１１１は、センサ素子２０に接続されており、センサ素子２０から帰還（フィードバック）した信号を入力電流とし、この入力電流に基づいて所定の電圧を生成して出力する。
【００３３】
ＢＰＦ１１２は、ある周波数範囲の周波数の信号だけを通過させ，それ以外の周波数の信号を減衰させるフィルタ（バンドパスフィルタ）である。ここでは、ＢＰＦ１１２は、ＩＶ変換器１１１の出力電圧に係る信号を入力とし、所定の周波数の信号だけを通過させる。
【００３４】
整流器１１３は、交流電力を直流電力に変換（整流、順変換）する電力変換装置である。ここでは、整流器１１３は、ＢＰＦ１１２を通過してきた所定の周波数の信号を直流電力に整流して出力する。
【００３５】
平滑器１１４は、整流された電流の中に含まれている脈流をより直流に近い状態に（平滑化）するための回路である。脈流とは、電流の流れる方向は一定で、電流の大きさが周期的に変化しているような性質を持った電流のことである。整流器１１３によって整流された電流は、正・負のどちらか片方で山の連続のような波形を描いており、これが脈流と呼ばれている。脈流はそのままでは直流として扱うことができないので、平滑器１１４を用いて電圧を均一にする必要がある。ここでは、平滑器１１４は、整流器１１３から入力された電流の中に含まれている脈流を平滑化して出力する。
【００３６】
ＡＧＣ１１５は、入力の電気信号の振幅が変動する場合においても一定の出力が得られるよう、自動的に増幅回路（アンプ等）の増幅率（利得）を調整する回路である。ここでは、ＡＧＣ１１５は、ＢＰＦ１１２の出力信号と、平滑器１１４の出力信号とを入力とし、自動的にドライブアンプ１１６の増幅率（利得）を調整して出力する。
【００３７】
ドライブアンプ１１６は、入力波形に応じた電流を出力する電流駆動回路である。ここでは、ドライブアンプ１１６は、ＡＧＣ１１５の出力信号を入力とし、入力波形に応じた電流を出力する。ドライブアンプ１１６は、入力波形に応じた電流をループ発振信号として波形整形部１７及びセンサ素子２０に供給する。
【００３８】
波形整形部１７は、第１の２値化回路１７１と、第２の２値化回路１７２と、ＡＮＤ回路１７３を備える。
【００３９】
第１の２値化回路１７１、及び第２の２値化回路１７２は、入力信号の電位に対する所定の閾値を定めて、入力信号の電位がその閾値を上回っていれば「１（Ｈｉｇｈ）」、下回っていれば「０（Ｌｏｗ）」のように、パルス波形に整形して出力する。
【００４０】
第１の２値化回路１７１は、ドライブアンプ１１６からのループ発振信号を入力とし、ループ発振信号をパルス波形に整形して、このパルス波形信号（第１のパルス波形信号）をＡＮＤ回路１７３に供給する。
【００４１】
第２の２値化回路１７２は、平滑器１１４の出力信号を入力とし、平滑器１１４の出力信号をパルス波形に整形して、このパルス波形信号（第２のパルス波形信号）をＡＮＤ回路１７３に供給する。また、第２の２値化回路１７２は、このパルス波形信号をリセット（ＲＳＴ）信号としてロジック部１３に供給する。
【００４２】
ＡＮＤ回路１７３は、第１の２値化回路１７１の出力信号（第１のパルス波形信号）と、第２の２値化回路１７２の出力信号（第２のパルス波形信号）を入力とし、これら２つの入力信号の論理積をクロック信号（ＣＬＫ）としてロジック部１３及び昇圧部１８に供給する。
【００４３】
本発明では、駆動回路内の平滑器の出力と、波形整形されたクロック信号（ＣＬＫ）の論理積をクロック信号（ＣＬＫ）としてロジック部に供給するため、駆動回路の発振が安定してからロジック部にクロック信号（ＣＬＫ）が供給される。
【００４４】
また、本発明では、平滑器の出力をロジック部のリセット（ＲＳＴ）信号として使用するため、ＰＯＣ（パワー・オン・クリア回路）部を搭載する必要がない。
【００４５】
図３に、センサ制御回路の内部信号の波形の例を示す。
ここでは、「駆動部発振不安定領域」は、センサ駆動部１１の出力信号であるループ発振信号が不安定な領域を示す。「駆動部発振安定領域」は、センサ駆動部１１の出力信号であるループ発振信号が安定している領域を示す。「ＢＰＦ出力」は、ＢＰＦ１１２の出力信号を示す。「整流器出力」は、整流器１１３の出力信号を示す。「平滑器出力」は、平滑器１１４の出力信号を示す。「ＡＧＣ出力」は、ＡＧＣ１１５の出力信号を示す。「第１の２値化回路出力」は、第１の２値化回路１７１の出力信号（第１のパルス波形信号）を示す。「第２の２値化回路出力」は、第２の２値化回路１７２の出力信号（第２のパルス波形信号）を示す。「ロジック部ＣＬＫ入力」は、ロジック部１３に入力されるクロック信号（ＣＬＫ）を示す。すなわち、「ロジック部ＣＬＫ入力」は、ＡＮＤ回路１７３の出力信号を示す。
【００４６】
「ＢＰＦ出力」及び「整流器出力」は、「駆動部発振不安定領域」では微弱なアナログ波形となり、「駆動部発振安定領域」では一定の大きさの規則的なアナログ波形となる。
【００４７】
「平滑器出力」は、「駆動部発振不安定領域」では出力の電位が上昇中であり、「駆動部発振安定領域」では一定の大きさの出力を維持する。例えば、コンデンサを利用した平滑器１１４では、電圧がある値を超えるまではコンデンサが充電され、逆に電圧が一定値を下回ると放電するというコンデンサの性質によって平滑化を行っている。この場合、コンデンサが十分に充電されると、平滑器１１４の出力が安定する。
【００４８】
「ＡＧＣ出力」は、「駆動部発振不安定領域」では不規則なアナログ波形となり、「駆動部発振安定領域」では規則的なアナログ波形となる。
【００４９】
「第１の２値化回路出力」は、「駆動部発振不安定領域」では不規則なパルス波形となり、「駆動部発振安定領域」では規則的なパルス波形となる。
【００５０】
「第２の２値化回路出力」及び「ロジック部ＣＬＫ入力」は、「駆動部発振不安定領域」から「駆動部発振安定領域」に切り換わる際に立ち上がり、以降、「第２の２値化回路出力」は、その状態を維持し、「ロジック部ＣＬＫ入力」は、「第１の２値化回路出力」と同じく規則的なパルス波形となる。
【００５１】
本発明の半導体装置の製造方法では、上記の本発明の半導体装置を形成するように、各回路を配置する。
【００５２】
すなわち、本発明の半導体装置の製造方法では、センサ制御回路において、クロック信号を生成するための専用のＯＳＣ（発振回路）部を搭載せず、センサ駆動部とロジック部の間に、ループ発振信号をパルス波形に整形してクロック信号（ＣＬＫ）を生成する波形整形部を搭載し、更に、ＥＥＰＲＯＭ書き換え用の高圧電源（ＶＰＰＨ）供給のために昇圧部を追加する。
【００５３】
以上のように、本発明の半導体装置は、センサ制御回路と、物理量を電気量に変換するセンサ素子を備える。センサ制御回路は、センサ素子に接続され、センサ素子を介してループ発振することでセンサ素子を励振させるための駆動信号を出力するセンサ駆動部と、センサ素子からの電気量の変化を検出し、所望の電気信号レベルに変換するセンス信号検出部と、センサ制御回路の初期値を設定するためのデータ（初期設定データ）を格納するＥＥＰＲＯＭ部と、ＥＥＰＲＯＭ部から初期設定データの読み出しを行うロジック部と、センサ駆動部の信号を入力として、パルス整形したクロック信号（ＣＬＫ）を出力する波形整形部を備える。
【００５４】
本発明は、ロジック部が波形整形部からのクロック信号（ＣＬＫ）により動作することを特徴とする。
【００５５】
また、本発明は、波形整形部がセンサ制御回路のＥＥＰＲＯＭ書き換え用の昇圧回路にクロック信号（ＣＬＫ）を供給することを特徴とする。
【００５６】
以上、本発明の実施形態を詳述してきたが、実際には、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【符号の説明】
【００５７】
１０…  センサ制御回路
１１…  センサ駆動部
１１１…  ＩＶ変換器
１１２…  ＢＰＦ（Ｂａｎｄ−Ｐａｓｓ  Ｆｉｌｔｅｒ）
１１３…  整流器
１１４…  平滑器
１１５…  ＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）
１１６…  ドライブアンプ
１２…  センス信号検出部
１３…  ロジック部
１４…  ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）部
１５…  ＰＯＣ（パワー・オン・クリア回路）部
１６…  ＯＳＣ（発振回路）部
１７…  波形整形部
１７１…  第１の２値化回路
１７２…  第２の２値化回路
１７３…  ＡＮＤ回路
１８…  昇圧部
２０…  センサ素子
【図１】
2010261900.tif 000003
【図２】
2010261900.tif 000004
【図３】
2010261900.tif 000005