(57)【要約】【課題】スルーホールの側壁に湿性の高い層間絶縁膜が露出しない構造を、より少ない処理工程数で実現可能な半導体素子の製造方法を提供することを課題とする。【解決手段】本発明の第１の態様に係る半導体素子の製造方法は、基板上に下層金属配線パターンを形成する工程と；前記下層金属配線パターンを覆うようにシリコン酸化膜からなる第１層間絶縁膜を形成する工程と；前記第１層間絶縁膜上にＯ３−ＴＥＯＳ膜または絶縁塗布膜からなる第２層間絶縁膜を形成する工程と；前記下層金属配線パターンの直上部に形成された前記第２層間絶縁膜を除去する工程と；前記第１及び第２層間絶縁膜上に第３層間絶縁膜として、シリコン酸化膜を形成する工程と；前記第１及び第３層間絶縁膜を貫通して前記下層金属配線に達するスルーホールを形成する工程と；を含むことを特徴とする。【選択図】図３
2010157646.tif 000002
【特許請求の範囲】
【請求項１】
基板上に下層金属配線パターンを形成する工程と；
前記下層金属配線パターンを覆うようにシリコン酸化膜からなる第１層間絶縁膜を形成する工程と；
前記第１層間絶縁膜上にＯ３−ＴＥＯＳ膜または絶縁塗布膜からなる第２層間絶縁膜を形成する工程と；
前記下層金属配線パターンの直上部に形成された前記第２層間絶縁膜を除去する工程と；
前記第１及び第２層間絶縁膜上に第３層間絶縁膜として、シリコン酸化膜を形成する工程と；
前記第１及び第３層間絶縁膜を貫通して前記下層金属配線に達するスルーホールを形成する工程と；を含むことを特徴とする半導体素子の製造方法。
【請求項２】
基板上に下層金属配線パターンを形成する工程と；
前記下層金属配線パターンを覆うようにシリコン窒化膜からなる第１層間絶縁膜を形成する工程と；
前記第１層間絶縁膜上にＯ３−ＴＥＯＳ膜または絶縁塗布膜からなる第２層間絶縁膜を形成する工程と；
前記下層金属配線パターンの直上部に形成された前記第２層間絶縁膜を除去する工程と；
前記第１及び第２層間絶縁膜上に第３層間絶縁膜として、シリコン酸化膜を形成する工程と；
前記第１及び第３層間絶縁膜を貫通して前記下層金属配線に達するスルーホールを形成する工程と；を含むことを特徴とする半導体素子の製造方法。
【請求項３】
基板上に下層金属配線パターンを形成する工程と；
前記下層金属配線パターンを覆うようにシリコン酸化膜からなる第１層間絶縁膜を形成する工程と；
前記第１層間絶縁膜上にシリコン窒化膜を形成する工程と；
前記シリコン窒化膜上にＯ３−ＴＥＯＳ膜または絶縁塗布膜からなる第２層間絶縁膜を形成する工程と；
前記下層金属配線パターンの直上部に形成された前記第２層間絶縁膜を除去する工程と；
前記シリコン窒化膜及びび第２層間絶縁膜上に第３層間絶縁膜として、シリコン酸化膜を形成する工程と；
前記第１絶縁膜、前記シリコン窒化膜及び第３層間絶縁膜を貫通して前記下層金属配線に達するスルーホールを形成する工程と；を含むことを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関し、特に、多層配線技術の改良に関するものである。
【背景技術】
【０００２】
半導体集積回路の金属配線層間絶縁膜に用いられる材料の一つにＯ３−ＴＥＯＳ（Tetra EthoxyOrtho Silicate）がある。Ｏ３−ＴＥＯＳ膜が持つ特徴として、フロー性が良いことが知られている。このため、下層金属配線パターンによって生じた段差部にもカバレージ良く、層間絶縁膜を埋め込むことが可能になる。しかし、Ｏ３−ＴＥＯＳ膜は湿性の高い膜であり、熱処理を加えた際の水分の放出が多いという欠点を有する。半導体素子においては、水分によって金属配線が酸化し、導通不良の原因になるため、水分が金属配線に触れることは極力避けなければならない。
【０００３】
上記の問題点の例を図１に示す。図１は、シリコン酸化膜/Ｏ３−ＴＥＯＳ膜/シリコン酸化膜の三層で構成された層間絶縁膜構造１０を示している。この構造１０において、下層のシリコン酸化膜１２は、金属配線２０とＯ３−ＴＥＯＳ膜１４との直接の接触を防ぐ。中層のＯ３−ＴＥＯＳ膜１４は、下層のシリコン酸化膜１２形成後に生じた段差を埋める。また、上層のシリコン酸化膜はＯ３−ＴＥＯＳ膜１４から放出される水分を封じ込める役割がある。
【０００４】
このような層間絶縁膜構造を持つ半導体素子において、下層金属配線２０上にスルーホール１８を形成すると、スルーホール１８の側壁にＯ３−ＴＥＯＳ層１４が露出することになる。Ｏ３−ＴＥＯＳ膜１４は湿性の高い膜であるため、スルーホール１８形成後の熱処理、例えば、スルーホール密着層形成時のデガス処理などにおいて、Ｏ３−ＴＥＯＳ膜１４の露出部から水分が放出される。このときに放出された水分は、スルーホール１８底部に露出している下層金属配線２０を酸化させ、スルーホール１８の導通不良を引き起こす可能性がある。
【０００５】
このような問題への対策として、スルーホールの側壁にＯ３−ＴＥＯＳ層が露出しないような層間膜絶縁膜構造を形成した構造が、特開平２−１５６５３８号公報で提案されている。
【特許文献１】特開平２−１５６５３８号公報
【０００６】
特開平２−１５６５３８号公報に記載の構造は、「第一層間絶縁膜にシリコン酸化膜、第二層間絶縁膜に絶縁塗布膜、第三層間絶縁膜にシリコン酸化膜を用いた三層で構成された層間絶縁膜構造を持つ半導体素子において、異方性エッチングによってスルーホールを形成した後、スルーホール側壁に露出している絶縁塗布膜層を酸素プラズマによって無機化し、その部分を等方性エッチングによって取り除く。絶縁塗布膜が取り除かれた部分にシリコン酸化膜をＣＶＤ法によって埋め込み、再び異方性エッチングを行い、最終的にスルーホールを形成する。」というものである。このような構造において、カバレージ性が良く、かつ湿性の高い膜として絶縁塗布膜を用いている。
【０００７】
しかしながら、特開平２−１５６５３８号公報に記載の構造によると、処理工程数が極端に増えてしまうという欠点がある。すなわち、この方法でスルーホールを形成するためには、処理工程として、酸素プラズマ処理を１回、エッチングを２回、ＣＶＤを１回追加しなければならない。半導体素子の製造工程では、コスト削減のために処理工程数を極力少なくすることが望まれる。
【０００８】
また、ＣＶＤのカバレージ性を考えると、スルーホールの側壁に空けられたトレンチにシリコン酸化膜をカバレージ良く完全に埋め込むことは困難である。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は上記のような状況に鑑みてなされたものであり、スルーホールの側壁に湿性の高い層間絶縁膜が露出しない構造を、より少ない処理工程数で実現可能な半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の第１の態様に係る半導体素子の製造方法は、基板上に下層金属配線パターンを形成する工程と；前記下層金属配線パターンを覆うようにシリコン酸化膜からなる第１層間絶縁膜を形成する工程と；前記第１層間絶縁膜上にＯ３−ＴＥＯＳ膜または絶縁塗布膜からなる第２層間絶縁膜を形成する工程と；前記下層金属配線パターンの直上部に形成された前記第２層間絶縁膜を除去する工程と；前記第１及び第２層間絶縁膜上に第３層間絶縁膜として、シリコン酸化膜を形成する工程と；前記第１及び第３層間絶縁膜を貫通して前記下層金属配線に達するスルーホールを形成する工程と；を含むことを特徴とする。
【００１１】
本発明の第２の態様に係る半導体素子の製造方法は、基板上に下層金属配線パターンを形成する工程と；前記下層金属配線パターンを覆うようにシリコン窒化膜からなる第１層間絶縁膜を形成する工程と；前記第１層間絶縁膜上にＯ３−ＴＥＯＳ膜または絶縁塗布膜からなる第２層間絶縁膜を形成する工程と；前記下層金属配線パターンの直上部に形成された前記第２層間絶縁膜を除去する工程と；前記第１及び第２層間絶縁膜上に第３層間絶縁膜として、シリコン酸化膜を形成する工程と；前記第１及び第３層間絶縁膜を貫通して前記下層金属配線に達するスルーホールを形成する工程と；を含むことを特徴とする。
【００１２】
本発明の第３の態様に係る半導体素子の製造方法は、基板上に下層金属配線パターンを形成する工程と；前記下層金属配線パターンを覆うようにシリコン酸化膜からなる第１層間絶縁膜を形成する工程と；前記第１層間絶縁膜上にシリコン窒化膜を形成する工程と；前記シリコン窒化膜上にＯ３−ＴＥＯＳ膜または絶縁塗布膜からなる第２層間絶縁膜を形成する工程と；前記下層金属配線パターンの直上部に形成された前記第２層間絶縁膜を除去する工程と；前記シリコン窒化膜及び第２層間絶縁膜上に第３層間絶縁膜として、シリコン酸化膜を形成する工程と；前記第１絶縁膜、前記シリコン窒化膜及び第３層間絶縁膜を貫通して前記下層金属配線に達するスルーホールを形成する工程と；を含むことを特徴とする。
【発明の効果】
【００１３】
上記のような構成の本発明によれば、下層配線の直上部に形成される層間絶縁膜層は、シリコン酸化膜のみ又は、シリコン酸化膜及びシリコン窒化膜のみとなり、スルーホールの側壁には湿性の高い膜であるＯ３−ＴＥＯＳ膜または絶縁塗布膜が露出しない。このため、水分の放出による、スルーホール底部の金属配線の酸化を防止することが可能となる。
【発明を実施するための最良の形態】
【００１４】
本発明の第１実施例に係る半導体素子の製造方法について、図２及び図３を参照して説明する。まず、下層配線パターン１２０が形成されたウェハ１１１上に、第一層間絶縁膜となるシリコン酸化膜１１２を形成する。一般にシリコン酸化膜１１２を下層配線１２０上に気相成長法により形成すると、下層配線１２０の段差形状を引き継ぐため、シリコン酸化膜１１２には段差が生じる。本実施例において、シリコン酸化膜１１２は、プラズマＣＶＤ法により、圧力数Ｔｏｒｒ、成膜温度約４００℃という条件で形成することができる。
【００１５】
次に、図２（Ａ）に示すように、シリコン酸化膜１１２上に第二層間絶縁膜となるＯ３−ＴＥＯＳ膜１１４を形成する。ここで、Ｏ３−ＴＥＯＳ膜１１４は第一の層間絶縁膜であるシリコン酸化膜１１２に生じた段差が十分に埋め込まれるように成膜する。ここで、Ｏ３−ＴＥＯＳ膜１１４は、常圧ＣＶＤ法により、圧力約７６０Ｔｏｒｒ、成膜温度約４００℃という条件で形成することができる。
【００１６】
つづいて、図２（Ｂ）に示すように、下層配線１２０の直上部に成膜されたＯ３−ＴＥＯＳ膜１１４のみをＣＭＰ法によって取り除く。
【００１７】
次に、図３（Ｃ）に示すように、第三層間絶縁膜となるシリコン酸化膜１１６を全面に形成する。シリコン酸化膜１１６は、例えば、プラズマＣＶＤ法により、圧力数Ｔｏｒｒ、成膜温度約４００℃という条件で形成することができる。ここで、シリコン酸化膜１１２、Ｏ３−ＴＥＯＳ膜１１４、シリコン酸化膜１１６の厚さは、例えば、各々２０００Å、４０００Å，１５０００Åとする。
【００１８】
その後、周知の方法によって、図３（Ｄ）に示すように、スルーホール１１８を形成する。スルーホール１１８は、シリコン酸化膜１１６，１１２を貫通し、下層配線１２０に達する。
【００１９】
上記のような製造方法によると、下層配線１２０の直上部に形成される層間絶縁膜層は、シリコン酸化膜１１２のみとなり、スルーホール１１８の側壁には湿性の高い膜であるＯ３−ＴＥＯＳ膜が露出しない。このため、水分の放出による、スルーホール１１８底部の金属配線１２０の酸化を防止することが可能となる。
【００２０】
従来の製造方法と比較しても、第二層間絶縁膜形成後にＣＭＰ処理を一回追加するだけで本構造を形成することができるため、製造コストの面でも優れている。
【００２１】
次に、本発明の第２の実施例に係る半導体素子の製造方法ついて、図４及び図５を参照して説明する。第２実施例においては、第１の実施例に対し、第一層間絶縁膜としてシリコン酸化膜の代わりにシリコン窒化膜（２１２）を用いる。
【００２２】
本実施例においては、まず、下層配線パターン２２０が形成されたウェハ２１１上に、第一層間絶縁膜となるシリコン窒化２１２を形成する。シリコン窒化膜２１２を下層配線２２０上に形成すると、下層配線２２０の段差形状を引き継ぐため、シリコン酸化膜２１２には段差が生じる。
【００２３】
次に、図４（Ａ）に示すように、シリコン窒化膜２１２上に第二層間絶縁膜となるＯ３−ＴＥＯＳ膜２１４を形成する。ここで、Ｏ３−ＴＥＯＳ膜２１４は第一の層間絶縁膜であるシリコン窒化膜２１２に生じた段差が十分に埋め込まれるように成膜する。上述した第１実施例と同様に、Ｏ３−ＴＥＯＳ膜２１４は、常圧ＣＶＤ法により、圧力約７６０Ｔｏｒｒ、成膜温度約４００℃という条件で形成することができる。
【００２４】
つづいて、図４（Ｂ）に示すように、下層配線１２０の直上部に成膜されたＯ３−ＴＥＯＳ膜２１４のみをＣＭＰ法によって取り除く。
【００２５】
次に、図５（Ｃ）に示すように、第三層間絶縁膜となるシリコン酸化膜２１６を全面に形成する。シリコン酸化膜２１６は、例えば、プラズマＣＶＤ法により、圧力数Ｔｏｒｒ、成膜温度約４００℃という条件で形成することができる。ここで、シリコン窒化２１２、Ｏ３−ＴＥＯＳ膜２１４、シリコン酸化膜２１６の厚さは、例えば、各々２０００Å、４０００Å，１５０００Åとする。
【００２６】
その後、周知の方法によって、図５（Ｄ）に示すように、スルーホール２１８を形成する。スルーホール２１８は、シリコン酸化膜２１６及びシリコン窒化膜２１２を貫通し、下層配線２２０に達する。
【００２７】
上記のような製造方法によると、下層配線２２０の直上部に形成される層間絶縁膜層は、シリコン窒化２１２のみとなり、スルーホール２１８の側壁には湿性の高い膜であるＯ３−ＴＥＯＳ膜が露出しない。このため、水分の放出による、スルーホール２１８底部の金属配線２２０の酸化を防止することが可能となる。
【００２８】
従来の製造方法と比較しても、第二層間絶縁膜形成後にＣＭＰ処理を一回追加するだけで本構造を形成することができるため、製造コストの面でも優れている。
【００２９】
更に、第二層間絶縁膜であるＯ３−ＴＥＯＳ膜２１４の下層に硬度の異なるシリコン窒化膜２１２が形成されるため、ＣＭＰによる研磨処理時に、シリコン窒化膜２１２がストッパー膜として働く。その結果、トルク式または光学式による終端検出が容易になり、プロセス条件の設定が容易になるという効果がある。
【００３０】
次に、本発明の第３の実施例に係る半導体素子の製造方法ついて、図５及び図６を参照して説明する。第３実施例においては、第１の実施例に対し、第一層間絶縁膜と第二層間絶縁膜との間に薄いシリコン窒化膜（３３０）を設けている。
【００３１】
本実施例においては、まず、下層配線パターン３２０が形成されたウェハ２３１上に、第一層間絶縁膜となるシリコン酸化膜３１２を形成する。シリコン酸化膜３１２を下層配線３２０上に形成すると、下層配線３２０の段差形状を引き継ぐため、シリコン酸化膜３１２には段差が生じる。シリコン酸化膜３１２は、例えば、プラズマＣＶＤ法により、圧力数Ｔｏｒｒ、成膜温度約４００℃という条件で形成することができる。その後、シリコン酸化膜３１２上に薄いシリコン窒化膜３３０を形成する。
【００３２】
次に、図６（Ａ）に示すように、シリコン窒化膜３３０上に第二層間絶縁膜となるＯ３−ＴＥＯＳ膜３１４を形成する。ここで、Ｏ３−ＴＥＯＳ膜３１４は第一の層間絶縁膜であるシリコン酸化膜３１２及びシリコン窒化膜３３０に生じた段差が十分に埋め込まれるように成膜する。Ｏ３−ＴＥＯＳ膜３１４は、常圧ＣＶＤ法により、圧力約７６０Ｔｏｒｒ、成膜温度約４００℃という条件で形成することができる。
【００３３】
つづいて、図６（Ｂ）に示すように、下層配線３２０の直上部に成膜されたＯ３−ＴＥＯＳ膜３１４のみをＣＭＰ法によって取り除く。
【００３４】
次に、図７（Ｃ）に示すように、第三層間絶縁膜となるシリコン酸化膜３１６を全面に形成する。シリコン酸化膜３１６は、例えば、プラズマＣＶＤ法により、圧力数Ｔｏｒｒ、成膜温度約４００℃という条件で形成することができる。ここで、シリコン酸化膜３１２，シリコン窒化膜３３０、Ｏ３−ＴＥＯＳ膜３１４、シリコン酸化膜３１６の厚さは、例えば、各々２０００Å、４０００Å，１５０００Åとする。
【００３５】
その後、周知の方法によって、図７（Ｄ）に示すように、スルーホール３１８を形成する。スルーホール３１８は、シリコン酸化膜３１６、シリコン窒化膜３３０及びシリコン酸化膜３１２を貫通し、下層配線３２０に達する。
【００３６】
上記のような製造方法によると、下層配線３２０の直上部に形成される層間絶縁膜層は、シリコン酸化膜３１２及びシリコン窒化膜３３０のみとなり、スルーホール３１８の側壁には湿性の高い膜であるＯ３−ＴＥＯＳ膜が露出しない。このため、水分の放出による、スルーホール３１８底部の金属配線３２０の酸化を防止することが可能となる。
【００３７】
また、第二層間絶縁膜であるＯ３−ＴＥＯＳ膜３１４の下層に硬度の異なるシリコン窒化膜３３０が形成されるため、ＣＭＰによる研磨処理時に、シリコン窒化膜３３０がストッパー膜として働く。その結果、トルク式または光学式による終端検出が容易になり、プロセス条件の設定が容易になるという効果がある。
【００３８】
以上、本発明の実施例について説明したが、本発明はこれらの実施例に何ら限定されるものではなく、特許請求の範囲に示された技術的思想の範疇において変更可能なものである。上記の実施例では、段差に対するカバレージ性の高い絶縁膜材料としてＯ３−ＴＥＯＳを用いて説明したが、カバレージ性が良く、かつ高い湿性を併せ持つ膜として、絶縁塗布膜を用いることも可能である。ここで、絶縁塗布膜としては、例えばＳＯＧ（Spin On Glass）を使用することができる。
【図面の簡単な説明】
【００３９】
【図１】図１は、従来技術に係る半導体素子構造を示す断面図である。
【図２】図２（Ａ），（Ｂ）は、本発明の第１実施例に係る半導体素子の製造方法を示す断面図である。
【図３】図３（Ｃ），（Ｄ）は、本発明の第１実施例に係る半導体素子の製造方法を示す断面図である。
【図４】図４（Ａ），（Ｂ）は、本発明の第２実施例に係る半導体素子の製造方法を示す断面図である。
【図５】図５（Ｃ），（Ｄ）は、本発明の第２実施例に係る半導体素子の製造方法を示す断面図である。
【図６】図６（Ａ），（Ｂ）は、本発明の第３実施例に係る半導体素子の製造方法を示す断面図である。
【図７】図７（Ｃ），（Ｄ）は、本発明の第３実施例に係る半導体素子の製造方法を示す断面図である。
【符号の説明】
【００４０】
１１１，２１２，３１２：基板
１１２，３１２：シリコン酸化膜（第１絶縁膜）
１１４，２１４，３１：Ｏ３−ＴＥＯＳ膜（第２絶縁膜）
１１６，２１６，３１６：シリコン酸化膜（第３絶縁膜）
１２０，２２０，３２０：金属配線
２１２：シリコン窒化膜（第１絶縁膜）
３３０：シリコン窒化膜（ＣＭＰストッパ膜）
【図１】
2010157646.tif 000003
【図２】
2010157646.tif 000004
【図３】
2010157646.tif 000005
【図４】
2010157646.tif 000006
【図５】
2010157646.tif 000007
【図６】
2010157646.tif 000008
【図７】
2010157646.tif 000009