(57)【要約】【課題】モータ寿命の向上を実現可能なモータ制御装置を提供する。【解決手段】例えば、外部端子ＰＷＭからの２値（電源電圧Ｖｄｄおよび接地電圧ＧＮＤ）のＰＷＭ信号と外部端子Ｔ２からの２値（ＶｄｄおよびＧＮＤ）の設定電圧とを同一の抵抗値を持つ抵抗Ｒ１ａ，Ｒ１ｂで分圧し、その信号を差動アンプ回路ＤＡＭＰの入力となる外部端子ＩＮに出力する。ＤＡＭＰは、外部端子Ｖｒｅｆからの基準電圧（Ｖｄｄ／２）を基準にＩＮの信号を差動増幅し、モータＭＴの印加電圧は、ＤＡＭＰの出力極性に基づいて制御される。ＩＮの信号は、Ｖｄｄ／２とＶｄｄの間で遷移するＰＷＭ信号か、Ｖｄｄ／２とＧＮＤの間で遷移するＰＷＭ信号となるため、ＰＷＭ信号の各サイクル内では、ＭＴに対して正回転方向の電圧か逆回転方向の電圧のいずれか一方しか印加されず、両方が印加されるようなことがない。【選択図】図１
2010233305.tif 000002
【特許請求の範囲】
【請求項１】
所定のデューティ比を備え、第１電圧と前記第１電圧よりも低い第２電圧の間で遷移するＰＷＭ信号を出力するＰＷＭ生成回路と、
前記ＰＷＭ信号の各サイクルの期間で、設定に応じて前記第１電圧または前記第２電圧の一方を選択して出力する第１回路と、
一端に前記ＰＷＭ信号が入力される第１抵抗と、
一端に前記第１回路の出力電圧が入力され、他端に前記第１抵抗の他端が接続された第２抵抗と、
前記第１電圧と前記第２電圧の間の電圧となる基準電圧を出力する第２回路と、
前記第１抵抗および前記第２抵抗の他端の電圧となる信号電圧を、前記基準電圧を基準に差動増幅し、前記信号電圧＞前記基準電圧の場合に第３電圧を出力し、前記信号電圧＜前記基準電圧の場合に第４電圧を出力する差動アンプ回路と、
前記差動アンプ回路から前記第３電圧が出力された場合にモータに対して正回転方向に対応する電圧を印加し、前記差動アンプ回路から前記第４電圧が出力された場合に前記モータに対して逆回転方向に対応する電圧を印加する複数のトランジスタとを有することを特徴とするモータ制御装置。
【請求項２】
請求項１記載のモータ制御装置において、
前記基準電圧は、前記第１電圧と前記第２電圧の中間の電圧であり、
前記第１抵抗の抵抗値は、前記第２抵抗の抵抗値と等しいことを特徴とするモータ制御装置。
【請求項３】
請求項２記載のモータ制御装置において、
前記ＰＷＭ生成回路と前記差動アンプ回路は、それぞれ別の半導体チップで形成されると共に同一の配線基板上に実装され、
前記第１抵抗および前記第２抵抗は、前記配線基板上に実装された外付け抵抗であることを特徴とするモータ制御装置。
【請求項４】
請求項２記載のモータ制御装置において、
前記ＰＷＭ生成回路と前記第１回路は、同一の半導体チップで形成されることを特徴とするモータ制御装置。
【請求項５】
一つの半導体チップ上に形成され、
第１外部端子と、
前記半導体チップ外で直列接続された第１外部抵抗および第２外部抵抗を介して前記第１外部端子に接続される第２外部端子と、
所定のデューティ比を備え、第１電圧と前記第１電圧よりも低い第２電圧の間で遷移するＰＷＭ信号を前記第１外部端子に出力するＰＷＭ生成回路と、
前記ＰＷＭ信号の各サイクルの期間で、設定に応じて前記第１電圧または前記第２電圧の一方を選択し、この選択した電圧を前記第２外部端子に出力する第１回路と、
前記ＰＷＭ信号のデューティ比を設定する第１レジスタと、
前記第１回路の出力電圧を設定する第２レジスタと、
前記第１レジスタおよび前記第２レジスタを制御する制御回路とを備え、
前記制御回路は、前記第１レジスタおよび前記第２レジスタの設定値を適宜制御することで、前記第１外部抵抗と前記第２外部抵抗の接続ノードにおいて、前記第１電圧と前記第２電圧の間の電圧となる第３電圧と前記第１電圧との間で推移する第１ＰＷＭ信号と、前記第３電圧と前記第２電圧との間で推移する第２ＰＷＭ信号とを生成することを特徴とするモータ制御装置。
【請求項６】
請求項５記載のモータ制御装置において、さらに、
第３外部端子と、
前記第３電圧と同一の電圧値となる基準電圧を生成し、前記基準電圧を前記第３外部端子に出力する第２回路とを有することを特徴とするモータ制御装置。
【請求項７】
請求項６記載のモータ制御装置において、
前記基準電圧は、前記第１電圧と前記第２電圧の中間の電圧であり、
前記第１抵抗の抵抗値は、前記第２抵抗の抵抗値と等しいことを特徴とするモータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ制御装置に関し、特に、ＰＷＭ信号を用いて正方向および逆方向の回転速度制御を行うモータ制御装置に適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、特許文献１には、ＰＷＭ信号、２値の回転方向指示信号、および２値のモータ駆動信号の組み合わせによってモータを制御するモータ駆動制御装置が示されている。当該装置は、例えば、モータ駆動信号に‘１’、回転方向指示信号に‘１’が入力された場合には、入力されたＰＷＭ信号に応じた速度でモータを正転させる制御を行い、モータ駆動信号に‘１’、回転方向指示信号に‘０’が入力された場合には、入力されたＰＷＭ信号に応じた速度でモータを逆転させる制御を行う。
【０００３】
また、特許文献２には、各軸の駆動モータに対してそれぞれ設けられた複数のモータ制御部と、各モータ制御部に共通に設けられたＰＷＭ信号発生器とを備えた多軸ロボット用モータ制御装置が示されている。ＰＷＭ信号発生器は、デューティ比が異なる複数種類のＰＷＭ信号を発生する。各モータ制御部は、この複数種類のＰＷＭ信号のいずれかを速度選択指令に応じて選択し、それによって制御されるパワーＦＥＴブロックの極性を方向切替指令に応じて切り替える。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−２１４５９０号公報
【特許文献２】特開２００３−１５８８９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
通常、モータを駆動する際には、ＰＷＭ（Pulse Width Modulation）信号による制御方式が用いられる。この方式では、前述した特許文献１および特許文献２に示されるように、所謂Ｈブリッジ回路等を含んだモータドライバに対して、モータの回転速度を制御する為の２値情報となるＰＷＭ信号と、モータの回転方向を制御する為の２値情報となる信号が入力される。このような２値情報の各信号を受けて、モータドライバは、Ｈブリッジ回路を構成する各トランジスタを適宜制御し、Ｈブリッジ回路に接続されたモータを駆動する。ここで、このような２値情報に対応したモータドライバを用いるのではなく、３値情報に対応したモータドライバを設けてモータ制御を行う方式が考えられる。
【０００６】
図５は、本発明の前提として検討したモータ制御装置において、その構成の一例を示す概略図である。図５に示すモータ制御装置は、モータ制御回路部ＣＴＬ＿Ｃと、モータ駆動回路部ＤＲＶと、モータＭＴによって構成される。ＣＴＬ＿Ｃは、外部端子Ｔ１，ＰＷＭを備え、ＤＲＶは、外部端子ＩＮ，Ｖｒｅｆ，ＬＯ＋，ＬＯ−を備える。ＣＴＬ＿Ｃは、電源電圧Ｖｄｄおよび接地電圧ＧＮＤが供給され、内部のＰＷＭ生成回路ＰＷＭ＿ＧＥＮによって生成したＰＷＭ信号を外部端子ＰＷＭを介して出力すると共に、外部端子Ｔ１を介してＶｄｄ／２となる基準電圧を出力する。外部端子ＰＷＭからのＰＷＭ信号は、ＤＲＶの外部端子ＩＮに入力され、外部端子Ｔ１からの基準電圧（Ｖｄｄ／２）は、ＤＲＶの外部端子Ｖｒｅｆに入力される。また、モータＭＴは、ＤＲＶの外部端子ＬＯ＋とＬＯ−の間に接続される。
【０００７】
モータ駆動回路部ＤＲＶは、Ｐ型のＭＩＳトランジスタＭＰ１，ＭＰ２およびＮ型のＭＩＳトランジスタＭＮ１，ＭＮ２からなる所謂Ｈブリッジ回路と、この回路を制御する差動アンプ回路ＤＡＭＰを備えている。ＭＰ１，ＭＰ２のソースには、電源電圧Ｖｃｃが供給され、ＭＮ１，ＭＮ２のソースには接地電圧ＧＮＤが供給される。ＭＰ１，ＭＮ２のドレインは、共通接続されると共に外部端子ＬＯ＋に接続され、ＭＰ２，ＭＮ１のドレインは、共通接続されると共に外部端子ＬＯ−に接続される。ＤＡＭＰは、Ｖｃｃによって動作し、外部端子Ｖｒｅｆ（基準電圧（Ｖｄｄ／２））と外部端子ＩＮ（ＰＷＭ信号）の電位差を差動増幅し、その結果を相補出力ノード（＋）（−）から出力する。相補出力ノードの一方（＋）は、ＭＮ１，ＭＰ２のゲートに接続され、相補出力ノードの他方（−）は、ＭＮ２，ＭＰ１のゲートに接続される。
【０００８】
このような構成例を用いると、ＰＷＭ信号が‘Ｈ’レベル（Ｖｄｄレベル）であった場合、ＭＰ１，ＭＮ１のオン動作に伴って、外部端子ＬＯ＋にはＬＯ−を基準として電源電圧Ｖｃｃが印加され、ＰＷＭ信号が中間レベル（Ｖｄｄ／２レベル）であった場合、ＬＯ−とＬＯ＋間には０Ｖが印加される。したがって、ＰＷＭ信号が‘Ｈ’レベルと中間レベルの間で所定のデューティ比で遷移した場合、モータ駆動回路部ＤＲＶは、モータＭＴを所定の回転数で正回転方向に駆動する。一方、ＰＷＭ信号が‘Ｌ’レベル（ＧＮＤレベル）であった場合、ＭＰ２，ＭＮ２のオン動作に伴って外部端子ＬＯ−には、ＬＯ＋を基準として電源電圧Ｖｃｃが印加される。したがって、ＰＷＭ信号が‘Ｌ’レベルと中間レベルの間で所定のデューティ比で遷移した場合、モータ駆動回路部ＤＲＶは、モータＭＴを所定の回転数で逆回転方向に駆動する。
【０００９】
このように、モータ制御回路部ＣＴＬ＿Ｃは、ＰＷＭ信号として‘Ｈ’レベル、中間レベル、‘Ｌ’レベルの３値を設定できる構成を備えていれば、前述したような動作によってモータＭＴを正回転方向または逆回転方向に駆動することができる。モータ制御回路部ＣＴＬ＿Ｃは、例えば、ＤＳＰ（Digital Signal Processor）チップやマイクロコンピュータチップ等といったものが用いられるが、その中には３値設定機能を備えないものもある。そこで、３値設定機能を備えない（すなわち２値対応）のＣＴＬ＿Ｃに対して、前述したような３値対応のモータドライバ（モータ駆動回路部ＤＲＶ）を組み合わせる必要がある場合には、例えば、次のような動作が用いられる。
【００１０】
図６は、図５の動作例を模式的に示す波形図である。図６においては、モータ制御回路部ＣＴＬ＿Ｃが、連続する期間Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５内において、それぞれ、デューティ比が５０％、７５％、１００％、２５％、５０％となる２値（ＶｄｄレベルまたはＧＮＤレベル）のＰＷＭ信号を出力している。例えば、デューティ比が５０％の場合には、Ｖｒｅｆ〜Ｖｄｄ間の成分とＶｒｅｆ〜ＧＮＤ間の成分とが等しく、これらが互いに相殺されるため、等価的にモータＭＴにかかる実効電圧は０Ｖとなる。また、デューティ比が７５％の場合には、Ｖｒｅｆ〜Ｖｄｄ間の７５％分の成分内からＶｒｅｆ〜ＧＮＤ間の２５％分の成分が相殺されるため、実効成分は５０％となり、等価的にモータＭＴにかかる実効電圧はＶｃｃ／２となる。以降同様にして、デューティ比が１００％、２５％、５０％の場合の実効電圧は、それぞれ、Ｖｃｃ、−Ｖｃｃ／２、０となる。
【００１１】
このような動作を用いると、モータ制御回路部ＣＴＬ＿Ｃは、２値のＰＷＭ信号しか出力できない場合でも、モータＭＴの正回転方向または逆回転方向の回転数を制御することができる。しかしながら、このような動作では、デューティ比が５０％、７５％、２５％の場合のように、モータＭＴは、正回転（逆回転）している最中に急激に逆回転（正回転）方向の制御が加わることになる。そうすると、モータＭＴには、自己の回転に伴う誘導起電力が生じている最中にそれと同方向の電圧が更に印加されることになるため、過大な負荷が加わり、モータ寿命の低下や場合によってはモータの破損を引き起こす恐れがある。
【００１２】
本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、モータ寿命の向上を実現可能なモータ制御装置を提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
【００１４】
本実施の形態によるモータ制御装置は、２値（第１電圧、第２電圧（＜第１電圧））のＰＷＭ信号が出力される第１ノードと２値（第１電圧、第２電圧）の設定電圧が出力される第２ノードとを抵抗分圧し、これによって３値（第１電圧，第２電圧，第３電圧（第１＞第３電圧＞第２電圧））のＰＷＭ信号を生成するものとなっている。このＰＷＭ信号は、差動アンプ回路のよって第３電圧を基準として差動増幅され、その出力極性に基づいて複数のトランジスタがモータに対する電圧印加を行う。例えば、３値のＰＷＭ信号として第１電圧と第３電圧の間で遷移するＰＷＭ信号を用いた場合、そのデューティ比に応じた正回転方向の電圧がモータに印加され、３値のＰＷＭ信号として第２電圧と第３電圧の間で遷移するＰＷＭ信号を用いた場合、そのデューティ比に応じた逆回転方向の電圧がモータに印加される。
【００１５】
このような構成を用いると、３値入力対応のモータ駆動回路と２値出力対応のモータ制御回路（ＰＷＭ信号の生成回路）を組み合わせた場合において、擬似的に３値出力のＰＷＭ信号をモータ駆動回路に入力することができ、過大な負荷が加わらないようにモータを制御することができる。すなわち、ＰＷＭ信号の各サイクル内では、モータに対して正回転方向の電圧か逆回転方向の電圧のいずれか一方しか印加されないため、例えば、ＰＷＭ信号の１サイクル内で、正回転方向の電圧の一部を逆回転方向の電圧で相殺させ、結果的にモータを正回転させるような制御が不必要となる。これにより、モータ寿命の向上が実現可能となる。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、モータ寿命の向上が実現可能になる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態によるモータ制御装置において、その構成の一例を示す概略図である。
【図２】図１の動作例を模式的に示す波形図である。
【図３】図２における一部の期間を例として、その実際の動作例を示す波形図である。
【図４】図１のモータ制御装置において、そのモータ制御回路部の詳細な構成例を示すブロック図である。
【図５】本発明の前提として検討したモータ制御装置において、その構成の一例を示す概略図である。
【図６】図５の動作例を模式的に示す波形図である。
【発明を実施するための形態】
【００１８】
以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１９】
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
図１は、本発明の一実施の形態によるモータ制御装置において、その構成の一例を示す概略図である。図１に示すモータ制御装置は、モータ制御回路部ＣＴＬと、モータ駆動回路部ＤＲＶと、モータＭＴと、２個の抵抗Ｒ１ａ，Ｒ１ｂによって構成される。例えば、ＣＴＬとＤＲＶは、それぞれ別の半導体チップで形成され、１つの配線基板（ＰＣＢ：Printed Circuit Board）上に実装され、Ｒ１ａ，Ｒ１ｂは外付け抵抗として当該配線基板上に実装される。ＣＴＬは、外部端子Ｔ１，Ｔ２，ＰＷＭを備え、ＤＲＶは、外部端子ＩＮ，Ｖｒｅｆ，ＬＯ＋，ＬＯ−を備える。
【００２１】
モータ制御回路部ＣＴＬは、電源電圧Ｖｄｄおよび接地電圧ＧＮＤが供給され、内部のＰＷＭ生成回路ＰＷＭ＿ＧＥＮによって生成したＰＷＭ信号を外部端子ＰＷＭを介して出力する。また、ＣＴＬは、外部端子Ｔ１を介してＶｄｄ／２となる基準電圧を出力し、外部端子Ｔ２を介して‘Ｈ’レベル（Ｖｄｄレベル）または‘Ｌ’レベル（ＧＮＤレベル）の設定電圧を出力する。抵抗Ｒ１ａおよびＲ１ｂは、同一の抵抗値を備え、一端がモータ駆動回路部ＤＲＶの外部端子ＩＮに対して共通接続される。Ｒ１ａの他端は、外部端子ＰＷＭに接続され、Ｒ１ｂの他端は、外部端子Ｔ２に接続される。外部端子Ｔ１からの基準電圧（Ｖｄｄ／２）は、ＤＲＶの外部端子Ｖｒｅｆに入力される。また、モータＭＴは、ＤＲＶの外部端子ＬＯ＋とＬＯ−の間に接続される。
【００２２】
モータ駆動回路部ＤＲＶは、図５で述べた３値対応のモータ駆動回路部と同じ構成である。すなわち、ＤＲＶは、Ｐ型のＭＩＳ（Metal Insulator Semiconductor）トランジスタＭＰ１，ＭＰ２およびＮ型のＭＩＳトランジスタＭＮ１，ＭＮ２からなる所謂Ｈブリッジ回路と、この回路を制御する差動アンプ回路ＤＡＭＰを備えている。ＭＰ１，ＭＰ２のソースには、電源電圧Ｖｃｃが供給され、ＭＮ１，ＭＮ２のソースには接地電圧ＧＮＤが供給される。ＭＰ１，ＭＮ２のドレインは、共通接続されると共に外部端子ＬＯ＋に接続され、ＭＰ２，ＭＮ１のドレインは、共通接続されると共に外部端子ＬＯ−に接続される。ＤＡＭＰは、Ｖｃｃによって動作し、外部端子Ｖｒｅｆ（基準電圧（Ｖｄｄ／２））と外部端子ＩＮの電位差を差動増幅し、その結果を相補出力ノード（＋）（−）から出力する。相補出力ノードの一方（＋）は、ＭＮ１，ＭＰ２のゲートに接続され、相補出力ノードの他方（−）は、ＭＮ２，ＭＰ１のゲートに接続される。
【００２３】
このように、図１のモータ制御装置は、図５のモータ制御装置と比較して、抵抗Ｒ１ａ，Ｒ１ｂと外部端子Ｔ２が加わったことが主要な特徴となっている。これによって、例えば、次に示すような動作を行うことが可能となる。
【００２４】
図２は、図１の動作例を模式的に示す波形図である。図２において、モータ制御回路部ＣＴＬは、連続する期間Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５内で、それぞれ、デューティ比が０％、５０％、１００％、５０％、１００％となる２値（ＶｄｄレベルまたはＧＮＤレベル）のＰＷＭ信号を外部端子ＰＷＭより出力している。また、これと並行して、ＣＴＬは、連続する期間Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５内で、それぞれ、‘Ｈ’、‘Ｈ’、‘Ｈ’、‘Ｌ’‘Ｌ’（‘Ｈ’：Ｖｄｄレベル、‘Ｌ’：ＧＮＤレベル）となる２値の設定電圧を外部端子Ｔ２より出力している。
【００２５】
外部端子ＰＷＭの電圧と外部端子Ｔ２の電圧は、抵抗Ｒ１ａおよびＲ１ｂによって（（ＰＷＭ＋Ｔ２）／２）に分圧された後、外部端子ＩＮに印加される。したがって、ＩＮにおいて、期間Ｔ１ではＶｒｅｆ（＝Ｖｄｄ／２）が印加され、期間Ｔ２ではＶｒｅｆを基準にＶｄｄレベルとの間でデューティ比が５０％の信号が印加され、期間Ｔ３ではＶｒｅｆを基準にＶｄｄレベルとの間でデューティ比が１００％の信号が印加される。さらに、ＩＮにおいて、期間Ｔ４ではＶｒｅｆを基準にＧＮＤレベルとの間でデューティ比が５０％の信号が印加され、期間Ｔ５ではＶｒｅｆが印加される。その結果、期間Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５内でモータＭＴに加わる実効電圧は、図６の場合と同様に、それぞれ、０、Ｖｃｃ／２、Ｖｃｃ、−Ｖｃｃ／２、０となる。
【００２６】
ここで、図２においては、説明を容易にするため、各期間Ｔ１〜Ｔ５に対応してそれぞれＰＷＭ信号の生成サイクルを１サイクルずつ示しているが、実際には、例えば図３に示すような動作となる。図３は、図２における一部の期間Ｔ２を例として、その実際の動作例を示す波形図である。図３に示すように、実際の動作では、期間Ｔ２（例えば、ｍｓｅｃオーダ）の中に複数のＰＷＭ信号の生成サイクル（例えば、μｓｅｃオーダ）Ｃ［１］〜Ｃ［ｎ］が含まれている。期間Ｔ２の例では、各サイクルＣ［１］〜Ｃ［ｎ］毎に、外部端子ＩＮに対してＶｒｅｆ〜Ｖｄｄ間でデューティ比５０％を持つ信号が印加される。なお、他の期間Ｔ１，Ｔ３〜Ｔ５に関しても同様である。
【００２７】
以上のように図１の構成例を用いると、主に次のような効果を得ることが可能になる。第１に、図２と図６の比較から判るように、外部端子ＩＮに対して擬似的に３値信号を与えることが可能になるため、図６で述べたように、モータＭＴに対して急激な逆方向の制御を行わずともモータの回転数を制御することができ、モータ寿命の向上などが実現可能になる。第２に、モータＭＴの実効電圧を設定する際に、その設定分解能を向上させることが可能になる。すなわち、例えば、図５の構成例で図６の動作例を用いた場合、一種類のデューティ比の設定値（例えば５０％）に対して一種類の実効電圧（例えば０Ｖ）しか設定できなかったが、図１の構成例で図２の動作例を用いた場合、一種類のデューティ比の設定値（例えば５０％）に対して外部端子Ｔ２の設定電圧（‘Ｈ’，‘Ｌ’）を組み合わせて二種類の実効電圧（例えば＋Ｖｃｃ／２、−Ｖｃｃ／２）を設定できる。
【００２８】
図４は、図１のモータ制御装置において、そのモータ制御回路部ＣＴＬの詳細な構成例を示すブロック図である。図４に示すモータ制御回路部ＣＴＬは、プロセッサＭＰＵ、揮発性メモリＲＡＭ又は不揮発性メモリＲＯＭ、ディジタル・アナログ変換器ＤＡＣ、出力バッファＢＦ＿Ｏ、ＰＷＭ生成回路ＰＷＭ＿ＧＥＮ、および各種レジスタＲＥＧ＿ＤＡＣ，ＲＥＧ＿ＤＴ，ＲＥＧ＿ＰＷＭを含んで構成される。ＣＴＬは、代表的には、マイクロコンピュータチップや、ＤＳＰチップなどである。ＲＡＭ又はＲＯＭには、モータ制御用のプログラムＰＲＧが格納され、ＭＰＵは、当該プログラムに基づいて、各種レジスタＲＥＧ＿ＤＡＣ，ＲＥＧ＿ＤＴ，ＲＥＧ＿ＰＷＭを制御する。
【００２９】
ＲＥＧ＿ＤＡＣは、ディジタル・アナログ変換器ＤＡＣの生成電圧を設定するレジスタであり、ここでは、生成電圧がＶｄｄ／２となる値に設定される。ＤＡＣの生成電圧（Ｖｄｄ／２）は、外部端子Ｔ１を介して出力される。ＲＥＧ＿ＤＴは、出力バッファＢＦ＿Ｏから出力する２値データ（‘Ｈ’（Ｖｄｄレベル）又は‘Ｌ’（ＧＮＤレベル））を設定するレジスタであり、ＢＦ＿Ｏは、この２値データを出力ポートとなる外部端子Ｔ２から出力する。ＲＥＧ＿ＰＷＭは、ＰＷＭ生成回路ＰＷＭ＿ＧＥＮによって生成するＰＷＭ信号のデューティ比を設定するレジスタであり、ＰＷＭ＿ＧＥＮは、当該デューティ比のＰＷＭ信号を外部端子ＰＷＭから出力する。例えば、図３のような動作を行う場合には、ＭＰＵが、プログラムＰＲＧに基づいてＲＥＧ＿ＰＷＭにデューティ比５０％を設定し、ＲＥＧ＿ＤＴに‘Ｈ’を設定する。そして、この設定条件で、プログラムＰＲＧによるループ制御やハードウェアによるループ制御が行われ、当該設定条件を用いてＰＷＭ信号の各生成サイクルＣ［１］〜Ｃ［ｎ］が実行される。
【００３０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【００３１】
例えば、図１のモータ駆動回路部ＤＲＶにおいては、Ｈブリッジ回路をＭＩＳトランジスタで構成したが、勿論これに限らず、バイポーラトランジスタやＩＧＢＴ（Insulated gate bipolar transistor）などで構成してもよい。また、図１においては、ＤＲＶの外部端子Ｖｒｅｆへの基準電圧をモータ制御回路部ＣＴＬの外部端子Ｔ１から供給したが、勿論これに限らず、他の半導体チップの電圧生成回路等から供給したり、場合によっては、電源電圧Ｖｄｄを外付け抵抗で分圧することなどで供給することも可能である。さらに、図１における外部端子Ｔ２とＰＷＭは、タイミング制御等の容易性の観点から同一の半導体チップに設けることが望ましいが、例えば、Ｔ２の設定電圧を頻繁に切り替える必要性がないようなシステムでは、別の半導体チップに分離することも可能である。
【００３２】
また、図１において、外部端子Ｔ１からの出力電圧は、Ｖｄｄ／２とすることが望ましいが、場合によってはその近辺の値とすることも可能である。この場合、ＰＷＭの‘Ｈ’レベル時（‘Ｌ’レベル時）の出力電圧とＴ２の‘Ｌ’レベル時（‘Ｈ’レベル時）の出力電圧とをＲ１ａ，Ｒ１ｂで分圧した値がＴ１の出力電圧に等しくなるように、抵抗Ｒ１ａ，Ｒ１ｂの値を適宜調整すればよい。
【００３３】
また、不揮発性メモリＲＯＭはマスクＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ等、適宜選択して構成可能である。
【産業上の利用可能性】
【００３４】
本実施の形態によるモータ制御装置は、代表的には、ＤＣモータによってディスク回転の制御を行うディスクドライブシステム（例えばＤＶＤドライブシステム）等に適用して有益なものであり、これに限らず、モータ制御が行われる様々なシステムに対して広く適用可能である。
【符号の説明】
【００３５】
ＢＦ＿Ｏ  出力バッファ
ＣＴＬ  モータ制御回路部
ＤＡＣ  ディジタル・アナログ変換器
ＤＡＭＰ  差動アンプ回路
ＤＲＶ  モータ駆動回路部
ＧＮＤ  接地電圧
ＭＮ  Ｎ型ＭＩＳトランジスタ
ＭＰ  Ｐ型ＭＩＳトランジスタ
ＭＰＵ  プロセッサ
ＭＴ  モータ
ＰＲＧ  プログラム
ＰＷＭ＿ＧＥＮ  ＰＷＭ生成回路
Ｒ  抵抗
ＲＡＭ  揮発性メモリ
ＲＥＧ  レジスタ
ＲＯＭ  不揮発性メモリ
Ｔ，ＰＷＭ，Ｖｒｅｆ，ＩＮ，ＬＯ＋，ＬＯ−  外部端子
Ｖｄｄ，Ｖｃｃ  電源電圧
【図１】
2010233305.tif 000003
【図２】
2010233305.tif 000004
【図３】
2010233305.tif 000005
【図４】
2010233305.tif 000006
【図５】
2010233305.tif 000007
【図６】
2010233305.tif 000008