(57)【要約】【課題】入力インピーダンスが高く、ノイズや歪みの少ない出力信号を得ることのできる全差動型スイッチトキャパシタフィルタ回路およびＡ／Ｄコンバーターを提供する。【解決手段】クロック生成回路１１ｂから出力されるクロック信号φの１周期あたりでオペアンプＡＭＰ２がサンプリングキャパシタＣ１ａ，Ｃ２ａに充電する電荷量（トランスファーフェーズにおけるサンプリングキャパシタＣ１ａ，Ｃ２ａから積分キャパシタＣ１ｂ，Ｃ２ｂに転送する電荷量）を変化させないと共に、１周期あたりの充電回数を１／２（１回）にすることで、ＳＣＦ回路１１ａの入力インピーダンスを２倍にする。【選択図】図２
2010279027.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号のフィルタリング処理を行う全差動型スイッチトキャパシタフィルタ回路であって、
第１のアナログ信号を入力する第１の信号入力端子と、
第２のアナログ信号を入力する第２の信号入力端子と、
前記第１または第２の信号入力端子から入力された前記第１または第２のアナログ信号の電圧に対応する電荷をサンプリングする第１のサンプリングキャパシタと、
前記第１または第２の信号入力端子から入力された前記第１または第２のアナログ信号の電圧に対応する電荷をサンプリングする第２のサンプリングキャパシタと、
前記第１および第２のサンプリングキャパシタが、それぞれ前記第１または第２のアナログ信号をサンプリングするように、接続を切り替える第１の切替手段と、
前記第１および第２のサンプリングキャパシタにサンプリングされた電荷に対応する差分電圧に基づいて動作する全差動オペアンプと、
前記全差動オペアンプの非反転入力端子と反転出力端子との間に接続される第１の帰還回路と、
前記全差動オペアンプの反転入力端子と非反転出力端子との間に接続される第２の帰還回路と、
前記第１および第２のサンプリングキャパシタから前記第１および第２の帰還回路に前記差分電圧に対応する電荷をそれぞれ転送するように接続を切り替える第２の切替手段と、
前記第１および第２の切替手段の切り替えをそれぞれ制御する切替制御手段と、
を備え、
前記切替手段が、２フェーズ毎に第１および第２の帰還回路に電荷をそれぞれ転送する接続状態に切り替えることを特徴とする全差動型スイッチトキャパシタフィルタ回路。
【請求項２】
前記切替手段が、前記第１および第２の帰還回路に転送する電荷量を変えずに入力インピーダンスが２倍になるような接続状態に切り替えることを特徴とする請求項１記載の全差動型スイッチトキャパシタフィルタ回路。
【請求項３】
前記第１の切替手段は、
前記第１および第２のサンプリングキャパシタの入力端子を、前記第１の信号入力端子または第２の信号入力端子にそれぞれ接続するように切り替え、
前記第２の切替手段は、
前記第１および第２のサンプリングキャパシタの出力端子を、前記全差動オペアンプの非反転入力端子、前記全差動オペアンプの反転入力端子または基準電圧にそれぞれ接続するように切り替え、
前記切替制御手段は、
第１のフェーズにおいて、前記第１の切替手段によって、前記第１のサンプリングキャパシタの入力端子を前記第１の信号入力端子に、前記第２のサンプリングキャパシタの入力端子を前記第２の信号入力端子にそれぞれ接続すると共に、前記第２の切替手段によって前記第１および第２のサンプリングキャパシタの出力端子を前記基準電圧にそれぞれ接続し、
第２のフェーズにおいて、前記第１の切替手段によって、前記第１のサンプリングキャパシタの入力端子を前記第２の信号入力端子に、前記第２のサンプリングキャパシタの入力端子を前記第１の信号入力端子にそれぞれ接続すると共に、前記第２の切替手段によって、前記第１サンプリングキャパシタの出力端子を前記全差動オペアンプの非反転入力端子に、前記第２サンプリングキャパシタの出力端子を前記全差動オペアンプの反転入力端子にそれぞれ接続し、
第３のフェーズにおいて、前記第２のフェーズにおける前記第１の切替手段による接続状態とすると共に、前記第１のフェーズにおける前記第２の切替手段による接続状態とし、
第４のフェーズにおいて、前記第１のフェーズにおける前記第１の切替手段による接続状態とすると共に、前記第２の切替手段によって、前記第１サンプリングキャパシタの出力端子を前記全差動オペアンプの反転入力端子に、前記第２サンプリングキャパシタの出力端子を前記全差動オペアンプの非反転入力端子にそれぞれ接続するように、前記第１および第２の切替手段の切り替えをそれぞれ制御することを特徴とする請求項１または２記載の全差動型スイッチトキャパシタフィルタ回路。
【請求項４】
前記第１のサンプリングキャパシタの入力端子と、前記第２のサンプリングキャパシタの入力端子とが同電位になるように接続を切り替える第３の切替手段をさらに備え、
前記切替制御手段は、
前記第２のフェーズの前フェーズにおいて、前記第１の切替手段によって、前記第１および第２のサンプリングキャパシタの入力端子を前記第１および第２の信号入力端子に接続せず、前記第２の切替手段によって、前記第１サンプリングキャパシタの出力端子を前記全差動オペアンプの非反転入力端子に、前記第２サンプリングキャパシタの出力端子を前記全差動オペアンプの反転入力端子にそれぞれ接続すると共に、前記第３の切替手段によって、前記第１のサンプリングキャパシタの入力端子と前記第２のサンプリングキャパシタの入力端子とを互いに接続し、
前記第４のフェーズの前フェーズにおいて、前記第１の切替手段によって、前記第１および第２のサンプリングキャパシタの入力端子を前記第１および第２の信号入力端子に接続せず、前記第２の切替手段によって、前記第１サンプリングキャパシタの出力端子を前記全差動オペアンプの反転入力端子に、前記第２サンプリングキャパシタの出力端子を前記全差動オペアンプの非反転入力端子にそれぞれ接続すると共に、前記第３の切替手段によって、前記第１のサンプリングキャパシタの入力端子と前記第２のサンプリングキャパシタの入力端子とを互いに接続するように、前記第１、第２および第３の切替手段の切り替えをそれぞれ制御することを特徴とする請求項１〜３のいずれか１項に記載の全差動型スイッチトキャパシタフィルタ回路。
【請求項５】
前記切替手段が、前記第１および第２の帰還回路に転送する電荷量を変えずに入力インピーダンスがさらに２倍になるような接続状態に切り替えることを特徴とする請求項４記載の全差動型スイッチトキャパシタフィルタ回路。
【請求項６】
前記第１および第２の帰還回路は、
キャパシタのみ、またはスイッチとキャパシタとから構成されることを特徴とする請求項１〜５のいずれか１項に記載の全差動型スイッチトキャパシタフィルタ回路。
【請求項７】
請求項１〜６のいずれか１項に記載の全差動型スイッチトキャパシタフィルタ回路と、
シングルエンドアナログ信号を差動アナログ信号に変換して、当該差動アナログ信号を前記全差動型スイッチトキャパシタフィルタ回路に出力するシングルエンド差動変換回路と、
前記全差動型スイッチトキャパシタフィルタ回路によってフィルタリング処理されたアナログ信号をディジタル信号に変換するＡ／Ｄ変換回路と、
を備えることを特徴とするＡ／Ｄコンバーター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全差動型スイッチトキャパシタフィルタ回路およびＡ／Ｄコンバーターに関し、特にアナログ入力信号のフィルタリング処理を行う全差動型スイッチトキャパシタフィルタ回路およびＡ／Ｄコンバーターに関する。
【背景技術】
【０００２】
従来より、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）やＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ）といった集積回路内に、アナログ信号に含まれるノイズ成分を除去、またはアナログ信号の周波数特性を変換するフィルタリング処理を行うためのフィルタ回路を実現する場合、例えば図４に示すようなスイッチトキャパシタフィルタ（ＳＣＦ；Ｓｗｉｔｃｈｅｄ  Ｃａｐａｃｉｔｏｒ  Ｆｉｌｔｅｒ）回路が広く用いられてきた。
【０００３】
ＳＣＦ回路においては、フィルタを構成するために必要な抵抗とキャパシタのうちの抵抗を、スイッチとキャパシタとの組み合わせにより実現することから、フィルタ回路のカットオフ周波数やゲインといった主特性をキャパシタの相対値により決定することができる。従って、このようなＳＣＦ回路を用いることによって、抵抗とキャパシタの絶対値でフィルタの特性が決定される通常のＲ・Ｃフィルタに比べて、高精度のフィルタ回路を集積回路内に実現することができる。
【０００４】
特に、アナログ信号であっても、音楽等の高品位なアナログ信号を扱うために用いられるＳＣＦ回路には、出力信号の歪みが極めて少なく、高Ｓ／Ｎであることが求められる。
このため、図４に示したＳＣＦ回路のように、回路構成を全差動回路とすると共に、サンプリングキャパシタＣ１ａ，Ｃ１ｂの容量Ｃを大きくしたり、ＳＣＦ回路１００の動作周波数ｆを高くしたりするといったことが行われてきた。
【０００５】
図４に示したＳＣＦ回路１００を動作周波数ｆで動作させた場合、サンプリングキャパシタＣ１ａ，Ｃ１ｂの容量をＣとすると、回路の入力インピーダンスは１／（Ｃ・ｆ）の抵抗と等価と考えることができる。従って、高Ｓ／Ｎ比を得る目的で、サンプリングキャパシタＣ１ａ，Ｃ１ｂの容量Ｃを大きくしたり、ＳＣＦ回路１００の動作周波数ｆを高くしたりするといったことは、ＳＣＦ回路１００の入力インピーダンスを小さくすることになる。このため、ＳＣＦ回路１００の入力側に入力回路として、例えばシングルエンド差動変換回路を接続する場合には、出力インピーダンスが小さいシングルエンド差動変換回路を接続する必要があった。このため、高性能なＳＣＦ回路であっても、ＳＣＦ回路の性能を十分に引き出すことが困難であった。
【０００６】
そこで、下記の特許文献１に記載の全差動型スイッチトキャパシタ回路においては、ＳＣＦ回路のＳ／Ｎ比をさらに改善するために、大きな容量をもつサンプリングキャパシタを用いたり、クロック周波数の高速化を図ったりすることによりＳＣＦ回路のノイズレベルを下げるだけではなく、等価的にＳＣＦ回路への入力信号レベルが大きくなるように入力信号のサンプリング方法を改善している。
【０００７】
図５を参照して、従来のＳＣＦ回路の構成を説明する。図５は、従来のＳＣＦ回路による全差動積分器の構成を示す回路構成図である。
図５に示すＳＣＦ回路２００は、入力回路の一例としてシングルエンド差動変換回路３００の後段に接続される。シングルエンド差動変換回路３００は、オペアンプＡＭＰ２，ＡＭＰ３および抵抗Ｒ１ａ，Ｒ１ｂ，Ｒ２ａ，Ｒ２ｂを備えて構成される。シングルエンド差動変換回路３００は、アナログ入力信号ＶｉｎをＳＣＦ回路２００に入力するために、アナログ入力信号Ｖｉｎをシングルエンド差動変換して、アナログ入力信号Ｖｉｎと同相の非反転信号Ｖｉｎｐと、アナログ入力信号Ｖｉｎと１８０度位相がずれた反転信号Ｖｉｎｎを出力する回路である。
【０００８】
ＳＣＦ回路２００は、非反転信号入力端子ＶＩＮｐ、反転信号入力端子ＶＩＮｎ、ＭＯＳトランジスタＳＷ１ａ〜ＳＷ４ａ，ＳＷ１ｂ〜ＳＷ４ｂ、サンプリングキャパシタＣ１ａ，Ｃ１ｂ、オペアンプＡＭＰ、積分キャパシタＣ２ａ，Ｃ２ｂ、非反転信号出力端子ＶＯＵＴｐ、および反転信号出力端子ＶＯＵＴｎを備えて構成される。
非反転信号入力端子ＶＩＮｐは、シングルエンド差動変換回路３００から出力された非反転入力信号Ｖｉｎｐを入力する。
【０００９】
反転信号入力端子ＶＩＮｎは、シングルエンド差動変換回路３００から出力された反転入力信号Ｖｉｎｎを入力する。
ＭＯＳトランジスタＳＷ１ａ〜ＳＷ４ａ，ＳＷ１ｂ〜ＳＷ４ｂは、例えばクロック生成回路から出力されるクロック信号φ１〜φ２のＨ（ＨＩＧＨ）またはＬ（ＬＯＷ）の信号レベルによって回路を開閉する。例えば、クロック信号φ１がＬレベルからＨレベルになったとき、これに対応するＭＯＳトランジスタＳＷ１ａ，ＳＷ１ｂ，ＳＷ３ａ，ＳＷ３ｂが開（切断）状態から閉（接続）状態になる。
【００１０】
サンプリングキャパシタＣ１ａ，Ｃ１ｂは、反転入力信号Ｖｉｎｎおよび非反転アナログ入力信号Ｖｉｎｐの電圧に対応する電荷をサンプリングする。
オペアンプＡＭＰは、非反転入力端子ＶＩＮｐと反転入力端子ＶＩＮｎとの間の電位差によって、その電位差に対応する電圧を出力する全差動型のオペアンプである。
積分キャパシタＣ２ａ，Ｃ２ｂは、オペアンプＡＭＰの入力端子と出力端子との間にそれぞれ接続され、サンプリングキャパシタＣ１ａ，Ｃ１ｂによってサンプリングされた電荷を受け取り、受け取った電荷に対応する電圧（積分値）を出力する。
【００１１】
非反転信号出力端子ＶＯＵＴｐは、オペアンプＡＭＰから出力された非反転アナログ出力信号Ｖｏｕｔｐを出力する。
反転信号出力端子ＶＯＵＴｎは、オペアンプＡＭＰから出力された反転アナログ出力信号Ｖｏｕｔｎを出力する。
なお、オペアンプＡＭＰ２，ＡＭＰ３の非反転入力端子、およびＭＯＳトランジスタＳＷ３ａ，ＳＷ３ｂの一端は、基準（コモン）電圧ＶＣＯＭに接続される。そして、ＳＣＦ回路２００において、基準電圧ＶＣＯＭ、非反転アナログ入力信号Ｖｉｎｐの電圧ＶＩＮＰおよび反転アナログ入力信号Ｖｉｎｎの電圧ＶＩＮＮに関しては、
ＶＩＮ＝ＶＩＮＰ＝−ＶＩＮＮ            ……（１）
（ＶＩＮＰ＋ＶＩＮＮ）／２＝ＶＣＯＭ    ……（２）
の関係があるものとする。
【００１２】
続いて、図６を参照して、従来のＳＣＦ回路における回路動作を説明する。図６は、従来のＳＣＦ回路におけるクロック信号φ，φ１，φ２の出力信号波形を示すタイムチャートである。
図６に示すタイムチャートの縦軸は、例えばクロック生成回路から出力されるクロック信号φ，φ１，φ２をそれぞれ示し、横軸は時間を示す。
まず、サンプリングキャパシタＣ１ａに対する回路動作のみについて説明する。なお、サンプリングキャパシタＣ１ｂに対する回路動作については後述する。
フェーズＴ０のとき、クロック信号φ１がＬレベルになり、ＭＯＳトランジスタＳＷ１ａ，ＳＷ３ａが開状態になる。同時に、クロック信号φ２がＨレベルになり、ＭＯＳトランジスタＳＷ２ａ，ＳＷ４ａが閉状態になる。
【００１３】
このとき、サンプリングキャパシタＣ１ａの入力側端子は非反転信号入力端子ＶＩＮｐに接続され、サンプリングキャパシタＣ１ａの出力側端子はオペアンプＡＭＰの反転入力端子にそれぞれ接続される。オペアンプＡＭＰの非反転入力端子と反転入力端子との間の電位差は、理想的には０であり、基準電圧ＶＣＯＭと一致している。従って、サンプリングキャパシタＣ１ａの出力側端子の電圧は、ＭＯＳトランジスタＳＷ３ａ，ＳＷ４ａの開閉状態に関わらず常に基準電圧ＶＣＯＭとなる。
【００１４】
フェーズＴ０からフェーズＴ１になったとき、クロック信号φ１がＬレベルからにＨレベルなり、ＭＯＳトランジスタＳＷ１ａ，ＳＷ３ａが閉状態になる。同時に、クロック信号φ２がＨレベルからＬレベルになり、ＭＯＳトランジスタＳＷ２ａ，ＳＷ４ａが開状態になる。
このとき、サンプリングキャパシタＣ１ａの入力側端子の電圧は、入力電圧ＶＩＮＰから入力電圧ＶＩＮＮに変化するが、サンプリングキャパシタＣ１ａの出力側端子の電位は基準電圧ＶＣＯＭのままである。すなわち、サンプリングキャパシタＣ１ａの容量をＣとしたとき、オペアンプＡＭＰ２はサンプリングキャパシタＣ１ａに対して、
Ｃ・（ＶＩＮＮ−ＶＩＮＰ）    ……（３）
の電荷を充電したことになる。
【００１５】
そして、フェーズＴ１からフェーズＴ２（＝フェーズＴ０）になったとき、再度クロック信号φ１がＨレベルからにＬレベルなり、ＭＯＳトランジスタＳＷ１ａ，ＳＷ３ａが開状態になる。同時に、クロック信号φ２がＬレベルからＨレベルになり、ＭＯＳトランジスタＳＷ２ａ，ＳＷ４ａが閉状態になる。サンプリングキャパシタＣ１ａから積分キャパシタＣ２ａに（３）式で示したＣ・（ＶＩＮＮ−ＶＩＮＰ）の電荷が転送される。
【００１６】
同様にして、サンプリングキャパシタＣ１ｂに対する回路動作について説明する。
フェーズＴ１からフェーズＴ２（＝フェーズＴ０）になったとき、ＭＯＳトランジスタＳＷ１ｂ，ＳＷ３ｂが開き、ＭＯＳトランジスタＳＷ２ｂ，ＳＷ４ｂが閉じる。このとき、サンプリングキャパシタＣ１ｂの入力側端子の電位は入力電圧ＶＩＮＰから入力電圧ＶＩＮＮに変化する。すなわち、積分キャパシタＣ１ｂの容量をＣとしたとき、オペアンプＡＭＰ２は、サンプリングキャパシタＣ１ｂに対して、
Ｃ・（ＶＩＮＮ−ＶＩＮＰ）    ……（４）
の電荷を充電したことになる。
【００１７】
また、このとき、サンプリングキャパシタＣ１ｂから積分キャパシタＣ２ｂに、電荷量＝Ｃ・（ＶＩＮＰ−ＶＩＮＮ）の電荷が転送される。
上述したとおり、キャパシタＣ１ａ，Ｃ１ｂからキャパシタＣ２ａ，Ｃ２ｂに電荷が転送される回数は１周期（クロック）に対してそれぞれ１回であるため、クロック信号φの周波数をｆとすると、１秒間に積分キャパシタＣ２ａに転送される電荷量は、
Ｃ・（ＶＩＮＮ−ＶＩＮＰ）・ｆ＝−（２・ＶＩＮ）・Ｃ・ｆ    ……（５）
である。同様に、積分キャパシタＣ２ｂに転送される電荷量は、
Ｃ・（ＶＩＮＰ−ＶＩＮＮ）・ｆ＝（２・ＶＩＮ）・Ｃ・ｆ      ……（６）
である。
【００１８】
また、図４に示した通常のサンプリング動作方法で制御されるＳＣＦ回路１００では、１秒間に積分キャパシタＣ２ａに転送される電荷量は、
−（Ｖｉｎ）・Ｃ・ｆ    ……（７）
である。同様に、積分キャパシタＣ２ｂに転送される電荷量は、
（Ｖｉｎ）・Ｃ・ｆ      ……（８）
である。
つまり、ＳＣＦ回路２００は、図４に示した通常のサンプリング方法のＳＣＦ回路１００と比較して、上述したサンプリング動作方法によって、入力されたアナログ入力信号レベルを等価的に２倍にすることで、Ｓ／Ｎ比を改善していた。ＳＣＦ回路２００は、図４に示した通常のサンプリング方法のＳＣＦ回路１００と比較して、入力されたアナログ入力信号レベルを等価的に２倍にしたわけであるから、積分キャパシタに転送できる電荷量も２倍となっている。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００８−７９１２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
一方で、オペアンプＡＭＰ２がキャパシタＣ１ａ，Ｃ１ｂに電荷を充電する回数は、１周期（クロック）に対してそれぞれ１回であるため、オペアンプＡＭＰ２が１周期に充電する電荷は
Ｃ・（ＶＩＮＮ−ＶＩＮＰ）・２・ｆ＝−（２・ＶＩＮ）・Ｃ・（２・ｆ）
……（９）
であり、オペアンプＡＭＰ２側からみたＳＣＦ回路２００の入力インピーダンスは、
１／（４・Ｃ・ｆ）    ……（１０）
となる。これに対して、図４に示した通常のサンプリング方法のＳＣＦ回路１００の入力インピーダンスは、
１／（Ｃ・ｆ）      ……（１１）
となる。従って、式（１０）に示したＳＣＦ回路２００の入力インピーダンスは、式（１１）に示したＳＣＦ回路１００の入力インピーダンスの１／４となる。
【００２１】
つまり、上述したＳＣＦ回路２００においては、図４に示したＳＣＦ回路１００と比較して、入力信号電圧を等価的に２倍とすることにより、サンプリングキャパシタＣ１ａ，Ｃ１ｂから積分キャパシタＣ２ａ，Ｃ２ｂに転送される電荷量を２倍にすることでＳ／Ｎ比が改善されているが、入力インピーダンスが１／４に減少している。このため、出力インピーダンスの小さい入力回路を用いることが要求されるため、ＳＣＦ回路の本来の性能を十分に引き出すことが困難であった。
そこで、本発明は、上記の課題に鑑み、入力インピーダンスが高く、ノイズや歪みの少ない出力信号を得ることのできる全差動型スイッチトキャパシタフィルタ回路およびＡ／Ｄコンバーターを提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明に係る全差動型スイッチトキャパシタフィルタ回路およびＡ／Ｄコンバーターは、上記の目的を達成するために、次のように構成される。
本発明に係る第１の全差動型スイッチトキャパシタフィルタ回路は、アナログ信号のフィルタリング処理を行う全差動型スイッチトキャパシタフィルタ回路であって、第１のアナログ信号を入力する第１の信号入力端子と、第２のアナログ信号を入力する第２の信号入力端子と、第１または第２の信号入力端子から入力された第１または第２のアナログ信号の電圧に対応する電荷をサンプリングする第１のサンプリングキャパシタと、第１または第２の信号入力端子から入力された第１または第２のアナログ信号の電圧に対応する電荷をサンプリングする第２のサンプリングキャパシタと、第１および第２のサンプリングキャパシタが、それぞれ第１または第２のアナログ信号をサンプリングするように、接続を切り替える第１の切替手段と、第１および第２のサンプリングキャパシタにサンプリングされた電荷に対応する差分電圧に基づいて動作する全差動オペアンプと、全差動オペアンプの非反転入力端子と反転出力端子との間に接続される第１の帰還回路と、全差動オペアンプの反転入力端子と非反転出力端子との間に接続される第２の帰還回路と、第１および第２のサンプリングキャパシタから第１および第２の帰還回路に差分電圧に対応する電荷をそれぞれ転送するように接続を切り替える第２の切替手段と、第１および第２の切替手段の切り替えをそれぞれ制御する切替制御手段と、を備え、切替手段が、２フェーズ毎に第１および第２の帰還回路に電荷をそれぞれ転送する接続状態に切り替えることを特徴とする。
上記の全差動型スイッチトキャパシタフィルタ回路によれば、切替手段によってサンプリングキャパシタの充電回数を２フェーズ毎、要するに１周期毎で１回だけにすると共に、２フェーズ毎に第１および第２の帰還回路に電荷をそれぞれ転送することが可能となる。
【００２３】
本発明に係る第２の全差動型スイッチトキャパシタフィルタ回路は、前記切替手段が、前記第１および第２の帰還回路に転送する電荷量を変えずに入力インピーダンスが２倍になるような接続状態に切り替えることを特徴とする。
上記の全差動型スイッチトキャパシタフィルタ回路によれば、一連の動作を行うクロック周波数の２周期間あたりで、全差動オペアンプがサンプリングキャパシタに充電する電荷量、すなわちサンプリングキャパシタから帰還回路に対して転送する電荷量は同じであるが、切替手段によってサンプリングキャパシタの充電回数を２フェーズ毎、要するに１周期毎で１回だけにすることで、全差動型スイッチトキャパシタフィルタ回路の入力インピーダンスを２倍にすることが可能となる。
【００２４】
本発明に係る第３の全差動型スイッチトキャパシタフィルタ回路は、第１の切替手段は、第１および第２のサンプリングキャパシタの入力端子を、第１の信号入力端子または第２の信号入力端子にそれぞれ接続するように切り替え、第２の切替手段は、第１および第２のサンプリングキャパシタの出力端子を、全差動オペアンプの非反転入力端子、全差動オペアンプの反転入力端子または基準電圧にそれぞれ接続するように切り替え、切替制御手段は、第１のフェーズにおいて、第１の切替手段によって、第１のサンプリングキャパシタの入力端子を第１の信号入力端子に、第２のサンプリングキャパシタの入力端子を第２の信号入力端子にそれぞれ接続すると共に、第２の切替手段によって第１および第２のサンプリングキャパシタの出力端子を基準電圧にそれぞれ接続し、第２のフェーズにおいて、第１の切替手段によって、第１のサンプリングキャパシタの入力端子を第２の信号入力端子に、第２のサンプリングキャパシタの入力端子を第１の信号入力端子にそれぞれ接続すると共に、第２の切替手段によって、第１サンプリングキャパシタの出力端子を全差動オペアンプの非反転入力端子に、第２サンプリングキャパシタの出力端子を全差動オペアンプの反転入力端子にそれぞれ接続し、第３のフェーズにおいて、第２のフェーズにおける第１の切替手段による接続状態とすると共に、第１のフェーズにおける第２の切替手段による接続状態とし、第４のフェーズにおいて、第１のフェーズにおける第１の切替手段による接続状態とすると共に、第２の切替手段によって、第１サンプリングキャパシタの出力端子を全差動オペアンプの反転入力端子に、第２サンプリングキャパシタの出力端子を全差動オペアンプの非反転入力端子にそれぞれ接続するように、第１および第２の切替手段の切り替えをそれぞれ制御することを特徴とする。
【００２５】
上記の全差動型スイッチトキャパシタフィルタ回路によれば、第１および第２の切替手段によって、第１〜４のフェーズで下記の各動作を行うための接続状態にすることが可能となる。まず、第１のフェーズにおいて、第１のサンプリングキャパシタに第１の入力信号の電圧に対応する電荷、第２のサンプリングキャパシタに第２の入力信号の電圧に対応する電荷をそれぞれサンプリングする。第２のフェーズにおいて、各サンプリングキャパシタにサンプリングされた電荷のうち、第１の入力信号と第２の入力信号との差分電圧に対応する電荷を一方の帰還回路に転送する。また、第２の入力信号と第１の入力信号との差分電圧に対応する電荷を他方の帰還回路に転送する。第３のフェーズにおいて、オペアンプの非反転入力端子と反転入力端子の電圧は、基準電圧と一致している状態にある。従って、接続を切り替えることによって、各キャパシタに電荷が移動せず、このフェーズではキャパシタに電荷を充電および転送しない。第４のフェーズにおいて、各サンプリングキャパシタにサンプリングされた電荷のうち、第２の入力信号と第１の入力信号との差分電圧に対応する電荷を他方の帰還回路に転送する。また、第１の入力信号と第２の入力信号との差分電圧に対応する電荷を一方の帰還回路に転送する。
【００２６】
つまり、第１のフェーズから第４のフェーズまでの一連の動作を行うクロック周波数の２周期間あたりで、第２のフェーズおよび第４のフェーズにおいて全差動オペアンプがサンプリングキャパシタに充電する電荷量、すなわちサンプリングキャパシタから帰還回路に対して転送する電荷量は同じであるが、充電回数を１周期毎で１回にすることで、全差動型スイッチトキャパシタフィルタ回路の入力インピーダンスを２倍にすることが可能となる。
【００２７】
本発明に係る第４の全差動型スイッチトキャパシタフィルタ回路は、前記第１のサンプリングキャパシタの入力端子と、前記第２のサンプリングキャパシタの入力端子とが同電位になるように接続を切り替える第３の切替手段をさらに備え、前記切替制御手段は、前記第２のフェーズの前フェーズにおいて、前記第１の切替手段によって、前記第１および第２のサンプリングキャパシタの入力端子を前記第１および第２の信号入力端子に接続せず、前記第２の切替手段によって、前記第１サンプリングキャパシタの出力端子を前記全差動オペアンプの非反転入力端子に、前記第２サンプリングキャパシタの出力端子を前記全差動オペアンプの反転入力端子にそれぞれ接続すると共に、前記第３の切替手段によって、前記第１のサンプリングキャパシタの入力端子と前記第２のサンプリングキャパシタの入力端子とを互いに接続し、前記第４のフェーズの前フェーズにおいて、前記第１の切替手段によって、前記第１および第２のサンプリングキャパシタの入力端子を前記第１および第２の信号入力端子に接続せず、前記第２の切替手段によって、前記第１サンプリングキャパシタの出力端子を前記全差動オペアンプの反転入力端子に、前記第２サンプリングキャパシタの出力端子を前記全差動オペアンプの非反転入力端子にそれぞれ接続すると共に、前記第３の切替手段によって、前記第１のサンプリングキャパシタの入力端子と前記第２のサンプリングキャパシタの入力端子とを互いに接続するように、前記第１、第２および第３の切替手段の切り替えをそれぞれ制御することを特徴とする。
上記の全差動型スイッチトキャパシタフィルタ回路によれば、第３の切替手段を用いて、サンプリングキャパシタを相互に接続することが可能となる。
【００２８】
本発明に係る第５の全差動型スイッチトキャパシタフィルタ回路は、前記切替手段が、前記第１および第２の帰還回路に転送する電荷量を変えずに入力インピーダンスがさらに２倍になるような接続状態に切り替えることを特徴とする。
上記の全差動型スイッチトキャパシタフィルタ回路によれば、切替制御手段が、第２のフェーズおよび第４のフェーズの各前フェーズにおいて、第３の切替手段によって、第１のサンプリングキャパシタの入力端子と第２のサンプリングキャパシタの入力端子とを互いに接続するように各切替手段の切り替えを制御する。第３の切替手段を用いて、サンプリングキャパシタを相互に接続することができるようにし、転送フェーズを２つに分割したことにより、サンプリングキャパシタから積分キャパシタに転送される電荷量を同じにしたままで、入力インピーダンスを、さらに第１〜３のいずれか１つの全差動型スイッチトキャパシタフィルタ回路の入力インピーダンスの２倍にすることが可能となる。
【００２９】
本発明に係る第６の全差動型スイッチトキャパシタフィルタ回路は、第１および第２の帰還回路は、キャパシタのみ、またはスイッチとキャパシタとから構成されることを特徴とする。
すなわち、上記の全差動型スイッチトキャパシタフィルタ回路によれば、例えばローパスフィルタ、ハイパスフィルタ、オールパスフィルタまたは積分回路を構成する際にも、全差動型スイッチトキャパシタフィルタ回路の入力インピーダンスを２倍としたままで構成することが可能となる。
【００３０】
本発明に係るＡ／Ｄコンバーターは、上記第１〜第６のいずれか１つの全差動型スイッチトキャパシタフィルタ回路と、シングルエンドアナログ信号を差動アナログ信号に変換して、当該差動アナログ信号を全差動型スイッチトキャパシタフィルタ回路に出力するシングルエンド差動変換回路と、全差動型スイッチトキャパシタフィルタ回路によってフィルタリング処理されたアナログ信号をディジタル信号に変換するＡ／Ｄ変換回路と、を備えることを特徴とする。
本発明に係るＡ／Ｄコンバーターによれば、上述した全差動型スイッチトキャパシタフィルタ回路を備えて構成されるものであるため、入力回路の出力インピーダンスを小さくしなくても、ノイズや歪みの少ない出力信号を得ることが可能となる。
【発明の効果】
【００３１】
本発明における全差動型スイッチトキャパシタフィルタ（ＳＣＦ）回路によれば、入力回路の出力インピーダンスを小さくしなくても、ＳＣＦ回路の本来の性能を十分に発揮して、ノイズや歪みの少ない出力信号を得ることができる。
また、ＳＣＦ回路の構成を大きく変更しなくても、サンプリングキャパシタから積分キャパシタに転送される電荷量を変えずに、ＳＣＦ回路の入力インピーダンスを大きくすることができる。
また、本発明に係るＡ／Ｄコンバーターによれば、上記のＳＣＦ回路を用いてフィルタリング処理されたアナログ信号をＡ／Ｄ変換回路に入力するため、Ａ／Ｄ変換回路で高精度に信号処理を行うことができる。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る全差動型スイッチトキャパシタ回路を適用して構成されるＡ／Ｄコンバーターの構成を示すブロック図である。
【図２】本発明の第１実施形態に係るＳＣＦ回路の回路構成を示す回路図である。
【図３】本発明の第１実施形態に係るＳＣＦ回路のクロック生成回路で生成されるクロック信号φ，φ１〜φ５の出力信号波形を示すタイムチャートである。
【図４】通常のサンプリング方法のＳＣＦ回路の構成を示す回路構成図である。
【図５】従来のＳＣＦ回路による全差動積分器の構成を示す回路構成図である。
【図６】従来のＳＣＦ回路におけるクロック信号φ，φ１〜φ４の出力信号波形を示すタイムチャートである。
【図７】本発明の第２実施形態に係るＳＣＦ回路の回路構成を示す回路図である。
【図８】本発明の第２実施形態に係るＳＣＦ回路のクロック生成回路で生成されるクロック信号φ，φ１〜φ６の出力信号波形を示すタイムチャートである。
【発明を実施するための形態】
【００３３】
以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。
まず、図１を参照して、本発明に係る全差動型スイッチトキャパシタフィルタ（ＳＣＦ）回路を適用して構成される装置の一例として、Ａ／Ｄコンバーターの構成を説明する。図１は、本発明に係る全差動型スイッチトキャパシタ回路を適用して構成されるＡ／Ｄコンバーターの構成を示すブロック図である。
図１に示すＡ／Ｄコンバーター１０は、従来技術で説明したＳＣＦ回路２００と同様に、シングルエンド差動変換回路３００の後段に接続される。上述したように、シングルエンド差動変換回路３００は、Ａ／Ｄコンバーター１０にアナログ入力信号Ｖｉｎを入力する前に、アナログ入力信号Ｖｉｎをシングルエンド差動変換して、アナログ入力信号Ｖｉｎと同相の非反転入力信号Ｖｉｎｐ、およびアナログ入力信号Ｖｉｎと１８０度位相がずれた反転入力信号Ｖｉｎｎを出力する回路である。
【００３４】
Ａ／Ｄコンバーター１０は、全差動型スイッチトキャパシタフィルタ回路１１ａ、クロック生成回路１１ｂおよびＡ／Ｄ変換回路１１ｃを備えて構成される。
ＳＣＦ回路１１ａは、入力されたアナログ入力信号Ｖｉｎに含まれるノイズ成分を除去、またはアナログ入力信号Ｖｉｎの周波数特性を変換するフィルタリング処理を行う回路である。従来技術で説明したＳＣＦ回路２００に対応する回路である。
クロック生成回路１１ｂは、クロック信号φを生成すると共に、クロック信号φに基づいて、ＳＣＦ回路１１ａの後述するＭＯＳトランジスタをスイッチとして機能させるための制御信号であるクロック信号φ１〜φ５を生成する。
【００３５】
Ａ／Ｄ変換回路１１ｃは、ＳＣＦ回路１１ａにおいてフィルタリング処理された非反転出力信号Ｖｉｎｐおよび反転出力信号Ｖｉｎｎを入力し、アナログ信号である非反転出力信号Ｖｉｎｐおよび反転出力信号Ｖｉｎｎをディジタル信号Ｖｏｕｔに変換し、変換したディジタル信号Ｖｏｕｔを出力する。
なお、本実施形態では、シングルエンド差動変換回路３００は、シングルエンドのアナログ信号を差動変換するための処理部として説明するが、インピーダンス変換やレベルシフト、増幅等のＡ／Ｄコンバーター１０の特性に最適な信号に処理するための回路をシングルエンド差動変換回路３００に併せて構成しても良い。
【００３６】
（第１実施形態）
続いて、図２を参照して、本発明の第１実施形態に係るＳＣＦ回路の回路構成を説明する。図２は、本発明の第１実施形態に係るＳＣＦ回路の回路構成を示す回路図である。
図２に示すＳＣＦ回路１１ａは、図５に示したＳＣＦ回路２００と実質同様の各部を備えて構成されるものであるが、ＳＣＦ回路１１ａはさらにＭＯＳトランジスタＳＷ５ａ，ＳＷ５ｂを備えて構成されている点で異なる。なお、図５に示したＳＣＦ回路２００と同一の要素には同じ符号を付して、それらの各部の説明を省略する。
ＭＯＳトランジスタＳＷ５ａ，ＳＷ５ｂは、ＭＯＳトランジスタＳＷ１ａ〜ＳＷ４ａ，ＳＷ１ｂ〜ＳＷ４ｂと同様に、クロック生成回路１１ｂから出力されるクロック信号φ５によって回路を開閉するスイッチとして機能する。
【００３７】
次に、図３を参照して、第１実施形態のＳＣＦ回路における回路動作を説明する。図３は、本発明の第１実施形態に係るＳＣＦ回路のクロック生成回路で生成されるクロック信号φ，φ１〜φ５の出力信号波形を示すタイムチャートである。
図３に示すタイムチャートの縦軸は、クロック生成回路１１ｂから出力されるクロック信号φ，φ１〜φ５をそれぞれ示し、横軸は時間を示す。
なお、従来のＳＣＦ回路２００ではクロック信号φの１周期間で一連の動作を行っていたが、本発明に係るＳＣＦ回路１１ａではクロック信号φの２周期間で一連の動作を行う。
【００３８】
まず、サンプリングキャパシタＣ１ａに対応する動作について説明する。
フェーズＴ１（サンプリングフェーズ）において、クロック信号φ１，φ３がＨ（ＨＩＧＨ）レベルとなり、ＭＯＳトランジスタＳＷ１ａ，ＳＷ３ａが閉状態になる。また、他のクロック信号はＬ（ＬＯＷ）レベルであるため、他のＭＯＳトランジスタは開状態となる。そして、サンプリングキャパシタＣ１ａに入力信号Ｖｉｎｎの電圧ＶＩＮＮに対応する電荷をサンプリングする。
次に、フェーズＴ１からフェーズＴ２（転送フェーズ）になったとき、クロック信号φ１，φ３がＨレベルからＬレベルになり、ＭＯＳトランジスタＳＷ１ａ，ＳＷ３ａが閉状態から開状態になる。また、クロック信号φ２，φ４がＬレベルからＨレベルになり、ＭＯＳトランジスタＳＷ２ａ，ＳＷ４ａが開状態から閉状態になる。このとき、
Ｃ・（ＶＩＮＮ−ＶＩＮＰ）    ……（１０１）
の電荷が積分キャパシタＣ２ａに転送される。
【００３９】
次に、フェーズＴ２からフェーズＴ３になったとき、クロック信号φ４がＨレベルからＬレベルになり、ＭＯＳトランジスタＳＷ４ａが閉状態から開状態になる。また、クロック信号φ３がＬレベルからＨレベルになり、ＭＯＳトランジスタＳＷ３ａが開状態から閉状態になる。なお、他のスイッチの状態はそのままである。
このとき、サンプリングキャパシタＣ１ａは、非反転信号入力端子ＶＩＮｐと基準電圧ＶＣＯＭとの間に接続された状態になる。しかし、オペアンプＡＭＰの反転入力端子の電圧は、基準電圧ＶＣＯＭと一致していることを前提としている。このため、サンプリングキャパシタに電荷が移動しない。つまり、オペアンプＡＭＰ２がサンプリングキャパシタＣ１ａに電荷を充電したり、サンプリングキャパシタＣ１ａの電荷が積分キャパシタＣ２ａ，Ｃ２ｂに転送されたりしない。
【００４０】
次に、フェーズＴ３からフェーズＴ４（フェーズＴ０（転送フェーズ））になったとき、クロック信号φ２，φ３がＨレベルからＬレベルになり、ＭＯＳトランジスタＳＷ２ａ，ＳＷ３ａが閉状態から開状態になる。また、クロック信号φ１，φ５がＬレベルからＨレベルになり、ＭＯＳトランジスタＳＷ１ａ，ＳＷ５ａが開状態から閉状態になる。このとき、
Ｃ・（ＶＩＮＰ−ＶＩＮＮ）    ……（１０２）
の電荷が積分キャパシタＣ２ｂに転送される。
【００４１】
同様に、サンプリングキャパシタＣ１ｂに対応する動作について説明する。
フェーズＴ１（サンプリングフェーズ）において、クロック信号φ１，φ３がＨレベルとなり、ＭＯＳトランジスタＳＷ１ｂ，ＳＷ３ｂが閉状態になる。また、他のクロック信号はＬレベルであるため、他のＭＯＳトランジスタは開状態となる。そして、サンプリングキャパシタＣ１ｂに入力信号Ｖｉｎｐの電圧ＶＩＮＰに対応する電荷をサンプリングする。
【００４２】
次に、フェーズＴ１からフェーズＴ２（転送フェーズ）になったとき、クロック信号φ１，φ３がＨレベルからＬレベルになり、ＭＯＳトランジスタＳＷ１ｂ，ＳＷ３ｂが閉状態から開状態になる。また、クロック信号φ２，φ４がＬレベルからＨレベルになり、ＭＯＳトランジスタＳＷ２ｂ，ＳＷ４ｂが開状態から閉状態になる。このとき、
Ｃ・（ＶＩＮＰ−ＶＩＮＮ）    ……（１０３）
の電荷が積分キャパシタＣ２ｂに転送される。
【００４３】
次に、フェーズＴ２からフェーズＴ３になったとき、クロック信号φ４がＨレベルからＬレベルになり、ＭＯＳトランジスタＳＷ４ｂが閉状態から開状態になる。また、クロック信号φ３がＬレベルからＨレベルになり、ＭＯＳトランジスタＳＷ３ｂが開状態から閉状態になる。なお、他のスイッチの状態はそのままである。
このとき、サンプリングキャパシタＣ１ｂは、反転信号入力端子ＶＩＮｎと基準電圧ＶＣＯＭとの間に接続された状態になる。しかし、オペアンプＡＭＰの非反転入力端子の電圧は、基準電圧ＶＣＯＭと一致していることを前提としている。このため、サンプリングキャパシタに電荷が移動しない。つまり、オペアンプＡＭＰ２がサンプリングキャパシタＣ１ｂに電荷を充電したり、サンプリングキャパシタＣ１ｂの電荷が積分キャパシタＣ２ａ，Ｃ２ｂに転送されたりしない。
【００４４】
次に、フェーズＴ３からフェーズＴ４（フェーズＴ０（トランスファーフェーズ））になったとき、クロック信号φ２，φ３がＨレベルからＬレベルになり、ＭＯＳトランジスタＳＷ２ｂ，ＳＷ３ｂが閉状態から開状態になる。また、クロック信号φ１，φ５がＬレベルからＨレベルになり、ＭＯＳトランジスタＳＷ１ｂ，ＳＷ５ｂが開状態から閉状態になる。このとき、
Ｃ・（ＶＩＮＮ−ＶＩＮＰ）    ……（１０４）
の電荷が積分キャパシタＣ２ａに転送される。
【００４５】
上記で説明したサンプリングキャパシタＣ１ａに対する動作と、サンプリングキャパシタＣ１ｂに対する動作とをまとめる。まず、積分キャパシタＣ２ａが受け取った電荷量は、式（１０１）と式（１０４）の総和であるため、
Ｃ・（ＶＩＩＮ−ＶＩＩＰ）＋Ｃ・（ＶＩＩＮ−ＶＩＩＰ）＝２・Ｃ・（ＶＩＩＮ−ＶＩＩＰ）    ……（１０５）
となる。また、積分キャパシタＣ２ｂが受け取った電荷量は、式（１０２）と式（１０３）の総和であるため、
Ｃ・（ＶＩＩＰ−ＶＩＩＮ）＋Ｃ・（ＶＩＩＰ−ＶＩＩＮ）＝２・Ｃ・（ＶＩＩＰ−ＶＩＩＮ）    ……（１０６）
となる。よって、クロック信号φの周波数をｆとすると、１秒間に積分キャパシタＣ２ａ，Ｃ２ｂに転送される電荷量は、
−２・ＶＩＮ・Ｃ・ｆ    ……（１０７）
２・ＶＩＮ・Ｃ・ｆ      ……（１０８）
となる。上記の電荷量は、式（５）および式（６）に示した従来のＳＣＦ回路２００において積分キャパシタＣ１ｂ，Ｃ２ｂに転送される電荷量と同じである。
【００４６】
一方、オペアンプＡＭＰ２がサンプリングキャパシタＣ１ａ，Ｃ１ｂに電荷を充電するのは、フェーズＴ１からフェーズＴ２（転送フェーズ）に移行するときと、フェーズＴ３からフェーズＴ４（転送フェーズ）に移行するときの２回のみである。これに対して、従来のＳＣＦ回路２００では、オペアンプＡＭＰ２がクロック周波数１周期間に充電する回数は２回であった。従って、本実施形態のＳＣＦ回路１１ａでは、オペアンプＡＭＰ２がキャパシタＣ１ａ，Ｃ２ａに充電する回数が、従来のＳＣＦ回路２００と比較して１周期あたり半分（１回）になる。
【００４７】
よって、ＳＣＦ回路１１ａにおいては、従来のＳＣＦ回路２００と比較した際、その前段に接続されるシングルエンド差動変換回路３００のオペアンプＡＭＰ２が、一連の動作期間（クロック周波数の２周期間）あたり半分の充電回数、すなわち半分の充電電荷量で、同じ電荷量を積分キャパシタに転送していることになる。つまり、サンプリングキャパシタＣ１ａ，Ｃ１ｂから積分キャパシタＣ２ａ，Ｃ２ｂに転送される電荷量を同じにしたままで、ＳＣＦ回路１１ａの入力インピーダンスを２倍にすることができる。
このため、ＳＣＦ回路の入力側に接続される入力回路の出力インピーダンスを小さくしなくても済むので、ＳＣＦ回路の本来の性能でノイズや歪みの少ない出力信号を得ることができる。さらに、ＳＣＦ回路の出力側に接続されるＡ／Ｄ変換回路に、本実施形態に係るＳＣＦ回路で高精度にフィルタリング処理されたアナログ信号を入力するため、Ａ／Ｄ変換回路においても高精度に信号処理を行うことができる。
【００４８】
（第２実施形態）
次に、図７を参照して、本発明の第２実施形態に係るＳＣＦ回路の回路構成を説明する。図７は、本発明の第２実施形態に係るＳＣＦ回路の回路構成を示す回路図である。
図７に示すＳＣＦ回路２１ａは、図２に示したＳＣＦ回路１１ａと同様の素子を有して構成されるものであるが、ＳＣＦ回路２１ａは、さらに、ＭＯＳトランジスタＳＷ１ａとサンプリングキャパシタＣ１ａとの間のノードと、ＭＯＳトランジスタＳＷ１ｂとサンプリングキャパシタＣ１ｂとの間のノードとの間に、ＭＯＳトランジスタＳＷ６が接続されている。
【００４９】
ＭＯＳトランジスタＳＷ６は、上述したＭＯＳトランジスタＳＷ１ａ〜ＳＷ５ａ，ＳＷ１ｂ〜ＳＷ５ｂと同様に、クロック生成回路１１ｂから出力されるクロック信号φ６によって回路を開閉するスイッチとして機能する。つまり、第２実施形態に係るＳＣＦ回路２１ａでは、サンプリングキャパシタＣ１ａ，Ｃ１ｂを相互に接続するために、ＭＯＳトランジスタＳＷ６を用いている。
【００５０】
次に、図８を参照して、第２実施形態のＳＣＦ回路における回路動作を説明する。図８は、本発明の第２実施形態に係るＳＣＦ回路のクロック生成回路で生成されるクロック信号φ，φ１〜φ６の出力信号波形を示すタイムチャートである。
図８に示すタイムチャートの縦軸は、クロック生成回路１１ｂから出力されるクロック信号φ，φ１〜φ６をそれぞれ示し、横軸は時間を示す。
ＳＣＦ回路２１ａの動作に必要なクロック信号φ６が追加されたため、図８に示すように、転送フェーズであるフェーズＴ０が、フェーズＴ０ａとフェーズＴ０ｂとに２分割され、同じく転送フェーズであるフェーズＴ２が、フェーズＴ２ａとフェーズＴ２ｂとに２分割されている。なお、フェーズＴ１，Ｔ３については、分割されていない。なお、フェーズＴ０ａ，Ｔ２ａを転送フェーズａとし、フェーズＴ０ｂ，Ｔ２ｂを転送フェーズｂとする。
【００５１】
そして、ＳＣＦ回路２１ａは、クロック信号φ１，φ２が、フェーズＴ０ａ，Ｔ２ａの最初でＬレベルからＨレベルに立ち上がるのではなく、ＳＣＦ回路１１ａよりも遅れてフェーズＴ０ｂ，Ｔ２ｂの最初でＬレベルからＨレベルに立ち上がる。また、ＳＣＦ回路２１ａは、クロック信号φ６が、フェーズＴ０ａ，Ｔ２ａの間だけＨレベルになり、それ以外のフェーズでは全てＬレベルになる。
フェーズＴ１（サンプリングフェーズ）になったときに、ＭＯＳトランジスタＳＷ２ａ，ＳＷ２ｂ，ＳＷ４ａ，ＳＷ４ｂ，ＳＷ５ａ，ＳＷ５ｂ，ＳＷ６が開状態となり、ＭＯＳトランジスタＳＷ１ａ，ＳＷ１ｂ．ＳＷ３ａ，ＳＷ３ｂが閉状態となる。なお、他のスイッチの状態はそのままである。すると、サンプリングキャパシタＣ１ａに入力信号Ｖｉｎｎの電圧ＶＩＮＮに対応する電荷をサンプリングし、サンプリングキャパシタＣ１ｂに入力信号Ｖｉｎｐの電圧ＶＩＮＰに対応する電荷をサンプリングする。
【００５２】
フェーズＴ１からフェーズＴ２ａ（転送フェーズａ）になったときに、ＭＯＳトランジスタＳＷ１ａ，ＳＷ１ｂ、ＳＷ３ａ，ＳＷ３ｂが開状態となり、ＭＯＳトランジスタＳＷ４ａ，ＳＷ４ｂ，ＳＷ６が閉状態となる。なお、他のスイッチの状態はそのままである。すると、サンプリングキャパシタＣ１ａ，Ｃ１ｂは、ＭＯＳトランジスタＳＷ６を介して相互に接続されて、相互に電荷を充放電し合う。これにより、サンプリングキャパシタＣ１ａ，Ｃ１ｂの入力端子側の電圧は、
（ＶＩＮＮ＋ＶＩＮＰ）／２    ……（２０１）
となる。
【００５３】
次に、フェーズＴ２ａからフェーズＴ２ｂ（転送フェーズｂ）になったときに、ＭＯＳトランジスタＳＷ６が開状態となり、ＭＯＳトランジスタＳＷ２ａ，ＳＷ２ｂが閉状態となる。なお、他のスイッチの状態はそのままである。
これにより、サンプリングキャパシタＣ１ａの入力端子側の電圧は、
ＶＩＮＰ    ……（２０２）
である。また、サンプリングキャパシタＣ１ｂの入力端子側の電圧は、
ＶＩＮＮ    ……（２０３）
である。
【００５４】
上述したように、第１実施形態に係るＳＣＦ回路１１ａのフェーズＴ２では、サンプリングキャパシタＣ１ａの入力端子側の電圧は、
ＶＩＮＰ    ……（２０４）
である。また、サンプリングキャパシタＣ１ｂの入力端子側の電圧は、
ＶＩＮＮ    ……（２０５）
である。
これにより、サンプリングキャパシタＣ１ａ，Ｃ１ｂの入力端子側の電圧は、上述した式（２０２）および式（２０３）で示した電圧と同じになる。
【００５５】
次に、フェーズＴ２ｂからフェーズＴ３になったときに、ＭＯＳトランジスタＳＷ４ａ，ＳＷ４ｂが開状態となり、ＭＯＳトランジスタＳＷ３ａ，ＳＷ３ｂが閉状態となる。なお、他のスイッチの状態はそのままである。このとき、オペアンプＡＭＰの非反転入力端子と反転入力端子の電圧は、基準電圧ＶＣＯＭと一致していることを前提としている。このため、電荷の移動はない。
フェーズＴ３からフェーズＴ４ａ（フェーズＴ０ａ（転送フェーズａ））になったときに、ＭＯＳトランジスタＳＷ２ａ，ＳＷ２ｂ，ＳＷ３ａ，ＳＷ３ｂが開状態となり、ＭＯＳトランジスタＳＷ５ａ，ＳＷ５ｂ，ＳＷ６が閉状態となる。すると、サンプリングキャパシタＣ１ａ，Ｃ１ｂは、ＭＯＳトランジスタＳＷ６を介して相互に接続される。
これにより、サンプリングキャパシタＣ１ａ，Ｃ１ｂの入力端子側の電圧は、上述した式（２０１）で示した電圧と同じになる。
【００５６】
フェーズＴ４ａからフェーズＴ４ｂ（転送フェーズｂ）になったときに、ＭＯＳトランジスタＳＷ６が開状態となり、ＭＯＳトランジスタＳＷ１ａ，ＳＷ１ｂが閉状態となる。なお、他のスイッチの状態はそのままである。
これにより、サンプリングキャパシタＣ１ａの入力端子側の電圧は、
ＶＩＮＮ    ……（２０６）
である。また、サンプリングキャパシタＣ１ｂの入力端子側の電圧は、
ＶＩＮＰ    ……（２０７）
である。
上述したように、第１実施形態に係るＳＣＦ回路１１ａのフェーズＴ４では、サンプリングキャパシタＣ１ａの入力端子側の電圧は、
ＶＩＮＮ    ……（２０８）
である。また、サンプリングキャパシタＣ１ｂの入力端子側の電圧は、
ＶＩＮＰ    ……（２０９）
である。
【００５７】
これにより、サンプリングキャパシタＣ１ａ，Ｃ１ｂの入力端子側の電圧は、上述した式（２０６）および式（２０７）で示した電圧と同じになる。
つまり、フェーズＴ０ｂ，Ｔ２ｂ（転送フェーズｂ）において、第２実施形態に係るＳＣＦ回路２１ａのサンプリングキャパシタＣ１ａ，Ｃ１ｂの入力端子側の電圧は、第１実施形態に係るＳＣＦ回路１１ａのフェーズＴ０，Ｔ２でのサンプリングキャパシタＣ１ａ，Ｃ１ｂの入力端子側の電圧と同じである。従って、サンプリングキャパシタＣ１ａ，Ｃ１ｂから、積分キャパシタＣ２ａ，Ｃ２ｂに転送された電荷は、第１実施形態に係るＳＣＦ回路１１ａと第２実施形態に係るＳＣＦ回路２１ａとで同じである。
【００５８】
一方、オペアンプＡＭＰ３が、サンプリングキャパシタＣ１ａを充電するのに要した電荷について考えてみると、第１実施形態に係るＳＣＦ回路１１ａでは、フェーズＴ１からフェーズＴ２に移行すると、サンプリングキャパシタＣ１ａの入力端子側の電圧が、オペアンプＡＭＰ３により充電されることでＶＩＮＮからＶＩＮＰに変化している。しかしながら、第２実施形態に係るＳＣＦ回路２１ａでは、フェーズＴ１からフェーズＴ２ａへの移行で、サンプリングキャパシタＣ１ａの入力端子側の電圧が、サンプリングキャパシタＣ１ａとサンプリングキャパシタＣ１ｂとの相互の充放電によりＶＩＮＮから（ＶＩＮＮ＋ＶＩＮＰ）／２に変化し、フェーズＴ２ａからフェーズＴ２ｂに移行で、サンプリングキャパシタＣ１ａの入力端子側の電圧が、オペアンプＡＭＰ３により充電されることで（ＶＩＮＮ＋ＶＩＮＰ）／２からＶＩＮＰに変化している。
【００５９】
このため、第２実施形態に係るＳＣＦ回路２１ａにおいて、オペアンプＡＭＰ３がサンプリングキャパシタＣ１ａを充電するのに要する電荷は、第１実施形態に係るＳＣＦ回路１１ａにおいて、オペアンプＡＭＰ３がサンプリングキャパシタＣ１ａを充電するのに要した電荷の１／２となる。
つまり、上述したようにＭＯＳトランジスタＳＷ６を用いて、サンプリングキャパシタＣ１ａ，Ｃ１ｂを相互に接続することができるようにし、転送フェーズを２つに分割することにより、サンプリングキャパシタＣ１ａ，Ｃ１ｂから積分キャパシタＣ２ａ，Ｃ２ｂに転送される電荷量を同じにしたままで、ＳＣＦ回路２１ａの入力インピーダンスを、さらに第１実施形態に係るＳＣＦ回路１１ａの入力インピーダンスの２倍にすることができる。
【００６０】
なお、第２実施形態に係るＳＣＦ回路２１ａでは、サンプリングキャパシタＣ１ａ，Ｃ１ｂを相互に接続するために、ＭＯＳトランジスタＳＷ６を１個だけ用いたが、ＭＯＳトランジスタＳＷ６の代わりに例えば２個直列に接続したＭＯＳトランジスタを用いることもできる。そして、２個のＭＯＳトランジスタの接続点に、（ＶＩＮＮ＋ＶＩＮＰ）／２なる電圧を印加しても、上述した効果と同様の効果を得ることができる。
【００６１】
（変形例）
以上の実施形態で説明した差動積分回路によるＳＣＦ回路の構成、回路を構成する素子、フェーズ動作時間、基準電圧値等については、本発明が理解および実施することができる程度に概略的に例示したものに過ぎない。
例えば、用途に応じてＳＣＦ回路の入力側に接続される入力回路に、例えばＤ／Ａコンバーターを接続してＤ／Ａコンバーターから出力されたアナログ信号を処理することもできる。また、ＳＣＦ回路に入力される差動信号についても、差動信号であれば反転信号に限定されない。この他、ＳＣＦ回路の用途や特性に合わせてインピーダンス変換、レベルシフト、増幅等の様々な入力回路を併用することができる。
【００６２】
同様に、差動ＳＣＦ回路が積分回路に限定されるわけではなく、ローパスフィルタ回路、ハイパスフィルタ回路、またはオールパスフィルタ回路であっても良い。
また、回路を開閉するスイッチとして機能するトランジスタにあっても、便宜的にＮ型ＭＯＳトランジスタのみを用いて説明したが、Ｐ型ＭＯＳトランジスタまたはＣＭＯＳトランジスタを用いても実現可能である。
従って、本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り、様々な形態に変更することができる。
【産業上の利用可能性】
【００６３】
特にオーディオ装置や携帯電話機用の音楽のアナログ信号を処理するＡ／ＤコンバーターやオーディオデコーダＬＳＩ等として利用されたり、また当該信号のノイズ成分を除去するフィルタリング処理を行うＳＣＦ回路としてＡ／ＤコンバーターやオーディオデコーダＬＳＩ等に搭載されたりする。
【符号の説明】
【００６４】
１０                    Ａ／Ｄコンバーター
１１ａ                  ＳＣＦ回路
１１ｂ                  クロック生成回路
１１ｃ                  Ａ／Ｄ変換回路
ＶＩＮｐ                非反転信号入力端子
ＶＩＮｎ                反転信号入力端子
ＶＯＵＴｐ              非反転信号出力端子
ＶＯＵＴｎ              反転信号出力端子
Ｃ１ａ，Ｃ１ｂ          サンプリングキャパシタ
Ｃ２ａ，Ｃ２ｂ          積分キャパシタ
ＳＷ１ａ〜ＳＷ５ａ，ＳＷ５ｂ〜ＳＷ５ｂ  ＭＯＳトランジスタ
ＡＭＰ                  オペアンプ
【図１】
2010279027.tif 000003
【図２】
2010279027.tif 000004
【図３】
2010279027.tif 000005
【図４】
2010279027.tif 000006
【図５】
2010279027.tif 000007
【図６】
2010279027.tif 000008
【図７】
2010279027.tif 000009
【図８】
2010279027.tif 000010