(57)【要約】【課題】可動錘部の質量を効率的に増大させることができ、多層配線を使用するＣＭＯＳプロセスを用いて、自在かつ容易に製造することが可能なＭＥＭＳセンサー（例えば静電容量型加速度センサー）を提供すること。【解決手段】連結部１３０Ａを介して支持部１１０に連結され、周囲に第１，第２空隙部１１１，１１２が形成されてＺ方向に移動する可動錘部１２０Ａを有するＭＥＭＳセンサー１００Ａは、可動錘部１２０Ａが、複数の導電層と、複数の導電層間に配置された層間絶縁層と、層間絶縁層に貫通形成された埋め込み溝パターンに充填され、層間絶縁膜よりも比重が大きいプラグと、を含む積層構造体を有する。プラグは、層間絶縁層と平行な二次元平面の少なくとも一軸方向に沿って壁状に形成された壁部を含む。複数の導電層の一つが可動電極面を有する可動電極部１４０Ａとなり、これと対向する固定電極部１５０Ａが設けられる。【選択図】図２
2010271302.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に形成された固定電極部と、
前記固定電極部上に空隙を介して形成された可動錘部と、
前記可動錘部に形成され、前記固定電極部に対向して配置された可動電極部と、
支持部と、
前記支持部と前記可動錘部とを連結し、且つ、弾性変形可能な連結部と、を有し、
前記可動錘部は、導電層と絶縁層とを有した積層構造体であり、
前記絶縁層には前記絶縁層よりも比重が大きいプラグが埋め込まれていることを特徴とするＭＥＭＳセンサー。
【請求項２】
請求項１に記載のＭＥＭＳセンサーにおいて、
前記導電層は、複数形成され、
前記絶縁層は、複数の前記導電層の間に形成されたことを特徴とするＭＥＭＳセンサー。
【請求項３】
請求項２に記載のＭＥＭＳセンサーにおいて、
前記プラグは、導電材料であり、且つ、前記絶縁層を貫通して形成され、
前記プラグにより前記導電層同士を接続することを特徴とするＭＥＭＳセンサー。
【請求項４】
請求項１ないし３のいずれか一項に記載のＭＥＭＳセンサーにおいて、
前記可動錘部は、平面視で、第１方向と、該第１方向に直交する第２方向と、を含む面を有し、
前記プラグは、前記第１方向および前記第２方向の両方に対し、線対称に形成されていることを特徴とするＭＥＭＳセンサー。
【請求項５】
請求項１ないし４のいずれか一項に記載のＭＥＭＳセンサーにおいて、
前記可動錘部は、最上層から最下層までを貫通する貫通孔を有し、
前記プラグは、前記貫通孔に近接して形成されたこと特徴とするＭＥＭＳセンサー。
【請求項６】
請求項１ないし５のいずれか一項に記載のＭＥＭＳセンサーにおいて、
前記可動電極部は前記導電層を用いて形成されたことを特徴とするＭＥＭＳセンサー。
【請求項７】
請求項１ないし６のいずれか一項に記載のＭＥＭＳセンサーにおいて、
前記可動電極部は前記絶縁層で覆われていることを特徴とするＭＥＭＳセンサー。
【請求項８】
請求項１ないし７のいずれか一項に記載のＭＥＭＳセンサーにおいて、
前記基板上には、前記積層構造体を用いて集積回路部が形成されたことを特徴とするＭＥＭＳセンサー。
【請求項９】
請求項８に記載のＭＥＭＳセンサーにおいて、
前記固定電極部は、前記集積回路部に形成されたトランジスターのゲート電極の材料を用いて形成されたことを特徴とするＭＥＭＳセンサー。
【請求項１０】
請求項１ないし９のいずれか一項に記載のＭＥＭＳセンサーにおいて、
前記可動錘部から伸長した腕状の第２可動電極部と、
前記支持部から伸長し、前記第２可動電極部と対向して配置された腕状の第２固定電極部と、をさらに備えたことを特徴とするＭＥＭＳセンサー。
【請求項１１】
請求項１ないし１０のいずれか一項に記載のＭＥＭＳセンサーを搭載した電子機器。
【請求項１２】
基板と、前記基板に形成された固定電極部と、前記固定電極部上に空隙を介して形成された可動錘部と、前記可動錘部に形成され、前記固定電極部と対向して配置された可動電極部と、支持部と、前記支持部と前記可動錘部とを連結し且つ弾性変形可能な連結部と、を有したＭＥＭＳセンサーの製造方法であって、
前記基板上に導電層と絶縁層とを積層した積層構造体を形成する積層構造体形成工程と、
前記絶縁層に溝を形成し、前記溝に前記絶縁層よりも比重が大きいプラグを充填するプラグ形成工程と、
異方性エッチングにより、前記積層構造体の最上層から前記基板の表面までを貫通する貫通孔を形成する貫通孔形成工程と、
前記貫通孔を介して前記導電層および前記絶縁層の少なくとも一方を等方性エッチングして、前記基板と前記積層構造体との間に前記空隙を形成する空隙形成工程と、を含み、
前記固定電極部および前記可動電極部は、前記導電層を用いて形成されることを特徴とするＭＥＭＳセンサーの製造方法。
【請求項１３】
請求項１２に記載のＭＥＭＳセンサーの製造方法において、
前記導電層は３層以上形成され、前記導電層の前記基板側からの積層の順番をｎとしたときに、前記空隙形成工程により第（ｎ＋１）層目の前記導電層を除去し、第ｎ層目の前記導電層を前記固定電極部に用い、第（ｎ＋２）層目の前記導電層を前記可動電極部に用いることを特徴とするＭＥＭＳセンサーの製造方法。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳセンサー（Micro Electro Mechanical Sensor：マイクロエレクトロメカニカルセンサー）、ＭＥＭＳセンサーの製造方法、および電子機器等に関する。
【背景技術】
【０００２】
この種のＭＥＭＳセンサーは、例えばＣＭＯＳ集積回路一体型シリコンＭＥＭＳ加速度センサーとして、小型・低コスト化が急激に進んでいる。ＭＥＭＳセンサーの応用アプリケーションと市場は拡大している。主流となっているデバイス形態は、物理量を電気信号に変換・出力処理するＩＣチップを、ウエハプロセス以降の実装プロセスで１パッケージ化しているものがほとんどである。究極の小型化・低コスト化には、ウエハプロセスでセンサーチップとＩＣチップを一体形成する技術が必要とされている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２６３９０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この種のＭＥＭＳセンサーでは、可動錘部の質量が大きいほど感度がよいという特性がある。可動錘部の質量を大きくするために、特許文献１ではＬＳＩの多層配線層と同時に形成される多層配線からなる一体構造によって可動錘部を形成している（段落００８９、図２５）。
【０００５】
この可動錘部は基板に対して垂直な方向であるＺ方向に振動するものである。可動錘部は配線層のみから形成されるが、層間絶縁層は全て除去されてしまうので、一旦形成した層間絶縁層を錘として利用することができない。
【０００６】
特許文献１の図３９には、多層配線構造の周囲を絶縁膜で覆った構造が開示されている（段落０１１４参照）。しかし、特許文献１の図３９では、可動錘部の下方の導電層はエッチングにより除去されているので、可動錘部中の多層配線としては二層しか利用できず、しかもこの二層の配線層間の層間絶縁層も錘として利用することができない。
【０００７】
本発明の幾つかの態様では、基板に対して垂直な方向に移動可能な可動錘部の質量を効率的に増大させることができるＭＥＭＳセンサー（例えば静電容量型加速度センサー）及びその製造方法を提供でき、また例えば、加速度等の物理量を高精度で検出可能なＭＥＭＳセンサーを提供でき、また例えば、多層配線を使用するＣＭＯＳプロセスを用いて、自在かつ容易に製造することが可能なＭＥＭＳセンサーを提供することができる。
【課題を解決するための手段】
【０００８】
本発明の一態様は、
可動電極部を含む可動錘部と、
前記可動電極部の可動電極面と対向する対向電極面を有して固定された固定電極部と、
前記可動錘部の周囲に空隙部を介して配置された支持部と、
前記可動錘部を前記支持部に対して連結支持し、かつ、前記対向電極面と前記可動電極面との対向間距離を可変とする弾性変形可能な連結部と、
を有し、
前記可動錘部は、複数の導電層と、前記複数の導電層間に配置された層間絶縁層と、前記層間絶縁層に貫通形成された埋め込み溝パターンに充填され、前記層間絶縁膜よりも比重が大きいプラグと、を含む積層構造体を有し、前記プラグは、前記層間絶縁層と平行な二次元平面の少なくとも一軸方向に沿って壁状に形成された壁部を含み、前記複数の導電層の一つが前記可動電極面を有する前記可動電極部であり、前記可動錘部は前記積層構造体にて前記各層が積層されるＺ方向に移動するＭＥＭＳセンサーに関する。
また、ある実施形態では、基板と、前記基板に形成された固定電極部と、前記固定電極部上に空隙を介して形成された可動錘部と、前記可動錘部に形成され、前記固定電極部と対向して配置された可動電極部と、支持部と、前記支持部と前記可動錘部とを連結し、且つ、弾性変形可能な連結部と、を有し、前記可動錘部は、導電層と絶縁層とを有した積層構造体であり、前記絶縁層には前記絶縁層よりも比重が大きいプラグが埋め込まれていることを特徴とする。また、前記プラグは、導電材料であり、且つ、前記絶縁層を貫通して形成され、前記プラグにより前記導電層同士を接続することを特徴とする。また、前記可動錘部は、平面視で、第１方向と、該第１方向に直交する第２方向と、を含む面を有し、前記プラグは、前記第１方向および前記第２方向の両方に対し、線対称に形成されていることを特徴とする。また、前記可動錘部は、最上層から最下層までを貫通する貫通孔を有し、前記プラグは、前記貫通孔に近接して形成されたこと特徴とする。
【０００９】
本発明の一態様によれば、支持部に対して連結部を介して連結支持された可動錘部が可動電極部を含み、可動電極部の可動電極面と固定電極部の対向電極面との対向間距離が変化することに基づいて、例えば、電極間距離に依存した静電容量の大きさと増減の関係から、対向電極面に垂直なＺ方向の物理量の大きさと向きが検出できる。この際、質量が大きいほど感度ノイズを低減できる可動錘部を、複数の導電層と、層間絶縁層と、プラグとが密に詰まった積層構造体として形成できる。特に、比重が大きい各層のプラグは、接続機能だけでは円柱または角柱形状に形成されるところが、層間絶縁層と平行な二次元平面の少なくとも一軸方向に沿って壁状に形成された壁部を含むように形成されることで、単位体積当たりの可動錘部の質量の増大に寄与させることができる。可動錘部を構成する積層構造体は、一般的なＣＭＯＳプロセスにて形成できるので、同一基板上にてＭＥＭＳセンサーを集積回路部と共存させること容易である。また、導電層の多層化が比較的容易であるため、設計自由度が高く、例えば、加速度センサーの低ノイズ化の要求に対しては層数を増やし、可動錘部の質量を大きくすることで対応が可能である。
また、プラグを平面視で可動錘部の第１方向と、第１方向に直交する第２方向との両方に線対称に形成することで、可動錘部の可動バランスが良くなり、検出感度をさらに向上させることができる。また、可動錘部は下層をエッチングで抜くための貫通孔を有し、貫通孔に近接してプラグを形成することにより、貫通孔により軽くなった質量を補完することができ、検出感度をさらに向上させることができる。
【００１０】
本発明の一態様では、前記積層構造体が形成される基板と、前記基板に形成される集積回路部と、をさらに有し、前記積層構造体の前記複数の導電層、前記層間絶縁層及び前記プラグを、前記集積回路部の製造プロセスを用いて製造することができる。
【００１１】
上述した通り、可動錘部の積層構造体はＣＭＯＳプロセスに適合しているので、ＭＥＭＳセンサーを集積回路部と共に同一基板上に搭載できる。こうすると、それぞれを別プロセスで製造し組み立てた場合に比べ製造コストの削減ができる。さらには、ＣＭＯＳ集積回路部とＭＥＭＳ構造体をモノリシックに構成することで、配線距離を短くすることが可能になる。このため、配線の引き回しに起因する損失成分の低減や外来ノイズ耐性向上が期待できる。
【００１２】
本発明の一態様では、前記固定電極部は、前記基板に形成される不純物層にて形成することができる。こうすると、基板上に形成される第１導電層（通常はゲート電極と同層）をエッチングして第２空隙部を形成することになる。このため、基板上に形成される第２導電層以上を積層構造体として利用でき、可動錘部の質量を増大させることができる。また、トランジスターのゲート電極を形成するポリシリコン層は薄くて良いので、このポリシリコン層をエッチングして第２空隙部を形成すると、容量を形成する電極間ギャップを小さくできる。このため、所定容量を確保するのに必要な電極面積を狭くでき、ＭＥＭＳセンサーの小型化に寄与する。
【００１３】
本発明の一態様では、前記集積回路部には、前記基板上にＮ（Ｎは３以上の整数）層の導電層が形成され、前記基板に近い側からの前記Ｎ層の導電層の順番をｎ（１≦ｎ≦Ｎ−３）としたとき、前記固定電極部は、前記集積回路部に形成される第ｎ層目の前記導電層の材料にて形成され、前記可動電極部は、第（ｎ＋２）層目の前記導電層の材料にて形成することができる。また、製造方法において、前記導電層は３層以上形成され、前記導電層の前記基板側からの積層の順番をｎとしたときに、前記空隙形成工程により第（ｎ＋１）層目の前記導電層を除去し、第ｎ層目の前記導電層を前記固定電極部に用い、第（ｎ＋２）層目の前記導電層を前記可動電極部に用いることを特徴とする。
【００１４】
この態様では、基板内に形成される不純物層はＮ層の導電層には含まれないので、固定電極を不純物層以外で形成することを定義している。（ｎ＋１）層目の導電層をエッチングして第２空隙部を形成することで、ｎ層目の固定電極部と（ｎ＋２）層目の可動電極部とが対向して可変容量を形成できる。
【００１５】
この場合、前記固定電極部は、前記集積回路部に形成されるトランジスターのゲート電極の材料で形成することができる。ゲートは基板上の第１層目の導電層であり（ｎ＝１の例）、第２層目がエッチングされて第３層目の導電層を含んで積層構造体を形成できる。
【００１６】
この他、前記固定電極部は、前記集積回路部に形成されるトランジスターのゲート電極よりも上層の配線材料で形成されてもよい。この場合、固定電極部は必ずしも金属配線層に限らず、ポリシリコン多層の例では、ゲート電極（第１層）ポリシリコン以外のポリシリコン層を固定電極部としても良い。
【００１７】
上述した各態様において、前記可動電極面及び前記対向電極面の少なくとも一方が前記第２空隙部側に位置する面は、前記集積回路部の製造プロセスを用いて形成される絶縁層にて覆われていてもよい。こうすると、容量を形成する電極同士が直接接触してショートすることがない。また、可動電極部の最下層に絶縁層を残存させておくことで、可動電極部の質量を増大できる。
【００１８】
本発明の一態様では、前記連結部は、前記基板と平行な二次元平面に直交する前記Ｚ方向に加え、前記二次元平面上での直交二軸Ｘ，Ｙの少なくとも一方向にも前記可動錘部を移動可能に支持し、前記可動錘部の前記積層構造体は、前記少なくとも一方向に突出する突出可動電極部を含み、前記支持部は、前記突出可動電極部と対向する突出固定電極部を有することができる。また、前記可動錘部から伸長した腕状の第２可動電極部と、前記支持部から伸長し、前記第２可動電極部と対向して配置された腕状の第２固定電極部と、をさらに備えたことを特徴とする。こうすると、Ｚ方向に加え、Ｘ，Ｙ方向の一方または双方の物理量を検出することができる。また、ある実施形態では、前記ＭＥＭＳセンサーを搭載した電子機器であることを特徴とする。
【００１９】
本発明の一態様では、前記基板に固定された固定部と、前記固定部に対して第１の連結部を介して可動の第１可動錘部と、前記第１可動錘部に対して第２の連結部を介して可動の第２可動錘部と、を含むことができる。この場合、前記第１可動錘部及び前記第２可動錘部のいずれか一方を前記可動錘部とし、前記第１の連結部及び前記第２の連結部のいずれか一方を前記連結部とし、前記固定部及び前記第１可動錘部のいずれか一方を前記支持部とし、前記第１の連結部及び前記第２の連結部のいずれか一方は、前記基板と平行な二次元平面に直交する前記Ｚ方向に変形するものとすれば、Ｚ方向の物理量が検出できる。加えて、前記第１の連結部及び前記第２の連結部のいずれか他方は、前記二次元平面上での直交二軸Ｘ，Ｙの少なくとも一方向に変形するものとする。そして、前記第１可動錘部及び前記第２可動錘部のいずれか他方は、前記二次元平面上での直交二軸Ｘ，Ｙの少なくとも一方向に突出する突出可動電極部を含み、前記固定部及び前記第１可動錘部のいずれか他方は、前記突出可動電極部と対向する突出固定電極部を有すれば、Ｚ方向に加え、Ｘ，Ｙ方向の一方または双方の物理量を検出することができる。
【００２０】
つまり、第２可動錘部が第１可動錘部（支持部）に対してＺ方向に変位する可動錘部となる場合には、第２の連結部がＺ方向に弾性変形する連結部として機能する。このとき、第１の可動錘部は固定部に対して第１の連結部によりＸ，Ｙ方向の一方または双方に変位し、Ｘ，Ｙ方向の一方または双方の物理量を検出に寄与する。これとは逆に、第１可動錘部が固定部（支持部）に対してＺ方向に変位する可動錘部となる場合には、第１の連結部がＺ方向に弾性変形する連結部として機能する。このとき、第２の可動錘部は第１可動錘部に対して第２の連結部によりＸ，Ｙ方向の一方または双方に変位し、Ｘ，Ｙ方向の一方または双方の物理量を検出に寄与する。さらに、本願発明のＭＥＭＳセンサーを電子機器に用いれば、Ｚ方向の検出感度が向上した電子機器を提供することができる。
【００２１】
本発明の他の態様に係るＭＥＭＳセンサーの製造方法は、
基板上に、複数の導電層と、前記複数の導電層間に配置された層間絶縁層と、前記層間絶縁層に貫通形成された埋め込み溝パターンに充填され、前記層間絶縁膜よりも比重が大きいプラグと、を含み、前記プラグが、前記層間絶縁層と平行な二次元平面の少なくとも一軸方向に沿って壁状に形成された壁部を含む積層構造体を形成する第１工程と、
前記積層構造体を異方性エッチングして、前記積層構造体の周囲に第１空隙部を形成する第２工程と、
少なくとも前記第１空隙部を介して供給される等方性エッチング用のエッチャントにより、前記積層構造体中の前記複数の導電層の一つを等方性エッチングして、前記積層構造体の下方に第２空隙部を形成する第３工程と、
を含むことができる。また、ある実施形態では、基板と、前記基板に形成された固定電極部と、前記固定電極部上に空隙を介して形成された可動錘部と、前記可動錘部に形成され、前記固定電極部と対向して配置された可動電極部と、支持部と、前記支持部と前記可動錘部とを連結し且つ弾性変形可能な連結部と、を有したＭＥＭＳセンサーの製造方法であって、  前記基板上に導電層と絶縁層とを積層した積層構造体を形成する積層構造体形成工程と、  前記絶縁層に溝を形成し、前記溝に前記絶縁層よりも比重が大きいプラグを充填するプラグ形成工程と、異方性エッチングにより、前記積層構造体の最上層から前記基板の表面までを貫通する貫通孔を形成する貫通孔形成工程と、前記貫通孔を介して前記導電層および前記絶縁層の少なくとも一方を等方性エッチングして、前記基板と前記積層構造体との間に前記空隙を形成する空隙形成工程と、を含み、前記固定電極部および前記可動電極部は、前記導電層を用いて形成されることを特徴とする。
【００２２】
本発明の他の態様によれば、異方性エッチングと等方性エッチングとを組み合わせることで、本発明の一態様に係るＭＥＭＳセンサーを好適に製造することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態に係る加速度センサーモジュールの概略図である。
【図２】図２（Ａ）は本発明の第１実施形態に係る加速度センサーモジュールの平面図、図２（Ｂ）は図２（Ａ）のＩ−Ｉ断面図である。
【図３】ＭＥＭＳセンサーと一体形成される集積回路部の断面図である。
【図４】可動錘部に設けられるプラグの横断面図である。
【図５】加速度センサーモジュールのブロック図である。
【図６】図６（Ａ）及び図６（Ｂ）は、Ｃ／Ｖ変換回路（チャージアンプ）の構成とその動作を説明するための図である。
【図７】本発明の第１実施形態に係る加速度センサーモジュールの製造プロセスの概略を示す図であり、フィールド酸化膜形成工程を示す図である。
【図８】固定電極となるウェルの形成工程を示す図である。
【図９】ゲート電極と同層である第１層導電層の形成工程を示す図である。
【図１０】第２層導電層の形成工程を示す図である。
【図１１】第３層導電層の形成工程を示す図である。
【図１２】第４層導電層の形成工程を示す図である。
【図１３】絶縁層の異方性エッチング工程を示す図である。
【図１４】第１層導電層の等方性エッチング工程を示す図である。
【図１５】固定電極部のウェル構造が異なる変形例を示す図である。
【図１６】図１６（Ａ）及び図１６（Ｂ）は、固定電極部と可動電極部との組み合わせの変形例を示す図である。
【図１７】図１７（Ａ）及び図１７（Ｂ）は、固定電極部と可動電極部との組み合わせの他の変形例を示す図である。
【図１８】三軸ＸＹＺ方向の加速度センサーに本発明を適用した実施形態を示す図である。
【図１９】三軸ＸＹＺ方向の加速度センサーに本発明を適用した他の実施形態を示す図である。
【図２０】三軸ＸＹＺ方向の加速度センサーに本発明を適用したさらに他の実施形態を示す図である。
【図２１】三軸ＸＹＺ方向の加速度センサーに本発明を適用したさらに他の実施形態を示す図である。
【図２２】２つの容量変化をＣ／Ｖ変換するＣ／Ｖ変換回路（チャージアンプ）の一例を示す図である。
【発明を実施するための形態】
【００２４】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２５】
１．第１実施形態
この第１実施形態は、基板の垂直方向であるＺ方向の加速度センサーモジュールに適用したものであり、ウエハプロセスでセンサーチップとＩＣチップを一体形成するものである。
【００２６】
１．１．ＭＥＭＳセンサー
図１は、本発明のＭＥＭＳセンサーを適用した第１実施形態に係るＭＥＭＳ部１００Ａが搭載された加速度センサーモジュール１０Ａの概略図である。第１実施形態に係るＭＥＭＳセンサー１００Ａは、例えば、可動電極部１４０Ａを含む可動錘部１２０Ａと、可動錘部１２０Ａの周囲に第１空隙部１１１を介して配置された支持部１１０と、可動電極部１４０Ａの可動電極面と第２空隙部１１２を介して対向する対向電極面を有する固定電極部１５０Ａと、可動錘部１２０Ａを支持部１１０に対して連結支持し、かつ、対向電極面と可動電極面との対向間距離を可変とする弾性変形可能な連結部１３０Ａと、を有する。本実施形態では、可動錘部１２０Ａの移動方向は、図１の二次元座標Ｘ，Ｙ平面に直交するＺ方向である。
【００２７】
１．２．可動錘部
図２（Ａ）は、本発明のＭＥＭＳセンサーを適用した第１実施形態に係るＭＥＭＳ部１００Ａが搭載された加速度センサーモジュール１０Ａの概略平面図であり、図２（Ｂ）は図２（Ａ）のＩ−Ｉ断面図である。この加速度センサーモジュール１０Ａには、ＭＥＭＳ部１００Ａと共に集積回路部（ＣＭＯＳ回路部）２０Ａが搭載され、ＭＥＭＳ部１００Ａは集積回路部２０Ａの製造プロセス工程を兼用して形成することができる。
【００２８】
ＭＥＭＳ部１００Ａは、固定枠部（広義には支持部）１１０の内側の第１空隙部１１１内で、連結部１３０ＡによりＺ方向に移動可能に支持された可動錘部１２０Ａを有する。この可動錘部１２０Ａは所定の質量を有し、例えば可動錘部１２０Ａが止まっている状態から可動錘部１２０ＡにＺ方向に加速度が作用すると、可動錘部１２０Ａには加速度と反対方向の力が作用して可動錘部１２０Ａが移動する。
【００２９】
ここで、可動錘部１２０Ａの構造を説明する前に、集積回路部２０Ａについて、図３を参照して説明する。図３は、図２（Ａ）の基板例えばＰ型半導体基板１０１には、不純物層例えばＮ型ウェル４０が形成され、ウェル４０内にはソースＳ、ドレインＤ及びチャネルＣが形成される。チャネルＣ上にはゲート酸化膜４１を介してゲート電極Ｇ（導電層１２１Ａとも称する）が形成される。なお、素子分離のためのフィールド領域には、フィールド酸化膜として熱酸化膜４２が形成されている。このようにして、トランジスターＴがシリコン基板１０１上に形成され、このトランジスターＴに配線することで、ＣＭＯＳ集積回路部２０Ａが完成される。なお、図２（Ｂ）では、層間絶縁層１２２Ａ〜１２２Ｃ間に形成された導電層１２１Ｂ〜１２１Ｄ及びプラグ１２３Ａ〜１２３Ｃにより、トランジスターＴのソースＳ、ドレインＤ及びゲートＧに配線している。なお、最上層には保護層１２２Ｄが形成されている。
【００３０】
この可動錘部１２０Ａは、図２（Ｂ）に示すように、導電層１２１Ｂ〜１２１Ｄと、導電層１２１Ｂ〜１２１Ｄ間に配置された層間絶縁層１２２Ｂ〜１２２Ｃと、層間絶縁層１２２Ｂ〜１２２Ｃの各層に貫通形成された埋め込み溝パターンに充填されたプラグ１２３Ｂ〜１２３Ｃとを含んで構成できる。この可動錘部１２０Ａには、導電層１２１Ａは存在しない。この導電層１２１Ａが除去されることで、最下層の導電層１２１Ｂの下方に第２空隙部１１２が形成されている。本実施形態では、この最下層の導電層１２１Ｂが可動電極部１４０Ａとなる。また、可動錘部１２０Ａには導電層１２１Ａが形成されないことから、プラグ１２３Ａも不要となるが、可動錘部１２０Ａの質量を増加させる目的で形成しても良い。可動電極部１４０Ａは、導電層１２１Ｂの下層に、層間絶縁層１２２Ａが存在していても良い。
【００３１】
層間絶縁層１２２Ｂ〜１２２Ｃの各層に貫通形成された所定の埋め込み溝パターン例えば格子状パターンであり、プラグ１２３Ｂ〜１２３Ｃは格子状に形成されている。また、プラグ１２３Ｂ〜１２３Ｃの材質としては、層間絶縁膜１２２Ａ〜１２２Ｃよりも比重が大きいことが必要条件であり、プラグ１２３Ｂ〜１２３Ｃを導通のために兼用するのであれば、導電材料が用いられる。
【００３２】
本実施形態では、基板１０１上の最下層の導電層１２１Ａは、集積回路部２０Ａのシリコン基板１０１上の絶縁膜１２４上に形成された例えばポリシリコン層であり、他の三層の導電層１２１Ｂ〜１２１Ｄがメタル層例えばＡｌ層である。また、プラグ１２３Ａ〜１２３Ｃは金属例えばタングステンにて形成される。
【００３３】
ここで、可動錘部１２０Ａの各層に形成されたプラグ１２３Ｂ〜１２３Ｃは、層間絶縁層１２２Ｂ〜１２２Ｃと平行な二次元平面の少なくとも一軸方向に沿って壁状に形成された壁部を含んでいる。可動錘部１２０Ａの横断面である図４に示すように、二次元平面の直交二軸をＸ方向とＹ方向とする。本実施形態では、各層に形成されたプラグ１２３Ａ〜１２３Ｃが、長手方向であるＸ方向に沿って壁状に延びるプラグ１２３−Ｘと、長手方向であるＹ方向に沿って壁状に延びるプラグ１２３−Ｙと、を含んでいる。また、プラグ１２３Ａ〜１２３Ｃは、図４に示すようにＸ方向およびＹ方向の両方に対し線対称に形成されている。言い換えれば、可動錘部１２０Ａは、平面視で、第１方向（例えばＸ方向）と、第１方向に直交する第２方向（例えばＹ方向）と、を含む面を有し、プラグ１２３Ａ〜１２３Ｃは、第１方向および第２方向の両方に対し、線対称に形成されている。なお、ここで言う平面視とは、例えば二次元座標ＸＹ平面を指す。なお、第１方向は必ずしもＸ方向でなくても良く、ある所定の角度を有した斜め方向であっても良い。このように、プラグを第１方向および第２方向に対し線対称に形成することで、可動錘部１２０ＡがＺ方向に可動したときにバランスを保って可動することができる。
【００３４】
このように、本実施形態の可動錘部１２０Ａの構造は、一般のＩＣ断面と同様に、複数の導電層の１２１Ｂ〜１２１Ｄと、層間絶縁層１２２Ｂ〜１２２Ｃと、プラグ１２３Ｂ〜１２３Ｃとを含んでいるので、集積回路部２０Ａの製造工程を兼用して形成することができる。しかも、集積回路部２０Ａの製造工程を兼用して形成された部材を利用して、可動錘部１２０Ａの重量増加に寄与させている。
【００３５】
特に、ＩＣ製造工程を兼用して形成される可動錘部１２０Ａは、各層に形成されたプラグ１２３Ｂ〜１２３Ｃが可動錘部１２０Ａの質量を高めるように工夫されている。上述した通り、各層に形成されたプラグ１２３Ａ〜１２３Ｃが、２種のプラグ１２３−Ｘとプラグ１２３−Ｙとを含んでいるので、各プラグ１２３−Ｘ，プラグ１２３−Ｙの壁状部分によって重量を大きくすることができる。一般のＩＣでは、プラグは上下の配線層同士を接続することが唯一の目的であるから、プラグ形状は円柱または角柱となる。一方、本実施形態ではプラグ１２３Ｂ〜１２３Ｃを可動錘部１２０Ａの質量増大の目的で用いているので、形状が異なっているのが明らかである。なお、導電層は少なくとも二層必要であり、プラグが形成される層間絶縁層は一層のみであってもよい。
【００３６】
本実施形態では、可動錘部１２０Ａの重量をさらに増加さるために、最下層の導電層１２１Ｂの下面には層間絶縁層１２２Ａを残存させてもよい。この層間絶縁層１２２Ａは、可動電極である導電層１２１Ｂが固定電極１５０Ａと接触してショートすることを防止することができる他、可動錘部１２０Ａの重量をさらに増加させることができる。加えて、最上層の導電層１２１Ｄを覆う保護層１２２Ｄを形成して、可動錘部１２０Ａの重量をさらに増加させることもできる。
【００３７】
可動錘部１２０Ａを基板１０１と垂直なＺ方向に移動可能にするために、可動錘部１２０Ａは、その側方の第１空隙部１１１だけでなく、下側にも空間が形成される必要がある。そのため、可動錘部１２０Ａの最下層である導電層１２１Ｂまたは層間絶縁層１２２Ａの下方は、導電層１２１Ａがエッチング除去され、第２空隙部１１２が形成されている。
【００３８】
なお、可動錘部１２０Ａは、プラグ１２３Ｂ〜１２３Ｃが形成されていない領域にて上下に貫通する一つまたは複数の貫通孔１２６を有することができる。この貫通孔１２６は、第２空隙部１１２をエッチングプロセスにて形成するためのガス通路として形成されている。可動錘部１２０Ａは、貫通孔１２６を形成する分だけ重量が軽くなるので、エッチングプロセスを実行できる範囲で貫通孔１２６の孔径や数が決定される。また、貫通孔１２６に近接してプラグ１２３Ａ〜１２３Ｃを形成することにより、貫通孔１２６で局所的に軽くなった質量を補完でき、可動錘部１２０Ａの可動バランスを向上することができる。好ましくは、貫通孔１２６の周囲にプラグ１２３Ａ〜１２３Ｃを形成すれば、可動錘部１２０Ａの質量をさらに補完することができる。
【００３９】
１．３．連結部
上述の通り、側方には第１空隙部１１１が、下方には第２空隙部１１２が形成される領域にて可動錘部１２０Ａを移動可能に支持するために、連結部１３０Ａが設けられている。この連結部１３０Ａは、固定枠部１１０と可動錘部１２０Ａとの間に介在して配置される。
【００４０】
連結部１３０Ａは、図２（Ｂ）の錘可動方向（Ｚ方向）に可動錘部１２０Ａが移動することを許容するように弾性変形可能である。連結部１３０Ａも、可動錘部１２０Ａと同様にして、集積回路部２０Ａの形成プロセスを兼用して形成される。本実施形態では、連結部１３０Ａは、図２（Ｂ）に示すように、絶縁層１２２Ｂ〜１２２Ｄの他には例えば最上層の導電層１２１Ｄを有する断面構造として、ばね性を確保している。
【００４１】
１．４．可動電極部と固定電極部
本実施形態は静電容量型加速度センサーであり、図１及び図２（Ｂ）に示すように、加速度の作用によって対向電極間ギャップが変化する可動電極部１４０Ａ及び固定電極部１５０Ａを有する。可動電極部１４０Ａは可動錘部１２０Ａと一体化され、固定電極部１５０Ａは固定枠部１１０を支持する基板１１０に一体化されている。
【００４２】
固定電極部１５０Ａも、可動錘部１２０Ａと同様にして、集積回路部２０Ａの形成プロセスを兼用して形成される。つまり、図２（Ｂ）及び図３に示すように、集積回路部２０Ａのウェル４０と同様に、ＭＥＭＳ部１００Ａにもウェル４０Ａが形成されており、本実施形態ではこのウェル４０Ａを固定電極１５０Ａとしている。なお、固定電極１５０Ａは、ウェル４０Ａの表面に、集積回路部２０Ａのゲート酸化膜４１と同一工程にて同一材料で形成される絶縁層４１Ａを有していても良い。この絶縁層４１Ａは、固定電極１５０Ａであるウェル４０Ａが可動電極である導電層１２１Ｂと接触してショートすることを防止することができる。
【００４３】
１．５．加速度センサーの検出原理
図５は、本実施形態の加速度センサーモジュール１０Ａのブロック図である。ＭＥＭＳ部１００Ａは、可動電極部１４０Ａと固定電極部１５０Ａによって可変コンデンサーＣが構成される。コンデンサーＣの一極（例えば、固定電極部）の電位は、基準電位（例えば接地電位）に固定される。
【００４４】
集積回路部２０Ａは、例えば、Ｃ／Ｖ変換回路２４と、アナログ校正およびＡ／Ｄ変換回路ユニット２６と、中央演算ユニット（ＣＰＵ）２８及びインターフェース（Ｉ／Ｆ）回路３０と、を含んでいる。但し、この構成は一例であり、この構成に限定されるものではない。例えば、ＣＰＵ２８は制御ロジックに置き換えることができ、また、Ａ／Ｄ変換回路は、Ｃ／Ｖ変換回路２４の出力段に設けることも可能である。
【００４５】
可動錘部１２０Ａが止まっている状態から可動錘部１２０Ａに加速度が作用すると、可動錘部１２０Ａには加速度と反対方向の力が作用して、可動・固定電極ペアの各ギャップが変化する。例えば図２（Ｂ）の上方向に可動錘部１２０Ａが移動したとすると、可動電極部１４０Ａと固定電極部１５０Ａとの間のギャップが大きくなる。ギャップと静電容量とは反比例の関係にあるので、可動電極部１４０Ａと固定電極部１５０Ａとで形成されるコンデンサーＣの静電容量値Ｃは小さくなる。逆に、図２（Ｂ）の下方向に可動錘部１２０Ａが移動すれば、ギャップが小さくなって静電容量Ｃは大きくなる。コンデンサーＣの容量値の変化に伴って電荷の移動が生じる。Ｃ／Ｖ変換回路２４は、例えばスイッチトキャパシターを用いたチャージアンプを有しており、チャージアンプは、サンプリング動作および積分（増幅）動作によって、電荷の移動によって生じる微小な電流信号を電圧信号に変換する。Ｃ／Ｖ変換回路２４から出力される電圧信号（すなわち、物理量サンサによって検出された物理量信号）は、アナログ校正およびＡ／Ｄ変換回路ユニット２６によって、キャリブレーション処理（例えば位相や信号振幅の調整等，さらにローパスフィルター処理が行われてもよい）を受けた後、アナログ信号からデジタル信号に変換される。
【００４６】
ここで、図６（Ａ）及び図６（Ｂ）を用いて、Ｃ／Ｖ変換回路２４の構成と動作について説明する。図６（Ａ）は、スイッチトキャパシターを用いたチャージアンプの基本構成を示す図であり、図６（Ｂ）は、図６（Ａ）に示されるチャージアンプの各部の電圧波形を示す図である。
【００４７】
図６（Ａ）に示すように、Ｃ／Ｖ変換回路は、第１スイッチＳＷ１および第２スイッチＳＷ２（可変容量Ｃと共に入力部のスイッチトキャパシターを構成する）と、オペアンプ（ＯＰＡ）１と、帰還容量（積分容量）Ｃｃと、帰還容量Ｃｃをリセットするための第３スイッチＳＷ３と、オペアンプ（ＯＰＡ）１の出力電圧Ｖｃをサンプリングするための第４スイッチＳＷ４と、ホールディング容量Ｃｈと、を有する。
【００４８】
図６（Ｂ）に示すように、第１スイッチＳＷ１および第３スイッチＳＷ３は同相の第１クロックでオン／オフが制御され、第２スイッチＳＷ２は、第１クロックとは逆相の第２クロックでオン／オフが制御される。第４スイッチＳＷ４は、第２スイッチＳＷ２がオンしている期間の最後において短くオンする。第１スイッチＳＷ１がオンすると、可変容量Ｃの両端には、所定の電圧Ｖｄが印加されて、可変容量Ｃに電荷が蓄積される。このとき、帰還容量Ｃｃは、第３スイッチがオン状態であることから、リセット状態（両端がショートされた状態）である。次に、第１スイッチＳＷ１および第３スイッチＳＷ３がオフし、第２スイッチＳＷ２がオンすると、可変容量Ｃの両端は共に接地電位となるため、可変容量Ｃに蓄積されていた電荷が、オペアンプ（ＯＰＡ）１に向けて移動する。このとき、電荷量が保存されるため、Ｖｄ・Ｃ＝Ｖｃ・Ｃｃが成立し、よって、オペアンプ（ＯＰＡ）１の出力電圧Ｖｃは、（Ｃ／Ｃｃ）・Ｖｄとなる。すなわち、チャージアンプのゲインは、可変容量Ｃの容量値と帰還容量Ｃｃの容量値との比によって決定される。次に、第４スイッチ（サンプリングスイッチ）ＳＷ４がオンすると、オペアンプ（ＯＰＡ）１の出力電圧Ｖｃが、ホールディング容量Ｃｈによって保持される。保持された電圧がＶｏであり、このＶｏがチャージアンプの出力電圧となる。
【００４９】
なお、以上説明したＣ／Ｖ変換回路の構成例は一例であり、この構成に限定されるものではない。
【００５０】
１．６．製造方法
図１に示す加速度センサーモジュール１０Ａの製造方法の概略について、図７〜図１４を参照して説明する。図７に示すように、基板例えばＰ型シリコン半導体基板１０１を表面酸化した後、フォトリソグラフィ工程によりパターニングされた窒化膜等をマスクとして、フィールド領域を熱酸化してＬＯＣＯＳ４２が形成される。
【００５１】
次に、図８に示すように、基板１０１とは異極性の例えばＮ型ウェル（不純物層）４０，４０Ａが形成される。ＭＥＭＳ部１００Ａ側のウェル４０Ａの不純物濃度を集積回路部２０Ａ側のウェル４０よりも高めてシート抵抗値を変更する場合には、ウェル４０Ａの形成工程を、ウェル４０の形成とは別工程とするか、またはウェル４０の形成後に追加工程を付加としても良い。
【００５２】
次に、図９に示すように、基板１０１の全面を熱酸化してゲート酸化膜となる絶縁層（例えばＳｉＯ2膜）４１が形成される。さらに、絶縁層４１上に第１導電層の材料例えばポリシリコンがデポジションされ、フォトリソグラフィ工程によりパターニングされたレジスト膜を用いてエッチングされて、第１の導電層１２１Ａが形成される。この第１の導電層１２１Ａは図３のゲート電極Ｇの形成工程と同時に実施される。本実施形態では、ポリシリコン層（Poly-Si）をＣＶＤ（Chemical Vapor Deposition）により１００〜５０００Ａ（オングストローム、以下同様とする）の膜厚で形成し、フォトリソグラフィ工程によりパターンエッチングして、第１の導電層１２１Ａを形成している。第１の導電層１２１Ａは、ポリシリコンの他、シリサイド、高融点金属などにて形成できる。
【００５３】
次に、図１０に示すように、ウェル４０内には不純物打ち込みによりソースＳ、ドレインＤが形成され、それらの間にチャネルＣが形成される。このとき、ウェル４０Ａ内にコンタクト４０Ｂが形成されても良い。こうして、集積回路部２０ＡにはＮ型及びＰ型トランジスターＴが形成される。次に、このトランジスターＴに配線すると共に、その配線層を用いてＭＥＭＳ部にも配線層が形成される。
【００５４】
まず、図１０に示すように、酸化膜が全面にデポジションされた後に、フォトリソグラフィ工程によりパターニングされたレジスト膜を用いて形成されるコンタクトホールを有する層間絶縁層１２２Ａが形成される。この層間絶縁層１２２Ａのコンタクトホールに第１層プラグ１２３Ａが形成され、さらに、層間絶縁層１２２Ａ上に、プラグ１２３Ａと接続される第２の層導電層（本実施形態では第１金属層）１２１Ｂが形成される。
【００５５】
本実施形態では、例えばＮＳＧ、ＢＰＳＧ，ＳＯＧ、ＴＥＯＳ等の材料をＣＶＤにより１００００〜２００００Ａの膜厚で形成することで、第１の層間絶縁層１２２Ａを形成している。その後、第１の層間絶縁層１２２Ａを、フォトリソグラフィ工程を用いてパターンエッチングして、第１のプラグ１２３Ａが埋め込み形成される所定の埋め込み溝パターンを形成する。そして、この埋め込み溝パターンに、Ｗ、ＴｉＷ、ＴｉＮ等の材料をスパッタまたはＣＶＤ等により埋め込む。その後、エッチングバック等により第１の層間絶縁層１２２Ａ上の導電層材料を除去することで、第１のプラグ１２３Ａが完成する。この第１のプラグ１２３Ａは、ＣＭＰ（Chemical Mechanical Polishing）工程を行って、平坦化しても良い。なお、このプラグ１２３Ａは、例えば、バリアメッキ、高融点金属例えばタングステン及びキャップメタルを順次スパッタして形成しても良い。これにより、トランジスターＴのゲートＧ、ソースＳ及びドレインＤへの接続が可能となる他、ＭＥＭＳ部１００Ａのウェル４０Ａ中のコンタクト４０Ｂへの配線接続が可能となる。
【００５６】
図１０に示す第２の導電層１２１Ｂは、バリア層としてＴｉ、ＴｉＮ、ＴｉＷ、ＴａＮ、ＷＮ、ＶＮ、ＺｒＮ、ＮｂＮ等を、メタル層としてＡｌ、Ｃｕ、Ａｌ合金、Ｍｏ、Ｔｉ、Ｐｔ等を、反射防止層としてＴｉＮ、Ｔｉ、非晶質Ｓｉ等を用いた複数層構造とすることができる。なお、第３，４の導電層１２１Ｃ，１２１Ｄの形成材料についても、第２の導電層１２１Ｂと同様にすることができる。バリア層はスパッタにより１００〜１０００Ａの膜厚で、メタル層はスパッタ、真空蒸着またはＣＶＤで５０００〜１００００Ａの膜厚で、反射防止層はスパッタまたはＣＶＤにより１００〜１０００Ａの膜厚で、それぞれ形成できる。
【００５７】
図１１は、第２の層間絶縁層１２２Ｂ、第２のプラグ１２３Ｂ及び第３の導電層１２１Ｃの形成工程を示している。この第２のプラグ１２３Ｂの形成工程は、集積回路部２０Ａでの第２の導電層１２１Ｂに対するコンタクト工程と同時に実施される。図１０の工程後に、第１の層間絶縁層１２２Ａと同様にして第２の層間絶縁層１２２Ｂを形成した後、第２の層間絶縁層１２２Ｂを、フォトリソグラフィ工程を用いてパターンエッチングして、第２のプラグ１２３Ｂが埋め込み形成される所定の埋め込み溝パターンを形成する。そして、この埋め込み溝パターンに、第１のプラグ１２３Ａと同じ材料をスパッタまたはＣＶＤ等により埋め込む。その後、エッチングバック等により第２の層間絶縁層１２２Ｂ上の導電層材料を除去することで、図１１に示す第２のプラグ１２３Ｂが完成する。また、ＣＭＰ（Chemical Mechanical Polishing）工程を行い平坦化を行なっても良い。
【００５８】
次に、第３の導電層１２１Ｃが形成される。この第３の導電層１２１Ｃは集積回路部２０Ａの第２金属配線層の形成工程と同時に実施される。第３の導電層１２１Ｃの形成パターンは、可動錘部１２０Ａに対応する領域では、第２の導電層１２１Ｂの形成パターンと実質的に同じである。
【００５９】
図１２は、膜形成工程の最終工程を示し、第３の層間絶縁層１２２Ｃ、第３のプラグ１２３Ｃ、第４の導電層１２１Ｄ及び保護層１２２Ｄの形成工程を示している。図１１の工程後に、第１，第２の層間絶縁層１２２Ａ，１２２Ｂと同様にして第３の層間絶縁層１２２Ｃを形成した後、第３の層間絶縁層１２２Ｃを、フォトリソグラフィ工程を用いてパターンエッチングして、第３のプラグ１２３Ｃが埋め込み形成される所定の埋め込み溝パターンを形成する。そして、この埋め込み溝パターンに、第１，第２のプラグ１２３Ａ，１２３Ｂと同じ材料をスパッタまたはＣＶＤ等により埋め込む。その後、エッチングバック等により第３の層間絶縁層１２２Ｃ上の導電層材料を除去することで、図１２に示す第３のプラグ１２３Ｃが完成する。また、ＣＭＰ（Chemical Mechanical Polishing）工程を行い平坦化を行なっても良い。この第３のプラグ１２３Ｃの平面パターンは、第２のプラグ１２３Ｂの平面パターンと実質的に同じである。
【００６０】
第４の導電層１２１Ｄは集積回路部２０Ａの第３金属配線層の形成工程と同時に実施される。第４の導電層１２１Ｄの形成パターンは、可動錘部１２０Ａに対応する領域では、第２，第３の導電層１２１Ｂ，１２１Ｃの形成パターンと実質的に同じである。本実施形態では第４の導電層１２１Ｄは、図２（Ｂ）に示すように、連結部１３０Ａに対応する領域から固定枠部１１０に対応する領域上に引き出されて、集積回路部２０Ａ側に配線接続するための配線パターンとして利用することができる。これにより、図２（Ｂ）に示す可動電極部１４０Ａは、可動錘部１２０Ａ及び連結部１３０Ａの導電層を介して集積回路部２０Ａと接続されることになる。このように、ＭＥＭＳモノリシックの構成とすればワイヤボンディングで接続する必要はなく、配線層の引き回しで最短で接続できるので、配線距離を短くでき、配線容量を小さくしてセンシング精度（ノイズ耐性）を向上できる。図１２に示す保護層１２２Ｄは、例えばＰＳｉＮ、ＳｉＮ、ＳｉＯ2等がＣＶＤで５０００〜２００００Ａの膜厚で膜付けされることで形成される。
【００６１】
こうして、ＣＭＯＳ集積回路部２０Ａの形成に必要な複数の導電層１２１Ａ〜１２１Ｄと、複数の層間絶縁層１２２Ａ〜１２２Ｃと、複数のプラグ１２３Ａ〜１２３Ｃと、絶縁層１２４及び保護層１２２Ｄの一部または全部を用いて、ＭＥＭＳ部１００Ａを形成することができる。
【００６２】
図１３は、絶縁膜の異方性エッチング工程を示している。図１３ではまず、集積回路部２０Ａの一部の保護層１２２Ｄをエッチング除去して第４の導電層１２１Ｄを露出させて、パッド部を形成している。次に、保護層１２２Ｄ上にレジスト膜１２２Ｅを塗布形成し、パターニングして開口を形成する。図１３は、その開口を利用して行われる異方性エッチングの様子を示している。
【００６３】
この異方性エッチングでは、保護層１２２Ｄの表面からシリコン基板１０１の表面から第１の層間絶縁膜１２２Ａに到達する孔が形成される。このために、層間絶縁層１２２Ａ〜１２２Ｃ及び保護層１２２Ｄがエッチングされる。このエッチング工程は、開口径Ｄ（例えば１μｍ）に対するエッチング深さ（例えば４〜６μｍ）の比（Ｈ／Ｄ）が高アスペクト比となる絶縁膜異方性エッチングとなる。このエッチングにより、固定枠部１１０、可動錘部１２０Ａ及び連結部１３０Ａに分離する第１空隙部１１１が形成される。
【００６４】
この異方性エッチングでは、図２（Ａ）に示すように、可動錘部１２０ＡにてＺ方向に形成される複数の孔１２６を形成することが好ましい。この孔１２６は、次工程である等方性エッチングの際に有用となる。
【００６５】
この異方性エッチングは、好適には通常のＣＭＯＳの配線層間の層間絶縁膜をエッチングする条件を用いて行われる。例えばＣＦ4，ＣＨＦ3等の混合ガスを用いてドライエッチングを行うことで加工は可能である。このとき、例えばポリシリコン層である第１導電層１２１Ａをエッチングストップ層として利用することができる。
【００６６】
図１４は第２空隙部１１２を形成するポリシリコン等方性エッチング工程を示している。図１４に示す等方性エッチング工程は、図１３に示す異方性エッチング工程にて形成された第１空隙部１１１及び孔１２６を開口部として利用して、可動錘部１２０Ａ、連結部１３０Ａ及び可動電極部１４０の下方にある第１の導電層（ポリシリコン層）１２１Ａをエッチングするものである。この等方性ポリシリコンエッチングとして、塩素系ガス及び／またはフッ素系ガス（ＣＦ4，ＣＣｌ4，ＳＦ6など）を用いたプラズマエッチングを挙げることができる。
【００６７】
１．７．変形例
図１５は、上記実施形態と同じＰ型基板１０１を用いているが、Ｎ型ウェル４０Ｂは集積回路部２０ＡからＭＥＭＳ部１００Ａに亘って形成されると共に、ＭＥＭＳ部１００Ａのウェル４０Ｂ内にはＰ型ウェル４０Ｃとコンタクト４０Ｄが形成されている。この実施形態では、Ｐ型ウェル４０Ｃが固定電極部１５０Ａとして機能する。
【００６８】
このように、ＭＥＭＳ部１００Ａの固定電極部１５０Ａを不純物層（ウェル）にて形成する場合には、Ｎ型ウェルであってもＰ型ウェルであっても良く、ウェルは単層構造（図３の例）でも多層構造（図１５の例）でも良く、基板はＰ型またはＮ型であっても良い。
【００６９】
ここで、ＭＥＭＳ部１００Ａの固定電極部１５０Ａを不純物層（ウェル）にて形成する場合には、第１導電層であるポリシリコン層１２１Ａが等方性エッチングにより除去されて第１空隙部１１２が形成されるので、ポリシリコン層１２１Ａの厚さが可動電極部１４０Ａと固定電極部１５０Ａとの間のギャップに影響する。本実施形態では、集積回路部２０Ａのゲート電極Ｇと同一工程にてポリシリコン層１２１Ａを形成する。この場合、通常のゲート電極形成工程では、ポリシリコン層は例えば０．３μｍ程度と薄いので、可動電極部１４０Ａと固定電極部１５０Ａとの間のギャップとして好適に利用できる。容量Ｃは、コンデンサーとしての対向面積をＳ、ギャップをｇとしたとき、Ｓ／ｇに比例するので、同じ要求仕様であればギャップｇを小さくすれば面積Ｓを小さくでき、ＭＥＭＳ部１００Ａの小型化が可能となる。一方、特許文献１では、特殊工程によってＭＥＭＳ部のポリシリコン層を厚くしているので（２〜３μｍ程度）、ＣＭＯＳ回路部２０Ａとの共用が困難である。
【００７０】
また、ＭＥＭＳ部１００Ａの固定電極部１５０Ａを不純物層（ウェル）にて形成する場合には、第２層目の導電層１２１Ｂ以上の導電層を可動錘部１２０Ａとして利用できるので、次に説明する図１６（Ａ）（Ｂ）及び図１７（Ａ）（Ｂ）と比較すると、導電層のトータル層数Ｎが同じであれば、可動錘部１２０Ａの質量をより大きくできる点で優れている。
【００７１】
上述した実施形態では、固定電極部１５０Ａはウェルにて形成したが、これに限定されない。図１６（Ａ）（Ｂ）及び図１７（Ａ）（Ｂ）は、各種の固定電極部１５０Ａと、それと対向する可動電極部１４０Ａとを示している。図１６（Ａ）（Ｂ）及び図１７（Ａ）（Ｂ）では、いずれも、集積回路部２０Ａの基板１０１上には、Ｎ（Ｎは３以上の整数）層の導電層が形成され、基板１０１に近い側からの導電層の積層順番をｎ（１≦ｎ≦Ｎ−３）としたとき、固定電極部１５０Ａは、集積回路部２０Ａに形成される第ｎ層目の導電層の材料にて形成され、可動電極部１４０Ａは、第（ｎ＋２）層目の導電層の材料にて形成されることを示している。つまり、図１６（Ａ）（Ｂ）及び図１７（Ａ）（Ｂ）のいずれでも、第（ｎ＋１）層目の導電層は、等方性エッチングにより除去されて、それにより形成された第２空隙部１１２によりコンデンサーのギャップが形成されている。また、上記の構成により、可動錘部１２０Ａには複数の導電層と、それらを接続する少なくとも一層のプラグを含むことができる。
【００７２】
具体的には、図１６（Ａ）では、ゲート電極Ｇと同層のポリシリコン層（ｎ＝１：第１層目の導電層）が固定電極部１５０となり、第（ｎ＋２）層目の導電層（金属配線層）が可動電極部１４０Ａとなる。図１６（Ｂ）は、２層以上の多層ポリシリコン層を有する場合であって、図１６（Ａ）に示す第１層以外の第ｋ層ポリシリコン層（第ｎ層の導電層）を固定電極部１５０Ａとするものである。この場合、第（ｎ＋２）層目の導電層（ポリシリコン層または金属配線層）が可動電極部１４０Ａとなる。
【００７３】
図１７（Ａ）は、第ｎ層の導電層である第１層目の金属配線層が固定電極部１５０となり、第（ｎ＋２）層目の導電層（金属配線層）が可動電極部１４０Ａとなる。図１７（Ｂ）は、図１７（Ａ）に示す第１層以外の第ｋ層金属配線層（第ｎ層の導電層）を固定電極部１５０Ａとするものである。この場合、第（ｎ＋２）層目の導電層（金属配線層）が可動電極部１４０Ａとなる。
【００７４】
なお、図１６（Ａ）（Ｂ）及び図１７（Ａ）（Ｂ）の中では、可動錘部１２０Ａの質量をより大きくできる点で言えば、最下層の導電層を固定電極部１５０Ａとする図１６（Ａ）の実施形態が優れている。
【００７５】
２．第２実施形態
次に、図１８〜図２２を参照して、本発明の第２実施形態について説明する。なお、以下の説明では、第２実施形態が第１実施形態と異なる点についてのみ説明する。第２実施形態に係る加速度センサーモジュール１０Ｂは、３軸ＸＹＺ方向の加速度センサーモジュールに適用したものであり、第１実施形態と同様にウエハプロセスでセンサーチップとＩＣチップを一体形成できる。この第２実施形態では、第１実施形態の可動錘部１２０Ａを有するＭＥＭＳ部１００Ａとは異なり、本実施形態の加速度センサー１００Ｂが可動錘部１２０Ｂを有する。
【００７６】
この可動錘部１２０Ａは、基板と平行な二次元平面に直交するＺ方向に加え、二次元平面上での直交二軸Ｘ，Ｙの少なくとも一方向にも移動可能に連結部１３０Ｂにより支持されている。本実施形態では、連結部１３０Ｂは、可動錘部１２０Ｂの平面上での第１，第２の対角線方向ａ，ｂに沿って４本のＺ方向弾性変形部１３０ＢＺを有する。このＺ方向弾性変形部１３０ＢＺは、その幅Ｗ１が厚みに対して大きくすることで、Ｚ方向にのみ弾性変形する。対角線方向ａに沿った２つのＺ方向弾性変形部１３０ＢＺの途中には、中空部１３０Ｆを有するリング状のａ方向弾性変形部１３０Ｂａが設けられている。対角線方向ｂに沿った２つのＺ方向弾性変形部１３０ＢＺの途中には、同じく中空部１３０Ｆを有するリング状のｂ方向弾性変形部１３０Ｂｂ設けられている。これらａ，ｂ方向弾性変形部１３０Ｂａ，１３０Ｂｂは、中空部１３０Ｆの輪郭形状が変化することで、ａ方向，ｂ方向に変形して、可動錘部１２０ＢをＸ，Ｙ方向に移動させることができる。
【００７７】
この可動錘部１２０Ｂは、Ｙ方向に突出する第１突出可動電極部１４０ＢＸと、Ｘ方向に突出する第２突出可動電極部１４０ＢＹとを有する。なお、第１突出可動電極部１４０ＢＸと第２突出可動電極部１４０ＢＹは、第２可動電極部とも言える。また、支持部１１０（図１８では省略）には、第１，第２突出可動電極部１４０ＢＸ，１４０ＢＹと対向する第１，第２突出固定電極部１５０ＢＸ，１５０ＢＹを有する。なお、第２突出固定電極部１５０ＢＸ，１５０ＢＹは、第２固定電極部とも言える。また、この可動錘部１２０Ｂには、第１実施形態の可動電極部１４０Ａと同様にして形成される可動電極部１４０ＢＺが、第１実施形態の固定電極部１５０Ａと同様にして形成される固定電極部１５０ＢＺと対向して配置されている。
【００７８】
可動錘部１２０ＢがＸ方向に移動すると、第１突出固定電極１５０ＢＸと第１突出可動電極１４０ＢＸとの対向間距離が変化して容量が変化する。また、可動錘部１２０ＢがＹ方向に移動すると、第２突出固定電極１５０ＢＹと第２突出可動電極１４０ＢＹとの対向間距離が変化して容量が変化する。従って、Ｚ方向に感度を有する可動電極部１４０ＢＺと固定電極部１５０ＢＺと同様にして、Ｘ，Ｙ方向の加速度を検出できる。
【００７９】
なお、図１８では、固定電極部１５０ＢＺ、第１，第２突出固定電極部１５０ＢＸ，１５０ＢＹが共に同電位（接地電位）であるので、可動錘部１２０ＢはＸ，Ｙ，Ｚに対応する３つの電位を、それぞれのＣ／Ｖ変換器２４に出力できるようになっている。これとは逆に、可動錘部１２０Ｂは固定電位とし、固定電極部１５０ＢＺ、第１，第２突出固定電極部１５０ＢＸ，１５０ＢＹのそれぞれからＸ，Ｙ，Ｚに対応する３つの電位を検出しても良い。
【００８０】
図１９、図１８とは連結部が異なる加速度センサー１００Ｃを示している。この加速度センサー１００Ｃの可動錘部１２０Ｃを支持する連結部１３０Ｃは、Ｘ，Ｙに沿って４本のＺ方向弾性変形部１３０ＣＺを有する。Ｘ方向に沿った２つのＺ方向弾性変形部１３０ＣＺの途中には、中空部１３０Ｆを有するリング状のＸ方向弾性変形部１３０ＣＸが設けられている。Ｙ方向に沿った２つのＺ方向弾性変形部１３０ＣＺの途中には、同じく中空部１３０Ｆを有するリング状のＹ方向弾性変形部１３０ＣＹが設けられている。この場合も、図１８と同様にしてＸ，Ｙ，Ｘ方向の加速度を検出できる。
【００８１】
図２０は、可動錘部１２０Ｄを有する加速度センサー１００Ｄを示している。この可動錘部１２０Ｄは、外側の第１可動錘部１２０Ｄ１と内側の第２可動錘部１２０Ｄ２に分割されている。第１可動錘部１２０Ｄ１は、支持部１１０（図２０では省略）に対して第１連結部１３０Ｄ１を介して例えばＸ，Ｙ方向に移動可能である。第２可動錘部１２０Ｄ２は、第１可動錘部１２０Ｄ１に対して第２連結部１３０Ｄ２を介して例えばＺ方向に移動可能である。これとは逆に、外側の第１可動錘部１２０Ｄ１をＺ方向に移動可能とし、内側の第２可動錘部１２０Ｄ２をＸ，Ｙ方向に移動可能としても良い。
【００８２】
第１連結部１３０Ｄ１は、Ｘ，Ｙ方向に沿って各２本ずつ計４本の剛体１３０Ｄを有する。Ｘ方向に沿った２つの剛体１３０Ｄの途中には、中空部１３０Ｆを有するリング状のＸ方向弾性変形部１３０ＤＸが設けられている。Ｙ方向に沿った２つの剛体１３０Ｄの途中には、同じく中空部１３０Ｆを有するリング状のＹ方向弾性変形部１３０ＤＹが設けられている。第２連結部１３０Ｄ２は、Ｚ方向にのみ弾性変形可能な例えば２つのＺ方向弾性変形部１３０ＤＺにて形成される。
【００８３】
第１可動錘部１４０Ｄ１には、Ｙ方向に突出する第１突出可動電極部１４０ＤＸと、Ｘ方向に突出する第２突出可動電極部１４０ＤＹとを有する。また、支持部１１０（図１８では省略）には、第１，第２突出可動電極部１４０ＤＸ，１４０ＤＹと対向する第１，第２突出固定電極部１５０ＤＸ，１５０ＤＹを有する。第２可動錘部１２０Ｄ２には、第１実施形態の可動電極部１４０Ａと同様にして形成される可動電極部１４０ＤＺが、第１実施形態の固定電極部１５０Ａと同様にして形成される固定電極部１５０ＤＺと対向して配置されている。この場合も、図１８及び図１９と同様にしてＸ，Ｙ，Ｘ方向の加速度を検出できる。
【００８４】
図２１は、Ｘ，Ｙ方向の電極部を変更したさらに他の実施形態を示している。図２１において、加速度センサー１００Ｅは可動錘部１２０Ｅを有する。この可動錘部１２０Ｅと支持部１１０には、Ｘ，Ｙ方向でそれぞれ、２対の可動・固定電極ペアを有する。Ｘ方向では、第１可動電極部１４０ＥＸ１、第２可動電極部１４０ＥＸ２、第１固定電極部１５０ＥＸ１及び第２固定電極部１５０ＷＸ２を有する。第１可動電極部１４０ＥＸ１と第１固定電極部１５０ＷＸ１とよってコンデンサーＣ１が構成される。第２可動電極部１４０ＥＸ２と第２固定電極部１５０ＥＸ２とによってコンデンサーＣ２が構成される。Ｙ方向も同様である。
【００８５】
図２１において、可動錘部１２０ＥがＸ方向に移動すると、２つの容量Ｃ１，Ｃ２の一方が増大し他方が減少し、２つの容量Ｃ１，Ｃ２のどちらが増加するかはＸ方向の向き（図２１で右向きまたは左向き）によって異なる。よって、図２１の実施形態では、物理量の大きさを検出できることに加えて、物理量が作用する方向も容易となる。
【００８６】
また、図２１では、可動錘部１２０ＥではＸ，Ｙ，Ｚの可動電極部が共通電位（錘電位）であり、各固定電極部の電位がＣ／Ｖ変換器２４に入力される。Ｘ，Ｙ方向の各々では、２つのコンデンサーＣ１，Ｃ２の各々からの差動信号をＣ／Ｖ変換器２４が受けることになる。この場合には、Ｃ／Ｖ変換回路２４として、例えば、図２２に示されるような、差動構成のチャージアンプを使用することができる。
【００８７】
図２２に示されるチャージアンプでは、入力段において、可変容量Ｃ１からの信号を増幅するための第１のスイッチトキャパシタアンプ（ＳＷ１ａ，ＳＷ２ａ，ＯＰＡ１ａ，Ｃｃａ，ＳＷ３ａ）と、可変容量Ｃ２からの信号を増幅するための第２のスイッチトキャパシタアンプ（ＳＷ１ｂ，ＳＷ２ｂ，ＯＰＡ１ｂ，Ｃｃｂ，ＳＷ３ｂ）と、が設けられる。そして、オペアンプ（ＯＰＡ）１ａおよび１ｂの各出力信号（差動信号）は、出力段に設けられた差動アンプ（ＯＰＡ２，抵抗Ｒ１〜Ｒ４）に入力される。この結果、増幅された出力信号Ｖｏが、オペアンプ（ＯＰＡ）２から出力される。差動アンプを用いることによりベースノイズを除去できるという効果が得られる。
【００８８】
なお、以上説明したＣ／Ｖ変換回路の構成例は一例であり、この構成に限定されるものではない。また、説明の便宜上、図１８〜図２０においては２対の、図２１においては４対の、可動・固定電極ペアのみ図示しているが、この形態に限ったものではなく、必要とされる容量値に応じて電極ペアの数は増やすことができる。実際には、例えば、数十から数百の電極ペアが設けられる。
【００８９】
３．変形例
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるものである。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。
【００９０】
例えば、本発明に係るＭＥＭＳセンサーは、必ずしも静電容量型加速度センサーに適用されるものに限らず、ピエゾ抵抗型の加速度センサーにも適用することが可能である。また、可動錘部の移動による静電容量の変化を検出する物理センサーであれば適用が可能である。たとえばジャイロセンサー、圧力センサー等に適用が可能である。また、上記実施例に限らず、本願発明のＭＥＭＳセンサーは、デジタルカメラ、カーナビゲーションシステム、携帯電話、モバイルＰＣ、およびゲームコントローラー等の電子機器にも適用可能である。本願発明のＭＥＭＳセンサーを用いれば、優れた検出感度を有する電子機器を得ることができる。
【符号の説明】
【００９１】
１０Ａ  加速度センサーモジュール、２０Ａ  集積回路部、
２２Ａ，２２Ｂ  ＣＶ変換回路、２４  差動アンプ、
２６  アナログ−デジタル変換回路、２８  ＣＰＵ、３０  インターフェース回路、
４０，４０Ａ  ウェル（不純物層）、４１  ゲート酸化膜、４２  熱酸化膜、
１００Ａ〜１００Ｅ  加速度センサー（ＭＥＭＳセンサー）、１０１  基板、
１１０  固定枠部（支持部）、１１１  第１空隙部、１１２  第２空隙部、
１２０Ａ〜１２０Ｅ  可動錘部、
１２０Ｄ１  第１可動錘部、１２０Ｄ２  第２可動錘部、
１２１Ａ〜１２１Ｄ  導電層、１２２Ａ〜１２２Ｃ  層間絶縁層、１２２Ｄ  保護層
１２３Ａ〜１２３Ｃ  プラグ、
１２３−Ｘ  Ｘ方向に沿って壁状に形成されたプラグ、
１２３−Ｙ  Ｙ方向に沿って壁状に形成されたプラグ、１２６  貫通孔、
１３０Ａ〜１３０Ｄ  連結部（バネ部）、
１３０Ｄ１  第１連結部、１３０Ｄ２  第２連結部、
１４０Ａ〜１４０Ｅ  可動電極部、
１４０ＢＸ〜１４０ＤＸ，１４０ＢＹ〜１４０ＤＹ  突出可動電極部、
１５０Ａ〜１５０ＤＺ  固定電極部、
１５０ＢＸ〜１５０ＤＸ，１５０ＢＹ〜１５０ＤＹ  突出固定電極部
【図１】
2010271302.tif 000003
【図２】
2010271302.tif 000004
【図３】
2010271302.tif 000005
【図４】
2010271302.tif 000006
【図５】
2010271302.tif 000007
【図６】
2010271302.tif 000008
【図７】
2010271302.tif 000009
【図８】
2010271302.tif 000010
【図９】
2010271302.tif 000011
【図１０】
2010271302.tif 000012
【図１１】
2010271302.tif 000013
【図１２】
2010271302.tif 000014
【図１３】
2010271302.tif 000015
【図１４】
2010271302.tif 000016
【図１５】
2010271302.tif 000017
【図１６】
2010271302.tif 000018
【図１７】
2010271302.tif 000019
【図１８】
2010271302.tif 000020
【図１９】
2010271302.tif 000021
【図２０】
2010271302.tif 000022
【図２１】
2010271302.tif 000023
【図２２】
2010271302.tif 000024