(57)【要約】【課題】光半導体素子をパッケージ基板にはんだペーストを使用して実装する際のリフロー処理において、はんだペーストに含まれる溶剤が突沸して光半導体素子が飛ばされてしまう、所謂チップ飛びの問題を解消することができる光半導体装置を提供する。【解決手段】主面上にダイパッドを有するパッケージ基板と、ダイパッドにはんだ接合された光半導体素子とを含む光半導体装置であり、パッケージ基板の基材には、セラミックスが使用される。ダイパッドには、複数の貫通孔が設けられており、貫通孔の各々は、基材のセラミックスが露出した側壁を有する。貫通孔の各々の開口径は、４０μｍ以上１００μｍ以下であり、且つ複数の貫通孔の開口面積の合計がダイパッドの面積の５０％以下である。貫通孔の各々は、光半導体素子とダイパッドとの接合部が形成される側の上端部が、はんだ材によって塞がれている。【選択図】図３
2010123654.tif 000002
【特許請求の範囲】
【請求項１】
主面上に金属からなるダイパッドを有するパッケージ基板と、前記ダイパッド上にはんだ材を介して接合された光半導体素子とを含む光半導体装置であって、
前記パッケージ基板の基材は、セラミックスであり、
前記パッケージ基板と前記ダイパッドとを貫通する複数の貫通孔が設けられており、
前記貫通孔の各々は、前記基材のセラミックスが露出した側壁を有していることを特徴とする光半導体装置。
【請求項２】
前記貫通孔の各々は、前記光半導体素子と前記ダイパッドとの接合部が形成される側の上端部が、前記はんだ材によって塞がれていることを特徴とする請求項１に記載の光半導体装置。
【請求項３】
前記貫通孔の各々の開口径は、４０μｍ以上１００μｍ以下であり、且つ前記複数の貫通孔の開口面積の合計が前記光半導体素子と前記ダイパッドとの接合領域の面積の５０％以下であることを特徴とする光半導体装置。
【請求項４】
セラミックスからなるパッケージ基板の主面上に金属からなるダイパッドを形成する工程と、
前記ダイパッドと前記パッケージ基板とを貫通する複数の貫通孔を形成する工程と、
前記ダイパッド上にはんだ粉末と溶剤を含むはんだペーストを塗布する工程と、
前記ダイパッド上に前記はんだペーストを介して光半導体素子をリフロー処理によって接合する工程と、を含むことを特徴とする光半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体装置に関する。
【背景技術】
【０００２】
図１は、従来の光半導体装置の構成例を示す断面図である。樹脂基板等のパッケージ基板２００の表面には、互いに電気的に絶縁された導体配線２０１および２０２が設けられている。光半導体素子１００は、導体配線２０１の端部に位置するダイパッド部に接合材３００を介して接合される。光半導体素子１００の上面に設けられた電極パッドと導体配線２０２とは、ボンディングワイヤー２０３に介して電気的に接続される。光半導体素子１００の上方には、光半導体素子１００を保護するための透明カバー４００が設けられる。近年の光半導体素子の高出力化に伴って、光半導体素子をパッケージ基板に接合する際の接合材としては、従来のＡｇペーストよりも熱伝導性が良好なＡｕＳｎペーストが多く用いられるようになっている。光半導体素子をダイパッド部に接合する場合、ダイパッド上にＡｕＳｎペーストを適量塗布した後、ダイパッド上に光半導体素子をマウントし、リフロー処理によって光半導体素子とダイパッド部を共晶接続する。
【特許文献１】特開２００８−１６６３１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図２は、光半導体素子の接合材として用いられるＡｕＳｕペーストの成分と、各成分の沸点を示したものである。ＡｕＳｎペーストは、金（含有率７０〜７５％）と錫（含有率１７〜２２％）の合金からなるボール状のはんだ粉末に有機溶剤およびフラックスを混合したペースト状の接合剤であり、融点温度は２８０℃となっている。フラックスは、接合面の表面酸化皮膜の除去、はんだ接合時の再酸化防止および溶融したはんだの表面張力の低下のために加えられるものであり、ロジン（C19H29COOH  含有率３〜６％）を主成分とする。有機溶剤は、固形成分を溶解して適度な粘調性をもたせるもので例えばジエチレングリコールモノヘキシルエーテル（C5H13（OCH2CH2）2-OH  含有率１〜２％  沸点２５９℃）および２−エチル−１．３−ヘキサンジオール（C3H7CH(OH)CH（C2H5）CH2OH）含有率２％以下  沸点２４４℃）等を含む。
【０００４】
ＡｕＳｎペーストを用いてパッケージ基板のダイパッドに光半導体素子を搭載する場合、ダイパッド上にＡｕＳｎペーストを塗布した後、光半導体素子をマウントし、リフロー処理を行う。ダイパッド表面は、平坦面となっており、光半導体素子とダイパッドとはＡｕＳｎペーストを介して密着した状態でリフロー炉に搬入される。ここで、図２に示すようにＡｕＳｎペーストに含まれる溶剤の成分の沸点温度は、ＡｕＳｎの融点よりも低い。リフロー処理において、予熱工程を省略したり、不十分であると溶剤を十分に揮発させることができないまま、溶剤の沸点温度に達することとなる。すなわち、リフロー処理における温度上昇勾配がＡｕＳｎの溶融温度に向けて急勾配となっていると、ＡｕＳｎが溶融する前に溶剤が突沸する。すると、光半導体素子とダイパッドは密着しており、気化した溶剤を放出する抜け道がないため、溶剤が気化した際の圧力によってダイパッド上にマウントされた光半導体素子が飛ばされてしまうといったいわゆるチップ飛びが発生する。これを解消するためには、溶剤を十分に飛ばすための予熱処理が必要となる。つまり、リフロー工程においてＡｕＳｎの溶融温度に達する前に溶剤の沸点温度以下で所定時間保持するような温度プロファイル設定が必要となり、処理時間の増大を招く。
【０００５】
本発明は上記した点に鑑みてなされたものであり、光半導体素子をパッケージ基板にはんだペーストを使用して実装する際のリフロー処理において、はんだペーストに含まれる溶剤が突沸して光半導体素子が飛ばされてしまう、所謂チップ飛びの問題を解消することができる光半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の光半導体装置は、主面上に金属からなるダイパッドを有するパッケージ基板と、前記ダイパッドにはんだ材を介して接合された光半導体素子とを含む光半導体装置であって、前記パッケージ基板の基材は、セラミックスであり、前記パッケージ基板と前記ダイパッドとを貫通する複数の貫通孔が設けられており、前記貫通孔の各々は、前記基材のセラミックスが露出した側壁を有していることを特徴としている。
【０００７】
前記貫通孔の各々は、前記光半導体素子と前記ダイパッドとの接合部が形成される側の上端部が、はんだ材によって塞がれている。また、前記貫通孔の各々の開口径は、４０μｍ以上１００μｍ以下であり、且つ前記複数の貫通孔の開口面積の合計が前記ダイパッドの面積の５０％以下で形成されることが望ましい。
【０００８】
また、本発明の光半導体装置の製造方法は、セラミックスからなるパッケージ基板の主面上に金属からなるダイパッドを形成する工程と、前記ダイパッドと前記パッケージ基板とを貫通する複数の貫通孔を形成する工程と、前記ダイパッド上にはんだ粉末と溶剤を含むはんだペーストを塗布する工程と、前記ダイパッド上に前記はんだペーストを介して光半導体素子をリフロー処理によって接合する工程とを含むことを特徴としている。
【発明の効果】
【０００９】
本発明の光半導体装置によれば、セラミック基板上のダイパッド形成部にスルーホールが設けられ、これがリフロー工程においてはんだペーストに含まれる溶剤が気化することによって発生するガスの放出経路として機能するので、チップ飛びの問題をほぼ完全に解消することが可能となる。その結果、リフロー工程において予熱処理が不要となり、リフロー時間を大幅に短縮できる。
【発明を実施するための形態】
【００１０】
以下、本発明に係る光半導体装置の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。
【００１１】
図３（ａ）は、本発明の実施例である光半導体装置の構成を示す断面図、図３（ｂ）は光半導体装置を構成するセラミック基板２０のダイパッド形成部の上面図である。光半導体装置は、光半導体素子としてのＬＥＤチップ１０、ＬＥＤチップ１０を搭載するパッケージ基板としてのセラミック基板２０、セラミック基板２０上にＬＥＤチップ１０を囲むように設けられた反射部材４０、および反射部材４０で囲まれた空間を充たし、ＬＥＤチップ１０を埋設するように設けられた光透過性樹脂５０とにより構成される。
【００１２】
セラミック基板２０上には、ダイパッド２２およびボンディングパッド２４が設けられている。ＬＥＤチップ１０は、ダイパッド２２上に搭載される。ＬＥＤチップ１０とダイパッド２２との接合には、はんだ材が用いられ、例えばＡｕＳｎペースト３０が用いられる。ＬＥＤチップ表面に設けられているｐ電極は、Ａｕワイヤ２５によってセラミック基板２０上のボンディングパッド２４に接続される。円環状の光反射面を有する反射部材４０は、例えば、アルミナ（Ａｌ２Ｏ３）等のファインセラミックスからなり、シリコーン樹脂系接着剤によってセラミック基板２０表面に接着される。反射部材４０に囲まれた凹状空間内部には、ＬＥＤチップ１０を埋設するようにシリコーン樹脂等からなる光透過性樹脂５０が充填される。これにより、ＬＥＤチップ１０およびＡｕワイヤ２５は、塵埃、水分および振動等から保護される。尚、光透過性樹脂５０には、発光色に応じて適宜蛍光体を添加することとしてもよい。
【００１３】
図４は、ＬＥＤチップ１０の構造を示す断面図である。ＬＥＤチップ１０は、例えばＩｎＧａＮ系の光半導体素子であり、ｎ−ＧａＮ層１１、発光層１２、ｐ−ＧａＮ層１３からなる半導体膜の積層構造を有する。ｐ−ＧａＮ層１３の表面には例えばＴｉ／Ａｌ等からなるｐ電極１４が設けられる。ｎ−ＧａＮ層１３には、光反射膜１５および接合金属１６を介してＳｉ等からなる導電性支持基板１７が接合される。セラミック基板２０との接合面となる導電性支持体１７の表面には、例えばＴｉ／Ａｕ等からなるｎ電極１８が設けられる。尚、ＬＥＤチップ１０は、上記したような裏面側にｎ電極を有する構造に限らず、ｐ電極１４と同じ側の面にｎ電極を有する構造であってもよい。
【００１４】
セラミック基板２０を構成する基材２１は、例えばアルミナセラミックス（Ａｌ２Ｏ３）や窒化アルミセラミックス（ＡｌＮ）が用いられる。これらのセラミックスは、ガラスエポキシ樹脂等の樹脂系の基材と比較して放熱性に優れ、ＬＥＤチップの信頼性を確保する。基材２１上には、ＬＥＤチップ１０を搭載するためのダイパッド２２およびＡｕワイヤを接続するためのボンディングパッド２４が設けられる。ダイパッド２２およびボンディングパッド２４は、例えばタングステン、チタン、ニッケル、金を順次成膜することにより形成される。本実施例のように裏面電極を有するチップ構造の場合には、ダイパッド２２およびボンディングパッド２４には、セラミック基板上に設けられた導体配線（図示せず）が接続されており、ＬＥＤチップ１０に対して給電を行うことができるようになっている。
【００１５】
図３（ａ）および（ｂ）に示すように、ダイパッド２２の形成部には、セラミック基板２０を貫通する複数のスルーホール２３が設けられる。スルーホール２３の各々は、リフロー時にＡｕＳｎペーストに含まれる溶剤が気化することによって発生したガスの放出経路を構成する。スルーホール２３の各々は、上面視において円形をなしており、ダイパッド２２形成部に均一に配置される。スルーホール２３の各々の開口径は、ガスの放出経路としての機能を有効に発揮させるべくＡｕＳｎペーストに含まれるはんだ粉末の粒径（１６〜３２μｍ）よりも大きく、且つリフロー後にスルーホール２３の上端部をはんだで埋めることにより放熱性を確保するため４０〜１００μｍで形成される。スルーホール２３の内壁面には、めっき加工等は施されず、基材のセラミックスがそのまま露出した状態となっている。
【００１６】
セラミック基板２０は、以下の手順で作製される。まず、セラミックスの成形体にドリル又はレーザを用いて穴あけ加工を施してスルーホール２３を形成する。その後、ダイパッド２２およびボンディングパッド２４の形成部にタングステン等の高融点金属からなる導体ペーストをスクリーン印刷して導体印刷パターンを形成する。次に、セラミックス成形体と高融点金属を同時に焼成して焼成体を形成する。その後、導体印刷パターン上にチタン、ニッケル、金からなるめっき皮膜を順次形成することセラミック基板が完成する。尚、スルーホール２３は、ダイパッド２２の印刷後に、形成することとしてもよい。
【００１７】
セラミック基板２０のダイパッド２２にはディスペンス法によりはんだペーストであるＡｕＳｎペースト３０が塗布される。ＡｕＳｎペースト３０が塗布されたダイパッド２２上にはＬＥＤチップ１０がマウントされる。このとき、スルーホール２３各々の開口径は、ＡｕＳｎペーストに含まれるはんだ粉末の粒径よりも大きいことから、マウント時の押圧によって、ＡｕＳｎペースト３０はスルーホール２３内部に侵入する。これにより、ＡｕＳｎペースト３０の塗布量が多くなった場合でも、ＬＥＤチップ１０の側面へのはんだの這い上がりを防止することが可能となる。従って、ＡｕＳｎペースト３０の塗布量管理およびマウンタの押圧制御が容易となる。一般的にはんだ塗布量が多い程ボイド率は低くなる。本実施例の光半導体装置によれば、はんだの這い上がりが生じにくいためＡｕＳｎペースト３０の塗布量を比較的多くすることができるので、ボイド率を低減することが可能となり、良好な放熱特性を得ることができる。尚、ボイド率とは、接合部面積に対するはんだボイドの面積比率をいう。
【００１８】
ＬＥＤチップ１０がマウントされたセラミック基板２０は、リフロー炉に搬入され、加熱処理を行うことによりＡｕＳｎペースト３０が溶融し、その後冷却することによりＬＥＤチップ１０はダイパッド２２上に接合される。このとき、ＡｕＳｎペースト３０に含まれる溶剤が気化することによって発生したガスは、スルーホール２３を経由して外部に放出される。上記したように、スルーホール２３の各々の開口径は、はんだ粉末の粒径よりも大きいため、はんだ粒子によってスルーホール２３の上端面が塞がれることはなく、ガスの放出経路として有効に機能する。
【００１９】
このように、スルーホール２３の各々がＡｕＳｎペーストに含まれる溶剤が気化することによって発生するガスの放出経路として機能するため、リフロー工程におけるチップ飛びの問題をほぼ完全に解消することができる。これにより、リフロー工程においてチップ飛びを防止するための予熱処理が不要となり、従来と比較してリフロー処理時間を大幅に短縮することが可能となる。図５は、従来の光半導体装置をリフローする際の温度プロファイル（破線で示す）と、本発明に係る光半導体装置をリフローする際の温度プロファイル（実線で示す）とを比較したものである。
【００２０】
ダイパッドにスルーホールが設けられていない従来の光半導体装置の場合、チップ飛びを回避するためにＡｕＳｎペーストの溶融温度（約３００℃）に至る前に溶剤の沸点温度以下（約２００℃）で一定時間保持する予熱処理が必要となる。ＡｕＳｎペーストに含まれる溶剤は、ＡｕＳｎが溶融する前の予熱期間に気化して外部に放出される。予熱処理が終了するとＡｕＳｎの溶融温度まで昇温され、この温度で一定期間保持した後、冷却することではんだ接合が行われる。
【００２１】
一方、ダイパッド２２に複数のスルーホール２３が設けられた本発明の半導体装置１の場合、スルーホール２３の各々がガス抜き経路として機能するため、予熱処理が不要となる。従って、リフロー処理の最初の段階からより急峻な温度勾配（３〜４０℃／sec）でＡｕＳｎの溶融温度に達するような温度プロファイルとすることができる。溶剤は、この昇温期間に沸点に達するが、気化した溶剤はスルーホールを経由して外部に放出されるのでチップ飛びは起らない。その後、ＡｕＳｎペーストの溶融温度で５〜３０秒間保持した後、冷却することではんだ接合が行われる。このように、本発明に係る半導体装置１の構成により、予熱処理を省略することができるので、従来と比較してリフロー処理時間を大幅に短縮することができ、生産性の向上を図ることが可能となる。また、従来の如く段階的な加熱処理が不要となるため、厳密な温度プロファイル設定も不要となることから、リフロー炉を用いることなく、より簡便なホットプレートを用いたリフロー処理も可能となる。また、本実施例に係る光半導体装置は、熱伝導性の高いセラミック基板２０が用いられるため、樹脂系基板と比較してリフロー時間を短縮することが可能となる。また、通常リフロー工程においてはんだを長時間高温にさらすと、はんだの酸化反応に起因して水蒸気が発生し、この水蒸気がはんだ内部に残留するため、はんだボイドの原因となる。これに対して本実施例では、熱伝導率の高いセラミック基板２０を用いたことにより、はんだ接合部の温度勾配が急峻となり、はんだは酸化する前に溶融する。また、発生した水蒸気は、スルーホール２３を介して放出されるため、はんだボイドの発生をより効果的に防止する。
【００２２】
図６（ａ）は、リフロー処理後における半導体装置１のスルーホール形成部の断面図である。上記したように、スルーホール２３の内壁面は基材２１のセラミックスがそのまま露出した状態となっている。セラミックスは金属材料と比較して表面エネルギーが小さいため、はんだ濡れ性が極めて低い。このため、ＬＥＤチップ１０のマウント時においてＡｕＳｎペースト３０がスルーホール２３内部に侵入したとしても、リフロー時にははんだは濡れ性の高いダイパッド２２に濡れ拡がるためスルーホール２３の内壁にはんだが付着することはない。従って、ＡｕＳｎはんだがスルーホール２３を通じて流出するのを防ぐことができ、ＬＥＤチップ１０とダイパッド２２との接合面のはんだ量が減少し、放熱性が悪化するのを防止することができる。
【００２３】
また、スルーホール２３の各々の開口径は、１００μｍ以下で形成され、上記の如くＡｕＳｎはんだはスルーホール２３内部に流出することはないため、スルーホール２３の上端部はＡｕＳｎはんだで覆われる。すなわち、スルーホール２３の上端部には隣接するはんだ同士が融合してはんだブリッジが形成され、スルーホール２３の形成部分に対応してはんだが塗れない領域、すなわち、はんだボイドが形成されないようになっている。従って、スルーホール形成部においてもＬＥＤチップ１００が発する熱を、図６（ａ）中矢印で示す放熱経路を介してセラミック基板２０へ放熱させることができる。このように、スルーホール２３の開口径を１００μｍ以下とすることにより、スルーホール形成部においてはんだボイドが発生するのを防止することができ、放熱性への影響を最小限に抑えることができる。仮に各スルーホール２３の開口径が１００μｍ以上となると、図６（ｂ）に示すように、スルーホール２３上端部にはんだブリッジを形成することが困難となる。すると、スルーホール２３の形成部に対応してはんだボイドが形成され、図６（ａ）に示したような放熱経路を確保することができず放熱性が悪化してしまうことになる。
【００２４】
図７は、ダイパッド２２の面積に対するはんだ接合部面積の比率（以下接合部面積比率と称する）と熱抵抗との関係を示したものである。はんだボイドの発生等に起因して接合部面積比率が５０％以下になると熱抵抗は急激に上昇し、放熱性が悪化する。従って、スルーホール２３全体の開口面積の合計がはんだ材を介してダイパッドと光半導体素子とが接合されている領域（貫通孔部分を含む。以下、接合領域）の面積の５０％以下であることが望ましい。本実施例においては、ダイパッド面積と光半導体素子との面積がほぼ同等であるため、スルーホール２３全体の開口面積の合計が、ダイパッド面積の５０％以下、つまり、光半導体素子の底面の面積の５０％以下が望ましい。ダイパッド面積が光半導体素子の底面よりも大きい場合には、光半導体素子の底面の面積の５０％以下が望ましく、ダイパッド面積が光半導体素子の底面より小さい場合には、ダイパッド面積の５０％以下が望ましい。
【００２５】
上記実施例におけるＬＥＤチップは、上面と裏面に対となる電極が形成されており、ダイパッドを介してＬＥＤチップの給電が行われているが、本発明はこれらの構成に限定されるものではない。すなわち、ＬＥＤチップ上面のみ対となる電極の設けられたＬＥＤチップを用いてもよく、この場合、複数のボンディングパッドと導電ワイヤを用いてダイパッドを介することなくＬＥＤチップの給電を行う。
【００２６】
以上の説明から明らかなように、本発明の光半導体装置によれば、セラミック基板上のダイパッド形成部にスルーホールが設けられており、これがリフロー工程においてはんだペーストに含まれる溶剤が気化することによって発生するガスの放出経路として機能するので、チップ飛びの問題をほぼ完全に解消することが可能となる。その結果、リフロー工程において予熱処理が不要となり、リフロー時間を大幅に短縮できる。また、スルーホールの開口径を４０μｍ以上１００μｍ以下とすることにより、ガス抜き経路として有効に機能させることができ、且つスルーホールの形成部においてもはんだ接合領域が確保され、放熱性への影響を最小限に抑えることができる。また、光半導体素子とダイパッドとの接合領域に対するスルーホールの占有率を５０％以下とすることにより、放熱性への影響を殆どなくすことができる。
【図面の簡単な説明】
【００２７】
【図１】従来の光半導体装置の構成を示す断面図である。
【図２】ＡｕＳｎペーストの組成を示す図である。
【図３】図３（ａ）は、本発明の実施例である光半導体装置の構成を示す断面図である。図３（ｂ）は、本発明の実施例であるセラミック基板２０のダイパッド形成部の上面図である。
【図４】本発明の実施例である光半導体素子の断面図である。
【図５】本発明に係る光半導体装置および従来の光半導体装置のリフロー温度プロファイルを示す図である。
【図６】図６（ａ）は、本発明の実施例である光半導体装置のスルーホール形成部の断面図、図６（ｂ）は、スルーホールの開口径が拡大された場合の同断面図である。
【図７】接合部面積比率と熱抵抗との関係を示す図である。
【符号の説明】
【００２８】
１０  ＬＥＤチップ
２０  セラミック基板
２１  基材
２２  ダイパッド
２３  スルーホール
３０  ＡｕＳｎペースト
４０  反射部材
５０  光透過性樹脂
【図１】
2010123654.tif 000003
【図２】
2010123654.tif 000004
【図３】
2010123654.tif 000005
【図４】
2010123654.tif 000006
【図５】
2010123654.tif 000007
【図６】
2010123654.tif 000008
【図７】
2010123654.tif 000009