(57)【要約】【課題】ゲート電極と半導体基板間のリーク位置を、ＴＥＧ素子を用いて非接触で迅速に測定することができる半導体装置の製造方法を提供する。【解決手段】ＴＥＧ素子１０１は、絶縁分離溝２により画定さるＴＥＧ素子形成領域８上にゲート絶縁膜３を介して形成された一端が半導体基板１に接続されたゲート電極４と、少なくともゲート電極の両側に形成された不純物領域５ａと、不純物領域より深い位置に素子形成領域の底全面を塞ぐように設けられ、不純物領域を半導体基板から電気的に絶縁する絶縁分離層７とを有する。荷電粒子ビームを不純物領域５ａの一端及び他端に照射したときの内部抵抗Ｒ１、Ｒ２の差、及び不純物領域５ａの両端間の抵抗Ｒｏｂを用いて、リーク位置を決定する。【選択図】図３
2010272817.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁膜を介して延在する電極を備えたＴＥＧ素子の形成工程と、
前記ＴＥＧ素子を用いて前記電極と前記半導体基板との間のリーク位置を検出するリーク位置検出工程とを有し、
前記ＴＥＧ素子の形成工程は、
前記半導体基板上面に、前記ＴＥＧ素子が形成される素子形成領域を画定する工程と、
前記素子形成領域上に、前記絶縁膜を介して前記電極を形成する工程と、
前記電極の一端を前記半導体基板に電気的に接続するコンタクト用配線を形成する工程と、
前記素子形成領域の少なくとも前記電極の両側に、不純物領域を形成する工程と
前記不純物領域より深い位置に前記素子形成領域の底全面を塞ぐように設けられ、前記不純物領域を前記半導体基板から電気的に絶縁する絶縁分離層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記素子形成領域の外側の前記半導体基板に高濃度に不純物がドープされたコンタクト領域を形成する工程と、
前記半導体基板上に前記電極を被覆する層間絶縁膜を形成する工程と、
前記層間絶縁膜を貫通して前記不純物領域の両端にそれぞれ接続する第１及び第２のコンタクトビアを形成する工程と、
前記層間絶縁膜を貫通して前記電極の一端に接続するビアを形成する工程と、
前記層間絶縁膜を貫通して前記コンタクト領域に接続する第３のコンタクトビアを形成する工程と、
前記層間絶縁膜上に前記ビアと前記第３のコンタクトビアとを接続する上層配線を形成し、前記第３のコンタクトビア、前記上層配線及び前記ビアとからなる前記コンタクト用配線を形成する工程と、
を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記電極の一端を前記素子分離領域を画定する絶縁分離溝上に延在させて前記電極を形成する工程と、
前記素子形成領域の外側の前記半導体基板に不純物がドープされたコンタクト領域を形成する工程と、
前記半導体基板上に前記電極を被覆する層間絶縁膜を形成する工程と、
前記層間絶縁膜を貫通して前記不純物領域の両端にそれぞれ接続する第１及び第２のコンタクトビアを形成する工程と、
前記層間絶縁膜を貫通して前記コンタクト領域及び前記電極の一端を底面に表出する配線溝を形成し、前記配線溝を埋め込む導電体からなる前記コンタクト用配線を形成する工程と、
を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記リーク位置検出工程は、
前記不純物領域の一端に荷電粒子ビームを入射して、前記荷電粒子ピームの入射点から前記半導体基板に流れる電流路の抵抗を第１の抵抗値として測定する工程と、
前記不純物領域の他の一端に前記荷電粒子ビームを入射して、前記荷電粒子ピームの入射点から前記半導体基板に流れる電流路の抵抗を第２の抵抗値として測定する工程と、
予め前記不純物領域の前記一端と前記他の一端間の抵抗の抵抗値Ｒｏｂを測定する工程と、
前記第１の抵抗値をＲ１、前記第２の抵抗値をＲ２として、前記電極を内分比α；（１−α）で内分する前記リーク位置を、
α＝（１／２）［（Ｒ１−Ｒ２）／Ｒｏｂ＋１］
として算出する工程と、
を有することを特徴とする請求項１、２又は３記載の半導体装置の製造方法。
【請求項５】
前記電極の一端に前記荷電粒子ビームを入射して、前記荷電粒子ピームの入射点から前記半導体基板に流れる電流路の抵抗を第３の抵抗値として測定する工程と、
前記前記電極の両端間の抵抗Ｒｇを測定する工程と、
前記第３の抵抗値をＲ３として、前記リーク位置のリーク抵抗の抵抗値Ｒ０を、
Ｒ０＝（Ｒ１−Ｒ３）−α（Ｒｏｂ＋Ｒｇ）
として算出する工程と、
を有することを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板上面に絶縁膜を介して設けられた電極を有する半導体装置の製造方法に関し、とくに電極と基板との間のリーク位置をＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）素子を用いて検出する工程を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置、例えば集積回路の集積密度の向上にともない、シリコン酸化膜に代えて高誘電体膜が、シリコンゲート電極に代えてメタルゲート電極が多用され始めている。また、トランジスタ上面に高ストレス皮膜を形成したり、あるいはソースドレイン領域にＳｉＧｅ混晶を成長することでチャネルに歪みを加え、歪みによるチャネルの移動度の向上が試みられている。
【０００３】
一方、かかる技術は、ゲート絶縁膜あるいはゲート電極に形成された側壁の劣化を招き易く、ゲート電極と半導体基板との間のリークを生じ易い。このため、信頼性の高い半導体装置を製造するために、半導体装置の開発あるいは量産時において、ゲート電極のリークの発生状況を正確に把握するとともに、リーク位置を特定してリーク箇所を迅速かつ容易に観察可能とすることが重要である。
【０００４】
ゲート電極のリークの調査は、通常、ゲート絶縁膜を模した絶縁膜及びゲート電極を模した電極を備え、トランジスタと同様の構造を有するＴＥＧ素子を半導体装置の製造工程と同様の工程で製造し、このＴＥＧ素子の中に形成された電極のリークを検出することでなされていた。
【０００５】
従来、このようなトランジスタと同様の構造を有するＴＥＧ素子のゲート電極（即ち電極）のリークは、２本の接触針を電極に当接することで検出されていた（例えば、特許文献１、２を参照。）。あるいは、走査型電子顕微鏡（ＳＥＭ）を用いてゲート電極の電圧コントラスト像を観測し、観測された電圧コントラスト像からゲート電極の表面電位分布を測定する。そして、測定されたゲート電極の表面電位からゲート電極のリークの有無を判定していた（例えば特許文献３、４を参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−０２３６６８号公報
【特許文献２】特開平０９−１２９６９５号公報
【特許文献３】特開平１１−１２１５６１号公報
【特許文献４】特開２００５−１０８９８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述したように、従来の半導体装置の製造方法では、トランジスタに類似する構造を有するＴＥＧ素子を形成し、そのＴＥＧ素子のゲート電極（電極）に接触針を当接してリークを検出していた。
【０００８】
しかし、接触針の当接はゲート電極表面を傷つけて塵埃を発生することがあり、この塵埃が半導体基板上の他の場所に付着して半導体装置の信頼性を損ねるという問題がある。さらに、リーク箇所を特定するには、接触針を移動して多数箇所に当接しなければならず長時間を要するという問題もある。これらの問題があるため、接触針を用いるリーク検出方法はインラインで使用することが難しい。
【０００９】
また、電圧コントラスト像から求められたゲート電極の表面電位に基づきゲート電極のリークの有無を判定する従来の方法では、非接触で迅速にリークの有無を判別できるものの、ゲート電極の表面電位分布がほぼ均一になるためリーク位置を特定することが難しい。とくに低抵抗材料からなるゲート電極では、ゲート電極を流れるリーク電流により生ずる表面電位分布が小さい。このため、リーク位置の特定が難しく、リークの原因となる欠陥の直接観測に多大の時間が費やされるという問題がある。
【００１０】
本発明は、半導体基板上に絶縁膜を介して設けられた電極を備え、半導体基板と電極間のリーク位置を非接触でかつ迅速に特定することができるＴＥＧ素子を用いた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するための本発明の第１の構成の半導体装置の製造方法は、半導体基板上に絶縁膜を介して延在する電極を備えたＴＥＧ素子の形成工程と、前記ＴＥＧ素子を用いて前記電極と前記半導体基板との間のリーク位置を検出するリーク位置検出工程とを有し、
前記ＴＥＧ素子の形成工程は、前記半導体基板上面に、前記ＴＥＧ素子が形成される素子形成領域を画定する工程と、前記素子形成領域上に、前記絶縁膜を介して前記電極を形成する工程と、前記電極の一端を前記半導体基板に電気的に接続するコンタクト用配線を形成する工程と、前記素子形成領域の少なくとも前記電極の両側に、不純物領域を形成する工程と、前記不純物領域より深い位置に前記素子形成領域の底全面を塞ぐように設けられ、前記不純物領域を前記半導体基板から電気的に絶縁する絶縁分離層を形成する工程と、を有することを特徴として構成する。
【発明の効果】
【００１２】
本発明によれば、荷電粒子ビームをＴＥＧ素子の不純物領域の両端にそれぞれ照射したときにＴＥＧ素子の半導体基板に流れる電流経路の抵抗値の差に基づき、電極と半導体基板との間のリーク位置を算出することができる。従って、リーク位置を非接触で迅速に特定することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態のＴＥＧ素子平面図
【図２】本発明の第１実施形態のＴＥＧ素子正断面図
【図３】本発明の第１実施形態のＴＥＧ素子側断面図
【図４】基板抵抗の測定方法を説明する図（その１）
【図５】基板抵抗の測定方法を説明する図（その２）
【図６】本発明の第１実施形態のＴＥＧ素子の動作説明図
【図７】本発明の第１実施形態のＴＥＧ素子の等価回路図
【図８】本発明の第１実施形態のＴＥＧ素子の製造工程断面図（その１）
【図９】本発明の第１実施形態のＴＥＧ素子の製造工程断面図（その２）
【図１０】本発明の第２実施形態のＴＥＧ素子の平面図
【図１１】本発明の第２実施形態のＴＥＧ素子の側断面図
【図１２】本発明の第３実施形態のＴＥＧ素子の平面図
【図１３】本発明の第３実施形態のＴＥＧ素子の側断面図
【発明を実施するための形態】
【００１４】
本発明の第１実施形態形態は、半導体装置を構成するトランジスタと類似の構造を有するＴＥＧ素子を用いた半導体装置の製造方法に関する
まず、第１実施形態で用いられるＴＥＧ素子の素子構造を説明する。
【００１５】
図１は本発明の第１実施形態のＴＥＧ素子平面図であり、ＴＥＧ素子の平面構造を表している。図２は本発明の第１実施形態のＴＥＧ素子正断面図であり、図１中のＣＣ’断面を表している。図３は本発明の第１実施形態のＴＥＧ素子側断面図であり、図３（ａ）は図１中のＡＡ’断面を、図３（ｂ）は図１中のＢＢ’断面を表している。
【００１６】
図１〜図３を参照して、本発明の第１実施形態に係るＴＥＧ素子１０１では、ｎ型半導体基板１上面に絶縁分離溝２（例えばＳＴＩ（Ｓａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｒａｔｉｏｎ））により画定されかつ素子分離された長方形のＴＥＧ素子形成領域８が形成されている。なお、本明細書のｎ型半導体基板及びｐ型半導体基板には、半導体基板がｎ型及びｐ型である場合の他、半導体基板上面にそれぞれｎ型ウエル及びｐ型ウエルが形成されているものが含まれる。
【００１７】
素子形成領域８の上面には、ゲート絶縁膜３（絶縁膜３）を介して図１の左右方向に延在するゲート電極４（電極４）が形成されている。このゲート電極４は例えば高濃度に不純物がドープされたポリシリコンからなり、その上面にシリサイド層１７が設けられ、側面及び端面に絶縁性の側壁９が設けられている。なお、ゲート電極４全体がシリサイド層あるいは金属層で形成されていてもよい。
【００１８】
素子形成領域８内及び絶縁分離溝２の外側に延在する半導体基板１表面に、ｎ＋不純物領域５が形成されている。このｎ＋不純物領域５は、半導体装置のトランジスタのソースドレイン４領域と同様の工程により製造され、従ってソースドレイン領域と同じ深さ及び不純物濃度を有する。なお、トランジスタと同様の構造にするために、ゲート電極４及び側壁９の直下にはｎ＋不純物領域５を形成しない。これに対して、トランジスタと異なる構造の素子、例えばキャパシタを評価する場合は、ゲート電極４の直下を含めて素子形成領域８の全面にｎ＋不純物領域５を形成することが望ましい。
【００１９】
さらに、素子形成領域８の所定の深さに、絶縁材料又はｐ＋不純物領域からなる絶縁分離層７が設けられる。この絶縁分離層７は、素子形成領域８の全面にその周辺が絶縁分離溝２の壁面に接するように設けられる。即ち、絶縁分離層７は、素子形成領域８の底を完全に塞ぐように設けられる。後述するように、絶縁分離層７は、その上方と半導体基板との間を流れる電流を阻止する。従って、素子形成領域８は絶縁分離層７により上下に電気的に絶縁されて分離される。この分離された素子形成領域８の上部は、底面を絶縁分離層７により、周囲を絶縁分離溝２により半導体基板１から絶縁された活性領域８ｂを構成する。帯１実施形態のＴＥＧの活性領域８ｂは、次に述べるチャネル形成領域８ａ及び不純物領域５ａとから構成される。
【００２０】
素子形成領域８内のｎ＋不純物領域５は絶縁分離層７により上下に分断され、その上部、即ち活性領域８ｂに含まれるｎ＋不純物領域５が、ソースドレイン領域を模した不純物領域５ａを構成する。この不純物領域５ａは、ｎ＋不純物領域５より浅いので、ｎ＋不純物領域５より高いシート抵抗を有する。また、ｎ＋不純物領域５が形成されないゲート電極４直下の領域は低不純物濃度のまま残され、その上面にチャネルドープされてチャネル形成領域となる。なお、不純物領域５ａを、活性領域８ｂの表面にのみ形成する、即ち不純物領域５ａの底面が絶縁分離層７に接触しないように形成することもできる。
【００２１】
不純物領域５ａは、ゲート電極４の周囲を囲むように形成される。しかし、不純物領域５ａは、少なくともゲート電極４の側面外側にゲート電極４に沿って延在するように形成されていれば足り、必ずしもゲート電極４の周囲を囲む必要はない。例えば、ゲート電極４の一端又は両端が絶縁分離溝２上に延在し、その結果、ゲート電極４の周りをコの字型に囲む不純物領域５ａ、あるいはトランジスタと同様にゲート電極４の両側に分離して形成された不純物領域５ａであってもよい。
【００２２】
さらに、絶縁分離溝２を挟み素子形成領域８と対向する半導体基板１に形成されたｎ＋不純物領域５は高濃度に不純物がドープされた領域として、半導体基板１とオーミック接合するためのコンタクト領域５ｂを構成する。このコンタクト領域５ｂとして、例えば、ゲート電極の一端（図１では左端）に最近接するｎ＋不純物領域５を選択することが、上層配線１５パターンを短くかつ簡素にするために好ましい。
【００２３】
不純物領域５ａ上面に、シリサイド層１７が設けられる。このシリサイド層１７は、ゲート電極４上面のシリサイド層１７と同じく、評価すべきトランジスタと同様の構造にするために設けたもので、必要がなければ設けなくてもよい。なお、絶縁分離溝２の外側に形成されたｎ＋不純物領域５上のシリサイド層１７も同様である。
【００２４】
半導体基板１上に、ゲート電極４を被覆する層間絶縁膜６が形成されている。そして、層間絶縁膜６を貫通する、第１のコンタクトビア１２ａ、第２のコンタクトビア１２ｂ、第３のコンタクトビア１３、及びビア１４ａ、１４ｂが形成されている。
【００２５】
第１のコンタクトビア１２ａ及び第２のコンタクトビア１２ｂはそれぞれ、不純物領域５ａの両端近傍に設けられる。なお、第１及び第２のコンタクトビアを一組として、ゲート電極４の両側（ソース及びドレインに相当する領域）にそれぞれ一組づつ設けられる。
【００２６】
ビア１４ａ及びビア１４ｂはそれそれ、ゲート電極４の両端に設けられる。また、第３のコンタクトビア１３は絶縁分離溝２の外側に形成されたコンタクト領域５ｂ上に形成される。そして、層間絶縁膜６上に、ビア１４ａとコンタクトビア１３とを接続する上層配線１６が設けられる。従って、ゲート電極４は、その一端からビア１４ａ、上層配線１６、第３のコンタクトビア１３及びコンタクト領域５ｂを介して、半導体基板１に電気的に接続される。
【００２７】
上述した第１実施形態のＴＥＧ素子１０１は、評価すべきトランジスタの構造と異なる主要な点は以下の３点である。第１点は、トランジスタのチャネル形成領域及びソースドレイン領域を模した活性領域５ｂが、絶縁分離溝２及び絶縁分離層７により半導体基板１から完全に絶縁分離されていることである。第２点は、ゲート電極４の一端が半導体基板１へ接続されていることである。第３点は、不純物領域５ａの両端に、上端面に荷電粒子ビームが照射されるコンタクトビアが設けられていることである。
【００２８】
次に、本第１実施形態のＴＥＧ素子を用いて、ゲート電極４のリーク位置を検出する方法を説明する。その説明に先立ち、まず、荷電粒子ビームを用いた内部抵抗の観測方法を説明する。
【００２９】
周知のように、荷電粒子ビームを観測対象の表面に照射して２次電子又は基板電流を観測し、その観測値から観測対象の内部抵抗（以下「基板抵抗」という。）を算出する方法が知られている。以下、ＳＥＭ（走査型電子顕微鏡）を用いた基板抵抗の測定方法を説明する。
【００３０】
図４は基板抵抗の測定方法を説明する図（その１）であり、観測対象に荷電粒子ビームを照射したときに流れる電流経路を表している。なお図４では、電子の移動方向を中抜きの→で表し、それにより生ずる電流を（）内に表記した。なお、電流は電子と逆向きに流れるため、−記号を付して表記している。
【００３１】
図４を参照して、荷電粒子ビーム８３、例えばＳＥＭの１次電子ビームが観測対象８１、例えば半導体基板の上面に照射されると、観測対象８１の上面から２次電子８４が放出される。この２次電子８４は、２次電子検出器８６により検出され、２次電子８４量に比例する２次電子検出電流Ｉｄｅｔとして観測される。他方、本第１実施形態では、観測対象８１上面から放出される２次電子８４の数が、観測対象８１に注入される荷電電子ビーム８３の電子数より大きくなるように、各種条件が設定される。このため、観測対象８１の表面近傍では電子が不足し、観測対象６１の上面は正に帯電され、正の表面電位Ｖｓｕｒが発生する。
【００３２】
さらに、この不足した電子を補充するために、観測対象８１の外部（例えば下面）から上面へ向かう電子の移動８２が発生する。この電子の移動８２は、観測対象８１の内部抵抗である基板抵抗Ｒの両端、即ち接地電位にある外部と観測対象８１上面との間に、
Ｖｓｕｆ＝Ｒ×Ｉｓｕｂ                                              （１）
で表される表面電位Ｖｓｕｆを発生させる。ここで、Ｒは基板抵抗Ｒの抵抗値、Ｉｓｕｂは基板抵抗Ｒに流れる基板電流Ｉｓｕｂの電流値である。
【００３３】
観測中は定常状態にあり、従って、荷電電子ビーム８３により生ずるビーム電流をＩｂｅａｍ、及び、２次電子８４により生ずる２次電子電流をＩｓｅｃとして、
Ｉｂｅａｍ＋Ｉｓｕｂ−Ｉｓｅｃ＝０                                  （２）
となる平衡状態が保たれる。
【００３４】
一定の荷電ビーム８３の下で、材質及び表面状態が同一の観測対象を観測した場合、２次電子８４に起因する電流Ｉｓｅｃは、表面電位Ｖｓｕｆの関数Ｉｓｅｃ（Ｖｓｕｆ）として定まる。従って、式１及び式２から、
Ｖｓｕｆ＝Ｒ×（Ｉｓｅｃ（Ｖｓｕｆ）−Ｉｂｅａｍ）                    （３）
を得る。
【００３５】
式３は、表面電位Ｖｓｕｆが基板抵抗Ｒの関数として定まり、同時に、電流Ｉｓｅｃも基板抵抗Ｒの関数として定まることを示している。従って、基板電流Ｉｓｕｂも、基板抵抗Ｒの関数として表される。なお、ビーム電流Ｉｂｅａｍを定数としている。
【００３６】
図５は基板抵抗の測定方法を説明する図（その２）であり、一定の荷電粒子ビーム８３を照射した場合の基板電流、表面電位及び２次電子電流の基板抵抗依存性を概念的に表している。
【００３７】
図５（ａ）を参照して、表面電位Ｖｓｕｒは、基板抵抗Ｒの増加とともに単調に増加する。一方、基板電流Ｉｓｕｂ及び２次電子電流Ｉｓｅｃは、図５（ｂ）及び（ｃ）を参照して、基板抵抗Ｒの増加とともに単調に減少する。従って、一定の荷電粒子ビーム８３で照射された観測対象８１の基板抵抗Ｒが抵抗値Ｒ’である場合、図５（ａ）〜（ｃ）を参照して、その抵抗値Ｒ’に対応して、表面電位Ｖ’ｓｕｒ、基板電流Ｉ’ｓｕｂ及び２次電子電流Ｉ’ｓｅｃが一義に定まる。逆に、表面電位Ｖ’ｓｕｒ、基板電流Ｉ’ｓｕｂ及び２次電子電流Ｉ’ｓｅｃの何れか１つが測定されると、例えば基板電流Ｉ’ｓｕｂが測定されると、図５（ｂ）のグラフから、基板抵抗Ｒが基板電流Ｉ’ｓｕｂに対応する値、Ｒ＝Ｒ’として検知される。
【００３８】
本発明の第１実施形態では、観測対象に対して予め表面電位Ｖｓｕｒ、基板電流Ｉｓｕｂ及び２次電子電流Ｉｓｅｃの何れか１つについて基板抵抗Ｒの依存性を測定し、例えば図５に示すようなグラフ又は表として記憶する。そして、表面電位Ｖ’ｓｕｒ、基板電流Ｉ’ｓｕｂ及び２次電子電流Ｉ’ｓｅｃの何れかを測定し、その測定値に対応する基板抵抗Ｒ’を、記憶されたグラフ又は表から読み取ることで、観測対象８１の基板抵抗Ｒ（内部抵抗）を検知する。その他、表面電位Ｖｓｕｒ及び基板電流Ｉｓｕｂをそれぞれ独立に測定して、基板抵抗ＲをＲ＝Ｖｓｕｒ／Ｉｓｕｂとして算出してもよい。
【００３９】
２次電子検出器８６より検出された２次電子検出電流Ｉｄｅｔは、２次電子８４量に比例する。従って、２次電子検出電流Ｉｄｅｔと基板抵抗Ｒの関係を予め測定し、これをグラフ又は表として作成しておき、２次電子８４の観測に代えて、２次電子検出電流Ｉｄｅｔを観測して基板抵抗Ｒを検知することもできる。
【００４０】
次に、第１実施形態のＴＥＧ素子１０１を用いたゲート電極のリーク位置の検出工程を説明する。
【００４１】
リーク位置の検出工程では、まず、図１及び図３を参照して、走査型電子顕微鏡（ＳＥＭ）を用いて、層間絶縁膜６の上面に表出するコンタクトビア１２ａ及びビア１４ａを含み、ゲート電極４に直交して延在する矩形の領域を走査領域１９ａとして、この走査領域１９ａ内を電子ビーム（荷電粒子ビーム）で走査し、２次電子検出電流Ｉｄｅｔを測定する。なお、コンタクトビア１２ａ及びビア１４ａを含む走査領域１９ａは、ゲート電極４の一端側（図１の左側）に設定される。
【００４２】
このとき、電子ビームがコンタクトビア１２ａ及びビア１４ａの上端面を照射したときに測定される２次電子検出電流Ｉｄｅｔを、予め作成された２次電子検出電流Ｉｄｅｔと基板抵抗Ｒとの関係を記録した表に当てはめることにより、コンタクトビア１２ａ及びビア１４ａのそれぞれの上端面から半導体基板１を通り外部に流出する電流経路の抵抗Ｒ１及び抵抗Ｒ３の値を求める。
【００４３】
次いで、コンタクトビア１２ｂ及びビア１４ｂを含む矩形領域を走査領域１９ｂとして、走査領域１９ｂ内を電子ビームで走査し、２次電子検出電流Ｉｄｅｔを測定する。この操作領域１９ｂは、ゲート電極の他の一端（図１の右端側）に画定される。そして、電子ビームがコンタクトビア１２ｂ及びビア１４ｂの上端面を照射したときに測定される２次電子検出電流Ｉｄｅｔから、コンタクトビア１２ｂ及びビア１４ｂのそれぞれの上端面から半導体基板１を通り外部に流出する電流経路の抵抗Ｒ２及び抵抗Ｒ４の値を求める。
【００４４】
次いで、上述の電子ビームの照射工程により求められた抵抗Ｒ１〜Ｒ４を用いて、以下のようにして、リーク欠陥の位置及び必要ならばリーク欠陥のリーク抵抗を算出する。
【００４５】
図６は本発明の第１実施形態のＴＥＧ素子の動作説明図であり、ゲート電極４と不純物領域５ａ間のリーク欠陥１０と、電子ビームの照射によりＴＥＧ素子１０１内部に流れる電流経路とを、図１中のＡＡ’断面で表している。図７は、本発明の第１実施形態のＴＥＧ素子の等価回路図であり、電子ビームの照射によりＴＥＧ素子１０１内部に流れる電流経路の等価回路を表している。
【００４６】
図６を参照して、ゲート電極４と半導体基板１（ここでは不純物領域５ａ）との間にリーク電流を発生するリーク欠陥１０が、ゲート電極４をα：（１−α）に内分する位置に成形されている。即ち、リーク欠陥１０は、長さＬのゲート電極４の一端（図１では左端）からαＬの位置、言い換えれば長さＬのゲート電極４の他の一端（図１では右端）から（１−α）Ｌの位置にある。
【００４７】
説明を簡明にするため、初めに、コンタクトビア１２ａ又はコンタクトビア１２ｂからリーク欠陥１０へ流れる電流が、ゲート電極４の片側に形成された不純物領域５ａのみを流れ、反対側に形成された不純物領域５ａには流れない場合を考える。かかる場合として、不純物領域５ａがゲート電極４の一端又は両端で分断されている場合がある。例えばゲート電極４の両端が絶縁分離溝２上に延在し、ゲート電極４の両側に形成された不純物領域５ａがチャネル領域により２分される場合である。あるいは、ゲート電極４の一端が絶縁分離溝２上に延在し、不純物領域５ａがゲート電極４の周囲にコの字状に形成される場合である。
【００４８】
図７、図１、図３及び図６を参照して、コンタクトビア１２ａに電子ビームが照射されたとき、上述したように、コンタクトビア１２ａの上端面から半導体基板１へ流れる電流Ｉ１の電流経路の抵抗Ｒ１として求められる。この電流Ｉ１は、コンタクトビア１２ａの上端から、コンタクトビア１２ａを通り不純物領域５ａの一端に流入したのち、不純物領域５ａ内をゲート電極４に沿って他の一端方向（図６の右方向）へ流れ、リーク欠陥１０を通りゲート電極４に流入する。ゲート電極４に流入した電流Ｉ１は、さらにゲート電極４内を一端方向（図６の左方向）へ流れ、ビア１４ａ、上層配線１６及びコンタクトビア１３をこの順に経由してコンタクト領域５ｂを介して半導体基板１へ流出する。なお、不純物領域５ａを下向きに流れる電流は絶縁分離層７により阻止されるので、不純物領域５ａは実質的に板状の電流経路を構成する。
【００４９】
上記電流Ｉ１の経路は、図７を参照して、コンタクトビア１２ａの抵抗Ｒｃｖａ、一端からリーク欠陥１０に至る間の不純物領域５ａの抵抗Ｒｓｄ１、リーク欠陥の抵抗Ｒ０、リーク欠陥１０から一端に至る間のゲート電極４の抵抗Ｒｇ１、ビア１４ａの抵抗Ｒｇｖａ、上層配線１６とコンタクトビア１３との直列抵抗Ｒｗ、及び、コンタクト領域５ｂを介して半導体基板１に至る抵抗Ｒｓｕｂ、の直列回路と等価である。従って、コンタクトビア１２ａに電子ビームを照射したときにコンタクトビア１２ａ上端から見える抵抗Ｒ１は、
Ｒ１＝Ｒｃｖａ＋Ｒｓｄ１＋Ｒ０＋Ｒｇ１＋Ｒｇｖａ＋Ｒｗ＋Ｒｓｕｂ      （４）
となる。
【００５０】
他方、コンタクトビア１２ｂへ電子ビームが照射されたときに流れる電流Ｉ２は、コンタクトビア１２ｂ上端からコンタクトビア１２ｂを通り不純物領域５ａに流入する。そして、不純物領域５ａ内をゲート電極に沿って一端方向（図６の左方向）に流れ、リーク欠陥１０を通りゲート電極１４に流入する。その後、電流Ｉ１と同一経路をたどり半導体基板１へ流出する。
【００５１】
即ち、電流Ｉ２の経路は、図７を参照して、コンタクトビア１２ｂの抵抗Ｒｃｖｂ、他の一端からリーク欠陥１０に至る間の不純物領域５ａの抵抗Ｒｓｄ２、リーク欠陥の抵抗Ｒ０、リーク欠陥１０から一端に至る間のゲート電極４の抵抗Ｒｇ１、ビア１４ａの抵抗Ｒｇｖａ、上層配線１６とコンタクトビア１３との直列抵抗Ｒｗ、及び、コンタクト領域５ｂを介して半導体基板１に至る抵抗Ｒｓｕｂ、の直列回路と等価である。従って、コンタクトビア１２ｂに電子ビームを照射したときにコンタクトビア１２ｂ上端から見える抵抗Ｒ２は、
Ｒ２＝Ｒｃｖｂ＋Ｒｓｄ２＋Ｒ０＋Ｒｇ１＋Ｒｇｖａ＋Ｒｗ＋Ｒｓｕｂ      （５）
となる。
【００５２】
式５から式４を減算して
Ｒ２−Ｒ１＝（Ｒｃｖｂ−Ｒｃｖａ）＋（Ｒｓｄ２−Ｒｓｄ１）
＝Ｒｓｄ２−Ｒｓｄ１                                        （６）
を得る。ここで、コンタクトビア１２ａ及びコンタクトビア１２ｂは、同一形状、同一材料からなるから、抵抗Ｒｃｖａと抵抗Ｒｃｖｂは等しいことを用いた。
【００５３】
リーク欠陥１０はゲート電極４、即ち不純物領域５ａ（正確にはコンタクトビア１２ａ、１２ｂ間の長さ）をα：（１−α）の内分比で分割する位置にあるから、コンタクトビア１２ａ、１２ｂ間の不純物領域５ａの抵抗をＲｓｄとして、
Ｒｓｄ１＝αＲｓｄ                                                    （７）
Ｒｓｄ２＝（１−α）Ｒｓｄ                                            （８）
と表すことができる。
【００５４】
式７、８を式６に代入して、αについて解き、
α＝｛（Ｒ１−Ｒ２）／Ｒｓｄ＋１｝／２                                （９）
を得る。
【００５５】
Ｒ１及びＲ２は、例えば２次電子検出電流Ｉｄｅｔを検出して、その検出値を予め作成された２次電子検出電流Ｉｄｅｔと基板抵抗との関係を表す図表に当てはめて求められる。また、不純物領域５ａの抵抗Ｒｓｄは、第１実施形態のＴＥＧ素子と同様の素子構造を有する素子を用いて、実測により求めることができる。
【００５６】
例えば、第１実施形態のＴＥＧのコンタクトビア１２ａを上層配線１６に接続した素子を形成しておき、コンタクトビア１２ｂに電子ビームを照射して測定された基板抵抗Ｒｂと、コンタクトビア１２ａに電子ビームを照射して測定された基板抵抗Ｒａとの差、Ｒｂ−Ｒａ（＝Ｒｓｄ＋Ｒｃｖｂ＋Ｒｃｖｂ）をＲｓｄの近似値として用いてもよい。さらに、不純物領域５ａに近接して設けられた２個のコンタクトビア間の抵抗を測定し、その測定値をＲｃｖｂ＋ＲｃｖｂとしてＲｂ−Ｒａを補正し、正確なＲｓｄの値を求めることもできる。なお、Ｒｓｄの値は、不純物領域５ａが同一構造を有する素子について測定することができればよく、その測定方法は問わない。
【００５７】
このように、実測により求められたＲ１、Ｒ２及びＲｓｄを式９に代入して、リーク位置αが算出される。
【００５８】
観測されるＲ１とＲ２の差分、Ｒ１−Ｒ２のリーク位置αの変動に対する感度、∂（Ｒ１−Ｒ２）／∂αは、式９から
∂（Ｒ１−Ｒ２）／∂α＝２Ｒｓｄ                                    （１０）
と表される。従って、不純物領域５ａの両端間の抵抗Ｒｓｄを大きくすることで、リーク位置をより精密に測定することができる。
【００５９】
本題１実施形態では、ｐ＋不純物領域５の下部を絶縁分離層７により切除する形で不純物領域５ａが形成されるため、不純物領域５ａの深さは、半導体装置に形成されるトランジスタのソースドレイン領域の深さ（即ちｐ＋不純物領域５の深さ）より浅く形成されている。このため、不純物領域５ａのシート抵抗はソースドレイン領域よりも高く、不純物領域５ａの両端間の抵抗Ｒｓｄはトランジスタのソースドレイン領域の抵抗より大きい。従って、トランジスタと同様の構造のＴＥＧ素子を用いる場合に比べ、リーク位置を精密に決定することができる。
【００６０】
上述のリーク位置αの算出では、コンタクトビア１２ａ又はコンタクトビア１２ｂからリーク欠陥１０へ流れる電流が、ゲート電極４の片側に形成された不純物領域５ａのみを流れる場合に限定していた。以下、コンタクトビア１２ａ又は１２ｂからリーク欠陥１０へ流れる電流が、ゲート電極４の両側に形成された不純物領域５ａを流れる場合を説明する。かかる場合は、不純物領域５ａが、ゲート電極４の全周囲を取り囲むように形成されているＴＥＧ素子１０１で生ずる。
【００６１】
図７を参照して、ゲート電極４の両側の不純物領域５ａ内を電流Ｉ１、Ｉ２か流れる場合の等価回路は、リーク欠陥１０が存在する側の不純物領域５ａの両端に、さらに他方の不純物領域５ａの抵抗Ｒ’ｓｄが並列に接続された回路として表すことができる。
【００６２】
従って、電流Ｉ１がコンタクトビア１２ａからリーク欠陥１０までに流れる間に受ける抵抗ｒ１は、抵抗Ｒｓｄ１に抵抗Ｒ’ｓｄ及び抵抗Ｒｓｄ２の直列回路を並列接続した回路の抵抗として表される。同様に、電流Ｉ２がコンタクトビア１２ｂからリーク欠陥１０までの間に受ける抵抗ｒ２は、抵抗Ｒｓｄ２に抵抗Ｒ’ｓｄ及び抵抗Ｒｓｄ１の直列回路を並列接続した回路の抵抗ｒ２として表される。抵抗ｒ１及び抵抗ｒ２は、
１／ｒ１＝１／Ｒｓｄ１＋１／（Ｒ’ｓｄ＋Ｒｓｄ２）                  （１１）
１／ｒ２１＝１／Ｒｓｄ２＋１／（Ｒ’ｓｄ＋Ｒｓｄ１）                （１２）
であるから、式７及び式８を用い、さらにＲ’ｓｄ＝βＲｓｄと置くと、
ｒ１＝｛Ｒｓｄ／（１＋β）｝×α（１＋β−α）                      （１３）
ｒ２＝｛Ｒｓｄ／（１＋β）｝×（１−α）（β＋α）                  （１４）
を得る。ここで、βはゲート電極４の両外側に形成された不純物領域５ａの両端間の抵抗の比である。なお、不純物領域５ａがゲート電極４に対し対称に形成される場合は、β＝１である。
【００６３】
この抵抗ｒ１及び抵抗ｒ２は、電流Ｉ１及び電流Ｉ２がそれそれコンタクトビア１２ａ、１２ｂとリーク欠陥１０との間で受ける抵抗であるから、これらの抵抗ｒ１、ｒ２をそれぞれＲｓｄ１及びＲｓｄ２として算出された式４〜式６中のＲｓｄ１及びＲｓｄ２は、それぞれｒ１及びｒ２で置き換えられねばならない。
【００６４】
式６のＲｓｄ１及びＲｓｄ２を、それぞれ式１３のｒ１及び式１４のｒ２に置き換え、αについて解くと、
α＝｛（Ｒ１−Ｒ２）（１＋β）／β／Ｒｓｄ＋１｝／２                （１５）
を得る。
【００６５】
他方、高濃度領域５ａの両端間で観測される抵抗Ｒobｓｄ、即ちコンタクトビア１２ａとコンタクトビア１２ｂとの間の抵抗は、ゲート電極４の両側の高濃度領域５ａの抵抗Ｒｓｄ、Ｒ’ｓｄの並列抵抗であるから、
Ｒobｓｄ＝βＲｓｄ／（１＋β）
である。これを式１５に代入して、
α＝｛（Ｒ１−Ｒ２）／Ｒobｓｄ＋１｝／２                            （１６）
を得る。式１６は、式９のＲｓｄをＲobｓｄに置き換えたものに等しい。
【００６６】
式９のＲｓｄ及び式１６のＲobｓｄは、いずれも高濃度領域５ａの両端間で実測される抵抗であるから、これらをＲｏｂとして、式９及び式１６を、
α＝｛（Ｒ１−Ｒ２）／Ｒｏｂ＋１｝／２                              （１７）
とまとめて表記することができる。
【００６７】
従って、電流Ｉ１、Ｉ２がゲート電極４の片側及び両側の不純物領域５ａを流れる両方の場合について、リーク位置αは式１７により算出することができる。
【００６８】
次いで、リーク欠陥１０の抵抗、即ちリーク抵抗Ｒ０を求める。
【００６９】
まず、図６及び図７を参照して、電子ビームをビア１４ａに照射したときにビア１４ａ上端からビア１４ａ中に流入する電流Ｉ３の電流経路の抵抗を、上述した基板抵抗Ｒと同様の方法で、抵抗Ｒ３として求める。次いで、電子ビームをビア１４ｂに照射したときにビア１４ｂ上端からビア１４ｂ中に流入する電流Ｉ４の電流経路の抵抗を、同様に抵抗Ｒ４として求める。
【００７０】
電流Ｉ３の経路は、ビア１４ａ上端から上層配線１６及びコンタクトビア１３を経由してコンタクト領域５ｂへ流出する。従って、電流Ｉ３の経路の抵抗Ｒ３は、
Ｒ３＝Ｒｗ＋Ｒｓｕｂ                                                （１８）
と表される。
【００７１】
同様に、電流Ｉ４の経路は、ビア１４ｂ上端からゲート電極４の全長を通過し、ビア１４ａ、上層配線１６及びコンタクトビア１３を経由してコンタクト領域５ｂへ流出する。従って、電流Ｉ４の経路の抵抗Ｒ４は、ビア１４ａとビア１５ａとの間のゲート電極４の抵抗をＲｇとしして、
Ｒ４＝Ｒｇｖｂ＋Ｒｇ＋Ｒｇｖａ＋Ｒｗ＋Ｒｓｕｂ                      （１９）
と表される。ここで、Ｒｇｖｂはビア１４ｂの抵抗である。
【００７２】
式１２から式１１を減算した、Ｒ４−Ｒ３＝（Ｒｇｖｂ＋Ｒｇｖａ）＋Ｒｇから、
Ｒｇ＝（Ｒ４−Ｒ３）−（Ｒｇｖｂ＋Ｒｇｖａ）                        （２０）
として、ゲート電極４の抵抗Ｒｇを求める。ここでビア１４ａ、１４ｂの抵抗Ｒｇｖｂ、Ｒｇｖａはゲート電極４の抵抗Ｒｇに比べて小さいから、Ｒ４−Ｒ３の値をＲｇの近似値として用いることができる。また、ゲート電極４上に近接して設けられた２つのビア間の抵抗を測定し、これをＲｇｖｂ＋Ｒｇｖａの値としてＲ４−Ｒ３を補正し、より正確なＲｇを求めることもできる。さらには、同様のゲート電極の抵抗値を他の方法、例えば触針法により測定した値を用いることもできる。
【００７３】
式４に、式７、式１１を代入して、リーク抵抗Ｒ０を求めると、
Ｒ０＝（Ｒ１−Ｒ３）−α（Ｒｏｂ＋Ｒｇ）−（Ｒｃｖａ＋Ｒｇｖａ）    （２１）
となる。ここで、ＲｓｄをＲｏｂに置き換え、かつゲート電極４の抵抗Ｒｇが内分比αで分割されることを用いた。
【００７４】
既述のように、抵抗Ｒ１、Ｒ３は走査型電子顕微鏡の観測により求められ、また、Ｒｓｄ＋Ｒｇは予め測定することができる。これらの測定値に基づいて式２１からリーク抵抗Ｒ０を求める。このとき、コンタクトビア１２ａ及びビア１４ａの抵抗の和Ｒｃｖａ＋ＲｇｖａはＲ０に比べて十分小さいので無視することができる。もちろん正確な抵抗値Ｒｃｖａ、ｇｖａを測定してＲ０を精密に算出することもできる。
【００７５】
なお、本第１実施形態形態の半導体装置の製造方法において、荷電粒子ビームを不純物領域５ａの両端にそれぞれに接続するコンタクトビア１２ａ、１２ｂに照射したとき、リーク欠陥１０が存在する場合は、コンタクトビア１２ａ、１２ｂの上端面のコントラストがリーク欠陥が存在しない場合と異なる。従って、リーク欠陥１０の有無は容易に識別されるので、初めにリーク欠陥１０の有無を検出し、リーク欠陥１０の存在が検出されたＴＥＧ素子１０１について欠陥位置の検知を行うことが、欠陥解析を効率的に行うために好ましい。
【００７６】
上述したように、第１実施形態のＴＥＧ素子を用いると、不純物領域５ａの両端で観測される基板抵抗Ｒ１、Ｒ２（内部抵抗）に基づき、リーク位置αを容易に特定することができる。従って、リーク欠陥１０の直接観測を迅速に行うことができるので、とくに迅速なフィードバックが要求されるインライン工程で検査されるＴＥＧ素子と用いるに優れている。さらに、必要ならばゲート電極４の抵抗を予め知ることにより、リーク抵抗Ｒ０を知ることができる。これにより、より多様なリーク要因の解析が可能となる。
【００７７】
次に、第１実施形態のＴＥＧ素子１０１を用いた半導体装置の製造方法を説明する。本第１実施形態では、半導体ウエーハからなる半導体基板１に、ＭＯＳトランジスタを含む半導体装置を形成すると同時に、上述した第１実施形態のＴＥＧ素子１０１を作成する。以下、その工程を詳細に説明する。
【００７８】
図８及び図９は本発明の第１実施形態のＴＥＧ素子の製造工程断面図（その１）及び（その２）であり、半導体装置と同時に半導体基板上に形成されるＴＥＧ素子の形成工程を表している。なお、図８及び図９（ｅ）は、図１のＡＡ’位置の断面を、図９（ｅ−１）は図１のＢＢ’断面を表している。
【００７９】
図８（ａ）を参照して、まず、ｎ型半導体基板１の上面に絶縁材料、例えば酸化膜が埋め込まれた絶縁分離溝２（ＳＴＩ）を形成する。絶縁分離溝２は、例えば長方形の素子形成領域８を画定する。半導体基板１は、例えばシリコンウエーハであり、１枚の半導体基板１上に複数の半導体装置と複数のＴＥＧ素子１０１が形成される。このＴＥＧ素子１０１の素子形成領域８を画定する絶縁分離溝２は、半導体装置のトランジスタの素子分離溝と同時に形成することがトランジスタを評価するという観点から好ましい。
【００８０】
次いで、図８（ｂ）を参照して、素子形成領域８全面にｐ型不純物をイオン注入して、半導体基板１表面から深さ方向に離れた位置にｐ＋型の不純物領域からなる絶縁分離層７を形成する。この絶縁分離層７は、周囲が絶縁分離溝２に接するように、上面が絶縁分離溝２より浅い位置に設けられる。これにより、素子形成領域８の上面に、周囲を絶縁分離溝２によりかつ底面を絶縁分離層７により半導体基板１から分離された半導体からなる活性領域８ｂが形成される。
【００８１】
次いで、図８（ｃ）を参照して、チャネルドープ後、素子形成領域８（活性領域８ｂ）上面にゲート絶縁膜３を介してゲート電極４を形成する。次いで、ゲート電極４の側面及び端面に絶縁性の側壁９を形成する。この工程は、半導体装置のトランジスタのゲート絶縁膜、ゲート電極及び側壁の形成と同時になされる。
【００８２】
次いで、図８（ｄ）を参照して、ゲート電極４及び側壁９をマスクとしてｎ型不純物をイオン注入し、ゲート電極４及び側壁９直下を除く素子形成領域８全面にｎ＋不純物領域５を形成する。なおｎ＋不純物領域５は、素子形成領域８外側に表出する半導体基板１上面にも形成され、そのうちゲート電極４の延長上に位置するｎ＋不純物領域５は半導体基板１と電気的に接続するコンタクト領域５ｂとして用いられる。
【００８３】
次いで、ゲート電極４上面及び表出するｎ＋不純物領域５の表面に、シリサイド層１７を形成する。これら、ｎ＋不純物領域５及びシリサイド層１７は、半導体装置のトランジスタのソースドレイン領域の形成及びシリサイド層の形成と同時になされる。従って、ｎ＋不純物領域５の不純物濃度及び深さは、トランジスタのソースドレイン領域と同一である。もちろん必要ならば、不純物の種類、濃度及び深さをソースドレイン領域と異なるものとすることもできる。
【００８４】
活性領域８ｂ内のｎ＋不純物領域５、即ち絶縁分離層７より上方のｎ＋不純物領域５は、ＴＥＧ素子１０１においてソースドレインを模した不純物領域５ａを構成する。他方、活性領域５ｂの残りの部分、即ちｎ＋不純物領域５が形成されない領域は、トランジスタのチャネル領域を模したチャネル領域８ａとなる。
【００８５】
この不純物領域５ａは、ｎ＋不純物領域５の底部が絶縁分離層７により切除された形状であるから、ソースドレイン領域よりも薄く、従ってソースドレイン領域より高いシート抵抗を有する。このため、不純物領域５ａの両端間の抵抗Ｒｓｄは大きく、式１０に示するように高い精度でリーク位置を決定することがてきる。なお、リーク位置の許容精度が許すならば、不純物領域５ｂを絶縁分離層７の上面よりも浅い位置に形成しても差し支えない。
【００８６】
次いで、図９（ｅ）及び図９（ｅ−１）を参照して、半導体基板１上面全面に、ゲート電極４を被覆する層間絶縁膜６を形成する。次いで、ゲート電極４の両端に、ゲート電極４上のシリサイド層１７を表出するのビアホールを開設する。同時に、コンタクト領域５ａ上のシリサイド層１７を表出するコンタチトホール、及び、不純物領域５ａの両端に不純物領域５ａ上のシリサイド層１７を表出するコンタクトホールを開設する。
【００８７】
次いで、層間絶縁膜に開設されたこれらのビアホール及びコンタクトホールを導電体材料で埋込み、ゲート電極４の両端にそれぞれ接続するビア１４ａ、１４ｂ、コンタクト領域５ｂに接続するコンタクトビア１３、及び、不純物領域５ａの両端にそれぞれ接続するコンタクトビア１２ａ、１２ｂを形成する。
【００８８】
最後に、図３を参照して、層間絶縁膜６上に、ビア１４ａとコンタクトビア１３とを接続する上層配線１６を形成して、第１実施形態に係るＴＥＧ素子が形成される。なお、上層配線１６は、基板抵抗測定のために電子ビームが照射されるコンタクトビア１２ａ、１２ｂ及びビア１４ａ、１４ｂと同一材料で形成することが、同量の２次電子収量を得るために好ましい。同一電子ビームの照射でも、異なる材料では２次電子収量が違うため、基板抵抗と２次電子検出電流Ｉｄｅｔとの関係を表す図表を、材料ごとに各別に用意しなければならず煩雑だからである。
【００８９】
これらのビア１４ａ、１４ｂ及びコンタクトビア１３、１２ａ、１２ｂの形成は、半導体装置内のビア及びコンタクトビアと同時に形成することもできる。この場合、上層配線１６を同一材料で形成する代わりに、ビア１４ａの上端面の一部が上層配線１６の外に表出するように形成してもよい。これにより、電子ビームをビア１４ａに照射することが可能となり、２次電子収量をコンタクトビア１２ａ、１２ｂと同一にすることができる。なお、トランジスタのゲート電極４リークの評価に関係しないならば、これらのビア及びコンタクトビアを半導体装置のビア及びコンタクトホールとは異なる材料で形成しても差し支えない。
【００９０】
さらに、トランジスタのゲート電極のリーク評価に関係しないならば、半導体装置とは別に、ＴＥＧ層１０１内のシリサイド層１７を設けない、あるいはビア１４ａ、１４ｂ及びコンタクトビア１３、１２ａ、１２ｂの底面にのみ設けることもできる。このように高濃度領域５ａ上の広い領域にシリサイド層１７が形成されないと、高濃度領域５ａの実効的なシート抵抗が高まるのて、不純物領域５ｂの両端間の抵抗Ｒｓｄをより大きくすることができる。
【００９１】
ＴＥＧ素子１０１形成後、既述のＳＥＭによるリーク位置の観測を行い、リーク位置を特定し、その位置を各種分析装置を用いて詳細に分析しリーク欠陥の詳細を確認する。この結果を、半導体装置の製造工程の条件にフィードバックすることで、製造工程を常に適切に保持することができる。
【００９２】
本発明の第２実施形態は、第１実施形態の上層配線をビアで置き換えたＴＥＧ素子に関する。
【００９３】
図１０は本発明の第２実施形態のＴＥＧ素子の平面図である。図１１は本発明の第２実施形態のＴＥＧ素子の側断面図であり、図１１（ａ）は図１１中のＡＡ’端面を、図１１（ｂ）は図１１中のＢＢ’断面表している。
【００９４】
図１０及び図１１を参照して、本第２実施形態のＴＥＧ素子１０２は、第１実施形態のビア１４ａ、上層配線１６及びコンタクトビア１３からなるコンタクト用配線１５を、１個のビアからなるコンタクト用配線１５ａで置き換えたものである。
【００９５】
本第２実施形態のＴＥＧ素子１０２では、ゲート電極４のコンタクト領域５ｂに近い側の一端が絶縁分離溝２上に延在するように形成される。そして、半導体基板１上全面にゲート電極４を被覆する層間絶縁膜６を形成したのち、ゲート電極４の一端及びコンタクト領域５ｂを表出する開口を開設し、その開口を導電性材料で埋め込んだコンタクト用配線１５ａが形成される。このコンタクト用配線１５ａは、ビア１４ｂ又はコンタクトビア１２ａ、１２ｂと同時に形成することができる。なお、コンタクト用配線１５ａをコンタクトビア１２ａ、１２ｂと同一材料で形成することが、コンタクト用配線１５ａ及びコンタクトビア１２ａ、１２ｂ上面の２次電子の放出率（２次電子収量）を同一とする観点から好ましい。
【００９６】
本第２実施形態のゲート電極４は、両端が絶縁分離溝２上に延在してもよい。また、ゲート電極４の一端が、絶縁分離溝２上を横切ってコンタクト領域５ａ上に延在してもよい。この場合、ゲート電極４の一端がコンタクト領域５ａに電気的に短絡しても差し支えない。
【００９７】
本第２実施形態では、上層配線１６の形成工程が無いので製造工程を簡易にすることができる。また、コンタクト用配線１５ａ、ビア１４ｂ及び及びコンタクトビア１２ａ、１２ｂ上面での２次電子の放出率を容易に同一にすることができるので、リーク抵抗Ｒ０の測定を精密にすることがてきる。なお、コンタクト用配線１５ａ及びビア１４ｂの２次電子放出率がコンタクトビア１２ａ、１２ｂ上面と異なっていても、リーク位置の測定精度には影響しない。
【００９８】
本発明の第３実施形態は、層間絶縁膜が形成されていないＴＥＧ素子１０３に関する。
【００９９】
図１２は本発明の第３実施形態のＴＥＧ素子の平面図、図１３は本発明の第３実施形態のＴＥＧ素子の側断面図である。なお、図１３は、図１２中のＡＡ’断面を表している。      
【０１００】
図１２及び図１３を参照して、本第３実施形態のＴＥＧ素子１０３では、第１実施形態と同様に、絶縁分離溝２及び絶縁分離層７を形成した後、素子形成領域８の全面にｎ＋不純物領域５を形成する。従って、ゲート電極４の下面にも不純物領域５ａが形成されている。次いで、誘電体薄膜からなる絶縁膜３を形成し、一端が絶縁分離溝２上に延在する電極４を形成する。この絶縁膜３は、不純物領域５ａを下部電極とし電極４を上部電極とするキャパシタを構成する。
【０１０１】
さらに、電極４の一端とコンタクト領域５ｂとを接続するコンタクト配線１５ｂが形成されている。このコンタクト配線１５ｂは半導体装置の配線と同時に、例えばフォトリソグラフィにより形成することができる。また、導電性材料を塗布することで形成することもできる。
【０１０２】
本第３実施形態では、電極４と不純物領域５ａとの間のリーク位置を、電極４（第１実施形態のゲート電極に相当する。）の両端近くに画定された走査領域１９ａ、１９ｂにおける基板抵抗Ｒ１、Ｒ２を測定し、その測定された基板抵抗Ｒ１、Ｒ２を式９に代入して算出することができる。さらに、必要ならば、ゲート電極４上の基板抵抗Ｒ３、Ｒ４を測定し、式１０に代入してリーク抵抗Ｒ０を算出することができる。
【０１０３】
上述した第３実施形態のＴＥＧ素子１０３は、キャパシタを模したもので、半導体装置に組み込まれるキャパシタの評価に適している。このため、その製造工程も半導体装置のキャパシタの製造と同様の工程で行うことが好ましい。
【０１０４】
本第３実施形態のＴＥＧ素子１０３を、キャパシタの評価に代えて、製造途中のトランジスタの評価に用いることがてきる。即ち、電極４をゲート電極４とし、絶縁膜３をゲート電極とするＴＥＧ素子１０３を形成し、このＴＥＧ素子１０３を用いてトランジスタのリークを評価する。この場合、ＴＥＧ素子１０３をトランジスタと同様の構造とするために、第１実施形態と同様にゲート電極４及び側壁９の直下には不純物領域５ａを形成せず、チャネル領域８ａとすることが好ましい。  
【０１０５】
本第３実施形態は、ゲート電極４（又は電極４）を形成した段階で、リーク欠陥１０の評価を実施することができる。従って、製造工程への迅速なフィードバックが可能となる。また、コンタクト１２ａ、１２ｂ及びビア１４ａ、１４ｂの抵抗を無視することができるので、リーク位置及びリーク抵抗の測定精度が高い。
【０１０６】
上述した本第１〜第３実施形態のＴＥＧ素子１０１〜１０３は、不純物領域５ａをｎ＋型とし、絶縁分離層７をｐ＋型半導体又は絶縁体で構成している。この場合、電子ビームの照射面が正に帯電するように、電子ビームの照射条件を設定することが好ましい。この照射条件では、電流Ｉ１、Ｉ２はｎ＋型の不純物領域５ａからｐ＋型の絶縁分離層７へと流れる。しかし、絶縁分離層７と不純物領域５ａとの界面が逆方向の接合面となるので、電流Ｉ１、Ｉ２はこの界面（絶縁分離層７の上面）で阻止される。従って、電流Ｉ１、Ｉ２の流れる深さは、不純物領域５ａの深さに制限される。従って、電流Ｉ１、Ｉ２が流れる領域のシート抵抗を高くすることができる。電流Ｉ１、Ｉ２が下から上に逆方向に流れる条件では、逆方向の接合面はｐ＋型の絶縁分離層７とｎ型の半導体基板１との界面（即ち絶縁分離層７の下面）となり、電流Ｉ１、Ｉ２の流れる層が不純物領域５ａに絶縁分離層７が加わるため、シート抵抗が低くなる。
【０１０７】
また、不純物領域５ａをｐ＋とする場合は、絶縁分離層をｎ＋とし、照射面が負に帯電するように電子ビームの照射条件を設定する。もちろん、絶縁分離層７を絶縁体により構成した場合、例えば酸素のイオン注入により酸化物からなる絶縁分離層７を形成した場合、いずれの照射条件下でも同じように大きなシート抵抗を得ることができる。
【産業上の利用可能性】
【０１０８】
本発明を、トランジスタ又はキャパシタを含む半導体装置の評価工程に適用することで、リーク欠陥と製造条件の関係を迅速に調査することができる。このため、インラインでの評価として製造工程に組み入れ、優れた信頼性を有する半導体装置を製造することがてきる。
【符号の説明】
【０１０９】
１  半導体基板
２  絶縁分離溝
３  ゲート絶縁膜（絶縁膜）
４  ゲート電極（電極）
５、５ａ  不純物領域
５ｂ  コンタクト領域
６  層間絶縁膜
７  絶縁分離層
８  素子形成領域
８ａ  チャネル形成領域
８ｂ  活性領域
９  側壁
１０  リーク欠陥
１１ａ、１１ｂ、８３  電子ビーム（荷電粒子ビーム）
１２ａ  第１のコンタクトビア
１２ｂ  第２のコンタクトビア
１３  第３のコンタクトビア
１４ａ、１４ｂ  ビア
１５  コンタクト用配線
１６  上層配線
１７  シリサイド層
１９ａ、１９ｂ  走査領域  
４０  半導体装置形成領域
４１〜４５、１０１〜１０５  ＴＥＧ素子
８１  観測対象
８２  電子の移動
８４  ２次電子
８６  ２次電子検出器
【図１】
2010272817.tif 000003
【図２】
2010272817.tif 000004
【図３】
2010272817.tif 000005
【図４】
2010272817.tif 000006
【図５】
2010272817.tif 000007
【図６】
2010272817.tif 000008
【図７】
2010272817.tif 000009
【図８】
2010272817.tif 000010
【図９】
2010272817.tif 000011
【図１０】
2010272817.tif 000012
【図１１】
2010272817.tif 000013
【図１２】
2010272817.tif 000014
【図１３】
2010272817.tif 000015