(57)【要約】【課題】パッド電極上にはんだ粉を付着させ、そのはんだ粉を溶融させて当該電極上にはんだを被着させるに際し、隣接電極間のはんだによるショートの発生を抑制し、所望とする狭ピッチ化に寄与すること。【解決手段】先ず、隣接電極間の間隙とはんだ粉の平均粒径との比率と、当該隣接電極間のはんだによるショートの発生率との関係を実験から求めて得られたテーブルデータを用意しておく。次に、はんだ被着の対象とされる電極２１を備えた配線基板を用意し、その隣接する電極２１間の間隙と上記のテーブルデータから、上記の比率が所定値以上であってショートの発生率が０％となっているときの粒径を有したはんだ粉２３を選択し、そのはんだ粉２３を当該電極２１の表面にのみ選択的に付着させる。そして、そのはんだ粉２３を溶融させて当該電極２１の表面にはんだ２４を被着させる。【選択図】図３
2010123740.tif 000002
【特許請求の範囲】
【請求項１】
隣接するパッド電極間の間隙とはんだ粉の平均粒径との比率と、当該比率のときに当該隣接電極間で起こり得るはんだによるショートの発生率との関係を実験から求めて得られたテーブルデータを用意する工程と、
はんだ被着の対象とされる複数のパッド電極を備えた配線基板を用意する工程と、
前記配線基板の隣接するパッド電極間の間隙と前記テーブルデータから、前記比率が所定値以上であってショートの発生率が０％となっているときの粒径を有したはんだ粉を選択し、該選択したはんだ粉を当該電極の表面にのみ選択的に付着させる工程と、
該付着させたはんだ粉を溶融させて当該電極の表面にはんだを被着させる工程とを含むことを特徴とするはんだ被着方法。
【請求項２】
前記複数のパッド電極を備えた配線基板を用意する工程において、各パッド電極の上面及び側面が露出するように形成された配線基板を用意し、
前記選択したはんだ粉を当該電極の表面にのみ選択的に付着させる工程において、当該はんだ粉として、前記比率の値が３以上の条件を満たすときの粒径を有したはんだ粉を選択することを特徴とする請求項１に記載のはんだ被着方法。
【請求項３】
前記複数のパッド電極を備えた配線基板を用意する工程において、各パッド電極の上面のみが露出するように形成された配線基板を用意し、
前記選択したはんだ粉を当該電極の表面にのみ選択的に付着させる工程において、当該はんだ粉として、前記比率の値が１．５以上の条件を満たすときの粒径を有したはんだ粉を選択することを特徴とする請求項１に記載のはんだ被着方法。
【請求項４】
前記選択したはんだ粉を当該電極の表面にのみ選択的に付着させる工程は、当該電極の表面に粘着剤を形成し、当該電極が設けられている側の面に前記選択したはんだ粉を付着させた後、当該電極以外の部分に付着している余分のはんだ粉を除去することを含むことを特徴とする請求項２又は３に記載のはんだ被着方法。
【請求項５】
前記付着させたはんだ粉を溶融させて当該電極の表面にはんだを被着させる工程は、該付着させたはんだ粉を仮止めするための熱処理を施し、当該はんだ粉が仮止めされた電極上にフラックスを塗布後、リフロー処理を施して当該はんだ粉をバンプ化し、前記フラックスを除去することを含むことを特徴とする請求項２又は３に記載のはんだ被着方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板に設けられた外部接続用のパッド電極の表面にはんだを被着させる技術に係り、より詳細には、半導体素子等の電子部品（チップ）をフリップチップ実装するのに用いられる配線基板に設けられたパッド電極上にはんだを被着させるためのはんだ被着方法に関する。
【０００２】
かかるパッド電極を備えた配線基板は、半導体素子等を実装するパッケージとしての機能を果たすという点で、以下の記述では便宜上、「半導体パッケージ」ともいう。
【背景技術】
【０００３】
配線基板（半導体パッケージ）において、最外層の配線層にはその所要の箇所にパッド部（パッド電極）が画定されており、このパッド電極に、当該パッケージに実装される半導体素子等の電極端子が接続されるようになっている。そして、このパッド電極の部分を除いて当該配線層が絶縁層（ソルダレジスト層）によって覆われている。つまり、最外層の絶縁層（ソルダレジスト層）の対応する部分が開口されており、その開口部からパッド電極が露出している。パッド電極の配置形態としては、パッド電極が当該配線基板上に凸状に形成されているか、あるいは、パッド電極の表面が基板面と同一面、もしくは電極面が基板面より内側（基板内部側）に後退した位置となるように形成されている。
【０００４】
このようなパッド電極に半導体素子の電極端子（チップパッド）を接続する手段としては、典型的にはんだバンプが用いられている。そして、その形成方法として、フォトプロセスを用いためっき法やメタルマスクを用いた蒸着法などが主流である一方、パッド電極が微細な間隔（ピッチ）で形成されている配線基板にあっては、パッド電極にはんだを被着させる際に、スーパージャフィット法と呼ばれる技術が用いられている。これは、パッド電極の表面にのみ選択的に粘着層を形成し、そこに微小なはんだ粉（粒子）を付着させて、リフローによりそのはんだ粉を溶融させることで、パッド電極上にはんだを被着させる方法である。
【０００５】
このような方法を用いてはんだ被着を行うにあたり、従来は、はんだ被着の対象とするパッド電極のピッチ（隣接する電極の電極中心間の距離）や電極間隙（隣接する電極の対向する側の側面間の距離）に対してどのような粒径のはんだ粉を使用するか明確でなく、また一定の基準がなかった。
【０００６】
かかるはんだ被着に関連する技術の一例は、下記の特許文献１に記載されている。ここに記載された技術では、はんだ粒子とフラックス作用を有する液体との混合物からなるはんだ材料を、液体中にはんだ粒子を均一に分散させた状態でワーク上に供給するようにしている。
【特許文献１】特開２００６−４３７３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
配線基板に実装される半導体素子は、昨今の高密度化及び高機能化に対応すべく電極端子の数が増えてきており、その電極端子のピッチ（パッドピッチ）の狭ピッチ化が進んでいる。これに伴い、配線基板側のパッド電極にはんだ被着を行う技術も狭ピッチに対応することが求められている。
【０００８】
しかしながら、上述したようにスーパージャフィット法と呼ばれる技術を用いてはんだ被着を行う際に、電極ピッチや電極間隙に対して使用すべきはんだ粉の粒径が明確でなかった（あるいは一定の基準がなかった）ため、電極ピッチ（電極間隙）がさらに狭くなった場合に、隣接電極間ではんだによるショート（短絡）が発生し、所望とする狭ピッチに対応できないといった課題があった。
【０００９】
図５はその問題点を説明するための図である。図中、（ａ）は基材（絶縁層）１上に形成された配線層の一部に画定されるパッド電極２の表面（上面及び側面）にはんだ粉３を供給した後の状態を示しており、（ｂ）は隣接する２つのパッド電極２間ではんだ４によるショートが発生している様子を模式的に示している。隣接電極２，２間の間隙が狭くなりすぎると、各電極２の対向する側の側面に付着したはんだ粉２が溶融したときに互いに接触し、その接触した部分のはんだが表面張力によって膨らみ、図示のように電極間を短絡してバンプ化された状態（はんだ４）となる。
【００１０】
本発明は、かかる従来技術における課題に鑑み創作されたもので、パッド電極上にはんだ粉を付着させ、そのはんだ粉を溶融させて当該電極上にはんだを被着させるに際し、隣接電極間のはんだによるショートの発生を抑制し、ひいては所望とする狭ピッチ化に寄与することができるはんだ被着方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の従来技術の課題を解決するため、本発明によれば、隣接するパッド電極間の間隙とはんだ粉の平均粒径との比率と、当該比率のときに当該隣接電極間で起こり得るはんだによるショートの発生率との関係を実験から求めて得られたテーブルデータを用意する工程と、はんだ被着の対象とされる複数のパッド電極を備えた配線基板を用意する工程と、前記配線基板の隣接するパッド電極間の間隙と前記テーブルデータから、前記比率が所定値以上であってショートの発生率が０％となっているときの粒径を有したはんだ粉を選択し、該選択したはんだ粉を当該電極の表面にのみ選択的に付着させる工程と、該付着させたはんだ粉を溶融させて当該電極の表面にはんだを被着させる工程とを含むことを特徴とするはんだ被着方法が提供される。
【００１２】
本発明に係るはんだ被着方法によれば、あらかじめ実験から求めて得られたテーブルデータ（電極間隙のはんだ粒径に対する比率の値と、隣接電極間のはんだによるショートの発生率との関係を規定したもの）を参照し、はんだ被着の対象とされるパッド電極の電極間隙に応じて最適な粒径のはんだ粉（当該比率が所定値以上であってショートの発生率が０％となっているときの粒径を有したはんだ粉）を使用して当該電極上にはんだを被着させている。これにより、従来技術（図５）に見られたような隣接電極間のはんだによるショートの発生を抑制することができ、その結果、所望とする狭ピッチ化に対応することが可能となる。
【００１３】
本発明に係るはんだ被着方法の他の構成上の特徴及びそれに基づく特有の利点等については、後述する発明の実施の形態を参照しながら詳細に説明する。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
【００１５】
図１は、本発明の一実施形態に係るはんだ被着方法を実施するのに使用するテーブルデータを説明するための図である。
【００１６】
図１において、（ａ）は後述する調査に使用した基板１０の構成を模式的に示したものであり（平面図）、はんだ被着の対象とするパッド電極を含む配線層１１と、この配線層１１の下に形成されている絶縁層１２と、配線層１１の所要の部分（パッド電極）を露出させて配線層１１及び絶縁層１２上に形成されたソルダレジスト層１３とを備えている。配線層（パッド電極）１１の材料としては銅（Ｃｕ）を使用し、絶縁層１２の材料としてはエポキシ系樹脂を使用している。
【００１７】
また、（ｂ）は（ａ）の構成においてＡ−Ａ線に沿って見たときの断面構造を示したもので、パッド電極１１上にはんだ粉１４を供給した後の状態を示している。はんだ粉１４は、図示のように各電極１１の表面（上面及び側面）にのみ付着し、それ以外の部分（絶縁層１２上）には付着していない。つまり、本実施形態に係るはんだ被着方法では、パッド電極１１が基板１０上に凸状に形成され、その電極１１の上面と共に側面も露出している場合を対象としている。
【００１８】
また、（ｃ）は、隣接するパッド電極１１，１１間の電極間隙Ｓとはんだ粉１４の平均粒径Ｄを様々に変化させて、電極間隙Ｓのはんだ粒径Ｄに対する比率（Ｓ／Ｄ）の値と、隣接電極間のはんだによるショートの発生率を調査した結果を示している。つまり、実験から得られたＳ／Ｄの値とショート発生率との関係を規定したテーブルデータを示している。このテーブルデータは、本発明を特徴付けるものであり、後述するようにはんだ被着方法を実施する際に使用される。
【００１９】
このテーブルデータ（実験結果）からわかるように、Ｓ／Ｄの値が所定値以上（図示の例では、Ｓ／Ｄ≧２．９２）の条件を満たすときのはんだ粉を使用することで、ショートの発生を抑制したはんだ被着が可能となっている。このＳ／Ｄの値は、あくまで実験結果に基づくものであり、調査対象の個体間に多少のばらつきや誤差も考えられるため、概ねＳ／Ｄ≧３の条件を満たしていればショートの発生は抑制され得るものと期待される。
【００２０】
ちなみに、図１（ｃ）に示すショート発生率（％）は、パッド数（パッド電極の数）に対して示したものである。つまり、ショート発生率が１％ということは、１００個の電極に対して１箇所でショートが発生するということを意味する。従って、仮にパッド電極の数が１００個のチップを考えると、このチップ１個について１箇所のショートが発生することになり、このチップは不良品としてリジェクトされることになる。
【００２１】
次に、このテーブルデータを使用して行うはんだ被着方法について、その工程の一例を示す図２及び図３を参照しながら説明する。なお、各工程図では、図示の簡単化のため、本発明に関連する部分（パッド電極及びその周辺部分）の構成のみを示している。
【００２２】
先ず最初の工程では（図２（ａ）参照）、はんだ被着の対象とされるパッド電極２１を備えた配線基板を用意する。
【００２３】
かかる配線基板は、例えば、ビルドアップ法を用いて形成することができる多層構造の配線基板であり、銅（Ｃｕ）からなる配線層とエポキシ系樹脂からなる樹脂層（絶縁層）とが交互に積層され、各樹脂層に形成されたビアホールに充填された導体（ビア）を介して各配線層が層間接続された構造を有している。さらに、その最外層の配線層の所要の箇所にパッド部（図示の例では、２つの隣接するパッド電極２１）が画定されている。パッド電極２１は、絶縁層（樹脂層）２２上に形成されている。また、当該配線層（最外層の配線層）及び絶縁層２２上には、特に図示はしていないが、パッド電極２１の部分が露出するように表面を覆うソルダレジスト層が形成されている。パッド電極２１は、一例として銅（Ｃｕ）で形成されている。
【００２４】
次いで、このようにして用意された配線基板（その上にパッド電極２１が凸状に形成されているもの）の表面に対し、清浄化処理を施す。その方法としては、エタノールやＩＰＡ（イソプロピルアルコール）等によるアルコール洗浄、希硫酸（１０重量％）等による酸洗浄などを行う。さらに、その表面を水洗する。
【００２５】
次の工程では（図２（ｂ）参照）、その表面洗浄された配線基板を、粘着剤３１（イミダゾール系誘導体、ベンゾトリアゾール誘導体等の成分を含んだもの）を含む薬液に浸漬する。この粘着剤３１は、金属上（この場合、パッド電極２１の表面）にのみ選択的に形成されるので、絶縁層２２上には形成されない。薬剤を水洗し、乾燥させると、図示のようにパッド電極２１の表面（上面及び側面）にのみ選択的に粘着剤３１が形成された状態となる。
【００２６】
次の工程では（図２（ｃ）参照）、絶縁層２２上に形成されたパッド電極２１（その表面に粘着剤３１が形成されている）に対し、上述したテーブルデータ（図１（ｃ））を参照して、当該パッド電極２１の電極間隙に応じた最適な粒径のはんだ粉、すなわち、Ｓ／Ｄ≧３の条件を満たすときの粒径を有したはんだ粉２３を選択し、この選択したはんだ粉２３を当該パッド電極２１の表面に付着させる。このとき、図示のように絶縁層２２上にもはんだ粉２３が付着する。使用するはんだ粉２３の材料としては、例えば、Ｓｎ−Ａｇ−Ｃｕ（融点２１８℃）、Ｓｎ−Ａｇ（融点２２１℃）、Ｓｎ−Ｃｕ（融点２２７℃）などが用いられる。
【００２７】
次の工程では（図２（ｄ）参照）、前の工程ではんだ粉２３を付着させたときに絶縁層２２上に付着したはんだ粉２３（つまり、パッド電極２１の部分以外に付着している余分のはんだ粉２３）を、エアブローや水シャワー等により除去する。
【００２８】
次の工程では（図３（ａ）参照）、パッド電極２１（粘着剤３１）の表面に付着させたはんだ粉２３を仮止めするための加熱処理（２００℃、３０分程度）を施す。この工程で加熱処理を施すと、パッド電極２１上の粘着剤３１が気化し、図示のようにパッド電極２１上にはんだ粉２３が直接付着した（固定化された）状態となる。
【００２９】
次の工程では（図３（ｂ）参照）、絶縁層２２上に形成されたパッド電極２１（その表面にはんだ粉２３が仮止めされている）に対し、表面処理剤としてのフラックス３２を塗布する。このフラックス３２には、ハロゲンを含有した水溶性フラックスを使用する。
【００３０】
次の工程では（図３（ｃ）参照）、リフロー（はんだの融点以上の温度で３０秒程度）により、パッド電極２１上のはんだ粉２３を溶融させてバンプ化する（はんだ２４）。
【００３１】
その際、隣接する各電極２１の対向する側の側面に付着したはんだ粉２３（図３（ｂ）参照）が溶融し、その溶融した部分（はんだ）が互いに接近するが、上述したように特定の条件（Ｓ／Ｄ≧３）を満たすはんだ粉２３を使用しているので、溶融したはんだが表面張力によって膨らんでも電極間を短絡することなく、図示のように互いに絶縁された状態を保ってバンプ化される（はんだ２４）。
【００３２】
最後の工程では（図３（ｄ）参照）、表面を水洗してフラックス３２（ハロゲンを含有した水溶性フラックス）を除去する。さらに、その表面を乾燥させると、図示のようにパッド電極２１上にはんだ２４が被着された構造体を得ることができる。
【００３３】
以上説明したように、本実施形態に係るはんだ被着方法（図１〜図３）によれば、あらかじめ実験から求めて得られたテーブルデータ（電極間隙Ｓのはんだ粒径Ｄに対する比率Ｓ／Ｄの値と、隣接電極間のはんだによるショートの発生率との関係を規定したもの）を参照し、はんだ被着の対象とされるパッド電極２１の電極間隙に応じて最適な粒径のはんだ粉（Ｓ／Ｄ≧３の条件を満たすはんだ粉２３）を使用して当該電極２１上にはんだ２４を被着させているので、従来技術（図５）に見られたような隣接電極間のはんだによるショートの発生を効果的に抑制することができる。これにより、所望とする狭ピッチ化に対応することが可能となる。
【００３４】
上述した実施形態では、はんだ被着の対象とされるパッド電極２１が基板上に凸状に形成され、その電極２１の上面と共に側面も露出している場合を例にとって説明したが、対象となるパッド電極の形態がこれに限定されないことはもちろんである。配線基板（半導体パッケージ）の使用形態やパッド電極の配置態様によっては、パッド電極の表面が基板面と同一面、もしくは電極面が基板面より内側（基板内部側）に後退した位置となるように形成されているものもある。これらの形態についても、本発明は同様に適用することができる。以下、その一例について説明する。
【００３５】
図４は、本発明の他の実施形態に係るはんだ被着方法を実施するのに使用するテーブルデータを説明するための図である。
【００３６】
図４において、（ａ）は後述する調査に使用した基板１０ａの構成を模式的に示したものであり（平面図）、はんだ被着の対象とするパッド電極を含む配線層１１ａと、この配線層１１ａを埋め込むようにして形成された絶縁層１２ａとを備えている。上述した実施形態（図１）の場合と同様に、配線層（パッド電極）１１ａの材料としては銅（Ｃｕ）を使用し、絶縁層１２ａの材料としてはエポキシ系樹脂を使用している。
【００３７】
また、（ｂ）は（ａ）の構成においてＡ−Ａ線に沿って見たときの断面構造を示したもので、パッド電極１１ａ上にはんだ粉１４を供給した後の状態を示している。はんだ粉１４は、図示のように各電極１１ａの表面（上面）にのみ付着し、絶縁層１２ａ上には付着していない。つまり、本実施形態に係るはんだ被着方法では、パッド電極１１ａの表面が基板１０ａの表面と同一面となるように形成され、その電極１１ａの上面のみが露出し、側面は露出していない場合を対象としている。
【００３８】
また、（ｃ）は、上述した実施形態（図１）の場合と同様に、隣接するパッド電極１１ａ，１１ａ間の電極間隙Ｓとはんだ粉１４の平均粒径Ｄを様々に変化させて、電極間隙Ｓのはんだ粒径Ｄに対する比率（Ｓ／Ｄ）の値と、隣接電極間のはんだによるショートの発生率を調査した結果（テーブルデータ）を示している。このテーブルデータは、上述した実施形態の場合と同様に、はんだ被着方法を実施する際に使用される。その使用方法については、図２（ｃ）の処理工程で説明したものと同様であるので、ここではその説明は省略する。
【００３９】
このテーブルデータ（実験結果）からわかるように、Ｓ／Ｄの値が所定値以上（図示の例では、Ｓ／Ｄ≧１．４４）の条件を満たすときのはんだ粉を使用することで、ショートの発生を抑制したはんだ被着が可能となっている。このＳ／Ｄの値は、上述した実施形態の場合と同様に調査対象の個体間で多少のばらつきや誤差も想定されるため、概ねＳ／Ｄ≧１．５の条件を満たしていればショートの発生は抑制され得るものと期待される。
【００４０】
本実施形態においても、上述した実施形態に係るはんだ被着方法（図１〜図３）の場合と同様の手法を用いているので、同様の作用効果（隣接電極間のはんだによるショートの発生の抑制、所望とする狭ピッチ化への対応）を奏することができる。
【００４１】
なお、図４の実施形態では、パッド電極１１ａの表面が基板１０ａの表面と同一面となるように形成されている場合を対象としたが、パッド電極の表面が基板面より内側（基板内部側）に後退している形態についても、その電極の上面のみが露出し、側面は露出していないので、同様に図４（ｃ）のテーブルデータを適用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施形態に係るはんだ被着方法を実施するのに使用するテーブルデータの説明図である。
【図２】図１のテーブルデータを使用して行うはんだ被着方法の工程（その１）を示す断面図である。
【図３】図２の工程に続く工程（その２）を示す断面図である。
【図４】本発明の他の実施形態に係るはんだ被着方法を実施するのに使用するテーブルデータの説明図である。
【図５】従来技術に係るはんだ被着における問題点を説明するための図である。
【符号の説明】
【００４３】
１０，１０ａ…基板、
１１，１１ａ，２１…パッド電極（配線層）、
１２，１２ａ，２２…樹脂層（絶縁層）、
１４，２３…はんだ粉、
２４…はんだ、
３１…粘着剤、
３２…フラックス、
Ｄ…はんだ粉の平均粒径、
Ｓ…隣接するパッド電極間の電極間隙。
【図１】
2010123740.tif 000003
【図２】
2010123740.tif 000004
【図３】
2010123740.tif 000005
【図４】
2010123740.tif 000006
【図５】
2010123740.tif 000007