(57)【要約】【課題】液晶表示装置の高いコントラスト比と広視野角を同時に確保でき、液晶分子の応答速度を速くすることができ、高い開口率を有すると同時に信号線と画素電極との間の寄生容量増加によるクロストーク不良を防止して、良い表示特性を有する液晶表示装置を提供する。【解決手段】液晶表示装置は、第１基板及び第２基板の間に介在して液晶分子を含む液晶層、ゲート信号を伝達するゲート線、極性が互いに異なる第１データ電圧及び第２データ電圧を各々伝達する第１データ線及び第２データ線、ゲート線及び第１データ線と接続されている第１スイッチング素子、ゲート線及び第２データ線と接続されている第２スイッチング素子、第１スイッチング素子と第２スイッチング素子に各々接続されている第１画素電極及び第２画素電極を含み、第１画素電極は第１データ線及び第２データ線と重畳し、第２画素電極は第１データ線及び第２データ線と重畳し、第１画素電極及び第２画素電極は複数の枝電極を含み、第１画素電極の枝電極と第２画素電極の枝電極は交互に配置される。【選択図】図６
2010271701.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１基板及び第２基板と、
前記第１基板及び第２基板の間に介在し液晶分子を含む液晶層と、
前記第１基板上に形成されて、ゲート信号を伝達するゲート線と、
前記第１基板上に形成されて、極性が互いに異なる第１データ電圧及び第２データ電圧を各々伝達する第１データ線及び第２データ線と、
前記ゲート線及び前記第１データ線と接続されている第１スイッチング素子と、
前記ゲート線及び前記第２データ線と接続されている第２スイッチング素子と、
前記第１スイッチング素子と接続された第１画素電極と、
前記第２スイッチング素子と接続された第２画素電極と、
を含み、  前記第１画素電極は前記第１データ線及び第２データ線と重畳し、前記第２画素電極は前記第１データ線及び第２データ線と重畳し、
前記第１画素電極及び第２画素電極は複数の枝電極を含み、前記第１画素電極の枝電極と前記第２画素電極の枝電極は交互に配置されていることを特徴とする、液晶表示装置。
【請求項２】
前記第１画素電極が前記第１データ線と重畳する面積と前記第１画素電極が前記第２データ線と重畳する面積は互いに同一であり、
前記第２画素電極が前記第１データ線と重畳する面積と前記第２画素電極が前記第２データ線と重畳する面積は互いに同一であることを特徴とする、請求項１に記載の液晶表示装置。
【請求項３】
前記第１画素電極と前記第２画素電極は、それぞれ前記ゲート線を挟む第１領域部分及び第２領域部分を含み、
前記第１画素電極が前記第１データ線と重畳する部分は前記第１画素電極の第１領域部分及び第２領域部分のうちのいずれか一方に含まれ、前記第１画素電極が前記第２データ線と重畳する部分は前記第１画素電極の第１領域部分及び第２領域部分のうちの他方に含まれ、
前記第２画素電極が前記第１データ線と重畳する部分は前記第２画素電極の第１領域部分及び第２領域部分のうちのいずれか一方に含まれ、前記第２画素電極が前記第２データ線と重畳する部分は前記第２画素電極の第１領域部分及び第２領域部分のうちの他方に含まれることを特徴とする、請求項２に記載の液晶表示装置。
【請求項４】
前記第１スイッチング素子及び前記第２スイッチング素子と、前記第１画素電極及び前記第２画素電極の間に配置されている保護膜をさらに含み、
前記保護膜は、前記第１スイッチング素子の出力端子を露出する第１コンタクトホールと前記第２スイッチング素子の出力端子を露出する第２コンタクトホールを有し、
前記第１画素電極の第１領域部分及び第２領域部分は互いに接続されており、前記第１コンタクトホールを通して前記第１スイッチング素子と接続され、前記第２画素電極の第１領域部分及び第２領域部分は互いに接続されており、前記第２コンタクトホールを通して前記第２スイッチング素子と接続されていることを特徴とする、請求項３に記載の液晶表示装置。
【請求項５】
前記第１画素電極はその第１領域部分と第２領域部分とが互いに分離されたパターンで形成され、
前記保護膜は前記第１スイッチング素子の出力端子を露出する第３コンタクトホールを有し、
前記第１画素電極の第１領域部分及び第２領域部分のうちのいずれか一方は前記第１コンタクトホールを通して前記第１スイッチング素子と接続され、前記第１画素電極の第１領域部分及び第２領域部分のうちの他方は前記第３コンタクトホールを通して前記第１スイッチング素子の出力端子と接続されていることを特徴とする、請求項３に記載の液晶表示装置。
【請求項６】
前記ゲート線と同一の層に形成された維持電極と、
前記第１スイッチング素子の出力端子から延長されている第１維持導電体と、
前記第２スイッチング素子の出力端子から拡張されている第２維持導電体と、
をさらに含み、前記第１維持導電体及び第２維持導電体は前記維持電極と重畳して、第１ストレージキャパシタ及び第２ストレージキャパシタを構成することを特徴とする、請求項２に記載の液晶表示装置。
【請求項７】
前記第１維持導電体と前記維持電極との間、及び第２維持導電体と前記維持電極との間に配置されている絶縁膜及び半導体層をさらに含むことを特徴とする、請求項６に記載の液晶表示装置。
【請求項８】
前記第１維持導電体と前記維持電極が重畳する面積と前記第２維持導電体と前記維持電極が重畳する面積は互いに同一であることを特徴とする、請求項７に記載の液晶表示装置。
【請求項９】
前記第１画素電極と前記第２画素電極は、それぞれ前記ゲート線を挟む第１領域部分と第２領域部分とを含み、
前記第１画素電極が前記第１データ線と重畳する部分と前記第１画素電極が前記第２データ線と重畳する部分は、前記第１画素電極の第１領域部分及び第２領域部分のうちのいずれか一方に含まれ、
前記第２画素電極が前記第１データ線と重畳する部分と前記第２画素電極が前記第２データ線と重畳する部分は、前記第２画素電極の第１領域部分及び第２領域部分のうちの他方に含まれることを特徴とする、請求項２に記載の液晶表示装置。
【請求項１０】
前記第１スイッチング素子及び前記第２スイッチング素子と前記第１画素電極及び前記第２画素電極の間に配置されている保護膜をさらに含み、
前記保護膜は前記第１スイッチング素子の出力端子を露出する第１コンタクトホールと前記第２スイッチング素子の出力端子を露出する第２コンタクトホールを有し、
前記第１画素電極の第１領域部分及び第２領域部分は互いに接続されており、前記第１コンタクトホールを通して前記第１スイッチング素子と接続され、前記第２画素電極の第１領域部分及び第２領域部分は互いに接続されており、前記第２コンタクトホールを通して前記第２スイッチング素子と接続されていることを特徴とする、請求項９に記載の液晶表示装置。
【請求項１１】
前記ゲート線と同一の層に形成された維持電極と
前記第１スイッチング素子の出力端子から延長されている第１維持導電体と、
前記第２スイッチング素子の出力端子から拡張されている第２維持導電体と、
をさらに含み、前記第１維持導電体及び第２維持導電体は、前記維持電極と重畳して、第１ストレージキャパシタ及び第２ストレージキャパシタを構成することを特徴とする、請求項１０に記載の液晶表示装置。
【請求項１２】
前記第１コンタクトホールは前記第１維持導電体上に配置されて、前記第２コンタクトホールは前記第２維持導電体上に配置されていることを特徴とする、請求項１１に記載の液晶表示装置。
【請求項１３】
前記第１維持導電体と前記維持電極との間、及び第２維持導電体と前記維持電極との間に配置されている絶縁膜及び半導体層をさらに含むことを特徴とする、請求項１１に記載の液晶表示装置。
【請求項１４】
前記第１維持導電体と前記維持電極が重畳する面積と前記第２維持導電体と前記維持電極が重畳する面積は互いに同一であることを特徴とする、請求項１１に記載の液晶表示装置。
【請求項１５】
前記液晶層は正の誘電率異方性を有し、
前記液晶層の液晶は垂直配向されていることを特徴とする、請求項２に記載の液晶表示装置。
【請求項１６】
前記第１画素電極及び第２画素電極の複数の枝電極は前記ゲート線に対して斜めに形成されていることを特徴とする、請求項２に記載の液晶表示装置。
【請求項１７】
前記第１画素電極及び第２画素電極は同一層に形成されていることを特徴とする、請求項２に記載の液晶表示装置。
【請求項１８】
互いに対向する第１基板及び第２基板と、
前記第１基板及び第２基板の間に介在し、液晶分子を含む液晶層と、
前記第１基板上に形成されており、ゲート信号を伝達するゲート線と、
前記第１基板上に形成されており、共通電圧を伝達する共通電圧線と、
前記第１基板上に形成されており、データ電圧を伝達する第１データ線と、
前記ゲート線及び前記第１データ線と接続されている第１スイッチング素子と、
前記ゲート線及び前記共通電圧線と接続されている第２スイッチング素子と、
前記第１スイッチング素子と第２スイッチング素子に各々接続されていて互いに分離されている第１画素電極及び第２画素電極と、
を含み、
前記第１画素電極は前記第１データ線と重畳し、
前記第２画素電極は前記第１データ線と重畳し、
前記第１画素電極及び第２画素電極は複数の枝電極を含み、前記第１画素電極の枝電極と前記第２画素電極の枝電極は交互に配置されており、
前記第１画素電極が前記第１データ線と重畳する面積と前記第２画素電極が前記第１データ線と重畳する面積は互いに同一であることを特徴とする、液晶表示装置。
【請求項１９】
前記第１基板上に形成されてデータ電圧を伝達する第２データ線をさらに含み、
前記第１画素電極は前記第２データ線と重畳し、前記第２画素電極は前記第１データ線と重畳することを特徴とする、請求項１８に記載の液晶表示装置。
【請求項２０】
前記第１画素電極が前記第２データ線と重畳する面積と前記第２画素電極が前記第２データ線と重畳する面積は互いに同一であることを特徴とする、請求項１９に記載の液晶表示装置。
【請求項２１】
前記ゲート線と同一の層に形成された維持電極と、
前記第１スイッチング素子の出力端子から延長されている第１維持導電体及び前記第２スイッチング素子の出力端子から延長されている第２維持導電体と、
をさらに含み、
前記第１維持導電体及び前記第２維持導電体は前記維持電極と重畳して、第１ストレージキャパシタ及び第２ストレージキャパシタを形成し、
前記第１維持導電体及び第２維持導電体は前記共通電圧線と重畳して、第３ストレージキャパシタ及び第４ストレージキャパシタを構成することを特徴とする、請求項１８に記載の液晶表示装置。
【請求項２２】
前記第１維持導電体と前記維持電極との間、前記第２維持導電体と前記維持電極との間、前記第１維持導電体と前記共通電圧線との間、前記第２維持導電体と前記共通電圧線との間に配置されている絶縁膜及び半導体層をさらに含むことを特徴とする、請求項２１に記載の液晶表示装置。
【請求項２３】
前記第１維持導電体と前記維持電極が重畳する面積と前記第２維持導電体と前記維持電極が重畳する面積は互いに同一であり、
前記第１維持導電体と前記共通電圧線が重畳する面積と前記第２維持導電体と前記共通電圧線が重畳する面積は互いに同一であることを特徴とする、請求項２２に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、現在最も幅広く使用されている平板表示装置のうちの１つであり、画素電極と共通電極などの電場生成電極が形成されている２枚の基板と、その間に挿入されている液晶層で構成され、電場生成電極に電圧を印加して液晶層に電場を生成し、これを通して液晶層の液晶分子の配向を決定して入射光の偏光を制御することによって映像を表示する。
【０００３】
液晶表示装置の表示品質を高めるために、高いコントラスト比（ｃｏｎｔｒａｓｔ  ｒａｔｉｏ）と優れた広視野角、速い応答速度を有する液晶表示装置を実現する必要がある。
【０００４】
また、液晶表示装置の開口率を高めるために、画素電極を信号線に重畳して形成すると、信号線と画素電極との間の寄生容量（ｐａｒａｓｉｔｉｃ  ｃａｐａｃｉｔａｎｃｅ）が増加して、クロストークによる画面表示品質が低下する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、液晶表示装置の高いコントラスト比と広視野角を同時に確保でき、液晶分子の応答速度を速くすることができ、高い開口率を有すると同時に信号線と画素電極との間の寄生容量増加によるクロストーク不良を防止して、表示特性を向上させた液晶表示装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明の第１実施形態による液晶表示装置は、互いに対向する第１基板及び第２基板、前記第１基板及び第２基板の間に介在し、液晶分子を含む液晶層、前記第１基板上に形成されてゲート信号を伝達するゲート線、前記第１基板上に形成されて極性が互いに異なる第１データ電圧及び第２データ電圧を各々伝達する第１データ線及び第２データ線、前記ゲート線及び前記第１データ線と接続されている第１スイッチング素子、前記ゲート線及び前記第２データ線と接続されている第２スイッチング素子、そして前記第１スイッチング素子と接続された第１画素電極、及び前記第２スイッチング素子と接続されている第２画素電極を含み、前記第１画素電極は、前記第１データ線及び第２データ線と重畳し、前記第２画素電極は前記第１データ線及び第２データ線と重畳し、前記第１画素電極及び第２画素電極は複数の枝電極を含み、前記第１画素電極の枝電極と前記第２画素電極の枝電極とは交互に配置されている。
【０００７】
前記第１画素電極が前記第１データ線と重畳する面積と、前記第１画素電極が前記第２データ線と重畳する面積とは、同一であり、前記第２画素電極が前記第１データ線と重畳する面積と、前記第２画素電極が前記第２データ線と重畳する面積とは同一であることが好ましい。
【０００８】
前記第１画素電極と前記第２画素電極は前記ゲート線を挟む第１領域部分及び第２領域部分を含み、前記第１画素電極が前記第１データ線と重畳する部分は前記第１画素電極の第１領域部分及び第２領域部分のうちのいずれか一方に含まれ、前記第１画素電極が前記第２データ線と重畳する部分は前記第１画素電極の第１領域部分及び第２領域部分のうちの他方に含まれ、前記第２画素電極が前記第１データ線と重畳する部分は前記第２画素電極の第１領域部分及び第２領域部分のうちのいずれか一方に含まれ、前記第２画素電極が前記第２データ線と重畳する部分は前記第２画素電極の第１領域部分及び第２領域部分のうちの他方に含まれる。
【０００９】
前記第１スイッチング素子及び前記第２スイッチング素子と前記第１画素電極及び前記第２画素電極との間に配置されている保護膜をさらに含み、前記保護膜は前記第１スイッチング素子の出力端子を露出する第１コンタクトホールと、前記第２スイッチング素子の出力端子を露出する第２コンタクトホールを有し、前記第１画素電極の第１領域部分及び第２領域部分は互いに接続されており、前記第１コンタクトホールを通して前記第１スイッチング素子と接続され、前記第２画素電極の第１領域部分及び第２領域部分は互いに接続されており、前記第２コンタクトホールを通して前記第２スイッチング素子と接続される。
【００１０】
前記第１画素電極はその第１領域部分及び第２領域部分が互いに分離されたパターンで形成され、前記保護膜は前記第１スイッチング素子の出力端子を露出する第３コンタクトホールを有し、前記第１画素電極の第１領域部分及び第２領域部分のうちのいずれか一方は前記第１コンタクトホールを通して前記第１スイッチング素子と接続され、前記第１画素電極の第１領域部分及び第２領域部分のうちの他方は前記第３コンタクトホールを通して前記第１スイッチング素子の出力端子と接続される。
【００１１】
前記ゲート線と同一の層に形成されている維持電極、そして前記第１スイッチング素子の出力端子から延長されている第１維持導電体、及び前記第２スイッチング素子の出力端子から延長されている第２維持導電体をさらに含み、前記第１維持導電体及び第２維持導電体は前記維持電極と重畳して、第１ストレージキャパシタ及び第２ストレージキャパシタを形成することが好ましい。
【００１２】
前記第１維持導電体と前記維持電極との間、及び第２維持導電体と前記維持電極との間に配置されている絶縁膜及び半導体層をさらに含むことが好ましい。
【００１３】
前記第１維持導電体と前記維持電極が重畳する面積と前記第２維持導電体と前記維持電極が重畳する面積は互いに同一であることが好ましい。
【００１４】
前記第１画素電極と前記第２画素電極は前記ゲート線を挟む第１領域部分及び第２領域部分を含み、前記第１画素電極が前記第１データ線と重畳する部分と前記第１画素電極が前記第２データ線と重畳する部分は、前記第１画素電極の第１領域部分及び第２領域部分のうちのいずれか一方に含まれ、前記第２画素電極が前記第１データ線と重畳する部分と前記第２画素電極が前記第２データ線と重畳する部分は、前記第２画素電極の第１領域部分と第２領域部分のうちのいずれか一方に含まれる。
【００１５】
前記第１スイッチング素子及び前記第２スイッチング素子と、前記第１画素電極及び前記第２画素電極の間に配置されている保護膜をさらに含み、前記保護膜は前記第１スイッチング素子の出力端子を露出する第１コンタクトホールと前記第２スイッチング素子の出力端子を露出する第２コンタクトホールを有し、前記第１画素電極の第１領域部分及び第２領域部分は互いに接続されており、前記第１コンタクトホールを通して前記第１スイッチング素子と接続され、前記第２画素電極の第１領域部分及び第２領域部分は互いに接続されており、前記第２コンタクトホールを通して前記第２スイッチング素子と接続される。
【００１６】
前記ゲート線と同一の層に形成された維持電極、そして前記第１スイッチング素子の出力端子から延長されている第１維持導電体及び前記第２スイッチング素子の出力端子から延長されている第２維持導電体をさらに含み、前記第１維持導電体及び第２維持導電体は前記維持電極と重畳して、第１ストレージキャパシタ及び第２ストレージキャパシタを形成することが好ましい。
【００１７】
前記第１コンタクトホールを前記第１維持導電体上に配置し、前記第２コンタクトホールを前記第２維持導電体上に配置することが好ましい。
【００１８】
前記第１維持導電体と前記維持電極との間、及び第２維持導電体と前記維持電極との間に配置されている絶縁膜及び半導体層をさらに含むことが好ましい。
【００１９】
前記第１維持導電体と前記維持電極が重畳する面積と前記第２維持導電体と前記維持電極が重畳する面積は同一であることが好ましい。
【００２０】
前記液晶層は正の誘電率異方性を有し、前記液晶層の液晶が垂直配向型であることが好ましい。
【００２１】
前記第１画素電極及び第２画素電極の複数の枝電極は、前記ゲート線に対して斜めに形成されていることが好ましい。
【００２２】
前記第１画素電極及び第２画素電極は同一層に形成することが好ましい。
【００２３】
本発明の第１実施形態による液晶表示装置は、互いに対向する第１基板及び第２基板、前記第１基板及び第２基板の間に介在する液晶分子を含む液晶層、前記第１基板上に形成されてゲート信号を伝達するゲート線、前記第１基板上に形成されて共通電圧を伝達する共通電圧線、前記第１基板上に形成されてデータ電圧を伝達する第１データ線、前記ゲート線及び前記第１データ線と接続されている第１スイッチング素子、前記ゲート線及び前記共通電圧線と接続されている第２スイッチング素子、そして前記第１スイッチング素子と第２スイッチング素子に各々接続されて互いに分離されている第１画素電極及び第２画素電極を含み、前記第１画素電極は前記第１データ線と重畳し、前記第２画素電極は前記第１データ線と重畳し、前記第１画素電極及び第２画素電極は複数の枝電極を含み、前記第１画素電極の枝電極と前記第２画素電極の枝電極は交互に配置されて、前記第１画素電極が前記第１データ線と重畳する面積と前記第２画素電極が前記第１データ線と重畳する面積は互いに同一であることが好ましい。
【００２４】
前記液晶表示装置は前記第１基板上に形成されており、データ電圧を伝達する第２データ線をさらに含み、前記第１画素電極は前記第２データ線と重畳し、前記第２画素電極は前記第１データ線と重畳されていることが好ましい。
【００２５】
前記第１画素電極が前記第２データ線と重畳する面積と前記第２画素電極が前記第２データ線と重畳する面積は互いに同一であることが好ましい。
【００２６】
前記ゲート線と同一の層に形成された維持電極、そして前記第１スイッチング素子の出力端子から延長されている第１維持導電体、及び前記第２スイッチング素子の出力端子から延長されている第２維持導電体をさらに含み、前記第１維持導電体及び第２維持導電体は前記維持電極と重畳して、第１ストレージキャパシタ及び第２ストレージキャパシタを形成し、前記第１維持導電体及び第２維持導電体は前記共通電圧線と重畳して、第３ストレージキャパシタ及び第４ストレージキャパシタを形成することが好ましい。
【００２７】
前記第１維持導電体と前記維持電極との間、前記第２維持導電体と前記維持電極との間、前記第１維持導電体と前記共通電圧線との間、前記第２維持導電体と前記共通電圧線との間に配置されている絶縁膜及び半導体層をさらに含むことが好ましい。
【００２８】
前記第１維持導電体と前記維持電極が重畳する面積と前記第２維持導電体と前記維持電極が重畳する面積は互いに同一であり、前記第１維持導電体と前記共通電圧線が重畳する面積と前記第２維持導電体と前記共通電圧線が重畳する面積は互いに同一であることが好ましい。
【発明の効果】
【００２９】
本発明により、液晶表示装置の高いコントラスト比と広視野角を同時に確保でき、液晶分子の応答速度を速くすることができるだけでなく、高い開口率を有すると共に信号線と画素電極との間の寄生容量増加によるクロストーク不良を防止して、良い表示特性を有することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１実施形態による液晶表示装置のブロック図である。
【図２】本発明の第１実施形態による液晶表示装置の構造と共に１つの画素を示した等価回路図である。
【図３】本発明の第１実施形態による液晶表示装置の１つの画素に対する等価回路図である。
【図４】本発明の第１実施形態による液晶表示装置の簡略な断面図である。
【図５】本発明の第１実施形態による液晶表示装置のデータ線に印加される電圧と画素を示す図面である。
【図６】本発明の第１実施形態による液晶表示板組立体の配置図である。
【図７】図６の液晶表示板組立体をＶＩＩ-ＶＩＩ線に沿って切断して示した断面図である。
【図８】本発明の第２実施形態による液晶表示板組立体の配置図である。
【図９】図８の液晶表示板組立体をＩＸ-ＩＸ線に沿って切断して示した断面図である。
【図１０】本発明の第３実施形態による液晶表示板組立体の配置図である。
【図１１】図１０の液晶表示板組立体をＸＩ-ＸＩ線に沿って切断して示した断面図である。
【図１２】本発明の第４実施形態による液晶表示装置の１つの画素に対する等価回路図である。
【図１３】本発明の第５実施形態による液晶表示板組立体の配置図である。
【図１４】図１３の液晶表示板組立体をＸＩＶ-ＸＩＶ線に沿って切断して示した断面図である。
【図１５】本発明の第６実施形態による液晶表示板組立体の配置図である。
【図１６】図１５の液晶表示板組立体をＸＶＩ-ＸＶＩ線に沿って切断して示した断面図である。
【発明を実施するための形態】
【００３１】
以下、添付図面を参照して、本発明の実施形態について本発明が属する技術分野において通常の知識を有する者が容易に実施できるように詳しく説明する。本発明は、多様な形態に具現することができ、以下に説明する実施形態に限定されるものではない。
【００３２】
図面では、複数の層及び領域を明確に表現するために、厚さを拡大して表示した。明細書全体にわたって類似する部分については同一図面符号を付けた。層、膜、領域、板などの部分がある部分の「上」にあるという時、これはある部分の「直上」にある場合だけでなく、その中間にまた他の部分がある場合も含む。一方、ある部分が他の部分の「直上」にあるという時には中間に他の部分がないことを意味する。
【００３３】
本発明の第１実施形態による液晶表示装置について図面を参照して詳細に説明する。
【００３４】
図１は本発明の第１実施形態による液晶表示装置のブロック図であり、図２は本発明の第１実施形態による液晶表示装置の構造と共に１つの画素を示した等価回路図であり、図３は本発明の第１実施形態による液晶表示装置の１つの画素に対する等価回路図である。
【００３５】
図１に示すように、本発明の第１実施形態による液晶表示装置は、液晶表示板組立体（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｐａｎｅｌ  ａｓｓｅｍｂｌｙ）３００、ゲート駆動部（ｇａｔｅ  ｄｒｉｖｅｒ）４００、データ駆動部（ｄａｔａ  ｄｒｉｖｅｒ）５００、階調電圧生成部（ｇｒａｙ  ｖｏｌｔａｇｅ  ｇｅｎｅｒａｔｏｒ）８００及び信号制御部（ｓｉｇｎａｌ  ｃｏｎｔｒｏｌｌｅｒ）６００を含む。
【００３６】
図１及び図３に示すように、液晶表示板組立体３００は等価回路から見ると、複数の信号線（ｓｉｇｎａｌ  ｌｉｎｅ）（Ｇｉ、Ｄｊ、Ｄｊ+１）とこれと接続されていて略行列状に配列された複数の画素（ｐｉｘｅｌ）（ＰＸ）を含む。一方、図２に示した構造から見ると、液晶表示板組立体３００は、互いに対向する下部基板１００及び上部基板２００と、その間に挿入されている液晶層３を含む。
【００３７】
信号線（Ｇｉ、Ｄｊ、Ｄｊ+１）は、ゲート信号（「走査信号」とも言う）を伝達する複数のゲート線（Ｇｉ）と、データ電圧を伝達する複数対のデータ線（Ｄｊ、Ｄｊ+１）を含む。ゲート線（Ｇｉ）は、略行方向に延びて互いに平行であり、データ線（Ｄｊ、Ｄｊ+１）は略列方向に延びて互いに平行である。
【００３８】
各画素（ＰＸ）、例えば、ｉ番目（ｉ=１、２、…、ｎ）のゲート線（Ｇｉ）と、ｊ番目及びｊ+１番目（ｊ=１、２、…、ｍ）のデータ線（Ｄｊ、Ｄｊ+１）と接続された画素（ＰＸ）は、信号線（Ｇｉ、Ｄｊ、Ｄｊ+１）と接続された第１スイッチング素子（Ｑａ）及び第２スイッチング素子（Ｑｂ）と、これと接続された液晶キャパシタ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｃａｐａｃｉｔｏｒ）（Ｃｌｃ）、第１ストレージキャパシタ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）を含み、そしてデータ線（Ｄｊ、Ｄｊ+１）と第１スイッチング素子（Ｑａ）と接続されている第１補助キャパシタ（Ｃｄｐａ１）及び第２補助キャパシタ（Ｃｄｐｂ１）、データ線（Ｄｊ、Ｄｊ+１）と第２スイッチング素子（Ｑｂ）と接続されている第３補助キャパシタ（Ｃｄｐａ２）、及び第４補助キャパシタ（Ｃｄｐｂ２）を含む。第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）は必要により省略してもよい。第１補助キャパシタ（Ｃｄｐａ１）及び第２補助キャパシタ（Ｃｄｐｂ１）の容量は互いに同一であってもよく、第３補助キャパシタ（Ｃｄｐａ２）及び第４補助キャパシタ（Ｃｄｐｂ２）の容量は互いに同一であってもよい。
【００３９】
第１スイッチング素子（Ｑａ）及び第２スイッチング素子（Ｑｂ）は、下部基板１００に設けられている薄膜トランジスターなどの三端子素子であって、その制御端子はゲート線（Ｇｉ）と接続されており、入力端子はデータ線（Ｄｊ、Ｄｊ+１）と接続されており、出力端子は液晶キャパシタ（Ｃｌｃ）、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）と接続されている。
【００４０】
図２及び図３に示すように、液晶キャパシタ（Ｃｌｃ）は下部基板１００の第１画素電極（ＰＥａ）と第２画素電極（ＰＥｂ）を２つの端子とし、第１画素電極（ＰＥａ）と第２画素電極（ＰＥｂ）との間の液晶層３は誘電体として機能する。第１画素電極（ＰＥａ）は第１スイッチング素子（Ｑａ）と接続され、第２画素電極（ＰＥｂ）は第２スイッチング素子（Ｑｂ）と接続されている。液晶層３は誘電率異方性を有し、液晶層３の液晶分子は電場がない状態でその長軸が２つの基板の表面に対して垂直に配向されている。液晶層３は、正の誘電率異方性を有する液晶材料を用いることができる。
【００４１】
第１画素電極（ＰＥａ）と第２画素電極（ＰＥｂ）を含む画素電極（ＰＥ）は、互いに異なる層に形成することができ、同じ層に形成することもできる。液晶キャパシタ（Ｃｌｃ）の補助的な役割を果たす第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）は、下部基板１００に設けられた別途の電極（図示せず）が第１画素電極（ＰＥａ）及び第２画素電極（ＰＥｂ）各々と絶縁体を間において重畳して形成される。
【００４２】
一方、色表示を実現するためには、各画素（ＰＸ）が基本色（ｐｒｉｍａｒｙ  ｃｏｌｏｒ）のうちの１つを固有に表示する空間分割方式、各画素（ＰＸ）が時間により交互に基本色を表示する時間分割方式などを採用することができ、これらの基本色の空間的、時間的な表示の合計により所定の色が認識されるようにする。基本色の例としては、赤色、緑色、青色などの三原色が挙げられる。図２は空間分割の一例として、各画素（ＰＸ）が第１画素電極（ＰＥａ）及び第２画素電極（ＰＥｂ）に対応する上部基板２００の領域に、基本色のうちの１つを表示するカラーフィルター（ＣＦ）を設けることを示している。図２に示す例とは異なって、カラーフィルター（ＣＦ）は下部基板１００の第１画素電極（ＰＥａ）及び第２画素電極（ＰＥｂ）上または下に位置して形成することもできる。
【００４３】
液晶表示板組立体３００には少なくとも１つの偏光子（図示せず）が設けられている。
【００４４】
図４及び図５と共に図２及び図３を参照して、本発明の第１実施形態による液晶表示装置の駆動方法の一例について詳細に説明する。
【００４５】
図４は本発明の第１実施形態による液晶表示装置の簡略な断面図であり、図５は本発明の第１実施形態による液晶表示装置のデータ線に印加される電圧と画素を示した図面である。
【００４６】
図２及び図３に示すように、データ線（Ｄｊ、Ｄｊ+１）にデータ電圧が印加されると、導通した第１スイッチング素子（Ｑａ）及び第２スイッチング素子（Ｑｂ）を通して当該画素（ＰＸ）に印加される。つまり、第１画素電極（ＰＥａ）には第１スイッチング素子（Ｑａ）を通して第１データ線（Ｄｊ）に流れるデータ電圧が印加され、第２画素電極（ＰＥｂ）には第２スイッチング素子（Ｑｂ）を通して第２データ線（Ｄｊ+１）に流れるデータ電圧が印加される。この時、第１画素電極（ＰＥａ）及び第２画素電極（ＰＥｂ）に印加されるデータ電圧は、画素（ＰＸ）が表示しようとする輝度に対応するデータ電圧であり、基準電圧（Ｖｒｅｆ）に対して各々極性が互いに反対となる。例えば、液晶表示装置が利用できる最低電圧が０Ｖで最高電圧は１４Ｖである場合、基準電圧（Ｖｒｅｆ）を７Ｖとし、第１データ線（Ｄｊ）に流れるデータ電圧を０Ｖ〜７Ｖとし、第２データ線（Ｄｊ+１）に流れるデータ電圧を７Ｖ〜１４Ｖとすることができ、その反対に、第１データ線（Ｄｊ）に流れるデータ電圧を７Ｖ〜１４Ｖとし、第２データ線（Ｄｊ+１）に流れるデータ電圧を０Ｖ〜７Ｖとすることができる。
【００４７】
このように第１画素電極（ＰＥａ）及び第２画素電極（ＰＥｂ）に印加された極性が互いに異なる２つのデータ電圧の差は、液晶キャパシタ（Ｃｌｃ）の充電電圧、つまり、画素電圧として現れる。液晶キャパシタ（Ｃｌｃ）の両端に電位差が生じると、図４に示すように、基板１００、２００の表面と平行な電場が、第１画素電極（ＰＥａ）及び第２画素電極（ＰＥｂ）との間の液晶層３に生成される。液晶分子３１が正の誘電率異方性を有する場合、液晶分子３１はその長軸が電場の方向に平行になるように傾き、その傾く程度は画素電圧の大きさにより異なる。このような液晶層３をＥＯＣ（ｅｌｅｃｔｒｉｃａｌｌｙ−ｉｎｄｕｃｅｄ  ｏｐｔｉｃａｌ  ｃｏｍｐｅｎｓａｔｉｏｎ）モードという。また、液晶分子３１の傾いた程度により液晶層３を通過する光の偏光の変化程度が変わる。このような偏光の変化は偏光子によって光の透過率変化に現れ、これによって画素（ＰＸ）は所定の輝度を表示することができる。
【００４８】
図５は、本発明の第１実施形態による液晶表示装置において、利用できる最低電圧が０Ｖ、最高電圧が１４Ｖであり、隣接する４つの画素の液晶キャパシタの充電電圧が１４Ｖ、１０Ｖ、５Ｖ及び１Ｖである場合に、各データ線に印加される電圧の例を示した。
【００４９】
図５に示すように、各画素は２つのデータ線（Ｄｊ及びＤｊ+１、Ｄｊ+２及びＤｊ+３、Ｄｊ+４及びＤｊ+５、Ｄｊ+６及びＤｊ+７）と接続されている。１つの画素と接続された２つのデータ線（Ｄｊ及びＤｊ+１、Ｄｊ+２及びＤｊ+３、Ｄｊ+４及びＤｊ+５、Ｄｊ+６及びＤｊ+７）には、基準電圧（Ｖｒｅｆ）に対して互いに異なる極性を有する互いに異なるデータ電圧が印加されて、２つのデータ電圧の差が各画素（ＰＸ）での画素電圧となる。例えば、基準電圧（Ｖｒｅｆ）が７Ｖである場合、最初の画素の目標画素電圧は１４Ｖであるため、第１及び第２データ線（Ｄｊ、Ｄｊ+１）には各々１４Ｖ及び０Ｖが印加され、第２画素の目標画素電圧は１０Ｖであるため、第３及び第４データ線（Ｄｊ+２、Ｄｊ+３）には各々１２Ｖ及び２Ｖが印加され、第３画素の目標画素電圧は５Ｖであるため、第５及び第６データ線（Ｄｊ+４、Ｄｊ+５）には各々９．５Ｖ及び４．５Ｖが印加され、第４画素の目標画素電圧は１Ｖであるため、７番目及び８番目データ線（Ｄｊ+６、Ｄｊ+７）には各々７．５Ｖ及び６．５Ｖが印加される。
【００５０】
このように１つの画素（ＰＸ）に基準電圧（Ｖｒｅｆ）に対する極性が互いに異なる２つのデータ電圧を印加することによって、駆動電圧を高めることができ、液晶分子の応答速度を速くすることができ、液晶表示装置の透過率を高めることができる。また、１つの画素（ＰＸ）に印加される２つのデータ電圧の極性が互いに反対であるため、データ駆動部５００における反転形態が列反転または行反転の場合にも、点反転駆動と同様にフリッカー（ｆｌｉｃｋｅｒ）による画質劣化を防ぐことができる。
【００５１】
また、１つの画素（ＰＸ）において第１スイッチング素子（Ｑａ）及び第２スイッチング素子（Ｑｂ）が遮断される時、第１画素電極（ＰＥａ）及び第２画素電極（ＰＥｂ）に印加される電圧が、各々のキックバック電圧（ｋｉｃｋｂａｃｋ  ｖｏｌｔａｇｅ）と同程度下降するため、画素（ＰＸ）の充電電圧には殆ど変化がない。従って、液晶表示装置の表示特性を向上させることができる。
【００５２】
また、極性が互いに異なる２つのデータ電圧を印加する２つのデータ線（Ｄｊ、Ｄｊ+１）と、第１スイッチング素子（Ｑａ）と接続されている第１画素電極（ＰＥａ）によって形成される第１補助キャパシタ（Ｃｄｐａ１）及び第２補助キャパシタ（Ｃｄｐｂ１）の容量は、互いに同一であってもよく、２つのデータ線（Ｄｊ、Ｄｊ+１）と第２スイッチング素子（Ｑｂ）と接続されている第２画素電極（ＰＥｂ）によって形成される第３補助キャパシタ（Ｃｄｐａ２）及び第４補助キャパシタ（Ｃｄｐｂ２）の容量は互いに同一であってもよい。従って、第１画素電極（ＰＥａ）及び第２画素電極（ＰＥｂ）と互いに異なる極性の電圧が印加される２つのデータ線（Ｄｊ、Ｄｊ+１）が形成する寄生容量の大きさの差を小さくして、第１画素電極（ＰＥａ）及び第２画素電極（ＰＥｂ）と２つのデータ線（Ｄｊ、Ｄｊ+１）との間の寄生容量偏差によって発生するクロストークの不良を防止することができる。
【００５３】
次に図６及び図７を参照して、前述した液晶表示板組立体の一例について詳細に説明する。
【００５４】
図６は本発明の第１実施形態による液晶表示板組立体の配置図であり、図７は図６の液晶表示板組立体をＶＩＩ-ＶＩＩ線に沿って切断して示した断面図である。
【００５５】
図６及び図７に示すように、本発明の第１実施形態による液晶表示板組立体は、互いに対向する下部基板１００と上部基板２００及びこれら２つの基板１００、２００の間に挿入されている液晶層３を含む。
【００５６】
まず、下部基板１００について説明する。
【００５７】
絶縁基板１１０上に複数のゲート線（ｇａｔｅ  ｌｉｎｅ）１２１と複数の維持電極線（ｓｔｏｒａｇｅ  ｅｌｅｃｔｒｏｄｅ  ｌｉｎｅ）１３１を含む複数のゲート導電体が形成されている。
【００５８】
ゲート線１２１はゲート信号を伝達するものであって、主に図６の横方向に延びて、各ゲート線１２１は上部に突出した複数対の第１ゲート電極（ｇａｔｅ  ｅｌｅｃｔｒｏｄｅ）１２４ａ及び第２ゲート電極１２４ｂを含む。
【００５９】
維持電極線１３１は、主に図６の横方向に延びて、維持電極１３７を構成する複数の突出部を含む。維持電極線１３１には共通電圧Ｖｃｏｍなどの所定の電圧が印加される。
【００６０】
ゲート線１２１と維持電極線１３１は画素の中央部に配置されている。
【００６１】
ゲート導電体１２１、１３１は単一膜または多重膜構造を備える構成とすることができる。
【００６２】
ゲート導電体１２１、１３１上には、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などで構成されたゲート絶縁膜（ｇａｔｅ  ｉｎｓｕｌａｔｉｎｇ  ｌａｙｅｒ）１４０が形成されている。
【００６３】
ゲート絶縁膜１４０上には、水素化非晶質または多結晶シリコンなどで形成された複数対の第１線状半導体１５１ａ及び第２線状半導体１５１ｂが形成されている。
【００６４】
第１線状半導体１５１ａ及び第２線状半導体１５１ｂは、主に図６の縦方向に延びて、周期的に屈曲している。第１線状半導体１５１ａは、第１ゲート電極１２４ａに向かって延びて突出する第１突出部（ｐｒｏｊｅｃｔｉｏｎ）１５４ａを含み、第２線状半導体１５１ｂは第２ゲート電極１２４ｂに向かって延びて突出する第２突出部１５４ｂを含む。第１線状半導体１５１ａは、第１突出部１５４ａから接続された第１拡張部１５６をさらに含む。第１線状半導体１５１ａ及び第２線状半導体１５１ｂは、第１突出部１５４ａ及び第２突出部１５４ｂから拡張されて、維持電極１３７上に配置されている第２拡張部１５７ａ及び第３拡張部１５７ｂをさらに含む。
【００６５】
第１線状半導体１５１ａ、第１突出部１５４ａ、第１拡張部１５６、第２拡張部１５７ａ上には、複数の線状及び島型抵抗性接触部材（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）１６１ａ、１６３ａ、１６５ａ、１６６、１６７ａが形成されており、第２線状半導体１５１ｂ、第２突出部１５４ｂ、第３拡張部１５７ｂ上には、複数の線状及び島型抵抗性接触部材１６１ｂ、１６３ｂ、１６５ｂ、１６７ｂが形成されている。抵抗性接触部材１６１ａ、１６１ｂ、１６３ａ、１６３ｂ、１６５ａ、１６５ｂ、１６６、１６７ａ、１６７ｂは、リンなどのｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質で形成されるか、またはシリサイド（ｓｉｌｉｃｉｄｅ）で形成される。
【００６６】
抵抗性接触部材１６１ａ、１６１ｂ、１６３ａ、１６３ｂ、１６５ａ、１６５ｂ、１６６、１６７ａ、１６７ｂ及びゲート絶縁膜１４０上には、複数対の第１データ線（ｄａｔａ  ｌｉｎｅ）１７１ａ及び第２データ線１７１ｂ、複数対の第１ドレイン電極（ｄｒａｉｎ  ｅｌｅｃｔｒｏｄｅ）１７５ａ及び第２ドレイン電極１７５ｂ、複数対の第１維持導電体１７７ａ及び第２維持導電体１７７ｂを含むデータ導電体が形成されている。
【００６７】
第１データ線１７１ａ及び第２データ線１７１ｂは、データ信号を伝達するものであり、主に図６の縦方向に延長されており、ゲート線１２１及び維持電極線１３１と交差するように形成されている。第１データ線１７１ａ及び第２データ線１７１ｂは、交互に接続されている複数の屈曲部（ｃｕｒｖｅｄ  ｐｏｒｔｉｏｎ）と複数の縦部（ｌｏｎｇｉｔｕｄｉｎａｌ  ｐｏｒｔｉｏｎ）を含み、周期的に屈曲している。屈曲部は互いに接続されてシェブロン形状（ｃｈｅｖｒｏｎ）を成す一対の斜線部を含み、斜線部はゲート線１２１と約４５°の角度を成す。縦部はゲート線１２１と交差し、第１ゲート電極１２４ａ及び第２ゲート電極１２４ｂに向かって延びている複数対の第１ソース電極（ｓｏｕｒｃｅ  ｅｌｅｃｔｒｏｄｅ）１７３ａ及び第２ソース電極１７３ｂを含む。屈曲部は２回以上屈曲していてもよい。
【００６８】
第１維持導電体１７７ａ及び第２維持導電体１７７ｂは、第１ドレイン電極１７５ａ及び第２ドレイン電極１７５ｂから拡張されて、維持電極１３７の一部と重畳される。第１ドレイン電極１７５ａはこれから延びている拡張部１７６をさらに含む。
【００６９】
このような下部基板１００を本発明の第１実施形態により製造する方法では、データ導電体１７１ａ、１７１ｂ、１７５ａ、１７５ｂ、１７６、１７７ａ、１７７ｂ、半導体１５１ａ、１５１ｂ、１５４ａ、１５４ｂ、１５６、１５７ａ、１５７ｂ及び抵抗性接触部材１６１ａ、１６１ｂ、１６３ａ、１６３ｂ、１６５ａ、１６５ｂ、１６６、１６７ａ、１６７ｂを１回の写真工程で形成する。
【００７０】
このような写真工程で使用する感光膜は位置によって厚さが異なり、特に厚さが薄くなる順に第１部分と第２部分を含む。第１部分はデータ線１７１ａ、１７１ｂ及びドレイン電極１７５ａ、１７５ｂ、第１維持導電体１７７ａ及び第２維持導電体１７７ｂ、そして拡張部１７６が占める配線領域に位置し、第２部分は薄膜トランジスターのチャンネル領域に位置する。
【００７１】
位置によって感光膜の厚さを異ならせる方法としては多数あるが、例えば、光マスクに透光領域（ｌｉｇｈｔ  ｔｒａｎｓｍｉｔｔｉｎｇ  ａｒｅａ）及び遮光領域（ｌｉｇｈｔ  ｂｌｏｃｋｉｎｇ  ａｒｅａ）の他に半透明領域（ｔｒａｎｓｌｕｃｅｎｔ  ａｒｅａ）を設ける方法がある。光マスクの一部にスリット（ｓｌｉｔ）パターンを形成することで、光マスクの半透明領域を構成することができる。また、光マスクの一部に格子パターン（ｌａｔｔｉｃｅ  ｐａｔｔｅｒｎ）を形成することで、光マスクの半透明領域を構成することが可能である。さらに、光マスクの一部の光透過率を、透光領域と遮光領域の中間になるように構成するか、あるいは、その厚さが透光領域と遮光領域の中間の厚さになるように構成することで、光マスクの半透明領域を構成することができる。スリットパターンを用いる時には、スリットの幅やスリットの間の間隔が写真工程に使用される露光器の分解能（ｒｅｓｏｌｕｔｉｏｎ）より小さいことが好ましい。他の例としては、リフローが可能な感光膜を使用する方法がある。つまり、透光領域と遮光領域だけを有している通常の露光マスクでリフロー可能な感光膜を形成した後にリフローさせて、感光膜が残留しない領域に流れるようにすることによって膜厚の薄い部分を形成する。
【００７２】
このように半透明領域を有する光マスクを用いることにより、一回の写真工程を減少することができ、製造方法を簡素化することができる。
【００７３】
第１ゲート電極１２４ａ、第１ソース電極１７３ａ及び第１ドレイン電極１７５ａは、半導体１５４ａと共に第１薄膜トランジスター（ＴＦＴ）（Ｑａ）を形成し、第２ゲート電極１２４ｂ、第２ソース電極１７３ｂ及び第２ドレイン電極１７５ｂは、第１／第２半導体１５４ｂと共に第２薄膜トランジスター（Ｑｂ）を形成する。第１薄膜トランジスター（Ｑａ）のチャンネルは、第１ソース電極１７３ａと第１ドレイン電極１７５ａとの間の半導体１５４ａに形成され、第２薄膜トランジスター（Ｑｂ）のチャンネルは第２ソース電極１７３ｂと第２ドレイン電極１７５ｂとの間の半導体１５４ｂに形成される。
【００７４】
データ導電体１７１ａ、１７１ｂ、１７５ａ、１７５ｂ、１７６、１７７ａ、１７７ｂは、単一膜構造で形成することができ、また多重膜構造とすることも可能である。
【００７５】
抵抗性接触部材１６１ａ、１６１ｂ、１６３ａ、１６３ｂ、１６５ａ、１６５ｂ、１６６、１６７ａ、１６７ｂは、その下の半導体１５１ａ、１５１ｂ、１５４ａ、１５４ｂ、１５６、１５７ａ、１５７ｂとその上のデータ導電体１７１ａ、１７１ｂ、１７５ａ、１７５ｂ、１７６、１７７ａ、１７７ｂとの間にだけ存在し、これらの間の接触抵抗を低くする。半導体１５４ａ、１５４ｂには、ソース電極１７３ａ、１７３ｂとドレイン電極１７５ａ、１７５ｂとの間をはじめ、データ導電体１７１ａ、１７１ｂ、１７５ａ、１７５ｂにより覆われないで露出されている部分がある。
【００７６】
データ導電体１７１ａ、１７１ｂ、１７５ａ、１７５ｂ、及び露出された半導体１５４ａ、１５４ｂ部分の上には、無機絶縁物または有機絶縁物などで形成された保護膜（ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）１８０が形成されている。
【００７７】
保護膜１８０には、各々第１ドレイン電極１７５ａ、第２ドレイン電極１７５ｂ、及び第１ドレイン電極１７５ａの拡張部１７６を露出する第１コンタクトホール（ｃｏｎｔａｃｔ  ｈｏｌｅ）１８５ａ、第２コンタクトホール１８５ｂ、及び第３コンタクトホール１８５ｃが形成されている。
【００７８】
保護膜１８０上にはＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）等の透明な導電物質やアルミニウム、銀、クロムまたはその合金などの反射性金属で形成された複数対の第１画素電極（ｐｉｘｅｌ  ｅｌｅｃｔｒｏｄｅ）１９１ａ及び第２画素電極１９１ｂを含む複数の画素電極１９１が形成されている。
【００７９】
図６に示したように、１つの画素電極１９１の全体的な外見は、データ線１７１ａ、１７１ｂの屈曲部とほぼ平行に形成された一対の屈曲辺（ｃｕｒｖｅｄ  ｅｄｇｅ）と、ゲート線１２１ほぼ平行に形成された複数の横辺及びデータ線１７１ａ、１７１ｂの縦部ほぼ平行に形成された縦辺を有しており、シェブロン形状を有している。各画素を図６に示すように平面視した場合、ゲート線１２１及び維持電極線１３１を中心として図の上と下に配置されている上部領域と下部領域とを含み、画素電極の上部領域と下部領域は、各々全体的に仮想的な横中央線上の中心点を中心として点対称を成して上下の２つの副領域に区別される。
【００８０】
以下、画素電極の平面的な構造に関して、図６の上下左右方向を採用して説明する。
【００８１】
第１画素電極１９１ａは、第１データ線１７１ａの屈曲部とほぼ平行に形成された屈曲辺を有し、画素の上部に配置されており、第１データ線１７１ａと重畳する上部縦幹部１９１ａ１と、上部縦幹部１９１ａ１と接続されている上部横幹部１９１ａ２、第２データ線１７１ｂの屈曲部とほぼ平行に形成された屈曲辺を有し、画素の下部に配置されており、第２データ線１７１ｂと重畳する下部縦幹部１９１ａ３、下部縦幹部１９１ａ３と接続されている下部横幹部１９１ａ４、上部横幹部１９１ａ２から上部縦幹部１９１ａ１と平行に延びている複数の上部枝部１９１ａ５、そして下部横幹部１９１ａ４から下部縦幹部１９１ａ３と平行に延びている複数の下部枝部１９１ａ６を含む。枝部１９１ａ５、１９１ａ６がゲート線１２１と成す角度は約４５度である。
【００８２】
第１データ線１７１ａと第１画素電極１９１ａの上部縦幹部１９１ａ１との重畳面積は、第２データ線１７１ｂと第１画素電極１９１ａの下部縦幹部１９１ａ３との重畳面積と同一であることが好ましい。
【００８３】
第２画素電極１９１ｂは第２データ線１７１ｂの屈曲部とほぼ平行に形成された屈曲辺を有し、画素の上部に配置されており、第２データ線１７１ｂと重畳する上部縦幹部１９１ｂ１と、上部縦幹部１９１ｂ１と接続されている上部横幹部１９１ｂ２、第１データ線１７１ａの屈曲部とほぼ平行に形成された屈曲辺を有し、画素の下部に配置されており、第１データ線１７１ａと重畳する下部縦幹部１９１ｂ３、下部縦幹部１９１ｂ３と接続されている下部横幹部１９１ｂ４、上部横幹部１９１ｂ２から上部縦幹部１９１ｂ１と平行に延びている複数の上部枝部１９１ｂ５、そして下部横幹部１９１ｂ４から下部縦幹部１９１ｂ３と平行に延びている複数の下部枝部１９１ｂ６を含む。
【００８４】
第２データ線１７１ｂと第２画素電極１９１ｂの上部縦幹部１９１ｂ１との重畳面積は、第１データ線１７１ａと第２画素電極１９１ｂの下部縦幹部１９１ｂ３との重畳面積と同一であることが好ましい。
【００８５】
第１画素電極１９１ａの枝部及び第２画素電極１９１ｂの枝部は、一定の間隔をおいて互いに噛み合って交互に配置されて櫛目形状を成す。
【００８６】
第１画素電極１９１ａの上部横幹部１９１ａ２は、第１コンタクトホール１８５ａを通して第１ドレイン電極１７５ａと物理的、電気的に接続されており、第１画素電極１９１ａの下部縦幹部１９１ａ３は、第１ドレイン電極１７５ａの拡張部１７６を露出する第３コンタクトホール１８５ｃを通して拡張部１７６と接続され、第１ドレイン電極１７５ａと物理的、電気的に接続されて、第１ドレイン電極１７５ａからデータ電圧が印加される。
【００８７】
第２画素電極１９１ｂの上部縦幹部１９１ｂ１と下部横幹部１９１ｂ４は互いに接続されて、第２コンタクトホール１８５ｂを通して第２ドレイン電極１７５ｂと物理的、電気的に接続されており、第２ドレイン電極１７５ｂからデータ電圧が印加される。
【００８８】
第１ドレイン電極１７５ａの拡張部１７６は、第２ドレイン電極１７５ｂ付近まで拡張されており、第１ドレイン電極１７５ａとその拡張部１７６を露出する第１コンタクトホール１８５ａと第３コンタクトホール１８５ｃは、第２ドレイン電極１７５ｂを露出する第２コンタクトホール１８５ｂを中心に両側に配置されている。
【００８９】
第１画素電極１９１ａが第１ドレイン電極１７５ａ及びその拡張部１７６と重畳する面積と、第２画素電極１９１ｂが第２ドレイン電極１７５ｂと重畳する面積は互いに同一であることが好ましい。
【００９０】
極性が互いに異なる２つのデータ電圧を印加する第１データ線１７１ａ及び第２データ線１７１ｂと、第１画素電極１９１ａの上部縦幹部１９１ａ１及び第１画素電極１９１ａの下部縦幹部１９１ａ３との間の重畳面積は互いにほぼ同一であり、これによる寄生容量の大きさも互いにほぼ同一である。従って、第１画素電極１９１ａと互いに異なる極性の電圧が印加される２つのデータ線１７１ａ、１７１ｂの間の寄生容量偏差によって発生するクロストーク不良を防止することができる。また、第１画素電極１９１ａと２つのデータ線１７１ａ、１７１ｂとを重畳形成することによって、液晶表示装置の開口率を高めることができる。
【００９１】
同様に、極性が互いに異なる２つのデータ電圧を印加する第１データ線１７１ａ及び第２データ線１７１ｂと、第２画素電極１９１ｂの下部縦幹部１９１ｂ３及び第２画素電極１９１ｂの上部縦幹部１９１ｂ１の間の重畳面積が互いにほぼ同一で、これによる寄生容量の大きさも互いにほぼ同一である。従って、第２画素電極１９１ｂと互いに異なる極性の電圧が印加される２つのデータ線１７１ａ、１７１ｂの間の寄生容量偏差によって発生するクロストーク不良を防止することができる。また、第２画素電極１９１ｂと２つのデータ線１７１ａ、１７１ｂとを重畳形成することにより、液晶表示装置の開口率を高めることができる。
【００９２】
第１副画素電極１９１ａ及び第２副画素電極１９１ｂは、その間の液晶層３部分と共に液晶キャパシタ（Ｃｌｃ）を形成し、第１薄膜トランジスター（Ｑａ）及び第２薄膜トランジスター（Ｑｂ）が遮断された後にも印加された電圧を維持する。
【００９３】
第１副画素電極１９１ａ及び第２副画素電極１９１ｂと接続された第１ドレイン電極１７５ａ及び第２ドレイン電極１７５ｂの第１維持導電体１７７ａ及び第２維持導電体１７７ｂは、ゲート絶縁膜１４０、半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂを間において維持電極１３７と重畳し、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）を構成し、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）は液晶キャパシタ（Ｃｌｃ）の電圧維持能力を強化する。
【００９４】
第１ストレージキャパシタ（Ｃｓｔａ）を構成する維持電極１３７と第１維持導電体１７７ａとの重畳面積は、第２ストレージキャパシタ（Ｃｓｔｂ）を構成する維持電極１３７と第２維持導電体１７７ｂとの重畳面積と互いにほぼ同一であることが好ましい。
【００９５】
このように、維持電極１３７と第１維持導電体１７７ａ及び第２維持導電体１７７ｂは、ゲート絶縁膜１４０と半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂを間において互いに重畳して、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）を形成する。このように、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）をゲート導電体とデータ導電体を利用して形成することによって、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）を形成するための追加工程が不要となり、液晶表示装置の製造工程を簡単化することができ、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）の２つの電極の間にゲート絶縁膜１４０と半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂだけが存在して、２つの電極の間に保護膜１８０が存在する場合に比べて、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）の静電容量が大きくなる。
【００９６】
また、第１ストレージキャパシタ（Ｃｓｔａ）を構成する維持電極１３７と第１維持導電体１７７ａとの重畳面積は、第２ストレージキャパシタ（Ｃｓｔｂ）を構成する維持電極１３７と第２維持導電体１７７ｂとの重畳面積とほぼ同じで、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）の静電容量は基準電圧に対して互いに対称な値となる。従って、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）は、それぞれフレーム毎に互いに異なる極性の電圧が印加される第１維持導電体１７７ａ及び第２維持導電体１７７ｂと維持電極１３７とが半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂを介して重畳して構成されているが、反転が行われるフレーム毎に第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）の静電容量は基準電圧に対して互いに対称な値となり、液晶キャパシタ（Ｃｌｃ）の電圧を一定に維持することができる。
【００９７】
下部基板１００の内側面には下部配向膜（ａｌｉｇｎｍｅｎｔ  ｌａｙｅｒ）１１が塗布されており、下部配向膜１１は垂直配向膜であってもよい。
【００９８】
次に上部基板２００について説明する。
【００９９】
透明なガラスまたはプラスチックなどで形成された絶縁基板２１０上に遮光部材（ｌｉｇｈｔ  ｂｌｏｃｋｉｎｇ  ｍｅｍｂｅｒ）２２０が形成される。遮光部材２２０は画素電極１９１の間の光漏れを防止し、画素電極１９１と対向して配置され、開口領域を定義する。
【０１００】
基板２１０及び遮光部材２２０上には、また、複数のカラーフィルター２３０が形成されている。カラーフィルター２３０は遮光部材２２０に囲まれた領域内に大部分存在し、画素電極１９１列に沿って長く延長される。各カラーフィルター２３０は、赤色、緑色及び青色の三原色など基本色（ｐｒｉｍａｒｙ  ｃｏｌｏｒ）のうちの１つを表示する。
【０１０１】
カラーフィルター２３０及び遮光部材２２０上には蓋膜（ｏｖｅｒｃｏａｔ）２５０が形成されている。蓋膜２５０は（有機）絶縁物で形成でき、カラーフィルター２３０が露出されることを防止し、平坦面を提供する。この蓋膜２５０は省力することもできる。
【０１０２】
上部基板２００の内側面には上部配向膜１２が塗布されている。この上部配向膜１２は垂直配向膜とすることができる。
【０１０３】
下部基板１００及び上部基板２００の外側面には偏光子（ｐｏｌａｒｉｚｅｒ）（図示せず）が設けられている。
【０１０４】
下部基板１００と上部基板２００との間に挿入されている液晶層３は、正の誘電率異方性を有する液晶分子３１を含み、液晶分子３１は電場がない状態でその長軸が２つの基板１００、２００の表面に対して垂直に配向される。
【０１０５】
第１画素電極１９１ａと第２画素電極１９１ｂに極性が互いに異なるデータ電圧を印加すると、下部基板１００、上部基板２００の表面に対してほぼ水平方向の電場（ｅｌｅｃｔｒｉｃ  ｆｉｅｌｄ）が生成される。そして、初期に下部基板１００、上部基板２００の表面に対して垂直に配向されていた液晶層３の液晶分子が、生成された電場に応答してその長軸が電場方向に対して水平方向に傾き、液晶分子が傾いた程度によって液晶層３に入射光の偏光の変化程度が変わる。このような偏光の変化は偏光子によって透過率変化として現れ、これを通して液晶表示装置は映像を表示する。
【０１０６】
このように垂直配向された液晶分子３１を使用すると、液晶表示装置のコントラスト比（ｃｏｎｔｒａｓｔ  ｒａｔｉｏ）を大きくすることができ、広視野角を実現することができる。また、１つの画素（ＰＸ）に基準電圧（Ｖｒｅｆ）に対する極性が互いに異なる２つのデータ電圧を印加することによって、駆動電圧を高めて応答速度を速くすることができる。また前述したように、キックバック電圧の影響がなくなって、フリッカー現象などを防止することができる。
【０１０７】
さらには、下部基板１００、上部基板２００に対して垂直配向された液晶分子３１を使用する場合、液晶表示装置のコントラスト比（ｃｏｎｔｒａｓｔ  ｒａｔｉｏ）を大きくすることができ、広視野角を実現することができる。また、正の誘電率異方性を有する液晶分子３１は負の誘電率異方性を有する液晶分子に比べて、誘電率異方性が大きくて回転粘度が低くて速い応答速度を得ることができる。
【０１０８】
以下、図８及び図９を参照して、本発明の第２実施形態による液晶表示板組立体について説明する。
【０１０９】
図８は本発明の第２実施形態による液晶表示板組立体の配置図であり、図９は図８の液晶表示板組立体をＩＸ-ＩＸ線に沿って切断して示した断面図である。
【０１１０】
本実施形態による液晶表示板組立体は、互いに対向する下部基板１００と上部基板２００、及びこれら２つの基板１００、２００の間に挿入されている液晶層３を含む。
【０１１１】
本実施形態による液晶表示板組立体は、層状構造は図６及び図７に示したのと殆ど同一である。
【０１１２】
下部基板１００について説明すると、基板１１０上に複数のゲート線１２１及び複数の維持電極線１３１が形成されている。ゲート線１２１は第１ゲート電極１２４ａ及び第２ゲート電極１２４ｂを含み、維持電極線１３１は維持電極１３７を含み、ゲート線１２１及び維持電極線１３１は画素の中央部に配置される。
【０１１３】
ゲート線１２１及び維持電極線１３１上には、ゲート絶縁膜１４０、突出部１５４ａ、１５４ｂ、及び拡張部１５７ａ、１５７ｂを含む複数の線状半導体１５１ａ、１５１ｂ、突出部１６３ａ、１６３ｂを含む複数の線状抵抗性接触部材１６１ａ、１６１ｂ、及び複数の島型抵抗性接触部材１６５ａ、１６５ｂ、１６７ａ、１６７ｂが順に形成されている。
【０１１４】
抵抗性接触部材１６１ａ、１６１ｂ、１６５ａ、１６５ｂ、１６７ａ、１６７ｂの上には第１ソース電極１７３ａ及び第２ソース電極１７３ｂを含む複数の第１データ線１７１ａ及び第２データ線１７１ｂ、複数の第１ドレイン電極１７５ａ及び第２ドレイン電極１７５ｂ、そして複数対の第１維持導電体１７７ａ及び第２維持導電体１７７ｂが形成されており、その上に保護膜１８０が形成されている。
【０１１５】
第１データ線１７１ａ及び第２データ線１７１ｂは、交互に接続されている複数の屈曲部と縦部を含み、周期的に屈曲している。屈曲部は互いに接続されてシェブロン形状になる一対の斜線部を含み、斜線部はゲート線１２１と約４５°の角度を成す。
【０１１６】
保護膜１８０には複数の第１コンタクトホール１８５ａ及び第２コンタクトホール１８５ｂが形成されている。保護膜１８０上には、複数対の第１画素電極（ｐｉｘｅｌ  ｅｌｅｃｔｒｏｄｅ）１９１ａ及び第２画素電極１９１ｂを含む複数の画素電極１９１が形成されている。
【０１１７】
しかし、画素電極１９１の形態とドレイン電極１７５ａ、１７５ｂとの接続関係が図６及び図７に示した下部基板１００とは異なる。
【０１１８】
図８に示したように、１つの画素電極１９１の全体的な外見は、データ線１７１ａ、１７１ｂの屈曲部とほぼ平行に形成された一対の屈曲辺（ｃｕｒｖｅｄ  ｅｄｇｅ）と、ゲート線１２１とほぼ平行に形成された複数の横辺、及びデータ線１７１ａ、１７１ｂの縦部とほぼ平行に形成された縦辺を有してシェブロン形状である。各画素は、図８に示すように平面視した場合に、ゲート線１２１及び維持電極線１３１を中心にして上下に配置されている上部領域と下部領域とを含み、画素電極の上部領域と下部領域は、各々全体的に仮想的な横中央線の中心点を中心として点対称に形成されて上下の２つの副領域に分けられる。
【０１１９】
以下、画素電極の平面的な構造に関して、図８の上下左右方向を採用して説明する。
【０１２０】
第１画素電極１９１ａは、第１データ線１７１ａ及び第２データ線１７１ｂの屈曲部とほぼ平行に形成された屈曲辺を有し、画素の下部に配置され、第１データ線１７１ａと重畳する第１縦幹部１９１ａ１及び第２データ線１７１ｂと重畳する第２縦幹部１９１ａ３、縦幹部１９１ａ１、１９１ａ３を互いに接続する下部横幹部１９１ａ２、画素の上部に配置されている上部横幹部１９１ａ４、下部横幹部１９１ａ２から縦幹部１９１ａ１、１９１ａ３と平行に延びている複数の下部枝部１９１ａ５、そして、上部横幹部１９１ａ４から第１データ線１７１ａ及び第２データ線１７１ｂと平行に延びている複数の上部枝部１９１ａ６を含む。
【０１２１】
第１データ線１７１ａと第１画素電極１９１ａの第１縦幹部１９１ａ１との重畳面積は、第２データ線１７１ｂと第１画素電極１９１ａの第２縦幹部１９１ａ３との重畳面積とほぼ同一であることが好ましい。
【０１２２】
第２画素電極１９１ｂは、第２データ線１７１ｂの屈曲部とほぼ平行に形成された屈曲辺を有し、画素の上部に配置され、第２データ線１７１ｂと重畳する第１縦幹部１９１ｂ１、第１データ線１７１ａの屈曲部とほぼ平行に形成された屈曲辺を有し、画素の上部に配置され、第１データ線１７１ａと重畳する第２縦幹部１９１ｂ３、縦幹部１９１ｂ１、１９１ｂ３を互いに接続する上部横幹部１９１ｂ２、画素の下部に配置されている下部横幹部１９１ｂ４、上部横幹部１９１ｂ２から縦幹部１９１ｂ１、１９１ｂ３と平行に延びている複数の上部枝部１９１ｂ５、そして、下部横幹部１９１ｂ４から第１データ線１７１ａ及び第２データ線１７１ｂと平行に延びている複数の下部枝部１９１ｂ６を含む。
【０１２３】
第２データ線１７１ｂと第２画素電極１９１ｂの第１縦幹部１９１ｂ１との重畳面積は、第１データ線１７１ａと第２画素電極１９１ｂの第２縦幹部１９１ｂ３との重畳面積とほぼ同一であることが好ましい。
【０１２４】
第１画素電極１９１ａの枝部及び第２画素電極１９１ｂの枝部は、一定の間隔をおいて互いに噛み合って交互に配置されて櫛目形状を成す。
【０１２５】
第１画素電極１９１ａの上部横幹部１９１ａ４と下部の第１縦幹部１９１ａ１は互いに接続されており、第１コンタクトホール１８５ａを通して第１ドレイン電極１７５ａと物理的、電気的に接続されており、第１ドレイン電極１７５ａからデータ電圧が印加される。第２画素電極１９１ｂの第１縦幹部１９１ｂ１と下部の横幹部１９１ｂ４は互いに接続されていて、第２コンタクトホール１８５ｂを通して第２ドレイン電極１７５ｂと物理的、電気的に接続されており、第２ドレイン電極１７５ｂからデータ電圧が印加される。
【０１２６】
本実施形態による液晶表示装置において、第１コンタクトホール１８５ａ及び第２コンタクトホール１８５ｂは、不透明な金属で形成される第１維持導電体１７７ａ及び第２維持導電体１７７ｂ上に配置され、コンタクトホール１８５ａ、１８５ｂの形成による開口率減少を減らすことができる。
【０１２７】
前述した実施形態と同様に、本実施形態による液晶表示装置において、極性が互いに異なる２つのデータ電圧を印加する第１データ線１７１ａ及び第２データ線１７１ｂと、第１画素電極１９１ａの第１縦幹部１９１ａ１及び第２縦幹部１９１ａ３の間の重畳面積は互いにほぼ同一であり、これによる寄生容量の大きさも互いにほぼ同一である。従って、互いに異なる極性の電圧が印加される２つのデータ線１７１ａ、１７１ｂと第１画素電極１９１ａとの間の寄生容量偏差によって発生するクロストーク不良を防止することができる。また、第１画素電極１９１ａと２つのデータ線１７１ａ、１７１ｂを重畳形成することによって、液晶表示装置の開口率を高めることができる。
【０１２８】
また、極性が互いに異なる２つのデータ電圧を印加する第１データ線１７１ａ及び第２データ線１７１ｂと、第２画素電極１９１ｂの第１縦幹部１９１ｂ３及び第２縦幹部１９１ｂ１の間の重畳面積が互いにほぼ同一であり、これによる寄生容量の大きさも互いにほぼ同一にすることができる。従って、第２画素電極１９１ｂと互いに異なる極性の電圧が印加される２つのデータ線１７１ａ、１７１ｂの間の寄生容量偏差によって発生するクロストーク不良を防止することができる。また、第２画素電極１９１ｂと２つのデータ線１７１ａ、１７１ｂとを重畳形成することによって、液晶表示装置の開口率を高めることができる。
【０１２９】
また、維持電極１３７と第１維持導電体１７７ａ及び第２維持導電体１７７ｂは、ゲート絶縁膜１４０と半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂを間において互いに重畳して、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）を形成する。第１ストレージキャパシタ（Ｃｓｔａ）を構成する維持電極１３７と第１維持導電体１７７ａとの重畳面積は、第２ストレージキャパシタ（Ｃｓｔｂ）を構成する維持電極１３７と第２維持導電体１７７ｂとの重畳面積と互いにほぼ同一であることが好ましい。
【０１３０】
このように、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）を、ゲート導電体とデータ導電体を利用して形成することによって、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）を形成するための追加工程が不要となり、液晶表示装置の製造工程を簡略化することができ、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）の２つの電極の間にゲート絶縁膜１４０と半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂだけが存在することにより、２つの電極の間に保護膜１８０が存在する場合に比べて、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）の静電容量が大きくなる。
【０１３１】
また、第１ストレージキャパシタ（Ｃｓｔａ）を構成する維持電極１３７と第１維持導電体１７７ａの重畳面積は、第２ストレージキャパシタ（Ｃｓｔｂ）を構成する維持電極１３７と第２維持導電体１７７ｂの重畳面積とほぼ同一であり、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）の静電容量は基準電圧に対して互いに対称な値となる。従って、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）は、それぞれフレーム毎に互いに異なる極性の電圧が印加される第１維持導電体１７７ａ及び第２維持導電体１７７ｂと維持電極１３７とが半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂを介して重畳して形成されており、反転が行われるフレーム毎に第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）の静電容量は基準電圧に対して互いに対称な値となり、液晶キャパシタ（Ｃｌｃ）の電圧を一定に維持することができる。
【０１３２】
以下、図１０及び図１１を参照して、本発明の第３実施形態による液晶表示装置について説明する。
【０１３３】
図１０は本発明の第３実施形態による液晶表示板組立体の配置図であり、図１１は図１０の液晶表示板組立体をＸＩ-ＸＩ線に沿って切断して示した断面図である。
【０１３４】
本実施形態による液晶表示板組立体は、互いに対向する下部基板１００と上部基板２００、及びこれら２つの基板１００、２００の間に挿入されている液晶層３を含む。
【０１３５】
本実施形態による液晶表示板組立体は、層状構造は図６及び図７に示したものとほぼ同一である。
【０１３６】
下部基板１００について説明すると、基板１１０上に複数のゲート線１２１及び複数の維持電極線１３１が形成されている。ゲート線１２１は第１ゲート電極１２４ａ及び第２ゲート電極１２４ｂを含み、維持電極線１３１は維持電極１３７を含み、ゲート線１２１及び維持電極線１３１は画素の中央部に配置される。
【０１３７】
ゲート線１２１及び維持電極線１３１上にはゲート絶縁膜１４０、突出部１５４ａ、１５４ｂ及び拡張部１５６、１５７ａ、１５７ｂを含む複数の線状半導体１５１ａ、１５１ｂ、突出部１６３ａ、１６３ｂを含む複数の線状抵抗性接触部材１６１ａ、１６１ｂ及び複数の島型抵抗性接触部材１６５ａ、１６５ｂ、１６６、１６７ａ、１６７ｂが順に形成されている。
【０１３８】
抵抗性接触部材１６１ａ、１６１ｂ、１６５ａ、１６５ｂ、１６６、１６７ａ、１６７ｂの上には、第１ソース電極１７３ａ及び第２ソース電極１７３ｂを含む複数の第１データ線１７１ａ及び第２データ線１７１ｂ、拡張部１７６を含む複数の第１ドレイン電極１７５ａ、複数の第２ドレイン電極１７５ｂ、及び複数対の第１維持導電体１７７ａ及び第２維持導電体１７７ｂが形成されており、さらにその上に保護膜１８０が形成されている。
【０１３９】
保護膜１８０には各々第１ドレイン電極１７５ａ、第２ドレイン電極１７５ｂ、そして第１ドレイン電極１７５ａの拡張部１７６を露出する第１コンタクトホール１８５ａ、第２コンタクトホール１８５ｂ、そして第３コンタクトホール１８５ｃが形成されている。保護膜１８０上には複数対の第１画素電極１９１ａ及び第２画素電極１９１ｂを含む複数の画素電極１９１が形成されている。
【０１４０】
この第３実施形態において、データ線１７１ａ、１７１ｂは屈曲部を含まず、画素電極１９１の全体的な外見は四角形であり、第１画素電極１９１ａ及び第２画素電極１９１ｂは全体的にゲート線１２１及び維持電極線１３１を境界にして、点対称形の２つの副領域に分けられる。
【０１４１】
以下、画素電極の平面的な構造に関して、図１０の上下左右方向を採用して説明する。
【０１４２】
第１画素電極１９１ａは、画素の上部に配置され、第１データ線１７１ａと重畳する上部縦幹部１９１ａ１、上部縦幹部１９１ａ１と接続されている上部横幹部１９１ａ２、画素の下部に配置されて、第２データ線１７１ｂと重畳する下部縦幹部１９１ａ３、下部縦幹部１９１ａ３と接続されている下部横幹部１９１ａ４、上部縦幹部１９１ａ１及び上部横幹部１９１ａ２から右上方に斜めに延びている複数の上部枝部１９１ａ５、下部縦幹部１９１ａ３及び下部横幹部１９１ａ４から左上方に斜めに延びている複数の下部枝部１９１ａ６を含む。枝部１９１ａ５、１９１ａ６がゲート線１２１と形成する角度は略４５度である。
【０１４３】
第１データ線１７１ａと第１画素電極１９１ａの上部縦幹部１９１ａ１との重畳面積は、第２データ線１７１ｂと第１画素電極１９１ａの下部縦幹部１９１ａ３との重畳面積とほぼ同一であることが好ましい。
【０１４４】
第２画素電極１９１ｂは、画素の上部に配置され、第２データ線１７１ｂと重畳する上部縦幹部１９１ｂ１、上部縦幹部１９１ｂ１と接続されている上部横幹部１９１ｂ２、画素の下部に配置され、第１データ線１７１ａと重畳する下部縦幹部１９１ｂ３、下部縦幹部１９１ｂ３と接続されている下部横幹部１９１ｂ４、上部縦幹部１９１ｂ１及び上部横幹部１９１ｂ２から左下方に斜めに延びている複数の上部枝部１９１ｂ５、下部縦幹部１９１ｂ３及び下部横幹部１９１ｂ４から右下方に斜めに延びている複数の下部枝部１９１ｂ６を含む。枝部１９１ｂ５、１９１ｂ６がゲート線１２１と成す角度は約４５度である。
【０１４５】
第２データ線１７１ｂと第２画素電極１９１ｂの上部縦幹部１９１ｂ１との重畳面積は、第１データ線１７１ａと第２画素電極１９１ｂの下部縦幹部１９１ｂ３との重畳面積とほぼ同一であることが好ましい。
【０１４６】
第１画素電極１９１ａの枝部及び第２画素電極１９１ｂの枝部は、一定の間隔をおいて互いに噛み合って交互に配置されて櫛目形状を成す。
【０１４７】
第１画素電極１９１ａの上部横幹部１９１ａ２は、第１コンタクトホール１８５ａを通して第１ドレイン電極１７５ａと物理的、電気的に接続されており、第１画素電極１９１ａの下部縦幹部１９１ａ３は、第１ドレイン電極１７５ａの拡張部１７６を露出する第３コンタクトホール１８５ｃを通して拡張部１７６と接続され、第１ドレイン電極１７５ａと物理的、電気的に接続されて第１ドレイン電極１７５ａからデータ電圧が印加される。
【０１４８】
前述した実施形態と同様に、本実施形態による液晶表示装置において、極性が互いに異なる２つのデータ電圧を印加する第１データ線１７１ａ及び第２データ線１７１ｂと、第１画素電極１９１ａの上部縦幹部１９１ａ１及び第１画素電極１９１ａの下部縦幹部１９１ａ３の間の重畳面積は互いにほぼ同一であり、これによる寄生容量の大きさも互いにほぼ同一である。従って、第１画素電極１９１ａと互いに異なる極性の電圧が印加される２つのデータ線１７１ａ、１７１ｂの間の寄生容量偏差によって発生するクロストーク不良を防止することができる。また、第１画素電極１９１ａと２つのデータ線１７１ａ、１７１ｂとを重畳形成することによって、液晶表示装置の開口率を高めることができる。
【０１４９】
同様に、極性が互いに異なる２つのデータ電圧を印加する第１データ線１７１ａ及び第２データ線１７１ｂと、第２画素電極１９１ｂの下部縦幹部１９１ｂ３及び第２画素電極１９１ｂの上部縦幹部１９１ｂ１との間の重畳面積が互いにほぼ同一であり、これによる寄生容量の大きさも互いにほぼ同一である。従って、第２画素電極１９１ｂと互いに異なる極性の電圧が印加される２つのデータ線１７１ａ、１７１ｂの間の寄生容量偏差によって発生するクロストーク不良を防止することができる。また、第２画素電極１９１ｂと２つのデータ線１７１ａ、１７１ｂとを重畳形成することによって、液晶表示装置の開口率を高めることができる。
【０１５０】
また、維持電極１３７と第１維持導電体１７７ａ及び第２維持導電体１７７ｂは、それぞれゲート絶縁膜１４０と半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂを介して互いに重畳されており、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）を形成する。第１ストレージキャパシタ（Ｃｓｔａ）を構成する維持電極１３７と第１維持導電体１７７ａとの重畳面積は、第２ストレージキャパシタ（Ｃｓｔｂ）を構成する維持電極１３７と第２維持導電体１７７ｂとの重畳面積と互いにほぼ同一であることが好ましい。
【０１５１】
このように、ゲート導電体とデータ導電体を利用して、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）を形成することによって、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）を形成するための追加工程が不要となり、液晶表示装置の製造工程を簡略化することができ、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）の２つの電極の間にゲート絶縁膜１４０と半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂだけが存在することにより、２つの電極の間に保護膜１８０が存在する場合に比べて、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）の静電容量が大きくなる。
【０１５２】
また、第１ストレージキャパシタ（Ｃｓｔａ）を構成する維持電極１３７と第１維持導電体１７７ａとの重畳面積は、第２ストレージキャパシタ（Ｃｓｔｂ）を構成する維持電極１３７と第２維持導電体１７７ｂとの重畳面積とほぼ同じであり、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）の静電容量が基準電圧に対して互いに対称な値となる。従って、第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）は、それぞれフレーム毎に互いに異なる極性の電圧が印加される第１維持導電体１７７ａ及び第２維持導電体１７７ｂと、維持電極１３７とが、半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂを介して重畳形成されており、反転が行われるフレーム毎に第１ストレージキャパシタ（Ｃｓｔａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）の静電容量は基準電圧に対して互いに対称な値となり、液晶キャパシタ（Ｃｌｃ）の電圧を一定に維持することができる。
【０１５３】
以下、図２と共に図１２を参照して、本発明の第４実施形態による液晶表示装置について説明する。図１２は本発明の第４実施形態による液晶表示装置の１つの画素に対する等価回路図である。  図１２に示すように、本実施形態による液晶表示装置は、複数の信号線（Ｇｉ、Ｖｃｏｍ、Ｄｊ、Ｄｊ+１）とこれと接続されている複数の画素（ＰＸ）を含む。
信号線（Ｇｉ、Ｖｃｏｍ、Ｄｊ、Ｄｊ+１）は、ゲート信号（「走査信号」とも言う）を伝達する複数のゲート線（Ｇｉ）、共通電圧Ｖｃｏｍを伝達する複数の共通電圧線（Ｃｉ）、そしてデータ電圧を伝達する複数のデータ線（Ｄｊ、Ｄｊ+１）を含む。複数の共通電圧線（Ｃｉ）は互いに接続される。データ線（Ｄｊ）に入力されるデータ電圧と共通電圧線（Ｃｉ）に印加される共通電圧Ｖｃｏｍは、基準電圧（Ｖｒｅｆ）に対して周期的に反転し、互いに位相が反対となる。
【０１５４】
各画素（ＰＸ）は、ゲート線（Ｇｉ）及びデータ線（Ｄｊ）と接続された第１スイッチング素子（Ｑａ）、ゲート線（Ｇｉ）及び共通電圧線（Ｃｉ）と接続された第２スイッチング素子（Ｑｂ）、第１スイッチング素子（Ｑａ）及び第２スイッチング素子（Ｑｂ）と接続された液晶キャパシタ（Ｃｌｃ）、第１ストレージキャパシタ（Ｃｓｔａ１）、第２ストレージキャパシタ（Ｃｓｔａ２）、第３ストレージキャパシタ（Ｃｓｔｂ１）及び第４ストレージキャパシタ（Ｃｓｔｂ２）を含む。第２ストレージキャパシタ（Ｃｓｔａ２）及び第４ストレージキャパシタ（Ｃｓｔｂ２）は、第１スイッチング素子（Ｑａ）及び第２スイッチング素子（Ｑｂ）と共通電圧線（Ｃｉ）と接続されている。また、各画素（ＰＸ）は隣接する２つのデータ線（Ｄｊ、Ｄｊ+１）と第１スイッチング素子（Ｑａ）と接続されている第１補助キャパシタ（Ｃｄｐａ１）及び第２補助キャパシタ（Ｃｄｐｂ１）、２つのデータ線（Ｄｊ、Ｄｊ+１）と第２スイッチング素子（Ｑｂ）と接続されている第３補助キャパシタ（Ｃｄｐａ２）及び第４補助キャパシタ（Ｃｄｐｂ２）を含む。第１補助キャパシタ（Ｃｄｐａ１）及び第３補助キャパシタ（Ｃｄｐａ２）の容量は同一とすることができ、第２補助キャパシタ（Ｃｄｐｂ１）及び第４補助キャパシタ（Ｃｄｐｂ２）の容量も同一とすることができる。
【０１５５】
第１スイッチング素子（Ｑａ）及び第２スイッチング素子（Ｑｂ）は、下部基板１００に備えられている薄膜トランジスターなどの三端子素子として、第１スイッチング素子（Ｑａ）の制御端子はゲート線（Ｇｉ）と接続されており、入力端子はデータ線（Ｄｊ）と接続されており、出力端子は液晶キャパシタ（Ｃｌｃ）、第１ストレージキャパシタ（Ｃｓｔａ１）及び第２ストレージキャパシタ（Ｃｓｔａ２）と接続されており、第２スイッチング素子（Ｑｂ）の制御端子はゲート線（Ｇｉ）と接続されており、入力端子は共通電圧線（Ｃｉ）と接続されており、出力端子は液晶キャパシタ（Ｃｌｃ）、第３ストレージキャパシタ（Ｃｓｔｂ１）及び第４ストレージキャパシタ（Ｃｓｔｂ２）と接続されている。
【０１５６】
図２及び図１２を参照すると、液晶キャパシタ（Ｃｌｃ）は下部基板１００の第１画素電極（ＰＥａ）と第２画素電極（ＰＥｂ）を２つの端子とし、第１画素電極（ＰＥａ）と第２画素電極（ＰＥｂ）との間の液晶層３は誘電体として機能する。第１画素電極（ＰＥａ）は第１スイッチング素子（Ｑａ）と接続され、第２画素電極（ＰＥｂ）は第２スイッチング素子（Ｑｂ）と接続されている。液晶層３は誘電率異方性を有し、液晶層３の液晶分子は電場がない状態でその長軸が２つの基板の表面に対して垂直配向される。液晶層３は正の誘電率異方性を有するものを採用することもできる。
【０１５７】
データ線（Ｄｊ）にデータ電圧が印加され、共通電圧線（Ｃｉ）に共通電圧Ｖｃｏｍが印加されると、第１画素電極（ＰＥａ）には第１スイッチング素子（Ｑａ）を通してデータ線（Ｄｊ）に流れるデータ電圧が印加され、第２画素電極（ＰＥｂ）には第２スイッチング素子（Ｑｂ）を通して共通電圧線（Ｃｉ）に流れる共通電圧Ｖｃｏｍが印加される。この時、第１画素電極（ＰＥａ）及び第２画素電極（ＰＥｂ）に印加される電圧は、画素（ＰＸ）が表示しようとする輝度に対応する電圧であり、基準電圧（Ｖｒｅｆ）に対して各々極性が互いに反対となる。データ線（Ｄｊ）に入力されるデータ電圧及び共通電圧線（Ｃｉ）に印加される共通電圧Ｖｃｏｍは、基準電圧（Ｖｒｅｆ）に対して周期的に反転する。例えば、液晶表示装置が利用できる最低電圧が０Ｖ、最高電圧が１４Ｖの場合、基準電圧（Ｖｒｅｆ）が７Ｖであり、第１データ線（Ｄｊ）に流れるデータ電圧は０Ｖ〜７Ｖ、共通電圧線（Ｃｉ）に流れる共通電圧は７Ｖ〜１４Ｖとすることができ、電位が反転した場合にはその反対になる。
【０１５８】
このように第１画素電極（ＰＥａ）及び第２画素電極（ＰＥｂ）に印加された極性が互いに異なる２つのデータ電圧の差は、液晶キャパシタ（Ｃｌｃ）の充電電圧、つまり、画素電圧として現れる。
【０１５９】
前述した実施形態とは異なり、本実施形態による液晶表示装置における第１画素電極（ＰＥａ）には、第１スイッチング素子（Ｑａ）を通してデータ線（Ｄｊ）に流れるデータ電圧が印加され、第２画素電極（ＰＥｂ）には第２スイッチング素子（Ｑｂ）を通して共通電圧線（Ｃｉ）に流れる共通電圧Ｖｃｏｍが印加される。
【０１６０】
一般に、本発明の実施形態のように、１つの画素を２つの画素電極（ＰＥａ、ＰＥｂ）に分割して、互いに異なるスイッチング素子を利用して、互いに異なる極性を有する電圧を印加し、液晶キャパシタ（Ｃｌｃ）に所定の大きさの電圧を充電するために、１つの画素は１つのゲート線と互いに異なる２つのデータ線と接続される。つまり、各画素の第１及び第２画素電極と接続されている第１及び第２スイッチング素子は同じゲート線と接続されているが、各々互いに異なるデータ線に接続され、互いに異なるデータ線を通してデータ電圧が印加される。
【０１６１】
本実施形態による液晶表示装置の１つの画素は、互いに対となる２つのゲート線と、１つのデータ線、そして１つの共通電圧線と接続される。従って、データ線の数が減らすことができ、液晶表示装置の駆動部の費用を低減することができる。本実施形態による液晶表示装置の信号線及び画素配置によれば、共通電圧線が追加されるが、各共通電圧線は互いに接続されて同一の大きさの共通電圧が印加されるため、共通電圧を印加するための簡単な駆動部だけを追加すれば良く、駆動方法が簡単で製造コストを低減できる。
【０１６２】
以下、図１３及び図１４を参照して、図１２を用いて説明した液晶表示装置の一例について詳細に説明する。
【０１６３】
図１３は本発明の第５実施形態による液晶表示板組立体の配置図であり、図１４は図１３の液晶表示板組立体をＸＩＶ-ＸＩＶ線に沿って切断して示した断面図である。
【０１６４】
本実施形態による液晶表示板組立体は、互いに対向する下部基板１００と上部基板２００、及びこれら２つの基板１００、２００の間に挿入されている液晶層３を含む。
【０１６５】
本実施形態による液晶表示板組立体は、層状構造は前述した実施形態と類似している。
【０１６６】
下部基板１００について説明すると、基板１１０上に複数のゲート線１２１、複数の維持電極線１３１ａ及び複数の共通電圧線１３１ｂが形成されている。ゲート線１２１は第１ゲート電極１２４ａ及び第２ゲート電極１２４ｂを含み、維持電極線１３１は第１維持電極１３７ａ及び第２維持電極１３７ｂを含み、共通電圧線１３１ｂは維持電極線１３１ａ側に拡張された共通電極１３８を含む。
【０１６７】
ゲート線１２１、維持電極線１３１ａ、及び共通電圧線１３１ｂの上にはゲート絶縁膜１４０、突出部１５４ａ及び拡張部１５７ａを含む複数の線状半導体１５１、拡張部１５８、１５７ｂを含む複数の島型半導体１５４ｂ、突出部１６３ａを含む複数の線状抵抗性接触部材１６１及び拡張部１６８、１６７ａ、１６７ｂを含む複数の島型抵抗性接触部材１６５ａ、１６３ｂ、１６５ｂが順に形成されている。
【０１６８】
抵抗性接触部材１６１、１６３ｂ、１６５ａ、１６５ｂ、１６８、１６７ａ、１６７ｂの上には、第１ソース電極１７３ａを含む複数の第１データ線１７１、第１データ線１７１に隣接する第２データ線１７２、第１維持導電体１７７ａを含む複数の第１ドレイン電極１７５ａ、拡張部１７８を含む第２ソース電極１７３ｂ、及び第２維持導電体１７７ｂを含む複数の第２ドレイン電極１７５ｂが形成されており、その上に保護膜１８０が形成されている。
【０１６９】
ゲート絶縁膜１４０及び保護膜１８０には、共通電極１３８を露出するコンタクトホール１４１が形成されており、保護膜１８０には各々第１ドレイン電極１７５ａ、第２ドレイン電極１７５ｂ、そして第２ソース電極１７３ｂの拡張部１７８を露出する第１コンタクトホール１８５ａ、第２コンタクトホール１８５ｂ、及び第３コンタクトホール１８８が形成されている。
【０１７０】
保護膜１８０上には複数対の第１画素電極１９１ａ及び第２画素電極１９１ｂを含む複数の画素電極１９１、及び複数の接続部材１９８が形成されている。
【０１７１】
画素電極１９１を図１３に示すように平面視した場合の全体的な外見は四角形状である。図１３に示すように画素を平面視した場合に、画素電極の構造を以下に示す。ここでは、図１３における上下左右方向を用いて、画素電極の各部の配置を説明する。
【０１７２】
第１画素電極１９１ａは、画素の上部に配置されており、第１データ線１７１と重畳する第１縦幹部１９１ａ１、画素の上部に配置されており、第２データ線１７２と重畳する第２縦幹部１９１ａ３、第１縦幹部１９１ａ１及び第２縦幹部１９１ａ３と接続されている横幹部１９１ａ２、第１縦幹部１９１ａ１から右下方に斜めに延びている斜線幹部１９１ａ４、第１縦幹部１９１ａ１、横幹部１９１ａ２及び第２縦幹部１９１ａ３から延びている複数の第１枝部１９１ａ５、斜線幹部１９１ａ４から延びている複数の第２枝部１９１ａ６を含む。斜線幹部１９１ａ４、第１枝部１９１ａ５及び第２枝部１９１ａ６がゲート線１２１と形成する角度は約４５度とすることができる。
【０１７３】
第２画素電極１９１ｂは、画素の下部に配置されており、第１データ線１７１と重畳する第１縦幹部１９１ｂ１、画素の下部に配置されており、第２データ線１７２と重畳する第２縦幹部１９１ｂ３、第１縦幹部１９１ｂ１及び第２縦幹部１９１ｂ３と接続されている横幹部１９１ｂ２、第１縦幹部１９１ｂ１から左上方に斜めに延びている斜線幹部１９１ｂ４、第１縦幹部１９１ｂ１、横幹部１９１ｂ２及び第２縦幹部１９１ｂ３から延びている複数の第１枝部１９１ｂ５、斜線幹部１９１ｂ４から延びている複数の第２枝部１９１ｂ６を含む。斜線幹部１９１ｂ４、第１枝部１９１ｂ５及び第２枝部１９１ｂ６がゲート線１２１と形成する角度は約４５度とすることができる。
【０１７４】
第１データ線１７１と第１画素電極１９１ａの第１縦幹部１９１ａ１との重畳面積は、第１データ線１７１と第２画素電極１９１ｂの第１縦幹部１９１ｂ１との重畳面積と同一であることが好ましく、第２データ線１７２と第１画素電極１９１ａの第２縦幹部１９１ａ３との重畳面積は、第２データ線１７２と第２画素電極１９１ｂの第２縦幹部１９１ｂ３との重畳面積と同一であることが好ましい。
【０１７５】
第１画素電極１９１ａの枝部及び第２画素電極１９１ｂの斜線幹部及び枝部は、一定間隔をおいて互いに噛み合って交互に配置されて櫛目形状を成す。
【０１７６】
第１画素電極１９１ａは第１コンタクトホール１８５ａを通して第１ドレイン電極１７５ａと物理的、電気的に接続されており、第１ドレイン電極１７５ａからデータ電圧が印加される。第２画素電極１９１ｂは第２コンタクトホール１８５ｂを通して第２ドレイン電極１７５ｂと接続されており、さらに接続部材１９８を介して共通電極１３８と接続されている第２ソース電極１７３ｂから伝えられる共通電圧Ｖｃｏｍが印加される。
【０１７７】
本実施形態による液晶表示装置において、第１データ線１７１と第１画素電極１９１ａの第１縦幹部１９１ａ１との重畳面積及び第１データ線１７１と第２画素電極１９１ｂの第１縦幹部１９１ｂ１との重畳面積が互いにほぼ同一であり、第１画素電極１９１ａと第２画素電極１９１ｂが第１データ線１７１と形成する寄生容量が互いに同一である。従って、第１データ線１７１にフレーム毎に極性が異なるデータ電圧が印加されても、第１画素電極１９１ａと第２画素電極１９１ｂが第１データ線１７１と形成する寄生容量による第１画素電極１９１ａと第２画素電極１９１ｂの充電電圧降下量が互いに同一となる。これから、第１画素電極１９１ａと第２画素電極１９１ｂとの間の電圧の大きさは一定となり、一定の充電電圧が維持される。
【０１７８】
同様に、第２データ線１７２と第１画素電極１９１ａの第２縦幹部１９１ａ３との重畳面積、及び第２データ線１７２と第２画素電極１９１ｂの第２縦幹部１９１ｂ３との重畳面積が互いにほぼ同一であり、第１画素電極１９１ａと第２画素電極１９１ｂが第２データ線１７２と形成する寄生容量が互いに同一である。従って、第２データ線１７２にフレーム別に極性が異なるデータ電圧が印加されても、第１画素電極１９１ａと第２画素電極１９１ｂが第２データ線１７２と形成する寄生容量による第１画素電極１９１ａと第２画素電極１９１ｂの充電電圧降下量が互いに同一であって、第１画素電極１９１ａと第２画素電極１９１ｂとの間の電圧の大きさは一定となり、一定の充電電圧が維持される。
【０１７９】
また、第１画素電極１９１ａ及び第２画素電極１９１ｂと２つのデータ線１７１、１７２とを重畳形成することにより、液晶表示装置の開口率を高めることができる。
【０１８０】
また、第１維持電極１３７ａ及び第２維持電極１３７ｂと、第１維持導電体１７７ａ及び第２維持導電体１７７ｂは、ゲート絶縁膜１４０と半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂを間において互いに重畳して、第１ストレージキャパシタ（Ｃｓｔａ１）及び第３ストレージキャパシタ（Ｃｓｔｂ１）を形成し、共通電圧線１３１ｂと第１維持導電体１７７ａ及び第２維持導電体１７７ｂは、ゲート絶縁膜１４０と半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂを間において互いに重畳して、第２ストレージキャパシタ（Ｃｓｔａ２）及び第４ストレージキャパシタ（Ｃｓｔｂ２）を形成する。第１ストレージキャパシタ（Ｃｓｔａ１）を構成する第１維持電極１３７ａと第１維持導電体１７７ａとの重畳面積は、第３ストレージキャパシタ（Ｃｓｔｂ１）を構成する第２維持電極１３７ａと第２維持導電体１７７ｂとの重畳面積と互いに同一であることが好ましく、第２ストレージキャパシタ（Ｃｓｔａ２）を構成する共通電圧線１３１ｂと第１維持導電体１７７ａとの重畳面積は第４ストレージキャパシタ（Ｃｓｔｂ２）を構成する共通電圧線１３１ｂと第２維持導電体１７７ｂとの重畳面積と同一であることが望ましい。
【０１８１】
このように、第１ストレージキャパシタ（Ｃｓｔａ１）、第２ストレージキャパシタ（Ｃｓｔａ２）、第３ストレージキャパシタ（Ｃｓｔｂ１）及び第４ストレージキャパシタ（Ｃｓｔｂ２）をゲート導電体とデータ導電体を利用して形成することによって、ストレージキャパシタを形成するための追加工程が不要となり、液晶表示装置の製造工程を簡単化することができ、ストレージキャパシタの２つの電極の間にゲート絶縁膜１４０と半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂだけが存在して、２つの電極の間に保護膜１８０が存在する場合に比べて、ストレージキャパシタの静電容量が大きくなる。
【０１８２】
また、第１ストレージキャパシタ（Ｃｓｔａ１）を構成する第１維持電極１３７ａと第１維持導電体１７７ａとの重畳面積は、第３ストレージキャパシタ（Ｃｓｔｂ１）を構成する第２維持電極１３７ａと第２維持導電体１７７ｂとの重畳面積と互いにほぼ同一であり、第２ストレージキャパシタ（Ｃｓｔａ２）を構成する共通電圧線１３１ｂと第１維持導電体１７７ａとの重畳面積は、第４ストレージキャパシタ（Ｃｓｔｂ２）を構成する共通電圧線１３１ｂと第２維持導電体１７７ｂとの重畳面積とほぼ同一であり、静電容量が基準電圧に対して互いに対称な値となる。従って、フレーム毎に互いに異なる極性の電圧が印加される第１維持導電体１７７ａ及び第２維持導電体１７７ｂが半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂを間において第１維持電極１３７ａ及び第２維持電極１３７ｂ、及び共通電圧線１３１ｂと重畳して、ストレージキャパシタを形成しても、ストレージキャパシタの静電容量は基準電圧に対して互いに対称な値となり、液晶キャパシタ（Ｃｌｃ）の電圧が一定に維持される。
【０１８３】
前述した全ての実施形態による液晶表示装置の特徴は、本実施形態による液晶表示装置にも適用可能である。
【０１８４】
以下、図１５及び図１６を参照して、本発明の第６実施形態による液晶表示装置について説明する。
【０１８５】
図１５は本発明の第６実施形態による液晶表示板組立体の配置図であり、図１６は図１５の液晶表示板組立体をＸＶＩ-ＸＶＩ線に沿って切断して示した断面図である。
【０１８６】
本実施形態による液晶表示板組立体は、互いに対向する下部基板１００と上部基板２００、及びこれら２つの基板１００、２００の間に挿入されている液晶層３を含む。
【０１８７】
本実施形態による液晶表示板組立体は、層状構造は図１３及び図１４に示したものとほぼ同一である。
【０１８８】
下部基板１００について説明すると、基板１１０上に複数のゲート線１２１、複数の維持電極線１３１ａ及び複数の共通電圧線１３１ｂが形成されている。
【０１８９】
ゲート線１２１、維持電極線１３１ａ、及び共通電圧線１３１ｂ上にはゲート絶縁膜１４０、突出部１５４ａ及び拡張部１５７ａを含む複数の線状半導体１５１、拡張部１５８、１５７ｂを含む複数の島型半導体１５４ｂ、突出部１６３ａを含む複数の線状抵抗性接触部材１６１、及び拡張部１６８、１６７ａ、１６７ｂを含む複数の島型抵抗性接触部材１６５ａ、１６３ｂ、１６５ｂが順に形成されている。
【０１９０】
抵抗性接触部材１６１、１６３ｂ、１６５ａ、１６５ｂ、１６８、１６７ａ、１６７ｂの上には、第１ソース電極１７３ａを含む複数の第１データ線１７１、第１データ線１７１に隣接する第２データ線１７２、第１維持導電体１７７ａを含む複数の第１ドレイン電極１７５ａ、拡張部１７８を含む第２ソース電極１７３ｂ、及び第２維持導電体１７７ｂを含む複数の第２ドレイン電極１７５ｂが形成されており、さらにその上に保護膜１８０が形成されている。
【０１９１】
ゲート絶縁膜１４０及び保護膜１８０には共通電極１３８を露出するコンタクトホール１４１が形成されており、保護膜１８０には各々第１ドレイン電極１７５ａ、第２ドレイン電極１７５ｂ、そして第２ソース電極１７３ｂの拡張部１７８を露出する第１コンタクトホール１８５ａ、第２コンタクトホール１８５ｂ、そして第３コンタクトホール１８８が形成されている。
【０１９２】
保護膜１８０上には複数対の第１画素電極１９１ａ及び第２画素電極１９１ｂを含む複数の画素電極１９１、及び複数の接続部材１９８が形成されている。
【０１９３】
図１３及び図１４に示した実施形態とは異なって、第１データ線１７１及び第２データ線１７２は、それぞれ交互に接続された複数の屈曲部と縦部を含み、これら屈曲部及び縦部が周期的に配列される。
【０１９４】
屈曲部は互いに接続されてシェブロン形状になる一対の斜線部を含み、斜線部はゲート線１２１と約４５度の角度を成す。
【０１９５】
また、図１５に示したように、１つの画素電極１９１の全体的な外見は、データ線１７１、１７２の屈曲部とほぼ並行な一対の屈曲辺（ｃｕｒｖｅｄ  ｅｄｇｅ）とゲート線１２１とほぼ平行な複数の横辺及びデータ線１７１，１７２の縦部とほぼ平行な縦辺を有しており、の鋸歯状に形成される。
【０１９６】
図１５に示すように画素を平面視した場合に、画素電極の構造を以下に示す。ここでは、図１５における上下左右方向を用いて、画素電極の各部の配置を説明する。  第１画素電極１９１ａは、画素の上部に配置されており、第１データ線１７１と重畳する第１縦幹部１９１ａ１、画素の上部に配置されており、第２データ線１７２と重畳する第２縦幹部１９１ａ３、第１縦幹部１９１ａ１及び第２縦幹部１９１ａ３と接続されている横幹部１９１ａ２、第２縦幹部１９１ａ３から左下方に斜めに延びている斜線幹部１９１ａ４、横幹部１９１ａ２から延びている複数の第１枝部１９１ａ５、斜線幹部１９１ａ４から延びている複数の第２枝部１９１ａ６を含む。斜線幹部１９１ａ４、第１枝部１９１ａ５及び第２枝部１９１ａ６がゲート線１２１と成す角度は約４５度とすることができる。
【０１９７】
第２画素電極１９１ｂは、画素の下部に配置されており、第１データ線１７１と重畳する第１縦幹部１９１ｂ１、画素の下部に配置されており、第２データ線１７２と重畳する第２縦幹部１９１ｂ３、第１縦幹部１９１ｂ１及び第２縦幹部１９１ｂ３と接続されている横幹部１９１ｂ２、第１縦幹部１９１ｂ１から右上方に斜めに延びている斜線幹部１９１ｂ４、横幹部１９１ｂ２から延びている複数の第１枝部１９１ｂ５、斜線幹部１９１ｂ４から延びている複数の第２枝部１９１ｂ６を含む。斜線幹部１９１ｂ４、第１枝部１９１ｂ５及び第２枝部１９１ｂ６がゲート線１２１と成す角度は約４５度とすることができる。
【０１９８】
第１画素電極１９１ａは、第１コンタクトホール１８５ａを通して第１ドレイン電極１７５ａと物理的、電気的に接続されており、第１ドレイン電極１７５ａからデータ電圧が印加される。第２画素電極１９１ｂは、第２コンタクトホール１８５ｂを通して第２ドレイン電極１７５ｂと接続されており、接続部材１９８を通して共通電極１３８と接続されている第２ソース電極１７３ｂから伝達される共通電圧Ｖｃｏｍが印加される。
【０１９９】
第１データ線１７１と第１画素電極１９１ａの第１縦幹部１９１ａ１との重畳面積は、第１データ線１７１と第２画素電極１９１ｂの第１縦幹部１９１ｂ１との重畳面積と同一であることが好ましく、第２データ線１７２と第１画素電極１９１ａの第２縦幹部１９１ａ３との重畳面積は、第２データ線１７２と第２画素電極１９１ｂの第２縦幹部１９１ｂ３との重畳面積と同一であることが好ましい。
【０２００】
また、第１維持電極１３７ａ及び第２維持電極１３７ｂと第１維持導電体１７７ａ及び第２維持導電体１７７ｂは、ゲート絶縁膜１４０と半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂを間において互いに重畳され、第１ストレージキャパシタ（Ｃｓｔａ１）及び第３ストレージキャパシタ（Ｃｓｔｂ１）を形成し、共通電圧線１３１ｂと第１維持導電体１７７ａ及び第２維持導電体１７７ｂは、ゲート絶縁膜１４０と半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂを間において互いに重畳され、第２ストレージキャパシタ（Ｃｓｔａ２）及び第４ストレージキャパシタ（Ｃｓｔｂ２）を形成する。第１ストレージキャパシタ（Ｃｓｔａ１）を構成する第１維持電極１３７ａと第１維持導電体１７７ａとの重畳面積は、第３ストレージキャパシタ（Ｃｓｔｂ１）を構成する第２維持電極１３７ｂと第２維持導電体１７７ｂとの重畳面積と互いに同じであることが好ましく、第２ストレージキャパシタ（Ｃｓｔａ２）を構成する共通電圧線１３１ｂと第１維持導電体１７７ａとの重畳面積は、第４ストレージキャパシタ（Ｃｓｔｂ２）を構成する共通電圧線１３１ｂと第２維持導電体１７７ｂとの重畳面積と同じであることが好ましい。
【０２０１】
前述した実施形態と同様に、本実施形態による液晶表示装置において、第１データ線１７１と第１画素電極１９１ａの第１縦幹部１９１ａ１との重畳面積、及び第１データ線１７１と第２画素電極１９１ｂの第１縦幹部１９１ｂ１との重畳面積が互いにほぼ同一であることから、第１画素電極１９１ａと第２画素電極１９１ｂが第１データ線１７１と形成する寄生容量が互いに同一である。従って、第１データ線１７１にフレーム別に極性が異なるデータ電圧が印加されても、第１画素電極１９１ａと第２画素電極１９１ｂとがそれぞれ第１データ線１７１と形成する寄生容量による第１画素電極１９１ａと第２画素電極１９１ｂの充電電圧降下量が互いに同一であって、第１画素電極１９１ａと第２画素電極１９１ｂとの間の電圧の大きさは一定となり、一定の充電電圧が維持される。
【０２０２】
同様に、第２データ線１７２と第１画素電極１９１ａの第２縦幹部１９１ａ３との重畳面積、及び第２データ線１７２と第２画素電極１９１ｂの第２縦幹部１９１ｂ３との重畳面積が互いにほぼ同一であり、第１画素電極１９１ａと第２画素電極１９１ｂが第２データ線１７２と形成する寄生容量が互いに同一である。従って、第２データ線１７２にフレーム別に極性が異なるデータ電圧が印加されても、第１画素電極１９１ａと第２画素電極１９１ｂとがそれぞれ第２データ線１７２と形成する寄生容量による第１画素電極１９１ａと第２画素電極１９１ｂの充電電圧降下量が互いに同一であって、第１画素電極１９１ａと第２画素電極１９１ｂとの間の電圧の大きさは一定となり、一定の充電電圧が維持される。
【０２０３】
また、第１画素電極１９１ａ及び第２画素電極１９１ｂと２つのデータ線１７１、１７２が重畳形成されていることから、液晶表示装置の開口率を高めることができる。
【０２０４】
ゲート導電体とデータ導電体を利用して、第１ストレージキャパシタ（Ｃｓｔａ１）、第２ストレージキャパシタ（Ｃｓｔａ２）、第３ストレージキャパシタ（Ｃｓｔｂ１）及び第４ストレージキャパシタ（Ｃｓｔｂ２）を形成していることから、ストレージキャパシタを形成するための追加工程が不要となり、液晶表示装置の製造工程を簡単化することができ、ストレージキャパシタの２つの電極の間にゲート絶縁膜１４０と半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂだけが存在することから、２つの電極の間に保護膜１８０が存在する場合に比べて、ストレージキャパシタの静電容量が大きくなる。
【０２０５】
また、第１ストレージキャパシタ（Ｃｓｔａ１）を構成する第１維持電極１３７ａと第１維持導電体１７７ａとの重畳面積は、第３ストレージキャパシタ（Ｃｓｔｂ１）を構成する第２維持電極１３７ａと第２維持導電体１７７ｂとの重畳面積と互いにほぼ同じであり、第２ストレージキャパシタ（Ｃｓｔａ２）を構成する共通電圧線１３１ｂと第１維持導電体１７７ａとの重畳面積は、第４ストレージキャパシタ（Ｃｓｔｂ２）を構成する共通電圧線１３１ｂと第２維持導電体１７７ｂとの重畳面積とほぼ同じであり、静電容量が基準電圧に関して互いに対称な電圧値となる。従って、フレーム毎に互いに異なる極性の電圧が印加される第１維持導電体１７７ａ及び第２維持導電体１７７ｂが、半導体層１５７ａ、１５７ｂ、１６７ａ、１６７ｂを間において第１維持電極１３７ａ及び第２維持電極１３７ｂ、及び共通電圧線１３１ｂと重畳して、ストレージキャパシタを形成しても、ストレージキャパシタの静電容量は基準電圧に関して互いに対称な電圧値となり、液晶キャパシタ（Ｃｌｃ）の電圧が一定に維持される。
【０２０６】
前述した全ての実施形態による液晶表示装置の特徴は、本実施形態による液晶表示装置にも適用可能である。
【０２０７】
以上、本発明の望ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるのではなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も、本発明の権利範囲に属する。
【符号の説明】
【０２０８】
１００、２００      基板
１１０      絶縁基板
１２１      ゲート線
１２４ａ、１２４ｂ      ゲート電極
１３１      維持電極線
１３７      維持電極
１４０      ゲート絶縁膜
１５１ａ、１５１ｂ      線状半導体
１５４ａ、１５４ｂ      突出部
１５６、１５７ａ、１５７ｂ      拡張部
１７１ａ、１７１ｂ      データ線
１７３ａ、１７３ｂ      ソース電極
１７５ａ、１７５ｂ      ドレイン電極
１７７ａ、１７７ｂ      維持導電体
１８０      保護膜
１８５ａ、１８５ｂ、１８５ｃ      コンタクトホール
１９１ａ、１９１ｂ      画素電極
２１０      絶縁基板
２２０      遮光部材
２３０      カラーフィルター
２５０      蓋膜
３００      液晶表示板組立体
３          液晶層
３１        液晶分子
４００      ゲート駆動部
５００      データ駆動部
６００      信号制御部
８００      階調電圧生成部
【図１】
2010271701.tif 000003
【図２】
2010271701.tif 000004
【図３】
2010271701.tif 000005
【図４】
2010271701.tif 000006
【図５】
2010271701.tif 000007
【図６】
2010271701.tif 000008
【図７】
2010271701.tif 000009
【図８】
2010271701.tif 000010
【図９】
2010271701.tif 000011
【図１０】
2010271701.tif 000012
【図１１】
2010271701.tif 000013
【図１２】
2010271701.tif 000014
【図１３】
2010271701.tif 000015
【図１４】
2010271701.tif 000016
【図１５】
2010271701.tif 000017
【図１６】
2010271701.tif 000018