(57)【要約】【課題】メモリモジュールへの電源供給を改良したメモリシステムの提供。【解決手段】メモリシステム（１２）は、回路基板（３２）と、この回路基板に結合されたメモリデバイス（３４）とを有するメモリモジュール（２０）を具備する。回路基板は、ソケットインタフェース（８０）に嵌合ソケットコンタクト（９０）を、電圧レギュレータモジュール（ＶＲＭ）インタフェース（８４）にＶＲＭコンタクト（１００）を有する。メモリデバイスは、嵌合ソケットコンタクトと、ＶＲＭコンタクトとに電気的に接続される。ＶＲＭ（３０）は、ＶＲＭインタフェースで回路基板に結合されている。ＶＲＭは、ＶＲＭコンタクトに直接接続された嵌合コンタクト（１０２）を有する。【選択図】図３
2010123119.tif 000002
【特許請求の範囲】
【請求項１】
回路基板（３２）と、該回路基板に結合されたメモリデバイス（３４）とを有するメモリモジュール（２０）を具備するメモリシステム（１２）において、
前記回路基板は、ソケットインタフェース（８０）に嵌合ソケットコンタクト（９０）を、電圧レギュレータモジュールインタフェース（８４）に電圧レギュレータモジュールコンタクト（１００）を有し、
前記メモリデバイスは、前記嵌合ソケットコンタクトと、前記電圧レギュレータモジュールコンタクトとに電気接続され、
電圧レギュレータモジュール（３０）が、前記電圧レギュレータモジュールインタフェースで前記回路基板に結合されており、
前記電圧レギュレータモジュールは、前記電圧レギュレータモジュールコンタクトに直接接続された嵌合コンタクト（１０２）を有することを特徴とするメモリシステム。
【請求項２】
前記電圧レギュレータモジュールは、前記回路基板に支持されていることを特徴とする請求項１記載のメモリシステム。
【請求項３】
前記ソケットインタフェースは、前記回路基板の一縁に設けられており、
前記電圧レギュレータモジュールインタフェースは、前記回路基板の前記一縁とは異なる縁に設けられていることを特徴とする請求項１記載のメモリシステム。
【請求項４】
前記回路基板は、該回路基板の一縁に指部（１１６）を有し、
前記電圧レギュレータコンタクトは、前記指部に沿って延びており、
前記電圧レギュレータモジュールは、前記電圧レギュレータモジュールコンタクトと係合するよう前記回路基板の前記指部を受容する電圧レギュレータモジュールコネクタ（４８）を有することを特徴とする請求項１記載のメモリシステム。
【請求項５】
前記メモリシステムは、前記回路基板に実装された電圧レギュレータモジュールコネクタ（４８）をさらに具備し、
前記電圧レギュレータモジュールは、前記電圧レギュレータモジュールコネクタに接続されていることを特徴とする請求項１記載のメモリシステム。
【請求項６】
前記電圧レギュレータモジュールは、前記メモリモジュールの前記回路基板と共平面である電圧レギュレータモジュール回路基板（４６）を有することを特徴とする請求項１記載のメモリシステム。
【請求項７】
前記電圧レギュレータモジュールは、前記メモリモジュールの前記回路基板と平行で且つ共平面ではない電圧レギュレータモジュール回路基板を有することを特徴とする請求項１記載のメモリシステム。
【請求項８】
前記電圧レギュレータモジュールコンタクトは、前記回路基板を介して対応する前記嵌合ソケットコンタクトに電気接続されており、
前記メモリデバイスは、前記回路基板を介して対応する前記電圧レギュレータモジュールコンタクトに電気接続されていることを特徴とする請求項１記載のメモリシステム。
【請求項９】
前記メモリシステムは、開口（６６）を有するソケットコネクタ（４０）をさらに具備し、
該ソケットコネクタは、前記ソケットインタフェースが前記開口内に受容されるように前記回路基板を受容し、
前記電圧レギュレータモジュールは、前記ソケットコネクタから離隔して前記回路基板に結合されていることを特徴とする請求項１記載のメモリシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリデバイスが実装された回路基板を有するメモリモジュールに関する。
【背景技術】
【０００２】
コンピュータ、ワークステーション、サーバー等の電子装置は、プロセッサ及びメモリモジュール（例えば、ダイナミックＲＡＭ、同期ダイナミックＲＡＭ（ＳＤＲＡＭ）、ダブルデータレート（ＤＤＲ）ＳＤＲＡＭ、ＤＤＲ２  ＳＤＲＡＭ、ＤＤＲ３  ＳＤＲＡＭ、ＤＤＲ４  ＳＤＲＡＭ又はエクステンディドデータアウトＲＡＭ（ＥＤＯ  ＲＡＭ）等）等の幾多のタイプの電子モジュールを使用することができる。メモリモジュールは、例えば、シングルインラインメモリモジュール（ＳＩＭＭ）等の多数のフォーマットで製造される。メモリモジュールは、システム基板すなわち母基板に実装される多ピンソケットコネクタに取り付けられる回路基板を有するのが通常である。各メモリモジュールは、ソケットコネクタ内の２列のコンタクト間にインタフェースを与えるカードエッジを有する。メモリモジュールは、電子装置用にデータを保存する回路基板に実装されたメモリデバイスを有する。メモリデバイスは作動のための電源を必要とし、この電源はソケットコネクタ内のコンタクトによってメモリデバイスに供給される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第６７８００１８号明細書
【特許文献２】米国特許第６３５６４９８号明細書
【特許文献３】米国特許出願公開第２００４／０１６３００２号明細書
【特許文献４】米国特許出願公開第２００１／００４２２２８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
メモリモジュールを有する公知の電子装置は、不都合が無いわけではない。例えば、メモリデバイスを作動させるための電源の要求事項は、電子装置がより速く作動するよう設計されたり、メモリデバイスが保存するデータ量が増大したりするにつれて、時間と共に増大する。メモリモジュールに供給される電力量を制御するために、システム基板すなわち母基板に電圧レギュレータモジュールが設けられるのが通常である。例えば、代表的な構成において、１個の電圧レギュレータが８個までのメモリモジュールに供給される電力を制御する。しかし、電流の設計は、メモリモジュールに供給可能な電力量に限界がある。例えば、ソケットコネクタにおいて、電圧レギュレータモジュールの高い電圧降下ダウンストリームが生ずるおそれがある。さらに、ソケットコネクタ内のコンタクトの電流容量は、ソケットコネクタ及びシステム基板間のインタフェースにわたって流れることができる電流量を制限する。また、通常のメモリモジュールは、メモリモジュールに十分な電力を供給することに対する潜在的解決手段を制限する特定仕様に設計される。例えば、メモリモジュールの中には、対応するソケットコネクタが特定寸法及びコンタクト配置を有するような、モジュールの寸法又は設置面積を制限する仕様を有するものがある。モジュールの物理的境界の制約は、ソケットコネクタ内に設けられるコンタクトの数及び寸法を制限する。
【０００５】
メモリモジュールへの電源供給を改良したシステムに対するニーズがある。
【課題を解決するための手段】
【０００６】
本発明によれば、メモリシステムは、回路基板と、この回路基板に結合されたメモリデバイスとを有するメモリモジュールを具備する。回路基板は、ソケットインタフェースに嵌合ソケットコンタクトを、電圧レギュレータモジュール（ＶＲＭ）インタフェースにＶＲＭコンタクトを有する。メモリデバイスは、嵌合ソケットコンタクトと、ＶＲＭコンタクトとに電気的に接続される。ＶＲＭは、ＶＲＭインタフェースで回路基板に結合されている。ＶＲＭは、ＶＲＭコンタクトに直接接続された嵌合コンタクトを有する。
【発明の効果】
【０００７】
本発明の電圧レギュレータモジュールは、従来のシステムにあるような複数のメモリモジュールの代わりに、単一のメモリモジュール専用である。電圧レギュレータモジュールはメモリモジュールに直接取り付けることができるので、従来技術のシステムよりもより大きな通電容量及びより低い電圧降下が得られる。メモリシステムは、母基板上に実装するのに要する全面積が小さい。
【図面の簡単な説明】
【０００８】
【図１】本発明の典型的な一実施形態に従って形成されたメモリシステムを組み込んだ電子装置を示す概略図である。
【図２】電圧レギュレータモジュールを有するメモリモジュールを示す、図１に示されたメモリシステムの一部を示す斜視図である。
【図３】図２に示されたメモリシステムを示す分解斜視図である。
【図４】電圧レギュレータモジュールが別の方法でメモリモジュールに実装された状態の、図２に示されたメモリシステムの一部を示す斜視図である。
【図５】電圧レギュレータモジュールが別の方法でメモリモジュールに実装された状態の、図２に示されたメモリシステムの一部を示す斜視図である。
【図６】電圧レギュレータモジュールがさらに別の代替方法でメモリモジュールに実装された状態の、図２に示されたメモリシステムの一部を示す斜視図である。
【図７】電圧レギュレータモジュールが別の方法でメモリモジュールに実装された状態の、図２に示されたメモリシステムの一部を示す斜視図である。
【図８】メモリモジュールに結合されたヒートシンクと、図７に示された電圧レギュレータモジュールとを示す斜視図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して本発明を説明する。
【００１０】
図１は、本発明の典型的な一実施形態に従って形成されたメモリシステム１２を組み込んだ電子装置１０を示す概略図である。メモリシステム１２は、電子装置１０のためにデータを保存する。電子装置１０は、例えば、コンピュータ、ワークステーション、サーバー等の任意のタイプの電子装置であってもよい。電子装置１０は、プロセッサ等の１個以上の電子モジュール１４を有することができる。任意であるが、電子モジュール１４は、メモリシステム１２に接続されてもよい。例えば、電子モジュール１４は、母基板すなわちシステム基板１６に電気接続されてもよい。電子装置１０はまた、１個以上の電源１８を有することができる。任意であるが、電源１８は、メモリシステム１２に接続されてもよい。例えば、電源１８は、システム基板１６に電気接続されてもよい。
【００１１】
本発明の典型的な一実施形態において、メモリシステム１２は、システム基板１６に実装された１個以上のメモリモジュール２０を有する。メモリモジュール２０は、同期ダイナミックＲＡＭ（ＳＤＲＡＭ）モジュールを構成することができる。任意であるが、メモリモジュール２０は、デュアルインラインメモリモジュール（ＤＩＭＭ）であってもよい。メモリシステム１２内に、任意に数のメモリモジュール２０を設けてもよい。さらに、電子装置１０内に、任意の数のメモリシステム１２を設けてもよい。
【００１２】
本発明に典型的な一実施形態において、メモリモジュール２０は、データを送受信するために、電子モジュール１４等の１個以上のデータデバイスに電気接続される。メモリモジュール２０は、データデバイスが生成したデータを保存したり、保存したデータをデータデバイスに送信したりする。任意であるが、メモリモジュール２０は、システム基板１６を介してデータデバイスに接続されてもよい。例えば、データデバイスは、システム基板１６に直接結合されていてもよいし、或いは、システム基板１６から離隔して設けられ、電気接続部によりシステム基板１６に接続されてもよい。メモリモジュール２０は、メモリモジュール２０に電源供給するために１個以上の電源１８に電気接続される。メモリモジュール２０は、システム基板１６を介して電源１８に接続することができる。電源１８は、システム基板１６に直接結合されてもよいし、或いは、システム基板１６から離隔して設けられ、電気接続部によりシステム基板１６に接続されてもよい。
【００１３】
図２は、電圧レギュレータ３０を有する１個のメモリモジュール２０を示す、メモリシステム１２の一部の斜視図である。メモリモジュール２０は、回路基板３２と、回路基板３２に結合された複数のメモリデバイス３４とを有する。メモリデバイス３４は、集積回路（ＩＣ）チップ、又はデータを保存するための他の電子部品であってもよい。任意の数のメモリデバイス３４を回路基板３２に電気接続してもよい。図示の実施形態において、回路基板３２の第１面３６に８個のメモリデバイスが実装されている。メモリデバイス３４はまた、回路基板３２の第２面３８に実装されてもよい。
【００１４】
メモリモジュール２０は、システム基板１６に電気接続されているように図示されている。システム基板１６は、システム基板１６に結合されたソケットコネクタ４０に代表されるヘッダを有する。図示の実施形態において、ソケットコネクタ４０は、内部にメモリモジュール２０を受容するカードエッジコネクタを構成する。ソケットコネクタ４０は、メモリモジュール２０の回路基板３２がシステム基板１６に対して直角に向くように構成されてもよい。任意であるが、システム基板１６はほぼ水平方向を向いてもよいし、回路基板３２はほぼ垂直方向を向いてもよい。典型的な一実施形態において、システム基板１６は、ソケットコネクタ４０への又はソケットコネクタ４０からの、矢印４２，４４で表される電力及びデータの双方を中継する。
【００１５】
電圧レギュレータモジュール３０は、メモリモジュール２０に電気接続されている。図示の実施形態において、電圧レギュレータモジュール３０は、メモリモジュール２０の回路基板３２に結合されると共に、この回路基板３２により支持される。電圧レギュレータモジュール３０は、システム基板１６から離隔して配置される。電圧レギュレータモジュール３０は、メモリモジュール２０の回路基板３２を介してシステム基板１６に電気接続される。ソケットコネクタ４０に中継された電力４２は、回路基板３２により電圧レギュレータモジュール３０に送られる。
【００１６】
電圧レギュレータモジュール３０は、電圧レギュレータモジュール（ＶＲＭ）回路基板４６及びＶＲＭコネクタ４８を有する。ＶＲＭコネクタ４８は、メモリモジュール２０に直接結合されてもよい。図示の実施形態において、ＶＲＭコネクタ４８は、メモリモジュール２０及び電圧レギュレータモジュール３０間を電気接続するために回路基板３２の一部を受容するカードエッジコネクタを構成する。電圧レギュレータモジュール３０は、電源回路５２を形成する抵抗、コンデンサ、回路パターン、コンタクト等の複数の部品５０を有する。入力５４及び出力５６は、電源回路５２用の電圧レギュレータモジュール３０により規定される。入力５４は電源回路５２に電力を供給し、出力は電源回路５２から電力を供給する。任意であるが、部品５０は、電源出力５６が電源入力５４とは異なる電源特性を有するように、電圧レギュレータモジュール３０に入り込むよう電源入力５４をコントロールしてもよい。例えば、電源回路５２は、電源出力５６の電圧、電流、又は他の電源特性を制御、調整してもよい。
【００１７】
図３は、メモリシステム１２の分解斜視図である。ソケットコネクタ４０はハウジング６０を具備し、ハウジング６０はシステム基板１６に実装された基端６２を有する。ハウジング６０は、メモリモジュール２０と嵌合するために、基端６２とはほぼ反対側の嵌合端６４を有する。ハウジング６０は、メモリモジュール２０の回路基板３２の一部を受容するために、嵌合端６４に開口６６を有する。例えば、開口６６は、回路基板３２の底面及び両面部分を受容してもよい。典型的な一実施形態において、ハウジング６０は、メモリモジュール２０をソケットコネクタ４０内に保持するラッチ６８を有する。ラッチ６８は、システム基板１６から離れる方向である嵌合端６４から上方に延びている。任意であるが、電圧レギュレータモジュール３０は、ラッチ６８の上方で回路基板３２に結合されてもよい。
【００１８】
回路基板３２と嵌合するために、開口６６内で複数のソケットコンタクト７０がハウジング６０に保持されている。ソケットコンタクト７０は、特定のタイプのメモリモジュール２０と嵌合するために所定のコンタクトパターンを有してもよい。任意であるが、ソケットコンタクト７０の一部分集団は電源コンタクト７２を規定してもよく、ソケットコンタクト７０の別の部分集団は信号コンタクトすなわちデータコンタクト７４を規定してもよい。ソケットコンタクト７０は、接地コンタクト等の他のタイプのコンタクトも同様に規定してもよい。図示の実施形態において、全ての電源コンタクト７２は、ソケットコネクタ４０の一端付近に集められている。別の実施形態において、電源コンタクト７２は、ソケットコネクタ４０の中央付近等のソケットコネクタ４０に沿った別の場所に位置してもよいし、或いは、データコンタクト７４の中に散在してもよい。電源コンタクト７２は、システム基板１６により送られる電力４２をメモリモジュール２０に送信する。データコンタクト７４は、システム基板１６及びメモリモジュール２０間でデータ４４を送信する。任意であるが、電源コンタクト７２は、データコンタクト７４と寸法、形状、配置をほぼ等しくしてもよい。この結果、システム基板１６のピン配列パターンは、どのソケットコンタクト７０が電力４２を受けるのかを決定するので、電源コンタクト７２を規定し、どのソケットコンタクト７０がデータ４４を受けるのかを決定するので、データコンタクト７４を規定する。このようなわけで、同じソケットコネクタ４０は、ソケットコネクタ４０が結合される特定のシステム基板１６に依存して、電源コンタクト７２及びデータコンタクト７４の異なる配置を有することができる。別の一実施形態において、ソケットコンタクト７０がほぼ同一に形成されるのではなく、電源コンタクト７２をデータコンタクト７４とは構造的に異なるようにしてもよい。例えば、電源コンタクト７２は異なる寸法及び形状を有してもよく、電源コンタクト７２は異なる材料で製造されるか又は異なるコーティングを有してもよい。
【００１９】
メモリモジュール２０は、メモリデバイス３４及び電圧レギュレータモジュール３０が回路基板３２に結合された状態の回路基板３２を有する。回路基板３２は、第１縁８２にソケットインタフェース８０を、第２縁８６にＶＲＭインタフェース８４を有する。ソケットインタフェース８０は、ソケットコネクタ４０に連結する。ＶＲＭインタフェース８４は、電圧レギュレータモジュール３０に連結する。図示の実施形態において、ソケットインタフェース８０及びＶＲＭインタフェース８４は共に、カードエッジコネクタと嵌合するためのカード縁を規定する。しかし、別の実施形態において、対応する相手コネクタと嵌合するために、インタフェース８０，８４に別の電気コネクタを設けてもよい。
【００２０】
回路基板３２の第１縁８２付近のソケットインタフェース８０に、複数の嵌合ソケットコンタクト９０が配列される。嵌合ソケットコンタクト９０は、ソケットコネクタ４０の対応するソケットコンタクト７０と嵌合する。嵌合ソケットコンタクト９０は、ソケットコンタクト７０と嵌合するためにソケットコンタクト７０に類似したパターンを有する。典型的な一実施形態において、嵌合ソケットコンタクト９０の一部分集団は電源コンタクト９２を規定してもよく、嵌合ソケットコンタクト９０の別の部分集団は信号コンタクトすなわちデータコンタクト９４を規定してもよい。嵌合ソケットコンタクト９０は、接地コンタクト等の他のタイプのコンタクトも同様に規定してもよい。電源コンタクト９２は、電源コンタクト７２から電力を送信する。データコンタクト９４は、回路基板３２及びデータコンタクト７４間でデータを送信する。任意であるが、電源コンタクト９２は、データコンタクト９４と寸法、形状、配置をほぼ等しくしてもよい。この結果、ソケットコネクタ４０のピン配列パターンは、どの嵌合ソケットコンタクト９０が電力を送信するのかを決定するので、電源コンタクト９２を規定し、どの嵌合ソケットコンタクト９０がデータを送信するのかを決定するので、データコンタクト９４を規定する。別の一実施形態において、嵌合ソケットコンタクト９０がほぼ同一に形成されるのではなく、電源コンタクト９２をデータコンタクト９４とは構造的に異なるようにしてもよい。例えば、電源コンタクト９２は異なる寸法及び形状を有してもよく、電源コンタクト９２は異なる材料で製造されるか又は異なるコーティングを有してもよい。
【００２１】
回路基板３２の第２縁８６付近のＶＲＭインタフェース８４には、複数のＶＲＭコンタクト１００が配列される。ＶＲＭコンタクト１００は、ＶＲＭコネクタ４８の対応する嵌合コンタクト１０２と嵌合するために、電圧レギュレータモジュール３０のＶＲＭコネクタ４８内に受容される。典型的な一実施形態において、ＶＲＭコンタクト１００の一部分集団は供給コンタクト１０４を規定してもよく、ＶＲＭコンタクト１００の別の部分集団は受信コンタクト１０６を規定してもよい。ＶＲＭコンタクト１００は、データコンタクト又は接地コンタクト等の他のタイプのコンタクトを同様に規定してもよい。供給コンタクト１０４は、メモリモジュール２０から電圧レギュレータモジュール３０に電力を送信する。受信コンタクト１０６は、電圧レギュレータモジュール３０からメモリモジュール２０に電力を送信する。供給コンタクト１０４は電圧レギュレータモジュール３０用に入力５４（図２参照）の一部を規定するのに対し、受信コンタクト１０６は電圧レギュレータモジュール３０用に出力５６（図２参照）の一部を規定する。
【００２２】
嵌合コンタクト１０２は、電源入力コンタクト１１０を規定する一部分集団と、電源出力コンタクト１１２を規定する別の部分集団とを有する。嵌合コンタクト１０２は、データコンタクト又は接地コンタクト等の他のタイプのコンタクトを同様に規定してもよい。電源入力コンタクト１１０は、供給コンタクト１０４と嵌合して供給コンタクト１０４と直接係合し、メモリモジュール２０から電圧レギュレータモジュール３０に電力を送信する。電源出力コンタクト１１２は、受信コンタクト１０６と嵌合して受信コンタクト１０６と直接係合し、電圧レギュレータモジュール３０からメモリモジュール２０に電力を送信する。電源入力コンタクト１１０は電圧レギュレータモジュール３０用に入力５４（図２参照）を規定するのに対し、電源出力コンタクト１１２は電圧レギュレータモジュール３０用に出力５６（図２参照）を規定する。
【００２３】
ＶＲＭコネクタ４８は、ＶＲＭ回路基板４６に電気接続される。図示の実施形態において、ＶＲＭコネクタ４８はＶＲＭ回路基板４６に電気接続されるので、嵌合コンタクト１０２はＶＲＭ回路基板４６の基板コンタクト１１４に電気接続される。任意であるが、嵌合コンタクト１０２は、ＶＲＭ回路基板４６へのスルーホール実装又は表面実装等の、基板コンタクト１１４に直接接続される。或いは、ＶＲＭコネクタ４８は、ＶＲＭ回路基板４６の一縁を受容するためにカードエッジコネクタインタフェースを規定する。別の代替実施形態では、別のコネクタが、ＶＲＭ回路基板４６から延びていると共にＶＲＭコネクタ４８に嵌合する。ＶＲＭコネクタ４８は、電源回路５２をメモリモジュール２０に電気的に接続する。
【００２４】
組立の際、メモリモジュール２０は、回路基板３２の第１縁８２を開口６６に差し込むことにより、ソケットコンタクト４０に結合される。嵌合ソケットコンタクト９０は、ソケットコンタクト７０と係合してソケットコンタクト７０との間に電気接続を形成する。メモリモジュール２０がソケットコネクタ４０に接続されると、ソケットコネクタ４０及びメモリモジュール２０の間で電力及びデータが送信できる。電圧レギュレータモジュール３０は、ＶＲＭコネクタ４８を回路基板３２に接続することにより、メモリモジュール２０に結合される。典型的な一実施形態において、回路基板３２は実装指部１１６を有する。この実装指部１１６は、ＶＲＭコンタクト１００を有すると共にＶＲＭコネクタ４８内に受容される。実装指部１１６は、回路基板３２の第２縁８６に設けられている。実装指部１１６は、ソケットインタフェース８０から離隔して配置される。任意であるが、実装指部１１６は、回路基板３２に形成されたスロット１１８により規定することができる。スロット１１８は、組立の際、ＶＲＭコネクタ４８の一部を受容する。組立後、電圧レギュレータモジュール３０は、メモリモジュール２０により支持される。電圧レギュレータモジュール３０は、システム基板１６から分離しており、システム基板１６に直接接続されてはいない。
【００２５】
作動時に、電力及びデータは、ソケットコネクタ４０上でメモリモジュール２０に送信される。データは、データ経路１２０に代表される回路基板３２を介して、データコンタクト９４及びメモリデバイス３４間で送信される。データコンタクト９４及びメモリデバイス３４間でデータを送信するために、任意の数のデータコンタクト９４をメモリデバイス３４に電気接続してもよい。電力は、ソケットインタフェース８０での電源コンタクト９２と、電源経路１２２に代表されるＶＲＭインタフェース８４での供給コンタクト１０４との間で送信される。電源回路５２に対する入力５４を代表する電力は、電源経路１１２により供給される。電源回路５２は、メモリモジュール２０に供給される電力を調整、制御する。電圧レギュレータモジュール３０からメモリモジュール２０への電力出力は、メモリデバイス３４に供給され、電源経路１２４に代表される。このため、電源経路は、電圧レギュレータモジュール３０を介して嵌合ソケットコンタクト９０及びメモリデバイス３４間に形成される。
【００２６】
図４は、電圧レギュレータモジュール３０が別の方法でメモリモジュール２０に実装された状態のメモリシステム１２の一部を示す斜視図である。図４に示された実施形態は、図２及び図３に示された実施形態と同様の部品を使用しており、図４において、同様の部品には同様の参照番号で識別されている。電圧レギュレータモジュール３０は、ＶＲＭコネクタ４８がＶＲＭ回路基板４６に電気接続された状態のＶＲＭ回路基板４６を有する。電圧レギュレータモジュール３０はメモリモジュール２０に接続されているので、ＶＲＭ回路基板４６は、ソケットコネクタ４０により規定される外周内で回路基板３２から延びている。一つの方向性において、回路基板３２を、回路基板３２から上方へ延びる電圧レギュレータモジュール３０内でほぼ垂直に方向付けてもよい。このような構成において、システム基板１６（図３参照）から計測した組立体の全高は、図２及び図３に示された実施形態と比べると大きくなる。しかし、このような構成において、高さに直交する方向に沿って計測した組立体の全幅は小さくなる。
【００２７】
図示の実施形態において、ＶＲＭ回路基板４６は回路基板３２とほぼ平行であるが、ＶＲＭ回路基板４６は回路基板３２と共平面ではない。例えば、ＶＲＭ回路基板４６は、回路基板３２の第２面３８の背後に配置されてもよい。別の一実施形態では、ＶＲＭ回路基板４６は、回路基板３２と共平面であってもよい。例えば、ＶＲＭ回路基板４６の少なくとも一部は、回路基板３２と整列してもよい。ＶＲＭ回路基板４６がずれて配置され、回路基板３２と共平面ではない場合、高さ及び幅に直交する方向に沿って計測した組立体の全奥行きの長さは大きくなる。任意であるが、ＶＲＭ回路基板４６は、回路基板３２のいずれかの面３６，３８上のメモリデバイス３４間で規定されたようにメモリモジュール２０の輪郭内に嵌まるよう構成されている。このように、複数のメモリモジュール２０はシステム基板１６上に高密度に配列することができ、電圧レギュレータモジュール３０はメモリモジュール２０間の間隔に対して影響を与えない。
【００２８】
図５は、電圧レギュレータモジュール３０が別の方法でメモリモジュール２０に実装された状態のメモリシステム１２の一部を示す斜視図である。図５に示された実施形態は、図２及び図３に示された実施形態と同様の部品を使用しており、図５において、同様の部品には同様の参照番号で識別されている。電圧レギュレータモジュール３０は、ＶＲＭコネクタ４８がＶＲＭ回路基板４６に電気接続された状態のＶＲＭ回路基板４６を有する。メモリモジュールコネクタ１３０は、ＶＲＭインタフェース８４において回路基板３２に電気接続されている。ＶＲＭコネクタ４８は、メモリモジュールコネクタ１３０と嵌合し、電圧レギュレータモジュール３０をメモリモジュール２０に電気接続する。任意であるが、コネクタ４８，１３０のうちの一方はプラグコネクタを規定するのに対し、コネクタ４８，１３０のうちの他方はリセプタクルコネクタを規定する。図示の実施形態において、コネクタ４８，１３０が嵌合すると、ＶＲＭ回路基板４６は、回路基板３２と平行であり且つ回路基板３２と共平面である。
【００２９】
図６は、電圧レギュレータモジュール３０がさらに別の方法でメモリモジュール２０に実装された状態のメモリシステム１２の一部を示す斜視図である。図６に示された実施形態は、図２及び図３に示された実施形態と同様の部品を使用しており、図６において、同様の部品には同様の参照番号で識別されている。電圧レギュレータモジュール３０は、ＶＲＭコネクタ４８がＶＲＭ回路基板４６に電気接続された状態のＶＲＭ回路基板４６を有する。メモリモジュールコネクタ１３２は、ＶＲＭインタフェース８４において回路基板３２に電気接続されている。図６に示された実施形態において、ＶＲＭインタフェース８４は、回路基板３２の縁から離隔して配置されている。例えば、ＶＲＭインタフェース８４は、回路基板３２上のほぼ中央に配置されている。ＶＲＭインタフェース８４は、ソケットインタフェース８０から離隔して配置されている。
【００３０】
図７は、電圧レギュレータモジュール１５０が別の方法でメモリモジュール２０に実装された状態のメモリシステム１２の一部を示す斜視図である。電圧レギュレータモジュール１５０は、電圧レギュレータモジュール３０（図２参照）と同様であり、ＶＲＭ回路基板１５２及びＶＲＭコネクタ１５４を有する。ＶＲＭコネクタ１５４は、ＶＲＭ回路基板１５２に表面実装されている。ＶＲＭコネクタ１５４は、メモリモジュール２０に結合されている。図示の実施形態において、ＶＲＭ回路基板１５２は、ＶＲＭコネクタ１５４が回路基板３２に結合されると、メモリモジュール２０の回路基板３２の第２面３８に沿って延びる。
【００３１】
図８は、メモリモジュール２０及び電圧レギュレータモジュール１５０に結合されたヒートシンク１６０を示す。１個以上のヒートシンク１６０が、電圧レギュレータモジュール１５０、特に電圧レギュレータモジュール１５０の発熱部品と熱的に接触している。また、ヒートシンク１６０は、メモリモジュール２０のメモリデバイス３４と熱的に接触している。任意であるが、メモリデバイス３４用、電圧レギュレータモジュール３０用に、異なるヒートシンク１６０を使用してもよい。特定の用途に依存して、任意の数のヒートシンク１６０を設けてもよい。ヒートシンク１６０は、ヒートシンク１６０が所望の部品に熱的に接触するように任意の公知の方法で、メモリモジュール２０、メモリデバイス３４、電圧レギュレータモジュール１５０や他の構造物に結合されてもよい。任意であるが、ヒートシンク１６０は、電圧レギュレータモジュール１５０やメモリデバイス３４用の支持構造物を提供してもよい。
【符号の説明】
【００３２】
１２    メモリシステム
３０    電圧レギュレータモジュール
３２    回路基板
３４    メモリデバイス
４０    ソケットコネクタ
４６    電圧レギュレータモジュール回路基板
４８    電圧レギュレータモジュールコネクタ
６６    開口
８０    ソケットインタフェース
８４    電圧レギュレータモジュールインタフェース
９０    嵌合ソケットコンタクト
１００  コンタクト
１０２  嵌合コンタクト
１１６  実装指部（指部）
【図１】
2010123119.tif 000003
【図２】
2010123119.tif 000004
【図３】
2010123119.tif 000005
【図４】
2010123119.tif 000006
【図５】
2010123119.tif 000007
【図６】
2010123119.tif 000008
【図７】
2010123119.tif 000009
【図８】
2010123119.tif 000010