(57)【要約】      （修正有）【課題】複数のチップを積層する半導体パッケージ内のチップ容量を増大することができる製造方法の提供。【解決手段】銅層24／ニッケル層20／銅層19／ニッケル層21／銅層33の順の５層クラッド板34を加工して半導体パッケージユニットを製造する方法であって、銅層24の選択エッチングを行い、柱状導体18を残してニッケル層20を選択エッチングにより除去した後、絶縁樹脂層39を形成し、クラッド板の裏層に設けた銅層33の選択エッチングを行い、銅層33を柱状導体17を残してニッケル層21を選択エッチングにより除去し、銅層19を選択エッチングして配線層を形成し、絶縁樹脂層39を形成し、柱状導体17の頭部が表面に露出するように残存しているフォトレジスト膜37を除去するとともに、半導体チップ1,2を、導電接着剤によって配線層の両表面に接続して実装基板40とし、実装基板をプリント基板41上に搭載する。【選択図】図１１
2010004064.tif 000002
【特許請求の範囲】
【請求項１】
銅層（２４）／ニッケル層（２０）／銅層（１９）／ニッケル層（２１）／銅層（３３）の順に、銅層を表裏層に設け、中間層にニッケル層を介した５層のクラッド板（３４）を加工して半導体パッケージユニットを製造する方法であって、
前記クラッド板（３４）の表層に設けた銅層（２４）の表面にフォトレジスト膜（３５）を形成して露光・現像をした後、
前記銅層（２４）の選択エッチングを行い、銅層（２４）を柱状導体（１８）を残して溶解、除去し、
次に、前記ニッケル層（２０）を選択エッチングにより除去した後、絶縁樹脂を塗布して絶縁樹脂層（３９）を形成し、その表面を研磨して前記柱状導体（１８）の頭部が表面に露出するように残存しているフォトレジスト膜（３５）を除去するとともに、
前記クラッド板（３４）の裏層に設けた銅層（３３）の表面にフォトレジスト膜を形成して露光・現像をした後、
前記銅層（３３）の選択エッチングを行い、銅層（３３）を柱状導体（１７）を残して溶解、除去し、
次に、前記ニッケル層（２１）を選択エッチングにより除去し、
その両面にフォトレジスト膜（３７）を形成して露光・現像をした後、
前記銅層（１９）を選択エッチングして配線層を形成し、
この後、絶縁樹脂を塗布して絶縁樹脂層（３９）を形成し、その表面を研磨し、
前記柱状導体（１７）の頭部が表面に露出するように残存しているフォトレジスト膜（３７）を除去するとともに、
半導体チップ（１），（２）を、導電接着剤によって前記配線層の両表面に接続して実装基板（４０）とし、
さらに、前記実装基板（４０）をプリント基板（４１）上に搭載することを特徴とする半導体パッケージユニットの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体の多集積化に対応できる半導体パッケージユニットの製造方法に関する。
【背景技術】
【０００２】
近年、半導体デバイスの高集積化、多ピン化、小型化、また、電子機器の小型・軽量化に伴い、高密度の実装基板が要求されるようになってきており、それを可能にするために、配線基板の多層化、配線密度の向上、チップの積層構造に関する研究・開発が盛んに行われるようになってきている。
このような、多層化方法は、パッケージ形態の変遷と共に多少変化しているが、従来の方法は概ね１パッケージに１チップを組みこんだものでチップ容量が増加しない限りパッケージ当りの容量は増加できないという問題があることが指摘されていた。
この状態を改善する方法として、例えば特開平１０−１６３４１４号公報では、半導体モジュール間を複数個の接合部を介して電気的に接続し、各半導体モジュール間に設けられた接合部間を電気的に接続することで所定の機能を有する複数個の電極を構成し、半導体チップの有する端子接合部までの接続パターンを各半導体モジュールで異ならせることで、複数個の電極のいずれかを各半導体チップの固有電極として構成し、また半導体チップに、接合部と電気的に接続するパッドを配置し、半導体チップの有する端子からパッドまでの接続パターンを各半導体モジュールで異ならせ、さらに接合部間の接続パターンを各半導体モジュールで異ならせることで複数個の電極のいずれかを各半導体チップの固有電極として構成するというものである。
すなわち、この提案によれば、第一のフィルムキャリヤ半導体モジュールと第二のフィルムキャリヤ半導体モジュールのアウタリード位置に、チップ選択用配線パターンを形成したスペーサを介在させて各フィルムキャリヤ半導体モジュールを電気的に接続することにより、従来パッケージと同様の実装及び実装空間で２倍のメモリー容量を有することができ、さらにスペーサをフィルムキャリヤ半導体モジュールとほぼ同等厚さにすれば、スペーサを介して２個以上のフィルムキャリヤ半導体モジュールを積層することができるので、パッケージ当りのチップ容量をさらに増大させることができるというものである。
また、特開平１０−２２３６８３号公報の提案はフィルムキャリヤのインナーリードがある面と、半導体チップの入出力面がある面を向かい合わせ、かつデバイスホールを半導体チップが通り抜けられない程に小さくすることにより、半導体チップとフィルムキャリヤの絶縁フィルムが接触するまで層間隔を狭くできるから、空間容積が減って実質的にパッケージ内の容量が増加するというものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−１６３４１４号公報
【特許文献２】特開平１０−２２３６８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１（特開平１０−１６３４１４号公報）の提案による方法では１個の半導体チップは１のバンプとそれに接続したインナーリード部を介して電気的に接続しているので、この形式の構造を採用する限りにおいては、各チップ間に存在する空間を埋めることはできず、従って積層個数が増えれば増えるほど、この空間容積も増大していくことになるので、積層による効果を十分に活用することができないことになる。
また、特許文献２（特開平１０−２２３６８３号公報）提案の方法では、バイアホールとの層間接続を半田ボールで行っている関係で、この部分の空間の活用が不充分であるという問題がある。
本発明は、このような複数のチップを積層していく場合に生ずる、チップ間に存在する空間容積を可及的に少なくすることにより、従来からの問題を解決しようというもので、この方法の採用によって半導体パッケージ内のチップ容量を従来方法の少なくとも２倍にすることができる半導体パッケージユニットの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の半導体パッケージユニットの製造方法は、
銅層（２４）／ニッケル層（２０）／銅層（１９）／ニッケル層（２１）／銅層（３３）の順に、銅層を表裏層に設け、中間層にニッケル層を介した５層のクラッド板（３４）を加工して半導体パッケージユニットを製造する方法であって、
前記クラッド板（３４）の表層に設けた銅層（２４）の表面にフォトレジスト膜（３５）を形成して露光・現像をした後、
前記銅層（２４）の選択エッチングを行い、銅層（２４）を柱状導体（１８）を残して溶解、除去し、
次に、前記ニッケル層（２０）を選択エッチングにより除去した後、絶縁樹脂を塗布して絶縁樹脂層（３９）を形成し、その表面を研磨して前記柱状導体（１８）の頭部が表面に露出するように残存しているフォトレジスト膜（３５）を除去するとともに、
前記クラッド板（３４）の裏層に設けた銅層（３３）の表面にフォトレジスト膜を形成して露光・現像をした後、
前記銅層（３３）の選択エッチングを行い、銅層（３３）を柱状導体（１７）を残して溶解、除去し、
次に、前記ニッケル層（２１）を選択エッチングにより除去し、
その両面にフォトレジスト膜（３７）を形成して露光・現像をした後、
前記銅層（１９）を選択エッチングして配線層を形成し、
この後、絶縁樹脂を塗布して絶縁樹脂層（３９）を形成し、その表面を研磨し、
前記柱状導体（１７）の頭部が表面に露出するように残存しているフォトレジスト膜（３７）を除去するとともに、
半導体チップ（１），（２）を、導電接着剤によって前記配線層の両表面に接続して実装基板（４０）とし、
さらに、前記実装基板（４０）をプリント基板（４１）上に搭載することを特徴とする。
【発明の効果】
【０００６】
本発明によれば、クラッド板を使用してその両面にチップを搭載したパッケージユニットとすることによって、積層時の空間を効果的に排除することができ、半導体パッケージ全体の容量を増加させることができる。
また、クラッド板は圧接品を使用する関係で製造コストの低減を図ることができ、さらにこのクラッド板を用いて選択エッチングを行うことによって半導体パッケージユニットを容易に製造することができるので、製作費用も低廉である。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施の形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、未加工のクラッド材の断面図である。
【図２】本発明の第一の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、柱状導体形成用レジストを銅層上に塗布した状態を示した断面図である。
【図３】本発明の第一の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、表面銅層の選択エッチングを行って柱状導体を形成した状態を示した断面図である。
【図４】本発明の第一の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、ニッケル層の選択エッチングを行った後の状態を示した断面図である。
【図５】本発明の第一の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、絶縁樹脂を塗布して表層を研磨した後の状態を示した断面図である。
【図６】本発明の第一の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、反対の面にも柱状導体を形成した状態を示した断面図である。
【図７】本発明の第一の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、反対面のニッケル層を選択的にエッチングした後の状態を示した断面図である。
【図８】本発明の第一の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、回路パターン形成用フォトレジスト樹脂を地付した後の状態を示した断面図である。
【図９】本発明の第一の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、回路パターンをエッチングにより形成した後の状態を示した断面図である。
【図１０】本発明の第一の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、回路を形成した反対面に絶縁樹脂を塗布して、その上面を研磨した状態を示した断面図である。
【図１１】本発明の第一の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、実装基板の両面に半導体チップを搭載、接続し、さらにプリント基板上に搭載した状態を示した断面図である。
【図１２】本発明の第二の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、未加工のクラッド材の断面図である。
【図１３】本発明の第二の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、柱状導体及びリードフレーム形成用レジストを銅層上に塗布した状態を示した断面図である。
【図１４】本発明の第二の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、表面銅層の選択エッチングを行って柱状導体及びリードフレームラインを形成した状態を示した断面図である。
【図１５】本発明の第二の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、ニッケル層の選択エッチングを行った後の状態を示した断面図である。
【図１６】本発明の第二の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、絶縁樹脂を塗布して表層を研磨した後の状態を示した断面図である。
【図１７】本発明の第二の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、反対の面にも柱状導体及びリードフレームラインを形成した状態を示した断面図である。
【図１８】本発明の第二の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、反対面のニッケル層を選択的にエッチングした後の状態を示した断面図である。
【図１９】本発明の第二の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、回路パターン及びリードフレームライン形成用フォトレジスト樹脂を地付した後の状態を示した断面図である。
【図２０】本発明の第二の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、回路パターンをエッチングにより形成した後の状態を示した断面図である。
【図２１】本発明の第二の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、基板を絶縁樹脂で塗布、充填した後の状態を示した断面図である。
【図２２】本発明の第二の実施形態に係る半導体パッケージユニットの製造方法の工程説明図のうち、基板上に半導体チップを搭載し、端部をリードフレーム加工した状態を示した断面図である。
【図２３】本発明に使用するクラッド金属板の製造装置の断面正面図である。
【発明を実施するための形態】
【０００８】
本発明の半導体パッケージユニットの製造方法に用いるクラッド板は、導体層等を形成する銅箔材とエッチングストップ層を形成するニッケル箔材又はニッケルめっき積層体と共に、０．１〜３％の圧下率で圧接して作製したもので、作成後に真空槽内で前記銅箔と前記ニッケル箔又はニッケルめっき層の接合面を予め活性化処理した後、前記銅箔と前記ニッケル箔又はニッケル層を積層して０．１〜３％の圧下率で冷間圧接することによって形成する。
その際、前記活性化処理を、（１）１３．３〜０．０１３３Ｐａの極低圧不活性ガス雰囲気中で、（２）接合面を有する前記銅箔と前記ニッケル層をそれぞれアース接地した一方の電極Ａとし、絶縁支持された他の電極Ｂとの間に１〜５０ＭＨｚの交流を印加してグロー放電を行わせ、（３）かつ、前記グロー放電によって生じたプラズマ中に露出される電極の面積が、電極Ｂの面積の１／３以下で、（４）スパッタエッチング処理することによって行ったものを使用することが好ましい。
このクラッド板を塩化第二鉄、塩化第二銅、又は硫酸＋過酸化水素の１又は２以上の組合せからなる水溶液を湿式エッチング液として使用して、クラッド板の表面を選択的にエッチング処理して柱状導体を形成し、さらに配線層を形成する。また、クラッド板のエッチング部分に絶縁樹脂を塗布することによってクラッド板の強度を増すことができる。特に、パッケージユニットを２以上積層して多層パッケージとして使用する場合に強度上好ましい。さらに、本発明のパッケージユニットの外周をエポキシ樹脂等でカバーして完全密閉パッケージを形成することもできる。
【０００９】
以下、図面を参照して、本発明を具体的に説明する。
まず、本発明の実施の一形態に係る半導体パッケージユニットの構造について、図１０及び図１１を参照して説明する。図示するように、銅箔から形成される配線層（厚み１０〜１００μｍが好ましい）となる銅箔層１９の両面には、エッチングストッパーとなるニッケルめっき層（厚み０．５〜３μｍが好ましい）若しくはニッケル箔層（厚さ５〜１０μｍ）２０、２１が接合され、ベースのコアを形成している。
次に、配線層となる銅箔層１９の上部には半導体チップ１との接続用バンプ１８（厚み１０〜１００μｍが好ましい）が形成され、また配線層のプリント基板側には絶縁樹脂からなる実装基板４１が形成され、接続用バンプ１７（厚み１０〜１００μｍが好ましい）の下部にはもう一方のチップ２が接続されていて、さらにプリント基板の下部には半田バンプ３が形成されている。
【００１０】
次に、上記した半導体パッケージユニットの製造方法について、図２３を用いて説明する。最初に３層のクラッド板形成について説明する。まず、半導体パッケージユニットを製造する際に内部導体層となる銅層１９（厚み１０〜１００μｍが好ましい）の両面にエッチングストッパー層２０、２１となる厚さ０．５〜３．０μｍのニッケルめっき層を形成する。このニッケルめっきは、銅箔の両面に通常用いられるニッケルめっきを施す。
又、ニッケルめっき層の代わりにニッケル箔を使用する場合は、図２３に示すクラッド板製造装置を用いて、まず、銅箔の片面に厚さ５〜１０μｍのニッケル箔を圧着する。さらに反対面にニッケル箔を圧着し、Ｎｉ箔／Ｃｕ箔／Ｎｉ箔の３層クラッド板を形成する。なお、以下の記載では説明の便宜上、ニッケルめっき銅箔の場合について説明する。
次に、両面にニッケルめっきを施した銅箔材（Ｎｉ／Ｃｕ／Ｎｉの３層のクラッド板）２２を、図２３に示すクラッド板製造装置における一方の巻き戻しリール２３に巻き付ける。また、柱状導体１７となる銅箔材２４を他方の巻き戻しリール２５に巻き付ける。
両巻き戻しリール２３、２５から、ニッケルめっき銅箔材２２と銅箔材２４を同時に巻き戻し、その一部をエッチングチャンバ２６内に突出した電極ロール２７、２８に巻き付け、エッチングチャンバ２６内において、スパッタエッチング処理して活性化する。その後圧延ロール２９，３０によってニッケルめっき銅箔材２２と銅箔材２４とが圧着され、クラッド板３１を巻き取りロール３２に巻き取る。この圧着接合により、Ｃｕ／Ｎｉ／Ｃｕ／Ｎｉの４層のクラッド板が形成される。この際の活性化処理は、本出願人が先に特開平１−２２４１８４号公報で開示したように、（１）１３．３〜０．０１３３Ｐａの極低圧不活性ガス雰囲気中で、（２）接合面を有するニッケルめっき銅箔材２２と銅箔材２４をそれぞれアース接地した一方の電極Ａとし、絶縁支持された他の電極Ｂとの間に１〜５０ＭＨｚの交流を印加してグロー放電を行わせ、（３）かつ、前記グロー放電によって生じたプラズマ中に露出される電極の面積が、電極Ｂの面積の１／３以下で、（４）スパッタエッチング処理することによって行う。
【００１１】
次に、この４層構造を有するクラッド板を再度巻き戻しリール２３に巻き付ける。また、接続用バンプ１８となる銅箔材３３（図１参照）を巻戻しリール２５に巻き付ける。両巻き戻しリール２３、２５から４層のクラッド板と銅箔材をそれぞれ巻き戻し、その一部をエッチングチャンバ２６内に突出した電極ロール２７、２８に巻き付け、エッチングチャンバ２６内において、クラッド板のニッケル面と銅箔材の表面をスパッタエッチング処理し活性化する。
この場合も、活性化処理は、同様に、（１）１３．３〜０．０１３３Ｐａの極低圧不活性ガス雰囲気中で、（２）接合面を有するクラッド板３１と銅箔材３３をそれぞれアース接地した一方の電極Ａとし、絶縁支持された他の電極Ｂとの間に１〜５０ＭＨｚの交流を印加してグロー放電を行わせ、（３）かつ、前記グロー放電によって生じたプラズマ中に露出される電極の面積が、電極Ｂの面積の１／３以下で、（４）スパッタエッチング処理することによって行う。
その後圧延ロール２９，３０によって、クラッド板２２のニッケル面と銅箔材２４とが圧着され、巻き取りロール３２に巻き取る。この圧着接合により、Ｃｕ／Ｎｉ／Ｃｕ／Ｎｉ／Ｃｕの５層のクラッド板が形成される。
【００１２】
上記の操作により、図１に示すように、５層構造を有するクラッド板３４が製造される。
このように、図２３のクラッド板製造装置を使用して圧接を繰返し行うことにより、銅／ニッケル／銅／ニッケル／銅という順番で、銅層を表裏層に設け、中間層にニッケル層を介した多層のクラッド板を製造することができる。
さらに、上記巻き戻しリールを３台以上設け、これらのリールに銅箔材やニッケル箔材などを設置し、３台以上のリールから箔材の供給を同時に受けることにより、１回の圧接で多層構造のクラッド板を製造することができる。
【００１３】
次に、クラッド板３４を所望の大きさに切断した後、図２〜図１１を参照して説明する以下の工程を経て、半導体パッケージユニットを製造する。図２〜図１１は、この発明における第一の実施形態を説明するためのものである。
まず、図２に示すように、銅箔材２４の表面にフォトレジスト膜３５を形成した後、露光・現像する。次に図３に示すように、銅箔材２４の選択エッチングを行い、銅箔材２４を柱状導体１８を残して溶解、除去する。この場合のエッチング液としては硫酸＋過酸化水素水溶液または過硫酸アンモニウム水溶液を使用することが好ましい。なお、エッチング処理はエッチング水溶液中に被処理体を浸漬して行うが、エッチング水溶液をスプレー噴霧、又は被エッチング面上に滴下して行っても良い。スプレー噴霧、滴下の場合にはレジスト処理は最上層のみをスピナーコート等の方法で実施すれば十分である。エッチング液中に浸漬してエッチング処理する場合には５０℃のエッチング液浴中に１〜１０分間程度浸漬エッチングするが、個々の浴温度、浸漬時間については作業量、時間等によって最適条件を定めることができる。
【００１４】
次に図４に示すように、ニッケル層２０を選択エッチングにより除去する。エッチング液としては、例えばメルテックス社製メルストリップＮ−９５０等の市販ニッケルエッチング剤を使用する。その後、図５に示すようにエポキシ樹脂またはポリイミド樹脂を絶縁樹脂３９として塗布し、次いで絶縁樹脂層３９の表面を均一にするよう研磨を行う。なお、この際に柱状導体１８の頭部が表面に露出するようにして、同時に残存しているレジスト膜を除去する。
【００１５】
次に図６に示すように、実装基板のもう一方の面についても同様の処理を行う。すなわち、銅箔材３３の表面にフォトレジスト膜（図示しない）を形成した後、露光・現像し、次いで銅箔材３３の選択エッチングを行い、柱状導体１７を残して銅箔材３３を除去する。この場合のエッチング液としては硫酸＋過酸化水素水溶液または過硫酸アンモニウム水溶液を使用することが好ましい。
【００１６】
次に、図７に示すようにさらにニッケル層２１を選択エッチングにより除去する。この場合のエッチング液も、前記同様、メルテックス社製メルストリップＮ−９５０等の市販ニッケルエッチング剤を使用する。
【００１７】
次に、これらの処理の終了した基板の表面に回路を形成するために、図８に示すようにフォトレジスト膜３７を塗布、露光、現像を行った後、図９に示すように銅箔１９を選択エッチング処理して回路を形成する。この場合の選択エッチング液としては塩化第二鉄水溶液、硫酸＋過酸化水素水溶液等を使用することができる。この処理によって配線層が形成される。この後、図１０に示すようにエポキシ樹脂またはポリイミド樹脂を絶縁樹脂３９として塗布し、次いで絶縁樹脂層３９の表面を均一にするよう研磨を行う。なお、この際に柱状導体１７の頭部が表面に露出するようにして、同時に残存しているレジスト膜を除去する。
【００１８】
最後に図１１に示すように、市販半導体チップ１と２を、導電粒子を含む異方性導電接着剤によって配線層の両表面に接続し、チップを両面に搭載した実装基板４０を絶縁層で被覆したプリント基板４１上に搭載して、パッケージユニットとする。なお、プリント基板下部は半田ボール３によって他の基板と接続し、さらに積層して半導体パッケージとすることができる。また、この実装基板上の半導体チップ１、２は必要に応じてエポキシ樹脂、ポリイミド樹脂等の絶縁樹脂を使用して包埋処理することもできる。
【００１９】
次に本発明の第二の実施形態に係るパッケージユニットの製造について図１２〜図２２を用いて説明する。第二の実施形態はクラッド板の両面両端部分をエッチングによって削除することなく、クラッド板の厚さを一定に維持するようにするものである。このようにする理由は図２２に示すようにクラッド板を半導体パッケージユニットのリードフレーム代替に使用するためである。なお、この実施形態においても、クラッド板の製造方法は前記、第一の実施形態と同じであるのでその記載については省略する。
まず、図１３に示すように、銅箔材２４の表面にフォトレジスト膜３５を形成した後、露光・現像する。この場合に、第一の実施形態と異なるのは、この第二の実施形態では基板両端部にリードフレーム形成用のフォトレジスト膜３６を形成することである。次に図１４に示すように、銅箔材２４の選択エッチングを行い、銅箔材２４を柱状導体１８及びリードフレーム３８を残して溶解、除去する。この場合のエッチング液としては硫酸＋過酸化水素水溶液または過硫酸アンモニウム水溶液を使用することが好ましい。この場合のエッチング処理条件は第一の実施形態の場合と同じである。
【００２０】
次に図１５に示すように、ニッケル層２０を第一の実施形態同様、選択エッチングにより除去し、その後、図１６に示すようにエポキシ樹脂またはポリイミド樹脂を絶縁樹脂３９として塗布し、次いで絶縁樹脂層３９の表面を均一にするよう研磨を行う。なお、この際に柱状導体１８の頭部が表面に露出するようにして、同時に残存しているレジスト膜を除去する。
【００２１】
次に図１７に示すように、実装基板のもう一方の面についても同様の処理を行う。すなわち、銅箔材３３の表面にフォトレジスト膜（図示しない）を形成した後、露光・現像し、次いで銅箔材３３の選択エッチングを行い、柱状導体１７及びリードフレーム３８を残して銅箔材３３を除去する。この場合のエッチング液としては硫酸＋過酸化水素水溶液または過硫酸アンモニウム水溶液を使用することが好ましい。
【００２２】
次に、図１８に示すようにさらにニッケル層２１を選択エッチングにより除去する。この場合のエッチング液も、前記第一の実施形態の場合と同様である。
次に、これらの処理の終了した基板の表面に回路を形成するために、図１９に示すようにフォトレジスト膜３７を塗布、露光、現像を行った後、図２０に示すように銅箔１９を選択エッチング処理して回路を形成する。この場合の選択エッチング条件も、第一の実施形態の場合と同様であり、この後、図２１に示すようにエポキシ樹脂またはポリイミド樹脂を絶縁樹脂３９として塗布し、次いで絶縁樹脂層３９の表面を均一にする。
【００２３】
最後に、市販半導体チップを、第一の実施形態の場合と同様にして導電粒子を含む異方性導電接着剤によって配線層の両表面に接続し、チップを両面に搭載した実装基板とする。チップ１、２を両面に搭載した実装基板は図２２のようになり、この場合にはチップ１、２はエポキシ樹脂またはポリイミド樹脂等の絶縁樹脂層４２によって被覆する。なお、この第二の実施形態においては、図１８等におけるリードフレーム部分３８を折り曲げて、図２２の端部４３のようにしてパッケージユニットとして使用する。このようにしたリードフレーム付きパッケージユニットをスペーサー等を介して多数連接し、半導体パッケージとして使用することができる。
【産業上の利用可能性】
【００２４】
以上説明してきたように、クラッド板を使用してその両面にチップを搭載したパッケージユニットとすることによって、積層時の空間を効果的に排除することができ、半導体パッケージ全体の容量を増加させることができる。また、クラッド板は圧接品を使用する関係で製造コストの低減を図ることができ、さらにこのクラッド板を用いて選択エッチングを行うことによって半導体パッケージユニットを容易に製造することができるので、製作費用も低廉となり、産業上の利用可能性が極めて高い。
【符号の説明】
【００２５】
１、２  半導体チップ
３  半田ボール、半田バンプ
１７，１８  接続用バンプ、柱状導体
１９  銅箔層、銅層、銅箔
２０、２１  ニッケル箔層、ニッケルめっき層、エッチングストッパー層、ニッケル層
２２  銅箔材（Ｎｉ／Ｃｕ／Ｎｉの３層のクラッド板）、ニッケルめっき銅箔材、クラッド板
２３、２５  巻き戻しリール
２４  銅箔材
２６  エッチングチャンバ
２７，２８  電極ロール
２９，３０  圧延ロール
３１  クラッド板
３２  巻き取りロール
３３  銅箔材
３４  クラッド板
３５、３６、３７  フォトレジスト膜
３７  フォトレジスト膜
３８  リードフレーム
３９  絶縁樹脂、絶縁樹脂層
４０  実装基板    
４１  実装基板、プリント基板
４２  絶縁樹脂層
４３  端部
【図１】
2010004064.tif 000003
【図２】
2010004064.tif 000004
【図３】
2010004064.tif 000005
【図４】
2010004064.tif 000006
【図５】
2010004064.tif 000007
【図６】
2010004064.tif 000008
【図７】
2010004064.tif 000009
【図８】
2010004064.tif 000010
【図９】
2010004064.tif 000011
【図１０】
2010004064.tif 000012
【図１１】
2010004064.tif 000013
【図１２】
2010004064.tif 000014
【図１３】
2010004064.tif 000015
【図１４】
2010004064.tif 000016
【図１５】
2010004064.tif 000017
【図１６】
2010004064.tif 000018
【図１７】
2010004064.tif 000019
【図１８】
2010004064.tif 000020
【図１９】
2010004064.tif 000021
【図２０】
2010004064.tif 000022
【図２１】
2010004064.tif 000023
【図２２】
2010004064.tif 000024
【図２３】
2010004064.tif 000025