(57)【要約】【課題】  半導体スイッチ素子の論理閾値電圧に依存しない、安定した制御を可能とする昇圧回路を備えたスイッチング昇圧型ＤＣ-ＤＣコンバータおよび半導体集積回路を提供する。【解決手段】  半導体スイッチ素子２０に供給する駆動電圧を生成する制御論理１０とバッテリの電圧を昇圧して制御論理が出力する駆動電圧をレベルシフトする電源回路６０と半導体スイッチ素子２０で生成された電圧を電源として動作する増幅素子５０を備えている。レベルシフトされた半導体スイッチ素子制御信号ＶＧＡＴＥは、半導体スイッチ素子２０の論理閾値電圧より高いため、半導体スイッチ素子２０をオン／オフ制御することができる。【選択図】  図２
2010279138.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチ素子と、
前記半導体スイッチ素子に供給する駆動電圧を生成する制御論理と、
入力したバッテリの電圧を昇圧して出力する電源回路と、
前記制御論理の出力を信号入力とすると共に前記電源回路の出力を電源入力として該電源入力に基づいて前記制御論理が出力する駆動電圧をレベルシフトして前記半導体スイッチ素子へ供給するバッファと
を備えて成り、
前記半導体スイッチ素子で生成された電圧を電源として動作する負荷素子へ該電圧を供給して前記負荷素子の電源を制御する
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項２】
請求項１において、
前記制御論理は、前記半導体スイッチ素子を制御するための信号の周波数を制御する回路を含んで成る
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項３】
請求項１において、
前記制御論理は、前記半導体スイッチ素子を制御するための信号のデューティーサイクルを制御する回路を含んで成る
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項４】
請求項３において、
前記制御論理は、前記半導体スイッチ素子を制御するための信号の周波数を制御する回路を更に含んで成る
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項５】
請求項３において、
前記デューティーサイクルを制御する回路は、前記負荷素子が起動する際に前記デューティーサイクルを制御する
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項６】
請求項５において、
前記制御論理は、前記半導体スイッチ素子を制御するための信号の周波数を制御する回路を更に含んで成る
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項７】
請求項１において、
前記半導体スイッチ素子は、ドレイン-ソース間のブレイクダウン電圧が200Ｖ程度の電界効果型トランジスタである
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項８】
請求項１において、
前記負荷素子は、第１の電圧振幅を前記第１の電圧振幅の数十倍の電圧振幅である第２の電圧振幅にまで増幅する増幅素子である
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項９】
信号入力端子と、
信号出力端子と、
バッテリ電源入力端子と、
直流電圧入力端子と、
半導体スイッチ素子制御出力端子と、
半導体スイッチ素子に供給する駆動電圧を生成する制御論理と、
前記バッテリ電源入力端子を介して入力したバッテリの電圧を昇圧して出力する電源回路と、
前記制御論理の出力を信号入力とすると共に前記電源回路の出力を電源入力として該電源入力に基づいて前記制御論理が出力する駆動電圧をレベルシフトして前記半導体スイッチ素子制御出力端子を介して前記半導体スイッチ素子へ前記駆動電圧を供給するバッファと、
前記信号入力端子に入力が接続され、前記信号出力端子に出力が接続され、前記バッテリ電源入力端子を介して入力した前記バッテリの電圧および前記直流電圧入力端子を介して入力した前記半導体スイッチ素子で生成された電圧を共に電源として動作する増幅素子と
が共通の半導体基板上に一体的に形成されて成ることを特徴とする半導体集積回路装置。
【請求項１０】
請求項９において、
前記制御論理は、前記半導体スイッチ素子を制御するための信号の周波数を制御する回路を含んで成る
ことを特徴とする半導体集積回路装置。
【請求項１１】
請求項９において、
前記制御論理は、前記半導体スイッチ素子を制御するための信号のデューティーサイクルを制御する回路を含んで成る
ことを特徴とする半導体集積回路装置。
【請求項１２】
請求項１１において、
前記制御論理は、前記半導体スイッチ素子を制御するための信号の周波数を制御する回路を更に含んで成る
ことを特徴とする半導体集積回路装置。
【請求項１３】
請求項１１において、
前記デューティーサイクルを制御する回路は、前記負荷素子が起動する際に前記デューティーサイクルを制御する
ことを特徴とする半導体集積回路装置。
【請求項１４】
請求項１３において、
前記制御論理は、前記半導体スイッチ素子を制御するための信号の周波数を制御する回路を更に含んで成る
ことを特徴とする半導体集積回路装置。
【請求項１５】
請求項９において、
前記半導体スイッチ素子は、ドレイン-ソース間のブレイクダウン電圧が200Ｖ程度の電界効果型トランジスタである
ことを特徴とする半導体集積回路装置。
【請求項１６】
請求項９において、
前記増幅素子は、第１の電圧振幅を前記第１の電圧振幅の数十倍の電圧振幅である第２の電圧振幅にまで増幅する増幅素子である
ことを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング昇圧型ＤＣ-ＤＣコンバータ、特にバッテリ電源で駆動し、そのバッテリ電源の電圧（例えば数Ｖ）の数十倍の電圧振幅を出力する高耐圧アンプ等の高耐圧・高閾値負荷素子（デバイス）を安定動作させるためのスイッチング昇圧型ＤＣ-ＤＣコンバータ、およびそれが半導体基板上に一体的に形成された半導体集積回路装置に関する。
【背景技術】
【０００２】
従来、入力ＤＣ電圧を昇圧して出力ＤＣ電圧に変換する昇圧型ＤＣ／ＤＣコンバータとして、少なくとも１つのスイッチと、少なくとも１つのスイッチに接続されたインダクタンスコイルと、制御信号を供給可能な制御器とを備え、上記の少なくとも１つのスイッチが、入力ＤＣ電圧および定数に基づいて設定されるオン時間間隔の間オン状態に入る第１の状態において制御信号に応答するものがあった（例えば、特許文献１参照）。
【０００３】
また、従来、スイッチト動作モードに基づいて第１の値の入力信号を第２の値の出力信号に変換するためのコンバータ回路および変換方法として、出力フィードバック・ループおよび追加的な入力フォワード制御ループを備え、追加的な入力フォワード制御ループが、出力負荷に関してばかりでなく、広い入力電圧範囲にわたっても、スイッチング・パラメータを正しく制御するように機能することを狙いとした技術があった（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３５４８９２号公報
【特許文献２】特表２００８−５０９６４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、電子機器などのバッテリ駆動機器の増加に伴い、機器の低電圧動作、かつ高電圧出力動作要求がある。
【０００６】
図1は、本発明に先立って本発明の発明者らが独自に検討したスイッチング昇圧型ＤＣ-ＤＣコンバータの一例を示す回路構成である。
【０００７】
入力電圧ＶＢＡＴからスイッチング昇圧型ＤＣ-ＤＣコンバータによって出力電圧ＶＤＣを生成し、負荷に供給される。負荷は、例えば、増幅素子である。
【０００８】
スイッチング昇圧型ＤＣ-ＤＣコンバータは、スイッチング素子を含む昇圧回路とスイッチング素子のオン/オフを制御するスイッチング素子制御部を備えている。昇圧回路は、例えば、インダクタンスコイルＬ、ダイオードＤ、及びトランジスタまたは別の制御可能な半導体スイッチ素子２０で構成される。
【０００９】
半導体スイッチ素子２０を駆動するドライバ３０の電源供給は、入力電圧ＶＢＡＴからのみであるため、半導体スイッチ素子２０を駆動する信号ＶＧＡＴＥのハイレベル電圧は、入力電圧ＶＢＡＴと略同一である。すなわち、駆動電圧が、入力電圧によって変動する。
【００１０】
通常、半導体スイッチ素子２０のオン/オフの論理閾値ＶＴＨｓｗは、入力電圧ＶＢＡＴよりも低い値である。
【００１１】
スイッチング昇圧型ＤＣ-ＤＣコンバータのドライバ３０は、入力電圧ＶＢＡＴから供給を受け半導体スイッチ素子２０を駆動している。半導体スイッチ素子２０は、論理閾値ＶＴＨｓｗを越えるまで動作せず、半導体スイッチ素子２０を駆動する信号ＶＧＡＴＥの最大電圧は、入力電圧までとなる。このため、信号ＶＧＡＴＥの最大電圧は電圧依存が発生し、駆動能力が不十分となることや効率劣化が生じてしまうおそれがある。その結果、負荷素子である増幅素子５０の安定動作を維持することができなくなるおそれがある。
【００１２】
また、入力電圧ＶＢＡＴが低下すると半導体スイッチ素子２０をオンすることができなくなってしまうおそれがある。
【００１３】
半導体スイッチ素子２０の駆動力を上げるためには、オン時の駆動信号の電圧をできるだけ高くする必要があり、そのためにドライバ３０の電源として出力電圧ＶＤＣから供給する必要があるが、ドライバ３０の耐圧が出力電圧ＶＤＣよりも低い場合、信頼性に問題を生じさせてしまうおそれがある。
【００１４】
また、半導体スイッチ素子２０の論理閾値ＶＴＨｓｗが入力電圧ＶＢＡＴよりも高い場合、ドライバ３０の電源として出力電圧ＶＤＣから供給したとしても、起動時には、半導体スイッチ素子２０を駆動する信号ＶＧＡＴＥの最大電圧は論理閾値ＶＴＨｓｗを超えていないため、図３のように半導体スイッチ素子２０はオフのままである。
【００１５】
さらに、半導体スイッチ素子２０のオン/オフの論理閾値ＶＴＨｓｗが、入力電圧ＶＢＡＴよりも低い場合、一般的に、半導体スイッチ素子のオン時の抵抗が高くなる傾向であるため、昇圧型ＤＣ-ＤＣコンバータの効率が劣化する。このため、高出力を要する負荷素子に昇圧型ＤＣ-ＤＣコンバータが電力を供給する場合、所定の電圧まで昇圧することができなくなり、負荷素子を安定動作させることができなくなるおそれがある。
【００１６】
上記の特許文献１の技術は、入力ＤＣ電圧を昇圧して出力ＤＣ電圧に変換する昇圧型ＤＣ／ＤＣコンバータとして、少なくとも１つのスイッチと、少なくとも１つのスイッチに接続されたインダクタンスコイルと、制御信号を供給可能な制御器とを備え、上記の少なくとも１つのスイッチが、入力ＤＣ電圧および定数に基づいて設定されるオン時間間隔の間オン状態に入る第１の状態において制御信号に応答するものである。スイッチSW1、SW2は、それぞれ経路114、115を通してドライバ回路116によってオン状態およびオフ状態に駆動される。スイッチSW2がターンオフされた後で、電流はダイオード110、またはスイッチSW1 109を通じて出力ライン103に供給される。電源入力電圧VINは経路124によって電圧制御されたtON発生器回路125に供給される。tON発生器回路125は、入力電圧VINおよび定数に基づいた継続時間tONを有するパルスを出力する。tONパルスは、経路123によって制御論理回路121に送信される。tONパルスの間、制御論理回路121は、スイッチSW2をオンにする信号をドライバ回路116に対する経路127上に送出する。それに応答して、ドライバ116はスイッチSW2をオン状態に駆動する。
【００１７】
しかしながら、この構成は、ドライバ回路116が経路114、115を介してスイッチSW1、SW2に供給するスイッチ素子駆動電圧を昇圧する、すなわち駆動電圧自体をレベルシフトする機能を持たない。この回路構成によってなされるのは、あくまでもVoutに出力する昇圧された電圧を電源入力電圧VINに基づくスイッチON継続時間tONによって生成することであり、ドライバ回路116が出力する信号のスイッチSW1、SW2に対する駆動能力、すなわち、スイッチSW1、SW2自体が正常にオン/オフ動作するかについては全く考慮されていない。そのため、スイッチSW1、SW2のオン/オフの論理閾値電圧が経路114、115の入力ＤＣ電圧よりも高い場合、スイッチSW1、SW2のオン/オフ制御ができないという問題があった。
【００１８】
また、上記の特許文献２の技術は、スイッチト動作モードに基づいて、第１の値の入力信号を第２の値の出力信号に変換するためのコンバータ回路および変換方法として、出力フィードバック・ループおよび追加的な入力フォワード制御ループを備え、追加的な入力フォワード制御ループが、出力負荷に関してばかりでなく、広い入力電圧範囲にわたっても、スイッチング・パラメータを正しく制御するように機能することを狙ったものである。出力電圧Ｖｏｕｔは電源入力電圧Ｖｉｎより高い値を有して実質的に一定であるが、入力電圧Ｖｉｎおよび出力負荷は変化することができる。そのようなＤＣ電圧コンバータは、インダクタＬと、パワー・トランジスタあるいは他の制御可能な半導体スイッチング装置によるスイッチング装置２０とを流れる電流により生み出されるエネルギーを、インダクタＬを使用して蓄える。スイッチング装置２０は、関係する電流経路をオフに切り換えるために使用され、その場合、インダクタＬに蓄えられたエネルギーが、電流としてダイオードＤを介して出力に送られ、出力端子に並列に接続されたキャパシタＣを充電する。スイッチング装置２０を継続的にオンおよびオフに切り換えることによって、インダクタＬに蓄えられたエネルギーが、継続的にダイオードＤを介してキャパシタＣに移され、キャパシタＣを充電する。ダイオードＤは、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより高くなることができるように、キャパシタＣにおける電圧とスイッチング装置２０における電圧の間にデカップリングを提供するように機能する。スイッチング装置２０は、固定周波数を用いるＰＭＷ動作モードで制御することができ、出力電圧Ｖｏｕｔを実質的に一定に維持するために、デューティーサイクルまたはスイッチング位相の持続時間が制御される。他方、スイッチング装置２０は、ＰＦＭ動作モードで動作させることもでき、出力電圧Ｖｏｕｔを実質的に一定に維持するために、スイッチング周波数が変化させられる。スイッチト動作モードは、ドライバ回路１０によって制御され、ドライバ回路１０は、発振器を備え、矩形波信号などの制御信号を生成してスイッチング装置２０の制御端子に供給する。出力電圧Ｖｏｕｔは、フィードバック・ループ４０によって制御され、フィードバック・ループ４０は、出力電圧Ｖｏｕｔの値を基準電圧と比較し、その後、比較結果に基づいて、スイッチング周波数またはデューティーサイクルを調整する。入力制御ループ６０は電源入力電圧Ｖｉｎの値を監視または調査し、それを基準電圧ジェネレータ５２によって供給された入力基準電圧と比較する。入力電圧Ｖｉｎが低すぎる場合、コンバータ回路の第１のフェーズの持続時間を増やし、それによって、より多くのエネルギーをインダクタＬに蓄えて、その結果、利用可能なより多くのエネルギーが出力側、すなわち、キャパシタＣに送られるようにするため、発振器周波数が引き下げられる。あるいは、スイッチング動作のその他のスイッチング・パラメータが入力制御ループ６０によって制御され、それによって、コンバータ回路の動作フェーズの持続時間を調整することもできる。シーケンサ７０は、制御ループ４０と６０とが干渉を起こさず動作するように設けられる。
【００１９】
しかしながら、この構成は上述の特許文献１の構成と同様、ドライバ回路１０がスイッチング装置２０に供給するスイッチング装置駆動電圧を昇圧する、すなわち駆動電圧自体をレベルシフトする機能を持たない。この回路構成によってなされるのは、あくまでもＶｏｕｔに出力する昇圧された電圧を電源入力電圧Ｖｉｎに基づくスイッチＯＮ持続時間によって生成することであり、ドライバ回路１０が出力する信号のスイッチング装置２０に対する駆動能力、すなわち、スイッチング装置２０自体が正常にオン/オフ動作するかについては全く考慮されていない。そのため、スイッチング装置２０のオン/オフの論理閾値電圧がドライバ回路１０からの入力ＤＣ電圧よりも高い場合、スイッチング装置２０のオン/オフ制御ができないという問題があった。加えて、スイッチング装置２０を駆動する制御信号の電圧レベルは、電源入力電圧Ｖｉｎにより変化するため、スイッチング装置２０のオン抵抗が変動してしまい、広い入力電圧範囲の条件では、コンバータ回路の電力効率が変動するという問題があった。
【課題を解決するための手段】
【００２０】
本発明の代表的なものの一例を示せば以下の通りである。すなわち、本発明のスイッチング昇圧型ＤＣ-ＤＣコンバータは、半導体スイッチ素子と、前記半導体スイッチ素子に供給する駆動電圧を生成する制御論理と、入力したバッテリの電圧を昇圧して出力する電源回路と、前記制御論理の出力を信号入力とすると共に前記電源回路の出力を電源入力として該電源入力に基づいて前記制御論理が出力する駆動電圧をレベルシフトして前記半導体スイッチ素子へ供給するバッファとを備えて成り、前記半導体スイッチ素子で生成された電圧を電源として動作する負荷素子へ該電圧を供給して前記負荷素子の電源を制御することを特徴とする。
【００２１】
また、本発明の半導体集積回路装置は、信号入力端子と、信号出力端子と、バッテリ電源入力端子と、直流電圧入力端子と、半導体スイッチ素子制御出力端子と、半導体スイッチ素子に供給する駆動電圧を生成する制御論理と、前記バッテリ電源入力端子を介して入力したバッテリの電圧を昇圧して出力する電源回路と、前記制御論理の出力を信号入力とすると共に前記電源回路の出力を電源入力として該電源入力に基づいて前記制御論理が出力する駆動電圧をレベルシフトして前記半導体スイッチ素子制御出力端子を介して前記半導体スイッチ素子へ前記駆動電圧を供給するバッファと、前記信号入力端子に入力が接続され、前記信号出力端子に出力が接続され、前記バッテリ電源入力端子を介して入力した前記バッテリの電圧および前記直流電圧入力端子を介して入力した前記半導体スイッチ素子で生成された電圧を共に電源として動作する増幅素子とが共通の半導体基板上に一体的に形成されて成ることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、半導体スイッチ素子の論理閾値に依存することなく、負荷素子に電力を供給でき、負荷素子の安定動作を維持することができるスイッチング昇圧型ＤＣ-ＤＣコンバータ、あるいはそれが集積化されて構成される半導体集積回路装置を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】従来のスイッチング昇圧型ＤＣ-ＤＣコンバータ回路構成図である。
【図２】本発明のスイッチング昇圧型ＤＣ-ＤＣコンバータの一実施例を示す回路ブロック構成図である。
【図３】従来のスイッチング昇圧型ＤＣ-ＤＣコンバータの半導体スイッチ素子の論理閾値が入力電圧よりも高い場合の動作を説明している波形図である。
【図４】スイッチング素子を駆動するドライバ３０の電源がバッテリの電圧を昇圧して制御論理が出力する駆動電圧をレベルシフトする電源回路から供給されている本発明の昇圧型ＤＣ-ＤＣコンバータの半導体スイッチ素子の論理閾値電圧が入力電圧よりも高い場合の動作を説明している波形図である。
【図５】本発明のスイッチング昇圧型ＤＣ-ＤＣコンバータの構成要素の一部と当該ＤＣ-ＤＣコンバータの負荷に相当する増幅素子とを共通の半導体基板上に一体的に形成して実現した半導体集積回路装置の一実施例を示す回路ブロック図である。
【図６】本発明の半導体集積回路装置に内蔵される増幅素子として高耐圧増幅素子が適用される場合の高耐圧増幅素子の一例を示す回路ブロック構成図である。
【発明を実施するための形態】
【００２４】
上記課題を解決するために、本発明のスイッチング昇圧型ＤＣ-ＤＣコンバータは、半導体スイッチ素子と、それに供給する駆動電圧を生成する制御論理と、入力したバッテリの電圧を昇圧して出力する電源回路と、制御論理の出力を信号入力とすると共に電源回路の出力を電源入力としてその電源入力に基づいて制御論理が出力する駆動電圧をレベルシフトして半導体スイッチ素子へ供給するバッファとを備えて構成される。スイッチング昇圧型ＤＣ-ＤＣコンバータは、半導体スイッチ素子で生成された電圧を電源として動作する負荷素子へその電圧を供給して負荷素子の電源を制御する。
【００２５】
制御論理は、半導体スイッチ素子を制御するための信号の周波数を制御する回路を含んで成るものとしてもよいし、半導体スイッチ素子を制御するための信号のデューティーサイクルを制御する回路を含んで成るものとしてもよいし、あるいはその両方を含んで成るものとしてもよい。デューティーサイクルを制御する回路は、負荷素子が起動する際にデューティーサイクルを制御するように構成されるのが好適である。
【００２６】
半導体スイッチ素子は、例えば、ドレイン-ソース間のブレイクダウン電圧が200Ｖ程度の電界効果型トランジスタ（Field Effect Transistor (FET)）、すなわち、いわゆる高耐圧ＦＥＴとするのが好適である。また、負荷素子あるいは増幅素子は、第１の電圧振幅（低電圧振幅）をその数十倍の電圧振幅である第２の電圧振幅（高電圧振幅）にまで増幅する、いわゆる高耐圧増幅素子、あるいはピエゾ素子とするのが好適である。
【００２７】
また、本発明の半導体集積回路装置は、半導体スイッチ素子に供給する駆動電圧を生成する制御論理と、バッテリの電圧を昇圧して制御論理が出力する駆動電圧をレベルシフトする電源回路と、スイッチング素子で生成された電圧を電源として動作する増幅素子とを備えた構成とする。
【００２８】
より具体的には、本発明の半導体集積回路装置は、信号入力端子と、信号出力端子と、バッテリ電源入力端子と、直流電圧入力端子と、半導体スイッチ素子制御出力端子と、半導体スイッチ素子に供給する駆動電圧を生成する制御論理と、バッテリ電源入力端子を介して入力したバッテリの電圧を昇圧して出力する電源回路と、制御論理の出力を信号入力とすると共に電源回路の出力を電源入力としてその電源入力に基づいて制御論理が出力する駆動電圧をレベルシフトして半導体スイッチ素子制御出力端子を介して半導体スイッチ素子へ駆動電圧を供給するバッファと、信号入力端子に入力が接続され、信号出力端子に出力が接続され、バッテリ電源入力端子を介して入力したバッテリの電圧および直流電圧入力端子を介して入力した半導体スイッチ素子で生成された電圧を共に電源として動作する増幅素子とが共通の半導体基板上に一体的に形成されて構成される。
【００２９】
この場合、制御論理、半導体スイッチ素子、負荷素子あるいは増幅素子は、上述した本発明のスイッチング昇圧型ＤＣ-ＤＣコンバータと同様である。
【００３０】
以下、本発明の各実施例について、図面を参照しながら詳細に説明する。
【実施例１】
【００３１】
図２は、本発明に係わるスイッチング昇圧型ＤＣ-ＤＣコンバータの一実施例を示す回路ブロック図である。この実施例の昇圧制御装置２００は、入力電圧ＶＢＡＴを電源供給源として、負荷素子５０に対し、電力を供給するものである。
【００３２】
本実施例のスイッチング昇圧型ＤＣ-ＤＣコンバータは、インダクタコイルＬ、インダクタコイルＬの出力をスイッチングする半導体スイッチ素子２０、ダイオードＤ、スイッチングを制御するスイッチング制御論理回路１０、半導体スイッチ素子２０を駆動するバッファ３０、バッファ３０に電源供給するレベルシフト電源回路６０、昇圧制御装置２００の電源出力電圧ＶＤＣを検出するための抵抗１０１及び１０２、制御論理回路１０にフィードバック制御するための基準電圧Ｖｒｅｆを発生するための基準電圧発生回路１０５、スイッチング制御論理回路１０に制御信号を発生させるためのフィードバック制御回路４０、負荷素子５０を具備して構成される。
【００３３】
スイッチング制御論理回路１０は、半導体スイッチ素子２０をオン／オフ制御する。半導体スイッチ素子２０は、主にトランジスタが用いられる。
【００３４】
フィードバック制御回路４０は、電源出力電圧ＶＤＣを抵抗１０１及び１０２によって分圧されたフィードバック電圧ＶＦＢと基準電圧Ｖｒｅｆが入力される。これによりフィードバック電圧ＶＦＢと基準電圧Ｖｒｅｆとの差電圧を判定された後、スイッチング制御論理回路１０に信号を発信し、電源出力電圧ＶＤＣは、略一定の電圧に制御される。
【００３５】
図２に示す昇圧制御装置２００において、レベルシフトする電源回路６０から電源供給されているバッファ３０の出力、すなわち半導体スイッチ素子制御信号ＶＧＡＴＥのハイレベルは、ＶＤＣ２となる。
【００３６】
レベルシフトする電源回路６０は、入力電圧ＶＢＡＴを所定の電圧まで昇圧し、半導体スイッチ素子２０の論理閾値電圧ＶＴＨｓｗより高く昇圧できる。レベルシフトする電源回路６０は、入力電圧ＶＢＡＴに対し略一定の電圧に制御される。レベルシフトする電源回路６０は、完全に、もしくは部分的に同じ集積回路に統合されることができる。
【００３７】
図４は、図２に示したバッファ３０による半導体スイッチ素子制御信号ＶＧＡＴＥ-電源出力電圧ＶＤＣ特性を示す波形図である。
【００３８】
図４から明らかなように、スイッチング制御論理回路１０の出力信号ＶＬは、バッファ３０に入力され、半導体スイッチ素子制御信号ＶＧＴＡＥのハイレベルは、半導体スイッチ素子２０の論理閾値ＶＴＨｓｗよりも高い、電源出力電圧ＶＤＣ２までにレベルシフトされる。このため、半導体スイッチ素子２０をオン／オフすることができる。その結果、電源出力電圧ＶＤＣを所定の電圧まで昇圧することができる。
【００３９】
また、レベルシフトする電源回路６０の出力電圧ＶＤＣ２は、入力電圧ＶＢＡＴに対し略一定の電圧に制御されているため、半導体スイッチ素子制御信号ＶＧＡＴＥのハイレベルは略一定の電圧を出力する。すなわち、入力電圧ＶＢＡＴが変化しても、半導体スイッチ素子２０を略同一条件下で駆動できる。このことにより、負荷素子である負荷素子５０の安定動作を維持することができる。
【００４０】
本実施例によれば、半導体スイッチ素子の論理閾値に依存することなく負荷素子に電力を供給でき、当該負荷素子の安定動作を維持することができる昇圧型ＤＣ-ＤＣコンバータを提供することができる。加えて、半導体スイッチ素子２０を駆動する駆動信号の電圧レベルは、電源入力電圧VBATにより変化することがないため、半導体スイッチ素子２０のオン抵抗の変動を抑制することができ、広い入力電圧範囲においてＤＣ−ＤＣコンバータの電力効率の変動を抑制することができる。
【００４１】
尚、図２に示したスイッチング制御論理回路１０は、制御信号（駆動信号）をバッファ３０に出力し、半導体スイッチ素子２０をオン／オフ制御するものであるが、その一例として、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）回路やパルス周波数変調（ＰＦＭ：Ｐｕｌｓｅ  Ｆｒｅａｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ）回路を適用することができる。
【００４２】
パルス幅変調回路は、パルス波形のデューティーサイクルを変化させて駆動信号を生成する機能を有する。スイッチング素子のデューティーサイクルが大きくなる（オン時間が長い）と出力電圧が高くなり、またデューティーサイクルが小さくなる（オン時間が短い）と出力電圧が低くなるので、パルス波形のデューティーサイクルを制御することで、一定の出力電圧を制御することができる。
【００４３】
パルス周波数変調回路は、パルス波形の周波数を変化させて駆動信号を生成する機能を有する。一定の出力電圧を維持するために、負荷電流が小さい場合、パルスのオン・オフ回数が少なくすむため、パルス周波数を低くし、負荷電流が高くなるとパルスのオン・オフ回数を多く必要とするためパルス周波数を高くする制御を行う。
【００４４】
また、昇圧開始時の突入電流を制限するソフトスタート回路を内蔵してもよい。ソフトスタート回路の一例として、昇圧開始時にデューティーサイクルを制御する回路がある。この回路は、昇圧開始時にある間隔毎に小さいデューティーサイクル（例えば10％程度）からステップ毎に上げる制御を行う。
【００４５】
また、負荷素子５０は、例えば固定ゲインをもつ増幅素子あるいはゲインを切り替えられる増幅素子などとしてもよいが、本発明における負荷素子５０はそれらに限定されるものではなく、電源を安定化させる必要のあるあらゆる負荷素子が負荷素子５０に該当し得ることは言うまでもない。例えば、負荷素子として高耐圧ドライバなどを適用することができる。
【実施例２】
【００４６】
図５は、本発明に係わるスイッチング昇圧型ＤＣ-ＤＣコンバータの構成要素の一部と当該ＤＣ-ＤＣコンバータの負荷に相当する増幅素子とを共通の半導体基板上に一体的に形成して半導体集積回路装置として実現する一実施例を示す回路ブロック図である。この実施例の昇圧制御装置２００は、入力電圧ＶＢＡＴを電源供給源として、増幅素子５０に対し、電力を供給するものである。
【００４７】
本実施例の半導体集積回路装置３００は、少なくとも、半導体スイッチ素子２０のスイッチングを制御するスイッチング制御論理回路１０、半導体スイッチ素子２０を駆動するバッファ３０、バッファ３０に電源供給するレベルシフト電源回路６０、および増幅素子５０を共通の半導体基板上に具備して構成される。制御論理回路１０にフィードバック制御するための基準電圧Ｖｒｅｆを発生する基準電圧発生回路１０５、およびスイッチング制御論理回路１０に制御信号を発生させるためのフィードバック制御回路４０を更に半導体集積回路装置３００に内蔵・集積して一体化してもよいが、本発明はその態様に限定されない。一方、インダクタコイルＬ、インダクタコイルＬの出力をスイッチングする半導体スイッチ素子２０、ダイオードＤ、並びに直流電源出力電圧ＶＤＣを検出するための抵抗１０１及び１０２は、半導体集積回路装置３００に対して外付けされる部品とするのが好適である。
【００４８】
半導体集積回路装置３００は、少なくとも、信号入力端子Vin、信号出力端子Vout、バッテリ電源入力端子VBAT、直流電源入力端子VDC、および半導体スイッチ素子制御出力端子VGATEとを備える。信号入力端子Vinは増幅素子５０の入力に接続され、入力信号は信号入力端子Vinを介して増幅素子５０に入力される。信号出力端子Voutは増幅素子５０の出力に接続され、増幅素子５０で増幅されて出力された信号は信号出力端子Voutを介して半導体集積回路装置３００の外部へ出力される。バッテリ電源入力端子VBATは、スイッチング制御論理回路１０、レベルシフト電源回路６０、および増幅素子５０に接続され、外部に取り付けられたバッテリの電圧は電源入力端子VBATを介してスイッチング制御論理回路１０、レベルシフト電源回路６０、および増幅素子５０に供給される。直流電源入力端子VDCは増幅素子５０に接続され、半導体スイッチ素子２０の動作によって発生する安定化された直流電圧は直流電源入力端子VDCを介して増幅素子５０に供給される。半導体スイッチ素子制御出力端子VGATEはバッファ３０の出力に接続され、バッファ３０およびレベルシフト電源回路６０によってレベルシフトされた駆動電圧は半導体スイッチ素子制御出力端子VGATEを介して半導体スイッチ素子２０へ供給される。制御論理回路１０にフィードバック制御するための基準電圧Ｖｒｅｆを発生する基準電圧発生回路１０５、およびスイッチング制御論理回路１０に制御信号を発生させるためのフィードバック制御回路４０が半導体集積回路装置３００の内部あるいは外部に設けられる場合、半導体集積回路装置３００は更にフィードバック電圧入力端子VFBを備える。特に基準電圧発生回路１０５およびフィードバック制御回路４０が半導体集積回路装置３００に内蔵される場合は、フィードバック電圧入力端子VFBはフィードバック制御回路４０の入力に接続され、半導体スイッチ素子２０の動作と抵抗１０１および１０２によって発生するフィードバック電圧信号はフィードバック電圧入力端子VFBを介してフィードバック制御回路４０に入力される。また、接地容量１０６が半導体集積回路装置３００の外部に設けられる場合、半導体集積回路装置３００は更に容量１０６とレベルシフト電源回路６０およびバッファ３０とを接続する端子を備える。
【００４９】
スイッチング制御論理回路１０は、半導体スイッチ素子２０をオン／オフ制御する。半導体スイッチ素子２０は、主にトランジスタが用いられる。
【００５０】
フィードバック制御回路４０は、電源出力電圧ＶＤＣを抵抗１０１及び１０２によって分圧されたフィードバック電圧ＶＦＢと基準電圧Ｖｒｅｆが入力される。これによりフィードバック電圧ＶＦＢと基準電圧Ｖｒｅｆとの差電圧を判定された後、スイッチング制御論理回路１０に信号を発信し、電源出力電圧ＶＤＣは、略一定の電圧に制御される。
【００５１】
図５に示す半導体集積回路装置３００において、レベルシフトする電源回路６０から電源供給されているバッファ３０の出力、すなわち半導体スイッチ素子制御信号ＶＧＡＴＥのハイレベルは、ＶＤＣ２となる。
【００５２】
レベルシフトする電源回路６０は、入力電圧ＶＢＡＴを所定の電圧まで昇圧し、半導体スイッチ素子２０の論理閾値電圧ＶＴＨｓｗより高く昇圧できる。レベルシフトする電源回路６０は、入力電圧ＶＢＡＴに対し略一定の電圧に制御される。図５に示した例では、レベルシフトする電源回路６０は完全に半導体集積回路装置３００に集積されるが、本発明はその態様に限定されるものではなく、例えば、電源回路６０を部分的に集積回路３００に統合し、かつ、部分的に集積回路３００の外部に外付け部品として実現してもよい。
【００５３】
図５に示したバッファ３０による半導体スイッチ素子制御信号ＶＧＡＴＥ-電源出力電圧ＶＤＣ特性を示す波形図は、実施例１の図２におけるバッファ３０による波形図（図４）と同様である。
【００５４】
すなわち、スイッチング制御論理回路１０の出力信号ＶＬは、バッファ３０に入力され、半導体スイッチ素子制御信号ＶＧＴＡＥのハイレベルは、半導体スイッチ素子２０の論理閾値ＶＴＨｓｗよりも高い、電源出力電圧ＶＤＣ２までにレベルシフトされる。このため、半導体スイッチ素子２０をオン／オフすることができる。その結果、電源出力電圧ＶＤＣを所定の電圧まで昇圧することができる。
【００５５】
また、レベルシフトする電源回路６０の出力電圧ＶＤＣ２は、入力電圧ＶＢＡＴに対し略一定の電圧に制御されているため、半導体スイッチ素子制御信号ＶＧＡＴＥのハイレベルは略一定の電圧を出力する。すなわち、入力電圧ＶＢＡＴが変化しても、半導体スイッチ素子２０を略同一条件下で駆動できる。このことにより、負荷素子である増幅素子５０の安定動作を維持することができる。
【００５６】
図６は半導体集積回路装置３００に内蔵される増幅素子５０として高耐圧増幅素子が適用される場合の高耐圧増幅素子の一例を示す回路ブロック構成図である。高耐圧増幅素子は、非反転増幅器３０１と電圧フォロワ３０２とを含んで構成される。高耐圧増幅素子の電源は、低電圧源と高電圧源とを有し、低電圧源の電圧は、例えば3〜5Ｖ、高電圧源の電圧は、例えば150Ｖとすることができる。高耐圧増幅素子は、低電圧振幅（例えばVin=1.8Vpp）を高電圧振幅（例えば100Vpp）まで増幅する素子である。
【００５７】
本実施例によれば、半導体スイッチ素子の論理閾値に依存することなく、負荷素子である増幅素子に電力を供給でき、当該増幅素子の安定動作を維持することができる昇圧型ＤＣ-ＤＣコンバータの構成要素の一部が当該増幅素子と共に単一の半導体基板上に一体形成された半導体集積回路装置を提供することができる。加えて、半導体スイッチ素子２０を駆動する駆動信号の電圧レベルは、電源入力電圧VBATにより変化することがないため、半導体スイッチ素子２０のオン抵抗の変動を抑制することができ、広い入力電圧範囲においてＤＣ−ＤＣコンバータ回路の電力効率の変動が抑制された半導体集積回路装置を提供することができる。
【００５８】
尚、図５に示したスイッチング制御論理回路１０は、制御信号（駆動信号）をバッファ３０に出力し、半導体スイッチ素子２０をオン／オフ制御するものであるが、その一例として、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）回路やパルス周波数変調（ＰＦＭ：Ｐｕｌｓｅ  Ｆｒｅａｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ）回路を適用することができる。
【００５９】
パルス幅変調回路は、パルス波形のデューティーサイクルを変化させて駆動信号を生成する機能を有する。スイッチング素子のデューティーサイクルが大きくなる（オン時間が長い）と出力電圧が高くなり、またデューティーサイクルが小さくなる（オン時間が短い）と出力電圧が低くなるので、パルス波形のデューティーサイクルを制御することで、一定の出力電圧を制御することができる。
【００６０】
パルス周波数変調回路は、パルス波形の周波数を変化させて駆動信号を生成する機能を有する。一定の出力電圧を維持するために、負荷電流が小さい場合、パルスのオン・オフ回数が少なくすむため、パルス周波数を低くし、負荷電流が高くなるとパルスのオン・オフ回数を多く必要とするためパルス周波数を高くする制御を行う。
【００６１】
また、昇圧開始時の突入電流を制限するソフトスタート回路を内蔵してもよい。ソフトスタート回路の一例として、昇圧開始時にデューティーサイクルを制御する回路がある。この回路は、昇圧開始時にある間隔毎に小さいデューティーサイクル（例えば10％程度）からステップ毎に上げる制御を行う。
【００６２】
また、増幅素子５０は、例えば固定ゲインをもつ増幅素子あるいはゲインを切り替えられる増幅素子などとしてもよいが、本発明における増幅素子５０はそれらに限定されるものではなく、電源を安定化させる必要のあるあらゆる増幅素子等が負荷素子５０に該当し得ることは言うまでもない。
【符号の説明】
【００６３】
１０‥スイッチング制御論理回路、
２０‥半導体スイッチ素子、
３０‥ドライバ、
４０‥フィードバック制御回路、
５０‥増幅素子、
６０‥レベルシフト電源回路、
１０１‥抵抗、
１０２‥抵抗、
１０３‥コンデンサ、
１０４‥コンデンサ、
１０５‥基準電圧発生回路、
１０６‥コンデンサ、
２００‥昇圧制御装置
３００‥半導体集積回路装置
３０１‥非反転増幅器
３０２‥電圧フォロワ
３０３‥抵抗
３０４‥抵抗  ＶＢＡＴ‥入力電圧、
Ｌ‥インダクタコイル、
Ｄ‥ダイオード、
ＶＦＢ‥フィードバック電圧、
ＶＤＣ‥電源出力電圧、
Ｖｒｅｆ：基準電圧発生回路部、
ＶＤＣ２‥電源出力電圧、
ＶＧＡＴＥ‥半導体スイッチ素子制御信号、
Ｖｉｎ‥増幅素子入力、
Ｖｏｕｔ‥増幅素子出力、
ＶＴＨｓｗ‥半導体スイッチ素子論理閾値電圧、
ＶＬ‥スイッチング制御信号。
【図１】
2010279138.tif 000003
【図２】
2010279138.tif 000004
【図３】
2010279138.tif 000005
【図４】
2010279138.tif 000006
【図５】
2010279138.tif 000007
【図６】
2010279138.tif 000008