(57)【要約】      （修正有）【課題】半導体チップ側の半田バンプとパッケージ基板側の予備半田を同時に加熱融解させて半導体チップとパッケージ基板と接続する場合に、半田バンプ側に予備半田が吸い取られて接続不良が発生するのを防ぐ製造方法を提供する。【解決手段】半導体バンプ１１の材料と予備半田２１の材料を同一材料にする。半導体チップ１０に半田バンプ１１が接する開口半径（ＵＢＭ径）ｒ１と、パッケージ基板２０に予備半田２１が接するソルダレジスト開口半径（ＳＲＯ径）ｒ２との比ｒ２／ｒ１を０．８以上で１．２以下とする。このとき、半田バンプ１１の高さｈ１は、予備半田２１の高さｈ２よりも高くする。また、半田バンプ１１の半田量と、予備半田２１の半田量は、「予備半田の曲率半径Ｒ２」≧「半田バンプ１１の曲率半径Ｒ１」を満たすように決められる。また、予備半田２１が接するソルダレジスト開口半径（ＳＲＯ径）ｒ２は、予備半田２１の高さｈ２以上とする。【選択図】図１
2010123676.tif 000002
【特許請求の範囲】
【請求項１】
チップのＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ：バンプ下地金属）径を決定する工程と、
前記ＵＢＭ上に形成される半田バンプの曲率半径を決定する工程と、
基板のＳＲＯ（Ｓｏｌｄｅｒ  Ｒｅｓｉｓｔ  Ｏｐｅｎｉｎｇ：ソルダレジスト開口）径と前記ＵＢＭ径との比が０．８以上で１．２以下となる範囲内で、前記ＳＲＯ径を決定する工程と、
前記ＳＲＯ内の電極上に形成される予備半田の曲率半径が前記半田バンプの曲率半径以上となる範囲内で、前記予備半田の曲率半径を決定する工程と
を含む
半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記ＳＲＯ径を、前記予備半田の高さ以上にする工程
を更に含む
半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法であって、
前記半田バンプの高さを、前記半田バンプと前記予備半田とを加熱接合した後の前記チップと前記基板との間隔よりも大きくする工程
を更に含む
半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれか一項に記載の半導体装置の製造方法であって、
前記半田バンプの高さを、前記予備半田の高さよりも大きくする工程
を更に含む
半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれか一項に記載の半導体装置の製造方法であって、
前記半田バンプの量を、前記予備半田の半田量よりも多くする工程
を更に含む
半導体装置の製造方法。
【請求項６】
基板のＳＲＯ（Ｓｏｌｄｅｒ  Ｒｅｓｉｓｔ  Ｏｐｅｎｉｎｇ：ソルダレジスト開口）径と前記基盤にマウントされるチップのＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ：バンプ下地金属）径との比が０．８以上で１．２以下となる範囲内で、前記ＳＲＯが設けられたソルダレジストと、
前記ＳＲＯ内の電極上に配置され、自身の曲率半径が前記ＵＢＭ上に形成された半田バンプの曲率半径以上である予備半田と
を具備する
半導体装置。
【請求項７】
請求項６に記載の半導体装置であって、
前記ＳＲＯ径は、前記予備半田の高さ以上である
半導体装置。
【請求項８】
請求項６又は７に記載の半導体装置であって、
前記半田バンプの高さは、前記半田バンプと前記予備半田とを加熱接合した後の前記チップと前記基板との間隔よりも大きい
半導体装置。
【請求項９】
請求項６乃至８のいずれか一項に記載の半導体装置であって、
前記半田バンプの高さは、前記予備半田の高さよりも大きい
半導体装置。
【請求項１０】
請求項６乃至９のいずれか一項に記載の半導体装置であって、
前記半田バンプの量は、前記予備半田の半田量よりも多い
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にフリップチップ型半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来のフリップチップ型半導体装置では、基板側の予備半田に、チップ側の半田バンプ（半田ボール等）より融点が低い材料を選択し、チップと基板の接続時には、基板側の予備半田のみを溶融させ、チップ側の半田バンプへ拡散させることで、チップと基板を接続していた。そのため、基板側の予備半田の形状は、チップ側の半田バンプの溶融時曲率半径と無関係に設計されていた。
【０００３】
チップと半田を接続する半田の融点に差を持たせるために、チップには融点が３００℃を超える鉛を多く含む半田が使用され、基板には融点が１８７℃の共晶半田が使用されている場合が多い。しかし、チップ側及び基板側の半田のいずれも鉛を含むため、ＲｏＨＳ指令（Ｒｅｓｔｒｉｃｔｉｏｎ  ｏｆ  ｔｈｅ  Ｕｓｅ  ｏｆ  ＣｅｒｔａｉｎＨａｚａｒｄｏｕｓ  Ｓｕｂｓｔａｎｃｅｓ  ｉｎ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃ  Ｅｑｕｉｐｍｅｎｔ）等の環境対策を考慮すると好ましくない。
【０００４】
しかし、環境対策として鉛フリー化を進める中で、チップと基板の接続部分において、鉛を用いない部材として、鉛フリー半田を選択し、チップ側の半田バンプと基板側の予備半田の両方を同一素材とする場合、設計要件が不明であった。
【０００５】
例えば、従来は、半田バンプよりも融点の低い予備半田が用いられており、半田バンプと予備半田を接続する際は、予備半田のみを加熱融解させて接続させていたため、半田バンプの形状が接続時に変化することは無かった。しかし、半田バンプと予備半田が同一材料であれば、融点が等しいため、予備半田を加熱融解させる際に半田バンプも溶解し、半田バンプの形状が接続時に変化することになる。
【０００６】
また、基板側の予備半田とチップ側の半田バンプに融点が等しい材料を選択し、半田バンプと予備半田のどちらも溶かして加熱接合する場合、半田バンプのサイズや、半導体チップとパッケージ基板の間隔によっては、半田吸い上げ現象（吸い上がり）により、半田バンプ側に半田量の少ない予備半田が吸い取られてしまい、電気的な接続不良が発生する可能性が考えられる。接続不良が発生すると、不良品として廃棄されることになる。不良品による歩留り損の削減のため、接続不良を防止する設計が求められている。
【０００７】
関連する技術として、特開２００７−１４１９７３号公報（特許文献１）及び特開２００６−１５６９９６号公報（特許文献２）に半導体部品付き配線基板が開示されている。これらの関連技術では、半導体部品は、部品側パッドアレーにて基板側パッドアレーに個別の半田接続部を介してフリップチップ接続される。半導体部品側及び基板側のソルダレジスト層において、基板側開口部の底面内径をＤ、部品側開口部の底面内径をＤ０として、Ｄ０／Ｄが０．７０以上０．９９以下に調整される。
【０００８】
また、特開２００５−７２２１２号公報（特許文献３）に電子部品とその製造方法及び電子装置が開示されている。この関連技術では、電子部品において、第一基板と第二基板が対向して位置され、第一基板が有する複数個の導電部と第二基板が有する複数個の導電部との間に個別に半田バンプが配されている。この電子部品は、半田バンプとして、側面が外側に凸状であり、該側面のなす曲面の曲率半径が、第一基板と第二基板の間隔を直径とする円の曲率半径より大きい半田バンプを、少なくとも具備している。
【０００９】
特許文献１及び特許文献２では、ＳＲＯ（Ｓｏｌｄｅｒ  Ｒｅｓｉｓｔ  Ｏｐｅｎｉｎｇ：ソルダレジスト開口）径とＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ：バンプ下地金属）径の関係を最適化することで、半田間の短絡を防ぎつつ、組立時の熱ストレスによる半田接続部のクラックや損傷を防止することを図っている。特許文献３では、電子部品を構成する半田バンプは、従来の半田バンプと比較してバンプの高さ方向における中央部の剛性が低いので、外力や熱の影響を受けた場合に半田バンプの付け根に相当する導電部との接合付近への応力集中が抑制される。しかし、いずれも半田吸い上げ現象等の半田溶解中の半田移動については考慮されていない。
【００１０】
【特許文献１】特開２００７−１４１９７３号公報
【特許文献２】特開２００６−１５６９９６号公報
【特許文献３】特開２００５−７２２１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
通常、リフロー工程において、半田バンプと予備半田を加熱融解させて接続する場合、予備半田が半田バンプ側に吸い上げられることにより、半田の接続不良が発生していた。
【課題を解決するための手段】
【００１２】
本発明の半導体装置の製造方法は、チップのＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ：バンプ下地金属）径を決定する工程と、ＵＢＭ上に形成される半田バンプの曲率半径を決定する工程と、基板のＳＲＯ（Ｓｏｌｄｅｒ  Ｒｅｓｉｓｔ  Ｏｐｅｎｉｎｇ：ソルダレジスト開口）径とＵＢＭ径との比が０．８以上で１．２以下となる範囲内（条件下）で、ＳＲＯ径を決定する工程と、ＳＲＯ内の電極上に形成される予備半田の曲率半径が半田バンプの曲率半径以上となる範囲内（条件下）で、予備半田の曲率半径を決定する工程とを含む。
【００１３】
本発明の半導体装置は、基板のＳＲＯ（Ｓｏｌｄｅｒ  Ｒｅｓｉｓｔ  Ｏｐｅｎｉｎｇ：ソルダレジスト開口）径と基盤にマウントされるチップのＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ：バンプ下地金属）径との比が０．８以上で１．２以下となる範囲内（条件下）で、ＳＲＯが設けられたソルダレジストと、ＳＲＯ内の電極上に配置され、自身の曲率半径がＵＢＭ上に形成された半田バンプの曲率半径以上である予備半田とを具備する。
【発明の効果】
【００１４】
半田吸い上げ現象（吸い上がり）による接続不良を防ぐことを可能にする。例えば、半導体チップ側の半田バンプとパッケージ基板側の予備半田が同一材料であり、半田バンプと予備半田を同時に加熱融解させて半導体チップとパッケージ基板と接続する場合に、半田バンプ側に予備半田が吸い取られて接続不良が発生するのを防ぐ。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明の実施形態について添付図面を参照して説明する。
図１に、本発明の半導体装置の構成例を示す。
本発明の半導体装置は、半導体チップ１０と、パッケージ基板２０を含む。
【００１６】
ここでは、本発明の半導体装置は、半導体チップ１０とパッケージ基板２０とを半田バンプで接続させるフリップチップ型半導体装置とする。半導体チップ１０の例として、シリコンチップ（ベアチップ）を想定している。パッケージ基板２０の例として、半導体チップ１０をマウント（実装）する配線基板や樹脂基板を想定している。パッケージ基板２０は、プリント基板でも良い。但し、実際には、これらの例に限定されない。
【００１７】
半導体チップ１０は、半田バンプ１１と、ＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ：バンプ下地金属）１２を備える。
【００１８】
半導体チップ１０上に配置されたＵＢＭ１２上に、半田バンプ１１が形成されている。
【００１９】
パッケージ基板２０は、予備半田２１と、ソルダレジスト２２と、電極２３と、配線基板２４を備える。
【００２０】
パッケージ基板２０には、半田バンプ１１に対抗する部位に予備半田２１が形成されている。また、パッケージ基板２０上の、半導体チップ１０の半田バンプ１１に対抗する位置に、ソルダレジスト２２が開口されている。ソルダレジスト２２は、絶縁層である。すなわち、ソルダレジスト開口は、絶縁層開口を示す。このソルダレジスト開口内に配置された電極２３上に予備半田２１が配置されている。電極２３は、基板パッドであり、配線基板２４に埋め込まれている。
【００２１】
本発明の半導体装置では、半田バンプ１１と予備半田２１を接触させて加熱融解させる。
【００２２】
本発明の半導体装置では、ソルダレジスト開口内に配置された電極２３上に配置された予備半田２１の材料と、半導体チップ１０上に配置されたＵＢＭ上に形成された半田バンプ１１の材料が同一である。
【００２３】
通常、半田バンプ１１と予備半田２１が同一材料である場合、加熱融合させる際に半田吸い上げ現象（吸い上がり）が発生する可能性がある。本発明の半導体装置では、半田バンプ１１側に予備半田２１が吸い取られて接続不良とならないようにするために、ソルダレジスト開口の半径（ＳＲＯ径）ｒ２とＵＢＭ径ｒ１との比ｒ２／ｒ１を、０．８以上で１．２以下とする。すなわち、「０．８≦ｒ２／ｒ１≦１．２」とする。なお、ＵＢＭ径とは、半田バンプ１１とＵＢＭ１２との接触部分（接合面）の半径を示す。
【００２４】
＜ＳＲＯ／ＵＢＭ比の下限値「０．８」について＞
図２を参照して、ｒ２／ｒ１を、０．８以上で１．２以下とする理由について説明する。
▲は、ＵＢＭ＝８５ｕｍで、ＳＲＯ出来上がり平均値が６６ｕｍのロットの個々のＳＲＯ測定値の分布を示すデータである。すなわち、平均６６ｕｍのロットのばらつきを示すデータである。
□は、ＵＢＭ＝８５ｕｍで、ＳＲＯ出来上がり平均値が７４ｕｍのロットの個々のＳＲＯ測定値の分布を示すデータである。すなわち、平均７４ｕｍのロットのばらつきを示すデータである。
●は、ＵＢＭ＝８５ｕｍで、ＳＲＯ出来上がり平均値が８６ｕｍのロットの個々のＳＲＯ測定値の分布を示すでーたである。すなわち、平均８６ｕｍのロットのばらつきを示すデータである。
【００２５】
この場合、▲のロットでは全てオープン不良が発生し、□と●のロットでは不良は発生していない。すなわち、不良が発生するＳＲＯの領域は、少なくとも▲で示された範囲であり、一方、不良が発生しないＳＲＯの領域は、少なくとも□と●でプロットされた範囲となる。
【００２６】
従って、ＳＲＯが７０ｕｍ以上では、確実に不良が無く、ＳＲＯが６７ｕｍ以下では、不良が発生する。すなわち、ｒ２／ｒ１＝７０／８５＝０．８２では確実に不良が発生せず、ｒ２／ｒ１＝６７／８５＝０．７９では不良が発生するということで、ｒ２／ｒ１≧０．８としている。
【００２７】
また、ＵＢＭ＝８５ｕｍに対して、ＳＲＯ出来上がり平均値７４ｕｍ基板を用いた場合、吸い上がりは発生しなかった。この場合、７４／８５＝０．８７である。また、ＵＢＭ＝８５ｕｍに対して、ＳＲＯ出来上がり平均値６６ｕｍ基板を用いた場合、吸い上がりは大半の接続箇所で発生しなかった。この場合、６６／８５＝０．７６である。従って、ＳＲＯ／ＵＢＭ比が０．８であれば、吸い上がりの発生を回避できると考えられる。
【００２８】
なお、吸い上がりが発生するためには、ＳＲＯのばらつきだけでは条件が不足し、「予備半田の体積の平均値とばらつき」と、「半田バンプの体積の平均値とばらつき」の関係が影響を及ぼすと考えられる。
【００２９】
＜ＳＲＯ／ＵＢＭ比の上限値「１．２」について＞
吸い下がりによる不良は、吸い上がりの場合と比べて、ＵＢＭ径とＳＲＯ径の比が逆になった場合に相当し、１／０．８＝１．２５以下である必要がある。実際には、半田バンプ１１の曲率半径Ｒ１と予備半田２１の曲率半径Ｒ２の曲率半径により、吸い下がりが大きくなることから、１．２５よりも小さくする必要があり、１．２０が好適であると考えられる。
【００３０】
なお、ＳＲＯ実測値１００ｕｍでも問題が無いことを実験で確認している。この場合、ｒ２／ｒ１＝１００／８５＝１．１８となる。従って、１．２０程度までは、吸い下がりが起きないと考えられる。
【００３１】
上記の条件を満たした場合、半導体チップ１０側の半田バンプ１１の高さｈ１は、パッケージ基板２０側の予備半田２１の高さｈ２よりも高くなる。すなわち、「ｈ１＞ｈ２」となる。なお、予備半田２１の高さｈ２は、正確に表現すると、予備半田２１のうち、ＳＲＯからはみ出した部分の高さ（ソルダレジスト２２の表面からの高さ）である。
【００３２】
また、本発明の半導体装置では、半田バンプ１１の半田量と、予備半田２１の半田量は、半田バンプ１１の曲率半径Ｒ１と、予備半田２１の曲率半径Ｒ２が、「Ｒ２≧Ｒ１」の関係を満たすように決められる。ここで、「ｈ１＞ｈ２」と「Ｒ２≧Ｒ１」を同時に満たすことは、半導体チップ１０側の半田バンプ１１の半田量が、パッケージ基板２０側の予備半田２１の半田量よりも多いことを規定している。その理由として、半田バンプ１１に半田ボールが用いられること以外に、パッケージ基板２０側にはソルダレジスト２２があり、半田量を増やしにくいことが挙げられる。
【００３３】
また、本発明の半導体装置では、ソルダレジスト開口の半径（ＳＲＯ径）ｒ２は、予備半田２１の高さｈ２以上とする。すなわち、「ｒ２≧ｈ２」とする。その理由は、「ｈ２＞ｒ２」とすると、パッケージ基板２０が、図３に示すような形状の場合、予備半田２１が溶融した時の表面張力がソルダレジスト２２と干渉して、予備半田２１がパッケージ基板２０からはがれてしまう可能性があるためである。
【００３４】
例えば、予備半田２１とソルダレジスト２２が干渉している場所は、図４に示すように、表面張力の反作用で、予備半田２１は斜め上方向の応力を受け、電極２３からはがれやすくなる。ソルダレジスト２２と予備半田２１にぬれ性が良いという特別なことがないとすると、通常表面張力により、半田表面はお互いに引っ張り合う結果、図４に示すように半田の中心に向かう合成応力が発生する。また、ソルダレジスト２２により表面形状が曲がってしまうと、その面に沿って、応力がかかり、その合成応力は、図４に示すように逆向きに働き、半田をはがす方向に働いてしまう。
【００３５】
ソルダレジスト開口の半径（ＳＲＯ径）ｒ２を予備半田２１の高さｈ２以上（ｒ２≧ｈ２）とすることで、予備半田２１がソルダレジスト２２と干渉して表面張力で配線基板２４からとれてしまうことを抑止（回避）できるようになる。
【００３６】
図５を参照して、本発明の半導体装置の半導体チップ１０とパッケージ基板２０の接続後の構成例を示す。
半導体チップ１０とパッケージ基板２０を接続する際に、半田バンプ１１と予備半田２１を加熱接合することで、接合半田３１が生成される。接合半田３１は、半導体チップ１０とパッケージ基板２０の間に存在する。
【００３７】
接続前の半田バンプ１１の高さｈ１は、接続後の半導体チップ１０とパッケージ基板２０の間隔ｈ３よりも高くする。すなわち、「ｈ１＞ｈ３」とする。なお、接続後の半導体チップ１０とパッケージ基板２０の間隔ｈ３は、接合半田３１の高さを示す。
【００３８】
図６を参照して、半導体チップとパッケージ基板との間の半田接続の設計値の決まる順について説明する。
【００３９】
（１）ステップＤ１
半導体製造装置（図示されず）は、チップ設計を行う。チップ設計によって、ＵＢＭの配置や大きさが決まり、ＵＢＭ径ｒ１が決まる。すなわち、半導体製造装置は、チップ設計によって、ＵＢＭ径ｒ１を決定する。なお、実際には、半導体製造装置は、ＵＢＭ上に半田バンプ１１を形成する際に、ＵＢＭ径ｒ１を決定するようにしても良い。
【００４０】
（２）ステップＤ２
半導体製造装置は、ＵＢＭ上に半田バンプ１１を形成する際、半田バンプ１１の曲率半径Ｒ１、及び半田バンプ１１の高さｈ１を決定する。このとき、半導体製造装置は、マスクを介して、半田ペースト（半田粒子とフラックスの混合物）を印刷する。その後、半導体製造装置は、リフロー加熱とフラックス洗浄を実施する。通常、半田バンプ１１の半田量は、半導体装置の構造設計によって決まっているのではなく、ＵＢＭパッドのサイズ、ピッチ、レイアウト等によって安定した半田供給のできるところの量、として決まってくることが多い。すなわち、マスクの半田ペースト抜け性が良好で、半田濡れ不良やショートの発生が無い条件（マスク厚み、開口径、加工条件等）で決まる半田量ということになる。半田ボール搭載の場合は、チップ上にフラックスを供給した後に半田ボールをＵＢＭ上に搭載する。或いは、めっき法により、ＵＢＭ上に半田バンプを形成する。
【００４１】
（３）ステップＤ３
半導体製造装置は、基板設計を行う。基板設計によって、ＳＲＯの配置や大きさが決まり、ＳＲＯ径ｒ２が決まる。すなわち、半導体製造装置は、基板設計によって、ＳＲＯ径ｒ２を決定する。通常、ＳＲＯ径には、ＵＢＭ径と同一径を採用することが多いが、本発明では、ＳＲＯ径とＵＢＭ径との比率に多少の柔軟性を持たせている。
【００４２】
（４）ステップＤ４
半導体製造装置は、ＳＲＯ内の基板パッド（電極２３）上に予備半田２１を形成する際、予備半田２１の曲率半径Ｒ２、及び予備半田２１の高さｈ２を決定する。予備半田２１の工法は、半田バンプ１１と同じである。予備半田２１の形成後、予備半田をプレス（ｐｒｅｓｓ）して平坦化し、半田バンプ１１と合わせる際の未接触を防止する。通常、予備半田２１の半田量は、予備半田２１の高さや、平坦化した後の径、等によって擬似的に体積の目安を決めている。すなわち、予備半田２１の半田量は、半導体装置の構造設計によって決まっているのではなく、基板パッドのサイズ、ピッチ、レイアウト等によっては変えていない。
【００４３】
（５）ステップＤ５
半導体製造装置は、半導体チップ１０とパッケージ基板２０を接続する。すなわち、半導体製造装置は、半田バンプ１１と予備半田２１を加熱接合する。このとき、半導体製造装置は、半田バンプ１１にフラックスを転写させ、対応する基板パッド上の予備半田２１に搭載する。その後、半導体製造装置は、リフロー加熱とフラックス洗浄を実施する。
【００４４】
上記の手順で、半導体チップとパッケージ基板との間の半田接続の設計値した場合、半導体製造装置は、加熱融合させる際における半田吸い上げ現象（吸い上がり）の発生を抑止することが可能になる。
【００４５】
ここでは、半導体チップとパッケージ基板のフリップチップ実装を例に説明しているが、実際には、これらの例に限定されない。例えば、ＢＧＡ（Ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）や類似の方法で接続される他の半導体装置に対しても、本発明は適用可能である。
【００４６】
最後に、本発明の半導体装置の特徴について説明する。
本発明の半導体装置では、半導体バンプの材料と、予備半田の材料が同じである。同一材料である場合、半田吸い上げ現象が発生する。半田吸い上げ現象による接続不良を防止するため、半導体チップに半田バンプが接する開口半径（ＵＢＭ径）ｒ１と、パッケージ基板に予備半田が接するソルダレジスト開口半径（ＳＲＯ径）ｒ２との比ｒ２／ｒ１を０．８以上で１．２以下とする。このとき、半田バンプの高さｈ１は、予備半田の高さｈ２よりも高くする。なお、予備半田２１の高さｈ２は、予備半田２１のうち、ＳＲＯからはみ出した部分の高さ（ソルダレジストの表面からの高さ）である。
【００４７】
本発明では、半田バンプの半田量と、予備半田の半田量は、「予備半田の曲率半径Ｒ２」≧「半田バンプの曲率半径Ｒ１」を満たすように決められる。このとき、半導体チップ側の半田バンプの量が、パッケージ基板側の予備半田の半田量よりも多いことを規定する。その理由は、半田バンプとして半田ボールを用いるため以外に、パッケージ基板側にはソルダレジストがあり半田量を増やしにくいという側面があるためである。
【００４８】
予備半田の開口半径（ＳＲＯ径）ｒ２は、予備半田の高さｈ２以上とする。その理由は、ｈ２＞ｒ２であると、予備半田が溶融したときの表面張力がソルダレジストと干渉して、予備半田がパッケージ基板からはがれてしまう可能性があるためである。
【００４９】
接続前の半田バンプの高さｈ１は、接続後の半導体チップとパッケージ基板の間隔ｈ３よりも大きくする。
【００５０】
以上のように、本発明は、フリップチップ型半導体装置に用いられるパッケージ基板及び配線支持体に関する。本発明の半導体装置は、チップ側に形成された半田バンプの組成と同一の半田材を予備半田に用いる接続構造を持つ。本発明の半導体装置は、予備半田とソルダレジスト開口の設計について、半田バンプ形状との関係から最適値を見出すことで、半田吸い上げ現象による接続不良を防ぐことを可能とする。
【００５１】
本発明の半導体装置では、配線支持体上の半導体チップの半田バンプに対抗する位置について絶縁層が開口されている。また、絶縁層開口内に配置された電極上に半田が配置されている。配線支持体は、半田溶融時の半田の高さｈ２と絶縁層開口の半径（ＳＲＯ径）ｒ２がｒ２≧ｈ２の関係であることを特徴とする。本発明の半導体装置は、このような配線支持体と、次のような半田接続構造とを含む。この半田接続構造では、絶縁層開口内に配置された電極上に配置された半田の組成と、半導体チップ上に配置されたＵＢＭ上に形成された半田バンプの組成が同一である。
【００５２】
また、本発明の半導体装置に含まれる配線支持体は、半田バンプ付き半導体チップにおける半田バンプ溶融時曲率半径Ｒ１と、パッケージ基板における予備半田溶融時曲率半径Ｒ２がＲ２≧Ｒ１の関係にあり、半田バンプ付き半導体チップにおける半田バンプ溶融時高さｈ１と、パッケージ基板における予備半田溶融時高さｈ２がｈ１＞ｈ２の関係にある部品を含む。更に、この配線支持体は、絶縁層開口の半径（ＳＲＯ径）ｒ２、ＵＢＭ径ｒ１として、ｒ１とｒ２との比ｒ２／ｒ１が０．８以上１．２以下の関係であり、チップとパッケージ基板の接続後の高さｈ３と、前記接続前の半田バンプの高さｈ１がｈ１＞ｈ３の関係にあることを特徴とする。
【００５３】
以上、本発明の実施形態を詳述してきたが、実際には上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【図面の簡単な説明】
【００５４】
【図１】図１は、本発明の半導体装置の構成例を示すモデル図である。
【図２】図２は、ＳＲＯ／ＵＢＭ比の下限値を０．８とした理由を説明するための実験結果を示す図である。
【図３】図３は、ソルダレジスト開口の半径（ＳＲＯ径）ｒ２を、予備半田の高さｈ２以上とする理由を説明するための図である。
【図４】図４は、半田表面に沿ってかかる応力を示す図である。
【図５】図５は、半導体チップとパッケージ基板の接続後の構成例を示すモデル図である。
【図６】図６は、半田接続の設計値の決まる順を示すフローチャートである。
【符号の説明】
【００５５】
１０…  半導体チップ
１１…  半田バンプ
１２…  ＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ：バンプ下地金属）
２０…  パッケージ基板
２１…  予備半田
２２…  ソルダレジスト
２３…  電極（基板パッド）
２４…  配線基板
３１…  接合半田（半田バンプ＋予備半田）
【図１】
2010123676.tif 000003
【図２】
2010123676.tif 000004
【図３】
2010123676.tif 000005
【図４】
2010123676.tif 000006
【図５】
2010123676.tif 000007
【図６】
2010123676.tif 000008