(57)【要約】【課題】  リセット起動不良を生じさせることなく、オーバーシュートを抑制することができるスイッチング電源回路を提供すること。【解決手段】  スイッチング電源回路１の出力である出力電圧Ｖoの分圧と基準電圧との誤差増幅器５による比較に基づいて、スイッチ素子２２を駆動制御して所定電圧値の出力を行うスイッチング電源回路１において、誤差増幅器５は、出力電圧の分圧を起動時に定常作動時の分圧より大きい値にし、その後に徐々に定常作動時の分圧へ小さくなるように、分圧比を変更する分圧比変更部５１１を備えた。【選択図】        図１
2010004584.tif 000002
【特許請求の範囲】
【請求項１】
電源回路出力である出力電圧を所定の分圧比で分圧し、前記分圧と基準電圧との誤差増幅器による比較に基づいて、スイッチ素子を駆動制御して所定電圧値の出力を行うスイッチング電源回路において、
前記誤差増幅器は、出力電圧の分圧を起動時に定常作動時の分圧より大きい値にし、その後に徐々に定常作動時の分圧へ小さくなるように、前記分圧比を変更する分圧比変更手段を備えた、
ことを特徴とするスイッチング電源回路。
【請求項２】
請求項１に記載のスイッチング電源回路において、
前記分圧比変更手段は、
出力電圧を分圧する分圧比を変更するよう分圧上流側に並列して接続される抵抗と、
起動時から徐々に前記抵抗の印加電圧を減少させるコンデンサと、
を備えたことを特徴とするスイッチング電源回路。
【請求項３】
請求項２に記載のスイッチング電源回路において、
前記分圧比変更手段は、
前記出力電圧の定常作動時では、前記抵抗及び前記コンデンサが回路動作に寄与しないように、お互いが逆向きで並列に接続されたダイオードを備えた、
ことを特徴とするスイッチング電源回路。
【請求項４】
請求項３に記載のスイッチング電源回路において、
前記分圧比変更手段は、
前記コンデンサの放電を行うために一方をグランドに接続したダイオードを接続した、
ことを特徴とするスイッチング電源回路。
【請求項５】
請求項１に記載のスイッチング電源回路において、
前記誤差増幅器は、
前記スイッチング電源回路の出力電圧を抵抗値で分圧する上流側の第１設定部及び下流側の第２設定部と、
所定の基準電圧を出力する基準電圧部と、
前記分圧と前記基準電圧を比較する比較部と、
を備え、
前記分圧比変更手段は、上流側の前記第１設定部の抵抗値を起動時に小さい値にし、その後に徐々に大きい値に変化させる、
ことを特徴とするスイッチング電源回路。
【請求項６】
請求項１に記載のスイッチング電源回路において、
前記誤差増幅器は、
前記スイッチング電源回路の出力電圧を抵抗値で分圧する上流側の第１設定部及び下流側の第２設定部と、
所定の基準電圧を出力する基準電圧部と、
前記分圧と前記基準電圧を比較する比較部と、
を備え、
前記分圧比変更手段は、下流側の前記第２設定部の抵抗値を起動時に大きい値にし、その後に徐々に小さい値に変化させる、
ことを特徴とするスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路の技術分野に属する。
【背景技術】
【０００２】
従来では、電源オン時に出力電圧を徐々に立ち上げるソフトスタート回路を具備するようにし、電源をなだらかに立ち上げることにより、電源起動時に電源回路の出力電圧のオーバーシュートを抑制している（例えば、特許文献１参照。）。
【特許文献１】特開２００１−１２８４４５号公報（第２−１０頁、全図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来のスイッチング電源回路にあっては、ソフトスタート時間を長くすることによりオーバーシュートを抑制できるが、電源の起動に時間がかかることは、マイコンやＣＰＵのリセット起動不良の原因となり好ましくないものであった。
【０００４】
本発明は、上記問題点に着目してなされたもので、その目的とするところは、リセット起動不良を生じさせることなく、オーバーシュートを抑制することができるスイッチング電源回路を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明では、電源回路出力である出力電圧を所定の分圧比で分圧し、前記分圧と基準電圧との誤差増幅器による比較に基づいて、スイッチ素子を駆動制御して所定電圧値の出力を行うスイッチング電源回路において、前記誤差増幅器は、出力電圧の分圧を起動時に定常作動時の分圧より大きい値にし、その後に徐々に定常作動時の分圧へ小さくなるように、前記分圧比を変更する分圧比変更手段を備えた、ことを特徴とする。
【発明の効果】
【０００６】
よって、本発明にあっては、リセット起動不良を生じさせることなく、オーバーシュートを抑制することができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明のスイッチング電源回路を実現する実施の形態を、請求項１，２，３に係る発明に対応する実施例１と、請求項１，２，３，４に係る発明に対応する実施例２と、請求項１，５に係る発明に対応する実施例３と、請求項１，６に係る発明に対応する実施例４とに基づいて説明する。
【実施例１】
【０００８】
まず、構成を説明する。
図１は実施例１のスイッチング電源回路の構成を示す図である。
実施例１のスイッチング電源回路１は、電力変換部２と制御部３を備える。そして、入力電圧Ｖinにより作動し、所定値電圧を出力電圧Ｖoとして出力する。さらに、この出力値は、誤差増幅器５で検出する基準電圧との差に基づいて駆動回路４で制御されるため、安定した出力が行われる。
【０００９】
電力変換部２は、トランス２１、スイッチ素子２２、コンデンサＣ１を備えている。
トランス２１は、入力電圧Ｖinを巻線比で電圧変換する。
スイッチ素子２２は、ゲート信号の駆動によりトランス２１の入力側のコイルの電流のオンオフを切替える。
【００１０】
制御部３は、駆動回路４と誤差増幅器５を備える。
駆動回路４は、誤差増幅器５からの入力に基づいて、スイッチ素子２２のゲートを駆動する。具体的には、例えばPWM方式による駆動である。
誤差増幅器５は、出力電圧Ｖoと基準電圧値を比較して、比較結果を増幅して駆動回路４へ出力する。
【００１１】
図２は実施例１のスイッチング電源回路の誤差増幅器５の原理構成を示す図である。
実施例１における誤差増幅器５は、電圧検出部５１と比較部５２、基準電圧部５３を備えている。
電圧検出部５１は、スイッチング電源回路１の出力電圧Ｖoに応じた分圧した電圧を比較部５２へ出力する。実施例１では、起動時にこの分圧出力の分圧比を変化させる。電圧検出部５１は、さらに詳細には、分圧比変更部５１１、抵抗Ｒ１、抵抗Ｒ２を備えている。
【００１２】
分圧比変更部５１１は、抵抗Ｒ１，抵抗Ｒ２により出力電圧Ｖoが分圧されて比較部５２に入力される分圧比を起動時に変更する。この変更は、分圧比Ｒ２／（Ｒ１／／Ｚ１＋Ｒ２）[但し、Z1は分圧比変更部５１１のインピーダンス]が電源起動時は大きい値を取り、その後所定変化で徐々に値を小さくする。
比較部５２は、基準電圧部５３からの基準電圧Ｖrefと、電圧検出部
５１からの出力を比較増幅して駆動回路４へ出力する。
【００１３】
図３は実施例１のスイッチング電源回路の誤差増幅器５の具体的構成を示す図である。
分圧比変更部５１１は、具体例としては、電圧検出部５１の抵抗Ｒ１と並列に、ダイオードＤ１、コンデンサＣ２、抵抗Ｒ３を直列に設ける。ダイオードＤ１は、上流側をアノードとし、コンデンサＣ２側をカソードとする。さらに、ダイオードＤ１と並列にダイオードＤ２を設ける。ダイオードＤ２がダイオードＤ１とは反対に、上流側をカソードとし、コンデンサＣ２側をアノードとする。
【００１４】
作用を説明する。
[起動時のオーバーシュート抑制作用]
図４は実施例１のスイッチング電源回路の図２の原理構成の動作を説明する誤差増幅器５の電圧検出部５１の分圧比Ｒ２／（Ｒ１／／Ｚ１＋Ｒ２）と出力電圧Ｖoのタイムチャートである。
図５は分圧比が一定であるためオーバーシュートが生じる状態の出力電圧Ｖoのタイムチャートである。
【００１５】
分圧比変更部５１１は、誤差増幅器５を構成する電圧検出部５１に設けられ、電源起動時に、電圧検出部５１の出力値Ｖerrを出力電圧Ｖoが低くなる向きにシフトさせるよう分圧比Ｒ２／（Ｒ１／／Ｚ１＋Ｒ２）を大きくする。
もし、分圧比変更部５１１がない場合、抵抗Ｒ１，Ｒ２による分圧は一定となるため、電源起動時には、図５(b)に示すようにオーバーシュートによる過電圧を生じることになる。
【００１６】
実施例１では、分圧比変更部５１１により電源起動時に、電圧検出部５１の出力が定常値より大きい初期値となり、その後、徐々に小さくなり定常値へ落ち着くようにする(図４(a)参照）。これにより電源起動時の出力電圧値が低い電圧になるため、起動時の出力電圧オーバーシュートが定常出力電圧を超えないようにし、過電圧の発生を防ぐ（図４(b)参照）。
【００１７】
さらに、図３の具体的な構成を参照して説明する。
図３の分圧比変更部５１１において、電源起動の瞬間は、コンデンサＣ２の両端電圧が０ｖなので、比較部５２に入力される電圧Ｖerrは次の式に示すようになる。
（数１）
Ｖo・Ｒ２／（Ｒ１／／Ｒ３＋Ｒ２）
但し、数１では、ダイオードＤ１，Ｄ２の順方向電圧を無視した。
そして、起動後、コンデンサＣ２が徐々に充電されて、電圧Ｖerrは徐々に低下する。コンデンサＣ２の充電完了後の定常状態では、電圧Ｖerrは、次の式のようになる。
【００１８】
（数２）
Ｖo・Ｒ２／（Ｒ１＋Ｒ２）
この特性変化により、電源起動時に、電圧検出部５１の出力が定常常置の値より大きい初期値となり、その後、徐々に小さくなり定常値へ落ち着くようにする。
一方、電源起動後に定常動作中は、電圧Ｖoの変動幅は、微小である。通常この変動幅は、ダイオードＤ１，Ｄ２の順方向電圧降下より小さいため、電源の定常動作中は、コンデンサＣ２、抵抗Ｒ３による分圧比変更部５１１の影響はない。
【００１９】
ここで、もしダイオードＤ１，Ｄ２がない状態で、Ｖerr／Ｖoの伝達関数を考えると、次の式となる。
（数３）
Ｖerr／Ｖo＝Ｒ２／（Ｒ１＋Ｒ２）・（１＋ｓＣ（Ｒ＋Ｒ１）／（１＋ｓＣ（Ｒ＋Ｒ１／／Ｒ２））
数式３の状態では、制御系に進み補償が追加されてしまうため、帰還制御系の安定性を損なう可能性がある。本実施例１では、ダイオードＤ１，Ｄ２を設けることにより、制御系への影響をなくしながら起動特性を改善している。
【００２０】
（試験による確認）
図６は実施例１のスイッチング電源回路の試験用回路の構成を示す図である。図７は図６の回路構成における分圧比(Ｖerr/Ｖo)、コンデンサＣ２のチャージ電圧、電圧Ｖerr、出力電圧Ｖoの起動後の特性を示すタイムチャートである。図８は実施例１の分圧比変更部がない状態の試験用回路の構成を示す図である。図９は図８の回路構成における分圧比(Ｖerr/Ｖo)、電圧Ｖerr、出力電圧Ｖoの起動後の特性を示すタイムチャートである。
図６に示す回路構成では、駆動回路４として、PWM駆動回路４１を設ける。PWM駆動回路４１は、誤差増幅器５の一部を備えているものとする。またPWM駆動回路４１は、作動用の電源として、電源Ｖ１を備え、スイッチ素子２２への通電量の検出系として、抵抗Ｒ４、制御部３の補償と、動作周波数その他の設定のために抵抗Ｒ５，Ｒ６，Ｒ７、コンデンサＣ４，Ｃ５を備える。
【００２１】
また、整流用にダイオードＤ３を設け、出力平滑用にコンデンサＣ６を、本電源回路の負荷として抵抗Ｒ８を設ける。
分圧比変更部５１１を備えない図８の回路構成では、固定の分圧比（図９(a)参照）でスイッチング電源回路１の出力電圧が起動時に徐々に立上がると、スイッチ素子のオン時間が長くなり、電圧Ｖoの上昇が大きく、オーバーシュートする（図９(c)参照）。
【００２２】
分圧比変更部５１１を備えた図６の回路構成では、スイッチ素子のオン時間が長くなりすぎないように、分圧比を変えて、起動時に分圧比を大きくし、検出電圧部の出力Ｖerrをスイッチング電源回路の出力電圧Ｖoより早く上げてしまい。電圧Ｖoの上昇速度を下げるので、オーバーシュートが発生しない（図７参照）。
【００２３】
さらに付け加えて説明する。
図１０はソフトスタート回路を備えた従来のスイッチング電源回路の動作波形を示す図である。図１１は入力電圧Ｖinが高い場合の従来のスイッチング電源回路の動作波形を示す図である。
スイッチング電源の出力電圧は、メインスイッチのオン時比率により決まる。例えば、従来公報（特開２００１−１２８４４５）に記載のフォワード型の場合、出力電圧Ｖoは、Ｖin・n・Ｄで決まる。ここでＤはオン時比率であり、オン時間／１周期で表せる。nはトランス巻線比である。
【００２４】
パルス幅変調回路は、PWMコンパレータと誤差増幅器と基準電圧からなる。出力電圧は誤差増幅器に入力され、基準電圧と比較され、比較結果と発振器からの三角波とを比較して、制御パルスが得られる（図１０(d)参照）。
この従来のスイッチング電源回路におけるソフトスタート回路は、電源起動後徐々に電圧が低下する電圧源（図１０(a)参照）とコンパレータからなる。発振回路からの三角波と、起動後徐々に低下する電圧（図１０(a)参照）とを比較することで、徐々にパルス幅が広がるパルス列（図１０(c)参照）を発生する。
【００２５】
メインスイッチの駆動パルスは、パルス幅変調回路とソフトスタート回路からの出力パルスのAND演算したものになるので、電源起動時は、両信号のパルス幅の狭いソフトスタート信号が有効となり、結果、オン時間が徐々に大きくなる駆動パルス（図１０(e)参照）を得る。この駆動パルスによりメインスイッチを駆動するので、電源出力電圧は徐々に大きくなる。よって、出力電圧をゆっくり立ち上げることができ、起動時にオーバーシュートが抑制される。
図１１に示すように、従来のスイッチング電源回路において、徐々に電圧が低下する速度が速い場合には（図１１(a)参照）、電源起動時のオンパルスの絞込みが不十分になり出力電圧のオーバーシュートが発生する場合がある（図１１(g´）参照）。
【００２６】
特に入出力電圧差が大きい場合の定常オン比率が小さい回路構成では、オン時比率による出力電圧の制御範囲も小さくなるために、パルス幅を徐々に広げることが難しいので、大きなオーバーシュートが発生しやすい。ソフトスタート時間を十分に長くとるとオーバーシュートを抑えられるが、電源の起動に時間がかかり負荷となる回路のリセット起動不良の原因になる。
実施例１のスイッチング電源回路では、電源の起動時間が十分に短いためリセットに影響することがなく、また、入力電圧の大きさに影響されずにオーバーシュートを抑制する。
【００２７】
次に、効果を説明する。
実施例１のスイッチング電源回路にあっては、下記に列挙する効果を得ることができる。
【００２８】
(1)スイッチング電源回路１の出力である出力電圧Ｖoを所定の分圧比で分圧し、分圧と基準電圧との誤差増幅器５による比較に基づいて、スイッチ素子２２を駆動制御して所定電圧値の出力を行うスイッチング電源回路１において、誤差増幅器５は、出力電圧の分圧を起動時に定常作動時の分圧より大きい値にし、その後に徐々に定常作動時の分圧へ小さくなるように、分圧比を変更する分圧比変更部５１１を備えたため、電源起動時の電源回路の出力電圧値が低い電圧になり、リセット起動不良を生じさせることなく、オーバーシュートを抑制することができる。
【００２９】
(2)上記(1)において、分圧比変更部５１１は、出力電圧Ｖoを分圧する分圧比を変更するよう分圧上流側に並列して接続される抵抗Ｒ３と、起動時から徐々に抵抗の印加電圧を減少させるコンデンサＣ２を備えたため、抵抗Ｒ３が分圧上流側に並列に接続されると、上流側は抵抗が小さくなり、分圧比が変更される。そして、この分圧比がコンデンサＣ２への電荷充電に従って、定常値へ徐々に変化する、この動作により、出力電圧の分圧を起動時に定常作動時の分圧より大きい値にし、その後に徐々に定常作動時の分圧へ小さくなるようにし、リセット起動不良を生じさせることなく、オーバーシュートを抑制することができる。
【００３０】
(3)上記(2)において、分圧比変更部５１１は、出力電圧Ｖoの定常作動時では、抵抗Ｒ３及びコンデンサＣ２が回路動作に寄与しないように、お互いが逆向きで並列に接続されたダイオードＤ１，Ｄ２を備えたため、ダイオードＤ１，Ｄ２は、出力電圧Ｖoが変動の場合のみ電流を流すので、出力電圧Ｖoが所定の値で安定すると電流を流さなくなり、回路動作に寄与しないようにし、帰還制御系への影響をなくしつつ、リセット起動不良を生じさせることなく、オーバーシュートを抑制することができる。
【実施例２】
【００３１】
実施例２のスイッチング電源回路は、分圧比変更部５１１のコンデンサＣ２の放電を行うダイオードを設けた例である。
構成を説明する。
図１２は実施例２のスイッチング電源回路の誤差増幅器５の具体的構成を示す図である。
実施例２の分圧比変更部５１２は、コンデンサＣ２の放電用として、アノードをグランドに接地し、カソードをコンデンサＣ２の下流、つまりコンデンサＣ２と抵抗Ｒ３との間に接続したダイオードＤ３を設ける。
その他構成は、実施例１と同様であるので説明を省略する。
【００３２】
作用を説明する。
[オーバーシュートの抑制作用]
実施例２のスイッチング電源回路１では、電源が停止して電圧Ｖoが低下する際、コンデンサＣ２の充電された電荷をダイオードＤ３を通して素早く放電を行う。そのため、入力電源の瞬断や瞬低が生じる場合でも、直列構成されたコンデンサＣ２及び抵抗Ｒ３のオーバーシュート抑制が作用し、オーバーシュートによる過電圧のない電源起動が実現する。
【００３３】
効果を説明する。実施例２のスイッチング電源回路にあっては、上記(1),(2),(3)に加えて、以下の効果を有する。
(4)上記(3)において、分圧比変更部５１２は、コンデンサＣ２の放電を行うために一方をグランドに接続したダイオードＤ３を接続したため、入力電源の瞬断や瞬低が生じる場合でもオーバーシュートの抑制を行うことができる。
その他作用効果は実施例１と同様であるので説明を省略する。
【実施例３】
【００３４】
実施例３のスイッチング電源回路は、電圧検出部で分圧を行う上流側部分が起動時に抵抗値を変化させる例である。
構成を説明する。
図１３は実施例３のスイッチング電源回路の誤差増幅器５の構成を示す図である。
実施例３の電圧検出部５４は、第１設定部５４１と第２設定部５４２を、スイッチング電源回路１の出力電圧とグランドの間に直列に接続する。
第１設定部５４１及び第２設定部５４２は、その抵抗値により、出力電圧Ｖoを分圧し、分圧値を比較部５２へ出力する。ここで、第１設定部５４１の定常状態の抵抗値をＲ１ｏとし、第２設定部５４２の定常状態の抵抗値をＲ２ｏとする。
そして第１設定部５４１は、電源起動時のみ、その抵抗値を定常値Ｒ１ｏより小さくし、起動後に徐々に大きくして、定常値Ｒ１ｏへ変化させる。
その他構成は実施例１と同様であるので説明を省略する。
【００３５】
作用を説明する。
[オーバーシュートの抑制作用]
実施例３の電圧検出部５４では、電源起動時に第１設定部５４１が抵抗値を定常値Ｒ１ｏより小さくするため、電源起動時に電圧検出部５４の出力が定常値より大きい初期値となり、その後、徐々に小さくなり定常値へ落ち着くようにする。これにより電源起動時の出力電圧値が低い電圧になるため、起動時の出力電圧オーバーシュートが発生せず定常出力電圧を超えない。よって、過電圧の発生を防ぐ。
【００３６】
効果を説明する。実施例３のスイッチング電源回路にあっては、上記(1)に加えて、次の効果を有する。
(5)上記(1)において、誤差増幅器５は、スイッチング電源回路１の出力電圧Ｖoを抵抗値で分圧する上流側の第１設定部５４１及び下流側の第２設定部５４２と、所定の基準電圧を出力する基準電圧部５３と、分圧と基準電圧を比較する比較部５２を備え、上流側の第１設定部５４１は、抵抗値を起動時に小さい値にし、その後に徐々に大きい値に変化させるため、電源起動時の電源回路の出力電圧値が低い電圧になり、リセット起動不良を生じさせることなく、オーバーシュートを抑制することができる。
【実施例４】
【００３７】
実施例４のスイッチング電源回路は、電圧検出部で分圧を行う下流側部分が起動時に抵抗値を変化させる例である。
構成を説明する。
図１４は実施例４のスイッチング電源回路の誤差増幅器５の構成を示す図である。
実施例４の電圧検出部５５は、第１設定部５５１と第２設定部５５２を、スイッチング電源回路１の出力電圧とグランドの間に直列に接続する。
第１設定部５５１及び第２設定部５５２は、その抵抗値により、出力電圧Ｖoを分圧し、分圧値を比較部５２へ出力する。ここで、第１設定部５５１の定常状態の抵抗値をＲ１ｏとし、第２設定部５５２の定常状態の抵抗値をＲ２ｏとする。
そして第２設定部５５２は、電源起動時のみ、その抵抗値を定常値Ｒ２ｏより大きくし、起動後に徐々に小さくして、定常値Ｒ２ｏへ変化させる。
その他構成は実施例１と同様であるので説明を省略する。
【００３８】
作用を説明する。
[オーバーシュートの抑制作用]
実施例４の電圧検出部５５では、電源起動時に第２設定部５５２が抵抗値を定常値Ｒ２ｏより大きくするため、電源起動時に電圧検出部５５の出力が定常値より大きい初期値となり、その後、徐々に小さくなり定常値へ落ち着くようにする。これにより電源起動時の出力電圧値が低い電圧になるため、起動時の出力電圧オーバーシュートが発生せず定常出力電圧を超えない。よって、過電圧の発生を防ぐ。
【００３９】
効果を説明する。実施例４のスイッチング電源回路にあっては、上記(1)に加えて、次の効果を有する。
(6)上記(1)に加えて、誤差増幅器５は、スイッチング電源回路１の出力電圧を抵抗値で分圧する上流側の第１設定部５５１及び下流側の第２設定部５５２と、所定の基準電圧を出力する基準電圧部５３と、分圧と基準電圧を比較する比較部５２を備え、下流側の前記第２設定部は、抵抗値を起動時に大きい値にし、その後に徐々に小さい値に変化させるため、電源起動時の電源回路の出力電圧値が低い電圧になり、リセット起動不良を生じさせることなく、オーバーシュートを抑制することができる。
【００４０】
以上、本発明のスイッチング電源回路を実施例１〜実施例４に基づき説明してきたが、具体的な構成については、これらの実施例に限られるものではなく、特許請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。
【図面の簡単な説明】
【００４１】
【図１】実施例１のスイッチング電源回路の構成を示す図である。
【図２】実施例１のスイッチング電源回路の誤差増幅器の原理構成を示す図である。
【図３】実施例１のスイッチング電源回路の誤差増幅器の具体的構成を示す図である。
【図４】実施例１のスイッチング電源回路の図２の原理構成の動作を説明する誤差増幅器の電圧検出部の分圧比Ｒ２／（Ｒ１／／Ｚ１＋Ｒ２）と出力電圧Ｖoのタイムチャートである。
【図５】分圧比が一定であるためオーバーシュートが生じる状態の出力電圧Ｖoのタイムチャートである。
【図６】実施例１のスイッチング電源回路の試験用回路の構成を示す図である。
【図７】図６の回路構成における分圧比(Ｖerr/Ｖo)、コンデンサＣ２のチャージ電圧、電圧Ｖerr、出力電圧Ｖoの起動後の特性を示すタイムチャートである。
【図８】実施例１の分圧比変更部がない状態の試験用回路の構成を示す図である。
【図９】図８の回路構成における分圧比(Ｖerr/Ｖo)、電圧Ｖerr、出力電圧Ｖoの起動後の特性を示すタイムチャートである。
【図１０】ソフトスタート回路を備えた従来のスイッチング電源回路の動作波形を示す図である。
【図１１】入力電圧Ｖinが高い場合の従来のスイッチング電源回路の動作波形を示す図である。
【図１２】実施例２のスイッチング電源回路の誤差増幅器の具体的構成を示す図である。
【図１３】実施例３のスイッチング電源回路の誤差増幅器の構成を示す図である。
【図１４】実施例４のスイッチング電源回路の誤差増幅器の構成を示す図である。
【符号の説明】
【００４２】
１    スイッチング電源回路
２    電力変換部
２１    トランス
２２    スイッチ素子
３    制御部
４    駆動回路
４１    ＰＷＭ駆動回路
５    誤差増幅器
５１    電圧検出部
５１１    分圧比変更部
５１２    分圧比変更部
５２    比較部
５３    基準電圧部
５４    電圧検出部
５４１    設定部
５４２    設定部
５５    電圧検出部
５５１    設定部
５５２    設定部
Ｒ１〜Ｒ８    抵抗
Ｃ１〜Ｃ６    コンデンサ
Ｄ１〜Ｄ４    ダイオード
Ｖ１    電源
【図１】
2010004584.tif 000003
【図２】
2010004584.tif 000004
【図３】
2010004584.tif 000005
【図４】
2010004584.tif 000006
【図５】
2010004584.tif 000007
【図６】
2010004584.tif 000008
【図７】
2010004584.tif 000009
【図８】
2010004584.tif 000010
【図９】
2010004584.tif 000011
【図１０】
2010004584.tif 000012
【図１１】
2010004584.tif 000013
【図１２】
2010004584.tif 000014
【図１３】
2010004584.tif 000015
【図１４】
2010004584.tif 000016