(57)【要約】【課題】  送信信号の位相を、その変化量が一定の許容範囲内に収まるように補正可能な通信回路を提供する。【解決手段】  ミキサ１９によって、送信信号であるＲＦ信号が生成され、このＲＦ信号と、基準信号であるＬＯ信号との位相差が位相検出回路３１によって検出される。この位相検出回路３１によって検出される位相差に基づいて、ＲＦ信号の位相とＬＯ信号の位相とが等しくなるように、位相調整回路３２によってＲＦ信号の位相が調整される。これによって、ＲＦ信号の位相をＬＯ信号を基準とした一定の範囲内に収めることができる。【選択図】  図２
2010004112.tif 000002
【特許請求の範囲】
【請求項１】
送信するべき送信情報を表す送信信号を生成する送信信号生成手段と、
前記送信信号と、予め定める基準信号との位相差を検出する位相検出手段と、
前記位相検出手段によって検出される前記位相差に基づいて、前記送信信号の位相と前記基準信号の位相とが等しくなるように、前記送信信号の位相を調整する位相調整手段とを備えることを特徴とする通信回路。
【請求項２】
前記送信信号生成手段は、前記送信情報に基づいて生成されるベースバンド信号と、前記送信情報を搬送するための搬送波信号とを混合することによって、前記送信信号を生成し、
前記基準信号は、前記搬送波信号であり、
前記位相調整手段は、前記送信信号の位相と前記搬送波信号の位相とが等しくなるように、前記搬送波信号の位相を調整することによって、前記送信信号の位相を調整することを特徴とする請求項１に記載の通信回路。
【請求項３】
前記送信信号生成手段によって生成された前記送信信号を、変更可能な設定値に応じた利得で増幅する可変利得増幅手段をさらに備え、
前記位相検出手段は、前記位相差として、前記可変利得増幅手段によって増幅された前記送信信号と、前記基準信号との位相差を検出することを特徴とする請求項１または２に記載の通信回路。
【請求項４】
前記送信信号生成手段によって生成された前記送信信号を増幅して出力する高出力増幅手段をさらに備え、
前記位相検出手段は、前記位相差として、前記高出力増幅手段によって増幅された前記送信信号と、前記基準信号との位相差を検出することを特徴とする請求項１または２に記載の通信回路。
【請求項５】
前記位相検出手段は、前記送信信号と前記基準信号との位相差に応じた位相差信号を出力するギルバートセル型位相検出器を含み、
前記位相調整手段は、前記ギルバートセル型位相検出器から出力される前記位相差信号に基づいて、前記送信信号の位相を調整することを特徴とする請求項１〜４のいずれか１つに記載の通信回路。
【請求項６】
前記送信信号および前記基準信号は、アナログ信号であり、
前記位相検出手段は、
前記送信信号と前記基準信号とをディジタル信号に変換する変換部と、
前記変換部によって変換された前記送信信号と、前記変換部によって変換された前記基準信号との位相差に応じた位相差信号を出力するディジタル型位相検出器とを含み、
前記位相調整手段は、前記ディジタル型位相検出器から出力される前記位相差信号に基づいて、前記送信信号の位相を調整することを特徴とする請求項１〜４のいずれか１つに記載の通信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえば携帯電話機などの無線通信装置に搭載される通信回路、より詳細には、送信するべき送信情報を表す送信信号を出力する送信回路を内蔵する通信回路に関する。
【背景技術】
【０００２】
携帯電話機などの無線通信装置に搭載される無線通信用ＬＳＩ（Large Scale Integration）には、送信信号の送信出力を調整するために増幅器の利得、すなわちゲインを変更するゲイン可変機能が搭載されている。ゲインを変更すると、信号の位相が変化する。ゲインの変更による位相変化量が所定の範囲を超えると、送信側の無線通信装置（以下「送信側通信装置」という場合がある）から送信した信号を受信側の無線通信装置（以下「受信側通信装置」という場合がある）で受信できない場合があるので、無線通信用ＬＳＩでは、位相変化量が所定の範囲に制限されている。
【０００３】
従来の無線通信用ＬＳＩでは、位相変化量が所定の範囲内になるように、ゲインとそれに対応する位相の代表値を含むテーブルが備えられ、設定ゲインに応じてテーブルを参照して、出力される送信信号の位相を補正する方式（以下「テーブル方式」という）が採用されている（たとえば、特許文献１，２参照）。
【０００４】
【特許文献１】特開２００６−３４５４９０号公報
【特許文献２】特開２００５−２８６９９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述の無線通信用ＬＳＩでは、ゲインに対応する位相の代表値を保持し、これを用いたテーブル方式によって送信信号の位相を補正するように構成されている。したがって、プロセス（Process）ばらつき、電源電圧（Voltage）ばらつき、および温度（Temperature）ばらつき（以下「ＰＶＴばらつき」と総称する場合がある）に対して、前記位相の代表値を基準として所定の範囲内に送信信号の位相が収まるように回路を設計する必要がある。
【０００６】
また、このように回路を設計しても、位相のＰＶＴばらつきが大きい回路になると、送信信号の位相を補正しきれなくなり、歩留まりが悪化するという問題がある。また位相を所定の範囲内に収めるために別の回路構成を採用しようとすると、他の特性、たとえば動作電流などが悪くなってしまう。また、ＷＣＤＭＡ（Wideband Code Division Multiple Access）のようなデータレートの高い通信規格では、位相変化量の許容範囲が狭くなる傾向があるので、設計が困難になり、仕様を満たせなくなるという問題がある。
【０００７】
本発明は、送信信号の位相を、その変化量が一定の許容範囲内に収まるように補正可能な通信回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の通信回路は、送信するべき送信情報を表す送信信号を生成する送信信号生成手段と、前記送信信号と、予め定める基準信号との位相差を検出する位相検出手段と、前記位相検出手段によって検出される前記位相差に基づいて、前記送信信号の位相と前記基準信号の位相とが等しくなるように、前記送信信号の位相を調整する位相調整手段とを備えることを特徴とする。
【発明の効果】
【０００９】
本発明の通信回路によれば、送信信号生成手段によって送信信号が生成され、この送信信号と基準信号との位相差が位相検出手段によって検出される。この位相検出手段によって検出される位相差に基づいて、送信信号の位相と基準信号の位相とが等しくなるように、位相調整手段によって送信信号の位相が調整される。これによって、送信信号の位相を基準信号を基準とした一定の範囲内に収めることができるので、プロセスばらつき、電源電圧ばらつき、温度ばらつき、および組立ばらつきなどのばらつきがある場合であっても、送信信号の位相を、その変化量が一定の許容範囲内に収まるように補正することができる。したがって、前述のばらつきが大きい回路であっても、送信信号の位相を考慮する必要が無いので、回路設計の幅を広げることができる。また送信信号の位相を一定の範囲内に収めるために他の性能を犠牲にする必要が無いので、たとえば生産性を考慮して回路を設計することができ、歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１０】
＜前提技術＞
本発明の通信回路の一実施形態である通信用半導体集積回路を説明する前に、本発明の前提となる通信用半導体集積回路について説明する。図１は、本発明の前提技術となる通信用半導体集積回路１の構成を示すブロック図である。
【００１１】
通信用半導体集積回路１は、たとえば携帯電話機などの無線通信装置に搭載され、基地局などの受信側通信装置に信号を送信する送信回路を含む無線通信用ＬＳＩである。通信用半導体集積回路１は、テーブル記憶部１１、位相調整回路１２、Ｄ／Ａコンバータ（Digital Analog Converter；略称：ＤＡＣ）１３、ローパスフィルタ（Low Pass Filter；略称：ＬＰＦ）１４、第１可変利得増幅器（Variable Gain Amplifier；略称：ＶＧＡ）１５、局部発振器（Local Oscillator）１６、分周器１７、ローカルバッファ１８、ミキサ１９、第２可変利得増幅器２０および高出力増幅器（High Power Amplifier；略称：ＨＰＡ）２１を備えて構成される。テーブル記憶部１１、位相調整回路１２、ＤＡＣ１３、ＬＰＦ１４、第１ＶＧＡ１５、局部発振器１６、分周器１７、ローカルバッファ１８、ミキサ１９、第２ＶＧＡ２０およびＨＰＡ２１は、送信回路として機能する。
【００１２】
通信用半導体集積回路１では、前段に設けられる不図示のベースバンド信号生成回路から出力されたベースバンド（Baseband；略称：ＢＢ）信号が位相調整回路１２に入力されるとともに、不図示のゲインコントロール信号生成回路から出力されたゲインコントロール（Gain Control；略称：ＧＣ）信号がテーブル記憶部１１に入力される。ＢＢ信号は、送信するべき送信情報に基づいて生成される。
【００１３】
テーブル記憶部１１は、前記ゲインコントロール信号生成回路から与えられるＧＣ信号と、それに対応する位相調整量とが互いに対応付けられた位相テーブルを記憶する。テーブル記憶部１１は、ＧＣ信号に基づいて、そのＧＣ信号によって表されるゲインに対応する位相を表す位相情報を位相調整回路１２に与える。
【００１４】
位相調整回路１２は、前記ベースバンド信号生成回路から与えられるＢＢ信号と、テーブル記憶部１１から与えられる位相情報とに基づいて、ＢＢ信号の遅延時間を変えることで、後段の第１ＶＧＡ１５、ローカルバッファ１８、第２ＶＧＡ２０およびＨＰＡ２１における出力信号の位相を調整する。位相調整回路１２によって位相が調整された信号は、ＤＡＣ１３に入力される。
【００１５】
ＤＡＣ１３は、位相調整回路１２から与えられた信号を、ディジタル信号からアナログ信号へ変換する。ＤＡＣ１３から出力された信号は、ＬＰＦ１４に入力される。ＬＰＦ１４は、予め定める閾値よりも高い周波数信号を減衰させて遮断し、前記閾値以下の低域周波数の信号のみを通過させる。ＬＰＦ１４から出力された信号は、第１ＶＧＡ１５に入力される。
【００１６】
第１ＶＧＡ１５、第２ＶＧＡ２０およびＨＰＡ２１は、入力される信号を、変更可能な設定値に応じた利得で増幅する。具体的には、第１ＶＧＡ１５は、ＬＰＦ１４から与えられた信号の入力電圧を所望の設定値に応じた利得で増幅して出力する。第１ＶＧＡ１５から出力された信号は、ミキサ１９に入力される。第２ＶＧＡ２０およびＨＰＡ２１については後述する。
【００１７】
局部発振器１６は、予め定める発振周波数、たとえば４ＧＨｚの局部発振信号（以下「ＬＯ信号」という場合がある）を生成する。ＬＯ信号は、送信情報を搬送するための搬送波信号であり、基準信号に相当する。局部発振器１６によって生成されたＬＯ信号は、分周器１７に与えられる。分周器１７は、局部発振器１６から与えられたＬＯ信号を、予め定める分周比で分周する。ここでは、分周比を１／２とし、前記ＬＯ信号を１／２に分周する。つまり、分周器１７は、４ＧＨｚのＬＯ信号を１／２分周することによって、２ＧＨｚのＬＯ信号を生成する。分周器１７によって分周された信号は、ローカルバッファ１８に入力される。
【００１８】
ローカルバッファ１８は、分周器１７から与えられたＬＯ信号の振幅を大きくするとともに、ＬＯ信号の波形を変換する。たとえばＬＯ信号が正弦波信号である場合、正弦波信号から別の波形信号、たとえば矩形波信号に変換する。ローカルバッファ１８から出力された信号は、ミキサ１９に入力される。
【００１９】
ミキサ１９は、送信情報を表す送信信号を生成する。ミキサ１９は、第１ＶＧＡ１５から出力された信号と、ローカルバッファ１８から出力された信号とを混合、具体的には乗算して周波数変換することによって、送信信号として、高周波（Radio Frequency；略称：ＲＦ）信号を生成する。ミキサ１９によって周波数変換されて生成されたＲＦ信号は、第２ＶＧＡ２０に入力される。
【００２０】
第２ＶＧＡ２０は、ミキサ１９から与えられた信号の入力電圧を所望の設定値に応じた利得で増幅して出力する。第２ＶＧＡ２０から出力された信号は、ＨＰＡ２１に入力される。ＨＰＡ２１は、第２ＶＧＡ２０から与えられた信号を、所望の出力値になるように増幅して出力する。ＨＰＡ２１は、より詳細には、入力される信号を分配して複数の増幅素子で増幅し、各増幅素子で増幅された信号を合成して出力する。ＨＰＡ２１は、具体的には、高出力電圧増幅器であり、入力される信号を分配して、その信号の入力電圧を複数の増幅素子で増幅し、各増幅素子で電圧が増幅された信号を合成して出力する。ＨＰＡ２１から出力された信号は、不図示の送信側アンテナから、基地局などの受信側通信装置として機能する他の無線通信装置に対して送信される。
【００２１】
このように第１ＶＧＡ１５、ミキサ１９、第２ＶＧＡ２０およびＨＰＡ２１は、局部発振器１６から出力されるＬＯ信号をＢＢ信号で変調する変調回路として機能する。
【００２２】
無線通信用ＬＳＩにおける変調回路では、回路自体がノイズを発生するので、ゲインの可変レンジを広くすることに加え、良好なノイズ特性が要求される。ゲインの可変レンジを広くするためには、ゲインを変更するための増幅器を複数個設ける必要があるが、増幅器を縦に積むと、ノイズが積み重なってしまう。そこで、前提技術の通信用半導体集積回路１では、広いゲイン可変レンジと良好なノイズ特性とを実現するために、ギルバートセル型ミキサを複数個横に並べ、それを、いわゆるＲ２Ｒ回路で接続して、変調回路を構成している。
【００２３】
このような構成の変調回路では、ゲインの変更に伴って出力信号の位相が変化しやすい。ゲインの変更による位相変化量が所定の範囲を超えると、通信用半導体集積回路１が搭載される送信側通信装置から送信した信号を、基地局などの受信側通信装置で適切に受信できない場合がある。
【００２４】
そこで、前提技術の通信用半導体集積回路１では、テーブル記憶部１１に位相テーブルを記憶しておき、この位相テーブルに基づいて、位相調整回路１２でＢＢ信号の位相を調整している。
【００２５】
無線通信用ＬＳＩの出力信号の位相には、プロセスばらつき、電源電圧ばらつき、および温度ばらつきといった、ＰＶＴばらつきがあるので、無線通信用ＬＳＩでは、ＰＶＴばらつきを考慮して、出力信号の位相が、所定の許容範囲内に収まるように回路を設計する必要がある。
【００２６】
前述のように、位相テーブルに、各ゲインに対応する位相として保持されている値は、代表（Typical）値であるので、位相のＰＶＴばらつきが大きい回路では、位相テーブルを用いても、出力信号の位相を許容範囲内に補正しきれず、歩留まりが悪くなってしまう。
【００２７】
また位相を許容範囲内に抑えるために別の回路構成を採用しようとすると、他の特性が犠牲になり、歩留まりが悪くなってしまう。またＷＣＤＭＡのようなデータレートの高い通信規格では、位相変化量の許容範囲が狭くなる傾向があり、設計が困難となったりする。
【００２８】
そこで本発明の通信用半導体集積回路では、図２に示す構成を採用している。
【００２９】
＜第１の実施の形態＞
図２は、本発明の第１の実施の形態である通信用半導体集積回路３０の構成を示すブロック図である。図３は、位相検出回路３１の具体的な構成を示すブロック図である。図４は、ギルバートセル型位相検出器３５の回路構成を示す図である。
【００３０】
通信用半導体集積回路３０は、通信回路であり、より詳細には、図１に示す通信用半導体集積回路１と同様に、携帯電話機などの無線通信装置に搭載され、基地局などの受信側通信装置に送信信号を送信する送信回路を含む無線通信用ＬＳＩである。図２に示す通信用半導体集積回路３０の構成は、図１に示す通信用半導体集積回路１の構成と類似しているので、異なる部分についてのみ説明し、対応する部分には同一の参照符を付して、共通する説明を省略する。
【００３１】
通信用半導体集積回路３０は、ＤＡＣ１３、ＬＰＦ１４、第１ＶＧＡ１５、局部発振器１６、分周器１７、位相検出回路３１、位相調整回路３２、ローカルバッファ１８、ミキサ１９、第２ＶＧＡ２０、および高出力増幅手段であるＨＰＡ２１を備えて構成される。位相検出回路３１は、位相検出器３５、Ａ／Ｄコンバータ（略称：ＡＤＣ）３６およびデコーダ３７を備えて構成される。第１ＶＧＡ１５、第２ＶＧＡ２０およびＨＰＡ２１は、可変利得増幅手段に相当する。ミキサ１９は、送信信号を生成する送信信号生成手段に相当し、送信信号として、ＲＦ信号を生成する。
【００３２】
前述の図１に示す通信用半導体集積回路１では、ＤＡＣ１３の前段に、位相テーブルを記憶するテーブル記憶部１１と、位相調整回路１２とが設けられているけれども、図２に示す通信用半導体集積回路３０では、ＤＡＣ１３の前段には、テーブル記憶部１１および位相調整回路１２のいずれも設けられていない。通信用半導体集積回路３０では、第１ＶＧＡ１５の後段で、かつ分周器１７とローカルバッファ１８との間に、位相調整回路３２が設けられている。また通信用半導体集積回路３０では、分周器１７と位相調整回路３２との間に、位相検出回路３１が設けられている。位相検出回路３１は、位相検出手段に相当し、位相調整回路３２は、位相調整手段に相当する。
【００３３】
本実施の形態では、位相検出回路３１、位相調整回路３２、ローカルバッファ１８、ミキサ１９および第２ＶＧＡ２０によって、通信用半導体集積回路３０における出力信号である送信信号の位相を調整するループを形成している。このループは、送信信号の位相を調整するキャリブレーション回路として機能する。
【００３４】
本実施の形態では、ＤＡＣ１３、ＬＰＦ１４、第１ＶＧＡ１５、局部発振器１６、分周器１７、位相検出回路３１、位相調整回路３２、ローカルバッファ１８、ミキサ１９および第２ＶＧＡ２０は、半導体チップに半導体集積回路として構成され、この半導体チップの外部にＨＰＡ２１が設けられる。
【００３５】
通信用半導体集積回路３０では、前段に設けられる不図示のベースバンド信号生成回路から出力されたＢＢ信号がＤＡＣ１３に入力される。ベースバンド信号生成回路は、本実施の形態では、ＤＡＣ１３などが設けられる半導体チップとは別個の半導体チップに設けられる。ＤＡＣ１３に入力されたＢＢ信号は、図１に示す通信用半導体集積回路１と同様に、ＬＰＦ１４および第１ＶＧＡ１５を介してミキサ１９に入力される。
【００３６】
局部発振器１６は、ＬＯ信号を生成する。局部発振器１６によって生成されたＬＯ信号は、分周器１７に与えられる。分周器１７によって分周されたＬＯ信号は、位相検出回路３１および位相調整回路３２に与えられる。
【００３７】
位相検出回路３１には、分周器１７から与えられるＬＯ信号と、第２ＶＧＡ２０から出力されるＲＦ信号とが入力される。さらに述べると、位相検出回路３１を構成する位相検出器３５には、ＬＯ信号とＲＦ信号とが入力される。
【００３８】
位相検出器３５は、入力されたＬＯ信号を基準にして、ＬＯ信号の位相とＲＦ信号の位相との差、すなわちＬＯ信号とＲＦ信号との位相差を検出し、検出したＬＯ信号の位相とＲＦ信号の位相との差を表す信号（以下「位相差信号」という場合がある）を、ＤＡＣ３６に与える。
【００３９】
本実施の形態の位相検出器３５は、ギルバートセルと称される差動型回路から成る位相検出器（以下「ギルバートセル型位相検出器」という）によって構成される。以下、ギルバートセル型位相検出器を示す場合、位相検出器と同一の参照符「３５」を付す。
【００４０】
ギルバートセル型位相検出器３５は、ＭＯＳ型電界効果トランジスタ（以下「ＭＯＳＦＥＴ」という）Ｑ１，Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４および抵抗素子Ｒ１，Ｒ２を備えて構成される。抵抗素子Ｒ１の一端部および抵抗素子Ｒ２の一端部は、電源電圧に接続される。抵抗素子Ｒ１の他端部は、ＭＯＳＦＥＴＱ２１，Ｑ２３の各ドレインに接続され、抵抗素子Ｒ２の他端部は、ＭＯＳＦＥＴＱ２２，Ｑ２４の各ドレインに接続される。
【００４１】
ＬＯ信号が入力されるＬＯ信号入力端子は、ＭＯＳＦＥＴＱ２１，Ｑ２４の各ゲートに接続される。ＬＯ信号と位相が１８０度異なる信号が入力される／ＬＯ信号入力端子は、ＭＯＳＦＥＴＱ２２，Ｑ２３の各ゲートが共通に接続された共通接続線に接続される。
【００４２】
ＭＯＳＦＥＴＱ２１のソースとＭＯＳＦＥＴＱ２２のソースとは、互いに接続され、ＭＯＳＦＥＴＱ２１，Ｑ２２の各ソースの接続点は、ＭＯＳＦＥＴＱ１１のドレインに接続される。ＭＯＳＦＥＴＱ２３のソースとＭＯＳＦＥＴＱ２４のソースとは、互いに接続され、ＭＯＳＦＥＴＱ２３，Ｑ２４の各ソースの接続点は、ＭＯＳＦＥＴＱ１２のドレインに接続される。
【００４３】
ＲＦ信号が入力されるＲＦ信号入力端子は、ＭＯＳＦＥＴＱ１１のゲートに接続される。ＲＦ信号と位相が１８０度異なる信号が入力される／ＲＦ信号入力端子は、ＭＯＳＦＥＴＱ１２のゲートに接続される。
【００４４】
バイアス電圧Ｖが印加されるバイアス電圧入力端子は、ＭＯＳＦＥＴＱ１のゲートに接続される。ＭＯＳＦＥＴＱ１１のソースとＭＯＳＦＥＴＱ１２のソースとは、互いに接続され、ＭＯＳＦＥＴＱ１１，Ｑ１２の各ソースの接続点は、ＭＯＳＦＥＴＱ１のドレインに接続される。ＭＯＳＦＥＴＱ１のソースは、グランドに接続される。
【００４５】
ギルバートセル型位相検出器３５の上段に、信号レベルの大きなＬＯ信号および／ＬＯ信号を入力し、その下段にＲＦ信号および／ＲＦ信号を入力することによって、ギルバートセル型位相検出器３５は、ＤＣ（Direct Current）信号と２倍波信号とを出力する。ＤＣ信号は、ＲＦ信号とＬＯ信号との位相差に応じた位相差信号であり、ＬＯ信号とＲＦ信号との位相に関係した信号レベルを出力する。したがって、ＤＣ信号に基づいて、このＤＣ信号を所定の出力レベルに合わせるように、ＲＦ信号の位相を調整することで、出力信号であるＲＦ信号の位相を一定に保つことが可能となる。
【００４６】
ＤＡＣ３６は、位相検出器３５から与えられた位相差信号を、アナログ信号からディジタル信号へ変換する。ＡＤＣ３６から出力された位相差信号は、デコーダ３７に入力される。デコーダ３７は、ＡＤＣ３６から与えられた位相差信号を復号化する。デコーダ３７によって復号化された位相差信号は、位相調整回路３２に入力される。
【００４７】
位相調整回路３２には、分周器１７から与えられるＬＯ信号と、位相検出回路３１から与えられる位相差信号とが入力される。位相調整回路３２は、位相差信号に基づくＬＯ信号の位相とＲＦ信号の位相との差、すなわちＬＯ信号とＲＦ信号との位相差に基づいて、ＲＦ信号の位相がＬＯ信号の位相と等しくなるように、ＲＦ信号の位相を調整する。具体的には、位相調整回路３２は、ＲＦ信号の位相とＬＯ信号の位相とが等しくなるように、ＬＯ信号の位相を調整することによって、ＲＦ信号の位相を調整する。
【００４８】
たとえば、第２ＶＧＡ２０から出力されるＲＦ信号の位相が、分周器１７から出力されるＬＯ信号の位相よりも進んでいたとすると、位相検出回路３１は、プラス（＋）の電圧値を出力する。位相調整回路３２は、位相検出回路３１から出力されるプラスの電圧値を受けて、位相調整回路３２の出力ノードに付加している容量値を大きくする。したがって位相調整回路３２から出力される信号は、遅延時間が大きくなり、位相調整回路３２による位相の調整前に比べて、第２ＶＧＡ２０から出力されるＲＦ信号の位相が遅くなる。これによって、第２ＶＧＡから出力されるＲＦ信号の位相は、分周器１７から出力されるＬＯ信号の位相に近づく。位相調整回路３２によって位相が調整されたＬＯ信号は、ローカルバッファ１８を介してミキサ１９に入力される。
【００４９】
ミキサ１９では、第１ＶＧＡ１５から出力された信号と、位相調整回路３２によって位相が調整され、ローカルバッファ１８から出力された信号とを乗算して周波数変換して、送信信号であるＲＦ信号を生成する。ミキサ１９によって周波数変換された信号は、第２ＶＧＡ２０に入力される。第２ＶＧＡ２０は、ミキサ１９から与えられた信号の入力電圧を所望の設定値に応じた利得で増幅してＲＦ信号を出力する。第２ＶＧＡ２０から出力されたＲＦ信号は、ＨＰＡ２１に入力されるとともに、位相検出回路３１に入力される。
【００５０】
以上のように本実施の形態では、ミキサ１９によって、送信信号であるＲＦ信号が生成され、このＲＦ信号、具体的には第２ＶＧＡ２０で増幅されたＲＦ信号と、基準信号であるＬＯ信号との位相差が位相検出回路３１によって検出される。この位相検出回路３１によって検出される位相差に基づいて、ＲＦ信号の位相とＬＯ信号の位相とが等しくなるように、位相調整回路３２によってＲＦ信号の位相が調整される。これによって、ＲＦ信号の位相をＬＯ信号を基準とした一定の範囲内に収めることができる。
【００５１】
特に本実施の形態では、位相検出回路３１、位相調整回路３２、ローカルバッファ１８、ミキサ１９および第２ＶＧＡ２０によってループを形成し、第２ＶＧＡ２０から出力されるＲＦ信号を位相検出回路３１にフィードバックするように構成されているので、位相調整回路３２の出力信号の位相を変化させると、それに比例してＲＦ信号の位相も変化する。したがって、位相検出回路３１によって、ＲＦ信号の位相の変化を検出することができ、位相調整回路３２の出力信号の位相を調整することによって、ＲＦ信号の位相を一定に保つことが可能となる。
【００５２】
このようにして位相検出回路３１および位相調整回路３２によって、第２ＶＧＡ２０から出力されるＲＦ信号の位相を、ＬＯ信号の位相と同一にすることができる。このようにしてＬＯ信号の位相と同一の位相のＲＦ信号がＨＰＡ２１に入力される。
【００５３】
これによって、第１ＶＧＡ１５および第２ＶＧＡ２０のゲインが変更された場合でも、ＲＦ信号の位相をＬＯ信号を基準とした一定の範囲内に収めることができる。またゲインの変更を伴わない場合でも、温度変化および電源電圧の変化などによる出力信号の位相の変化に対して同様に有効である。具体的には、プロセスばらつき、電源電圧ばらつき、温度ばらつき、および組立ばらつきなどのばらつきがある場合であっても、ＲＦ信号の位相を、その変化量が一定の許容範囲内に収まるように補正することができる。
【００５４】
したがって、前述のばらつきが大きい回路であっても、ＲＦ信号の位相を考慮する必要が無いので、回路設計の幅を広げることができる。またＲＦ信号の位相を一定の範囲内に収めるために他の性能を犠牲にする必要が無いので、たとえば生産性を考慮して回路を設計することができ、歩留まりを向上させることができる。
【００５５】
また本実施の形態では、基準信号として、ジッタと呼ばれる位相ノイズの小さいＬＯ信号を使用するので、送信信号の出力位相を精度良く一定にすることが可能である。また位相検出回路３１などを、位相反転型キャリアリークキャリブレーション回路と共有することが可能であるので、回路の追加を最小限に抑え、半導体チップの面積の増大を最小限に抑えることが可能である。
【００５６】
本実施の形態の位相検出回路３１は、図３に示す構成に代えて、図５に示す他の位相検出回路３１Ａによって構成することができる。図５は、他の位相検出回路３１Ａの具体的な構成を示すブロック図である。図６は、排他的論理和（ＸＯＲ）ゲート３９を示す図である。他の位相検出回路３１Ａは、リミッタ増幅器３８、ディジタル型位相検出器３９およびデコーダ３７を備えて構成される。リミッタ増幅器３８には、分周器１７から与えられるＬＯ信号と、第２ＶＧＡ２０から出力されるＲＦ信号とが入力される。リミッタ増幅器３８は、ＬＯ信号およびＲＦ信号を増幅して所定の振幅の矩形波に変換して出力する。リミッタ増幅器３８によって矩形波に変換されたＬＯ信号およびＲＦ信号は、ディジタル型位相検出器３９に入力される。
【００５７】
本実施の形態において、位相検出回路３１Ａにおけるディジタル型位相検出器３９は、排他的論理和（ＸＯＲ）ゲートによって構成される。以下、ＸＯＲゲートを示す場合、ディジタル型位相検出器と同一の参照符「３９」を付す。ＸＯＲゲート３９は、入力された前記矩形波に変換されたＬＯ信号と、前記矩形波に変換されたＲＦ信号とのＸＯＲ演算を行い、その演算結果を出力する。ＸＯＲゲート３９によってＸＯＲ演算された結果を表す信号は、デコーダ３７に入力される。デコーダ３７は、ディジタル型位相検出器であるＸＯＲゲート３９から与えられた演算結果である位相差信号を復号化する。デコーダ３７によって復号化された位相差信号は、位相調整回路３２に入力される。
【００５８】
このように位相検出器としてディジタル型位相検出器３９を用いる、すなわち位相検出器をディジタル回路で構成することによって、位相検出回路３１Ａを簡略化することができるので、位相検出回路３１Ａの半導体チップにおける占有面積および消費電流の削減が可能となる。
【００５９】
位相検出回路３１Ａに与えられるＬＯ信号およびＲＦ信号は、アナログ信号であるので、位相検出器をディジタル回路で構成するために、ディジタル型位相検出器３９の前段には、リミッタ増幅器３８が設けられている。ディジタル型位相検出器３９に入力されるＲＦ信号およびＬＯ信号の入力レベルを、リミッタ増幅器３８で増幅して、ロジックレベルに調節することによって、ディジタル信号として扱うことが可能になる。
【００６０】
＜第２の実施の形態＞
図７は、本発明の第２の実施の形態である通信用半導体集積回路４０の構成を示すブロック図である。通信用半導体集積回路４０は、図２に示す通信用半導体集積回路３０と同様に、通信回路であり、より詳細には、携帯電話機などの無線通信装置に搭載され、基地局などの受信側通信装置に送信信号を送信する送信回路を含む無線通信用ＬＳＩである。図７に示す通信用半導体集積回路４０の構成は、図２に示す通信用半導体集積回路３０の構成と類似しているので、異なる部分についてのみ説明し、対応する部分には同一の参照符を付して、共通する説明を省略する。
【００６１】
通信用半導体集積回路４０は、ＤＡＣ１３、ＬＰＦ１４、第１ＶＧＡ１５、局部発振器１６、分周器１７、位相検出回路３１、位相調整回路３２、ローカルバッファ１８、ミキサ１９、第２ＶＧＡ２０、ＨＰＡ２１、受信信号強度検出回路（Received Signal Strength Indicator；略称：ＲＳＳＩ）４１およびカップラ４２を備えて構成される。
【００６２】
本実施の形態の通信用半導体集積回路４０は、ＨＰＡ２１から出力されるＲＦ信号を、カップラ４２を介して電磁結合によって位相検出回路３１に与えるとともに、前記ＲＦ信号をＲＳＳＩ４１に与えるように構成される。ＲＳＳＩ４１は、ＨＰＡ２１から出力され、カップラ４２を介して与えられるＲＦ信号の信号強度、換言すればＲＦ信号のパワーを検出する。
【００６３】
本実施の形態の位相検出回路３１には、分周器１７から与えられるＬＯ信号と、ＨＰＡ２１からカップラ４２を介して与えられるＲＦ信号とが入力される。したがって本実施の形態では、位相検出回路３１、位相調整回路３２、ローカルバッファ１８、ミキサ１９、第２ＶＧＡ２０およびＨＰＡ２１によって、通信用半導体集積回路４０における出力信号の位相を調整するループを形成している。位相検出回路３１は、ＲＦ信号とＬＯ信号との位相差として、ＨＰＡ２１によって増幅されたＲＦ信号と、ＬＯ信号との位相差を検出する。
【００６４】
以上のように本実施の形態では、位相検出回路３１は、ＨＰＡ２１から出力されるＲＦ信号をカップラ４２を介して取込み、ＨＰＡ２１で増幅されたＲＦ信号とＬＯ信号との位相差を検出する。
【００６５】
通信用半導体集積回路４０がトランシーバＬＳＩ、すなわち無線通信用ＬＳＩである場合、送信系の最終段に、高出力電力増幅器であるＨＰＡ２１が装備される。このＨＰＡ２１も、ばらつきを持っており、温度変化などで、ＨＰＡ２１を通過可能なＲＦ信号の位相である通過位相が変化すると、ＲＦ信号の位相が、時間軸上で変化することになる。したがって、ＨＰＡ２１にも位相変化量の割り当てとマージンとを持たせておく必要があるが、これは、トランシーバＬＳＩ全体としての位相変化量の許容範囲を減少させることになるので、仕様が厳しくなるという問題がある。
【００６６】
本実施の形態では、ＨＰＡ２１の出力信号を位相検出回路３１に入力する構成にしているので、ＨＰＡ２１を含む送信系全体での出力信号の位相の補正が可能となる。したがって、位相変化量の仕様を緩和するとともに、出力信号の位相精度を向上させることができる。
【００６７】
また本実施の形態のように、ＤＡＣ１３などが設けられる半導体チップの外部にＨＰＡ２１が設けられる場合に、半導体チップ外の信号である外部信号、具体的にはＨＰＡ２１の出力信号を半導体チップ内に入力することによって、半導体チップ内の信号だけではなく、外部信号に対しても出力信号の位相を一定にすることが可能となる。
【００６８】
＜第３の実施の形態＞
図８は、本発明の第３の実施の形態である通信用半導体集積回路４５の構成を示すブロック図である。通信用半導体集積回路４５は、図７に示す通信用半導体集積回路４０と同様に、通信回路であり、より詳細には、携帯電話機などの無線通信装置に搭載され、基地局などの受信側通信装置に送信信号を送信する送信回路を含む無線通信用ＬＳＩである。図８に示す通信用半導体集積回路４５の構成は、図７に示す通信用半導体集積回路４０の構成と類似しているので、異なる部分についてのみ説明し、対応する部分には同一の参照符を付して、共通する説明を省略する。
【００６９】
通信用半導体集積回路４５は、ＤＡＣ１３、ＬＰＦ１４、第１ＶＧＡ１５、局部発振器１６、分周器１７、位相検出回路３１、イコライザ４６、ローカルバッファ１８、ミキサ１９、第２ＶＧＡ２０、ＨＰＡ２１、ＲＳＳＩ４１およびカップラ４２を備えて構成される。
【００７０】
通信用半導体集積回路４５では、図７に示す通信用半導体集積回路４０の位相調整回路３２に代えて、イコライザ４６を備えて構成される。イコライザ４６は、ローカルバッファ１８と並列に接続されている。位相検出回路３１から出力される位相差信号は、イコライザ４６に入力される。またイコライザ４６には、分周器１７から出力されるＬＯ信号が入力される。
【００７１】
イコライザ４６は、位相調整手段に相当し、位相検出回路３１から与えられる位相差信号に基づくＬＯ信号の位相とＲＦ信号の位相との差、すなわちＬＯ信号とＲＦ信号との位相差に基づいて、ＲＦ信号の位相がＬＯ信号の位相と等しくなるように、ＲＦ信号の位相を調整する。具体的には、イコライザ４６は、ＲＦ信号の位相とＬＯ信号の位相とが等しくなるように、ローカルバッファ１８から与えられるＬＯ信号の位相を調整して、ローカルバッファ１８にフィードバックすることによって、ＲＦ信号の位相を調整する。
【００７２】
さらに具体的に述べると、イコライザ４６は、周波数特性を調整する機能を有しており、周波数特性を調整することによってＬＯ信号の遅延時間を変更することが可能である。したがってイコライザ４６は、図７に示す通信用半導体集積回路４０の位相調整回路３２と同様にして、ＬＯ信号の位相を調整することが可能である。イコライザ４６によって位相が調整されたＬＯ信号は、ローカルバッファ１８を介して、ミキサ１９に入力される。
【００７３】
以上のように本実施の形態では、図７に示す通信用半導体集積回路４０の位相調整回路３２に代えて、イコライザ４６が設けられ、イコライザ４６によってＲＦ信号の位相が調整される。このようにイコライザ４６を用いても、位相調整回路３２を用いた第１および第２の実施の形態と同様に、ＲＦ信号の位相をＬＯ信号を基準とした一定の範囲内に収めることができる。したがって、第１および第２の実施の形態と同様に、第１ＶＧＡ１５、第２ＶＧＡ２０またはＨＰＡ２１のゲインが変更された場合でも、またプロセスばらつきなどのばらつきがある場合でも、ＲＦ信号の位相を、その変化量が一定の許容範囲内に収まるように補正することができるので、回路設計の幅をひろげることができ、また歩留まりを向上させることができる。
【００７４】
前述の第２および第３の実施の形態では、図３に示す位相検出回路３１が用いられるが、図３に示す位相検出回路３１に代えて、図５に示す他の位相検出回路３１Ａが用いられてもよい。この場合、他の位相検出回路３１Ａには、ＲＦ信号として、ＨＰＡ２１の出力信号が入力される。ＨＰＡ２１の出力レベルは、２０ｄＢｍ〜３０ｄＢｍ、すなわち１００ｍＷ〜１Ｗと大きいので、他の位相検出回路３１Ａに入るＲＦ信号の入力レベルを、カップラ４２、減衰器などで信号レベルを低下させて、ロジックレベルに調節することが必要である。これによって、ディジタル信号として扱うことが可能になる。
【００７５】
第２および第３の実施の形態においても他の位相検出回路３１Ａを用い、位相検出器をディジタル回路で構成することによって、位相検出回路を簡略化することができるので、位相検出回路のチップにおける占有面積および消費電流の削減が可能となる。
【図面の簡単な説明】
【００７６】
【図１】本発明の前提技術となる通信用半導体集積回路１の構成を示すブロック図である。
【図２】本発明の第１の実施の形態である通信用半導体集積回路３０の構成を示すブロック図である。
【図３】位相検出回路３１の具体的な構成を示すブロック図である。
【図４】ギルバートセル型位相検出器３５の回路構成を示す図である。
【図５】他の位相検出回路３１Ａの具体的な構成を示すブロック図である。
【図６】排他的論理和（ＸＯＲ）ゲート３９を示す図である。
【図７】本発明の第２の実施の形態である通信用半導体集積回路４０の構成を示すブロック図である。
【図８】本発明の第３の実施の形態である通信用半導体集積回路４５の構成を示すブロック図である。
【符号の説明】
【００７７】
１，３０，４０，４５  通信用半導体集積回路、１１  テーブル記憶部、１２，３２  位相調整回路、１３  ＤＡＣ、１４  ＬＰＦ、１５  第１可変利得増幅器、１６  局部発振器、１７  分周器、１８  ローカルバッファ、１９  ミキサ、２０  第２可変利得増幅器、２１  高出力増幅器、３１，３１Ａ  位相検出回路、３５  位相検出器、３６  ＡＤＣ、３７  デコーダ、３８  リミッタ増幅器、３９  ディジタル型位相検出器、４１  ＲＳＳＩ、４２  カップラ、４６  イコライザ。
【図１】
2010004112.tif 000003
【図２】
2010004112.tif 000004
【図３】
2010004112.tif 000005
【図４】
2010004112.tif 000006
【図５】
2010004112.tif 000007
【図６】
2010004112.tif 000008
【図７】
2010004112.tif 000009
【図８】
2010004112.tif 000010