(57)【要約】【課題】ホールド動作時に出力電圧の経時的ドリフトを抑制することができるホールド回路を提供する。【解決方法】ホールド回路１００は、入力端子１０６と、出力端子１１４と、スイッチング用ＭＯＳトランジスタ１０８と、ホールドコンデンサ１１２とバッファアンプ１０９を備えている。ホールドコンデンサ１１２は、入力端子から流れ込む電荷を蓄える。スイッチング用ＭＯＳトランジスタ１０８は、入力端子とホールドコンデンサ１１２の間の導通と遮断を切り替える。バッファアンプ１０９は、ホールドコンデンサと出力端子の間に介在している。バッファアンプ１０９は、非反転入力端がホールドコンデンサ１１２に接続されているとともに反転入力端が出力端に接続されているチョッパアンプ１１０で構成されている。チョッパアンプ１１０の出力端がスイッチング用ＭＯＳトランジスタ１０８のバックゲートに接続されている。【選択図】図１
2010262709.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子を有するホールド回路であって、
一端が定電圧端子に接続されているホールドコンデンサと、
入力端子とホールドコンデンサの他端との間の導通と遮断を切り替えるスイッチング用ＭＯＳトランジスタと、
ホールドコンデンサの他端と出力端子の間に設けられており、ホールドコンデンサ他端の電圧を低インピーダンスで出力するバッファアンプと、を備えており、
バッファアンプが、非反転入力端がホールドコンデンサの他端に接続されているとともに反転入力端が出力端に接続されているチョッパアンプで構成されており、そのチョッパアンプの出力端がホールド回路の出力端子に接続されているとともに、スイッチング用ＭＯＳトランジスタのバックゲートに接続されていることを特徴とするホールド回路。
【請求項２】
チョッパアンプは、
２つの入力端の夫々に入力側ＭＯＳトランジスタが接続されているオペアンプと、
チョッパアンプの２つの入力端と、２つの前記入力側ＭＯＳトランジスタのゲートとの間の結線を周期的に交互に切り替えるクロススイッチと、を備えており、
クロススイッチは複数のクロススイッチ用ＭＯＳトランジスタで構成されているとともに、前記複数のクロススイッチ用ＭＯＳトランジスタのバックゲートがオペアンプの出力端と接続されていることを特徴とする請求項１に記載のホールド回路。
【請求項３】
チョッパ制御クロック信号のデューティ比を調整するデューティ比調整回路を備えていることを特徴とする請求項１又は２に記載のホールド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホールド回路に関する。特に、ホールド動作時に出力電圧の経時的ドリフトを抑制するホールド回路に関する。
【背景技術】
【０００２】
特定のタイミングで入力信号の電圧を保持して出力するホールド回路が知られている。代表的なホールド回路として、入力信号のピーク電圧を保持するピークホールド回路、入力信号のボトム電圧を保持するボトムホールド回路、サンプル／ホールド信号に基づいて入力信号を保持するサンプルホールド回路がある。以下では、ホールド回路に入力される入力信号を入力電圧と称し、ホールド回路が出力する出力信号を出力電圧と称する場合がある。また、ホールド回路が特定のタイミングの入力電圧を保持して出力することをホールド動作と称する。
【０００３】
ホールド回路は、ホールドコンデンサと、入力端子とホールドコンデンサの間の導通と遮断を切り替えるスイッチング用ＭＯＳトランジスタと、ホールドコンデンサと出力端子の間に設けられているバッファアンプを有する。ＭＯＳトランジスタが２点間を導通することを「ＭＯＳトランジスタがＯＮする」と称し、２点間を遮断することを「ＭＯＳトランジスタがＯＦＦする」と称する。バッファアンプは、ホールドコンデンサの電圧を低インピーダンスで出力する。バッファアンプは、インピーダンス変換回路或いはボルテージフォロワと呼ばれることがある。
【０００４】
ＭＯＳトランジスタは、ＯＦＦ時でも主電極（ソースとドレイン）を通じてわずかに電流が流れることが知られている。ＯＦＦ時に流れる電流はリーク電流と呼ばれている。スイッチング用ＭＯＳトランジスタに生じるリーク電流によってホールドコンデンサにチャージされている電荷量が変動するので、ホールド動作時の出力電圧がドリフトしてしまう。
【０００５】
リーク電流に起因するホールド動作時の出力電圧のドリフトを低減する技術が例えば特許文献１に開示されている。図７に、特許文献１の図３に開示されたサンプルホールド回路の等価回路を示す。ホールド回路７００は、ホールドコンデンサ７１２とスイッチング用ＭＯＳトランジスタ７０８とバッファアンプ７０９を備える。ホールドコンデンサ７１２は、入力端子７０６に供給される入力信号に応じて電荷を蓄える。スイッチング用ＭＯＳトランジスタ７０８は、Ｓ／Ｈ端子（サンプル／ホールド端子）７０４に入力されるサンプル／ホールド信号に応じて、入力端子７０６とホールドコンデンサ７１２の間の導通（ＯＮ）と遮断（ＯＦＦ）を切り替える。ホールドコンデンサ７１２の電圧は、バッファアンプ７０９を介して出力端子７１４から出力される。バッファアンプ７０９は、反転入力端７１０ａと出力端７１０ｃを結線したオペアンプ７１０で構成されている。オペアンプ７１０の非反転入力端７１０ｂがバッファアンプ７０９の入力端に相当し、オペアンプ７１０の出力端７１０ｃがバッファアンプ７０９の出力端に相当する。
【０００６】
図７の符号７２０は、スイッチング用ＭＯＳトランジスタ７０８の寄生ダイオードを示している。寄生ダイオードは、意図的に挿入されているものではなく、ＭＯＳトランジスタの構造から不可避的に発生してしまう。この寄生ダイオードによってリーク電流が流れてしまう。図７では、バックゲートＢＧからドレインＤへ流れるリーク電流を符号ＩＬで示している。
【０００７】
特許文献１の技術は、スイッチング用ＭＯＳトランジスタ７０８のバックゲートＢＧをオペアンプ７１０（バッファアンプ７０９）の出力端７１０ｃに結線する。また、スイッチング用ＭＯＳトランジスタ７０８がＯＦＦの時にスイッチング用ＭＯＳトランジスタ７０８のソースＳとオペアンプ７１０（バッファアンプ７０９）の出力端７１０ｃを導通させるスイッチ素子７２４を備えている。スイッチ素子７２４は、スイッチング用ＭＯＳトランジスタ７０８がＯＮの時にはソースＳと出力端７１０ｃの間を遮断する。スイッチ素子７２４がＯＮのとき、スイッチング用ＭＯＳトランジスタ７０８のソースＳ、ドレインＤ、及びバックゲートＢＧがほぼ同じ電位となる。そのように構成することによって、スイッチング用ＭＯＳトランジスタ７０８の２つの主電極電極間（ソース／ドレイン間）、及び、バックゲート／ドレイン間の電位差を小さくし、ドレインを通じて流れるリーク電流を抑制する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−２１３６８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ホールドコンデンサの電圧を出力するためのバッファアンプは、その特性上、その入力端と出力端の間に電位差を生じることがある。バッファアンプの入力端と出力端の間に生じる電位差をオフセット電圧と称する。図７において、符号Ｖｏｓがバッファアンプ７０９のオフセット電圧（即ちオペアンプ７１０のオフセット電圧）を示している。図７に示すホールド回路７００では、オフセット電圧Ｖｏｓがスイッチング用ＭＯＳトランジスタ７０８のバックゲートＢＧに印加される。すなわち、スイッチング用ＭＯＳトランジスタのドレインＤとバックゲートＢＧの間にＶｏｓの電位差が生じる。オフセット電圧Ｖｏｓによってホールドコンデンサ７１２に電荷がチャージされるとともにバッファアンプ７０９の入力端７１０ｂの電圧が上昇する。そうするとバッファアンプ７０９の出力端７１０ｃの電圧も上昇し、ホールドコンデンサ７１２にチャージされる電荷量がさらに増加する。こうしてホールド動作時であってもバッファアンプ７０９の出力端７１０ｃの電圧、即ちホールド回路７００の出力電圧がドリフトしていく。別言すれば、バッファアンプ７０９に、オフセット電圧Ｖｏｓの正帰還ループが構成されてしまい、ホールド回路の出力電圧が経時的にドリフトする。
【００１０】
ホールド回路７００における信号のタイミングチャートを図８に示す。図８（Ａ）は、サンプル／ホールド信号のタイミングチャートを示し、図８（Ｂ）は、出力電圧のタイミングチャートを示す。図８に示すとおり、サンプル／ホールド信号が「ホールド」を示す期間において、出力電圧Ｖｏｕｔは一定値を維持せずに徐々にドリフトする。
【００１１】
本発明は、上記の課題を解決する。すなわち本発明は、ホールド動作時に出力電圧の経時的ドリフトを抑制することができるホールド回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は入力端子と出力端子を備えるホールド回路に具現化される。そのホールド回路は、ホールドコンデンサ、スイッチング用ＭＯＳトランジスタ、及び、バッファアンプを備える。ホールドコンデンサの一端は定電圧端子に接続されている。定電圧は、サンプルホールド回路又はピークホールド回路の場合にはグランド電圧でよく、ボトムホールド回路の場合は電源電圧でよい。入力端子とホールドコンデンサ他端の間にスイッチング用ＭＯＳトランジスタが介在している。スイッチング用ＭＯＳトランジスタは、入力端子とホールドコンデンサ他端の間の導通（ＯＮ）と遮断（ＯＦＦ）を切り替える。ピークホールド回路あるいはボトムホールド回路の場合、スイッチング用ＭＯＳトランジスタは、入力端子の電圧と出力端子の電圧の大小関係に応じてＯＮとＯＦＦを切り替える。具体的には、ピークホールド回路或いはボトムホールド回路の場合、スイッチング用ＭＯＳトランジスタの２つの主電極（ソースとドレイン）がそれぞれ入力端子とホールドコンデンサ他端に接続しており、入力端子と出力端子の間の電圧を比較するコンパレータの出力がゲートに接続している。サンプルホールド回路の場合、スイッチング用ＭＯＳトランジスタは、外部から与えられるサンプルホールド信号に基づいてＯＮとＯＦＦを切り替える。具体的には、サンプルホールド回路の場合、スイッチング用ＭＯＳトランジスタの２つの主電極（ソースとドレイン）がそれぞれ入力端子とホールドコンデンサ他端に接続しており、サンプルホールド信号端子がゲートに接続している。バッファアンプは、ホールドコンデンサと出力端子の間に介在しており、ホールドコンデンサ他端の電圧と同じ電圧を低インピーダンスで出力する。
【００１３】
本発明のホールド回路では、バッファアンプがチョッパアンプで構成されている。ここで、チョッパアンプの非反転入力端がホールドコンデンサに接続しているとともに反転入力端がチョッパアンプの出力端に接続している。さらに、チョッパアンプの出力端がスイッチング用ＭＯＳトランジスタのバックゲートに接続している。このホールド回路では、チョッパアンプの非反転入力端がバッファアップの入力端に相当し、チョッパアンプの出力端がバッファアンプの出力端（即ちホールド回路の出力端子）に相当する。
【００１４】
本発明のホールド回路の効果を説明する。ＭＯＳトランジスタの寄生ダイオードは、高温時には逆方向にも電流が流れ得る。即ち、寄生ダイオードは、高温時には非線形な特性の抵抗として振る舞う。本発明のホールド回路は、スイッチング用ＭＯＳトランジスタの寄生ダイオードが高温時に抵抗として振る舞うことを利用する。チョッパアンプでは、非反転入力端と出力端の間に生じるオフセット電圧の向き（正負）がチョッパ制御クロック信号に応じて反転する。本発明のホールド回路では、オフセット電圧が正のときにはスイッチング用ＭＯＳトランジスタのバックゲートＢＧの電位がドレインＤの電位よりも高くなり、オフセット電圧が負のときにはその逆となる。即ち、オフセット電圧が正のときにはスイッチング用ＭＯＳトランジスタのバックゲートＢＧからドレインＤへリーク電流が流れ、オフセット電圧が負のときにはその逆にリーク電流が流れる。その結果、ホールド動作時にホールドコンデンサにチャージされる電荷量はほぼ一定に維持され、経時的なドリフトが抑制される。
【００１５】
代表的なチョッパアンプは、クロススイッチとオペアンプで構成されている。オペアンプでは、２つの入力端（非反転入力端と反転入力端）の夫々にオペアンプ入力側ＭＯＳトランジスタが接続されている。クロススイッチは、チョッパアンプの２つの入力端（非反転入力端と反転入力端）と、２つのオペアンプ入力側ＭＯＳトランジスタのゲートとの間の結線を周期的に交互に切り替える。この場合、さらに下記の技術特徴を有するチョッパアンプが本発明のホールド回路に好適である。即ち、クロススイッチは複数のクロススイッチ用ＭＯＳトランジスタで構成されている。そして、各々のクロススイッチ用ＭＯＳトランジスタのバックゲートがオペアンプの出力端に接続している。
【００１６】
上記の技術的特徴を有するチョッパアンプは、クロススイッチ用ＭＯＳトランジスタのバックゲートとドレイン間でも、チョッパ制御クロック信号に応じてリーク電流が双方向に流れる。従ってそのような構成のホールド回路は、チョッパアンプ内部におけるリーク電流による出力電圧のドリフトを抑制することができる。
【００１７】
ホールド回路のスイッチング用ＭＯＳトランジスタ、あるいは、クロススイッチ用ＭＯＳトランジスタにおいて、バックゲートからドレインへ流れるリーク電流とドレインからバックゲートへ流れるリーク電流の大きさが異なる場合がある。そのような場合に対応できるように、本発明のホールド回路は、チョッパ制御クロック信号のデューティ比を調整するデューティ比調整回路を備えていることが好ましい。デューティ比を調整することによって、流れる向きに依存したリーク電流の偏りを相殺することができ、ホールド動作時の出力電圧のドリフトを一層効果的に抑制することができる。
【発明の効果】
【００１８】
本発明のホールド回路によれば、ホールド動作時に出力電圧の経時的ドリフトを抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】第１実施例のホールド回路の回路図を示す。
【図２】各信号のタイミングチャートの一例を示す。
【図３】チョッパアンプの回路図を示す。
【図４】チョッパアンプ内のオペアンプの回路図を示す。
【図５】デューティ比を調整したときの各信号のタイミングチャートの一例を示す。
【図６】第２実施例のホールド回路の回路図を示す。
【図７】従来のホールド回路の回路図を示す。
【図８】従来のホールド回路における出力電圧のタイミングチャートの一例を示す。
【発明を実施するための形態】
【００２０】
以下に説明する実施例の主要な特徴のいくつかを列挙する。
（特徴１）入力端子とホールドコンデンサとの間の導通と遮断を切り替えるスイッチング用ＭＯＳトランジスタは、ｎＭＯＳトランジスタである。ｎＭＯＳトランジスタは、ゲートに印加される電圧がＨＩＧＨのときに２つの主電極間を導通し、ＬＯＷのときに２つの主電極間を遮断する。そのｎＭＯＳトランジスタの主電極の一方（ソース又はドレイン）がホールド回路の入力端子に接続しており、他方がホールドコンデンサの他端に接続している。ホールド回路がサンプルホールドの場合、ｎＭＯＳトランジスタのゲートには、サンプル／ホールド信号が入力される。ピークホールド回路あるいはボトムホールド回路の場合、ｎＭＯＳトランジスタのゲートには、入力電圧と出力電圧を比較するコンパレータの出力端が接続する。
【実施例１】
【００２１】
図１に、本実施例のホールド回路の回路図を示す。本実施例のホールド回路は、サンプルホールド信号に応じて入力電圧を保持するサンプルホールド回路１００である。図１において、「Ｓ」、「Ｄ」、「Ｇ」、及び「ＢＧ」の文字は夫々、ＭＯＳトランジスタのソース、ドレイン、ゲート、及びバックゲートを示す。なお、ＭＯＳトランジスタでは、ソースとドレインに相違はない。従って、「ソース」という言葉と「ドレイン」という言葉を入れ替えても、以下の説明は成立する。「ＳＣ」はチョッパアンプ１１０に供給されるチョッパ制御クロック信号を示す。「Ｓ／Ｈ」は、サンプルホールド回路１００に供給されるサンプル／ホールド信号を示す。「Ｖｉｎ」と「Ｖｏｕｔ」は夫々、入力電圧と出力電圧を示す。「Ｖｏｓ」は、バッファアンプ１０９の入力端と出力端の間で発生するオフセット電圧を示す。オフセット電圧Ｖｏｓは、チョッパアンプ１１０の非反転入力端１１０ｂと出力端１１０ｃの間で発生するオフセット電圧に相当する。図１の「ＧＮＤ」はグランド端子を示す。
【００２２】
サンプルホールド回路１００は、スイッチング用ＭＯＳトランジスタ１０８、ホールドコンデンサ１１２、及び、バッファアンプ１０９を備えている。
【００２３】
スイッチング用ＭＯＳトランジスタ１０８は、ゲート電圧がＨＩＧＨのときにソース／ドレイン間を導通し、ゲート電圧がＬＯＷのときにソース／ドレイン間を遮断するｎＭＯＳトランジスタである。以下では、ソース／ドレイン間を導通するときを「ＭＯＳトランジスタがＯＮである」と称し、ソース／ドレイン間を遮断するときを「ＭＯＳトランジスタがＯＦＦである」と称する場合がある。以下では、スイッチング用ＭＯＳトランジスタ１０８を簡単に「ＭＯＳ１０８」と記す。
【００２４】
ＭＯＳ１０８のソースＳはサンプルホールド回路１００の入力端子１０６に接続している。ＭＯＳ１０８のドレインＤはホールドコンデンサ１１２の一端Ｐに接続している。ホールドコンデンサ１１２の他端はグランド端子（ＧＮＤ）に接続している。ホールドコンデンサ１１２の他端は定電圧端子に接続していればよい。ＭＯＳ１０８のゲートＧは、サンプル／ホールド信号が入力されるＳ／Ｈ端子１０４に接続している。ＭＯＳ１０８のバックゲートＢＧは、後述するチョッパアンプ１１０の出力端１１０ｃに接続している。
【００２５】
符号１２０はＭＯＳ１０８のソースＳとバックゲートＢＧの間の寄生ダイオードを示しており、符号１２２はＭＯＳ１０８のドレインＤとバックゲートＢＧの間の寄生ダイオードを示している。寄生ダイオード１２０、１２２は、設計上意図的に挿入される素子ではなく、ＭＯＳトランジスタの構造に由来して形成されてしまう素子である。寄生ダイオード１２０、１２２は、概ね１００℃以下では逆方向に電流を通すことはないが、１００℃を超え、特に１５０℃以上になると、非線形特性を有する抵抗として振る舞い、双方向に電流が流れることが知られている。
【００２６】
ＭＯＳ１０８のドレインＤはホールドコンデンサ１１２の一端Ｐに接続している。ホールドコンデンサ１１２の一端Ｐはまた、チョッパアンプ１１０の非反転入力端１１０ｂに接続している。チョッパアンプ１１０の出力端１１０ｃは、反転入力端１１０ａに接続している。出力端１１０ｃと反転入力端１１０ａが接続しているチョッパアンプ１１０は、非反転入力端１１０ｂと出力端１１０ｃの間で利得が「１」のバッファアンプ１０９を構成する。バッファアンプ１０９は、ホールドコンデンサ１１２の一端Ｐにおける電圧と同じ大きさの電圧を低インピーダンスで出力する。なお、バッファアンプ１０９はインピーダンス変換回路、或いはボルテージフォロワと呼ばれることがある。
【００２７】
チョッパアンプ１１０の出力端１１０ｃは、バッファアンプ１０９の出力端に相当するとともに、サンプルホールド回路１００の出力端子１１４に相当する。
【００２８】
サンプルホールド回路１００の動作を概説する。サンプル／ホールド信号がＨＩＧＨのとき、サンプルホールド回路１００の出力電圧は、入力電圧の変化に追従する。サンプルホールド回路１００は、サンプル／ホールド信号がＬＯＷのとき、サンプル／ホールド信号のＨＩＧＨ／ＬＯＷ切り換わりタイミングにおける入力電圧を維持して出力する。
【００２９】
チョッパアンプ１１０の動作を概説する。チョッパアンプ自体は良く知られているので、その動作についての詳細な説明は割愛する。なお、後に、チョッパアンプの具体的構成の一例を説明する。チョッパアンプ１１０には、Ｓ／Ｈ端子１０２を介してチョッパ制御クロック信号が入力される。チョッパアンプ１１０の非反転入力端１１０ｂに電圧Ｖ０が印加されると、出力端１１０ｃからＶ０±Ｖｏｓの電圧が出力される。ここで、電圧Ｖｏｓは、チョッパアンプ１１０の非反転入力端１１０ｂと出力端１１０ｃの間に生じるオフセット電圧である。オフセット電圧Ｖｏｓは、チョッパアンプ１１０の内部構造に由来して非反転入力端と出力端の間に生ずる電位差である。オフセット電圧は、個々の製品によってばらつく。なお、オフセット電圧は、チョッパアンプに限らず、ほぼ全てのアンプで発生する。
【００３０】
チョッパアンプの特徴は、チョッパ制御クロックのＨＩＧＨ／ＬＯＷ切替に応答してオフセット電圧Ｖｏｓの正負が反転することにある。図２に、各信号のタイミングチャートの一例を示す。図２（Ａ）は、サンプル／ホールド信号のタイミングチャートを示し、図２（Ｂ）は、チョッパ制御クロック信号ＳＣのタイミングチャートを示す。図２（Ｃ）は、オフセット電圧Ｖｏｓの経時変化を示す。図２（Ｄ）は、出力電圧Ｖｏｕｔの経時変化を示す。
【００３１】
図２（Ｂ）、（Ｃ）に示されているように、オフセット電圧Ｖｏｓは、チョッパクロック信号に応答して正負が反転する。オフセット電圧Ｖｏｓが正のとき、チョッパアンプ１１０の出力端１１０ｃの電位（即ちＭＯＳ１０８のバックゲート電位）は、非反転入力端１１０ｂの電位（即ちＭＯＳ１０８のドレイン電位）よりも高くなる。その結果、寄生ダイオード１２２を通ってバックゲートＢＧからドレインＤへ電流が流れる。この場合、ホールドコンデンサ１１２にリーク電流が流れ込むので出力電圧Ｖｏｕｔが増加する。
【００３２】
他方、オフセット電圧Ｖｏｓが負に反転すると、チョッパアンプ１１０の出力端１１０ｃの電位（即ちＭＯＳ１０８のバックゲート電位）が、非反転入力端１１０ｂの電位（即ちＭＯＳ１０８のドレイン電位）よりも低くなる。ここで、前述したように、ＭＯＳ１０８の寄生ダイオード１２０、１２２は、高温になると抵抗として振る舞う。従って高温時は寄生ダイオード１２２の経路を通ってドレインＤからバックゲートＢＧへ電流が流れる。その結果、ホールドコンデンサ１１２の電荷がバックゲートＢＧへと放出されて出力電圧Ｖｏｕｔが減少する。ホールド期間中、チョッパ制御クロック信号に応答してホールドコンデンサ１１２の電荷は増減を繰り返すので、出力電圧も増減を繰り返し、一方向に増加（或いは減少）するドリフトが抑制される（図２（Ｄ））。
【００３３】
上記の通り、サンプルホールド回路１００は、高温（概ね１００℃以上）で動作することを前提として、ホールド動作時の出力電圧の経時的ドリフトを抑制することができる。即ちサンプルホールド回路１００は、高温環境下で出力電圧の経時的ドリフトを抑制するホールド回路である。
【００３４】
次に、チョッパアンプ１１０の構成について説明する。図３に、チョッパアンプ１１０の回路図を示す。チョッパアンプ１１０は、クロススイッチ３２２、及びオペアンプ３２４を備える。オペアンプ３２４は、一対のオペアンプ入力側ＭＯＳトランジスタ３１６、３１８と、増幅回路３２０から構成されている。以下では、簡単のため、オペアンプ入力側ＭＯＳトランジスタ３１６、３１８を単に入力側ＭＯＳと称する。入力側ＭＯＳ３１６、３１８は、ゲート電圧がＨＩＧＨのときにソース／ドレイン間が導通するｎＭＯＳトランジスタである。なお、図示を省略しているが、入力側ＭＯＳ３１６、３１８のバックゲートは、接地している。増幅回路３２０の回路は、後に図４を参照して説明する。符号３２４ａは、オペアンプ３２４の反転入力端を示しており、符号３２４ｂはオペアンプ３２４の非反転入力端を示している。オペアンプ３２４の２つの入力端は、それぞれ入力側ＭＯＳ３１６と３１８のゲートに接続している。符号１１０ｃは、チョッパアンプ１１０の出力端を示している。チョッパアンプ１１０の出力端１１０ｃは、オペアンプ３２４の出力端にも相当する。
【００３５】
クロススイッチ３２２は、４個のクロススイッチ用ｎＭＯＳトランジスタ３０８、３１０、３１２、及び３１４で構成されている。クロススイッチ３２２は、チョッパアンプの２つの入力端（反転入力端１１０ａと非反転入力端１１０ｂ）の夫々を、オペアンプ３２４の２つの入力端３２４ａ、３２４ｂ（即ち一対の入力側ＭＯＳ３１６、３１８の各ゲート）に接続している。クロススイッチ３２２は、チョッパ制御クロック信号ＳＣのＨＩＧＨ／ＬＯＷ反転に応答して、チョッパアンプの２つの入力端と入力側ＭＯＳ３１６、３１８の間の接続関係を交互に切り替える。なお、以下では、「クロススイッチ用ｎＭＯＳトランジスタ３０８」を単に「ｎＭＯＳトランジスタ３０８」と称する。他のクロススイッチ用ｎＭＯＳトランジスタ３１０、３１２、及び３１４についても、「クロススイッチ用」との表現を省略して単にｎＭＯＳトランジスタ３１０、３１２、及び、３１４と称する。
【００３６】
クロススイッチ３２２の回路を具体的に説明する。反転入力端１１０ａに、２つのｎＭＯＳトランジスタ３０８、３１０が並列に接続している。反転入力端１１０ａは、２つのｎＭＯＳトランジスタ３０８、３１０のソースに接続している。ｎＭＯＳトランジスタ３０８のドレインは、一方の入力側ＭＯＳ３１８のゲート（オペアンプ３２４の一方の入力端３２４ｂ）に接続している。ｎＭＯＳトランジスタ３１０のドレインは、他方の入力側ＭＯＳ３１６のゲート（オペアンプ３２４の他方の入力端３２４ａ）に接続している。ｎＭＯＳトランジスタ３０８、３１０のバックゲートは、増幅回路３２０の出力端、即ち、チョッパアンプ１１０の出力端１１０ｃに接続している。ｎＭＯＳトランジスタ３０８のゲートには、チョッパ制御クロック信号が入力される。ｎＭＯＳトランジスタ３１０のゲートには、インバータ３０６を介してチョッパ制御クロック信号が入力される。なお、図３の符号３０４は、チョッパ制御クロック信号のデューティ比を変更するデューティ比調整回路を示している。デューティ比調整回路３０４については後述する。
【００３７】
非反転入力端１１０ｂには、２つのｎＭＯＳトランジスタ３１２、３１４が並列に接続している。非反転入力端１１０ｂは、２つのｎＭＯＳトランジスタ３１２、３１４のソースに接続している。ｎＭＯＳトランジスタ３１２のドレインは、一方の入力側ＭＯＳ３１６のゲート（オペアンプ３２４の一方の入力端３２４ａ）に接続している。ｎＭＯＳトランジスタ３１４のドレインは、他方の入力側ＭＯＳ３１８のゲート（オペアンプ３２４の他方の入力端３２４ｂ）に接続している。ｎＭＯＳトランジスタ３１２、３１４のバックゲートは増幅回路３２０の出力端、即ち、チョッパアンプ１１０の出力端１１０ｃに接続している。ｎＭＯＳトランジスタ３１２のゲートには、チョッパ制御クロック信号が入力される。ｎＭＯＳトランジスタ３１４のゲートには、インバータ３０６を介してチョッパ制御クロック信号が入力される。
【００３８】
クロススイッチ３２２は次のとおり動作する。クロススイッチ３２２は、反転入力端１１０ａをオペアンプ３２４の一対の入力用ＭＯＳトランジスタ３１６、３１８の一方に接続するとともに、非反転入力端１１０ｂを一対の入力用ＭＯＳトランジスタ３１６、３１８の他方に接続する。クロススイッチ３２２は、チョッパ制御クロック信号のＨＩＧＨ／ＬＯＷ反転とともに、反転入力端１１０ａの接続を他方の入力用ＭＯＳトランジスタに切り替え、非反転入力端１１０ｂの接続を一方の入力用ＭＯＳトランジスタに切り替える。
【００３９】
クロススイッチ３２２において、非反転入力端１１０ｂに並列に接続しているｎＭＯＳトランジスタ３１２、３１４は、そのバックゲートがチョッパアンプ１１０の出力端１１０ｃに接続している。前述したように、チョッパアンプ１１０の非反転入力端１１０ｂに電圧Ｖ０が印加されるとき、チョッパアンプ１１０の出力電圧はＶ０±Ｖｏｓとなる。従って、ｎＭＯＳトランジスタ３１２と３１４のバックゲート電圧は、ドレイン電圧に対して±Ｖｏｓで変動する。オフセット電圧Ｖｏｓの変動に応答してｎＭＯＳトランジスタ３１２と３１４のバックゲート／ドレイン間をリーク電流が往復する。その結果、チョッパアンプ１１０内の電圧ドリフトが抑制される。
【００４０】
図４を参照して増幅回路３２０を説明する。なお、図４内の英字「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」、「Ｅ」は、図３内の英字「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」、「Ｅ」に対応する。英字「Ａ」が示す信号を「チョッパ制御クロック信号」と称し、英字「Ｂ」が示す信号を「チョッパ制御クロック反転信号」と称する。英字「Ｃ」が示す信号を「オペアンプ第１入力信号」と称し、英字「Ｄ」が示す信号を「オペアンプ第２入力信号」と称する。英字「Ｅ」が示す信号を「オペアンプ基準信号」と称する。また、図４において「ＶＤＤ」は電源電圧を意味し、「ＧＮＤ」はグランド電圧を意味する。
【００４１】
ｐＭＯＳトランジスタ４０２、４０４、４１４のソースは、電源電圧ＶＤＤに維持されている定電圧端子に接続している。図示を省略しているが、図４において、ｎＭＯＳトランジスタ４０６、４０８、４１０、４１２、４２２、４２４、４２６のバックゲートは接地している。また、ｐＭＯＳトランジスタ４０２、４０４、４１４のバックゲートは、電源電圧ＶＤＤに維持されている定電圧端子に接続している。
【００４２】
信号電流源４２０、一対のｎＭＯＳトランジスタ４２４、４２６、及びｎＭＯＳトランジスタ４２２によって、一定のオペアンプ基準信号（Ｅ）が作られる。
【００４３】
４つのｎＭＯＳ４０６、４０８、４１０、及び４１２によって、クロススイッチ４３０が形成されている。クロススイッチ４３０は、チョッパ制御クロック信号（Ａ）とチョッパ制御クロック反転信号（Ｂ）によって２入力と２出力の間の結線を交互に切り替える。このクロススイッチ４３０によって、オペアンプ第１入力信号（Ｃ）とオペアンプ第２入力信号（Ｄ）が、チョッパ制御クロック信号に同期して交互に切り替えられる。図４に示されているとおり、クロススイッチ４３０、一対のｐＭＯＳトランジスタ４０２、４０４、及び、ｐＭＯＳトランジスタ４１４、抵抗４１６によって、オペアンプ第１入力信号（Ｃ）とオペアンプ第２入力信号（Ｄ）の電位差に対応した電圧が出力端１１０ｃから出力される。なお、抵抗４１６とコンデンサ４１８は、位相補償用の素子であり、それらの値は、増幅回路３２０に要求される特性に応じて設定される。
【００４４】
図５を参照して、デューティ比調整回路３０４の機能を説明する。図５（Ａ）は、ディーティ比調整回路３０４によって調整されたチョッパ制御クロック信号ＳＣのタイミングチャートを示している。図５（Ａ）において、符号Ｔ０は、クロック周期を示しており、符号Ｔ１は、クロック信号のパルス幅を示している。デューティ比調整回路３０４は、パルス幅Ｔ１を調整する。デューティ比Ｄは、Ｔ１／Ｔ０で表される。図５（Ａ）は、５０％より大きいデューティ比に調整されたチョッパ制御クロック信号を表している。
【００４５】
図５（Ｂ）は、調整後のチョッパ制御クロック信号によって反転を繰り返すオフセット電圧Ｖｏｓの経時変化を示す。図５（Ｃ）は、出力電圧Ｖｏｕｔの経時変化を示す。デューティ比Ｄが増加すると、オフセット電圧Ｖｏｓが正である期間が、負である期間よりも長くなる。出力電圧Ｖｏｕｔは、オフセット電圧の時間積分に相当するから、デューティ比が増加すると出力電圧Ｖｏｕｔは時間の経過とともに増加する（図５（Ｃ））。デューティ比の調整機能は、寄生ダイオードの順方向と逆方向の特性の非対称性が大きい場合や、正のオフセット電圧の絶対値と負のオフセット電圧の絶対値が異なる場合に有用である。即ち、寄生ダイオードの順方向電流が逆方向電流よりも大きい場合や、正のオフセット電圧が負のオフセット電圧よりも大きい場合は、デューティ比を５０％よりも小さくすることによってホールド動作時の出力電圧のドリフトを抑制することができる。逆に、順方向電圧電流が逆方向電流よりも小さい場合や、正のオフセット電圧が負のオフセット電圧よりも小さい場合は、デューティ比を５０％よりも大きくすることによってホールド動作時の出力電圧のドリフトを抑制することができる。
【実施例２】
【００４６】
第２実施例は、本発明をピークホールド回路に適用した事例である。図６に、ピークホールド回路６００の回路図を示す。なお、ピークホールド回路６００において、第１実施例のサンプルホールド回路１００と同じ機能の部品には図１と同じ符号を付している。
【００４７】
ピークホールド回路６００は、入力端子１０６とスイッチング用ＭＯＳトランジスタ２０８（ＭＯＳ２０８）の間にオペアンプ６３０が接続されている。ＭＯＳ２０８は、ｐＭＯＳトランジスタである。ＭＯＳ２０８のゲートＧがドレインＤに接続している。そのように接続されたＭＯＳ２０８は、ソース電圧がドレイン電圧よりも高いときにソースからドレインへ電流が流れ、ソース電圧がドレイン電圧よりも低い場合にはドレインからソースへ電流が流れることを阻止する整流素子として機能する。なお、ｐＭＯＳの寄生ダイオード２２０、２２２は、ソースＳとドレインＤからバックゲートＢＧへ向けてリーク電流が流れる向きに生じる。但し、第１実施例と同様に、高温時（概ね１００℃以上）では、寄生ダイオード２２０、２２２は、抵抗として作用する。
【００４８】
オペアンプ６３０について説明する。オペアンプ６３０の非反転入力端６３０ｂが入力端子１０６に接続している。オペアンプ６３０の反転入力端６３０ａがチョッパアンプ１１０の出力端１１０ｃに接続している。オペアンプ６３０の出力端６３０ｃは、ＭＯＳ２０８のソースＳに接続している。ピークホールド回路６００のその他の構成は第１実施例のサンプルホールド回路１００の構成と同じである。
【００４９】
ピークホールド回路６００では、入力電圧が増加している間は、オペアンプ６３０の出力が高電圧となり、ソース電圧がドレイン電圧よりも高くなる。このとき、ソースＳからドレインＤへ電流が流れる。その結果、出力電圧は入力電圧の変化に追従する。入力電圧が減少すると、オペアンプ６３０の出力が低電圧となり、ソース電圧がドレイン電圧よりも低くなる。ＭＯＳ２０８は、ドレインＤからソースＳへ電流が流れることを阻止するので、ドレイン電圧が保持される。その結果、ホールドコンデンサ１１２の他端Ｐの電圧が維持され、出力電圧は入力電圧のピーク値を維持する。このピークホールド回路６００のバッファアンプ１０９は、第１実施例と同様にチョッパアンプ１１０で構成されている。従ってこのピークホールド回路６００は、第１実施例のサンプルホールド回路１００と同様に、ホールド時の出力電圧のドリフトを抑制する。なお、ＭＯＳ２０８をｎＭＯＳトランジスタに置き換えるとともに、ホールドコンデンサ１０２の一端をグランド端子や電源端子などの安定した定電位端子に接続すれば、回路６００はボトムホールド回路となる。
【００５０】
上記説明した実施例の好適な変形例をいくつか説明する。第１実施例では、４つのｎＭＯＳトランジスタ３０８、３１０、３１２、及び３１４でクロススイッチ３２２を構成した。ｎＭＯＳトランジスタに代えてｐＭＯＳトランジスタでクロススイッチ３２２を構成してもよい。その場合、反転入力端１１０ａに並列に接続される２つのｐＭＯＳトランジスタのバックゲートは電源電圧にプルアップする。非反転入力端１１０ｂに並列に接続される２つのｐＭＯＳトランジスタのバックゲートは、第１実施例と同様にチョッパアンプの出力端に接続する。
【００５１】
クロススイッチ３２２を構成する４つのｎＭＯＳトランジスタの夫々を、ｎＭＯＳトランジスタとｐＭＯＳトランジスタを並列に接続した相補的な構成で置き換えることも好適である。
【００５２】
以上、本発明の実施形態について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５３】
１００：サンプルホールド回路
１０６：入力端子
１０８、２０８：スイッチング用ＭＯＳトランジスタ
１０９：バッファアンプ
１１０：チョッパアンプ
１１０ａ：反転入力端
１１０ｂ：非反転入力端
１１０ｃ：出力端
１１２：ホールドコンデンサ
１１４：出力端子
１２０：寄生ダイオード
３０４：デューティ比調整回路
３０６：インバータ
３２０：増幅回路
３２２：クロススイッチ
３２４：オペアンプ
４３０：クロススイッチ
６００：ピークホールド回路
６３０：オペアンプ
７００：サンプルホールド回路
７０６：入力端子
７０８：スイッチング用ＭＯＳトランジスタ
７０８：ホールドコンデンサ
７０９：バッファアンプ
７１０：オペアンプ
７１０ａ：反転入力端
７１０ｂ：非反転入力端
７１０ｃ：出力端
７１２：ホールドコンデンサ
【図１】
2010262709.tif 000003
【図２】
2010262709.tif 000004
【図３】
2010262709.tif 000005
【図４】
2010262709.tif 000006
【図５】
2010262709.tif 000007
【図６】
2010262709.tif 000008
【図７】
2010262709.tif 000009
【図８】
2010262709.tif 000010