(57)【要約】      （修正有）【課題】ホットキャリアに起因したＭＯＳトランジスタの不安定動作することを可及的に抑制することを可能にする。【解決手段】マルチフィンガーＦＥＴからなる高周波電力増幅器において、各ＭＯＳトランジスタのゲートにＲＦ入力信号が印加されてドレイン領域８からＲＦ出力が取り出されているときに、各ＭＯＳトランジスタ２のドレイン端に発生しゲート１０の第２電極に蓄積されるホットエレクトロンの量は、電荷量検出器４０によって検出される。この電荷量検出器４０によって検出されたホットエレクトロンの量がある所望の値以上になると、電荷量検出器４０から指令信号がバイアス回路５０に送られ、バイアス回路５０は、Ｐウェルの電位が「０」Ｖとなるように制御する。【選択図】図２
2010004327.tif 000002
【特許請求の範囲】
【請求項１】
ｎを自然数とするとき、半導体基板に並列に順次配置された第１乃至第ｎ＋１のソース領域と、
第１乃至第ｎのドレイン領域であって、第ｉ（ｉ＝１，・・・，ｎ）のドレイン領域は、第ｉのソース領域と第ｉ＋１のソース領域との間に形成された第１乃至第ｎのドレイン領域と、
第ｉ（ｉ＝１，・・・，ｎ）のソース領域と第ｉのドレイン領域との間の前記半導体基板上に形成されたゲート絶縁膜および前記ゲート絶縁膜上に形成されたゲート電極を有する第１のゲートと、
第ｉ（ｉ＝１，・・・，ｎ）のドレイン領域と第ｉ＋１のソース領域との間の前記半導体基板上に形成された第１のトンネル絶縁膜と、前記第１のトンネル絶縁膜上に形成された第１の電極と、前記第１の電極上に形成された第２のトンネル絶縁膜と、前記第２のトンネル絶縁膜上に形成された第２の電極とを有する、第２のゲートと、
前記第１のゲートのそれぞれの前記ゲート電極が共通に接続された第１の引き出し配線と、
前記第１乃至第ｉのドレイン領域が共通に接続された第２の引き出し配線と、
前記第２のゲートの前記第２の電極が共通に接続される第３の引き出し配線と、
を備えている高周波電力増幅器。
【請求項２】
半導体基板に形成された複数のＭＯＳトランジスタであって、各ＭＯＳトランジスタは、前記半導体基板に離間して形成されたソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体基板上に形成されゲート絶縁膜および前記ゲート絶縁膜上に形成されたゲート電極を有する第１のゲートと、を有し、隣接する前記ＭＯＳトランジスタは、前記ソース領域または前記ドレイン領域を共有するように並列に配置された複数のＭＯＳトランジスタと、
前記複数のＭＯＳトランジスタに対応して前記半導体基板上に設けられた第２のゲートであって、それぞれが、対応するＭＯＳトランジスタの第１ゲートと、前記対応するＭＯＳトランジスタの前記ドレイン領との間に形成され、前記半導体基板上に形成された第１のトンネル絶縁膜と、前記第１のトンネル絶縁膜上に形成された第１の電極と、前記第１の電極上に形成された第２のトンネル絶縁膜と、前記第２のトンネル絶縁膜上に形成された第２の電極とを有する、第２のゲートと、
前記複数のＭＯＳトランジスタのそれぞれの前記ゲート電極が共通に接続された第１の引き出し配線と、
前記複数のＭＯＳトランジスタのそれぞれの前記ドレイン領域が共通に接続された第２の引き出し配線と、
前記第２のゲートの第２の電極が共通に接続される第３の引き出し配線と、
を備えていることを特徴とする高周波電力増幅器。
【請求項３】
前記第３の引き出し配線に接続され、前記第２のゲートの第２の電極に蓄積される電荷量を検出する電荷量検出器と、
前記電荷量検出器によって検出された電荷量が所定値に達したときに、前記半導体基板の電位を０Ｖにリセットするように前記半導体基板に電位を印加するバイアス回路と、
を更に備えていることを特徴とする請求項１または２記載の高周波電力増幅器。
【請求項４】
前記第３の引き出し配線に接続され、前記第２のゲートの第２の電極に蓄積される電荷を熱に変換する抵抗を更に備えていることを特徴とする請求項１または２記載の高周波電力増幅器。
【請求項５】
前記ソース領域はＧＮＤに接地され、前記第１の引き出し配線にＲＦ入力信号が入力され、前記第２の引き出し配線からＲＦ出力信号が取り出されることを特徴とする請求項１乃至４のいずれかに記載の高周波電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力増幅器に関する。
【背景技術】
【０００２】
従来、携帯型の無線端末の送信回路には、化合物半導体を用いたトランジスタを最終増幅段とする高周波電力増幅器が多く用いられている。この高周波電力増幅器を実現するためには、大電流を安定して流すことができることが不可欠であり、ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴ(Hetero-junction Bipolar Transistor)とも云う）素子が広く使用されている。ＨＢＴを用いて電力増幅器を実現するためには、エミッタとベース間の寄生成分による発振、発熱による素子間特性のバラツキが問題として揚げられ、電力増幅基を安定させるために、エミッタ電極にバラスト抵抗を付加させる必要があった。そこで、電力増幅器の安定化のためのバラスト抵抗をできるだけ大きくすることなく、効果的に素子温度のバラツキを抑制することのできる高周波電力増幅器が知られている（例えば、特許文献１参照）。この高周波電力増幅器は、例えば、ＧａＡｓチップに互いに並列接続される複数のバイポーラトランジスタ素子が設けられた構成を有している。すなわち、この高周波電力増幅器は、複数のバイポーラトランジスタを、モノリシックに一つの半導体チップ上に集積することにより、高電力を増幅する構成となっている。
【０００３】
しかしながら、ＣＭＯＳプロセスの微細化の進展とともに、ベースバンド部のデジタル回路のみならず、フロントエンド部の高周波アナログ回路についてもＣＭＯＳで実現しようとする努力が続けられており、一部ではすでに商品化されている。化合物半導体プロセスや、Ｓｉ−Ｇｅプロセスと比較して、本来ロジック回路用に用いられている標準ＣＭＯＳ集積回路プロセスは、単位面積あたり比較的に安価であるという特徴がある。
【特許文献１】特開２００３−１７９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
高周波電力増幅器をＭＯＳＦＥＴを用いて形成する場合に、大電流を流すことのできるマルチフィンガー構造が不可欠である。このマルチフィンガー型ＭＯＳＦＥＴ（以下、ＭＯＳトランジスタとも云う）で構成しようとする場合、化合物半導体では問題とはならなかった点で新たな問題が生じる。それは、本発明者等によって初めて見出されたものであり、後で詳述するように、ソース／ドレイン間に高電界が印加されているときに、ドレイン端にホットキャリアが発生し、このホットキャリアに起因して、ＭＯＳトランジスタが不安定動作するとともに、同一基板上に形成された周辺回路が誤動作するという問題である。
【０００５】
本発明は、上記事情を考慮してなされたものであって、ホットキャリアに起因したＭＯＳトランジスタの不安定動作することを可及的に抑制することのできる高周波電力増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１の態様による高周波電力増幅器は、ｎを自然数とするとき、半導体基板に並列に順次配置された第１乃至第ｎ＋１のソース領域と、第１乃至第ｎのドレイン領域であって、第ｉ（ｉ＝１，・・・，ｎ）のドレイン領域は、第ｉのソース領域と第ｉ＋１のソース領域との間に形成された第１乃至第ｎのドレイン領域と、第ｉ（ｉ＝１，・・・，ｎ）のソース領域と第ｉのドレイン領域との間の前記半導体基板上に形成されたゲート絶縁膜および前記ゲート絶縁膜上に形成されたゲート電極を有する第１のゲートと、第ｉ（ｉ＝１，・・・，ｎ）のドレイン領域と第ｉ＋１のソース領域との間の前記半導体基板上に形成された第１のトンネル絶縁膜と、前記第１のトンネル絶縁膜上に形成された第１の電極と、前記第１の電極上に形成された第２のトンネル絶縁膜と、前記第２のトンネル絶縁膜上に形成された第２の電極とを有する、第２のゲートと、前記第１のゲートのそれぞれの前記ゲート電極が共通に接続された第１の引き出し配線と、前記第１乃至第ｉのドレイン領域が共通に接続された第２の引き出し配線と、前記第２のゲートの前記第２の電極が共通に接続される第３の引き出し配線と、を備えている高周波電力増幅器。
【０００７】
また、本発明の第２の態様による電力増幅器は、半導体基板に形成された複数のＭＯＳトランジスタであって、各ＭＯＳトランジスタは、前記半導体基板に離間して形成されたソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体基板上に形成されゲート絶縁膜および前記ゲート絶縁膜上に形成されたゲート電極を有する第１のゲートと、を有し、隣接する前記ＭＯＳトランジスタは、前記ソース領域または前記ドレイン領域を共有するように並列に配置された複数のＭＯＳトランジスタと、前記複数のＭＯＳトランジスタに対応して前記半導体基板上に設けられた第２のゲートであって、それぞれが、対応するＭＯＳトランジスタの第１ゲートと、前記対応するＭＯＳトランジスタの前記ドレイン領との間に形成され、前記半導体基板上に形成された第１のトンネル絶縁膜と、前記第１のトンネル絶縁膜上に形成された第１の電極と、前記第１の電極上に形成された第２のトンネル絶縁膜と、前記第２のトンネル絶縁膜上に形成された第２の電極とを有する、第２のゲートと、前記複数のＭＯＳトランジスタのそれぞれの前記ゲート電極が共通に接続された第１の引き出し配線と、前記複数のＭＯＳトランジスタのそれぞれの前記ドレイン領域が共通に接続された第２の引き出し配線と、前記第２のゲートの第２の電極が共通に接続される第３の引き出し配線と、を備えていることを特徴とする高周波電力増幅器。
【発明の効果】
【０００８】
本発明によれば、ホットキャリアに起因したＭＯＳトランジスタの不安定動作することを可及的に抑制することが可能な高周波電力増幅器を提供することできる。  
【発明を実施するための最良の形態】
【０００９】
まず、本発明の実施形態を説明する前に、本発明に至った経緯について説明する。
【００１０】
マルチフィンガーＦＥＴは、総ゲート幅が２ｍｍより大きくなると動作が安定しないこと、いわゆるＤＣ特性上に現れる不安定性が大きな問題となっている。この問題を解決するために、マルチフィンガーＦＥＴのソースを幾つかに分割し、ソース電極より、ボンディングワイヤーによりモジュール基板のＧＮＤに接地し、ＧＮＤを共通化することで、基板電流がループを形成することを抑制し、回路の安定動作を試みられている。しかし、この回路的な安定化方式では、他の回路と同一基板上に作成できない等、小型化に大きな問題を残していた。
【００１１】
そこで、本発明者達は、根本的な不安定性メカニズムを解析するために、マルチフィンガーＦＥＴの不安定性の要因の一つとして、ドレイン／ソース間の高電界により生じたホットキャリアがドレイン端でインパクトイオン化を引き起こし、大量の電子とホールを生成し、そのうちのホールが不安定な基板電流となり、ゲートのスイッチング動作に悪影響を与えていると仮説を立てた。また、この仮説を立証するために、高電界をかけた場合に生じる基板電流の観測とゲート絶縁膜における電荷を調べる必要がある。このゲート絶縁膜における電荷は、通常、ゲート絶縁膜の界面準位密度を測定することによって行うが、この方法では、ゲート絶縁膜の電荷の挙動と、ドレイン／ソース間電圧との関係が同時に把握できない。このため、本発明者達は、新しい試みとして、フローティングゲート構造を有するＭＯＳＦＥＴを用いて、ドレイン／ソース間に高電界が印加された場合に発生したホットキャリアをゲート絶縁膜に蓄積される電荷量で検証できないかという実験を行った。このゲート絶縁膜に蓄積される電荷量を、上記フローティングゲートを用いて検出する。
【００１２】
実験に用いたフローティングゲートを有するＭＯＳトランジスタを図６に示す。このＭＯＳトランジスタは、Ｐ型シリコン基板に形成されたＰウェルに形成されている。このＰウェルは、上記Ｐ型シリコン基板内に設けられたＮウェル（ディープＮウェルとも云う）内に形成されている。そして、このＭＯＳトランジスタは、図６に示すように、ソースとドレインとの間の領域上にゲート絶縁膜を介してゲート電極が形成され、このゲート電極に対してドレインを挟んで、ゲート電極と同一のゲート構造を有するフローティングゲートが形成された構造を有している。
【００１３】
このＭＯＳトランジスタを用いて、ドレイン／ソース間に高電界が印加された場合のゲート電流を測定した。その測定結果を図７に示す。図７に示すｘ軸はドレイン／ソース間電圧を表し、ｙ軸はゲート電流を表す。図７からわかるように、フローティングゲートの電流の極性が「正」から「負」に変わる波形が観測された。これは、ドレイン／ゲート間の高電界で、ホットキャリアが発生し、ゲート絶縁膜に電子が蓄積され、逆に、ホールは、基板へ流れ、Ｐウェル基板電流、ディープＮウェル基板電流となることを意味する。
【００１４】
また、この実験においては、ホットエレクトロンの発生に関係のある要因として、上記ＭＯＳトランジスタのドレイン／ソース間に、図８に示すような過渡的な電圧を印加した場合（過渡的測定）と、定常的な電圧を印加した場合（定常測定）との比較を行った。ドレイン／ソース間の過渡測定の場合は、印加電圧１Ｖの立ち上がりが数μｓ〜数１００μｓのオーダーであり、定常測定の場合は、数ｍｓ〜数秒の場合と定義する。
【００１５】
定常測定と過渡測定の両方でＰウェル基板電流が観測出来る。Ｐウェル基板電流の観測結果を図９に示す。測定方法の印加電圧の立ち上がり時間とＰ基板電流の特性差に着目すると、定常測定で観測できたＰウェル基板電流は、印加電圧がＤＣ成分で生じたホットエレクトロンにより生成された基板電流（以後、ＤＣホットキャリア基板電流ともいう）であり、過渡測定で観測された基板電流は、過渡的なＡＣ成分の印加電圧に誘発されたホットエレクトロンにより生成された基板電流（以後、ＡＣホットキャリア基板電流ともいう）である。
【００１６】
図９からわかるように、ＤＣホットキャリア基板電流とＡＣホットキャリア基板電流とでは、電流の挙動が違う。ＤＣホットキャリア基板電流は、信頼性で定義された最大ドレイン電流（この実験においては１Ａ（アンペア））の１％未満の電流変動範囲であり、この変動範囲は、実際に閾値電圧を変動させる原因となっても、ほとんど、無視出来る。  一方、ＡＣホットキャリア基板電流は、安定しておらず、電流特性に負性抵抗成分が現れている。
【００１７】
以上説明した実験結果より、ＤＣ特性上に現れる不安定性のメカニズムを以下のように、推測できる。これを、図６を参照して説明する。
（１）ドレイン／ソース間に印加された電圧で加速された電子（ホットキャリア）が、ドレイン端でインパクトイオン化を起こす。
（２）図７に示すドレイン／ソース電圧とゲート電流の関係より、フローティングゲートにプラスのパルス信号が現れることは、フローティングゲートにホールが蓄積されたことを意味し、その結果、仮想的にＯＮ状態となり、空乏層内にチャネルが形成され、ドレイン電流が流れる。
（３）図７に示すフローティングゲート電極の極性が「正」から「負」に変わることより、ゲート絶縁膜に電子が蓄積され、逆に、ホールは基板へ流れ、Ｐウェル基板電流、ディープＮウェル基板電流となる。  
（４）、（４）’基板電流が流れると、基板抵抗分だけ基板電位が上昇し、その結果、ソース電極と基板間にダイオードの順方向が形成され、その結果、ソース電極より基板へ電子が流れ込み、図６に示す電流パス２００が形成される。また、実験に用いたＭＯＳＦＥＴは、マルチフィンガーであるため、各々のゲート直下で、電流ループが発生し、その電流合計に、負性抵抗成分が現れる。
【００１８】
この実験より、図６に示すようなフローティングゲート構造を用いれば、ホットキャリアの発生を感知できることと、不安定性の起因になっているのが、過渡的な印加電圧に起因したホットキャリアによる基板電流であることが分かる。過渡的な印加電圧に起因したホットキャリアによる基板電流を抑制した構造を有するマルチフィンガーＭＯＳトランジスタを、以下の実施形態で説明する。
【００１９】
（第１実施形態）
本発明の第１実施形態による高周波電力増幅器の断面図を図１に示し、平面図を図２に示す。本実施形態の高周波電力増幅器は、Ｐ型シリコン基板１０１に形成されたＰウェル１０５に形成されている。このＰウェル１０５は、シリコン基板１０１内に設けられたＮウェル１０３内に形成されている。本実施形態の高周波電力増幅器は、並列に配置された複数のＭＯＳトランジスタ２を備えている。各ＭＯＳトランジスタ２は、Ｐウェル１０５上に形成されたゲート４と、ゲート４の両側のＰウェル１０５に形成されたソース領域６およびドレイン領域８とを備えている。各ゲート４は、Ｐウェル１０５上に形成されたゲート絶縁膜４ａと、このゲート絶縁膜４ａ上に形成されたゲート電極４ｂとを備えている。
【００２０】
隣接する２つのＭＯＳトランジスタ２は、一方のＭＯＳトランジスタ２のソース領域と他方のＭＯＳトランジスタ２のドレイン領域８とが対向するように配置されている。
【００２１】
そして、対向するように配置された、一方のＭＯＳトランジスタ２のソース領域と他方のＭＯＳトランジスタ２のドレイン領域８との間のＰウェル１０５上には、ホットキャリアを蓄積するためのゲート１０が形成されている。なお、並列に配置された複数のＭＯＳトランジスタからなるトランジスタ列における最も端のＭＯＳトランジスタのドレイン領域が上記トランジスタ列の外側に位置している場合には、上記最も端のＭＯＳトランジスタの上記ドレイン領域８に隣接するように、ゲート１０が設けられ、このゲート１０に対して上記ドレイン領域８と反対側のＰウェル１０５にソース領域が設けられている。したがって、各ゲート１０の両側のＰウェル１０５の一方には、例えばソース領域６が存在し、他方にはドレイン領域８が存在する。上記ゲート１０は、Ｐウェル１０５上に形成され例えばＳｉＯ２からなる膜厚が２ｎｍの第１トンネル絶縁膜１１と、この第１トンネル絶縁膜１１上に形成され例えばポリシリコンからなる膜厚が２ｎｍの第１電極１２と、この第１電極１２上に形成され例えばＳｉＯ２からなる膜厚が２ｎｍの第２トンネル絶縁膜１３と、この第２トンネル絶縁膜１３上に形成され例えばアルミからなる第２電極１４とからなる積層構造を有している。この第２電極１４に基板からのホットエレクトロンが蓄積される。
【００２２】
各ＭＯＳトランジスタ２のゲート４のゲート電極４ｂは、引き出し配線２０に共通に接続され、この引き出し配線２０にＲＦ入力信号が入力される。そして、各ＭＯＳトランジスタ２のソース領域６は、引き出し配線２２を介してＧＮＤに接続される。また、各ＭＯＳトランジスタ２のドレイン領域８は、引き出し配線２４に共通に接続され、この引き出し配線２４を介して、高周波電力増幅器のＲＦ出力が外部に出力される。また、各ゲート１０の第２ゲート電極１４は引き出し配線２６を介して電荷量検出器４０に接続される。この電荷量検出器４０の出力はバイアス回路５０に接続されている。
【００２３】
上述した構成からわかるように、本実施形態の高周波電力増幅器はマルチフィンガーＦＥＴである。そして、本実施形態の高周波電力増幅器において、各ＭＯＳトランジスタ２のゲートにＲＦ入力信号が印加されてドレイン領域８からＲＦ出力が取り出されているときに、各ＭＯＳトランジスタ２のドレイン端には、ホットエレクトロンが発生する。しかし、既に説明したように、このホットエレクトロンは、ゲート１０の第２電極１４に蓄積される。そして、この蓄積されたホットエレクトロンの量は、電荷量検出器４０によって検出される。この電荷量検出器４０によって検出されたホットエレクトロンの量がある所望の値以上になると、電荷量検出器４０から指令信号がバイアス回路５０に送られる。すると、バイアス回路５０は、Ｐウェル１０５の電位が「０」Ｖとなるように制御する。
【００２４】
これにより、ＡＣホットエレクトロンによるＡＣ基板電流（ループ電流）を抑制することができ、高周波電力増幅器を安定動作させることが出来る。本実施形態の高周波電力増幅器のＤＣ特性の実測データを図３（ａ）に示す。また、比較例として、ゲート１０、電荷量検出器４０，およびバイアス回路５０を設けない高周波電力増幅器（従来の電力増幅器）を作成し、この比較例の高周波電力増幅器のＤＣ特性の実測データを図３（ｂ）に示す。図３（ａ）、３（ｂ）からわかるように、ＡＣホットエレクトロンによる従来のＤＣ特性上の不安定動作を、本実施形態の高周波電力増幅器を用いることにより、安定して動作させることができる。したがって、各ＭＯＳトランジスタのゲート電圧の変動を抑制することができるとともに、隣接するＭＯＳトランジスタのゲートを正常動作させることができる。
【００２５】
また、ループ電流を抑制することができるので、同一基板上に形成された周辺回路が誤動作するのを可及的に防止することができる。このため、本実施形態の高周波電力増幅器とデジタル・アナログ回路等からなる周辺回路を混在して同一基板状に配置することが可能となるので、集積化することができ、全体として小型化することが可能となる。
【００２６】
（第２実施形態）  
次に、本発明の第２実施形態による高周波電力増幅器の断面図を図４に示し、平面図を図５に示す。本実施形態の高周波電力増幅器は、Ｐ型シリコン基板１０１に形成されたＰウェル１０５に形成されている。このＰウェル１０５は、シリコン基板１０１内に設けられたＮウェル１０３内に形成されている。本実施形態の高周波電力増幅器は、並列に配置された複数のＭＯＳトランジスタ２を備えている。各ＭＯＳトランジスタ２は、Ｐウェル１０５上に形成されたゲート４と、ゲート４の両側のＰウェル１０５に形成されたソース領域６およびドレイン領域８とを備えている。各ゲート４は、Ｐウェル１０５上に形成されたゲート絶縁膜４ａと、このゲート絶縁膜４ａ上に形成されたゲート電極４ｂとを備えている。隣接する２つのＭＯＳトランジスタ２は、一方のＭＯＳトランジスタ２のソース領域と他方のＭＯＳトランジスタ２のドレイン領域８とが対向するように配置されている。
【００２７】
そして、各ＭＯＳトランジスタ２においては、ゲート４とドレイン領域８との間のＰウェル１０５上に、ホットエレクトロンを蓄積するためのゲート１０が設けられている。このゲート１０は、Ｐウェル１０５上に形成された第１トンネル絶縁膜１１と、この第１トンネル絶縁膜１１上に形成された第１電極１２と、この第１電極１２上に形成された第２トンネル絶縁膜１３と、この第２トンネル絶縁膜１３上に形成された第２電極１４とからなる積層構造を有している。
【００２８】
各ＭＯＳトランジスタ２のゲート４のゲート電極４ｂは、引き出し配線２０に共通に接続され、この引き出し配線２０にＲＦ入力信号が入力される。そして、各ＭＯＳトランジスタ２のソース領域６は、引き出し配線２２を介してＧＮＤに接続される。また、各ＭＯＳトランジスタ２のドレイン領域８は、引き出し配線２４に共通に接続され、この引き出し配線２４を介して、高周波電力増幅器のＲＦ出力が外部に出力される。また、各ゲート１０の第２ゲート電極１４は引き出し配線２６を介して電荷量検出器４０に接続される。この電荷量検出器４０の出力はバイアス回路５０に接続されている。
【００２９】
上述した構成からわかるように、本実施形態の高周波電力増幅器はマルチフィンガーＦＥＴである。そして、本実施形態の高周波電力増幅器において、各ＭＯＳトランジスタ２のゲートにＲＦ入力信号が印加されてドレイン領域８からＲＦ出力が取り出されているときに、各ＭＯＳトランジスタ２のドレイン端には、ホットエレクトロンが発生する。しかし、既に説明したように、このホットエレクトロンは、ゲート１０の第２電極１４に蓄積される。そして、この蓄積されたホットエレクトロンの量は、電荷量検出器４０によって検出される。この電荷量検出器４０によって検出されたホットエレクトロンの量がある所望の値以上になると、電荷量検出器４０から指令信号がバイアス回路５０に送られる。すると、バイアス回路５０は、Ｐウェル１０５の電位が「０」Ｖとなるように制御する。
【００３０】
これにより、本実施形態も第１実施形態と同様に、ＡＣホットエレクトロンによるＡＣ基板電流（ループ電流）を抑制することができ、高周波電力増幅器を安定動作させることが出来る。したがって、各ＭＯＳトランジスタのゲート電圧の変動を抑制することができるとともに、隣接するＭＯＳトランジスタのゲートを正常動作させることができる。
【００３１】
また、ループ電流を抑制することができるので、同一基板上に形成された周辺回路が誤動作するのを可及的に防止することができる。このため、本実施形態の高周波電力増幅器とデジタル・アナログ回路等からなる周辺回路を混在して同一基板状に配置することが可能となるので、集積化することができ、全体として小型化することが可能となる。
【００３２】
（第３実施形態）
次に、本発明の第３実施形態による高周波電力増幅器の断面図を図１０に示し、平面図を図１１に示す。本実施形態の高周波電力増幅器は、図４および図５に示す第２実施形態の高周波電力増幅器において、電荷量検出器４０およびバイアス回路５０の代わりに、抵抗６０を設けた構成となっている。そしてこの抵抗６０は、引き出し配線２６を介してゲート１０の第２ゲート電極１４に接続された構成となっている。
【００３３】
本実施形態の高周波電力増幅器において、ＭＯＳトランジスタ２ドレイン端にホットエレクトロンが発生時のインパクトイオン化に起因したホールまたは電子をゲート１０に蓄積し、この蓄積した電荷を抵抗６０により消費させる。これにより、第１および第２実施形態と異なり、ＡＣホットエレクトロに起因する基板電流を抑制する効果は無いが、ゲート１０に蓄積したホールまたは電荷を抵抗６０により抜くことにより、各ＭＯＳトランジスタの閾値変動や、隣接するＭＯＳトランジスタの不安定動作を緩和することができる。このため、本実施形態の高周波電力増幅器とデジタル・アナログ回路等からなる周辺回路を混在して同一基板状に配置することが可能となるので、集積化することができ、全体として小型化することが可能となる。
【００３４】
なお、第３実施形態においては、第２実施形態の高周波電力増幅器を用いて説明したが、第１実施形態の高周波電力増幅器に対しても同様に適用することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１実施形態による高周波電力増幅器の断面図。
【図２】第１実施形態の高周波電力増幅器の平面図。
【図３】第１実施形態および比較例による高周波電力増幅器のＤＣ特性の実測データを示す図。
【図４】第２実施形態による高周波電力増幅器の断面図。
【図５】第２実施形態の高周波電力増幅器の平面図。
【図６】不安定性のメカニズムを説明する図。
【図７】ループ基板電流が流れていることを説明する図。
【図８】定常測定および過渡測定における印加電圧の波形図。
【図９】定常測定と過渡測定の結果を示す図。
【図１０】第３実施形態による高周波電力増幅器の断面図。
【図１１】第３実施形態の高周波電力増幅器の平面図。
【符号の説明】
【００３６】
２  ＭＯＳトランジスタ
４  ゲート
４ａ  ゲート絶縁膜
４ｂ  ゲート電極
６  ソース領域
８  ドレイン領域
１０  ゲート
１１  第１トンネル絶縁膜
１２  第１電極
１３  第２トンネル絶縁膜
１４  第２電極
２０  引き出し配線
２２  引き出し配線
２４  引き出し配線
２６  引き出し配線
４０  電荷量検出器
５０  バイアス回路
６０  抵抗
【図１】
2010004327.tif 000003
【図２】
2010004327.tif 000004
【図３】
2010004327.tif 000005
【図４】
2010004327.tif 000006
【図５】
2010004327.tif 000007
【図６】
2010004327.tif 000008
【図７】
2010004327.tif 000009
【図８】
2010004327.tif 000010
【図９】
2010004327.tif 000011
【図１０】
2010004327.tif 000012
【図１１】
2010004327.tif 000013