(57)【要約】【課題】基板の結晶面方位を規定して表面の微細な凹凸を抑制した炭化珪素基板上のエピタキシャル相に半導体装置を形成することによって、その電気的特性を改善する。【解決手段】炭化珪素半導体基板上に形成する半導体装置として、基板の（０００−１）面から０°超で以上１°未満傾斜した面上に成長したエピタキシャル層に、Ｐ型あるいはＮ型領域をイオン注入により選択的に形成して製造したダイオード、トランジスターなどとする。【選択図】図１
2010004065.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体基板上に形成された半導体装置であって、
その基板は、炭化珪素半導体基板の（０００−１）面から０°超で１°未満傾斜した面上に成長したエピタキシャル層を有し、
上記のエピタキシャル層に、Ｐ型半導体領域あるいはＮ型半導体領域の少なくとも一方がイオン注入により選択的に形成され、
上記のＰ型半導体領域あるいはＮ型半導体領域の表層に接触するように金属電極が形成され、
上記の金属電極と上記のＰ型半導体領域あるいはＮ型半導体領域との間で整流作用を示すショットキー・バリア・ダイオード、あるいは、ＰＮ型ダイオード、
であることを特徴とする半導体装置。
【請求項２】
炭化珪素半導体基板上に形成された半導体装置であって、
その基板は、炭化珪素半導体基板の（０００−１）面から０°超で１°未満傾斜した面上に成長したエピタキシャル層を有し、
上記のエピタキシャル層に、Ｐ型半導体領域あるいはＮ型半導体領域の少なくとも一方がイオン注入により選択的に形成され、
上記のＰ型半導体領域あるいはＮ型半導体領域の表層に接触するように金属電極が形成され、
前記の金属電極は、ゲート電極を構成し、該ゲート電極に近接して、該ゲート電極を挟み込む位置にソース領域およびドレイン領域が形成されている、
ＭＥＳ型電界効果トランジスターあるいは接合型電界効果トランジスター、
であることを特徴とする半導体装置。
【請求項３】
炭化珪素半導体基板上に形成された半導体装置であって、
その基板は、炭化珪素半導体基板の（０００−１）面から０°超で以上１°未満傾斜した面上に成長したエピタキシャル層を有し、
上記のエピタキシャル層に、Ｐ型半導体領域あるいはＮ型半導体領域の少なくとも一方がイオン注入により選択的に形成され、
上記のＰ型半導体領域あるいはＮ型半導体領域の表層にゲート絶縁膜が形成されており、前記ゲート絶縁膜はシリコン酸化膜であり、該シリコン酸化膜の炭化珪素基板に接する層は上記のエピタキシャル層を水を含んだ雰囲気で熱酸化することにより形成したもので、該ゲート絶縁膜中の水素密度は、立方センチメートルあたり１．０×１０１９以上であり、
ＭＯＳ型構造を備えることを特徴とする半導体装置。
【請求項４】
上記の半導体装置は、上記のゲート電極に近接して、該ゲート電極を挟み込む位置にソース領域およびドレイン領域が形成されている横型ＭＩＳ電界効果型トランジスターであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
上記の半導体装置は、上記炭化珪素半導体領域の表面にゲート絶縁膜およびゲート電極を有し、該ゲート電極の近傍にソース領域を有し、上記の炭化珪素半導体基板の裏面にドレインを有し、ゲート電極に印加する電圧の変化により上記のエピタキシャル層の表面に垂直なＣ軸方向に流れる電流を制御することができる縦型ＭＩＳ電界効果トランジスターである、ことを特徴とする請求項３に記載の半導体装置。
【請求項６】
上記炭化珪素半導体基板はＰ型若しくはＮ型である、請求項１から請求項５の何れかに記載の半導体装置。
【請求項７】
上記のＰ型半導体領域あるいはＮ型半導体領域は、上記のエピタキシャル層にＰ型あるいはＮ型半導体領域を形成するための不純物をイオン注入した後に、１５００℃から２０００℃の温度の不活性ガス雰囲気中で１０秒間から１０分間のあらかじめ決められた時間にわたり、不純物活性化熱処理が施されたものであることを特徴とする請求項１から請求項６の何れかに記載の半導体装置。
【請求項８】
上記のＰ型半導体領域若しくはＮ型半導体領域は、上記のエピタキシャル層にＰ型あるいはＮ型半導体領域を形成するための不純物をイオン注入した後に、不活性ガス雰囲気中で１２００℃以下の温度から１５００℃以上２０００℃以下のいずれかの温度まで１分間以内で昇温し、１５００℃から２０００℃のいずれかの温度で１０秒間から１０分間のあらかじめ決められた時間にわたり、不純物活性化熱処理が施されたものであることを特徴とする請求項１から請求項７の何れかに記載の半導体装置。
【請求項９】
上記の炭化珪素半導体基板は４Ｈ−ＳｉＣであることを特徴とする請求項１から請求項８の何れかに記載の半導体装置。
【請求項１０】
上記のエピタキシャル層は、２５０ｍｂａｒ（２５ｋパスカル）以下の圧力下において、シランガスとプロパンガスを反応させることにより形成したことを特徴とする請求項１から請求項１１の何れかに記載の半導体装置。
【請求項１１】
上記のエピタキシャル層は、シランとプロパンガスの気相反応により形成するが、前記の気相反応の生じる雰囲気における、炭素（Ｃ）の原子密度の珪素（Ｓｉ）の原子密度に対する組成比が１以下であることを特徴とする請求項１から請求項１２の何れかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、基板の結晶面方位を規定して表面の微細な凹凸を抑制した炭化珪素基板上のエピタキシャル相に半導体装置を形成することによって、その電気的特性を改善した半導体装置に関するものである。
【背景技術】
【０００２】
半導体基板の炭化珪素領域に形成した半導体装置及びその製造方法については、以下に説明する様に、既にいくつかの発表が行われ、あるいは発明が開示されている。これら従来の炭化珪素領域をもった基板を用いた半導体装置は、通常は炭化珪素領域の（０００１）面上にゲート電極を形成する構造であった。一般に、炭化珪素領域の（０００１）面にイオン注入でＰ型あるいはＮ型領域を形成する場合に、Ｐ型あるいはＮ型不純物をイオン注入した後に、１５００℃以上の高温で、活性化のための熱処理が行われる。この際、炭化珪素表面からシリコンが蒸発してしまい、炭化珪素表面の微細な凹凸が大きくなることが知られている。
【０００３】
その結果、金属−絶縁膜−半導体電界効果トランジスター（ＭＩＳＦＥＴ）や金属―半導体電界効果トランジスター（ＭＥＳＦＥＴ）のチャネル移動度の低下やイオン注入領域の結晶欠陥が大きくなることによるショットキー・バリア・ダイオード（ＳＢＤ）や接合型電界効果トランジスター（ＪＦＥＴ）のリーク電流が大きくなり、実際には使用できないという問題があった。また、これまで、ＳｉＣ基板上のエピタキシャル層の形成は、主に、（０００１）面で行われてきたが、６Ｈ−ＳｉＣでは、３．５°、４Ｈ−ＳｉＣでは、８°オフした基板上でなくては、エピタキシャル層を形成することはできずなかった。また、（０００１）ジャスト面上にエピタキシャル層を形成しようとすると、ＳｉとＣを含む分子種の過飽和度が高くなり、二次元核が発生し、低温で安定なポリタイプである３Ｃ−ＳｉＣが形成されてしまい、六方晶のバルク基板上にエピタキシャル層が形成できなかった。３．５°や８°ものオフ角度があると、電極やゲート絶縁膜と炭化珪素界面の凹凸が大きく、半導体素子の電気特性を劣化させる問題があった。
【０００４】
例えば、非特許文献１には、不純物の活性化熱処理が高温で行われるために、ステップバンチングが発生して、表面の凹凸が大きくなり、４Ｈ−ＳｉＣパワーＭＯＳＦＥＴのオン抵抗値が理論値まで下がるには、１００ｃｍ２／Ｖｓ以上のチャネル移動度が必要であるが、１ｃｍ２／Ｖｓ以下にしかならないことが記載されている。
【０００５】
また、非特許文献２には、ＤｉＭＯＳＦＥＴ型のＳｉＣパワーＭＯＳＦＥＴにおいて、Ｐ型不純物（アルミニウム）をイオン注入した後に、１６００℃付近で熱処理をするために、チャネル移動度が室温で２２ｃｍ２／Ｖｓにしかならないことが記載されている。
【０００６】
また、非特許文献３には、Ｌａｔｅｒａｌ ＤＭＯＳＦＥＴ型のＳｉＣパワーＭＯＳＦＥＴにおいて、Ｐ型不純物（アルミニウム）をイオン注入した後に、１６００℃で４０分の活性化熱処理をするためにチャネル移動度が、４から５ｃｍ２／Ｖｓ程度にしかならないことが記載されている。
【０００７】
一方、非特許文献４には、６Ｈ−ＳｉＣの（０００−１）面にゲート酸化膜の下に不純物を注入するチャネルドーピングを用いてＭＯＳＦＥＴを形成して動作させた報告があるが、これはＮ型の半導体領域のみをイオン注入で形成しており、ゲート酸化膜はドライ酸化で形成しており、後の実施例で述べる半導体装置とは構造が異なる。
【０００８】
また、特許文献１には、＜１１−２０＞方向に３°以上傾斜させたバルク基板上にエピタシシャル層を形成する技術が開示されている。また、特許文献２には、１°以上傾斜さ
せたバルク基板上にエピタキシャル層を形成する技術が開示されている。特許文献３には、＜１−１００＞方向に２°以上傾斜させた基板上にエピタキシャル層を形成する技術が
記載されている。いずれも、大きな傾斜が必要であり、電極あるいはゲート絶縁膜と炭化珪素界面の凹凸が大きくなり、ゲート絶縁膜の信頼性を劣化させ、電極のリーク電流が増加する問題がある。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】J.A.Cooper,Jr.,M.R.Melloch,R.Singh,A.Agarawal,J.W.Palmour,Statusand Prospects for SiC Power MOSFETs,IEEE Transaction on electron devices, vol.49, No.4, April 2002, p.658
【非特許文献２】S.H.Ryu,A.Agarwal,J.Richmond,J.Palmour,N.Saks,andJ.Williams,10A,2.4kV Power DiMOSFETs in 4H-SiC, IEEEElectron device letters, vol.23, No.6, June 2002, p.321
【非特許文献３】J.Spitz,M.R.Melloch,J.A.Cooper,Jr.,M.A.Capano,2.6kV 4H-SiC Lateral DMOSFET's, IEEE Electron device letters,vol.19,No.4,April1998,p.100
【非特許文献４】S.Ogino,T.Oikawa,K.Ueno,Channel Doped SiC-MOSFETs, Mat.Sci.Forum,338-342, (2000), p.1101
【特許文献】
【００１０】
【特許文献１】米国特許第４９１２０６４号
【特許文献２】米国特許第５０１１５４９号
【特許文献３】米国特許第６３２９０８８号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
このように、上記の各文献の記載からにおいて、炭化珪素半導体基板上に不純物がイオン注入で形成されたＰ型領域及びＮ型領域を有する半導体装置は、（０００１）面に形成されている。しかしながら、炭化珪素基板には、様々な面方位があり、面方位とその面方位における不純物の熱処理方法及びエピタキシャル層を形成する前の基板の状態やエピタキシャル層の形成方法を工夫することにより、不純物活性化熱処理後の炭化珪素基板表面の凹凸化を抑制して、半導体装置の電気的特性を向上できる可能性があった。
【００１２】
この発明は上記に鑑み提案されたもので、イオン注入で形成されたＰ型、Ｎ型の不純物半導体領域を有する炭化珪素半導体基板を用いた半導体装置において炭化珪素半導体基板表面の凹凸を小さくすることにより、最終的に半導体装置の電気特性を向上することを目的としている。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の第１の特徴は、ダイオードに関するものであり、
炭化珪素半導体基板上に形成された半導体装置であって、その基板は、炭化珪素半導体基板の（０００−１）面から０°超で１°未満傾斜した面上に成長したエピタキシャル層を有し、上記のエピタキシャル層に、Ｐ型半導体領域あるいはＮ型半導体領域の少なくとも一方がイオン注入により選択的に形成され、上記のＰ型半導体領域あるいはＮ型半導体領域の表層に接触するように金属電極が形成され、上記の金属電極と上記のＰ型半導体領域あるいはＮ型半導体領域との間で整流作用を示すショットキー・バリア・ダイオード、あるいは、ＰＮ型ダイオードであることである。
【００１４】
また、性能を改善したトランジスターを実現できるものであることから、第２の特徴は、炭化珪素半導体基板上に形成された半導体装置であって、その基板は、炭化珪素半導体基板の（０００−１）面から０°超で１°未満傾斜した面上に成長したエピタキシャル層を有し、上記のエピタキシャル層に、Ｐ型半導体領域あるいはＮ型半導体領域の少なくとも一方がイオン注入により選択的に形成され、上記のＰ型半導体領域あるいはＮ型半導体領域の表層に接触するように金属電極が形成され、前記の金属電極は、ゲート電極を構成し、該ゲート電極に近接して、該ゲート電極を挟み込む位置にソース領域およびドレイン領域が形成されている、ＭＥＳ型電界効果トランジスターあるいは接合型電界効果トランジスター、であることである。傾斜が1°以上であると、電極と炭化珪素基板間の凹凸が大きく、電極の安定性が劣化し、リーク電流が増加する。したがって、傾斜角度は、０°超で１°未満に限定される。
【００１５】
また、水素を含ませることによってゲート絶縁膜を改質できることから、第３の特徴は、炭化珪素半導体基板上に形成された半導体装置であって、その基板は、炭化珪素半導体基板の（０００−１）面から０°超で１°未満傾斜した面上に成長したエピタキシャル層を有し、上記のエピタキシャル層に、Ｐ型半導体領域あるいはＮ型半導体領域の少なくとも一方がイオン注入により選択的に形成され、上記のＰ型半導体領域あるいはＮ型半導体領域の表層にゲート絶縁膜が形成されており、前記ゲート絶縁膜はシリコン酸化膜であり、該シリコン酸化膜の炭化珪素基板に接する層は上記のエピタキシャル層を水を含んだ雰囲気で熱酸化することにより形成したもので、該ゲート絶縁膜中の水素密度は、最大で立方センチメートルあたり１．０×１０１９以上であり、ＭＯＳ型構造を備えることである。傾斜が1°以上であると、ゲート絶縁膜と炭化珪素基板間の凹凸が大きく、ゲート絶縁膜の信頼性を劣化させる。したがって、傾斜角度は、０°超で１°未満に限定される。
【００１６】
また、第４の特徴は、ゲート絶縁膜を改質したトランジスターに関しており、上記の第３の特徴に加えて、上記の半導体装置は、上記のゲート電極に近接して、該ゲート電極を挟み込む位置にソース領域およびドレイン領域が形成されている横型ＭＩＳ電界効果型トランジスターであることである。
【００１７】
また、第５の特徴は、オン抵抗を改善したトランジスターに関し、上記の第３の特徴に加えて、上記の半導体装置は、上記炭化珪素半導体領域の表面にゲート絶縁膜およびゲート電極を有し、該ゲート電極の近傍にソース領域を有し、上記の炭化珪素半導体基板の裏面にドレインを有し、ゲート電極に印加する電圧の変化により上記のエピタキシャル層の表面に垂直なＣ軸方向に流れる電流を制御することができる縦型ＭＩＳ電界効果トランジスターである、ことである。
【００１８】
また、上記炭化珪素半導体基板を電極あるいは半導体装置の一部として使用すると上記の半導体装置以外の半導体装置が実現できることから、第６の特徴は、上記の第１から第５のいずれかの特徴に加えて、上記炭化珪素半導体基板はＰ型若しくはＮ型であることである。
【００１９】
また、不純物活性化熱処理を最適化することによりその電気特性を改善できることから、第７の特徴は、上記の第１から第６のいずれかの特徴に加えて、上記のＰ型半導体領域あるいはＮ型半導体領域は、上記のエピタキシャル層にＰ型あるいはＮ型半導体領域を形成するための不純物をイオン注入した後に、１５００℃から２０００℃の温度の不活性ガス雰囲気中で１０秒間から１０分間のあらかじめ決められた時間にわたり、不純物活性化熱処理が施されたものであることである。
【００２０】
また、不純物活性化熱処理時の昇温過程における不適当な不純物拡散プロファイルを少なくするために、第８の特徴は、上記の第１から第７のいずれかの特徴に加えて、上記のＰ型半導体領域若しくはＮ型半導体領域は、上記のエピタキシャル層にＰ型あるいはＮ型半導体領域を形成するための不純物をイオン注入した後に、不活性ガス雰囲気中で１２００℃以下の温度から１５００℃以上２０００℃以下のいずれかの温度まで１分間以内で昇温し、１５００℃から２０００℃のいずれかの温度で１０秒間から１０分間のあらかじめ決められた時間にわたり、不純物活性化熱処理が施されたものであることである。
【００２１】
また、第９の特徴は、上記の第１から第８のいずれかの特徴に加えて、上記の炭化珪素半導体基板は４Ｈ−ＳｉＣであることである。
【００２２】
また、第１０の特徴は、上記の第１から第１１のいずれかの特徴に加えて、上記のエピタキシャル層は、２５０ｍｂａｒ（２５ｋパスカル）以下の圧力下において、シランガスとプロパンガスを反応させることにより形成したことである。
【００２３】
また、第１１の特徴は、上記の第１から第１２のいずれかの特徴に加えて、上記のエピタキシャル層は、シランとプロパンガスの気相反応により形成するが、前記の気相反応の生じる雰囲気における、炭素（Ｃ）の原子密度の珪素（Ｓｉ）の原子密度に対する組成比が１以下であることである。
【発明の効果】
【００２４】
この発明の半導体装置では、少なくとも最表層が（０００−１）面の炭化珪素からなる半導体領域を有するとともに、その炭化珪素半導体領域にＰ型半導体領域およびＮ型半導体領域の少なくとも一方がイオン注入により選択的に形成されているので、炭化珪素半導体領域表面の凹凸を小さくすることができ、それにより、半導体装置のオン抵抗、耐電圧等の電気特性を向上することができる。また、Ｐ型半導体領域やＮ型半導体領域をイオン注入で形成した後、不純物活性化熱処理を施すので、炭化珪素半導体領域の最表層をより一層凹凸のない状態にすることができ、それに応じて半導体装置の電気特性を一層向上させることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の半導体装置の一例としてのショットキー・バリア・ダイオードの断面模式図を示す図である。
【図２】本発明の半導体装置の一例としての横型ＭＩＳ電界効果トランジスターの断面模式図を示す図である。
【図３】本発明の半導体装置の一例としての横型ＭＩＳ電界効果トランジスターの断面模式図である。
【図４】本発明の半導体装置の一例としての縦型ＭＩＳ電界効果トランジスターの断面模式図である。
【図５】エピタキシャル層をシランとプロパンの気相化学反応で形成する時の圧力を変えた場合のエピタキシャル層表面の光学顕微鏡写真（倍率：２００倍）
【図６】エピタキシャル層をシランとプロパンの気相化学反応で形成する時のＣとＳｉの比を変えた場合のエピタキシャル層表面の光学顕微鏡写真（倍率：２００倍）
【図７】本発明の半導体装置をインバータに用いた例を示す回路図である。
【図８】ゲート酸化膜付近の水素密度のＳＩＭＳによる実測値を示すグラフである。
【発明を実施するための形態】
【００２６】
以下では、まず、（０００−１）面の炭化珪素基板を用いて形成した半導体装置の一例として、ショトッキー・バリア・ダイオード、横型ＭＩＳ電界効果トランジスター、および縦型ＭＩＳ電界効果トランジスターの製造方法について説明する。次いで、通常炭化珪素半導体基板を用いた半導体装置に使用されている（０００１）面と、本発明で提案した（０００−１）面にイオン注入した基板を熱処理した後の基板の表面粗度を原子間力顕微鏡で測定した結果を示す。さらに、（０００−１）面から０°超で１°未満オフした面上にエピタキシャル層を形成する時の、圧力及びＣ／Ｓｉ比が、表面粗度に与える効果について説明する。
【００２７】
（実施例１）
図１は本発明の半導体装置の一例としてのショットキー・バリア・ダイオードの断面模式図である。このショットキー・バリア・ダイオードは、下記の手順で製造した。
【００２８】
（１）先ずＮ型４Ｈ−ＳｉＣバルク基板１（抵抗率：０．００２Ωｃｍ、厚さ：３００μｍ）の（０００−１）面に、化学気相法で窒素を不純物として用い、濃度１×１０１６ｃｍ−３のＮ型のエピタキシャル層２を１０μｍ成長させた。このバルク基板１とエピタキシャル層２とは炭化珪素半導体領域を形成し、エピタキシャル層２の最表層も（０００−１）面となっている。
【００２９】
（２）そして、ショットキー電極６の周辺部にガードリングを形成するために、エピタキシャル層２のガードリングを形成する領域にアルミニウムあるいはボロンのＰ型不純物を１×１０１７個ｃｍ−３イオン注入し、ガードリング用Ｐ型不純物領域（Ｐ型半導体領域）３を形成した。この時にイオン注入用のマスクは、低圧化学気相法で形成された二酸化珪素膜を用いた。二酸化珪素膜のイオン注入する部分をフッ酸で開孔した後に、室温から１０００℃の範囲でイオン注入するが、本実施形態では、室温でイオン注入した。
【００３０】
（３）次いで、アルゴン雰囲気中で、１２００℃以下の温度から１５００℃から２０００℃、好ましくは１７００℃の温度まで１分以内で昇温して、１０秒から１０分間の活性化熱処理を行う。本実施例では、１５００℃で５分間の熱処理を行った。
【００３１】
（４）続いて、バルク基板１の裏面側の（０００１）面に、Ｎｉ層あるいはＴｉ層（裏面電極４）をスパッタ法によって形成した後に、不活性雰囲気中で１０００℃付近で熱処理して裏面電極４を形成する。スパッタ法の代わりに蒸着法を用いても良い。
【００３２】
（５）次に、パッシベーション用の酸化膜５を、イオン注入したエピタキシャル層２側に成膜し、酸化膜５のショットキー電極を形成する部分を開口し、Ｎｉ膜あるいはＴｉ膜をスパッタ法によって形成する。このＮｉ膜あるいはＴｉ膜は、ショットキー電極（金属電極）６であり、イオン注入したエピタキシャル層２との接触領域でショットキー接合を形成する。ここでも、スパッタ法の代わりに蒸着法を用いても良い。
【００３３】
（６）そして、アルミニウム合金からなる金属配線７をスパッタ法によって形成して半導体装置を完成する。ここでも、スパッタ法の代わりに蒸着法を用いても良い。この半導体装置は、炭化珪素半導体領域の（０００−１）面にゲート（ショットキー電極）を有し、（０００１）面にドレイン（裏面電極）を有し、ドレインとゲート間に交番電圧を印加することにより（０００−１）面に垂直なＣ軸方向に流れる電流の方向を制御する整流素子として機能するようになる。
【００３４】
このように、ショットキー・バリア・ダイオードを製造する際に、最表層が（０００−１）面を有する炭化珪素半導体領域１、２に、Ｐ型半導体領域３をイオン注入により形成したので、炭化珪素半導体基板１、２表面の微細な凹凸を小さくすることができ、それにより、ショットキー・バリア・ダイオードのオン抵抗、耐電圧等の電気特性を向上することができた。
【００３５】
また、Ｐ型半導体領域３をイオン注入で形成した後、不純物活性化熱処理を施したので、炭化珪素半導体領域１、２の最表層をより一層凹凸のない状態にすることができ、それに応じてショットキー・バリア・ダイオードの電気特性を一層向上させることができた。
【００３６】
上記の説明では、本発明を、（０００−１）面に垂直なＣ軸方向に流れる電流の方向を制御するショットキー・バリア・ダイオードに適用するようにしたが、上記の（２）のプロセスでＰ型半導体領域３をイオン注入で形成した後、Ｎ型半導体領域をイオン注入で形成し、以下上記と同様なプロセスを用いることにより、同様に（０００−１）面に垂直なＣ軸方向に流れる電流の方向を制御するＰＮ型ダイオードに適用するようにしてもよい。
【００３７】
（実施例２）
図２は本発明の横型MIS電界効果型の一例としての横型（Lateral resurf ＭＯＳ構造
）半導体装置の断面模式図である。
（１）先ずＰ型４Ｈ−ＳｉＣバルク基板１１（抵抗率：２Ωｃｍ、厚さ：３００μｍ）の（０００−１）面に、化学気相法でアルミニウムを不純物として用いて１０〜１５μｍのＰ型エピタキシャル層１２を形成した。Ｐ型不純物濃度は、５×１０１５個ｃｍ−３である。ここで、ＳｉＣバルク基板１１はＮ型でもよい。このバルク基板１１とエピタキシャル層１２とは炭化珪素半導体領域を形成し、エピタキシャル層１２の最表層も（０００−１）面となっている。
【００３８】
（２）次いで、ソース領域およびドレイン領域を形成するためのイオン注入用マスクを、熱酸化膜やＣＶＤ（Chemical Vapor Deposition）によるＳｉＯ２膜で形成する。本実施形態では、イオン注入マスクとして、ＬＴＯ（Low Temperature Oxide）膜を用いた。
ＬＴＯ膜は、シランと酸素を４００℃から８００℃で反応させて二酸化珪素を堆積することにより形成した。
【００３９】
（３）続いて、フォトリソグラフィーでソース領域およびドレイン領域を形成した後に、ＨＦ（フッ酸）でＬＴＯ膜をエッチングしてイオン注入されるソース領域およびドレイン領域を開口し、その開口に５００℃で、窒素、燐あるいは砒素をイオン注入して、Ｎ型不純物領域を形成し、ソース１３１およびドレイン１３２とした。
【００４０】
（４）次いで、ソース１３１およびドレイン１３２と同様の方法でイオン注入し、高耐圧化のためのＮ−型不純物領域１４を形成した。この層は、２以上の領域に分割して、ゲートからドレインへ近づくにつれて濃度が濃くなっていてもよい。さらに、Ｐ型エピタキシャル層１２へのオーミックコンタクトをとるために、ソース１３１、ドレイン１３２およびＮ−型不純物領域１４の場合と同様に、イオン注入マスクを形成した後にアルミニウムあるいはボロンをイオン注入し、Ｐ＋型不純物領域１５を形成した。なお、ここでＮ-型の「−」はＮ型領域のＮ型不純物濃度よりも低濃度であることを示し、Ｐ+型の「＋」はＰ型領域のＰ型不純物濃度よりも高濃度であることを示している。
【００４１】
（５）その後、アルゴン雰囲気中において１５００℃で５分の熱処理を行い不純物活性化熱処理を行った。この温度は、１５００℃から２０００℃の範囲において選択でき、その時間は、１０秒間から１０分間で選択できる。その後１２００℃以下の温度まで１分で冷却を行った。この時間は１分から５分の間で選択することができる。この時に、１２００℃以下の温度から熱処理温度まで１分以内で昇温するとさらによい。
【００４２】
（６）続いて、エピタキシャル層１２上にパッシベーション用のＳｉＯ２膜１６を熱酸化膜やＬＴＯ膜で形成する。本実施形態では、ＬＴＯ膜で形成した。
【００４３】
（７）さらに、ゲート絶縁膜を形成する部分を開口し、８００℃〜１２００℃でＯ２ガスあるいは、Ｈ２Ｏ（水）を含むＯ２ガスで酸化し、約５０ｎｍのゲート絶縁膜１７を形成した。このゲート絶縁膜１７は、その全体あるいは少なくともエピタキシャル層１２に接する層が炭化珪素を熱酸化することにより形成され、水を含んだＯ２ガス雰囲気で熱酸化した場合は、形成されたゲート絶縁膜中に水素が含まれている。
【００４４】
（８）そのゲート絶縁膜１７上にゲート電極（金属電極）１８を形成した。このゲート電極１８は、アルミニウム、あるいはＮ型、Ｐ型ポリシリコンのいずれで形成してもよい。なお、ゲート絶縁膜１７とゲート電極１８をゲートと称することとする。
【００４５】
（９）引き続いて、ソース１３１およびドレイン１３２上のＳｉＯ２膜１６をエッチングしてコンタクト孔を開口した。
【００４６】
（１０）次いで、ニッケル、チタン、アルミニウムを含有した金属あるいはこれらの積層膜を蒸着あるいはスパッタ法で形成した後に、反応性イオンエッチング（ＲＩＥ）あるいはウエットエッチングによりコンタクト電極（金属電極）１９を形成し、不活性雰囲気中で１０００℃付近で熱処理してオーミックコンタクト化した。
【００４７】
（１１）最終的に、アルミニウムを含有した金属を蒸着あるいはスパッタ法で形成した後に、ＲＩＥあるいはウエットエッチングにより、金属配線１０を形成して完成させた。
【００４８】
（実施例３）
図３は本発明の横型MIS電界効果型トランジスターの一例としての横型（Lateral resurf ＭＯＳ構造）半導体装置のうち、図２とは異なる構造のものの断面模式図である。基本的には図２と同じであるが、エピタキシャル層１２にＰ型不純物領域１２２を設け、そのエピタキシャル層１２２に上記の、ソース１３１およびＰ+型不純物領域１５を形成した点が図２とは異なっている。
【００４９】
この図２および図３に示した横型Lateral resurf ＭＯＳＦＥＴ半導体装置は、炭化珪素半導体領域の（０００−１）面にゲート（ゲート絶縁膜とゲート電極から成る）、ソースおよびドレインを有し、ゲートに電圧を印加することにより（０００−１）面内でソースとドレイン間に流れる電流の通電／遮断を制御するスイッチング素子である。
【００５０】
この他に横型半導体装置の例としては、ＭＥＳ型電界効果トランジスターがある。これは、（０００−１）面にゲート、ソースおよびドレインを有して、ゲートに電圧を印加することにより（０００−１）面内に流れる電流の通電／遮断を制御する点では、横型Lateral resurf ＭＯＳＦＥＴ半導体装置と同じであるが、ゲート電極の下にゲート絶縁膜はなく炭化珪素半導体の上に直接、金属からなるゲート電極が形成されている。
【００５１】
このように、横型半導体装置を製造する際に、最表層が（０００−１）面を有する炭化珪素半導体領域１１，１２に、ソース１３１、ドレイン１３２、Ｎ−型不純物領域１４、Ｐ＋型不純物領域１５等のＰ型半導体領域やＮ型半導体領域をイオン注入により形成したので、炭化珪素半導体基板１１，１２表面の微細な凹凸を（０００１）面よりも小さくすることができ、それにより、横型半導体装置のオン抵抗、耐電圧等の電気特性を向上することができた。
【００５２】
また、ソース１３１、ドレイン１３２、Ｎ-型不純物領域１４、Ｐ+型不純物領域１５等のＰ型半導体領域やＮ型半導体領域をイオン注入で形成した後に、不活性雰囲気中で１５００℃から２０００℃の温度まで昇温し、その温度で１０秒間から１０分間の不純物活性化熱処理を施したので、さらに、不活性雰囲気中で１２００℃以下の温度から１分以内で１５００℃から２０００℃の温度まで昇温し、その温度で１０秒間から１０分間の不純物活性化熱処理を施したので炭化珪素半導体領域１１、１２の最表層をより一層凹凸のない状態にすることができ、それに応じて横型半導体装置の電気特性を一層向上させることができた。
【００５３】
図４は本発明の半導体装置の一例としての縦型ＭＩＳ電界効果トランジスターの断面模式図である。
（１）この発明の半導体装置では、バルク基板２１を、高濃度Ｎ型の４Ｈ−ＳｉＣ基板で形成し、その（０００−１）面上に、低濃度のＮ型炭化珪素からなるエピタキシャル層２２を形成した。このバルク基板２１とエピタキシャル層２２とは炭化珪素半導体領域を形成し、エピタキシャル層２２の最表層も（０００−１）面となっている。
【００５４】
（２）次に、そのエピタキシャル層２２上に、第１の濃度を有し炭化珪素からなる第１Ｎ型不純物領域２３を化学気相法でエピタキシャル成長させた。続いてこの段階の炭化珪素からなる基板を通常のＲＣＡ洗浄をした後に、リソグラフィー用のアライメントマークをＲＩＥ（Reactive ion etching）で形成した。
【００５５】
（３）そして、イオン注入用のマスクにＬＴＯ（Low temperature oxide）膜を用いた。このＬＴＯ膜は、シランと酸素を４００℃〜８００℃で反応させて二酸化珪素を炭化珪素基板（第１Ｎ型不純物領域２３）上に堆積することにより形成した。この温度は、４００℃〜８００℃で選択することができる。
（４）次いで、リソグラフィーでイオン注入する領域を形成した後に、ＨＦ（フッ酸）でＬＴＯ膜をエッチングしイオン注入される領域を開口した。
（５）次いで、第１Ｎ型不純物領域２３に、アルミニウムあるいはボロンをイオン注入することにより、第１Ｎ型不純物領域３の両サイドに隣接して第１Ｐ型炭化珪素領域（Ｐ型（Ｐ-）ウエル）２４，２４を形成した。
【００５６】
（６）さらに、高耐圧化のために、イオン注入により、第１Ｐ型炭化珪素領域２４よりも高濃度の第２Ｐ型炭化珪素領域（Ｐ＋領域）２４ａを第１Ｐ型炭化珪素領域２４の下部領域に形成した。その第２Ｐ型炭化珪素領域２４ａには、１０18個ｃｍ-3〜１０19個ｃｍ-3のアルミニウムあるいはボロンを注入して形成することで、確実に耐圧性を向上させることができることが分かった。
【００５７】
（７）さらに、必要に応じて、ゲート酸化膜形成予定領域下方の第１Ｐ型炭化珪素領域２４の表面から内部にわたって選択的に、十分な不純物濃度を有するＮ型不純物領域としての埋め込みチャネル領域２５を形成した。この埋め込みチャネル領域２５の形成は、深さ（Ｌbc）＝０．３μｍにおいて、１×１０15個ｃｍ-3〜５×１０17個ｃｍ-3のイオン注入で行った。そして、燐を総ドーズ量が７×１０15個ｃｍ-2となるようにして多段注入し、注入エネルギーを４０ｋｅＶ〜２５０ｋｅＶの範囲で制御することにより所望の深さに形成した。
【００５８】
（８）次に、第１Ｎ型不純物領域２３とは離れた位置で、第１Ｐ型炭化珪素領域２４、２４の表面から内部にわたって選択的に第２の濃度の第２Ｎ型不純物領域（Ｎ+ソース）２６、２６を形成した。
（９）さらに必要に応じて、第２Ｎ型不純物領域２６と埋め込みチャネル領域２５との間の第１Ｐ型炭化珪素領域２４には、その表面から内部にわたって選択的に第３の濃度の第３Ｎ型不純物領域２７をイオン注入で形成した。
【００５９】
（１０）その後、アルゴン雰囲気中において１５００℃から２０００℃の範囲において、１０秒から１０分間不純物活性化熱処理を行い、その後１２００℃以下の温度まで１分から５分で冷却を行った。本実施例では、１５００℃で５分の熱処理を行った。この時に、１２００℃以下から熱処理温度まで１分以内で昇温するとさらによい。
【００６０】
（１１）次いで、１２００℃でＯ2雰囲気あるいはＨ2Ｏを含むＯ2雰囲気で酸化して、約５０ｎｍのゲート酸化膜２８、２８を形成した。このゲート絶縁膜２８は、その全体あるいは少なくともエピタキシャル層２２に接する層が炭化珪素を熱酸化することにより形成され、水を含んだＯ2ガス雰囲気で熱酸化した場合は、形成されたゲート絶縁膜中に水素が含まれている。このＳＩＭＳ（２次イオン質量分析装置）による実測値を図８に示す。炭化珪素基板とゲート酸化膜との界面を中心にして、水素が分布していることがわかる。この界面での最大値としては、立方センチメートルあたり１．０×１０１９以上あれば、移動度が改善される。
【００６１】
（１２）続いて、アルゴン中で３０分間アニールした後に室温までアルゴン中で冷却した。
（１３）その後にゲート電極２９、２９を形成した。ゲート電極２９、２９は、Ｐ+ポリシリコンで形成した。Ｐ+ポリシリコンでゲート電極２９、２９を形成するための方法としては、１）ＣＶＤ法で多結晶ポリシリコンを形成した後に、ボロンやフッ化ボロンをイオン注入することによりＰ型多結晶シリコンを形成する、２）ＣＶＤ法で多結晶ポリシリコンを形成した後に、ボロンを含んだＳｉＯ2膜をＣＶＤ法やスピン塗布により形成して、８００℃〜１１００℃で熱処理し拡散することにより、ボロンを注入してＰ型多結晶シリコンを形成する、３）シランとジボランを一緒に流して６００℃で熱処理することにより多結晶シリコンにボロンを注入してＰ型多結晶シリコンを形成する、などがある。この実施形態では、２）の方法を用いた。
【００６２】
（１４）そして、エッチングすることによりゲート電極２９、２９の形成を完了した。なお、上記の説明では、ゲート電極２９をＰ+ポリシリコンで形成するようにしたが、アルミニウム、アルミニウム合金、あるいはモリブデン金属で形成してもよい。ゲート電極２９をアルミニウム、アルミニウム合金、あるいはモリブデン金属で形成した場合のゲート酸化膜２８との界面は、ゲート電極２９にポリシリコンを用いた場合のゲート酸化膜２８との界面よりも良好であり、チャネル移動度が高くなるという効果も確認することができた。
【００６３】
また、上記のゲート電極２９、２９上に、ＷＳｉ２、ＭｏＳｉ２、あるいはＴｉＳｉ２の何れかからなるシリサイド膜３０を形成してもよい。
【００６４】
（１５）引き続いて、層間絶縁膜３１をＣＶＤ法で堆積した後に、第２Ｎ型不純物領域（Ｎ+ソース）２６，２６上および第１Ｐ型炭化珪素領域（Ｐ-ウエル）２４，２４上の層間絶縁膜３１をエッチングして、コンタクト孔を開口した。
（１６）次いで、ニッケル、チタン、アルミニウムを含有した金属、あるいはこれらの合金からなる積層膜を蒸着あるいはスパッタ法で形成した後に、
（１７）ＲＩＥあるいはウエットエッチングにより、多結晶シリコンからなる金属配線３２を形成し、第１Ｐ型炭化珪素領域２４と第２Ｎ型不純物領域２６とを短絡させた。この実施形態では、アルミニウムを蒸着した後に、ウエットエッチングして金属配線３２を形成した。
【００６５】
（１８）次いで、バルク基板２１の裏側に、金属を蒸着法あるいはスパッタ法で必要な厚さ付けることで、ドレイン電極３３を形成した。この実施形態では、ニッケルをスパッタ法でつけた。
（１９）また、必要に応じて、１０００℃のアルゴン中で５分間の熱処理を行い、このようにして縦型ＭＩＳ電界効果トランジスターを完成させた。
縦型半導体装置としては、この他に、接合型電界効果トランジスターがある。これは、ゲート電極の下に酸化膜がなく、炭化珪素上に金属のゲート電極が直接接触するように形成された構造になっている。このゲート電極に電圧を印加することにより（０００−１）面に垂直な方向に流れる電流の通電／遮断を制御する。
【００６６】
このように、縦型ＭＩＳ電界効果トランジスター及び接合型電界効果トランジスターを製造する際に、最表層が（０００−１）面を有する炭化珪素半導体基板（炭化珪素半導体領域）２１、２２に、第１Ｎ型炭化珪素領域２３、第１Ｐ型炭化珪素領域２４、第２Ｐ型炭化珪素領域２４ａ等のＰ型半導体領域やＮ型半導体領域をイオン注入により形成したので、炭化珪素半導体基板２１，２２表面の凹凸を（０００１）面よりも小さくすることができ、それにより、縦型ＭＩＳ電界効果トランジスター及び接合型電界効果トランジスターのオン抵抗を約１０分の１にすることができた。
【００６７】
また、第１Ｎ型炭化珪素領域２３、第１Ｐ型炭化珪素領域２４、第２Ｐ型炭化珪素領域２４ａ等のＰ型半導体領域やＮ型半導体領域をイオン注入で形成した後、不純物活性化熱処理を施したので、炭化珪素半導体基板２１、２２の最表層をより一層凹凸のない状態にすることができ、それに応じて縦型ＭＩＳ電界効果トランジスター及び接合型電界効果トランジスターの電気特性を一層向上させることができた。
【００６８】
上記で説明した本発明に係る半導体装置、例えばショットキー・バリア・ダイオード、ＰＮ型ダイオード、接合型電界効果トランジスター、横型ＭＩＳ電界効果トランジスター、縦型ＭＩＳ電界効果トランジスターは、その電気特性の改善によって、電力変換器、駆動用インバータ、汎用インバータ、また、ＭＥＳ型電界効果トランジスターは、ＧＨｚ帯の大電力高周波用の通信用機器に部品として組み込まれることによりそれらの装置の性能を向上させるのに寄与することができる。図７に、本発明の横型ＭＩＳ電界効果トランジスターを駆動用インバータの図７のＡの位置にあるトランジスターに適用した回路図を示す。
【００６９】
次に、炭化珪素半導体基板の（０００１）面と（０００−１）面の表面粗度（ＲＭＳ）に対する熱処理時間の効果について説明する。
【００７０】
表面粗度に対する活性化熱処理の効果を調べるために、（０００１）面の炭化珪素基板と、（０００−１）面の炭化珪素基板とを室温から１６００℃まで１分で昇温して、それぞれ１分間と１０分間の活性化熱処理を行い、表面を原子間力顕微鏡で観測して表面粗度（ＲＭＳ）を測定した。その結果を表１に示す。表１から分かるように、熱処理時間が１分でも１０分でも（０００１）面より（０００−１）面の方が表面粗度（ＲＭＳ）が小さく、半分程度になっている。
【００７１】
【表１】
2010004065.tif 000003
【００７２】
したがって、（０００−１）面にイオン注入領域を有する半導体装置を形成することにより、その上にゲート絶縁膜あるいは、ゲート電極を形成して、横型ＭＩＳ電界効果トランジスター、縦型ＭＩＳ電界効果トランジスター、ＭＥＳ型電界効果トランジスター、接合型電界効果トランジスター等の半導体装置を作製すると、通電時に電子が流れる時に、炭化珪素基板表面の凹凸による散乱が減少して、電子が流れやすくなりオン抵抗が下がる。また、ＭＥＳ型電界効果トランジスターの高周波特性が向上する。また、横型ＭＩＳ電界効果トランジスター、縦型ＭＩＳ電界効果トランジスター、ＭＥＳ型電界効果トランジスター、接合型電界効果トランジスター、ショットキー・バリア・ダイオード、ＰＮ型ダイオードで接合部分が形成される場合には、結晶欠陥が形成し難いので、ゲート電極に逆方向（負）の電圧を印加した場合に、リーク電流が減少すると同時に耐電圧を向上させることができる。
【００７３】
（０００−１）面から０°以上１度未満傾斜した面上にエピタキシャル層をシランとプロパンガスの化学気相反応で形成する時の圧力を２５０ｍｂａｒ（２５ｋパスカル）と５００ｍｂａｒ（５０ｋパスカル）で行った場合のエピタキシャル層表面の光学顕微鏡写真（２００倍）を図５に示す。５００ｍｂａｒでは、表面が凹凸であるが、２５０ｍｂａｒでは、表面が平滑である。したがって、２５０ｍｂａｒ以下の圧力で、エピタキシャル層を形成することにより、（０００−１）面から０°以上１度未満傾斜した面上でも、平滑なエピタキシャル層を形成でるので、このようなエピタキシャル層上に電極やゲート絶縁膜を形成した半導体装置は、優れた電気特性を示す。
【００７４】
また、（０００−１）面から０°以上１度未満傾斜した面上にエピタキシャル層をシランとプロパンガスの化学気相反応で形成する時のＣとＳｉの原子数の比を０．６、１、１．５、３で行った場合のエピタキシャル層表面の光学顕微鏡写真（２００倍）を図６に示す。（ｃ）Ｃ/Ｓｉ＝１．５では、三角形の欠陥が多少存在する。（ｄ）Ｃ/Ｓｉ＝３では、非常に多くの欠陥が存在している。一方、Ｃ/Ｓｉ＝０．６（ａ）と１.０（ｂ）では、欠陥は観測されず、平滑である。したがって、Ｃ/Ｓｉ＝１.０以下でエピタキシャル層を形成することにより、（０００−１）面から０°以上１度未満傾斜した面上でも、平滑なエピタキシャル層を形成できるので、このようなエピタキシャル層上に電極やゲート絶縁膜を形成した半導体装置の電気特性を優れたものにすることが可能である。
【産業上の利用可能性】
【００７５】
以上述べたように、この発明の半導体装置では、少なくとも最表層が（０００−１）面の炭化珪素からなる半導体領域を有するとともに、その炭化珪素半導体領域にＰ型半導体領域およびＮ型半導体領域の少なくとも一方がイオン注入により選択的に形成されているので、炭化珪素半導体領域表面の凹凸を小さくすることができ、それにより、半導体装置のオン抵抗、耐電圧等の電気特性を向上することができる。
また、Ｐ型半導体領域やＮ型半導体領域をイオン注入で形成した後、不純物活性化熱処理を施すので、炭化珪素半導体領域の最表層をより一層凹凸のない状態にすることができ、それに応じて半導体装置の電気特性を一層向上させることができる。
また、本発明の半導体装置を用いて、電力変換器、駆動用インバータ、汎用インバータ、あるいは、大電力高周波通信機器を構成することができる。
【符号の説明】
【００７６】
１  バルク基板（炭化珪素半導体領域）
２  エピタキシャル層（炭化珪素半導体領域）
３  Ｐ型半導体領域
４  裏面電極
５  酸化膜
６  ショットキー電極
７  金属配線
１０  金属配線
１１  バルク基板（炭化珪素半導体領域）
１２  エピタキシャル層（炭化珪素半導体領域）
１２２  Ｐ型不純物領域
１３１  ソース（Ｎ＋型不純物領域）
１３２  ドレイン（Ｎ＋型不純物領域）
１４  Ｎ−型不純物領域
１５  Ｐ＋型不純物領域
１６  ＳｉＯ２膜
１７  ゲート絶縁膜
１８  ゲート電極
２１  バルク基板（炭化珪素半導体領域）
２２  エピタキシャル層（炭化珪素半導体領域）
２３  第１Ｎ型炭化珪素領域
２４  第１Ｐ型炭化珪素領域
２４ａ  第２Ｐ型炭化珪素領域
２５  埋め込みチャネル領域（Ｎ−型不純物領域）
２６  第２Ｎ型不純物領域
２７  第３Ｎ型不純物領域
２８  ゲート酸化膜
２９  ゲート電極
３０  シリサイド膜
３１  層間絶縁膜
３２  金属配線
【図１】
2010004065.tif 000004
【図２】
2010004065.tif 000005
【図３】
2010004065.tif 000006
【図４】
2010004065.tif 000007
【図５】
2010004065.tif 000008
【図６】
2010004065.tif 000009
【図８】
2010004065.tif 000010
【図７】
2010004065.tif 000011