(57)【要約】【課題】電子機器へのＡＣラインからの電力供給が絶たれた際のＡＣライン信号の波形異常を的確にしかも高速で検出することが可能なＡＣライン信号検出装置およびその方法、並びに電源装置を提供する。【解決手段】ＡＣライン信号を整流し、整流された信号を半導体集積回路３２への入力信号に変換するための変換部３１とを有し、半導体集積回路３２は、ＡＣライン信号の振幅に比例する少なくとも一つの基準電圧によってＡＣライン信号を複数の電圧領域に分割して、ＡＣライン信号がどの電圧領域にあるかを監視する監視部３２１〜３２３と、ＡＣライン信号が各電圧領域に滞在する滞在時間を計測する計測部と、監視部の監視結果および計測部の計測結果に応じて、滞在時間があらかじめ設定可能な設定時間を超えているか否かを判断してＡＣライン信号の良否判定を行う判定部３２４と、を含む。【選択図】図３
2010261862.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路と、
ＡＣライン信号を整流し、整流された信号を上記半導体集積回路への入力信号に変換するための変換部と、を有し、
上記半導体集積回路は、
上記ＡＣライン信号の振幅に比例する少なくとも一つの基準電圧によって上記ＡＣライン信号を複数の電圧領域に分割して、上記ＡＣライン信号がどの電圧領域にあるかを監視する監視部と、
上記ＡＣライン信号が各電圧領域に滞在する滞在時間を計測する計測部と、
上記監視部の監視結果および上記計測部の計測結果に応じて、上記滞在時間があらかじめ設定可能な設定時間を超えているか否かを判断して上記ＡＣライン信号の良否判定を行う判定部と、を含む
ＡＣライン信号検出装置。
【請求項２】
上記判定部は、
上記滞在時間が上記設定時間を超えても次に移るべき電圧領域に移動しない場合、ＡＣライン信号の供給が停止されたと判断して検出信号を出力する
請求項１記載のＡＣライン信号検出装置。
【請求項３】
上記判定部は、
上記監視部の監視結果を受けて、上記ＡＣライン信号の上記電圧領域に対する遷移状態に応じて上記設定時間を設定可能である
請求項１または２記載のＡＣライン信号検出装置。
【請求項４】
上記監視部は、
上記変換部で変換された上記入力信号をもとに、上記ＡＣライン信号の振幅に比例する少なくとも一つの基準電圧を生成する基準電圧生成部と、
上記基準電圧生成部で生成した上記基準電圧によって上記ＡＣライン信号の半波を複数の電圧領域に分割して、上記ＡＣライン信号がどの電圧領域にあるかを監視するために上記基準電圧と上記入力信号とを電圧比較する少なくとも一つのコンパレータを含む比較部と、を含む
請求項１から３のいずれか一に記載のＡＣライン信号検出装置。
【請求項５】
上記監視部は、
上記ＡＣライン信号の振幅に比例する基準電圧を生成するための、上記入力信号をピークホールドするためのピークホールド部を含み、
上記基準電圧生成部は、
上記ピークホールド部のピークホールド信号により上記基準電圧を生成する
請求項４記載のＡＣライン信号検出装置。
【請求項６】
上記基準電圧生成部は、
上記ピークホールド信号から２個以上の基準電圧を生成する
請求項５記載のＡＣライン信号検出装置。
【請求項７】
上記比較部は、
上記生成された基準電圧の数に相当する複数のコンパレータを含み、
上記複数のコンパレータは、
上記入力信号とそれぞれ異なる基準電圧との電圧比較を行う
請求項６記載のＡＣライン信号検出装置。
【請求項８】
上記判定部は、
上記計測部を含むデジタル回路を含む
請求項１から７のいずれか一に記載のＡＣライン信号検出装置。
【請求項９】
上記デジタル回路は、
上記比較部のコンパレータの出力信号をサンプリングするサンプリング回路を含む
請求項８記載のＡＣライン信号検出装置。
【請求項１０】
上記デジタル回路は、
上記ＡＣライン信号が各電圧領域に滞在する滞在時間を計測する上記計測部としてのデジタルカウンタ回路を含む
請求項８または９記載のＡＣライン信号検出装置。
【請求項１１】
上記デジタル回路は、
上記ＡＣライン信号がどの電圧領域にあるかを検出し、上記ＡＣライン信号が存在する上記電圧領域に滞在する滞在時間と上記設定時間とを比較することにより、上記ＡＣライン信号の良否判定を行うステートマシン回路を含む
請求項８から１０のいずれか一に記載のＡＣライン信号検出装置。
【請求項１２】
上記監視部は、
上記入力信号をデジタル信号に変換するアナログデジタル（ＡＤ）変換回路を含む
請求項１から３のいずれか一に記載のＡＣライン信号検出装置。
【請求項１３】
上記デジタル回路は、
上記ＡＣライン信号が各電圧領域に滞在する滞在時間を計測する上記計測部としてのデジタルカウンタ回路を含む
請求項１２記載のＡＣライン信号検出装置。
【請求項１４】
上記デジタル回路は、
上記ＡＣライン信号がどの電圧領域にあるかを検出し、上記ＡＣライン信号が存在する上記電圧領域に滞在する滞在時間と上記設定時間とを比較することにより、上記ＡＣライン信号の良否判定を行うステートマシン回路を含む
請求項１２または１３記載のＡＣライン信号検出装置。
【請求項１５】
ＡＣライン信号を整流した後に、その整流信号を半導体集積回路へ入力するために変換された入力信号をもとに、上記ＡＣライン信号の振幅に比例する少なくとも一つの基準電圧を生成する第１ステップと、
上記基準電圧によって上記ＡＣライン信号の半波を複数の電圧領域に分割して、上記ＡＣライン信号がどの電圧領域にあるかを監視する第２ステップと、
上記ＡＣライン信号が上記各電圧領域に滞在する滞在時間を計測する第３ステップと、
上記滞在時間があらかじめ設定可能な設定時間を超えているか否かを判断して上記ＡＣライン信号の良否判定を行う第４ステップと
を有するＡＣライン信号検出方法。
【請求項１６】
上記第４ステップにおいて、
上記滞在時間が上記設定時間を超えても次に移るべき電圧領域に移動しない場合、ＡＣライン信号の供給が停止されたと判断して検出信号を出力する
請求項１５記載のＡＣライン信号検出方法。
【請求項１７】
上記第４ステップにおいて、
上記監視結果に基づき、上記ＡＣライン信号の上記電圧領域に対する遷移状態に応じて上記設定時間を設定する
請求項１５または１６記載のＡＣライン信号検出方法。
【請求項１８】
ＡＣライン信号を受けて第１のＤＣ電圧に変換する第１のコンバータと、
上記第１のコンバータの第１のＤＣ電圧を第２のＤＣ電圧に変換し、当該第２のＤＣ電圧を電子機器に供給する第２のコンバータと、を有し、
上記第１のコンバータは、
半導体集積回路と、
ＡＣライン信号を整流し、整流された信号を上記半導体集積回路への入力信号に変換するための変換部と、を含み、
上記半導体集積回路は、
上記ＡＣライン信号の振幅に比例する少なくとも一つの基準電圧によって上記ＡＣライン信号を複数の電圧領域に分割して、上記ＡＣライン信号がどの電圧領域にあるかを監視する監視部と、
上記ＡＣライン信号が各電圧領域に滞在する滞在時間を計測する計測部と、
上記監視部の監視結果および上記計測部の計測結果に応じて、上記滞在時間があらかじめ設定可能な設定時間を超えているか否かを判断して上記ＡＣライン信号の良否判定を行い、検出信号を上記電子機器に出力する判定部と、を含む
電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器へのＡＣラインからの電力供給が絶たれた際のＡＣライン信号の波形異常を検出するＡＣライン信号検出装置およびその方法、並びに電源装置に関するものである。
【背景技術】
【０００２】
従来のＡＣライン信号検出装置は、ＡＣライン信号が全波整流された信号を一定の基準電圧と電圧比較することによりパルス信号に変換し、そのパルス信号の有無を監視することにより、ＡＣラインからの電力供給の有無を検出していた。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従来のＡＣライン信号検出装置では、ＡＣライン信号が全波整流された信号から変換されたパルス信号は、ＡＣラインから正常に電力供給される場合にはＡＣライン信号の半分の周期を持つ。
このため、ＡＣラインからの電力供給が絶たれてから異常と判定するまでに、ＡＣライン信号の半周期以上の時間が掛かっていた。
【０００４】
本発明は、電子機器へのＡＣラインからの電力供給が絶たれた際のＡＣライン信号の波形異常を的確にしかも高速で検出することが可能なＡＣライン信号検出装置およびその方法、並びに電源装置を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の第１の観点のＡＣライン信号検出装置は、半導体集積回路と、ＡＣライン信号を整流し、整流された信号を上記半導体集積回路への入力信号に変換するための変換部と、を有し、上記半導体集積回路は、上記ＡＣライン信号の振幅に比例する少なくとも一つの基準電圧によって上記ＡＣライン信号を複数の電圧領域に分割して、上記ＡＣライン信号がどの電圧領域にあるかを監視する監視部と、上記ＡＣライン信号が各電圧領域に滞在する滞在時間を計測する計測部と、上記監視部の監視結果および上記計測部の計測結果に応じて、上記滞在時間があらかじめ設定可能な設定時間を超えているか否かを判断して上記ＡＣライン信号の良否判定を行う判定部と、を含む。
【０００６】
本発明の第２の観点のＡＣライン信号検出方法は、ＡＣライン信号を整流した後に、その整流信号を半導体集積回路へ入力するために変換された入力信号をもとに、上記ＡＣライン信号の振幅に比例する少なくとも一つの基準電圧を生成する第１ステップと、上記基準電圧によって上記ＡＣライン信号の半波を複数の電圧領域に分割して、上記ＡＣライン信号がどの電圧領域にあるかを監視する第２ステップと、上記ＡＣライン信号が上記各電圧領域に滞在する滞在時間を計測する第３ステップと、上記滞在時間があらかじめ設定可能な設定時間を超えているか否かを判断して上記ＡＣライン信号の良否判定を行う第４ステップとを有する。
【０００７】
本発明の第３の観点の電源装置は、ＡＣライン信号を受けて第１のＤＣ電圧に変換する第１のコンバータと、上記第１のコンバータの第１のＤＣ電圧を第２のＤＣ電圧に変換し、当該第２のＤＣ電圧を電子機器に供給する第２のコンバータと、を有し、上記第１のコンバータは、半導体集積回路と、ＡＣライン信号を整流し、整流された信号を上記半導体集積回路への入力信号に変換するための変換部と、を含み、上記半導体集積回路は、上記ＡＣライン信号の振幅に比例する少なくとも一つの基準電圧によって上記ＡＣライン信号を複数の電圧領域に分割して、上記ＡＣライン信号がどの電圧領域にあるかを監視する監視部と、上記ＡＣライン信号が各電圧領域に滞在する滞在時間を計測する計測部と、上記監視部の監視結果および上記計測部の計測結果に応じて、上記滞在時間があらかじめ設定可能な設定時間を超えているか否かを判断して上記ＡＣライン信号の良否判定を行い、検出信号を上記電子機器に出力する判定部と、を含む。
【発明の効果】
【０００８】
本発明によれば、電子機器へのＡＣラインからの電力供給が絶たれた際のＡＣライン信号の波形異常を的確にしかも高速で検出することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係るＡＣラインから電力供給される電子機器の電源装置の概要を示す図である。
【図２】検出する対象となるＡＣライン信号について説明するための図である。
【図３】本実施形態に係るＡＣライン信号検出装置の具体的な構成例を示す図である。
【図４】ＡＣライン信号、入力信号、ピークホールド信号、基準電圧、および分割される電圧領域との関係を示す図である。
【図５】本実施形態に係るデジタル回路の構成例を示すブロック図である。
【図６】ステートマシン回路の第１の動作を説明するためのタイミングチャートを示す図である。
【図７】ステートマシン回路の第１の動作を表した状態遷移図の一例を示す図である。
【図８】ステートマシン回路の第２の動作を説明するためのタイミングチャートを示す図である。
【図９】ステートマシン回路の第２の動作を表した状態遷移図の一例を示す図である。
【図１０】ＡＣライン信号検出装置の他の構成例を示す図である。
【図１１】図１０のデジタル回路の構成例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．電源装置の全体構成の概要
２．ＡＣライン信号検出装置の構成例
３．変形例
【００１１】
＜１．電源装置の全体構成の概要＞
図１は、本発明の実施形態に係るＡＣラインから電力供給される電子機器の電源装置の概要を示す図である。
【００１２】
本実施形態の電源装置１０は、家庭用コンセント（商用電源）などのＡＣラインから電力供給される電子機器２０に使用される。
電子機器２０としては、たとえばゲーム機やテレビジョン受像機が該当する。
【００１３】
電源装置１０は、第１のコンバータとしてのＡＣ／ＤＣコンバータ１１、第２のコンバータとしてのＤＣ／ＤＣコンバータ１２、およびフォトカプラ１３を有する。
ＡＣ／ＤＣコンバータ１１は、整流回路１１１、変換回路１１２、制御回路（制御ＩＣ）１１３、インダクタＬ１１、ブロックキャパシタＣ１１、ダイオードＤ１１およびスイッチングトランジスタＴ１１を有する。
【００１４】
電源装置１０においては、ＡＣラインから供給されるＡＣライン信号ＳＡＣＬはＡＣ／ＤＣコンバータ１１によって、約４００Ｖの第１のＤＣ電圧であるＡＣ／ＤＣコンバータ出力電圧Ｖ１１に変換される。
出力電圧Ｖ１１は、さらに絶縁型のＤＣ／ＤＣコンバータ１２によって電子機器２０に必要とされる第２のＤＣ電圧Ｖ１２、たとえば１２Ｖに変換され、分配される。
【００１５】
ＡＣ／ＤＣコンバータ１１は、たとえばＰＦＣ(Power Factor Correction：力率改善)コンバータが用いられる。このＰＦＣコンバータは制御ＩＣ１１３によって制御される。
制御ＩＣ１１３は、上述した電圧変換を、スイッチングトランジスタＴ１１を駆動することによってＰＦＣ制御を行うことにより制御する機能を有する。
そして、本実施形態の制御ＩＣ１１３は、整流回路１１１および変換回路１１２を含んで電子機器２０へのＡＣラインからの電力供給が絶たれた際のＡＣライン信号ＳＡＣＬの波形異常を的確にしかも高速で検出するＡＣライン信号検出機能を有している。
【００１６】
制御ＩＣ１１３に、ＡＣライン信号検出機能を持たせた理由は以下の通りである。
ＡＣコンセントから電源プラグが抜かれるなどによりＡＣラインからの電力供給が停止した場合、前述の電源装置１０は、電子機器２０のシステム２１がシャットダウン処理を完了させるまでの間、電力を電子機器２０に供給し続ける必要がある。
この電力は、ＡＣ／ＤＣコンバータ１１のブロックキャパシタＣ１１によって賄われる。
しかし、ブロックキャパシタＣ１１のサイズとコストは、電源装置１０の部品の中で大きな割合を占めるため、ブロックキャパシタの容量の削減が望まれる。
ブロックキャパシタＣ１１の容量を削減するためには、ＡＣが抜けたこと（ＡＣライン信号の供給が停止されたこと）を速く検出し、電子機器２０のシステム２１がシャットダウンを開始するまでの時間を短くする必要がある。
そこで、本実施形態においては、ＡＣ／ＤＣコンバータ１１にＡＣラインからの電力供給が絶たれた際のＡＣライン信号ＳＡＣＬの波形異常を的確にしかも高速で検出するＡＣライン信号検出機能を持たせている。
【００１７】
このように、本実施形態のＡＣライン信号検出機能は、前述のＰＦＣコンバータの制御ＩＣ１１３が持つ、ひとつの機能とすることができる。
具体的には、ＡＣライン信号ＳＡＣＬを整流回路１１１で整流した後の信号を、制御ＩＣ１１３の入力範囲に納まるように変換した入力信号ＳＩＮを、制御ＩＣ１１３で信号処理することにより、ＡＣ抜け検出信号ＳＮＡＣを生成する。
そのＡＣ抜け検出信号ＳＮＡＣはフォトカプラ１３によって絶縁されて、電子機器２０のシステム２１に伝達される。
電子機器２０のシステム２１は、ＡＣ抜け検出信号ＳＮＡＣを受けると、図示しない絶縁するフォトカプラにより制御ＩＣ１１３に、現在のステータスや処理を終了させた等の情報を伝達することが可能である。
【００１８】
ここでＡＣライン信号検出機能をＰＦＣコンバータの制御ＩＣ１１３に持たせることの利点は、ＡＣライン信号検出に用いる入力信号ＳＩＮが、ＰＦＣの制御にかかわる他の機能と共用することができる点である。
たとえば以下の例が挙げられる。
【００１９】
第１はＰＦＣの動作開始・停止をＡＣライン信号ＳＡＣＬの入力電圧レベルで制御する機能である。
第２は電流連続モードのＰＦＣコントローラにおいて、電力制限をＡＣライン信号ＳＡＣＬの入力電圧レベルの逆自乗に比例させる機能である。
ＡＣライン信号検出に用いる入力信号ＳＩＮを、ＰＦＣの制御にかかわるこれらの機能と共用することが可能である。
また、ＡＣライン信号検出機能を専用の単体ＩＣとして形成することも可能である。
【００２０】
［検出する対象となるＡＣライン信号について］
図２（Ａ）および（Ｂ）は、検出する対象となるＡＣライン信号について説明するための図である。
【００２１】
本実施形態において、良否判定を行う対象は、ワールドワイドのＡＣライン信号である。すなわち、良否判定を行う対象は、電圧範囲は８５Ｖから２６４Ｖで、周波数が４７Ｈｚから６３Ｈｚの図２（Ａ）に示すような正弦波状のＡＣライン信号ＳＡＣＬＳである。
ワールドワイドのＡＣライン信号よりも広い電圧範囲または周波数範囲で電子機器が動作するようにマージン設計された電源システムが想定する、ＡＣライン信号も検出対象になり得る。
また、家庭用コンセント以外から電力を供給することを目的とした、図２（Ｂ）に示すような擬似正弦波状の信号ＳＡＣＬＰＳも検出対象になり得る。
【００２２】
＜２．ＡＣライン信号検出装置の構成例＞
図３は、本実施形態に係るＡＣライン信号検出装置の具体的な構成例を示す図である。
【００２３】
図３のＡＣライン信号検出装置３０は、変換部３１および半導体集積回路（制御ＩＣ、制御部）３２を有する。
変換部３１は、図１の整流回路１１１および変換回路１１２を含んで構成される。
半導体集積回路３２は、図１の制御ＩＣ１１３に相当する。
【００２４】
整流回路１１１は、ＡＣラインＬＡＣ１，ＬＡＣ２を伝送されるＡＣライン信号ＳＡＣＬを整流し、整流信号Ｓ１１１を変換回路１１２に供給する。
図３の整流回路１１１は、ＡＣライン信号ＳＡＣＬを全波整流する。
整流回路１１１は、４つのダイオードＤ３１〜Ｄ３４、出力ノードＮＤ３１を含んで構成される。
基準電位であるグランドＧＮＤと出力ノードＮＤ３１間にダイオードＤ３１およびＤ３２が、グランドＧＮＤ側から順方向となるように直列に接続されている。
ダイオードＤ３１のカソードとダイオードＤ３２のアノードとの接続ノードがＡＣラインＬＡＣ１に接続されている。
同様に、基準電位であるグランドＧＮＤと出力ノードＮＤ３１間にダイオードＤ３３およびＤ３４が、グランドＧＮＤ側から順方向となるように直列に接続されている。
ダイオードＤ３３のカソードとダイオードＤ３４のアノードとの接続ノードがＡＣラインＬＡＣ２に接続されている。
【００２５】
変換回路１１２は、整流回路１１１による整流信号Ｓ１１１のレベルを、半導体集積回路３２の入力範囲に納まるようなレベルを持つ、半導体集積回路３２への入力信号ＳＩＮに変換し、半導体集積回路３２に入力させる。
【００２６】
図３の変換回路１１２は、整流回路１１１の整流信号Ｓ１１１の出力ラインとグランドＧＮＤとの間に直列に接続された抵抗素子Ｒ３１，Ｒ３２を有する。
変換回路１１２は、抵抗素子Ｒ３１、Ｒ３２により整流信号Ｓ１１１を抵抗分割（分圧）して、整流信号Ｓ１１１を入力信号ＳＩＮに変換する。
【００２７】
半導体集積回路３２は、変換部３１で変換された入力信号ＳＩＮをもとに、ＡＣライン信号ＳＡＣＬの振幅に比例する少なくとも一つの基準電圧Ｖｒｅｆ‐ｎ（ｎは１以上の整数）を生成する機能を有する。
半導体集積回路３２は、生成した基準電圧Ｖｒｅｆ‐ｎによってＡＣライン信号ＳＡＣＬの半波を複数の電圧領域ＶＡＲ‐ｍ（ｍは２以上の整数）に分割して、ＡＣライン信号ＳＡＣＬがどの電圧領域ＶＡＲ‐ｍにあるかを常に監視する監視機能を有する。
半導体集積回路３２は、監視機能とともにＡＣライン信号ＳＡＣＬが各電圧領域ＶＡＲ‐ｎに滞在する滞在時間ＴＳを計測する計測機能を有する。
半導体集積回路３２は、監視機能と計測機能によりＡＣライン信号ＳＡＣＬの良否判定を行う判定機能を有する。
半導体集積回路３２は、判定機能において、滞在時間ＴＳがあらかじめ設定可能な設定時間を超えても次に移るべき電圧領域に移動しない場合、ＡＣが抜かれた（ＡＣライン信号が遮断された）と判断してＡＣ抜け検出信号ＳＮＡＣを出力する。
【００２８】
図３の半導体集積回路３２は、ピークホールド回路３２１、基準電圧生成回路３２２、比較部３２３、および判定部としてのデジタル回路３２４が集積化されている。
半導体集積回路３２は、端子ＴＭ３１，ＴＭ３２，ＴＭ３３を有する。
図３の半導体集積回路３２は、ピークホールド回路３２１、基準電圧生成回路３２２、および比較部３２３により監視部が形成される。
【００２９】
ピークホールド回路３２１は、入力信号ＳＩＮを受けて、ＡＣライン信号ＳＡＣＬの振幅に比例する基準電圧Ｖｒｅｆ‐ｎを生成するために、入力信号ＳＩＮをピークホールドし、ピークホールド信号Ｓ３２１を基準電圧生成回路３２２に供給する。
【００３０】
図３のピークホールド回路３２１は、演算増幅器（オペアンプ）ＯＰ３１、ホールド用キャパシタＣ３１、およびノードＮＤ３２を有する。
オペアンプＯＰ３１は、非反転入力端子（＋）が、入力信号ＳＩＮが供給される端子ＴＭ３１に接続され、出力がノードＮＤ３２に接続されている。
ダイオードＤ３５のカソードとオペアンプＯＰ３１の反転入力端子（−）がノードＮＤ３２に接続されている。
ノードＮＤ３２は端子ＴＭ３２に接続され、端子ＴＭ３２に外付けのキャパシタＣ３１が接続されている。
【００３１】
基準電圧生成回路３２２は、入力信号ＳＩＮがピークホールドされたピークホールド信号Ｓ３２１から複数（本例では２、ｎ＝２）の基準電圧Ｖｒｅｆ‐１，Ｖｒｅｆ‐２を生成し、生成した基準電圧を比較部３２３に供給する。
【００３２】
図３の基準電圧生成回路３２２は、ピークホールド信号Ｓ３２１の供給ラインとグランドＧＮＤとの間に直列接続された抵抗素子Ｒ３３、Ｒ３４、Ｒ３５を有する。
基準電圧生成回路３２２は、抵抗素子Ｒ３３とＲ３４の接続ノードＮＤ３３に基準電圧Ｖｒｅｆ‐１を生成する。
基準電圧生成回路３２２は、抵抗素子Ｒ３４とＲ３５の接続ノードＮＤ３４に基準電圧Ｖｒｅｆ‐２を生成する。
基準電圧Ｖｒｅｆ‐１は、入力信号ＳＩＮのピーク値（最大ピーク値）の８０％程度のレベルをもって生成される。
基準電圧Ｖｒｅｆ‐２は、入力信号ＳＩＮのピーク値（最大ピーク値）の５０％程度のレベルをもって生成される。
【００３３】
比較部３２３は、基準電圧Ｖｒｅｆ‐１、Ｖｒｅｆ‐２によってＡＣライン信号ＳＡＣＬの半波を複数の電圧領域ＶＡＲ‐ｍ（本例では３）に分割して、ＡＣライン信号ＳＡＣＬがどの電圧領域ＶＡＲ‐Ａ、ＶＡＲ‐Ｂ、ＶＡＲ-Ｃにあるかを常に監視する。
【００３４】
図４（Ａ）〜（Ｄ）は、ＡＣライン信号、入力信号、ピークホールド信号、基準電圧、および分割される電圧領域との関係を示す図である。
【００３５】
図４（Ａ）〜（Ｄ）に示すように、基準電圧Ｖｒｅｆ‐１，Ｖｒｅｆ‐２により、入力信号ＳＩＮを３つの電圧領域ＶＡＲ‐Ａ，ＶＡＲ-Ｂ，ＶＡＲ‐Ｃに分割できる。
そして、基準電圧Ｖｒｅｆ‐１，Ｖｒｅｆ‐２と入力信号ＳＩＮを比較部３２３のコンパレータで電圧比較することにより、ＡＣライン信号ＳＡＣＬが３つの電圧領域ＶＡＲ‐Ａ，ＶＡＲ-Ｂ，ＶＡＲ‐Ｃのどこにあるかを監視することができる。
【００３６】
図３の比較部３２３は、ＡＣライン信号ＳＡＣＬがどの電圧領域ＶＡＲ‐Ａ、ＶＡＲ‐Ｂ、ＶＡＲ-Ｃにあるかを常に監視するための複数（本例では２）のコンパレータＣＭＰ３１、ＣＭＰ３２を有する。
【００３７】
コンパレータＣＭＰ３１は、入力信号ＳＩＮと基準電圧Ｖｒｅｆ‐１とを比較し、比較結果を信号ＣＯＭＰ１としてデジタル回路３２４に出力する。
コンパレータＣＭＰ３１は、入力信号ＳＩＮと基準電圧Ｖｒｅｆ‐１との比較から、ＡＣライン信号ＳＡＣＬが電圧領域ＶＡＲ‐Ｃに存在するか電圧領域ＶＡＲ‐Ｂに存在するかを監視する。
【００３８】
コンパレータＣＭＰ３２は、入力信号ＳＩＮと基準電圧Ｖｒｅｆ‐２とを比較し、比較結果を信号ＣＯＭＰ２としてデジタル回路３２４に出力する。
コンパレータＣＭＰ３２は、入力信号ＳＩＮと基準電圧Ｖｒｅｆ‐２との比較から、ＡＣライン信号ＳＡＣＬが電圧領域ＶＡＲ‐Ｂに存在するか電圧領域ＶＡＲ‐Ａに存在するかを監視する。
【００３９】
デジタル回路３２４は、比較部３２３の監視機能の比較結果（監視結果）に基づいて、ＡＣライン信号ＳＡＣＬが各電圧領域ＶＡＲ‐Ａ、ＶＡＲ‐Ｂ、ＶＡＲ-Ｃに滞在する時間ＴＳ‐Ａ，ＴＳ‐Ｂ，ＴＳ‐Ｃを計測し、ＡＣライン信号ＳＡＣＬの良否判定を行う。
デジタル回路３２４は、良否判定において、滞在時間ＴＳ‐Ａ〜Ｃがあらかじめ定められた設定時間を超えても次に移るべき電圧領域に移動しない場合、ＡＣが抜かれた（ＡＣライン信号が遮断された）と判断してＡＣ抜け検出信号ＳＮＡＣを出力する。
【００４０】
図５は、本実施形態に係るデジタル回路の構成例を示すブロック図である。
【００４１】
図５のデジタル回路３２４は、サンプリング回路３２４１、デジタルカウンタ回路３２４２、およびステートマシン回路３２４３を有する。
【００４２】
サンプリング回路３２４１は、比較部３２３の各コンパレータＣＭＰ３１、ＣＭＰ３２の出力信号をサンプリングし、サンプリングした信号をステートマシン回路３２４３に出力する。
一般的にサンプリング回路３２４１には、デジタルフィルタの機能も含む。これは、ＡＣライン信号ＳＡＣＬにノイズが重畳される場合を想定し、コンパレータ出力信号のチャタリングをサンプリング回路３２４１にて除去するためである。
【００４３】
デジタルカウンタ回路３２４２は、ＡＣライン信号ＳＡＣＬが各電圧領域ＶＡＲ‐Ａ、ＶＡＲ‐Ｂ、ＶＡＲ-Ｃに滞在する時間ＴＳ‐Ａ，ＴＳ‐Ｂ１，ＴＳ‐Ｃ，ＴＳ−Ｂ２を計測し、計測結果をステートマシン回路３２４３に供給する。
【００４４】
ステートマシン回路３２４３は、ＡＣライン信号ＳＡＣＬがどの電圧領域にあるかを監視し、ＡＣライン信号ＳＡＣＬがその電圧領域に滞在する時間ＴＳとあらかじめ定められた時間とを比較することにより、ＡＣライン信号ＳＡＣＬの良否判定を行う。
【００４５】
［ＡＤライン信号検出装置の動作説明］
次に、上記構成を有するＡＣライン信号検出装置３０の動作を、図６〜図９に関連付けて説明する。
【００４６】
ＡＣライン信号ＳＡＣＬは変換部３１の整流回路１１１により整流された後、半導体集積回路３２の入力範囲に納まるように、抵抗分割などにより変換され、入力信号ＳＩＮとして半導体集積回路３２に入力される。
半導体集積回路３２において、入力信号ＳＩＮは、ピークホールド回路３２１によって、ＡＣライン信号ＳＡＣＬの振幅に比例したＤＣ値の信号に変換される。
基準電圧生成回路３２２において、このピークホールドされたピークホールド信号Ｓ３２１から抵抗分割によって、２個の基準電圧Ｖｒｅｆ‐１、Ｖｒｅｆ‐２が生成される。
これらの基準電圧Ｖｒｅｆ‐１、Ｖｒｅｆ‐２により、図４のように入力信号ＳＩＮが３つの電圧領域ＶＡＲ‐Ａ、ＶＡＲ‐Ｂ、ＶＡＲ-Ｃに分割される。
そして、比較部３２３で基準電圧Ｖｒｅｆ‐１、Ｖｒｅｆ‐２と入力信号ＳＩＮとがコンパレータＣＭＰ３１、ＣＭＰ３２で電圧比較されて、ＡＣライン信号ＳＡＣＬが３つの電圧領域ＶＡＲ‐Ａ、ＶＡＲ‐Ｂ、ＶＡＲ-Ｃのどこにあるかが監視される。
比較部３２３の監視結果（比較結果）はデジタル回路３２４に供給される。
【００４７】
デジタル回路３２４においては、比較部３２３のコンパレータＣＭＰ３１、ＣＭＰ３２の出力信号ＣＯＭＰ１，ＣＯＭＰ２が、サンプリング回路３２４１によってサンプリングされ、ステートマシン回路３２４３に伝達される。
サンプリング回路３２４１には、デジタルフィルタの機能をも有しており、ＡＣライン信号ＳＡＣＬにノイズが重畳される場合、コンパレータ出力信号ＣＯＭＰ１，ＣＯＭＰ２のチャタリングがサンプリング回路３２４１にて除去される。
【００４８】
図６は、ステートマシン回路の第１の動作を説明するためのタイミングチャートを示す図である。
図７は、ステートマシン回路の第１の動作を表した状態遷移図の一例を示す図である。
【００４９】
本実施形態においては、上述したように、コンパレータＣＭＰ３１は入力信号ＳＩＮと基準電圧Ｖｒｅｆ‐１を電圧比較し、コンパレータＣＭＰ３２は入力信号ＳＩＮと基準電圧Ｖｒｅｆ‐２を電圧比較する。
【００５０】
ステートマシン回路３２４３は、次のようにＡＣライン信号ＳＡＣＬを監視する。
コンパレータＣＭＰ３１の出力信号ＣＯＭＰ１=０、かつコンパレータＣＭＰ３２の出力信号ＣＯＭＰ２=０の時、ＡＣライン信号ＳＡＣＬは電圧領域ＶＡＲ‐Ａにある。
コンパレータＣＭＰ３１の出力信号ＣＯＭＰ１=０、かつコンパレータＣＭＰ３２の出力信号ＣＯＭＰ２=１の時、ＡＣライン信号ＳＡＣＬは電圧領域ＶＡＲ‐Ｂにある。
コンパレータＣＭＰ３１の出力信号ＣＯＭＰ１=１、かつコンパレータＣＭＰ３２の出力信号ＣＯＭＰ２=１の時、ＡＣライン信号ＳＡＣＬは電圧領域ＶＡＲ‐Ｃにある。
【００５１】
ＡＣライン信号ＳＡＣＬが電圧領域ＶＡＲ‐Ｂにある時には、ＡＣライン信号ＳＡＣＬが上昇する領域か下降する領域かを次のように区別する。
すなわち、直前のステートが電圧領域ＶＡＲ‐Ａにあれば電圧領域ＶＡＲ‐Ｂ１とし、直前のステートが電圧領域ＶＡＲ‐Ｃにあれば電圧領域ＶＡＲ‐Ｂ２とする。
ＡＣライン信号ＳＡＣＬが正常な正弦波の場合、入力信号ＳＩＮは図６に示されているような整流波形となり、ステートはＡ→Ｂ１→Ｃ→Ｂ２→Ａ→Ｂ１→・・・を繰り返す。
図５のデジタル回路３２４の中のデジタルカウンタ回路３２４２は、ＡＣライン信号ＳＡＣＬが各電圧領域に滞在する時間ＴＳ−Ａ，ＴＳ−Ｂ１，ＴＳ−Ｃ，ＴＳ−Ｂ２を計測する。
各電圧領域ＶＡＲ‐Ａ，ＶＡＲ‐Ｂ１，ＶＡＲ‐Ｃ，ＶＡＲ‐Ｂ２には、その領域に滞在できる最大の時間（タイムアウトの時間）があらかじめ設定されており、ステートマシン回路３２４３によって滞在時間とタイムアウト時間との比較が行われる。
【００５２】
図７に示すステートマシン回路３２４３の動作を表した状態遷移図に関連付けると次のようになる。
ＡＣライン信号ＳＡＣＬが正常な正弦波の場合には、前述の通りＡ→Ｂ１→Ｃ→Ｂ２→Ａ→Ｂ１→・・・という遷移を繰り返す。
このとき、ステートマシン回路３２４３の出力であるＡＣ抜け検出信号（ＮＧ検出信号）ＳＮＡＣは“０”（未検出）で出力される。
【００５３】
図７の例では、各電圧領域のタイムアウト時間は次のように設定されている。
電圧領域ＶＡＲ-Ａの滞在時間ＴＳ−Ａのタイムアウト時間は５ｍｓに設定されている。
電圧領域ＶＡＲ‐Ｂ１の滞在時間ＴＳ−Ｂ１のタイムアウト時間は５ｍｓに設定されている。
電圧領域ＶＡＲ‐Ｃの滞在時間ＴＳ−Ｃのタイムアウト時間は２５ｍｓに設定されている。
電圧領域ＶＡＲ‐Ｂ２の滞在時間ＴＳ−Ｂ２のタイムアウト時間は８ｍｓに設定されている。
各電圧領域ＶＡＲ‐Ａ，ＶＡＲ‐Ｂ１，ＶＡＲ‐Ｃ，ＶＡＲ‐Ｂ２の滞在時間ＴＳ−Ａ，ＴＳ−Ｂ１，ＴＳ−Ｃ，ＴＳ−Ｂ２がタイムアウト時間に達すると、ステートマシン回路３２４３はＡＣライン信号ＳＡＣＬが異常であると判断する。
そして、ステートマシン回路３２４３は、ＮＧのステートに遷移してＡＣ抜け検出信号（ＮＧ検出信号）ＳＮＡＣを“１”（検出）とする。
【００５４】
次に、ステートマシン回路動作の別の例を説明する。
図８は、ステートマシン回路の第２の動作を説明するためのタイミングチャートを示す図である。
図９は、ステートマシン回路の第２の動作を表した状態遷移図の一例を示す図である。
【００５５】
ＡＣライン信号ＳＡＣＬが整流されたあとに容量がある場合や、入力信号ＳＩＮの端子に容量がある場合、または消費電力が低い状態で電源動作している場合、ＩＣの入力信号は理想的な整流波形にはならず、電圧の谷が無い波形になるケースがある。
この場合、電圧領域ＶＡＲ‐Ａが存在しないケースが想定される。
したがって、想定される遷移は、「Ａ→Ｂ１→Ｃ→Ｂ２→Ａ→Ｂ１→・・・」の第１の遷移のほかに、「Ｃ→Ｂ２→Ｃ→Ｂ２→・・・」の第２の遷移も許される。
これら両方の遷移を想定した、ステートマシン回路の動作を説明する。
【００５６】
第２の遷移の場合、電圧領域ＶＡＲ‐Ｂ２の滞在時間ＴＳ−Ｂ２は、第１の遷移の場合の滞在時間に比べて長いので、タイムアウト時間を長い時間に設定しないと、誤検出する可能性がある。
よって、電圧領域ＶＡＲ‐Ｂ２での滞在時間ＴＳ−Ｂ２は第２の遷移を想定した長い時間(図９の例では８ｍｓ)に設定する。
【００５７】
さらに、第１の遷移のときに電圧領域ＶＡＲ‐Ｂ２でＡＣ抜けが起こった場合に、可能な限り速く異常信号を出力するため、次のような判定条件が加えられている。
すなわち、コンパレータＣＭＰ３２の出力信号ＣＯＭＰ２=０の条件が成立したときに、電圧領域ＶＡＲ‐Ｂ２に滞在した時間ＴＳ−Ｂ２が一定時間(５ｍｓ)以上であった場合、ＡＣ抜けと判断してＡＣ抜け検出信号（ＮＧ検出信号）ＳＮＡＣを出力する。
このように、ステートマシン回路３２４３は、監視結果を受けて、ＡＣライン信号の電圧領域に対する遷移状態に応じて設定時間を設定可能である。
【００５８】
以上がステートマシン回路の基本動作であるが、実際には初期起動時の状態遷移や、ＮＧから正常への復帰など、様々なステートマシン動作へのカスタマイズが適用可能である。
【００５９】
＜３．変形例＞
以下に、本実施形態に係るＡＣライン信号検出装置の変形例について説明する。
【００６０】
検出する対象となるＡＣライン信号は、高調波ノイズが重畳されることが想定できることから、ＡＣライン信号検出装置は、ＡＣラインＬＡＣ１，ＬＡＣ２から整流回路１１１の間にフィルタを挿入した構成を採用可能である。
同様に、ＡＣライン信号検出装置は、入力信号ＳＩＮに含まれるノイズを、半導体集積回路（ＩＣ）３２の入力部分のフィルタによって除去する構成を採用可能である。
ＡＣライン信号検出装置は、整流回路が全波整流でも半波整流でも適用できる。
ＡＣライン信号検出装置は、入力信号ＳＩＮが電圧入力でも電流入力でも適用できる。
本実施形態では、電圧入力の場合について記述したが、電流入力の場合は、ＩＣ内部に電流電圧変換回路を持たせれば同様の処理が可能となる。
【００６１】
図１０は、ＡＣライン信号検出装置の他の構成例を示す図である。
図１１は、図１０のデジタル回路の構成例を示す図である。
ＡＣライン信号検出装置３０Ａは、図３に示すようにピークホールド回路を使う構成ではなく、図１０に示すように、入力信号ＳＩＮをアナログデジタル（ＡＤ）変換回路３２５で受けるような構成でも実現できる。
ＡＤ変換回路３２５は、監視部として機能する。
この場合、デジタル回路３２４Ａは、図５のサンプリング回路が不要であり、ＡＤ変換回路３２５の出力がステートマシン回路３２４３に入力される。
【００６２】
また、図４に示した、基準電圧Ｖｒｅｆ‐ｎと各電圧領域ＶＡＲ‐ｍについて、基準電圧を１つにすればＡＣライン信号ＳＡＣＬは２つの電圧領域に分割される。
したがって、基準電圧の数は最低１個でよい。
本実施形態においてはＭ基準電圧の数を２個としているが、これを３個以上としても問題ない。
【００６３】
本実施形態によれば、ＡＣ抜け検出速度を従来比で数倍〜数十倍にできる。
また、ワールドワイドのＡＣ入力(８５Ｖ〜２６４Ｖ)に対して、検出速度が入力電圧による影響を受けず常に一定の時間でＡＣ抜け検出が的確に行える。
その結果、ＡＣコンセントから電源プラグが抜かれるなどによりＡＣラインからの電力供給が停止した場合、ＡＣが抜けたことを速く検出し、電子機器のシステムがシャットダウンを開始するまでの時間を短くすることが可能となる。
よって、電子機器２０のシステム２１がシャットダウン処理を完了させるまでの間、電力を電子機器２０に供給し続けるためのブロックキャパシタＣ１１の容量を従来よりも削減することができる。
【符号の説明】
【００６４】
１０・・・電源装置、１１・・・ＡＣ／ＤＣコンバータ（第１のコンバータ）、１１１・・・整流回路、１１２・・・変換回路、１１３・・・制御回路（制御ＩＣ）、１２・・・ＤＣ／ＤＣコンバータ（第２のコンバータ）、２０・・・電子機器、３０，３０Ａ・・・ＡＣライン信号検出装置、３１・・・変換部、３２・・・半導体集積回路、３２１・・・ピークホールド回路（監視部）、３２２・・・基準電圧生成回路（監視部）、３２３・・・比較部（監視部）、３２４，３２４Ａ・・・デジタル回路（判定部）、３２４１・・・サンプリング回路、３２４２・・・デジタルカウンタ回路（計測部）、３２４３・・・ステートマシン回路。
【図１】
2010261862.tif 000003
【図２】
2010261862.tif 000004
【図３】
2010261862.tif 000005
【図４】
2010261862.tif 000006
【図５】
2010261862.tif 000007
【図６】
2010261862.tif 000008
【図７】
2010261862.tif 000009
【図８】
2010261862.tif 000010
【図９】
2010261862.tif 000011
【図１０】
2010261862.tif 000012
【図１１】
2010261862.tif 000013