(57)【要約】      （修正有）【課題】小さい画素サイズでも充分な応答特性が得られる固体撮像素子を提供する。【解決手段】それぞれ半導体基体７の厚さ方向に延びて形成された、ｎ＋領域２と、ｐ＋領域３と、ｎ＋領域２とｐ＋領域３とに挟まれているアバランシェ領域４とを有する構造のアバランシェフォトダイオードと、このアバランシェフォトダイオードの構造を複数個繰り返し含む画素を含む固体撮像素子を構成する。【選択図】図１
2010157665.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ半導体基体の厚さ方向に延びて形成された、ｎ＋領域と、ｐ＋領域と、前記ｎ＋領域と前記ｐ＋領域とに挟まれているアバランシェ領域とを有する構造のアバランシェフォトダイオードと、
前記アバランシェフォトダイオードの構造を複数個繰り返し含む画素とを含む
固体撮像素子。
【請求項２】
前記半導体基体の一方の主面側に配線層が形成され、前記半導体基体の他方の主面から前記受光部に光を入射させる構成である、請求項１に記載の固体撮像素子。
【請求項３】
前記半導体基体の材料がシリコンである請求項１に記載の固体撮像素子。
【請求項４】
前記半導体基体の材料が、Ｇｅ，ＧａＡｓ，ＩｎＰ，ＧａＰ，ＩｎＡｓ，ＧａＳｂ，ＩｎＳｂから選ばれるいずれか１種の材料である請求項１に記載の固体撮像素子。
【請求項５】
前記ｎ＋領域と前記ｐ＋領域とに挟まれている前記アバランシェ領域の幅が、０．０５μｍ〜１μｍの範囲内である、請求項１に記載の固体撮像素子。
【請求項６】
画像の撮影が行われるカメラであって、
それぞれ半導体基体の厚さ方向に延びて形成された、ｎ＋領域と、ｐ＋領域と、前記ｎ＋領域と前記ｐ＋領域とに挟まれているアバランシェ領域とを有する構造のアバランシェフォトダイオードと、前記アバランシェフォトダイオードの構造を複数個繰り返し含む画素とを含む固体撮像素子を備えた
カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、並びに、固体撮像素子を備えたカメラに係わる。
【背景技術】
【０００２】
イメージセンサは、カメラやビデオのような多くの領域における応用を有するデバイスである。
これらのデバイスに使用されるイメージセンサは、多くの画素から構成されている。そして、画素の寸法や画素構造によって、デバイス全体の効率が決まる。
【０００３】
カラー用のデバイスでは、固体状態の、通常、有機材料を起源とする吸収カラーフィルタ材料を、各画素にそれぞれ設けることにより、画素のタイプが赤・緑・青の３色に分かれている。
【０００４】
画素内の効率を改善するために、最も上層の要素部品である、画素サイズのレンズが通常用いられている。これにより、入射光を画素の受光素子に焦点を結ぶように保って、画素に入射するできるだけ多くの光をその画素に捕捉させ、周囲の画素に拡散しないようにしている。
【０００５】
しかしながら、カメラの小型化に伴い、カメラレンズ等の光学部品の制約から、画素サイズをさらに縮小するように要望されている。
画素サイズを縮小することは、画素の受光効率を低下させるだけでなく、フォトダイオードの体積を減少させるので、画素のピークゲインの減少やカメラのダイナミックレンジの著しい減少を招いてしまう。
これらの問題から、同じ露光条件下でより高い応答特性及びより広いダイナミックレンジとなるように、画素設計へ要望されるようになっている。
【０００６】
上述したデバイスを改善する最も明白な方法の１つは、１個の光子から出るキャリアの数を１個より多くすることである。
いくつかの研究者が、１０以上のゲインを有するアバランシェダイオードを使用することを提案している（例えば、特許文献１及び特許文献２参照。）。
これにより、低光量に対しても、高い応答特性が得られるようになり、応答帯域も広くなる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特表２００５−５３２６９６号公報
【特許文献２】特開平９−３３１０５１号公報（［０００６］）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来提案されているアバランシェダイオードの構造を、イメージセンサへ応用しようとすると、２つの大きな問題点を生じる。即ち、３０Ｖ以上の高い電圧を要することと、過剰に熱を生じることである。
【０００９】
アバランシェを生じるためには、ある程度以上の電界を加える必要があり、アバランシェダイオードの厚さと電界の強さに対応した電圧を印加する必要がある。不純物をドープしたシリコン基板で、厚さ３μｍの場合、３０Ｖ以上の高い電圧を印加する必要がある。
印加する電圧を高くすると、高い電位が隣の画素に広がって、その特性を変えてしまい、ノイズとして振舞う、クロストークを生じやすくなる。
この隣接する画素とのクロストークを防ぐためには、画素間の絶縁分離領域を充分確保する必要が生じることから、画素内のアクティブ領域（入射光を受光検出する受光部）の割合が小さくなる。これにより、入射光量が減るため、その分、アバランシェダイオードのゲインを増やす必要が生じる。
【００１０】
過剰に熱を生じると、ノイズが多くなってしまう。
熱の発生は、ペルチエ素子を使用することにより、デバイスを冷却することができるため、熱の発生を抑制することが可能である。
しかしながら、ペルチエ素子を使用すると、その分デバイスが大型化すると共に、消費電力が増大する。
【００１１】
上述した問題の解決のために、本発明においては、小さい画素サイズでも充分な応答特性が得られる、固体撮像素子及び固体撮像素子を備えたカメラを提供するものである。
【課題を解決するための手段】
【００１２】
本発明の固体撮像素子は、それぞれ半導体基体の厚さ方向に延びて形成された、ｎ＋領域と、ｐ＋領域と、ｎ＋領域とｐ＋領域とに挟まれているアバランシェ領域とを有する構造のアバランシェフォトダイオードを含む。さらに、このアバランシェフォトダイオードの構造を複数個繰り返し含む画素を含む。
本発明のカメラは、画像の撮影が行われるカメラであって、前記本発明の固体撮像素子を備えたものである。
【００１３】
上述の本発明の固体撮像素子及びカメラの構成によれば、それぞれ半導体基体の厚さ方向に延びて形成された、ｎ＋領域と、ｐ＋領域と、ｎ＋領域とｐ＋領域とに挟まれているアバランシェ領域とを有する構造のアバランシェフォトダイオードを含む。即ち、アバランシェフォトダイオードを構成する各領域（ｎ＋領域、アバランシェ領域、ｐ＋領域）が半導体基体の厚さ方向に延びて形成され、半導体基体の厚さ方向に深く形成されている。これにより、検出すべき波長の光を検出できるように、アバランシェ領域の深さを設定することが可能である。そして、入射した光を充分に吸収して、光子からアバランシェ現象により多数のキャリアを生成することができる。
また、画素がアバランシェフォトダイオードの構造を複数個繰り返し含むので、それぞれのアバランシェフォトダイオードの構造における、ｎ＋領域とｐ＋領域とに挟まれているアバランシェ領域の幅が、１個の構造のみの場合の半分以下になる。これにより、アバランシェ現象を発生させるために必要となる印加電圧を低減することができる。一方、印加電圧を同じとして比較すると、１個の構造のみの場合よりも、アバランシェ領域にかかる電界を強くすることができるので、１光子当たりに発生するキャリア数を増やすことができる。
【発明の効果】
【００１４】
上述の本発明によれば、アバランシェ現象を発生させるために必要となる印加電圧を低減することができるので、隣接する画素とのクロストークの発生や熱の発生を抑制することができる。これにより、厚い絶縁分離領域やペルチエ素子を採用する必要がなくなり、固体撮像素子の画素の微細化を図ることが可能になる。
従って、アバランシェフォトダイオードを画素に含む固体撮像素子においても、画素を微細化することができるため、固体撮像素子を備えたカメラの小型化や固体撮像素子の画素数の増大を図ることが可能になる。
また、駆動電圧が比較的低いＣＭＯＳイメージセンサにも、アバランシェフォトダイオードを適用することが可能になる。
【００１５】
また、印加電圧を同じとして比較すると、本発明によれば、１光子当たりに発生するキャリア数を増やすことができるので、低光量に対する応答性能を向上することが可能になる。
従って、本発明により、広いダイナミックレンジを保ったままで、低光量レベルに対する感度の向上を実現することが可能になる。
【図面の簡単な説明】
【００１６】
【図１】本発明の固体撮像素子の第１の実施の形態の概略構成図（断面図）である。
【図２】Ａ  図１のＡ−Ａにおける断面図である。  Ｂ  図１のＢ−Ｂにおける断面図である。
【図３】本発明の固体撮像素子の第２の実施の形態の要部の断面図である。
【図４】本発明の固体撮像素子の第３の実施の形態の要部の断面図である。
【図５】本発明の固体撮像素子の第４の実施の形態の要部の断面図である。
【図６】本発明の固体撮像素子の第５の実施の形態の要部の断面図である。
【図７】Ａ、Ｂ  アバランシェフォトダイオードの平面パターンを変えた変形例である。
【図８】Ａ、Ｂ  アバランシェフォトダイオードの平面パターンを変えた変形例である。
【図９】本発明のカメラの実施の形態のブロック図である。
【図１０】材料のバンドギャップと絶縁破壊電圧との関係を示す図である。
【図１１】材料の厚さと絶縁破壊電圧との関係を示す図である。
【図１２】様々な厚さのＧｅの電流電圧曲線を示す図である。
【図１３】様々な厚さのＳｉの電流電圧曲線を示す図である。
【図１４】Ａ  標準的なアバランシェフォトダイオードの構造の断面図である。  Ｂ  図１４Ａの構造における深さ方向の電界の大きさを示す図である。
【発明を実施するための形態】
【００１７】
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．本発明の概要
２．固体撮像素子の第１の実施の形態
３．固体撮像素子の第２の実施の形態
４．固体撮像素子の第３の実施の形態
５．固体撮像素子の第４の実施の形態
６．固体撮像素子の第５の実施の形態
７．変形例
８．カメラの実施の形態
【００１８】
＜１．本発明の概要＞
まず、本発明の実施の形態の説明に先立ち、本発明の概要を説明する。
標準的なアバランシェフォトダイオードの構造の断面図を、図１４Ａに示す。また、図１４Ａの構造における深さ方向の電界の大きさを、図１４Ｂに示す。
図１４Ａに示すように、基板のｉ型半導体領域をアバランシェと吸収領域１０１として、基板の表面側にｎ＋領域１０２を形成し、その下にｐ型アバランシェ領域１０４を形成している。また、基板の底面側にｐ＋領域１０３を形成している。さらに、基板の表面上に透明電極１０５を設け、基板の底面に電極１０６を設けている。透明電極１０５と電極１０６との間に、電源１０７により、透明電極１０５側が＋となるように電圧ＶＬが印加され、電界を形成するようにしている。
アバランシェ領域１０１，１０４の深さは、検出すべき光の波長に対応して設定される。
【００１９】
このアバランシェフォトダイオードにおいては、光（エネルギーｈν）が入射して、ｉ型のアバランシェ領域１０１において、光子から電子ｅ−とホールｈ＋とを生じる。電子ｅ−は透明電極１０５側に移動して、アバランシェ領域１０１からｐ型領域１０４に掃き出される。ホールｈ＋は電極１０６側に移動する。その結果、電流Ｉｐｈが流れる。
【００２０】
図１４Ｂに示すように、ｐ型領域１０４付近で電界が強くなり、ゲインを生じる。また、アバランシェ領域１０１においては、ほぼ一様な電界が生じている。
ｐ型領域１０４で高い電界勾配が維持されて、キャリアである電子ｅ−を加速して、衝撃イオン化により多数のキャリアが生成される。
【００２１】
このアバランシェフォトダイオードの構造では、デバイス全体に印加される電圧が大きいという問題がある。電圧の大きさは、電極１０５，１０６間の半導体材料の厚さと比例すると共に、半導体材料のバンドギャップにも比例する。
シリコンは、絶縁破壊電圧が３×１０５Ｖ／ｃｍであり、厚さ３μｍのノンドープのシリコン基板ではアバランシェ現象を発生させるために、９０Ｖ以上の電圧を要する。不純物を基板にドープすることにより、必要な電圧を低減することが可能であるが、それでも３０〜６０Ｖ程度の電圧が必要になる。
【００２２】
これに対して、標準的なＣＭＯＳデバイスでは、駆動電圧が１０Ｖ以下である。
そのため、ＣＭＯＳデバイスでは３０〜６０Ｖ程度の電圧を制御することが難しく、図１４Ａの構造のアバランシェフォトダイオードを、ＣＭＯＳイメージセンサ（ＣＭＯＳ型固体撮像素子）に適用することは困難である。
【００２３】
上述の問題を克服するために、本発明では、小型で低い電圧で駆動し、画素設計を大きく変える必要がなく、標準的なＣＭＯＳイメージセンサの設計にも組み込むことが可能である、アバランシェフォトダイオードの新しい構成を含む固体撮像素子を提案する。
即ち、アバランシェ領域を、アバランシェ領域を形成する半導体基体の厚さ方向に延びるように形成すると共に、ｎ＋領域とｐ＋領域とｎ＋領域及びｐ＋領域に挟まれているアバランシェ領域とを有する構造を各画素に複数個繰り返して設ける。
【００２４】
アバランシェ領域は、半導体基体（例えば、半導体基板や半導体基板上のエピタキシャル層）の厚さ方向に延びるように形成する。即ち、例えば、半導体基体の主面や半導体基板の基板面に対して略垂直な方向（垂直な方向、垂直な方向からわずかに傾斜した方向）に延びるように形成する。
アバランシェ領域を半導体基体の厚さ方向に延びるように形成することにより、半導体基体の厚さ方向に深く形成して、検出すべき波長の光を検出できるように設定することが可能である。例えば、可視光線を検出する場合には、３μｍ程度の厚さにアバランシェ領域を形成することが可能である。
【００２５】
また、ｎ＋領域とｐ＋領域とｎ＋領域及びｐ＋領域に挟まれているアバランシェ領域とを有する構造を、各画素に複数個繰り返して設けることにより、ｎ＋領域及びｐ＋領域の間のアバランシェ領域の幅を、構造が１個のみの場合の半分以下に狭くすることができる。これにより、図１４に示した１個のアバランシェ領域のみで構成した場合と比較して、アバランシェ現象を発生させるために必要となる電界を、より低い印加電圧で形成することが可能になる。例えば、ＣＭＯＳイメージセンサにも適用することが容易な１０Ｖ以下の電圧で、アバランシェ現象を発生させるため電界を形成することが可能になる。
繰り返しの個数を多くするほど、アバランシェ領域の幅を狭くすることができるため、必要な印加電圧を低減することができる。繰り返しの個数の上限は、画素サイズと、イオン注入マスクのパターニングが可能なパターン幅の最小値とで決まる。
【００２６】
ｎ＋領域と、ｐ＋領域と、ｎ＋領域及びｐ＋領域に挟まれているアバランシェ領域とは、半導体基体にｎ型不純物やｐ型不純物をイオン注入することにより、形成することができる。
半導体基体としては、ｎ型又はｐ型不純物がドープされたシリコン（Ｓｉ）が、最も安価で製造しやすい。また、アバランシェ領域の幅と印加する電圧とを適切な値に選定しやすくなる。
もちろん、Ｇｅ，ＧａＡｓ，ＩｎＰ，ＧａＰ，ＩｎＡｓ，ＧａＳｂ，ＩｎＳｂのような、他の半導体材料も使用可能である。また、３元素や４元素からなる、その他のより大きいバンドギャップを有する半導体材料も、使用することが可能である。
Ｇｅ，ＧａＡｓ，ＩｎＰ，ＧａＰ，ＩｎＡｓ，ＧａＳｂ，ＩｎＳｂから選ばれるいずれか１種の材料を使用すれば、半導体材料のバンドギャップの大きさがシリコンと同程度か小さいので、アバランシェ領域の幅と印加する電圧とを適切な値に選定しやすくなる。
【００２７】
アバランシェ領域は、デバイス全体の絶縁破壊電圧を決定する主要なパラメータの１つであるので、デバイスに最も影響するものである。
アバランシェ領域は、低濃度の不純物（ｎ型又はｐ型）がドープされた領域に、もしくは、ノンドープの領域によって構成される。
そして、アバランシェ領域の幅に対応して、所望の電界が形成されるように、固体撮像素子を含むデバイスの駆動電圧を設定する。
【００２８】
ここで、材料のバンドギャップと絶縁破壊電圧との関係を、図１０に示す。
図１０より、バンドギャップが絶縁破壊電圧に直接関係しており、バンドギャップが広いと絶縁破壊電圧が高くなることがわかる。
とても狭いバンドギャップを有する材料を使用することは、単に判断基準でしかないように見えるであろう。
しかし、もし室温でのバンドギャップが狭すぎたとすると、デバイスのバックグラウンドレベルは、バルク材料へのキャリアの熱放散によって、Ｓ／Ｎ比の小さいデバイスとなり、明らかに望ましくない品質となることを覚えておくべきである。
また、主に重要なことは、その材料の吸収スペクトルである。明らかに、デバイスは、検出しようとする波長の光に応答する必要があり、この応答はその波長における材料の吸収により決定される。
従って、もし材料のバンドギャップが広すぎると、材料が入射光に対して透明になり、波長の信号に反応しなくなる。
また、バンドギャップが狭すぎると、検出できる波長の範囲は広くなり、検出したくない光も記録されるので、これを補償するために別体のカットオフフィルタが必要になる。このようなニーズにより、可視光領域の光を操作する受光素子には、シリコンが普通選択される。このように、シリコンに近いバンドギャップを有する半導体が可能性のある材料である。
【００２９】
次に、アバランシェ領域の幅の絶縁破壊電圧への影響を考察する。
材料の厚さと絶縁破壊電圧との関係を、図１１に示す。ここでは、Ｇｅ，Ｓｉ，ＳｉＣ，ＳｉＯ２の４つの代表的な材料が示されている。
【００３０】
図１１より、いずれの材料も層の厚さに伴い、指数的に絶縁破壊電圧が増大することがわかる。このことは、普通のアバランシェダイオードの設計における駆動電圧を制限する要素となる。
即ち、図１４Ａに示したような普通のアバランシェダイオードでは、出力を必要なレベルまで押し上げるためには、２μｍを超えた厚さが必要となるので、シリコンの場合には３０Ｖを超える電圧となる。明らかに、この電圧は標準的なＣＭＯＳチップが耐えるには高すぎるので、そのような技術は、ＣＭＯＳイメージセンサにまで容易に拡張できるものではない。
【００３１】
一方、本発明の固体撮像素子におけるアバランシェ領域の幅は、図１１の横軸に示した半導体材料の厚さに対応するので、必要な絶縁破壊電圧の大きさと、使用する半導体材料とから、アバランシェ領域の幅が決まることになる。
広いバンドギャップを有するＳｉＯ２では、１０Ｖ以下に電圧を低減するためには、３ｎｍ以下の厚さにしなくてはならず、プロセスの安定性のためには薄すぎる。
ＳｉＣは、１０Ｖ以下に電圧を低減するためには４０ｎｍ以下の厚さにする必要があり、現在使用可能な製造工程においては、歪みが残る。
シリコンでは、１０Ｖ以下に電圧を低減するための厚さが２５０ｎｍ以下であり、これは物理的に可能性のある領域であることから、シリコンのような材料が本発明には適切である。
Ｇｅのようにバンドギャップがより狭くなると、１μｍ以下のずっと広い範囲の厚さが許容される。
このように、ＳｉからＧｅまでの周辺のバンドギャップを有する材料を、アバランシェ領域の材料として使用可能である。例えば、Ｇｅ，ＧａＡｓ，ＩｎＰ，ＧａＰ，ＩｎＡｓ，ＧａＳｂ，ＩｎＳｂが挙げられる。
【００３２】
次に、様々な厚さのＧｅの電流電圧曲線を、図１２に示す。厚さは、０．４μｍ、０．５μｍ、０．６μｍと変えている。横軸はＧｅを使用した半導体デバイスのソース−ドレイン電圧を示し、縦軸はＧｅを使用した半導体デバイスのドレイン電流を示している。
図１２に示すように、０．４μｍ〜０．６μｍの作製しやすい厚さで４〜６Ｖの低い電圧を実現できることがわかる。
従って、Ｇｅのようにバンドギャップが狭いと、主に熱で発育するノイズに関係しやすくなるものの、低電圧のアバランシェダイオードを作製することが容易であることがわかる。
【００３３】
同様に、様々な厚さのＳｉの電流電圧曲線を、図１３に示す。厚さは、０．２μｍ、０．３μｍ、０．４μｍと変えている。
図１３に示すように、Ｓｉにおいて必要な絶縁破壊電圧を得るためには、Ｇｅの場合よりも厚さ（アバランシェ領域の幅）を低減する必要がある。
このことにもかかわらず、プロセス技術が最も進歩しており、バックグラウンドノイズのレベルがまだ低いので、シリコンが最良の材料選択になっている。
【００３４】
本発明において、ｎ＋領域とｐ＋領域とに挟まれているアバランシェ領域の幅は、０．０５μｍ〜１μｍの範囲内とすることがより好ましい。
アバランシェ領域の幅を０．０５μｍ以上とすることにより、通常のマスクを使用したイオン注入により、アバランシェダイオードを構成する各領域を容易に形成することができる。
アバランシェ領域の幅を１μｍ以下とすることにより、２μｍ程度の小さい画素サイズでも、図１４に示した構造と比較して、必要な電圧を低減することが可能になる。
【００３５】
＜２．固体撮像素子の第１の実施の形態＞
続いて、本発明の具体的な実施の形態を説明する。
本発明の固体撮像素子の第１の実施の形態の概略構成図（断面図）を、図１に示す。
この固体撮像素子は、ｐ型の半導体基板７にｎ型のウエル層１が形成され、このｎ型のウエル層１内に、画素を構成するフォトダイオードが形成されている。
【００３６】
ｎ型のウエル層１は、画素毎に島状に分離して形成されている。
半導体基板７の上には、透過率・屈折率調整層１３、パッシベーション層１２、透過率・屈折率調整層１１が積層され、さらにその上に、画素毎に対応する色のカラーフィルタ９，１０が形成されている。
カラーフィルタ９，１０の上には、平坦化層１６を介して、オンチップレンズが形成されている。
一方、半導体基板７の下には、絶縁層１５が形成され、絶縁層１５の中に金属配線層１４が形成されている。
それぞれの金属配線層１４は、絶縁層１５によって絶縁されている。
この固体撮像素子では、金属配線層１４が設けられた絶縁層１５と、カラーフィルタ９，１０及びオンチップレンズ８とが、フォトダイオードが形成された半導体基板７の互いに逆側の主面に形成されている。即ち、配線が設けられている基板の表面とは反対側から光を照射する、裏面照射側構造となっている。
【００３７】
本実施の形態においては、特に、それぞれ半導体基板７の厚さ方向に延びる、ｎ＋領域２／アバランシェ領域４／ｐ＋領域３のアバランシェフォトダイオードの構造を、１画素内に複数個繰り返して形成している。
ｎ＋領域２と、ｐ＋領域３と、アバランシェ領域４とは、それぞれ、ｎ型ウエル層１内に、半導体基板７の厚さ方向（図１の上下方向）に延びて形成されている。そして、ｎ＋領域２とｐ＋領域３との間にアバランシェ領域４が挟まれた構造とすることにより、アバランシェフォトダイオードが構成されている。
【００３８】
図１に示すように、ｎ＋領域２／アバランシェ領域４／ｐ＋領域３の構造を、ｎ＋領域２或いはｐ＋領域３を隣の同じ構造と共用している。これにより、それぞれ３つのｎ＋領域２及びｐ＋領域３に対して、合計５つのアバランシェ領域４を設けることができる。
ｎ＋領域２は、下層の絶縁層１５内に形成されている、電極（カソード電極）５に接続されている。
ｐ＋領域３は、下層の絶縁層１５内に形成されている、電極（アノード電極）６に接続されている。
それぞれの電極（カソード電極）５は、図１の断面とは別の部分で接続されており、同じ電位が供給される。電極（アノード電極）６についても同様である。
アバランシェダイオードを構成する３つの領域２，３，４は、上面がほぼ揃って形成され、この上面をｎ型のウエル層１及び半導体基板７が覆っている。
【００３９】
図１のＡ−Ａにおける水平断面図を図２Ａに示し、Ｂ−Ｂにおける水平断面図を図２Ｂに示す。図２Ａ及び図２Ｂにおいて、図の上下方向が図１の左右方向に対応しており、図の左右方向が図１の紙面に垂直な方向に対応している。
【００４０】
図２Ａに示すように、ｎ＋領域２／アバランシェ領域４／ｐ＋領域３のアバランシェダイオードの構造が、ｎ＋領域２或いはｐ＋領域３を隣の同じ構造と共用して、繰り返し形成されている。アバランシェダイオードを構成する３つの領域２，３，４は、図１の断面においても、図２Ａの断面においても、平行に延びるように形成されている。
図１及び図２Ａにおけるアバランシェ領域４の幅によって、ｎ＋領域２及びｐ＋領域３に与える電圧（電位差）と形成される電界との関係が決まる。アバランシェ領域４の幅が狭いほど、必要な電圧を小さくすることができる。アバランシェ領域４の幅は、前述した０．０５μｍ〜１μｍの範囲内とすることが、より好ましい。
【００４１】
図２Ｂに示すように、ｎ＋領域２に接続された電極５と、ｐ＋領域３に接続された電極６とは、それぞれ櫛状に形成されており、ｎ＋領域２やｐ＋領域３に接続された櫛歯部と、各櫛歯部を接続する接続部とから成っている。アバランシェ領域４の下の部分は、電極５，６が接続されないので、周囲の部分と同じく絶縁層１５になっている。
【００４２】
半導体基板７としては、ｎ型又はｐ型不純物がドープされたシリコンを使用することができる。また、Ｇｅや、ＧａＡｓ，ＩｎＰ，ＧａＰ，ＩｎＡｓ，ＧａＳｂ，ＩｎＳｂ、並びに、３元素や４元素から成るより大きいバンドギャップの半導体材料も使用することが可能である。
アバランシェ領域４は、前述したように、低濃度の不純物（ｎ型又はｐ型）がドープされた領域、もしくは、ノンドープの領域により構成する。
アバランシェダイオードを構成する３つの領域２，３，４は、各画素に形成されたｎ型のウエル層１内に、各領域のパターンに対応したマスクを使用してｎ型不純物やｐ型不純物のイオン注入を行うことにより、形成することができる。
【００４３】
上述の本実施の形態によれば、それぞれ半導体基板７の厚さ方向に延びる、ｎ＋領域２／アバランシェ領域４／ｐ＋領域３のアバランシェフォトダイオードの構造を、１画素内に複数個繰り返して形成している。
アバランシェ領域４を半導体基板７の厚さ方向に延びるように形成することにより、半導体基板７の厚さ方向に深く形成して、検出すべき波長の光を検出できるように、アバランシェ領域４の深さを設定することが可能である。これにより、入射光を充分に吸収して、光子からアバランシェ現象により多数のキャリアを生成することができる。
そして、アバランシェフォトダイオードの構造を１画素内に複数個繰り返して形成していることにより、ｎ＋領域２及びｐ＋領域３の間のアバランシェ領域４の幅を、構造が１個のみの場合の半分以下に狭くすることができる。これにより、アバランシェ現象を発生させるために必要となる印加電圧を低減することができる。一方、印加電圧を同じとして比較すると、１個の構造のみの場合よりも、アバランシェ領域４にかかる電界を強くすることができるので、１光子当たりに発生するキャリア数を増やすことができる。
【００４４】
必要な印加電圧を低減することができるため、隣接する画素とのクロストークの発生や熱の発生を抑制することができる。これにより、厚い絶縁分離領域やペルチエ素子を採用する必要がなくなり、固体撮像素子の画素の微細化を図ることが可能になる。
従って、アバランシェフォトダイオードを画素に含む固体撮像素子においても、画素を微細化することができる。
また、駆動電圧が比較的低いＣＭＯＳイメージセンサにも、アバランシェフォトダイオードを適用することが可能になる。
【００４５】
また、印加電圧を同じとして比較すると、アバランシェ領域４にかかる電界を強くして、１光子当たりに発生するキャリア数を増やすことができるので、低光量に対する応答性能を向上することが可能になる。
従って、広いダイナミックレンジを保ったままで、低光量レベルに対する感度の向上を実現することが可能になる。
【００４６】
さらに、本実施の形態では、アバランシェダイオードを構成する３つの領域２，３，４は、上面がほぼ揃って形成されている。これにより、アバランシェ領域４全体に、ほぼ均一な電界が印加されるため、アバランシェ領域４の深さ方向において、ほぼ同様にキャリアが増大する。
【００４７】
＜３．固体撮像素子の第２の実施の形態＞
固体撮像素子の第１の実施の形態では、全体の断面図を示したが、以降の実施の形態では、理解しやすくするために、半導体基板７の上層及び下層の図示を省略する。半導体基板７の上層及び下層の構成は、第１の実施の形態と同様とすることができる。
本発明の固体撮像素子の第２の実施の形態の要部（半導体基板７の一部）の断面図を、図３に示す。図３では、半導体基板７の１画素の部分の光入射側（裏面側）の一部の断面図を示している。
第１の実施の形態では、図１に示したように、アバランシェダイオードを構成する３つの領域２，３，４の上面がほぼ揃って形成され、その上面をウエル層１及び半導体基板７が覆っていた。
これに対して、図３に示すように、この第２の実施の形態では、アバランシェ領域４が、ｎ＋領域２及びｐ＋領域３よりも、光入射側に突出して形成されている。
アバランシェ領域４の上面は、第１の実施の形態と同じく、ｎ型のウエル層１及び半導体基板７で覆われている。
その他の構成は、第１の実施の形態と同様であるので、重複説明を省略する。
【００４８】
この構成の場合、アバランシェ現象は、主としてアバランシェ領域４の下部付近で発生する。アバランシェ領域４の表面付近にあるキャリアは、周囲にｎ＋領域２及びｐ＋領域３が設けられていないため、高い電界にさらされることがなく、表面付近にあるキャリアからはアバランシェ現象は生じない。そして、半導体基板７の近傍にキャリアが発生しにくいので、半導体基板７の表面でのキャリアの漏れが小さい。
一方、比較的波長の短い光は、半導体基板７の表面近傍に吸収されるので、増幅が小さくなる。
【００４９】
＜４．固体撮像素子の第３の実施の形態＞
本発明の固体撮像素子の第３の実施の形態の要部（半導体基板７の一部）の断面図を、図４に示す。
図４に示すように、この第３の実施の形態では、アバランシェダイオードを構成する３つの領域２，３，４が、半導体基板７の上面まで形成されている。
その他の構成は、第１の実施の形態と同様であるので、重複説明を省略する。
【００５０】
この構成の場合、アバランシェダイオードを構成する３つの領域２，３，４が半導体基板７の上面まで形成されている。これにより、比較的波長の短い光（可視光線の青色付近や紫外線等）に対しても、アバランシェ現象により１つの光子から多数のキャリアを生成できる。即ち、比較的波長の短い光の感度を向上することができる。
なお、半導体基板７の上には、カラーフィルタ９，１０やオンチップレンズ８が存在しており、比較的波長の短い光はこれらの部分でも若干吸収されるので、本実施の形態の構成を採用しても、全ての入射光をアバランシェ現象に使用できるわけではない。
また、アバランシェダイオードを構成する３つの領域２，３，４の上面が半導体基板７の上面と一致しており、３つの領域２，３，４の上面が揃っている。これにより、アバランシェ領域４全体に、ほぼ均一な電界が印加されるため、アバランシェ領域４の深さ方向において、ほぼ同様にキャリアが増大する。
【００５１】
ただし、アバランシェダイオードを構成する３つの領域２，３，４が、半導体基板７の上面まで形成されていることにより、半導体基板７の上面近傍において、隣接する画素との間でのキャリアのリークの発生が懸念される。特に、半導体基板７の上面近傍に欠陥や界面準位が存在していると、キャリアのリークの要因となりやすい。
キャリアのリークの発生によるノイズの量が、信号の量に比較して充分に小さい場合には、本実施の形態の構成を採用しても問題はない。
【００５２】
この第３の実施の形態の構成を製造するには、ｎ型のウエル層１を半導体基板７の上面まで形成した後に、３つの領域２，３，４を半導体基板７の上面まで達するように形成すれば良い。
なお、第１の実施の形態や第２の実施の形態の構成の場合、３つの領域２，３，４を形成するイオン注入は、半導体基板７の下面（表面）側から行われるが、本実施の形態の場合、半導体基板７の上面（裏面）側から行うことも可能である。
【００５３】
＜５．固体撮像素子の第４の実施の形態＞
本発明の固体撮像素子の第４の実施の形態の要部（半導体基板７の一部）の断面図を、図５に示す。
図５に示すように、この第４の実施の形態では、アバランシェダイオードを構成する３つの領域２，３，４が、半導体基板７の上面の近くまで形成されている。ｎ型のウエル層１は、半導体基板７の上面まで形成されている。３つの領域２，３，４の上面と、半導体基板７の上面との間のウエル層１は、かなり薄くなっている。
その他の構成は、第１の実施の形態と同様であるので、重複説明を省略する。
【００５４】
この構成の場合、アバランシェダイオードを構成する３つの領域２，３，４が半導体基板７の上面近くまで形成されている。これにより、比較的波長の短い光（可視光線の青色付近や紫外線等）に対しても、光子からアバランシェ現象により多数のキャリアを生成できる。
また、ｎ型のウエル層１の分だけ、半導体基板７の上面から３つの領域２，３，４が離れて形成されているため、半導体基板７の上面近傍の欠陥や界面準位に起因する、キャリアのリークの発生を抑制することができる。
ただし、３つの領域２，３，４の上面を覆う表面の薄いウエル層１の分だけ、第３の実施の形態と比較して、比較的波長の短い光の感度が低下する。
【００５５】
＜６．固体撮像素子の第５の実施の形態＞
本発明の固体撮像素子の第５の実施の形態の要部（半導体基板７の一部）の断面図を、図６に示す。
図６に示すように、この第５の実施の形態では、アバランシェダイオードを構成する３つの領域２，３，４が、半導体基板７の上面の近くまで形成されている。ｎ型のウエル層１は、半導体基板７の上面近くまで形成されている。３つの領域２，３，４の上面と、半導体基板７の上面との間のウエル層１及び半導体基板７は、それぞれかなり薄くなっている。
即ち、この第５の実施の形態の構成は、第４の実施の形態と比較すると、ウエル層１の上面を覆って、さらに半導体基板７がある。また、第１の実施の形態と比較すると、３つの領域２，３，４の上面を覆うウエル層１及び半導体基板７が、それぞれかなり薄くなっている。
【００５６】
この構成の場合、アバランシェダイオードを構成する３つの領域２，３，４が半導体基板７の上面近くまで形成されている。これにより、比較的波長の短い光（可視光線の青色付近や紫外線等）に対しても、光子からアバランシェ現象により多数のキャリアを生成できる。
また、ｎ型のウエル層１及び半導体基板７の分だけ、半導体基板７の上面から３つの領域２，３，４が離れて形成されているため、半導体基板７の上面近傍の欠陥や界面準位に起因する、キャリアのリークの発生を抑制することができる。
ただし、３つの領域２，３，４の上面を覆う表面の薄いウエル層１及び半導体基板７の分だけ、第３の実施の形態と比較して、比較的波長の短い光の感度が低下する。一方、第１の実施の形態と比較すると、比較的波長の短い光の感度が上昇する。
【００５７】
アバランシェダイオードを構成する３つの領域２，３，４の上面から半導体基板７の上面までの距離により、キャリアのリークの発生と、比較的波長の短い光の感度とは、トレードオフの関係にある。
固体撮像素子が必要とする特性と、画素サイズ等の設計条件とから、上述した５つの実施の形態に示したような様々な構成から、必要な特性が得られるような構成を選定すれば良い。
【００５８】
＜７．変形例＞
上述した第１〜第５の実施の形態は、アバランシェフォトダイオードを構成する３つの領域２，３，４を、図２Ａに示した平面パターンで形成していた。
本発明において、アバランシェフォトダイオードを構成する３つの領域の平面パターンは、図２Ａに示したパターンに限定されるものではなく、その他のパターンも可能である。
３つの領域２，３，４の平面パターンの変形例を、以下に示す。
【００５９】
アバランシェフォトダイオードを構成する３つの領域２，３，４の平面パターンの第１の変形例を、図７Ａに示す。また、この第１の変形例における、図２Ｂに対応する電極５，６の平面パターンを、図７Ｂに示す。
図７Ａに示すように、画素の中央に、ｐ＋領域３が長方形のパターンに形成されており、その周囲を額縁状に囲うように、３つの領域２，３，４が順次配置されている。ｎ＋領域２及びｐ＋領域３は２つ、アバランシェ領域４は３つ形成されている。
図７Ｂに示すように、電極５，６は、ｎ＋領域２やｐ＋領域３に接続された部分を、画素の中央から外側に向かう接続部によって電気的に接続しており、さらに、画素の周縁付近に配線等と接続するための引き出し電極部を有している。
【００６０】
アバランシェフォトダイオードを構成する３つの領域２，３，４の平面パターンの第２の変形例を、図８Ａに示す。また、この第２の変形例における、図２Ｂに対応する電極５，６の平面パターンを、図８Ｂに示す。
図８Ａに示すように、画素の中央に、ｐ＋領域３が円形のパターンに形成されており、その周囲を同心円状に囲うように、３つの領域２，３，４が順次配置されている。ｎ＋領域２は２つ、ｐ＋領域３は３つ、アバランシェ領域４は４つ形成されている。
図８Ｂに示すように、電極５，６は、ｎ＋領域２やｐ＋領域３に接続された部分を、画素の中心から外側に向かう接続部によって電気的に接続しており、さらに外側に、配線等と接続するための三角形の引き出し電極部を有している。
【００６１】
これらの変形例の平面パターンの場合、各画素のアバランシェフォトダイオードの構造のうち、最も外側にある領域が、第１の変形例ではｎ＋領域２であり、第２の変形例ではｐ＋領域３であり、いずれも同一領域となっている。これにより、隣接する画素と最も外側にある領域を同じ導電型にすることが容易になるため、画素の絶縁分離がしやすいという利点がある。
【００６２】
これに対して、図２Ａに示した平面パターンでは、画素の一端側はｎ＋領域２で、他端側はｐ＋領域３になっている。この平面パターンの場合には、隣接する画素と、対向する領域を同一導電型に揃えるようにすれば、画素の絶縁分離がしやすくなるが、画素毎に平面パターンが逆パターンになる。画素毎に平面パターンを同一パターンとすると、対向する領域が逆導電型になるため、リーク電流を防ぐために、画素間の分離領域を充分に確保する必要がある。
図２Ａに示した平行な平面パターンでも、３つの領域２，３，４の数を変更して、画素の両端の領域を同一導電型とすれば、図７Ａや図８Ａの平面パターンと同様に、絶縁分離がしやすくなる。
【００６３】
本発明において、アバランシェダイオードを構成する３つの領域の平面パターンは、図２Ａ、図７Ａ、図８Ａに示したパターンに限定されるものではなく、その他の平面パターンを採用することが可能である。
なお、アバランシェダイオードを構成する３つの領域の平面パターンは、図２Ａ、図７Ａ、図８Ａに示したパターンのように、単純な形状のパターンの繰り返しとすることが好ましい。単純な形状のパターンとすることにより、イオン注入のマスクずれに対応するためのマージンを確保しやすく、その分、パターン幅を狭くして電圧を低減することが容易になる。これに対して、複雑な形状のパターンとすると、マスクずれに対応するためのマージンが確保しにくくなるため、パターン幅を狭くしにくくなり、不利である。
【００６４】
本発明は、ＣＣＤ固体撮像素子（ＣＣＤイメージセンサー）、ＣＭＯＳ型固体撮像素子（ＣＭＯＳイメージセンサー）を問わず、各種の固体撮像素子に適用することができる。
【００６５】
また、上述の各実施の形態では、ｐ型の半導体基板７にｎ型のウエル層１を形成した場合を説明したが、本発明では、これらを逆導電型にして、ｎ型の半導体基板にｐ型のウエル層を形成した構成とすることも可能である。
【００６６】
また、上述の各実施の形態では、裏面照射型構造の場合を説明したが、配線層と同じ側から半導体基体に光を照射する、表面照射型構造の固体撮像素子にも本発明を適用することが可能である。表面照射型構造に本発明を適用した場合でも、アバランシェ領域の幅を狭くして、アバランシェ現象を発生させるための電圧を低減することが可能である。
【００６７】
＜８．カメラの実施の形態＞
本発明のカメラは、上述した本発明に係る固体撮像素子を備えて、カメラを構成したものである。本発明のカメラとしては、スチルカメラ、ビデオカメラ、カメラ機能付き携帯機器等が挙げられる。
本発明のカメラの実施の形態を、以下に示す。
【００６８】
本発明のカメラの一実施の形態の概略構成図（ブロック図）を、図９に示す。
本実施の形態のカメラは、光学系（結像レンズ）８１と、固体撮像素子８２と、駆動回路８３と、信号処理回路８４とを備えている。
固体撮像素子８２は、ＣＣＤ固体撮像素子やＣＭＯＳ型固体撮像素子等であり、本発明の固体撮像素子の構成（１画素内にアバランシェフォトダイオードの構造を複数個繰り返し形成した構成）を採用する。
【００６９】
光学系（結像レンズ）８１は、被写体からの像光（入射光）を固体撮像素子８２の撮像面上に結像させる。これにより、固体撮像素子８２の受光部（フォトダイオード）において一定期間信号電荷が蓄積される。駆動回路８３は固体撮像素子８２の信号電荷の蓄積・読み出し等の駆動を制御する。信号処理回路８４は、固体撮像素子８２の出力信号に対して種々の信号処理を施して出力する。本実施の形態のカメラは、光学系（結像レンズ）８１、固体撮像素子８２、駆動回路８３、信号処理回路８４がモジュール化したカメラモジュールの形態を含む。
【００７０】
本実施の形態のカメラによれば、固体撮像素子８２が本発明の固体撮像素子の構成を採用しているので、アバランシェフォトダイオードを含む画素を微細化することが可能になる。これにより、カメラの小型化や固体撮像素子８２の画素数の増大を図ることが可能になる。
【００７１】
上述した本発明のカメラの実施の形態において、前述した固体撮像素子の第１〜第５の実施の形態のいずれとも組み合わせても良く、またその他の固体撮像素子の構成と組み合わせも良い。
【００７２】
本発明のカメラは、図９に示した各実施の形態に限らず、その他の様々な構成を採用することができる。
【００７３】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【符号の説明】
【００７４】
１  ｎ型のウエル層、２  ｎ＋領域、３  ｐ＋領域、４  アバランシェ領域、５  （カソード）電極、６  （アノード）電極、７  ｐ型の半導体基板、８  オンチップレンズ、９，１０  カラーフィルタ、１２  パッシベーション層、１４  金属配線層、１５  絶縁層、８１  光学系（結像レンズ）、８２  固体撮像素子、８３  駆動回路、８４  信号処理回路
【図１】
2010157665.tif 000003
【図２】
2010157665.tif 000004
【図３】
2010157665.tif 000005
【図４】
2010157665.tif 000006
【図５】
2010157665.tif 000007
【図６】
2010157665.tif 000008
【図７】
2010157665.tif 000009
【図８】
2010157665.tif 000010
【図９】
2010157665.tif 000011
【図１０】
2010157665.tif 000012
【図１１】
2010157665.tif 000013
【図１２】
2010157665.tif 000014
【図１３】
2010157665.tif 000015
【図１４】
2010157665.tif 000016