(57)【要約】【課題】Ｉ／Ｏセルを効率良く配置できる集積回路装置及び電子機器等を提供すること。【解決手段】集積回路装置は、各Ｉ／ＯセルがＩ／Ｏ回路及びパッドで構成される複数のＩ／Ｏセルと、コア回路１０２とを含み、チップ外縁部１０１からコア回路１０２へ向かう方向を第１の方向とした場合に、複数のＩ／Ｏセルのうちの第１のＩ／Ｏセル１０の第１のＩ／Ｏ回路１１及び複数のＩ／Ｏセルのうちの第２のＩ／Ｏセル２０の第２のＩ／Ｏ回路２１は、第１の方向に沿って並んで配置され、第１の方向に直交する方向を第２の方向とした場合に、第１のＩ／Ｏセル１０の第１のパッド１２は、第１のＩ／Ｏ回路１１の第２の方向に配置される。【選択図】図１
2010262978.tif 000002
【特許請求の範囲】
【請求項１】
各Ｉ／ＯセルがＩ／Ｏ回路及びパッドを含む複数のＩ／Ｏセルと、
コア回路とを含み、
チップ外縁部から前記コア回路へ向かう方向を第１の方向とした場合に、
前記複数のＩ／Ｏセルのうちの第１のＩ／Ｏセルの第１のＩ／Ｏ回路及び前記複数のＩ／Ｏセルのうちの第２のＩ／Ｏセルの第２のＩ／Ｏ回路は、前記第１の方向に沿って並んで配置され、
前記第１の方向に直交する方向を第２の方向とした場合に、
前記第１のＩ／Ｏセルの第１のパッドは、前記第１のＩ／Ｏ回路の前記第２の方向に配置されることを特徴とする集積回路装置。
【請求項２】
請求項１において、
前記第２のＩ／Ｏセルの第２のパッドは、前記第１のパッドの前記第２の方向に配置されることを特徴とする集積回路装置。
【請求項３】
請求項２において、
前記第２のＩ／Ｏ回路から前記第２のパッドに対して、Ｌ字型のパッド配線が配線されることを特徴とする集積回路装置。
【請求項４】
請求項１において、
前記第２のＩ／Ｏセルの第２のパッドは、前記第２のＩ／Ｏ回路の前記第２の方向に配置されることを特徴とする集積回路装置。
【請求項５】
請求項４において、
前記複数のＩ／Ｏセルのうちの第４のＩ／Ｏセルは、前記複数のＩ／Ｏセルのうちの第３のＩ／Ｏセルの前記第１の方向に配置され、
前記第３のＩ／Ｏセルの第３のパッドは、前記第１のパッドの前記第２の方向に配置され、
前記第４のＩ／Ｏセルの第４のパッドは、前記第２のパッドの前記第２の方向に配置されることを特徴とする集積回路装置。
【請求項６】
請求項５において、
前記第２の方向に沿った座標軸を第２の座標軸とした場合に、
前記第１のパッド〜前記第４のパッドは、各々のパッドの中心位置の前記第２の座標軸での座標が互いに異なった座標になるように配置されることを特徴とする集積回路装置。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記第１のＩ／Ｏセル及び前記第２のＩ／Ｏセルがコーナー部に配置される場合に、
前記第１のＩ／Ｏ回路及び前記第２のＩ／Ｏ回路に比べて、前記第１のパッド及び前記第２のパッドの方が前記コーナー部に近くなるように前記第１のＩ／Ｏセル及び前記第２のＩ／Ｏセルが配置されることを特徴とする集積回路装置。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記第１のＩ／Ｏ回路及び前記第２のＩ／Ｏ回路の各々は、その長手方向が前記第２の方向に沿うように配置されることを特徴とする集積回路装置。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記複数のＩ／Ｏセルのうちの第５のＩ／Ｏセルの第５のパッド及び第５のＩ／Ｏ回路は、前記第１の方向に沿って並んで配置され、
前記第５のＩ／Ｏセルは、前記第１のＩ／Ｏセル及び前記第２のＩ／Ｏセルの前記第２の方向に配置され、
前記第１のＩ／Ｏセル、前記第２のＩ／Ｏセル及び前記第５のＩ／Ｏセルに電源を供給する電源線が、前記第２のＩ／Ｏセルの前記第１の方向の領域において前記第２の方向に沿って配線されると共に、前記第５のＩ／Ｏセル上を前記第２の方向に沿って配線されることを特徴とする集積回路装置。
【請求項１０】
請求項９において、
前記電源線として、静電保護素子用の第１の電源線と、前記Ｉ／Ｏ回路用の第２の電源線とが配線され、
前記第１の電源線は、前記第２のＩ／Ｏセルの前記第１の方向の領域において前記第２の方向に沿って配線され、
前記第２の電源線は、前記第１の電源線の前記第１の方向の領域において前記第２の方向に沿って配線されることを特徴とする集積回路装置。
【請求項１１】
請求項１０において、
前記第１の電源線は、前記第５のＩ／Ｏセル上において前記第２の方向に沿って配線され、
前記第２の電源線は、前記第５のＩ／Ｏセル上において、前記第１の電源線の前記第１の方向の領域において前記第２の方向に沿って配線されることを特徴とする集積回路装置。
【請求項１２】
請求項１乃至１１のいずれかに記載の集積回路装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置及び電子機器等に関する。
【背景技術】
【０００２】
マイクロコンピューター等の回路規模の大きい集積回路装置では、多ピン化に伴ってＩ／Ｏセル（入出力セル）の個数が増加し、Ｉ／Ｏセルが配置される領域の面積が増大している。その結果、チップサイズが大きくなるという課題がある。
【０００３】
この課題に対して例えば特許文献１には、各Ｉ／Ｏセルをその長手方向がチップの各辺に平行になるようにして２段以上配列する手法が開示されている。しかしながらこの手法では、Ｉ／Ｏ回路とパッドとを接続するために、新たに金属配線層を追加しなければならないなどの課題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１５１５９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の幾つかの態様によれば、Ｉ／Ｏセルを効率良く配置できる集積回路装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００６】
本発明の一態様は、各Ｉ／ＯセルがＩ／Ｏ回路及びパッドを含む複数のＩ／Ｏセルと、コア回路とを含み、チップ外縁部から前記コア回路へ向かう方向を第１の方向とした場合に、前記複数のＩ／Ｏセルのうちの第１のＩ／Ｏセルの第１のＩ／Ｏ回路及び前記複数のＩ／Ｏセルのうちの第２のＩ／Ｏセルの第２のＩ／Ｏ回路は、前記第１の方向に沿って並んで配置され、前記第１の方向に直交する方向を第２の方向とした場合に、前記第１のＩ／Ｏセルの第１のパッドは、前記第１のＩ／Ｏ回路の前記第２の方向に配置されることを特徴とする集積回路装置に関係する。
【０００７】
本発明の一態様によれば、２つのＩ／Ｏ回路が第１の方向に沿って並んで配置されるため、従来Ｉ／Ｏ回路が占めていた領域に別のＩ／Ｏセルを配置することができる。また、第１のＩ／ＯセルのパッドがＩ／Ｏ回路の第２の方向に配置されるため、第１のＩ／Ｏセルが配置される領域の第１の方向での長さを短くすることができる。このようにすれば、Ｉ／Ｏセルを効率良く配置することができ、チップサイズを縮小することができる。
【０００８】
また本発明の一態様では、前記第２のＩ／Ｏセルの第２のパッドは、前記第１のパッドの前記第２の方向に配置されてもよい。
【０００９】
このようにすれば、２つのＩ／Ｏセルが第１の方向に沿って並んで配置された場合に、それぞれのパッドをチップの例えば最外周部に並べて配置することができる。
【００１０】
また本発明の一態様では、前記第２のＩ／Ｏ回路から前記第２のパッドに対して、Ｌ字型のパッド配線が配線されてもよい。
【００１１】
このようにすれば、２つのＩ／Ｏセルが第１の方向に沿って並んで配置された場合に、内側のＩ／Ｏ回路（第２のＩ／Ｏ回路）とチップの例えば最外周部に配置されたパッドとを電気的に接続することができる。また、Ｌ字型のパッド配線が外側のＩ／Ｏ回路（第１のＩ／Ｏ回路）上を通らないから、新たな金属配線層を追加することなしに、内側のＩ／Ｏ回路とパッドとを接続することができる。
【００１２】
また本発明の一態様では、前記第２のＩ／Ｏセルの第２のパッドは、前記第２のＩ／Ｏ回路の前記第２の方向に配置されてもよい。
【００１３】
このようにすれば、内側のＩ／Ｏセル（第２のＩ／Ｏセル）の占める面積を小さくすることができる。
【００１４】
また本発明の一態様では、前記複数のＩ／Ｏセルのうちの第４のＩ／Ｏセルは、前記複数のＩ／Ｏセルのうちの第３のＩ／Ｏセルの前記第１の方向に配置され、前記第３のＩ／Ｏセルの第３のパッドは、前記第１のパッドの前記第２の方向に配置され、前記第４のＩ／Ｏセルの第４のパッドは、前記第２のパッドの前記第２の方向に配置されてもよい。
【００１５】
このようにすれば、４つのＩ／Ｏセルを配置する場合に、Ｉ／Ｏセルが配置される領域の第２の方向の長さを短くすることができるから、従来のＩ／Ｏ回路に変更を加えることなくチップサイズを縮小することができる。また、Ｌ字型のパッド配線を用いないため、Ｉ／Ｏ回路からパッドまでの配線を短くすることができる。
【００１６】
また本発明の一態様では、前記第２の方向に沿った座標軸を第２の座標軸とした場合に、前記第１のパッド〜前記第４のパッドは、各々のパッドの中心位置の前記第２の座標軸での座標が互いに異なった座標になるように配置されてもよい。
【００１７】
このようにすれば、４つのＩ／Ｏセルを配置する場合に、ワイヤーボンディング等に支障をきたすことなしにチップサイズを縮小することができる。
【００１８】
また本発明の一態様では、前記第１のＩ／Ｏセル及び前記第２のＩ／Ｏセルがコーナー部に配置される場合に、前記第１のＩ／Ｏ回路及び前記第２のＩ／Ｏ回路に比べて、前記第１のパッド及び前記第２のパッドの方が前記コーナー部に近くなるように前記第１のＩ／Ｏセル及び前記第２のＩ／Ｏセルが配置されてもよい。
【００１９】
このようにすれば、コーナー部にＩ／Ｏセルを配置する場合に、ワイヤーボンディング等に支障をきたすことなしにチップサイズを縮小することができる。
【００２０】
また本発明の一態様では、前記第１のＩ／Ｏ回路及び前記第２のＩ／Ｏ回路の各々は、その長手方向が前記第２の方向に沿うように配置されてもよい。
【００２１】
このようにすれば、Ｉ／Ｏ回路の長手方向が第２の方向に沿うように配置されるから、従来の集積回路装置に比べて、Ｉ／Ｏ回路が配置される領域の第１の方向の長さを短くすることができる。その結果、チップサイズを縮小することができる。
【００２２】
また本発明の一態様では、前記複数のＩ／Ｏセルのうちの第５のＩ／Ｏセルの第５のパッド及び第５のＩ／Ｏ回路は、前記第１の方向に沿って並んで配置され、前記第５のＩ／Ｏセルは、前記第１のＩ／Ｏセル及び前記第２のＩ／Ｏセルの前記第２の方向に配置され、前記第１のＩ／Ｏセル、前記第２のＩ／Ｏセル及び前記第５のＩ／Ｏセルに電源を供給する電源線が、前記第２のＩ／Ｏセルの前記第１の方向の領域において前記第２の方向に沿って配線されると共に、前記第５のＩ／Ｏセル上を前記第２の方向に沿って配線されてもよい。
【００２３】
このようにすれば、本発明のＩ／Ｏセルと従来の配置によるＩ／Ｏセル（第５のＩ／Ｏセル）とを混在して使用する場合に、例えば既存の電源線に変更を加えることなしに、各Ｉ／Ｏセルに必要な電源を供給することができる。
【００２４】
また本発明の一態様では、前記電源線として、静電保護素子用の第１の電源線と、前記Ｉ／Ｏ回路用の第２の電源線とが配線され、前記第１の電源線は、前記第２のＩ／Ｏセルの前記第１の方向の領域において前記第２の方向に沿って配線され、前記第２の電源線は、前記第１の電源線の前記第１の方向の領域において前記第２の方向に沿って配線されてもよい。
【００２５】
このようにすれば、例えば、既存の静電保護素子用電源線と既存のＩ／Ｏ回路用電源線とに変更を加えることなしに、各Ｉ／Ｏセルに必要な電源を供給することができる。
【００２６】
また本発明の一態様では、前記第１の電源線は、前記第５のＩ／Ｏセル上において前記第２の方向に沿って配線され、前記第２の電源線は、前記第５のＩ／Ｏセル上において、前記第１の電源線の前記第１の方向の領域において前記第２の方向に沿って配線されてもよい。
【００２７】
このようにすれば、従来の配置によるＩ／Ｏセル（第５のＩ／Ｏセル）については、既存の静電保護素子用電源線及び既存のＩ／Ｏ回路用電源線をそのまま使用することができる。その結果、従来のＩ／Ｏセルと本発明のＩ／Ｏセルとを混在して用いることができるから、チップサイズを縮小すると共に、チップレイアウト上の種々の制約に対応できる柔軟性の高いレイアウト設計が可能となる。
【００２８】
また本発明の他の態様は、上記に記載の集積回路装置を含む電子機器に関係する。
【図面の簡単な説明】
【００２９】
【図１】集積回路装置の第１の構成例。
【図２】Ｉ／Ｏセルの配置の従来例。
【図３】図３（Ａ）、図３（Ｂ）、図３（Ｃ）は第１の構成例の他の例。
【図４】図４（Ａ）、図４（Ｂ）、図４（Ｃ）は集積回路装置の第２の構成例。
【図５】集積回路装置の第３の構成例。
【図６】集積回路装置の一例。
【図７】電気光学パネル駆動用Ｉ／Ｏセルの一例。
【図８】電気光学パネル駆動用Ｉ／Ｏセルと電源線との接続部分のレイアウト例。
【図９】電気光学パネル駆動用Ｉ／Ｏセルと電源線との接続部分のレイアウト例。
【図１０】電気光学パネル駆動用Ｉ／Ｏセルと電源線との接続部分のレイアウト例。
【図１１】電子機器の一例。
【発明を実施するための形態】
【００３０】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３１】
１．第１の構成例
図１に本実施形態の集積回路装置の第１の構成例を示す。本構成例の集積回路装置１００は、各Ｉ／ＯセルがＩ／Ｏ回路及びパッドを含む複数のＩ／Ｏセルとコア回路１０２とを含む。図１には、複数のＩ／Ｏセルのうちの第１、第２のＩ／Ｏセル１０、２０と、第１、第２のＩ／Ｏセル１０、２０に含まれる第１、第２のＩ／Ｏ回路１１、２１及び第１、第２のパッド１２、２２を示す。
【００３２】
チップ外縁部１０１からコア回路１０２へ向かう方向を第１の方向Ｄ１とし、第１の方向Ｄ１に直交する方向を第２の方向Ｄ２とした場合に、第１のＩ／Ｏ回路１１及び第２のＩ／Ｏ回路２１は第１の方向Ｄ１に沿って並んで配置される。また、第１のパッド１２は、第１のＩ／Ｏ回路１１の第２の方向Ｄ２に配置される。さらに、第２のパッド２２は、第１のパッド１２の第２の方向Ｄ２に配置され、第２のＩ／Ｏ回路２１から第２のパッド２２に対して、Ｌ字型のパッド配線２３が配線される。さらに、第１、第２のＩ／Ｏ回路１１、２１の各々は、その長手方向が第２の方向Ｄ２に沿うように配置される。
【００３３】
コア回路１０２の領域は、集積回路装置１００の主要な回路が配置される領域であり、コア回路１０２は、Ｉ／Ｏセルからの信号が入力される回路ブロックやＩ／Ｏセルに信号を出力する回路ブロック等を含む。マイクロコンピューターの集積回路装置を例にとれば、コア回路はＣＰＵ（Central Processing Unit）、メモリー、クロック発生回路及び電源回路等を含む。
【００３４】
なお、上記の第２の方向Ｄ２は、第１の方向Ｄ１、すなわちチップ外縁部１０１からコア回路１０２へ向かう方向（例えばチップ外縁部１０１の１つの辺に直交し、かつコア回路１０２に向かう方向）に直交する方向であるから、図１に矢印で示す方向Ｄ２の反対方向は第２の方向Ｄ２と同等である。したがって、上述した第１、第２のＩ／Ｏセル１０、２０を、第１の方向Ｄ１に沿った軸の周りでミラー反転（左右反転）したものは、第１、第２のＩ／Ｏセル１０、２０と同一のものとみなすことができる。
【００３５】
本構成例では、第１、第２のＩ／Ｏセル１０、２０を、チップ外縁部１０１に沿って（第２の方向Ｄ２に沿って）それぞれ複数個配置することができる。その際に、図１のＡ１に示すように、第１、第２のＩ／Ｏ回路１１、２１が隣接する（相対する）ように配置することができる。また、Ａ２に示すように第２のパッド２２が隣接する（相対する）ように、或いはＡ３に示すように第１のＩ／Ｏ回路１１と第２のパッド２２が隣接する（相対する）ように配置することもできる。
【００３６】
また、コーナー部に第１、第２のＩ／Ｏセル１０、２０が配置される場合には、第１、第２のＩ／Ｏ回路１１、２１に比べて、第１、第２のパッド１２、２２の方がコーナー部に近くなるように配置される。その際に、図１のＡ４に示すように、第１、第２のパッド１２、２２がコーナー部に位置するように配置される。或いはＡ５に示すように、第１、第２のパッド１２、２２がコーナー部の外側に位置するように配置されてもよい。このようにすることで、コーナー部分でのワイヤーボンディングの際に生じるトラブルを回避することができる。
【００３７】
なお、本実施形態の集積回路装置は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００３８】
図１に示す本構成例の集積回路装置１００によれば、Ｉ／Ｏ回路の長手方向が第２の方向Ｄ２に沿うように配置されるから、従来の集積回路装置に比べて、Ｉ／Ｏ回路が配置される領域の第１の方向Ｄ１の長さを短くすることができる。また、必要のないパッドを除去して、その部分にＩ／Ｏ回路を配置することができる。その結果、チップ面積を有効に活用し、チップサイズを縮小することができる。
【００３９】
また、本構成例のＩ／Ｏ回路１１、２１として、従来のＩ／Ｏ回路５１を９０度又は２７０度回転させたものを用いることができる。したがって、従来のＩ／Ｏ回路５１を変更することなしに使用できるという利点がある。
【００４０】
さらにＬ字型のパッド配線２３は第１のＩ／Ｏ回路１１の上を通らずに配線されるから、Ｉ／Ｏ回路上に配線するための新たな金属配線層を追加することなしに、内側のＩ／Ｏ回路とパッドとを接続することができる。
【００４１】
図２にはＩ／Ｏセルの配置の従来例を示す。図２に示すように、従来のＩ／Ｏ回路５１は、その長手方向が第１の方向Ｄ１に沿うようにして、パッド５２の第１の方向Ｄ１に配置される。したがって、Ｉ／Ｏ回路５１が配置される領域の第１の方向Ｄ１の長さは長くなるから、図１の本構成例の集積回路に比べてチップサイズの点で不利である。
【００４２】
図３（Ａ）〜図３（Ｃ）には、第１の構成例のＩ／Ｏセルの他の例を示す。図３（Ａ）には３つのＩ／Ｏセルの配置を示し、上述の第１、第２のＩ／Ｏセル１０、２０に加えて、第３のＩ／Ｏセルが配置される。具体的には、第１〜第３のＩ／Ｏ回路１１、２１、６１は第１の方向Ｄ１に沿って並んで配置され、第１のパッド１２は第１のＩ／Ｏ回路１１の第２の方向Ｄ２に配置され、第２のパッド２２は第１のパッド１２の第２の方向Ｄ２に配置され、さらに第３のパッド６２は第２のパッド２２の第２の方向Ｄ２に配置される。そして、第３のＩ／Ｏ回路６１から第３のパッド６２に対して、Ｌ字型のパッド配線６３が配線される。このようにすることで、３つのＩ／Ｏセルを効率良く配置することができる。
【００４３】
図３（Ｂ）には、第２のＩ／Ｏセル２０のＬ字型のパッド配線２３の他の例を示す。図３（Ｂ）の例は、パッド配線２３の屈曲部分の内角の角度を９０度より大きい角度（例えば１３５度）にしたものである。パッド配線２３の直角部分をなくすことにより、パッド配線２３を流れる電流の電流密度が直角部分で集中することを低減できる。このようにすれば、エレクトロマイグレーション等による断線を防止することができる。このようにＬ字型のパッド配線２３は略Ｌ字形状であるものも含まれる。
【００４４】
図３（Ｃ）には、本実施形態のＩ／Ｏセル及び従来のＩ／Ｏセルが混在する配置を示す。具体的には、図３（Ｃ）のＢ１に示すように、第２のパッド２２と従来のＩ／Ｏセルのパッド５２とが隣接するように配置される。或いは、Ｂ２に示すように、第１のＩ／Ｏ回路１１と従来のＩ／Ｏセルのパッド５２とが隣接するように配置される。このようにすることで、従来のＩ／Ｏセルと本実施形態のＩ／Ｏセルとを混在して用いることができるから、チップレイアウト上の種々の制約に対応できる柔軟性の高いレイアウト設計が可能となる。
【００４５】
また、上述したように、Ｉ／Ｏ回路１１、２１として、従来のＩ／Ｏ回路５１を９０度又は２７０度回転させたものを用いることができるから、従来のＩ／Ｏ回路５１を変更することなしに使用できる。
【００４６】
以上説明したように、本実施形態の集積回路装置によれば、従来のＩ／Ｏ回路に変更を加えることなく、また新たに金属配線層を追加することなしに、従来の集積回路装置に比べて、Ｉ／Ｏ回路が配置される領域の第１の方向Ｄ１の長さを短くすることができる。これにより従来Ｉ／Ｏ回路が占めていた領域を、コア回路を配置するための領域として使用できる。また、必要のないパッドを除去して、その部分にＩ／Ｏ回路を配置することができる。このようにすることで、チップ面積を有効に活用し、チップサイズを縮小することができる。さらに、従来のＩ／Ｏセルと本実施形態のＩ／Ｏセルとを混在して用いることができるから、チップレイアウト上の種々の制約に対応できる柔軟性の高いレイアウト設計が可能となる。
【００４７】
２．第２の構成例
図４（Ａ）に、本実施形態の集積回路装置の第２の構成例を示す。本構成例は、第１〜第４のＩ／Ｏ回路１１、２１、３１、４１及び第１〜第４のパッド１２、２２、３２、４２を含み、４個のパッドがいわゆる千鳥型に配置されるものである。
【００４８】
具体的には、第１のＩ／Ｏ回路１１及び第２のＩ／Ｏ回路２１は第１の方向Ｄ１に沿って並んで配置され、第１のパッド１２は第１のＩ／Ｏ回路１１の第２の方向Ｄ２に、第２のパッド２２は第２のＩ／Ｏ回路２１の第２の方向Ｄ２に、それぞれ配置される。さらに、第４のＩ／Ｏ回路４１は第３のＩ／Ｏ回路３１の第１の方向Ｄ１に配置され、第３のパッド３２は第１のパッド１２の第２の方向Ｄ２に、第４のパッド４２は第２のパッド２２の第２の方向Ｄ２に、それぞれ配置される。そして第１〜第４のパッド１２、２２、３２、４２は、各々のパッドの中心位置が互いに第２の方向Ｄ２にずれて配置される。すなわち、第２の方向Ｄ２に沿った座標軸を第２の座標軸とした場合に、第１〜第４のパッド１２、２２、３２、４２は、各々のパッドの中心位置の第２の座標軸での座標が互いに異なった座標になるように配置される。
【００４９】
図４（Ｂ）及び図４（Ｃ）には、上記第２の構成例の変形例を示す。これら２つの変形例は、いわゆる千鳥型配置ではないが、各々のパッドの中心位置が互いに第２の方向Ｄ２にずれて配置されたものである。具体的には、第１のパッド１２と第３のパッド３２との間隔が、第２のパッド２２と第４のパッド４２との間隔より広くなるように配置したものが図４（Ｂ）に示す変形例である。また、これとは逆に、第１のパッド１２と第３のパッド３２との間隔が、第２のパッド２２と第４のパッド４２との間隔より狭くなるように配置したものが図４（Ｃ）に示す変形例である。
【００５０】
図４（Ａ）〜図４（Ｃ）に示す第２の構成例及びその変形例によれば、従来のＩ／Ｏ回路に変更を加えることなく、また新たに金属配線層を追加することなしに、Ｉ／Ｏセルが配置される領域の第２の方向Ｄ２の長さを短くすることができるから、チップサイズを縮小することができる。また、Ｌ字型のパッド配線を用いないため、Ｉ／Ｏ回路からパッドまでの配線を短くすることができる。
【００５１】
３．第３の構成例
図５に、本実施形態の集積回路装置の第３の構成例を示す。本構成例は、本実施形態のＩ／Ｏセル及び従来のＩ／Ｏセルが混在する配置において、各Ｉ／Ｏセルに電源を供給する電源線を含む。
【００５２】
具体的には、従来のＩ／Ｏセルを構成する第５のパッド５２及び第５のＩ／Ｏ回路５１は、第１の方向Ｄ１に沿って並んで配置され、第５のＩ／Ｏセル（第５のＩ／Ｏ回路５１及び第５のパッド５２）は、第１のＩ／Ｏセル（第１のＩ／Ｏ回路１１及び第１のパッド１２）及び第２のＩ／Ｏセル（第２のＩ／Ｏ回路２１及び第２のパッド２２）の第２の方向Ｄ２に配置される。さらに、第１、第２のＩ／Ｏセル及び第５のＩ／Ｏセルに電源を供給する電源線７１、７２が、第２のＩ／Ｏセルの第１の方向Ｄ１の領域において第２の方向Ｄ２に沿って配線されると共に、第５のＩ／Ｏセル上を第２の方向Ｄ２に沿って配線される。
【００５３】
より具体的には、図５に示すように、電源線として静電保護素子用の第１の電源線７１とＩ／Ｏ回路用の第２の電源線７２とが配線される。静電保護素子は、集積回路装置１００と外部との間の静電気放電による回路の破壊を防止するためのものであり、ダイオード及び抵抗素子等で構成され、通常ではパッドの近傍に配置される。第１の電源線７１は、上記ダイオードの一端を低電位側電源（広義には第１の電源）又は高電位側電源（広義には第２の電源）に接続するために用いられる。また、第２の電源線７２は、各Ｉ／Ｏ回路１１、２１、５１に含まれる入力回路、出力回路及びその他の必要な回路に電源を供給するためのものである。
【００５４】
第１の電源線７１は第２のＩ／Ｏセルの第１の方向Ｄ１の領域において第２の方向Ｄ２に沿って配線され、第２の電源線７２は、第１の電源線７１の第１の方向Ｄ１の領域において第２の方向Ｄ２に沿って配線される。また、第１の電源線７１は、第５のＩ／Ｏセル上において第２の方向Ｄ２に沿って配線され、第２の電源線は、第５のＩ／Ｏセル上において、第１の電源線７１の第１の方向Ｄ１の領域において第２の方向Ｄ２に沿って配線される。
【００５５】
第１、第２の電源線７１、７２は、集積回路装置１００の外周部、すなわち複数のＩ／Ｏセルが配置される領域に配線され、各Ｉ／Ｏセルに必要な電源を供給する。第１、第２の電源線７１、７２は、上記外周部を周回して配線されてもよい。
【００５６】
第１、第２の電源線７１、７２は共に第５のＩ／Ｏセル上に配線されるから、第１、第２の電源線７１、７２から第５のＩ／Ｏセルへは直接に電源を供給できる。一方、第１、第２のＩ／Ｏセルに対しては、図５のＣ１及びＣ２に示すように、第１、第２の電源線７１、７２から分岐配線を介して電源を供給する。
【００５７】
以上説明したように、図５に示す第３の構成例によれば、既存の電源線に変更を加えることなく、また新たに金属配線層を追加することなしに、既存の金属配線層に分岐配線を追加するだけで第１、第２のＩ／Ｏセルに必要な電源を供給することができる。したがって、レイアウト設計の負担を増すことなく、効率の良いチップレイアウトが可能となる。
【００５８】
４．マイクロコンピューターのＩ／Ｏセル
図６に、本実施形態の集積回路装置の一例を示す。図６に示す集積回路装置２００は、電気光学パネル（電気光学装置）を駆動するための駆動回路を有するマイクロコンピューターであって、複数のＩ／Ｏセルとして複数の通常Ｉ／Ｏセル２２１及び複数の電気光学パネル駆動用Ｉ／Ｏセル２０１〜２０３を含む。図６では、各Ｉ／Ｏセルが配置される領域及びパッドを図示するが、Ｉ／Ｏ回路及びパッド配線については図示していない。なお、本実施形態のマイクロコンピューター（集積回路装置）２００は図６の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５９】
図６に示す第１の電源配線領域２１０には、複数の電気光学パネル駆動用Ｉ／Ｏセル２０１〜２０３に電源を供給するための電源線が配線される。また、第２の電源配線領域２２０には、複数の通常Ｉ／Ｏセル２２１に電源を供給するための電源線が配線される。なお、図６には示していないが、各Ｉ／Ｏセルに必要な電源を供給するための分岐配線が、第１、第２の電源配線領域２１０、２２０から各Ｉ／Ｏセルに配線される。
【００６０】
図６に示すマイクロコンピューター（集積回路装置）２００は、電気光学パネル（電気光学装置）例えば８本のコモン線と８本のセグメント線とを備える単純マトリックス方式（パッシブ方式）の電気光学パネルを駆動する。そのための電気光学パネル駆動用Ｉ／Ｏセルとして、マイクロコンピューター２００は、８個のセグメント専用Ｉ／Ｏセル２０１、４個のセグメント／コモン兼用Ｉ／Ｏセル２０２及び４個のコモン専用Ｉ／Ｏセル２０３を含む。セグメント専用Ｉ／Ｏセル２０１はセグメント線にセグメント信号を出力し、コモン専用Ｉ／Ｏセル２０３はコモン線にコモン信号を出力する。また、セグメント／コモン兼用Ｉ／Ｏセル２０２は、セグメント信号を出力することも、コモン信号を出力することも可能なＩ／Ｏセルであって、電気光学パネルの構成に適応するように切り換えることができる。
【００６１】
例えば図６に示すマイクロコンピューター（集積回路装置）２００では、４個のセグメント／コモン兼用Ｉ／Ｏセル２０２を全てコモン信号の出力に使用する。このようにすれば、８個のセグメント信号出力端子（パッド）ＳＥＧ１〜ＳＥＧ８及び８個のコモン信号出力端子（パッド）ＣＯＭ１〜ＣＯＭ８を設けることができる。
【００６２】
また、例えば図６に示すマイクロコンピューター（集積回路装置）２００は２１個の通常Ｉ／Ｏセルを含み、通常のＩ／Ｏ端子（パッド）Ｐ１〜Ｐ２１が設けられる。通常Ｉ／Ｏセルは、上記の電気光学パネル駆動用信号以外の信号の入力又は出力に用いられる。さらにマイクロコンピューター（集積回路装置）２００は、複数の電源用端子（パッド）を有するが、図６には示していない。
【００６３】
図７に、セグメント専用Ｉ／Ｏセル２０１、セグメント／コモン兼用Ｉ／Ｏセル２０２及びコモン専用Ｉ／Ｏセル２０３のそれぞれの構成及び各Ｉ／Ｏセルに供給される電源電圧（Ｉ／Ｏ回路用電源電圧）の一例を示す。なお、本実施形態の電気光学パネル駆動用Ｉ／Ｏセル及びＩ／Ｏ回路用電源電圧は図７の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００６４】
電源回路２０５は、コモン用及びセグメント用の複数の電源電圧ＶＣ５、ＶＣ４、ＶＣ３、ＶＣ２、ＶＣ１、ＶＳＳを生成して、電源選択回路２０６に供給する。電源選択回路２０６は、これらの複数の電源電圧ＶＣ５、ＶＣ４、ＶＣ３、ＶＣ２、ＶＣ１、ＶＳＳの中から、フレーム信号ＬＦＲに基づいて、セグメント専用の高電位側電源電圧ＶＡ及び低電位側電圧ＶＢを選択し、セグメント／コモン兼用の高電位側電源電圧ＶＣ及び低電位側電圧ＶＤを選択し、コモン専用の高電位側電源電圧ＶＥ及び低電位側電圧ＶＦを選択する。そして選択された上記電源電圧ＶＡ〜ＶＦを６本のＩ／Ｏ回路用電源線を介して各Ｉ／Ｏセルに供給する。
【００６５】
図７に示すようにセグメント専用Ｉ／Ｏセル２０１は、第１、第２のスイッチ素子ＳＷ１、ＳＷ２とロジック回路２０４を含む。また、外部にセグメント信号を出力するためのパッドＰＡＤ（端子）が設けられている。スイッチ素子ＳＷ１、ＳＷ２はＭＯＳトランジスター（例えばトランスファーゲート）等により構成できる。ロジック回路２０４は制御回路２０７からの制御信号に基づいて第１、第２のスイッチ素子ＳＷ１、ＳＷ２をオン又はオフする。第１のスイッチ素子ＳＷ１の一端はノードＶＨに接続され、他端はパッドＰＡＤに接続される。また、第２のスイッチ素子ＳＷ２の一端はノードＶＬに接続され、他端はパッドＰＡＤに接続される。ノードＶＨは、セグメント専用の高電位側電源電圧ＶＡを供給するための電源線に接続され、一方ノードＶＬは、セグメント専用の低電位側電源電圧ＶＢを供給するための電源線に接続される。
【００６６】
なお、図７には示していないが、セグメント専用Ｉ／Ｏセル２０１は上述した静電保護素子を含む。また、図７には示していないが、セグメント専用Ｉ／Ｏセル２０１は入力回路及びその他の回路を含むことができる。
【００６７】
第１のスイッチ素子ＳＷ１がオン状態で、第２のスイッチ素子ＳＷ２がオフ状態である場合には、セグメント専用の高電位側電源電圧ＶＡがパッドＰＡＤから出力される。逆に、第１のスイッチ素子ＳＷ１がオフ状態で、第２のスイッチ素子ＳＷ２がオン状態である場合には、セグメント専用の低電位側電源電圧ＶＢがパッドＰＡＤから出力される。すなわち、制御回路２０７からの制御信号に基づいて、ＶＡ又はＶＢのどちらか一方の電圧が出力される。
【００６８】
以上は、セグメント専用Ｉ／Ｏセル２０１についての説明であるが、セグメント／コモン兼用Ｉ／Ｏセル２０２及びコモン専用Ｉ／Ｏセル２０３についても同様である。すなわち、制御回路２０７からの制御信号に基づいて、セグメント／コモン兼用Ｉ／Ｏセル２０２はセグメント／コモン兼用の高電位側電源電圧ＶＣ又は低電位側電圧ＶＤのいずれか一方の電圧を出力し、コモン専用Ｉ／Ｏセル２０３はコモン専用の高電位側電源電圧ＶＥ又は低電位側電圧ＶＦのいずれか一方の電圧を出力する。
【００６９】
以上説明したように、本実施形態の集積回路装置の一例であるマイクロコンピューター２００によれば、同一の回路構成を有するＩ／Ｏセルを用いて、各Ｉ／ＯセルのノードＶＨ、ＶＬとＩ／Ｏ回路用電源線との接続を変更することにより、セグメント専用Ｉ／Ｏセル２０１、セグメント／コモン兼用Ｉ／Ｏセル２０２及びコモン専用Ｉ／Ｏセル２０３の３種類のＩ／Ｏセルを設けることができる。
【００７０】
図８には、セグメント専用Ｉ／Ｏセル２０１、セグメント／コモン兼用Ｉ／Ｏセル２０２及びコモン専用Ｉ／Ｏセル２０３を各Ｉ／Ｏ回路の長手方向が第１の方向Ｄ１に沿うように配置する場合に、各Ｉ／ＯセルとＩ／Ｏ回路用電源線２１２との接続部分のレイアウトの一例を示す。なお、図８では、各Ｉ／Ｏセルを配置する場合の方向を区別するために、各Ｉ／Ｏセルの符号にａを付加する。すなわちＩ／Ｏ回路の長手方向が第１の方向Ｄ１に沿うように配置する場合には、各Ｉ／Ｏセルの符号をセグメント専用Ｉ／Ｏセル２０１ａ、セグメント／コモン兼用Ｉ／Ｏセル２０２ａ及びコモン専用Ｉ／Ｏセル２０３ａとする。
【００７１】
図８において、Ｉ／Ｏ回路用電源線２１２は電源線Ｌ１〜Ｌ６で構成され、静電保護素子用電源線２１１は電源線Ｌ７、Ｌ８で構成される。電源線Ｌ１〜Ｌ６は、電気光学パネルを駆動するための電源電圧ＶＡ〜ＶＦを供給する。電源線Ｌ７、Ｌ８は静電保護素子用電源電圧ＶＤＤ＿ＥＳＤ、ＶＳＳ＿ＥＳＤを供給する。上記の電源線Ｌ１〜Ｌ８は各Ｉ／Ｏセル上を第２の方向Ｄ２に沿って配線される。
【００７２】
セグメント専用Ｉ／Ｏセル２０１ａのノードＶＨは電源線Ｌ１（電源電圧ＶＡ）に接続され、ノードＶＬは電源線Ｌ２（電源電圧ＶＢ）に接続される。セグメント／コモン兼用Ｉ／Ｏセル２０２ａのノードＶＨは電源線Ｌ３（電源電圧ＶＣ）に接続され、ノードＶＬは電源線Ｌ４（電源電圧ＶＤ）に接続される。コモン専用Ｉ／Ｏセル２０３ａのノードＶＨは電源線Ｌ５（電源電圧ＶＥ）に接続され、ノードＶＬは電源線Ｌ６（電源電圧ＶＦ）に接続される。
【００７３】
以上説明したように、Ｉ／Ｏ回路の長手方向が第１の方向Ｄ１に沿うように配置する場合には、各Ｉ／Ｏセル上を第２の方向Ｄ２に沿って配線される電源線により、各Ｉ／Ｏセルに必要な電源電圧が供給される。
【００７４】
図９及び図１０には、上記のＩ／Ｏセルをその長手方向が第２の方向Ｄ２に沿うように配置する場合に、各Ｉ／ＯセルとＩ／Ｏ回路用電源線２１２との接続部分のレイアウトの一例を示す。なお、図９、図１０では、図８に示した各Ｉ／Ｏセルと区別するために、各Ｉ／Ｏセルの符号にｂ又はｃを付加する。
【００７５】
例えば図９は、セグメント専用Ｉ／Ｏセル２０１ｂとセグメント／コモン兼用Ｉ／Ｏセル２０２ｃとを並べて配置する場合を示す。これは図６のＥ１に示す位置に配置される。また、図１０はコモン専用Ｉ／Ｏセル２０３ｂとセグメント／コモン兼用Ｉ／Ｏセル２０２ｃとを並べて配置する場合を示す。これは図６のＥ２に示す位置に配置される。
【００７６】
図９及び図１０では、電源線Ｌ１〜Ｌ８は各Ｉ／Ｏセル上ではなく、各Ｉ／Ｏセルの第１の方向Ｄ１の領域において第２の方向Ｄ２に沿って配線される。したがって、電源線Ｌ１〜Ｌ８から分岐配線Ｍ１〜Ｍ８を介して各Ｉ／Ｏセルに必要な電源電圧を供給する。なお、図９、図１０に示すように、セグメント／コモン兼用Ｉ／Ｏセル２０２ｃのノードＶＨ、ＶＬと電源線Ｌ３（ＶＣ）、Ｌ４（ＶＤ）とを、それぞれ分岐配線Ｍ３’、Ｍ４’により接続することができる。
【００７７】
このようにすることで、セグメント専用Ｉ／Ｏセル２０１、セグメント／コモン兼用Ｉ／Ｏセル２０２及びコモン専用Ｉ／Ｏセル２０３について、その長手方向が第１の方向Ｄ１に沿うように配置された場合（図８）であっても、またその長手方向が第２の方向Ｄ２に沿うように配置された場合（図９、図１０）であっても、既存の金属配線層を用いて分岐配線を設けるだけで各Ｉ／Ｏセルに必要な電源電圧を供給することができる。
【００７８】
以上は、電気光学パネル駆動用Ｉ／Ｏセルについての説明であるが、通常Ｉ／Ｏセル２２１についても同様である。図６に示すマイクロコンピューター（集積回路装置）２００では、従来の配置による通常Ｉ／Ｏセル２２１ａ、それを９０度又は２７０度回転して配置した通常Ｉ／Ｏセル２２１ｂ及びＬ字型のパッド配線を有する通常Ｉ／Ｏセル２２１ｃが配置される。第２の電源配線領域２２０に配線された電源線から分岐する分岐配線により、必要な電源電圧が通常Ｉ／Ｏセル２２１ｂ、２２１ｃに供給される。
【００７９】
以上説明したように、図６に示す本実施形態のマイクロコンピューター（集積回路装置）によれば、既存のＩ／Ｏセルを、そのＩ／Ｏ回路を変更することなしに、９０度又は２７０度回転して配置することができる。また、各Ｉ／Ｏセルに電源電圧を供給するための電源線は、既存の電源線をそのまま利用することができる。その際に電源電圧を各Ｉ／Ｏセルに供給するための分岐配線が必要になるが、新たに金属配線層を追加せずに既存の金属配線の一部を変更することで対応できる。これによって、Ｉ／Ｏセルが配置される領域の第１の方向Ｄ１の長さを短くすることができ、また、不要なパッドを除去して、従来パッドが配置されていた領域にＩ／Ｏ回路を配置することができる。その結果、チップ面積を有効に活用し、チップサイズを縮小することができる。さらに、従来のＩ／Ｏセルと本実施形態のＩ／Ｏセルとを混在して用いることができるから、チップレイアウト上の種々の制約に対応できる柔軟性の高いレイアウト設計が可能となる。
【００８０】
５．電子機器
図１１に本実施形態の集積回路装置２００を含む電子機器の一例を示す。この電子機器は、集積回路装置２００、電気光学パネル３１０、操作部３２０、記憶部３３０、通信部３４０を含む。なお、これらの一部の構成要素を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００８１】
集積回路装置２００は、例えばマイクロコンピューター等であり、電気光学パネル（電気光学装置）３１０を駆動したり、電子機器の動作等に必要な各種の演算処理を行う。電気光学パネル３１０は、各種画像を表示するためのものであり、例えばＬＣＤ（Liquid Crystal Display）等により実現される。操作部３２０は、ユーザーが各種情報を入力するためのものであり、各種ボタン、キーボード等により実現される。記憶部３３０は、各種データを記憶するものであり、ＲＡＭやＲＯＭ等により実現される。通信部３４０は、外部との通信処理を行うものであり、無線や有線の通信用ＡＳＩＣ等により実現される。
【００８２】
なお、本実施形態により実現される電子機器としては、例えば時計、リモコン、携帯型情報端末、携帯電話機、各種家電装置等の種々の機器を想定できる。
【００８３】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。またＩ／Ｏセル、集積回路装置及び電子機器の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００８４】
１０、２０  第１、第２のＩ／Ｏセル、１１、２１  第１、第２のＩ／Ｏ回路、
１２、２２  第１、第２のパッド、２３  Ｌ字型のパッド配線、
３１、４１  第３、第４のＩ／Ｏ回路、３２、４２  第３、第４のパッド、
５１  従来のＩ／Ｏ回路、５２  パッド、６１  第３のＩ／Ｏ回路、
６２  第３のパッド、６３  Ｌ字型のパッド配線、７１、７２  第１、第２の電源線、
１００  集積回路装置、１０１  チップ外縁部、１０２  コア回路、
２００  マイクロコンピューター、２０１ａ〜２０１ｃ  セグメント専用Ｉ／Ｏセル、
２０２ａ〜２０２ｃ  セグメント／コモン兼用Ｉ／Ｏセル、
２０３ａ、２０３ｂ  コモン専用Ｉ／Ｏセル、２０４  ロジック回路、
２０５  電源回路、２０６  電源選択回路、２０７  制御回路、
２１０、２２０  第１、第２の電源配線領域、
２１１  静電保護素子用電源線、２１２  Ｉ／Ｏ回路用電源線、
２２１ａ〜２２１ｃ  通常Ｉ／Ｏセル、
３１０  電気光学パネル、３２０  操作部、３３０  記憶部、３４０  通信部、
ＳＥＧ１〜ＳＥＧ８  セグメント信号出力端子、
ＣＯＭ１〜ＣＯＭ８  コモン信号出力端子、
Ｐ１〜Ｐ２１  通常のＩ／Ｏ端子
【図１】
2010262978.tif 000003
【図２】
2010262978.tif 000004
【図３】
2010262978.tif 000005
【図４】
2010262978.tif 000006
【図５】
2010262978.tif 000007
【図６】
2010262978.tif 000008
【図７】
2010262978.tif 000009
【図８】
2010262978.tif 000010
【図９】
2010262978.tif 000011
【図１０】
2010262978.tif 000012
【図１１】
2010262978.tif 000013