(57)【要約】【課題】ウエハーレベルＣＳＰの半導体検査装置に関して、個片チップとウエハー状態の半導体チップの電気的特性試験において、同一のプローブカードとパフォーマンスボードが使用できる測定装置を提供する。【解決手段】半導体集積回路チップの電気的特性を測定するためのウエハーステージを有したプローバーと、電気的信号を発生し半導体集積回路チップの電気的特性を判断する、テストヘッドを有したテスター部と、テストヘッドとポゴピンリングとを電気的に接続するためのパフォーマンスボードと、ポゴピンリングとプローブカードとを電気的に接続するポゴピンと、テスター部で発生させた電気的信号を伝達するプローブカードと、プローブカードに取り付けできる、半導体集積回路チップの電気的特性を同時に測定するためのプローブカードと半導体集積回路チップとを電気的に接続するプローブピンを有するユニット部と、を備える。【選択図】図３
2010261748.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路チップの電気的特性を測定するために前記半導体集積回路チップ上に形成されたバンプと電気的に接続するプローブピンとを接触させるウエハステージを有したプローバーと、
前記半導体集積回路チップに電気的信号を与えるために前記電気的信号を発生して前記半導体集積回路チップの電気的特性を判断する、前記電気的信号を伝達するテストヘッドを有したテスター部と、
前記テストヘッドから電気的に接続をする接続端子を導出するパフォーマンスボードと、
前記パフォーマンスボードと電気的に接続するポゴピンを有したポゴピンリングと、
前記ポゴピンリングと電気的に接続し前記電気的信号を前記半導体集積回路チップに伝達するプローブカードと、
前記プローブカードに取り付けできる少なくとも１つの半導体集積回路チップの電気的特性を同時に測定するための前記プローブカードと前記少なくとも１つの半導体集積回路チップと、を電気的に接続するプローブピンを有したユニット部と、
を備えることを特徴とする半導体検査装置。
【請求項２】
前記ユニット部は、前記プローブカードに取り付ける位置決め用ガイドピンと、前記少なくとも１つの半導体集積回路チップ上に形成されたバンプと前記プローブピンとの接触状態を調整できるアライメントピンと、を有することを特徴とする請求項１に記載の半導体検査装置。
【請求項３】
前記ユニット部に取り付けできる前記少なくとも１つの半導体集積回路チップを固定するためのパッケージガイド枠と、
前記プローブピンと、前記半導体集積回路チップ上に形成されたバンプと、の接触状態を調整できる前記パッケージガイド枠に取り付けられるＩＣアダプタと、
を有することを特徴とする請求項１または２に記載の半導体検査装置。
【請求項４】
前記ユニット部は、前記パッケージガイド枠を取り付ける位置決め用ガイドピンを有することを特徴とする請求項１から３のいずれか１項に記載の半導体検査装置。
【請求項５】
前記パッケージガイド枠の前記半導体集積回路チップを固定するための開口部は前記ユニット部と接合する側が前記半導体集積回路チップの大きさと同じであり、反対側の前記ＩＣアダプタと接合する側が前記半導体集積回路チップの大きさより大きく、開口部の断面が台形形状であることを特徴とする請求項３に記載の半導体検査装置。
【請求項６】
前記プローブカードは、前記少なくとも１つの半導体集積回路チップを機能させる外付け部品を実装することが可能であることを特徴とする請求項１に記載の半導体検査装置。
【請求項７】
前記外付け部品は、コンデンサと、抵抗と、コイルと、リレーと、を少なくとも１つ含む受動素子であることを特徴とする請求項６に記載の半導体検査装置。
【請求項８】
半導体集積回路チップの電気的特性を測定するために前記半導体集積回路チップ上に形成されたバンプと電気的に接続するプローブピンとを接触させるウエハステージを有したプローバーと、
前記半導体集積回路チップに電気的信号を与えるために前記電気的信号を発生して前記半導体集積回路チップの電気的特性を判断する、前記電気的信号を伝達するテストヘッドを有したテスター部と、
前記テストヘッドから電気的に接続をする接続端子を導出するパフォーマンスボードと、
前記パフォーマンスボードと電気的に接続するポゴピンを有したポゴピンリングと、
前記ポゴピンリングと電気的に接続し前記電気的信号を前記半導体集積回路チップに伝達するプローブカードと、
を備えた半導体検査装置の測定方法であって、
前記プローブカードに取り付けできる少なくとも１つの半導体集積回路チップの電気的特性を同時に測定するための前記プローブカードと前記少なくとも１つの半導体集積回路チップと、を電気的に接続するユニット部接続工程と、
前記ユニット部に取り付けできる前記少なくとも１つの半導体集積回路チップを固定するチップ固定工程と、
前記パッケージガイド枠に取り付けできる、前記プローブピンと前記半導体集積回路チップ上に形成されたバンプと、の接触状態を調整するＩＣアダプタ調整工程と、
を有することを特徴とする半導体検査装置の測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体検査装置及び半導体検査装置の測定方法に関し、特に半導体チップの電気的特性試験装置のプローブカードとＩＣソケットに関する。
【背景技術】
【０００２】
電子機器に用いられる半導体チップには、小型化、軽量化、微細配線基板への高密度実装の要求が強くなっており、これらの問題に対する方法として、チップ・スケール・パッケージ（ＣＳＰ）と呼ばれる半導体パッケージ技術が普及している。ＣＳＰにおいて、ウエハーレベルＣＳＰプロセスと言われる技術は、半導体製造工程においてチップを切断（ダイシング）することなくウエハー状態のままでパッケージングまでを行う製法である。
【０００３】
ウエハーレベルＣＳＰでは、はんだバンプによる素子形成を含め、ウエハー全面に従来のパッケージに必要な全ての構造をウエハー状態で一括して形成することが可能となり、はんだバンプを全面に形成した完成ウエハーをダイシングすることで、従来と同様の半導体パッケージを得る事が可能となる。このウエハーレベルＣＳＰはウエハー状態のままでも、あるいはダイシングした個片化したチップ状態でも半導体検査装置で電気的特性試験をしてもよいが、ウエハー状態でテストを行う事で試験工程の効率化を図っている。
【０００４】
例えば特許文献１においては、ダイシング前のウエハー状態で半導体集積回路の個別評価をする場合に、半導体チップに外付け部品を接続したり、半導体チップとＬＳＩテスタとの間の接続関係を変更したりする必要が生じた場合においても、量産検査時と同一のプローブカードを使用できる半導体測定装置の発明が開示されている。
【０００５】
一般的に、ダイシングした個片チップの電気的特性を測定するには、このチップを機能させる外付け部品などを搭載した基板（ソケットボード）と、パフォーマンスボードを用いる。通常外付け部品には、コンデンサ、抵抗、コイル、リレーなどの受動素子が使われており、外付け部品などを搭載した基板（ソケットボード）には、個片チップを脱着しやすいようにＩＣソケットも搭載されている。
【０００６】
ウエハー状態で電気的特性試験を行う場合には、上記個片チップ用のソケットボードとＩＣソケットを用いるができないために、ウエハー状態で特性試験可能な外付け部品を搭載したプローブカードとパフォーマンスボードを開発する必要があった。しかも、ウエハー状態と個片チップでの測定装置が違うのでテスト環境が異なる為に、寄生容量や配線の容量とインダクタ成分の違いにより電気的特性に影響があり、正しい測定結果を得るのが困難であった。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載されている方法は、ダイシング前のウエハー状態において、試作または量産された半導体チップの個別評価をする場合に、実際に使用される接続状態と同じ環境下での評価および量産検査時における接続状態での評価を同一の装置で行うことができるものである。
【０００８】
しかし特許文献１に記載されている方法は、ダイシング前のウエハー状態において電気的特性を測定するためのものであり、ダイシングした個片チップには対応できないという問題があった。
【０００９】
そこで本発明は、上記問題点に鑑みてなされたもので、ウエハーレベルＣＳＰの半導体検査装置に関して、個片チップとウエハー状態の半導体チップの電気的特性試験において、同一のプローブカードとパフォーマンスボードが使用できる測定装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明に係る半導体検査装置は、半導体集積回路チップの電気的特性を測定するために半導体集積回路チップ上に形成されたバンプと電気的に接続するプローブピンとを接触させるウエハーステージを有したプローバーと、半導体集積回路チップに電気的信号を与えるために電気的信号を発生し半導体集積回路チップの電気的特性を判断する、テストヘッドを有したテスター部と、テストヘッドとポゴピンリングとを電気的に接続するための接続端子をテストヘッドから導出するパフォーマンスボードと、ポゴピンリングとプローブカードとを電気的に接続するポゴピンと、テスター部で発生させた電気的信号を半導体集積回路チップに伝達するプローブカードと、プローブカードに取り付けできる少なくとも１つの半導体集積回路チップの電気的特性を同時に測定するためのプローブカードと少なくとも１つの半導体集積回路チップとを電気的に接続するプローブピンを有したユニット部と、を備えることを特徴とする。
【００１１】
また本発明に係る半導体検査装置の測定方法は、半導体集積回路チップの電気的特性を測定するために半導体集積回路チップ上に形成されたバンプと電気的に接続するプローブピンとを接触させるウエハーステージを有したプローバーと、半導体集積回路チップに電気的信号を与えるために電気的信号を発生し半導体集積回路チップの電気的特性を判断する、テストヘッドを有したテスター部と、テストヘッドとポゴピンリングとを電気的に接続するための接続端子をテストヘッドから導出するパフォーマンスボードと、ポゴピンリングとプローブカードとを電気的に接続するポゴピンと、テスター部で発生させた電気的信号を半導体集積回路チップに伝達するプローブカードと、を備えた半導体検査装置の測定方法であって、プローブカードに取り付けできる少なくとも１つの半導体集積回路チップの電気的特性を同時に測定するためのプローブカードと少なくとも１つの半導体集積回路チップとを電気的に接続するユニット部接続工程と、ユニット部に取り付けできる少なくとも１つの半導体集積回路チップを固定するチップ固定工程と、パッケージガイド枠に取り付けできる、プローブピンと半導体集積回路チップ上に形成されたバンプと、の接触状態を調整するＩＣアダプタ調整工程と、を有することを特徴とする。
【発明の効果】
【００１２】
本発明により、ウエハーレベルＣＳＰの半導体検査装置に関して、ダイシングした個片チップでもウエハー状態と同一のプローブカードとパフォーマンスボードを使用することが可能になる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係る装置のプローブカード構成図である。
【図２】本発明の実施形態に係る装置のユニット部詳細図である。
【図３】本発明の実施形態に係る装置のＩＣソケットとＩＣアダプタの構成図である。
【図４】本発明の実施形態に係る装置の概略構成図である。
【発明を実施するための形態】
【００１４】
図１は、本発明の実施形態に係る、プローブカード基板１１の構成図である。図１（ａ）はプローブカード基板１１のボトム図である。図１（ｂ）はプローブカード基板１１とユニット部２１の側面図である。プローブカード基板１１はユニット部２１を取り付けるためのガイドピン２２を接合するガイドホール２６を備える。なおプローブカード基板とプローブカードとは同じものを示すこととする。
【００１５】
またプローブカード基板１１の裏面には、テスター部で発生させた前記電気的信号を半導体集積回路チップに伝達するためにポゴピンリング４３のポゴピン（図示せず）と電気的に接続する端子部分を備える。またプローブカード基板１１の中央のボトム面にはユニット部２１に備えられたプローブピン２３と電気的に接続される領域がある。
【００１６】
図１はウエハー上に形成された半導体チップを一度に４個同時測定する例であり、ユニット部構成を変更すれば少なくとも１つの半導体チップを同時に測定することが可能である。
【００１７】
図２は、本発明の実施形態に係る、ユニット部２１の詳細図である。図２（ａ）はユニット部２１の裏面を示す図である。図２（ｂ）はユニット部２１の側面図である。図２（ｃ）はユニット部２１の表面を示す図である。図２（ｄ）はプローブピン２３のプローブストロークの詳細を示す図である。
【００１８】
ユニット部２１はアライメントピン１３とガイドピン２２とプローブピン２３と、を備える。
【００１９】
本実施形態に係るユニット部２１はステンレスベースでできており、ユニット部２１の高さはプローブピン２３の先端がごくわずか（例えば０．３ｍｍから０．６ｍｍ）突出する高さに設定されており、この突出した部分にウエハー上に形成された半導体チップのバンプ２４が接触するようになっている。
【００２０】
本実施形態に係るユニット部２１は、ねじ等によってプローブカード基板に固定される。またユニット部２１の固定方法は、ねじ等に係わらず、固定できればいかなる方法であっても適用可能である。
【００２１】
またユニット部２１にはプローブカード基板１１や後述するソケット３０を容易に取り付けできるように位置決め用のガイドピン２２が４本と、各半導体チップのバンプ２４と接触する領域のコーナーにアライメントピン１３が４本備わっている。ただしガイドピン２２の数は、上述した４本に限定されるものではなく、正確に位置決めができる数であれば良い。また位置決めができる機構を有するものであればガイドピンでなくても構わない。同様にアライメントピン１３の数は、上述した４本に限定されるものではなく、バンプ２４との接触を調整できる数であれば良い。また調整できる機構を有するのであればアライメントピンでなくても構わない。
【００２２】
また、プローブカード基板１１の中央に取り付けられたユニット部２１以外の領域には、半導体集積回路チップを機能させる外付け部品を実装することが可能となっている。なお外付け部品とは、コンデンサと、抵抗と、コイルと、リレーと、を少なくとも１つ含む受動素子のことである。
【００２３】
図２は図１と同様にウエハー上に形成された半導体チップを一度に４個同時測定する例であり、ユニット部構成を変更すれば少なくとも１つの半導体チップを同時に測定することが可能である。
【００２４】
上記説明したプローブカードを使用することで、ウエハー状態で電気的特性試験が可能となる。
【００２５】
図３は、本発明の実施形態に係るＩＣソケット３０の平面図及び側面図である。図３（ａ）はＩＣソケット３０の平面図である。図３（ｂ）はＩＣソケット３０の側面図とＩＣソケット３０の取り付け図である。また、図３（ｃ）はＩＣアダプタ３６の側面図である。
【００２６】
ＩＣソケット３０はユニット部２１とパッケージガイド枠３３とから構成される。ユニット部２１はガイドピン２２を備える。またパッケージガイド枠３３を取り付けるためのガイドホール２６を備える。
【００２７】
パッケージガイド枠３３はユニット部２１に取り付けるためのネジ３２を備える。
【００２８】
ダイシングされた個片チップを電気的特性試験する場合には、ユニット部２１の裏面にネジによってパッケージガイド枠３３を固定し、個片チップを着装したときに上下左右にずれないようにプローブピン２３とバンプ２４が正確に接触するようにセットできるようになっている。
【００２９】
このパッケージガイド枠３３の開口部は個片チップが脱着しやすいように、ユニット部２１と接合する側が個片チップと同じ大きさで、反対側のＩＣアダプタ３６と接合する側が個片チップより大きく、開口部は垂直壁でなく、断面形状が台形となっている。またＩＣアダプタ３６をフックで固定できるように台座の幅よりも少し大きい幅となっている。
【００３０】
電気的特性試験を行う時には、パッケージガイド枠３３の開口部に個片チップをセットした後、ＩＣアダプタ３６をフックによりパッケージガイド枠３３に取り付ける。その後、バンプ２４とプローブピン２３との接触状態を微調整する加圧ハンドル３４を調整したのち、電気的特性試験を行う。
【００３１】
図４は、本発明の実施形態に係る半導体検査装置の構成図である。図４（ａ）はウエハー状態での電気特性試験の構成図である。図４（ｂ）は個片チップでの電気特性試験の構成図である。
【００３２】
図４（ａ）のウエハー状態での試験ではテスター４０とテストヘッド４１とパフォーマンスボード４２とポゴピンリング４３とプローブガード基板１１とユニット部２１とウエハーステージ４４とプローバー１０とで構成される。
【００３３】
テスター部３９は半導体集積回路チップに電気的信号を与えるために電気的信号を発生し、半導体集積回路チップの電気的特性を判断するテスター４０と、テスター４０で発生させた電気的信号を伝達するテストヘッド４１とを備える。
【００３４】
パフォーマンスボード４２はテストヘッド４１とポゴピンリング４３とを電気的に接続するための接続端子をテストヘッドから導出するものである。
【００３５】
ポゴピンリング４３はパフォーマンスボード４２とプローブカード基板１１とを電気的に接続するポゴピン（図示せず）を備えており、ポゴピンは電気的特性試験の種類によって、使用するポゴピンは電気的接続を行い、使用しないポゴピンは電気的接続を行わないようにできるものである。
【００３６】
プローブカード基板１１はユニット部２１を取り付けて半導体集積回路チップに電気的信号を伝達する。ユニット部２１はプローブカード基板１１とウエハー２５に形成された半導体集積回路チップのバンプ２４を電気的に接続するプローブピン２３を備える。
【００３７】
プローブピン２３は押圧されることによりバンプ２４と接触し、電気的接続を行うものである。このプローブピン２３はユニット部２１から取り外して交換できるようになっている。またプローブピン２３はスプリング型で針の中央がバネ形式になっていてバンプとの接触時に圧力を生むようにしたものであっても良い。
【００３８】
プローバー１０は半導体集積回路チップの電気的特性を測定するために半導体集積回路チップ上に形成されたバンプ２４と電気的に接続するプローブピン２３とを接触させるための機構とウエハーステージ１０を備えている。
【００３９】
また量産ライン用のプローバーはウエハーステージにウエハーを移動し、位置補正を行い、プローブカードに接続されたプローブピンを順番にチップに押し当てて電気的特性試験を行い、その後ウエハーを排出するまでを自動で行うものであっても良い。
【００４０】
図４（ｂ）の個片チップでの試験ではテスター４０とテストヘッド４１とパフォーマンスボード４２とポゴピンリング４３とプローブガード基板１１とユニット部２１とパッケージガイド枠３３とＩＣアダプタ３６とで構成される。テスター部３９はテスター４０とテストヘッド４１とを備える。ＩＣソケット３０はユニット部２１とパッケージガイド枠３３とを備える。
【００４１】
テスター４０、テストヘッド４１、パフォーマンスボード４２、ポゴピンリング４３、プローブカード基板１１、ユニット部２１は上述したウエハー状態での試験と同様なものであるので詳細な説明は省略する。
【００４２】
パッケージガイド枠３３はユニット部２１に取り付けるためのネジ３２を備える。
【００４３】
ダイシングされた個片チップを電気的特性試験する場合には、ユニット部２１の裏面にネジによってパッケージガイド枠３３を固定し、個片チップを着装したときに上下左右にずれないようにプローブピン２３とバンプ２４が正確に接触するようにセットできるようになっている。
【００４４】
パッケージガイド枠３３の開口部に個片チップをセットした後、ＩＣアダプタ３６をフックによりパッケージガイド枠３３に取り付ける。その後、バンプ２４とプローブピン２３との接触状態を微調整する加圧ハンドル３４を調整したのち、電気的特性試験を行う。
【００４５】
上記の本実施形態においては、ウエハー状態での測定用では、パフォーマンスボード４２は共通で、プローブカード基板１１にユニット部２１とパッケージガイド枠３３とＩＣアダプタ３６とを固定するだけで、個片チップの電気的特性試験が可能となる。
【００４６】
また本実施形態においては、同一の測定装置を用いるためにウエハー状態と個片チップでのテスト環境が同一であり、寄生容量や配線の容量とインダクタ成分の違いはないため正しい電気的特性の結果が得られる。
【００４７】
また本実施形態においては、個片チップ用にソケットボードとパフォーマンスボードの開発の必要性がなくなるため、テスト治工具にかかる開発費を削減することができる。
【００４８】
また本発明のユニット部は、プローブカードに取り付ける位置決め用ガイドピンと、少なくとも１つの半導体集積回路チップ上に形成されたバンプとプローブピンとの接触状態を調整できるアライメントピンと、を有するようにしても良い。
【００４９】
また本発明のユニット部は、ユニット部に取り付けできる少なくとも１つの半導体集積回路チップを固定するためのパッケージガイド枠と、プローブピンと、半導体集積回路チップ上に形成されたバンプと、の接触状態を調整できるパッケージガイド枠に取り付けられるＩＣアダプタと、を有するようにしても良い。
【００５０】
また本発明のユニット部は、パッケージガイド枠を取り付ける位置決め用ガイドピンを有するようにしても良い。
【００５１】
また本発明は、パッケージガイド枠の半導体集積回路チップを固定するための開口部はユニット部と接合する側が半導体集積回路チップの大きさと同じであり、反対側のＩＣアダプタと接合する側が半導体集積回路チップの大きさより大きく、開口部の断面が台形形状であるようにしても良い。
【００５２】
また本発明のプローブカードは、少なくとも１つの半導体集積回路チップを機能させる外付け部品を実装することが可能であるようにしても良い。
【００５３】
また本発明の外付け部品は、コンデンサと、抵抗と、コイルと、リレーと、を少なくとも１つ含む受動素子であるようにしても良い。
【産業上の利用可能性】
【００５４】
本発明によれば、電気的特性試験装置、半導体測定装置及び半導体検査装置などの用途に適用できる。
【符号の説明】
【００５５】
１０    プローバー
１１    プローブカード基板
１３    アライメントピン
２１    ユニット部
２２    ガイドピン
２３    プローブピン
２４    バンプ
２５    ウエハー
２６    ガイドホール
３０    ＩＣソケット
３２    ねじ
３３    パッケージガイド枠
３４    加圧ハンドル
３５    プレス板
３６    ＩＣアダプタ
３９    テスター部
４０    テスター
４１    テストヘッド
４２    パフォーマンスボード
４３    ポゴピンリング
４４    ウエハーステージ
【先行技術文献】
【特許文献】
【００５６】
【特許文献１】特開２００８−２０３１６９号公報
【図１】
2010261748.tif 000003
【図２】
2010261748.tif 000004
【図３】
2010261748.tif 000005
【図４】
2010261748.tif 000006