(57)【要約】【課題】視野角を制御することが可能な液晶表示装置を提供することを目的とする。【解決手段】絶縁基板と、絶縁基板の上に配置された第１電極Ｅ１と、第１電極の上に配置された絶縁膜と、絶縁膜の上において各画素に配置され第１電極と向かい合うスリットＳＬが形成された第２電極Ｅ２と、各画素の間に配置され第１電極とスリットを介して第２電極との間に発生する電界の方向と略直交する電界を第２電極との間に発生させる第３電極Ｅ３と、を備えたことを特徴とする液晶表示装置。【選択図】      図３
2010271482.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板の上に配置された第１電極と、
前記第１電極の上に配置された絶縁膜と、
前記絶縁膜の上において各画素に配置され、前記第１電極と向かい合うスリットが形成された第２電極と、
各画素の間に配置され、前記第１電極と前記スリットを介して前記第２電極との間に発生する電界の方向と略直交する電界を前記第２電極との間に発生させる第３電極と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記第３電極は、前記スリットが延出した方向に略直交する方向に延出したことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第３電極は、前記絶縁基板と前記絶縁膜との間に配置され、前記絶縁膜を介して前記第２電極に覆われ、
前記第２電極には、前記第３電極と向かい合うとともに前記スリットが延出した方向に略直交する方向に延出したサブスリットが形成されたことを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第３電極は、前記第１電極と同一層、または、前記第２電極と同一層、または、前記第２電極との間に液晶層が介在する対向基板のいずれかに形成されたことを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
絶縁基板と、
前記絶縁基板の上において各画素のメイン画素に配置された第１メイン電極、及び、各画素のメイン画素に隣接するサブ画素に配置された第１サブ電極を有する第１電極と、
前記第１電極の上に配置された絶縁膜と、
前記絶縁膜の上において各画素のメイン画素に配置され前記第１メイン電極と向かい合う第１スリットが形成された第２メイン電極、及び、各画素のサブ画素に配置され前記第１サブ電極と向かい合うとともに前記第１スリットが延出した方向に略直交する方向に延出した第２スリットが形成された第２サブ電極を有する第２電極と、
を備えたことを特徴とする液晶表示装置。
【請求項６】
さらに、前記基板の上において、前記メイン画素及び前記サブ画素のそれぞれに配置されたスイッチング素子を備え、
前記第１メイン電極及び前記第１サブ電極の各々は、前記スイッチング素子に接続され、
前記第２メイン電極は、コモン電位のコモン配線に電気的に接続されたことを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記第２メイン電極及び前記第２サブ電極は、繋がった単一の電極であることを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
さらに、前記基板の上において、前記メイン画素及び前記サブ画素のそれぞれに配置されたスイッチング素子を備え、
前記第２メイン電極及び前記第２サブ電極の各々は、前記スイッチング素子に接続され、
前記第１メイン電極は、コモン電位のコモン配線に電気的に接続されたことを特徴とする請求項５に記載の液晶表示装置。
【請求項９】
前記第１メイン電極及び前記第１サブ電極は、繋がった単一の電極であることを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記メイン画素は、赤色カラーフィルタ、または、緑色カラーフィルタ、または、青色カラーフィルタを備えており、
前記サブ画素は、透明な樹脂層を備えている、または、カラーフィルタレスであることを特徴とする請求項５に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示装置に係り、例えば、液晶表示装置を構成する一方の基板が絶縁膜を介して対向する一対の電極を備えた構造の液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。このような液晶表示装置は、一対の基板間に液晶層を保持した構成であり、画素電極とコモン電極との間の電界によって液晶層を通過する光に対する変調率を制御し、画像を表示するものである。
【０００３】
このような液晶表示装置において、広視野角化の観点から、横電界（フリンジ電界も含む）を利用した構造が特に注目されている。Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ（ＩＰＳ）モードや、Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードなどの横電界モードの液晶表示装置は、アレイ基板に形成された画素電極とコモン電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００４】
例えば、特許文献１によれば、単位画素を、水平電界によって液晶層を駆動する第１乃至第３カラー表示用サブ画素と、垂直電界によって液晶層を駆動する第１乃至第３視野角制御用サブ画素とで形成する技術が開示されている。
【０００５】
例えば、特許文献２によれば、単位画素を、画像表示用の第１乃至第３サブ画素と、視野角制御用の第４サブ画素とで形成し、これらのサブ画素が２×２のマトリクス状あるいはストライプ状に構成する技術が開示されている。
【０００６】
例えば、特許文献３によれば、単位画素を、水平電界によって液晶層を駆動する画像表示用の第１乃至第３サブ画素と、垂直電界によって液晶層を駆動する視野角制御用の第４サブ画素とで形成し、これらのサブ画素が２×２のマトリクス状に構成する技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１８３６０９号公報
【特許文献２】特開２００７−１８３６１０号公報
【特許文献３】特開２００７−１８３６１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
この発明の目的は、視野角を制御することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
この発明の一態様によれば、
絶縁基板と、
前記絶縁基板の上に配置された第１電極と、
前記第１電極の上に配置された絶縁膜と、
前記絶縁膜の上において各画素に配置され、前記第１電極と向かい合うスリットが形成された第２電極と、
各画素の間に配置され、前記第１電極と前記スリットを介して前記第２電極との間に発生する電界の方向と略直交する電界を前記第２電極との間に発生させる第３電極と、
を備えたことを特徴とする液晶表示装置が提供される。
【００１０】
この発明の他の態様によれば、
絶縁基板と、
前記絶縁基板の上において各画素のメイン画素に配置された第１メイン電極、及び、各画素のメイン画素に隣接するサブ画素に配置された第１サブ電極を有する第１電極と、
前記第１電極の上に配置された絶縁膜と、
前記絶縁膜の上において各画素のメイン画素に配置され前記第１メイン電極と向かい合う第１スリットが形成された第２メイン電極、及び、各画素のサブ画素に配置され前記第１サブ電極と向かい合うとともに前記第１スリットが延出した方向に略直交する方向に延出した第２スリットが形成された第２サブ電極を有する第２電極と、
を備えたことを特徴とする液晶表示装置が提供される。
【発明の効果】
【００１１】
この発明によれば、視野角を制御することが可能な液晶表示装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、この発明の一実施の形態に係る横電界を利用した液晶モードの液晶表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示装置に適用可能な液晶表示パネルの概略断面図である。
【図３】図３は、図２に示した液晶表示パネルに適用可能な第１実施形態における画素の構造を対向基板の側から見た概略平面図である。
【図４】図４は、図３に示した画素構造のアレイ基板を第２方向に沿って切断した断面図である。
【図５】図５は、図３に示した画素構造を備えたアレイ基板の他の例を示す断面図である。
【図６】図６は、図３に示した画素構造を備えた液晶表示パネルの他の例を示す断面図である。
【図７】図７は、図２に示したアレイ基板の第１実施形態における画素の他の構造を対向基板の側から見た概略平面図である。
【図８】図８は、図２に示したアレイ基板の第１実施形態における画素の他の構造を対向基板の側から見た概略平面図である。
【図９】図９は、図２に示したアレイ基板の第１実施形態における画素の他の構造を対向基板の側から見た概略平面図である。
【図１０】図１０は、図２に示したアレイ基板の第１実施形態における画素の他の構造を対向基板の側から見た概略平面図である。
【図１１】図１１は、図２に示した液晶表示パネルに適用可能な第２実施形態における画素の構造を対向基板の側から見た概略平面図である。
【図１２】図１２は、図１１に示した第２実施形態における画素構造を備えたアレイ基板の概略断面図である。
【図１３】図１３は、図１１に示した第２実施形態における画素構造を備えたアレイ基板の他の概略断面図である。
【図１４】図１４は、第２実施形態における画素の構成例を概略的に示す平面図である。
【図１５】図１５は、第２実施形態における画素の他の構成例を概略的に示す平面図である。
【図１６】図１６は、第２実施形態の変形例における画素の構造を対向基板の側から見た概略平面図である。
【図１７】図１７は、第２実施形態の他の変形例における画素の構造を対向基板の側から見た概略平面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１４】
ここでは、液晶表示装置の一例として、一方の基板に第１電極及び第２電極を備え、これらの間に形成される横電界（すなわち、基板の主面にほぼ平行な電界）を主に利用して液晶分子をスイッチングする液晶モードとして、ＦＦＳモードの液晶表示装置を例に説明する。
【００１５】
図１は、本実施形態に係る液晶表示装置の構成を概略的に示す図である。
【００１６】
すなわち、この液晶表示装置は、アクティブマトリクスタイプの液晶表示装置であって、液晶表示パネルＬＰＮを備えている。この液晶表示パネルＬＰＮは、第１基板としてのアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板としての対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。これらのアレイ基板ＡＲと対向基板ＣＴとは、図示しないシール材によって貼り合わせられている。
【００１７】
このような液晶表示パネルＬＰＮは、画像を表示する表示エリアとしてアクティブエリアＤＳＰを備えている。このアクティブエリアＤＳＰは、シール材の内側に形成され、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１８】
アレイ基板ＡＲは、アクティブエリアＤＳＰにおいて、第１方向あるいは行方向Ｈに沿ってそれぞれ延出したｎ本のゲート線Ｙ（Ｙ１〜Ｙｎ）、各ゲート線Ｙと交差するように第２方向あるいは列方向Ｖに沿ってそれぞれ延出したｍ本のソース線Ｘ（Ｘ１〜Ｘｍ）、各画素ＰＸにおいてゲート線Ｙとソース線Ｘとの交差部を含む領域に配置されたｍ×ｎ個のスイッチング素子Ｗ、コモン電位の第１電極（コモン電極）Ｅ１、各画素ＰＸに配置され第１電極Ｅ１と絶縁膜を介して向かい合うｍ×ｎ個の第２電極（画素電極）Ｅ２などを備えている。
【００１９】
スイッチング素子Ｗは、例えば、薄膜トランジスタ（ＴＦＴ）によって構成されている。スイッチング素子Ｗのゲート電極ＷＧは、ゲート線Ｙに電気的に接続されている（あるいは、ゲート電極ＷＧは、ゲート線Ｙと一体的に形成されている）。スイッチング素子Ｗのソース電極ＷＳは、ソース線Ｘに電気的に接続されている（あるいは、ソース電極ＷＳは、ソース線Ｘと一体的に形成されている）。スイッチング素子Ｗのドレイン電極ＷＤは、第２電極Ｅ２に電気的に接続されている。
【００２０】
各ゲート線Ｙは、アクティブエリアＤＳＰの外側に引き出され、コントローラＣＮＴによって制御されるゲートドライバＹＤに接続されている。各ソース線Ｘは、アクティブエリアＤＳＰの外側に引き出され、コントローラＣＮＴによって制御されるソースドライバＸＤに接続されている。
【００２１】
第１電極Ｅ１は、コントローラＣＮＴなどから供給されたコモン電位のコモン配線ＣＯＭに電気的に接続されている。
【００２２】
ゲートドライバＹＤは、コントローラＣＮＴによる制御に基づいてｎ本のゲート線Ｙに順次走査信号（駆動信号）を供給する。また、ソースドライバＸＤは、コントローラＣＮＴによる制御に基づいて各行のスイッチング素子Ｗが走査信号によってオンするタイミングでｍ本のソース線Ｘにそれぞれ映像信号（駆動信号）を供給する。各行の第２電極Ｅ２は、第１電極Ｅ１の電位に対して、対応するスイッチング素子Ｗを介して供給される映像信号に応じた画素電位にそれぞれ設定される。
【００２３】
図２は、図１に示した液晶表示装置に適用可能な液晶表示パネルＬＰＮの概略断面図である。
【００２４】
すなわち、アレイ基板ＡＲは、ガラス板などの光透過性を有する絶縁基板２０を用いて形成されている。このアレイ基板ＡＲにおいて、ゲート線Ｙ及びこのゲート線Ｙから延在したゲート電極ＷＧは、絶縁基板２０の上に配置されている。このようなゲート線Ｙ及びゲート電極ＷＧは、同一材料により同一工程で形成可能であり、例えばモリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。
【００２５】
ゲート線Ｙ及びゲート電極ＷＧは、第１絶縁膜であるゲート絶縁膜２２によって覆われている。また、このゲート絶縁膜２２は、絶縁基板２０の上にも配置されている。このようなゲート絶縁膜２２は、例えば窒化シリコン（ＳｉＮ）などの無機系材料によって形成されている。
【００２６】
スイッチング素子Ｗの半導体層ＳＣは、ゲート絶縁膜２２の上に配置され、ゲート電極ＷＧの直上に位置している。つまり、半導体層ＳＣは、ゲート線Ｙやゲート電極ＷＧよりも上層に配置されている。この半導体層ＳＣは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではアモルファスシリコンによって形成され、ボトムゲート型のトランジスタを構成している。
【００２７】
ソース線Ｘ及びこのソース線から延在したソース電極ＷＳは、ゲート絶縁膜２２の上に配置されている。このソース電極ＷＳは、半導体層ＳＣにコンタクトしている。また、ドレイン電極ＷＤは、ゲート絶縁膜２２の上に配置されている。このドレイン電極ＷＤは、半導体層ＳＣにコンタクトしている。これらのソース線Ｘ、ソース電極ＷＳ及びドレイン電極ＷＤは、半導体層ＳＣと同一層に配置されている。これらのソース線Ｘ、ソース電極ＷＳ及びドレイン電極ＷＤは、同一材料により同一工程で形成可能であり、例えばモリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。
【００２８】
第１電極Ｅ１は、ゲート絶縁膜２２の上に配置されている。つまり、ここに示した例では、第１電極Ｅ１は、ソース線Ｘなどと同一層に配置されているが、ソース線Ｘなどとは異なる層に配置されても良い。この第１電極Ｅ１は、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されている。ここに示した例では、第１電極Ｅ１は、図示しないコモン配線に接続されたコモン電極に相当する。
【００２９】
これらのソース電極ＷＳ、ドレイン電極ＷＤ、ソース線Ｘ及び第１電極Ｅ１は、第２絶縁膜であるパッシベーション膜２４によって覆われている。また、このパッシベーション膜２４は、ゲート絶縁膜２２の上にも配置されている。このようなパッシベーション膜２４は、例えば窒化シリコン（ＳｉＮ）などの無機系材料によって形成されている。
【００３０】
第２電極Ｅ２は、パッシベーション膜２４の上に配置されている。つまり、この第２電極Ｅ２は、第１電極Ｅ１などよりも上層に配置されている。この第２電極Ｅ２は、パッシベーション膜２４を挟んで第１電極Ｅ１と向かい合っている。つまり、パッシベーション膜２４は、第１電極Ｅ１と第２電極Ｅ２との間に介在する層間絶縁膜として機能する。
【００３１】
このような第２電極Ｅ２は、パッシベーション膜２４に形成されたコンタクトホールＣＨを通じてドレイン電極ＷＤに電気的に接続されている。この第２電極Ｅ２は、第１電極Ｅ１と同様に、例えばＩＴＯやＩＺＯなどの光透過性を有する導電材料によって形成されている。また、この第２電極Ｅ２には、第１電極Ｅ１と対向するスリットＳＬが形成されている。このような第２電極Ｅ２は、各画素に配置された画素電極に相当する。
【００３２】
このような構成のアレイ基板ＡＲの液晶層ＬＱに接する面は、配向膜ＡＬ１によって覆われている。
【００３３】
一方、対向基板ＣＴは、ガラス板などの光透過性を有する絶縁基板３０を用いて形成されている。対向基板ＣＴは、絶縁基板３０の内面（すなわち液晶層ＬＱに対向する面）に、各画素ＰＸを区画するブラックマトリクスＢＭを備えている。
【００３４】
ブラックマトリクスＢＭは、絶縁基板３０の上において、アレイ基板ＡＲに設けられたゲート線Ｙやソース線Ｘ、さらにはスイッチング素子Ｗなどの配線部に対向するように格子状あるいはストライプ状に配置されている。このブラックマトリクスＢＭは、例えば黒色に着色された樹脂材料やクロム（Ｃｒ）などの遮光性の金属材料によって形成されている。
【００３５】
特に、カラー表示タイプの液晶表示装置においては、対向基板ＣＴは、ブラックマトリクスＢＭによって囲まれた領域にカラーフィルタ層ＣＦを備えている。カラーフィルタ層ＣＦは、絶縁基板３０の上に配置され、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂によって形成されている。赤色着色樹脂、青色着色樹脂、及び緑色着色樹脂は、それぞれ赤色画素、青色画素、及び緑色画素に対応して配置されている。
【００３６】
上述したような横電界を利用した液晶モードにおいては、対向基板ＣＴの液晶層ＬＱに接する面が平坦であることが望ましく、対向基板ＣＴは、さらに、カラーフィルタ層ＣＦの表面の凹凸を平坦化するように比較的厚い膜厚で配置されたオーバーコート層などを備えていることが望ましい。
【００３７】
対向基板ＣＴの液晶層ＬＱに接する面は、配向膜ＡＬ２によって覆われている。配向膜ＡＬ１及びＡＬ２は、例えばポリイミドによって形成されている。
【００３８】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの配向膜ＡＬ１及び配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、図示しないスペーサ（例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ）が配置され、これにより、所定のギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のギャップが形成された状態でシール材によって貼り合わせられている。
【００３９】
液晶層ＬＱは、これらのアレイ基板ＡＲの配向膜ＡＬ１と対向基板ＣＴの配向膜ＡＬ２との間に形成されたギャップに封入された液晶分子ＬＭを含む液晶組成物によって構成されている。
【００４０】
配向膜ＡＬ１及び配向膜ＡＬ２は、液晶層ＬＱに含まれる液晶分子ＬＭの配向を規制するようにラビング処理されている。液晶層ＬＱに含まれる液晶分子ＬＭは、配向膜ＡＬ１及び配向膜ＡＬ２による規制力によって配向されている。
【００４１】
透過型の液晶表示パネルＬＰＮを備えた液晶表示装置は、さらに、液晶表示パネルＬＰＮに対してアレイ基板ＡＲ側に配置された照明ユニットすなわちバックライトユニットＢＬを備えている。このバックライトユニットＢＬは、アレイ基板ＡＲ側から液晶表示パネルＬＰＮを照明する。このようなバックライトとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００４２】
この液晶表示装置は、液晶表示パネルＬＰＮの一方の外面（すなわちアレイ基板ＡＲの液晶層ＬＱと接触する面とは反対の面）に設けられた光学素子ＯＤ１を備え、また、液晶表示パネルＬＰＮの他方の外面（すなわち対向基板ＣＴの液晶層ＬＱと接触する面と反対の面）に設けられた光学素子ＯＤ２を備えている。
【００４３】
これらの光学素子ＯＤ１及びＯＤ２は、それぞれ偏光板を含み、例えば、第１電極Ｅ１と第２電極Ｅ２との間に電位差が形成されていない（つまり、第１電極Ｅ１と第２電極Ｅ２との間に電界が形成されていない）無電界時において、液晶表示パネルＬＰＮの透過率が最低となる（つまり、黒色画面を表示する）ノーマリーブラックモードを実現している。
【００４４】
すなわち、このような液晶表示装置においては、無電界時には、液晶分子ＬＭは、その長軸Ｄが配向膜ＡＬ１及び配向膜ＡＬ２のラビング方向と平行な方位を向くように配向されている。このような状態では、バックライトユニットＢＬからのバックライト光は、光学素子ＯＤ１を透過した後、液晶表示パネルＬＰＮを透過し、光学素子ＯＤ２に吸収される（黒色画面表示）。
【００４５】
第１電極Ｅ１と第２電極Ｅ２との間に電位差が形成された場合（つまり、第２電極Ｅ２にコモン電位とは異なる電位の電圧が印加された電圧印加時）には、第１電極Ｅ１と第２電極Ｅ２との間に横電界（フリンジ電界）が形成される。この横電界は、スリットＳＬを介して形成され、例えばスリットＳＬの長軸に対して直交する方位に形成される。
【００４６】
このとき、液晶分子ＬＭの配向状態は、例えば液晶分子ＬＭの長軸Ｄがラビング方向から横電界に平行な方向を向くように変化する。このように、液晶分子ＬＭの長軸Ｄの方位がアレイ基板ＡＲの表面に平行な面内において回転し、ラビング方向とは異なる方位に変化すると、液晶層ＬＱを透過する光に対する変調率が変化する。このため、バックライトユニットＢＬから出射され液晶表示パネルＬＰＮを透過したバックライト光の一部は、第２光学素子ＯＤ２を透過する（白色画面表示）。つまり、液晶表示パネルＬＰＮの透過率は、電界の大きさに依存して変化する。横電界を利用した液晶モードでは、このようにして選択的にバックライト光を透過し、画像を表示する。
【００４７】
図３は、図２に示したアレイ基板ＡＲの第１実施形態における画素ＰＸの構造を対向基板ＣＴの側から見た概略平面図である。この図３においては、説明に必要な主要部のみを図示しており、第２電極Ｅ２に接続されるスイッチング素子やソース線及びゲート線などは省略している。ここでは、例えば、第１方向Ｈは画面の水平方向に対応し、第２方向Ｖは画面の垂直方向に対応するものとする。
【００４８】
第１電極Ｅ１は、画素ＰＸの略全体に亘って延在しているベタ膜である。第２電極Ｅ２は、第１電極Ｅ１と向かい合い、画素ＰＸの略全体にわたって形成されている。この第２電極Ｅ２には、第１電極Ｅ１に向かい合うスリットＳＬが形成されている。ここでは、第２電極Ｅ２のスリットＳＬは、その長軸Ｌが第２方向Ｖに略平行となるように延出している。このような複数のスリットＳＬは、第１方向Ｈに並んでいる。
【００４９】
このような画素ＰＸにおいて、第１電極Ｅ１と第２電極Ｅ２との間に電位差が形成された場合（白色画面表示時）には、スリットＳＬを介してスリットＳＬの長軸Ｌに直交する電界ＥＦ１が形成される。
【００５０】
画素ＰＸの外側には、第３電極Ｅ３が配置されている。ここに示した例では、一対の第３電極Ｅ３は、それぞれ直線状に形成され、第１方向Ｈに延出している。これらの第３電極Ｅ３は、第２方向Ｖに並んで配置されている。このような一対の第３電極Ｅ３は、画素ＰＸを挟んで配置されている。これらの第３電極Ｅ３は、第１電極Ｅ１及び第２電極Ｅ２とは離間している。また、これらの第３電極Ｅ３の電位は、第２電極Ｅ２との間に電位差を形成可能に設定されている。なお、これらの第３電極Ｅ３の電位は、第１電極Ｅ１と同一電位であっても良いし、異なる電位であっても良い。また、第３電極Ｅ３は、例えば全て共通の信号源に接続され、全て同一電位に設定されていても良い。
【００５１】
このような第２電極Ｅ２と第３電極Ｅ３との間に電位差が形成された場合には、第２電極Ｅ２と第３電極Ｅ３との間に、第３電極Ｅ３の延出方向に直交する電界ＥＦ２が形成される。つまり、電界ＥＦ１が概ね第１方向Ｈに沿って形成されるのに対して、電界ＥＦ２は、概ね第２方向Ｖに沿って形成され、電界ＥＦ１と電界ＥＦ２とは互いに略直交する方向に形成される。
【００５２】
図４は、図３に示した画素構造のアレイ基板ＡＲを第２方向Ｖに沿って切断した断面図である。なお、この図４においては、説明に必要な主要部のみを図示している。
【００５３】
アレイ基板ＡＲにおいて、第１電極Ｅ１は、絶縁基板２０の上に配置されたゲート絶縁膜２２の上に配置されている。第２電極Ｅ２及び第３電極Ｅ３は、パッシベーション膜２４の上に配置され、互いに離間している。つまり、第３電極Ｅ３は、第２電極Ｅ２と同一層に配置されている。このような構成においては、第３電極Ｅ３は、第２電極Ｅ２と同一材料により同一工程で形成可能であり、例えば、ＩＴＯなどの導電材料によって形成されている。
【００５４】
このような画素ＰＸにおいて、第１電極Ｅ１と第２電極Ｅ２との間に電位差が形成されていない場合（黒色画面表示時）には、電界ＥＦ１は形成されず、第２電極Ｅ２の略中央に位置する液晶分子ＬＭ１は、ラビング方向例えば第２方向Ｖと略平行な方向に配向している。このとき、液晶分子ＬＭ１の長軸Ｄは、アレイ基板ＡＲの表面と平行な面と略平行である。
【００５５】
なお、このような画素ＰＸにおいて、第１電極Ｅ１と第２電極Ｅ２との間に電位差が形成された場合（白色画面表示時）には、図示しないが、図の法線方向つまり第１方向Ｈに沿った電界ＥＦ１が形成され、液晶分子ＬＭ１は、アレイ基板ＡＲの表面と平行な面内で回転し、この電界ＥＦ１により第１方向Ｈと略平行な方向に配向する。
【００５６】
画素ＰＸが黒色画面表示の際、第２電極Ｅ２と第３電極Ｅ３との間に電位差が形成された場合には、第２方向Ｖに略平行な電界ＥＦ２が形成される。このような電界ＥＦ２は、第２電極Ｅ２と第３電極Ｅ３との電位差が大きい場合ほど、アレイ基板ＡＲから離れた範囲つまり図示しない対向基板に向かって広がり、アレイ基板ＡＲの表面に対して急峻に形成される。このため、画素ＰＸの周辺領域の液晶分子ＬＭ２は、電界ＥＦ２に応じてアレイ基板ＡＲに対して立ち上がるように配向する。
【００５７】
このような液晶分子ＬＭ２が存在する画素ＰＸの周辺領域においては、画面を正面方向つまりアレイ基板ＡＲの法線方向から観察した場合には、液晶分子ＬＭ１が存在する画素ＰＸの中央領域と同様に黒色画面表示となるが、正面方向から次第に第１方向Ｈに視角を拡大していくと、立ち上がった液晶分子ＬＭ２による位相差の影響で光漏れが生ずる。
【００５８】
なお、第２電極Ｅ２と第３電極Ｅ３との間に電界ＥＦ２が形成されていない場合には、液晶分子ＬＭ２の長軸Ｄは、アレイ基板ＡＲの表面と平行な面と略平行である。このため、画素ＰＸの周辺領域においては、液晶分子ＬＭ２による位相差の影響はほとんどなく、視角にかかわらず、黒色画面表示となる。
【００５９】
このように、画素ＰＸにおいて黒色画面表示をしていながら、第２電極Ｅ２と第３電極Ｅ３との間に電界ＥＦ２が形成されている場合には、視角によっては十分に輝度を低減することができず、コントラスト比の低下を招く。第２電極Ｅ２と第３電極Ｅ３との電位差が大きいほど（つまり、電界ＥＦ２が大きいほど）、黒色画面表示が可能な視野角は狭い。一方で、画素ＰＸにおいて黒色画面表示をしていながら、第２電極Ｅ２と第３電極Ｅ３との間に電界ＥＦ２が形成されていない場合には、視角に依存したコントラスト比の低下が小さく、黒色画面表示が可能な視野角は広い。
【００６０】
つまり、黒色画面表示が可能な視野角は、画素ＰＸの周辺領域での光漏れを積極的に利用することにより、正面方向から限られた範囲（例えばアレイ基板ＡＲの法線に対して６０度の範囲）となる。このように、画素ＰＸの周辺領域での光漏れの度合いに応じて視野角の制御が可能となる。なお、画素ＰＸにおいては、白色画面表示をしている場合には、画素ＰＸの周辺領域での光漏れはほとんど表示に影響なく、視角にかかわらず、略同等の白色画面表示が可能である。
【００６１】
視野角を狭い範囲に制限する狭視野角モードを選択した場合には、第２電極Ｅ２と第３電極Ｅ３との間の電位差は、第１電極Ｅ１と第２電極Ｅ２との電位差と比較して大きく設定することが望ましい。一方で、視野角が広い広視野角モードを選択した場合には、第２電極Ｅ２と第３電極Ｅ３との間の電位差は、第１電極Ｅ１と第２電極Ｅ２との電位差と比較して小さくまたは同等に設定することが望ましい。また、第２電極Ｅ２に対して第３電極Ｅ３を逆電位に設定することが望ましく、このため、フレーム反転駆動を適用することが望ましい。
【００６２】
また、一対の第３電極Ｅ３は、同じく第１方向Ｈに沿って延出するように配置された図示しないゲート線Ｙの上方に配置され、パッシベーション膜２４を介してゲート線Ｙと向かい合うように配置されることが望ましい。この場合、第３電極Ｅ３は、ゲート線Ｙと第２電極Ｅ２との間を電気的にシールドする。このため、ゲート線Ｙと第２電極Ｅ２との間の不所望な電界の発生を抑制できる。また、このような場合、第３電極Ｅ３を挟んで隣接する画素ＰＸの間隔の拡大が抑制され、高精細化が可能となる。
【００６３】
次に、この第１実施形態において、採用可能な構成例について説明する。
【００６４】
図５に示した例では、第３電極Ｅ３が第１電極Ｅ１と同一層に配置されている点で、図４に示した例と相違する。なお、この図５においては、説明に必要な主要部のみを図示している。
【００６５】
すなわち、アレイ基板ＡＲにおいて、第１電極Ｅ１及び第３電極Ｅ３は、絶縁基板２０の上に配置されたゲート絶縁膜２２の上に配置され、互いに離間している。このような構成においては、第３電極Ｅ３は、第１電極Ｅ１と同一材料により同一工程で形成可能であり、例えば、ＩＴＯなどの導電材料によって形成されている。第２電極Ｅ２は、パッシベーション膜２４の上に配置されて、第１電極Ｅ１と向かい合っている。このような構成においては、対向基板ＣＴの側からアレイ基板ＡＲを見た平面構造は図３と同様であり、上述した第１実施形態と同様の効果が得られる。
【００６６】
図６に示した例では、第３電極Ｅ３が対向基板ＣＴの側に設けられている点で、図４に示した例と相違する。なお、この図６においては、説明に必要な主要部のみを図示している。
【００６７】
すなわち、アレイ基板ＡＲにおいては、第１電極Ｅ１は、絶縁基板２０の上に配置されたゲート絶縁膜２２の上に配置されている。第２電極Ｅ２は、パッシベーション膜２４の上に配置されて、第１電極Ｅ１と向かい合っている。
【００６８】
一方で、対向基板ＣＴにおいては、第３電極Ｅ３は、絶縁基板３０の上に配置されている。このような構成においては、第３電極Ｅ３は、ＩＴＯなどの導電材料によって形成されても良い。また、ブラックマトリクスＢＭを遮光性の金属例えばクロムによって形成している場合には、このブラックマトリクスＢＭを第３電極Ｅ３として利用しても良い。このような構成においては、対向基板ＣＴの側からアレイ基板ＡＲを見た平面構造は図３と同様であり、上述した第１実施形態と同様の効果が得られる。
【００６９】
図７に示した例では、画素ＰＸの略中央を横切るように配置された第３電極Ｅ３を追加した点で、図３に示した例と相違する。なお、この図７においては、説明に必要な主要部のみを図示している。
【００７０】
すなわち、図示した３本の第３電極Ｅ３１、Ｅ３２、及び、Ｅ３３は、ほぼ平行であって、それぞれ直線状に形成され、第１方向Ｈに延出している。これらの第３電極Ｅ３１〜Ｅ３３は、第２方向Ｖに並んで配置されている。画素ＰＸの外側に配置された一対の第３電極Ｅ３１及びＥ３２は、第１電極Ｅ１及び第２電極Ｅ２とは離間している。画素ＰＸの中央を横切る第３電極Ｅ３３も、第１電極Ｅ１及び第２電極Ｅ２とは離間しており、第２電極Ｅ２のスリットＳＬと略直交する方向に延出している。
【００７１】
これらの第３電極Ｅ３１〜Ｅ３３は、アレイ基板ＡＲの側に設けられても良いし、対向基板ＣＴの側に設けられても良い。例えば、第３電極Ｅ３１及びＥ３２は第１電極Ｅ１または第２電極Ｅ２と同一層に配置され、第３電極Ｅ３３は対向基板ＣＴに設けられても良い。また、第３電極Ｅ３１〜Ｅ３３が全て対向基板ＣＴに設けられても良い。対向基板ＣＴの側に設けられる第３電極は、上述したように、ＩＴＯなどの光透過性を有する導電材料によって形成しても良いし、導電材料によって形成されたブラックマトリクスであっても良い。
【００７２】
このような構成においては、上述した第１実施形態と同様の効果が得られるのに加えて、各画素ＰＸにおいて視野角制御に寄与する領域が拡大するため、制御可能な視野角範囲を拡大することができる。
【００７３】
図８に示した例では、第３電極Ｅ３は、複数の画素ＰＸに亘って共通に配置されている。すなわち、第３電極Ｅ３は、アクティブエリアＤＳＰにおいて、第１方向Ｈに沿って延出している。この第３電極Ｅ３は、さらにアクティブエリアＤＳＰの外側に引き出され、信号源に接続されている。このような第３電極Ｅ３は、第２方向Ｖに隣接する画素ＰＸの間に配置され、この第３電極Ｅ３を挟む両側の画素ＰＸに配置された第２電極Ｅ２との間で視野角制御に必要な電界ＥＦ２を形成可能である。
【００７４】
このような構成によれば、上述した第１実施形態と同様の効果が得られる。また、この第３電極Ｅ３は、第１電極Ｅ１と同一層または第２電極Ｅ２と同一層に配置された際に、ゲート線Ｙに向かい合うように配置されることにより、ゲート線Ｙと第２電極Ｅ２との間を電気的にシールドすることも可能である。
【００７５】
図９に示した例では、アクティブエリアＤＳＰにおいて延出した第３電極Ｅ３の各々は、アクティブエリアＤＳＰに配置された給電配線ＳＳに電気的に接続されている。すなわち、給電配線ＳＳは、アクティブエリアＤＳＰにおいて、第２方向Ｖに沿って延出している。この給電配線ＳＳは、第１方向Ｈに沿って延出している第３電極Ｅ３の各々と交差し、各交点で電気的に接続されている。このような給電配線ＳＳは、アクティブエリアＤＳＰの外側に引き出され、信号源に接続されている。
【００７６】
このような構成によれば、上述した第１実施形態と同様の効果が得られる。また、第３電極Ｅ３は、アクティブエリアＤＳＰの外側に引き出すことなく、所定の電位に設定可能となる。なお、給電配線ＳＳは、同じく第２方向Ｖに沿って延出しているソース線Ｘと向かい合うように配置されても良い。この場合には、給電配線ＳＳを挟んで隣接する画素ＰＸの間隔の拡大が抑制され、高精細化が可能となる。
【００７７】
図１０に示した例では、第３電極Ｅ３は、第２方向Ｖに沿って延出している。このような第３電極Ｅ３は、例えば、第１電極Ｅ１と同一層に配置され、しかも、第１電極Ｅ１からは離間している。第２電極Ｅ２は、第１電極Ｅ１と向かい合うとともに、第１方向に延在して第３電極Ｅ３とも向かい合っている。なお、第１電極Ｅ１及び第３電極Ｅ３と、第２電極Ｅ２との間には、図示しないパッシベーション膜が介在している。
【００７８】
このような第２電極Ｅ２には、第１電極Ｅ１と向かい合うスリットＳＬが形成され、また、第３電極Ｅ３と向かい合うサブスリットＳＬＸが形成されている。サブスリットＳＬＸは、第１方向Ｈに延出しており、スリットＳＬが延出した方向すなわち第２方向Ｖに略直交している。
【００７９】
このような構成によれば、第２方向Ｖに延出したスリットＳＬを介して第１電極Ｅ１と第２電極Ｅ２との間に電界ＥＦ１が形成され、第１方向Ｈに延出したサブスリットＳＬＸを介して第２電極Ｅ２と第３電極Ｅ３との間に、電界ＥＦ１と略直交する視野角制御に必要な電界ＥＦ２が形成可能となる。したがって、上述した第１実施形態と同様の効果が得られる。
【００８０】
上述した第１実施形態では、第１電極Ｅ１がコモン電極であり、第１電極Ｅ１よりも上層つまり液晶層側に配置された第２電極Ｅ２がスイッチング素子に接続された画素電極である場合について説明したが、第１電極Ｅ１がスイッチング素子の接続された画素電極であり、第１電極Ｅ１の上層に配置された第２電極Ｅ２がコモン電極であってもよく、この場合には、コモン電極には画素電極に向かい合うスリットが形成されている。
【００８１】
次に、第２実施形態について説明する。
【００８２】
上述した第１実施形態では、画素ＰＸの周辺領域を利用して視野角制御用の電界ＥＦ２を形成していたが、この第２実施形態では、第１実施形態と比較して、各画素ＰＸが、実質的な画像表示を行うのに必要な電界ＥＦ１を形成しうるメイン画素と、視野角制御用の電界ＥＦ２を形成しうるサブ画素と、によって構成されている点で相違する。
【００８３】
図１１に示した例では、画素ＰＸは、メイン画素ＰＸＭと、このメイン画素ＰＸＭに隣接するサブ画素ＰＸＳと、によって構成されている。ここでは、メイン画素ＰＸＭとサブ画素ＰＸＳとは第１方向Ｈに並んでいるが、第２方向Ｖに並んでいても良い。
【００８４】
メイン画素ＰＸＭ及びサブ画素ＰＸＳは、同等の大きさに形成されている。つまり、これらのメイン画素ＰＸＭ及びサブ画素ＰＸＳについては、第１方向Ｈに沿った長さ、及び、第２方向Ｖに沿った長さはいずれも略同等である。
【００８５】
各画素ＰＸに配置される第１電極Ｅ１は、メイン画素ＰＸＭに配置された第１メイン電極ＥＭ１、及び、サブ画素ＰＸＳに配置された第１サブ電極ＥＳ１を有している。第１メイン電極ＥＭ１は、メイン画素ＰＸＭの略全体に亘って延在したベタ膜である。第１サブ電極ＥＳ１は、サブ画素ＰＸＳの略全体に亘って延在したベタ膜である。これらの第１メイン電極ＥＭ１及び第１サブ電極ＥＳ１は、離間している。
【００８６】
各画素ＰＸに配置される第２電極Ｅ２は、図示しない絶縁膜を介して第１電極Ｅ１と向かい合っている。すなわち、この第２電極Ｅ２は、メイン画素ＰＸＭに配置された第１メイン電極ＥＭ１と向かい合う第２メイン電極ＥＭ２、及び、サブ画素ＰＸＳに配置された第１サブ電極ＥＳ１と向かい合う第２サブ電極ＥＳ２を有している。これらの第２メイン電極ＥＭ２及び第２サブ電極ＥＳ２は、離間している。
【００８７】
第２メイン電極ＥＭ２には、第１メイン電極ＥＭ１と向かい合う第１スリットＳＬ１が形成されている。この第１スリットＳＬ１は、第２方向Ｖに沿って延出している。このような複数の第１スリットＳＬ１は、第１方向Ｈに並んでいる。第２サブ電極ＥＳ２には、第１サブ電極ＥＳ１と向かい合う第２スリットＳＬ２が形成されている。この第２スリットＳＬ２は、第１方向Ｈに沿って延出している。このような複数の第２スリットＳＬ２は、第２方向Ｖに並んでいる。
【００８８】
このような各画素ＰＸにおいて、第１メイン電極ＥＭ１と第２メイン電極ＥＭ２との間に電位差が形成された場合には、第１スリットＳＬ１を介して主として第１方向Ｈに沿った電界ＥＦ１が形成される。各画素ＰＸのメイン画素ＰＸＭにおいては、このような電界ＥＦ１によって画像表示を行う。
【００８９】
一方で、各画素ＰＸにおいて、第１サブ電極ＥＳ１と第２サブ電極ＥＳ２との間に電位差が形成された場合には、第２スリットＳＬ２を介して主として第２方向Ｖに沿った電界ＥＦ２が形成される。各画素ＰＸのサブ画素ＰＸＳにおいては、このような電界ＥＦ２によって視野角制御を行う。
【００９０】
この第２実施形態によれば、上述した第１実施形態と同様の効果が得られる。
【００９１】
加えて、このような第２実施形態においては、メイン画素ＰＸＭ及びサブ画素ＰＸＳについて独立して電界の制御が可能である。
【００９２】
例えば、図１２に示したアレイ基板ＡＲの構成例では、各画素ＰＸのメイン画素ＰＸＭには第１スイッチング素子Ｗ１が配置され、サブ画素ＰＸＳには第２スイッチング素子Ｗ２が配置されている。第１電極Ｅ１の第１メイン電極ＥＭ１は、絶縁基板２０を覆うゲート絶縁膜２２の上に配置され、第１スイッチング素子Ｗ１に電気的に接続されている。第１電極Ｅ１の第１サブ電極ＥＳ１は、第１メイン電極ＥＭ１と同一層であって、ゲート絶縁膜２２の上に配置され、第２スイッチング素子Ｗ２に電気的に接続されている。
【００９３】
第２電極Ｅ２の第２メイン電極ＥＭ２は、第１電極Ｅ１を覆うパッシベーション膜２４の上に配置され、第１メイン電極ＥＭ１と向かい合っている。第２電極Ｅ２の第２サブ電極ＥＳ２は、第２メイン電極ＥＭ２と同一層であって、パッシベーション膜２４の上に配置されている。このような第２電極Ｅ２のうち、少なくとも第２メイン電極ＥＭ２は、図示しないコモン配線に電気的に接続されている。なお、第２電極Ｅ２は、配向膜ＡＬ１によって覆われている。
【００９４】
このような例によれば、第１スイッチング素子Ｗ１及び第２スイッチング素子Ｗ２により、メイン画素ＰＸＭ及びサブ画素ＰＸＳのそれぞれを独立に制御することができる。
【００９５】
なお、第２メイン電極ＥＭ２及び第２サブ電極ＥＳ２は、繋がった単一の電極であっても良い。
【００９６】
図１３に示したアレイ基板ＡＲの構成例では、各画素ＰＸのメイン画素ＰＸＭにおいて、絶縁基板２０を覆うゲート絶縁膜２２の上に配置された第１メイン電極ＥＭ１は、第１スイッチング素子Ｗ１から離間している。各画素ＰＸのサブ画素ＰＸＳにおいて、第１メイン電極ＥＭ１と同一層であるゲート絶縁膜２２上に配置された第１サブ電極ＥＳ１は、第２スイッチング素子Ｗ２から離間している。このような第１電極Ｅ１のうち、少なくとも第１メイン電極ＥＭ１は、図示しないコモン配線に電気的に接続されている。
【００９７】
第２電極Ｅ２の第２メイン電極ＥＭ２及び第２サブ電極ＥＳ２は、第１電極Ｅ１を覆うパッシベーション膜２４の上に配置されている。第２メイン電極ＥＭ２は、第１メイン電極ＥＭ１と向かい合い、第１スイッチング素子Ｗ１に電気的に接続されている。第２サブ電極ＥＳ２は、第１サブ電極ＥＳ１と向かい合い、第２スイッチング素子Ｗ２に電気的に接続されている。なお、第２電極Ｅ２は、配向膜ＡＬ１によって覆われている。
【００９８】
このような例においても、第１スイッチング素子Ｗ１及び第２スイッチング素子Ｗ２により、メイン画素ＰＸＭ及びサブ画素ＰＸＳのそれぞれを独立に制御することができる。
【００９９】
なお、第１メイン電極ＥＭ１及び第１サブ電極ＥＳ１は、繋がった単一の電極であっても良い。
【０１００】
次に、各画素ＰＸがメイン画素ＰＸＭとサブ画素ＰＸＳとを備えた具体的な構成例について説明する。
【０１０１】
図１４に示した例では、各画素ＰＸは、３個のメイン画素ＰＸＭすなわち赤色画素ＰＸＲ、緑色画素ＰＸＧ、及び、青色画素ＰＸＢと、１個のサブ画素ＰＸＳとして白色画素ＰＸＷとを備え、これらが第１方向Ｈに並んで配置されている。図では省略しているが、第２方向Ｖについては、同一色の画素が並んで配置されている。
【０１０２】
赤色画素ＰＸＲ、緑色画素ＰＸＧ、及び、青色画素ＰＸＢについては、上述したメイン画素ＰＸＭの構成を適用している。赤色画素ＰＸＲには、赤色カラーフィルタＣＦＲが配置されている。緑色画素ＰＸＧには、緑色カラーフィルタＣＦＧが配置されている。青色画素ＰＸＢには、青色カラーフィルタＣＦＢが配置されている。これらの赤色カラーフィルタＣＦＲ、緑色カラーフィルタＣＦＧ、及び、青色カラーフィルタＣＦＢは、図２を参照して説明した通り対向基板ＣＴに備えられている。
【０１０３】
白色画素ＰＸＷについては、上述したサブ画素ＰＸＳの構成を適用している。この白色画素ＰＸＷは、透明な樹脂層を備えているか、あるいは、カラーフィルタレスである。
【０１０４】
図１５に示した例では、各画素ＰＸは、３個のメイン画素ＰＸＭすなわち赤色画素ＰＸＲ、緑色画素ＰＸＧ、及び、青色画素ＰＸＢと、１個のサブ画素ＰＸＳとして白色画素ＰＸＷとを備え、これらが２×２のマトリクス状に配置されている。
【０１０５】
赤色画素ＰＸＲには、赤色カラーフィルタＣＦＲが配置されている。緑色画素ＰＸＧには、緑色カラーフィルタＣＦＧが配置されている。青色画素ＰＸＢには、青色カラーフィルタＣＦＢが配置されている。白色画素ＰＸＷは、透明な樹脂層を備えているか、あるいは、カラーフィルタレスである。
【０１０６】
図１６に示した例では、各画素ＰＸは、メイン画素ＰＸＭ及びサブ画素ＰＸＳを備えている。なお、ここで説明する画素ＰＸの構成は、赤色画素、緑色画素、及び、青色画素のすべてに共通である。
【０１０７】
サブ画素ＰＸＳは、メイン画素ＰＸＭよりも小さく形成されている。これらのメイン画素ＰＸＭとサブ画素ＰＸＳとは、第２方向Ｖに並んでいる。メイン画素ＰＸＭ及びサブ画素ＰＸＳの第１方向Ｈに沿った長さは略同等である。メイン画素ＰＸＭの第２方向Ｖに沿った長さは、サブ画素ＰＸＳの第２方向Ｖに沿った長さより長い。
【０１０８】
メイン画素ＰＸＭに配置された第１電極Ｅ１の第１メイン電極ＥＭ１は、第１スイッチング素子Ｗ１に電気的に接続されている。サブ画素ＰＸＳに配置された第１電極Ｅ１の第１サブ電極ＥＳ１は、第２スイッチング素子Ｗ２に電気的に接続されている。
【０１０９】
メイン画素ＰＸＭ及びサブ画素ＰＸＳに亘って配置された第２電極Ｅ２は、図示しない絶縁膜を介して第１メイン電極ＥＭ１及び第１サブ電極ＥＳ１と向かい合っている。第２電極Ｅ２には、第１メイン電極ＥＭ１に向かい合う第１スリットＳＬ１が形成されるとともに第１サブ電極ＥＳ１に向かい合う第２スリットＳＬ２が形成されている。第１スリットＳＬ１は、第２方向Ｖに沿って延出している。第２スリットＳＬ２は、第１方向Ｈに沿って延出している。このような第２電極Ｅ２は、図示しないコモン配線に電気的に接続されている。
【０１１０】
第１スイッチング素子Ｗ１のゲート電極ＷＧ１は、メインゲート線ＹＡに電気的に接続されている。第１スイッチング素子Ｗ１のソース電極ＷＳ１は、メインソース線ＸＡに電気的に接続されている。第１スイッチング素子Ｗ１のドレイン電極ＷＤ１は、第１メイン電極ＥＭ１に電気的に接続されている。
【０１１１】
第２スイッチング素子Ｗ２のゲート電極ＷＧ２は、サブゲート線ＹＢに電気的に接続されている。第２スイッチング素子Ｗ２のソース電極ＷＳ２は、サブソース線ＸＢに電気的に接続されている。第２スイッチング素子Ｗ２のドレイン電極ＷＤ２は、第１サブ電極ＥＳ１に電気的に接続されている。
【０１１２】
メインゲート線ＹＡ及びサブゲート線ＹＢは、例えば、第２方向Ｖに隣接する画素ＰＸの間に平行に配置されている。メインソース線ＸＡ及びサブソース線ＸＢは、例えば、第１方向Ｈに隣接する画素ＰＸの間に平行に配置されている。なお、サブゲート線ＹＢは、メインゲート線ＹＡと共通であっても良いし、前段または後段の画素ＰＸのメインゲート線と共通であっても良い。
【０１１３】
このような各画素ＰＸにおいて、第１メイン電極ＥＭ１と第２電極Ｅ２との間に電位差が形成された場合には、第１スリットＳＬ１を介して主として第１方向Ｈに沿った電界ＥＦ１が形成される。各画素ＰＸのメイン画素ＰＸＭにおいては、このような電界ＥＦ１によって画像表示を行う。
【０１１４】
一方で、各画素ＰＸにおいて、第１サブ電極ＥＳ１と第２電極Ｅ２との間に電位差が形成された場合には、第２スリットＳＬ２を介して主として第２方向Ｖに沿った電界ＥＦ２が形成される。各画素ＰＸのサブ画素ＰＸＳにおいては、このような電界ＥＦ２によって視野角制御を行う。
【０１１５】
このような構成例によれば、上述した第１実施形態と同様の効果が得られる。加えて、メイン画素ＰＸＭ及びサブ画素ＰＸＳについて独立して電界の制御が可能である。さらに、互いに隣接する画素ＰＸが同一構成であるため、第２方向Ｖに隣接する２つの画素ＰＸにおいて、一方の画素のサブ画素ＰＸＳが両方の画素のメイン画素ＰＸＭの間に位置する。このため、１つのサブ画素ＰＸＳによりこれを挟む２つのメイン画素ＰＸＭの視野角制御が可能となる。
【０１１６】
図１７に示した例では、図１６に示した例と同様に、赤色画素、緑色画素、及び、青色画素のすべてに共通の構成である各画素ＰＸは、メイン画素ＰＸＭ及びサブ画素ＰＸＳを備えている。
【０１１７】
第１電極Ｅ１は、メイン画素ＰＸＭ及びサブ画素ＰＸＳに亘って配置されている。このような第１電極Ｅ１は、図示しないコモン配線に電気的に接続されている。
【０１１８】
メイン画素ＰＸＭに配置された第２電極Ｅ２の第２メイン電極ＥＭ２は、第１スイッチング素子Ｗ１に電気的に接続されている。サブ画素ＰＸＳに配置された第２電極Ｅ２の第２サブ電極ＥＳ２は、第２スイッチング素子Ｗ２に電気的に接続されている。これらの第２メイン電極ＥＭ２及び第２サブ電極ＥＳ２は、図示しない絶縁膜を介して第１電極Ｅ１と向かい合っている。
【０１１９】
第２メイン電極ＥＭ２には、第１電極Ｅ１に向かい合う第１スリットＳＬ１が形成されている。第２サブ電極ＥＳ２には、第１電極Ｅ１に向かい合う第２スリットＳＬ２が形成されている。第１スリットＳＬ１は、第２方向Ｖに沿って延出している。第２スリットＳＬ２は、第１方向Ｈに沿って延出している。
【０１２０】
第１スイッチング素子Ｗ１のゲート電極ＷＧ１はメインゲート線ＹＡに電気的に接続され、ソース電極ＷＳ１はメインソース線ＸＡに電気的に接続され、ドレイン電極ＷＤ１は第２メイン電極ＥＭ２に電気的に接続されている。第２スイッチング素子Ｗ２のゲート電極ＷＧ２はサブゲート線ＹＢに電気的に接続され、ソース電極ＷＳ２はサブソース線ＸＢに電気的に接続され、ドレイン電極ＷＤ２は第２サブ電極ＥＳ２に電気的に接続されている。
【０１２１】
このような構成例においても、図１６に示した構成例と同様の効果が得られる。
【０１２２】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【０１２３】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＤＳＰ…アクティブエリア  ＰＸ…画素
Ｙ…ゲート線  Ｘ…ソース線  ＣＯＭ…コモン配線  Ｗ…スイッチング素子
Ｅ１…第１電極  Ｅ２…第２電極  Ｅ３…第３電極
ＳＬ…スリット
【図１】
2010271482.tif 000003
【図２】
2010271482.tif 000004
【図３】
2010271482.tif 000005
【図４】
2010271482.tif 000006
【図５】
2010271482.tif 000007
【図６】
2010271482.tif 000008
【図７】
2010271482.tif 000009
【図８】
2010271482.tif 000010
【図９】
2010271482.tif 000011
【図１０】
2010271482.tif 000012
【図１１】
2010271482.tif 000013
【図１２】
2010271482.tif 000014
【図１３】
2010271482.tif 000015
【図１４】
2010271482.tif 000016
【図１５】
2010271482.tif 000017
【図１６】
2010271482.tif 000018
【図１７】
2010271482.tif 000019