(57)【要約】      （修正有）【課題】インバータ装置を駆動せず、モータ始動前に主回路半導体素子のオープン異常チェックや主回路線の断線検出が容易に検出することができる。【解決手段】直流正負母線Ｐ，Ｎ間には、直列接続された異なる抵抗値の高抵抗体ｒ１，ｒ２が接続されるとともに、Ａ〜Ｃ相アームには主回路半導体素子Ｔ１〜Ｔ６が接続される。各アームには、モータＭが接続される。このように構成されたインバータ装置において、各相アームの中点Ａ１，Ｂ１，Ｃ１には、直流負母線Ｎに対する電圧を測定できるようにしておく。主回路素子のオープン異常チェックは各１素子のみをオン状態として、Ｐ又はＮになっているかで判断する。また、主回路線の断線は、各１素子をオフ状態とし、中点Ａ１，Ｂ１，Ｃ１の電圧を測定し、その電圧測定の結果、Ｂ１，Ｃ１の各中点の電圧が「ｒ２／（ｒ１＋ｒ２）×Ｖ」であれば、中点Ａ１，Ｂ１，Ｃ１に接続の各相の断線はないと判断する。【選択図】図１
2010233343.tif 000002
【特許請求の範囲】
【請求項１】
直流正負母線間に３相アームを構成する主回路半導体素子を設け、それら半導体素子を制御して三相モータを駆動する３相インバータ装置であって、
前記直流正負母線間に抵抗値が異なる高抵抗体ｒ１，ｒ２を直列接続して設け、その直流正負母線間に電圧Ｖを印加し、
前記主回路半導体素子の１つの素子をオン状態としたとき、オン状態となったアームの共通接続点の電位が「Ｖ」か「ゼロ」のときには、前記主回路半導体素子はオープン異常していないと判断するようにしたことを特徴とするインバータ装置の故障検出方法。
【請求項２】
直流正負母線間に３相アームを構成する主回路半導体素子を設け、それら半導体素子を制御して三相モータを駆動する３相インバータ装置であって、
前記直流正負母線間に抵抗値が異なる高抵抗体ｒ１，ｒ２を直列接続して設け、その直流正負母線間に電圧Ｖを印加するとともに、全主回路半導体素子をオフ状態とし、
３相アームのうち１相アームの共通接続点の電圧値が［ｒ２／（ｒ１＋ｒ２）×Ｖ］であれば、各相の主回路線の断線はないと判断し、
３相アームのうち１相アームの共通接続点の電圧が上記電圧値でないときには、主回路線に断線があると判断することを特徴とするインバータ装置の故障検出方法。
【請求項３】
直流正負母線間に３相アームを構成する主回路半導体素子を設け、それら半導体素子を制御して三相モータを駆動する３相インバータ装置であって、
前記直流正負母線間に抵抗値が異なる高抵抗体ｒ１，ｒ２を直列接続して設け、その直流正負母線間に電圧Ｖを印加し、
前記主回路半導体素子の１つの素子のみをオン状態としたとき、３相アームの各共通接続点の電位が等しいときには、主回路線は断線していないと判断し、前記共通接続点のいずれか１つの共通接続点の電位が「Ｖ」か「ゼロ」になるときには、前記主回路線は断線であると判断するようにしたことを特徴とするインバータ装置の故障検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に、３相インバータ装置の主回路半導体素子オープン異常と主回路線の断線を検出することによるインバータ装置の故障検出方法に関するものである。
【背景技術】
【０００２】
従来、３相インバータ装置の主回路半導体素子のオープン異常チェックや主回路線の断線検出方法では、実際に３相インバータ装置を駆動し、モータ駆動中（トルク電流出力中）の電流を検出し、３相電流を零相電流演算回路で検出し、零相分が所定値を超えたことで断線発生を検出する手法（特許文献１参照。）や、ベクトル制御内で演算する電流、位相の指令値と検出した電流と位相の偏差から断線を検出する手法（特許文献２参照。）が取られてきた。上記２つの手法では、断線した状態でインバータ装置を駆動（通電）する必要がある。
【０００３】
上記の他に、３相インバータ装置の故障を検出するものとして、直流電力の電圧を検出した電圧値と、３相インバータ装置の出力電流を検出した電流値とを、コンピュータに取り込んで、主回路半導体素子の異常モードを判定して３相インバータ装置の故障を検出するものがある（特許文献３参照。）。
【０００４】
また、３相インバータ装置の主回路半導体素子のオン、オフを検知し、この検知したオン、オフ状態を故障検出用の駆動信号と比較して３相インバータ装置の故障を診断するものもある（特許文献４参照。）。
【０００５】
更に、三相モータの起動に先立ち、三相ブリッジ構成のＲ相の高圧側主回路半導体素子とＳ相、Ｔ相の低圧側主回路半導体素子をオンし、３相インバータ装置に直流電圧を印加してシャント抵抗に電流が流れているかにより、欠相の有無を判断し、一つでも欠相があれば、三相モータの起動を停止する３相インバータ装置の故障を検出するものもある（特許文献５参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０６−２４５３０１号公報
【特許文献２】特開２００５−１４７６７２号公報
【特許文献３】特開平０７−００７９６２号公報
【特許文献４】特開２００３−１１１４３２号公報
【特許文献５】特開２００７−１４３２４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図４は、３相インバータ装置の回路構成図で、Ｐ，Ｎは直流正負母線、Ｍは三相モータ、Ｔ１〜Ｔ６はＩＧＢＴなどからなる主回路半導体素子、ＤＥＣは変流器から構成される電流検出器である。そして、Ａ〜Ｃは各相電圧測定点である。
【０００８】
上記３相インバータ装置では、１相でも異常が発生すれば、２相で装置を駆動することによるひずみ電流がインバータ装置やモータに通電されることになり、３相インバータ装置の主回路半導体素子にストレスを与えるとともに、モータの脈動、トルク不足が発生した状態で、断線検出の認定が判定されるまで、３相インバータ装置を継続駆動することになる。このような現象は、バッテリ駆動車両など、モータ駆動電流が大きいほど、その影響は致命的になるおそれがある。
【０００９】
上記のように構成された３相インバータ装置において、主回路半導体素子のゲートの断線等によるオープン状態の異常チェック（以下オープン異常チェックという）は、電流検出器ＤＥＣにより回路に電流が流れているかどうかで判断するので、装置が通電中にチェックする必要がある。従って、主回路半導体素子Ｔ１〜Ｔ６のゲートをオンし、通電している相電流が検出できなければ、半導体素子オープン異常チェックとして検出することができない問題もある。
【００１０】
本発明の目的は、上記の事情に鑑みてなされたもので、インバータを駆動せず主回路半導体素子のオープン異常チェックや主回路線の断線検出が容易に検出することができるインバータ装置の故障検出方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記の課題を達成するために、請求項１に係る発明は、直流正負母線間に３相アームを構成する主回路半導体素子を設け、それら半導体素子を制御して三相モータを駆動する３相インバータ装置であって、
前記直流正負母線間に抵抗値が異なる高抵抗体ｒ１，ｒ２を直列接続して設け、その直流正負母線間に電圧Ｖを印加し、
前記主回路半導体素子の１つの素子をオン状態としたとき、オン状態となったアームの共通接続点の電位が「Ｖ」か「ゼロ」のときには、前記主回路半導体素子はオープン異常していないと判断するようにしたことを特徴とする。
【００１２】
請求項２に係る発明は、直流正負母線間に３相アームを構成する主回路半導体素子を設け、それら半導体素子を制御して三相モータを駆動する３相インバータ装置であって、
前記直流正負母線間に抵抗値が異なる高抵抗体ｒ１，ｒ２を直列接続して設け、その直流正負母線間に電圧Ｖを印加するとともに、全主回路半導体素子をオフ状態とし、
３相アームのうち１相アームの共通接続点の電圧値が［ｒ２／（ｒ１＋ｒ２）×Ｖ］であれば、各相の主回路線の断線はないと判断し、
３相アームのうち１相アームの共通接続点の電圧が上記電圧値でないときには、主回路線に断線があると判断することを特徴とする。
【００１３】
請求項３に係る発明は、直流正負母線間に３相アームを構成する主回路半導体素子を設け、それら半導体素子を制御して三相モータを駆動する３相インバータ装置であって、
前記直流正負母線間に抵抗値が異なる高抵抗体ｒ１，ｒ２を直列接続して設け、その直流正負母線間に電圧Ｖを印加し、
前記主回路半導体素子の１つの素子のみをオン状態としたとき、３相アームの各共通接続点の電位が等しいときには、主回路線は断線していないと判断し、前記共通接続点のいずれか１つの共通接続点の電位が「Ｖ」か「ゼロ」になるときには、前記主回路線は断線であると判断するようにしたことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、３相インバータ装置を駆動することなく、モータ始動前に主回路線の断線検出や接触不良を簡単に検出することができるとともに、主回路半導体素子のオープン異常チェックも容易に検出することができる利点がある。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態で使用される回路構成図である。
【図２】実施の形態における主回路半導体素子のオープン異常チェックと主回路線の断線検出のフローチャートである。
【図３】実施の形態における主回路半導体素子のオープン異常チェックと主回路線の断線検出のフローチャートである。
【図４】３相インバータ装置の回路構成図である。
【発明を実施するための形態】
【００１６】
以下本発明の実施の形態を図面に基づいて詳細に説明する。
【実施例】
【００１７】
図１は本発明の実施の形態で使用される３相インバータ装置の回路構成図で、直流正負母線Ｐ，Ｎ間には、直列接続された異なる抵抗値の高抵抗体ｒ１，ｒ２が接続されるとともに、Ａ相アーム、Ｂ相アーム、Ｃ相アームを構成するＩＧＢＴなどからなる主回路半導体素子Ｔ１〜Ｔ６も接続されている。主回路半導体素子Ｔ１〜Ｔ６には、それぞれ還流用ダイオードＤ１〜Ｄ６が接続されている。Ｍは三相モータである。
【００１８】
高抵抗体ｒ１，ｒ２の共通接続点Ｓは、Ａ相アームを構成する主回路半導体素子Ｔ１，Ｔ２の共通接続点Ａ１に接続するとともに、三相モータＭにも接続する。また、Ｂ相アームを構成する主回路半導体素子Ｔ３，Ｔ５の共通接続点Ｂ１と、Ｃ相アームを構成する主回路半導体素子Ｔ５，Ｔ６の共通接続点Ｃ１にも三相モータＭを接続する。
【００１９】
上記のように構成された３相インバータ装置において、各相アームの中点である共通接続点Ａ１，Ｂ１，Ｃ１には、直流負母線Ｎ（電位をゼロとする）に対する電圧を測定できるようにしておき、主回路半導体素子Ｔ１〜Ｔ６のオフ時の抵抗値Ｒｏｆｆは同じとする。ここで、直流正負母線Ｐ−Ｎ間の電圧を「Ｖ」とすると、主回路半導体素子Ｔ１〜Ｔ６がオフのとき共通接続点Ａ１の電位は、ｒ２／（ｒ１＋ｒ２）×Ｖとなる。
【００２０】
上記のように、高抵抗体ｒ１，ｒ２の抵抗値を異なる値に設定する理由は、もし、抵抗ｒ１とｒ２の抵抗値が同じであると、Ａ１の電位は、（１／２×Ｖ）の電圧が生じることになる。このため、高抵抗体ｒ１，ｒ２が無いときにも、同じ電圧の（１／２×Ｖ）が生じるため、高抵抗体ｒ１とｒ２を異なる抵抗値に設定した。
【００２１】
なお、三相モータＭ及び配線の各相の直流分インピーダンスをＲｍとして同一値とする。また、Ｒｍ，Ｒｏｆｆ，ｒ１とｒ２の大小関係等は、Ｒｍ≪ｒ１≪Ｒｏｆｆ，Ｒｍ≪ｒ２≪Ｒｏｆｆ，ｒ１≠ｒ２とする。
【００２２】
次に、主回路半導体素子Ｔ１〜Ｔ６のオープン異常チェックと主回路線の断線検出を、図２と図３のフローチャートにより説明する。まず、図２のフローチャートの動作を説明するに、主回路半導体素子Ｔ１〜Ｔ６のオープン異常チェックは、各１素子のみをオン状態として、直流正負母線Ｐ又はＮの電圧になっているかで判断する。なお、主回路線の断線は、図２に示すフローチャートのように判断される。
【００２３】
図２において、まず、主回路半導体素子Ｔ１〜Ｔ６をオフ状態とし、共通接続点Ａ１，Ｂ１，Ｃ１の電圧をステップＳ１で測定する。その電圧測定の結果、上記説明により、共通接続点Ｂ１，Ｃ１の電圧が「ｒ２／（ｒ１＋ｒ２）×Ｖ」であれば、ステップＳ２の判断処理において、共通接続点Ａ１，Ｂ１，Ｃ１に接続の各相の断線はないことを意味する。そして、共通接続点Ａ１，Ｂ１，Ｃ１に接続の相に一箇所のみ断線がある場合は、次の表１の状態になるので判別できる。なお、共通接続点Ａ１の電圧は、常時「ｒ２／（ｒ１＋ｒ２）×Ｖ」である。
【００２４】
【表１】
2010233343.tif 000003
【００２５】
なお、２相以上の断線のときは、どの相かを特定することは困難である。
【００２６】
ステップＳ２の処理で、共通接続点が「Ａ１ａｎｄＢ１ａｎｄＣ１＝ｒ２／（ｒ１＋ｒ２）×Ｖ」なら「Ｙ」、半導体素子Ｔ２のみをステップＳ３の処理でオンゲートし、ステップＳ４の判断処理にて、共通接続点Ａ１が負母線Ｎの電位ゼロなら「Ｙ」で、半導体素子Ｔ２をオフゲートしてから、半導体素子Ｔ１のみをステップＳ５の処理でオンゲートする。なお、ステップＳ４で「ＮＯ」なら半導体素子が異常であるとする。
【００２７】
ステップＳ５の処理で、半導体素子Ｔ１をオンゲートとした後、ステップＳ６の判断処理で、共通接続点Ａ１が直流正母線Ｐの電位であるかを判断し、「Ｙ」ならステップＳ７の処理に進み、半導体素子Ｔ１をオフゲートしてから、半導体素子Ｔ４のみをオンゲートする。ステップＳ６で「ＮＯ」なら半導体素子が異常であるとする。以下半導体素子をオンゲートする前には、以前のステップでオンゲートした半導体素子をオフゲートするようにしている。
【００２８】
次に、ステップＳ８の判断処理で、共通接続点Ｂ１＝Ｎであるかを判断し、ステップＳ９の処理で半導体素子Ｔ３のみをオンゲートし、ステップ１０の判断処理で、共通接続点Ｂ１＝Ｐであるかを判断し、「Ｙ」ならステップ１１へと処理を進め、その後、ステップ１２からステップ１４の判断処理を行い、ステップＳ１４で「Ｙ」なら半導体素子は正常であるとする。なお、ステップＳ６、８、１０、１２及び１４で、判断処理が「ＮＯ」なら半導体素子が異常であるとする。
【００２９】
前記ステップＳ２の判断で「ＮＯ」ならステップＳ１５の判断処理を行い、共通接続点がＡ１ａｎｄＢ１ａｎｄＣ１＝Ｎなら「Ｙ」、半導体素子Ｔ２ｏｒＴ４ｏｒＴ６のいずれかが短絡している判断され、「ＮＯ」ならステップＳ１６の判断処理に進む。
【００３０】
ステップＳ１６の判断処理において、共通接続点Ｂ１のみ「≠ｒ２／（ｒ１＋ｒ２）×Ｖ」なら「Ｙ」、ステップＳ１７の判断処理で「Ｂ１≠Ｎ」なら「Ｙ」となってＢ相が断線と判断され、ステップＳ１７で「ＮＯ」ならＢ相断線と半導体素子Ｔ４が短絡と判断される。ステップＳ１６の判断処理で「ＮＯ」ならステップＳ１８の判断処理に進み、この判断処理で共通接続点Ｃ１のみ「≠ｒ２／（ｒ１＋ｒ２）×Ｖ」なら「Ｙ」、ステップＳ１９の判断処理に進み、「Ｃ１≠Ｎ」なら「Ｙ」となってＣ相が断線と判断され、ステップＳ１９で「ＮＯ」ならＣ相断線と半導体素子Ｔ６が短絡と判断される。
【００３１】
ステップＳ１８の判断処理で「ＮＯ」ならステップＳ２０の判断処理に進み、ここの処理で、共通接続点Ｂ１とＣ１が「≠ｒ２／（ｒ１＋ｒ２）×Ｖ」なら「Ｙ」となってＡ相が断線であると判断される。
【００３２】
次に、図３のフローチャートの動作を説明する前に、各主回路半導体素子Ｔ１〜Ｔ６のオープン異常チェックは上記図２と同じであるが、主回路線の断線検出は以下の表２に示すようになる。すなわち、主回路半導体素子Ｔ１〜Ｔ６にオンゲート信号を入力したとき、共通接続点Ａ１，Ｂ１，Ｃ１の電圧を測定する。このとき主回路線に断線がある場合は、次の表２に示すようになる。なお、共通接続点Ａ１，Ｂ１，Ｃ１の電圧が等しいときは、主回路線に断線がない。
【００３３】
【表２】
2010233343.tif 000004
【００３４】
表２において、２相以上の断線のときは、どの相であるかを特定することは困難である。
【００３５】
図３においても、まず、図２と同様に、主回路半導体素子Ｔ１〜Ｔ６をオフ状態とし、共通接続点Ａ１，Ｂ１，Ｃ１の電圧をステップＳ３１で測定する。その後、ステップＳ３２の処理で半導体素子Ｔ２のみをオンゲートし、ステップＳ３３の判断処理に進む。ステップＳ３３の判断処理は、共通接続点Ａ１，Ｂ１，Ｃ１の電圧が直流負母線Ｎであるかを判断し、「Ｙ」ならステップＳ３４の処理に進み、「ＮＯ」ならステップＳ３３ａの判断処理に進んで、Ａ１＝Ｎかどうかを判断する。
【００３６】
ステップＳ３３ａで「ＮＯ」なら素子異常と判断し、「Ｙ」ならステップＳ３３ｂの判断処理に進む。ステップＳ３３ｂの判断処理で、Ｂ１＝Ｎ，Ｃ１≠Ｎであるなら「Ｙ」、Ｃ相が断線であると判断し、「ＮＯ」ならステップＳ３３ｃの判断処理に進む。
【００３７】
ステップＳ３３ｃの判断処理で、Ｂ１≠Ｎ，Ｃ１＝Ｎであるなら「Ｙ」、Ｂ相が断線であると判断し、「ＮＯ」ならＡ相が断線、あるいはＢ，Ｃ相が断線であると判断する。
【００３８】
以下、ステップＳ３５、Ｓ３７，Ｓ３９，Ｓ４１，Ｓ４３の判断処理においても、同様に、図３に示すフローチャートのように処理される。
【符号の説明】
【００３９】
Ｐ，Ｎ…直流正負母線
ｒ１，ｒ２…高抵抗体
Ｔ１〜Ｔ６…主回路半導体素子
Ｄ１〜Ｄ６…還流用ダイオード
Ｍ  …  三相モータ
【図１】
2010233343.tif 000005
【図２】
2010233343.tif 000006
【図３】
2010233343.tif 000007
【図４】
2010233343.tif 000008