(57)【要約】【課題】最大通信距離を維持しつつ、通信距離が極端に短い場合でも半導体装置が正常に動作し、かつ、大きい電力が供給された場合に保護回路が動作したときにも応答波形の振幅を大きくすることができる半導体装置を提供することを課題とする。【解決手段】入力される信号によって負荷変調を行う第１の変調回路及び第２の変調回路と、外部から供給される電力により出力信号を決定する検出回路と、検出回路の出力信号により動作が制御される保護回路と、検出回路の出力信号により第１の変調回路と第２の変調回路の選択を切り替える変調選択回路と、を有することにより上記課題を解決する。【選択図】図１
2010102701.tif 000002
【特許請求の範囲】
【請求項１】
入力される信号によって負荷変調を行う第１の変調回路及び第２の変調回路と、
外部から供給される電力により出力信号を決定する検出回路と、
前記検出回路の出力信号により動作が制御される保護回路と、
前記検出回路の出力信号により前記第１の変調回路又は前記第２の変調回路の一方を選択する変調選択回路と、を有することを特徴とする半導体装置。
【請求項２】
入力される信号によって負荷変調を行う第１の変調回路及び第２の変調回路と、
外部から供給される電力により出力信号を決定する検出回路と、
前記検出回路の出力信号により動作が制御される保護回路と、
前記検出回路の出力信号により前記第１の変調回路又は前記第２の変調回路の一方を選択する変調選択回路と、を有し、
前記保護回路の非動作時に、前記変調選択回路は前記第１の変調回路を選択し、
前記保護回路の動作時に、前記変調選択回路は前記第２の変調回路を選択することを特徴とする半導体装置。
【請求項３】
入力される信号によって負荷変調を行う第１の変調回路及び第２の変調回路と、
外部から交流電圧が入力されるアンテナ端子と、
前記交流電圧を直流電圧に変換する整流回路と、
前記整流回路から出力される電圧値により出力信号を決定する検出回路と、
前記検出回路の出力信号により前記整流回路の出力電圧を抑制する保護回路と、
前記検出回路の出力信号により前記第１の変調回路又は前記第２の変調回路の一方を選択する変調選択回路と、を有し、
前記直流電圧が前記保護回路の動作開始電圧より低いときに前記変調選択回路は、前記第１の変調回路を選択し、
前記直流電圧が前記保護回路の動作開始電圧より高いときに前記検出回路は、前記保護回路を動作させ、前記変調選択回路は、前記第２の変調回路を選択することを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、
前記第２の変調回路は、前記保護回路が動作することにより小さくなった副搬送波の振幅を大きくするものであることを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、前記第２の変調回路が有する負荷は、前記第１の変調回路が有する負荷より小さいことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置に関する。特に、無線通信によりデータの交信（受信、送信）を行う半導体装置に関する。さらに特に、無線通信において交信を行うデータの変調回路の構成に関する。
【背景技術】
【０００２】
近年、無線通信を利用した個体識別技術（以下、無線通信システムという）が注目を集めている。特に、無線通信によりデータの交信を行うデータキャリアとして、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）技術を利用した半導体装置（ＲＦＩＤタグ、ＲＦタグ、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）タグ、ＩＣチップ、無線タグ、電子タグとも呼ばれる）による個体識別技術が注目を集めている。無線で情報の送受信が可能である半導体装置は、個々の対象物の生産、管理等に役立てられ始めており、個人認証への応用も進められている。
【０００３】
ここでいう無線通信システムとは、リーダ／ライタ等の電力供給源兼送受信器と、半導体装置等の送受信器との間を無線でデータのやりとりをする通信システムである。
【０００４】
無線通信システムでは、リーダ／ライタと半導体装置とが物理的に接続されている必要がない。つまり、リーダ／ライタが指定する領域に半導体装置が存在しさえすれば、リーダ／ライタは半導体装置と通信し、半導体装置とデータのやりとりをおこなうことができる。
【０００５】
リーダ／ライタと半導体装置間においては、通信距離を伸ばすためにリーダ／ライタから半導体装置への電力供給効率を高める研究開発が盛んである（例えば特許文献１を参照）。
【０００６】
一方、無線通信システムにおいては、リーダ／ライタにより複数の半導体装置を同時に読み取る場合、リーダ／ライタとそれぞれの半導体装置との間の距離（以下、通信距離と記す）は全く同じではない。また、半導体装置が貼り付けられた商品をカートンに詰めてフォークリフトでリーダ／ライタの前を通過するなど、通信距離は時々刻々と変化する場合もあり得る。一般に電力は、電力が放射される点から電力が測定点までの距離の二乗に比例して減衰する。つまり、通信距離によってリーダ／ライタから半導体装置へ供給される電力は異なるが、異なる電力の元でも安定して半導体装置を動作させる必要がある。
【０００７】
そのため、特にリーダ／ライタと半導体装置が接触しているときなど通信距離が極端に短い場合には、半導体装置に大電力が供給され、距離が長い場合には十分な電力が供給されない。大電力が半導体装置に供給されてしまった場合、半導体装置はリーダ／ライタからの信号を正確に復調できずに誤動作し、半導体装置の内部素子が劣化する。また最悪の場合には、半導体装置自体が破壊されたりする可能性がある。
【０００８】
これに対し、素子の劣化・破壊を抑える為に半導体装置内部に保護回路を設け、大電力が供給されても電力を分割させる保護回路を設け半導体装置の素子に一定の電圧値以上が加わらない構成とする方法がある（例えば特許文献２及び特許文献３参照、）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−５６５１号公報
【特許文献２】特開２００６−１８００７３号公報
【特許文献３】特開２００７−１８３７９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、このような保護回路が動作する時には、応答信号の振幅が小さくなりリーダ／ライタが応答を認識するのが困難になってしまうことがある。
【００１１】
より詳細には、保護回路動作時においても振幅が大きくなるように変調回路を動作させるためには、変調回路が適切に動作するような電力が変調回路にも供給されなければならない。そのためには、変調回路へ分割して供給される電力を大きくする必要がある。
【００１２】
しかしながら、この場合、応答信号を生成するロジック回路等への電力供給量が低下してしまう。その結果、半導体装置の最大通信距離が低下するおそれがある。
【００１３】
本発明の一態様は、以上のような問題を鑑みてなされたものであり、最大通信距離を維持しつつ、通信距離が極端に短い場合でも半導体装置が正常に動作し、かつ、大きい電力が供給された場合に保護回路が動作したときにも応答波形の振幅を大きくすることができる半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明の一態様の半導体装置は、変調回路の切り替えを行う。具体的には、アンテナ端子に接続された整流回路と、整流回路から出力される電圧値により出力の状態を決定する検出回路と、検出回路の出力に応じて導通状態又は非導通状態になる保護回路が有するスイッチ素子と、検出回路の出力と変調信号により出力を決定する変調選択回路と、スイッチ素子の非導通時に使用する第１の変調回路と、スイッチ素子の導通時に使用する第２の変調回路を有する。上記スイッチ素子が非導通状態である場合に第１の変調回路を用いて負荷変調を行い、スイッチ素子が導通状態である場合に第２の変調回路を用いて負荷変調を行う。
【００１５】
また、本発明の別の一態様の半導体装置は、アンテナと、アンテナと接続された整流回路と、整流回路から出力される電圧値により出力の状態を決定する検出回路と、検出回路の出力に応じて導通状態又は非導通状態になる保護回路が有するスイッチ素子と、受動素子と、検出回路の出力と変調信号により出力を決定する変調選択回路と、スイッチ素子の非導通時に使用する第１の変調回路と、スイッチ素子の導通時に使用する第２の変調回路と、整流回路の出力電圧を一定電圧にする定電圧回路と、クロック生成回路と、アンテナが受信した振幅変調波をデジタル変換する復調回路と、復調回路でデジタル変換された信号を解析し応答信号を出力するロジック回路を有し、スイッチ素子が非導通状態である場合に第１の変調回路を用いて負荷変調を行い、スイッチ素子が導通状態である場合に第２の変調回路を用いて負荷変調を行う。
【００１６】
また、本発明の別の一態様の半導体装置は、入力される信号によって負荷変調を行う第１の変調回路及び第２の変調回路と、外部から供給される電力により出力信号を決定する検出回路と、検出回路の出力信号により動作が制御される保護回路と、変調選択回路とを有する。変調選択回路は、検出回路の出力信号により第１の変調回路と第２の変調回路の選択を切り替える。
【００１７】
変調選択回路は、保護回路の非動作時には、第１の変調回路を選択し、保護回路の動作時には、第２の変調回路を選択する機能を有する。
【００１８】
また、本発明の別の一態様の半導体装置は、入力される信号によって負荷変調を行う第１の変調回路及び第２の変調回路と、外部から交流電圧が入力されるアンテナ端子と、交流電圧を直流電圧に変換する整流回路と、整流回路から出力される電圧値により出力信号を決定する検出回路と、検出回路の出力信号により第１の変調回路と第２の変調回路の選択を切り替える変調選択回路と、検出回路の出力信号により整流回路の出力電圧を抑制する保護回路と、を有し、上記変調選択回路は、整流回路において変換された直流電圧が保護回路の動作開始電圧より低いときには第１の変調回路を選択し、直流電圧が保護回路の動作開始電圧より高いときには保護回路を動作させ、かつ、第２の変調回路を選択するように動作する。
【００１９】
上述の第２の変調回路は、保護回路が動作することにより小さくなった第２の変調回路の負荷変調により発生する副搬送波の振幅を大きくするものである。また、第２の変調回路が有する負荷は、第１の変調回路が有する負荷より小さいものとする。
【００２０】
なお、本明細書において接続されているとは、特に断りのない限り電気的に接続されているものとする。
【００２１】
また、本明細書においてトランジスタは、様々な形態のトランジスタを適用させることができる。よって、適用可能なトランジスタの種類に限定はない。したがって、非結晶シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるトランジスタ、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯなどの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。なお、非単結晶半導体膜には水素またはハロゲンが含まれていても良い。また、トランジスタが配置されている基板の種類は様々なものを用いることができ、特定のものに限定されることはない。したがって、たとえば、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板などに配置することができる。また、ある基板でトランジスタを形成した後、別の基板にトランジスタを移動させて配置するようにしても良い。
【００２２】
また、回路を同一基板上に形成することにより、部品点数を減らしてコストを削減し、他回路部品との接続点数を減らして信頼性を向上させることができる。あるいは、回路の一部がある基板上に形成されており、回路の別の一部が別基板上に形成されていても良い。つまり、回路のすべてが同じ基板上に形成されていなくても良い。たとえば、回路の一部はガラス基板上にトランジスタを用いて形成し、回路の別の一部は単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で接続してガラス基板上に配置しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続しても良い。このように、回路の一部が同じ基板上に形成されていることにより、部品点数を減らしてコストを削減し、回路と部品との接続点数を減らして、信頼性を向上させたりすることができる。また、駆動電圧が高い部分や駆動周波数の高い部分を同じ基板上に形成しないようにすれば、消費電力の増大を防ぐことができる。
【００２３】
本発明の一態様の半導体装置に適用するトランジスタの構成として、たとえば、ゲート本数が２本以上になっているマルチゲート構造を用いても良い。マルチゲート構造にすることにより、オフ電流を低減し、トランジスタの耐圧性を向上させて信頼性を良くし、飽和領域で動作するときに、ソース端子とドレイン端子の間の電圧が変化してもソース端子とドレイン端子の間の電流はさほど変化せず、フラットな特性にすることができる。また、チャネルの上下にゲート電極が配置されている構造でも良い。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流量を大きくし空乏層ができやすくなってＳ値を良くすることができる。また、トランジスタの構造は、チャネルの上にゲート電極が配置されている構造、チャネルの下にゲート電極が配置されている構造、正スタガ構造、逆スタガ構造、いずれの構造でも良い。チャネル領域が複数の領域に分かれていても良いし、並列に接続されていても良いし、直列に接続されていても良い。また、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっていても良い。チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷が蓄積し、動作が不安定になるのを防ぐことができる。また、ソース領域およびドレイン領域にＬＤＤ領域があっても良い。ＬＤＤ領域を設けることにより、オフ電流を低減し、トランジスタの耐圧性を向上させて信頼性を良くし、飽和領域で動作するときにソース端子とドレイン端子の間の電圧が変化してもソース端子とドレイン端子の間の電流はさほど変化せず、フラットな特性にすることができる。
【発明の効果】
【００２４】
半導体装置に大きい電力が供給された場合であっても、半導体装置に生じる不具合を防止し、且つ保護回路動作時の応答信号の振幅を大きくすることでリーダ／ライタとの無線通信領域を改善することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一態様に係る半導体装置を説明する図。
【図２】本発明の一態様に係る半導体装置を説明する図。
【図３】本発明の一態様に係る半導体装置を説明する図。
【図４】本発明の一態様に係る半導体装置を説明する図。
【図５】本発明の一態様に係る半導体装置を説明する図。
【図６】本発明の一態様に係る半導体装置を説明する図。
【図７】本発明の一態様に係る半導体装置を説明する図。
【図８】本発明の一態様に係る半導体装置を説明する図。
【図９】本発明の一態様に係る半導体装置の作製方法を説明する図。
【図１０】本発明の一態様に係る半導体装置の搭載例を説明する図。
【発明を実施するための形態】
【００２６】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の一態様に係る構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
【００２７】
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置の構成と動作の一例に関して図面を参照して説明する。
【００２８】
本実施の形態で示す半導体装置は、図１に示すように、アンテナ端子１、整流回路２、整流回路出力端子３、検出回路４、受動素子５とスイッチ素子６を具備する保護回路７、第１の変調回路８、第２の変調回路９、変調選択回路１０、検出回路出力端子６３、変調信号入力端子６５を有している。第１の変調回路８は、保護回路７が動作しない時に動作する回路である。第１の変調回路８の動作時・非動作時の影響はアンテナ端子１に生じる電圧の変化として現れる。その電圧の変化の影響を受けてアンテナから副搬送波が発生する。また、第２の変調回路９は、保護回路７が動作する時に動作する回路である。第２の変調回路９の動作時・非動作時の影響はアンテナ端子１に生じる電圧の変化として現れる。その電圧の変化の影響を受けてアンテナから副搬送波が発生する。
【００２９】
アンテナ端子１は、例えば、アンテナと接続した構成とすることができ、アンテナが受信した電力が供給される構成とすることができる。
【００３０】
整流回路２は、アンテナ端子１に入力された交流電圧を直流電圧に変換して整流回路出力端子３、検出回路４に出力する。整流回路２は、半波整流回路、半波倍圧整流回路、全波整流回路、コッククロフト等で設けることができる。また、ここでいう整流回路は、交流を直流に変換するＡＣ／ＤＣ変換回路をいう。検出回路４は、アンテナが受信することによって外部から供給される電力により出力信号を決定する回路である。より詳細には、外部から供給される交流電圧を整流回路２によって直流電圧に変換し、整流回路２から出力される直流電圧の電圧値によって、検出回路４の出力信号が決定される。そして、検出回路４の出力信号により第１の変調回路８または第２の変調回路９の一方を選択する。
【００３１】
次に、図３に、図１で示した整流回路２と検出回路４の具体的な回路構成を含む本実施形態の半導体装置の構成を示す。半導体装置は、アンテナ端子１、整流回路２、検出回路４、保護回路７、第１の変調回路８、第２の変調回路９、変調選択回路１０、復調回路１１、定電圧回路１２、クロック生成回路１３、ロジック回路１８を有する。検出回路４は、抵抗素子２０、４段接続ダイオード２１、ｐチャネル型トランジスタ２２及びｎチャネル型トランジスタ２３を有し、整流回路２は、コンデンサ２４、ダイオード２５、ダイオード２６、コンデンサ２７及び抵抗素子２８を有する。各回路に用いることができるトランジスタとして、例えば、薄膜トランジスタ（ＴＦＴ）を用いることができる。検出回路４は、整流回路２から出力された直流電圧の電圧値により、スイッチ素子６（図３ではｎチャネル型トランジスタ２９）の導通又は非導通を制御する機能を有する。
【００３２】
次に、図３に示した検出回路４の動作について説明する。整流回路出力端子３から出力される直流電圧の値が小さく４段接続ダイオード２１が導通状態とならないときは、定電圧回路１２中のリファレンス回路から出力されｎチャネル型トランジスタ２３のゲート電極に印加されるＶｂｉａｓによりｎチャネル型トランジスタ２３が導通状態にあるのでｐチャネル型トランジスタ２２のゲート電圧が整流回路出力端子３の電位に近づき、ｐチャネル型トランジスタ２２のゲート−ソース間電圧が閾値電圧よりも大きいために非導通状態となり、検出回路出力端子６３の電位はＧＮＤ電位となる。このとき、検出回路出力端子６３がｎチャネル型トランジスタ２９（ここでは説明しやすいようにスイッチ素子６にはｎチャネル型トランジスタ２９を用いて説明する）のゲートに接続されているとすると、ｎチャネル型トランジスタ２９のゲート−ソース間電圧は、閾値電圧よりも小さいために非導通状態となる。整流回路出力端子３の電圧が大きくなり、４段接続ダイオード２１が導通状態になると抵抗素子２０に電流が流れ始め、電圧降下を生じる。整流回路出力端子３の電圧とこの電圧降下により生じた電位差がｐチャネル型トランジスタ２２の閾値電圧よりも小さくなるとｐチャネル型トランジスタ２２は導通状態となり、検出回路出力端子６３の電位が上昇を始め、ｎチャネル型トランジスタ２９のゲート−ソース間電圧が閾値電圧よりも大きくなるときにｎチャネル型トランジスタ２９は導通状態になる。さらに整流回路出力端子３の電圧が大きくなり、ｐチャネル型トランジスタのゲート−ソース間には閾値電圧よりも十分小さな電圧が印加されるのに対し、ｎチャネル型トランジスタ２３のゲートには定電圧回路１２からの出力である一定電圧ＶＤＤが印加されているためｐチャネル型トランジスタ２２とｎチャネル型トランジスタ２３の抵抗比はｎチャネル型トランジスタ２３の方が十分大きくなる。すると、検出回路出力端子６３の電位はさらに上昇し整流回路出力端子３の電位により近づく。この場合もｎチャネル型トランジスタ２９は導通状態である。
【００３３】
上記の検出回路４の抵抗素子２０と４段接続ダイオード２１について、直列接続するダイオードの個数とダイオードのしきい値により４段接続ダイオード２１に電流が流れ始める整流回路出力電圧を決定し、抵抗素子２０の抵抗値により４段接続ダイオード２１と抵抗素子２０の分圧比を決定する。つまり、保護回路７の動作開始電圧（Ｖｘ）は、直列接続するダイオードの個数と、ダイオードの閾値と、抵抗素子２０の抵抗値によって決定される。
【００３４】
上記検出回路４の４段接続ダイオード２１は、４段接続に限らず用途に応じて接続数を決めても良い。例えば、３段接続、５段接続等の複数接続にすることもできる。
【００３５】
図５に、図３に示す変調選択回路１０の具体的構成を示す。図５の変調選択回路１０は、検出回路４から出力された直流電圧の電圧値により、第１の変調回路８又は第２の変調回路９のどちらか一方を選択する機能を有する。変調選択回路１０としては、例えば、第１の抵抗素子３０、第２の抵抗素子３１、スイッチ３２、スイッチ３３、スイッチ３４、スイッチ３５、インバータ３６、コンパレータ３７、コンパレータ３８を用いて構成することができる。なお、図５に示すスイッチ３２〜３５、インバータ３６、コンパレータ３７、３８にはトランジスタを用いることができ、トランジスタとして、例えば、薄膜トランジスタ（ＴＦＴ）を用いることができる。
【００３６】
次に、図５に示した変調選択回路１０の動作について説明する。まず上記変調選択回路１０の第１の抵抗素子３０の抵抗値をＲ１、第２の抵抗素子３１の抵抗値をＲ２、定電圧回路出力端子６４の電圧値をＶＤＤと定義する。保護回路７の非動作時には、検出回路出力端子６３の電位がローレベルになっており、スイッチ３３と、スイッチ３５が導通状態となり、コンパレータ３７のマイナス端子にはＶＤＤ電圧が、コンパレータ３８のマイナス端子にはＲ２／（Ｒ１＋Ｒ２）・ＶＤＤ電圧が供給される。この状態で、変調信号をコンパレータ３７とコンパレータ３８のプラス端子に入力しないならば、コンパレータ３７とコンパレータ３８は変調信号を変調回路へ出力しないが、変調信号をコンパレータ３７とコンパレータ３８のプラス端子に入力すると、コンパレータ３７は第２の変調回路９へ変調信号を出力せず、コンパレータ３８は第１の変調回路８へ変調信号を出力する。保護回路７の動作時には、検出回路出力端子６３の電位がハイレベルになっているのでスイッチ３２と、スイッチ３４が導通状態となり、コンパレータ３７のマイナス端子にはＲ２／（Ｒ１＋Ｒ２）・ＶＤＤ、コンパレータ３８のマイナス端子にはＶＤＤの電圧が供給される。この状態で、変調信号をコンパレータ３７とコンパレータ３８のプラス端子に入力しないならば、コンパレータ３７とコンパレータ３８は変調信号を変調回路へ出力しないが、変調信号をコンパレータ３７とコンパレータ３８のプラス端子に入力すると、コンパレータ３８は第１の変調回路８へ変調信号を出力せず、コンパレータ３７は第２の変調回路９へ変調信号を出力する。
【００３７】
上記変調選択回路１０が上記機能を有するには、変調選択回路１０の第１の抵抗素子３０の抵抗値をＲ１、第２の抵抗素子３１の抵抗値をＲ２、定電圧回路出力電圧をＶＤＤ、変調信号がハイレベルのときの電圧値をＶ＿Ｈｉ、変調信号がローレベルのときの電圧値をＶ＿Ｌｏｗと定義すると、Ｖ＿Ｌｏｗ＜Ｒ２／（Ｒ１＋Ｒ２）・ＶＤＤ＜Ｖ＿Ｈｉ＜ＶＤＤとなるように設計する必要がある。また、第１の抵抗素子３０の抵抗値Ｒ１と第２の抵抗素子３１の抵抗値Ｒ２を、（Ｖ＿Ｈｉ−Ｖ＿Ｌｏｗ）／２＝Ｒ２／（Ｒ１＋Ｒ２）・ＶＤＤとなるように設計する事で、プロセスの素子特性ばらつきにより生じる変調選択回路１０の動作不具合を極力減らすことができる。
【００３８】
図６に、図５に示した変調選択回路１０と、変調選択回路１０に接続された第１の変調回路８及び第２の変調回路９の具体的構成例について示す。第１の変調回路８は、抵抗素子３９と、ｎチャネル型トランジスタ４０を有する。第２の変調回路９は、抵抗素子４１とｎチャネル型トランジスタ４２を有する。第１の変調回路８は、ロジック回路１８からコンパレータ３８を介して入力される変調信号によりｎチャネル型トランジスタ４０のＯＮ、ＯＦＦを制御する機能を有する。なお、図６では、第１の変調回路８の構成として、図７（Ａ）に示すように抵抗素子４３とｎチャネル型トランジスタ４４を用いた例を示したが、図７（Ｂ）のように抵抗素子を用いず、ｎチャネル型トランジスタ４４のみで負荷変調を行うようにしてもよい。また、図７（Ｃ）のように、抵抗素子４３の代わりにコンデンサ６６を用いて変調回路を構成することもできる。なお、トランジスタとしては、例えば、薄膜トランジスタ（ＴＦＴ）を用いて形成することができる。
【００３９】
次に、図６に示す抵抗素子３９とｎチャネル型トランジスタ４０を具備する第１の変調回路８の動作について説明する。ｎチャネル型トランジスタ４０のゲートには変調選択回路１０の出力端子から変調信号が入力される。入力されたレベルによって、ｎチャネル型トランジスタ４０を導通状態か非導通状態とし、非導通状態の時は、抵抗素子３９とｎチャネル型トランジスタ４０に電流が流れないためアンテナ端子１から流れ込む電流は第２の変調回路９と負荷６２に流れ、導通状態の時は、アンテナ端子１から流れ込む電流は第１の変調回路８と負荷６２に分流することになる。第１の変調回路８に流れる電流をＩ１、負荷６２に流れる電流をＩｒとすると、Ｉｒに対しＩ１が大きいほどアンテナ端子１からみたチップのインピーダンスは大きく変化する。
【００４０】
第２の変調回路９は、ロジック回路１８からコンパレータ３７を介して入力される変調信号によりｎチャネル型トランジスタのＯＮ、ＯＦＦを制御する機能を有する。図６では、第２の変調回路９として、図７（Ａ）に示すように抵抗素子４３とｎチャネル型トランジスタ４４を用いた例を示したが、図７（Ｂ）のように抵抗素子を用いず、ｎチャネル型トランジスタ４４のみで負荷変調を行うようにしてもよい。また、図７（Ｃ）のように、抵抗素子４３の代わりにコンデンサ６６を用いて変調回路を構成することもできる。なお、トランジスタとしては、例えば、薄膜トランジスタ（ＴＦＴ）を用いて形成することができる。
【００４１】
次に、図６に示す抵抗素子４１とｎチャネル型トランジスタ４２を具備する第２の変調回路９の動作について説明する。ｎチャネル型トランジスタ４２のゲートには変調選択回路の出力端子から変調信号が入力される。入力されたレベルによって、ｎチャネル型トランジスタ４２を導通状態か非導通状態とし、非導通状態の時は、抵抗素子４１とｎチャネル型トランジスタ４２に電流が流れないためアンテナ端子１から流れ込む電流は第１の変調回路８と負荷６２に流れ、導通状態の時は、アンテナ端子１から流れ込む電流は第２の変調回路９と負荷６２に分流することになる。第２の変調回路９に流れる電流をＩ２、負荷６２に流れる電流をＩｒとすると、Ｉｒに対しＩ２が大きいほどアンテナ端子１からみたチップのインピーダンスは大きく変化する。
【００４２】
第１の変調回路８と第２の変調回路９は互いに同じ構成としてもよく、また、異なる構成としても良い。
【００４３】
応答信号の振幅を決定するパラメータについて、図７（Ａ）〜（Ｃ）を用いて説明する。図７（Ａ）〜（Ｃ）のｎチャネル型トランジスタ４４の飽和領域におけるドレイン−ソース間電流Ｉｄは以下の式で求めることができる。
【００４４】
【数１】
2010102701.tif 000003
【００４５】
Ｋ´は電子の移動度と単位面積当たりのゲート酸化膜容量の積で表され、λはチャネル長変調係数、Ｗはチャネル幅、Ｌはチャネル長、Ｖｇｓはゲート−ソース間電圧、Ｖｔは閾値電圧、Ｖｄｓはドレイン−ソース間電圧のことを指す。応答信号の振幅を大きくするには、変調回路に流れる電流が大きくなるよう変調回路を構成する抵抗値が小さくなるように決定し、また、ｎチャネル型トランジスタ４４のドレイン電流が大きくなるようにドレイン電流を決定する各パラメータを決定すればよい。
【００４６】
保護回路７が非動作時の応答信号の振幅の大きさは、変調信号がハイレベルのときの第１の変調回路８に流れる電流と負荷６２に流れる電流の比によって決まる。また、保護回路７動作時の応答信号の振幅の大きさは、第２の変調回路９に流れる電流と負荷６２に流れる電流の比によって決まる。応答波形の振幅を大きくしたい時には変調回路に大電流が流れるように、変調信号がハイレベルのときの変調回路のインピーダンスＺ１と、負荷のインピーダンスＺ２の比を決定すればよい。ただし、保護回路７の動作時、非動作時では負荷のインピーダンスＺ２が異なるので、そのことを考慮して第１の変調回路８と第２の変調回路９を設計する必要がある。
【００４７】
図６で説明した抵抗素子３９とｎチャネル型トランジスタ４０を具備する第１の変調回路８と、抵抗素子４１とｎチャネル型トランジスタ４２を具備する第２の変調回路９を用いて、第１の変調回路８の抵抗素子３９とｎチャネル型トランジスタ４０、第２の変調回路９の抵抗素子４１とｎチャネル型トランジスタ４２のパラメータの設定方法を例にあげてみる。例えば、第１の変調回路８の抵抗素子３９の抵抗値をＲ３、第２の変調回路９の抵抗素子４１の抵抗値をＲ４とすると、Ｒ３＜Ｒ４となるように抵抗値を決定することで保護回路動作時の応答信号の振幅を大きくすることができる。また、第１の変調回路８に具備されるｎチャネル型トランジスタ４０に流れる電流をＩＤ１、第２の変調回路９に具備されるｎチャネル型トランジスタ４２に流れる電流をＩＤ２とすると、ｎチャネル型トランジスタのドレイン電流を決定するパラメータＫ´とチャネル長変調係数λとチャネル幅Ｗとチャネル長Ｌとゲート−ソース間電圧Ｖｇｓと閾値電圧Ｖｔとドレイン−ソース間電圧Ｖｄｓを、ＩＤ２＞ＩＤ１となるように設定することで、保護回路７動作時の応答信号の振幅を大きくすることができる。ただし、応答信号の振幅を大きくするために第２の変調回路９に流れる電流ＩＤ２を大きくしすぎると負荷６２に流れる電流が小さくなり、ロジック回路１８が動作するのに必要な電流が供給されなくなり動作しなくなるので注意が必要である。
【００４８】
スイッチ素子６は、アンテナ端子１と受動素子５との電気的な接続を制御するものであればよく、伝播遅延時間が短く高速スイッチングによるノイズが小さいものが好ましい。例えば、スイッチ素子６は、トランジスタ、サイリスタ等で設けることができる。
【００４９】
上記受動素子５は、抵抗素子やコンデンサを用いることができる。
【００５０】
上記保護回路７は、受動素子５とスイッチ素子６を具備した構成になっているが、スイッチ素子６のみを具備した構成としてもよい。
【００５１】
次に、本実施の形態で示す半導体装置の動作について図３、図６を用いて説明する。
【００５２】
まず、アンテナ端子１に交流電圧が入力されると、整流回路２は、交流電圧を直流電圧に変換し、検出回路４に出力する。検出回路４に入力された直流電圧が一定の電圧値（Ｖｘ）未満である場合には、スイッチ素子６はオフの状態（受動素子５とＧＮＤとが電気的に絶縁された状態）を維持し、保護回路７は非動作、変調選択回路１０は第１の変調回路８を選択、第２の変調回路９を非選択した状態を維持する。その結果、アンテナ端子１に入力された交流電圧は、整流回路２により交流電圧から直流電圧に変換された後、整流回路出力端子３に印加される。この状態で、変調信号をコンパレータ３７、３８に出力すると第１の変調回路８を用いて負荷変調を行う。
【００５３】
一方、検出回路４に入力された直流電圧が一定の電圧値（Ｖｘ）以上である場合には、スイッチ素子６に電圧が印加されオンの状態（受動素子５とＧＮＤとが電気的に接続された状態）を維持し、保護回路７は動作し、変調選択回路１０は第２の変調回路９を選択し、第１の変調回路８を非選択した状態となる。その結果、アンテナ端子１から受動素子５とスイッチ素子６を介してＧＮＤに電流が流れ、整流回路２で生成される電圧が抑制されるので整流回路２を含む整流回路出力端子３に接続された回路は保護される。また、アンテナ端子１に入力された交流電圧は、整流回路２により直流電圧に変換された後、整流回路出力端子３に印加される。この状態で、変調信号をコンパレータ３７、３８に入力すると第２の変調回路９を用いて負荷変調を行う。
【００５４】
アンテナ端子１に入力された交流電圧と、整流回路２から出力される直流電圧は相関関係があり、アンテナ端子１に入力された交流電圧が大きくなるにつれて整流回路２の出力電圧が増加する。整流回路２から出力される電圧が一定値以上である場合には、整流回路２を含む整流回路出力端子３に接続された回路を破損する恐れがあるため、保護回路７を設けることによって、アンテナ端子１に高い交流電圧が供給された場合には、アンテナ端子１から、受動素子５とスイッチ素子６を介してＧＮＤに電流を流し、整流回路２の出力電圧を抑制し、整流回路２を含む整流回路出力端子３に接続された回路を保護する構成となっている。
【００５５】
なお、本実施の形態は、本明細書の他の実施の形態で示した半導体装置の構成と組み合わせて実施することができる。
【００５６】
（実施の形態２）
本実施の形態では、本発明の一態様に係る半導体装置を無線で情報の送受信が可能な無線タグとして設けた場合に関して図面を参照して説明する。
【００５７】
本実施の形態で示す半導体装置は、図２に示すように、アンテナ１９とチップ６７を有し、チップ６７は、整流回路２、検出回路４、受動素子５とスイッチ素子６を具備する保護回路７、保護回路７が動作しない時に符号化された信号が入力され、その信号に合わせ動作する第１の変調回路８、保護回路７が動作する時に符号化された信号が入力され、その信号に合わせ動作する第２の変調回路９、検出回路出力電圧により使用する変調回路の選択を行う変調選択回路１０、アンテナ１９から受信した信号をデジタル化する復調回路１１、整流回路２の出力電圧を一定電圧にする定電圧回路１２、クロック生成回路１３、符号化回路１４、コントローラ回路１５、判定回路１６、メモリ１７を有している。なお、上記の保護回路７は受動素子５とスイッチ素子６を有している。また、符号化回路１４、コントローラ回路１５、判定回路１６及びメモリ１７を具備する回路をロジック回路１８といい、定電圧回路１２からロジック回路１８に一定電圧を供給する構成となっている。
【００５８】
なお、本実施の形態で示す半導体装置を、無線タグとして活用してもよい。
【００５９】
また、図２における一部の回路をより具体的に表した構成を図４に示す。
【００６０】
図４に示す形態は、図２と同じ形態になっている。なお、検出回路４は、４段接続ダイオード２１、抵抗素子２０、ｐチャネル型トランジスタ２２、ｎチャネル型トランジスタ２３を有し、整流回路２は、コンデンサ２４、ダイオード２５、ダイオード２６、コンデンサ２７、抵抗素子２８を有している。スイッチ素子であるｎチャネル型トランジスタ２９は、アンテナ端子１と受動素子５との電気的な接続を制御するものであればよく、本実施の形態の動作説明の為、図４ではｎチャネル型トランジスタで構成する。
【００６１】
次に、図４を参照して、リーダ／ライタから無線で命令を受け取り、当該リーダ／ライタに無線で応答を返すまでの無線タグの動作について説明する。
【００６２】
リーダ／ライタからは、搬送波と振幅変調波が送られてくる。搬送波は、通信において情報をのせて電波や電磁波でおくる信号のことを指し、振幅変調波は、搬送波を振幅変調した信号のことを指す。
【００６３】
搬送波は無線タグを機能させるための電源電圧として利用され、振幅変調波は無線タグを機能させるための電源電圧として利用されると共に、復調回路１１でアナログ信号をデジタル信号にデコードした後、ロジック回路１８で解析されることになる。
【００６４】
具体的には、まず、リーダ／ライタから搬送波が送られてきた場合、アンテナ１９が電力を受信し、アンテナ端子１から出力される交流電圧を整流回路２で直流電圧に変換し、直流電圧を定電圧回路１２に供給する。そして、定電圧回路１２はクロック生成回路１３とロジック回路１８の電源電圧を生成する。この段階では、リーダ／ライタから命令は送られていない状態なのでタグは応答信号を返さない。
【００６５】
リーダ／ライタから振幅変調波が送られてきた場合、アンテナ１９が電力を受信し、アンテナ端子１から出力される交流電圧を整流回路２で直流電圧に変換し、直流電圧を定電圧回路１２に供給する。そして、定電圧回路１２はクロック生成回路１３とロジック回路１８の電源電圧を生成する。リーダ／ライタから送られてきた振幅変調波はアナログ信号であり復調回路１１にてデジタル変換される。デジタル化されたデータは判定回路１６で正常に受信されたかを判定し、メモリ１７に格納されているデータをコントローラ回路１５で抽出する。そして、タグの応答信号の符号化を符号化回路１４で行う。ここで、符号化された信号を変調信号とし、変調信号が第１の変調回路８、もしくは第２の変調回路９に送られることで、タグは負荷変調を行いタグの情報を搬送波電力の強弱の並びでリーダ／ライタに伝達し、リーダ／ライタは搬送波電力の強弱の並びをタグから送られてきた情報として認識する。
【００６６】
次に、図４に示す検出回路４の動作について説明する。整流回路２からの出力電圧が低く４段接続ダイオード２１が導通状態とならないときは、定電圧回路１２中のリファレンス回路から出力されｎチャネル型トランジスタ２３のゲート電極に印加されるＶｂｉａｓによりｎチャネル型トランジスタ２３が導通状態にあるのでｐチャネル型トランジスタ２２のゲート電圧が整流回路出力端子３の電位に近づき、ｐチャネル型トランジスタ２２のゲート−ソース間電圧が閾値電圧よりも大きいために非導通状態となり、検出回路出力端子６３の電位はＧＮＤ電位となるため、ｎチャネル型トランジスタ２９のゲート−ソース間電圧は、閾値電圧よりも小さいために非導通状態となり、保護回路７は動作しない。整流回路２からの出力電圧が高くなり、４段接続ダイオード２１が導通状態になると抵抗素子２０に電流が流れ始め、電圧降下を生じる。整流回路出力端子３の電圧とこの電圧降下により生じた電位差がｐチャネル型トランジスタ２２の閾値電圧よりも小さくなるとｐチャネル型トランジスタは導通状態となり、検出回路出力端子６３の電位が上昇を始め、ｎチャネル型トランジスタ２９のゲート−ソース間電圧が閾値電圧よりも大きくなるときにｎチャネル型トランジスタ２９は導通状態となり保護回路７は動作する。
【００６７】
さらに整流回路２の出力電圧が大きくなり、ｐチャネル型トランジスタ２２のゲート−ソース間には閾値電圧よりも十分小さな電圧が印加されるのに対し、ｎチャネル型トランジスタ２３のゲートには定電圧回路１２からの出力である一定電圧ＶＤＤが印加されているためｐチャネル型トランジスタ２２とｎチャネル型トランジスタ２３の抵抗比はｎチャネル型トランジスタの方が十分大きくなる。すると、検出回路出力端子６３の電位は整流回路出力端子３の電位により近づく。この場合もｎチャネル型トランジスタは導通状態であり保護回路７は動作する。
【００６８】
上記の検出回路４の抵抗素子２０と４段接続ダイオード２１について、直列接続するダイオードの個数とダイオードのしきい値により４段接続ダイオード２１に電流が流れ始める整流回路出力電圧を決定し、抵抗素子２０の抵抗値により４段接続ダイオード２１と抵抗素子２０の分圧比を決定する。つまり、保護回路７の動作開始電圧（Ｖｘ）は、直列接続するダイオードの個数と、ダイオードの閾値と、抵抗素子２０の抵抗値によって決定される。
【００６９】
上記検出回路４の４段接続ダイオード２１は、４段接続に限らず用途に応じて接続数を決めても良い。
【００７０】
次いで、変調選択回路１０の動作原理について説明する。変調選択回路１０の第１の抵抗素子３０の抵抗値をＲ１、第２の抵抗素子３１の抵抗値をＲ２、定電源電圧値をＶＤＤと定義する。保護回路７の非動作時には、検出回路出力端子６３の電位がローレベルになっているのでスイッチ３３と、スイッチ３５が導通状態となり、コンパレータ３７にはＶＤＤ電圧が、コンパレータ３８にはＲ２／（Ｒ１＋Ｒ２）・ＶＤＤの電圧が供給される。この状態で、変調信号をコンパレータ３７とコンパレータ３８に入力しないならば、コンパレータ３７とコンパレータ３８は変調信号を変調回路へ出力しないが、変調信号をコンパレータ３７とコンパレータ３８に入力すると、コンパレータ３７は第２の変調回路９へ変調信号を出力せず、コンパレータ３８は第１の変調回路８へ変調信号を出力する。その結果、第１の変調回路８を用いて負荷変調が行われる。保護回路７の動作時には、検出回路出力端子６３の電位がハイレベルになっているのでスイッチ３２と、スイッチ３４が導通状態となり、コンパレータ３７にはＲ２／（Ｒ１＋Ｒ２）・ＶＤＤ電圧が、コンパレータ３８にはＶＤＤの電圧が供給される。この状態で、変調信号をコンパレータ３７とコンパレータ３８に入力しないならば、コンパレータ３７とコンパレータ３８は変調信号を変調回路へ出力しないが、変調信号をコンパレータ３７とコンパレータ３８に入力すると、コンパレータ３８は第１の変調回路８へ変調信号を出力せず、コンパレータ３７は第２の変調回路９へ変調信号を出力する。その結果、第２の変調回路９を用いて負荷変調が行われる。
【００７１】
第１の変調回路８は図７（Ａ）に示す構造であり、ロジック回路１８からコンパレータ３８を介して入力される変調信号によりｎチャネル型トランジスタのＯＮ、ＯＦＦを制御する機能を有する。第１の変調回路８としては、例えば、抵抗素子３９、ｎチャネル型トランジスタ４０を用いて構成することができる。なお、トランジスタとしては、例えば、薄膜トランジスタ（ＴＦＴ）を用いて形成することができる。なお、上記変調回路は図７（Ｂ）に示すように、抵抗素子を用いず、ｎチャネル型トランジスタ４４のみで負荷変調を行うようにしてもよい。また、上記変調回路は図７（Ｃ）に示すように、コンデンサ６６とｎチャネル型トランジスタ４４を用いて構成することができる。
【００７２】
第２の変調回路９は、図７（Ａ）に示す構造であり、ロジック回路１８からコンパレータ３７を介して入力される変調信号によりｎチャネル型トランジスタのＯＮ、ＯＦＦを制御する機能を有する。第２の変調回路９としては、例えば、抵抗素子３９、ｎチャネル型トランジスタ４０を用いて構成することができる。なお、トランジスタとしては、例えば、薄膜トランジスタ（ＴＦＴ）を用いて形成することができる。なお、上記変調回路は、図７（Ｂ）に示すように、抵抗素子を用いず、ｎチャネル型トランジスタ４４のみで負荷変調を行うようにしてもよい。また、上記変調回路は図７（Ｃ）に示すように、コンデンサ６６とｎチャネル型トランジスタ４４を用いて構成することができる。
【００７３】
第１の変調回路８と第２の変調回路９は互いに同じ構成としてもよく、また、異なる構成としても良い。
【００７４】
次に、図４に示す抵抗素子４１とｎチャネル型トランジスタ４２を具備する第２の変調回路９の動作について説明する。ｎチャネル型トランジスタ４２のゲートには変調選択回路の出力端子から変調信号が入力される。入力されたレベルによって、ｎチャネル型トランジスタ４２を導通状態か非導通状態とし、非導通状態の時は、抵抗素子４１とｎチャネル型トランジスタ４２に電流が流れないためアンテナ端子１から流れ込む電流は第１の変調回路８と負荷６２に流れ、導通状態の時は、アンテナ端子１から流れ込む電流は第２の変調回路９と負荷６２に分流することになる。第２の変調回路９に流れる電流をＩ２、負荷６２に流れる電流をＩｒとすると、Ｉｒに対しＩ２が大きいほどアンテナ端子１からみたチップ６７のインピーダンスは大きく変化する。
【００７５】
応答信号の振幅を決定するパラメータについて、図７（Ａ）を用いて説明する。図７（Ａ）のｎチャネル型トランジスタの飽和領域におけるドレイン−ソース間電流Ｉｄは実施形態１で示した数式１で求めることができる。応答信号の振幅を大きくするには、変調回路に流れる電流が大きくなるよう変調回路を構成する抵抗値が小さくなるように決定し、また、ｎチャネル型トランジスタのドレイン電流が大きくなるようにドレイン電流を決定する各パラメータを決定すればよい。
【００７６】
保護回路７非動作時の応答信号の振幅の大きさは、変調信号がハイレベルのときの第１の変調回路８に流れる電流と負荷６２に流れる電流の比によって決まる。また、保護回路７動作時の応答信号の振幅の大きさは、第２の変調回路９に流れる電流と負荷６２に流れる電流の比によって決まる。応答波形の振幅を大きくしたい時には変調回路に大電流が流れるように、変調信号がハイレベルのときの変調回路のインピーダンスＺ１と、負荷のインピーダンスＺ２の比を決定すればよい。ただし、保護回路７の動作時、非動作時では負荷のインピーダンスＺ２が異なるので、そのことを考慮して第１の変調回路８と第２の変調回路９を設計する必要がある。
【００７７】
図４に示した、抵抗素子３９とｎチャネル型トランジスタ４０を具備する第１の変調回路８と、抵抗素子４１とｎチャネル型トランジスタ４２を具備する第２の変調回路９を用いて、第１の変調回路８の抵抗素子３９とｎチャネル型トランジスタ４０、第２の変調回路９の抵抗素子４１とｎチャネル型トランジスタ４２のパラメータの設定方法を例にあげてみる。例えば、第１の変調回路８の抵抗素子３９の抵抗値をＲ３、第２の変調回路９の抵抗素子４１の抵抗値をＲ４とすると、Ｒ３＜Ｒ４となるように抵抗値を決定することで保護回路動作時の応答信号の振幅を大きくすることができる。また、第１の変調回路８に具備されるｎチャネル型トランジスタ４０に流れる電流をＩＤ１、第２の変調回路９に具備されるｎチャネル型トランジスタ４２に流れる電流をＩＤ２とすると、ｎチャネル型トランジスタのドレイン電流を決定するパラメータＫ´とチャネル長変調係数λとチャネル幅Ｗとチャネル長Ｌとゲート−ソース間電圧Ｖｇｓと閾値電圧Ｖｔとドレイン−ソース間電圧Ｖｄｓを、ＩＤ２＞ＩＤ１となるように設定することで、保護回路７動作時の応答信号の振幅を大きくすることができる。ただし、応答信号の振幅を大きくするために第２の変調回路９に流れる電流ＩＤ２を大きくしすぎると負荷６２に流れる電流が小さくなり、ロジック回路１８が動作するのに必要な電流が供給されなくなり動作しなくなるので注意が必要である。
【００７８】
また、整流回路２から出力された電圧は、定電圧回路１２により一定の電圧に調整された後にクロック生成回路１３やロジック回路１８に出力される。定電圧回路１２は、リファレンス回路及び差動増幅回路を有している。また、リファレンス回路から出力される電圧と、定電圧回路１２に入力された整流回路出力電圧とを差動増幅回路で比較することによって一定電圧が生成される。
【００７９】
図８（Ａ）、（Ｂ）に定電圧回路１２が有するリファレンス回路と差動増幅回路を示す。リファレンス回路４５は、図８（Ａ）に示すように、ｐチャネル型トランジスタ４７とｐチャネル型トランジスタ４８の２つの同じサイズのｐチャネル型トランジスタを具備したカレントミラー回路を有し、ｎチャネル型トランジスタ４９とｎチャネル型トランジスタ５０の２つの同じサイズのｎチャネル型トランジスタと、抵抗素子５１を有している。差動増幅回路４６は、図８（Ｂ）に示すように、ｐチャネル型トランジスタ５２とｐチャネル型トランジスタ５３の２つの同じサイズのｐチャネル型トランジスタを具備したカレントミラーと、ｎチャネル型トランジスタ５４とｎチャネル型トランジスタ５８の２つの同じサイズのｎチャネル型トランジスタと、ｐチャネル型トランジスタ５５と、ｐチャネル型トランジスタ５６と、ｎチャネル型トランジスタ５７と、ｎチャネル型トランジスタ５９と、コンデンサ６０と、コンデンサ６１を有している。また、リファレンス回路４５と差動増幅回路４６を、整流回路出力電圧値が同じ値の時に飽和領域となるように、ｐチャネル型トランジスタ４７とｐチャネル型トランジスタ４８とｐチャネル型トランジスタ５２とｐチャネル型トランジスタ５３を同じサイズで構成し、ｎチャネル型トランジスタ４９とｎチャネル型トランジスタ５０とｎチャネル型トランジスタ５４とｎチャネル型トランジスタ５８を同じサイズで構成する。
【００８０】
リファレンス回路４５の動作原理について説明する。整流回路出力端子３に直流電圧が印加されｐチャネル型トランジスタ４７とｐチャネル型トランジスタ４８のゲートとソース間電位がしきい値電圧以下ならばＯＮする。その後、ｎチャネル型トランジスタ４９のゲート電位が上昇を始め、ｎチャネル型トランジスタ４９のゲート−ソース間電圧がしきい値電圧以上となったときにｎチャネル型トランジスタ４９がＯＮする。すると、抵抗素子５１に電流が流れ電圧降下が生じ、その電圧降下がｎチャネル型トランジスタ５０のゲート−ソース間電圧となる。抵抗素子５１に流れる電流が大きくなるにつれ抵抗素子５１に生じる電圧降下により生じる電位差は大きくなるため、ｎチャネル型トランジスタ５０のゲート電位が上昇を始め、ｎチャネル型トランジスタ５０のゲート−ソース間電圧がしきい値電圧以上となったときにｎチャネル型トランジスタ５０がＯＮする。
【００８１】
ｐチャネル型トランジスタ４７とｐチャネル型トランジスタ４８とｎチャネル型トランジスタ４９とｎチャネル型トランジスタ５０が非飽和領域動作となるような整流回路出力電圧が印加された場合には、整流回路出力電圧の変動に対し、Ｖｂｉａｓは変動してしまう。
【００８２】
ｐチャネル型トランジスタ４７とｐチャネル型トランジスタ４８とｎチャネル型トランジスタ４９とｎチャネル型トランジスタ５０が飽和領域となるような整流回路出力電圧が印加されれば、抵抗素子５１の電圧降下により生じる電位差が整流回路出力電圧の変動に対して一定となり、Ｖｂｉａｓは一定電圧になる。
【００８３】
以上のことから、リファレンス回路４５のＶｂｉａｓを整流回路出力電圧の変動に対して一定電圧としたい時は、ｐチャネル型トランジスタ４７とｐチャネル型トランジスタ４８とｎチャネル型トランジスタ４９とｎチャネル型トランジスタ５０の飽和領域で使用するのが好ましい。
【００８４】
次に、差動増幅回路４６の動作原理について説明する。ｐチャネル型トランジスタ５２とｐチャネル型トランジスタ５３は、ゲート−ソース間電圧がしきい値電圧以下となったときにＯＮする。ｐチャネル型トランジスタ５２がＯＮした時に、ｎチャネル型トランジスタ５４のゲートとソース間に印加されるＶｂｉａｓがしきい値電圧以上であればＯＮし、ｐチャネル型トランジスタ５２のソース−ドレイン間に電位差が生じる。
【００８５】
また、ｐチャネル型トランジスタ５２のソース−ドレイン間電圧がｐチャネル型トランジスタ５５のゲート−ソース間電圧のしきい値以上であればｐチャネル型トランジスタ５５はＯＮするので定電圧出力端子には電圧が現れる。ｐチャネル型トランジスタ５６とｎチャネル型トランジスタ５７は、ｐチャネル型トランジスタのドレインとゲートを接続したダイオード接続、ｎチャネル型トランジスタのドレインとゲートを接続したダイオード接続となっており、ｐチャネル型トランジスタ５６のソースとドレイン間の抵抗とｎチャネル型トランジスタ５７のドレインとソース間の抵抗比により定電圧回路出力電圧を分圧した電圧（ｎチャネル型トランジスタ５７のソース−ドレイン間電圧）をｎチャネル型トランジスタ５８のゲートに印加することになる。また、ｐチャネル型トランジスタ５６とｎチャネル型トランジスタ５７のゲートノードが、リファレンス回路から供給されるＶｂｉａｓと同じになるように差動増幅回路４６は動作するため、定電圧回路出力電圧値は、リファレンス回路４５の抵抗素子５１の両端に生じる電圧Ｖｂｉａｓとｐチャネル型トランジスタ５６のソースとドレイン間の抵抗とｎチャネル型トランジスタ５７のドレインとソース間の抵抗の抵抗比で決定される事になる。
【００８６】
リファレンス回路４５を構成するトランジスタが非飽和領域で動作する場合、整流回路出力電圧の変動に対し、カレントミラー回路を構成するｐチャネル型トランジスタ４７と、ｐチャネル型トランジスタ４８に流れるソースとドレイン間の電流が変動するため、抵抗素子５１に流れる電流も変動し、リファレンス回路の出力電圧Ｖｂｉａｓが変動する。ｎチャネル型トランジスタ５８のゲート電圧はＶｂｉａｓと同じ電圧になるように動作するため、整流回路出力電圧の変動に対しｎチャネル型トランジスタ５８のゲート電圧が変動し、結果定電圧回路出力電圧も変動してしまうため一定電圧にならない。また、リファレンス回路４５を構成するトランジスタが飽和領域で動作する場合、整流回路出力電圧の変動に対し、カレントミラー回路を構成するｐチャネル型トランジスタ４７と、ｐチャネル型トランジスタ４８に流れるソースとドレイン間の電流が一定となるため、抵抗素子５１に流れる電流も一定となり、リファレンス回路出力電圧Ｖｂｉａｓは一定電圧となる。ｎチャネル型トランジスタ５８のゲート電圧はＶｂｉａｓと同じ電圧になるよう動作するため、整流回路出力電圧の変動に対しｎチャネル型トランジスタ５８のゲート電圧が一定となるので、定電圧回路出力電圧も一定電圧となるように動作する。
【００８７】
以上のリファレンス回路４５と差動増幅回路４６の動作により、リファレンス回路４５のトランジスタが飽和領域で動作するならば、定電圧回路１２に入力される整流回路出力電圧が変動した場合も定電圧回路１２の出力電圧は一定電圧となる。
【００８８】
メモリ１７には、電力供給無しで長時間データを保持することが可能なＥＥＰＲＯＭとＦｅＲＡＭがあるが、書込み速度、書込み電圧、書込みエネルギー等を考えるとＦｅＲＡＭの方が実用的である。
【００８９】
４段接続ダイオード２１、ダイオード２５、ダイオード２６はダイオード素子を用いずにｎチャネル型トランジスタのゲートノードとドレインノードを導通させて構成したものを用いてもよい。
【００９０】
上記受動素子５は、抵抗素子やコンデンサを用いることができる。
【００９１】
上記保護回路７は、受動素子５とスイッチ素子６を具備した構成になっているが、スイッチ素子６のみを具備した構成としてもよい。
【００９２】
アンテナ１９の形状は通信方式により選択すればよく、本実施の形態で示した無線タグにおいては、電磁誘導方式か電波方式により通信を行うことができる。
【００９３】
上記に記してある負荷変調は、アンテナの終端または接続状態によってアンテナからの反射量や位相を変化させ、データの暗号化を行うことを目的としている。負荷変調には抵抗負荷変調と容量性負荷変調がある。
【００９４】
上記の無線タグはＡＳＫ変調方式と、ＦＳＫ変調方式と、ＰＳＫ変調方式に対応したものとする。ＡＳＫ変調方式は、送信する信号の振幅を変更する方式である。ＦＳＫ変調方式は、送信する信号の周波数を変更する方式である。ＰＳＫ変調方式は、送信する信号の位相を変更する方式である。
【００９５】
本実施の形態で示す半導体装置は、第１の変調回路８、第２の変調回路９、変調選択回路１０を図４に示す位置に搭載することで、保護回路７が動作、非動作状態により変調回路の切り替えを行う。そうすることで、ＲＦタグ応答信号の振幅を大きくし、従来の保護回路７の動作時の通信不良を改善することができる。
【００９６】
なお、本実施の形態は、本明細書の他の実施の形態で示した半導体装置の構成と組み合わせて実施することができる。
【００９７】
（実施の形態３）
本実施の形態では、半導体装置を、より信頼性を高く、かつ歩留まり良く作製する方法について、図９を用いて説明する。本実施の形態では、半導体装置の一例としてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して説明する。
【００９８】
基板９００上に剥離層９０１を介して、トランジスタ９０２、９０３、容量９０４、絶縁層９０５が設けられ、半導体集積回路９１０が形成されている（図９（Ａ）参照）。
【００９９】
トランジスタ９０２、９０３は薄膜トランジスタであり、それぞれソース領域又はドレイン領域、低濃度不純物領域、チャネル形成領域、ゲート絶縁層、ゲート電極、ソース電極又はドレイン電極を有する。ソース領域又はドレイン領域は、ソース電極又はドレイン電極として機能する配線と接し、電気的に接続されている。
【０１００】
トランジスタ９０２はＮチャネル型トランジスタであり、ソース領域又はドレイン領域、及び低濃度不純物領域には、Ｎ型を付与する不純物元素（例えばリン（Ｐ）やヒ素（Ａｓ）等）を含む。トランジスタ９０３はＰチャネル型トランジスタであり、ソース領域又はドレイン領域、及び低濃度不純物領域には、Ｐ型を付与する不純物元素（例えばボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等）を含む。
【０１０１】
容量９０４は、トランジスタ９０２、９０３と同様の工程で形成され、一方の電極は半導体層、他方の電極はゲート電極と同じ工程で形成される層で形成されている。このとき、容量値を効率よく確保するため、ゲート電極層を形成する前に、容量９０４を形成する半導体層に不純物元素を添加しておいても良い。この工程によると、ゲート電極層の下層の領域に配置された半導体層にも不純物元素が添加されるため、効率よく容量として機能することができる。
【０１０２】
次に、絶縁層９０５上に、導電膜でなるアンテナ９１１を形成し、アンテナ９１１上に保護膜９１２を形成する。アンテナ９１１は、半導体集積回路と電気的に接続される。図９（Ａ）では、容量９０４の一方の電極と電気的に接続されている。
【０１０３】
続いて、保護膜９１２上に、絶縁体９２０を形成する。絶縁体９２０としては、例えば繊維体９２１に有機樹脂９２２を含浸させた構造体を用いても良い。
【０１０４】
保護膜９１２と絶縁体９２０を接着した後、剥離層９０１を界面として、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を基板９００より分離する。よって半導体集積回路９１０、アンテナ９１１、及び保護膜９１２は、絶縁体９２０側に設けられる（図９（Ｂ）参照）。
【０１０５】
保護膜９１２と絶縁体９２０の接着については、特に図示しないが接着剤を用いても良いし、圧着、もしくは加熱圧着によって接着しても良い。
【０１０６】
その後、半導体集積回路９１０が、剥離層９０１を介して露出している剥離面の側に絶縁体９３０を接着し、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を、絶縁体９２０及び絶縁体９３０に挟持する（図９（Ｃ）参照）。
【０１０７】
絶縁体９３０も、絶縁体９２０と同様、例えば繊維体９３１に有機樹脂９３２を含浸させた構造体を用いても良い。
【０１０８】
特に図示していないが、絶縁体９２０及び絶縁体９３０は、平面方向に複数配列するように複数の半導体集積回路９１０、アンテナ９１１、保護膜９１２が形成された構造体を挟持しており、個々に分断することによって、それぞれ半導体集積回路９１０、アンテナ９１１、及び保護膜９１２が絶縁体９２０及び絶縁体９３０に挟持された構造を有する半導体集積回路チップを作製する。分断の手段としては物理的に分断することができれば特に限定しないが、好ましい一例として、本実施の形態では分断線に沿ってレーザ光を照射することによって分断する。
【０１０９】
レーザ光を照射して分断することによって、半導体集積回路チップの分断面９４１、９４２において、絶縁体９２０及び絶縁体９３０が溶融し、互いに融着することで、個々の半導体集積回路チップは、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を絶縁体９２０及び絶縁体９３０によって全面を封止する構造となる。
【０１１０】
ここでは特に図示しないが、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２の全面をより良好に覆うために、絶縁体９２０及び絶縁体９３０の外側又は内側に、さらに絶縁体を設けても良い。
【０１１１】
このように形成することにより、半導体集積回路を挟持して絶縁体を設けているため、作製工程においても、外部ストレスや応力による半導体集積回路の破損や特性不良などの悪影響を防止することができる。よって信頼性を高く、かつ歩留まり良く半導体装置を作製することができる。
【０１１２】
なお、本実施の形態で作製した半導体装置は、可撓性を有する絶縁体を用いることで、可撓性を有する半導体装置とすることができる。
【０１１３】
トランジスタ９０２、９０３、及び容量９０４が有する半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質（アモルファス）半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いは微結晶（セミアモルファス若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。半導体層はスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜することができる。
【０１１４】
微結晶半導体膜は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【０１１５】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。なお、水素化珪素の代わりに、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いることができる。
【０１１６】
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコン（多結晶シリコン）などがあげられる。ポリシリコンには、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シリコンを結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、微結晶半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
【０１１７】
また、半導体の材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）、酸化マグネシウム亜鉛、酸化ガリウム、インジウム酸化物、及び上記酸化物半導体の複数より構成される酸化物半導体などを用いることができる。例えば、酸化亜鉛とインジウム酸化物と酸化ガリウムとから構成される酸化物半導体なども用いることができる。なお、酸化亜鉛を半導体層に用いる場合、ゲート絶縁層をＹ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、それらの積層などを用いると良く、、ゲート電極層、ソース電極層、ドレイン電極層としては、ＩＴＯ、Ａｕ、Ｔｉなどを用いると良い。また、ＺｎＯにＩｎやＧａなどを添加することもできる。
【０１１８】
半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、種々の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると非晶質珪素膜が破壊されてしまうからである。
【０１１９】
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【０１２０】
また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行っても良い。結晶化を助長（促進）する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。
【０１２１】
結晶化を助長する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、Ｎ型を付与する不純物元素、Ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体層上に、希ガス元素を含む半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体層を除去する。
【０１２２】
非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせても良く、、熱処理やレーザ光照射を単独で、複数回行っても良い。
【０１２３】
また、結晶性半導体層を、直接基板にプラズマ法により形成しても良い。また、プラズマ法を用いて、結晶性半導体層を選択的に基板に形成しても良い。
【０１２４】
ゲート絶縁層は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すれば良い。ゲート絶縁層は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体層の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
【０１２５】
また、ゲート絶縁層として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０１２６】
ゲート電極層は、ＣＶＤ法やスパッタ法、液滴吐出法などを用いて形成することができる。ゲート電極層は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すれば良い。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いても良い。また、単層構造でも複数層の構造でも良く、例えば、窒化タングステン膜とモリブデン膜との２層構造としても良いし、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としても良い。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いても良いし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いても良いし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いても良い。
【０１２７】
ゲート電極層に可視光に対して透光性を有する透光性の材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いても良い。
【０１２８】
ゲート電極層を形成するのにエッチングにより加工が必要な場合、マスクを形成し、ドライエッチングまたはウェットエッチングにより加工すれば良い。ＩＣＰ（Ｉｎｄｕａｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
【０１２９】
本実施の形態では、トランジスタの構造としてはシングルゲート構造を説明したが、ダブルゲート構造などのマルチゲート構造でも良い。この場合、半導体層の上方、下方にゲート電極層を設ける構造でも良く、半導体層の片側（上方又は下方）にのみ複数ゲート電極層を設ける構造でも良い。
【０１３０】
また、トランジスタのソース領域及びドレイン領域にシリサイドを設ける構造としても良い。シリサイドは半導体層のソース領域及びドレイン領域上に導電膜を形成し、炉を用いた加熱処理、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法等のＲＴＡ法等の加熱処理により、ソース領域及びドレイン領域の半導体層中の珪素と導電膜とを反応させて形成する。レーザ照射やランプによる光照射によってシリサイドを形成しても良い。シリサイドを形成する導電膜の材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。
【０１３１】
ソース電極層又はドレイン電極層として機能する配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、印刷法、電解メッキ法等により、所定の場所に選択的に配線層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、Ｓｉ、Ｇｅ等の半導体又はその合金、若しくはその窒化物を用いて形成すれば良い。また透光性の材料も用いることができる。
【０１３２】
また、透光性の導電性材料であれば、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。
【０１３３】
本発明の一態様に係る半導体装置は、半導体素子としては電界効果トランジスタはもちろん、半導体層を用いる記憶素子なども適用することができ、多用途に渡って要求される機能を満たす半導体装置を作製し、提供することができる。なお、本実施の形態は、本明細書の他の実施の形態で示した半導体装置の構成と組み合わせて実施することができる。
【０１３４】
（実施の形態４）
本発明の一態様により無線タグ（以下、無線プロセッサ、無線メモリともよぶ）として機能する半導体装置を形成することができる。本発明の一態様に係る半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１０を用いて説明する。
【０１３５】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサ回路を有するチップ１００１を設けることができる（図１０（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ１００２を設けることができる（図１０（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回路を有するチップ１００３を設けることができる（図１０（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサ回路を有するチップ１００４を設けることができる（図１０（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ１００５を設けることができる（図１０（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指、プロセッサ回路を有するチップ１００６を設けることができる（図１０（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサ回路を有するチップ１００７を設けることができる（図１０（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
【０１３６】
このような半導体装置の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。
【０１３７】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
【０１３８】
なお、本実施の形態は、本明細書に記載されている他の実施形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０１３９】
１    アンテナ端子
２    整流回路
３    整流回路出力端子
４    検出回路
５    受動素子
６    スイッチ素子
７    保護回路
８    第１の変調回路
９    第２の変調回路
１０    変調選択回路
１１    復調回路
１２    定電圧回路
１３    クロック生成回路
１４    符号化回路
１５    コントローラ回路
１６    判定回路
１７    メモリ
１８    ロジック回路
１９    アンテナ
２０    抵抗素子
２１    ４段接続ダイオード
２２    ｐチャネル型トランジスタ
２３    ｎチャネル型トランジスタ
２４    コンデンサ
２５    ダイオード
２６    ダイオード
２７    コンデンサ
２８    抵抗素子
２９    ｎチャネル型トランジスタ
３０    第１の抵抗素子
３１    第２の抵抗素子
３２    スイッチ
３３    スイッチ
３４    スイッチ
３５    スイッチ
３６    インバータ
３７    コンパレータ
３８    コンパレータ
３９    抵抗素子
４０    ｎチャネル型トランジスタ
４１    抵抗素子
４２    ｎチャネル型トランジスタ
４３    抵抗素子
４４    ｎチャネル型トランジスタ
４５    リファレンス回路
４６    差動増幅回路
４７    ｐチャネル型トランジスタ
４８    ｐチャネル型トランジスタ
４９    ｎチャネル型トランジスタ
５０    ｎチャネル型トランジスタ
５１    抵抗素子
５２    ｐチャネル型トランジスタ
５３    ｐチャネル型トランジスタ
５４    ｎチャネル型トランジスタ
５５    ｐチャネル型トランジスタ
５６    ｐチャネル型トランジスタ
５７    ｎチャネル型トランジスタ
５８    ｎチャネル型トランジスタ
５９    ｎチャネル型トランジスタ
６０    コンデンサ
６１    コンデンサ
６２    負荷
６３    検出回路出力端子
６４    定電圧回路出力端子
６５    変調信号入力端子
６６    コンデンサ
６７    チップ
【図１】
2010102701.tif 000004
【図２】
2010102701.tif 000005
【図３】
2010102701.tif 000006
【図４】
2010102701.tif 000007
【図５】
2010102701.tif 000008
【図６】
2010102701.tif 000009
【図７】
2010102701.tif 000010
【図８】
2010102701.tif 000011
【図９】
2010102701.tif 000012
【図１０】
2010102701.tif 000013