(57)【要約】【課題】リアルタイム制御に適したアナログ／デジタル変換回路及びアナログ／デジタル変換方法を提供すること。【解決手段】本発明に係るアナログ／デジタル変換回路は、アナログ入力電圧Ｖｉｎと逐次的に変化する参照電圧Ｖｒｅｆとを比較してデジタル値として出力する比較部１０５と、参照電圧Ｖｒｅｆを補正するための基準電圧Ｖｓｔｄを生成する基準電圧生成部１０１と、比較部１０５による基準電圧Ｖｓｔｄの比較結果を記憶する記憶部１０７と、基準電圧Ｖｓｔｄの比較結果に基づいて、参照電圧Ｖｒｅｆを生成する参照電圧生成部１０４と、を備えるものである。【選択図】図１
2010268349.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力電圧と複数の参照電圧とを逐次比較してデジタル値として出力する比較部と、
前記参照電圧を補正するための基準電圧を生成する基準電圧生成部と、
前記比較部による前記基準電圧の比較結果を記憶する記憶部と、
前記基準電圧の比較結果に基づいて補正された前記参照電圧を生成する参照電圧生成部と、を備えるアナログ／デジタル変換回路。
【請求項２】
前記参照電圧は、供給電源電圧から生成されることを特徴とする請求項１に記載のアナログ／デジタル変換回路。
【請求項３】
前記基準電圧は、前記供給電源電圧の変化によらず略一定であることを特徴とする請求項２に記載のアナログ／デジタル変換回路。
【請求項４】
前記参照電圧生成部は、前記供給電源電圧の変化によらず略一定の前記参照電圧を生成することを特徴とする請求項２又は３に記載のアナログ／デジタル変換回路。
【請求項５】
前記参照電圧生成部は、
前記基準電圧の比較結果に基づいて、前記参照電圧に対応するデジタル信号を生成するデジタル信号生成回路と、
前記デジタル信号を前記参照電圧に変換するデジタル／アナログ変換回路と、を備えることを特徴とする請求項１〜４のいずれか一項に記載のアナログ／デジタル変換回路。
【請求項６】
前記デジタル／アナログ変換回路が、抵抗ストリング型であることを特徴とする請求項５に記載のアナログ／デジタル変換回路。
【請求項７】
供給電源電圧の変化によらず略一定な基準電圧をデジタル値に変換し、
前記基準電圧の比較結果に基づいて補正された参照電圧を生成し、
複数の前記参照電圧とアナログ入力電圧とを逐次比較してデジタル値に変換する、アナログ／デジタル変換方法。
【請求項８】
前記参照電圧を供給電源電圧から生成することを特徴とする請求項７に記載のアナログ／デジタル変換方法。
【請求項９】
前記供給電源電圧の変化によらず略一定の前記参照電圧を生成することを特徴とする請求項７又は８に記載のアナログ／デジタル変換方法。
【請求項１０】
前記参照電圧の生成は、
前記基準電圧の比較結果に基づいて、前記参照電圧に対応するデジタル信号を生成し、
前記デジタル信号を前記参照電圧に変換する、ことを特徴とする請求項７〜９のいずれか一項に記載のアナログ／デジタル変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ／デジタル変換回路及びアナログ／デジタル変換方法に関し、特に逐次比較変換方式のアナログ／デジタル変換回路及びアナログ／デジタル変換方法に関する。
【背景技術】
【０００２】
一般に、逐次比較変換方式のアナログ／デジタル変換回路（Ａ／Ｄコンバータ）は、アナログ入力電圧と分解能（ビット数）により定まる複数の参照電圧とを逐次比較するコンパレータを備えている。ここで、各参照電圧は、レジスタなどに格納された所定のデジタル値に基づいて、例えば供給電源を用いて生成される。
【０００３】
供給電源を用いる場合、供給電源の電圧が変化すると、所定のデジタル値から定まる参照電圧も変化し、アナログ入力電圧を正確にＡ／Ｄ変換することができなくなる。特に、供給電源にバッテリを使用している場合、使用時間の経過とともに電源電圧が低下するため問題となる。他方、供給電源の電圧が変動しても参照電圧を一定に保持するため、例えばＤＣ／ＤＣコンバータなどの昇圧回路を用いると、高コストとなる問題があった。この高コスト化の問題を回避しつつ、アナログ入力電圧のＡ／Ｄ変換結果を補正する技術が特許文献１に開示されている。
【０００４】
図９は、特許文献１の図１に記載のＡ／Ｄコンバータのブロック図である。このＡ／Ｄコンバータは、センサ１１、Ａ／Ｄ変換部１２、Ａ／Ｄ変換部１２が搭載されたマイコンＣＰＵ１３、電源１４、基準電圧生成部１５を備えている。ここで、基準電圧生成部１５は、電源１４の電圧変化によるＡ／Ｄ変換部１２の参照電圧の変化を補正するための基準電圧を生成する。そして、基準電圧生成部１５により生成された補正用基準電圧のＡ／Ｄ変換結果を用いることにより、センサ１１からのアナログ入力電圧のＡ／Ｄ変換結果が補正される。
【０００５】
図１０は、特許文献１の図５に示されたフローチャートである。図１０に示すように、特許文献１に記載のＡ／Ｄコンバータでは、まず、補正用の基準電圧をＡ／Ｄ変換し、記録する（ステップＳ１）。次に、センサ１１の出力をＡ／Ｄ変換する（ステップＳ２）。次に、ステップＳ２におけるＡ／Ｄ変換結果を、ステップＳ１において記録された基準電圧のＡ／Ｄ変換結果を用いて補正する（ステップＳ３）。最後に、補正したセンサの出力を制御に使用する（ステップＳ４）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２６８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載のＡ／Ｄコンバータでは、ステップＳ３における補正演算処理が終了するまで、Ａ／Ｄ変換結果を使用することができないという時間的制約が生じていた。すなわち、特許文献１に記載のＡ／Ｄコンバータは、高速にＡ／Ｄ変換を行う必要があるリアルタイム制御に適していないという問題があった。
【課題を解決するための手段】
【０００８】
本発明に係るアナログ／デジタル変換回路は、
アナログ入力電圧と複数の参照電圧とを逐次比較してデジタル値として出力する比較部と、
前記参照電圧を補正するための基準電圧を生成する基準電圧生成部と、
前記比較部による前記基準電圧の比較結果を記憶する記憶部と、
前記基準電圧の比較結果に基づいて、前記参照電圧を生成する参照電圧生成部と、を備えるものである。
【０００９】
本発明に係るアナログ／デジタル変換方法は、
供給電源電圧の変化によらず略一定な基準電圧をデジタル値に変換し、
前記基準電圧の比較結果に基づいて補正された参照電圧を生成し、
複数の前記参照電圧とアナログ入力電圧とを逐次比較してデジタル値に変換するものである。
【００１０】
本発明によれば、基準電圧のＡ／Ｄ変換結果に基づいて補正された参照電圧と、アナログ入力信号とを比較するため、アナログ入力信号の変換結果をそのまま制御に使用することができる。
【発明の効果】
【００１１】
本発明によれば、リアルタイム制御に適したアナログ／デジタル変換回路及びアナログ／デジタル変換方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施の形態に係るアナログ／デジタル変換回路のブロック図である。
【図２】参照電圧生成回路１０４を詳細に示す図である。
【図３】本実施の形態に係る補正方法のフローチャートである。
【図４】一般的なＡ／Ｄコンバータにおいて、供給電源電圧ＶＤＤが正常な場合と、供給電源電圧ＶＤＤが低下した場合とのＡ／Ｄ変換を比較して示した模式図である。
【図５】電源電圧正常時（ＶＤＤ＝３．２Ｖ）でのＡ／Ｄ変換過程を示した表である。
【図６】電源電圧低下時（ＶＤＤ＝２．２Ｖ）でのＡ／Ｄ変換過程を示した表である。
【図７】本実施の形態に係る補正方法を示す概念図である。
【図８】電源電圧低下時（ＶＤＤ＝２．２Ｖ）での、本実施の形態に係るＡ／Ｄ変換過程を示した表である。
【図９】特許文献１の図１に記載のＡ／Ｄコンバータのブロック図である。
【図１０】特許文献１の図５に示されたフローチャートである。
【発明を実施するための形態】
【００１３】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
【００１４】
（実施の形態１）
図１は、本発明の第１の実施の形態に係るアナログ／デジタル変換回路（Ａ／Ｄコンバータ）のブロック図である。このＡ／Ｄコンバータは、補正用の基準電圧生成回路１０１、セレクタ１０２、サンプル／ホールド（Ｓ／Ｈ：Sample and hold）回路１０３、参照電圧生成回路１０４、コンパレータ（比較部）１０５、変換結果レジスタ１０６、基準電圧変換結果レジスタ１０７を備えている。
【００１５】
基準電圧生成回路１０１は、供給電源電圧ＶＤＤの変化によらず一定の補正用の基準電圧Ｖｓｔｄを生成し、出力する。セレクタ１０２は、アナログ入力電圧Ｖｉｎと、基準電圧生成回路１０１から出力された基準電圧Ｖｓｔｄとのいずれか一方を選択し、出力する。Ｓ／Ｈ回路１０３は、セレクタ１０２から出力されたアナログ入力電圧Ｖｉｎ又は基準電圧Ｖｓｔｄ（以下、被比較電圧という）を、コンパレータ１０５において比較するために、サンプリングし、一定に保持する回路である。Ｓ／Ｈ回路１０３は、例えばクロック信号に応じてオンオフするスイッチとサンプリング容量とから構成される。
【００１６】
参照電圧生成回路１０４は、基準電圧変換結果レジスタ１０７に格納された基準電圧ＶｓｔｄのＡ／Ｄ変換結果に基づいて参照電圧Ｖｒｅｆ生成用のデジタル信号を生成し、さらに、このデジタル信号から参照電圧Ｖｒｅｆを生成する。参照電圧生成回路１０４の高電圧側電源端子には供給電源電圧ＶＤＤが、低電圧側電源端子には接地電圧ＧＮＤが与えられている。すなわち、接地電圧ＧＮＤから供給電源電圧ＶＤＤまでの参照電圧Ｖｒｅｆが生成される。参照電圧生成回路１０４の詳細については、図２を参照して後述する。
【００１７】
コンパレータ１０５は、Ｓ／Ｈ回路１０３に保持された被比較電圧と、参照電圧生成回路１０４から出力された複数の参照電圧Ｖｒｅｆとを逐次比較し、比較結果をデジタル信号として出力する。そして、変換結果レジスタ１０６は、コンパレータ１０５が出力したＡ／Ｄ変換結果を一時的に記憶し、出力する。また、基準電圧変換結果レジスタ１０７は、基準電圧ＶｓｔｄのＡ／Ｄ変換結果を記憶する。
【００１８】
図２は、参照電圧生成回路１０４を詳細に示す図である。図２に示すように、参照電圧生成回路１０４は、デジタル信号生成回路１０４ａ、タップセレクタ１０４ｂ、直列抵抗ストリング１０４ｃを備えている。
【００１９】
デジタル信号生成回路１０４ａは、基準電圧ＶｓｔｄのＡ／Ｄ変換結果に基づいて、参照電圧Ｖｒｅｆに対応するデジタル信号を生成し、出力する。タップセレクタ１０４ｂは並列に接続された複数のスイッチＳＷを備えている。各スイッチＳＷのオンオフが、デジタル信号生成回路１０４ａから出力されたデジタル信号により制御される。
【００２０】
直列抵抗ストリング１０４ｃは、直列に接続された複数の抵抗Ｒからなる。直列抵抗ストリング１０４ｃの一端には供給電源電圧ＶＤＤが与えられ、他端には接地電圧ＧＮＤが与えられている。ここで、直列抵抗ストリング１０４ｃの両端及び互いに隣接する抵抗Ｒの間のノードに、タップセレクタ１０４ｂの各スイッチＳＷの一端が接続されている。一方、各スイッチＳＷの他端は、参照電圧生成回路１０４の出力に共通に接続されている。
【００２１】
すなわち、タップセレクタ１０４ｂと直列抵抗ストリング１０４ｃとが抵抗ストリング型のデジタル／アナログ変換回路（Ｄ／Ａコンバータ）を構成している。このような構成により、基準電圧ＶｓｔｄのＡ／Ｄ変換結果に基づいて、デジタル信号生成回路１０４ａにより生成されたデジタル信号に対応する参照電圧Ｖｒｅｆが参照電圧生成回路１０４から出力される。
【００２２】
上述の通り、一般的なＡ／Ｄコンバータでは、供給電源電圧ＶＤＤが変化すると、所定のデジタル値から定まる参照電圧Ｖｒｅｆも変化し、アナログ入力電圧Ｖｉｎを正確にＡ／Ｄ変換することができなくなる。
【００２３】
しかしながら、本実施の形態に係るＡ／Ｄコンバータでは、供給電源電圧ＶＤＤが変化した場合でも、基準電圧ＶｓｔｄのＡ／Ｄ変換結果を用いることにより、供給電源電圧ＶＤＤが正常である場合と同じ参照電圧Ｖｒｅｆを生成する。換言すると、基準電圧ＶｓｔｄのＡ／Ｄ変換結果を用いて、供給電源電圧ＶＤＤが正常である場合と同じ参照電圧Ｖｒｅｆとなるように補正する。アナログ入力電圧Ｖｉｎを、供給電源電圧ＶＤＤが正常である場合と同じ参照電圧Ｖｒｅｆと比較するため、供給電源電圧ＶＤＤが正常である場合と同じＡ／Ｄ変換結果が得られる。すなわち、アナログ入力電圧Ｖｉｎを正確にＡ／Ｄ変換することができる。そして、そのＡ／Ｄ変換結果を直ちに制御に使用することができるため、リアルタイム制御に適している。
【００２４】
次に、図３を用いて、本実施の形態に係る補正方法の概要について説明する。図３は、本実施の形態に係る補正方法のフローチャートである。図３に示すように、本実施の形態に係る補正方法は、まず、基準電圧Ｖｓｔｄを何ら補正されていない参照電圧Ｖｒｅｆを用いてコンパレータ１０５によりＡ／Ｄ変換し、変換結果を基準電圧変換結果レジスタ１０７に格納する（Ｓ１０１）。
【００２５】
次に、基準電圧変換結果レジスタ１０７に格納された基準電圧ＶｓｔｄのＡ／Ｄ変換結果を用いて参照電圧Ｖｒｅｆを生成し、アナログ入力電圧ＶｉｎをＡ／Ｄ変換する（Ｓ１０２）。ここで、供給電源電圧ＶＤＤが正常である場合と参照電圧Ｖｒｅｆの値が同じになるように、デジタル信号生成部１０４ａが、基準電圧ＶｓｔｄのＡ／Ｄ変換結果に基づいて参照電圧Ｖｒｅｆに対応するデジタル信号を生成する。このデジタル信号をタップセレクタ１０４ｂと直列抵抗ストリング１０４ｃとが参照電圧Ｖｒｅｆに変換する。そして、コンパレータ１０５が参照電圧Ｖｒｅｆとアナログ入力電圧Ｖｉｎとを比較する。
【００２６】
最後に、アナログ入力電圧ＶｉｎのＡ／Ｄ変換結果を制御に使用する（Ｓ１０３）。補正方法の詳細については、図７〜９を参照して具体例を用いて後述する。
【００２７】
次に、より具体的なＡ／Ｄ変換の例について説明する。図４は、一般的なＡ／Ｄコンバータにおいて、供給電源電圧ＶＤＤが正常な場合と、供給電源電圧ＶＤＤが低下した場合とのＡ／Ｄ変換を比較して示した模式図である。図４における左側は供給電源電圧ＶＤＤが３．２Ｖであり正常な場合、右側は供給電源電圧ＶＤＤが２．２Ｖまで低下した場合を示している。これは、例えば使用開始時に１．６Ｖのバッテリ２本が、使用終了時にそれぞれ１．１Ｖまで低下することを想定したものである。
【００２８】
図４の左側に示すように、アナログ入力電圧Ｖｉｎ＝１．８Ｖを、供給電源電圧ＶＤＤ＝３．２Ｖにおいて、８ビットの分解能（２８＝２５６段階）でＡ／Ｄ変換した場合、変換結果は１．８／３．２×２５６＝１４４となる。これは、００Ｈ〜ＦＦＨの１６進数表記では９０Ｈとなる。一方、図４の右側に示すように、供給電源電圧ＶＤＤが２．２Ｖに低下すると、同じアナログ入力電圧Ｖｉｎ＝１．８Ｖの変換結果は１．８／２．２×２５６≒２０９すなわち１６進数表記ではＤ１Ｈとなる。このように、供給電源電圧ＶＤＤが変化すると、同じアナログ入力電圧ＶｉｎのＡ／Ｄ変換が異なる値となってしまう。
【００２９】
図５、図６を用いて、この理由についてより詳細に説明する。図５は、電源電圧正常時（ＶＤＤ＝３．２Ｖ）でのＡ／Ｄ変換過程を示した表である。すなわち、図４の左側におけるＡ／Ｄ変換過程を示している。８ビットの分解能であるため、８回の比較が行われ、それぞれに対応する参照電圧Ｖｒｅｆが生成される。
【００３０】
図５に示すように、第１回目の比較では、生成される参照電圧Ｖｒｅｆは式ＶＤＤ×１／２で与えられる。ここで、１／２＝１２８／２５６であるからデジタル値１２８＝８０Ｈから参照電圧Ｖｒｅｆ＝１．６Ｖが生成される。そして、この参照電圧Ｖｒｅｆとアナログ入力電圧Ｖｉｎとが比較され、Ｖｒｅｆ＝１．６Ｖ≦Ｖｉｎ＝１．８Ｖであるから、比較結果は１となる。
【００３１】
第１回目の比較結果が１であるから、第２回目の比較では、参照電圧ＶｒｅｆはＶＤＤとＶＤＤ×１／２との中間値すなわち式ＶＤＤ×３／４で与えられる。ここで、３／４＝１９２／２５６であるからデジタル値Ｃ０Ｈから参照電圧Ｖｒｅｆ＝２．４Ｖが生成される。このＶｒｅｆ＝２．４Ｖ＞Ｖｉｎ＝１．８Ｖであるから、比較結果は０となる。
【００３２】
第２回目の比較結果が０であるから、第３回目の比較では、参照電圧ＶｒｅｆはＶＤＤ×１／２とＶＤＤ×３／４との中間値すなわち式ＶＤＤ×５／８で与えられる。ここで、５／８＝１６０／２５６であるからデジタル値Ａ０Ｈから参照電圧Ｖｒｅｆ＝２．０Ｖが生成される。そして、このＶｒｅｆ＝２．０Ｖ＞Ｖｉｎ＝１．８Ｖであるから、比較結果は０となる。
【００３３】
第３回目の比較結果が０であるから、第４回目の比較では、参照電圧ＶｒｅｆはＶＤＤ×１／２とＶＤＤ×５／８との中間値すなわち式ＶＤＤ×９／１６で与えられる。ここで、９／１６＝１１４／２５６であるからデジタル値９０Ｈから参照電圧Ｖｒｅｆ＝１．８Ｖが生成される。そして、このＶｒｅｆ＝１．８Ｖ≦Ｖｉｎ＝１．８Ｖであるから、比較結果は１となる。
【００３４】
第４回目の比較結果が１であるから、第５回目の比較では、参照電圧ＶｒｅｆはＶＤＤ×９／１６とＶＤＤ×５／８との中間値すなわち式ＶＤＤ×１９／３２で与えられる。ここで、１９／３２＝１５２／２５６であるからデジタル値９８Ｈから参照電圧Ｖｒｅｆ＝１．９Ｖが生成される。そして、このＶｒｅｆ＝１．９Ｖ＞Ｖｉｎ＝１．８Ｖであるから、比較結果は０となる。
【００３５】
第５回目の比較結果が０であるから、第６回目の比較では、参照電圧ＶｒｅｆはＶＤＤ×９／１６とＶＤＤ×１９／３２との中間値すなわち式ＶＤＤ×３７／６４で与えられる。ここで、３７／６４＝１４８／２５６であるからデジタル値９４Ｈから参照電圧Ｖｒｅｆ＝１．８５Ｖが生成される。そして、このＶｒｅｆ＝１．８５Ｖ＞Ｖｉｎ＝１．８Ｖであるから、比較結果は０となる。
【００３６】
第６回目の比較結果が０であるから、第７回目の比較では、参照電圧ＶｒｅｆはＶＤＤ×９／１６とＶＤＤ×３７／６４との中間値すなわち式ＶＤＤ×７３／１２８で与えられる。ここで、７３／１２８＝１４６／２５６であるからデジタル値９２Ｈから参照電圧Ｖｒｅｆ＝１．８２５Ｖが生成される。そして、このＶｒｅｆ＝１．８２５Ｖ＞Ｖｉｎ＝１．８Ｖであるから、比較結果は０となる。
【００３７】
第７回目の比較結果が０であるから、最後の第８回目の比較では、参照電圧ＶｒｅｆはＶＤＤ×９／１６とＶＤＤ×７３／１２８との中間値すなわち式ＶＤＤ×１４５／２５６で与えられる。ここで、１４５／２５６であるからデジタル値９１Ｈから参照電圧Ｖｒｅｆ＝１．８１２５Ｖが生成される。そして、このＶｒｅｆ＝１．８１２５Ｖ＞Ｖｉｎ＝１．８Ｖであるから、比較結果は０となる。この結果、２進数表記で１００１００００Ｂすなわち１６進数表記で９０Ｈのデジタル値が得られる。
【００３８】
一方、図６は、電源電圧低下時（ＶＤＤ＝２．２Ｖ）での、本実施の形態の比較例に係るＡ／Ｄ変換過程を示した表である。すなわち、図４の右側におけるＡ／Ｄ変換過程を示している。第１回目の比較では、図５と同様に、生成される参照電圧Ｖｒｅｆ＝ＶＤＤ×１／２で与えられ、１／２＝１２８／２５６であるから、デジタル値１２８＝８０Ｈから参照電圧Ｖｒｅｆが生成される。しかしながら、供給電源電圧ＶＤＤ＝２．２Ｖであるため、生成される参照電圧Ｖｒｅｆ＝１．１Ｖとなる。そして、この参照電圧Ｖｒｅｆとアナログ入力電圧Ｖｉｎとが比較され、Ｖｒｅｆ＝１．１Ｖ≦Ｖｉｎ＝１．８Ｖであるから、比較結果は１となる。
【００３９】
第１回目の比較結果が１であるから、第２回目の比較では、参照電圧ＶｒｅｆはＶＤＤとＶＤＤ×１／２との中間値すなわち式ＶＤＤ×３／４で与えられる。ここで、３／４＝１９２／２５６であるからデジタル値Ｃ０Ｈから参照電圧Ｖｒｅｆ＝１．６５Ｖが生成される。このＶｒｅｆ＝１．６５Ｖ≦Ｖｉｎ＝１．８Ｖであるから、比較結果は１となる。
【００４０】
第２回目の比較結果が１であるから、第３回目の比較では、参照電圧ＶｒｅｆはＶＤＤとＶＤＤ×３／４との中間値すなわち式ＶＤＤ×７／８で与えられる。ここで、７／８＝２２４／２５６であるからデジタル値Ｅ０Ｈから参照電圧Ｖｒｅｆ＝１．９２５Ｖが生成される。そして、このＶｒｅｆ＝１．９２５Ｖ＞Ｖｉｎ＝１．８Ｖであるから、比較結果は０となる。
【００４１】
第３回目の比較結果が０であるから、第４回目の比較では、参照電圧ＶｒｅｆはＶＤＤ×３／４とＶＤＤ×７／８との中間値すなわち式ＶＤＤ×１３／１６で与えられる。ここで、１３／１６＝２０８／２５６であるからデジタル値Ｄ０Ｈから参照電圧Ｖｒｅｆ＝１．７８７５Ｖが生成される。そして、このＶｒｅｆ＝１．７８７５Ｖ≦Ｖｉｎ＝１．８Ｖであるから、比較結果は１となる。
【００４２】
第４回目の比較結果が１であるから、第５回目の比較では、参照電圧ＶｒｅｆはＶＤＤ×１３／１６とＶＤＤ×７／８との中間値すなわち式ＶＤＤ×２７／３２で与えられる。ここで、２７／３２＝２１６／２５６であるからデジタル値Ｄ８Ｈから参照電圧Ｖｒｅｆ＝１．８５６３Ｖが生成される。そして、このＶｒｅｆ＝１．８５６３Ｖ＞Ｖｉｎ＝１．８Ｖであるから、比較結果は０となる。
【００４３】
第５回目の比較結果が０であるから、第６回目の比較では、参照電圧ＶｒｅｆはＶＤＤ×１３／１６とＶＤＤ×２７／３２との中間値すなわち式ＶＤＤ×５３／６４で与えられる。ここで、５３／６４＝２１２／２５６であるからデジタル値Ｄ４Ｈから参照電圧Ｖｒｅｆ＝１．８２１９Ｖが生成される。そして、このＶｒｅｆ＝１．８２１９Ｖ＞Ｖｉｎ＝１．８Ｖであるから、比較結果は０となる。
【００４４】
第６回目の比較結果が０であるから、第７回目の比較では、参照電圧ＶｒｅｆはＶＤＤ×１３／１６とＶＤＤ×５３／６４との中間値すなわち式ＶＤＤ×１０５／１２８で与えられる。ここで、１０５／１２８＝２１０／２５６であるからデジタル値Ｄ２Ｈから参照電圧Ｖｒｅｆ＝１．８０４７Ｖが生成される。そして、このＶｒｅｆ＝１．８０４７Ｖ＞Ｖｉｎ＝１．８Ｖであるから、比較結果は０となる。
【００４５】
第７回目の比較結果が０であるから、最後の第８回目の比較では、参照電圧ＶｒｅｆはＶＤＤ×１３／１６とＶＤＤ×１０５／１２８との中間値すなわち式ＶＤＤ×２０９／２５６で与えられる。ここで、２０９／２５６であるからデジタル値Ｄ１Ｈから参照電圧Ｖｒｅｆ＝１．７９６１Ｖが生成される。そして、このＶｒｅｆ＝１．７９６１Ｖ≦Ｖｉｎ＝１．８Ｖであるから、比較結果は１となる。この結果、２進数表記で１１０１０００１Ｂすなわち１６進数表記でＤ１Ｈのデジタル値が得られる。
【００４６】
図５、図６を用いて説明したように、供給電源電圧ＶＤＤが変化すると、生成される参照電圧Ｖｒｅｆも変化してしまうため、同一のアナログ入力電圧ＶｉｎのＡ／Ｄ変換結果が異なる値となってしまう。
【００４７】
図７は、本実施の形態に係る補正方法を示す概念図である。図４と同様に、左側は供給電源電圧ＶＤＤが３．２Ｖであり正常な場合、右側は供給電源電圧ＶＤＤが２．２Ｖまで低下した場合を示している。本実施の形態では、図３を用いて説明したように、まず、供給電源電圧ＶＤＤの変化によらず一定である基準電圧ＶｓｔｄをＡ／Ｄ変換する。
【００４８】
図７に示すように、例えば基準電圧Ｖｓｔｄ＝１．０Ｖとすると、供給電源電圧ＶＤＤが３．２Ｖであり正常な場合、変換結果は１．０／３．２×２５６＝８０すなわち１６進数表記で５０Ｈとなる。一方、供給電源電圧ＶＤＤが２．２Ｖまで低下した場合、変換結果は１．０／２．２×２５６＝１１６すなわち１６進数表記で７４Ｈとなる。ここで、それぞれのＡ／Ｄ変換過程は図５、６と同様であるため説明を省略する。そして、この基準電圧ＶｓｔｄのＡ／Ｄ変換結果７４Ｈを基準電圧変換結果レジスタ１０７に格納する。
【００４９】
図５、６を用いて詳細に説明したように、また、図７に示されているように、通常のＡ／Ｄ変換では、供給電源電圧ＶＤＤが変化しても常に同じ位置８０Ｈから変換を開始する。すなわち、図７に示すように、供給電源電圧ＶＤＤが３．２Ｖであり正常な場合、変換開始すなわち第１回目の比較における参照電圧Ｖｒｅｆ＝１．６Ｖである。これに対し、供給電源電圧ＶＤＤが２．２Ｖまで低下した場合、通常のＡ／Ｄ変換では、第１回目の比較における参照電圧Ｖｒｅｆ＝１．１Ｖとなってしまう。本実施の形態では、供給電源電圧ＶＤＤが２．２Ｖまで低下した場合も、第１回目の比較における参照電圧Ｖｒｅｆが、供給電源電圧ＶＤＤが正常な場合と同じ１．６Ｖとなるように補正する。ここで、基準電圧変換結果レジスタ１０７に格納された基準電圧ＶｓｔｄのＡ／Ｄ変換結果を用いる。
【００５０】
ここで、変換開始位置を補正するための一般式は以下の通りである。
補正後変換開始位置＝Ｖｓｔｄ変換結果×正常時の変換開始Ｖｒｅｆ／Ｖｓｔｄ
図７の例では、基準電圧Ｖｓｔｄ＝１．０ＶのＡ／Ｄ変換結果７４Ｈ＝１１６、正常時の変換開始Ｖｒｅｆ＝１．６Ｖであるから、補正後変換開始位置＝１１６×１．６／１．０＝１８５．６すなわち１６進数表記でＢＡＨとなる。このデジタル値から、供給電源電圧ＶＤＤが正常な場合と同じ第１回目の比較における参照電圧Ｖｒｅｆ＝１．６Ｖを生成することができる。
【００５１】
図８は、電源電圧低下時（ＶＤＤ＝２．２Ｖ）での、本実施の形態の実施例に係るＡ／Ｄ変換過程を示した表である。図５、６と同様、アナログ入力電圧Ｖｉｎ＝１．８Ｖである。図８に示すように、第１回目の比較では、生成される参照電圧Ｖｒｅｆは変換開始位置×ＶＤＤ／２５６の式で与えられる。ここで、上記の通り変換開始位置１８５．６すなわちＢＡＨから参照電圧Ｖｒｅｆ＝１．５９８４Ｖが生成される。そして、この参照電圧Ｖｒｅｆとアナログ入力電圧Ｖｉｎとが比較され、Ｖｒｅｆ＝１．５９８４Ｖ≦Ｖｉｎ＝１．８Ｖであるから、比較結果は１となる。
【００５２】
第１回目の比較結果が１であるから、第２回目の比較では、参照電圧Ｖｒｅｆの位置は変換開始位置と変換開始位置×２との中間値すなわち変換開始位置×３／２で与えられる。ここで、変換開始位置×３／２＝１８５．６×３／２＝２７８．４であるからデジタル値１１６Ｈとなる。これは８ビットの上限値ＦＦＨを超えている。そのためＦＦＨから参照電圧Ｖｒｅｆ＝２．２Ｖが生成される。このＶｒｅｆ＝２．２Ｖ＞Ｖｉｎ＝１．８Ｖであるから、比較結果は０となる。
【００５３】
第２回目の比較結果が０であるから、第３回目の比較では、参照電圧Ｖｒｅｆは変換開始位置と変換開始位置×３／２との中間値すなわち変換開始位置×５／４で与えられる。ここで、変換開始位置×５／４＝１８５．６×５／４＝２３２であるからデジタル値Ｅ８Ｈから参照電圧Ｖｒｅｆ＝１．９９３８Ｖが生成される。そして、このＶｒｅｆ＝１．９９３８Ｖ＞Ｖｉｎ＝１．８Ｖであるから、比較結果は０となる。
【００５４】
第３回目の比較結果が０であるから、第４回目の比較では、参照電圧Ｖｒｅｆは変換開始位置と変換開始位置×５／４との中間値すなわち変換開始位置×９／８で与えられる。ここで、変換開始位置×５／４＝１８５．６×９／８＝２０８．８であるからデジタル値Ｄ１Ｈから参照電圧Ｖｒｅｆ＝１．７９６１Ｖが生成される。そして、このＶｒｅｆ＝１．７９６１Ｖ≦Ｖｉｎ＝１．８Ｖであるから、比較結果は１となる。
【００５５】
第４回目の比較結果が１であるから、第５回目の比較では、参照電圧Ｖｒｅｆは変換開始位置×９／８と変換開始位置×５／４との中間値すなわち変換開始位置×１９／１６で与えられる。ここで、変換開始位置×１９／１６＝１８５．６×１９／１６＝２２０．４であるからデジタル値ＤＣＨから参照電圧Ｖｒｅｆ＝１．８９０６Ｖが生成される。そして、このＶｒｅｆ＝１．８９０６Ｖ＞Ｖｉｎ＝１．８Ｖであるから、比較結果は０となる。
【００５６】
第５回目の比較結果が０であるから、第６回目の比較では、参照電圧Ｖｒｅｆは変換開始位置×９／８と変換開始位置×１９／１６との中間値すなわち変換開始位置×３７／３２で与えられる。ここで、変換開始位置×３７／３２＝１８５．６×３７／３２＝２１４．６であるからデジタル値Ｄ７Ｈから参照電圧Ｖｒｅｆ＝１．８４７７Ｖが生成される。そして、このＶｒｅｆ＝１．８４７７Ｖ＞Ｖｉｎ＝１．８Ｖであるから、比較結果は０となる。
【００５７】
第６回目の比較結果が０であるから、第７回目の比較では、参照電圧Ｖｒｅｆは変換開始位置×９／８と変換開始位置×３７／３２との中間値すなわち変換開始位置×７３／６４で与えられる。ここで、変換開始位置×７３／６４＝１８５．６×７３／６４＝２１１．７であるからデジタル値Ｄ４Ｈから参照電圧Ｖｒｅｆ＝１．８２１９Ｖが生成される。そして、このＶｒｅｆ＝１．８２１９Ｖ＞Ｖｉｎ＝１．８Ｖであるから、比較結果は０となる。
【００５８】
第７回目の比較結果が０であるから、最後の第８回目の比較では、参照電圧Ｖｒｅｆは変換開始位置×９／８と変換開始位置×７３／６４との中間値すなわち変換開始位置×１４５／１２８で与えられる。ここで、変換開始位置×１４５／１２８＝１８５．６×１４５／１２８＝２１０．２５であるからデジタル値Ｄ２Ｈから参照電圧Ｖｒｅｆ＝１．８０４７Ｖが生成される。そして、このＶｒｅｆ＝１．８０４７Ｖ＞Ｖｉｎ＝１．８Ｖであるから、比較結果は０となる。この結果、２進数表記で１００１００００Ｂすなわち１６進数表記で９０Ｈのデジタル値が得られる。すなわち、供給電源電圧ＶＤＤが３．２Ｖであり正常な場合と同じＡ／Ｄ変換結果を得ることができる。
【００５９】
以上説明したように、本実施の形態に係るＡ／Ｄコンバータでは、供給電源電圧ＶＤＤが変化した場合でも、基準電圧ＶｓｔｄのＡ／Ｄ変換結果を用いることにより、供給電源電圧ＶＤＤが正常である場合と同じ参照電圧Ｖｒｅｆを生成する。換言すると、基準電圧ＶｓｔｄのＡ／Ｄ変換結果を用いて、供給電源電圧ＶＤＤが正常である場合と参照電圧Ｖｒｅｆが同じになるように補正する。アナログ入力電圧Ｖｉｎを、供給電源電圧ＶＤＤが正常である場合と同じ参照電圧Ｖｒｅｆと比較するため、供給電源電圧ＶＤＤが正常である場合と同じＡ／Ｄ変換結果が得られる。すなわち、アナログ入力電圧Ｖｉｎを正確にＡ／Ｄ変換することができる。そして、そのＡ／Ｄ変換結果を直ちに制御に使用することができるため、リアルタイム制御に適している。
【符号の説明】
【００６０】
１０１  基準電圧生成回路
１０２  セレクタ
１０３  回路
１０４  参照電圧生成回路
１０４ａ  デジタル信号生成部
１０４ｂ  タップセレクタ
１０４ｃ  直列抵抗ストリング
１０５  コンパレータ
１０６  変換結果レジスタ
１０７  基準電圧変換結果レジスタ
Ｒ  抵抗
ＳＷ  スイッチ
【図１】
2010268349.tif 000003
【図２】
2010268349.tif 000004
【図３】
2010268349.tif 000005
【図４】
2010268349.tif 000006
【図５】
2010268349.tif 000007
【図６】
2010268349.tif 000008
【図７】
2010268349.tif 000009
【図８】
2010268349.tif 000010
【図９】
2010268349.tif 000011
【図１０】
2010268349.tif 000012