(57)【要約】【課題】電子放出特性のばらつきがない電子線装置を提供する。【解決手段】電子放出素子とアノードとからなる電子線装置において、電子放出素子が、凹部７を有する絶縁部材３の表面にゲート５と突起部分を有するカソード６とを備え、カソード６の突起部分が高さ分布を有し、ゲート５とカソード６の突起部分との最短距離の平均値ｄａｖ［ｍ］と、カソード６の突起部分の最も高い凸部におけるゲート５との最短距離ｄｍｉｎ［ｍ］と前記平均値ｄａｖとの差ｈ［ｍ］とが、ｈ／ｄａｖ＜０．３９の関係を満たす構成とする。【選択図】図２
2010262892.tif 000002
【特許請求の範囲】
【請求項１】
表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置するカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記絶縁部材とゲートとの積層方向において、前記カソードの突起部分が高さ分布を有し、ゲートとカソードの突起部分との最短距離の平均値ｄａｖ［ｍ］と、前記カソードの突起部分の最も高い凸部におけるゲートとの最短距離ｄｍｉｎ［ｍ］と前記平均値ｄａｖとの差ｈ［ｍ］とが、以下の関係を満たしていることを特徴とする電子線装置。
ｈ／ｄａｖ＜０．３９
【請求項２】
前記突起部分の前記凹部の縁に沿った方向の長さが、ゲートの前記突起部分に対向する部分の該方向における長さよりも短いことを特徴とする請求項１に記載の電子線装置。
【請求項３】
前記ゲートが、前記カソードの突起部分に対向する部分に突出部を有し、該突出部の突起部分に対向する部分の前記方向における長さが、前記突起部分の前記長さ以下であることを特徴とする請求項１又は２に記載の電子線装置。
【請求項４】
前記ゲートの前記凹部に対向する部分は、絶縁層で覆われていることを特徴とする請求項１乃至３のいずれかに記載の電子線装置。
【請求項５】
前記カソードの突起部分が、前記絶縁部材の外表面と前記凹部の内表面とに跨って配置している請求項１乃至４のいずれかに記載の電子線装置。
【請求項６】
請求項１乃至５のいずれかに記載の電子線装置と、前記アノードと積層して位置する発光部材とを有することを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラットパネルディスプレイに用いられる、電子を放出する電子放出素子を備えた電子線装置と、これを用いてなる画像表示装置に関するものである。
【背景技術】
【０００２】
従来より、カソードから出た電子の多数が対向するゲートに衝突、散乱した後に電子として取り出される電子放出素子が存在する。このような形態で電子を放出する素子として特許文献１には、積層型の電子放出素子であって、電子放出部近傍の絶縁層に凹部（リセス部）を設けた構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１６７６９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前記特許文献に開示された積層型の電子放出素子を基板上に複数設けて画像表示装置を構成した場合、電子放出特性がばらつく場合があった。
【０００５】
本発明の課題は、上記問題を解決し、複数設けた場合であってもばらつきがなく、均一な電子放出特性が示される電子線装置を提供し、該装置を用いて高画質の画像表示の画像表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の第１は、表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置するカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記絶縁部材とゲートとの積層方向において、前記カソードの突起部分が高さ分布を有し、ゲートとカソードの突起部分との最短距離の平均値ｄａｖ［ｍ］と、前記カソードの突起部分の最も高い凸部におけるゲートとの最短距離ｄｍｉｎ［ｍ］と前記平均値ｄａｖとの差ｈ［ｍ］とが、以下の関係を満たしていることを特徴とする電子線装置である。
【０００７】
ｈ／ｄａｖ＜０．３９
【０００８】
本発明の第２は、上記本発明の電子線装置と、前記アノードと積層して位置する発光部材とを有することを特徴とする画像表示装置である。
【発明の効果】
【０００９】
本発明によれば、カソードの突起部分の凸部の高さを制限することによって、均一な電子放出特性の電子放出素子を提供することができ、該素子を用いることで高画質表示の画像表示装置を構成することができる。
【図面の簡単な説明】
【００１０】
【図１】発明の一実施形態に係る電子放出素子の構成を模式的に示す図である。
【図２】図１の素子のカソードの突起部分の拡大図である。
【図３】本発明に係る素子の電子放出特性を測定する時の電源の供給配置を示す模式図である。
【図４】ゲート・カソード間の距離と放出電子量との関係を示す図である。
【図５】本発明に係る電子放出素子において、カソードの突起部分が対向するゲートより長い構成を示す模式図である。
【図６】本発明に係る電子放出素子の製造工程の一例を示す図である。
【図７】カソードの突起部分の凸部の高さとカソード形成条件との関係を示す図である。
【図８】本発明に係る電子放出素子の他の構成例を示す図である。
【図９】本発明に係る電子放出素子の他の構成例を示す図である。
【図１０】本発明の画像表示装置の一実施形態の表示パネルの構成を示す斜視図である。
【発明を実施するための形態】
【００１１】
以下に図面を参照して、本発明の好適な実施形態を例示的に詳しく説明する。但し、この実施形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００１２】
本発明の電子線装置は、電子を放出する電子放出素子と、該電子放出素子から放出された電子が到達するアノードとを備えている。本発明に係る電子放出素子は、表面に凹部を有する絶縁部材と、該絶縁部材の表面に位置するゲート及びカソードとを備えている。そして、カソードは該凹部の縁からゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように位置している。さらに、該突起部分の凹部の縁に沿った方向の長さは、ゲートの該突起部分に対向する部分の該方向における長さよりも短く形成されている。アノードは、ゲートを介在させて該突起部分と対向配置されている。
【００１３】
〔構成の概要〕
図１（Ａ）は本発明の一実施形態に係る電子放出素子の平面的模式図であり、図１（Ｂ）は図１（Ａ）におけるＡ−Ａ’断面図、図１（Ｃ）は図１（Ｂ）において素子を紙面右側から見た側面図である。
【００１４】
図１中、１は基板、２は電極、３は絶縁部材であって絶縁層３ａと３ｂの積層体からなる。５はゲート、６はカソードであって電極２に電気的に接続されている。７は絶縁部材３の凹部であって、本例では絶縁層３ｂの側面のみを絶縁層３ａよりも内側に凹ませて形成している。８は電子放出に必要な電界が形成される間隙である。
【００１５】
本発明に係る電子放出素子においては、図１に示すように、ゲート５が絶縁部材３の表面（本例では上面）に形成されている。一方、カソード６も絶縁部材３の表面（本例では側面）に形成され、凹部７を挟んでゲート５に対向する側に凹部７の縁からゲート５に向かって突起する突起部分を有している。よって、カソード６は該突起部分において、間隙８を介してゲート５と対向している。尚、本発明においては、カソード６はゲート５よりも低電位に規定される。また、図１では不図示であるが、ゲート５を介して（介在させて）カソード６と対向する位置には、これらよりも高電位に規定されたアノードを有している（図３の２０）。
【００１６】
図３に、本発明に係る素子の電子放出特性を測定する時の電源の供給配置を示す。図３に示すように、本発明の電子線装置においては、ゲート５を介在させて、アノード２０をカソード６の突起部分に対向配置させる。本例においては、絶縁部材３が基板１上に配置しているため、アノード２０は該基板１の絶縁部材３が配置している側に、該基板１に対向して配置されているとも言える。
【００１７】
図３において、Ｖｆは素子のゲート５とカソード６の間に印加される電圧、Ｉｆはこの時流れる素子電流、Ｖａはカソード６とアノード２０の間に印加される電圧、Ｉｅは電子放出電流である。ここで、電子放出効率ηとは素子に電圧を印加した時に検出される電流Ｉｆと真空中に取り出される電流Ｉｅを用いて、一般には効率η＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。
【００１８】
図２（Ａ）、（Ｂ）はそれぞれ、図１（Ｂ）、（Ｃ）のカソード６の突起部分の拡大図である。本発明に係る電子放出素子においては、図２に示すように、カソード６が凹部７を挟んでゲート５に対向する側に凹部７の縁からゲート５に向かって突起する突起部分を有している。つまり、カソード６は該突起部分において、間隙８を介してゲート５と対向している。係るカソード６の突起形状により、カソード６に電界増倍効果が発生するため、平坦なカソードの形状に比べ、低い電界強度で電子放出が可能となる。
【００１９】
図２に示すように、本発明に係る電子放出素子のカソード６の突起部分は、絶縁部材３とゲート５との積層方向、即ちＺ方向において、高さ分布を有している。そのため、該突起部分とゲート５との最短距離ｄも分布を有しており、ここで、該Ｚ方向におけるカソード６の突起部分とゲート５との最短距離ｄの平均値をｄａｖ［ｍ］とする。また、カソード６の突起部分の最も高い凸部におけるゲート５との最短距離ｄｍｉｎと前記平均値ｄａｖとの差ｈ［ｍ］とする。尚、以下の説明においては係るｈを凸部の高さと呼ぶ。本発明においては、前記ｄａｖとｈとが以下の関係を満たしている。
【００２０】
ｈ／ｄａｖ＜０．３９
【００２１】
以下に上記式を詳細に説明する。
【００２２】
図１に示すＴ１、Ｔ３、Ｔ４、Ｔ５の値をそれぞれ、Ｔ１：２０ｎｍ、Ｔ３：５００ｎｍ、Ｔ４：１０００ｎｍ、Ｔ５：８０００ｎｍとし、Ｔ２と図３に示すｔとをかえて、カソード６の突起部分とゲート５との最短距離が異なる電子放出素子を作製した。また、カソード６の作製条件を変えることで、最も高い凸部の高さｈを制御した電子放出素子を作製した。
【００２３】
得られた素子にＶｆとＶａを印加し、電子放出素子の放出電流Ｉｅを測定した結果を図４（Ａ）に示す。カソード６の突起部分とゲート５との最短距離の平均値ｄａｖから予測される電界強度をもとに、ファウラーノルドハイムの式（ＦＮの式）から計算される放出電流Ｉｅの予測値が１×１０-7［Ａ］となるように、Ｖｆを各放出素子で調整した。横軸は各電子放出素子のｈ／ｄａｖであり、縦軸は放出電流Ｉｅである。ｈ／ｄａｖの比が０．３９以上になると、Ｉｅが急激に増加することがわかった。このＩｅが急激に増加する閾値は、ｄａｖとｈには無関係で、ｈ／ｄａｖで決まることが確認された。
【００２４】
顕微鏡で電子放出素子のカソード６の突起部分とゲート５との間隙８（電子放出部）を拡大し、ＣＣＤカメラでＹ方向における分布とＹ方向の各位置での電子放出時の発光強度の計測を行った。発光の強度が、放出電流量に比例するため、Ｙ方向の各位置での電流量を定量的に求めることができる。測定の結果、ｈ／ｄａｖの比によって、図２（Ｂ）のエッジ部Ａ点Ｃ点からのみ電子放出が確認される場合と、Ａ点、Ｃ点に加え、Ａ−Ｃ間の任意の点から電子放出が確認される場合とがあった。Ａ−Ｃ間の任意の点から電子放出された場合の電子放出点をＢ点とする。図４（Ｂ）に、図４（Ａ）で示した結果と同様にＶｆとＶａを印加して、それぞれの電子放出素子の、エッジ部Ａ点とＣ点の合計放出電流ＩｅACと、内部領域の任意の点Ｂからの放出電流ＩｅBの比、ＩｅB／ＩｅACと、ｈ／ｄａｖの関係を示す。図４（Ｂ）に示すように、ＩｅB／ＩｅACが急激に増加する、ｈ／ｄａｖの閾値が存在し、該閾値は図４（Ａ）で示した、Ｉｅが急激に増加する閾値と一致することがわかった。
【００２５】
ｈ／ｄａｖによって、Ｉｅが変化する理由は以下の通りである。
【００２６】
カソード６の突起部分の最も高い凸部の高さｈに対して、カソード６の突起部分とゲート５の最短距離の平均値ｄａｖが十分広い場合には、図２（Ｂ）で示すＡ点及びＣ点の電界強度が大きく、Ａ点及びＣ点の電子放出量で素子全体の電子放出量が決定される。一方、凸部高さｈに対して、ｄａｖが小さくなると、該凸部の先端とゲート５との距離が狭くなるため、凸部（即ちＢ点）の電界強度がＡ点Ｃ点より大きくなる。式（１）で示したｈ／ｄａｖが０．３９以上になると、凸部からの電子放出量が無視できなくなり、放出電流量Ｉｅが増加する。
【００２７】
ｈとｄａｖの比によって電子放出量が急激に増加するということは、製造上の理由で、ｈ／ｄａｖの比がわずかに変化してしまっただけで、電子放出量が大きく変化してしまうことになる。つまり、同様の作製条件で、ｈ／ｄａｖを制御したつもりでも、電子放出量にバラツキが生じる。電子放出量のバラツキは、素子に過剰電流が流れてしまうことによる、電子放出素子の破壊の原因となる危険性がある。また複数の電子放出素子を配置した電子源基板では、電子放出量のバラツキによって、均一な画像を提供できなくなる。
【００２８】
以上のことをまとめると、１放出点の電子放出量のバラツキを制限するためには、ｈ／ｄａｖ＜０．３９の条件を満たす素子構造の電子放出素子を作製する必要がある。その結果、電子放出量が制御された電子放出素子が得られ、素子破壊を抑制し、さらにばらつきの抑制された均一な画像を表示する画像表示装置が提供可能となる。
【００２９】
図１，図２に例示した電子放出素子においては、カソード６の突起部分の凹部７に沿った方向（Ｙ方向）の長さＴ４が、ゲート５の該突起部分に対応する部分の該方向における長さＴ５よりも短い。本発明において係る構成が好ましい理由について説明する。
【００３０】
ゲート幅Ｔ５がカソード幅Ｔ４に対して短いと、図５で示すように、カソード６の突起部分のエッジ部とゲート５との距離ｄ’が、該突起部分の中央部とゲート５との距離ｄよりも大きくなり、カソード６の突起部分のエッジ部での電界強度が低下してしまう。電界強度の低下を補うために、アノード５−カソード６の間隔を狭めようとすると、１素子の電子放出量を制御するためには、より厳しい凸部高さｈの制御が必要になる。よって、簡易な製造方法により、１素子の電流量を制御するためには、ゲート幅Ｔ５をカソード幅Ｔ４より大きくとることが望ましい。
【００３１】
尚、図２に例示した電子放出素子においては、カソード６の突起部分が、絶縁部材３の外表面と凹部７の内表面とに跨って形成されている。即ち、カソード６の突起部分が凹部７の縁から内表面に距離Ｘをもって入り込んだ構成となっている。このような構成の場合、次の（１）乃至（３）の効果が得られる。
【００３２】
（１）電子放出部となるカソード６の突起部分が絶縁部材３に広い面積を持って接触し、機械的な密着力が向上する。
【００３３】
（２）電子放出部となるカソード６の突起部分と絶縁部材３との熱的な接触面積が広がり、電子放出部で発生する熱を効率良く絶縁部材３に逃がすことが可能となる。
【００３４】
（３）突起部分が緩やかな傾斜を持って凹部７内に入り込むことで、絶縁層−真空−金属界面で生じる三重点での電界強度を弱め、異常な電界発生による放電現象を防止することが可能となる。尚、距離Ｘとは、換言すると、突起部分の、凹部７内表面と接する部分の端部から凹部７の縁までの距離である。
【００３５】
上記（１）乃至（３）の効果は、次のように推察される。電子放出材料であるカソード６の突起部分の材料が、凹部７内に入り込む量Ｘが増加することで、絶縁部材３に広い面積で接触するため、熱抵抗が低減する。さらに、突起部分の堆積増加による熱容量の増大などの作用も働いて、ゲート５先端の温度が低下することで、初期変動が小さくなったと考えられる。
【００３６】
尚、カソード６の突起部分の凹部７内への入り込み距離Ｘは大きいほど良いというわけではない。Ｘは電子放出部となるカソード６の突起部分の材料の蒸着時の角度、凹部７を形成する絶縁層３ｂの厚さＴ２、ゲート５の厚さＴ１を制御してその長さを制御できるが、Ｘは２０ｎｍより長いことが望ましい。しかしながら、Ｘが長すぎると凹部７の内表面（絶縁層３ｂの側面）を介したカソード６とゲート５間のリークが発生し、リーク電流が増大してしまう。一般的にＸの値は、１０乃至３０ｎｍ程度に設定される。
【００３７】
また、一般に真空、絶縁体、金属のように、誘電率が異なる三種類の材料が同時に一つの場所に接する場合、該場所は三重点と呼ばれ、条件により該三重点の電界が周囲より極端に高くなることで放電等の要因になる場合がある。カソード６の突起部分と絶縁層３ａとが接する角度θが９０°以上であれば周囲の電界と大きく変わらない。しかしながら、カソード６の突起部分が例えば何らかの機械的強度不足により絶縁層３ａ上面から剥がれてしまった場合には、角度θが９０°以下になり強大な電界が形成されてしまう。この時、突起部分が剥がれた界面に強大な電界が形成されるため、三重点からの電子放出、或いは、この電子放出が引き金となる沿面放電により素子破壊が生じる場合がある。従って、本発明において、カソード６の突起部分と絶縁層３ａの上面とが接する角度θは９０°以上であることが望ましい。一般的に角度θは、１００°乃至１７０°程度に設定される。
【００３８】
以上述べた本発明に係る電子放出素子の製造方法について、図６を参照して説明する。
【００３９】
基板１は素子を機械的に支えるための絶縁性基板であり、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス及び、シリコン基板である。基板に必要な機能としては、機械的強度が高いだけでなく、ドライエッチング、ウェットエッチング、現像液等のアルカリや酸に対して耐性があり、ディスプレイパネルのような一体ものとして用いる場合は成膜材料や他の積層部材と熱膨張差が小さいものが望ましい。また熱処理に伴いガラス内部からのアルカリ元素等が拡散しづらい材料が望ましい。
【００４０】
まず最初に、図６（Ａ）に示すように基板上に絶縁層３ａとなる絶縁層２２、絶縁層３ｂとなる絶縁層２３及びゲート５となる導電層２４を積層する。絶縁層２２、２３は、加工性に優れる材料からなる絶縁性の膜であり、例えばＳｉＮ（ＳｉxＮy）やＳｉＯ2であり、その作製方法はスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成される。またその厚さとしては、絶縁層２２は数ｎｍから数十μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲に選択され、絶縁層２３は数ｎｍから数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十ｎｍの範囲で選択される。尚、絶縁層２２と２３を積層した後に凹部７を形成する必要があるため、絶縁層２２と絶縁層２３とはエッチングに対して異なるエッチング量を持つような関係に設定されなければならない。望ましくは絶縁層２２と絶縁層２３との間のエッチング量の比は、１０以上が望ましく、できれば５０以上とれることが望ましい。例えば、絶縁層２２はＳｉxＮyを用い、絶縁層２３はＳｉＯ2等絶縁性材料、或いはリン濃度の高いＰＳＧ、ホウ素濃度の高いＢＳＧ膜等で構成する事ができる。
【００４１】
導電層２４は蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。導電層２４の材料は、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料が使用できる。また、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ４等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体なども使用可能である。また、有機高分子材料、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も適宜使用可能である。また、導電層２４の厚さとしては、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲で選択される。
【００４２】
フォトリソグラフィー技術により導電層２４上にレジストパターンを形成した後、エッチング手法を用いて導電層２４、絶縁層２３、２２を順に加工し、図６（Ｂ）に示すように、ゲート５、絶縁層３ｂ、３ａを得る。このようなエッチング加工では一般的にエッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能なＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）が用いられる。この際の加工ガスとしては、加工する対象部材としてフッ化物を作る場合はＣＦ4、ＣＨＦ3、ＳＦ6のフッ素系ガスが選ばれる。またＳｉやＡｌのように塩化物を形成する場合はＣｌ2、ＢＣｌ3などの塩素系ガスが選ばれる。またレジストとの選択比を取るため、またエッチング面の平滑性の確保或いはエッチングスピードを上げるために水素や酸素、アルゴンガスなどが随時添加される。
【００４３】
図６（Ｃ）に示すように、絶縁層３ｂをエッチングして、絶縁層３ａ、３ｂからなる絶縁部材３の表面に凹部７を形成する。エッチングは、例えば絶縁層３ｂがＳｉＯ2からなる材料であれば、通称バッファーフッ酸（ＢＨＦ）と呼ばれるフッ化アンモニウムとフッ酸との混合溶液を用い、絶縁層３ｂがＳｉxＮyからなる材料であれば熱リン酸系エッチング液を使用することが可能である。凹部７の深さ（絶縁部材３の外表面（絶縁層３ａの側面）から絶縁層３ｂの側面までの距離）は、素子形成後のリーク電流に深く関わり、凹部７を深く形成するほどリーク電流の値が小さくなる。しかし、あまり距離を深く形成するとゲートが変形する等の課題が発生する。このため、およそ３０ｎｍ乃至２００ｎｍ程度で形成される。尚、本例では、絶縁部材３を絶縁層３ａと３ｂの積層体とした形態を示したが、本発明ではこれに限定されるものではなく、一層の絶縁層の一部を除去することで凹部７を形成してもかまわない。
【００４４】
図６（Ｄ）に示すように、ゲート５に剥離層２５を形成する。剥離層２５の形成は、次の工程で堆積するカソード材料２６をゲート５から剥離することが目的である。このような目的のため、例えばゲート５を酸化させて酸化膜を形成する、或いは電解メッキにて剥離金属を付着させるなどの方法によって剥離層２５が形成される。
【００４５】
図６（Ｅ）に示すように、カソード材料２６をゲート５上及び絶縁部材３の外表面の一部（絶縁層３ａの外表面上（側面上））及び凹部７の内表面上（絶縁層３ａの上面）に付着させる。カソード材料２６は導電性があり、電界放出する材料であればよく、一般的には２０００℃以上の高融点、５ｅＶ以下の仕事関数材料であり、酸化物等の化学反応層の形成しづらい或いは簡易に反応層を除去可能な材料が好ましい。このような材料として例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料が使用可能である。また、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物も使用可能である。またさらには、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も使用可能である。カソード材料２６は、蒸着法、スパッタ法等の一般的真空成膜技術により形成される。
【００４６】
本発明において、電子放出量を一定に保つためには、ｈとｄａｖの比を制御し、ｈ／ｄａｖ＜０．３９にする必要がある。ｈを制御する手法について以下で述べる。
【００４７】
図７（Ａ）に、カソード材料であるＭｏの形成時の膜厚と、凸部の高さｈの関係を示す。Ｍｏの膜厚を厚くすることで、凸部の高さｈが増加していく。つまり、Ｍｏの厚さを制御することで、凸部の高さｈを制御することが可能である。Ｍｏの厚さは、スパッタ法で作製する場合、放電ガスの分圧、成膜時間、ＤＣパワーで主に制御可能である。また、図７（Ｂ）に、成膜時のスパッタ圧力と、凸部の高さｈの関係を示す。スパッタ時の圧力を小さくすることで、凸部の高さｈが小さくなる。つまり、スパッタ時の圧力で、凸部の高さｈを制御することが可能である。
【００４８】
前述したように、本発明においては効率良く電子を取り出すためカソード６の突起部分が最適な形状になるように、蒸着の角度と成膜時間、形成時の温度及び形成時の真空度を制御して作製する必要がある。
【００４９】
図６（Ｆ）に示すように、剥離層２５をエッチングで取り除くことで、ゲート５上のカソード材料２６が取り除かれる。次に図６（Ｇ）に示すように、カソード６と電気的な導通を取るために電極２を形成する。この電極２は、前記カソード６と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。電極２の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料が使用可能である。また、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物も使用可能である。またさらには、Ｓｉ，Ｇｅ等の半導体、有機高分子材料、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も使用可能である。電極２の厚さとしては、数十ｎｍから数ｍｍの範囲で設定され、好ましくは数十ｎｍから数μｍの範囲で選択される。
【００５０】
電極２及びゲート５は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良いが、ゲート５は電極２に比べてその膜厚が薄い範囲で設定される場合があり、低抵抗材料が望ましい。
【００５１】
また、図８は、本発明に係る電子放出素子において、ゲート５が、カソード６に対向する部分に突出部を有した例である。図８（Ａ）は本例の電子放出素子の構成を模式的に示す平面模式図であり、図８（Ｂ）は図８（Ａ）におけるＡ−Ａ’線での断面模式図である。また、図８（Ｃ）は図８（Ａ）において素子を紙面右側から見た側面図である。図中、２６はゲート５に設けた突出部である。
【００５２】
図８においてカソード６から発生した電子は、対向するゲート５及び突出部２６に衝突し、一部は衝突せず外部へと引き出される。多くの衝突した電子は突出部２６で再び等方的に散乱する。この時、カソード６の幅Ｔ４と突出部２６の幅Ｔ６の関係をＴ４≧Ｔ６とする（Ｔ６をＴ４以下にする）ことで電子放出効率が向上することが解析的に分かった。また、Ｔ４とＴ６との差が、絶縁層３ｂの高さであるＴ２の２倍以上になると、特に効率が向上し好ましい。
【００５３】
上記本発明に係る電子放出素子の説明においては、絶縁部材３が絶縁層３ａと３ｂとからなり、凹部７にゲート５の下面が露出した形態を示した。本発明においては、図９に示すように、ゲート５の、凹部７に対向する部分（本例では凹部７に露出する面）が絶縁層３ｃで覆われている形態も好ましく適用される。図１の素子ではカソード６から放出された電子のうち、ゲート５の底面（凹部７に露出する面）に衝突する電子は、アノード２０に到達せず、効率を低減する要因（Ｉｆ成分）となる。しかしながら、図９のように、ゲート５の下面が絶縁層３ｃで覆われる構成では該Ｉｆを低減できるので、電子放出効率が向上する。ゲート５の下面を覆う絶縁層３ｃとしては、例えば、膜厚２０ｎｍ程度のＳｉＮ膜等が利用でき、この構成で十分に効率向上効果を得られることが確認されている。
【００５４】
尚、図９の構成では、絶縁部材３を絶縁層３ａ，３ｂ，３ｃからなる積層体としているが、一層の絶縁層の一部を除去することで凹部７を形成してもかまわない。
【００５５】
本発明においては、図９の構成に対してさらに、図８の構成を組み合わせることが可能であり、各構成における条件設定は同様であり、得られる作用効果も同様である。
【００５６】
以下、本発明に係る電子放出素子を複数配して得られる電子源基板を備えた画像表示装置について、図１０を用いて説明する。図１０は単純マトリクス配置の電子源を用いて構成した画像表示装置の表示パネルの一例を示す模式図であり、一部を切り欠いた状態で示す。
【００５７】
図１０において、３１は電子源基板、３２はＸ方向配線、３３はＹ方向配線であり、電子源基板３１は先に説明した電子放出素子の基板１に相当する。また、３４は本発明に係る電子放出素子である。尚、Ｘ方向配線３２は、上述の電極２を共通に接続する配線であり、Ｙ方向配線３３は上述のゲート５を共通に接続する配線である。
【００５８】
ｍ本のＸ方向配線３２は、Ｄｘ１，Ｄｘ２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、巾は、適宜設計される。Ｙ方向配線３３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線３２と同様に形成される。これらｍ本のＸ方向配線３２とｎ本のＹ方向配線３３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【００５９】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ2等で構成される。例えば、Ｘ方向配線３２を形成した電子源基板３１の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線３２とＹ方向配線３３の交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。Ｘ方向配線３２とＹ方向配線３３は、それぞれ外部端子として引き出されている。電極２とゲート５（図１）は、ｍ本のＸ方向配線３２とｎ本のＹ方向配線３３と導電性金属等からなる結線によって電気的に接続されている。配線３２と配線３３を構成する材料、結線を構成する材料及び電極２、ゲート５を構成する材料は、その構成元素の一部或いは全部が同一であっても、またそれぞれ異なってもよい。
【００６０】
Ｘ方向配線３２には、Ｘ方向に配列した電子放出素子３４の行を選択するための走査信号を印加する、不図示の走査信号印加手段が接続される。一方、Ｙ方向配線３３には、Ｙ方向に配列した電子放出素子３４の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【００６１】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択して、独立に駆動可能とすることができる。
【００６２】
図１０において、４１は電子源基板３１を固定したリアプレート、４６はガラス基板４３の内面に発光部材としての蛍光体である蛍光膜４４とアノード２０であるメタルバック４５等が形成されたフェースプレートである。また、４２は支持枠であり、この支持枠４２にリアプレート４１、フェースプレート４６がフリットガラス等を介して取り付けられ、外囲器４７を構成している。フリットガラスによる封着は、大気中或いは、窒素中で、４００乃至５００℃の温度範囲で１０分以上焼成することにより実施される。
【００６３】
外囲器４７は、上述の如く、フェースプレート４６、支持枠４２、リアプレート４１で構成される。ここで、リアプレート４１は主に電子源基板３１の強度を補強する目的で設けられるため、電子源基板３１自体で十分な強度を持つ場合には、別体のリアプレート４１は不要とすることができる。即ち、電子源基板３１に直接支持枠４２を封着し、フェースプレート４６、支持枠４２及び電子源基板３１とで外囲器４７を構成しても良い。一方、フェースプレート４６とリアプレート４１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持たせた構成とすることもできる。
【００６４】
このような画像表示装置では、放出した電子軌道を考慮して、各電子放出素子３４の上部に蛍光体をアライメントして配置する。図１１の蛍光膜４４がカラーの蛍光膜の場合は、蛍光体の配列によりブラックストライプ或いはブラックマトリクスなどと呼ばれる黒色導電材と蛍光体とから構成すると良い。
【００６５】
次に、単純マトリクス配置の電子源を用いて構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例について説明する。
【００６６】
表示パネルは、端子Ｄｘ１乃至Ｄｘｍ、端子Ｄｙ１乃至Ｄｙｎ、及び高圧端子を介して外部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍには、表示パネル内に設けられている電子源、即ち、ｍ行ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加される。一方、端子Ｄｙ１乃至Ｄｙｎには、走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。高圧端子には、直流電圧源より、例えば１０［ｋＶ］の直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【００６７】
上述のように走査信号、変調信号、及びアノードへの高電圧印加により、放出された電子を加速して蛍光体へと照射することによって、画像表示を実現する。
【００６８】
尚、このような画像表示装置を本発明の電子放出素子を用いて形成することによって、電子ビームの形状の整った画像表示装置を構成でき、結果、良好な表示特性の画像表示装置を提供することができる。
【実施例】
【００６９】
（比較例１）
図１に示した構成の電子放出素子を、図６の工程に従って作製した。
【００７０】
基板１としては、プラズマディスプレイ用に開発された低ナトリウムガラスであるＰＤ２００を用い、絶縁層２２としてＳｉＮ（ＳｉxＮy）をスパッタ法にて厚さ５００ｎｍで形成した。次いで、絶縁層２３として、厚さ４９ｎｍのＳｉＯ2層をスパッタ法により形成した。さらに、絶縁層２３の上に、導電層２４として厚さ３０ｎｍのＴａＮをスパッタ法により積層した〔図６（Ａ）〕。
【００７１】
次に、フォトリソグラフィー技術により導電層２４上にレジストパターンを形成した後、ドライエッチング手法を用いて導電層２４、絶縁層２３、絶縁層２２を順に加工し、ゲート５及び絶縁層３ａと３ｂからなる絶縁部材３とを形成した〔図６（Ｂ）〕。この時の加工ガスとしては、絶縁層２２、２３及び導電層２４にフッ化物を作る材料が選択されているため、ＣＦ4系のガスを用いた。このガスを用いてＲＩＥを行った結果、絶縁層３ａ，３ｂ、及びゲート５のエッチング後の角度は基板１の水平面に対しておよそ８０°の角度で形成されていた。また、ゲート５の幅Ｔ５は１００μｍとした。
【００７２】
レジストを剥離した後、ＢＨＦ（フッ酸／フッ化アンモニウム水溶液）を用いて深さ約７０ｎｍになるようにエッチング手法を用いて、絶縁層３ｂの側面をエッチングし、絶縁部材３に凹部７を形成した〔図６（Ｃ）〕。
【００７３】
ゲート５表面に電解メッキによりＮｉを電解析出させて剥離層２５を形成した〔図６（Ｄ）〕。
【００７４】
カソード材料６であるモリブデン（Ｍｏ）をゲート５上及び絶縁部材３の側面と基板１表面に付着させた。本例では成膜方法としてスパッタ法を用いた。本形成方法では基板１の角度を水平面に対し７０°にセットした。これによりゲート５の上部にはＭｏが７０°で入射し、絶縁部材３のＲＩＥ加工後の斜面には入射角度が３０°で入射した。蒸着は約５ｎｍ／ｍｉｎになるように、スパッタ時の圧力を０．４Ｐａとし、蒸着速度を定め、４ｍｉｎ４８ｓｅｃ蒸着時間を精密に制御することにより斜面のＭｏの厚さが２４ｎｍになるように形成した〔図６（Ｅ）〕。
【００７５】
Ｍｏ膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート５上に析出させたＮｉ剥離層２５を除去することによりゲート５上のＭｏ膜を剥離した。
【００７６】
次に、カソード６の突起部分の幅Ｔ４（図１）が７０μｍになるようにフォトリソグラフィー技術によりレジストパターンを形成した。その後、ドライエッチング手法を用いて基板１上及び絶縁層３側面上のＭｏ膜を加工し、カソード６を形成した。この時の加工ガスとしては、カソード材料２６として用いたモリブデンがフッ化物を作ることからＣＦ4系のガスを用いた。
【００７７】
ＳＥＭ（電子顕微鏡）による解析の結果、カソード６とゲート５間の最短距離の平均値ｄａｖ＝２２ｎｍ、最も高い凸部の高さｈ＝１０ｎｍであった。即ち、ｈ／ｄａｖ＝０．４５であった。
【００７８】
次にスパッタ法にて厚さ５００ｎｍのＣｕを堆積し、パターニングして電極２を形成した。
【００７９】
以上の方法で素子を形成した後、図３に示した構成で電子放出特性を評価した。Ｖｆ＝５３．５Ｖ、Ｖａ＝１ｋＶで駆動し、電子放出部を顕微鏡で拡大し、Ｉｅ発光像をＣＣＤカメラで撮影したところ、エッジ部以外からの電子放出が確認された。ゲート５−カソード６の間隙８からＦＮ式で計算し予測した電流値は、１μＡであったが、実際のＩｅは１１．８μＡであった。
【００８０】
（実施例１）
絶縁層２３の厚さを４７ｎｍ、Ｍｏの蒸着速度を約１０ｎｍ／ｍｉｎ、スパッタ時の圧力を０．１Ｐａ、蒸着時間を２ｍｉｎ１２ｓｅｃで精密に制御して斜面のＭｏの厚さが２２ｎｍになるように形成した以外は比較例１と同様にして素子を作製した。
【００８１】
ＳＥＭ（電子顕微鏡）による解析の結果、カソード６とゲート５間の最短距離の平均値ｄａｖ＝２４ｎｍ、凸部高さｈ＝８ｎｍであった。よって、ｈ／ｄａｖ＝０．３３である。
【００８２】
本例の素子を、図３に示した構成で電子放出特性を評価した。Ｖｆ＝６１．１Ｖ、Ｖａ＝１ｋＶで駆動し、電子放出部を顕微鏡で拡大し、Ｉｅ発光像をＣＣＤカメラで撮影したところ、カソード６の突起部分のエッジ部からのみ電子放出が確認された。ゲート５−カソード６の間隙８からＦＮ式で計算し予測した電流値は、１μＡであったが、実際のＩｅは０．１０８μＡであった。
【００８３】
（実施例２）
絶縁層２３の厚さを４０ｎｍ、Ｍｏの蒸着速度を約１０ｎｍ／ｍｉｎ、スパッタ時の圧力を０．１Ｐａ、蒸着時間を１ｍｉｎ４８ｓｅｃで精密に制御して斜面のＭｏの厚さが１８ｎｍになるように形成した以外は比較例１と同様にして素子を作製した。
【００８４】
ＳＥＭ（電子顕微鏡）による解析の結果、カソード６とゲート５間の最短距離の平均値ｄａｖ＝２２ｎｍ、凸部高さｈ＝６ｎｍであった。よって、ｈ／ｄａｖ＝０．２７である。
【００８５】
本例の素子を、図３に示した構成で電子放出特性を評価した。Ｖｆ＝６１．１Ｖ、Ｖａ＝１ｋＶで駆動し、電子放出部を顕微鏡で拡大し、Ｉｅ発光像をＣＣＤカメラで撮影したところ、カソード６の突起部分のエッジ部からのみ電子放出が確認された。ゲート５−カソード６の間隙８からＦＮ式で計算し予測した電流値は、１μＡであったが、実際のＩｅは０．１０２μＡであった。
【符号の説明】
【００８６】
１：基板、２：電極、３：絶縁部材、３ａ，３ｂ：絶縁層、５：ゲート、６：カソード、７：凹部、８：間隙、２０：アノード、２６：突出部
【図１】
2010262892.tif 000003
【図２】
2010262892.tif 000004
【図３】
2010262892.tif 000005
【図４】
2010262892.tif 000006
【図５】
2010262892.tif 000007
【図６】
2010262892.tif 000008
【図７】
2010262892.tif 000009
【図８】
2010262892.tif 000010
【図９】
2010262892.tif 000011
【図１０】
2010262892.tif 000012