(57)【要約】【課題】モジュールの送信系回路の故障を検出でき、この検出で故障モジュールをシステムバスから確実に切り離しできる。【解決手段】モジュール４Ａは、出力バッファ１３を通してシステムバスに載せた送信信号ＴＸＤをコネクタの別のピンを通して送信リターン信号ＴＸＤ＿Ｒとして自モジュールに読み返す読み返し用入力バッファ１６と、送信リターン信号ＴＸＤ＿Ｒの変化が無くなり、この状態が設定時間だけ継続したときに送信異常と判定する監視回路１７を備える。バッファ制御回路１９は、送信異常の判定信号で出力バッファ・イネーブル信号ＥＮ２をインアクティブにして出力バッファ１３をシステムバスから切り離し、バイパス・バッファ・イネーブル信号ＥＮ１をアクティブにしてバイパス・バッファ１１をバイパス状態にする。【選択図】図１
2010238000.tif 000002
【特許請求の範囲】
【請求項１】
複数のモジュール間をディジーチェーン接続するシステムバスは、データバスにモジュール毎のバイパス・バッファを介挿し、
前記データバスにコネクタ接続する各モジュールは、自モジュールの上位のモジュールから出力されて前記バイパス・バッファの入力側に伝送される出力信号を入力バッファを通して受信信号ＲＸＤとして取り込む受信処理回路と、自モジュールからの出力信号を出力バッファを通して前記バイパス・バッファの出力側に載せる送信処理回路と、前記バイパス・バッファによる伝送信号のバイパス／抑止の切換制御に前記バイパス・バッファに与えるバイパス・バッファ・イネーブル信号ＥＮ１を発生し、自モジュールから前記データバスに載せる伝送信号の出力／抑止の切換制御に前記出力バッファに与える出力バッファ・イネーブル信号ＥＮ２を発生するバッファ制御回路とを備えたコンピュータシステムにおいて、
前記各モジュールは、前記出力バッファを通してシステムバスに載せた送信信号ＴＸＤをコネクタの別のピンを通して送信リターン信号ＴＸＤ＿Ｒとして自モジュールに読み返す読み返し用入力バッファと、前記送信リターン信号ＴＸＤ＿Ｒの変化が無くなり、この状態が設定時間だけ継続したときに送信異常と判定する監視回路を備え、
前記バッファ制御回路は、前記送信異常の判定信号で前記出力バッファ・イネーブル信号ＥＮ２をインアクティブにして前記出力バッファをシステムバスから切り離し、前記バイパス・バッファ・イネーブル信号ＥＮ１をアクティブにして前記バイパス・バッファをバイパス状態にする手段を備えたことを特徴とするモジュールのバス接続／切り離し装置。
【請求項２】
電源投入時の自モジュールの異常発生診断とバスからの切り離し手段として、
前記バッファ制御回路は、前記バイパス・バッファ・イネーブル信号ＥＮ１をインアクティブ、前記出力バッファ・イネーブル信号ＥＮ２をアクティブにしてシステムバスヘ接続する手段を設け、
前記受信処理回路は、前記受信信号ＲＸＤに代えて前記読み返し信号ＴＸＤ＿Ｒをマルチプレクサで選択して取り込み、この信号と前記送信信号ＴＸＤとの一致／不一致を比較することで送信異常と判定する手段を設け、
前記バッファ制御回路は、前記送信異常の判定信号で前記出力バッファ・イネーブル信号ＥＮ２をインアクティブにして前記出力バッファをシステムバスから切り離し、前記バイパス・バッファ・イネーブル信号ＥＮ１をアクティブにして前記バイパス・バッファをバイパス状態にする手段を備えたことを特徴とする請求項１に記載のモジュールのバス接続／切り離し装置。
【請求項３】
複数のモジュール間をディジーチェーン接続するシステムバスは、データバスにモジュール毎のバイパス・バッファを介挿し、
前記データバスにコネクタ接続する各モジュールは、自モジュールの上位のモジュールから出力されて前記バイパス・バッファの入力側に伝送される出力信号を入力バッファを通して受信信号ＲＸＤとして取り込む受信処理回路と、自モジュールからの出力信号を出力バッファを通して前記バイパス・バッファの出力側に載せる送信処理回路と、前記バイパス・バッファによる伝送信号のバイパス／抑止の切換制御に前記バイパス・バッファに与えるバイパス・バッファ・イネーブル信号ＥＮ１を発生し、自モジュールから前記データバスに載せる伝送信号の出力／抑止の切換制御に前記出力バッファに与える出力バッファ・イネーブル信号ＥＮ２を発生するバッファ制御回路とを備えたコンピュータシステムにおいて、
前記各モジュールは、上位モジュールからの受信信号ＲＸＤの変化が無くなり、この状態が設定時間ｔＲ１だけ継続したときに異常発生信号ＲＸＤ＿ＥＲＲ１を該上位モジュールに出力する監視回路を備え、
前記バッファ制御回路は、
下位のモジュールから前記異常発生信号ＲＸＤ＿ＥＲＲ１を受けたときに前記出力バッファ・イネーブル信号ＥＮ２をインアクティブにして前記出力バッファをシステムバスから切り離し、前記バイパス・バッファ・イネーブル信号ＥＮ１をアクティブにして前記バイパス・バッファをバイパス状態にする手段と、
前記バイパス・バッファのバイパス状態で、異常発生信号ＲＸＤ＿ＥＲＲ１を受けたときから一定時間ｔＴ２経過後に該受信異常信号ＲＸＤ＿ＥＲＲ１が受信異常無しのときは異常発生による自モジュールのバス切り離しを継続し、該受信異常信号ＲＸＤ＿ＥＲＲ１が受信異常有りのときは自モジュールをシステムバスに再接続する手段とを備えたことを特徴とするモジュールのバス接続／切り離し装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のモジュールをシステムバスにディジーチェーン接続したコンピュータシステムに係り、特にモジュールのバス接続／切り離し装置に関する。
【背景技術】
【０００２】
コンピュータシステムの構築方式として、複数の機能モジュール間をシステムバスで接続するビルディングブロック方式がある。例えば、プログラマブルコントローラ（ＰＬＣ）は、図６に組み立て構造を示すように、ベース（バックプレーンとも呼ぶ）１に電源モジュール２、ＣＰＵモジュール３、各種機能モジュール／ＩＯモジュール４Ａ〜４Ｎをアプリケーションに合わせてバス接続するものが主流となっている。
【０００３】
ベース１の機能は、構造的に各モジュールを固定する他、図７に示すように、システムバスとして各モジュールヘの電源供給、ＣＰＵモジュールと他の各モジュール間のデータ転送がある。システムバスを構成するデータバスに対して、各モジュールはＴ分岐接続となっている。Ｔ分岐接続の分岐長はモジュール内でパターンを最短距離で配線することにより、ある一定の伝送速度までは実用的に問題なく動作させることは可能である。しかし、システムバス上のデータ伝送速度がある一定レベルを超えると、伝送信号の反射の影響が無視できなくなり、正常なデータ伝送ができなくなる。
【０００４】
一方、各モジュールをディジーチェーン接続する方式は、伝送路長が短くなると共にモジュール間が１対１接続となり、伝送波形の反射が軽減されるため、Ｔ分岐接続の場合に比べて速い伝送速度に対応できる。
【０００５】
ディジーチェーン接続方式のシステムバス構成を図８に示す。ディジーチェーン接続方式にした場合、モジュールが実装されないスロットはベース上でバイパスするモジュールのバス接続／切り離し装置が必要となる。このバス接続／切り離し装置は、図９に概略構成を示すように、各段のモジュール側に設けた内部回路１４によるバイパス・バッファ１１および出力バッファ１３に対するイネーブル信号ＥＮ１，ＥＮ２のコントロールによって行う（例えば、特許文献１，２，３参照）。
【０００６】
図１０はバス接続／切り離し装置の具体的な回路構成例を示す。ベース１のデータバスにはモジュール毎にバイパス・バッファ１１を介挿し、実装するモジュール（４Ａの場合を示す）にはバイパス・バッファ１１に入力される伝送信号をモジュール内に取り込む入力バッファ１２と、モジュールからの出力信号をバイパス・バッファ１１の出力側に載せる出力バッファ１３とを設ける。バイパス・バッファ１１による伝送信号のバイパス／抑止の切換はモジュールの内部回路１４から発生するバイパス・バッファ・イネーブル信号ＥＮ１のアクティブ（Ｌ）／インアクティブ（Ｈ）で制御し、内部回路１４からデータバスに載せる伝送信号の出力／抑止の切換は出力バッファ１３に与える出力バッファ・イネーブル信号ＥＮ２のアクティブ（Ｌ）／インアクティブ（Ｈ）で制御する。
【０００７】
この構成において、モジュール４Ａが正常な場合はＥＮＩをインアクティブ「Ｈ」にすることでバイパス・バッファ出力をハイインピーダンス状態にし、ＥＮ２をアクティブ「Ｌ」にすることで出力バッファ１３を出力状態にし、ディジーチェーン接続が構成される。モジュール不実装のスロットではイネーブル信号ＥＮ１のプルダウン抵抗１５によってバイパス・バッファ１１を出力状態とする。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−１５２５０１
【特許文献２】特開平５−４６５４３号公報
【特許文献３】特開平６−２３０８６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
前記のように、各モジュールをディジーチェーン接続したシステムバスにおけるモジュールのバス接続／切り離し制御には、バイパス・バッファ・イネーブル信号ＥＮ１と出力バッファ・イネーブル信号ＥＮ２のアクティブ（Ｌ）／インアクティブ（Ｈ）で制御する。
【００１０】
ここで、モジュール切り離し制御の具体例を説明する。まず、モジュールのシステムバスからの受信系回路が故障し、正常に受信できなかった場合を想定する。ディジーチェーンの場合、受信系回路で正常に機能しないと次のスロットヘの送信も機能しなくなる。この場合、モジュール１４の内部回路では受信データを監視し、一定時間正常な受信ができなかった場合は受信系回路の故障と判断し、自モジュールをシステムバスから切り離すことが考えられ、これによりシステム全体への影響を回避することが可能となる。
【００１１】
しかし、モジュールのシステムバスに対する送信系回路が故障し、システムバスに対して正常に送信できない場合、上記の受信データによる監視方式では故障判断ができない。ディジーチェーン接続の場合、送信系回路の故障を検出できないと通信が途絶え、システムバス全体の通信が機能しなくなる。
【００１２】
本発明の目的は、モジュールの送信系回路の故障を検出でき、この検出で故障モジュールをシステムバスから確実に切り離しできるモジュールのバス接続／切り離し装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明は、前記の課題を解決するため、自モジュールからの送信信号をシステムバスを通して読み返すことで送信系回路の異常監視を行い、または下位のスロットに接続されたモジュールの受信系回路の異常発生信号をチェックすることで送信系回路の異常監視を行い、これらの監視で送信系回路が故障と判断した場合は故障モジュールをシステムバスから切り離すようにしたもので、以下の構成を特徴とする。
【００１４】
（１）複数のモジュール間をディジーチェーン接続するシステムバスは、データバスにモジュール毎のバイパス・バッファを介挿し、
前記データバスにコネクタ接続する各モジュールは、自モジュールの上位のモジュールから出力されて前記バイパス・バッファの入力側に伝送される出力信号を入力バッファを通して受信信号ＲＸＤとして取り込む受信処理回路と、自モジュールからの出力信号を出力バッファを通して前記バイパス・バッファの出力側に載せる送信処理回路と、前記バイパス・バッファによる伝送信号のバイパス／抑止の切換制御に前記バイパス・バッファに与えるバイパス・バッファ・イネーブル信号ＥＮ１を発生し、自モジュールから前記データバスに載せる伝送信号の出力／抑止の切換制御に前記出力バッファに与える出力バッファ・イネーブル信号ＥＮ２を発生するバッファ制御回路とを備えたコンピュータシステムにおいて、
前記各モジュールは、前記出力バッファを通してシステムバスに載せた送信信号ＴＸＤをコネクタの別のピンを通して送信リターン信号ＴＸＤ＿Ｒとして自モジュールに読み返す読み返し用入力バッファと、前記送信リターン信号ＴＸＤ＿Ｒの変化が無くなり、この状態が設定時間だけ継続したときに送信異常と判定する監視回路を備え、
前記バッファ制御回路は、前記送信異常の判定信号で前記出力バッファ・イネーブル信号ＥＮ２をインアクティブにして前記出力バッファをシステムバスから切り離し、前記バイパス・バッファ・イネーブル信号ＥＮ１をアクティブにして前記バイパス・バッファをバイパス状態にする手段を備えたことを特徴とする。
【００１５】
（２）電源投入時の自モジュールの異常発生診断とバスからの切り離し手段として、
前記バッファ制御回路は、前記バイパス・バッファ・イネーブル信号ＥＮ１をインアクティブ、前記出力バッファ・イネーブル信号ＥＮ２をアクティブにしてシステムバスヘ接続する手段を設け、
前記受信処理回路は、前記受信信号ＲＸＤに代えて前記読み返し信号ＴＸＤ＿Ｒをマルチプレクサで選択して取り込み、この信号と前記送信信号ＴＸＤとの一致／不一致を比較することで送信異常と判定する手段を設け、
前記バッファ制御回路は、前記送信異常の判定信号で前記出力バッファ・イネーブル信号ＥＮ２をインアクティブにして前記出力バッファをシステムバスから切り離し、前記バイパス・バッファ・イネーブル信号ＥＮ１をアクティブにして前記バイパス・バッファをバイパス状態にする手段を備えたことを特徴とする。
【００１６】
（３）複数のモジュール間をディジーチェーン接続するシステムバスは、データバスにモジュール毎のバイパス・バッファを介挿し、
前記データバスにコネクタ接続する各モジュールは、自モジュールの上位のモジュールから出力されて前記バイパス・バッファの入力側に伝送される出力信号を入力バッファを通して受信信号ＲＸＤとして取り込む受信処理回路と、自モジュールからの出力信号を出力バッファを通して前記バイパス・バッファの出力側に載せる送信処理回路と、前記バイパス・バッファによる伝送信号のバイパス／抑止の切換制御に前記バイパス・バッファに与えるバイパス・バッファ・イネーブル信号ＥＮ１を発生し、自モジュールから前記データバスに載せる伝送信号の出力／抑止の切換制御に前記出力バッファに与える出力バッファ・イネーブル信号ＥＮ２を発生するバッファ制御回路とを備えたコンピュータシステムにおいて、
前記各モジュールは、上位モジュールからの受信信号ＲＸＤの変化が無くなり、この状態が設定時間ｔＲ１だけ継続したときに異常発生信号ＲＸＤ＿ＥＲＲ１を該上位モジュールに出力する監視回路を備え、
前記バッファ制御回路は、
下位のモジュールから前記異常発生信号ＲＸＤ＿ＥＲＲ１を受けたときに前記出力バッファ・イネーブル信号ＥＮ２をインアクティブにして前記出力バッファをシステムバスから切り離し、前記バイパス・バッファ・イネーブル信号ＥＮ１をアクティブにして前記バイパス・バッファをバイパス状態にする手段と、
前記バイパス・バッファのバイパス状態で、異常発生信号ＲＸＤ＿ＥＲＲ１を受けたときから一定時間ｔＴ２経過後に該受信異常信号ＲＸＤ＿ＥＲＲ１が受信異常無しのときは異常発生による自モジュールのバス切り離しを継続し、該受信異常信号ＲＸＤ＿ＥＲＲ１が受信異常有りのときは自モジュールをシステムバスに再接続する手段とを備えたことを特徴とする。
【発明の効果】
【００１７】
以上のとおり、本発明によれば、自モジュールからの送信信号をシステムバスを通して読み返すことで送信系回路の異常監視を行い、または下位のスロットに接続されたモジュールの受信系回路の異常発生信号をチェックすることで送信系回路の異常監視を行い、これらの監視で送信系回路が故障と判断した場合は故障モジュールをシステムバスから切り離すようにしたため、モジュールの送信系回路の故障を検出でき、この検出で故障モジュールをシステムバスから確実に切り離してシステムバス全体の通信機能を確保できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態１を示すバス接続／切り離し装置の回路構成。
【図２】送信系回路の異常時の動作タイミングチャート。
【図３】本発明の実施形態２を示すバス接続／切り離し装置の回路構成。
【図４】送信系回路の異常時の動作タイミングチャート。
【図５】受信系回路の異常時の動作タイミングチャート。
【図６】プログラマブルコントローラの組み立て構造。
【図７】システムバスによるモジュールのバス接続図。
【図８】ディジーチェーン接続方式のシステムバス構成図。
【図９】バス接続／切り離し装置の概略構成図。
【図１０】バス接続／切り離し装置の具体的な回路構成例。
【発明を実施するための形態】
【００１９】
（実施形態１）
図１は、本発明の実施形態を示すバス接続／切り離し装置の回路構成図であり、図１０と同等の部分は同一符号で示す。
【００２０】
図１において、出力バッファ１３を通してシステムバスに載せた送信信号ＴＸＤはコネクタの別のピンを通して送信リターン信号ＴＸＤ＿Ｒとして読み返し用入力バッファ１６が自モジュール内に読み返す。モジュール（４Ａとする）内ではＴＸＤ＿Ｒ信号を監視回路１７に取り込むと共に、マルチプレクサ１８の一方の入力とする。監視回路１７は読み返した送信リターン信号ＴＸＤ＿Ｒの時間監視によって送信系回路の異常の有無を監視し、この監視で異常有りと判定した場合には出力信号ＴＸＤ＿ＥＲＲをバッファ制御回路１９に入力する。一方、マルチプレクサ１８では入力バッファ１２を通して受信された入力データ信号ＲＸＤと送信リターン信号ＴＸＤ＿Ｒを切り替えて受信処理回路２０へ入力する。
【００２１】
図２は送信系回路の異常時の動作タイミングチャートを示し、この図を参照してモジュールの監視と切り離し制御を説明する。まず、モジュール４Ａの接続状態では、入力バッファ１２を通した受信信号ＲＸＤをマルチプレクサ１８を通して受信処理回路２０に受信し、この受信によって送信処理回路２１から出力バッファ１３を通して送信信号ＴＸＤを送信する。
【００２２】
この送信において、送信信号ＴＸＤは送信リターン信号ＴＸＤ＿Ｒとして読み返し用入力バッファ１６を通して監視回路１７およびマルチプレクサ１８に読み返される。このとき、監視回路１７は、送信リターン信号ＴＸＤ＿Ｒの変化が無くなり、ＬレベルまたはＨレベルの状態が設定時間ｔＴ１だけ継続したときに送信異常と判定して出力信号ＴＸＤ＿ＥＲＲをＨレベルにする。
【００２３】
バッファ制御回路１９では出力信号ＴＸＤ＿ＥＲＲがＨレベルになると出力バッファ・イネーブル信号ＥＮ２をＨレベル（インアクティブ）にして出力バッファ１３でシステムバスから切り離し、バイパス・バッファ・イネーブル信号ＥＮ１をＬレベル（アクティブ）にしてベース上のバイパス・バッファ１１をデータバイパス状態にする。
【００２４】
これにより、システムバスからはモジュール４Ａが切り離され、正常に通信を継続する。そして、バイパス・バッファ１１がバイパス状態になると監視回路の出力信号ＴＸＤ＿ＥＲＲはＬになるため、この出力信号ＴＸＤ＿ＥＲＲがＬ→Ｈの変化で異常をラッチすることにより再度システムバスヘの接続を回避させる。
【００２５】
また、電源投入時の自モジュールの異常発生診断とバスからの切り離しには、バッファ制御回路１９がバイパス・バッファ・イネーブル信号ＥＮ１をＨ、出力バッファ・イネーブル信号ＥＮ２をＬにしてシステムバスヘ接続した後、受信処理回路２０がマルチプレクサ１８で読み返し信号ＴＸＤ＿Ｒを選択して受信回路に取り込み、この信号と送信信号ＴＸＤとの一致／不一致を比較することで送信正常／異常を判定し、送信異常の場合にはバッファ制御回路１９は、出力バッファ・イネーブル信号ＥＮ２をＨにして前記出力バッファをシステムバスから切り離し、バイパス・バッファ・イネーブル信号ＥＮ１をＬにしてバイパス・バッファ１１をバイパス状態にすることができる。
【００２６】
（実施形態２）
本実施形態の構成を図３に示す。同図が図１と異なる部分は、受信信号ＲＸＤの監視回路２２は時限が異なる２つのタイマを持ち、この監視回路２２の出力信号ＲＸＤ＿ＥＲＲ１はシステムバスを通して上位のスロットのバッファ制御回路（１９）に入力され、また、監視回路２２の出力信号ＲＸＤ＿ＥＲＲ２は自モジュール内のバッファ制御回路１９に入力される。
【００２７】
図４は送信系回路の異常時の動作タイミングチャートを示し、この図を参照してモジュールの異常発生監視と切り離し制御を説明する。まず、スロットＮに実装されたモジュール（４Ａとする）の送信系回路に故障が発生したとき（時刻ｔ１）、スロットＮ＋１に実装されたモジュール（４Ｂとする）の監視回路（２２）は受信信号ＲＸＤの変化が無くなり、ＬレベルまたはＨレベルの状態が設定時間ｔＲ１だけ継続したときに受信異常信号ＲＸＤ＿ＥＲＲ１をＨレベルにする（時刻ｔ２）。
【００２８】
バッファ制御回路１９では受信異常信号ＲＸＤ＿ＥＲＲ１がＨレベルになると自回路内の異常フラグＥＲＲ＿ＦＬＧをＨレベルにセットする。異常フラグＥＲＲ＿ＦＬＧがＨレベルになると、イネーブル信号ＥＮ２をＨレベルにしてシステムバスからモジュール４Ａを切り離し、イネーブル信号ＥＮ１をＬレベルにしてベース上のバイパス・バッファ１１をバイパス状態にする。これにより、システムバスはモジュール４Ａを除き、正常に通信を継続する。
【００２９】
バイパス・バッファ１１がバイパス状態になると、下位のモジュール（スロット）からの受信異常信号ＲＸＤ＿ＥＲＲ１は再び受信異常無しのＬレベルになる（時刻ｔ３）。一方、バッファ制御回路１９内の異常フラグＥＲＲ＿ＦＬＧがＨレベルにセットされてから一定時間ｔＴ２の経過後にバッファ制御回路１９内のチェック信号ＣＨＫ＿ＦＬＧをＨレベルにする（時刻ｔ４）。このタイミングで受信異常信号ＲＸＤ＿ＥＲＲ１をチェックし、Ｌレベルであれば異常フラグＥＲＲ＿ＦＬＧをＨレベルのまま保持し、異常発生による切り離しを継続する。
【００３０】
次に、下位のスロットＮ＋１に実装したモジュールの受信系回路の異常時の動作タイミングチャートを図５に示す。下位のスロットＮ＋１のモジュール４Ｂでは受信系回路が故障し（時刻ｔ１）、時間ｔＲ１後に受信異常信号ＲＸＤ＿ＥＲＲ１をＨレベルにする（時刻ｔ２）。さらに、時間ｔＲ２後に受信異常信号ＲＸＤ＿ＥＲＲ２をＨレベルにして、バッファ制御回路（１９）が自モジュール４Ｂをバスから切り離す（時刻ｔ５）。
【００３１】
スロットＮのモジュール４Ａでは受信異常信号ＲＸＤ＿ＥＲＲｌがＨレベルになると、バッファ制御回路１９内のフラグＥＲＲ＿ＦＬＧをＨレベルにセットし、バッファ制御回路１９によりイネーブル信号ＥＮ２をＨレベルにしてシステムバスからモジュール４Ａを一旦切り離す（時刻ｔ２）。この後、時間ｔＴ２後に受信異常信号ＲＸＤ＿ＥＲＲ１をチェックし、Ｈレベル（受信異常有り）のままであれば、スロットＮ＋１の受信系故障と判断し、モジュール４Ａをシステムバスに再接続する（時刻ｔ４）。
【符号の説明】
【００３２】
１  ベース
２  電源モジュール
３  ＣＰＵモジュール
４Ａ〜４Ｎ  機能モジュール／ＩＯモジュール
１１  バイパス・バッファ
１２  入力バッファ
１３  出力バッファ
１４  内部回路
１５プルダウン抵抗
１６  読み返し用入力バッファ
１７、２２  監視回路
１８  マルチプレクサ
１９  バッファ制御回路
２０  受信処理回路
２１  送信処理回路
【図１】
2010238000.tif 000003
【図２】
2010238000.tif 000004
【図３】
2010238000.tif 000005
【図４】
2010238000.tif 000006
【図５】
2010238000.tif 000007
【図６】
2010238000.tif 000008
【図７】
2010238000.tif 000009
【図８】
2010238000.tif 000010
【図９】
2010238000.tif 000011
【図１０】
2010238000.tif 000012