(57)【要約】【課題】  充電回路の動作を安定化させる。【解決手段】  充電回路（１００）は、第１出力信号を出力するＴｒ制御回路（２４）と、第１出力信号が入力されて動作するトランジスタ（Ｔｒ）及びコンデンサ（Ｃ１）と、その状態を検出し、その結果としての第２出力信号を出力するコンパレータ（２１）と、第２出力信号に基づいて、Ｔｒ制御回路をして前記第１出力信号を出力させるかどうかを決定する第３出力信号をＴｒ制御回路に供給するフリップフロップ（２４）と、を備え、フリップフロップの入出力特性の遷移帯は、Ｔｒ制御回路の入出力特性の遷移帯と重ならない。【選択図】図１
2010268292.tif 000002
【特許請求の範囲】
【請求項１】
第１出力信号を出力する第１論理回路と、
前記第１出力信号が入力されて動作するアナログ回路と、
前記アナログ回路の状態を検出し、その結果としての第２出力信号を出力する検出回路と、
前記第２出力信号に基づいて、前記第１論理回路をして前記第１出力信号を出力させるかどうかを決定する第３出力信号を前記第１論理回路に供給する第２論理回路と、
を備え、
前記第１論理回路の入出力特性の遷移帯は、前記第２論理回路の入出力特性の遷移帯と重ならない、
ことを特徴とする電子回路。
【請求項２】
前記第２論理回路は、フリップフロップを含む、
ことを特徴とする請求項１に記載の電子回路。
【請求項３】
前記アナログ回路は、
一端が電源電位とされたスイッチング素子と、
当該スイッチング素子の他端に電気的に接続された容量素子と、
を含み、
前記スイッチング素子は、前記第１出力信号のレベルに応じて導通及び非導通間を遷移する、
ことを特徴とする請求項１又は２に記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路、特に所定の構成をもつ論理回路によってアナログ回路の挙動を制御する電子回路に関する。
【背景技術】
【０００２】
電子回路の中には、論理回路とアナログ回路とが好適に組み合わされたものが知られる。この範疇の中では、例えば、アナログ回路が、コンデンサ等を含む充電回路を含み、論理回路がそのコンデンサの充電量等を制御するために用いられる、などといった具体的形態を想定することができる。
【０００３】
このような電子回路としては、例えば特許文献１及び２に開示されているようなものが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭５９−６１４３５号公報
【特許文献２】特開平８−１８２２０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、例えばその第２図に示されるように、二次電池５の過充電を回避するために、論理和回路１５が用いられる技術が開示されている（特許文献１の〔発明の実施例〕等参照。なお、要素符号は特許文献１に従う。以下同じ。）。また、特許文献２では、その〔図１〕〔図３〕に示されるように、組電池１を構成する各電池（単セル）のうち、充電時間のバラツキによって既に満充電状態となった単セルに供給される充電電流の有効利用を図るため、ＤＣ−ＤＣコンバータ１０４を備える技術を開示する（特許文献２の〔００１１〕〜〔００１６〕、〔請求項１〕等参照。なお、要素符号は特許文献２に従う。以下同じ。）。このＤＣ−ＤＣコンバータ１０４には、アンド回路１０６とパワートランジスタＴｒ２、さらには絶縁トランス１０８を介して整流回路１０９等が備えられている（特許文献２の〔図３〕、〔００１２〕）。なお、特許文献２では、このＤＣ−ＤＣコンバータ１０４の作用によって、いわば未利用の充電電流が、未充電の単セルの充電のために用いられる。
【０００６】
しかしながら、このような論理回路とアナログ回路との組み合わせを含む構成においては、次のような問題がある。すなわち、かかる構成においては、一般に、アナログ回路の現時点での状態を検出することが行われるが、これによって、回路全体の動作に不安定さをもたらすおそれがあるのである。このようなことは、上述した各特許文献１及び２に係る構成においてもあてはまり、二次電池５、あるいは単セルの現時点での充電量を検出するために、当該構成においては一種のフィードバックがかけられているが、そのために、論理和回路１５の出力、あるいはパワートランジスタＴｒ２のＯＮ・ＯＦＦが不安定になり、あるいは、振動を生じさせるようなことが考えられる。
なお、以上の点に関しては、後述する本発明の実施形態に関連して、図４等を参照しながら改めて触れられる。
【０００７】
本発明は、上述した課題の少なくとも一部を解決することの可能な電子回路を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明に係る充電制御回路は、上述した課題を解決するため、第１出力信号を出力する第１論理回路と、前記第１出力信号が入力されて動作するアナログ回路と、前記アナログ回路の状態を検出し、その結果としての第２出力信号を出力する検出回路と、前記第２出力信号に基づいて、前記第１論理回路をして前記第１出力信号を出力させるかどうかを決定する第３出力信号を前記第１論理回路に供給する第２論理回路と、を備え、前記第１論理回路の入出力特性の遷移帯は、前記第２論理回路の入出力特性の遷移帯と重ならない。
【０００９】
本発明によれば、第１論理回路→アナログ回路という流れに基づく当該アナログ回路の動作態様の制御が行われることを前提に、アナログ回路→検出回路→第２論理回路→第１論理回路という流れに基づいたフィードバック制御が行われる。この場合、本発明においては、第１論理回路の入出力特性の遷移帯と、第２論理回路のそれとが重ならないようになっているので、前者の流れと後者の流れがいわば交錯するようなことがなく、回路全体の安定的な動作を実現することができる。
【００１０】
本発明に係る充電制御回路では、前記第２論理回路は、フリップフロップを含む、ように構成してもよい。
この態様によれば、上述した本発明に係る効果をよりよく享受可能である。
【００１１】
本発明に係る充電制御回路では、前記アナログ回路は、一端が電源電位とされたスイッチング素子と、当該スイッチング素子の他端に電気的に接続された容量素子と、を含み、前記スイッチング素子は、前記第１出力信号のレベルに応じて導通及び非導通間を遷移する、ように構成してもよい。
この態様によれば、「アナログ回路」において充電が行われる。したがって、この態様によれば、上述した、回路全体の安定的動作という本発明に係る効果が、容量素子への正確な充電（過充電とならない充電等）の実現等といったより具体的なかたちとしても享受可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係る充電回路の構成を示す回路図である。
【図２】図１に示すフリップフロップ回路（２３）及びＴｒ制御回路（２４）の入出力特性の変更のために用いられうる各種インバータ回路の例を示す回路図である。
【図３】図１に示す、フリップフロップ回路（２３）の入出力特性の遷移帯と、トランジスタ制御用論理回路（２４）の入出力特性の遷移帯との関係を示す図である。
【図４】図３との対比例である。
【図５】本発明の他の実施の形態に係る充電回路の構成を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下では、本発明に係る実施の形態について図１及び図２を参照しながら説明する。なお、ここに言及した図１及び図２に加え、以下で参照する各図面においては、各部の寸法の比率が実際のものとは適宜に異ならせてある場合がある。
【００１４】
充電回路（電子回路）１００は、図１に示すように、コンパレータ２１、フリップフロップ回路２３、トランジスタ制御用論理回路２４、スイッチング・トランジスタＴｒ及びコンデンサＣ１を備える。
このうちトランジスタ制御用論理回路２４（以下、簡単のため、「Ｔｒ制御回路２４」と略す。）は、例えば図示するようにＯＲ回路２４１を含む。このＯＲ回路２４１は２つの入力端を持ち、一方には基準制御信号ＴＩＭの入力を受け、他方には後述するフリップフロップ回路２３の出力信号（第３出力信号）の入力を受ける。Ｔｒ制御回路２４は、これら両入力それぞれのレベルに応じて、ハイレベル又はローレベルの信号（第１出力信号）を出力する。
【００１５】
スイッチング・トランジスタＴｒ及びコンデンサＣ１は、本発明にいう「アナログ回路」の一具体例に該当する。
このうちスイッチング・トランジスタＴｒは、そのソースが電源電位ＶＤＤとされ、ドレインがコンデンサＣ１の一方の電極に電気的に接続されている。また、スイッチング・トランジスタＴｒのゲートは、前述のＴｒ制御回路２４に電気的に接続されており、そこから発せられた第１出力信号の入力を受ける。スイッチング・トランジスタＴｒは、この第１出力信号がハイレベル又はローレベルになるのに応じて、導通及び非導通状態間を遷移する。なお、本実施形態において、このスイッチング・トランジスタＴｒはｐ型である。
他方、コンデンサＣ１は、前述のように、その一方の電極がスイッチング・トランジスタＴｒに電気的に接続され、他方の電極が接地されている。
以上の構成により、スイッチング・トランジスタＴｒが導通状態のとき、コンデンサＣ１は充電されることになる。スイッチング・トランジスタＴｒが非導通状態のとき、コンデンサＣ１は、図示しないＯＵＴと接地間の負荷に流れる電流により放電されることになる。
【００１６】
コンパレータ２１は２つの入力端をもち、一方にはスイッチング・トランジスタＴｒ及びコンデンサＣ１間のノードＮ１の電位ＯＵＴの入力を受け、他方には参照電位ＶＲＥＦの入力を受ける。なお、参照電位ＶＲＥＦは常態において一定とされる。コンパレータ２１は、これら両入力の大小関係に応じて、ハイレベル又はローレベルの信号（第２出力信号）を出力する。
【００１７】
フリップフロップ回路２３は、例えば図示するように２つのＮＯＲ回路２３１及び２３２を含む、これらＮＯＲ回路２３１及び２３２は、それぞれ２つの入力端をもつ。ＮＯＲ回路２３１は、その一方の入力端にコンパレータ２１から出力された第２出力信号を受け、他方の入力端にＮＯＲ回路２３２からの出力信号を受ける。また、ＮＯＲ回路２３２は、その一方の入力端にＮＯＲ回路２３１からの出力信号を受け、他方の入力端に前記基準制御信号ＴＩＭを受ける。
フリップフロップ回路２３は、基準制御信号ＴＩＭ及びコンパレータ２１から出力される第２出力信号それぞれのレベルに応じて、ハイレベル又はローレベルの信号、即ち前述した第３出力信号を出力する。
【００１８】
本実施形態においては、前述した各種要素のうち、Ｔｒ制御回路２４を構成するＯＲ回路２４１の入力出力特性と、フリップフロップ回路２３を構成するＮＯＲ回路２３１及び２３２の入出力特性とは、両者の遷移帯が重ならないようにされる。その際には、例えば図２に示す各種のインバータ回路の少なくとも一部が用いられることによって、前記の各入出力特性の変更が行われてよい。
以上の点に関しては、後に参照する図３の説明の際に改めて触れる。
【００１９】
なお、以上に述べた、Ｔｒ制御回路２４は、本発明にいう「第１論理回路」の一具体例に該当し、以下同じく、コンパレータ２１は「検出回路」の、フリップフロップ回路２３は「第２論理回路」の、それぞれ一具体例に該当する。
【００２０】
次に、以上に述べた本実施形態に係る充電回路１００の作用ないし動作及び効果について、既に参照した図１及び図２に加えて、図３を参照しながら説明する。
【００２１】
まず、ノードＮ１の電位ＯＵＴが参照電位ＶＲＥＦよりも小さい（即ち、ＯＵＴ＜ＶＲＥＦ）ときであって、基準制御信号ＴＩＭがハイレベルのときは、フリップフロップ回路２３の出力如何に関わらず、Ｔｒ制御回路２４はハイレベルの第１出力信号を出力する。これにより、スイッチング・トランジスタＴｒはＯＦＦ状態（非導通状態）となる。ちなみに、ＯＵＴ＜ＶＲＥＦが成立しているので、コンパレータ２１は、ローレベルの第２出力信号を出力する。また、フリップフロップ回路２３はローレベルの第３出力信号を出力する。
【００２２】
続いて、このような状態から、基準制御信号ＴＩＭがハイレベルからローレベルに遷移すると、フリップフロップ回路２３は、以前の状態をそのまま保持して、依然ローレベルの第３出力信号を出力する。そして、この場合、Ｔｒ制御回路２４は、いずれもローレベルである基準制御信号ＴＩＭ及び第３出力信号を受けて、ローレベルの第１出力信号を出力する。これにより、スイッチング・トランジスタＴｒはＯＮ状態（導通状態）に遷移し、コンデンサＣ１の充電が開始する。
【００２３】
コンデンサＣ１の充電が開始すると、ノードＮ１の電位ＯＵＴは次第に上昇していく。その結果、ＯＵＴ＜ＶＲＥＦが成立しなくなってきそうになる、即ちＯＵＴ≧ＶＲＥＦが成立しそうになると、コンパレータ２１から出力される第２出力信号は、ローレベルからハイレベルへと遷移しようとする。これにより、フリップフロップ回路２３から出力される第３出力信号は、従前のローレベルから新たにハイレベルへと遷移しようとし、Ｔｒ制御回路２４から出力される第１出力信号もまた、従前のローレベルから新たにハイレベルへと遷移しようとする。
【００２４】
この場合、本実施形態においては、図３に示すように、フリップフロップ回路２３の入力出特性は、Ｔｒ制御回路２４の入力出特性と遷移体が相互に重ならない。より詳しくは、この図３において、フリップフロップ回路２３を構成するＮＯＲ回路２３１及び２３２の入出力特性の遷移帯はＸで表され、Ｔｒ制御回路２４を構成するＯＲ回路２４１の入出力特性の遷移帯はＹで表されている。そして、これら両者間にはＺの間隔（以下、便宜上「分離帯Ｚ」という。）がある。このように、両遷移帯Ｘ及びＹは、それらの間に分離帯Ｚを挟んで相互に重ならない。
これによると、前述のように、ＯＵＴ≧ＶＲＥＦが成立しそうになり、それに応じて、フリップフロップ回路２３を構成するＮＯＲ回路２３２の出力がローレベルからハイレベルに遷移しようとする際、その出力電位は、遷移帯Ｘから分離帯Ｚへの移ることになるが、Ｔｒ制御回路２４からの第１出力信号は依然ローレベルを維持する。
【００２５】
他方、ＮＯＲ回路２３２の、ハイレベルに遷移しつつある出力はＮＯＲ回路２３１の入力でもあるので、これにより、このＮＯＲ回路２３１の出力信号はローレベルとなる。そして、この出力信号はＮＯＲ回路２３２の入力となるため、当該ＮＯＲ回路２３２の出力である第３出力信号は、最終的にハイレベルとなる。
これによって、Ｔｒ制御回路２４、即ちＯＲ回路２４１の出力である第１出力信号は最終的にハイレベルに遷移し、スイッチング・トランジスタＴｒは非導通状態となり、コンデンサＣ１の充電が止む。
【００２６】
以上に述べたような構成及び作用をもつ充電回路１００によれば、次のような効果が奏される。
すなわち、本実施形態の充電回路１００によれば、フリップフロップ回路２３及びＴｒ制御回路２４それぞれに係る入出力特性の遷移帯が相互に重ならないようになっているので、回路全体の動作に不安定さをもたらすおそれが極めて低減されている。
以下、この効果について、図４を参照しながら更に説明する。
この図４は、上で参照した図３と異なって、フリップフロップ回路２３及びＴｒ制御回路２４それぞれに係る入出力特性の遷移帯が相互に重なる場合の例を示している。すなわち、この場合においては、両者それぞれに係る遷移帯Ｘ及びＹが相互に重なる。
【００２７】
このようであると、上に述べたコンデンサＣ１への充電完了付近の時点において、次のような現象が生じる可能性がある。すなわち、まず、前提として第１に、コンデンサＣ１への充電完了直前においては、コンパレータ２１はローレベルの第２出力信号、フリップフロップ回路２３はローレベルの第３出力信号、Ｔｒ制御回路２４はローレベルの第１出力信号、をそれぞれ出力し、スイッチング・トランジスタＴｒはＯＮ状態にあることを確認する。
第２に、コンデンサＣ１の充電完了間際になると、第２、第３、及び第１出力信号のいずれも、ローレベルからハイレベルへの遷移を開始する。
第３に、第１出力信号のハイレベルへの遷移開始に応じて、スイッチング・トランジスタＴｒは次第にＯＦＦ状態へと遷移することになるが、これによって、ノードＮ１の電位ＯＵＴは降下を始めるから、第２出力信号は、前記とは逆にローレベルへの遷移を開始しようとする。そうすると、これに応じて、ＮＯＲ回路２３２の出力（即ち、第３出力信号）が、完全にはハイレベルに移行していないうちに、ＮＯＲ回路２３１にローレベルへの遷移圧力が働いている信号が入力する。そうすると、第３出力信号、更には第１出力信号にもローレベルへの遷移圧力が働くことになり、その結果、スイッチング・トランジスタＴｒは、ＯＦＦ状態へと向かっていたにもかかわらず、再び、ＯＮ状態への遷移を開始する。
【００２８】
このように、図４に示すような場合においては、回路全体の動作に不安定さがもたらされる可能性が大きい。悪い場合には、ノードＮ１の電位ＯＵＴの変動に応じた、充電回路１００、あるいはスイッチング・トランジスタＴｒに関する振動現象が生じるおそれすらもある。
【００２９】
しかしながら、本実施形態においては、このような不具合が生じるおそれは極めて低減されている。というのも、既に図３において示したように、フリップフロップ回路２３及びＴｒ制御回路２４それぞれに係る入出力特性、特に両者に係る遷移帯Ｘ及びＹが相互に重ならないようにされているからである。
【００３０】
以上のようにして、本実施形態によれば、回路全体の動作に不安定さをもたらすおそれが極めて低減されている。
【００３１】
以上、本発明に係る実施の形態について説明したが、本発明に係る電子回路は、上述した形態に限定されることはなく、各種の変形が可能である。
（１）  上記実施形態においては、Ｔｒ制御回路２４がＯＲ回路２４１を含み、また、フリップフロップ回路２３は２つのＮＯＲ回路２３１及び２３２を含むなど、特定の具体的構成を呈示した説明を行っているが、本発明は、かかる形態に限定されない。
例えば、Ｔｒ制御回路２４はＡＮＤ回路を含んでよいし、フリップフロップ回路２３はＮＡＮＤ回路を含むなど、上記実施形態において示された回路要素とは異なる回路要素が用いられてよい。このような事情を考慮すれば、本発明に係る構成は、例えば図５に示すように、より一般化されたブロック図として表現可能である。この図において、符号２３’が図１のフリップフロップ回路２３に、符号２４’がＴｒ制御回路２４にそれぞれ相当することは言うまでもない。
また、関連して、上記実施形態では、本発明にいう「アナログ回路」として、ｐ型のスイッチング・トランジスタＴｒとコンデンサＣ１とが該当することとなっているが、本発明はこれに限定されず、例えば「アナログ回路」の目的が必ずしも“充電”になくともよい。
【００３２】
（２）  上記実施形態においては、図２に示したような各種インバータ回路またはバッファ回路によって、フリップフロップ回路２３及びＴｒ制御回路２４の入出力特性の遷移帯Ｘ及びＹが重ならないようにすること、について説明しているが、本発明は、かかる形態に限定されない。両者の関係を図３で表現されるような関係におくことが可能であれば、基本的に、どのような構成及び作用が用いられてもよい。本発明において、「入出力特性の遷移帯…重ならない」という表現を用いているのは、このような事情にも配慮している。
【符号の説明】
【００３３】
１００……充電回路、２１……コンパレータ、２３……フリップフロップ回路、２３１，２３２……ＮＯＲ回路、２４……Ｔｒ制御回路、２４１……ＯＲ回路、Ｔｒ……スイッチング・トランジスタ、Ｃ１……コンデンサ、Ｎ１……ノード、ＴＩＭ……基準制御信号、ＶＲＥＦ……参照電位、ＯＵＴ……（ノードＮ１の）電位、ＶＤＤ……電源電位
【図１】
2010268292.tif 000003
【図２】
2010268292.tif 000004
【図３】
2010268292.tif 000005
【図４】
2010268292.tif 000006
【図５】
2010268292.tif 000007