(57)【要約】【課題】大きな結晶粒径の結晶粒径で、且つ、３次元的に結晶方位を制御された結晶粒で構成された半導体薄膜を製造し、この半導体薄膜を用いた半導体薄膜によって、優れたキャリア移動度を得る。【解決手段】半導体薄膜の製造方法は、基板上に非晶質膜を形成する非晶質膜形成工程と、前記非晶質膜形成工程で形成した非晶質膜の少なくとも一部を結晶化させて、膜面に平行な特定の結晶面を持つ第１の多結晶膜を形成する第１結晶化工程と、前記第１結晶化工程で形成した第１の多結晶膜に１方向からイオン注入を行うことにより、３次元的に方位制御された所定の結晶方位を有する結晶粒を残す一方、それ以外の結晶粒を非晶質化させるイオン注入工程と、前記イオン注入工程で残った３次元的に方位制御された所定の結晶方位を有する結晶粒をシ−ドとして非晶質領域を結晶化させることにより第２の多結晶膜を形成する第２結晶化工程と、を備える。【選択図】図４
2010123788.tif 000002
【特許請求の範囲】
【請求項１】
基板上に非晶質膜を形成する非晶質膜形成工程と、
前記非晶質膜形成工程で形成した非晶質膜の少なくとも一部を結晶化させて、膜面に平行な特定の結晶面を持つ第１の多結晶膜を形成する第１結晶化工程と、
前記第１結晶化工程で形成した第１の多結晶膜に１方向からイオン注入を行うことにより、３次元的に方位制御された所定の結晶方位を有する結晶粒を残す一方、それ以外の結晶粒を非晶質化させるイオン注入工程と、
前記イオン注入工程で残った３次元的に方位制御された所定の結晶方位を有する結晶粒をシ−ドとして非晶質領域を結晶化させることにより第２の多結晶膜を形成する第２結晶化工程と、
を備えたことを特徴とする半導体薄膜の製造方法。
【請求項２】
前記第１結晶化工程で形成する第１の多結晶膜の結晶が膜面に平行な｛１００｝面を有することを特徴とする請求項１に記載の半導体薄膜の製造方法。
【請求項３】
前記非晶質膜形成工程で形成する非晶質膜を構成する元素がシリコンであることを特徴とする請求項１又は２に記載の半導体薄膜の製造方法。
【請求項４】
前記第１結晶化工程において、非晶質膜の少なくとも一部にレーザ光を照射して結晶化エネルギーを付与することにより結晶化させることを特徴とする請求項１〜３のいずれかに記載の半導体薄膜の製造方法。
【請求項５】
前記レーザ光が連続発振レーザ光であることを特徴とする請求項４に記載の半導体薄膜の製造方法。
【請求項６】
前記連続発振レーザ光が固体レーザ光であることを特徴とする請求項５に記載の半導体薄膜の製造方法。
【請求項７】
前記固体レーザ光がイットリウム・アルミニウム・ガーネットレーザの第２高調波であることを特徴とする請求項６記載の半導体薄膜の製造方法。
【請求項８】
前記第１結晶化工程で用いる連続発振レーザ光の強度を３．０〜９．５Ｗに設定することを特徴とする請求項５〜７のいずれかに記載の半導体薄膜の製造方法。
【請求項９】
前記第１結晶化工程において、非晶質膜に対して、その膜面内の一方向に走査するように結晶化エネルギーを付与することを特徴とする請求項１〜８のいずれかに記載の半導体薄膜の製造方法。
【請求項１０】
前記結晶化エネルギーを付与する走査速度を０．５〜２．０ｍ／ｓに設定することを特徴とする請求項９記載の半導体薄膜の製造方法。
【請求項１１】
前記走査による結晶化エネルギーの付与を、非晶質膜の同一箇所の走査回数が１〜２０回となるように行うことを特徴とする請求項９又は１０に記載の半導体薄膜の製造方法。
【請求項１２】
前記イオン注入工程において、イオン注入の方向に対して、３次元的に方位制御された所定の結晶方位を有する結晶粒を残すことを特徴とする請求項１〜１１のいずれかに記載の半導体薄膜の製造方法。
【請求項１３】
前記イオン注入工程において、イオン注入の後に残る結晶粒のイオン注入の方向に対する所定の結晶方位が＜１１０＞方位であることを特徴とする請求項１又は１２に記載の半導体薄膜の製造方法。
【請求項１４】
前記イオン注入工程において、前記第２結晶化工程で形成する第２の多結晶膜により薄膜トランジスタのチャネル領域を構成し、そのソース領域とドレイン領域との間を結ぶ直線方向の結晶方位が第１の多結晶膜の＜１１０＞方位と成す角度が所定角度となるようにイオン注入を行うことを特徴とする請求項１〜１３いずれかに記載の半導体薄膜の製造方法。
【請求項１５】
前記非晶質膜形成工程で形成する非晶質膜を構成する元素がシリコンであり、
前記イオン注入工程において、イオン注入に用いるイオン種として、シリコン、ヘリウム、ネオン、アルゴン、キセノン、及びラドンのうちの少なくとも１種類の元素のイオンを含むことを特徴とする請求項１〜１４いずれかに記載の半導体薄膜の製造方法。
【請求項１６】
前記イオン注入するイオン量を１×１０１５ｉｏｎｓ／ｃｍ２より大きく且つ２×１０１６ｉｏｎｓ／ｃｍ２以下に設定することを特徴とする請求項１５に記載の半導体薄膜の製造方法。
【請求項１７】
前記第２結晶化工程において、前記イオン注入工程で残った３次元的に方位制御された所定の結晶方位を有する結晶粒及びそれ以外の非晶質領域を含む膜を加熱することにより該非晶質領域を結晶化させることを特徴とする請求項１〜１６のいずれかに記載の半導体薄膜の製造方法。
【請求項１８】
前記加熱の雰囲気温度を５５０〜７００℃に設定することを特徴とする請求項１７に記載の半導体薄膜の製造方法。
【請求項１９】
前記第２結晶化工程において、前記イオン注入工程で残った３次元的に方位制御された所定の結晶方位を有する結晶粒及びそれ以外の非晶質領域を含む膜に対して、該非晶質領域の結晶化を助長する触媒物質を添加することを特徴とする請求項１〜１８のいずれかに記載の半導体薄膜の製造方法。
【請求項２０】
前記触媒物質が、鉄、コバルト、ニッケル、ゲルマニウム、ルテニウム、ロジウム、パラジウム、オスニウム、イリジウム、白金、銅、及び金の金属単体、並びにこれらの金属化合物から選択される少なくとも１種を含むことを特徴とする請求項１９に記載の半導体薄膜の製造方法。
【請求項２１】
前記触媒物質を、その表面濃度が１×１０１１〜１×１０１６ａｔｏｍｓ／ｃｍ２となるように結晶粒及びそれ以外の非晶質領域を含む膜の表面に添加することを特徴とする請求項１９又は２０に記載の半導体薄膜の製造方法。
【請求項２２】
前記非晶質膜形成工程で形成する非晶質膜の膜厚を３０〜１５０ｎｍとすることを特徴とする請求項１〜２１のいずれかに記載の半導体薄膜の製造方法。
【請求項２３】
請求項１〜２２のいずれかに記載の半導体薄膜の製造方法によって製造されたことを特徴とする半導体薄膜。
【請求項２４】
請求項１〜２２のいずれかに記載の半導体薄膜の製造方法によって製造された半導体薄膜を薄膜トランジスタのチャネル領域として用いたことを特徴とする薄膜半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体薄膜の製造方法、半導体薄膜、及び薄膜半導体装置に関する。
【背景技術】
【０００２】
近年、アクティブマトリクス方式の液晶表示パネル等において大型化や高解像度化に対する需要がますます高まっており、液晶表示パネルのスイッチング素子や駆動回路に用いられる薄膜トランジスタ（Thin  Film  Transistor：ＴＦＴ）にはより優れたキャリア移動度が求められている。大きいキャリア移動度を有するＴＦＴの材料として、多結晶シリコン膜が研究されている。
【０００３】
キャリア移動度を決定する要因としては、多結晶シリコン膜の結晶粒界の存在量が少ないことや、多結晶シリコン膜を構成する結晶粒の配向性が高いことが揃っていることが挙げられる。ここで、結晶粒界とは結晶粒と結晶粒との間の原子配列が乱れた領域のことであり、結晶粒の粒径が大きいほど結晶粒界の存在量は少なくなる。
【０００４】
多結晶シリコン膜の結晶粒径を大きくする方法として、固相成長法やレ−ザアニ−ル法等がある。特に、レ−ザアニ−ル法は、絶縁基板上に堆積された非晶質シリコン膜を容易に多結晶化できることから広く用いられている。しかしながら、この方法によれば、得られる結晶粒は、大きい場合でも直径２μｍ程度以下であり、また、結晶粒の配向性について関与するものではない。
【０００５】
特許文献１及び２には、結晶化された領域を含むシリコン膜の１方向からイオン注入を行って、イオン注入方向に対して＜１１０＞の結晶方位を有する結晶粒のみを残してそれ以外の結晶粒を完全に非晶質化させ、非晶質領域を熱処理によって再結晶化させる薄膜結晶化方法が開示されており、これによって大径の結晶粒が得られ、且つ、結晶方位を制御することができると記載されている。
【０００６】
特許文献３には、多結晶シリコン膜の２方向からイオンを注入して３次元的に方位制御された所定の結晶方位を有する結晶粒を残し、その一方でそれ以外の結晶粒を非晶質化させ、続いて、結晶粒をシ−ドとして非晶質化された領域を結晶化させ多結晶膜を形成する薄膜結晶化方法が開示されている。
【特許文献１】特開平８−１０２５４３号公報
【特許文献２】特開２００２−３６８０１３号公報
【特許文献３】特開２００６−４１４６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、大きな結晶粒径の結晶粒径で、且つ、３次元的に結晶方位を制御された結晶粒で構成された半導体薄膜を製造し、この半導体薄膜を用いた半導体薄膜によって、優れたキャリア移動度を得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の半導体薄膜の製造方法は、基板上に非晶質膜を形成する非晶質膜形成工程と、
前記非晶質膜形成工程で形成した非晶質膜の少なくとも一部を結晶化させて、膜面に平行な特定の結晶面を持つ第１の多結晶膜を形成する第１結晶化工程と、
前記第１結晶化工程で形成した第１の多結晶膜に１方向からイオン注入を行うことにより、３次元的に方位制御された所定の結晶方位を有する結晶粒を残す一方、それ以外の結晶粒を非晶質化させるイオン注入工程と、
前記イオン注入工程で残った３次元的に方位制御された所定の結晶方位を有する結晶粒をシ−ドとして非晶質領域を結晶化させることにより第２の多結晶膜を形成する第２結晶化工程と、
を備えている。
【０００９】
これによれば、第２結晶化工程において３次元的に方位制御された所定の結晶方位を有する結晶粒をシードとして非晶質領域の結晶成長をすることができるので、第２結晶化工程において得られる第２の多結晶膜は第１の多結晶膜の結晶粒よりも結晶粒径が大きくなり、ＴＦＴ特性の低下の原因となる結晶粒界の存在量を減らすことができる。また、３次元的に方位制御された所定の結晶方位を有する結晶粒をシードとして非晶質領域の結晶成長をすることができるので、第２の多結晶膜を３次元的に方位制御された所定の結晶方位を有する結晶粒で構成することができる。
【００１０】
本発明の薄膜半導体装置の製造方法は、第１結晶化工程で形成する第１の多結晶膜の結晶が膜面に平行な｛１００｝面を有することが好ましい。
【００１１】
これによれば、続くイオン注入工程において膜面に平行な｛１００｝面の結晶方位を有する結晶粒以外の結晶粒を非晶質化することができる。
【００１２】
本発明の半導体薄膜の製造方法は、好ましくは非晶質膜形成工程で形成する非晶質膜を構成する元素がシリコンである。
【００１３】
本発明の半導体薄膜の製造方法は、第１結晶化工程において、非晶質膜の少なくとも一部にレーザ光を照射して結晶化エネルギーを付与することにより結晶化させることが好ましい。
【００１４】
その場合、レーザ光が連続発振レーザ光であることが好ましい。
【００１５】
これによれば、非晶質膜に一定のエネルギーを付与することができるので安定に結晶化を行うことができる。
【００１６】
また、連続発振レーザ光が固体レーザ光であることが好ましい。
【００１７】
これによれば、固定レーザ光の照射装置の発振部は簡素な構造を有しているため長期間メンテナンスが不要であり、その結果、稼動時間を長く、且つランニングコストを安価にすることができる。
【００１８】
さらに、固体レーザ光がイットリウム・アルミニウム・ガーネット（ＹＡＧ）レーザの第２高調波であることが好ましい。
【００１９】
これによれば、ＹＡＧレーザの第２高調波は５３２ｎｍの波長を有するのでシリコン膜に効率よく吸収させることが可能であり、非晶質膜の結晶化をより効率よく行うことができる。
【００２０】
本発明の半導体薄膜の製造方法は、第１結晶化工程で用いる連続発振レーザ光の強度を３．０〜９．５Ｗに設定することが好ましい。
【００２１】
連続発振レーザ光の強度が３．０Ｗ以上であるので、非晶質膜を溶融するために十分なエネルギーを非晶質膜に与えることができる。一方、連続発振レーザ光の強度が９．５Ｗ以下であるので、過剰なエネルギーを受けて結晶方位が制御不能になることがない。
【００２２】
本発明の半導体薄膜の製造方法は、第１結晶化工程において、非晶質膜に対して、その膜面内の一方向に走査するように結晶化エネルギーを付与することが好ましい。
【００２３】
その場合、結晶化エネルギーを付与する走査速度を０．５〜２．０ｍ／ｓに設定することが好ましい。
【００２４】
これによれば、結晶化エネルギーを付与する走査速度が０．５ｍ／ｓ以上であるので、過剰なエネルギーを受けて非晶質膜が蒸発することがない。一方、結晶化エネルギーを付与する走査速度を２．０ｍ／ｓ以下であるので、走査速度が速すぎて結晶方位が制御不能になることがない。
【００２５】
また、走査による結晶化エネルギーの付与を、非晶質膜の同一箇所の走査回数が１〜２０回となるように行うことが好ましい。
【００２６】
これによれば、非晶質膜の同一箇所の走査回数が多いほど膜面に平行な特定の結晶面を有する結晶粒が増えるものの２０回を超えてもその効果は特に認められず、製造工程が増えるのみであるが、走査回数が１〜２０回であるので、非晶質膜を効率よく結晶化することができる。
【００２７】
本発明の半導体薄膜の製造方法は、イオン注入工程において、イオン注入の方向に対して、３次元的に方位制御された所定の結晶方位を有する結晶粒を残すことが好ましい。
【００２８】
この場合、前記イオン注入工程において、イオン注入の後に残る結晶粒のイオン注入の方向に対する所定の結晶方位が＜１１０＞方位であることがより好ましい。
【００２９】
これによれば、第１の多結晶膜の＜１１０＞方位からイオン注入を行うと最もチャネリング現象が起こりやすいので、イオン注入により結晶粒が受けるダメージが最小となる。
【００３０】
また、イオン注入工程において、前記第２結晶化工程で形成する第２の多結晶膜により薄膜トランジスタのチャネル領域を構成し、そのソース領域とドレイン領域との間を結ぶ直線方向の結晶方位が第１の多結晶膜の＜１１０＞方位と成す角度が所定角度となるようにイオン注入を行うことが好ましい。
【００３１】
これによれば、イオン注入後には膜面に対して垂直方向に＜１００＞方位、及びソース領域とドレイン領域との間を結ぶ直線方向に＜１００＞方位を有する結晶粒が残ることとなり、キャリア移動度の優れた薄膜トランジスタを得ることができる。
【００３２】
非晶質膜形成工程で形成する非晶質膜を構成する元素がシリコンである場合、イオン注入工程において、イオン注入に用いるイオン種として、シリコン、ヘリウム、ネオン、アルゴン、キセノン、及びラドンのうちの少なくとも１種類の元素のイオンを含むことが好ましい。
【００３３】
また、イオン注入するイオン量を１×１０１５ｉｏｎｓ／ｃｍ２ より大きく且つ２×１０１６ｉｏｎｓ／ｃｍ２ 以下に設定することが好ましい。
【００３４】
これによれば、注入するイオン量が１×１０１５ｉｏｎｓ／ｃｍ２より大きいので、３次元的に方位制御された所定の結晶方位を有する結晶粒以外の結晶粒を非晶質化することができる。一方、注入するイオン量が２×１０１５ｉｏｎｓ／ｃｍ２以下であるので、過剰量のイオンの注入のためにいたずらに時間を費やすことがない。
【００３５】
本発明の半導体薄膜の製造方法は、第２結晶化工程において、前記イオン注入工程で残った３次元的に方位制御された所定の結晶方位を有する結晶粒及びそれ以外の非晶質領域を含む膜を加熱することにより該非晶質領域を結晶化させることが好ましい。
【００３６】
その場合、加熱の雰囲気温度を５５０〜７００℃に設定することが好ましい。
【００３７】
これによれば、加熱の雰囲気温度が５５０℃以上であるので、結晶化反応が効率よく進行する。一方、加熱の雰囲気温度が７００℃以下であるので、必要以上に結晶化が進行することがない。つまり、目的とする結晶方位を有するシードからの結晶成長する結晶粒の他の結晶粒が生成してしまうことがなく、よって、３次元的に方位制御された所定の結晶方位を有する結晶粒で第２の多結晶膜を構成することができる。
【００３８】
本発明の半導体薄膜の製造方法は、第２結晶化工程において、前記イオン注入工程で残った３次元的に方位制御された所定の結晶方位を有する結晶粒及びそれ以外の非晶質領域を含む膜に対して、該非晶質領域の結晶化を助長する触媒物質を添加することが好ましい。
【００３９】
これによれば、非晶質領域の結晶化に要する時間を大幅に短縮できると共に、結晶化を行う雰囲気温度を低くすることが可能であり、ガラス基板等へのダメージを低減することができる。
【００４０】
そして、触媒物質が、鉄、コバルト、ニッケル、ゲルマニウム、ルテニウム、ロジウム、パラジウム、オスニウム、イリジウム、白金、銅、及び金の金属単体、並びにこれらの金属化合物から選択される少なくとも１種を含むことが好ましい。
【００４１】
また、触媒物質を、その表面濃度が１×１０１１〜１×１０１６ａｔｏｍｓ／ｃｍ２となるように結晶粒及びそれ以外の非晶質領域を含む膜の表面に添加することが好ましい。
【００４２】
これによれば、触媒物質の表面濃度が１×１０１１ａｔｏｍｓ／ｃｍ２以上であるので、触媒物質の触媒作用が十分に発現される。一方、触媒物質の表面濃度が１×１０１６ａｔｏｍｓ／ｃｍ２以下であるので、必要以上に結晶化が進行することがない。つまり、目的とする結晶方位を有するシードからの結晶成長する結晶粒の他の結晶粒が生成してしまうことがなく、よって、３次元的に方位制御された所定の結晶方位を有する結晶粒で第２の多結晶膜を構成することができる。
【００４３】
本発明の半導体薄膜の製造方法は、非晶質膜形成工程で形成する非晶質膜の膜厚を３０〜１５０ｎｍとすることが好ましい。
【００４４】
これによれば、非晶質膜の膜厚が３０ｎｍ以上であるので、結晶化するときの結晶方位の選択性が十分であり、第１の多結晶膜及び第２の多結晶膜の結晶粒の結晶方位を制御することができる。一方、非晶質膜の膜厚が１５０ｎｍ以下であるので、膜全体を十分に結晶化させることができる。
【００４５】
本発明の半導体薄膜は、本発明の半導体薄膜の製造方法によって製造されたものである。
【００４６】
本発明の薄膜半導体装置は、本発明の半導体薄膜の製造方法によって製造された半導体薄膜を薄膜トランジスタのチャネル領域として用いたものである。
【００４７】
この構成によれば、半導体薄膜を構成する結晶粒が３次元的に方位制御された所定の結晶方位を有するので、キャリア移動度が高く高性能な薄膜半導体装置を得ることができる。
【発明の効果】
【００４８】
本発明の半導体薄膜の製造方法によれば、基板上に非晶質膜を形成する非晶質膜形成工程と、非晶質膜形成工程で形成した非晶質膜の少なくとも一部を結晶化させて、膜面に平行な特定の結晶面を持つ第１の多結晶膜を形成する第１結晶化工程と、第１結晶化工程で形成した第１の多結晶膜に１方向からイオン注入を行うことにより、３次元的に方位制御された所定の結晶方位を有する結晶粒を残す一方、それ以外の結晶粒を非晶質化させるイオン注入工程と、イオン注入工程で残った３次元的に方位制御された所定の結晶方位を有する結晶粒をシ−ドとして非晶質領域を結晶化させることにより第２の多結晶膜を形成する第２結晶化工程と、を備えているので、第２結晶化工程において得られる第２の多結晶膜は第１の多結晶膜の結晶粒よりも結晶粒径が大きくなり、結晶粒界の存在量を減らすことができる。また、３次元的に方位制御された所定の結晶方位を有する結晶粒をシードとして非晶質領域の結晶成長をすることができるので、第２の多結晶膜を３次元的に方位制御された所定の結晶方位を有する結晶粒で構成することができる。これによって得られる半導体薄膜について、優れたキャリア移動度を得ることができる。
【発明を実施するための最良の形態】
【００４９】
（薄膜半導体装置）
図１は、本実施形態に係る薄膜半導体装置１０のｎチャネル型電界効果薄膜トランジスタ（以下、「ｎチャネル型ＴＦＴ」という）を示す。ｎチャネル型ＴＦＴ１０は、例えば、液晶や有機ＥＬ等を表示媒体とする表示装置に設けられるスイッチング素子や駆動回路に用いられる。
【００５０】
ｎチャネル型ＴＦＴ１０は、絶縁基板１１上に、チャネル領域１２ｃ、ソース領域１２ｓ及びドレイン領域１２ｄを構成する島状の半導体層１２が設けられ、その上を覆うようにゲート絶縁膜１３が設けられている。チャネル領域１２ｃ上にはゲート絶縁膜１３を介してゲート電極１４が設けられ、その上を覆うように層間絶縁膜１５が設けられている。そして、ゲート絶縁膜１３及び層間絶縁膜１５には、ソース領域１２ｓ及びドレイン領域１２ｄに通ずるコンタクトホール１５ａがそれぞれ設けられており、層間絶縁膜１５上からコンタクトホール１５ａを介してソース領域１２ｓ及びドレイン領域１２ｄに電気的に接続されるように引き出し電極１６が設けられている。
【００５１】
絶縁基板１１は、例えば矩形平板状であり、例えば、ガラス基板やアクリル樹脂等のプラスチック基板等で構成されている。絶縁基板１１は、例えば厚さが０．５〜１．０ｍｍである。絶縁基板１１の半導体層１２形成側の表面には、不純物の拡散を防ぐ目的で、酸化シリコン、窒化シリコン或いは酸化窒化シリコン等からなるバッファ層１１ａが設けられていてもよい。バッファ層１１ａは、層厚が例えば５０〜２００ｎｍである。バッファ層１１ａは、単一の膜で構成されていてもよく、また、複数の膜を積層して構成されていてもよい。
【００５２】
半導体層１２は、絶縁基板１１表面に島状に設けられている。半導体層１２は、チャネル領域１２ｃ、ソース領域１２ｓ、及びドレイン領域１２ｄで構成されている。半導体層１２は、例えば、多結晶シリコンからなる半導体薄膜で形成されている。半導体層１２は、例えば膜厚が３０〜１５０ｎｍである。ソース領域１２ｓ及びドレイン領域１２ｄのそれぞれには、リン（Ｐ）等の不純物が高濃度にイオン注入されている。また、ソース領域１２ｓ及びドレイン領域１２ｄのそれぞれとチャネル領域１２ｃとの境界部分には、不純物が低濃度にイオン注入されたＬＤＤ領域が形成されていてもよい。
【００５３】
チャネル領域１２ｃを構成する半導体薄膜は、例えば粒径が３．０μｍ以上の大径の結晶粒で構成され、且つ、３次元的に方位制御された所定の結晶方位を有する結晶粒で構成されている。
【００５４】
３次元的に方位制御された所定の結晶方位は、例えば、ソース領域１２ｓとドレイン領域１２ｄとを結ぶ直線方向が＜１００＞方位であって、且つ、基板法線方向が＜１００＞方位である結晶方位であることが好ましい。これにより、ソース領域１２ｓからドレイン領域１２ｄにキャリアである電子が移動しやすくなる。すなわち、この半導体薄膜を用いてキャリア移動度が大きい薄膜半導体装置１０を作製することができる。
【００５５】
ここで、例えば｛１１０｝面とは、（１１０）面及びそれと等価な結晶面の総称である。また、例えば＜１１０＞方位とは、〔１１０〕方位及びそれと等価な結晶方位の総称である。
【００５６】
なお、少なくともチャネル領域１２ｃがこの半導体薄膜で構成されていればよく、ソース領域１２ｓ及びドレイン領域１２ｄもまたこの半導体薄膜で構成されていてもよい。
【００５７】
ゲート絶縁膜１３は、絶縁基板１１及び半導体層１２を被覆するようにそれらの表面に設けられている。ゲート絶縁膜１３は、例えば、ＴＥＯＳ（テトラエトキシシラン）等の酸化膜等で形成されている。ゲート絶縁膜１３は、例えば膜厚が５０〜１５０ｎｍである。
【００５８】
ゲート電極１４は、ゲート絶縁膜１３表面に、半導体層１２のチャネル領域１２ｃに対応するように設けられている。ゲート電極１４は、例えば、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）やその化合物、合金等で形成されている。ゲート電極１４は、例えば厚さが３００〜４００ｎｍである。なお、ゲート電極１４は図示しないゲート線に電気的に接続されている。
【００５９】
層間絶縁膜１５は、ゲート電極１４及びゲート絶縁膜１３の表面を被覆するように設けられている。層間絶縁膜１５は、例えば、窒化シリコン、酸化シリコン、窒化酸化シリコン等で形成されている。層間絶縁膜１５は、例えば膜厚が７００〜１０００ｎｍである。
【００６０】
引き出し電極１６は、例えば、チタンやアルミニウム等の金属膜、又はこれらの積層膜等で形成されている。ソース領域１２ｓと電気的に接続された引き出し電極１６がソース電極、及びドレイン領域１２ｄと電気的に接続された引き出し電極１６がドレイン電極である。
【００６１】
なお、図示していないが、層間絶縁膜１５を覆うように、例えば、窒化シリコン、酸化シリコン、窒化酸化シリコン等の膜や樹脂膜等からなる平坦化膜が設けられていてもよい。さらに、平坦化膜を覆うように保護膜等が設けられていてもよい。
【００６２】
以上の構成のｎチャネル型ＴＦＴ１０は、ソース領域１２ｓ側の引き出し電極１６に注入された電子がチャネル領域１２ｃを経てドレイン領域１２ｄに受け渡され、ドレイン領域１２ｄ側の引き出し電極１６へと流れることによって電流が流れる。
【００６３】
なお、ここではｎチャネル型ＴＦＴ１０について説明したが、ソース領域１２ｓ及びドレイン領域１２ｄにボロン（Ｂ）等の不純物が注入されたｐチャネル型ＴＦＴであってもよく、その場合、正孔（ホール）をキャリアとして電流が流れる。
【００６４】
（薄膜半導体装置の製造方法）
次に、半導体薄膜を用いた薄膜半導体装置１０であるｎチャネル型ＴＦＴ１０の製造方法を説明する。
【００６５】
まず、半導体薄膜の製造方法について説明する。半導体薄膜の製造方法は、非晶質膜形成工程、第１結晶化工程、イオン注入工程、及び第２結晶化工程を備えている。
【００６６】
＜非晶質膜形成工程＞
絶縁基板１１となるガラス基板上に、例えばＲＦプラズマ化学気相成長（プラズマＣＶＤ（Chemical Vapor Deposition））法等により、絶縁膜からなるバッファ層１１ａを形成する。
【００６７】
次に、図２に示すように、例えばプラズマＣＶＤ法によって、非晶質シリコン膜２２Ａを形成する。非晶質シリコン膜２２Ａは、例えば膜厚が３０〜１５０ｎｍであることが好ましく、３５〜５０ｎｍであることがより好ましい。非晶質シリコン膜２２Ａの膜厚が３０ｎｍ未満であれば、後述の第１結晶化工程及び第２結晶化工程において、シリコン膜２２の結晶方位が膜厚によって影響を受け、結晶方位の制御ができなくなる虞がある。一方、非晶質シリコン膜２２Ａの膜厚が１５０ｎｍよりも大きいと、シリコン膜全体を均一に結晶化できなくなる虞がある。
【００６８】
続いて、非晶質シリコン膜２２Ａ上に、例えばプラズマＣＶＤ法等によって、ＴＥＯＳ等の酸化シリコン膜や窒化シリコン膜等の絶縁膜からなる飛散防止膜２３を形成する。飛散防止膜２３は、非晶質シリコン膜２２Ａにレーザ照射するとき、シリコン膜２２が飛散するのを防止する機能を有する。飛散防止膜２３は、例えば膜厚が２〜２０ｎｍである。
【００６９】
＜第１結晶化工程＞
次に、表面に飛散防止膜２３が形成された非晶質シリコン膜２２Ａにレーザ光を照射して、シリコンを結晶化させて第１の多結晶シリコン膜２２Ｂを形成する。
【００７０】
レーザ光は、例えば波長が５００〜６００ｎｍである。レーザ光の照射源は、例えば縦３００μｍ及び横２０μｍの矩形状である。
【００７１】
レーザ光は、連続発振（ＣＷ）レーザ光であることが好ましい。連続発振レーザ光は一定のエネルギーを照射することができるので、安定に結晶化することができる。
【００７２】
また、連続発振レーザ光は固体レーザ光であることが好ましい。固体レーザ光は、発振部の構造が簡素なため長期間メンテナンスが不要であるので、稼動時間が長く、ランニングコストを抑えることができる。
【００７３】
さらに、固体レーザ光は、ＹＡＧレーザの第２高調波であることが好ましい。ＹＡＧレーザの第２高調波は波長が５３２ｎｍであるのでシリコン膜２２に吸収されやすく、これを非晶質シリコン膜２２Ａに照射すると、より効率よく結晶化を行うことができる。
【００７４】
連続発振レーザ光は、強度を３．０〜９．５Ｗに設定することが好ましく、６．０〜９．０Ｗに設定することがより好ましい。連続発振レーザ光の強度が３．０Ｗ未満であるとシリコン膜が溶融せず結晶が成長しない虞があり、一方、９．５Ｗを超えると過剰に結晶化が進行して結晶方位の制御ができなくなる虞がある。
【００７５】
レーザ光照射源をシリコン膜の膜面内の一方向に走査してレーザ光の照射を行う。このとき、レーザ照射源の走査速度を０．５〜２．０ｍ／ｓに設定することが好ましく、０．７〜１．０ｍ／ｓであることがより好ましい。レーザ照射源の走査速度が０．５ｍ／ｓ未満のときには過剰なエネルギーを与えられることによりシリコン膜２２が蒸発してしまう虞がある一方、２．０ｍ／ｓを超えると十分にレーザ光が照射されずに結晶方位の制御ができなくなる虞がある。
【００７６】
また、非晶質シリコン膜２２Ａの同一箇所の走査回数が１〜２０回となるように行うことが好ましく、１５〜２０回であることがより好ましい。非晶質シリコン膜２２Ａの同一箇所の走査回数が多いほど膜面に平行な特定の結晶面を有する結晶粒が増えるものの２０回を超えてもその効果は特に認められず、製造工程が増えるのみであるが、走査回数が１〜２０回であるので、非晶質シリコン膜２２Ａを効率よく結晶化することができる。
【００７７】
第１結晶化工程によれば、非晶質シリコン膜２２Ａにレーザ光を照射することによって、膜面に平行な特定の結晶面を持つ第１の多結晶シリコン膜２２Ｂを形成することができる。第１の多結晶シリコン膜２２Ｂは、シード（結晶核）を用いないで自然に発生する結晶核から結晶化した結晶粒で構成されているので、結晶粒径が小さく、例えば０．３〜２．０μｍ程度である。そのため、第１の多結晶シリコン膜２２Ｂは、図３に模式的に示すように多くの結晶粒界が存在する。
【００７８】
本発明者は、検討の結果、第１の多結晶シリコン膜２２Ａの全結晶粒のうち７０％以上の結晶粒が３次元的に方位制御されていれば、後工程のイオン注入工程において方位制御されていない結晶粒を非晶質化できることを見い出した。第１結晶化工程によれば、非晶質シリコン膜２２Ａの９０％程度以上を３次元的に方位制御することが可能であり、続くイオン注入工程において方位制御されていない結晶粒を非晶質化することができる。
【００７９】
＜イオン注入工程＞
次に、第１結晶化工程で形成した第１の多結晶シリコン膜２２Ｂに１方向からイオン注入を行うことによって、３次元的に方位制御された所定の結晶方位を有する結晶粒を残す一方、それ以外の結晶粒を非晶質化させて非結晶領域を形成する。
【００８０】
イオン注入は、３次元的に方位制御された所定の結晶方位から行うことが好ましい。特に、３次元的に方位制御された結晶粒の＜１１０＞方位から行うことが好ましい。この理由について以下に説明する。
【００８１】
単結晶シリコンは面心立方構造を有するので、格子位置を占めるＳｉ原子の幾何学的配置から、｛１１０｝面に対して垂直、すなわち＜１１０＞結晶方位からイオン注入を行った場合に最もチャネリング現象が起こりやすい。チャネリング現象とは、注入されたイオンが結晶を構成している原子に衝突せず、格子間を抜けて行く現象である。多結晶シリコン膜の場合でも同様であり、多結晶シリコン膜を構成するそれぞれの結晶粒のうち、＜１１０＞結晶方位からイオン注入を行うと、チャネリング現象が起こりやすくなり、イオン注入によって結晶粒が受けるダメージが最も少なくなる。
【００８２】
一方、結晶粒の＜１１１＞結晶方位等の＜１１０＞以外の結晶方位からイオンの注入を行った場合は、イオンが格子位置を占めるＳｉ原子と衝突する確率がより高くなり、その結果、結晶格子に大きなダメージを与えて結晶構造を破壊して非晶質化することとなる。      
【００８３】
その結果、例えば、大部分の結晶粒が膜面に平行に｛１００｝面を有する多結晶膜について、その＜１１０＞方位からイオンの注入を行うと、基板法線方向に＜１００＞方位を有し、且つイオン注入の方向に＜１１０＞方位を有する結晶粒が残され、一方、それ以外の結晶方位の結晶粒はイオン注入によりダメージを受けて非晶質化される。
【００８４】
ところで、半導体薄膜を薄膜半導体装置１０のチャネル領域１２ｃに適用する場合、基板法線を結晶粒の＜１００＞方位とし、且つ、ソース領域１２ｓとドレイン領域１２ｄとを結ぶ直線方向を結晶粒の＜１００＞方位とすると優れたキャリア移動度が得られることは前述した通りである。そのため、第１の多結晶シリコン膜２２Ａは、膜面に平行な｛１００｝面を有する結晶粒が全結晶粒の７０％以上を占めた構成となっている。
【００８５】
この場合、イオンの注入は、図４及び５に示すように、基板法線、及びソース領域２２ｓとドレイン領域２２ｄとを結ぶ直線を含む平面内で、基板法線に対して４５°傾斜させた方向から行うことが好ましい。これにより、イオン注入後には３次元的に方位制御された結晶方位を有する結晶粒を残す一方、それ以外の結晶方位を有する結晶粒を非晶質化して非晶質領域とすることができる。
【００８６】
注入するイオンは、例えば、ケイ素、ヘリウム、ネオン、アルゴン、キセノン、ラドン等の元素のイオンのうち１種類を含むことが好ましい。
【００８７】
イオンの注入量は、１×１０１５ｉｏｎｓ／ｃｍ２より大きく、且つ２×１０１６ｉｏｎｓ／ｃｍ２以下であることが好ましく、２×１０１５〜２×１０１６ｉｏｎｓ／ｃｍ２以上であることがより好ましい。イオンの注入量が１×１０１５ｉｏｎｓ／ｃｍ２以下では、目的の結晶方位を有さない結晶粒を全て非晶質化することができない虞がある。また、２×１０１６ｉｏｎｓ／ｃｍ２より多くのイオンを注入してもイオン量が過剰となるため、イオン注入のために時間をいたずらに費やすことになる。
【００８８】
以上のイオン注入工程を行うことにより、第１の多結晶シリコン膜２２Ａを、３次元的に方位制御された所定の結晶方位を有する結晶粒及びそれ以外の非晶質領域を含むシリコン膜２２Ｃ、つまり、方位制御された結晶粒を含む非晶質シリコン膜を形成する。
【００８９】
＜第２結晶化工程＞
続いて、基板を５％のフッ酸に浸漬する等の方法によって、飛散防止膜２３を除去する。そして、その後直ちに、結晶膜及びそれ以外の非晶質領域を含むシリコン膜２２Ｃを加熱することにより、３次元的に方位制御された所定の結晶方位を有する結晶粒からなる第２の多結晶シリコン膜を形成する。
【００９０】
まず、図６に示すように、非晶質領域の結晶化を促進するための触媒物質として、結晶粒及びそれ以外の非晶質領域を含むシリコン膜２２Ｃの表面に例えばニッケル膜２４を形成する。例えば、アルゴンイオンによるスパッタリングを行ってニッケル膜２４を形成する。
【００９１】
触媒物質としては、ニッケルの他、例えば、鉄、コバルト、ゲルマニウム、ルテニウム、ロジウム、パラジウム、オスニウム、イリジウム、白金、銅、金等が挙げられる。触媒物質としては、これらの金属のうち少なくとも１種類を含んでいることが好ましい。また、触媒物質としては、これらの金属の化合物や、金属単体と金属化合物とを含む物質であってもよい。
【００９２】
触媒物質は、全反射蛍光Ｘ線分析法によって表面濃度を測定することができる。触媒物質の表面濃度を１×１０１１〜１×１０１６ａｔｏｍｓ／ｃｍ２に設定することが好ましく、１×１０１２〜１×１０１４ａｔｏｍｓ／ｃｍ２に設定することがより好ましい。触媒物質の表面濃度が１×１０１１ａｔｏｍｓ／ｃｍ２よりも小さいと十分に触媒作用が発現しない虞がある。一方、触媒物質の表面濃度が１×１０１６ａｔｏｍｓ／ｃｍ２よりも大きいと、非晶質領域から自然結晶核が発生する場合があり、目的の結晶方位ではない結晶方位の結晶粒が混在してしまうことになる。
【００９３】
次に、ニッケル膜２４が表面に成膜された基板を加熱して、非晶質領域の結晶化を行う。この加熱により、シリコン膜表面のニッケル膜２４が非晶質領域へと拡散し、非晶質領域のシリコン粒子が３次元的に方位制御された結晶粒をシードとして、その結晶粒と整合した方位で結晶化し、より粒径の大きな結晶粒へと成長する。
【００９４】
結晶粒を結晶核として非晶質領域を結晶化させる方法としては、例えば、電気炉を用いて基板を加熱する方法が挙げられる。電気炉を用いて基板を加熱する方法は最も簡便な方法の１つであり、また、製造プロセスのスループットの向上にもつながる。
【００９５】
電気炉の温度範囲は５５０〜７００℃であることが好ましく、５７０〜６２０℃であることがより好ましい。電気炉の温度が５５０℃未満では、結晶化に長時間を要する。一方、電気炉の温度が７００℃よりも高いと、反応活性が過剰に高まって非晶質領域から自然結晶核が発生する場合があり、目的の結晶方位ではない結晶方位を有する結晶粒が混在してしまうことになる。
【００９６】
以上の工程を経て、半導体薄膜を製造する。これによれば、第２結晶化工程において得られる第２の多結晶シリコン膜は第１の多結晶シリコン膜２２Ａの結晶粒よりも結晶粒径が大きくなり、ＴＦＴ特性の低下の原因となる結晶粒界の存在量を減らすことができる。また、３次元的に方位制御された所定の結晶方位を有する結晶粒をシードとして非晶質領域の結晶成長をすることができるので、第２の多結晶シリコン膜を３次元的に方位制御された所定の結晶方位を有する結晶粒で構成することができる。そして、結果として、キャリア移動度が優れた半導体薄膜を製造することができる。
【００９７】
＜薄膜半導体装置形成工程＞
続いて、絶縁基板１１上に半導体薄膜を、図５に示すチャネル領域２２ｃ、ソース領域２２ｓ、及びドレイン領域２２ｄに対応するようにパターニングして半導体層１２を形成する。なお、少なくともチャネル領域１２ｃ’となる半導体薄膜は、上記説明した製造方法によって作製されたもので構成する。このとき、半導体薄膜の結晶粒が、絶縁基板１１の表面に対して垂直な方向が＜１００＞方位であって、且つ、ソース領域１２ｓとドレイン領域１２ｄとの間を結ぶ直線方向が＜１００＞方位である結晶方位を有するように構成する。
【００９８】
次に、図７に示すように、例えばＣＶＤ法等を用いて、絶縁基板１１及び半導体層１２を覆うようにしてゲート絶縁膜１３を成膜する。
【００９９】
続いて、図８（ａ）に示すように、例えばスパッタ法等を用いて、ゲート絶縁膜１３を覆うように導電膜１４’を成膜する。そして、図８（ｂ）に示すように、所定部分をレジストでマスクし、エッチング等により導電膜１４’をパターニングし、半導体薄膜のゲート領域に対応する領域にゲート電極１４を形成する。
【０１００】
ゲート電極１４形成後、このゲート電極１４をマスクとして半導体層１２のソース領域１２ｓ’及びドレイン領域１２ｄ’となる領域に不純物元素のイオンを注入する。例えば、不純物元素としてリンのイオンを注入する場合は、ドーピングガスとしてホスフィン（ＰＨ３）を用い、加速電圧４０ｋＶ及びドープ量５×１０１５ｉｏｎｓ／ｃｍ２程度とする。そして、例えば、熱アニール法等により、半導体層１２に注入された不純物元素の活性化処理を行う。これにより、半導体層１２にソース領域１２ｓ及びドレイン領域１２ｄが形成され、そのソース領域１２ｓとドレイン領域１２ｄとに挟まれた領域としてのチャネル領域１２ｃも同時に形成される。
【０１０１】
次いで、図９に示すように、例えばＣＶＤ法等によって、ゲート電極１４及びゲート絶縁膜１３を覆うように層間絶縁膜１５を成膜する。
【０１０２】
続いて、エッチング等により、層間絶縁膜１５に半導体層１２のソース領域１２ｓ及びドレイン領域１２ｄのそれぞれに対応するようにコンタクトホール１５ａを形成する。そして、層間絶縁膜１５上に、スパッタリング法等により導電膜を成膜した後、所定部分をレジストでマスクし、エッチング等によって導電膜を所定の形状にパターニングして、引き出し電極１６を形成する。
【０１０３】
なお、必要に応じ、例えばプラズマＣＶＤ法等を用いて、層間絶縁膜１５上に引き出し電極１６を覆うようにして平坦化膜等を設けてもよい。
【０１０４】
以上によりｎチャネル型ＴＦＴ１０を製造することができる。この構成によれば、チャネル領域１２ｃを構成している半導体薄膜が、結晶粒径が３．０〜５．０μｍ程度に大きく、且つ、３次元的に方位制御された所定の結晶方位を有する結晶粒で構成されているので、優れたキャリア移動度が得られる。
【０１０５】
なお、上記説明した方法によって作製した薄膜半導体装置１０を用いて、公知の方法によって表示装置を製造することができる。本発明の薄膜半導体装置１０を用いた表示装置によれば、チャネル領域１２ｃの結晶粒径が大きいために結晶粒界が少なく、また、３次元的に方位制御された所定の結晶方位を有する結晶粒で構成されているので、高いキャリア移動度を得ることができる。そして、結果として、優れたＴＦＴ特性を得ることができる。
【０１０６】
本発明の効果が顕著に現れる表示装置の一例としては、フルモノリシックパネルを備えた液晶表示装置が挙げられる。フルモノリシックパネルは、１枚のガラス基板上に、駆動回路、電源回路等の周辺回路が作り込まれた構成を有する。これらの周辺回路には、低電圧駆動で、且つ処理速度の高速化を実現するために、優れたキャリア移動度を有するＴＦＴが必要とされる。
【０１０７】
また、近年、アクティブマトリクス方式の表示パネルとして大型パネルや高解像度パネル等需要が高まっており、より優れたＴＦＴ特性が求められている。このような表示パネルを備えた表示装置にも、本発明の薄膜半導体装置が好適に用いられる。
【実施例】
【０１０８】
次に、ｎチャネル型ＴＦＴを作製し、「作製例」及び「比較例」とした。
【０１０９】
＜作製例＞
上記実施形態に従って、以下の条件で半導体薄膜を形成し、それを用いてｎチャネル型ＴＦＴを作製した。
【０１１０】
非晶質膜形成工程において、ガラス基板上にバッファ層として厚さ１００ｎｍのＴＥＯＳ膜を形成し、ＳｉＨ４ガスとＡｒガスを用いたプラズマＣＶＤ法で膜圧が５０ｎｍの非晶質膜を成膜し、さらに飛散防止膜として膜圧が２０ｎｍのＴＥＯＳ膜を成膜した。
【０１１１】
次に、第１結晶化工程において、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）を９Ｗのエネルギー及び１ｍ／ｓの走査速度で１回走査を行った。レーザ照射部の形状は、縦３００μｍ及び横２０μｍの矩形であった。
【０１１２】
続いて、イオン注入工程において、２８Ｓｉ＋イオンを加速電圧が５０ｋｅＶ及び注入イオン量が１×１０２０ｉｏｎｓ／ｃｍ２の条件でシリコン膜にイオン注入を行った。イオン注入を行う方向は、ソース領域とドレイン領域との間を結ぶ直線と、基板法線と、を含む平面内で、且つ、基板法線から４５°傾斜した方向であった。
【０１１３】
次いで、第２結晶化工程において、基板を５％のフッ酸に浸漬して飛散防止膜を除去し、アルゴンによるスパッタリング法により、触媒物質であるニッケル膜を蒸着した。ニッケル膜は、全反射蛍光Ｘ線分析法によれば、表面濃度が５×１０１１ａｔｏｍｓ／ｃｍ２であった。そして、基板を電気炉に搬入した後、６００℃の窒素雰囲気の下で２時間アニールを行った。
【０１１４】
次に、薄膜半導体装置形成工程において、ゲート絶縁膜をＡＰＣＶＤ法によって、膜厚１００ｎｍに成膜し、ゲート電極をアルミニウム膜で厚さ３００ｎｍに形成した。また、ソース領域及びドレイン領域を半導体薄膜にリンイオンを注入することにより形成した。
そして、層間絶縁膜をＡＰＣＶＤ法によって、膜厚５００ｎｍに成膜し、引き出し電極をスパッタリング法によって形成した。
【０１１５】
上記の方法で得られた作製例についてＴＦＴ電気特性測定器を用いて、Ｉ−Ｖ測定を行い、キャリア移動度を計算したところ、キャリア移動度は３５０ｃｍ２／Ｖ・ｓであった。
【０１１６】
また、第１結晶化工程後、イオン注入工程後、及び第２結晶化工程後のそれぞれにおけるシリコン膜について、後方散乱電子回折像法（Electron  Backscatter  Diffraction  Pattern法；以下、ＥＢＳＰ法という）を用いて結晶方位の解析を行った。図１０〜１２は、それぞれのシリコン膜の結晶方位パターン像を示す。
【０１１７】
なお、ＥＢＳＰ法は、多結晶材料の結晶方位分布状態を評価するものであり、同時に結晶粒径等のデータを得ることができる。ＥＢＳＰ法では、隣り合う測定点間の角度差が指定した角度範囲（許容角）を満たす場所を結晶粒界として認識すると共に、許容角の角度以内の角度差で連続する領域は１つの結晶粒として扱う。図１０〜１２では、基板法線方向が＜１００＞方位で、且つソース領域とドレイン領域との間を結ぶ直線方向が＜１００＞方位である結晶粒（許容角１５°以内）、つまり、膜面に平行な｛１００｝面を有する結晶粒を白色領域で表示し、それ以外の結晶方位を有する結晶粒及び結晶粒界、並びに非晶質シリコンを黒色領域で示した。
【０１１８】
図１０によれば、第１の多結晶シリコン膜は、全結晶粒の９０％以上が膜面に平行な｛１００｝面を有する結晶粒であった。また、第１の多結晶シリコン膜には多くの結晶粒界が存在し、平均結晶粒径は１．２μｍであった。
【０１１９】
図１１によれば、結晶粒及びそれ以外の非晶質領域を含むシリコン膜は、所定の結晶方位を有する結晶粒以外の結晶粒は、イオン注入によって非晶質領域となっていることが確認された。
【０１２０】
図１２によれば、第２の多結晶シリコン膜は、ほとんどの結晶粒が、基板法線方向が＜１００＞方位で、且つソース領域とドレイン領域との間を結ぶ直線方向が＜１００＞方位である結晶粒であることが確認された。また、第２の多結晶シリコン膜は第１の多結晶シリコン膜に比べて結晶粒界が少なく、平均結晶粒径は３．５μｍであった。
【０１２１】
＜比較例＞
結晶化を一段階で行って以下の条件で半導体薄膜を形成し、それを用いてｎチャネル型ＴＦＴを作製した。
【０１２２】
作製例と同様にガラス基板法に非晶質シリコン膜を成膜し、５％のフッ酸に浸漬して自然酸化膜を除去した後、直ちに、作製例と同様に触媒物質としてニッケル膜を蒸着し、６００℃の窒素雰囲気の下で２時間アニールを行った。
【０１２３】
この半導体薄膜を用いたＴＦＴは、作製例と同一の方法で作製した。
【０１２４】
この比較例について、作製例と同様にしてキャリア移動度を測定したところ、１５０ｃｍ２／Ｖ・ｓであった。
【０１２５】
＜評価＞
以上作製した作製例及び比較例の結果から、本発明の作製例は比較例よりも優れたキャリア移動度を有することが分かる。
【０１２６】
また、図１０〜１２によれば、第１の多結晶膜にイオンを注入して３次元的に方位制御された結晶粒以外の結晶粒を非晶質化し、３次元的に方位制御された結晶粒をシードとして非晶質領域を結晶化させて第２の多結晶膜を形成するので、大きな結晶粒径の結晶粒で、また、３次元的に方位制御された結晶粒によって半導体薄膜を形成可能であることが分かる。
【産業上の利用可能性】
【０１２７】
本発明は、半導体薄膜の製造方法、半導体薄膜、及び薄膜半導体装置について有用である。
【図面の簡単な説明】
【０１２８】
【図１】本発明の薄膜半導体装置の断面図である。
【図２】非晶質シリコン膜形成工程において半導体薄膜の製造方法の説明図である。
【図３】第１結晶化工程において半導体薄膜の製造方法の説明図である。
【図４】イオン注入工程においてイオン注入方向を示す図である。
【図５】イオン注入工程においてイオン注入方向を示す図である。
【図６】第２結晶化工程において半導体薄膜の製造方法の説明図である。
【図７】ｎチャネル型ＴＦＴの製造方法の説明図である。
【図８】ｎチャネル型ＴＦＴの製造方法の説明図である。
【図９】ｎチャネル型ＴＦＴの製造方法の説明図である。
【図１０】ＥＢＳＰ法による第１の多結晶シリコン膜の結晶方位パターン像を示す図である。
【図１１】ＥＢＳＰ法による３次元的に方位制御された所定の結晶方位を有する結晶核及びそれ以外の非晶質領域を含むシリコン膜の結晶方位パターン像を示す図である。
【図１２】ＥＢＳＰ法による第２の多結晶シリコン膜の結晶方位パターン像を示す図である。
【符号の説明】
【０１２９】
１０  薄膜半導体装置（薄膜トランジスタ）
１１  基板
１２  半導体層（半導体薄膜）
１２ｃ  チャネル領域
１２ｄ  ドレイン領域
１２ｓ  ソース領域
２２  半導体薄膜
２２Ａ  非晶質膜
２２Ｂ  第１の多結晶膜
２２Ｃ  ３次元的に方位制御された所定の結晶方位を有する結晶粒及びそれ以外の非晶質領域を含む膜
２４  触媒物質（ニッケル膜）
【図１】
2010123788.tif 000003
【図２】
2010123788.tif 000004
【図３】
2010123788.tif 000005
【図４】
2010123788.tif 000006
【図５】
2010123788.tif 000007
【図６】
2010123788.tif 000008
【図７】
2010123788.tif 000009
【図８】
2010123788.tif 000010
【図９】
2010123788.tif 000011
【図１２】
2010123788.tif 000012
【図１０】
2010123788.tif 000013
【図１１】
2010123788.tif 000014