(57)【要約】 【課題】  活性層からクラッド層への電子のオーバーフローを十分に抑制可能な窒化物半導体発光素子及びその製造方法を提供することをその目的とする。【解決手段】  窒化物半導体発光素子１は、活性層Ｉと、活性層Ｉの一方側に設けられたｐ型クラッド層Ｌと、ｐ型クラッド層Ｌと活性層Ｉとの間に設けられたｐ型電子ブロック層Ｋと、活性層Ｉとｐ型電子ブロック層Ｋとの間に設けられた第２ガイド層Ｊとを備え、活性層Ｉ、ｐ型クラッド層Ｌ、ｐ型電子ブロック層Ｋ、及び第２ガイド層ＪがIII族窒化物系半導体を含み、ガイド層Ｊのうちｐ型電子ブロック層Ｋ側に位置する部分は、ｐ型不純物を含むと共にｐ型電子ブロック層Ｋとがヘテロ接合を形成する。【選択図】  図１
2010272593.tif 000002
【特許請求の範囲】
【請求項１】
活性層と、
前記活性層の一方側に設けられたｐ型クラッド層と、
前記ｐ型クラッド層と前記活性層との間に設けられたｐ型電子ブロック層と、
前記活性層と前記ｐ型電子ブロック層との間に設けられたガイド層とを備え、
前記活性層、前記ｐ型クラッド層、前記ｐ型電子ブロック層、及び前記ガイド層がIII族窒化物系半導体を含み、
前記ガイド層のうち前記ｐ型電子ブロック層側に位置する部分が、ｐ型不純物を含むと共に前記ｐ型電子ブロック層とヘテロ接合を形成する窒化物半導体発光素子。
【請求項２】
前記ガイド層のうち前記活性層側に位置する部分には、ｐ型不純物が意図的には添加されていない請求項１に記載の窒化物半導体発光素子。
【請求項３】
前記ｐ型クラッド層上に設けられたｐ型コンタクト層と、
前記活性層の他方側に設けられたｎ型コンタクト層と、
を更に備える請求項１又は請求項２に記載の窒化物半導体発光素子。
【請求項４】
基板上にガイド層を形成する工程と、
前記ガイド層上にｐ型電子ブロック層を形成する工程と、
前記ｐ型電子ブロック層上にｐ型クラッド層を形成する工程と、
を備え、
前記ガイド層、前記ｐ型電子ブロック層、及び前記ｐ型クラッド層がIII族窒化物系半導体を含み、
前記ガイド層形成工程において、初期段階ではｐ型不純物を供給せずに結晶成長を行い、且つ最終段階ではｐ型不純物を供給しつつ結晶成長を行い、
前記ｐ型電子ブロック層と前記ガイド層形成工程において前記ｐ型不純物を供給しつつ結晶成長した部分とがヘテロ接合を形成する窒化物半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体発光素子及びその製造方法に関する。
【背景技術】
【０００２】
III族窒化物系半導体（ＧａＮ、ＡｌＮ、ＩｎＮ又はそれらの混晶）を用いた半導体レーザダイオード（ＬＤ）や発光ダイオード（ＬＥＤ）において、その特性及び信頼性向上のためには活性層からクラッド層への電子のオーバーフローを抑制することが重要となる。活性層からクラッド層への電子のオーバーフローを抑制する一方法としては、活性層上のガイド層とクラッド層との間に相対的に大きなバンドギャップの電子ブロック層を設ける方法が用いられる。しかし、III族窒化物系半導体では、ガイド層と電子ブロック層との境界においてピエゾ分極および自発分極に起因する大きな内部電界が生じ、電子に対するバリア、すなわち電子ブロック層による障壁の実効的な高さが得られない。
【０００３】
この問題を解消するために、引用文献１に記載の発明では、ガイド層と電子ブロック層との間にＡｌＧａＩｎＮからなる中間層が設けられている。
【０００４】
引用文献１に記載の発明では、ＡｌＧａＩｎＮからなる中間層を設けることで、電子ブロック層と中間層との界面における格子不整合を緩和し、電子ブロック層による障壁の高さの低下を抑制する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１４２０３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＡｌＧａＩｎＮの中間層内部では電子ブロック層による障壁の高さを低下する自発分極が生じて、電子ブロック層による障壁の高さの低下を十分に抑制することができない。よって、活性層からクラッド層への電子のオーバーフローを十分に抑制することができない。
【０００７】
本発明は、上記問題点を解消するためになされたものであり、活性層からクラッド層への電子のオーバーフローを十分に抑制可能な窒化物半導体発光素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る窒化物半導体発光素子は、活性層と、活性層の一方側に設けられたｐ型クラッド層と、ｐ型クラッド層と活性層との間に設けられたｐ型電子ブロック層と、活性層とｐ型電子ブロック層との間に設けられたガイド層とを備え、活性層、ｐ型クラッド層、ｐ型電子ブロック層、及びガイド層がIII族窒化物系半導体を含み、ガイド層のうちｐ型電子ブロック層側に位置する部分が、ｐ型不純物を含むと共にｐ型電子ブロック層とヘテロ接合を形成する。
【０００９】
本発明に係る窒化物半導体発光素子では、ガイド層のうちｐ型電子ブロック層側に位置する部分が、ｐ型不純物を含むと共にｐ型電子ブロック層とヘテロ接合を形成する。この構成により、ガイド層及びｐ型電子ブロック層においてピエゾ分極及び自発分極が合成された内部電界を緩和することができる。それ故、ガイド層とｐ型電子ブロック層とのヘテロ界面に生じるピエゾ分極だけではなく、ガイド層及びｐ型電子ブロック層の結晶中の自発分極に起因するｐ型電子ブロック層による障壁の高さの低下も抑制することをできる。よって、活性層からｐ型クラッド層への電子のオーバーフローを十分に抑制することができる。
【００１０】
また、ガイド層のうち活性層側に位置する部分には、ｐ型不純物が意図的には添加されていないことが好適である。これにより、活性層側のガイド層における不純物準位による光の吸収を回避できる。また、活性層へのｐ型不純物の拡散を抑制することができるので、ｐ型不純物による活性層内での結晶欠陥の発生が抑制される。その結果、発光特性の低下が抑制される。
【００１１】
また、本発明の窒化物半導体発光素子は、ｐ型クラッド層上に設けられたｐ型コンタクト層と、活性層の他方側に設けられたｎ型コンタクト層と、を更に備えることが好適である。これにより、それぞれの上に設けられる電極層との接触抵抗を低下させることができるため、バイアス電圧を効果的に印加することができる。
【００１２】
本発明に係る窒化物半導体発光素子の製造方法は、基板上にガイド層を形成する工程と、ガイド層上にｐ型電子ブロック層を形成する工程と、ｐ型電子ブロック層上にｐ型クラッド層を形成する工程と、を備え、ガイド層、ｐ型電子ブロック層、及びｐ型クラッド層がIII族窒化物系半導体を含み、ガイド層形成工程において、初期段階ではｐ型不純物を供給せずに結晶成長を行い、最終段階ではｐ型不純物を供給しつつ結晶成長を行い、ｐ型電子ブロック層とガイド層形成工程においてｐ型不純物を供給しつつ結晶成長した部分とがヘテロ接合を形成する。
【００１３】
本発明に係る窒化物半導体発光素子の製造方法では、ガイド層形成工程において、初期段階ではｐ型不純物を供給せずに結晶成長を行い、且つ最終段階ではｐ型不純物を供給しつつ結晶成長を行う。また、ガイド層形成工程においてｐ型不純物を供給しつつ結晶成長した部分とｐ型電子ブロック層とがヘテロ接合を形成する。そのため、活性層からクラッド層への電子のオーバーフローを十分に抑制することが可能な窒化物半導体発光素子を容易に製造することができる。
【発明の効果】
【００１４】
本発明の窒化物半導体発光素子は、活性層からクラッド層への電子のオーバーフローを十分に抑制することができ、本発明の製造方法は活性層からクラッド層への電子のオーバーフローを十分に抑制可能な窒化物半導体発光素子を容易に製造することができる。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態に係る窒化物半導体発光素子の断面図である。
【図２】第１実施形態に係る窒化物半導体発光素子を製造する工程を示す図である。
【図３】第１実施形態に係る窒化物半導体発光素子を製造する工程を示す図である。
【図４】第１実施形態に係る窒化物半導体発光素子を製造する工程を示す図である。
【図５】従来の窒化物半導体発光素子の断面図である。
【図６】第１実施形態に係る窒化物半導体発光素子の効果を説明するための図である。
【図７】第１実施形態に係る窒化物半導体発光素子の効果を説明するための図である。
【図８】ｐ型不純物のドーピング濃度と発光効率との関係を説明するための図表である。
【図９】第２実施形態に係る窒化物半導体発光素子を示す断図面である。
【図１０】第２実施形態に係る窒化物半導体発光素子の変形例を示す断図面である。
【図１１】第２実施形態に係る窒化物半導体発光素子及びその変形例の効果を説明するための図である。
【発明を実施するための形態】
【００１６】
以下、実施の形態に係る窒化物半導体発光素子及びその製造方法について説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。
【００１７】
なお、以下の実施形態では、結晶を成長させる方法として有機金属気相成長（ＭＯＣＶＤ）法が用いられるが、本発明はこれに限定されず、分子線成長（ＭＢＥ）法、ハイドライド気相成長（ＨＶＰＥ）法等、その他の成長方法を用いてもよい。
【００１８】
また、以下の実施形態では、窒素原料ガスとしてアンモニア（ＮＨ３）を含むガスが、III族原料ガスとしてトリメチルガリウム（ＴＭＧ）やトリメチルアルミニウム（ＴＭＡ）を含むガスが、ｎ型ドーピング原料ガスとしてシラン（ＳｉＨ４）を含むガスが、ｐ型ドーピング原料ガスとしてジシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を含むガスが用いられるが、本発明はこれに限定されない。以下、詳説する。
【００１９】
（第１実施形態）
図１は、第１実施形態に係る窒化物半導体発光素子１の断面図である。第１実施形態に係る窒化物半導体発光素子１は、例えば半導体レーザである。三次元直交座標系Ｘ，Ｙ，Ｚを設定すると、基板の厚み方向がＺ軸に一致し、基板の幅方向がＸ軸に一致し、Ｘ軸及びＺ軸の双方に垂直な紙面の奥行き方向がＹ軸に一致している。
【００２０】
窒化物半導体発光素子１は、下地基板３、ｎ型コンタクト層Ｆ、半導体メサ部Ｗ、電極層Ｐ、及び電極層Ｑを備える。
【００２１】
下地基板３は、第1領域１０及び第２領域２０を含む主面を有する基板Ａと、基板Ａの第1領域１０及び第２領域２０の上に順番にＺ軸の正方向に沿って積層された緩衝層Ｂ、下地層Ｄ１、結晶成長制限部Ｃ、凹凸層Ｄ２及び平坦化層Ｅとからなり、これらの材料の一例は以下の通りである。
・平坦化層Ｅ：Ａｌ０．２Ｇａ０．８Ｎ
・凹凸層Ｄ２：ＧａＮ
・結晶成長制限部Ｃ：ＳｉＯ２
・下地層Ｄ１：ＧａＮ
・緩衝層Ｂ：ＧａＮ
・基板Ａ：サファイア
【００２２】
結晶成長制限部Ｃは、絶縁性のストライプマスクからなり、各ストライプはＹ軸方向に延びており、Ｘ軸方向に沿って離間して並んでいる。また、凹凸層Ｄ２は、ＸＺ断面内において、その露出表面が三角波形状をしており、三角波の谷の直下に結晶成長制限部Ｃのストライプが位置する。また、本例の凹凸層Ｄ２は、Ｙ軸を中心軸とする複数の三角柱形状の部分を有している。平坦化層Ｅは、凹凸層Ｄ２における多角形構造を埋め込むように設けられており、上面が平坦化されている。
【００２３】
第１及び第２の領域１０，２０の平坦化層Ｅ上には、ｎ型コンタクト層Ｆが設けられている。第１領域１０のｎ型コンタクト層Ｆの上には、順次に積層されて層Ｇ，Ｈ，Ｉ，Ｊ，Ｋ，Ｌ及びＭからなる半導体メサ部Ｗが設けられている。ｎ型コンタクト層Ｆと、半導体メサ部Ｗを構成する層Ｇ，Ｈ，Ｉ，Ｊ，Ｋ，Ｌ及びＭの材料との一例は以下の通りである。
・ｐ型コンタクト層Ｍ：Ａｌ０．２Ｇａ０．８Ｎ
・ｐ型クラッド層Ｌ：Ａｌ０．２Ｇａ０．８Ｎ
・ｐ型電子ブロック層Ｋ：Ａｌ０．５Ｇａ０．５Ｎ
・第２ガイド層Ｊ：Ａｌ０．１Ｇａ０．９Ｎ
・活性層Ｉ：ＧａＮ井戸層／ＡｌＧａＮ障壁層
・第１ガイド層Ｈ：Ａｌ０．１Ｇａ０．９Ｎ
・ｎ型クラッド層Ｇ：Ａｌ０．２Ｇａ０．８Ｎ
・ｎ型コンタクト層Ｆ：Ａｌ０．２Ｇａ０．８Ｎ
【００２４】
なお、第１ガイド層Ｈは、アンドープ層である。第２ガイド層Ｊは、活性層Ｉ側のアンドープの下部層Ｊｉとｐ型不純物が添加されたｐ型電子ブロック層Ｋ側の上部層Ｊｐとを有する。上部層Ｊｐ及びｐ型電子ブロック層Ｋは互いに組成が異なりヘテロ接合を形成する。上部層Ｊｐのエネルギーバンドギャップは３．６６eV、すなわち約３．７eVであり、ｐ型電子ブロック層Ｋのエネルギーバンドギャップは４．６７eV、すなわち約４．７eVである。
【００２５】
ｐ型クラッド層Ｌ及びｐ型コンタクト層Ｍはリッジ構造Ｒを構成している。リッジ構造Ｒ上には、リッジ構造Ｒの頂部に開口３０を有する絶縁体層Ｎが設けられている。リッジ構造Ｒ及び絶縁体層Ｎ上には電極層Ｐが設けられており、電極層Ｐは絶縁体層Ｎの開口３０を介して露出しているｐ型コンタクト層Ｍと接している。また、第２領域２０のｎ型コンタクト層Ｆ上には、半導体メサ部Ｗと離間して電極層Ｑが設けられている。
【００２６】
図２〜図４を参照しながら、本実施の形態に係る窒化物半導体発光素子１の製造方法について説明する。図２〜図４は、本実施形態に係る窒化物半導体発光素子１の製造方法の各工程を模式的に示す図である。窒化物半導体発光素子１を製造するために、例えば下記各工程を順に行う。
【００２７】
工程（１）第１ＧａＮ層成長工程
サファイア基板（基板Ａ）を、ＭＯＣＶＤによる結晶成長可能な空間（ＭＯＣＶＤ室）に導入して固定し、ＭＯＣＶＤ室内を水素雰囲気にする。次に、基板Ａに対して１０５０℃で５分間の熱処理を行い、基板Ａの表面を清浄化する。このように適切な条件で熱処理を行うことで、基板Ａの表面の汚染物質が取り除かれると共に表面の平面度が向上する。
【００２８】
次に、基板Ａの温度を４７５℃まで降温し、トリメチルガリウム（ＴＭＧ）を含むIII族原料ガス、及びアンモニア（ＮＨ３）を含む窒素原料ガス等を供給して、図２に示されているように、基板Ａの第１及び第２の領域上に膜厚が２５ｎｍのＧａＮ層（緩衝層Ｂ）を成長させる。そして、１０７５℃まで昇温し、トリメチルガリウムを含むIII族原料ガス、及びアンモニアを含む窒素原料ガス等を供給して、緩衝層Ｂ上に膜厚が緩衝層Ｂより厚い２．５μｍのＧａＮ層（下地層Ｄ１）を成長させる。
【００２９】
工程（２）ＳｉＯ２ストライプのマスク形成
工程（１）で得られた基板をＭＯＣＶＤ室から取り出し、プラズマＣＶＤなどによる成膜が可能な空間（プラズマＣＶＤ室）に導入して固定する。次に、下地層Ｄ１上に、膜厚が約３００ｎｍのＳｉＯ２膜を堆積させる。次に、通常のフォトリソグラフィー技術及びエッチング技術によりＳｉＯ２膜を加工して、幅３μｍでピッチ６μｍのＳｉＯ２のストライプ（結晶成長制限部Ｃ）を形成する。また、ストライプの方向は、ＧａＮ［１−１００］方向とする。
【００３０】
工程（３）ＧａＮ層ファセット形成
次に、工程（２）で得られた基板を、再度、ＭＯＣＶＤ成長室に導入し、下地層Ｄ１の形成時と同様の原料ガスによって、三角波断面、すなわち傾斜状ファセット構造を有するＧａＮ層（凹凸層Ｄ２）を形成する。具体的には、成長圧力の範囲を７６〜７６０Ｔｏｒｒ（１．０×１０４〜１．０×１０５Ｐａ）、基板温度を８５０〜１０００℃の範囲に設定し、各ガス流量を制御することにより、傾斜状ファセット構造を形成する。凹凸層Ｄ２を構成するＧａＮ結晶は、結晶成長制限部Ｃのストライプの間の緩衝層Ｂが露出した部分から成長を始め、ストライプ上には横方向（Ｘ軸方向）に屈曲して成長を続けて、ストライプの幅方向中央部で互いに合体する。そして、結晶成長制限部Ｃのストライプ間の中央部の厚み方向（Ｚ軸方向）の成長速度が大きいので、断面略三角形状の傾斜状ファセットになる。
【００３１】
工程（４）平坦化層Ｅの成長工程
工程（３）で得られた基板を１１２５℃まで昇温し、膜厚が６．９μｍのＡｌ０．２Ｇａ０．８Ｎ層（平坦化層Ｅ）を成長させる。これにより、凹凸層Ｄ２の傾斜状ファセット構造が埋め込まれ、基板の表面が平坦化された窒化物半導体の下地基板３が得られる。なお、この膜厚は、平坦な基板上に成長させた場合の膜厚に換算した値である。また、成長圧力は５４Ｔｏｒｒ（７．２×１０３Ｐａ）とした。
【００３２】
工程（５）デバイス層成長工程
次に、上述した工程（１）〜（４）を経て得られた窒化物半導体の下地基板３上に、Ｓｉをドープした不純物濃度が約３×１０18ｃｍ-3のｎ型のＡｌ０．２Ｇａ０．８Ｎ層（ｎ型コンタクト層Ｆ）を２．８μｍ、同じく不純物濃度が約４×１０１８ｃｍ−３のｎ型のＡｌ０．２Ｇａ０．８Ｎ層（ｎ型クラッド層Ｇ１）を６００ｎｍ、ノンドープのＡｌ０．１Ｇａ０．９Ｎ層（第１ガイド層Ｈ１）を１２０ｎｍ、そしてＧａＮとＡｌＧａＮからなる量子井戸構造（活性層Ｉ１）を成長する。続いて、第２ガイド層Ｊ１を１２０ｎｍ成長するが、１００ｎｍまではノンドープとしてＡｌ０．１Ｇａ０．９Ｎ層（下部層Ｊｉ１）を成長し、第２ガイド層Ｊの最終の２０ｎｍ部分においてＭｇをドープしつつ、不純物濃度が約５×１０19ｃｍ-3のｐ型のＡｌＧａＮ層（上部層Ｊｐ１）となるように２０ｎｍ成長する。なお、下部層Ｊｉ１の厚さは、上部層Ｊｐ１の厚さより厚いことが好ましい。これにより、活性層Ｉで発光した光が第２ガイド層Ｊを伝播する過程において、上部層Ｊｐの不純物準位による光吸収の悪影響を抑制することが出来る。
【００３３】
さらに、上部層Ｊｐ１とはヘテロ界面を形成するように不純物濃度が約５×１０19ｃｍ−３のｐ型のＡｌ０．５Ｇａ０．５Ｎ層（ｐ型電子ブロック層Ｋ１）を２０ｎｍ成長し、同じく不純物濃度が約５×１０19ｃｍ−３のｐ型のＡｌ０．２Ｇａ０．８Ｎ層（ｐ型クラッド層Ｌ１）を５００ｎｍ、不純物濃度が約１×１０20ｃｍ-3のｐ型のＧａＮ層（ｐ型コンタクト層Ｍ１）を２５ｎｍ、順に成長する。
【００３４】
工程（６）デバイス構造加工工程（半導体メサ部形成）
次に、ｐ型コンタクト層Ｍ１までを成長させた基板をＭＯＣＶＤ室から取り出し、続いて、プラズマＣＶＤなどにより、ｐ型コンタクト層Ｍ１の全面にわたって厚さが約３００ｎｍのＳｉＯ２膜を堆積させる。その後、このＳｉＯ２膜上に対して通常のフォトリソグラフィー技術及びエッチング技術により、半導体メサ部Ｗの形状に対応したエッチングマスク５を形成する。このエッチングマスク５は、第１領域１０のｐ型コンタクト層Ｍ１上に所定の幅で事後的に光導波路方向となるＹ軸方向に沿って延びた形状になっている。
【００３５】
次に、このエッチングマスク５をマスクとして、第２領域２０のｎ型コンタクト層Ｆが露出するまで、塩素（Ｃｌ２）ガスなどによるドライエッチングを行う。このエッチングにより、エッチングマスク５で覆われていないｐ型コンタクト層Ｍ１〜ｎ型クラッド層Ｇ１の部分が除去されるので、第１領域１０のｎ型クラッド層Ｇ〜ｐ型電子ブロック層Ｋ、ｐ型クラッド層Ｌ２及びｐ型コンタクト層Ｍ２からなる半導体メサ部Ｗ１が形成される（図３参照）。その後、エッチングによりエッチングマスク５を除去する。
【００３６】
工程（７）デバイス構造加工工程（リッジ構造形成）
次に、同様にプラズマＣＶＤ法などにより、基板全面上に厚さが約３００nｍのＳｉＯ２膜を再度堆積させる。その後、エッチングマスク５の形成の場合と同様な手順で、ＳｉＯ２膜上に対して通常のフォトリソグラフィー技術及びエッチング技術により、ｐ型コンタクト層Ｍ２の中央領域上にエッチングマスク７を形成する。エッチングマスク７は、Ｙ軸方向に沿って所定の幅でｐ型コンタクト層Ｍ２の中央部を覆う形状になっている。次に、このエッチングマスク７をマスクとして、図４に示されているようにｐ型クラッド層Ｌ２の途中まで塩素（Ｃｌ２）ガスなどを用いてドライエッチングを行い、ｐ型コンタクト層Ｍ及びｐ型クラッド層Ｌからなるリッジ構造Ｒを形成する。その後、エッチングによりエッチングマスク７を除去する。
【００３７】
工程（８）デバイス構造加工工程（電極形成）
続いて、再びプラズマＣＶＤなどによって、工程（７）後に得られた基板全面に厚さが約３００ｎｍのＳｉＯ２膜を堆積させる。第２領域２０のこのＳｉＯ２膜の上にフォトリソグラフィー法により電極層Ｑの形成領域を除いた領域を覆う所定形状のレジストパターンを形成する。その後、このレジストパターンをマスクとし、ＳｉＯ２膜をエッチングし、電極層Ｑの形成領域に開口を形成する。次に、下地基板３上面の全体上に例えば真空蒸着法などにより、チタン（Ｔｉ）膜およびアルミニウム（Ａｌ）膜を順次形成する。引き続いて、有機溶剤などによりレジストパターンをその上に形成されたＴｉ膜およびＡｌ膜とともに剥離除去する。これによってＳｉＯ２膜の開口を通じて第２領域２０のｎ型コンタクト層Ｆに接触した電極層Ｑが形成される。さらに、同様なプロセスで、リッジ構造Ｒの頂部のＳｉＯ２膜を除去し、ｐ型コンタクト層Ｍを露出させた後、電極層Ｑと同様な手順で、ｐ型コンタクト層Ｍと電気的に接続していると共にニッケル（Ｎｉ）と金（Ａｕ）との積層体からなる電極層Ｐを形成する。
【００３８】
工程（９）デバイス構造加工工程（共振面形成）
次に、へき開や、塩素（Ｃｌ２）ガスなどによるドライエッチングなどによって窒化物半導体発光素子１の共振器構造を形成する。ここで、共振器長は例えば５００μｍなどが適当である。その後、必要に応じて共振器の各端面に端面コーティングを施してもよい。このとき、例えば、フロント側の端面反射率は例えば２０％、リア側の端面反射率は例えば９８％などである。以上の工程により、ＧａＮ系半導体からなる本実施形態の窒化物半導体発光素子１が形成される。
【００３９】
以下、本実施形態に係る窒化物半導体発光素子１の効果を図５及び図６（ａ），（ｂ）及び図７（ａ），（ｂ）を用いて従来の窒化物半導体発光素子１００と比較して説明する。図５は、比較の対象となる従来の窒化物半導体発光素子１００の断面図である。窒化物半導体発光素子１００は、第２ガイド層Ｊが窒化物半導体発光素子１の上部層Ｊｐに相当するものを有しておらず、厚さ１２０ｎｍ全体が下部層Ｊｉのようにアンドープである点において窒化物半導体発光素子１と相違する。その他の構成は、比較を容易にするために、窒化物半導体発光素子１と同等である。
【００４０】
図６（ａ）及び（ｂ）はそれぞれ、窒化物半導体発光素子１００及び窒化物半導体発光素子１の第２ガイド層Ｊ、ｐ型電子ブロック層Ｋ及びｐ型クラッド層Ｌにおける伝導帯の下端のエネルギー準位Ｅｃを示す。図６（ａ）に示されるように、ｐ型電子ブロック層Ｋ側に上部層Ｊｐを有しない窒化物半導体発光素子１００の場合には、第２ガイド層Ｊに対してｐ型電子ブロック層Ｋによる障壁の高さΦｓが１６０ｍｅＶとなっている。
【００４１】
一方、図６（ｂ）に示されるように、ｐ型電子ブロック層Ｋ側に上部層Ｊｐを有する第２ガイド層Ｊを備える窒化物半導体発光素子１の場合には、第２ガイド層Ｊに対してｐ型電子ブロック層Ｋによる障壁の高さΦｓが２３０ｍｅＶとなっており、窒化物半導体発光素子１００の場合と比較して高くなっていることが分かる。図７（ａ）、（ｂ）はそれぞれ窒化物半導体発光素子１００及び窒化物半導体発光素子１において、ほぼ同程度の発光が生ずるようにバイアス電圧を加えた場合の、電子の電流密度（実線）とホールの電流密度（点線）の各層における分布を示した図である。
【００４２】
図７（ａ）に示されているように、上部層Ｊｐを有しない窒化物半導体発光素子１００の場合において、電極層Ｑから注入された電子は、活性層Ｉの領域においてホールと再結合することで発光のために消費される。しかし、活性層Ｉ以降の第２ガイド層Ｊ、ｐ型電子ブロック層Ｋ及びｐ型クラッド層Ｌにおいても高い電子電流密度となっている。すなわち、注入された電子の一部は、発光に寄与しないまま通過し無駄に消費されていることがわかる。これは、窒化物半導体発光素子１００の場合には、ｐ型電子ブロック層による障壁の高さΦｓが低下してしまってｐ型電子ブロック層Ｋがバリア層として十分に機能できず、それ故に活性層Ｉからｐ型クラッド層Ｌへ向かう電子のオーバーフロー現象が顕著に生じることを示す。
【００４３】
一方、図７（ｂ）に示されるように、上部層Ｊｐを有する第２ガイド層Ｊを備える窒化物半導体発光素子１の場合には、活性層Ｉにおける発光のための減少の後には、第２ガイド層Ｊ及びｐ型電子ブロック層Ｋにおいての電子電流密度は小さな値を示している。これは、窒化物半導体発光素子１の場合には、上部層Ｊｐによりピエゾ分極及び自発分極が抑制されてｐ型電子ブロック層による障壁の高さΦｓの低下が抑制されることに伴い、ｐ型電子ブロック層Ｋがバリア層として十分に機能し、それ故に活性層Ｉからｐ型クラッド層Ｌへ向かう電子のオーバーフローが十分に抑制されることを示す。このことによって、窒化物半導体発光素子１では、窒化物半導体発光素子１００に比べて同量の発光を生ずるのに必要な注入電流が少なくて済むこととなる。
【００４４】
本実施形態に係る窒化物半導体発光素子１では、第２ガイド層Ｊがｐ型電子ブロック層Ｋ側にｐ型不純物が添加された上部層Ｊｐを有し、上部層Ｊｐとｐ型電子ブロック層Ｋとがヘテロ接合を形成する。上部層ＪｐへのＭｇドーピングによって生じたキャリアは、上部層Ｊｐ及びｐ型電子ブロック層Ｋにおいてピエゾ分極及び自発分極が合成された内部電界を緩和させる。それ故、上部層Ｊｐとｐ型電子ブロック層Ｋとのヘテロ界面に生じるピエゾ分極だけではなく、上部層層Ｊｐの結晶中の自発分極に起因するｐ型電子ブロック層Ｋの障壁の高さΦｓの低下も抑制することをできる。よって、活性層Ｉからｐ型クラッド層Ｌへの電子のオーバーフローを十分に抑制することができる。また、十分な電子のオーバーフローの抑制に伴い、窒化物半導体発光素子１の発振閾値を改善することができる。なお、従来の窒化物半導体発光素子１００及び窒化物半導体発光素子１は、ブロック層Ｋにおいては相違しておらず、ブロック層Ｋにおける自発分極はどちらの場合も同じである。
【００４５】
また、ｐ型電子ブロック層Ｋ側の下部層Ｊｉには、ｐ型不純物が意図的には添加されていない。これにより、第２ガイド層Ｊ（具体的には、下部層Ｊｉ）における不純物準位による光の吸収を回避できる。更に、活性層Ｉへのｐ型不純物の拡散を抑制することができる。そのため、活性層Ｉに、拡散してきたｐ型不純物による活性層Ｉ内での結晶欠陥の発生が抑制される。その結果、発光特性の低下が抑制される。
【００４６】
本実施形態に係る窒化物半導体発光素子１の製造方法では、ガイド層形成工程において、初期段階ではｐ型不純物を供給せずに結晶成長を行って下部層Ｊｉを形成し、最終段階ではｐ型不純物を供給しつつ上部層Ｊｐを形成する。また、上部層Ｊｐとｐ型電子ブロック層Ｋとがヘテロ接合を形成する。そのため、活性層Ｉからｐ型クラッド層Ｌへの電子のオーバーフローを十分に抑制することが可能な窒化物半導体発光素子１を容易に製造することができる。
【００４７】
図８は、下部層Ｊｉ、上部層Ｊｐ及びｐ型電子ブロック層Ｋのｐ型不純物（Ｍｇ）のドーピング濃度と発光に消費される電流の割合示す発光効率との関係を説明するための図表である。下部層Ｊｉにはｐ型不純物がドーピングをしていない場合において、上部層Ｊｐ及びｐ型電子ブロック層ＫのＭｇのドーピング濃度が５．９×１０１８ｃｍ−３である場合には発光効率が２２％である。上部層Ｊｐ及びｐ型電子ブロック層ＫのＭｇのドーピング濃度を共に５．９×１０１９ｃｍ−３、５．９×１０２０ｃｍ−３に高くするとそれぞれの場合において発光効率が５４％及び６６％となり、ドーピング濃度に比例して発光効率が高くなる傾向にあることが分かる。
【００４８】
しかし、上部層Ｊｐを５．９×１０１９ｃｍ−３に維持してｐ型電子ブロック層Ｋの濃度のみを５．９×１０２０ｃｍ−３に高くしても発光効率は５５％で変化は少ない。また、第２ガイド層Ｊが上部層Ｊｐを有しない窒化物半導体発光素子１００の場合には、ｐ型電子ブロック層Ｋが５．９×１０１９ｃｍ−３の場合、発光効率が１８％に過ぎないことが分かる。また、上部層Ｊｐのみならず下部層ＪｉにもＭｇがドープされている場合において、下部層Ｊｉ、上部層Ｊｐ及びｐ型電子ブロック層Ｋが５．９×１０１９ｃｍ−３である場合には、発行効率が５４％で非常に高い。この発光効率の値は、上述した下部層Ｊｉにｐ型不純物がドーピングされておらず、上部層Ｊｐ及びｐ型電子ブロック層ＫのＭｇのドーピング濃度を共に５．９×１０１９ｃｍ−３であった場合と同じである。しかし、この場合には、第２ガイド層Ｊがｐ型であるため、第２ガイド層Ｊにおいて光吸収が多くなり実効的に効率が悪くなるため望ましくない。このように、本実施形態に係る窒化物半導体発光素子１によれば、上部層Ｊｐのｐ型不純物の濃度を適切に調節することで電子のオーバーフローが十分に抑制され、窒化物半導体発光素子１の発光効率が改善される。
【００４９】
（第２実施形態）
次に、本発明の第２実施形態について説明する。図９は、第２実施形態に係る窒化物半導体発光素子１Ａを示す断図面である。窒化物半導体発光素子１Ａは、単一層のｐ型電子ブロック層Ｋに替えて、組成が互いに異なると共にｐ型電子ブロック層Ｋの厚さの１／４である４つのｐ型電子ブロック層Ｋａ〜Ｋｄを備える点において窒化物半導体発光素子１と相違する。その他の構成は、窒化物半導体発光素子１と同等である。ｐ型電子ブロック層Ｋａ〜Ｋｄの材料の一例は以下の通りである。
・ｐ型電子ブロック層Ｋａ：Ａｌ０．５Ｇａ０．５Ｎ
・ｐ型電子ブロック層Ｋｂ：Ａｌ０．４２５Ｇａ０．５７５Ｎ
・ｐ型電子ブロック層Ｋｃ：Ａｌ０．３５Ｇａ０．６５Ｎ
・ｐ型電子ブロック層Ｋｄ：Ａｌ０．２７５Ｇａ０．７２５Ｎ
【００５０】
図１０は、第２実施形態に係る窒化物半導体発光素子１Ａの変形例を示す図面である。図９に示すように、本変形例に係る窒化物半導体発光素子１Ｂは、基板Ａ、緩衝層Ｂ、下地層Ｄ１、結晶成長制限部Ｃ、凹凸層Ｄ２及び平坦化層Ｅからなる下地基板３に替えて、ＡｌＮ基板３Ａを備えている点において窒化物半導体発光素子１Ｂ相違する。その他の構成は、窒化物半導体発光素子１Ｂと同等である。
【００５１】
図１１（ａ）は、窒化物半導体発光素子１Ａ及びその変形例の窒化物半導体発光素子１Ｂの第２ガイド層Ｊ、ｐ型電子ブロック層Ｋａ〜Ｋｄ及びｐ型クラッド層Ｌにおける伝導帯の下端のエネルギー準位Ｅｃを示す。図１１（ｂ）は、窒化物半導体発光素子１Ａ及び窒化物半導体発光素子１Ｂの第２ガイド層Ｊ、ｐ型電子ブロック層Ｋａ〜Ｋｄ及びｐ型クラッド層Ｌの付近における電子の電流密度（実線）及びホールの電流密度（点線）を示す。
【００５２】
図１１（ａ）に示されているように、ｐ型電子ブロック層Ｋａ〜Ｋｄを備える窒化物半導体発光素子１Ａ及び１Ｂの場合には、第２ガイド層Ｊに対してｐ型電子ブロック層Ｋａ〜Ｋｄによる障壁の高さΦｓが３３０mｅＶとなっており、窒化物半導体発光素子１の場合と比較して障壁の高さΦｓが更に高くなっていることが分かる。また、図１１（ｂ）に示されているように、ホールの電流密度に関しては、窒化物半導体発光素子１Ａ及び１Ｂの場合においても窒化物半導体発光素子１の場合と大きな差が見られない。一方、電子の電流密度に関しては、ｐ型電子ブロック層Ｋａ〜Ｋｄを備える窒化物半導体発光素子１Ａ及び１Ｂの場合には、活性層Ｉ、第２ガイド層Ｊ及びｐ型電子ブロック層Ｋにおいて更に大きな電子の電流密度の減少が見られる。これは、窒化物半導体発光素子１Ａ及び１Ｂの場合には、ｐ型電子ブロック層Ｋａ〜Ｋｄによる障壁の高さΦｓの低下が更に抑制されてｐ型電子ブロック層Ｋａ〜Ｋｄがバリア層としてより十分に機能し、それ故に活性層Ｉからｐ型クラッド層Ｌへ向かう電子のオーバーフローがより十分に抑制されることを示す。
【００５３】
以上、本発明の好適な実施形態について説明してきたが、本実施形態は本発明の要旨を逸脱しない範囲で様々な変更が可能である。具体的には、本実施形態では、下地層ＤはＧａＮからなり、層Ｅ，Ｆ，Ｇ，Ｈ，Ｉ，Ｊ，Ｋ，Ｌ及びＭはＡｌＧａＮからなるとしたが、それぞれＡｌＧａＩｎＮからなるとしてもよい。いずれかの層にＡｌＧａＩｎＮを用いる場合には、Ｉｎの組成はおおむね１０％程度が限度であり、それ以上のＩｎ組成も可能ではある。
【００５４】
また、基板Ａは、サファイアからなる基板であるが、ＡｌＮ基板であってもよい。上述した実施形態において、緩衝層ＢはＧａＮからなるものであるが同様な効果が得られるものであれば、ＡｌＮ等からなるものであってもよい。エッチングマスク５及び７は、ＳｉＯ２からなるものであるが、他の材料のパターニングされたものであってもよい。また、結晶成長制限部Ｃのストライプの方向は、ＧａＮ［１−１００］方向であるが別の結晶方向に沿っているものであってもよい。また、本実施形態では、素子構造の結晶成長をｎ側からｐ側に向かって順次に行ったが、ｐ側から始めて同様な構造を上下反対に形成しても良い。
【符号の説明】
【００５５】
１…窒化物半導体発光素子、Ｉ…活性層、Ｌ…ｐ型クラッド層、Ｋ…ｐ型電子ブロック層、Ｊ…第２ガイド層、Ｊｉ…下部層、Ｊｐ…上部層。
【図１】
2010272593.tif 000003
【図２】
2010272593.tif 000004
【図３】
2010272593.tif 000005
【図４】
2010272593.tif 000006
【図５】
2010272593.tif 000007
【図６】
2010272593.tif 000008
【図７】
2010272593.tif 000009
【図８】
2010272593.tif 000010
【図９】
2010272593.tif 000011
【図１０】
2010272593.tif 000012
【図１１】
2010272593.tif 000013