(57)【要約】【課題】コスト高を招くモノリシック化を行うことなく、高周波帯でも利得特性が単調に変化する歪補償回路を得ることを目的とする。【解決手段】高周波信号ｈｆｓを２分配して、位相が１８０度異なる２つの分配信号ｄｓ１，ｄｓ２を出力する分配器１と、分配器１から出力された分配信号ｄｓ１，ｄｓ２を伝送する信号路５，８と、信号路５，８により伝送された分配信号ｄｓ１と分配信号ｄｓ２の位相を揃えて、その分配信号ｄｓ１と分配信号ｄｓ２を合成する合成器１１とを設け、直流電源１５から供給される直流電流がバイアス印加用抵抗１６を介して順方向に印加されるダイオード１８を信号路５，８の間に挿入する。【選択図】図１
2010233055.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を２分配して、位相が１８０度異なる２つの分配信号を出力する分配器と、上記分配器から出力された分配信号を伝送する２つの信号路と、上記信号路により伝送された２つの分配信号の位相を揃えて２つの分配信号を合成する合成器と、上記２つの信号路の間に挿入されており、直流電源から供給される直流電流が抵抗を介して順方向に印加されるダイオードとを備えた歪補償回路。
【請求項２】
入力信号を２分配するウィルキンソン分配器と、上記ウィルキンソン分配器により分配された一方の分配信号の位相を略１８０度遅延する２分の１波長線路とから分配器が構成され、
信号路により伝送された２つの分配信号のうち、位相が進んでいる側の分配信号を略１８０度遅延する２分の１波長線路と、上記信号路により伝送された２つの分配信号のうち、位相が遅れている側の分配信号と上記２分の１波長線路により位相が遅延された分配信号を合成するウィルキンソン分配器とから合成器が構成されていることを特徴とする請求項１記載の歪補償回路。
【請求項３】
ラットレース型分配器を用いて、分配器及び合成器が構成されていることを特徴とする請求項１記載の歪補償回路。
【請求項４】
マーチャントバラン、同軸バラン、あるいは、アクティブバランを用いて、分配器及び合成器が構成されていることを特徴とする請求項１記載の歪補償回路。
【請求項５】
キャパシタが挿入されている線路、あるいは、結合線路を用いて、２つの信号路が構成されていることを特徴とする請求項１から請求項４のうちのいずれか１項記載の歪補償回路。
【請求項６】
分配器及び合成器が、分配信号における直流成分の伝送を阻止する機能を備えていることを特徴とする請求項１から請求項４のうちのいずれか１項記載の歪補償回路。
【請求項７】
インダクタがダイオードと直列に接続されていることを特徴とする請求項１から請求項６のうちのいずれか１項記載の歪補償回路。
【請求項８】
インダクタが抵抗又はダイオードと並列に接続されていることを特徴とする請求項１から請求項６のうちのいずれか１項記載の歪補償回路。
【請求項９】
ダイオードが直列又は並列に複数個接続されていることを特徴とする請求項１から請求項６のうちのいずれか１項記載の歪補償回路。
【請求項１０】
外部回路との反射特性を改善する整合回路が信号路に挿入されていることを特徴とする請求項１から請求項６のうちのいずれか１項記載の歪補償回路。
【請求項１１】
請求項１に記載の歪補償回路が複数縦続接続されていることを特徴とする歪補償回路。
【請求項１２】
入力信号を伝送する信号路と、上記信号路と並列に接続されており、直流電源から供給される直流電流が抵抗を介して順方向に印加されるダイオードと、上記ダイオードのカソード端子に接続されている接地用ビアホールと、上記ダイオードのカソード端子に接続されており、所望の動作周波数で４分の１波長となるオープンスタブとを備えた歪補償回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波増幅器の入力側又は出力側に設置されて、その高周波増幅器が有する振幅非線形性及び位相非線形性を補償する歪補償回路に関するものである。
【背景技術】
【０００２】
低周波での増幅器の非線形性は、一般的に、負帰還をかけることで改善を図っている。
一方、高周波では、帰還路における位相回転のため負帰還をかけることが難しい。このため、増幅器の非線形性をキャンセルする入出力特性を有する歪補償回路を増幅器の入力側又は出力側に設けることで、増幅器の非線形性の改善を図っている。
歪補償回路は、前段又は後段に接続される増幅器の振幅位相特性と逆の振幅位相特性を有することで、増幅器の振幅位相歪を低減するものである。
増幅器の特性は、入力電力の増加に対して、概ね単調に利得や位相が増加又は減少する特性を有するものが一般的であることから、歪補償回路の特性は、入力電力の増加に対して、単調に変化することが望まれる。
【０００３】
ここで、図１２は以下の特許文献１に開示されている歪補償回路を示す構成図である。
この歪補償回路では、入力信号である高周波信号を伝送する信号路にキャパシタ１０１，１０２が挿入され、直流電源Ｖｃから供給される直流電流が抵抗１０３，１０５を介して順方向に印加されるダイオード１０６が、その信号路に対して並列に接続されている。
このダイオード１０６は、増幅器と逆の振幅特性及び位相特性を有する予歪を高周波信号に与えるものである。
ダイオード１０６から高周波信号に与えられる予歪の振幅と位相は、ダイオード１０６に供給される電流によって制御することができる。
また、ダイオード１０６と直列に接続されているインダクタ１０４や抵抗１０５の値、あるいは、ダイオード１０６と電気的に並列に接続されている抵抗１０３の値によって制御することができる。
【０００４】
この歪補償回路では、インダクタ１０４等の値によって歪補償特性を調整することが可能であるが、ダイオード１０６を順方向にバイアスするために、直流的に接地する必要があり、ダイオード１０６がグランドに接続されている。
そのため、図１２には明示されていないが、ビアホールなどの接地用インダクタンスが発生するとともに、ダイオード１０６の接続用リードなどのインダクタンスがダイオード１０６と直列に発生する。
【０００５】
Ｌ，Ｓ帯の比較的低い周波数帯では、これらのインダクタンス（寄生インダクタンス）はダイオード１０６の接合容量と比較して小さいため無視し得るが、Ｋｕ帯以上では、寄生インダクタンスが周波数に比例して大きくなる一方、ダイオード１０６の接合容量のインピーダンスが小さくなるため、寄生インダクタンスが接合容量のインピーダンスと同程度となる。
その結果、寄生インダクタンスがダイオード１０６の接合容量と共振し、歪補償回路を使用する周波数において利得特性が単調に変化しなくなる問題が生じる。そのため、歪補償回路として動作可能な上限周波数が低くなる問題を有する。
この歪補償回路を試作して、入力電力に対する利得と通過位相特性を測定したところ、その測定結果として、図１３の測定結果が得られている。
ここでは、−４０度〜＋５０度まで温度を変化させており、入力電力の増加に対して、利得が一旦減少してから、その後、増加する特性となり、単調に利得が変化しないことが確認できている。
【０００６】
図１２の歪補償回路と類似の歪補償回路が以下の特許文献２に開示されている（図１４を参照）。
また、図１２の歪補償回路をモノリシック化して小型化することで、寄生インダクタンスの低減を図っている歪補償回路が以下の非特許文献１に開示されている（図１５を参照）。
ただし、歪補償回路のモノリシック化は、コスト高を招く問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−３５５０５５号公報（図１）
【特許文献２】特開２００７−２８８５４５号公報（図２）
【非特許文献】
【０００８】
【非特許文献１】K. Yamauchi他，“An 18 GHz-band MMIC Diode Linearizer Using a Parallel Capacitor with a Bias Feed Resistance”，IEICE Trans. Electron., vol.E86-C(8), pp.1486-1493, August, 2003.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従来の歪補償回路は以上のように構成されているので、ダイオード１０６を直流的に接地する必要があり、ビアホールなどの接地用インダクタンスや、ダイオード１０６の接続用リードなどのインダクタンスが発生する。Ｋｕ帯以上では、これらのインダクタンス（寄生インダクタンス）が周波数に比例して大きくなる一方、ダイオード１０６の接合容量のインピーダンスが小さくなるため、寄生インダクタンスがダイオード１０６の接合容量のインピーダンスと同程度となり、寄生インダクタンスがダイオード１０６の接合容量と共振する。その結果、歪補償回路を使用する周波数において利得特性が単調に変化しなくなり、歪補償回路として動作可能な上限周波数が低くなるなどの課題があった。
【００１０】
この発明は上記のような課題を解決するためになされたもので、コスト高を招くモノリシック化を行うことなく、高周波帯でも利得特性が単調に変化する歪補償回路を得ることを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係る歪補償回路は、入力信号を２分配して、位相が１８０度異なる２つの分配信号を出力する分配器と、その分配器から出力された分配信号を伝送する２つの信号路と、その信号路により伝送された２つの分配信号の位相を揃えて２つの分配信号を合成する合成器とを設け、直流電源から供給される直流電流が抵抗を介して順方向に印加されるダイオードを２つの信号路の間に挿入するようにしたものである。
【発明の効果】
【００１２】
この発明によれば、入力信号を２分配して、位相が１８０度異なる２つの分配信号を出力する分配器と、その分配器から出力された分配信号を伝送する２つの信号路と、その信号路により伝送された２つの分配信号の位相を揃えて２つの分配信号を合成する合成器とを設け、直流電源から供給される直流電流が抵抗を介して順方向に印加されるダイオードを２つの信号路の間に挿入するように構成したので、コスト高を招くモノリシック化を行うことなく、高周波帯でも利得特性が単調に変化する歪補償回路が得られる効果がある。
【図面の簡単な説明】
【００１３】
【図１】この発明の実施の形態１による歪補償回路を示す構成図である。
【図２】ダイオード１８のアノード端子とカソード端子に印加される信号の位相差が１８０ｄｅｇである場合のダイオード部分のＲＦ等価回路である。
【図３】図１の歪補償回路における入力電力に対する利得と通過位相特性の測定結果を示す説明図である。
【図４】この発明の実施の形態４による歪補償回路を示す構成図である。
【図５】この発明の実施の形態４による歪補償回路を示す構成図である。
【図６】この発明の実施の形態４による歪補償回路を示す構成図である。
【図７】この発明の実施の形態４による歪補償回路を示す構成図である。
【図８】この発明の実施の形態４による歪補償回路を示す構成図である。
【図９】この発明の実施の形態４による歪補償回路を示す構成図である。
【図１０】この発明の実施の形態５による歪補償回路を示す構成図である。
【図１１】図１０の歪補償回路における入力電力に対する利得と通過位相特性の測定結果を示す説明図である。
【図１２】特許文献１に開示されている歪補償回路を示す構成図である。
【図１３】図１２の歪補償回路における入力電力に対する利得と通過位相特性の測定結果を示す説明図である。
【図１４】特許文献２に開示されている歪補償回路を示す構成図である。
【図１５】非特許文献１に開示されている歪補償回路を示す構成図である。
【発明を実施するための形態】
【００１４】
実施の形態１．
図１はこの発明の実施の形態１による歪補償回路を示す構成図であり、図１の歪補償回路は、図示せぬ増幅器の入力側又は出力側に設けられる。
図１において、分配器１は入力端子２から入力された高周波信号ｈｆｓ（入力信号）を２分配して、位相が１８０度異なる２つの分配信号ｄｓ１，ｄｓ２を出力する回路である。
ウィルキンソン分配器３は入力端子２から入力された高周波信号ｈｆｓを２分配する回路である。
２分の１波長線路４はウィルキンソン分配器３により分配された一方の分配信号ｄｓ１の位相を略１８０度遅延する回路である。
【００１５】
信号路５は分配器１の２分の１波長線路４により位相が遅延された分配信号ｄｓ１を伝送する線路であり、分配信号ｄｓ１におけるＤＣ成分（直流成分）の伝送を阻止するＤＣブロック用コンデンサ６，７が挿入されている。
信号路８は分配器１のウィルキンソン分配器３により分配された分配信号ｄｓ２を伝送する線路であり、分配信号ｄｓ２におけるＤＣ成分の伝送を阻止するＤＣブロック用コンデンサ９，１０が挿入されている。
【００１６】
合成器１１は信号路５により伝送された分配信号ｄｓ１と信号路８により伝送された分配信号ｄｓ２の位相を揃えて、その分配信号ｄｓ１と分配信号ｄｓ２を合成し、その合成信号ＣＳである高周波信号を出力端子１４から出力する回路である。
２分の１波長線路１２は信号路８により伝送された分配信号ｄｓ２の位相を略１８０度遅延する回路である。
ウィルキンソン分配器１３は信号路５により伝送された分配信号ｄｓ１と２分の１波長線路１２により位相が遅延された分配信号ｄｓ２を合成して、その合成信号ＣＳを出力端子１４から出力する回路である。
【００１７】
直流電源１５は直流電流を供給する電源である。
バイアス印加用抵抗１６は一端が直流電源１５と接続され、他端が信号路５と接続されている。
バイアス印加用抵抗１７は一端が信号路８と接続され、他端がグランドと接続されている。
ダイオード１８はアノード端子が信号路５と接続され、カソード端子が信号路８と接続されており、直流電源１５から供給される直流電流がバイアス印加用抵抗１６を介して順方向に印加されている。
【００１８】
次に動作について説明する。
分配器１のウィルキンソン分配器３は、入力端子２から高周波信号ｈｆｓが入力されると、その高周波信号ｈｆｓを２分配して、一方の分配信号ｄｓ１を２分の１波長線路４に出力し、他方の分配信号ｄｓ２を信号路８に出力する。
分配器１の２分の１波長線路４は、ウィルキンソン分配器３から分配信号ｄｓ１を受けると、ダイオード１８のアノード端子に印加される信号と、ダイオード１８のカソード端子に印加される信号との位相差が１８０ｄｅｇになるように（アノード端子とカソード端子に正負の符号が異なる信号が印加されるように）、その分配信号ｄｓ１の位相を概ね１８０度遅延する。
【００１９】
合成器１１は、信号路５により伝送された分配信号ｄｓ１と信号路８により伝送された分配信号ｄｓ２を受けると、その分配信号ｄｓ１と分配信号ｄｓ２の位相を揃えてから、その分配信号ｄｓ１と分配信号ｄｓ２を合成して、その合成信号ＣＳである高周波信号を出力端子１４から出力する。
即ち、合成器１１の２分の１波長線路１２は、その分配信号ｄｓ１と分配信号ｄｓ２の群遅延時間を一致させるため、その分配信号ｄｓ２の位相を概ね１８０度遅延する。
合成器１１のウィルキンソン分配器３は、信号路５により伝送された分配信号ｄｓ１と２分の１波長線路１２により位相が遅延された分配信号ｄｓ２を合成して、その合成信号ＣＳを出力端子１４から出力する。
【００２０】
ここで、信号路５と信号路８の間に挿入されているダイオード１８は、図示せぬ増幅器と逆の振幅特性及び位相特性を有する予歪を高周波信号（増幅器から出力される高周波信号、または、増幅器に出力する高周波信号）に与えるものである。
ダイオード１８から高周波信号に与えられる予歪の振幅と位相は、ダイオード１８に供給される電流によって制御することができる。また、バイアス印加用抵抗１６，１７の値によって制御することができる。
【００２１】
ダイオード１８のアノード端子とカソード端子に印加される信号の位相差は、上述したように、１８０ｄｅｇである。
図２はダイオード１８のアノード端子とカソード端子に印加される信号の位相差が１８０ｄｅｇである場合のダイオード部分のＲＦ等価回路である。
正負の符号が異なる信号がダイオード１８に印加されるため、図２のＲＦ等価回路が示すように、ダイオード１８のカソードとアノードの中点に、仮想的なグランドが形成される。
【００２２】
このグランドは、電気的に形成された理想的なグランドであるため、寄生インダクタンスが発生しない利点がある。
そのため、特許文献１に開示されている歪補償回路で発生している接地用ビアホールや接続用リードのインダクタンスが、ゼロになったものと等価と考えることができる。
したがって、使用する周波数が高くなっても、接地用ビアホールや接続用リードのインダクタンスがダイオード１８の接合容量と共振することはなく、利得特性の単調変化を実現することができる。
【００２３】
チップ部品を用いて構成する場合、従来構造の歪補償回路では、動作が困難である１８ＧＨｚ帯において、この実施の形態１の歪補償回路では、利得特性の単調変化を実現できることを確認するために、図１の歪補償回路を試作して、入力電力に対する利得と通過位相特性を測定したところ、その測定結果として、図３の測定結果が得られている。
ここでは、歪補償回路の制御電圧Ｖｃ（直流電源１５の電圧）を変えて測定しており、ダイオード１８のカソードとアノードの中点に仮想的なグランドが形成されることで、入力電力の増加に対して、単調に利得が増加して、位相が遅れる特性が得られていることが確認できている。
【００２４】
以上で明らかなように、この実施の形態１によれば、入力信号である高周波信号ｈｆｓを２分配して、位相が１８０度異なる２つの分配信号ｄｓ１，ｄｓ２を出力する分配器１と、その分配器１から出力された分配信号ｄｓ１，ｄｓ２を伝送する信号路５，８と、その信号路５，８により伝送された分配信号ｄｓ１と分配信号ｄｓ２の位相を揃えてから、その分配信号ｄｓ１と分配信号ｄｓ２を合成する合成器１１とを設け、直流電源１５から供給される直流電流がバイアス印加用抵抗１６を介して順方向に印加されるダイオード１８を信号路５，８の間に挿入するように構成したので、コスト高を招くモノリシック化を行うことなく、高周波帯でも利得特性が単調に変化する歪補償回路が得られる効果を奏する。
【００２５】
実施の形態２．
上記実施の形態１では、分配器１がウィルキンソン分配器３と２分の１波長線路４から構成され、合成器１１が２分の１波長線路１２とウィルキンソン分配器１３から構成されているものについて示したが、分配器１が高周波信号ｈｆｓを２分配して、位相が１８０度異なる分配信号ｄｓ１，ｄｓ２を出力し、合成器１１が信号路５により伝送された分配信号ｄｓ１と信号路８により伝送された分配信号ｄｓ２の位相を揃えて、その分配信号ｄｓ１と分配信号ｄｓ２を合成するものであれば、上記の構成に限るものではなく、例えば、１８０ｄｅｇの位相差を有するラットレース型分配器を用いて、分配器１及び合成器１１が構成されていてもよい。
【００２６】
マーチャントバラン、同軸バラン、あるいは、アクティブバラン（例えば、トランジスタのコレクタとエミッタで位相が１８０ｄｅｇ異なることを利用するアクティブバランや、差動増幅器を用いて構成されたアクティブバラン）を用いて、分配器１及び合成器１１が構成されていてもよい。
【００２７】
この実施の形態２によれば、上記実施の形態１と同様に、コスト高を招くモノリシック化を行うことなく、高周波帯でも利得特性が単調に変化する歪補償回路が得られる効果を奏する。
また、小型化やモノリシック化を容易に図ることができる効果も奏する。
【００２８】
実施の形態３．
上記実施の形態１，２では、ダイオード１８のアノード端子とカソード端子に異なる電位が印加されるようにするために、ＤＣブロック用コンデンサ６，７，９，１０が挿入されている信号路５，８が分配信号ｄｓ１，ｄｓ２を伝送するものについて示したが、これは一例に過ぎず、信号路５，８の代わりに、分配器１と合成器１１間に結合線路を設け、その結合線路が分配信号ｄｓ１，ｄｓ２を伝送するようにしてもよい。
また、分配器１と合成器１１が、分配信号ｄｓ１，ｄｓ２におけるＤＣ成分の伝送を阻止する機能を備えることで、ＤＣブロック用コンデンサ６，７，９，１０を不要にしてもよい。
【００２９】
この実施の形態３によれば、上記実施の形態１と同様に、コスト高を招くモノリシック化を行うことなく、高周波帯でも利得特性が単調に変化する歪補償回路が得られる効果を奏する。
また、基板だけでＤＣブロック機能を実現できるため、小型化やモノリシック化を容易に図ることができる効果も奏する。
【００３０】
実施の形態４．
上記実施の形態１〜３では、例えば、バイアス印加用抵抗１６，１７の値によって、ダイオード１８から高周波信号に与えられる予歪の振幅や位相を制御するものについて示したが、図４に示すように、ダイオード１８と直列にインダクタ２１（コイル、抵抗又は分布定数線路により形成されたインダクタ）を接続し、そのインダクタ２１の値によって、ダイオード１８から高周波信号に与えられる予歪の振幅や位相を制御するようにしてもよい。
これにより、歪補償回路の利得や通過位相特性の設定自由度を高めることができる効果を奏する。
【００３１】
この実施の形態４では、ダイオード１８と直列にインダクタ２１を接続するものに限るものではなく、例えば、図５に示すように、バイアス印加用抵抗１６，１７又はダイオード１８と並列にインダクタ２２，２３，２４（コイル、抵抗、キャパシタ又は分布定数線路により形成されたインダクタ）を接続し、そのインダクタ２２，２３，２４の値によって、ダイオード１８から高周波信号に与えられる予歪の振幅や位相を制御するようにしてもよい。
この場合も、歪補償回路の利得や通過位相特性の設定自由度を高めることができる効果を奏する。
なお、図５の例では、バイアス印加用抵抗１６，１７、ダイオード１８の全てにインダクタが接続されているものを示しているが、バイアス印加用抵抗１６，１７、ダイオード１８の少なくとも１つにインダクタが接続されていればよい。
【００３２】
また、図６に示すように、信号路５と信号路８の間に、順方向にバイアスされているダイオード１８を複数個直列に接続するようにしてもよい。
あるいは、図７に示すように、信号路５と信号路８の間に、順方向にバイアスされているダイオード１８を複数個並列に接続するようにしてもよい。
この場合も、歪補償回路の利得や通過位相特性の設定自由度を高めることができる効果を奏する。
なお、図６及び図７では、直列又は並列に接続されているダイオード１８の個数が２個のものである例を示しているが、その個数は３個以上であってもよい。
【００３３】
また、図８又は図９に示すように、外部回路との反射特性を改善する整合回路２５が信号路５，８の間に挿入されているようにしてもよい。
この場合も、歪補償回路の利得や通過位相特性の設定自由度を高めることができる効果を奏する。
なお、図８及び図９では、整合回路２５が信号路５，８を橋絡するように接続されている例を示したが、信号路５のＤＣブロック用コンデンサ６，７と直列に整合回路２５を接続するとともに、信号路８のＤＣブロック用コンデンサ９，１０と直列に整合回路２５を接続するようにしてもよい。
【００３４】
また、実施の形態１〜４の歪補償回路を複数縦続接続するようにしてもよい。
この場合も、歪補償回路の利得や通過位相特性の設定自由度を高めることができる効果を奏する。
【００３５】
実施の形態５．
図１０はこの発明の実施の形態５による歪補償回路を示す構成図であり、図１０の歪補償回路は、図示せぬ増幅器の入力側又は出力側に設けられる。
図１０において、信号路３２は入力端子３１から入力された高周波信号ｈｆｓ（入力信号）を伝送して、出力端子３５から出力する線路であり、その高周波信号ｈｆｓにおけるＤＣ成分（直流成分）の伝送を阻止するＤＣブロック用コンデンサ３３，３４が挿入されている。
【００３６】
直流電源３６は直流電流を供給する電源である。
バイアス印加用抵抗３７は一端が直流電源３６と接続され、他端が信号路３２と接続されている。
ダイオード３８はアノード端子が信号路３２と接続されており、直流電源３６から供給される直流電流がバイアス印加用抵抗３７を介して順方向に印加されている。
【００３７】
接地用ビアホール３９は一端がダイオード３８のカソード端子に接続されて、他端がグランドと接続されている。
オープンスタブ４０はダイオード３８のカソード端子に接続されており、所望の動作周波数で４分の１波長となる線路である。
【００３８】
次に動作について説明する。
入力端子３１から入力された高周波信号ｈｆｓは、信号路３２により伝送されて、出力端子３５から出力される。
アノード端子が信号路３２と接続されているダイオード３８は、図示せぬ増幅器と逆の振幅特性及び位相特性を有する予歪を高周波信号（増幅器から出力される高周波信号、または、増幅器に出力する高周波信号）に与えるものである。
ダイオード３８から高周波信号に与えられる予歪の振幅と位相は、ダイオード３８に供給される電流によって制御することができる。また、バイアス印加用抵抗３７の値によって制御することができる。
【００３９】
図１０の歪補償回路では、ダイオード３８のカソード端子にオープンスタブ４０が接続されており、このオープンスタブ４０は、所望の動作周波数で４分の１波長となるので、ダイオード３８のカソード端子において、高周波的に短絡点が形成される。
この短絡点は、接地用ビアホール３９のインダクタンスをゼロにするのと同等の効果が得られるため、寄生インダクタンスを低減することができる。
したがって、使用する周波数が高くなっても、寄生インダクタンスの影響を受けずに、利得特性の単調変化を実現することができる。
ただし、上記実施の形態１のように、接続用リードのインダクタンスをゼロにする効果はない。
【００４０】
チップ部品を用いて構成する場合、従来構造の歪補償回路では、動作が困難である１４ＧＨｚ帯において、この実施の形態５の歪補償回路では、利得特性の単調変化を実現できることを確認するために、図１０の歪補償回路を試作して、入力電力に対する利得と通過位相特性を測定したところ、その測定結果として、図１１の測定結果が得られている。
ここでは、接続用リードのインダクタンスによる影響が大きいチップ部品を用いており、歪補償回路の制御電圧Ｖｃ（直流電源３６の電圧）を変えて測定している。
ダイオード３８のカソード端子に高周波的に短絡点を形成することで、入力電力の増加に対して、単調に利得が増加して、位相が遅れる特性が得られていることが確認できている。
【００４１】
以上で明らかなように、この実施の形態５によれば、直流電源３６から供給される直流電流がバイアス印加用抵抗３７を介して順方向に印加されるダイオード３８のカソード端子に、所望の動作周波数で４分の１波長となるオープンスタブ４０を接続するように構成したので、コスト高を招くモノリシック化を行うことなく、高周波帯でも利得特性が単調に変化する歪補償回路が得られる効果を奏する。
【符号の説明】
【００４２】
１  分配器、２  入力端子、３  ウィルキンソン分配器、４  ２分の１波長線路、５  信号路、６，７  ＤＣブロック用コンデンサ、８  信号路、９，１０  ＤＣブロック用コンデンサ、１１  合成器、１２  ２分の１波長線路、１３  ウィルキンソン分配器、１４  出力端子、１５  直流電源、１６，１７  バイアス印加用抵抗、１８  ダイオード、２１〜２４  インダクタ、２５  整合回路、３１  入力端子、３２  信号路、３３，３４  ＤＣブロック用コンデンサ、３５  出力端子、３６  直流電源、３７  バイアス印加用抵抗、３８  ダイオード、３９  接地用ビアホール、４０  オープンスタブ、１０１，１０２  キャパシタ、１０３，１０５  抵抗、１０４  インダクタ、１０６  ダイオード。
【図１】
2010233055.tif 000003
【図２】
2010233055.tif 000004
【図３】
2010233055.tif 000005
【図４】
2010233055.tif 000006
【図５】
2010233055.tif 000007
【図６】
2010233055.tif 000008
【図７】
2010233055.tif 000009
【図８】
2010233055.tif 000010
【図９】
2010233055.tif 000011
【図１０】
2010233055.tif 000012
【図１１】
2010233055.tif 000013
【図１２】
2010233055.tif 000014
【図１３】
2010233055.tif 000015
【図１４】
2010233055.tif 000016
【図１５】
2010233055.tif 000017