(57)【要約】【課題】半導体層の加工に起因する半導体層の結晶性の悪化を抑制することが可能な半導体レーザ素子を提供する。【解決手段】この半導体レーザ素子１００は、リッジ１０ａを含む半導体層１０と、半導体層１０のリッジ１０ａを除いた領域に形成される電流ブロック層２０および３０と、電流ブロック層２０および３０上に形成されるとともに、リッジ１０ａに電気的に接続されるｐ側電極４０とを備え、電流ブロック層２０の上面２０ｃのリッジ１０ａ側の端部と電流ブロック層２０の外側の端部とによって構成される領域ａ内に複数の凹部２０ｄが、電流ブロック層３０の上面３０ｃのリッジ１０ａ側の端部と電流ブロック層３０の外側の端部とによって構成される領域ｂ内に複数の凹部３０ｄがそれぞれ形成されているとともに、電流ブロック層２０の下面２０ｂおよび電流ブロック層３０の下面３０ｂは、それぞれ略平坦な面になるように構成されている。【選択図】図３
2010123642.tif 000002
【特許請求の範囲】
【請求項１】
電流通路部を含む半導体層と、
前記半導体層の電流通路部を除いた領域に形成される電流ブロック層と、
前記電流ブロック層上に形成されるとともに、前記電流通路部に電気的に接続される電極とを備え、
前記電流ブロック層の前記電極側の面には、少なくとも前記電流通路部側の前記電流ブロック層の端部と前記電流ブロック層の外側の端部とによって構成される領域内に複数の凹部または凸部が形成されているとともに、前記電流ブロック層の前記電極とは反対側の面は、略平坦な面になるように構成されている、半導体レーザ素子。
【請求項２】
前記電流ブロック層は、前記電極とは反対側に配置された第１電流ブロック層と、前記電極側に配置された第２電流ブロック層とで構成され、
前記第２電流ブロック層の前記電極側の面には、少なくとも前記電流通路部側の前記第２電流ブロック層の端部と前記第２電流ブロック層の外側の端部とによって構成される領域内に前記複数の凹部または凸部が形成されているとともに、前記第１電流ブロック層の前記電極とは反対側の面は、略平坦な面になるように構成されている、請求項１に記載の半導体レーザ素子。
【請求項３】
前記電極の前記電流ブロック層とは反対側の面の一部には、平坦部が形成されている、請求項１または２に記載の半導体レーザ素子。
【請求項４】
前記電流通路部は、共振器方向に沿うようにストライプ状に延びるとともに、前記複数の凹部または凸部は、前記電流通路部の延びる方向と略平行な方向にストライプ状に延びるように形成されている、請求項１〜３のいずれか１項に記載の半導体レーザ素子。
【請求項５】
前記複数の凹部または凸部は、平面的に見て、前記電流ブロック層の前記電極側の面上に島状に分布するように形成されている、請求項１〜３のいずれか１項に記載の半導体レーザ素子。
【請求項６】
前記電流ブロック層は、多孔質膜からなる、請求項１〜５のいずれか１項に記載の半導体レーザ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子に関し、特に、電極に凸部または凹部が形成された半導体レーザ素子に関する。
【背景技術】
【０００２】
従来、電極に凸部または凹部が形成された半導体レーザ素子が知られている（たとえば、特許文献１参照）。上記特許文献１には、基板上に、第１導電型クラッド層と、活性層と、ストライプ状に加工されたリッジ部を有する第２導電型クラッド層と、リッジ部の上面上の領域を除いて形成された電流ブロック層と、ｐ側電極とが順に積層された構造を備える半導体レーザ装置（半導体レーザ素子）が開示されている。この半導体レーザ装置のリッジ部の両側方には、リッジ部よりも高さの小さい凹凸部が第２導電型クラッド層の一部をエッチング加工することによって形成されている。この凹凸部は、半導体レーザ装置をジャンクションダウン方式でサブマウントに実装する際に、リッジ部の裾部分（リッジ部と水平部分との境界部分）に発生する応力の増加を抑制するための応力緩和部としての機能を有する。したがって、第２導電型クラッド層の電流ブロック層およびｐ側電極は、リッジ部の上以外の表面の凹凸形状に沿って凹部または凸部を有するように形成されている。
【０００３】
【特許文献１】特開２００８−１８６８５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に開示された半導体レーザ装置では、第２導電型クラッド層の一部が凹凸部を有するので、温度などの環境変化により複数の凹凸部の段差部においてクラックが発生しやすい。このため、第２導電型クラッド層（半導体層）の結晶性が悪化しやすいという問題点がある。
【０００５】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、半導体層の加工に起因する半導体層の結晶性の悪化を抑制することが可能な半導体レーザ素子を提供することである。
【課題を解決するための手段および発明の効果】
【０００６】
上記目的を達成するために、この発明の第１の局面による半導体レーザ素子は、電流通路部を含む半導体層と、半導体層の電流通路部を除いた領域に形成される電流ブロック層と、電流ブロック層上に形成されるとともに、電流通路部に電気的に接続される電極とを備え、電流ブロック層の電極側の面には、少なくとも電流通路部側の電流ブロック層の端部と電流ブロック層の外側の端部とによって構成される領域内に複数の凹部または凸部が形成されているとともに、電流ブロック層の電極とは反対側の面は、略平坦な面になるように構成されている。
【０００７】
この発明の第１の局面による半導体レーザ素子では、上記のように、電流ブロック層の電極側の面に、少なくとも電流通路部側の電流ブロック層の端部と電流ブロック層の外側の端部とによって構成される領域内に複数の凹部または凸部を形成するとともに、電流ブロック層の電極とは反対側の面を、略平坦な面にすることによって、電流ブロック層の電極とは反対側の面と接する半導体層の面を、略平坦な面になるようにすることができる。これにより、電極の電流ブロック層側の面に複数の凸部または凹部を形成するために、半導体層を複数の凹部または凸部を有するように加工する必要がないので、半導体層の結晶性が悪化するのを抑制することができる。
【０００８】
また、第１の局面では、電極の電流ブロック層側の面に複数の凸部または凹部を形成することによって、複数の凸部または凹部の側面の面積の分、電極の電流ブロック層側の表面積を増加させることができる。これにより、半導体レーザ素子のパルス発光立ち上がり時間を短くすることができるので、半導体レーザ素子を駆動させる際に加えられるパルス信号に対する応答速度を大きくすることができる。なお、電極の電流ブロック層側の表面積を増加させることにより、半導体レーザ素子のパルス発光立ち上がり時間を短くすることができる点は、本願発明者が鋭意検討した結果見出したものである。
【０００９】
また、第１の局面では、電極の電流ブロック層側の面に複数の凸部または凹部を形成することによって、半導体レーザ素子の小型化に伴って電極の平面積が小さくなった場合にも、複数の凸部または凹部により、電極の電流ブロック層側の表面積が小さくなるのを抑制することができる。これにより、半導体レーザ素子が小型化された場合にも、パルス信号に対する応答速度が低下するのを抑制することができる。
【００１０】
上記第１の局面による半導体レーザ素子において、好ましくは、電流ブロック層は、電極とは反対側に配置された第１電流ブロック層と、電極側に配置された第２電流ブロック層とで構成され、第２電流ブロック層の電極側の面には、少なくとも電流通路部側の第２電流ブロック層の端部と第２電流ブロック層の外側の端部とによって構成される領域内に複数の凹部または凸部が形成されているとともに、第１電流ブロック層の電極とは反対側の面は、略平坦な面になるように構成されている。このように構成すれば、電流ブロック層を、電流通路部に対応するように形状および大きさが制限される第１電流ブロック層と、電流通路部に関わらず形状および大きさが制限されない第２電流ブロック層とに分けることができるので、第２電流ブロック層において、複数の凹部または凸部の高さ（深さ）をより大きくすることができる。これにより、電極の電流ブロック層側の表面積をより増加させることができるので、パルス信号に対する応答速度をより大きくすることができる。
【００１１】
上記第１の局面による半導体レーザ素子において、好ましくは、電極の電流ブロック層とは反対側の面の一部には、平坦部が形成されている。このように構成すれば、電極に凸部または凹部を形成した場合にも、平坦部においてワイヤボンドを容易に行うことができる。
【００１２】
上記第１の局面による半導体レーザ素子において、好ましくは、電流通路部は、共振器方向に沿うようにストライプ状に延びるとともに、複数の凹部または凸部は、電流通路部の延びる方向と略平行な方向にストライプ状に延びるように形成されている。このように構成すれば、半導体レーザ素子が温度変化により変形した場合に、共振器方向と略平行な方向にストライプ状に延びるように形成した複数の凹部または凸部によって、半導体レーザ素子の共振器方向と垂直な方向における変形が起こりやすくなるので、半導体レーザ素子の共振器方向と平行な方向における変形を抑制することができる。これにより、半導体レーザ素子を共振器方向に変形させにくくすることができるので、レーザ発振状態を安定させることができる。さらに、共振器方向と垂直な方向へのクラックの発生を抑制することができるので、半導体レーザ素子の信頼性を向上させることができる。
【００１３】
上記第１の局面による半導体レーザ素子において、好ましくは、複数の凹部または凸部は、平面的に見て、電流ブロック層の電極側の面上に島状に分布するように形成されている。このように構成すれば、ストライプ状に形成する場合と比べて、電極の第１電流ブロック層側または第２電流ブロック層側の表面積をさらに増加させることができる。さらに、好ましくは、複数の凹部または凸部をそれぞれ互いに近接するように配置することで、より表面積を増加させることができる。
【００１４】
上記第１の局面による半導体レーザ素子において、好ましくは、電流ブロック層は、多孔質膜からなる。このように構成すれば、電流ブロック層の複数の凹部または凸部が微細化されるので、電極の電流ブロック層側の表面積をより増加させることができる。これにより、パルス信号に対する応答速度をより大きくすることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態を図面に基づいて説明する。
【００１６】
（第１実施形態）
図１は、本発明の第１実施形態による半導体レーザ素子の構造を示した平面図である。図２および図３は、図１に示した第１実施形態による半導体レーザ素子の構造を示した拡大図である。まず、図１〜図３を参照して、本発明の第１実施形態による半導体レーザ素子１００の構造について説明する。
【００１７】
本発明の第１実施形態による半導体レーザ素子１００では、図１〜図３に示すように、導電性を有するｎ型ＧａＮ基板１（図３参照）の上面上に、半導体層１０が積層されている。また、図１および図３に示すように、半導体レーザ素子１００は、共振器方向（図１のＸ方向）に約８００μｍの長さを有し、Ｙ方向に約２００μｍの長さ（素子幅）を有し、Ｚ方向（図３参照）に約１２０ｍの厚みを有する。
【００１８】
また、半導体レーザ素子１００の半導体層１０は、図３に示すように、ＧａＮ基板１の上面上に、約１μｍの厚みを有するｎ型ＡｌＧａＮからなるｎ型クラッド層１１と、約０．１μｍの厚みを有するＩｎＧａＮからなる活性層１２と、凸部１３ａ、平坦面部１３ｂおよび１３ｃを有するｐ型ＡｌＧａＮからなるｐ型クラッド層１３とが順に積層された構造を有している。また、ｐ型クラッド層１３の凸部１３ａの上面上には、約０．１μｍの厚みを有するｐ型ＩｎＧａＮからなるｐ側コンタクト層１４が形成されている。このｎ型クラッド層１１、活性層１２、ｐ型クラッド層１３およびｐ側コンタクト層１４によって半導体層１０が形成されている。なお、活性層１２は、単層、単一量子井戸（ＳＱＷ）構造および多重量子井戸（ＭＱＷ）構造などのいずれの構造により構成されてもよい。また、ｐ側コンタクト層１４の上面上に、ｐ側オーミック電極を設けてもよい。また、ｐ型クラッド層１３の凸部１３ａとｐ側コンタクト層１４とにより、光導波路を形成するためのリッジ１０ａが構成されている。なお、リッジ１０ａは、本発明の「電流通路部」の一例である。
【００１９】
また、図１および図２に示すように、リッジ１０ａは、半導体層１０の上部のＹ方向の略中央部に、共振器方向であるＸ方向にストライプ状に延びるように形成されている。また、図３に示すように、リッジ１０ａの上面は、Ｙ方向に約１．４μｍの幅を有する。また、リッジ１０ａのＹ１方向側およびＹ２方向側に延びるｐ型クラッド層１３の平坦面部１３ｂおよび１３ｃは、それぞれ、平坦な面であるように構成されている。また、ｐ型クラッド層１３のリッジ１０ａの部分は、約０．４μｍの厚みを有するとともに、ｐ型クラッド層１３の平坦面部１３ｂおよび１３ｃの部分は、それぞれ、約０．１μｍの厚みを有する。
【００２０】
また、ｐ型クラッド層１３の平坦面部１３ｂおよび１３ｃの上面上には、それぞれ、ＳｉＯ２からなる電流ブロック層２０および３０が形成されている。この電流ブロック層２０のＹ２方向側の縦断面形状における側面２０ａおよび電流ブロック層３０のＹ１方向側の縦断面形状における側面３０ａは、それぞれ、リッジ１０ａのＹ１方向側の縦断面形状における側面１０ｂおよびＹ２方向側の縦断面形状における側面１０ｃと接するように構成されている。なお、電流ブロック層２０および３０は、それぞれ、本発明の「電流ブロック層」の一例である。
【００２１】
ここで、第１実施形態では、電流ブロック層２０の下面２０ｂおよび電流ブロック層３０の下面３０ｂは、ｐ型クラッド層１３の平坦面部１３ｂおよび１３ｃとそれぞれ対応するように、平坦な面になるように形成されている。また、電流ブロック層２０の上面２０ｃおよび電流ブロック層３０の上面３０ｃには、それぞれ、Ｘ方向（図１および図２参照）にストライプ状に延びる複数の凹部２０ｄおよび３０ｄが形成されている。この複数の凹部２０ｄは、リッジ１０ａ側の端部と電流ブロック層２０のＹ１方向側およびＸ方向側の外側の端部とによって構成される領域ａに形成されているとともに、複数の凹部３０ｄは、リッジ１０ａ側の端部と電流ブロック層３０のＹ２方向側およびＸ方向側の外側の端部とによって構成される領域ｂに形成されている。また、複数の凹部２０ｄおよび３０ｄは、Ｚ方向に底面から側面が垂直上方向に延びるような断面形状を有する。
【００２２】
また、複数の凹部２０ｄおよび３０ｄにおける電流ブロック層２０および３０は、約０．１μｍの厚みを有するとともに、複数の凹部２０ｄおよび３０ｄの部分以外の電流ブロック層２０および３０は、約０．３μｍの厚みを有する。すなわち、複数の凹部２０ｄおよび３０ｄは、それぞれ、Ｚ方向に約０．２μｍの深さを有する。また、複数の凹部２０ｄおよび３０ｄは、それぞれ、Ｙ方向に約１μｍの長さ（幅）を有するとともに、電流ブロック層２０の上面２０ｃおよび電流ブロック層３０の上面３０ｃにおいて、Ｙ方向に約２μｍの間隔を隔てるように形成されている。なお、複数の凹部２０ｄおよび３０ｄは、本発明の「複数の凹部または凸部」の一例である。
【００２３】
また、第１実施形態では、電流ブロック層２０の上面２０ｃ上と、電流ブロック層３０の上面３０ｃ上と、リッジ１０ａ（ｐ側コンタクト層１４）の上面上とには、約２μｍの厚みを有するｐ側電極４０が形成されている。このｐ側電極４０は、電流ブロック層２０および３０とリッジ１０ａとが形成されている側から、Ｔｉ層、Ｐｄ層およびＡｕ層がこの順に積層した構造を有している。また、ｐ側電極４０の下面４０ａには、電流ブロック層２０の上面２０ｃおよび電流ブロック層３０の上面３０ｃに形成された複数の凹部２０ｄおよび３０ｄに対応するように、下方に突出する複数の凸部４０ｂが形成されている。この複数の凸部４０ｂは、Ｙ方向に約２μｍの間隔を隔てるように設けられている。また、複数の凸部４０ｂが形成されている部分における下面４０ａと、複数の凸部４０ｂが形成されていない部分における下面４０ａとのＺ方向の間の長さ（高さ）は、約０．２μｍになるように構成されている。なお、ｐ側電極４０は、本発明の「電極」の一例である。
【００２４】
また、ｐ側電極４０は、略均一の厚みになるように形成されていることによって、図１および図２に示すように、ｐ側電極４０の上面４０ｃには、複数の凸部４０ｂ（図３参照）に対応するように、Ｘ方向にストライプ状に延びる複数の凹部４０ｄが形成されている。また、図３に示すように、ｐ側電極４０の複数の凸部４０ｂの側面と電流ブロック層２０の複数の凹部２０ｄの側面とは接するように構成されているとともに、ｐ側電極４０の複数の凸部４０ｂの側面と電流ブロック層３０の複数の凹部３０ｄの側面とは接するように構成されている。これにより、ｐ側電極４０と電流ブロック層２０および３０との接触面積は、複数の凹部２０ｄおよび３０ｄと複数の凸部４０ｂとが設けられていない場合と比べて、ｐ側電極４０の複数の凸部４０ｂの側面と、電流ブロック層２０の複数の凹部２０ｄの側面および電流ブロック層３０の複数の凹部３０ｄの側面とが接する面積分、大きくなるように構成されている。
【００２５】
また、ｎ型ＧａＮ基板１の下面上には、約１μｍの厚みを有するｎ側電極５０が形成されている。このｎ側電極５０は、ｎ型ＧａＮ基板１側から、Ａｌ層、Ｐｔ層およびＡｕ層がこの順に積層した構造を有している。
【００２６】
次に、図１および図３を参照して、第１実施形態による半導体レーザ素子１００の製造プロセスについて説明する。
【００２７】
第１実施形態による半導体レーザ素子１００の製造プロセスでは、図３に示すように、ｎ型ＧａＮ基板１の上面上に、ｎ型クラッド層１１、活性層１２、ｐ型クラッド層１３およびｐ側コンタクト層１４を順次成長させる。次に、フォトリソグラフィによりレジストパターンを形成した後、そのレジストパターンをマスクとしてエッチングなどを行うことにより、ｐ型クラッド層１３とｐ側コンタクト層１４との所定領域を除去する。これにより、Ｘ方向（図１参照）にストライプ状に延びるリッジ１０ａが形成されるとともに、ｐ型クラッド層１３の平坦面部１３ｂおよび１３ｃには平坦な面が形成される。その後、ｐ型クラッド層１３の平坦面部１３ｂおよび１３ｃとｐ側コンタクト層１４の上面とに、ＳｉＯ２層（図示せず）を形成した後、フォトリソグラフィとエッチングとによって、ｐ側コンタクト層１４の上面のＳｉＯ２層の部分を除去する。これにより、Ｙ１方向側に電流ブロック層２０を形成するとともに、Ｙ２方向側に電流ブロック層３０を形成する。この際、電流ブロック層２０の下面２０ｂおよび電流ブロック層３０の下面３０ｂは平坦な面になる。
【００２８】
ここで、第１実施形態の製造プロセスでは、フォトリソグラフィによりレジストパターンを形成した後、そのレジストパターンをマスクとしてエッチングなどを行うことにより、電流ブロック層２０の上面２０ｃの領域ａに、Ｘ方向（図１参照）にストライプ状に延びる複数の凹部２０ｄを形成するとともに、電流ブロック層３０の上面３０ｃの領域ｂに、Ｘ方向（図１参照）にストライプ状に延びる複数の凹部３０ｄを形成する。その後、電流ブロック層２０の上面２０ｃおよび電流ブロック層３０の上面３０ｃに、真空蒸着法を用いて、ｐ側電極４０を略均一の厚みになるように形成する。
【００２９】
次に、ｎ型ＧａＮ基板１を一定の厚みになるように研磨した後に、ｎ型ＧａＮ基板１の下面上にｎ側電極５０を形成する。最後に、Ｙ方向に劈開（バー状劈開）するとともに、Ｘ方向（図１参照）に素子分割を行う。これにより、図１に示したチップ化された半導体レーザ素子１００が多数形成される。
【００３０】
第１実施形態では、上記のように、電流ブロック層２０の上面２０ｃおよび電流ブロック層３０の上面３０ｃに、それぞれ、複数の凹部２０ｄおよび３０ｄを形成するとともに、電流ブロック層２０の下面２０ｂおよび電流ブロック層３０の下面３０ｂを、それぞれ、平坦な面にすることによって、ｐ型クラッド層１３の平坦面部１３ｂおよび１３ｃを、それぞれ、平坦な面になるようにすることができる。これにより、ｐ側電極４０の下面４０ａに複数の凸部４０ｂを形成するために、ｐ型クラッド層１３を複数の凹部または凸部を有するように加工する必要がないので、半導体層１０（ｐ型クラッド層１３）の結晶性が悪化するのを抑制することができる。
【００３１】
また、第１実施形態では、ｐ側電極４０の下面４０ａに複数の凸部４０ｂを形成することによって、複数の凸部４０ｂの側面の面積の分、ｐ側電極４０の下面４０ａの表面積を増加させることができる。これにより、半導体レーザ素子１００のパルス発光立ち上がり時間を短くすることができるので、半導体レーザ素子１００を駆動させる際に加えられるパルス信号に対する応答速度を大きくすることができる。
【００３２】
また、第１実施形態では、ｐ側電極４０の下面４０ａに複数の凸部４０ｂを形成することによって、半導体レーザ素子１００の小型化に伴ってｐ側電極４０の平面積が小さくなった場合にも、複数の凸部４０ｂにより、ｐ側電極４０の下面４０ａの表面積が小さくなるのを抑制することができる。これにより、半導体レーザ素子１００が小型化された場合にも、パルス信号に対する応答速度が低下するのを抑制することができる。
【００３３】
また、第１実施形態では、リッジ１０ａを、共振器方向（Ｘ方向）に沿うようにストライプ状に延びるように形成するとともに、電流ブロック層２０および３０の複数の凹部２０ｄおよび３０ｄを、リッジ１０ａの延びる方向と略平行な方向（Ｘ方向）にストライプ状に延びるように形成することによって、半導体レーザ素子１００が温度変化により変形した場合に、共振器方向と平行な方向にストライプ状に延びるように形成した複数の凹部２０ｄおよび３０ｄによって、半導体レーザ素子１００の共振器方向と垂直な方向における変形が起こりやすくなるので、半導体レーザ素子１００の共振器方向と平行な方向における変形を抑制することができる。これにより、半導体レーザ素子１００を共振器方向に変形させにくくすることができるので、レーザ発振状態を安定させることができる。さらに、共振器方向と垂直な方向（Ｙ方向）へのクラックの発生を抑制することができるので、半導体レーザ素子１００の信頼性を向上させることができる。
【００３４】
［実施例］
図４は、本発明の第１実施形態に対応する実施例の効果を確認するために行った確認実験の結果を示した図である。図４を参照して、上記した第１実施形態の効果を確認するために行った確認実験について説明する。
【００３５】
この確認実験では、まず、上記した第１実施形態の製造プロセスと同様の製造プロセスを用いて、上記第１実施形態に対応する半導体レーザ素子１００と同様の構造を有する半導体レーザ素子を作製した。この際、ｐ側電極と電流ブロック層および半導体層との接触面積が異なる半導体レーザ素子を複数作製した。そして、各々の半導体レーザ素子の立ち上がり時間を測定した。ここで、上記した立ち上がり時間の定義について説明する。
【００３６】
半導体レーザ素子は、半導体レーザ素子に信号が加えられてから半導体レーザ素子が発光し、そして発光のピーク強度に到達するまでに、ある程度の時間を必要とする。この半導体レーザ素子の発光のピーク時の光強度を１００％とする。そして、半導体レーザ素子に信号が加えられて発光する際に、半導体レーザ素子の発光が１０％の光強度の時を起点として、半導体レーザ素子の発光が９０％の光強度に到達するまでの経過時間を立ち上がり時間と定義する。
【００３７】
また、各々の半導体レーザ素子の立ち上がり時間を測定した後、ｐ側電極と電流ブロック層および半導体層との接触面積が最も小さい半導体レーザ素子の接触面積と半導体レーザ素子に入力されるパルス信号に対する立ち上がり時間とを基準として、他の半導体レーザ素子の接触面積と立ち上がり時間とをそれぞれグラフにプロットした。
【００３８】
図４を参照して、半導体レーザ素子のｐ側電極と電流ブロック層および半導体層との接触面積が大きくなるにしたがって、半導体レーザ素子の立ち上がり時間は小さくなることが見出された。したがって、第１実施形態において、半導体レーザ素子１００は、ｐ側電極４０と、電流ブロック層２０、電流ブロック層３０およびｐ側コンタクト層１４との接触面積が大きくなるにしたがって、半導体レーザ素子１００のパルス発光立ち上がり時間を短くすることが可能であるので、半導体レーザ素子１００を駆動させる際に加えられるパルス信号に対する応答速度を大きくすることが可能であると考えられる。
【００３９】
（第２実施形態）
図５は、本発明の第２実施形態による半導体レーザ素子の構造を示した平面図である。図６は、本発明の第２実施形態による半導体レーザ素子の構造を示した拡大断面図である。図５および図６を参照して、この第２実施形態による半導体レーザ素子２００では、上記第１実施形態と異なり、電流ブロック層２３０の上面２３０ｃの一部に、凹凸形状のない平坦部２３０ｇが形成されているとともに、平坦部２３０ｇに対応するように、ｐ側電極２４０の上面２４０ｃに凹凸形状のないワイヤボンド用の平坦部２４０ｊが形成されている場合について説明する。
【００４０】
本発明の第２実施形態による半導体レーザ素子２００では、図５および図６に示すように、ｐ型クラッド層１３（図６参照）のＹ１方向側の平坦面部１３ｂ（図６参照）およびＹ２方向側の平坦面部１３ｃ（図６参照）の上には、それぞれ、ＳｉＯ２からなる電流ブロック層２０および２３０が形成されている。なお、電流ブロック層２３０は、本発明の「電流ブロック層」の一例である。
【００４１】
ここで、第２実施形態では、図６に示すように、電流ブロック層２３０の下面２３０ｂは、ｐ型クラッド層１３の平坦面部１３ｃと対応するように、平坦な面になるように形成されている。また、図５に示すように、電流ブロック層２３０の上面２３０ｃには、それぞれ、Ｘ方向にストライプ状に延びる複数の凹部２３０ｅがＸ１方向側に形成されているとともに、Ｘ方向にストライプ状に延びる複数の凹部２３０ｆがＸ２方向側に形成されている。この複数の凹部２３０ｅおよび２３０ｆは、リッジ１０ａ側の端部と電流ブロック層２３０のＹ２方向側およびＸ方向側の外側の端部とによって構成される領域ｃに形成されている。また、複数の凹部２３０ｅと複数の凹部２３０ｆとに挟まれた領域（Ｘ方向の略中央部）には、凹凸形状が形成されていない平坦部２３０ｇが形成されている。なお、複数の凹部２３０ｅおよび２３０ｆは、本発明の「複数の凹部または凸部」の一例である。
【００４２】
また、第２実施形態では、電流ブロック層２０の上面２０ｃおよび電流ブロック層２３０の上面２３０ｃの上と、リッジ１０ａ（ｐ側コンタクト層１４）の上面上とには、ｐ側電極２４０が形成されている。また、図５に示すように、ｐ側電極２４０の下面２４０ａのＹ２方向側には、電流ブロック層２３０の複数の凹部２３０ｅおよび２３０ｆに対応するように、下方（図６参照）に突出する複数の凸部２４０ｅおよび２４０ｆが形成されているとともに、図６に示すように、電流ブロック層２３０の凹凸形状が形成されていない平坦部２３０ｇ上に、凹凸形状が形成されていない平坦部２４０ｇが形成されている。なお、ｐ側電極２４０は、本発明の「電極」の一例である。
【００４３】
また、ｐ側電極２４０は、略均一の厚みになるように形成されていることによって、図５に示すように、ｐ側電極２４０の上面２４０ｃのＹ２方向側は、複数の凸部２４０ｅおよび２４０ｆに対応するように、複数の凹部２４０ｈおよび２４０ｉが形成されているとともに、図６に示すように、平坦部２４０ｇに対応するように、平坦部２４０ｊが形成されている。また、平坦部２４０ｊは、ワイヤボンドが可能な表面積を有するように構成されている。また、平坦部２４０ｊの上には、ワイヤ２６０がボンディングされている。なお、第２実施形態による半導体レーザ素子２００のその他の構造は、上記第１実施形態と同様である。
【００４４】
第２実施形態では、上記のように、ｐ側電極２４０の上面２４０ｃのＹ２方向側に、平坦部２４０ｊを形成することによって、ｐ側電極２４０に凸部４０ｂ、２４０ｅおよび２４０ｆ（凹部４０ｄ、２４０ｈおよび２４０ｉ）を形成した場合にも、平坦部２４０ｊにおいてワイヤボンドを容易に行うことができる。また、平坦部２４０ｊにワイヤボンドできるので、ワイヤ２６０とｐ側電極２４０とのボンディング強度を向上させることができる。なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００４５】
（第３実施形態）
図７は、本発明の第３実施形態による半導体レーザ素子の構造を示した拡大断面図である。図１および図７を参照して、この第３実施形態による半導体レーザ素子３００では、上記第１実施形態と異なり、電流ブロック層３２０および３３０が、それぞれ、下側電流ブロック層３２１および３３１と、上側電流ブロック層３２２および３３２とからなるとともに、上側電流ブロック層３２２の上面３２２ｂおよび上側電流ブロック層３３２の上面３３２ｂの上に、それぞれ、複数の凹部３２２ｃおよび３３２ｃが形成されている場合について説明する。
【００４６】
本発明の第３実施形態による半導体レーザ素子３００では、図７に示すように、ｐ型クラッド層１３のＹ１方向側の平坦面部１３ｂおよびＹ２方向側の平坦面部１３ｃの上には、それぞれ、ＳｉＯ２からなる電流ブロック層３２０および３３０が形成されている。また、電流ブロック層３２０および３３０は、それぞれ、下側電流ブロック層３２１および３３１と、上側電流ブロック層３２２および３３２とからなる。また、下側電流ブロック層３２１のＹ２方向側の縦断面形状における側面３２１ａおよび下側電流ブロック層３３１のＹ１方向側の縦断面形状における側面３３１ａは、それぞれ、リッジ１０ａのＹ１方向側の側面１０ｂおよびＹ２方向側の側面１０ｃと接するように構成されている。なお、電流ブロック層３２０および３３０は、それぞれ、本発明の「電流ブロック層」の一例である。また、下側電流ブロック層３２１および３３１は、それぞれ、本発明の「第１電流ブロック層」の一例であり、上側電流ブロック層３２２および３３２は、それぞれ、本発明の「第２電流ブロック層」の一例である。
【００４７】
また、第３実施形態では、電流ブロック層３２０の下側電流ブロック層３２１の下面３２１ｂと、電流ブロック層３３０の下側電流ブロック層３３１の下面３３１ｂと、下側電流ブロック層３２１の上面３２１ｃおよび上側電流ブロック層３２２の下面３２２ａと、下側電流ブロック層３３１の上面３３１ｃおよび上側電流ブロック層３３２の下面３３２ａとは、それぞれ、平坦な面になるように形成されている。
【００４８】
ここで、第３実施形態では、上側電流ブロック層３２２の上面３２２ｂおよび上側電流ブロック層３３２の上面３３２ｂには、それぞれ、Ｘ方向（図１参照）にストライプ状に延びる複数の凹部３２２ｃおよび３３２ｃが形成されている。この複数の凹部３２２ｃは、リッジ１０ａ側の端部と上側電流ブロック層３２２の外側の端部とによって構成される領域ｄに形成されているとともに、複数の凹部３３２ｃは、リッジ１０ａ側の端部と上側電流ブロック層３３２の外側の端部とによって構成される領域ｅに形成されている。また、第３実施形態では、第１実施形態と異なり、電流ブロック層をリッジ高さ以上にすることができないという制約がないので、上側電流ブロック層３２２および３３２に、リッジ１０ａの高さ以上の深さを有する複数の凹部３２２ｃおよび３３２ｃを形成することが可能である。したがって、上側電流ブロック層３２２および３３２の表面積をより大きくすることが可能である。
【００４９】
また、複数の凹部３２２ｃおよび３３２ｃにおける上側電流ブロック層３２２および３３２は、約０．１μｍの厚みを有するとともに、複数の凹部３２２ｃおよび３３２ｃの部分以外の上側電流ブロック層３２２および３３２は、約１μｍの厚みを有する。すなわち、複数の凹部３２２ｃおよび３３２ｃは、それぞれ、Ｚ方向に約０．９μｍの深さを有する。なお、複数の凹部３２２ｃおよび３３２ｃは、本発明の「複数の凹部または凸部」の一例である。
【００５０】
また、第３実施形態では、下側電流ブロック層３２１の上面３２１ｃおよび下側電流ブロック層３３１の上面３３１ｃの上の一部と、上側電流ブロック層３２２の上面３２２ｂおよび上側電流ブロック層３３２の上面３３２ｂの上と、リッジ１０ａ（ｐ側コンタクト層１４）の上面上とには、ｐ側電極３４０が形成されている。また、ｐ側電極３４０の下面３４０ａには、上側電流ブロック層３２２の上面３２２ｂおよび上側電流ブロック層３３２の上面３３２ｂに形成された複数の凹部３２２ｃおよび３３２ｃにそれぞれ対応するように、下方に突出する複数の凸部３４０ｂが形成されている。また、複数の凸部３４０ｂが形成されている部分における下面３４０ａと、複数の凸部３４０ｂが形成されていない部分における下面３４０ａとのＺ方向の間の長さ（高さ）は、約０．９μｍになるように構成されている。また、ｐ側電極３４０は、略均一の厚みになるように形成されていることによって、ｐ側電極３４０の上面３４０ｃは、複数の凸部３４０ｂに対応するように、複数の凹部３４０ｄが形成されている。なお、ｐ側電極３４０は、本発明の「電極」の一例である。なお、第３実施形態による半導体レーザ素子３００のその他の構造は、上記第１実施形態と同様である。
【００５１】
次に、図１および図７を参照して、第３実施形態による半導体レーザ素子３００の製造プロセスについて説明する。
【００５２】
第３実施形態による半導体レーザ素子３００の製造プロセスでは、図７に示すように、ｐ型クラッド層１３の平坦面部１３ｂおよび１３ｃとｐ側コンタクト層１４の上面とに、ＳｉＯ２層（図示せず）を形成する。そして、フォトリソグラフィによりレジストパターンを形成した後、そのレジストパターンをマスクとしてエッチングなどを行うことにより、ｐ側コンタクト層１４の上面のＳｉＯ２層を除去する。これにより、Ｙ１方向側に下側電流ブロック層３２１を形成するとともに、Ｙ２方向側に下側電流ブロック層３３１を形成する。この際、下側電流ブロック層３２１の下面３２１ｂおよび上面３２１ｃと、下側電流ブロック層３３１の下面３３１ｂおよび上面３３１ｃとは、それぞれ、平坦な面になる。
【００５３】
ここで、第３実施形態の製造プロセスでは、下側電流ブロック層３２１および３３１の上面上に、ＳｉＯ２層（図示せず）を形成する。そして、フォトリソグラフィによりレジストパターンを形成した後、そのレジストパターンをマスクとしてエッチングなどを行うことにより、それぞれ、Ｘ方向（図１参照）にストライプ状に延びる複数の凹部３２２ｃおよび３３２ｃを有する上側電流ブロック層３２２および３３２を形成する。その後、上側電流ブロック層３２２の上面３２２ｂおよび上側電流ブロック層３３２の上面３３２ｂの上に、真空蒸着法を用いて、ｐ側電極３４０を略均一の厚みになるように形成する。なお、第３実施形態による半導体レーザ素子３００のその他の製造プロセスは、上記第１実施形態と同様である。
【００５４】
第３実施形態では、上記のように、上側電流ブロック層３２２の上面３２２ｂおよび上側電流ブロック層３３２の上面３３２ｂに、それぞれ、Ｘ方向（図１参照）にストライプ状に延びる複数の凹部３２２ｃおよび３３２ｃを形成するとともに、下側電流ブロック層３２１の下面３２１ｂおよび電流ブロック層３３０の下側電流ブロック層３３１の下面３３１ｂを、平坦な面になるように構成する。これにより、電流ブロック層３２０および３３０を、それぞれ、リッジ１０ａに対応するように厚さが制限される、即ちリッジ１０ａの高さよりも厚みを大きくすることができない下側電流ブロック層３２１および３３１と、リッジ１０ａに関わらず厚さが制限されない上側電流ブロック層３２２および３３２とに分けることができるので、上側電流ブロック層３２２および３３２において、複数の凹部３２２ｃおよび３３２ｃの高さ（深さ）をより大きくすることができる。このため、ｐ側電極３４０の下面３４０ａの表面積をより増加させることができるので、パルス信号に対する応答速度をより大きくすることができる。なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
【００５５】
（第４実施形態）
図８は、本発明の第４実施形態による半導体レーザ素子の構造を示した拡大平面図である。図９は、本発明の第４実施形態による半導体レーザ素子の構造を示した拡大断面図である。図８および図９を参照して、この第４実施形態による半導体レーザ素子４００では、上記第１実施形態と異なり、電流ブロック層４２０の上面４２０ｃおよび電流ブロック層４３０の上面４３０ｃに、それぞれ、平面的に見て、島状に分布する複数の凹部４２０ｄおよび４３０ｄが形成されている場合について説明する。
【００５６】
本発明の第４実施形態による半導体レーザ素子４００では、図８および図９に示すように、電流ブロック層４２０（図９参照）および電流ブロック層４３０（図９参照）に、それぞれ、平面的に見て、島状に分布する複数の凹部４２０ｄおよび４３０ｄが形成されている。具体的には、図９に示すように、ｐ型クラッド層１３のＹ１方向側の平坦面部１３ｂおよびＹ２方向側の平坦面部１３ｃの上には、それぞれ、ＳｉＯ２からなる電流ブロック層４２０および４３０が形成されている。なお、電流ブロック層４２０および４３０は、それぞれ、本発明の「電流ブロック層」の一例である。
【００５７】
ここで、第４実施形態では、電流ブロック層４２０の下面４２０ｂおよび電流ブロック層４３０の下面４３０ｂは、それぞれ、ｐ型クラッド層１３の平坦面部１３ｂおよび１３ｃと対応するように、平坦な面になるように形成されている。また、電流ブロック層４２０の上面４２０ｃおよび電流ブロック層４３０の上面４３０ｃには、図８に示すように、それぞれ、円形状を有する複数の凹部４２０ｄおよび４３０ｄが形成されている。この複数の凹部４２０ｄは、リッジ１０ａ側の端部と電流ブロック層４２０のＹ１方向側およびＸ方向側の外側の端部とによって構成される領域ｆに形成されているとともに、複数の凹部４３０ｄは、リッジ１０ａ側の端部と電流ブロック層４３０のＹ２方向側およびＸ方向側の外側の端部とによって構成される領域ｇに形成されている。また、複数の凹部４２０ｄおよび４３０ｄは、平面的に見て、それぞれ、Ｘ方向およびＹ方向に一定間隔を隔てて分布するように形成されている。なお、複数の凹部４２０ｄおよび４３０ｄは、本発明の「複数の凹部または凸部」の一例である。
【００５８】
また、第４実施形態では、図９に示すように、電流ブロック層４２０の上面４２０ｃ上と、電流ブロック層４３０の上面４３０ｃ上と、リッジ１０ａ（ｐ側コンタクト層１４）の上面上とには、ｐ側電極４４０が形成されている。このｐ側電極４４０の下面４４０ａには、電流ブロック層４２０の上面４２０ｃおよび電流ブロック層４３０の上面４３０ｃに形成された円形状を有する複数の凹部４２０ｄおよび４３０ｄに対応するように、それぞれ、下方に突出するとともに円形状を有する複数の凸部４４０ｂが形成されている。また、ｐ側電極４４０は、略均一の厚みになるように形成されていることによって、ｐ側電極４４０の上面４４０ｃには、図８に示すように、円形状を有する複数の凸部４４０ｂに対応するように、円形状を有する複数の凹部４４０ｄが形成されている。なお、ｐ側電極４４０は、本発明の「電極」の一例である。なお、第４実施形態による半導体レーザ素子４００のその他の構造は、上記第１実施形態と同様である。
【００５９】
第４実施形態では、上記のように、複数の凹部４２０ｄおよび４３０ｄを、平面的に見て、電流ブロック層４２０の上面４２０ｃおよび電流ブロック層４３０の上面４３０ｃに島状に分布するように形成することによって、複数の凹部４２０ｄおよび４３０ｄをそれぞれ互いに島状に近接するように配置することができるので、上記第１実施形態の複数の凹部２０ｄおよび３０ｄ（図１参照）のようにストライプ状に形成する場合（図１参照）と比べて、ｐ側電極４４０の下面４４０ａの表面積をさらに増加させることができる。なお、第４実施形態のその他の効果は、上記第１実施形態と同様である。
【００６０】
（第５実施形態）
図１０は、本発明の第５実施形態による半導体レーザ素子の構造を示した拡大平面図である。図１１は、本発明の第５実施形態による半導体レーザ素子の構造を示した拡大断面図である。図１０および図１１を参照して、この第５実施形態による半導体レーザ素子５００では、上記第３実施形態と異なり、上側電流ブロック層５２２および上側電流ブロック層５３２が、それぞれ、複数の凹部５２２ａおよび５３２ａが形成された多孔質膜からなる場合について説明する。
【００６１】
本発明の第５実施形態による半導体レーザ素子５００では、図１０および図１１に示すように、上側電流ブロック層５２２および５３２（図１１参照）に、それぞれ、複数の凹部５２２ａおよび５３２ａが形成されている。具体的には、図１１に示すように、ｐ型クラッド層１３のＹ１方向側の平坦面部１３ｂおよびＹ２方向側の平坦面部１３ｃの上には、それぞれ、電流ブロック層５２０および５３０が形成されている。また、電流ブロック層５２０および５３０は、それぞれ、ＳｉＯ２からなる下側電流ブロック層３２１および３３１と、Ａｌ２Ｏ３からなる上側電流ブロック層５２２および５３２とからなる。なお、電流ブロック層５２０および５３０は、それぞれ、本発明の「電流ブロック層」の一例であり、上側電流ブロック層５２２および５３２は、本発明の「第２電流ブロック層」の一例である。
【００６２】
ここで、第５実施形態では、電流ブロック層５２０の上側電流ブロック層５２２および５３２は、それぞれ、多孔質膜からなるとともに、多孔質膜のそれぞれの孔に対応するように複数の凹部５２２ａおよび５３２ａが形成されている。この複数の凹部５２２ａは、リッジ１０ａ側の端部と上側電流ブロック層５２２のＹ１方向側およびＸ方向側の外側の端部とによって構成される領域ｈに形成されているとともに、複数の凹部５３２ａは、リッジ１０ａ側の端部と上側電流ブロック層５３２のＹ２方向側およびＸ方向側の外側の端部とによって構成される領域ｉに形成されている。また、複数の凹部５２２ａおよび５３２ａは、図１０に示すように、島状にランダムに分布するように構成されている。また、図１１に示すように、複数の凹部５２２ａおよび５３２ａは、それぞれ、上側電流ブロック層５２２および５３２をＺ方向に貫通するように構成されている。すなわち、凹部５２２ａおよび５３２ａの底面は、それぞれ、下側電流ブロック層３２１の上面３２１ｃおよび下側電流ブロック層３３１の上面３３１ｃになるように構成されている。
【００６３】
また、上側電流ブロック層５２２の凹部５２２ａおよび５３２ａの内部および上側と、リッジ１０ａ（ｐ側コンタクト層１４）の上面上とには、ｐ側電極５４０が形成されている。また、ｐ側電極５４０は、複数の凹部５２２ａおよび５３２ａに充墳されるように構成されている。これにより、ｐ側電極５４０には、複数の凹部５２２ａおよび５３２ａに対応するように、下方に突出する複数の凸部５４０ａが形成される。また、ｐ側電極５４０の上面５４０ｂは、リッジ１０ａ近傍の段差を除き平坦な面になるように構成されている。なお、複数の凹部５２２ａおよび５３２ａは、本発明の「複数の凹部または凸部」の一例であり、ｐ側電極５４０は、本発明の「電極」の一例である。なお、第５実施形態による半導体レーザ素子５００のその他の構造は、上記第３実施形態と同様である。
【００６４】
次に、第５実施形態による半導体レーザ素子５００の製造プロセスについて説明する。
【００６５】
第５実施形態による半導体レーザ素子５００の製造プロセスでは、下側電流ブロック層３２１の上面３２１ｃおよび下側電流ブロック層３３１の上面３３１ｃに、Ａｌ層を形成した後、電解液中で陽極酸化する。これにより、Ａｌ２Ｏ３からなる上側電流ブロック層５２２および５３２が多孔質膜になるように形成される。この結果、多孔質膜のそれぞれの孔に対応するように島状にランダムに分布した複数の凹部５２２ａおよび５３２ａが形成される。この際、複数の凹部５２２ａおよび５３２ａをランダムに形成させるので、フォトリソグラフィによるパターニングは不要である。また、陽極酸化することによって、複数の凹部５２２ａおよび５３２ａの深さを容易に大きくすることが可能である。
【００６６】
その後、上側電流ブロック層５２２および５３２の多孔質膜のそれぞれの孔に対応する複数の凹部５２２ａおよび５３２ａに充墳されるように、ｐ側電極５４０を形成する。なお、第５実施形態による半導体レーザ素子５００のその他の製造プロセスは、上記第３実施形態と同様である。
【００６７】
第５実施形態では、上記のように、電流ブロック層５２０および５３０を多孔質膜からなるように構成することによって、複数の凹部５２２ａおよび５３２ａが微細化されるので、ｐ側電極５４０の表面積をより増加させることができる。これにより、パルス信号に対する応答速度をより大きくすることができる。なお、第５実施形態のその他の効果は、上記第３実施形態と同様である。
【００６８】
（第６実施形態）
図１２は、本発明の第６実施形態による半導体レーザ素子の構造を示した拡大断面図である。図１および図１２を参照して、この第６実施形態による半導体レーザ素子６００では、上記第１実施形態と異なり、電流ブロック層６２０および６３０が、半導体層６１０のｐ型クラッド層６１３とｐ型コンタクト層６１４との間に形成されている場合について説明する。
【００６９】
本発明の第６実施形態による半導体レーザ素子６００では、図１２に示すように、半導体層６１０の活性層１２の上面上には、凸部６１３ａ、平坦面部６１３ｂおよび６１３ｃを有するｐ型クラッド層６１３が形成されている。また、ｐ型クラッド層６１３の凸部６１３ａにより、光導波路を形成するための電流通路部６１０ａが構成されている。また、電流通路部６１０ａは、ｐ型クラッド層６１３のＹ方向の略中央部の上部で、Ｘ方向（図１参照）にストライプ状に延びるように形成されている。
【００７０】
また、第６実施形態では、ｐ型クラッド層６１３のＹ１方向側の平坦面部６１３ｂおよびＹ２方向側の平坦面部６１３ｃの上には、それぞれ、低温成長させたＡｌＮなどの高抵抗半導体からなる電流ブロック層６２０および６３０が形成されている。この電流ブロック層６２０のＹ２方向側の縦断面形状における側面６２０ａおよび電流ブロック層６３０のＹ１方向側の縦断面形状における側面６３０ａは、それぞれ、電流通路部６１０ａのＹ１方向側の側面６１０ｂおよびＹ２方向側の側面６１０ｃと接するように構成されている。なお、電流ブロック層６２０および６３０は、それぞれ、本発明の「電流ブロック層」の一例である。
【００７１】
ここで、第６実施形態では、電流ブロック層６２０の下面６２０ｂおよび電流ブロック層６３０の下面６３０ｂは、ｐ型クラッド層６１３の平坦面部６１３ｂおよび６１３ｃと対応するように、平坦な面になるように形成されている。また、電流ブロック層６２０の上面６２０ｃおよび電流ブロック層６３０の上面６３０ｃには、それぞれ、Ｘ方向（図１参照）にストライプ状に延びる複数の凹部６２０ｄおよび６３０ｄが形成されている。この複数の凹部６２０ｄは、電流通路部６１０ａ側の端部と電流ブロック層６２０の外側の端部とによって構成される領域ｊに形成されているとともに、複数の凹部６３０ｄは、電流通路部６１０ａ側の端部と電流ブロック層６３０の外側の端部とによって構成される領域ｋに形成されている。なお、複数の凹部６２０ｄおよび６３０ｄは、本発明の「複数の凹部または凸部」の一例である。
【００７２】
また、電流ブロック層６２０の上面６２０ｃ上と、電流ブロック層６３０の上面６３０ｃ上と、電流通路部６１０ａ（ｐ型クラッド層６１３のＹ方向の略中央部の上部）の上面上とには、導電性の大きいｐ型コンタクト層６１４が形成されている。また、ｐ型コンタクト層６１４の下面６１４ａには、電流ブロック層６２０の上面６２０ｃおよび電流ブロック層６３０の上面６３０ｃにそれぞれ形成された複数の凹部６２０ｄおよび６３０ｄに対応するように、複数の凸部６１４ｂが形成されている。また、ｐ型コンタクト層６１４は、略均一の厚みになるように形成されていることによって、ｐ型コンタクト層６１４の上面６１４ｃには、複数の凸部６１４ｂに対応するように、複数の凹部６１４ｄが形成されている。
【００７３】
また、ｐ型コンタクト層６１４の上面６１４ｃ上には、ｐ側電極６４０が形成されている。また、ｐ側電極６４０の下面６４０ａには、ｐ型コンタクト層６１４の上面６１４ｃに形成された複数の凹部６１４ｄに対応するように、下方に突出する複数の凸部６４０ｂが形成されている。なお、ｐ側電極６４０は、本発明の「電極」の一例である。なお、第６実施形態による半導体レーザ素子６００のその他の構造および効果は、上記第１実施形態と同様である。
【００７４】
（第７実施形態）
図１３は、本発明の第７実施形態による半導体レーザ素子の構造を示した拡大断面図である。図１および図１３を参照して、この第７実施形態による半導体レーザ素子７００では、上記第６実施形態と異なり、電流ブロック層７２０および７３０が、半導体層７１０のｎ型クラッド層７１１とｐ型クラッド層７１３との間に形成されているとともに、電流通路部７１０ａが、ｎ型クラッド層７１１と活性層７１２とｐ型クラッド層７１３とによって形成されている場合について説明する。
【００７５】
本発明の第７実施形態による半導体レーザ素子７００では、図１３に示すように、ｎ型ＧａＮ基板１の上面上に、半導体層７１０のｎ型クラッド層７１１が形成されている。また、ｎ型クラッド層７１１は、凸部７１１ａと、Ｙ１方向側の平坦面部７１１ｂと、Ｙ２方向側の平坦面部７１１ｃとを有する。また、ｎ型クラッド層７１１のＹ方向の略中央部の上面上には、活性層７１２が形成されている。また、活性層７１２の上面上には、ｐ型クラッド層７１３が形成されている。また、ｎ型クラッド層７１１の凸部７１１ａと、活性層７１２と、ｐ型クラッド層７１３の一部とにより、光導波路を形成するための電流通路部７１０ａが構成されている。また、電流通路部７１０ａは、Ｘ方向（図１参照）にストライプ状に延びるように形成されている。すなわち、半導体レーザ素子７００は、いわゆる埋め込み型の構造を有している。
【００７６】
また、ｎ型クラッド層７１１のＹ１方向側の平坦面部７１１ｂおよびＹ２方向側の平坦面部７１１ｃの上には、それぞれ、低温成長させたＡｌＮなどの高抵抗半導体からなる電流ブロック層７２０および７３０が形成されている。この電流ブロック層７２０のＹ２方向側の縦断面形状における側面７２０ａおよび電流ブロック層７３０のＹ１方向側の縦断面形状における側面７３０ａは、それぞれ、電流通路部７１０ａのＹ１方向側の側面７１０ｂおよびＹ２方向側の側面７１０ｃと接するように構成されている。なお、電流ブロック層７２０および７３０は、それぞれ、本発明の「電流ブロック層」の一例である。
【００７７】
ここで、第７実施形態では、電流ブロック層７２０の下面７２０ｂおよび電流ブロック層７３０の下面７３０ｂは、ｎ型クラッド層７１１の平坦面部７１１ｂおよび７１１ｃと対応するように、平坦な面になるように形成されている。また、電流ブロック層７２０の上面７２０ｃおよび電流ブロック層７３０の上面７３０ｃには、それぞれ、Ｘ方向（図１参照）にストライプ状に延びる複数の凹部７２０ｄおよび７３０ｄが形成されている。この複数の凹部７２０ｄは、電流通路部７１０ａ側の端部と電流ブロック層７２０の外側の端部とによって構成される領域ｌに形成されているとともに、複数の凹部７３０ｄは、電流通路部７１０ａ側の端部と電流ブロック層７３０の外側の端部とによって構成される領域ｍに形成されている。また、複数の凹部７２０ｄおよび７３０ｄは、それぞれ、Ｚ方向に底面から側面が斜め上方向に延びるような断面形状を有するように形成されている。これにより、面積増加率は小さくなるものの、ｐ側電極６４０と半導体層７１０（後述するｐ型コンタクト層７１４）との密着性を高めることが可能である。なお、複数の凹部７２０ｄおよび７３０ｄは、本発明の「複数の凹部または凸部」の一例である。
【００７８】
また、電流ブロック層７２０の上面７２０ｃ上と電流ブロック層７３０の上面７３０ｃ上とに形成されるｐ型クラッド層７１３は、電流通路部７１０ａの活性層７１２上のｐ型クラッド層７１３と一体的に形成されている。また、ｐ型クラッド層７１３の下面７１３ａには、電流ブロック層７２０の上面７２０ｃおよび電流ブロック層７３０の上面７３０ｃに形成された複数の凹部７２０ｄおよび７３０ｄに対応するように、複数の凸部７１３ｂが形成されている。また、ｐ型クラッド層７１３は、略均一の厚みになるように形成されていることによって、ｐ型クラッド層７１３の上面７１３ｃには、複数の凸部７１３ｂに対応するように、複数の凹部７１３ｄが形成されている。
【００７９】
また、ｐ型クラッド層７１３の上面７１３ｃ上には、導電性の大きいｐ型コンタクト層７１４が形成されている。また、ｐ型コンタクト層７１４の下面７１４ａには、ｐ型クラッド層７１３の上面７１３ｃに形成された複数の凹部７１３ｄに対応するように、複数の凸部７１４ｂが形成されている。また、ｐ型コンタクト層７１４は、略均一の厚みになるように形成されていることによって、ｐ型コンタクト層７１４の上面７１４ｃには、複数の凸部７１４ｂに対応するように、複数の凹部７１４ｄが形成されている。なお、第７実施形態による半導体レーザ素子７００のその他の構造および効果は、上記第６実施形態と同様である。
【００８０】
（第８実施形態）
図１４は、本発明の第８実施形態による半導体レーザ素子の構造を示した拡大断面図である。図１および図１４を参照して、この第８実施形態による半導体レーザ素子８００では、上記第６実施形態と異なり、電流ブロック層８２０および８３０が、半導体層８１０のｐ型クラッド層８１３に挟み込まれるように形成されている場合について説明する。
【００８１】
本発明の第８実施形態による半導体レーザ素子８００では、図１４に示すように、半導体層８１０の活性層１２の上面上には、ｐ型クラッド層８１３が形成されている。また、ｐ型クラッド層８１３は、約０．２μｍの厚みを有する下部ｐ型クラッド層８１３ｅと、約０．１μｍの厚みを有する上部ｐ型クラッド層８１３ｆとから構成されている。
【００８２】
また、第８実施形態では、下部ｐ型クラッド層８１３ｅは、上方に突出する凸部８１３ｇ、平坦面部８１３ｈおよび８１３ｉを有する。また、上部ｐ型クラッド層８１３ｆは、下方に突出する凸部８１３ｊを有する。また、下部ｐ型クラッド層８１３ｅの凸部８１３ｇと上部ｐ型クラッド層８１３ｆの凸部８１３ｊとにより、光導波路を形成するための電流通路部８１０ａが構成されている。また、電流通路部８１０ａは、Ｘ方向（図１参照）にストライプ状に延びるように形成されている。また、ｐ型クラッド層８１３の下部ｐ型クラッド層８１３ｅのＹ１方向側の平坦面部８１３ｈおよびＹ２方向側の平坦面部８１３ｉの上には、それぞれ、低温成長させたＡｌＮなどの高抵抗半導体からなる電流ブロック層８２０および８３０が形成されている。この電流ブロック層８２０のＹ２方向側の縦断面形状における側面８２０ａおよび電流ブロック層８３０のＹ１方向側の縦断面形状における側面８３０ａは、それぞれ、電流通路部８１０ａのＹ１方向側の側面８１０ｂおよびＹ２方向側の側面８１０ｃと接するように構成されている。なお、電流ブロック層８２０および８３０は、それぞれ、本発明の「電流ブロック層」の一例である。
【００８３】
ここで、第８実施形態では、電流ブロック層８２０の下面８２０ｂおよび電流ブロック層８３０の下面８３０ｂは、下部ｐ型クラッド層８１３ｅの平坦面部８１３ｈおよび８１３ｉと対応するように、平坦な面になるように形成されている。また、電流ブロック層８２０の上面８２０ｃおよび電流ブロック層８３０の上面８３０ｃには、それぞれ、Ｘ方向（図１参照）にストライプ状に延びる複数の凹部８２０ｄおよび８３０ｄが形成されている。この複数の凹部８２０ｄは、電流通路部８１０ａ側の端部と電流ブロック層８２０の外側の端部とによって構成される領域ｎに形成されているとともに、複数の凹部８３０ｄは、電流通路部８１０ａ側の端部と電流ブロック層８３０の外側の端部とによって構成される領域ｏに形成されている。また、複数の凹部８２０ｄおよび８３０ｄは、それぞれ、Ｚ方向に底面から側面が斜め上方向に延びるような断面形状を有するように形成されている。これにより、面積増加率は小さくなるものの、ｐ側電極６４０と半導体層８１０（後述するｐ型コンタクト層８１４）との密着性を高めることが可能である。なお、複数の凹部８２０ｄおよび８３０ｄは、本発明の「複数の凹部または凸部」の一例である。
【００８４】
また、電流ブロック層８２０の上面８２０ｃ上と、電流ブロック層８３０の上面８３０ｃ上と、電流通路部８１０ａの上面上とには、上部ｐ型クラッド層８１３ｆが形成されている。また、上部ｐ型クラッド層８１３ｆのＹ１方向側の下面８１３ｋおよびＹ２方向側の下面８１３ｌには、電流ブロック層８２０の上面８２０ｃおよび電流ブロック層８３０の上面８３０ｃに形成された複数の凹部８２０ｄおよび８３０ｄに対応するように、複数の凸部８１３ｍが形成されている。また、上部ｐ型クラッド層８１３ｆは、略均一の厚みになるように形成されていることによって、上部ｐ型クラッド層８１３ｆの上面８１３ｎには、複数の凸部８１３ｍに対応するように、複数の凹部８１３ｏが形成されている。
【００８５】
また、上部ｐ型クラッド層８１３ｆの上面８１３ｎ上には、略均一の厚みを有する導電性の大きいｐ型コンタクト層８１４が形成されている。また、ｐ型コンタクト層８１４の下面８１４ａには、上部ｐ型クラッド層８１３ｆの上面８１３ｎに形成された複数の凹部８１３ｏに対応するように、複数の凸部８１４ｂが形成されている。また、ｐ型コンタクト層８１４は、略均一の厚みになるように形成されていることによって、ｐ型コンタクト層８１４の上面８１４ｃには、複数の凸部８１４ｂに対応するように、複数の凹部８１４ｄが形成されている。なお、第８実施形態による半導体レーザ素子８００のその他の構造および効果は、上記第６実施形態と同様である。
【００８６】
（第９実施形態）
図１５は、本発明の第９実施形態による半導体レーザ素子の構造を示した平面図である。図１６は、本発明の第９実施形態による半導体レーザ素子の構造を示した拡大断面図である。図１５および図１６を参照して、この第９実施形態による半導体レーザ素子９００では、上記第１実施形態と異なり、電流ブロック層９２０の上面９２０ｃおよび電流ブロック層９３０の上面９３０ｃに、それぞれ、平面的に見て、櫛状に凸部と凹部とが形成されている場合について説明する。
【００８７】
本発明の第９実施形態による半導体レーザ素子９００では、図１５に示すように、電流ブロック層９２０（図１６参照）および電流ブロック層９３０（図１６参照）に、それぞれ、Ｙ方向に延びる複数の凹部９２０ｄおよび９３０ｄが形成されている。具体的には、図１６に示すように、ｐ型クラッド層１３のＹ１方向側の平坦面部１３ｂおよびＹ２方向側の平坦面部１３ｃの上には、それぞれ、ＳｉＯ２からなる電流ブロック層９２０および９３０が形成されている。なお、電流ブロック層９２０および９３０は、それぞれ、本発明の「電流ブロック層」の一例である。
【００８８】
ここで、第９実施形態では、電流ブロック層９２０の下面９２０ｂおよび電流ブロック層９３０の下面９３０ｂは、それぞれ、ｐ型クラッド層１３の平坦面部１３ｂおよび１３ｃと対応するように、平坦な面になるように形成されている。また、電流ブロック層９２０の上面９２０ｃのＹ２方向側には、図１５に示すように、平坦部９２０ｈが形成されているとともに、電流ブロック層９３０の上面９３０ｃのＹ１方向側には、平坦部９３０ｈが形成されている。また、電流ブロック層９２０の上面９２０ｃのＹ１方向側には、平坦部９２０ｉが形成されているとともに、電流ブロック層９３０の上面９３０ｃのＹ２方向側には、平坦部９３０ｉが形成されている。
【００８９】
また、電流ブロック層９２０の上面９２０ｃには、平坦部９２０ｈのＹ１方向側から平坦部９２０ｉのＹ２方向側の端部まで延びる複数の凹部９２０ｄが形成されている。また、電流ブロック層９３０の上面９３０ｃには、平坦部９３０ｈのＹ２方向側から平坦部９３０ｉのＹ１方向側の端部まで延びる複数の凹部９３０ｄが形成されている。この複数の凹部９２０ｄは、リッジ１０ａ側の端部と電流ブロック層９２０のＹ１方向側およびＸ方向側の外側の端部とによって構成される領域ｐに形成されているとともに、複数の凹部９３０ｄは、リッジ１０ａ側の端部と電流ブロック層９３０のＹ２方向側およびＸ方向側の外側の端部とによって構成される領域ｑに形成されている。また、複数の凹部９２０ｄおよび９３０ｄは、平面的に見て、それぞれ、Ｘ方向に一定間隔を隔てて分布するように形成されている。
【００９０】
また、平坦部９２０ｉと複数の凹部９２０ｄとは、同一平面上になるように構成されているとともに、平坦部９３０ｉと複数の凹部９３０ｄとは、同一平面上になるように構成されている。また、平坦部９２０ｈのＹ１方向側から平坦部９２０ｉのＹ２方向側の端部までの複数の凹部９２０ｄ以外の領域は、平坦部９２０ｈと同一平面上になるように構成されているとともに、平坦部９３０ｈのＹ２方向側から平坦部９３０ｉのＹ１方向側の端部までの複数の凹部９３０ｄ以外の領域は、平坦部９３０ｈと同一平面上になるように構成されている。これにより、電流ブロック層９２０の上面９２０ｃおよび電流ブロック層９３０の上面９３０ｃには、それぞれ、平面的に見て、櫛状の凸部と凹部とが形成されている。この結果、平面的に複数の凹凸形状が形成されるので、ある特定の断面（たとえば図１５のＥ−Ｅ線など）において断面方向に複数の凹凸形状を形成することが可能である。なお、複数の凹部９２０ｄおよび９３０ｄは、本発明の「複数の凹部または凸部」の一例である。
【００９１】
また、第９実施形態では、図１６に示すように、電流ブロック層９２０の上面９２０ｃ上と、電流ブロック層９３０の上面９３０ｃ上と、リッジ１０ａ（ｐ側コンタクト層１４）の上面上とには、ｐ側電極９４０が形成されている。このｐ側電極９４０の下面９４０ａには、下方に突出するとともにＹ方向に延びる複数の凸部９４０ｂが形成されている。また、ｐ側電極９４０は、略均一の厚みになるように形成されていることによって、ｐ側電極９４０の上面９４０ｃには、図１５に示すように、Ｙ方向に延びる複数の凹部９４０ｄが形成されている。なお、ｐ側電極９４０は、本発明の「電極」の一例である。なお、第９実施形態による半導体レーザ素子９００のその他の構造および効果は、上記第１実施形態と同様である。
【００９２】
（第９実施形態の変形例）
図１７は、本発明の第９実施形態の変形例による半導体レーザ素子の構造を示した平面図である。図１７を参照して、この第９実施形態の変形例による半導体レーザ素子１０００では、上記第９実施形態と異なり、電流ブロック層１０２０の上面１０２０ｃおよび電流ブロック層１０３０の上面１０３０ｃに、Ｘ方向に延びる複数の凹部１０２０ｄおよび１０３０ｄが形成されることによって、平面的に見て、櫛状に凸部が形成されている場合について説明する。
【００９３】
本発明の第９実施形態の変形例による半導体レーザ素子１０００では、図１７に示すように、電流ブロック層１０２０の上面１０２０ｃのＸ２方向側には、平坦部１０２０ｈが形成されているとともに、電流ブロック層１０３０の上面１０３０ｃのＸ２方向側には、平坦部１０３０ｈが形成されている。また、電流ブロック層１０２０の上面１０２０ｃのＸ１方向側には、平坦部１０２０ｉが形成されているとともに、電流ブロック層１０３０の上面１０３０ｃのＸ１方向側には、平坦部１０３０ｉが形成されている。
【００９４】
また、電流ブロック層１０２０の上面１０２０ｃには、平坦部１０２０ｈのＸ１方向側から平坦部１０２０ｉのＸ２方向側の端部まで延びる複数の凹部１０２０ｄが形成されている。また、電流ブロック層１０３０の上面１０３０ｃには、平坦部１０３０ｈのＸ１方向側から平坦部１０３０ｉのＸ２方向側の端部まで延びる複数の凹部１０３０ｄが形成されている。この複数の凹部１０２０ｄは、リッジ１０ａ側の端部と電流ブロック層１０２０のＹ１方向側およびＸ方向側の外側の端部とによって構成される領域ｒに形成されているとともに、複数の凹部１０３０ｄは、リッジ１０ａ側の端部と電流ブロック層１０３０のＹ２方向側およびＸ方向側の外側の端部とによって構成される領域ｓに形成されている。また、複数の凹部１０２０ｄおよび１０３０ｄは、平面的に見て、それぞれ、Ｙ方向に一定間隔を隔てて分布するように形成されている。
【００９５】
また、平坦部１０２０ｉと複数の凹部１０２０ｄとは、同一平面上になるように構成されているとともに、平坦部１０３０ｉと複数の凹部１０３０ｄとは、同一平面上になるように構成されている。また、平坦部１０２０ｈのＸ１方向側から平坦部１０２０ｉのＸ２方向側の端部までの複数の凹部１０２０ｄ以外の領域は、平坦部１０２０ｈと同一平面上になるように構成されているとともに、平坦部１０３０ｈのＸ１方向側から平坦部１０３０ｉのＸ２方向側の端部までの複数の凹部１０３０ｄ以外の領域は、平坦部１０３０ｈと同一平面上になるように構成されている。これにより、電流ブロック層１０２０の上面１０２０ｃおよび電流ブロック層１０３０の上面１０３０ｃには、それぞれ、平面的に見て、櫛状の凸部と凹部とが形成されている。なお、第９実施形態の変形例による半導体レーザ素子１０００のその他の構造および効果は、上記第９実施形態と同様である。
【００９６】
（第１０実施形態）
図１８は、本発明の第１０実施形態による半導体レーザ素子の構造を示した平面図である。図１９は、本発明の第１０実施形態による半導体レーザ素子の構造を示した断面図である。図１８および図１９を参照して、この第１０実施形態では、上記第１実施形態と異なり、半導体レーザ素子１１００が面発光レーザである場合について説明する。
【００９７】
本発明の第１０実施形態による半導体レーザ素子１１００では、図１８および図１９に示すように、ｎ型ＧａＮ基板１（図１９参照）の上面上に、半導体層１１１０が積層されている。また、半導体層１１１０は、図１９に示すように、ＧａＮ基板１の上面上に、ＧａＮとＡｌＧａＮとの半導体多層膜からなる下側分布ブラッグ反射（ＤＢＲ）層１１１１と、活性層１１１２と、凸部１１１３ａおよび平坦面部１１１３ｐを有し、ＧａＮとＡｌＧａＮとの半導体多層膜からなる上側ＤＢＲ層１１１３とが順に積層された構造を有している。また、上側ＤＢＲ層１１１３の凸部１１１３ａの上面上には、約１０ｎｍの厚みを有するＰｄからなるオーミック電極１１１５が形成されている。また、上側ＤＢＲ層１１１３の凸部１１１３ａとオーミック電極１１１５とにより、光導波路を形成するためのリッジ１１１０ａが構成されている。なお、リッジ１１１０ａは、本発明の「電流通路部」の一例であり、平坦面部１１１３ｐは、本発明の「上面」の一例である。
【００９８】
また、図１８に示すように、リッジ１１１０ａは、半導体レーザ素子１１００の略中央部に、平面的に見て、円形状になるように形成されている。すなわち、半導体レーザ素子１１００は、円形状のリッジ１１１０ａの上面からレーザ光を出射する面発光レーザである。また、図１９に示すように、リッジ１１１０ａの周辺部に設けられた上側ＤＢＲ層１１１３の平坦面部１１１３ｐは、平坦な面であるように構成されている。
【００９９】
ここで、第１０実施形態では、上側ＤＢＲ層１１１３の平坦面部１１１３ｐの上面上には、電流ブロック層１１７０が形成されている。この電流ブロック層１１７０の下面１１７０ｂは、上側ＤＢＲ層１１１３の平坦面部１１１３ｐと対応するように、平坦な面になるように形成されている。また、図１８に示すように、電流ブロック層１１７０の上面１１７０ｃには、リッジ１１１０ａを取り囲むように第１平坦部１１７０ｉが形成されているとともに、リッジ１１１０ａの中心から放射状に延びる複数の第２平坦部１１７０ｊが形成されている。この複数の第２平坦部１１７０ｊは、２２．５度の同角度間隔で、合計１６箇所形成されている。また、電流ブロック層１１７０の上面１１７０ｃの第１平坦部１１７０ｉおよび複数の第２平坦部１１７０ｊを除いた領域には、凹部１１７０ｋが形成されている。つまり、図１９に示すように、第１平坦部１１７０ｉおよび複数の第２平坦部１１７０ｊは、実質的に凸部になるように構成されている。この複数の第２平坦部１１７０ｊは、リッジ１１１０ａ側の端部と電流ブロック層１１７０のＸＹ方向の外側の端部とによって構成される領域ｔに形成されている。この領域ｔは、電流ブロック層１１７０の全領域に該当する。この結果、平面的に複数の凹凸のある形状が形成されるので、ある特定の断面（たとえば図１８のＦ−Ｆ線など）において断面方向に複数の凹凸を形成することが可能である。なお、複数の第２平坦部１１７０ｊは、本発明の「複数の凹部または凸部」の一例である。
【０１００】
また、第１０実施形態では、電流ブロック層１１７０の上面１１７０ｃ上と、リッジ１１１０ａ（オーミック電極１１１５）の上面上とには、ｐ側電極１１４０が形成されている。このｐ側電極１１４０は、透明な酸化インジウムスズ（ＩＴＯ）の透明電極からなり、半導体層１１１０から上方に向かって出射されたレ−ザ光を透過させることが可能なように構成されている。また、ｐ側電極１１４０の下面１１４０ａには、電流ブロック層１１７０の上面１１７０ｃに形成された第１平坦部１１７０ｉおよび複数の第２平坦部１１７０ｊに対応するように、凹部１１４０ｋが形成されているとともに、凹部１１７０ｋに対応するように、凸部１１４０ｌが形成されている。なお、ｐ側電極１１４０は、本発明の「電極」の一例である。
【０１０１】
また、ｐ側電極１１４０は、略均一の厚みになるように形成されていることによって、ｐ側電極１１４０の上面１１４０ｃには、凹部１１４０ｋに対応するように、凸部１１４０ｍが形成されているとともに、凸部１１４０ｌに対応するように、凹部１１４０ｎが形成されている。なお、第１０実施形態による半導体レーザ素子１１００のその他の構造および効果は、上記第１実施形態と同様である。
【０１０２】
（第１１実施形態）
図２０は、本発明の第１１実施形態による半導体レーザ素子の構造を示した平面図である。図２１は、本発明の第１１実施形態による半導体レーザ素子の構造を示した断面図である。図２０および図２１を参照して、この第１１実施形態による半導体レーザ素子１２００では、上記第１０実施形態と異なり、平面的に見て、正方形の枠形状を有する複数の凹部および凸部（第１凸部１２７０ｍ、第２凹部１２７０ｎ、第２凸部１２７０ｏおよび第３凹部１２７０ｐ）が形成されている場合について説明する。
【０１０３】
本発明の第１１実施形態による半導体レーザ素子１２００では、図２０および図２１に示すように、電流ブロック層１２７０の上面１２７０ｃには、リッジ１１１０ａを取り囲むように第１凹部１２７０ｌが形成されている。また、第１凹部１２７０ｌの外周には、平面的に見て、正方形の枠形状を有する第１凸部１２７０ｍが形成されている。また、第１凸部１２７０ｍの外周には、平面的に見て、正方形の枠形状を有する第２凹部１２７０ｎが形成されている。また、第２凹部１２７０ｎの外周には、平面的に見て、正方形の枠形状を有する第２凸部１２７０ｏが形成されている。さらに、第２凸部１２７０ｏの外周には、平面的に見て、正方形の枠形状を有する第３凹部１２７０ｐが形成されている。なお、第１凹部１２７０ｌ、第１凸部１２７０ｍ、第２凹部１２７０ｎ、第２凸部１２７０ｏおよび第３凹部１２７０ｐによって、本発明の「複数の凹部または凸部」が形成されており、複数の凹部または凸部は、リッジ１１１０ａ側の端部と電流ブロック層１２７０のＸＹ方向の外側の端部とによって構成される領域ｕに形成されている。この領域ｕは、電流ブロック層１２７０の全領域に該当する。この結果、平面的に複数の凹凸形状が形成されるので、ある特定の断面（たとえば図２０のＧ−Ｇ線など）において断面方向に複数の凹凸形状を形成することが可能である。
【０１０４】
また、第１１実施形態では、電流ブロック層１２７０の上面１２７０ｃ上と、リッジ１１１０ａ（オーミック電極１１１５）の上面上とには、ｐ側電極１２４０が形成されている。また、ｐ側電極１２４０の下面１２４０ａには、電流ブロック層１２７０の上面１２７０ｃに形成された第１凹部１２７０ｌ、第１凸部１２７０ｍ、第２凹部１２７０ｎ、第２凸部１２７０ｏおよび第３凹部１２７０ｐに対応するように、それぞれ、第１凸部１２４０ｍ、第１凹部１２４０ｎ、第２凸部１２４０ｏ、第２凹部１２４０ｐおよび第３凸部１２４０ｑが形成されている。なお、ｐ側電極１２４０は、本発明の「電極」の一例である。なお、第１１実施形態による半導体レーザ素子１２００のその他の構造および効果は、上記第１０実施形態と同様である。
【０１０５】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１０６】
たとえば、上記第１〜第１１実施形態では、エッチングによって電流ブロック層に複数の凹部を形成した例を示したが、本発明はこれに限らず、電流ブロック層を積層することによって複数の凸部を形成してもよい。たとえば、本発明の「第１電流ブロック層」上に、形成される凸部の幅の開口部を有するレジストパターンを形成した後、開口部から露出する下側電流ブロック層の部分に本発明の「第２電流ブロック層」を積層し、最後にレジストパターンを除去するというリフトオフ工程を用いて、複数の凸部を有する電流ブロック層を形成してもよい。また、複数の凹部の深さおよび複数の凸部の高さは特に限定されないが、深さおよび高さは大きい方が好ましい。
【０１０７】
また、上記第１〜第９実施形態では、Ｙ１方向側の電流ブロック層およびＹ２方向側の電流ブロック層の両方に、それぞれ、複数の凹部を形成した例を示したが、本発明はこれに限らず、複数の凹部は、Ｙ１方向側の電流ブロック層およびＹ２方向側の電流ブロック層のどちらか一方のみに形成してもよい。
【０１０８】
また、上記第１〜第１１実施形態では、電流ブロック層の複数の凹部を、Ｚ方向に底面から側面が垂直上方向に延びるような断面形状を、Ｚ方向に略Ｖ字形状や底面から側面が斜め上方向に延びるような断面形状のいずれの形状を有するように形成してもよい。
【０１０９】
また、上記第１〜第１１実施形態では、窒化物系半導体からなる半導体レーザ素子に本発明を適用した例について示したが、本発明はこれに限らず、たとえば、ＡｌＧａＡｓ系、ＡｌＧａＩｎＰ系、ＡｌＧａＡｓＳｂ系、ＧａＩｎＡｓＰ系、ＩｎＡｓＳｂＰ系、ＣｄＺｎＳｅ系、ＰｂＳｎＳｅＴｅ系、ＭｇＺｎＳＳｅ系などの各種半導体レーザ素子に本発明を適用してもよい。
【０１１０】
また、上記第１、第２および第６〜第８実施形態では、複数の凹部を、それぞれ、Ｙ方向に約１μｍの長さ（幅）を有するように形成するとともに、それぞれの複数の凹部をＹ方向に約２μｍの間隔を隔てるように形成した例を示したが、本発明はこれに限らず、複数の凹部を、それぞれ、Ｙ方向に約１μｍ以外の長さ（幅）を有するように形成してもよいし、それぞれの複数の凹部をＹ方向に約２μｍ以外の間隔を隔てるように形成してもよい。なお、凹部の個数（形成箇所）は、多い方がより好ましい。
【０１１１】
また、上記第３実施形態では、下側電流ブロック層および上側電流ブロック層を、それぞれ、同一の材料であるＳｉＯ２からなるように構成した例を示したが、本発明はこれに限らず、下側電流ブロック層および上側電流ブロック層は、同一の材料でなくてもよい。また、下側電流ブロック層および上側電流ブロック層を、Ａｌ２Ｏ３、Ｍｇ２Ｏおよび屈折率の低い樹脂などの絶縁性を有する材料からなるように構成してもよい。
【０１１２】
また、上記第５実施形態では、凹部を島状にランダムに分布させるためにＡｌ層の陽極酸化を用いて上側電流ブロック層を多孔質膜にした例を示したが、本発明はこれに限らず、たとえば、ＳｉＯ２層の上にＡｕなどの金属層をランダムに島状に堆積させた後に、反応イオン性エッチング（ＲＩＥ）などによって、金属層をマスクとしてパターニングすることにより上側電流ブロック層に凹部を島状にランダムに分布させてもよい。また、誘電体の蒸着やスパッタリングにおいて堆積レートを大きい状態で堆積させた場合においても、堆積させる粒子が大きい状態で堆積させることになるので、凹部を島状にランダムに分布させることが可能になる。
【０１１３】
また、上記第５実施形態では、上側電流ブロック層を多孔質膜にすることにより、凹部を島状にランダムに分布させた例を示したが、本発明はこれに限らず、たとえば、上側電流ブロック層に第１実施形態のようなストライプ状の凹部を形成した後に、上側電流ブロック層を多孔質膜にしてもよい。これにより、ストライプ状の凹部と多孔質膜の凹部とがともに形成された上側電流ブロック層を得ることが可能となる。
【０１１４】
また、上記第１〜第４および第６〜第１１実施形態では、ｐ側電極の上面に凹凸形状を設けた例を示したが、本発明はこれに限らず、ｐ側電極の上面を平坦面になるように構成してもよい。
【０１１５】
また、上記第６〜第８実施形態では、ｐ型コンタクト層の上面に凹凸形状を設けた例を示したが、本発明はこれに限らず、ｐ型コンタクト層の上面を平坦面になるように構成してもよい。この際、ｐ型コンタクト層の上方に形成されたｐ側電極の下面は平坦面になるものの、ｐ型コンタクト層は導電性が大きいので、ｐ型コンタクト層の下面の凹凸形状にすることよって、ｐ側電極の下面に凹凸形状を形成した場合と同様の効果を得ることが可能である。
【０１１６】
また、上記第３、第４および第６〜第１０実施形態では、ｐ側電極の上面にワイヤボンド用の平坦部を設けない例を示したが、本発明はこれに限らず、ｐ側電極の上面にワイヤボンド用の平坦部を設けてもよい。
【０１１７】
また、上記第１１実施形態では、平面的に見て、電流ブロック層の上面に正方形の枠形状を有する複数の凹部および凸部を形成した例を示したが、本発明はこれに限らず、電流ブロック層の上面に電流通路部を中心とする渦巻き曲線状の凹部または凸部を形成することによって、ある特定の断面において断面方向に複数の凹凸形状を有するようにしてもよい。
【図面の簡単な説明】
【０１１８】
【図１】本発明の第１実施形態による半導体レーザ素子の構造を示した平面図である。
【図２】図１に示した第１実施形態による半導体レーザ素子の構造を示した拡大平面図である。
【図３】図１および図２のＡ−Ａ線に沿った半導体レーザ素子の構造を示した拡大断面図である。
【図４】本発明の第１実施形態に対応する実施例の効果を確認するために行った確認実験の結果を示した図である。
【図５】本発明の第２実施形態による半導体レーザ素子の構造を示した平面図である。
【図６】図５のＢ−Ｂ線に沿った半導体レーザ素子の構造を示した拡大断面図である。
【図７】本発明の第３実施形態による半導体レーザ素子の構造を示した拡大断面図である。
【図８】本発明の第４実施形態による半導体レーザ素子の構造を示した拡大平面図である。
【図９】図８のＣ−Ｃ線に沿った半導体レーザ素子の構造を示した拡大断面図である。
【図１０】本発明の第５実施形態による半導体レーザ素子の構造を示した拡大平面図である。
【図１１】図１０のＤ−Ｄ線に沿った半導体レーザ素子の構造を示した拡大断面図である。
【図１２】本発明の第６実施形態による半導体レーザ素子の構造を示した拡大断面図である。
【図１３】本発明の第７実施形態による半導体レーザ素子の構造を示した拡大断面図である。
【図１４】本発明の第８実施形態による半導体レーザ素子の構造を示した拡大断面図である。
【図１５】本発明の第９実施形態による半導体レーザ素子の構造を示した平面図である。
【図１６】図１５のＥ−Ｅ線に沿った半導体レーザ素子の構造を示した拡大断面図である。
【図１７】本発明の第９実施形態の変形例による半導体レーザ素子の構造を示した平面図である。
【図１８】本発明の第１０実施形態による半導体レーザ素子の構造を示した平面図である。
【図１９】図１８のＦ−Ｆ線に沿った半導体レーザ素子の構造を示した断面図である。
【図２０】本発明の第１１実施形態による半導体レーザ素子の構造を示した平面図である。
【図２１】図２０のＧ−Ｇ線に沿った半導体レーザ素子の構造を示した断面図である。
【符号の説明】
【０１１９】
１０、６１０、７１０、８１０、１１１０  半導体層
１０ａ  リッジ（電流通路部）
２０、３０、２３０、３２０、３３０、４２０、４３０、５２０、５３０、６２０、６３０、７２０、７３０、８２０、８３０、９２０、９３０、１０２０、１０３０、１１７０、１２７０  電流ブロック層
２０ｄ、３０ｄ、２３０ｅ、２３０ｆ、３２２ｃ、３３２ｃ、４２０ｄ、４３０ｄ、５２２ａ、５３２ａ、６２０ｄ、６３０ｄ、７２０ｄ、７３０ｄ、８２０ｄ、８３０ｄ、９２０ｄ、９３０ｄ、１０２０ｄ、１０３０ｄ  複数の凹部（複数の凹部または凸部）
４０、２４０、３４０、４４０、５４０、６４０、９４０、１１４０、１２４０  ｐ側電極（電極）
１００、２００、３００、４００、５００、６００、７００、８００、９００、１０００、１１００、１２００  半導体レーザ素子
２４０ｊ  平坦部
３２１、３３１  下側電流ブロック層（第１電流ブロック層）
３２２、３３２、５２２、５３２  上側電流ブロック層（第２電流ブロック層）
６１０ａ、７１０ａ、８１０ａ  電流通路部
１１７０ｊ  複数の第２平坦部（複数の凹部または凸部）
【図１】
2010123642.tif 000003
【図２】
2010123642.tif 000004
【図３】
2010123642.tif 000005
【図４】
2010123642.tif 000006
【図５】
2010123642.tif 000007
【図６】
2010123642.tif 000008
【図７】
2010123642.tif 000009
【図８】
2010123642.tif 000010
【図９】
2010123642.tif 000011
【図１０】
2010123642.tif 000012
【図１１】
2010123642.tif 000013
【図１２】
2010123642.tif 000014
【図１３】
2010123642.tif 000015
【図１４】
2010123642.tif 000016
【図１５】
2010123642.tif 000017
【図１６】
2010123642.tif 000018
【図１７】
2010123642.tif 000019
【図１８】
2010123642.tif 000020
【図１９】
2010123642.tif 000021
【図２０】
2010123642.tif 000022
【図２１】
2010123642.tif 000023