(57)【要約】【課題】基板にバイアス電圧を印加しながら導電膜を作成するスパッタリングにおいて、スパッタリングを数多く繰り返した場合でも、バイアス電圧が正常に基板９に印加されるようにする。【解決手段】スパッタチャンバー１内にガス導入系２によってアルゴン等のガスを導入し、基板ホルダー５で基板９を保持しながら、導電材料より成るターゲット３にスパッタ電源４が電圧を印加してスパッタ放電を生じさせる。基板９にはバイアス電源５２によってバイアス電圧が与えられる。基板ホルダー５は、接地電位の部材として基板保持面の斜め後方にホルダーシールド５３を有し、ホルダーシールド５３の表面の堆積膜５０１と基板保持面の堆積膜５０４とが連続しないようにする膜連続防止用凹部５４を有しており、基板保持面の周縁は面取りされている。【選択図】  図５
2010106370.tif 000002
【特許請求の範囲】
【請求項１】
排気系を有するスパッタチャンバーと、被スパッタ面がスパッタチャンバー内に露出するようにして設けられた導電材料より成るターゲットと、ターゲットの被スパッタ面を臨む空間に電界を設定してスパッタ放電を生じさせるスパッタ電源と、スパッタ放電によってターゲットから放出されたスパッタ粒子が到達するスパッタチャンバー内の所定位置に基板を保持する基板ホルダーと、基板にバイアス電圧を印加するバイアス電源とを備え、基板にバイアス電圧を印加しながらターゲットからのスパッタ粒子を基板の表面に到達させて前記導電材料の薄膜を作成するバイアススパッタリング装置において、
基板の表面側を前側、裏面側を後ろ側としたとき、基板ホルダーは、基板保持面の斜め後方に接地電位に維持された部材を有しており、
さらに、基板ホルダーは、前記接地電位に維持された部材の表面に堆積する膜と、基板保持面に堆積する膜とが連続しないようにする凹部である膜連続防止用凹部を有しており、前記基板保持面の周縁は面取りされていることを特徴とするバイアススパッタリング装置。
【請求項２】
前記基板ホルダーは、金属製のホルダー本体と、バイアス電極を内蔵した誘電体ブロックとより成るものであって、前記基板保持面は誘電体ブロックの表面であり、前記接地電位に維持された部材は、誘電体ブロックの側方での放電を防止するホルダーシールドであることを特徴とする請求項１記載のバイアススパッタリング装置。
【請求項３】
前記基板ホルダーは前記基板保持面よりも大きな基板を保持するものであって、前記膜連続防止用凹部は、膜連続防止用凹部に到達しようとするスパッタ粒子が前記基板保持面からはみ出した基板の周辺部分によって遮蔽される位置に設けられていることを特徴とする請求項１記載のバイアススパッタリング装置。
【請求項４】
前記接地電位に維持された部材の表面に堆積する膜と基板保持面に堆積する膜とが連続しようとする方向での前記膜連続防止用凹部の幅は、０．５ｍｍ以上であることを特徴とする請求項１記載のバイアススパッタリング装置。
【請求項５】
前記接地電位に維持された部材の表面から前記基板保持面までの沿面距離が５ｍｍ以上であることを特徴とする請求項１記載のバイアススパッタリング装置。
【請求項６】
前記膜連続防止用凹部の開口の縁と、前記基板保持面に一致した平面との距離は、０．５ｍｍ以上であることを特徴とする請求項１記載のバイアススパッタリング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願の発明は、ＬＳＩ（大規模集積回路）等の製造の際に使用されるスパッタリング装置に関する。
【背景技術】
【０００２】
スパッタリング装置は、対象物の表面に薄膜を作成する装置として産業の各分野で盛んに使用されている。特に、ＬＳＩを始めとする各種電子デバイスの製造では、各種導電膜や絶縁膜の作成にスパッタリング装置は多用されている。
【０００３】
図７は、従来のスパッタリング装置の概略構成を示す正面断面図である（特許文献１参照）。図７に示す装置は、排気系１１を備えたスパッタチャンバー１と、スパッタチャンバー１内に所定のガスを導入するガス導入系２と、被スパッタ面がスパッタチャンバー１内に露出するようにして設けられたターゲット３と、ターゲット３の被スパッタ面を臨む空間に電界を設定してスパッタ放電を生じさせるスパッタ電源４と、スパッタ放電によってターゲット３から放出されたスパッタ粒子が到達するスパッタチャンバー１内の所定位置に基板９を保持する基板ホルダー５とから主に構成されている。
ガス導入系２によってアルゴン等のガスを導入してスパッタ電源４によってスパッタ放電を生じさせると、ターゲット３がスパッタされる。スパッタによってターゲット３から放出された材料が基板９の表面に達し、薄膜が作成される。
【０００４】
上記スパッタリング装置において、膜質を改善したり膜応力を緩和したりする目的から、基板９にバイアス電圧を印加する構成が採用される場合がある。バイアス電圧の印加は、高周波とプラズマの相互により生じる自己バイアス電圧による場合が多い。具体的には、基板ホルダー５の基板９を載置する部分５１を誘電体製とし（以下、この部分を誘電体ブロックと呼ぶ）、誘電体ブロック５１内にバイアス電極５２を設ける。そして、バイアス電極５２にバイアス電源６として高周波電源を接続し、バイアス電極５２を介して基板９に高周波電圧を印加する。
【０００５】
前述したようにスパッタ放電を生じさせると、ターゲット３と基板９との間に放電によるプラズマが形成される。一方、基板９に高周波電圧が印加されると、プラズマ中のイオンと電子が周期的に交互に基板９に引き寄せられるが、電子はイオンに比べて移動度が極めて高いので、基板９の電位変化は、高周波に負の直流分の電圧を重畳したような変化となる。この負の直流分の電圧が、自己バイアス電圧である。
自己バイアス電圧のような負のバイアス電圧を与えながらスパッタリングを行うと、プラズマ中のイオンが基板９の表面に入射して表面を衝撃する。このため、作成される膜の比抵抗等を改善したり、膜の応力を緩和したりするのが促進される作用がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０６−２５８４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述したような従来のスパッタリング装置において、発明者の研究によると、基板９の処理枚数が数百枚程度に達するまでスパッタリングを繰り返すと、基板９に正常にバイアス電圧が印加されなくなる問題が生ずることが判明した。バイアス電圧の印加が正常でないことから、作成される膜の質や応力が劣化し、製品不良の原因になることが判った。
本願の発明は、かかる課題を解決するためになされたものであり、スパッタリングを数多く繰り返した場合でも、バイアス電圧が正常に基板９に印加されるという技術的意義を有する。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本願の請求項１記載の発明は、排気系を有するスパッタチャンバーと、被スパッタ面がスパッタチャンバー内に露出するようにして設けられた導電材料より成るターゲットと、ターゲットの被スパッタ面を臨む空間に電界を設定してスパッタ放電を生じさせるスパッタ電源と、スパッタ放電によってターゲットから放出されたスパッタ粒子が到達するスパッタチャンバー内の所定位置に基板を保持する基板ホルダーと、基板にバイアス電圧を印加するバイアス電源とを備え、基板にバイアス電圧を印加しながらターゲットからのスパッタ粒子を基板の表面に到達させて前記導電材料の薄膜を作成するバイアススパッタリング装置において、基板の表面側を前側、裏面側を後ろ側としたとき、基板ホルダーは、基板保持面の斜め後方に接地電位に維持された部材を有しており、さらに、基板ホルダーは、前記接地電位に維持された部材の表面に堆積する膜と、基板保持面に堆積する膜とが連続しないようにする凹部である膜連続防止用凹部を有しており、前記基板保持面の周縁は面取りされているという構成を有する。
また、上記課題を解決するため、請求項２記載の発明は、前記請求項１の構成において、前記基板ホルダーは、金属製のホルダー本体と、バイアス電極を内蔵した誘電体ブロックとより成るものであって、前記基板保持面は誘電体ブロックの表面であり、前記接地電位に維持された部材は、誘電体ブロックの側方での放電を防止するホルダーシールドであるという構成を有する。
また、上記課題を解決するため、請求項３記載の発明は、前記請求項１の構成において、前記基板ホルダーは前記基板保持面よりも大きな基板を保持するものであって、前記膜連続防止用凹部は、膜連続防止用凹部に到達しようとするスパッタ粒子が前記基板保持面からはみ出した基板の周辺部分によって遮蔽される位置に設けられているという構成を有する。
また、上記課題を解決するため、請求項４記載の発明は、前記請求項１の構成において、前記接地電位に維持された部材の表面に堆積する膜と基板保持面に堆積する膜とが連続しようとする方向での前記膜連続防止用凹部の幅は、０．５ｍｍ以上であるという構成を有する。
また、上記課題を解決するため、請求項５記載の発明は、前記請求項１の構成において、前記接地電位に維持された部材の表面から前記基板保持面までの沿面距離が５ｍｍ以上であるという構成を有する。
また、上記課題を解決するため、請求項６記載の発明は、前記請求項１の構成において、前記膜連続防止用凹部の開口の縁と、前記基板保持面に一致した平面との距離は、０．５ｍｍ以上であるという構成を有する。
【発明の効果】
【０００９】
以上説明した通り、本願の請求項１記載の発明によれば、膜連続防止用凹部が設けられているので、スパッタリングを多数回繰り返してもバイアス電圧が正常に印加され、膜応力の緩和や膜質の改善といった目的が充分に達成される。
また、請求項２記載の発明によれば、接地電位に維持された部材がホルダーシールドであるので、誘電体ブロックの側方での放電を防止しつつ上記効果を得ることができる。
また、請求項３記載の発明によれば、上記効果に加え、膜連続防止用凹部に入射しようとするスパッタ粒子が基板によって遮蔽されるので、膜連続防止の効果がさらに高く得られる。
また、請求項４記載の発明によれば、上記効果に加え、膜連続防止用凹部に入射しようとするスパッタ粒子が基板によって遮蔽されるので、膜連続防止の効果がさらに高く得られる。
【図面の簡単な説明】
【００１０】
【図１】本願発明の実施形態のスパッタリング装置の正面断面概略図である。
【図２】図１に示す装置における基板ホルダー５の周辺部の構成を示す断面概略図である。
【図３】スパッタリング処理を多数回繰り返した後に生ずる異常放電の跡を示す概略図である。
【図４】異常放電の発生メカニズムについて説明する図である。
【図５】膜連続防止用凹部５４の作用について説明する図であり、本実施形態の構成において、図４（４）に示す場合と同程度の回数のスパッタリング処理を繰り返した場合の状態を示すものである。
【図６】膜連続防止用凹部５４によるバイアス電圧正常化の効果を確認した実験の結果を示す図である。
【図７】従来のスパッタリング装置の概略構成を示す正面断面図である。
【発明を実施するための形態】
【００１１】
以下、本願発明の実施の形態（以下、実施形態）について説明する。
図１は、本願発明の実施形態のスパッタリング装置の正面断面概略図である。図１に示す装置も、図７に示す装置と同様、排気系１１を備えたスパッタチャンバー１と、スパッタチャンバー１内に所定のガスを導入するガス導入系２と、被スパッタ面がスパッタチャンバー１内に露出するようにして設けられたターゲット３と、ターゲット３の被スパッタ面を臨む空間に電界を設定してスパッタ放電を生じさせるスパッタ電源４と、スパッタ放電によってターゲット３から放出されたスパッタ粒子が到達するスパッタチャンバー１内の所定位置に基板９を保持する基板ホルダー５とから主に構成されている。
【００１２】
スパッタチャンバー１は、気密な真空容器であり、電気的には接地されている。排気系１１は、スパッタチャンバー１を１０−５〜１０−７Ｐａ程度まで排気できるよう構成されている。スパッタチャンバー１は、不図示のゲートバルブを介して不図示の搬送チャンバーに気密に接続されている。
ガス導入系２は、アルゴン等のスパッタ放電用のガスを内部に所定の流量で導入するようになっている。ガス導入系２は、スパッタ放電用のガスを溜めた不図示のガスボンベ、スパッタチャンバー１とガスボンベとをつなぐ配管に設けたバルブ２１や流量調整器２２等から主に構成されている。
【００１３】
ターゲット３は、基板９の表面に作成しようとする薄膜の材料で形成されている。本実施形態では、アルミニウムや銅等の導電膜を作成するようになっており、従ってターゲット３はこれらの材料より成る。ターゲット３は、絶縁体３１を介してスパッタチャンバー１上部の開口を気密に塞ぐようスパッタチャンバー１に取り付けられている。スパッタ電源４は、所定の負の直流電圧又は高周波電圧をターゲット３に印加するよう構成されている。
【００１４】
ターゲット３の被スパッタ面とは反対側の面を臨む位置には、磁石機構７が設けられている。磁石機構７は、中心磁石７１と、この中心磁石７１を取り囲む周辺磁石７２と、中心磁石７１及び周辺磁石７２とを繋ぐ板状のヨーク７３とから構成されている。磁石機構７は、上記スパッタ放電をマグネトロン放電にして効率のよいマグネトロンスパッタリングを行うために備えられている。即ち、磁石機構７により、ターゲット３の付近に磁場が形成され、この磁場の作用により電子がマグネトロン運動を行い、より密度の高いプラズマが形成される。この結果スパッタ放電の効率が高くなり、基板９への成膜の効率も高くなる。
【００１５】
基板ホルダー５は、スパッタチャンバー１に気密に取り付けられている。基板ホルダー５は、台状で上面に基板９が載置されるようになっている。基板ホルダー５は、金属製のホルダー本体５０と、ホルダー本体５０の上側に設けた誘電体ブロック５１とから主に構成されている。
誘電体ブロック５１内には、従来と同様にバイアス電極５２が設けられている。そして、バイアス電極５２に高周波電圧を印加して基板９に自己バイアス電圧を与えるバイアス電源６が設けられている。
【００１６】
ホルダー本体５０はステンレス等の金属製であり、スパッタチャンバー１に短絡されているため、接地されている。バイアス電極５２とバイアス電源６とを結ぶ線路はホルダー本体５０を貫通しているが、不図示の絶縁体で覆われており、線路とホルダー本体５０は絶縁されている。
尚、基板ホルダー５は、基板９を搬送する不図示の搬送ロボットとの間の基板９の受け渡しのため、昇降ピンを備えたり、全体に昇降する構成とされたりする場合がある。また、基板ホルダー５には、基板９を加熱したり冷却したりする構成が設けられることがある。さらに、基板９を静電吸着する機構が基板ホルダー５に設けられることがあり、この場合は、バイアス電極５２に静電吸着用の電圧を印加する構成が採用される。
【００１７】
基板ホルダー５とターゲット３との間の空間を取り囲むようにして、円筒状の防着シールド８１が設けられている。防着シールド８１は、基板９の表面以外の不必要な場所へのスパッタ粒子の付着を防止するものである。
ターゲット３から放出されるスパッタ粒子は、基板９の表面のみならず、スパッタチャンバー１内の露出面にも薄膜が堆積することが避けられない。この露出面への薄膜の堆積が重なると、内部応力や自重により薄膜が剥離することがある。剥離した薄膜は、ある程度の大きさの微粒子となって素スパッタチャンバー１内を浮遊する。この微粒子が基板９に付着すると、作成される薄膜に微小な突起が形成される等の形状欠陥を生じさせる場合がある。また、基板９の表面に予め微細回路が形成されている場合、微粒子の付着により回路や短絡等の重大な欠陥が生じる恐れがある。
【００１８】
このような処理の品質を損なう微粒子は、一般的に「パーティクル」と呼ばれる。パーティクルの発生を防止するため、防着シールド８１が設けられている。防着シールド８１にはスパッタ粒子が付着して薄膜が堆積することが避けられないが、防着シールド８１には、表面に微細な凹凸を形成する等、薄膜の剥離を防止する構成となっている。それでも、スパッタリングを数多く繰り返すと、薄膜の剥離が避けられないため、所定回数のスパッタリングの後、防着シールド８１は新品又は薄膜が除去されたものと交換される。
【００１９】
さて、本実施形態のスパッタリング装置は、前述した課題を解決するため、基板ホルダー５の周辺部の構成に工夫を加えている。以下、この点について図１及び図２を使用して説明する。図２は、図１に示す装置における基板ホルダー５の周辺部の構成を示す断面概略図である。
【００２０】
基板ホルダー５の構成において、ホルダー本体５０及び誘電体ブロック５１はともに水平方向の断面形状は円形である。ホルダー本体５０及び誘電体ブロック５１は同軸であるが、誘電体ブロック５１は、ホルダー本体５０より少し径が小さくなっている。従って、図１及び図２に示すように、基板ホルダー５は、周辺部に段差が形成された状態となっている。
【００２１】
そして、上記基板ホルダー５の段差部分を覆うようにしてホルダーシールド５３が設けられている。ホルダーシールド５３は金属製であり、ホルダー本体５０に接触しているため、接地されている。尚、基板ホルダー５に保持された基板９の表面（成膜される面）を前側とし、裏面を後ろ側とすると、ホルダーシールド５３は、図２に示すように、基板保持面の斜め後方に位置する。
【００２２】
ホルダーシールド５３は、基板ホルダー５の周辺部での不要な放電を防止するためのものである。即ち、基板ホルダー５のうち、ホルダー本体５０は接地されているので、同様に接地電位であるスパッタチャンバー１との器壁との間には大きな電界は形成されないが、誘電体ブロック５１とスパッタチャンバー１との間には、バイアス電源６もしくはスパッタ電源４による電界が形成される。この結果、この部分で放電が生じることがある。放電が生じると、誘電体ブロック５１の表面がスパッタされてパーティクルが放出されたり、誘電体ブロック５１が損傷を受けたりすることがある。このようなことが無いよう、接地されたホルダーシールド５３によって誘電体ブロック５１の周面を覆っている。尚、ホルダーシールド５３は、全体としては基板ホルダー５と同軸の円環状の部材であり、ホルダー本体５０と誘電体ブロック５１とによって形成される段差を覆っている。
【００２３】
また、図１及び図２に示すように、誘電体ブロック５１の周囲を取り囲むようにして、ホルダー用防着シールド８２が設けられている。ホルダー用防着シールド８２も、同様に不要な場所へのスパッタ粒子の付着を防止するものである。ホルダー用防着シールド８２は、特に、基板ホルダー５の周辺部へのスパッタ粒子の付着を防止するものである。
【００２４】
図２から解るように、ホルダー用防着シールド８２が無いと、ホルダーシールド５３の表面や外側面、ホルダー本体５０の外側面等にスパッタ粒子が多く付着し、膜が堆積する。これらの堆積膜が剥がれてパーティクルになると、基板ホルダー５上の基板９に近いため、基板９の表面を汚損し易い。そこで、ホルダー用防着シールド８２によって膜堆積を抑制している。ホルダー用防着シールド８２も、同様に堆積膜の剥離を抑制する構成が採られており、所定回数のスパッタリングの後に交換される。
【００２５】
尚、基板ホルダー５の周辺部への膜堆積を抑制するためには、ホルダー用防着シールド８２の内側の縁と基板９の周縁とは、なるべく接近していることが好ましい。しかしながら、ホルダー用防着シールド８２の内側の縁と基板９の周縁とが接近すると、スパッタリングによる成膜を行った際、両者に堆積した膜が接触する癒着現象が生ずる。癒着現象が生ずると、スパッタリング終了後に基板９を基板ホルダー５から取り去る際、堆積した膜に剥離や破断が生じてパーティクルが発生し易い。従って、ホルダー用防着シールド８２の内側の縁と基板９の周縁とは、一回の成膜の際に癒着しない範囲でなるべく接近していることが好ましい。この距離は、２〜５ｍｍ程度である。
【００２６】
さて、本実施形態の装置の大きな特徴点は、基板９へのバイアス電圧の印加が常に正常に行えるよう、基板ホルダー５の周辺部に凹部５４を設けている。この凹部５４は、基板ホルダー５の周辺部に存在する接地電位の部材（ここではホルダーシールド５３）と基板ホルダー５の基板保持面との間に連続して膜が堆積するのを防止するための凹部（以下、膜連続防止用凹部）５４である。
【００２７】
具体的に説明すると、ホルダーシールド５３の内側面には、図２に示すように段差が形成されている。このホルダーシールド５３の内側面の段差と、誘電体ブロック５１の側面とによって、膜連続防止用凹部５４が形成されている。
膜連続防止用凹部５４を設けることは、以下に説明するような発明者の研究によっている。
【００２８】
発明者は、前述したようなスパッタリング処理を多数回繰り返した後に生じるバイアス電圧の不正常化についての研究の過程で、スパッタリング処理を多数回繰り返すと、基板９の裏面に異常放電の跡が見られるのを発見した。図３は、このスパッタリング処理を多数回繰り返した後に生ずる異常放電の跡を示す概略図である。
図３に示すように、異常放電跡は、小さな丸いスポット状の変色箇所（以下、異常放電スポットと呼ぶ）９１である。異常放電スポット９１の発生箇所は一定していないが、図３に示すように、基板９の周縁から近い部分に発生する場合が多い。
【００２９】
発明者は、このような異常放電の発生は、バイアス電圧が印加された基板９が部分的に地絡することにより発生することにより生ずるのではないか、と考えた。そこで、基板９の裏面の異常放電スポット９１の部分が接触していた誘電体ブロック５１の表面の箇所を調べてみると、そこには薄膜の堆積が確認された。そして、その部分の薄膜と、ホルダーシールド５３とは、電気的に導通していることが確認された。
【００３０】
このような知見から、異常放電は、誘電体ブロック５１の表面から側面、そしてホルダーシールド５３にまたがって薄膜が堆積し、この薄膜を介して基板９が地絡することにより生ずるものと考えられる。この点について、図４を使用してさらに詳しく説明する。図４は、異常放電の発生メカニズムについて説明する図である。図４では、図２に示す実施形態と異なり、膜連続防止用凹部５４が無い構成が示されている。
【００３１】
前述したように、スパッタリング処理を繰り返す過程で、薄膜は基板９の表面のみならず、ホルダー用防着シールド８２の表面にも堆積する。また、ホルダー用防着シールド８２の内縁と基板９の周縁との間の隙間から進入したスパッタ粒子により、図４（１）に示すように、ホルダーシールド５３の表面にも薄膜５０１が堆積する（以下、この薄膜５０１をシールド堆積膜と呼ぶ）。
【００３２】
そして、スパッタリング処理を繰り返すと、シールド堆積膜５０１がさらに堆積する他、図４（２）に示すように、誘電体ブロック５１の側面にも薄膜５０２が堆積する（以下、この薄膜５０２を側面堆積膜と呼ぶ）。また、微視的に見ると、図４（２）に示すように、基板保持面である誘電体ブロック５１の表面にもターゲット３の材料と同じ材料の粒子５０３が付着している。誘電体ブロック５１の表面はスパッタリング中は基板９によって覆われているので、誘電体ブロック５１の表面の粒子（以下、保持面付着粒子）５０３は、スパッタリング中に付着したスパッタ粒子であることは殆どない。この保持面付着粒子５０３は、スパッタリング後に基板９を基板ホルダー５から取り去った後にもスパッタチャンバー１内に浮遊するスパッタ粒子や、スパッタチャンバー１内に存在するパーティクル等である。
【００３３】
そして、さらにスパッタリング処理を繰り返すと、図４（３）に示すように、シールド堆積膜５０１が成長して膜が厚くなる他、側面堆積膜５０２が上方に成長していく。同時に、図４（３）に示すように、誘電体ブロック５１の表面には、保持面付着粒子５０３の付着が重なり、徐々に薄膜５０４に成長する（以下、この膜を保持面堆積膜と呼ぶ）。
【００３４】
そして、さらにスパッタリング処理を繰り返すと、図４（４）に示すように、ついには側面堆積膜５０２と保持面堆積膜５０４とがつながってしまう。これらの膜５０１，５０２，５０４は、基板９の表面に作成される膜と同様に導電膜であるから、この結果、保持面堆積膜５０４がホルダーシールド５３に短絡され、保持面堆積膜５０４は接地電位になる。この状態で、基板９が誘電体ブロック５１の表面に載置され、バイアス電圧を印加しながらスパッタリングが開始されると、基板９に対して全体にバイアス電圧が印加されるものの、基板９の裏面のうち、ホルダーシールド５３に短絡された保持面堆積膜５０４と接触した部分から急激にホルダーシールド５３側に電流が流れて放電が生じる。この結果、基板９全体も接地電位になってしまい、バイアス電圧が解消されてしまう。
【００３５】
図３に示すような異常放電スポット９１は、このようなメカニズムにより部分的に電界が集中して大きな電流が流れた跡であると考えられる。そして、異常放電は、保持面堆積膜５０４が誘電体ブロック５１の側面の膜と完全につながった際に生じる場合だけでなく、両者が部分的に接近し、その接近部分に絶縁破壊することにより生じる沿面放電の場合もあると考えられる。
いずれにしても、このような異常放電が生じると、基板９が接地された状態になってしまうので、正常にバイアス電圧を与えることができなくなる。この結果、膜質の改善や膜応力の緩和といった意図した作用が得られなくなる。
【００３６】
本実施形態の構成は、このような知見に基づき、図２に示すような膜連続防止用凹部５４を形成している。図５は、膜連続防止用凹部５４の作用について説明する図であり、本実施形態の構成において、図４（４）に示す場合と同程度の回数のスパッタリング処理を繰り返した場合の状態を示すものである。
【００３７】
本実施形態の構成において、スパッタリング処理を多数回繰り返すと、図４（４）に示す場合と同様に、ホルダーシールド５３の表面等に厚く膜が堆積する。ここで、図４（４）に示すように保持面堆積膜５０４が誘電体ブロック５１の表面に堆積していても、膜連続防止用凹部５４があるため、この保持面堆積膜５０４とシールド堆積膜５０１とが連続してしまうことはない。従って、異常放電が発生したりしてバイアス電圧が不正常になることがない。
尚、ホルダーシールド５３の内縁面の段差は周状に３６０度延びており、従って、膜連続防止用凹部５４も周状に３６０度延びている。
【００３８】
膜連続防止用凹部５４の形状において、開口の幅（図２にｗで示す）は、保持面堆積膜５０４とシールド堆積膜５０１との分離を確保する上で重要である。幅ｗは、充分に多い回数のスパッタリングを繰り返しても保持面堆積膜５０４とシールド堆積膜との分離が確保されるようにすることが好ましい。前述した通り、実施形態のスパッタリング装置は、ホルダー用防着シールド８２の交換等のような定期メンテナンスが所定回数のスパッタリングの後に行われる。従って、「充分に多い回数」とは、例えばこの定期メンテナンスまでの回数（以下、メンテナンスインターバルと呼ぶ）であり、これは、例えば２０００〜４０００回程度の回数である。この程度の回数のスパッタリングを行っても膜が連続しないようにするには、幅ｗは０．５ｍｍ以上であることが好ましい。
【００３９】
また、膜連続防止用凹部５４の深さ（図２にｄで示す）が浅くなると、膜連続防止用凹部５４が薄膜で埋められてしまって膜が連続する恐れがある。上記メンテナンスインターバル程度の回数のスパッタリングを行っても膜が連続しないようにするためには、深さｄは、２ｍｍ以上であることが好ましい。
【００４０】
次に、上記膜連続防止用凹部５４によるバイアス電圧正常化の効果を確認した実験の結果について説明する。図６は、膜連続防止用凹部５４によるバイアス電圧正常化の効果を確認した実験の結果を示す図である。図６には、図４に示すような膜連続防止用凹部５４の無い構成と、膜連続防止用凹部５４のある実施形態の構成において、スパッタリング処理を多数回繰り返し、作成された薄膜の内部応力を測定した結果が示されている。
【００４１】
図６に結果を示す成膜実験は、以下の条件により行われた。
圧力：４ｍＴｏｒｒ（約０．５Ｐａ）
スパッタ電源４：６００Ｖ，７ｋＷ
バイアス電源６：４００ｋｚ，２００Ｗ
自己バイアス電圧：約１００Ｖ
【００４２】
図６に示すように、膜連続防止用凹部５４の無い構成では、−１８０ＭＰａ（メガパスカル）程度の圧縮応力が、２００回を越える頃から引っ張り応力に転じ、３５０回あたりで６００ＭＰａ弱の引っ張り応力に達している。この結果、２００回を越える頃から、バイアス電圧の印加状況に変化があったことを示しており、成膜の再現性が大きく低下していることを示している。
【００４３】
一方、膜連続防止用凹部５４のある実施形態に構成では、４０００回程度までスパッタリング処理を繰り返しても、応力は−１８０ＭＰａで安定している。これは、バイアス電力が常に安定にして正常に与えられていることを示すものである。このように、本実施形態の構成によれば、堆積膜によって基板９が地絡することがないので、バイアス電圧が正常に安定して印加される。このため、膜応力や膜質が常に安定した再現性の良い成膜が行える。
【００４４】
また、上記膜連続防止用凹部５４は、ホルダーシールド５３から基板保持面までの沿面距離を長くすることにより膜連続化を防止するという作用も有している。即ち、膜連続防止用凹部５４が無く、単なる平坦面であると、ホルダー堆積膜５０１と保持面堆積５０４とが連続するのに要するスパッタ粒子の到達量が少なくて済む。一方、膜連続防止用凹部５４があると、スパッタ粒子の到達量が相当程度多くならなければ、ホルダー堆積膜５０１と保持面堆積５０４とが連続しない。前述したメンテナンスサイクルの回数までスパッタリングを繰り返しても膜が連続しないようにするには、沿面距離は、５ｍｍ程度以上であることが好ましい。図６に結果を示す実験では、膜連続防止用凹部５４のある実施形態の構成における沿面距離は１０ｍｍ程度である。尚、上記説明から解るように、「沿面距
離」とは、ホルダーシールド５３のような接地電位にある部材と基板保持面との間の距離であって、部材の表面を辿った際の距離である。
【００４５】
また、本実施形態の構成では、図２に示すように、基板ホルダー５の基板保持面の大きさは、基板９より少し小さいものとなっている。この構成は、接地部との膜の連続をさらに抑制する技術的意義を有している。即ち、基板保持面が基板９より小さいため、基板９が、膜連続防止用凹部５４に到達しようとするスパッタ粒子を遮蔽する状態となっている。このため、膜連続防止用凹部５４への膜堆積が抑制され、膜連続防止の効果がさらに高くされる。一方、基板保持面が基板９と同じか小さい大きさであると、基板９によるスパッタ粒子の遮蔽効果が少なくなるので、膜が連続し易くなる。
【００４６】
尚、膜連続防止用凹部５４からの基板９のはみ出し長さ（図２にＬ１で示す）は、１ｍｍ〜３ｍｍ程度であることが好ましい。１ｍｍより小さいと、上記スパッタ粒子の遮蔽効果が不充分になる。また、３ｍｍより大きいと、基板保持面に接触しない部分が大きくなるため、バイアス電圧の印加が不均一になったり不充分になったりする問題がある。
【００４７】
また、膜連続防止用凹部５４の開口の縁から基板９までの距離（図２にＬ２で示す）は、０．５ｍｍ以上とすることが好ましい。Ｌ２が０．５ｍｍより小さくなると、図５に示すように膜連続防止用凹部５４の開口の縁に膜５０１が堆積した場合、この膜５０１が基板９の裏面に接触して基板９が地絡する恐れが出てくるからである。
【００４８】
また、基板保持面の周縁は、図２に示すように、面取りされている。これは、基板９の裏面の傷付けを防止するとともに、沿面距離を長くする技術的意義がある。つまり、図２に示すように面取りを行ってテーパ面とすると、基板９に対して垂直な面である場合に比べて、基板９の裏面からホルダーシールド５３までの沿面距離が長くなる。このため、前述した膜連続化防止の効果がさらに高く得られる。
【００４９】
尚、膜連続防止用凹部５４の構成としては、ホルダーシールド５３の内面に段差を設ける場合の他、ホルダーシールド５３の内面の径を誘電体ブロック５１の側面の径より大きくして両者の間に隙間を設ける構成をあり得る。しかしながら、上記実施形態の構成では、ホルダーシールド５３の内面の径と誘電体ブロック５１の側面の径とを精度良く適合させてホルダーシールド５３を誘電体ブロック５１に嵌め込み、これで位置決めを行う構成を採っている。従って、両者の間に隙間を設ける場合、ホルダーシールド５３をホルダー本体５０に対して精度良く位置決めして固定することが必要になる。
【００５０】
また、膜連続防止用凹部５４の構成としては、円周状に延びる溝をホルダーシールド５３の表面に設けても良い。この場合、円周の中心は、基板９や基板ホルダー５の軸と同軸とされる。
尚、上記実施形態では、バイアス電圧は高周波電源により与えられたが、直流電源により与える構成でも良い。
また、本願発明において、導電材料より成る薄膜は、通常の概念よりも広く、シリコンやガリウム砒素等の半導体薄膜も含む概念である。
【符号の説明】
【００５１】
１  スパッタチャンバー
１１  排気系
２  ガス導入系
３  ターゲット
４  スパッタ電源
５  基板ホルダー
５０  ホルダー本体
５１  誘電体ブロック
５２  バイアス電極
５３  ホルダーシールド
５４  膜連続防止用凹部
５０１  シールド堆積膜
５０２  側面堆積膜
５０４  保持面堆積膜
６  バイアス電源
７  磁石機構
８１  防着シールド
８２  ホルダー用防着シールド
９  基板
【図２】
2010106370.tif 000003
【図１】
2010106370.tif 000004
【図３】
2010106370.tif 000005
【図４】
2010106370.tif 000006
【図５】
2010106370.tif 000007
【図６】
2010106370.tif 000008
【図７】
2010106370.tif 000009