(57)【要約】【課題】負荷電流の変動による出力電圧の変動を低減することが可能なＤＣ−ＤＣコンバータを提供する。【解決手段】ＤＣ−ＤＣコンバータは、出力端子の出力電圧に対応した第１の電圧と基準電圧との電位差を増幅した誤差増幅信号を出力する誤差増幅器と、第１の電圧を微分することにより出力電圧の時間変化の傾きを検知し、この検知結果に応じて制御信号を出力するものであり、傾きが予め規定された正の第１のしきい値を超えた場合には、制御信号として第１のブースト信号を出力し、傾きが予め規定された負の第２のしきい値未満になった場合には、制御信号として第２のブースト信号を出力する微分検出回路と、誤差増幅信号と制御信号とを演算して得られた合成信号と周期的に変化する比較信号とを比較し、この比較結果に応じてデューティ比を制御したＰＷＭ信号を出力するＰＷＭ生成回路と、を備える。【選択図】図５
2010279132.tif 000002
【特許請求の範囲】
【請求項１】
出力端子に接続される外部負荷に目標電圧を供給するためのＤＣ−ＤＣコンバータであって、
電源に一端が接続された第１のスイッチ素子と、
前記第１のスイッチ素子の他端と接地との間に接続された第２のスイッチ素子と、
前記第１のスイッチ素子と前記第２のスイッチ素子との間の接点に一端が接続され、出力端子に他端が接続されたインダクタと、
前記出力端子と前記接地との間に接続されたキャパシタと、
前記出力端子の出力電圧に対応した第１の電圧と基準電圧との電位差を増幅した誤差増幅信号を出力する誤差増幅器と、
前記第１の電圧を微分することにより前記出力電圧の時間変化の傾きを検知し、この検知結果に応じて制御信号を出力するものであり、前記傾きが予め規定された正の第１のしきい値を超えた場合には、前記制御信号として第１のブースト信号を出力し、前記傾きが予め規定された負の第２のしきい値未満になった場合には、前記制御信号として第２のブースト信号を出力し、その他の場合には、前記制御信号として基準信号を出力する微分検出回路と、
前記誤差増幅信号と前記制御信号とを演算して得られた合成信号と、周期的に変化する比較信号と、を比較し、この比較結果に応じてデューティ比を制御したＰＷＭ信号を出力するＰＷＭ生成回路と、を備え、
前記第１のスイッチ素子と前記第２のスイッチ素子とは、前記ＰＷＭ信号に応じて、相補的にオン／オフが切り替えられ、
前記ＰＷＭ生成回路は、
前記合成信号に第１のブースト信号が含まれている場合には、前記第２のスイッチ素子がオンする割合が高くなるように前記デューティ比を制御し、
前記合成信号に第２のブースト信号が含まれている場合には、前記第１のスイッチ素子がオンする割合が高くなるように前記デューティ比を制御する
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記微分検出回路は、
前記第１の電圧が予め規定された電位差だけ変化するのに要した時間に基づいて、前記傾きを検出する
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記微分検出回路は、
予め規定された時間に前記第１の電圧が変化した電位差に基づいて、前記傾きを検出する
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記微分検出回路は、前記傾きを検出するハイパスフィルタを含むことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記微分検出回路は、
前記傾きの絶対値が大きくなると振幅が大きくなる前記第１のブースト信号または前記第２のブースト信号を出力し、
前記ＰＷＭ生成回路は、
前記第１のブースト信号の振幅が大きくなると、前記第２のスイッチ素子がオンする割合がより高くなるように前記デューティ比を制御し、
前記第２のブースト信号の振幅が大きくなると、前記第１のスイッチ素子がオンする割合がより高くなるように前記デューティ比を制御する
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記微分検出回路は、
前記比較信号の１周期の間だけ前記第１のブースト信号または前記第２のブースト信号を出力し、その後、前記基準信号を出力する
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記微分検出回路は、
前記比較信号の１周期の間前記第１のブースト信号または前記第２のブースト信号を出力し、その後振幅を減衰させる
ことを特徴とする請求項５のＤＣ−ＤＣコンバータ。
【請求項８】
出力端子に接続される外部負荷に目標電圧を供給するためのＤＣ−ＤＣコンバータであって、
電源に一端が接続された第１のスイッチ素子と、
前記第１のスイッチ素子の他端と接地との間に接続された第２のスイッチ素子と、
前記第１のスイッチ素子と前記第２のスイッチ素子との間の接点に一端が接続され、出力端子に他端が接続されたインダクタと、
前記出力端子と前記接地との間に接続されたキャパシタと、
前記出力端子の出力電圧に対応した第１の電圧をアナログ・デジタル変換した第１の信号を出力するアナログ・デジタル変換器と、
前記第１の信号に基づいて前記第１の電圧を微分することにより前記出力電圧の時間変化の傾きを検知し、この検知結果に応じて制御信号を出力するものであり、前記傾きが予め規定された正の第１のしきい値を超えた場合には、前記制御信号として第１のブースト信号を出力し、前記傾きが予め規定された負の第２のしきい値未満になった場合には、前記制御信号として第２のブースト信号を出力し、その他の場合には、前記制御信号として基準信号を出力する微分検出回路と、
前記第１の電圧と基準電圧との電位差を増幅したデジタル信号である誤差増幅信号と前記制御信号とを演算して得られた合成信号と、周期的に変化する比較信号と、を比較し、この比較結果に応じてデューティ比を制御したＰＷＭ信号を出力するデューティ演算回路と、を備え、
前記第１のスイッチ素子と前記第２のスイッチ素子とは、前記ＰＷＭ信号に応じて、相補的にオン／オフが切り替えられ、
前記ＰＷＭ生成回路は、
前記合成信号に第１のブースト信号が含まれている場合には、前記第２のスイッチ素子がオンする割合が高くなるように前記デューティ比を制御し、
前記合成信号に第２のブースト信号が含まれている場合には、前記第１のスイッチ素子がオンする割合が高くなるように前記デューティ比を制御する
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項９】
前記微分検出回路は、
前記第１の電圧が予め規定された電位差だけ変化するのに要した時間に基づいて、前記傾きを検出する
ことを特徴とする請求項８に記載のＤＣ−ＤＣコンバータ。
【請求項１０】
前記微分検出回路は、
予め規定された時間に前記第１の電圧が変化した電位差に基づいて、前記傾きを検出する
ことを特徴とする請求項８に記載のＤＣ−ＤＣコンバータ。
【請求項１１】
前記微分検出回路は、前記傾きを検出するハイパスフィルタを含むことを特徴とする請求項８に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力端子に接続される外部負荷に目標電圧を供給するためのＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
従来のスイッチングレギュレータ等のＤＣ−ＤＣコンバータには、出力電圧を監視し、この出力電圧と目標とする目標電圧との差分を増幅した誤差増幅信号を誤差増幅器により生成し、この誤差増幅信号に応じて該出力電圧をフィードバック制御する構成が採用されている。
【０００３】
このようなＤＣ−ＤＣコンバータにおいては、インダクタやキャパシタなどによる遅延が発生するので、電源として制御帯域を高域化することが難しい。
【０００４】
そして、負荷の急激な変動が発生した際の応答特性は、この制御帯域に依存する。このため、出力電圧の変動を低減するためには、制御帯域を高域化する必要がある。
【０００５】
ここで、従来のＤＣ−ＤＣコンバータには、出力電圧を目標電圧に近づけるように動作するとともに、該出力電圧が該目標電圧を含む電圧範囲内にある場合には、出力電圧の時間変化率をゼロに近づけるものがある（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平２００５−４５９４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、負荷電流の変動による出力電圧の変動を低減することが可能なＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様に係るＤＣ−ＤＣコンバータは、
出力端子に接続される外部負荷に目標電圧を供給するためのＤＣ−ＤＣコンバータであって、
電源に一端が接続された第１のスイッチ素子と、
前記第１のスイッチ素子の他端と接地との間に接続された第２のスイッチ素子と、
前記第１のスイッチ素子と前記第２のスイッチ素子との間の接点に一端が接続され、出力端子に他端が接続されたインダクタと、
前記出力端子と前記接地との間に接続されたキャパシタと、
前記出力端子の出力電圧に対応した第１の電圧と基準電圧との電位差を増幅した誤差増幅信号を出力する誤差増幅器と、
前記第１の電圧を微分することにより前記出力電圧の時間変化の傾きを検知し、この検知結果に応じて制御信号を出力するものであり、前記傾きが予め規定された正の第１のしきい値を超えた場合には、前記制御信号として第１のブースト信号を出力し、前記傾きが予め規定された負の第２のしきい値未満になった場合には、前記制御信号として第２のブースト信号を出力し、その他の場合には、前記制御信号として基準信号を出力する微分検出回路と、
前記誤差増幅信号と前記制御信号とを演算して得られた合成信号と、周期的に変化する比較信号と、を比較し、この比較結果に応じてデューティ比を制御したＰＷＭ信号を出力するＰＷＭ生成回路と、を備え、
前記第１のスイッチ素子と前記第２のスイッチ素子とは、前記ＰＷＭ信号に応じて、相補的にオン／オフが切り替えられ、
前記ＰＷＭ生成回路は、
前記合成信号に第１のブースト信号が含まれている場合には、前記第２のスイッチ素子がオンする割合が高くなるように前記デューティ比を制御し、
前記合成信号に第２のブースト信号が含まれている場合には、前記第１のスイッチ素子がオンする割合が高くなるように前記デューティ比を制御することを特徴とする。
【０００９】
本発明の他の態様に係るＤＣ−ＤＣコンバータは、
出力端子に接続される外部負荷に目標電圧を供給するためのＤＣ−ＤＣコンバータであって、
電源に一端が接続された第１のスイッチ素子と、
前記第１のスイッチ素子の他端と接地との間に接続された第２のスイッチ素子と、
前記第１のスイッチ素子と前記第２のスイッチ素子との間の接点に一端が接続され、出力端子に他端が接続されたインダクタと、
前記出力端子と前記接地との間に接続されたキャパシタと、
前記出力端子の出力電圧に対応した第１の電圧をアナログ・デジタル変換した第１の信号を出力するアナログ・デジタル変換器と、
前記第１の信号に基づいて前記第１の電圧を微分することにより前記出力電圧の時間変化の傾きを検知し、この検知結果に応じて制御信号を出力するものであり、前記傾きが予め規定された正の第１のしきい値を超えた場合には、前記制御信号として第１のブースト信号を出力し、前記傾きが予め規定された負の第２のしきい値未満になった場合には、前記制御信号として第２のブースト信号を出力し、その他の場合には、前記制御信号として基準信号を出力する微分検出回路と、
前記第１の電圧と基準電圧との電位差を増幅したデジタル信号である誤差増幅信号と前記制御信号とを演算して得られた合成信号と、周期的に変化する比較信号と、を比較し、この比較結果に応じてデューティ比を制御したＰＷＭ信号を出力するデューティ演算回路と、を備え、
前記第１のスイッチ素子と前記第２のスイッチ素子とは、前記ＰＷＭ信号に応じて、相補的にオン／オフが切り替えられ、
前記ＰＷＭ生成回路は、
前記合成信号に第１のブースト信号が含まれている場合には、前記第２のスイッチ素子がオンする割合が高くなるように前記デューティ比を制御し、
前記合成信号に第２のブースト信号が含まれている場合には、前記第１のスイッチ素子がオンする割合が高くなるように前記デューティ比を制御することを特徴とする。
【発明の効果】
【００１０】
本発明の一態様に係るＤＣ−ＤＣコンバータによれば、負荷電流の変動による出力電圧の変動を低減することができる。
【図面の簡単な説明】
【００１１】
【図１】比較例のＤＣ−ＤＣコンバータ１００ａの構成の一例を示す図である。
【図２】図１に示すＤＣ−ＤＣコンバータ１００ａのＰＷＭ生成回路９の構成の一例を示す図である。
【図３】図２に示すＰＷＭ生成回路９の信号波形の一例を示す波形図である。
【図４】負荷が急激に変動した場合における、比較例のＤＣ−ＤＣコンバータ１００ａの出力電流（負荷電流）Ｉｏｕｔ、キャパシタ電流Ｉｃ、および出力電圧Ｖｏｕｔの波形の一例を示す波形図である。
【図５】本発明の一態様である実施例１に係るＤＣ−ＤＣコンバータ１００の構成の一例を示す図である。
【図６】図５に示すＤＣ−ＤＣコンバータ１００のＰＷＭ生成回路１０９の構成の一例を示す図である。
【図７】図６に示すＰＷＭ生成回路１０９の信号波形の一例を示す波形図である。
【図８】負荷電流Ｉｏｕｔが急激に変動した場合における、実施例１に係るＤＣ−ＤＣコンバータ１００のキャパシタ電流Ｉｃ、および出力電圧Ｖｏｕｔの波形の一例を示す波形図である。
【図９】本発明の一態様である実施例２に係るＤＣ−ＤＣコンバータ２００の構成の一例を示す図である。
【発明を実施するための形態】
【００１２】
（比較例）
ここで、比較例として、電圧モードのスイッチングレギュレータであるＤＣ−ＤＣコンバータについて、説明する。
【００１３】
図１は、比較例のＤＣ−ＤＣコンバータ１００ａの構成の一例を示す図である。
【００１４】
図１に示すように、ＤＣ−ＤＣコンバータ１００ａは、スイッチ回路１と、インダクタ４と、キャパシタ５と、分圧回路７と、誤差増幅器８と、ＰＷＭ生成回路９と、切替制御回路１０と、ゲートドライバ回路１１と、出力端子１３と、を備える。
【００１５】
このＤＣ−ＤＣコンバータ１００ａにおいて、誤差増幅器８によって出力電圧Ｖｏｕｔと目標電圧の差分を増幅した誤差増幅信号を生成し、この誤差増幅信号からＰＷＭ生成回路９によりＰＷＭ信号を生成する。そして、このＰＷＭ信号に応じて、切替制御回路１０が、ゲートドライバ回路１１を介して、スイッチ回路１の第１、第２のスイッチ素子２、３を相補的に動作させる。なお、この切替制御回路１０は、スイッチ回路１の貫通電流を抑制するために、第１のスイッチ素子２と第２のスイッチ素子３が同時にオンしないように制御する。また、バッファ１１ａ、１１ｂを含むゲートドライバ１１は、スイッチ回路１を高速、適切に駆動するようになっている。
【００１６】
この比較例のＤＣ−ＤＣコンバータ１００ａでは、例えば、負荷電流Ｉｏｕｔに変化が生じた場合、キャパシタ５の両端の電圧（出力電圧Ｖｏｕｔ）が変化し、この変化量に応じ、ＰＷＭ信号のデューティ比が変化し、第１、第２のスイッチ素子２、３を切り替える割合が変化する。これにより、出力電圧Ｖｏｕｔは、目標電圧に近づくように制御される。
【００１７】
ここで、スイッチ回路１は、ＰＷＭ信号に応じて、入力電圧（電源電圧）Ｖｉｎと接地電圧とを交互に出力し、この出力がインダクタ４の一端に印加される。そして、インダクタの他端は出力電圧Ｖｏｕｔの電圧が発生する。したがって、インダクタ４の両端には、スイッチ回路１の出力する電圧と出力電圧Ｖｏｕｔとの差電圧が印加されることになる。
【００１８】
スイッチ回路１の損失を無視した場合、このインダクタ４の両端に発生する電位差は、インダクタ４の出力電圧Ｖｏｕｔ側の端子を基準とすると、第１のスイッチ素子２がオンしているとき、入力電圧Ｖｉｎ−出力電圧Ｖｏｕｔの電圧となり、正の電圧となる。一方、第２のスイッチ素子３がオンしているとき、接地電圧−出力電圧Ｖｏｕｔの電圧となり、負の電圧となる。
【００１９】
したがって、インダクタ４に印加される電圧が、正・負の電圧が交互に繰り返され、インダクタ４に印加される電圧はパルス状に、インダクタ４を流れる電流は三角波状になる。
【００２０】
このインダクタ４に流れる電流と負荷６に流れる負荷電流が平衡した場合、キャパシタ５を流れる電流が等価的に“０”となり、出力電圧Ｖｏｕｔが安定状態となる。
【００２１】
なお、出力電圧Ｖｏｕｔの設定は、基準電圧Ｖｒｅｆと分圧回路７の分圧比により設定される。
【００２２】
ここで、図２は、図１に示すＤＣ−ＤＣコンバータ１００ａのＰＷＭ生成回路９の構成の一例を示す図である。
【００２３】
図２に示すように、ＰＷＭ生成回路９は、ランプ波を生成するランプ波生成回路９ａと、ランプ波と誤差増幅信号とを比較し、その比較結果に応じたＰＷＭ信号を出力する増幅器９ｂと、を有する。
【００２４】
また、図３は、図２に示すＰＷＭ生成回路９の信号波形の一例を示す波形図である。また、図４は、負荷が急激に変動した場合における、比較例のＤＣ−ＤＣコンバータ１００ａの出力電流（負荷電流）Ｉｏｕｔ、キャパシタ電流Ｉｃ、および出力電圧Ｖｏｕｔの波形の一例を示す波形図である。
【００２５】
図３に示すように、ＰＷＭ生成回路９は、ランプ波と誤差増幅信号の比較結果に応じて、デューティ比が異なるＰＷＭ信号を出力する。
【００２６】
例えば、時間ｔ１から時間ｔ２ａまでの期間は、誤差増幅信号の振幅がランプ波の振幅よりも大きいので、ＰＷＭ信号は“Ｈｉｇｈ”レベルになる。一方、時間ｔ２ａから時間ｔ３までの期間は、誤差増幅信号の振幅がランプ波の振幅よりも小さいので、ＰＷＭ信号は“Ｌｏｗ”レベルになる。
【００２７】
なお、ここでは、例えば、ＰＷＭ信号が“Ｈｉｇｈ”レベルのとき、切替制御回路１０は、第１のスイッチ素子２がオンするとともに第２のスイッチ素子３がオフするように制御する。一方、ＰＷＭ信号が“Ｌｏｗ”レベルのとき、切替制御回路１０は、第１のスイッチ素子２がオフするとともに第２のスイッチ素子３がオンするように制御する。
【００２８】
また、図４に示すように、時間ｔ０において、負荷電流Ｉｏｕｔが急激に増加すると、キャパシタ５の両端の電圧（出力電圧Ｖｏｕｔ）が急激に低下する。すると、ＤＣ−ＤＣコンバータ１００ａは、既述の動作により、インダクタ４に流れるインダクタ電流ＩＬを増加させて、出力電圧Ｖｏｕｔを目標電圧に上昇させる。
【００２９】
なお、この比較例では、例えば、時間ｔ１近傍では、誤差増幅信号の振幅の変化が小さいため、ＰＷＭ信号のデューティ比の変化も小さい。したがって、インダクタ電流ＩＬが負荷電流Ｉｏｕｔと等しくなる時間ｔ４ａが遅くなる。これにより、出力電圧Ｖｏｕｔの低下も大きくなる。
【００３０】
なお、上記傾向は、負荷電流Ｉｏｕｔが急激に減少する場合も極性が反対になる以外は同様である。
【００３１】
以上のように、比較例のＤＣ−ＤＣコンバータ１００ａは、負荷電流Ｉｏｕｔに急激な変化があった場合に、より安定して出力電圧Ｖｏｕｔを出力することができない。
【００３２】
以下、上記比較例において発明者らが見出した問題点に対応して、本発明を適用した各実施例について図面を参照しながら説明する。
【実施例１】
【００３３】
図５は、本発明の一態様である実施例１に係るＤＣ−ＤＣコンバータ１００の構成の一例を示す図である。
【００３４】
図５に示すように、ＤＣ−ＤＣコンバータ１００は、スイッチ回路１と、インダクタ４と、キャパシタ５と、分圧回路７と、誤差増幅器８と、微分検出回路１０１と、ＰＷＭ生成回路１０９と、切替制御回路１０と、ゲートドライバ回路１１と、出力端子１３と、を備える。
【００３５】
スイッチ回路１は、第１のスイッチ素子２と、第２のスイッチ素子３と、を有する。
【００３６】
第１のスイッチ素子２は、ここでは、例えば、ｐＭＯＳトランジスタであり、電源１２に一端（ソース）が接続されている。なお、この第１のスイッチ素子２は、他のトランジスタ素子等のスイッチ素子であってもよい。
【００３７】
第２のスイッチ素子３は、ここでは、例えば、ｎＭＯＳトランジスタであり、第１のスイッチ素子２の他端（ドレイン）と接地との間に接続されている。なお、この第２のスイッチ素子３は、他のトランジスタ等のスイッチ素子であってもよい。
【００３８】
インダクタ４は、第１のスイッチ素子２と第２のスイッチ素子３との間の接点１ａに一端が接続され、出力端子１３に他端が接続されている。
【００３９】
キャパシタ５は、出力端子１３と接地との間に接続されている。
【００４０】
分圧回路７は、出力電圧Ｖｏｕｔを分圧した第１の電圧を出力するようになっている。この分圧回路７は、ここでは、例えば、分圧回路７は、出力端子１３に一端が接続された抵抗素子７ａと、この抵抗素子７ａの他端と接地との間に接続された抵抗素子７ｂと、を有する。これらの抵抗素子７ａ、７ｂの抵抗分割により、出力電圧Ｖｏｕｔが第１の電圧に分圧される。
【００４１】
なお、この分圧回路７は、必要に応じて省略し、出力電圧Ｖｏｕｔを誤差増幅回路８に直接入力するようにしてもよい。すなわち、この場合、第１の電圧は、出力電圧Ｖｏｕｔになる。
【００４２】
誤差増幅器８は、出力端子１３の出力電圧Ｖｏｕｔに対応した第１の電圧と基準電圧Ｖｒｅｆとの電位差を増幅した誤差増幅信号を出力するようになっている。この基準電圧Ｖｒｅｆと第１の電圧が等しいとき、出力電圧Ｖｏｕｔは目標電圧と等しい状態である。
【００４３】
この誤差増幅器８は、ここでは、例えば、第１の電圧と基準電圧Ｖｒｅｆと第１の電圧と基準電圧Ｖｒｅｆとの電位差を増幅した誤差増幅信号を出力する増幅器８ａと、誤差増幅信号の位相を補償する位相補償器８ｂと、を有する。
【００４４】
微分検出回路１０１は、第１の電圧を微分することにより出力電圧Ｖｏｕｔの時間変化の傾きを検知し、この検知結果に応じて制御信号を出力するようになっている。この微分検出回路１０１は、例えば、該傾きを検出するハイパスフィルタを有する。
【００４５】
すなわち、微分検出回路１０１は、該傾きが予め規定された正の第１のしきい値を超えた場合には、該制御信号として第１のブースト信号を出力する。また、微分検出回路１０１は、該傾きが予め規定された負の第２のしきい値未満になった場合には、該制御信号として第２のブースト信号を出力する。また、微分検出回路１０１は、その他の場合には、該制御信号として基準信号を出力する。
【００４６】
また、例えば、微分検出回路１０１は、第１の電圧が予め規定された電位差だけ変化するのに要した時間に基づいて、該傾きを検出するようになってもよい。また、微分検出回路１０１は、予め規定された時間に第１の電圧が変化した電位差に基づいて、該傾きを検出するようになっていてもよい。
【００４７】
このように、微分検出回路１０１は、出力電圧Ｖｏｕｔ（すなわち、キャパシタ５の両端の電圧）を監視し、出力電圧Ｖｏｕｔの時間変化の傾きを検出する。そして、微分検出回路１０１は、出力電圧Ｖｏｕｔの時間変化の傾きと予め規定されたしきい値との関係に応じて制御信号を出力する。
【００４８】
ここで、例えば、微分検出回路１０１は、該傾きの絶対値が大きくなると振幅が大きくなる第１のブースト信号または第２のブースト信号を出力するようになっている。
【００４９】
微分検出回路１０１は、例えば、該比較信号（ランプ波）の１周期の間だけ第１のブースト信号または第２のブースト信号を出力し、その後、基準信号を出力するようになっている。また、微分検出回路１０１は、該比較信号（ランプ波）の１周期の間、第１のブースト信号または第２のブースト信号を出力し、その後振幅を減衰させるようにしてもよい。
【００５０】
ＰＷＭ生成回路１０９は、該誤差増幅信号と該制御信号とを加算（演算）して得られた合成信号と、周期的に変化する比較信号と、を比較し、この比較結果に応じてデューティ比を制御したＰＷＭ信号を出力する。なお、ここでは、例えば、該比較信号は、ランプ波である。
【００５１】
なお、ＰＷＭ生成回路１０９は、該合成信号に第１のブースト信号が含まれている場合には、第２のスイッチ素子３がオンする割合が高くなるようにデューティ比を制御するようになっている。一方、ＰＷＭ生成回路１０９は、該合成信号に第２のブースト信号が含まれている場合には、第１のスイッチ素子２がオンする割合が高くなるようにデューティ比を制御するようになっている。
【００５２】
ここで、例えば、ＰＷＭ生成回路１０９は、第１のブースト信号の振幅が大きくなると、第２のスイッチ素子３がオンする割合がより高くなるようにデューティ比を制御し、第２のブースト信号の振幅が大きくなると、第１のスイッチ素子２がオンする割合がより高くなるようにデューティ比を制御するようになっている。
【００５３】
切替制御回路１０は、該ＰＷＭ信号に応じて、ゲートドライバ回路１１を介して、第１のスイッチ素子２と第２のスイッチ素子３とを相補的にオン／オフを切り替えるようになっている。既述のように、ＰＷＭ信号のデューティ比に応じて、第１のスイッチ素子２と第２のスイッチ素子３とを相補的にオン／オフする割合が異なるように設定されている。
【００５４】
なお、この切替制御回路１０は、スイッチ回路１の貫通電流を抑制するために、第１のスイッチ素子２と第２のスイッチ素子３が同時にオンしないように制御する。
【００５５】
また、バッファ１１ａ、１１ｂを含むゲートドライバ１１は、スイッチ回路１を高速、適切に駆動するようになっている。
【００５６】
ここで、図６は、図５に示すＤＣ−ＤＣコンバータ１００のＰＷＭ生成回路１０９の構成の一例を示す図である。
【００５７】
図６に示すように、ＰＷＭ生成回路１０９は、ランプ波生成回路１０９ａと、増幅器１０９ｂと、加算器１０９ｃと、を有する。
【００５８】
ランプ波生成回路１０９ａは、比較信号としてランプ波を生成し、出力するようになっている。
【００５９】
加算器１０９ｃは、誤差増幅回路８が出力した該誤差増幅信号と、微分検出回路１０１が出力した制御信号とを加算（演算）し、得られた合成信号を出力するようになっている。
【００６０】
増幅器１０９ｂは、該合成信号とランプ波とを比較し、この比較結果に応じてデューティ比が異なるＰＷＭ信号を生成し出力するようになっている。
【００６１】
以上のように、本実施例１に係るＤＣ−ＤＣコンバータ１００は、既述の比較例と比較して、微分検出回路１０１を介する制御ループが追加されている。
【００６２】
ここで、以上のような構成を有するＤＣ−ＤＣコンバータ１００の動作の一例について説明する。以下では、出力電圧Ｖｏｕｔの時間変化の傾きが第２のしきい値未満になって、微分検出回路１０１が第２のブースト信号を出力した場合について説明する。しかし、出力電圧Ｖｏｕｔの時間変化の傾きが第１のしきい値を超えて、微分検出回路１０１が第１のブースト信号を出力する場合も同様である。
【００６３】
図７は、図６に示すＰＷＭ生成回路１０９の信号波形の一例を示す波形図である。また、図８は、負荷電流Ｉｏｕｔが急激に変動した場合における、実施例１に係るＤＣ−ＤＣコンバータ１００のキャパシタ電流Ｉｃ、および出力電圧Ｖｏｕｔの波形の一例を示す波形図である。なお、図８において、比較のため、既述の比較例のＤＣ−ＤＣコンバータ１００ａのキャパシタ電流Ｉｃ、および出力電圧Ｖｏｕｔの波形も記載している。
【００６４】
図７に示すように、時間ｔ１から時間ｔ３の間は、第２のブースト信号が、その他の期間は、基準信号が、ＰＷＭ生成回路１０９に入力されている。
【００６５】
既述のように、ＰＷＭ生成回路１０９は、合成信号とランプ波の比較結果に応じて、デューティ比が異なるＰＷＭ信号を出力する。例えば、時間ｔ１から時間ｔ２までの期間は、合成信号の振幅がランプ波の振幅よりも大きいので、ＰＷＭ信号は“Ｈｉｇｈ”レベルになる。一方、時間ｔ２から時間ｔ３までの期間は、合成信号の振幅がランプ波の振幅よりも小さいので、ＰＷＭ信号は“Ｌｏｗ”レベルになる。
【００６６】
ここで、時間ｔ１から時間ｔ３の間（ＰＷＭ信号の１周期）、合成信号は、第２のブースト信号を含み、誤差増幅信号よりも振幅が大きくなる。これにより、ＰＷＭ信号が“Ｈｉｇｈ”レベルになる時間ｔ１から時間ｔ２までの期間は、図３に示す比較例の時間ｔ１から時間ｔ２ａまでの期間よりも長くなる。なお、制御信号が基準信号である場合は、既述の比較例と同様である。
【００６７】
そして、比較例と同様に、ＰＷＭ信号が“Ｈｉｇｈ”レベルのとき、切替制御回路１０は、第１のスイッチ素子２がオンするとともに第２のスイッチ素子３がオフするように制御する。一方、ＰＷＭ信号が“Ｌｏｗ”レベルのとき、切替制御回路１０は、第１のスイッチ素子２がオフするとともに第２のスイッチ素子３がオンするように制御する。
【００６８】
したがって、本実施例において、ＰＷＭ生成回路１０９は、第２のブースト信号が入力されると、比較例よりも第１のスイッチ素子２がオンする割合が高くなるように、デューティ比Ｄを制御したＰＷＭ信号を出力する。
【００６９】
したがって、図８に示すように、時間ｔ０において、負荷電流Ｉｏｕｔが急激に増加すると、キャパシタ５の両端の電圧（出力電圧Ｖｏｕｔ）が急激に低下し、本実施例１のＤＣ−ＤＣコンバータ１００は、インダクタ４に流れるインダクタ電流ＩＬを比較例よりもより急峻に増加させて、出力電圧Ｖｏｕｔを比較例よりも速く目標電圧に上昇させる。
【００７０】
すなわち、インダクタ電流ＩＬが負荷電流Ｉｏｕｔと等しくなる時間ｔ４は、比較例の時間ｔ４ａよりもが早くなる。これにより、本実施例１では、出力電圧Ｖｏｕｔの低下が比較例よりも小さくなる。
【００７１】
既述のように、微分検出回路１０１は、例えば、該比較信号（ランプ波）の１周期の間だけ第１のブースト信号または第２のブースト信号を出力し、その後、基準信号を出力する。これにより、ＤＣ−ＤＣコンバータ１００は、負荷電流Ｉｏｕｔの急激な変化に応じて、一時的にＰＷＭ信号のデューティ比を変化させた動作モードに切り替えることができる。したがって、負荷電流Ｉｏｕｔの変動による出力電圧Ｖｏｕｔの変動をより低減することができる。
【００７２】
また、既述のように、微分検出回路１０１は、該比較信号（ランプ波）の１周期の間、第１のブースト信号または第２のブースト信号を出力し、その後振幅を減衰させてもよい。これにより、１サイクル（ＰＷＭ信号の１周期）間で出力電圧Ｖｏｕｔの補償ができない場合にも対応することができる。
【００７３】
ここで、既述のように、例えば、微分検出回路１０１は、該傾きの絶対値が大きくなると振幅が大きくなる第１のブースト信号または第２のブースト信号を出力するようになっている。さらに、ＰＷＭ生成回路１０９は、例えば、第１のブースト信号の振幅が大きくなると、第２のスイッチ素子３がオンする割合がより高くなるようにデューティ比を制御し、第２のブースト信号の振幅が大きくなると、第１のスイッチ素子２がオンする割合がより高くなるようにデューティ比を制御するようになっている。
【００７４】
これにより、負荷電流Ｉｏｕｔ（出力電圧Ｖｏｕｔ）の変化の大きさに応じて、より適切にＰＷＭ信号のデューティ比を制御し、インダクタ電流をより適切に補償することができる。したがって、負荷電流Ｉｏｕｔの変動による出力電圧Ｖｏｕｔの変動をより低減することができる。
【００７５】
このように、本実施例１に係るＤＣ−ＤＣコンバータ１００は、基本的な制御帯域は電圧モード制御の帯域を維持し、急激な負荷変動が発生したときに一時的にゲインを向上させる。これにより、急激な負荷電流の変動による出力電圧の変動を抑制する。
【００７６】
インダクタ４の電流ＩＬと負荷電流Ｉｏｕｔの差が大きいとき、出力電圧が急激に変動する。このとき、キャパシタ５に余剰・不足電流が流入／流出することによって出力電圧Ｖｏｕｔの変動が発生する。
【００７７】
出力電圧Ｖｏｕｔの時間変化の傾きは、この流入／流出する電流の大きさに依存し、ＤＣ−ＤＣコンバータ１００のループ帯域よりも十分に早い領域では、この電流量は負荷電流Ｉｏｕｔの変化量に近似する。
【００７８】
このことから出力電圧の傾きを検知することで、不足している電流量を推測することができる。この不足する電流量を補うことにより、負荷電流の急激な変化による出力電圧の変化を抑制することができる。
【００７９】
次に、ＤＣ−ＤＣコンバータ１００の負荷電流Ｉｏｕｔが変動した場合に、出力電圧Ｖｏｕｔの変動を抑制するための条件の一例について、検討する。
【００８０】
例えば、インダクタに流れる電流をＩＬ、負荷電流をＩｏｕｔとすると、キャパシタ５に流れる電流ＩＣは、以下の式（１）のように表される。
ＩＣ＝Ｉｏｕｔ−ＩＬ・・・（１）
【００８１】
この電流ＩＣが発生した場合、キャパシタ５の両端の電圧（出力電圧Ｖｏｕｔ）の時間変化の傾きΔＶ（ｄＶ／ｄｔ）は、以下の式（２）のように表される。なお、式（２）において、Ｃはキャパシタ５のキャパシタンスを表す。
ΔＶ＝ＩＣ／Ｃ・・・（２）
【００８２】
上記（１）、（２）より、負荷電流Ｉｏｕｔが変化することにより出力電圧Ｖｏｕｔの時間変化の傾きΔＶを検出した場合に、出力電圧Ｖを安定させるために必要となるインダクタ電流の変化量ＩＬ０は、以下の式（３）のように表される。
ＩＬ０＝ΔＶ×Ｃ・・・（３）
【００８３】
ここで、第１、第２のスイッチ素子２、３のオン抵抗、オン／オフによる損失、さらにインダクタ４の直列抵抗による損失などを無視した理想条件を考える。この条件下において、出力電圧Ｖｏｕｔが安定状態となる場合、インダクタ４を流れる電流に注目すると、式（４）が成立する。なお、式（４）において、ｆｓｗはスイッチング周波数（ＰＷＭ信号の周波数）を表し、Ｌはインダクタ４のインダクタンスを表す。
（Ｖｉｎ−Ｖｏｕｔ）／Ｌ×（１／ｆｓｗ）×Ｄ
＝Ｖｏｕｔ／Ｌ×（１／ｆｓｗ）×（１−Ｄ）・・・（４）
【００８４】
上記式（４）より、デューティ比Ｄは、式（５）のように表される。
Ｄ＝Ｖｏｕｔ／Ｖｉｎ・・・（５）
【００８５】
すなわち、式（５）に表されるように、デューティ比Ｄが出力電圧Ｖｏｕｔ／入力電圧Ｖｉｎと等しいときに、出力電圧Ｖｏｕｔが安定状態となる。
【００８６】
この条件から、１サイクル（ＰＷＭ信号の１周期）の間にデューティ比を変化量ΔＤだけ変化させた場合におけるインダクタ電流ＩＬの変化量ΔＩＬは、以下の式（６）のように表される。
ΔＩＬ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ×（１／ｆｓｗ）×（Ｄ＋ΔＤ）−Ｖｏｕｔ／Ｌ×（１／ｆｓｗ）×（１−Ｄ−ΔＤ）
＝｛（Ｖｉｎ−Ｖｏｕｔ）×（Ｄ＋ΔＤ）−Ｖｏｕｔ（１−Ｄ−ΔＤ）｝／（Ｌ×ｆｓｗ）
＝｛Ｖｉｎ×（Ｄ＋ΔＤ）−Ｖｏｕｔ｝／（Ｌ×ｆｓｗ）
＝Ｖｉｎ×ΔＤ／（Ｌ×ｆｓｗ）・・・（６）
【００８７】
また、変化量ΔＩＬが変化量ＩＬ０に近い値になるとき、負荷電流Ｉｏｕｔの変化にスイッチングレギュレータは瞬時に（ＰＷＭ信号の１周期で）応答し、出力電圧Ｖｏｕｔの変動を抑制することができる。したがって、式（３）、（６）より、変化量ΔＩＬが変化量ＩＬ０と等しくなるデューティ比の変化量ΔＤは、以下の式（７）のように表される。
ΔＤ＝ΔＶ×Ｃ×Ｌ×ｆｓｗ／Ｖｉｎ・・・（７）
【００８８】
なお、Ｄ＋ΔＤ＜１であり、１サイクル（ＰＷＭ信号の１周期）間で補償ができない場合もあり、その場合、複数サイクル（ＰＷＭ信号の複数周期）間にまたがって制御する必要がある。
【００８９】
以上のようにして、ＰＷＭ生成回路１０９が、微分検出回路１０１が出力した制御信号に応じて、デューティ比の変化量ΔＤ等の条件を設定することにより、出力電圧Ｖｏｕｔの変動を抑制することができる。
【００９０】
以上のように、本実施例に係るＤＣ−ＤＣコンバータによれば、負荷電流の変動による出力電圧の変動を低減することができる。
【実施例２】
【００９１】
既述の実施例１では、本発明を適用したアナログ制御のＤＣ−ＤＣコンバータの一例について説明した。
【００９２】
しかし、本発明の趣旨は、デジタル制御のＤＣ−ＤＣコンバータについても同様に適用可能である。
【００９３】
そこで、実施例２では、本発明を適用したデジタル制御のＤＣ−ＤＣコンバータの一例について説明する。
【００９４】
図９は、本発明の一態様である実施例２に係るＤＣ−ＤＣコンバータ２００の構成の一例を示す図である。なお、図９において、図５に示す符号と同じ符号は、実施例１と同様の構成を示す。
【００９５】
図９に示すように、ＤＣ−ＤＣコンバータ２００は、スイッチ回路１と、インダクタ４と、キャパシタ５と、アナログ・デジタル変換器（ＡＤＣ）２０２と、微分検出回路２０１と、デューティ演算回路２０９と、切替制御回路１０と、ゲートドライバ回路１１と、出力端子１３と、を備える。
【００９６】
このように、実施例２に係るＤＣ−ＤＣコンバータ２００は、実施例１と比較して、誤差増幅回路とＰＷＭ生成回路との代わりに、アナログ・デジタル変換器２０２とデューティ演算回路２０９とを備える。このデューティ演算回路２０９は、例えば、ＰＩＤ（Ｐｒｏｐｏｒｔｉｏｎａｌ  Ｉｎｔｅｇｒａｔｅｄ  Ｄｉｆｆｅｒｅｎｔｉｎａｌ）補償器である。
【００９７】
なお、このＤＣ−ＤＣコンバータ２００では、分圧回路が省略されているが、実施例１と同様に設けてもよい。この場合、分圧回路が出力した第１の電圧（出力電圧Ｖｏｕｔを分圧した電圧）がアナログ・デジタル変換器２０２に入力されることになる。
【００９８】
アナログ・デジタル変換器２０２は、出力端子１３の出力電圧Ｖｏｕｔに対応した第１の電圧をアナログ・デジタル変換した第１の信号を出力するようになっている。すなわち、デジタル信号である第１の信号には、出力電圧Ｖｏｕｔに対応した情報が含まれる。なお、本実施例２では、第１の電圧は出力電圧Ｖｏｕｔであるので、以下、第１の電圧を出力電圧Ｖｏｕｔとして説明する。
【００９９】
微分検出回路２０１は、該第１の信号に基づいて出力電圧Ｖｏｕｔを微分することにより出力電圧Ｖｏｕｔの時間変化の傾きを検知し、この検知結果に応じて制御信号を出力するようになっている。この微分検出回路２０１は、例えば、出力電圧の時間変化をクロックによって計算する。この微分検出回路２０１は、例えば、該傾きを検出するハイパスフィルタを有する。
【０１００】
すなわち、微分検出回路２０１は、該傾きが予め規定された正の第１のしきい値を超えた場合には、該制御信号として第１のブースト信号を出力する。また、微分検出回路２０１は、該傾きが予め規定された負の第２のしきい値未満になった場合には、該制御信号として第２のブースト信号を出力する。また、微分検出回路２０１は、その他の場合には、該制御信号として基準信号を出力する。
【０１０１】
また、例えば、微分検出回路２０１は、出力電圧Ｖｏｕｔが予め規定された電位差だけ変化するのに要した時間に基づいて、該傾きを検出するようになってもよい。また、微分検出回路２０１は、予め規定された時間に出力電圧Ｖｏｕｔが変化した電位差に基づいて、該傾きを検出するようになっていてもよい。
【０１０２】
このように、微分検出回路２０１は、出力電圧Ｖｏｕｔ（すなわち、キャパシタ５の両端の電圧）を監視し、出力電圧Ｖｏｕｔの時間変化の傾きを検出する。そして、微分検出回路２０１は、出力電圧Ｖｏｕｔの時間変化の傾きと予め規定されたしきい値との関係に応じて制御信号を出力する。
【０１０３】
なお、微分検出回路２０１は、例えば、該比較信号の１周期の間だけ第１のブースト信号または第２のブースト信号を出力し、その後、基準信号を出力するようになっている。また、微分検出回路２０１は、該比較信号の１周期の間、第１のブースト信号または第２のブースト信号を出力し、その後振幅を減衰させるようにしてもよい。
【０１０４】
デューティ演算回路２０９は、例えば、該第１の信号と基準電圧とに基づいて、出力電圧Ｖｏｕｔと該基準電圧との電位差を増幅したデジタル信号である該誤差増幅信号を生成するようになっている。そして、デューティ演算回路２０９は、該誤差増幅信号と該制御信号とを加算（演算）して得られた合成信号と、周期的に変化する比較信号と、を比較し、この比較結果に応じてデューティ比を制御したＰＷＭ信号を出力するようになっている。
【０１０５】
なお、デューティ演算回路２０９は、該合成信号に第１のブースト信号が含まれている場合には、第２のスイッチ素子３がオンする割合が高くなるようにデューティ比を制御するようになっている。一方、デューティ演算回路２０９は、該合成信号に第２のブースト信号が含まれている場合には、第１のスイッチ素子２がオンする割合が高くなるようにデューティ比を制御するようになっている。
【０１０６】
ここで、以上のような構成を有するＤＣ−ＤＣコンバータ２００の動作は、出力電圧Ｖｏｕｔ（第１の電圧）がデジタル信号に変換されてデジタル処理される以外は、実施例１と同様である。
【０１０７】
すなわち、ＤＣ−ＤＣコンバータ２００は、実施例１と同様に、基本的な制御帯域は電圧モード制御の帯域を維持し、急激な負荷変動が発生したときに一時的にゲインを向上させる。これにより、急激な負荷電流の変動による出力電圧の変動を抑制する。
【０１０８】
また、ＤＣ−ＤＣコンバータ２００の負荷電流Ｉｏｕｔが変動した場合に、出力電圧Ｖｏｕｔの変動を抑制するための条件は、実施例１と同様である。
【０１０９】
以上のように、本実施例に係るＤＣ−ＤＣコンバータによれば、実施例１と同様に、負荷電流の変動による出力電圧の変動を低減することができる。
【符号の説明】
【０１１０】
１  スイッチ回路
２  第１のスイッチ素子
３  第２のスイッチ素子
４  インダクタ
５  キャパシタ
６  負荷
７  分圧回路
８  誤差増幅器
８ａ  増幅器
８ｂ  位相補償器
９、１０９  ＰＷＭ生成回路
９ａ、１０９ａ ランプ波生成回路
９ｂ、１０９ｂ 増幅器
１０９ｃ 加算器
１０  切替制御回路
１１  ゲートドライバ回路
１１ａ  第１のバッファ回路
１１ｂ  第２のバッファ回路
１２  電源
１３  出力端子
１００、１００ａ、２００  ＤＣ−ＤＣコンバータ
１０１、２０１  微分検出回路
２０２  アナログ・デジタル変換器
２０９  デューティ演算回路
【図１】
2010279132.tif 000003
【図２】
2010279132.tif 000004
【図３】
2010279132.tif 000005
【図４】
2010279132.tif 000006
【図５】
2010279132.tif 000007
【図６】
2010279132.tif 000008
【図７】
2010279132.tif 000009
【図８】
2010279132.tif 000010
【図９】
2010279132.tif 000011