(57)【要約】【課題】多層配線層の検査工程を含む半導体装置の製造技術において、検査の迅速性を損なうことなく、半導体装置の製造歩留まりを向上させる。【解決手段】半導体ウェハの主面上に中間配線層（工程ｓ０３，ｓ０５）、ビア層（工程ｓ０４，ｓ０６）、最上配線層（工程ｓ０７）を形成する。中間配線層を形成した後の電位コントラスト観察工程ｖｃ０１，ｖｃ０２と、最上配線層を形成した後の電気的検査工程ｅｃ０１とを有する。中間配線層は、平面積が大きい第１配線パターンと、面積が小さく、浮遊状態となる第２配線パターンとを有する。最上配線層は、第１配線パターンに導通する第１最上配線パターンと、第２配線パターンに導通する第２最上配線パターンとを有する。電気的検査では、第１最上配線パターンと第２最上配線パターンとの間に電位差を与えて導通状態を検査する。【選択図】図１
2010123662.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体ウェハの主面上に中間配線層を形成する工程と、
（ｂ）前記中間配線層を、電位コントラスト観察によって検査する工程と、
（ｃ）前記中間配線層上に、ビア層を形成する工程と、
（ｄ）前記ビア層上に、最上配線層を形成する工程と、
（ｅ）前記中間配線層、前記ビア層、および、前記最上配線層の電気的な導通状態を、電気的検査によって検査する工程とを有し、
前記（ａ）工程において、
前記中間配線層は、層間絶縁膜中に導体膜からなる第１配線パターンおよび第２配線パターンを配置するようにして形成し、
前記第１配線パターンと前記第２配線パターンとは、それぞれの平面的な面積を比較して、前記第１配線パターンの方がより大きくなるようにして形成し、
前記第２配線パターンは、電気的に浮遊状態となるようにして形成し、
前記（ｂ）工程の電位コントラスト観察では、前記第１配線パターンおよび前記第２配線パターン内の電位差を、走査型電子顕微鏡によって視覚的に検出することで、前記各配線パターンの配線異常を検査し、
前記（ｄ）工程において、
前記最上配線層は、層間絶縁膜中に導体膜からなる第１最上配線パターンと第２最上配線パターンとを配置するようにして形成し、
前記第１最上配線パターンは、前記中間配線層の前記第１配線パターンに対して、前記ビア層を介して電気的に接続するようにして形成し、
前記第２最上配線パターンは、前記中間配線層の前記第２配線パターンに対して、前記ビア層を介して電気的に接続するようにして形成し、
前記（ｅ）工程の電気的検査では、前記最上配線層の前記第１最上配線パターンと前記第２最上配線パターンとの間に電位差を与えて、電気的な導通状態を検査することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ａ）工程の前に、更に、
（ｆ）前記半導体ウェハの主面上にコンタクト層を形成する工程を有し、
前記（ｂ）工程では、前記半導体ウェハの主面上の、前記コンタクト層上に前記中間配線層を形成することを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記（ｃ）工程後、前記（ｄ）工程に至る前に、前記（ａ）〜（ｃ）工程を繰り返すことで、前記半導体ウェハと前記最上配線層との間に複数の前記中間配線層および前記ビア層を形成し、
複数の前記中間配線層に形成した前記第２配線パターン同士は、前記ビア層を介して電気的に接続するようにして形成し、
一層の前記中間配線層を形成する毎に、前記中間配線層を、前記（ｂ）工程の前記電位コントラスト観察によって検査することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記半導体ウェハは、チップ領域とスクライブ領域とを有し、
更に、
（ｇ）前記半導体ウェハのチップ領域に複数の半導体素子および配線層を形成する工程を有し、
前記（ａ）〜（ｆ）工程は、前記半導体ウェハのうち、前記スクライブ領域に施す工程であり、
前記（ａ），（ｃ），（ｄ），（ｆ）工程は、前記（ｇ）工程に含まれるいずれかの工程と同一であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記（ｆ）工程では、前記コンタクト層は、前記層間絶縁膜中に前記導体膜からなるコンタクトプラグを配置するようにして形成し、
前記（ｂ）工程では、前記コンタクトプラグを介して、前記半導体ウェハに電気的に接続するようにして、前記中間配線層の前記第１配線パターンを形成することを特徴とする半導体装置の製造方法。
【請求項６】
（ａ）主面上に配置された層間絶縁膜中に形成され、導体膜からなる第１配線パターンおよび第２配線パターンを有する中間配線層と、
（ｂ）前記中間配線層上に形成されたビア層と、
（ｃ）前記ビア層上に配置された前記層間絶縁膜中に形成され、前記導体膜からなる第１最上配線パターンと第２最上配線パターンとを有する最上配線層とを有し、
前記中間配線層の前記第１配線パターンの平面的な面積は、前記第２配線パターンの平面的な面積よりも大きく、
前記中間配線層の前記第１配線パターンは、前記ビア層を介して、前記最上配線層の前記第１最上配線パターンに電気的に接続し、
前記中間配線層の前記第２配線パターンは、前記ビア層を介して、前記最上配線層の前記第２最上配線パターンに電気的に接続し、
前記第２配線パターンは、前記最上配線層を除けば、電気的に浮遊状態となるようにして形成されていることを特徴とする半導体ウェハ。
【請求項７】
請求項６記載の半導体ウェハにおいて、更に、
（ｄ）前記主面上に形成されたコンタクト層を有し、
前記中間配線層は、前記主面上に形成された前記コンタクト層上に配置されていることを特徴とする半導体ウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術と、それに用いる半導体ウェハに関し、特に、多層配線の検査工程を含む半導体装置の製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
高度な情報化社会の発展に伴い、半導体基板上に形成した複数の半導体素子を集積して機能的回路を構成した、演算用集積回路、記憶素子、および、それらを混載させた所謂システムオンチップ（System on Chip：ＳｏＣ）といった半導体装置には、更なる高性能化の要求とともに、生産性向上の要求がなされている。
【０００３】
製造段階にある半導体装置は、半導体素子、および、配線などからなる所望の集積回路が半導体ウェハ上の複数のチップ領域に一括して形成され、その後、個々の半導体チップに分断される。
【０００４】
半導体装置の製造段階における個々の工程は、必然的に、一定の割合で不良発生のポテンシャルを含むものである。製品の複雑化に伴って、製造工程数は増える傾向にある。特に、半導体ウェハ上に形成される素子の微細化、高集積化に伴い、個々の素子を結線する配線は、複雑化、多層化される傾向にある。このような複雑かつ多層の配線で発生する短絡、開放などの不良は、比較的発見し難く、製品の信頼性に大きく影響する要素である。そこで、生産性向上のためには、特に、配線層の製造工程中に発生する不良、欠陥を低減させ、歩留まりを向上させることが不可欠である。
【０００５】
また、市場背景として、半導体装置の市場投入の早期化が近年ますます激化しており、製品開発期間の短縮は、半導体業界にとって必須条件となっている。従って、開発段階にある半導体装置の製造工程においては、工程中に発生する不良、欠陥の原因を早期に発見し、フィードバックする必要がある。これにより、ＱＴＡＴ（quick turn around time）でのプロセス開発を実現させるためである。
【０００６】
これらの観点から、本発明者らの検討によれば、製品プロセス開発に必要な共通工程をブロック毎に分割して、そのブロック内の電気的検査を実施し、その結果をフィードバックして早期に製造プロセス開発を確立する、あるいは歩留まりを向上する手法が有用である。このブロックを検査するための試料は、実際の製品となるチップ内の素子や配線と完全に同一、もしくは、部分的に同一な工程によって、検査用の半導体ウェハ上に形成する。このような検査用の半導体ウェハ上に形成される検査用素子は、テストストラクチャ、ショートループモニタ、あるいは、ＴＥＧ（Test Element Group）などと称されている。
【０００７】
例えば、特表２００５−５１９２６０号公報（特許文献１）には、走査型電子顕微鏡（Scanning Electron Microscopy：ＳＥＭ）を用いた電圧コントラスト観察を可能にするＴＥＧの構造などが開示されている。そして、このＴＥＧを用いることによって、配線層を製造する工程中に検査を施す技術（インライン検査技術）などが開示されている。
【０００８】
また、例えば、特開２００２−２０３８８２号公報（特許文献２）には、配線における開放、短絡不良などを、電気的に解析し易いＴＥＧの構造が開示されている。そして、このＴＥＧを用いることによって、配線層を形成した後に電気的検査を施す技術などが開示されている。
【特許文献１】特表２００５−５１９２６０号公報
【特許文献２】特開２００２−２０３８８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
通常の配線層と同様の工程で形成したＴＥＧを用いたインライン検査では、配線層一層を形成する度に検査を施すことができる。例えば特許文献１に開示された技術では、通常の配線を形成する工程と同様にして形成したＴＥＧの表面を、一層毎にＳＥＭで観察する。ＳＥＭ観察では、観察対象の表面から二次的に放出される電子（二次電子）の量によって、結像時にコントラストを持たせて表現できる。例えば、フローティング状態にあるＴＥＧと、そうでないＴＥＧとを形成し、これらをＳＥＭにより観察する。フローティング状態のＴＥＧは、ＳＥＭ観察による二次電子の放出によって電子が枯渇するため、接続状態にあるＴＥＧと比較して二次電子の放出量が異なる。この二次電子の放出量の違いを像のコントラストとして可視化する。このとき、ＴＥＧ中に短絡や開放が発生した場合、本来フローティング状態だったＴＥＧが接続状態になったり、また、本来接続状態だったＴＥＧがフローティング状態になったりすることで、予期される画像と比較して、コントラストに相違が生じる。このようなコントラストの相違箇所を検出することで、ＴＥＧに発生した短絡や開放といった欠陥をその場で発見できる。従って、この技術によれば、多層の配線層の完成に至る前に、単一の配線層を形成した段階で短絡や開放の発生を検査でき、欠陥情報をより早期にフィードバックできる。
【００１０】
しかしながら、本発明者らの更なる検討によって、ＴＥＧのインラインでのＳＥＭ式検査は、以下のような課題を有することが明らかとなった。即ち、インラインでのＳＥＭ式検査は、あくまでも電位コントラストの検出であり、高抵抗の短絡および高抵抗の開放は検出されない可能性がある。従って、欠陥情報の早期発見に適したＴＥＧ構造および検査方法である一方で、欠陥箇所を見落とす可能性があり、高精度な検出が困難な検査方法であることが、本発明者らの更なる検討によって明らかとなった。これは、半導体装置の更なる高性能化に伴って配線層がより複雑化される技術動向にあって、半導体装置の製造歩留まりを低下させる原因となる。
【００１１】
一方、通常の配線層と同様の工程で形成したＴＥＧを用いた電気的検査では、実際に配線層の電気的な特性を評価できる。これにより、高抵抗の不完全短絡、高抵抗の不完全開放を見落とし無く確実に検出できる。更に、電気特性に異常が検出された場合でも、製品として許容できる範囲内である場合など、発生した欠陥の認否を定量的に判別できる。従って、この技術によれば、製品の電気特性と対比して定量的に検査できるなど、欠陥情報をより高精度に検出できる。
【００１２】
しかしながら、本発明者らの更なる検討によって、ＴＥＧの電気的検査は以下のような課題を有することが明らかとなった。即ち、電気的検査は、ＴＥＧに対して外部からの電気的な接続（プロービング）を必要とするため、多層配線を想定したＴＥＧの最上配線層を形成し、プロービング用のパッドを形成した後でないと検査を実行できない。そのため、ＴＥＧ形成工程に着工してから検査を施すまでに、少なくとも多層配線形成工程を施す程度の時間を要する。また、電気特性の異常が検出されたとしても、ＴＥＧとして形成した多層配線層中における、いずれの部分に欠陥が発生したのかを特定するのは困難である。従って、欠陥情報の高精度な検査に適したＴＥＧ構造および検査方法である一方で、迅速な欠陥検査が困難であり、また、欠陥が発生した場所の特定が困難であることが、本発明者らの更なる検討によって明らかとなった。これは、半導体装置の更なる高性能化に伴って配線層がより複雑化される技術動向にあって、半導体装置の開発から生産までのＱＴＡＴ化にとって重要な、欠陥検査の迅速性を低下させる原因となる。
【００１３】
以上のように、本発明者らが検討した半導体装置の製造工程における検査技術では、半導体装置の生産性の向上と、歩留まりの向上とを両立させることが困難であることが分かった。
【００１４】
そこで、本発明の目的は、多層配線層の検査工程を含む半導体装置の製造技術において、検査の迅速性を損なうことなく、半導体装置の製造歩留まりを向上させる技術を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願においては、複数の発明が開示されるが、そのうちの一実施例の概要を簡単に説明すれば以下の通りである。
【００１７】
半導体ウェハの主面上に中間配線層、ビア層、最上配線層を形成する工程において、中間配線層を形成した後に電位コントラスト観察によってインライン検査を施す工程と、最上配線層を形成した後に電気的検査を施す工程とを有する半導体装置の製造方法において、中間配線層は、平面的な面積が比較して大きい第１配線パターンと、比較して小さい第２配線パターンとを有するようにして、かつ、第２配線パターンは電気的に浮遊状態となるようにして形成し、最上配線層は、第１配線パターンに対して電気的に接続する第１最上配線パターンと、第２配線パターンに対して電気的に接続する第２最上配線パターンとを有するようにして形成し、電気的検査では、第１最上配線パターンと第２最上配線パターンとの間に電位差を与えて、電気的な導通状態を検査する。
【発明の効果】
【００１８】
本願において開示される複数の発明のうち、上記一実施例により得られる効果を代表して簡単に説明すれば以下のとおりである。
【００１９】
即ち、多層配線層の検査工程を含む半導体装置の製造技術において、検査の迅速性と欠陥検出精度を補完し、効率的に半導体装置の製造歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００２０】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２１】
（実施の形態１）
本実施の形態１の半導体装置の製造方法に関して説明する。特に、本実施の形態１の製造工程は、半導体装置の製造工程中における配線形成に対しての検査工程を中心に説明する。より具体的には、検査用の半導体ウェハにＴＥＧを形成し、これを検査するという一連の方法を説明する。図１は、検査用の半導体ウェハにＴＥＧを形成し、検査を終えるまでの流れを示したフロー図である。以下、本実施の形態１では、図１のフロー図を参照しながら、以降の図を用いて半導体装置の製造工程を説明する。
【００２２】
まず、後に製品となる半導体チップを形成するものと同じ仕様の半導体ウェハを用意し、工程に投入する（工程ｓ０１）。即ち、本実施の形態１の半導体ウェハは、平面略円形の薄板状の単結晶シリコン（Ｓｉ）である。
【００２３】
以後の工程は、図１を参照しながら、図２〜図５を用いて説明する。図２は、本実施の形態１のインライン検査用ＴＥＧを示す要部平面図であり、検査用の半導体ウェハの主面を正面に見た図である。図３〜図５は、それぞれ、図２のＡ１−Ａ１線、Ｂ１−Ｂ１線、Ｃ１−Ｃ１線に沿って矢印方向に見た要部断面図である。なお、要部断面図に示した個々の構成要素のうち、断面図で見ると絶縁体に隔てられて配置しているものであっても、平面図で見れば電気的に接続している要素間は、便宜上、破線で結線して示している。以後、断面図中の破線に関しては同様である。
【００２４】
半導体ウェハ１の主面ｆ１上にコンタクト層ＣＮＴを形成する（図１の工程ｓ０２）。コンタクト層ＣＮＴは、例えば酸化シリコンを主体とする絶縁膜である層間絶縁膜２の中に、層間絶縁膜２を厚さ方向に貫通するようにして、例えばタングステンなどの導電体であるコンタクトプラグ３を形成したものである。層間絶縁膜２としては、酸化シリコン膜と半導体ウェハ１の主面ｆ１との間に、ＳＡＣ（Self Align Contact）用の窒化シリコン膜を形成しても良い。また、コンタクトプラグ３としては、タングステンと層間絶縁膜２との間に、窒化チタン（ＴｉＮ）などのバリア金属を形成しても良い。また、コンタクトプラグ３と半導体ウェハ１の電気的接続が十分に取れるように半導体ウェハ１全面に半導体ウェハ１と同極性の導電型を有する拡散層を形成しても良い。また、半導体ウェハ１表面にコバルトシリサイドのようなシリサイド層を形成しても良い。
【００２５】
これには、まず、化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法などによって、半導体ウェハ１の主面ｆ１上に層間絶縁膜２を形成する。その後、一連のフォトリソグラフィ法によって、所定の領域が開口するようにパターニングしたフォトレジストマスクを、層間絶縁膜２上に形成する。このフォトレジスト膜をエッチングマスクとして、コンタクト層ＣＮＴに異方性エッチングを施し、コンタクトホール４を形成する。続いて、フォトレジスト膜を除去した後、例えばスパッタリング法などにより、半導体ウェハ１の主面ｆ１上にタングステン膜を形成する。その後、余分なタングステン膜を、例えばエッチング、または、化学的機械的研磨（Chemical Mechanical Polishing：ＣＭＰ）法によって除去する。以上のようにして、コンタクトホール４の内部をタングステン膜で埋め込んだ構造のコンタクトプラグ３を形成する。コンタクト層ＣＮＴにおいて、コンタクトプラグ３を形成する位置に関しては、後に詳細を説明する。
【００２６】
なお、短絡欠陥検査の場合は、上記のようなコンタクト層ＣＮＴの形成は必ずしも必要ではない。コンタクト層ＣＮＴの形成を省略することにより、工程数を削減できる。
【００２７】
続いて、コンタクト層ＣＮＴ上に第１中間配線層（中間配線層）Ｍ１を形成する（図１の工程ｓ０３）。第１中間配線層Ｍ１は、上記のコンタクト層ＣＮＴの層間絶縁膜２と同様の層間絶縁膜５の中に、例えばアルミニウム（Ａｌ）などの導電体である配線を形成したものである。この配線は、上記のコンタクトプラグ３の形成方法における材料をアルミニウムに変え、同様の方法で形成する。ここで、本実施の形態１の製造工程では、第１中間配線層Ｍ１の配線として、第１配線パターンＰＡ１および第２配線パターンＰＡ２を、層間絶縁膜５の中に配置するようにして形成する。以下では、第１配線パターンＰＡ１および第２配線パターンＰＡ２の構造について、詳細に説明する。
【００２８】
本実施の形態１の製造工程において、第１配線パターンＰＡ１と第２配線パターンＰＡ２とは、それぞれの平面的な面積を比較して、第１配線パターンＰＡ１の方がより大きくなるようにして形成する。
【００２９】
また、本実施の形態１の第１配線パターンＰＡ１は、その平面的な形状が、第１方向Ａに延在した互いに並行な複数の直線部分を有し、それらの端部が第１方向Ａに交差する第２方向Ｂに延在した１つの直線部分に電気的に接続するようにして形成する。このように、第１配線パターンＰＡ１は平面的に櫛状となるようにして形成する。更に、第１配線パターンＰＡ１の複数の直線部分の間において、第１方向Ａに沿って延在して配置するように、かつ、第１方向Ａに間隔を隔てて複数配置するようにして、第２配線パターンＰＡ２を形成する。このとき、個々の第２配線パターンＰＡ２の第１方向Ａへの延在距離は、少なくとも第１配線パターンＰＡ１の第１方向Ａへの延在距離よりも小さくなるようにして形成する。このように、第２配線パターンＰＡ２の長さは電位コントラストで短絡を検出したときに短絡部分を容易に確認できる長さに形成する。ここでは、第２配線パターンＰＡ２は比較的短いドット状とした。これにより、第２配線パターンＰＡ２の平面的な面積は、第１配線パターンＰＡ１と比較して小さくなるように形成することができる。
【００３０】
更に、第２配線パターンＰＡ２は、この工程の段階では、いずれの導電部にも電気的に接続しないようにして形成する。即ち、第２配線パターンＰＡ２は浮遊（フローティング）状態となるようにして形成する。これに対し、第１配線パターンＰＡ１は、そのいずれかの箇所が、コンタクト層ＣＮＴのコンタクトプラグ３に電気的に接続するようにして形成する。言い換えれば、上記の工程において、コンタクトプラグ３は、第１配線パターンＰＡ１に接続し得る所定の位置に形成する。このように、コンタクトプラグ３を介して、半導体ウェハ１に電気的に接続するようにして、第１中間配線層Ｍ１の第１配線パターンＰＡ１を形成する。以上のようにして第１中間配線層Ｍ１の第１配線パターンＰＡ１および第２配線パターンＰＡ２を形成することの効果は、後の検査工程において発現されるため、後の検査工程の記述の箇所で同時に詳細を説明する。
【００３１】
なお、コンタクトプラグ３を形成するコンタクト層ＣＮＴは、第１中間配線層Ｍ１の下部に配置することから、コンタクトプラグ３は図２の平面図には現れない。ただし、コンタクトプラグ３を形成する平面的な位置関係を明らかにするために、図２中にはコンタクトプラグ３を記述した。以後、平面図中における他のコンタクトプラグの記述に関しても同様であるとする。
【００３２】
以上のようにして形成した第１中間配線層Ｍ１を、電位コントラスト（または、電圧コントラスト）観察によって検査する（図１の工程ｖｃ０１）。ここでは、第１配線パターンＰＡ１および第２配線パターンＰＡ２内の電位差を、ＳＥＭによって視覚的に検出することで、各配線パターンＰＡ１，ＰＡ２の配線異常を検査する。より具体的に、以下で説明する。
【００３３】
ＳＥＭによる固体表面の観察とは、固体表面に電子線（一次電子）を照射し、それによって固体表面から生じる二次電子を検出することである。このとき、二次電子の強度は当該固体表面の状態を反映しており、これを解析して画像化できる。単純には、固体表面から放出される二次電子量の違いを、明暗のコントラストとして画像化することができる。これを、電位コントラスト（Voltage Contrast：ＶＣ）観察と称する。本実施の形態１では、二次電子の放出量が多いほど明るいパターンとして表現されるという設定であるとして、以下の説明を続ける。この関係は、逆であっても良い。
【００３４】
第１中間配線層Ｍ１の第１配線パターンＰＡ１および第２配線パターンＰＡ２をＳＥＭにより観察すると、両者の間に以下のような相違が現れる。即ち、第１配線パターンＰＡ１は、第２配線パターンＰＡ２と比較して、明るく見える。なぜなら、第１配線パターンＰＡ１は、コンタクトプラグ３を介して半導体ウェハ１に電気的に接続しており、二次電子の放出があっても、パターン中の電子が枯渇することは無い。これに対し、フローティング状態にある第２配線パターンＰＡ２では、二次電子の放出により電子が枯渇する。従って、ＳＥＭによる電位コントラスト観察では、第１配線パターンＰＡ１と第２配線パターンＰＡ２とを、上記のようなコントラストの相違として識別できる。
【００３５】
本工程では、櫛状に一体的に配置した第１配線パターンＰＡ１と、ドット状に複数配置した第２配線パターンＰＡ２とに対して、電位コントラスト観察を施す。第１方向Ａおよび第２方向Ｂに走査するようにして電子線を照射し、電位コントラスト観察を施す。第１中間配線層Ｍ１の形成工程において、配線間の短絡などの欠陥が生じていなければ、上記説明したように、比較して明るい第１配線パターンＰＡ１と、比較して暗い第２配線パターンＰＡ２とが検出される。欠陥が生じている場合の観察態様に関しては、後に詳細を説明する。
【００３６】
ここで、本実施の形態１の第１配線パターンＰＡ１は、コンタクトプラグ３を介して半導体ウェハ１に電気的に接続していなくとも、ＳＥＭ観察によって上記のようなコントラストを得ることができる。なぜなら、上述のように、第１配線パターンＰＡ１は、第２配線パターンＰＡ２と比較して、平面的な面積が大きくなるようにして形成しているから、パターン中により潤沢に電子が存在するからである。即ち、平面積の大きい第１配線パターンＰＡ１は、半導体ウェハ１に接続していなくとも、電位コントラスト観察において第２配線パターンＰＡ２よりも明るく見える。
【００３７】
上述のように、コンタクトプラグ３を形成する工程は、一連のフォトリソグラフィや異方性エッチングなどといった工程を要する。本実施の形態１の検査工程では、コンタクトプラグ３を形成せずに、上記のような電位コントラストを観察できることから、製造工程を簡略化できる。製造工程の簡略化により、検査工程を迅速化できる。結果として、多層配線層の検査工程を含む半導体装置の製造技術において、検査の迅速性を損なうことなく、半導体装置の製造歩留まりを向上できる。
【００３８】
一方、ＴＥＧを配置する面積が小さく、第１配線パターンＰＡ１と第２配線パターンＰＡ２との間に、明確な面積の差異を設けることができない場合などには、コンタクトプラグ３によって第１配線パターンＰＡ１を半導体ウェハ１と接続した構造とする方が、より好ましい。これにより、第１配線パターンＰＡ１と第２配線パターンＰＡ２との面積の差異が小さい場合でも、ＳＥＭにより、両者の電位コントラストをより明瞭に観察することができる。従って、より高精度に電位コントラストを観察できる。結果として、多層配線層の検査工程を含む半導体装置の製造技術において、ＴＥＧを配置する面積が小さい場合などでも、半導体装置の製造歩留まりをより向上できる。
【００３９】
続く工程を、図１を参照しながら、図６〜図８を用いて説明する。図６は、上記図２に続く製造工程中の要部平面図である。図７および図８は、それぞれ、図６のＢ２−Ｂ２線、Ｃ２−Ｃ２線に沿って矢印方向に見た要部断面図である。以後の工程では、まず、第１中間配線層Ｍ１の上に第１ビア層（ビア層）Ｖ１を形成する（図１の工程ｓ０４）。その後、第１ビア層Ｖ１上に第２中間配線層（中間配線層）Ｍ２を形成する（図１の工程ｓ０５）。
【００４０】
第１ビア層Ｖ１は、上記図２〜図５を用いて説明したコンタクト層ＣＮＴを形成する工程において、コンタクト層ＣＮＴと同様にして形成する。なお、第１ビア層Ｖ１を厚さ方向に貫通するようにして形成するアルミニウムのプラグ部分を、ビアプラグ６と称する。即ち、第１ビア層Ｖ１は、層間絶縁膜７の中にビアプラグ６を形成した構成である。
【００４１】
第２中間配線層Ｍ２は、上記図２〜図５を用いて説明した第１中間配線層Ｍ１と同様の構成であり、同様の工程によって形成する。即ち、第２中間配線層Ｍ２は、層間絶縁膜８の中に配線パターンを配置するようにして形成する。そして、第２中間配線層Ｍ２の配線パターンは、それぞれ、比較して平面積の広い第１配線パターンＰＢ１と、比較して平面積の狭い第２配線パターンＰＢ２とを有するようにして形成する。これらにおいても、第１中間配線層Ｍ１の第１配線パターンＰＡ１および第２配線パターンＰＡ２と、構成、製造工程共に同様である。即ち、第２中間配線層Ｍ２の第１配線パターンＰＢ１は、第１中間配線層Ｍ１の第１配線パターンＰＡ１と同様にして形成し、また、第２中間配線層Ｍ２の第２配線パターンＰＢ２は、第１中間配線層Ｍ１の第２配線パターンＰＡ２と同様にして形成する。
【００４２】
ここで、第１中間配線層Ｍ１の第２配線パターンＰＡ２と、第２中間配線層Ｍ２の第２配線パターンＰＢ２とは、第１ビア層Ｖ１のビアプラグ６を介して電気的に接続されている。特に、第１中間配線層Ｍ１および第２中間配線層Ｍ２において、ドット状に複数形成された第２配線パターンＰＡ２，ＰＢ２のうち、断面的に見て上下に位置し、平面的に見て重なるように配置されたもの同士を、ビアプラグ６を介して電気的に接続する。これにより、ビアプラグ６を介して接続された１組の第２配線パターンＰＡ２，ＰＢ２が、複数組形成されたことになる。そして、ビアプラグ６を介して接続した１組の第２配線パターンＰＡ２，ＰＢ２は、他の１組の第２配線パターンＰＡ２，ＰＢ２とは電気的に接続しないように、更に、他のいかなる導体部にも電気的に接続しないようにして形成する。従って、本工程の段階でも、複数組の第２配線パターンＰＡ２，ＰＢ２は、個々にフローティング状態にある。
【００４３】
また、第２中間配線層Ｍ２の第１配線パターンＰＢ１は、第１中間配線層Ｍ１の第１配線パターンＰＡ１と同様に、第２中間配線層Ｍ２の第２配線パターンＰＢ２と比較して、平面積が大きい。従って、後に詳しく説明する第２中間配線層Ｍ２に対しての電位コントラスト観察において、第１配線パターンＰＢ１と第２配線パターンＰＢ２とは、ＳＥＭ像のコントラストが明確である。第１中間配線層Ｍ１の第２配線パターンＰＡ２と第２中間配線層Ｍ２の第２配線パターンＰＢ２とをビアプラグ６を介して電気的に接続する理由は後述するように、電気的な測定をするときに第１中間配線層Ｍ１の第１配線パターンＰＡ１の短絡を最上層の配線パターンと接続して測定するためである。
【００４４】
なお、ビアプラグ６を形成する第１ビア層Ｖ１は、第２中間配線層Ｍ２の下部に配置することから、本来、ビアプラグ６は図６の平面図には現れないが、平面的な位置関係を明らかにするために、図６中にはビアプラグ６を示した。以後、平面図中における他のビアプラグの記述に関しては同様であるとする。
【００４５】
その後、第２中間配線層Ｍ２の第１配線パターンＰＢ１と第２配線パターンＰＢ２とを、電位コントラスト観察により検査する（図１の工程ｖｃ０２）。ここでも、正常に配線が形成されていれば、平面的な面積が広く、二次電子放出が多い第１配線パターンＰＢ１に比べ、平面的な面積が狭く、二次電子放出が少ない第２配線パターンＰＢ２の方が暗く表示される。
【００４６】
ここで、第２中間配線層Ｍ２を形成する工程において、図６、図８中の要部ｐ１００のように、第１配線パターンＰＢ１と第２配線パターンＰＢ２とが正常に絶縁分離されず、短絡（ショート）した場合を想定する。ここで、第１配線パターンＰＢ１と短絡した第２配線パターンＰＢ２を、特に、短絡第２配線パターンＰＢ２Ｓと称する。
【００４７】
第１配線パターンＰＢ１の間に配置された複数の第２配線パターンＰＢ２は、それぞれ同様の形状をしており、フローティング状態にあることから、本来、個々の第２配線パターンＰＢ２間では、電位コントラスト観察では差異を発現しない。更に、第２配線パターンＰＢ２は、電子の供給が潤沢である第１配線パターンＰＢ１と比較して暗くなるように観察される。
【００４８】
しかしながら、例えば要部ｐ１００において上記のような短絡欠陥が生じた場合、第２配線パターンＰＢ２の中でも、短絡第２配線パターンＰＢ２Ｓは、第１配線パターンＰＢ１と同電位となる。従って、この状態で電位コントラスト観察を施すと、短絡第２配線パターンＰＢ２Ｓは、他の正常な第２配線パターンＰＢ２とは異なり、第１配線パターンＰＢ１と同様の明るい像をもって検出される。即ち、本来、第１配線パターンＰＢ１と比較して、暗いパターンである第２配線パターンＰＢ２において、第１配線パターンＰＢ１と同程度に明るい部分が検出された場合、その箇所で短絡が起こっていると判断できる。
【００４９】
以上のように、本実施の形態１の製造方法では、各配線層を形成する段階で、その都度、ＳＥＭによる電位コントラスト観察を施すことができ、配線層を形成する工程で発生し得る欠陥を、当該配線層を形成した直後に検出できる。これにより、工程の異常をいち早く検出できることから、その欠陥情報を、製造ラインに迅速にフィードバックできる。結果として、多層配線層の検査工程を含む半導体装置の製造技術において、検査の迅速性を損なうことなく、半導体装置の製造歩留まりをより向上できる。
【００５０】
なお、本実施の形態１では、中間配線層は第１中間配線層Ｍ１と第２中間配線層Ｍ２との２層の配線構造に対しての、インラインでの電位コントラスト観察による検査工程を説明した。しかし、上記までに説明した本実施の形態１の効果に関しては、中間配線層の数は２層に限定されるものではない。電位コントラスト観察の対象とする中間配線層は、製品となる半導体装置の多層配線における欠陥の発生を回避または対策するために形成するものであるから、本来の製品を作り込む半導体ウェハに形成する多層配線層と同じ工程で形成することが望ましい。なぜなら、これにより、製品により近い構造を対象として、配線形成工程を検査できるからである。従って、この観点からは、検査の対象としている工程で形成される製品の多層配線と、同様の層数の中間配線層を検査対象とすることがより好ましい。結果として、多層配線層の検査工程を含む半導体装置の製造技術において、検査の迅速性を損なうことなく、半導体装置の製造歩留まりをより向上できる。
【００５１】
一方、開発段階にある半導体装置の製造工程など、製品として要求される程には検査精度を要せず、開発から生産までの工程のＱＴＡＴ化が要求される場合もある。この観点からは、検査の対象とする工程で形成される配線層は少なくとも１層あれば、上記のような電位コントラスト観察が可能である。即ち、電位コントラスト観察による検査の対象として、１層の中間配線層（本実施の形態１では第１中間配線層Ｍ１）を形成する方が、より迅速なインライン検査が要求される場合には、より好ましい。こうすることで、多層配線層の検査工程を含む半導体装置の製造技術において、検査の迅速性をより向上できる。
【００５２】
続く工程を、図１を参照しながら、図９〜図１１を用いて説明する。図９は、上記図６に続く製造工程中の要部平面図である。図１０および図１１は、それぞれ、図９のＢ３−Ｂ３線、Ｃ３−Ｃ３線に沿って矢印方向に見た要部断面図である。以後の工程では、まず、第２中間配線層Ｍ２の上に第２ビア層（ビア層）Ｖ２を形成する（図１の工程ｓ０６）。その後、第２ビア層Ｖ２上に最上配線層ＭＭを形成する（図１の工程ｓ０７）。
【００５３】
第２ビア層Ｖ２は、上記の第１ビア層Ｖ１と同様にして形成する。即ち、第２ビア層Ｖ２は、層間絶縁膜９の中にビアプラグ１０を形成した構成である。
【００５４】
最上配線層ＭＭは、第１中間配線層Ｍ１および第２中間配線層Ｍ２と同様の方法によって、以下のような構成の配線層を形成する。本実施の形態１の最上配線層ＭＭは、層間絶縁膜１１の中に配線パターンを配置するようにして形成する。そして、この配線パターンは、第１最上配線パターンＰＭ１と第２最上配線パターンＰＭ２とを有するようにして形成する。
【００５５】
ここで、第１最上配線パターンＰＭ１は、第２中間配線層Ｍ２の第１配線パターンＰＢ１に対して、第２ビア層Ｖ２のビアプラグ１０を介して電気的に接続するようにして形成する。そして、第１最上配線パターンＰＭ１と第２最上配線パターンＰＭ２とは、直接的には、互いに電気的に接続しないようにして、層間絶縁膜１１の中に形成する。
【００５６】
第１最上配線パターンＰＭ１は、平面的に見て、第２中間配線層Ｍ２の第１配線パターンＰＢ１の一部に重なって配置するように形成する。そして、第１配線パターンＰＢ１と第１最上配線パターンＰＭ１とに挟まれた部分の層間絶縁膜９に配置するようにして、第２ビア層Ｖ２のビアプラグ１０を形成する。このようにして、ビアプラグ１０を介して、第２中間配線層Ｍ２の第１配線パターンＰＢ１と電気的に接続するようにして、最上配線層ＭＭの第１最上配線パターンＰＭ１を形成する。
【００５７】
第２最上配線パターンＰＭ２は、平面的に見て、第２中間配線層Ｍ２の複数の第２配線パターンＰＢ２の全てに重なって配置するように、一体的に形成する。
【００５８】
また、最上配線層ＭＭのいずれかの部分において、第１最上配線パターンＰＭ１の端部に、平面的に幅広なパッド部を備えるようにして形成する（図示しない）。このパッド部にはプロービングにより外部から電気的な接続を施すことができる。一方、第１中間配線層Ｍ１の第２配線パターンを形成し、平面的に幅広なパッド部へ最上配線で配線する。第１中間配線層Ｍ１の第２配線パターンＰＡ２と第２中間配線層Ｍ２の第２配線パターンＰＢ２とは電気的に接続しないように、更に、他のいかなる導体部にも電気的に接続しないようにして形成する。
【００５９】
そこで、次の工程では、上記までに形成した構成の導通状態を、電気的検査によって検査する工程となる（図１の工程ｅｃ０１）。電気的検査では、最上配線層ＭＭの第１最上配線パターンＰＭ１と第２最上配線パターンＰＭ２とに対し、独立して電気的に接続し、異なる電圧をかけることでパターン間に電位差を与え、この状態での電気的な導通状態を検査する。これにより、第１中間配線層Ｍ１の第１配線パターンＰＡ１と第２配線パターンＰＡ２の短絡抵抗値が測定できる。また、最上配線層ＭＭの第１最上配線パターンＰＭ１と第２最上配線パターンＰＭ２とに対し、独立して電気的に接続し、異なる電圧をかけることでパターン間に電位差を与え、この状態での電気的な導通状態を検査することにより、第２中間配線層Ｍ２の第１配線パターンＰＢ１と第２配線パターンＰＢ２の短絡電流値を測定できる。
【００６０】
ここで、上記で形成してきた第１中間配線層Ｍ１、第１ビア層Ｖ１、第２中間配線層Ｍ２、および、第２ビア層Ｖ２が正常に形成されていれば、第１最上配線パターンＰＭ１と第２最上配線パターンＰＭ２との間に電位差を与えたとしても、所定のリーク電流値以上の電流は生じない。なぜなら、第１最上配線パターンＰＭ１と第２最上配線パターンＰＭ２とは互いに電気的に接続しないようにして形成している。更に、第１最上配線パターンＰＭ１に電気的に接続している各中間配線層Ｍ１，Ｍ２の第１配線パターンＰＡ１，ＰＢ１と、第２最上配線パターンＰＭ２に電気的に接続している中間配線層Ｍ１の第２配線パターンＰＡ２と、中間配線層Ｍ２の第２配線パターンＰＢ２とは、互いに電気的に接続しないようにして形成している。
【００６１】
一方、上記図６〜図９を用いて説明したように、例えば要部ｐ１００において、第１配線パターンＰＢ１と第２配線パターンＰＢ２とが、意図せず短絡していた場合、この短絡部を通じて、第１最上配線パターンＰＭ１と第２最上配線パターンＰＭ２とが電気的に接続した状態となる。従って、両者に電位差を与えることで、所定のリーク電流値以上の電流が流れる。即ち、それまでに形成した配線における短絡の有無を検出することができる。
【００６２】
ここでは、電気的な導通状態を検査することで異常電流を検出するため、単に短絡の有無だけでなく、より定量的に評価することができる。例えば、上記図２〜図８を用いて説明したような、インラインでの電位コントラスト観察では検出できなかった短絡も検出できる。また、例えば、電位コントラスト観察で検出された短絡の中から、電気的に問題ないと判断し得るものを選り分けて排除することができる。このように、本実施の形態１の製造工程によれば、電気的な導通状態を検査することで、多層配線を形成する過程で生じた短絡不良を、より高精度に検出することができる。結果として、多層配線層の検査工程を含む半導体装置の製造技術において、半導体装置の製造歩留まりをより向上できる。
【００６３】
更に、本実施の形態１の製造工程では、配線形成工程中に行う電位コントラスト観察と、配線形成工程後に行う電気的測定とによる検査を併用できるような、ＴＥＧパターンを実現している。これにより、例えば、インライン検査の段階で明らかな配線異常を検出した場合、早期に対応することができ、かつ、最終的には、電気的検査による確実な検査を施すことができる。このように、インライン検査の迅速さと、電気的検査の高精度さとを両立した、多層配線形成工程の検査を実現できる。結果として、多層配線層の検査工程を含む半導体装置の製造技術において、検査の迅速性を損なうことなく、半導体装置の製造歩留まりをより向上できる。
【００６４】
上記で説明した、配線形成工程を検査するためのコンタクト層ＣＮＴ、第１中間配線層Ｍ１、第１ビア層Ｖ１、第２中間配線層Ｍ２、第２ビア層Ｖ２、または、最上配線層ＭＭなど（以下、本実施の形態１のＴＥＧ）は、検査用の半導体ウェハに形成する。この検査用の半導体ウェハは、製品となる半導体チップを形成するためのチップ領域を有していない。また、チップ領域を有していても、当該チップ領域には製品となる半導体素子を形成しない。半導体装置の製造工程において、製品を構成する半導体チップを形成する半導体ウェハとともに、上記のような検査用の半導体ウェハを含ませる。そして、製造工程中、検査用の半導体ウェハに対しては、本実施の形態１のＴＥＧを形成し、その都度、上記の方法により配線形成工程の検査を施す。これにより、検査用の半導体ウェハにおいて生じた配線形成工程の異常を早期に発見し、その情報を、製品となる半導体チップを形成する半導体ウェハへの配線形成工程にフィードバックさせ、対策することができる。このようにして、多層配線層の検査の迅速性を損なうことなく、半導体装置の製造歩留まりをより向上できる。
【００６５】
また、本実施の形態１のＴＥＧは、製品となる半導体チップを形成する半導体ウェハ状に形成しても良い。製品となる半導体チップを形成する半導体ウェハは、チップ領域と、そのチップ領域を分断するためのスクライブ領域（スクライブラインともいう）とを有する。そして、上記で説明した本実施の形態１のＴＥＧを形成する工程、および、それを検査する工程は、製品となる半導体チップを作り込むための半導体ウェハにおけるスクライブ領域に施す工程であるとしても良い。
【００６６】
この場合、半導体ウェハのチップ領域には、製品となる集積回路を構成する複数の半導体素子および配線層を形成する。そこで、チップ領域に複数の半導体素子および配線層を形成する工程に含まれるいずれかの工程と同一の工程によって、スクライブ領域に、本実施の形態１のＴＥＧを形成する。
【００６７】
より具体的には、スクライブ領域に形成するコンタクト層ＣＮＴはチップ領域に形成するコンタクト層と同一工程で形成し、スクライブ領域に形成する第１中間配線層Ｍ１はチップ領域に形成する第１中間配線層と同一工程で形成する。その後、スクライブ領域に形成した第１中間配線層Ｍ１に対して、上記図１〜図５などで説明した、電位コントラスト観察によるインライン検査を施す（上記図１の工程ｖｃ０１）。同様に、スクライブ領域に形成する第１ビア層Ｖ１および第２中間配線層Ｍ２は、それぞれ、チップ領域に形成する第１ビア層および第２中間配線層と同一工程で形成する。その後、スクライブ領域に形成した第２中間配線層Ｍ２に対して、上記図１、図６〜図８などで説明した、電位コントラスト観察によるインライン検査を施す（上記図１の工程ｖｃ０２）。同様に、スクライブ領域に形成する第２ビア層Ｖ２および最上配線層ＭＭは、それぞれ、チップ領域に形成する第２ビア層および最上配線層と同一工程で形成する。その後、スクライブ領域に形成した本実施の形態１のＴＥＧに対して、上記図１、図９〜図１１などで説明した、電気的検査を施す（上記図１の工程ｅｃ０１）。なお、形成する中間配線層は３層以上であっても良く、その場合でも、チップ領域とスクライブ領域とには同一層に同一の中間配線層を形成する。
【００６８】
これにより、実際の製品となる半導体チップを形成するために用いられる配線形成工程を、より直接的に検査できる。更に、半導体ウェハのスクライブ領域に本実施の形態１のＴＥＧを形成することで、製品となり得る半導体チップの、当該半導体ウェハからの取得数を減らすことなく上記のような検査を施すことができる。結果として、多層配線層の検査工程を含む半導体装置の製造技術において、検査の迅速性を損なうことなく、半導体装置の製造歩留まりをより向上できる。
【００６９】
また、上記のように、本実施の形態１のＴＥＧを、製品となる半導体チップを形成するための半導体ウェハに形成することで、検査用の半導体ウェハを導入することなく、上記のような配線形成工程の検査を施すことができる。これにより、製品となる半導体チップを作り込むための半導体ウェハを増やすことができる。結果として、多層配線層の検査工程を含む半導体装置の製造技術において、半導体装置の製造歩留まりをより向上できる。
【００７０】
また、中間配線層Ｍ１，Ｍ２の第１配線パターンＰＡ１，ＰＢ１の平面形状においては、上記図２、図６を用いて説明したような櫛状の形状に限られるものではない。例えば、図１２に示すように、第１配線パターンＰＡ１，ＰＢ１は、分岐する箇所を持たない一路状の配線パターンとなるようにして形成しても良い。ここでは特に、第１方向Ａに沿って延在し、第２方向Ｂに向かって蛇行するようにして、第１配線パターンＰＡ１，ＰＢ１を配置する。このとき、例えば第２配線パターンＰＡ２，ＰＢ２など、他の構成は上記図２〜図１１を用いて説明した製造工程と同様にして形成する。
【００７１】
上記のような蛇行形状の第１配線パターンＰＡ１，ＰＢ１であっても、例えば要部ｐ１００に生じた第２配線パターンＰＡ２，ＰＢ２との短絡を、電位コントラスト観察によって、インラインで検出できる。また、例えば要部ｐ２００において、第１配線パターンＰＡ１，ＰＢ１が開放（オープン）となる欠陥が生じた場合にも、以下で説明するように、電位コントラスト観察によってインラインで検出できる。
【００７２】
即ち、例えば第２中間配線層Ｍ２の第１配線パターンＰＢ１が、要部ｐ２００で開放している場合、第１配線パターンＰＢ１から切り離された開放第１配線パターンＰＢ１Ｆは、他の導体部分とは電気的に接続しないフローティング状態となる。更に、第１配線パターンＰＢ１はコンタクト層を介して半導体ウェハ１と電気的に接続している。そのため、開放第１配線パターンＰＢ１Ｆに対してＳＥＭによる電位コントラスト観察を施すと、第１配線パターンＰＢ１に比べて二次電子の放出により電子が枯渇し易く、例えば開放第１配線パターンＰＢ１Ｆは第１配線パターンＰＢ１と比較して暗いパターンとなる。このようにして、開放欠陥を検出することができる。結果として、多層配線層の検査工程を含む半導体装置の製造技術において、半導体装置の製造歩留まりをより向上できる。
【００７３】
続いて、図１３に示すように、第１最上配線パターンＰＭ１を有する最上配線層ＭＭを形成する。これは、上記図９〜図１１を用いて説明した方法と同様にして形成する。即ち、第１最上配線パターンＰＭ１は、例えばビアプラグ１０などを介して第１配線パターンＰＢ１などと電気的に接続するようにして形成する。
【００７４】
また、第２最上配線パターンは、第２ビアプラグ、第２中間配線層、第１ビアプラグを介して第２中間配線層の第２配線パターンＰＢ２の両端に独立に電気的に接続するようにして形成する。したがって、第２最上配線パターンは２箇所形成される。第３最上配線パターンは第２ビアプラグを介して第２中間配線層の第２配線パターンＰＢ２の両端に独立に電気的に接続するようにして形成する。したがって、第３最上配線パターンは３箇所形成される。これにより、上記図９〜図１１を用いて説明したように、第１最上配線パターンＰＭ１と一つの第２最上配線パターンに異なる電圧をかけることでパターン間に電位差を与え、この状態での電気的な導通状態を検査することにより、第１中間配線層Ｍ１の第１配線パターンＰＡ１と第２配線パターンＰＡ２との短絡抵抗値が測定できる。また、第１最上配線パターンＰＭ１と一つの第３最上配線パターンに異なる電圧をかけることでパターン間に電位差を与え、この状態での電気的な導通状態を検査することにより、第２中間配線層Ｍ２の第１配線パターンＰＢ１と第２配線パターンＰＢ２の短絡抵抗値が測定できる。また、２つの第２最上配線パターン間、あるいは２つの第３最上配線パターン間に異なる電圧をかけることでパターン間に電位差を与え、この状態での電気的な導通状態を検査することにより、要部ｐ２００に代表されるような配線の開放欠陥をより定量的に検出することができる。結果として、多層配線層の検査工程を含む半導体装置の製造技術において、検査の迅速性を損なうことなく、半導体装置の製造歩留まりをより向上できる。
【００７５】
（実施の形態２）
本実施の形態２では、上記実施の形態１で説明した第１および第２配線パターンＰＡ１，ＰＡ２の他の形状に関して説明する。図１４には、本実施の形態２の製造工程において、上記図２などを用いて説明した第１中間配線層Ｍ１を形成する工程中の要部平面図を示す。本実施の形態２では、第１中間配線層Ｍ１の配線パターンとして、上記実施の形態１と同様の第１配線パターンＰＡ１と、上記実施の形態１とは異なる第２配線パターンＰＣ２を形成する。本工程は、上記実施の形態１において上記図１を用いて説明した工程ｓ０３に該当する。それ以前の工程ｓ０１〜ｓ０２に関しては、上記実施の形態１と同様である。
【００７６】
本実施の形態２の製造工程において、第１中間配線層Ｍ１を形成する際には、第２配線パターンＰＣ２を以下のような平面形状となるようにして形成する。即ち、本実施の形態２の第２配線パターンＰＣ２は、第１方向Ａに延在する第１配線パターンＰＡ１に沿って配置するようにして形成する。
【００７７】
ここで、第１配線パターンＰＡ１は、例えば上記図２を用いて説明したように平面形状が櫛状である。即ち、第１配線パターンＰＡ１は、第１方向Ａに延在する複数のパターンの端部が、第２方向Ｂに延在する１つのパターンに接続するような平面形状とすることで、一体的に形成する。これに対し、第２配線パターンＰＣ２は、第１配線パターンＰＡ１の第１方向Ａに延在する部分に沿って延在するようにして配置し、第２方向Ｂに延在する部分には接続しないようにして形成する。従って、第２配線パターンＰＣ２は、第１方向Ａに沿って延在し、第２方向Ｂに間隔を隔てて第１配線パターンＰＡ１の間に複数配置するようにして形成する。このような第２配線パターンＰＣ２の個々は、櫛状に一体的に形成した第１配線パターンＰＡ１よりも、平面的な面積は小さい。
【００７８】
上記のような第１配線パターンＰＡ１および第２配線パターンＰＣ２を有する第１中間配線層Ｍ１を形成した後、第１中間配線層Ｍ１には、上記実施の形態１と同様のＳＥＭによる電位コントラスト観察を施す（上記図１の工程ｖｃ０１）。このとき、上記実施の形態１の製造工程では、第２配線パターンＰＡ２は、第１方向Ａにおいても間隔を隔てて複数配置するようなドット状のパターンとして形成した。従って、ＳＥＭによる電位コントラスト観察では、全ての第２配線パターンＰＡ２を観察するために、電子線を第１方向Ａおよび第２方向ＢにＴＥＧパターン全体を走査して照射する必要があった。
【００７９】
これに対し、本実施の形態２の製造工程では、複数の第２配線パターンＰＣ２を第１方向Ａに延在するようにして配置しているから、１つの第２配線パターンＰＣ２における電位コントラスト観察では、第１方向Ａに沿った明暗分布を生じない。従って、第２配線パターンＰＣ２に対する電位コントラスト観察では、少なくとも一度、第２方向Ｂへの電子線の走査である第２方向走査ＳＢを施せば十分である。ここで、第１中間配線層Ｍ１を形成する際に、例えば要部ｐ３００において、第１配線パターンＰＡ１と第２配線パターンＰＣ２との短絡欠陥が生じていたとする。この場合、短絡により第１配線パターンＰＡ１と同電位となった短絡第２配線パターンＰＣ２Ｓは、第１配線パターンＰＡ１と同程度の明るさであり、本来の第２配線パターンＰＣ２とは異なる電位コントラスト観察像が得られる。
【００８０】
そこで、本実施の形態２の電位コントラスト観察では、まず、第２方向走査ＳＢを施す。そして、本来の第２配線パターンＰＣ２と異なり、第１配線パターンＰＡ１の明るさと同等であるような、短絡第２配線パターンＰＣ２Ｓを検出した場合、その短絡第２配線パターンＰＣ２Ｓが延在する第１方向Ａにそって、第１方向走査ＳＡを施す。これにより、実際の短絡箇所である要部ｐ３００を特定できる。即ち、本実施の形態２のような第２配線パターンＰＣ２とすることで、電位コントラスト観察によるインライン検査の工程を簡略化できる。結果として、多層配線層の検査工程を含む半導体装置の製造技術において、検査の迅速性を損なうことなく、半導体装置の製造歩留まりをより向上できる。
【００８１】
ただし、第２方向走査ＳＢによって、短絡第２配線パターンＰＣ２Ｓを的確に検出するためには、第１配線パターンＰＡ１と第２配線パターンＰＣ２とに対する電位コントラスト観察において、本来現れるコントラストがより明確であることが、より好ましい。この点、上述のように、本実施の形態２の第２配線パターンＰＣ２は、第１配線パターンＰＡ１よりも平面積が小さくなるようにして形成するため、ＳＥＭ像におけるコントラストは得られる。更に、第１配線パターンＰＡ１に対しては、例えばコンタクトプラグ３（上記図５参照）などにより、半導体ウェハ１と電気的に接続するようにして形成することが、より好ましい。なぜなら、上記のようにして形成することで、本実施の形態２の第１配線パターンＰＡ１に対してＳＥＭによる電位コントラスト観察を施す際の二次電子の放出に際しても、すぐに電子が供給され、より明るい像を得られるからである。即ち、第２配線パターンＰＣ２とのコントラストをより明確にすることができる。これにより、電位コントラスト観察によるインライン検査をより正確に施すことができる。結果として、多層配線層の検査工程を含む半導体装置の製造技術において、半導体装置の製造歩留まりをより向上できる。
【００８２】
その後、上記実施の形態１において上記図６〜図１１などを用いて説明した方法と同様にして、本実施の形態２においても、第２中間配線層Ｍ２を第１中間配線層Ｍ１と同様な形状で形成する。すなわち、第２中間配線層Ｍ２の第１配線パターンＰＢ１は、第１方向Ａに延在する複数のパターンの端部が、第２方向Ｂに延在する１つのパターンに接続するような平面形状とし、第２配線パターンＰＢ２は、第１配線パターンＰＢ１の第１方向Ａに延在する部分に沿って延在するようにして配置し、第２方向Ｂに延在する部分には接続しないようにして形成する。なお、第２中間配線層Ｍ２の第２配線パターンＰＢ２と第１中間配線層Ｍ１の第２配線パターンＰＣ２はビアプラグを介して端部で接続する。ここで、第２中間配線層Ｍ２と第１中間配線層Ｍ１の接続は第２中間配線層Ｍ２の第１配線パターンＰＢ１と第１中間配線層Ｍ１の第１配線パターンＰＡ１の第２方向Ｂに延在する１つのパターン上でビアプラグを介して行ってもよい。
【００８３】
その後、上記実施の形態１において上記図９〜図１１などを用いて説明した方法と同様にして、本実施の形態２においても、最上配線層ＭＭを形成し（上記図１の工程ｓ０６および工程ｓ０７）、電気的検査を施す（上記図１の工程ｅｃ０１）。図１５には、本実施の形態２の最上配線層ＭＭの平面形状を示している。
【００８４】
第２中間配線層と第１中間配線層の接続を第１配線パターンで行った場合、最上配線層ＭＭとして、ビアプラグ１０を介して第１配線パターンＰＢ１に電気的に接続する第１最上配線パターンＰＭ１を形成する。また、第１中間配線層Ｍ１の第２配線パターンＰＡ２とビアプラグ６、第２中間配線層Ｍ２、ビアプラグ１０を介して電気的に接続する第２最上配線パターンＰＭ２を形成する。また、第２中間配線層Ｍ２の第２配線パターンＰＢ２と、ビアプラグを介して電気的に接続する第３最上配線パターンを形成する（図示しない）。
【００８５】
一方、第２中間配線層Ｍ２と第１中間配線層Ｍ１との接続を第２配線パターンで行った場合、最上配線層ＭＭとして、ビアプラグ１０を介して第１配線パターンＰＢ１に電気的に接続する第１最上配線パターンＰＭ１を形成する。また、第１中間配線層Ｍ１の第１配線パターンＰＡ１と、ビアプラグ６、第２中間配線層Ｍ２、ビアプラグ１０を介して電気的に接続する第２最上配線パターンＰＭ２を形成する。また、第２中間配線層Ｍ２の第１配線パターンＰＢ１と、ビアプラグを介して電気的に接続する第３最上配線パターンを形成する（図示しない）。
【００８６】
続いて、これら第１最上配線パターンＰＭ１と第２最上配線パターンＰＭ２との間に電位差を与えるようにして、電気的検査を施す。また、これら第１最上配線パターンＰＭ１と第３最上配線パターンの間に電位差を与えるようにして、電気的検査を施す。これにより、第１中間配線層Ｍ１の第１配線パターンＰＡ１と第２配線パターンＰＡ２との短絡と第２中間配線層Ｍ２の第１配線パターンＰＢ１と第２配線パターンＰＢ２との短絡とを独立して定量的に評価できる。本工程による効果に関しては、上記実施の形態１と同様である。
【００８７】
以上のように、本実施の形態２の製造工程では、上記のような構成の第１中間配線層Ｍ１の第２配線パターンＰＣ２を形成することで検査工程をより簡略化することができ、かつ、インライン検査と電気的検査とを両立して施すことができる。結果として、多層配線層の検査工程を含む半導体装置の製造技術において、検査の迅速性を損なうことなく、半導体装置の製造歩留まりをより向上できる。
【００８８】
（実施の形態３）
本実施の形態３では、上記実施の形態１，２で説明した半導体装置の製造工程中における検査工程において、配線層の形成段階における開放不良を検出するのにより適した構成を説明する。まず、本実施の形態３のインライン検査工程を、図１６および図１７を用いて説明する。図１６は、第１中間配線層Ｍ１の平面形状を示す要部平面図であり、図１７は、図１６のＣ４−Ｃ４線に沿って矢印方向に見た断面図を示す要部断面図である。
【００８９】
本実施の形態３では、半導体ウェハ１の主面ｆ１に、半導体ウェハ１とは逆極性の導電型を有する半導体領域である拡散層１２を形成する。例えば、半導体ウェハ１がｐ型導電型であれば、ｎ型導電型の拡散層１２を形成する。上記極性の関係は逆であっても良い。拡散層１２は、例えばイオン注入法および熱処理などによって形成する。このような半導体ウェハ１を検査用の半導体ウェハ１として検査工程に投入する（上記図１の工程ｓ０１）。その後、上記実施の形態１において上記図２〜５で説明した方法と同様にして、層間絶縁膜１３中にコンタクトプラグ１４を形成した構成のコンタクト層ＣＮＴを形成する（上記図１の工程ｓ０２）。このとき、コンタクトプラグ１４は、半導体ウェハ１の主面ｆ１に形成した拡散層１２に電気的に接続するようにして形成する。
【００９０】
続いて、コンタクト層ＣＮＴ上に、第１中間配線層Ｍ１を形成する（上記図１の工程ｓ０３）。本実施の形態３において、第１中間配線層Ｍ１は、第１方向Ａに沿って延在し、第２方向Ｂに沿って間隔を隔てて複数配置した配線パターンＰＤを有するようにして、層間絶縁膜１５の中に形成する。即ち、本実施の形態３の配線パターンＰＤは、上記実施の形態１，２と比較して、第１配線パターンＰＡ１，ＰＢ１と第２配線パターンＰＡ２，ＰＢ２，ＰＣ２とが区別されないような、１種のパターンである。そして、本実施の形態３の製造工程では、第１中間配線層Ｍ１の配線パターンＰＤは、延在する第１方向Ａの端部において、下層のコンタクト層ＣＮＴに形成されたコンタクトプラグ１４を介して、拡散層１２に電気的に接続するようにして形成する。
【００９１】
次に、上記のようにして形成した、配線パターンＰＤを有する第１中間配線層Ｍ１に対して、電位コントラスト観察によるインライン検査を施す（上記図１の工程ｖｃ０１）。このとき、半導体ウェハ１と拡散層１２とで構成されるｐｎ接合間は、電荷の移動が可能な順方向バイアスとなるように、ＳＥＭによる電位コントラスト観察の条件を設定する。例えば半導体ウェハ１がｐ型、拡散層１２がｎ型である場合、半導体ウェハ１に正電圧を印加する。これにより、配線パターンＰＤに対するＳＥＭによる電位コントラスト観察の間、二次電子の放出によっても電子は枯渇せず、半導体ウェハ１から潤沢に供給される。従って、正常な状態での配線パターンＰＤは、比較的明るいパターンとなる。
【００９２】
ここで、第１中間配線層Ｍ１を形成する際に、配線パターンＰＤの要部ｐ４００において、開放不良が生じている場合を想定する。配線パターンＰＤに開放が生じると、コンタクトプラグ１４に接続せず、所謂フローティング状態となる開放配線パターンＰＤＦ部が生じることになる。フローティング状態にある開放配線パターンＰＤＦは、ＳＥＭによる電位コントラスト観察の際に二次電子が放出しても電子が供給されず、正常な配線パターンＰＤと比較して暗いパターンとなる。
【００９３】
本実施の形態３の配線パターンＰＤは、上記実施の形態２の第２配線パターンＰＣ２と同様、第１方向Ａに延在するような平面形状となっている。従って、本実施の形態３の電位コントラスト観察によるインライン検査においても、上記図１４を用いて説明した実施の形態２のインライン検査方法と同様にして、より簡易に電子線を走査させて欠陥を検出できる。即ち、少なくとも１度の第２方向走査ＳＢを施すことで、配線パターンＰＤの電位コントラスト観察を施し、異常が検出された場合に、該当の配線パターンＰＤに対して第１方向走査ＳＡを施す。このように、より簡易な方法で、開放欠陥を検出することができる。効果に関しては、上記実施の形態２と同様である。
【００９４】
以上のようにして、本実施の形態３のようにして配線パターンＰＤを形成することで、配線に生じる開放欠陥を、より確実に検出することができる。結果として、多層配線層の検査工程を含む半導体装置の製造技術において、検査の迅速性を損なうことなく、半導体装置の製造歩留まりをより向上できる。
【００９５】
その後、図１８に示すように、第１ビア層Ｖ１を介して最上配線層ＭＭを形成する（上記図１の工程ｓ０６および工程ｓ０７）。本実施の形態３の最上配線層ＭＭは、最上配線パターンＰＭＤを有するようにして形成する。ここで、最上配線パターンＰＭＤは、下層の第１ビア層Ｖ１に形成するビアプラグ１６などによって、第１中間配線層Ｍ１の配線パターンＰＤに電気的に接続するようにして形成する。
【００９６】
このとき、第１方向Ａに沿って、互いに沿うようにして複数配置した配線パターンＰＤが直列接続となるようにして、ビアプラグ１６を介して最上配線パターンＰＭＤを形成する。即ち、複数の配線パターンＰＤのうちの隣り合う二つにおいて、一方の端部を最上配線パターンＰＭＤによって接続する。そして、他端においては、隣り合う配線パターンＰＤのうち、上記で接続したものと異なるもう一方の配線パターンＰＤと、最上配線パターンＰＭＤとを介して接続する。これを繰り返すことで、端部で互い違いに接続しながら、第２方向Ｂに沿って蛇行するような平面形状の配線パターンＰＤとなるように、コンタクトプラグ１６および最上配線パターンＰＭＤを形成する。これにより、複数の配線パターンＰＤは、最上配線層ＭＭの最上配線パターンＰＭＤによって直列に接続したことになる。
【００９７】
最上配線パターンＰＭＤの端部にはパッドを設け、プロービングにより電気的検査を施せるようにする。そして、最上配線層ＭＭを形成した後に、電気的検査を施す（上記図１の工程ｅｃ０１）。このとき、最上配線パターンＰＭＤを介して、複数の配線パターンＰＤは直列に接続している。従って、要部ｐ４００に限らず、配線パターンＰＤのいずれかの箇所で開放欠陥が生じていれば、この電気的検査によって、予測しうる電流値よりも小さい電流値が得られる。このようにして、配線パターンＰＤに生じた開放欠陥を、より定量的かつ高精度に検出することができる。結果として、多層配線層の検査工程を含む半導体装置の製造技術において、半導体装置の製造歩留まりをより向上できる。
【００９８】
なお、上記は、第１中間配線層Ｍ１の上に、第１ビア層Ｖ１を介して最上配線層ＭＭを形成する技術を説明した。
【００９９】
以上のようにして、本実施の形態３の製造工程では、上記のような構成の第１中間配線層Ｍ１の配線パターンＰＤを形成することで、配線の開放欠陥を検出することができ、かつ、インライン検査と電気的検査とを両立して施すことができる。結果として、多層配線層の検査工程を含む半導体装置の製造技術において、検査の迅速性を損なうことなく、半導体装置の製造歩留まりをより向上できる。
【０１００】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１０１】
例えば、本実施の形態１〜３の半導体装置の製造技術は、上記図２〜図１８を用いて説明したような構成のＴＥＧを有する半導体ウェハを開示しているものでもある。即ち、本実施の形態１〜３の製造工程で用いる半導体ウェハは、主面ｆ１上に順に形成されたコンタクト層ＣＮＴ、第１中間配線層Ｍ１、第１ビア層Ｖ１、および、最上配線層ＭＭを有する（第２中間配線層Ｍ２および第２ビア層Ｖ２を有していても良い）。これらの構成および効果の詳細な説明は、上記図２〜図１８を用いた説明と同様であるので、ここでの重複した説明は省略する。このような構成の検査用配線層を有する半導体ウェハとすることで、多層配線層の検査工程を含む半導体装置の製造技術において、検査の迅速性を損なうことなく、半導体装置の製造歩留まりをより向上できる。
【産業上の利用可能性】
【０１０２】
本発明は、例えばパーソナルコンピュータやモバイル機器等において、情報処理を行うために必要な半導体装置の産業分野に適用することができる。
【図面の簡単な説明】
【０１０３】
【図１】本発明の実施の形態１である半導体装置の製造工程を示すフロー図である。
【図２】本発明の実施の形態１である半導体装置の製造工程中における要部平面図である。
【図３】図２の半導体装置の製造工程中において、Ａ１−Ａ１線に沿って矢印方向に見た要部断面図である。
【図４】図２の半導体装置の製造工程中において、Ｂ１−Ｂ１線に沿って矢印方向に見た要部断面図である。
【図５】図２の半導体装置の製造工程中において、Ｃ１−Ｃ１線に沿って矢印方向に見た要部断面図である。
【図６】図２に続く半導体装置の製造工程中における要部平面図である。
【図７】図６の半導体装置の製造工程中において、Ｂ２−Ｂ２線に沿って矢印方向に見た要部断面図である。
【図８】図６の半導体装置の製造工程中において、Ｃ２−Ｃ２線に沿って矢印方向に見た要部断面図である。
【図９】図６に続く半導体装置の製造工程中における要部平面図である。
【図１０】図９の半導体装置の製造工程中において、Ｂ３−Ｂ３線に沿って矢印方向に見た要部断面図である。
【図１１】図９の半導体装置の製造工程中において、Ｃ３−Ｃ３線に沿って矢印方向に見た要部断面図である。
【図１２】本発明の実施の形態１の変形例である半導体装置の製造工程中における要部平面図である。
【図１３】図１２に続く半導体装置の製造工程中における要部平面図である。
【図１４】本発明の実施の形態２である半導体装置の製造工程中における要部平面図である。
【図１５】図１４に続く半導体装置の製造工程中における要部平面図である。
【図１６】本発明の実施の形態３である半導体装置の製造工程中における要部平面図である。
【図１７】図１６の半導体装置の製造工程中において、Ｃ４−Ｃ４線に沿って矢印方向に見た要部断面図である。
【図１８】図１６に続く半導体装置の製造工程中における要部平面図である。
【符号の説明】
【０１０４】
１  半導体ウェハ
２，５，７〜９，１１，１３，１５  層間絶縁膜
３，１４  コンタクトプラグ
４  コンタクトホール
６，１０，１６  ビアプラグ
１２  拡散層
Ａ  第１方向
Ｂ  第２方向
ＣＮＴ  コンタクト層
ｆ１  主面
Ｍ１  第１中間配線層（中間配線層）
Ｍ２  第２中間配線層（中間配線層）
ＭＭ  最上配線層
ＰＡ１，ＰＢ１  第１配線パターン
ＰＡ２，ＰＢ２，ＰＣ２  第２配線パターン
ＰＢ１Ｆ  開放第１配線パターン
ＰＢ２Ｓ，ＰＣ２Ｓ  短絡第２配線パターン
ＰＤ  配線パターン
ＰＤＦ  開放配線パターン
ＰＭ１  第１最上配線パターン
ＰＭ２  第２最上配線パターン
ＰＭＤ  最上配線パターン
ＳＡ  第１方向走査
ＳＢ  第２方向走査
Ｖ１  第１ビア層（ビア層）
Ｖ２  第２ビア層（ビア層）
【図１】
2010123662.tif 000003
【図２】
2010123662.tif 000004
【図３】
2010123662.tif 000005
【図４】
2010123662.tif 000006
【図５】
2010123662.tif 000007
【図６】
2010123662.tif 000008
【図７】
2010123662.tif 000009
【図８】
2010123662.tif 000010
【図９】
2010123662.tif 000011
【図１０】
2010123662.tif 000012
【図１１】
2010123662.tif 000013
【図１２】
2010123662.tif 000014
【図１３】
2010123662.tif 000015
【図１４】
2010123662.tif 000016
【図１５】
2010123662.tif 000017
【図１６】
2010123662.tif 000018
【図１７】
2010123662.tif 000019
【図１８】
2010123662.tif 000020