(57)【要約】【課題】上下、左右の逆スキャン時の正常画像表示等を達成する。【解決手段】複数の走査線駆動ＩＣを有する画像表示装置において、入力信号から有効ライン数計測部１１がＤＥ信号及びＶＣＫ信号に基づいて有効ライン数をカウントする。また、カスケード信号計数部１２がＶＳＰ２出力信号からＶＳＰカスケード出力信号ＶＳＰ１までのＶＣＫ数から総出力数を計測する。演算部１４が有効ライン数と総出力数との差分から走査線駆動ＩＣの出力の余りを演算する。ＶＳＰ生成部１４が演算部１４で演算された出力の余り分相当だけ基準のＶＳＰ生成位置からシフトしたタイミングでＶＳＰ２信号を生成、出力し、逆スキャンを可能にする。【選択図】図１
2010271484.tif 000002
【特許請求の範囲】
【請求項１】
表示パネル等の被駆動部の駆動を規定する所定周期毎に外部から供給されるタイミング信号と前記表示パネル等の駆動部が前記被駆動部を駆動するときのスタートパルス信号とに基づいて、前記被駆動部の有効駆動線数と前記駆動部の総出力数との差を計測する計測手段と、
該計測手段で計測される前記差で決まる値だけ、順スキャン時のスタートパルス信号のための基準時刻からずれた時刻に逆スキャン時のスタートパルス信号を出力する信号出力手段とを備えることを特徴とするタイミングコントローラ。
【請求項２】
前記被駆動部は表示パネルで、前記駆動部は走査線駆動回路で、前記順スキャンは前記表示パネルの上下方向における順スキャンで、前記逆スキャンは前記表示パネルの上下方向における逆スキャンであることを特徴とする請求項１記載のタイミングコントローラ。
【請求項３】
前記計測手段は、
前記タイミング信号に基づいて前記表示パネルに表示される画像の前記有効ライン数を計測する有効ライン数計測手段と、
前記上下方向の前記逆スキャン時に前記走査線駆動回路から出力される垂直スタートパルス信号と前記上下方向の前記逆スキャン時に前記走査線駆動回路に供給される前記垂直スタートパルス信号とに基づいて前記走査線駆動回路の前記総出力数を計測するカスケード信号計数手段と、
前記有効ライン数計測手段から出力される前記有効ライン数と前記カスケード信号計数手段から出力される前記総出力数との差分に基づいて前記走査線駆動回路の出力余りを演算する演算手段とで構成されることを特徴とする請求項２記載のタイミングコントローラ。
【請求項４】
前記タイミング信号は、データイネーブル信号及び信号線駆回路用クロック信号であることを特徴とする請求項２又は３記載のタイミングコントローラ。
【請求項５】
前記信号出力手段は、前記上下方向に順スキャンするときのスタートパルス信号から前記順スキャン時の走査線駆動信号を前記走査線駆動回路から順次出力させ、前記上下方向に逆スキャンするときの前記スタートパルス信号から前記逆スキャン時の走査線駆動信号を前記走査線駆動回路から順次出力させるように構成されることを特徴とする請求項２、３又は４記載のタイミングコントローラ。
【請求項６】
前記被駆動部は表示パネルで、前記駆動部は信号線駆動回路で、前記順スキャンは前記表示パネルの左右方向における順スキャンで、前記逆スキャンは前記表示パネルの左右方向における逆スキャンであることを特徴とする請求項１記載のタイミングコントローラ。
【請求項７】
前記計測手段は、
前記タイミング信号に基づいて前記表示パネルに表示される画像を構成する１ラインの前記有効画素数を計測する有効画素数計測手段と、
前記左右方向の前記逆スキャン時に前記信号線駆動回路から出力される前記水平スタートパルス信号と前記左右方向の前記逆スキャン時に前記信号線駆動回路に供給される前記水平スタートパルス信号とに基づいて前記信号線駆動回路の前記総出力数を計測するカスケード信号計数手段と、
前記有効画素数計測手段から出力される前記有効画素数と前記カスケード信号計数手段から出力される前記総出力数との差分に基づいて前記信号線駆動回路の出力余りを演算する演算手段とで構成されることを特徴とする請求項６記載のタイミングコントローラ。
【請求項８】
前記タイミング信号は、データイネーブル信号及び信号線駆回路用クロック信号であることを特徴とする請求項６又は７記載のタイミングコントローラ。
【請求項９】
前記信号出力手段は、前記左右方向に順スキャンするときのスタートパルス信号から前記順スキャン時の信号線駆動信号を前記信号線駆動回路から順次出力させ、前記左右方向に逆スキャンするときの前記スタートパルス信号から前記逆スキャン時の信号線駆動信号を前記信号線駆動回路から順次出力させるように構成されることを特徴とする請求項６、７又は８記載のタイミングコントローラ。
【請求項１０】
請求項２、３又は４記載のタイミングコントローラと請求項６、７又は８記載のタイミングコントローラとを備えることを特徴とするタイミングコントローラ。
【請求項１１】
請求項２、３又は４記載のタイミングコントローラと請求項９記載のタイミングコントローラとを備えることを特徴とするタイミングコントローラ。
【請求項１２】
請求項５記載のタイミングコントローラと請求項６、７又は８記載のタイミングコントローラとを備えることを特徴とするタイミングコントローラ。
【請求項１３】
請求項５記載のタイミングコントローラと請求項９記載のタイミングコントローラとを備えることを特徴とするタイミングコントローラ。
【請求項１４】
請求項２、３、４又は５記載のタイミングコントローラを有し、前記タイミングコントローラの前記信号出力手段から出力される前記スタートパルス信号に基づいて前記表示パネルの前記上下方向のスキャンを行うことを特徴とする画像表示装置。
【請求項１５】
請求項６、７、８又は９記載のタイミングコントローラを有し、前記タイミングコントローラの前記信号出力手段から出力される前記スタートパルス信号に基づいて前記表示パネルの前記左右方向のスキャンを行うことを特徴とする画像表示装置。
【請求項１６】
請求項２、３、４又は５記載のタイミングコントローラの前記信号出力手段から出力される前記スタートパルス信号に基づいて前記表示パネルの上下方向のスキャンを行うと共に、請求項６、７、８又は９記載のタイミングコントローラの前記信号出力手段から出力されるスタートパルス信号に基づいて前記表示パネルの前記左右方向のスキャンを行うことを特徴とする画像表示装置。
【請求項１７】
表示パネル等の被駆動部の駆動を規定する所定周期毎に外部から供給されるタイミング信号と前記表示パネル等の駆動部が前記被駆動部を駆動するときのスタートパルス信号とに基づいて、前記被駆動部の有効画素数と前記駆動部の総出力数との差を計測し、
計測される前記差で決まる値だけ、順スキャンで駆動するときのスタートパルス信号のための基準時刻からずれた時刻に逆スキャンで駆動するときのスタートパルス信号を出力することを特徴とするタイミング信号生成方法。
【請求項１８】
前記被駆動部は表示パネルで、前記駆動部は走査線駆動回路で、前記順スキャンは前記表示パネルの上下方向における順スキャンで、前記逆スキャンは前記表示パネルの上下方向における逆スキャンであることを特徴とする請求項１７記載のタイミング信号生成方法。
【請求項１９】
前記出力余りの計測は、
前記タイミング信号に基づいて前記表示パネルに表示される画像の前記有効ライン数を計測し、
前記上下方向の前記逆スキャン時に前記走査線駆動回路から出力される前記垂直スタートパルス信号と前記上下方向の前記逆スキャン時に前記走査線駆動回路に供給される前記垂直スタートパルス信号とに基づいて前記走査線駆動回路の前記総出力数を計測し、
計測される前記有効ライン数と計測される前記総出力数との差分に基づいて行われることを特徴とする請求項１８記載のタイミング信号生成方法。
【請求項２０】
前記タイミング信号は、データイネーブル信号及び信号線駆回路用クロック信号であることを特徴とする請求項１８又は１９記載のタイミング信号生成方法。
【請求項２１】
前記走査線駆動回路は、前記上下方向に順スキャンするときのスタートパルス信号から前記順スキャン時の走査線駆動信号を順次出力し、前記上下方向に逆スキャンするときの前記スタートパルス信号から前記逆スキャン時の走査線駆動信号を順次出力することを特徴とする請求項１８、１９又は２０記載のタイミング信号生成方法。
【請求項２２】
前記被駆動部は表示パネルで、前記駆動部は信号線駆動回路で、前記順スキャンは前記表示パネルの左右方向における順スキャンで、前記逆スキャンは前記表示パネルの左右方向における逆スキャンであることを特徴とする請求項１７記載のタイミング信号生成方法。
【請求項２３】
前記出力余りの計測は、
前記タイミング信号に基づいて前記表示パネルに表示される画像を構成する１ラインの前記有効画素数を計測し、
前記左右方向の前記逆スキャン時に前記信号線駆動回路から出力される前記スタートパルス信号と前記左右方向の前記逆スキャン時に前記信号線駆動回路に供給される前記スタートパルス信号とに基づいて前記走査線駆動回路の前記総出力数を計測し、
計測される前記有効画素数と計測される前記総出力数との差分に基づいて行われることを特徴とする請求項２２記載のタイミング信号生成方法。
【請求項２４】
前記タイミング信号は、データイネーブル信号及び信号線駆回路用クロック信号であることを特徴とする請求項２２又は２３記載のタイミング信号生成方法。
【請求項２５】
前記信号線駆動回路は、前記左右方向に順スキャンするときのスタートパルス信号から前記順スキャン時の信号線駆動信号を順次出力し、前記左右方向に逆スキャンするときの前記スタートパルス信号から前記逆スキャン時の信号線駆動信号を順次出力することを特徴とする請求項２２、２３又は２４記載のタイミング信号生成方法。
【請求項２６】
請求項１８、１９又は２０記載のタイミング信号生成方法と請求項２２、２３又は２４記載のタイミング信号生成方法とからなることを特徴とするタイミング信号生成方法。
【請求項２７】
請求項１８、１９又は２０記載のタイミング信号生成方法と請求項２５記載のタイミング信号生成方法とからなることを特徴とするタイミング信号生成方法。
【請求項２８】
請求項２１記載のタイミング信号生成方法と請求項２２、２３又は２４記載のタイミング信号生成方法とからなることを特徴とするタイミング信号生成方法。
【請求項２９】
請求項２１記載のタイミング信号生成方法と請求項２５記載のタイミング信号生成方法とからかることを特徴とするタイミング信号生成方法。
【請求項３０】
請求項１８、１９、２０又は２１記載のタイミング信号生成方法によって出力される前記スタートパルス信号に基づいて前記表示パネルの前記上下方向のスキャンを行うことを特徴とする画像表示装置の画像表示制御方法。
【請求項３１】
請求項２２、２３、２４又は２５記載のタイミング信号生成方法によって出力される前記スタートパルス信号に基づいて前記表示パネルの前記左右方向のスキャンを行うことを特徴とする画像表示装置の画像表示制御方法。
【請求項３２】
請求項１８、１９、２０又は２１記載のタイミング信号生成方法によって出力される前記スタートパルス信号に基づいて前記表示パネルの前記上下方向のスキャンを行うと共に、請求項２２、２３、２４又は２５記載のタイミング信号生成方法によって出力されるスタートパルス信号に基づいて前記表示パネルの前記左右方向のスキャンを行うことを特徴とする画像表示装置の画像表示制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、タイミングコントローラ及びタイミング信号生成方法並びにこれを用いた画像表示装置及びその制御方法に関し、詳しくは、走査線駆動用又は信号線駆動用のスタートパルス信号等の発生を改良したタイミングコントローラ及びタイミング信号生成方法並びにこれを用いた画像表示装置及びその画像表示制御方法に関する。
【背景技術】
【０００２】
画像表示装置は、各種の分野で用いられている。その使用態様は、画像表示装置の使用上からいくつかある。
例えば、画像表示装置を上方に配置し、作業する場合等で、構造上、画像表示装置を上下反転する必要があり、視聴者の視認性改善のために画像表示装置を上下にひっくり返してセットする場合がある。また、床屋など客が鏡越しに画像を視聴するために、左右反転した画像を画面に表示する場合がある。
これらの機能を実現するために、従来から、ＴＶやモニタなどの表示装置において、表示画面を左右反転や上下・左右反転させる機能を実装する表示装置もある。
【０００３】
そのような表示装置のために、画面表示において順スキャンのほかに、特に上下方向の逆スキャン又は左右方向の逆スキャンを行う表示装置も知られている。この表示装置では、図１０に示すような表示装置用タイミングコントローラ２１０を用いている。
【０００４】
この表示装置用タイミングコントローラ２１０は、設定端子で決定される表示ディスプレイの解像度と同じく設定端子で決定される走査線駆動ＩＣ（ＩＣ；Integrated Circuit）の出力数とスキャン方向との組み合わせによって事前に設計されたタイミングでＶＳＰ信号（ＶＳＰ；Vertical Start Pulse）を生成するＶＳＰ生成部２１４と、信号線駆動ＩＣ用スタートパルス信号（ＨＳＰ；Horizontal Start Pulse）、データラッチパルス信号（ＤＬＰ；Data Latch Pulse）、走査線駆動ＩＣ用クロック信号（ＶＣＫ；Vertical Clock ）、出力イネーブル信号（ＶＯＥ；Vertical Output Enable）、液晶ディスプレイを交流駆動するための極性反転信号（ＰＯＬ）及びドットクロック信号（ＤＣＫ；Dot Clock）を生成するタイミング生成部と、外部から供給される画像データを処理する映像データ処理部とで構成される。
【０００５】
上記の表示装置用タイミングコントローラ２１０を用いて構成される従来の液晶表示装置２００を図１１に示す。
液晶表示装置２００は、表示装置用タイミングコントローラ２１０と、液晶ディスプレイパネル２２０と、信号線電極駆動回路２３０と、走査線電極駆動回路２４０とから概略構成される。
【０００６】
液晶ディスプレイパネル２２０は、そのパネル基板の行方向に所定間隔で設けられた複数本の走査線電極と、上記パネル基板の列方向に所定間隔で設けられた複数本の信号線電極と、上記両電極の交差位置で対向挟持された等価的な容量性負荷である液晶セルと、共通電極と、対応する液晶セルを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）と、１垂直同期期間の間、データ対応の電荷を蓄積するコンデンサとで構成される。
【０００７】
信号線電極駆動回路２３０は、液晶ディスプレイパネル２２０の信号線駆動に用いる信号線駆動ＩＣ２３２を実装した１個以上のＨＴＣＰ（Horizontal Tape Carrier Package）２３１で構成され、それらの信号線駆動ＩＣ２３２を直列接続にした複数段構成の回路である。信号線駆動ＩＣ２３２は、表示装置用タイミングコントローラ２１０から出力されるＨＳＰ信号、ＤＬＰ信号、ＰＯＬ信号及びＤＣＫ信号のタイミングでそれぞれの信号線駆動ＩＣ２３２が画像データを取り込み、１ライン分の各画素毎にその画素データを対応する階調の電圧値に変換し、１ラインの対応する液晶セルの画素電極に当該ＴＦＴのドレイン電極を介して当該階調電圧を印加する機能を有する。
【０００８】
走査線電極駆動回路２４０は、液晶ディスプレイパネル２２０の走査線駆動に用いる走査線駆動ＩＣ２４２を実装した１個以上のＶＴＣＰ２４１（ＶＴＣＰ；Vertical Tape Carrier Package）で構成される回路である。その走査線駆動ＩＣ２４２は、表示装置用タイミングコントローラ２１０から出力されるＶＳＰ信号、ＶＯＥ信号及びＶＣＫ信号に基づいて、ＶＣＫ信号に同期して、１ライン単位で当該ラインに属する各ＴＦＴの走査線電極のすべてを同時に制御する動作を上方から１ラインずつ順次に行い、制御動作が加えられているラインの各ＴＦＴを導通させ、この導通時点に信号線駆動ＩＣ２３２からその出力に接続される信号線に供給される階調電圧を対応する液晶セルの画素電極に印加する機能を有する。
【０００９】
走査線駆動ＩＣ２４２は、図１２に示すように、シフトレジスタ部２４２１と走査線出力部２４２２とから構成される。
シフトレジスタ部２４２１は、タイミングコントローラ２１０から供給される走査線駆動ＩＣ２４２用スタートパルス信号ＶＳＰ１，ＶＳＰ２と走査線駆動ＩＣ２４２用クロック信号ＶＣＫとスキャン方向を決定するシフトレジスタ設定のＲＬ端子の信号とによって、走査線駆動ＩＣ２４２用クロック信号ＶＣＫの立ち上がりで順次シフト動作をする。
走査線出力部２４２２は、信号レベルを内部動作レベルから出力レベルにレベルシフトする。
走査線電極駆動回路２４０は、走査線駆動ＩＣ２４２で走査線信号を順次生成し、液晶ディスプレイパネル２２０の対応する走査電極に順次印加する。
【００１０】
一般的に、液晶ディスプレイパネル２２０の解像度のライン数は、走査線駆動ＩＣ２４２の出力数よりも多い。このため、走査線駆動ＩＣ２４２は、複数個をカスケード接続して使用する。
例えば、ＸＡＧ解像度の場合、その解像度は７６８ラインであるから、図１３に示すように、２５６出力の走査線駆動ＩＣ２４２を３個使用して液晶ディスプレイパネル２２０を駆動する。この場合の走査線駆動ＩＣ２４２の接続形態は、走査線駆動ＩＣ２４２（１）のＶＳＰ２端子と走査線駆動ＩＣ２４２（２）のＶＳＰ１端子とがカスケード接続され、かつ、走査線駆動ＩＣ２４２（２）のＶＳＰ２端子と走査線駆動ＩＣ２４２（３）のＶＳＰ１端子とがカスケード接続されて構成される。
【００１１】
特許文献１の第２頁及び第３頁に記載されているように、順スキャンの時、ＲＬ＝“Low”とし、走査線駆動ＩＣ２４２（１）のＶＳＰ２出力信号は、走査線駆動ＩＣ２４２（２）のＶＳＰ１入力信号となり、２５７ライン以降の走査線駆動をタイミングが途切れることなくシフト動作をする。また、これと同様に、走査線駆動ＩＣ２４２（２）のＶＳＰ２出力信号は、走査線駆動ＩＣ２４２（３）のＶＳＰ１入力信号となり、５１３ライン以降の走査線駆動をタイミングが途切れることなくシフト動作をする。
【００１２】
また、逆スキャンの時、ＲＬ＝“High”とし、走査線駆動ＩＣ２４２（３）のＶＳＰ１出力信号は、走査線駆動ＩＣ２４２（２）のＶＳＰ２入力信号となり、２５７ライン以降の走査線駆動をタイミングが途切れることなくシフト動作をする。また、これと同様に、走査線駆動ＩＣ２４２（２）のＶＳＰ１出力信号は、走査線駆動ＩＣ２４２（１）のＶＳＰ２入力信号となり、５１３ライン以降の走査線駆動をタイミングが途切れることなくシフト動作をする。
【００１３】
一方、近年においては、液晶表示装置の価格を下げる要求があり、この要求を満たすため、構成部材のコストダウンが重要な課題となって来ている。この課題に応える手段として、構成部材の１つである走査線駆動ＩＣもコスト優先で構成する努力が払われており、例えば、２５６出力数でなく、更に安価な３００出力数の走査線駆動ＩＣを使用するケースが多くなって来ている。
例えば、出力数が３００出力の走査線駆動ＩＣを３個使用してＸＧＡ解像度が７６８ライン数の走査線電極駆動回路を構成しようとする場合に、走査線駆動ＩＣの接続方法を図１３と同じにすると、図１４に示すように、走査線駆動ＩＣの出力に１３２出力分だけの余りが生ずる。
【００１４】
この１３２出力は、液晶ディスプレイパネル２２０の走査線電極に接続されないため、通常はオープン処理されダミー端子となる。
この場合、順スキャンでは問題は無いが、上下方向の逆スキャンのときには上記１３２出力の余りが問題となる。
【００１５】
すなわち、上下方向の逆スキャンの場合、図１４の走査線駆動ＩＣ２４２（３）のＯ３００から走査線駆動を開始し順次駆動していくが、最初の１３２出力の余り分はダミー端子とされているから、液晶ディスプレイパネル２２０と接続されていない。
したがって、１３２ライン分は表示されず、しかも１３２ライン上下方向でずれた異常表示となり、上記の従来技術では未解決の技術的課題である。
【００１６】
また、コストダウン、構成部品の共用化のため、構成部品の１つであるタイミングコントローラも部材の共用化が図られて来ており、１つのタイミングコントローラで複数の解像度、複数の駆動ＩＣの出力数に対応できるようになっている。
しかし、その対応の仕方は、タイミングコントローラの開発設計時に、１個以上の解像度設定端子で表示する解像度と、１個以上の走査線駆動ＩＣの出力数設定端子で設定される走査線駆動ＩＣの出力数との組み合わせで、走査線駆動ＩＣの出力の余りを算出し、逆スキャン時の走査線駆動ＩＣ用ＶＳＰ２信号のタイミングを計算して設計している。ただし、この設計値は、タイミングコントローラの開発時に各種の解像度と各種の走査線駆動ＩＣの出力数との組み合わせで固定値として組み込まれる必要がある。
【００１７】
例えば、タイミングコントローラを、解像度ＸＧＡ（１０２４×７６８）及び解像度ＶＧＡ（６４０×４８０）の双方対応で、かつ、走査線駆動ＩＣの出力数２５６ch、３００chの双方対応に構成する場合、
・ＸＧＡ解像度（７６８ライン）に対し２５６出力ドライバを３個使用するとき、ドライバ出力の余りは０となり、
・ＸＧＡ解像度（７６８ライン）に対し３００出力ドライバを３個使用するとき、ドライバ出力の余りは１３２となり、
・ＶＧＡ解像度（４８０ライン）に対し２５６出力ドライバを２個使用するとき、ドライバ出力の余りは３２となり、
・ＶＧＡ解像度（４８０ライン）に対し３００出力ドライバを２個使用するとき、ドライバ出力の余りは１２０となる。
これらの組み合わせにおける逆スキャン時の走査線駆動ＩＣ用ＶＳＰ２信号の出力タイミングを、それぞれ、０，１３２，３２，１２０のタイミングでタイミングコントローラから出力するように制御することが必要である。
【００１８】
特許文献２には、走査線ラインの数と走査線チャンネルの個数との差分を演算し、この差分に基づいてダミークロックを含むクロック信号を生成してＶＣＫの周期に割り込ませる方法が記載されている。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開平０９−１６０５２６号公報
【特許文献２】特開２００７−１８３５４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
上述したように、走査線駆動ＩＣを直列接続した複数段で走査線電極駆動回路を構成する場合、各走査線駆動ＩＣ全体の総出力数と液晶ディスプレイパネルの所定の解像度におけるライン数とが整合していれば、表示上何ら問題は生じない。
しかし、従来のタイミングコントローラを用いて構成される液晶表示装置で駆動ＩＣ出力に余りが生ずる場合において、逆スキャン動作でその余りに対処する手段としては、タイミングコントローラ設計時の解像度と駆動ＩＣの出力数との組み合わせで決定した値でしか対応できなかった。その理由は、解像度と駆動ＩＣ出力数との組み合わせは、設計時に、予め決められてしまっていることによる。
【００２１】
つまり、設計時に想定された組み合わせでタイミングコントローラを使用する時には、駆動ＩＣ出力に余りが生ずる場合、タイミングコントローラを搭載する信号処理基板で、予め、この想定された解像度や駆動ＩＣの出力数の設定値に設定する必要があり、その他の解像度及び駆動ＩＣの組み合わせの場合には、改めて、信号処理基板の定数を設定し直さなければならず、信号処理基板の共通設計の柔軟性に欠けていた。
また、タイミングコントローラの開発設計時想定以外の走査線駆動ＩＣを使用することはできないため、他のＩＣ部品とタイミングコントローラを共用することもできず、コストダウンの妨げとなっている。
【００２２】
また、タイミングコントローラの解像度を設定する外部設定端子や、走査線駆動ＩＣの出力数を設定する外部端子数には限りがあるため、開発時の状況や技術トレンドから対応する解像度や走査線駆動ＩＣの出力数を選択し、それぞれの解像度、走査線駆動ＩＣの出力数の組み合わせで走査線駆動ＩＣ用ＶＳＰ２信号のタイミングを決定していた。
このため、コストダウンや、他の製品との部材共用を目的とするとしても、新規の走査線駆動ＩＣの出力数に対応していないため、そのタイミングコントローラは使用できなかった。
【００２３】
この問題の解決は、特許文献２に記載されている方法によっても部分的な解決を図ることはできる。
しかしながら、この方法では、タイミングコントローラの開発時に、表示解像度と走査線駆動ＩＣの出力数との組み合わせによってクロック信号を設計しておく必要がある。そのため、例えば、別の解像度と走査線駆動ＩＣの出力数では正常に動作しないという課題がある。また、クロック間にダミークロックを挿入するという複雑な回路を必要とする。
【００２４】
この発明は、上述の事情に鑑みてなされたもので、動作で生成される信号に基づいて走査線駆動用又は信号線駆動用のスタートパルス信号等を自動的に発生し得るタイミングコントローラ及びタイミング信号生成方法並びにこれを用いた画像表示装置及びその画像表示制御方法を提供することを目的としている。
【課題を解決するための手段】
【００２５】
上記課題を解決するために、この発明の第１の構成は、表示パネル等の被駆動部の有効駆動線数と上記表示パネル等の駆動部の総出力数との不一致に対応し得るタイミングコントローラに係り、上記被駆動部の駆動を規定する所定周期毎に外部から供給されるタイミング信号と上記駆動部が前記被駆動部を駆動するときのスタートパルス信号とに基づいて、上記被駆動部の有効駆動線数と上記駆動部の総出力数との差を計測する計測手段と、該計測手段で計測される前記差で決まる値だけ、前記順スキャン時のスタートパルス信号のための基準時刻からずれた時刻に前記逆スキャン時のスタートパルス信号を出力する信号出力手段とを備えることを特徴としている。
【００２６】
この発明の第２の構成は、表示パネル等の被駆動部の有効画素数と上記表示パネル等の駆動部の総出力数との不一致に対応し得るタイミング信号生成方法に係り、上記被駆動部の駆動を規定する所定周期毎に外部から供給されるタイミング信号と上記駆動部が前記被駆動部を駆動するときのスタートパルス信号とに基づいて、上記被駆動部の有効画素数と上記駆動部の総出力数との差を計測し、計測される前記差で決まる値だけ、前記順スキャンで駆動するときのスタートパルス信号のための基準時刻からずれた時刻に前記逆スキャンで駆動するときのスタートパルス信号を出力することを特徴としている。
【００２７】
この発明の第３の構成は、逆スキャン時に正常な表示を行える画像表示装置に係り、上記第１の構成のタイミングコントローラを有して構成されることを特徴としている。
【００２８】
この発明の第４の構成は、逆スキャン時に正常な表示を行える画像表示装置の画像表示制御方法に係り、上記第２の構成のタイミング信号生成方法により表示の制御を行うことを特徴としている。
【発明の効果】
【００２９】
この発明によれば、順スキャン時及び逆スキャン時に表示パネル等の被駆動部の有効駆動線数と上記表示パネル等の駆動部の総出力数との不一致があっても、駆動部に供給されるタイミング信号を正しく自動的に生成することができ、正常な表示を行うことができる。
したがって、被駆動部の有効駆動線数と駆動部の総出力数との任意の組み合わせに対応することができる。
【図面の簡単な説明】
【００３０】
【図１】この発明の実施形態１である表示装置用タイミングコントローラの電気的構成を示すブロック図である。
【図２】同表示装置用タイミングコントローラを用いる液晶表示装置の電気的構成を示すブロック図である。
【図３】同表示装置用タイミングコントローラの有効ライン数計測部の電気的構成を示すブロック図である。
【図４】同表示装置用タイミングコントローラの内部信号のタイミング図である。
【図５】同表示装置用タイミングコントローラを構成するカスケード信号計測部の動作を説明するためのタイミングチャートである。
【図６】同表示装置用タイミングコントローラを構成するＶＳＰ生成部の動作を説明するためのタイミングチャートである。
【図７】この発明の実施形態２である表示装置用タイミングコントローラの電気的構成を示すブロック図である。
【図８】同表示装置用タイミングコントローラを用いる液晶表示装置の電気的構成を示すブロック図である。
【図９】同表示装置用タイミングコントローラを構成する有効画素数計測部の動作を説明するためのタイミングチャートである。
【図１０】従来の表示装置用タイミングコントローラの電気的構成を示すブロック図である。
【図１１】従来の液晶表示装置の電気的構成を示すブロック図である。
【図１２】従来の液晶表示装置で用いる走査線駆動ＩＣの電気的構成を示すブロック図である。
【図１３】従来の液晶表示装置で用いる１つの形式の走査線電極駆動回路の電気的構成を示すブロック図である。
【図１４】従来の液晶表示装置で用いる他の形式の走査線電極駆動回路の電気的構成を示すブロック図である。
【発明を実施するための形態】
【実施形態１】
【００３１】
図１は、この発明の実施形態１である表示装置用タイミングコントローラの電気的構成を示すブロック図、図２は、同表示装置用タイミングコントローラを用いる液晶表示装置の電気的構成を示すブロック図、図３は、同表示装置用タイミングコントローラの有効ライン数計測部の電気的構成を示すブロック図、図４は、同表示装置用タイミングコントローラの内部信号のタイミング図、図５は、同表示装置用タイミングコントローラを構成するカスケード信号計測部の動作を説明するためのタイミングチャート、また、図６は、同表示装置用タイミングコントローラを構成するＶＳＰ生成部の動作を説明するためのタイミングチャートである。
【００３２】
この実施形態の表示装置用タイミングコントローラ１０は、液晶ディスプレイパネルの解像度（有効ライン数）と走査線駆動回路の総出力数とに不一致（食い違い）があっても、上下方向の逆スキャン時の正常表示を行い得る装置に係り、図１に示すように、有効ライン数計測部１１と、カスケード信号計測部１２と、演算部１３と、ＶＳＰ生成部１４とを主として有するほか、映像データ処理部（図示せず）及びタイミング生成部（図示せず）も有して概略構成される。
【００３３】
有効ライン数計測部１１は、画像表示装置の外部から供給されるＤＥ信号（ＤＥ；Data Enable）とＤＣＫ信号とに基づいて有効ライン数をカウント（計数）する。
カスケード信号計測部１２は、走査線駆動ＩＣ４２（図２参照）から出力されるカスケード出力信号ＶＳＰ１をカウントする。
演算部１３は、有効ライン数計測部１１から出力される値と、カスケード信号計測部１２から出力される値との差分を演算する。
ＶＳＰ生成部１４は、演算部１３から出力される演算データに基づいて新たなスタートパルス信号ＶＳＰ２（垂直スタートパルス信号）を自動的に生成し、対応するタイミングで出力する。このスタートパルス信号ＶＳＰ２は、これを生成したフレームに続くフレームのスタートパルス信号として用いられる。
映像データ処理部は、外部から供給される画像データを処理する。
タイミング生成部は、ＤＥ信号を受け取って、走査線駆動ＩＣ用ＶＣＫ信号、ＶＯＥ信号、及び液晶ディスプレイを交流駆動するための極性反転信号（ＰＯＬ）、並びに信号線駆動ＩＣ用ＨＳＰ信号及びＤＬＰ信号を生成する。
【００３４】
有効ライン数計測部１１は、図３に示すように構成される。
有効ライン数計測部１１は、水平側基準信号生成ブロック１１１と、ＨＴカウンタ（ＨＴＣＯ）１１２と、Ｈtotalレジスタ１１３と、ＶＡＬＩＤ生成ブロック１１４と、Ｖカウンタ（ＶＣＯ）１１５と、Ｖレジスタ１１６とから構成される。
水平側基準信号生成ブロック１１１は、外部から供給されるＤＥ信号を受けて水平側基準信号（ＨＳ；Horizontal Signal）を生成する。
ＨＴカウンタ（ＨＴＣＯ）１１２は、ＤＥ信号に応答してＤＥ信号の立ち上がりから次のＤＥ信号の立ち上がりまでの期間のＤＣＫ数をカウントする。Ｈtotalレジスタ１１３は、ＨＴカウンタ１１２から出力されるカウント値を格納する。
【００３５】
ＶＡＬＩＤ生成ブロック１１４は、ＨＴカウンタ１１２の値とＨtotalレジスタ１１３の値とを受け取り、両値に応じて“High”のＶＡＬＩＤ信号又は“Low” のＶＡＬＩＤ信号を出力する。
Ｖカウンタ１１５は、ＶＡＬＩＤ信号の立ち上がり時に、水平側基準信号生成ブロック１１１からのＨＳ信号をカウントして、有効ライン数を計測する。
Ｖレジスタ１１６は、ＶＡＬＩＤ信号の立ち下がり時にＶカウンタ１１５の有効ライン数を格納する。
【００３６】
このように構成される表示装置用タイミングコントローラ１０は、図２に示す画像表示装置１００の１つの構成要素として用いられる。
その表示装置１００は、表示装置用タイミングコントローラ１０と、液晶ディスプレイパネル２０と、信号線電極駆動回路３０と、走査線電極駆動回路４０とから概略構成される。
【００３７】
液晶ディスプレイパネル２０は、その基板の行方向に所定間隔で設けられた複数本の走査線電極と、上記基板の列方向に所定間隔で設けられた複数本の信号線電極と、上記両電極の交差位置で対向挟持された等価的な容量性負荷である液晶セルと、共通電極と、対応する液晶セルを駆動するＴＦＴと、データに相当する電荷を１垂直同期期間の間蓄積するコンデンサとで構成される。
【００３８】
信号線電極駆動回路３０は、液晶ディスプレイパネル２０の信号線駆動に用いる信号線駆動ＩＣ３２を実装した１個以上のＨＴＣＰ３１で構成され、それらの信号線駆動ＩＣ３２を直列接続した複数段構成の回路である。それぞれの信号線駆動ＩＣ３２が、表示装置用タイミングコントローラ１０から出力されるＨＳＰ信号、ＤＬＰ信号、ＰＯＬ信号及びＤＣＫ信号のタイミングで画像データを取り込み、１ライン分の各画素毎にその画像データを対応する電圧に変換し、１ラインの対応する液晶セルの画素電極に当該ＴＦＴのドレイン電極を介して印加する。
【００３９】
走査線電極駆動回路４０は、液晶ディスプレイパネル２０の走査線駆動に用いる走査線駆動ＩＣ４２を実装した１個以上のＶＴＣＰ４１で構成され、それらの走査線駆動ＩＣ４２を直列接続した複数段構成の回路である。その走査線駆動ＩＣ４２は、表示装置用タイミングコントローラ１０から出力されるＶＳＰ信号、ＶＯＥ信号及びＶＣＫ信号に基づいて、１ライン単位で当該ラインに属する上記ＴＦＴの走査線電極のすべてを同時に制御する動作を上方から１ラインずつ順次に行い、制御動作が加えられているラインの各ＴＦＴを導通させ、この導通時点に信号線駆動ＩＣ３２からその出力に接続される信号線に供給される階調電圧を対応する液晶セルの画素電極に印加する。
【００４０】
次に、図１乃至図６を参照して、この実施形態の動作について説明する。
この実施形態の動作を、表示装置用タイミングコントローラ１０を組み込んだ画像表示装置１００の動作を説明する中で、表示装置用タイミングコントローラ１０の動作も併せて説明する。
この説明では、画像表示装置１００が、表示解像度をＸＧＡ（１０２４×７６８）とし、３００出力の走査線駆動ＩＣ４２を３個カスケード接続して構成されており、上下方向の逆スキャン動作で画像表示を行う場合の例とする。
【００４１】
この画像表示において、タイミングコントローラ１０の有効ライン数計測部１１が、外部から供給されるＤＥ信号とＤＣＫ信号とに基づいて有効ライン数をカウント（計測）する。この計測を、図３及び図４を参照して、より具体的に説明する。ＤＥ信号は、液晶ディスプレイパネル２０に画面表示に用いるラインの信号期間を規定するタイミング信号である。
外部から供給されるＤＥ信号（図４のＤＥ）が入力される水平側基準信号生成ブロック１１１が、水平側基準信号（ＨＳ；Horizontal Signal）を生成する（図４のＨＳ）。
ＨＴカウンタ（ＨＴＣＯ）１１２は、ＤＥ信号が立ち上がると、リセット＆スタートし、ＤＥ信号の立ち上がりから次のＤＥ信号の立ち上がりまでの期間のＤＣＫ数をカウントし（図４のＨＴカウンタ）、その値をＨtotalレジスタ１１３に格納する（図４のＨＴＯＴＡＬレジスタ）。
【００４２】
ＨＴカウンタ１１２の値とＨtotalレジスタ１１３の値とを受け取るＶＡＬＩＤ生成ブロック１１４は、ＨＴカウンタ１１２の値が“Ｈtotalレジスタ１１３の値＋１０”値未満の時は、ＶＡＬＩＤ信号（図４のＶＡＬＩＤ）を“High”とし、ＨＴカウンタ１１２の値が“Ｈtotalレジスタ１１３の値＋１０”値以上の時は、有効ライン数が終了したと判断し、ＶＡＬＩＤ信号を“Low”とする。このＶＡＬＩＤ信号を“High”の期間が１フレームの有効期間となる。
Ｖカウンタ（ＶＣＯ）１１５は、ＶＡＬＩＤ信号が立ち上がると、リセット＆スタートし、ＨＳ信号をカウントする（図４のＶカウンタ）。ＶＡＬＩＤ信号が立ち下がったら、その時のＶカウント値をＶレジスタ１１６に格納する（図４のＶレジスタ）。
このようにして、有効ライン数の計測を行う。
この実施形態では、図４に示すように、有効ライン数は、“Ｖレジスタ値＋１”＝７６７＋１＝７６８である。
【００４３】
次に、カスケード信号計数部１２の動作について説明する。
カスケード信号計数部１２は、タイミングコントローラ１０で生成されたＶＳＰ２出力信号から、走査線駆動ＩＣ４２のＶＳＰカスケード出力信号ＶＳＰ１までのＶＣＫ数（総出力数）を計測する。この実施形態を走査線駆動ＩＣ４２を３個カスケード接続して構成する例における走査線出力と各ＶＳＰとのタイミングチャートを図５に示す。図５から明らかなように、この例でのカスケード信号計測値は、９００ＶＣＫである。
【００４４】
次に、演算部１３の動作について説明する。
演算部１３は、有効ライン数計測部１１で計測した有効ライン数と、カスケード信号計数部１２で計測した走査線駆動ＩＣ４２の総出力数との差分から走査線駆動ＩＣ４２の出力の余りを演算する。この実施形態では、有効ライン数＝７６８ライン、走査線駆動ＩＣ４２の総出力数＝９００クロックである。したがって、走査線駆動ＩＣ４２の出力の余りは、９００−７６８＝１３２出力となる。
【００４５】
次に、ＶＳＰ生成部１４の動作について説明する。
ＶＳＰ生成部１４は、演算部１３で演算された走査線駆動ＩＣ４２の出力の余りを基準のＶＳＰ生成位置（時刻）（図６のＶＳＰの立ち上がり時刻（スタートパルス信号の基準時刻））からシフトさせるようにタイミングをずらしてＶＳＰ２信号を生成する。上記例について言えば、図６に示すように、基準のＶＳＰ生成位置から１３２ＶＣＫ分早くＶＳＰ２信号を生成する。
【００４６】
このように、ＶＳＰ２信号を生成して液晶ディスプレイパネル２０の駆動に用いるようにすれば、３個カスケード接続の走査線駆動ＩＣ４２の出力の中に液晶ディスプレイパネル２０の走査線電極に接続されていない出力、上記例では出力Ｏ１６９〜Ｏ３００までの１３２の余り分（図１４参照）があったとしても、ＶＳＰ２信号を１３２ＶＣＫずらしてダミー駆動させ、その後に液晶ディスプレイパネル２０の走査線電極と接続されている走査線駆動ＩＣ４２の出力信号で、順次、対応する走査線を駆動するようにすれば、有効な７６８ラインについて逆スキャンの動作を問題なく実施して行けるから、液晶ディスプレイパネルでの表示も正常となる。
【００４７】
また、上記の構成を採用しても、順スキャン時の走査線駆動は、液晶ディスプレイパネル２０の走査線電極と接続されている走査線駆動ＩＣ４２の出力から順次の駆動、つまり、通常の線順次の駆動となるので、走査線駆動ＩＣ４２の出力余りの影響は受けず、ＶＳＰ１信号は、基準のＶＳＰと同じタイミングで固定され、その出力は通常の出力と変わりはない。液晶ディスプレイパネル２０での表示は正常に行い得る。
上述のように、タイミングコントローラ１０において、液晶ディスプレイパネル２０の表示ライン数を計測すると共に、走査線駆動ＩＣ４２の総出力数を計測し、両計測値の差分を演算してＶＳＰ信号を自動的に生成し、そのＶＳＰ信号で走査線駆動ＩＣを駆動するので、上下方向の順スキャン時だけでなく、上下方向の逆スキャン動作時でも、表示を正常に行うことができる。
【００４８】
このように、この実施形態によれば、液晶表示装置に搭載された液晶ディスプレイパネルの表示ライン数と当該液晶ディスプレイパネルの駆動に用いられる走査線駆動ＩＣの総出力数とに基づいてＶＳＰ信号を自動的に生成する（自律的に生成する）仕組みを採用しているので、解像度が任意である液晶ディスプレイパネルと出力数が任意で、任意個数の走査線駆動ＩＣとを任意に組み合わせても、タイミングコントローラの設定を何ら変更することなく上記任意の組み合わせに自由に（自律的に）対応できて、上下方向の逆スキャン時の正常表示を実現することが可能になる。
この効果により、解像度が異なる液晶ディスプレイパネルとの間で走査線駆動ＩＣの部材共用が可能になり、コストダウンが図れ、安価な製品を提供することができる。
さらに、上記組み合わせを任意に、しかも自由に行うことができるから、液晶表示装置の解像度が多種であっても、高い自由度で液晶表示装置の設置を行うことができる。この点からも、タイミングコントローラのコストダウン、安価な製品の提供が可能になる。
【実施形態２】
【００４９】
図７は、この発明の実施形態２である表示装置用タイミングコントローラの電気的構成を示すブロック図、図８は、同表示装置用タイミングコントローラを用いる液晶表示装置の電気的構成を示すブロック図、また、図９は、同表示装置用タイミングコントローラを構成する有効画素数計測部の動作を説明するためのタイミングチャートである。
この実施形態の構成が、実施形態１のそれと大きく異なる点は、液晶ディスプレイパネルの有効画素数（信号線数）と信号線駆動回路の総出力数とに不一致があっても、左右方向の逆スキャン時の正常表示を行い得るようにした点である。
【００５０】
この実施形態のタイミングコントローラ１０Ａは、図７に示すように、有効画素数計測部１１Ａと、カスケード信号計測部１２Ａと、演算部１３Ａと、ＨＳＰ生成部１４Ａとから概略構成されるほか、映像データ処理部及びタイミング生成部を有して構成される。
【００５１】
有効画素数計測部１１Ａは、外部から供給されるＤＥ信号とＤＣＫ信号とに基づいて有効画素数をカウントする。
カスケード信号計測部１２Ａは、信号線駆動ＩＣ３２（図８参照）から出力されるカスケード出力信号ＨＳＰ１をカウントする。
演算部１３Ａは、有効画素数計測部１１Ａから出力される値と、カスケード信号計測部１２Ａから出力される値との差分を演算する。
ＨＳＰ生成部１４Ａは、演算部１３Ａから出力される演算データに基づいて新たなスタートパルス信号ＨＳＰ２を自動的に生成し、対応するタイミングで出力する。
【００５２】
映像データ処理部は、外部から供給される画像データを処理する。
タイミング生成部は、ＤＥ信号を受け取って、信号線駆動ＩＣ用ＤＬＰ信号、走査線駆動ＩＣ用ＶＳＰ信号、ＶＣＫ信号、ＶＯＥ信号、及び液晶ディスプレイを交流駆動するための極性反転信号（ＰＯＬ）を生成する。
【００５３】
このように構成される表示装置用タイミングコントローラ１０Ａは、図８に示す画像表示装置１００Ａの１つの構成要素として用いられる。
その表示装置１００Ａは、表示装置用タイミングコントローラ１０Ａと、液晶ディスプレイパネル２０と、信号線電極駆動回路３０と、走査線電極駆動回路４０とから概略構成される。
【００５４】
液晶ディスプレイパネル２０は、その基板の行方向に所定間隔で設けられた複数本の走査線電極と、上記基板の列方向に所定間隔で設けられた複数本の信号線電極と、上記両電極の交差位置で対向挟持された等価的な容量性負荷である液晶セルと、共通電極と、対応する液晶セルを駆動するＴＦＴと、データに相当する電荷を１垂直同期期間の間蓄積するコンデンサとで構成される。
【００５５】
信号線電極駆動回路３０は、液晶ディスプレイパネル２０の信号線駆動に用いる信号線駆動ＩＣ３２を実装した１個以上のＨＴＣＰ３１で構成されている。
走査線電極駆動回路４０は、液晶ディスプレイパネル２０の走査線駆動に用いる走査線駆動ＩＣ４２を実装した１個以上のＶＴＣＰ４１で構成されている。
【００５６】
次に、図７乃至図９を参照して、この実施形態の動作について説明する。
この実施形態の動作を表示装置用タイミングコントローラ１０Ａを組み込んだ画像表示装置１００Ａの動作を説明する中で、表示装置用タイミングコントローラ１０Ａの動作も併せて説明する。
この説明では、画像表示装置１００Ａが、表示解像度をＸＧＡ（１０２４×７６８）とし、４８０出力の信号線駆動ＩＣ３２を７個カスケード接続して構成されており、その画像表示装置１００Ａにおいて左右方向の逆スキャン動作での画像表示を行う場合の例とする。
【００５７】
この画像表示において、タイミングコントローラ１０Ａの有効画素数計測部１１Ａが、外部から供給されるＤＥ信号及びＤＣＫ信号に基づいて１ラインの有効画素数をカウント（計測）する。この計測を、図９を参照して、より具体的に説明する。
有効画素数計測部１１Ａは、Ｈカウンタ（ＨＣＯ）及びＨレジスタ（ＨＲＥＧ）を有して構成されており、Ｈカウンタは、以下に説明するように、１ラインの有効画素数をカウントするものである。Ｈカウンタは、ＤＥ信号が立ち上がると（図９のＤＥ）、リセット＆スタートし、ＤＥ信号の立ち上がりから当該ＤＥ信号の立ち下がりまでの期間のＤＣＫ数（図９のＤＣＫ）をカウントし（図９のＨカウンタ）、その値をＨレジスタに格納する（図９のＨレジスタ）。このようにして、有効画素数の計数を行う。この実施形態での有効画素数は、図９に示すように、“Ｈレジスタ値＋１”＝１０２３＋１＝１０２４画素である。
【００５８】
次に、カスケード信号計測部１２Ａの動作について説明する。
カスケード信号計測部１２Ａは、ＶＣＫ数の計数であったのをＤＣＫ数の計数となることを除いて、実施形態１のカスケード信号計数部と同じである。
すなわち、カスケード信号計測部１２Ａは、タイミングコントローラ１０Ａで生成されたＨＳＰ２出力信号から、信号線駆動ＩＣ３２のＨＳＰカスケード出力信号ＨＳＰ１までのＤＣＫ数を計測する。この実施形態では、４８０出力の信号線駆動ＩＣ３２を７個カスケード接続して構成する例であるので、カスケード信号計数値は、１１２０ＤＣＫとなる。
【００５９】
次に、演算部１３Ａの動作について説明する。
演算部１３Ａは、有効ライン数と走査線駆動ＩＣ４２の総出力数との差分の演算を有効画素数と信号線駆動ＩＣ３２の総出力数との差分の演算になることを除いて、実施形態１の演算部と同じである。
すなわち、有効画素数計測部１１Ａで計測した有効画素数と、カスケード信号計測部１２Ａで計測した信号線駆動ＩＣ３２のＤＣＫ数（総出力数）との差分から信号線駆動ＩＣ３２の出力の余りを演算する。この実施形態では、有効画素数＝１０２４ライン、信号線駆動ＩＣ３２のＤＣＫ数＝１１２０ＤＣＫである。したがって、信号線駆動ＩＣ３２の出力の余りは、１１２０−１０２４＝９６出力となる。
【００６０】
次に、ＨＳＰ生成部１４Ａの動作について説明する。
ＨＳＰ生成部１４Ａは、ＶＳＰ２信号を走査線駆動ＩＣ４２の余り分だけシフトさせて出力させる機能を、ＨＳＰ２信号を信号線駆動ＩＣ３２の余り分だけシフトさせて出力させる機能に変えたことを除いて、実施形態１の演算部と実質的に同じである。
すなわち、演算部１４Ａで演算された信号線駆動ＩＣ３２の出力の余りを基準のＨＳＰ生成位置（時刻）（ＨＳＰの立ち上がり時刻（スタートパルス信号のための基準時刻））からシフトさせるようにタイミングをずらしてＨＳＰ２信号を生成する。上記例について言えば、基準のＨＳＰ生成位置から９６ＤＣＫ分早くＨＳＰ２信号を生成する。
【００６１】
上述のように、液晶ディスプレイパネル２０の信号線電極と接続されていない信号線駆動ＩＣ３２の出力の余り分は、ＨＳＰ２信号を９６ＤＣＫずらすことでダミー駆動とし、その余り分以降となる液晶ディスプレイパネル２０の信号線電極に接続されている信号線駆動ＩＣの出力を順次シフトすれば、有効な１０２４画素分の逆スキャン動作を上述した問題の発生なしに行える。したがって、液晶ディスプレイパネル２０での画面は正常に表示される。
また、順スキャンのときは、液晶ディスプレイパネル２０の信号線電極と接続されている信号線駆動ＩＣ３２の出力は、通常の順序で順次シフトされていき、信号線駆動ＩＣ３２の出力余りの影響は出ないので、ＨＳＰ１信号は、液晶ディスプレイパネル２０に予め設定されている基準のＨＳＰと同じタイミングに固定され、通常の出力として用いられる。
【００６２】
このように、この実施形態においても、この発明の本質は同じで、実施形態１と同等の効果が得られる。
すなわち、液晶表示装置に搭載された液晶ディスプレイパネルの有効画素数と当該液晶ディスプレイパネルの駆動に用いられる信号線駆動ＩＣの総出力数との差分に基づいてＨＳＰ信号を自動的に生成する仕組みを採用しているので、解像度が任意である液晶ディスプレイパネルと出力数が任意で任意個数の信号線駆動ＩＣとを任意に組み合わせても、タイミングコントローラの設定を何ら変更することなく上記任意の組み合わせに自由に対応できて、左右の逆スキャン時の正常表示を達成することが可能になる。
【００６３】
また、解像度が異なる液晶ディスプレイパネルとの間で信号線駆動ＩＣの部材共用も可能になる上、上記組み合わせも任意に、しかも自由に行うことができるから、液晶表示装置の解像度が多種であっても、高い自由度で液晶表示装置の設置を行うことができること等から、タイミングコントローラのコストダウン、安価な製品の提供が可能になる。
【００６４】
以上、この発明の実施形態を、図面を参照して詳述してきたが、この発明の具体的な構成は、これらの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもそれらはこの発明に含まれる。
例えば、上記自律的なスタートパルス信号の生成を半自律的な生成とする構成においても、その限度においてこの発明が意図するところは達成し得る。
例えば、有効ライン数を任意に知り得るとき、その値をタイミングコントローラに外部から任意の手段を介して知らせるようにして、この発明を実施することもできる。
また、走査線駆動ＩＣ等の駆動部の総出力数を上述したＶＳＰ２からＶＳＰ１までのＶＣＫ数の代替として、所定数前のフレームにおいて計測して保存し、その計測値を現フレームで用いるようにしてもよい。
また、上記実施形態のタイミングコントローラは、１ポート入力、１ポート出力のＷＸＧＡ（Wide eXtended Graphics Array：１３６６×８００）の解像度までであれば、どのような出力数の走査線駆動ＩＣ、信号線駆動ＩＣでも対応可能であることは言うまでもない。
【００６５】
また、上記実施形態のタイミングコントローラは、信号線駆動ＩＣとのインターフエースがＣＭＯＳ（Complementary Metal-Oxide Semiconductor）方式でも、ＲＳＤＳ（Reduced Swing Differential Signaling）方式でも問題なく使用可能であることも言うまでもない。
また、上記実施形態のタイミングコントローラは、信号線駆動ＩＣと走査線駆動ＩＣの双方に出力余りが発生する場合でも、問題なく使用可能であることは勿論である。
【産業上の利用可能性】
【００６６】
ここに開示しているタイミングコントローラ及びタイミング信号生成方法並びにこれを用いた画像表示装置及びその画像表示制御方法は、液晶表示装置のほか、その他の形式の表示装置でも利用し得る。
【符号の説明】
【００６７】
１０、１０Ａ      タイミングコントローラ
１１      有効ライン数計測部（第１の信号受信手段）
１１Ａ      有効画素数計測部（第１の信号受信手段）
１２、１２Ａ      カスケード信号計測部（第２の信号受信手段）
１３、１３Ａ      演算部（信号出力手段の一部）
１４      ＶＳＰ生成部（信号出力手段の残部）
１４Ａ      ＨＳＰ生成部（信号出力手段の残部）
１００、１００Ａ      液晶表示装置（画像表示装置）
【図１】
2010271484.tif 000003
【図２】
2010271484.tif 000004
【図３】
2010271484.tif 000005
【図４】
2010271484.tif 000006
【図５】
2010271484.tif 000007
【図６】
2010271484.tif 000008
【図７】
2010271484.tif 000009
【図８】
2010271484.tif 000010
【図９】
2010271484.tif 000011
【図１０】
2010271484.tif 000012
【図１１】
2010271484.tif 000013
【図１２】
2010271484.tif 000014
【図１３】
2010271484.tif 000015
【図１４】
2010271484.tif 000016