(57)【要約】【課題】従来の電流制御回路は、精度の高い電流制御ができないという問題があった。【解決手段】本発明にかかる電流制御回路は、負荷に流れる電流を制御するトランジスタ１０７と、それに応じた電流が流れるセンスＭＯＳ１１６と、センスＭＯＳ１１６に流れる電流に基づく比較電圧Ｖｓと、基準電圧Ｖ１と、に基づいてトランジスタ１０７及びセンスＭＯＳ１１６に流れる電流を制御する第１の制御信号Ｖ２を出力するアンプ１２４と、トランジスタ１０７及びセンスＭＯＳ１１６のドレイン電圧と、を等しくするように第２の制御信号を出力するアンプ１１８と、センスＭＯＳ１１６に直列に接続され、第２の制御信号に基づいてセンスＭＯＳ１１６に流れる電流を制御するトランジスタ１１２と、を備えた電流制御回路であって、アンプ１２４は、トランジスタ１０７及びセンスＭＯＳ１１６が飽和領域で動作するように第１の制御信号Ｖ２を出力する。【選択図】図１
2010279098.tif 000002
【特許請求の範囲】
【請求項１】
負荷に流れる電流を制御する第１のトランジスタと、
前記第１のトランジスタに流れる電流に応じた電流が流れる第２のトランジスタと、
前記第２のトランジスタに流れる電流に基づいて決定される比較電圧と、所定の基準電圧と、に基づいて前記第１及び前記第２のトランジスタに流れる電流を制御するための第１の制御信号を出力する第１のアンプと、
前記第１のトランジスタの第１の端子の電位と、前記第２のトランジスタの第１の端子の電位と、を等しくするように第２の制御信号を出力する第２のアンプと、
前記第２のトランジスタに直列に接続され、前記第２の制御信号に基づいて前記第２のトランジスタに流れる電流を制御する第３のトランジスタと、を備えた電流制御回路であって、
前記第１のアンプは、
前記第１及び前記第２のトランジスタが飽和領域で動作するように前記第１の制御信号を出力する電流制御回路。
【請求項２】
前記第２のトランジスタに直列に接続された抵抗をさらに備え、
前記比較電圧は、第２のトランジスタに流れる電流に加え、さらに当該抵抗に基づいて決定されることを特徴とする請求項１に記載の電流制御回路。
【請求項３】
前記第１のトランジスタの第２の端子と、前記第２のトランジスタの第２の端子と、は互いに接続されたことを特徴とする請求項１又は２に記載の電流制御回路。
【請求項４】
前記第１及び前記第２のトランジスタは、電気的特性が同一であることを特徴とする請求項１〜３のいずれか一項に記載の電流制御回路。
【請求項５】
前記第１及び前記第２のトランジスタは、ＰチャネルＭＯＳトランジスタであることを特徴とする請求項１〜４のいずれか一項に記載の電流制御回路。
【請求項６】
前記第１及び前記第２のトランジスタは、ＰＮＰ型バイポーラトランジスタであることを特徴とする請求項１〜４のいずれか一項に記載の電流制御回路。
【請求項７】
前記第３のトランジスタは、ＰチャネルＭＯＳトランジスタであることを特徴とする請求項１〜６のいずれか一項に記載の電流制御回路。
【請求項８】
前記第３のトランジスタは、ＰＮＰ型バイポーラトランジスタであることを特徴とする請求項１〜６のいずれか一項に記載の電流制御回路。
【請求項９】
前記第１のトランジスタに直列に接続された第４のトランジスタと、
前記第１及び前記第４のトランジスタに並列に接続された第５のトランジスタと、
前記第５のトランジスタに直列に接続された第６のトランジスタと、を備え、
前記負荷は、前記第１及び前記第４のトランジスタを接続するノードと、前記第５及び前記第６のトランジスタを接続するノードと、の間に接続されたことを特徴とする請求項１〜８のいずれか一項に記載の電流制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流制御回路に関し、特に電流センシング回路を有する電流制御回路に関する。
【背景技術】
【０００２】
近年、携帯電話のカメラにズームおよびフォーカス機能が付加されている。そのため、カメラのレンズ位置を制御するモータは温度変化にかかわらず安定した動作をすることが要求されている。
【０００３】
まず、モータが安定した動作をするためには、モータに対して安定した電流を供給する必要がある。そのため、一般的には電流制御回路が用いられる。しかし、従来の電流制御回路の場合、電流制御回路を構成するアンプが不所望なオフセット電圧を有していること、およびそのオフセット電圧が温度変化することによって、モータに流れる電流が変動した。したがって、アンプのオフセット電圧およびその温度変化による影響を低減し、電流安定性を向上させることは重要な課題であった。
【０００４】
例えば、レンズ位置制御用のモータを駆動するために安定した電流を出力するＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）として、センスＭＯＳトランジスタ（以下、単にセンスＭＯＳと称す）を備えた電流制御回路が知られている。
【０００５】
図６に、特許文献１に紹介されているセンスＭＯＳを備えた電流制御回路を示す。なお、図６に示す回路は、従来のセンスＭＯＳを備えたＨブリッジ型の電流制御回路１０である。また、図６に示す回路は、負荷に流れる電流（出力電流）をモニタし、所定の基準電圧と比較する。
【０００６】
そして、その比較結果をフィードバックすることにより出力電流を安定的に制御している。なお、図を見やすくするため、図６ではプリドライバ１５とＴＲ２，ＴＲ３の各ゲートとの接続線は省略してある。
【０００７】
図６に示すように、電流制御回路１０は、トランジスタＴＲ１〜ＴＲ４によって構成されたＨブリッジ回路１１と、三角波発生器１２と、重畳回路１２ａと、リファレンスＤＡＣ１３と、センス抵抗ＳＲ１と、ＰＷＭコンパレータ１４と、プリドライバ回路１５と、センスＭＯＳ１６と、トランジスタＴＲ５と、アンプ１８と、を備え、モータ１７を駆動する。
【０００８】
なお、三角波発生器１２と、リファレンスＤＡＣ１３と、重畳回路１２ａと、によって基準電圧源が構成される。この基準電圧源において、重畳回路１２ａは、三角波発生器１２が生成する所定の周波数の三角波信号と、リファレンスＤＡＣ１３が生成するリファレンスレベルと、を重畳して、基準電圧Ｖ１を出力する。
【０００９】
ＰＷＭコンパレータ１４の非反転入力端子には基準電圧Ｖ１が入力される。一方、ＰＷＭコンパレータ１４の反転入力端子には、負荷に流れる電流に応じたセンス信号Ｖｓが入力される。ＰＷＭコンパレータ１４は、基準電圧Ｖ１とセンス信号Ｖｓとを比較して、ＰＷＭ信号Ｖｐを出力する。
【００１０】
プリドライバ回路１５には、ＰＷＭ信号Ｖｐが入力される。プリドライバ回路１５は、ＰＷＭ信号Ｖｐに基づいて、Ｈブリッジ回路１１のトランジスタＴＲ１〜ＴＲ４をスイッチングするためのスイッチング信号を出力する。
【００１１】
Ｈブリッジ回路１１は、高電位側電源ＶＭと低電位側電源ＧＮＤとの間に設けられた４個のトランジスタＴＲ１〜ＴＲ４によって構成される。また、Ｈブリッジ回路１１は、モータ１７に流れる電流の向きを切換えることが可能である。なお、トランジスタＴＲ１，ＴＲ３はＰチャネルＭＯＳトランジスタであり、トランジスタＴＲ２，ＴＲ４はＮチャネルＭＯＳトランジスタである。
【００１２】
具体的な動作としては、Ｈブリッジ回路１１は、例えば、ＴＲ１とＴＲ４をオンし、ＴＲ２とＴＲ３とをオフすることにより、高電位側電源ＶＭから順に、ＴＲ１、モータ１７、ＴＲ４、を介して低電位側電源ＧＮＤに電流が流れる。一方、ＴＲ１とＴＲ４とをオフし、ＴＲ２とＴＲ３とをオンすることにより、高電位側電源ＶＭから順に、ＴＲ３、モータ１７、ＴＲ２を介して低電位側電源ＧＮＤに電流が流れる。
【００１３】
なお、図６に示す回路は、ＴＲ１をオンし、ＴＲ２とＴＲ３とをオフし、ＴＲ４をオンオフ切換制御（ＰＷＭ制御）した場合の例を示している。それにより、高電位側電源ＶＭから順に、ＴＲ１、モータ１７、ＴＲ４を介して低電位側電源ＧＮＤに流れる電流を制御することができる。
【００１４】
一方、モータに流れる電流の向きを切換える場合は、ＴＲ３をオンし、ＴＲ１とＴＲ４とをオフし、ＴＲ２をオンオフ切換制御（ＰＷＭ制御）する。それにより、高電位側電源ＶＭから順に、ＴＲ３、モータ１７、ＴＲ２を介して低電位側電源ＧＮＤに流れる電流を制御することができる。なお、この場合、センスＭＯＳ１６のゲートにはＴＲ３のゲート電圧が印加され、アンプ１８の非反転入力端子には図中、モータ１７の右側の電圧が入力されるように切換えられる。
【００１５】
なお、トランジスタＴＲ１〜ＴＲ４のうちオンしたトランジスタのゲート−ソース間電圧は、高電位側電源ＶＭと低電位側電源ＧＮＤとの電位差を有するものとする。つまり、当該トランジスタはゲート−ソース間に十分な電圧が印加された完全なオン状態（フルオン状態）であるものとする。
【００１６】
また、図６に示す回路は、１個の負荷（モータ１７）を駆動するため、１個のＨブリッジ回路１１が備えられた場合を例に説明した。しかし、ステッピングモータ等を駆動する場合は、２個以上のＨブリッジ回路を備える必要がある。
【００１７】
次に、センスＭＯＳ１６には、モータ１７に供給される電流値に基づいた電流が流れる。センスＭＯＳ１６に流れる電流と、センス抵抗ＳＲ１と、に基づいてセンス信号Ｖｓが生成される。なお、アンプ１８は、トランジスタＴＲ１のドレイン電圧とセンスＭＯＳ１６のドレイン電圧とが等しくなるようにトランジスタＴＲ５を制御する。
【００１８】
なお、基準電圧Ｖ１としては、以下のような種々の電圧がある。基準電圧がＤＣ電圧のみによって形成される場合、モータ１７に流れる出力電流は図２に示すような波形となる。また、基準電圧がＤＣ電圧にＰＷＭ駆動用の三角波を重畳して形成される場合の波形を図３に示す。また、基準電圧がリファレンスＤＡＣ１３の出力信号に基づく半波ＳＩＮ波電圧にＰＷＭ駆動用の三角波を重畳して形成される場合の波形を図４に示す。図２〜４に示すように、各基準電圧に対する負荷への出力電流波形は、三角状にリプル成分を有する。図２の場合、出力電流のリプル成分は、負荷（例えば、モータ１７）と抵抗成分とに応じた周波数を有する。また、図３及び図４の場合、出力電流のリプル成分は、三角波に応じた周波数を有する。
【００１９】
このように、図６に示す電流制御回路は、負荷（モータ等）に対して安定した電流を供給することを特徴としている。しかし、図６に示す回路に備えられたアンプ１８には、不所望な所定の大きさのオフセット電圧が存在した。このオフセット電圧により、センスＭＯＳ１６による電流モニタの精度及び安定性を低下させた。つまり、図６に示す電流制御回路は、精度の高い電流制御ができないという問題があった。
【００２０】
電流モニタの精度及び安定性を低下させる理由を、図５及び図６を参照して説明する。図５は、エンハンスメント型ＰチャネルＭＯＳトランジスタの電流−電圧特性を示す図である。
【００２１】
なお、トランジスタＴＲ１及びセンスＭＯＳ１６は、同一チップ上に形成されるため電気的特性が同一である。ここで、電気的特性が同一であるとは、互いに同一サイズのトランジスタであれば、ゲート電圧（ゲート−ソース間電圧）及びドレイン電圧（ソース−ドレイン間電圧）に応じて制御されるドレイン電流（ソース−ドレイン間電流）が同じであることを意味する。したがって、ゲート電圧及びドレイン電圧が同じであれば、トランジスタのサイズに比例したドレイン電流が流れる。
【００２２】
つまり、トランジスタＴＲ１及びセンスＭＯＳ１６に印加するドレイン電圧を同じにすることにより、センスＭＯＳ１６はトランジスタＴＲ１に流れる電流を精度良くモニタすることができる。ここで、アンプ１８は、トランジスタＴＲ１のドレイン電圧とセンスＭＯＳ１６のドレイン電圧とが互いに等しくなるようにトランジスタＴＲ５を制御する役目をする。
【００２３】
しかし、アンプ１８にオフセット電圧が存在する場合、トランジスタＴＲ１のドレイン電圧とセンスＭＯＳ１６のドレイン電圧との間には、アンプ１８のオフセット電圧に応じた電位差が生じる。つまり、トランジスタＴＲ１のドレイン電圧とセンスＭＯＳ１６のドレイン電圧とが互いに異なってしまう。その結果、センスＭＯＳ１６がトランジスタＴＲ１に流れる電流をモニタする際に誤差が生じてしまう。電流制御回路が精度の高い電流制御をするためには、この誤差を小さくする必要がある。
【００２４】
図６に示す回路は、前述のようにトランジスタＴＲ１がフルオン状態である。ここで、トランジスタＴＲ１がフルオン状態の場合、そのオン抵抗は低抵抗を示す。オン抵抗が低抵抗を示す場合、通常ドレイン電圧Ｖｄｓは小さくなる。つまり、図５に示すように、フルオン状態のトランジスタＴＲ１は非飽和領域で動作する。
【００２５】
図５に示すように、非飽和領域は、ドレイン電圧Ｖｄｓの変化（ΔＶｄｓ）に対するＩｄの変化（ΔＩｄ）が大きい。一方、飽和領域は、Ｖｄｓの変化（ΔＶｄｓ）に対してＩｄの変化（ΔＩｄ）が非常に小さい。
【００２６】
ここで、アンプ１８のオフセット電圧は、図５に示す電圧差ΔＶｄｓに相当する。つまり、オフセット電圧（ΔＶｄｓ）の影響を低減させるためには、トランジスタＴＲ１が飽和領域で動作する必要がある。しかし、前述のように、図６に示す回路はトランジスタＴＲ１が非飽和領域で動作する可能性がある。したがって、トランジスタＴＲ１のドレイン電流には、オフセット電圧（ΔＶｄｓ）に応じた大きな電流誤差（ΔＩｄ）が生じてしまう。そのため、センスＭＯＳ１６は、トランジスタＴＲ１に流れる電流を精度良くモニタすることができなかった。
【００２７】
さらに、一般的に、アンプのオフセット電圧は温度上昇に伴って増加する傾向がある。つまり、アンプ１８のオフセット電圧は、温度変化に応じて変動する。このため、トランジスタＴＲ１を飽和領域で動作させることは、オフセット電圧の温度変化による影響を低減する上でも重要であった。
【００２８】
その他にも、特許文献２には、ミラー動作するトランジスタＰｃ１およびトランジスタＰｘ１と、所望の出力電流に対応する制御電圧ＶｐとトランジスタＰｘ１の出力電圧とが所定比になるように制御する差動増幅器２１と、を備えたデジタル信号を高速伝送するインターフェース回路が開示されている（特許文献２の図１を参照）。
【先行技術文献】
【特許文献】
【００２９】
【特許文献１】特開２００７−２４４０８３号公報
【特許文献２】特開２０００−３４１１０７号公報
【発明の概要】
【発明が解決しようとする課題】
【００３０】
上述のように、従来の電流制御回路は、精度の高い電流制御ができないという問題があった。
【課題を解決するための手段】
【００３１】
本発明にかかる電流制御回路は、負荷に流れる電流を制御する第１のトランジスタと、前記第１のトランジスタに流れる電流に応じた電流が流れる第２のトランジスタと、前記第２のトランジスタに流れる電流に基づいて決定される比較電圧と、所定の基準電圧と、に基づいて前記第１及び前記第２のトランジスタに流れる電流を制御するための第１の制御信号を出力する第１のアンプと、前記第１のトランジスタの第１の端子の電位と、前記第２のトランジスタの第１の端子の電位と、を等しくするように第２の制御信号を出力する第２のアンプと、前記第２のトランジスタに直列に接続され、前記第２の制御信号に基づいて前記第２のトランジスタに流れる電流を制御する第３のトランジスタと、を備えた電流制御回路であって、前記第１のアンプは、前記第１及び前記第２のトランジスタが飽和領域で動作するように前記第１の制御信号を出力する。
【００３２】
上述のような回路構成により、精度の高い電流制御をすることができる。
【発明の効果】
【００３３】
本発明により、精度の高い電流制御が可能な電流制御回路を提供することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態にかかる電流制御回路を示す図である。
【図２】基準電圧がＤＣ電圧により形成された場合の出力電流のタイミングチャートである。
【図３】基準電圧がＤＣ電圧にＰＷＭ駆動用の三角波を重畳して形成された場合の出力電流のタイミングチャートである。
【図４】基準電圧が半波ＳＩＮ波電圧にＰＷＭ駆動用の三角波を重畳して形成された場合の出力電流のタイミングチャートである。
【図５】エンハンスメント型ＰチャネルＭＯＳトランジスタの電流−電圧特性を示す図である。
【図６】従来技術の電流制御回路を示す図である。
【発明を実施するための形態】
【００３５】
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。説明の明確化のため、必要に応じて重複説明は省略される。
【００３６】
本発明の実施の形態について図面を参照して説明する。図１は、本発明の実施の形態における電流制御回路を示す図である。図１に示す電流制御回路１５０の特徴として、センスＭＯＳ（第２のトランジスタ）１１６およびトランジスタ（第１のトランジスタ）１０７のゲート電圧を生成するためのアンプ（第１のアンプ）１２４を備える。それにより、図１に示す電流制御回路１５０は、アンプ（第２のアンプ）１１８のオフセット電圧およびその温度変化によって生じる両トランジスタ１０７，１１６のドレイン電流差を抑制することができる。つまり、図１に示す電流制御回路１５０は、負荷に対してより安定した電流を供給することができることを特徴とする。なお、図を見やすくするため、図１ではプリドライバ１１５とトランジスタ（第４のトランジスタ）１０８のゲートとの接続線は省略してある。
【００３７】
図１に示す電流制御回路１５０は、基準電圧源１２０と、Ｈブリッジ回路１１１と、トランジスタ（第３のトランジスタ）１１２と、センス抵抗１１３と、センスＭＯＳ１１６と、アンプ１１８と、アンプ１２４と、プリドライバ１１５と、を備え、モータ１１７を駆動する。
【００３８】
また、Ｈブリッジ回路１１１は、トランジスタ１０７と、トランジスタ１０８と、トランジスタ（第５のトランジスタ）１０９と、トランジスタ（第６のトランジスタ）１１０と、を有する。また、基準電圧源１２０は、三角波発生器１２とリファレンスＤＡＣ１３と、重畳回路１２ａと、を有する。
【００３９】
なお、本発明の実施の形態における電流制御回路１５０は、センスＭＯＳ１１６、トランジスタ１０７，１０９，１１２がＰチャネルＭＯＳトランジスタであり、トランジスタ１０８，１１０がＮチャネルＭＯＳトランジスタである場合を例に説明する。
【００４０】
この基準電圧源１２０において、重畳回路１２ａは、三角波発生器１２が生成する所定の周波数の三角波信号と、リファレンスＤＡＣ１３が生成するリファレンスレベルと、を重畳して、基準電圧Ｖ１を出力する。基準電圧源１２０によって生成された基準電圧Ｖ１はアンプ１２４の＋入力端子に入力される。
【００４１】
低電位側電源ＧＮＤは、センス抵抗１１３の一方の端子と、トランジスタ１０８のソースと、トランジスタ１１０のソースと、に接続される。センス抵抗１１３の他方の端子は、アンプ１２４の−入力端子と、トランジスタ１１２のドレインと、に接続される。
【００４２】
アンプ１２４の出力端子は、センスＭＯＳ１１６のゲートと、それと共通接続されたトランジスタ１０７のゲートと、に接続される。プリドライバ回路１１５の各出力端子は、トランジスタ１０８のゲートと、トランジスタ１０９のゲートと、トランジスタ１１０のゲートと、に接続される。
【００４３】
なお、プリドライバ回路１１５には各トランジスタ１０８，１０９，１１０の切換え動作を制御するための外部信号が入力される。図１では、プリドライバ回路１１５とトランジスタ１０８のゲートとの接続線は省略してある。
【００４４】
高電位側電源ＶＭは、トランジスタ１０７のソース（第１のトランジスタの第２の端子）と、トランジスタ１０９のソースと、センスＭＯＳ１１６のソース（第２のトランジスタの第２の端子）と、に接続される。トランジスタ１０７のドレイン（第１のトランジスタの第１の端子）は、トランジスタ１０８のドレインと、アンプ１１８の＋入力端子と、モータ１１７の一方の端子と、に接続される。
【００４５】
トランジスタ１０９のドレインは、トランジスタ１１０のドレインと、モータ１１７の他方の端子と、に接続される。センスＭＯＳ１１６のドレイン（第２のトランジスタの第１の端子）は、トランジスタ１１２のソースと、アンプ１１８の−入力端子と、に接続される。アンプ１１８の出力端子は、トランジスタ１１２のゲートに接続される。
【００４６】
次に、動作について説明する。基準電圧源１２０によって生成された基準電圧Ｖ１は、アンプ１２４の＋入力端子に入力される。また、負荷であるモータ１１７に流れる電流と、センス抵抗１１３と、に基づいて決定されるセンス電圧Ｖｓが、アンプ１２４の−入力端子に入力される。
【００４７】
アンプ１２４は、基準電圧Ｖ１とセンス電圧Ｖｓとの差を、所定の増幅率で増幅したアナログ的な電圧Ｖ２を出力する。この電圧Ｖ２は、センスＭＯＳ１１６のゲートおよびトランジスタ１０７のゲートに入力され、トランジスタ１０７およびセンスＭＯＳ１１６に流れる電流を制御する。ここで、アンプ１２４の増幅率は、トランジスタ１０７およびセンスＭＯＳ１１６が飽和領域で動作するように設定される。
【００４８】
それにより、図５に示すように、図１に示す回路は、トランジスタ１０７のドレイン電圧の変動ΔＶｄｓに対するドレイン電流の誤差ΔＩｄを抑制することができる。つまり、アンプ１１８のオフセット電圧およびその温度変化の影響を極力低減させることができる。その結果、本発明の実施の形態にかかる電流制御回路は、負荷に対してより安定した電流を供給できる。なお、詳細については後述する。
【００４９】
Ｈブリッジ回路１１１は、高電位側電源ＶＭと低電位側電源ＧＮＤとの間に設けられた４個のトランジスタ１０７〜１１０によって構成される。また、Ｈブリッジ回路１１１は、モータ１１７に流れる電流の向きを切換えることが可能である。
【００５０】
具体的な動作としては、Ｈブリッジ回路１１１は、例えば、トランジスタ１０７及びトランジスタ１１０をオンし、トランジスタ１０８及びトランジスタ１０９をオフすることにより、高電位側電源ＶＭから順に、トランジスタ１０７、モータ１１７、トランジスタ１１０を介して低電位側電源ＧＮＤに電流が流れる。
【００５１】
一方、トランジスタ１０７及びトランジスタ１１０をオフし、トランジスタ１０８及びトランジスタ１０９をオンすることにより、高電位側電源ＶＭから順に、トランジスタ１０９、モータ１１７、トランジスタ１０８を介して低電位側電源ＧＮＤに電流が流れる。
【００５２】
このように、プリドライバ回路１１５からのスイッチング信号によってトランジスタ１０７〜１１０をオンオフ制御することにより、モータ１１７に流れる電流の向きを切換えることができる。
【００５３】
なお、図１に示す回路は、トランジスタ１１０をオンし、トランジスタ１０８及びトランジスタ１０９をオフし、トランジスタ１０７に流れる電流を制御した場合の例を示している。それにより、高電位側電源ＶＭから順に、トランジスタ１０７、モータ１１７、トランジスタ１１０を介して低電位側電源ＧＮＤに流れる電流を制御することができる。
【００５４】
ここで、トランジスタ１０７は、アンプ１２４が出力する電圧Ｖ２によってアナログ的に制御される。つまり、トランジスタ１０７は、アンプ１２４が出力する電圧Ｖ２に応じて流れる電流が制御される。それにより、モータ１１７に流れる電流が制御される。例えば、アンプ１２４が出力する電圧Ｖ２が小さい場合、トランジスタ１０７に流れる電流は大きくなる。それにより、モータ１１７に流れる電流が上昇する。
【００５５】
なお、トランジスタ１１０のゲート−ソース間電圧は、高電位側電源ＶＭと低電位側電源ＧＮＤとの電位差を有するものとする。つまり、当該トランジスタは完全にオン（フルオン）した状態であるものとする。
【００５６】
一方、トランジスタ１０８をオンし、トランジスタ１０７及びトランジスタ１１０をオフし、トランジスタ１０９をアンプ１２４が出力する電圧Ｖ２によってアナログ的に制御した場合も同様にモータ１１７に流れる電流を制御することができる。具体的には、トランジスタ１０９は、アンプ１２４が出力する電圧Ｖ２によってアナログ的に制御される。それにより、モータ１１７に流れる電流が制御される。
【００５７】
また、図１に示す回路は、１個の負荷（モータ１１７）を駆動するために１個のＨブリッジ回路が備えられた場合の例である。しかし、ステッピングモータ等を駆動するために２個以上のＨブリッジ回路を備えた回路構成にも適宜変更可能である。
【００５８】
次に、センスＭＯＳ１１６には、モータ１１７に供給される電流値に基づいた電流が流れる。そして、センスＭＯＳ１１６に流れる電流と、センス抵抗１１３と、に基づいてセンス電圧Ｖｓが生成される。
【００５９】
なお、トランジスタ１０７及びセンスＭＯＳ１１６は、電気的特性が同一であることが好ましい。ここで、電気的特性が同一であるとは、互いに同一サイズのトランジスタであるとすれば、ゲート電圧（ゲート−ソース間電圧）及びドレイン電圧（ソース−ドレイン間電圧）に応じて制御されるドレイン電流（ソース−ドレイン間電流）が同じであることを意味する。したがって、ゲート電圧及びドレイン電圧が同じであれば、トランジスタのサイズに比例したドレイン電流が流れる。
【００６０】
つまり、トランジスタ１０７及びセンスＭＯＳ１１６に対して等しいドレイン電圧を印加することにより、センスＭＯＳ１１６はトランジスタ１０７に流れる電流を精度良くモニタすることができる。ここで、アンプ１１８は、トランジスタ１０７のドレイン電圧とセンスＭＯＳ１１６のドレイン電圧とが、互いに等しくなるようにトランジスタ１１２に流れる電流を制御する。
【００６１】
このようにして調整されたセンス電圧Ｖｓは、アンプ１２４の−入力端子に入力される。そして、前述のように、アンプ１２４は、基準電圧Ｖ１とセンス電圧Ｖｓとに基づいたアナログ的な電圧Ｖ２を出力する。
【００６２】
ここで、アンプ１１８にオフセット電圧が存在する場合がある。このような場合、トランジスタ１０７のドレイン電圧とセンスＭＯＳ１１６のドレイン電圧との間には、アンプ１１８のオフセット電圧に応じた電位差が生じる。つまり、トランジスタＴＲ１のドレイン電圧とセンスＭＯＳ１６のドレイン電圧とが互いに異なってしまう。
【００６３】
そこで、アンプ１２４は、トランジスタ１０７およびセンスＭＯＳ１１６が飽和領域で動作するような出力電圧Ｖ２を生成する。それにより、図１に示す回路は、トランジスタ１０７のドレイン電圧の変動ΔＶｄｓに対するドレイン電流の誤差ΔＩｄを抑制することができる。それにより、センスＭＯＳ１１６は、トランジスタＴＲ１に流れる電流を精度良くモニタすることができる。つまり、本発明の実施の形態にかかる電流制御回路は、オフセット電圧およびその温度変化によらず精度の高い安定した電流を供給することが可能である。
【００６４】
なお、図２〜４に示したような様々な種類の基準電圧Ｖ１の波形は、基準電圧源１２０を変化させることにより、容易に生成することができる。つまり、従来技術と同様の出力電流を負荷（モータ１１７）に供給することができる。
【００６５】
ここで、従来技術の電流制御回路（図６）と本発明の実施の形態にかかる電流制御回路（図１）のそれぞれの出力電流を求める。なお、トランジスタ１０７のドレイン電圧の変動（ΔＶｄｓ）に対するドレイン電流の誤差（ΔＩｄ）を以下とする。つまり、非飽和領域ではΔＩｄ／ΔＶｄｓ＝１とし、飽和領域ではΔＩｄ／ΔＶｄｓ＝０．０５とする。
【００６６】
また、アンプ１１８のオフセット電圧を１０ｍＶ、センス抵抗１１３に流れる電流をＩ１、センス抵抗１１３の抵抗値をＲ１、センス比（トランジスタ１０７／センスＭＯＳ１１６）をＺ、基準電圧をＶｒｅｆ、とする。なお、アンプ１１８の＋入力端子電圧と−入力端子電圧とは等しいとする。
【００６７】
まず、オフセット電圧がゼロの場合の出力電流Ｉｏｕｔ０は、以下のような式に表すことができる。
Ｉｏｕｔ０＝Ｉ１×Ｚ＝（Ｖｒｅｆ／Ｒ１）×Ｚ
【００６８】
次に、オフセット電圧が１０ｍＶの場合の出力電流を求める。まず、トランジスタ１０７が従来技術の電流制御回路のように非飽和領域で動作する場合の出力電流Ｉｏｕｔ１は、以下のような式に表すことができる。
Ｉｏｕｔ１＝Ｉ１×Ｚ＋ΔＩｄ／ΔＶｄｓ×１０＝（Ｖｒｅｆ／Ｒ１）×Ｚ＋１×１０＝（Ｖｒｅｆ／Ｒ１）×Ｚ＋１０（ｍＡ）
【００６９】
一方、トランジスタ１０７が本発明の電流制御回路のように飽和領域で動作する場合の出力電流Ｉｏｕｔ２は、以下のような式に表すことができる。
Ｉｏｕｔ２＝Ｉ１×Ｚ＋ΔＩｄ／ΔＶｄｓ×１０＝（Ｖｒｅｆ／Ｒ１）×Ｚ＋０．０５×１０＝（Ｖｒｅｆ／Ｒ１）×Ｚ＋０．５（ｍＡ）
【００７０】
このように、例えば、オフセット電圧が１０ｍＶの場合において、トランジスタ１０７を飽和領域で動作させた場合には、非飽和領域で動作させた場合と比較して、出力電流の変動を１０ｍＡから０．５ｍＡに低減させることができる。
【００７１】
このことは、オフセット電圧の温度変化に対しても同様のことが言える。つまり、オフセット電圧が温度変化に応じて１０ｍＶ変動した場合も、出力電流の変動を１０ｍＡから０．５ｍＡに低減させることができる。
【００７２】
特に、数１０ｍＡ程度の小電流出力が求められる場合、従来技術の回路構成では、オフセット電圧の温度変化が出力電流に与える影響は大きい。したがって、従来技術の電流制御回路は小電流出力用として実用的ではなかった。そのため、従来技術の回路は、２００〜３００ｍＡ程度の大電流出力用として用いられていた。これに対して、本発明の回路構成では、数１０ｍＡ程度の小電流出力にも対応可能である。
【００７３】
例えば、（Ｖｒｅｆ／Ｒ１）×Ｚ＝５０ｍＡ、オフセット電圧の温度変化が１０ｍＶの場合について説明する。この場合、従来技術の電流制御回路の出力電流は、５０ｍＡ＋１０ｍＡである。つまり、出力電流の変動率は２０％である。したがって、従来技術の回路は小電流出力用として実用的ではなかった。これに対して、本発明の電流制御回路の出力電流は、５０ｍＡ＋０．５ｍＡである。つまり、出力電流の変動率は１％まで小さくなる。したがって、本発明の電流制御回路は小電流出力用として実用的である。
【００７４】
このように、本発明の実施の形態にかかる電流制御回路は、トランジスタ１０７をフルオンさせずにアナログ的に制御することによりトランジスタ１０７を飽和領域で動作させる。それにより、オフセット電圧およびその温度変化の影響を低減させることができる。つまり、本発明の実施の形態にかかる電流制御回路は、負荷に対してより安定した電流を供給することができる。なお、アンプ１２４にもオフセット電圧は存在するが、従来技術に用いられているＰＷＭコンパレータ１４が有するオフセット電圧と同等程度のものを使用すれば問題ない。
【００７５】
なお、従来技術で紹介した特許文献２に示す回路と比較して、本発明の実施の形態にかかる電流制御回路は、トランジスタ１０７のドレイン電圧と、センスＭＯＳ１１６のドレイン電圧とが互いに等しくなるようにトランジスタ１１２及びアンプ１１８を備えている。つまり、本発明の実施の形態にかかる電流制御回路は、センスＭＯＳ１１６がトランジスタ０１７に流れる電流を精度良くモニタするための電圧制御を行っている。一方、従来技術の回路は、そのような電圧制御は行っていない。具体的には、特許文献２の図１に示す回路は、トランジスタＰｃ１のドレイン電圧と、トランジスタＰｘ１のドレイン電圧と、を等しくさせるための電圧制御は行っていない。
【００７６】
さらに、本発明の実施の形態にかかる電流制御回路は、トランジスタ１１２及びアンプ１１８によって制御された比較電圧に基づいて負荷への出力電流を制御する。つまり、トランジスタ１１２及びアンプ１１８によって制御された比較電圧は、出力電流を制御するためのフィードバック信号として用いられる。そのため、本発明の実施の形態にかかる電流制御回路は、精度の高い安定した電流を供給することができる。一方、従来技術の回路は、そのようなフィードバック制御を行っていない。つまり、特許文献２に示す回路と、本発明の実施の形態にかかる電流制御回路とは、回路構成および技術分野がまったく異なる。
【００７７】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、Ｈブリッジ回路１１１は、ＭＯＳトランジスタ１０７〜１１０が備えられた場合を例に説明したが、これに限られない。例えば、トランジスタ１０７、１０９をＰＮＰ型バイポーラトランジスタ、トランジスタ１０８、１１０をＮＰＮ型バイポーラトランジスタとした回路構成にも適宜変更可能である。また、センスＭＯＳ１１６、トランジスタ１１２をＰＮＰ型バイポーラトランジスタとした回路構成にも適宜変更可能である。
【００７８】
また、本発明の実施の形態の説明では、負荷に流れる電流を制御する回路としてＨブリッジ回路を備えた場合を説明したがこれに限られない。例えば、Ｈブリッジ回路に代えて１個のトランジスタによって負荷に流れる電流を制御する回路構成にも適宜変更可能である。
【符号の説明】
【００７９】
１２  三角波発生器
１２ａ  重畳回路
１３  リファレンスＤＡＣ
１０７  トランジスタ
１０８  トランジスタ
１０９  トランジスタ
１１０  トランジスタ
１１１  Ｈブリッジ回路
１１２  トランジスタ
１１３  センス抵抗
１１５  プリドライバ回路
１１６  センスＭＯＳ
１１７  モータ
１１８  アンプ
１２０  基準電圧源
１２４  アンプ
１５０  電流制御回路
ＶＤＤ  高電位側電源
ＶＭ  高電位側電源
ＧＮＤ  低電位側電源
【図１】
2010279098.tif 000003
【図２】
2010279098.tif 000004
【図３】
2010279098.tif 000005
【図４】
2010279098.tif 000006
【図５】
2010279098.tif 000007
【図６】
2010279098.tif 000008