(57)【要約】【課題】画面全体でフリッカの発生を抑制し、表示品位の高い液晶表示装置を提供する。【解決手段】マトリクス状に配置された複数の表示画素ＰＸからなる表示部ＤＹＰと、複数の表示画素ＰＸのそれぞれに配置された画素電極ＰＥと、複数の走査線ＧＬと、複数の信号線ＳＬと、複数の表示画素ＰＸのそれぞれにおいて、対応する信号線ＳＬと画素電極ＰＥとの接続を切り替える第１及び第２スイッチング素子ＳＷ１、ＳＷ２と、を備え、第１及び第２スイッチング素子ＳＷ１、ＳＷ２は、対応する走査線ＧＬと電気的に接続された第１及び第２ゲート電極ＧＥ１、ＧＥ２と、第１及び第２ゲート電極ＧＥ１、ＧＥ２とゲート絶縁膜を介して対向配置された半導体層Ｌ１と、を備え、対応する走査線ＧＬに走査電圧が伝達される方向において、第１スイッチング素子ＳＷ１の第１ゲート電極ＧＥ１と半導体層Ｌ１とが対向する領域は大きくなる液晶表示装置である。【選択図】図１
2010237285.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向して配置された一対の基板と、
前記一対の基板間に挟持された液晶層と、
マトリクス状に配置された複数の表示画素からなる表示部と、
前記複数の表示画素のそれぞれに配置された画素電極と、
前記複数の表示画素が配列する行に沿って延びる複数の走査線と、
前記複数の表示画素が配列する列に沿って延びる複数の信号線と、
複数の表示画素のそれぞれにおいて、対応する信号線と画素電極との接続を切り替える第１スイッチング素子と第２スイッチング素子と、を備え、
前記第１及び第２スイッチング素子は、対応する走査線と電気的に接続された第１ゲート電極及び第２ゲート電極と、前記第１及び第２ゲート電極とゲート絶縁膜を介して対向配置された半導体層と、を備え、
前記対応する走査線に走査電圧が伝達される方向において、前記第１スイッチング素子の前記第１ゲート電極と前記半導体層とが対向する領域は大きくなる液晶表示装置。
【請求項２】
前記複数の表示画素のそれぞれにおいて、前記第２スイッチング素子は、前記第１スイッチング素子と直列に接続され、
前記対応する走査線に走査電圧が伝達される方向において、前記第２スイッチング素子の前記第２ゲート電極と前記半導体層とが対向する領域は小さくなる請求項１記載の液晶表示装置。
【請求項３】
前記複数の表示画素のそれぞれにおける、前記第１スイッチング素子の前記第１ゲート電極と前記半導体層とが対向する領域と、前記第２ゲート電極と前記半導体層とが対向する領域との面積の合計は、前記表示部内において等しい請求項２記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、特にアクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、互いに対向して配置された一対の基板と、この一対の基板間に挟持された液晶層と、マトリクス状に配置された複数の表示画素からなる表示部を備えている。一対の基板の一方には、表示部において、複数の表示画素の配列する行に沿って配置された複数の走査線と、複数の表示画素の列に沿って配置された複数の信号線と、走査線と信号線との交差部近傍に配置されたスイッチング素子と、が配置されている。表示画素のそれぞれには画素電極が配置され、画素電極はスイッチング素子を介して対応する信号線に接続されている。一対の基板の他方には、表示部において、複数の画素電極と対向するように対向電極が配置されている。
【０００３】
複数の走査線は、走査線駆動回路に接続されて、走査線駆動回路により順次駆動される。走査線が駆動されることにより走査線に接続されたスイッチング素子が導通する。複数の信号線は、信号線駆動回路に接続されて、スイッチング素子を介して対応する画素電極に供給する信号が印加される。
【０００４】
液晶表示装置では上記のように駆動する際に、一方向（一極性）の直流電界が継続して印加されることによる液晶の分解を防ぐために、交流電界を印加している。表示画素のスイッチング素子がスイッチング動作をするたびに、スイッチング素子のゲート電極、画素電極、および画素電位の変動を抑制するために画素に接続される蓄積容量の間での電荷の再分配に伴う画素電位の変動（突き抜け電圧）が発生する。
【０００５】
このため、交流電界の正負の大きさにずれが生じて液晶の透過率が周期的に変動し、画面のちらつき（フリッカ）が生じる。通常、液晶表示装置では交流電界の正負いずれの場合も液晶に印加される電圧が等しくなるように対向電極の電位を調整し、フリッカを抑えている。
【０００６】
上記のように対向電極の電位を調整するために、液晶パネルのフリッカの状態を確認する方法としては、例えば光センサを用いてフリッカを測定し、その測定結果を最適電位からのずれの測定信号として出力する方法が提案されている。（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１−２６９９９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、突き抜け電圧の値は、走査線の電気抵抗や走査線と画素電極との間の浮遊容量の影響により、スイッチング素子が配置される表示部内の位置により異なる。そのため、フリッカを抑制するために適切な対向電極の電位も、表示部内で異なる大きさとなる。したがって、対向電極の電位を調整するだけでは、表示部内での局所的なフリッカを抑えることはできても、表示部全体でのフリッカを抑えることが困難であった。
【０００９】
本発明は、上記事情に鑑みて成されたものであって、表示部全体でフリッカの発生を抑制し、表示品位の高い液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様に係る液晶表示装置は、互いに対向して配置された一対の基板と、前記一対の基板間に挟持された液晶層と、マトリクス状に配置された複数の表示画素からなる表示部と、前記複数の表示画素のそれぞれに配置された画素電極と、前記複数の表示画素が配列する行に沿って延びる複数の走査線と、前記複数の表示画素が配列する列に沿って延びる複数の信号線と、複数の表示画素のそれぞれにおいて、対応する信号線と画素電極との接続を切り替える第１スイッチング素子と第２スイッチング素子と、を備え、前記第１及び第２スイッチング素子は、対応する走査線と電気的に接続された第１ゲート電極及び第２ゲート電極と、前記第１及び第２ゲート電極とゲート絶縁膜を介して対向配置された半導体層と、を備え、前記対応する走査線に走査電圧が伝達される方向において、前記第１スイッチング素子の前記第１ゲート電極と前記半導体層とが対向する領域は大きくなる液晶表示装置である。
【発明の効果】
【００１１】
本発明によれば、表示部全体でフリッカの発生を抑制し、表示品位の高い液晶表示装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る液晶表示装置の構成例を概略的に示す図である。
【図２Ａ】走査電圧が伝達される方向において、走査線駆動回路から離れた位置に配置されたスイッチング素子のゲート電極の一構成例を説明するための図である。
【図２Ｂ】走査電圧が伝達される方向において、表示部の中央部に配置されたスイッチング素子のゲート電極の一構成例を説明するための図である。
【図２Ｃ】走査電圧が伝達される方向において、走査線駆動回路の近くに配置されたスイッチング素子のゲート電極の一構成例を説明するための図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。図１に示すように、本実施形態に係る液晶表示素装置は、アレイ基板ＰＬ１と、アレイ基板ＰＬ１と対向するように配置された対向基板ＰＬ２と、アレイ基板ＰＬ１と対向基板ＰＬ２との間に挟持された液晶層ＬＱと、マトリクス状に配置された複数の表示画素ＰＸからなる表示部ＤＹＰと、を備えている。なお、図１では、複数の表示画素ＰＸのうちの一つの表示画素ＰＸの構成を示している。
【００１４】
アレイ基板ＰＬ１は、表示部ＤＹＰにおいて、表示画素ＰＸの配列する行に沿って延びた走査線ＧＬと、表示画素ＰＸの配列する列に沿って延びた信号線ＳＬとを備えている。アレイ基板ＰＬ１は、表示部ＤＹＰの周囲において、走査線ＧＬが接続された走査線駆動回路ＧＤと、信号線ＳＬが接続された信号線駆動回路ＳＤとを備えている。
【００１５】
アレイ基板ＰＬ１は、表示部ＤＹＰにおいて、走査線ＧＬと略平行に延びた蓄積容量線ＣＳＬを備えている。蓄積容量線ＣＳＬは、走査線駆動回路ＧＤに接続されている。なお、本実施形態に係る液晶表示装置では、蓄積容量線ＣＳＬは走査線駆動回路ＧＤによって駆動されるが、蓄積容量線ＣＳＬを駆動する駆動手段を走査線駆動回路ＧＤとは別に設けてもよい。
【００１６】
アレイ基板ＰＬ１は、複数の表示画素ＰＸのそれぞれに配置された画素電極ＰＥと、走査線ＧＬと信号線ＳＬとの交差位置近傍に配置されたスイッチング素子ＳＷとを備えている。スイッチング素子ＳＷは、第１スイッチング素子ＳＷ１、および第２スイッチング素子ＳＷ２を備えている。
【００１７】
第１スイッチング素子ＳＷ１および第２スイッチング素子ＳＷは、対応する信号線ＳＬと画素電極ＰＥとの間の接続を切り替えるように直列に配置されている。第１スイッチング素子ＳＷは画素電極ＰＥ側に配置され、第２スイッチング素子ＳＷ２は信号線ＳＬ側に配置され、第２スイッチング素子ＳＷ２は信号線ＳＬと第１スイッチング素子ＳＷ１との接続を切り替える。本実施形態に係る液晶表示装置では、第１スイッチング素子ＳＷ１および第２スイッチング素子ＳＷ２は、薄膜トランジスタである。
【００１８】
第１スイッチング素子ＳＷ１は、対応する走査線ＧＬに電気的に接続された（あるいは対応する走査線ＧＬと一体に形成された）第１ゲート電極ＧＥ１と、第２スイッチング素子ＳＷ２を介して対応する信号線ＳＬに電気的に接続された（あるいは対応する信号線ＳＬと一体に形成された）ソース電極と、画素電極ＰＥに電気的に接続された（あるいは画素電極ＰＥと一体に形成された）ドレイン電極と、第１ゲート電極ＧＥ１により電圧が印加されることにより、ソース電極とドレイン電極とを電気的に接続させる半導体層Ｌ１とを備えている。尚、半導体層Ｌ１と第１ゲート電極ＧＥ１とは、図示しないゲート絶縁膜を介して対向配置されている。
【００１９】
第２スイッチング素子ＳＷ２は、対応する走査線ＧＬに電気的に接続された（あるいは対応する走査線ＧＬと一体に形成された）第２ゲート電極ＧＥ２と、対応する信号線ＳＬに電気的に接続された（あるいは対応する信号線ＳＬと一体に形成された）ソース電極と、第１スイッチング素子ＳＷ１を介して画素電極ＰＥに電気的に接続された（あるいは画素電極ＰＥと一体に形成された）ドレイン電極と、第２ゲート電極ＧＥ２により電圧が印加されることにより、ソース電極とドレイン電極とを電気的に接続させる半導体層Ｌ１とを備えている。尚、半導体層Ｌ１と第２ゲート電極ＧＥ２とは、図示しないゲート絶縁膜を介して対向配置されている。
【００２０】
すなわち、図１に示すように、第１ゲート電極ＧＥ１と第２ゲート電極ＧＥ２とは共通の走査線ＧＬに電気的に接続され、図２Ａ乃至図２Ｃに示すように、第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２とは半導体層Ｌ１を共有している。半導体層Ｌ１は、図示しないコンタクトホールを介して信号線ＳＬと電気的に接続されているとともに、図示しないコンタクトホールを介して画素電極ＰＥと電気的に接続されている。
【００２１】
対応する走査線ＧＬに第１スイッチング素子ＳＷ１および第２スイッチング素子ＳＷ２をオンする走査電圧が供給されると、第１スイッチング素子ＳＷ１および第２スイッチング素子ＳＷ２のソース−ドレイン間が導通し、第１スイッチング素子ＳＷ１および第２スイッチング素子ＳＷ２を介して対応する信号線ＳＬから画素電極ＰＥに映像信号が供給される。
【００２２】
対向基板ＰＬ２は、複数の画素電極ＰＥと対向するように配置された対向電極ＣＥを備えている。対向電極ＣＥは図示しない対向電極駆動回路により駆動され、対向電圧が印加される。対向基板ＰＬ２には、走査線ＧＬ１および信号線ＳＬと対向するように遮光層ＢＭ（図２Ａ乃至図２Ｃに示す）が配置されている。
【００２３】
液晶層ＬＱは、複数の表示画素ＰＸのそれぞれに対応する画素領域を備え、それぞれの画素領域において、画素電極ＰＥに印加される映像信号と対向電極に印加される対向電圧とにより液晶容量Ｃｌｃが形成される。
【００２４】
蓄積容量線ＣＳＬには、走査線駆動回路ＧＤにより蓄積容量電圧が印加され、画素電極ＰＥに印加される映像信号と蓄積容量線ＣＳＬに印加される蓄積容量電圧とにより蓄積容量Ｃｓが形成される。蓄積容量Ｃｓを形成することによって、スイッチング素子がスイッチング動作をする際の、画素電極ＰＥに印加される映像信号と対向電圧と電位差（画素電位）の変動が抑制される。
【００２５】
本実施形態に係る液晶表示装置では、スイッチング素子ＳＷのゲート電極の構成が、表示部ＤＹＰの位置に応じて異なっている。走査電圧が伝達される方向（方向Ｄ１）において、走査線駆動回路ＧＤから離れた位置に配置された第１スイッチング素子ＳＷ１および第２スイッチング素子ＳＷ２のゲート電極の一構成例を図２Ａに示す。表示部ＤＹＰの中央部に配置された第１スイッチング素子ＳＷ１および第２スイッチング素子ＳＷ２のゲート電極の一構成例を図２Ｂに示す。方向Ｄ１において、走査線駆動回路ＧＤから近い位置に配置された第１スイッチング素子ＳＷ１および第２スイッチング素子ＳＷ２のゲート電極の一構成例を図２Ｃに示す。
【００２６】
図２Ａ乃至図２Ｃに示すように、本実施形態に係る液晶表示装置では、走査線ＧＬに走査電圧が伝達される方向（方向Ｄ１）において、第１スイッチング素子ＳＷ１および第２スイッチング素子ＳＷ２の形状が異なっている。
【００２７】
すなわち、方向Ｄ１に沿って、第１ゲート電極ＧＥ１と半導体層Ｌ１とが対向する領域、言い換えれば、第１ゲート電極ＧＥ１と半導体層Ｌ１が平面的に重なる領域は大きくなり、第２ゲート電極ＧＥ２と半導体層Ｌ１とが対向する領域、言い換えれば、第２ゲート電極ＧＥ２と半導体層Ｌ１が平面的に重なる領域は小さくなる。すなわち、図２Ａ乃至図２Ｃに示すように、半導体層Ｌ１と対向する第１ゲート電極ＧＥ１の部分の走査線ＧＬが延びる方向と略直交する方向における幅Ｗ１は次第に大きくなり、半導体層Ｌ１と対向する第２ゲート電極ＧＥ２の部分の走査線ＧＬが延びる方向と略直交する方向における幅Ｗ２は次第に小さくなる。
【００２８】
さらに、複数の表示画素ＰＸのそれぞれにおける、前記第１ゲート電極ＧＥ１と半導体層Ｌ１とが対向する領域と、第２ゲート電極ＧＥ２と半導体層Ｌ１とが対向する領域との面積の和は、表示部ＤＹＰ内の位置に関わらず等しい。例えば、半導体層Ｌ１の方向Ｄ１における幅をＷＬ１とすると、Ｗ１×ＷＬ１＋Ｗ２×ＷＬ１の値は、第１スイッチング素子ＳＷ１および第２スイッチング素子ＳＷ２の表示部ＤＹＰ内の位置に関わらず等しくなっている。
【００２９】
上記液晶表示装置において、第１スイッチング素子ＳＷ１および第２スイッチング素子ＳＷ２がスイッチング動作をするたびに、第１ゲート電極ＧＥ１、画素電極ＰＥ、および蓄積容量Ｃｓの間での電荷の再分配に伴う突き抜け電圧が発生する。
【００３０】
一般に突き抜け電圧Ｖｐは次の式で表すことができる。
【００３１】
Ｖｐ＝ＶＧ×ＣＧＤ／（Ｃｌｃ＋Ｃｓ＋ＣＧＤ）
ここで、ＶＧは走査線電圧の変動幅、ＣＧＤは薄膜トランジスタのゲート電極と画素電極ＰＥ間の容量（ゲート−ドレイン間容量）、Ｃｌｃは画素電極ＰＥと対向電極ＣＥ間の容量（液晶容量）、Ｃｓは蓄積容量である。
【００３２】
上記突き抜け電圧Ｖｐの大きさの調整は、表示部ＤＹＰ内で表示画素ＰＸのレイアウトを変化させて上式のゲート−ドレイン間容量ＣＧＤ、液晶容量Ｃｌｃ、蓄積容量Ｃｓの値を変化させることで行うことが可能である。
【００３３】
本実施形態に係る液晶表示装置では、ゲート−ドレイン間容量ＣＧＤを走査電圧供給源である走査線駆動回路ＧＤ側からの距離に応じて変化させている。すなわち、走査電圧が伝達される方向Ｄ１に沿って、次第に薄膜トランジスタの面積（第１ゲート電極ＧＥ１と半導体層Ｌ１とが対向する領域）を大きくすることで、走査電圧供給源側から遠いほどゲート−ドレイン間容量ＣＧＤを大きくし、局所的なフリッカの発生を抑制している。
【００３４】
走査電圧が伝達される方向Ｄ１において、走査電圧供給源から遠くなると、走査電圧供給源の近くと比較して、走査線電圧の変動幅が小さくなる。このことから、本実施形態に係る液晶表示装置では、走査電圧供給源側から離れるほど、第１スイッチング素子ＳＷ１のゲート−ドレイン間容量ＣＧＤを大きくし、表示部ＤＹＰ内での突き抜け電圧の大きさを均一にさせている。その結果、対向電位を適切な値に調整することによって、表示部ＤＹＰ全体でフリッカが生じることを抑制することができる。
【００３５】
なお、スイッチング素子のゲート電極と半導体層とが対向する領域を表示部ＤＹＰ内で変えると、スイッチング素子と信号線ＳＬ、あるいは、スイッチング素子と画素電極ＰＥ間に生じる容量が表示部ＤＹＰ内で変化し、表示部ＤＹＰ内で表示階調が変化する場合がある。
【００３６】
また、ゲート電極と半導体層とが対向する領域は、表示画素ＰＸの開口率にも影響を与えるため、ゲート電極と半導体層とが対向する領域の大きさを表示部ＤＹＰ内で変えることにより、表示部ＤＹＰ内で輝度が変化する場合がある。
【００３７】
そこで、本実施形態に係る液晶表示装置では、一表示画素ＰＸにおいて信号線ＳＬと画素電極ＰＥとの間に第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２を直列に接続させて、突き抜け電圧に最も影響を与えているのは画素電極ＰＥの最も近くに配置されている第１スイッチング素子ＳＷ１であることに着目し、第１スイッチング素子ＳＷ１の第１ゲート電極ＧＥ１と半導体層Ｌ１とが対向する領域を走査電圧供給源側から遠いほど大きくする一方、同一表示画素ＰＸ内にある他のスイッチング素子（本実施形態では第２スイッチング素子ＳＷ２）の第２ゲート電極ＧＥ２と半導体層Ｌ１とが対向する領域を小さくして、同一表示画素ＰＸ内で、第１ゲート電極ＧＥ１と半導体層Ｌ１とが対向する領域と、第２ゲート電極ＧＥ２と半導体層Ｌ１とが対向する領域と面積の合計を一定にしている。このことによって、表示部ＤＹＰ内で局所的なフリッカの発生を抑制するとともに、表示階調や輝度が変化することを防ぐことができる。
【００３８】
すなわち、本実施形態に係る液晶表示装置によれば、画面全体でフリッカの発生を抑制し、表示品位の高い液晶表示装置を提供することができる。
【００３９】
なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、上記の実施形態に係る液晶表示装置では、スイッチング素子として２つのスイッチング素子を備えていたが、２つ以上のスイッチング素子を備え、かつ、画素電極のもっとも近くに配置されるスイッチング素子のゲート電極と半導体層とが対向する領域を、走査電圧が伝達される方向において次第に大きくするものであれば、上記実施形態に係る液晶表示装置と同様の効果を得ることができる。
【００４０】
また、ゲート電極と半導体層とが対向する領域は、段階的に変化させてもよく、連続的に変化させてもよい。例えば、方向Ｄ１に沿って、走査電圧供給源から所定の距離毎にゲート電極と半導体層とが対向する領域を変化させてもよい。その場合であっても、上記実施形態に係る液晶表示装置と同様の効果を得ることができる。
【００４１】
また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【００４２】
ＬＱ…液晶層、ＰＸ…表示画素、ＤＹＰ…表示部、ＧＬ…走査線、ＳＬ…信号線、ＰＥ…画素電極、ＳＷ１…第１スイッチング素子、Ｌ１…半導体層、Ｄ１…方向、ＰＬ１…アレイ基板、ＧＥ１…第１ゲート電極、ＰＬ２…対向基板、ＳＷ２…スイッチング素子。
【図１】
2010237285.tif 000003
【図２Ａ】
2010237285.tif 000004
【図２Ｂ】
2010237285.tif 000005
【図２Ｃ】
2010237285.tif 000006