(57)【要約】【課題】温度変化の大きい状況であっても、ダイオード素子の温度依存性の影響を低減した出力電圧を得ることのでき、且つ光電変換素子の検出下限以下の微弱光を検出する状況にあっても、出力電圧を一定にして動作させることを課題とする。【解決手段】光電変換素子より生じる光電流が第１のダイオード素子によって対数圧縮された出力電圧として出力される光電変換回路と、抵抗素子を流れる電流に応じて第２のダイオード素子で対数圧縮された基準電圧を出力する基準電圧生成回路と、光電変換回路から出力される出力電圧と、基準電圧生成回路から出力される基準電圧との差分を増幅した出力信号を出力する演算回路と、出力信号により光電変換回路より出力される対数圧縮された出力電圧に応じた電流を出力する出力回路と、を有する。【選択図】図１
2010004026.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を有し、前記光電変換素子より生じる光電流に応じて第１のダイオード素子の一方の端子に生じる第１の電圧値を出力する光電変換回路と、
抵抗素子を有し、前記抵抗素子を流れる電流に応じて第２のダイオード素子の一方の端子に生じる第２の電圧値を出力する基準電圧生成回路と、
前記第１の電圧値に応じた信号と、前記第２の電圧値に応じた信号との差分を増幅した出力信号を出力する演算回路と、
前記出力信号により前記第１の電圧値に応じた電流を出力する出力回路と、を有することを特徴とする光電変換装置。
【請求項２】
光電変換素子を有し、前記光電変換素子より生じる光電流に応じて第１のダイオード素子の一方の端子に生じる第１の電圧値を出力する光電変換回路と、
抵抗素子を有し、前記抵抗素子を流れる電流に応じて第２のダイオード素子の一方の端子に生じる第２の電圧値を出力する基準電圧生成回路と、
前記第１の電圧値に応じた信号が反転入力端子に入力され、前記第２の電圧値に応じた信号が非反転入力端子に入力されるオペアンプを有し、前記オペアンプより出力信号を出力する演算回路と、
前記出力信号により前記第１の電圧値に応じた電流を出力する出力回路と、を有することを特徴とする光電変換装置。
【請求項３】
光電変換素子を有し、前記光電変換素子より生じる光電流に応じて第１のダイオード素子の一方の端子に生じる第１の電圧値を出力する光電変換回路と、
抵抗素子を有し、前記抵抗素子を流れる電流に応じて第２のダイオード素子の一方の端子に生じる第２の電圧値を出力する基準電圧生成回路と、
前記第１の電圧値に応じた信号が反転入力端子に入力され、前記第２の電圧値に応じた信号が非反転入力端子に入力されるオペアンプを有し、前記オペアンプより出力信号を出力する演算回路と、
カレントミラー回路、第１端子が前記カレントミラー回路に電気的に接続され、第２端子が前記オペアンプの前記反転入力端子に電気的に接続されたｎチャネル型トランジスタ、及び第１端子が前記オペアンプの前記反転入力端子に電気的に接続され、第２端子が前記低電源電位を供給する配線に電気的に接続されたｐチャネル型トランジスタを含み、前記出力信号が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに入力されることで導通状態または非導通状態を切り替える出力回路と、を有することを特徴とする光電変換装置。
【請求項４】
光電変換素子を有し、前記光電変換素子より生じる光電流に応じて第１のダイオード素子の一方の端子に生じる第１の電圧値を出力する光電変換回路と、
抵抗素子を有し、前記抵抗素子を流れる電流に応じて第２のダイオード素子の一方の端子に生じる第２の電圧値を出力する基準電圧生成回路と、
前記第１の電圧値を増幅する第１の増幅回路と、
前記第２の電圧値を増幅する第２の増幅回路と、
増幅された前記第１の電圧値が反転入力端子に入力され、増幅された前記第２の電圧値が非反転入力端子に入力されるオペアンプを有し、前記オペアンプより出力信号を出力する演算回路と、
カレントミラー回路と、第１端子が前記カレントミラー回路に電気的に接続され、第２端子が前記オペアンプの前記反転入力端子に電気的に接続されたｎチャネル型トランジスタと、第１端子が前記オペアンプの前記反転入力端子に電気的に接続され、第２端子が前記低電源電位を供給する配線に電気的に接続されたｐチャネル型トランジスタとを含み、前記出力信号が前記ｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタのゲートに入力されることで導通状態または非導通状態を切り替える出力回路と、を有することを特徴とする光電変換装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第１のダイオード素子の他方の端子及び前記第２のダイオード素子の他方の端子は、高電源電位を供給する配線に電気的に接続されていることを特徴とする光電変換装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記抵抗素子は、前記光電変換素子が検出できる照度以上の光が照射される際の電流を流す抵抗値を有するものであることを特徴とする光電変換装置。
【請求項７】
請求項４乃至請求項６のいずれか一において、
前記第１の増幅回路及び前記第２の増幅回路は、ソースフォロワ回路で構成されることを特徴とする光電変換装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記光電変換素子は、フォトダイオードであることを特徴とする光電変換装置。
【請求項９】
請求項１乃至請求項８のいずれか一において、
前記第１のダイオード素子及び前記第２のダイオード素子はＰＩＮ型のダイオード素子であることを特徴とする光電変換装置。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
第１のダイオード素子及び第２のダイオード素子は隣接して設けられることを特徴とする光電変換装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一に記載の光電変換装置を具備することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及び当該光電変換装置を具備する電子機器に関する。特に、出力される信号が対数変換型の光電変換装置及び当該光電変換装置を具備する電子機器に関する。
【背景技術】
【０００２】
一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整や、オンまたはオフの制御などが必要な機器類に数多く用いられている。
【０００３】
表示装置では、表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれているものもある。光センサにより、周囲の明るさを検出して適度な表示輝度を得ることによって、視認性を向上させること、または表示装置の無駄な電力を減らすことができるからである。例えば、輝度調整用の光センサを具備する表示装置としては、携帯電話、表示部を備えたコンピュータが挙げられる。また表示部周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調節することも行われている。
【０００４】
光電変換装置である光センサは、光のセンシング部分にフォトダイオードなどの光電変換素子を用い、光電変換素子より生じる光電流を抵抗素子に流し、得られる出力電圧に基づいて光の強度を検出することができる（特許文献１を参照）。また光電変換素子より生じる光電流は、微弱光の検出を行うために、増幅回路を用いて増幅することが行われており、増幅回路としては、例えばカレントミラー回路が用いられているものもある（特許文献２を参照）。
【０００５】
特許文献２に記載の光電変換装置では、微弱光から強光までを検出しようとすると、増幅された光電流の範囲が広くなる。そのため外部の負荷抵抗などで増幅された光電流を電圧に変換する場合、照度に対して線形に出力電圧も増加する。その結果、広い照度範囲に対して出力電圧を得ようとすると、微弱光では数ｍＶ、強光では数Ｖとなり、回路の諸制約（例えば電源電圧）により光センサとしての照度のダイナミックレンジを広くとることが困難である。
【０００６】
一方、光電変換装置の照度のダイナミックレンジを取るために、光電変換素子より生じる光電流をダイオード素子に流すことで、対数圧縮された電圧値による出力（以下、出力電圧という）を得るものもある（特許文献３を参照）。なお対数圧縮とは、光電変換素子に入射する光の照度、すなわち光電流の値を変数として、出力される電流値または電圧値を対数の関数として得ることをいう。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１２９９０９号公報
【特許文献２】特許３４４４０９３号公報
【特許文献３】特開２００６−２９４６８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献３に示した光電変換装置は、外部に設けられる負荷抵抗の抵抗値を多くすることなく、ダイオード素子によって照度のダイナミックレンジを広げることができる。しかしながら、ダイオード素子を用いて照度の対数圧縮を行った場合、ダイオード素子の温度依存性に起因して出力される電圧値が変動してしまい、正確な出力電圧を得ることができないといった課題がある。また特許文献３に示す光電変換装置では、光電変換素子で検出下限未満の微弱光の検出を行う場合であっても、出力電圧の増幅をおこなってしまうため、所望の出力電圧を得ることができないといった課題がある。
【０００９】
本発明の一態様は、温度変化の大きい状況であっても、ダイオード素子の温度依存性の影響を低減して出力電圧を得ることのできる光電変換装置を提供することを課題とする。また本発明の一態様は、光電変換素子の検出下限未満の微弱光を検出する状況にあっても、出力される電圧値または電流値を検出下限時の電圧値または電流値未満として動作させることができる光電変換装置を提供することを課題とする。
【課題を解決するための手段】
【００１０】
上述の課題を解決するため、本発明の一態様は、光電変換素子より生じる光電流を第１のダイオード素子によって対数圧縮された出力電圧として出力する光電変換回路と、抵抗素子に流れる電流に応じて第２のダイオード素子で対数圧縮された基準電圧を出力する基準電圧生成回路と、光電変換回路から出力される出力電圧と、基準電圧生成回路から出力される基準電圧との差分を増幅した出力信号を出力する演算回路と、出力信号により光電変換回路より出力される対数圧縮された出力電圧に応じた電流を出力する出力回路と、を有することを特徴とする。
【００１１】
本発明の一態様は、光電変換素子を有し、光電変換素子より生じる光電流に応じて第１のダイオード素子の一方の端子に生じる第１の電圧値を出力する光電変換回路と、抵抗素子を有し、抵抗素子を流れる電流に応じて第２のダイオード素子の一方の端子に生じる第２の電圧値を出力する基準電圧生成回路と、第１の電圧値に応じた信号と、第２の電圧値に応じた信号との差分を増幅した出力信号を出力する演算回路と、出力信号により第１の電圧値に応じた電流を出力する出力回路と、を有する光電変換装置である。
【００１２】
また本発明の一態様は、光電変換素子を有し、光電変換素子より生じる光電流に応じて第１のダイオード素子の一方の端子に生じる第１の電圧値を出力する光電変換回路と、抵抗素子を有し、抵抗素子を流れる電流に応じて第２のダイオード素子の一方の端子に生じる第２の電圧値を出力する基準電圧生成回路と、第１の電圧値に応じた信号が反転入力端子に入力され、第２の電圧値に応じた信号が非反転入力端子に入力されるオペアンプを有し、オペアンプより出力信号を出力する演算回路と、出力信号により第１の電圧値に応じた電流を出力する出力回路と、を有する光電変換装置である。
【００１３】
また本発明の一態様は、光電変換素子を有し、光電変換素子より生じる光電流に応じて第１のダイオード素子の一方の端子に生じる第１の電圧値を出力する光電変換回路と、抵抗素子を有し、抵抗素子を流れる電流に応じて第２のダイオード素子の一方の端子に生じる第２の電圧値を出力する基準電圧生成回路と、第１の電圧値に応じた信号が反転入力端子に入力され、第２の電圧値に応じた信号が非反転入力端子に入力されるオペアンプを有し、オペアンプより出力信号を出力する演算回路と、カレントミラー回路、第１端子がカレントミラー回路に電気的に接続され、第２端子がオペアンプの反転入力端子に電気的に接続されたｎチャネル型トランジスタ、及び第１端子がオペアンプの反転入力端子に電気的に接続され、第２端子が低電源電位を供給する配線に電気的に接続されたｐチャネル型トランジスタを含み、出力信号がｎチャネル型トランジスタ及びｐチャネル型トランジスタのゲートに入力されることで導通状態または非導通状態を切り替える出力回路と、を有する光電変換装置である。
【００１４】
また本発明の一態様は、光電変換素子を有し、光電変換素子より生じる光電流に応じて第１のダイオード素子の一方の端子に生じる第１の電圧値を出力する光電変換回路と、抵抗素子を有し、抵抗素子を流れる電流に応じて第２のダイオード素子の一方の端子に生じる第２の電圧値を出力する基準電圧生成回路と、第１の電圧値を増幅する第１の増幅回路と、第２の電圧値を増幅する第２の増幅回路と、増幅された第１の電圧値が反転入力端子に入力され、増幅された第２の電圧値が非反転入力端子に入力されるオペアンプを有し、オペアンプより出力信号を出力する演算回路と、カレントミラー回路と、第１端子がカレントミラー回路に電気的に接続され、第２端子がオペアンプの反転入力端子に電気的に接続されたｎチャネル型トランジスタと、第１端子がオペアンプの反転入力端子に電気的に接続され、第２端子が低電源電位を供給する配線に電気的に接続されたｐチャネル型トランジスタとを含み、出力信号がｎチャネル型トランジスタ及びｐチャネル型トランジスタのゲートに入力されることで導通状態または非導通状態を切り替える出力回路と、を有する光電変換装置である。
【００１５】
また本発明の光電変換装置の一態様において、第１のダイオード素子の他方の端子及び第２のダイオード素子の他方の端子は、高電源電位を供給する配線に電気的に接続されていてもよい。
【００１６】
また本発明の光電変換装置において、抵抗素子は、光電変換素子が検出できる照度以上の光が照射される際の電流を流す抵抗値を有していてもよい。
【００１７】
また本発明の光電変換装置の一態様において、第１の増幅回路及び第２の増幅回路は、ソースフォロワ回路で構成されていてもよい。
【００１８】
また本発明の光電変換装置の一態様において、光電変換素子は、フォトダイオードであってもよい。
【００１９】
また本発明の光電変換装置の一態様において、第１のダイオード素子及び第２のダイオード素子はＰＩＮ型のダイオード素子であってもよい。
【００２０】
また本発明の光電変換装置の一態様において、第１のダイオード素子及び第２のダイオード素子は隣接して設けられていてもよい。
【発明の効果】
【００２１】
本発明の一態様により、対数圧縮するためのダイオード素子が温度依存性を有することによって生じる第１の電圧値の変動を低減することのできる光電変換装置を得ることができる。また本発明の一態様により、光電変換素子の検出限界未満の微弱光を検出する場合であっても一定の出力信号を得ることができる。
【図面の簡単な説明】
【００２２】
【図１】実施の形態１を説明するためのブロック図。
【図２】実施の形態１を説明するための回路図。
【図３】実施の形態１を説明するための回路図。
【図４】実施の形態１を説明するための回路図。
【図５】実施の形態１を説明するための回路図。
【図６】実施の形態１を説明するための回路図。
【図７】実施の形態１を説明するための回路図。
【図８】実施の形態１を説明するための回路図。
【図９】実施の形態１を説明するための回路図。
【図１０】実施の形態１を説明するための回路図。
【図１１】実施の形態２を説明するためのブロック図。
【図１２】実施の形態２を説明するための回路図。
【図１３】実施の形態２を説明するための図。
【図１４】実施の形態３を説明するための図。
【図１５】実施の形態４を説明するための回路図。
【図１６】実施の形態４を説明するための図。
【図１７】実施の形態５を説明するための上面図及び断面図。
【図１８】実施の形態５を説明するための上面図及び断面図。
【図１９】実施の形態５を説明するための上面図及び断面図。
【図２０】実施の形態５を説明するための上面図及び断面図。
【図２１】実施の形態５を説明するための上面図及び断面図。
【図２２】実施の形態５を説明するための上面図及び断面図。
【図２３】実施の形態６を説明するための図。
【発明を実施するための形態】
【００２３】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２４】
（実施の形態１）
本実施の形態では、本発明の光電変換装置の構成及びその動作について説明する。なお本実施の形態で説明する本発明の光電変換装置は、光電変換素子により得られる入射光量に関する信号を対数圧縮した信号に変換して外部に出力するものである。
【００２５】
まず光電変換装置におけるブロック図について説明する。図１に示す光電変換装置１００は、光電変換回路１０１、基準電圧生成回路１０２、演算回路１０３、出力回路１０４を有する。光電変換回路１０１は、光電変換素子を流れる光電流に応じて第１のダイオード素子の一方の端子で対数圧縮した形で第１の電圧値Ｖ１を出力するための回路である。また基準電圧生成回路１０２は、抵抗素子を流れる電流に応じて第２のダイオード素子の一方の素子で対数圧縮した形で第２の電圧値Ｖ２（基準電圧ともいう）を出力するための回路である。また演算回路１０３は、第１の電圧値Ｖ１と第２の電圧値Ｖ２との差分を増幅した出力信号Ｖ０を出力する回路である。出力回路１０４は、出力信号Ｖ０の大きさに応じた電流Ｉｏｕｔを出力するための回路である。
【００２６】
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【００２７】
なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間に何らかの電気的作用を有する対象物が存在するとき、対象物を介してＡとＢとが概略同一ノードとなる場合を表すものとする。
【００２８】
具体的には、トランジスタをはじめとするスイッチング素子を介してＡとＢとが接続され、該スイッチング素子の導通によって、ＡとＢとが概略同電位となる場合や、抵抗素子を介してＡとＢとが接続され、該抵抗素子の両端に発生する電位差が、ＡとＢとを含む回路の動作に影響しない程度となっている場合など、回路動作を考えた場合、ＡとＢとが同一ノードとして捉えて差し支えない状態である場合を表す。
【００２９】
光電変換装置１００には、図２に示すように高電源電位Ｖｄｄ及び低電源電位Ｖｓｓを供給するための端子または配線が電気的に接続されている。本実施の形態において、光電変換装置１００は光電流に応じた電流Ｉｏｕｔを出力する回路である。そのため、電圧値で出力を得るためには、外部抵抗を設けることにより、出力として電圧Ｖｏｕｔを得ることができるものである。なお、図２に示すように光電変換装置２００に内部抵抗２０１を設け、外部への出力として電圧Ｖｏｕｔを得る構成とすることもできる。
【００３０】
次に図１で説明した光電変換回路１０１の具体的な回路構成について一例を示し説明する。図３に示す光電変換回路１０１は、光電変換素子３０１、カレントミラー回路３０２、第１のダイオード素子３０３を有する。カレントミラー回路３０２は、第１のｎチャネル型トランジスタ３０４及び第２のｎチャネル型トランジスタ３０５で構成される。光電変換素子３０１は、一方の端子（陰極側）に高電源電位（Ｖｄｄ）が供給され、他方の端子（陽極側）がカレントミラー回路３０２の入力側に電気的に接続されている。カレントミラー回路３０２における第１のｎチャネル型トランジスタ３０４及び第２のｎチャネル型トランジスタ３０５のゲート端子は互いに電気的に接続されており、第１のｎチャネル型トランジスタ３０４の第１端子は第１のｎチャネル型トランジスタ３０４及び第２のｎチャネル型トランジスタ３０５のゲート端子に電気的に接続されている。第１のｎチャネル型トランジスタ３０４及び第２のｎチャネル型トランジスタ３０５の第２端子は低電源電位（Ｖｓｓ）が供給されている。第１のダイオード素子３０３は、一方の端子（陰極側）は第２のｎチャネル型トランジスタ３０５の第１端子に電気的に接続され、他方の端子（陽極側）には高電源電位Ｖｄｄが供給されている。
【００３１】
光電変換素子としては、ＰＮ型またはＰＩＮ型のフォトダイオード、フォトトランジスタ等を用いて入射される光量に応じた光電流を得る構成とすればよい。なお本明細書では、光電変換素子としてＰＩＮ型のフォトダイオードを用いた構成について説明を行う。ＰＩＮ型のフォトダイオードは、ＰＮ型のフォトダイオードに比べ、光の照射による空乏層の応答特性がよいため、好適である。
【００３２】
図３に示す光電変換回路１０１の動作について簡単に説明する。光電変換素子３０１に光が照射されることで、光電流ＩＬが生じる。光電流ＩＬは第１のｎチャネル型トランジスタ３０４の第１端子（ドレイン）と第２端子（ソース）との間を流れる。同様に第２のｎチャネル型トランジスタ３０５の第１端子（ドレイン）と第２端子（ソース）との間を光電流ＩＬに応じた電流が流れる。このとき、第２のｎチャネル型トランジスタ３０５を流れる電流は、第１のダイオード素子３０３に流れる。第１のダイオード素子３０３の電圧−電流特性は式（１）で表される。
【００３３】
【数１】
2010004026.tif 000003
【００３４】
なお本実施の形態においては説明のため、第１のｎチャネル型トランジスタ３０４を流れる光電流ＩＬと、第２のｎチャネル型トランジスタ３０５を流れる電流とが同じものとして説明する。なお本実施の形態の構成は、第２のｎチャネル型トランジスタ３０５のチャネル長またはチャネル幅の変更をすることによる光電流ＩＬを増幅する場合についても適用可能である。
【００３５】
（式１）において、Ｉｓは逆方向飽和電流、ｑは電荷素量［Ｃ］、ｋはボルツマン定数［Ｊ・Ｋ−１］、Ｔは温度［Ｋ］である。なお、逆方向飽和電流Ｉｓは温度の項を含む関数であり、（式２）で表される。
【００３６】
【数２】
2010004026.tif 000004
【００３７】
（式２）において、Ａは定数、Ｅｇはバンドギャップエネルギー［Ｊ］である。
【００３８】
（式１）において、ｑΔＶ１／ｋＴが１より十分大きいとし、式（１）をΔＶ１について解くと、式（３）が得られる。
【００３９】
【数３】
2010004026.tif 000005
【００４０】
式（３）に示すように、第１のダイオード素子３０３の一方の端子に生じる高電源電位ＶｄｄとΔＶ１との差にあたる第１の電圧値Ｖ１について、電流ＩＬを対数圧縮した形で得ることができる。
【００４１】
なお光電変換回路１０１のカレントミラー回路３０２における第２のｎチャネル型トランジスタ３０５を、図４に示すように電気的に並列に複数配設する構成としてもよい。図４に示すように第２のｎチャネル型トランジスタ３０５―１乃至３０５−Ｎ（Ｎは２以上の自然数）と複数設けることにより、光電変換素子３０１に光が照射されることで第１のｎチャネル型トランジスタのソースとドレインの間を流れる電流を、Ｎ倍にして第２のｎチャネル型トランジスタ３０５―１乃至３０５−Ｎの側で流すことができる。そのため、光電変換素子３０１に照射される光量が小さい場合であっても、第１のダイオード素子３０３で第１の電圧値Ｖ１を得るために十分な電流を流すことができる。
【００４２】
なお本実施の形態では、図３に示すように、光電変換回路１０１のカレントミラー回路３０２におけるトランジスタについて、ｎチャネル型トランジスタを例として挙げて説明したが、ｐチャネル型トランジスタを用いた構成でもよい。図５にｐチャネル型トランジスタを用いてカレントミラー回路を構成した光電変換回路の回路図について示し、説明する。
【００４３】
図５にｐチャネル型トランジスタを用いた光電変換回路１０１の具体的な回路構成について一例を示し説明する。図５に示す光電変換回路１０１は、光電変換素子５０１、カレントミラー回路５０２、第１のダイオード素子５０３を有する。カレントミラー回路５０２は、第１のｐチャネル型トランジスタ５０４及び第２のｐチャネル型トランジスタ５０５で構成される。光電変換素子５０１は、一方の端子（陰極側）がカレントミラー回路５０２の出力側に電気的に接続され、他方の端子（陽極側）に低電源電位Ｖｓｓが供給されている。カレントミラー回路５０２のおける第１のｐチャネル型トランジスタ５０４及び第２のｐチャネル型トランジスタ５０５のゲート端子は互いに電気的に接続されており、第１のｐチャネル型トランジスタ５０４の第１端子は第１のｐチャネル型トランジスタ５０４及び第２のｐチャネル型トランジスタ５０５のゲート端子に電気的に接続されている。第１のｐチャネル型トランジスタ５０４及び第２のｐチャネル型トランジスタ５０５の第１端子には高電源電位Ｖｄｄが供給されている。光電変換素子５０１の一方の端子（陰極側）には第１のｐチャネル型トランジスタ５０４の第２端子が電気的に接続され、他方の端子（陽極側）には低電源電位Ｖｓｓが供給されている。第１のダイオード素子５０３の一方の端子（陰極側）には低電源電位Ｖｓｓが供給されており、他方の端子（陽極側）には第２のｐチャネル型トランジスタ５０５の第２端子が電気的に接続されている。
【００４４】
図５に示す光電変換回路１０１の動作について簡単に説明する。光電変換素子５０１に光が照射されることで、光電流ＩＬが流れる。光電流ＩＬは第１のｐチャネル型トランジスタ５０４の第１端子（ドレイン）と第２端子（ソース）との間を流れる。同様に第２のｐチャネル型トランジスタ５０５の第１端子（ドレイン）と第２端子（ソース）にも光電流ＩＬが流れる。このとき、第２のｐチャネル型トランジスタ５０５を流れる光電流ＩＬの大きさに応じて、第１の電圧値Ｖ１を得ることができる。
【００４５】
なお、ｎチャネル型トランジスタまたはｐチャネル型トランジスタのようなトランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難な場合もある。そこで、本実施の形態においては、ソース及びドレインとして機能する領域のそれぞれを、第１端子、第２端子と表記するものとする。またゲートとして機能する端子については、ゲートと表記するものとする。
【００４６】
なお、ｎチャネル型トランジスタまたはｐチャネル型トランジスタのようなトランジスタとして、様々な形態のトランジスタを用いることができる。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることができる。ＴＦＴを用いる場合、比較的に低温のプロセスで作製することができるため製造装置を大きくでき、大型基板上に製造できる。そのため、一度の製造工程で多くの取り数を得ることができ、低コストで製造することができる。さらに、比較的に低温のプロセスで作製するため、耐熱性の弱い基板を用いることができる。そのため、透光性を有する基板（例えば、絶縁表面を有するガラス基板）上にトランジスタを製造でき、透光性を有する基板上のトランジスタを用いて光の透過を利用した装置に用いることができる。
【００４７】
次に図１で説明した基準電圧生成回路１０２の具体的な回路構成について一例を示し説明する。図６に示す基準電圧生成回路１０２は、抵抗素子６０１、カレントミラー回路６０２、第２のダイオード素子６０３を有する。カレントミラー回路６０２は、第１のｎチャネル型トランジスタ６０４及び第２のｎチャネル型トランジスタ６０５で構成される。抵抗素子６０１は、一方の端子に高電源電位（Ｖｄｄ）が供給され、他方の端子がカレントミラー回路６０２の入力側に電気的に接続されている。カレントミラー回路６０２における第１のｎチャネル型トランジスタ６０４及び第２のｎチャネル型トランジスタ６０５のゲート端子は互いに電気的に接続されており、第１のｎチャネル型トランジスタ６０４の第１端子は第１のｎチャネル型トランジスタ６０４及び第２のｎチャネル型トランジスタ６０５のゲート端子に電気的に接続されている。第１のｎチャネル型トランジスタ６０４及び第２のｎチャネル型トランジスタ６０５の第２端子は低電源電位（Ｖｓｓ）が供給されている。第２のダイオード素子６０３は、一方の端子（陰極側）は第２のｎチャネル型トランジスタ６０５の第１端子に電気的に接続され、他方の端子（陽極側）には高電源電位Ｖｄｄが供給されている。
【００４８】
図６に示す基準電圧生成回路１０２の動作について簡単に説明する。抵抗素子６０１の抵抗値に応じて電流Ｉｒｅｆが流れる。電流Ｉｒｅｆは第１のｎチャネル型トランジスタ６０４の第１端子（ドレイン）と第２端子（ソース）との間を流れる。同様に第２のｎチャネル型トランジスタ６０５の第１端子（ドレイン）と第２端子（ソース）との間を電流Ｉｒｅｆに応じた電流が流れる。このとき、第２のｎチャネル型トランジスタ６０５を流れる電流は、第２のダイオード素子６０３に流れる。第２のダイオード素子６０３の電圧−電流特性は式（４）で表される。
【００４９】
【数４】
2010004026.tif 000006
【００５０】
なお本実施の形態においては説明のため、第１のｎチャネル型トランジスタ６０４を流れる電流Ｉｒｅｆと、第２のｎチャネル型トランジスタ６０５を流れる電流とが同じものとして説明する。なお本実施の形態の構成は、第２のｎチャネル型トランジスタ６０５のチャネル長またはチャネル幅の変更をすることによる電流Ｉｒｅｆを増幅する場合についても適用可能である。
【００５１】
式（４）において、ｑΔＶ１／ｋＴが１より十分大きいとし、式（４）をΔＶ２について解くと、式（５）が得られる。
【００５２】
【数５】
2010004026.tif 000007
【００５３】
式（５）に示すように、第２のダイオード素子６０３の一方の端子に生じる高電源電位ＶｄｄとΔＶ２との差にあたる第２の電圧値Ｖ２について、電流Ｉｒｅｆを対数圧縮した形で得ることができる。
【００５４】
なお基準電圧生成回路１０２において、カレントミラー回路６０２の第２のｎチャネル型トランジスタを図４で説明したように電気的に並列に複数配設する構成としてもよい。また、図５で説明したようにカレントミラー回路を構成するトランジスタとしてｐチャネル型トランジスタを用いて基準電圧生成回路を構成してもよい。ｐチャネル型トランジスタを用いて基準電圧生成回路１０２を構成する場合には、図５に示した回路構成での光電変換素子を抵抗素子とすることでｐチャネル型トランジスタを用いた基準電圧生成回路１０２を構成することができる。
【００５５】
なお、基準電圧生成回路１０２内の抵抗素子６０１の抵抗値としては、カレントミラー回路６０２を流れる電流Ｉｒｅｆが、光電変換回路１０１の光電変換素子３０１に光が照射されることで得られる光電流ＩＬの下限値となるようにすることが適当である。すなわち、光電変換回路１０１の光電変換素子３０１が検出できる照度以上の光が照射された際の電流Ｉｒｅｆを流すための抵抗値を、抵抗素子の抵抗値とするものである。なお本明細書において、光電変換素子３０１に光が照射されることで流れる電流ＩＬの下限値が流れる際の光の照度を基準照度という。
【００５６】
次に図１で説明した演算回路１０３及び出力回路１０４の具体的な回路構成について図７を用いて説明する。演算回路１０３は抵抗素子７０１及びオペアンプ７０２を有する。出力回路１０４は、ｎチャネル型トランジスタ７０３、ｐチャネル型トランジスタ７０４、及びカレントミラー回路７０５を有する。カレントミラー回路７０５は、第１のｐチャネル型トランジスタ７０６及び第２のｐチャネル型トランジスタ７０７で構成される。なお図７に示す回路構成においては、図２で説明したように内部抵抗２０１を設け、出力回路１０４から出力される電流Ｉｏｕｔに応じて、外部への出力として電圧Ｖｏｕｔを得る構成としている。
【００５７】
図７において、抵抗素子７０１の一方の端子は第１の電圧値Ｖ１を供給する配線に電気的に接続され、他方の端子はオペアンプ７０２の反転入力端子に電気的に接続されている。オペアンプ７０２の非反転入力端子は第２の電圧値Ｖ２を供給する配線に電気的に接続され、出力端子はｎチャネル型トランジスタ７０３及びｐチャネル型トランジスタ７０４のゲートに電気的に接続される。またオペアンプ７０２は高電源電位Ｖｄｄ及び低電源電位Ｖｓｓが供給される配線に電気的に接続されている。またカレントミラー回路７０５の第１のｐチャネル型トランジスタ７０６及び第２のｐチャネル型トランジスタ７０７の第１端子には、高電源電位Ｖｄｄが供給される配線に電気的に接続されている。第１のｐチャネル型トランジスタ７０６のゲート及び第２端子はｎチャネル型トランジスタ７０３の第１端子に電気的に接続されている。第２のｐチャネル型トランジスタ７０７の第２端子は、内部抵抗２０１を流れる電流Ｉｏｕｔに応じて電圧Ｖｏｕｔを出力する端子に電気的に接続されるものである。またｎチャネル型トランジスタ７０３の第２端子はｐチャネル型トランジスタ７０４の第１端子に電気的に接続されている。またｐチャネル型トランジスタ７０４の第２端子は、低電源電位Ｖｓｓが供給される配線に電気的に接続されている。
【００５８】
なお抵抗素子７０１はオペアンプ７０２の反転入力端子の電圧値を電流値に変換するための素子であり、両端子間に電流が流れる程度の抵抗値を有する素子である。
【００５９】
なお本実施の形態で示す図７の構成において、ｎチャネル型トランジスタ７０３及びｐチャネル型トランジスタ７０４をトランジスタで表したが、これに限定されない。例えばｎチャネル型トランジスタ７０３及びｐチャネル型トランジスタ７０４の代わりに、オペアンプ７０２の出力端子からの信号Ｖ０に応じてオンまたはオフの動作を行うスイッチであってもよい。
【００６０】
なおスイッチは、一方の端子と他方の端子との導通または非導通を制御できるものであればよく、特定のものに限定されない。スイッチとしては、電気的スイッチや機械的なスイッチなどがあり、一例として薄膜トランジスタを用いて構成すればよい。
【００６１】
次に図７で説明したオペアンプ７０２の具体的な回路構成について一例を示し説明する。図８に示すオペアンプ７０２は、抵抗素子８０１、電流源回路８０２、カレントミラー回路８０３、差動増幅回路８０４、容量素子８０５、ｐチャネル型トランジスタ８０６を有する。電流源回路８０２は第１のｎチャネル型トランジスタ８０７、第２のｎチャネル型トランジスタ８０８、第３のｎチャネル型トランジスタ８０９を有する。またカレントミラー回路８０３は第１のｐチャネル型トランジスタ８１０及び第２のｐチャネル型トランジスタ８１１を有する。差動増幅回路８０４は、第１のｎチャネル型トランジスタ８１２及び第２のｎチャネル型トランジスタ８１３を有する。
【００６２】
図８に示すオペアンプ７０２の動作について簡単に説明する。図８に示すオペアンプ７０２は、差動増幅回路８０４に入力される第１の電圧値Ｖ１が、第２の電圧値Ｖ２を下回る場合、言い換えると光電変換素子３０１に対する光の照度が基準照度より大きくなった場合に、第１の電圧値Ｖ１と第２の電圧値Ｖ２の大きさの差分を増幅して、ｐチャネル型トランジスタ８０６により出力信号Ｖ０を出力する回路である。
【００６３】
なお容量素子８０５は、第１の電圧値Ｖ１、及び第２の電圧値Ｖ２によって、ｐチャネル型トランジスタ８０６により出力信号Ｖ０を安定して出力するために設けたものであり、必要に応じて設けられるものである。
【００６４】
図７に示す演算回路１０３及び出力回路１０４の動作について簡単に説明する。オペアンプ７０２に第１の電圧値Ｖ１、及び第２の電圧値Ｖ２が入力されることで、オペアンプ７０２が動作する。オペアンプ７０２では、第１の電圧値Ｖ１が、第２の電圧値Ｖ２を下回った場合、すなわち光電変換素子３０１に対する基準照度以上の光の照射が行われる際に、出力される出力信号Ｖ０の電位が上昇する。そしてｎチャネル型トランジスタ７０３が出力信号Ｖ０によりオン（導通状態）になり、ｐチャネル型トランジスタ７０４がオフ（非導通状態）となる。その結果、第１の電圧値Ｖ１の電位に応じて、カレントミラー回路７０５の第１のｐチャネル型トランジスタ７０６及び第２のｐチャネル型トランジスタ７０７を流れる電流Ｉｏｕｔが出力されることとなる。
【００６５】
一方、オペアンプ７０２で第１の電圧値Ｖ１が、第２の電圧値Ｖ２を上回った場合、すなわち光電変換素子３０１に対する基準照度以下の光の照射が行われる場合に、オペアンプ７０２より出力される出力信号Ｖ０の電位が小さくなる。そのため、ｎチャネル型トランジスタ７０３が出力信号Ｖ０によりオフになり、ｐチャネル型トランジスタ７０４がオンになる。その結果、オペアンプ７０２の反転入力端子に入力される第１の電圧値Ｖ１が低電源電位Ｖｓｓに流れるため、カレントミラー回路７０５の第１のｐチャネル型トランジスタ７０６及び第２のｐチャネル型トランジスタ７０７に電流Ｉｏｕｔが出力されない。
【００６６】
なお本実施の形態におけるオペアンプ７０２には、第１の電圧値Ｖ１、及び第２の電圧値Ｖ２が入力され、２つの信号の差分を増幅することによって出力信号Ｖ０を得ている。第１の電圧値Ｖ１、及び第２の電圧値Ｖ２は、上記式（３）、式（５）より温度に関する変数を持ち、温度により変動するものである。オペアンプ７０２で第１の電圧値Ｖ１、及び第２の電圧値Ｖ２の差分をとることで、式（３）、式（５）内のＩｓの項を相殺して出力信号Ｖ０を得ることができる。そのため、本実施の形態における電流Ｉｏｕｔはダイオード素子の温度依存性の影響を緩和して出力することができる。
【００６７】
次に図１で説明した演算回路１０３及び出力回路１０４の回路構成について図７で示した回路構成とは別の例について説明する。図９に示す演算回路１０３及び出力回路１０４の回路構成について、図７と異なる点はオペアンプ７０２から出力される第１の出力信号Ｖ０の他に第２の出力信号Ｖｒｅｆが出力される点、及び第１の出力信号Ｖ０がｎチャネル型トランジスタ７０３のゲートに供給され、第２の出力信号Ｖｒｅｆがｐチャネル型トランジスタ７０４のゲートに供給されている点にある。
【００６８】
図９で説明したオペアンプ７０２の具体的な回路構成について説明する。図１０に示すオペアンプ７０２は、抵抗素子８０１、電流源回路８０２、カレントミラー回路８０３、差動増幅回路８０４、容量素子８０５、ｐチャネル型トランジスタ８０６、ｎチャネル型トランジスタ１００１を有する。図８で説明したオペアンプ７０２の構成と異なる点は、ダイオード接続されたｎチャネル型トランジスタ１００１がｐチャネル型トランジスタ８０６のドレイン側に設けられる点、ｎチャネル型トランジスタ１００１のソース側より第２の出力信号Ｖｒｅｆを出力する点、にある。
【００６９】
図１０に示すオペアンプ７０２の動作について簡単に説明する。図１０に示すオペアンプ７０２は、差動増幅回路８０４に入力される第１の電圧値Ｖ１が、第２の電圧値Ｖ２を下回る場合、言い換えると光電変換素子３０１に対する光の照度が基準照度より大きくなった場合に、第１の電圧値Ｖ１と第２の電圧値Ｖ２の大きさの差に応じて、ｐチャネル型トランジスタ８０６により第１の出力信号Ｖ０、及びｎチャネル型トランジスタ１００１のしきい値電圧分だけ小さい電位の信号である第２の出力信号Ｖｒｅｆ、を出力する回路である。
【００７０】
第１の出力信号Ｖ０をｎチャネル型トランジスタ７０３のゲート、第２の出力信号Ｖｒｅｆをｐチャネル型トランジスタ７０４のゲートに供給する構成とすることにより、ｎチャネル型トランジスタ７０３及びｐチャネル型トランジスタ７０４のオンまたはオフをより確実に制御することができる。
【００７１】
以上説明したように本実施の形態の光電変換装置の構成では、対数圧縮するためのダイオード素子の温度依存性による出力の変動の影響を低減して出力を得ることのできる光電変換装置を得ることができる。また本実施の形態の光電変換装置の構成では、光電変換素子に照射される光が基準照度以下で出力を一定にすることにより、光電変換素子の検出限界未満の微弱光を検出する場合であっても一定の出力を得ることができる。
【００７２】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【００７３】
（実施の形態２）
本実施の形態では、上記実施の形態で説明した光電変換装置１００において、演算回路１０３に入力する第１の電圧値Ｖ１および第２の電圧値Ｖ２の代わりに、第１の電圧値Ｖ１及び第２の電圧値Ｖ２をソースフォロワ回路で増幅した信号とした際の具体的な構成について説明する。なお本実施の形態では、上記実施の形態１で説明した箇所については同一の符号を付し、説明を省略する。
【００７４】
図１１に示す光電変換装置１１００は、光電変換回路１０１、基準電圧生成回路１０２、演算回路１０３、出力回路１０４、第１の増幅回路１１０１、第２の増幅回路１１０２を有する。実施の形態１で説明した光電変換装置１００との違いは、第１の増幅回路１１０１、第２の増幅回路１１０２を有する点にある。第１の増幅回路１１０１は光電変換回路１０１より出力される第１の電圧値Ｖ１が入力され、第１の電圧値Ｖ１が増幅された電圧値Ｖ１’として、演算回路１０３に入力するものである。また第２の増幅回路１１０２は光電変換回路１０１より出力される第２の電圧値Ｖ２が入力され、第２の電圧値Ｖ２が増幅された電圧値Ｖ２’として、演算回路１０３に入力するものである。
【００７５】
次に図１２に図１１で示した光電変換装置１１００の回路構成について、実施の形態１で説明した各ブロックの回路構成と併せて示す。図１２に示す回路において、光電変換回路１０１は、上記実施の形態１の図３で説明した構成と同様である。また基準電圧生成回路１０２は、上記実施の形態１の図６で説明した構成と同様である。また演算回路１０３及び出力回路１０４は、上記実施の形態１の図７で説明した構成と同様である。第１の増幅回路１１０１は、第１のｎチャネル型トランジスタ１２０１及び第２のｎチャネル型トランジスタ１２０２を有する。また第２の増幅回路１１０２は、第１のｎチャネル型トランジスタ１２０３及び第２のｎチャネル型トランジスタ１２０４を有する。第２のｎチャネル型トランジスタ１２０２及び第２のｎチャネル型トランジスタ１２０４は、ゲートが基準電圧生成回路１０２でカレントミラー回路を構成する第１のｎチャネル型トランジスタ６０４及び第２の第２のｎチャネル型トランジスタ６０５のゲートに電気的に接続されている。そのため、第２のｎチャネル型トランジスタ１２０２及び第２のｎチャネル型トランジスタ１２０４は電流源として機能するものとなる。一方、第１のｎチャネル型トランジスタ１２０１及び第１のｎチャネル型トランジスタ１２０３はドレインとなる端子が共に高電源電位が供給される配線に電気的に接続されており、第１のｎチャネル型トランジスタ１２０１及び第１のｎチャネル型トランジスタ１２０３のゲートには、光電変換回路１０１より出力される第１の電圧値Ｖ１及び基準電圧生成回路１０２より出力される第２の電圧値Ｖ２がそれぞれ入力される。そのため第１の増幅回路１１０１及び第２の増幅回路１１０２は、ソースフォロワ回路として、入力される電圧を増幅して出力することができる。
【００７６】
なお本実施の形態において、第１の電圧値Ｖ１及び第２の電圧値Ｖ２を増幅する第１の増幅回路１１０１及び第２の増幅回路１１０２として、ソースフォロワ回路を用いた構成について示したが、これに限らず、入力電圧を増幅して出力する回路であればよい。
【００７７】
本実施の形態で説明する第１の電圧値Ｖ１に応じて増幅した信号、及び第２の電圧値Ｖ２に応じて増幅した信号を、オペアンプ７０２の反転入力端子及び非反転入力端子に入力する構成とすることによって、オペアンプ７０２を安定して動作させることができる。
【００７８】
図１３に図１２に示した回路を用いて、光電変換素子への入射光の照度に対し、光電変換装置からの出力される電流及びまたは電圧についてシミュレーションを行った結果を示す。なお、光電変換装置からの出力される電圧については、上記実施の形態１の図２で示したように光電変換装置内に内部抵抗を設け、外部への出力を電圧値とするものである。図１３（Ａ）には、光電変換素子への入射光の照度に対する光電変換装置から出力される電流、図１３（Ｂ）には、光電変換素子への入射光の照度に対する光電変換装置から出力される電圧について示したものである。図１３（Ａ）、図１３（Ｂ）からわかるように、本実施の形態の光電変換装置により、入射光の照度に対する出力（電流、電圧）を対数圧縮し、且つ一定の照度以下では一定の出力（電流、電圧）を得ることができる。
【００７９】
以上説明したように本実施の形態の光電変換装置の構成では、対数圧縮するためのダイオード素子の温度依存性による出力の変動の影響を低減して出力を得ることのできる光電変換装置を得ることができる。また本実施の形態の光電変換装置の構成では、光電変換素子に照射される光が基準照度以下で出力を一定にすることにより、光電変換素子の検出限界未満の微弱光を検出する場合であっても一定の出力を得ることができる。また特に本実施の形態で説明した第１の増幅回路及び第２の増幅回路によりオペアンプに入力する電圧値を増幅して出力することができるため、オペアンプの安定した動作を行うことができる。
【００８０】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【００８１】
（実施の形態３）
本実施の形態では、光電変換装置のブロック図を参照して、各回路の配置について一例を説明する。図１４は光電変換装置のブロック図であり、上記実施の形態２の図１２で示した回路での各回路の配置図について示したものである。図１４に示す光電変換装置１１００では、光電変換素子３０１、抵抗素子６０１と、第１のダイオード素子３０３、第２のダイオード素子６０３、第１の増幅回路１１０１及び第２の増幅回路１１０２、抵抗素子７０１及びオペアンプ７０２、並びに出力回路１０４を示している。なお図１４では、高電源電位Ｖｄｄが供給される端子、低電源電位Ｖｓｓが供給される端子、及び光電変換装置で得られる電圧Ｖｏｕｔを外部に出力するための端子についても併せて示している。
【００８２】
上記実施の形態で説明したように、本実施の形態の光電変換装置の構成では、対数圧縮するためのダイオード素子の温度依存性による出力の変動の影響を低減して出力を得ることのできる光電変換装置を得ることができる。また本実施の形態の光電変換装置の構成では、光電変換素子に照射される光が基準照度以下で出力を一定にすることにより、光電変換素子の検出限界未満の微弱光を検出する場合であっても一定の出力を得ることができる。また特に本実施の形態で説明した第１の増幅回路及び第２の増幅回路によりオペアンプに入力する電圧値を増幅して出力することができるため、オペアンプの安定した動作を行うことができる。
【００８３】
また本実施の形態では、光電変換装置を構成する各回路のレイアウトに示すように、第１のダイオード素子３０３、第２のダイオード素子６０３を隣接して設けることで、対数圧縮するためのダイオード素子の温度依存性による出力の変動の影響をより低減できる光電変換装置を得ることができる。
【００８４】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【００８５】
（実施の形態４）
本実施の形態では、上記実施の形態２で示した光電変換装置のブロック図について、図１２とは別の回路構成及び各回路の配置について一例を示し、光電変換装置の作製方法について詳細に説明する。なお本実施の形態では、上記実施の形態１乃至３で説明した箇所については同一の符号を付し、説明を省略する。
【００８６】
まず図１５に光電変換装置の回路構成について、実施の形態１で説明した各ブロックの回路構成と併せて示す。図１５に示す回路において、光電変換回路１０１は、上記実施の形態１の図３で説明した構成と同様である。また基準電圧生成回路１０２は、上記実施の形態１の図６で説明した構成と同様である。また演算回路１０３及び出力回路１０４は、上記実施の形態１の図７で説明した構成と同様である。第１の増幅回路１１０１は、上記実施の形態２の図１２で説明した構成と同様である。また第２の増幅回路１１０２は、上記実施の形態２の図１２で説明した構成と同様である。上記実施の形態２の図１２で示した回路と異なる点は、抵抗素子１５０１及びダイオード接続されたｎチャネル型トランジスタ１５０２を有する点にある。
【００８７】
図１５に示す回路構成において、第２のｎチャネル型トランジスタ１２０２及び第２のｎチャネル型トランジスタ１２０４は、ゲートがダイオード接続されたｎチャネル型トランジスタ１５０２のゲートに電気的に接続されている。そのため、第２のｎチャネル型トランジスタ１２０２及び第２のｎチャネル型トランジスタ１２０４は電流源として機能するものとなる。図１２とは異なり、第１の増幅回路１１０１及び第２の増幅回路１１０２の電流源となるトランジスタのゲートに印加する電圧を、別途設けた抵抗素子１５０１とダイオード接続されたｎチャネル型トランジスタ１５０２とで生成することにより、第１の増幅回路１１０１及び第２の増幅回路１１０２での電圧値の増幅率を向上することができる。そのため、オペアンプ７０２は、より安定した動作を行うことができようになる。なお抵抗素子１５０１は、ダイオード接続されたｎチャネル型トランジスタ１５０２のソースとドレインとの間に流すべき電流値に応じて、抵抗値を選択すればよい。
【００８８】
次に図１６に、上記図１５で示した回路での各回路の配置図について示す。図１６に示す光電変換装置１６００では、光電変換素子３０１、抵抗素子６０１、第１のダイオード素子３０３、第２のダイオード素子６０３、第１の増幅回路１１０１及び第２の増幅回路１１０２、抵抗素子７０１、オペアンプ７０２、第１のｎチャネル型トランジスタ３０４及び第２のｎチャネル型トランジスタ３０５、第１のｎチャネル型トランジスタ６０４及び第２のｎチャネル型トランジスタ６０５、抵抗素子１５０１、並びに出力回路１０４を示している。なお図１６では、高電源電位Ｖｄｄが供給される端子、低電源電位Ｖｓｓが供給される端子、及び光電変換装置で得られる電圧Ｖｏｕｔを外部に出力するための端子についても併せて示している。
【００８９】
上記実施の形態で説明したように、本実施の形態の光電変換装置の構成では、対数圧縮するためのダイオード素子の温度依存性による出力の変動の影響を低減して出力を得ることのできる光電変換装置を得ることができる。また本実施の形態の光電変換装置の構成では、光電変換素子に照射される光が基準照度以下で出力を一定にすることにより、光電変換素子の検出限界未満の微弱光を検出する場合であっても一定の出力を得ることができる。また特に本実施の形態で説明した第１の増幅回路及び第２の増幅回路によりオペアンプに入力する電圧値を増幅して出力することができるため、オペアンプの安定した動作を行うことができる。
【００９０】
また本実施の形態では、光電変換装置を構成する各回路のレイアウトに示すように、第１のダイオード素子３０３、第２のダイオード素子６０３を隣接して設けることで、対数圧縮するためのダイオード素子の温度依存性による出力の変動の影響をより低減できる光電変換装置を得ることができる。
【００９１】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【００９２】
（実施の形態５）
本実施の形態では、光電変換装置の作製方法について詳しく述べる。なお、本実施の形態では、横型接合タイプのＰＩＮフォトダイオードと、薄膜トランジスタ（ＴＦＴ）と、縦型接合タイプのＰＩＮフォトダイオードと、抵抗素子と、容量素子と、を半導体素子の一例として示すが、本実施の形態の光電変換装置に用いられる素子はこれらに限定されない。例えば、記憶素子、インダクタなどを用いることができる。図１７乃至図２２に示す図において、（Ａ）は上面図、（Ｂ）は（Ａ）で示す上面図の断面図であり、（Ｂ）の断面図は説明のため実際のサイズより縮尺をかえて示している。
【００９３】
まず透光性を有する基板１７００上に、絶縁膜１７０１、半導体膜１７０２を順に形成する。なお、半導体膜１７０２を成膜後、結晶化等の処理を行った後、エッチング処理することにより所望の形状に加工（パターニング）し、図１７（Ｂ）に示すように、島状に分離された半導体膜１７０２ａ乃至１７０２ｅを得ることができる（図１７（Ａ）、（Ｂ））。絶縁膜１７０１及び半導体膜１７０２は、大気に触れることなく連続して形成することが可能である。なお各半導体膜１７０２ａ乃至１７０２ｅの配置については、図１６で示した配置図に対応するものであり、各半導体膜の機能についても上記実施の形態で説明した機能を実現するためのものである。抵抗素子を形成する半導体膜１７０２ｄは、図１７（Ａ）に示すように半導体膜を延設することにより抵抗素子としている。
【００９４】
基板１７００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板等を用いることができる。プラスチック等の合成樹脂を含む、可撓性を有する基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。本実施の形態では、基板１７００として、厚さ０．５ｍｍの、無アルカリガラスであるアルミノ珪酸塩ガラス基板（旭硝子社製  商品名ＡＮ１００）を用いる。
【００９５】
絶縁膜１７０１は基板１７００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜１７０２中に拡散し、トランジスタなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができるバリア性の高い絶縁材料を用いて、絶縁膜１７０１を形成するのが望ましい。なお、ガラス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から基板１７００と半導体膜との間に絶縁膜１７０１を設けることは有効である。しかし、石英基板など不純物の拡散がさして問題とならない基板１７００を用いる場合は、必ずしも設ける必要はない。
【００９６】
絶縁膜１７０１は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム等の絶縁性を有する材料を用いて形成する。
【００９７】
なお、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多い膜であって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、珪素が２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれる膜をいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多い膜であって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、珪素が２５〜３５原子％、水素が１０〜２５原子％の範囲で含まれる膜をいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、珪素及び水素の含有比率が上記の範囲内に含まれるものとする。
【００９８】
絶縁膜１７０１は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。本実施の形態では、膜厚５０ｎｍの窒化酸化珪素膜、膜厚１４０ｎｍの酸化窒化珪素膜を順に積層して絶縁膜１７０１を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。
【００９９】
酸化珪素膜は、シランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の組み合わせの混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、シランとアンモニアの混合ガスを用い、プラズマＣＶＤによって形成することができる。また、酸化窒化珪素膜、窒化酸化珪素膜は、代表的には、シランと一酸化二窒素の混合ガスを用い、プラズマＣＶＤによって形成することができる。
【０１００】
半導体膜１７０２は、絶縁膜１７０１を形成した後、大気に曝さずに形成することが望ましい。半導体膜１７０２の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお、半導体膜１７０２は、非晶質半導体、多結晶半導体、微結晶（セミアモルファス若しくはマイクロクリスタル）半導体などを用いることができる。半導体膜１７０２は、スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により形成することができる。
【０１０１】
または、半導体膜１７０２として単結晶半導体を用いた透光性のＳＯＩ構造を有する基板などを用いてトランジスタを形成してもよい。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【０１０２】
また、半導体膜に用いられる半導体の材料として、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）なども用いることができ、ＺｎＯを半導体膜に用いる場合、ゲート絶縁膜としてＹ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、それらの積層などを用いると良く、ゲート電極、半導体膜に接する導電膜として、ＩＴＯ、Ａｕ、Ｔｉなどを用いるとよい。
【０１０３】
非晶質半導体膜は、例えば半導体として珪素を用いる場合、珪素を含む気体をグロー放電分解することにより形成することができる。珪素を含む気体としては、ＳｉＨ４、Ｓｉ２Ｈ６が挙げられる。この珪素を含む気体を、水素、水素及びヘリウムで希釈して用いても良い。
【０１０４】
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【０１０５】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの珪素を含む化合物を水素で希釈して用いることで、微結晶半導体膜を形成することができる。また、珪素を含む化合物及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの珪化水素などの珪素を含む化合物に対して、水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。
【０１０６】
多結晶半導体を用いた半導体膜は、非晶質半導体膜または微結晶半導体膜を、レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する触媒元素を用いた熱結晶化法等を単独で、或いは複数組み合わせて実施することで、形成することができる。また、多結晶半導体を、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などを用いて、直接形成しても良い。また、プラズマ法を用いて、多結晶半導体を選択的に基板に形成してもよい。結晶化を助長する触媒元素を導入せずにレーザ結晶化を行う場合は、レーザ光の照射により非晶半導体膜が飛散する現象（アブレーション）が生じるのを防ぐために、非晶半導体膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱し、非晶半導体膜が含有する水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下とすると良い。
【０１０７】
例えばレーザ結晶化を用いて多結晶半導体膜を形成する場合、レーザ結晶化の前に、レーザに対する半導体膜の耐性を高めるために、５５０℃、４時間の加熱処理を該半導体膜に対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜に照射する。このときのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。
【０１０８】
連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどを用いることが出来る。
【０１０９】
またパルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
【０１１０】
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数を用いることで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。
【０１１１】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。
【０１１２】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。
【０１１３】
結晶化を助長する触媒元素を用いた熱結晶化法を用いる場合、非晶質半導体膜への触媒元素の導入の仕方としては、当該触媒元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、触媒元素の濃度調整が容易である。また、このとき非晶質半導体膜の表面の濡れ性を改善し、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、非晶質半導体膜の表面に酸化膜を形成することが望ましい。
【０１１４】
そして、非晶質半導体膜へ触媒元素を導入した後、加熱処理（５５０℃〜７５０℃で３分〜２４時間）を行うことにより、多結晶半導体膜を形成することができる。結晶化を助長（促進）する触媒元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。
【０１１５】
上記結晶化を行った後、多結晶半導体膜から結晶化を助長する触媒元素を除去し、当該触媒元素の濃度を低減させるため、不純物元素を含む半導体膜を多結晶半導体膜に接するように形成する。上記不純物元素を含む半導体膜は、ゲッタリングシンクとして機能する。不純物元素として、Ｎ型を付与する不純物元素、Ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。そして、希ガス元素を含む半導体膜を、結晶化を助長する触媒元素を含む多結晶半導体膜に接するように形成し、加熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。上記加熱処理により、多結晶半導体膜中に含まれる結晶化を助長する触媒元素は、希ガス元素を含む半導体膜中に移動し、多結晶半導体膜中の結晶化を助長する触媒元素の濃度は低減する。その後、ゲッタリングシンクとなった希ガス元素を含む半導体膜を除去する。
【０１１６】
本実施の形態では、触媒元素を用いた結晶化方法と、レーザ結晶化法とを組み合わせて、多結晶珪素を用いた半導体膜を形成する。以下、本実施の形態における具体的な半導体膜の作製方法について説明する。
【０１１７】
本実施の形態では、まず、膜厚５０ｎｍの非晶質珪素膜を絶縁膜１７０１上に形成した後、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液を、非晶質珪素膜にスピナーで塗布する。なお、溶液を用いて触媒元素を添加する方法に代えて、スパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次に、加熱処理（５００℃、１時間）の後、結晶化のための加熱処理（５５０℃、４時間）を行って、非晶質珪素膜を結晶化させることで、多結晶珪素を有する半導体膜を形成する。
【０１１８】
次に、多結晶珪素を有する半導体膜の表面に形成された酸化膜を、希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。
【０１１９】
レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又は第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ２に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施の形態では、繰り返し周波数３０Ｈｚ、パワー密度４７０ｍＪ／ｃｍ２でレーザ光の照射を大気中で行なう。
【０１２０】
なお、上記レーザ光の照射は、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施の形態ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径の結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。
【０１２１】
連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【０１２２】
次に、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で、レーザ結晶化後の多結晶半導体膜の表面を１２０秒処理して、合計１〜５ｎｍの酸化膜からなるバリア層を多結晶半導体膜の表面に形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を多結晶半導体膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。
【０１２３】
次に、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ２とし、成膜温度を３５０℃とする。
【０１２４】
その後、６５０℃に加熱された炉に入れて３分の加熱処理を行い、触媒元素を除去（ゲッタリング）する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。
【０１２５】
次に、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【０１２６】
なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための加熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。
【０１２７】
半導体膜を形成した後、図１８（Ａ）、図１８（Ｂ）に示すように、ダイオード素子を形成する半導体膜１７０２ａ及び容量素子を構成する半導体膜１７０２ｅに対して、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素を低濃度に添加し、低濃度不純物領域１７０３ａ、低濃度不純物領域１７０３ｅを形成する。不純物元素の添加は半導体膜全体に対して行っても良いし、半導体膜の一部に対して選択的に行っても良い。なお、ＴＦＴを構成する半導体膜１７０２ｂ、半導体膜１７０２ｃに対するチャネルドープを行うための不純物元素の添加を兼ねるものであってもよい。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を用い、当該ボロンが１×１０１６〜５×１０１７／ｃｍ３の濃度で含まれるよう添加する。
【０１２８】
なお、上述した不純物元素の添加は、島状に形成後の半導体膜１７０２ａ乃至１７０２ｅに対して行うのではなく、島状に形成する前の半導体膜１７０２に対して行うようにしても良い。
【０１２９】
次に、図１９（Ａ）、図１９（Ｂ）に示すように、半導体膜１７０２ａを用いてダイオード素子１９０１を形成する。また半導体膜１７０２ｂ、半導体膜１７０２ｃを用いて、ｐチャネル型トランジスタ１９０２、ｎチャネル型トランジスタ１９０３を形成する。また半導体膜１７０２ｅを用いて、絶縁層を導電層で挟持することにより形成した容量素子１９０４を形成する。
【０１３０】
具体的にダイオード素子１９０１としては、ｎ型を付与する不純物領域（以下、ｎ型不純物領域１９０５という）、及びｐ型を付与する不純物領域（ｐ型不純物領域１９０６という）に低濃度不純物領域１７０３ａを挟んで形成する。すなわちｐ型の導電性を有する領域、ｉ型の導電性を有する領域、及びｎ型の導電性を有する領域が順次隣接して設けられた横型接合タイプのＰＩＮ型のダイオードを形成する。
【０１３１】
また具体的にｐチャネル型トランジスタ１９０２及びｎチャネル型トランジスタ１９０３としては、半導体膜１７０２ａ乃至１７０２ｅを覆うようにゲート絶縁膜１９０７を形成する。そして、ゲート絶縁膜１９０７上に、所望の形状に加工（パターニング）された導電膜１９０８及び導電膜１９０９を形成する。なお導電膜１９０８及び導電膜１９０９は、端子部及び容量素子を形成する低濃度不純物領域１７０３ｅ上にも形成される。導電膜１９０８と、導電膜１９０９とは、順にゲート絶縁膜１９０７上に積層されている。半導体膜１７０２ｂと重なる導電膜１９０８及び導電膜１９０９が、ｐチャネル型トランジスタ１９０２のゲート電極となる第１の配線層１９１０として機能する。また半導体膜１７０２ｃと重なる導電膜１９０８及び導電膜１９０９が、ｐチャネル型トランジスタ１９０２のゲート電極となる第１の配線層１９１０として機能する。また端子部の導電膜１９０８及び導電膜１９０９は、光電変換装置の各素子間を電気的に接続するための第１の配線層１９１０として機能する。また半導体膜１７０２ｅと重なる導電膜１９０８及び導電膜１９０９が、容量素子１９０４の一方の電極ともなる第１の配線層１９１０として機能する。
【０１３２】
そして、第１の配線層１９１０、レジストを成膜しパターニングしたものをマスクとして用い、半導体膜１７０２ａ乃至１７０２ｅにｎ型またはｐ型を付与する不純物を添加することで、トランジスタのソース領域、ドレイン領域、及びＬＤＤ領域として機能する不純物領域等を形成する。なお図１９（Ｂ）では、トランジスタのソース領域、ドレイン領域とともに容量素子の他方の電極にも導電性を付与する不純物元素を添加することによって、容量素子の電極としての機能を付加するものである。なお半導体膜１７０２ａ乃至１７０２ｅに添加するｎ型を付与する不純物としては、例えばリン（Ｐ）、砒素（Ａｓ）などがある。また半導体膜１７０２ａ乃至１７０２ｅに添加するｐ型を付与する不純物としては、例えばボロン（Ｂ）などがある。
【０１３３】
なおゲート絶縁膜１９０７として、例えば酸化珪素膜、窒化珪素膜、酸化窒化珪素膜または窒化酸化珪素膜等を単層で、または積層させて用いることができる。積層する場合には、例えば、基板１７００側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。またゲート絶縁膜１９０７は、プラズマＣＶＤ法、減圧ＣＶＤ法、スパッタ法などを用いて形成することができる。例えば、酸化珪素を用いたゲート絶縁膜１９０７をプラズマＣＶＤ法で形成する場合、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  Ｏｒｔｈｏｓｉｌｉｃａｔｅ）とＯ２を混合したガスを用い、反応圧力４０Ｐａ、基板温度３００〜４００℃、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ２とし、形成する。
【０１３４】
ゲート絶縁膜１９０７は、高密度プラズマ処理を行うことにより半導体膜１７０２ａ乃至１７０２ｅの表面を酸化または窒化することで形成しても良い。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜１７０２ａ乃至１７０２ｅの表面を酸化または窒化することにより、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜１７０２ａ乃至１７０２ｅに接するように形成される。この５〜１０ｎｍの絶縁膜をゲート絶縁膜１９０７として用いても良い。
【０１３５】
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲート絶縁膜と半導体膜の界面準位密度をきわめて低くすることができる。また高密度プラズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
【０１３６】
また窒化アルミニウムをゲート絶縁膜１９０７として用いることができる。窒化アルミニウムは熱伝導率が比較的高く、トランジスタで発生した熱を効率的に発散させることができる。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミニウムを積層したものをゲート絶縁膜として用いても良い。
【０１３７】
本実施の形態では、亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を、１０〜３０Ｐａの圧力にて用い、マイクロ波（２．４５ＧＨｚ）電力を３〜５ｋＷとして、気相成長法により、酸化窒化珪素を有する膜厚３０ｎｍのゲート絶縁膜１９０７を形成する。固相反応と気相成長法による反応を組み合わせることにより、界面準位密度が低く絶縁耐圧の優れたゲート絶縁膜１９０７を形成することができる。
【０１３８】
また、ゲート絶縁膜１９０７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁膜１９０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０１３９】
また、本実施の形態では積層された２つの導電膜１９０８、導電膜１９０９を用いて、第１の配線層１９１０を形成しているが、この構成に限定されない。導電膜１９０８、導電膜１９０９の代わりに、単層の導電膜を用いて第１の配線層１９１０を形成しても良いし、積層した３つ以上の導電膜を用いて第１の配線層１９１０を形成しても良い。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１４０】
第１の配線層１９１０を形成するための導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【０１４１】
また、第１の配線層１９１０を形成するための導電膜として、可視光に対して透光性を有する導電材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、第１の配線層１９１０を形成するための導電膜として、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）をドープしたＺｎＯ、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いてもよい。
【０１４２】
本実施の形態では、１層目の導電膜１９０８として窒化タンタルまたはタンタル（Ｔａ）を、２層目の導電膜１９０９としてタングステン（Ｗ）を用いる。２つの導電膜の組み合わせとして、本実施の形態で示した例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層目の導電膜の組み合わせとして、例えば、Ｎ型を付与する不純物がドーピングされた珪素とニッケルシリサイド、Ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることが出来る。
【０１４３】
導電膜１９０８、導電膜１９０９の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。上述した２層の導電膜で第１の配線層１９１０を形成する場合、１層目の導電膜１９０８を２０〜１００ｎｍの厚さで形成し、２層目の導電膜１９０９を１００〜４００ｎｍの厚さで形成する。本実施の形態では、窒化タンタルまたはタンタル（Ｔａ）を有する１層目の導電膜１９０８を３０ｎｍの膜厚とし、タングステン（Ｗ）を有する２層目の導電膜１９０９を１７０ｎｍの膜厚とした。
【０１４４】
なお、第１の配線層１９１０を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、酸化窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、酸化窒化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の形状を有する第１の配線層１９１０を形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的に第１の配線層１９１０を形成しても良い。なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１４５】
なお、第１の配線層１９１０を形成する際に、用いる導電膜の材料によって、最適なエッチングの方法、エッチャントの種類を適宜選択すれば良い。以下、１層目の導電膜１９０８として窒化タンタルを、２層目の導電膜１９０９としてタングステンを用いる場合のエッチングの方法の一例について、具体的に説明する。
【０１４６】
まず、窒化タンタル膜を形成した後、窒化タンタル膜上にタングステン膜を形成する。そして、タングステン膜上にマスクを形成し、第１のエッチングを行う。第１のエッチングでは、まず第１のエッチング条件を用いた後に、第２のエッチング条件を用いる。第１のエッチング条件では、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ４とＣｌ２とＯ２とを用い、それぞれのガス流量比を２５：２５：１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。そして、基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件を用いることにより、タングステン膜を、その端部がテーパー形状になるようにエッチングすることができる。
【０１４７】
次に、第２のエッチング条件を用いてエッチングを行う。第２のエッチング条件は、エッチング用ガスにＣＦ４とＣｌ２とを用い、それぞれのガス流量比を３０：３０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ４とＣｌ２を混合した第２のエッチング条件ではタングステン膜及び窒化タンタル膜とも同程度にエッチングされる。
【０１４８】
上記第１のエッチングでは、マスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により窒化タンタル膜及びタングステン膜の端部が、角度１５〜４５°程度のテーパー形状となる。なお、ゲート絶縁膜１９０７のうち、第１のエッチングにより露出した部分は、エッチングの条件にもよるが、その他の窒化タンタル膜及びタングステン膜で覆われている部分よりも、多少エッチングされて薄くなる。
【０１４９】
次いで、マスクを除去せずに第２のエッチングを行う。第２のエッチングでは、エッチングガスにＣＦ４とＣｌ２とＯ２とを用い、タングステン膜を選択的にエッチングする。この時、第２のエッチングにより、タングステン膜が優先的にエッチングされるが、窒化タンタル膜はほとんどエッチングされない。
【０１５０】
上述した第１のエッチング及び第２のエッチングにより、窒化タンタルを用いた導電膜１９０８と、導電膜１９０８よりも幅の狭い、タングステンを用いた導電膜１９０９とを、形成することができる。
【０１５１】
上記一連の工程によって、ダイオード素子１９０１と、ｐチャネル型トランジスタ１９０２と、ｎチャネル型トランジスタ１９０３と、容量素子１９０４とを形成することができる。なお、各素子の作製方法は、上述した工程に限定されない。
【０１５２】
そして図１９（Ｂ）に示すように、ダイオード素子１９０１、ｐチャネル型トランジスタ１９０２、ｎチャネル型トランジスタ１９０３、容量素子１９０４、端子部、抵抗素子を覆うように、絶縁膜１９１１を形成する。絶縁膜１９１１は必ずしも設ける必要はないが、絶縁膜１９１１を形成することで、アルカリ金属やアルカリ土類金属などの不純物が、ｐチャネル型トランジスタ１９０２、ｎチャネル型トランジスタ１９０３へ侵入するのを防ぐことが出来る。具体的に絶縁膜１９１１として、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。本実施の形態では、ＣＶＤ法により膜厚３０ｎｍ程度の酸化窒化珪素膜形成し、絶縁膜１９１１として用いる。
【０１５３】
絶縁膜１９１１を形成した後、不純物領域の加熱処理による活性化を行っても良い。例えば、加熱処理は、４８０℃、１時間、窒素雰囲気中においてを行えばよい。加熱処理には、ファーネスアニール炉を用いる熱アニール法、レーザーアニール法またはラピッドサーマルアニール法（ＲＴＡ法）などを用いることが出来る。
【０１５４】
次に、絶縁膜１９１１上に、絶縁膜１９１２と絶縁膜１９１３とを、順に積層するように形成する。絶縁膜１９１２と絶縁膜１９１３は、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料である。置換基として、水素の他、フッ素、フルオロ基、有機基（例えばアルキル基、芳香族炭化水素）のうち、少なくとも１種を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜１９１２と絶縁膜１９１３とを形成しても良い。
【０１５５】
絶縁膜１９１２と絶縁膜１９１３の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０１５６】
本実施の形態では、絶縁膜１９１２として、ＣＶＤ法で形成した膜厚１００ｎｍの、水素を含む窒化酸化珪素膜を用い、絶縁膜１９１３としてＣＶＤ法で形成した、膜厚９００ｎｍの酸化窒化珪素膜を用いる。
【０１５７】
なお、本実施の形態では、絶縁膜１９１１、絶縁膜１９１２及び絶縁膜１９１３が層間絶縁膜として機能しているが、単層の絶縁膜を層間絶縁膜として用いても良いし、積層させた２層の絶縁膜、或いは積層させた４層以上の絶縁膜を、層間絶縁膜として用いても良い。
【０１５８】
また絶縁膜１９１２と絶縁膜１９１３とを形成後には、加熱処理を３００〜５５０℃、１〜１２時間の条件で行うと良い。本実施の形態では、窒素雰囲気中において、４１０℃、１時間の加熱処理を行う。上記加熱処理を行うことで、絶縁膜１９１２に含まれる水素により、半導体膜１７０２ａ乃至１７０２ｅのダングリングボンドを終端させることができる。上記加熱処理には、ファーネスアニール炉を用いる熱アニール法、レーザーアニール法またはラピッドサーマルアニール法（ＲＴＡ法）などを用いることが出来る。加熱処理により、水素化のみならず、半導体膜１７０２ａ乃至１７０２ｅに添加された不純物元素の活性化も行うことが出来る。また、ダングリングボンドを終端させる水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１５９】
なお、絶縁膜１９１３としてシロキサンを用いた絶縁膜を用いる場合は、絶縁膜１９１２を形成した後、半導体膜１７０２ａ乃至１７０２ｅを水素化するための加熱処理を行ってから、次に絶縁膜１９１３を形成しても良い。
【０１６０】
なお、本実施の形態では、シングルゲート構造のトランジスタについて例示しているが、ダブルゲート構造などのマルチゲート構造でもよい。また、インクジェットや印刷法を用いて形成したトランジスタなどを用いることができる。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。また、マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することができる。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。
【０１６１】
または、有機半導体を有するトランジスタ等を用いることができる。これらにより、可撓性を有する基板上にトランジスタを形成することができるため、衝撃に強い光電変換装置を形成することができる。
【０１６２】
次に、半導体膜１７０２ａ乃至１７０２ｅ、及び第１の配線層１９１０がそれぞれ一部露出するように、ゲート絶縁膜１９０７、絶縁膜１９１１、絶縁膜１９１２、絶縁膜１９１３にコンタクトホールを形成する。そして図２０（Ｂ）に示すように、該コンタクトホールを介して半導体膜１７０２ａに接する導電膜２００１と、該コンタクトホールを介して半導体膜１７０２ｂに接する導電膜２００２と、該コンタクトホールを介して半導体膜１７０２ｃに接する導電膜２００３と、該コンタクトホールを介して端子部の第１の配線層に接する導電膜２００４と、該コンタクトホールを介して半導体膜１７０２ｅに接する導電膜２００５と、を形成する。なお、図２０（Ｂ）導電膜２００１乃至導電膜２００５は、光電変換装置の各素子間の電気的接続を取るための図２０（Ａ）に示す第２の配線層２００６として機能するものである。
【０１６３】
第２の配線層２００６は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に第２の配線層２００６として、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。第２の配線層２００６は、上記金属を有する単数の膜を、または上記金属を有する積層された複数の膜を、用いることが出来る。
【０１６４】
特にチタン、モリブデン、チタンまたはモリブデンを主成分とする合金、チタンまたはモリブデンを含む化合物は、耐熱性が高く、後に形成されるフォトダイオードの半導体膜と接する部分が電蝕されにくく、半導体膜内への導電膜材料の拡散が抑えられるので、導電膜２００１、導電膜２００２、導電膜２００３、導電膜２００５として用いるのに適している。本実施の形態では、膜厚４００ｎｍのチタン膜を絶縁膜１９１３上に形成し、該チタン膜を所望の形状に加工することで、第２の配線層２００６を形成する。
【０１６５】
次に、図２１（Ａ）、（Ｂ）に示すように、絶縁膜１９１３上に、Ｐ型の導電性を有する半導体膜２１０１と、Ｉ型の導電性を有する半導体膜２１０２と、Ｎ型の導電性を有する半導体膜２１０３とを、導電膜２００３に接するように順に積層して形成し、これらの積層された半導体膜を所望の形状に加工することで、フォトダイオード２１０４を形成する。
【０１６６】
Ｐ型の半導体膜２１０１は、周期表第１３属の不純物元素、例えばホウ素（Ｂ）を含んだセミアモルファス（微結晶、マイクロクリスタルともいう）シリコン膜をプラズマＣＶＤ法にて成膜して形成すればよい。
【０１６７】
微結晶シリコン膜を形成する方法の一例は、シランガスと水素及び／又は希ガスを混合してグロー放電プラズマにより成膜する方法が挙げられる。シランは水素及び／又は希ガスで１０倍から２０００倍に希釈される。そのため多量の水素及び／又は希ガスが必要とされる。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃で行う。微結晶シリコンの成長を促進するためには、微結晶シリコン膜の成長表面を水素で不活性化し、１２０℃〜２２０℃で成膜を行うことが好ましい。成膜処理中、活性種であるＳｉＨラジカル、ＳｉＨ２ラジカル、ＳｉＨ３ラジカルは結晶核を基に結晶成長する。また、シラン等のガス中にＧｅＨ４、ＧｅＦ４などの水素化ゲルマニウム、フッ化ゲルマニウムを混合する、あるいはシリコンに炭素又はゲルマニウムを加え、エネルギーバンド幅を調節しても良い。シリコンに炭素を加えた場合は、エネルギーバンド幅が広がり、またシリコンにゲルマニウムを加えた場合は、エネルギーバンド幅が狭まる。
【０１６８】
Ｉ型の半導体膜２１０２は、例えばプラズマＣＶＤ法で微結晶シリコン膜を形成すればよい。なお、Ｉ型の半導体とは、該半導体に含まれるＰ型若しくはＮ型を付与する不純物が１×１０２０ｃｍ−３以下の濃度であり、酸素及び窒素が１×１０２０ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である半導体を指す。このＩ型の半導体には、周期表第１３族若しくは第１５族の不純物元素を有するものも、その範疇に含む。すなわち、Ｉ型の半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いＮ型の電気伝導性を示すので、Ｉ型の半導体膜は、Ｐ型を付与する不純物元素を成膜と同時に、或いは成膜後に、意図的若しくは非意図的に添加されたものをその範疇に含む。
【０１６９】
またＮ型の半導体膜２１０３は、周期表第１５属の不純物元素、例えばリン（Ｐ）を含む微結晶シリコン膜を形成してもよいし、微結晶シリコン膜を形成後、周期表第１５属の不純物元素を導入してもよい。
【０１７０】
また、Ｐ型の半導体膜２１０１、Ｉ型の半導体膜２１０２、Ｎ型の半導体膜２１０３として、微結晶半導体だけではなく、アモルファス半導体を用いてもよい。また、Ｐ型の半導体膜２１０１、Ｉ型の半導体膜２１０２、Ｎ型の半導体膜２１０３として、前記の触媒やレーザ結晶化処理により形成される多結晶半導体を用いても良い。さらには、Ｐ型の半導体膜２１０１、Ｉ型の半導体膜２１０２、Ｎ型の半導体膜２１０３として、スマートカット法により形成される単結晶半導体を用いていても良い。微結晶半導体、または単結晶半導体を用いて形成されるフォトダイオードは、基板面内における特性のばらつきを低減することができる。
【０１７１】
本実施の形態では、Ｐ型の半導体膜２１０１の膜厚が６０ｎｍ、Ｉ型の半導体膜２１０２の膜厚が４００ｎｍ、Ｎ型の半導体膜２１０３の膜厚が８０ｎｍとなるように、フォトダイオード２１０４を形成する。
【０１７２】
次に、図２１（Ａ）、（Ｂ）に示すように、導電膜２００１乃至導電膜２００５及びフォトダイオード２１０４を覆うように、絶縁膜１９１３上に絶縁膜２１０５を形成する。絶縁膜２１０５は、フォトダイオード２１０４、またはｐチャネル型トランジスタ１９０２、ｎチャネル型トランジスタ１９０３への、水分または有機物等の不純物の混入を防ぐことができる、バリア性の高い絶縁性の材料で形成するのが望ましい。例えば、絶縁膜２１０５は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）等の材料を用いれば良い。本実施の形態では、ＣＶＤ法により形成した膜厚１００ｎｍの窒化珪素膜を、絶縁膜２１０５として用いる。
【０１７３】
次に、絶縁膜２１０５上に絶縁膜２１０６を形成する。絶縁膜２１０６として、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。
【０１７４】
本実施の形態では、有機シランガスを用いて化学気相成長法により形成される、膜厚８００ｎｍの酸化珪素膜を、絶縁膜２１０６として用いる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【０１７５】
次に、図２２（Ａ）、図２２（Ｂ）に示すように、第２の配線層２００６と、フォトダイオード２１０４が有するＮ型の半導体膜２１０３とが、それぞれ一部露出するように、絶縁膜２１０５及び絶縁膜２１０６にコンタクトホールを形成する。そして、該コンタクトホールを介して、フォトダイオード２１０４のＮ型の半導体膜２１０３及び第２の配線層２００６に接する導電膜２２０１を、絶縁膜２１０６上に形成する。
【０１７６】
導電膜２２０１は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に、導電膜２２０１として、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。導電膜２２０１は、上記金属を有する単数の膜を、または上記金属を有する積層された複数の膜を、用いることが出来る。
【０１７７】
特にチタン、モリブデン、チタンまたはモリブデンを主成分とする合金、チタンまたはモリブデンを含む化合物は、耐熱性が高く、Ｎ型の半導体膜２１０３と接する部分が電蝕されにくく、Ｎ型の半導体膜２１０３、Ｉ型の半導体膜２１０２、Ｐ型の半導体膜２１０１内への導電膜材料の拡散が抑えられるので、導電膜２２０１として用いるのに適している。本実施の形態では、スパッタ法を用いて膜厚２００ｎｍのチタン膜を絶縁膜２１０６上に形成し、該チタン膜を所望の形状に加工することで、導電膜２２０１を形成する。
【０１７８】
次に、図２２（Ａ）、図２２（Ｂ）に示すように、導電膜２２０１を覆うように、絶縁膜２１０６上に絶縁膜２２０２を形成する。絶縁膜２２０２は、フォトダイオード２１０４、またはｐチャネル型トランジスタ１９０２、ｎチャネル型トランジスタ１９０３への、水分または有機物等の不純物の混入を防ぐことができる、バリア性の高い絶縁性の材料で形成するのが望ましい。例えば、絶縁膜２２０２は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）等の材料を用いれば良い。本実施の形態では、ＣＶＤ法により形成した膜厚１００ｎｍの窒化珪素膜を、絶縁膜２２０２として用いる。
【０１７９】
次に、絶縁膜２２０２上に、膜厚が１μｍ乃至３０μｍ程度の封止膜２２０３を形成する。封止膜２２０３を形成することで、外部ストレスからフォトダイオード２１０４、ｐチャネル型トランジスタ１９０２、ｎチャネル型トランジスタ１９０３などの半導体素子を保護することができる。本実施の形態では、感光性のエポキシ−フェノール系樹脂であるオームコート（ナミックス株式会社製）を用い、２５μｍの厚さで封止膜２２０３を形成する。
【０１８０】
次に、図２２（Ａ）、図２２（Ｂ）に示すように、封止膜２２０３を部分的に除去した後、第２の配線層２００６が部分的に露出するように、絶縁膜２１０６にコンタクトホールを形成する。そして、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを用い、コンタクトホールを介して第２の配線層に接続された導電膜２２０４を封止膜２２０３上に形成する。導電膜２２０４は、スクリーン印刷法などの印刷法を用い、１μｍ〜数十μｍの膜厚、好ましくは１０〜２０μｍの膜厚となるように形成する。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電膜２２０４を形成する際、導電性のペーストを印刷した後に、該ペーストを焼成することが好ましい。本実施の形態では、ニッケルを導電体粒子として用いたペーストで、膜厚１５μｍ程度になるように、導電膜２２０４を形成する。
【０１８１】
なお、上記封止膜２２０３に用いられる樹脂や、導電膜２２０４に用いられる導電性のペーストは、無機の絶縁膜に比べて比較的多く水分を含んでいる。上述したように、バリア性の高い絶縁膜２１０６及び絶縁膜２２０２によって、フォトダイオード２１０４、ｐチャネル型トランジスタ１９０２、ｎチャネル型トランジスタ１９０３を囲むことで、上記樹脂やペーストに含まれる水分または有機物等の不純物が、フォトダイオード２１０４、またはｐチャネル型トランジスタ１９０２、ｎチャネル型トランジスタ１９０３に混入するのを防ぐことができるので、好ましい。
【０１８２】
なお、導電膜２２０４は、樹脂を用いているので平坦性は高いが、ハンダとの密着性に乏しい。よって、ハンダとの密着性が高い導電材料で形成された導電膜２２０４上に、同じくハンダとの密着性が高い導電材料で形成された電極２２０５を導電膜２２０４上に、それぞれ形成する。本実施の形態では電極２２０５として、スパッタ法を用いて、膜厚１５０ｎｍのチタン膜２２０６と、膜厚７５０ｎｍのニッケル膜２２０７と、膜厚５０ｎｍの金膜２２０８とを順に積層して形成する。
【０１８３】
上記一連の工程によって、光電変換装置を形成することができる。
【０１８４】
なお、実際には、大面積を有する基板上に複数の光電変換装置が形成されるので、上記一連の工程が終了した後に、各光電変換装置を分離するように、ダイシング法またはレーザカット法などを用いて、基板を分断する。
【０１８５】
基板１７００を分断する前に、半導体素子が形成されている面とは反対の面（裏面）側から、ガラス研磨機、ガラス研削機などで基板１７００を研磨または研削し、薄くしておいても良い。基板１７００を薄くしておくことで、基板１７００を分断するのに用いる切削工具の消耗を低減することが可能となる。また、基板１７００を薄くすることで、光電変換装置の薄型化を実現することができる。なお、化学的機械研磨を行うことで、基板１７００を薄くするようにしても良い。基板１７００を薄くする工程は、例えば導電膜２２０４を形成した後、電極２２０５を形成する前に行うことができる。
【０１８６】
また、基板１７００の裏面に、カラーフィルタとして機能する着色層を形成しても良い。着色層は、特定の波長領域の可視光を優先的に透過することができる層であればよく、例えば顔料を分散させた樹脂などを用いることができる。
【０１８７】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【０１８８】
（実施の形態６）
上記実施の形態の光電変換装置は、対数圧縮するためのダイオード素子の温度依存性による出力の影響を低減して出力を得ることを可能とし、光電変換素子の検出限界未満の微弱光を検出する場合に一定の出力を得ることができるといった特徴を有している。よって、上記実施の形態の光電変換装置を具備する電子機器は、光電変換装置をその構成要素に追加することに伴って、外部温度の変化にも関わらず、暗所での光の検出を行うことができる。光電変換装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、上記実施の形態の光電変換装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、などが挙げられる。これら電子機器の具体例を図２３に示す。
【０１８９】
図２３（Ａ）は表示装置であり、筐体５００１、表示部５００２、センサ部５００３等を有する。上記実施の形態の光電変換装置は、センサ部５００３に用いることができる。センサ部５００３は外光の強度を検知する。表示装置は、検知した外光の強度に合わせて、表示部５００２の輝度のコントロールを行うことができる。外光の強度に合わせて表示部５００２の輝度のコントロールすることで、表示装置の消費電力を抑えることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１９０】
図２３（Ｂ）は携帯電話であり、本体５１０１、表示部５１０２、音声入力部５１０３、音声出力部５１０４、操作キー５１０５、センサ部５１０６等を有する。センサ部５１０６は外光の強度を検知する。携帯電話は、検知した外光の強度に合わせて、表示部５１０２または操作キー５１０５の輝度のコントロールを行うことができる。外光の強度に合わせて表示部５１０２または操作キー５１０５の輝度のコントロールすることで、携帯電話の消費電力を抑えることができる。
【０１９１】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【符号の説明】
【０１９２】
１００    光電変換装置
１０１    光電変換回路
１０２    基準電圧生成回路
１０３    演算回路
１０４    出力回路
２００    光電変換装置
２０１    内部抵抗
３００    基板温度
３０１    光電変換素子
３０２    カレントミラー回路
３０３    ダイオード素子
３０４    ｎチャネル型トランジスタ
３０５    ｎチャネル型トランジスタ
５０１    光電変換素子
５０２    カレントミラー回路
５０３    ダイオード素子
５０４    ｐチャネル型トランジスタ
５０５    ｐチャネル型トランジスタ
６０１    抵抗素子
６０２    カレントミラー回路
６０３    ダイオード素子
６０４    ｎチャネル型トランジスタ
６０５    ｎチャネル型トランジスタ
７０１    抵抗素子
７０２    オペアンプ
７０３    ｎチャネル型トランジスタ
７０４    ｐチャネル型トランジスタ
７０５    カレントミラー回路
７０６    ｐチャネル型トランジスタ
７０７    ｐチャネル型トランジスタ
８０１    抵抗素子
８０２    電流源回路
８０３    カレントミラー回路
８０４    差動増幅回路
８０５    容量素子
８０６    ｐチャネル型トランジスタ
８０７    ｎチャネル型トランジスタ
８０８    ｎチャネル型トランジスタ
８０９    ｎチャネル型トランジスタ
８１０    ｐチャネル型トランジスタ
８１１    ｐチャネル型トランジスタ
８１２    ｎチャネル型トランジスタ
８１３    ｎチャネル型トランジスタ
１００１    ｎチャネル型トランジスタ
１１００    光電変換装置
１１０１    増幅回路
１１０２    増幅回路
１２０１    ｎチャネル型トランジスタ
１２０２    ｎチャネル型トランジスタ
１２０３    ｎチャネル型トランジスタ
１２０４    ｎチャネル型トランジスタ
１５０１    抵抗素子
１５０２    ｎチャネル型トランジスタ
１６００    光電変換装置
１７００    基板
１７０１    絶縁膜
１７０２    半導体膜
１９０１    ダイオード素子
１９０２    ｐチャネル型トランジスタ
１９０３    ｎチャネル型トランジスタ
１９０４    容量素子
１９０５    ｎ型不純物領域
１９０６    ｐ型不純物領域
１９０７    ゲート絶縁膜
１９０８    導電膜
１９０９    導電膜
１９１０    配線層
１９１１    絶縁膜
１９１２    絶縁膜
１９１３    絶縁膜
２００１    導電膜
２００２    導電膜
２００３    導電膜
２００４    導電膜
２００５    導電膜
２００６    配線層
２１０１    半導体膜
２１０２    半導体膜
２１０３    半導体膜
２１０４    フォトダイオード
２１０５    絶縁膜
２１０６    絶縁膜
２２０１    導電膜
２２０２    絶縁膜
２２０３    封止膜
２２０４    導電膜
２２０５    電極
２２０６    チタン膜
２２０７    ニッケル膜
２２０８    金膜
５００１    筐体
５００２    表示部
５００３    センサ部
５１０１    本体
５１０２    表示部
５１０３    音声入力部
５１０４    音声出力部
５１０５    操作キー
５１０６    センサ部
１７０２ａ    半導体膜
１７０２ｂ    半導体膜
１７０２ｃ    半導体膜
１７０２ｄ    半導体層
１７０２ｅ    半導体膜
１７０３ａ    低濃度不純物領域
１７０３ｅ    低濃度不純物領域
【図１】
2010004026.tif 000008
【図２】
2010004026.tif 000009
【図３】
2010004026.tif 000010
【図４】
2010004026.tif 000011
【図５】
2010004026.tif 000012
【図６】
2010004026.tif 000013
【図７】
2010004026.tif 000014
【図８】
2010004026.tif 000015
【図９】
2010004026.tif 000016
【図１０】
2010004026.tif 000017
【図１１】
2010004026.tif 000018
【図１２】
2010004026.tif 000019
【図１３】
2010004026.tif 000020
【図１４】
2010004026.tif 000021
【図１５】
2010004026.tif 000022
【図１６】
2010004026.tif 000023
【図１７】
2010004026.tif 000024
【図１８】
2010004026.tif 000025
【図１９】
2010004026.tif 000026
【図２０】
2010004026.tif 000027
【図２１】
2010004026.tif 000028
【図２２】
2010004026.tif 000029
【図２３】
2010004026.tif 000030