(57)【要約】【課題】簡単な構成で、気密パッケージ内の複数野の周波数に対するキャビティ共振を広帯域に抑制すること。【解決手段】多層誘電体基板１上に、電磁シールド部材としてのシールリング３および蓋体４によって電磁的にシールドされた空間であるキャビティ２０を形成し、このキャビティ２０内に半導体デバイス２を実装する多層高周波パッケージ基板において、キャビティ２０を形成する電磁シールド部材の側内壁の全面に抵抗体５を形成する。【選択図】図１
2010272700.tif 000002
【特許請求の範囲】
【請求項１】
多層誘電体基板上に、電磁シールド部材によって電磁的にシールドされた空間であるキャビティを形成し、このキャビティ内に半導体デバイスを実装する多層高周波パッケージ基板において、
前記キャビティを形成する電磁シールド部材の側内壁の全面に抵抗体を形成することを特徴とする多層高周波パッケージ基板。
【請求項２】
前記電磁シールド部材は、多層誘電体基板上に配置される金属製の枠形状のシールドリングと、シールドリング上に配置される金属製の蓋体によって構成され、前記シールドリングの内壁面に抵抗体を設けることを特徴とする請求項１に記載の多層高周波パッケージ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層誘電体基板上に高周波帯で動作する半導体デバイスを搭載するための電磁シールドされた空間（以下、キャビティとする）を形成した多層高周波パッケージ基板に関するものである。
【背景技術】
【０００２】
マイクロ波帯、ミリ波帯などの高周波帯で動作する半導体デバイスが搭載される多層高周波パッケージにおいては、その耐環境性と、動作安定性を踏まえて、多層誘電体基板上に、カバー、シールリング、接地導体などによって形成したキャビティ内に高周波半導体デバイスが搭載されることが多い。
【０００３】
しかしながら、この種の多層高周波パッケージでは、キャビティの寸法と、半導体デバイスで使用される信号周波数に対応する伝搬波長の寸法が接近してくるため、キャビティ内で共振が発生し、半導体デバイスの動作や伝送線路の特性が不安定になる可能性がある。
【０００４】
この問題を解決するため特許文献１においては、キャビティに結合する終端導波路を多層誘電体基板内に形成することで、擬似的にカバーのない開放状態と等価な状態を作り出し、キャビティ共振を抑制するようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】再表２００６／００１３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記従来の技術は、基本的に１周波数のみの対応となっている。しかし、この種の多層高周波パッケージにおいては、通常、逓倍器などの半導体デバイスを用いることが多く、複数の周波数がキャビティ内に存在しているが、上記従来技術では、全ての周波数に対して共振を抑えることは難しい。
【０００７】
本発明は、上記に鑑みてなされたものであって、簡単な構成で、気密パッケージ内の複数野の周波数に対するキャビティ共振を広帯域に抑制することが可能な多層高周波パッケージ基板を得ることを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、多層誘電体基板上に、電磁シールド部材によって電磁的にシールドされた空間であるキャビティを形成し、このキャビティ内に半導体デバイスを実装する多層高周波パッケージ基板において、前記キャビティを形成する電磁シールド部材の側内壁の全面に抵抗体を形成することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、キャビティを形成する電磁シールド部材の側内壁の全面に抵抗体を形成するようにしているので、特定の周波数に限らず、複数の周波数での共振を広帯域に抑制することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の実施の形態を示す断面図である。
【発明を実施するための形態】
【００１１】
以下に、本発明にかかる多層高周波パッケージ基板の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１２】
実施の形態．
図１は、本発明にかかる多層高周波パッケージ基板の実施の形態の構成を示す断面図である。図１に示すように、多層誘電体基板１上には、１〜複数の高周波半導体デバイス（ＭＭＩＣ）２が搭載されている。ＭＭＩＣ２は、例えば、マイクロ波帯、ミリ波帯などの高周波帯で動作するものである。多層高周波パッケージ基板が、ＦＭ−ＣＷレーダに適用された場合、ＭＭＩＣ２には、例えば、発振器（ＶＣＯ）、複数の増幅器、電力分配器、逓倍器、ミクサなどの高周波回路が含まれる。
【００１３】
ＭＭＩＣ２は、多層誘電体基板１上の接地導体１０と、電磁シールド部材としてのシールリング３および蓋体４とによって囲繞される、気密またはほぼ気密で電気的にシールドされた空間である、キャビティ２０内に収容されている。多層誘電体基板１の表層には、接地導体１０が形成され、この接地導体１０上に、金属製の枠形状の壁体としてのシールリング３が半田などによって接合され、さらにシールリング３上には蓋体としての金属製のカバー４が溶接などによって接合されている。なお、上記では、キャビティ２０を形成するための多層誘電体基板１側の電磁シールドの構成として、便宜上、表層の接地導体１０のみを示したが、表層の接地導体１０の他に、内層の接地導体や、接地された複数のビアによって多層誘電体基板１側の電磁シールドを構成することも可能である。
【００１４】
図１の場合は、多層誘電体基板１上には、凹部６が形成されており、凹部６にＭＭＩＣ２が搭載されている。勿論、平坦な多層誘電体基板１の表層に、ＭＭＩＣ２を搭載してもよい。図１では、図示を省略するが、ＭＭＩＣ２は、ワイヤボンディング接続されたワイヤ、導体パッド、多層誘電体基板１に形成された表層線路、信号ビア、内層線路などを介してキャビティ２０の外部の電気回路、制御基板などに接続されている。
【００１５】
ここで、多層誘電体基板１上で電磁シールド部材を構成するシールリング３の側内壁の全面には、抵抗体５が形成されている。抵抗体５は、抵抗体を貼る、もしくはシールリング３よりも一回り小さい抵抗体リングを配置することによって、シールリング３の側内壁に形成される。抵抗体５のインピーダンスは、シールリング３を形成する金属のインピーダンスよりも大きい。
【００１６】
キャビティ２０は、その高さが縦横寸法より短く、薄形状に形成されているので、キャビティ２０に形成される電界分布は、上下方向（キャビティの高さ方向）に平行となる。抵抗体５は、このようなキャビティ２０での電界面に平行に配されることになり、キャビティ２０に形成される電界に垂直に抵抗体を配した場合に比べ、極めて効率よく共振波を減衰、吸収することができる。
【００１７】
このように、本実施の形態においては、キャビティ２０を形成する電磁シールド部材の側内壁の全面に抵抗体を形成するようにしたので、簡単な構成で、複数の周波数での共振を広帯域に抑制することが可能となる。
【産業上の利用可能性】
【００１８】
以上のように、本発明にかかる多層高周波パッケージ基板は、多層誘電体基板上に高周波帯で動作する半導体デバイスを搭載するための電磁シールドされたキャビティを形成した多層高周波パッケージ基板に有用である。
【符号の説明】
【００１９】
１  多層誘電体基板
２  半導体デバイス（ＭＭＩＣ）
３  シールリング
４  蓋体（カバー）
５  抵抗体
６  凹部
１０  接地導体
２０  キャビティ
【図１】
2010272700.tif 000003