(57)【要約】【課題】開口率の向上が図れ、例えばプロジェクターのライトバルブ等に用いて好適なスイッチング素子基板を提供する。【解決手段】本発明のスイッチング素子基板は、基板本体２４に形成されたソース電極１９、ドレイン電極２１、ゲート電極２０と、一端が固定端としてソース電極１９に支持されるとともに自身の弾性変形により他端が自由端として移動可能とされ、ソース電極１９と電気的に接続された梁部２２と、を有するスイッチング素子を備え、スイッチング素子１８は、ゲート電極２０への印加電圧に応じて梁部２２の自由端をドレイン電極２１に接触させるか否かを切り換えてスイッチング動作を行うものであり、梁部２２の延在方向が基板本体２４の表面に対して略垂直な方向を向くように配置されている。【選択図】図４
2010157469.tif 000002
【特許請求の範囲】
【請求項１】
基板本体の一面側に形成されたソース電極およびドレイン電極およびゲート電極と、導電性を有する材料からなり、一端が固定端として前記ソース電極に支持されるとともに、自身の弾性変形により他端が自由端として移動可能とされ、前記ソース電極と電気的に接続された梁部と、を有するスイッチング素子を備え、
前記スイッチング素子は、前記ゲート電極への印加電圧に応じて前記梁部の自由端を前記ドレイン電極に接触させるか否かを切り換えることによりスイッチング動作を行うものであり、
前記梁部の延在方向が前記基板本体の表面に対して略垂直な方向を向くように配置されたことを特徴とするスイッチング素子基板。
【請求項２】
前記ドレイン電極の一部が、前記基板本体の厚さ方向において前記ゲート電極と重なる位置にあることを特徴とする請求項１に記載のスイッチング素子基板。
【請求項３】
前記基板本体上に複数のデータ線と複数の走査線とが互いに交差するように設けられ、隣り合う前記データ線と隣り合う前記走査線とによって区画された領域毎に前記スイッチング素子が設けられたことを特徴とする請求項１または２に記載のスイッチング素子基板。
【請求項４】
前記ソース電極の少なくとも一部が、前記基板本体の厚さ方向において前記データ線と重なる位置にあることを特徴とする請求項３に記載のスイッチング素子基板。
【請求項５】
前記梁部の固定端が前記基板本体の表面から離れた位置にあり、前記梁部の自由端が前記基板本体の表面に近い位置にあることを特徴とする請求項１ないし４のいずれか一項に記載のスイッチング素子基板。
【請求項６】
前記梁部の固定端が前記基板本体の表面に近い位置にあり、前記梁部の自由端が前記基板本体の表面から離れた位置にあることを特徴とする請求項１ないし４のいずれか一項に記載のスイッチング素子基板。
【請求項７】
一対の基板の間に電気光学材料層が挟持され、前記一対の基板のうちの一方の基板が、請求項１ないし６のいずれか一項に記載のスイッチング素子基板であることを特徴とする電気光学装置。
【請求項８】
光源と、
前記光源から射出された光を変調する光変調手段と、
前記光変調手段によって変調された光を投射する投射手段と、を備え、
前記光変調手段が、請求項７に記載の電気光学装置であることを特徴とするプロジェクター。
【請求項９】
基板本体上における前記基板本体の表面からの高さが異なる位置に、層間絶縁膜を介してソース電極およびドレイン電極およびゲート電極を形成する工程と、
前記層間絶縁膜の前記ソース電極と接する位置に溝を形成する工程と、
前記溝の内部に導電性材料を埋め込むことにより一端側が前記ソース電極に接続された梁部を形成する工程と、
前記梁部の周辺の前記層間絶縁膜を除去する工程と、を備えたことを特徴とするスイッチング素子基板の製造方法。
【請求項１０】
前記梁部を形成する工程において、前記梁部の他端側において前記ドレイン電極に接続された接続部を形成し、前記層間絶縁膜を除去する工程を経た後、前記接続部を選択的に除去することにより前記梁部の他端側を前記ドレイン電極から切り離すことを特徴とする請求項９に記載のスイッチング素子基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子基板およびその製造方法、電気光学装置、プロジェクターに関する。
【背景技術】
【０００２】
近年、中空構造を利用した微小電気機械システム、いわゆるＭＥＭＳ（Micro Electro Mechanical Systems）が様々な分野で研究、開発され、一部は商品化されている。その製造方法は、主にシリコンの深掘りエッチングなどを用いて厚膜の構造体を形成する「バルクマイクロマシニング」と、半導体プロセスを利用して薄膜の堆積と加工を繰り返して構造体を形成する「表面マイクロマシニング」に大別される。いずれも犠牲層と呼ばれる材料を中空にしたい箇所に充填しておき、構造体の形成後にこれを除去して中空構造を形成するのが特徴である。
【０００３】
構造体を構成する材料には、機械的特性、電気的特性、化学的特性等を考慮して単結晶シリコン、多結晶シリコン、金属薄膜などが多く用いられる。構造体は基板に対して平行に配置されるのが一般的である。この構造体に損傷を与えることなく中空構造を形成する必要があるため、犠牲層は構造体とのエッチング選択比が高い材料である必要があり、これに応じたエッチャントが用いられる。例えばシリコン構造体の場合、犠牲層としてはシリコン酸化膜を用い、これを除去するエッチャントとしてフッ化水素酸水溶液を用いるのが一般的である。
【０００４】
下記の特許文献１には、ＭＥＭＳ技術を利用したマイクロ接点開閉器、いわゆるＭＥＭＳスイッチが開示されている。このＭＥＭＳスイッチは、図１６に示すように、ガラス基板等のベース１０１上に支持部１０２が立設され、支持部１０２から側方に延在する梁部１０３が設けられ、梁部１０３の一端が支持部１０２に支持されている。梁部１０３の他端には可動接点１０４が設けられている。また、梁部１０３の下方にあたるベース１０１上には絶縁膜１０５に被覆された固定電極１０６が設けられるとともに、可動接点１０４の下方にあたるベース１０１上には固定接点１０７が設けられている。この構成において、固定電極１０６に所定の電圧を印加したときに発生する静電引力によって梁部１０３が弾性変形すると、可動接点１０４と固定接点１０７とが接触してＭＥＭＳスイッチ１１０が導通状態となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２９４５９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、プロジェクター等に用いられる液晶ライトバルブにおいては、プロジェクターの高輝度化に伴って強度が高い光が照射されるようになっている。これにより、液晶ライトバルブのスイッチング素子基板を構成する薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）が光によって誤動作する等の問題が生じている。よって、通常はＴＦＴの形成領域を遮光する遮光層を設けている。そこで、ＴＦＴに代えて上記のＭＥＭＳスイッチを用いる構成が考えられる。この構成では、ＭＥＭＳスイッチが機械的な接点であることから、光による誤動作が生じないため、遮光層を不要にすることができる。これにより、液晶ライトバルブの画素の開口率の向上が期待できる。しかしながら、図１６に示したように、従来のＭＥＭＳスイッチは基板面に平行な方向にある程度の占有面積を要するため、ＭＥＭＳスイッチ自身が光を遮断してしまい、実際にはそれ程開口率が向上しない、という問題があった。
【０００７】
本発明は、上記の課題を解決するためになされたものであって、開口率の向上が図れ、例えばプロジェクターのライトバルブ等に用いて好適なスイッチング素子基板およびその製造方法を提供することを目的とする。また、このスイッチング素子基板を用いることで明るい画像が得られる電気光学装置、およびプロジェクターを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明のスイッチング素子基板は、基板本体の一面側に形成されたソース電極およびドレイン電極およびゲート電極と、導電性を有する材料からなり、一端が固定端として前記ソース電極に支持されるとともに、自身の弾性変形により他端が自由端として移動可能とされ、前記ソース電極と電気的に接続された梁部と、を有するスイッチング素子を備え、前記スイッチング素子は、前記ゲート電極への印加電圧に応じて前記梁部の自由端を前記ドレイン電極に接触させるか否かを切り換えることによりスイッチング動作を行うものであり、前記梁部の延在方向が前記基板本体の表面に対して略垂直な方向を向くように配置されたことを特徴とする。
【０００９】
梁部を静電力によって弾性変形させ、電気的な接点を開閉する方式のスイッチング素子では、ある程度の長さや幅を有する梁部が必要である。また、梁部を支持する支持部や接点を形成する領域も必要である。ところが、従来のこの種のスイッチング素子は、これらの構成要素を基板に平行な方向に並べて配置していたため、全体として占有面積が大きいものとなっていた。これに対して、本発明のスイッチング素子基板では、梁部の延在方向が基板本体の表面に対して略垂直な方向を向いているので、基板本体の表面に射影したスイッチング素子の占有面積、すなわちスイッチング素子の遮光面積を従来に比べて縮小できる。換言すると、本発明のスイッチング素子基板は、ソース電極、ゲート電極、ドレイン電極が基板本体の厚さ（高さ）方向に順次積層されている構造である。これにより、十分な静電力を得るために必要な梁部の面積を基板本体の厚さ（高さ）方向で稼げるため、スイッチング動作に支障を来すことがない。
【００１０】
本発明において、前記ドレイン電極の一部が、前記基板本体の厚さ方向において前記ゲート電極と重なる位置にあることが望ましい。
本発明において、梁部の延在方向を基板本体の表面に対して略垂直な方向に向けた構成としただけでも十分な効果が得られるが、ドレイン電極の一部が、基板本体の厚さ方向においてゲート電極と重なる位置にある構成とすれば、スイッチング素子の占有面積をより縮小できる。
【００１１】
本発明において、前記基板本体上に複数のデータ線と複数の走査線とが互いに交差するように設けられ、隣り合う前記データ線と隣り合う前記走査線とによって区画された領域毎に前記スイッチング素子が設けられた構成とすることが望ましい。
この構成によれば、本発明に係るスイッチング素子を画素毎に備えたアクティブマトリクス基板を実現することができる。
【００１２】
本発明において、前記ソース電極の少なくとも一部が、前記基板本体の厚さ方向において前記データ線と重なる位置にあることが望ましい。
データ線とソース電極とは電気的に接続する必要があり、ソース電極の少なくとも一部が基板本体の厚さ方向においてデータ線と重なる位置にある構成とすれば、スイッチング素子の占有面積をより縮小できる。
【００１３】
本発明において、前記梁部の固定端が前記基板本体の表面から離れた位置にあり、前記梁部の自由端が前記基板本体の表面に近い位置にある構成としても良い。
もしくは、前記梁部の固定端が前記基板本体の表面に近い位置にあり、前記梁部の自由端が前記基板本体の表面から離れた位置にある構成としても良い。
前者の構成によれば、梁部の固定端側が基板の上層側に位置するので、製造工程において、例えばソース電極にサイドウォールを形成した後で梁部を形成するなどして、梁部の固定端側の形状を工夫することができる。一方、後者の構成は、後述する「梁部の他端（自由端）に接続部を形成する工程を含む製造方法」を実現するのに好適である。
【００１４】
本発明の電気光学装置は、一対の基板の間に電気光学材料層が挟持され、前記一対の基板のうちの一方の基板が、上記本発明のスイッチング素子基板であることを特徴とする。
この構成によれば、上記本発明のスイッチング素子基板を用いたことにより画素開口率が高い電気光学装置を実現することができる。
【００１５】
本発明のプロジェクターは、光源と、前記光源から射出された光を変調する光変調手段と、前記光変調手段によって変調された光を投射する投射手段と、を備え、  前記光変調手段が、上記本発明の電気光学装置であることを特徴とする。
この構成によれば、上記本発明の電気光学装置を光変調手段に用いたことにより明るい画像を表示可能なプロジェクターを実現することができる。
【００１６】
本発明のスイッチング素子基板の製造方法は、基板本体上における前記基板本体の表面からの高さが異なる位置に、層間絶縁膜を介してソース電極およびドレイン電極およびゲート電極を形成する工程と、前記層間絶縁膜の前記ソース電極と接する位置に溝を形成する工程と、前記溝の内部に導電性材料を埋め込むことにより一端側が前記ソース電極に接続された梁部を形成する工程と、前記梁部の周辺の前記層間絶縁膜を除去する工程と、を備えたことを特徴とする。
この構成によれば、梁部が基板本体の表面に対して略垂直な方向を向いた本発明のスイッチング素子基板を、半導体製造プロセスを用いて製造することができる。
【００１７】
また、前記梁部を形成する工程において、前記梁部の他端側に前記ドレイン電極に接続された接続部を形成し、前記層間絶縁膜を除去する工程を経た後、前記接続部を選択的に除去することにより前記梁部の他端側を前記ドレイン電極から切り離すことが望ましい。
この構成によれば、梁部の周辺の層間絶縁膜を除去する工程においてスイッチング素子を構成する部材同士、例えば梁部とドレイン電極が固着する現象、いわゆるスティクションと呼ばれる現象を防止でき、製造歩留まりを向上させることができる。詳しくは後述する。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１実施形態の液晶装置の平面図である。
【図２】図１のＨ−Ｈ’線に沿う断面図である。
【図３】液晶装置の表示領域を構成する一つの画素の平面図である。
【図４】図３のＢ−Ｂ’ 線に沿う断面図である。
【図５】スイッチング素子基板の製造手順を示す工程断面図である。
【図６】工程断面図の続きである。
【図７】工程断面図の続きである。
【図８】本発明の第２実施形態のスイッチング素子基板の一画素の平面図である。
【図９】図８のＢ−Ｂ’ 線に沿う断面図である。
【図１０】スイッチング素子基板の製造手順を示す工程断面図である。
【図１１】工程断面図の続きである。
【図１２】工程断面図の続きである。
【図１３】工程断面図の続きである。
【図１４】工程断面図の続きである。
【図１５】本発明のプロジェクターを示す概略構成図である。
【図１６】従来のスイッチング素子の一構造例を示す図である。
【発明を実施するための形態】
【００１９】
［第１実施形態］
以下、本発明の第１実施形態について、図１〜図７を参照して説明する。
本実施形態では、本発明の電気光学装置の一例である液晶装置と、その構成要素であるスイッチング素子基板、およびスイッチング素子基板の製造方法について説明する。
図１は、本実施形態の液晶装置を各構成要素とともに対向基板の側から見た平面図である。図２は、図１のＨ−Ｈ’線に沿う断面図である。図３は、液晶装置の表示領域を構成する一つの画素の平面図である。図４は、図３のＢ−Ｂ’ 線に沿う断面図である。図５〜図７はスイッチング素子基板の製造手順を示す工程断面図である。なお、以下の各図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００２０】
本実施形態の液晶装置１（電気光学装置）は、図１、図２に示すように、スイッチング素子基板２と対向基板３とがシール材４によって貼り合わされ、このシール材４によって区画された領域内に液晶層５（電気光学材料層）が封入されている。液晶層５は、正の誘電率異方性を有する液晶材料から構成されている。シール材４の形成領域の内側の領域には、遮光性材料からなる遮光膜（周辺見切り）６が形成されている。シール材４の外側の周辺回路領域には、データ線駆動回路７および外部回路実装端子８がスイッチング素子基板２の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路９が形成されている。スイッチング素子基板２の残る一辺には、表示領域Ｒの両側に設けられた走査線駆動回路９の間を接続するための複数の配線１０が設けられている。また、対向基板３の角部においては、スイッチング素子基板２と対向基板３との間で電気的導通をとるための基板間導通材１１が配設されている。また、スイッチング素子基板２の液晶層５側の面には、後述する画素電極１３が形成されている。
【００２１】
スイッチング素子基板２には、図３に示すように、互いに平行な複数のデータ線１５と互いに平行な複数の走査線１６とが直交するように形成されている。そして、隣り合う２本のデータ線１５と隣り合う２本の走査線１６とによって区画された矩形状の領域が、表示領域の最小単位である一つの画素１７を構成する。そして、各画素１７に、各画素電極１３に所定の画像信号を供給するためのスイッチング素子１８が形成されている。スイッチング素子１８は、ソース電極１９、ゲート電極２０、ドレイン電極２１、梁部２２を備えている。本実施形態の場合、ソース電極１９は、その一部がデータ線１５と平面的に（基板本体の厚さ方向に）重なるように形成されている。ドレイン電極２１は、その一部がゲート電極２０と平面的に（基板本体の厚さ方向に）重なるように形成されている。また、ソース電極１９の一端に梁部２２が固定されている。
【００２２】
スイッチング素子基板２は、図４に示すように、ガラス基板等からなる基板本体２４上に以下の電極、絶縁膜等が形成されて構成されている。基板本体２４の表面には、第１層間絶縁膜２５を介してデータ線１５が形成され、データ線１５の上方には第２層間絶縁膜２６を介してソース電極１９が積層されている。ソース電極１９は、第２層間絶縁膜２６を貫通する第１コンタクトプラグ２７によってデータ線１５と電気的に接続される一方、自身の上方は第３層間絶縁膜２８に覆われている。また、梁部２２の上端２２ａは固定端としてソース電極１９に固定される一方、下端２２ｂは自由端として宙に浮いている。梁部２２は全体として基板本体２４の表面に対して略垂直な方向に延在しており、本実施形態の場合、梁部２２の上端２２ａ側は斜め下方に延在する部分２２ｃを有している。
【００２３】
梁部２２の下端２２ｂと対向する位置にあたる基板本体２４の表面にゲート電極２０が形成され、梁部２２の中央部と対向する位置にドレイン電極２１が形成されている。ゲート電極２０の一部は第１層間絶縁膜２５に覆われ、ドレイン電極２１の一部は第２層間絶縁膜２６に覆われている。さらに、第２層間絶縁膜２６の上方には第３層間絶縁膜２８が積層され、第３層間絶縁膜２８上に画素電極１３が形成されている。画素電極１３は、第３層間絶縁膜２８を貫通する第２コンタクトプラグ２９によってドレイン電極２１と電気的に接続されている。図４に示す通り、梁部２２とゲート電極２０およびドレイン電極２１の梁部２２寄りの部分とは、第１〜第３層間絶縁膜２５，２６，２９が除去された空間３０に露出している。梁部２２とゲート電極２０間の間隔は、梁部２２とドレイン電極２１間の間隔よりも大きく設定されており、３倍以上あることが望ましい。なお、ゲート電極２０は、図４の断面図に現れない位置で走査線１６に接触しており、走査線１６と電気的に接続されている。
【００２４】
一方、スイッチング素子基板２と対向するように対向基板３が配置され、対向基板３とスイッチング素子基板２とシール材４（図２参照）とによって囲まれた空間に液晶層５が封入されている。対向基板３の液晶層側の面には、図示しない共通電極が形成されるとともに、対向基板３とスイッチング素子基板２の液晶層５側の最表面には配向膜がそれぞれ形成されている。液晶層５を構成する液晶分子の配向状態は、スイッチング素子基板２上の画素電極１３と対向基板３上の共通電極との間に生じる電界によって制御される。
【００２５】
次に、上記構成のスイッチング素子１８のスイッチング動作について説明する。
データ線１５を通じてソース電極１９に画像信号が供給されると、その画像信号に見合った電圧がソース電極１９を経て梁部２２に印加される。このとき、走査線１６を通じてゲート電極２０に例えば１５Ｖ程度の走査信号（電圧）が供給されると、ゲート電極２０と梁部２２との間に静電力が発生し、梁部２２の下端２２ｂがゲート電極２０側に引き寄せられる。ところが、梁部２２とドレイン電極２１との間隔の方が梁部２２とゲート電極２０との間隔よりも小さいため、梁部２２がゲート電極２０に接触するよりも先にドレイン電極２１に接触する。また、ゲート電極２０の電位が０Ｖになると、梁部２２がドレイン電極２１から離れた状態となる。このようにして、画像信号が梁部２２からドレイン電極２１を経て画素電極１３に供給され、その画素における液晶層５の配向状態が制御される。このようなスイッチング動作が全ての画素１７で行われ、表示領域全体として所定の画像が形成される。
【００２６】
以下、上記構成のスイッチング素子基板２の製造方法について説明する。
なお、液晶装置全体の製造工程は周知の方法と同様であるため、説明を省略し、ここでは、本発明の特徴であるスイッチング素子基板の製造工程についてのみ説明する。
【００２７】
まず、図５（ａ）に示すように、ガラス基板等からなる基板本体２４上に、アルミニウム、不純物を導入した多結晶シリコン等の導電膜を、例えばスパッタ法で１００ｎｍの膜厚で成膜する。そして、導電膜をフォトリソグラフィー、ドライエッチング法によりパターニングし、走査線１６（図５（ａ）には図示されない）およびゲート電極２０を形成する（走査線・ゲート電極形成工程）。ドライエッチングの条件は、アルミニウムを用いた場合、エッチングガスとしてBＣｌ３（流量：８０sccm）、Ｃｌ２（流量：１００sccm）を用い、ＲＦパワーを５０Ｗとする。
【００２８】
次に、図５（ｂ）に示すように、走査線１６およびゲート電極２０を覆うように基板本体２４の全面に膜厚５００ｎｍのシリコン酸化膜を成膜し、第１層間絶縁膜２５とする（第１層間絶縁膜形成工程）。第１層間絶縁膜２５の成膜条件は、例えばプラズマＣＶＤ法を用い、ＴＥＯＳ（TetraEthyl OrthoSilicate、流量：１０００sccm）、Ｏ２（流量：４５０sccm）、ＲＦパワーを５００Ｗ、温度を３００℃とする。
【００２９】
次に、走査線・ゲート電極形成工程と同様、膜厚１００ｎｍのアルミニウム等の導電膜の成膜、フォトリソグラフィー、ドライエッチング法によるパターニングを経て、データ線１５およびドレイン電極２１を形成する（データ線・ドレイン電極形成工程）。次に、第１層間絶縁膜形成工程と同様、データ線１５およびドレイン電極２１を覆うように基板本体２４の全面に膜厚５００ｎｍのシリコン酸化膜を成膜し、第２層間絶縁膜２６とする（第２層間絶縁膜形成工程）。
【００３０】
次に、図５（ｃ）に示すように、フォトリソグラフィー、ドライエッチング法により、第２層間絶縁膜２６を貫通してデータ線１５の上面に達する第１コンタクトホール３１を形成する（第１コンタクトホール形成工程）。ドライエッチングの条件は、エッチングガスとしてＣ４Ｆ８（流量：１０sccm）、Ｏ２（流量：５sccm）、Ａｒ（流量：１００sccm）を用い、ＲＦパワーを１０００Ｗとする。その後、第１コンタクトホール３１の内部を埋め込むように基板本体２４の全面にタングステンを成膜した後、エッチングにより第１コンタクトホール３１の内部のみにタングステンを残存させ、第１コンタクトプラグ２７とする（第１コンタクトプラグ形成工程）。
【００３１】
次に、走査線・ゲート電極形成工程と同様、膜厚１００ｎｍのアルミニウム等の導電膜の成膜、フォトリソグラフィー、ドライエッチング法によるパターニングを経て、ソース電極１９を形成する（ソース電極形成工程）。このとき、ソース電極１９は第１コンタクトプラグ２７の上方に位置するようにし、データ線１５とソース電極１９とを電気的に接続する。次に、ソース電極１９を覆うようにシリコン酸化膜を形成し、エッチバックを行うことにより、ソース電極１９の側壁にシリコン酸化膜からなるサイドウォール３２を形成する。ここでのシリコン酸化膜の成膜条件は、例えばプラズマＣＶＤ法を用い、ＴＥＯＳ（流量：１０００sccm）、Ｏ２（流量：４５０sccm）、ＲＦパワーを３００Ｗ、膜厚を１００ｎｍとする。そして、Ｏ２プラズマによるエッチバックを行う。
【００３２】
次に、図５（ｄ）に示すように、サイドウォール３２に隣接した位置に、第２層間絶縁膜２６を貫通し、第１層間絶縁膜２５の途中までに達するトレンチ３３（溝）をドライエッチング法により形成する（トレンチ形成工程）。ドライエッチングの条件は、エッチングガスとしてＣ４Ｆ８（流量：１０sccm）、Ｏ２（流量：５sccm）、Ａｒ（流量：１００sccm）を用い、ＲＦパワーを１０００Ｗとする。
【００３３】
次に、トレンチ３３の内部を含む基板本体の全面に、アルミニウム、不純物を導入した多結晶シリコン等の導電膜を、例えばスパッタ法で５０ｎｍの膜厚で成膜する。そして、図６（ａ）に示すように、導電膜をフォトリソグラフィー、ドライエッチング法によりパターニングしてソース電極１９の上面に掛かる位置からトレンチ３３の底部に至る部分を残存させ、導電膜からなる梁部２２を形成する（梁部形成工程）。ドライエッチングの条件は、アルミニウムを用いた場合、エッチングガスとしてBＣｌ３（流量：８０sccm）、Ｃｌ２（流量：１００sccm）を用い、ＲＦパワーを５０Ｗとする。
【００３４】
次に、ソース電極１９および梁部２２を覆うように基板本体２４の全面に膜厚５００ｎｍのシリコン酸化膜を成膜し、第３層間絶縁膜２８とする（第３層間絶縁膜形成工程）。
次に、図６（ｂ）に示すように、フォトリソグラフィー、ドライエッチング法により、第３層間絶縁膜２８、第２層間絶縁膜２６を貫通してドレイン電極２１の上面に達する第２コンタクトホール３４を形成する（第２コンタクトホール形成工程）。ドライエッチングの条件は、エッチングガスとしてＣ４Ｆ８（流量：１０sccm）、Ｏ２（流量：５sccm）、Ａｒ（流量：１００sccm）を用い、ＲＦパワーを１０００Ｗとする。
【００３５】
次に、第２コンタクトホール３４の内部を埋め込むように基板本体２４の全面にタングステンを成膜した後、エッチングにより第２コンタクトホール３４の内部のみにタングステンを残存させ、第２コンタクトプラグ２９とする（第２コンタクトプラグ形成工程）。
次に、基板本体２４の全面にＩＴＯ（Indium Tin Oxide）を成膜した後、図７（ａ）に示すように、フォトリソグラフィー、エッチング法によりＩＴＯをパターニングし、画素電極１３を形成する（画素電極形成工程）。
【００３６】
次に、図７（ｂ）に示すように、フォトリソグラフィー、エッチング法により第３層間絶縁膜２８、第２層間絶縁膜２６、第１層間絶縁膜２５をパターニングし、梁部２２の周辺とドレイン電極２１の一部およびゲート電極２０の一部が露出するようにこれら層間絶縁膜２８，２６，２５を局所的に除去する（層間絶縁膜除去工程）。このとき、シリコン酸化膜からなるサイドウォール３２も同時に除去される。ここでのエッチングには、例えばベーパーフッ酸によるウェットエッチングを用いることができる。この工程により、それまで層間絶縁膜２８，２６，２５に埋め込まれていた梁部２２が空間３０に開放されて、梁部２２が弾性変形可能な状態となる。
以上の工程により、本実施形態のスイッチング素子基板２が完成する。
【００３７】
本実施形態の液晶装置１においては、梁部２２の延在方向が基板本体２４の表面に対して略垂直な方向を向いているので、基板本体２４の表面に射影したスイッチング素子１８の占有面積、すなわちスイッチング素子１８の遮光面積を従来に比べて縮小できる。特に本実施形態の場合、ソース電極１９の一部がデータ線１５と重なる位置にあり、ドレイン電極２１の一部がゲート電極２０と重なる位置にあるため、スイッチング素子１８の占有面積をより縮小できる。また、十分な静電力を得るために必要な梁部２２や各種電極の面積を基板本体２４の厚さ（高さ）方向で稼げるため、スイッチング動作に支障を来すことがない。したがって、光による誤動作が生じない画素スイッチング素子が得られるとともに、スイッチング素子自身による遮光面積を十分に小さくでき、画素開口率が高い液晶装置を実現できる。
【００３８】
プロジェクター用のライトバルブに適用する液晶装置の場合、例えば、１０μｍ角の画素が１０２４×７６８（解像度：ＸＧＡ仕様）個集積されており、各画素に本実施形態のスイッチング素子１８が形成されている。梁部が基板面と平行に延在する従来のスイッチング素子を用いると、スイッチング素子が３μｍ×５μｍ程度の領域を占め、このスイッチング素子自体が透過光の遮蔽物となってしまう。これに対し、本実施形態のスイッチング素子１８を用いると、スイッチング素子１８を３μｍ×１μｍ以下の遮蔽物とすることができ、大幅な開口率向上を実現できる。
【００３９】
［第２実施形態］
以下、本発明の第２実施形態について、図８〜図１４を参照して説明する。
本実施形態も第１実施形態と同様、スイッチング素子基板とその製造方法を中心に説明する。本実施形態のスイッチング素子基板の基本構成は第１実施形態と同様であり、電極の積層順と梁部の固定端が下側、自由端が上側に位置している点が第１実施形態と異なっている。よって、第１実施形態と共通な部分の説明は省略し、第１実施形態と異なる部分についてのみ説明する。
図８は、本実施形態のスイッチング素子基板の一つの画素の平面図である。図９は、図８のＢ−Ｂ’ 線に沿う断面図である。図１０〜図１４はスイッチング素子基板の製造手順を示す工程断面図である。図１０〜図１４においても、第１実施形態で用いた図面中の構成要素と共通の構成要素には同一の符号を付す。
【００４０】
本実施形態のスイッチング素子基板４２は、図９に示すように、データ線１５の直上にソース電極１９が形成されている。ソース電極１９の側壁には梁部４３の下端４３ａが固定されており、梁部４３の下端４３ａが固定端となっている。一方、梁部４３の上端４３ｂは空間に開放されており、自由端となっている。また、ソース電極１９の上層にあたる第２層間絶縁膜２６上にはゲート電極２０が形成され、ゲート電極２０と走査線１６とは第２層間絶縁膜２６、第１層間絶縁膜２５を貫通する第１コンタクトプラグ２７によって電気的に接続されている。さらに、ゲート電極２０の上層にあたる第３層間絶縁膜２８上にはドレイン電極２１が形成され、ドレイン電極２１と画素電極１３とは第５層間絶縁膜４５、第４層間絶縁膜４４を貫通する第２コンタクトプラグ４６によって電気的に接続されている。
【００４１】
本実施形態の場合も第１実施形態と同様、図８に示すように、ソース電極１９は、その一部がデータ線１５と平面的に（基板本体２４の厚さ方向に）重なるように形成されている。ドレイン電極２１は、その一部がゲート電極１６と平面的に（基板本体の厚さ方向に）重なるように形成されている。
【００４２】
以下、本実施形態のスイッチング素子基板４２の製造方法について説明する。
図１０（ａ）に示すように、基板本体２４上に、走査線１６、第１層間絶縁膜２５、データ線１５を形成した後、アルミニウム、不純物を導入した多結晶シリコン等からなる膜厚１００ｎｍの導電膜を成膜し、フォトリソグラフィー、エッチング法により導電膜をパターニングし、ソース電極１９を形成する（ソース電極形成工程）。ドライエッチングの条件は、アルミニウムを用いた場合、エッチングガスとしてBＣｌ３（流量：８０sccm）、Ｃｌ２（流量：１００sccm）を用い、ＲＦパワーを５０Ｗとする。
【００４３】
次に、図１０（ｂ）に示すように、データ線１５およびソース電極１９を覆うように基板本体２４の全面に膜厚５００ｎｍのシリコン酸化膜を成膜し、これを平坦化して第２層間絶縁膜２６とする（第２層間絶縁膜形成工程）。第２層間絶縁膜２６の成膜条件は、例えばプラズマＣＶＤ法を用い、ＴＥＯＳ（流量：１０００sccm）、Ｏ２（流量：４５０sccm）、ＲＦパワーを５００Ｗ、温度を３００℃とする。
次に、フォトリソグラフィー、ドライエッチング法により、第２層間絶縁膜２６、第１層間絶縁膜２５を貫通して走査線１６の上面に達する第１コンタクトホール３１を形成する（第１コンタクトホール形成工程）。ドライエッチングの条件は、エッチングガスとしてＣ４Ｆ８（流量：１０sccm）、Ｏ２（流量：５sccm）、Ａｒ（流量：１００sccm）を用い、ＲＦパワーを１０００Ｗとする。
【００４４】
次に、図１０（ｃ）に示すように、第１コンタクトホール３１の内部を埋め込むように基板本体２４の全面にタングステンを成膜した後、エッチングにより第１コンタクトホール３１の内部のみにタングステンを残存させ、第１コンタクトプラグ２７とする（第１コンタクトプラグ形成工程）。
次に、ソース電極形成工程と同様、膜厚１００ｎｍのアルミニウム等の導電膜の成膜、フォトリソグラフィー、ドライエッチング法によるパターニングを経て、第１コンタクトプラグ２７の上層にゲート電極２０を形成する（ゲート電極形成工程）。
【００４５】
次に、図１１（ａ）に示すように、第１層間絶縁膜形成工程と同様、ゲート電極２０を覆うように基板本体２４の全面に膜厚５００ｎｍのシリコン酸化膜を成膜し、第３層間絶縁膜２８とする（第３層間絶縁膜形成工程）。
さらに、第３層間絶縁膜２８上に、ソース電極形成工程と同様、膜厚１００ｎｍのアルミニウム等の導電膜の成膜、フォトリソグラフィー、ドライエッチング法によるパターニングを経て、ドレイン電極２１を形成する（ドレイン電極形成工程）。次に、第１層間絶縁膜形成工程と同様、ドレイン電極２１を覆うように基板本体２４の全面に膜厚５００ｎｍのシリコン酸化膜を成膜し、第４層間絶縁膜４４とする（第４層間絶縁膜形成工程）。
【００４６】
次に、図１１（ｂ）に示すように、フォトリソグラフィー、ドライエッチング法を用いて、第４層間絶縁膜４４、第３層間絶縁膜２８、第２層間絶縁膜２６の一部を貫通してソース電極１９の側壁に達するトレンチ３３を形成する（トレンチ形成工程）。ドライエッチングの条件は、エッチングガスとしてＣ４Ｆ８（流量：１０sccm）、Ｏ２（流量：５sccm）、Ａｒ（流量：１００sccm）を用い、ＲＦパワーを１０００Ｗとする。
【００４７】
次に、図１１（ｃ）に示すように、フォトリソグラフィー、ドライエッチング法を用いて第４層間絶縁膜４４をパターニングすることにより、後で形成する梁部４３とドレイン電極２１とを接続する接続部を形成するための接続孔４７、後で形成する画素電極１３とドレイン電極２１とを接続するための第２コンタクトホール３４を同時に形成する。ドライエッチングの条件は、エッチングガスとしてＣ４Ｆ８（流量：１０sccm）、Ｏ２（流量：５sccm）、Ａｒ（流量：１００sccm）を用い、ＲＦパワーを５００Ｗとする。
【００４８】
次に、トレンチ３３の内部を含む基板本体２４の全面に、アルミニウム、不純物を導入した多結晶シリコン等の導電膜を、例えばスパッタ法で２０ｎｍの膜厚で成膜する。そして、図１２（ａ）に示すように、導電膜をフォトリソグラフィー、ドライエッチング法によりパターニングし、トレンチ３３の内部と第１接続孔４７の内部、第２コンタクトホール３４の内部にあたる部分を残存させ、導電膜からなる梁部４３、梁部４３と一体に形成されて梁部４３とドレイン電極２１とを接続する接続部４８、後で形成する画素電極１３とドレイン電極２１とを接続するための第２コンタクトプラグ２９を同時に形成する（梁部形成工程）。ドライエッチングの条件は、アルミニウムを用いた場合、エッチングガスとしてBＣｌ３（流量：８０sccm）、Ｃｌ２（流量：１００sccm）を用い、ＲＦパワーを５０Ｗとする。
【００４９】
次に、図１２（ｂ）に示すように、基板本体２４の全面にシリコン酸化膜からなる第５層間絶縁膜４５を形成した後、第５層間絶縁膜４５をフォトリソグラフィー、ドライエッチング法によりパターニングし、第２コンタクトプラグ２９を露出させる第３コンタクトホール４９を形成する。
【００５０】
次に、第３コンタクトホール４９の内部を埋め込むようにスパッタ法により基板本体２４の全面に膜厚２０ｎｍのアルミニウムを成膜した後、エッチバックを行うことにより、図１３（ａ）に示すように、第３コンタクトホール４９の内部のみにアルミニウムを残存させ、第３コンタクトプラグ５０とする。
【００５１】
次に、基板本体２４の全面にＩＴＯを成膜した後、図１３（ｂ）に示すように、フォトリソグラフィー、エッチング法により第３コンタクトプラグ５０の上方の部分が残存するようにＩＴＯをパターニングし、画素電極１３を形成する（画素電極形成工程）。このとき、画素電極１３のパターンが接続部４８の上方にかからないように設計しておく。
【００５２】
次に、図１４（ａ）に示すように、フォトリソグラフィー、エッチング法により第５層間絶縁膜４５、第４層間絶縁膜４４、第３層間絶縁膜２８、第２層間絶縁膜２６、第１層間絶縁膜２５をパターニングし、梁部４３の周辺とドレイン電極２１の一部およびゲート電極２０の一部が露出するように、これらの層間絶縁膜４５，４４，２８，２６，２５を局所的に除去する（層間絶縁膜除去工程）。ここでのエッチングには、例えばベーパーフッ酸によるウェットエッチングを用いることができる。また、ウェットエッチング後に乾燥を行う。以上の工程で、それまで層間絶縁膜４５，４４，２８，２６，２５に埋め込まれていた梁部４３が空間３０に開放される。ただし、この時点では、梁部４３の上端４３ｂは接続部４８によってドレイン電極２１と繋がっている。
【００５３】
次に、フォトリソグラフィー、ドライエッチング法を用いて梁部４３とドレイン電極２１とを繋いでいる接続部４８だけを選択的に除去することにより、図１４（ｂ）に示すように、梁部４３の上端４３ｂがドレイン電極２１から切り離され、梁部４３の上端４３ｂが自由端となって梁部４３の全体が弾性変形可能となる。
以上の工程により、本実施形態のスイッチング素子基板４２が完成する。
【００５４】
本実施形態においても、梁部４３の延在方向が基板本体２４の表面に対して略垂直な方向を向いているので、スイッチング素子３８の遮光面積を従来に比べて縮小でき、画素開口率が高い液晶装置を実現できる、という第１実施形態と同様の効果を得ることができる。
【００５５】
ところで、一般に梁部を空間に開放するためにフッ酸等を用いて犠牲層（本実施形態ではシリコン酸化膜）を除去する場合、エッチング後の乾燥時に構造体と基板との隙間、あるいは隣接する構造体間の隙間にエッチング液が入り込み、水の表面張力が発生する。ここで、構造体の剛性が低いと、表面張力により互いが吸い寄せられてそのまま固着する現象、いわゆるスティクションが発生する。特に、本発明のような光変調装置等に適用するスイッチング素子の場合、デバイスの感度向上や動作電圧の低減を狙って構造体（梁部）の剛性を低くしたり、犠牲層を薄くしたりする必要がある。そのため、スティクションは大きな不良要因の一つとなり、改善策が必要である。
【００５６】
スティクションの防止策としては、水の表面張力を抑えるという観点から様々な検討がなされている（特開平３−５０２２６８号、特開平１１−２９４９４８号、特表２００３−５１０８０１号、特表２００１−１２９７９８号参照）。しかしながら、これらの対策はいずれも、エッチングあるいは乾燥の方法が特殊であり、より一般的に実施可能な対策が望まれていた。
【００５７】
その点、本実施形態の製造方法によれば、梁部４３を空間３０に開放するための層間絶縁膜除去工程において、梁部４３の上端４３ｂがドレイン電極２１と接続部４８で繋がっているため、接続部４８によって梁部４３とドレイン電極２１との間隙が保たれる。これにより、層間絶縁膜除去工程のフッ酸の浸入による梁部４３とドレイン電極２１とのスティクションを確実に抑制することができる。
【００５８】
［プロジェクター］
上記実施形態の液晶装置１をライトバルブ（光変調手段）として用いたプロジェクターについて説明する。
図１５は、プロジェクターの一構成例を示す平面配置図である。図１５に示すように、プロジェクター１１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６、および２枚のダイクロイックミラー１１０８によって赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３つの色光に分離され、各色光に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ、１１１０Ｇに入射される。
【００５９】
液晶パネル１１１０Ｒ、１１１０Ｂ、１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動される。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ光およびＢ光が９０度に屈折する一方、Ｇ光が直進する。このようにして、各色の画像が合成された後、投射レンズ１１１４（投射手段）を介してスクリーン等にカラー画像が投射される。
本実施形態によれば、高い画素開口率を有する上記実施形態の液晶装置をライトバルブとして備えたことにより、明るい表示が可能なプロジェクターを実現することができる。
【００６０】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施形態では、データ線とソース電極とを平面的に重なる位置に配置したが、データ線とソース電極とを平面的に重ねずに並べて配置しても良い。また、基板本体の上面側に電極等を積層してスイッチング素子を形成する代わりに、基板本体を掘り込んで凹部を形成し、その凹部内にスイッチング素子を形成する構成としても良い。その他、スイッチング素子基板を構成する各部の形状、寸法、構成材料等については適宜変更が可能である。また、本発明のスイッチング素子基板は、液晶装置に限らず、有機ＥＬ装置等の他の電気光学装置にも適用が可能である。
【符号の説明】
【００６１】
１…液晶装置（電気光学装置）、２，４２…スイッチング素子基板、３…対向基板、５…液晶層（電気光学材料層）、１５…データ線、１６…走査線、１８，３８…スイッチング素子、１９…ソース電極、２０…ゲート電極、２１…ドレイン電極、２２，４３…梁部、２４…基板本体、３３…トレンチ（溝）、４８…接続部。
【図１】
2010157469.tif 000003
【図２】
2010157469.tif 000004
【図３】
2010157469.tif 000005
【図４】
2010157469.tif 000006
【図５】
2010157469.tif 000007
【図６】
2010157469.tif 000008
【図７】
2010157469.tif 000009
【図８】
2010157469.tif 000010
【図９】
2010157469.tif 000011
【図１０】
2010157469.tif 000012
【図１１】
2010157469.tif 000013
【図１２】
2010157469.tif 000014
【図１３】
2010157469.tif 000015
【図１４】
2010157469.tif 000016
【図１５】
2010157469.tif 000017
【図１６】
2010157469.tif 000018