(57)【要約】【課題】自己共振周波数が低くＱ値が高いスパイラルインダクタを提供する。【解決手段】スパイラルインダクタ１は、平板状の絶縁基板と、絶縁基板の主表面に配置されたらせん形状を有する導体線１１ａとを有し、導体線１１ａの巻き数Ｔｕ１〜Ｔｕ９を変数とする導体線１１ａの線幅の関数がＶ字形関数或いはＵ字形関数である。導体線１１ａの間隔が一定であり且つ導体線１１ａの外径が等しい場合、スパイラルインダクタ１の寄生容量は、導体線１１ａの最内周と最外周を除く巻き数Ｔｕ２〜Ｔｕ８における導体線１１ａと引き出し線１０との間の静電容量が支配的となる。Ｕ字形関数或いはＶ字形関数のスパイラルインダクタ１は、最内周Ｔｕ１及び最外周Ｔｕ９の線幅が広くなるので、線幅の総和が等しい場合であっても、結果的に引き出し線１０が横切る導体線１１ａの線幅が減少し、スパイラルインダクタ１の寄生容量が減少する。【選択図】図１
2010272625.tif 000002
【特許請求の範囲】
【請求項１】
平板状の絶縁基板と、前記絶縁基板の主表面に配置されたらせん形状を有する導体線とを有するスパイラルインダクタであって、前記導体線の巻き数を変数とする前記導体線の線幅の関数は、Ｖ字形関数或いはＵ字形関数であることを特徴とするスパイラルインダクタ。
【請求項２】
前記導体線の線幅の関数は、前記導体線の最外周及び最内周を除く巻き数において極小値を取ることを特徴とする請求項１に記載のスパイラルインダクタ。
【請求項３】
前記線幅の関数は、中心付近の巻き数において極小値を取ることを特徴とする請求項２に記載のスパイラルインダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、巻き数に応じて導体線の線幅が異なるスパイラルインダクタに関する。
【背景技術】
【０００２】
半導体等を微細に加工して半導体素子を製造する技術の進歩によって、様々なタイプのトランジスタやダイオード、抵抗体、及びキャパシタなどの回路素子の小型化が進んでいるが、インダクタの小型化においては依然として多くの課題が残されている。
【０００３】
例えば、半導体基板上方の金属配線層に形成されたらせん状の金属配線からなるスパイラルインダクタが従来から知られているが、らせん状の金属配線の抵抗が高いため、スパイラルインダクタのＱ値が低下してしまう。
【０００４】
そこで、インダクタンスを大きくしてＱ値を向上させるために、金属配線の間隔を等しくした状態で、外側に位置する金属配線の線幅よりも内側に位置する金属配線の線幅を狭くしたスパイラル状のインダクタが提案されている（特許文献１参照）。
【０００５】
また、自己共振周波数の低下を抑えてＱ値を向上させるために、渦巻状の内側に位置する金属配線の間隔を渦巻状の外側に位置する金属配線の間隔よりも狭くしたスパイラルインダクタが提案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１３４３１９号公報
【特許文献２】特開２００５−３２９７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１において、らせん形状の金属配線の線幅は、内側が狭く外側へ向かって広くなっている。すなわち、金属配線の巻き数を変数とする金属配線の線幅の関数は、金属配線の内周から外周に向かって単調に増加する関数となる。本発明の発明者は、特許文献１に開示された単調増加関数に比べてＱ値が高くなるような金属配線の線幅の関数を見出した。
【０００８】
本発明の目的は、Ｑ値が高いスパイラルインダクタを提供することである。
【課題を解決するための手段】
【０００９】
本発明の特徴は、平板状の絶縁基板と、絶縁基板の主表面に配置されたらせん形状を有する導体線とを有するスパイラルインダクタであって、導体線の巻き数を変数とする導体線の線幅の関数がＶ字形関数或いはＵ字形関数であることである。
【００１０】
導体線同士の間隔（線間のギャップ）が一定であり且つ導体線の外径が等しい場合、スパイラルインダクタの寄生容量は、導体線の最内周と最外周を除く巻き数における導体線と引き出し線との間の静電容量が支配的となる。Ｕ字形関数或いはＶ字形関数のスパイラルインダクタと線幅一定のスパイラルインダクタとを比較すると、Ｕ字形関数或いはＶ字形関数のスパイラルインダクタの方が、最内周及び最外周の線幅が広くなるので、線幅の総和が両者で等しい場合であっても、結果的に引き出し線が横切る導体線の線幅が減少する。したがって、線幅の総和に占める最内周、最外周の割合が大きい場合、寄生容量は減少する。寄生容量が減少すれば、自己共振周波数が低下して、スパイラルインダクタのＱ値が向上する。
【００１１】
本発明の特徴において、導体線の線幅の関数が、導体線の最外周及び最内周を除く巻き数において極小値を取る関数であってもよい。導体線の線幅の関数は、極小値を取る巻き数の数が１つである場合、Ｖ字形関数となり、極小値を取る巻き数の数が２以上である場合、Ｕ字形関数となる。なお、関数の極小値が同時に関数の最小値であっても構わない。
【００１２】
本発明の特徴において、導体線の線幅の関数が、中心付近の巻き数において極小値を取る関数であってもよい。ここで「中心付近の巻き数」とは、例えば、全体の巻き数が９である場合、巻き数４〜巻き数６の範囲である。
【発明の効果】
【００１３】
本発明のスパイラルインダクタによれば、自己共振周波数が低下してＱ値を向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態に係わるスパイラルインダクタ１の平面形状を示す上面図である。
【図２】第１の比較例に関わるスパイラルインダクタ２の平面形状を示す上面図である。
【図３】第２の比較例に関わるスパイラルインダクタ３の平面形状を示す上面図である。
【図４】図１〜図３の導体線１１ａの巻き数Ｔｕ１〜Ｔｕ９を変数とする導体線１１ａの線幅の関数を示すグラフである。
【図５】スパイラルインダクタ１〜３のシミュレーション結果（インダクタンスＬ）を示すグラフである。
【図６】スパイラルインダクタ１対スパイラルインダクタ２のＱ値の比率、スパイラルインダクタ３対スパイラルインダクタ２のＱ値の比率を示すグラフである。
【図７】第２の計算例に係わるスパイラルインダクタＨ１〜Ｈ６、Ｈ９について、導体線１１ａの巻き数Ｔｕ１〜Ｔｕ９を変数とする導体線１１ａの線幅の関数を示すグラフである。
【図８】図７に示す線幅について行ったスパイラルインダクタＨ１、Ｈ２、Ｈ４〜Ｈ６、Ｈ９のシミュレーション結果（Ｑ値）を示すグラフである。
【図９】スパイラルインダクタ１〜３の内径Ｄｉｎ、インダクタンスＬｔｏｔ、Ｑ値、及び外径Ｄｏｕｔを示す表である。
【発明を実施するための形態】
【００１５】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一部分には同一符号を付している。
【００１６】
先ず、図１を参照して、本発明の実施の形態に係わるスパイラルインダクタ１の平面形状を説明する。本発明の実施の形態に係わるスパイラルインダクタ１は、平板状の絶縁基板と、絶縁基板の主表面に配置されたらせん形状を有する導体線１１ａと、導体線１１ａの内側端部の電位を外側へ引き出す引き出し線１０と、導体線１１ａの外側において引き出し線１０に接続されたパッド部１１ｂとを有する。
【００１７】
導体線１１ａの総巻数は９であり、導体線１１ａの内側から外側へ向かって巻き数を数えると、巻き数Ｔｕ１、Ｔｕ２、Ｔｕ３、・・・Ｔｕ７、Ｔｕ１８、Ｔｕ９となる。導体線１１ａの線幅は、導体線１１ａの巻き数Ｔｕ１〜Ｔｕ９に応じて異なる。具体的には、導体線１１ａの巻き数Ｔｕ１〜Ｔｕ９を変数とする導体線１１ａの線幅の関数は、中心付近の巻き数Ｔｕ４〜Ｔｕ６において極小値或いは最小値を取る。導体線１１ａの巻き数Ｔｕ１〜Ｔｕ９を変数とする導体線１１ａの線幅の関数については図４を参照して後述する。
【００１８】
導体線１１ａは、更に、正方形に近似した形状を有する。「正方形に近似した形状」とは、具体的に、導体線１１ａの最外周が、略等しい長さの線分状の要素Ｐ１、Ｐ２、Ｐ３を直列に接続した形状を有し、且つ最外周の内側に、要素Ｐ１、Ｐ２、Ｐ３に沿って順次、線分状の要素を直列に接続した形状を示す。線分状の要素同士は直角を成して接続されている。
【００１９】
導体線１１ａ及びパッド部１１ｂは、平板状の絶縁基板の主表面に配置されている。絶縁基板は、例えば単結晶シリコンからなる半導体基板と、半導体基板の上に配置された酸化ケイ膜（ＳｉＯ２）あるいは窒化ケイ素膜（Ｓｉ３Ｏ４）からなる絶縁膜とを備える。導体線１１ａ及びパッド部１１ｂは絶縁膜の上に配置されている。導体線１１ａ及びパッド部１１ｂの上には、更に酸化ケイ膜や窒化ケイ素膜などの積層膜からなる保護膜が配置される。導体線１１ａ及びパッド部１１ｂは、例えば、アルミニウム、銅などの金属や高濃度の不純物が添加された半導体を含む導体からなる。
【００２０】
絶縁膜は、半導体基板上に配置された第１の絶縁層と、第１の層の上に配置された第２の絶縁層とからなり、第１の絶縁層と第２の絶縁層との間に引き出し線１０が配置されている。図１において引き出し線１０の一端は導体線１１ａの内側端部と重ね合わされている。この重ね合わされた部分に第２の絶縁層を貫通するコンタクトプラグ１４ｂが配置され、コンタクトプラグ１４ｂは、引き出し線１０の一端と導体線１１ａの内側端部との間を電気的に接続している。
【００２１】
パッド部１１ｂは、導体線１１ａの外側端部に隣接して配置されている。図１において引き出し線１０の他端はパッド部１１ｂと重ね合わされている。この重ね合わされた部分に第２の絶縁層を貫通するコンタクトプラグ１４ａが配置され、コンタクトプラグ１４ａは、引き出し線１０の他端とパッド部１１ｂとの間を電気的に接続している。図１において、引き出し線１０は、導体線１１ａの総ての巻き数Ｔｕ１〜Ｔｕ９において、導体線１１ａと略垂直に交差している。
【００２２】
図１に示したスパイラルインダクタ１は、既知の半導体製造技術を用いて製造することができる。例えば、J. N. Burghartz, M. Soyuer, and K. A. Jenkins, “Integrated RF and Microwave Components in BiCMOS Technology,” IEEE Trans. Electron Devices, vol.43, no.9, pp.1559-1570. に記載されている半導体製造技術を用いて製造することができる。スパイラルインダクタの製造方法の具体的な一例を以下に示す。
【００２３】
先ず、シリコン基板等の半導体基板を用意し、半導体基板上に化学的気相成長法（ＣＶＤ法）によって酸化ケイ素膜からなる第１の絶縁層を積層する。第１の絶縁層の上に、スパッタ法によりアルミニウムと銅の合金（ＡｌＣｕ）の金属膜を堆積する。フォトリソグラフィ法により引き出し線１０の平面形状に相当するレジストパターンを形成し、このレジストパターンをマスクとして反応性イオンエッチング法（ＲＩＥ）などの異方性エッチング法を用いて金属膜を選択的にエッチングして引き出し線１０を形成する。そして、引き出し線１０の上に、ＣＶＤ法を用いて第２の絶縁層を形成する。
【００２４】
フォトリソグラフィ法、ＲＩＥなどの異方性エッチング法などを用いて、コンタクトプラグ１４ａ、１４ｂに相当する位置の第２の絶縁層に対して開孔部を形成し、開孔部内にＡｌＣｕ等の導電体を埋め込んで、コンタクトプラグ１４ａ、１４ｂを形成する。
【００２５】
そして、第２の絶縁層及びコンタクトプラグ１４ａ、１４ｂの上に、スパッタ法によりＡｌＣｕの金属膜を堆積する。フォトリソグラフィ法により導体線１１ａ及びパッド部１１ｂの平面形状に相当するレジストパターンを形成し、このレジストパターンをマスクとしてＲＩＥなどの異方性エッチング法を用いて金属膜を選択的にエッチングして導体線１１ａ及びパッド部１１ｂを形成する。そして、導体線１１ａ及びパッド部１１ｂの上に、ＣＶＤ法を用いて保護膜を形成する。以上の半導体製造プロセスを経て、図１に示したスパイラルインダクタ１が完成する。
【００２６】
図２を参照して、第１の比較例に係わるスパイラルインダクタ２の平面形状を説明する。スパイラルインダクタ２は、スパイラルインダクタ１と異なり、導体線１１ａの線幅は、巻き数Ｔｕ１〜Ｔｕ９によらず一定である。スパイラルインダクタ２の他の構成は、スパイラルインダクタ１と同じであり、説明を省略する。
【００２７】
図３を参照して、第２の比較例に係わるスパイラルインダクタ３の平面形状を説明する。スパイラルインダクタ３は、スパイラルインダクタ１と同様に、導体線１１ａの線幅が、巻き数Ｔｕ１〜Ｔｕ９に応じて異なる。しかし、スパイラルインダクタ３において、導体線１１ａの巻き数Ｔｕ１〜Ｔｕ９を変数とする導体線１１ａの線幅の関数は、導体線１１ａの内周から外周に向かって、すなわち、巻き数Ｔｕ１から巻き数Ｔｕ９に向かって単調に増加する関数となる。つまり、スパイラルインダクタ３は特許文献１に開示されたスパイラルインダクタに相当する。スパイラルインダクタ３の他の構成は、スパイラルインダクタ１と同じであり、説明を省略する。
【００２８】
図４を参照して、図１〜図３のスパイラルインダクタ１〜３について、導体線１１ａの巻き数Ｔｕ１〜Ｔｕ９を変数とする導体線１１ａの線幅の関数を説明する。縦軸は導体線１１ａの線幅を示し、横軸は巻き数Ｔｕ１〜Ｔｕ９を示す。スパイラルインダクタ１における導体線１１ａの線幅の関数は、中心付近の巻き数において極小値（９μｍ）を取る。ここで「中心付近の巻き数」とは、例えば、全体の巻き数が９である場合、巻き数Ｔｕ４〜巻き数Ｔｕ６の範囲である。極小値の数は２以上（図４では３つ）である。この場合、導体線１１ａの線幅の関数は「Ｕ字形関数」となる。また、「極小値」は、同時に、当該関数の最小値でもあり、巻き数Ｔｕ１〜Ｔｕ３、Ｔｕ７〜Ｔｕ９における線幅は巻き数Ｔｕ４〜Ｔｕ６における線幅よりも広い。巻き数Ｔｕ１〜Ｔｕ４において線幅は単調に減少し、巻き数Ｔｕ６〜Ｔｕ９において線幅は単調に増加する。
【００２９】
なお、極小値の数は１だけであってもよい。この場合、導体線１１ａの線幅の関数は「Ｖ字形関数」となる。また、スパイラルインダクタ１における導体線１１ａの線幅の関数が、中心付近の巻き数Ｔｕ４〜Ｔｕ６に極小値を取っている場合を示すが、これだけに限定されない。スパイラルインダクタ１における導体線１１ａの線幅の関数は、導体線１１ａの最外周Ｔｕ９及び最内周Ｔｕ１を除く巻き数Ｔｕ２〜Ｔｕ８において極小値を取る「Ｕ字形関数」或いは「Ｖ字形関数」であればよい。更に、「極小値」は最小値でなくてもよい。
【００３０】
これに対して、スパイラルインダクタ２における導体線１１ａの線幅の関数は、巻き数Ｔｕ１〜Ｔｕ９に係わらず導体線１１ａの線幅が一定値（１０μｍ）を取る関数である。また、スパイラルインダクタ３における導体線１１ａの線幅の関数は、巻き数Ｔｕ１から巻き数Ｔｕ９に向かって単調に増加する関数である。
【００３１】
図１〜図３に示すスパイラルインダクタ１〜３は、外径Ｄｏｕｔ（２８４μｍ）及び特定の周波数（４２９ＭＨｚ）におけるインダクタンスＬ（１８．５ｎＨ）が等しくなるように設計されている。
【００３２】
具体的には、図１〜図３に示すスパイラルインダクタ１〜３の内径Ｄｉｎは、それぞれ９３μｍ、９７μｍ、１０１μｍである。図１〜図３に示すスパイラルインダクタ１〜３は、共通して、外径Ｄｏｕｔが２８４μｍ、導体線１１ａ同士の隙間が１μｍ、導体線１１ａの膜厚が０．５７μｍである。また、第１の絶縁層、第２の絶縁層、及び保護膜は、総て酸化ケイ膜からなり、第１の絶縁層、第２の絶縁層、及び保護膜の厚さは、それぞれ５．３５μｍ、１．４２μｍ、２．８４μｍである。
（第１の計算例）
【００３３】
スパイラルインダクタ１〜３について行ったシミュレーションの結果を説明する。図５は、スパイラルインダクタ１〜３のシミュレーション結果（インダクタンスＬ）を示すグラフである。縦軸がインダクタンス（ｎＬ）であり、横軸が周波数（ＧＨｚ）である。〜１．５ＧＨｚまでの周波数帯域において、スパイラルインダクタ１〜３のインダクタンスＬはほぼ等しくなった。
【００３４】
図６は、スパイラルインダクタ１対スパイラルインダクタ２のＱ値の比率、スパイラルインダクタ３対スパイラルインダクタ２のＱ値の比率を示すグラフである。縦軸がＱ値の比率であり、横軸が周波数（ＧＨｚ）である。低周波数帯域において、図１／図２が図３／図２よりも大きいことから、スパイラルインダクタ１のＱ値はスパイラルインダクタ３に比べて大きいことが分かる。また、低周波数帯域において、図１／図２が１．００よりも大きくなっていることから、スパイラルインダクタ１のＱ値はスパイラルインダクタ２に比べて大きいことが分かる。
【００３５】
また、引き出し線１０と重なっている導体線１１ａの線幅の総和は、図２のスパイラルインダクタ２については７０μｍであり、図１のスパイラルインダクタ１については６９μｍであった。
【００３６】
スパイラルインダクタ１〜３の内径Ｄｉｎ、インダクタンスＬｔｏｔ、Ｑ値、及び外径Ｄｏｕｔを図９の表にまとめた。スパイラルインダクタ１のＱ値が最も大きいことが分かる。
（第２の計算例）
【００３７】
図４に示す線幅の替わりに、図７に示す線幅について行ったスパイラルインダクタＨ１〜Ｈ６、Ｈ９のシミュレーション結果を説明する。スパイラルインダクタＨ１〜Ｈ６、Ｈ９の構成は、巻き数Ｔｕ１〜Ｔｕ９を変数とする導体線１１ａの線幅の関数を除いて、図１に示したスパイラルインダクタ１と同じであり、図示及び説明を省略する。
【００３８】
図７は、スパイラルインダクタＨ１〜Ｈ６、Ｈ９について、導体線１１ａの巻き数Ｔｕ１〜Ｔｕ９を変数とする導体線１１ａの線幅の関数を示すグラフである。スパイラルインダクタＨ６の線幅の関数は、中心の巻き数である巻き数Ｔｕ５において最小値（６μｍ）を取るＶ字形関数である。スパイラルインダクタＨ１の線幅の関数は、中心の巻き数である巻き数Ｔｕ５において最小値（８μｍ）を取るＶ字形関数である。スパイラルインダクタＨ３の線幅の関数は、中心付近の巻き数である複数の巻き数Ｔｕ４〜Ｔｕ６において最小値（９μｍ）を取るＵ字形関数である。スパイラルインダクタＨ５の線幅の関数は、中心の巻き数である巻き数Ｔｕ５において最小値（９μｍ）を取るＶ字形関数である。スパイラルインダクタＨ４の線幅の関数は、巻き数Ｔｕ１から巻き数Ｔｕ９に向けて単調に増加する関数である。スパイラルインダクタＨ２の線幅の関数は、巻き数Ｔｕ１〜Ｔｕ９によらず一定値（１０μｍ）と取る関数である。スパイラルインダクタＨ９の線幅の関数は、中心の巻き数である巻き数Ｔｕ５において最大値（１２μｍ）を取る「逆Ｖ字形関数」である。
【００３９】
図８は、図７に示す線幅について行ったスパイラルインダクタＨ１、Ｈ２、Ｈ４〜Ｈ６、Ｈ９のシミュレーション結果（Ｑ値）を示すグラフである。横軸は導体線１１ａの外径Ｄｏｕｔを示し、縦軸はＱ値を示す。線幅の関数がＵ字形関数或いはＶ字形関数であるスパイラルインダクタＨ１、Ｈ５、Ｈ６のＱ値は、線幅の関数がＵ字形関数或いはＶ字形関数でないスパイラルインダクタＨ２、Ｈ４、Ｈ９に比べて大きくなった。
【００４０】
以上説明したように、本発明の実施の形態によれば、以下の作用効果が得られる。
【００４１】
導体線１１ａ同士の間隔（線間のギャップ）が一定であり且つ導体線１１ａの外径Ｄｏｕｔが等しい場合、スパイラルインダクタの寄生容量Ｃｐは、最内周（巻き数Ｔｕ１）と最外周（巻き数Ｔｕ９）を除く巻き数Ｔｕ２〜Ｔｕ８における導体線１１ａと引き出し線１０との間の静電容量が支配的となる。Ｕ字形関数のスパイラルインダクタ１と線幅一定のスパイラルインダクタ２とを比較すると、スパイラルインダクタ１の方が、最内周及び最外周の線幅が広くなるので、線幅の総和が両者で等しい場合であっても、結果的に引き出し線１０が横切る導体線１１ａの線幅が減少する。したがって、線幅の総和に占める最内周、最外周の割合が大きい場合、寄生容量Ｃｐは減少する。寄生容量Ｃｐが減少すれば、自己共振周波数が低下して、スパイラルインダクタのＱ値が向上する。したがって、本発明の実施の形態によれば、自己共振周波数が低くＱ値が高いスパイラルインダクタを提供することができる。
（その他の実施の形態）
【００４２】
上記のように、本発明は、１つの実施形態及びその変形例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４３】
導体線１１ａが正方形に近似した形状を有する場合について説明したが、導体線１１ａは、その他の多角形に近似した形状、例えば、正方形以外の四角形や、３或いは５以上の多角形を有していても構わない。
【００４４】
図１には示さないが、線分状の要素同士の接続箇所において導体線１１ａの外側の角部を切り欠いたベンド部がそれぞれ形成されていてもよい。これにより、高周波の分野において導体線１１ａの外側の角部で発生する反射を抑制し、伝送効率を高めて導体線１１ａの抵抗値を下げることができる。よって、スパイラルインダクタのＱ値を向上させることができる。
【００４５】
導体線１１ａの線幅が一周毎に段階的に変化している場合を示したが、導体線１１ａの線幅は要素Ｐ１〜Ｐ４毎に変化していてもよいし、連続的に変化していてもよい。
【００４６】
「平板状の絶縁基板」の一例として、半導体基板とその上に積層された絶縁膜とからなる構成を示したが、平板状の絶縁基板は、その他の構成、例えば、基板全体がガラスなどからなるガラス基板や、プリント配線基板であっても構わない。
【００４７】
スパイラルインダクタは、１つの導体線１１ａを備える場合について説明したが、導体線の数は２以上であっても構わない。この場合、スパイラルインダクタは、複数の配線層のそれぞれに形成された略同一のらせん形状を有する複数の導体線と、複数の導体線の間に配置された絶縁膜と、当該絶縁膜を貫通して積層方向に隣接する２つの導体線の間を並列に接続する複数のビアとを備える。これにより、スパイラルインダクタの占有面積を増やすことなく導体線の抵抗を低減してＱ値を向上させることができる。
【００４８】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【符号の説明】
【００４９】
１〜３、Ｈ１〜Ｈ６、Ｈ９      スパイラルインダクタ
１０    引き出し線
１１ａ  導体線
１１ｂ  パッド部
１４ａ、１４ｂ  コンタクトプラグ
Ｃｐ    寄生容量
Ｄｉｎ  内径
Ｄｏｕｔ  外径
Ｌ      インダクタンス
Ｐ１〜Ｐ３    線分状の要素
Ｔｕ１〜Ｔｕ９  巻き数
Ｔｕ１  最内周
Ｔｕ９  最外周
【図１】
2010272625.tif 000003
【図２】
2010272625.tif 000004
【図３】
2010272625.tif 000005
【図４】
2010272625.tif 000006
【図５】
2010272625.tif 000007
【図６】
2010272625.tif 000008
【図７】
2010272625.tif 000009
【図８】
2010272625.tif 000010
【図９】
2010272625.tif 000011