(57)【要約】【課題】多くの半導体レーザが動作するＴＥモードに対応して動作し、且つ半導体光増幅器活性層を適切に保護して信頼性のある半導体光アイソレータを提供すること【解決手段】この半導体光アイソレータでは、新たに導波層を設けて、光が導波層に比較的多く集中する構造を採用している。この導波層の側壁に強磁性体層を形成している。導波層の側壁に強磁性体層を配置し、光の一部が導波層から横方向に漏れ出して強磁性体層に到達することによって、光アイソレーションを得ている。即ち、活性層を加工する必要がないので、露出することが無く、信頼性が悪化することはない。【選択図】図１
2010123688.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された下部クラッド層と、
前記下部クラッド層上に形成された活性層と、
前記活性層上に形成されたバッファ層と、
前記バッファ層上の一部に形成された導波層と、
前記導波層状に形成された上部クラッド層と、
前記導波層の一方の側壁に沿って、該導波層の面（Ｙ方向）に直交方向（Ｘ方向）に延在し、Ｘ方向に磁場を印加する光吸収性の強磁性体層とを備え、
前記上部導波層を伝搬する光の一部が、該上部導波層から漏れて前記強磁性体層に達することにより光アイソレーションを得ることを特徴とする、一体集積型光アイソレータ。
【請求項２】
請求項１に記載の一体集積型光アイソレータにおいて、
前記上部及び下部クラッド層の屈折率ｎ1，ｎ1、前記導波層の屈折率ｎ２及び前記活性層の屈折率ｎ３の大小関係を、ｎ1＜ｎ２＜ｎ３とし、光を該上部導波層へ光を比較的多く集中させる、一体集積型光アイソレータ。
【請求項３】
請求項１に記載の一体集積型光アイソレータにおいて、更に、
前記上部クラッド層上に形成された第１の電極と、
前記半導体基板の下面に形成された第２の電極とを備え、
第１及び第２の電極間に直流バイアス源を接続することにより光増幅を行って、伝搬する光の減衰を補償する、一体集積型光アイソレータ。
【請求項４】
半導体基板上に形成された低屈折率層と、
前記低屈折率層上に形成された高屈折率層と、
前記高屈折率層上の一部に形成された活性層と、
前記活性層上に形成された上部クラッド層とを備え、
前記高屈折率層は、光伝搬方向（Ｚ方向）に延在する２本の溝に囲まれた高屈折率導波層を形成し、
前記高屈折率導波層の一方の側壁に沿って、該導波層の面（Ｙ方向）に直交方向（Ｘ方向）に延在し、Ｘ方向に磁場を印加する光吸収性の強磁性体層とを備え、
前記高屈折率導波層を伝搬する光の一部が、該高屈折率導波層から漏れて前記強磁性体層に達することにより光アイソレーションを得ることを特徴とする、一体集積型光アイソレータ。
【請求項５】
請求項４に記載の一体集積型光アイソレータにおいて、
前記上部クラッド層の代わりに半導体基板を備えている、一体集積型光アイソレータ。
【請求項６】
請求項４又は５記載の一体集積型光アイソレータにおいて、
前記上部及び下部クラッド層の屈折率ｎ1，ｎ1、前記上部導波層の屈折率ｎ２及び前記活性層の屈折率ｎ３の大小関係を、ｎ1＜ｎ２＜ｎ３とし、光を該上部導波層に比較的多く集中させる、一体集積型光アイソレータ。
【請求項７】
請求項４に記載の一体集積型光アイソレータにおいて、更に、
前記上部クラッド層上に形成された第１の電極と、
前記活性層上に形成された第２の電極とを備え、
第１及び第２の電極間に直流バイアス源を接続することにより光増幅を行って、伝搬する光の減衰を補償する、一体集積型光アイソレータ。
【請求項８】
半導体基板上に、下部クラッド層、活性層、導波層及び上部クラッド層を連続的に成膜するステップと、
成膜工程を終了した基板に対して、前記導波層及び前記上部クラッド層の両側の側壁をドライエッチングして光伝搬方向に沿って部分的に取り去るステップと、
前記導波層の一方の側壁を覆うように、強磁性体層を形成するステップとを含む、一体集積型光アイソレータの製造方法。
【請求項９】
半導体基板上に、低屈折率層及び高屈折率層を連続的に成膜するステップと、
前記高屈折率層に対して、光伝搬方向（Ｚ方向）に延在する２本の溝を形成して高屈折率導波層を形成して第１のウェハを形成するステップと、
別個に、活性層及び該活性層上に部分的に上部クラッド層を成膜して第２のウェハを形成するステップと、
第１のウェハの高屈折率層の面と第２のウェハの上部クラッド層の面をボンディングするステップと、
前記上部クラッド層上に第１の電極を、前記活性層上に第２の電極を、夫々形成するステップとを含む、一体集積型光アイソレータの製造方法。
【請求項１０】
請求項９に記載の一体集積型光アイソレータの製造方法において、
前記上部クラッド層の代わりに半導体基板を使用する、製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一体集積型光アイソレータ（以下、単に「半導体光アイソレータ」ともいう。）及びその製造方法に関する。更に具体的には、本発明は、特に半導体レーザや他の半導体光学素子と共に、半導体基板上に集積化することができる光アイソレータ及びその製造方法に関する。
【背景技術】
【０００２】
光通信システムにおいては、光ファイバの端面での反射光や散乱光が光源側に戻るのを阻止するため光アイソレータが用いられている。現在、光アイソレータとして、偏光素子やファラディ効果を利用した回転子等の光学部品により構成されたファラディ回転型光アイソレータが実用化されている。このような光アイソレータは、半導体デバイス構造を有していないため、半導体レーザや光変調器のような半導体光学素子と一体的に製造することができない。
【０００３】
光アイソレータは、半導体レーザの安定動作のために重要な光素子である。しかし、ファラディ回転型光アイソレータは、半導体レーザ素子と比較して、構成する材料・構造が異なるため、半導体レーザと一体集積化することは困難とされていた。
【０００４】
この問題に対して、1999年に至り、下記の特許文献１、非特許文献１〜２において、半導体レーザと一体集積化が可能な光アイソレータの原理が提案された。
【０００５】
同様に、2004年〜2006年に、非特許文献３〜６において、単体に集積可能な光アイソレータの単体素子が実証された。
【０００６】
更に、2006年〜2007年に、非特許文献７において、光アイソレータと半導体レーザの一体集積化が実際に可能であることが明らかにされた。
【０００７】
なお、本発明者は、一体型集積化光アイソレータに関する研究を長年続けており、一体集積型アイソレータを世界に先駆けて実証に成功し、この分野で多くの論文発表を行っている。例えば、下記非特許文献３，４，６，７，１１，１２，及び１３は、本発明者及び共同研究者が発表し、又はこれを記事にした文献である。
【特許文献１】特開2000-266947号公報「光アイソレータ」（公開日：1999年03月19日）  対応US 6,208,795 B1 "OPTICAL WAVEGUIDE ISOLATOR" (issued on Mar.27, 2001)
【非特許文献１】M.Takenaka and Y.Nakano., ''Proposal of a novel semiconductor optical waveguide isolator'', Proceeding of the 11th International Conference on Indium Phosphide and Related Materials, 289(1999).
【非特許文献２】W.Zaets and K.Ando, ''Optical Waveguide Isolator Based on Nonreciprocal Loss/Gain of Amplifier Covered by Ferromagnetic Layer'', IEEE.  Photonics Technology Letters, 11, 1012,(1999)
【非特許文献３】H.Shimizu and Y.Nakano, ''First Demonstration of TE Mode Nonreciprocal Propagation in an InGaAsP / InP Active Waveguide for an Integratable Optical Isolator'', Japanese Journal of Applied Physics, 43, L1561, (2004).
【非特許文献４】H.Shimizu and Y.Nakano, ''Fabrication and characterization of an InGaAsp/InP active waveguide optical isolator with 14.7 dB/mm TE mode nonreciprocal attenuation'', IEEE Journal of Lightwave Technology, 24, 38(2006).
【非特許文献５】W.Van.Parys, B.Moeyersoon, D.Van.Thourhout, R.Baets, M.Vanwolleghem, B. Dagens, J.Decobert, O.L.Gouezigou, D.Make, R.Vanheertum and L.Lagae, 'Transverse magnetic mode nonreciprocal propagation in an amplifying AIGaInAs/InP optical waveguide isolator'', Applied Physics Letters, 88, 071115(2006).
【非特許文献６】T.Amemiya, H.Shimizu, Y.Nakano, P.N.Hai, M.Yokoyama, and M.Tanaka, ''Semiconductor waveguide optical isolator based on nonreciprocal loss induced by ferromagnetic MnAs'', Applied Physics letters, 89, 021104(2006).
【非特許文献７】H.Shimizu and Y.Nakano, ''Monolithic Integration of Waveguide Optical Isolator with a Distributed Feedback Laser Diode in the 1.5μm wavelength range'', IEEE.  Photonics Technology Letters, 19, 1973, (2007).
【非特許文献８】R.Nagarajan, C.H.Joyner, R.P.Schneider, J.S.Bostak, T.Butrie, A.G.Dentai, V.G. Dominic, P.W.Evans, M.Kato, M.Kauffman, D.J.H.Lambert, S.K.Mathis, A.Mathur, R.H.Miles, M.L.Mitchell, M.J.Missey, S.Murthy, A.C.Nilsson, F.H.Peters, S.C.Pennypacker, J.L.Pleumeekers, R.A.Salvatore, R.K.Schlenker, R.B.Taylor, H.S.Tsai, M.F.Van Leeuwen, J.Webjorn, M.Ziari, D.Perkins, J.Singh, S.G.Grubb, M.S.Reffle, D.G. Mehuys, F.A.Kish, and D.F.Welch, ''Large-Scale Photonic Integrated Circuits'', IEEE. Journal of Selected Topics on Quantum Electronics 11, 50, (2005).
【非特許文献９】A.W.Fang, H.Park, Y-H.Kuo, R.Jones, O.Cohen, D.Liang, O.Raday, M.N.Sysak, M.J.Paniccia, and J.E.Bowers, ''Shinning a light on Si, Hybrid devices promise integrated photonics'', Materials Today, 10, 28, (2007).
【非特許文献１０】Y.Shoji, T.Mizumoto, H.Yokoi, I-W.Hsieh, R.M. Osgood, Jr., ''Magneto-optical isolator with silicon waveguides fabricated by direct bonding'', Applied Physics Letters, 92,07117,(2008).
【非特許文献１１】「半導体・強磁性金属ハイブリット光アイソレータの物理・素子・応用」日本磁気学会第159回研究会第20回スピンエレクトロニクス専門研究会  講演資料
【非特許文献１２】日刊工業新聞2006年9月15日号「光アイソレータと半導体レーザー  東大、一体集積化に成功」
【非特許文献１３】科学技術振興機構報  第339号「光アイソレータと光通信用半導体レーザの一体集積化に初めて成功」（光通信モジュールの小型化と高機能光集積回路の実現に期待）http://www.jst.go.jp/pr/info/339/
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前掲特許文献及び非特許文献を精査すると、次のような問題点があることが判明した。
【０００９】
(1)特許文献１の段階では、半導体光アイソレータの原理が述べられている。しかし、下記の問題点(2)〜(4)、特に製造技術上の問題点が想定されていない。
【００１０】
(2)非特許文献３、４及び7に示された半導体光アイソレータは、多くの半導体レーザが動作するＴＥ(Transverse Electric)モードに対応して動作する長所がある。しかし、その素子構造は、半導体光増幅器活性層がエッチングで加工されて露出する構造となっている。このため、素子通電電流の増大、素子寿命等に関する信頼性の問題がある。
【００１１】
(3)非特許文献５〜６に示された半導体光アイソレータは、非特許文献３、４及び7に示されるような半導体光増幅器活性層が露出する構造でなく、信頼性は優れている。しかし、これらの半導体光アイソレータは、多くの半導体レーザが動作するＴＥモードではなく、ＴＭ(Transverse Magnetic)モードで動作する。ＴＭモードで動作する半導体光アイソレータでは、ＴＥモードで発振する半導体レーザに対してアイソレータ機能を発揮することはできない。このため、これらの半導体光アイソレータを半導体レーザと一体集積化することは困難である。
【００１２】
(4)非特許文献８は、光アイソレータに限った文献ではない。この文献によると、半導体レーザ、光変調器、光合波器、可変減衰器等の50個以上の光素子が一枚の半導体基板に一体集積化された大規模光集積回路が実現されている。しかし、半導体レーザの安定動作に必要不可欠な光アイソレータだけは、集積化されていなく、外付けされている。なお、光アイソレータを外付けする場合、人間による手作業で光素子の位置合わせを必要とし、大規模光集積回路の長所の一部が打ち消されている。
【００１３】
従って、実用に供することができる半導体光アイソレータは、今なお研究段階にあり、実現されていない。
【００１４】
これら特許文献及び非特許文献に開示された半導体光アイソレータの問題点に鑑みて、本発明は、多くの半導体レーザが動作するＴＥモードに対応して動作し、且つ半導体光増幅器活性層を適切に保護して信頼性のある一体集積型光アイソレータを提供することを目的とする。
【００１５】
更に、本発明は、高屈折率差導波路で動作可能な一体集積型光アイソレータを提供することを目的とする。
【００１６】
更に、本発明は、ＴＥモードに対応して動作し、且つ半導体光増幅器活性層を適切に保護して信頼性のある一体集積型光アイソレータの製造方法を提供することを目的とする。
【００１７】
更に、本発明は、高屈折率差導波路で動作可能な一体集積型光アイソレータの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る一体集積型光アイソレータは、半導体基板上に形成された下部クラッド層と、前記下部クラッド層上に形成された活性層と、前記活性層の上面に形成されたバッファ層と、前記バッファ層上の一部に形成された導波層と、前記導波層状に形成された上部クラッド層と、前記導波層の一方の側壁に沿って、該導波層の面（Ｙ方向）に直交方向（Ｘ方向）に延在し、Ｘ方向に磁場を印加する光吸収性の強磁性体層とを備え、前記上部導波層を伝搬する光の一部が、該上部導波層から漏れて前記強磁性体層に達することにより光アイソレーションを得ている。
【００１９】
更に、上記一体集積型光アイソレータでは、前記上部及び下部クラッド層の屈折率ｎ1，ｎ1、前記導波層の屈折率ｎ２及び前記活性層の屈折率ｎ３の大小関係を、ｎ1＜ｎ２＜ｎ３とし、光を該上部導波層へ光を比較的多く集中させてもよい。
【００２０】
更に、上記一体集積型光アイソレータでは、更に、前記上部クラッド層上に形成された第１の電極と、前記半導体基板の下面に形成された第２の電極とを備え、第１及び第２の電極間に直流バイアス源を接続することにより光増幅を行って、伝搬する光の減衰を補償してもよい。
【００２１】
更に、本発明に係る一体集積型光アイソレータは、半導体基板上に形成された低屈折率層と、前記低屈折率層上に形成された高屈折率層と、前記高屈折率層上の一部に形成された活性層と、前記活性層上に形成された上部クラッド層とを備え、前記高屈折率層は、光伝搬方向（Ｚ方向）に延在する２本の溝に囲まれた高屈折率導波層を形成し、前記高屈折率導波層の一方の側壁に沿って、該導波層の面（Ｙ方向）に直交方向（Ｘ方向）に延在し、Ｘ方向に磁場を印加する光吸収性の強磁性体層とを備え、前記高屈折率導波層を伝搬する光の一部が、該高屈折率導波層から漏れて前記強磁性体層に達することにより光アイソレーションを得ている。
【００２２】
更に、上記一体集積型光アイソレータでは、前記上部クラッド層の代わりに半導体基板を備えていてもよい。
【００２３】
更に、上記一体集積型光アイソレータでは、前記上部及び下部クラッド層の屈折率ｎ1，ｎ1、前記上部導波層の屈折率ｎ２及び前記活性層の屈折率ｎ３の大小関係を、ｎ1＜ｎ２＜ｎ３とし、光を該上部導波層に比較的多く集中させてもよい。
【００２４】
更に、上記一体集積型光アイソレータでは、更に、前記上部クラッド層上に形成された第１の電極と、前記活性層上に形成された第２の電極とを備え、第１及び第２の電極間に直流バイアス源を接続することにより光増幅を行って、伝搬する光の減衰を補償してもよい。
【００２５】
更に、本発明に係る一体集積型光アイソレータの製造方法は、半導体基板上に、下部クラッド層、活性層、導波層及び上部クラッド層を連続的に成膜するステップと、成膜工程を終了した基板に対して、前記導波層及び前記上部クラッド層の両側の側壁をドライエッチングして光伝搬方向に沿って部分的に取り去るステップと、前記導波層の一方の側壁を覆うように、強磁性体層を形成するステップとを含んでいる。
【００２６】
更に、本発明に係る一体集積型光アイソレータの製造方法は、半導体基板上に、低屈折率層及び高屈折率層を連続的に成膜するステップと、前記高屈折率層に対して、光伝搬方向（Ｚ方向）に延在する２本の溝を形成して高屈折率導波層を形成して第１のウェハを形成するステップと、別個に、活性層及び該活性層上に部分的に上部クラッド層を成膜して第２のウェハを形成するステップと、第１のウェハの高屈折率層の面と第２のウェハの上部クラッド層の面をボンディングするステップと、前記上部クラッド層上に第１の電極を、前記活性層上に第２の電極を、夫々形成するステップとを含んでいる。
【００２７】
更に、上記一体集積型光アイソレータは製造方法では、前記上部クラッド層の代わりに半導体基板を使用してもよい。
【発明の効果】
【００２８】
本発明によれば、ＴＥモードに対応して動作し、且つ半導体光増幅器活性層を適切に保護して信頼性のある一体集積型光アイソレータを提供することができる。
【００２９】
更に、本発明によれば、高屈折率差導波路で動作可能な一体集積型光アイソレータを提供することができる。
【００３０】
更に、本発明によれば、ＴＥモードに対応して動作し、且つ半導体光増幅器活性層を適切に保護して信頼性のある一体集積型光アイソレータの製造方法を提供することができる。
【００３１】
更に、本発明によれば、高屈折率差導波路で動作可能な一体集積型光アイソレータの製造方法を提供することができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明に係る一体集積型光アイソレータ及びその製造方法の実施形態に関して、添付の図面を参照しながら詳細に説明する。これら図面は、本実施形態を容易に理解できるように一部を誇張して描かれたものであり、各要素の幅、奥行き、厚み等は、実際の一体集積型光アイソレータのサイズに比例するものではない。なお、図面中、同じ要素に対しては同じ参照符号を付して、重複した説明を省略することを承知されたい。
【００３３】
［第１実施形態］
図１は、第１実施形態に係る一体集積型光アイソレータ１０の構成を示す断面図である。一体集積型光アイソレータ１０に対して、磁場方向及び光の伝搬方向を特定するため、一体集積型光アイソレータ１０の断面幅方向をＹ方向とし、磁場方向をＸ方向、光の伝搬方向をＺ方向とする。
【００３４】
一体集積型光アイソレータ１０は、下側に下部電極１２ｄが形成された半導体基板２と、半導体基板の上面に形成された下部クラッド層（単に、「クラッド層」ともいう。）４ｄと、下部クラッド層の上面に形成された半導体光増幅器活性層（単に、「活性層」ともいう。）６と、半導体光増幅器活性層の上面に形成されたバッファ層（保護層）９と、バッファ層の上面の一部に形成された上部導波層（単に、「導波層」ともいう。）８と、上部導波層の上面に形成された上部クラッド層（単に、「クラッド層」ともいう。）４ｕと、上部クラッド層の上面に形成された上部電極コンタクト層（単に、「コンタクト層」ともいう。）１８ｕと、上部電極コンタクト層の上面に形成された上部電極（単に、「電極」ともいう。）１２ｕと、上部導波層８の側壁を覆うように、半導体光増幅器活性層６の上部露出面から上部導波層（単に、「導波層」ともいう。）８，上部電極コンタクト層１８ｕにわたって形成された右側及び左側絶縁層（共に、単に、「絶縁層」ともいう。）１６Ｒ，１６Ｌと、右側絶縁層１６Ｒの上面に形成された強磁性体層１４とを備えている。
【００３５】
例えば、典型例として、単体の一体集積型光アイソレータ１０のサイズは、全体的には、幅方向（Ｙ方向）約0.3ｍｍ、奥行き方向（Ｚ方向）約1〜2ｍｍ、高さ方向（Ｘ方向）約100〜200μｍ（ミクロン）程度である。上部電極１２ｕから上部導波層８に至る部分（エッチング後に残された部分）の幅方向（Ｙ方向）は約1〜2μｍ（ミクロン）程度である。但し、これらの数字は、例示であって、これらに限定されるものではない。
【００３６】
一体集積型光アイソレータ１０の各要素に関して説明する。
【００３７】
例えば、典型例として、上部及び下部金属１２ｕ，１２ｄは、各々、金属から成り、典型的には、金（Au）から成り、厚さは約0.1〜1.0μｍ（ミクロン）である。半導体基板２は、これには限定されないが、想定しているのは通信用半導体レーザ向けであり、典型的にはｎ型のインジウム燐（リン化インジウム  InP）から成る。下部クラッド層４ｄは、典型的にはｎ型のインジウム燐(InP)から成り、その膜厚は約1μｍ（ミクロン）である。半導体光増幅器活性層６は、インジウムガリウム砒素燐(InGaAsP)の多重量子井戸構造から成り、その膜厚は約0.1μｍ（ミクロン）である。バッファ層９は、ｐ型のインジウム燐(InP)又はｐ型のインジウムガリウム砒素燐(InGaAsP)から成り、その膜厚は約0.1μｍ（ミクロン）である。絶縁層１６Ｌ，１６Ｒは、不導体であればよく、例えば、酸化シリコン(SiO2)、酸化アルミニウム(Al2O3)等である。上部導波層８は、ｐ型のインジウムガリウム砒素燐(InGaAsP)から成るが、多重量子井戸構造ではなく、その膜厚は約0.4μｍ（ミクロン）である。上部クラッド層４ｕは、ｐ型のインジウム燐(InP)から成り、その膜厚は約0.1μｍ（ミクロン）である。上部電極コンタクト層は、ｐ型のインジウムガリウム砒素(InGaAs)から成り、その膜厚は約0.5μｍ（ミクロン）である。強磁性体層１４は、特に材質を特定されるものではない。一般的には、鉄(Fe)、コバルト(Co)、鉄とコバルトの合金等から成り、膜厚は約0.1μｍ（ミクロン）以上あればよい。但し、これらの材料及び膜厚の数字は、例示であって、これらに限定されるものではない。
【００３８】
強磁性体層１４の磁場の印加方向は、矢印１４ａで示すようにＸ方向であり、光の伝搬方向はＺ方向である。半導体光増幅器活性層６及び上部導波層８が、光導波路のコア層を形成する。更に、光導波路のコア層６，８と上部及び下部クラッド層４ｕ，４ｄとにより光導波路が形成される。光導波路４ｕ，４ｄ，６，８に対して、強磁性体層１４により光吸収磁性材料が構成され、単一光伝導路構造体が構成される。従って、半導体レーザとほぼ同じ構造の半導体光アイソレータを、同じ半導体基板上に集積化することができる。
【００３９】
上部及び下部電極１２ｕ，１２ｄの間に、直流電源（図示せず。）を接続し、前進光の伝搬損失をゼロになるように光増幅を行って出射させる。この結果、前進光のエネルギーレベルを低下させることなく、後退光のエネルギーレベルを大幅に減衰させることが出来る。一体集積型光アイソレータの動作原理に関しては、後述する（光アイソレータの動作原理）の欄を参照されたい。
【００４０】
このような一体集積型光アイソレータ１０において、上部クラッド層４ｕ及び下部クラッド層４ｄの屈折率をｎ１，ｎ１とする。上部導波層８の屈折率をｎ２、膜厚をｄ２とする。半導体光増幅器活性層６の屈折率をｎ３、膜厚をｄ３とする。これらの層の屈折率の大小関係を、ｎ１＜ｎ２＜ｎ３とし、上部導波層８の膜厚ｄ２及び半導体光増幅器活性層６の膜厚ｄ３を適宜選択して、光を上部導波層８に閉じ込める。例えば、上部導波層８への光閉じ込め係数を約20〜90％にすることが好ましい。光閉じ込め係数は、伝搬する光の強度を全ての層の断面（ＸＹ面内）で積分した値に対する、該当する層の断面（ＸＹ面内）で積分した比で定義される。通常、光閉じ込め係数は、コンピュータによるシミュレーションを利用して求めている。
【００４１】
例えば、代表的には、上部及び下部クラッド層４ｕ，４ｄの屈折率ｎ１＝約3.16、上部導波層８の屈折率ｎ２＝約3.40及び半導体光増幅器活性層６の屈折率ｎ３＝約3.55の場合において、上部導波層８の膜厚をｄ２＝約0.4μｍ（ミクロン）とし、半導体光増幅器活性層６の膜厚をｄ３＝約0.1μｍ（ミクロン）とすることにより、上部導波層８への光閉じ込め係数を20％以上にすることができる。
但し、これらの屈折率及び膜厚の数字は、例示であって、これらに限定されるものではない。これにより、導波する光の約20％以上は、発光再結合、光増幅等が生じる半導体光増幅器活性層６ではなく、その上部に位置する上部導波層８を伝搬することになる。
【００４２】
一般的に、光導波路は、半導体光増幅活性層６に集中する（図３Ｂ及び３Ｂ参照）。しかし、この半導体光アイソレータ１０では、光が上部導波層８に比較的多く集中する構造となっている。具体的には、上部及び下部クラッド層４ｕ，４ｄの屈折率ｎ1，ｎ1、上部導波層８の屈折率ｎ２及び半導体光増幅器活性層６の屈折率ｎ３の大小関係を、ｎ1＜ｎ２＜ｎ３とし、光を上部導波層８に閉じ込めている。例えば、上部導波層８への光閉じ込め係数が約20％以上になるようにする。
【００４３】
更に、ＴＥモードでの動作を確保するため、磁場方向をＸ方向に設定する必要がある。このため、上部導波層８を加工して、その側壁に強磁性体層１４が形成されている。上部導波層８の側壁に強磁性体層１４を配置し、光の一部が上部導波層８からＹ方向に漏れ出して強磁性体層１４に到達することによって、光アイソレーションが得られる。従って、半導体光増幅器活性層６を加工して、その側壁に強磁性体層１４を配置する必要がないため、製造過程において半導体光増幅器活性層６を露出させることがない。
【００４４】
半導体光アイソレータ１０の長所・利点は、製造過程において半導体光増幅器活性層６を加工して露出させる必要が無く、信頼性に優れた素子構造を有している点にある。詳細は、後述する（半導体光アイソレータの信頼性）の欄を参照されたい。
【００４５】
更に、多くの半導体レーザが動作するＴＥモードで動作するため、半導体光アイソレータ１０は、ＴＥ発振の半導体レーザとの一体集積化という目標を達成できる点にある。詳細は、後述する（ＴＥモードとＴＭモード）の欄を参照されたい。
【００４６】
（光アイソレータの動作原理）
ここで、光アイソレータの動作原理を簡単に説明する。図３Ａは、光アイソレータの動作原理の概念図である。第１実施形態に係る半導体光アイソレータ（図１参照）、第２実施形態に係る半導体光アイソレータ（図２参照）、ＴＥモードで動作する従来の半導体光アイソレータ（図３Ｂ参照）及びＴＥモードで動作する従来の半導体光アイソレータ（図３Ｃ参照）は、いずれも図１に示す動作原理に従って動作する。
【００４７】
実効屈折率は、Ｎeff＝ｎ−ｉκで表すことができる。図３Ａにおいて、横軸は実効屈折率の実部ｎを表し、縦軸は実効屈折率の虚部（即ち、伝搬損失の大きさ）κ（カッパ）を表す。強磁性体層による磁場がないときの実効屈折率Ｎeffを点ａとする。磁場がかかると、前進光のＮeffは点Ｃに、後退光のＮeffは点ｂに夫々移動する。前進光の伝搬損失κｃと後退光の伝搬損失κｂとの差（κｂ−κｃ）が光アイソレーションとして表れる。ここで、前進光の伝搬損失κｃを半導体光増幅器の光利得によって補償して、ゼロにすることができる。なお、半導体光アイソレータの動作原理の詳細に関しては、前掲特許文献１（特開2000-266947号公報）を参照されたい。
【００４８】
（ＴＥモードとＴＭモード）
ＴＥ偏光に対して動作する従来の半導体光アイソレータ（図３Ｂ参照）とＴＭ偏光に対して動作する従来の半導体光アイソレータ（図３Ｃ参照）とに関して、本実施形態に係る半導体光アイソレータ（図１参照）と比較しながら簡単に説明する。
【００４９】
図３Ｂは、前掲非特許文献３，４及び７で開示されたＴＥ偏光に対して動作する半導体光アイソレータ５０の素子構造を示す図である。半導体光アイソレータ５０は、光導波路と強磁性体１４の組み合わせで機能する。強磁性体１４の磁化の向き、即ち、外部磁場の印加方向１４ａ（矢印で示す。）を基準にして、Ｚ方向に伝搬する光の磁界ベクトルの向きが平行な偏光に対して、光アイソレーションが得られる。具体的には、図３Ｂに示す半導体光アイソレータ５０の素子構造では、強磁性体１４の外部磁場の印加方向をＸ方向にすることにより、光の磁界ベクトルの振動方向がＸ方向であるＴＥモードに対して、光アイソレーションが得られる。光の強度分布７（破線円で示す。）に示すように、半導体光増幅器活性層６を中心に光が導波し、光の一部がＹ方向に漏れ出して強磁性体層１４に達し、光アイソレーション効果が得られる。
【００５０】
図３Ｃは、前掲非特許文献５及び６で開示されたＴＭ偏光に対して動作する半導体光アイソレータ６０の素子構造を示す図である。具体的には、図３Ｃに示す半導体光アイソレータ６０の素子構造では、強磁性体１４の外部磁場の印加方向１４ａをＹ方向にすることにより、光の磁界ベクトルの振動方向がＹ方向であるＴＭモードに対して、光アイソレーションが得られる。光の強度分布７に示すように、半導体光増幅器活性層６を中心に光が導波し、光の一部がＸ方向に漏れ出して強磁性体層１４に達し、光アイソレーション効果が得られる。
【００５１】
多くの半導体レーザ、特に通信用半導体レーザは、ＴＥモードで動作する。このため、本実施形態では、ＴＥモードに対応して動作する半導体光アイソレータを提供することを目標とする。
【００５２】
（半導体光アイソレータの信頼性）
図３Ｂに示す半導体光アイソレータの素子構造は、多くの半導体レーザが動作するＴＥモードに対応して動作する長所を有する。
【００５３】
しかし、この素子構造は、製造過程において半導体光増幅器活性層６を露出する構造となっている。具体的には、半導体基板２から上部コンタクト層１８ｕまでを一連の工程で結晶成長させる。その後、強磁性体層１４を、半導体光増幅器活性層６の側壁に、半導体光増幅器活性層の面に対して直交するように配置する必要があるために、下部クラッド層４ｄから上部コンタクト層１８ｕまでの両側壁をエッチングにより所定の深さで取り除く。この際、半導体光増幅器活性層６の側壁は空気に曝され露出したままであり、追加の半導体で埋め込まれていない。そのため、電流注入時に、半導体光増幅器活性層６に表面再結合等の非発光再結合が生じて、素子通電電流の増大、光増幅器の増幅効率の低下、素子寿命等に関する信頼性の悪化を招く構造となっている。
【００５４】
このため、本実施形態では、ＴＥモードに対応して動作する半導体光アイソレータにおいて、信頼性の悪化を招かない半導体光アイソレータを提供することを目標とする。
【００５５】
なお、図３Ｃに示す半導体光アイソレータの素子構造は、図３Ｂに示す半導体光アイソレータの素子構造とは異なり、製造過程において半導体光増幅器活性層６を露出する構造とはなっていない。強磁性体層１４は、半導体光増幅器活性層６の面に対して平行に配置すればよく、両側壁のエッチングは半導体光増幅器活性層６に達するまで深く行う必要はない。従って、素子通電電流の増大、光増幅器の増幅効率の低下、素子寿命等に関する信頼性の悪化を招くことはない。しかし、上述したように、多くの半導体レーザはＴＥモードで動作するが、この素子構造は、ＴＥ偏光に対しては光アイソレータとして機能しない欠点を有する。このため、この素子構造により、ＴＭモードで動作する半導体レーザと一体集積化する目的を達成することは困難である。
【００５６】
［第２実施形態］
図２は、第２実施形態に係る一体集積型光アイソレータ３０の構成を示す断面図である。Ｘ，Ｙ，Ｚの各方向は図１と同様である。一体集積型光アイソレータ３０は、クラッド層の屈折率と導波層の屈折率との差が比較的大きい高屈折差光導波路素子に適している。
【００５７】
一体集積型光アイソレータ３０は、半導体基板２と、半導体基板の上面に形成された低屈折率層３２と、低屈折率層の上面に部分的に形成された半導体光増幅器活性層（単に、「活性層」ともいう。）３４ａと、半導体光増幅器活性層の側壁沿って形成された強磁性体層１４と、半導体光増幅器活性層の上面に部分的に形成された上部クラッド層（単に、「クラッド層」ともいう。）又は半導体基板４ｕ，２ａと、半導体光増幅器活性層（単に、「活性層」ともいう。）６の上面の一部に形成された下部電極（単に、「電極」ともいう。）１２ｄと、上部クラッド層／半導体基板の上面に形成された上部電極（単に、「電極」ともいう。）１２ｕとを備えている。
【００５８】
一体集積型光アイソレータ１０（図１参照）と比較すると、この一体集積型光アイソレータ３０の「半導体光増幅器活性層−上部クラッド層／半導体基板−上部電極」の部分の構成は、図１の一体集積型光アイソレータ１０の「下部電極−半導体基板−下部クラッド層−半導体光増幅器活性層」の部分の構成を上下反転したものに対応している。
【００５９】
一体集積型光アイソレータ３０の各要素に関して説明する。
【００６０】
例えば、典型例として、半導体基板２は、シリコン(Si)から成り、膜厚は0.3〜0.4ｍｍである。低屈折率層３２は、二酸化シリコン(SiO２)から成り、膜厚は約1μｍ（ミクロン）である。高屈折率層３４は、シリコン(Si)から成り、膜厚は約0.3μｍ（ミクロン）である。図５Ｂで説明するように、高屈折率層３４に光伝搬方向に延在する２本の溝３４ｐを形成し、高屈折率導波層３４ａを幅方向（Ｙ方向）約0.5〜2.0μｍ（ミクロン）に形成している。溝３４ｐ内は空気又は低屈折率層で満たされる。半導体増幅器活性層６は、インジウムガリウム砒素燐(InGaAsP)の多重量子井戸構造から成り、その膜厚は約0.1μｍ（ミクロン）である。上部クラッド層４ｕは、ｐ型のインジウム燐(InP)から成り、その膜厚は約350μｍ（ミクロン）である。上部及び下部電極１２ｕ，１２ｄは、各々、金属からなり、典型的には金から成る。但し、これらの材料及び膜厚の数字は、例示であって、これらに限定されるものではない。
【００６１】
強磁性体層１４の磁場の印加方向は、図中、矢印１４ａで示すようにＸ方向であり、光の伝搬方向はＺ方向である。半導体光増幅器活性層６及び高効率導波層３４ａにより光導波路のコア層が形成され、更に、これに加えて低屈折率層／半導体基板４ｕ，２ａにより光導波路が形成される。光導波路４ｕ（２ａ），６，３４ａに対して、強磁性体層１４により光吸収磁性材料が構成され、単一光伝導路構造体が構成される。従って、半導体レーザとほぼ同じ構造の半導体光アイソレータを、同じ半導体基板上に集積化することができる。
【００６２】
上部及び下部電極１２ｕ，１２ｄの間に、直流電源（図示せず。）を接続し、前進光の伝搬損失をゼロになるように光増幅を行っている。この結果、前進光のエネルギーレベルを低下させることなく、後退光のエネルギーレベルを大幅に減衰させることが出来る。
【００６３】
このような一体集積型光アイソレータ３０において、低屈折率層３２の屈折率をｎ１、高屈折率導波層３４ａの屈折率をｎ２、膜厚をｄ２、半導体増幅器活性層６の屈折率をｎ３、膜厚をｄ３、上部クラッド層又は半導体基板４ｕ，２の屈折率をｎ４とする。これらの層の屈折率の大小関係を、ｎ１，ｎ４＜ｎ２＜ｎ３とし、高屈折率導波層３４ａの膜厚ｄ２と半導体増幅器活性層６の膜厚ｄ３を適宜選択して、光を高屈折率導波層３４ａに閉じ込める。例えば、高屈折率導波層３４ａへの光閉じ込め係数を約20〜90％にすることが好ましい。
【００６４】
例えば、代表的には、低屈折率層３２の屈折率ｎ１＝1.5、高屈折率導波層３４ａの屈折率をｎ２＝3.4、半導体増幅器活性層６の屈折率ｎ３＝3.6、上部クラッド層／半導体基板４ｕ，２ａの屈折率ｎ４＝3.16の場合において、高屈折率導波層３４ａの膜厚をｄ２＝0.3μｍ（ミクロン）とし、半導体増幅器活性層６の膜厚をｄ３＝0.1μｍ（ミクロン）とすることにより、高屈折率導波層３４ａへの光閉じ込め係数20％以上にすることができる。但し、これらの屈折率及び膜厚の数字は、例示であって、これらに限定されるものではない。これにより、導波する光の約20％以上は、発光再結合、光増幅等が生じる半導体光増幅器活性層６ではなく、その上部に位置する高屈折率導波層３４ａを伝搬することになる。
【００６５】
一般的に、光導波路は、半導体光増幅活性層に集中する（図３Ｂ及び３Ｂ参照）。しかし、この半導体光アイソレータ３０では、光が高屈折率導波層３４ａに比較的多く集中するような構造となっている。具体的には、低屈折率層３２の屈折率ｎ１、高屈折率導波層３４ａの屈折率ｎ２、半導体増幅器活性層６の屈折率ｎ３及び上部クラッド層／半導体基板４ｕ，２の屈折率ｎ４の屈折率の大小関係を、ｎ１，ｎ４＜ｎ２＜ｎ３とし、光を高屈折率導波層３４ａに閉じ込める。例えば、高屈折率導波層３４ａへの光閉じ込め係数を20％以上になるようにする。
【００６６】
更に、ＴＥモードでの動作を確保するため、磁場方向をＸ方向に設定する必要がある。そのため、高屈折率導波層３４ａを加工して、その側壁に強磁性体層１４が形成されている。高屈折率導波層３４ａの側壁に強磁性体層１４を配置し、光の一部が高屈折率導波層３４ａからＹ方向に漏れ出して強磁性体層１４に到達することによって、光アイソレーションが得られる。従って、半導体光増幅器活性層６を加工して、その側壁に強磁性体層１４を配置する必要がないため、製造過程において半導体光増幅器活性層６を露出させる必要がない。
【００６７】
半導体光アイソレータ３０の長所・利点は、クラッド層の屈折率と導波層の屈折率との差が比較的大きい高屈折差光導波路素子に適している点にある。
【００６８】
更に、半導体光アイソレータ３０は、第１実施形態で説明した半導体光アイソレータ１０の長所・利点を有している。
【００６９】
（一体集積型光アイソレータ１０及び３０の共通的特徴）
一体集積型光アイソレータ１０（第１実施形態）と一体集積型光アイソレータ３０（第２実施形態）とは、ＴＥモードで動作する半導体光アイソレータであって、導波層の側壁に強磁性体層を配置した点で技術的特徴を共有する。即ち、従来のＴＥ偏光に対して動作する半導体光アイソレータ（図３Ｂ参照）では、半導体光増幅器活性層６の側壁に強磁性体層を配置していた。このため、製造工程で半導体光増幅器活性層６が露出し、その結果、デバイスの信頼性を悪化させていた。
【００７０】
しかし、本実施形態に係る一体集積型光アイソレータ１０，３０では、新たに導波層８，３４ａを設けて、光が導波層に比較的多く集中する構造を採用している。この導波層を加工して、導波層の側壁に強磁性体層１４を形成している。導波層８，３４ａの側壁に強磁性体層１４を配置し、光の一部が導波層から横方向（Ｙ方向）に漏れ出して強磁性体層１４に到達することによって、光アイソレーションを得ている。即ち、半導体光増幅器活性層６を加工する必要がないので、露出することが無く、一体集積型光アイソレータ１０，３０の信頼性が悪化することはない。
【００７１】
［第３実施形態］
第３実施形態は、第１実施形態に係る一体集積型光アイソレータ１０の製造方法に関する。図４Ａ〜４Ｃは、製造工程順に各工程を示したものでる。
【００７２】
図４Ａに示すように、下層から上層に順番に、半導体基板２、下部クラッド層４ｄ、半導体光増幅器活性層６、バッファ層９、上部導波層８、上部クラッド層４ｕ及び上部電極コンタクト層１８ｕを連続的に成膜する。一般的には結晶成長による。これらの各要素の材料、膜厚に関しては、第１実施形態の欄を参照されたい。
【００７３】
図４Ｂは、成膜工程を終了した基板に対して、ホトリゾグラフィー工法を利用して行う加工工程である。上部電極コンタクト層１８ｕの上面に有機物から成るホトレジストを被覆し、焼き付け・現像を行ってパターニングし、エッチングレジストを形成する。エッチングレジストが取り去られた部分に対してドライエッチングを行い、バッファ層９の上まで、即ち、上部電極コンタクト層１８ｕ、上部クラッド層４ｕ及び上部導波層８を部分的に取り去る。その後、エッチングレジストパターンを取り去る。このドライエッチングでは、例えば、酸化シリコン(Si02)や窒化シリコン(SiNx)をエッチングマスクとして利用する場合もある。
【００７４】
図４Ｃに示すように、絶縁層１６Ｒ，１６Ｌ、強磁性体層１４及び上部・下部の電極１２ｕ，１２ｄを形成する。他の部分をマスキングし開口部分を通して、図で見て上部導波層の左側側壁を覆うように、上部クラッド層及び上部導波層の左側側壁並びにバッファ層９の露出した上面に対して絶縁層１６Ｌを、右側側壁を覆うように同様に絶縁層１６Ｒを、夫々形成する。次に、絶縁層１６Ｒの上面に強磁性体層１４を形成する。所望のアイソレーションの大きさは、この強磁性体層１４の組成、厚み、上部導波層８の幅等を調整することにより行う。これらの工程は、マスキングをして、その開口部を通して所望の箇所に真空蒸着、スパッタリング等を行うことにより実施される。強磁性体層１４の外部磁場の印加方向１４ａは縦方向（Ｘ方向）である。素子の層構成が形成された後、個々のデバイスのサイズに応じて切断されて完成する。
【００７５】
［第４実施形態］
第４実施形態は、第２実施形態に係る一体集積型光アイソレータ３０の製造方法に関する。図５Ａ〜５Ｄは、製造工程順に各工程を示したものでる。
【００７６】
図５Ａに示すように、下層から上層に順番に、半導体基板２、低屈折率層３２及び高屈折率層３４を連続的に成膜する。一般的には、結晶成長による。これらの各要素の材料、膜厚に関しては、第２実施形態の欄を参照されたい。なお、この段階の基板は、ＳＯＩ基板(slicon on insulator)として市場において商業的に入手可能である。
【００７７】
図５Ｂに示すように、高屈折率導波層３４を形成するため、高屈折率層３４の上面に有機物から成るホトレジストを被覆し、焼き付け・現像を行ってパターニングし、エッチングレジストを形成する。エッチングレジストが取り去られた部分に対してドライエッチングを行い、光伝搬方向（Ｚ方向）に延在する２本の溝３４ｐを形成する。２個の溝３４ｐで囲まれた部分が、光導波路を規定する高屈折率導波層３４ａとなる。
【００７８】
図５Ｃに示すように、高屈折率導波層３４の一方の側壁に、開口を通して強磁性体層１４を形成する。ホトリゾグラフィー法を利用することができる。所望のアイソレーションの大きさは、この強磁性体層１４の組成、厚み、高屈折率導波層３４ａの幅等を調整することにより行う。
【００７９】
図５Ｄに示すように、半導体光増幅器活性層６、上部クラッド層／半導体基板４ｕ，２ａ及び上部・下部電極１２ｕ，１２ｄを夫々形成する。これらの各要素の材料、膜厚に関しては、第２実施形態の欄を参照されたい。
【００８０】
一体集積型光アイソレータ３０の「半導体光増幅器活性層−上部クラッド層／半導体基板」の部分は、予め形成して、ウェハをダイレクトボンディングにより貼り合わせて形成することが出来る。即ち、図１の一体集積型光アイソレータ１０の「半導体基板−下部クラッド層−半導体光増幅器活性層」の部分を、予め結晶成長により形成する。これを反転して、図５Ｃに示す段階の素子に対して貼り合わせる。その後、上部及び下部電極１２ｕ，１２ｄを夫々形成する。素子の層構成が形成された後、個々のデバイスのサイズに応じて切断されて完成する。
【００８１】
［その他］
以上、本実施形態に係る一体集積型光アイソレータ及びその製造方法に関して説明したが、これらは例示であって、本発明はこれに限定されない。特に、各要素の材料、膜厚等のサイズは、典型例であって、これに限定されるものではない。本実施形態に関して、当業者が容易になしえる追加・削除・変更・改良等は本発明の範囲内である。
【００８２】
本発明の技術的範囲は、添付の特許請求の範囲の記載に基づいて定められる。
【図面の簡単な説明】
【００８３】
【図１】図１は、第１実施形態に係る一体集積型光アイソレータの構成を示す断面図である。
【図２】図２は、第２実施形態に係る一体集積型光アイソレータの構成を示す断面図である。
【図３Ａ】図３Ａは、光アイソレータの動作原理の概念図である
【図３Ｂ】図３Ｂは、ＴＥ偏光に対して動作する従来の半導体光アイソレータの素子構造を示す図である。
【図３Ｃ】図３Ｃは、ＴＭ偏光に対して動作する従来の半導体光アイソレータの素子構造を示す図である。
【図４Ａ】図４Ａは、第１実施形態に係る一体集積型光アイソレータの成膜工程を説明する図である。
【図４Ｂ】図４Ｂは、成膜工程を終了後の加工工程を説明する図である。
【図４Ｃ】図４Ｃは、絶縁層、強磁性体層及び上部・下部の電極を形成する工程を説明する図である。
【図５Ａ】図５Ａは、第２実施形態に係る一体集積型光アイソレータの成膜工程を説明する図である。
【図５Ｂ】図５Ｂは、成膜工程後に高屈折率導波層を形成する工程を説明する図である。
【図５Ｃ】図５Ｃは、高屈折率導波層の一方の側壁に強磁性体層を形成する工程を説明する図である。
【図５Ｄ】図５Ｄは、半導体光増幅器活性層、上部クラッド層／半導体基板及び上部・下部電極を夫々形成する工程を説明する図である。。
【符号の説明】
【００８４】
１０，３０：一体集積型光アイソレータ，半導体アイソレータ、  ２：半導体基板、  ４ｕ：上部クラッド層、  ４ｄ：下部クラッド層、  ６：半導体光増幅器活性層、  ８：上部導波層、  １２ａ：上部電極、  １２ｄ：下部電極、  １４：強磁性体層、  １４ａ：磁場の印加方向、  １６：絶縁層、  １８ｕ：上部電極コンタクト層、  ３２：低屈折率層、  ３４：高屈折率層、  ３４ａ：高屈折率導波層、  ３４ｐ：溝、  ５０：ＴＥ偏光に対して動作する従来の半導体光アイソレータ、  ６０：ＴＭ偏光に対して動作する従来の半導体光アイソレータ、
【図１】
2010123688.tif 000003
【図２】
2010123688.tif 000004
【図３Ａ】
2010123688.tif 000005
【図３Ｂ】
2010123688.tif 000006
【図３Ｃ】
2010123688.tif 000007
【図４Ａ】
2010123688.tif 000008
【図４Ｂ】
2010123688.tif 000009
【図４Ｃ】
2010123688.tif 000010
【図５Ａ】
2010123688.tif 000011
【図５Ｂ】
2010123688.tif 000012
【図５Ｃ】
2010123688.tif 000013
【図５Ｄ】
2010123688.tif 000014