(57)【要約】【課題】製造工程における歩留まりを改善させ、表示装置のコスト上昇や生産数量減少を改善する表示装置および表示装置の製造方法を提供する。【解決手段】マトリクス状に配置された複数の表示画素ＰＸと、複数の表示画素ＰＸを駆動する駆動手段ＧＤ、ＳＤと、複数の表示画素ＰＸ毎の表示特性データを記憶する記憶手段４４Ａと、表示特性データに基づいて複数の表示画素ＰＸの夫々に供給する信号を補正する補正演算手段４４Ｂと、を備える表示装置。【選択図】図１
2010271409.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の表示画素と、
前記複数の表示画素毎の表示特性データを記憶する記憶手段と、
前記表示特性データに基づいて前記複数の表示画素の夫々に供給する信号を補正する補正演算手段と、
前記補正演算手段により補正された信号に基づいて前記複数の表示画素を駆動する駆動手段と、を備える表示装置。
【請求項２】
絶縁基板と、
前記絶縁基板上に、夫々の表示画素に配置された電極と、
前記複数の表示画素が配列する行に沿って配置された複数の走査線と、
前記複数の表示画素が配列する列に沿って配置された複数の信号線と、
前記走査線と前記信号線との交差部近傍に配置され、前記走査線から供給される信号により前記信号線と前記電極との接続を切り替えるスイッチング素子と、を更に備え、
前記表示特性データは、前記スイッチング素子を介して前記電極に所定の信号を供給したときの前記電極の電位に基づくデータである請求項１記載の表示装置。
【請求項３】
絶縁基板上に、マトリクス状に配置された複数の電極、前記複数の電極が配列する行に沿って配置された複数の走査線と、前記複数の電極が配列する列に沿って配置された複数の信号線と、前記走査線と前記信号線との交差部近傍に配置され、前記走査線から供給される信号により前記信号線と前記電極との接続を切り替えるスイッチング素子とを形成して、アレイ基板を形成するアレイ工程と、
前記スイッチング素子を介して前記複数の電極に所定の信号を供給したときの前記複数の電極の電位に基づく表示特性データを検出する試験工程と、
前記絶縁基板の端部に補正手段が搭載された回路基板を電気的に接続する工程と、
前記表示特性データを前記補正手段に書込む工程と、を備える表示装置の製造方法。
【請求項４】
絶縁基板上に、マトリクス状に配置された複数の電極、前記複数の電極が配列する行に沿って配置された複数の走査線と、前記複数の電極が配列する列に沿って配置された複数の信号線と、前記走査線と前記信号線との交差部近傍に配置され、前記走査線から供給される信号により前記信号線と前記電極との接続を切り替えるスイッチング素子と、補正手段とを形成して、アレイ基板を形成するアレイ工程と、
前記スイッチング素子を介して前記複数の電極に所定の信号を供給したときの前記複数の電極の電位に基づく表示特性データを検出する試験工程と、
前記表示特性データを前記補正手段に書込む工程と、を備える表示装置の製造方法。
【請求項５】
絶縁基板上に、マトリクス状に配置された複数の電極、前記複数の電極が配列する行に沿って配置された複数の走査線と、前記複数の電極が配列する列に沿って配置された複数の信号線と、前記走査線と前記信号線との交差部近傍に配置され、前記走査線から供給される信号により前記信号線と前記電極との接続を切り替えるスイッチング素子と、補正手段とを形成して、アレイ基板を形成するアレイ工程と、
絶縁基板上に配置された対向電極を備える対向基板を形成する工程と、
前記アレイ基板と対向するように前記対向基板を固定するとともに、前記アレイ基板と前記対向基板との間に液晶材料を注入する工程と、
前記スイッチング素子を介して前記複数の電極に所定の信号を供給するとともに、前記対向電極に所定の信号を供給したときの前記複数の電極の電位に基づく表示特性データを検出する試験工程と、
前記表示特性データを前記補正手段に書込む工程と、を備える表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置および液晶表示装置の製造方法に関し、特に、アクティブマトリクス型の液晶表示装置およびその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬ（Electro Luminescence）表示装置、プラズマ表示装置などの表示装置の製造工程では、ガラス基板等の基板上に、半導体層、導電層、絶縁体層などを成膜、加工するプロセスを繰り返すことで、画素電極、スイッチング素子、各種配線、それらを駆動する駆動回路などを形成する。
【０００３】
近年、表示装置の画面の大型化や高精細化が進んでいる。表示装置の画面の大型化や高精細化に伴い、画面内のスイッチング素子数が増加するとともに、スイッチング素子の小型化が要求され、画面内の画素電極やスイッチング素子などの特性にバラツキが生じることがあった。
【０００４】
表示装置の画面内に配置された画素電極やスイッチング素子などの特性が不均一になると、表示装置に映像信号を入力して表示動作をさせた時に、画面の輝度が不均一になる表示不均一性不良（以下「表示ムラ」と呼ぶ）が発生する。
【０００５】
従来、ディスプレイ装置の画質定量評価方法として、被検査パネルの表示画面の画像を低周波画像と変動成分画像とに分解し、変動成分画像の高周波成分を処理して評価指数値を算出して、被検査パネルの表示画面での表示ムラを評価する方法が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１７４５６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記のように表示ムラが検出された表示装置は、製造過程において取り除かれていたため、表示ムラが生じた表示装置が多くなると製造歩留まりを低下させ、表示装置のコスト上昇や生産数量減少の一つの原因となっていた。
【０００８】
本発明は、上記事情に鑑みて成されたものであって、製造歩留まりを改善させ、表示装置のコスト上昇や生産数量減少を改善する表示装置および表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１態様による表示装置は、マトリクス状に配置された複数の表示画素と、前記複数の表示画素を駆動する駆動手段と、前記複数の表示画素毎の表示特性データを記憶する記憶手段と、前記表示特性データに基づいて前記複数の表示画素の夫々に供給する信号を補正する補正演算手段と、を備える表示装置である。
【００１０】
本発明の第２態様による表示装置の製造方法は、絶縁基板上に、マトリクス状に配置された複数の電極、前記複数の電極が配列する行に沿って配置された複数の走査線と、前記複数の電極が配列する列に沿って配置された複数の信号線と、前記走査線と前記信号線との交差部近傍に配置され、前記走査線から供給される信号により前記信号線と前記電極との接続を切り替えるスイッチング素子とを形成するアレイ工程と、前記複数の電極に所定の信号を供給して前記複数の電極およびスイッチング素子の特性を検出する試験工程と、前記絶縁基板の端部に補正手段が搭載された回路基板を電気的に接続する工程と、前記複数の電極およびスイッチング素子の特性を前記補正手段に書込む工程と、を備える表示装置の製造方法である。
【００１１】
本発明の第３態様による表示装置の製造方法は、絶縁基板上に、マトリクス状に配置された複数の電極、前記複数の電極が配列する行に沿って配置された複数の走査線と、前記複数の電極が配列する列に沿って配置された複数の信号線と、前記走査線と前記信号線との交差部近傍に配置され、前記走査線から供給される信号により前記信号線と前記電極との接続を切り替えるスイッチング素子と、補正手段とを形成するアレイ工程と、前記複数の電極に所定の信号を供給して前記複数の電極およびスイッチング素子の特性を検出する試験工程と、前記複数の電極およびスイッチング素子の特性を前記補正手段に書込む工程と、を備える表示装置の製造方法である。
【００１２】
本発明の第４態様による表示装置の製造方法は、絶縁基板上に、マトリクス状に配置された複数の電極、前記複数の電極が配列する行に沿って配置された複数の走査線と、前記複数の電極が配列する列に沿って配置された複数の信号線と、前記走査線と前記信号線との交差部近傍に配置され、前記走査線から供給される信号により前記信号線と前記電極との接続を切り替えるスイッチング素子と、補正手段とを形成して、アレイ基板を形成するアレイ工程と、絶縁基板上に配置された対向電極を備える対向基板を形成する工程と、前記アレイ基板と対向するように前記対向基板を固定するとともに、前記アレイ基板と前記対向基板との間に液晶材料を注入するセル工程と、前記複数の電極および前記対向電極に所定の信号を供給して前記複数の電極およびスイッチング素子の特性を検出する試験工程と、前記複数の電極およびスイッチング素子の特性を前記補正手段に書込む工程と、を備える表示装置の製造方法である。
【発明の効果】
【００１３】
本発明によれば、製造歩留まりを改善させ、表示装置のコスト上昇や生産数量減少を改善する表示装置および表示装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態に係る表示装置の一構成例を示す図である。
【図２】図１に示す表示装置の製造方法の一例を説明するためのフローチャートである。
【図３Ａ】図１に示す表示装置の製造過程において検出される画素電極の電位のバラツキの一例について説明するための図である。
【図３Ｂ】図３Ａに示す電位のバラツキが検出された場合に、補正回路から出力される映像信号について説明するための図である。
【図３Ｃ】補正回路から出力された補正後の映像信号を画素電極に供給した場合の画素電極電位について説明するための図である。
【図４】本発明の第２実施形態に係る表示装置の一構成例を示す図である。
【図５】図４に示す表示装置の製造方法の一例を説明するためのフローチャートである。
【図６】本発明の第３実施形態に係る表示装置の製造方法の一例について説明するためのフローチャートである。
【発明を実施するための形態】
【００１５】
以下、本発明の第１実施形態に係る表示装置および表示装置の製造方法について、図面を参照して説明する。本実施形態に係る表示装置はノーマリホワイトの液晶表示装置であって、図１に示すように、液晶表示パネルＰＮＬと液晶表示パネルＰＮＬの端部に電気的に接続された回路基板４０とを備えている。液晶表示パネルＰＮＬと回路基板４０とはフレキシブル基板３０によって電気的に接続されている。
【００１６】
液晶表示パネルＰＮＬは、アレイ基板１０と、アレイ基板１０と対向するように配置された対向基板２０と、アレイ基板１０と対向基板２０との間に挟持された液晶層ＬＱと、マトリクス状に配置された複数の表示画素ＰＸからなる表示部ＤＹＰと、を備えている。
【００１７】
アレイ基板１０は、表示部ＤＹＰにおいて、夫々の表示画素ＰＸに配置された画素電極ＰＥと、画素電極ＰＥが配列する行に沿って延びる複数の走査線ＧＬ（ＧＬ１、ＧＬ２…）と、画素電極ＰＥが配列する列に沿って延びる複数の信号線ＳＬ（ＳＬ１、ＳＬ２…）と、走査線ＧＬと信号線ＳＬとが交差する位置近傍に配置された画素スイッチＳＷと、を備えている。
【００１８】
画素スイッチＳＷは、スイッチング素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を備えている。画素スイッチＳＷのゲート電極は、対応する走査線ＧＬと電気的に接続されている（あるいは一体に形成されている）。画素スイッチＳＷのソース電極は、対応する信号線ＳＬと電気的に接続されている（あるいは一体に形成されている）。画素スイッチＳＷのドレイン電極は、対応する画素電極ＰＥと電気的に接続されている（あるいは一体に形成されている）。
【００１９】
アレイ基板１０の表示部ＤＹＰの周囲の領域には、ゲートドライバＧＤおよびソースドライバＳＤが配置されている。ゲートドライバＧＤは、走査線ＧＬに駆動信号を供給する。ゲートドライバＧＤによりオン電圧が供給された走査線ＧＬに接続された画素スイッチＳＷは、ソース−ドレイン間が導通する。
【００２０】
ソースドライバＳＤは、信号線ＳＬに映像信号を供給する。信号線ＳＬに供給された映像信号は、ソースードレイン間が導通した画素スイッチＳＷを介して画素電極ＰＥに供給される。すなわち、ゲートドライバＧＤおよびソースドライバＳＤは、複数の表示画素ＰＸを駆動する駆動手段である。
【００２１】
対向基板２０は、表示部ＤＹＰを囲むように配置されたシール材によってアレイ基板１０と対向するように固定されている。対向基板２０は、複数の画素電極ＰＥと対向するように配置された対向電極ＣＥを備えている。対向電極ＣＥには、例えばアレイ基板１０に設けられた対向電極駆動回路（図示せず）から対向電圧が供給される。
【００２２】
液晶層ＬＱに含まれる液晶分子は、画素電極ＰＥに印加される電圧と対向電極ＣＥとに印加される電圧との電位差により配向を制御される。
【００２３】
回路基板４０には、タイミングコントローラ（Ｔ−ＣＯＮ）４２と補正回路４４とが搭載されている。タイミングコントローラ４２には、外部信号源ＳＳから外部映像信号が供給される。タイミングコントローラ４２は、供給された外部映像信号に基づいて、表示画素ＰＸに表示させる画像の階調に対応する映像信号を出力する。
【００２４】
補正回路４４は、補正データ保存回路（記憶手段）４４Ａと補正演算回路４４Ｂとを備えている。補正データ保存回路４４Ａには、液晶表示パネルＰＮＬの製造過程において取得された表示画素ＰＸ毎の表示特性データが記憶されている。
【００２５】
表示画素ＰＸ毎の表示特性データは、画素電極ＰＥおよび画素スイッチＳＷの特性データであって、例えば、画素スイッチＳＷを介して画素電極ＰＥに試験用の信号を供給したときに画素電極ＰＥの電位を測定し、所望の電位に対する高低を試験した結果得られたデータである。表示特性データには、例えば表示画素ＰＸのアドレスと、試験結果に基づく補正値とが含まれる。
【００２６】
補正演算回路４４Ｂには、タイミングコントローラ４２からの映像信号と、補正データ保存回路４４Ａからの表示画素ＰＸ毎の表示特性データとが供給される。補正演算回路４４Ｂは、表示画素ＰＸ毎の表示特性データに従って、タイミングコントローラ４２から供給された映像信号を補正する。補正演算回路４４Ｂから出力された補正後の映像信号は、ソースドライバＳＤに供給される。ソースドライバＳＤは、補正演算回路４４Ｂから供給された補正後の映像信号を対応する信号線ＳＬに供給する。
【００２７】
以下に、上記液晶表示パネルの製造工程について説明する。まず、ガラス基板等の透明絶縁性基板を用意し、この透明絶縁性基板上に、半導体層、導電層、絶縁体層などを成膜、加工するプロセスを繰り返し、画素電極ＰＥ、画素スイッチＳＷ、ゲートドライバＧＤ、ソースドライバＳＤ、およびその他各種配線を形成する。画素電極ＰＥ上に配向膜（図示せず）を塗布し、必要であれば配向膜上にラビング布を接触させて、所定の方向にラビング処理を施し、アレイ基板１０を形成する（ステップＳＴＡ１）。
【００２８】
別の透明絶縁性基板を用意し、この透明絶縁性基板上に導電層を成膜およびパターンニングし、対向電極ＣＥを形成する。対向電極ＣＥ上に配向膜（図示せず）を塗布し、必要に応じて配向膜上にラビング布を接触させて所定の方向にラビング処理を施し、対向基板２０を形成する（ステップＳＴＡ２）。
【００２９】
上記のように形成したアレイ基板１０と対向基板２０とを、対向電極ＣＥと複数の画素電極ＰＥとが対向するようにシール材（図示せず）により貼り合せ（ステップＳＴＡ３）、アレイ基板１０と対向基板２０間のシール材で囲まれた領域に液晶材料を封入する（ステップＳＴＡ４）。
【００３０】
次に、例えば、表示部ＤＹＰの周囲のアレイ基板１０の領域に形成された試験用信号入力端子、または、フレキシブル基板３０が接続される電極端子から画素電極ＰＥに、試験用信号を供給したときの画素電極ＰＥの電位に基づく各表示画素ＰＸの特性を測定する(ステップＳＴＡ５)。本実施形態に係る液晶表示装置の製造工程では、画素電極ＰＥに印加される電圧のバラツキを測定する。
【００３１】
図３Ａに試験用信号を画素電極ＰＥに供給したときの電圧の分布の一例を示す。図３Ａの表示部ＤＹＰ内において、濃い色で示す部分は、画素電極ＰＥの電位が試験用信号を印加した場合の画素電極ＰＥの所望の電位よりも高くなる領域であって、薄い色で示す部分は、画素電極ＰＥの電位が試験用信号を印加した場合の画素電極ＰＥの所望の電位よりも低くなる領域である。
【００３２】
図３Ａに示す場合では、表示部ＤＹＰに配置された複数の画素電極ＰＥに画素スイッチＳＷを介して一様の電圧を印加し、画素電極ＰＥの電位が所望の電位よりも低くなる領域Ａ１と、所望の電位よりも高くなる領域Ａ２とが生じている。
【００３３】
複数の画素電極ＰＥ毎に測定された電位に基づいて、表示部ＤＹＰ内のバラツキを測定し、表示画素ＰＸ毎の表示特性データを作成する（ステップＳＴＡ７）とともに、液晶表示パネルＰＮＬの端部に設けられた電極端子にフレキシブル基板３０を電気的に接続して、液晶表示パネルＰＮＬと回路基板４０とを電気的に接続する（ステップＳＴＡ６）。
【００３４】
次に、回路基板４０に搭載された補正回路４４の補正データ保存回路４４Ａに表示画素ＰＸ毎の表示特性データを書きこむ（ステップＳＴＡ８）。このとき、補正データ保存回路４４Ａには、領域Ａ１に含まれる画素電極ＰＥについて、その位置と電位が低くなる特性とが記憶される。同様に領域Ａ２に含まれる画素電極ＰＥについて、その位置と電位が高くなる特性とが記憶される。
【００３５】
画素電極ＰＥの位置は、その画素電極ＰＥに接続された画素スイッチＳＷをオン／オフする走査線ＧＬと、画素スイッチＳＷを介して映像信号を供給する信号線ＳＬとにより特定される。
【００３６】
このように、補正データ保存回路４４Ａに表示画素ＰＸ毎の表示特性データが記憶されると、補正演算回路４４Ｂは、図３Ｂに示すように表示部ＤＹＰ内の画素電極ＰＥに供給する映像信号を補正する。
【００３７】
すなわち、補正演算回路４４Ｂは、領域Ａ１に含まれる画素電極ＰＥに供給する映像信号として、タイミングコントローラ４２から供給される映像信号よりも高い電圧信号を出力する。補正演算回路４４Ｂは、領域Ａ２に含まれる画素電極ＰＥに供給する映像信号として、タイミングコントローラ４２から供給される映像信号よりも低い電圧信号を出力する。
【００３８】
上記のように補正演算回路４４Ｂがタイミングコントローラ４２から供給される映像信号を補正すること、図３Ｃに示すように、表示部ＤＹＰに表示される画像の表示ムラが改善される。
【００３９】
すなわち、領域Ａ１に含まれる画素電極ＰＥは、画素電極ＰＥの電位が所望の電位よりも低い特性であったが、補正演算回路４４Ｂが表示特性データに基づいてタイミングコントローラ４２から供給される映像信号を高くする補正を行うことによって、画素電極ＰＥの電位が所望の電位となる。
【００４０】
領域Ａ２に含まれる画素電極ＰＥは、画素電極ＰＥの電位が所望の電位よりも高い特性であったが、補正演算回路４４Ｂが表示特性データに基づいてタイミングコントローラ４２から供給される映像信号を低くする補正を行うことによって、画素電極ＰＥの電位が所望の電位となる。
【００４１】
上記のように、本実施形態に係る液晶表示装置および液晶表示装置の製造方法によれば、製造工程において表示装置毎に表示ムラを検出し、検出された表示特性データに基づいて表示装置の表示ムラを改善し、製造歩留まりを改善させ、表示装置のコスト上昇や生産数量減少を改善する表示装置および表示装置の製造方法を提供することができる。
【００４２】
次に、本発明の第２実施形態に係る表示装置および表示装置の製造方法について図面を参照して説明する。なお、以下の説明において、上述の第１実施形態に係る表示装置および表示装置の製造方法と同様の構成については、同一の符号を付して説明を省略する。
【００４３】
上述の第１実施形態に係る表示装置と同様に、本実施形態に係る表示装置は液晶表示装置である。本実施形態に係る液晶表示装置は、図４に示すように、液晶表示パネルＰＮＬと液晶表示パネルＰＮＬの端部に電気的に接続された回路基板４０とを備えている。液晶表示パネルＰＮＬと回路基板４０とはフレキシブル基板３０によって電気的に接続されている。
【００４４】
本実施形態では、アレイ基板１０が補正回路１２を備えている。補正回路１２は、補正データ保存回路１２Ａと、補正演算回路１２Ｂとを備えている。補正データ保存回路１２Ａには、液晶表示パネルＰＮＬの製造過程において取得された表示画素ＰＸ毎の表示特性データが記憶されている。
【００４５】
補正演算回路１２Ｂには、タイミングコントローラ４２からの映像信号と、補正データ保存回路１２Ａからの表示画素ＰＸ毎の表示特性データとが供給される。補正演算回路１２Ｂは、表示画素ＰＸ毎の表示特性データに従って、タイミングコントローラ４２から供給された映像信号を補正する。補正演算回路１２Ｂから出力された補正後の映像信号は、ソースドライバＳＤに供給される。
【００４６】
以下に、上記液晶表示パネルの製造工程について説明する。まず、ガラス基板等の透明絶縁性基板を用意し、この透明絶縁性基板上に、半導体層、導電層、絶縁体層などを成膜、加工するプロセスを繰り返し、画素電極ＰＥ、画素スイッチＳＷ、ゲートドライバＧＤ、ソースドライバＳＤ、およびその他各種配線を形成するとともに、表示部ＤＹＰの周囲に補正回路１２を形成する。
【００４７】
画素電極ＰＥ上に配向膜（図示せず）を塗布し、必要であれば配向膜上にラビング布を接触させて、所定の方向にラビング処理を施し、アレイ基板１０を形成する（ステップＳＴＢ１）。
【００４８】
別の透明絶縁性基板を用意し、この透明絶縁性基板上に導電層を成膜およびパターンニングし、対向電極ＣＥを形成する。対向電極ＣＥ上に配向膜（図示せず）を塗布し、必要であれば配向膜上にラビング布を接触させて所定の方向にラビング処理を施し、対向基板２０を形成する（ステップＳＴＢ２）。
【００４９】
上記のように形成したアレイ基板１０と対向基板２０とを、対向電極ＣＥと複数の画素電極ＰＥとが対向するようにシール材（図示せず）により貼り合せ（ステップＳＴＢ３）、アレイ基板１０と対向基板２０間のシール材で囲まれた領域に液晶材料を封入する（ステップＳＴＢ４）。
【００５０】
次に、例えば、表示部ＤＹＰの周囲のアレイ基板１０の領域に形成された試験用信号入力端子、または、フレキシブル基板３０が接続される電極端子から画素電極ＰＥに、試験用信号を供給したときの複数の画素電極ＰＥの電位に基づく各表示画素ＰＸの特性を測定する(ステップＳＴＢ５)。
【００５１】
本実施形態に係る液晶表示装置の製造工程では、画素スイッチＳＷを介して画素電極ＰＥに所定の電圧を印加するとともに対向電極ＣＥに所定の電圧を印加して、表示部ＤＹＰを照射して表示画素ＰＸ毎の明るさを測定してもよく、画素スイッチＳＷを介して画素電極ＰＥに所定の電圧を印加したときの画素電極ＰＥの電位を測定しても良い。
【００５２】
例えば、図３Ａに示す場合では、表示部ＤＹＰに配置された複数の画素電極ＰＥに一様の電圧を印加するとともに、対向電極ＣＥに所定の電圧を印加すると、画素電極ＰＥの電位が所望の電位よりも低くなるために明るく表示される領域Ａ１と、画素電極ＰＥの電位が所望の電位よりも高くなるために暗く表示される領域Ａ２とが生じている。
【００５３】
この電位または明暗のバラツキを測定して、表示画素ＰＸ毎の表示特性データを作成する（ステップＳＴＢ７）とともに、液晶表示パネルＰＮＬの端部に設けられた電極端子にフレキシブル基板３０を電気的に接続して、液晶表示パネルＰＮＬと回路基板４０とを電気的に接続する（ステップＳＴＢ６）。
【００５４】
次に、アレイ基板１０の補正データ保存回路１２Ａに表示画素ＰＸ毎の表示特性データを書きこむ（ステップＳＴＢ８）。このとき、補正データ保存回路１２Ａには、領域Ａ１に含まれる画素電極ＰＥについて、その位置と電位が低くなる特性とが記憶される。同様に領域Ａ２に含まれる画素電極ＰＥについて、その位置と電位が高くなる特性とが記憶される。
【００５５】
上記のようにアレイ基板１０が補正回路１２を備えることによって、例えば図３Ｂに示すように補正演算回路１２Ｂがタイミングコントローラ４２から供給される映像信号を補正し、図３Ｃに示すように、表示部ＤＹＰに表示される画像の表示ムラが改善される。
【００５６】
すなわち、本実施形態に係る液晶表示装置および液晶表示装置の製造方法によれば、上述の第１実施形態に係る表示装置およびその製造方法と同様に、製造工程において表示装置毎に表示ムラを検出し、検出された表示特性データに基づいて表示装置の表示ムラを改善し、製造歩留まりを改善させ、表示装置のコスト上昇や生産数量減少を改善する表示装置および表示装置の製造方法を提供することができる。
【００５７】
さらに、本実施形態では、アレイ基板１０の製造工程において、透明絶縁性基板上に補正回路１２を形成するため、回路基板４０を小さくすることができ、製造コストを削減することができる。
【００５８】
次に、本発明の第３実施形態に係る表示装置および表示装置の製造方法について図面を参照して説明する。本実施形態に係る表示装置は、上述の第２実施形態に係る表示装置と同様の液晶表示装置である。
【００５９】
すなわち、本実施形態に係る表示装置は、図４に示すように、液晶表示パネルＰＮＬと液晶表示パネルＰＮＬの端部に電気的に接続された回路基板４０とを備えている。液晶表示パネルＰＮＬと回路基板４０とはフレキシブル基板３０によって電気的に接続されている。
【００６０】
本実施形態では、アレイ基板１０が補正回路１２を備えている。補正回路１２は、補正データ保存回路１２Ａと、補正演算回路１２Ｂとを備えている。補正データ保存回路１２Ａには、液晶表示パネルＰＮＬの製造過程において取得された表示画素ＰＸ毎の表示特性データが記憶されている。
【００６１】
補正演算回路１２Ｂには、タイミングコントローラ４２からの映像信号と、補正データ保存回路１２Ａからの表示画素ＰＸ毎の表示特性データとが供給される。補正演算回路１２Ｂは、表示画素ＰＸ毎の表示特性データに従って、タイミングコントローラ４２から供給された映像信号を補正する。補正演算回路１２Ｂから出力された補正後の映像信号は、それぞれ対応する信号線ＳＬに供給される。
【００６２】
以下に、上記液晶表示パネルの製造工程について説明する。まず、ガラス基板等の透明絶縁性基板を用意し、この透明絶縁性基板上に、半導体層、導電層、絶縁体層などを成膜、加工するプロセスを繰り返し、画素電極ＰＥ、画素スイッチＳＷ、ゲートドライバＧＤ、およびその他各種配線を形成するとともに、表示部ＤＹＰの周囲に補正回路１２を形成する。
【００６３】
画素電極ＰＥ上に配向膜（図示せず）を塗布し、必要であれば配向膜上にラビング布を接触させて、所定の方向にラビング処理を施し、アレイ基板１０を形成する（ステップＳＴＣ１）。
【００６４】
次に、例えば、アレイ基板１０に設けられた試験用信号入力端子、または、フレキシブル基板３０が接続される電極端子から、画素電極ＰＥに試験用信号を供給したときの画素電極ＰＥの電位に基づく各表示画素ＰＸの特性を測定する（ステップＳＴＣ２）。本実施形態では、画素電極ＰＥに印加される電圧のバラツキを測定し、表示画素ＰＸ毎の表示特性データを作成し（ステップＳＴＣ３）、アレイ基板１０の補正データ保存回路１２Ａに表示特性データを書き込む（ステップＳＴＣ４）。
【００６５】
別の透明絶縁性基板を用意し、この透明絶縁性基板上に導電層を成膜およびパターンニングし、対向電極ＣＥを形成する。対向電極ＣＥ上に配向膜（図示せず）を塗布し、必要であれば配向膜上にラビング布を接触させて所定の方向にラビング処理を施し、対向基板２０を形成する（ステップＳＴＣ５）。
【００６６】
上記のように形成したアレイ基板１０と対向基板２０とを、対向電極ＣＥと複数の画素電極ＰＥとが対向するようにシール材（図示せず）により貼り合せ（ステップＳＴＢ６）、アレイ基板１０と対向基板２０間のシール材で囲まれた領域に液晶材料を封入する（ステップＳＴＢ７）。
【００６７】
次に、液晶表示パネルＰＮＬの端部に設けられた電極端子にフレキシブル基板３０を電気的に接続した、液晶表示パネルＰＮＬと回路基板４０とを電気的に接続する（ステップＳＴＣ８）。
【００６８】
上記のようにアレイ基板１０が補正回路１２を備えることによって、例えば図３Ｂに示すように補正演算回路１２Ｂがタイミングコントローラ４２から供給される映像信号を補正し、図３Ｃに示すように、表示部ＤＹＰに表示される画像の表示ムラが改善される。
【００６９】
すなわち、本実施形態に係る液晶表示装置および液晶表示装置の製造方法によれば、上述の第１実施形態に係る表示装置およびその製造方法と同様に、製造工程において表示ムラが検出された表示装置の表示ムラを改善し、製造歩留まりを改善させ、表示装置のコスト上昇や生産数量減少を改善する表示装置および表示装置の製造方法を提供することができる。
【００７０】
さらに、本実施形態では、上述の第２実施形態に係る表示装置およびその製造方法と同様に、アレイ基板１０の製造工程において、透明絶縁性基板上に補正回路１２を形成するため、回路基板４０を小さくすることができるとともに部品点数を削減し、表示装置の製造コストを削減することができる。
【００７１】
さらに、本実施形態では、補正回路１２をアレイ基板１０に内蔵し、かつ、アレイ基板１０の作成工程で表示画素ＰＸ毎の表示特性データを取得し、取得した表示特性データを補正データ保存回路１２Ａに記憶させるため、補正回路１２に用いる回路部品によるコスト上昇を抑えることができることに加え、アレイ基板１０を作成する工程以外の工程では、従来用いていた製造装置等を使用することが可能となる。
【００７２】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、上記実施形態では補正回路４４とソースドライバＳＤは別々に設けられていたが、補正回路４４とソースドライバＳＤとは一体に形成されていても良い。その場合であっても上述の実施形態と同様の効果を得ることができる。
【００７３】
上述の実施形態では、アレイ基板１０がソースドライバＳＤを備えていたが、ソースドライバＳＤはフレキシブル基板３０に搭載されていても良い。ソースドライバＳＤをフレキシブル基板３０に搭載し、補正回路をアレイ基板１０の透明絶縁性基板上に形成する場合には、補正回路にはソースドライバＳＤから出力された信号が供給され、補正演算回路により補正された信号は、それぞれ対応する信号線ＳＬに供給される。この場合であっても、上述の第２実施形態および第３実施形態と同様の効果を得ることができる。
【００７４】
また、上述の第１乃至第３実施形態では、表示装置として液晶表示装置およびその製造方法について説明したが、表示装置は液晶表示装置に限られない。例えば、有機ＥＬ表示装置やプラズマ表示装置、およびこれらの製造方法にも適用可能であって、上述の第１乃至第３実施形態に係る表示装置およびその製造方法と同様の効果を得ることができる。
【００７５】
また、上記の第１乃至第３実施形態では、表示特性データを取得するために、画素電極ＰＥに試験用の信号を供給して画素電極ＰＥの電位を測定したが、画素電極ＰＥおよび対向電極ＣＥに試験用の信号を供給し、表示部ＤＹＰに表示される表示画像から、表示特性データを取得しても良い。
【００７６】
例えば、表示部ＤＹＰのそれぞれの画素の輝度を取得して、試験用信号を供給したときの所望の輝度に対する明暗を検出し、補正データ保存回路に記憶させても良い。その場合には、補正演算回路は、対応する画素電極ＰＥに供給する電圧を高くして、所望の輝度よりも明るく表示された表示画素ＰＸが暗くなるように映像信号を補正し、対応する画素電極ＰＥに供給する電圧を低くして、所望の輝度よりも暗く表示される表示画素ＰＸが明るくなるように映像信号を補正する。このような場合でも、上述の第１乃至第３実施形態に係る表示装置および表示装置の製造方法と同様の効果を得ることができる。
【００７７】
また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。
【符号の説明】
【００７８】
ＰＥ…画素電極、ＳＤ…ソースドライバ、ＧＤ…ゲートドライバ、４４、１２…補正回路、４４Ａ、１２Ａ…補正データ保存回路、４４Ｂ、１２Ｂ…補正演算回路
【図１】
2010271409.tif 000003
【図２】
2010271409.tif 000004
【図３Ａ】
2010271409.tif 000005
【図３Ｂ】
2010271409.tif 000006
【図３Ｃ】
2010271409.tif 000007
【図４】
2010271409.tif 000008
【図５】
2010271409.tif 000009
【図６】
2010271409.tif 000010