(57)【要約】【課題】液晶パネル上に部分的に画像を表示する機能を有する液晶表示装置及びその駆動方法を提供する。【解決手段】液晶パネル１０２と、液晶パネル１０２上に形成されたゲートライン及びデータラインと、ゲートラインにゲート信号を供給するゲートドライバ１０４と、液晶パネル１０２上のデータラインにデータ電圧を供給するデータドライバと、ゲートラインに供給されるゲート信号のうち一部を遮断するようにゲートドライバを制御するパーシャルコントローラ１１０とを備えている。【選択図】図４
2010262305.tif 000002
【特許請求の範囲】
【請求項１】
複数のゲートライン及びデータラインが形成された液晶パネルと、前記ゲートラインにゲート信号を供給するゲートドライバと、前記データラインにデータ電圧を供給するデータドライバと、前記ゲートドライバ及び前記データドライバの駆動タイミングを制御すると共に、前記データドライバに画素データストリームを供給するタイミングコントローラと、前記ゲートラインに供給される前記ゲート信号のうちの一部を遮断するように前記ゲートドライバを制御するパーシャルコントローラとを備えることを特徴とする液晶表示装置。
【請求項２】
前記ゲートドライバは、前記ゲート信号をそれぞれ発生するように、前記タイミングコントローラからのゲートスタートパルスに従属的に応答する複数のシフトレジスタステージと、前記パーシャルコントローラの制御に応答して、前記複数のシフトレジスタステージから対応するゲートラインに供給される前記ゲート信号を、それぞれ選択的に遮断する複数の出力切替部とを備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記パーシャルコントローラは、各フレームに対応した垂直同期信号の周期のうちの一部の期間を占有する垂直ウィンドウパルスを、前記複数の出力切替部に共通に供給することを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記複数の出力切替部は、前記垂直ウィンドウパルスの期間に前記ゲート信号を遮断することを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記パーシャルコントローラは、前記ゲート信号のうちの前記一部を除いた残りに対応する前記液晶パネル上の画素のうち、一部の画素が黒色で表示されるように前記タイミングコントローラをさらに制御することを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記パーシャルコントローラは、前記液晶パネル上の画素のうち、前記一部のゲート信号に対応する画素が黒色に初期化されるように、前記タイミングコントローラをさらに制御することを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
前記パーシャルコントローラから前記ゲートドライバに供給された制御信号を、一定の期間にわたって遅延させる遅延器をさらに含むことを特徴とする請求項６に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、特に液晶パネル上の一部領域のみに画像を表示する機能を有する液晶表示装置に関する。
【背景技術】
【０００２】
情報化社会が発展するにつれて、表示装置に対する要求も次第に多様な形態になってきている。これに応じて、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＥＬＤ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｔ  Ｄｉｓｐｌａｙ）など、様々なフラットパネルディスプレイが研究されており、一部は、既に様々な装備において表示装置として活用されている。
【０００３】
現在では、その中でも、高画質、軽量、薄型、低消費電力などの利点を持つことから、移動型画像表示装置用として、陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）に代わって、ＬＣＤ（以下、液晶表示装置という）が最も広く使用されている。液晶表示装置は、ノートブックコンピュータのモニタなどの移動型用としてだけでなく、テレビモニタなどに多様に開発されている。
【０００４】
最近、製造コストを低くするために、ゲートドライバが搭載された液晶パネルを含む、ゲートオングラスタイプ（Ｇａｔｅ−ｏｎ−Ｇｌａｓｓ  Ｔｙｐｅ；以下、「ＧＯＧタイプ」という）の液晶表示装置が提案されている。ＧＯＧタイプの液晶表示装置においては、ゲートドライバが液晶パネルと共に同時に製造される。さらに、ＧＯＧタイプの液晶表示装置は、データドライバの搭載された液晶パネルを含むこともある。
【０００５】
以下、図１のブロック図を参照しながら、従来のＧＯＧタイプの液晶表示装置について説明する。
【０００６】
図１に示すように、従来のＧＯＧタイプの液晶表示装置は、画像が表示される液晶パネル２を含む。液晶パネル２は、表示領域２２に隣接する一方の縁部（すなわち、左側縁部）に位置するゲートドライバ４を含む。液晶パネル２の表示領域２２は、図示していない複数のゲートライン及び複数のデータラインによって区分された各画素領域に形成された薄膜トランジスタＴＦＴを含む。各薄膜トランジスタは、対応するデータライン及び対応するゲートラインに電気的に接続される。ゲートドライバ４は表示領域２２上のゲートラインと電気的に接続される。
【０００７】
図１のＧＯＧタイプの液晶表示装置には、テープキャリアパッケージ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ；以下、ＴＣＰという）７Ａ〜７Ｃによって液晶パネル２に接続されたプリント基板１２が含まれる。ＴＣＰ７Ａ〜７Ｃには、データドライブＩＣチップ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｃｈｉｐ）６Ａ〜６Ｃが対応して搭載される。これらデータドライバＩＣチップ６Ａ〜６Ｃは、液晶パネル２上の複数のデータラインを分割して駆動する。このために、各データドライバＩＣチップ６Ａ〜６Ｃは、対応するＴＣＰ７Ａ〜７Ｃによって、液晶パネル２上の複数のデータラインのうちの一部分と電気的に接続される。プリント基板１２にはタイミングコントローラ８が実装される。タイミングコントローラ８は、ゲートドライバ４及びデータドライバＩＣチップ６Ａ〜６Ｃを制御する。このために、プリント基板１２上のタイミングコントローラ８は、ＴＣＰ７Ａ〜７Ｃ上のデータドライバＩＣチップ６Ａ〜６Ｃと電気的に接続されると共に、ＴＣＰ７Ａ〜７Ｃのいずれか１つを介して、液晶パネル２上のゲートドライバ４とも電気的に接続される。
【０００８】
液晶パネル２に搭載されたゲートドライバ４は、図２のブロック図のように、従属接続された複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒｎを含む。液晶パネル２には、複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒｎの個数に相当するゲートラインが存在する。複数の各シフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒｎから発生する出力信号は、次のシフトレジスタステージの入力端に供給されて、次のシフトレジスタステージが駆動されるようにする。また、複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒｎから出力された各出力信号は、対応するゲートラインに供給される。このような複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒｎの出力信号は、図３のタイミングチャートに示すように、順次遅延するイネーブルパルスを排他的に有する。
【０００９】
また、従属接続されたシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒｎのうち、第１シフトレジスタステージＳ／Ｒ１の入力端子には、ゲートスタートパルスＧＳＰが入力される。ゲートスタートパルスＧＳＰによって、複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒｎのシフト動作が行われる。ゲートスタートパルスＧＳＰは、垂直同期信号に同期すると共に、水平同期信号の周期に該当する幅を有する。
【００１０】
さらに、複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒｎには、２つのクロックＣ１、Ｃ２のいずれか一方が入力される。奇数番目のシフトレジスタステージＳ／Ｒ１、Ｓ／Ｒ３、・・・、Ｓ／Ｒｎ−１には、第１クロックＣ１が入力されるが、偶数番目のシフトレジスタステージＳ／Ｒ２、Ｓ／Ｒ４、・・・、Ｓ／Ｒｎには、第２クロックＣ２が入力される。
【００１１】
２つのクロックＣ１、Ｃ２は相反する位相を有する。これとは異なり、複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒｎには、３つ以上のクロック（例えば、３つ又は４つのクロック）が共通に入力されるか、又は、３つ以上のクロックのうちの一部が選択的に供給される。この場合、３つ以上のクロックは、互いに順次遅延した位相を有する。
【００１２】
このように、従属接続された複数の各シフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒｎは、入力されるクロックＣ１（又はＣ２）に応答して入力端子に供給されるゲートスタートパルスＧＳＰ又は以前のシフトレジスタステージの出力信号をラッチする。このような複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒｎのラッチ動作により、液晶パネル２上の複数のゲートラインには、図３に示すように、順次シフトされたゲート信号ＧＬ１〜ＧＬｎが対応して供給される。
【００１３】
複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒｎからのゲート信号ＧＬ１〜ＧＬｎは、液晶パネル２上の複数のゲートラインを順次イネーブルさせて、薄膜トランジスタが１ライン分ずつ順次ターンオン（Ｔｕｒｎ−ｏｎ）するようにする。これにより、複数のデータライン上のデータ電圧が液晶パネル２上の画素に１ライン分ずつ順次供給され、画像が表示されるようにする。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
液晶表示装置においては、液晶パネル２の表示領域のうちの一部のみに画像を表示する場合が頻繁に発生する。例えば、液晶パネル２の表示領域２２の中央部のみに画像を表示する場合を挙げることができる。この場合、ＧＯＧタイプの液晶表示装置は、液晶パネル２の表示領域２２のうち、非画像区間（例えば、上下縁部）には黒レベルのデータ電圧が入力されるように、ゲートドライバ４、データドライブＩＣチップ６Ａ〜６Ｃ、及びタイミングコントローラ８などの複雑な制御を行わなければならない。これにより、ＧＯＧタイプの液晶表示装置においては、電力の不要な消費が増加せざるを得ないという課題があった。
【００１５】
本発明は、画面の一部分における画像表示を容易に行うことのできる液晶表示装置を提供することを目的とする。
【００１６】
また、本発明は不要な電力を消費することなく、画面の一部分への画像表示が可能な液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明による液晶表示装置は、複数のゲートライン及びデータラインが形成された液晶パネルと、前記ゲートラインにゲート信号を供給するゲートドライバと、前記データラインにデータ電圧を供給するデータドライバと、前記ゲートドライバ及び前記データドライバの駆動タイミングを制御すると共に、前記データドライバに画素データストリームを供給するタイミングコントローラと、前記ゲートラインに供給される前記ゲート信号のうちの一部を遮断するように前記ゲートドライバを制御するパーシャルコントローラとを備えるものである。
【発明の効果】
【００１８】
本発明による液晶表示装置によれば、垂直同期信号の区間のうち一部を占有する垂直ウィンドウパルスにより、ゲート信号のうちの一部を遮断して、液晶パネルの表示領域のうちの一部が駆動されないようにする。これにより、液晶パネルの表示領域のうち、上段部分、下段部分、及び中央部分のいずれか１箇所のみに画像を表示させることができる。また、局部表示時には、不要な電力の消費を防止することができる。また、本発明による液晶表示装置によれば、垂直ウィンドウパルスによってデータ駆動部の動作も周期的に中止されるので、局部表示時における電力の不要な消費をさらに軽減することができる。
【００１９】
また、本発明による液晶表示装置によれば、局部表示が開始されるときに、垂直ウィンドウパルスの区間に該当する表示領域上の一部区間を黒色に初期化することにより、液晶パネルの表示領域のうちの非駆動区間における雑音を除去することができる。
【００２０】
また、本発明による液晶表示装置によれば、水平同期信号の区間のうちの一部を占有する水平ウィンドウパルスにより、データ電圧のうちの一部が黒レベルを有するようにし、液晶パネルの表示領域のうち、左側部分、右側部分、及び中央部分のいずれか１箇所のみに画像を表示させることができる。
【００２１】
さらに、本発明による液晶表示装置によれば、垂直及び水平ウィンドウパルスを利用して、ゲートラインのうちの一部のみが駆動されるようにすると共に、駆動されるゲートライン上の画素に供給されるデータ電圧のうちの一部を黒色で表示させることにより、液晶パネルの表示領域のうち、上段の左側部分、中央部分、及び右側部分と、下段の左側部分、中央部分、及び右側部分と、上段と下段との間の中央の左側部分、中央部分、及び右側部分と、のいずれか１箇所のみに画像を局部的に表示させることができる。
【図面の簡単な説明】
【００２２】
【図１】従来の液晶表示装置を示すブロック図である。
【図２】図１内のゲートドライバを詳細に説明するためのブロック図である。
【図３】図１内のゲートドライバから出力された出力信号を説明するためのタイミングチャートである。
【図４】本発明の実施の形態１による液晶表示装置を示すブロック図である。
【図５】図４内のゲートドライバを詳細に説明するためのブロック図である。
【図６】図５内の第１シフトレジスタを詳細に説明するための回路図である。
【発明を実施するための最良の形態】
【００２３】
実施の形態１．
以下、添付図面を参照しながら、本発明の好ましい実施の形態について説明する。
【００２４】
図４は本発明の実施の形態１によるＧＯＧタイプの液晶表示装置を概略的に示すブロック図である。図４に示すように、本発明の実施の形態１による液晶表示装置は、ＴＣＰ１０７Ａ〜１０７Ｃによって液晶パネル１０２に接続されたプリント基板１１２を含む。なお、図４においては、代表的にゲートドライバ１０４のみを示しているが、データドライバ（図示せず）も同様の構成を有している。
【００２５】
液晶パネル１０２は、画像が表示される表示領域１２２と、表示領域１２２に隣接する一方の縁部（すなわち、左側縁部）に配置されたゲートドライバ１０４とを備える。表示領域１２２には、複数のゲートライン及び複数のデータライン（図示せず）が交差するように形成される。これらゲートライン及びデータラインによって区分された画素領域には、薄膜トランジスタＴＦＴがそれぞれ形成される。各薄膜トランジスタＴＦＴは、対応するゲートライン及び対応するデータラインに電気的に接続される。各薄膜トランジスタＴＦＴは、対応するゲートライン上のゲート信号に応答し、対応するデータライン上のデータ電圧が該当画素領域に選択的に入力されるようにする。表示領域１２２上のゲートラインは、液晶パネル１０２の左側の縁部まで延びてゲートドライバ１０４に電気的に接続される。
【００２６】
ＴＣＰ１０７Ａ〜１０７Ｃには、液晶パネル１０２上のデータラインを分割駆動するデータドライブＩＣチップ１０６Ａ〜１０６Ｃがそれぞれ搭載される。各ＴＣＰ１０７は、搭載されたデータドライブＩＣチップ１０６を、プリント基板１１２及び液晶パネル１０２上のデータラインと電気的に接続させると共に、プリント基板１１２を、液晶パネル１０２とも電気的に接続させる。このために、ＴＣＰ１０７Ａ〜１０７Ｃは、配線パターンが形成された柔軟な絶縁性フィルムを含む。
【００２７】
プリント基板１１２は、ゲートドライバ１０４及びデータドライブＩＣチップ１０６Ａ〜１０６Ｃを制御するタイミングコントローラ１０８を備える。タイミングコントローラ１０８は、ＴＣＰ１０７Ａ〜１０７Ｃによってゲートドライバ１０４及びデータドライブＩＣチップ１０６Ａ〜１０６Ｃと電気的に接続される。ゲートドライバ１０４には、タイミングコントローラ１０８からゲート制御信号ＧＣＳが供給される。ゲート制御信号ＧＣＳは、水平同期信号と同一、又は少なくとも２倍以上の周期を有する少なくとも１つ以上のクロックＣＬＫと、垂直同期信号の周期毎に１回ずつ発生するゲートスタートパルスＧＳＰとを含む。データドライブＩＣチップ１０６Ａ〜１０６Ｃには、データ制御信号ＤＣＳ及び画素データストリームＶＤｓが供給される。画素データストリームＶＤｓは、画素データが１ライン分ずつ区分されるように直列状にデータドライブＩＣチップ１０６Ａ〜１０６Ｖに供給される。
【００２８】
図４において、液晶表示装置は、パーシャルコントローラ１１０を備えており、パーシャルコントローラ１１０は、プリント基板１１２に実装されて、画像が液晶パネル１０２の表示領域１２２の一部領域のみに表示されるように制御する。パーシャルコントローラ１１０は、ゲートドライバ１０４の出力期間を制御する垂直ウィンドウ制御信号ＶＷＳを、ＴＣＰ１０７Ａ〜１０７Ｃのいずれか１つ（すなわち、第１のＴＣＰ１０７Ａ）を介して、液晶パネル１０２の縁部に位置するゲートドライバ１０４に供給する。ゲートドライバ１０４に供給される垂直ウィンドウ制御信号ＶＷＳは、垂直同期信号の周期の間（１枚の画像が表示される間）に、ゲート信号の出力制限期間を指定する基底論理（例えば、ロー論理）の垂直ウィンドウパルスを有する。
【００２９】
垂直ウィンドウ制御信号ＶＷＳに応答するゲートドライバ１０４は、複数のゲートラインに供給されるゲート信号のうち垂直ウィンドウパルスの期間にイネーブルされるゲート信号を、それらに対応するゲートラインに供給されないようにする。それに対して、垂直ウィンドウ制御信号ＶＷＳのうち、特定論理（例えば、ハイ論理）のイネーブル区間にゲートドライバ１０４から発生するゲート信号は、対応するゲートラインに供給される。このように、液晶パネル１０２の表示領域１２２上の複数のゲートラインのうち、一部のみが垂直同期周期毎に１回ずつ駆動されて、残りは駆動されなくなる。これにより、液晶パネル１０２の表示領域１２２上の一部分のみに画像が表示される。垂直ウィンドウ制御信号ＶＷＳに含まれる垂直ウィンドウパルスの幅及び位置は、ユーザ又は映像プログラムにより設定されたウィンドウデータの論理値によって可変できる。このウィンドウデータは、タイミングコントローラ１０８又は図示しない外部のシステム（すなわち、コンピュータシステムのグラフィックカード、又は、テレビ受信機の映像復調モジュール）から、パーシャルコントローラ１１０に供給される。つまり、パーシャルコントローラ１１０は、タイミングコントローラ１０８又は外部のシステムからの、ウィンドウデータの論理値に該当する幅及び位相の垂直ウィンドウパルスを有する垂直ウィンドウ制御信号ＶＷＳを発生し、垂直ウィンドウ制御信号ＶＷＳを第１のＴＣＰ１０７Ａを介して、液晶パネル１０２上のゲートドライバ１０４に供給する。
【００３０】
従って、ゲートドライバ１０４は、ゲートラインのうちの一部区間のゲートラインのみにゲート信号を供給し、一部区間を除く残りのゲートラインに供給されるゲート信号は供給しない。これにより、液晶パネル１０２の表示領域１２２の垂直駆動幅が減少する。この結果、液晶パネル１０２の表示領域１２２の中央部分、上側部分、又は下側部分に、画像が表示される。このように、垂直ウィンドウパルスの期間に該当する表示領域１２２のうち、一部区間上のゲートラインが駆動されないので、局部表示時の不要な電力が消費されることはない。それに対して、表示領域１２２のうち、垂直ウィンドウパルスに該当する垂直区間では、劣化した画像又は雑音成分が表示される。
【００３１】
なお、他の形態において、パーシャルコントローラ１１０から発生した垂直ウィンドウ制御信号ＶＷＳは、タイミングコントローラ１０８にも供給できる。この場合、パーシャルコントローラ１１０とゲートドライバ１０４との間には、フレーム遅延器１１２Ａがさらに設置される。フレーム遅延器１１０Ａは、パーシャルコントローラ１１０からゲートドライバ１０４に供給される垂直ウィンドウ制御信号ＶＷＳを１フレーム（すなわち、１水直同期信号）の期間遅延させる。フレーム遅延器１１０Ａにより、液晶パネル１０２の表示領域のうち、垂直ウィンドウ区間の初期化が、局部表示の開始される最初のフレーム（すなわち、最初の垂直同期信号の周期）の間に実行される。垂直ウィンドウ区間の初期化期間（すなわち、最初の垂直ウィンドウパルスが発生する垂直同期信号の期間）に、タイミングコントローラ１０８は、黒レベルの画素データ及びビデオ情報の画素データを、データドライブＩＣチップ１０６Ａ〜１０６Ｃに供給する。黒レベルの画素データは、垂直ウィンドウ制御信号ＶＷＳの垂直ウィンドウパルスの期間（すなわち、基底論理期間）に含まれる水平同期信号の期間に、タイミングコントローラ１０８からデータドライブＩＣチップ１０６Ａ〜１０６Ｃに供給される。それに対して、ビデオ情報に該当する画素データは、垂直ウィンドウ制御信号ＶＷＳのイネーブル期間（すなわち、特定論理期間）に含まれる残りの水平同期信号の期間に、タイミングコントローラ１０８からデータドライブＩＣチップ１０６Ａ〜１０６Ｃに供給される。これにより、液晶パネル１０２の表示領域１２２のうち、垂直ウィンドウパルスの幅に該当する一部の垂直区間には黒色が表示されるが、垂直ウィンドウ制御信号ＶＷＳのイネーブル期間に該当する残りの区間にはビデオ画像が表示される。この垂直ウィンドウ区間の初期化後において、遅延した垂直ウィンドウ制御信号ＤＶＷＳに垂直ウィンドウパルスが含まれるフレーム（すなわち、垂直同期信号）の期間（すなわち、局部表示期間）に、タイミングコントローラ１０８は、垂直ウィンドウ制御信号ＶＷＳのイネーブル期間のみにビデオ情報に該当する画素データを、データドライブＩＣチップ１０６Ａ〜１０６Ｃに供給する。それに対して、タイミングコントローラ１０８は、垂直ウィンドウパルスの期間では、画素データをデータドライブＩＣチップ１０６Ａ〜１０６Ｃに供給しなくなり、データドライブＩＣチップ１０６Ａ〜１０６Ｃが駆動されないようにする。つまり、タイミングコントローラ１０８は、液晶パネル１０２の表示領域１２２のうち、垂直ウィンドウパルスの期間に該当する垂直区間の黒レベルの画素データは更新されないようにするが、液晶パネル１０２の表示領域１２２のうち、垂直ウィンドウ制御信号ＶＷＳのイネーブル期間に該当する残りの区間上のビデオ情報の画素データのみが更新されるようにする。これにより、液晶パネル１０２の表示領域１２２のうち、垂直ウィンドウパルスの期間に該当する垂直区間では、黒色が表示され、液晶パネル１０２の表示領域１２２のうち、垂直ウィンドウ制御信号ＶＷＳのイネーブル期間に該当する残りの区間では、ビデオ情報が表示される。一方、ゲートドライバ１０４は、遅延した垂直ウィンドウ制御信号ＤＶＷＳのうち、特定論理のイネーブル期間に発生するゲート信号のみを、それらと対応するゲートラインに供給する。つまり、ゲートドライバ１０４は、複数のゲートラインに供給されるゲート信号のうち、垂直ウィンドウパルスの期間にイネーブルされるゲート信号が、それらに対応するゲートラインに供給されないようにする。これにより、液晶パネル１０２の表示領域１２２上の複数のゲートラインのうち、垂直ウィンドウ期間に該当する一部のゲートラインが駆動されないが、遅延した垂直ウィンドウ制御信号ＤＶＷＳのイネーブル期間に該当する残りのゲートラインのみが、垂直同期周期毎に１回ずつ駆動される。このように、データドライブＩＣチップ１０６Ａ〜１０６Ｃが周期的に駆動されないと共に、一部のゲートラインが駆動されないので、局部表示期間における電力消費量をさらに低減することができる。
【００３２】
さらに、パーシャルコントローラ１１０は、水平ウィンドウ制御信号ＨＷＳを生成して、タイミングコントローラ１０８に供給することもできる。タイミングコントローラ１０８に供給される水平ウィンドウ制御信号ＨＷＳは、水平同期信号の周期の間（１ライン分の画素データが液晶パネル１０２の表示領域１２２Ｄに入力される間）に、画素データの出力制限期間を指定する基底論理（例えば、ロー論理）の水平ウィンドウパルスを有する。水平ウィンドウ制御信号ＨＷＳに応答するタイミングコントローラ１０８は、水平同期信号の周期毎に、黒レベルの画素データ及びビデオ情報の画素データを含む１ライン分の画素データを、データドライブＩＣチップ１０６Ａ〜１０６Ｃに供給する。黒レベルの画素データは、水平ウィンドウ制御信号ＨＷＳの水平ウィンドウパルスの期間（すなわち、基底論理期間）に、タイミングコントローラ１０８からデータドライブＩＣチップ１０６Ａ〜１０６Ｃに供給される。それに対して、ビデオ情報に該当する画素データは、水平ウィンドウ制御信号ＨＷＳのイネーブル期間（すなわち、特定論理期間）に、タイミングコントローラ１０８からデータドライブＩＣチップ１０６Ａ〜１０６Ｃに供給される。このような黒レベルの画素データ及びビデオ情報の画素データを含む１ライン分の画素データストリームは、垂直ウィンドウ制御信号ＶＷＳのイネーブル区間においてのみに出力される。これにより、液晶パネル１０２の表示領域１２２のうち、水平ウィンドウパルスの幅に該当する一部の水平区間は、黒色が表示されるが、水平ウィンドウ制御信号ＨＷＳのイネーブル期間に該当する残りの水平区間は、ビデオ画像が表示される。これにより、画像は、液晶パネル１０２の表示領域１２２の上段の左側部分、中央部分、及び右側部分と、下段の左側部分、中央部分、及び右側部分と、上段及び下段間の中央の左側部分、中央部分、及び右側部分と、のいずれか１箇所のみに局部的に表示される。
【００３３】
図５は図４内のゲートドライバ１０４を詳細に説明するためのブロック図である。図５に示すように、ゲートドライバ１０４は、ゲートスタートパルスＧＳＰの入力ラインに従属接続された複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５と、シフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５にそれぞれ接続された複数の出力切替部１０４Ａ〜１０４Ｅとを含む。複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５は、第１及び第２クロックＣＬＫ１、ＣＬＫ２のいずれか１つを入力する。第１及び第２クロックＣＬＫ１、ＣＬＫ２は、シフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５に交代に入力される。つまり、奇数番目のシフトレジスタステージＳ／Ｒ１、Ｓ／Ｒ３、Ｓ／Ｒ５には、第１クロックＣＬＫ１が入力されるが、偶数番目のシフトレジスタステージＳ／Ｒ２、Ｓ／Ｒ４には、第２クロックＣＬＫ２が入力される。第１及び第２クロックＣＬＫ１、ＣＬＫ２は、相反する位相を有すると共に、水平同期信号の１／２に該当する周波数（すなわち、２倍に相当する周期）を有する。複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５は、第１クロックＣＬＫ１又は第２クロックＣＬＫ２に応答し、ゲートスタートパルスＧＳＰ又は以前のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ４からのゲート信号（Ｖｇ１〜Ｖｇ４のいずれか１つ）をラッチし、対応するゲートラインＧＬ１〜ＧＬ５に供給されるゲート信号Ｖｇ１〜Ｖｇ５を発生する。第１シフトレジスタステージＳ／Ｒ１は、第１クロックＣＬＫ１に応答し、ゲートスタートパルスＧＳＰをラッチさせて第１ゲート信号Ｖｇ１を発生する。第１ゲート信号Ｖｇ１は、第１出力切替部１０４Ａ及び第２シフトレジスタステージＳ／Ｒ２に供給される。第２シフトレジスタステージＳ／Ｒ２は、第２クロックＣＬＫ２によって、以前のステージである第１シフトレジスタステージＳ／Ｒ１からの第１ゲート信号Ｖｇ１をラッチして、第２ゲート信号Ｖｇ２を発生する。第２ゲート信号Ｖｇ２は、第２出力切替部１０４Ｂ及び次のステージである第３シフトレジスタステージＳ／Ｒ３に供給される。第１クロックＣＬＫ１に応答する第３シフトレジスタステージＳ／Ｒ３も、以前のステージである第２シフトレジスタステージＳ／Ｒ２からの第２ゲート信号Ｖｇ２をシフトさせて、第３ゲート信号Ｖｇ３を発生する。第３ゲート信号Ｖｇ３は、第３出力切替部１０４Ｃ及び次のステージである第４シフトレジスタステージＳ／Ｒ４に供給される。これにより、残りのシフトレジスタステージＳ／Ｒ４、Ｓ／Ｒ５も、第１クロックＣＬＫ１又は第２クロックＣＬＫ２に応答して、以前のシフトレジスタステージＳ／Ｒ３、Ｓ／Ｒ４からの第３ゲート信号Ｖｇ３又は第４ゲート信号Ｖｇ４をラッチし、対応するゲート信号Ｖｇ４（又はＶｇ５）を発生する。複数の各シフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５から発生する複数のゲート信号Ｖｇ１〜Ｖｇ５は、１つの水平同期信号の期間ずつ、順次特定論理（例えば、ハイ論理）の状態でイネーブルされる。
【００３４】
複数の出力切替部１０４Ａ〜１０４Ｅは、液晶パネル１０２の表示領域１２２上の複数のゲートラインＧＬ１〜ＧＬ５と電気的にそれぞれ接続される。また、複数の出力切替部１０４Ａ〜１０４Ｅは、図４に示すパーシャルコントローラ１１０からの垂直ウィンドウ制御信号ＶＷＳ、又は遅延器１１０Ａからの遅延した垂直ウィンドウ制御信号ＤＶＷＳを、共通に入力する。垂直ウィンドウ制御信号ＶＷＳ又は遅延したウィンドウ制御信号ＤＶＷＳに共通に応答する複数の各出力切替部１０４Ａ〜１０４Ｅは、対応するシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５から、対応するゲートラインＧＬ１〜ＧＬ５に供給されるゲート信号Ｖｇ１〜Ｖｇ５を切り替える。垂直ウィンドウ制御信号ＶＷＳ又は遅延した垂直ウィンドウ制御信号ＤＶＷＳの垂直ウィンドウパルスの期間（基底論理の期間）では、出力切替部１０４Ａ〜１０４Ｅは、対応するシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５からの対応するゲートラインＧＬ１〜ＧＬ５に供給される対応するゲート信号Ｖｇ１〜Ｖｇ５を遮断する。それとは反対に、垂直ウィンドウ制御信号ＶＷＳ又は遅延した垂直ウィンドウ制御信号ＤＶＷＳの特定論理のイネーブル期間では、各出力切替部１０４Ａ〜１０４Ａは、対応するシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５からのゲート信号Ｖｇ１〜Ｖｇ５を対応するゲートラインＧＬ１〜ＧＬ５に供給する。
【００３５】
例えば、垂直ウィンドウ制御信号ＶＷＳ又は遅延した垂直ウィンドウ制御信号ＤＶＷＳに含まれる基底論理の垂直ウィンドウパルスが、垂直同期信号の期間のうちの初期の２つの水平同期信号の期間を占有する場合には、第１及び第２出力切替部１０４Ａ、１０４Ｂによって第１及び第２シフトレジスタステージＳ／Ｒ１、Ｓ／Ｒ２から第１及び第２ゲートラインＧＬ１、ＧＬ２にそれぞれ供給される第１及び第２ゲート信号Ｖｇ１、Ｖｇ２が遮断されるが、第３〜第５シフトレジスタステージＳ／Ｒ３〜Ｓ／Ｒ５のそれぞれから発生した第３〜第５ゲート信号Ｖｇ３〜Ｖｇ５は、第３〜第５出力切替部１０４Ｃ〜１０４Ｅを介して、対応する第３〜第５ゲートラインＧＬ３〜ＧＬ５に供給される。第１及び第２ゲートラインＧＬ１、ＧＬ２上の画素は駆動されないが、第３〜第５ゲートラインＧＬ３〜ＧＬ５上の画素は正常に駆動される。この結果、液晶パネル１０２の表示領域１２２のうち下半部のみに画像が表示される。
【００３６】
これとは異なり、垂直ウィンドウ制御信号ＶＷＳ又は遅延した垂直ウィンドウ制御信号ＤＶＷＳに含まれる基底論理の垂直ウィンドウパルスが、垂直同期信号の期間のうちの終わりの部分の２つの水平同期信号の期間を占有する場合には、第４及び第５出力切替部１０４Ｄ、１０４Ｅによって第４及び第５シフトレジスタステージＳ／Ｒ４、Ｓ／Ｒ５から第４及び第５ゲートラインＧＬ４、ＧＬ５にそれぞれ供給される第４及び第５ゲート信号Ｖｇ４、Ｖｇ５が遮断されるが、第１〜第３シフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ３のそれぞれから発生した第１〜第３ゲート信号Ｖｇ１〜Ｖｇ３は、第１〜第３出力切替部１０４Ａ〜１０４Ｃを介して、対応する第１〜第３ゲートラインＧＬ１〜ＧＬ３に供給される。第４及び第５ゲートラインＧＬ４、ＧＬ５上の画素は駆動されないが、第１〜第３ゲートラインＧＬ１〜ＧＬ３上の画素は正常に駆動される。この結果、液晶パネル１０２の表示領域１２２のうち上半部のみに画像が表示される。
【００３７】
このように、垂直同期信号の区間のうち、一部を占有する垂直ウィンドウ制御信号ＶＷＳ又は遅延した垂直ウィンドウ制御信号ＤＶＷＳの垂直ウィンドウパルスの位置及び幅により、液晶パネル１０２の表示領域１２２のうちの上段部分、下段部分、及び中央部分のいずれか１箇所のみに画像が表示される。このように、対応するゲート信号Ｖｇ１〜Ｖｇ５を切り替える複数の出力切替部１０４Ａ〜１０４Ｅは、垂直ウィンドウ制御信号ＶＷＳ又は遅延した垂直ウィンドウ制御信号ＤＶＷＳに制御可能な制御用スイッチを含む。また、他の方法において、複数の各出力切替部１０４Ａ〜１０４Ｅは、垂直ウィンドウ制御信号ＶＷＳ又は遅延した垂直ウィンドウ制御信号ＤＶＷＳによって、選択的に駆動されるバッファを含む。この場合、制御用スイッチ又はバッファは、対応するシフトレジスタステージと対応するゲートラインとの間に接続される。
【００３８】
図５においては、ゲートドライバ１０４が、第１〜第５シフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５及び第１〜第５出力切替部１０４Ａ〜１０４Ｅで構成された例を示したが、これは、説明の便宜を図るためにゲートドライバの一部分のみを示したものであり、シフトレジスタステージ及び出力切替部の数が拡張され得ることは、通常の知識を有する者であれば容易に理解できるであろう。また、図５のゲートドライバ１０４には、第１及び第２クロックＣＬＫ１、ＣＬＫ２を含む２位相クロックが使用されたものが説明されているが、これは一例に過ぎず、通常の知識を有する者であれば必要に応じて３位相以上のクロック（例えば、３位相クロック、又は、４位相クロック）が使用され得ることが理解されるであろう。
【００３９】
図６は図５内の第１シフトレジスタステージ（Ｓ／Ｒ１０）を詳細に説明するための回路図である。図６に示すように、第１シフトレジスタステージＳ／Ｒ１は、第１〜第７トランジスタＴＲ１〜ＴＲ７から構成される。第１トランジスタＴＲ１は、ゲートスタートパルスＧＳＰの入力ラインに接続されたゲート端子と、第１供給電圧Ｖｄｄの入力ラインに接続されたソース端子と、第３トランジスタＴＲ３のゲート端子に接続されたドレイン端子とを含む。第１シフトレジスタＳ／Ｒ１以外の他のシフトレジスタの場合、第１トランジスタＴＲ１のゲート端子は、以前のシフトレジスタステージの出力ラインに接続される。第２トランジスタＴＲ２のゲート端子及びソース端子は、第１供給電圧Ｖｄｄの入力ラインに接続される。第２トランジスタＴＲ２のドレイン端子は、反転ノードＱＢに接続される。第３トランジスタＴＲ３のゲート端子は、前述したように、第１トランジスタＴＲ１のドレイン端子に接続される。第３トランジスタＴＲ３は、反転ノードＱＢに接続されたソース端子と、第４、第５及び第７トランジスタＴＲ４、ＴＲ５、ＴＲ７のドレイン端子と、第２供給電圧Ｖｓｓの入力ラインに接続されたドレイン端子とを含む。つまり、第２トランジスタＴＲ２のドレイン端子と、第３トランジスタＴＲ３のソース端子とは、反転ノードＱＢに共通に接続される。第４トランジスタＴＲ４は、ゲートスタートパルスＧＳＰの入力ラインに接続されたゲート端子及び反転ノードＱＢに接続されたソース端子を含む。第１シフトレジスタステージＳ／Ｒ１以外の残りのシフトレジスタステージＳ／Ｒ２〜Ｓ／Ｒ５の場合、第４トランジスタＴＲ４のゲート端子は、以前のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ４からのゲート信号Ｖｇ１〜Ｖｇ４の入力ラインに接続される。第５トランジスタＴＲ５は、反転ノードＱＢに接続されたゲート端子及び非反転ノードＱに接続されたソース端子を含む。第６トランジスタＴＲ６のゲート端子は非反転ノードＱに接続される。第６トランジスタＴＲ６のソース端子は、第１クロックＣＬＫ１の入力ラインに接続される。第１シフトレジスタステージＳ／Ｒ１のみでなく、残りの奇数番目のシフトレジスタステージＳ／Ｒ３、Ｓ／Ｒ５の場合も、第６トランジスタＴＲ６のソース端子は、第１クロックＣＬＫ１の入力ラインに接続される。これとは異なり、偶数番目のシフトレジスタステージＳ／Ｒ２、Ｓ／Ｒ４においては、第６トランジスタＴＲ６のソース端子は、第２クロックＣＬＫ２の入力ラインに接続される。第６トランジスタＴＲ６のドレイン端子は、第１出力切替部１０４ａの入力端子と、次のシフトレジスタステージＳ／Ｒ２の入力端子とに接続される。第７トランジスタＴＲ７のゲート端子は、反転ノードＱＢに接続される。第７トランジスタＴＲ７のソース端子は、第６トランジスタＴＲ６のドレイン端子と、第１出力切替部１０４ａの入力端子と、次のシフトレジスタステージＳ／Ｒ２の入力端子とに接続される。
【００４０】
次に、上記構成を有する第１シフトレジスタステージＳ／Ｒ１の動作について詳細に説明する。第１クロックＣＬＫ１と第２クロックＣＬＫ２とは相反する位相を有し、ゲートスタートパルスＧＳＰは、第１クロックＣＬＫ１のロー論理区間と一致するか、又は第１クロックＣＬＫ１のハイ論理区間の開始部分と一部重なる。ハイ状態のゲートスタートパルスＧＳＰが発生すると、第１及び第４トランジスタＴＲ１、ＴＲ４は、ターンオンする。高電位の第１供給電圧Ｖｄｄは、ターンオンした第１トランジスタＴＲ１を介して、非反転ノードＱに充電されて非反転ノードＱ上の電圧を上昇させる。非反転ノードＱ上の電圧がしきい電圧レベル以上になると、第６トランジスタＴＲ６は、第１クロックＣＬＫ１の入力ラインを、次のシフトレジスタステージＳ／Ｒ２及び対応する出力切替部（すなわち、第１出力切替部１０４ａ）の入力端子と電気的に接続させる。一方、ハイ論理のゲートスタートパルスに応答する第４トランジスタＴＲ４は、反転ノードＱＢ上に充電された電圧を介して、第２供給電圧Ｖｓｓの入力ラインの方向に放電させ、反転ノードＱＢ上の電圧を下降させる。さらに、非反転ノードＱ上の電圧がしきい電圧より上昇すると、第３トランジスタＴＲ３もターンオンして、反転ノードＱＢ上の電圧を第２供給電圧Ｖｓｓの入力ラインの方向に放電させる。これにより、反転ノードＱＢ上の電圧は、第３及び第４トランジスタＴＲ３、ＴＲ４によって迅速に低下する。反転ノードＱＢ上の電圧がしきい電圧以下に低下すると、第５トランジスタＴＲ５は、ターンオフ（Ｔｕｒｎ−ｏｆｆ）して非反転ノードＱ上の電圧が放電されないようにする。しきい電圧以下に低下した反転ノードＱＢ上の電圧に応答する第７トランジスタＴＲ７もターンオフし、第２供給電圧Ｖｓｓの入力ラインが、次のシフトレジスタステージＳ／Ｒ２及び対応する出力切替部１０４Ａの入力端子と電気的に分離される。
【００４１】
このように、非反転ノードＱがしきい電圧以上の電圧を維持する反転ノードＱＢ上の電圧が、しきい電圧以下に低下した状態は、ゲートスタートパルスＧＳＰがロー論理状態に移行しても、第１クロックＣＬＫ１がハイ論理状態に上昇し、その後、再びロー論理状態に移行するまで維持される。この状態から、第１クロックＣＬＫ１がハイ論理状態に上昇すると、次のシフトレジスタステージＳ／Ｒ２及び対応する出力切替部１０４Ａの入力端子には、高電位のゲート信号Ｖｇ１が発生する。次のシフトレジスタステージＳ／Ｒ２及び対応する第１出力切替部１０４Ａの入力端子上の高電位電圧によって、非反転ノードＱ上の電圧が上昇し、第１クロックＣＬＫ１のハイ論理状態の電圧が、減衰せずに次のシフトレジスタステージＳ／Ｒ２及び対応する出力切替部１０４Ａの入力端子に供給される。この結果、次のシフトレジスタステージＳ／Ｒ２及び対応する出力切替部１０４Ａには、第１クロックＣＬＫ１のハイ論理区間と同じ幅（すなわち、水平同期信号の周期）を有する高電位のゲート信号Ｖｇが供給される。
【００４２】
ゲートスタートパルスＧＳＰがロー状態に移行すると、第１及び第４トランジスタＴＲ１、ＴＲ４は、ターンオフする。非反転ノードＱに供給されていた第１供給電圧Ｖｄｄが第１トランジスタＴＲ１によって遮断されるが、反転ノードＱＢから第４トランジスタＴＲ４を介して第２供給電圧Ｖｓｓの入力ラインに接続される放電通路が開放される。反転ノードＱＢ上の電圧は、第２トランジスタＴＲ２を介して供給される第１供給電圧Ｖｄｄによって上昇する。反転ノードＱＢ上の電圧がしきい電圧に達すると、第５及び第７トランジスタＴＲ５、ＴＲ７がターンオンする。非反転ノードＱ上の電圧は、第５トランジスタＴＲ５を介して、第２供給電圧Ｖｓｓの入力ラインの方向に放電されて、徐々に低下する。次のシフトレジスタステージＳ／Ｒ２及び対応する出力切替部１０４ａの入力端子に、第７トランジスタＴＲ７を介して、低電位の第２供給電圧Ｖｓｓが供給される。非反転ノードＱの電圧がしきい電圧以下に低下すると、第３及び第６トランジスタＴＲ３、ＴＲ６がターンオフする。ターンオフした第６トランジスタＴＲ６により、第１クロックＣＬＫ１の入力ラインは、次のシフトレジスタステージＳ／Ｒ２及び対応する出力切替部１０４ａの入力端子と電気的に分離される。また、反転ノードＱＢから、第３トランジスタＴＲ３を介して、第２供給電圧Ｖｓｓの入力ラインに接続される放電通路も開放され、反転ノードＱＢ上の電圧が放電されないようにする。これにより、しきい電圧以下の非反転ノードＱ上の電圧としきい電圧以上の反転ノードＱＢ上の電圧とは、ハイ論理のゲートスタートパルスＧＳＰが供給されるまで維持される。
【００４３】
このようなゲート信号の発生動作は、フレーム毎に（すなわち、垂直同期信号の周期毎に）、第１シフトレジスタＳ／Ｒ１によって１回ずつ実行される。また、第１シフトレジスタステージＳ／Ｒ１のゲート信号発生動作の終了後、残りのシフトレジスタステージＳ／Ｒ２〜Ｓ／Ｒ５も、順次ゲート信号発生動作を行う。これにより、複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５においては、フレーム毎に（すなわち、垂直同期信号の周期毎に）、順次シフトされたゲート信号が１回ずつ出力される。
【符号の説明】
【００４４】
１０２  液晶パネル、１０４  ゲートドライバ、１０４ａ〜１０４ｅ  第１〜第５出力切替部、Ｓ／Ｒ１〜Ｓ／Ｒ５  第１〜第５シフトレジスタステージ、１０６ａ〜１０６ｃ  データドライブＩＣチップ、１０７ａ〜１０７ｃ  ＴＣＰ、１０８  タイミングコントローラ、１１０  パーシャルコントローラ、１１０Ａ  遅延器、１１２  プリント基板、１２２  表示領域。
【図１】
2010262305.tif 000003
【図２】
2010262305.tif 000004
【図３】
2010262305.tif 000005
【図４】
2010262305.tif 000006
【図５】
2010262305.tif 000007
【図６】
2010262305.tif 000008