(57)【要約】【課題】保護対象の半導体チップの過熱状態に応じて、過熱保護温度と動作復帰温度との間のヒステリシス幅を変化させることのできる過熱保護回路を提供する。【解決手段】過熱保護回路１は、半導体チップ１００の温度が過熱保護温度を超えたときに過熱検出信号Ｖｂの出力を開始し、過熱保護温度との間にヒステリシスを有する動作復帰温度まで半導体チップ１００の温度が下がったときに、過熱検出信号Ｖｂの出力を終了する過熱状態検出部１１と、半導体チップ１００の過熱状態の監視が可能な信号の入力を受けて、半導体チップ１００が異常な過熱状態であるかどうかを判定する異常過熱判定部１２と、異常過熱判定部１２により異常な過熱状態と判定されたときに、過熱状態検出部１１における動作復帰温度の設定値を下げる方向へヒステリシスの幅を拡大するヒステリシス制御部１３と、を有する。【選択図】図１
2010004683.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの温度が過熱保護温度を超えたときに過熱検出信号の出力を開始し、前記過熱保護温度との間にヒステリシスを有する動作復帰温度まで前記半導体チップの温度が下がったときに、前記過熱検出信号の出力を終了する過熱状態検出手段と、
前記半導体チップの過熱状態の監視が可能な信号の入力を受けて、前記半導体チップが異常な過熱状態であるかどうかを判定する異常過熱判定手段と、
前記異常過熱判定手段により前記異常な過熱状態と判定されたときに、前記動作復帰温度の設定値を下げる方向へ前記ヒステリシスの幅を拡大するヒステリシス制御手段と
を有することを特徴とする過熱保護回路。
【請求項２】
前記異常過熱判定手段が、
前記過熱状態監視信号として前記過熱検出信号の入力を受け、
前記過熱検出信号の出力期間が所定の時間よりも短いときに、前記異常な過熱状態であると判定する
ことを特徴とする請求項１に記載の過熱保護回路。
【請求項３】
前記半導体チップが出力電流の過電流を検出して過電流検出信号を出力する過電流検出回路を備えているときは、
前記異常過熱判定手段が、
前記過熱状態監視信号として前記過熱検出信号および前記過電流検出信号の入力を受け、
前記過熱検出信号が出力され、かつ前記過電流検出信号が出力されているときに、前記異常な過熱状態であると判定する
ことを特徴とする請求項１に記載の過熱保護回路。
【請求項４】
前記過熱状態検出手段が、
前記半導体チップの温度の変化に比例して増加する電流が流れる可変抵抗の端子間電圧である測温電圧と、前記過熱保護温度に相当する基準電圧と、を比較する比較手段を有し、
前記測温電圧が前記基準電圧より大きくなったときに前記過熱検出信号を出力する
ことを特徴とする請求項１乃至３のいずれか１項に記載の過熱保護回路。
【請求項５】
前記ヒステリシス制御手段が、
初期状態では、前記可変抵抗を第１の抵抗値に設定し、
前記過熱状態検出手段から前記過熱検出信号が出力されたときは、前記可変抵抗を前記第１の抵抗値より大きな第２の抵抗値に設定し、
前記異常過熱判定手段により前記異常な過熱状態と判定されたときは、前記可変抵抗を前記第２の抵抗値より大きな第３の抵抗値に設定する
ことを特徴とする請求項４に記載の過熱保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過熱保護回路に関し、特に、半導体チップの温度の上昇を検出して半導体チップの過熱保護を行う過熱保護回路に関する。
【背景技術】
【０００２】
半導体チップが高温になると、その半導体チップに含まれる半導体素子が破壊されることがある。特に、電子機器等の安定化電源として使用されるＩＣ化されたシリーズレギュレータは、負荷電流による温度上昇や出力短絡時の温度上昇により高温になり易い。そのため、シリーズレギュレータを搭載する半導体チップには、半導体チップの温度の上昇を検出して半導体チップの過熱保護を行う過熱保護回路が設けられることがある。
【０００３】
このような過熱保護回路は、半導体チップの温度が規定温度以上に上昇すると、過熱検出信号を出力する。過熱検出信号が出力されると、シリーズレギュレータは、出力用トランジスタの電流出力を停止する。その結果、半導体チップの温度が低下する。半導体チップの温度が規定の温度より低くなると、過熱保護回路は、過熱検出信号の出力を停止する。過熱検出信号の出力が停止されると、シリーズレギュレータは、出力用トランジスタの電流出力を再開する。
【０００４】
このとき、従来、過熱検出信号の出力を開始する過熱保護温度と出力用トランジスタが電流出力を再開する動作復帰温度に温度差、いわゆるヒステリシスを持たせて、安定した過熱検出を行えるようにしている（例えば、特許文献１参照。）。
【０００５】
このヒステリシス幅の設定を狭くしておけば、シリーズレギュレータの動作復帰が早くなり、電子機器等の動作復帰も早くなる。
【０００６】
しかし、ヒステリシス幅が狭いと、過熱保護から復帰したときに依然負荷の異常状態が継続している場合があり、過熱保護回路がすぐに再び保護状態になり、過熱保護検出信号が出力される。この場合、過熱保護検出信号は頻繁に出力されるが、半導体チップの温度がなかなか下がらない、という問題が発生する。
【０００７】
なお、過熱保護回路以外の保護回路に関する技術として、過電流検出回路があり、シリーズレギュレータに過電流が流れたことを検出して出力電流を少なくするようにしたものがある（例えば、特許文献２参照。）。
【特許文献１】特開２００７−３１２５２９号公報  （第６ページ、図２）
【特許文献２】特開２００６−６０９４５号公報  （第６ページ、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、本発明の目的は、保護対象の半導体チップの過熱状態に応じて、過熱保護温度と動作復帰温度との間のヒステリシス幅を変化させることのできる過熱保護回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、半導体チップの温度が過熱保護温度を超えたときに過熱検出信号の出力を開始し、前記過熱保護温度との間にヒステリシスを有する動作復帰温度まで前記半導体チップの温度が下がったときに、前記過熱検出信号の出力を終了する過熱状態検出手段と、前記半導体チップの過熱状態の監視が可能な信号の入力を受けて、前記半導体チップが異常な過熱状態であるかどうかを判定する異常過熱判定手段と、前記異常過熱判定手段により前記異常な過熱状態と判定されたときに、前記動作復帰温度の設定値を下げる方向へ前記ヒステリシスの幅を拡大するヒステリシス制御手段とを有することを特徴とする過熱保護回路が提供される。
【発明の効果】
【００１０】
本発明によれば、保護対象の半導体チップの過熱状態に応じて、過熱保護温度と動作復帰温度との間のヒステリシス幅を変化させることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施例を図面を参照して説明する。
【実施例１】
【００１２】
図１は、本発明の実施例１に係る過熱保護回路の構成の例を示すブロック図である。
【００１３】
本実施例の過熱保護回路１は、スイッチングレギュレータ１１０とともに半導体チップ１００に搭載され、スイッチングレギュレータ１１０の動作によってチップ温度が上昇し、半導体チップ１００が過熱状態に至ったときは、スイッチングレギュレータ１１０の動作を停止させる過熱検出信号Ｖｂを出力する。
【００１４】
過熱保護回路１は、半導体チップ１００の温度が過熱保護温度を超えたときに過熱検出信号Ｖｂの出力を開始し、過熱保護温度との間にヒステリシスを有する動作復帰温度まで半導体チップ１００の温度が下がったときに、過熱検出信号Ｖｂの出力を終了する過熱状態検出部１１と、半導体チップ１００の過熱状態の監視が可能な信号の入力を受けて、半導体チップ１００が異常な過熱状態であるかどうかを判定する異常過熱判定部１２と、異常過熱判定部１２により異常な過熱状態と判定されたときに、過熱状態検出部１１における動作復帰温度の設定値を下げる方向へ上述のヒステリシスの幅を拡大するヒステリシス制御部１３と、を有する。
【００１５】
図２に、本実施例における過熱検出信号Ｖｂの出力に対するヒステリシス制御の様子を示す。
【００１６】
過熱状態検出部１１は、チップ温度が上昇して「過熱保護温度」を超えると、過熱検出信号Ｖｂを出力する。
【００１７】
過熱検出信号Ｖｂの出力により、スイッチングレギュレータ１１０が動作を停止すると、チップ温度が下がり始めるが、過熱状態検出部１１は、過熱検出信号Ｖｂの出力を継続する。
【００１８】
通常の場合、さらにチップ温度が低下し、「通常の動作復帰温度」まで下がると、過熱状態検出部１１は、過熱検出信号Ｖｂの出力を終了する。
【００１９】
過熱検出信号Ｖｂの出力終了により、スイッチングレギュレータ１１０は動作を再開する。スイッチングレギュレータ１１０の動作再開により、チップ温度は上昇する。
【００２０】
もし、その後、再び「過熱保護温度」を超えるようであれば、過熱状態検出部１１は、再び過熱検出信号Ｖｂを出力する。
【００２１】
このように、通常の場合、過熱状態検出部１１は、図２に示す第１のヒステリシスループに沿って、過熱検出信号Ｖｂ出力のＯＮ／ＯＦＦを行う。
【００２２】
これに対して、異常過熱判定部１２が、半導体チップ１００が異常な過熱状態にあると判定したときは、ヒステリシス制御部１３が、過熱状態検出部１１における動作復帰温度の設定値を下げる方向へヒステリシスの幅を拡大する。
【００２３】
これにより、動作復帰温度が、図２に示す「異常過熱時の動作復帰温度」まで下げられる。その結果、過熱検出信号Ｖｂ出力のＯＮ／ＯＦＦは、第２のヒステリシスループに沿って変化するようになる。
【００２４】
この第２のヒステリシスループの場合、過熱検出信号Ｖｂが出力されている時間が長い、すなわち、スイッチングレギュレータ１１０が動作を停止している時間が長い。したがって、その間に異常過熱の原因が解消される可能性が高くなる。
【００２５】
このような本実施例によれば、保護対象の半導体チップが異常な過熱状態であるときは、過熱保護温度と動作復帰温度との間のヒステリシス幅を拡大して、動作復帰温度を低下させることができる。これにより、動作復帰時の半導体チップの温度を通常の場合よりも低くすることができる。また、半導体チップが頻繁に動作の停止と復帰を繰り返すことを抑制することが可能となる。
【実施例２】
【００２６】
本実施例では、過熱保護温度およびチップ温度を電圧に変換して過熱状態の検出を行う過熱保護回路の具体的な回路例を示す。
【００２７】
本実施例の過熱保護回路２も、実施例１と同様、過熱状態検出部２１と、異常過熱判定部２２と、ヒステリシス制御部２３と、を有する。
【００２８】
本実施例の異常過熱判定部２２は、過熱検出による動作停止後、温度が低下して動作復帰してから再度過熱検出信号Ｖｂが出力されるまでの時間の大小により、異常過熱状態であるかどうかを判定する。
【００２９】
過熱状態検出部２１は、過熱保護温度に相当する基準電圧ＶＢＧを生成するバンドキャップ電圧生成部２１１と、チップ温度の変化に比例して変化する測温電圧Ｖａを生成する測温電圧生成部２１２と、測温電圧Ｖａを基準電圧ＶＢＧと比較し、測温電圧Ｖａが基準電圧ＶＢＧよりも大きくなったときに過熱検出信号Ｖｂを出力するＯＰアンプＯＰ２と、を有する。
【００３０】
バンドキャップ電圧生成部２１１は、抵抗Ｒ２とＲ３の比およびＰＮＰトランジスタＱ１とＱ２のエミッタ電流比を適切に設定することにより、温度に対して極めて安定した基準電圧を生成する。
【００３１】
バンドキャップ電圧生成部２１１のＯＰアンプＯＰ１は、ＰＭＯＳトランジスタＰ１、Ｐ２のゲート電圧を制御して、ＰＭＯＳトランジスタＰ１、Ｐ２を電流源として機能させる。
【００３２】
測温電圧生成部２１２は、バンドキャップ電圧生成部２１１のＯＰアンプＯＰ１によりゲート電圧が制御されるＰＭＯＳトランジスタＰ３と、ＰＭＯＳトランジスタＰ３に直列に接続された抵抗Ｒ１１、Ｒ１２、Ｒ１３と、を有する。
【００３３】
抵抗Ｒ１１、Ｒ１２、Ｒ１３は、ヒステリシス制御部２３により、その接地先が制御される。その抵抗値をＲ１１、Ｒ１２、Ｒ１３とすれば、抵抗値がＲ１１、Ｒ１１+Ｒ１２、Ｒ１１+Ｒ１２＋Ｒ１３の３段階に変化する可変抵抗が、ＰＭＯＳトランジスタＰ３に接続されていることと等価である。
【００３４】
測温電圧生成部２１２から出力される測温電圧Ｖａは、この可変抵抗の端子間電圧に相当する。
【００３５】
この測温電圧Ｖａは、温度に対して正の温度係数を有する。このことを図４を用いて説明する。
【００３６】
いま、バンドキャップ電圧生成部２１１のＰＮＰトランジスタＱ１、Ｑ２のベース−エミッタ間電圧をそれぞれＶＢＥ１、ＶＢＥ２、抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値をそれぞれＲｒ、Ｒｒ、ＲＴとし、抵抗Ｒ３に流れる電流をＩＥとすると、ＯＰアンプＯＰ１の両入力の電圧が等しくなるように電流ＩＥが制御されるので、
ＶＢＥ１＝ＶＢＥ２＋ＩＥ・ＲＴ
が成り立つ。これより、
ＩＥ・ＲＴ＝ＶＢＥ１−ＶＢＥ２
となる。ここで、
ＶＢＥ１−ＶＢＥ２＝ｋＴ／ｑ・ｌｎ（Ｎ）
であるので、
ＩＥ＝１／ＲＴ・ｋＴ／ｑ・ｌｎ（Ｎ）
となる。ただし、ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：電子の電荷量、Ｎ：ＰＮＰトランジスタＱ１、Ｑ２のエミッタ電流比、である。
【００３７】
いま、ＰＭＯＳトランジスタＰ３の寸法をＰＭＯＳトランジスタＰ１、Ｐ２と同じにすると、ともにゲート電圧がＯＰアンプＯＰ１により制御されるので、ＰＭＯＳトランジスタＰ３の出力電流量も、ＰＭＯＳトランジスタＰ１、Ｐ２の出力電流であるＩＥと同じ電流量になる。
【００３８】
そこで、抵抗Ｒ１１、Ｒ１２、Ｒ１３で形成される可変抵抗の抵抗値をＲａと表わすと、測温電圧Ｖａは、
Ｖａ＝ＩＥ・Ｒａ＝Ｒａ／ＲＴ・ｋＴ／ｑ・ｌｎ（Ｎ）
となる。したがって、このＶａを絶対温度Ｔで微分して温度係数ｄＶａ／ｄＴを求めると、
ｄＶａ／ｄＴ＝Ｒａ／ＲＴ・ｋ／ｑ・ｌｎ（Ｎ）
となり、正の値となる。
【００３９】
すなわち、測温電圧Ｖａは、チップ温度の上昇に伴って増加する特性を示す。
【００４０】
また、可変抵抗の抵抗値Ｒａが大きいほど、同じ温度に対する測温電圧Ｖａの電圧値は、大きくなる。
【００４１】
そこで、可変抵抗の抵抗値Ｒａを当初小さくしておき、測温電圧Ｖａが上昇して基準電圧ＶＢＧに達する温度を過熱保護温度とし、測温電圧Ｖａが基準電圧ＶＢＧを超えたときに可変抵抗の抵抗値Ｒａを大きくするようにする。これにより、温度に対する測温電圧Ｖａの出力特性は上方へシフトする。
【００４２】
その結果、温度下降時に測温電圧Ｖａが基準電圧ＶＢＧに達する温度を、温度上昇時よりも下げることができる。この温度下降時に測温電圧Ｖａが基準電圧ＶＢＧに達する温度を動作復帰温度とする。
【００４３】
このように、可変抵抗の抵抗値Ｒａを変化させることにより、過熱保護温度と動作復帰温度との間にヒステリシス特性を持たせることができる。
【００４４】
また、過熱保護温度に達したときに変化させる可変抵抗の抵抗値Ｒａを大きくするほど、ヒステリシス幅を大きくすることができる。
【００４５】
図５に、可変抵抗の抵抗値Ｒａの変化のさせ方とヒステリシス幅の変化の関係を示す。
【００４６】
可変抵抗の抵抗値をＲａ１、Ｒａ２、Ｒａ３（Ｒａ１＜Ｒａ２＜Ｒａ３）とすると、温度に対して、測温電圧Ｖａの出力特性はＶａ１、Ｖａ２、Ｖａ３と変化する。
【００４７】
そこで、可変抵抗の当初の抵抗値をＲａ１とし、温度が過熱保護温度まで上昇したときに可変抵抗の抵抗値をＲａ２とすると、動作復帰温度が第１の動作復帰温度となり、第１のヒステリシスループを描く。
【００４８】
これに対して、温度が過熱保護温度まで上昇したときの可変抵抗の抵抗値をＲａ３とすると、動作復帰温度が第２の動作復帰温度となり、第２のヒステリシスループを描く。第２のヒステリシスループは、第１のヒステリシスループよりもヒステリシス幅が広い。
【００４９】
そこで、最初ヒステリシス制御部２３は、温度が過熱保護温度まで上昇したときに変化させる可変抵抗の抵抗値Ｒａの大きさを変えることにより、過熱状態検出部２１のヒステリシス幅を制御する。
【００５０】
次に、図３に戻って、異常過熱判定部２２について説明する。
【００５１】
本実施例の異常過熱判定部２２は、過熱状態を監視する信号として過熱検出信号Ｖｂを用い、そのパルス幅の長さによって、異常加熱状態であるかどうかの判定を行う。
【００５２】
本実施例の過熱状態検出部２１から出力される過熱検出信号Ｖｂは、チップ温度が過熱保護温度を超えると‘０’となり、チップ温度が動作復帰温度まで下がると‘１’となる。その後、再びチップ温度が過熱保護温度を超えると‘０’となるが、通常、チップ温度が過熱保護温度にまで達するのはまれであるので、過熱検出信号Ｖｂが‘１’である期間はかなり長い。
【００５３】
ところが、過熱を引き起こした原因が継続している場合、動作復帰後の温度上昇のペースが速く、チップ温度がすぐに再び過熱保護温度に達する。したがって、この場合、過熱検出信号Ｖｂが‘１’である期間が短い。
【００５４】
そこで、異常過熱判定部２２は、過熱検出信号Ｖｂの‘１’の期間が所定の期間より短い場合、異常加熱状態であると判定する。
【００５５】
そのために、異常過熱判定部２２は、セット信号ｓを出力するＯＲゲートＯＲ１により、電源投入の検出時に出力されるスタート信号または過熱検出信号Ｖｂが‘１’となったときにセットされ、過熱検出信号Ｖｂの‘１’の期間が所定の期間より短いときにリセットされるＳＲ型フリップフロップＳＲ１を備える。このＳＲ型フリップフロップＳＲ１の出力ｑが、異常加熱状態判定信号となる。
【００５６】
ＳＲ型フリップフロップＳＲ１のリセット信号ｒは、過熱検出信号Ｖｂの‘１’を所定の期間遅延させる遅延回路２２１と、遅延回路２２１の出力ｄと過熱検出信号Ｖｂとの一致を検出するＥＸ−ＮＯＲゲートＥＮ１と、ＥＸ−ＮＯＲゲートＥＮ１の出力ｅをクロック信号として遅延回路２２１の出力ｄをラッチするラッチＬＴ１と、ラッチＬＴ１の反転出力Ｖｃと遅延回路２２１の出力ｄとの論理積をとるＡＮＤゲートＡＮ１と、からなる回路により生成される。ＡＮＤゲートＡＮ１の出力がＳＲ型フリップフロップＳＲ１のリセット信号ｒとなる。
【００５７】
図６に、異常過熱判定部２２の動作の様子を波形図で示す。
【００５８】
通常の状態では、過熱検出信号Ｖｂの‘１’の期間が長いので、過熱検出信号Ｖｂと遅延回路２２１の出力ｄの‘１’が重なる期間があり、遅延回路２２１の出力ｄの‘１’の立ち上がり時にＥＸ−ＮＯＲゲートＥＮ１の出力ｅが‘１’に立ち上がる。その結果、ラッチＬＴ１は、このＥＸ−ＮＯＲゲートＥＮ１の出力ｅの立ち上がりで、遅延回路２２１の出力ｄの‘１’をラッチし、その反転出力Ｖｃは‘０’に変化する。そのため、遅延回路２２１の出力ｄと遅延回路２２１の出力ｄとの論理積をとるＡＮＤゲートＡＮ１の出力であるリセット信号ｒは、遅延回路２２１の出力ｄが‘１’であっても‘０’である。
【００５９】
なお、ＥＸ−ＮＯＲゲートＥＮ１は、遅延回路２２１の出力ｄの立ち下がり時にも‘１’に立ち上がる。このとき、ラッチＬＴ１は、そのときの遅延回路２２１の出力ｄの値‘０’をラッチして、その反転出力Ｖｃを‘１’に変化させる。
【００６０】
一方、異常過熱状態で、過熱検出信号Ｖｂの‘１’の期間が遅延回路２２１の遅延時間よりも短いときは、過熱検出信号Ｖｂと遅延回路２２１の出力ｄに‘１’の重なる期間がないので、遅延回路２２１の出力ｄの‘１’の立ち上がり時にＥＸ−ＮＯＲゲートＥＮ１の出力ｅが‘０’に立ち下がる。その結果、ラッチＬＴ１はラッチ動作を行なわず、その反転出力は、‘１’のままである。そのため、ＡＮＤゲートＡＮ１の出力であるリセット信号ｒは、遅延回路２２１の出力ｄが‘１’となったときに‘１’となる。これにより、ＳＲ型フリップフロップＳＲ１がリセットされ、その出力ｑが‘０’に変化する。この出力ｑの‘０’の状態は、過熱検出信号Ｖｂが次に‘１’になるまで継続される。
【００６１】
次に、ヒステリシス制御部２３について説明する。
【００６２】
ヒステリシス制御部２３は、過熱状態検出部２１の抵抗Ｒ１と抵抗Ｒ２の接続点と接地端子ＧＮＤとの間に直列に接続されたＮＭＯＳトランジスタＮ１、Ｎ３と、過熱状態検出部２１の抵抗Ｒ２と抵抗Ｒ３の接続点と接地端子ＧＮＤとの間に直列に接続されたＮＭＯＳトランジスタＮ２、Ｎ４と、を有する。
【００６３】
ＮＭＯＳトランジスタＮ１のゲート端子には過熱検出信号Ｖｂが入力され、ＮＭＯＳトランジスタＮ３のゲート端子にはヒステリシス制御部２３のＳＲ型フリップフロップＳＲ１の出力ｑが入力される。したがって、過熱検出信号Ｖｂ＝‘１’かつＳＲ型フリップフロップＳＲ１の出力ｑ＝‘１’のとき、すなわち、通常の動作状態のとき、ＮＭＯＳトランジスタＮ１、Ｎ３がともに‘ＯＮ’する。
【００６４】
これにより、過熱状態検出部２１のＰＭＯＳトランジスタＰ３と接地端子ＧＮＤの間に抵抗Ｒ１が接続される。ＰＭＯＳトランジスタＰ３の出力電流をＩＥ、抵抗Ｒ１の抵抗値をＲ１とし、このときの測温電圧ＶａをＶａ１とすると、Ｖａ１＝ＩＥ・Ｒ１となる。
【００６５】
また、ＮＭＯＳトランジスタＮ２のゲート端子には過熱検出信号ＶｂをインバータＩＶ１で反転した信号が入力され、ＮＭＯＳトランジスタＮ４のゲート端子にはヒステリシス制御部２３のＳＲ型フリップフロップＳＲ１の出力ｑが入力される。したがって、過熱検出信号Ｖｂ＝‘０’かつＳＲ型フリップフロップＳＲ１の出力ｑ＝‘１’のとき、すなわち、過熱状態となったとき、ＮＭＯＳトランジスタＮ２、Ｎ４がともに‘ＯＮ’する。
【００６６】
これにより、過熱状態検出部２１のＰＭＯＳトランジスタＰ３と接地端子ＧＮＤの間に抵抗Ｒ１およびＲ２が直列に接続される。抵抗Ｒ２の抵抗値をＲ２とし、このときの測温電圧ＶａをＶａ２とすると、Ｖａ２＝ＩＥ・（Ｒ１＋Ｒ２）となる。
【００６７】
一方、ＳＲ型フリップフロップＳＲ１の出力ｑ＝‘０’のとき、すなわち、異常過熱状態のときは、ＮＭＯＳトランジスタＮ３およびＮ４が‘ＯＦＦ’する。
【００６８】
これにより、過熱状態検出部２１のＰＭＯＳトランジスタＰ３と接地端子ＧＮＤの間に抵抗Ｒ１、Ｒ２およびＲ３が直列に接続される。抵抗Ｒ３の抵抗値をＲ３とし、このときの測温電圧ＶａをＶａ３とすると、Ｖａ３＝ＩＥ・（Ｒ１＋Ｒ２＋Ｒ３）となる。
【００６９】
図６に、異常過熱判定部２２の動作に合わせて、ＮＭＯＳトランジスタＮ１〜Ｎ４のＯＮ／ＯＦＦの状態と、測温電圧Ｖａの変化の様子を示す。
【００７０】
また、図７に、図６に示す動作におけるヒステリシスループを示す。
【００７１】
図７（ａ）は、通常動作のときのヒステリシスループである。この場合、Ｖａ１で示す温度特性線に沿って上昇した測温電圧Ｖａが基準電圧ＶＢＧに達すると、温度特性線がＶａ２に移動する。その後、このＶａ２で示す温度特性線に沿って測温電圧Ｖａが低下し、基準電圧ＶＢＧに達すると、温度特性線は、元のＶａ１に戻る。
【００７２】
この場合、温度特性線Ｖａ１が基準電圧ＶＢＧと交わる点が過熱保護温度となり、温度特性線Ｖａ２が基準電圧ＶＢＧと交わる点が通常の動作復帰温度となる。
【００７３】
図７（ｂ）は、異常過熱検出時のヒステリシスループである。
【００７４】
この場合、Ｖａ１示す温度特性線に沿って上昇した測温電圧Ｖａが基準電圧ＶＢＧに達すると、温度特性線は、一旦、Ｖａ２へ移動する。その後、このＶａ２で示す温度特性線に沿って低下した測温電圧Ｖａが基準電圧ＶＢＧに達すると、温度特性線は、さらにＶａ３へ移動する。その後、このＶａ３で示す温度特性線に沿って測温電圧Ｖａが低下し、基準電圧ＶＢＧに達すると、温度特性線は、元のＶａ１へ戻る。したがって、この場合のヒステリシス幅は、図７（ａ）のヒステリシスループよりも広くなる。
【００７５】
この場合、温度特性線Ｖａ３が基準電圧ＶＢＧと交わる点が過熱状態時の動作復帰温度となる。
【００７６】
このような本実施例によれば、過熱検出信号Ｖｂのパルス幅を監視するだけで、半導体チップが異常加熱状態であるかどうかを判定することができる。
【００７７】
また、過熱状態検出部２１の抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値の設定により、動作復帰温度および動作復帰温度を任意の値に設定することができる。これにより、半導体チップの用途等に応じたチップ温度の管理を行うことができる。
【実施例３】
【００７８】
本実施例では、過電流検出回路を備えていて過電流検出信号Ｖｈを出力するスイッチングレギュレータ１２０を搭載する半導体チップにおける過熱保護回路の例を示す。
【００７９】
図８は、本発明の実施例３に係る過熱保護回路の構成の例を示す回路図である。
【００８０】
本実施例の過熱保護回路３が実施例２と異なる点は、実施例２の異常過熱判定部２２の代わりに異常過熱判定部３２を有する点である。そこで、図８において、実施例２と同一の部分には、図３と同一の符号を付し、ここではその詳細な説明を省略する。
【００８１】
本実施例では、スイッチングレギュレータ１２０が過電流出力状態となると半導体チップが異常過熱状態に陥りやすいことを利用して過熱保護を行う。そのため、異常過熱判定部３２は、スイッチングレギュレータ１２０から出力される過電流検出信号Ｖｈが過電流検出を示したときは、半導体チップが異常過熱状態と判定する。
【００８２】
本実施例の異常過熱判定部３２も、実施例２の異常過熱判定部２２と同様、異常加熱状態判定信号ｑを出力するＳＲ型フリップフロップＳＲ１を有する。このＳＲ型フリップフロップＳＲ１のセット信号ｓも、異常過熱判定部２２と同様、スタート信号および過熱検出信号Ｖｂが入力されるＯＲゲートＯＲ１から出力される。
【００８３】
一方、ＳＲ型フリップフロップＳＲ１のリセット信号ｒには、スイッチングレギュレータ１２０から出力される過電流検出信号ＶｈをインバータＩＶ２で反転させた信号を使用する。
【００８４】
次に、図９を用いて、この異常過熱判定部３２の動作を説明する。
【００８５】
通常状態では、ＳＲ型フリップフロップＳＲ１の出力信号ｑは‘１’にセットされており、また、過電流検出信号Ｖｈは‘０’を出力している。
【００８６】
スイッチングレギュレータ１２０が過電流出力状態となると、過電流検出信号Ｖｈは‘１’を出力するようになる。さらに過電流出力状態が続いて半導体チップの温度が過熱保護温度を超えると、過熱検出信号Ｖｂが‘０’なる。この過熱検出信号Ｖｂの出力によりスイッチングレギュレータ１２０が動作を停止すると、スイッチングレギュレータ１２０からの電流が出力されなくなるので、過電流検出信号Ｖｈは‘０’に立ち下がる。
【００８７】
その結果、過電流検出信号Ｖｈの反転信号であるリセット信号ｒが‘１’に立ち上がり、ＳＲ型フリップフロップＳＲ１がリセットされ、その出力ｑが‘０’に変化する。
【００８８】
ＳＲ型フリップフロップＳＲ１の出力ｑの‘０’への変化により、ヒステリシス制御部２３のＮＭＯＳトランジスタＮ３およびＮ４が‘ＯＦＦ’する。その結果、過熱状態検出部２１の測温電圧Ｖａが、Ｖａ３＝ＩＥ・（Ｒ１＋Ｒ２＋Ｒ３）となる。これにより、動作復帰温度が、通常の動作復帰温度よりも低い、異常過熱時の動作復帰温度へ低下する。
【００８９】
図１０に、図９に示す動作におけるヒステリシスループを示す。
【００９０】
図１０（ａ）は、通常動作のときのヒステリシスループである。この場合、Ｖａ１で示す温度特性線に沿って上昇した測温電圧Ｖａが基準電圧ＶＢＧに達すると、温度特性線がＶａ２へ移動する。その後、このＶａ２で示す温度特性線に沿って測温電圧Ｖａが低下し、基準電圧ＶＢＧに達すると、温度特性線は、元のＶａ１に戻る。
【００９１】
図１０（ｂ）は、異常過熱検出時のヒステリシスループである。
【００９２】
この場合、Ｖａ１示す温度特性線に沿って上昇した測温電圧Ｖａが基準電圧ＶＢＧに達すると、温度特性線はＶａ３へ移動する。その後、このＶａ３で示す温度特性線に沿って測温電圧Ｖａが低下し、基準電圧ＶＢＧに達すると、温度特性線は、元のＶａ１に戻る。これにより、この場合のヒステリシス幅は、図１０（ａ）のヒステリシスループよりも広くなる。
【００９３】
このような本実施例によれば、スイッチングレギュレータから出力される過電流検出信号を用いて異常過熱の判定を行うので、異常過熱判定部の回路構成を簡素化することができる。
【図面の簡単な説明】
【００９４】
【図１】本発明の実施例１に係る過熱保護回路の構成の例を示すブロック図。
【図２】実施例１の過熱保護回路におけるヒステリシス制御の様子を示す図。
【図３】本発明の実施例２に係る過熱保護回路の構成の例を示す回路図。
【図４】実施例２の過熱保護回路における測温電圧生成に関する説明図。
【図５】実施例２の測温電圧生成部の抵抗の抵抗値とヒステリシス幅の関係を示す図。
【図６】実施例２の過熱保護回路の動作の例を示す波形図。
【図７】実施例２の過熱保護回路におけるヒステリシス制御の例を示す図。
【図８】本発明の実施例３に係る過熱保護回路の構成の例を示す回路図。
【図９】実施例３の過熱保護回路の動作の例を示す波形図。
【図１０】実施例３の過熱保護回路におけるヒステリシス制御の例を示す図。
【符号の説明】
【００９５】
１、２、３  過熱保護回路
１１、２１  過熱状態検出部
１２、２２、３２  異常過熱判定部
１３、２３  ヒステリシス制御部
Ｐ１〜Ｐ３  ＰＭＯＳトランジスタ
Ｎ１〜Ｎ４  ＮＭＯＳトランジスタ
Ｑ１、Ｑ２  ＰＮＰトランジスタ
Ｒ１〜Ｒ３、Ｒ１１〜Ｒ１３  抵抗
ＯＰ１、ＯＰ２  ＯＰアンプ
ＳＲ１  ＳＲ型フリップフロップ
ＬＴ１  ラッチ
ＡＮ１  ＡＮＤゲート
ＯＲ１  ＯＲゲート
ＥＮ１  ＥＸ―ＮＯＲゲート
ＩＶ１、ＩＶ２：インバータ
Ｖｉｎ  入力電圧端子
ＧＮＤ  接地端子
【図１】
2010004683.tif 000003
【図２】
2010004683.tif 000004
【図３】
2010004683.tif 000005
【図４】
2010004683.tif 000006
【図５】
2010004683.tif 000007
【図６】
2010004683.tif 000008
【図７】
2010004683.tif 000009
【図８】
2010004683.tif 000010
【図９】
2010004683.tif 000011
【図１０】
2010004683.tif 000012