(57)【要約】【課題】不要な電力損失の防止及び／又は高周波数特性の低下防止を実現することができる増幅回路を提供することを課題とする。【解決手段】第１のゲートには差動信号の一方の信号が入力され、第１のソースが基準電位ノードに接続された第１の電界効果トランジスタ（１０１）と、第２のゲートには差動信号の他方の信号が入力され、第２のソースが基準電位ノードに接続された第２の電界効果トランジスタ（１０２）と、第１の１次側インダクタ（１０３）が第１の電界効果トランジスタの第１のドレイン及び第２の電界効果トランジスタの第２のドレイン間に接続され、第１の２次側インダクタ（１０４）が出力端子及び基準電位ノード間に接続された第１のトランスフォーマと、第１の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第１のスイッチ回路（３０１，３０２）とを有する増幅回路が提供される。【選択図】図３
2010233026.tif 000002
【特許請求の範囲】
【請求項１】
第１のゲート、第１のソース及び第１のドレインを含み、前記第１のゲートには差動信号の一方の信号が入力され、前記第１のソースが基準電位ノードに接続された第１の電界効果トランジスタと、
第２のゲート、第２のソース及び第２のドレインを含み、前記第２のゲートには前記差動信号の他方の信号が入力され、前記第２のソースが基準電位ノードに接続された第２の電界効果トランジスタと、
磁気結合された第１の１次側インダクタ及び第１の２次側インダクタを含み、前記第１の１次側インダクタが前記第１の電界効果トランジスタの前記第１のドレイン及び前記第２の電界効果トランジスタの前記第２のドレイン間に接続され、前記第１の２次側インダクタが出力端子及び基準電位ノード間に接続された第１のトランスフォーマと、
前記第１の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第１のスイッチ回路と
を有することを特徴とする増幅回路。
【請求項２】
さらに、前記第１の電界効果トランジスタの前記第１のゲート及びゲートバイアスノード間に接続される第１のインダクタと、
前記第２の電界効果トランジスタの前記第２のゲート及び前記ゲートバイアスノード間に接続される第２のインダクタとを有することを特徴とする請求項１記載の増幅回路。
【請求項３】
さらに、前記ゲートバイアスノードに第１のバイアスノード又は第２のバイアスノードを接続するバイアススイッチ回路を有することを特徴とする請求項２記載の増幅回路。
【請求項４】
前記第１のバイアスノードは、前記第２のバイアスノードより電位が高く、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続したときには、前記バイアススイッチ回路は前記ゲートバイアスノードに前記第２のバイアスノードを接続し、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続したときには、前記バイアススイッチ回路は前記ゲートバイアスノードに前記第１のバイアスノードを接続することを特徴とする請求項３記載の増幅回路。
【請求項５】
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続したときには、前記第１の電界効果トランジスタの前記第１のゲート及び前記第２の電界効果トランジスタの前記第２のゲートに前記差動信号が入力され、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続したときには、前記第１の電界効果トランジスタの前記第１のゲート及び前記第２の電界効果トランジスタの前記第２のゲートに前記差動信号が入力されないことを特徴とする請求項１〜４のいずれか１項に記載の増幅回路。
【請求項６】
さらに、第３のゲート、第３のソース及び第３のドレインを含み、前記第３のゲートには前記差動信号の一方の信号が入力され、前記第３のソースが基準電位ノードに接続された第３の電界効果トランジスタと、
第４のゲート、第４のソース及び第４のドレインを含み、前記第４のゲートには前記差動信号の他方の信号が入力され、前記第４のソースが基準電位ノードに接続された第４の電界効果トランジスタと、
磁気結合された第２の１次側インダクタ及び第２の２次側インダクタを含み、前記第２の１次側インダクタが前記第３の電界効果トランジスタの前記第３のドレイン及び前記第４の電界効果トランジスタの前記第４のドレイン間に接続され、前記第２の２次側インダクタが前記出力端子及び基準電位ノード間において前記第１の２次側インダクタに直列に接続された第２のトランスフォーマと、
前記第２の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第２のスイッチ回路と
を有することを特徴とする請求項１〜５のいずれか１項に記載の増幅回路。
【請求項７】
第１のゲート、第１のソース及び第１のドレインを含み、前記第１のゲートには差動信号の一方の信号が入力され、前記第１のソースが基準電位ノードに接続された第１の電界効果トランジスタと、
第２のゲート、第２のソース及び第２のドレインを含み、前記第２のゲートには前記差動信号の他方の信号が入力され、前記第２のソースが基準電位ノードに接続された第２の電界効果トランジスタと、
磁気結合された第１の１次側インダクタ及び第１の２次側インダクタを含み、前記第１の１次側インダクタが前記第１の電界効果トランジスタの前記第１のドレイン及び前記第２の電界効果トランジスタの前記第２のドレイン間に接続され、前記第１の２次側インダクタが出力端子及び基準電位ノード間に接続された第１のトランスフォーマと、
前記第１の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第１のスイッチ回路と
を有することを特徴とする送受信機。
【請求項８】
さらに、前記第１の電界効果トランジスタの前記第１のゲート及びゲートバイアスノード間に接続される第１のインダクタと、
前記第２の電界効果トランジスタの前記第２のゲート及び前記ゲートバイアスノード間に接続される第２のインダクタとを有することを特徴とする請求項７記載の送受信機。
【請求項９】
さらに、前記ゲートバイアスノードに第１のバイアスノード又は第２のバイアスノードを接続するバイアススイッチ回路を有することを特徴とする請求項８記載の送受信機。
【請求項１０】
前記第１のバイアスノードは、前記第２のバイアスノードより電位が高く、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続したときには、前記バイアススイッチ回路は前記ゲートバイアスノードに前記第２のバイアスノードを接続し、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続したときには、前記バイアススイッチ回路は前記ゲートバイアスノードに前記第１のバイアスノードを接続することを特徴とする請求項９記載の送受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路及び送受信機に関する。
【背景技術】
【０００２】
無線通信用送受信機における消費電力低減のために、通信距離に合せて信号出力電力を可変する方法が一般的に用いられる。そこで、信号出力電力に応じて送信機最終段に配置されている複数の高出力増幅器の動作数を変えることによって、常に電力効率が最大の状態で動作させる方式がある。
【０００３】
下記の非特許文献１には、トランスフォーマを用いた増幅回路が開示されている。また、下記の特許文献１には、入力されたＲＦ入力信号を増幅して共通の合成トランスへ出力する複数のブリッジ型シングルエンドプッシュプル回路による電力増幅器を用いた電力合成方法において、ＲＦ信号が入力されない電力増幅器については、ブリッジ型シングルエンドプッシュプル回路を構成するトランジスタへのバイアス電圧を供給しないことが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−３０７３６７号公報
【非特許文献】
【０００５】
【非特許文献１】Ｇ. Liu, P. Haldi, T.-J. K. Liu, and A. M. Niknejad, "Fully Integrated CMOS Power Amplifier With Efficiency Enhancement at Power Back-Off," IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 43, NO. 3, pp 600 - 609, MARCH 2008.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、不要な電力損失の防止及び／又は高周波数特性の低下防止を実現することができる増幅回路及び送受信機を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、第１のゲート、第１のソース及び第１のドレインを含み、前記第１のゲートには差動信号の一方の信号が入力され、前記第１のソースが基準電位ノードに接続された第１の電界効果トランジスタと、第２のゲート、第２のソース及び第２のドレインを含み、前記第２のゲートには前記差動信号の他方の信号が入力され、前記第２のソースが基準電位ノードに接続された第２の電界効果トランジスタと、磁気結合された第１の１次側インダクタ及び第１の２次側インダクタを含み、前記第１の１次側インダクタが前記第１の電界効果トランジスタの前記第１のドレイン及び前記第２の電界効果トランジスタの前記第２のドレイン間に接続され、前記第１の２次側インダクタが出力端子及び基準電位ノード間に接続された第１のトランスフォーマと、前記第１の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第１のスイッチ回路とを有することを特徴とする増幅回路が提供される。
【発明の効果】
【０００８】
第１の１次側インダクタの中点に電源電位ノードを接続すれば、第１の電界効果トランジスタ及び第２の電界効果トランジスタは増幅動作をする。これに対し、第１の１次側インダクタの中点に基準電位ノードを接続すれば、第１の電界効果トランジスタ及び第２の電界効果トランジスタの増幅動作を停止させることができると共に、不要な電力損失を防止することができる。また、第１のスイッチ回路は、上記の増幅動作に悪影響を与えないので、高周波数特性の低下を防止することができる。
【図面の簡単な説明】
【０００９】
【図１】増幅回路の構成例を示す回路図である。
【図２】増幅回路の他の構成例を示す回路図である。
【図３】本発明の第１の実施形態による増幅回路を有する送受信機の構成例を示す回路図である。
【図４】図３の増幅回路の動作例を示すタイミングチャートである。
【図５】本発明の第２の実施形態による増幅回路を有する送受信機の構成例を示す回路図である。
【図６】本発明の第３の実施形態による増幅回路を有する送受信機の構成例を示す回路図である。
【図７】本発明の第３の実施形態による増幅回路を有する送受信機の他の動作例を示す図である。
【発明を実施するための形態】
【００１０】
（参考技術）
図１は、増幅回路の構成例を示す回路図である。増幅回路は、第１の増幅器１１１、第２の増幅器１１２及び第３の増幅器１１３を有する。増幅器１１１、１１２及び１１３は、それぞれ、第１の電界効果トランジスタ１０１、第２の電界効果トランジスタ１０２、１次側インダクタ１０３及び２次側インダクタ１０４を有する。１次側インダクタ１０３及び２次側インダクタ１０４は、磁気結合により、トランスフォーマを構成する。
【００１１】
第１の増幅器１１１では、第１の電界効果トランジスタ１０１のゲート及び第２の電界効果トランジスタ１０２のゲートのノードＩＮ１＋及びＩＮ１−に差動信号が入力される。第２の増幅器１１２では、第１の電界効果トランジスタ１０１のゲート及び第２の電界効果トランジスタ１０２のゲートのノードＩＮ２＋及びＩＮ２−に差動信号が入力される。第３の増幅器１１３では、第１の電界効果トランジスタ１０１のゲート及び第２の電界効果トランジスタ１０２のゲートのノードＩＮ３＋及びＩＮ３−に差動信号が入力される。ノードＩＮ１＋及びＩＮ１−の差動信号、ノードＩＮ２＋及びＩＮ２−の差動信号、並びにノードＩＮ３＋及びＩＮ３−の差動信号は、同じ信号である。
【００１２】
信号１２１は、第３の増幅器１２３により増幅された信号を表す。信号１２２は、第２の増幅器１１２により増幅された信号と第３の増幅器１１３により増幅された信号とが合成された信号を表す。信号１２３は、第１の増幅器１１１により増幅された信号と、第２の増幅器１１２により増幅された信号と、第３の増幅器１１３により増幅された信号とが合成された信号を表す。出力端子Ｐｏｕｔからは、３個の増幅器１１１〜１１３により増幅された信号の合成信号１２３が出力される。
【００１３】
３個の増幅器１１１〜１１３のうち、増幅動作させる増幅器の数を変えることができる。増幅動作していない増幅器がある場合、トランスフォーマの１次側インダクタ１０３及び２次側インダクタ１０４は磁気結合されているので、増幅動作している増幅器から増幅動作していない増幅器に高周波電力が入射され、増幅動作していない増幅器の電界効果トランジスタ１０１及び１０２のソース及びドレイン間の容量を介して、高周波電力が消費されてしまうという問題がある。この問題を解決するための増幅回路を、図２を参照しながら説明する。
【００１４】
図２は、増幅回路の他の構成例を示す回路図である。図２の増幅回路は、図１の増幅回路に対して、第１のインダクタ２０１、第２のインダクタ２０２及び電界効果トランジスタ２０３を追加したものである。ゲートバイアスノードＶｇ１は、インダクタ２０１及び２０２に接続される。電源電位ノードＶｄ１は、１次側インダクタ１０３の中点に接続される。増幅器が増幅動作しないときには、電界効果トランジスタ２０３はオンし、上記の高周波電力が入射されない状態にする。
【００１５】
これに対して、増幅器が増幅動作するときには、電界効果トランジスタ２０３はオフする。しかし、この状態では、図１の回路に対して、電界効果トランジスタ２０３のソース及びドレイン間の容量が付加された状態になるので、高周波数特性の低下、及び電界効果トランジスタ２０３による不要な電力損失が問題となる。
【００１６】
以下、不要な電力損失の防止及び／又は高周波数特性の低下防止を実現することができる増幅回路の実施形態を説明する。
【００１７】
（第１の実施形態）
図３は、本発明の第１の実施形態による増幅回路を有する送受信機の構成例を示す回路図であり、図６の第１の増幅器６１１に対応する。増幅回路は、無線通信送受信機等に用いられる高出力増幅回路である。
【００１８】
第１の電界効果トランジスタ１０１は、ｎチャネル電界効果トランジスタであり、第１のゲート、第１のソース及び第１のドレインを含み、第１のゲートのノードＩＮ１＋には差動信号の一方の信号が入力され、第１のソースが基準電位ノードに接続される。ノードＤ−は、第１の電界効果トランジスタ１０１の第１のドレインのノードである。
【００１９】
第２の電界効果トランジスタ１０２は、ｎチャネル電界効果トランジスタであり、第２のゲート、第２のソース及び第２のドレインを含み、第２のゲートのノードＩＮ１−には上記の差動信号の他方の信号が入力され、第２のソースが基準電位ノードに接続される。ノードＤ＋は、第２の電界効果トランジスタ１０２の第２のドレインのノードである。上記のノードＩＮ１＋及びＩＮ１−に入力される差動信号は、相互に位相が反転した信号である。
【００２０】
第１のトランスフォーマは、磁気結合された第１の１次側インダクタ１０３及び第１の２次側インダクタ１０４を含む。第１の１次側インダクタ１０３は、第１の電界効果トランジスタ１０１の第１のドレイン及び第２の電界効果トランジスタ１０２の第２のドレイン間に接続される。第１の２次側インダクタ１０４は、図６に示すように、出力端子Ｐｏｕｔ及び基準電位ノード間に接続される。ノードＡは、第１の１次側インダクタ１０３の中点のノードである。ノードＴは、第１の２次側インダクタ１０４のノードである。
【００２１】
第１のスイッチ回路は、ｐチャネル電界効果トランジスタ３０１及びｎチャネル電界効果トランジスタ３０２を含むインバータであり、第１の１次側インダクタ１０３の中点のノードＡに電源電位ノードＶｄ１又は基準電位ノードを接続する。ｐチャネル電界効果トランジスタ３０１は、ゲートに信号ＳＷ１が入力され、ソースが電源電位ノードＶｄ１に接続され、ドレインが第１の１次側インダクタ１０３の中点のノードＡに接続される。ｎチャネル電界効果トランジスタ３０２は、ゲートに信号ＳＷ１が入力され、ソースが基準電位ノードに接続され、ドレインが第１の１次側インダクタ１０３の中点のノードＡに接続される。
【００２２】
第１のインダクタ２０１は、第１の電界効果トランジスタ１０１の第１のゲート及びゲートバイアスノードＶｇ１間に接続される。第２のインダクタ２０２は、第２の電界効果トランジスタ１０２の第２のゲート及びゲートバイアスノードＶｇ１間に接続される。
【００２３】
図４は、図３の増幅回路の動作例を示すタイミングチャートである。電源電位ノードＶｄ１は、例えば３．３Ｖである。図４の左半分は増幅器が増幅動作している状態を示し、図４の右半分は増幅器が増幅動作していない状態を示す。
【００２４】
まず、図４の左半分の増幅器が増幅動作している状態を説明する。この増幅動作状態では、信号ＳＷ１がローレベルになり、ゲートバイアスノードＶｇ１が第２のバイアスノードＶｇ２の電位になり、ノードＩＮ１＋及びＩＮ１−に差動信号が入力される。第２のバイアスノードＶｇ２の電位は、基準電位ノード（例えばグランド電位ノード）ＧＮＤの電位より高く、電源電位（３．３Ｖ）より低い。ノードＩＮ１＋及びＩＮ１−の電位は、それぞれ、ゲートバイアスノードＶｇ１の電位に、上記の差動信号が合成された電位になる。
【００２５】
信号ＳＷ１がローレベルになると、ｐチャネル電界効果トランジスタ３０１がオンし、ｎチャネル電界効果トランジスタ３０２がオフする。すると、第１の１次側インダクタ１０３の中点のノードＡは、電源電位ノードＶｄ１と同じ電位になる。これにより、第１の電界効果トランジスタ１０１及び第２の電界効果トランジスタ１０２は、ドレインバイアスの供給受け、増幅動作を行うことができる。
【００２６】
第１の電界効果トランジスタ１０１は、第１のゲートのノードＩＮ１＋の信号を反転増幅し、反転増幅した信号を第１のドレインのノードＤ−に出力する。第２の電界効果トランジスタ１０２は、第２のゲートのノードＩＮ１−の信号を反転増幅し、反転増幅した信号を第２のドレインのノードＤ＋に出力する。ノードＩＮ１＋及びＩＮ１−の信号は差動信号であるので、ノードＤ＋及びＤ−の信号も差動信号になる。第１の１次側インダクタ１０３及び第１の２次側インダクタ１０４は磁気結合されているので、第１の２次側インダクタ１０４のノードＴには、ノードＤ＋の信号及びノードＤ−の信号の差分信号が誘導発生する。これにより、増幅器は、増幅した信号をノードＴに出力することができる。
【００２７】
なお、増幅動作状態では、トランジスタ３０１及び３０２の第１のスイッチ回路が第１の１次側インダクタ１０３の中点のノードＡに電源電位ノードＶｄ１を接続したときには、第１の電界効果トランジスタ１０１の第１のゲート及び第２の電界効果トランジスタ１０２の第２のゲートに差動信号が入力される。
【００２８】
次に、図４の右半分の増幅器が増幅動作していない状態を説明する。この非増幅動作状態では、信号ＳＷ１がハイレベルになり、ゲートバイアスノードＶｇ１が電源電位（３．３Ｖ）になり、ノードＩＮ１＋及びＩＮ１−に差動信号が入力されない。ノードＩＮ１＋及びＩＮ１−の電位は、それぞれ、ゲートバイアスノードＶｇ１の電位と同じ電位になる。
【００２９】
信号ＳＷ１がハイレベルになると、ｐチャネル電界効果トランジスタ３０１がオフし、ｎチャネル電界効果トランジスタ３０２がオンする。すると、第１の１次側インダクタ１０３の中点のノードＡは、基準電位ノードＧＮＤと同じ電位になる。これにより、第１の電界効果トランジスタ１０１及び第２の電界効果トランジスタ１０２は、ドレインバイアスが供給されず、増幅動作を行わない。ゲートバイアスノードＶｇ１がハイレベルであるので、第１の電界効果トランジスタ１０１及び第２の電界効果トランジスタ１０２はオンする。すると、ノードＤ−及びＤ＋は、基準電位ノードＧＮＤと同じ電位になる。これにより、第１の２次側インダクタ１０４のノードＴも、基準電位ノードＧＮＤと同じ電位になる。増幅器は、非増幅動作状態では、第１の２次側インダクタ１０４のノードＴに増幅信号を出力しない。
【００３０】
なお、非増幅動作状態では、トランジスタ３０１及び３０２の第１のスイッチ回路が第１の１次側インダクタ１０３の中点のノードＡに基準電位ノードＧＮＤを接続したときには、第１の電界効果トランジスタ１０１の第１のゲート及び第２の電界効果トランジスタ１０２の第２のゲートに差動信号が入力されない。
【００３１】
以上のように、本実施形態の増幅回路は、トランジスタ３０１及び３０２の第１のスイッチ回路を第１の１次側インダクタ１０３の中点のノードＡに接続する。増幅器を増幅動作状態にする場合には、信号ＳＷ１をローレベルにし、ノードＡに電源電位ノードＶＤ１と同じ電位が印加される状態にする。この場合、差動増幅回路のトランジスタ１０１及び１０２は、入力されたＲＦ差動信号を増幅し、インダクタ１０３及び１０４のトランスフォーマを介して出力端子Ｐｏｕｔに出力する。一方、この増幅器を非増幅動作状態にする場合、信号ＳＷ１をハイレベルにし、ノードＡに基準電位ノードＧＮＤと同じ電位が印加される状態にする。さらに、差動増幅回路のトランジスタ１０１及び１０２のゲートバイアスノードＶｇ１に電源電位ノードＶｄ１と同じ電位を印加する。このとき、差動増幅回路を構成するトランジスタ１０１及び１０２自身がスイッチとしての役割を持ち、トランジスタ１０１及び１０２がオンし、ノードＡが基準電位ノードＧＮＤと直流（ＤＣ）的に短絡された状態になる。差動増幅回路のトランジスタ１０１及び１０２のソース及びドレイン間は短絡されるが、ノードＡが基準電位ノードＧＮＤに接続されている。そのため、差動増幅回路のトランジスタ１０１及び１０２は、電源電流が供給されず、消費する電力もゼロとなる。
【００３２】
すなわち、非増幅動作状態では、信号ＳＷ１をハイレベルにし、ノードＡに基準電位ノードＧＮＤを接続する。そして、ゲートバイアスノードＶｇ１に電源電位（３．３Ｖ）を供給し、差動増幅回路のトランジスタ１０１及び１０２がオンする。すると、トランジスタ１０１及び１０２のソース及びドレインが導通し、ノードＡが基準電位ノードＧＮＤと短絡された状態になる。すなわち、トランスフォーマの第１の１次側インダクタ１０３の両端のノードＤ−及びＤ＋が基準電位ノードＧＮＤと短絡された状態となる。そのため、トランスフォーマを介して増幅器に高周波電力が入射されず、増幅器は電力損失を抑制することが可能となる。
【００３３】
これにより、不要な電力損失を防止することができる。また、トランジスタ３０１及び３０２の第１のスイッチ回路がノードＡに接続されるが、ノードＡは、信号の節に相当するノードであるので、トランジスタ３０１及び３０２の第１のスイッチ回路を接続したことによる悪影響は発生しない。したがって、トランジスタ３０１及び３０２の第１のスイッチ回路を接続したことによる高周波数特性の低下を防止することができる。
【００３４】
（第２の実施形態）
図５は、本発明の第２の実施形態による増幅回路を有する送受信機の構成例を示す回路図であり、図６の第１の増幅器６１１に対応する。本実施形態は、第１の実施形態（図３）に対して、抵抗５０１及びトランジスタ５０２を追加したものであり、ゲートバイアスノードＶｇ１へゲートバイアスを印加するための回路例を示す。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００３５】
抵抗５０１は、電源電位ノードＶｄ１及びゲートバイアスノードＶｇ１間に接続される。ｎチャネル電界効果トランジスタ５０２は、ゲートには信号／ＳＷ１が入力され、ドレインがゲートバイアスノードＶｇ１に接続され、ソースがバイアスノードＶｇ２に接続される。信号／ＳＷ１は、信号ＳＷ１の反転信号である。
【００３６】
抵抗５０１及びトランジスタ５０２は、バイアススイッチ回路を構成し、ゲートバイアスノードＶｇ１に電源電位ノード（第１のバイアスノード）Ｖｄ１又はバイアスノード（第２のバイアスノード）Ｖｇ２を接続する。
【００３７】
電源電位ノード（第１のバイアスノード）Ｖｄ１は、バイアスノード（第２のバイアスノード）Ｖｇ２より電位が高い。図４に示すように、トランジスタ３０１及び３０２の第１のスイッチ回路が第１の１次側インダクタ１０２の中点のノードＡに電源電位ノードＶｄ１を接続したときには、抵抗５０１及びトランジスタ５０２のバイアススイッチ回路はゲートバイアスノードＶｇ１にバイアスノード（第２のバイアスノード）Ｖｇ２を接続する。これに対して、トランジスタ３０１及び３０２の第１のスイッチ回路が第１の１次側インダクタ１０３の中点のノードＡに基準電位ノードＧＮＤを接続したときには、抵抗５０１及びトランジスタ５０２のバイアススイッチ回路はゲートバイアスノードＶｇ１に電源電位ノード（第１のバイアスノード）Ｖｄ１を接続する。
【００３８】
図４の左半分に示すように、増幅器を増幅動作状態にする場合、信号ＳＷ１をローレベルにし、ノードＡに電源電位ノードＶｄ１を接続する。この時、信号／ＳＷ１がハイレベルになるので、トランジスタ５０２がオンする。すると、ゲートバイアスノードＶｇ１には、バイアスノードＶｇ２が接続される。トランジスタ１０１及び１０２の差動増幅回路は、入力されたＲＦ差動信号を増幅し、トランスフォーマを介して出力端子Ｐｏｕｔに増幅信号を出力する。
【００３９】
一方、図４の右半分に示すように、増幅器を非増幅動作状態にする場合、信号ＳＷ１をハイレベルにし、ノードＡに基準電位ノードＧＮＤを接続する。この時、信号／ＳＷ１はローレベルになるので、トランジスタ５０２がオフする。すると、ゲートバイアスノードＶｇ１は、バイアスノードＶｇ２から切り離され、代わりに電源電位ノードＶｄ１に接続される。この時、差動増幅回路のトランジスタ１０１及び１０２のドレイン及びソースは、直流（ＤＣ）的に短絡された状態になる。これにより、不要な電力消費を防止することができる。
【００４０】
（第３の実施形態）
図６は、本発明の第３の実施形態による増幅回路を有する送受信機の構成例を示す回路図である。本実施形態は、第２の実施形態（図６）に対して、増幅器６１２及び６１３を追加したものである。以下、本実施形態が第２の実施形態と異なる点を説明する。
【００４１】
増幅回路は、第１の増幅器６１１、第２の増幅器６１２及び第３の増幅器６１３を有する。第１の増幅器６１１は、図５の増幅器と同じ構成を有するので、その説明を省略する。増幅器６１２及び６１３は、増幅器６１１と同様の構成を有する。ノードＩＮ１＋、ＩＮ２＋及びＩＮ３＋には選択的に同じ信号が入力され、ノードＩＮ１−、ＩＮ２−及びＩＮ３−には選択的に同じ信号が入力される。出力端子Ｐｏｕｔ及び基準電位ノード間には、第１の２次側インダクタ１０４、第２の２次側インダクタ１０４ａ及び第３の２次側インダクタ１０４ｂが直列に接続される。
【００４２】
まず、第２の増幅器６１２の構成を説明する。第３の電界効果トランジスタ１０１ａは、ｎチャネル電界効果トランジスタであり、第３のゲート、第３のソース及び第３のドレインを含み、第３のゲートのノードＩＮ２＋には差動信号の一方の信号が入力され、第３のソースが基準電位ノードに接続される。ノードＤａ−は、第３の電界効果トランジスタ１０１ａの第３のドレインのノードである。第４の電界効果トランジスタ１０２ａは、ｎチャネル電界効果トランジスタであり、第４のゲート、第４のソース及び第４のドレインを含み、第４のゲートのノードＩＮ２−には上記の差動信号の他方の信号が入力され、第４のソースが基準電位ノードに接続される。ノードＤａ＋は、第４の電界効果トランジスタ１０２ａの第４のドレインのノードである。上記のノードＩＮ２＋及びＩＮ２−に入力される差動信号は、相互に位相が反転した信号である。第２のトランスフォーマは、磁気結合された第２の１次側インダクタ１０３ａ及び第２の２次側インダクタ１０４ａを含む。第２の１次側インダクタ１０３ａは、第３の電界効果トランジスタ１０１ａの第３のドレイン及び第４の電界効果トランジスタ１０２ａの第４のドレイン間に接続される。第２の２次側インダクタ１０４ａは、出力端子Ｐｏｕｔ及び基準電位ノード間において第１の２次側インダクタ１０４及び第３の２次側インダクタ１０４ｂに直列に接続される。ノードＡａは、第２の１次側インダクタ１０３ａの中点のノードである。第２のスイッチ回路は、ｐチャネル電界効果トランジスタ３０１ａ及びｎチャネル電界効果トランジスタ３０２ａを含むインバータであり、第２の１次側インダクタ１０３ａの中点のノードＡａに電源電位ノードＶｄ１又は基準電位ノードを接続する。ｐチャネル電界効果トランジスタ３０１ａは、ゲートに信号ＳＷ１ａが入力され、ソースが電源電位ノードＶｄ１に接続され、ドレインが第２の１次側インダクタ１０３ａの中点のノードＡａに接続される。ｎチャネル電界効果トランジスタ３０２ａは、ゲートに信号ＳＷ１ａが入力され、ソースが基準電位ノードに接続され、ドレインが第２の１次側インダクタ１０３ａの中点のノードＡａに接続される。第３のインダクタ２０１ａは、第３の電界効果トランジスタ１０１ａの第３のゲート及びゲートバイアスノードＶｇ１ａ間に接続される。第４のインダクタ２０２ａは、第４の電界効果トランジスタ１０２ａの第４のゲート及びゲートバイアスノードＶｇ１ａ間に接続される。抵抗５０１ａは、電源電位ノードＶｄ１及びゲートバイアスノードＶｇ１ａ間に接続される。ｎチャネル電界効果トランジスタ５０２ａは、ゲートには信号／ＳＷ１ａが入力され、ドレインがゲートバイアスノードＶｇ１ａに接続され、ソースがバイアスノードＶｇ２に接続される。信号／ＳＷ１ａは、信号ＳＷ１ａの反転信号である。
【００４３】
次に、第３の増幅器６１３の構成を説明する。第５の電界効果トランジスタ１０１ｂは、ｎチャネル電界効果トランジスタであり、第５のゲート、第５のソース及び第５のドレインを含み、第５のゲートのノードＩＮ３＋には差動信号の一方の信号が入力され、第５のソースが基準電位ノードに接続される。ノードＤｂ−は、第５の電界効果トランジスタ１０１ｂの第５のドレインのノードである。第６の電界効果トランジスタ１０２ｂは、ｎチャネル電界効果トランジスタであり、第６のゲート、第６のソース及び第６のドレインを含み、第６のゲートのノードＩＮ３−には上記の差動信号の他方の信号が入力され、第６のソースが基準電位ノードに接続される。ノードＤｂ＋は、第６の電界効果トランジスタ１０２ｂの第６のドレインのノードである。上記のノードＩＮ３＋及びＩＮ３−に入力される差動信号は、相互に位相が反転した信号である。第３のトランスフォーマは、磁気結合された第３の１次側インダクタ１０３ｂ及び第３の２次側インダクタ１０４ｂを含む。第３の１次側インダクタ１０３ｂは、第５の電界効果トランジスタ１０１ｂの第５のドレイン及び第６の電界効果トランジスタ１０２ｂの第６のドレイン間に接続される。第３の２次側インダクタ１０４ｂは、出力端子Ｐｏｕｔ及び基準電位ノード間において第１の２次側インダクタ１０４及び第２の２次側インダクタ１０４ａに直列に接続される。ノードＡｂは、第３の１次側インダクタ１０３ｂの中点のノードである。第３のスイッチ回路は、ｐチャネル電界効果トランジスタ３０１ｂ及びｎチャネル電界効果トランジスタ３０２ｂを含むインバータであり、第３の１次側インダクタ１０３ｂの中点のノードＡｂに電源電位ノードＶｄ１又は基準電位ノードを接続する。ｐチャネル電界効果トランジスタ３０１ｂは、ゲートに信号ＳＷ１ｂが入力され、ソースが電源電位ノードＶｄ１に接続され、ドレインが第３の１次側インダクタ１０３ｂの中点のノードＡｂに接続される。ｎチャネル電界効果トランジスタ３０２ｂは、ゲートに信号ＳＷ１ｂが入力され、ソースが基準電位ノードに接続され、ドレインが第３の１次側インダクタ１０３ｂの中点のノードＡｂに接続される。第５のインダクタ２０１ｂは、第５の電界効果トランジスタ１０１ｂの第５のゲート及びゲートバイアスノードＶｇ１ｂ間に接続される。第６のインダクタ２０２ｂは、第６の電界効果トランジスタ１０２ｂの第６のゲート及びゲートバイアスノードＶｇ１ｂ間に接続される。抵抗５０１ｂは、電源電位ノードＶｄ１及びゲートバイアスノードＶｇ１ｂ間に接続される。ｎチャネル電界効果トランジスタ５０２ｂは、ゲートには信号／ＳＷ１ｂが入力され、ドレインがゲートバイアスノードＶｇ１ｂに接続され、ソースがバイアスノードＶｇ２に接続される。信号／ＳＷ１ｂは、信号ＳＷ１ｂの反転信号である。
【００４４】
第１の増幅器６１１は、信号ＳＷ１をローレベル、信号／ＳＷ１をハイレベルにし、ノードＩＮ１＋及びＩＮ１−に差動信号を入力することにより、増幅動作状態になる。また、第１の増幅器６１１は、信号ＳＷ１をハイレベル、信号／ＳＷ１をローレベルにし、ノードＩＮ１＋及びＩＮ１−に差動信号を入力しないことにより、非増幅動作状態になる。
【００４５】
同様に、第２の増幅器６１２は、信号ＳＷ１ａをローレベル、信号／ＳＷ１ａをハイレベルにし、ノードＩＮ２＋及びＩＮ２−に差動信号を入力することにより、増幅動作状態になる。また、第２の増幅器６１２は、信号ＳＷ１ａをハイレベル、信号／ＳＷ１ａをローレベルにし、ノードＩＮ２＋及びＩＮ２−に差動信号を入力しないことにより、非増幅動作状態になる。
【００４６】
同様に、第３の増幅器６１３は、信号ＳＷ１ｂをローレベル、信号／ＳＷ１ｂをハイレベルにし、ノードＩＮ３＋及びＩＮ３−に差動信号を入力することにより、増幅動作状態になる。また、第３の増幅器６１３は、信号ＳＷ１ｂをハイレベル、信号／ＳＷ１ｂをローレベルにし、ノードＩＮ３＋及びＩＮ３−に差動信号を入力しないことにより、非増幅動作状態になる。
【００４７】
図６では、第１〜第３の増幅器６１１〜６１３のすべてが増幅動作状態である場合を示す。信号６２１は、第３の増幅器６１３により増幅された信号を表す。信号６２２は、第２の増幅器６１２により増幅された信号と第３の増幅器６１３により増幅された信号とが合成された信号を表す。信号６２３は、第１の増幅器６１１により増幅された信号と、第２の増幅器６１２により増幅された信号と、第３の増幅器６１３により増幅された信号とが合成された信号を表す。出力端子Ｐｏｕｔからは、３個の増幅器６１１〜６１３により増幅された信号の合成信号６２３が出力される。
【００４８】
図７は、本発明の第３の実施形態による増幅回路を有する送受信機の他の動作例を示す図である。３個の増幅器６１１〜６１３のうち、増幅動作状態の増幅器の数を変えることができる。例えば、第１の増幅器６１１を増幅動作状態にし、第２の増幅器６１２及び第３の増幅器６１３を非増幅動作状態にすることができる。信号７０１は、第１の増幅器６１１により増幅された信号を表す。出力端子Ｐｏｕｔからは、１個の増幅器６１１のみにより増幅された信号７０１が出力される。
【００４９】
無線通信用送受信機では、消費電力低減のために、通信距離に合せて信号出力電力を可変する。本実施形態の増幅回路は、無線通信用送信機の最終段に用いることができ、信号出力電力に応じて、複数の増幅器６１１〜６１３の増幅動作数を変えることによって、常に電力効率が最大の状態で動作させることができる。
【００５０】
以上のように、第１〜第３の実施形態によれば、第１の１次側インダクタ１０３の中点のノードＡに電源電位ノードＶｄ１を接続すれば、第１の電界効果トランジスタ１０１及び第２の電界効果トランジスタ１０２は増幅動作をする。これに対し、第１の１次側インダクタ１０３の中点のノードＡに基準電位ノードＧＮＤを接続すれば、第１の電界効果トランジスタ１０１及び第２の電界効果トランジスタ１０２の増幅動作を停止させることができると共に、不要な電力損失を防止することができる。また、トランジスタ３０１及び３０２の第１のスイッチ回路は、上記の増幅動作に悪影響を与えないので、高周波数特性の低下を防止することができる。
【００５１】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００５２】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【００５３】
（付記１）
第１のゲート、第１のソース及び第１のドレインを含み、前記第１のゲートには差動信号の一方の信号が入力され、前記第１のソースが基準電位ノードに接続された第１の電界効果トランジスタと、
第２のゲート、第２のソース及び第２のドレインを含み、前記第２のゲートには前記差動信号の他方の信号が入力され、前記第２のソースが基準電位ノードに接続された第２の電界効果トランジスタと、
磁気結合された第１の１次側インダクタ及び第１の２次側インダクタを含み、前記第１の１次側インダクタが前記第１の電界効果トランジスタの前記第１のドレイン及び前記第２の電界効果トランジスタの前記第２のドレイン間に接続され、前記第１の２次側インダクタが出力端子及び基準電位ノード間に接続された第１のトランスフォーマと、
前記第１の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第１のスイッチ回路と
を有することを特徴とする増幅回路。
（付記２）
さらに、前記第１の電界効果トランジスタの前記第１のゲート及びゲートバイアスノード間に接続される第１のインダクタと、
前記第２の電界効果トランジスタの前記第２のゲート及び前記ゲートバイアスノード間に接続される第２のインダクタとを有することを特徴とする付記１記載の増幅回路。
（付記３）
さらに、前記ゲートバイアスノードに第１のバイアスノード又は第２のバイアスノードを接続するバイアススイッチ回路を有することを特徴とする付記２記載の増幅回路。
（付記４）
前記第１のバイアスノードは、前記第２のバイアスノードより電位が高く、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続したときには、前記バイアススイッチ回路は前記ゲートバイアスノードに前記第２のバイアスノードを接続し、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続したときには、前記バイアススイッチ回路は前記ゲートバイアスノードに前記第１のバイアスノードを接続することを特徴とする付記３記載の増幅回路。
（付記５）
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続したときには、前記第１の電界効果トランジスタの前記第１のゲート及び前記第２の電界効果トランジスタの前記第２のゲートに前記差動信号が入力され、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続したときには、前記第１の電界効果トランジスタの前記第１のゲート及び前記第２の電界効果トランジスタの前記第２のゲートに前記差動信号が入力されないことを特徴とする付記１〜４のいずれか１項に記載の増幅回路。
（付記６）
前記第１のスイッチ回路は、インバータであることを特徴とする付記１〜５のいずれか１項に記載の増幅回路。
（付記７）
さらに、第３のゲート、第３のソース及び第３のドレインを含み、前記第３のゲートには前記差動信号の一方の信号が入力され、前記第３のソースが基準電位ノードに接続された第３の電界効果トランジスタと、
第４のゲート、第４のソース及び第４のドレインを含み、前記第４のゲートには前記差動信号の他方の信号が入力され、前記第４のソースが基準電位ノードに接続された第４の電界効果トランジスタと、
磁気結合された第２の１次側インダクタ及び第２の２次側インダクタを含み、前記第２の１次側インダクタが前記第３の電界効果トランジスタの前記第３のドレイン及び前記第４の電界効果トランジスタの前記第４のドレイン間に接続され、前記第２の２次側インダクタが前記出力端子及び基準電位ノード間において前記第１の２次側インダクタに直列に接続された第２のトランスフォーマと、
前記第２の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第２のスイッチ回路と
を有することを特徴とする付記１〜６のいずれか１項に記載の増幅回路。
（付記８）
第１のゲート、第１のソース及び第１のドレインを含み、前記第１のゲートには差動信号の一方の信号が入力され、前記第１のソースが基準電位ノードに接続された第１の電界効果トランジスタと、
第２のゲート、第２のソース及び第２のドレインを含み、前記第２のゲートには前記差動信号の他方の信号が入力され、前記第２のソースが基準電位ノードに接続された第２の電界効果トランジスタと、
磁気結合された第１の１次側インダクタ及び第１の２次側インダクタを含み、前記第１の１次側インダクタが前記第１の電界効果トランジスタの前記第１のドレイン及び前記第２の電界効果トランジスタの前記第２のドレイン間に接続され、前記第１の２次側インダクタが出力端子及び基準電位ノード間に接続された第１のトランスフォーマと、
前記第１の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第１のスイッチ回路と
を有することを特徴とする送受信機。
（付記９）
さらに、前記第１の電界効果トランジスタの前記第１のゲート及びゲートバイアスノード間に接続される第１のインダクタと、
前記第２の電界効果トランジスタの前記第２のゲート及び前記ゲートバイアスノード間に接続される第２のインダクタとを有することを特徴とする付記８記載の送受信機。
（付記１０）
さらに、前記ゲートバイアスノードに第１のバイアスノード又は第２のバイアスノードを接続するバイアススイッチ回路を有することを特徴とする付記９記載の送受信機。
（付記１１）
前記第１のバイアスノードは、前記第２のバイアスノードより電位が高く、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続したときには、前記バイアススイッチ回路は前記ゲートバイアスノードに前記第２のバイアスノードを接続し、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続したときには、前記バイアススイッチ回路は前記ゲートバイアスノードに前記第１のバイアスノードを接続することを特徴とする付記１０記載の送受信機。
（付記１２）
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記電源電位ノードを接続したときには、前記第１の電界効果トランジスタの前記第１のゲート及び前記第２の電界効果トランジスタの前記第２のゲートに前記差動信号が入力され、
前記第１のスイッチ回路が前記第１の１次側インダクタの中点に前記基準電位ノードを接続したときには、前記第１の電界効果トランジスタの前記第１のゲート及び前記第２の電界効果トランジスタの前記第２のゲートに前記差動信号が入力されないことを特徴とする付記８〜１１のいずれか１項に記載の送受信機。
（付記１３）
前記第１のスイッチ回路は、インバータであることを特徴とする付記８〜１２のいずれか１項に記載の送受信機。
（付記１４）
さらに、第３のゲート、第３のソース及び第３のドレインを含み、前記第３のゲートには前記差動信号の一方の信号が入力され、前記第３のソースが基準電位ノードに接続された第３の電界効果トランジスタと、
第４のゲート、第４のソース及び第４のドレインを含み、前記第４のゲートには前記差動信号の他方の信号が入力され、前記第４のソースが基準電位ノードに接続された第４の電界効果トランジスタと、
磁気結合された第２の１次側インダクタ及び第２の２次側インダクタを含み、前記第２の１次側インダクタが前記第３の電界効果トランジスタの前記第３のドレイン及び前記第４の電界効果トランジスタの前記第４のドレイン間に接続され、前記第２の２次側インダクタが前記出力端子及び基準電位ノード間において前記第１の２次側インダクタに直列に接続された第２のトランスフォーマと、
前記第２の１次側インダクタの中点に電源電位ノード又は基準電位ノードを接続する第２のスイッチ回路と
を有することを特徴とする付記８〜１３のいずれか１項に記載の送受信機。
【符号の説明】
【００５４】
１０１  第１の電界効果トランジスタ
１０２  第２の電界効果トランジスタ
１０３  第１の１次側インダクタ
１０４  第１の２次側インダクタ
２０１  第１のインダクタ
２０２  第２のインダクタ
３０１  ｐチャネル電界効果トランジスタ
３０２  ｎチャネル電界効果トランジスタ
【図１】
2010233026.tif 000003
【図２】
2010233026.tif 000004
【図３】
2010233026.tif 000005
【図４】
2010233026.tif 000006
【図５】
2010233026.tif 000007
【図６】
2010233026.tif 000008
【図７】
2010233026.tif 000009