(57)【要約】【課題】実装面積の増加を伴うことなく、液晶パネルのパルスノイズを抑制した液晶駆動回路を提供する。【解決手段】コモン信号ＣＯＭｉが最大振幅で変化する時、つまり、高電位ＶＬＣＤから低電位ＶＳＳに変化する時に、コモン信号ＣＯＭｉを、高電位ＶＬＣＤ→第１の中間電位ＶＬＣＤ１→第２の中間電位ＶＬＣＤ２→低電位ＶＳＳというように、１／３ＶＬＣＤのステップで階段状に変化させる。セグメント信号ＳＥＧｊについても、同様であり、セグメント信号ＳＥＧｊが低電位ＶＳＳから高電位ＶＬＣＤに変化する時、セグメント信号ＳＥＧｊを、低電位ＶＳＳ→第２の中間電位ＶＬＣＤ２→第１の中間電位ＶＬＣＤ１→高電位ＶＬＣＤ、というように階段状に変化させる。これにより、容量結合によるパルスノイズのピークを１／３に抑制することができる。【選択図】図３
2010102191.tif 000002
【特許請求の範囲】
【請求項１】
液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる１／ｎ（ｎは、２以上の正の整数）バイアス駆動の液晶駆動回路であって、
高電位と低電位の間に直列に接続され、高電位と低電位の間の（ｎ―１）個の中間電位を発生させるｎ段のバイアス抵抗群と、
高電位、低電位、（ｎ―１）個の中間電位の内、少なくとも１つの中間電位から構成されたコモン信号を出力するコモン信号出力回路と、
高電位、低電位、（ｎ―１）個の中間電位の内、少なくとも１つの中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、を備え、
前記コモン信号出力回路は、前記コモン信号が高電位と低電位との間で変化する時に、前記コモン信号を（ｎ―１）個の中間電位の内、少なくとも１つの中間電位の期間を経て階段状に変化させ、
前記セグメント信号出力回路は、前記セグメント信号が高電位と低電位との間で変化する時に、前記セグメント信号を（ｎ―１）個の中間電位の内、少なくとも１つの中間電位の期間を経て階段状に変化させることを特徴とする液晶駆動回路。
【請求項２】
前記コモン信号及び前記セグメント信号が高電位と低電位との間で変化する時に、前記コモン信号の（ｎ―１）個の中間電位の内、少なくとも１つの中間電位の期間をＴ２とし、前記コモン信号、前記セグメント信号の高電位、または、低電位の期間をＴ１とすると、Ｔ２はＴ１の２０分の１〜２００分の１であることを特徴とする請求項１に記載の液晶駆動回路。
【請求項３】
液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる１／ｎ（ｎは、２以上の正の整数）バイアス駆動の液晶駆動回路であって、
高電位と低電位の間に直列に接続され、高電位と低電位の間の（ｎ―１）個の中間電位を発生させるｎ段のバイアス抵抗群と、
高電位と低電位の間に直列に接続され、高電位と低電位の間の（ｎ―１）個の中間電位を発生させるｎ段のブースト抵抗群と、
高電位、低電位、（ｎ―１）個の中間電位の内、少なくとも１つの中間電位から構成されたコモン信号を出力するコモン信号出力回路と、
高電位、低電位、（ｎ―１）個の中間電位の内、少なくとも１つの中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、
前記コモン信号又は前記セグメント信号が変化する時に、前記ｎ段のブースト抵抗群から発生される前記（ｎ―１）個の中間電位の内、少なくとも１つの中間電位を前記コモン信号出力回路及び前記セグメント信号出力回路に出力するスイッチング回路と、を備えることを特徴とする液晶駆動回路。
【請求項４】
前記ｎ段のブースト抵抗群は、前記ｎ段のバイアス抵抗群より低い抵抗値を有することを特徴とする請求項３に記載の液晶駆動回路。
【請求項５】
前記スイッチング回路は、前記ｎ段のバイアス抵抗群の（ｎ−１）個の接続点と、前記ｎ段のブースト抵抗群の（ｎ−１）個の接続点との間に接続された（ｎ−１）個のスイッチであり、前記コモン信号又は前記セグメント信号が変化する時に、前記（ｎ−１）個のスイッチをオンさせることを特徴とする請求項３又は請求項４に記載の液晶駆動回路。
【請求項６】
前記コモン信号出力回路は、前記コモン信号が高電位と低電位との間で変化する時に、前記コモン信号を（ｎ―１）個の中間電位の内、少なくとも１つの中間電位
の期間を経て階段状に変化させ、前記セグメント信号出力回路は、前記セグメント信号が高電位と低電位との間で変化する時に、前記セグメント信号を（ｎ―１）個の中間電位の内、少なくとも１つの中間電位の期間を経て階段状に変化させることを特徴とする請求項３、４、５のいずれかに記載の液晶駆動回路。
【請求項７】
液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる液晶駆動回路であって、
高電位と低電位の間に直列に接続され、高電位と低電位の間の第１及び第２の中間電位を発生させる第１乃至第３のバイアス抵抗と、
高電位、低電位、第１及び第２の中間電位から構成されたコモン信号を出力するコモン信号出力回路と、
高電位、低電位、第１及び第２の中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、を備え、
前記コモン信号出力回路は、前記コモン信号が高電位と低電位との間で変化する時に、前記コモン信号を第１及び第２の中間電位の期間を経て階段状に変化させ、
前記セグメント信号出力回路は、前記セグメント信号が高電位と低電位との間で変化する時に、前記セグメント信号を第１及び第２の中間電位の期間を経て階段状に変化させることを特徴とする液晶駆動回路。
【請求項８】
前記コモン信号及び前記セグメント信号が高電位と低電位との間で変化する時に、前記コモン信号の第１及び第２の中間電位のそれぞれの期間をＴ２とし、前記コモン信号、前記セグメント信号の高電位、または、低電位の期間をＴ１とすると、Ｔ２はＴ１の２０分の１〜２００分の１であることを特徴とする請求項７に記載の液晶駆動回路。
【請求項９】
液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる液晶駆動回路であって、
高電位と低電位の間に直列に接続され、高電位と低電位の間の第１及び第２の中間電位を発生させる第１乃至第３のバイアス抵抗と、
高電位と低電位の間に直列に接続され、高電位と低電位の間の第１及び第２の中間電位を発生させる第１乃至第３のブースト抵抗と、
高電位、低電位、第１及び第２の中間電位から構成されたコモン信号を出力するコモン信号出力回路と、
高電位、低電位、第１及び第２の中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、
前記コモン信号又は前記セグメント信号が変化する時に、前記第１乃至第３のブースト抵抗から発生される前記第１及び第２の中間電位を前記コモン信号出力回路及び前記セグメント信号出力回路に出力するスイッチング回路と、を備えることを特徴とする液晶駆動回路。
【請求項１０】
前記第１乃至第３のブースト抵抗は、前記第１乃至第３のバイアス抵抗より低い抵抗値を有することを特徴とする請求項９に記載の液晶駆動回路。
【請求項１１】
前記スイッチング回路は、前記第１のバイアス抵抗と前記第２のバイアス抵抗の接続点と、前記第１のブースト抵抗と前記第２のブースト抵抗の接続点との間に接続された第１のスイッチと、前記第２のバイアス抵抗と前記第３のバイアス抵抗の接続点と、前記第２のブースト抵抗と前記第３のブースト抵抗の接続点との間に接続された第２のスイッチと、とを備え、前記コモン信号又は前記セグメント信号が変化する時に、前記第１及び第２のスイッチをオンさせることを特徴とする請求項９又は請求項１０に記載の液晶駆動回路。
【請求項１２】
前記コモン信号出力回路は、前記コモン信号が高電位と低電位との間で変化する時に、前記コモン信号を第１及び第２の中間電位の期間を経て階段状に変化させ、前記セグメント信号出力回路は、前記セグメント信号が高電位と低電位との間で変化する時に、前記セグメント信号を第１及び第２の中間電位の期間を経て階段状に変化させることを特徴とする請求項９、１０、１１のいずれかに記載の液晶駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
液晶表示セグメントを点灯又は消灯させるためのセグメント信号及びコモン信号（共通信号）を出力する液晶駆動回路に関する。
【背景技術】
【０００２】
一般にセグメントタイプの液晶表示パネルは、コモン電極とセグメント電極にそれぞれコモン信号及びセグメント信号を印加して表示を行う。コモン信号は一定の波形パターンが繰り返し現れる信号である。一方、セグメント信号は表示データに対応した任意の波形パターンである。そして、コモン電極とセグメント電極の間に、コモン信号とセグメント信号に応じた電界を発生させ、それらの電極間に配置された液晶をオン・オフさせることにより液晶の点灯又は消灯を制御する。
【０００３】
図１０は、４つのコモン信号ＣＯＭ１〜ＣＯＭ４を有する液晶パネル１２の構成を示す図である。この液晶パネル１２においては、４つのコモン電極が設けられ、各コモン電極に対向したｎ個（例えば、５０個）のセグメント電極が設けられている。各コモン電極とｎ個のセグメント電極の間には液晶ＬＣが配置されている。そして、４つのコモン電極にはそれぞれコモン信号ＣＯＭ１〜ＣＯＭ４が印加され、ｎ個のセグメント電極には、それぞれセグメント信号ＳＥＧ１〜ＳＥＧｎが印加される。
【０００４】
図１１は、１／４デューティ・１／３バイアス駆動方式におけるコモン信号ＣＯＭ１〜ＣＯＭ４と１つのセグメント信号ＳＥＧｊの例を示す信号波形図である。（jは１〜ｎの任意の値）コモン信号ＣＯＭ１〜ＣＯＭ４は、高電位ＶＬＣＤ（電源電位）、低電位ＶＳＳ（接地電位＝０Ｖ）、第１の中間電位（＝２／３・ＶＬＣＤ）と第２の中間電位（＝１／３・ＶＬＣＤ）、という４つの電位から構成される一定の波形パターンであり、各コモン信号ＣＯＭ１〜ＣＯＭ４は、前記波形パターンの周期の１／４の期間ずつシフトされている。セグメント信号ＳＥＧｊも前記４つの電位から構成されるが、その波形パターンは表示データによって任意に決定される。
【０００５】
図１１のセグメント信号ＳＥＧｊの例では、コモン信号ＣＯＭ３に対応するセグメントｊが図示の期間だけが点灯する。これはコモン信号ＣＯＭ３とセグメント信号ＳＥＧｊの電位差がＶＬＣＤという高い値になり、液晶ＬＣがオンするからである。それ以外の期間では、コモン信号ＣＯＭ１〜ＣＯＭ４とセグメント信号ＳＥＧｊの電位差はＶＬＣＤに達しないため、いずれのセグメントも消灯する。液晶ＬＣがオフするからである。
【０００６】
ここで、コモン信号ＣＯＭ１〜ＣＯＭ４とセグメント信号ＳＥＧｊが交流信号になっている。つまり、点灯期間はＶＬＣＤとＶＳＳが交互に出力され、消灯期間は２つの中間電位が交互に出力される。これは、長期間にわたって液晶ＬＣに直流バイアスを印加し続けると、液晶ＬＣの焼き付きが生じるからである。
【０００７】
図１２は、１／３バイアス駆動方式におけるコモン信号ＣＯＭｉ、セグメント信号ＳＥＧｊを発生する液晶駆動回路の構成を示す図である。コモン信号ＣＯＭｉは、１／４デューティ駆動方式であれば４つのコモン信号ＣＯＭ１〜ＣＯＭ４の中の任意の１つの信号、セグメント信号ＳＥＧｊは、ｎ個のセグメント信号ＳＥＧ１〜ＳＥＧｎの中の任意の１つの信号である。
【０００８】
先ず、第１の中間電位ＶＬＣＤ１（＝２／３・ＶＬＣＤ）と第２の中間電位ＶＬＣＤ２（＝１／３・ＶＬＣＤ）を発生させるために、高電位ＶＬＣＤと低電位ＶＳＳの間に第１、第２、３のバイアス抵抗ＶＲ１、ＶＲ２、ＶＲ３が直列に接続されている。高電位ＶＬＣＤ、低電位ＶＳＳ、第１の中間電位ＶＬＣＤ１、第２の中間電位ＶＬＣＤ２は、コモン信号出力回路１０及びセグメント信号出力回路１１に入力される。そして、コモン信号出力回路１０はコモン信号ＣＯＭｉを出力し、セグメント信号出力回路１１はセグメント信号ＳＥＧｊを出力する。コモン信号ＣＯＭｉとセグメント信号ＳＥＧｊは、図１０のように液晶パネル１２に印加される。この種の液晶駆動回路は特許文献１に記載されている。
【特許文献１】特開平９−１９７３６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、コモン信号ＣＯＭｉが印加されるコモン電極とセグメント信号ＳＥＧｊが印加されるセグメント電極は、液晶ＬＣを介して容量結合しているため、コモン信号ＣＯＭｉ又はセグメント信号ＳＥＧｊの切り換え時に、液晶パネル１２にヒゲ状のパルスノイズが現れ、表示不良が発生することがあった。
【００１０】
そこで、図１２の回路のように、第１、第２、３のバイアス抵抗ＶＲ１、ＶＲ２、ＶＲ３の２つの接続点に外付けコンデンサＣ１，Ｃ２を設けて、パルスノイズを吸収することが考えられる。しかし、外付けコンデンサＣ１，Ｃ２は、液晶駆動回路を内蔵したＩＣと共に、プリント基板上に取り付けられるものであり、実装面積が増大するという問題があった。
【課題を解決するための手段】
【００１１】
本発明の液晶駆動回路の主な特徴は以下の通りである。
【００１２】
本発明の液晶駆動回路は、  液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる１／ｎ（ｎは、２以上の正の整数）バイアス駆動の液晶駆動回路であって、高電位と低電位の間に直列に接続され、高電位と低電位の間の（ｎ―１）個の中間電位を発生させるｎ段のバイアス抵抗群と、高電位、低電位、（ｎ―１）個の中間電位の内、少なくとも１つの中間電位から構成されたコモン信号を出力するコモン信号出力回路と、高電位、低電位、（ｎ―１）個の中間電位の内、少なくとも１つの中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、を備え、前記コモン信号出力回路は、前記コモン信号が高電位と低電位との間で変化する時に、前記コモン信号を（ｎ―１）個の中間電位の内、少なくとも１つの中間電位の期間を経て階段状に変化させ、前記セグメント信号出力回路は、前記セグメント信号が高電位と低電位との間で変化する時に、前記セグメント信号を（ｎ―１）個の中間電位の内、少なくとも１つの中間電位の期間を経て階段状に変化させることを特徴とするものである。
【００１３】
また、本発明の液晶駆動回路は、液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる１／ｎ（ｎは、２以上の正の整数）バイアス駆動の液晶駆動回路であって、高電位と低電位の間に直列に接続され、高電位と低電位の間の（ｎ―１）個の中間電位を発生させるｎ段のバイアス抵抗群と、高電位と低電位の間に直列に接続され、高電位と低電位の間の（ｎ―１）個の中間電位を発生させるｎ段のブースト抵抗群と、高電位、低電位、（ｎ―１）個の中間電位の内、少なくとも１つの中間電位から構成されたコモン信号を出力するコモン信号出力回路と、高電位、低電位、（ｎ―１）個の中間電位の内、少なくとも１つの中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、前記コモン信号又は前記セグメント信号が変化する時に、前記ｎ段のブースト抵抗群から発生される前記（ｎ―１）個の中間電位の内、少なくとも１つの中間電位を前記コモン信号出力回路及び前記セグメント信号出力回路に出力するスイッチング回路と、を備えることを特徴とするものである。
【発明の効果】
【００１４】
本発明の液晶駆動回路によれば、実装面積の増加を伴うことなく、液晶パネルのパルスノイズを抑制して表示不良を防止することができる。
【発明を実施するための最良の形態】
【００１５】
先ず、本発明の実施形態を説明する前に、液晶パネル１２のパルスノイズが発生しやすいケースを１／３バイアス駆動方式を例にして検討する。例えば、図１３に示すようなコモン信号ＣＯＭ１、ＣＯＭ２、セグメント信号ＳＥＧ１が液晶パネル１２に出力される場合を考える。この場合、期間ＴＡにおいて、コモン信号ＣＯＭ１は高電位ＶＬＣＤから低電位ＶＳＳ（＝接地電位０Ｖ）に変化し、セグメント信号ＳＥＧ１は逆に低電位ＶＳＳから高電位ＶＬＣＤに変化する。このため、対応する電極間の電位差はＶＬＣＤとなり、コモンＣＯＭ１に対応したセグメントＳＥＧ１が点灯する。
【００１６】
この期間ＴＡにおいて、コモン信号ＣＯＭ２は、第２の中間電位ＶＬＣＤ２から第１の中間電位ＶＬＣＤ１に変化するが、この時、セグメント信号ＳＥＧ１が低電位ＶＳＳから高電位ＶＬＣＤに立ち上がるため、コモン信号ＣＯＭ２にパルスノイズが発生する。これは、コモン信号ＣＯＭ２が印加されるコモン電極とセグメント信号ＳＥＧ１が印加されるセグメント電極が前述のように容量結合しているからである。同様にして、コモン信号ＣＯＭ２が高電位ＶＬＣＤから低電位ＶＳＳに立ち下がる時には、セグメント信号ＳＥＧ１にパルスノイズが発生する。
【００１７】
図１４は、パルスノイズが発生する他の波形例を示した図である。この場合、セグメント信号ＳＥＧ１が低電位ＶＳＳから高電位ＶＬＣＤに変化し、コモン信号ＣＯＭ１が第２の中間電位ＶＬＣＤ２から第１の中間電位ＶＬＣＤ１に変化する時に、コモン信号ＣＯＭ１にパルスノイズが発生する。
【００１８】
以上のケースをまとめると、表示不良につながるパルスノイズが出やすいのは、コモン信号ＣＯＭｉとセグメント信号ＳＥＧｊの一方が、第１の中間電位ＶＬＣＤ１又は第２の中間電位ＶＬＣＤ２であり、もう一方が高電位ＶＬＣＤと低電位ＶＳＳの間で、最大振幅で変化する場合である。これは、第１及び第２の中間電位ＶＬＣＤ１、ＶＬＣＤ２が第１、第２、第３のバイアス抵抗ＶＲ１、ＶＲ２、ＶＲ３による抵抗分圧により生成されていることから、その電位が高電位ＶＬＣＤや低電位ＶＳＳに比べて不安定であるからである。
【００１９】
以上の検討に基づき、本発明の実施形態について説明する。図１は、１／３バイアス駆動方式におけるコモン信号ＣＯＭｉ、セグメント信号ＳＥＧｊを発生する液晶駆動回路のブロック構成を示す図である。図１２と同じ構成部分には同じ符号を付与してある。図示のように、第１の中間電位ＶＬＣＤ１（＝２／３・ＶＬＣＤ）と第２の中間電位ＶＬＣＤ２（＝１／３・ＶＬＣＤ）を生成するために、高電位ＶＬＣＤ（例えば、５Ｖ）を供給する配線と低電位ＶＳＳ（例えば、０Ｖ）を供給する配線の間に第１、第２、第３のバイアス抵抗ＶＲ１、ＶＲ２、ＶＲ３が直列に接続されている。第１、第２、第３のバイアス抵抗ＶＲ１、ＶＲ２、ＶＲ３の抵抗値は互いに等しいとする。
【００２０】
すると、第１のバイアス抵抗ＶＲ１と第２のバイアス抵抗ＶＲ２の接続点から、第１の中間電位ＶＬＣＤ１が発生され、第２のバイアス抵抗ＶＲ２と第３のバイアス抵抗ＶＲ３の接続点から第２の中間電位ＶＬＣＤ２が発生される。
【００２１】
また、高電位ＶＬＣＤを供給する配線と低電位ＶＳＳを供給する配線の間に第１、第２、第３のブースト抵抗ＢＲ１、ＢＲ２、ＢＲ３が直列に接続されている。第１、第２、第３のブースト抵抗ＢＲ１、ＢＲ２、ＢＲ３の抵抗値は互いに等しいとする。そして、第１のバイアス抵抗ＶＲ１と第２のバイアス抵抗ＶＲ２の接続点と、第１のブースト抵抗ＢＲ１と第２のブースト抵抗ＢＲ２の接続点の間に第１のスイッチＳＷ１が接続されている。
【００２２】
また、第２のバイアス抵抗ＶＲ２と第３のバイアス抵抗ＶＲ３の接続点と、第２のブースト抵抗ＢＲ２と第３のブースト抵抗ＢＲ３の接続点の間に第２のスイッチＳＷ２が接続されている。第１のスイッチＳＷ１がオンすると対応する２つの接続点が短絡され、第２のスイッチＳＷ２がオンすると対応する２つの接続点が短絡される。これにより、第１の中間電位ＶＬＣＤ１と第２の中間電位ＶＬＣＤ２が低インピーダンスで生成される。
【００２３】
上述のように、第１、第２、第３のブースト抵抗ＢＲ１、ＢＲ２、ＢＲ３は、第１及び第２の中間電位ＶＬＣＤ１，ＶＬＣＤ２を低インピーダンスで出力するために設けられているので、第１、第２、第３のバイアス抵抗ＶＲ１、ＶＲ２、ＶＲ３より低い抵抗値を有していることが好ましい。例えば、第１、第２、第３のバイアス抵抗ＶＲ１、ＶＲ２、ＶＲ３の抵抗値は３０ＫΩ、第１、第２、第３のブースト抵抗ＢＲ１、ＢＲ２、ＢＲ３の抵抗値は３ＫΩである。
【００２４】
そして、高電位ＶＬＣＤ、低電位ＶＳＳ、第１の中間電位ＶＬＣＤ１、第２の中間電位ＶＬＣＤ２は、コモン信号出力回路３０及びセグメント信号出力回路４０に入力される。そして、コモン信号出力回路３０はこれらの４電位から構成されたコモン信号ＣＯＭｉを出力し、セグメント信号出力回路４０はこれらの４電位から構成されたセグメント信号ＳＥＧｊを出力する。コモン信号ＣＯＭｉとセグメント信号ＳＥＧｊは、図１、図１０のように液晶パネル１２に印加される。
【００２５】
前記液晶表示回路は図３、図４に示すように、２つの主な特徴を持っている。１／３バイアス駆動方式を例に図３を参照して説明すると第１の特徴は、コモン信号ＣＯＭｉが最大振幅で変化する時、つまり、高電位ＶＬＣＤから低電位ＶＳＳに変化する時に、コモン信号ＣＯＭｉを、高電位ＶＬＣＤ→第１の中間電位ＶＬＣＤ１→第２の中間電位ＶＬＣＤ２→低電位ＶＳＳ、というように、１／３ＶＬＣＤのステップで階段状に変化させることである。
【００２６】
一般に、コモン信号ＣＯＭｉは、高電位ＶＬＣＤから低電位ＶＳＳへ変化する期間（ＶＬＣＤ→ＶＳＳの期間）と、その後第１の中間電位ＶＬＣＤ１と第２の中間電位ＶＬＣＤ２が交互に現れる期間（ＶＬＣＤ２→ＶＬＣＤ１→ＶＬＣＤ２→・・・）という２つの期間を持っている。前者の期間は、セグメント信号ＳＥＧｊが低電位ＶＳＳから高電位ＶＬＣＤへ変化することにより、液晶ＬＣがオンする期間である。後者の期間は、液晶ＬＣがオフしている期間である。そして、第１の特徴は、前者の期間において、コモン信号ＣＯＭｉを１／３ＶＬＣＤのステップで階段状に変化させることである。
【００２７】
セグメント信号ＳＥＧｊについても同様である。すなわち、セグメント信号ＳＥＧｊが最大振幅で変化する時、つまり、高電位ＶＬＣＤから低電位ＶＳＳに変化する時に、セグメント信号ＳＥＧｊを、高電位ＶＬＣＤ→第１の中間電位ＶＬＣＤ１→第２の中間電位ＶＬＣＤ２→低電位ＶＳＳ、というように、１／３ＶＬＣＤのステップで階段状に変化させることである。セグメント信号ＳＥＧｊは、逆に、低電位ＶＳＳから高電位ＶＬＣＤに変化する時があり、この時は、セグメント信号ＳＥＧｊを、低電位ＶＳＳ→第２の中間電位ＶＬＣＤ２→第１の中間電位ＶＬＣＤ１→高電位ＶＬＣＤ、というように変化させる。
【００２８】
このように、コモン信号ＣＯＭｉ及びセグメント信号ＳＥＧｊを最大振幅の１／３の振幅で変化させることにより、上述の容量結合によるパルスノイズのピークを１／３に抑制することができる。
【００２９】
１／４バイアス駆動方式の回路は、図２のように構成される。図１の回路と異なる点は、バイアス抵抗ＶＲ２１〜ＶＲ２４の数が４個であり、ブースト抵抗ＢＲ２１〜ＢＲ２４の数が４個である点である。また、スイッチＳＷＡ〜ＳＷＣの数が３個である点である。これにより、中間電位は３個生成される。（ＶＬＣＤ１＝３／４・ＶＬＣＤ、ＶＬＣＤ２＝２／４・ＶＬＣＤ、ＶＬＣＤ３＝１／４・ＶＬＣＤ）
そして、この回路においても、、図４に示すようなコモン信ＣＯＭｉとセグメント信号ＳＥＧｊを変化させることにより、図１の回路と同様の効果が期待できる。
【００３０】
すなわち、コモン信号ＣＯＭｉがＶＳＳからＶＬＣＤに変化する時に、コモン信号ＣＯＭｉをＶＳＳ→ＶＬＣＤ３→ＶＬＣＤ１→ＶＬＣＤというように階段状に変化させる。また、この時セグメント信号ＳＥＧｉは、ＶＬＣＤからＶＳＳに変化するが、ＶＬＣＤ→ＶＬＣＤ２→ＶＳＳというように、ＶＬＣＤ２の中間電位を経由して変化させる。その後、液晶ＬＣがオフの期間が来るが、この期間では、コモン信号ＣＯＭｉは、ＶＬＣＤ１とＶＬＣＤ３を交互に繰り返し、セグメント信号ＳＥＧｊはＶＬＣＤ２に固定される。つまり、ＣＯＭｉはＳＥＧｊの電位を中心として反転を繰り返すことになる。
【００３１】
尚、図４においては、コモン信号ＣＯＭｉおよびセグメント信号ＳＥＧｊが１／４ＶＬＣＤステップで変化する場合と２／４ＶＬＣＤステップで変化する場合が混在しているが、電圧変化が起こる全てのタイミングにおいて電圧変化のステップを１／４ＶＬＣＤに統一しても良い。その場合は、回路規模が若干増大する。
【００３２】
本発明者の実験によると、図３に示すように、コモン信号ＣＯＭｉとセグメント信号ＳＥＧｊの一方が高電位ＶＬＣＤ、他方が低電位ＶＳＳとなる信号期間（液晶ＬＣがＯＮする表示期間）をＴ１とし、コモン信号ＣＯＭｉ及びセグメント信号ＳＥＧｊが階段状に変化する際の第１の中間電位ＶＬＣＤ１、第２の中間電位ＶＬＣＤ２の信号期間をＴ２とすると、Ｔ２＝Ｔ１／（２０〜２００）であること、つまり、Ｔ２はＴ１の２０分の１〜２００分の１（２０分の１以上であって、２００分の１以下）であることが好ましい。
【００３３】
Ｔ２は、一例として約３０μ秒である。これは、Ｔ２があまり短いとパルスノイズのピークの抑制効果が小さくなり、Ｔ２があまり長いと消費電流が増加し、さらに、液晶の点灯期間が短くなって表示不良を招くおそれがあるからである。Ｔ１とＴ２の関係は、図４についても同様である。ただし、Ｔ２は、コモン信号ＣＯＭｉのＶＬＣＤ１、ＶＬＣＤ３の信号期間としている。
【００３４】
第２の特徴は、コモン信号ＣＯＭｉ、セグメント信号ＳＥＧｊの電位が変化する時に、これらの信号を一時的に低インピーダンスで出力させることである。すなわち、図３、図４において、低インピーダンス期間が設定される。そのためには、図１の１／３バイアス駆動方式液晶駆動回路において、スイッチＳＷ１及びスイッチＳＷ２をオンさせればよい。
【００３５】
また、図２の１／４バイアス駆動方式液晶駆動回路においては、スイッチＳＷＡ、ＳＷＢおよびＳＷＣをオンさせればよい。
【００３６】
これにより、コモン信号ＣＯＭｉ、セグメント信号ＳＥＧｊを発生源の抵抗回路から低インピーダンスで発生させることができ、これらの信号を実際に出力する、コモン信号出力回路３０、セグメント信号出力回路４０の出力インピーダンスも低くなる。
【００３７】
上記第１、第２の特徴のパルスノイズ抑制効果について、１／３バイアス駆動方式を例に図５を参照して説明する。先ず、第１の特徴：コモン信号ＣＯＭｉ、セグメント信号ＳＥＧｊを階段状に変化させる場合は、図５（ｂ）に示すように、パルスノイズのピークは図５（ａ）の元のパルスノイズのピークの１／３になる。
【００３８】
また、第２の特徴：コモン信号ＣＯＭｉ、セグメント信号ＳＥＧｊを低インピーダンスで出力する場合は、図５（ｃ）に示すように、パルスノイズのピークは変わらないが、パルス幅が小さくなる。そして、第１及び第２の特徴を両方持たせた場合、図５（ｄ）のように、パルスノイズのピークとパルス幅の両方が抑制される。
【００３９】
したがって、本発明の液晶駆動回路は、第１、第２の特徴のいずれか一方を持っていれば、それに対応したパルスノイズの抑制効果が得られる。また、第１、第２の特徴の両方を持っていれば、パルスノイズのピークの抑制とパルス幅の抑制という２つの抑制効果が得られる。
【００４０】
［液晶駆動回路の具体的な回路構成］
次に、液晶駆動回路の具体的な回路構成と動作について説明する。図６は、１／３バイアス駆動方式の回路構成であり、図７は１／３バイアス駆動方式における駆動信号である。
また、図８は１／４バイアス駆動方式の回路構成であり、図９は１／４バイアス駆動方式における駆動信号である。ここでは、１／３バイアス駆動方式を例に挙げて説明する。
【００４１】
図６に示すように、第１の中間電位ＶＬＣＤ１と第２の中間電位ＶＬＣＤ２を発生させるための抵抗回路において、第１のスイッチＳＷ１、第２のスイッチＳＷ２はＣＭＯＳのアナログスイッチで形成されている。第１のスイッチＳＷ１、第２のスイッチＳＷ２は、クロックＣＫ１３がＨレベル（高電位ＶＬＣＤ）の時、オンするように構成されている。
【００４２】
また、第１乃至第３のブースト抵抗ＢＲ１〜ＢＲ３と直列にＮＭＯＳトランジスタ（Ｎチャネル型ＭＯＳトランジスタ）ＭＮ３が接続されている。ＮＭＯＳトランジスタＭＮ３はそのゲートにクロックＣＫ１２が印加され、クロックＣＫ１２がＨレベルの時、オンする。これは、第１乃至第３のブースト抵抗ＢＲ１〜ＢＲ３を用いない時に、無駄な電流が流れることを防止し、低消費電力化を図るためである。
【００４３】
次に、コモン信号出力回路３０の構成について説明する。この回路は３つのブロックから構成されている。第１のブロックは、高電位ＶＬＣＤ、第１の中間電位ＶＬＣＤ１、第２の中間電位ＶＬＣＤ２、低電位ＶＳＳという４つの電位のいずれかを選択的に出力する。特に、このブロックは、コモン信号ＣＯＭｉがＶＬＣＤという最大振幅で変化する際に、コモン信号ＣＯＭｉを階段状に変化させるために用いられる。
【００４４】
第１のブロックは、ＰＭＯＳトランジスタ（Ｐチャネル型ＭＯＳトランジスタ）ＭＰ１と、これと直列に接続されたＮＭＯＳトランジスタＭＮ１を持っている。ＰＭＯＳトランジスタＭＰ１は、ソースに高電位ＶＬＣＤが印加され、ゲートにクロックＣＫ４が印加されている。ＮＭＯＳトランジスタＭＮ１は、ソースに低電位ＶＳＳが印加され、ゲートにクロックＣＫ７が印加されている。
【００４５】
そして、クロックＣＫ４がＬレベル（低電位ＶＳＳ）の時、ＰＭＯＳトランジスタＭＰ１がオンして、高電位ＶＬＣＤが出力される。また、クロックＣＫ７がＨレベル（高電位ＶＬＣＤ）の時、ＮＭＯＳトランジスタＭＮ１がオンして、低電位ＶＳＳが出力される。
【００４６】
ＰＭＯＳトランジスタＭＰ１とＮＭＯＳトランジスタＭＮ１との接続点には、２つのアナログスイッチＡＳ１、ＡＳ２が接続されている。アナログスイッチＡＳ１は、クロックＣＫ５でオン・オフが制御され、クロックＣＫ５がＨレベルの時、前記接続点に第１の中間電位ＶＬＣＤ１を出力する。アナログスイッチＡＳ２は、クロックＣＫ６でオン・オフが制御され、クロックＣＫ６がＨレベルの時、前記接続点に第２の中間電位ＶＬＣＤ２を出力する。
【００４７】
第２のブロックは、クロックＣＫ１に応じて相補的にオンするように制御された、２つのアナログスイッチＡＳ３、ＡＳ４から構成されている。このブロックは、第１の中間電位ＶＬＣＤ１、ＶＬＣＤ２が交互に繰り返して出力される非表示期間に動作する。アナログスイッチＡＳ３は、第１の中間電位ＶＬＣＤ１の出力を制御し、アナログスイッチＡＳ４は、第２の中間電位ＶＬＣＤ２の出力を制御している。
【００４８】
第３のブロックは、クロックＣＫ２に応じて相補的にオンするように制御された、２つのアナログスイッチＡＳ５、ＡＳ６から構成されている。第１のブロックの出力信号ＶＬＣＤ０３ＣＭは、アナログスイッチＡＳ５に入力され、第２のブロックの出力信号ＶＬＣＤ１２ＣＭは、アナログスイッチＡＳ６に入力される。
【００４９】
つまり、クロックＣＫ２がＨレベル（高電位ＶＬＣＤ）の時は、アナログスイッチＡＳ５がオンして、第１のブロックの出力信号ＶＬＣＤ０３ＣＭがコモン信号ＣＯＭｉとして出力され、クロックＣＫ２がＬレベル（低電位ＶＳＳ）の時は、アナログスイッチＡＳ６がオンして、第２のブロックの出力信号ＶＬＣＤ１２ＣＭがコモン信号ＣＯＭｉとして出力されるようになっている。
【００５０】
また、セグメント信号出力回路４０も同様の回路構成を持っている。すなわち、この回路は３つのブロックから構成されている。第１のブロックは、高電位ＶＬＣＤ、第１の中間電位ＶＬＣＤ１、第２の中間電位ＶＬＣＤ２、低電位ＶＳＳという４つの電位のいずれかを選択的に出力する。特に、このブロックは、セグメント信号ＳＥＧｊがＶＬＣＤという最大振幅で変化する際に、セグメント信号ＳＥＧｊを階段状に変化させるために用いられる。
【００５１】
第１のブロックは、ＰＭＯＳトランジスタＭＰ２と、これと直列に接続されたＮＭＯＳトランジスタＭＮ２を持っている。ＰＭＯＳトランジスタＭＰ２は、ソースに高電位ＶＬＣＤが印加され、ゲートにクロックＣＫ８が印加されている。ＮＭＯＳトランジスタＭＮ２は、ソースに低電位ＶＳＳが印加され、ゲートにクロックＣＫ１１が印加されている。
そして、クロックＣＫ８がＬレベル（低電位ＶＳＳ）の時、ＰＭＯＳトランジスタＭＰ２がオンして、高電位ＶＬＣＤが出力される。また、クロックＣＫ１１がＨレベル（高電位ＶＬＣＤ）の時、ＮＭＯＳトランジスタＭＮ２がオンして、低電位ＶＳＳが出力される。
【００５２】
ＰＭＯＳトランジスタＭＰ２とＮＭＯＳトランジスタＭＮ２との接続点には、２つのアナログスイッチＡＳ７、ＡＳ８が接続されている。アナログスイッチＡＳ７は、クロックＣＫ９でオン・オフが制御され、クロックＣＫ９がＨレベルの時、前記接続点に第１の中間電位ＶＬＣＤ１を出力する。アナログスイッチＡＳ８は、クロックＣＫ１０でオン・オフが制御され、クロックＣＫ１０がＨレベルの時、前記接続点に第２の中間電位ＶＬＣＤ２を出力する。
【００５３】
第２のブロックは、クロックＣＫ１に応じて相補的にオンするように制御された、２つのアナログスイッチＡＳ９、ＡＳ１０から構成されている。アナログスイッチＡＳ９は、第１の中間電位ＶＬＣＤ１の出力を制御し、アナログスイッチＡＳ１０は、第２の中間電位ＶＬＣＤ２の出力を制御している。
【００５４】
第３のブロックは、クロックＣＫ３に応じて相補的にオンするように制御された、２つのアナログスイッチＡＳ１１、ＡＳ１２から構成されている。第１のブロックの出力信号ＶＬＣＤ０３ＳＧは、アナログスイッチＡＳ１１に入力され、第２のブロックの出力信号ＶＬＣＤ１２ＳＧは、アナログスイッチＡＳ１２に入力される。
【００５５】
つまり、クロックＣＫ３がＨレベルの時は、アナログスイッチＡＳ１１がオンして、第１のブロックの出力信号ＶＬＣＤ０３ＳＧがセグメント信号ＳＥＧｊとして出力され、クロックＣＫ３がＬレベルの時は、アナログスイッチＡＳ１２がオンして、第２のブロックの出力信号ＶＬＣＤ１２ＳＧがセグメント信号ＳＥＧｊとして出力されるようになっている。
【００５６】
図７は、１／３バイアス駆動方式液晶駆動回路の動作例を示した信号波形図である。同図において、クロックＣＫ１〜ＣＫ１３の波形、コモン信号ＣＯＭｉ及びセグメント信号ＳＥＧｊの波形が示してある。
【００５７】
図示のように、コモン信号ＣＯＭｉが高電位ＶＬＣＤの時、セグメント信号ＳＥＧｊが低電位ＶＳＳの期間は、液晶ＬＣがオンする期間（つまり、表示が行われる期間）であり、その後、コモン信号ＣＯＭｉは高電位ＶＬＣＤから低電位ＶＳＳに変化し、セグメント信号ＳＥＧｊは高電位ＶＬＣＤに変化する。この変化後も液晶がオンする期間である。そして、このようにコモン信号ＣＯＭｉ及びセグメント信号ＳＥＧｊが液晶ＬＣを点灯させるために最大振幅で変化する時に、コモン信号ＣＯＭｉ及びセグメント信号ＳＥＧｊが階段状に変化する。また、コモン信号ＣＯＭｉ及びセグメント信号ＳＥＧｊが変化する時に、低インピーダンス期間を設けている。
【００５８】
尚、図７において、クロックＣＫ１３をＨレベルに立ち上げて、スイッチＳＷ１、ＳＷ２をオンさせる前に、クロックＣＫ１２をＨレベルに立ち上げている理由は、ＮＭＯＳトランジスタＭＮ３を事前にオンさせることで、第１乃至第３のブースト抵抗ＢＲ１〜ＢＲ３に起動電流を流し、第１及び第２の中間電位ＶＬＣＤ１、ＶＬＣＤ２を安定化させるためである。
【００５９】
図８の１／４バイアス駆動方式の回路においても基本的には同様の考え方で回路を構成している。つまり、この回路においては、アナログスイッチＡＳＡ〜ＡＳＩ、クロックＣＫＡ〜ＣＫＬ、ＰＭＯＳトランジスタＭＰＡ、ＭＰＢ、ＮＭＯＳトランジスタＭＮＡ、ＭＮＢが用いられている。図９においては、クロックＣＫＡ〜ＣＫＬの波形、コモン信号ＣＯＭｉ及びセグメント信号ＳＥＧｊの波形が示してある。
【００６０】
尚、本発明は上記実施形態に限定されることなくその要旨を逸脱しない範囲で変更が可能であることは言うまでもない。例えば、第１の中間電位ＶＬＣＤ１は２／３・ＶＬＣＤに設定され、第２に中間電位ＶＬＣＤ２は１／３・ＶＬＣＤに設定されているが、液晶ＬＣをオフ状態にするものであれば、これ以外の比率に設定されてもよい。
この場合、第１乃至第３のバイアス抵抗ＶＲ１〜ＶＲ３、第１乃至第３のブースト抵抗ＢＲ１〜ＢＲ３の各抵抗比もそれに応じて設定される。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施形態による１／３バイアス駆動方式液晶駆動回路の回路構成を示す図である。
【図２】本発明の実施形態による１／４バイアス駆動方式液晶駆動回路の回路構成を示す図である。
【図３】本発明の実施形態による１／３バイアス駆動方式液晶駆動回路出力電圧波形を示す図である。
【図４】本発明の実施形態による１／４バイアス駆動方式液晶駆動回路の出力電圧波形を示す図である。
【図５】本発明の実施形態による液晶駆動回路のノイズパルス抑制効果を説明する図である。
【図６】本発明の実施形態による１／３バイアス駆動方式液晶駆動回路の具体的な回路構成を示す図である。
【図７】本発明の実施形態による１／３バイアス駆動方式液晶駆動回路の動作例を示す信号波形図である。
【図８】本発明の実施形態による１／４バイアス駆動方式液晶駆動回路の具体的な回路構成を示す図である。
【図９】本発明の実施形態による１／４バイアス駆動方式液晶駆動回路の動作例を示す信号波形図である。
【図１０】液晶パネルの構成を示す図である。
【図１１】１／３バイアス駆動方式におけるコモン信号とセグメント信号の例を示す信号波形図である。
【図１２】従来例の１／３バイアス駆動方式液晶駆動回路の回路構成を示す図である。
【図１３】１／３バイアス駆動方式における液晶パネルのパルスノイズを説明する図である。
【図１４】１／３バイアス駆動方式における液晶パネルのパルスノイズを説明する図である。
【符号の説明】
【００６２】
１２・・・液晶パネル      ３０・・・コモン信号出力回路
４０・・・セグメント信号出力回路
ＶＲ１，ＶＲ２，ＶＲ３・・・第１、第２、第３のバイアス抵抗
ＢＲ１，ＢＲ２，ＢＲ３・・・第１、第２、第３のブースト抵抗
ＶＲ２１,ＶＲ２２,ＶＲ２３,ＶＲ２４・・・第１、第２、第３、第４のバイアス抵抗
ＢＲ２１,ＢＲ２２,ＢＲ２３,ＢＲ２４・・・第１、第２、第３、第４のブースト抵抗
ＳＷ１・・・第１のスイッチ      ＳＷ２・・・第２のスイッチ
ＳＷＡ・・・第１のスイッチ      ＳＷＢ・・・第２のスイッチ  
ＳＷＣ・・・第３のスイッチ
ＡＳ１〜ＡＳ１２・・・アナログスイッチ      ＡＳＡ〜ＡＳＩ・・・アナログスイッチ
ＣＫ１〜ＣＫ１２・・・クロック              ＣＫＡ〜ＣＫＬ・・・クロック
【図１】
2010102191.tif 000003
【図２】
2010102191.tif 000004
【図３】
2010102191.tif 000005
【図４】
2010102191.tif 000006
【図５】
2010102191.tif 000007
【図６】
2010102191.tif 000008
【図７】
2010102191.tif 000009
【図８】
2010102191.tif 000010
【図９】
2010102191.tif 000011
【図１０】
2010102191.tif 000012
【図１１】
2010102191.tif 000013
【図１２】
2010102191.tif 000014
【図１３】
2010102191.tif 000015
【図１４】
2010102191.tif 000016