(57)【要約】【課題】工程数の低減が可能な電気光学装置の製造方法を提供する。【解決手段】本発明に係る電気光学装置の製造方法は、基板の上方に、第１導電性膜(23b)を形成する工程と、第１導電性膜上に、第１導電性膜を露出する第１凹部（C1b)と、平面視において第１凹部を取り囲むよう配置された第２凹部（G2a,G1b)と、を有する層間絶縁膜を形成する工程と、第２凹部の底面をエッチングし、第２凹部より大きい開口部を有する第３凹部（G3a,G3b)を形成することにより、第２凹部の下方にオーバーハング部(OH)を形成する工程と、第１、第２および第３凹部内を含む層間絶縁膜上に第２導電性膜を堆積することにより、第１導電性膜と電気的に接続され、第２導電性膜よりなる画素電極(33a)を形成するとともに、第３凹部によって画素電極とその外周の第２導電性膜とを電気的に分離し、第３凹部の底部に堆積した第２導電性膜よりなる配線(33c)を形成する工程と、を有する。【選択図】図９
2010271531.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方に、第１導電性膜を形成する工程と、
前記第１導電性膜上に、前記第１導電性膜を露出する第１凹部と、平面視において前記第１凹部を取り囲むよう配置された第２凹部と、を有する層間絶縁膜を形成する工程と、
前記第２凹部の底面をエッチングし、前記第２凹部より大きい開口部を有する第３凹部を形成することにより、前記第２凹部の下方にオーバーハング部を形成する工程と、
前記第１、第２および第３凹部内を含む前記層間絶縁膜上に第２導電性膜を堆積することにより、
前記第１導電性膜と電気的に接続され、前記第２導電性膜よりなる画素電極を形成するとともに、前記第３凹部によって前記画素電極とその外周の第２導電性膜とを電気的に分離し、
前記第３凹部の底部に堆積した第２導電性膜よりなる配線を形成する工程と、
を有する電気光学装置の製造方法。
【請求項２】
前記第２凹部は、第１方向に延在する第１部と、前記第１方向と交差する第２方向に延在し、前記第１部より深い第２部とを有し、
前記配線は、前記第２部の下方に位置する前記第３凹部内に形成される請求項１記載の電気光学装置の製造方法。
【請求項３】
前記第１導電性膜は、前記画素電極を含む画素の駆動用トランジスタのソース電極およびドレイン電極のうちの一方の電極である請求項１又は２記載の電気光学装置の製造方法。
【請求項４】
前記配線は、前記画素電極を含む画素の駆動用トランジスタのゲート電極である請求項１乃至３のいずれか一項記載の電気光学装置の製造方法。
【請求項５】
前記画素電極は、平面視において略矩形状に形成され、
前記第１部は、平面視において前記略矩形状の外周のうち、前記第１方向に延在するよう形成され、
前記第２部は、平面視において前記略矩形状の外周のうち、前記第２方向に延在するよう形成される請求項１乃至４のいずれか一項記載の電気光学装置の製造方法。
【請求項６】
前記層間絶縁膜は、２種以上の異なる感光性絶縁膜を有する請求項１乃至５のいずれか一項記載の電気光学装置の製造方法。
【請求項７】
前記第１凹部の空間容量は、前記第２および第３凹部の空間容量の和より小さく、
前記第２導電性膜の堆積は、前記第１、第２および第３凹部内を含む前記層間絶縁膜上に、液状の導電性材料を塗布した後、固化することにより行なわれる請求項１乃至６のいずれか一項記載の電気光学装置の製造方法。
【請求項８】
電気光学装置を有する電子機器の製造方法であって、請求項１乃至７のいずれか一項記載の電気光学装置の製造方法を有する電子機器の製造方法。
【請求項９】
基板上に形成された絶縁膜と、
前記絶縁膜中に形成された第１の凹部と、
前記絶縁膜中に形成されるとともに、平面視において前記第１凹部を取り囲むよう配置され、下方にオーバーハング部を有する第２の凹部であって、第１方向に延在する第１部と、前記第１方向と交差する第２方向に延在し、前記第１部より深い第２部とを有する第２の凹部と、
前記第１の凹部の底面から露出するソース・ドレイン電極と、前記第２の凹部の前記第２部の底部に形成されたゲート電極と、を有するトランジスタと、
前記第２の凹部の前記第１部の底部に位置する導電性膜と、
前記第１の凹部の底面から露出するソース・ドレイン電極と前記第１の凹部内のビアを介して電気的に接続され、前記第２の凹部の前記オーバーハング部により、前記ゲート電極および前記導電性膜と電気的に分離された画素電極と、
を有する電気光学装置。
【請求項１０】
電気光学装置を有する電子機器であって、請求項９記載の電気光学装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の製造方法、電子機器の製造方法、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
近年、ＴＦＴ（thin film transistor、薄膜トランジスタ）用の半導体材料として、有機半導体材料が注目を集めている（例えば、下記特許文献１参照）。例えば、有機トランジスタを用いたアクティブマトリックス基板は、シリコンのような無機半導体を用いるアクティブマトリックス基板と比較して、低コスト・高スループットのプロセスで製造可能であるというメリットを有する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２１８８６９
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者らは、有機薄膜トランジスタ等、有機半導体材料を用いた半導体素子に関する研究開発を行っている。
【０００５】
前述したとおり、有機トランジスタにおいては、抵コスト化、高スループットのメリットを有するが、更なる、改良が望まれる。特に、ディスプレイ（表示装置、電気光学装置）のアクティブマトリックス基板の駆動素子として薄膜トランジスタを用いた場合、高コントラスト化のため、上部に画素電極を配置する構造が採用される。この画素電極間隔を狭くすることで、高精細化を図ることができ、装置の品質向上に繋がる。
【０００６】
このような構成の薄膜トランジスタを形成するプロセスにおいて、工程数の削減など、更なる低コスト化、高スループット化プロセスの構築が望ましい。
【０００７】
そこで、本発明に係る具体的態様は、工程数の低減が可能な電気光学装置の製造方法および電気光学装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る電気光学装置の製造方法は、基板の上方に、第１導電性膜を形成する工程と、前記第１導電性膜上に、前記第１導電性膜を露出する第１凹部と、平面視において前記第１凹部を取り囲むよう配置された第２凹部と、を有する層間絶縁膜を形成する工程と、前記第２凹部の底面をエッチングし、前記第２凹部より大きい開口部を有する第３凹部を形成することにより、前記第２凹部の下方にオーバーハング部を形成する工程と、前記第１、第２および第３凹部内を含む前記層間絶縁膜上に第２導電性膜を堆積することにより、前記第１導電性膜と電気的に接続され、前記第２導電性膜よりなる画素電極を形成するとともに、前記第３凹部によって前記画素電極とその外周の第２導電性膜とを電気的に分離し、前記第３凹部の底部に堆積した第２導電性膜よりなる配線を形成する工程と、を有する。
【０００９】
かかる方法によれば、オーバーハング部において、上記導電性膜が電気的に分離され、画素電極の材料（第２導電性膜）の堆積と、パターニングを同時に行うことができる。また、第３凹部内のコンタクトも同時に形成することができる。加えて、第３凹部の底部に堆積した第２導電性膜を配線として利用することができる。
【００１０】
好ましくは、前記第２凹部は、第１方向に延在する第１部と、前記第１方向と交差する第２方向に延在し、前記第１部より深い第２部とを有し、前記配線は、前記第２部の下方に位置する前記第３凹部内に形成される。このように、より深い第２部に堆積した第２導電性膜を配線として利用することができる。
【００１１】
好ましくは、前記第１導電性膜は、前記画素電極を含む画素の駆動用トランジスタのソースおよびドレイン電極のうちの一方の電極である。これにより、画素電極の形成と、駆動用トランジスタと画素電極の接続を同時に行うことができる。
【００１２】
好ましくは、前記配線は、前記画素電極を含む画素の駆動用トランジスタのゲート電極である。これにより、画素電極の形成と、駆動用トランジスタのゲート電極（配線）の形成とを同時に行うことができる。
【００１３】
例えば、前記画素電極は、平面視において略矩形状に形成され、前記第１部は、平面視において前記略矩形状の外周のうち、前記第１方向に延在するよう形成され、前記第２部は、平面視において前記略矩形状の外周のうち、前記第２方向に延在するよう形成される。これにより、略矩形状の画素電極の形成と、一方向に延在する配線の形成とを同時に行うことができる。
【００１４】
例えば、前記層間絶縁膜は、２種以上の異なる感光性絶縁膜を有する。このように異なる感光性絶縁物を用いることで、短工程で、異なる深さの凹部を形成することができる。
【００１５】
例えば、前記第１凹部の空間容量は、前記第２および第３凹部の空間容量の和より小さく、前記第２導電性膜の堆積は、前記第１、第２および第３凹部内を含む前記層間絶縁膜上に、液状の導電性材料を塗布した後、固化することにより行なわれる。かかる方法によれば、塗布法を用いても第１凹部内を充填しつつ、導電性材料の分離を行うことができる。
【００１６】
本発明に係る電子機器の製造方法は、上記電気光学装置の製造方法を有する。かかる方法によれば、電子機器の製造工程の簡易化および低コスト化を図ることができる。
【００１７】
本発明に係る電気光学装置は、基板上に形成された絶縁膜と、前記絶縁膜中に形成された第１の凹部と、前記絶縁膜中に形成されるとともに、平面視において前記第１凹部を取り囲むよう配置され、下方にオーバーハング部を有する第２の凹部であって、第１方向に延在する第１部と、前記第１方向と交差する第２方向に延在し、前記第１部より深い第２部とを有する第２の凹部と、前記第１の凹部の底面から露出するソース・ドレイン電極と、前記第２の凹部の前記第２部の底部に形成されたゲート電極と、を有するトランジスタと、前記第２の凹部の前記第１部の底部に位置する導電性膜と、前記第１の凹部の底面から露出するソース・ドレイン電極と前記第１の凹部内のビアを介して電気的に接続され、前記第２の凹部の前記オーバーハング部により、前記導電性膜と電気的に分離された画素電極と、を有する。
【００１８】
かかる構造によれば、オーバーハング部において、上記画素電極と、上記ゲート電極および導電性膜との電気的な分離が図れる。
【００１９】
本発明に係る電子機器は、上記電気光学装置を有する。かかる構成によれば、電子機器の特性を向上させることができる。
【図面の簡単な説明】
【００２０】
【図１】実施の形態１に係る電気光学装置のアクティブマトリクス基板の構成を示す回路図である。
【図２】実施の形態１のアクティブマトリクス基板の製造工程を示す断面図および平面図である。
【図３】実施の形態１のアクティブマトリクス基板の製造工程を示す断面図および平面図である。
【図４】実施の形態１のアクティブマトリクス基板の製造工程を示す断面図である。
【図５】実施の形態１のアクティブマトリクス基板の製造工程を示す断面図および平面図である。
【図６】実施の形態１のアクティブマトリクス基板の製造工程を示す断面図である。
【図７】実施の形態１のアクティブマトリクス基板の製造工程を示す断面図および平面図である。
【図８】実施の形態１のアクティブマトリクス基板の製造工程を示す断面図である。
【図９】実施の形態１のアクティブマトリクス基板の製造工程を示す断面図および平面図である。
【図１０】実施の形態１のアクティブマトリクス基板の構成を示す断面斜視図である。
【図１１】実施の形態１のアクティブマトリクス基板のパッド部２３ｐの構成を示す断面図である。
【図１２】実施の形態１のアクティブマトリクス基板の他の製造工程を示す断面図である。
【図１３】実施の形態２のスタンパーの形成工程を示す断面図である。
【図１４】実施の形態２のスタンパーの形成工程を示す断面図である。
【図１５】実施の形態２のスタンパーの形成工程を示す断面図である。
【図１６】実施の形態３のアクティブマトリクス基板の製造工程を示す断面図である。
【図１７】実施の形態３のアクティブマトリクス基板の製造工程を示す断面図である。
【図１８】実施の形態３のアクティブマトリクス基板の製造工程を示す断面図である。
【図１９】実施の形態４のアクティブマトリクス基板の製造工程を示す断面図である。
【図２０】電気光学装置を用いた電子機器の例を示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
【００２２】
＜実施の形態１＞
図１は、本実施の形態に係る電気光学装置のアクティブマトリクス基板の構成を示す回路図である。図１に示すように、複数の配線Ｌと、ゲート配線Ｇとの交点に、画素を構成する画素電極ＰＥおよびトランジスタＴがマトリクス状に配置される。画素電極ＰＥは、トランジスタＴを介して配線Ｌに接続され、また、トランジスタＴのゲート電極は、ゲート配線Ｇと接続されている。このゲート電極自身をライン状に配置し、ゲート配線としてもよい。例えば、配線Ｌは、Ｘドライバにより駆動され、また、ゲート配線Ｇは、Ｙドライバにより駆動される。このＸドライバおよびＹドライバのような画素の駆動に必要な回路を周辺回路といい、例えば、複数の画素よりなる画素領域（表示領域）の外周に配置される。なお、図１は、例示であり、必要に応じて保持容量などの他の素子が組み込まれることがある。
【００２３】
図２〜図９は、本実施の形態のアクティブマトリクス基板の製造工程を示す断面図又は平面図である。図２〜図９において、各図の断面図（（Ａ）、（Ｂ））は、平面図（図２（Ｃ）、図３（Ｃ）、図５（Ｃ）、図７（Ｃ）、図９（Ｃ））のＡ−Ａ断面、Ｂ−Ｂ断面にそれぞれ対応する。また、平面図においても、図面を分かり易くするためハッチングを付けて表示した箇所がある。
【００２４】
まず、基板Ｓ１上にトランジスタＴを形成する。例えば、図２（Ａ）および（Ｂ）に示すように、基板Ｓ１として、例えば、ガラス基板を準備し、この基板Ｓ１上に、スパッタリング法等により導電性膜を形成し、所望の形状にパターニングすることによりソース、ドレイン電極２３ａ、２３ｂを形成する（図２（Ｃ）参照）。この際、パッド部２３ｐも同時に形成する。なお、２３ａ、２３ｂの内、一方がソース電極、他方がドレイン電極となるが、ここでは、ソース又はドレイン電極を示すものとして双方を「ソース、ドレイン電極」と呼ぶものとする。次いで、ソース、ドレイン電極２３ａ、２３ｂ間上に有機半導体膜２５を形成する。有機半導体材料として例えばオリゴチオフェン化合物を用い、当該化合物溶液をソース、ドレイン電極２３ａ、２３ｂ間上に吐出し、乾燥、焼成（結晶化）することにより有機半導体膜２５を形成する。
【００２５】
次いで、図３（Ａ）〜（Ｃ）に示すように、有機半導体膜２５上に、ゲート絶縁膜２７を形成する。この後、パッド部２３ｐ上のゲート絶縁膜２７を除去することによりコンタクトホールＣ０を形成する（図３（Ｃ）参照）。次いで、コンタクトホールＣ０内を含むゲート絶縁膜２７上に、にフォトレジスト膜（感光性絶縁膜）Ｒ１を形成する。
【００２６】
次いで、図４（Ａ）および（Ｂ）に示すように、ゲート絶縁膜２７およびフォトレジスト膜Ｒ１中に所望の形状のスタンパーＳＴ１を押し付け、穴あけを行う。係る処理をナノインプリントという。本実施形態において、スタンパーＳＴ１に係る「所望の形状」は、ゲート絶縁膜２７およびフォトレジスト膜Ｒ１に、後述する形状のコンタクトホール（凹部）Ｃ１ａ及び溝（凹部）Ｇ１ａを形成可能な形状であり、換言すれば、コンタクトホール（凹部）Ｃ１ａ及び溝（凹部）Ｇ１ａの形状と反転関係（ポジ−ネガの関係）にある形状である。結果的に、スタンパーＳＴ１を用いて、これらの膜が成型できれば、処理方法に制限はないが、例えば、ゲート絶縁膜材料およびフォトレジスト膜材料を順次塗布した状態で、スタンパーＳＴ１を押し付けた後、これらの材料を硬化させることにより処理を行ってもよい。例えば、熱や紫外線などのエネルギー線を照射することにより材料の硬化を図ることができる。
【００２７】
また、フォトレジスト膜Ｒ１をスタンパーで成型し、成型後のフォトレジスト膜Ｒ１をマスクとして、ゲート絶縁膜２７をエッチングしてもよい。
【００２８】
上記工程により、図５（Ａ）〜（Ｃ）に示すように、ソース、ドレイン電極２３ｂ上に、直径Ａａ１のコンタクトホール（凹部）Ｃ１ａが形成される。また、有機半導体膜２５の上方に、ｘ方向に延在する溝（凹部）Ｇ１ａが形成される。溝Ｇ１ａの幅は、Ｗａ１であり、この溝Ｇ１ａの形成領域は、後述のゲート電極（ゲート配線）３３ｃの形成予定領域に対応する。
【００２９】
次いで、図６（Ａ）および（Ｂ）に示すように、コンタクトホールＣ１ａおよび溝Ｇ１ａ内を含むフォトレジスト膜Ｒ１上にフォトレジスト膜Ｒ２を形成する。このフォトレジスト膜Ｒ２は、フォトレジスト膜Ｒ１とは異なる材料よりなる。即ち、現像液（エッチング液）に対する耐性が異なる。「エッチング」および「現像」処理について、上層の膜をマスクとして下層の膜をエッチングする場合は、上層の膜の方が下層の膜よりエッチング速度（現像速度）が小さくなるような材料又は処理液（処理条件）を選択すればよく、上層の膜のみを現像し、下層の膜を残存させる場合は、上層の膜の方が下層の膜よりエッチング速度（現像速度）が大きくなるような材料又は処理液（処理条件）を選択すればよい。処理液に対する耐性の異なる膜を積層することで、上記処理が可能となる。
【００３０】
次いで、フォトレジスト膜Ｒ２中に所望の形状のスタンパーＳＴ２を押し付け、成型する。本実施形態において、スタンパーＳＴ２に係る「所望の形状」は、フォトレジストＲ２に、後述する形状のコンタクトホール（凹部）Ｃ１ｂ、溝（凹部）Ｇ１ｂ、溝（凹部）Ｇ２ａを形成するような形状であり、換言すれば、コンタクトホール（凹部）Ｃ１ｂ、溝（凹部）Ｇ１ｂ、溝（凹部）Ｇ２ａの形状と反転関係（ポジ−ネガの関係）にある形状である。上記工程により、図７（Ａ）〜（Ｃ）に示すように、ソース、ドレイン電極２３ｂ上に、コンタクトホール（凹部）Ｃ１ｂが形成される。また、有機半導体膜２５の上方に、ｘ方向に延在する溝（凹部、第２部））Ｇ１ｂが形成される。さらに、溝Ｇ１ｂ間において、ｙ方向に延在する溝（凹部、第１部）Ｇ２ａが形成される。なお、画素領域の外周にも溝Ｇ２ａが形成される。
【００３１】
コンタクトホールＣ１ｂは、上記コンタクトホールＣ１ａより一回り小さく、平面視において、直径がＡａ２（Ａａ２＜Ａａ１）の略円形である。言い換えれば、上記工程は、コンタクトホールＣ１ａの側壁を覆うようにフォトレジスト膜Ｒ２を残存させる工程である。同様に、溝Ｇ１ｂは、溝Ｇ１ａの内側に、幅Ｗａ２（Ｗａ２＜Ｗａ１）で、コンタクトホールＣ１ｂより浅く、また、ｘ方向に延在するよう配置される。言い換えれば、上記工程は、溝Ｇ１ｂの側壁を覆うようにフォトレジスト膜Ｒ２を残存させる工程である。
【００３２】
一方、溝Ｇ２ａは、画素電極のｙ方向の分離領域および画素領域の外周において、溝Ｇ１ｂより浅く形成される。溝Ｇ２ａの幅は、Ｗａ３である。
【００３３】
上記溝Ｇ１ｂと溝Ｇ２ａにより、画素電極ＰＥが区画される。言い換えれば、溝Ｇ１ｂと溝Ｇ２ａによって囲まれた内部領域が一の画素電極ＰＥの形成領域と対応する（図７（Ｃ）、図９（Ｃ）参照）。
【００３４】
次いで、図８（Ａ）および（Ｂ）に示すように、フォトレジスト膜Ｒ２をマスクとして下層のフォトレジスト膜Ｒ１を等方的にエッチングする。
【００３５】
上記エッチングにより、溝Ｇ２ａの底面から横方向にエッチングが進み、溝Ｇ２ａの底部に幅Ｗｂ３の開口を有する溝（凹部）Ｇ３ａが形成される。Ｗｂ３＞Ｗａ３の関係にある。これにより、溝Ｇ２ａの底部にオーバーハング部（サイドエッチング部）ＯＨが形成される。また、溝Ｇ１ｂの底面から横方向にエッチングが進み、溝Ｇ１ｂの底部に幅Ｗｂ２の開口を有する溝（凹部）Ｇ３ｂが形成される。Ｗｂ２＞Ｗａ２の関係にある。これにより、溝Ｇ１ｂの底部にオーバーハング部（サイドエッチング部）ＯＨが形成される。なお、ゲート絶縁膜２７はエッチングストッパーとなるため、溝Ｇ３ｂの底面にゲート絶縁膜２７が露出する。また、コンタクトホールＣ１ｂにおいては、側壁部がフォトレジスト膜Ｒ２で覆われているため、オーバーハング部は形成されない。
【００３６】
次いで、図９（Ａ）および（Ｂ）に示すように、コンタクトホールＣ１ｂ、溝Ｇ３ａおよび溝Ｇ３ｂ内を含むフォトレジスト膜Ｒ２上に堆積法を用いて導電性膜（３３ａ、３３ｂ、３３ｃ）を形成する。堆積法としては、例えば、スパッタリング法やＣＶＤ（化学的気相成長、Chemical Vapor Deposition）法などを用いることができる。導電性膜３３ａ、３３ｂの膜厚としては、幅Ｗａ３およびＷａ２のうちより小さい方の１／２より小さく、より好ましくは、１／３以下とする。
【００３７】
これにより、フォトレジスト膜Ｒ２上から延在する導電性膜３３ａは、画素電極ＰＥとコンタクト部（ビア）Ｐ２を構成し、このコンタクト部Ｐ２により画素電極ＰＥとソース、ドレイン電極２３ｂとが接続される（図９（Ｂ）参照）。
【００３８】
一方、溝Ｇ３ａおよび溝Ｇ３ｂの底面にも導電性膜３３ｂおよび３３ｃが堆積するが、導電性膜３３ａとはオーバーハング部ＯＨで電気的に分離され、結果として、図９（Ｃ）に示すように、画素電極ＰＥが画素ごとに分離される（本図においては、３３ａのパターンにハッチングを付してある。）。加えて、溝Ｇ３ｂは、溝Ｇ３ａより深い位置に、ｘ方向にライン状に延在しており、かかる溝Ｇ３ｂの底面に位置する導電性膜３３ｃは、ｘ方向に延在するラインパターンとなる。よって、当該導電性膜３３ｃをゲート電極（ゲート配線）として利用することで、画素電極ＰＥの分離とともに、ゲート電極（ゲート配線、３３ｃ）の形成が可能となる。
【００３９】
なお、溝Ｇ２ａおよびＧ１ｂの側壁にも導電性膜３３ａが堆積する場合があるが、前述のとおりオーバーハング部ＯＨにより分離されるため、当該箇所に導電性膜３３ａが延在しても問題はない。図１０に、本実施の形態のアクティブマトリクス基板の構成を示す断面斜視図を示す。
【００４０】
この後、必要に応じて、保護膜（絶縁膜）や配向膜を形成することにより、マトリクス基板が形成される。
【００４１】
さらに、共通電極がその表面に形成された対向基板と上記マトリクス基板との間に液晶を注入し、外周を封止することで、液晶装置が形成される。
【００４２】
このように、本実施の形態においては、凹部（Ｃ１ｂ、Ｇ２ａ、Ｇ３ａ、Ｇ１ｂ、Ｇ３ｂ）を形成することで、「画素電極ＰＥとソース、ドレイン電極２３ｂとのコンタクトＰ２の形成」および「複数の画素電極ＰＥの分離（区画）」を短工程で行うことができる。言い換えれば、マスクレスで、自己整合的に画素電極ＰＥおよびコンタクトＰ２を形成することができる。
【００４３】
また、画素電極ＰＥ間を狭くすることができ、高開口率、高精彩な電気光学装置を製造することができる。
【００４４】
さらに、本実施の形態においては、一番深い溝（Ｇ３ｂ）をライン状に配置することで、当該凹部の底面に堆積した導電性膜を配線として利用することができる。
【００４５】
図１１は、本実施の形態のアクティブマトリクス基板のパッド部２３ｐの構成を示す断面図である。このパッド部２３ｐは、例えば、図１を参照しながら説明したＹドライバなどの周辺回路と電気的に接続される部位である。前述したように、あらかじめパッド部２３ｐ上のゲート絶縁膜２７を選択的に除去することによりコンタクトホールＣ０を形成（図３（Ｃ）参照）しておけば、フォトレジスト膜Ｒ１のエッチングによりパッド部２３ｐが露出し、導電性膜３３ｃの堆積、即ち、ゲート電極（ゲート配線）の形成工程において、ゲート電極とパッド部２３ｐとの接続を図ることができる。
【００４６】
図１２は、本実施の形態のアクティブマトリクス基板の他の製造工程を示す断面図である。上記工程においては、図１２（Ａ）に示す形状の凹部（Ｇ１ｂおよびＧ３ｂ）を形成したが、例えば、図１２（Ｂ）に示すように、溝Ｇ３ｂの開口部が下層に向かって広がる形状（テーパー形状）としてもよい。かかる構造においても、溝Ｇ１ｂの底部にオーバーハング部（サイドエッチング部）ＯＨが形成され、当該部位において、溝Ｇ３ｂの底面の導電性膜３３ｂと画素電極ＰＥとが電気的に分離される。なお、溝Ｇ２ａの下方の溝Ｇ３ａについても同様に上記テーパー形状としてもよいが、溝Ｇ３ｂ部においては、下層のゲート絶縁膜２７がエッチングストッパーとなるため、横方向にエッチングが進みやすく、上記テーパー形状となりやすい。
【００４７】
また、上記実施の形態においては、層間絶縁膜としてフォトレジスト膜（感光性絶縁膜、Ｒ１、Ｒ２）を用いたが、感光性を有さない絶縁膜を用いて凹部（Ｃ１ｂ、Ｇ２ａ、Ｇ３ａ、Ｇ１ｂ、Ｇ３ｂ）を形成してもよい（図８参照）。
【００４８】
また、上記実施の形態においては、画素電極ＰＥの分離と同時に、ゲート電極（ゲート配線、３３ｃ）の形成を行ったが、ゲート電極を別工程で形成した後、画素電極ＰＥの分離のための溝を形成してもよい。この場合、溝Ｇ３ｂ及び溝Ｇ１ｂを形成する必要はなく、当該領域にも溝Ｇ３ａおよび溝Ｇ２ａを形成すればよい。
【００４９】
＜実施の形態２＞
本実施の形態においては、上記実施の形態１で用いたスタンパー（ＳＴ１、ＳＴ２）の形成方法について説明する。上記実施の形態１で用いたスタンパー（ＳＴ１、ＳＴ２）の形成方法に制限はないが、例えば、以下の工程により形成することができる。図１３〜図１５は、本実施の形態のスタンパーの形成工程を示す断面図である。
【００５０】
〔例１〕
図１３（Ａ）に示すように、基板Ｓ２１上にフォトレジスト膜（感光性絶縁膜）Ｒ２１を形成し、フォトレジスト膜Ｒ２１を露光・現像すること（フォトリスグラフィ）により基板Ｓ２１上に開口部Ｃ２１ａを形成する（図１３（Ｂ））。次いで、図１３（Ｃ）に示すように、開口部Ｃ２１ａ内を含むフォトレジスト膜Ｒ２１上にフォトレジスト膜Ｒ２２を形成する。このフォトレジスト膜Ｒ２２は、フォトレジスト膜Ｒ２１とは異なる材料よりなる。次いで、図１３（Ｄ）に示すように、フォトレジスト膜Ｒ２２を露光・現像することにより開口部Ｃ２１ｂおよび溝Ｇ２１を形成する。
【００５１】
開口部Ｃ２１ｂは、例えば、コンタクトホールＣ１ａと対応し、平面視において、直径がＡａ１の略円形である。溝Ｇ２１は、溝Ｇ１ａと対応し、平面視において、ｘ方向に延在する幅Ｗａ１のライン状である。
【００５２】
次いで、図１３（Ｅ）に示すように、開口部Ｃ２１ｂおよび溝Ｇ２１内部を含むフォトレジスト膜Ｒ２２上に、スタンパー材料（例えば、溶融樹脂）ＳＴａを塗布する。次いで、硬化したスタンパー材料を剥離することで、異なる高さの凸部を有するスタンパーＳＴ１を得ることができる（図１３（Ｆ））。
【００５３】
〔例２〕
また、図１４に示すように、ハードマスクを用いてスタンパーを形成してもよい。まず、図１４（Ａ）に示すように、基板Ｓ２１上にハードレジスト膜（ドライレジスト膜、板状の感光性絶縁膜）ＨＲ２１を圧着し、ハードレジスト膜ＨＲ２１を露光・現像することにより基板Ｓ２１上に開口部Ｃ２１ａを形成する（図１４（Ｂ））。次いで、図１４（Ｃ）に示すように、ハードレジスト膜ＨＲ２１上にハードレジスト膜ＨＲ２２を積層し、圧着する。このハードレジスト膜ＨＲ２２は、ハードレジスト膜ＨＲ２１とは異なる材料よりなる。次いで、図１４（Ｄ）に示すように、ハードレジスト膜ＨＲ２２を露光・現像することにより開口部Ｃ２１ｂおよび溝Ｇ２１を形成する。
【００５４】
開口部Ｃ２１ｂは、例えば、コンタクトホールＣ１ａと対応し、平面視において、直径がＡａ１の略円形である。溝Ｇ２１は、溝Ｇ１ａと対応し、平面視において、ｘ方向に延在する幅Ｗａ１のライン状である。
【００５５】
次いで、図１４（Ｅ）に示すように、開口部Ｃ２１ｂおよび溝Ｇ２１内部を含むハードレジスト膜ＨＲ２２上に、スタンパー材料（例えば、溶融樹脂）ＳＴａを塗布する。次いで、硬化したスタンパー材料を剥離することで、異なる高さの凸部を有するスタンパーＳＴ１を得ることができる（図１４（Ｆ））。
【００５６】
なお、スタンパーＳＴ２も同様の工程で形成することができる。即ち、更なるレジスト膜の積層および露光・現像を繰り返し、異なる高さの３つの凸部を形成すればよい。この際、図１５に示すように、開口部の直径および溝の幅を小さく設定する（Ａａ１＞Ａａ２、Ｗａ１＞Ｗａ２）ことで、所望の形状のスタンパーＳＴ２を得ることができる。
【００５７】
＜実施の形態３＞
実施の形態１においては、スタンパー（ナノインプリント法）を用いて、異なる深さの凹部（Ｃ１ｂ、Ｇ１ｂ、Ｇ２ａ）を形成したが、他の方法を用いて上記凹部を形成してもよい。
【００５８】
図１６〜図１８は、本実施の形態のアクティブマトリクス基板の製造工程を示す断面図である。
【００５９】
（例１）
図１６（Ａ）に示すように、トランジスタＴの形成後、ゲート絶縁膜２７上にフォトレジスト膜（感光性絶縁膜）Ｒ３１を形成する。なお、図１６の断面図においては、ソース、ドレイン電極２３ｂのコンタクト領域近傍部およびゲート絶縁膜２７以外のトランジスタＴの構成部の図示を省略してある（図１７〜図１９についても同じ）。
【００６０】
次いで、図１６（Ｂ）に示すように、フォトレジスト膜Ｒ３１を露光・現像すること（フォトリスグラフィ）によりソース、ドレイン電極２３ｂ上に開口部を形成した後、フォトレジスト膜Ｒ３１をマスクにゲート絶縁膜２７をエッチングすることによりコンタクトホールＣａを形成する。次いで、図１６（Ｃ）に示すように、コンタクトホールＣａ内を含むフォトレジスト膜Ｒ３１上にフォトレジスト膜Ｒ３２を形成する。このフォトレジスト膜Ｒ３２は、フォトレジスト膜Ｒ３１とは異なる材料よりなる。次いで、図１６（Ｄ）に示すように、フォトレジスト膜Ｒ３２を露光・現像することによりソース、ドレイン電極２３ｂ上にコンタクトホール（凹部）Ｃｂを形成するとともに、溝（凹部）Ｇ１ａを形成する。
【００６１】
コンタクトホールＣｂは、上記コンタクトホールＣａより一回り小さく、コンタクトホールＣａの側壁を覆うようにフォトレジスト膜Ｒ３２が残存する。
【００６２】
一方、溝Ｇ１ａは、コンタクトホールＣｂより浅く、ゲート電極（ゲート配線）３３ｃの形成予定領域に、ライン状に形成される（図５（Ｃ）参照）。
【００６３】
次いで、図１６（Ｅ）に示すように、コンタクトホールＣｂおよび溝Ｇ１ａ内を含むフォトレジスト膜Ｒ３２上にフォトレジスト膜Ｒ３３を形成する。このフォトレジスト膜Ｒ３３は、フォトレジスト膜Ｒ３１、Ｒ３２とは異なる材料よりなる。
【００６４】
次いで、図１６（Ｅ）に示すように、フォトレジスト膜Ｒ３３を露光・現像することによりソース、ドレイン電極２３ｂ上に、コンタクトホールＣｂより一回り小さいコンタクトホール（凹部）Ｃｃを形成するとともに、溝Ｇ１ａの内側に、溝Ｇ１ｂをｘ方向に延在するよう形成する。また、溝Ｇ１ｂ間において、ｙ方向に延在する溝（凹部）Ｇ２ａを形成する（図７（Ｃ）参照）。
【００６５】
この後、実施の形態１と同様に、溝Ｇ１ｂおよび溝Ｇ２ａの底面をエッチングすることにより、オーバーハング部（サイドエッチング部）ＯＨを形成する。この後、導電性膜を堆積し、画素電極およびゲート電極等を同時形成する。
【００６６】
(例２）
上記（例１）のフォトレジスト膜に変えてハードレジスト膜を用いてもよい。この場合、図１７（Ａ）に示すように、基板Ｓ１上のゲート絶縁膜２７に開口部を形成した後、その上部にハードレジスト膜（板状の感光性絶縁膜）ＨＲ４２を圧着し、ハードレジスト膜ＨＲ４２を露光・現像することによりコンタクトホールＣｂおよび溝Ｇ１ａを形成する。この後、上記（例１）で説明した図１６（Ｅ）以降の工程と同様に、フォトレジスト膜Ｒ３３を用い、コンタクトホールＣｂおよび溝Ｇ１ａの側壁を覆いつつ、溝Ｇ２ａを形成する。
【００６７】
(例３）
図１８（Ａ）に示すように、ハーフトーンマスクを用いて異なる深さの凹部を形成してもよい。例えば、ハーフトーンマスクとして、基板Ｓ３１上に形成された遮光膜ＭＫ１と、さらにその上部に形成された半透過膜ＭＫ２とを有するマスクを用いる。深い位置まで感光させる箇所については、双方の膜を除去し、光を直接照射する。また、より浅い位置で感光を止める場合には、遮光膜ＭＫ１のみを除去し、半透過膜ＭＫ２を介して光を照射する。
【００６８】
これにより、図１８（Ｂ）に示すように、異なる深さの凹部を形成することができる。
【００６９】
また、図１８（Ｃ）示すように、遮光膜ＭＫ３にスリットｓを設けたハーフトーンマスクを用い、より浅い位置で感光を止めてもよい。
【００７０】
＜実施の形態４＞
実施の形態１においては、堆積法を用いて導電性膜３３ａ、３３ｂ、３３ｃを形成したが、印刷法を用いてこれらの膜を形成してもよい。
【００７１】
図１９は、本実施の形態のアクティブマトリクス基板の製造工程を示す断面図である。例えば、図１９（Ａ）に示すコンタクトホールＣ１ｂ、溝（Ｇ２ａ、Ｇ３ａ）、溝（Ｇ１ｂ、Ｇ３ｂ）およびフォトレジスト膜Ｒ２上に、液状の導電性材料を印刷する。具体的には、印刷法を用いて、液状の導電性材料を所定の膜厚で全面に塗布する。その後、熱処理等を施すことにより、固化し、導電性膜３３ａ、３３ｂ、３３ｃを形成する(図１９（Ｂ））。この際、コンタクトホールＣ１ｂの空間容量（空間体積）を、溝Ｇ２ａおよびＧ３ａの空間容量の和より小さく、かつ、コンタクトホールＣ１ｂの空間容量（空間体積）を、溝Ｇ１ｂおよびＧ３ｂの空間容量の和より小さくすることが好ましい。即ち、コンタクトホールＣ１ｂの空間容量（空間体積）を小さくすることで、コンタクトホールＣ１ｂ内部に、導電性膜が充填されやすくなる。また、溝（Ｇ２ａ、Ｇ３ａ）、溝（Ｇ１ｂ、Ｇ３ｂ）の空間容量を大きくすることで、溝内部に残存する導電性膜（３３ｂ、３３ｃ）と画素電極（３３ａ）との電気的分離が行いやすくなる。より好ましくは、コンタクトホールの断面積を溝Ｇ２ａおよびＧ３ａの断面積の和より小さく、かつ、溝Ｇ１ｂおよびＧ３ｂの断面積の和より小さくすることが好ましい。
【００７２】
また、上記印刷法によれば、高価な装置（真空プロセス）の使用を低減でき、製造コストの低減を図ることができる。また、金属材料と比較して安価な材料である導電性カーボンなどの使用が可能となり、かかる材料を用いることで更なる低コスト化を図ることができる。
【００７３】
また、上記実施の形態１等においては、有機トランジスタを例に説明したが、無機トランジスタを用いてもよい。また、上記実施の形態１等においては、液晶表示装置を例に説明したが、この他、有機ＥＬ（エレクトロルミネッセンス；electroluminescence）装置、電子ペーパーディスプレイ（ＥＰＤ）装置など、画素電極を有する電気光学装置に広く適用可能である。
【００７４】
このように、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
【００７５】
＜電子機器＞
次いで、上記電気光学装置が使用される電子機器について説明する。図２０に、電気光学装置を用いた電子機器の例を示す。
【００７６】
図２０（Ａ）は携帯電話への適用例であり、図２０（Ｂ）は、ビデオカメラへの適用例である。また、図２０（Ｃ）は、テレビジョン（ＴＶ）への適用例であり、図２０（Ｄ）は、ロールアップ式テレビジョンへの適用例である。これらの電子機器の表示部に、上記実施の形態で説明した電気光学装置を組み込むことができる。
【００７７】
図２０（Ａ）に示すように、携帯電話５３０には、アンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４および電気光学装置（表示部）５００を備えている。
【００７８】
図２０（Ｂ）に示すように、ビデオカメラ５４０には、受像部５４１、操作部５４２、音声入力部５４３および電気光学装置（表示部）５００を備えている。
【００７９】
図２０（Ｃ）に示すように、テレビジョン５５０は、電気光学装置（表示部）５００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置（電気光学装置）にも適用することができる。
【００８０】
図２０（Ｄ）に示すように、ロールアップ式テレビジョン５６０は、電気光学装置（表示部）５００を備えている。
【００８１】
なお、電気光学装置を有する電子機器としては、上記の他、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示板、宣伝広告用ディスプレイなどがある。これらの電子機器の表示部にも、上記実施の形態で説明した電気光学装置を適用することが可能である。
【符号の説明】
【００８２】
２３ａ、２３ｂ…ソース、ドレイン電極、２３ｐ…パッド部、２５…有機半導体膜、２７…ゲート絶縁膜、３３ａ、３３ｂ…導電性膜、３３ｃ…導電性膜（ゲート電極、ゲート配線）、５００…電気光学装置（表示部）、５３０…携帯電話、５３１…アンテナ部、５３２…音声出力部、５３３…音声入力部、５３４…操作部、５４０…ビデオカメラ、５４１…受像部、５４２…操作部、５４３…音声入力部、５５０…テレビジョン、５６０…ロールアップ式テレビジョン、Ａａ１…直径、Ａａ２…直径、Ｃ０…コンタクトホール、Ｃ１ａ…コンタクトホール、Ｃ１ｂ…コンタクトホール、Ｃ２１ａ…開口部、Ｃ２１ｂ…開口部、Ｃａ、Ｃｂ、Ｃｃ…コンタクトホール、Ｇ…ゲート配線、Ｇ１ａ…溝、Ｇ１ｂ…溝、Ｇ２ａ…溝、Ｇ３ａ…溝、Ｇ３ｂ…溝、Ｇ２１…溝、ＨＲ２１、ＨＲ２２…ハードレジスト膜、ＨＲ４２…ハードレジスト膜、Ｌ…配線、ＭＫ１、ＭＫ３…遮光膜、ＭＫ２…半透過膜、ＯＨ…オーバーハング部、ＰＥ…画素電極、Ｐ２…コンタクト部、Ｒ１、Ｒ２…フォトレジスト膜、Ｒ２１、Ｒ２２…フォトレジスト膜、Ｒ３１、Ｒ３２、Ｒ３３…フォトレジスト膜、Ｓ１…基板、Ｓ２１…基板、Ｓ３１…基板、ｓ…スリット、ＳＴ１、ＳＴ２…スタンパー、ＳＴａ…スタンパー材料、Ｔ…トランジスタ、Ｗａ１…幅、Ｗａ２…幅、Ｗａ３…幅、Ｗｂ２…幅、Ｗｂ３…幅
【図１】
2010271531.tif 000003
【図２】
2010271531.tif 000004
【図３】
2010271531.tif 000005
【図４】
2010271531.tif 000006
【図５】
2010271531.tif 000007
【図６】
2010271531.tif 000008
【図７】
2010271531.tif 000009
【図８】
2010271531.tif 000010
【図９】
2010271531.tif 000011
【図１０】
2010271531.tif 000012
【図１１】
2010271531.tif 000013
【図１２】
2010271531.tif 000014
【図１３】
2010271531.tif 000015
【図１４】
2010271531.tif 000016
【図１５】
2010271531.tif 000017
【図１６】
2010271531.tif 000018
【図１７】
2010271531.tif 000019
【図１９】
2010271531.tif 000020
【図２０】
2010271531.tif 000021
【図１８】
2010271531.tif 000022