(57)【要約】【課題】ＶＣＯ１０１の変調感度のばらつきを低減し、高速、高精度に所望の出力振幅を得ることができるＰＬＬ方式発振回路を提供する。【解決手段】振幅検出器１０３は、ＶＣＯ１０１の出力振幅を検出する。振幅制御部１０５は、振幅検出器１０３が検出したＶＣＯ１０１の出力振幅が所望の振幅になるように可変電流源１０９の電流値を制御する。ＬＰＦ１０８は、振幅制御部１０５と可変電流源１０９との間に接続される。スイッチ１０７は、ＬＰＦ１０８を振幅制御部１０５と可変電流源１０９との間に接続するか否かを切り替える。振幅制御部１０５は、ＬＰＦ１０８又は切り替えスイッチ１０７のいずれか一方を介して、可変電流源１０９と接続される。【選択図】図１
2010004524.tif 000002
【特許請求の範囲】
【請求項１】
基準周波数発振器と位相比較器とループフィルタと電圧制御発振器とを備えたＰＬＬ方式発振回路において、
前記電圧制御発振器の非線形性を補償するＰＭ−ＰＭテーブルと、
前記電圧制御発振器と供給電位端子との間に接続された可変電流源と、
前記電圧制御発振器の出力振幅を検出する振幅検出器と、
前記振幅検出器が検出した前記電圧制御発振器の出力振幅が所望の振幅になるように前記可変電流源の電流値を制御する振幅制御部と、
前記振幅制御部と前記可変電流源との間に接続されたＬＰＦと、
前記ＬＰＦを前記振幅制御部と可変電流源との間に接続するか否かを切り替えるスイッチとを備え、
前記電圧制御発振器の出力周波数切り替え時に、前記スイッチの接続がオンに切り替えられ、前記振幅制御部が、前記スイッチを介して、前記可変電流源と接続されると共に、前記ＰＭ−ＰＭテーブルの設定値が、当該切り替え後の出力周波数に対応した値に更新され、
前記電圧制御発振器が所望の周波数の信号を出力時に、前記スイッチの接続がオフに切り替えられ、前記振幅制御部が、前記ＬＰＦを介して、前記可変電流源と接続される、ＰＬＬ方式発振回路。
【請求項２】
前記スイッチの接続がオンの期間は、前記電圧制御発振器の出力周波数切替え時の非送信スロット内であることを特徴とする、請求項１に記載のＰＬＬ方式発振回路。
【請求項３】
前記電圧制御発振器の出力周波数切り替え時に、前記振幅制御部は、所定の初期値を出力すると共に、当該初期値の値を変更した変更後初期値を少なくとも１回出力し、当該初期値及び当該変更後初期値を出力したときに、前記振幅検出器が検出した前記電圧制御発振器の出力振幅の変動に基づいて、前記振幅検出器が検出した前記電圧制御発振器の出力振幅が所望の振幅になるように前記可変電流源の電流値を制御することを特徴とする、請求項１に記載のＰＬＬ方式発振回路。
【請求項４】
前記振幅制御部は、前記電圧制御発振器の出力周波数切り替え時に、前記電圧制御発振器の出力振幅の変動幅と、前記可変電流源に出力する制御信号の変動幅との関係を示す係数を算出し、
前記振幅制御部は、前記電圧制御発振器が所望の周波数の信号を出力時に、当該算出した係数に基づいて、前記振幅検出器が検出した前記電圧制御発振器の出力振幅が所望の振幅になるように前記可変電流源の電流値を制御することを特徴とする、請求項３に記載のＰＬＬ方式発振回路。
【請求項５】
前記振幅制御部は、前記初期値に所定値を加算した値を出力したときに、前記振幅検出器が検出した前記電圧制御発振器の出力振幅値と、前記初期値から前記所定値を減算した値を出力したときに、前記振幅検出器が検出した前記電圧制御発振器の第２の出力振幅値とを検出し、前記所定値を２倍した値を、前記第１の出力振幅値から前記第２の出力振幅値を減算した値で除算することで、前記係数を算出することを特徴とする、請求項４に記載のＰＬＬ方式発振回路。
【請求項６】
前記振幅制御部は、前記電圧制御発振器が所望の周波数の信号を出力時に、予め記憶された前記電圧制御発振器の出力振幅の変動幅と、前記可変電流源に出力する制御信号の変動幅との関係を示す係数に基づいて、前記振幅検出器が検出した前記電圧制御発振器の出力振幅が所望の振幅になるように前記可変電流源の電流値を制御することを特徴とする、請求項４に記載のＰＬＬ方式発振回路。
【請求項７】
前記振幅制御部は、予め設定されたＬＵＴを参照することで、前記振幅検出器が検出した前記電圧制御発振器の出力振幅が所望の振幅になるように、前記可変電流源の電流値を制御することを特徴とする、請求項１に記載のＰＬＬ方式発振回路。
【請求項８】
前記振幅検出器と前記振幅制御部との間には、前記振幅検出器の出力信号をデジタル変換するＡＤＣをさらに備えることを特徴とする、請求項１に記載のＰＬＬ方式発振回路。
【請求項９】
前記振幅制御部と前記可変電流源との間には、前記振幅制御部の出力信号をアナログ変換するＤＡＣをさらに備えることを特徴とする、請求項１に記載のＰＬＬ方式発振回路。
【請求項１０】
ポーラ送信回路であって、
入力データを振幅信号及び位相信号に変換する座標変換部と、
前記振幅信号をアナログ変換するＤＡＣと、
前記ＤＡＣを介して入力される振幅信号からノイズを除去するフィルタと、
前記位相信号をΔΣ変調するΔΣ変調器と、
前記ΔΣ変調器を介して入力される位相信号に応じた周波数の信号を出力する、請求項１に記載のＰＬＬ方式発振回路と、
前記ＰＬＬ方式発振回路の出力信号を前記フィルタの出力信号に応じて増幅して、送信信号として出力するＰＡとを備える、ポーラ送信回路。
【請求項１１】
通信機器であって、
送信信号を生成する送信回路と、
前記送信回路で生成された送信信号を出力するアンテナとを備え、
前記送信回路は、請求項１０に記載のポーラ送信回路を用いて構成されることを特徴とする、通信機器。
【請求項１２】
前記アンテナから受信した受信信号を処理する受信回路と、
前記送信回路で生成された送信信号を前記アンテナに出力し、前記アンテナから受信した受信信号を前記受信回路に出力するアンテナ共用器とをさらに備えることを特徴とする、請求項１１に記載の通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ方式発振回路に関し、より特定的には、電圧制御発振器（ＶＣＯ）の変調感度のばらつきを低減し、高速、高精度に所望の出力振幅を得ることができるＰＬＬ方式発振回路、それを用いたポーラ送信回路、及び通信機器に関する。
【背景技術】
【０００２】
電圧制御発振器（ＶＣＯ）を直接変調方式で利用する場合、線形なＦＭ変調を行うためには、ＶＣＯの変調感度が線形であることが要求される。しかし、ＶＣＯの変調感度は非線形であることが一般的である。
【０００３】
ここで、ＶＣＯの変調感度が非線形になる原因について説明する。図１０は、ＶＣＯの回路構成の一例を示す図である。図１０に示す例では、ＶＣＯとして、差動クロスカップルドＬＣ発振器を用いている。図１１は、ＶＣＯの出力振幅Ｖｏ（Ｖｏ＝Ｖｏｐ−Ｖｏｎ）に応じたＣ−Ｖ特性の一例を示す図である。ここでは、ＶＣＯの出力振幅Ｖｏが、０．５Ｖと、１．５Ｖである場合のＶＣＯのＣ−Ｖ特定を示している。図１１に示すように、ＶＣＯの出力振幅Ｖｏの変動により、ＭＯＳバラクタの平均容量値が変動することが、ＶＣＯの変調感度がばらつく原因となっていた。
【０００４】
このため、ＶＣＯの入出力特性は、図１２に示すように、非線形なものとなっていた。図１２は、ＶＣＯの非線形性を説明するための図である。図１２において、横軸がＶＣＯの入力電圧（Ｖｔｕｎｅ）を示し、縦軸がＶＣＯの出力周波数（ｆｏｕｔ）を示している。また、点線が、理想的な（線形な）ＶＣＯの入出力特性を示し、実線が、現実の（非線形な）ＶＣＯの入出力特性を示している。ＶＣＯの入出力特性は、理想的には点線で示すように線形であることが望ましいが、実際には実線で示すように非線形であることが一般的である。
【０００５】
そのため、ＰＭ−ＰＭテーブルを用いて、ＶＣＯの変調感度を補正する手法が従来から用いられている。ＰＭ−ＰＭテーブルは、ＶＣＯの非線形性を補償するために用いられる。ＰＭ−ＰＭテーブルとは、非線形なＶＣＯを線形動作させるために、ＶＣＯの入力電圧（Ｖｔｕｎｅ）を最適な値に変換するためのテーブルである。しかし、ＶＣＯの変調感度をＰＭ−ＰＭ補正したとしても、ＶＣＯの温度変動等によりＶＣＯの変調感度がばらつくとＰＭ−ＰＭ補正の効果が薄れ、ＶＣＯの変調感度が非線形となっていた。
【０００６】
そこで、ＶＣＯの出力振幅Ｖｏを一定化させることで、ＶＣＯの変調感度を補正する回路が従来から開示されている。図１３は、ＶＣＯ５０１の出力振幅Ｖｏを一定化させる従来の回路５００の一例を示す図である。図１３に示す従来の回路５００において、振幅検出器５０２が、ＶＯＣ５０１の出力振幅Ｖｏを検出し、当該検出したＶＣＯ５０１の出力振幅Ｖｏに対応した直流電圧を出力する。誤差検出アンプ５０３は、ＶＣＯ５０１の出力振幅Ｖｏに対応した直流電圧と基準電圧（Ｖｒｅｆ）とを比較することで、ＶＣＯ５０１の出力振幅Ｖｏの変動を検出する。誤差検出アンプ５０３の出力信号は、ＬＰＦ５０４を介して、可変電流源５０５に入力される。可変電流源５０５は、誤差検出アンプ５０３の出力信号に応じた電流をＶＣＯ５０１に供給する。これによって、従来の回路５００は、ＶＣＯ５０１の出力振幅Ｖｏを一定化させていた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特表２００４−５２７９８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図１４Ａは、ＶＣＯ５０１の発振周波数と位相ノイズとの関係を示す図である。図１４Ａには、従来の回路５００を動作させた場合の位相ノイズ（Ｗｉｔｈ  ＶＣＯ  ＣＡＬ）と、ＶＣＯ５０１を単体で動作させた場合の位相ノイズ（Ｗｉｔｈｏｕｔ  ＶＣＯ  ＣＡＬ）とのシミュレーション結果を示している。図１４Ａに示すように、従来の回路５００を動作させた場合には、ＶＣＯ５０１を単体で動作させた場合と比較して、ＶＣＯ５０１出力で検出される位相ノイズが劣化するという問題点があった。
【０００９】
ＶＣＯ５０１出力で検出される位相ノイズの原因として、振幅検出器５０２で発生するノイズが支配的に作用していることが知られている。ここで、ＶＣＯ５０１の出力で検出される位相ノイズは、振幅検出器５０２で発生するノイズと、閉ループ伝達関数（ローパス関数）とが乗算されたもので表される。このため、従来の回路５００のループ帯域を狭くすることで、位相ノイズの劣化を改善させることが可能となる。図１４Ａでは、ループ帯域を１．８ＭＨｚから３ＭＨｚにした場合に、位相ノイズが改善する例を示している。
【００１０】
ただし、従来の回路５００のループ帯域を狭くすることで位相ノイズの劣化を改善することができるが、逆にＶＣＯ５０１の出力が収束するまでの時間（すなわち、応答性能）が劣化することが知られている。図１４Ｂは、ループ帯域と応答性能との関係を示す図である。図１４Ｂでは、ループ帯域を１．８ＭＨｚから３ＭＨｚにした場合に、ＶＣＯ５０１出力の応答特性が劣化する例を示している。このため、従来の回路５００のループ帯域を狭くすることで位相ノイズの劣化を改善すると、ＶＣＯ５０１の応答特性がシステムの要求を満たさなくなる可能性があった。
【００１１】
また、振幅検出器５０２で発生するノイズは、振幅検出器５０２を構成するトランジスタのデバイスサイズを大きくすることで低減させることができる。ただし、ノイズをシステムが要求するレベルまで低減させるためにはトランジスタのデバイスサイズを十分に大きくする必要があり、トランジスタのデバイスサイズを大きくすることでノイズを低減させることには限界があった。また、大きなデバイスサイズのトランジスタを用いると、ＶＣＯ５０１への負荷が非常に大きくなり、ＶＣＯ５０１ゲインの大幅な低下が避けられなかった。
【００１２】
また、特許文献１には、ＶＣＯの出力振幅を一定化させる従来の発振器回路５１０が開示されている。図１５は、特許文献１に開示されている従来の発振器回路５１０を示す図である。図１５に示す従来の発振器回路５１０において、複数の電流経路（増幅器５１２、電流源５１３、及びスイッチ５１４）は、それぞれ互いに並列となるようにＬＣ共振器５１１（ＶＣＯ）に接続されており、スイッチ５１４を介して個別にオン／オフが切り替えられる。振幅検出器５１６は、ＬＣ共振器５１１の出力振幅を検出する。制御部５１５は、振幅検出器５１６の出力信号に応じて、複数のスイッチ５１４のオン／オフを切り替えることで、従来の発振器回路５１０の出力振幅を一定化させる。
【００１３】
しかしながら、図１５に示す従来の発振器回路５１０では、ＵＭＴＳ等の連続送信モードがあるアプリケーションに適用された場合、複数のスイッチ５１４を切り替え、出力振幅を調整しようとすると、動作ノイズによりＬＣ共振器５１１の出力信号に不要輻射が発生してしまうという問題があった。
【００１４】
それ故に、本発明の目的は、ＶＣＯの変調感度のばらつきを低減し、高速、高精度に所望の出力振幅を得ることができるＰＬＬ方式発振回路、それを用いたポーラ送信回路、及び通信機器を提供することである。
【課題を解決するための手段】
【００１５】
本発明は、基準周波数発振器と位相比較器とループフィルタと電圧制御発振器とを備えたＰＬＬ方式発振回路に向けられている。そして、上記目的を達成するために、本発明のＰＬＬ方式発振回路は、電圧制御発振器の非線形性を補償するＰＭ−ＰＭテーブルと、電圧制御発振器と供給電位端子との間に接続された可変電流源と、電圧制御発振器の出力振幅を検出する振幅検出器と、振幅検出器が検出した電圧制御発振器の出力振幅が所望の振幅になるように可変電流源の電流値を制御する振幅制御部と、振幅制御部と可変電流源との間に接続されたＬＰＦと、ＬＰＦを振幅制御部と可変電流源との間に接続するか否かを切り替えるスイッチとを備える。
【００１６】
電圧制御発振器の出力周波数切り替え時に、スイッチの接続がオンに切り替えられ、振幅制御部が、スイッチを介して、可変電流源と接続されると共に、ＰＭ−ＰＭテーブルの設定値が、当該切り替え後の出力周波数に対応した値に更新され、電圧制御発振器が所望の周波数の信号を出力時に、スイッチの接続がオフに切り替えられ、振幅制御部が、ＬＰＦを介して、可変電流源と接続される。
【００１７】
スイッチの接続がオンの期間は、電圧制御発振器の出力周波数切替え時の非送信スロット内である。
【００１８】
好ましくは、電圧制御発振器の出力周波数切り替え時に、振幅制御部は、所定の初期値を出力すると共に、当該初期値の値を変更した変更後初期値を少なくとも１回出力し、当該初期値及び当該変更後初期値を出力したときに、振幅検出器が検出した電圧制御発振器の出力振幅の変動に基づいて、振幅検出器が検出した電圧制御発振器の出力振幅が所望の振幅になるように可変電流源の電流値を制御する。
【００１９】
振幅制御部は、電圧制御発振器の出力周波数切り替え時に、電圧制御発振器の出力振幅の変動幅と、可変電流源に出力する制御信号の変動幅との関係を示す係数を算出する。振幅制御部は、電圧制御発振器が所望の周波数の信号を出力時に、当該算出した係数に基づいて、振幅検出器が検出した電圧制御発振器の出力振幅が所望の振幅になるように可変電流源の電流値を制御する。
【００２０】
好ましくは、振幅制御部は、初期値に所定値を加算した値を出力したときに、振幅検出器が検出した電圧制御発振器の出力振幅値と、初期値から所定値を減算した値を出力したときに、振幅検出器が検出した電圧制御発振器の第２の出力振幅値とを検出し、所定値を２倍した値を、第１の出力振幅値から第２の出力振幅値を減算した値で除算することで、係数を算出する。
【００２１】
また、振幅制御部は、電圧制御発振器が所望の周波数の信号を出力時に、予め記憶された電圧制御発振器の出力振幅の変動幅と、可変電流源に出力する制御信号の変動幅との関係を示す係数に基づいて、振幅検出器が検出した電圧制御発振器の出力振幅が所望の振幅になるように可変電流源の電流値を制御してもよい。
【００２２】
振幅制御部は、予め設定されたＬＵＴを参照することで、振幅検出器が検出した電圧制御発振器の出力振幅が所望の振幅になるように、可変電流源の電流値を制御してもよい。
【００２３】
好ましくは、ＰＬＬ方式発振回路は、振幅検出器と振幅制御部との間には、振幅検出器の出力信号をデジタル変換するＡＤＣをさらに備える。また、ＰＬＬ方式発振回路は、振幅制御部と可変電流源との間には、振幅制御部の出力信号をアナログ変換するＤＡＣをさらに備える。
【００２４】
また、本発明は、ポーラ送信回路にも向けられている。そして、上記目的を達成するために、本発明のポーラ送信回路は、入力データを振幅信号及び位相信号に変換する座標変換部と、振幅信号をアナログ変換するＤＡＣと、ＤＡＣを介して入力される振幅信号からノイズを除去するフィルタと、位相信号をΔΣ変調するΔΣ変調器と、ΔΣ変調器を介して入力される位相信号に応じた周波数の信号を出力する、上記いずれかのＰＬＬ方式発振回路と、ＰＬＬ方式発振回路の出力信号をフィルタの出力信号に応じて増幅して、送信信号として出力するＰＡとを備える。
【００２５】
また、本発明は、通信機器にも向けられている。通信機器は、送信信号を生成する送信回路と、送信回路で生成された送信信号を出力するアンテナとを備える。送信回路は、上述したいずれかに記載のＰＬＬ方式発振回路を用いて構成される。また、通信機器は、アンテナから受信した受信信号を処理する受信回路と、送信回路で生成された送信信号をアンテナに出力し、アンテナから受信した受信信号を受信回路に出力するアンテナ共用器とをさらに備えてもよい。
【発明の効果】
【００２６】
以上のように、本発明に係るＰＬＬ方式発振回路によれば、ＡＤＣが振幅検出器の出力信号をデジタル変換することで、振幅検出器で発生するノイズの影響を低減することができる。また、ＶＣＯのチャネル切り替え時にスイッチをオンにし、ＬＰＦの接続を外すことで、チャネル切り替え時の回路の応答速度を早めることができる。また、ＶＣＯが所望チャネルの信号を出力時にスイッチをオフし、ＬＰＦを接続することで、チャネル切り替え時の応答速度を犠牲にすることなく、不要輻射の発生を防止することができる。これによって、ＰＬＬ方式発振回路は、ＶＣＯの変調感度のばらつきを低減し、高速、高精度に所望の出力振幅を得ることができる。
【００２７】
また、ＰＬＬ方式発振回路は、ＶＣＯのチャネル切り替え時に、回路毎に最適な係数ａ１を算出することで、より高速、高精度にＶＣＯの出力振幅を一定化することが可能となる。また、回路毎に最適な係数ａ１の算出を、回路の電源投入時等に予め行っておくことで、より高速にＶＣＯの出力振幅を一定化させることが可能となる。
【００２８】
また、本発明の送信回路によれば、上述したＰＬＬ方式発振回路を用いることで、精度の高い送信信号を出力することが可能となる。また、本発明の通信機器によれば、上述した送信回路を用いることで、広い出力電力の範囲に渡って、低歪みかつ高効率に動作することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の実施形態に係るＰＬＬ方式発振回路１００の一例を示すブロック図
【図２】本発明の第１の実施形態に係るＰＬＬ方式発振回路１００の動作の一例を示すフローチャート
【図３】本発明の第１の実施形態に係るＰＬＬ方式発振回路１００に対応したタイミングチャートを示す図
【図４】出力信号Ｄａと制御信号Ｄｄとの値を記憶したＬＵＴの一例を示す図
【図５Ａ】線形なＶＣＯ１０１を用いたときの整数Ｎと制御電圧Ｖｔｕｎｅとの関係を示す図
【図５Ｂ】非線形なＶＣＯ１０１を用いたときの整数Ｎと制御電圧Ｖｔｕｎｅとの関係を示す図
【図５Ｃ】ＰＭ−ＰＭテーブル１１０の具体例を示す図
【図６Ａ】本発明の第２の実施形態に係るＰＬＬ方式発振回路２００の動作の一例を示すフローチャート
【図６Ｂ】本発明の第２の実施形態に係るＰＬＬ方式発振回路２００の動作の一例を示すフローチャート
【図７】本発明の第２の実施形態に係るＰＬＬ方式発振回路２００に対応したタイミングチャートを示す図
【図８】本発明の第３の実施形態に係るポーラ送信回路３００の構成の一例を示すブロック図
【図９】本発明の第４の実施形態に係る通信機器４００の構成の一例を示すブロック図
【図１０】ＶＣＯの回路構成の一例を示す図
【図１１】ＶＣＯの出力振幅Ｖｏに応じたＣ−Ｖ特性の一例を示す図
【図１２】ＶＣＯの非線形性を説明するための図
【図１３】ＶＣＯ５１の出力振幅Ｖｏを一定化させる従来の回路５００の一例を示す図
【図１４Ａ】ＶＣＯ５０１の発振周波数と位相ノイズとの関係を示す図
【図１４Ｂ】ＶＣＯ５０１出力の応答特性が劣化する例を示す図
【図１５】従来の発振器回路５１０を示す図
【発明を実施するための形態】
【００３０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＰＬＬ方式発振回路１００の一例を示すブロック図である。図１において、ＰＬＬ方式発振回路１００は、電圧制御発振器（ＶＣＯ）１０１、ＰＬＬ制御部１０２、振幅検出器１０３、ＡＤＣ１０４、振幅制御部１０５、ＤＡＣ１０６、スイッチ１０７、ＬＰＦ１０８、可変電流源１０９、及びＰＭ−ＰＭテーブル１１０を備える。
【００３１】
ＰＬＬ制御部１０２は、ＶＣＯ１０１の出力周波数を制御するための周波数制御信号（Ｖｔｕｎｅ）を出力する。ＰＬＬ制御部１０２から出力された周波数制御信号（Ｖｔｕｎｅ）は、ＰＭ−ＰＭテーブル１１０を介して、ＶＣＯ１０１に入力される。ＰＭ−ＰＭテーブル１１０は、ＶＣＯ１０１の非線形性を補償するために用いられる。ＰＭ−ＰＭテーブル１１０は、非線形なＶＣＯ１０１を線形動作させるために、ＶＣＯ１０１に入力される周波数制御信号（Ｖｔｕｎｅ）を最適な値に変換するためのテーブルである。ＰＭ−ＰＭテーブル１１０は、ＶＣＯ１０１のチャネル（出力周波数）切替え時に、切替え後のチャネルに対応した最適な値に更新される。
【００３２】
ＶＣＯ１０１は、ＰＭ−ＰＭテーブル１１０を介して入力された周波数制御信号（Ｖｔｕｎｅ）に応じて、所望の周波数の信号を出力する。ＶＣＯ１０１には、可変電流源１０９から電流値が供給される。振幅検出器１０３は、ＶＣＯ１０１の出力振幅を検出し、当該検出したＶＣＯ１０１の出力振幅に応じた出力信号を出力する。ＡＤＣ１０４は、振幅検出器１０３の出力信号をデジタル変換する。ＡＤＣ１０４の出力信号Ｄａは、振幅制御部１０５に入力される。
【００３３】
ＡＤＣ１０４は、振幅検出器１０３で発生するノイズを反映しない程度に粗く、振幅検出器１０３の出力信号をデジタル変換することが好ましい。これによって、振幅検出器１０３で発生するノイズの影響を低減することができる。これは、振幅検出器１０３で発生するノイズの大きさに比べてＡＤＣ１０４の精度がある程度粗い場合、振幅検出器１０３で発生するノイズがＡＤＣ１０４の分解能の中に埋もれてしまうためである。一例としては、振幅検出器１０３で発生するノイズが約１００ナノＶであり、ＡＤＣ１０４の精度が約２ｍＶ程度であるような場合、ＡＤＣ１０４は、振幅検出器１０３で発生するノイズを反映しない。
【００３４】
振幅制御部１０５は、振幅検出器１０３が検出したＶＣＯ１０１の出力振幅が所望の振幅になるように、可変電流源１０９の電流値を制御する。具体的には、振幅制御部１０５は、ＡＤＣ１０４の出力信号Ｄａに基づいて、可変電流源１０９がＶＣＯ１０１に供給する電流値を制御するための制御信号Ｄｄを出力する。ＤＡＣ１０６は、振幅制御部１０５が出力した制御信号Ｄｄをアナログ変換する。ＬＰＦ１０８は、ＤＡＣ１０６を介して入力された制御信号Ｄｄからスプリアスを除去し、不要輻射の発生を防止する。
【００３５】
スイッチ１０７は、ＬＰＦ１０８をＤＡＣ１０６と可変電流源１０９との間に接続するか否かを切り替える。具体的には、スイッチ１０７は、ＶＣＯ１０１のチャネル（出力周波数）切り替え時にオンに切り替えられる。この場合、ＤＡＣ１０６と可変電流源１０９とが、スイッチ１０７を介して接続される。一方、スイッチ１０７は、ＶＣＯ１０１が所望チャネル（所望周波数）の信号を出力時にオフに切り替えられる。この場合、ＤＡＣ１０６と可変電流源１０９とが、ＬＰＦ１０８を介して接続される。ＶＣＯ１０１のチャネル（すなわち、出力周波数）切り替え時に、スイッチ１０７をオンに切り替え、ＬＰＦ１０８の接続を外すのは、チャネル切り替え時の回路の応答速度を早めるためである。また、ＶＣＯ１０１が所望チャネル（所望周波数）の信号を出力時に、ＬＰＦ１０８が接続されることで、回路の応答速度は若干遅くなるが、ＶＣＯ１０１の温度変動に対しては高い追随性は必要ないので、回路の応答速度に関する問題は発生しない。すなわち、ＰＬＬ方式発振回路１００は、スイッチ１０７によってＬＰＦ１０８を接続するか否かを切り替えることで、チャネル切り替え時の応答速度を犠牲にすることなく、不要輻射の発生を防止することができる。
【００３６】
可変電流源１０９は、振幅制御部１０５から出力された制御信号Ｄｄに応じた電流値をＶＣＯ１０１に供給する。
【００３７】
なお、ＰＬＬ方式発振回路１００は、ＡＤＣ１０４及びＤＡＣ１０６を備えない構成であってもよい。例えば、ＰＬＬ方式発振回路１００は、振幅検出器１０３がデジタル信号を出力する場合には、ＡＤＣ１０４を備える必要はない。あるいは、振幅検出器１０３がアナログ信号を出力する場合であっても、振幅制御部１０５がアナログ部品から構成される場合には、ＡＤＣ１０４を備える必要はない。また、ＰＬＬ方式発振回路１００は、振幅制御部１０５がアナログ信号を出力する場合には、ＤＡＣ１０６を備える必要はない。あるいは、振幅制御部１０５がデジタル信号を出力する場合であっても、ＬＰＦ１０８及び可変電流源１０９がアナログ部品から構成される場合には、ＤＡＣ１０６を備える必要はない。
【００３８】
次に、本発明の第１の実施形態に係るＰＬＬ方式発振回路１００の動作について、図２及び図３を用いて説明する。図２は、本発明の第１の実施形態に係るＰＬＬ方式発振回路１００の動作の一例を示すフローチャートである。図３は、本発明の第１の実施形態に係るＰＬＬ方式発振回路１００に対応したタイミングチャートを示す図である。図２及び図３を参照して、振幅制御部１０５は、基地局からチャネル切り替え信号を受信すると（ステップＳ１１）、スイッチ１０７をオンにしＬＰＦ１０８をバイパスすると共に、リセット信号（ＮＲＥＳＥＴ）をＤＡＣ１０６に出力し、ＤＡＣ１０６をリセットする（ステップＳ１２）。これによって、ＤＡＣ１０６と可変電流源１０９とがＬＰＦ１０８を介さずに接続されると共に、ＤＡＣ１０６の出力が初期化される。
【００３９】
次に、振幅制御部１０５は、初期値Ｄｄ０を制御信号Ｄｄに設定してＤＡＣ１０６に出力する（ステップＳ１３）。初期値Ｄｄ０は、出荷時等に設定された１つの値であってもよいし、精度を高めるためチャネル切り替え信号に対応させた複数の値であってもよい。ここでは、振幅制御部１０５は、初期値Ｄｄ０をＬＵＴ等に予め記憶しているものとする。このタイミングで、ＰＬＬ制御部１０２は、ＶＣＯ１０１のサブバンドを選択し、ＰＬＬをロックする（ステップＳ１４）。
【００４０】
このときに、振幅検出器１０３がＶＣＯ１０１の出力振幅を検出し、ＡＤＣ１０４が振幅検出器１０３の出力信号をデジタル変換する。ＡＤＣ１０４の出力信号Ｄａは、振幅制御部１０５に入力される。振幅制御部１０５は、ＡＤＣ１０４の出力信号Ｄａの電圧を測定する（ステップＳ１５）。このときの測定値を基準値Ｖａｌｕｅ＿ＲＥＦとする。必要がある場合には、振幅制御部１０５は、スイッチ１０７がオンになっているこのタイミングで、ＰＭ−ＰＭテーブルを更新する（ステップＳ１６）。ＰＭ−ＰＭテーブル１１０の更新方法については後に説明する。
【００４１】
振幅制御部１０５は、スイッチ１０７をオフし、ＤＡＣ１０６と可変電流源１０９との間にＬＰＦ１０８を接続する（ステップＳ１７）。ＰＬＬ方式発振回路１００は、スイッチ１０７がオンになっているタイミングで、ＰＭ−ＰＭテーブル１１０を更新することで、ＰＭ−ＰＭテーブル１１０の更新に要する時間を短縮することができる。これによって、チャネル切替えに要する時間（スイッチ１０７をオンにし、ＰＭ−ＰＭテーブル１１０を更新し、スイッチ１０７をオフし、信号を送信するまでの時間）を短縮することができる。具体的には、チャネル切替え動作を、非送信スロット内（適用されるシステムに応じて異なるが、２００μｓｅｃ〜２５０μｓｅｃ程度）で終わらせる必要がある。
【００４２】
次に、振幅制御部１０５は、スイッチ１０７をオフしてから、所定時間Ｔが経過後に（ステップＳ１８）、ＡＤＣ１０４の出力信号Ｄａの電圧を測定する（ステップＳ１９）。このときの測定値をＶａｕｌｅ＿ＮＥＷとする。所定時間Ｔは、適用されるシステムに応じて異なるが、例えば、６６０μｓｅｃ〜２０ｍｓｅｃ程度に設定される。
【００４３】
振幅制御部１０５は、（式１）を用いて、変更後初期値Ｄｄｎの値を算出する（ステップＳ２０）。ただし、（式１）において、係数ａ１は、ＶＣＯ１０１の出力振幅の変動幅と、制御信号Ｄｄの変動幅との関係を示す値であり、例えば、工場出荷時等にサンプル毎に設定される。そして、振幅制御部１０５は、算出した変更後初期値Ｄｄｎを制御信号Ｄｄに設定し、当該制御信号ＤｄをＤＡＣ１０６及びＬＰＦ１０８を介して、可変電流源１０９に出力する（ステップＳ２１）。
変更後初期値Ｄｄｎ＝制御信号Ｄｄ−（Ｖａｕｌｅ＿ＮＥＷ−Ｖａｕｌｅ＿ＲＥＦ）・係数ａ１        ・・・（式１）
【００４４】
以降、所定時間Ｔが経過する毎に、ステップＳ１８からステップＳ２１までの動作を繰り返す。これによって、ＰＬＬ方式発振回路１００は、ＰＬＬロック後のＶＣＯ１０１の出力振幅の温度変動を低減することができる。
【００４５】
なお、ＰＬＬ方式発振回路１００は、予め図２を用いて説明した処理を行うことで、ＡＤＣ１０４の出力信号Ｄａに対応した最適な制御信号Ｄｄの値をＬＵＴ（図４参照）に記憶しておいてもよい。これによって、ＰＬＬ方式発振回路１００は、当該ＬＵＴを参照することで、ＶＣＯ１０１の出力振幅が所望の振幅になるように、可変電流源１０９の電流値を制御することができる。
【００４６】
ＰＭ−ＰＭテーブル１１０の更新方法の一例について説明する。振幅制御部１０５は、ＶＣＯ１０１のチャネル切り替え時にスイッチ１０７がオンになっているタイミングで、ＰＬＬ制御部１０２を用いて、周波数制御信号（Ｖｔｕｎｅ）を変化させる。そして、そのときのＶＣＯ１０１の出力周波数の変化から、ＰＭ−ＰＭテーブル１１０を最適な値に更新する。なお、上述した説明では、振幅制御部１０５がＰＭ−ＰＭテーブル１１０を更新するとしたが、ＰＬＬ制御部１０２が更新するものであってもよいし、別途制御部を設けて、当該制御部が更新するものであってもよい。
【００４７】
より具体的には、ＰＬＬ制御部１０２は、参照信号（Ｆｒｅｆ）の整数倍の出力周波数の信号（ｆｏｕｔ）を得るために用いられる。このため、ＰＬＬがロックされている定常状態では、（式２）の関係が成立する。ただし、Ｎは任意の整数であり、参照信号（Ｆｒｅｆ）が一定であるものとする。（式２）の関係は、ＶＣＯ１０１が線形であっても、非線形であっても成立する。
ｆｏｕｔ＝Ｎ×Ｆｒｅｆ    ・・・（式２）
【００４８】
図５Ａは、理想的な（線形な）ＶＣＯ１０１を用いたときの整数Ｎと制御電圧Ｖｔｕｎｅとの関係を示す図である。図５Ｂは、現実の（非線形な）ＶＣＯ１０１を用いたときの整数Ｎと制御電圧Ｖｔｕｎｅとの関係を示す図である。この例では、切替え後の送信チャネルを１００（Ｎ＝１００）だと仮定する。ＰＬＬ制御部１０２は、ＶＣＯ１０１のチャネル切り替え時にスイッチ１０７がオンになっているタイミングで、整数Ｎを９８〜１０２まで変化させる。
【００４９】
図５Ａに示すように、線形なＶＣＯ１０１を用いたときは、整数Ｎ（９８〜１０２）を変化させたとき、出力周波数ｆｏｕｔに応じた制御電圧Ｖｔｕｎｅ（Ｖ１〜Ｖ５）の間隔が等間隔になるはずである。一方、図５Ｂに示すように、非線形なＶＣＯ１０１を用いたときは、整数Ｎ（９８〜１０２）を変化させたとき、出力周波数に応じた制御電圧Ｖｔｕｎｅ（Ｖ１'〜Ｖ５'）の間隔は、等間隔にならない。この図５Ａと図５Ｂとの関係を利用して、ＰＭ−ＰＭテーブル１１０が生成される。すなわち、図５Ａに示すＶ１〜Ｖ５が入力されたときに、図５Ｂに示すＶ１'〜Ｖ５'を出力されるように、ＰＭ−ＰＭテーブル１１０（図５Ｃ参照）が生成される。
【００５０】
以上のように、本発明の第１の実施形態に係るＰＬＬ方式発振回路１００によれば、ＡＤＣ１０４が振幅検出器１０３の出力信号をデジタル変換することで、振幅検出器１０３で発生するノイズの影響を低減することができる。また、ＶＣＯ１０１のチャネル切り替え時にスイッチ１０７をオンにし、ＬＰＦ１０８の接続を外すことで、チャネル切り替え時の回路の応答速度を早めることができる。また、ＶＣＯ１０１が所望チャネルの信号を出力時にスイッチ１０７をオフし、ＬＰＦ１０８を接続することで、チャネル切り替え時の応答速度を犠牲にすることなく、不要輻射の発生を防止することができる。これによって、ＰＬＬ方式発振回路１００は、ＶＣＯ１０１の変調感度のばらつきを低減し、高速、高精度に所望の出力振幅を得ることができる。
【００５１】
（第２の実施形態）
第１の実施形態に係るＰＬＬ方式発振回路１００は、（式１）で用いる係数ａ１として工場出荷時等にサンプル毎に設定されたものを用いた。このため、回路の個体ばらつきによっては、係数ａ１に誤差が生じ、所望の出力振幅に至るまでに、時間がかかる場合があった。そこで、第２の実施形態に係るＰＬＬ方式発振回路２００は、第１の実施形態に係るＰＬＬ方式発振回路１００と比較して、回路毎に最適な係数ａ１を算出する手順を追加する。
【００５２】
本発明の第２の実施形態に係るＰＬＬ方式発振回路２００の動作について、図６Ａ、図６Ｂ及び図７を用いて説明する。第２の実施形態に係るＰＬＬ方式発振回路２００の構成は、第１の実施形態に係るＰＬＬ方式発振回路１００と同様であるので、図１を援用する。図６Ａ及び図６Ｂは、本発明の第２の実施形態に係るＰＬＬ方式発振回路２００の動作の一例を示すフローチャートである。図７は、本発明の第２の実施形態に係るＰＬＬ方式発振回路２００に対応したタイミングチャートを示す図である。図６Ａにおいて、ステップＳ１１からステップＳ１５まで、及びステップＳ１６からステップＳ２２までの動作は、第１の実施形態で図２を用いて説明したものと同じであるので、説明を省略する。
【００５３】
図６Ｂ及び図７を参照して、振幅制御部１０５は、ＡＤＣ１０４の出力信号Ｄａを測定した後に（ステップＳ１５）、初期値Ｄｄ０に所定値Ａを加算した値を制御信号Ｄｄに設定する（ステップＳ２１）。このときに、振幅検出器１０３がＶＣＯ１０１の出力振幅を検出し、ＡＤＣ１０４が振幅検出器１０３の出力信号をデジタル変換する。ＡＤＣ１０４の出力信号Ｄａは、振幅制御部１０５に入力される。振幅制御部１０５は、ＡＤＣ１０４の出力信号Ｄａの電圧を測定する（ステップＳ２２）。このときの測定値をＶａｌｕｅ＿Ｄ１とする。
【００５４】
次に、振幅制御部１０５は、初期値Ｄｄ０から所定値Ａを減算した値を制御信号Ｄｄに設定する（ステップＳ２３）。このときに、振幅検出器１０３がＶＣＯ１０１の出力振幅を検出し、ＡＤＣ１０４が振幅検出器１０３の出力信号をデジタル変換する。ＡＤＣ１０４の出力信号Ｄａは、振幅制御部１０５に入力される。振幅制御部１０５は、ＡＤＣ１０４の出力信号Ｄａの電圧を測定する（ステップＳ２４）。このときの測定値をＶａｌｕｅ＿Ｄ２とする。
【００５５】
次に、振幅制御部１０５は、（式３）を用いて、係数ａ１の値を算出する（ステップＳ２５）。
係数ａ１＝２Ａ／（Ｖａｌｕｅ＿Ｄ１−Ｖａｌｕｅ＿Ｄ２）        ・・・（式３）
【００５６】
以上のように、本発明の第２の実施形態に係るＰＬＬ方式発振回路２００は、ＶＣＯ１０１のチャネル切り替え時に、回路毎に最適な係数ａ１を算出することで、第１の実施形態と比較して、より高速、高精度にＶＣＯ１０１の出力振幅を一定化することが可能となる。
【００５７】
また、上述した説明では、係数ａ１の算出処理（ステップＳ２１〜Ｓ２５）をステップＳ１５の後で行ったが、この処理を回路の電源投入時等に予め行っておくことで、より高速にＶＣＯ１０１の出力振幅を一定化させることが可能となる。また、周波数制御信号（Ｖｔｕｎｅ）に応じて係数ａ１の値が変化する場合は、周波数制御信号（Ｖｔｕｎｅ）が変化した複数の時点で係数ａ１を算出することが望ましい。
【００５８】
（第３の実施形態）
図８は、本発明の第３の実施形態に係るポーラ送信回路３００の構成の一例を示すブロック図である。図８を参照して、第３の実施形態に係るポーラ送信回路３００は、座標変換部３０１、ＤＡＣ３０２、フィルタ３０３、ΔΣ変調器３０４、ＰＬＬ方式発振回路３０５、及びＰＡ３０６を備える。ＰＬＬ方式発振回路３０５には、上述した第１〜２の実施形態のいずれかに記載のＰＬＬ方式発振回路が用いられる。
【００５９】
ポーラ送信回路３００において、座標変換部３０１には、直交データであるＩ，Ｑデータが入力される。座標変換部３０１は、直交データであるＩ，Ｑデータを極座標データである振幅信号及び位相信号に変換する。振幅信号は、ＤＡＣ３０２でアナログ変換され、フィルタ３０３でＤＡＣ３０２の不要な折り返しノイズを減衰させ、ＰＡ３０６に供給される。位相信号は、ΔΣ変調器３０４でΔΣ変調され、ＰＬＬ方式発振回路３０５に入力される。ＰＬＬ方式発振回路３０５は、ΔΣ変調器３０４を介して入力された位相信号に応じた周波数の信号を出力する。
【００６０】
ここで、座標変換部３０１に入力されるＩ，ＱデータをＩ（ｔ）、Ｑ（ｔ）で表すと、フィルタ３０３の出力信号Ｒ（ｔ）は、（式４）を用いて表すことができる。また、ＰＬＬ方式発振回路３０５の出力信号φ（ｔ）は、（式５）を用いて表すことができる。また、ＰＡ３０６の出力信号Ｓ（ｔ）は、（式６）を用いて表すことができる。ただし、α、βには任意の値が入力される。
【００６１】
【数１】
2010004524.tif 000003
【数２】
2010004524.tif 000004
【数３】
2010004524.tif 000005
【００６２】
（第４の実施形態）
図９は、本発明の第４の実施形態に係る通信機器の構成の一例を示すブロック図である。図９を参照して、第４の実施形態に係る通信機器４００は、送信回路４１０、受信回路４２０、アンテナ共用器４３０、及びアンテナ４４０を備える。送信回路４１０は、上述した第３の実施形態に記載のポーラ送信回路３００を用いて構成される。アンテナ共用器４３０は、送信回路４１０から出力された送信信号をアンテナ４４０に伝達し、受信回路４２０に送信信号が漏れるのを防ぐ。また、アンテナ共用器４３０は、アンテナ４４０から入力された受信信号を受信回路４２０に伝達し、受信信号が送信回路４１０に漏れるのを防ぐ。
【００６３】
従って、送信信号は、送信回路４１０から出力され、アンテナ共用器４３０を介してアンテナ４４０から空間に放出される。受信信号は、アンテナ４４０で受信され、アンテナ共用器４３０を介して受信回路４２０で受信される。第４の実施形態に係る通信機器４００は、第３の実施形態に記載のポーラ送信回路３００を送信回路４１０として備えることで、送信信号４１０の線形性を確保しつつ、かつ無線装置としての低歪みを実現することができる。また、送信回路４１０の出力に方向性結合器などの分岐がないため、送信回路４１０からアンテナ４４０までの損失を低減することが可能であり、送信時の消費電力を低減することができ、無線通信機器として、長時間の使用が可能となる。なお、通信機器４００は、送信回路４１０とアンテナ４４０とのみを備えた構成であってもよい。
【００６４】
以上、本発明を詳細に説明してきたが、前述の説明はあらゆる点において本発明の例示にすぎず、その範囲を限定しようとするものではない。本発明の範囲を逸脱することなく種々の改良や変形を行うことができることは言うまでもない。
【産業上の利用可能性】
【００６５】
本発明にかかるＰＬＬ方式発振回路は、携帯電話や無線LANなど通信機器に用いられる発振回路等として有用である。
【符号の説明】
【００６６】
１００，２００    ＰＬＬ方式発振回路
１０１    電圧制御発振器（ＶＣＯ）
１０２    ＰＬＬ制御部
１０３    振幅検出器
１０４    ＡＤＣ
１０５    振幅制御部
１０６    ＤＡＣ
１０７    スイッチ
１０８    ＬＰＦ
１０９    可変電流源
３００    ポーラ送信回路
３０１    座標変換部
３０２    ＤＡＣ
３０３    フィルタ
３０４    ΔΣ変調器
３０５    ＰＬＬ方式発振回路
３０６    ＰＡ
４００    通信機器
４１０    送信回路
４２０    受信回路
４３０    アンテナ共用器
４４０    アンテナ
５００    従来の回路
５０１    電圧制御発振器（ＶＣＯ）
５０２    振幅検出器
５０３    誤差検出アンプ
５０４    ＬＰＦ
５０５    可変電流源
５１０    従来の発振器回路
５１１    ＬＣ共振器
５１２    増幅器
５１３    電流源
５１４    スイッチ
５１５    制御部
５１６    振幅検出部
【図１】
2010004524.tif 000006
【図２】
2010004524.tif 000007
【図３】
2010004524.tif 000008
【図４】
2010004524.tif 000009
【図５Ａ】
2010004524.tif 000010
【図５Ｂ】
2010004524.tif 000011
【図５Ｃ】
2010004524.tif 000012
【図６Ａ】
2010004524.tif 000013
【図６Ｂ】
2010004524.tif 000014
【図７】
2010004524.tif 000015
【図８】
2010004524.tif 000016
【図９】
2010004524.tif 000017
【図１０】
2010004524.tif 000018
【図１１】
2010004524.tif 000019
【図１２】
2010004524.tif 000020
【図１３】
2010004524.tif 000021
【図１４Ａ】
2010004524.tif 000022
【図１４Ｂ】
2010004524.tif 000023
【図１５】
2010004524.tif 000024