(57)【要約】【課題】同期喪失によって発生するデータ転送の中断時間を短縮することのできるネットワークの再接続方法を提供する。【解決手段】ポートの同期喪失が検出された場合に（ステップＳ２でＹＥＳ）、ポートをアクティブステートからサスペンドステートに遷移させる。続いて、上記同期喪失の検出から所定時間経過後に、他ノードからのバイアス電圧を検出した場合に（ステップＳ４でＹＥＳ）、リジュームステートにて再同期化を実行させる（ステップＳ３５）。この再同期化に成功すると（ステップＳ６でＹＥＳ）、ポートをリジュームステートからアクティブステートに復帰させる（ステップＳ７）。【選択図】図６
2010272950.tif 000002
【特許請求の範囲】
【請求項１】
複数のノードがポートを介して接続されるネットワークの接続方法において、
前記ポートの同期喪失が検出された場合に、前記ポートを接続状態から低消費電力状態に遷移させ、前記ポートを前記低消費電力状態から未接続状態に遷移させることなく、前記低消費電力状態にて前記ポートの接続処理を開始することを特徴とするネットワークの接続方法。
【請求項２】
前記接続処理は、前記ポートの同期喪失検出後に前記ポートの再同期化を実行するステップを含むことを特徴とする請求項１に記載のネットワークの接続方法。
【請求項３】
前記接続処理は、前記ポートの同期喪失検出後から所定時間経過するまで待機するステップと、前記所定時間経過後に前記ポートの再同期化を実行するステップとを含むことを特徴とする請求項１又は２に記載のネットワークの接続方法。
【請求項４】
前記接続処理は、前記ポートの同期喪失検出後から所定時間経過するまで待機するステップと、前記所定時間経過後に相手ノードから出力されるバイアス電圧を検出するステップと、前記バイアス電圧の検出後に前記ポートの再同期化を実行するステップとを含むことを特徴とする請求項１〜３のいずれか１つに記載のネットワークの接続方法。
【請求項５】
前記接続処理は、前記再同期化に失敗した場合に、前記再同期化の回数又は当該接続処理の時間が制限値を超えているか否かを判定する判定ステップを含み、
前記判定ステップにおいて、前記再同期化の回数又は前記接続処理の時間が前記制限値以内である場合には前記接続処理を再度開始するとともに、前記再同期化の回数又は前記接続処理の時間が前記制限値を超えている場合には前記ポートを前記未接続状態に遷移させることを特徴とする請求項２〜４のいずれか１つに記載のネットワークの接続方法。
【請求項６】
バスケーブルによって他ノードのポートと接続される自ノードのポートと、
前記自ノードのポートの同期喪失を検出した場合に、該ポートを接続状態から低消費電力状態に遷移させるとともに、前記自ノードのポートを前記低消費電力状態から未接続状態に遷移させることなく、前記低消費電力状態にて前記自ノードのポートの接続処理を開始させる物理層制御回路と、
を備えることを特徴とするインターフェース装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ネットワークの接続方法及びインターフェース装置に関するものである。
【背景技術】
【０００２】
近年、大量の音声や画像データを扱うパーソナルコンピュータ、デジタルビデオカメラやカラーページプリンタといったノード間を互いに結ぶシリアルインターフェースの一つとしてＩＥＥＥ１３９４ｂ−２００２規格やＩＤＢ−１３９４規格が注目されている。
【０００３】
この種の規格のネットワークでは、ノード間を結ぶバスケーブルに静電気などの外来ノイズが乗ると、そのノイズ強度によっては論理的な接続が切断される場合がある。すなわち、ノイズによって同期喪失が発生すると、その同期喪失の発生したノード間のポートが論理的に切断される。このようにノード間が論理的に切断されると、そのノード間ではデータ転送を行うことができない。但し、上記規格に準拠したデータ転送方式では、ノイズによってデータ転送が中断された後に、データ転送が可能な接続状態に自動的に復帰させるための再接続処理が行われる。
【０００４】
詳述すると、図１５及び図１６に示すように、各ノードのポートが接続状態（ステップＳ３１）のときに同期喪失が検出されると（ステップＳ３２でＹＥＳ）、その同期喪失の発生したノードのポート間が論理的に切断される。この論理的な切断に伴ってバスリセットが発生される（ステップＳ３３）。次に、各ノードからトーン信号ＴＳが送信され（ステップＳ３４）、相手ノードからのトーン信号が検出されると（ステップＳ３５でＹＥＳ）、スピードネゴシエーションが実施される（ステップＳ３６）。このスピードネゴシエーションが正常に完了すると、ポート間の同期化が実行される（ステップＳ３７）。ポート間の同期化が完了すると、ループテストが実施され（ステップＳ３８）、トポロジ内にループが検出されなければバスリセットが発生される（ステップＳ３９）。これにより、データ転送が可能な接続状態に復帰され、データ転送が再開される。
【０００５】
なお、上記従来技術に関連する先行技術として、特許文献１，２が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−０９４１８９号公報
【特許文献２】特開２００２−０６３１２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、従来の再接続処理では、上記ステップＳ３２〜Ｓ４０の一連の処理を完了するまでに、すなわち同期喪失を検出してからデータ転送が可能な状態に復帰するまでに約６００〜７００ｍｓという多大な時間を要する。従って、映像や音声データを転送中にノイズによって同期喪失が発生すると、約６００〜７００ｍｓだけデータ転送が中断されることになるため、転送中の映像や音声データが途切れ、映像や音声の乱れとして利用者に認識されるという問題がある。
【０００８】
ネットワークの接続方法で、同期喪失によって発生するデータ転送の中断時間を短縮することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一側面によれば、ポートの同期喪失が検出された場合に、前記ポートを接続状態から低消費電力状態に遷移させ、前記ポートを前記低消費電力状態から未接続状態に遷移させることなく、前記低消費電力状態にて前記ポートの接続処理を開始する。
【発明の効果】
【００１０】
本発明の一側面によれば、同期喪失によって発生するデータ転送の中断時間を短縮することができるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】ネットワークシステムを示すブロック図。
【図２】インターフェース回路を示すブロック図。
【図３】送信回路と受信回路の内部構成例を示す回路図。
【図４】ステートマシンの状態遷移を説明するための説明図。
【図５】バスリセット生成条件を説明するための説明図。
【図６】再同期化方法を説明するためのフローチャート。
【図７】（ａ）〜（ｃ）再同期化方法を説明するためのブロック図。
【図８】再同期化方法を説明するための説明図。
【図９】（ａ）（ｂ）再同期化及びその前後の処理を説明するための説明図。
【図１０】（ａ）（ｂ）再同期化及びその前後の処理を説明するための説明図。
【図１１】（ａ）（ｂ）再同期化及びその前後の処理を説明するための説明図。
【図１２】変形例の再同期化方法を説明するためのフローチャート。
【図１３】変形例の再同期化方法を説明するための説明図。
【図１４】変形例の再同期化方法を説明するためのフローチャート。
【図１５】従来の再接続処理を説明するためのフローチャート。
【図１６】従来の再接続処理を説明するための説明図。
【発明を実施するための形態】
【００１２】
（第１実施形態）
以下、第１実施形態を図１〜図９に従って説明する。図１は、シリアルインターフェースの車載用規格であるＩＤＢ−１３９４に準拠したデータ転送を行うネットワークシステムを概略的に示す。
【００１３】
図１に示すように、ネットワークシステムは、物理的に接続された複数（本実施形態では、３つ）のノードＡ，Ｂ，Ｃを含む。ノードＡは、インターフェース回路１０Ａに設けられた複数（本実施形態では、２つ）のポートＰ１Ａ，Ｐ２Ａを備えている。ノードＢは、インターフェース回路１０Ｂに設けられた２つのポートＰ１Ｂ，Ｐ２Ｂを備えている。ノードＣは、インターフェース回路１０Ｃに設けられた２つのポートＰ１Ｃ，Ｐ２Ｃを備えている。
【００１４】
ノードＡのポートＰ１Ａは、２組のペアケーブルを含むＩＤＢ−１３９４バスケーブル（バスケーブル）１ａによってノードＢのポートＰ１Ｂと接続されている。ノードＡのポートＰ２Ａは、バスケーブル１ｂによってノードＣのポートＰ１Ｃと接続されている。このようにノードＡ〜Ｃ及びバスケーブル１ａ，１ｂによって、デイジーチェーン型のトポロジ（システム構成）が形成されている。
【００１５】
なお、ノードＡ〜Ｃは、例えばナビゲーション装置やリアディスプレイ等の接続ポイントの総称である。
次に、各ノードＡ〜Ｃが備えるインターフェース回路１０Ａ〜１０Ｃの内部構成について図２に従って説明する。図２は、ノードＡのポートＰ１ＡとノードＢのポートＰ１Ｂとが接続された状態を示すブロック図である。なお、ここではノードＡのポートＰ１Ａについて具体的に説明するが、ポートＰ２Ａも同様の構成を備えている。
【００１６】
インターフェース回路１０Ａは、上記ポートＰ１Ａと、ポートＰ２Ａ（図２では図示略）と、物理層制御回路４０Ａと、リンク層制御回路５０Ａとを含む。ポートＰ１Ａは、送信回路２０Ａ及び受信回路３０Ａを備えている。
【００１７】
送信回路２０Ａは、ペアケーブルＴＰＢ１，ＸＴＰＢ１とペアケーブルＴＰＡ２，ＸＴＰＡ２とを介してノードＢの受信回路３０Ｂに接続される。この送信回路２０Ａは、物理層制御回路４０Ａから入力される電気信号（例えばパケットデータＰＤ）をＩＤＢ−１３９４規格の電気信号に変換して相手ノード（他ノード）Ｂの受信回路３０Ｂに送信する。具体的には、送信回路２０Ａは、物理層制御回路４０Ａから入力される８ビットデータに対してスクランブル処理を施し、その処理後の電気信号を８ビット／１０ビットコード変換し、変換後の１０ビットデータを相手ノードＢに送信する。また、送信回路２０Ａは、物理層制御回路４０Ａから入力される動作信号ＥＮに基づいて、一定電圧であるバイアス電圧Ｖｂを生成し、そのバイアス電圧ＶｂをペアケーブルＴＰＢ１，ＸＴＰＢ１に供給する。
【００１８】
受信回路３０Ａは、ペアケーブルＴＰＡ１，ＸＴＰＡ１とペアケーブルＴＰＢ２，ＸＴＰＢ２とを介してノードＢの送信回路２０Ｂに接続される。この受信回路３０Ａは、相手ノードＢの送信回路２０Ｂから送信される信号を装置内部で扱う電気信号（例えばパケットデータＰＤ）に変換して物理層制御回路４０Ａに出力する。具体的には、受信回路３０Ａは、受信した１０ビットデータを１０ビット／８ビットコード変換し、変換後の８ビットデータに対してデスクランブル処理を施し、その処理後の電気信号を物理層制御回路４０Ａに出力する。また、受信回路３０Ａは、物理層制御回路４０Ａから入力される動作信号ＥＮに基づいて、上記バイアス電圧Ｖｂを検出して検出信号ＤＳを物理層制御回路４０Ａに出力する。
【００１９】
物理層制御回路４０Ａは、ステートマシン４１Ａを備えてポートの接続管理を行う。また、物理層制御回路４０Ａは、ポートの同期化及び再同期化などを行う。すなわち、物理層制御回路４０Ａは、相手ノードＢから自ノードＡの受信回路３０Ａを介して入力される同期化用データに基づいて、ノードＡ，Ｂのポート間の同期化を行う。また、物理層制御回路４０Ａは、同期化が完了した後も継続して、相手ノードＢから入力される電気信号（１０ビットデータ）に基づいて、ノードＡ，Ｂのポート間の同期が喪失していないかを判定する。ここで、ポートの同期化とは、送信側ノードのポートから送信される同期化用データを受信側ノードのポートで認識できるようになるまで、スクランブル処理／デスクランブル処理のトレーニングを行うことである。すなわち、送信側ノードのポートから送信される同期化用データが受信側ノードのポートで認識できるようになれば、ポートの同期化が完了（成功）する。なお、本実施形態においてポートの再同期化とは、データ転送が可能な接続状態で同期喪失が発生した後に、リジュームステートＳＴ７（図４参照）において再度同期化を行うことを言う。
【００２０】
また、物理層制御回路４０Ａは、電気信号から論理信号への変換処理、論理信号から電気信号への変換処理を行う。すなわち、物理層制御回路４０Ａは、リンク層制御回路５０Ａに接続され、相手ノードＢから自ノードＡの受信回路３０Ａを介して入力される電気信号をリンク層制御回路５０Ａに出力する。このとき、物理層制御回路４０Ａは、電気信号をリンク層制御回路５０Ａが扱う論理信号に変換する役割を果たす。また、物理層制御回路４０Ａは、リンク層制御回路５０Ａから入力される論理信号（例えばパケットデータＰＤ）を送信回路２０Ａに出力する。このとき、物理層制御回路４０Ａは、リンク層制御回路５０Ａが扱う論理信号を電気信号に変換する役割を果たす。さらに、物理層制御回路４０Ａは、受信したパケットデータＰＤを受信したポートとは異なるポートに転送（リピート転送）する。
【００２１】
リンク層制御回路５０Ａは、物理層制御回路４０Ａから入力される論理信号（例えばパケットデータＰＤ）のヘッダ部に基づいて、自身宛のパケットであるかを判断する。リンク層制御回路５０Ａは、受信したパケットデータＰＤが自身宛であるときには、ＣＲＣチェック等を行って、パケットデータＰＤ内のデータ部を上位装置（ホストコンピュータ等）に供給する。
【００２２】
また、リンク層制御回路５０Ａは、上記ホストコンピュータ等から入力されるデータ部に基づいて、ＩＤＢ−１３９４規格に準拠したパケットデータＰＤを生成し、そのパケットデータＰＤ（論理信号）を物理層制御回路４０Ａに出力する。
【００２３】
次に、物理層制御回路４０ＡにおいてポートＰ１Ａの再接続処理（再同期化）に関連する主要な構成について説明する。
物理層制御回路４０Ａは、ステートマシン４１Ａと、同期化判定回路４２Ａと、タイマ４３Ａと、バイアス電圧制御回路４４Ａと、レジスタ４５Ａとを含み、図６に示す再接続処理を実行することが可能である。以下の説明では、従来（図１５）の再接続処理と区別するために、図６の再接続処理を「短縮再接続処理」と言う。
【００２４】
ステートマシン４１Ａは、ポートＰ１Ａの接続状態について、ディスコネクトステートＳＴ１、アンテストステートＳＴ２、ループ・ディスエーブルステートＳＴ３、アクティブステートＳＴ４、サスペンド・イニシエータステートＳＴ５、サスペンドステートＳＴ６、リジュームステートＳＴ７の各ステートの遷移を管理する（図４参照）。
【００２５】
同期化判定回路４２Ａは、相手ノードＢから入力される１０ビットデータが予め用意された１０ビット／８ビットコード変換表に存在するか否かを判定することで、同期喪失が発生したか否かを判定する。
【００２６】
具体的には、同期化判定回路４２Ａは、カウンタ（図示略）を備えている。そのカウンタは、ポートＰ１Ａの受信回路３０Ａが、ノードＢの送信回路２０Ｂから受信される１０ビットデータをコード変換したとき、その変換後の信号が予め用意されたコード変換表に存在しない無効な信号である場合にその数をカウントする。このとき、２回連続して有効な信号を受信すると、カウンタから「１」減算するようになっている。そして、カウンタのカウント値が予め定められた所定値（例えば「４」）に達した時、同期化判定回路４２Ａは、同期喪失が発生したと判定する。このように同期喪失を検出すると、同期化判定回路４２Ａは、同期喪失を検出したことを示す判定信号ＪＳをステートマシン４１Ａ、タイマ４３Ａ及びバイアス電圧制御回路４４Ａに出力する。
【００２７】
また、同期化判定回路４２Ａは、再同期化回数が制限値を超えたか否かを判定し、その判定結果をステートマシン４１Ａに出力する。ここで、上記制限値は、同期喪失の発生によるデータ転送の中断時間の短縮に効果がある値であり、シミュレーション等の結果に基づいて予め設定される。
【００２８】
タイマ４３Ａは、同期化判定回路４２Ａからの判定信号ＪＳの入力に応じてカウント動作を開始し、同期喪失から所定時間（ノイズガード時間）だけカウント動作を行う。タイマ４３Ａは、上記カウント動作が終了したときに、その終了を示す制御信号ＣＳをバイアス電圧制御回路４４Ａに出力する。ここで、上記所定時間は、当該ネットワークで回避したいノイズの持続時間よりも長くなるように設定されている。例えば所定時間は、瞬間的なノイズが発生してからそのノイズが消失するまでの時間よりも長くなる値で、且つ従来の再接続処理に要する時間（６００〜７００ｍｓ）よりも十分に短くなる値（例えば１００ｍｓ）であり、シミュレーション等の結果に基づいて予め設定される。
【００２９】
バイアス電圧制御回路４４Ａは、同期化判定回路４２Ａからの判定信号ＪＳに基づいて、送信回路２０Ａに動作信号ＥＮを出力する。また、バイアス電圧制御回路４４Ａは、タイマ４３Ａからの制御信号ＣＳに基づいて、受信回路３０Ａに対して動作信号ＥＮを出力する。
【００３０】
ここで、送信回路２０Ａ及び受信回路３０Ａ（受信回路３０Ｂ）の内部構成を図３に従って説明する。なお、図３は、ノードＡの送信回路２０Ａ及びノードＢの受信回路３０Ｂの回路構成例を示す。
【００３１】
図３に示すように、送信回路２０Ａにおいて、パケットデータＰＤ等のデータが入力されるデータ入力線は、ドライバ回路２１の入力端子に接続されている。ドライバ回路２１は、データ入力線から入力されたデータに基づいて、ペアケーブルＴＰＢ１，ＸＴＰＢ１に相補信号を出力する。
【００３２】
ペアケーブルＴＰＢ１，ＸＴＰＢ１には、それぞれＰチャネルＭＯＳトランジスタＱＰのドレインが接続されている。各ＭＯＳトランジスタＱＰのソースは、抵抗Ｒａを介して高電位電源ＶＤＤに接続されている。すなわち、一対の抵抗Ｒａ及び一対のＰチャネルＭＯＳトランジスタＱＰは、高電位電源ＶＤＤとペアケーブルＴＰＢ１，ＸＴＰＢ１との間に挿入接続されている。これら一対の抵抗Ｒａ及び一対のＭＯＳトランジスタＱＰがバイアス電圧生成回路２２として機能する。
【００３３】
また、各ＭＯＳトランジスタＱＰのゲートには、インバータ２３を介して上記バイアス電圧制御回路４４Ａから出力される動作信号ＥＮが供給される。すなわち、同期化判定回路４２Ａにて同期喪失が検出され、それに伴ってバイアス電圧制御回路４４ＡからＨレベルの動作信号ＥＮが出力されると、各ＭＯＳトランジスタＱＰのゲートにはＬレベルの信号が入力される。これにより、各ＭＯＳトランジスタＱＰがオンされる。すると、高電位電源ＶＤＤが、ペアケーブルＴＰＢ１，ＸＴＰＢ１と低電位電源であるＧＮＤとの間に挿入接続されている抵抗Ｒｂ及び高抵抗Ｒｃと、上記抵抗Ｒａとで分圧されたバイアス電圧Ｖｂ（図８参照）がペアケーブルＴＰＢ１，ＸＴＰＢ１に印加される。なお、高抵抗Ｒｃは、抵抗Ｒｂよりも十分に大きい抵抗値に設定されている。
【００３４】
上記ペアケーブルＴＰＢ１，ＸＴＰＢ１は、ノードＢの受信回路３０ＢのペアケーブルＴＰＡ２，ＸＴＰＡ２に接続される。このペアケーブルＴＰＡ２，ＸＴＰＡ２は、ＤＣ成分除去用のコンデンサＣ１を介してレシーバ回路３１の入力端子に接続されている。レシーバ回路３１は、ノードＡの送信回路２０ＡからのパケットデータＰＤ等に基づく相補信号を受信し、それらパケットデータＰＤをノードＢの物理層制御回路４０Ｂに出力する。なお、ノードＡの送信回路２０Ａからのバイアス電圧Ｖｂは、コンデンサＣ１の作用によりレシーバ回路３１に入力されないようになっている。
【００３５】
ペアケーブルＴＰＡ２，ＸＴＰＡ２とＧＮＤとの間に挿入接続された各抵抗Ｒｂと高抵抗Ｒｃ（コンデンサＣ２）との接続点Ｎ１には、検出回路３３が接続されている。また、この接続点Ｎ１には、ＮチャネルＭＯＳトランジスタＱＮのドレインが接続されている。このＭＯＳトランジスタＱＮのソースは、低抵抗である抵抗Ｒｄを介してＧＮＤに接続されている。また、ＭＯＳトランジスタＱＮのゲートには、自ノードＢのバイアス電圧制御回路４４Ｂから出力される動作信号ＥＮが供給される。すなわち、タイマ４３Ｂから制御信号ＣＳが出力され、それに伴ってバイアス電圧制御回路４４ＢからＨレベルの動作信号ＥＮが出力されると、ＭＯＳトランジスタＱＮがオンされる。これにより、高抵抗Ｒｃに対して低抵抗Ｒｄが並列に接続されるようになる。
【００３６】
このとき、ノードＡのポートＰ１ＡとノードＢのポートＰ１Ｂとが物理的に接続されていれば、検出回路３３には、上記バイアス電圧Ｖｂに基づく検出電圧Ｖｄが印加される。検出回路３３は、検出電圧Ｖｄが検出されると、物理的に接続された相手ノードが存在することを認識して検出信号ＤＳを自ノードＢのステートマシン４１Ｂに出力する。詳しくは、検出回路３３は、コンパレータであり、一方の入力端子には接続点Ｎ１が接続され、他方の入力端子には予め検出電圧Ｖｄよりも低い電圧値に設定された閾値電圧Ｖｔが入力されている。そして、検出回路３３は、接続点の電位と閾値電圧Ｖｔとを比較して、接続点の電位が閾値電圧Ｖｔよりも高くなったときに、検出信号ＤＳをステートマシン４１Ｂに出力する。このように、これら検出回路３３、抵抗Ｒｄ及びＮチャネルＭＯＳトランジスタＱＮがバイアス電圧検出回路３２として機能する。
【００３７】
図２に示すレジスタ４５Ａには、ネットワーク内の各ノードＡ〜Ｃのポート情報（転送速度やノードＩＤなど）が格納される。
また、ステートマシン４１Ａは、ポートＰ１Ａに対応して設けられ、ポートＰ１Ａの接続状態の遷移を管理する。このステートマシン４１Ａは、所定の遷移条件を満たしたときに所望のステートに遷移する。なお、ステートマシン４１Ａが所定のステートに遷移すると、該ステートマシン４１Ａに対応するポートＰ１Ａの接続状態も同様に遷移される。
【００３８】
ここで、ステートマシン４１Ａのステート遷移（状態遷移）について図４に従って説明する。図４に示すように、ステートマシン４１Ａは、上記ステートＳＴ１〜ＳＴ７に遷移する。ディスコネクト（Disconnected）ステートＳＴ１は、ポートＰ１Ａが他のポートと物理的に未接続状態、あるいはポートＰ１Ａが他のポートと物理的に接続されてスピードネゴシエーションを行っている状態である。アンテスト（Untested）ステートＳＴ２は、ポートＰ１Ａと接続された対向ポート（ここでは、ノードＢのポートＰ１Ｂ）との同期化が行われる状態である。さらに、このアンテストステートＳＴ２では、トポロジ中にループが形成されたか否かを判定するループテストが行われる。ループ・ディスエーブル（Loop disabled）ステートＳＴ３は、同期喪失検出やループ検出によってポートＰ１Ａが論理的に切断された状態である。アクティブ（Active）ステートＳＴ４は、ポートＰ１Ａがデータ転送可能な状態である。サスペンド・イニシエータ（Suspended initiator）ステートＳＴ５は、アクティブステートＳＴ４からサスペンド（Suspended）ステートＳＴ６に遷移するときに経由するステートであり、ポートＰ１Ａが停止状態である。サスペンドステートＳＴ６は、ポートＰ１Ａが低消費電力状態（休止状態）である。リジューム（Resuming）ステートＳＴ７は、サスペンドステートＳＴ６からアクティブステートＳＴ４に遷移するときに経由するステートであり、ポートＰ１Ａが復帰状態である。
【００３９】
次に、ステートマシン４１Ａにおける各ステートＳＴ１〜ＳＴ７間の遷移について説明する。
ステートマシン４１Ａは、ディスコネクトステートＳＴ１のときに、相手ノードからのトーン信号を検出した後、スピードネゴシエーションが正常に完了すると（遷移条件Ｔ１）、アンテストステートＳＴ２に遷移する。
【００４０】
ステートマシン４１Ａは、アンテストステートＳＴ２のときに、同期喪失が検出されると、又はループテストにおいてループが検出されると（遷移条件Ｔ２）、ループ・ディスエーブルステートＳＴ３に遷移する。ステートマシン４１Ａは、ループ・ディスエーブルステートＳＴ３のときに、ポートＰ１Ａが物理的に切断されると（遷移条件Ｔ３）、ディスコネクトステートＳＴ１に遷移する。また、ステートマシン４１Ａは、ループ・ディスエーブルステートＳＴ３のときに、バスリセットを検出すると（遷移条件Ｔ４）、アンテストステートＳＴ２に遷移する。
【００４１】
一方、ステートマシン４１Ａは、アンテストステートＳＴ２のときに、同期化が完了し、ループテストにおいてループが検出されない場合には（遷移条件Ｔ５）、アクティブステートＳＴ４に遷移する。
【００４２】
ステートマシン４１Ａは、アクティブステートＳＴ４のときに、ノイズや物理的な切断などによる同期喪失が検出された場合、又はサスペンドコマンド等による中断処理が行われた場合には（遷移条件Ｔ６）、サスペンド・イニシエータステートＳＴ５に遷移する。
【００４３】
ステートマシン４１Ａは、サスペンド・イニシエータステートＳＴ５に遷移すると（遷移条件Ｔ７）、自動的にサスペンドステートＳＴ６に遷移する。このとき、従来（既存）の規格による再接続処理では、同期喪失の検出によってサスペンド・イニシエータステートＳＴ５を経由してサスペンドステートＳＴ６に遷移した場合には、さらにディスコネクトステートＳＴ１に遷移する。そして、このディスコネクトステートＳＴ１においてトーン信号が検出されてスピードネゴシエーションが正常に完了されると、アンテストステートＳＴ２において同期化が開始される。さらに、その同期化に成功し、ループテストでループテストが検出されない場合に、ようやくアクティブステートＳＴ４に復帰されるようになっていた（図１５及び図１６参照）。
【００４４】
これに対し、本実施形態のステートマシン４１Ａでは、サスペンドステートＳＴ６からディスコネクトステートＳＴ１に遷移させずに、サスペンドステートＳＴ６において短縮再接続処理（図６のフロー）を開始するようにした。この短縮再接続処理において再同期化に成功すると、ステートマシン４１Ａは、リジュームステートＳＴ７を経由してアクティブステートＳＴ４に復帰する。詳述すると、サスペンドステートＳＴ６のときに、送信回路２０Ａからバイアス電圧Ｖｂが相手ノードに出力される。なお、このときの相手ノードのポートの属性などについては、切断直前にレジスタ４５Ａに格納された情報が利用される。そして、ステートマシン４１Ａは、サスペンドステートＳＴ６のときに、相手ノードからのバイアス電圧Ｖｂを検出したことを示す検出信号ＤＳが受信回路３０Ａから入力された場合に（遷移条件Ｔ８）、リジュームステートＳＴ７に遷移する。さらに、このリジュームステートＳＴ７において再同期化が行われ、その再同期化に成功すると（遷移条件Ｔ９）、ステートマシン４１Ａは、アクティブステートＳＴ４に復帰する。これにより、ディスコネクトステートＳＴ１におけるトーン信号の送受信、スピードネゴシエーション及びアンテストステートＳＴ２におけるループテストを省略して、アクティブステートＳＴ４に復帰させることができる。
【００４５】
なお、ステートマシン４１Ａは、サスペンドステートＳＴ６のときに、リジュームパケットやリモートコマンドパケットを受信した場合にも、リジュームステートＳＴ７を経由してアクティブステートＳＴ４に復帰する。
【００４６】
一方、ステートマシン４１Ａは、リジュームステートＳＴ７において行われる再同期化に失敗すると（遷移条件Ｔ１０）、リジュームステートＳＴ７からサスペンドステートＳＴ６に遷移する。また、ステートマシン４１Ａは、サスペンドステートＳＴ６において、相手ノードからのバイアス電圧Ｖｂが検出できなかった場合、又は再同期化回数が制限値を超えた場合には（遷移条件Ｔ１１）、ディスコネクトステートＳＴ１に遷移する。すると、上述した既存の規格と同様の再接続処理が行われる。
【００４７】
次に、短縮再接続処理を実行するインターフェース回路１０Ａ（物理層制御回路４０Ａ）におけるバスリセットの生成条件について図５に従って説明する。ここでは、従来の規格に準拠した物理層制御回路（インターフェース回路）におけるバスリセットの生成条件との相違点について説明する。
【００４８】
図５に示すように、従来の物理層制御回路では、ノード間の論理的な切断が検出されたときにバスリセットが生成される。これに対し、本実施形態の物理層制御回路４０Ａは、ノード間の論理的な切断を検出してもバスリセットを生成しないようにした。さらに、物理層制御回路４０Ａは、その物理層制御回路４０Ａでのみ行われる短縮再接続処理における再同期化に成功して接続状態に復帰したときにも、バスリセットを生成しないようにした。これにより、論理的な切断直前と、再同期化の成功によって接続状態に復帰した後で、ネットワーク内の各ノードのノードＩＤが変更されないため、接続状態復帰後に直ちにデータ転送を再開することができる。すなわち、物理層制御回路４０Ａでは、接続状態に復帰した後、論理的な切断直前のポート情報（ノードＩＤや転送速度等）をそのまま利用してデータ転送を行うことができる。
【００４９】
一方、物理層制御回路４０Ａは、短縮再接続処理における再同期化に失敗すると、従来の再接続処理に移行するときにバスリセットを発生する。また、物理層制御回路４０Ａは、短縮再接続処理中に他ノードからバスリセットを受信した場合には、その短縮再接続処理における再同期化の終了後にバスリセットを生成するようにした。なお、このときのバスリセットは、再同期化に成功した場合にも失敗した場合にも生成される。
【００５０】
図１に示すインターフェース回路１０Ｂ，１０Ｃは、上述したインターフェース回路１０Ａと同様の構成（例えば、物理層制御回路４０Ａと同様の構成である物理層制御回路４０Ｂ，４０Ｃ）をそれぞれ備えている。このため、ここではインターフェース回路１０Ｂ，１０Ｃ（物理層制御回路４０Ｂ，４０Ｃ）についての詳細な説明を割愛する。なお、以下の説明では、インターフェース回路１０Ａ〜１０Ｃを総称する場合には「インターフェース回路１０」と言い、物理層制御回路４０Ａ〜４０Ｃを総称する場合には「物理層制御回路４０」と言う。
【００５１】
次に、このように構成されたインターフェース回路１０における短縮再接続方法（再同期化方法）について、図６〜図９を併せ参照して説明する。
図７（ａ）に示すように各ノードＡ〜Ｃが最初に接続（例えば電源投入、プラグインやハードウエアリセット）されると、従来の再接続処理（図１５のフロー）を行うか、短縮再接続処理（図６のフロー）を実行するかを自ノードに設定する。例えば自ノードが短縮再接続処理に対応している、すなわちインターフェース回路１０（物理層制御回路４０）を備えている場合に、短縮再接続処理を実行するように設定する。ここでは、ノードＡ〜Ｃの全てがインターフェース回路１０を備えているため（図１参照）、ノードＡ〜Ｃの全てが短縮再接続処理を実行するように設定される。
【００５２】
そして、今、ノードＡ〜Ｃがデイジーチェーン型に接続されたネットワーク（図７（ａ）参照）において、ノードＣ（送信装置）からノードＢ（受信装置）に対してパケット転送が行われている（図６のステップＳ１）。このときのノードＡのポートＰ１Ａ，Ｐ２Ａ、ノードＢの各ポートＰ１Ｂ及びノードＣのポートＰ１ＣはアクティブステートＳＴ４である。なお、上述のように短縮再接続処理を実行するように設定されている場合には、トポロジ内のノードＡ〜Ｃの各ポート情報（転送速度やノードＩＤなど）が自ノードのレジスタ４５（図２のレジスタ４５Ａ，４５Ｂなど）に格納される。次に、ノードＡ，Ｂ間を接続するバスケーブル１ａに静電気などのノイズが乗って、図７（ｂ）に示すようにノードＡ，Ｂ間で同期喪失が検出されると（ステップＳ２でＹＥＳ）、ノードＡ，ＢのポートＰ１Ａ，Ｐ１Ｂ間の短縮再接続処理が開始される。
【００５３】
ところで、ＩＤＢ−１３９４規格のパケット転送には、任意のタイミングでのデータ送受信が許容されるエイシンクロナス（Ａｓｙｎｃ）転送モードと、一定の時間間隔で音声や映像信号等のリアルタイム性が必要なデータを送ることのできるアイソクロナス（Ｉｓｏ）転送モードがある。ここでは、ノードＣからノードＢに対してＩｓｏ転送モードにてパケットデータ（以下、Ｉｓｏ転送モードにて転送されるパケットを「Ｉｓｏパケット」と言う）が転送されている。このＩｓｏ転送モードでは、ネットワーク内で任意に決定されるルートノードによって、Ｉｓｏパケットを転送するタイミングがネットワーク全体で制御される。すなわち、ルートノードは、ネットワーク全体に対してサイクル・スタート（ＣＳ）パケットを定期的に送出する。そして、Ｉｓｏパケットを送信する送信装置は、ＣＳパケットのタイミングに合わせてＩｓｏパケットを送出する。このように、ネットワーク内にルートノードが存在しなければＩｓｏ転送モードでのパケット転送を行うことができない。すなわち、何らかの理由によりルートノードがネットワーク内に存在しなくなると、ＣＳパケットが送出されなくなるため、そのネットワークではＩｓｏ転送モードでのパケット転送が行えなくなる。
【００５４】
ここで、ネットワークが分割されるなどトポロジが変化した場合には、分割された各ネットワーク毎にバスリセットをトリガとしてルートノードの再設定が行われ、再設定されたルートノードからＣＳパケットが送出される。但し、本例のインターフェース回路１０では、ノード間が論理的に切断されてネットワークが分割されても、短縮再接続処理中にはバスリセットが生成されない（図５参照）。このため、短縮再接続処理中において、ルートノードが存在しないネットワークが発生することになる。従って、短縮再接続処理の開始時において、トポロジ変化前（切断直前）のルートノードが送信装置を含むネットワークに存在するか、送信装置を含まないネットワークに存在するかによって短縮再接続処理中の動作が異なる。
【００５５】
（ルートノードが送信装置を含むネットワークに存在する場合）
まず、切断直前のネットワーク（図７（ａ）参照）におけるルートノードが、短縮再接続処理開始時に送信装置Ｃを含むネットワークに存在する場合の動作について説明する。すなわち、ノードＡ，Ｂ間がノイズによって論理的に切断されたときに（図７（ｂ）参照）、送信装置Ｃを含むネットワークにルートノードが存在する、すなわちノードＡ又はノードＣ（ここでは、ノードＡ）がルートノードである場合の動作について説明する。
【００５６】
上記ステップＳ２において、受信側ノードＢの同期化判定回路４２Ｂは、ノイズに起因して発生した同期喪失を検出すると（ステップＳ２でＹＥＳ）、ステートマシン４１Ｂ、タイマ４３Ｂ及びバイアス電圧制御回路４４Ｂに判定信号ＪＳを出力する。すると、ステートマシン４１Ｂは、アクティブステートＳＴ４からサスペンド・イニシエータステートＳＴ５に遷移する。これに伴って、ノードＢがノードＡとの接続を論理的に切断する（図８（１）参照）。続いて、ノードＡは、相手ノードＢとの切断を検出し、そのノードＢとの接続を論理的に切断する（図８（２）参照）。これにより、ノードＡのポートＰ１ＡとノードＢのポートＰ１Ｂ間が論理的に切断され（図７（ｂ）の破線参照）、ノードＡ，Ｃを含むネットワークとノードＢを含むネットワークの２つのネットワークに分割される。続いて、この切断処理完了後に、ノードＡ，Ｂのステートマシン４１Ａ，４１Ｂは自動的にサスペンドステートＳＴ６に遷移する。このサスペンドステートＳＴ６において、ノードＡ，Ｂのバイアス電圧制御回路４４Ａ，４４Ｂは、上記判定信号ＪＳに応じて動作信号ＥＮを送信回路２０Ａ，２０Ｂにそれぞれ出力する。これにより、図８に示すように、送信回路２０Ａ，２０Ｂから一定電圧のバイアス電圧Ｖｂが出力される。なお、送信回路２０Ａ，２０Ｂから出力されるバイアス電圧Ｖｂはそれぞれ、相手ノードと物理的に接続されていれば、その相手ノードの受信回路３０Ｂ，３０Ａにて受信される。
【００５７】
ここで、本例のインターフェース回路１０では、上述のようにノードＡ，ＢのポートＰ１Ａ，Ｐ１Ｂ間が論理的に切断されても、バスリセットが生成されない（図５参照）。このため、２つに分割されたネットワークにおいてルートノードの再設定が行われない。このとき、ノードＡ，Ｃを含むネットワークでは、切断直前のルートノードＡが存在するため、切断処理中や短縮再接続処理中であっても送信装置であるノードＣにはルートノードＡからＣＳパケットが届く。このため、図９（ａ）に示すように、切断処理中や短縮再接続処理中であっても、ノードＣによるＩｓｏパケットの送信が継続される。但し、このノードＣからのＩｓｏパケットをノードＢにリピート転送するノードＡは、リピート転送先が存在しないため、リピート転送を行わない。これに対し、ノードＢを含むネットワークではルートノードが存在しなくなるため、ノードＢには切断処理中や短縮再接続処理中にＣＳパケットやＩｓｏパケットが届かない。このとき既存の規格では、ＣＳパケットの受信間隔が規定値を超えると、リンク層に対する割り込み処理を生成するが、本実施形態の物理層制御回路４０Ａではその割り込み処理を生成しないようにしている。
【００５８】
一方、ノードＡ，Ｂのタイマ４３Ａ，４３Ｂは、上記判定信号ＪＳの入力に応じてカウント動作を開始し、所定時間が経過するまでそのカウント動作を継続する（図６のステップＳ３でＮＯ）。そして、所定時間が経過すると（ステップＳ３でＹＥＳ）、タイマ４３Ａ，４３Ｂは制御信号ＣＳをバイアス電圧制御回路４４Ａ，４４Ｂにそれぞれ出力する。この制御信号ＣＳに応答してバイアス電圧制御回路４４Ａ，４４Ｂは、受信回路３０Ａ，３０Ｂに対して動作信号ＥＮをそれぞれ出力する。すると、ノードＡの受信回路３０Ａは、相手ノードＢの送信回路２０Ｂからのバイアス電圧Ｖｂの検出を開始する。このバイアス電圧Ｖｂが検出されるか否かが判断されることによって、物理的に接続されているか否かが判断される（ステップＳ４）。ここでは、受信回路３０Ａによってバイアス電圧Ｖｂが検出されるため（ステップＳ４でＹＥＳ）、相手ノードＢと物理的に接続されていると判断される。すると、この受信回路３０Ａは、ステートマシン４１Ａに検出信号ＤＳを出力する。この検出信号ＤＳに応答して、ステートマシン４１Ａは、サスペンドステートＳＴ６からリジュームステートＳＴ７に遷移し、再同期化を開始する（ステップＳ５）。なお、この再同期化は、従来の同期化と同様の処理が行われる。
【００５９】
この再同期化に成功すると（ステップＳ６でＹＥＳ）、ノードＡ，Ｂのステートマシン４１Ａ，４１Ｂは、リジュームステートＳＴ７からアクティブステートＳＴ４に復帰する。これにより、ノードＡのポートＰ１ＡとノードＢのポートＰ１Ｂ間の論理的な切断が解除され、それらポートＰ１Ａ，Ｐ１Ｂが接続状態（パケット転送可能な状態）に復帰される（ステップＳ７）。このとき、論理的な接続状態が変更されるが、本例のインターフェース回路１０ではバスリセットが生成されない（図５参照）。このため、切断直前のルートノードＡがそのままルートノードに維持され、各ノードＡ〜ＣのノードＩＤも切断直前のノードＩＤが維持される。従って、自ノードに保持されている各ノードＡ〜Ｃのポート情報を利用することでパケット転送を実行することができるため、ポートＰ１Ａ，Ｐ１Ｂの接続状態への復帰後、直ちにノードＣからノードＢへのパケット転送を再開することができる。
【００６０】
このパケット転送において、ノードＡは、ネットワーク全体にＣＳパケットを送出するとともに、ノードＣからのＩｓｏパケットをノードＢにリピート転送する。このリピート転送の際に、ノードＡは、パケット毎に転送を判断し、接続状態復帰後にＩｓｏパケットの先頭からリピート転送を再開する。詳述すると、ノードＡには、再同期化中にもノードＣからＩｓｏパケットが入力されているため、接続状態に復帰したときにノードＣからのあるＩｓｏパケットを受信している途中である可能性がある。このような場合には、ノードＡは、その受信中のＩｓｏパケットの受信が終了して次のＩｓｏパケットの先頭が認識されるまで、リピート転送の再開を待つ。そして、ノードＡは、例えば特殊コードであるデータプリフィックスなどを認識することでＩｓｏパケットの先頭位置を認識し、その認識したＩｓｏパケットの先頭からリピート転送を再開する。このように、ノードＡからノードＢへのリピート転送が再開されると、ノードＢは、受信したＩｓｏパケットを、切断前に受信していたＩｓｏパケットの後続パケットとして受信を再開する。これにより、ノードＢにおいて、接続状態復帰後のデータがパケットの途中から始まるような不正なデータとなることを抑制することができる。
【００６１】
一方、上記ステップＳ４において、ノードＡ，Ｂの受信回路３０Ａ，３０Ｂにてバイアス電圧Ｖｂが検出できない場合には（ステップＳ４でＮＯ）、相手ノードと物理的に接続されていないと判断される。物理的に接続されていない場合には、再同期化を行うことができないため、図１５のステップＳ３３に移って従来の再接続処理が開始される。
【００６２】
また、上記ステップＳ６において、再同期化に失敗すると（ステップＳ６でＮＯ）、その再同期化回数が制限値以内であるかが判断される（ステップＳ８）。このとき、再同期化回数が制限値以内である場合には（ステップＳ８でＹＥＳ）、ステップＳ３に移ってステップＳ３〜Ｓ６の処理が再度実行される。一方、再同期化回数が制限値を超えた場合には（ステップＳ８でＮＯ）、短縮再接続処理が終了され、図１５のステップＳ３３に移って従来の再接続処理が開始される。ここで、上記制限値は、当該ネットワークで回避したいノイズ（例えば断続的に発生するノイズ）の持続時間や発生パターンなどに応じて、上記ステップＳ３における所定時間を考慮して設定される値であり、シミュレーション等の結果に基づいて予め設定される。
【００６３】
上記従来の再接続処理が開始されると、ステップＳ３３でバスリセットが発生するため、図９（ａ）に示すように、ノードＣはＩｓｏパケットの送信を中断する。そして、再接続処理に成功すると（ステップＳ４０）、ノードＡ〜Ｃを含む１つの第１ネットワークが形成され、そのノードＡ〜Ｃの中の１つのノードがルートノードに設定される。すると、ノードＣからノードＢへのＩｓｏパケットの転送が再開される。一方、再接続処理に失敗すると、ノードＡ，Ｂを含む第１ネットワークと、ノードＣを含む第２ネットワークとの２つのネットワークが形成される。これにより、ノードＣによるＩｓｏパケットの送信が中止されるとともに、ノードＢによるＩｓｏパケットの受信が中止される。なお、この場合には、第１ネットワークと第２ネットワークのそれぞれでルートノードが設定される。
【００６４】
（ルートノードが送信装置を含まないネットワークに存在する場合）
次に、切断直前のネットワーク（図７（ｃ）参照）におけるルートノードが、短縮再接続処理開始時に送信装置Ｃを含まないネットワークに存在する場合の動作について説明する。すなわち、ノードＡ，Ｂ間がノイズによって論理的に切断されたときに（図７（ｂ）参照）、送信装置Ｃを含まないネットワークにルートノードが存在する、すなわちノードＢがルートノードである場合の動作について説明する。なお、ここでは、上記説明した動作との相違点を中心に説明する。
【００６５】
上述したようにステップＳ２において、ノードＡ，Ｂ間で同期喪失が検出され（ステップＳ２でＹＥＳ）、ノードＡ，Ｂ間が論理的に切断されると（図７（ｂ）の破線参照）、ノードＡ，Ｃを含むネットワークとノードＢを含むネットワークに分割される。但し、本例のインターフェース回路１０Ａ，１０Ｂは、論理的な切断を検出してもバスリセットを生成しない。このため、分割されたネットワークにおいてルートノードの再設定が行われこのとき、ノードＡ，Ｃを含むネットワークでは、切断直前のルートノードが存在しないため、送信装置であるノードＣには切断処理中及び短縮再接続処理中にＣＳパケットが届かない。このため、図９（ｂ）に示すように、切断処理中及び短縮再接続処理中において、ノードＣはＩｓｏパケットの送信を中止する。これに対し、ノードＢを含むネットワークではルートノードが存在するため、切断処理中や短縮再接続処理中であっても、ノードＢには自ノードが生成したＣＳパケットが届く。しかし、このノードＢにはノードＣからのＩｓｏパケットは届かない。
【００６６】
続いて、論理的に切断されたノードＡ，Ｂ間で短縮再接続処理が開始される。この短縮再接続処理の開始から所定時間経過後に受信回路３０Ａ，３０Ｂにてバイアス電圧Ｖｂが検出されると（ステップＳ３，Ｓ４でＹＥＳ）、再同期化が実行される（ステップＳ５）。その再同期化に成功し（ステップＳ６でＹＥＳ）、ノードＡ，ＢのポートＰ１Ａ，Ｐ１Ｂが接続状態に復帰すると（ステップＳ７）、バスリセットが生成されずに、ノードＣからノードＢへのパケット送信が再開される。すなわち、ポートＰ１Ａ，Ｐ１Ｂが接続状態に復帰すると、切断直前のルートノードであるノードＢの生成するＣＳパケットをノードＣが受信できるようになり、ノードＣがそのＣＳパケットに応答してＩｓｏパケットの送信を再開する。すると、ノードＡもノードＢへのリピート転送を再開し、ノードＢもＩｓｏパケットの受信を再開する。すなわち、ノードＢは、受信したＩｓｏパケットを、切断前に受信していたＩｓｏパケットの後続パケットとして受信を再開する。
【００６７】
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）同期喪失を検出したときに、自ノードのポートをサスペンドステートＳＴ６からディスコネクトステートＳＴ１に遷移させずに、サスペンドステートＳＴ６において短縮再接続処理を開始するようにした。さらに、この短縮再接続処理の開始から所定時間経過後に、相手ノードからのバイアス電圧Ｖｂを検出した場合に（図６のステップＳ３，Ｓ４）、再同期化を開始するようにした。これにより、図１５のステップＳ３４〜Ｓ３６（トーン信号の送受信及びスピードネゴシエーション）を行うことなく、ポートの再同期化を開始することができる。なお、本実施形態では、ステップＳ３４〜Ｓ３６の代わりに、図６のステップＳ３，Ｓ４を行っているが、このステップＳ３における所定時間は例えば１００ｍｓ程度に設定されるものである。このため、これらステップＳ３，Ｓ４に要する時間は、ステップＳ３４〜Ｓ３６に要する時間（約４４０〜４８０ｍｓ）に比して十分に短い。従って、再同期化を開始するまでの時間を従来の再接続処理よりも大幅に短縮することができる。
【００６８】
また、上記再同期化に成功したときに、直ちにポートをアクティブステートＳＴ４（接続状態）に復帰させるようにした。これにより、再同期化成功後に、図１５のステップＳ３８（ループテスト）を行うことなく接続状態に復帰させることができるため、再同期化の完了から接続状態に復帰するまでの時間を短縮することができる。
【００６９】
以上のことから、瞬間的なノイズによって同期喪失が発生した場合におけるデータ転送の中断時間を大幅に短縮することができる。従って、映像や音声データの転送中にノイズによって同期喪失が発生しても、転送中の映像や音声データが長時間途切れることを抑制することができる。
【００７０】
とくに、本実施形態のノードのような車載用規格であるＩＤＢ−１３９４規格では、基本的にデータ転送中にバスケーブルが抜き差しされることがないが、静電気などのノイズへの高い耐性が要求される。このため、ＩＤＢ−１３９４規格に準拠したノードＡ〜Ｃにとって、上述した効果はより顕著なものである。
【００７１】
（２）短縮再接続処理の開始から所定時間経過するまで待機した上で、他ノードからのバイアス電圧Ｖｂの検出を開始するようにした。さらに、この所定時間を当該ネットワークで回避したいノイズの持続時間よりも長くなるように設定した。これにより、バイアス電圧Ｖｂの検出開始時にノイズが残存することを抑制することができる。なお、バイアス電圧Ｖｂの検出時にノイズが残存していると、バイアス電圧Ｖｂを正確に検出することができない。すると、バイアス電圧Ｖｂの検出に失敗したことになるため、従来の再接続処理に移行されてしまう。上記待機時間を設けることにより、このような意図しない失敗によって従来の再接続処理に移行されてしまうことを抑制することができる。
【００７２】
（３）再同期化に失敗したときに、再同期化回数が制限値以内である場合には短縮再接続処理を再度実行するようにした。これにより、断続的に発生するノイズによって再同期化に失敗したときに、直ちに従来の再接続処理に移行されるのを抑制することができる。
【００７３】
（４）論理的な切断を検出してもバスリセットを生成させずに、短縮再接続処理を開始するようにした。これにより、そのバスリセットのシーケンスを省略した分だけ短縮再接続処理を開始するまでの時間を短縮することができる。さらに、切断直前のルートノードを含むネットワーク内に送信装置と受信装置とが存在すれば、切断処理中及び短縮再接続処理中であっても、それらの装置間でパケット転送を継続して行うことができる。
【００７４】
（５）ノード間の論理的な切断を検出してもバスリセットを生成しないようにし、さらに短縮再接続処理における再同期化に成功して接続状態に復帰したときにもバスリセットを生成しないようにした。これにより、論理的な切断直前と、再同期化の成功によって接続状態に復帰した後とで、ネットワーク内の各ノードのノードＩＤが変更されないため、接続状態復帰後に直ちにデータ転送を再開することができる。
【００７５】
（６）バイアス電圧Ｖｂを検出できなかった場合に従来の再接続処理を開始するようにした。これにより、物理的に切断された場合には直ちに従来の再接続処理に移行させることができる。
【００７６】
（７）短縮再接続処理は、全ての処理シーケンスが物理層（物理層制御回路４０）で実行されるため、それらの処理シーケンスを上位システム（リンク層やアプリケーション層など）に実装する必要がない。
【００７７】
（８）ところで、再接続処理中に映像や音声データが乱れることを回避する方法としては、切断時間分、すなわちポート間が論理的に切断されてから接続状態に復帰するまでの時間分のデータを受信側ノードでバッファリングしておく方法も考えられる。しかし、従来の再接続処理では、上記切断時間が６００〜７００ｍｓと長時間であるため、その切断時間分の大量のデータをバッファリングする必要がある。これにより、回路規模の増大及びコストアップにつながるという新たな問題が発生する。さらに、車載カメラ（車外監視カメラ）の画像情報を転送するネットワークの場合には、画像を撮像してからその画像情報をネットワークで転送した後、モニタに表示するまでの遅れ（レイテンシ）を極力抑える必要がある。しかし、従来の再接続処理の場合には、上述のように大量のデータを蓄積することにより遅れが発生するため、バッファリング方法を従来の再接続処理に適用したものを、車載カメラの画像情報を転送するネットワークに適用することは難しい。
【００７８】
これに対し、本実施形態の短縮再接続処理では、上記（１）で説明したように、データ転送の中断時間が従来の再接続処理に比べて大幅に短縮される。このため、仮に本実施形態のインターフェース回路１０にバッファリングする方法を適用した場合には、上記短縮された分だけバッファリングするデータ量を小さくすることができる。これにより、回路規模の増大及びコストアップを抑制することができる。さらに、上述したネットワークのレイテンシを短くすることができるため、車載カメラの画像情報を転送するネットワークを容易に構築することができる。
【００７９】
（第２実施形態）
以下、第２実施形態を図１０に従って説明する。この実施形態のネットワークでは、短縮再接続処理に対応しているノードと対応していないノードとが共存している点が上記第１実施形態と異なっている。以下、第１実施形態の動作との相違点を中心に説明する。
【００８０】
図１に示すネットワークシステムにおいて、ノードＣからノードＢに対してパケット転送が行われているときに、ノードＡのポートＰ１ＡとノードＢのポートＰ１Ｂ間がノイズによって論理的に切断される場合の動作を以下に説明する。
【００８１】
（ノードＡ，Ｃ：短縮再接続処理に対応、ノードＢ：短縮再接続処理に非対応の場合）
まず、ノードＡ，Ｃが短縮再接続処理に対応し、ノードＢが短縮再接続処理に対応していない場合の動作について図１０に従って説明する。この場合のノードＡ，Ｃは、図１及び図２に示すインターフェース回路１０Ａ，１０Ｃをそれぞれ備え、ノードＢは、従来の規格に準拠したインターフェース回路を備えている。
【００８２】
各ノードＡ〜Ｃが最初に接続されると、短縮再接続処理に対応したノードＡ，Ｃは、従来の再接続処理（図１５のフロー）を行うか、短縮再接続処理（図６のフロー）を行うかを自ノードに設定する。ここでは、ノードＡ，Ｃが短縮再接続処理を実行するように設定される。なお、短縮再接続処理に対応していないノードＢでは、上記設定自体が行われず、従来の再接続処理が実行される。
【００８３】
（ルートノードが送信装置を含むネットワークに存在する場合）
まず、切断直前のネットワークにおけるルートノードがノードＡである場合（図７（ａ）参照）の動作について図１０（ａ）に従って説明する。
【００８４】
上述したようにバスケーブル１ａにノイズが乗って、ノードＡ，Ｂ間で同期喪失が検出され（図６のステップＳ２でＹＥＳ）、ノードＡ，Ｂ間が論理的に切断されると（図７（ｂ）の破線参照）、ネットワークが２つに分割される。このとき、ノードＡ，Ｃを含むネットワークでは、論理的な切断を検出するノードＡが短縮再接続処理を実行するように設定されているため、バスリセットが生成されず、ルートノードの再設定が行われない。さらに、切断直前のルートノードＡが存在するため、送信装置であるノードＣには、切断処理中や短縮再接続処理中であってもルートノードＡからＣＳパケットが届く。このため、ノードＣでは、図１０（ａ）に示すようにＩｓｏパケットの転送が継続される。
【００８５】
これに対し、ノードＢを含むネットワークでは、ノードＢが短縮再接続処理に対応していないため、論理的な切断が検出されると、ノードＢによってバスリセットが生成される。これにより、ノードＢのＩｓｏパケットの受信が中断され、ノードＢでは従来の再接続処理（図５のフロー）が開始される。なお、このとき、上記バスリセットによってノードＢがルートノードに一時的に設定されるため、そのノードＢには自ノードが生成するＣＳパケットが届く。
【００８６】
一方、ノードＡは、論理的な切断を検出後に、短縮再接続処理（図６のステップＳ３〜Ｓ８）を開始するが、ステップＳ４においてバイアス電圧Ｖｂを検出することができない（ステップＳ４でＮＯ）。すなわち、ノードＢの送信回路が図３に示すバイアス電圧生成回路２２を備えていないため、そのノードＢからバイアス電圧Ｖｂが出力されることはない。このため、ノードＡの受信回路３０Ａにてバイアス電圧Ｖｂを検出することができない。これにより、ノードＡは再同期化に失敗し、従来の再接続処理を開始する（図１０（ａ）参照）。
【００８７】
（ルートノードが送信装置を含まないネットワークに存在する場合）
次に、トポロジ変化前のネットワークにおけるルートノードがノードＢである場合（図７（ｃ）参照）の動作について図１０（ｂ）に従って説明する。
【００８８】
上述したようにノードＡ，Ｂ間が論理的に切断され、ネットワークが２つに分割されると、ノードＡ，Ｃを含むネットワークではバスリセットが発生されないが、ノードＢを含むネットワークではバスリセットが発生される（図１０（ｂ）参照）。すると、ノードＡ，Ｃを含むネットワークでは、切断直前のルートノードが存在せず、送信装置ＣにＣＳパケットが届かないため、切断処理中や短縮再接続処理中においてノードＣによるＩｓｏパケットの転送が中止される。これに対し、ノードＢを含むネットワークでは、上記バスリセットに伴って、ノードＢのＩｓｏパケットの受信が中断され、従来の再接続処理が開始される。
【００８９】
一方、ノードＡは、論理的な切断後に開始される短縮再接続処理において、バイアス電圧Ｖｂを検出することができず、再同期化に失敗することになる。このため、ノードＡも従来の再接続処理を開始する。
【００９０】
（ノードＢ：短縮再接続処理に対応、ノードＡ，Ｃ：短縮再接続処理に非対応の場合）
次に、ノードＢのみが短縮再接続処理に対応し、ノードＡ，Ｃが短縮再接続処理に対応していない場合の動作について図１１に従って説明する。この場合には、最初の接続時にノードＢのみが短縮再接続処理を実行するように設定される。
【００９１】
（ルートノードが送信装置を含むネットワークに存在する場合）
まず、トポロジ変化前のネットワークにおけるルートノードがノードＡである場合（図７（ａ）参照）の動作について図１１（ａ）に従って説明する。
【００９２】
ノードＡ，Ｂ間が論理的に切断されてネットワークが２つに分割されると、図１１（ａ）に示すように、ノードＡ，Ｃを含むネットワークでは、ノードＡによってバスリセットが生成される。このバスリセットに伴って、ノードＣによるＩｓｏパケットの送信が中止され、さらにノードＡでは従来の再接続処理が開始される。
【００９３】
これに対し、ノードＢを含むネットワークでは、ノードＢが短縮再接続処理に設定されているため、論理的な切断が検出されてもバスリセットが発生されず、短縮再同期化処理が開始される。但し、ノードＢは、ＣＳパケットもノードＣからのＩｓｏパケットも届かない。また、ノードＢは、ＣＳパケットの受信間隔が制限値を超えても、リンク層に対する割り込み処理を生成しない。
【００９４】
このノードＢは、短縮再接続処理において、相手ノードＡからのバイアス電圧Ｖｂを検出することができず、再同期化に失敗することになる。これにより、ノードＢも従来の再接続処理を開始する。
【００９５】
（ルートノードが送信装置を含まないネットワークに存在する場合）
次に、トポロジ変化前のネットワークにおけるルートノードがノードＢである場合（図７（ｃ）参照）の動作について図１１（ｂ）に従って説明する。
【００９６】
ノードＡ，Ｂ間が論理的に切断されてネットワークが２つに分割されると、図１１（ｂ）に示すように、ノードＡ，Ｃを含むネットワークではバスリセットが発生され、ノードＢを含むネットワークではバスリセットが発生されない（図１１（ｂ）参照）。すると、ノードＢを含むネットワークでは、切断直前のルートノードが存在するため、ノードＢには自ノードが生成するＣＳパケットが届く。しかし、このノードＢは、ノードＣからのＩｓｏパケットが届かない。
【００９７】
このノードＢは、論理的な切断後に開始される短縮再接続処理において、相手ノードＡからのバイアス電圧Ｖｂを検出することができず、再同期化に失敗することになる。これにより、ノードＢは従来の再接続処理を開始する。
【００９８】
以上説明した実施形態によれば、第１実施形態の（１）〜（８）の作用効果に加えて以下の効果を奏する。
（９）バイアス電圧Ｖｂを検出できなかった場合に従来の再接続処理を開始するようにした。これにより、インターフェース回路１０を備えておらず、バイアス電圧Ｖｂを出力できない従来のノードと、インターフェース回路１０を備えるノードとの間が論理的に切断されても、そのノード間の再接続を従来の再接続方法によって支障なく行うことができる。従って、インターフェース回路１０を備えるノードは、短縮再接続処理を実行するように設定するのみで、従来のノードと共存してトポロジを構築することができる。すなわち、短縮再接続処理を実行するように設定すれば、相手ノードが短縮再接続処理に対応しているか否かなどを調べる必要がない。
【００９９】
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図６の短縮再接続処理を図１２に示される再接続処理に変更してもよい。すなわち、図６のステップＳ４を省略するようにしてもよい。この場合、図２に示したバイアス電圧制御回路４４Ａ，４４Ｂ、図３に示したバイアス電圧生成回路２２及びバイアス電圧検出回路３２を省略するようにしてもよい。
【０１００】
図１２に示すように、まずステップＳ１１，Ｓ１２まで図６のステップＳ１，Ｓ２と同様の処理を行う。このとき、ノードＡ，Ｂ間が論理的に切断されても、図１３に示すように、ノードＡ，Ｂの送信回路２０Ａ，２０Ｂからはバイアス電圧Ｖｂが出力されない。続いて、論理切断後から所定時間が経過すると（ステップＳ１３でＹＥＳ）、バイアス電圧Ｖｂの検出（図６のステップＳ４）を行うことなく、直ちに再同期化が開始される（ステップＳ１４）。すなわち、ノードＡ，Ｂのステートマシン４１Ａ，４１Ｂは、タイマ４３Ａ，４３Ｂから出力される制御信号ＣＳに応答してサスペンドステートＳＴ６からリジュームステートＳＴ７に遷移し、再同期化を開始する。なお、ステートマシン４１Ａ，４１Ｂは、制御信号ＣＳに応答してサスペンドステートＳＴ６のまま再同期化を開始するようにしてもよい。以降のステップＳ１５〜Ｓ１７は図６のステップＳ６〜Ｓ８と同様の処理である。
【０１０１】
・図６の短縮再接続処理を図１４に示される再接続処理に変更してもよい。すなわち、図６のステップＳ３，Ｓ４を省略するようにしてもよい。この場合、図２に示したタイマ４３Ａ，４３Ｂ、バイアス電圧制御回路４４Ａ，４４Ｂ、図３に示したバイアス電圧生成回路２２及びバイアス電圧検出回路３２を省略するようにしてもよい。
【０１０２】
図１４に示すように、まずステップＳ２１，Ｓ２２まで図６のステップＳ１，Ｓ２と同様の処理を行う。続いて、論理切断の完了後、所定時間の経過を待つことなく、直ちに再同期化が実行される（ステップＳ２３）。すなわち、ノードＡ，Ｂのステートマシン４１Ａ，４１Ｂは、同期化判定回路４２Ａ，４２Ｂから出力される判定信号ＪＳに応答してサスペンドステートＳＴ６からリジュームステートＳＴ７に遷移し、再同期化を開始する。なお、ステートマシン４１Ａ，４１Ｂは、判定信号ＪＳに応答してサスペンドステートＳＴ６のまま再同期化を開始するようにしてもよい。以降のステップＳ２４〜Ｓ２６は図６のステップＳ６〜Ｓ８と同様の処理である。なお、この場合には、再同期化回数の制限値を上記第１実施形態の場合よりも大きく設定することが好ましい。
【０１０３】
・図６のステップＳ３を省略するようにしてもよい。この場合、図２に示したタイマ４３Ａ，４３Ｂを省略するようにしてもよい。なお、この場合には、バイアス電圧Ｖｂを検出できなかった場合に、直ちに従来の再接続処理（ステップＳ３３）に移行させるのではなく、ステップＳ８に移行させることが好ましい。詳述すると、バイアス電圧Ｖｂの検出を開始したときにノイズが残っていると、相手ノードからのバイアス電圧Ｖｂを検出できない。このため、バイアス電圧Ｖｂを検出できなかった場合に従来の再接続処理に移行させるようにすると、実際には相手ノードと物理的に接続されているにも関わらず、バイアス電圧Ｖｂの検出開始時に残存するノイズによって従来の再接続処理に移行されてしまう。そこで、バイアス電圧Ｖｂを検出できなかった場合にステップＳ８に移行させることにより、残存するノイズによって従来の再接続処理に移行されることを抑制することができる。
【０１０４】
・図６のステップＳ８、図１２のステップＳ１７や図１４のステップＳ２６を省略するようにしてもよい。このとき、例えば再同期化に失敗した場合に、ステップＳ３３に移って従来の再同期化処理を開始するようにしてもよい。これによれば、例えば図１２の再接続処理では、物理的な切断があった場合に迅速に従来の再同期化処理に移行させることができる。
【０１０５】
あるいは、再同期化に失敗した場合に、無条件に短縮再接続処理を再度開始するようにしてもよい。
・上記各実施形態では、リジュームステートＳＴ７に遷移してから再同期化を開始するようにしたが、これに限らず、例えばサスペンドステートＳＴ６において再同期化を開始するようにしてもよい。
【０１０６】
・上記各実施形態では、各ノードが最初に接続されたときに、短縮再同期化処理を実行するように設定するようにした。これに限らず、例えばインターフェース回路１０を備える場合には、常に短縮再同期化処理が実行されるようにし、上記設定処理を省略してもよい。
【０１０７】
・上記各実施形態では、同期化判定回路にて再同期化回数と制限値とを比較するようにした。これに限らず、例えばステートマシンやその他の回路にて再同期化回数と制限値との比較処理を行うようにしてもよい。
【０１０８】
・上記各実施形態では、ステップＳ８（Ｓ１７，Ｓ２６）において再同期化回数と制限値とを比較するようにした。これに限らず、例えば短縮再接続処理時間と制限値（制限時間）とを比較するようにしてもよい。
【０１０９】
・上記各実施形態では、論理切断を検出したときのバスリセットを発生させないようにしたが、そのバスリセットを発生させるようにしてもよい。なお、この場合には、論理切断によって複数に分割されたネットワークでそれぞれバスリセットが発生することになるため、その後１つのネットワークに戻ると、その１つのネットワーク内で同一のノードＩＤが重複する。そこで、再同期化成功時にもバスリセットを発生させるようにする。これにより、１つのネットワークに戻った後に再度ノードＩＤが決定されるため、ノードＩＤの重複を解消することができる。
【０１１０】
・上記各実施形態における送信回路２０Ａ，２０Ｂ及び受信回路３０Ａ，３０Ｂの内部構成は図３の回路に特に制限されない。
・上記各実施形態では、送信回路２０Ａ，２０Ｂにバイアス電圧生成回路２２を設けるようにしたが、これに限らず、例えばバイアス電圧生成回路を物理層制御回路４０Ａ〜４０Ｃに設けるようにしてもよい。
【０１１１】
・上記各実施形態におけるネットワーク内のノード数に特に制限はない。すなわち、ネットワーク内のノード数は２つであっても、４つ以上であってもよい。
・上記各実施形態では、１つのインターフェース回路１０に２つのポートを設けたが、ポートを３つ以上設けるようにしてもよい。
【０１１２】
・上記実施形態では、ノードＡ〜ＣをＩＤＢ−１３９４規格に準拠した装置に具体化したが、これに限らず、例えばＩＥＥＥ１３９４規格に準拠した装置に具体化してもよい。または、ＵＳＢ規格に準拠した装置に具体化してもよい。
【０１１３】
以上の様々な実施の形態をまとめると、以下のようになる。
（付記１）
複数のノードがポートを介して接続されるネットワークの接続方法において、
前記ポートの同期喪失が検出された場合に、前記ポートを接続状態から低消費電力状態に遷移させ、前記ポートを前記低消費電力状態から未接続状態に遷移させることなく、前記低消費電力状態にて前記ポートの接続処理を開始することを特徴とするネットワークの接続方法。
（付記２）
前記接続処理は、前記ポートの同期喪失検出後に前記ポートの再同期化を実行するステップを含むことを特徴とする付記１に記載のネットワークの接続方法。
（付記３）
前記接続処理は、前記ポートの同期喪失検出後から所定時間経過するまで待機するステップと、前記所定時間経過後に前記ポートの再同期化を実行するステップとを含むことを特徴とする付記１又は２に記載のネットワークの接続方法。
（付記４）
前記接続処理は、前記ポートの同期喪失検出後から所定時間経過するまで待機するステップと、前記所定時間経過後に相手ノードから出力されるバイアス電圧を検出するステップと、前記バイアス電圧の検出後に前記ポートの再同期化を実行するステップとを含むことを特徴とする付記１〜３のいずれか１つに記載のネットワークの接続方法。
（付記５）
前記接続処理は、前記ポートの同期喪失検出後から所定時間経過するまで待機するステップと、前記ポートの同期喪失検出後にそのポートからバイアス電圧を出力するステップと、前記所定時間経過後に相手ノードのポートから出力されるバイアス電圧を検出するステップと、前記バイアス電圧の検出後に前記ポートの再同期化を実行するステップとを含むことを特徴とする付記１〜４のいずれか１つに記載のネットワークの接続方法。
（付記６）
前記バイアス電圧を検出するステップにおいて、前記バイアス電圧の検出に失敗した場合には前記ポートを前記未接続状態に遷移させることを特徴とする付記４又は５に記載のネットワークの接続方法。
（付記７）
前記接続処理は、前記ポート間の同期喪失検出後に相手ノードからのバイアス電圧を検出するステップと、前記バイアス電圧の検出後に前記ポートの再同期化を実行するステップとを含むことを特徴とする付記１又は２に記載のネットワークの接続方法。
（付記８）
前記バイアス電圧を検出するステップにおいて、前記バイアス電圧の検出に失敗した場合には前記接続処理を再度開始することを特徴とする付記７に記載のネットワークの接続方法。
（付記９）
前記接続処理は、前記再同期化に失敗した場合に、前記再同期化の回数又は当該接続処理の時間が制限値を超えているか否かを判定する判定ステップを含み、
前記判定ステップにおいて、前記再同期化の回数又は前記接続処理の時間が前記制限値以内である場合には前記接続処理を再度開始するとともに、前記再同期化の回数又は前記接続処理の時間が前記制限値を超えている場合には前記ポートを前記未接続状態に遷移させることを特徴とする付記２〜６のいずれか１つに記載のネットワークの接続方法。
（付記１０）
前記ポートの同期喪失検出後に、バスリセットを発生させることなく、前記接続処理を開始することを特徴とする付記１〜９のいずれか１つに記載のネットワークの接続方法。
（付記１１）
前記ポートの同期喪失検出後に、バスリセットを発生させることなく、前記接続処理を開始するとともに、
前記再同期化に成功した場合に、バスリセットを発生させることなく、前記ポートを前記接続状態に復帰させることを特徴とする付記２〜９のいずれか１つに記載のネットワークの接続方法。
（付記１２）
前記再同期化を前記低消費電力状態又は復帰状態にて実行することを特徴とする付記２〜９，１１のいずれか１つに記載のネットワークの接続方法。
（付記１３）
バスケーブルによって他ノードのポートと接続される自ノードのポートと、
前記自ノードのポートの同期喪失を検出した場合に、該ポートを接続状態から低消費電力状態に遷移させるとともに、前記自ノードのポートを前記低消費電力状態から未接続状態に遷移させることなく、前記低消費電力状態にて前記自ノードのポートの接続処理を開始させる物理層制御回路と、
を備えることを特徴とするインターフェース装置。
（付記１４）
前記物理層制御回路は、
前記自ノードのポートの同期喪失が発生したか否かを判定し、前記同期喪失を検出したときに判定信号を生成する同期化判定回路と、
前記判定信号に応答して、前記自ノードのポートを前記接続状態から前記低消費電力状態に遷移させるステートマシンと、を備え、
前記同期化判定回路にて前記判定信号が生成された後に、前記自ノードのポートの再同期化を実行することを特徴とする付記１３に記載のインターフェース装置。
（付記１５）
前記物理層制御回路は、
前記判定信号に応答して、所定時間だけカウント動作を実行するタイマと、を備え、
前記タイマのカウント動作終了後に、前記自ノードのポートの再同期化を実行することを特徴とする付記１４に記載のインターフェース装置。
（付記１６）
前記自ノードのポートは、
バイアス電圧を生成する電圧生成回路を含む送信回路と、
前記他ノードからのバイアス電圧を検出する電圧検出回路を含む受信回路と、を備え、
前記物理層制御回路は、
前記判定信号に応答して、所定時間だけカウント動作を実行するタイマと、
前記判定信号及び前記カウント動作の終了を示す信号に基づいて、前記電圧生成回路及び前記電圧検出回路を動作させる制御回路と、を備え、
前記電圧検出回路にて前記他ノードからのバイアス電圧が検出された後に、前記自ノードのポートの再同期化を実行することを特徴とする付記１４に記載のインターフェース装置。
（付記１７）
前記ステートマシンは、前記電圧検出回路にて前記他ノードからのバイアス電圧の検出に失敗した場合に、前記自ノードのポートを前記未接続状態に遷移させることを特徴とする付記１６に記載のインターフェース装置。
【符号の説明】
【０１１４】
Ａ〜Ｃ  ノード
Ｐ１Ａ〜Ｐ１Ｃ，Ｐ２Ａ〜Ｐ２Ｃ  ポート
１ａ，１ｂ  バスケーブル
１０Ａ，１０Ｂ  インターフェース回路（インターフェース装置）
２０Ａ，２０Ｂ  送信回路
２２  バイアス電圧生成回路
３０Ａ，３０Ｂ  受信回路
３２  バイアス電圧検出回路
４０Ａ〜４０Ｃ  物理層制御回路
４１Ａ，４１Ｂ  ステートマシン
４２Ａ，４２Ｂ  同期化判定回路
４３Ａ，４３Ｂ  タイマ
４４Ａ，４４Ｂ  バイアス電圧制御回路
４５Ａ，４５Ｂ  レジスタ
ＳＴ１  ディスコネクトステート（未接続状態）
ＳＴ４  アクティブステート（接続状態）
ＳＴ５  サスペンド・イニシエータステート
ＳＴ６  サスペンドステート（低消費電力状態）
ＳＴ７  リジュームステート（復帰状態）
【図１】
2010272950.tif 000003
【図２】
2010272950.tif 000004
【図３】
2010272950.tif 000005
【図４】
2010272950.tif 000006
【図５】
2010272950.tif 000007
【図６】
2010272950.tif 000008
【図７】
2010272950.tif 000009
【図８】
2010272950.tif 000010
【図９】
2010272950.tif 000011
【図１０】
2010272950.tif 000012
【図１１】
2010272950.tif 000013
【図１２】
2010272950.tif 000014
【図１３】
2010272950.tif 000015
【図１４】
2010272950.tif 000016
【図１５】
2010272950.tif 000017
【図１６】
2010272950.tif 000018