(57)【要約】【課題】消費電力を低減することができるようにする。【解決手段】ELパネル１０の画素２１は、発光素子３４、サンプリング用トランジスタ３１、駆動用トランジスタ３２、スイッチングトランジスタ３７、および、蓄積容量３３を少なくとも有する。サンプリング用トランジスタ３１が、駆動用トランジスタ３２のゲートに第１の信号電位Ｖｓｉｇ１の映像信号を供給することにより、駆動用トランジスタ３２の移動度を補正し、その後、第１の信号電位Ｖｓｉｇ１より高電位の第２の信号電位Ｖｓｉｇ２の映像信号を、駆動用トランジスタ３２のゲートに供給する。これにより、より低い映像信号の信号電位で発光させることができる。本発明は、例えば、ELパネルを用いた表示装置に適用できる。【選択図】図３
2010261998.tif 000002
【特許請求の範囲】
【請求項１】
ダイオード特性を有し、駆動電流に応じて発光する発光素子と、
映像信号をサンプリングするサンプリング用トランジスタと、
前記駆動電流を前記発光素子に供給する駆動用トランジスタと、
前記駆動用トランジスタへの電源電位の供給をスイッチングするスイッチングトランジスタと、
前記駆動用トランジスタのゲートと前記発光素子のアノードに接続される蓄積容量と
を少なくとも有する画素を行列状に複数配置した画素アレイ部を備え、
前記サンプリング用トランジスタが、前記駆動用トランジスタのゲートに第１の信号電位の前記映像信号を供給することにより、前記駆動用トランジスタの移動度を補正し、その後、前記第１の信号電位と異なる第２の信号電位の前記映像信号を、前記駆動用トランジスタのゲートに供給する
を備える表示装置。
【請求項２】
前記第２の信号電位は、前記第１の信号電位より高電位である
請求項１に記載の表示装置。
【請求項３】
前記第１の信号電位および前記第２の信号電位の映像信号を前記駆動用トランジスタのゲートに供給する場合、
前記スイッチングトランジスタが、前記駆動用トランジスタを介して所定の電流を前記蓄積容量に供給して、前記駆動用トランジスタの閾値電圧に相当する電圧を前記蓄積容量に保持させ、
前記サンプリング用トランジスタが、前記第１の信号電位の前記映像信号をサンプリングして、前記第１の信号電位を前記蓄積容量に加算させ、
前記スイッチングトランジスタが、前記駆動用トランジスタの移動度に対応する電位だけ前記駆動用トランジスタのソース電位を上昇させ、
前記サンプリング用トランジスタが、前記第２の信号電位の前記映像信号をサンプリングして、前記駆動用トランジスタのゲートに供給する
請求項２に記載の表示装置。
【請求項４】
前記駆動用トランジスタのソースと第１の接地電位との接続を制御する第１のトランジスタと、
前記駆動用トランジスタのゲートと第２の接地電位との接続を制御する第２のトランジスタと
をさらに備える
請求項３に記載の表示装置。
【請求項５】
ダイオード特性を有し、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記駆動用トランジスタへの電源電位の供給をスイッチングするスイッチングトランジスタと、前記駆動用トランジスタのゲートと前記発光素子のアノードに接続される蓄積容量とを少なくとも有する画素を行列状に複数配置した画素アレイ部を備える表示装置の、
前記サンプリング用トランジスタが、前記駆動用トランジスタのゲートに第１の信号電位の前記映像信号を供給することにより、前記駆動用トランジスタの移動度を補正し、その後、前記第１の信号電位と異なる第２の信号電位の前記映像信号を、前記駆動用トランジスタのゲートに供給する
駆動制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および駆動制御方法に関し、特に、消費電力を低減することができるようにする表示装置および駆動制御方法に関する。
【背景技術】
【０００２】
発光素子として有機EL(ELectro Luminescent) 素子を用いた平面自発光型のパネル（ELパネル）の開発が近年盛んになっている。有機EL素子は、ダイオード特性を有し、有機薄膜に電界をかけると発光する現象を利用した素子である。有機EL素子は、印加電圧が１０Ｖ以下で駆動するため低消費電力であり、自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易であるという特長を有する。また、有機EL素子の応答速度は数μｓ程度と非常に高速であるので、ELパネルでは動画表示時の残像が発生しないという利点がある。
【０００３】
ELパネルの中でも、とりわけ駆動素子として薄膜トランジスタ（TFT）を各画素に集積形成したアクティブマトリクス型のパネルの開発が盛んである。アクティブマトリクス型ELパネルは、例えば、特許文献１乃至５に記載されている。
【０００４】
ところで、一般的に、有機EL素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機EL素子を電流駆動する駆動トランジスタとして特にＮチャネル型のTFTを用いた画素回路では、有機EL素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化する。駆動トランジスタのソース電極側は有機EL素子に接続されているので、この駆動トランジスタのゲート−ソース間電圧Ｖｇｓの変化により、有機EL素子の発光輝度が変化する。
【０００５】
このことについてより具体的に説明する。駆動トランジスタのソース電極側に有機EL素子が接続されている場合、駆動トランジスタのソース電位は、駆動トランジスタと有機EL素子の動作点で決まる。そして、有機EL素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機EL素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。
【０００６】
また、特にポリシリコンTFTを用いた画素回路では、有機EL素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタのトランジスタ特性が経時的に変化したり、製造プロセスのばらつきによってトランジスタ特性が画素ごとに異なったりする。すなわち、画素個々に駆動トランジスタのトランジスタ特性にばらつきがある。トランジスタ特性としては、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度μ（以下、単に、「駆動トランジスタの移動度μ」と称する）等が挙げられる。
【０００７】
駆動トランジスタのトランジスタ特性が画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じる。その結果、画面のユニフォーミティ（均一性）が損なわれる。
【０００８】
そこで、有機EL素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化等の影響を受けることなく、有機EL素子の発光輝度を一定に維持するために、各種の補正（補償）機能を画素回路に持たせたものがある（例えば、特許文献６参照）。
【０００９】
補正機能としては、有機EL素子の特性変動に対する補償機能、駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正機能、駆動トランジスタの移動度μの変動に対する補正機能などが挙げられる。以下、駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正を「閾値補正」と呼び、駆動トランジスタの移動度μの変動に対する補正を「移動度補正」と呼ぶこととする。
【００１０】
このように、画素回路の各々に、各種の補正機能を持たせることで、有機EL素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化の影響を受けることなく、有機EL素子の発光輝度を一定に保つことができる。その結果、表示装置の表示品質を向上できる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【特許文献６】特開２００６−１３３５４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、移動度補正は、駆動トランジスタのソース電位を上昇させながら駆動トランジスタのソース−ゲート間電圧Ｖｇｓをそろえる。そのため、発光時の駆動トランジスタのソース−ゲート間電圧Ｖｇｓは、入力された映像信号の信号電位から、移動度補正による駆動トランジスタのソース電位の上昇分を、差し引いたものとなる。従って、移動度補正による駆動トランジスタのソース電位の上昇分を考慮すると、入力する映像信号の信号電位としては、より高いものが必要となっていた。これにより、消費電力が大きくなってしまうという問題があった。
【００１３】
本発明は、このような状況に鑑みてなされたものであり、消費電力を低減することができるようにするものである。
【課題を解決するための手段】
【００１４】
本発明の一側面の表示装置は、ダイオード特性を有し、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記駆動用トランジスタへの電源電位の供給をスイッチングするスイッチングトランジスタと、前記駆動用トランジスタのゲートと前記発光素子のアノードに接続される蓄積容量とを少なくとも有する画素を行列状に複数配置した画素アレイ部を備え、前記サンプリング用トランジスタが、前記駆動用トランジスタのゲートに第１の信号電位の前記映像信号を供給することにより、前記駆動用トランジスタの移動度を補正し、その後、前記第１の信号電位と異なる第２の信号電位の前記映像信号を、前記駆動用トランジスタのゲートに供給する。
【００１５】
本発明の一側面の駆動制御方法は、ダイオード特性を有し、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記駆動用トランジスタへの電源電位の供給をスイッチングするスイッチングトランジスタと、前記駆動用トランジスタのゲートと前記発光素子のアノードに接続される蓄積容量とを少なくとも有する画素を行列状に複数配置した画素アレイ部を備える表示装置の、前記サンプリング用トランジスタが、前記駆動用トランジスタのゲートに第１の信号電位の前記映像信号を供給することにより、前記駆動用トランジスタの移動度を補正し、その後、前記第１の信号電位と異なる第２の信号電位の前記映像信号を、前記駆動用トランジスタのゲートに供給する。
【００１６】
本発明の一側面においては、サンプリング用トランジスタが、駆動用トランジスタのゲートに第１の信号電位の映像信号を供給することにより、駆動用トランジスタの移動度が補正され、その後、第１の信号電位と異なる第２の信号電位の映像信号が、駆動用トランジスタのゲートに供給される。
【発明の効果】
【００１７】
本発明の一側面によれば、消費電力を低減することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明を適用した表示装置の一実施の形態の構成例を示すブロック図である。
【図２】ELパネルの各画素の色の配列を示す図である。
【図３】画素の等価回路の構成を示したブロック図である。
【図４】従来の駆動制御を説明するタイミングチャートである。
【図５】図１のELパネルの駆動制御について説明する。
【図６】本発明の効果を示した図である。
【発明を実施するための形態】
【００１９】
［表示装置の構成］
図１は、本発明を適用した表示装置の一実施の形態の構成例を示すブロック図である。
【００２０】
図１の表示装置１は、例えば、テレビジョン受像機などであり、入力された映像信号に対応する映像をELパネル１０に表示する。ELパネル１０は、自発光素子としての有機EL(ELectro Luminescent)素子を用いたパネルである。ELパネル１０は、ソースドライバおよびゲートドライバとからなるドライバIC(Integrated Circuit)を含むパネルモジュールとして表示装置１に組み込まれている。また、表示装置１は、図示せぬ電源回路、画像LSI(Large Scale Integration)なども有している。なお、表示装置１のELパネル１０は、携帯電話機、デジタルスチルカメラ、デジタルビデオカメラ、プリンタ等の表示部としても利用することができる。
【００２１】
ELパネル１０は、複数の画素２１を有する画素アレイ部１１、水平セレクタ１２、ライトスキャナ１３、電源スキャナ１４、第１トランジスタスキャナ１５、および第２トランジスタスキャナ１６を有している。
【００２２】
画素アレイ部１１には、Ｎ×Ｍ個（Ｎ,Ｍは相互に独立した１以上の整数値）の画素２１−（１，１）乃至２１−（Ｎ，Ｍ）が行列状に配置されて構成されている。なお、図１では、紙面の制約上、画素２１−（１，１）乃至（Ｎ，Ｍ）の一部のみが示されている。
【００２３】
また、ELパネル１０は、Ｍ本の走査線ＷＳＬ−１乃至Ｍ、電源制御線ＤＳＬ−１乃至Ｍ、第１トランジスタ制御線ＡＺ１Ｌ−１乃至Ｍ、および第２トランジスタ制御線ＡＺ２Ｌ−１乃至Ｍと、Ｎ本の映像信号線ＤＴＬ−１乃至Ｎも有する。
【００２４】
なお、以下において、走査線ＷＳＬ−１乃至Ｍそれぞれを特に区別する必要がない場合、単に、走査線ＷＳＬと称する。また、映像信号線ＤＴＬ−１乃至Ｎ、電源制御線ＤＳＬ−１乃至Ｍに、第１トランジスタ制御線ＡＺ１Ｌ−１乃至Ｍ、および第２トランジスタ制御線ＡＺ２Ｌ−１乃至Ｍについても同様である。画素２１−（１，１）乃至２１−（Ｎ，Ｍ）についても同様に、単に、画素２１と称する。
【００２５】
水平セレクタ１２、ライトスキャナ１３、電源スキャナ１４、第１トランジスタスキャナ１５、および第２トランジスタスキャナ１６は、画素アレイ部１１を駆動制御する駆動部として動作する。
【００２６】
画素２１−（１，１）乃至２１−（Ｎ，Ｍ）のうちの第１行目の画素２１−（１，１）乃至２１−（Ｎ，１）は、走査線ＷＳＬ−１でライトスキャナ１３と、電源制御線ＤＳＬ−１で電源スキャナ１４とそれぞれ接続されている。また、第１行目の画素２１−（１，１）乃至２１−（Ｎ，１）は、第１トランジスタ制御線ＡＺ１Ｌ−１で第１トランジスタスキャナ１５と、第２トランジスタ制御線ＡＺ２Ｌ−１で第２トランジスタスキャナ１６と、それぞれ接続されている。
【００２７】
画素２１−（１，１）乃至２１−（Ｎ，Ｍ）のうちの第Ｍ行目の画素２１−（１，Ｍ）乃至２１−（Ｎ，Ｍ）は、走査線ＷＳＬ−Ｍでライトスキャナ１３と、電源制御線ＤＳＬ−Ｍで電源スキャナ１４とそれぞれ接続されている。また、第Ｍ行目の画素２１−（１，Ｍ）乃至２１−（Ｎ，Ｍ）は、第１トランジスタ制御線ＡＺ１Ｌ−Ｍで第１トランジスタスキャナ１５と、第２トランジスタ制御線ＡＺ２Ｌ−Ｍで第２トランジスタスキャナ１６と、それぞれ接続されている。
【００２８】
即ち、１本の走査線ＷＳＬ、電源制御線ＤＳＬ、第１トランジスタ制御線ＡＺ１Ｌ、および第２トランジスタ制御線ＡＺ２Ｌは、行方向の画素２１に共通に配線されている。画素２１−（１，１）乃至２１−（Ｎ，Ｍ）の行方向に並ぶその他の画素２１についても同様の接続となっている。
【００２９】
列方向に配線されている映像信号線ＤＴＬ−１乃至Ｎについてみると、画素２１−（１，１）乃至２１−（Ｎ，Ｍ）のうちの第１列目の画素２１−（１，１）乃至２１−（１，Ｍ）は、映像信号線ＤＴＬ−１で水平セレクタ１２と接続されている。
【００３０】
画素２１−（１，１）乃至２１−（Ｎ，Ｍ）のうちの第Ｎ列目の画素２１−（Ｎ，１）乃至２１−（Ｎ，Ｍ）は、映像信号線ＤＴＬ−Ｎで水平セレクタ１２と接続されている。従って、１本の映像信号線ＤＴＬは、列方向の画素２１に共通に配線されている。画素２１−（１，１）乃至２１−（Ｎ，Ｍ）の列方向に並ぶその他の画素２１についても同様の接続となっている。
【００３１】
ライトスキャナ１３は、選択制御信号を水平周期（１Ｆ）で走査線ＷＳＬ−１乃至Ｍに順次供給して、画素２１を行単位で線順次走査する。電源スキャナ１４は、線順次走査に合わせて電源制御線ＤＳＬ−１乃至Ｍに電源制御信号を供給する。水平セレクタ１２は、映像信号線ＤＴＬ−１乃至Ｍを順次切り替えながら、映像信号に対応する信号電位Ｖｓｉｇを画素２１に供給する。
【００３２】
第１トランジスタスキャナ１５は、線順次走査に合わせて第１トランジスタ制御線ＡＺ１Ｌ−１乃至Ｍに選択制御信号を供給する。第２トランジスタスキャナ１６は、線順次走査に合わせて第２トランジスタ制御線ＡＺ２Ｌ−１乃至Ｍに選択制御信号を供給する。
【００３３】
［画素２１の配列構成］
図２は、ELパネル１０の各画素２１が発光する色の配列を示している。
【００３４】
画素アレイ部１１の各画素２１は、赤（Ｒ）、緑（Ｇ）、または青（Ｂ）のいずれかの色を発光する。そして、各色は、例えば、行方向には赤、緑、青の順となり、列方向には同一の色となるように、配列されている。従って、各画素２１は、いわゆる副画素（サブピクセル）に相当し、行方向（図面左右方向）に並ぶ赤、緑、および青の３つの画素２１で表示単位としての１画素が構成される。なお、ELパネル１０の色の配列が図２に示した配列に限定されるものではない。
【００３５】
［画素２１の詳細回路構成］
図３は、ELパネル１０に含まれるＮ×Ｍ個の画素２１のうちの１つの画素２１を拡大することにより、画素２１の等価回路（画素回路）の構成を示したブロック図である。
【００３６】
なお、図３において画素２１が画素２１−（ｎ，ｍ）（ｎ＝１，２，・・・，Ｎ，ｍ＝１，２，・・・，Ｍ）であるとすると、走査線ＷＳＬ、映像信号線ＤＴＬ、および電源制御線ＤＳＬのそれぞれは、次のようになる。即ち、走査線ＷＳＬ、映像信号線ＤＴＬ、および電源制御線ＤＳＬは、それぞれ、画素２１−（ｎ，ｍ）に対応する走査線ＷＳＬ−ｍ、映像信号線ＤＴＬ−ｎ、および電源制御線ＤＳＬ−ｍとなる。また、第１トランジスタ制御線ＡＺ１Ｌおよび第２トランジスタ制御線ＡＺ２Ｌは、それぞれ、画素２１−（ｎ，ｍ）に対応する第１トランジスタ制御線ＡＺ１Ｌ−ｍおよび第２トランジスタ制御線ＡＺ２Ｌ−ｍとなる。
【００３７】
画素２１は、サンプリング用トランジスタ３１、駆動用トランジスタ３２、蓄積容量３３、発光素子３４、第１トランジスタ３５、第２トランジスタ３６、および第３トランジスタ３７を有する。
【００３８】
サンプリング用トランジスタ３１のゲートは、走査線ＷＳＬと接続され、サンプリング用トランジスタ３１のドレインは、映像信号線ＤＴＬと接続される。また、サンプリング用トランジスタ３１のソースは、駆動用トランジスタ３２のゲートと接続されている。サンプリング用トランジスタ３１は、走査線ＷＳＬを介してライトスキャナ１３から供給される選択制御信号に応じてオンまたはオフし、水平セレクタ１２が映像信号線ＤＴＬに出力した映像信号をサンプリングする。サンプリング用トランジスタ３１がオンした場合、映像信号線ＤＴＬに出力された水平セレクタ１２からの映像信号が駆動用トランジスタ３２のゲートに供給される。
【００３９】
駆動用トランジスタ３２のソースは、発光素子３４のアノードに接続され、ドレインが、第３トランジスタ３７を介して電源電位Ｖｄｄに接続されており、駆動用トランジスタ３２はソースフォロア回路を形成している。駆動用トランジスタ３２は、蓄積容量３３に保持された電位に応じて駆動電流Ｉｄｓを発光素子３４に供給する。
【００４０】
蓄積容量３３は、駆動用トランジスタ３２のゲートと発光素子３４のアノード（駆動用トランジスタ３２のソース）に接続されている。蓄積容量３３は、サンプリング用トランジスタ３１を介して供給される映像信号により、所定の電荷を蓄積して保持する。
【００４１】
発光素子３４は、有機EL素子で構成される。有機EL素子はダイオード特性を有する電流発光素子である。発光素子３４のアノードは、駆動用トランジスタ３２のソースおよび蓄積容量３３の一方の電極と接続され、発光素子３４のカソードは、GNDレベルの所定の電位Ｖｃａｔ（カソード電位Ｖｃａｔ）に接地されている。発光素子３４は、供給される電流値Ｉｄｓに応じた階調の発光を行う。
【００４２】
第１トランジスタ３５のゲートは、第１トランジスタ制御線ＡＺ１Ｌに接続され、ドレインが、蓄積容量３３の一方の電極、かつ、駆動用トランジスタ３２のソースと接続されている。第１トランジスタ３５のソースは、第１接地電位Ｖｉｎｉ１に接続されている。第１トランジスタ３５は、第１トランジスタ制御線ＡＺ１Ｌを介して第１トランジスタスキャナ１５から供給される選択制御信号に基づいて、駆動用トランジスタ３２のソースと第１接地電位Ｖｉｎｉ１との接続を制御する。
【００４３】
第２トランジスタ３６のゲートは、第２トランジスタ制御線ＡＺ２Ｌに接続され、ドレインが、サンプリング用トランジスタ３１のソース、かつ、駆動用トランジスタ３２のゲートと接続されている。第２トランジスタ３６のソースは、第２接地電位Ｖｉｎｉ２に接続されている。第２トランジスタ３６は、第２トランジスタ制御線ＡＺ２Ｌを介して第２トランジスタスキャナ１６から供給される選択制御信号に基づいて、駆動用トランジスタ３２のソースと第２接地電位Ｖｉｎｉ２との接続を制御する。
【００４４】
第３トランジスタ３７のゲートは、電源制御線ＤＳＬに接続され、ドレインが電源電位Ｖｄｄに、ソースが、駆動用トランジスタ３２のドレインに接続されている。第３トランジスタ３７は、電源スキャナ１４から供給される電源制御信号に基づいて、駆動用トランジスタ３２への電源電位Ｖｄｄの供給をスイッチングする。
【００４５】
画素２１が有する５個のトランジスタのうち、第３トランジスタ３７のみがＰチャネル型トランジスタであり、それ以外はＮチャネル型トランジスタである。従って、サンプリング用トランジスタ３１、第１トランジスタ３５、および第２トランジスタ３６は、選択制御信号の信号電位が高電位（Hi）のときオン（ON）となり、低電位（Lo）のときオフ（OFF）となる。一方、第３トランジスタ３７は、選択制御信号の信号電位が低電位（Lo）のときオン（ON）となり、高電位（Hi）のときオフ（OFF）となる。ここで、オンとは、トランジスタが導通し、ドレイン−ソース間に電流が流れることを意味する。画素２１を構成する各トランジスタが、上述したＰチャネル型またはＮチャネル型のいずれか一方に限定されるわけではない。
【００４６】
ここで、第１接地電位Ｖｉｎｉ１、第２接地電位Ｖｉｎｉ２、およびカソード電位Ｖｃａｔの関係について説明する。第２の接地電位Ｖｉｎｉ２は、第１の接地電位Ｖｉｎｉ１から駆動用トランジスタ３２の閾値電圧Ｖｔｈを差し引いたレベルよりも低く設定されている。即ち、Ｖｉｎｉ２＜（Ｖｉｎｉ１−Ｖｔｈ）となっている。
【００４７】
また、カソード電位Ｖｃａｔと発光素子３４の閾値電圧Ｖｔｈｅｌの和は、第２の接地電位Ｖｉｎｉ２から駆動用トランジスタ３２の閾値電圧Ｖｔｈを差し引いたレベルよりも高く設定されている。即ち、（Ｖｃａｔ＋Ｖｔｈｅｌ）＞（Ｖｉｎｉ２−Ｖｔｈ）となっている。この条件を満たすことにより、後述するように、画素２１が正常な発光動作を行うことができる。
【００４８】
画素２１の等価回路は、以上のように構成される。
【００４９】
［画素２１の従来の駆動制御の説明］
次に、図４を参照して、従来の駆動制御について説明する。
【００５０】
図４は、従来の駆動制御を説明するタイミングチャートである。
【００５１】
図４の横軸は、時間軸を表し、図面横方向における同一の位置は、同一の時刻を表す。
【００５２】
時刻ｔ１までの期間は、前の水平期間（１Ｆ）の発光がなされている発光期間である。
【００５３】
時刻ｔ１において、電源スキャナ１４が、電源制御線ＤＳＬに流れる選択制御信号の信号電位（以下、電源制御線電位と称する）を高電位に切換え、第３トランジスタ３７をオフさせる。これにより、駆動用トランジスタ３２のゲート電位Ｖｇおよびソース電位Ｖｓが低下し、前の水平期間（１Ｆ）の発光期間が終了する。
【００５４】
時刻ｔ２において、第１トランジスタスキャナ１５が、第１トランジスタ制御線ＡＺ１Ｌに流れる選択制御信号の信号電位（以下、第１トランジスタ制御線電位と称する）を高電位に切換え、第１トランジスタ３５をオンさせる。これにより、駆動用トランジスタ３２のソース電位Ｖｓが第１接地電位Ｖｉｎｉ１に初期化される。
【００５５】
時刻ｔ３において、第２トランジスタスキャナ１６が、第２トランジスタ制御線ＡＺ２Ｌに流れる選択制御信号の信号電位（以下、第２トランジスタ制御線電位と称する）を高電位に切換え、第２トランジスタ３６をオンさせる。これにより、駆動用トランジスタ３２のゲート電位Ｖｇが第２接地電位Ｖｉｎｉ２に初期化される。
【００５６】
時刻ｔ４において、第１トランジスタスキャナ１５が、第１トランジスタ制御線電位を低電位に切換え、第１トランジスタ３５をオフさせる。その後、時刻ｔ５において、電源スキャナ１４が、電源制御線電位を低電位に切換え、第３トランジスタ３７をオンさせる。これにより、駆動用トランジスタ３２のゲート電位Ｖｇとソース電位Ｖｓの電位差により、駆動用トランジスタ３２に電流Ｉｄｓが流れる。
【００５７】
上述したように、（Ｖｃａｔ＋Ｖｔｈｅｌ）＞（Ｖｉｎｉ２−Ｖｔｈ）となるように、第２接地電位Ｖｉｎｉ２が設定されている。従って、駆動用トランジスタ３２のソース電位Ｖｓがカソード電位Ｖｃａｔよりも高く、発光素子３４は逆バイアス状態となるため、駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓは蓄積容量３３に流れ、駆動用トランジスタ３２のソース電位Ｖｓが上昇する。従って、発光素子３４に駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓが流れることなく、発光素子３４が発光することはない。時刻ｔ６までには、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓが、閾値電圧Ｖｔｈに等しくなる。これにより、駆動用トランジスタ３２の閾値電圧Ｖｔｈに相当する電圧を蓄積容量３３に保持させ、ELパネル１０の各画素の駆動用トランジスタ３２の閾値電圧Ｖｔｈの影響をキャンセルする閾値補正期間が終了する。
【００５８】
時刻ｔ６において、電源スキャナ１４が、電源制御線電位を高電位に切換え、第３トランジスタ３７をオフさせ、時刻ｔ７において、第２トランジスタスキャナ１６が、第２トランジスタ制御線電位を低電位に切換え、第２トランジスタ３６をオフさせる。
【００５９】
時刻ｔ８において、ライトスキャナ１３が、走査線ＷＳＬに流れる選択制御信号の信号電位（以下、走査線電位と称する）を高電位に切換え、サンプリング用トランジスタ３１をオンさせる。これにより、映像信号線ＤＴＬを介して水平セレクタ１２から、階調に応じた信号電位ＶｓｉｇＡの映像信号が、駆動用トランジスタ３２のゲートに供給される。その結果、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは、信号電位ＶｓｉｇＡが加算され、（ＶｓｉｇＡ＋Ｖｔｈ）となる。時刻ｔ８から時刻ｔ９までの蓄積容量３３に信号電位ＶｓｉｇＡを書き込む信号書き込み期間は、走査線ＷＳＬ−ｍに割り当てられる水平走査期間（１Ｆ）に一致する。
【００６０】
信号書き込み期間が終了する時刻ｔ９から、移動度補正期間が開始する。即ち、時刻ｔ９において、電源スキャナ１４が、電源制御線電位を低電位に切換え、第３トランジスタ３７をオンさせる。これにより、駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓが蓄積容量３３に流れ、駆動用トランジスタ３２のソース電位Ｖｓが上昇する。
【００６１】
この移動度補正期間では、移動度μが高い駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖは大きく、移動度μが低い駆動用トランジスタ３２のソース電位Ｖｓ上昇量△Ｖは小さくなる。従って、時刻ｔ９から、走査線電位を低電位とする時刻ｔ１０までの移動度補正期間Ｔ１を所定の時間に調整することにより、ELパネル１０の各画素２１の駆動用トランジスタ３２の移動度のばらつきを補正することができる。逆に言うと、ELパネル１０の各画素２１の駆動用トランジスタ３２の移動度のばらつきを補正するように、移動度補正期間Ｔ１が決定される。
【００６２】
信号電位ＶｓｉｇＡから移動度補正による駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖ１を引いた差（ＶｓｉｇＡ−△Ｖ１）をＶａで表すと、移動度補正終了後の駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは（Ｖａ＋Ｖｔｈ）である。移動度補正終了後は、移動度μの違う駆動用トランジスタ３２で同じ電流値Ｉｄｓを流すことができるようになる。
【００６３】
走査線電位が低電位となる時刻ｔ１０以降、ブートストラップ動作により、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓ＝Ｖａ＋Ｖｔｈを一定に維持したまま、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓが上昇し、発光素子３４が発光する。
【００６４】
以上のように、移動度補正は、駆動用トランジスタ３２のソース電位Ｖｓを上昇させながら駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓをそろえる。そのため、発光時の駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは、入力された映像信号の信号電位ＶｓｉｇＡから、移動度補正による駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖ１を差し引いた（Ｖａ＋Ｖｔｈ）となる。従って、発光時の駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは、入力された映像信号の信号電位ＶｓｉｇＡよりも、かなり小さくなってしまう。換言すれば、入力する映像信号の信号電位Ｖｓｉｇとしては、より高いものが必要になってしまう。そのため、従来の駆動制御によれば、消費電力が大きくなってしまうという問題があった。
【００６５】
［ELパネル１０における画素２１の駆動制御の説明］
そこで、図５を参照して、消費電力を低減することができるようにした、ELパネル１０の駆動制御について説明する。
【００６６】
図５は、ELパネル１０の駆動制御を説明するタイミングチャートである。
【００６７】
図５において、時刻ｔ１１から時刻ｔ１８までの制御は、上述した図４の時刻ｔ１から時刻ｔ８までの制御と同様であるので、その説明は省略する。ただし、映像信号線ＤＴＬに流れる映像信号の信号電位Ｖｓｉｇが、信号電位ＶｓｉｇＡではなく、それよりも低いＶｓｉｇ１となっている点は異なる。
【００６８】
時刻ｔ１８から時刻ｔ１９までの第１の映像信号書き込み期間において、１回目の映像信号の書き込みが行われる。即ち、ライトスキャナ１３が、走査線電位を高電位に切換え、サンプリング用トランジスタ３１をオンさせる。これにより、映像信号線ＤＴＬを介して水平セレクタ１２から、信号電位Ｖｓｉｇ１の映像信号が、駆動用トランジスタ３２のゲートに供給される。その結果、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは、駆動用トランジスタ３２の閾値電圧Ｖｔｈに信号電位Ｖｓｉｇ１が加算され、（Ｖｓｉｇ１＋Ｖｔｈ）となる。
【００６９】
時刻ｔ１９から時刻ｔ２０までは、駆動用トランジスタ３２の移動度補正を行う移動度補正期間である。即ち、時刻ｔ１９から時刻ｔ２０までのＴ２時間、サンプリング用トランジスタ３１はオンのまま、電源制御線電位が、一旦、低電位となり、第３トランジスタ３７がオンする。これにより、駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓは蓄積容量３３に流れ、駆動用トランジスタ３２のソース電位Ｖｓが上昇する。この駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖ２は、上述したように、駆動用トランジスタ３２の移動度μに対応する。
【００７０】
ここで、電源制御線電位を低電位とする期間であるＴ２時間は、移動度補正後の各画素２１の駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓが図４と同一の（Ｖａ＋Ｖｔｈ）となるような時間である。
【００７１】
また、Ｔ２時間を図４のＴ１時間と比較すると、映像信号線ＤＴＬの信号電位が、信号電位ＶｓｉｇＡではなく、それよりも低いＶｓｉｇ１となっているため、Ｔ２時間は、Ｔ１時間よりも短くなる（Ｔ２＜Ｔ１）。
【００７２】
時刻ｔ２０において、再び、電源制御線電位が電源スキャナ１４により高電位に切換えられ、第３トランジスタ３７がオフする。続く時刻ｔ２１において、水平セレクタ１２は、映像信号線ＤＴＬに出力される映像信号の信号電位Ｖｓｉｇを、信号電位Ｖｓｉｇ１から、それよりも高電位の信号電位Ｖｓｉｇ２に変更する。ここで、信号電位Ｖｓｉｇ２は、信号電位ＶｓｉｇＡと比較すると、ΔＶｃだけ低い。
【００７３】
その後、時刻ｔ２２から時刻ｔ２３までの第２の映像信号書き込み期間において、２回目の映像信号の書き込みが行われる。即ち、ライトスキャナ１３が、走査線電位を高電位に切換え、サンプリング用トランジスタ３１をオンさせる。これにより、映像信号線ＤＴＬを介して水平セレクタ１２から、階調に応じた信号電位Ｖｓｉｇ２の映像信号が、駆動用トランジスタ３２のゲートに供給される。
【００７４】
その結果、駆動用トランジスタ３２のゲート電位Ｖｇが上昇し、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは、（Ｖｂ＋Ｖｔｈ）となる。ここで、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓ＝（Ｖｂ＋Ｖｔｈ）は、Ｖａ＋Ｖｔｈ＋（Ｖｓｉｇ２−Ｖｓｉｇ１）である。
【００７５】
時刻ｔ２３において、ライトスキャナ１３が、走査線電位を低電位に切換え、サンプリング用トランジスタ３１をオフさせる。続く時刻ｔ２４において、電源スキャナ１４が、電源制御線電位を低電位に切換え、第３トランジスタ３７をオフさせる。時刻ｔ２４以降、ブートストラップ動作により、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓ＝Ｖｂ＋Ｖｔｈを一定に維持したまま、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓが上昇し、発光素子３４が発光する。
【００７６】
以上のように、ELパネル１０は、移動度補正終了までと、それ以降とで、映像信号線ＤＴＬに流す映像信号の信号電位Ｖｓｉｇを切り替える。即ち、水平セレクタ１２は、移動度補正終了までは信号電位Ｖｓｉｇ１の映像信号を映像信号線ＤＴＬに供給し、移動度補正終了後は信号電位Ｖｓｉｇ２の映像信号を映像信号線ＤＴＬに供給する。
【００７７】
このとき、移動度補正終了時点の駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは、図４における場合と同様の（Ｖａ＋Ｖｔｈ）である。そして、ELパネル１０は、移動度補正終了後、さらに、信号電位Ｖｓｉｇ１よりも高い信号電位Ｖｓｉｇ２を駆動用トランジスタ３２のゲートに供給する。その結果、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは、移動度補正終了後の（Ｖａ＋Ｖｔｈ）よりも大きい（Ｖｂ＋Ｖｔｈ）となる。換言すれば、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓを、（Ｖｓｉｇ２−Ｖｓｉｇ１）だけ、図４における場合よりも大きくすることができる。これにより、映像信号として水平セレクタ１２が入力する映像信号の信号電位が、図４の信号電位ＶｓｉｇＡよりも、ΔＶｃだけ低い信号電位Ｖｓｉｇ２で済む。
【００７８】
［本発明の効果］
図６は、本発明の効果を示した図である。
【００７９】
図６の横軸は、駆動用トランジスタ３２のゲートに供給する信号電位Ｖｓｉｇを示し、縦軸は、そのときの発光素子３４の輝度を示している。
【００８０】
図４で説明した従来の駆動制御では、所定の輝度ＬＶを得るためには、駆動用トランジスタ３２のゲートに、信号電位ＶｓｉｇＡを供給していた。これに対して、本発明を適用したELパネル１０の駆動制御によれば、ΔＶｃだけ低い信号電位Ｖｓｉｇ２を駆動用トランジスタ３２のゲートに供給することで、同一の輝度ＬＶを得ることができる。
【００８１】
従って、ELパネル１０の駆動制御によれば、同一の輝度で、入力する信号電位を低くすることができ、従来に比べて、消費電力を低減することができる。また、入力する信号電位を低くすることができるために、ELパネル１０に電源を供給する電源回路なども簡略化することができ、表示装置１としての構成を簡略化することもできる。
【００８２】
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【００８３】
即ち、本発明は、電源電位Ｖｄｄと駆動用トランジスタ３２との間に、駆動用トランジスタ３２への電源電位Ｖｄｄの供給をスイッチングするスイッチングトランジスタを有するその他の画素回路に適用することができる。
【００８４】
例えば、上述の５個のトランジスタと１個のキャパシタの画素回路（５Ｔｒ／１Ｃ画素回路）のうち、第２トランジスタ３６を省略し、４個のトランジスタと１個のキャパシタからなる構成とした画素回路（４Ｔｒ／１Ｃ画素回路）を採用することができる。第２トランジスタ３６を省略した４Ｔｒ／１Ｃ画素回路では、例えば、水平セレクタ１２からサンプリング用トランジスタ３１に供給する映像信号の信号電位が、ＶｓｉｇとＶｉｎｉ２で切り替えられる。
【００８５】
また、４Ｔｒ／１Ｃ画素回路に、さらに第１トランジスタ３５をも省略した３個のトランジスタと１個のキャパシタからなる構成とした画素回路（３Ｔｒ／１Ｃ画素回路）を採用することもできる。
【００８６】
さらに、５Ｔｒ／１Ｃ画素回路または４Ｔｒ／１Ｃ画素回路などに、発光素子３４の容量成分を補うための補助容量を発光素子３４と並列に追加するなどしてもよい。
【符号の説明】
【００８７】
１  表示装置，  １０  ELパネル，  １１  画素アレイ部，  ２１  画素，  ３１  サンプリング用トランジスタ，  ３２  駆動用トランジスタ，  ３３  蓄積容量，  ３４  発光素子，  ３５  第１トランジスタ，  ３６  第２トランジスタ，  ３７  第３トランジスタ
【図１】
2010261998.tif 000003
【図２】
2010261998.tif 000004
【図３】
2010261998.tif 000005
【図４】
2010261998.tif 000006
【図５】
2010261998.tif 000007
【図６】
2010261998.tif 000008