(57)【要約】【課題】アバランシェ降伏時におけるアバランシェ電流の集中を緩和して、アバランシェ耐量を高めることを課題とする。【解決手段】炭化珪素の半導体基板１と炭化珪素のエピタキシャル層２とが積層されてなる炭化珪素の半導体基体１００と、半導体基体１００とはバンドギャップが異なり、かつ半導体基体１００とヘテロ接合を形成する多結晶シリコンからなる第１のヘテロ半導体領域３とでヘテロ接合ダイオードを構成し、第１のヘテロ半導体領域３にアノード電極６が接合された半導体装置において、ヘテロ接合ダイオードに所定の逆バイアスが印加されたときに、アバランシェ降伏するアバランシェ降伏領域となる第１のヘテロ半導体領域３とエピタキシャル層２との接合面となるヘテロ接合領域４の外周端部９は、第１のヘテロ半導体領域３とアノード電極６との接合面の外周端部８の内側に配置されていることを特徴とする。【選択図】図１
2010272578.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体領域と、前記第１の半導体領域とはバンドギャップが異なり、かつ前記第１の半導体領域とヘテロ接合を形成する第２の半導体領域とでヘテロ接合ダイオードを構成し、前記第２の半導体領域に電極が接合された半導体装置において、
前記ヘテロ接合ダイオードに所定の逆バイアスが印加されたときに、アバランシェ降伏するアバランシェ降伏領域と前記第１の半導体領域または第２の半導体領域との接合面の外周端部は、前記第２の半導体領域と前記電極との接合面の外周端部に内包される
ことを特徴とする半導体装置。
【請求項２】
前記第１の半導体領域内に形成され、前記第２の半導体領域の外周端部に接して終端する接合終端領域を有し、
前記接合終端領域がアバランシェ降伏領域となる場合には、前記接合終端領域と前記第２の半導体領域との接合面の外周端部は、前記第２の半導体領域と前記電極との接合面の外周端部に内包される
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の半導体領域内に、前記第２の半導体領域の不純物濃度とは異なる不純物濃度を有する第３の半導体領域が選択的に形成されている
ことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第２の半導体領域内に、前記第１の半導体領域との間でショットキー接合を形成するショットキー接合領域が選択的に形成されている
ことを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記第１の半導体領域内に、前記ヘテロ接合と接する電界緩和領域が選択的に形成されている
ことを特徴とする請求項１または２に記載の半導体装置。
【請求項６】
前記第１の半導体領域は、炭化珪素、窒化ガリウムおよびダイヤモンドのいずれか１つで形成されている
ことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記第２の半導体領域は、単結晶シリコン、多結晶シリコンおよびアモルファスシリコンのいずれか１つで形成されている
ことを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高耐量のヘテロ接合ダイオードを含む半導体装置に関する。
【背景技術】
【０００２】
従来、この種の技術としては、例えば本出願人が提案した以下に示す文献に記載されたものが知られている（特許文献１参照）。この文献には、ヘテロ接合ダイオードの半導体装置の技術が記載されている。この半導体装置は、炭化珪素半導体基板と炭化珪素エピタキシャル層とから構成される炭化珪素半導体基体の一方の主面に、炭化珪素とバンドギャップの異なる半導体材料である多結晶シリコンからなるヘテロ半導体領域が積層形成されてヘテロ接合が形成され、ヘテロ半導体領域に接するようにアノード電極が形成され、炭化珪素半導体基板に接するようにカソード電極が形成されている。
【０００３】
上記構成の半導体装置では、例えばカソード電極を接地してアノード電極に正電位を印加した場合は、ダイオードの順方向特性に相当する導通特性が得られる一方、カソード電極に正電位を印加した場合には、ダイオードの逆方向特性に相当する阻止特性が得られ、順方向特性並びに逆方向特性ともに金属電極と半導体材料から構成されるショットキー接合の如き特性を示す。
【０００４】
また、上記構成の半導体装置では、所定の逆バイアスを印加した際にヘテロ半導体領域がアバランシェ降伏することによって耐圧が決まるように構成されている。このため、従来のショットキー接合ダイオード（ショットキーバリアダイオード）に比べてアバランシェ降伏する領域を広く確保でき、その結果高いアバランシェ耐量が得られる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３０５９６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来技術における半導体装置では、アバランシェ降伏時にある程度のアバランシェ電流が流れるが、このアバランシェ電流はヘテロ半導体領域とアノード電極とが接する接合面の外周端部に集中することが判明した。このようにアバランシェ電流の集中が発生すると、この電流が集中した箇所で素子の損傷や破壊が生じやすくなり、この結果アバランシェ耐量に限界が生じるといった不具合を招いていた。
【０００７】
そこで、本発明は、上記に鑑みてなされたものであり、その目的とするところは、アバランシェ降伏時のアバランシェ電流の集中を緩和して、高アバランシェ耐量の半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の課題を解決する手段は、第１の半導体領域と第２の半導体領域とで形成されたヘテロ接合を有するヘテロ接合ダイオードがアバランシェ降伏した際のアバランシェ降伏領域と、第１の半導体領域または第２の半導体領域との接合面の外周端部は、第２の半導体領域と第２の半導体領域に接する第２の電極との接合面の外周端部に内包されることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、アバランシェ降伏領域と第１の半導体領域または第２の半導体領域との接合面の外周端部が、第２の半導体領域と第２の半導体領域に接する第２の電極との接合面の外周端部に内包されることにより、アバランシェ電流の集中を緩和するようにしたので、従来に比べてアバランシェ耐量を向上することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１に係る半導体装置の構成を示す図である。
【図２】ヘテロ接合領域４の外周端部９がコンタクト領域７の外周端部８に内包される位置関係を示す図である。
【図３】従来の半導体装置におけるアバランシェ降伏時にアバランシェ電流が集中する様子を示す断面図である
【図４】本発明の実施例２に係る半導体装置の構成を示す図である。
【図５】本発明の変形例に係る半導体装置の構成を示す断面図である。
【図６】本発明の他の変形例に係る半導体装置の構成を示す断面図である。
【図７】本発明の他の変形例に係る半導体装置の構成を示す断面図である。
【図８】本発明の他の変形例に係る半導体装置の構成を示す断面図である。
【図９】本発明の他の変形例に係る半導体装置の構成を示す断面図である。
【発明を実施するための形態】
【００１１】
以下、図面を用いて本発明を実施するための実施例を説明する。
【実施例１】
【００１２】
図１は本発明の実施例１に係る半導体装置の構成を示す図であり、同図（ａ）は断面図であり、同図（ｂ）は上面図である。図１に示す実施例１の半導体装置は、炭化珪素とシリコンとのヘテロ接合を用いたヘテロ接合ダイオードを構成している。図１において、炭化珪素の半導体基体（第１の半導体領域）１００は、例えばＮ＋  型の炭化珪素の半導体基板１上にＮ−  型の炭化珪素のエピタキシャル層２が積層形成されて構成されている。
【００１３】
炭化珪素の半導体基体１００の一方の主面、すなわち半導体基板１に接していないエピタキシャル層２の一方の主面に接するように、炭化珪素よりもバンドギャップの小さい多結晶シリコンからなるヘテロ半導体領域（第２の半導体領域）３が積層形成されている。
【００１４】
エピタキシャル層２と第１のヘテロ半導体領域３との接合部では、炭化珪素とシリコンによるヘテロ接合領域４が形成され、このヘテロ接合領域４によりヘテロ接合ダイオードが形成されている。ヘテロ接合領域４の接合界面にはエネルギー障壁が存在し、この実施例１では、ヘテロ接合ダイオードに所定の逆バイアスが印加されたときに、少なくとも第１のヘテロ半導体領域３中でアバランシェ降伏が起こりアバランシェ耐圧が決まるように第１のヘテロ半導体領域３の不純物密度が設定されている。
【００１５】
また、半導体基板１には半導体基板１に接するようにカソード電極５が形成され、第１のヘテロ半導体領域３には第１のヘテロ半導体領域３に接するようにアノード電極６が形成されている。第１のヘテロ半導体領域３とアノード電極６が接するコンタクト領域７の外周端部８は、図１（ｂ）に示すように第１のヘテロ半導体領域３と半導体基体１００のエピタキシャル層２とが接するヘテロ接合領域４の外周端部９よりも外側に配置形成されている。すなわち、ヘテロ接合ダイオードに所定の逆バイアスが印加されたときに、アバランシェ降伏するアバランシェ降伏領域（この実施例１では第１のヘテロ半導体領域３）とエピタキシャル層２との接合面（ヘテロ接合領域４）の外周端部９は、第１のヘテロ半導体領域３とアノード電極６との接合面（コンタクト領域７）の外周端部８の内側に内包（重畳を含む）されるように各領域が配置形成されている。
【００１６】
なお、ヘテロ接合領域４の外周端部９がコンタクト領域７の外周端部８に内包される位置関係とは、図２（ａ）（図１の場合）に加えて、例えば同図（ｂ）や同図（ｃ）の位置関係でもよく、また同図（ｄ）に示すように双方が重畳する場合も含まれる。
【００１７】
このようなヘテロ接合ダイオードを有限な領域に形成した場合には、活性領域には必ず端部が生じる。図１では、エピタキシャル層２と第１のヘテロ半導体領域３のヘテロ接合部の端部が活性領域の外周端部となった場合を例示しており、外周端部のエピタキシャル層２内には外周端部を終端するようにＰ型の炭化珪素からなる接合終端領域１０が形成されている。
【００１８】
このように構成されたヘテロ接合ダイオードにおいて、アノード電極６とカソード電極５との間に所定の電圧を印加すると、第１のヘテロ半導体領域３とエピタキシャル層２との接合界面において整流作用が生じ、ダイオード特性が得られる。すなわち、カソード電極５を接地してアノード電極６に正電位を印加した場合は、ダイオードの順方向特性に相当する導通特性が得られる。また、カソード電極５に正電位を印加した場合には、ダイオードの逆方向特性に相当する阻止特性が得られ、順方向特性並びに逆方向特性ともに金属電極と半導体材料から構成されるショットキー接合の如き特性を示す。
【００１９】
一方、第１のヘテロ半導体領域３の電位よりも半導体基体１００側の電位が高くなり半導体基体１００と第１のヘテロ半導体領域３とが逆バイアス状態となるようにカソード電極５とアノード電極６間に所定の電圧を印加すると、第１のヘテロ半導体領域３はアバランシェ降伏が生じる。すなわち、逆バイアスが印加されると、ヘテロ接合領域４の界面から第１のヘテロ半導体領域３側へ空乏層が伸びる。ここで、第１のヘテロ半導体領域３内での空乏層の伸び度合いは第１のヘテロ半導体領域３の不純物濃度に依存する。第１のヘテロ半導体領域３の内部へ空乏層が伸びることによって第１のヘテロ半導体領域３に電界分布が生じる。さらに、逆バイアスを大きくしていくと、第１のヘテロ半導体領域３内部における最大電界が、ヘテロ半導体材料、この実施例１では多結晶シリコンの絶縁破壊電界に到達し、第１のヘテロ半導体領域３がアバランシェ降伏する。したがって、この実施例１では、第１のヘテロ半導体領域３の内部における最大電界がヘテロ半導体材料である多結晶シリコンの絶縁破壊電界強度となるように不純物濃度が調整されている。
【００２０】
このようにして、第１のヘテロ半導体領域３をアバランシェ降伏させると、先に説明した従来のヘテロ接合ダイオードでは、図３に示すように、第１のヘテロ半導体領域３とアノード電極６とが接するコンタクト領域７の外周端部８の位置が、第１のへテロ半導体領域３と半導体基体１００とが接するヘテロ接合領域４の外周端部９よりも内側に位置していたため、同図の矢印で示すようにコンタクト領域７の外周端部８にアバランシェ電流が集中し、ある程度のアバランシェ電流が流れると、コンタクト領域７の外周端部８で破壊が生じるおそれがあった。
【００２１】
これに対して、この実施例１では、コンタクト領域７の外周端部８の位置は、図１に示すように、第１のへテロ半導体領域３と半導体基体１００とが接するヘテロ接合領域４の外周端部９よりも外側に位置しているため、コンタクト領域７の外周端部８でアバランシェ電流の集中が生じ難くなり、アバランシェ電流の集中を緩和することができる。これにより、コンタクト領域７の外周端部８やその近傍で損傷や破壊が生じにくくなり、高いアバランシェ耐量を実現することが可能となる。
【００２２】
また、第１のヘテロ半導体領域３を構成する半導体材料に多結晶シリコンを用いているため、ＧａＡｓなどの半導体材料を用いた場合には、特にＰ型の場合にはイオン注入による局所的な不純物濃度の制御が困難となるのに対して、この実施例１では不純物濃度の制御が容易となり、第１のヘテロ半導体領域３のアバランシェ降伏電圧を容易に調整制御することができる。
【実施例２】
【００２３】
図４は本発明の実施例２に係る半導体装置の構成を示す図であり、同図（ａ）は断面図であり、同図（ｂ）は上面図である。なお、図４において、先の図１と同符号のものは同一機能を有して先の実施例１で説明したと同様に作用するものであり、実施例２の構成においても、ダイオードとしての順方向特性ならびに逆方向特性は、先の実施例１と同様である。
【００２４】
先の実施例１では、第１のヘテロ半導体領域３でアバランシェ降伏が生じてアバランシェ耐圧が決まるように設計されているのに対して、この実施例２のヘテロ接合ダイオードの特徴とするところは、先の実施例１の構成に対して、ヘテロ接合ダイオードに逆バイアスを印加した際に、第１のヘテロ半導体領域３に代えて接合終端領域１０でアバランシェ降伏が生じ、この場合でもコンタクト領域７の外周端部８にアバランシェ電流が集中することを回避して、先の実施例１と同様の効果を得ることができるようにしたことにある。
【００２５】
そこで、この実施例２では、接合終端領域１０でアバランシェ降伏が生じてアバランシェ電流がコンタクト領域７の外周端部８に集中しないようにするために、コンタクト領域７の外周端部８は、図４（ｂ）に示すように半導体基体１００のエピタキシャル層２内に形成された接合終端領域１０の外周端部１１よりも外側に配置形成されている。すなわち、ヘテロ接合ダイオードに所定の逆バイアスが印加されたときに、アバランシェ降伏するアバランシェ降伏領域（この実施例２では接合終端領域１０）と第１のヘテロ半導体領域３との接合面の外周端部１１は、第１のヘテロ半導体領域３とアノード電極６との接合面（コンタクト領域７）の外周端部８に内包（重畳を含む）されるように各領域が配置形成されている。
【００２６】
また、絶縁層となる酸化膜層１２が接合終端領域１０上に選択的に形成され、接合終端領域１０でアバランシェ降伏が生じた際に、接合終端領域１０に流れるアバランシェ電流を制限している。
【００２７】
このような構成においては、ヘテロ接合ダイオードに逆バイアスが印加されたときに、接合終端領域１０でアバランシェ降伏が生じてアバランシェ耐圧が決まるようなヘテロ接合ダイオードにおいても、上述したような各外周端部８，１１の配置構成により、アバランシェ電流が流れる接合終端領域１０と第１のヘテロ半導体領域３の接合面を内包するように、第１のヘテロ半導体領域３とアノード電極６とが接するコンタクト領域７の方が大きく形成されており、外周端部８にアバランシェ電流が集中することは回避されるため、これによりコンタクト領域７の外周端部８で破壊が生じにくくなり、高いアバランシェ耐量を実現することが可能となる。
【００２８】
また、半導体基体１００を構成する半導体材料にワイドバンドギャップ半導体材料である炭化珪素を用いているため、同じアバランシェ耐圧を想定した場合に、一般的なシリコン等の半導体と比較してエピタキシャル層２の濃度を高く、かつエピタキシャル層２の厚さを薄くすることができる。これは、低いオン抵抗が得られる利点に加えて、この実施例２においては、エピタキシャル層２内部における電界分布を一次元に近い状態で得ることができるため、接合終端領域１０のアバランシェ降伏電圧を安定して得ることができるという利点を併せ持つことになる。
【００２９】
本発明の実施例を上記実施例１ならびに実施例２として説明してきたが、本発明は上記実施例のみによって実施限定されるものではなく、実施においてはその要旨を逸脱しない範囲で構成要素を様々に変更して具体化することが可能である。
【００３０】
例えば、先の図１に示す構成に対して、図５の断面図に示すようにエピタキシャル層２と第１のヘテロ半導体領域３とのヘテロ接合領域４、ならびに第１のヘテロ半導体領域３とアノード電極６とのコンタクト領域７をメサ構造体として構成するようにしても、先の実施例１と同様の効果を得ることができる。この場合には、コンタクト領域７の外周端部８とヘテロ接合領域４の外周端部９は重畳することになる。
【００３１】
また、先の図１に示す構成に対して、図６に示すように、第１のヘテロ半導体領域３内に、第１のヘテロ半導体領域３の不純物濃度と異なる不純物濃度を有する第２のヘテロ半導体領域１３（第３の半導体領域）を等間隔に配置形成するようにしてもよい。このような構成においては、ダイオードのヘテロ接合において障壁が異なる複数のヘテロ接合領域が形成されるので、単一の障壁の場合に比べて、第１のヘテロ半導体領域３のみが形成された先の実施例１，２の場合と同等の逆方向のリーク電流を維持しつつ、かつ順方向特性における立ち上がり順方向電圧を下げることが可能となる。
【００３２】
また、図７に示すように、コンタクト領域７の下部の第１のヘテロ半導体領域３内に、第１のヘテロ半導体領域３の不純物濃度よりも不純物濃度が高い第２のヘテロ半導体領域１４（第３の半導体領域）を配置形成するようにしてもよい。このような構成においては、第２のヘテロ半導体領域１４を形成しない先の実施例１、２に比べて、コンタクト領域７のコンタクト抵抗を低下することが可能となり、損失を低減することができる。
【００３３】
さらに、別の変形例として、図８に示すように、先の図１に示す構成に対して、第１のヘテロ半導体領域３内にショットキー金属を選択的に配置形成することで第１のヘテロ半導体領域３内にショットキー接合領域１５を混在させてショットキー接合ダイオードを形成するようにしても、先の実施例１と同様な効果を得ることができる。さらに、ショットキー接合ダイオードを含むヘテロ接合ダイオードにおいて、ダイオードが逆バイアスとなるように所定の高電圧が印加された際に、ショットキー接合ダイオードのショットキー接合を形成するショットキー金属には電界が印加されず、第１のヘテロ半導体領域３でアバランシェ降伏が生じるので、ショットキーダイオードのアバランシェ耐量を向上することができる。
【００３４】
また、別の変形例として、図４に示す構成に対して、図９に示すように、ヘテロ接合領域４に接してエピタキシャル層２内に選択的に電界緩和領域１６を配置形成してもよい。このような構成においては、逆バイアス時におけるヘテロ接合領域４に印加される電界を緩和することが可能となり、かつヘテロ接合領域４におけるリーク電流を低減することができる。
【００３５】
なお、本発明の上記各実施例ならびに各変形例においては、半導体基体１００を構成する材料を炭化珪素を用いて説明しているが、その他の材料、例えば窒化ガリウムやダイヤモンドなどのワイドギャップ半導体材料を用いてもよい。
【００３６】
また、炭化珪素のポリタイプについては、単結晶の４Ｈ−型や６Ｈ−型、３Ｃ−型などを用いることができる。
【００３７】
さらに、ヘテロ半導体領域の材料としては、多結晶シリコンの他に、例えば単結晶シリコンやアモルファスシリコンでもよいし、シリコン材料に限定されず、シリコンゲルマニウムなどを用いてもよい。
【符号の説明】
【００３８】
１…半導体基板
２…エピタキシャル層
３…第１のヘテロ半導体領域
４…ヘテロ接合領域
５…カソード電極
６…アノード電極
７…コンタクト領域
８，９，１１…外周端部
１０…接合終端領域
１２…酸化膜層
１３，１４…第２のヘテロ半導体領域
１５…ショットキー接合領域
１６…電界緩和領域
１００…半導体基体
【図１】
2010272578.tif 000003
【図２】
2010272578.tif 000004
【図３】
2010272578.tif 000005
【図４】
2010272578.tif 000006
【図５】
2010272578.tif 000007
【図６】
2010272578.tif 000008
【図７】
2010272578.tif 000009
【図８】
2010272578.tif 000010
【図９】
2010272578.tif 000011