(57)【要約】【課題】簡易に且つ隙間なく貼り合わせ可能な貼り合わせ基板の製造方法、発光ダイオードの製造方法及び発光ダイオードを提供する。【解決手段】第一基板１と第二基板２とを貼り合わせる貼り合わせ基板の製造方法において、第一基板１の貼り合わせ側の最表面１ａを構成する材料と同種の材料が一方の主表面３１を構成し、且つ第二基板２の貼り合わせ側の最表面２ａを構成する材料と同種の材料が他方の主表面３２を構成する薄膜３を用いる。薄膜３の一方の主表面３１が第一基板１の貼り合わせ側の最表面１ａに面し、薄膜３の他方の主表面３２が第二基板２の貼り合わせ側の最表面２ａに面するように、第一基板１と第二基板２の間に薄膜３を挟みこんで重ね合わせる。これら重ね合わされた第一基板１、薄膜３及び第二基板２に、加圧処理、加熱処理、または加圧及び加熱処理を施して、これらを一体化する。【選択図】図１
2010123861.tif 000002
【特許請求の範囲】
【請求項１】
第一基板と第二基板とを貼り合わせる貼り合わせ基板の製造方法において、
前記第一基板の貼り合わせ側の最表面を構成する材料と同種の材料が一方の主表面を構成し、且つ前記第二基板の貼り合わせ側の最表面を構成する材料と同種の材料が他方の主表面を構成する薄膜を用い、
前記薄膜の一方の主表面が前記第一基板の貼り合わせ側の最表面に面し、前記薄膜の他方の主表面が、前記第二基板の貼り合わせ側の最表面に面するように、前記第一基板と前記第二基板の間に前記薄膜を挟みこんで重ね合わせ、
これら重ね合わされた前記第一基板、前記薄膜及び前記第二基板に、加圧処理、加熱処理、または加圧及び加熱処理を施して、これらを一体化させることを特徴とする貼り合わせ基板の製造方法。
【請求項２】
前記第一基板の貼り合わせ側の最表面を構成する材料、または前記第二基板の貼り合わせ側の最表面を構成する材料が、金、銅、アルミニウムのいずれかの金属、又はこれら金属を一つ以上含む合金からなることを特徴とする請求項１に記載の貼り合わせ基板の製造方法。
【請求項３】
前記第一基板または前記第二基板の少なくともその一部に化合物半導体から構成される層を含むことを特徴とする請求項１または２に記載の貼り合わせ基板の製造方法。
【請求項４】
化合物半導体の発光層を含むエピタキシャル層を成長させる成長用基板と発光ダイオードを作製する支持基板とを貼り合わせる工程を含む発光ダイオードの製造方法において、
前記貼り合わせる工程では、
前記成長用基板の貼り合わせ側の最表面を構成する材料と同種の材料が一方の主表面を構成し、且つ前記支持基板の貼り合わせ側の最表面を構成する材料と同種の材料が他方の主表面を構成する薄膜を用い、
前記薄膜の一方の主表面が前記成長用基板の貼り合わせ側の最表面に面し、前記薄膜の他方の主表面が前記支持基板の貼り合わせ側の最表面に面するように、前記成長用基板と前記支持基板の間に前記薄膜を挟みこんで重ね合わせ、
これら重ね合わされた前記成長用基板、前記薄膜及び前記支持基板に、加圧処理、加熱処理、または加圧及び加熱処理を施して、これらを一体化させることを特徴とする発光ダイオードの製造方法。
【請求項５】
前記成長用基板の貼り合わせ側の最表面を構成する材料、または前記支持基板の貼り合わせ側の最表面を構成する材料が、金、銅、アルミニウムのいずれかの金属、又はこれら金属を一つ以上含む合金からなることを特徴とする請求項４に記載の発光ダイオードの製造方法。
【請求項６】
前記エピタキシャル層が、ＡｌｘＧａｙＩｎ１−ｘ−ｙＰ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表される層を少なくとも１層以上含むことを特徴とする請求項４または５に記載の発光ダイオードの製造方法。
【請求項７】
支持基板に発光層を貼り合わせて形成される発光ダイオードにおいて、
前記支持基板の前記発光層側には第１Ａｕ合金層が形成され、前記発光層の前記支持基板側には第２Ａｕ合金層が形成され、前記第１Ａｕ合金層と前記第２Ａｕ合金層との間にはＡｕ層が形成されることを特徴とする発光ダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貼り合わせ基板の製造方法、発光ダイオードの製造方法及び発光ダイオードに関し、特に、簡易に且つ隙間なく貼り合わせ可能な、貼り合わせ基板の製造方法、発光ダイオードの製造方法及び発光ダイオードに関する。
【背景技術】
【０００２】
ＩｎＧａＡｌＰ系化合物半導体層からなる発光層が形成された発光ダイオード素子は、ＩｎＧａＡｌＰ系化合物がＧａＡｓと格子整合しやすいことを利用しＧａＡｓ単結晶基板上にＩｎＧａＡｌＰ系化合物半導体層からなる発光層をエピタキシャル成長させることにより形成する。
【０００３】
しかしながら、発光層部を構成するＩｎＧａＡｌＰ系化合物半導体はＧａＡｓよりもバンドギャップが大きく、発光した光がＧａＡｓ基板に吸収されてしまうため、発光ダイオードとしての出力が大幅に低下してしまうという問題がある。
【０００４】
この問題を解決する方法として、例えば特許文献１には、ＧａＡｓ基板上に成長させた発光層部と素子作製用のシリコン基板とを、光反射層を兼ねた接合金属層を介して貼り合わせた後、発光層部の成長用のＧａＡｓ基板を除去する方法が開示されている。
【特許文献１】特許第４０５０４４４号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１の方法では、例えば、発光層部およびシリコン基板の貼り合わせ面全体に、接合金属層を真空蒸着法あるいはスパッタリング法等で形成し、それら接合金属層を互いに密着させるとともに温度を加えることによって一体化させている。
このとき、結合金属層が十分に厚くないと、貼り合わせ界面に隙間を生じやすくなり、接合不良による歩留低下の原因となる。これを防止するには結合金属層が厚いほどよいが、その場合、蒸着やスパッタリングに要する時間が長くなるばかりでなく、無駄に消費する金属原料も増え、発光ダイオード素子の高コスト化を招くことになる。
【０００６】
本発明は、上記課題を解決し、簡易に且つ隙間なく貼り合わせ可能な、歩留まりが良く低コストの貼り合わせ基板の製造方法、発光ダイオードの製造方法及び発光ダイオードを提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は次のように構成されている。
【０００８】
本発明の第１の態様は、第一基板と第二基板とを貼り合わせる貼り合わせ基板の製造方法において、前記第一基板の貼り合わせ側の最表面を構成する材料と同種の材料が一方の主表面を構成し、且つ前記第二基板の貼り合わせ側の最表面を構成する材料と同種の材料が他方の主表面を構成する薄膜を用い、前記薄膜の一方の主表面が前記第一基板の貼り合わせ側の最表面に面し、前記薄膜の他方の主表面が前記第二基板の貼り合わせ側の最表面に面するように、前記第一基板と前記第二基板の間に前記薄膜を挟みこんで重ね合わせ、これら重ね合わされた前記第一基板、前記薄膜及び前記第二基板に、加圧処理、加熱処理、または加圧及び加熱処理を施して、これらを一体化させることを特徴とする貼り合わせ基板の製造方法である。
【０００９】
本発明の第２の態様は、第１の態様の貼り合わせ基板の製造方法において、前記第一基板の貼り合わせ側の最表面を構成する材料、または前記第二基板の貼り合わせ側の最表面を構成する材料が、金、銅、アルミニウムのいずれかの金属、又はこれら金属を一つ以上含む合金からなる。
【００１０】
本発明の第３の態様は、第１の態様又は第２の態様の貼り合わせ基板の製造方法において、前記第一基板または前記第二基板の少なくともその一部に化合物半導体から構成される層を含む。
【００１１】
本発明の第４の態様は、化合物半導体の発光層を含むエピタキシャル層を成長させる成長用基板と発光ダイオードを作製する支持基板とを貼り合わせる工程を含む発光ダイオードの製造方法において、前記貼り合わせる工程では、前記成長用基板の貼り合わせ側の最表面を構成する材料と同種の材料が一方の主表面を構成し、且つ前記支持基板の貼り合わせ側の最表面を構成する材料と同種の材料が他方の主表面を構成する薄膜を用い、前記薄膜の一方の主表面が前記成長用基板の貼り合わせ側の最表面に面し、前記薄膜の他方の主表面が、前記支持基板の貼り合わせ側の最表面に面するように、前記成長用基板と前記支持基板の間に前記薄膜を挟みこんで重ね合わせ、これら重ね合わされた前記成長用基板、前記薄膜及び前記支持基板に、加圧処理、加熱処理、または加圧及び加熱処理を施して、これらを一体化させることを特徴とする発光ダイオードの製造方法である。
【００１２】
本発明の第５の態様は、第４の態様の発光ダイオードの製造方法において、前記成長用基板の貼り合わせ側の最表面を構成する材料、または前記支持基板の貼り合わせ側の最表面を構成する材料が、金、銅、アルミニウムのいずれかの金属、又はこれら金属を一つ以上含む合金からなる。
【００１３】
本発明の第６の態様は、第４または第５の態様の発光ダイオードの製造方法において、前記エピタキシャル層が、ＡｌｘＧａｙＩｎ１−ｘ−ｙＰ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表される層を少なくとも１層以上含む。
【００１４】
本発明の第７の態様は、支持基板に発光層を貼り合わせて形成される発光ダイオードにおいて、前記支持基板の前記発光層側には第１Ａｕ合金層が形成され、前記発光層の前記支持基板側には第２Ａｕ合金層が形成され、前記第１Ａｕ合金層と前記第２Ａｕ合金層との間にはＡｕ層が形成されることを特徴とする発光ダイオードである。
【発明の効果】
【００１５】
本発明によれば、簡易に且つ隙間なく基板接合が可能であり、歩留まりが良く低コストで貼り合わせ基板及び発光ダイオードが得られる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明に係る貼り合わせ基板の製造方法、発光ダイオードの製造方法、および発光ダイオードの実施形態を説明する。
【００１７】
（貼り合わせ基板の製造方法の実施形態）
図１に、実施形態に係る貼り合わせ基板の製造方法の工程を概略的に示す。
第一基板１と第二基板２とを貼り合わせる際に、薄膜３を用いる。薄膜３は、第一基板１の貼り合わせ側の最表面（最表面部）１ａを構成する材料と同種の材料が一方の主表面（主表面部）３１を構成し、且つ第二基板２の貼り合わせ側の最表面（最表面部）２ａを構成する材料と同種の材料が他方の主表面（主表面部）３２を構成する。
この薄膜３の一方の主表面３１が第一基板１の貼り合わせ側の最表面１ａに面し、薄膜
３の他方の主表面３２が第二基板２の貼り合わせ側の最表面２ａに面するように、第一基板１と第二基板２の間に薄膜３を挟みこんで重ね合わせる（図１（ａ））。
次に、これら重ね合わされた第一基板１、薄膜３及び第二基板２に、加圧処理、加熱処理、または加圧及び加熱処理を施して、これらを一体化させる（図１（ｂ））。
【００１８】
第一基板１、第二基板２の主たる構成部分の材料としては、ＧａＡｓ、ＧａＮなどの化合物半導体やシリコンなどの半導体、銅、アルミニウム、タングステンなどの金属、或いは炭化シリコンや酸化アルミニウムなどのセラミックス、ガラス基板（ソーダ石灰ガラス、鉛ガラス、ホウケイ酸ガラス等）、サファイア基板などが挙げられる。
【００１９】
第一基板１の貼り合わせ側の最表面（最表面部）１ａまたは第二基板２の貼り合わせ側の最表面（最表面部）２ａを構成する材料は、電気伝導性や熱伝導性、光反射率などを考慮すると金属または合金が好ましく、さらに貼り合わせの容易さやコストを考慮すると、金、銅、アルミニウムのいずれか、またはこれら金属を一つ以上含む合金からなることがより好ましい。また、第一基板１、第二基板２の主たる構成部分が非金属の場合には、その表面に金属または合金を、真空蒸着やスパッタリングなどによって形成するのが好ましい。
【００２０】
薄膜３の一方の主表面（主表面部）３１が第一基板１の貼り合わせ側の最表面（最表面部）１ａを構成する材料と同種の材料であり、また薄膜３の他方の主表面（主表面部）３２が第二基板２の貼り合わせ側の最表面（最表面部）２ａを構成する材料と同種の材料であるのは、加圧処理、加熱処理、または加圧及び加熱処理によって、第一基板１と薄膜３との接合、および第二基板２と薄膜３との接合が、容易に且つ確実になされる必要からである。
ここで、同種の材料とは、例えば、第一基板１、第二基板２の貼り合わせ側の最表面１ａ、２ａがほぼ単一の金属の場合には、薄膜３の主表面３１、３２は、最表面１ａ、２ａと同一の金属、あるいは同一の金属を主たる成分の一つとして含む合金である。また、例えば、第一基板１、第二基板２の貼り合わせ側の最表面１ａ、２ａが合金の場合には、同種の材料の薄膜３の主表面３１、３２は、最表面１ａ、２ａとほぼ同一組成の合金、最表面１ａ、２ａの合金中の主たる成分の一つを主たる成分の一つとして含む合金、あるいは最表面１ａ、２ａの合金中の主たる成分の一つからなる金属である。
【００２１】
また、薄膜３は、単層のものに限らず、複数層から構成されていても良い。例えば、第一基板１の最表面１ａを構成する材料と第二基板２の最表面２ａを構成する材料とが、異なる材料である場合には、薄膜３を、第一基板１の最表面１ａを構成する材料と同種の材料から成る層と、第二基板２の最表面２ａを構成する材料と同種の材料から成る層とを含む２層以上が接合等された複合材とする。また、第一基板１の最表面１ａを構成する材料と第二基板２の最表面２ａを構成する材料とが、同じ材料である場合にも、例えば、薄膜３を３層の複合材とし、薄膜３の中間層に、第一基板１、第二基板２の最表面１ａ、２ａを構成する材料とは異なる材料から成る層を設けても良い。
【００２２】
（発光ダイオードの製造方法の実施形態）
図２に、実施形態に係る発光ダイオードの製造方法の工程を概略的に示す。
ＧａＡｓ基板などの成長用基板１１上に、有機金属気相成長法（ＭＯＶＰＥ法）等を用いて、化合物半導体の発光層を含むエピタキシャル層１２を形成し、更にエピタキシャル層１２上に、真空蒸着法あるいはスパッタリング法等を用いて、金属層１３を形成する（図２（ａ））。
一方、シリコン基板などの支持基板１４上に、真空蒸着法あるいはスパッタリング法等を用いて、金属層１５を形成する（図２（ｂ））。
次に、成長用基板１１の金属層１３と支持基板１４の金属層１５とを向かい合わせ、こ
れらの間に金属製の薄膜１６を挟みこんで重ね合わせ、この重ね合わされた状態の成長用基板１１、薄膜１６及び支持基板１４に対して、加圧処理、加熱処理、または加圧及び加熱処理を実施し、これらを接合して一体化する（図２（ｃ））。
一体化された接合基板から成長用基板１１をエッチング、研磨等で除去することにより、エピタキシャル層１２が支持基板１４に貼り替えられる（図２（ｄ））。その後、例えば、エピタキシャル層１２表面と支持基板１４裏面への電極形成、ダイシングによるチップ化などのプロセス・素子製作工程を経て、発光ダイオード（ベアチップ）が作製される。
【００２３】
薄膜１６は、上記実施形態と同様に、成長用基板１１の貼り合わせ側の最表面である金属層１３を構成する材料と同種の材料が一方の主表面を構成し、且つ支持基板１４の貼り合わせ側の最表面である金属層１５を構成する材料と同種の材料が他方の主表面を構成する（なお、薄膜１６は、上記実施形態の薄膜３と同様に、単層のものに限らず、複数層から構成されていても良い）。
上記薄膜１６の一方の主表面が成長用基板１１の貼り合わせ側の最表面である金属層１３に面し、薄膜１６の他方の主表面が、支持基板１４の貼り合わせ側の最表面である金属層１５に面するように、成長用基板１１と支持基板１４の間に薄膜１６を挟みこんで重ね合わせる。
成長用基板１１の貼り合わせ側の最表面を構成する金属層１３、または支持基板１４の貼り合わせ側の最表面を構成する金属層１５の材料は、電気伝導性や熱伝導性、光反射率などを考慮し、さらに貼り合わせの容易さやコストを考慮すると、金、銅、アルミニウムのいずれかの金属、又はこれら金属を一つ以上含む合金が好ましい。
金属層１３は、エピタキシャル層１２の発光層からの光を反射する反射金属層として機能する。
【００２４】
エピタキシャル層１２には、ＡｌｘＧａｙＩｎ１−ｘ−ｙＰ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表される層を少なくとも１層以上含むことが好ましい。これは、例えばＧａＮ系化合物半導体からなる発光素子の場合、発光波長に対して透明なサファイア基板上に容易にエピタキシャル成長できるため、必ずしも本発明の貼り合わせ基板を用いる必要はない。これに対し、ＡｌＧａＩｎＰ系化合物半導体層は、通常、不透明なＧａＡｓ基板にエピタキシャル成長することになるため、本発明の貼り合わせ基板がより有効となる。
また、発光層を含むエピタキシャル層１２には、ＡｌＧａＩｎＰ系化合物半導体に限らず、ＡｌＧａＡｓ系やＩｎＧａＡｓＰ系といった材料を用いてもよく、所望の波長に応じて適切な化合物半導体材料を選ぶことができる。
【００２５】
本実施形態の発光ダイオードの製造方法で製造された発光ダイオードは、例えば照明機器、液晶用バックライト、各種インジケータ、表示パネル等のデバイスに用いる発光ダイオードに好適に用いることができる。
【実施例】
【００２６】
次に、本発明の実施例を説明する。
（実施例１）
図３に、実施例１の発光ダイオードの製造方法の工程を概略的に示す。
【００２７】
同一ロットからなる直径７６.２ｍｍ、厚さ３００μｍのＺｎドープｐ型ＧａＡｓ基板
２１を６枚準備した。これら６枚のＧａＡｓ基板２１を同時成長可能なＭＯＶＰＥ装置に投入し、発光層を含む半導体エピタキシャル層を成長して半導体エピタキシャル基板２０を作製した。即ち、Ｚｎドープｐ型ＧａＡｓ基板２１上に、Ｚｎドープｐ型Ａｌ０.７Ｇ
ａ０.３Ａｓエッチングストップ層２２、Ｚｎドープｐ型ＧａＡｓ保護層２３、Ｚｎドー
プｐ型（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層２４、アンドープ（Ａｌ０.
１５Ｇａ０.８５）０.５Ｉｎ０.５Ｐ活性層２５、Ｓｅドープｎ型（Ａｌ０.７Ｇａ０.３
）０.５Ｉｎ０.５Ｐクラッド層２６、Ｓｅドープｎ型ＧａＡｓ保護層２７を順次成長した。
このようにして得られた６枚の半導体エピタキシャル基板２０の中から任意の２枚を選択した。この２枚の半導体エピタキシャル基板２０の最表面となるＳｅドープｎ型ＧａＡｓ保護層２７に、厚さ５０ｎｍのＡｕＧｅ（金・ゲルマニウム）合金膜、厚さ１０ｎｍのＮｉ（ニッケル）膜、厚さ５０ｎｍのＡｕ（金）膜を順次蒸着し、引き続き、水素雰囲気中で５００℃、５分間の熱処理を行って合金化させ、ＡｕＧｅ／Ｎｉ／Ａｕ合金層（第２Ａｕ合金層）２８を形成した（図３（ａ））。Ｎｉ膜は、Ａｕ膜の密着性を高めるための膜（層）である。
【００２８】
また、同一ロットからなる直径７６.２ｍｍ、厚さ２２０μｍ、片面鏡面研磨仕上げの
Ｂ（ホウ素）ドーブｐ型シリコン基板３１を２枚準備し、これらシリコン基板３１の鏡面仕上げ面に、厚さ５０ｎｍのＴｉ（チタン）膜、厚さ５０ｎｍのＡｕ膜を順次蒸着し、Ｔｉ／Ａｕ層３２を形成した（図３（ｂ））。Ｔｉ膜は、Ａｕ膜の密着性を高めるための膜（層）である。
Ｔｉ／Ａｕ層３２の厚さは、１０ｎｍ以上４００ｎｍ以下が好ましい。１０ｎｍ以上としたのは、鏡面研磨されたシリコン基板３１の表面は、算術平均粗さが数ｎｍであるので、この鏡面（表面凹凸）を埋めるのに十分な厚さが必要であるためである。より好ましくは、Ｔｉ／Ａｕ層３２のＴｉ層、Ａｕ層とも２０ｎｍ以上とするのがよい。また、Ｔｉ／Ａｕ層３２の厚さの好ましい上限値を４００ｎｍとしたのは、コスト上の観点からである。Ｔｉ／Ａｕ層３２は、次に述べる貼り合わせ工程（接合工程）において、少なくとも接合界面側が合金化されて、Ｔｉ／Ａｕ合金層（第１Ａｕ合金層）となる。
【００２９】
次に、半導体エピタキシャル基板２０のＡｕＧｅ／Ｎｉ／Ａｕ合金層２８の面と、シリコン基板のＴｉ／Ａｕ層３２の面とを向かい合わせ、これら基板間に縦８０ｍｍ、横８０ｍｍ、厚さ１μｍの正方形状の、接合用の薄膜である金箔３３を挟み込んだうえでシリコン基板３１が下側になるように重ねた。
これら重ね合わせた半導体エピタキシャル基板２０、金箔３３、シリコン基板３１を４５０℃の加熱雰囲気中において、上下から２４５Ｎ／ｃｍ２（２５ｋｇｆ／ｃｍ２）の圧力を印加し、３０分間保持した。その後、圧力を開放し、温度を室温まで下げたところ、半導体エピタキシャル基板２０、金箔３３、シリコン基板２１は熱圧着により一体化した（図３（ｃ））。以下、これを接合基板Ａと呼ぶ。接合基板Ａは実施例１の貼り合わせ基板である。
なお、金箔３３の厚さを１μｍとしたが、製造可能で且つ取扱可能な範囲で、１μｍよりも更に薄くしてもよい。接合には、金箔（Ａｕ層）３３の厚さは、１０ｎｍ以上あれば可能である。
【００３０】
（比較例）
図４に、比較例の接合基板の断面図を示す。
上記実施例１と同様に、半導体エピタキシャル基板２０のＡｕＧｅ／Ｎｉ／Ａｕ合金層２８の面と、シリコン基板３１のＴｉ／Ａｕ層３２の面とを向かい合わせ、シリコン基板３１が下側になるように重ね合わせた。ただし、上記の接合基板Ａの場合とは異なり、基板間には何も挟んでいない。
この重ね合わされた半導体エピタキシャル基板２０とシリコン基板３１を４５０℃の加熱雰囲気中において、上下から２４５Ｎ／ｃｍ２（２５ｋｇｆ／ｃｍ２）の圧力を印加し、３０分間保持した。その後、圧力を開放し、温度を室温まで下げたところ、半導体エピタキシャル基板２０とシリコン基板３１は熱圧着により一体化した（図４）。以下、これを接合基板Ｂと呼ぶ。接合基板Ｂは従来方法による比較例の貼り合わせ基板である。
【００３１】
これら接合基板Ａ、Ｂについて、それぞれ超音波映像装置を用いて接合界面の検査を行った。図５に超音波映像装置による接合界面の検査結果を示す。図５（ａ）は接合基板Ａの接合界面の超音波映像を示し、図５（ｂ）は接合基板Ｂの接合界面の超音波映像を示す。図中、円形の接合基板内の黒い部分が接合部、白い部分が末接合部である。この結果から実施例１の接合基板Ａのほうが、比較例の接合基板Ｂよりも接合面積が大きく、高歩留まりであることは明らかである。黒い部分と白い部分の面積比から算出した接合基板Ａの接合歩留まりは９９％、接合基板Ｂの接合歩留まりは９２％であった。
以上から、実施例１の貼り合わせ方法が、比較例よりも高歩留まりとなることが実証された。また、基板間に金箔３３を挟むだけであることから、方法としても容易である。
【００３２】
従来方法による貼り合わせ基板の製造方法においても、例えば金箔３３に相当する厚さのＡｕ膜をエピタキシャル基板２０およびシリコン基板３１にあらかじめ製膜しておけば、ほぼ同等の歩留まりが達成できると予想される。
しかし、例えば真空蒸着で１μｍもの厚いＡｕ膜を堆積させるには相当な時間を要し、さらに基板外へと堆積した金は無駄に消費されてしまう。
これに対し、本発明の実施例１の方法が、圧倒的にＡｕの消費量が少なくて済み、時間的にも短時間で処理できる。また、実施例１では円板状のエピタキシャル基板２０およびシリコン基板３１に正方形状の金箔３３を挟み込んだため、はみ出した部分が生じてしまうが、はみ出し部分は接合後に、はさみ等で切断して容易に回収することができる。この点からも、真空蒸着等で厚膜を堆積する方法に比べて安価で済む。
【００３３】
更に、実施例１の接合基板Ａおよび比較例の接合基板ＢのＧａＡｓ基板２１を、機械研磨およびアンモニア水と過酸化水素水の混合液のエッチングで除去した後、Ａｌ０.７Ｇ
ａ０.３Ａｓエッチングストップ層２２をフッ化水素酸溶液で除去した。その後、この発
光ダイオード（ＬＥＤ）用エピタキシャル基板の表面（ｐ型ＧａＡｓ保護層２３）に、一般的なフォトリソグラフィー技術を用いてパターンを形成し、更に真空蒸着法によって円形の上部電極３４をマトリックス状に形成した。また、ＬＥＤ用エピタキシャル基板の底面全面には、真空蒸着により下部電極３５を形成した。その後、上記のようにして作製された電極付ＬＥＤ用エピタキシャル基板に対して、良好に接合している箇所からダイシング装置をもって切断し、チップサイズ５００μｍ角のＬＥＤベアチップを作製した（図３（ｄ））。
更に、このＬＥＤベアチップの下部電極３５を金スズ（ＡｕＳｎ）はんだ４１を介して金属ステム４０に接続してＬＥＤベアチップを金属ステム４０上に搭載し、金ワイヤ４２によりＬＥＤベアチップの上部電極３４とピン４３との間をワイヤボンディングして、発光ダイオード素子を作製した（図３（ｅ））。なお、比較例の接合基板Ｂを用いて作製したＬＥＤベアチップ、発光ダイオード素子は、図３（ｄ）、（ｅ）における金箔（Ａｕ層）３３を省略したものである。
以上の工程により、接合基板Ａから発光ダイオード素子Ａ、接合基板Ｂから発光ダイオード素子Ｂを得た。金属ステム４０とワイヤー４２を通じて、２００ｍＡの電流を通電して発光出力を調べた結果、発光ダイオード素子Ａの発光出力は１６１ｍＷ、このときの印加電圧は２.５５Ｖであった。一方、発光ダイオード素子Ｂの発光出力は１５９ｍＷ、こ
のときの印加電圧は２.５４Ｖであった。この結果から、実施例１の製造方法で製造され
た発光ダイオード素子Ａは、比較例の従来方法で製造された発光ダイオード素子Ｂと特性においてなんら変わらないことが実証された。
【００３４】
（実施例２）
図６に、実施例２の接合基板の断面図を示す。
実施例１で製造した半導体エピタキシャル基板２０のうち、残りの任意の１枚を選択し、実施例１と同様、半導体エピタキシャル基板２０の最表面側（Ｓｅドープｎ型ＧａＡｓ
保護層２７側）に、厚さ５０ｎｍのＡｕＧｅ合金膜、厚さ１０ｎｍのＮｉ膜、厚さ５０ｎｍのＡｕ膜を順次蒸着した。引き続き、水素雰囲気中で５００℃、５分間の熱処理を行って合金化させ、ＡｕＧｅ／Ｎｉ／Ａｕ合金層２８を得た。
また、支持基板として直径７６.２ｍｍ、厚さ１ｍｍの片面鏡面仕上げの銅板５１と、
縦８０ｍｍ、横８０ｍｍ、厚さ１００μｍの正方形状である、薄膜としての金−銅複合材５２を準備した。金−銅複合材５２は金層５３と銅層５４とから構成される（金層５３は１μｍとした）。
なお、金−銅複合材５２の厚さの下限値は、銅層５４の表面凹凸を埋めるために必要な金層５３の最小厚さ１０ｎｍと、製造可能な銅層（銅薄板）５４の最小厚さとの和となる。また、金−銅複合材５２の厚さの上限値は、素子（ウェハ）の厚さとコストの面から定まる。
【００３５】
半導体エピタキシャル基板２０のＡｕＧｅ／Ｎｉ／Ａｕ合金層２８側の面と、銅板５１の鏡面仕上げの面とを向かい合わせ、これらの間に金−銅複合材５２を挟み込んだうえで銅板５１が下側になるように重ねた。金−銅複合材５１の金層５３を半導体エピタキシャル基板２０側に、銅層５４を銅板１４側に面するように設置した。
これら重ね合わせた半導体エピタキシャル基板２０、金−銅複合材５２、銅板５１を４５０℃の加熱雰囲気中において、上下から２４５Ｎ／ｃｍ２（２５ｋｇｆ／ｃｍ２）の圧力を印加し、３０分間保持した。その後、圧力を開放し、温度を室温まで下げたところ、ＧａＡｓ基板２１、金−銅複合材５２、銅板５１は熱圧着により一体化した（図６）。以下、これを接合基板Ｃと呼ぶ。接合基板Ｃは本発明の実施例２の貼り合わせ基板である。
【００３６】
実施例１と同様、実施例２の接合基板Ｃについて、超音波映像装置を用いて接合界面の検査を行った。検査結果を図７に示す。図中、円形の接合基板内の黒い部分が接合部、白い部分が末接合部である。黒い部分と白い部分の面積比から算出した接合基板Ｃの接合歩留まりは９８％であった。
【００３７】
さらに、実施例１の接合基板Ａと同様のプロセスを施して、実施例２の接合基板Ｃから、図３（ｅ）に示すような、発光ダイオード素子Ｃを得た。
この発光ダイオード素子Ｃの発光出力を調べた結果、２００ｍＡ通電時の発光出力は１８２ｍＷ、このときの印加電圧は２.３８Ｖであった。実施例１の発光ダイオード素子Ａ
および比較例の発光ダイオード素子Ｂに比べて、発光出力が増加し印加電圧が低下しているが、これは基板が銅であることで発光部の冷却効果が増すためである。このように、実施例２の貼り合わせ基板の製造方法では、従来方法より特性の優れた発光ダイオード素子が得られた。
【００３８】
（上記実施例の温度・圧力条件について）
実施例１および実施例２において、貼り合わせ時の加熱雰囲気温度を４５０℃とした根拠について述べる。一般に、熱圧着の歩留まりをあげるためには温度が高いほうが望ましい。しかしながら、あまりにも高い温度は基板を構成する材料が変質、分解してしまう可能性もある。実施例１、実施例２において、もっとも熱に弱いのはエピタキシャル成長された化合物半導体層である。一般にＡｌＧａＩｎＰ系化合物半導体層のエピタキシャル成長は５５０℃から６５０℃程度の温度域で行われ（参考文献：工学技術研究誌、日立電線（2004.1 No.23）「赤色半導体ＬＤ用ＡｌＧａＩｎＰ／ＧａＡｓ成長技術の開発」）、逆にこの程度の温度に達すると、化合物半導体層は分解を開始してしまう。そこで、実施例では、余裕をみて、エピタキシャル成長温度よりも１００℃から２００℃低い４５０℃とした。接合前のエピタキシャル層上のＡｕＧｅ／Ｎｉ／Ａｕ合金層２８の合金化プロセスでは、５００℃とエピタキシャル成長温度よりも高い温度を用いているが、時間が短いことと、基板の一方の面が開放されていることから、特に問題はない。
【００３９】
なお、金−金接合（これに準ずる金合金も含まれる）では、金スズ（ＡｕＳｎ）はんだを用いたチップ実装時の加熱（２３０〜３００℃程度）にも、接合界面が剥がれることなく十分な耐久性があり、また金は安定であって酸化することもないので、プロセス中の維持・管理も容易である。
【００４０】
次に、実施例１および実施例２において、接合時の圧力を２４５Ｎ／ｃｍ２（２５ｋｇｆ／ｃｍ２）とした根拠について述べる。一般に、熱圧着の歩留まりをあげるためには圧力が高いほうが望ましい。しかしながら、あまりにも高い圧力は基板を構成する材料が変質、分解してしまう可能性もある。したがって、高い歩留まりを達成できる範囲内でなるべく低い圧力とすることが望ましい。そこで、圧力と歩留まりについて検討した結果を以下に示す。
【００４１】
同一ロットからなる直径７６.２ｍｍ、厚さ２２０μｍ、片面鏡面研磨仕上げのＢ（ホ
ウ素）ドープｐ型シリコン基板を多数準備した。それぞれのシリコン基板の鏡面仕上げ面には、厚さ５０ｎｍのＴｉ膜、厚さ５０ｎｍのＡｕ膜を順次蒸着し、Ｔｉ／Ａｕ層を得た。これらのシリコン基板のＴｉ／Ａｕ層の側の面を向かい合わせ、シリコン基板間に厚さ１μｍの金箔を挟み込んで、上下からの圧力を様々に変化させで熱圧着を実施した。加熱雰囲気はいずれも４５０℃、圧力保持時間はいずれも３０分である。
種々の圧力条件において超音波映像装置を用いて接合歩留まりを求めた。その結果を図８に示す。圧力が低いときは明らかに歩留まりが低いが、１９６Ｎ／ｃｍ２（２０ｋｇｆ／ｃｍ２）付近で歩留まりが１００％に漸近し、それより高い圧力では歩留まりに変化はない。材質や膜厚によっていくらかの違いが生じることも考慮し、多少の余裕をみて実施例１、２では閾値１９６Ｎ／ｃｍ２（２０ｋｇｆ／ｃｍ２）よりも大きめとなる２４５Ｎ／ｃｍ２（２５ｋｇｆ／ｃｍ２）で実施した。
【００４２】
（その他の実施例）
なお、上記実施例では、半導体エピタキシャル基板に接合する支持基板として、シリコン基板３１、銅板５１を用いた例を述べたが、支持基板の材料は、これら以外の材料でも勿論よく、例えば、アルミニウムやタングステンのような金属や、炭化シリコンやアルミナといった高熱伝導率を有するセラミックスを用いてもよい。
また、上記実施例では、接合用の薄膜として、金箔３３、金−銅複合材５２を用いたが、例えば金箔の代わりに、金−銅−金からなる複合材、或いは金−アルミニウム−金からなる複合材の薄膜を用いてもよい。このように金で両面をクラッドした複合材では、アルミニウム等の空気中で酸化しやすい材質であっても、金で表面を覆っているので、確実に貼り合わせ可能となる。薄膜は、接合のしやすさや確実性、コストなどを考慮して、適宜選択することができる。
【００４３】
従来の蒸着やスパッタによる接合金属層は、層厚が薄く接合表面の凹凸を吸収するに十分でないため、剥がれが生じる問題があった。本発明に拠れば、接合金属層を容易に厚くすることができる。したがって、剥がれの問題が生じにくい。また、蒸着やスパッタによる接合金属層の形成では、時間がかかる、装置内部に堆積する金が無駄となるなどの問題があるが、金箔等の薄膜を用いることでこれらの問題を解決できる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施形態に係る貼り合わせ基板の製造方法を概略的に示す工程図である。
【図２】本発明の実施形態に係る発光ダイオードの製造方法を概略的に示す工程図である。
【図３】本発明の実施例に係る発光ダイオードの製造方法を概略的に示す工程図である。
【図４】比較例の接合基板の断面図である。
【図５】実施例１および比較例の接合基板の超音波映像装置による接合界面の検査結果を示す図である。
【図６】実施例２の接合基板の断面図である。
【図７】実施例２の接合基板の超音波映像装置による接合界面の検査結果を示す図である。
【図８】基板貼り合わせ時の圧力と歩留まりとの関係を示すグラフである。
【符号の説明】
【００４５】
１  第一基板
１ａ  第一基板の貼り合わせ側の最表面
２  第二基板
２ａ  第二基板の貼り合わせ側の最表面
３  薄膜
３１    薄膜の一方の主表面
３２    薄膜の他方の主表面
１１  成長用基板
１２  エピタキシャル層
１３  金属層
１４  支持基板
１５  金属層
１６  薄膜
２０  半導体エピタキシャル基板
２１  ｐ型ＧａＡｓ基板
２２  ｐ型Ａｌ０.７Ｇａ０.３Ａｓエッチングストップ層
２３  ｐ型ＧａＡｓ保護層
２４  ｐ型（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層
２５  アンドープ（Ａｌ０.１５Ｇａ０.８５）０.５Ｉｎ０.５Ｐ活性層
２６  ｎ型（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層
２７  ｎ型ＧａＡｓ保護層
２８  ＡｕＧｅ／Ｎｉ／Ａｕ合金層
３１  ｐ型シリコン基板
３２  Ｔｉ／Ａｕ層
３３  金箔
５１  銅板
５２  金−銅複合材
５３  金層
５４  銅層
【図１】
2010123861.tif 000003
【図２】
2010123861.tif 000004
【図３】
2010123861.tif 000005
【図４】
2010123861.tif 000006
【図６】
2010123861.tif 000007
【図８】
2010123861.tif 000008
【図５】
2010123861.tif 000009
【図７】
2010123861.tif 000010