(57)【要約】      （修正有）【課題】エアロゾルデポジション法により形成された薄膜を有しながら、膜剥離が発生しにくく、電気評価が良好であるため歩留りが改善されるとともに、優れた圧電特性を達成できる積層型圧電素子を提供する。【解決手段】基板１４の上に、第一層１１、第二層１２、及び第三層１３がこの順序で積層された四層構造の圧電素子において、第一層１１、第二層１２、及び第三層１３は、各々がエアロゾルデポジション法によって成膜されたセラミックス膜であり、第一層１１の弾性率は第二層１２の弾性率よりも大きく、第二層１２の弾性率は第三層１３の弾性率よりも大きい。第一層１１／第二層１２／第三層１３の具体的態様としては、ＺｒＯ２／ＰＺＴ／ＰＺＴ、Ａｌ２Ｏ３／ＺｒＯ２／ＰＺＴ、Ａｌ２Ｏ３／ＰＺＴ／ＰＺＴがある。【選択図】図２
2010157648.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に、第一層、第二層、及び、圧電層たる第三層がこの順序で積層された四層構造の圧電素子であって、
第一層、第二層、及び第三層は、各々がエアロゾルデポジション法によって成膜されたセラミックス膜であり、
第一層の弾性率は第二層の弾性率よりも大きく、第二層の弾性率は第三層の弾性率よりも大きい、圧電素子。
【請求項２】
第一層が酸化ジルコニウムからなり、第二層及び第三層がチタン酸ジルコン酸鉛からなり、第二層は第三層よりも膜厚が薄い、請求項１記載の圧電素子。
【請求項３】
第一層が酸化アルミニウムからなり、第二層が酸化ジルコニウムからなり、第三層がチタン酸ジルコン酸鉛からなる、請求項１記載の圧電素子。
【請求項４】
第一層が酸化アルミニウムからなり、第二層及び第三層がチタン酸ジルコン酸鉛からなり、第二層は第三層よりも膜厚が薄い、請求項１記載の圧電素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エアロゾルデポジション法によって成膜したセラミックス薄膜を圧電膜として有する圧電素子に関する。
【背景技術】
【０００２】
インクジェットプリンタ等に用いられる圧電アクチュエータにおける圧電膜を形成する方法として、近年、エアロゾルデポジション法が注目されている。エアロゾルデポジション法は、気体中にセラミックス微粒子を分散してなるエアロゾルをノズルから噴射し、高速で基板表面に吹き付けることによって、当該基板上で微粒子を粉砕し堆積させてセラミックス薄膜を形成するものである。当該方法は、基板表面へのセラミックス微粒子の衝突で発生する局所的な衝撃エネルギーが開放することに起因したメカノケミカル反応の誘起によって起こる常温衝撃固化現象を利用しており、粒子衝突時の衝撃力を膜形成時の反応エネルギーとして作用させる成膜技術である。この成膜方法は常温で実施されるものであり、従来のセラミックス形成法において実施されていた９００℃以上での焼結プロセスを不要とする。そのため、寸法精度を考慮した薄膜設計を行う必要がなくなり、また、微粒子の破砕によって緻密なナノ結晶組織を形成することができる。
【０００３】
しかしながら、エアロゾルデポジション法を利用してステンレス基板上に直接圧電層を成膜する場合には、成膜後に比較的高温の加熱による粒成長のためのアニール処理（以下、粒成長アニール処理と称する）が行われるが（例えば特許文献３を参照）、このアニール処理によりステンレス中のＦｅやＣｒが圧電層に拡散し、圧電特性が低下してしまうことが知られている。なお、粒成長アニール処理とは、エアロゾルデポジション法により形成された薄膜を加熱して薄膜表面の結晶粒を成長させて、薄膜の圧電特性等を向上させることを目的としたものである。
これを防止するために、ステンレス基板と圧電層の間に、絶縁性セラミックス材料や、金属材料、導電性酸化物等からなる拡散防止層を設けることによって上述の拡散を防止することが提案されている（特許文献１を参照）。
【０００４】
さらに、エアロゾルデポジション法において基板のダメージを低減して積層体構造の機械的強度の低下を防ぐことを目的として、基板とエアロゾルデポジション法による堆積膜との間に、酸化物材料からなる中間膜を設けることも提案されている（特許文献２を参照）。
【特許文献１】特開２００６−２６１６５６号公報
【特許文献２】特開２００１−１５２３６１号公報
【特許文献３】特開２００７−８８４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながらエアロゾルデポジション法により形成されたセラミックス膜を上述した圧電層及び拡散防止層として用いた場合には、粒成長アニール処理をおこなった後に、圧電層と拡散防止層との間の膜界面で膜剥離がきわめて発生しやすいという問題があった。また、たとえ膜剥離が発生しなくとも、製造した圧電素子にクラックやピンホールが形成され、これにより圧電層を挟む一対の電極が導通して短絡する場合があり、圧電素子の歩留りが向上しないという問題もあった。これらに加えて、圧電素子の圧電特性についてもさらに改善することが望まれていた。
【０００６】
そこで本発明は、圧電層及び拡散防止層として、エアロゾルデポジション法により形成されたセラミックス膜を有するものでありながら、上述した膜剥離や短絡が発生しにくい優れた圧電特性を達成できる積層型圧電素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明者らが検討したところ、エアロゾルデポジション法により形成されたセラミックス層は、これに積層されている他の層との界面付近において、アニール処理によって弾性率が大きく変動することが判明した。この点について図５に示す。図５は、種々の膜厚を持つＰＺＴ膜をエアロゾルデポジション法により形成し、そのＰＺＴ膜について、アニール処理をおこなった前後で測定した弾性率を示す。横軸は形成したＰＺＴ膜の膜厚を示し、縦軸はＰＺＴ膜の弾性率を示す。菱形で示したデータによって、アニール処理をおこなう前に測定した数値を示し、正方形で示したデータによって、アニール処理をおこなった後に測定した数値を示す。この図より、膜厚が厚い場合には弾性率の変動幅は小さいが、膜厚が薄い場合にはアニール処理によって弾性率が大幅に低下することがわかる。すなわち、ＰＺＴ膜の界面付近では、アニール処理によって弾性率が大幅に変動する。
【０００８】
また、特許文献１等に記載された従来の三層構造の圧電素子では、アニール処理前において、圧電層と拡散防止層とのあいだで弾性率のギャップが大きいことも見出した（比較例１及び図４を参照）。
【０００９】
以上から、界面剥離の問題は、圧電層と拡散防止層とのあいだに存在するおおきな弾性率のギャップと、アニール処理による弾性率の大幅な変動によって、圧電層と拡散防止層とのあいだで膜間応力が急激に増大することが原因と推定された。
【００１０】
本発明者らは、以上の知見に基づき、圧電層と拡散防止層との間の弾性率のギャップを緩和することを目的として積層体の構成を検討した結果、積層型圧電素子の各膜間の弾性率のギャップが少なくなるような４層構造を採用することによって上記の目的を達成できることを見出して、本発明を完成するに至った。
【００１１】
すなわち本発明に係る圧電素子は、基板の上に、第一層、第二層、及び、圧電層たる第三層がこの順序で積層された四層構造の圧電素子であって、第一層、第二層、及び第三層は、各々がエアロゾルデポジション法によって成膜されたセラミックス膜であり、第一層の弾性率は第二層の弾性率よりも大きく、第二層の弾性率は第三層の弾性率よりも大きいものである。
【００１２】
本発明に係る圧電素子によると、エアロゾルデポジション法により形成されたセラミックス膜を有するものでありながら、各層間での界面剥離が発生しにくく且つ短絡が生じにくいことから歩留りが高く、また、優れた圧電特性を達成できる。
【発明の効果】
【００１３】
本発明によると、エアロゾルデポジション法により形成されたセラミックス膜を有しながらも、膜剥離が発生しにくく、電気評価が良好であるため歩留りが改善されるとともに、優れた圧電特性を達成できる積層型圧電素子を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明の実施形態を図面に基づいて説明する。まずエアロゾルデポジション法について説明する。
【００１５】
図１は、本発明で使用可能な、エアロゾルデポジション法に基づいた成膜装置を概略的に示した図である。この成膜装置は、キャリアガスに材料粒子を分散させてエアロゾルを発生させるためのエアロゾル生成器１と、内部で成膜を実施するためのチャンバ２とを備えている。
【００１６】
エアロゾル生成器１には所定量の材料粒子が収納されており、キャリアガスが導入される。エアロゾル生成器１では、キャリアガス導入の際に巻き上げガスを発生させ、さらに下部から超音波加振装置を用いた振動を加えることによって、キャリアガスに材料粒子を分散させて、エアロゾルを発生させる。前記キャリアガスとしては、例えば、ヘリウム、アルゴン等の不活性ガスや、窒素、空気、酸素等を使用することができる。
【００１７】
エアロゾル生成器１の上部にはエアロゾル供給管３の一端が挿入されている。エアロゾル供給管３の他端はチャンバ２の内部に配置され、噴射ノズル４が接続されている。
【００１８】
チャンバ２には、メカニカルブースターポンプとロータリーポンプ等が接続されており、チャンバ２の内部を減圧できるように構成されている。これによって、チャンバ２の内圧がエアロゾル生成器１の内圧と比較して低圧になるので、その差圧によって、エアロゾル生成器１内で発生したエアロゾルがエアロゾル供給管３に吸い込まれ、これを通過して噴射ノズル４に供給される。
【００１９】
噴射ノズル４の内部の空洞は、内部を進行するに従い横断面積が減少していくような形状を有しているので、噴射ノズル４の導入開口から噴射ノズル４の内部に進入したエアロゾルは、加速がされたうえで、噴射ノズル４の射出開口から、エアロゾル流５として高速で基板７に吹き付けられる。基板７の表面に衝突した材料粒子は破砕し、堆積することによって、薄膜が形成される。
【００２０】
チャンバ２の内部には、噴射ノズル４の射出開口の上方に、基板７を下面に取り付けるための保持手段たる基板ホルダー６が配置されている。基板ホルダー６は矩形板状のものであり、駆動手段たる駆動装置８によって水平姿勢でチャンバ２の天井からつり下げられている。駆動装置８は、基板ホルダー６を、図１での左右方向に駆動するように構成されている。この左右方向での往復運動によって、基板７に対する走査成膜が行われる。この走査成膜によって、基板７の所定の広範な範囲に薄膜が形成される。
【００２１】
成膜対象物である基板としては、代表的にはステンレス製の基板が挙げられるが、これに限定されず、例えば、他の金属、シリコン、半導体、樹脂等からなる基板でもあってよい。
【００２２】
前記材料粒子を構成する材料、すなわちエアロゾルデポジション法により形成される薄膜の材料としては、代表的にはチタン酸ジルコン酸鉛（ＰＺＴ）が挙げられる。チタン酸ジルコン酸鉛は通常数μｍ程度の膜厚で所望の圧電効果を達成する材料として知られている。そのほか、圧電材料としては、チタン酸バリウム、チタン酸鉛、マグネシウムニオブ酸鉛（ＰＭＮ）、ニッケルニオブ酸鉛（ＰＮＮ）、亜鉛ニオブ酸鉛等を使用することができる。本発明では第三層を構成する材料として上述のような圧電材料を使用するが、第一層及び第二層を構成する材料としては、前記の圧電材料のほか、酸化アルミニウム、酸化ジルコニウム、シリカ、ムライト等の金属酸化物を使用することができる。
【００２３】
材料粒子の粒径は、エアロゾルデポジション法に使用可能な粒径であればよく、例えば、０．５μｍ〜５．０μｍ程度のものでよい。
【００２４】
エアロゾルデポジション法により形成される薄膜の膜厚は通常、数μｍ〜数十μｍ程度である。
【００２５】
図２は、本発明の圧電素子の層構造を示す概略図である。
【００２６】
図２の圧電素子は、圧電アクチュエータとして用いられる形態の例を示したものであり、基板１４の上に第一セラミックス層１１が積層され、第一セラミックス層１１の上に第二セラミックス層１２が積層され、第二セラミックス層１２の上に下部電極１５が形成され、下部電極１５の上に圧電アクチュエータの変形に貢献する圧電層たる第三セラミックス層１３が積層され、圧電層１３の上に上部電極１６が積層されている。
【００２７】
第一セラミックス層１１、第二セラミックス層１２、第三セラミックス層１３を構成するセラミックスとしては各種セラミックスの中から、上述した弾性率の関係を満足するものを選択すればよい。ただし、この積層体が圧電素子として機能するために、第三セラミックス層１３は圧電層とする必要があるので、少なくとも第三セラミックス層１３は圧電材料からなるものである。第一セラミックス層１１及び第二セラミックス層１２については、圧電材料からなるものであってもよいし、圧電材料以外のセラミックス材料からなるものであってもよい。本発明では、各層が上述したエアロゾルデポジション法によって成膜されたものである。
【００２８】
第二セラミックス層１２と第三セラミックス層１３との界面にある第二セラミックス層１２の表面には、全面にわたって下部電極１５が設けられているが、この下部電極１５は、アースされて常時グランド電位となるグランド電極として使用される。さらに、第三セラミックス層１３の上表面には、複数の独立した領域によって電極パターンとして構成されている上部電極１６が設けられており、この上部電極１６は、個々の領域それぞれにリード部が接続され、これを介して駆動回路ＩＣに接続される。これによって上部電極１６は、駆動回路ＩＣによってグランド電位とグランド電位とは異なる電位が選択的に付与される駆動電極として使用される。これら電極層は、Ａｕ、Ｐｔ等の金属からなることが好ましい。
【００２９】
本発明の圧電素子の具体的な製法を以下に説明する。まず、基板の表面に、上述したエアロゾルデポジション法により第一セラミックス層１１を形成し、表面の粉体を除去したあと、第一セラミックス層１１の表面に、エアロゾルデポジション法により第二セラミックス層１２を形成する。再度表面の粉体を除去したあと、第二セラミックス層１２の表面に、蒸着法やスパッタ法、あるいは金属粒子を含むペーストの塗布及び乾燥等によって、下部電極１５を成膜する。続いて、第一セラミックス層１１と第二セラミックス層１２の応力を開放するために、比較的低温（およそ５００℃程度）での加熱による応力開放のアニール処理（以下、応力開放アニール処理と称する）をおこなう。
【００３０】
ここで応力開放アニール処理とは、エアロゾルデポジション法により形成された薄膜を加熱して、膜内に混入した成膜ガスおよび水分等を除去するとともに、薄膜の残留応力を開放させる目的で行われるものである。
【００３１】
前記の応力開放アニールのあと、下部電極１５の表面に、ふたたびエアロゾルデポジション法により圧電層たる第三セラミックス層１３を形成する。表面の粉体を除去後、圧電層の結晶粒を成長させるため、比較的高温（およそ８００〜９００℃程度）での加熱による粒成長アニール処理をおこなう。
【００３２】
ここで粒成長アニール処理とは、エアロゾルデポジション法により形成された圧電層を加熱して、薄膜表面の結晶粒の成長や、格子欠陥の修正を達成し、薄膜の圧電特性等を向上させる目的で行われるものである。上述のとおり、エアロゾルデポジション法により形成された圧電層は、この粒成長アニール処理によって、その界面付近での弾性率がおおきく変化するが、本発明に係る層構成を採用することによって膜剥離等の問題を回避できる。
【００３３】
最後に、第三セラミックス層１３の表面に、上部電極１６を形成する。上部電極１６を形成するには、マスキングをして蒸着法やスパッタ法を実施するか、あるいは蒸着法やスパッタ法により第三セラミックス層１３の全面に金属層を形成した後、フォトリソグラフィ・エッチングを利用して所定のパターンに形成してもよい。また、第三セラミックス層１３の表面に直接スクリーン印刷をすることによって上部電極１６を形成してもよい。以上によって、本発明に係る圧電素子を製造できる。
【００３４】
本発明に係る圧電素子では、４層構造を構成する第一セラミックス層１１の弾性率は第二セラミックス層１２の弾性率よりも大きく、第二セラミックス層１２の弾性率は第三セラミックス層１３の弾性率よりも大きくなるように構成する。このように構成することによって、各セラミックス層間の弾性率のギャップを小さくすることができるので、各層の間で発生する応力を低減して、圧電層の界面剥離が発生しにくくなる。また、クラックやピンホールも形成されにくくなるので、短絡も発生しにくくなる。これとともに圧電層の内部応力の低減によって、圧電素子の圧電特性も向上する。
【００３５】
本発明でいうセラミックス膜の弾性率とは、ナノインデンテーション法によって測定することができ、具体的には、エリオニクス社製の超微小押込み硬さ試験機：ＥＮＴ−１１００ａを用いて、押込み荷重を５ｍＮとして測定した値である。なお、ここでいう弾性率は、各層を形成したあとアニール処理を行う以前に測定された値である。
【００３６】
また、圧電特性は圧電定数−ｄ３１の値を算出しこの値の大きさで評価した。この圧電定数−ｄ３１は、後述するように、圧電アクチュエータの変位測定すること等の作業によって算出した。
【００３７】
本発明の第一実施形態によると、前記圧電素子は、第一層が酸化ジルコニウムからなり、第二層及び第三層がチタン酸ジルコン酸鉛からなり、第二層は第三層よりも膜厚が薄いものである。
【００３８】
この実施形態では、第二層を第三層よりも膜厚を薄くすることによって、第二層の弾性率を第三層の弾性率よりも大きくする。一般に、エアロゾルデポジション法で形成されたセラミックス膜の弾性率は、セラミックスの種類のほか、セラミックス膜の膜厚にも依存している。すなわち、同じ材料からなるセラミックス膜の場合には、うすいセラミックス膜のほうが硬くなり、すなわち弾性率が大きくなる。また、上述のとおり、当該セラミックス膜の下層の弾性率にも影響される。本実施形態では、これらの性質を利用して第二層と第三層の弾性率の関係を調整すればよい。
【００３９】
本発明の第二実施形態によると、前記圧電素子は、第一層が酸化アルミニウムからなり、第二層が酸化ジルコニウムからなり、第三層がチタン酸ジルコン酸鉛からなるものである。
【００４０】
酸化アルミニウム薄膜は一般に、酸化ジルコニウム薄膜よりも弾性率が低いので、本実施形態をこの関係を利用している。
【００４１】
本発明の第三実施形態によると、前記圧電素子は、第一層が酸化アルミニウムからなり、第二層及び第三層がチタン酸ジルコン酸鉛からなり、第二層は第三層よりも膜厚が薄いものである。
【００４２】
この実施態様では、第一実施形態と同様の性質を利用して第二層と第三層の弾性率の関係を調整する。
【００４３】
これら実施形態における具体的な層構成によると、第一層の弾性率は第二層の弾性率よりも大きく、第二層の弾性率は第三層の弾性率よりも大きいという関係を満足できるので、従来の三層構造の圧電素子と比較すると、各セラミックス層間での弾性率のギャップを小さく抑制できる。このため、エアロゾルデポジション法による成膜後にアニール処理をおこなっても、膜界面での剥離が発生しにくく、電気評価も良好であるため、歩留りが改善されるとともに、優れた圧電特性を達成することができる。
【実施例】
【００４４】
以下に実施例を掲げて本発明をさらに詳細に説明するが、本発明はこれら実施例に限定されるものではない。
【００４５】
（実施例１）
１．基板の準備
拡散接合ＳＵＳ基板（ヘッド）および評価用ＳＵＳ基板（弾性率測定）：１５×３５×０．４ｔを準備した。ナノインデンターを用いて、荷重：５ｍＮにて評価用ＳＵＳ基板の弾性率を測定した。
【００４６】
２．第一層（第一下層膜）の形成
これら基板に対して、上述した実施形態に基づくエアロゾルデポジション法に基づいた成膜装置にて、拡散防止層たる第一下層膜としてＺｒＯ２膜を形成した。
【００４７】
以下本工程を具体的に説明する。エアロゾル生成器にＺｒＯ２粉末：１６０ｇを投入した。基板ホルダーに各ＳＵＳ基板をセットし、成膜範囲以外をテープで貼付した。基板ホルダーを成膜室内のＸＹステージにセットし、往復スキャンを開始した。なお、ステージ移動は「コの字移動」を繰返しており、２列（２枚）成膜を同一バッチにて行った。成膜室たるチャンバを真空引きして、到達真空圧：１０〜２０Ｐａとした。キャリアガスを３系統（流動、破砕、加速）から導入し、原料粉体を流動攪拌した。所定の総流量（３系統の合計）に合わせ、流動状態を見ながら流動ガス流量を一定に定めた後、破砕ガスと加速ガスの比率を変更することで所望のエアロゾル濃度に調整した。成膜範囲外で空噴射：５ｍｉｎを行った後、所定の成膜時間で各ＳＵＳ基板上にエアロゾル噴射した。所定の成膜時間が終了した後、成膜ガスを止め、成膜室を真空開放した。基板ホルダーをＸＹステージから取り外し、第一層が表面に形成された各ＳＵＳ基板を得た。
【００４８】
第一層が形成された各ＳＵＳ基板は表面をエアブローし、付着した粉体を除去した。段差計を用いて、各ＳＵＳ基板上の第一層の膜厚を測定したところ、１．６μｍであった。次に、ナノインデンターを用いて、荷重：５ｍＮにて、評価用ＳＵＳ基板上の第一層の弾性率を測定した。弾性率の結果は図３に示す。
【００４９】
３．第二層（第二下層膜）の形成
こうして得られた各ＳＵＳ基板上のＺｒＯ２膜に対して、前述と同様のエアロゾルデポジション法にて、ＺｒＯ２粉末：１６０ｇの代わりにＰＺＴ粒子：２００ｇを使用して、弾性率制御層たる第二下層膜としてＰＺＴ膜を形成した。
【００５０】
第一層が形成された各ＳＵＳ基板に対して、純水にて処理時間：１ｍｉｎの超音波洗浄を行い、付着した粉体を除去した。１５０℃×３０ｍｉｎにて水分除去し、乾燥した。段差計を用いて、各ＳＵＳ基板上の第二層の膜厚を測定したところ、１．５μｍであった。次に、ナノインデンターを用いて、荷重：５ｍＮにて、評価用ＳＵＳ基板上の第二層の弾性率を測定した。
【００５１】
４．下部電極の形成
スパッタ装置を用いて、第二層の表面に、下部電極となるＴｉ（０．０５μｍ）／Ｐｔ（０．５μｍ）層を形成した。
【００５２】
５．応力開放アニール
得られた各積層体をマッフル炉に投入して、５００℃×３０ｍｉｎでアニール処理を行い、Ｐｔ残留応力を開放した。
【００５３】
６．第三層（圧電層）の形成
アニール処理後の各積層体に対して、第二層形成時と同様のエアロゾルデポジション法にて、第三層たる圧電層としてＰＺＴ膜を形成した。
【００５４】
各積層体の表面をエアブローし、付着した粉体を除去した。段差計を用いて、各ＳＵＳ基板上の圧電層の膜厚を測定したところ、４．９μｍであった。さらに、ナノインデンターを用いて、荷重：５ｍＮにて、評価用ＳＵＳ基板上の圧電層の弾性率を測定した。
【００５５】
７．高温アニール
得られた各積層体をマッフル炉に投入して、８５０℃×３０ｍｉｎでアニール処理を行い、各ＳＵＳ基板上のＰＺＴ結晶粒を成長させた。
【００５６】
上記の高温アニール処理後のＰＺＴ膜の外観形状を観察し、全面剥離があった場合は、膜剥離ありと判定した。多数のサンプルについて膜剥離の有無を判定し、全サンプル数に対する膜剥離が発生したサンプル数の割合を、膜剥離の発生率として以下の表１に示す。
【００５７】
８．上部電極の形成
拡散接合ＳＵＳ基板上の圧電膜の表面に、メタルマスクを介して上部電極となるＡｕ（０．２μｍ）を形成した。これによって、ＳＵＳ基板／ＺｒＯ２／ＰＺＴ／ＰＺＴからなる４層構造の圧電素子を製造した。
【００５８】
９．電気評価
導通テスタを用いて、下部電極：Ｐｔおよび上部電極：Ａｕ層間の様々な箇所でのショート確認を行い、ショートの場合は電気評価を不良、測定可能な場合は電気評価を良好と判断した。多数のサンプルについて電気評価を行い、全サンプル数に対する電気評価が不良であったサンプル数の割合を、電気評価の不良率として以下の表１に示す。
【００５９】
１０．分極処理
まず、電気評価で良好と判断された欠陥のない箇所の上部電極と下部電極に、それぞれ電圧印加のための端子を接続した。そして、熱処理炉にて２５０℃に加熱してから各端子の間に、分極条件：６ｋｖ/ｃｍ×１５minにて膜厚に相当する直流電圧を印加した。その後５０℃まで冷却してから直流電圧の印加を停止し、最後に端子を取り外した。
【００６０】
１１．変位測定
再び、上部電極と下部電極に電圧印加のための端子を接続し、端子間に交流電圧（入力波形：０〜２０Ｖの正弦波、周波数４ｋＨｚ）を印加し、そのときのアクチュエ−タの振動板（拡散接合ＳＵＳ基板）の動的変位をレーザドップラー法にて測定した。
【００６１】
１２．圧電定数の算出
圧電アクチュエータの構造体の変位と圧電定数の関係を、予めＡＮＳＹＳによって周波数応答性から解析しておき、このシュミレーション結果と上記の変位測定結果とを比較して、圧電定数−ｄ３１を算出した。本実施例においては、圧電定数−ｄ３１は、５３ｐｍ/Ｖであった。
【００６２】
（実施例２）
第一層の形成工程においてＺｒＯ２粉末：１６０ｇの代わりにＡｌ２Ｏ３粉末：１４０ｇを使用し、第二層の形成工程ではＰＺＴ粒子：２００ｇの代わりにＺｒＯ２粉末：１６０ｇを使用したこと以外は実施例１と同様にして、ＳＵＳ基板／Ａｌ２Ｏ３／ＺｒＯ２／ＰＺＴからなる４層構造の圧電素子を製造した。分極処理以降の工程は行わなかった。なお、第一層の膜厚は１．３μｍ、第二層の膜厚は４．５μｍ、圧電層の膜厚は５．２μｍであった。
【００６３】
（実施例３）
第一層の形成工程においてＺｒＯ２粉末：１６０ｇの代わりにＡｌ２Ｏ３粉末：１４０ｇを使用したこと以外は実施例１と同様にして、ＳＵＳ基板／Ａｌ２Ｏ３／ＰＺＴ／ＰＺＴからなる４層構造の圧電素子を製造した。分極処理以降の工程は行わなかった。なお、第一層の膜厚は１．９μｍ、第二層の膜厚は１．６μｍ、圧電層の膜厚は７．０μｍであった。
【００６４】
（比較例１）
第二層の形成工程を省略したこと以外は実施例３と同様にして、ＳＵＳ基板／Ａｌ２Ｏ３／ＰＺＴからなる３層構造の圧電素子を製造した。また、実施例１と同様に分極処理以降の工程も全て行い、圧電定数−ｄ３１は、３８ｐｍ/Ｖであった。なお、第一層の膜厚は２．０μｍ、圧電層の膜厚は５．０μｍであった。上記と同様にして測定した弾性率を測定した結果を図４に示す。また、膜剥離と電気評価の判定結果については表１に示す。
【００６５】
図３と図４より、本発明に係る４層構造の圧電素子（実施例１〜３）では、第一下層膜と圧電膜とのあいだに第一下層膜よりも弾性率が低い第二下層膜を形成することで、従来の３層構造の圧電素子（比較例１）と比較すると、各セラミックス膜間の弾性率のギャップを低減できていることが分かる。
【００６６】
【表１】
2010157648.tif 000003
【００６７】
表１より、従来の３層構造の圧電素子（比較例１）では膜剥離が発生しやすく、また電気評価が不良になりやすいため良品率はわずか２２．２％にとどまっているが、本発明に係る４層構造の圧電素子（実施例１〜３）では、６０．０％以上という良品率を達成できたことが分かる。
【００６８】
また、実施例１と比較例１との対比によって、圧電定数−ｄ３１が大幅に向上していることが認められ、圧電素子として圧電特性も向上することが確認された。
【図面の簡単な説明】
【００６９】
【図１】本発明に係る圧電素子を製造する際に使用し得る、エアロゾルデポジション法に基づいた成膜装置の概略図
【図２】本発明に係る４層構造の圧電素子の層構造を示す概略図
【図３】実施例１〜３で測定した、４層構造の圧電素子を構成する各層の弾性率を示すグラフ
【図４】比較例１で測定した、３層構造の圧電素子を構成する各層の弾性率を示すグラフ
【図５】エアロゾルデポジション法により形成した膜厚が異なるＰＺＴ膜について、アニール処理をおこなった前後で測定した弾性率を示すグラフ
【符号の説明】
【００７０】
１  エアロゾル生成器
２  チャンバ
３  エアロゾル供給管
４  噴射ノズル
５  エアロゾル流
６  基板ホルダー
７  基板
８  駆動装置
１１  第一セラミックス層
１２  第二セラミックス層
１３  圧電層たる第三セラミックス層
１４  基板
１５  下部電極
１６  上部電極
【図１】
2010157648.tif 000004
【図２】
2010157648.tif 000005
【図３】
2010157648.tif 000006
【図４】
2010157648.tif 000007
【図５】
2010157648.tif 000008