(57)【要約】【課題】  表示画像の画質の低下を招くことなく、画素選択トランジスタの両端に大きな電圧が印加されることを防止する。【解決手段】  液晶素子ＬＣの共通電極１ｂの電位ＬＣＣＯＭを周期的に切り換える、コモン振り反転駆動において、階調表示のための第１の書き込み期間（Ｔ１）と、共通電極１ｂの電位ＬＣＣＯＭの切り換え期間との間に、画素電極１ａと共通電極１ｂの間の電位差を縮小するためのリセット期間（ＴＢ’，ＴＢ’’）を設ける。リセット後に、共通電極１ｂの電位の切り換え期間ＴＣが設けられる。リセット期間においては、複数の走査線ＷＬを一斉に駆動すると共に、各画素の画素電極１ａに、共通電極１ｂと画素電極１ａとの間の電位差を縮小させるためのデータ電位を供給する。【選択図】  図３
2010102151.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、
複数のデータ線と、
前記複数の走査線の各々と前記複数のデータ線の各々との交差に対応して設けられる複数の画素と、
前記複数の走査線を一斉に駆動する走査線一斉駆動回路を有する走査線ドライバと、
前記データ線を駆動するデータ線ドライバと、
前記走査線ドライバおよび前記データ線ドライバの動作を制御する制御部と、を有し
前記複数の画素の各々は、前記複数の走査線のうちの一本によってオン／オフが制御されるスイッチング素子と、画素電極と、共通電極と、前記画素電極と前記共通電極との間に挟持される電気光学物質からなる電気光学素子と、を有し、
かつ、前記複数の画素の各々にデータを書き込む期間として、前記共通電極が第１電位のときに、前記画素電極に前記複数のデータ線のうちの一本を経由してデータ電位を供給する第１の書き込み期間と、前記共通電極が第２電位のときに、前記画素電極に前記複数のデータ線のうちの一本を経由してデータ電位を供給する第２の書き込み期間と、前記第１の書き込み期間と前記第２の書き込み期間との間に設けられ、前記共通電極の電位を前記第１電位から前記第２電位に切り換える電位切り換え期間と、が設けられ、
前記制御部は、
第１の書き込み期間と前記電位切り換え期間との間に、リセット期間を設ける制御を実行し、
前記リセット期間においては、
前記走査線ドライバを制御して、前記走査線一斉駆動回路によって前記複数の走査線を一斉に駆動させ、
また、前記データ線ドライバを制御して、前記複数の画素の各々における前記画素電極に、前記共通電極と前記画素電極との間の電位差を縮小させるためのデータ電位を供給させることを特徴とする電気光学装置。
【請求項２】
請求項１記載の電気光学装置であって、
前記第１電位である前記共通電極と前記画素電極との間の電位差を縮小させるためのデータ電位は、前記第１電位と同電位のデータ電位であることを特徴とする電気光学装置。
【請求項３】
請求項１または請求項２記載の電気光学装置であって、
前記電気光学素子はノーマリホワイト型の電気光学素子であり、
前記制御部は、
前記第１の書き込み期間の終了後であって前記リセット期間の開始前に、前記複数の走査線の各々を順次駆動して、前記複数の画素の各々に黒電位を書き込む第１の黒書き込み期間を設ける制御を実行し、
また、前記電位切り換え期間後であって前記第２の書き込み期間の開始前に、前記走査線ドライバの前記走査線一斉駆動回路によって前記複数の走査線を一斉に駆動して、前記複数の画素の各々における前記画素電極に一斉に、黒電位を書き込む第２の黒書き込み期間を設ける制御を実行することを特徴とする電気光学装置。
【請求項４】
請求項１〜請求項３のいずれかに記載の電気光学装置であって、
前記第１の書き込み期間または前記第２の書き込み期間を時間軸上で複数のサブフィールドに分割し、各サブフィールドにおいて、表示すべき階調に応じて、前記複数の画素の各々に２値のデータ電位を供給し、単位時間当たりの、前記電気光学素子への印加電圧を制御するサブフィールド駆動方式の電気光学装置であることを特徴とする電気光学装置。
【請求項５】
請求項４記載の電気光学装置であって、
前記複数のサブフィールドに重み付けを行うと共に、前記複数の走査線を飛び越し走査して、前記重み付けされた複数のサブフィールドのうちの少なくとも２つのサブフィールドの走査を並行的に実行することを特徴とする電気光学装置。
【請求項６】
請求項１〜請求項５のいずれかに記載の電気光学装置を含むことを特徴とする電子機器。
【請求項７】
複数の走査線と、複数のデータ線と、前記複数の走査線の各々と前記複数のデータ線の各々との交差に対応して設けられる複数の画素と、を有し、前記複数の画素の各々は、前記複数の走査線のうちの一本によってオン／オフが制御されるスイッチング素子と、画素電極と、共通電極と、前記画素電極と前記共通電極との間に挟持される電気光学物質からなる電気光学素子と、を有する電気光学装置の駆動方法であって、
前記複数の画素の各々にデータを書き込む期間として、前記共通電極が第１電位のときに、前記画素電極に前記複数のデータ線のうちの一本を経由してデータ電位を供給する第１の書き込み期間と、前記共通電極が第２電位のときに、前記画素電極に前記複数のデータ線のうちの一本を経由してデータ電位を供給する第２の書き込み期間と、前記第１の書き込み期間と前記第２の書き込み期間との間に設けられ、前記共通電極の電位を前記第１電位から前記第２電位に切り換える電位切り換え期間と、を設ける共に、
前記第１の書き込み期間と前記電位切り換え期間との間に、リセット期間を設け、
前記リセット期間においては、前記複数の走査線を一斉に駆動し、また、前記複数の画素の各々における前記画素電極に一斉に、前記第１電位である前記共通電極と前記画素電極との間の電位差を縮小させるためのデータ電位を供給することを特徴とする電気光学装置の駆動方法。
【請求項８】
請求項７記載の電気光学装置の駆動方法であって、
前記第１電位である前記共通電極と前記画素電極との間の電位差を縮小させるためのデータ電位は、前記第１電位と同電位のデータ電位であり、かつ、
前記第１の書き込み期間の終了後であって前記リセット期間の開始前に、前記複数の走査線の各々を順次駆動して、前記複数の画素の各々に黒電位を書き込む第１の黒書き込み期間を設け、
また、前記電位切り換え期間後であって前記第２の書き込み期間の開始前に、前記複数の走査線を一斉に駆動して、前記複数の画素の各々における前記画素電極に一斉に、黒電位を書き込む第２の黒書き込み期間を設けることを特徴とする電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置（例えば、液晶表示装置や電気泳動表示装置）、電子機器および電気光学装置の駆動方法に関係する。
【背景技術】
【０００２】
図１７は、一般的な液晶表示装置の画素回路の構成を示す図である。図１８は、液晶表示装置の断面構造を示す斜視図である。画素回路は、ＴＦＴ（薄膜トランジスタ）基板上に形成された走査線ＷＬおよびデータ線ＤＬの交差に対応して設けられる。
【０００３】
画素回路は、走査線ＷＬの走査電圧ＳＥＬによってオン／オフが制御される画素選択トランジスタＭ（ＮＭＯＳトランジスタ）と、保持容量Ｃと、液晶素子ＬＣと、を有する。液晶素子ＬＣは、画素電極１ａと、共通電極１ｂと、画素電極１ａと共通電極１ｂによって挟持された電気光学物質である液晶と、によって構成される。
【０００４】
液晶素子ＬＣは、画素選択トランジスタＭと画素電極１ａとの共通接続ノードＰＩＸと、コモン線Ｌ１との間に接続される。また、保持容量Ｃは、ノードＰＩＸと保持容量線Ｌ２との間に接続される。
【０００５】
保持容量Ｃは、画素に書き込まれた電位を保持するために設けられるが、必須の構成要素ではなく、液晶素子ＬＣ自体の容量によって書き込まれた電位を保持できるのであれば、保持容量Ｃは省略することができる。
【０００６】
コモン線Ｌ１の電位ＬＣＣＯＭおよび保持容量線Ｌ２の電位ＶＣＯＭは、同電位に設定されるのが一般的である。また、コモン線Ｌ１と保持容量線Ｌ２は個別に設けるのが望ましいが、両配線を共通化することも可能である。液晶表示装置では一般に、液晶素子ＬＣの焼き付きを防止するために、交流駆動が行われる。
【０００７】
液晶表示装置における液晶素子ＬＣの劣化を防ぐための交流駆動の方法としては、大きく分けて、共通電極１ｂの電位ＬＣＣＯＭを固定し、画素電極１ａの電位を、ＬＣＣＯＭを中心として正電圧および負電圧に交互に切り換える第１の方式と、共通電極１ｂの電位ＬＣＣＯＭと、画素電極１ａの電位とを同期して切り換える第２の方式（いわゆるコモン振り反転方式）とがある。第２の方式は、例えば、特許文献１に記載されている。なお、サブフィールド駆動に関しては、例えば、特許文献２に記載されており、また、サブフィールド駆動における領域分割駆動に関しては、例えば、特許文献３に記載されている。
【特許文献１】特開２００５−２４１７４１号公報
【特許文献２】特開２００３−１７７７２３号公報
【特許文献３】特開２００４−１７７９３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
画素電極１ａの電位を、ＬＣＣＯＭを中心として正電圧および負電圧に交互に切り換える第１の方式の場合、画素選択トランジスタＭのソース・ドレインには、最大で、液晶素子ＬＣへの印加電圧（画素電極１ａと共通電極１ｂとの間の電位差に相当する電圧）の２倍の電圧が印加される。例えば、ＬＣＣＯＭが０Ｖであり、正の書き込み電圧を５Ｖとし、負の書き込み電圧を−５Ｖとする。一つの画素に５Ｖが書き込まれた後、同じ列の他の行の画素に−５Ｖを書き込むとすると、上記の一つの画素における、オフ状態の画素選択トランジスタのソースとドレインの電位差は１０Ｖとなり、液晶素子ＬＣへの印加電圧の２倍の電圧が印加されることになる。画素選択トランジスタの両端に大きな電圧が印加されると、画素選択トランジスタが劣化し易くなり、例えば、時間経過と共に、リーク電流が増大し、消費電力が増大する場合がある。
【０００９】
また、共通電極１ｂの電位ＬＣＣＯＭと、画素電極１ａの電位とを同期して切り換える第２の方式（いわゆるコモン振り反転方式）の場合、データ線を経由して各画素に書き込まれるデータ電位の振幅は、第１の方式の半分となる。但し、この第２の方式を用いる場合でも、一つの画素の画素選択トランジスタには、瞬時的に、液晶素子ＬＣへの印加電圧の２倍の電圧が印加され、同様に、画素選択トランジスタの特性の劣化の一因となる場合がある。
【００１０】
この問題点について、図１９および図２０を用いて説明する。図１９および図２０は、コモン振り反転方式を採用した場合における、画素選択トランジスタの両端にかかる電圧について説明するための図である。
【００１１】
図１９（Ａ）に示すように、画素Ｐ（１，１）に、５Ｖのデータ電位が書き込まれたとする。次に、図２０に示すように、コモン線の電位ＬＣＣＯＭならびに容量線の電位ＶＣＯＭを０Ｖから５Ｖに切り換える。このとき、容量線の電位ＶＣＯＭの０Ｖから５Ｖへの変化が、保持容量Ｃ（あるいは液晶素子ＬＣのもつ容量）を介してノードＰＩＸに伝達され、これによって、ノードＰＩＸの電位が、瞬時的に１０Ｖ（書き込み電圧５Ｖに、容量カップリングによる昇圧成分である５Ｖが加算された電圧）に上昇する。この状態で、画素Ｐ（１，１）の画素選択トランジスタＭがオフし、続いて、画素Ｐ（１，２）に０Ｖのデータ電位を書き込むとすると、画素Ｐ（１，１）の画素選択トランジスタＭの両端には１０Ｖ（液晶素子ＬＣの印加電圧の２倍の電圧）が印加されることになる。
【００１２】
本発明はこのような考察に基づいてなされたものである。本発明の少なくとも一つの態様によれば、例えば、表示画像の画質の低下を招くことなく、画素選択トランジスタの両端に大きな電圧が印加されることを防止することができる。
【課題を解決するための手段】
【００１３】
（１）本発明の電気光学装置の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線の各々と前記複数のデータ線の各々との交差に対応して設けられる複数の画素と、前記複数の走査線を一斉に駆動する走査線一斉駆動回路を有する走査線ドライバと、前記データ線を駆動するデータ線ドライバと、前記走査線ドライバおよび前記データ線ドライバの動作を制御する制御部と、を有し、前記複数の画素の各々は、前記複数の走査線のうちの一本によってオン／オフが制御されるスイッチング素子と、画素電極と、共通電極と、前記画素電極と前記共通電極との間に挟持される電気光学物質からなる電気光学素子と、を有し、かつ、前記複数の画素の各々にデータを書き込む期間として、前記共通電極が第１電位のときに、前記画素電極に前記複数のデータ線のうちの一本を経由してデータ電位を供給する第１の書き込み期間と、前記共通電極が第２電位のときに、前記画素電極に前記複数のデータ線のうちの一本を経由してデータ電位を供給する第２の書き込み期間と、前記第１の書き込み期間と前記第２の書き込み期間との間に設けられ、前記共通電極の電位を前記第１電位から前記第２電位に切り換える電位切り換え期間と、が設けられ、前記制御部は、第１の書き込み期間と前記電位切り換え期間との間に、リセット期間を設ける制御を実行し、前記リセット期間においては、前記走査線ドライバを制御して、前記走査線一斉駆動回路によって前記複数の走査線を一斉に駆動させ、また、前記データ線ドライバを制御して、前記複数の画素の各々における前記画素電極に、前記共通電極と前記画素電極との間の電位差を縮小させるためのデータ電位を供給させる。
【００１４】
本態様では、共通電極の電位を切り換える（反転させる）前に、リセット期間を設けて、画素電極の電位を共通電極の電位に近づけ、両電極間の電位差を縮小させる（最も好ましくは電位差を零とする）。こうすれば、共通電極の電位を切り換える期間において、容量カップリングによって画素電極の電位が瞬時的に昇圧された場合でも、電圧の上昇分は従来技術に比べて低減される（リセットによって両電極間の電位差が零になっている場合には、電圧の上昇分は１／２となる）。よって、画素選択トランジスタの両端にかかる電圧が、液晶素子への最大印加電圧の２倍未満となり（リセットによって両電極間の電位差が零になっている場合には、液晶素子への最大印加電圧と同じ電圧となり）、画素選択トランジスタの特性の劣化が生じにくくなる。
【００１５】
また、本態様では、リセット期間においては、走査線ドライバに含まれる走査線一斉駆動回路を用いて複数の走査線を一斉に選択し、複数の画素の各々の画素電極に、一斉に、共通電極と画素電極との間の電位差を縮小させるためのデータ電位（以下、リセット電位という場合がある）を供給する。これによって、複数の画素の各々について一括的にリセットを行うことができ、リセットはごく短期間で終了する。例えば、両電極間に電圧が印加されない期間は、実質的に、電位切り換え期間のみになる。
【００１６】
リセット電位を各画素に書き込むのに長い時間がかかると、このことが、表示画像の画質の低下の一因となる場合がある。例えば、液晶素子がノーマリホワイトタイプであり、かつ、リセット電位が白データに相当する電位である場合、リセット後の画素の画素電極と共通電極は同電位であり、その画素は白を表示している状態（液晶素子の透過率が上昇した状態）となる。よって、リセットに長時間を要すると、各画素の液晶素子の透過率が上昇して表示画面のコントラストが低下する、いわゆる白浮きと呼ばれる現象が発生し、画質が低下する場合がある。本態様では、上述のとおり、複数走査線を同時選択し、１列の複数の画素に同時にリセット電位を書き込むことができるため、リセット期間はごく短期間ですみ、ノーマリホワイトの液晶素子を用いた場合でも、白浮きは、ほとんど問題とならない程度に抑制することができる。
【００１７】
また、複数の走査線を同時に選択する機構は、例えば、走査線ドライバの出力段回路の構成を変更することで、比較的簡単に実現することができ、実現が容易である。また、回路構成の、さらなる簡素化、省スペース化も可能であり、したがって、小型の電気光学装置にも本発明を採用することが可能である。
【００１８】
また、リセット期間を設ける本態様の駆動方法は、複数のサブフィールドの各々毎に、画素電圧に２値電圧を供給し、単位時間当たりの積算印加電圧によって液晶素子の透過率を制御するサブフィールド駆動への適用に適する。したがって、本発明の適用によって、デジタル駆動方式の電気光学装置における表示画像の画質を低下させることなく、素子特性の劣化を抑制することができる。
【００１９】
（２）本発明の電気光学装置の他の態様では、前記第１電位である前記共通電極と前記画素電極との間の電位差を縮小させるためのデータ電位は、前記第１電位と同電位のデータ電位である。
【００２０】
これによって、リセットによって、画素電極と共通電極との間の電位差を零にすることができる。したがって、共通電極の電位の切り換えによって、画素電極の電位が瞬時的に上昇したとしても、画素選択トランジスタの両端に印加される電圧は、液晶素子の印加電圧と同じ電圧となり、画素選択トランジスタの特性の劣化が生じにくくなる。
【００２１】
（３）本発明の電気光学装置の他の態様では、前記電気光学素子はノーマリホワイト型の電気光学素子であり、前記制御部は、前記第１の書き込み期間の終了後であって前記リセット期間の開始前に、前記複数の走査線の各々を順次駆動して、前記複数の画素の各々に黒電位を書き込む第１の黒書き込み期間を設ける制御を実行し、また、前記電位切り換え期間後であって前記第２の書き込み期間の開始前に、前記走査線ドライバの前記走査線一斉駆動回路によって前記複数の走査線を一斉に駆動して、前記複数の画素の各々における前記画素電極に一斉に、黒電位を書き込む第２の黒書き込み期間を設ける制御を実行する。
【００２２】
上述のとおり、両電極間に電位差が縮小された状態（例えば、両電極間に電圧が印加されない状態）が継続するのは、実質的に、電位切り換え期間（共通電極の電位の切り換えに要するごく短い時間）のみにすることができる。
【００２３】
但し、その電位切り換え期間には、両電極に電圧が印加されないのは事実であるため、この期間におけるノーマリホワイト型の液晶の白浮きの影響を低減して画質をより改善するために、本態様では、リセット期間の前後（すなわち、リセット期間の前、電位切り換え期間の後）において、黒書き込み期間を設ける。リセット期間の前だけでなく、リセット期間の後にも黒の書き込みをするのは、各行の画素の黒表示時間を揃える（各行の黒表示時間に差が生じないようにする）ことによって、ユーザの目に違和感が生じないようにするためである。
【００２４】
リセット期間前の黒書き込み期間（第１の黒書き込み期間）では、複数の走査線の各々を順次駆動（走査線の線順次駆動、複数本の走査線を同時に選択する複数順次駆動方式を含む）を用いて選択しつつ、各画素の画素電極に黒データ電位の書き込みを実行する。
【００２５】
また、電位切り換え期間の後の黒書き込み期間（第２の黒書き込み期間）では、走査線一斉駆動回路によって複数の走査線を一斉に駆動して、複数の画素の各々における画素電極に一斉に、黒データ電位を書き込む。第２の黒書き込み期間は、ごく短期間で終了するため、次のフレームの書き込みの（第２の書き込み期間）をすぐに開始することができ、効率的な画像表示（画像形成）が可能である。
【００２６】
（４）本発明の電気光学装置の他の態様では、前記第１の書き込み期間または前記第２の書き込み期間を時間軸上で複数のサブフィールドに分割し、各サブフィールドにおいて、表示すべき階調に応じて、前記複数の画素の各々に２値のデータ電位を供給し、単位時間当たりの、前記電気光学素子への印加電圧を制御するサブフィールド駆動方式の電気光学装置である。
【００２７】
上述のとおり、リセット期間を設ける駆動方法は、複数のサブフィールドの各々毎に、画素電圧に２値電圧を供給し、単位時間当たりの積算印加電圧によって液晶素子の透過率を制御するサブフィールド駆動への適用に適する。
【００２８】
サブフィールド駆動が採用される場合には、例えば、以下のような一連の動作が実行される。すなわち、階調表現のための第１の書き込み期間において、複数のサブフィールド毎に各画素へのデータ電位の書き込みを行い、次に、最終のサブフィールドにおいて黒電位を書きこみ、次に、全走査線を一斉に選択してリセットを実行し、画素電極の電位を共通電極の電位と同電位とする。次に、共通電極の電位の切り換え（反転）を実行し、次に、再び全走査線を一斉に選択して全画素に黒電位を書き込み、そして、次のフレーム（第２の書き込み期間）に移行する。このような動作を実行する場合、画素電極の電位が共通電極の電位と同電位となるのは、実質的に、共通電極の電位を切り換えに要する時間のみとなり、ノーマリホワイトの液晶素子を用いた場合の白浮きが改善される。したがって、本発明の適用によって、デジタル駆動方式の電気光学装置における表示画像の画質を低下させることなく、画素選択トランジスタの特性の劣化を抑制することが可能となる。
【００２９】
（５）本発明の電気光学装置の他の態様では、前記複数のサブフィールドに重み付けを行うと共に、前記複数の走査線を飛び越し走査して、前記重み付けされた複数のサブフィールドのうちの少なくとも２つのサブフィールドの走査を並行的に実行する。
【００３０】
本態様では、上記の駆動方法を重み付けサブフィールド駆動に適用する。重み付けサブフィールド駆動では、いわゆる領域分割駆動（複数の走査線を飛び越し走査して、重み付けされた複数のサブフィールドのうちの少なくとも２つのサブフィールドの走査を並行的に実行する駆動方式）が採用される場合があり、この場合には、通常のサブフィールド駆動（等間隔サブフィールド駆動）に比べて各サブフィールド走査周期が長くなるため、一斉リセットができない場合には、リセット期間が長くなり、白浮きが顕在化する場合がある。しかし、本発明の駆動方法を適用することにより、一斉リセットが可能となり、リセット期間はごく短い期間ですむ。よって、白浮きが顕在化することが確実に防止される。
【００３１】
（６）本発明の電子機器の一態様は、上記いずれかに記載の電気光学装置を含む。
【００３２】
本態様によれば、例えば、表示特性の経時変化（経時的な劣化）が少なく、低消費電力であり、小型であり、かつ表示性能に優れた電子機器を提供することができる。
【００３３】
（７）本発明の電気光学装置の駆動方法の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線の各々と前記複数のデータ線の各々との交差に対応して設けられる複数の画素と、を有し、前記複数の画素の各々は、前記複数の走査線のうちの一本によってオン／オフが制御されるスイッチング素子と、画素電極と、共通電極と、前記画素電極と前記共通電極との間に挟持される電気光学物質からなる電気光学素子と、を有する電気光学装置の駆動方法であって、前記複数の画素の各々にデータを書き込む期間として、前記共通電極が第１電位のときに、前記画素電極に前記複数のデータ線のうちの一本を経由してデータ電位を供給する第１の書き込み期間と、前記共通電極が第２電位のときに、前記画素電極に前記複数のデータ線のうちの一本を経由してデータ電位を供給する第２の書き込み期間と、前記第１の書き込み期間と前記第２の書き込み期間との間に設けられ、前記共通電極の電位を前記第１電位から前記第２電位に切り換える電位切り換え期間と、を設ける共に、前記第１の書き込み期間と前記電位切り換え期間との間に、リセット期間を設け、前記リセット期間においては、前記複数の走査線を一斉に駆動し、また、前記複数の画素の各々における前記画素電極に一斉に、前記第１電位である前記共通電極と前記画素電極との間の電位差を縮小させるためのデータ電位を供給する。
【００３４】
本態様の駆動方式によれば、リセットによって画素電極と共通電極の電位差を縮小することによって、容量カップリングによって画素電極の電位が瞬時的に昇圧された場合でも、電圧の上昇分は従来技術に比べて低減され、画素選択トランジスタの特性の劣化が生じにくくなる。また、複数走査線を同時選択し、１列の複数の画素に同時にリセット電位を書き込むことができるため、リセット期間はごく短期間ですみ、ノーマリホワイトの液晶素子を用いた場合でも、白浮きは、ほとんど問題とならない程度に抑制することができる。
【００３５】
（８）本発明の電気光学装置の駆動方法の他の態様では、前記第１電位である前記共通電極と前記画素電極との間の電位差を縮小させるためのデータ電位は、前記第１電位と同電位のデータ電位であり、かつ、前記第１の書き込み期間の終了後であって前記リセット期間の開始前に、前記複数の走査線の各々を順次駆動して、前記複数の画素の各々に黒電位を書き込む第１の黒書き込み期間を設け、また、前記電位切り換え期間後であって前記第２の書き込み期間の開始前に、前記複数の走査線を一斉に駆動して、前記複数の画素の各々における前記画素電極に一斉に、黒電位を書き込む第２の黒書き込み期間を設ける。
【００３６】
本態様の駆動方式によれば、リセットによって、画素電極と共通電極との間の電位差を零にすることができる。したがって、共通電極の電位の切り換えによって、画素電極の電位が瞬時的に上昇したとしても、画素選択トランジスタの両端に印加される電圧は、液晶素子の印加電圧と同じ電圧となり、画素選択トランジスタの特性の劣化が、より生じにくくなる。
【００３７】
また、リセット期間の前後（すなわち、リセット期間の前、電位切り換え期間の後）において、黒書き込み期間を設けることによって、ノーマリホワイト型の液晶の白浮きの影響を低減して画質をより改善することができる。リセット期間の前だけでなく、リセット期間の後にも黒の書き込みをするのは、各行の画素の黒表示時間を揃える（各行の黒表示時間に差が生じないようにする）ことによって、ユーザの目に違和感が生じないようにするためである。リセット期間前の黒書き込み期間（第１の黒書き込み期間）では、複数の走査線の各々を順次駆動（走査線の線順次駆動、複数本の走査線を同時に選択する複数順次駆動方式を含む）を用いて選択しつつ、各画素の画素電極に黒データ電位の書き込みを実行する。また、電位切り換え期間の後の黒書き込み期間（第２の黒書き込み期間）では、走査線一斉駆動回路によって複数の走査線を一斉に駆動して、複数の画素の各々における画素電極に一斉に、黒データ電位を書き込む。第２の黒書き込み期間は、ごく短期間で終了するため、次のフレームの書き込みの（第２の書き込み期間）をすぐに開始することができ、効率的な画像表示（画像形成）が可能である。
【００３８】
このように、本発明の少なくとも一つの態様によれば、例えば、表示画像の画質の低下を招くことなく、画素選択トランジスタの両端に大きな電圧が印加されることを防止することができる。
【発明を実施するための最良の形態】
【００３９】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４０】
（第１の実施形態）
まず、リセット期間を設ける液晶駆動方法について説明する。
【００４１】
（リセット期間を設ける液晶駆動方法）
図１（Ａ）〜図１（Ｃ）は、リセット期間を設ける液晶駆動方法の一例を説明するための図である。図１（Ａ）は、書き込み期間ＴＡにおける画素回路の状態を示している。図示されるように、走査線ＷＬが走査信号ＳＥＬ１によって選択され、画素選択トランジスタＭがオンし、画素回路の画素電極１ａには、データデータ電位ＤＡＴ１（５Ｖ）が供給される。共通電極１ｂの電位ＬＣＣＯＭならびに保持容量線の電位ＶＣＯＭは０Ｖに保持されている。
【００４２】
図１（Ｂ）は、リセット期間ＴＢにおける画素回路の状態を示している。走査線ＷＬが走査信号ＳＥＬ１によって選択された状態で、画素回路の画素電極１ａには、画素電極１ａと共通電極１ｂとの間の電位差を縮小するためのデータ電位ＤＡＴ２（ここでは、０Ｖ）が供給される。共通電極１ｂの電位ＬＣＣＯＭは０Ｖに保持されている。よって、画素電極１ａと共通電極１ｂとの間の電位差は零となり、液晶素子ＬＣに電圧が印加されない状態（リセット状態）となる。なお、画素回路１ａと共通電極１ｂとの間の電位差が零でなくても、液晶素子ＬＣに印加される最大電圧５Ｖよりも小さくなっていれば、画素選択トランジスタＭの両端に印加される最大電圧を低減する効果が得られる。したがって、リセット状態には、画素回路１ａと共通電極１ｂとの間の電位差が、液晶への最大印加電圧によりも縮小された状態が含まれる。
【００４３】
図１（Ｃ）は、ＣＯＭ反転期間（電位切り換え期間）における画素回路の状態を示している。ＣＯＭ反転期間（電位切り換え期間）では、共通電極１ｂの電位ＬＣＣＯＭ（ならびに保持容量線の電位ＶＣＯＭ）が５Ｖから０Ｖに切り換えられる（ＣＯＭ反転）。ＣＯＭ反転は、液晶素子ＬＣの焼き付き防止のために、例えば周期的（例えば、１フレーム毎）に行われる。
【００４４】
ＣＯＭ反転に伴い、容量カップリングによって画素電極１ａの電位（ノードＰＩＸの電位）が瞬時的に０Ｖから５Ｖに上昇するが、図２０に示される従来技術における電圧上昇分である１０Ｖに比べて、１／２になる。つまり、画素選択トランジスタＭの両端に印加される電圧レベルを、液晶素子ＬＣへの最大印加電圧と同じレベルとすることができる。したがって、画素選択トランジスタＭの特性の劣化（例えば、経時的なリーク電流の増大や、画素選択トランジスタＭの破壊等）が生じにくくなる。
【００４５】
図２は、書き込み期間ＴＡ、リセット期間ＴＢおよびＣＯＭ反転期間ＴＣにおける、走査信号電位ＳＥＬ１、データ電位ＤＡＴ，共通電極の電位ＬＣＣＯＭ、ノードＰＩＸの電位（ＰＩＸ）の変化を示す図である。図示される電位変化が、周期的に繰り返される。
【００４６】
但し、リセット電位を各画素に書き込むのに長い時間がかかると、このことが、表示画像の画質の低下の一因となる場合がある。例えば、液晶素子ＬＣがノーマリホワイトタイプであり、かつ、リセット電位（リセット期間ＴＢにおいてデータ線ＤＬを介して画素電極１ｂに供給されるデータ電位）が白データに相当する電位である場合、リセット後の画素の画素電極１ａと共通電極１ｂは同電位であり、その画素は白を表示している状態（液晶素子ＬＣの透過率が上昇した状態）となる。よって、リセットに長時間を要すると、各画素の液晶素子ＬＣの透過率が上昇して表示画面のコントラストが低下する、いわゆる白浮きと呼ばれる現象が発生し、画質が低下する場合がある。
【００４７】
そこで、本実施形態では、リセット期間においては、走査線ドライバに含まれる走査線一斉駆動回路を用いて複数の走査線を一斉に選択し、複数の画素の各々の画素電極に、一斉に、共通電極と画素電極との間の電位差を縮小させるためのデータ電位（リセット電位）を供給する。これによって、複数の画素の各々について一括的にリセットを行うことができ、リセットはごく短期間で終了する。例えば、両電極間に電圧が印加されない期間は、実質的に、電位切り換え期間のみになる。また、リセット期間を設ける本実施形態の駆動方法は、複数のサブフィールドの各々毎に、画素電圧に２値電圧を供給し、単位時間当たりの積算印加電圧によって液晶素子の透過率を制御するサブフィールド駆動への適用に適する。
【００４８】
（リセット時において複数の走査線の一斉選択を行うサブフィールド駆動の例）
図３は、リセット時において複数の走査線の一斉選択を行うサブフィールド駆動の例を説明するための図である。
【００４９】
図３の（１）には、図１（Ａ）〜図１（Ｃ）に示されるリセット期間を設ける駆動方法をサブフィールド駆動に適用した場合の液晶表示装置の動作を示している。なお、図３（１）の駆動方法では、走査線の一斉駆動方式は採用されないものとする。表示部の走査線数はｎ本（例えばｎ＝１０８０）である。また、ノーマリホワイトの液晶素子が使用されるものとする。
【００５０】
ここでは、１フレーム（１６．６ｍｓ）を１８個のサブフィールド（ＳＦ）に分割し、１６個のサブフィールドを階調表現のために使用する。ここで、１サブフィールドは、例えば、０．２ｍｓである。時刻ｔ１〜ｔ２の期間が、階調表現期間（第１の書き込み期間）ＴＡである。サブフィールド毎に、１（オン）または０（オフ）の２値データ電位が各画素に供給される。階調表現期間全体でみた場合の、各画素のオン／オフの時間比によって液晶への積算の印加電圧が決まり、これによって、各画素の所望の階調表示が実現される。なお、階調表現期間ＴＡにおいては、共通電極１ｂの電位ＬＣＣＯＭは、０Ｖに保持されているものとする。
【００５１】
各サブフィールド（ＳＦ）において、ｎ本の走査線は線順次駆動される。図中の矢印は、各行の画素の走査状態（表示状態）を示している。階調表現期間が終了した後、リセットが行われる。時刻ｔ２〜ｔ３の期間がリセット期間ＴＢである。リセット期間ＴＢにおいては、走査線ＷＬが線順次に走査され、画素電極１ａに、白データ電位（０Ｖ）のデータ電位が書き込まれる。
【００５２】
続いて、ＣＯＭ反転（共通電極電位ＬＣＣＯＭおよび容量線電位ＶＣＯＭの切り換え）が実行される。時刻ｔ３〜ｔ４の期間が、ＣＯＭ反転期間ＴＣである。ＣＯＭ反転期間ＴＣは、例えば０．０５ｍｓである。続いて、時刻ｔ４〜ｔ５において、走査線をｎ行目から１行目に向けて線順次で走査しつつ、各画素に白データ電位（０Ｖ）が書き込まれる。リセット期間ＴＣの後にも、白データの書き込みをするのは、各行の画素の白表示時間を揃える（各行の白表示時間に差が生じないようにする）ことによって、ユーザの目に違和感が生じないようにするためである。
【００５３】
但し、図３の（１）に示される駆動方法では、時刻ｔ２〜時刻ｔ５までの期間において、液晶素子ＬＣに電圧が印加されないため、より高精細の表示をめざすときには、白浮き（画面全体が白っぽくなり、コントラストが低下する現象）が問題となることがある。
【００５４】
そこで、本実施形態は、上述のとおり、複数走査線を同時選択し、１列の複数の画素に同時にリセット電位を書き込むようにする。これによって、リセット期間はごく短期間ですみ、ノーマリホワイトの液晶素子を用いた場合でも、白浮きは、ほとんど問題とならない程度に抑制することができる。
【００５５】
図３の（２）では、階調表現期間ＴＡが時刻ｔ２に終了した後、全走査線を一斉に選択してリセットを実行する。図中、期間ＴＢ’が全走査線一斉選択リセット期間であり、この期間はごく短い。但し、ＣＯＭ反転期間（電位切り換え期間）ＴＣにおいては、両電極に電圧が印加されないのは事実であるため、この期間におけるノーマリホワイト型の液晶の白浮きの影響を低減して画質をより改善するために、リセット期間の前後（すなわち、リセット期間の前、ＣＯＭ反転期間の後）において、黒書き込み期間を設けるのが好ましい。
【００５６】
図３の（３）は、リセット期間の前後に黒書き込み期間を設ける駆動例を示す。リセット期間の前だけでなく、リセット期間の後にも黒の書き込みをするのは、各行の画素の黒表示時間を揃える（各行の黒表示時間に差が生じないようにする）ことによって、ユーザの目に違和感が生じないようにするためである。
【００５７】
図３の（３）において、リセット期間ＴＣの前の黒書き込み期間（第１の黒書き込み期間：時刻ｔ２〜ｔ３）では、複数の走査線の各々を順次駆動（走査線の線順次駆動、複数本の走査線を同時に選択する複数順次駆動方式を含む）を用いて選択しつつ、各画素の画素電極に黒データ電位の書き込みを実行する。
【００５８】
そして、時刻ｔ３の直後において、全走査線一斉選択リセット期間ＴＢ’’が設けられる。この全走査線一斉選択リセット期間ＴＢ’’は短時間ですむ。リセット終了後に、ＣＯＭ反転期間ＴＣが設けられる。そして、ＣＯＭ反転が終了した後、再度、黒データの書き込みを実行する。すなわち、ＣＯＭ反転終了後において、全走査線一斉駆動による黒書き込み期間ＴＱが設けられる（時刻ｔ４）。
【００５９】
ＣＯＭ反転期間（電位切り換え期間）ＴＣの後の黒書き込み期間（第２の黒書き込み期間：時刻ｔ４）では、複数の走査線を一斉に駆動して、複数の画素の各々における画素電極に一斉に、黒データ電位を書き込む。第２の黒書き込み期間は、ごく短期間で終了するため、次のフレームの書き込みの（第２の書き込み期間）をすぐに開始することができ（時刻ｔ４）、効率的な画像表示（画像形成）が可能である。本実施形態では、図３の（２）または図３の（３）に示す駆動方法が採用される。
【００６０】
（サブフィールド駆動に対応した液晶表示装置の構成例）
図４は、サブフィールド駆動に対応した液晶表示装置の構成の一例を示す図である。液晶表示装置は、表示部（アクティブマトリクス部）１０１と、タイミング信号生成回路２０１を含む制御部２００と、データコーディング回路３０１およびフィールドメモリ３１０を含む画像処理部３００と、走査線一斉駆動回路４０３を含む走査線ドライバ４００と、データ線ドライバ５００と、を有する。表示部（アクティブマトリクス部）１０１には、複数の画素Ｐ（１，１）〜Ｐ（ｎ，ｎ）がマトリクス状に配置される。
【００６１】
走査線ドライバ４００は、走査信号ＳＥＬ１〜ＳＥＬｎによって走査線ＷＬを駆動（選択）する。また、データ線ドライバ５００は、データ線ＤＬを経由して各画素に表示電圧（表示階調を実現するための２値データ電位）ＤＡＴ１〜ＤＡＴｎを時分割で供給する。
【００６２】
表示電圧（２値データ電位）ＤＡＴ１〜ＤＡＴｎの生成の基礎となる２値データＶＩＤ
は、画像処理部３００に設けられるデータコーディング回路３０１により生成される。また、各部の動作タイミングは、制御部２００に含まれるタイミング信号生成回路２０１から出力される各種のタイミング信号に基づいて制御される。
【００６３】
タイミング信号生成回路２０１は、上位装置（不図示）から供給される垂直同期信号Ｖｓ、水平同期信号Ｈｓ、ドットクロック信号ＤＣＬＫ等のタイミング信号に従って、極性反転信号ＦＲ、データラッチ信号ＬＡＴ、データドライバクロックＣＬＸ、データドライバクロック反転信号ＣＢＸ、データドライバスタートパルスＳＰＸを生成して、データ線ドライバ５００に供給する。また、タイミング信号生成回路２０１は、走査ドライバクロックＣＬＹ、走査ドライバクロック反転信号ＣＢＹ、走査ドライバスタートパルスＳＰＹを生成し、走査線ドライバ４００に供給する。また、タイミング信号生成回路２０１は、走査線一斉駆動回路４０３による複数の走査線の一斉駆動を実行させるための走査線一斉駆動制御信号ＡＬＨＩＹを走査線ドライバ４００に供給する。また、タイミング信号生成回路２１０は、サブフィールド識別信号ＳＦを生成する。各信号の機能を、以下に説明する。
【００６４】
極性反転信号ＦＲは、１フィールド毎に極性が反転する信号である。走査ドライバスタートパルスＳＰＹは、各サブフィールドの最初に出力されるパルス信号であり、これが走査線駆動回路４００に入力されることにより、走査線駆動回路４００は走査信号ＳＥＬ１〜ＳＥＬｎの出力を開始する。走査ドライバクロックＣＬＹは、走査側（Ｙ側）の走査速度を規定する信号であり、走査信号ＳＥＬ１〜ＳＥＬｎはこの走査ドライバクロックＣＬＹに同期して走査線毎に送られる。走査ドライバクロック反転信号ＣＢＹは、走査ドライバクロックを反転するための制御信号である。データラッチ信号ＬＡＴは、データ線ドライバ５００内に設けられているシフトレジスタに蓄えられたデータを水平画素数分並列に出力させるタイミングを決定するためのタイミング制御信号である。
【００６５】
データドライバクロック信号ＣＬＸは、データ線ドライバ５００ヘデータを転送するためのクロック信号である。データドライバスタートパルスＳＰＸは、各サブフィールドの最初に出力されるパルス信号である。データドライバクロック反転信号ＣＢＸは、データドライバクロックを反転するための制御信号である。また、サブフィールド識別信号ＳＦは、そのパルス（サブフィールド）が何番目のパルスであるかを、データコーディング回路３０１へ知らせるためのものである。
【００６６】
データコーディング回路３０１では、表示データを２値化する際に、１フィールドのうちのどのサブフィールドであるかを認識する必要がある。本実施形態では、タイミング信号生成回路２０１で、走査ドライバスタートパルスＳＰＹを計数し、その結果をサブフィールド識別信号ＳＦとしてデータコーディング回路３０１に向けて出力するようになっている。データコーディング回路３０１は、このサブフィールド識別信号ＳＦによりサブフィールドを認識する。
【００６７】
データコーディング回路３０１に接続されるフィールドメモリ３１０には、例えば、２フィールド分の表示データを蓄えられる分の容量が設けられている。ここで、第１のフィールドメモリは、外部より入力される表示データが書き込まれるメモリであり、第２のフィールドメモリは１フィールド前に入力された表示データが格納されているメモリである。フィールドメモリ３１０は、第１のフィールドメモリに外部から人力されている表示データが書き込まれている間に、データコーディング回路３０１が第２のフィールドメモリにアクセスし、各画素の表示データが読み出されるようになっている。第１のフィールドメモリと第２のフィールドメモリの役割は、フィールド毎に交換される。
【００６８】
（走査線ドライバおよびデータ線ドライバの内部構成例）
図５は、走査線ドライバおよびデータ線ドライバの内部構成例を示す図である。走査線ドライバ４００は、シフトレジスタ４０１と、走査線一斉駆動回路４０３と、を有する。走査線一斉駆動回路４０３は、走査線一斉駆動制御信号ＡＬＨＩＹによって制御される。また、データ線ドライバ５００は、シフトレジスタ５０１と、第１ラッチ５０２および第２ラッチ５０３を有する。第１ラッチ５０２に６列分の画素データを順次、格納しておき、全列の画素データが格納された後、制御信号ＬＡＴによって、画素データが第２ラッチ５０３に格納される。なお、図５では、ＶＣＯＭを供給するための保持容量線およびＬＣＣＯＭを供給するための共通電極線は共通化して描いている。
【００６９】
図６（Ａ），図６（Ｂ）は、走査線一斉駆動回路の要部の回路構成と動作の一例を説明するための図である。図６（Ａ）は、走査線一斉駆動回路の各行の出力段回路の構成を示し、図６（Ｂ）は、走査線一斉駆動回路の各行の出力段回路における動作を示す真理値表である。ＳＥＬは走査信号であり、ＳＲＯＵＴはシフトレジスタの出力信号であり、ＡＬＨＩＹは、走査線一斉駆動制御信号である。図６（Ａ）において、Ｍ１１，Ｍ１３，Ｍ１４はＰＭＯＳトランジスタであり、Ｍ１２，Ｍ１５，Ｍ１６は、ＮＭＯＳトランジスタである。走査線一斉駆動制御信号ＡＬＨＩＹがＬ（オフ）のときは、ＰＭＯＳトランジスタＭ１３がオンし、シフトレジスタの出力信号ＳＲＯＵＴに応じた走査信号ＳＥＬが得られる。
【００７０】
走査線一斉駆動制御信号ＡＬＨＩＹがＨ（オン）のときは、ＰＭＯＳトランジスタＭ１３がオフし、ＮＭＯＳトランジスタＭ１６がオンし、トランジスタＭ１１，Ｍ１２で構成される初段のＣＭＯＳインバータの出力レベルはＬレベルに固定される。よって、走査信号ＳＥＬは、シフトレジスタの出力信号ＳＲＯＵＴに関係なくＨレベルに固定される。したがって、走査線一斉駆動制御信号ＡＬＨＩＹがＨとすることによって、例えば、全行の走査信号を強制的にＨにすることができ、これによって、複数の走査線の一斉選択が可能となる。
【００７１】
図７は、サブフィールド駆動における走査線一斉駆動制御信号ＡＬＨＩＹのオンタイミングを示す図である。図７のサブフィールド駆動方式は、図３の（３）に示す駆動方式と同じである。図示されるように、走査線一斉駆動制御信号ＡＬＨＩＹは、時刻ｔ３およびｔ４においてオンする。
【００７２】
図７に示されるサブフィールド駆動では、階調表現のための第１の書き込み期間ＴＡにおいて、複数のサブフィールド毎に各画素へのデータ電位の書き込みを行い、次に、最終のサブフィールドにおいて黒電位を書きこみ（期間ＴＳ）、次に、全走査線を一斉に選択してリセットを実行し(期間ＴＢ’’)、画素電極１ａの電位を共通電極１ｂの電位と同電位とする。次に、共通電極１ｂの電位の切り換え（反転）を実行し、次に、再び全走査線を一斉に選択して全画素に黒電位を書き込み（期間ＴＱ）、そして、次のフレーム（第２の書き込み期間）に移行する（時刻ｔ４）。このような動作を実行する場合、画素電極１ａの電位が共通電極１ｂの電位ＬＣＣＯＭと同電位となるのは、実質的に、共通電極１ｂの電位ＬＣＣＯＭを切り換えに要する時間のみとなり、ノーマリホワイトの液晶素子ＬＣを用いた場合の白浮きが改善される。したがって、本発明の適用によって、デジタル駆動方式の電気光学装置における表示画像の画質を低下させることなく、画素選択トランジスタの特性の劣化を抑制することが可能となる。
【００７３】
（第２の実施形態）
本実施形態では、重み付けサブフィールド駆動に、本発明の駆動方法を適用する。本実施形態の重み付けサブフィールド駆動では、複数のサブフィールドに重み付けを行う（つまり、等間隔のサブフィールドでなく、間隔が異なる複数のサブフィールドを使用する）と共に、複数の走査線を飛び越し走査して、重み付けされた複数のサブフィールドのうちの少なくとも２つのサブフィールドの走査を並行的に実行する、いわゆる領域分割駆動を実行する。
【００７４】
重み付けサブフィールド駆動では、いわゆる領域分割駆動（複数の走査線を飛び越し走査して、重み付けされた複数のサブフィールドのうちの少なくとも２つのサブフィールドの走査を並行的に実行する駆動方式）が採用される場合があり、この場合には、通常のサブフィールド駆動（等間隔サブフィールド駆動）に比べて各サブフィールド走査周期が長くなるため、一斉リセットができない場合には、リセット期間が長くなり、白浮きが顕在化する場合がある。しかし、本発明の駆動方法を適用することにより、一斉リセットが可能となり、リセット期間はごく短い期間ですむ。よって、白浮きが顕在化することが確実に防止される。以下、具体的に説明する。
【００７５】
（サブフィールド構成）
図８は、重み付けサブフィールド駆動におけるサブフィールドの構成例を示す図である。図中、データドライバクロック信号ＣＬＸの周期をＨと表記している。図示されるように１フィールドは、８個のサブフィールド（Ｓｆ１〜Ｓｆ８）が設けられる。各サブフィールドの期間は、等間隔ではなく、重み付けに応じて間隔が調整されている。なお、１フィールドの期間は、４つのグループに等分割され、さらに各グループは、２つのサブフィールド（１，２）に分割されている。最小のサブフィールド（Ｓｆ１，ｓｆ５，ｓｆ７）は、前掲の実施形態の等間隔のサブフィールドよりも分解能が高いサブフィールドであり、したがって、より高階調の表示が可能である。
【００７６】
図９は、データコーディング回路に搭載されるデータ変換テーブルの構成例（変換例）を示す図である。図中、「１」のときには、液晶素子にオン電圧が印加され、「０」のときには、液晶素子にオフ電圧が印加される。
【００７７】
走査線を線順次で選択する方法を採用する場合、例えば、最も短いサブフィールドｓｆ１の期間内に、すべての走査線（例えば、１０８０本の走査線）の走査を終了する必要が生じ、極めて高速な回路動作が必要になり、実現が困難となる場合がある。サブフィールドｓｆ１において、全走査線を走査するための期間をより長くとることが可能となれば、上記の問題は解消する。そこで、本実施形態では、特開２００４−１７７９３０号公報に記載されている領域分割駆動技術を採用する。
【００７８】
領域分割駆動方式が採用される場合、例えば、走査線は、１行目，（ｎ＋１）行目，２行目，（ｎ＋２）行目，３行目，（ｎ＋３）行目・・・というように、所定規則に従って飛び越し走査する。例えば、ｎ＝１００とする。１行目、２行目、３行目・・・の走査によって第１のサブフィールドの書き込みを行い、一方、１０１行目、１０２行目、１０３行目・・・の走査によって、第１のサブフィールドとは異なる第２のサブフィールドの書き込みを行う。この場合、表示領域を２分割し、各領域に、第１のサブフィールドと第２のサブフィールドのデータを、時分割で書き込んでいく。走査線を飛び越して走査しつつ、複数のフィールドのデータを時分割で書き込むため、一つのサブフィールドについてみれば、領域分割数に比例して書き込み周期が長くなり、したがって、低速の書き込みで、重み付けサブフィールド駆動を実現することができる。
【００７９】
図１０（Ａ）〜図１０（Ｃ）は、重み付けサブフィールド駆動における走査線選択の進行の様子を示す図である。図１０（Ａ）は、時間軸上における各サブフィールドの進行の様子を示す。図中、黒く塗られた下向きの三角は、スタートパルスＳＰＹのタイミングを示している。図１０（Ｂ）は、タイミングＴ１における、サブフィールドの進行の様子を示し、図１０（Ｃ）は、タイミングＴ２における、サブフィールドの進行の様子を示している。図１０（Ｂ），図１０（Ｃ）から明らかなように、複数のサブフィールドの書き込みが並行的に進行している。
【００８０】
図１１は、重み付けサブフィールド駆動を実行する液晶表示装置の主要な構成例を示す図である。図１１の液晶表示装置の基本的な構成は、図４に示す液晶表示装置と同じである。但し、図１１では、制御回路３６０と、メモリ３６１と、データコーディング回路としての変換テーブル３６３が設けられている。また、走査線の飛び越し走査を実行するために、走査線ドライバ４００には、イネーブル回路４０２が設けられている。例えば、複数本の走査線の各々に対応するシフトレジスタ出力を同時に選択し、イネーブル回路４０２によって、そのうちの一つを所定のタイミングで選択して出力することによって、走査線の飛び越し走査が可能となる。
【００８１】
図１２は、重み付けサブフィールド駆動を実行する液晶表示装置における、走査線ドライバならびにデータ線ドライバの内部構成例を示す図である。図１２に示される構成は、図５に示される構成と基本的には同じである。但し、図１２では、走査線ドライバ４００内に、イネーブル回路４０２が設けられている。
【００８２】
図１３（Ａ），図１３（Ｂ）は、イネーブル回路の各行の出力段回路の構成例と動作を説明するための図である。図１３（Ａ）は、イネーブル回路４０２の各行の出力段回路の構成を示し、図１３（Ｂ）は、出力段回路の動作を示す真理値表である。ＥＮＢＹはイネーブル制御信号であり、ＥＯＵＴは、出力段回路から出力されるイネーブル信号であり、ＳＲＯＵＴはシフトレジスタの出力信号である。図１３（Ａ）において、Ｍ２０，Ｍ２２，Ｍ２３はＰＭＯＳトランジスタであり、Ｍ２１，Ｍ２４はＮＭＯＳトランジスタである。イネーブル信号ＥＮＢＹがＨ（オフ）のときは、ＮＭＯＳトランジスタＭ２１がオンし、シフトレジスタの出力信号ＳＲＯＵＴに応じたイネーブル信号ＥＯＵＴが得られる。例えば、このイネーブル信号ＥＯＵＴと、シフトレジスタ出力ＳＲＯＵＴとの論理積をとって走査信号ＳＥＬを生成する。これによって、複数の走査線の中から、所望の一本の走査線を選択することができる。
【００８３】
イネーブル信号ＥＮＢＹがＬ（オン）のときは、ＰＭＯＳトランジスタＭ２２がオンし、ＮＭＯＳトランジスタＭ２１がオフし、トランジスタＭ２０，Ｍ２１で構成される初段のＣＭＯＳインバータの出力レベルはＨレベルに固定される。よって、イネーブル信号ＥＯＵＴは、シフトレジスタの出力信号ＳＲＯＵＴに関係なくＬレベルに固定される。したがって、非選択の走査線を、非アクティブレベル（Ｌレベル）に維持することができる。
【００８４】
図１４は、重み付けサブフィールド駆動における走査線一斉駆動制御信号ＡＬＨＩＹのオンタイミングを示す図である。図１４の重み付けサブフィールド駆動方式における動作は、基本的には、図７に示される駆動方式における動作と同じである。但し、図１４の重み付けサブフィールド駆動の場合、４つのサブフィールドを並行的に進行させるため、一つのサブフィールドの書き込み周期は４倍となっている。
【００８５】
すなわち、図１４の重み付けサブフィールド駆動の場合、図７に示される通常のサブフィールド駆動（等間隔サブフィールド駆動）に比べて各サブフィールド走査周期が長くなるため、一斉リセットができない場合には、リセット期間が長くなり、白浮きが顕在化する場合がある。しかし、上述のとおり、本発明の駆動方法を適用することにより、一斉リセットが可能となり、リセット期間はごく短い期間ですむ。よって、白浮きが顕在化することが確実に防止される。なお、図示されるように、走査線一斉駆動制御信号ＡＬＨＩＹは、時刻ｔ３およびｔ４においてオンする。
【００８６】
（第３の実施形態）
図１５（Ａ），図１５（Ｂ）は、走査線一斉駆動回路の要部の回路構成と動作の他の例を説明するための図である。図１５（Ａ）は、走査線一斉駆動回路の各行の出力段回路の構成を示し、図１５（Ｂ）は、走査線一斉駆動回路の各行の出力段回路における動作を示す真理値表である。
【００８７】
図１５（Ａ）に示す出力段回路は、２段のＣＭＯＳインバータで構成される。走査線一斉駆動制御信号（負論理）／ＡＬＨＩＹは、初段のインバータを構成するＰＭＯＳトランジスタＭ３０の電源として供給される。／ＡＬＨＩＹがＨのときは、初段のインバータが動作し、シフトレジスタ出力ＳＲＯＵＴに対応した走査信号ＳＥＬが得られる。／ＡＬＨＩＹがＬのときは、初段のインバータの出力はＬレベルとなり、よって、走査信号ＳＥＬは強制的にＨに固定される。したがって、複数の走査線の一斉駆動が可能となる。
【００８８】
図６の出力段回路は６素子で構成されるが、図１５の出力段回路は４素子で構成される。よって、走査線一斉駆動回路４０３の回路構成を簡素化することができ、回路の占有面積の削減、消費電力の低減を実現することができる。
【００８９】
（第４の実施形態）
図１６は、本発明の電気光学装置を搭載した電子機器の一例（携帯電話端末）の外観を示す斜視図である。携帯電話端末１３００は、キー操作部１３０２と、受話口（スピーカ）１３０４と、送話口(マイクロホン)１３０６と、本発明の画素回路を用いて構成される電気光学装置（例えば液晶表示装置）１００と、を有する。
【００９０】
本発明の電気光学装置を搭載することによって、画素トランジスタの特性劣化に起因する表示特性の経時変化（経時的な劣化）が少なく、信頼性に優れ、リーク電流が少なく（ゆえに低消費電力であり）、小型化に対応でき、かつ表示性能に優れた電子機器を提供することが可能である。
【００９１】
以上説明したように、本発明の少なくとも一つの実施形態によれば、例えば、表示画像の画質の低下を招くことなく、画素選択トランジスタの両端に大きな電圧が印加されることを防止することができる。
【００９２】
なお、本発明は、上述の実施形態に限定されない。本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、画素回路の構成、動作も、上述の実施形態で説明したものに限定されるものではなく、種々、変形、応用が可能である。
【図面の簡単な説明】
【００９３】
【図１】図１（Ａ）〜図１（Ｃ）は、リセット期間を設ける液晶駆動方法の一例を説明するための図
【図２】書き込み期間、リセット期間およびＣＯＭ反転期間における、走査信号電位、データ電位，共通電極の電位ならびにノードＰＩＸの電位の変化を示す図
【図３】リセット時において複数の走査線の一斉選択を行うサブフィールド駆動の例を説明するための図
【図４】サブフィールド駆動に対応した液晶表示装置の構成の一例を示す図
【図５】走査線ドライバおよびデータ線ドライバの内部構成例を示す図
【図６】図６（Ａ），図６（Ｂ）は、走査線一斉駆動回路の要部の回路構成と動作の一例を説明するための図
【図７】サブフィールド駆動における走査線一斉駆動制御信号ＡＬＨＩＹのオンタイミングを示す図
【図８】重み付けサブフィールド駆動におけるサブフィールドの構成例を示す図
【図９】データコーディング回路に搭載されるデータ変換テーブルの構成例（変換例）を示す図
【図１０】図１０（Ａ）〜図１０（Ｃ）は、重み付けサブフィールド駆動における走査線選択の進行の様子を示す図
【図１１】重み付けサブフィールド駆動を実行する液晶表示装置の主要な構成例を示す図
【図１２】重み付けサブフィールド駆動を実行する液晶表示装置における、走査線ドライバならびにデータ線ドライバの内部構成例を示す図
【図１３】図１３（Ａ），図１３（Ｂ）は、イネーブル回路の各行の出力段回路の構成例と動作を説明するための図
【図１４】重み付けサブフィールド駆動における走査線一斉駆動制御信号ＡＬＨＩＹのオンタイミングを示す図
【図１５】図１５（Ａ），図１５（Ｂ）は、走査線一斉駆動回路の要部の回路構成と動作の他の例を説明するための図
【図１６】本発明の電気光学装置を搭載した電子機器の一例（携帯電話端末）の外観を示す斜視図
【図１７】一般的な液晶表示装置の画素回路の構成を示す図
【図１８】液晶表示装置の断面構造を示す斜視図
【図１９】コモン振り反転方式を採用した場合における、画素選択トランジスタの両端にかかる電圧について説明するための図
【図２０】コモン振り反転方式を採用した場合における、画素選択トランジスタの両端にかかる電圧について説明するための図
【符号の説明】
【００９４】
１０１  表示部（アクティブマトリクス部）、２００  制御部、
２０１  タイミング信号生成回路、３００  画像処理部、
３０１  データコーディング回路、３１０  フィールドメモリ、
４００  走査線ドライバ、４０３  走査線一斉駆動回路、
５００  データ線ドライバ、ＴＡ  階調表現期間、
ＴＢ（ＴＢ’，ＴＢ’’）  全走査線一斉駆動リセット期間、
ＴＳ  順次走査による白書き込み期間、ＴＳ’  順次走査による黒書き込み期間、
ＴＣ  ＣＯＭ反転期間（電位切り換え期間）、
ＴＱ  全走査線一斉駆動黒書き込み期間
【図１】
2010102151.tif 000003
【図２】
2010102151.tif 000004
【図３】
2010102151.tif 000005
【図４】
2010102151.tif 000006
【図５】
2010102151.tif 000007
【図６】
2010102151.tif 000008
【図７】
2010102151.tif 000009
【図８】
2010102151.tif 000010
【図９】
2010102151.tif 000011
【図１０】
2010102151.tif 000012
【図１１】
2010102151.tif 000013
【図１２】
2010102151.tif 000014
【図１３】
2010102151.tif 000015
【図１４】
2010102151.tif 000016
【図１５】
2010102151.tif 000017
【図１６】
2010102151.tif 000018
【図１７】
2010102151.tif 000019
【図１８】
2010102151.tif 000020
【図１９】
2010102151.tif 000021
【図２０】
2010102151.tif 000022