(57)【要約】【課題】  低誘電率膜の誘電率を回復させる方法を記載する。【解決手段】  複数の孔を持つ多孔質誘電体層を基板上に形成する。その後、複数の孔を添加剤で充填して、塞がれた多孔質誘電体層を得る。最後に、複数の孔から添加剤を除去する。【選択図】  図２
2010004049.tif 000002
【特許請求の範囲】
【請求項１】
低誘電率膜の誘電率を回復させる方法であって：
基板上に、複数の孔を持つ多孔質誘電体層を形成するステップと；
前記複数の孔を添加剤で充填して、塞がれた多孔質誘電層を得るステップと；
前記複数の孔から前記添加剤を除去するステップと；
を含む、前記方法。
【請求項２】
前記複数の孔を前記添加剤で充填するステップが、化学機械的研磨技術を用いる工程を含む、請求項１に記載の方法。
【請求項３】
前記複数の孔から前記添加剤を除去するステップが、前記塞がれた多孔質誘電体層を約２５０−３５０℃の温度で約１０−６０分間加熱する工程を含む、請求項２に記載の方法。
【請求項４】
前記複数の孔から前記添加剤を除去するステップが、前記塞がれた多孔質誘電体層を紫外線に約５−２０分間さらす工程を含む、請求項２に記載の方法。
【請求項５】
前記複数の孔から前記添加剤を除去するステップが、前記塞がれた多孔質誘電体層をプラズマで約１−８トールの圧力において処理する工程を含む、請求項２に記載の方法。
【請求項６】
前記複数の孔から前記添加剤を除去するステップが、前記塞がれた多孔質誘電体層の誘電率を少なくとも約０.３だけ低下させるものである、請求項１に記載の方法。
【請求項７】
前記複数の孔から前記添加剤を除去するステップが、前記塞がれた多孔質誘電体層の誘電率を約３を超える誘電率から約２.６未満に低下させるものである、請求項６に記載の方法。
【請求項８】
前記多孔質誘電体層が、炭素ドープ二酸化シリコンを含み、前記添加剤が、ポリエチレングリコールを含む、請求項１に記載の方法。
【請求項９】
前記基板上に前記多孔質誘電体層を形成するステップであって：
化学気相堆積プロセスにおいてジエトキシメチルシランとポロゲンを用いることにより誘電体層を形成する工程と；
前記誘電体層から前記ポロゲンを除去することにより前記複数の孔を形成する工程と；
を含む、請求項８に記載の方法。
【請求項１０】
前記複数の孔のそれぞれの孔の直径が、約２−５ナノメートルである、請求項９に記載の方法。
【請求項１１】
低誘電率膜の誘電率を回復させる方法であって：
基板上に複数の孔を持つ多孔質誘電体層を形成するステップと；
前記多孔質誘電体層をパターン形成して、トレンチを得るステップと；
前記多孔質誘電体層の上方と前記トレンチの中に金属層を堆積させるステップと；
化学機械的研磨技術を用いることにより、前記金属を研磨して、前記多孔質誘電体層の上面をさらすステップであって、該研磨中に前記複数の孔を添加剤で充填して、塞がれた多孔質誘電体層を得る、前記ステップと；
前記複数の孔から前記添加剤を除去するステップと；
含む、前記方法。
【請求項１２】
前記複数の孔から前記添加剤を除去するステップが、前記塞がれた多孔質誘電体層を約２５０−３５０℃の温度で約１０−６０分間加熱する工程を含む、請求項１１に記載の方法。
【請求項１３】
前記複数の孔から前記添加剤を除去するステップが、前記塞がれた多孔質誘電体層を紫外線に約５−２０分間さらす工程を含む、請求項１１に記載の方法。
【請求項１４】
前記複数の孔から前記添加剤を除去するステップが、前記塞がれた多孔質誘電体層をプラズマで約１−８トールの圧力において処理する工程を含む、請求項１１に記載の方法。
【請求項１５】
前記複数の孔から前記添加剤を除去するステップが、前記塞がれた多孔質誘電体層の誘電率を少なくとも約０.３だけ低下させるものである、請求項１１に記載の方法。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
[0001]本出願は、２００８年６月２３日出願の米国仮出願第６１／０７４,９８４号の利益を主張し、この全体の開示内容は本明細書に援用されている。
【発明の背景】
【０００２】
１）発明の分野
[0002]本発明は、半導体処理の分野におけるものである。
【０００３】
２）関連技術の説明
[0003]過去数十年間、集積回路における特徴部の縮小化は、ますます増加する半導体産業を支える原動力であった。前よりも一層小さな特徴部の縮小化は、半導体チップの限られた実質面積に対する機能単位の密度の増加を可能にする。例えば、トランジスタのサイズの縮小は、マイクロプロセッサについて増加した数の論理デバイスと記憶デバイスの組み込みを可能にし、複雑さが増加した製品の製造に役立つ。
【０００４】
[0004]しかしながら、縮小化は影響を含まないものではなかった。マイクロ電子回路の基本構造ブロックの寸法が減少し、一定の領域に製造される非常に多くの基本構造ブロックが増加するので、基本構造ブロック間の相互接続配線の制約は計り知れないものになった。例えば、金属相互接続部は、集積回路の製造において、大規模な電気回路に様々な電子デバイスや半導体デバイスを接続する手段として用いられる。このような金属相互接続部の製造時に考慮される二つの重要な要因は、金属相互接続部間に生じる、各金属相互接続部の電気抵抗（Ｒ）と結合容量（Ｃ）、即ち、クロストークである。これらの要因のいずれもが金属相互接続部の効率を妨げる。従って、いわゆる“ＲＣ遅延”を軽減するために、金属相互接続部の電気抵抗と容量の双方を低減させることは望ましいことである。
【０００５】
[0005]過去数十年間、マイクロプロセッサについて見られるような集積回路の性能は、ライン処理スキームの“バックエンド”に銅相互接続部を組み込むことによって著しく向上してきた。このような銅相互接続部の存在は、アルミニウム相互接続部に対して、相互接続部の電気抵抗を著しく低下させ、伝導と効率の改善に役立つ。
【０００６】
[0006]金属相互接続部間に生じる結合容量を減少させる試みは、金属相互接続部を内蔵する低ｋ（ｋ＜３.９）誘電体層の使用を含んでおり、ここで、ｋは誘電体層の誘電率である。しかしながら、このような膜の組み込みは、困難であることが分かっている。例えば、このような低ｋ誘電体層の堆積後に行われる処理ステップは、望ましくないことにその誘電率を上げ、金属ライン間のクロストークを増加させることになる。
【０００７】
[0007]従って、低誘電率膜特性を回復させる方法を本明細書に記載する。
【図面の簡単な説明】
【０００８】
【図１】図１は、本発明の実施形態による、低誘電率膜の形成時、化学機械的研磨操作後、回復後を示すフーリエ変換赤外スペクトルである。
【図２】図２は、本発明の実施形態による、低誘電率膜の誘電率を回復させる方法における一連の操作を示すフローチャートである。
【図３Ａ】図３Ａは、本発明の実施形態による、低誘電率膜の誘電率を回復させる方法における一連の操作を示す断面図である。
【図３Ｂ】図３Ｂは、本発明の実施形態による、低誘電率膜の誘電率を回復させる方法における一連の操作を示す断面図である。
【図３Ｃ】図３Ｃは、本発明の実施形態による、低誘電率膜の誘電率を回復させる方法における一連の操作を示す断面図である。
【図３Ｄ】図３Ｄは、本発明の実施形態による、低誘電率膜の誘電率を回復させる方法における一連の操作を示す断面図である。
【図３Ｅ】図３Ｅは、本発明の実施形態による、低誘電率膜の誘電率を回復させる方法における一連の操作を示す断面図である。
【図３Ｆ】図３Ｆは、本発明の実施形態による、低誘電率膜の誘電率を回復させる方法における一連の操作を示す断面図である。
【図３Ｇ】図３Ｇは、本発明の実施形態による、低誘電率膜の誘電率を回復させる方法における一連の操作を示す断面図である。
【図４】図４は、本発明の実施形態による、ポロゲンを示す分子式である。
【図５】図５は、本発明の実施形態による、低誘電率膜の誘電率を回復させる方法における一連の操作を示すフローチャートである。
【詳細な説明】
【０００９】
[0013]低誘電率膜を回復させる方法を説明する。以下の説明において、本発明の完全な理解を得るために、製造条件や材料状態のような多くの特定の詳細を示す。本発明がこれらの特定の詳細を含めずに実施されてもよいことは当業者に明らかである。他の場合において、集積回路の設計配置又はフォトレジスト現像プロセスのような周知の特徴部は、本発明を不必要に不明瞭にならないように詳細に記載しない。更に、図に示された様々な実施形態は説明的例示であり、必ずしも一定の比率の縮尺で示されていないことは理解されるべきである。
【００１０】
[0014]低誘電率膜の誘電率を回復させる方法を本明細書に開示する。基板上に複数の孔を持つ多孔質誘電体層を形成することができる。本発明の実施形態によれば、その後、複数の孔を添加剤で充填して、塞がれた多孔質誘電体層を得る。最後に、複数の孔から添加剤を除去することができる。特定の実施形態において、化学機械的研磨技術を用いて、複数の孔を添加剤で充填する。
【００１１】
[0015]低誘電率（＜３.９）膜は、しばしば様々なプロセス操作中に望ましくない膜特性の変化の影響を受けやすい。例えば、本発明の実施形態によれば、多孔質低誘電率層の孔は、化学機械的研磨に用いられるスラリーに含まれる添加剤にさらされるときに塞がれる。添加剤によって孔が塞がれる場合、多孔質誘電体層の誘電率が有害なことに増大することになる。従って、本発明の実施形態によれば、多孔質誘電体層の誘電率は、化学機械的プロセス操作中に多孔質誘電体層の孔を塞ぐ添加剤を除去することによって実質的に回復する。一実施形態において、添加剤は、熱プロセス、紫外線プロセス又はプラズマプロセスのようなこれらに限定されない手法によって除去される。
【００１２】
[0016]低誘電率膜の誘電率は、化学機械的研磨プロセス操作後に回復させることができる。図１は、本発明の実施形態による、低誘電率膜の形成時、化学機械的研磨操作後、回復後を示すフーリエ変換赤外スペクトル１００である。
【００１３】
[0017]図１を参照すると、フーリエ変換赤外スペクトル１００には、低誘電率膜について波数（ｃｍ−１）の関数として相対吸光度のプロットが含まれている。ライン１０６は、形成後（例えば、堆積や硬化後）の低誘電率膜のスペクトルを示し、ライン１０２は、化学機械的研磨プロセス操作後の低誘電率膜のスペクトルを示し、ライン１０４は、回復プロセス後の低誘電率膜のスペクトルを示す。便宜上、ライン１０２、１０４、１０６は、重ね合わせずにずらして示されている。
【００１４】
[0018]それぞれのライン１０２、１０４、１０６は、一つの炭素原子についてＣ−Ｈの一つの結合による−ＣＨ領域と、一つの炭素原子についてＣ−Ｈの三つの結合による−ＣＨ３領域を含む。本発明の実施形態によれば、ライン１０６は、形成したままの多孔質誘電体膜の−ＣＨ基と−ＣＨ３基の濃度が低いことを意味している。しかしながら、ライン１０２は、Ｃ−Ｈの一つの結合を有する添加剤にさらした際に、多孔質誘電体膜の−ＣＨ基の相対濃度が著しく増加していることを意味している。一実施形態において、−ＣＨ基の数の増加は、多孔質誘電体膜の孔に添加剤が取り込まれたことによる。ライン１０４は、多孔質誘電体膜の孔から添加剤を除去した際に、多孔質誘電体膜が実質的に回復して、ライン１０６で示されたものと同様のスペクトルを得ることができることを意味している。
【００１５】
[0019]低誘電率膜の誘電率は、金属相互接続部の製造に用いられる化学機械的研磨プロセス操作後に回復することができる。図２は、本発明の実施形態による、低誘電率膜の誘電率を回復させる方法における一連の操作を示すフローチャート２００である。図３Ａ−図３Ｇは、本発明の実施形態による、低誘電率膜の誘電率を回復させる方法における一連の操作を示す断面図である。
【００１６】
[0020]図３Ａを参照すると、基板３０２を得る。基板３０２は、半導体製造プロセスに耐えるのに適したいかなる材料から構成されてもよい。実施形態において、基板３０２は、ＩＶ族ベースの材料、例えば、結晶シリコン、ゲルマニウム又はシリコン−ゲルマニウムのこれらに限定されない材料から構成される。他の実施形態において、基板３０２は、ＩＩＩ−Ｖ族材料から構成される。基板３０２は、また、絶縁層を含んでもよい。一実施形態において、絶縁層は、二酸化シリコン、窒化シリコン、酸窒化シリコン、又は高ｋ誘電体層のようなこれらに限定されない材料から構成される。基板３０２は、その上に配置された集積回路を含んでもよい。例えば、本発明の実施形態によれば、基板３０２は、複数の半導体デバイスの上に絶縁層を含む。一実施形態において、複数の半導体デバイスは、複数のＮ型とＰ型のトランジスタである。
【００１７】
[0021]図３Ｂを参照すると、誘電体層３０４は、基板３０２の上に形成される。誘電体層３０４は、すでに低誘電率を示すいかなる誘電材料からも或いは低誘電率膜に変換され得るものから構成されてもよい。例えば、本発明の実施形態によれば、誘電体層３０４は、ポロゲンがその中に含有した誘電材料から構成される。一実施形態において、ポロゲンは、その後のプロセス操作で誘電体層３０４から除去して、多孔質低誘電率誘電体層を形成する。図４は、本発明の実施形態による、ポロゲン４００を示す分子式である。特定の実施形態において、誘電体層３０４は、炭素ドープ二酸化シリコン、ホウ素ドープ酸化シリコン又はホウ素ドープ窒化シリコンのようなこれらに限定されない材料、また、その中に含有した、分子ポロゲン４００のような分子ポロゲンを含む材料から構成される。具体的な実施形態において、誘電体層３０４は、分子ポロゲンを有する炭素ドープ二酸化シリコンから構成され、前駆物質としてジエトキシメチルシランを用いて分子ポロゲン４００のような分子ポロゲンと共に化学気相堆積技術によって形成される。別の実施形態において、誘電体層は、すでに多孔質材料として形成される。一実施形態において、誘電体層３０４は、約１５０−２００ナノメートルの厚さに形成される。
【００１８】
[0022]フローチャート２００の操作２０２と対応する図３Ｃを参照すると、複数の孔３０８が誘電体層３０４内に形成されて、多孔質誘電体層３０６を得る。本発明の実施形態によれば、複数の孔３０８は、誘電体層３０４からポロゲンを除去することによって形成される。一実施形態において、誘電体層３０４は、炭素ドープ二酸化シリコンから構成され、複数の孔３０８は、分子ポロゲン４００のような分子ポロゲンを誘電体層３０４から除去することによって形成される。特定の実施形態において、分子ポロゲンを除去する際に、複数の孔３０８のそれぞれの孔の直径は、約２−５ナノメートルである。一実施形態において、多孔質誘電体層３０６の誘電率は、約２.６未満である。一実施形態において、多孔質誘電体層３０６の誘電率は、約２.４である。
【００１９】
[0023]図３Ｄを参照すると、多孔質誘電体層３０６をパターン形成して、トレンチ３１２がその中に形成されたパターン形成多孔質誘電体層３１０を得る。多孔質誘電体層３０６をパターン形成して、多孔質誘電体層３０６の膜特性を低下させずに明瞭なトレンチ３１２を得るのに適したいかなる手法によってもパターン形成多孔質誘電体層３１０を得る。本発明の実施形態によれば、多孔質誘電体層３０６をパターン形成して、リソグラフィとエッチングプロセスによってパターン形成多孔質誘電体層３１０を得る。一実施形態において、リソグラフィ操作は、２４８ナノメートルリソグラフィ、１９３ナノメートルリソグラフィ、１５７ナノメートルリソグラフィ、極端紫外線（ＥＵＶ）リソグラフィ、液浸リソグラフィ又は直接描画リソグラフィのようなこれらに限定されないリソグラフィプロセスにフォトレジスト層をさらすことによって多孔質誘電体層３０６の上にパターン形成フォトレジスト層を形成することを含む。一実施形態において、エッチング操作は、四フッ化炭素（ＣＦ４）、酸素（Ｏ２）、臭化水素（ＨＢｒ）、又は塩素（Ｃｌ２）のようなこれらに限定されないガスを用いる異方性エッチングプロセスを含む。具体的な実施形態において、多孔質誘電体層３０６の上面の上にキャップ層が形成されて、誘電体層３０６のパターン形成を援助して、パターン形成多孔質誘電体層３１０を得ることができるが、図示されていない。
【００２０】
[0024]図３Ｅを参照すると、金属層３１４は、パターン形成誘電体層３１０の上とトレンチ３１２の中に堆積される。金属層３１４は、パターン形成多孔質誘電体層３１０内のトレンチ３１２を実質的に且つ一様に充填するのに適したいかなる手法によって堆積されてもよい。一実施形態において、金属層３１４は、銅、アルミニウム、又はタングステンのようなこれらに限定されない材料から構成される。本発明の実施形態によれば、金属層３１４の堆積は、二つの異なるプロセスステップにおいて行われる。最初に、銅シード層のようなこれに限定されない核形成部分が形成される。次に、バルク銅層のようなこれに限定されない充填金属部分が形成される。一実施形態において、金属層３１４の合計の厚さは、厚さが約１５０−２００ナノメートルのトレンチ３１２の部分を含む、約６００ナノメートルである。
【００２１】
[0025]フローチャート２００の操作２０４と対応する図３Ｆを参照すると、複数の孔３０８は、添加剤３２０で充填して、塞がれた多孔質誘電体層３１８を得る。本発明の実施形態によれば、複数の孔３０８は、化学機械的研磨操作中に添加剤３２０で充填される。一実施形態において、化学機械的研磨操作を図３Ｅの構造に適用して、パターン形成多孔質誘電体層３１０の上に配置される場合がある金属層３１４といかなるキャップ材料からも余分な材料を除去し、図３Ｆに示されるように、塞がれた多孔質誘電体層３１８の上面をさらす。従って、実施形態において、金属構造３１６が形成され、塞がれた多孔質誘電体層３１８領域によって分離される。本発明の実施形態によれば、添加剤３２０を含むスラリーを化学機械的研磨操作に用いるので、複数の孔３０８を添加剤３２０で充填して、パターン形成多孔質誘電体層３１０をスラリーにさらす結果として塞がれた多孔質誘電体層３１８を得る。一実施形態において、スラリーは、シリカと、過酸化水素と、添加剤３２０から構成される。特定の実施形態において、添加剤３２０は、その分子構造内にＣ−Ｈ基を含有する。複数の孔３０８を添加剤３２０で充填して塞がれた多孔質誘電体層３１８を得る際に、パターン形成多孔質誘電体層３１０の誘電率は望ましくなく増加することになる。例えば、本発明の実施形態によれば、多孔質誘電体層３０６、つまり、パターン形成多孔質誘電体層３１０の誘電率は約２.４であり、塞がれた多孔質誘電体層３１８の誘電率は約３を超える。
【００２２】
[0026]フローチャート２００の操作２０６と対応する図３Ｇを参照すると、添加剤３２０を塞がれた多孔質誘電体層３１８から除去して、回復した複数の孔３２２を得る。従って、本発明の実施形態によれば、回復した多孔質誘電体層３２４が形成される。
【００２３】
[0027]添加剤３２０を塞がれた多孔質誘電体層３１８から除去して、図３Ｃの多孔質誘電体層３０６の誘電率に比べて、回復した多孔質誘電体層３２４の誘電率を実質的に回復させるのに適したいかなる手法によっても回復した複数の孔３２２を得ることができる。実施形態において、塞がれた多孔質誘電体層３１８を約２５０−３５０℃の温度で約１０〜６０分間加熱することにより、添加剤３２０を除去して、回復した複数の孔３２２を得る。一実施形態において、加熱は、約１気圧のアルゴンガス雰囲気中約３００℃の温度で約３０分間行われる。他の実施形態において、塞がれた多孔質誘電体層３１８を紫外線に約５−２０分間さらすことにより、添加剤３２０を除去して、回復した複数の孔３２２を得る。一実施形態において、約１トールの圧力で約４００℃の温度においてさらすことが行われる。他の実施形態において、塞がれた多孔質誘電体層３１８を約１−８トールの圧力においてプラズマで処理することにより、添加剤３２０を除去して、回復した複数の孔３２２を得る。一実施形態において、アンモニア−アルゴン又はアンモニア−ヘリウム雰囲気のようなこれらに限定されない雰囲気中で処理が行われる。
【００２４】
[0028]塞がれた多孔質誘電体層３１８から添加剤３２０を除去する際に、回復した多孔質誘電体層３２４の誘電率は、塞がれた多孔質誘電体層３１８より低くてもよい。本発明の実施形態によれば、塞がれた多孔質誘電体層３１８から添加剤３２０を除去する際に、回復した多孔質誘電体層３２４の誘電率は、塞がれた多孔質誘電体層３１８より少なくとも約０.３だけ低くてもよい。一実施形態において、塞がれた多孔質誘電体層３１８の誘電率は約３を超え、回復した多孔質誘電体層３２４の誘電率は約２.６未満である。回復した多孔質誘電体層３２４の誘電率は、多孔質誘電体層３０６の誘電率と実質的に同じであってもよい。本発明の実施形態によれば、回復した多孔質誘電体層３２４の誘電率は、多孔質誘電体層３０６の誘電率より最大でも約１０％高い。一実施形態において、回復した多孔質誘電体層３２４の誘電率は約２.６であり、多孔質誘電体層３０６の誘電率は約２.４である。
【００２５】
[0029]回復した多孔質誘電体層３２４の誘電率を回復する際に、処理ステップが更に行われてもよい。例えば、本発明の実施形態によれば、新たな誘電体層が回復した多孔質誘電体層３２４の上に形成され、新たな一連の金属構造がその中に形成されて、金属相互接続部の層状構造を得る。一実施形態において、上記誘電率回復プロセスは、引き続いて形成されるそれぞれの誘電体層に対して行われて、金属構造の追加の層を内蔵する。
【００２６】
[0030]本発明の他の態様において、誘電体層における複数の孔の添加剤による充填を阻止することが好ましい場合がある。例えば、添加剤の除去が困難である場合があるので、容易に除去可能なプレースホルダーポロゲンを添加剤の代わりに用いて、誘電体膜における複数の孔を充填することができる。プレースホルダーポロゲンは、多孔質誘電体層を添加剤にさらす間の添加剤の望ましくない取り込みを阻止し、その後のより効果的な回復プロセスを可能にする。図５は、本発明の別の実施形態による、低誘電率膜の誘電率を回復させる方法における一連の操作を示すフローチャート５００である。
【００２７】
[0031]フローチャート５００の操作５０２を参照すると、複数の孔を持つ多孔質誘電体層を基板上に形成する。基板は、図３Ａの基板３０２に関して記載されたような材料から構成され、記載されたような配置を持つ。多孔質誘電体層は、図３Ｃの多孔質誘電体層３０６に関して記載された材料から構成され、手法によって形成されてもよい。複数の孔のそれぞれの孔の寸法は、図３Ｃの複数の孔３０８に関して記載されたものと同様のものでもよい。
【００２８】
[0032]フローチャート５００の操作５０４を参照すると、複数の孔をプレースホルダーポロゲンで充填して、塞がれた多孔質誘電体層を得る。本発明の実施形態によれば、プレースホルダーポロゲンは、多孔質誘電体膜の特性を回復させる場合、添加剤と比べて除去が容易である。従って、プレースホルダーポロゲンは、多孔質誘電体層内の複数の孔を一時的に充填するとともに化学機械的研磨スラリー中に存在する添加剤による複数の孔の充填を阻止するのに適したいかなる材料から構成されてもよい。プレースホルダーポロゲンは、効率のよい充填を可能にするのに適したいかなる手法によっても複数の孔に取り込むことができる。一実施形態において、プレースホルダーポロゲンは、湿式化学処理、乾式ガス処理、又はプラズマ処理のようなこれらに限定されない手法によって複数の孔に取り込まれる。別の実施形態において、プレースホルダーポロゲンは、誘電体層の堆積時に誘電体層に取り込まれる。この実施形態において、多孔質膜は、最初に、添加剤にさらされた後に生成されるだけである。
【００２９】
[0033]フローチャート５００の操作５０６を参照すると、塞がれた多孔質誘電体層は、添加剤を含む化学機械的研磨スラリーにさらされる。本発明の実施形態によれば、プレースホルダーポロゲンは、添加剤が多孔質誘電体層の複数の孔を充填することを阻止する。添加剤は、図３Ｆの添加剤３２０に関して記載されたいかなる材料から構成されてもよい。
【００３０】
[0034]フローチャート５００の操作５０８を参照すると、プレースホルダーポロゲンを複数の孔から除去して、多孔質誘電体層の誘電率のような膜特性を回復させる。プレースホルダーポロゲンは、添加剤の除去に関して記載されたいかなる手法によっても複数の孔から除去して、図３Ｇの回復された複数の孔３２２を形成することができる。
【００３１】
[0035]このように、低誘電率膜の誘電率を回復させる方法を開示してきた。本発明の実施形態によれば、複数の孔を持つ多孔質誘電体層は、基板上に形成される。複数の孔を添加剤で充填して、塞がれた多孔質誘電体層を得る。その後、添加剤を複数の孔から除去する。一実施形態において、化学機械的研磨技術を用いて、複数の孔が添加剤で充填される。
【符号の説明】
【００３２】
３０２…基板、３０４…誘電体層、３０６…多孔質誘電体層、３０８…孔、３１０…パターン形成多孔質誘電体層、３１２…トレンチ、３１４…金属層、３１６…金属構造、３１８…塞がれた多孔質誘電体層、３２０…添加剤、３２２…孔、３２４…回復した多孔質誘電体層。
【図１】
2010004049.tif 000003
【図２】
2010004049.tif 000004
【図３Ａ】
2010004049.tif 000005
【図３Ｂ】
2010004049.tif 000006
【図３Ｃ】
2010004049.tif 000007
【図３Ｄ】
2010004049.tif 000008
【図３Ｅ】
2010004049.tif 000009
【図３Ｆ】
2010004049.tif 000010
【図３Ｇ】
2010004049.tif 000011
【図４】
2010004049.tif 000012
【図５】
2010004049.tif 000013
【外国語明細書】
2010004049000001.pdf