(57)【要約】【課題】複数の回路素子が積層搭載された半導体モジュールの小型化および薄型化を図る。【解決手段】第１の回路素子５０および第２の回路素子８０は、ともに電極形成面を配線層２０の一方の面に向けて実装されている。配線層２０の一方の面に一体的に形成された第１の突起電極４０は、第１の絶縁樹脂層３０を実質的に貫通し、第１の回路素子５０の素子電極５２を被覆する金めっき層５４と、第１の突起電極４０の頂部に設けられた金めっき層４２とが金−金接合により接合されている。また、配線層２０の一方の面に一体的に形成された第２の突起電極７０は、第１の絶縁樹脂層３０および第２の絶縁樹脂層６０を実質的に貫通し、第２の回路素子８０の素子電極８２を被覆する金めっき層８４と、第２の突起電極７０の頂部に設けられた金めっき層７２とが金−金接合により接合されている。【選択図】図１
2010262992.tif 000002
【特許請求の範囲】
【請求項１】
所定パターンを有する配線層と、
前記配線層の一方の面に前記配線層と一体的に設けられている第１の突起電極と、
電極形成面が前記配線層の一方の面に対向する状態で搭載され、前記第１の突起電極と電気的に接続された素子電極が当該電極形成面に設けられている第１の回路素子と、
前記第１の回路素子の周囲において前記配線層の一方の面に前記配線層と一体的に設けられ、前記第１の突起電極より突出長が大きい第２の突起電極と、
電極形成面が前記配線層の一方の面に対向する状態で前記第１の回路素子の上方に搭載され、前記第２の突起電極と電気的に接続された素子電極が当該電極形成面に設けられている第２の回路素子と、
を備えることを特徴とする半導体モジュール。
【請求項２】
前記第２の突起電極の突出長が、前記第１の回路素子の電極形成面とは反対側の面から前記配線層の一方の面までの距離以上である請求項１に記載の半導体モジュール。
【請求項３】
前記第２の突起電極は、前記第１の突起電極の突出長と同等な突出位置、もしくは前記同等の突出位置よりも前記第２の回路素子側の突出位置において径が極大になるような側面形状を有する請求項１または２に記載の半導体モジュール。
【請求項４】
前記第１の突起電極と前記第１の回路素子に設けられた素子電極との間、および前記第２の突起電極と前記第２の回路素子に設けられた素子電極との間に、それぞれ金−金接合層を含む他の金属層が設けられている請求項１乃至３のいずれか１項に記載の半導体モジュール。
【請求項５】
所定パターンを有する配線層と、
前記配線層の一方の面に前記配線層と一体的に設けられている第１の突起電極と、
電極形成面が前記配線層の一方の面に対向する状態で搭載され、前記第１の突起電極と電気的に接続された素子電極が当該電極形成面に設けられている第１の回路素子と、
前記第１の回路素子の周囲において前記配線層の一方の面に前記配線層と一体的に設けられている第２の突起電極と、
前記第２の突起電極の上方に設けられ、前記第２の突起電極と電気的に接続している導体部と、
電極形成面が前記配線層の一方の面に対向する状態で前記第１の回路素子の上方に搭載され、前記導体部と電気的に接続された素子電極が当該電極形成面に設けられている第２の回路素子と、
を備え、
前記導体部の前記第２の回路素子側の面から前記配線層の一方の面までの距離が前記第１の突起電極の突出長より大きいことを特徴とする半導体モジュール。
【請求項６】
前記導体部の前記第２の回路素子側の面から前記配線層の一方の面までの距離が、前記第１の回路素子の電極形成面とは反対側の面から前記配線層の一方の面までの距離以上である請求項５に記載の半導体モジュール。
【請求項７】
前記第２の突起電極と前記導体部との間に設けられ、一方の面に前記導体部が一体的に形成されている他の配線層をさらに備え、
前記第２の突起電極が電気的に接続される、前記他の配線層の他方の面内の接続位置が、前記他の配線層の一方の面の前記導体部の形成位置と面方向においてずれている請求項５または６に記載の半導体モジュール。
【請求項８】
請求項１乃至７のいずれか１項に記載の半導体モジュールを搭載したことを特徴とする携帯機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の回路素子が搭載された半導体モジュールに関する。
【背景技術】
【０００２】
携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムＬＳＩが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。
【０００３】
こうした高密度化の要請に対応するパッケージ技術として、複数の回路素子が積層された多段スタック構造を採用したマルチチップモジュール（ＭＣＭ）が知られている。
【０００４】
特許文献１には、電極形成面を上に向けた状態の２つの回路素子が基板上に積層され、下側の回路素子および上側の回路素子と、基板に設けられた配線とがそれぞれワイヤボンディングにより電気的に接続された構成が示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１５８３１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来のように、ワイヤボンディングにより回路素子と基板側の配線とを電気的に接続する構成では、ワイヤボンディングに用いられるワイヤのループ高さを確保する必要がある。このため、半導体モジュールの低背化に制約が生じてしまい、半導体モジュールの小型化および薄型化が難しくなるという問題があった。
【０００７】
本発明はこうした課題に鑑みてなされたものであり、その目的は、複数の回路素子が積層搭載された半導体モジュールにおいて、小型化および薄型化を図ることのできる技術の提供にある。
【課題を解決するための手段】
【０００８】
本発明のある態様は、半導体モジュールである。当該半導体モジュールは、所定パターンを有する配線層と、配線層の一方の面に配線層と一体的に設けられている第１の突起電極と、電極形成面が配線層の一方の面に対向する状態で搭載され、第１の突起電極と電気的に接続された素子電極が当該電極形成面に設けられている第１の回路素子と、第１の回路素子の周囲において配線層の一方の面に配線層と一体的に設けられ、第１の突起電極より突出長が大きい第２の突起電極と、電極形成面が配線層の一方の面に対向する状態で第１の回路素子の上方に搭載され、第２の突起電極と電気的に接続された素子電極が当該電極形成面に設けられている第２の回路素子と、を備えることを特徴とする。
【０００９】
上記態様の半導体モジュールでは、第１の回路素子および第２の回路素子の両方がフリップチップ実装されており、さらに、配線層に一体的に形成された第１の突起電極、第２の突起電極を用いてそれぞれ第１の回路素子、第２の回路素子と配線層とが電気的に接続されている。これにより、ワイヤボンディング接続の場合に問題となる半導体モジュールの低背化の阻害要因が解消され、半導体モジュールのさらなる小型化および薄型化を図ることができる。
【００１０】
上記態様の半導体モジュールにおいて、第２の突起電極の突出長が、第１の回路素子の電極形成面とは反対側の面から配線層の一方の面までの距離以上であってもよい。また、  第２の突起電極は、第１の突起電極の突出長と同等な突出位置、もしくは当該同等の突出位置よりも第２の回路素子側の突出位置において径が極大になるような側面形状を有してもよい。また、第１の突起電極と第１の回路素子に設けられた素子電極との間、および第２の突起電極と第２の回路素子に設けられた素子電極との間に、それぞれ金−金接合層を含む他の金属層が設けられていてもよい。
【００１１】
本発明の他の態様も半導体モジュールである。当該半導体モジュールは、所定パターンを有する配線層と、配線層の一方の面に配線層と一体的に設けられている第１の突起電極と、電極形成面が配線層の一方の面に対向する状態で搭載され、第１の突起電極と電気的に接続された素子電極が当該電極形成面に設けられている第１の回路素子と、第１の回路素子の周囲において配線層の一方の面に配線層と一体的に設けられている第２の突起電極と、第２の突起電極の上方に設けられ、第２の突起電極と電気的に接続している導体部と、電極形成面が配線層の一方の面に対向する状態で第１の回路素子の上方に搭載され、導体部と電気的に接続された素子電極が当該電極形成面に設けられている第２の回路素子と、を備え、導体部の第２の回路素子側の面から配線層の一方の面までの距離が第１の突起電極の突出長より大きいことを特徴とする。
【００１２】
上記態様の半導体モジュールにおいても、ワイヤボンディング接続の場合に問題となる半導体モジュールの低背化の阻害要因が解消され、半導体モジュールのさらなる小型化および薄型化を図ることができる。
【００１３】
上記態様の半導体モジュールにおいて、導体部の第２の回路素子側の面から配線層の一方の面までの距離が、第１の回路素子の電極形成面とは反対側の面から配線層の一方の面までの距離以上であってもよい。また、第２の突起電極と導体部との間に設けられ、一方の面に導体部が一体的に形成されている他の配線層をさらに備え、第２の突起電極が電気的に接続される、他の配線層の他方の面内の接続位置が、他の配線層の一方の面の導体部の形成位置と面方向においてずれていてもよい。
【００１４】
本発明の他の態様は、携帯機器である。当該携帯機器は、上述したいずれかの態様の半導体モジュールを搭載したことを特徴とする。
【００１５】
なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。
【発明の効果】
【００１６】
本発明によれば、複数の回路素子が積層搭載された半導体モジュールの小型化および薄型化を図ることができる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態１に係る半導体モジュールの構造を示す断面図である。
【図２】実施の形態１に係る半導体モジュールの製造方法を示す工程断面図である。
【図３】実施の形態１に係る半導体モジュールの製造方法を示す工程断面図である。
【図４】実施の形態１に係る半導体モジュールの製造方法を示す工程断面図である。
【図５】実施の形態２に係る半導体モジュールの構造を示す断面図である。
【図６】実施の形態２に係る半導体モジュールの製造方法を示す工程断面図である。
【図７】実施の形態２に係る半導体モジュールの製造方法を示す工程断面図である。
【図８】実施の形態３に係る半導体モジュールの構造を示す断面図である。
【図９】実施の形態３に係る半導体モジュールの製造方法を示す工程断面図である。
【図１０】実施の形態３に係る半導体モジュールの製造方法を示す工程断面図である。
【図１１】実施の形態３に係る半導体モジュールの製造方法を示す工程断面図である。
【図１２】実施の形態４に係る半導体モジュールの構造を示す断面図である。
【図１３】実施の形態４に係る半導体モジュールの製造方法を示す工程断面図である。
【図１４】実施の形態４に係る半導体モジュールの製造方法を示す工程断面図である。
【図１５】実施の形態に係る半導体モジュールを備えた携帯電話の構成を示す図である。
【図１６】図１５に示した携帯電話の部分断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態を図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１９】
（実施の形態１）
図１は、実施の形態１に係る半導体モジュール１０の構造を示す断面図である。
【００２０】
配線層２０は、所定パターンを有する導体層である。配線層２０は、たとえば、銅などの導電材料、好ましくは圧延金属、さらには圧延銅により形成される。
【００２１】
配線層２０の一方の面（回路素子搭載側の面）上に第１の絶縁樹脂層３０が設けられている。第１の絶縁樹脂層３０により配線層２０と第１の回路素子５０とが電気的に絶縁されている。第１の絶縁樹脂層３０としては、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂を用いることができる。第１の絶縁樹脂層３０の膜厚は、配線層２０の一方の面から後述する第１の回路素子５０の電極形成面までの距離と同等であり、たとえば、２０μｍである。
【００２２】
また、配線層２０の一方の面上には、複数の第１の突起電極４０が形成されている。第１の突起電極４０は配線層２０と一体的に形成されているので、第１の突起電極４０と配線層２０との接続強度が高められている。第１の突起電極４０は、第１の絶縁樹脂層３０を貫通しているか、または第１の絶縁樹脂層３０を貫通する導体部の主要な部分をなしており、第１の突起電極４０は、後述する第１の回路素子５０の素子電極５２と配線層２０との電気的な接続に寄与している。第１の突起電極４０の頂部の径は、たとえば３０μｍである。
【００２３】
第１の回路素子５０は、電極形成面が配線層２０の一方の面に対向する状態、すなわちフェースダウンされた状態で第１の絶縁樹脂層３０の上に搭載されている。第１の回路素子５０は、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの能動素子や抵抗、容量、インダクタなどの受動素子である。第１の回路素子５０の電極形成面には、外部接続端子として素子電極５２が設けられている。素子電極５２は、たとえば、アルミニウムなどの金属により形成されている。
【００２４】
素子電極５２は、第１の突起電極４０と対応した位置に設けられており、第１の突起電極４０と電気的に接続されている。より具体的には、素子電極５２の表面は金めっき層５４により被覆されている。一方、第１の突起電極４０の頂部も金めっき層４２により被覆されている。素子電極５２と第１の突起電極４０との間に金−金接合が形成されることにより、素子電極５２と第１の突起電極４０との接続信頼性が高められている。金めっき層５４は、たとえば、素子電極５２を被覆するＮｉ層と、Ｎｉ層の上に設けられたＡｕ層とからなるＮｉ／Ａｕ層である。また、金めっき層４２は、たとえば、第１の突起電極４０の頂部を被覆するＮｉ層と、Ｎｉ層の上に設けられたＡｕ層とからなるＮｉ／Ａｕ層である。金めっき層４２に限らず、金めっき層として本明細書において例示されるＮｉ／Ａｕ層におけるＮｉ層、Ａｕ層の厚さは、それぞれ、たとえば３μｍ、０．３μｍである。
【００２５】
第１の絶縁樹脂層３０および第１の回路素子５０の上に第２の絶縁樹脂層６０が設けられており、第１の回路素子５０は第１の絶縁樹脂層３０と第２の絶縁樹脂層６０の間で封止されている。これにより、第１の回路素子５０が外部環境から保護され、たとえば第１の回路素子５０に水分が侵入することが抑制されている。
【００２６】
第２の絶縁樹脂層６０としては、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂を用いることができる。
【００２７】
第１の回路素子５０の周囲に位置する配線層２０の一方の面上には、複数の第２の突起電極７０が形成されている。第２の突起電極７０は配線層２０と一体的に形成されている。これにより、第２の突起電極７０と配線層２０との接続強度が高められている。第２の突起電極７０の突出長は、第１の突起電極４０の突出長より大きい。ここで、第２の突起電極７０の突出長とは、配線層２０の一方の面から第２の突起電極７０の頂部面までの長さをいう。また、第１の突起電極４０の突出長とは、配線層２０の一方の面から第１の突起電極４０の頂部面までの長さをいう。
【００２８】
第２の突起電極７０の突出長は、第１の回路素子５０の電極形成面とは反対側の面から配線層２０の一方の面までの距離以上であることが望ましい。これにより、第２の突起電極７０が、後述する第２の回路素子８０の素子電極８２と配線層２０とを接続する主要な導体部としての役割を果たすことができる。
【００２９】
第２の突起電極７０は、第１の絶縁樹脂層３０および第２の絶縁樹脂層６０を貫通しているか、または第１の絶縁樹脂層３０および第２の絶縁樹脂層６０を貫通する導体部の主要な部分をなしており、第２の突起電極７０は、後述する第２の回路素子８０の素子電極８２と配線層２０との電気的な接続に寄与している。第２の突起電極７０の設置箇所については後述する。第２の突起電極７０の頂部における径および突出長は、それぞれ、たとえば２０μｍ、１００μｍである。
【００３０】
また、第２の突起電極７０は、第１の突起電極４０の突出長と同等な突出位置、もしくは当該同等な突出位置よりも第２の回路素子８０側の突出位置において径が極大になるような側面形状を有している。なお、「径が極大になるような側面形状」とは、突出方向に沿って徐々に径が太くなり、ある突出位置を過ぎると徐々に径が細くなるような側面形状をいう。本実施の形態では、第２の突起電極７０の径は、第１の絶縁樹脂層３０と第２の絶縁樹脂層６０との界面近傍、もしくは第２の回路素子８０側の突出位置において極大になっている。これによれば、第２の突起電極７０と第１の絶縁樹脂層３０および第２の絶縁樹脂層６０との接触面積が増大するため、第２の突起電極７０と第１の絶縁樹脂層３０および第２の絶縁樹脂層６０との密着性を向上させることができる。
【００３１】
第２の回路素子８０は、電極形成面が配線層２０の一方の面に対向する状態、すなわちフェースダウンされた状態で第２の絶縁樹脂層６０の上に搭載されている。第２の回路素子８０は、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの能動素子である。第２の回路素子８０の電極形成面には、外部接続端子として素子電極８２が設けられている。素子電極８２は、たとえば、アルミニウムなどの金属により形成されている。
【００３２】
第２の回路素子８０は、第１の回路素子５０の上方に位置しており、第２の回路素子８０と第１の回路素子５０とが積層された積層構造が形成されている。第２の回路素子８０と第１の回路素子５０とは、第２の回路素子８０の周縁領域の少なくとも一部が第１の回路素子５０の側端に対してせり出すような位置関係にある。本実施の形態では、第２の回路素子８０のサイズが第１の回路素子５０のサイズより大きくなっており、第２の回路素子８０の周縁部分全体が第１の回路素子５０の側端に対してせり出している。
【００３３】
第２の突起電極７０の設置箇所は、回路素子積層方向から平面視したときに、第２の回路素子８０が搭載される領域内のうち、第１の回路素子５０の側端に対してせり出した周縁領域に収まっている。
【００３４】
素子電極８２は、第２の突起電極７０と対応した位置に設けられており、第２の突起電極７０と電気的に接続されている。より具体的には、素子電極８２の表面は金めっき層８４により被覆されている。一方、第２の突起電極７０の頂部は金めっき層７２により被覆されている。素子電極８２と第２の突起電極７０との間に金−金接合が形成されることにより、素子電極８２と第２の突起電極７０との接続信頼性が高められている。金めっき層８４は、たとえば、素子電極８２を被覆するＮｉ層と、Ｎｉ層の上に設けられたＡｕ層とからなるＮｉ／Ａｕ層である。また、金めっき層７２は、たとえば、第２の突起電極７０の頂部を被覆するＮｉ層と、Ｎｉ層の上に設けられたＡｕ層とからなるＮｉ／Ａｕ層である。
【００３５】
第２の回路素子８０は、エポキシ樹脂などで形成された封止樹脂層９０により封止されている。これにより、第２の回路素子８０が外部環境から保護され、たとえば第２の回路素子８０に水分が侵入することが抑制されている。
【００３６】
配線層２０の他方の面および第１の絶縁樹脂層３０の露出面を被覆するように、フォトソルダーレジスト層１００が設けられている。フォトソルダーレジスト層１００により、後述するはんだボール１１０をはんだ付けする際に、配線層２０や第１の絶縁樹脂層３０に熱によるダメージが生じることが軽減される。なお、フォトソルダーレジスト層１００には、はんだボール１１０の搭載位置に応じて開口部が形成されている。
【００３７】
はんだボール１１０は、所定の搭載位置、すなわちフォトソルダーレジスト層１００に設けられた開口部において配線層２０に接合されている。はんだボール９２を設置する位置は、第１の突起電極４０、第２の突起電極７０の位置からそれぞれ配線層２０で引き回した（再配線された）先の位置である。
【００３８】
本実施の形態の半導体モジュール１０によれば、第１の回路素子５０、第２の回路素子８０がともにフェースダウンした状態で積層搭載されており、配線層２０に一体的に形成された第１の突起電極４０、第２の突起電極７０を用いてそれぞれ第１の回路素子５０、第２の回路素子８０と配線層２０とが電気的に接続されている。第１の突起電極４０、第２の突起電極７０はともにボンディングワイヤのようなループを描いていない。このため、半導体モジュール１０の低背化の阻害要因が解消され、半導体モジュール１０のさらなる小型化および薄型化を図ることができる。
【００３９】
また、第１の突起電極４０、第２の突起電極７０はボンディングワイヤ（たとえば金線）に比べて径が大きいため、熱伝導性がより良好な熱伝導経路として機能する。このため、半導体モジュール１０の放熱性の向上を図ることができる。
【００４０】
（半導体モジュールの製造方法）
実施の形態１に係る半導体モジュール１０の製造方法について図２乃至４を参照して説明する。図２乃至４は、実施の形態１に係る半導体モジュール１０の製造方法を示す工程断面図である。
【００４１】
まず、図２（Ａ）に示すように、フォトリソグラフィ法により、図１に示した第２の突起電極７０の形成領域に合わせてレジスト２１０を選択的に形成する。具体的には、ラミネーター装置を用いて銅板２００の一方の面に所定膜厚のレジスト膜を貼り付け、第２の突起電極７０の形成領域に合わせた露光パターンを有するフォトマスクを用いて露光した後、Ｎａ２ＣＯ３溶液を用いて現像し、未露光領域のレジストを除去することによって、銅板２００の上にレジスト２１０が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に銅板２００の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。
【００４２】
次に、図２（Ｂ）に示すように、塩化第二鉄溶液を用いて、銅板２００の露出部分をウェットエッチングする。このときのエッチング深さは、図１に示した第２の突起電極７０の突出長と第１の突起電極４０の突出長との差に相当する。言い換えると、当該エッチング工程におけるエッチング深さ分だけ、第２の突起電極７０の突出長が第１の突起電極４０の突出長より大きくなる。続いて、レジスト２１０をＮａＯＨ溶液などの剥離剤を用いて剥離し、第２の突起電極７０の先端側の形状を顕わにする。本エッチング工程におけるエッチング深さは、たとえば８０μｍである。
【００４３】
次に、図２（Ｃ）に示すように、フォトリソグラフィ法により、図１に示した第１の突起電極４０および第２の突起電極７０の形成領域に合わせて、銅板２００のエッチング面にレジスト２２０を選択的に形成する。具体的には、ラミネーター装置を用いて銅板２００の一方の面（エッチング面）に所定膜厚のレジスト膜を貼り付け、第１の突起電極４０および第２の突起電極７０の形成領域に合わせた露光パターンを有するフォトマスクを用いて露光した後、Ｎａ２ＣＯ３溶液を用いて現像し、未露光領域のレジストを除去することによって、銅板２００の上にレジスト２２０（２２０ａ、２２０ｂ）が選択的に形成される。
【００４４】
より具体的には、レジスト２２０ａは、第１の突起電極４０の形成領域に選択的に形成されている。一方、レジスト２２０ｂは、第２の突起電極７０の形成領域に選択的に形成されており、第２の突起電極７０の先端側の部分を被覆している。
【００４５】
次に、図２（Ｄ）に示すように、塩化第二鉄溶液を用いて、銅板２００の露出部分をウェットエッチングする。このときのエッチング深さは、図１に示した第１の突起電極４０の突出長に相当する。続いて、レジスト２２０をＮａＯＨ溶液などの剥離剤を用いて剥離し、第１の突起電極４０および第２の突起電極７０の全体を顕わにする。本エッチング工程におけるエッチング深さは、たとえば２０μｍである。本エッチング工程において、第２の突起電極７０の上部がマスクされた状態で第２の突起電極７０下部が削られることにより、第１の突起電極４０の突出長と同等な第２の突起電極７０の突出位置において第２の突起電極７０の径が極大となる。なお、図２（Ｃ）に示す工程において、レジスト２２０ｂの径を銅板２００から突出した突起電極７０の基部の径より小さくする、言い換えると、銅板２００から突出した突起電極７０の基部がレジスト２００ｂの周囲に露出するようにすることにより、突起電極７０の径は、第１の突起電極４０の突出長よりも上方の突出位置において極大とすることができる。
【００４６】
次に、図２（Ｅ）に示すように、フォトリソグラフィ法により、第１の突起電極４０および第２の突起電極７０の頂部面が露出するように、耐金レジスト２３０を選択的に形成する。具体的には、ラミネーター装置を用いて銅板２００の一方の面に所定膜厚のレジスト膜を貼り付け、第１の突起電極４０および第２の突起電極７０の形成領域が未露光となるようなパターンを有するフォトマスクを用いて露光した後、Ｎａ２ＣＯ３溶液を用いて現像し、未露光領域の耐金レジストを除去することによって、銅板２００の上に耐金レジスト２３０が選択的に形成される。
【００４７】
次に、無電解めっき法により、耐金レジスト２３０の開口部、すなわち、第１の突起電極４０および第２の突起電極７０の頂部面にそれぞれＮｉ／Ａｕ層を形成する。続いて、図２（Ｆ）に示すように、耐金レジスト２３０をＮａＯＨ溶液などの剥離剤を用いて剥離し、第１の突起電極４０および第２の突起電極７０の頂部面にそれぞれ形成されたＡｕめっき層４２、Ａｕめっき層７２を顕わにする。
【００４８】
次に、図３（Ａ）に示すように、銅板２００の突起電極形成面に、Ａｕめっき層４２が露出するように第１の絶縁樹脂層３０を形成する。具体的には、適量の液体状のエポキシ樹脂をコーターなどでスピンコートすることにより、第１の絶縁樹脂層３０を形成することができる。
【００４９】
次に、図３（Ｂ）に示すように、電極形成面を下に向けて（フェースダウンした状態で）第１の回路素子５０を第１の絶縁樹脂層３０の上に搭載し、素子電極５２を被覆するＡｕめっき層５４と第１の突起電極４０の頂部に設けられたＡｕめっき層４２とを金−金接合により接合する。
【００５０】
次に、図３（Ｃ）に示すように、第１の回路素子５０および第１の絶縁樹脂層３０の上に、Ａｕめっき層７２が露出するように第２の絶縁樹脂層６０を形成する。具体的には、フィルム状のエポキシ樹脂を真空ラミネーターを用いて基板上にラミネートすることにより、第２の絶縁樹脂層６０を形成することができる。
【００５１】
次に、図３（Ｄ）に示すように、電極形成面を下に向けて（フェースダウンした状態で）第２の回路素子８０を第２の絶縁樹脂層６０の上に搭載し、素子電極８２を被覆するＡｕめっき層８４と第２の突起電極７０の頂部に設けられたＡｕめっき層７２とを金−金接合により接合する。
【００５２】
次に、図４（Ａ）に示すように、トランスファーモールド法により、第２の回路素子８０および第２の絶縁樹脂層６０の上にエポキシ樹脂をモールドし、封止樹脂層９０を形成する。続いて、フォトリソグラフィ法およびエッチング法を用いて、銅板２００の他方の面をパターニングし、配線層２０を形成する。
【００５３】
次に、図４（Ｂ）に示すように、配線層２０および第１の絶縁樹脂層３０の露出部分を被覆するとともに、後述するはんだボール１１０の搭載領域に開口を有するフォトソルダーレジスト層１００を形成する。具体的には、配線層２０および第１の絶縁樹脂層３０の露出部分の全体をフォトソルダーレジスト層１００で被覆した後、フォトリソグラフィ法を用いて、はんだボール１１０の搭載領域に開口を形成する。
【００５４】
次に、図４（Ｃ）に示すように、フォトソルダーレジスト層１００の開口部にスクリーン印刷法によりはんだボール１１０を搭載する。具体的には、樹脂とはんだ材をペースト状にしたはんだペーストをスクリーンマスクにより所望の箇所に印刷し、はんだ溶融温度に加熱することではんだボール１１０を形成する。
【００５５】
次に、図４（Ｄ）に示すように、ダイシング装置を用いたダイシング加工により、半導体モジュール１０を個片化する。
【００５６】
以上の工程により、実施の形態１に係る半導体モジュール１０を製造することができる。
【００５７】
（実施の形態２）
図５は、実施の形態２に係る半導体モジュール１０の構造を示す断面図である。実施の形態２に係る半導体モジュール１０の基本的な構成は実施の形態１の半導体モジュール１０と同様である。以下、実施の形態２に係る半導体モジュール１０について、実施の形態１の半導体モジュール１０と相違する構成を中心に説明する。
【００５８】
本実施の形態では、第１の回路素子５０と配線層２０との間、および第２の回路素子８０と配線層２０との間に絶縁樹脂層３２が形成されている。言い換えると、実施の形態１の半導体モジュール１０における第１の絶縁樹脂層３０および第２の絶縁樹脂層６０に代えて、絶縁樹脂層３２が用いられている。
【００５９】
また、第１の回路素子５０と第２の回路素子８０とは絶縁性の接着剤１２０により接着されている。さらに、半導体モジュール１０の上面は、実施の形態１のように樹脂封止されておらず、第２の回路素子８０の裏面が露出している。
【００６０】
本実施の形態に係る半導体モジュール１０によれば、実施の形態１と同様に、半導体モジュール１０の小型化、薄型化や放熱性の向上といった効果が得られる。これに加えて、実施の形態１の半導体モジュール１０における第１の絶縁樹脂層３０および第２の絶縁樹脂層６０に相当する部材が単一の絶縁樹脂層３２により形成されているため、半導体モジュール１０の構造を簡便化し、コストを抑制することができる。また、半導体モジュール１０の上面において、第２の回路素子８０の裏面が露出しているため、第２の回路素子８０で生じた熱が半導体モジュール１０の外部に放熱されやすい。このため、半導体モジュール１０の放熱性がさらに高められている。
【００６１】
（半導体モジュールの製造方法）
実施の形態２に係る半導体モジュール１０の製造方法について図６乃至図７を参照して説明する。図６乃至図７は、実施の形態２に係る半導体モジュール１０の製造方法を示す工程断面図である。
【００６２】
実施の形態２に係る半導体モジュール１０の製造方法は、図２（Ａ）乃至図２（Ｆ）までの工程までは実施の形態１に係る半導体モジュール１０の製造方法と共通する。
【００６３】
図２（Ｆ）に示した工程の後、図６（Ａ）に示すように、銅板２００の突起電極形成面に、絶縁樹脂層３２形成する。具体的には、フィルム状のエポキシ樹脂を真空ラミネーターを用いて基板上にラミネートすることにより、絶縁樹脂層３２を形成することができる。
【００６４】
一方、図６（Ｂ）に示すように、第２の回路素子８０がマトリクス状に形成されたシリコン基板２５０の所定箇所に接着剤１２０を用いて第１の回路素子５０を接着する。具体的には、各第２の回路素子８０の電極形成面の中央部分に第１の回路素子５０の電極形成面とは反対側の面を予め接着する。言い換えると、素子電極８２が形成された、各第２の回路素子８０の周縁領域が各第１の回路素子５０を取り囲むように、シリコン基板２５０に複数の第１の回路素子５０が接着される。
【００６５】
次に、図６（Ｃ）に示すように、第１の回路素子５０およびシリコン基板２５０と、銅板２００とを圧着することにより、第１の回路素子５０の金めっき層５４と第１の突起電極４０の頂部に設けられた金めっき層４２とを金−金接合により接合する。これと並行して、第２の回路素子８０の金めっき層８４と第２の突起電極７０の頂部に設けられた金めっき層７２とを金−金接合により接合する。各金めっき層の厚さが同じである場合には、第２の突起電極７０の突出長を、第１の回路素子５０の厚さと接着剤１２０の厚さの和の分だけ、第１の突起電極４０の突出長より長くしておくことにより、第１の回路素子５０およびシリコン基板２５０を圧着する工程で、一度に、素子電極５２と第１の突起電極４０、および素子電極８２と第２の突起電極７０とを電気的に接続することができる。
【００６６】
次に、図７（Ａ）に示すように、フォトリソグラフィ法およびエッチング法を用いて、銅板２００の他方の面をパターニングし、配線層２０を形成する。
【００６７】
次に、図７（Ｂ）に示すように、配線層２０の他方の側に、実施の形態１に係る半導体モジュール１０の製造方法と同様に（図４（Ｂ）、（Ｃ）参照）、フォトソルダーレジスト層１００およびはんだボール１１０を形成する。
【００６８】
次に、図７（Ｃ）に示すように、ダイシング装置を用いたダイシング加工により、半導体モジュール１０を個片化する。
【００６９】
以上の工程により、実施の形態２に係る半導体モジュール１０を製造することができる。
【００７０】
（実施の形態３）
図８は、実施の形態３に係る半導体モジュール１０の構造を示す断面図である。実施の形態３に係る半導体モジュール１０では、第２の突起電極７０の突出長は、第１の突起電極４０の突出長と同等である。第２の突起電極７０の上には、導体部３００が積層されており、第２の回路素子８０の電極形成面と対向する導体部３００の面から配線層２０の一方の面までの距離分が第１の突起電極４０の突出長より大きくなっている。
【００７１】
半導体モジュール１０は、第２の突起電極７０の頂部に設けられた金めっき層７２と導体部３００の底部に設けられた金めっき層３０２とが金−金接合により接合されることにより、第２の突起電極７０の上に導体部３００が設けられている。
【００７２】
導体部３００の上面には金めっき層３０４が設けられており、金めっき層３０４と第２の回路素子８０の金めっき層８４とが金−金接合により接合される。これにより、素子電極８２、導体部３００および第２の突起電極７０が互いに電気的に接続されている。
【００７３】
また、本実施の形態では、実施の形態２と同様に、半導体モジュール１０の上面において第２の回路素子８０の裏面が露出している。
【００７４】
本実施の形態に係る半導体モジュール１０によれば、実施の形態１と同様に、半導体モジュール１０の小型化、薄型化や放熱性の向上といった効果が得られる。また、半導体モジュール１０の上面において、第２の回路素子８０の裏面が露出しているため、第２の回路素子８０で生じた熱が半導体モジュール１０の外部に放熱されやすい。このため、半導体モジュール１０の放熱性がさらに高められている。
【００７５】
（半導体モジュールの製造方法）
実施の形態３に係る半導体モジュール１０の製造方法について図９乃至図１１を参照して説明する。図９乃至図１１は、実施の形態３に係る半導体モジュール１０の製造方法を示す工程断面図である。
【００７６】
まず、図９（Ａ）に示すように、銅板３１０を選択的にエッチングすることにより、所定領域に突起部３２０を形成する。
【００７７】
次に、図９（Ｂ）に示すように、突起部３２０の頂部に金めっき層３０４を形成する。金めっき層３０４の形成工程は、図２（Ｅ）で説明した工程と同様である。
【００７８】
次に、図９（Ｃ）に示すように、銅板３１０の突起部形成面に第２の絶縁樹脂層６０を塗布した後、第２の絶縁樹脂層６０の上から第２の回路素子８０がマトリクス状に形成されたシリコン基板２５０を仮圧着する。仮圧着時には、１００℃〜１２０℃の温度が３分間保持される。このとき、第２の絶縁樹脂層６０は、完全には硬化されておらず、流動性を有する。
【００７９】
次に、図９（Ｄ）に示すように、銅板３１０の突起部形成面とは反対側をエッチダウンすることにより、導体部３００を形成する。
【００８０】
次に、図９（Ｅ）に示すように、導体部３００の底部に金めっき層３０２を形成する。金めっき層３０２の形成工程は、図２（Ｅ）で説明した工程と同様である。
【００８１】
一方、図１０（Ａ）に示すように、銅板３５０を選択的にエッチングすることにより、所定領域に第１の突起電極４０および第２の突起電極７０を形成する。
【００８２】
次に、図１０（Ｂ）に示すように、第１の突起電極４０および第２の突起電極７０の頂部にそれぞれ金めっき層４２、金めっき層７２を形成する。金めっき層４２および金めっき層７２の形成工程は、図２（Ｅ）で説明した工程と同様である。
【００８３】
次に、図１０（Ｃ）に示すように、銅板３５０の突起電極形成面に第１の絶縁樹脂層３０を塗布した後、第１の絶縁樹脂層３０の上から第１の回路素子５０を搭載する。このとき、素子電極５２を被覆する金めっき層５４と第１の突起電極４０の頂部を接続する金めっき層４２との位置合わせが行われる。
【００８４】
次に、図１１（Ａ）に示すように、第１の回路素子５０および第１の絶縁樹脂層３０の上から、導体部３００および第２の絶縁樹脂層６０が仮圧着されたシリコン基板２５０を本圧着する。本圧着時には、２００℃で１０分間保持される。これにより、第１の絶縁樹脂層３０および第２の絶縁樹脂層６０が硬化する。
【００８５】
次に、図１１（Ｂ）に示すように、フォトリソグラフィ法およびエッチング法を用いて、銅板３５０の他方の面をパターニングし、配線層２０を形成する。
【００８６】
次に、図１１（Ｃ）に示すように、配線層２０の他方の側に、実施の形態１に係る半導体モジュール１０の製造方法と同様に（図４（Ｂ）、（Ｃ）参照）、フォトソルダーレジスト層１００およびはんだボール１１０を形成する。
【００８７】
次に、図１１（Ｄ）に示すように、ダイシング装置を用いたダイシング加工により、半導体モジュール１０を個片化する。
【００８８】
以上の工程により、実施の形態３に係る半導体モジュール１０を製造することができる。
【００８９】
（実施の形態４）
図１２は、実施の形態４に係る半導体モジュール１０の構造を示す断面図である。本実施の形態では、第２の突起電極７０の上に配線層４００が形成されており、配線層４００に導体部３００が一体的に形成されることにより、第２の突起電極７０と導体部３００とが再配線されている点が実施の形態３と相違する。
【００９０】
より具体的には、配線層４００の下面（配線層２０と対向する面）の所定箇所に金めっき層４０２が設けられている。金めっき層４０２と第２の突起電極７０の頂部に設けられた金めっき層７２とが金−金接合により接合されている。また、金めっき層４０２とは面方向にずれた位置に導体部３００が配線層４００の上面に一体的に形成されている。導体部３００の頂部には金めっき層３０４が設けられている。金めっき層３０４と第２の回路素子８０の金めっき層８４とが金−金接合により接合されている。これにより、素子電極８２、導体部３００、配線層４００および第２の突起電極７０が互いに電気的に接続されている。
【００９１】
本実施の形態に係る半導体モジュール１０によれば、実施の形態１と同様に、半導体モジュール１０の小型化、薄型化や放熱性の向上といった効果が得られる。また、半導体モジュール１０の上面において、第２の回路素子８０の裏面が露出しているため、第２の回路素子８０で生じた熱が半導体モジュール１０の外部に放熱されやすい。このため、半導体モジュール１０の放熱性がさらに高められている。
【００９２】
さらに、本実施の形態では、第２の突起電極７０が電気的に接続される、配線層４００」の他方の面内の接続位置が、配線層４００の一方の面の導体部３００の形成位置と面方向においてずれている。言い換えると、配線層４００により第２の突起電極７０と導体部３００とが再配線されているため、半導体モジュール１０における配線の自由度を高めることができ、配線構造を最適化することにより、半導体モジュール１０のさらなる小型化、薄型化を図ることができる。たとえば、レイアウト上、配線層２０による再配線が困難な場合であっても、配線層４００による再配線を行うことにより、設計上必要な配線の引き回しを可能にすることができる。
【００９３】
（半導体モジュールの製造方法）
実施の形態４に係る半導体モジュール１０の製造方法について図１３乃至図１４を参照して説明する。図１３乃至図１４は、実施の形態４に係る半導体モジュール１０の製造方法を示す工程断面図である。
【００９４】
実施の形態４に係る半導体モジュール１０の製造方法は、図９（Ａ）乃至図９（Ｃ）までの工程までは実施の形態３に係る半導体モジュール１０の製造方法と共通する。
【００９５】
図９（Ｃ）に示した工程に続き、図１３（Ａ）に示すように、銅板３１０の突起部形成面とは反対側をハーフエッチングすることにより、配線層４００および配線層４００に一体的に形成された導体部３００を形成する。このとき、配線層４００の厚さは、たとえば１０μｍである。
【００９６】
次に、図１３（Ｂ）に示すように、配線層４００の下面の所定箇所に金めっき層４０２を形成する。金めっき層４０２の形成工程は、図２（Ｅ）で説明した工程と同様である。
【００９７】
一方、実施の形態３に係る製造方法と同様に、図１０（Ａ）乃至図１０（Ｃ）に示した工程を実施する。
【００９８】
次に、図１４（Ａ）に示すように、第１の回路素子５０および第１の絶縁樹脂層３０の上から、配線層４００、導体部３００および第２の絶縁樹脂層６０が仮圧着されたシリコン基板２５０を本圧着する。本圧着時には、２００℃で１０分間保持される。これにより、第１の絶縁樹脂層３０および第２の絶縁樹脂層６０が硬化する。
【００９９】
次に、図１４（Ｂ）に示すように、フォトリソグラフィ法およびエッチング法を用いて、銅板３５０の他方の面をパターニングし、配線層２０を形成する。
【０１００】
次に、図１４（Ｃ）に示すように、配線層２０の他方の側に、実施の形態１に係る半導体モジュール１０の製造方法と同様に（図４（Ｂ）、（Ｃ）参照）、フォトソルダーレジスト層１００およびはんだボール１１０を形成する。
【０１０１】
次に、図１４（Ｄ）に示すように、ダイシング装置を用いたダイシング加工により、半導体モジュール１０を個片化する。
【０１０２】
以上の工程により、実施の形態４に係る半導体モジュール１０を製造することができる。
（携帯機器への適用）
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、音楽プレーヤ、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。
【０１０３】
図１５は実施の形態に係る半導体モジュール１０を備えた携帯電話の構成を示す図である。携帯電話１１１１は、第１の筐体１１１２と第２の筐体１１１４が可動部１１２０によって連結される構造になっている。第１の筐体１１１２と第２の筐体１１１４は可動部１１２０を軸として回動可能である。第１の筐体１１１２には文字や画像等の情報を表示する表示部１１１８やスピーカ部１１２４が設けられている。第２の筐体１１１４には操作用ボタンなどの操作部１１２２やマイク部１１２６が設けられている。なお、本発明の各実施形態に係る半導体モジュールのいずれかがこうした携帯電話１１１１の内部に搭載されている。なお、このように、携帯電話に搭載した本発明の半導体モジュールとしては、各回路を駆動するための電源回路、ＲＦ発生するＲＦ発生回路、ＤＡＣ、エンコーダ回路、携帯電話の表示部に採用される液晶パネルの光源としてのバックライトの駆動回路などとして採用することが可能である。
【０１０４】
図１６は図１５に示した携帯電話の部分断面図（第１の筐体１１１２の断面図）である。本発明の実施形態に係る半導体モジュール１０は、はんだボール１１０を介してプリント基板１１２８に搭載され、こうしたプリント基板１１２８を介して表示部１１１８などと電気的に接続されている。
【０１０５】
本発明の実施形態に係る半導体モジュールを備えた携帯機器によれば、以下の効果を得ることができる。
【０１０６】
上記実施の形態で示した半導体モジュール１０は小型化・薄型化が可能であるので、こうした半導体モジュール１０を搭載した携帯機器の小型化・薄型化を図ることができる。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
【０１０７】
例えば、上述の実施の形態１では、金めっき層４２が露出するように溶融した第１の絶縁樹脂層３０を塗布しているが、第１の絶縁樹脂層３０の厚膜を硬化させたのち、Ｏ２プラズマエッチングにより第１の絶縁樹脂層３０の膜厚を薄くして、金めっき層４２を露出させてもよい。
【符号の説明】
【０１０８】
１０  半導体モジュール、２０  配線層、３０  第１の絶縁樹脂層、４０  第１の突起電極、４２  金めっき層、５０  第１の回路素子、５２  素子電極、５４  金めっき層、６０  第２の絶縁樹脂層、７０  第２の突起電極、７２  金めっき層、８０  第２の回路素子、８２  素子電極、８４  金めっき層、９０  封止樹脂層、１００  フォトソルダーレジスト層、１１０  はんだボール
【図１】
2010262992.tif 000003
【図２】
2010262992.tif 000004
【図３】
2010262992.tif 000005
【図４】
2010262992.tif 000006
【図５】
2010262992.tif 000007
【図６】
2010262992.tif 000008
【図７】
2010262992.tif 000009
【図８】
2010262992.tif 000010
【図９】
2010262992.tif 000011
【図１０】
2010262992.tif 000012
【図１１】
2010262992.tif 000013
【図１２】
2010262992.tif 000014
【図１３】
2010262992.tif 000015
【図１４】
2010262992.tif 000016
【図１５】
2010262992.tif 000017
【図１６】
2010262992.tif 000018