(57)【要約】【課題】ＳｉＯ2からなるゲート絶縁膜を常圧ＣＶＤによって形成することで、十分なノーマリオフ特性が得られるＧａＮ系半導体素子およびその製造方法を提供する。【解決手段】基板１１上にバッファ層１３を介して積層されたｐ型のＧａＮ系化合物半導体からなるチャネル層１４とゲート電極Ｇとの間にゲート絶縁膜１７が形成されたＧａＮ系半導体素子１において、ゲート絶縁膜１７が、常圧ＣＶＤ法により成膜されたＳｉＯ2膜である。常圧ＣＶＤ法により成膜されたＳｉＯ2膜は、Ｓｉ−Ｈ結合や未結合手の発生が抑制された高品質のＳｉＯ2膜である。このようなＳｉＯ2膜により、ＧａＮ系半導体素子のしきい値の制御に及ぼす悪影響も抑制されるので、十分なノーマリオフ特性が得られる。【選択図】図１
2010272728.tif 000002
【特許請求の範囲】
【請求項１】
基板上にバッファ層を介して積層されたｐ型のＧａＮ系化合物半導体からなるチャネル層とゲート電極との間にゲート絶縁膜が形成されたＧａＮ系半導体素子において、
前記ゲート絶縁膜が、常圧ＣＶＤ法により成膜されたＳｉＯ2膜であることを特徴とするＧａＮ系半導体素子。
【請求項２】
前記ＳｉＯ2膜は、フーリエ変換赤外分光法（ＦＴ-ＩＲ）により得られる透過光の吸収スペクトル中に、波数２２００［ｃｍ-1］〜２２５０［ｃｍ-1］の範囲内にＳｉ−Ｈ結合の振動エネルギーに相当する赤外線の吸収ピークが現れないことを特徴とする請求項１に記載のＧａＮ系半導体素子。
【請求項３】
基板上にバッファ層を介して積層されたｐ型のＧａＮ系化合物半導体からなるチャネル層とゲート電極との間にゲート絶縁膜が形成されたＧａＮ系半導体素子の製造方法であって、
前記ゲート絶縁膜を形成する工程は、ＳｉＯ2膜を常圧ＣＶＤ法により成膜する工程を含むことを特徴とするＧａＮ系半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーエレクトロニクス用デバイスや高周波増幅デバイスとして用いられる窒化物系化合物半導体からなるＧａＮ系半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
ＩＩＩ−Ｖ族窒化物系化合物半導体に代表されるワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温環境用、ハイパワー用、あるいは高周波用の半導体デバイスの材料として非常に期待されている。たとえば、ＡｌＧａＮ／ＧａＮヘテロ構造は、ピエゾ効果によって、界面に２次元電子ガスが発生している。この２次元電子ガスは、高い電子移動度とキャリア密度を有しており、高周波用デバイスとしてすでに実用化されている。また、ＡｌＧａＮ／ＧａＮヘテロ構造を用いたヘテロ接合電界効果トランジスタ（ＨＦＥＴ）は、低いオン抵抗、および速いスイッチング速度を持ち、高温動作が可能である。これらの特徴は、ハイパワー用スイッチング素子としての応用に非常に好適である。
【０００３】
通常のＡｌＧａＮ／ＧａＮ  ＨＦＥＴは、ゲートにバイアスが印加されていないときにドレイン電流が流れ、ゲートに負電圧を印加することによってドレイン電流が遮断されるノーマリオン型デバイスである。一方、ハイパワー用スイッチング素子においては、デバイスが壊れたときの安全性確保（フェイルセーフ）のために、ゲートにバイアス（正電圧）が印加されていないときには電流が流れず、ゲートに正電圧を印加することによって電流が流れるノーマリオフ型デバイスが好ましい。
【０００４】
ノーマリオフ型デバイスを実現するためには、ＭＯＳ構造を採用する必要があり、いくつかの研究機関で検討が進められている（例えば非特許文献１）。
また、特許文献１には、ＡｌＧａＮなどからなる電子供給層をゲート部分においてチャネル層までエッチングし、チャネル層のエッチング表面上に絶縁層を形成したＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）が開示されている。この構造では、ゲート−ドレイン間をＡｌＧａＮ／ＧａＮからなるヘテロ接合構造で形成しており、このヘテロ接合構造によって発生する２次元電子ガスは電子移動度が高いため、高耐圧を維持するために必要な低いシートキャリア密度であっても、オン抵抗の増大を防ぐことができる。すなわち、高耐圧と低オン抵抗の両立を実現するのに適した構造である。
【０００５】
通常、Ｓｉ系のＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）では、Ｓｉの熱酸化によって、ＳｉＯ2からなるゲート絶縁膜（ゲート酸化膜）を形成している。
一方、ＧａＮ系ＭＯＳＦＥＴを作製する従来技術では、ゲート絶縁膜として、プラズマＣＶＤ（Chemical Vapor Deposition）法により成膜したＳｉＯ2膜が用いられていた。
【０００６】
しかしながら、ゲート絶縁膜としてプラズマＣＶＤ法により成膜したＳｉＯ2膜を用いた従来のＧａＮ系ＭＯＳＦＥＴでは、しきい値電圧の制御がうまくできず、十分なノーマリオフ特性が得られなかった。
これについて具体的に説明する。
図１１（Ａ）、（Ｂ）は従来の同一のＧａＮ系ＭＯＳＦＥＴのゲート電圧（Ｖg）-ドレイン電流（Ｉd）特性（Ｖg-Ｉd特性）をそれぞれ示している。図１１（Ａ）のグラフでは、ドレイン電流Ｉd（Ａ）を示す縦軸が線形軸であり、図１１（Ｂ）のグラフでは、Ｉd（Ａ）を示す縦軸が対数軸である。
図１１（Ａ）のグラフでは、Ｖg-Ｉd特性を示す曲線１００を外挿する直線１０１の最下点（Ｉd＝０となるゲート電圧Ｖg）が０（Ｖ）を越えているので、このグラフで示す従来のＧａＮ系ＭＯＳＦＥＴは、一見ノーマリオフ特性が得られているように見える。
【０００７】
しかし、縦軸を対数軸にしてＶg-Ｉd特性を示した図１１（Ｂ）の曲線１０２では、Ｖg＝０（Ｖ）のとき、１×１０-6（Ａ）程度の大きなリーク電流が流れている。ノーマリオフ型のＧａＮ系ＭＯＳＦＥＴで実用上許容されるリーク電流（Ｉd）は１×１０-12（Ａ）以下であるので、Ｖg＝０（Ｖ）のとき、それよりも１０6倍大きい１×１０-6（Ａ）程度の大きなリーク電流が流れていることになる。そのため、図１１（Ｂ）に示すＶg-Ｉd特性を有する従来のＧａＮ系ＭＯＳＦＥＴは、実用上十分なノーマリオフ特性が得られていなかった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】ＷＯ  ０３／０７１６０７号公報
【非特許文献】
【０００９】
【非特許文献１】Huang  W,  Khan  T,  Chow  T  P:  Enhancement-Mode  n-Channel  GaN  MOFETs  on  p  and  n-  GaN/Sapphire  substrates.  In:  18th  International  Symposium  on  Power  Semiconductor  Devices  and  ICs  (ISPSD)  2006  (Ita  ly),10-1.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ＧａＮ系ＭＯＳＦＥＴにおいてしきい値電圧をずらす方法として、チャネルとして利用されるＧａＮ層に対するＭｇ（ｐ型ドーパント）のドーピング量を変える、ゲート電極の種類（仕事関数）を変える等の方法が知られているが、理論通りのしきい値を得ることができなかった。
【００１１】
そこで、本発明者らは、プラズマＣＶＤ法により成膜したゲート絶縁膜（ＳｉＯ2膜）の特性が、ＧａＮ系ＭＯＳＦＥＴなどのＧａＮ系半導体素子でしきい値を理論通りに変えられない原因ではないかと考え、ゲート絶縁膜（ＳｉＯ2膜）ついて種々の検討を進めてきた。
本発明は、上記従来の問題点に鑑みてなされたものであって、その目的は、ＳｉＯ2からなる高品質のゲート絶縁膜を形成することで、十分なノーマリオフ特性が得られるＧａＮ系半導体素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明者らは、ＧａＮ系ＭＯＳＦＥＴなどのＧａＮ系半導体素子において、ゲート絶縁膜として、プラズマＣＶＤ法により成膜したＳｉＯ2膜中の未結合手（ダングリングボンド）が、ＧａＮ系半導体素子のしきい値を理論通りに変えられない原因であることを見出した。つまり、ＳｉＯ2膜は、Ｓｉ原子と酸素（Ｏ）原子とが結合主鎖（結合手）でそれぞれ結合された４つのＳｉ−Ｏ結合から構成される。しかし、プラズマＣＶＤ法で成膜されたＳｉＯ2膜では、４つのＳｉ−Ｏ結合の一部が切れてＳｉに原子が終端していない未結合手が発生するために、ＳｉにＨ（水素）が終端したＳｉ−Ｈ結合が発生する等、ＳｉＯ2膜の結晶構造が乱れ、その部分に正又は負の電荷が発生し、ＧａＮ系半導体素子のしきい値に悪影響を及ぼしていることを見出した。
この発明は上述した知見に基づきなされたものである。
【００１３】
上記課題を解決するために、本発明の第１の態様に係るＧａＮ系半導体素子は、基板上にバッファ層を介して積層されたｐ型のＧａＮ系化合物半導体からなるチャネル層とゲート電極との間にゲート絶縁膜が形成されたＧａＮ系半導体素子において、前記ゲート絶縁膜が、常圧ＣＶＤ法により成膜されたＳｉＯ2膜であることを特徴とする。
本発明に係るＧａＮ系半導体素子では、ゲート絶縁膜として、プラズマＣＶＤ法により成膜されたＳｉＯ2膜ではなく、常圧ＣＶＤ（Atmospheric Pressure ＣＶＤ
：ＡＰＣＶＤ）法により成膜されたＳｉＯ2膜を用いている。
常圧ＣＶＤ法により成膜されたＳｉＯ2膜は、Ｓｉ−Ｈ結合や未結合手の発生が抑制された高品質のＳｉＯ2膜である。このため、ＧａＮ系半導体素子のしきい値への悪影響も抑制されるので、十分なノーマリオフ特性が得られる。
【００１４】
本発明の他の態様に係るＧａＮ系半導体素子は、前記ＳｉＯ2膜は、フーリエ変換赤外分光法（ＦＴ-ＩＲ）により得られる透過光の吸収スペクトル中に、波数２２００［ｃｍ-1］〜２２５０［ｃｍ-1］の範囲内にＳｉ−Ｈ結合の振動エネルギーに相当する赤外線の吸収ピークが現れないことを特徴とする。
上記赤外吸収スペクトル中に、波数２２００［ｃｍ-1］〜２２５０［ｃｍ-1］の範囲内にＳｉ−Ｈ結合の振動エネルギーに相当する赤外線の吸収ピークが現れないことから、ＳｉＯ2膜は、Ｓｉ−Ｈ結合や未結合手などの欠陥の発生が抑制されている。このため、ＧａＮ系半導体素子のしきい値への悪影響が抑制されるので、十分なノーマリオフ特性が得られる。
【００１５】
本発明の第２の態様に係るＧａＮ系半導体素子の製造方法は、基板上にバッファ層を介して積層されたｐ型のＧａＮ系化合物半導体からなるチャネル層とゲート電極との間にゲート絶縁膜が形成されたＧａＮ系半導体素子の製造方法であって、前記ゲート絶縁膜を形成する工程は、ＳｉＯ2膜を常圧ＣＶＤ法により成膜する工程を含むことを特徴とする。
ゲート絶縁膜としてＳｉＯ2膜を常圧ＣＶＤ法により成膜することで、Ｓｉ−Ｏ結合や未結合手が抑制された高品質のＳｉＯ2膜が得られ、十分なノーマリオフ特性が得られる。
【発明の効果】
【００１６】
本発明によれば、ＳｉＯ2からなる高品質のゲート絶縁膜を形成することで、十分なノーマリオフ特性が得られるＧａＮ系半導体素子を実現することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係るＧａＮ系半導体素子の概略構成を示す断面図。
【図２】図１に示すＧａＮ系半導体素子の製造方法を説明する図。
【図３】図１に示すＧａＮ系半導体素子の製造方法を説明する図。
【図４】図１に示すＧａＮ系半導体素子の製造方法を説明する図。
【図５】図１に示すＧａＮ系半導体素子の製造方法を説明する図。
【図６】図１に示すＧａＮ系半導体素子の製造方法を説明する図。
【図７】図１に示すＧａＮ系半導体素子の製造方法を説明する図。
【図８】図１に示すＧａＮ系半導体素子のＶg-Ｉd特性を示すグラフ。
【図９】（Ａ）はＡＰＣＶＤ法により成膜されたＳｉＯ2膜の赤外吸収スペクトルを示すグラフ、（Ｂ）は図９（Ａ）に示す赤外吸収スペクトルを微分した波形を示すグラフ。
【図１０】（Ａ）はＰ-ＣＶＤ法により成膜されたＳｉＯ2膜の赤外吸収スペクトルを示すグラフ、（Ｂ）は図１０（Ａ）に示す赤外吸収スペクトルを微分した波形を示すグラフ。
【図１１】（Ａ）、（Ｂ）は従来の同一のＧａＮ系ＭＯＳＦＥＴのＶg-Ｉd特性をそれぞれ示すグラフで、（Ａ）のグラフではドレイン電流Ｉd（Ａ）を示す縦軸が線形軸であり、（Ｂ）のグラフではＩd（Ａ）を示す縦軸が対数軸である。
【発明を実施するための形態】
【００１８】
以下に、図面を参照して本発明に係るＧａＮ系半導体素子を説明する。
【００１９】
（一実施形態）
図１は、本発明の一実施形態に係るＧａＮ系半導体素子１の概略構成を示す断面図である。
ＧａＮ系半導体素子１はＭＯＳ型電界効果トランジスタである。ＧａＮ系半導体素子１は、サファイア、ＳｉＣ、Ｓｉなどからなる基板１１上に、ＡｌＮ層１２と、ＧａＮ層とＡｌＮ層とを交互に積層して形成したバッファ層１３と、ｐ−ＧａＮ層からなるチャネル層１４とが形成されている。
チャネル層１４上には、アンドープＧａＮ（ｕｎ−ＧａＮ）からなる電子走行層１５と、電子走行層１５よりバンドギャップエネルギーが大きいＧａＮ系半導体（ＡｌＧａＮ）からなる電子供給層１６とが順次積層されている。電子走行層１５および電子供給層１６の一部（ゲート電極形成領域）がチャネル層１４に到る深さまで除去され、リセス部１８が形成されている。
【００２０】
電子供給層１６上には、リセス部１８を挟んでソース電極Ｓおよびドレイン電極Ｄが形成されている。電子供給層１６上と、リセス部１８の内表面上とには、ＳｉＯ2からなるゲート絶縁膜１７が形成され、さらにリセス部１８においてゲート絶縁膜１７上にはゲート電極Ｇが形成されている。ゲート絶縁膜１７は、常圧ＣＶＤ（以下、「ＡＰＣＶＤ」という。）法により成膜されたＳｉＯ2膜である。
【００２１】
このように、ＧａＮ系半導体素子１では、電子供給層１６は、ゲート絶縁膜１７直下のチャネル層１４、ゲート絶縁膜１７およびゲート電極Ｇで構成されるＭＯＳ構造のゲート部を挟んで互いに離隔された第１および第２の電子供給層を有する。チャネル層１４と第１の電子供給層（図１で左側の電子供給層）との間およびチャネル層１４と第２の電子供給層（図１で右側の電子供給層）との間に、チャネル層１４より不純物濃度の低いｐ型またはアンドープのＧａＮ系化合物半導体からなる電子走行層１５がそれぞれ形成されている。
【００２２】
このＧａＮ系半導体素子１では、電子走行層１５，１５の表面には、電子供給層１６がそれぞれヘテロ接合しているため、界面近傍には２次元電子ガス層１９が形成される。そのため、２次元電子ガス層１９がキャリアとなって電子走行層１５は低抵抗、高移動度となり、ＧａＮ系半導体素子１のオン抵抗を小さくすることができる。
【００２３】
また、このＧａＮ系半導体素子１では、チャネル層１４のゲート電極Ｇ直下の領域では、電子供給層１６が存在しないため、２次元電子ガス層が形成されていない。ゲート電極Ｇに閾値以上の正電圧を印加すると、ゲート電極Ｇ直下のチャネル層１４に反転層が形成される。この反転層が、ＭＯＳ構造のゲート部の左右に形成された２次元電子ガス層１９と連結されてドレイン電流が流れるようになっている。
このようにして、ノーマリオフ型の電界効果トランジスタの動作が得られる。
【００２４】
つぎに、図１に示すＧａＮ系半導体素子１の製造方法について説明する。
図２〜図７は、ＧａＮ系半導体素子１の製造方法の一例を説明する説明図である。
はじめに、図２に示すように、（１１１）面を主表面とするＳｉからなる基板１１をＭＯＣＶＤ装置にセットし、濃度１００％の水素ガスをキャリアガスとして用い、トリメチルガリウム（ＴＭＧａ）とトリメチルアルミニウム（ＴＭＡｌ）とアンモニア（ＮＨ3）とをそれぞれ導入し、成長温度１０５０℃で、基板１１上に、ＡｌＮ層１２、バッファ層１３、ｐ−ＧａＮからなるチャネル層１４を順次エピタキシャル成長させる。なお、チャネル層１４に対するｐ型のドーピング源としてビスシクロペンタディエニルマグネシウム（Ｃｐ2Ｍｇ）を用い、Ｍｇの濃度が１×１０17ｃｍ-3程度になるようにＣｐ2Ｍｇの流量を調整する。このＭｇの濃度の測定は、二次イオン質量分析計（ＳＩＭＳ：Secondary Ion-microprobe Mass Spectrometer）により行われる。
【００２５】
つぎに、ＴＭＧａとＮＨ3とをそれぞれ導入し、成長温度１０５０℃で、チャネル層１４上にアンドープＧａＮからなる電子走行層１５をエピタキシャル成長させる。つぎに、ＴＭＡｌとＴＭＧａとＮＨ3とをそれぞれ導入し、電子走行層１５上にＡｌ組成が２５％程度のＡｌＧａＮからなる電子供給層１６をエピタキシャル成長させる。
【００２６】
なお、上記において、バッファ層１３は、厚さ２００ｎｍ／２０ｎｍのＧａＮ／ＡｌＮ複合層を８層積層したものとする。また、ＡｌＮ層１２、チャネル層１４、電子走行層１５、および電子供給層１６の厚さは、それぞれ１００ｎｍ、５００ｎｍ、１００ｎｍ、および２０ｎｍとする。
【００２７】
つぎに、プラズマＣＶＤ（Ｐ-ＣＶＤ）法を用いて、電子供給層１６上に、アモルファスシリコン（ａ−Ｓｉ）或いはＳｉＯ2膜からなるマスク層（図示省略）を厚さ５００ｎｍで形成し、フォトリソグラフィとＣＦ4ガスを用いてパターニングを行い、ゲート電極形成領域に対応する箇所に開口部（図示省略）を形成する。
【００２８】
つぎに、図３に示すように、上記マスク層（図示省略）をマスクとして、Ｃｌ2ガスを用いて電子走行層１５および電子供給層１６の一部をエッチングにより除去して、チャネル層１４の表面が露出するようにリセス部１８を形成する。
【００２９】
つぎに、上記マスク層（図示省略）を除去する。この後、図４に示すように、電子供給層１６の表面と、チャネル層１４の表面を含むリセス部１８の内表面とにＳｉＯ2からなる厚さ６０ｎｍのゲート絶縁膜１７を形成する。
このゲート絶縁膜１７は、常圧ＣＶＤ（ＡＰＣＶＤ）法によって、電子供給層１６の表面と、チャネル層１４の表面を含むリセス部１８の内表面とに、ＳｉＯ2を厚さ６０ｎｍ成膜する。
このときの成膜温度は４００℃、圧力は常圧（４５０〜１１００ｈＰａ）である。使用ガスは原料としてシラン、酸素を使用し、希釈ガスとして、窒素を流す。これらのガスの流量は各装置の条件に合うように適宜調整する。
【００３０】
つぎに、ソース電極Ｓおよびドレイン電極Ｄが形成される領域以外をマスクした後に、図５に示すように、ソース電極Ｓおよびドレイン電極Ｄが形成される領域のゲート絶縁膜１７をフッ酸で除去する。
【００３１】
つぎに、図６に示すように、ゲート絶縁膜１７を除去した領域に、リフトオフ法を用いて、ソース電極Ｓおよびドレイン電極Ｄを形成する。ソース電極Ｓおよびドレイン電極Ｄは、電子供給層１６の表面側から、Ｔｉ層，Ａｌ層の順に形成されている。
Ｔｉ層の厚さは例えば２５ｎｍであり、Ａｌ層の厚さは例えば３００ｎｍである。Ｔｉ層およびＡｌ層は、スパッタ法または真空蒸着法によって形成される。その後、６００℃、１０分のアニール処理を行う。
【００３２】
その後、図７に示すように、リフトオフ法を用いて、ゲート絶縁膜１７上にゲート電極Ｇを形成する。ゲート電極Ｇは、ゲート絶縁膜１７の表面側から、Ｔｉ層，Ａｕ層の順に形成されている。Ｔｉ層，Ａｕ層の各層は、スパッタ法または真空蒸着法によって形成される。
これにより、図１に示すＧａＮ系半導体素子１が完成する。
【００３３】
以上説明した一実施形態に係るＧａＮ系半導体素子１によれば、次のような作用効果を奏する。
（１）ゲート絶縁膜１７として、ＳｉＯ2膜を、プラズマＣＶＤ（Ｐ-ＣＶＤ）法ではなく、常圧ＣＶＤ（ＡＰＣＶＤ）法により成膜しているので、高品質のＳｉＯ2膜を作製することができる。ＧａＮ系半導体素子１は、そのような高品質のＳｉＯ2膜をゲート絶縁膜１７として有しているので、十分なノーマリオフ特性が得られる。
【００３４】
図８は、ゲート絶縁膜１７として、ＡＰＣＶＤ法により成膜したＳｉＯ2膜を有する、実際に作製した実施例に係るＧａＮ系半導体素子１のＶg-Ｉd特性についての実験データと、ゲート絶縁膜１７として、Ｐ-ＣＶＤ法により成膜したＳｉＯ2膜を有する比較例に係るＧａＮ系半導体素子のＶg-Ｉd特性についての実験データと、を示している。
【００３５】
（実施例と比較例）
まず、次のような構造を有する本発明の実施例に係るＭＯＳＦＥＴを作製した。
（１１１）面を主表面とするＳｉからなる基板上に、厚さ１００ｎｍのＡｌＮ層１２と、厚さ２００ｎｍのＧａＮ層と厚さ２０ｎｍのＡｌＮ層とを交互に積層して形成した厚さがおよそ２μｍのバッファ層１３と、ｐ−ＧａＮ層からなる厚さ５００ｎｍのチャネル層１４とが形成されている。
チャネル層１４上には、アンドープＧａＮ（ｕ−ＧａＮ）からなる厚さ１００ｎｍの電子走行層１５と、ＡｌＧａＮからなる厚さ２０ｎｍの電子供給層１６とが順次積層されている。電子走行層１５および電子供給層１６の一部（ゲート電極形成領域）がチャネル層１４に到る深さまで除去され、リセス部１８が形成されている。
【００３６】
電子供給層１６上には、リセス部１８を挟んでＴｉ／Ａｌからなるソース電極Ｓおよびドレイン電極Ｄが形成されている。電子供給層１６上と、チャネル層１４の表面を底面とするリセス部１８の内表面上とに、ＳｉＯ2からなるゲート絶縁膜１７が形成され、さらにリセス部１８においてゲート絶縁膜１７上にはゲート電極Ｇが形成されている。ゲート絶縁膜１７は、ＡＰＣＶＤ法により成膜した。
ＡＰＣＶＤによるゲート絶縁膜１７の形成条件は、成長温度４００℃、成長圧力は常圧である。原料ガスとしてシラン、酸素を使用し、キャリアガスとして窒素を使用し、６０ｎｍの厚さに形成した。
【００３７】
比較例のＭＯＳＦＥＴは、ゲート絶縁膜１７としてのＳｉＯ2膜をＰ-ＣＶＤ法により成膜した点以外は、ＧａＮ系半導体素子１と同じ構成である。
Ｐ−ＣＶＤによるゲート絶縁膜１７は、シラン（ＳｉＨ4）と亜酸化窒素（Ｎ2Ｏ）を原料ガスとし、温度を３００℃、圧力を１７７Ｐａの条件下で形成した。
【００３８】
（動作条件）
図８の曲線３２は、上記の条件で作製した本発明の実施例に係るＭＯＳＦＥＴのＶg-Ｉd特性を、図８の曲線３０は比較例に係るＭＯＳＦＥＴのＶg-Ｉd特性をそれぞれ示している。実施例および比較例に係るＭＯＳＦＥＴは、ゲート絶縁膜１７としてのＳｉＯ2膜の製法のみ異なり、その他の構成は同じである。
Ｖds（ソース−ドレイン間電圧）を０．１Ｖに固定して、ゲート電圧を−１０Vから１５Vまで変化させた時のドレイン電流を測定した。
【００３９】
図８に示すように、実施例に係るＭＯＳＦＥＴでは、曲線３２を外挿する直線３２ａの最下点（Ｉd＝０となるゲート電圧Ｖg）が７（Ｖ）程度となり、０（Ｖ）を越えていることから、十分なノーマリオフ特性が得られていることが分かる。
これに対して、比較例のＧａＮ系半導体素子では、曲線３０を外挿する直線３０ａの最下点が０（Ｖ）を越えていないことから、十分なノーマリオフ特性が得られていないことが分かる。
【００４０】
＜ＳｉＯ2膜の赤外吸収スペクトル測定＞
次に、ＡＰＣＶＤ法により成膜したＳｉＯ2膜と、Ｐ−ＣＶＤ法によって形成したＳｉＯ2膜との特性について、図９及び図１０に基づいて説明する。
厚さ５００μｍのＳｉ基板上に、ＡＰＣＶＤ法により１μｍ厚のＳｉＯ2膜を成膜したサンプル１を作製した。図９（Ａ）の曲線ａは、このサンプル１のＳｉ基板側から赤外線を照射して、その透過光をフーリエ変換赤外分光法（ＦＴ-ＩＲ）によって測定した赤外吸収スペクトルのうち、２２００ｃｍ-1付近のスペクトルを示している。なお、図９（Ａ）に示すスペクトルは、Ｓｉ基板のみで透過光を測定したスペクトルを基準としたものである。図９（Ｂ）の波形ｂは曲線ａで示す赤外吸収スペクトルを微分した波形を示している。
【００４１】
また、同様に、厚さ５００μｍのＳｉ基板上に、Ｐ−ＣＶＤ法によって1μｍ厚のＳｉＯ2膜を成膜したサンプル２を作製した。図１０（Ａ）の曲線ｃは、このサンプル２のＳｉ基板側から赤外線を照射して、その透過光をフーリエ変換赤外分光法（ＦＴ-ＩＲ）によって測定した赤外吸収スペクトルのうち、２２００ｃｍ-1付近のスペクトルを示している。また、図１０（Ｂ）の波形ｄは曲線ｃで示す赤外吸収スペクトルを微分した波形を示している。
【００４２】
図９、１０の縦軸で示す吸光度は、サンプルを透過する前の赤外線の強度をＡとし、サンプルを透過した後の赤外線の強度をＢとしたとき、下記の式（１）で表される。
吸光度＝ｌｏｇ10（Ａ／Ｂ）・・・式（１）
【００４３】
ＡＰＣＶＤ法により成膜したＳｉＯ2膜の赤外吸収スペクトルは、図９（Ａ）のｅ部および図９（Ｂ）の波形ｂで示すように、照射した赤外線の波数２２４０［ｃｍ-1］付近に（波数２２００［ｃｍ-1］〜２２５０［ｃｍ-1］の範囲内に）、Ｓｉ−Ｈ結合の振動エネルギーに相当する赤外線の吸収ピークが現れていないことがわかる。このことから、ＡＰＣＶＤ法で成膜されたＳｉＯ2膜では、Ｓｉ−Ｈ結合の発生が抑制されていることがわかる。このことから、ＡＰＣＶＤ法で成膜されたＳｉＯ2膜には、Ｓｉ−Ｈ結合の原因となる未結合手の発生も抑制されており、これによってＳｉＯ2膜内での電荷の発生が抑制されていると推測される。
【００４４】
これに対して、Ｐ-ＣＶＤ法により成膜したＳｉＯ2膜の赤外吸収スペクトルには、図１０（Ａ）のｆ部および図１０（Ｂ）のｇ部で示すように、波数２２４０［ｃｍ-1］付近に、Ｓｉ−Ｈ結合の振動エネルギーに相当する赤外線の吸収ピークが現れていることがわかる。このことから、Ｐ-ＣＶＤ法で成膜されたＳｉＯ2膜では、Ｓｉ−Ｏ結合の一部が切れてＳｉにＨ（水素）が終端したＳｉ−Ｈ結合が発生していることがわかる。さらに、Ｐ-ＣＶＤ法で成膜されたＳｉＯ2膜では、Ｓｉ−Ｈ結合が発生していることから、Ｓｉに原子が終端していない未結合手が発生していることが推測される。ＳｉＯ2化合物に未結合手があり、その部分に正又は負の電荷が発生するために、ＧａＮ系半導体素子のしきい値の制御に悪影響を及ぼしていると考えられる。
【００４５】
これらのことから、ゲート絶縁膜１７として、ＡＰＣＶＤ法によりＳｉＯ2膜を成膜することにより、高品質なＳｉＯ2膜が得られる、しきい値を好適に制御することが可能となる。また、このような高品質なＳｉＯ2膜をゲート絶縁膜１７として有するため、ＧａＮ系半導体素子１では、十分なノーマリオフ特性を得ることができる。
なお、上記実施形態においては、電子供給層と電子走行層の組み合わせとしてＡｌＧａＮ／ＧａＮを例にとって記載したが、これ以外にも、ＡｌＩｎＧａＮ／ＧａＮ、ＧａＮ／ＩｎＧａＮ、ＧａＮ／ＧａＮＡｓ、ＧａＮ／ＧａＩｎＮＡｓＰ、ＧａＮ／ＧａＩｎＮＰ、ＧａＮ／ＧａＮＰ、ＡｌＧａＮＩｎＮＡｓＰ／ＧａＮ、または、ＡｌＧａＮ／ＡｌＩｎＧａＮなどの材料系の組み合わせを適用することが可能である。
【符号の説明】
【００４６】
１：ＧａＮ系半導体素子
１１：基板
１２：ＡｌＮ層
１３：バッファ層
１４：チャネル層
１５：電子走行層
１６：電子供給層
１７：ＳｉＯ2からなるゲート絶縁膜
１８：リセス部
【図１】
2010272728.tif 000003
【図２】
2010272728.tif 000004
【図３】
2010272728.tif 000005
【図４】
2010272728.tif 000006
【図５】
2010272728.tif 000007
【図６】
2010272728.tif 000008
【図７】
2010272728.tif 000009
【図８】
2010272728.tif 000010
【図９】
2010272728.tif 000011
【図１０】
2010272728.tif 000012
【図１１】
2010272728.tif 000013