(57)【要約】【課題】高速なキャリア周波数・位相変動、偏波変動に対して、ＦＩＲフィルタのタップ係数の更新を追従させ、信号品質を向上させること。【解決手段】フレーム同期クロック部１１は、受信信号に含まれる既知パターン部分の到来時間タイミングに同期したフレーム同期クロックを出力する。ＦＩＲフィルタ１４は、受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する。減算部１２は、ＦＩＲフィルタ１４から出力される等化後の出力パターンと、受信部で記憶している既知パターンを比較して、その誤差を算出する。ＦＩＲタップ係数制御部１３は、フレーム同期クロックを用いることで既知パターン部分において動作し、減算部１２から出力される誤差量が最小になるように、ＦＩＲフィルタ１４のＦＩＲタップ係数を制御する。【選択図】図１
2010268404.tif 000002
【特許請求の範囲】
【請求項１】
光ファイバ伝送システムにおいて利用される受信器におけるデジタル信号処理回路であって、
前記デジタル信号処理回路は、局発光を用いて、入力された信号光の光電界を直交する成分に分離してコヒーレント受信し、前記直交する成分の時間波形を入力とし、デジタル演算を用いて受信データを復調し、
受信信号に含まれる既知パターン部分の到来時間タイミングに同期したフレーム同期クロックを出力するフレーム同期クロック部と、
前記受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する適応等化フィルタと、
前記適応等化フィルタから出力される等化後の出力パターンと、受信部で記憶している既知パターンを比較して、その誤差を算出する減算器と、
前記フレーム同期クロックを用いることで既知パターン部分において動作し、前記減算器から出力される誤差量が最小になるように、前記適応等化フィルタのタップ係数を制御する適応等化タップ係数制御部と、
を備えることを特徴とするデジタル信号処理回路。
【請求項２】
光ファイバ伝送システムにおいて利用される受信器におけるデジタル信号処理回路であって、
前記デジタル信号処理回路は、局発光を用いて、入力された信号光の光電界を直交する成分に分離してコヒーレント受信し、前記直交する成分の時間波形を入力とし、デジタル演算を用いて受信データを復調し、
受信信号に含まれる既知パターン部分の到来時間タイミングに同期したフレーム同期クロックを検出して、出力するフレーム同期クロック部と、
前記受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する適応等化フィルタと、
前記適応等化フィルタから出力されるデータを入力して、デジタル判定後のパターンを出力する識別判定部と、
前記フレーム同期クロックを用いることで、受信信号の既知パターンが到来する時間部分では、受信部で記憶している既知パターンを目標パターンとして出力し、それ以外の時間部分では前記識別判定部から出力される判定後パターンを目標パターンとして出力するスイッチ部と、
前記適応等化フィルタから出力される等化後の出力パターンと、前記スイッチ部から出力される目標パターンとの誤差を算出する減算器と、
前記減算器から出力される誤差量が最小になるように、前記適応等化フィルタのタップ係数を制御する適応等化タップ係数制御部と、
を備えることを特徴とするデジタル信号処理回路。
【請求項３】
光ファイバ伝送システムにおいて利用される受信器におけるデジタル信号処理回路であって、
前記デジタル信号処理回路は、局発光を用いて、入力された信号光の光電界を直交する成分に分離してコヒーレント受信し、前記直交する成分の時間波形を入力とし、デジタル演算を用いて受信データを復調し、
受信信号に含まれる既知パターン部分の到来時間タイミングに同期したフレーム同期クロックを検出して、出力するフレーム同期クロック部と、
前記受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する適応等化フィルタと、
前記適応等化フィルタから出力されるデータを入力して、デジタル判定後のパターンを出力する識別判定部と、
前記適応等化フィルタから出力される等化後の出力パターンと、受信部で記憶している既知パターンとの誤差を算出する第一の減算器と、
前記適応等化フィルタから出力される等化後の出力パターンと、前記識別判定部から出力される判定後パターンとの誤差を算出する第二の減算器と、
前記フレーム同期クロックを用いることで、受信信号の既知パターンが到来する時間部分では、第一の減算器からの誤差を、それ以外の時間部分では第二の減算器から出力される誤差を出力するスイッチ部と、
前記スイッチ部から出力される誤差量が最小になるように、前記適応等化フィルタのタップ係数を制御する適応等化タップ係数制御部と、
を備えることを特徴とするデジタル信号処理回路。
【請求項４】
請求項１から３いずれかに記載のデジタル信号処理回路であって、
前記受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する適応等化フィルタと、
前記適応等化フィルタから出力される等化後の出力パターンと、受信部で記憶している既知パターンなどの目標パターンとの誤差を算出する減算器と、
前記減算器から出力される誤差量が最小になるように、前記適応等化フィルタのタップ係数を制御する適応等化タップ係数制御部と、
前記適応等化フィルタに入力される受信信号の周波数ずれを補正するための周波数補償部と、
前記適応等化タップ係数制御部から出力されるタップ係数から前記局発光と送信信号のキャリア周波数差を算出し、周波数補償部で与える周波数補償量を算出する周波数オフセット量算出部と、
を備えることを特徴とするデジタル信号処理回路。
【請求項５】
請求項１から４いずれかに記載のデジタル信号処理回路であって、
前記受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する適応等化フィルタと、
前記適応等化フィルタから出力される等化後の出力パターンと、受信部で記憶している既知パターンなどの目標パターンとの誤差を算出する減算器と、
前記減算器から出力される誤差量が最小になるように、前記適応等化フィルタのタップ係数を制御する適応等化タップ係数制御部と、
前記適応等化フィルタに入力される受信信号の周波数ずれを補正するための周波数補償部と、
前記目標パターンと適応等化フィルタ出力を比較して、誤差を算出し、タップ係数、及び周波数補償部の入力信号を用いて、前記誤差が最小になるように、周波数補償量を制御する周波数補償量制御部と、
を備えることを特徴とするデジタル信号処理回路。
【請求項６】
請求項１から５いずれかに記載のデジタル信号処理回路であって、
前記受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する適応等化フィルタと、
前記適応等化フィルタから出力される等化後の出力パターンと、受信部で記憶している既知パターンなどの目標パターンとの誤差を算出する減算器と、
前記減算器から出力される誤差量が最小になるように、前記適応等化フィルタのタップ係数を制御する適応等化タップ係数制御部と、
前記適応等化フィルタに入力される受信信号の周波数ずれを補正するための周波数補償部と、
適応等化フィルタ出力パターンから局発光と送信レーザの位相ずれ量を推定するキャリア位相推定部と、
前記キャリア位相推定部から出力される位相ずれ量の時間変化から前記局発光と送信レーザ光の周波数ずれ量を算出し、そのずれが小さくなるように前記周波数補償部の補償量を制御する周波数補償量制御部と、
前記キャリア位相推定部から出力される位相ずれ量を用いて、前記適応等化フィルタからの出力信号の位相を補償する位相補償部と、
を備えることを特徴とするデジタル信号処理回路。
【請求項７】
光ファイバ伝送システムにおいて利用される受信器におけるデジタル信号処理回路であって、
前記デジタル信号処理回路は、局発光を用いて、入力された信号光の光電界を直交する成分に分離してコヒーレント受信し、前記直交する成分の時間波形を入力とし、デジタル演算を用いて受信データを復調し、
前記受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する第一の適応等化フィルタと、
前記第一の適応等化フィルタからの出力信号の振幅が一定になるように前記第一の適応等化フィルタのタップ係数を制御する第一の適応等化タップ係数制御部と、
前記第一の適応等化フィルタからの出力を用いて、前記局発光と送信レーザ光のキャリア位相ずれ量を推定するキャリア位相推定部と、
前記受信信号にキャリア位相推定部から出力される位相ずれ量を用いて、受信信号のキャリア位相ずれ量を補償する位相補償部と、
前記位相補償部からの出力信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する第二の適応等化フィルタと、
前記第二の適応等化フィルタからの出力信号と、受信部で記憶している既知の目標パターンとの誤差が最小になるように前記第二の適応等化フィルタのタップ係数を制御する第二の適応等化タップ係数制御部と、
を備えることを特徴とするデジタル信号処理回路。
【請求項８】
請求項７記載のデジタル信号処理回路であり、
前記位相補償部への入力される信号パターンの到来時間と、前記キャリア位相推定部が出力する位相ずれ量が適応できる信号パターンの到来時間が一致するように、遅延量をあたえる遅延部を備えることを特徴とするデジタル信号処理回路。
【請求項９】
請求項７又は８記載のデジタル信号処理回路であり、
受信信号に含まれる既知パターン部分の到来時間タイミングに同期したフレーム同期クロックを検出して、出力するフレーム同期クロック部と、
前記フレーム同期クロック部から出力されるフレーム同期クロックを用いることで、既知パターン部分においてのみ前記第二の適応等化フィルタタップ係数を更新するように制御することを特徴とする第二の適応等化タップ係数制御部と、
を備えることを特徴とするデジタル信号処理回路。
【請求項１０】
請求項7から９のいずれかに記載のデジタル信号処理回路であって、
適応等化フィルタから出力されるデータを入力して、デジタル判定後のパターンを出力する識別判定部と、
前記適応等化フィルタから出力される等化後の出力パターンと、受信部で記憶している既知パターンとの誤差を算出する第一の減算器と、
前記適応等化フィルタから出力される等化後の出力パターンと、識別判定部から出力される判定後パターンとの誤差を算出する第二の減算器と、
前記フレーム同期クロックを用いることで、受信信号の既知パターンが到来する時間部分では、受信部で記憶している既知パターンを目標パターンとして出力し、それ以外の時間部分では前記識別判定部から出力される判定後パターンを目標パターンとして出力するスイッチ部と、
前記第二の適応等化フィルタからの出力信号と、前記スイッチ部から出力される目標パターンとの誤差が最小になるように前記第二の適応等化フィルタのタップ係数を制御する第二の適応等化タップ係数制御部と、
を備えることを特徴とするデジタル信号処理回路。
【請求項１１】
請求項７から１０のいずれかに記載のデジタル信号処理回路であり、
前記キャリア位相推定部が既知パターンを入力し、既知パターン到来時間部分においては、既知パターンと前記第一の適応等化フィルタの出力パターンとを比較することでキャリア位相ずれを検出し、前記第一の適応等化フィルタからの出力信号のみから推定したキャリア位相ずれと合成して、位相回転量を出力するキャリア位相推定部を備えることを特徴とするデジタル信号処理回路。
【請求項１２】
請求項７から１１のいずれかに記載のデジタル信号処理回路であり、
前記第一の適応等化フィルタ、および位相補償部に入力される受信信号の周波数ずれを補正するための周波数補償部と、
前記キャリア位相推定部から出力される位相ずれ量の時間変化から前記局発光と送信レーザ光の周波数ずれ量を算出し、そのずれが小さくなるように前記周波数補償部の補償量を制御する周波数補償量制御部と、
を備えることを特徴とするデジタル信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号処理回路に関する。
【背景技術】
【０００２】
光伝送システムの大容量化が望まれており、そこでは従来システムの伝送距離を維持しつつ、伝送容量の増大を実現することが必要となる。現在、光ファイバの伝送可能な帯域はほぼ限界近くまで使用されており、同じ伝送帯域でさらに多くの情報を伝達できる周波数利用効率の高い伝送方式が望まれている。
偏波多重方式は、周波数利用効率を２倍にできる有望な手法である。受信端では、光ファイバ伝送中に偏波が回転するため、受信端においてこの偏波を分離する方法として、デジタル信号処理を用いた偏波分離を行う方法がある。そこでは、ＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ；適応等化）フィルタを用いて受信した２つの直交成分を合成することで、多重された２つの偏波成分を分離することが可能である(非特許文献１、２)。また、このＦＩＲフィルタは、波長分散の残留成分、キャリア位相ずれ、偏波モード分散など信号歪み要因を補償する役割も担っている。ＦＩＲフィルタの最適なタップ係数を推定する方法として、ブラインド推定法と既知信号を用いて推定する方法がある。既知信号を用いて推定する方法では、既知信号と受信信号との誤差が最小になるように、ＬＭＳ(Least Mean Square:最小平均二乗)などのアルゴリズムを用いてフィルタタップ係数を推定する。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】H.Masuda、外１３名、”No-Guard-Interval Coherent OFDM Transmission over 6,248km using SNR Maximized Second-order DRA in the Extended L-band”、［online］、Optical Society of America、[平成２１年５月１２日検索]、インターネット〈URL: http://www.opticsinfobase.org/abstract.cfm?URI=NFOEC-2009-PDPB5〉
【非特許文献２】Jianjun Yu、外２名、”Polarization insensitive wavelength conversion for 4×112Gbit/s polarization multiplexing RZ-QPSK signals”、［online］、Optical Society of America、[平成２１年５月１２日検索]、インターネット〈URL: http://www.opticsinfobase.org/oe/abstract.cfm?uri=oe-16-26-21161〉
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、光通信では送信側と受信側に別々のレーザを用いており、その２つのレーザはそれぞれ独立に動作している。レーザの発振周波数は制御されているものの、その周波数には数ＧＨｚ程度のずれがあり、また時間変動する。また、レーザの発振周波数は、共振モードの競合などによりホップする場合もある。また、周波数制御のために意図的にディザリングを掛ける方式もある。このように、キャリア周波数・位相は高速に時間変動する。また、偏波の急激な変動も想定される。
しかしながら、従来技術においては、このような高速なキャリア周波数・位相変動、偏波変動に対して、ＦＩＲフィルタのタップ係数の更新を追従させることができず、信号品質が低下するという欠点があった。
【０００５】
本発明は上記の点に鑑みてなされたものであり、その目的は、高速なキャリア周波数・位相変動、偏波変動に対して、ＦＩＲフィルタのタップ係数の更新を追従させることができ、信号品質を向上させることができるデジタル信号処理回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は上記の課題を解決するためになされたものであり、本発明は、光ファイバ伝送システムにおいて利用される受信器におけるデジタル信号処理回路であって、前記デジタル信号処理回路は、局発光を用いて、入力された信号光の光電界を直交する成分に分離してコヒーレント受信し、前記直交する成分の時間波形を入力とし、デジタル演算を用いて受信データを復調し、受信信号に含まれる既知パターン部分の到来時間タイミングに同期したフレーム同期クロックを出力するフレーム同期クロック部と、前記受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する適応等化フィルタと、前記適応等化フィルタから出力される等化後の出力パターンと、受信部で記憶している既知パターンを比較して、その誤差を算出する減算器と、前記フレーム同期クロックを用いることで既知パターン部分において動作し、前記減算器から出力される誤差量が最小になるように、前記適応等化フィルタのタップ係数を制御する適応等化タップ係数制御部と、を備えることを特徴とするデジタル信号処理回路である。
【０００７】
また、本発明は、光ファイバ伝送システムにおいて利用される受信器におけるデジタル信号処理回路であって、前記デジタル信号処理回路は、局発光を用いて、入力された信号光の光電界を直交する成分に分離してコヒーレント受信し、前記直交する成分の時間波形を入力とし、デジタル演算を用いて受信データを復調し、受信信号に含まれる既知パターン部分の到来時間タイミングに同期したフレーム同期クロックを検出して、出力するフレーム同期クロック部と、前記受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する適応等化フィルタと、前記適応等化フィルタから出力されるデータを入力して、デジタル判定後のパターンを出力する識別判定部と、前記フレーム同期クロックを用いることで、受信信号の既知パターンが到来する時間部分では、受信部で記憶している既知パターンを目標パターンとして出力し、それ以外の時間部分では前記識別判定部から出力される判定後パターンを目標パターンとして出力するスイッチ部と、前記適応等化フィルタから出力される等化後の出力パターンと、前記スイッチ部から出力される目標パターンとの誤差を算出する減算器と、前記減算器から出力される誤差量が最小になるように、前記適応等化フィルタのタップ係数を制御する適応等化タップ係数制御部と、を備えることを特徴とするデジタル信号処理回路である。
【０００８】
また、本発明は、光ファイバ伝送システムにおいて利用される受信器におけるデジタル信号処理回路であって、前記デジタル信号処理回路は、局発光を用いて、入力された信号光の光電界を直交する成分に分離してコヒーレント受信し、前記直交する成分の時間波形を入力とし、デジタル演算を用いて受信データを復調し、受信信号に含まれる既知パターン部分の到来時間タイミングに同期したフレーム同期クロックを検出して、出力するフレーム同期クロック部と、前記受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する適応等化フィルタと、前記適応等化フィルタから出力されるデータを入力して、デジタル判定後のパターンを出力する識別判定部と、前記適応等化フィルタから出力される等化後の出力パターンと、受信部で記憶している既知パターンとの誤差を算出する第一の減算器と、前記適応等化フィルタから出力される等化後の出力パターンと、前記識別判定部から出力される判定後パターンとの誤差を算出する第二の減算器と、前記フレーム同期クロックを用いることで、受信信号の既知パターンが到来する時間部分では、第一の減算器からの誤差を、それ以外の時間部分では第二の減算器から出力される誤差を出力するスイッチ部と、前記スイッチ部から出力される誤差量が最小になるように、前記適応等化フィルタのタップ係数を制御する適応等化タップ係数制御部と、を備えることを特徴とするデジタル信号処理回路である。
【０００９】
また、本発明は、上記のデジタル信号処理回路であって、前記受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する適応等化フィルタと、前記適応等化フィルタから出力される等化後の出力パターンと、受信部で記憶している既知パターンなどの目標パターンとの誤差を算出する減算器と、前記減算器から出力される誤差量が最小になるように、前記適応等化フィルタのタップ係数を制御する適応等化タップ係数制御部と、前記適応等化フィルタに入力される受信信号の周波数ずれを補正するための周波数補償部と、前記適応等化タップ係数制御部から出力されるタップ係数から前記局発光と送信信号のキャリア周波数差を算出し、周波数補償部で与える周波数補償量を算出する周波数オフセット量算出部と、を備えることを特徴とする。
【００１０】
また、本発明は、上記のデジタル信号処理回路であって、前記受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する適応等化フィルタと、前記適応等化フィルタから出力される等化後の出力パターンと、受信部で記憶している既知パターンなどの目標パターンとの誤差を算出する減算器と、前記減算器から出力される誤差量が最小になるように、前記適応等化フィルタのタップ係数を制御する適応等化タップ係数制御部と、前記適応等化フィルタに入力される受信信号の周波数ずれを補正するための周波数補償部と、前記目標パターンと適応等化フィルタ出力を比較して、誤差を算出し、タップ係数、及び周波数補償部の入力信号を用いて、前記誤差が最小になるように、周波数補償量を制御する周波数補償量制御部と、を備えることを特徴とする。
【００１１】
また、本発明は、上記のデジタル信号処理回路であって、前記受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する適応等化フィルタと、前記適応等化フィルタから出力される等化後の出力パターンと、受信部で記憶している既知パターンなどの目標パターンとの誤差を算出する減算器と、前記減算器から出力される誤差量が最小になるように、前記適応等化フィルタのタップ係数を制御する適応等化タップ係数制御部と、前記適応等化フィルタに入力される受信信号の周波数ずれを補正するための周波数補償部と、適応等化フィルタ出力パターンから局発光と送信レーザの位相ずれ量を推定するキャリア位相推定部と、前記キャリア位相推定部から出力される位相ずれ量の時間変化から前記局発光と送信レーザ光の周波数ずれ量を算出し、そのずれが小さくなるように前記周波数補償部の補償量を制御する周波数補償量制御部と、前記キャリア位相推定部から出力される位相ずれ量を用いて、前記適応等化フィルタからの出力信号の位相を補償する位相補償部と、を備えることを特徴とする。
【００１２】
また、本発明は、光ファイバ伝送システムにおいて利用される受信器におけるデジタル信号処理回路であって、前記デジタル信号処理回路は、局発光を用いて、入力された信号光の光電界を直交する成分に分離してコヒーレント受信し、前記直交する成分の時間波形を入力とし、デジタル演算を用いて受信データを復調し、前記受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する第一の適応等化フィルタと、前記第一の適応等化フィルタからの出力信号の振幅が一定になるように前記第一の適応等化フィルタのタップ係数を制御する第一の適応等化タップ係数制御部と、前記第一の適応等化フィルタからの出力を用いて、前記局発光と送信レーザ光のキャリア位相ずれ量を推定するキャリア位相推定部と、前記受信信号にキャリア位相推定部から出力される位相ずれ量を用いて、受信信号のキャリア位相ずれ量を補償する位相補償部と、前記位相補償部からの出力信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるタップ係数を掛けて、加算する第二の適応等化フィルタと、
前記第二の適応等化フィルタからの出力信号と、受信部で記憶している既知の目標パターンとの誤差が最小になるように前記第二の適応等化フィルタのタップ係数を制御する第二の適応等化タップ係数制御部と、を備えることを特徴とするデジタル信号処理回路である。
【００１３】
また、本発明は、上記のデジタル信号処理回路であって、前記位相補償部への入力される信号パターンの到来時間と、前記キャリア位相推定部が出力する位相ずれ量が適応できる信号パターンの到来時間が一致するように、遅延量をあたえる遅延部を備えることを特徴とする。
【００１４】
また、本発明は、上記のデジタル信号処理回路であって、受信信号に含まれる既知パターン部分の到来時間タイミングに同期したフレーム同期クロックを検出して、出力するフレーム同期クロック部と、前記フレーム同期クロック部から出力されるフレーム同期クロックを用いることで、既知パターン部分においてのみ前記第二の適応等化フィルタタップ係数を更新するように制御することを特徴とする第二の適応等化タップ係数制御部と、を備えることを特徴とする。
【００１５】
また、本発明は、上記のデジタル信号処理回路であって、適応等化フィルタから出力されるデータを入力して、デジタル判定後のパターンを出力する識別判定部と、前記適応等化フィルタから出力される等化後の出力パターンと、受信部で記憶している既知パターンとの誤差を算出する第一の減算器と、前記適応等化フィルタから出力される等化後の出力パターンと、識別判定部から出力される判定後パターンとの誤差を算出する第二の減算器と、前記フレーム同期クロックを用いることで、受信信号の既知パターンが到来する時間部分では、受信部で記憶している既知パターンを目標パターンとして出力し、それ以外の時間部分では前記識別判定部から出力される判定後パターンを目標パターンとして出力するスイッチ部と、前記第二の適応等化フィルタからの出力信号と、前記スイッチ部から出力される目標パターンとの誤差が最小になるように前記第二の適応等化フィルタのタップ係数を制御する第二の適応等化タップ係数制御部と、を備えることを特徴とする。
【００１６】
また、本発明は、上記のデジタル信号処理回路であって、前記キャリア位相推定部が既知パターンを入力し、既知パターン到来時間部分においては、既知パターンと前記第一の適応等化フィルタの出力パターンとを比較することでキャリア位相ずれを検出し、前記第一の適応等化フィルタからの出力信号のみから推定したキャリア位相ずれと合成して、位相回転量を出力するキャリア位相推定部を備えることを特徴とする。
【００１７】
また、本発明は、上記のデジタル信号処理回路であって、前記第一の適応等化フィルタ、および位相補償部に入力される受信信号の周波数ずれを補正するための周波数補償部と、前記キャリア位相推定部から出力される位相ずれ量の時間変化から前記局発光と送信レーザ光の周波数ずれ量を算出し、そのずれが小さくなるように前記周波数補償部の補償量を制御する周波数補償量制御部と、を備えることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、デジタル信号処理回路は、ＦＩＲフィルタから出力される等化後の出力パターンと受信部で記憶している既知パターンを比較してその誤差を算出し、誤差量が最小になるようにＦＩＲフィルタのタップ係数を更新するので、高速なキャリア周波数・位相変動、偏波変動に対して、ＦＩＲフィルタのタップ係数の更新を追従させることができ、信号品質を向上させることができる。
また、本発明によれば、デジタル信号処理回路は、受信信号の既知パターンが到来する時間部分では、受信部で記憶している既知パターンを目標パターンとして出力し、それ以外の時間部分では、識別判定部から出力される判定後パターンを目標パターンとして出力し、等化後の出力パターンと目標パターンとの誤差量が最小になるように、ＦＩＲフィルタのタップ係数を更新する。これにより、デジタル信号処理回路は、受信信号に頻繁に既知パターンを挿入しなくても、ＦＩＲタップ係数が追従でき、信号品質を向上させることができる。また、信号に頻繁に既知パターンを挿入して、ペイロード部分が少なくなり、データの伝送効率が劣化することを防止することができる。さらに、時間変動要因によって受信信号が徐々に変化する場合でも、その変動に対してＦＩＲタップ係数を追従することができ、信号品質を向上させることができる。
また、本発明によれば、デジタル信号処理回路は、ＦＩＲフィルタ出力パターンから局発光と送信レーザの位相ずれ量を推定し、位相ずれ量の時間変化から局発光と送信レーザ光の周波数ずれ量を算出し、そのずれが小さくなるように周波数補償部の補償量を制御する。これにより、デジタル信号処理回路は、送信端のレーザ光と受信端の局発光の間の周波数差、位相差ずれの時間変化がある場合であっても、位相回転に追従してＦＩＲタップ係数を追従することができ、信号品質を向上させることができる。
また、本発明によれば、デジタル信号処理回路は、ＦＩＲタップ係数又は位相回転量から局発光と送信信号のキャリア周波数差を算出して周波数補償量を算出し、算出した周波数補償量に基づいてＦＩＲフィルタに入力される受信信号の周波数ずれを補正する。これにより、デジタル信号処理回路は、送信端のレーザ光と受信端の局発光の間の周波数差がある場合であっても、周波数ずれを補償してＦＩＲタップ係数を追従することができ、信号品質を向上させることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態に係るデジタル信号処理回路を示す概略ブロック図である。
【図２】本実施形態に係るデジタル信号処理回路を示す別の概略ブロック図である。
【図３】本実施形態に係るフレーム同期クロック抽出の一例を示す概略図である。
【図４】本発明の第２の実施形態に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【図５】本実施形態の変形例に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【図６】本実施形態に係るスイッチ部での切り替えを示す概略図である。
【図７】本発明の第３の実施形態に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【図８】本実施形態の変形例１に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【図９】本実施形態の変形例２に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【図１０】位相補償による効果の実験評価を示す概略図である。
【図１１】ＬＭＳ収束係数とＱ値との関係を示す概略図である
【図１２】フレームサイズ依存性の実験評価結果の一例を示す概略図である。
【図１３】本実施形態の変形例３に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【図１４】本実施形態の変形例４に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【図１５】フレームサイズ依存性の実験評価結果の別の一例を示す概略図である。
【図１６】本実施形態の変形例５に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【図１７】本発明の第４の実施形態に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【図１８】本実施形態に係る周波数オフセット量算出部の構成を示す概略ブロック図である。
【図１９】本実施形態の変形例１に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【図２０】フレームサイズ依存性の実験評価結果の別の一例を示す概略図である。
【図２１】本実施形態の変形例２に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【図２２】本実施形態の変形例３に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【図２３】本発明の第５の実施形態に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【図２４】本発明の第６の実施形態に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【図２５】本実施形態の変形例１に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【図２６】本実施形態の変形例２に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【図２７】本実施形態の変形例３に係るデジタル信号処理回路の構成を示す概略ブロック図である。
【発明を実施するための形態】
【００２０】
（第１の実施形態）
以下、図面を参照しながら本発明の第１の実施形態について詳しく説明する。
光ファイバ伝送を行う受信端では、偏波多重信号光を局発光を用いてコヒーレント受信する場合、直交する偏波、Ｘ偏波、Ｙ偏波の２つの成分の時間波形を得る。さらに、信号は光搬送波に乗って送信されるため、その波動として与えられるため、直交する２つの成分を有しており、最も一般的な直交分離法として局発光と同位相成分と直交位相成分に分離する方法がある。従って、デジタル信号処理部には４つの直交する成分が入力される。直交する同位相成分と直交位相成分については、複素数を用いることで１つの数値として表すことができるため、同位相成分と直交位相成分を合成して複素数で表すことにする。
【００２１】
光ファイバ伝送においては、光ファイバ伝送路が有する波長分散を受けるため、受信信号は波長分散を受けて波形が劣化した信号が受信される。一般に、波長分散による時間の広がりは大きいため、この補償にはタップ数が大きいＦＩＲフィルタを用いる。ここでは、波長分散を補償した後の信号を対象としている。
偏波多重信号光は、光信号が有する偏波の自由度を用いて、その２つの偏波に別々データを載せて送信する。しかし、光ファイバ伝送路では、偏波がランダムに回転するため、受信端で検出される直交する一方の偏波成分としては、送信端の２つの直交偏波成分が混ざり合ったものが検出される。このため、受信端で検出された２つの成分から送信端で送信された２つの直交成分を推定する必要があり、ＦＩＲフィルタを用いることで分離できる。そこでは、そのＦＩＲフィルタのタップ係数（ＦＩＲタップ係数という）を的確に推定する必要があり、その方法として既知信号を用いてＦＩＲタップ係数を推定するための構成を述べる。
【００２２】
送受信信号は、既知パターンが挿入された部分と、送信したデータが挿入されたペイロード部分から構成され、２つの部分をあわせたものをフレームと呼ぶ。一般に、クライアント信号のデータ転送効率を高めるため、ペイロード部がフレームの大きな割合を占める。そして、既知信号部分はある一定の時間間隔で挿入することを想定する。まず、受信端では既知信号を用いて、最適なＦＩＲフィルタのＦＩＲタップ係数を推定する。従って、受信された信号に含まれる既知信号が到来する時間タイミングを検出し、それを維持する必要がある。ここでは、フレーム内の既知信号が到来する時間タイミングをフレーム同期クロックと呼ぶことにする。
【００２３】
図１、図２は、本発明の第１の実施形態に係るデジタル信号処理回路１を示す概略ブロック図である。なお、このデジタル信号処理回路１は、光ファイバ伝送を行う受信端に備えられる。
図１において、フレーム同期クロック部１１は、受信信号に含まれる既知パターン部分の到来時間タイミングに同期したフレーム同期クロックを出力する。ＦＩＲフィルタ１４（適応等化フィルタ）は、受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるＦＩＲタップ係数を掛けて、加算する。減算部１２（減算器）は、ＦＩＲフィルタ１４から出力される等化後の出力パターンと、受信部で記憶している既知パターンを比較して、その誤差を算出する。ＦＩＲタップ係数制御部１３（適応等化タップ係数制御部）は、フレーム同期クロックを用いることで既知パターン部分において動作し、減算部１２から出力される誤差量が最小になるように、ＦＩＲフィルタ１４のＦＩＲタップ係数を制御する。具体的には、ＦＩＲタップ係数制御部１３は、誤差量が最小になるＦＩＲタップ係数を算出し、ＦＩＲフィルタ１４に出力する。
図２のＦＩＲフィルタ１４内で、文字列「Ｔ」が記載されたブロック（例えば、符号１４１を付したブロック；遅延部）は、入力された受信信号に遅延を与える。また、▽の図形のブロック（例えば、符号１４１を付したブロック；乗算部）は、入力信号を乗算する。また、文字列「＋」が記載されたブロック（例えば、符号１４３を付したブロック；加算部）は、信号を加算することを示す。なお、減算部１２及びＦＩＲタップ係数制御部１３が持つ機能は、それぞれ、図１の減算部１２及びＦＩＲタップ係数制御部１３が持つ機能と同じであるので説明は省略する。
【００２４】
図１の構成では、フレーム同期クロックをＦＩＲフィルタ係数制御部１３に入力して、受信信号に含まれる既知パターン部分と、受信端で記憶している標本既知パターンを比較する際に、両者の時間フェーズが完全に一致するようにしている。
図2は、ＦＩＲフィルタ１４として、２つの入力信号に対してそれぞれ異なる時間遅延を与えた成分に重みをつけて加算するトランスバーサル型のＦＩＲフィルタを用いる構成の例である。図２の構成は、Ｘ偏波、Ｙ偏波の２つの入力成分から、Ｘ偏波、もしくはＹ偏波の一方の成分を抽出する構成である。従って、このような構成が各偏波出力に対して必要になる。ＦＩＲタップ係数制御部１３は、２つの偏波出力に対して協調して動作してもよい。
図２に示すように、Ｘ偏波の受信成分と、Ｙ偏波の受信成分には、個別にそれぞれのＦＩＲフィルタのタップ係数を最適化する必要がある。光伝送においては、キャリア周波数が数百ＴＨｚ（テラヘルツ）などが非常に高いため、キャリアの位相雑音が大きい。また、例えば自己位相変調、相互位相変調などの伝送路の光非線形効果によってキャリア位相の変動が発生する性質がある。また、光ファイバの伝送距離が長く、その振動が音響光学効果などを介して光信号の変動を発生することによって、高速に偏波変動が発生することもある。また、受信端での局発光とのミキシングに用いる９０度ハイブリッド、偏波分離器などの調整不完全性、時間変動によって、Ｘ偏波、Ｙ偏波それぞれの受信信号が、個別の位相変動を受けることもある。以上のことから、Ｘ偏波、Ｙ偏波に対して、個別にＦＩＲタップ係数の最適化制御することが受信品質の向上につながる。
また、ＦＩＲタップ係数の制御においては、時間平均をするため更新速度が比較的遅い特徴がある。一方、キャリア位相変動は高速に発生する特徴がある。キャリア位相変動分を別に検知して、その補償を高速に実施する方法が有効である。また、受信信号のＸ偏波成分、Ｙ偏波成分の個別の位相変動を受ける特徴があるが、パイロット信号を用いることによって、左記の個別の位相変動を検出することが可能になる。
【００２５】
まず、初期のフレーム同期クロックを検出する段階では、その検出が容易な特別な送信データパターンを送信して、受信端で解析することでフレーム同期クロックを確立する。一旦フレーム同期が確立すると、その維持が課題となる。
図３は、本実施形態に係るフレーム同期クロック抽出の一例を示す概略図である。この図において、ＦＩＲフィルタ１４から出力される信号の既知信号部分、及びその前後数シンボルを抜き出し、それと標本既知パターンの相互相関をとる。ここで、相互相関をとる際に、両者にシンボル単位の時間ずれを与えて、スイープし、相関が最も高い部分をピーク検出することで、フレーム同期クロックを検出、維持できる。また、相互相関を取る際に、受信既知パターン、及び標本既知パターンをＦＦＴなどを用いてフーリエ変換し、一方を一方で割り算する。さらに、それを逆フーリエ変換することで、相互相関のピークを検出することができる。
【００２６】
既知パターンを用いたＦＩＲフィルタタップ係数推定では、既知パターンが到来した際にＦＩＲタップ係数の更新が可能である。従って、図３の構成では、フレーム同期クロックを用いて、既知パターンが到来した際に、受信信号中の既知パターンと、受信端で記憶している標本既知パターンの誤差を反映してＦＩＲタップ係数の更新を実施する。この際、減算部１２に入力される標本既知パターン、ＦＩＲフィルタ出力パターン、ＦＩＲ入力パターンの時間フェーズを一致させる必要がある。ＦＩＲフィルタ入力と、ＦＩＲフィルタ出力の時間フェーズは固定されているため、受信端デジタル演算回路内のそれぞれの信号の伝播路中に遅延器、バッファなどを挿入するなどして、時間フェーズを一致させることができる。設計時に両者の時間フェーズが一致するように、設計してもよい。また、既知パターンの時間フェーズは、生成部にもフレーム同期クロックを提供して、発生部で同期したパターンを生成してもよい。また、既知パターンの伝播路中にバッファなどを挿入して、時間フェーズをあわせてもよい。
また、フレームにおけるペイロード部分の時間長を、既知信号部分の時間長の整数倍に設定することで、既知パターンを繰り返し発生し続けるだけで、自動的にＦＩＲフィルタ出力パターン、入力パターン、既知パターンの時間フェーズを同期できる。
【００２７】
ＦＩＲタップ係数制御部１３においては、受信された既知パターンと受信端で記憶している既知パターンの誤差をとり、その誤差が最小になるようにＦＩＲタップ係数を更新する。その具体的な方法として、最小平均二乗（ＬＭＳ）アルゴリズムがある。この方法は、徐々に誤差が小さくなるようにＦＩＲタップ係数を変化させて、最適なＦＩＲタップ係数まで落とし込む方法である。具体的には、以下のような数値演算を実施する。ただし、ｋ番目のシンボルにおけるＸ偏波、Ｙ偏波の誤差量をそれぞれｅ＿ｘ（ｋ）、ｅ＿ｙ（ｋ）、 Ｘ偏波、Ｙ偏波のＦＩＲフィルタ出力をそれぞれＸ＿ｒ、Ｙ＿ｒ、 パイロット信号のＸ偏波、Ｙ偏波の目標信号をそれぞれＸ＿ｐ、Ｙ＿ｐ、Ｘ偏波、Ｙ偏波のＦＩＲフィルタ入力をそれぞれｘ＊、ｙ＊、ＦＩＲフィルタのＦＩＲタップ係数をＨ＿ｘｘ、Ｈ＿ｘｙ、Ｈ＿ｙｘ、Ｈ＿ｙｙ、収束係数をｍとする。
【００２８】
誤差は、ｅ＿ｘ（ｋ）＝Ｘ＿ｐ−Ｘ＿ｒ、ｅ＿ｙ（ｋ）＝Ｙ＿ｐ−Ｙ＿ｒで表わされる。また、ＦＩＲタップ係数の更新は、次式（１）で表わされる。
【００２９】
【数１】
2010268404.tif 000003
【００３０】
従って、既知信号の部分が到来したタイミングにおいて、上記のＦＩＲタップ係数の更新を実施する。
【００３１】
このように、本実施形態によれば、デジタル信号処理回路１は、ＦＩＲフィルタから出力される等化後の出力パターンと受信部で記憶している既知パターンを比較してその誤差を算出し、誤差量が最小になるように、ＦＩＲタップ係数を更新する。これにより、デジタル信号処理回路１は、高速なキャリア周波数・位相変動、偏波変動に対して、ＦＩＲタップ係数の更新を追従させることができ、信号品質を向上させることができる。
【００３２】
（第２の実施形態）
以下、図面を参照しながら本発明の第２の実施形態について詳しく説明する。
第１の実施形態に係るデジタル信号処理回路１では、既知パターン以外の時間においては、ＦＩＲタップ係数を制御していないため、既知パターンを偏波状態、波長分散、偏波モード分散、送信レーザの周波数・位相、受信端ＬＯ(Ｌｏｃａｌ  Ｏｓｃｉｌｌａｔｏｒ)レーザ(局発光)の周波数・位相などの時間的な変動要因の変動時間に対して、十分頻繁に既知パターンを挿入する必要が生じる。また、上記の時間変動要因によって受信信号が徐々に変化する場合には、その変動に対してＦＩＲタップ係数が追従できないため、誤り率の向上など受信信号品質の劣化が避けられない。
本実施形態に係るデジタル信号処理回路では、受信信号に既知パターンが含まれない時間、つまりペイロード部分では、ＦＩＲフィルタの後にデジタル判定した判定後パターンを、既知パターンの代わりに目標パターンとして用いて、その誤差が最小になるようにＦＩＲタップ係数を推定する。
【００３３】
図４は、本発明の第２の実施形態に係るデジタル信号処理回路２の構成を示す概略ブロック図である。デジタル信号処理回路２では、フレーム同期クロックを用いて、既知パターン部分では目標パターンとして既知パターンを、その他のペイロード部分では判定後のパターンを出力するようなスイッチ部を用いることで、目標パターンを切り替える。
【００３４】
図４において、識別判定部２６は、ＦＩＲフィルタ１４から出力されるデータを入力して、デジタル判定後のパターンを出力する。例えばＱＰＳＫの場合、９０度ずつシフトした４つの決められたシンボル位置がある。一方、識別判定部２６に入力される信号は、波形劣化、雑音によりランダムな位置となる。識別判定部２６が、これを決められた４つのシンボル位置のどれかとして判断することをデジタル判定という。また、４つのシンボル位置として生成した信号系列をデジタル判定後パターンという。スイッチ部２５は、フレーム同期クロックを用いることで、受信信号の既知パターンが到来する時間部分では、受信端で記憶している既知パターンを目標パターンとして出力し、それ以外の時間部分では識別判定部２６から出力される判定後パターンを目標パターンとして出力する。例えば、スイッチ部２５は、フレーム同期クロックが入力された時間を既知パターンが到来する時間部分の開始時間として選択し、既知パターンの信号の入力を選択する。スイッチ部２５は、この開始時間から予め記憶する既知パターンの時間部分の時間を計時し、この時間が経過した時間をペイロード部分の時間部分の開始時間として選択し、判定後パターンの信号の入力に切り替える。減算部１２は、ＦＩＲフィルタ１４から出力される等化後の出力パターンと、スイッチ部２５から出力される目標パターンとの誤差を算出する。ＦＩＲタップ係数制御部１３は、減算部１２から出力される誤差量が最小になるように、ＦＩＲフィルタ１４のＦＩＲタップ係数を制御する。なお、図４において、フレーム同期クロック部１１及びＦＩＲフィルタ１４が持つ機能は、第１の実施形態に係るデジタル信号処理回路１のものと同じであるので説明は省略する。
【００３５】
図4では、同じく既知パターン部分では、受信端で生成した既知パターンを用いて、それ以外の部分ではデジタル判定後のパターンを用いて、ＦＩＲタップ係数を制御する。デジタル信号処理回路２と、第１の実施形態に係るデジタル信号処理回路１（図１）との差分は、既知パターンから算出された誤差量と、判定後パターンから算出された誤差量を、スイッチ部２５（スイッチ部）で切り替える点である。
【００３６】
また、図５に示すように、既知パターンと判定後パターンをある結合割合で持って、結合してＦＩＲタップ係数制御部１３に入力する。既知パターンによるｘ偏波、ｙ偏波の誤差量をそれぞれｅ＿ｔ＿ｘ、ｅ＿ｔ＿ｙ、判定後パターンによる誤差量をｅ＿ｄ＿ｘ、ｅ＿ｄ＿ｙとし、それらの結合割合をα、βとすると、ＦＩＲタップ係数制御部１３に提供する誤差量ｅ_x、ｅ＿ｙは、ｅ＿ｘ＝αｅ＿ｔ＿ｘ＋βｅ＿ｄ＿ｘ，ｅ＿ｙ＝αｅ＿ｔ＿ｙ＋βｅ＿ｄ＿ｙで与えられる。フレーム同期クロックを用いて、既知パターン部分ではαが大きく、βが小さくなるように、それ以外の部分ではαがゼロ、もしくは非常に小さく、βが大きくなるように値を制御する。また、パイロット信号部分では収束係数を大きくして、例えばαを１以上の数値にするなど、更新速度を増加させてもよい。
【００３７】
図５は、本実施形態の変形例に係るデジタル信号処理回路３の構成を示す概略ブロック図である。
図５において、減算部１２−１（第一の減算器）は、ＦＩＲフィルタ１４から出力される等化後の出力（第二の減算器）パターンと、受信部で記憶している既知パターンとの誤差を算出する。減算部１２−２は、ＦＩＲフィルタから出力される等化後の出力パターンと、識別判定部２６から出力される判定後パターンとの誤差を算出する。スイッチ部２５は、フレーム同期クロックを用いることで、受信信号の既知パターンが到来する時間部分では、減算部１２−１からの誤差を、それ以外の時間部分では減算部１２−２から出力される誤差を出力する。ＦＩＲタップ係数制御部１３は、スイッチ部２５から出力される誤差量が最小になるように、ＦＩＲフィルタ１４のＦＩＲタップ係数を制御する。なお、図５において、フレーム同期クロック部１１、ＦＩＲフィルタ１４、及び識別判定部２６が持つ機能は、デジタル信号処理回路２（図４）のものと同じであるので、説明は省略する。
【００３８】
図６は、本実施形態に係るスイッチ部２５での切り替えを示す概略図である。この図において、上図は受信信号を示す。下図は、スイッチ部２５の出力を示す。下図において、「１」で示す信号がスイッチ部２５の出力を示す。この図は、スイッチ部２５が、ペイロードの時間部分で判定後パターンを出力し、既知パターンの時間部分で既知パターンを出力することを示す。
【００３９】
このように、本実施形態によれば、デジタル信号処理回路２、３は、受信信号の既知パターンが到来する時間部分では、受信部で記憶している既知パターンを目標パターンとして出力し、それ以外の時間部分では、識別判定部から出力される判定後パターンを目標パターンとして出力し、等化後の出力パターンと目標パターンとの誤差量が最小になるように、ＦＩＲタップ係数を更新する。これにより、デジタル信号処理回路２、３は、受信信号に頻繁に既知パターンを挿入しなくても、ＦＩＲタップ係数が追従でき、信号品質を向上させることができる。また、信号に頻繁に既知パターンを挿入して、ペイロード部分が少なくなり、データの伝送効率が劣化することを防止することができる。さらに、時間変動要因によって受信信号が徐々に変化する場合でも、その変動に対してＦＩＲタップ係数を追従することができ、信号品質を向上させることができる。
【００４０】
（第３の実施形態）
以下、図面を参照しながら本発明の第３の実施形態について詳しく説明する。
送信端のレーザ光と受信端の局発光の間の周波数差、位相差ずれの時間変化がある場合、既知信号を用いたタップ係数推定では、その周波数差による位相回転に追従するようにＦＩＲタップ係数が変化する必要がある。その周波数差が大きい場合には、位相回転に追従できなく、ＦＩＲ出力が回転方向に広がる可能性がある。
本実施形態に係るデジタル信号処理回路では、位相のずれを補償する。
【００４１】
図７は、本発明の第３の実施形態に係るデジタル信号処理回路４の構成を示す概略ブロック図である。第一のＦＩＲフィルタ４４−１は、受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるＦＩＲタップ係数（第一のＦＩＲタップ係数という）を掛けて、加算する。第一のＦＩＲタップ係数制御部４３−１は、第一のＦＩＲフィルタ４４−１からの出力信号の振幅が一定になるように第一のＦＩＲタップ係数を制御する。具体的には、第一のＦＩＲタップ係数制御部４３−１は、誤差量が最小になる第一のＦＩＲタップ係数を算出し、第一のＦＩＲフィルタ４４−１に出力する。なお、第一のＦＩＲタップ係数制御部４３−１は、図１で示した減算部１２を含んで構成される（図示せず）。キャリア位相推定部４７は、第一のＦＩＲフィルタ４４−１からの出力を用いて、局発光と送信レーザ光のキャリア位相ずれ量を推定する。位相補償部４８は、受信信号にキャリア位相推定部４７から出力される位相ずれ量を用いて、受信信号のキャリア位相ずれ量を補償する。
【００４２】
第二のＦＩＲフィルタ４４−２は、位相補償部４８からの出力信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるＦＩＲタップ係数（第二のＦＩＲタップ係数という）を掛けて、加算する。第二のＦＩＲタップ係数制御部４３−２は、第二のＦＩＲフィルタ４４−２からの出力信号と、受信部で記憶している既知の目標パターンとの誤差が最小になるように第二のＦＩＲタップ係数を制御する。なお、第二のＦＩＲフィルタ４４−２は、図１で示した減算部１２を含んで構成される（図示せず）。具体的には、第二のＦＩＲタップ係数制御部４３−２は、誤差量が最小になる第二のＦＩＲタップ係数を算出し、第二のＦＩＲフィルタ４４−２に出力する。
【００４３】
図７に示すデジタル信号処理回路４は、キャリア位相ずれ量を推定するために、第一のＦＩＲフィルタ４４−１と第一のＦＩＲフィルタ係数制御部４３−１を用意して、キャリア位相ずれ量を随時検出して、既知信号パターンを用いて第二のＦＩＲタップ係数を更新する第二のＦＩＲフィルタ４４−２へ入力される前に、このキャリア位相ずれを補償する構成である。
【００４４】
ここで、第一のＦＩＲフィルタ４４−１を用いる理由は、この第一のＦＩＲタップ係数の更新においては、キャリア位相ずれによる受信パターンの位相回転に対して自由度を持つように制御することで、ＦＩＲタップ係数の時間変化を抑えることが可能になる点にある。一般に、位相変調信号の受信パターンは、横軸に受信信号の実数部、縦軸に受信信号の虚数部を割り当て、2次元面に受信パターンをプロットするコンスタレーションで表現できる。4値位相変調（ＱＰＳＫ）方式では、９０度ずつ位相がシフトした同心円上の４つのポイントにプロットされる。一方、キャリア位相ずれがある場合、この４つのポイントが同心円状を回転して、尾を引いたようなコンスタレーションになる。従って、キャリア位相ずれに対して、自由度をもつようにＦＩＲタップ係数を制御するには、ドーナツ円状のコンスタレーションになるように、ＦＩＲタップ係数を制御すればよい。この手法として、著名なものに、Ｃｏｎｓｔａｎｔ  Ｍｏｄｕｌｕｓ  Ａｌｇｏｒｉｔｈｍ（ＣＭＡ）がある。そこでのＦＩＲタップ係数の更新には、以下の式が利用できる。まず、第一のＦＩＲフィルタ４４−１の動作としては、受信したＸ偏波、及びＹ偏波のM個の信号ｘ＿ｉｎ（ｋ）、ｙ＿ｉｎ（ｋ）、及びM個の成分を持つＦＩＲタップ係数Ｈｘｘ（ｍ）、Ｈｘｙ（ｍ）、Ｈｙｘ（ｍ）、Ｈｙｙ（ｍ）を用いて、ＦＩＲフィルタ出力のＸ偏波成分、Ｙ偏波成分ｘ＿ｏｕｔ（ｋ）、ｙ＿ｏｕｔ（ｋ）は、次式（２）で表される。
【００４５】
【数２】
2010268404.tif 000004
【００４６】
Ｘ、Ｙ偏波の誤差量ｅ＿ｘ、ｅ＿ｙは、次式で表わされる。
【００４７】
【数３】
2010268404.tif 000005
【００４８】
式（３）に示す誤差量を用いて、次式（４）でＦＩＲタップ係数を更新できる。
【００４９】
【数４】
2010268404.tif 000006
【００５０】
ここで、μは更新の速度を決定するパラメータであり、収束係数と呼ぶ。１以下の値である。
次に、第一のＦＩＲフィルタ４４−１の出力からキャリア位相ずれを推定する。ＱＰＳＫ変調信号では、第一のＦＩＲフィルタ４４−１の出力信号を4乗すると、変調パターンにかかわらず全てのシンボルがコンスタレーション上で同一の１点に収束する。一般に、ｘ−ＰＳＫではｘ乗することで、一点に収束する。ここでは、ＱＰＳＫ方式で説明する。
さらに、ＦＩＲフィルタ出力を4乗した後に、前後Mシンボルで平均化する。具体的には、次式（５）式で表わされる。
【００５１】
【数５】
2010268404.tif 000007
【００５２】
さらに、ｘ＿ａｖｇ（ｋ−Ｍ／２）、ｙ＿ａｖｇ（ｋ−Ｍ／２）の複素平面状での位相角を取ることで、データ変調パターンに関わらずキャリア位相のずれを検知できる。具体的な例を、次式で示す。ｋ番目の位相ずれ量をφ＿ｘ（ｋ）、φ＿ｙ（ｋ）とすると、φ＿ｘ（ｋ）、φ＿ｙ（ｋ）の更新式は、次式（６）で表される。
【００５３】
【数６】
2010268404.tif 000008
【００５４】
ここで、Ａｒｇ［  ］は、複素平面状での位相角を計算する表記である。
また、位相角を計算する前に、ｋ−１番目の位相ずれの逆位相回転を与えて、位相ずれ量のｋ−１からｋ番目までの変化のみにしている。これによって、Ａｒｇの内部が小さくなり、Ａｒｇ関数の３６０度不確定性の課題を回避、もしくは小さくできる。
【００５５】
検出された位相ずれ量は、位相補償部４８に提供される。位相補償部４８は、入力されたｘ及びｙ偏波成分に対して、この位相ずれ量分を逆回転として与えることで、位相ずれを補償する。その後、第二のＦＩＲフィルタ４４−２に入力することで、第二のＦＩＲタップ係数の更新において、位相ずれ量、およびその時間変化は取り除かれているため、第二のＦＩＲタップ係数の更新はこれを除いて更新できるので、偏波回転、位相ずれ量の残留成分などの比較的変化速度の小さい成分のみを補償することになるので、第二のＦＩＲタップ係数の時間変化が比較的低速となる。これにより、第二のフィルタタップ係数制御部４３−２の収束係数を小さくして、タップ係数推定においける平均時間を長くすることができ、雑音などによる誤差を最小限に抑えて、ＦＩＲタップ係数の真の最適値へ近づけることができる。
【００５６】
図８は、本実施形態の変形例１に係るデジタル信号処理回路５の構成を示す概略ブロック図である。図８において、遅延部５９は、位相補償部４８への入力される信号パターンの到来時間と、キャリア位相推定部４７が出力する位相ずれ量が適応できる信号パターンの到来時間が一致するように、遅延量をあたえる。なお、図８において、第一のＦＩＲフィルタ４４−１、第一のＦＩＲタップ係数制御部４３−１、キャリア位相推定部４７、位相補償部４８、第二のＦＩＲフィルタ４４−２、及び第二のＦＩＲタップ係数制御部４３−２は、デジタル信号処理回路４（図７）のものと同じであるので、説明は省略する。
【００５７】
デジタル信号処理回路５は、キャリア位相推定から出力される位相回転量を入力信号の位相補償に適用する場合、キャリア位相推定での平均回数、および第一のＦＩＲフィルタによって遅延が生じるため、この分の時間遅延を位相補償前に与える構成である。式（５）でも示すように、Mシンボルの平均を取るため、少なくともキャリア位相推定部分での遅延量がＭ／２程度は生じる。最適な遅延量は、ＦＩＲフィルタでの遅延と、キャリア位相推定での平均化シンボル数の半分を足し合わせた量程度である。
【００５８】
図９は、本実施形態の変形例２に係るデジタル信号処理回路６の構成を示す概略ブロック図である。デジタル信号処理回路６では、キャリア位相ずれ量を推定するために、Ｘ偏波及びＹ編波に対応して、それぞれ、第一のＦＩＲフィルタ４４−１１及び４４−１２と第一のＦＩＲタップ係数制御部４３−１１及び４３−１２とを用意して、粗い偏波分離、偏波モード分散補償、残留ＣＤ補償を実施する。そして、その後段のキャリア位相推定において、キャリア位相ずれ量を随時検出して、キャリア位相ずれを補償する。
なお、図９の第一のＦＩＲフィルタ４４−１１及び４４−１２と図７の第一のＦＩＲフィルタ４４−１、図９の第一のＦＩＲタップ係数制御部４３−１及び４３−１２と図７の第一のＦＩＲタップ係数制御部４３−１、図９のキャリア位相推定部４７−１１及び４７−１２と図７のキャリア位相推定部４７、図９の位相補償部４８−１１及び４８−１２と図７の位相補償部４８、は同じものであるので、説明は省略する。また、第二のＦＩＲフィルタ４４−２、及び第二のＦＩＲタップ係数制御部４３−２は、デジタル信号処理回路４（図７）のものと同じであるので、説明は省略する。
【００５９】
ここで、第一のＦＩＲフィルタ４４−１１及び４４−１２を用いる理由は、このフィルタタップ係数の更新においては、キャリア位相ずれによる受信パターンの位相回転に対して自由度を持つように制御することで、ＦＩＲタップ係数の時間変化を抑えることが可能になる点にある。一般に、位相変調信号の受信パターンは、横軸に受信信号の実数部、縦軸に受信信号の虚数部を割り当て、２次元面に受信パターンをプロットするコンスタレーションで表現できる。4値位相変調（ＱＰＳＫ）方式では、９０度ずつ位相がシフトした同心円上の４つのポイントにプロットされる。一方、キャリア位相ずれがある場合、この４つのポイントが同心円状を回転して、尾を引いたようなコンスタレーションになる。従って、キャリア位相ずれに対して、自由度をもつようにＦＩＲタップ係数を制御するには、ドーナツ円状のコンスタレーションになるように、ＦＩＲタップ係数を制御すればよい。この手法として、著名なものに、Ｃｏｎｓｔａｎｔ  Ｍｏｄｕｌｕｓ  Ａｌｇｏｒｉｔｈｍがある。そこでのＦＩＲタップ係数の更新には、以下の式が利用できる。
まず、ＦＩＲフィルタの動作としては、受信したＸ偏波、及びＹ偏波のＭ個の信号ｘ＿ｉｎ（ｋ）、ｙ＿ｉｎ（ｋ）、及びＭ個の成分を持つタップ係数Ｈｘｘ（ｍ）、Ｈｘｙ（ｍ）、Ｈｙｘ（ｍ）、Ｈｙｙ（ｍ）を用いて、ＦＩＲフィルタ出力のＸ偏波成分、Ｙ偏波成分ｘ＿ｏｕｔ（ｋ）、ｙ＿ｏｕｔ（ｋ）は、式（２）で表される。後段の第二のＦＩＲフィルタ４４−２では、第一のＦＩＲフィルタ４４−１１及び４４−１２で粗い補償がされたものが入力され、その高精度な補償を実施する。このメリットは、キャリア位相ずれによる位相回転を抑圧できることに加え、残留波長分散、偏波分離の不完全性、偏波モード分散などの劣化の残留分を取り除くことができる点である。第二のＦＩＲフィルタ４４−２のＦＩＲタップ係数の最適化制御も、Ｘ偏波、もしくはＹ偏波それぞれ個別に実施することで、より精度の高い補償演算が実施できる。
【００６０】
本実施形態に係るデジタル信号処理回路４の効果を、実験データを用いて調べた結果を示す。ＱＰＳＫデータを用いた結果である。上記で説明した位相補償がない場合と、位相補償ありの場合のコンスタレーションを図１０（ａ）、（ｂ)にそれぞれ示す。
図１０は、位相補償による効果の実験評価を示す概略図である。この図において、位相補償により、位相の回転が止められているのがわかる。また、位相補償がない場合には、位相回転だけでなく、分布の広がりもみられる。これは、ＦＩＲタップ係数の真値が位相回転により変化するために、最適化の精度がとれないためと考えられる。
信号品質を表すＱ値を、誤り率から計算すると、位相補償なしでは１０．４ｄＢ、位相補償ありでは１２．６ｄＢであった。一方、位相補償がある場合には、ＬＭＳ収束係数をさらに小さくすると、より誤り率は低下する。用いた第二のＦＩＲタップ係数の更新では、ＬＭＳアルゴリズムを用いており、その収束係数は（ａ）（ｂ）ともに０．０１に設定した。
【００６１】
図１１は、ＬＭＳ収束係数とＱ値との関係を示す概略図である。
図１１（ａ）に示すように、位相補償を用いない場合、０．０１〜０．０１２程度が最適値であった。一方、図１１（ｂ）に示すように、第一のＦＩＲフィルタ４４−１、及びキャリア位相推定４７から出力される位相ずれ量を用いた位相補償を適用する場合、ＬＭＳ収束係数の許容範囲が広く、０．０１以下であれば限界値に近い十分高いＱ値を示している。最適値は０．００１等より小さい値で最適をとっているが、この実験評価では光ファイバ伝送路を伝送していないため、偏波変動などが発生していない状況での評価になっていることが上げられる。
この実験は、ＱＰＳＫ変調、及び偏波多重されたサブキャリアが、２つ直交周波数多重された変調フォーマットで評価した。シングルキャリア変調フォーマットの場合でも、多少の差分はあるものの傾向は同様と考えられる。シンボルレートは１３．９Ｇｂａｕｄ、ビットレートは１１１Ｇｂｐｓである。既知信号のシンボル数は２０４７であり、１５０ナノ秒の時間長に相当する。図１０、図１１ではフレーム長は２０４７０シンボルであり、既知信号パターンの１０倍という条件である。また、キャリア位相推定の平均化シンボル数は、Ｍ＝３２で実施した。
【００６２】
偏波変動として１０ｋＨｚ、２０ｋＨｚ、もしくは５０ｋＨｚ程度を想定すると、１００、５０、もしくは２０マイクロ秒の時変動周期に相当する。パイロット信号を用いてＦＩＲフィルタのＦＩＲタップ係数を更新する場合、左記の変動に追従するためには、それらの少なくとも１０倍から１００倍の以上頻度でパイロット信号を送信する必要がある。従って、パイロット信号の送付時間間隔は、１０、５、もしくは２マイクロ秒〜１，０．５、もしくは０．２マイクロ秒程度以下となる。従って、高い頻度で送信パイロット信号を挿入する必要がある。この頻度で挿入した場合を想定し、さらにパイロット信号の送付によるビットレートの上昇率を仮に１パーセント以下に抑えるためには、パイロット信号の時間長をその約１パーセント分に相当する１００、５０、もしくは２０ナノ秒〜１０、５、２ナノ秒程度以下に抑える必要がある。１パーセントは例であり、０．５％など、設計によって決まるものである。
【００６３】
この頻度を低減する方法として、ペイロード部分では判定後の信号を目標のパターンとして用いることで、ペイロード部分でもＦＩＲタップ係数を更新し続ける判定帰還ＬＭＳがある。
また、フレームサイズ、既知パターンサイズ、既知パターン送信頻度などを決定するパラメータとして、後段に配置される誤り訂正回路の特徴が挙げられる。後段の誤り訂正回路において、あるブロックごとに誤り訂正のための符号化、復号化する特徴を持つが、連続してビット誤りが発生した場合においてもエラー訂正できる最大値、つまり許容連続誤り数がある。伝送信号のフレーム長をこの誤り数程度以下に設定することで、急峻な偏波変動、位相変動、周波数変動、非線形歪みなどによってフレームのペイロード部分において伝送路推定の追従に失敗した場合でも、誤り訂正後のエラー発生を回避できる。それは、既知パターン部分を用いて伝送路推定を早急に実施することで、エラー発生を単一フレームにとどめることができるからである。
【００６４】
図１２は、フレームサイズ依存性の実験評価結果の一例を示す概略図である。この図において、実線で表わされたグラフは位相補償ありの場合、破線で表わされたグラフは位相補償なしの場合を示す。この図は、位相補償なし、ありの場合におけるＱ値の既知パターン長を固定とし、既知パターン長を１としてフレームサイズを変化させたもので、横軸はフレーム長／既知パターン長に相当する。例えば、１０の場合には、既知パターンが２０４７シンボル、ペイロード部が１８４２３シンボル、フレーム長は２０４７０シンボルである。
【００６５】
図１３は、本実施形態の変形例３に係るデジタル信号処理回路７の構成を示す概略ブロック図である。図１３において、フレーム同期クロック部１１は、受信信号に含まれる既知パターン部分の到来時間タイミングに同期したフレーム同期クロックを検出して、出力する。第二のＦＩＲタップ係数制御部は、フレーム同期クロック部１１から出力されるフレーム同期クロックを用いることで、既知パターン部分においてのみ第二のＦＩＲタップ係数を更新するように制御する。なお、第一のＦＩＲフィルタ４４−１、第一のＦＩＲタップ係数制御部４３−１、キャリア位相推定部４７、位相補償部４８、及び第二のＦＩＲフィルタ４４−２は、デジタル信号処理回路４（図７）のものと同じであるので、説明は省略する。
【００６６】
第二のＦＩＲタップ係数の更新においては、既知パターンを用いたＦＩＲタップ係数推定では、既知パターンが到来した際にＦＩＲタップ係数の更新が可能である。従って、図１３の構成では、フレーム同期クロックを用いて、既知パターンが到来した際に、受信既知パターンと、受信端で記憶している既知パターンの誤差を反映して第二のＦＩＲタップ係数の更新を実施する。
この際、減算部に入力される受信端で記憶している既知パターン、ＦＩＲフィルタ出力パターン、ＦＩＲ入力パターンの時間フェーズを一致させる必要がある。ＦＩＲフィルタ入力と、ＦＩＲフィルタ出力の時間フェーズは固定されているため、受信端デジタル演算回路内のそれぞれの信号の伝播路中に遅延器、バッファなどを挿入するなどして、時間フェーズを一致させることができる。設計時に両者の時間フェーズが一致するように、設計してもよい。また、既知パターンの時間フェーズは、生成部にもフレーム同期クロックを提供して、発生部で同期したパターンを生成してもよい。また、既知パターンの伝播路中にバッファなどを挿入して、時間フェーズをあわせてもよい。
【００６７】
図１４は、本実施形態の変形例４に係るデジタル信号処理回路８の構成を示す概略ブロック図である。図１４において、識別判定部２６は、ＦＩＲフィルタから出力されるデータを入力して、デジタル判定後のパターンを出力する。スイッチ部２５は、フレーム同期クロックを用いることで、受信信号の既知パターンが到来する時間部分では、受信部で記憶している既知パターンを目標パターンとして出力し、それ以外の時間部分では識別判定部２６からから出力される判定後パターンを目標パターンとして出力する。第二のＦＩＲタップ係数制御部４３−２は、第二のＦＩＲフィルタ４４−２から出力される等化後の出力パターンと、スイッチ部２５から出力される目標パターンとの誤差を算出する。また、第二のＦＩＲタップ係数制御部４３−２は、算出した誤差量が最小になるように、第二のＦＩＲタップ係数を制御する。なお、フレーム同期クロック１１、第一のＦＩＲフィルタ４４−１、第一のＦＩＲタップ係数制御部４３−１、キャリア位相推定部４７、位相補償部４８、及び第二のＦＩＲフィルタ４４−２は、デジタル信号処理回路７（図１３）のものと同じであるので、説明は省略する。
【００６８】
図１３で示すデジタル信号処理回路７では、既知パターン以外の時間においては、ＦＩＲタップ係数を制御していないため、既知パターンを偏波状態、波長分散、偏波モード分散、送信レーザの周波数・位相、受信端ＬＯレーザの周波数・位相などの時間的な変動要因の変動時間に対して、十分頻繁に既知パターンを挿入する必要が生じる。また、上記の時間変動要因によって受信信号が徐々に変化する場合には、その変動に対してＦＩＲタップ係数が追従できないため、誤り率の向上など受信信号品質の劣化が避けられない。
図１４に示すデジタル信号処理回路８では、受信信号に既知パターンが含まれない時間、つまりペイロード部分では、ＦＩＲフィルタの後にデジタル判定した判定後パターンを、既知パターンの代わりに目標パターンとして用いて、その誤差が最小になるようにＦＩＲタップ係数を推定する構成である。この場合、フレーム同期クロックを用いて、既知パターン部分では目標パターンとして既知パターンを、その他のペイロード部分では判定後のパターンを出力するようなスイッチ部を用いることで、目標パターンを切り替える。
【００６９】
また、図４に示すデジタル信号処理回路２のように、既知パターンから算出された誤差量と、判定後パターンから算出された誤差量を、スイッチ部で切り替えてもよい。また、図５に示すデジタル信号処理回路３のように、既知パターンと判定後パターンをある結合割合で持って、結合してＦＩＲタップ係数制御部に入力してもよい。既知パターンによるｘ偏波、ｙ偏波の誤差量をそれぞれｅ＿ｔ＿ｘ、ｅ＿ｔ＿ｙ、判定後パターンによる誤差量をｅ＿ｄ＿ｘ、ｅ＿ｄ＿ｙとし、それらの結合割合をα、βとすると、ＦＩＲタップ係数制御部に提供する誤差量ｅ＿ｘ、ｅ＿ｙは、ｅ＿ｘ = αｅ＿ｔ＿ｘ＋βｅ＿ｄ＿ｘ、ｅ＿ｙ =αｅ＿ｔ＿ｙ＋βｅ＿ｄ＿ｙで与えられる。フレーム同期クロックを用いて、既知パターン部分ではαが大きく、βが小さくなるように、それ以外の部分ではαがゼロ、もしくは非常に小さく、βが大きくなるように値を制御する。
【００７０】
図１５は、フレームサイズ依存性の実験評価結果の別の一例を示す概略図である。この図において、実線で表わされたグラフは判定帰還ＬＭＳを用いる場合（デジタル信号処理回路８）、破線で表わされたグラフは判定帰還ＬＭＳを用いない場合（デジタル信号処理回路７）を示す。この図は、判定帰還ＬＭＳに用いる場合と、用いない場合のＱ値のフレームサイズ依存性を実験評価した結果である。
図１５（ａ）では、ＣＭＡを用いた第一のＦＩＲフィルタによるキャリア位相推定も適用しており、大きなキャリア位相ずれの時間変動は補償されているため、第二のＦＩＲフィルタのＦＩＲタップ係数の真値の時間変動は小さい条件である。それでも、フレームサイズが大きくなり、既知パターンの頻度が小さくなると、判定帰還ＬＭＳを併用する場合の方がＱ値が高く維持される。一方、図１５（ｂ）では、ＣＭＡを用いた第一のＦＩＲフィルタによるキャリア位相推定がない場合である。この場合、判定帰還ＬＭＳの有無による差分が大きい。これは、キャリア位相ずれの時間変動を判定帰還ＬＭＳが補っているためである。一方、図１５（ａ）に比較して、Ｑ値の絶対値が低く、ＬＭＳタップ係数の真値がキャリア位相推定で時間変化することで、ＬＭＳタップ係数の最適化が難しいためである。
【００７１】
図１６は、本実施形態の変形例５に係るデジタル信号処理回路９の構成を示す概略ブロック図である。図１６において、キャリア位相推定部８７は、既知パターンを入力し、既知パターン到来時間部分においては、既知パターンと第一のＦＩＲフィルタの出力パターンとを比較することでキャリア位相ずれを検出し、第一のＦＩＲフィルタからの出力信号のみから推定したキャリア位相ずれと合成して、位相回転量を出力する。なお、フレーム同期クロック１１、第一のＦＩＲフィルタ４４−１、第一のＦＩＲタップ係数制御部４３−１、位相補償部４８、第二のＦＩＲフィルタ４４−２、及び第二のＦＩＲフィルタ４４−２は、デジタル信号処理回路５（図８）のものと同じであるので、説明は省略する。
【００７２】
図１６は、キャリア位相推定において、既知パターンを利用する構成である。受信信号に既知パターンが含まれる時間部分では、標本既知パターンと受信既知パターンの複素平面による位相回転を検出して、キャリア位相ずれを推定する。一方、ペイロード部分では、4乗法を用いてキャリア位相ずれ量を推定する。
まず、既知パターン部分では、第一のＦＩＲフィルタ出力に既知パターンが含まれる時間位置を把握する必要があり、フレーム同期クロックを用いて既知パターンの到来時間を把握する。この方法としては、受信データと既知パターンの相互相関を計算し、相関係数の高い両者の時間遅延位置を検出することで、両者の遅延量を把握できる。また、周波数領域で相関ピークを検出する方法もある。受信既知パターンの離散時間関数をフーリエ変換し、標本既知パターンの離散時間関数もフーリエ変換し、一方を一方で割り、さらに逆フーリエ変換する。その上で、ピーク検出を実施して、最大のピーク時間遅延位置を検出することで、後者に対する前者の遅延量を把握できる。そのうえで、この遅延量を補償した上で、受信既知パターンと標本既知パターンの複素平面状での回転量を検出して、キャリア位相ずれを推定する。ここでは、第一のＦＩＲフィルタから出力されるｋ番目の受信された既知信号のＸ偏波、Ｙ偏波をそれぞれx(k)、y(k)とし、標本既知パターンの信号のＸ偏波、Ｙ偏波をそれぞれｐｘ（ｋ）、ｐｙ（ｋ）とすると、Ｘ偏波、Ｙ偏波それぞれに対して、位相ずれによる複素平面上の変位量の平均は、それぞれｐｘ＿ａｖｇ（ｋ−Ｍ／２）、ｐｙ＿ａｖｇ（ｋ−Ｍ／２）とすると、次式（７）で与えられる。
【００７３】
【数７】
2010268404.tif 000009
【００７４】
さらに、ｐｘ＿ａｖｇ（ｋ−Ｍ／２）、ｐｙ_ａｖｇ(ｋ-Ｍ/２)の複素平面状での位相角を取ることで、既知パターンを用いてキャリア位相のずれを検知できる。具体的な例を、次式で示す。ｋ番目の位相ずれ量をφ＿ｘ（ｋ）、φ＿ｙ（ｋ）とすると、φ＿ｘ（ｋ）、φ＿ｙ（ｋ）の更新式は、次式（８）で表される。
【００７５】
【数８】
2010268404.tif 000010
【００７６】
ここで、Ａｒｇ［  ］は、複素平面状での位相角を計算する表記である。
一方、ペイロード部分では、Ｖｉｔｅｒｂｉ−Ｖｉｔｅｒｂｉ法を用いてキャリア位相ずれを推定する。ＱＰＳＫ変調信号では、第一のＦＩＲフィルタからの出力信号を4乗すると、変調パターンにかかわらず全てのシンボルがコンスタレーション上で同一の１点に収束する。一般に、ｘ−ＰＳＫではｘ乗することで、一点に収束する。ここでは、ＱＰＳＫ方式で説明する。
さらに、ＦＩＲフィルタ出力を4乗した後に、前後Ｍシンボルで平均化する。具体的には、次式（９）である。
【００７７】
【数９】
2010268404.tif 000011
【００７８】
さらに、ｘ＿ａｖｇ（ｋ−Ｍ／２）、ｙ＿ａｖｇ（ｋ−Ｍ／２）の複素平面状での位相角を取ることで、データ変調パターンに関わらずキャリア位相のずれを検知できる。具体的な例を、次式で示す。ｋ番目の位相ずれ量をφ＿ｘ（ｋ）、φ＿ｙ（ｋ）とすると、φ＿ｘ（ｋ）、φ＿ｙ（ｋ）の更新式は、次式（１０）で表される。
【００７９】
【数１０】
2010268404.tif 000012
【００８０】
ここで、Ａｒｇ［  ］は、複素平面状での位相角を計算する表記である。
また、位相角を計算する前に、ｋ−１番目の位相ずれの逆位相回転を与えて、位相ずれ量のｋ−１からｋ番目までの変化のみにしている。これによって、Ａｒｇの内部が小さくなり、Ａｒｇ関数の３６０度不確定性の課題を回避、もしくは小さくできる。
また、既知パターン部分とペイロード部分への切り替え時にも、両者の推定量を融合することで、スムーズな位相推定の切り替えが可能になる。切り替え以外の時間では、どちらか一方のキャリア位相推定で閉じており、Mシンボルの平均化ができる。一方、切り替え時には、一方の平均化シンボル数がｎとなり、他方の平均化シンボル数がＭ−ｎとなる。ここでも、両者を融合して平均化することができれば、スムーズに切り替えができ、その間も位相回転量の変化を追従できる。
【００８１】
以下はそのひとつの方法である。ペイロード部分から既知パターン部分への切り替えを想定し、ｎシンボルの既知パターンでの平均化と、Ｍ−ｎシンボルのペイロード部分の平均化を融合する例である。まず、既知パターンでの複素平面状での変位量の平均値は、次式（１１）で表わされる。
【００８２】
【数１１】
2010268404.tif 000013
【００８３】
また、ペイロード部分での複素平面状での変位量の平均値は、次式（１２）で表わされる。
【００８４】
【数１２】
2010268404.tif 000014
【００８５】
ｋ番目の位相ずれ量φ（ｋ）とすると、これらを用いて、φ＿ｘ（ｋ）、φ＿ｙ（ｋ）の更新式が次式（１３）で表される。
【００８６】
【数１３】
2010268404.tif 000015
【００８７】
α、βはペイロード部分、および既知パターン部分からの寄与率を表し、簡単な方法としては、平均化シンボル数ｎ、Ｍで重みをつける方法が考案される。以下の例では、シンボル数に比例した寄与率を設定する例である。α＝（１−ｎ／Ｍ）、β＝ｎ／Ｍと設定する方法がある。また、既知パターンからの寄与率を高くするなど、その他の関数系もある。α＋βが１になるように設定するのが、安定動作のために有効である。
【００８８】
このように、本実施形態によれば、デジタル信号処理回路４〜９は、ＦＩＲフィルタ出力パターンから局発光と送信レーザの位相ずれ量を推定し、位相ずれ量の時間変化から局発光と送信レーザ光の周波数ずれ量を算出し、そのずれが小さくなるように周波数補償部の補償量を制御する。これにより、デジタル信号処理回路４〜９は、送信端のレーザ光と受信端の局発光の間の周波数差、位相差ずれの時間変化がある場合であっても、位相回転に追従してＦＩＲタップ係数を追従することができ、信号品質を向上させることができる。
【００８９】
（第４の実施形態）
以下、図面を参照しながら本発明の第４の実施形態について詳しく説明する。
送信端のレーザ光と受信端の局発光の間の周波数差がある場合、既知信号を用いたＦＩＲタップ係数推定では、その周波数差による位相回転に追従するようにＦＩＲタップ係数が変化する必要がある。その周波数差が大きい場合には、位相回転に追従できなく、ＦＩＲ出力が回転方向に広がる可能性がある。
本実施形態に係るデジタル信号処理回路では、この回転を止めるためには、周波数ずれをモニタして、ＦＩＲフィルタに入力される前に周波数ずれを補償する。
【００９０】
図１７は、本発明の第４の実施形態に係るデジタル信号処理回路１０の構成を示す概略ブロック図である。デジタル信号処理回路１０では、この周波数ずれをＦＩＲタップ係数の時間変化から推定して、ＦＩＲフィルタへの入力信号の周波数を事前に補償する。
【００９１】
図１７において、ＦＩＲフィルタ部１４は、受信信号に異なる遅延量を与えた信号を用意し、それぞれの遅延を受けた信号にあるＦＩＲタップ係数を掛けて、加算する。減算部１２は、ＦＩＲフィルタ１４から出力される等化後の出力パターンと、受信部で記憶している既知パターンなどの目標パターンとの誤差を算出する。ＦＩＲタップ係数制御部１３は、減算部１２から出力される誤差量が最小になるように、ＦＲＩタップ係数を制御する。周波数オフセット量算出部９７は、ＦＩＲタップ係数制御部１３から出力されるＦＲＩタップ係数から前記局発光と送信信号のキャリア周波数差を算出し、周波数補償部９７で与える周波数補償量を算出する。周波数補償部９８は、周波数オフセット量算出部９７が算出した周波数補償量に基づいて、ＦＩＲフィルタ１４に入力される受信信号の周波数ずれを補正する。
【００９２】
周波数オフセットがある場合、周波数オフセットによるキャリア位相回転を打ち消すように、ＦＩＲタップ係数が更新される。そのため、ＦＩＲタップ係数の位相回転が発生する。従って、ＦＩＲタップ係数の位相回転の時間変動を検出することで、ＦＩＲタップ係数から周波数オフセット量を推定できる。
【００９３】
図１８は、本実施形態に係る周波数オフセット量算出部９７の構成を示す概略ブロック図である。時間遅延部９７１は、入力されたＦＩＲタップ係数を、時間ΔＴだけ遅延させて出力する。位相共役部９７２は、入力されたＦＩＲタップ係数を位相共益変換する。乗算部９７３は、入力された値を乗算する。平均化部９７４は、乗算部９７３が乗算した値の平均値を算出する。位相角部９７５は、平均化部９７４が算出した平均値の位相角を抽出する。除算部９７６は、位相角部９７５が抽出した位相角からΔＴを除算する。
【００９４】
例えば、ΔＴを「１」とし、ある時刻ｋのＦＩＲタップ係数をｈ（ｋ）、時刻ｋ＋１のＦＩＲタップ係数をｈ（ｋ＋１）とすると、この間のキャリア位相回転はｈ（ｋ＋１）・ｈ（ｋ）＊の位相回転量に等しい。この量を平均化するとで、変動を抑えることができるため、平均化することが望ましいが必須ではない。さらに、位相回転量ΔφはΔφ＝Ａｒｇ（ｈ（ｋ＋１）・ｈ（ｋ）＊）で与えられる。この量を時間間隔ΔTで割ることで、瞬時的な周波数オフセットΔｆ=Δφ／ΔＴを得られる。この量には、光雑音などによる誤差が含まれるため、周波数補償部に周波数補償量として直接与えると、不要な変動を発生する。そのため、徐々に周波数オフセット補償することがのぞましい。
【００９５】
図１９は、本実施形態の変形例１に係るデジタル信号処理回路１１の構成を示す概略ブロック図である。デジタル信号処理回路１１は、検出された周波数オフセット量を周波数補償に与える際に、平均化して徐々に反映する構成である。周波数オフセット量算出部９７が、ＦＩＲタップ係数から推定した周波数オフセットを、そのまま周波数補償部９８における周波数補償量として与えるのではなく、乗算部１００３が、検出された周波数オフセットに１以下の係数を乗算し、加算部１００１が、その分の変化を周波数補償部９８に与える周波数補償量として更新して、周波数補償量として周波数補償部９８に与える。例えば、乗算部１００３は、周波数オフセット量算出部９７が算出した周波数オフセットに１／Ｎを乗算する。加算部１００１は、乗算部１００３から入力された値を周波数補償部９８に出力し、また、メモリ１００２に記憶する。加算部１００１は、メモリ１００２に記憶された値を、Ｎ回、周波数補償部９８に逐次出力する。
このように、徐々に周波数オフセットが減衰して、最適な周波数補償量になるように逐次的に制御する。
【００９６】
図２０は、フレームサイズ依存性の実験評価結果の別の一例を示す概略図である。この図において、実線で表わされたグラフはキャリア周波数オフセット補償ありの場合（デジタル信号処理回路１０）、破線で表わされたグラフは位相補償なしの場合（デジタル信号処理回路１）を示す。この図は、ＦＩＲタップ係数の時間変化を用いたキャリア周波数オフセット補償の有無によるＱ値のフレームサイズ依存性を示す。ＣＭＡを用いたＦＩＲフィルタ、およびキャリア位相推定を用いない構成で評価した。この場合、周波数オフセットが大きいと、既知パターンを用いたＦＩＲタップ係数の更新において、キャリア位相ずれの時間変化が大きいため、時事刻々ＦＩＲタップ係数の最適真値が変化する。そのため、既知パターンを用いたＦＩＲタップ係数の推定が困難であり、精度よく係数を推定できない。一方、キャリア周波数オフセット補償を適用すると、周波数ずれが小さく抑えられるため、ＬＭＳタップ係数の時間変化が小さくなり、より精度よくＦＩＲタップ係数を推定でき、Ｑ値が向上する。
【００９７】
図２１は、本実施形態の変形例２に係るデジタル信号処理回路１２の構成を示す概略ブロック図である。
デジタル信号処理回路１２は、ＣＭＡを用いたＦＩＲタップ係数更新及びキャリア位相推定を利用する場合の構成であり、この場合キャリア周波数オフセット量はキャリア位相推定から検出することができる。具体的には、周波数オフセット量算出部９７には、ＦＩＲタップ係数に代えて、キャリア位相推定部８７が推定したキャリア位相回転量が入力される。周波数オフセット量算出部９７（図１８参照）は、キャリア位相推定部８７から入力されたキャリア位相回転量から周波数補償量を算出する。
【００９８】
なお、キャリア位相推定部８７は、Ｖｉｔｅｒｂｉ−Ｖｉｔｅｒｂｉの4乗法を用いて、キャリア位相推定できる。ＱＰＳＫ変調信号では、第一のＦＩＲフィルタからの出力信号を4乗すると、変調パターンにかかわらず全てのシンボルがコンスタレーション上で同一の１点に収束する。一般に、ｘ−ＰＳＫではｘ乗することで、一点に収束する。ここでは、ＱＰＳＫ方式で説明する。
さらに、ＦＩＲフィルタ出力を4乗した後に、前後Mシンボルで平均化する。具体的には、上記の式（５）で表わされる。
【００９９】
さらに、ｘ＿ａｖｇ（ｋ−Ｍ／２）、ｙ＿ａｖｇ（ｋ−Ｍ／２）の複素平面状での位相角を取ることで、データ変調パターンに関わらずキャリア位相のずれを検知できる。具体的な例を、式（６）で示す。ｋ番目の位相ずれ量をφ＿ｘ（ｋ）、φ＿ｙ（ｋ）とすると、φ＿ｘ（ｋ）、φ＿ｙ（ｋ）の更新式は、上記の式（６）で表される。
また、位相角を計算する前に、ｋ−１番目の位相ずれの逆位相回転を与えて、位相ずれ量のｋ−１からｋ番目までの変化のみにしている。これによって、Ａｒｇの内部が小さくなり、Ａｒｇ関数の３６０度不確定性の課題を回避、もしくは小さくできる。
【０１００】
図２２は、本実施形態の変形例３に係るデジタル信号処理回路１３の構成を示す概略ブロック図である。デジタル信号処理回路１３は、既知パターンを用いたＦＩＲタップ係数補償の後に、キャリア位相推定を用いる場合の構成である。
キャリア位相推定部８７は、ＦＩＲフィルタ１４の出力からキャリア位相ずれを推定する。ＱＰＳＫ変調信号では、ＦＩＲフィルタからの出力信号を4乗すると、変調パターンにかかわらず全てのシンボルがコンスタレーション上で同一の１点に収束する。一般に、ｘ−ＰＳＫではｘ乗することで、一点に収束する。ここでは、ＱＰＳＫ方式で説明する。
さらに、ＦＩＲフィルタ１４の出力を4乗した後に、前後Ｍシンボルで平均化する。具体的には、上記の式（５）で表わされる。
【０１０１】
さらに、ｘ＿ａｖｇ（ｋ−Ｍ／２）、ｙ＿ａｖｇ（ｋ−Ｍ／２）の複素平面状での位相角を取ることで、データ変調パターンに関わらずキャリア位相のずれを検知できる。具体的な例を、式（６）で示す。ｋ番目の位相ずれ量をφ＿ｘ（ｋ）、φ＿ｙ（ｋ）とすると、φ＿ｘ（ｋ）、φ＿ｙ（ｋ）の更新式は、上記の式（６）で表される。
また、位相角を計算する前に、ｋ−１番目の位相ずれの逆位相回転を与えて、位相ずれ量のｋ−１からｋ番目までの変化のみにしている。これによって、Ａｒｇの内部が小さくなり、Ａｒｇ関数の３６０度不確定性の課題を回避、もしくは小さくできる。
検出された位相ずれ量は、位相補償部４８及び周波数オフセット量算出部９７に提供される。位相補償部４８は、入力されたｘ及びｙ偏波成分に対して、この位相ずれ量分を逆回転として与えることで、位相ずれを補償する。また、周波数オフセット量算出部９７（図１８参照）は、キャリア位相推定部８７から入力されたキャリア位相回転量から周波数補償量を算出する。
【０１０２】
このように、本実施形態によれば、デジタル信号処理回路１０〜１３は、ＦＩＲタップ係数又は位相回転量から局発光と送信信号のキャリア周波数差を算出して周波数補償量を算出し、算出した周波数補償量に基づいてＦＩＲフィルタに入力される受信信号の周波数ずれを補正する。これにより、デジタル信号処理回路１０〜１３は、送信端のレーザ光と受信端の局発光の間の周波数差がある場合であっても、周波数ずれを補償してＦＩＲタップ係数を追従することができ、信号品質を向上させることができる。
【０１０３】
（第５の実施形態）
以下、図面を参照しながら本発明の第５の実施形態について詳しく説明する。
光ファイバ伝送では、波長分散による波形歪みは、時間的な広がりが大きいため、偏波分離、偏波モード分散補償などのための適応等化フィルタとは別に、半固定型のＦＩＲフィルタを用いる構成が有効である。本実施形態に係るデジタル信号処理回路では、初期の設定の際に、波長分散を測定して、半固定型ＦＩＲフィルタのタップ係数を決定する。
【０１０４】
図２３は、本発明の第５の実施形態に係るデジタル信号処理回路１４の構成を示す概略ブロック図である。図２３において、初期の設定の際に、波長分散を測定して、半固定型ＦＩＲフィルタ１４−１のＦＩＲタップ係数を決定する。その際、波長分散量の推定量に誤差が含まれる。また、温度変化、応力変化などによる時間変化もある。従って、後段の適応等化ＦＩＲフィルタ１４−２の部分で、パイロット信号、もしくはデジタル判定後の帰還信号を用いて、残留波長分散を推定することが可能である。この残留波長分散量を推定して、前段の半固定ＦＩＲフィルタ１４−１のＦＩＲタップ係数制御部１３−２にフィードバックする。図２２では、後段の適応等化フィルタ１４−２のＦＩＲタップ係数から算出する構成を示したが、別途残留波長分散量を推定するための回路を用意して、既知信号やデジタル判定後の帰還信号を用いて、残留波長分散を推定してもよい。
【０１０５】
（第６の実施形態）
以下、図面を参照しながら本発明の第６の実施形態について詳しく説明する。
本実施形態では、ＦＩＲフィルタのタップ係数の更新において、第一のＦＩＲタップ係数制御部と第二のＦＩＲタップ係数制御部を設ける。
【０１０６】
図２４は、本発明の第６の実施形態に係るデジタル信号処理回路１５の構成を示す概略ブロック図である。デジタル信号処理回路１５は、ＦＩＲフィルタ１４のＦＩＲタップ係数の更新において、第一のＦＩＲタップ係数制御部１５３−１と第二のＦＩＲタップ係数制御部１５３−２を設ける構成である。
【０１０７】
第一のＦＩＲタップ係数制御部１５３−１では、既知パターンを目標パターンとして用いて、ＦＩＲフィルタ１４の出力と目標パターンの誤差を算出し、その差分が小さくなるようにＦＩＲタップ係数を制御する。
既知パターンとしては、Ｘ偏波とＹ偏波では異なるパターンを用いることによって、Ｘ偏波のＦＩＲフィルタ１４の出力にはＸ偏波の既知パターンとの誤差が小さくなるようにＦＩＲタップ係数を制御する。一方、Ｙ偏波のＦＩＲフィルタ１４の出力には、Ｙ偏波の既知パターンとの誤差が小さくなるように制御する。これにより、Ｘ偏波とＹ偏波がそれぞれ異なる偏波成分を復調するように制御でき、Ｘ偏波、Ｙ偏波のＦＩＲフィルタ１４の出力が、ともに同一偏波の出力になるような事象を避けることができる。なお、Ｘ偏波、Ｙ偏波それぞれに対して、ＦＩＲフィルタ、及びそのタップ係数制御部を用意する。具体的な推定アルゴリズムとしては、ＬＭＳを用いる方法がある。その動作方法は上記で説明済みである。
【０１０８】
その後、ある程度タップ係数推定が収束し、誤差が小さくなったところで、第二のＦＩＲタップ係数制御部１５３−２に制御を切り替える。ここで、切り替えた場合のＦＩＲフィルタ１４の特徴は、このＦＩＲタップ係数の更新においては、キャリア位相ずれによる受信パターンの位相回転に対して自由度を持つように制御することで、ＦＩＲタップ係数の時間変化を抑えることが可能になる点にある。一般に、位相変調信号の受信パターンは、横軸に受信信号の実数部、縦軸に受信信号の虚数部を割り当て、2次元面に受信パターンをプロットするコンスタレーションで表現できる。４値位相変調（ＱＰＳＫ）方式では、９０度ずつ位相がシフトした同心円上の４つのポイントにプロットされる。一方、キャリア位相ずれがある場合、この４つのポイントが同心円状を回転して、尾を引いたようなコンスタレーションになる。従って、キャリア位相ずれに対して、自由度をもつようにＦＩＲタップ係数を制御するには、ドーナツ円状のコンスタレーションになるように、ＦＩＲタップ係数を制御すればよい。この手法として、著名なものに、Ｃｏｎｓｔａｎｔ  Ｍｏｄｕｌｕｓ  Ａｌｇｏｒｉｔｈｍがある。そこでのＦＩＲタップ係数の更新には、以下の式が利用できる。まず、ＦＩＲフィルタの動作としては、受信したＸ偏波、及びＹ偏波のＭ個の信号ｘ＿ｉｎ（ｋ）、ｙ＿ｉｎ（ｋ）、及びＭ個の成分を持つタップ係数Ｈｘｘ（ｍ）、Ｈｘｙ（ｍ）、Ｈｙｘ（ｍ）、Ｈｙｙ（ｍ）を用いて、ＦＩＲフィルタ出力のＸ偏波成分、Ｙ偏波成分ｘ＿ｏｕｔ（ｋ）、ｙ＿ｏｕｔ（ｋ）は、次式（１４）で表される。
【０１０９】
【数１４】
2010268404.tif 000016
【０１１０】
Ｘ、Ｙ偏波の誤差量ｅ＿ｘ、ｅ＿ｙは、次式（１５）で表わされる。
【０１１１】
【数１５】
2010268404.tif 000017
【０１１２】
式（１５）に示す誤差量を用いて、次式（１６）でＦＩＲタップ係数を更新できる。
【０１１３】
【数１６】
2010268404.tif 000018
ここで、μは更新の速度を決定するパラメータであり、収束係数と呼ぶ。１以下の値である。
次に、第一のＦＩＲフィルタ出力からキャリア位相ずれを推定する。ＱＰＳＫ変調信号では、第一のＦＩＲフィルタ出力信号を4乗すると、変調パターンにかかわらず全てのシンボルがコンスタレーション上で同一の１点に収束する。一般に、ｘ−ＰＳＫではｘ乗することで、一点に収束する。ここでは、ＱＰＳＫ方式で説明する。
さらに、ＦＩＲフィルタ出力を4乗した後に、前後Mシンボルで平均化する。具体的には、以下の式である。
【０１１４】
【数１７】
2010268404.tif 000019
【０１１５】
さらに、ｘ＿ａｖｇ（ｋ−Ｍ／２）、ｙ＿ａｖｇ（ｋ−Ｍ／２）の複素平面状での位相角を取ることで、データ変調パターンに関わらずキャリア位相のずれを検知できる。具体的な例を、次式で示す。ｋ番目の位相ずれ量をφ＿ｘ（ｋ）、φ＿ｙ（ｋ）とすると、φ＿ｘ（ｋ）、φ＿ｙ（ｋ）の更新式は、次式（１８）で表される。
【０１１６】
【数１８】
2010268404.tif 000020
【０１１７】
ここで、Ａｒｇ［  ］は、複素平面状での位相角を計算する表記である。
また、位相角を計算する前に、ｋ−１番目の位相ずれの逆位相回転を与えて、位相ずれ量のｋ−１からｋ番目までの変化のみにしている。これによって、Ａｒｇの内部が小さくなり、Ａｒｇ関数の３６０度不確定性の課題を回避、もしくは小さくできる。
【０１１８】
図２５は、本実施形態の変形例１に係るデジタル信号処理回路１６の構成を示す概略ブロック図である。デジタル信号処理回路１６は、フレーム同期クロックを入力して、既知パターンが到来した時間に既知パターンを用いてタップ係数制御を実施する構成である。
また、既知パターンでなくペイロード部分が到来する時間においては、識別判定後のパターンを用いて、判定帰還ＬＭＳを用いてＦＩＲタップ係数の更新を実施する方法がある。その詳細は、フレーム同期クロックを用いて目標パターン、もしくは誤差量を切り替える上記で述べた構成を用いる。
【０１１９】
図２６は、本実施形態の変形例２に係るデジタル信号処理回路１７の構成を示す概略ブロック図である。
突発的な偏波変動、キャリア位相変動、もしくは光強度の変動などが発生した場合には、既知フレームとして数〜数１０シンボル程度を挿入し、その既知信号と実際に受信した信号との誤差を計算し、誤差が大きい場合にはＦＩＲタップ係数推定が異常状態に陥っていることを検出する。
通常状態ではこれまで説明したようなＦＩＲタップ係数の制御を実施する。ただし、検知回路１５１において既知パターンとデジタル判定後のパターンを比較して、ＦＩＲタップ係数の妥当性、キャリア位相推定・補償の妥当性を確認する。そして、異常があった場合、誤差が急激に大きくなった場合、ＦＩＲタップ係数推定、もしくはキャリア位相推定に誤りがあると判断し、第二のタップ係数制御部１５３−２が推定したＦＩＲタップ係数に変更する。ここで、第二のタップ係数制御部１５３−２では、既知信号を用いてタップ係数を推定する方式で動作しており、その収束係数を第一のタップ係数制御部１５３−１に比較して大きくしておく。その動作方法としては、既知パターン部分のみで収束するように収束係数を設定する。また、既知パターンが到来するタイミングにあわせて、ＦＩＲタップ係数を初期化するような動作方法でもよい。
また、第二のタップ係数制御部１５３−２を設けずに、検知回路１５１にて異常を検知した場合には、第一のＦＩＲフィルタ係数制御部１５３−１のＦＩＲタップ係数をリセットするような動作方法でもよい。
また、入力データをバッファなどに保存しておいて、異常検出時には、第二のタップ係数制御部などで新たに推定されたタップ係数を、保存した入力データに適用して、出力を計算しなおす構成でもよい。
【０１２０】
図２７は、本実施形態の変形例３に係るデジタル信号処理回路１８の構成を示す概略ブロック図である。
デジタル信号処理回路１８では、キャリア位相推定部４７でも既知信号を用いて、キャリア位相オフセットを推定する方式であり、詳細は上記で述べた方法がある。ここで、検知回路１５１において異常が検知された場合には、切替信号を用いてキャリア位相オフセット推定を、通常のモードから既知パターンにフォーカスして推定するモードに切替る動作をする。この方法としては、平均化する際に、既知信号部で推定量に重みを大きく掛けて、平均化することで実現する。これによって、キャリア位相推定の誤りを正すことができる。
また、イニシャルモードでは、Ｘ偏波とＹ偏波が同一の信号パターンが到来する可能性がある。このような場合には、フレーム同期クロック、もしくは同一パターンが到来するタイミングを検知して、その時間にはＦＩＲフィルタのタップ係数を更新しないように制御してもよい。また、イニシャルモードではＦＩＲフィルタのタップ係数を更新しないという制御を行ってもよい。
【０１２１】
なお、上述した各実施形態におけるデジタル信号処理回路１〜１８では、デジタル信号処理回路１〜１８の一部の構成を、置換、追加、或いは削除してもよい。また、デジタル信号処理回路１〜１８の一部の構成を、組み合わせてもよい。例えば、デジタル信号処理回路１１（図１９）のＦＩＲタップ係数制御部１３は、デジタル信号処理回路３（図５）の識別判定部２６、減算部１２−１、１２−２、スイッチ部２５を備えてもよい。この場合、減算部１２−１は、ＦＩＲフィルタから出力される等化後の出力パターンと、受信部で記憶している既知パターンとの誤差を算出する。減算部１２−２は、ＦＩＲフィルタ１４から出力される等化後の出力パターンと、識別判定部２６から出力される判定後パターンとの誤差を算出する。スイッチ部２５は、フレーム同期クロックを用いることで、受信信号の既知パターンが到来する時間部分では、減算部１２−１からの誤差を、それ以外の時間部分では減算部１２−２から出力される誤差を出力する。ＦＩＲタップ係数制御部１３は、スイッチ部２５から出力される誤差量が最小になるように、ＦＩＲフィルタ１４のＦＩＲタップ係数を制御する。また、例えば、デジタル信号処理回路４（図７）〜９（図１６）は、デジタル信号処理回路１０（図１７）の周波数補償部９８及び周波数オフセット量算出部９７を備えてもよい。この場合、第一のＦＩＲタップ係数制御部４３−１の出力が周波数オフセット量算出部９７に入力され、周波数補償部９８の出力が第一のＦＩＲフィルタ４４−１に入力される。
また、上述した各実施形態における図面で、同じ符号を付した各部は、同じ機能を持つ。
【０１２２】
なお、上述した実施形態におけるデジタル信号処理回路１〜１８の一部、例えば、フレーム同期クロック部１１、減算部１２、１２−１、１２−２、ＦＩＲタップ係数制御部１３、ＦＩＲフィルタ１４、識別判定部２６、スイッチ部２５、第一のＦＩＲタップ係数制御部４３−１、第二のＦＩＲタップ係数制御部４３−２、第一のＦＩＲフィルタ４４−１、第二のＦＩＲフィルタ４４−２、キャリア位相推定部４７、８７、位相補償部４８、遅延部５９、周波数オフセット量算出部９７、周波数補償部９８をコンピュータで実現するようにしても良い。その場合、この制御機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現しても良い。なお、ここでいう「コンピュータシステム」とは、デジタル信号処理回路１〜１８に内蔵されたコンピュータシステムであって、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでも良い。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
【０１２３】
以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。
【符号の説明】
【０１２４】
１〜１８・・・デジタル信号処理回路、１１・・・フレーム同期クロック部、１２・・・減算部（減算器）、１３、１３−１、１３−２・・・ＦＩＲタップ係数制御部（適応等化タップ係数制御部）、１４・・・ＦＩＲフィルタ（適応等化フィルタ）、１４１・・・遅延部、１４２・・・乗算部、１４３・・・加算部、２５・・・スイッチ部、２６・・・識別判定部、１２−１・・・減算部（第一の減算器）、１２−２・・・減算部（第二の減算器）、４３−１、４３−１１、４３−１２・・・第一のＦＩＲタップ係数制御部、４３−２・・・第二のＦＩＲタップ係数制御部、４４−１、４４−１１、４４−１２・・・第一のＦＩＲフィルタ、４４−２・・・第二のＦＩＲフィルタ、４７、８７、４７−１１、４７−１２・・・キャリア位相推定部、４８、４８−１１、４８−１２・・・位相補償部、５９・・・遅延部、９７・・・周波数オフセット量算出部、９８・・・周波数補償部、９７１・・・時間遅延部、９７２・・・位相共役部、９７３・・・乗算部、９７４・・・平均化部、９７５・・・位相角部、９７６・・・除算部、１００１・・・加算部、１００２・・・メモリ、１００３・・・乗算部、１４−１・・・半固定ＦＩＲフィルタ、１４−２・・・適応等化ＦＩＲフィルタ、１４０・・・残留波長分散算出部、１５１・・・切替制御部、１５２・・・スイッチ部、１５３−１・・・第一のＦＩＲタップ係数制御部、１５３−２・・・第二のＦＩＲタップ係数制御部、１７１・・・検知回路
【図１】
2010268404.tif 000021
【図２】
2010268404.tif 000022
【図３】
2010268404.tif 000023
【図４】
2010268404.tif 000024
【図５】
2010268404.tif 000025
【図６】
2010268404.tif 000026
【図７】
2010268404.tif 000027
【図８】
2010268404.tif 000028
【図９】
2010268404.tif 000029
【図１０】
2010268404.tif 000030
【図１１】
2010268404.tif 000031
【図１２】
2010268404.tif 000032
【図１３】
2010268404.tif 000033
【図１４】
2010268404.tif 000034
【図１５】
2010268404.tif 000035
【図１６】
2010268404.tif 000036
【図１７】
2010268404.tif 000037
【図１８】
2010268404.tif 000038
【図１９】
2010268404.tif 000039
【図２０】
2010268404.tif 000040
【図２１】
2010268404.tif 000041
【図２２】
2010268404.tif 000042
【図２３】
2010268404.tif 000043
【図２４】
2010268404.tif 000044
【図２５】
2010268404.tif 000045
【図２６】
2010268404.tif 000046
【図２７】
2010268404.tif 000047