(57)【要約】【課題】伝送線路バランのインピーダンスを整合することが可能なバラン実装デバイスを提供する。【解決手段】一端が平衡信号出入力端３０ａ，３５ａであり、他端が接地端３０ｂ，３５ｂであり、電気的に独立して設けられた２つの平衡信号伝送路３０，３５と、一端が不平衡信号入出力端５０ａであり、他端が開放端５０ｂである不平衡信号伝送路５０とが、誘電体層２４を介して対向してなる積層型バランを備えたバラン実装デバイスにおいて、一端が不平衡信号入出力端５０ａに導通され、他端が積層型バランに対して不平衡信号を入出力するための不平衡信号入出力端子部５９に導通され、不平衡信号伝送路５０の不平衡信号入出力端５０ａを有する側の平面スパイラル部５０ｄの中心スペース部Ｅ２に配置されたインダクタ１２０を不平衡信号伝送路５０と直列接続する。【選択図】図１
2010279028.tif 000002
【特許請求の範囲】
【請求項１】
一端が平衡信号出入力端であり、他端が接地端であり、電気的に独立して設けられた２つの平衡信号伝送路と、一端が不平衡信号入出力端であり、他端が開放端である不平衡信号伝送路とが、誘電体層を介して対向し、前記２つの平衡信号伝送路は、接地端が不平衡信号入出力端に対向する位置に設けられた第１平衡信号伝送路と、接地端が開放端に対向する位置に設けられた第２平衡信号伝送路とからなる積層型バランを備えたバラン実装デバイスであって、
前記不平衡信号伝送路と直列接続され、一端が前記不平衡信号入出力端に導通され、他端が前記積層型バランに対して不平衡信号を入出力するための不平衡信号入出力端子部に導通されたインダクタを備え、
前記第１平衡信号伝送路は、前記平衡信号出入力端が外周側に、前記接地端が内周側に配置される第１の平面スパイラル部を有するように形成され、
前記第２平衡信号伝送路は、前記平衡信号出入力端が外周側に、前記接地端が内周側に配置される第２の平面スパイラル部を有するように形成され、
前記不平衡信号伝送路は、前記不平衡信号入出力端が内周側に配置された第３の平面スパイラル部と、前記開放端が内周側に配置された第４の平面スパイラル部と、第３および第４の平面スパイラル部の外周側同士を接続する中間部を有するように形成され、
前記第１の平面スパイラル部と第２の平面スパイラル部は、内周から外周に向かう巻き方向が互いに反対であり、
前記第３の平面スパイラル部は前記誘電体層を介して前記第１の平面スパイラル部と対向し、前記第１の平面スパイラル部と同じ巻き方向に形成され、
前記第４の平面スパイラル部は前記誘電体層を介して前記第２の平面スパイラル部と対向し、前記第２の平面スパイラル部と同じ巻き方向に形成され、
前記インダクタは、前記第３の平面スパイラル部の中心スペース部内、または前記第３の平面スパイラル部の中心スペース部と重なり合う位置に配置されていることを特徴とするバラン実装デバイス。
【請求項２】
前記インダクタは、前記不平衡信号伝送路または前記平衡信号伝送路のいずれかと同じ層に形成され、前記第１の平面スパイラル部または前記第３の平面スパイラル部の中心スペース部内に配置されていることを特徴とする請求項１に記載のバラン実装デバイス。
【請求項３】
前記インダクタは、前記不平衡信号伝送路および前記平衡信号伝送路のいずれとも異なる層に形成され、前記第３の平面スパイラル部の中心スペース部と重なり合う位置に配置されていることを特徴とする請求項１に記載のバラン実装デバイス。
【請求項４】
前記インダクタは、前記第３の平面スパイラル部と同じ巻き方向に形成された平面スパイラルコイルからなることを特徴とする請求項１〜３のいずれかに記載のバラン実装デバイス。
【請求項５】
前記不平衡信号入出力端と前記第１平衡信号伝送路の接地端との間、および／または、前記開放端と前記第２平衡信号伝送路の接地端との間には、前記バランと並列接続となるように、キャパシタが設けられていることを特徴とする請求項１〜４のいずれかに記載のバラン実装デバイス。
【請求項６】
前記キャパシタは、一方の電極が前記不平衡信号伝送路と同じ層において前記平面スパイラル部の中心スペース部内に配置され、他方の電極が前記平衡信号伝送路と同じ層において前記平面スパイラル部の中心スペース部内に配置され、前記一方の電極と前記他方の電極とが前記誘電体層を介して対向してなることを特徴とする請求項５に記載のバラン実装デバイス。
【請求項７】
請求項１〜６のいずれか一項に記載のバラン実装デバイスにおいて、
基板上に接地層を介して、前記平衡信号伝送路、前記誘電体層、前記不平衡信号伝送路が順に重ねて配され、且つ
前記平衡信号伝送路を構成する前記第１平衡信号伝送路の前記接地端と、前記平衡信号伝送路を構成する前記第２平衡信号伝送路の前記接地端とが、
前記接地層に対して導通されていることを特徴とするバラン実装デバイス。
【請求項８】
前記接地層は開口部を備え、該開口部は、前記不平衡信号伝送路に導通された前記インダクタと重なる位置に配され、且つ、前記インダクタを包含する形状であることを特徴とする請求項７に記載のバラン実装デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線回路等に用いられるバラン（バランストランス・不平衡−平衡変換器）が基板上に実装されてなるバラン実装デバイスに関する。
【背景技術】
【０００２】
これまでに、低温焼成セラミックス技術、多層基板技術、半導体技術等を応用した伝送線路タイプのバランが実施または研究されている。多層基板技術でバランを実現した例としては特許文献１が挙げられる。
バランの仕様には、不平衡端子のインピーダンスおよび平衡端子のインピーダンスが存在する。伝送線路バランにおいて、これらのインピーダンスは特許文献１の図２のように、断面の構造で決定される。すなわち、バランの設計者は、仕様を満たすべく、使用可能な材料および製造プロセスを考慮に入れ、断面の構造を決定する。バランの断面構造の設計には、解析的な解法による複雑さを回避するため、しばしば電磁界シミュレータが活用される。
【０００３】
しかしながら、設計精度等の問題により、電磁界シミュレータにより設計した構造は、シミュレーションに際して設定した初期値のとおりのインピーダンスを有するとは限らない。
また、製造プロセスの問題等に起因して、バランの完成品は設計値どおりのインピーダンスを有するとは限らない。そして、仮にインピーダンスのずれを製造後に確認できても、そのずれを製造後に修正することはできない。
伝送線路バランにキャパシタを付加して特性の調整や改善を行っている例としては、特許文献２が挙げられる。また、バランにインダクタやキャパシタを付加する例としては、特許文献３が挙げられる。しかしながら、いずれもインピーダンスのずれを調整するものではない。
【０００４】
伝送線路バランは、半波長の共振器が必ず必要になる。信号波長をλ、周波数をｆ、位相速度をｖとすると、ｖ＝ｆ×λの関係より、周波数ｆが低いほど波長λは長くなり、共振器の大きさ（全線路長）は大きくなる。しかしながら、共振器の線路長の増加は、バランの挿入損失の増加につながる。特に、セラミックス材料に比べて比誘電率が大きく、波長短縮効果が期待できない樹脂系、あるいは多層基板を用いたバランの場合、現実的に適用可能な信号周波数は、２〜３ＧＨｚまたはそれ以上に限られる。しかしながら、携帯電話やワンセグＴＶ等の各種無線システムにおいて、２ＧＨｚ以下の周波数帯は、頻繁に使用されているのが現状である。
【０００５】
一方、純粋な伝送線路は、容量素子（キャパシタ）を両端に並列に付加することで実効的な波長を短縮できることが知られている（非特許文献１）。
しかしながら、伝送線路バランにキャパシタを付加した場合、キャパシタを付加しないで仕様のインピーダンスを満たすように設計していると、キャパシタの付加によってインピーダンスがずれてしまう。
【０００６】
以上のように、設計精度、製造プロセス、キャパシタの付加などによってインピーダンスに不整合が生じた場合には、インピーダンス不整合による反射損が増大し、バランの挿入損失が悪化するという問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１２１３１３号公報
【特許文献２】特開２００４−１２０２９１号公報
【特許文献３】特開２００２−２９９１２７号公報
【非特許文献】
【０００８】
【非特許文献１】ＴＥＴＳＵＯ  ＨＩＲＯＴＡら、“Ｒｅｄｕｃｅｄ−Ｓｉｚｅ  Ｂｒａｎｃｈ-Ｌｉｎｅ  ａｎｄ  Ｒａｔ−Ｒａｃｅ  Ｈｙｂｒｉｄｓ  ｆｏｒ  Ｕｎｉｐｌａｎａｒ  ＭＭＩＣ’ｓ”、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｍｉｃｒｏｗａｖｅ  ｔｈｅｏｒｙ  ａｎｄ  Ｔｅｃｈｎｉｑｕｅｓ、１９９０年３月、第３８巻、第３号、ｐ．２７０−２７５
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記事情に鑑みてなされたものであり、伝送線路バランのインピーダンスを整合することが可能なバラン実装デバイスを提供することを課題とする。
【課題を解決するための手段】
【００１０】
前記課題を解決するため、本発明は、一端が平衡信号出入力端であり、他端が接地端であり、電気的に独立して設けられた２つの平衡信号伝送路と、一端が不平衡信号入出力端であり、他端が開放端である不平衡信号伝送路とが、誘電体層を介して対向し、前記２つの平衡信号伝送路は、接地端が不平衡信号入出力端に対向する位置に設けられた第１平衡信号伝送路と、接地端が開放端に対向する位置に設けられた第２平衡信号伝送路とからなる積層型バランを備えたバラン実装デバイスであって、前記不平衡信号伝送路と直列接続され、一端が前記不平衡信号入出力端に導通され、他端が前記積層型バランに対して不平衡信号を入出力するための不平衡信号入出力端子部に導通されたインダクタを備え、前記第１平衡信号伝送路は、前記平衡信号出入力端が外周側に、前記接地端が内周側に配置される第１の平面スパイラル部を有するように形成され、前記第２平衡信号伝送路は、前記平衡信号出入力端が外周側に、前記接地端が内周側に配置される第２の平面スパイラル部を有するように形成され、前記不平衡信号伝送路は、前記不平衡信号入出力端が内周側に配置された第３の平面スパイラル部と、前記開放端が内周側に配置された第４の平面スパイラル部と、第３および第４の平面スパイラル部の外周側同士を接続する中間部を有するように形成され、前記第１の平面スパイラル部と第２の平面スパイラル部は、内周から外周に向かう巻き方向が互いに反対であり、前記第３の平面スパイラル部は前記誘電体層を介して前記第１の平面スパイラル部と対向し、前記第１の平面スパイラル部と同じ巻き方向に形成され、前記第４の平面スパイラル部は前記誘電体層を介して前記第２の平面スパイラル部と対向し、前記第２の平面スパイラル部と同じ巻き方向に形成され、前記インダクタは、前記第３の平面スパイラル部の中心スペース部内、または前記第３の平面スパイラル部の中心スペース部と重なり合う位置に配置されていることを特徴とするバラン実装デバイスを提供する。
【００１１】
前記インダクタは、前記不平衡信号伝送路または前記平衡信号伝送路のいずれかと同じ層に形成され、前記第１の平面スパイラル部または前記第３の平面スパイラル部の中心スペース部内に配置されていることが好ましい。
前記インダクタは、前記不平衡信号伝送路および前記平衡信号伝送路のいずれとも異なる層に形成され、前記第３の平面スパイラル部の中心スペース部と重なり合う位置に配置されていることが好ましい。
前記インダクタは、前記第３の平面スパイラル部と同じ巻き方向に形成された平面スパイラルコイルからなることが好ましい。
【００１２】
前記不平衡信号入出力端と前記第１平衡信号伝送路の接地端との間、および／または、前記開放端と前記第２平衡信号伝送路の接地端との間には、前記バランと並列接続となるように、キャパシタが設けられていることが好ましい。
前記キャパシタは、一方の電極が前記不平衡信号伝送路と同じ層において前記平面スパイラル部の中心スペース部内に配置され、他方の電極が前記平衡信号伝送路と同じ層において前記平面スパイラル部の中心スペース部内に配置され、前記一方の電極と前記他方の電極とが前記誘電体層を介して対向してなることが好ましい。
【００１３】
本発明の前記バラン実装デバイスにおいて、基板上に接地層を介して、前記平衡信号伝送路、前記誘電体層、前記不平衡信号伝送路が順に重ねて配され、且つ前記平衡信号伝送路を構成する前記第１平衡信号伝送路の前記接地端と、前記平衡信号伝送路を構成する前記第２平衡信号伝送路の前記接地端とが、前記接地層に対して導通されていることが好ましい。
前記接地層は開口部を備え、該開口部は、前記不平衡信号伝送路に導通された前記インダクタと重なる位置に配され、且つ、前記インダクタを包含する形状であることが好ましい。
【発明の効果】
【００１４】
本発明によれば、伝送線路バランのインピーダンスを整合することが可能になり、反射損による挿入損失の悪化を抑制することが可能になる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１形態例に係るバラン実装デバイスの（ａ）第２の誘電体層および第２配線層、（ｂ）第１の誘電体層および第１配線層を示す平面図である。
【図２】本発明の第２形態例に係るバラン実装デバイスの（ａ）第２の誘電体層および第２配線層、（ｂ）第１の誘電体層および第１配線層を示す平面図である。
【図３】本発明の第１形態例に係るバラン実装デバイスの等価回路図である。
【図４】本発明の第２形態例に係るバラン実装デバイスの等価回路図である。
【図５】本発明の第３形態例に係るバラン実装デバイスの（ａ）第３の誘電体層および第３配線層、（ｂ）第２の誘電体層および第２配線層、（ｃ）第１の誘電体層および第１配線層を示す平面図である。
【図６】本発明の第４形態例に係るバラン実装デバイスの（ａ）第３の誘電体層および第３配線層、（ｂ）第２の誘電体層および第２配線層、（ｃ）第１の誘電体層および第１配線層を示す平面図である。
【図７】バラン実装デバイスの概略の断面構造を示す断面図である。
【図８】バラン実装デバイスの一例を示す分解斜視図である。
【図９】実施例１および比較例１のスミスチャートを示すグラフである。
【図１０】実施例１および比較例１の挿入損失を示すグラフである。
【図１１】実施例２においてインダクタを付加する前の（ａ）スミスチャートおよび（ｂ）挿入損失を示すグラフである。
【図１２】実施例２においてインダクタを付加した後の（ａ）スミスチャートおよび（ｂ）挿入損失を示すグラフである。
【図１３】本発明の第５形態例に係るバラン実装デバイスの（ａ）第２の誘電体層および第２配線層、（ｂ）第１の誘電体層および第１配線層、（ｃ）接地層および開口部を示す平面図である。
【図１４】図１３（ｂ）のＡ−Ａ線に沿う断面図である。
【図１５】本発明の第５形態例の製造方法の一例を示す断面図である。
【図１６】実施例３における、本発明の第５形態例にかかるバラン実装デバイスの分解斜視図である。
【図１７】実施例３において、接地層の開口部を設けた場合（実線）と、該開口部を設けない場合（破線）のインダクタのＱ値を示すグラフである。
【発明を実施するための形態】
【００１６】
以下、実施の形態に基づき、図面を参照して本発明を説明する。
図１は、本発明の第１形態例に係るバラン実装デバイスの第２の誘電体層２４および第２配線層を（ａ）に、第１の誘電体層２２および第１配線層を（ｂ）に示す平面図である。また、本形態例のバラン実装デバイスの回路図を図３に示す。
なお、以下の説明に用いる図面は模式的なものであって、大きさや縦横比率は、実際とは異なる場合がある。
【００１７】
このバラン実装デバイスは、第１の誘電体層（絶縁体層）２２の上に設けられ、電気的に独立して設けられた２つの平衡信号伝送路３０，３５と、第２の誘電体層（絶縁体層）２４の上に設けられた不平衡信号伝送路５０とを備え、２つの平衡信号伝送路３０，３５と不平衡信号伝送路５０とが第２の誘電体層２４を介して対向してなる積層型バランを備える。第１配線層は２つの平衡信号伝送路３０，３５を含み、第２配線層は不平衡信号伝送路５０を含む。
【００１８】
この例では、不平衡信号伝送路５０および第２の誘電体層２４は、２つの平衡信号伝送路３０，３５および第１の誘電体層２２の上に設けられている。逆に、２つの平衡信号伝送路３０，３５および第１の誘電体層２２を、不平衡信号伝送路５０および第２の誘電体層２４の上に設けても構わない。
第１の誘電体層２２および第２の誘電体層２４は、絶縁樹脂層からなることが好ましい。なお、図７に示すように、不平衡信号伝送路５０および第２の誘電体層２４の上に、封止層として、第３の誘電体層２６を設けても良い。
【００１９】
平衡信号伝送路３０，３５は、それぞれ一端を平衡信号出入力端３０ａ，３５ａとし、他端を接地端３０ｂ、３５ｂとする。また、不平衡信号伝送路５０は、一端を不平衡信号入出力端５０ａとし、他端を開放端５０ｂとする。
２つの平衡信号伝送路３０，３５は、接地端３５ｂが不平衡信号入出力端５０ａに対向する位置に設けられた第１平衡信号伝送路３５と、接地端３０ｂが開放端５０ｂに対向する位置に設けられた第２平衡信号伝送路３０とからなる。２つの平衡信号伝送路３０，３５は、電気的に互いに独立して設けられている。
不平衡信号伝送路５０は、不平衡信号入出力端５０ａと開放端５０ｂとの間に、第１平衡信号伝送路３５に対向した部分５０ｄと、第２平衡信号伝送路３０に対向した部分５０ｃとを有する。
２つの平衡信号伝送路３０，３５の幅Ｗおよび厚さＴは、幅Ｗ同士および厚さＴ同士が互いに等しくなるように形成されることが好ましい。また、不平衡信号伝送路５０の幅Ｗおよび厚さＴは、２つの平衡信号伝送路３０，３５の幅Ｗおよび厚さＴと、それぞれ幅Ｗ同士および厚さＴ同士が等しくなるように形成されることが好ましい。
【００２０】
本形態例のバラン実装デバイスは、不平衡信号伝送路５０と直列接続されたインダクタ１２０を備える。このインダクタ１２０の一端は、不平衡信号入出力端５０ａに導通され、他端がこの積層型バランに対して不平衡信号を入出力するための不平衡信号入出力端子部９０（図１では電極パッド５９）に導通されている。
【００２１】
インダクタ１２０のインダクタンスは、不平衡信号入出力端子部における入出力インピーダンスを整合できる値に調整されている。これにより、所望のインピーダンスが得られるように補正して、反射損による挿入損失の悪化を抑制することが可能になる。
インダクタンスの設定は、バランの設計時、インダクタ１２０を設けない場合およびインダクタ１２０を設けた場合のスミスチャートを作成し、バラン実装デバイスのＳ（１，１）の設計周波数における点が、スミスチャートの実軸上に（インダクタ１２０を設けない場合よりも、インダクタ１２０を設けた場合の方が、実軸に近づくように）移動するような値を指定する。これにより、設計上のリアクタンスが０に近づき、所望の入力インピーダンスを実現することができる。
【００２２】
第１平衡信号伝送路３５は、平衡信号出入力端３５ａが外周側に、接地端３５ｂが内周側に配置される第１の平面スパイラル部として形成されている。同様に、第２平衡信号伝送路３０は、平衡信号出入力端３０ａが外周側に、接地端３０ｂが内周側に配置される第２の平面スパイラル部として形成されている。第１平衡信号伝送路３５を構成する第１の平面スパイラル部と、第２平衡信号伝送路３０を構成する第２の平面スパイラル部は、内周から外周に向かう巻き方向が互いに反対である。
伝送路３０，３５，５０をスパイラル型に設けることにより、方形や楕円等の狭いスペースに長い伝送路を配置できる。このため、スパイラル型とすることによって、バランが占有するスペースを低減して、かつ長い伝送路を有するバランを実現できる。
【００２３】
平衡信号出入力端３０ａ，３５ａは、平衡信号出入力端子部６０，６５（図３参照）を構成する電極パッド（図示せず）に導通されている。
平衡信号出入力端子部６０，６５および不平衡信号入出力端子部９０には、必要により、バンプやワイヤ等を用いて、バラン実装デバイスを実装する（外部の回路基板等と接続する）ことができる。はんだバンプを設ける場合、バンプを搭載するための電極パッド（図８の符号５１，５２，５６，５７，５９参照）は、第２の誘電体層２４の上に形成する
ことが好ましい。
また、第２の誘電体層２４上には、バランやインダクタ等を構成する配線を封止する封止絶縁層を設けることが好ましい。これにより、バランやインダクタ等の素子を内蔵したパッケージを作製することができる。封止絶縁層には、バンプやワイヤ等をパッケージの外部に引き出すための開口部を設けることができる。
【００２４】
不平衡信号伝送路５０は、不平衡信号入出力端５０ａが内周側に配置された第３の平面スパイラル部５０ｄと、開放端５０ｂが内周側に配置された第４の平面スパイラル部５０ｃと、第３の平面スパイラル部５０ｄおよび第４の平面スパイラル部５０ｃの外周側同士を接続する中間部５０ｅを有するように形成されている。
第３の平面スパイラル部５０ｄは、第２の誘電体層２４を介して第１の平面スパイラル部３５と対向し、内周から外周に向かう巻き方向が、第１の平面スパイラル部３５と同じ巻き方向となるように形成されている。
第４の平面スパイラル部５０ｃは、第２の誘電体層２４を介して第２の平面スパイラル部３０と対向し、内周から外周に向かう巻き方向が、第２の平面スパイラル部３０と同じ巻き方向となるように形成されている。
【００２５】
本形態例の場合、インダクタ１２０は、不平衡信号伝送路５０と同じ層に（すなわち第２の誘電体層２４の上に）形成され、第３の平面スパイラル部５０ｄの中心スペース部Ｅ２内に配置されている。
なお、インダクタ１２０と不平衡信号入出力端５０ａとを接続する間に、第２の誘電体層２４を貫通するビア（図示せず）を設ける場合には、インダクタ１２０を平衡信号伝送路３５と同じ層に（すなわち第１の誘電体層２２の上に）形成し、第１の平面スパイラル部３５の中心スペース部Ｅ２内に配置するようにしても良い。
このように、インダクタ１２０を平面スパイラル部の中心スペース部Ｅ２内に配置することにより、設置面積の増大を回避することができる。
【００２６】
本形態例の場合、インダクタ１２０は、平面スパイラルコイルからなるスパイラルインダクタである。このインダクタ１２０の平面スパイラルコイルは、内周から外周に向かう巻き方向が、第３の平面スパイラル部５０ｄと同じ巻き方向に形成され、インダクタ１２０の外周端が不平衡信号入出力端５０ａと導通されている。
【００２７】
インダクタ１２０を流れる電流の向き（回転方向）と第３の平面スパイラル部５０ｄを流れる電流の向き（回転方向）が同じになるようにすることが好ましい。これにより、インダクタ１２０から発生する磁束と、第３の平面スパイラル部５０ｄから発生する磁束とが、互いに弱め合うことを抑制することができる。また、インダクタ１２０と第３の平面スパイラル部５０ｄとの距離が近い場合に、近接効果による実効的な抵抗値の増大を抑制することができる。
【００２８】
第２の誘電体層２４上に形成されたインダクタ１２０の内周端と電極パッド５９との接続は、第１の誘電体層２２上に形成された配線１２１により、インダクタ１２０の平面スパイラルコイルを内周側から外周側まで交差させ、配線１２１の両端においてそれぞれ第２の誘電体層２４を貫通するビア（図示せず）により、配線１２１とインダクタ１２０の内周端および電極パッド５９と導通させるようにして接続されている。
【００２９】
図３のバラン１１０において、不平衡信号伝送路５０の不平衡信号入出力端５０ａに不平衡信号（単一信号）が入力されると、不平衡信号伝送路５０と平衡信号伝送路３０，３５との電磁結合が生じる。この際、伝送される信号の波長をλとすると、平衡信号伝送路３０，３５の伝送路長がそれぞれλ／４以下であることにより、平衡信号伝送路３０，３５の平衡信号出入力端３０ａ，３５ａから平衡信号（差動信号）が出力される。
同様に、平衡信号伝送路３０，３５の平衡信号出入力端３０ａ，３５ａから平衡信号（差動信号）を入力すると、平衡信号伝送路３０，３５と不平衡信号伝送路５０との電磁結合により、不平衡信号伝送路５０の不平衡信号入出力端５０ａから不平衡信号（単一信号）が出力される。
また、図３のバラン１１０は、インピーダンスを変換するトランスとしての機能も兼ね備えている。インピーダンス変換においては、不平衡信号伝送路５０の入出力インピーダンスＺＳ、および平衡信号伝送路３０，３５の出入力インピーダンスＺＤ１，ＺＤ２が、設計仕様のインピーダンスであることが要求される。例えば、ＺＳ＝５０Ωであり、ＺＤ１＋ＺＤ２＝１００Ω、１５０Ω、２００Ω等である。
【００３０】
第１の誘電体層２２の下方には、基板（図示せず）を設けることが好ましい。この基板は、シリコン（Ｓｉ）基板等の半導体基板、あるいはガラス基板やセラミックス基板等の絶縁体基板を用いることができる。下地基板がＳｉ基板であっても、インダクタの下側に第１の誘電体層２２が設けられているので、基板の影響を低減でき、高いＱ値をもつインダクタを形成することができる。第１の誘電体層２２は、絶縁樹脂層からなることが好ましい。
【００３１】
図２は、本発明の第２形態例に係るバラン実装デバイスの第２の誘電体層２４および第２配線層を（ａ）に、第１の誘電体層２２および第１配線層を（ｂ）に示す平面図である。また、本形態例のバラン実装デバイスの回路図を図４に示す。
【００３２】
このバラン実装デバイスは、図２および図４に示すように、不平衡信号入出力端５０ａと第１平衡信号伝送路３５の接地端３５ｂとの間に第１のキャパシタ１３０が設けられ、開放端５０ｂと第２平衡信号伝送路３０の接地端３０ｂとの間に第２のキャパシタ１４０が設けられ、これらのキャパシタ１３０，１４０は、バラン１１０と並列接続となるように設けられている。
これにより、図１および図３に示す第１形態例と同様の効果に加えて、伝送路両端のキャパシタ１３０，１４０により、実効的な信号波長を短くすることができる。これにより、バランをより低周波数の信号の変換に用いることが可能になる。また、キャパシタ１３０，１４０を付加したことによる入力インピーダンスのずれをインダクタ１２０で補正し、挿入損失の特性を良好にすることができる。
【００３３】
本形態例の場合、キャパシタ１３０，１４０は、一方の電極１３１，１４１が不平衡信号伝送路５０と同じ層において平面スパイラル部５０ｃ，５０ｄの中心スペース部Ｅ１，Ｅ２内に配置され、他方の電極１３２，１４２が平衡信号伝送路３０，３５と同じ層において平面スパイラル部の中心スペース部Ｅ１，Ｅ２内に配置され、一方の電極１３１，１４１と他方の電極１３２，１４２とが第２の誘電体層２４を介して対向してなるＭＩＭキャパシタである。これにより、バラン、インダクタおよびキャパシタをそれぞれ２層の配線層のみで構成することができる。
また、ＭＩＭの接地端子を平衡信号伝送路３０，３５の接地端子と共通にしたので、端子数を削減し、構造を単純化することができる。
【００３４】
キャパシタ１３０，１４０の各電極は、バランの各伝送路３０，３５，５０の配線と同じ厚さでも、異なる厚さでも構わない。
また、キャパシタ１３０，１４０の一方の電極１３１，１４１と他方の電極１３２，１４２との間に配される誘電体層（樹脂層や誘電体薄膜等）は、バランの不平衡信号伝送路５０と平衡信号伝送路３０，３５との間に配される誘電体層と同じ比誘電率の材料でも、異なる比誘電率の材料でも構わない。
【００３５】
図５は、本発明の第３形態例に係るバラン実装デバイスの第３の誘電体層２６および第３配線層を（ａ）に、第２の誘電体層２４および第２配線層を（ｂ）に、第１の誘電体層２２および第１配線層を（ｃ）にそれぞれ示す平面図である。
このバラン実装デバイスは、第１形態例に係るバラン実装デバイスにおいて、インダクタ１２０をバランと異なる第３配線層（第３の誘電体層２６の上の配線層）に設けたものである。インダクタ１２０のアンダーパスとなる配線１２１は、図５では第２配線層に設けてあるが、さらにビアを介在させることにより、配線１２１を第１の誘電体層２２上の第１配線層に形成することもできる。
このように、インダクタ１２０が、不平衡信号伝送路５０（第２配線層）とも平衡信号伝送路３０，３５（第１配線層）とも異なる層に形成されている場合、バランの配線厚みがバランの設計上制約を受けるときでも、インダクタ１２０の配線厚みを増加させ、インダクタ１２０のＱ値を高くすることができる。その結果、挿入損失の低減を実現することができる。
【００３６】
この例では、不平衡信号伝送路５０および第２の誘電体層２４は、２つの平衡信号伝送路３０，３５および第１の誘電体層２２の上に設けられ、インダクタ１２０および第３の誘電体層２６は、不平衡信号伝送路５０および第２の誘電体層２４の上に設けられている。逆に、不平衡信号伝送路５０および第２の誘電体層２４を、インダクタ１２０および第３の誘電体層２６の上に設け、２つの平衡信号伝送路３０，３５および第１の誘電体層２２を、不平衡信号伝送路５０および第２の誘電体層２４の上に設けても構わない。
第１の誘電体層２２、第２の誘電体層２４および第３の誘電体層２６は、絶縁樹脂層か
らなることが好ましい。
第３の誘電体層２６上には、第１形態例における第２の誘電体層２４上と同様に、バンプを搭載する電極パッドや、封止樹脂層等を設けることができる。
【００３７】
本形態例において、インダクタ１２０は、第３の平面スパイラル部５０ｄの中心スペース部Ｅ２と重なり合う位置に配置されていることが好ましい。
また、インダクタ１２０を流れる電流の向き（回転方向）と第３の平面スパイラル部５０ｄを流れる電流の向き（回転方向）が同じになるようにすることが好ましい。これにより、インダクタ１２０から発生する磁束と、第３の平面スパイラル部５０ｄから発生する磁束とが、互いに弱め合うことを抑制することができる。また、インダクタ１２０と第３の平面スパイラル部５０ｄとの距離が近い場合に、近接効果による実効的な抵抗値の増大を抑制することができる。
【００３８】
図６は、本発明の第４形態例に係るバラン実装デバイスの第３の誘電体層２６および第３配線層を（ａ）に、第２の誘電体層２４および第２配線層を（ｂ）に、第１の誘電体層２２および第１配線層を（ｃ）にそれぞれ示す平面図である。
本形態例は、第３形態例に係るバラン実装デバイスにおいて、第２形態例と同様に、伝送路の両端にキャパシタ１３０，１４０を付加したものである。この構成によれば、第２形態例のキャパシタ１３０，１４０による効果と、第３形態例の第３配線層に設けたインダクタ１２０による効果を兼ね備えることができる。
【００３９】
本形態例のバラン実装デバイスは、ＷＬＰ技術を応用した製造方法によって製造することができる。
第１形態例のバラン実装デバイスの場合は、まず、シリコン（Ｓｉ）ウエハ等の基板の上に第１の誘電体層２２を形成した後、第１の誘電体層２２の上に平衡信号伝送路３０，３５およびアンダーパス配線１２１を形成する。
次に、平衡信号伝送路３０，３５上および第１の誘電体層２２上に第２の誘電体層２４を形成し、第２の誘電体層２４には、ビアを形成するための開口部を形成する。
次に、第２の誘電体層２４上に不平衡信号伝送路５０、インダクタ１２０および電極パッド５９を形成するとともに、インダクタ１２０の内周端および電極パッド５９の端部がそれぞれ第２の誘電体層２４の開口部に充填されてアンダーパス配線１２１の端部にそれぞれ接続されるように形成する。
【００４０】
第２形態例のバラン実装デバイスは、平衡信号伝送路３０，３５を形成する際に下部電極１３２，１４２を形成し、不平衡信号伝送路５０を形成する際に上部電極１３１，１４１を形成するほかは、第１形態例のバラン実装デバイスと同様に製造することができる。
【００４１】
第３形態例のバラン実装デバイスの場合は、まず、シリコン（Ｓｉ）ウエハ等の基板の上に第１の誘電体層２２を形成した後、第１の誘電体層２２の上に平衡信号伝送路３０，３５を形成する。
次に、平衡信号伝送路３０，３５上および第１の誘電体層２２上に第２の誘電体層２４を形成する。
次に、第２の誘電体層２４上に不平衡信号伝送路５０およびアンダーパス配線１２１を形成する。
次に、不平衡信号伝送路５０上および第２の誘電体層２４上に第３の誘電体層２６を形成し、第３の誘電体層２６には、ビアを形成するための開口部を形成する。
次に、第３の誘電体層２６上にインダクタ１２０および電極パッド５９を形成するとともに、インダクタ１２０の内周端および電極パッド５９の端部がそれぞれ第２の誘電体層２４の開口部に充填されてアンダーパス配線１２１の端部にそれぞれ導通され、インダクタ１２０の外周端が不平衡信号入出力端５０ａに導通されるように形成する。
【００４２】
第４形態例のバラン実装デバイスは、平衡信号伝送路３０，３５を形成する際に下部電極１３２，１４２を形成し、不平衡信号伝送路５０を形成する際に上部電極１３１，１４１を形成するほかは、第３形態例のバラン実装デバイスと同様に製造することができる。
【００４３】
伝送路３０，３５，５０、インダクタ１２０、引き出し配線１２１、電極パッド５９、キャパシタ１３０，１４０などの形成は、例えば銅（Ｃｕ）めっき等の金属めっきを用いることが好ましい。
第２の誘電体層２４や第３の誘電体層２６に開口部を形成するには、スピンコートや電着法、ドライフィルム接着などにより全面に感光性樹脂層を形成した後、フォトリソグラフィー工程によりパターニングする方法等が挙げられる。
このように、ウエハレベルパッケージ（ＷＬＰ）技術を応用した製造方法によれば、バラン実装デバイス１００の製造の際のプロセス温度は、最高でも３００℃未満とすることができる。
【００４４】
図７に示すように、平衡信号伝送路３０，３５と不平衡信号伝送路５０との間の誘電体層２４の厚さｄは、バランの設計において最も重要な設計パラメータである。しかし、製造プロセスにおいて、この厚さｄが設計からずれるケースはしばしば起こり得る。そこで、直列に付加するインダクタのインダクタンスが異なるものを複数準備し、その中から設計ずれのないデバイスを選定することもできる。
ただし、このような方法は、歩留まりが低下するという欠点があるので、なるべく、厚さｄが目標どおりとなるように第２の誘電体層２４を形成することが望ましい。
【００４５】
図１３は、本発明の第５形態例に係るバラン実装デバイスの第２の誘電体層２４および第２配線層を（ａ）に、第１の誘電体層２２および第１配線層を（ｂ）に、基板１０および接地層１６を（ｃ）に示す平面図である。
前述の第１形態例に係るバラン実装デバイスについて、さらに、第１の誘電体層２２の下方に接地層１６および基板１０が設けられたバラン実装デバイスである。
【００４６】
第５形態例に係るバラン実装デバイスでは、基板１０と第１の誘電体層２２との間に接地層１６を設け、第１接地端３０ｂおよび第２接地端３５ｂがビア３２，３７を介して接地層１６に接地される構成とした。この構成としたことにより、第１の実施形態例と比較して、第３の誘電体層２６上に設けられる実装用のパッド（接地端子）を削減することができるので、パッド総数が減り、該パッド上に配されたバンプを介した実装に関わる歩留まりを向上させることができる。
【００４７】
基板１０は、シリコン（Ｓｉ）基板等の半導体基板、あるいはガラス基板やセラミックス基板等の絶縁体基板を用いることができる。
基板１０の上に設けられた接地層１６は、銅（Ｃｕ）やアルミ（Ａｌ）が成膜されたものが挙げられる。
【００４８】
ここで、接地層１６が、第２の誘電体層２４上のインダクタ１２０と重なる領域については、該接地層１６を除去した第１の開口部（窓）１１を形成することが好ましい。第１の開口部１１を設けることによって、接地層１６がインダクタ１２０のＱ値を劣化させてしまうことを抑制できる。
【００４９】
また、接地層１６が、第２の誘電体層２４上のパッド５９と重なる領域についも、該接地層１６を除去した第２の開口部(窓)１２を形成してもよい。インダクタ１２０およびパッド５９の設計に合わせて、第２の開口部１２の有無を決定すればよい。
【００５０】
図１４は、本形態例に係るバラン実装デバイスの断面図である。該断面図は、図１３（ａ）〜（ｃ）の平面図におけるＡ−Ａ線に沿う断面を示す。
第１の誘電体層２２の上に配された平衡信号伝送路３０，３５の接地端３０ｂ，３５ｂは、それぞれ第１の誘電体層を貫通するビア３２，３７を介して、接地層１６に導通されている。
【００５１】
［製造手順］
図１５は、本発明の第５形態例に係るバラン実装デバイスの製造手順を説明する図である。
まず、図１５（ａ）に示すように、シリコンウェハである基板１０の上に、接地層１６（金属層）を形成する。
【００５２】
接地層１６は、以下の工程１〜４によって、形成することができる。
（工程１）
先にスパッタリング法や真空蒸着法によってめっきシード層を形成した後、めっき法によって接地層１６を形成することができる。
前記めっきシード層の材料としては、Ｔｉ，ＴｉＷ，Ｃｒ，Ｃｕ又はそれらの組み合わせが好適である。例えば、Ｔｉ層を５０ｎｍの厚さで形成し、該Ｔｉ層の上に、Ｃｕ層を２００ｎｍの厚さで形成して、めっきシード層（不図示）とすることができる。
（工程２）
つぎに、第１の開口部１１及び第２の開口部１２と整合する領域を、レジスト膜などのマスキング材料で被覆する。レジスト膜は、後に形成するめっき層よりも厚く形成する。
（工程３）
前記めっきシード層上に、めっき層を形成する。
前記めっき層の材料としては、Ｔｉ，ＴｉＷ，Ｃｒ，Ｃｕ等が好適であるが、前記めっきシード層と同じ材料がより好適である。前記めっき層の厚さは、３〜２０μｍとすればよい。
（工程４）
前記レジスト膜等からなるマスキング材料を除去し、次いで前記めっきシード層及びめっき層をエッチングする。
以上の工程１〜４によって、基板１０上に、第１の開口部１１及び第２の開口部（不図示）を有する接地層１６を形成することができる。なお、基板１０上には、ＳｉＯ２酸化膜を有していてもよい。
【００５３】
次に、図１５（ｂ）に示すように、接地層１６上、第１の開口部１１内、及び第２の開口部１２内に、第１樹脂層２２を形成し、フォトリソグラフィーにより、第１樹脂層２２を貫通するようにビア・ホール（貫通孔）を形成する。
次に、図１５（ｃ）に示すように、第１樹脂層２２上に、めっきにより、第１形態例と同様の平面スパイラル型の平衡信号伝送路３０、３５を形成すると同時に、ビア３２，３７を形成する。以下、第１形態例と同様の手順で、バラン実装デバイスを完成させる。
【実施例】
【００５４】
以下、実施例をもって本発明を具体的に説明する。なお、これらの例において、スミスチャートの実軸は、中心点（レジスタンスＲ＝１、リアクタンスＸ＝０）が５０Ωの入力インピーダンスに対応するように設定した。
【００５５】
（実施例１）
図８は、Ｓｉ基板１０上に第１絶縁樹脂層２２を形成し、第１絶縁樹脂層２２の上に不平衡信号伝送路５０を形成し、第１絶縁樹脂層２２および不平衡信号伝送路５０の上に第２絶縁樹脂層２４を形成し、第２絶縁樹脂層２４の上に平衡信号伝送路３０，３５を形成したバラン実装デバイス１００の一例を示す分解斜視図である。
第２絶縁樹脂層２４の上には、各平衡信号出入力端３０ａ，３５ａに導通された電極パッド５１，５６と、各接地端３０ｂ、３５ｂに導通された電極パッド５２，５７と、ビア５９ａを介して不平衡信号入出力端５０ａと導通された電極パッド５９が設けられている。
【００５６】
電磁界シミュレータを用い、周波数２４５０ＭＨｚにおいて入力インピーダンスが５０Ωになるようにバランを設計し、反射特性Ｓ（１，１）をスミスチャートに表示したところ、図９の比較例１に示すＳ（１，１）の軌跡が得られた。周波数２４５０ＭＨｚの点Ｂがスミスチャートの中心点と一致すれば、入力インピーダンスが５０Ωになっていることを意味する。しかし、設計精度の問題により、スミスチャートの中心より下方にずれていることが分かる。
【００５７】
ここで、不平衡信号入出力端５０ａと直列にインダクタを配置すると、Ｓ（１，１）の軌跡は、図９の実施例１に示すようになる。つまり、インダクタを付加することにより、周波数２４５０ＭＨｚの点Ａがスミスチャートの等レジスタンス線に沿ってスミスチャートの実軸側に近づくことにより、スミスチャートの中心点に近づいたことが分かる。
【００５８】
図１０に、透過特性Ｓ（２，１）に基づき、実施例１および比較例１における挿入損失（透過損失）の周波数依存性を示す。設計に用いた信号周波数２４５０ＭＨｚにおいて、比較例１の挿入損失は−０．９４４ｄＢ、実施例１の挿入損失は−０．８８６ｄＢであった。つまり、インダクタ（実施例１の場合、インダクタンスは０．６４９ｎＨ、Ｑ値は３０）を付加することにより、挿入損失を０．０５８ｄＢ改善することができた。
このように、伝送線路バランの設計により得られた入力インピーダンスが設計精度の問題によって目標値からずれた場合、インダクタを付加することにより、大きな効果を発揮することが期待できる。
【００５９】
（実施例２）
図１１は、図８に示すバラン実装デバイス１００において、上記の第２形態例と同様、バランの両端にそれぞれキャパシタを並列接続した構成として、電磁界シミュレータを用い、設計した結果である。図８のデバイスの場合、挿入損失が最も良い周波数は、２４５０ＭＨｚ付近にあったが、キャパシタを並列接続したことにより、透過損失（挿入損失）が最も良い周波数は１７１０ＭＨｚ付近に移動したことが分かる。図１１（ｂ）において、反射特性Ｓ（１，１）は、点Ｇにおける−１２．２６１ｄＢ（１７１０．８７５ＭＨｚ）であり、挿入損失Ｓ（２，１）は、点Ｈにおける−０．７０９ｄＢ（１７１０．８７５ＭＨｚ）である。
【００６０】
すなわち、キャパシタンス１．７ｐＦ、Ｑ値が無限大である容量素子の付加により、実効的な波長の短縮効果が得られていることが分かる。しかしながら、図１１（ａ）に示すように反射特性Ｓ（１，１）をスミスチャートに表示したところ、１７１０ＭＨｚにおける入力インピーダンスは、点Ｆのように、入力インピーダンスが目標の５０Ωよりずれている。
【００６１】
そこで、インダクタンス１．９９ｎＨ、Ｑ値が３０のインダクタを直列に付加すると、図１２に示すような結果となる。すなわち、図１２（ｂ）において、反射特性Ｓ（１，１）は、点Ｌにおける−２８．１９７ｄＢ（１７１０．８７５ＭＨｚ）であり、挿入損失Ｓ（２，１）は、点Ｍにおける−０．５１６ｄＢ（１７１０．８７５ＭＨｚ）である。反射特性Ｓ（１，１）をスミスチャートに表示したところ、１７１０ＭＨｚにおける入力インピーダンスは、点Ｋのようにスミスチャートの等レジスタンス線に沿ってスミスチャートの実軸側に近づくことにより、スミスチャートの中心点に近づいている。すなわち、入力インピーダンスが目標の５０Ω付近に整合したことが分かる。
その結果、透過損失は、−０．５１６ｄＢとなり、図１１（ｂ）の透過損失−０．７０９ｄＢと比べて、大幅な挿入損失の低減を実現できることが分かる。
【００６２】
（実施例３）
図１６は、Ｓｉ基板１０上に、接地層１６を形成し、接地層１６の上に第１絶縁樹脂層２２を形成し、第１絶縁樹脂層２２の上に平衡信号伝送路３０，３５を形成し、接地層１６、第１絶縁樹脂層２２および平衡信号伝送路３０，３５の上に第２絶縁樹脂層２４を形成し、第２絶縁樹脂層２４の上に不平衡信号伝送路５０およびインダクタ１２０を形成したバラン実装デバイス２００の一例を示す分解斜視図である。
【００６３】
平衡信号伝送路３０，３５の各接地端３０ｂ，３５ｂは、第１絶縁樹脂層２２を貫通するビア３２，３７を介して接地層１６に導通されている。
第２絶縁樹脂層２４の上には、平衡信号伝送路３０，３５の各平衡信号出入力端３０ａ，３５ａに導通された電極パッド５１，５６が設けられている。また、インダクタ１２０の一端は、不平衡信号伝送路５０の不平衡信号入出力端５０ａに導通されている。該インダクタ１２０の他端は、ビア１２２およびアンダーパス配線１２４を介して、電極パッド５９に導通されている。
【００６４】
インダクタ１２０は、外径２５０μｍ、Ｌ／Ｓ＝２０／２０μｍの１．５巻きインダクタ（インダクタンスは０．７４ｎＨ）である。
【００６５】
３次元電磁界シミュレーション（Ａｎｓｏｆｔ社  ＨＦＳＳ）の結果から、インダクタ１２０のＱ値は接地層１６との相互作用によって大きく劣化することが分かる（図１７の破線）。このような大きな劣化は、デバイスの挿入損失の増加につながり、好ましくない。
ここで、インダクタ１２０と重なる領域の接地層１６を除去して、接地層の開口部を設けると、インダクタ１２０のＱ値の劣化は低減されることが分かる（図１７の実線）。つまり、接地層の窓を設ける方が好ましい。
【００６６】
なお、接地層１６の前記開口部は、バラン実装デバイスの積層構造を厚み方向に見て、インダクタ１２０が接地層１６と重なる領域（一辺３００μｍの正方形）について、接地層１６を除去して設けられている。接地層１６が除去された領域には、第２絶縁樹脂層の樹脂が充填されている。
【産業上の利用可能性】
【００６７】
本発明は、種々の電子機器に用いることができる。例えば、携帯電話、無線ＬＡＮ、Ｂ
ｌｕｅｔｏｏｔｈ（登録商標）、ＷｉＭＡＸ（登録商標）等の無線通信機器を構成する電
子回路に好適に利用することができる。
【符号の説明】
【００６８】
１０…基板、１１…第１の開口部、１２…第２の開口部、１６…接地層、Ｅ１，Ｅ２…平面スパイラル部の中心スペース部、２２…第１の誘電体層（絶縁体層）、２４…第２の誘電体層（絶縁体層）、２６…第３の誘電体層（絶縁体層）、３０…第２平衡信号伝送路（第２の平面スパイラル部）、３２…ビア、３５…第１平衡信号伝送路（第１の平面スパイラル部）、３０ａ，３５ａ…平衡信号出入力端、３０ｂ，３５ｂ…接地端、３７…ビア、５０…不平衡信号伝送路、５０ａ…不平衡信号入出力端、５０ｂ…開放端、５０ｃ…第２平衡信号伝送路に対向した部分（第４の平面スパイラル部）、５０ｄ…第１平衡信号伝送路に対向した部分（第３の平面スパイラル部）、５０ｅ…中間部、５９…不平衡信号入出力電極パッド、９０…不平衡信号入出力端子部、１００…バラン実装デバイス、１１０…バラン、１２０…インダクタ、１２２…ビア、１２４…アンダーパス配線、１３０，１４０…キャパシタ。
【図１】
2010279028.tif 000003
【図２】
2010279028.tif 000004
【図３】
2010279028.tif 000005
【図４】
2010279028.tif 000006
【図５】
2010279028.tif 000007
【図６】
2010279028.tif 000008
【図７】
2010279028.tif 000009
【図８】
2010279028.tif 000010
【図９】
2010279028.tif 000011
【図１０】
2010279028.tif 000012
【図１１】
2010279028.tif 000013
【図１２】
2010279028.tif 000014
【図１３】
2010279028.tif 000015
【図１４】
2010279028.tif 000016
【図１５】
2010279028.tif 000017
【図１６】
2010279028.tif 000018
【図１７】
2010279028.tif 000019