(57)【要約】【課題】電子部品の実装に際して、高密度化と低熱抵抗化の要求を同時に満足することできる仕組みを提供する。【解決手段】本発明の実装基板１は、コア基板２の上面側に積層状態で形成された複数の配線層を含む積層配線部３を有するもので、複数の配線層のうち、最下層の配線層５の一部５ａを、冷却構造体を実装する目的で、外部に露出する状態で配置している。【選択図】図１
2010123708.tif 000002
【特許請求の範囲】
【請求項１】
一方の基板面上に積層状態で形成された複数の配線層を含む積層配線部を有し、
前記複数の配線層のうち、最上層の配線層を除く内層の配線層の一部を外部に露出する状態で配置してなる
実装基板。
【請求項２】
前記積層配線部を島状に独立して形成してなる
請求項１記載の実装基板。
【請求項３】
前記内層の配線層は、グラウンド用の配線層である
請求項１又は２記載の実装基板。
【請求項４】
前記複数の配線層の層間に介在する絶縁層の端縁部を階段状に形成してなる
請求項１、２又は３記載の実装基板。
【請求項５】
少なくとも一方の基板面上に積層状態で形成された複数の配線層を含む積層配線部を有し、前記複数の配線層のうち、最上層の配線層を除く内層の配線層の一部を外部に露出する状態で配置してなる実装基板と、
前記複数の配線層に電気的に接続する状態で前記実装基板に実装された半導体装置と、
前記内層の配線層の一部に熱的に接続する状態で前記実装基板に実装された冷却構造体と
を備える半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の実装に用いられる実装基板と、当該実装基板を用いて構成される半導体モジュールに関する。
【背景技術】
【０００２】
近年、ＬＳＩ(Large Scale Integration)などの半導体チップを含む電子部品の実装に用いられる実装基板には、高密度化と低熱抵抗化が要求されている。高密度化の要求には、ＬＳＩの多ピン化や複数の半導体チップを搭載するマルチチップ化（モジュール化）などが背景にある。また、低熱抵抗化の要求には、ＬＳＩの高消費電力化や最終製品セットの都合などが背景にある。
【０００３】
一般に、マルチチップ化に対応した実装基板では、これに搭載される複数の半導体チップごとに電極端子を個別に設ける必要がある。このため、半導体チップが搭載される側の配線層は、多層化する傾向にある。したがって、実装基板としては、ビルドアップ基板と呼ばれる多層配線基板が用いられている（例えば、特許文献１を参照）。一般に、ビルドアップ基板は、コア基板の両面に上下対称に配線層を積層した構造になっている。
【０００４】
また、ＬＳＩ等の半導体チップやこれを封止した半導体パッケージは、実装基板への実装に際して、実装基板の最上層の配線層に、例えばバンプを介して電気的に且つ機械的に接続される。また、特許文献２には、半導体チップをダイボンド材でボンディングパッドに固定し、かつワイヤボンディングによって最上層の配線層に電気的に接続した構成が開示されている。加えて、特許文献２には、半導体チップで発生する熱を、ビルドアップ層の最上層の配線層を利用して大気中に放散する構成が開示されている。
【０００５】
複数の配線層を積層してなるビルドアップ層の最上層に、半導体チップや半導体パッケージなどの半導体装置を実装した場合、半導体チップや半導体パッケージで発生する熱の一部は、最上層の配線層から、これに繋がる内層（下層）の配線層へと伝達される。
【０００６】
【特許文献１】特許第２７３９７２６号公報
【特許文献２】特開平７−１７６８７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、半導体装置搭載側に形成される複数の配線層は、それぞれ樹脂等の絶縁層で覆われるため、その部分で熱抵抗が高くなる。また、最上層の配線層を熱の放散に利用すると、電子部品の実装に利用可能な領域の大きさが制限されてしまう。したがって、従来においては、高密度化と低熱抵抗化の要求を同時に満足することができなかった。
【０００８】
本発明の目的は、電子部品の実装に際して、高密度化と低熱抵抗化の要求を同時に満足することできる仕組みを提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る実装基板は、一方の基板面上に積層状態で形成された複数の配線層を含む積層配線部を有し、前記複数の配線層のうち、最上層の配線層を除く内層の配線層の一部を外部に露出する状態で配置した構成となっている。
【００１０】
本発明に係る実装基板においては、外部に露出する内層の配線層の一部を用いて、実装基板に冷却構造体を実装することが可能となる。また、冷却構造体の実装により、配線層を利用した伝熱経路の熱抵抗を下げることが可能となる。
【発明の効果】
【００１１】
本発明によれば、外部に露出する内層の配線層の一部を用いて、実装基板に冷却構造体を実装することができる。このため、電子部品の実装領域を制限することなく、配線層を利用した伝熱経路の熱抵抗を下げることができる。その結果、電子部品の実装に際して、高密度化と低熱抵抗化の要求を同時に満足することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
【００１３】
＜実施の形態＞
[実装基板の構成]
図１は本発明の実施の形態に係る実装基板の構成例を示す断面図である。実装基板１は、大きくは、コア基板２と積層配線部３とを備えた構成となっている。コア基板２は、例えば、平板状の基材４の両面に配線層５，６を形成し、かつ当該配線層５，６を貫通導通路７で電気的に接続した構造となっている。基材４は、例えば、ガラスエポキシ等のリジッドな基材を用いて構成されている。配線層５，６は、例えば、銅等の配線材料を用いて構成されている。貫通導通路７は、基材４を貫通する貫通孔の側壁に導電膜を形成し、かつ当該貫通孔を樹脂で埋め込んだ構造になっている。
【００１４】
コア基板２は、例えば、次のような方法で製造されるものである。まず、図２（Ａ）に示すように、ガラスエポキシ等の基材を用いた両面銅張積層板３１を用意する。次に、図２（Ｂ）に示すように、両面銅張積層板３１にドリルで孔開け加工を施すことにより、貫通孔３２を形成する。次に、図２（Ｃ）に示すように、両面銅張積層板３１の貫通孔３２の側壁に電気銅めっきによって導電膜３３を形成する。
【００１５】
次に、図２（Ｄ）に示すように、導電膜３３で覆われた貫通孔３２の内部を樹脂３４で埋め込む。次に、図２（Ｅ）に示すように、樹脂３４の埋め込み部分の両端面に電気銅めっきによって導電膜３５を形成する。次に、図２（Ｆ）に示すように、エッチングによって両面銅張積層板３１の両面に銅の配線パターン３６を形成する。以上の工程を経てコア基板２が得られる。
【００１６】
積層配線部３は、それぞれ絶縁層１４を介して複数の配線層（上記の配線層５を含む）を積層した構造になっている。積層配線部３は、コア基板２上で島状に独立したかたちで形成されている。このため、コア基板２の最外周部には、積層配線部３を形成する配線層及び絶縁層が共に存在しない領域、つまり基材４の表面（上面）が外部に露出した領域２ａが存在している。複数の配線層の層間に介在する絶縁層１４の端縁部は、上側（コア基板２から遠い側）から下側（コア基板２に近い側）に向かって、裾広がりの階段状に形成されている。そして、この階段状の最も低い位置（最下層）に配線層５が形成され、当該配線層５の一部（端縁部）５ａが外部に露出した状態で配置されている。配線層５は、最上層の配線層を除く内層の配線層に相当するものである。内層の配線層とは、積層配線部３の中で、最下層の配線層５だけに限らず、最上層の配線層を除いて、当該最上層の配線層よりも下層に形成される配線層をいう。外部に露出させる配線層５は、グラウンド用の配線層であることが望ましい。
【００１７】
[実装基板の製造方法]
図３は本発明の実施の形態に係る実装基板の製造方法を示す概略図である。まず、図３（Ａ）に示すように、基材４と配線層５，６を有するコア基板２を用意する。この段階のコア基板２は、最終的な製品サイズに応じて切り出される個片のコア基板を平面的に複数並べて一体化した大判の基板構造になっている。ここでは便宜上、個片に切り出される３つのコア基板を一体化した形態で、一つのコア基板２を表現している。
【００１８】
上記コア基板２を用意したら、図３（Ｂ）に示すように、コア基板２の一方の面に感光性の樹脂からなる樹脂層８を形成する。樹脂層８は、前述した複数の配線層を積層状態に形成するうえで、上下の配線層間に介在する絶縁層となるものである。ここでは一例として、ネガ型の感光性樹脂フィルムを貼り付けることにより、樹脂層８を形成することとする。
【００１９】
次に、図３（Ｃ）に示すように、上記樹脂層８を露光及び現象することにより、コア基板２上で樹脂層８を複数の島状に独立（分離）させ、かつ各島の樹脂層８に複数のビアホール９を形成する。このとき、島状に分離した樹脂層８の端縁部よりも外側で、内層の配線層となる最下層の配線層５の一部（端縁部）５ａを露出させる。また、製品サイズの外形端から例えばａ＝２００μｍだけ離れた位置まで配線層５の一部５ａを引き出すとともに、当該配線層５の一部５ａを例えばｂ＝０．５ｍｍだけ外部に露出させる。
【００２０】
この段階で樹脂層８を島状に独立させることにより、基板面内で隣り合う個片サイズのコア基板の境界部（切り出しの切断位置）で、樹脂層８の物理的な繋がり（連続性）が断たれる。このため、樹脂層８の熱収縮による応力が基板全体に分散される。その結果、樹脂層８の熱収縮に伴うコア基板２全体の反りを低減することができる。
【００２１】
次に、図３（Ｄ）に示すように、樹脂層８の表面を粗くする粗化処理を行なう。この粗化処理では、例えば、過マンガン酸系樹脂粗化液を用いて、樹脂層８の表面に平均粗さＲａ＝０．５μｍの粗度を加える。その後、化学銅めっきによってめっき下地膜（銅のシード層）１０を、例えば０．５μｍの厚みで析出させる。
【００２２】
次に、図３（Ｅ）に示すように、コア基板２の一方の面に、島状に分離された各々の樹脂層８を覆う状態でレジスト膜を形成した後、当該レジスト膜を露光及び現像によってパターニングすることにより、めっきレジスト１１を形成する。
【００２３】
次に、図３（Ｆ）に示すように、めっきレジスト１１で覆われていない樹脂層８の表面に、電気めっき法で銅の配線パターン１２を、例えば１５μｍの厚みで形成する。配線パターン１２は、最下層の配線層５の一つ上の配線層となる。その後、めっきレジスト１１及びめっき下地膜１０を除去する。
【００２４】
以降は、上記図３（Ｂ）〜図３（Ｆ）の処理を繰り返すことにより、図３（Ｇ）に示すように、コア基板２の上に複数の配線層を積層した島状の積層配線部３を有するビルドアップ構造の配線基板（ビルドアップ基板）を得る。このとき、コア基板２の上に１つの配線層を積層するたびに、樹脂層８の面積を段階的に縮小することにより、複数の配線層の層間に介在する絶縁層の端縁部が階段状に形成される。樹脂層８の縮小は、基板面方向に沿う方向（図の左右方向）において、例えば、１段ごとに樹脂層８の形成長さを両側ｃ＝２００μｍずつ短くすることにより実現される。
【００２５】
その後、図３（Ｈ）に示すように、積層配線部３の島ごとにコア基板２をダイシング加工又はルーター加工などによって切断することにより、コア基板２を個片に切り出す。これにより、コア基板２の一方の面上に複数の配線層を含む積層配線部３が形成され、かつ内層の配線層５の一部５ａが外部に露出した構造の実装基板１が得られる。この実装基板１においては、コア基板２の上面側に形成される配線層の層数と、コア基板２の下面側に形成される配線層の層数が、異なっている。具体的には、コア基板２の上面側に形成される配線層の層数が、同下面側に形成される配線層の層数よりも多くなっている。このため、コア基板２を中心にみると、配線層の積層状態が上下非対称な構造になっている。
【００２６】
[半導体モジュールの構成]
図４は本発明の実施の形態に係る半導体モジュールの構成例を示す断面図である。半導体モジュール２０は、上記の実装基板１と、当該実装基板１に実装された半導体装置とを備えた構成となっている。半導体装置としては、半導体チップ２１と半導体パッケージ２２が実装されている。半導体チップ２１及び半導体パッケージ２２は、実装基板１の一方の面上に形成された複数の配線層の上に、チップ部品２３とともに実装されている。
【００２７】
半導体チップ２１は、ベアチップの状態でフリップチップ方式により実装されている。また、半導体チップ２１は、実装基板１に設けられた複数の配線層のうち、最上層の配線層に電気的かつ機械的に接続されている。半導体パッケージ２２は、図示しない半導体チップ（例えば、メモリ用のＬＳＩチップ）を、例えば、樹脂で封止したＢＧＡ（ボール・グリッド・アレイ）タイプのパッケージ構造になっている。半導体パッケージ２２は、半田ボール等の外部接続端子を介して、上記半導体チップ２１と同様に、最上層の配線層に電気的かつ機械的に接続されている。半導体パッケージ２２は、実装基板１の基板面内に半導体チップ２１と隣り合う位置関係で配置されている。チップ部品２３は、例えば、チップコンデンサ等の受動部品からなるものである。チップ部品２３は、上記半導体チップ２１及び半導体パッケージ２２と同様に、最上層の配線層に電気的かつ機械的に接続されている。
【００２８】
また、実装基板１には、冷却構造体の一例として、冷却フィン２４が実装されている。冷却フィン２４は、前述したように外部に露出させた最下層の配線層５の一部５ａに、例えば熱伝導性の接着剤からなる接着層２５を介して取り付けられている。このため、冷却フィン２４は、配線層５の一部５ａに熱的に接続する状態で実装基板１に実装されている。熱伝導性の接着剤としては、例えば、エポキシ樹脂などの有機材料に、シリカ、金属粉末、セラミック粉末などの無機充填剤を分散させたものを用いることができる。
【００２９】
また、冷却フィン２４としては、例えば、熱伝導性の高い金属材料である銅の構造体の表面に、ニッケルめっき処理を施したものを用いることができる。冷却フィン２４は、図の奥行き方向に複数のフィン部を櫛歯状に配列した構造になっている。冷却フィン２４は、実装基板１上で複数の配線層の島を両側から挟む位置関係で、２つ実装されている。これら２つの冷却フィン２４は、複数の配線層の島を間に挟んで、互いに対向する状態に配置されている。
【００３０】
冷却構造体は冷却フィン２４に限らず、例えば、ヒートシンクなどであってもよい。また、実装基板１には、外部に露出させた内層の配線層５の一部５ａを用いて、冷却フィン２４などの冷却構造体の他に、図示しない電子部品を実装することも可能である。
【００３１】
[半導体モジュールの製造方法]
まず、図５に示すように、前述した製造方法で得られる実装基板１に半導体チップ２１、半導体パッケージ２２及びチップ部品２３を実装する。次に、上記図４に示すように、外部に露出している内層の配線層５の一部５ａに、接着層２５を介して冷却フィン２４を取り付ける。これにより、半導体モジュール２０が得られる。この半導体モジュール２０は、例えば図６に示すように、コア基板２の下面側に外部接続端子として形成されたバンプ（例えば、はんだバンプ）２６を介してマザー基板２７に実装される。
【００３２】
本発明の実施の形態においては、実装基板１の構成として、積層配線部３を構成する複数の配線層のうち、最上層の配線層を除く内層の配線層５の一部５ａを外部に露出させた構成となっている。このため、配線層５の一部５ａを利用して、冷却フィン２４等の冷却構造体を実装基板１に実装することができる。したがって、電子部品の実装領域を制限することなく、配線層を利用した伝熱経路の熱抵抗を下げることができる。その結果、電子部品の実装に際して、高密度化と低熱抵抗化の要求を同時に満足することが可能となる。
【００３３】
また、コア基板２上で積層配線部３を島状に独立して形成しているため、実装基板１をそれよりも大判の基板から個片に切り出す場合に、大判のコア基板上で隣り合う実装基板の間で、積層配線部３の物理的な繋がりを断つことができる。このため、積層配線部３の絶縁層１４の熱収縮に伴って大判の基板に生じる反りを低減することができる。
【００３４】
また、外部に露出させる配線層５をグラウンド用の配線層とすることにより、次のような効果が得られる。即ち、グラウンド用の配線層は、複数の配線層のなかで他の配線層よりも広い面積で形成される。このため、グラウンド用の配線層の一部を、例えば前述したように冷却構造体を実装する目的で外部に露出させることにより、冷却構造体への熱伝導を効率良く行なうことができる。
【００３５】
また、複数の配線層の層間に介在する絶縁層１４の端縁部を階段状に形成しているため、最上層の配線層を除いて、最下層の配線層だけでなく、任意の内層配線層の端縁部を絶縁層の外側に引き出して外部に露出させることができる。
【００３６】
また、実装基板１の配線層の積層状態（積層数）が上下非対称な構造になっている。このため、実装基板１の上面側には、そこに実装される半導体装置（２１，２２）の端子の数や配置に応じて、必要な層数の配線層を形成することができる。また、実装基板１の下面側には、マザー基板２７への実装に必要な端子の数や配置に応じて、必要な層数の配線層を形成することができる。これにより、実装基板に上下対称に配線層を形成する場合に比較して、マザー基板に実装する側（下面側）の配線層の層数を低減し、これに伴う配線工程数の削減によって実装基板の低コスト化を図ることができる。
【００３７】
また、半導体モジュール２０の構成として、実装基板１に半導体チップ２１や半導体パッケージ２２などの半導体装置を実装するとともに、配線層５の一部５ａに熱的に接続する状態で冷却フィン２４を実装基板１に実装した構成となっている。このため、半導体装置（２１，２２）で発生する熱を、内層の配線層５を通して冷却フィン２４に効率良く伝えることができる。
【００３８】
[第１の変形例]
図７は本発明の実施の形態に係る実装基板及び半導体モジュールの第１の変形例を示す断面図である。図示した半導体モジュール２０においては、最下層の配線層５の一部５ａを外部に露出させ、当該露出部分を用いて冷却構造体２８が実装基板１に実装されている。冷却構造体２８は門型に形成されている。また、実装基板１上には３つの半導体パッケージ２２が実装されている。各々の半導体パッケージ２２のパッケージ面は、それぞれ熱伝導性の樹脂からなる樹脂層２９を介して冷却構造体２８に接着されている。
【００３９】
かかる構成の半導体モジュール２０においては、各々の半導体パッケージ２２が発生する熱の伝達経路として、配線層５を経由した経路と、接着層２９を経由した経路とが確保される。このため、配線層５を経由した経路だけを確保した場合に比較して、各々の半導体パッケージ２２が発生する熱を効率良く冷却構造体２８に伝えることができる。
【００４０】
[第２の変形例]
図８は本発明の実施の形態に係る実装基板及び半導体モジュールの第２の変形例を示す断面図である。図示した半導体モジュール２０においては、最下層の配線層５の一部５ａを外部に露出させ、当該露出部分を用いて冷却フィン２４が実装基板１に実装されている。また、最上層の一つの下の配線層１５の一部１５ａが外部に露出した状態で配置され、当該露出部分を用いて門型の冷却構造体１６が実装基板１に実装されている。この冷却構造体１６は、２つの半導体パッケージ２２の間に実装された半導体パッケージ１７を取り囲む状態で配置されている。また、半導体パッケージ１７のパッケージ面は、熱伝導性の樹脂からなる樹脂層１８を介して冷却構造体１６に接着されている。このため、冷却構造体１６は半導体パッケージ１７と熱的に接続された状態になっている。
【００４１】
かかる構成の半導体モジュール２０においては、例えば、半導体パッケージ１７が発熱量の多い半導体チップを封止したものである場合に、当該半導体パッケージ１７が発生する熱を冷却構造体１６に効率良く伝えることができる。また、半導体パッケージ１７が発生する熱が、周辺の半導体パッケージ２２に及ぼす影響を小さくすることができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態に係る実装基板の構成例を示す断面図である。
【図２】コア基板の製造方法の一例を説明する図である。
【図３】本発明の実施の形態に係る実装基板の製造方法を示す概略図である。
【図４】本発明の実施の形態に係る半導体モジュールの構成例を示す断面図である。
【図５】本発明の実施の形態に係る半導体モジュールの製造方法を説明する断面図である。
【図６】本発明の実施の形態に係る半導体モジュールの実装例を示す断面図である。
【図７】本発明の実施の形態に係る実装基板及び半導体モジュールの第１の変形例を示す断面図である。
【図８】本発明の実施の形態に係る実装基板及び半導体モジュールの第２の変形例を示す断面図である。
【符号の説明】
【００４３】
１…実装基板、２…コア基板、３…積層配線部、４…基材、５，６…配線層、２０…半導体モジュール、２１…半導体チップ、２２…半導体パッケージ、２４…冷却フィン（冷却構造体）
【図１】
2010123708.tif 000003
【図２】
2010123708.tif 000004
【図３】
2010123708.tif 000005
【図４】
2010123708.tif 000006
【図５】
2010123708.tif 000007
【図６】
2010123708.tif 000008
【図７】
2010123708.tif 000009
【図８】
2010123708.tif 000010