(57)【要約】【課題】スペース・マークの別に発光パワーレベルを設定する。【解決手段】発光レベルパターン記憶部２３０は、スペース・マーク別のレジスタセット２３１_S，２３１_M、それらに記憶の設定情報を選択的に記憶するレジスタセット２３１_0、レジスタセット２３１_S，２３１_Mの設定情報を選択しレジスタセット２３１_0に記憶させる記憶情報制御部２３６を備える。リセットパルス生成部２１０はリセット信号RSからリセットパルスRPを生成する。エッジパルス生成部２２０はエッジ信号ESからエッジパルスEPを生成する。レジスタセット２３１_Sに記憶されている情報をリセットパルスRP_S1 で、レジスタセット２３１_Mに記憶されている情報をリセットパルスRP_M1 で、各々レジスタセット２３１_0にセットし、リセットパルスRPでレジスタ２３２_1から、エッジパルスEPで残りのレジスタ２３２_2〜から読み出す。【選択図】図５Ｂ
2010244651.tif 000002
【特許請求の範囲】
【請求項１】
スペースとマークの切替りタイミングを示す基準パルスの取得タイミングを規定する情報をエッジで示す第１の伝送信号の前記エッジを検出することで前記基準パルスを生成する第１パルス生成部と、
前記スペースおよび前記マークの各発光波形の分割されたパワーレベルの切替りタイミングを示す切替えパルスの取得タイミングを規定する情報をエッジで示す第２の伝送信号の前記エッジを検出することで前記切替えパルスを生成する第２パルス生成部と、
前記発光波形の各パワーレベル情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに出力し前記基準レベル情報に続く他のレベル情報を前記切替えパルスごとに順に出力する発光波形生成部と、
前記スペースおよび前記マークの各発光波形のパワーレベルでレーザ素子を駆動するための前記発光波形のパワーレベル情報を示す記録波形制御信号パターンを前記スペースおよび前記マークの別に記憶する発光レベルパターン記憶部と、
を備え、
前記発光レベルパターン記憶部に記憶されている前記スペースおよび前記マークの各発光波形のパワーレベル情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに読み出し、前記基準レベル情報に続く他のレベル情報を前記切替えパルスごとに順に読み出す
レーザ駆動装置。
【請求項２】
それぞれ異なる複数の設定情報を記憶する複数の副記憶部、前記複数の副記憶部に記憶されている何れかの設定情報が選択的に記憶される主記憶部、および、前記複数の副記憶部に記憶されている何れかの設定情報を選択して前記主記憶部に記憶させる記憶情報制御部を具備する第２の記憶部を備えている
請求項１に記載のレーザ駆動装置。
【請求項３】
前記第１パルス生成部は、前記第１の伝送信号の立下りエッジおよび立上りエッジの何れか一方のエッジを検出することで前記スペースから前記マークへの切替りと前記マークから前記スペースへの切替りの何れか一方についての前記基準パルスを生成し、前記第１の伝送信号の立下りエッジおよび立上りエッジの他方のエッジを検出することで前記スペースから前記マークへの切替りと前記マークから前記スペースへの切替りの他方についての前記基準パルスを生成するものであり、
前記第２パルス生成部は、複数の前記第２の伝送信号のエッジをそれぞれ検出することで前記切替えパルスを生成するものであり、
前記基準パルスの直前と直後の前記切替えパルスのそれぞれが同じ前記第２の伝送信号のエッジに基づくものであるときに前記基準パルスの直後の前記切替えパルスに基づいて選択パルスを生成する第３パルス生成部を、さらに備え、
前記記憶情報制御部は、前記第１パルス生成部で取得された前記基準パルスと前記第３パルス生成部で取得された前記選択パルスとに基づいて、前記複数の副記憶部に記憶されている何れかの設定情報を選択して前記主記憶部に記憶させる
請求項２に記載のレーザ駆動装置。
【請求項４】
前記第２の記憶部は、前記発光レベルパターン記憶部と兼用されるものであり、
前記発光波形生成部は、前記主記憶部に記憶された前記発光波形のそれぞれについてのレベル情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに読み出し、前記基準レベル情報に続く他のレベル情報を前記切替えパルスごとに順に読み出す
請求項２または３に記載のレーザ駆動装置。
【請求項５】
前記第２の記憶部は、前記スペースおよび前記マークの各発光波形のそれぞれについて、それぞれ異なるレベル情報を示す記録波形制御信号パターンを記憶する前記副記憶部を有する
請求項４に記載のレーザ駆動装置。
【請求項６】
前記２つの副記憶部の内の一方が使用されていない期間に、前記２つの副記憶部の内の他方の設定情報を書き換える
請求項５に記載のレーザ駆動装置。
【請求項７】
レーザ素子から発せられたレーザ光に基づく電気信号をサンプリングしてホールドするサンプルホールド部と、
前記電気信号をサンプリングしてホールドするためのサンプリングパルスを前記基準パルスと前記切替えパルスに基づく発光波形のエッジを基準に生成し前記サンプルホールド部に供給するサンプリングパルス生成部と、
を備え、
前記発光波形生成部は、前記発光レベルパターン記憶部に記憶された前記発光波形のそれぞれについてのレベル情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに読み出し、前記基準レベル情報に続く他のレベル情報を前記切替えパルスごとに順に読み出し、
前記第２の記憶部は、前記サンプリングパルスのパルスパターンを規定する設定情報を記憶するサンプリングパルスパターン記憶部と兼用されるものであり、
前記複数の副記憶部は、前記サンプリングパルスのパルスパターンを規定する設定情報を前記スペースおよび前記マークの別に記憶し、
前記サンプリングパルス生成部は、前記主記憶部に記憶された前記設定情報に基づいて前記サンプリングパルスを生成する
請求項２〜６の内の何れか一項に記載のレーザ駆動装置。
【請求項８】
前記第２の記憶部は、前記スペースおよび前記マークの各サンプリングパルスのそれぞれについて、パルスパターンを規定するそれぞれ異なる設定情報を記憶する前記副記憶部を有する
請求項７に記載のレーザ駆動装置。
【請求項９】
前記第２パルス生成部は、前記スペースおよび前記マークの各発光波形の分割されたパワーレベルの切替りタイミングおよび前記電気信号をサンプリングしてホールドするためのサンプリングパルスのタイミングを示す切替えパルスの取得タイミングを規定する情報をエッジで示す第２の伝送信号の前記エッジを検出することで前記切替えパルスを生成し、
前記第２の記憶部は、前記発光レベルパターン記憶部および前記サンプリングパルスのパルスパターンを規定する設定情報を記憶するサンプリングパルスパターン記憶部と兼用されるものであり、
前記副記憶部は、前記発光波形のパワーレベル情報と前記サンプリングパルスの設定情報を纏めて記憶し、
前記発光レベルパターン記憶部に記憶されている前記スペースおよび前記マークの各発光波形のパワーレベル情報と前記サンプリングパルスの設定情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに読み出し、前記基準レベル情報に続く他の情報を前記切替えパルスごとに順に読み出すことで、前記発光波形のパワーレベルを設定するとともに前記サンプリングパルスを取得する
請求項７または８に記載のレーザ駆動装置。
【請求項１０】
前記副記憶部は、前記サンプリングパルスの開始タイミングを規定する設定情報を前記発光波形の前記基準レベル情報を除く何れかのパワーレベル情報と纏めて記憶する
請求項９に記載のレーザ駆動装置。
【請求項１１】
前記サンプリングパルスの終了タイミングを、前記サンプリングパルスの開始タイミングに続く前記基準レベル情報を除くパワーレベル情報を読み出すタイミングで規定する
請求項１０に記載のレーザ駆動装置。
【請求項１２】
前記サンプリングパルスパターン記憶部は、前記サンプリングパルスの終了タイミングの設定情報を記憶する
請求項１０に記載のレーザ駆動装置。
【請求項１３】
前記サンプリングパルスパターン記憶部は、前記サンプリングパルスの開始タイミングを規定する設定情報および終了タイミングを規定する設定情報を前記発光波形の前記基準レベル情報を除く何れかのパワーレベル情報と纏めて記憶する
請求項９に記載のレーザ駆動装置。
【請求項１４】
前記サンプリングパルスパターン記憶部は、前記パルスパターンの設定情報に基づいて生成された前記サンプリングパルスに対する遅延時間の設定情報を記憶し、
前記サンプリングパルス生成部は、前記サンプリングパルスを、前記サンプリングパルスパターン記憶部に記憶されている前記遅延時間の設定情報に基づいて遅延させるパルス遅延部を有する
請求項９〜１３の内の何れか一項に記載のレーザ駆動装置。
【請求項１５】
スペースおよびマークの各発光波形のパワーレベルでレーザ素子を駆動するための発光波形のパワーレベル情報を示す記録波形制御信号パターンを前記スペースおよび前記マークの別に発光レベルパターン記憶部に記憶しておき、
前記スペースと前記マークの切替りタイミングを示す基準パルスの取得タイミングを規定する情報をエッジで示す第１の伝送信号の前記エッジを検出することで前記基準パルスを生成し、
前記スペースおよび前記マークの各発光波形の分割されたパワーレベルの切替りタイミングを示す切替えパルスの取得タイミングを規定する情報をエッジで示す第２の伝送信号の前記エッジを検出することで前記切替えパルスを生成し、
前記発光レベルパターン記憶部に記憶されている前記スペースおよび前記マークの各発光波形のパワーレベル情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに読み出し、前記基準レベル情報に続く他のレベル情報を前記切替えパルスごとに順に読み出すことで、前記スペースと前記マークの別に発光波形のパワーレベルを設定する
レーザ駆動方法。
【請求項１６】
レーザ素子と、
前記レーザ素子を駆動する駆動部と、
前記レーザ素子から発せられたレーザ光を導光する光学部材と、
記録クロックおよび記録データに基づいて、スペースおよびマークに対してレベルの異なる駆動信号の組合せでなる発光波形を規定する複数のパルス信号を生成する発光波形パルス生成部と、
前記発光波形パルス生成部で生成された複数のパルス信号に基づいて、前記スペースと前記マークの切替りタイミングを示す基準パルスの取得タイミングを規定する情報をエッジで示す第１の伝送信号と、前記発光波形の切替りタイミングを示す切替えパルスの取得タイミングを規定する情報をエッジで示す第２の伝送信号を生成する伝送信号生成部と、
前記第１の伝送信号のエッジに基づいて前記基準パルスを生成する第１パルス生成部および前記第２の伝送信号のエッジに基づいて前記切替えパルスを生成する第２パルス生成部を具備するパルス生成部と、
前記発光波形の各パワーレベル情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに出力し前記基準レベル情報に続く他のレベル情報を前記切替えパルスごとに順に出力する発光波形生成部と、
前記発光波形についてのレベル情報を示す記録波形制御信号パターンを前記スペースおよび前記マークの別に記憶する発光レベルパターン記憶部と、
前記レーザ素子、前記駆動部、前記光学部材、前記パルス生成部、前記発光波形生成部、前記発光レベルパターン記憶部を搭載した第１の搭載部と、前記発光波形パルス生成部および前記伝送信号生成部を搭載した第２の搭載部と、の間に介在して信号を伝送する伝送部材と、
を備えた光装置。
【請求項１７】
前記第１の搭載部は、前記レーザ素子から発せられるレーザ光を電気信号に変換する光電変換部と、前記光電変換部により得られた電気信号をサンプリングしてホールドするサンプルホールド部と、前記電気信号をサンプリングしてホールドするためのサンプリングパルスを前記発光波形のエッジを基準に生成し前記サンプルホールド部に供給するサンプリングパルス生成部、それぞれ異なる複数の設定情報を記憶する複数の副記憶部、前記複数の副記憶部に記憶されている何れかの設定情報が選択的に記憶される主記憶部、および、前記複数の副記憶部に記憶されている何れかの設定情報を選択して前記主記憶部に記憶させる記憶情報制御部を具備する第２の記憶部、がさらに搭載され、
前記第２の搭載部は、前記サンプルホールド部で得られたサンプルホールド信号に基づいて前記レーザ光のパワーレベルを適正なレベルにするためのレーザパワー指示信号を生成して前記発光波形生成部に供給するＡＰＣ制御部が、さらに搭載され、
前記第２の記憶部は、前記サンプリングパルスのパルスパターンを規定する設定情報を記憶するサンプリングパルスパターン記憶部と兼用されるものであり、前記複数の副記憶部は、前記サンプリングパルスのパルスパターンを規定する設定情報を前記スペースおよび前記マークの別に記憶し、
前記サンプリングパルス生成部は、前記主記憶部に記憶された前記設定情報に基づいて前記サンプリングパルスを生成する
請求項１６に記載の光装置。
【請求項１８】
前記伝送信号生成部は、前記サンプリングパルスのタイミングを示す切替えパルスの取得タイミングを規定する情報もエッジで示すように前記第２の伝送信号を生成し、
前記副記憶部は、前記発光波形のパワーレベル情報と前記サンプリングパルスの設定情報を纏めて記憶し、
前記発光レベルパターン記憶部は、記憶している前記スペースおよび前記マークの各発光波形のパワーレベル情報と前記サンプリングパルスの設定情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに出力し、前記基準レベル情報に続く他の情報を前記切替えパルスごとに順に出力し、
前記発光レベルパターン記憶部から出力される前記発光波形のパワーレベル情報の基準レベル情報と他のレベル情報に基づいて前記発光波形生成部が発光波形のパワーレベルを設定するとともに、前記発光レベルパターン記憶部から出力される前記サンプリングパルスの設定情報に基づいて前記サンプリングパルス生成部が前記サンプリングパルスを生成する
請求項１７に記載の光装置。
【請求項１９】
前記伝送信号生成部は、前記マークおよび前記スペースの別に、前記マークおよび／または前記スペースの長さに応じて、前記サンプリングパルスのタイミングを示す切替えパルスの取得タイミングを規定する情報を前記第２の伝送信号のエッジで示すか否かを制御する
請求項１８に記載の光装置。
【請求項２０】
レーザ素子と、
前記レーザ素子を駆動する駆動部と、
前記レーザ素子から発せられたレーザ光を導光する光学部材と、
スペースとマークの切替りタイミングを示す基準パルスの取得タイミングを規定する情報をエッジで示す第１の伝送信号に基づいて前記基準パルスを生成する第１パルス生成部および前記発光波形の切替りタイミングを示す切替えパルスの取得タイミングを規定する情報をエッジで示す第２の伝送信号に基づいて前記切替えパルスを生成する第２パルス生成部を具備するパルス生成部と、
前記発光波形の各レベル情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに出力し前記基準レベル情報に続く他のレベル情報を前記切替えパルスごとに順に出力する発光波形生成部と、
前記発光波形についてのレベル情報を示す記録波形制御信号パターンを記憶する発光レベルパターン記憶部と、
を備えた光学ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザ駆動装置（レーザ駆動回路）、レーザ駆動方法、光学ユニット、光装置に関する。
【背景技術】
【０００２】
レーザを光源に用いた記録再生装置が、種々の分野で利用されている。たとえば、レーザ駆動装置や光学ユニットを利用し、光ディスクを記録や再生の媒体として用いる光ディスク記録再生装置（以下、単に光ディスク装置ともいう）が注目されている。光源として用いるレーザとしては、半導体材料を利用した半導体レーザが、極めて小型で駆動電流に高速に応答するため、近年各種装置に広く使用されるようになっている。
【０００３】
また、記録や再生の媒体として用いる書込可能な光ディスクとしては、相変化光ディスクや光磁気ディスクなどが広く知られている。これらの光ディスクでは、照射されるレーザビームの強度を変えることで、記録、再生、消去を行なう。通常光ディスクに情報を記録する際は、レーザビームの強弱変化によって記録媒体にマーク・スペースを形成するいわゆる光強度変調方式が用いられる。このとき、光ディスクには、たとえばピーク３０ｍＷ以上といった高い強度のレーザビームが照射される。再生時は記録マークを破壊することなく情報の読み出しを行なうことができるように、記録時よりも弱い強度（たとえば１ｍＷ）のレーザビームを光ディスクに照射するようにしている。
【０００４】
近年の書込可能な光ディスクでは、その高密度化における優位性より記録マークの両端の位置に情報を持たせるマークエッジ記録が主流となっている。マークエッジ記録では、マークの形状歪によりデータ誤りが発生する。そこで、エラーの少ない記録を行なうために、記録パワーをパルス分割し、多値レベル化し制御するライトストラテジ技術が知られている（たとえば特許文献１、非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１４１４０６号公報
【非特許文献】
【０００６】
【非特許文献１】“業界最高水準の低ノイズと高速応答  Blu-ray 8 倍速記録再生の技術の壁を越えて”、CX-PAL74号、［online］、ソニー（株）、［平成２０年８月１８日検索］、インターネット＜ＵＲＬ：http://www.sony.co.jp/Products/SC-HP/cx_pal/vol74/pdf/featuring2_bd.pdf＞
【発明の概要】
【発明が解決しようとする課題】
【０００７】
光ディスク装置においては、可動部分であるピックアップと固定部分である信号制御系で構成される。一般的に、レーザ駆動部はピックアップ上に搭載された半導体レーザの近傍に配置され、信号制御系統からレーザ駆動系統までは可撓性のプリント基板（フレキシブル基板）により接続される。通常、ライトストラテジ回路は、固定部分である信号制御系に搭載され、各パワーレベルの発光タイミング信号は、フレキシブル基板を通じてピックアップに伝送される。
【０００８】
この構成では、記録速度の向上に従い、フレキシブル基板を通じて伝送される発光タイミング信号の周波数が高くなる。このとき、フレキシブル基板により伝送帯域が制限されてしまい、発光タイミング信号の間隔が正確に伝送できなくなり、記録速度向上の障害になる。さらに、高密度・高倍速記録の実現に向けてライトストラテジは複雑化する傾向にある。転送レートの増加だけでなく、パルス分割幅の細分化、あるいはパワーレベル数の増大が求められる。
【０００９】
従来の構成では、パワーレベル数が増加するほど、レーザ駆動制御用のライン数が増加し、フレキシブル基板（の幅）も大きくなり、配置スペースの確保や引回しのため長さに起因する伝送帯域低下の問題が発生する。レーザの発光パワー制御を行なう場合、発光パワー制御用の帰還信号やサンプリングパルスの伝送を如何様に行なうかの問題も生じる。
【００１０】
本発明は、上記事情に鑑みてなされたもので、ライトストラテジ技術を採用する場合に、信号の伝送本数や伝送帯域低下の問題点を解決することのできる仕組みを提供することを目的とする。好ましくは、発光パワー制御用の信号（帰還信号やサンプルパルス）の生成・伝送手法の新たな仕組みを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る仕組みにおいては、先ず、レーザ素子の発光波形についてのレベル情報を示す記録波形制御信号パターンを発光レベルパターン記憶部に記憶しておく。ここで、記録波形制御信号パターンは、スペースおよびマークに対して複数に分割された駆動信号に基づきレーザ素子を駆動するために分割された駆動信号のそれぞれについてのレベル情報を示すものである。換言すると、発光波形のパターンは、少なくとも情報記録領域では、スペースおよびマークの何れも複数に分割された駆動信号の組合せのものとする。つまり、記録パワーをパルス分割し、多値レベル化し制御する仕組みを採る。
【００１２】
パルス生成部では、スペースとマークの切替りタイミングを示す基準パルスの取得タイミングを規定する情報をエッジで示す第１の伝送信号と、分割された駆動信号の切替りタイミングを示す切替えパルスの取得タイミングを規定する情報を含んだ第２の伝送信号に基づいて、各伝送信号のエッジを検出することで基準パルスと切替えパルスを生成する。
【００１３】
そして、発光レベルパターン記憶部に記憶されている発光波形の各パワーレベル情報の内、基準パルス位置のレベル情報である基準レベル情報を基準パルスごとに読み出し、基準レベル情報に続く他のレベル情報を切替えパルスごとに順に読み出す。
【００１４】
ライトストラテジ技術を適用する際の記録波形制御信号パターンを予め発光レベルパターン記憶部に記憶しておき、２種の伝送信号を使って基準パルスと切替えパルスを生成し、基準パルスのタイミングで基準レベル情報を読み出し、切替えパルスごとに残りのレベル情報を順に読み出す方式である。２種の伝送信号と、発光レベルパターン記憶部内の記録波形制御信号パターンに順番に記憶したパワーレベル情報からなるシンプルな方式になる。基準パルスごとに基準レベル情報が読み出され、その後に再度、基準パルスが取得されるまで、切替えパルスごとに他のレベル情報が読み出される。
【００１５】
このような仕組みでは、スペースとマークのパワーレベルパターンを別々に記憶しておき、スペースとマークの各基準パルスの開始エッジでリセットを行なう。スペース開始のリセットタイミングでマークを終了し、スペースのパワーレベルパターンの読み込みと基準レベル情報の読み出しを行ない、その後にマーク開始でリセットされるまで、切替えパルスごとにスペース用の他のレベル情報を読み出す。また、マーク開始のリセットタイミングでスペースを終了し、マークのパワーレベルパターンの読み込みと基準レベル情報の読み出しを行ない、その後にスペース開始でリセットされるまで、切替えパルスごとにマーク用の他のレベル情報を読み出す。
【００１６】
好ましくは、第２の記憶部を備えるものとする。第２の記憶部の構成は、それぞれ異なる複数の設定情報を記憶する複数の副記憶部、複数の副記憶部に記憶されている何れかの設定情報が選択的に記憶される主記憶部、および、複数の副記憶部に記憶されている何れかの設定情報を選択して主記憶部に記憶させる記憶情報制御部を具備するものとする。
【００１７】
第２の記憶部の扱い方としては、様々なことが考えられる。典型的には、パワーレベルパターンの切替えやサンプリングパルスの設定情報の切替えに利用することが考えられる。たとえば、複数の記録波形制御信号パターンを各副記憶部に記憶する第１の手法（第２の記憶部が発光レベルパターン記憶部と兼用される構成）、記録波形制御信号パターンは１つで発光波形に基づいてサンプリングパルスを生成する際の複数の設定情報を各副記憶部に記憶する第２の手法（第２の記憶部がサンプリングパルスパターン記憶部と兼用される構成）、それらを組み合わせる手法の何れかを採り得る。
【００１８】
また、複数の副記憶部の選択を制御する信号としては、複数の第１の伝送信号に基づく複数の基準パルスを選択パルスに利用する第１の手法がある。複数の第２の伝送信号を利用し基準パルスの直前・直後の切替えパルスが同じ第２の伝送信号のエッジに基づくときに基準パルスの直後の切替えパルスに基づいて選択パルスを生成し、基準パルスと選択パルスを使用して選択を切り替える第２の手法もある。
【発明の効果】
【００１９】
本発明の一態様によれば、伝送する信号の種類が少ないので、伝送本数や伝送帯域低下の問題点が解決される。信号線の配置スペースの確保や引回しのための長さに起因する障害が緩和されるからである。
【００２０】
加えて、スペースとマークの別にパワーレベルパターンを交互に読み込むことで、スペースとマークの別に発光パワーレベルを設定することができる。任意のレベルで一方のパワーレベルパターンを終了し、それに続く他方の基準レベル情報を読み出すことができる。スペースとマークの何れについても、スペースとマークの切替りタイミングを示す基準パルスの発生タイミングを制御することで、記憶されているパワーレベルパターンの基準レベル情報を除く各レベル情報の中から、発光パワーの終了レベルを任意に選択できる。
【図面の簡単な説明】
【００２１】
【図１】光装置の一例である記録再生装置の一構成例を示す図である。
【図１Ａ】光ピックアップの構成例を説明する図である。
【図２】ライトストラテジを説明する図である。
【図２Ａ】信号インタフェース手法の第１比較例を説明する図である。
【図２Ｂ】信号インタフェース手法の第２比較例を説明する図である。
【図２Ｃ】信号インタフェース手法の第３比較例を説明する図である。
【図３】本実施形態のシステム構成（第１例）を示す図である。
【図３Ａ】本実施形態のシステム構成（第２例）を示す図である。
【図３Ｂ】ライトストラテジを適用した本実施形態の基本原理を説明する図である。
【図４】基本構成のレーザ駆動方式を実現するレーザ駆動回路を示す図である。
【図４Ａ】基本構成のレーザ駆動回路に使用されるメモリ回路の記憶情報と電流スイッチとの関係を説明する図である。
【図４Ｂ】基本構成のレーザ駆動回路の動作を説明する図（第１例）である。
【図４Ｃ】基本構成のレーザ駆動回路の動作を説明する図（第２例）である。
【図４Ｄ】基本構成のパワーレベルのレジスタ設定情報を説明する図である。
【図５】第１実施形態の伝送信号生成部の構成例を説明する図である。
【図５Ａ】第１実施形態の伝送信号生成部の動作を説明する図である。
【図５Ｂ】第１実施形態のレーザ駆動回路を示す図である。
【図５Ｃ】第１実施形態のレーザ駆動回路の動作を説明する図である。
【図５Ｄ】第１実施形態のレーザ駆動回路の動作を説明する図である。
【図５Ｅ】第１実施形態パワーレベルのレジスタ設定情報を説明する図である。
【図６】サンプリングパルスの第１の設定例を説明する図である。
【図６Ａ】サンプリングパルスの第２の設定例を説明する図である。
【図７】第２実施形態の伝送信号生成部の構成例を説明する図である。
【図７Ａ】第２実施形態の伝送信号生成部の動作を説明する図である。
【図７Ｂ】第２実施形態のレーザ駆動回路を示す図である。
【図７Ｃ】第２実施形態の選択パルス生成部を示す図である。
【図７Ｄ】第２実施形態のレーザ駆動回路の動作を説明する図である。
【図７Ｅ】サンプリングパルスのレジスタ設定情報を説明する図（第１例）である。
【図７Ｆ】サンプリングパルスのレジスタ設定情報を説明する図（第２例）である。
【図７Ｇ】サンプリングパルスのレジスタ設定情報を説明する図（第３例）である。
【図８】第３実施形態の伝送信号生成部の構成例を説明する図である。
【図８Ａ】第３実施形態の伝送信号生成部の動作を説明する図である。
【図８Ｂ】第３実施形態のレーザ駆動回路を示す図である。
【図８Ｃ】第３実施形態のレーザ駆動回路の動作を説明する図である。
【図８Ｄ】サンプリングパルスのレジスタ設定情報を説明する図である。
【図９】第４実施形態の伝送信号生成部の構成例を説明する図である。
【図９Ａ】第４実施形態の伝送信号生成部の動作を説明する図である。
【図９Ｂ】第４実施形態のレーザ駆動回路を示す図である。
【図９Ｃ】第４実施形態のレーザ駆動回路の動作を説明する図である。
【図９Ｄ】サンプリングパルスのレジスタ設定情報を説明する図である。
【発明を実施するための形態】
【００２２】
以下、図面を参照して本発明の実施形態について詳細に説明する。各機能要素について実施形態別に区別する際には、Ａ，Ｂ，Ｃ，…などのように大文字の英語の参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。なお、説明は以下の順序で行なう。
【００２３】
１．記録再生装置の構成概要
２．信号インタフェースの問題点と対策手法の原理
３．信号インタフェースのシステム構成
４．シーケンシャル方式の基本（スペース・マーク連動のパワーレベル切替え）
５．第１実施形態（スペース・マーク独立のパワーレベル切替え）
６．第２実施形態（サンプリングパルスの設定切替え：パワーレベル切替えと独立）
７．第３実施形態（サンプリングパルスの設定切替え：パワーレベル切替えと連動／開始タイミングのみエッジ信号に重畳）
８．第４実施形態（サンプリングパルスの設定切替え：パワーレベル切替えと連動／開始・終了タイミングをエッジ信号に重畳）
【００２４】
＜記録再生装置の構成概要＞
図１は、光装置の一例である記録再生装置（光ディスク装置）の一構成例を示す図である。図１Ａは、光ピックアップの構成例を説明する図である。
【００２５】
光ディスクOD（Optical Disk）としては、ＣＤ（コンパクトディスク）やＣＤ−ＲＯＭ（Read Only Memory）などのいわゆる再生専用の光ディスクのほか、たとえばＣＤ−Ｒ（Recordable）のような追記型光ディスクや、ＣＤ−ＲＷ（Rewritable )のような書き換え可能型光ディスクであってもよい。さらには、ＣＤ系の光ディスクに限らず、ＭＯ（光磁気ディスク）であってもよいし、通常のＤＶＤ（Digital Video またはVersatile Disk）や、たとえば波長４０５ｎｍ程度の青色レーザを利用する次世代ＤＶＤといったＤＶＤ系の光ディスクであってもよい。ＤＶＤ系統には、ＤＶＤ−ＲＡＭ／−Ｒ／＋Ｒ／−ＲＷ／＋ＲＷなどもある。また、現行のＣＤフォーマットを踏襲しながら、記録密度を現行フォーマットの約２倍とした、いわゆる２倍密度のＣＤ（ＤＤＣＤ；ＤＤ＝Double Density）やＣＤ−ＲあるいはＣＤ−ＲＷであってもよい。
【００２６】
本実施形態の記録再生装置１は、光ピックアップ１４とピックアップ制御部３２を備える。光ピックアップ１４は、光ディスクODへの情報の記録あるいは情報の再生を行なう。光ピックアップ１４は、ピックアップ制御部３２によって制御され、光ピックアップ１４から出射されるレーザビームの光ディスクODに対する半径方向位置（トラッキングサーボ）および焦点方向位置（フォーカスサーボ）を制御する。
【００２７】
記録再生装置１は、回転制御部（回転サーボ系）として、スピンドルモータ１０と、モータドライバ１２と、スピンドルモータ制御部３０を備える。スピンドルモータ１０は、光ディスクODを回転させるものであり、その回転数はスピンドルモータ制御部３０によって制御される。記録再生装置１は、記録・再生系として、光ピックアップ１４を介して情報を記録する情報記録部および光ディスクODに記録されている情報を再生する情報再生部の一例である記録・再生信号処理部５０を備える。記録・再生信号処理部５０と光ピックアップ１４の間は、信号を伝送する伝送部材の一例としてのフレキシブル基板５１にパターン形成された信号配線を介して接続される。
【００２８】
記録再生装置１は、コントローラ系として、コントローラ６２や図示を割愛したインタフェース機能をなすインタフェース部などを備える。コントローラ６２は、マイクロプロセッサ（ＭＰＵ：Micro Processing Unit ）で構成されており、スピンドルモータ制御部３０およびピックアップ制御部３２を有するサーボ系や記録・再生信号処理部５０の動作を制御する。インタフェース部は、当該記録再生装置１を利用した各種の情報処理を行なう情報処理装置（ホスト装置）の一例であるパーソナルコンピュータ（以下パソコンと称する）との間のインタフェース（接続）機能をなす。インタフェース部には、ホストＩＦコントローラが設けられる。記録再生装置１とパソコンにより情報記録再生システム（光ディスクシステム）が構成される。
【００２９】
［光ピックアップ］
図１Ａに示すように、光ピックアップ１４は、半導体レーザ４１、ビームスプリッタ４２、レンズ４３、ミラー４４、光検出部４５、およびレーザ駆動装置の一例である駆動電流制御部４７を備える。駆動電流制御部４７は一例としてレーザ駆動ＩＣ（LDD ）で構成される。半導体レーザ４１と駆動電流制御部４７の間は、一例として、フレキシブル基板４６にパターン形成された信号配線を介して接続される。
【００３０】
駆動電流制御部４７には、記録・再生信号処理部５０のデジタル信号処理部５７からライトストラテジに応じた記録パルスが、またＡＰＣ制御部５８からレーザパワー指示電圧PWが、フレキシブル基板５１を介して伝送される。駆動電流制御部４７は、ライトストラテジに応じた記録パルスとＡＰＣ制御用のレーザパワー指示電圧PWを合成して記録波形を生成し、記録波形を増幅して、半導体レーザ４１を駆動する。
【００３１】
半導体レーザ４１は、光ディスクODに付加情報を記録するあるいは光ディスクODに記録されている情報を読み取るためのレーザ光を発する。ビームスプリッタ４２は、半導体レーザ４１からのレーザ光や光ディスクODからの反射光を通過あるいは反射させる。ミラー４４は、レーザ光や反射光を略９０度の方向へ反射させる。
【００３２】
光検出部４５は第１光検出部４５ａと第２光検出部４５ｂを有する。第１光検出部４５ａは、フォトディテクタＩＣ（PDIC）で構成され、第２光検出部４５ｂは一例としてフロントモニタフォトディテクタＩＣ（FMPDIC）で構成される。第１光検出部４５ａは再生信号処理（サーボ処理を含む）用のＲＦ信号を取得し、第２光検出部４５ｂはＡＰＣ制御用のパワーモニタ信号PMを取得する。第１光検出部４５ａおよび第２光検出部４５ｂは、図示しないが、何れも、受光素子と、電流電圧変換部と、増幅部を有する。さらに、詳細は後述するが、本実施形態の第２光検出部４５ｂは、増幅部から出力されるパワーモニタ信号PMをサンプルホールドしパワーモニタ電圧PDを取得するサンプルホールド回路を有する。
【００３３】
半導体レーザ４１から発せられたレーザ光はレンズ４３ａとビームスプリッタ４２を通過し、ミラー４４ａで光ディスクOD側に反射され、レンズ４３ｂにより集光されて光ディスクODを照射する。光ディスクODで反射された反射光は、レンズ４３ｂを通過し、ミラー４４ａでビームスプリッタ４２側に反射され、ビームスプリッタ４２によりミラー４４ｂ側に反射され、さらにミラー４４ｂにより反射されて第１光検出部４５ａに入射する。第１光検出部４５ａは、この入射光を電気信号に変換し、増幅して、ＲＦ信号を取得する。ＲＦ信号はフレキシブル基板５１を介して記録・再生信号処理部５０に伝送される。
【００３４】
半導体レーザ４１から発せられたレーザ光の一部はビームスプリッタ４２で第２光検出部４５ｂ側に反射され第２光検出部４５ｂに入射する。第２光検出部４５ｂは、この入射光を電気信号に変換し、増幅して、パワーモニタ信号PMを取得し、さらにパワーモニタ信号PMをサンプルホールドしてパワーモニタ電圧PDを取得する。パワーモニタ電圧PDはフレキシブル基板５１を介して記録・再生信号処理部５０のＡＰＣ制御部５８に伝送される。
【００３５】
［記録・信号処理部］
記録・再生信号処理部５０は、ＲＦ増幅部５２と、波形整形部５３（波形等化器；Equalizer ）と、ＡＤ変換部５４（ＡＤＣ；Analog to Digital Converter ）を備える。また、記録・再生信号処理部５０は、クロック再生部５５と、書込みクロック生成部５６と、ＤＳＰ（Digital Signal Processor）で構成されたデジタル信号処理部５７と、ＡＰＣ制御部５８（Automatic Power Control）を備える。
【００３６】
ＲＦ増幅部５２は、光ピックアップ１４により読み取られた微小なＲＦ（高周波）信号（再生ＲＦ信号）を予め定められたレベルに増幅する。波形整形部５３は、ＲＦ増幅部５２から出力された再生ＲＦ信号を整形する。ＡＤ変換部５４は、波形整形部５３から出力されたアナログの再生ＲＦ信号をデジタルの再生ＲＦデータDinに変換する。
【００３７】
クロック再生部５５は、ＡＤ変換部５４から出力された再生ＲＦデータＤinに同期したクロック信号を生成するデータリカバリ型の位相同期回路（ＰＬＬ回路）を有する。また、クロック再生部５５は、再生したクロック信号をＡＤ変換部５４へＡＤクロックCKad（サンプリングクロック）として供給するほか、その他の機能部に供給したりする。
【００３８】
デジタル信号処理部５７は、たとえば、再生用の機能部として、データ検出部と復調処理部を有する。データ検出部は、ＰＲＭＬ（Partial Response Maximum Likelihood ）などの処理を行ない、再生ＲＦデータＤinからデジタルデータを検出する。
【００３９】
復調処理部は、デジタルデータ列を復調し、デジタルオーディオデータやデジタル画像データなどを復号化するなどのデジタル信号処理をする。たとえば、復調処理部は、復調部、誤り訂正符号（ＥＣＣ）訂正部、アドレスデコード部などを有し、復調・ＥＣＣ訂正、アドレスデコードを行なう。復調後のデータは、インタフェース部を介してホスト装置へ転送される。
【００４０】
書込みクロック生成部５６は、クリスタル発振器などから供給される基準クロックに基づき光ディスクODへの記録の際にデータを変調するための書込みクロックを生成する。デジタル信号処理部５７は、記録用の機能部として、ＥＣＣエンコード部や変調処理部を有する。このデジタル信号処理部５７は、記録データを生成し、さらに、ライトストラテジに応じた各パワーレベルの発光タイミング信号を生成する。
【００４１】
記録・再生信号処理部５０のＡＰＣ制御部５８は、パワーモニタ電圧PDに基づき半導体レーザ４１の発光パワーを一定に制御する機能を持ち、レーザパワー指示電圧PWを光ピックアップ１４の駆動電流制御部４７に供給する。光ディスクODの記録再生動作中に、一般的にはＡＰＣを行ないレーザの発光パワーを調整する。ＡＰＣとは、たとえば半導体レーザ４１の発光特性に温度依存性があり、同一駆動電流でも発光パワーが変化し得ることから、電流と発光量との関係を算出し、予め定められている発光量が得られる駆動電流を調整することである。
【００４２】
記録動作中のＡＰＣは、発光波形を受光素子で監視し、監視波形のマーク部分とスペース部分のレベルが静定したタイミングでサンプルホールドし、パワーモニタ電圧PDを得る。パワーモニタ電圧PDをＡＰＣ制御部５８に伝送し、予め決められている発光量が得られるようにレーザパワー指示電圧PWを駆動電流制御部４７に送って駆動電流を調整する。
【００４３】
記録再生装置１は、半導体レーザ４１から照射されるレーザ光で光ディスクODに情報源より出力されるデジタルデータを記録し、光ディスクODの記録情報を再生する。駆動電流制御部４７は、ライトストラテジに応じた記録パルスとＡＰＣ制御用のレーザパワー指示電圧PWを合成し記録波形を生成し、記録波形を増幅し、半導体レーザ４１を駆動する。
【００４４】
＜信号インタフェースの問題点と対策手法の原理＞
図２〜図２Ｃは、信号インタフェースの問題点とその対策手法の基本原理を説明する図である。図２は、ライトストラテジ技術を適用したレーザ駆動方式の一例を説明する図である。図２Ａ〜図２Ｃは、ライトストラテジ技術を適用して半導体レーザ４１を駆動する際の信号インタフェース手法の第１比較例〜第３比較例を説明する図である。
【００４５】
光ディスクの記録方式としては、光ディスク媒体に情報を記録する際、光パワーの強弱変化によって記録媒体にマーク・スペースを形成するいわゆる光強度変調方式によって記録を行なう。エラーの少ない記録を行なうためには、光パワーの強弱変化は、記録データそのものではなく、たとえば、図２に示したような波形を用いる。
【００４６】
マルチパルス方式は、記録クロックを分割してパルス発光させるものである。この例では、クール（Cool）、イレーズ（Erase ）、ピーク（Peak）の３つのパワーレベルを持つ。キャッスル方式は、主に高倍速記録で用いられており、記録クロック単位のパルス発光はさせないものの、マークの先頭と最後でレーザパワーを上げる。この例ではパワーレベルが、クール、イレーズ、ピーク，オーバードライブ（Over Drive）の４つであり、マルチパルス方式に比べて増えている。また、各エッジのタイミングはチャネルクロック間隔（Ｔｗ）よりも小さい単位で調整する。たとえば、Ｔｗ／４０、Ｔｗ／３２、Ｔｗ／１６などの単位で調整する。この発光パターンの工夫を記録補償（ライトストラテジ技術）と称し、記録データに応じた各エッジのタイミングを生成するのが記録補償回路（ライトストラテジ回路）である。
【００４７】
以下の各実施形態では、特に断りのない限り、レーザ発光波形として、キャッスル方式を適用する場合で説明する。これは、高倍速の記録では、キャッスル方式が一般的であるためである。ただし、後述する各実施形態の仕組みは、マルチパルス方式にも適用可能である。キャッスル方式とマルチパルス方式は、各パルスタイミングでのパワーレベルの設定値が異なるに過ぎず、「記録パワーをパルス分割し、多値レベル化し制御する」と言う点において共通するからである。
【００４８】
一方、光ディスク装置のレーザ駆動系３としては、たとえば図２Ａ〜図２Ｃに示すように、半導体レーザ４１や光学部品を搭載した光ピックアップ１４（光ヘッド）と、制御回路を搭載したドライブ基板に分かれている。光ピックアップ１４は光ディスクODの半径に応じて可動するため、両者はフレキシブル基板５１で接続される。
【００４９】
図２Ａに示す第１比較例では、ライトストラテジ回路２９０Ｘ（発光波形パルス生成部）は、ドライブ基板に搭載されている。この場合、ドライブ基板から光ピックアップ１４に搭載したレーザ駆動回路２００Ｘに、各パワーレベルに対応した発光タイミングを指示するライトストラテジ信号（記録パルス信号やレーザ駆動タイミング信号とも称する）とレーザパワー指示電圧PWが送られる。レーザ駆動回路２００Ｘは、ライトストラテジ信号とレーザパワー指示電圧PWを合成して発光波形を生成する発光波形生成部２０３を有する。発光波形生成部２０３は、レーザパワー指示電圧PWに応じたパワーの増減を行ない駆動電流を生成することで半導体レーザ４１を発光させる。
【００５０】
ＡＰＣ制御系に着目すると、各部の詳細説明は割愛するが、光ピックアップ１４側のパワーモニタ回路３００Ａ（図１Ａの第２光検出部４５ｂに対応）は、受光素子３１０で光電変換された電流信号を電圧信号に変換しパワーモニタ信号PMを生成する。パワーモニタ信号PMをＡＰＣ用の帰還信号として差動信号（PM_P，PM_N）でＡＰＣ制御部５８側に送る。ドライブ基板側では、ＡＰＣ制御部５８Ａはパワーモニタ信号PMの書込み期間（マーク位置）やバイアス期間（スペース位置）の値をサンプルホールドしてパワーモニタ電圧PD_1，PD_2を取得する。ＡＰＣ制御部５８Ａは、このパワーモニタ電圧PD_1，PD_2に基づき、半導体レーザ４１の最適記録出力レベルを求め、半導体レーザ４１の出射パワーを一定に維持させるレーザパワー指示電圧PWを生成して発光波形生成部２０３に供給する。
【００５１】
第１比較例では、ライトストラテジ回路２９０Ｘから送られるライトストラテジ信号は、チャネルクロックよりも細かいタイミング情報を持つものであるが、近年の記録速度向上に伴う次のような課題が問題となる。第１には、パワーレベルの増加により、記録系統の信号線の伝送本数が増える点である。たとえば、図では、ＬＶＤＳ （Low Voltage Differential Signal）対応の４〜５ｃｈで示している。第２には、フレキシブル基板５１に起因する周波数特性低下（伝送帯域低下）のため、ライトストラテジ信号を正確に伝送することが困難になる点である。ライトストラテジ信号の間隔が正確に伝送できなくなり、記録速度向上の障害になるのである。また、図２Ａ（２）に示すように、最短パルス（たとえば１Ｔ程度）において、符号間干渉によるエッジずれが発生する。
【００５２】
パワーモニタ信号PMは、ライトストラテジ回路２９０Ｘから送られるライトストラテジ信号に応じたレーザ光を検出したものである。よって、パワーモニタ信号PMも、ライトストラテジ信号と同様に、フレキシブル基板５１に起因する問題がある。図２Ａ（３）に示すように、フレキシブル基板５１の周波数特性のため、パワーモニタ信号PMが劣化し、正確に伝送することが困難になる。また、遅延バラツキが発生するし、高倍速化による短パルス化のためサンプリング・ゲートが開けられないと言った問題も生じる。
【００５３】
図２Ｂに示す第２比較例では、ライトストラテジ回路２９０Ｙ（発光波形パルス生成部）は、ドライブ基板ではなく、第１比較例のレーザ駆動回路２００Ｘと同様の回路を含むレーザ駆動回路２００Ｙに搭載されている。ライトストラテジ回路２９０Ｙでは、記録クロックと記録データから、光パワーを制御するタイミング信号を生成する。タイミング信号はチャネルクロック間隔（Ｔｗ）よりも小さい単位となり、パワーレベルごとに生成され、パワーレベルとタイミングは一対一で対応させる。これを実現するためのライトストラテジ回路２９０Ｙは、位相同期回路、メモリ、アドレスエンコーダ、タイミング生成回路を含む。位相同期回路は、チャネルクロック間隔（Ｔｗ）よりも小さい単位を生成するための多相クロックを生成する。メモリは、レベル情報を格納する。アドレスエンコーダは、記録データ長を判別しメモリアドレスを生成する。タイミング生成回路は、記録データ長に応じてメモリから読み出されたタイミング情報をタイミング信号に変換する。
【００５４】
ＡＰＣ制御系に着目すると、各部の詳細説明は割愛するが、第２比較例は、パワーモニタ信号PMの書込み期間やバイアス期間の値のサンプルホールドをドライブ基板側ではなく光ピックアップ１４側で行なう。そして、サンプルホールドしたパワーモニタ電圧PD_1，PD_2をＡＰＣ制御部５８Ｂに供給する。ＡＰＣ用の帰還信号として、パワーモニタ電圧PD_1，PD_2を、フレキシブル基板５１を介してＡＰＣ制御部５８に送る構成である。
【００５５】
第２比較例では、フレキシブル基板５１で伝送される記録系の信号は記録クロックと記録データとなり、第１比較例でのストラテジ伝送の問題点が解消される。たとえば、ライトストラテジ伝送用のＬＶＤＳのチャンネル数は削減されるし、記録クロックと記録データは何れも、チャネルクロック単位の信号であることから、フレキシブル基板５１での伝送特性の影響を受け難くい。また、ＡＰＣ制御系では、サンプルホールド部３３０を光ピックアップ１４側のパワーモニタ回路３００Ｂに搭載することでパワーモニタ電圧PDでの伝送が可能となり、パワーモニタ信号PMをフレキシブル基板５１で伝送することによる第１例の課題は解消される。しかし、ライトストラテジ回路２９０Ｙは、位相同期回路、メモリ、アドレスエンコーダ、タイミング生成回路を含むので、レーザ駆動回路２００Ｙが大規模で、消費電力が増え発熱の問題が発生する難点がある。
【００５６】
図２Ｃに示す第３比較例は、ライトストラテジ回路２９０Ｘを第１比較例と同様に記録・再生信号処理部５０に配置し、サンプルホールド部３３０を第２比較例と同様にパワーモニタ回路３００Ｂに配置している。この場合、記録系に関しては第１比較例と同様の問題を持つ。加えて、サンプルホールド用のサンプリングパルスSPはライトストラテジ回路２９０Ｘに付随のサンプリングパルス生成部４００Ｘで生成し、そのサンプリングパルスSPをフレキシブル基板５１を介してサンプルホールド部３３０に伝送することになる。そのため、フレキ配線数の増加、フレキ伝送によるサンプリングパルスSPの信号劣化が新たな問題となる。さらに、サンプリングパルスSPの高速伝送のために、ＬＶＤＳ対応にすることを考慮すると、サンプルホールド部３３０は、サンプリングパルスSPの入力回路をＬＶＤＳ対応とする必要があり、端子数が増加する難点がある。
【００５７】
このように、第１〜第３比較例では、記録系の信号伝送とＡＰＣ制御系の信号伝送において、信号の伝送本数や伝送帯域低下、あるいは、ライトストラテジ回路２９０をレーザ駆動回路２００に配置する場合の回路規模の点で難点がある。
【００５８】
＜信号インタフェースのシステム構成＞
図３〜図３Ｂは、本実施形態の信号インタフェース方式を説明する図である。図３は、本実施形態の信号インタフェース方式を実現するシステム構成（第１例）を示す図である。図３Ａは、本実施形態の信号インタフェース方式を実現するシステム構成（第２例）を示す図である。図３Ｂはライトストラテジ技術を適用した、本実施形態のレーザ駆動方式の基本原理を説明する図である。
【００５９】
本実施形態のレーザ駆動系３では、伝送本数や伝送帯域の問題点を解決する手法として、レーザ駆動回路の回路規模を第２比較例ほどは増大させることなく、解決することのできる仕組みにする。また、好ましくは、ライトストラテジ技術の適用にも考慮しつつ、ＡＰＣ制御用の信号やサンプリングパルスSPの生成・伝送手法において、第１〜第３比較例の問題を解決することのできる仕組みにする。
【００６０】
ライトストラテジ技術の適用において、その手法の基本的な考え方は、先ず、ライトストラテジ技術を適用する場合の各タイミングでのレーザ発光のパワーレベル情報（記録波形制御信号パターン）を記憶しておく。また、スペースとマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングを規定する情報を含んだ第１の伝送信号と、レーザ発光レベルの切替りタイミングを示す切替えパルスの取得タイミングを規定する情報を含んだ第２の伝送信号を使用する。第１の伝送信号と第２の伝送信号を、図１および図１Ａのライトストラテジ信号（記録パルス）として扱う。
【００６１】
２種類のパルス信号を使って基準パルスと複数の切替えパルスを生成し、基準パルスにより記録波形制御信号パターンの初期レベルにし、以後は、切替えパルスごとに記録波形制御信号パターンに従ってライトストラテジ技術を適用する各発光パワーレベルに切り替える。そして、基準パルスが生成される都度、再度、前記と同様の処理を行なう。このような方式を、本明細書では、シーケンシャル（sequential）方式と称する。
【００６２】
本実施形態は、記録系に関して、ライトストラテジ回路２９０をドライブ基板側に配置する第１比較例と同様の信号インタフェース方式を採ることをベースに、信号線の種類を低減して伝送する。図３に示す第１例は、ライトストラテジ技術の適用における信号インタフェースのみに着目した構成例である。図３Ａに示す第２例は、ＡＰＣ制御用の信号やサンプリングパルスSPの生成・伝送手法にも着目した構成例である。
【００６３】
図３に示す第１例では、ドライブ基板は、ライトストラテジ回路２９０の後段に、シーケンシャル対応の伝送信号生成部５００を有する。伝送信号生成部５００は、ライトストラテジ回路２９０からのライトストラテジ信号（たとえば４〜５ｃｈ）に基づき、第１の伝送信号と第２の伝送信号を生成する。第１の伝送信号は、スペースおよびマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングを規定する情報を含むものである。第２の伝送信号は、分割された駆動信号の切替りタイミングを示す切替えパルスの取得タイミングを規定する情報を含むものである。伝送信号生成部５００は、第１および第２の伝送信号をフレキシブル基板５１を介してレーザ駆動回路２００に供給する。
【００６４】
光ピックアップ１４側のレーザ駆動回路２００は、デジタル信号処理部５７の伝送信号生成部５００と整合するパルス生成部２０２と、発光波形生成部２０３と、パワーモニタ回路３００を有する。パルス生成部２０２は、フレキシブル基板５１を介して伝送された第１および第２の伝送信号に基づき基準パルスと切替えパルスを生成する。発光波形生成部２０３は、基準パルスと切替えパルスを使用して記録波形制御信号パターンに従った電流信号を生成する。パワーモニタ回路３００は、半導体レーザ４１から発せられたレーザ光の一部を光電変換し、サンプルホールドしてＡＰＣ制御用の帰還信号としてパワーモニタ電圧PDを取得し、ＡＰＣ制御部５８に送る。
【００６５】
図３Ａに示す第２例では、ライトストラテジ回路を固定回路基板側に配置し、光ピックアップ１４側で、ライトストラテジ用の発光パワーパターン（波形制御信号パターン）を規定する信号に基づきサンプリングパルスSPを生成する。つまりライトストラテジ回路２９０（発光波形パルス生成部）を備えないレーザ駆動回路２００が受け取るレーザ駆動タイミング信号に基づき、光ピックアップ１４側でサンプリングパルスSPを生成する。
【００６６】
サンプリングパルス生成部４００は、ライトストラテジ信号に基づきサンプリングパルスSPを生成する際の設定情報（パルスパターン）を記憶するサンプリングパルスパターン記憶部４３０を有する。サンプリングパルス生成部４００は、レーザ駆動回路２００内とパワーモニタ回路３００内の何れに配置してもよいし、レーザ駆動回路２００やパワーモニタ回路３００とは別に配置してもよい。サンプリングパルス生成部４００は、記録・再生信号処理部５０からフレキシブル基板５１を介して伝送されるＬＶＤＳ対応のライトストラテジ信号（２〜３ｃｈ）に基づき、サンプリングパルスSP_1，SP_2を生成する。
【００６７】
図３Ｂ（２）に示すように、シーケンシャル方式では、第１の伝送信号としてのリセット信号RSと第２の伝送信号としてのエッジ信号ESの２種類の入力信号を使用して、基準パルスとしてのリセットパルスRPと切替えパルスとしてのエッジパルスEPを生成する。
【００６８】
第１の伝送信号（リセット信号RS）は、ライトストラテジ回路内蔵の構成の第２比較例のレーザ駆動回路２００Ｙにおける記録波形制御信号パターンの開始エッジ（図３Ｂ（１）のエッジパルスEP１）と同じエッジを示す信号である。第２の伝送信号（エッジ信号ES）は、それ以外のエッジタイミング（図３Ｂ（１）のエッジパルスEP２，EP３，EP４，EP５）を合成したものと同じエッジを示す信号である。
【００６９】
図３Ｂ（３）に示すように、メモリ回路の各レジスタに、記録波形制御信号パターンを示す各発光パワーレベルの情報を順に記憶しておく。リセットパルスRPに基づき基準パワーレベルの情報を読み出す。基準パワーレベルの情報に続く各タイミングでの発光パワーレベルの情報は、エッジパルスEPに基づき順に読み出す。
【００７０】
つまり、レーザ駆動回路２００内に、高速に動作するリセット機能付のシーケンシャルアクセスメモリを備え、読み出す順番に各パワーレベル情報を保持しておく。そして、切替えパルス（エッジパルスEP）が生成される都度、基準パワーレベルの情報の次から順番に、発光パワーレベルの情報を選択して読み出す。さらに、どの発光パワーレベルが選択されていても、基準パルス（リセットパルスRP）のリセット機能により、基準パルスが生成されるタイミングで、先頭エリアの情報（基準パワーレベルの情報）を読み出す。
【００７１】
図３Ｂで示したように、ライトストラテジ回路２９０で生成される記録波形制御信号パターンを規定する各エッジパルスEP１〜EP５の内、エッジパルスEP１がリセットパルスRPに対応する。そこで、伝送信号生成部５００は、エッジパルスEP１に基づき、リセット信号RSを生成する。また、エッジパルスEP２〜EP５がエッジパルスEPに対応するので、伝送信号生成部５００は、エッジパルスEP２〜EP５に基づきエッジ信号ESを生成する。
【００７２】
このとき、リセット信号RSの片エッジでリセットパルスRPを規定する考え方と両エッジでリセットパルスRPを規定する考え方の何れをも採り得る。同様に、エッジ信号ESの片エッジでエッジパルスEPを規定する考え方と両エッジでエッジパルスEPを規定する考え方の何れをも採り得る。リセットパルスRPに比べるとエッジパルスEPの出力頻度は多くなる。そこで、本実施形態では、少なくともエッジパルスEPに関してはエッジ信号ESの両エッジで規定する構成を採用することにする。
【００７３】
以下、本実施形態の仕組みの理解の容易化のため、最初に、シーケンシャル方式の基本的な仕組みについて説明し、その後に本実施形態の具体的な仕組みについて説明する。
【００７４】
＜レーザ駆動方式：シーケンシャル方式の基本＞
図４〜図４Ｄは、シーケンシャル方式を採用したレーザ駆動方式の基本的な仕組みを説明する図である。図４は、基本構成のレーザ駆動方式を実現するレーザ駆動回路（特に、図１Ａの駆動電流制御部４７に対応）を示す図である。図４Ａは、基本構成のレーザ駆動回路に使用されるメモリ回路（発光レベルパターン記憶部）の記憶情報と電流スイッチとの関係を説明する図である。図４Ｂおよび図４Ｃは、基本構成のレーザ駆動回路の動作を説明する図である。図４Ｄは、図４Ｂおよび図４Ｃに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。
【００７５】
基本構成は、記録モード時に、１つの第１の伝送信号および１つの第２の伝送信号をレーザ駆動回路２００に供給して、ライトストラテジ技術で半導体レーザ４１を駆動するものである。第１の伝送信号としては、スペースとマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングがエッジで示されているリセット信号RSを使用する。第２の伝送信号としては、レーザ発光レベルの切替りタイミングを示す切替えパルスの取得タイミングがエッジで示されているエッジ信号ESを使用する。
【００７６】
［回路構成：基本構成］
図４のように、基本構成のレーザ駆動回路２００Ｖは、リセットパルス生成部２１０とエッジパルス生成部２２０を有するパルス生成部２０２、発光レベルパターン記憶部２３０、電流源部２４０、電流スイッチ部２５０、レーザ駆動部２７０を備える。リセットパルス生成部２１０は第１パルス生成部の一例で、エッジパルス生成部２２０は第２パルス生成部の一例である。発光レベルパターン記憶部２３０は、第２の記憶部の一例であり、第２の記憶部が発光レベルパターン記憶部と兼用される構成である。
【００７７】
レーザ駆動回路２００Ｖの内、パルス生成部２０２とレーザ駆動部２７０を除く部分が記録波形生成部に対応する。レーザ駆動回路２００Ｖには、ドライブ基板側のデジタル信号処理部５７に備えられる伝送信号生成部５００から、第１の伝送信号としてのリセット信号RSと第２の伝送信号としてのエッジ信号ESが供給される。
【００７８】
パルス生成部２０２は、リセット信号RSとエッジ信号ESを使用して、リセットパルスRPとエッジパルスEPを生成する。たとえば、リセットパルス生成部２１０は、リセット信号RSに基づきリセットパルスRPを生成する。エッジパルス生成部２２０は、エッジ信号ESに基づきにエッジパルスEPを生成する。つまり、リセットパルスRPの生成タイミングはリセット信号RSのエッジに同期し、エッジパルスEPの生成タイミングはエッジ信号ESのエッジに同期させるものである。ここでは、リセットパルスRPおよびエッジパルスEPは何れもアクティブＨのパルス信号であるものとする。
【００７９】
リセットパルス生成部２１０は第１エッジ検出部の一例であるエッジ検出回路２１２を有している。エッジパルス生成部２２０は第２エッジ検出部の一例であるエッジ検出回路２２２を有している。エッジ検出回路２１２，２２２としては、たとえば、ＮＡＮＤ（あるいはＡＮＤ）ゲートやＮＯＲ（あるいはＯＲ）ゲートやインバータやＥＸ−ＯＲゲートなどのゲート回路を利用するなど公知のものを適用すればよい。たとえば、非反転型の論理ゲートを遅延素子として使用し、入力パルス信号と遅延素子の出力をＥＸ−ＯＲゲートに入力すると両エッジをアクティブＨで検出できる。反転型の論理ゲートを遅延素子として使用し、入力パルス信号と遅延素子の出力を、ＡＮＤゲートに入力すると立上りエッジをアクティブＨで検出でき、ＮＯＲゲートに入力すると立下りエッジをアクティブＨで検出できる。
【００８０】
リセットパルス生成部２１０は、入力されるリセット信号RSの立上りおよび立下りの何れか一方のエッジ（ここでは立上りエッジ）をエッジ検出回路２１２により検出してリセットパルスRPを生成し、発光レベルパターン記憶部２３０に供給する（図４Ｂ参照）。変形例としては、リセット信号の立上りおよび立下りの双方のエッジを検出してリセットパルスRPを生成してもよい（図４Ｃ参照）。
【００８１】
エッジパルス生成部２２０は、入力されるエッジ信号ESの立上りおよび立下りの双方のエッジをエッジ検出回路２２２により検出してエッジパルスEPを生成し、発光レベルパターン記憶部２３０に供給する。スペースとマークの繰返しの１サイクル当たりに、リセットパルスRPは１つ生成すればよいが、エッジパルスEPは複数生成する必要があるので、エッジ信号ESの両エッジからエッジパルスEPを生成することでエッジ信号ESの周波数を低く抑えるようにしている。
【００８２】
発光レベルパターン記憶部２３０は、ライトストラテジ技術を適用する場合の各タイミングにおけるレーザ発光のパワーレベル情報（記録波形制御信号パターン）を記憶する。たとえば発光レベルパターン記憶部２３０は、複数のレジスタ２３２_1〜２３２_k（纏めてレジスタセット２３１と称する）と各レジスタ２３２_1〜２３２_kの出力に設けられた読出しスイッチ２３４_1〜２３４_kを備える。
【００８３】
レジスタセット２３１は、主記憶部として機能する。各レジスタ２３２_1〜２３２_kの出力線や対応する読出しスイッチ２３４_1〜２３４_kは、ライトストラテジ技術を適用する際のレーザパワーの多値レベルを設定可能な複数である。多値レベルの数とレジスタ２３２_1〜２３２_kの出力線や読出しスイッチ２３４_1〜２３４_kの数は同一であってもよいし、デコーダを使用することで異なるようにしてもよい。基本構成では、多値レベルの数とレジスタ２３２_1〜２３２_kの出力線および読出しスイッチ２３４_1〜２３４_kの数は同一であるものとする。
【００８４】
発光レベルパターン記憶部２３０は、記録波形制御信号パターンに従って、記録波形制御信号パターンの初期レベルを先頭に各発光パワーレベルの情報やそれに対応する電流スイッチ部２５０の切替え態様を規定する情報が順にレジスタ２３２_1〜２３２_kに記憶される。記録波形制御信号パターン例については後で説明する。初期レベルの情報を保持する１段目のレジスタ２３２_1に接続される１段目の読出しスイッチ２３４_1の制御入力端には、リセットパルス生成部２１０からリセットパルスRPが供給される。２段目以降のレジスタ２３２_2，…，２３２_kに接続される読出しスイッチ２３４_2，…，２３４_kの制御入力端には、エッジパルス生成部２２０からエッジパルスEPが共通に供給される。読出しスイッチ２３４_2，…，２３４_kは、レジスタ２３２_2，…，２３２_kの出力をエッジパルスEPごとに順番に選択するシーケンシャルスイッチである。
【００８５】
発光レベルパターン記憶部２３０は、記録モード時に、リセットパルスRP、エッジパルスEP、およびレジスタ２３２に保存しておいたパワーレベル情報に基づき、電流スイッチ部２５０の各電流スイッチをオン／オフする複数の電流切替パルスSWを出力する。具体的には、発光レベルパターン記憶部２３０は、レジスタ２３２_2，…，２３２_kに保存してあるパワーレベル情報（特に本例では電流スイッチ部２５０を制御する電流切替パルスSW）をエッジパルスEPのタイミングで順番に読み出して行く。そしてリセットパルスRPのタイミングで初期レベル（基準レベル）情報を記憶するレジスタ２３２_1の読出しに戻す。
【００８６】
電流源部２４０は、基準電流生成部２４２と電流出力型のＤＡ変換部２４４（ＩＤＡＣ）を備えている。基準電流生成部２４２は、半導体レーザ４１の発光パルス波形における記録モード時の多値並びに再生（読取り）モード時のリード（Read）の各パワーレベルに対応するデジタルの各基準電流値を発光レベルパターン記憶部２３０の情報に基づき生成する。たとえば、発光レベルパターン記憶部２３０に、各発光パワーレベルに対応する電流情報を多ビットデジタルデータで設定しておき、各発光パワーレベルに対応する各基準電流生成部２４２はその電流情報を取り込む。
【００８７】
ＤＡ変換部２４４は、基準電流生成部２４２で生成された電流情報（デジタルデータ）をアナログに変換して出力する。各ＤＡ変換部２４４には、ＡＰＣ制御部５８からフレキシブル基板５１を介してレーザパワー指示電圧PWが供給されている。各ＤＡ変換部２４４は、レーザパワー指示電圧PWに基づきＤＡ変換のゲインを調整する。半導体レーザ４１の発光パワーは、レーザパワー指示電圧PWに応じた一定値にフィードバック制御される。
【００８８】
電流スイッチ部２５０は、記録モード時に、ＤＡ変換部２４４にてアナログ信号に変換された各パワー基準電流の何れか１つもしくは任意の組合せ（重畳）にするべく、電流スイッチ２５２（Current SW）を備えている。電流スイッチ部２５０は、発光レベルパターン記憶部２３０から読み出された複数のレベル情報（具体的には電流切替パルスSW）に基づき電流スイッチ２５２をオン／オフすることで発光パワーを制御する。
【００８９】
記録モード時の多値レベルとしては、本例では、クール（Cool）、イレーズ（Erase ）、ピーク（Peak）、オーバードライブ（Over Drive）の４値を採用している（図４Ａ、図４Ｂを参照）。これに対応して、基準電流生成部２４２は、４つのレベルの基準電流を生成する各別の基準電流生成部２４２Ｃ，２４２Ｅ，２４２Ｐ，２４２OD、並びにリード用の基準電流生成部２４２Ｒを備えている。ＤＡ変換部２４４としては、基準電流生成部２４２にて生成された各基準電流をアナログ信号に変換するべく、それぞれＤＡ変換部２４４Ｃ，２４４Ｅ，２４４Ｐ，２４４OD，２４４Ｒを備えている。電流スイッチ２５２も、各別に２５２Ｃ，２５２Ｅ，２５２Ｐ，２５２OD，２５２Ｒを備える。
【００９０】
基準電流生成部２４２が生成する各基準電流としては、たとえば図４Ａに示すように、クール、イレーズ、ピーク、オーバードライブの４値のそれぞれに対応する各別のＩｃ，Ｉｅ，Ｉｐ，Ｉodにする。この採用構成に応じて、電流スイッチ２５２を制御する電流切替パルスSWの出力パターン情報も発光レベルパターン記憶部２３０に記憶される。記録モード時には、４値レベルを制御するために、発光レベルパターン記憶部２３０の各レジスタ２３２からは４種の電流切替パルスSW_1〜SW_4が出力される。この例では、クール、イレーズ、ピーク、オーバードライブの別に基準電流Ｉｃ，Ｉｅ，Ｉｐ，Ｉodが対応する電流スイッチ２５２Ｃ，２５２Ｅ，２５２Ｐ，２５２ODに供給される。したがって、４種の電流切替パルスSW_1〜SW_4の何れか１つをアクティブにすることで１つの電流スイッチ２５２をオンすればよい。
【００９１】
レーザ駆動部２７０は、レーザ切替回路２７２とドライバ回路２７４を有する。レーザ切替回路２７２としては、一例として、ＣＤ系統用の第１半導体レーザ４１_1、ＤＶＤ系統用の第２半導体レーザ４１_2、次世代ＤＶＤ系統用の第３半導体レーザ４１_3の３系統を切り替える３入力−１出力型のスイッチを有している。ドライバ回路２７４は、第１半導体レーザ４１_1を駆動する第１ドライバ回路２７４_1、第２半導体レーザ４１_2を駆動する第２ドライバ回路２７４_2、第３半導体レーザ４１_3を駆動する第３ドライバ回路２７４_3を有する。レーザ駆動部２７０は、ＣＤ，ＤＶＤ，次世代ＤＶＤの３種類の記録媒体用の半導体レーザ４１_1，４１_2，４１_3に対応しており、記録媒体によって半導体レーザ４１を切り替える。
【００９２】
このような構成により、レーザ駆動回路２００Ｖは、半導体レーザ４１の閾値電流を供給するバイアス電流と複数の電流パルスの組合せによりライトストラテジ技術が適用される多値パワーの発光波形を生成するようにしている。図示しないレーザパワー制御系（ＡＰＣ制御系）では、半導体レーザ４１のレーザパワーが、この多値パワーの発光波形となるように、多値パワーを制御する。
【００９３】
［動作：基本構成］
図４Ｂおよび図４Ｃに示すように、書込み用のデータ入力はノンリターンゼロデータNRZIDATAであるものとする。スペース長は２Ｔで、マーク長は２Ｔ以上（図では２Ｔ，３Ｔ，４Ｔ，５Ｔを例示）であるとする。最高速信号は２Ｔ繰返しとなる。
【００９４】
ライトストラテジ技術を適用するとき、この例では、各スペース長２Ｔにおいて、前半の１Ｔ時にはクールレベル（Cool）、後半の１Ｔ時にはイレーズレベル（Erase ）にする。マーク長２Ｔ時において、前半の１Ｔ時にはイレーズレベル、後半の１Ｔ時にはオーバードライブレベルにする。マーク長３Ｔ時において、１番目の１Ｔ時にはイレーズレベル、２番目の１Ｔ時にはオーバードライブレベル（O.D.）、３番目の１Ｔ時にはピークレベル（Peak）にする。
【００９５】
マーク長４Ｔ時において、１番目の１Ｔ時にはイレーズレベル、２番目の１Ｔ時にはオーバードライブレベル、３番目の１Ｔ時にはピークレベル、４番目の１Ｔ時にはオーバードライブレベルにする。マーク長５Ｔ時において、１番目の１Ｔ時にはイレーズレベル、２番目の１Ｔ時にはオーバードライブレベル、３番目の１Ｔ時にはピークレベル、４番目の１Ｔ時にはピークレベル、５番目の１Ｔ時にはオーバードライブレベルにする。つまり、マーク長５Ｔ時には、３〜４番目の２Ｔ時にはピークレベルを維持し、その後の５番目の１Ｔ時にオーバードライブレベルに遷移する。
【００９６】
また、マーク長に関わらず、スペースの後半からマークの１番目にかけての２Ｔ時にはイレーズレベルを維持し、その後の１Ｔ時にオーバードライブレベルに遷移する。各発光パワーレベルには、O.D.＞Peak＞Erase ＞Coolの関係がある。
【００９７】
このような記録波形制御信号パターンに対応して、図４Ｄに示すように、１段目のレジスタ２３２_1には初期レベルとしてクールレベルの情報を記憶する。２段目のレジスタ２３２_2にはイレーズレベル、３段目のレジスタ２３２_2にはオーバードライブレベル、４段目のレジスタ２３２_2にはピークレベル、５段目のレジスタ２３２_5にはオーバードライブ、の各情報を記憶する。
【００９８】
１つのリセット信号RSと１つのエッジ信号ESを入力パルス信号として使用する。１つのリセット信号RSの立上りエッジあるいは立上りエッジおよび立下りエッジに基づきリセットパルスRPを生成する。１つのエッジ信号ESの両エッジに基づきエッジパルスEPを生成する。そして、発光レベルパターン記憶部２３０の各レジスタ２３２_1〜２３２_5に記憶した各パワーレベル情報を先頭エリア（本例ではクール）から順番に読み出していく。たとえば、リセットパルスRPがアクティブＨのときに読出しスイッチ２３４_1をオンさせて１段目のレジスタ２３２_1のパワーレベル情報を読み出す。この後、エッジパルスEPがアクティブＨとなる都度、シーケンシャルスイッチ構成の読出しスイッチ２３４_2〜２３４_5を順番にオンさせてレジスタ２３２_2〜２３２_5のパワーレベル情報を順番に読み出す。
【００９９】
たとえば、マーク長４Ｔやマーク長５Ｔの記録時には、順番に全てのパワーレベル情報を読み出すと、クール→イレーズ→オーバードライブ→ピーク→オーバードライブの順でレーザ発光パワーが切り替わる。
【０１００】
ノンリターンゼロデータNRZIDATAのマーク長によっては全てのレベルを出力することはなく、たとえば、マーク長２Ｔの記録時には、オーバードライブからクールにパワーを遷移させる必要が生じる。その場合、クールにしたいオーバードライブ直後のタイミングでリセットパルスRPがアクティブＨとなるようにリセット信号RSを供給することで、オーバードライブの次にクールの情報が読み出される。同様に、マーク長３Ｔの記録時には、ピークからクールにパワーが遷移するように、クールにしたいピーク直後のタイミングでリセットパルスRPがアクティブＨとなるようにリセット信号RSを供給すればよい。
【０１０１】
＜レーザ駆動方式：第１実施形態＞
図５〜図５Ｅは、シーケンシャル方式の第１実施形態を説明する図である。図５は、第１実施形態の伝送信号生成部５００Ａの構成例を説明する図である。図５Ａは、第１実施形態の伝送信号生成部５００Ａの動作を説明する図である。図５Ｂは、第１実施形態のレーザ駆動回路２００Ａを示す図である。図５Ｃおよび図５Ｄは、第１実施形態のレーザ駆動回路２００Ａの動作を説明する図である。図５Ｅは、図５Ｃに示す記録波形制御信号パターンに対応した発光レベルパターン記憶部２３０のレジスタ設定情報を説明する図である。
【０１０２】
先に示した基本方式では、スペースとマークをセットにしたレベルパターンを記憶しており、スペースから順番にレベルを読み出している。このため、マークレベルに関しては記憶されたレベルの途中であっても、リセットを行なうことで、スペースの初期レベルに移行することができる。しかしながら、スペース期間では、イレーズレベルで一定であり途中でのレベル変動に対応していない。スペースの途中でリセットを行なうと、スペースの初期レベルに戻るため、スペースに続くマークレベルが出力されなくなる。つまり、スペースの終了レベルを任意に選択することができない。
【０１０３】
第１実施形態は、この対処のために、スペースとマークをそれぞれ独立に記録パワーレベルを切り替えて半導体レーザ４１を駆動するものである。このため、スペースとマークのレベルパターンを別々にレジスタセット２３１に記憶しておき、スペースとマークの開始エッジでリセットを行なう。スペース開始のリセットタイミングでマークを終了し、スペースのレベルパターンの読み込みと初期レベル（基準レベル）の読み出しを行なう。キャッスル方式を採用する本実施形態でのスペースの初期レベルはクールレベルである。また、マーク開始のリセットタイミングでスペースを終了しマークのレベルパターンの読み込みと初期レベル（基準レベル）の読み出しを行なう。キャッスル方式を採用する本実施形態でのマークの初期レベルはオーバードライブレベルである。このようにして、スペースとマークのレベルパターンを交互に読み込むことで、任意のレベルで一方のレベルパターンを終了し、それに続く他方の初期レベルを読み出すことが可能となる。
【０１０４】
なお、第１実施形態においては、さらに、次のような対処を採るがこれらは必須ではない。記録モード時に、１つの第１の伝送信号およびＮ本（Ｎは２以上の正の整数）の第２の伝送信号をレーザ駆動回路２００Ａに供給して、ライトストラテジ技術で半導体レーザ４１を駆動する。信号線の本数は増えてしまうが、高速伝送を可能にするため、第２の伝送信号をＮ本にし、それぞれの立上りエッジと立下りエッジの２Ｎエッジでタイミングを伝送することで、伝送帯域を低減する機能を実現するものである。切替えパルスの取得タイミングを規定する情報を含んだ第２の伝送信号を複数本で伝送することで、より容易に伝送帯域の問題点を解決して高倍速記録に対応しようとする。基本構成と同様にエッジタイミングを１本で伝送してもよい。
【０１０５】
回路構成としては、光ピックアップ１４側のレーザ駆動回路２００Ａには、パワーレベルパターン（レベル情報パターン）を記憶する記憶部を設ける。その記憶部は、それぞれ異なるパターンを記憶する複数の副記憶部（それぞれを副記憶部と称する）と、複数の各副記憶部に記憶されているどちらかのパワーレベルパターンを選択的に記憶する主記憶部を備えたものとする。たとえば、主記憶部に一方の副記憶部のパワーレベルパターンを記憶させ、同時に繰返しパターンの基準レベルを読み出すためのリセット信号RSを１本使用し、それ以降のレベルを順番に読み出すためのエッジ信号ESをＮ本使用する。
【０１０６】
リセット信号RSについては、立下りエッジと立上りエッジを区別し、何れか一方でスペースのリセットタイミングを規定し、他方でマークのリセットタイミングを規定することにする。そして、それぞれのエッジ（リセットタイミング）に同期して副記憶部のパワーレベルパターンを主記憶部に読み込むことでパワーレベル切替えを行なう。
【０１０７】
スペースの開始エッジに加えマークの開始エッジでもリセットすることで、スペースとマークで別パターンを持つことができる。これにより、終了レベル選択が、マークレベルだけでなくスペースレベルでも可能となる。マーク長に応じてオーバードライブとピークの各レベルを発生させる／させないを制御するのと同様に、スペース長に応じてスペースの特定のパワーレベルを発生させる／させないを制御することができる。
【０１０８】
つまり、マークとスペースの別にリセットを掛けるので、スペースレベルの途中でリセットを行なってスペースの基準レベルに戻ってしまっても、スペースに続くスペースは、それ用のリセットに基づきマークレベルを出力することができる。スペースやマークの終了レベルを、他方の影響を受けることなく任意に選択することができるようになる。
【０１０９】
以下、Ｎ＝２として、基本構成との相違点を中心に説明する。因みに、第１実施形態では、スペースとマークでそれぞれに別レベルを持つことで、効果的な制御が可能となる、高周波重畳を例に挙げる。
【０１１０】
［回路構成：第１実施形態］
図５に示すように、ドライブ基板側の伝送信号生成部５００Ａは、リセット信号RSを生成するため、ＲＳ型フリップフロップ５１０を有する。ＲＳ型フリップフロップ５１０は、リセット入力端Ｒにはスペースの開始タイミングを規定するエッジパルスEP１が入力され、セット入力端Ｓにはマークの開始タイミングを規定するエッジパルスEP３が入力される。こうすることで、ＲＳ型フリップフロップ５１０の非反転出力端 Qからは、エッジパルスEP１に同期してＬレベルとなりエッジパルスEP３に同期してＨレベルとなるリセット信号RSが出力される。
【０１１１】
本例の場合、リセット信号RSは、立下りエッジでスペース用のリセットパルスRP_S1 を規定し、立上りエッジでマーク用のリセットパルスRP_M1 を規定することになる。ＲＳ型フリップフロップ５１０の非反転出力端 Qからの信号をリセット信号RSに使用すれば、立上りエッジでスペース用のリセットパルスRP_S1 を規定し、立下りエッジでマーク用のリセットパルスRP_M1 を規定することになる。
【０１１２】
伝送信号生成部５００Ａは、エッジ信号ES_1，ES_2を生成するため、４入力型のＯＲゲート５２０と、Ｄ型フリップフロップ５２２，５２６，５２７（フリップフロップをＦＦと記すこともある）を有する。ＯＲゲート５２０の３入力端には、マークの開始エッジ（ここではエッジパルスEP３）を除いたエッジパルスEP２，EP４，EP５が先ず供給される。さらに、残りの１入力端に、高周波重畳の開始タイミングと終了タイミングを規定する高周波重畳タイミングパルスOSCEP が供給される。ＯＲゲート５２０の出力端は、Ｄ型フリップフロップ５２２のクロック入力端CKと接続されている。Ｄ型フリップフロップ５２２の反転出力端xQはＤ入力端と接続され、１／２分周回路が構成されるようになっている。
【０１１３】
Ｄ型フリップフロップ５２２の非反転出力端 Qは、Ｄ型フリップフロップ５２６のクロック入力端CKと接続されている。Ｄ型フリップフロップ５２６の反転出力端xQはＤ入力端と接続され、１／２分周回路が構成されるようになっている。Ｄ型フリップフロップ５２２の反転出力端xQは、Ｄ型フリップフロップ５２７のクロック入力端CKと接続されている。Ｄ型フリップフロップ５２７の反転出力端xQはＤ入力端と接続され、１／２分周回路が構成されるようになっている。
【０１１４】
こうすることで、エッジパルスEP２，EP４，EP５および高周波重畳タイミングパルスOSCEP の何れかの立上りエッジに同期して、Ｄ型フリップフロップ５２２の非反転出力端 Qや反転出力端xQは、Ｌ，Ｈが順番に変化する。そして、Ｄ型フリップフロップ５２２の非反転出力端 Qの立上りエッジに同期して、Ｄ型フリップフロップ５２６の非反転出力端 Qや反転出力端xQは、Ｌ，Ｈが順番に変化する。また、Ｄ型フリップフロップ５２２の反転出力端xQの立上りエッジに同期して、Ｄ型フリップフロップ５２７の非反転出力端 Qや反転出力端xQは、Ｌ，Ｈが順番に変化する。
【０１１５】
よって、Ｄ型フリップフロップ５２６の非反転出力端 Qや反転出力端xQの出力パルスをエッジ信号ES_1とすれば、その両エッジでエッジパルスEP_1を規定することになる。また、Ｄ型フリップフロップ５２７の非反転出力端 Qや反転出力端xQの出力パルスをエッジ信号ES_2とすれば、その両エッジでエッジパルスEP_2を規定することになる。
【０１１６】
図５Ｂに示すように、第１実施形態のレーザ駆動回路２００Ａ（パルス生成部２０２Ａ）は、リセットパルス生成部２１０Ａとエッジパルス生成部２２０Ａを備える。
【０１１７】
リセットパルス生成部２１０Ａは、基本構成と同様に、リセット信号RSのエッジを検出してリセットパルスRPを生成する。基本構成との違いは、リセット信号RSの立下りエッジと立上りエッジを区別して、スペース用のリセットパルスRP_S1 とマーク用のリセットパルスRP_M1 を抽出する点にある。伝送信号生成部５００Ａとの関係では、立下りエッジでスペース用のリセットパルスRP_S1 を生成するエッジ検出回路２１２_1と、立上りエッジでマーク用のリセットパルスRP_M1 を生成するエッジ検出回路２１２_2を有する。
【０１１８】
リセットパルスRP_S1 ，RP_M1 は、そのままでは読出しスイッチ２３４_1を制御するものとしては使用されず、複数種類のパワーレベルパターンを切り替えるために利用される。つまり、リセットパルスRP_S1 ，RP_M1 は、マークやスペースの繰返しのタイミングを規定するパルスであるが、リセットパルスRPとは異なり、専らレジスタセット２３１の選択機能のみを有する。
【０１１９】
リセットパルス生成部２１０Ａは、エッジ検出回路２１２_1，２１２_2の後段にパルス合成部の一例である論理ゲート２１４を有する。論理ゲート２１４は、各エッジ検出回路２１２_1，２１２_2から出力される各リセットパルスRP_S1 ，RP_M1 を論理合成してリセットパルスRPを生成する。リセットパルスRP_S1 ，RP_M1 はアクティブＨのパルス信号であるものとする。これに対応して、論理ゲート２１４としては、リセットパルスRP_S1 ，RP_M1 の論理和をとるＯＲゲートを使用する。
【０１２０】
ＲＳ型フリップフロップ５１０の反転出力端xQからリセット信号RSを出力するときは、エッジ検出回路２１２_1は立上りエッジでリセットパルスRP_S1 を生成し、エッジ検出回路２１２_2は立下りエッジでリセットパルスRP_M1 を生成するものとすればよい。
【０１２１】
エッジパルス生成部２２０Ａは、第２の伝送信号としての２つのエッジ信号ES_1，ES_2に基づきにエッジパルスEPを生成する。このため、エッジパルス生成部２２０Ａは、２つのエッジ検出回路２２２_1，２２２_2とパルス合成部の一例である論理ゲート２２４を有する。エッジ検出回路２２２_1は、エッジ信号ES_1の両エッジを検出してエッジパルスEP_1を生成する。エッジ検出回路２２２_2は、エッジ信号ES_2の両エッジを検出してエッジパルスEP_2を生成する。論理ゲート２２４は、各エッジ検出回路２２２_1，２２２_2から出力される各エッジパルスEP_1，EP_2を論理合成してエッジパルスEPを生成する。エッジパルスEP_1，EP_2はアクティブＨのパルス信号であるものとする。これに対応して、論理ゲート２２４としては、エッジパルスEP_1，EP_2の論理和をとるＯＲゲートを使用する。
【０１２２】
高周波重畳時のパワーレベル設定用として、電流源部２４０には、Ｉosce用の基準電流生成部２４２Ｏ，２４４Ｏと、「Ｉｅ−Ｉosce/2」用の基準電流生成部２４２ＥＯ，２４４ＥＯが追加される。そのため、電流スイッチ部２５０やレジスタセット２３１のレジスタ２３２などは、５種の電流切替パルスSW_1〜SW_5に対応する構成にする。さらに、発光レベルパターン記憶部２３０、電流源部２４０、電流スイッチ部２５０、レーザ駆動部２７０の他に、高周波で電流をＬレベルとＨレベルで切替える高周波切替部２６０が追加される。高周波切替部２６０は、電圧制御発振器（ＶＣＯ）などの高周波発振部２６２と切替スイッチ２６４を有する。切替スイッチ２６４は、入力端がＤＡ変換部２４４Ｏの出力と接続され、出力端が電流スイッチ部２５０とレーザ駆動部２７０との接続ノードと接続され、制御入力端が高周波発振部２６２の出力と接続される。高周波発振部２６２の発振周波数はレジスタ入力し、リセットなどで設定を切り替えることはない。
【０１２３】
［メモリ回路：第１実施形態］
図５Ｃに示すように、記録波形制御信号パターンは基本構成と異なり、スペース長に応じて高周波重畳（OSCE）を選択的にかけている。スペース長２Ｔ，３Ｔ，４Ｔのときは高周波重畳をかけることなく、リセット信号RSのタイミングでマーク部の開始であるオーバードライブに移行する。スペース長５Ｔ，６Ｔのときは、イレーズに続いて、エッジ信号ES_1，ES_2のタイミングで高周波重畳そしてイレーズと遷移した後、リセット信号RSのタイミングでマーク部の開始であるオーバードライブに移行する。
【０１２４】
スペース長に応じて高周波重畳を選択的にかけるため、第１実施形態の発光レベルパターン記憶部２３０は、主記憶部として機能するレジスタセット２３１_0、副記憶部として機能するレジスタセット２３１_S，２３１_M、記憶情報制御部２３６を有する。レジスタセット２３１_S，２３１_Mは、図示しない主制御部からのレベル情報レジスタ入力の指示により２種の各記録波形制御信号パターンを各別に記憶する。レジスタセット２３１_0は、基本構成のレジスタセット２３１に対応するものである。記憶情報制御部２３６は、リセットパルスRPおよび選択パルスMCに基づき、レジスタセット２３１_S，２３１_Mの何れかの記憶情報を読み出してレジスタセット２３１_0に保持させる。
【０１２５】
［動作：第１実施形態］
図５Ｃに示すように、１つのリセット信号RSと２つのエッジ信号ES_1，ES_2を入力パルス信号として使用するので、入力パルス信号としては計３つとなる。リセット信号RSに基づきリセットパルスRP_S1 ，RP_M1 とリセットパルスRPを生成する。
【０１２６】
具体的には、エッジパルス生成部２２０Ａは、エッジ信号ES_1，ES_2に基づき、それぞれの両エッジからエッジパルスEP_1，EP_2を生成し、エッジパルスEP_1，EP_2の論理和をとり、エッジパルスEPとする。
【０１２７】
リセットパルス生成部２１０Ａは、リセット信号RSに基づき、立下りエッジからリセットパルスRP_S1 を生成し、立下りエッジからリセットパルスRP_S1 を生成し、リセットパルスRP_S1 ，RP_M1 の論理和をとり、リセットパルスRPとする。
【０１２８】
図５Ｅに示すように、スペース用のレジスタセット２３１_Sは、初期化レベルであるクールレベルがレジスタ２３２_1に、イレーズレベルがレジスタ２３２_2，２３２_4に、高周波重畳レベル（OSCE）がレジスタ２３２_3に、セットされる。マーク用のレジスタセット２３１_Mは、初期化レベルであるオーバードライブレベルがレジスタ２３２_1，２３２_3に、ピークレベルがレジスタ２３２_2に、セットされる。
【０１２９】
記憶情報制御部２３６は、リセットパルスRP_S1 がアクティブＨのときはスペース用のレジスタセット２３１_Sの記憶情報を読み出してレジスタセット２３１_0にセットする。記憶情報制御部２３６は、リセットパルスRP_M1 がアクティブＨのときはマーク用のレジスタセット２３１_Mの記憶情報を読み出してレジスタセット２３１_0にセットする。つまり、記憶情報制御部２３６は、リセットパルスRP_S1 ，RP_M1 がアクティブＨとなるタイミングで、レジスタセット２３１_0のメモリ情報を、対応するパワーレベルパターンに書き換える。つまり、リセット信号RSの立上りエッジと立下りエッジを区別し、一方のエッジでスペース用のパワーレベルパターンを主記憶部に読み込み、他方のエッジでマーク用のパワーレベルパターンを主記憶部に読み込む。
【０１３０】
さらに、基本構成と同様に、論理ゲート２１４から出力されるリセットパルスRPを発光レベルパターン記憶部２３０の読出しスイッチ２３４_1に供給する。以下、基本構成と同様である。リセットパルスRPでレジスタ２３２_1にセットされている初期レベルに戻され、その後エッジパルスEPでレジスタ２３２_2以降の各レベルが順に読み出される。
【０１３１】
このように、スペースの開始エッジ（＝マークの終了エッジ）でリセットすることでマークの終了レベルをマーク長に応じて変更するだけでなく、マークの開始エッジ（＝スペースの終了エッジ）でもリセットすることで、スペースの終了レベルも変更できる。リセット信号RSの伝送帯域は、ノンリターンゼロデータNRZIDATAと同様の帯域となり、２Ｔマーク・２Ｔスペースが最短周期となり問題ない。
【０１３２】
たとえば、ＣＤ−ＲやＤＶＤ−Ｒメディアでは、リード区間やライト中のスペース区間に、半導体レーザ４１のノイズ低減のため、発光パワーに対する高周波重畳が行なわれる。スペース区間の高周波重畳は長いスペース区間で選択的に行なわれ、また、その重畳期間は、隣接するマークエリアとの干渉を避ける必要がある。従来は高周波重畳のタイミングを別信号で伝送している。
【０１３３】
第１実施形態では、スペースエリアの終了タイミングやパワーレベルをマークエリアとは独立に変更できるため、高周波重畳（ＯＳＣＥ）を選択的に出力することが可能となる。具体的には高周波重畳レベルを１つのレベルとして扱い、レジスタセット２３１_Sのレベルパターンの中に記憶しておく。「高周波重畳レベルを１つのレベルとして扱う」ときには、たとえば、高周波重畳時の振幅（ピーク−ピークなど）で規定すればよい。
【０１３４】
短いスペースでは、高周波重畳に対応するエッジを入力せずに最初のイレーズレベル後にマーク開始のリセットを入れることで、高周波重畳を出力せずに、マークの基準レベルであるオーバードライブレベルに移行することが可能となる。つまり、スペースの開始エッジに加えマークの開始エッジでもリセットすることで、スペースとマークで別パターンを持つことが可能となる。その結果、マークエリアでのパワーレベル制御と独立に、パワーレベル制御ができ、たとえばスペース長に応じて、高周波重畳のオン／オフ制御を行なうことができる。高周波重畳に対応するエッジ区間で高周波重畳制御が可能となる。
【０１３５】
因みに、高周波重畳（ＯＳＣＥ）時のパワーレベル設定には、発光レベルパターン記憶部２３０から読み出した「高周波重畳レベル」に対応するデジタルの高周波電流値を発生する基準電流生成部２４２と電流出力型のＤＡ変換部２４４を設けるとよい。また、高周波で電流をＬレベルとＨレベルで切替える高周波切替部２６０を追加すればよい。
【０１３６】
ここで、基準電流生成部２４２とＤＡ変換部２４４と高周波切替部２６０を如何様に構成するかについては、次の点に考慮するとよい。先ず、シーケンシャル方式では、発光レベルパターン記憶部２３０（レベル情報記憶部）からの出力はそれぞれに対応するスイッチをオン／オフするタイミングパルスとなる。たとえば、図５Ｅに示したレジスタセット２３１_S，２３１_M内の各レジスタ２３２に示すＣｏｏｌ，Ｅｒａｓｅなどは、それぞれに対応するタイミングパルスを生成し、それ以外のビットはＬレベルになることを意味する。
【０１３７】
ここで、たとえばレジスタセット２３１_SにＯｓｃｅが記憶されている場合、（Ｃｏｏｌ，Ｅｒａｓｅ，Ｏ．Ｄ．，Ｐｅａｋ，Ｏｓｃｅ）の計５レベルとなり、レジスタ２３２_1〜２３２_4までの全てのメモリが５ビットの情報を持つ。Ｏｓｃｅがセットされるレジスタ２３２_3にアクセスしている期間はＯＳＣＥのタイミングのみＨレベルになり、高周波重畳（ＯＳＣＥ）のタイミングを生成することになる（図５Ｃ参照）。因みに、電流情報を直接保持する形式を採ることもでき、その場合は、通常の発光パワーレベルのタイミングパルスは多ビット電流ＤＡＣ信号になり、Ｏｓｃｅは多ビットの電流ＤＡＣ信号＋Ｏｓｃｅのタイミングパルス１本を生成する。
【０１３８】
高周波重畳時のパワーレベル設定においては先ず、Ｉosceというデジタルデータを他のパワーレベルと同様に保持しておく。これは、高周波重畳の振幅に相当する。このとき、基準電流生成部２４２ＥＯによる「Ｉｅ−Ｉosce/2」をＤＡ変換部２４４ＥＯから出力し、電流スイッチ２５２ではＯＳＣＥのタイミングでオン／オフする。それとは別に、高周波重畳用に基準電流生成部２４２ＯによるＩosceをＤＡ変換部２４４Ｏから切替スイッチ２６４に出力する系統を用意しておく。さらに、高周波切替部２６０では、ＯＳＣＥの区間（Ｉｅ−Ｉosce/2と同タイミング）で高周波発振部２６２の発振をオン／オフする。
【０１３９】
この例では、ＯＳＣＥのタイミングで、レジスタ２３２_3のＨ情報が読出しスイッチ２３４を介して電流スイッチ２５２のSW_2と高周波発振部２６２に通知される。そのため、ＯＳＣＥのタイミングで「Ｉｅ−Ｉosce/2」がレーザ駆動部２７０に供給され、その状態で高周波発振部２６２が高周波数で発振し切替スイッチ２６４をオン／オフする。切替スイッチ２６４にはＩosceが供給されているので、結果的には、図５Ｄに示すように、切替スイッチ２６４のオフ時には「Ｉｅ−Ｉosce/2」、切替スイッチ２６４のオン時には「Ｉｅ＋Ｉosce/2」が、それぞれレーザ駆動部２７０に供給される。つまり、「Ｉｅ−Ｉosce/2」をレーザ駆動部２７０に供給した状態で、Ｉosceの供給を高周波切替部２６０によりオン／オフすることで、ＯＳＣＥのタイミングでＩｅを中心にＩosce/2の振幅で高周波重畳が掛る。
【０１４０】
また、第１実施形態では、２つの第２の伝送信号（エッジ信号ES_1，ES_2）を使用することで、エッジ２本で１本当たりの伝送帯域を下げ、高倍速記録に対応している。伝送信号１本当たりの伝送帯域が悪化することはなく、高倍速記録が可能である。
【０１４１】
＜レーザ駆動方式：第２実施形態＞
図６は、第２実施形態で採用するサンプリングパルスSPの設定情報の第１の設定例を説明する図である。図６Ａは、第２実施形態で採用するサンプリングパルスSPの設定情報の第２の設定例を説明する図である。
【０１４２】
第２実施形態は、図３Ａに示した第２例のシステム構成（つまりＡＰＣ制御用の信号やサンプリングパルスSPの生成・伝送手法にも着目した構成）での適用例である。
【０１４３】
先ず、第２実施形態の仕組みの理解の容易化のためのに、最初に、シーケンシャル方式を併用したときのサンプリングパルスSPの生成・伝送手法の基本的な仕組みの一例について説明し、その後に第２実施形態の仕組みについて説明する。
【０１４４】
［サンプリングパルス設定：第１例］
図６に示す第１の設定例は、マーク用のサンプリングパルスSP_1（＝マークゲートMG）を設定するものである。レーザ発光波形は、クール、イレーズ、ピーク、オーバードライブの４つのパワーレベルをもつ。この内、マークを形成するパワーレベルはピークとオーバードライブ、スペースを形成するパワーレベルはクールとイレーズと考えられる。
【０１４５】
たとえば、サンプルホールド回路３３２に供給するマーク用のサンプリングパルスSP_1は、マークを形成するためのあるエッジを起点とし、そこからの遅延時間、パルス幅、サンプルホールド回路３３２までの遅延補償のための全体遅延時間を設定して生成する。
【０１４６】
ここでは、サンプリングパルスSP_1は、マークを形成するピークとオーバードライブのうち比較的幅が広いピークレベルをサンプルホールドする場合について説明する。サンプリングパルスSP_1は、パワーモニタ信号PMのピークレベルをサンプルホールドするためのものであるから、パワーモニタ信号PMがオーバードライブレベルからピークレベルに静定した後にサンプルできるようにタイミングを設定する。したがって、ピークレベルの開始位置を基準に生成するのが、スペース幅の影響を受けないので好ましいことになる。ピークレベルをサンプルするタイミングの設定に当たっては、パルス生成部２０２からサンプルホールド回路３３２に至る信号経路の信号帯域および遅延に対する補償を考慮する。
【０１４７】
たとえば、キャッスル方式を適用する場合、図６のように、ピークレベルの開始タイミングＴ12を、ピークレベルをサンプルするための起点のエッジ（基準エッジ）に設定する。基準エッジＴ12を起点として、サンプリングパルスSP_1の立上りタイミングＴ13を規定する立上り遅延時間TD１_1（Ｔ12〜Ｔ13）を設定する。立上り遅延時間TD１_1は、サンプルホールド回路３３２に入力されるパワーモニタ信号PMが、オーバードライブレベルからピークレベルへ静定する時間を考慮して設定する。
【０１４８】
さらに、立上りタイミングＴ13を起点に、サンプリングパルスSP_1のアクティブＨの期間を規定するパルス幅PW１（Ｔ13〜Ｔ15）と、実際にアクティブＨとなるまでのパルス遅延時間TD１_2（Ｔ13〜Ｔ16）を設定する。パルス遅延時間TD１_2は、パルス生成部２０２からサンプルホールド回路３３２への信号経路におけるサンプリングパルスの遅延時間とパワーモニタ信号PMの遅延時間の差を補償することを考慮して設定する。サンプリングパルスの遅延時間とは、パルス生成部２０２からサンプリングパルス生成部４００を経てサンプルホールド回路３３２に入力されるまでに要する時間である。また、パワーモニタ信号PMの遅延時間とは、パルス生成部２０２から発光波形生成部２０３を経て半導体レーザ４１が発光し、その光が受光素子３１０に入射して電流電圧変換部３１３と可変ゲイン型増幅器３１５を経てサンプルホールド回路３３２に入力されるまでに要する時間である。こうすることで、サンプリングパルスSP_1は、タイミングＴ12から「TD１_1＋TD１_2」経過後に立上り、パルス幅PW１経過後に立ち下がる。
【０１４９】
なお、マーク長が短い短マークの場合には、マーク用のサンプリングパルスSP_1を生成しない設定にする。たとえば、基準エッジＴ12からピークレベルの最後となるオーバードライブの開始タイミングＴ14までを、サンプリングパルス出力判定設定期間DET1に設定する。そして、このサンプリングパルス出力判定設定期間DET1が、予め定められている値に達しない場合、サンプリングパルスSP_1を出力しないようにする。たとえば、パワーモニタ信号PMにおける、オーバードライブレベルからピークレベルへの静定に１０ｎｓを要する波形においては、立上り遅延時間TD１_1を１０ｎｓ以上に設定することで、正しいピークレベルをサンプルホールドすることができる。このとき、サンプリングパルス出力判定設定期間DET1を１０ｎｓと設定することで、ピークレベルの幅が１０ｎｓ以下のパルスにおいては、サンプリングパルスSP_1を生成しないようにする。
【０１５０】
［サンプリングパルス設定：第２例］
図６Ａに示す第２の設定例は、スペース用のサンプリングパルスSP_2（＝スペースゲートSG）を設定するものである。レーザ発光波形は、図６と同じパワーレベルをもつ。
【０１５１】
スペース用のサンプリングパルスSP_2の生成も、以下の通り、マーク用の場合と同様である。すなわち、スペース用のサンプリングパルスSP_2は、スペースを形成するためのあるエッジを起点として、そこからの遅延時間、パルス幅、サンプルホールド回路３３４までの遅延補償のための全体遅延時間を設定して生成する。
【０１５２】
ここでは、サンプリングパルスSP_2は、スペースを形成するクールとイレーズのうち比較的幅が広いイレーズレベルをサンプルホールドする場合について説明する。サンプリングパルスSP_2は、パワーモニタ信号PMのイレーズレベルをサンプルホールドするためのものであるから、パワーモニタ信号PMがクールレベルからイレーズレベルに静定した後にサンプルできるようにタイミングを設定する。したがって、イレーズレベルの開始位置を基準に生成するのが、マーク幅の影響を受けないので好ましいことになる。イレーズレベルをサンプルするタイミングの設定に当たっては、パルス生成部２０２からサンプルホールド回路３３４に至る信号経路の信号帯域および遅延に対する補償を考慮する。
【０１５３】
たとえば、キャッスル方式を適用する場合、図６Ａのように、イレーズレベルの開始タイミングＴ32を、イレーズレベルをサンプルするための起点のエッジ（基準エッジ）に設定する。基準エッジＴ32を起点として、サンプリングパルスSP_2の立上りタイミングＴ33を規定する立上り遅延時間TD３_1（Ｔ32〜Ｔ33）を設定する。立上り遅延時間TD３_1は、サンプルホールド回路３３４に入力されるパワーモニタ信号PMが、クールレベルからイレーズレベルへ静定する時間を考慮して設定する。さらに、立上りタイミングＴ33を起点に、サンプリングパルスSP_2のアクティブＨの期間を規定するパルス幅PW３（Ｔ33〜Ｔ34）と、実際にアクティブＨとなるまでのパルス遅延時間TD３_2（Ｔ33〜Ｔ37）を設定する。パルス遅延時間TD３_2は、パルス生成部２０２からサンプルホールド回路３３４への信号経路におけるサンプリングパルスの遅延時間とパワーモニタ信号PMの遅延時間の差を補償することを考慮して設定する。こうすることで、サンプリングパルスSP_2は、タイミングＴ32から「TD３_1＋TD３_2」経過後に立上り、パルス幅PW３経過後に立ち下がる。
【０１５４】
なお、スペース長が短い短スペースの場合には、スペース用のサンプリングパルスSP_2を生成しない設定にする。たとえば、基準エッジＴ32からイレーズレベルの最後となるオーバードライブの開始タイミングＴ35までを、サンプリングパルス出力判定設定期間DET3に設定する。そして、このサンプリングパルス出力判定設定期間DET3が、予め定められている値に達しない場合、サンプリングパルスSP_2を出力しないようにする。たとえば、パワーモニタ信号PMにおける、クールレベルからイレーズレベルへの静定に１０ｎｓを要する波形においては、立上り遅延時間TD3_1を１０ｎｓ以上に設定することで、正しいイレーズレベルをサンプルホールドすることができる。このとき、サンプリングパルス出力判定設定期間DET3を１０ｎｓと設定することで、イレーズレベルの幅が１０ｎｓ以下のパルスにおいては、サンプリングパルスSP_2を生成しないようにする。
【０１５５】
［サンプリングパルスの切替え］
高倍速化によって、短いマークや短いスペースでは、ＡＰＣのためのサンプリングが困難になってくる。一方、前述のサンプリングパルス設定例では、規定長以下の短マークや短スペースでは、サンプリングパルスを生成しない設定が可能であり、この仕組みにより、規定長を超える長マークや長スペースに対してのみ選択的なサンプリングが可能となっている。
【０１５６】
サンプリングパルス設定の第１例や第２例では、サンプリングパルス出力判定設定期間DET1，DET3の値によりサンプリングパルスSP_1，SP_2を生成するかしないかが特定される。したがって、基本的には、２つの設定情報を用意する必然性は基本的にはない。しかしながら、サンプリングパルスの設定を切り替える意義として、たとえば、以下の２点が考えられる。
【０１５７】
１）入力信号にサンプリングパルスSPを出す出さないの信号を乗せられれば、サンプリングパルス生成部４００で、出力を判断するサンプリングパルス出力判定設定期間DET1，DET3を計測する必要がなくなり、サンプリングパルス生成部４００が簡略化する。
【０１５８】
２）エッジ連続で短マークのレベルパターンを切替えた場合、オーバードライブOD１→ピークPeak、オーバードライブOD２→ピークPeak（Peakは同パワー）へのパワーの変化量が変わり静定時間も異なってくる。そこで、サンプリングパルスSPの立上り位置（立上り遅延時間TD１_1）や立下り位置（パルス遅延時間TD１_2）を可変する必要がでてくる。
【０１５９】
ここで、１）はサンプリングパルス設定のみの切替えとなり、２）はパワーレベルパターン切替えとサンプリングパルス設定切替えの併用が前提となる。
【０１６０】
サンプリングパルスSPの設定情報を切り替えるために、専用端子を用いる方法も考えられるが、パッケージ面積の増加や切替タイミングの精度の問題がある。
【０１６１】
この対処のため、パワーレベルの切替えと同様にしてサンプリングパルスSPの設定情報の切替えを行なうことが考えられる。このとき、基本構成のようにマーク長とスペース長の対でリセットパルスRPを発生させ、リセットパルスRPでのみマークサンプリングとスペースサンプリングの設定情報を切り替えると、それぞれの設定情報を独立して切り替えることはできない。特に、スペースレベルの途中でリセットを行なうと、スペースの基準レベルに戻るため、スペースに続くマークレベルが出力されなくなる。つまり、スペースの終了レベルを任意に選択することができない。
【０１６２】
そこで、第２実施形態では、第１実施形態と同様に、マークとスペースに独立にリセットをかけて、各リセットタイミングを利用してサンプリングパルスSPの設定情報の切替えを行なうことにする。ここで「リセットタイミングを利用する」ときには、マークとスペースの各リセットパルスRP_S1 ，RP_M1 だけでなく別のパルスも利用することがある。
【０１６３】
なお、第２実施形態においては、さらに、次のような対処を採るがこれらは必須ではない。先ず、第１実施形態と同様に、１つの第１の伝送信号およびＮ本（Ｎは２以上の正の整数）の第２の伝送信号をレーザ駆動回路２００Ｂに供給して、ライトストラテジ技術で半導体レーザ４１を駆動することで高速伝送を可能にする。
【０１６４】
加えて、第１の伝送信号の遷移タイミングの直前・直後の第２の伝送信号の遷移タイミングは「Ｎ本の第２の伝送信号」の中の同じものによるか否かに情報を持たせることで、第２の伝送信号の遷移タイミングそのものの情報以外の情報伝送を可能とする。第１の伝送信号の遷移タイミングの直前・直後の第２の伝送信号の遷移タイミングは「Ｎ本の第２の伝送信号」の中の同じものによるか否かを、以下では、「第１の伝送信号前後の第２の伝送信号のエッジが連続か非連続であるか」とも称する。リセット前後のエッジが連続か非連続であるかにメモリ切替え用の情報を付加することで、タイミング情報以外の情報伝送を行なう。「第２の伝送信号の遷移タイミングそのものの情報以外の情報」は、具体的には、複数種類のサンプリングパルスSPの設定情報の切替えに利用する。
【０１６５】
なお、第２実施形態では、パワーレベルに関してのスペースとマークの独立したパワーレベル設定も併用する。このとき、第２実施形態では、パワーレベル設定の切替えは第１実施形態と同様でありスペースとマークで独立した各１つの設定にしつつ、スペースとマークのそれぞれについてサンプリングパルスSPの設定情報を切替えるようにする。
【０１６６】
回路構成としては、光ピックアップ１４側のレーザ駆動回路２００Ｂには、サンプリングパルスSPの設定情報を記憶する記憶部を設ける。その記憶部は、スペースとマークのそれぞれについて、異なるサンプリングパルスSPの設定情報を記憶する複数の副記憶部（それぞれを副記憶部と称する）と、複数の各副記憶部に記憶されているどちらかの設定情報を選択的に記憶する主記憶部を備えたものとする。
【０１６７】
Ｎ本のエッジ信号ESには、エッジタイミングの組合せに複数種類のサンプリングパルスSPの設定情報を切り替えるための情報を持たせる。その情報をレーザ駆動回路２００Ｂで解読して設定情報の切替えを行なう。具体的には、Ｎ本のエッジ信号ESの内、同一のエッジ信号ESのエッジが、リセット信号RSのエッジを挟んで連続した場合には他方の副記憶部に記憶されている設定情報を主記憶部に記憶するようにする。このため、第２実施形態では、リセット信号RSのエッジの直前・直後のエッジ信号ESのエッジが同一のエッジ信号ESのものであるのかを判定する（エッジ信号ESのエッジ連続検出と称する）。
【０１６８】
以下、Ｎ＝２で、基本構成との相違点を中心に説明する。基本的には、スペース開始エッジでのリセットに加え、マークの開始エッジでもリセットをかけ、それぞれのリセットを挟んでのエッジ連続／非連続を検出することで、マークサンプリングとスペースサンプリングを独立制御する。この対処のため、第２実施形態では、エッジ信号ESのエッジの連続／非連続の情報を使ってサンプリングパルスSPの設定情報の切替えを行なう。
【０１６９】
［回路構成：第２実施形態］
図７〜図７Ｇは、シーケンシャル方式の第２実施形態を説明する図である。図７は、第２実施形態の伝送信号生成部５００Ｂの構成例を説明する図である。図７Ａは、第２実施形態の伝送信号生成部５００Ｂの動作を説明する図である。図７Ｂは、第２実施形態のレーザ駆動回路２００Ｂを示す図である。図７Ｃは、第２実施形態の選択パルス生成部２８０Ｂを示す図である。図７Ｄは、第２実施形態のレーザ駆動回路２００Ｂの動作を説明する図である。図７Ｅ〜図７Ｇは、サンプリングパルスパターン記憶部４３０のレジスタ設定情報を説明する図である。
【０１７０】
図７に示すように、ドライブ基板側の伝送信号生成部５００Ｂは、リセット信号RSを生成する構成は第１実施形態と同様である。伝送信号生成部５００Ｂは、エッジ信号ES_1，ES_2を生成するため、３入力型のＯＲゲート５２０とＮＯＲゲート５２１、Ｄ型フリップフロップ５２２、ＡＮＤゲート５２３Ｐ，５２３Ｎを有する。さらに伝送信号生成部５００Ｂは、ＭＧ設定判別部５２４Ｍ、ＳＧ設定判別部５２４Ｓ、ＡＮＤゲート５２５Ｍ，５２５Ｓ、Ｄ型フリップフロップ５２６，５２７、２入力型のＯＲゲート５２９を有する。
【０１７１】
ＯＲゲート５２０の各入力端には、エッジパルスEP２，EP４，EP５が供給される。ＯＲゲート５２０の出力端は、ＯＲゲート５２１の一方の入力端およびＡＮＤゲート５２３Ｐ，５２３Ｎの一方の入力端と接続されている。ＯＲゲート５２１の出力端はＤ型フリップフロップ５２２のクロック入力端CKと接続されている。Ｄ型フリップフロップ５２２は、反転出力端xQがＤ入力端と接続され、１／２分周回路が構成されるようになっている。Ｄ型フリップフロップ５２２はまた、反転出力端xQがＡＮＤゲート５２３Ｎの他方の入力端と接続され、非反転出力端 QがＡＮＤゲート５２３Ｐの他方の入力端と接続されている。
【０１７２】
ＡＮＤゲート５２３Ｐの出力端は、Ｄ型フリップフロップ５２６のクロック入力端CKと接続されている。Ｄ型フリップフロップ５２６は、反転出力端xQがＤ入力端と接続され１／２分周回路が構成されるようになっており、後述のように非反転出力端xQからエッジ信号ES_1が出力される。ＡＮＤゲート５２３Ｎの出力端は、Ｄ型フリップフロップ５２７のクロック入力端CKと接続されている。Ｄ型フリップフロップ５２７は、反転出力端xQがＤ入力端と接続され１／２分周回路が構成されるようになっており、後述のように非反転出力端xQからエッジ信号ES_2が出力される。
【０１７３】
ＭＧ設定判別部５２４Ｍは、入力端に記録マーク長判別結果が入力され、出力端は、ＡＮＤゲート５２５Ｍの一方の入力端と接続されている。ＡＮＤゲート５２５Ｍの他方の入力端には、エッジパルスEP３を入力する。ＡＮＤゲート５２５Ｍの出力端は、ＯＲゲート５２９の一方の入力端と接続されている。ＳＧ設定判別部５２４Ｓは、入力端に記録スペース長判別結果が入力され、出力端は、ＡＮＤゲート５２５Ｓの一方の入力端と接続されている。ＡＮＤゲート５２５Ｓの他方の入力端には、エッジパルスEP１を入力する。ＡＮＤゲート５２５Ｓの出力端は、ＯＲゲート５２９の他方の入力端と接続されている。ＯＲゲート５２９の出力端は、ＮＯＲゲート５２１の他方の入力端と接続されている。
【０１７４】
ＭＧ設定判別部５２４Ｍは、マーク用のサンプリングパルス（MarkSamplingPalse ）を生成するためのもので、記録マーク長判別結果に応じてマークサンプリング設定１を選択する場合はＬ、マークサンプリング設定２を選択する場合はＨ、を出力する。ＳＧ設定判別部５２４Ｓは、スペース用のサンプリングパルス（SpaceSamplingPalse）を生成するためのもので、記録スペース長判別結果に応じてスペースサンプリング設定１を選択する場合はＬ、スペースサンプリング設定２を選択する場合はＨ、を出力する。
【０１７５】
エッジパルスEP１は、ＳＧ設定判別部５２４Ｓのスペースサンプリング設定に応じて、ＡＮＤゲート５２５Ｓの出力端に出力される。スペースサンプリング設定１でＬレベルのときには、エッジパルスEP２，EP４，EP５の何れかの立下りエッジに同期して、Ｄ型フリップフロップ５２２の非反転出力端 Qや反転出力端xQは、Ｌ，Ｈが順番に変化する。スペースサンプリング設定２でＨレベルのときには、エッジパルスEP１，EP２，EP４，EP５の何れかの立下りエッジに同期して、Ｄ型フリップフロップ５２２の非反転出力端 Qや反転出力端xQは、Ｌ，Ｈが順番に変化する。
【０１７６】
エッジパルスEP３は、ＭＧ設定判別部５２４Ｍのマークサンプリング設定に応じて、ＡＮＤゲート５２５Ｍの出力端に出力される。マークサンプリング設定１でＬレベルのときには、エッジパルスEP２，EP４，EP５の何れかの立下りエッジに同期して、Ｄ型フリップフロップ５２２の非反転出力端 Qや反転出力端xQは、Ｌ，Ｈが順番に変化する。マークサンプリング設定２でＨレベルのときには、エッジパルスEP３，EP２，EP４，EP５の何れかの立下りエッジに同期して、Ｄ型フリップフロップ５２２の非反転出力端 Qや反転出力端xQは、Ｌ，Ｈが順番に変化する。
【０１７７】
ＡＮＤゲート５２３Ｐは、Ｄ型フリップフロップ５２２の非反転出力端 Qの出力がＨレベルのときＯＲゲート５２０の出力であるエッジパルスEP２，EP４，EP５を選択的にＤ型フリップフロップ５２６に出力する。ＡＮＤゲート５２３Ｎは、Ｄ型フリップフロップ５２２の反転出力端xQの出力がＨのときＯＲゲート５２０の出力であるエッジパルスEP２，EP４，EP５を選択的にＤ型フリップフロップ５２７に出力する。
【０１７８】
ＡＮＤゲート５２３Ｐで選択されたエッジパルスの立上りエッジに同期し、Ｄ型フリップフロップ５２６の非反転出力端 Qや反転出力端xQはＬ，Ｈが順番に変化する。ＡＮＤゲート５２３Ｎで選択されたエッジパルスの立上りエッジに同期し、Ｄ型フリップフロップ５２７の非反転出力端 Qや反転出力端xQはＬ，Ｈが順番に変化する。
【０１７９】
Ｄ型フリップフロップ５２６の非反転出力端 Qや反転出力端xQの出力パルスをエッジ信号ES_1とすれば、その両エッジでエッジパルスEP_1を規定することになる。Ｄ型フリップフロップ５２７の非反転出力端 Qや反転出力端xQの出力パルスをエッジ信号ES_2とすれば、その両エッジでエッジパルスEP_2を規定することになる。
【０１８０】
エッジ信号ES_1，ES_2はエッジパルスEP２，EP４，EP５に基づき交互に論理反転することを原則とするが、次の点の変更が加わる。ＳＧ設定判別部５２４Ｓからスペースサンプリング設定２のＨレベルが出力されるときはＤ型フリップフロップ５２２がエッジパルスEP１でも出力を反転させ、エッジパルスEP１後の遷移タイミングでは交互ではなく直前に論理反転していた方が先に論理反転する。ＭＧ設定判別部５２４Ｍからマークサンプリング設定２のＨレベルが出力されるときはＤ型フリップフロップ５２２がエッジパルスEP３でも出力を反転させ、エッジパルスEP３後の遷移タイミングでは、交互ではなく直前に論理反転していた方が先に論理反転する。
【０１８１】
スペースサンプリング設定２のとき、エッジパルスEP１に対応するリセット信号RSの立下りエッジを挟ん同一のエッジ信号ES_1，ES_2のエッジが連続した状態になり、スペースサンプリングパルスSPの設定情報を切り替えるための情報をエッジ信号ES_1，ES_2が持つ。マークサンプリング設定２のとき、エッジパルスEP３に対応するリセット信号RSの立上りエッジを挟ん同一のエッジ信号ES_1，ES_2のエッジが連続した状態になり、マークサンプリングパルスSPの設定情報を切り替えるための情報をエッジ信号ES_1，ES_2が持つ。
【０１８２】
図７Ｂ・図７Ｃに示すように、第２実施形態のレーザ駆動回路２００Ｂのパルス生成部２０２は、リセットパルス生成部２１０Ｂとエッジパルス生成部２２０Ｂの他に、選択パルスMCを生成する選択パルス生成部２８０Ｂ（第３パルス生成部）を備える。リセットパルス生成部２１０Ｂとエッジパルス生成部２２０Ｂは第１実施形態と同様である。
【０１８３】
なお、第１実施形態との相違点として、高周波重畳（OSCE）に関する制御を行なわないので、ＡＤ変換部２５０やレジスタセット２３１のレジスタ２３２などは、４種の電流切替パルスSW_1〜SW_4に対応する構成にする。
【０１８４】
選択パルス生成部２８０Ｂは、リセット信号RSのエッジの直前・直後のエッジ信号ESのエッジが同一のエッジ信号ESのものか否かを判定するエッジ連続検出機能を備える。選択パルス生成部２８０Ｂは、リセット信号RSのエッジのエッジを挟んで、エッジ信号ES_1のエッジが連続したときやエッジ信号ES_2のエッジが連続したときに、連続後のエッジ信号ES_1，ES_2に基づき選択パルスMC_S2 ，MC_M2 を生成する。リセットパルスRP_S1 ，RP_M1 は、複数種類のパワーレベルパターンや複数種類のサンプリングパルスSPの設定情報を切り替えるためをに利用される。選択パルスMC_S2 ，MC_M2 は、複数種類のサンプリングパルスSPの設定情報を切り替えるために利用される。
【０１８５】
具体的な構成として、図７Ｃに詳細を示すように、選択パルス生成部２８０Ｂは、３つの判別信号生成部２８６_E，２８６_RS ，２８６_RM と、６つの論理ゲート２８７_1，２８７_2，２８７_3，２８７_4，２８７_5，２８７_6を有する。判別信号生成部２８６_Eは、エッジ検出回路２２２_1で生成されたエッジパルスEP_1の立下りからエッジ検出回路２２２_2で生成されたエッジパルスEP_2の立下りまでをアクティブＨとする判別パルス DEPとその反転信号xDEPを生成する。
【０１８６】
判別信号生成部２８６_RS は、リセットパルスRP_S1 の立上りからエッジパルスEPまたはリセットパルスRP_M1 の立下りまでをアクティブＨとする判別パルスDRSPを生成する。判別信号生成部２８６_RM は、リセットパルスRP_M1 の立上りからエッジパルスEPまたはリセットパルスRP_S1 の立下りまでをアクティブＨとする判別パルスDRMPを生成する。
【０１８７】
論理ゲート２８７_1はエッジパルスEP_1と判別パルス DEPと判別パルスDRSPの論理積をとる３入力型のＡＮＤゲートが使用される。論理ゲート２８７_2はエッジパルスEP_2と判別パルスxDEPと判別パルスDRSPの論理積をとる３入力型のＡＮＤゲートが使用される。論理ゲート２８７_3は論理ゲート２８７_1，２８７_2の論理和をとる２入力型のＯＲゲートが使用され、その出力を選択パルスMC_S2 とする。選択パルスMC_S2 は、リセットパルスRP_S1 とは異なり、スペースの繰返しの切替りタイミングを示す基準パルスとしての機能を持たずスペースサンプリングパルスSP用のレジスタセット４３１の選択機能を有する。
【０１８８】
論理ゲート２８７_4はエッジパルスEP_1と判別パルス DEPと判別パルスDRMPの論理積をとる３入力型のＡＮＤゲートが使用される。論理ゲート２８７_5はエッジパルスEP_2と判別パルスxDEPと判別パルスDRMPの論理積をとる３入力型のＡＮＤゲートが使用される。論理ゲート２８７_6は論理ゲート２８７_4，２８７_5の論理和をとる２入力型のＯＲゲートが使用され、その出力を選択パルスMC_M2 とする。選択パルスMC_M2 は、リセットパルスRP_M1 とは異なり、マークの繰返しの切替りタイミングを示す基準パルスとしての機能を持たずマークサンプリングパルスSP用のレジスタセット４３１の選択機能みを有する。
【０１８９】
具体的には、リセットパルスRP_S1 はレジスタセット２３１_Sとサンプリングパルスパターン記憶部４３０に供給され、リセットパルスRP_M1 はレジスタセット２３１_Mとサンプリングパルスパターン記憶部４３０に供給される。選択パルスMC_S2 ，MC_M2 はサンプリングパルスパターン記憶部４３０にのみ供給される。
【０１９０】
［メモリ回路：第２実施形態］
第３実施形態の発光レベルパターン記憶部２３０は、第１実施形態と同様に、スペースとマークで独立にレベル設定ができるようにする。ただし、第１実施形態では、「マークの期間では、スペースのレベルを全て出さずに、マークに移行する」を利用して、マークの期間では、高周波重畳（ＯＳＣＥ）を行なわないようにしているが、第２実施形態は、それとは目的が異なる。その理由については、後で説明する。
【０１９１】
一方、サンプリングパルス生成部４００Ｂ側については、サンプリングパルス出力判定設定期間DET1，DET3がそれぞれ異なる２種の設定情報を記憶する仕組みを講じる。一方は、マーク長やスペース長に拘わらずサンプリングパルスSPを生成する設定（DET1，DET3が長い設定）、他方は規定長以下の短マークや短スペースではサンプリングパルスSPを生成しない設定（DET1，DET3が短い設定）である。または、一方は、短マークのときに立上り遅延時間TD_1を短く設定して監視波形信号が静定した直後をサンプリングする設定、他方は、長マークのときに立上り遅延時間TD_1を長く設定して監視波形信号が十分静定したタイミングでサンプリングする設定である。
【０１９２】
基本的な考え方は、パワーレベルパターンを切替えるために複数のレジスタセット２３１を用意する考え方を採用する。このとき、第２実施形態では、第１実施形態と同様に、パワーレベルパターンもスペースとマークで独立に、スペース長やマーク長に応じて発光パターンを変える。
【０１９３】
本実施形態では、スペースの開始タイミングに発生するリセットパルスRP_S1 およびマークの開始タイミングに発生するリセットパルスRP_M1 をトリガにしてレジスタセット４３１の切替えを行なう。このため、マークサンプリングとスペースサンプリングの各設定を独立に切り替えることになる。また、リセットパルスRP_S1 後の選択パルスMC_S2 やリセットパルスRP_M1 後の選択パルスMC_M2 もトリガにしてレジスタセット４３１の切替えを行なう。こうすることで、スペースやマークのそれぞれについて、２つの設定情報の切替えが可能になる。
【０１９４】
たとえば、図７Ｅに示すように、サンプリングパルスパターン記憶部４３０は、ライトストラテジ信号に基づきサンプリングパルスSP_1，SP_2を生成する際の設定情報（DET@，TD@_1 ，PW@ ，TD@_2 など）をスペースとマークのそれぞれについて記憶する。サンプリングパルスパターン記憶部４３０は、第２の記憶部の一例であり、発光レベルパターン記憶部２３０とは別のものである。
【０１９５】
たとえばサンプリングパルスパターン記憶部４３０は、スペースサンプリングパルス用に、主記憶部として機能するレジスタセット４３１_S0 と、副記憶部として機能するレジスタセット４３１_S1 ，４３１_S2 と、記憶情報制御部４３６_Sを有する。同様に、サンプリングパルスパターン記憶部４３０は、マークサンプリングパルス用に、主記憶部として機能するレジスタセット４３１_M0 と、副記憶部として機能するレジスタセット４３１_M1 ，４３１_M2 と、記憶情報制御部４３６_Mを有する。レジスタセット４３１_S0 ，４３１_M0 は、複数のレジスタ４３２_1〜４３２_kを備える。この点は、図示しないが、レジスタセット４３１_S1 ，４３１_S2 ，４３１_M1 ，４３１_M2 でも同様である。
【０１９６】
レジスタセット４３１_S1 ，４３１_S2 ，４３１_M1 ，４３１_M2 は、図示しない主制御部からのサンプリングパルス設定情報レジスタ入力の指示により、サンプリングパルスSP_1，SP_2を生成する際の設定情報（DET@，TD@_1 ，PW@ ，TD@_2 ）を各別に記憶する。レジスタセット４３１_S0 ，４３１_M0 は、レジスタセット２３１_0に対応するものである。記憶情報制御部４３６_Sおよび記憶情報制御部４３６_Mは、記憶情報制御部２３６に対応するものである。記憶情報制御部４３６_Sは、リセットパルスRP_S1 および選択パルスMC_S2 に基づき、レジスタセット４３１_S1 ，４３１_S2 の何れかの記憶情報を読み出してレジスタセット４３１_S0 に保持させる。記憶情報制御部４３６_Mは、リセットパルスRP_M1 および選択パルスMC_M2 に基づき、レジスタセット４３１_M1 ，４３１_M2 の何れかの記憶情報を読み出してレジスタセット４３１_M0 に保持させる。
【０１９７】
サンプリングパルス生成部４００Ｂは、このレジスタセット４３１_S0 ，４３１_M0 の各レジスタ４３２の情報を読み出して、その値に従ってサンプリングパルスSP_1，SP_2を生成する。
【０１９８】
［動作：第２実施形態］
図７Ｄに示すように、１つのリセット信号RSと２つのエッジ信号ES_1，ES_2を入力パルス信号として使用するので、入力パルス信号としては計３つとなる。リセット信号RSに基づきリセットパルスRPおよびリセットパルスRP_S1 ，RP_M1 を生成し、リセットパルスRP_S1 ，RP_M1 を挟んで同一のエッジ信号ES_1，ES_2のエッジが遷移しているときに選択パルスMC_S2 ，MC_M2 を生成する。
【０１９９】
具体的には、エッジパルス生成部２２０Ｂは、エッジ信号ES_1，ES_2に基づき、それぞれの両エッジからエッジパルスEP_1，EP_2を生成し、エッジパルスEP_1，EP_2の論理和をとり、エッジパルスEPとする。
【０２００】
リセットパルス生成部２１０Ｂは、リセット信号RSに基づき、立下りエッジからリセットパルスRP_S1 を生成し、立上りエッジからリセットパルスRP_M1 を生成し、リセットパルスRP_S1 ，RP_M1 の論理和をとり、リセットパルスRPとする。
【０２０１】
選択パルス生成部２８０Ｂは、リセット信号RSの立下りエッジを挟んでエッジ信号ES_1，ES_2の何れかのエッジが連続した場合、その連続後のエッジで選択パルスMC_S2 を生成する。選択パルス生成部２８０Ｂはまた、リセット信号RSの立上りエッジを挟んでエッジ信号ES_1，ES_2の何れかのエッジが連続した場合、その連続後のエッジで選択パルスMC_M2 を生成する。
【０２０２】
図７Ｅに示す第１例のように、発光レベルパターン記憶部２３０側については、リセットパルスRP_S1 ，RP_M1 ，RPおよびエッジパルスEPに基づき、第１実施形態と同様の動作を行なう。一方、サンプリングパルスパターン記憶部４３０側については、記憶情報制御部４３６_Sは、リセットパルスRP_S1 がアクティブＨのときはスペース用のレジスタセット４３１_S1 の記憶情報を読み出してレジスタセット４３１_S0 にセットする。記憶情報制御部４３６_Sは、選択パルスMC_S2 がアクティブＨのときはスペース用のレジスタセット４３１_S2 の記憶情報を読み出してレジスタセット４３１_S0 にセットする。つまり、記憶情報制御部４３６_Sは、リセットパルスRP_S1 や選択パルスMC_S2 がアクティブＨとなるタイミングで、レジスタセット４３１_S0 のメモリ情報を、対応するスペースゲートSG用の設定情報に書き換える。
【０２０３】
記憶情報制御部４３６_Mは、リセットパルスRP_M1 がアクティブＨのときはマーク用のレジスタセット４３１_M1 の記憶情報を読み出してレジスタセット４３１_M0 にセットする。記憶情報制御部４３６_Mは、選択パルスMC_M2 がアクティブＨのときはマーク用のレジスタセット４３１_M2 の記憶情報を読み出してレジスタセット４３１_M0 にセットする。つまり、記憶情報制御部４３６_Mは、リセットパルスRP_M1 や選択パルスMC_M2 がアクティブＨとなるタイミングで、レジスタセット４３１_M0 のメモリ情報を、対応するマークゲートMG用の設定情報に書き換える。レジスタセット４３１_S2 ，４３１_M2 の設定情報はレジスタ入力により空き時間に書き換えておくことができる。
【０２０４】
なお、図７Ｅの例では、選択パルスMC_S2 ，MC_M2 によりレジスタセット４３１_S2 ，４３１_M2 の情報を主記憶部（レジスタセット４３１_S0 ，４３１_M0 ）にセットしても、スペースやマークのリセットタイミング（リセットパルスRP_S1 ，RP_M1 ）で一旦レジスタセット４３１_S1 ，４３１_M1 の情報に書き換えられる難点がある。しかしながら、サンプリングパルス生成部４００ではこのときの設定情報を使用しないようにすることで、実際には問題となることはない。
【０２０５】
このように、スペースとマークの各開始エッジでリセットするとともに、リセット信号RSのエッジに対するエッジ信号ESのエッジ連続の有無に基づき選択パルスMC_S2 ，MC_M2 を生成することで、マーク・スペースで独立して、サンプリングパルスSPの設定情報の選択が可能となる。場合によっては、マーク用のサンプリングパルスSP_1は生成するがスペース用のサンプリングパルスSP_2は生成しない、逆に、マーク用のサンプリングパルスSP_1は生成しないがスペース用のサンプリングパルスSP_2は生成すると言った設定もできるようになる。
【０２０６】
サンプリングパルスSPの設定情報の選択制御用の信号としてリセット信号RSの本数を増やすこともない。リセット信号RSの伝送帯域は、ノンリターンゼロデータNRZIDATAと同様の帯域となり、２Ｔマーク・２Ｔスペースが最短周期となり問題ない。１本のエッジ信号ESのエッジが連続するが、連続するエッジ信号ESのエッジ間にリセット信号RSのエッジを挟むことで、エッジ連続部でのエッジ間隔が出力の最短エッジ間隔にはならない。つまり、最短パルス幅がエッジ間隔とならない。伝送信号１本当たりの伝送帯域が悪化することはなく、高速伝送が可能で高倍速記録ができる。
【０２０７】
このように、第２実施形態では、単にマークサンプリングとスペースサンプリングを独立して制御することが可能であるだけでなく、エッジ信号ESのエッジ連続検出機能を利用して、サンプリングパルスSPの設定情報を切り替えることができる。スペース開始エッジでのリセットに加えマークの開始エッジでもリセットをかけ、それぞれのリセットを挟んでのエッジ連続／非連続を検出することで、マークサンプリングとスペースサンプリングを独立制御することができる。
【０２０８】
設定情報の切替え用の制御線を用意しなくてもサンプリングパルスSPの設定情報の選択が可能となる。設定情報切替え用の専用の端子を設ける必要がないので、パッケージ面積の増加がなく、サンプリングパルスSPの設定情報を切り替えることができる。また、タイミング情報を伝送する３つの伝送線路にサンプリングパルスSPの設定情報の切替信号を多重することになり、伝送線路と伝送方式が異なることによるタイミングスキューは生じないので、切替タイミングを正確に制御することができる。
【０２０９】
第２実施形態では、サンプリングパルス生成に、スペースとマーク独立制御を適用したものである。そのため、エッジ連続によるレベル情報の変化はない。レベル情報に変化がないのに、スペースとマークの別にレジスタセットを設ける理由は、マークの開始でリセットを行うためである。パワーレベル設定に関わるレジスタセット２３１側に関しては、スペースとマークでレジスタを切り替えるのが目的ではなく、必然的に、スペースとマークでレジスタが切り替わる（別に必要になる）。
【０２１０】
本実施形態（第１実施形態も）では設定変更の情報としてエッジ連続を用いており、そのエッジ連続はリセットを挟むことを前提（連続エッジの間隔が狭くならないように）としている。さらに、エッジ連続がスペース用の設定変更なのかマーク用の設定変更なのかを判断するため、リセットの立上りと立下りを区別している。つまり、立上りと立下りの入れ替わりは不可であり、必ず来るエッジでリセットを掛けなければならない。このような制約を満たすエッジはスペースの開始とマークの開始エッジとなり、必然的にパワーレベル設定に関してレジスタセット２３１が別に必要になる。また、前記制約のエッジ関係にしておけば、最短でも２Ｔスペース２Ｔマークとなるため、伝送速度的にも問題がないことも制約要因である。
【０２１１】
ただし、このような制約内において、第１例に示した構成に限らず、様々な変形が可能である。たとえば、第１例では、発光レベルパターン記憶部２３０側のパワーレベルパターンの切り替えをスペースとマークで行なうようにしているが、図７Ｆに示す第２例のように、スペースとマークでもそれぞれパターンを切り替えるようにしてもよい。
【０２１２】
たとえば、図４〜図４Ｄに示したシーケンシャル方式の基本では、スペースレベルとマークレベルをセットにして扱っており、特にマークレベルに着目してレベル情報の切替えなどを行なうことを前提としている。これに対して、第２実施形態では、スペースとマークをそれぞれ独立して制御することを想定する。そして、この第２例では、スペース長が短いときのみイレーズレベルをイレーズ１からイレース２に変更し、マーク長が短いときのみオーバードライブレベルをオーバードライブ１からオーバードライブ２に変更するという適用が考えられる。スペースとマークそれぞれにレベル情報の変更が必要であり、かつ、それぞれの区間の長さに応じて別々にパワーレベルを制御したい場合に有効である。
【０２１３】
また、エッジ信号ESのエッジ連続検出機能を利用して生成した選択パルスMC_S2 ，MC_M2 をサンプリングパルスパターン記憶部４３０のメモリ切替えに使用したが、このことは必須ではない。たとえば２つのリセット信号RS_1，RS_2を使用することが考えられる。リセット信号RS_1の立下りエッジからリセットパルスRP_S1 を生成し、リセット信号RS_2の立下りエッジからリセットパルスRP_S2 を生成し、リセット信号RS_1の立上りエッジからリセットパルスRP_M1 を生成し、リセット信号RS_2の立上りエッジからリセットパルスRP_M2 を生成する。そして、発光レベルパターン記憶部２３０側の構成に関わらず、図７Ｇに示す第３例のように、それらを選択パルスとしてメモリ切替えに使用してもよい。
【０２１４】
＜レーザ駆動方式：第３実施形態＞
図８〜図８Ｄは、シーケンシャル方式の第３実施形態を説明する図である。図８は、第３実施形態の伝送信号生成部５００Ｃの構成例を説明する図である。図８Ａは、第３実施形態の伝送信号生成部５００Ｃの動作を説明する図である。図８Ｂは、第３実施形態のレーザ駆動回路２００Ｃを示す図である。図８Ｃは、第３実施形態のレーザ駆動回路２００Ｃの動作を説明する図である。図８Ｄは、第３実施形態のサンプリングパルスパターン記憶部４３０のレジスタ設定情報を説明する図である。
【０２１５】
第３実施形態は、第２実施形態に対して、入力されるエッジ信号ES_1，ES_2のエッジタイミングにマークサンプリングとスペースサンプリングのタイミング情報を持たせるように変形したものである。特に、後述する第４実施形態との相違点として、マークサンプリングとスペースサンプリングの開始タイミング情報を持たせ、終了タイミングは次のレベルに移るタイミングを利用する点に特徴がある。以下、第２実施形態との相違点を中心に説明する。
【０２１６】
［回路構成：第３実施形態］
図８に示すように、ドライブ基板側の伝送信号生成部５００Ｃは、リセット信号RSを生成する構成は第１実施形態と同様であるが、エッジ信号ESを生成する構成が異なる。伝送信号生成部５００Ｃは、第２実施形態の伝送信号生成部５００Ｂに対し、エッジ信号ES_1，ES_2を生成する際に、エッジタイミングにマークサンプリングとスペースサンプリングの開始タイミング情報を付加するように変形する。具体的には、３入力型のＯＲゲート５２０を５入力型のＯＲゲート５２０に変更している。ＯＲゲート５２０は、第４の入力端にＭＧ開始エッジパルスMGP を入力し、第５の入力端にＳＧ開始エッジパルスSGP を入力する。その他の点は変更がない。
【０２１７】
因みに、ＭＧ設定判別部５２４Ｍは、記録マーク長判別結果に応じて、短マーク時にサンプリングパルスSP_1を生成しない場合はＬ、それ以外はＨ、を出力する。ＳＧ設定判別部５２４Ｓは、記録スペース長判別結果に応じて、短スペース時にサンプリングパルスSP_2を生成しない場合はＬ、それ以外はＨを出力する。
【０２１８】
こうすることで、図８Ａに示すように、第２実施形態の図７ＡをベースにＭＧ開始エッジパルスMGP やＳＧ開始エッジパルスSGP の一方のエッジのタイミングでもＤ型フリップフロップ５２２の論理が反転するので、その影響がエッジ信号ES_1，ES_2の論理にも現われる。本例の場合、エッジ信号ES_1，ES_2はＭＧ開始エッジパルスMGP やＳＧ開始エッジパルスSGP の立上りエッジのタイミングでも論理反転する。エッジ信号ES_1，ES_2が、そのエッジに、マークサンプリングとスペースサンプリングの開始タイミング情報（開始タイミングを規定する設定情報）を持つ。
【０２１９】
また、図８Ａに示すように、短マーク時にマークゲートMGのタイミング情報を重畳しないことや、短スペース時にスペースゲートSGのタイミング情報を重畳しないことも可能になっている。ここでは、スペース長が３Ｔ以下のときにはスペースゲートSGのタイミング情報を重畳せず、また、マーク長が４Ｔ以下のときはマークゲートMGのタイミング情報を重畳しない例で示している。その他の点は、第２実施形態と同様である。
【０２２０】
因みに、第３実施形態では、後述の第４実施形態とは異なり、マークゲートMGやスペースゲートの終了タイミング情報（終了タイミングを規定する設定情報）はエッジ信号ES_1，ES_2のエッジに持たない。そのため、原理原則に従えば、第２実施形態で説明したように、サンプリングパルス生成部４００では「サンプリングパルス幅」を設定する情報を持つことが必要になる。しかしながら、本実施形態では、この「サンプリングパルス幅」を指定する情報も削減するべく、マークゲートMGとスペースゲートSGの終了タイミングは、次のパワーレベルの開始と同じタイミングにする。たとえば、図８Ａの場合では、マークゲートMGの終了はエッジパルスEP５と、スペースゲートSGの終了はエッジパルスEP３と、それぞれ同じタイミングにする。
【０２２１】
ＳＧ設定判別部５２４Ｓからスペースサンプリング設定２のＨレベルが出力されるときはＤ型フリップフロップ５２２がエッジパルスEP１でも出力を反転させ、エッジパルスEP１後の遷移タイミングでは、交互ではなく直前に論理反転していた方が先に論理反転する。ＭＧ設定判別部５２４Ｍからマークサンプリング設定２のＨレベルが出力されるときはＤ型フリップフロップ５２２がエッジパルスEP３でも出力を反転させ、エッジパルスEP３後の遷移タイミングでは、交互ではなく直前に論理反転していた方が先に論理反転する。
【０２２２】
図８Ｂに示すように、第３実施形態のレーザ駆動回路２００Ｃは、第２実施形態のレーザ駆動回路２００Ｂをベースに、発光レベルパターン記憶部２３０の構成を変更している。具体的には、発光レベルパターン記憶部２３０は、副記憶部として４つのレジスタセット２３１_S1 ，２３１_S2 ，２３１_M1 ，２３１_M2 を有する。基本的には、レジスタセット２３１_S1 ，２３１_S2 はスペース用のパワーレベルパターンの切替えに利用され、レジスタセット２３１_M1 ，２３１_M2 はマーク用のパワーレベルパターンの切替えに利用される。ここで、「基本的には」と称したのは、一部のレジスタ２３２はスペースゲートSGやマークゲートMGの開始タイミングの設定に利用されることを加味したものである。
【０２２３】
リセットパルスRP_S1 ，RP_M1 や選択パルスMC_S2 ，MC_M2 は、複数種類のパワーレベルパターン（一部にサンプリングパルスSPの設定情報を切り替えるための情報を含む）を切り替えるために利用される。具体的には、リセットパルスRP_S1 はレジスタセット２３１_S1 に供給され、リセットパルスRP_M1 はレジスタセット２３１_M1 に供給され、選択パルスMC_S2 はレジスタセット２３１_S2 に供給され、選択パルスMC_M2 はレジスタセット２３１_M2 に供給される。
【０２２４】
なお、第２実施形態との相違点として、サンプリングパルス生成部４００に対するスペースゲートSGやマークゲートMGの開始タイミングの設定のために、２種の電流切替パルスが追加される。そのため、ＡＤ変換部２５０は４種の電流切替パルスSW_1〜SW_4に対応する構成でよいが、レジスタセット２３１のレジスタ２３２は、６種の電流切替パルスSW_1〜SW_6に対応する構成にする。
【０２２５】
［メモリ回路：第３実施形態］
図８Ｄに示すように、第３実施形態の発光レベルパターン記憶部２３０は、副記憶部として４つのレジスタセット２３１_S1 ，２３１_S2 ，２３１_M1 ，２３１_M2 を有する。この内のレジスタセット２３１_S1 ，２３１_M1 は第１・第２実施形態のレジスタセット２３１_S，２３１_Mと同様のものでパワーレベルパターンの切替えのみに使用される一方、レジスタセット２３１_S2 ，２３１_M2 はパワーレベルパターンの切替えだけでなくサンプリングパルスSPの設定情報の切替えにも使用される。
【０２２６】
このため、レジスタセット２３１_S2 ，２３１_M2 には、発光レベルパターン情報に加え、サンプリングパルス情報（「MarkGate」や「SpaceGate 」）を記憶しておく。第２の記憶部を、発光レベルパターン記憶部２３０とサンプリングパルスパターン記憶部４３０と兼用されるものとして扱い、副記憶部の１つのレジスタ２３２に、パワーレベルパターン情報とサンプリングパルスSPの設定情報を纏めて記憶すると言うことである。
【０２２７】
前述のように、シーケンシャル方式では、発光レベルパターン記憶部２３０（レベル情報記憶部）からの出力はそれぞれに対応するスイッチをオン／オフするタイミングパルスとなる。たとえば、図８Ｄに示したレジスタセット２３１_S1 ，２３１_S2 ，２３１_M1 ，２３１_M2 内の各レジスタ２３２に示すＣｏｏｌ，Ｅｒａｓｅなどは、それぞれに対応するタイミングパルスを生成し、それ以外のビットはＬレベルになることを意味する。  
【０２２８】
図８Ｄに示すように、本例の場合、レジスタセット２３１_S2 の３番目のレジスタ２３２_3に、イレーズレベルを規定する情報（Erase ）の他に、スペース用のサンプリングパルスSP_2（スペースゲートSG）を生成するための「SpaceGate 」を記憶する。レジスタセット２３１_M2 の３番目のレジスタ２３２_3に、ピークレベルを規定する情報（Peak）の他に、マーク用のサンプリングパルスSP_1（マークゲートMG）を生成するための「MarkGate」を記憶する。
【０２２９】
ここで、たとえばレジスタセット２３１_S2 に「Erase+SpaceGate 」が記憶されている場合、「Erase+SpaceGate 」がセットされるレジスタ２３２_3にアクセスしている期間はイレーズ（Erase ）とスペースゲートSGのタイミングのみＨレベルになる（図８Ｃ参照）。また、レジスタセット２３１_M2 に「Peak+MarkGate 」が記憶されている場合、「Peak+MarkGate 」がセットされるレジスタ２３２_3にアクセスしている期間はピーク（Peak）とマークゲートMGのタイミングのみＨレベルになる（図８Ｃ参照）。
【０２３０】
サンプリングパルス生成部４００Ｃは、サンプリングパルスSPの設定情報として、マークサンプリングパルスSP_1の遅延時間TD１_2と、スペースサンプリングパルスSP_2の遅延時間TD３_2のみをサンプリングパルスパターン記憶部４３０に保持することが必要である。リセットパルスRPや選択パルスMCでの設定情報の切替えは行なわない。
【０２３１】
サンプリングパルス生成部４００Ｃは、サンプリングパルスSP_1，SP_2の生成に関しては、マークゲートMGやスペースゲートSGの出力波形を位相関係を保ったまま、入力のエッジタイミングで生成する。このため、サンプリングパルス生成部４００Ｃは、生成したマークゲートMG，スペースゲートSGを遅延時間TD１_2，TD３_2で遅延させることでサンプリングパルスSP_1，SP_2を取得するパルス遅延部４５０を備える。
【０２３２】
パルス遅延部４５０としては、たとえば遅延素子として論理ゲート（たとえばＢＵＦ(バッファ) 、ＩＮＶ（インバータ）、ＡＮＤゲート、ＯＲゲート、ＮＡＮＤゲート、ＮＯＲゲートなど）を使用する位相シフト構成を採ることが考えられる。遅延素子として論理ゲート（以下遅延ゲートとも称する）を多数段縦続接続し、各接続点からタップ（出力端）を出して、遅延時間TD１_2，TD３_2に合致するタップから最終的なサンプリングパルスSP_1，SP_2を取得する構成である。
【０２３３】
たとえば、遅延ゲート１つ当たりの遅延時間Tdlyとし、遅延時間TD１_2＝N１×Tdlyとすると、再生したマークゲートMGを初段に入力し、遅延素子をN１個通した接続点からサンプリングパルスSP_1を取得すればよい。同様に、遅延ゲート１つ当たりの遅延時間Tdlyとし、遅延時間TD３_2＝N3×Tdlyとすると、再生したスペースゲートSGを初段に入力し、遅延素子をN3個通した接続点からサンプリングパルスSP_2を取得すればよい。たとえば、遅延時間Tdly＝１５psec（０．０１５nsec）とし、遅延時間TD１_2，TD３_2の調整範囲を３nsecとすると、２００段の遅延素子とタップ切替えを設けた構成にしておけばよい。
【０２３４】
［動作：第３実施形態］
図８Ｃに示すように、１つのリセット信号RSと２つのエッジ信号ES_1，ES_2を入力パルス信号として使用するので、入力パルス信号としては計３つとなる。リセット信号RSに基づきリセットパルスRPおよびリセットパルスRP_S1 ，RP_M1 を生成し、リセットパルスRP_S1 ，RP_M1 を挟んで同一のエッジ信号ES_1，ES_2のエッジが遷移しているときに選択パルスMC_S2 ，MC_M2 を生成する。これらの点は第２実施形態と同様である。
【０２３５】
第３実施形態ではさらに、エッジ信号ESのエッジタイミングにマークサンプリングとスペースサンプリングの開始タイミング情報を持たせ、そのマークサンプリングとスペースサンプリングの開始タイミング情報に従ってサンプリングパルスSPを生成する。
【０２３６】
具体的には、エッジパルス生成部２２０Ｃは、エッジ信号ES_1，ES_2に基づき、それぞれの両エッジからエッジパルスEP_1，EP_2を生成し、エッジパルスEP_1，EP_2の論理和をとり、エッジパルスEPとする。
【０２３７】
リセットパルス生成部２１０Ｃは、リセット信号RSに基づき、立下りエッジからリセットパルスRP_S1 を生成し、立上りエッジからリセットパルスRP_M1 を生成し、リセットパルスRP_S1 ，RP_M1 の論理和をとり、リセットパルスRPとする。
【０２３８】
選択パルス生成部２８０Ｃは、リセット信号RSの立下りエッジを挟んでエッジ信号ES_1，ES_2の何れかのエッジが連続した場合、その連続後のエッジで選択パルスMC_S2 を生成する。選択パルス生成部２８０Ｃはまた、リセット信号RSの立上りエッジを挟んでエッジ信号ES_1，ES_2の何れかのエッジが連続した場合、その連続後のエッジで選択パルスMC_M2 を生成する。
【０２３９】
全体的な動作としては、第２実施形態と同様であり、リセットパルスRP_S1 ，RP_M1 および選択パルスMC_S2 ，MC_M2 が生成されるタイミングは第２実施形態と相違ない。しかし、レーザ駆動回路２００Ｃに入力されるエッジ信号ES_1，ES_2のエッジタイミングには、マークサンプリングとスペースサンプリングのタイミング情報が含まれているので、エッジパルスEP（EP_1，EP_2）がＨレベルになるタイミングが第２実施形態とは異なる。具体的には、エッジパルスEP（EP_1，EP_2）には、レジスタセット２３１_S2 ，２３１_M2 の３番目のレジスタ２３２_3に記憶した「Erase+SpaceGate 」，「Peak+MarkGate 」の情報を読み出すタイミングが追加され、そのタイミングでもＨレベルになる。
【０２４０】
図８Ｄに示すように、発光レベルパターン記憶部２３０において、記憶情報制御部２３６は、リセットパルスRP_S1 がアクティブＨのときはスペース用のレジスタセット２３１_S1 の記憶情報を読み出してレジスタセット２３１_0にセットする。記憶情報制御部２３６は、選択パルスMC_S2 がアクティブＨのときはスペース用のレジスタセット２３１_S2 の記憶情報を読み出してレジスタセット２３１_0にセットする。つまり、記憶情報制御部２３６は、リセットパルスRP_S1 や選択パルスMC_S2 がアクティブＨとなるタイミングで、レジスタセット２３１_0のメモリ情報を、対応するスペース用のパワーレベルパターン情報に書き換える。レジスタセット２３１_S2 ，２３１_M2 の設定情報はレジスタ入力により空き時間に書き換えておくことができる。
【０２４１】
記憶情報制御部２３６は、リセットパルスRP_M1 がアクティブＨのときはマーク用のレジスタセット２３１_M1 の記憶情報を読み出してレジスタセット２３１_0にセットする。記憶情報制御部２３６は、選択パルスMC_M2 がアクティブＨのときはマーク用のレジスタセット２３１_M2 の記憶情報を読み出してレジスタセット２３１_0にセットする。つまり、記憶情報制御部２３６は、リセットパルスRP_M1 や選択パルスMC_M2 がアクティブＨとなるタイミングで、レジスタセット２３１_0のメモリ情報を、対応するマーク用のパワーレベルパターン情報に書き換える。
【０２４２】
さらに、基本構成や第１・第２実施形態と同様に、論理ゲート２１４から出力されるリセットパルスRPを発光レベルパターン記憶部２３０の読出しスイッチ２３４_1に供給する。以下、基本構成などと同様である。リセットパルスRPでレジスタ２３２_1にセットされている初期レベルに戻され、その後エッジパルスEPでレジスタ２３２_2以降の各情報が順に読み出される。
【０２４３】
ここで、選択パルスMC_S2 によりレジスタセット２３１_S2 の記憶情報が適用されるときは、スペースゲートSGのタイミングで３番目のレジスタ２３２_3に記憶した「Erase+SpaceGate 」の情報が読み出される。選択パルスMC_M2 によりレジスタセット２３１_M2 の記憶情報が適用されるときは、マークゲートMGのタイミングで３番目のレジスタ２３２_3に記憶した「Peak+MarkGate 」の情報が読み出される。
【０２４４】
発光レベルパターン記憶部２３０は、「Erase+SpaceGate 」，「Peak+MarkGate 」の内の「SpaceGate 」，「MarkGate」の情報をサンプリングパルス生成部４００Ｃに通知する。サンプリングパルス生成部４００Ｃは、通知された「SpaceGate 」，「MarkGate」の情報に従ってサンプリングパルスSP_1（マークゲートMG），SP_2（スペースゲートSG）を生成する。
【０２４５】
たとえば、「Peak+MarkGate 」がセットされるレジスタ２３２_3にアクセスしたとき、Ｈレベルが発光レベルパターン記憶部２３０からサンプリングパルス生成部４００Ｃに通知される。そのアクセスを開始するタイミングはマークゲートMGの開始タイミングになっており、アクセス終了タイミングは次のレベルであるオーバードライブに移るタイミングである。サンプリングパルス生成部４００Ｃは、発光レベルパターン記憶部２３０から通知されたＨレベルをそのまま使用することで、ライトストラテジ回路２９０側でエッジ信号ESに重畳して送ろうとしたマークゲートMGを再生できる。サンプリングパルス生成部４００Ｃは、再生したマークゲートMGの波形の位相関係（立上りエッジと立下りエッジの各位置）を保ったまま、遅延時間TD１_2の分だけ遅らせることで、マーク用のサンプリングパルスSP_1を生成する。
【０２４６】
同様に、「Erase+SpaceGate 」がセットされるレジスタ２３２_3にアクセスしたとき、Ｈレベルが発光レベルパターン記憶部２３０からサンプリングパルス生成部４００Ｃに通知される。そのアクセスを開始するタイミングはスペースゲートSGの開始タイミングになっており、アクセス終了タイミングは次のレベルであるオーバードライブに移るタイミングである。サンプリングパルス生成部４００Ｃは、発光レベルパターン記憶部２３０から通知されたＨレベルをそのまま使用することで、ライトストラテジ回路２９０側でエッジ信号ESに重畳して送ろうとしたスペースゲートSGを再生できる。サンプリングパルス生成部４００Ｃは、再生したスペースゲートSGの波形の位相関係（立上りエッジと立下りエッジの各位置）を保ったまま、遅延時間TD３_2の分だけ遅らせることでスペース用のサンプリングパルスSP_2を生成する。
【０２４７】
第３実施形態では、第２実施形態をベースに、エッジ信号ES_1，ES_2にサンプリングパルスSPの生成（特に開始の）タイミングを規定する情報を追加しているので、開始タイミングを管理した状態でサンプリングパルスSP_1，SP_2を生成できる。再生されたスペースゲートSGおよびマークゲートMGの位置は、生成側で重畳する際の発光レベルパターンに対する位置と変わりがない。このため、サンプリングパルス生成部４００Ｃ側で（そのＩＣ内部で）、波形モニタ信号からの遅延のタイミングを生成する必要がない。
【０２４８】
さらに、第３実施形態では、マークゲートMGおよびスペースゲートSGの終了タイミングは、次のレベルであるオーバードライブに移るタイミングに設定している。具体的には、図８Ａに示したように、マークゲートMGの終了タイミングはエッジパルスEP５のタイミングと同じ、スペースゲートSGの終了タイミングはエッジパルスEP３のタイミングと同じにしている。このため、第３実施形態では、開始タイミングの設定によりサンプリングパルス幅が決まるため、サンプリングパルス生成部４００Ｃ側ではサンプリングパルス幅の設定も不要で、バラツキが少なく、高精度なサンプリングパルスを生成できる。ただし、サンプリングパルス幅は、実質的に開始タイミングの設定に連動されるため、第４実施形態とは異なり、その設定の自由度はない。
【０２４９】
マークとスペースに独立にリセットをかけて、各リセットタイミングを利用している点では第１・第２実施形態と同様である。よって、マークゲートMGは生成するがスペースゲートSGは生成しないことで、マーク用のサンプリングパルスSP_1は生成するがスペース用のサンプリングパルスSP_2は生成しないと言った設定ができる。逆に、マークゲートMGは生成しないがスペースゲートSGは生成することで、マーク用のサンプリングパルスSP_1は生成しないがスペース用のサンプリングパルスSP_2は生成すると言った設定もできる。
【０２５０】
＜レーザ駆動方式：第４実施形態＞
図９〜図９Ｄは、シーケンシャル方式の第４実施形態を説明する図である。図９は、第４実施形態の伝送信号生成部５００Ｄの構成例を説明する図である。図９Ａは、第４実施形態の伝送信号生成部５００Ｄの動作を説明する図である。図９Ｂは、第４実施形態のレーザ駆動回路２００Ｄを示す図である。図９Ｃは、第４実施形態のレーザ駆動回路２００Ｄの動作を説明する図である。図９Ｄは、第４実施形態のサンプリングパルスパターン記憶部４３０のレジスタ設定情報を説明する図である。
【０２５１】
第４実施形態は、第２実施形態に対して、入力されるエッジ信号ES_1，ES_2のエッジタイミングにマークサンプリングとスペースサンプリングのタイミング情報を持たせるように変形したものである。特に、前述の第３実施形態との相違点として、マークサンプリングとスペースサンプリングの開始および終了の各タイミング情報を持たせる点に特徴がある。以下、第２・第３実施形態との相違点を中心に説明する。
【０２５２】
［回路構成：第４実施形態］
図９に示すように、ドライブ基板側の伝送信号生成部５００Ｄは、リセット信号RSを生成する構成は第１実施形態と同様であるが、エッジ信号ESを生成する構成が異なる。伝送信号生成部５００Ｄは、第２実施形態の伝送信号生成部５００Ｂに対し、エッジ信号ES_1，ES_2を生成する際に、エッジタイミングにマークサンプリングとスペースサンプリングの開始および終了の各タイミング情報を付加するように変形する。
【０２５３】
具体的には、３入力型のＯＲゲート５２０を７入力型のＯＲゲート５２０に変更している。換言すると、第３実施形態の伝送信号生成部５００Ｃをベースに、ＯＲゲート５２０を５入力型から７入力型に変更している。ＯＲゲート５２０は、第４の入力端にＭＧ開始エッジパルスMGSPを入力し、第５の入力端にＭＧ終了エッジパルスMGEPを入力し、第６の入力端にＳＧ開始エッジパルスSGSPを入力し、第７の入力端にＳＧ終了エッジパルスSGEPを入力する。その他の点は変更がない。第３実施形態と対比すると、ＭＧ開始エッジパルスMGP をＭＧ開始エッジパルスMGSPに変更し、ＳＧ開始エッジパルスSGP をＳＧ開始エッジパルスSGSPに変更し、さらにそれぞれの終了エッジパルスMGEP，SGEPを追加した状態となる。
【０２５４】
ＭＧ開始エッジパルスMGSPとＭＧ終了エッジパルスMGEPを纏めて、ＭＧ開始・終了エッジパルスMGSP，MGEPと記す。ＳＧ開始エッジパルスSGSPとＳＧ終了エッジパルスSGEPを纏めてＳＧ開始・終了エッジパルスSGSP，SGEPと記す。図９Ａに示すように、第２実施形態の図７ＡをベースにＭＧ開始・終了エッジパルスMGSP，MGEPやＳＧ開始・終了エッジパルスSGSP，SGEPのタイミングでもＤ型フリップフロップ５２２の論理が反転するので、その影響がエッジ信号ES_1，ES_2の論理にも現われる。本例の場合、エッジ信号ES_1，ES_2はＭＧ開始エッジパルスMGSP、ＭＧ終了エッジパルスMGEP、ＳＧ開始エッジパルスSGSP、およびＳＧ終了エッジパルスSGEPのタイミングでも論理反転する。エッジ信号ES_1，ES_2が、そのエッジに、マークサンプリングとスペースサンプリングのタイミング情報を持つ。その他の点は、第２実施形態と同様である。
【０２５５】
第４実施形態では、第３実施形態とは異なり、マークゲートMGやスペースゲートの終了タイミングの情報もエッジ信号ES_1，ES_2のエッジに持たせる。そのため、図９Ａに示すように、マークゲートMGの終了タイミングはエッジパルスEP５（２回目のオーバードライブ）のタイミングとは別に設定でき、スペースゲートSGの終了タイミングはエッジパルスEP３（１回目のオーバードライブ）のタイミングとは別に設定できる。
【０２５６】
図９Ｂに示すように、第４実施形態のレーザ駆動回路２００Ｄは、パルス再生部２０２Ｃ（２１０Ｃ，２２０Ｃも）をパルス再生部２０２Ｄ（２１０Ｄ，２２０Ｄも）に変更しているが、構成事態は、第３実施形態のレーザ駆動回路２００Ｃと同様である。
【０２５７】
なお、第２実施形態との相違点として、サンプリングパルス生成部４００Ｄに対するスペースゲートSGやマークゲートMGの開始および終了の各タイミングの設定のために、２種の電流切替パルスが追加される。そのため、第３実施形態と同様に、ＡＤ変換部２５０は４種の電流切替パルスSW_1〜SW_4に対応する構成でよいが、レジスタセット２３１のレジスタ２３２は、６種の電流切替パルスSW_1〜SW_6に対応する構成にする。
【０２５８】
［メモリ回路：第４実施形態］
図９Ｄに示すように、第４実施形態の発光レベルパターン記憶部２３０は、副記憶部として４つのレジスタセット２３１_S1 ，２３１_S2 ，２３１_M1 ，２３１_M2 を有する。構成としては、第３実施形態と同様になっている。
【０２５９】
第４実施形態は、第３実施形態との相違点として、マークゲートMGやスペースゲートSGの終了タイミングをオーバードライブのタイミングとは独立に設定する仕組みを採る。たとえば、レジスタセット２３１_S2 では、「Erase+SpaceGate 」をセットするレジスタ２３２_3の後に「Erase 」をセットするレジスタ２３２_4を追加して、それ以降のレジスタ２３２_5などにセットする情報を順にシフトする。また、レジスタセット２３１_M2 では、「Peak+MarkGate 」をセットするレジスタ２３２_3の後に「Peak」をセットするレジスタ２３２_4を追加して、それ以降のレジスタ２３２_5などにセットする情報を順にシフトする。
【０２６０】
［動作：第４実施形態］
第４実施形態では、エッジ信号ESのエッジタイミングにマークゲートMGとスペースゲートSGの開始タイミングだけでなく終了タイミングの情報も持たせ、開始および終了の各タイミング情報に従ってサンプリングパルスSPを生成する。
【０２６１】
全体的な動作としては、図９Ｃに示すように、第３実施形態と殆ど相違ないが、終了タイミングは、オーバードライブのタイミングとは独立に設定される。たとえば、選択パルスMC_S2 でレジスタセット２３１_S2 の記憶情報が適用されるとき、スペースゲートSGのタイミングでレジスタ２３２_3に記憶した「Erase+SpaceGate 」の情報が読み出された後に、レジスタ２３２_4に記憶した「Erase 」の情報が読み出される。選択パルスMC_M2 でレジスタセット２３１_M2 の記憶情報が適用されるとき、マークゲートMGのタイミングでレジスタ２３２_3に記憶した「Peak+MarkGate 」の情報が読み出された後に、レジスタ２３２_4に記憶した「Peak」の情報が読み出される。
【０２６２】
第４実施形態では、エッジ信号ES_1，ES_2にサンプリングパルスSPの生成（特に開始および終了の）タイミングを規定する情報を追加しているので、開始および終了の各タイミングを管理した状態でサンプリングパルスSP_1，SP_2を生成できる。再生されたスペースゲートSGおよびマークゲートMGの位置は、生成側で重畳する際の発光レベルパターンに対する位置と変わりがない。このため、サンプリングパルス生成部４００Ｄ側で（そのＩＣ内部で）、サンプリングパルス幅や波形モニタ信号からの遅延などのタイミングを生成する必要がなく、バラツキが少なく、高精度なサンプリングパルスを生成できる。第３実施形態とは異なり、開始および終了の何れのタイミングも、他のレベルに移るタイミングとは独立に設定されるため、サンプリングパルス幅の設定の自由度がある。
【符号の説明】
【０２６３】
１…記録再生装置、３…レーザ駆動系、１４…光ピックアップ、４１…半導体レーザ、４７…駆動電流制御部、４８…記録波形生成部、４９…レーザ駆動部、５０…記録・再生信号処理部、５８…ＡＰＣ制御部、２００…レーザ駆動回路、２０２…パルス生成部、２０３…発光波形生成部、２１０…リセットパルス生成部（第１パルス生成部）、２２０…エッジパルス生成部（第２パルス生成部）、２３０…発光レベルパターン記憶部、２８０…選択パルス生成部（第３パルス生成部）、２９０…ライトストラテジ回路、３００…パワーモニタ回路、４００…サンプリングパルス生成部、４３０…サンプリングパルスパターン記憶部、４５０…パルス遅延部、５００…伝送信号生成部
【図１】
2010244651.tif 000003
【図１Ａ】
2010244651.tif 000004
【図２】
2010244651.tif 000005
【図２Ａ】
2010244651.tif 000006
【図２Ｂ】
2010244651.tif 000007
【図２Ｃ】
2010244651.tif 000008
【図３】
2010244651.tif 000009
【図３Ａ】
2010244651.tif 000010
【図３Ｂ】
2010244651.tif 000011
【図４】
2010244651.tif 000012
【図４Ａ】
2010244651.tif 000013
【図４Ｂ】
2010244651.tif 000014
【図４Ｃ】
2010244651.tif 000015
【図４Ｄ】
2010244651.tif 000016
【図５】
2010244651.tif 000017
【図５Ａ】
2010244651.tif 000018
【図５Ｂ】
2010244651.tif 000019
【図５Ｃ】
2010244651.tif 000020
【図５Ｄ】
2010244651.tif 000021
【図５Ｅ】
2010244651.tif 000022
【図６】
2010244651.tif 000023
【図６Ａ】
2010244651.tif 000024
【図７】
2010244651.tif 000025
【図７Ａ】
2010244651.tif 000026
【図７Ｂ】
2010244651.tif 000027
【図７Ｃ】
2010244651.tif 000028
【図７Ｄ】
2010244651.tif 000029
【図７Ｅ】
2010244651.tif 000030
【図７Ｆ】
2010244651.tif 000031
【図７Ｇ】
2010244651.tif 000032
【図８】
2010244651.tif 000033
【図８Ａ】
2010244651.tif 000034
【図８Ｂ】
2010244651.tif 000035
【図８Ｃ】
2010244651.tif 000036
【図８Ｄ】
2010244651.tif 000037
【図９】
2010244651.tif 000038
【図９Ａ】
2010244651.tif 000039
【図９Ｂ】
2010244651.tif 000040
【図９Ｃ】
2010244651.tif 000041
【図９Ｄ】
2010244651.tif 000042