(57)【要約】【課題】簡便に半導体装置を測定をすることができる半導体装置の測定装置、及び半導体装置の測定方法を提供することを目的とする。【解決手段】本発明にかかるＳＲＡＭセルアレイ１１の測定装置は、温度とワード線電位の対応関係を記述した温度−ワード線電位変換表１５と、通常電源端子を介して供給される通常電源と、通常電源と分離され、ワード線電源端子を介して供給され、温度−ワード線電位変換手段に基づいて、測定する温度に対応した電圧に変化するワード線電源を有する。さらに、ＳＲＡＭセルアレイ１１の測定装置は、テスト信号端子を介して入力されたテスト信号によって、通常電源又はワード線電源を選択するワード線電源切替器１３と、ワード線電源切替器１３によって選択された電源が供給され、選択された電源に応じたワード線電位をＳＲＡＭセルアレイ１１に供給するワード線電位変換回路１２とを備える。【選択図】図１
2010244659.tif 000002
【特許請求の範囲】
【請求項１】
温度とワード線電位の対応関係を記述した温度−ワード線電位変換手段と、
通常電源端子を介して供給される通常電源と、
前記通常電源と分離され、ワード線電源端子を介して供給され、前記温度−ワード線電位変換手段に基づいて、測定する温度に対応した電圧に変化するワード線電源と、
テスト信号端子を介して入力されたテスト信号によって、前記通常電源又は前記ワード線電源を選択するワード線電源切替器と、
前記ワード線電源切替器によって選択された電源が供給され、前記選択された電源に応じたワード線電位を半導体装置に供給するワード線電位供給回路とを備える半導体装置の測定装置。
【請求項２】
前記ワード線電位供給回路は、互いに反転した信号が入力されるＮＭＯＳトランジスタ対と、
信号振幅をワード線電位に変換するクロスカップル構成のＰＭＯＳトランジスタ対とを備えることを特徴とする請求項１に記載の半導体装置の測定装置。
【請求項３】
前記ワード線電位供給回路は、２段のインバータを備えることを特徴とする請求項１に記載の半導体装置の測定装置。
【請求項４】
前記温度−ワード線電位変換手段は、温度とワード線電位の対応関係を特性ごとに記述したことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の測定装置。
【請求項５】
通常電源端子を介して供給される通常電源、又は、前記通常電源と分離され、ワード線電源端子を介して供給され、温度とワード線電位の対応関係に基づき、測定する温度に対応した電圧に変化するワード線電源を、テスト信号端子を介して入力されたテスト信号によって選択し、
半導体装置のワード線に、選択された電源に応じたワード線電位を供給し、
前記半導体装置の特性を測定する半導体装置の測定方法。
【請求項６】
前記ワード線電位として通常電位を供給し、
前記通常電位の供給時に、常温条件としての読出し不良、書込み不良、及び速度不良を測定し、
前記ワード線電位として通常電位よりも高い昇圧電位を供給し、
前記昇圧電位の供給時に、高温条件下としての読出し不良を測定する請求項５に記載の半導体装置の測定方法。
【請求項７】
前記ワード線電位として通常電位よりも低い降圧電位を供給し、
前記降圧電位の供給時に、低温条件としての書込み不良、高温条件としての速度不良を測定する請求項５又は６に記載の半導体装置の測定方法。
【請求項８】
前記電源の選択前に、ＳＰＩＣＥシミュレーションを実施することにより温度とワード線電位の対応関係を特定することを特徴とする請求項５乃至７のいずれか１項に記載の半導体装置の測定方法。
【請求項９】
前記電源の選択前に、半導体装置を測定することにより温度とワード線電位の対応関係を特定することを特徴とする請求項５乃至７のいずれか１項に記載の半導体装置の測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の測定装置、及び半導体装置の測定方法に関する。
【背景技術】
【０００２】
従来、ＳＲＡＭ（Static Random Access Memory）においては、チップの出荷前にチップ上の塵や傷、コンタクトの非接触等による不良を排除するために図８に示すような試験を行ってきた。図８は、ＳＲＡＭの負荷試験測定を示すフローチャートである。最初に、常温下にてＳＲＡＭに対して読出し・書込み不良及び速度不良の測定を行う（ステップＳ１１）。すなわち、常温下にてＳＲＡＭに対して読出し・書込みの操作を行い、期待値を読み出せるかどうかによってパスもしくはフェイルの判定を行う。
【０００３】
そして、ＳＲＡＭを加熱する（ステップＳ１２）。次に、高温下にてＳＲＡＭに対して読出し・書込み不良及び速度不良の測定を行う（ステップＳ１３）。すなわち、高温下にてＳＲＡＭに対して読出し・書込みの操作を行い、期待値を読み出せるかどうかによってパスもしくはフェイルの判定を行う。これをＳＲＡＭの負荷試験と呼ぶ。
【０００４】
負荷試験を実施するために、図９に示すような測定装置を用いる。図９は、ＳＲＡＭの負荷試験の測定装置を示すブロック図である。システムＬＳＩに混載されたＳＲＡＭ９１にメモリテストシステム９２によって電気信号を与え、ＳＲＡＭ９１を測定する。また、測定装置は、ＳＲＡＭ９１が混載されたシステムＬＳＩを加熱するために温調装置９３を必要とする。このことは、装置コストの増加を招く。また、目標温度に到達するまでに長時間を要するため、試験時間が増大する。このことは、装置のスループットを下げるため、稼働率の高い測定装置においては非効率的となり、テストコストが増大する。
【０００５】
また、近年、半導体プロセスの微細化に伴い、トランジスタのばらつきが増大しているため、ばらつきによる不良を排除するための試験を行う必要が高まっている。従来は、高温条件での試験のみ実施していたが、ばらつきの増大により、書込み不良を検出するために低温条件での試験も同様に実施する必要がある。このように、ＳＲＡＭにおいて評価すべき項目数が増加しているため、測定項目の評価漏れを起こしやすいという問題が発生している。
【０００６】
特許文献１で示された試験装置では、ＳＲＡＭセルの電源を降圧することによって、低温環境と同等の状態を再現する。すなわち、ＳＲＡＭセルの電源を降圧することによって、抵抗負荷型ＳＲＡＭセルの低温時ホールド不良を再現できる。これにより、温調装置を不要とすることができ、テストコストを削減できる。
【０００７】
特許文献２で示された試験装置では、試験対象となる半導体装置において貫通電流を流し、チップの自己発熱を利用してパッケージ温度を上昇させる。試験対象となる半導体装置の上面にはセンサを貼り付け、高温試験の設定温度まで到達したか否かを検知する。この試験装置を用いると、温調装置を不要とすることができる。
【０００８】
特許文献３で示された試験装置では、試験済みの正常なＳＲＡＭチップと、試験対象のＳＲＡＭチップとの特性を比較し、簡易的にＳＲＡＭの温度特性試験を実施する。これにより、高価な計測器および恒温コントローラの購入、ならびにそれらの操作の熟達を不要としている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平１０−１４４０９６号公報
【特許文献２】特開平９−１２８９９６号公報
【特許文献３】特開平１１−９６７８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１〜３の試験装置では、以下のような問題があった。特許文献１に記載の試験装置のように、電源を降圧するだけではＣＭＯＳ  ＳＲＡＭセルの読出しマージン、書込みマージン、セル電流における高温もしくは低温下での状態をそれぞれ個別に再現できないという問題があった。
【００１１】
特許文献２に記載の試験装置は、設定温度へ到達するまでに長時間を要するという問題があった。また、この試験装置を用いると、高温条件は再現できるが、低温条件が再現できないという問題もあった。
【００１２】
特許文献３に記載の試験装置は、温度変化自体を不要とするものではなく、評価すべき温度範囲において試験を実施する必要がある。このため、安価な温調装置を要し、温度変化に長時間を伴うという問題があった。
【課題を解決するための手段】
【００１３】
本発明にかかる半導体装置の測定装置は、温度とワード線電位の対応関係を記述した温度−ワード線電位変換手段と、通常電源端子を介して供給される通常電源と、前記通常電源と分離され、ワード線電源端子を介して供給され、前記温度−ワード線電位変換手段に基づいて、測定する温度に対応した電圧に変化するワード線電源と、テスト信号端子を介して入力されたテスト信号によって、前記通常電源又は前記ワード線電源を選択するワード線電源切替器と、前記ワード線電源切替器によって選択された電源が供給され、前記選択された電源に応じたワード線電位を半導体装置に供給するワード線電位供給回路とを備えるものである。これにより、温調装置が不要であり、短時間で測定できる。従って、簡便に測定することができる。
【００１４】
本発明にかかる半導体装置の測定方法は、通常電源端子を介して供給される通常電源、又は、前記通常電源と分離され、ワード線電源端子を介して供給され、温度とワード線電位の対応関係に基づき、測定する温度に対応した電圧に変化するワード線電源を、テスト信号端子を介して入力されたテスト信号によって選択し、半導体装置のワード線に、選択された電源に応じたワード線電位を供給し、前記半導体装置の特性を測定するものである。これにより、温調装置が不要であり、短時間で測定できる。従って、簡便に測定することができる。
【発明の効果】
【００１５】
本発明によれば、簡便に半導体装置を測定をすることができる半導体装置の測定装置、及び半導体装置の測定方法を提供することを目的とする。
【図面の簡単な説明】
【００１６】
【図１】実施の形態にかかるＳＲＡＭの測定装置の構成を示すブロック図である。
【図２】実施の形態にかかるＳＲＡＭセル特性測定の負荷試験方法を示すフローチャートである。
【図３】実施の形態にかかるＳＲＡＭマクロの構成を示すブロック図である。
【図４】実施の形態にかかるワードドライバの構成の具体例を示す回路図である。
【図５】実施の形態にかかるワード線電位変換回路の構成の具体例を示す回路図である。
【図６】実施の形態にかかるワード線電位変換回路の他の構成を示す回路図である。
【図７】実施の形態にかかるワード線電源切替器の構成を示す回路図である。
【図８】従来のＳＲＡＭの負荷試験測定を示すフローチャートである。
【図９】従来のＳＲＡＭの負荷試験の測定装置を示すブロック図である。
【発明を実施するための形態】
【００１７】
実施の形態
本実施の形態にかかる測定装置は、半導体メモリ等の半導体装置を測定する。測定装置を用いることにより、半導体装置の負荷試験を行うことができる。なお、半導体メモリとしては、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）等がある。以下、半導体装置としてＳＲＡＭを用いて説明する。まず、図１を参照して、本実施の形態にかかるＳＲＡＭの測定装置について説明する。図１は、ＳＲＡＭの測定装置の構成を示すブロック図である。
【００１８】
ＳＲＡＭの測定装置は、システムＬＳＩ１４、メモリテストシステム１６を有する。システムＬＳＩ１４には、ワード線電位変換回路１２、ワード線電源切替器１３が設けられている。また、システムＬＳＩ１４には、負荷試験対象のＳＲＡＭセルアレイ１１が搭載される。ＳＲＡＭセルアレイ１１とは、複数のＳＲＡＭセル（メモリセル）がアレイ状に配列されたものである。
【００１９】
ワード線電源切替器１３には、通常電源端子を介して通常電源が供給される。また、ワード線電源切替器１３には、ワード線電源を介してワード線電源が供給される。なお、通常電源とワード線電源とは分離されている。すなわち、ワード線電源切替器１３には、通常電源電圧ＶＤＤ及びワード線電源電圧ＶＷＬが印加される。ワード線電源切替器１３は、テスト信号端子を介して入力されたテスト信号ＴＥＳＴによって駆動される。そして、ワード線電源切替器１３は、テスト信号ＴＥＳＴによって、ワード線電位として供給される電源を通常電源からワード線電源に切り替える。換言すると、ワード線電源切替器１３は、テスト信号ＴＥＳＴによって通常電源又はワード線電源を選択する。すなわち、ワード線電源切替器１３によって、通常電源電圧ＶＤＤ又はワード線電源電圧ＶＷＬを印加することができる。
【００２０】
ワード線電位変換回路１２は、ワード線電源切替器１３によって選択された電源が供給される。すなわち、ワード線電位変換回路１２には、通常電源又はワード線電源が供給され、通常電源電圧ＶＤＤ又はワード線電源電圧ＶＷＬが印加される。ワード線電位変換回路１２は、選択された電源に応じたワード線電位をＳＲＡＭセルアレイ１１のワード線に与えるワード線電位供給回路である。これにより、ワード線電位変換回路１２は、測定したい特性及び温度に対応したワード線電位をＳＲＡＭセルアレイ１１のワード線に与える。
【００２１】
メモリテストシステム１６は、温度−ワード線電位変換手段としての温度−ワード線電位変換表１５を内蔵する。温度−ワード線電位変換表１５は、ＳＲＡＭセル特性の温度依存性とワード線電位との対応関係が記述された変換表である。すなわち、温度−ワード線電位変換表１５には、温度とワード線電位の対応関係が特性ごとに記述されている。
【００２２】
そして、温度−ワード線電位変換表１５に基づいて、メモリテストシステム１６によってワード線電位を設定する。すなわち、メモリテストシステム１６によってワード線電源電圧ＶＷＬを設定する。また、メモリテストシステム１６は、システムＬＳＩ１４に電気信号を与え、ＳＲＡＭ測定を実施する。ＳＲＡＭ測定時にシステムＬＳＩ１４からの電気信号はメモリテストシステム１６に入力される。本実施の形態にかかるＳＲＡＭの測定装置は以上のように構成される。
【００２３】
このような構成により、実際に周囲の温度を変化させることなく、様々な温度条件下のＳＲＡＭを測定することができる。具体的には、まず、テスト信号ＴＥＳＴを活性化し、ワード線電源切替器１３によってワード線電源に切り替える。これにより、ワード線電位変換回路１２にワード線電源電圧ＶＷＬを印加することができる。
【００２４】
また、メモリテストシステム１６には、所望の温度が設定される。そして、温度−ワード線電位変換表１５に基づいて、設定された温度に対応したワード線電圧値を設定する。すなわち、温度−ワード線電位変換表１５に基づいて、測定する温度に対応した電圧にワード線電源電圧ＶＷＬを変化させる。設定されたワード線電圧ＶＷＬは、ワード線電源切替器１３を介して、ワード線電位変換回路１２に与えられる。そして、ワード線電位変換回路１２がＳＲＡＭセルアレイ１１のワード線にワード線電位を与える。これにより、ＳＲＡＭセルアレイ１１は、所望の温度条件下になる。すなわち、ＳＲＡＭセルアレイ１１は、始めにメモリテストシステム１６に設定された温度条件下になる。
【００２５】
ＳＲＡＭセルの読出しマージン、書込みマージン、セル電流は温度依存性を持つ。本実施の形態では、これらの温度依存性とワード線電位の関係を把握した上で、上記のようにワード線電位を制御することにより、これらの温度依存性を再現する。ここで、これらの温度依存性とワード線電位の関係について説明する。
【００２６】
温度が上昇すると読出しマージンが減少し、温度が降下すると書込みマージンが減少する。一方、温度が一定の下（常温下）でＳＲＡＭのワード線に印加する電圧を昇圧してワード線電位を昇圧電位とすると読出しマージンは減少し、電圧を降圧してワード線電位を降圧電位とすると書込みマージンは減少する。すなわち、高温時のＳＲＡＭセルの読出しマージンを測定したい場合、ワード線電位を昇圧電位とする。また、低温時のＳＲＡＭセルの書込みマージンを測定したい場合、ワード線電位を降圧電位とする。このように、電圧を昇降圧させてワード線電位を変化させることによって、常温下にありながら高温条件としての読出しマージンや低温条件としての書込みマージンを再現できる。
【００２７】
セル電流についても同様のことが成り立つ。温度が上昇するとセル電流は減少する。一方、ワード線電位を降圧電位とするとセル電流が減少する。すなわち、高温時のＳＲＡＭセルのセル電流を測定したい場合、ワード線電位を降圧電位とする。このように、電圧を降圧させてワード線電位を降圧電位とすることによって、常温下でありながら高温条件としてのセル電流を再現できる。すなわち、電圧を昇降圧させてワード線電位を変化させることによって、温度を実際に変化させることなしにＳＲＡＭの負荷試験を行うことができる。
【００２８】
次に、図２を参照して、上記の測定装置を用いたＳＲＡＭセルの測定方法について説明する。具体的には、ＳＲＡＭセル特性測定の負荷試験方法について説明する。図２は、ＳＲＡＭセル特性測定の負荷試験方法を示すフローチャートである。
【００２９】
負荷試験を行う前に、温度−ワード線電位変換表１５を作成する（ステップＳ１）。すなわち、読出しマージン、書込みマージン、セル電流等の温度依存性とワード線電位との変換表を作成する。この変換表は、ＳＰＩＣＥシミュレーションを行うか、あるいは、ＳＲＡＭセルを測定することにより作成する。
【００３０】
作成した温度−ワード線電位変換表１５を参照し、ステップＳ２〜Ｓ７まで常温で負荷試験を実施する。まず、ワード線電位を通常電位に設定する（ステップＳ２）。例えば、ワード線に通常電源を供給してワード線電位を通常電位としてもよい。この場合、テスト信号ＴＥＳＴを不活性化にして、ワード線電源切替器１３により通常電源電圧ＶＤＤに切り替える。これにより、ＳＲＡＭセルアレイ１１にワード線電位として通常電位を供給する。そして、常温条件としての読出し不良、書込み不良、及び速度不良を測定する（ステップＳ３）。すなわち、ＳＲＡＭセルアレイ１１に対して読出し・書込みの操作を行い、期待値を読み出せるかどうかによってパスもしくはフェイルの判定を行う。
【００３１】
次に、ステップＳ２で印加した電圧より高い電圧を印加して、ワード線電位として通常電位より高い昇圧電位に設定する（ステップＳ４）。換言すると、ＳＲＡＭセルアレイ１１の周囲の温度以外の温度に対応するワード線電位を設定する。例えば、ワード線にワード線電源を供給してワード線電位を昇圧電位としてもよい。この場合、テスト信号ＴＥＳＴを活性化して、ワード線電源切替器１３によりワード線電源電圧ＶＷＬに切り替える。これにより、ＳＲＡＭセルアレイ１１にワード線電位として昇圧電位を供給する。そして、高温条件としての読出し不良を測定する（ステップＳ５）。
【００３２】
続いて、ステップＳ２で印加した電圧より低い電圧を印加して、ワード線電位として通常電位より低い降圧電位に設定する（ステップＳ６）。換言すると、ＳＲＡＭセルアレイ１１の周囲の温度以外の温度に対応するワード線電位を設定する。例えば、ワード線にワード線電源を供給してワード線電位を降圧電位としてもよい。この場合、テスト信号ＴＥＳＴを活性化したまま、ワード線電源電圧ＶＷＬを降圧する。これにより、ＳＲＡＭセルアレイ１１にワード線電位として降圧電位を供給する。次に、低温条件としての書込み不良、高温条件としての速度不良を測定する（ステップＳ７）。
【００３３】
以上のように、本実施の形態にかかるＳＲＡＭの測定装置を用いれば、ワード線電位を制御することにより、様々な温度における特性測定を行うことができる。すなわち、ワード線に印加する電圧を昇降圧することによって、温調装置を用いて実際に温度を変化させることなく、ＳＲＡＭの負荷試験を行うことができる。このため、簡便にＳＲＡＭの測定をすることができる。
【００３４】
また、温調装置を不要とすることができるため、装置コストを削減できる。さらに、温調装置を用いた場合の加熱・冷却の操作が不要となるため、試験時間を短縮できる。また、本実施の形態にかかるＳＲＡＭの測定装置は、ＳＲＡＭセル特性測定だけでなく、不良ビット判定試験、速度試験にも同様に適用できるため、各段階の試験に要する時間を削減できる。これにより、測定装置のスループットが向上するため、テストコストを削減できる。
【００３５】
また、本実施の形態にかかる測定装置は、通常電源電圧ＶＤＤを印加する通常電源端子、ワード線電源電圧ＶＷＬを印加するワード線電源端子、及びテスト信号端子からのテスト信号ＴＥＳＴによってそれらを切り替えるワード線電源切替器１３を有する。すなわち、ワード線電源切替器１３には少なくとも３つの測定用端子が具備されており、それらを確認することで容易に侵害確認できる。
【００３６】
次に、図３を参照して、典型的なＳＲＡＭマクロについて説明する。図３は、ＳＲＡＭマクロの構成を示すブロック図である。
【００３７】
ＳＲＡＭマクロは、ＳＲＡＭセルがアレイ状に配置されたＳＲＡＭセルアレイ１１を有する。ＳＲＡＭセルは、情報が記憶されるメモリセルである。ＳＲＡＭセルは、ワード線２１及びビット線２２に接続される。ワード線２１は、互いに平行になるように複数設けられる。同様に、ビット線２２は、互いに平行になるように複数設けられる。ワード線２１とビット線２２とは交差する。
【００３８】
ＳＲＡＭセルアレイ１１の外側は、アドレスデコーダ２３、ワードドライバ２４、カラムセレクタ２５、センスアンプ２６、及び入出力回路２７が設けられる。アドレスデコーダ２３には、アドレス信号が供給される。そして、アドレスデコーダ２３は、アドレス信号をデコードし、デコードされた信号をワードドライバ２４とカラムセレクタ２５に供給する。
【００３９】
また、ワード線２１は、ＳＲＡＭセルアレイ１１から延在し、ワードドライバ２４と接続される。ワードドライバ２４は、デコードされた信号に基づき、ワード線２１を選択する。また、ビット線２２は、ＳＲＡＭセルアレイ１１から延在し、カラムセレクタ２５と接続される。カラムセレクタ２５は、デコードされた信号に基づき、ビット線２２を選択する。そして、選択されたワード線２１とビット線２２に接続されたＳＲＡＭセルが選択される。すなわち、このワード線２１とビット線２２との交差点近傍のＳＲＡＭセルが選択される。このようにして、ＳＲＡＭセルアレイ１１のうち該当するＳＲＡＭセルが選択される。
【００４０】
選択されたＳＲＡＭセルから読み出された信号は、センスアンプ２６に入力されて増幅される。増幅された信号は、入出力回路２７に入力されて出力される。本実施の形態にかかる測定装置のワード線電位変換回路１２は、図３におけるワードドライバ２４に回路ブロックを追加することによって構成される。
【００４１】
ここで、図４を参照して、具体的なワードドライバ２４の構成について説明する。図４は、本実施の形態にかかる測定装置に用いるためのワードドライバ２４の構成の具体例を示す回路図である。
【００４２】
ワードドライバ２４は、ＮＡＮＤゲート４１、インバータ４２、及びワード線電位変換回路１２を有する。ＮＡＮＤゲート４１には、通常電源電圧ＶＤＤが印加され、アドレス信号ＸＡ［ｎ］とクロック信号ＣＬＫが入力される。インバータ４２には、通常電源電圧ＶＤＤが印加される。インバータ４２は、ＮＡＮＤゲート４１の次段に接続される。これにより、アドレス信号ＸＡ［ｎ］とクロック信号ＣＬＫがともに入力されると、選択レベル（例えばハイレベル）の信号が出力される。なお、それ以外の場合、非選択レベル（例えばロウレベル）の信号が出力される。
【００４３】
ワード線電位変換回路１２には、通常電源電圧ＶＤＤとは分離されたワード線電源電圧ＶＷＬが印加される。ワード線電位変換回路１２は、インバータ４２の次段に接続される。ワード線電位変換回路１２には、ワード線ＷＬ［ｎ］が接続される。ワード線ＷＬ［ｎ］は、ワード線電位変換回路１２により駆動される。ＮＡＮＤゲート４１、インバータ４２、及びワード線電位変換回路１２は、ワード線ＷＬ［０］〜ＷＬ［ｎ］に対応してそれぞれ設けられる。本構成のワードドライバ２４に通常電源電圧ＶＤＤの振幅を持つクロック信号ＣＬＫを入力すると、ワード線ＷＬには振幅がワード線電源電圧ＶＷＬに変換された方形波信号が現れる。
【００４４】
次に、図５を参照して、具体的なワード線電位変換回路１２の構成について説明する。図５は、ワード線電位変換回路１２の構成の具体例を示す回路図である。
【００４５】
ワード線電位変換回路１２は、ＮＭＯＳトランジスタ対５１、ＰＭＯＳトランジスタ対５２、及びインバータ５３を有する。ＮＭＯＳトランジスタ対５１は、一対のＮＭＯＳトランジスタ５１ａ、５１ｂを有する。ＮＭＯＳトランジスタ５１ａは、ドレインがノードＮ１、ソースは接地電圧に接続される。また、ＮＭＯＳトランジスタ５１ａのゲートには、入力信号ＩＮが入力される。すなわち、図４に示されたインバータ４２から出力された信号がＮＭＯＳトランジスタ５１ａのゲートに入力される。
【００４６】
ＮＭＯＳトランジスタ５１ｂは、ドレインがノードＮ２、ソースは接地電圧に接続される。すなわち、ＮＭＯＳトランジスタ５１ａのソースとＮＭＯＳトランジスタ５１ｂのソースは同電位となっている。また、ＮＭＯＳトランジスタ５１ｂのゲートには、インバータ５３から出力された信号が入力される。インバータ５３は、入力信号ＩＮが入力され、反転した信号／ＩＮ（入力信号／ＩＮ）を出力する。従って、ＮＭＯＳトランジスタ５１ｂのゲートには入力信号／ＩＮが入力される。このように、ＮＭＯＳトランジスタ５１ａ、５１ｂには、互いに反転した入力信号が入力される。
【００４７】
ＰＭＯＳトランジスタ対５２は、クロスカップル構成を有し、信号振幅をワード線電源電圧ＶＷＬに変換する。ＰＭＯＳトランジスタ対５２は、一対のＰＭＯＳトランジスタ５２ａ、５２ｂを有する。ＰＭＯＳトランジスタ５２ａは、ドレインがノードＮ１、ソースがワード線電源電圧ＶＷＬ、ゲートがノードＮ２に接続される。ＰＭＯＳトランジスタ５２ｂは、ドレインがノードＮ２、ソースがワード線電源電圧ＶＷＬ、ゲートがノードＮ１に接続される。なお、ワード線電源電圧ＶＷＬは、通常電源電圧ＶＤＤとは分離されている。そして、ノードＮ２を介して出力信号ＯＵＴが出力される。
【００４８】
入力信号ＩＮがハイレベルの場合、入力信号／ＩＮがロウレベルとなる。この場合、ＮＭＯＳトランジスタ５１ａがＯＮされ、ＮＭＯＳトランジスタ５１ｂがＯＦＦされる。そして、ＰＭＯＳトランジスタ５２ａがＯＦＦされ、ＰＭＯＳトランジスタ５２ｂがＯＮされる。これにより、ワード線電源端子と出力端子は、ＰＭＯＳトランジスタ５２ｂを介して接続されることになる。
【００４９】
一方、入力信号ＩＮがロウレベルの場合、入力信号／ＩＮがハイレベルとなる。この場合、ＮＭＯＳトランジスタ５１ａがＯＦＦされ、ＮＭＯＳトランジスタ５１ｂがＯＮされる。そして、ＰＭＯＳトランジスタ５２ａがＯＮされ、ＰＭＯＳトランジスタ５２ｂがＯＦＦされる。これにより、接地電圧端子と出力信号端子とは、ＮＭＯＳトランジスタ５１ｂを介して接続されることになる。
【００５０】
また、通常電源電圧ＶＤＤとワード線電源電圧ＶＷＬの電位差が微少であるとき、ワード線電位変換回路１２は図６に示される構成を用いて簡易的に実施できる。図６は、ワード線電位変換回路１２の他の構成を示す回路図である。
【００５１】
図６に示されるように、ワード線電位変換回路１２は、通常電源電圧ＶＤＤとは分離されたワード線電源電圧ＶＷＬが供給された２段のインバータを備える。具体的には、ワード線電位変換回路１２は、インバータ６１、６２を有する。インバータ６１は、ＰＭＯＳトランジスタ６１ａ及びＮＭＯＳトランジスタ６１ｂを有する。ＰＭＯＳトランジスタ６１ａは、ドレインがノードＮ１１、ソースがワード線電源電圧ＶＷＬに接続される。また、ＰＭＯＳトランジスタ６１ａのゲートには、入力信号ＩＮが入力される。ＮＭＯＳトランジスタ６１ｂは、ドレインがノードＮ１１、ソースが接地電圧に接続される。また、ＮＭＯＳトランジスタ６１ｂのゲートには、入力信号ＩＮが入力される。
【００５２】
インバータ６２は、ＰＭＯＳトランジスタ６２ａ及びＮＭＯＳトランジスタ６２ｂを有する。ＰＭＯＳトランジスタ６２ａは、ドレインがノードＮ１２、ソースがワード線電源電圧ＶＷＬに接続される。また、ＰＭＯＳトランジスタ６２ａのゲートには、ノードＮ１１から出力された信号が入力される。ＮＭＯＳトランジスタ６２ｂは、ドレインがノードＮ１２、ソースが接地電圧に接続される。また、ＮＭＯＳトランジスタ６２ｂのゲートには、ノードＮ１１から出力された信号が入力される。そして、ノードＮ１２を介して出力信号ＯＵＴが出力される。
【００５３】
入力信号ＩＮがハイレベルの場合、ＰＭＯＳトランジスタ６１ａがＯＦＦされ、ＮＭＯＳトランジスタ６１ｂがＯＮされる。そして、ノードＮ１１がロウレベルとなる。ＰＭＯＳトランジスタ６２ａがＯＮされ、ＮＭＯＳトランジスタ６２ｂがＯＦＦされる。これにより、ワード線電源端子と出力端子は、ＰＭＯＳトランジスタ６２ａを介して接続されることになる。
【００５４】
一方、入力信号ＩＮがロウレベルの場合、ＰＭＯＳトランジスタ６１ａがＯＮされ、ＮＭＯＳトランジスタ６１ｂがＯＦＦされる。そして、ノードＮ１１のハイレベルとなる。ＰＭＯＳトランジスタ６２ａがＯＦＦされ、ＮＭＯＳトランジスタ６２ｂがＯＮされる。これにより、接地電圧端子と出力端子は、ＮＭＯＳトランジスタ６２ｂを介して接続されることになる。
【００５５】
なお、図４〜６では、ワード線電位変換回路１２にワード線電源電圧ＶＷＬが印加される場合を示したが、前述したように、ワード線電源切替器１３によって通常電源電圧ＶＤＤが印加される場合もある。次に、図７を参照して、ワード線電源切替器１３について説明する。図７は、ワード線電源切替器１３の構成を示す回路図である。
【００５６】
ワード線電源切替器１３は、トランスファースイッチ７１、７２、及びインバータ７３を有する。トランスファースイッチ７１、７２は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタにより構成される。トランスファースイッチ７１は、ドレインがノードＮ２１、ソースが通常電源電圧ＶＤＤに接続される。トランスファースイッチ７１のＰＭＯＳトランジスタのゲートにはテスト信号ＴＥＳＴが入力される。また、トランスファースイッチ７１のＮＭＯＳトランジスタのゲートには、インバータ７３から出力された信号が入力される。インバータ７３は、テスト信号ＴＥＳＴが入力され、反転した信号／ＴＥＳＴ（テスト信号／ＴＥＳＴ）を出力する。従って、上記のゲートにはテスト信号／ＴＥＳＴが入力される。
【００５７】
トランスファースイッチ７２は、ドレインがノードＮ２１、ソースがワード線電源電圧ＶＷＬに接続される。トランスファースイッチ７２のＮＭＯＳトランジスタのゲートにはテスト信号ＴＥＳＴが入力される。トランスファースイッチ７２のＰＭＯＳトランジスタのゲートには、テスト信号／ＴＥＳＴが入力される。そして、ノードＮ２１から出力信号ＯＵＴが出力される。この出力信号ＯＵＴは、ワード線電位変換回路１２に入力される。
【００５８】
テスト信号ＴＥＳＴがハイレベルの場合、テスト信号／ＴＥＳＴがロウレベルとなる。この場合、トランスファースイッチ７１がＯＦＦされ、トランスファースイッチ７２がＯＮされる。これにより、ワード線電源端子と出力端子は、トランスファースイッチ７２を介して接続されることになる。一方、テスト信号ＴＥＳＴがロウレベルの場合、テスト信号／ＴＥＳＴがハイレベルとなる。この場合、トランスファースイッチ７１がＯＮされ、トランスファースイッチ７２がＯＦＦされる。これにより、通常電源端子と出力端子は、トランスファースイッチ７１を介して接続されることになる。
【００５９】
すなわち、トランスファースイッチ７１は、テスト信号ＴＥＳＴ及びテスト信号／ＴＥＳＴによって駆動され、テスト信号ＴＥＳＴの不活性化時に導通する。そして、トランスファースイッチ７２は、テスト信号ＴＥＳＴ及びテスト信号／ＴＥＳＴによって駆動され、テスト信号ＴＥＳＴの活性化時に導通する。このようにして、通常電源とワード線電源とを選択することができる。
【００６０】
以上のようなワード線電位変換回路１２とワード線電源切替器１３を用いることにより、ワード線電位を変化させることができる。そして、所定の温度条件におけるＳＲＡＭの特性を測定することができる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００６１】
１１  ＳＲＡＭセルアレイ、１２  ワード線電位変換回路、１３  ワード線電源切替器、
１４  システムＬＳＩ、１５  温度−ワード線電位変換表、
１６  メモリテストシステム、２１  ワード線、２２  ビット線、
２３  アドレスデコーダ、２４  ワードドライバ、２５  カラムセレクタ、
２６  センスアンプ、２７  入出力回路、４１  ＮＡＮＤゲート、４２  インバータ、
５１  ＮＭＯＳトランジスタ対、５１ａ  ＮＭＯＳトランジスタ、
５１ｂ  ＮＭＯＳトランジスタ、５２  ＰＭＯＳトランジスタ対、
５２ａ  ＰＭＯＳトランジスタ、５２ｂ  ＰＭＯＳトランジスタ、５３  インバータ、
６１  インバータ、６１ａ  ＰＭＯＳトランジスタ、６１ｂＮＭＯＳトランジスタ、
６２  インバータ、６２ａ  ＰＭＯＳトランジスタ、６２ｂＮＭＯＳトランジスタ、
７１  トランスファースイッチ、７２  トランスファースイッチ、７３  インバータ、
９１  ＳＲＡＭ、９２  メモリテストシステム、９３  温調装置
【図１】
2010244659.tif 000003
【図２】
2010244659.tif 000004
【図３】
2010244659.tif 000005
【図４】
2010244659.tif 000006
【図５】
2010244659.tif 000007
【図６】
2010244659.tif 000008
【図７】
2010244659.tif 000009
【図８】
2010244659.tif 000010
【図９】
2010244659.tif 000011