(57)【要約】【課題】  貫通電極内部に導電層を形成する方法及び半導体装置において、貫通孔内の均一なメッキ付き周り性を向上させ、タクトタイムの短い導電層形成方法及び半導体装置を提供する。【解決手段】  前記貫通孔の内部に第一のメッキ層を形成する第一のメッキ工程と、  前記第一のメッキ工程の後、前記貫通孔の開口部に前記第一のメッキ層とは異なる材料から成るメッキ抑制層を形成するメッキ抑制層形成工程と  前記メッキ抑制層形成工程の後、前記貫通孔の内部にメッキにより第二のメッキ層を形成する第二のメッキ工程を有する。【選択図】  図１
2010157552.tif 000002
【特許請求の範囲】
【請求項１】
基板に開けられた貫通孔の内部にメッキによって導電層を形成する工程を有する導電層形成方法において、
前記貫通孔の内部に第一のメッキ層を形成する第一のメッキ工程と、
前記第一のメッキ工程の後、前記貫通孔の開口部に前記第一のメッキ層よりも電気伝導度が低いメッキ抑制層を形成するメッキ抑制層形成工程と
前記メッキ抑制層形成工程の後、前記貫通孔の内部にメッキにより第二のメッキ層を形成する第二のメッキ工程を有することを特徴とする導電層形成方法。
【請求項２】
前記第一のメッキ層と前記第二のメッキ層は同じ材料であることを特徴とする請求項１記載の導電層形成方法。
【請求項３】
基板に開けられた貫通孔の内部に導電層が形成された半導体装置において、
前記導電層は、前記貫通孔の開口部に形成された第一のメッキ層と、
前記第一のメッキ層の上に形成されたメッキ抑制層と、
前記第一のメッキ層及び前記メッキ抑制層の上に形成された第二のメッキ層を有することを特徴とする半導体装置。
【請求項４】
前記第一のメッキ層と前記第二のメッキ層は同じ材料であることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記メッキ抑制層は、前記第一のメッキ層よりも電気伝導度が低いことを特徴とする請求項３または４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に開けられた貫通孔の内部にメッキによって導電層を形成する工程を有する導電層形成方法及び半導体装置に関する。
【背景技術】
【０００２】
従来から、絶縁材料からなる基板又は表面が絶縁された基板に形成された貫通孔（以下、片側に開口した孔、両側に開口した孔、共に貫通孔と呼ぶ）に、導電層を形成する方法が種々提案されている。
【０００３】
この貫通孔に形成した導電層によって、基板の表面と裏面とを電気的に接続することにより、例えば、基板積層用の貫通電極として用いられる。導電層を形成する方法としてメッキが多く用いられている。
【０００４】
貫通孔、特にアスペクト比（穴深さ／開口径）の大きな貫通孔は、貫通孔開口部付近に導電層が付き易く、貫通孔底部に導電層が十分にメッキされる前に開口部が閉塞してしまい、貫通孔底部の導電層の膜厚が薄くなってしまう。そのため膜厚が薄い部分の導電層に電気が流れにくくなってしまうという問題が発生してしまっていた。
【０００５】
これを解決する為に、促進剤や抑制剤を利用するメッキ液に関する方法や、メッキ電流値をスロースタートしたり２段階に変化させたりするというメッキ電流制御に関する方法が知られている。
【０００６】
メッキ液に関する方法の一つとして、ポリエチレングリコールなどの添加剤をメッキ液に加える方法がある。これは、ポリエチレングリコールの樹脂成分が、開口部付近の電界集中する部分に吸着することで、開口部付近のメッキを抑制し、開口部が閉塞することを防ぐものである。
【０００７】
また、メッキ電流制御に関する方法の一つとして、アスペクト比の大きな貫通孔をメッキする時は、平面にメッキする時の電流密度より小さい電流密度でメッキする。このようにすることで、メッキ成長速度に対して貫通孔内のメッキ液交換率を向上させ、貫通孔底部におけるメッキの付き周り性を向上させる方法が知られている。（特許文献１）
【特許文献１】特開２００４−３１５８８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、前記従来の方法では以下のような問題があった。
【０００９】
添加剤を用いる方法においては、抵抗値に関わる電気的信頼性、腐食などに関わる化学的信頼性において最も安定で望ましい金属である金メッキ液で用いる場合、以下のような問題がある。まず、一般的に使用されている金メッキ液であるシアン浴であるシアン化金メッキ液は、非常に安定的な液であるため、添加剤による効果がほとんど得られず、貫通穴底にメッキが付き周るまえに開口部が閉塞してしまう。また、非シアン浴は液状態が非常に不安定であり、ｐｈなどのバランスが崩れやすいため、析出効率の低下や局所的な異常析出、焼けなどのメッキ不良が発生してしまう。さらに、メッキ液寿命が著しく短く、実用的ではない。
【００１０】
メッキ電流制御による方法においては、推奨電流密度の１／１０以下でメッキを行なうと、開口部は閉塞することなくメッキすることができる。しかし、電流密度が小さいため２時間という長時間を要し、量産時のタクトとしては著しい律則条件となってしまい採用することは不可能である。タクトタイムを半分の１時間とするため、電流密度を約２倍の１／５でメッキを行なうと、開口部に電解が集中し、貫通穴底に付き周る前に開口部が閉塞してしまう。
【００１１】
本発明は、前記従来の課題を解決するもので、貫通孔内の均一なメッキ付き周り性を向上させ、タクトタイムの短い貫通孔内の導電層形成方法及び半導体装置を提供する。
【課題を解決するための手段】
【００１２】
上記課題を達成するために、本発明の導電層形成方法は、基板に開けられた貫通孔の内部にメッキによって導電層を形成する工程を有する導電層形成方法において、
前記貫通孔の内部に第一のメッキ層を形成する第一のメッキ工程と、
前記第一のメッキ工程の後、前記貫通孔の開口部に前記第一のメッキ層よりも電気伝導度が低いメッキ抑制層を形成するメッキ抑制層形成工程と
前記メッキ抑制層形成工程の後、前記貫通孔の内部にメッキにより第二のメッキ層を形成する第二のメッキ工程を有することを特徴とする。
【００１３】
また、本発明の半導体装置は、基板に開けられた貫通孔の内部に導電層が形成された半導体装置において、
前記導電層は、前記貫通孔の開口部に形成された第一のメッキ層と、
前記第一のメッキ層上形成されたメッキ抑制層と、
前記第一のメッキ層及び前記メッキ抑制層上に形成された第二のメッキ層を有することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、貫通孔底部であっても効率よく導電層を形成することが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の導電層形成方法について、図面を参照して説明する。
【００１６】
図２乃至図１０は、本発明の導電層形成方法の第一の実施形態を示すものであって、主なプロセス途中の模式断面図を示す。
【００１７】
（貫通孔形成工程）
まず、図２に示すような半導体基板１を用意する。この半導体基板１は、例えば厚み２００μｍ程度の、シリコン、ゲルマニウム、セレン等の単一元素や、酸化物、硫化物、セレン化物、テルル化物、アンチモン化合物、ヒ素化合物、リン化合物等の化合物を主成分とした基板を用いることができる。半導体基板１の表面（半導体基板１にシリコン熱酸化膜６が施されている場合は、シリコン熱酸化膜６表面）にはあらかじめ半導体基板表面に形成された電極パッド７が設けられている。さらに、電極パッド７には配線を介して半導体素子が設けられていてもよい（不図示）。また、電極パッド７上には樹脂層を介して支持体を形成してもよい（不図示）。この支持体は、後の工程において除去するか、もしくは除去せずに残しておいてもよい。半導体基板１上であって、電極パッド７に対応する位置の、半導体基板１の裏面側から半導体基板１を貫通する貫通孔をあけて、半導体基板１に貫通孔を形成し、貫通孔底部に電極パッド７を露出させる。貫通孔を形成するために、まず、レジスト１０をコーティングした後、貫通孔の開口形状をフォトリソによりパターニングを行なう。
【００１８】
次に、図３に示すように、貫通孔１２を開口する。孔をあける方法としては、例えばＩＣＰ−ＲＩＥ（誘導性結合プラズマ方式反応性イオンエッチング）を用いることができる。これにより、例えば、開口径φ５０μｍの貫通孔１２を形成する。貫通孔１２を形成した後、レジスト１０は除去する。
【００１９】
（絶縁層形成工程）
次に図４に示すように、貫通孔１２の開口内部に、絶縁層２を形成する。半導体基板１の裏面表面にも形成する。ここで絶縁層２は、パリレン成膜によって形成される有機絶縁膜が好ましい。このパリレン膜厚は、約１μｍ〜３μｍであることが望ましい。パリレン成膜は、低圧の反応室内において、成膜材料のガスの供給が貫通孔２内で過剰とならない状態で、長時間にわたり成膜が行われる条件を選定するとより均一に絶縁層を成膜することが出来る。絶縁層には、パリレンの他、ポリイミド樹脂、マレイミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、ポリエステル樹脂、ポリエーテル樹脂、ビスフェノール樹脂、変成エポキシ樹脂、変性アクリル樹脂、シリコン樹脂、フッ素樹脂、メラミン樹脂等の各種樹脂又はこれらを適宜組み合わせてなる樹脂を用いることができる。
【００２０】
（ボトムエッチング工程）
次に図５に示すように、貫通孔１２と電極パッド７を電気的に接続するために、貫通孔底部１１の絶縁層２をエッチング除去する。これにより、貫通孔２の底部で電極パッド７が露出する。エッチング除去の方法としては、例えば、貫通孔１２の開口形状に合わせたパリレンボトムエッチング用のマスク１３をドライフィルムレジストを用いて形成することにより、絶縁層２をエッチング除去する。マスク１３の材料は、Ｔｉなどの金属膜を蒸着しても良いし、ドライフィルムレジストを用いても良い。絶縁層２をエッチング除去した後、マスク１３は除去する。
【００２１】
貫通孔内部及び貫通孔の底部で露出している電極パッド上に導電層を形成し、半導体基板の表面と裏面を電気的に接続する。以下、導電層形成工程の一実施形態を説明する。ここでは、第一の金属層、第二の金属層、第一のメッキ層、メッキ抑制層、第二のメッキ層からなる導電層を説明するが、第一の金属層、第二の金属層は絶縁層とメッキ層を密着できかつメッキ層のシード層として機能すれば一層であってもよい。
【００２２】
（第一の金属層形成工程）
次に図６に示すように、第一の金属層３を形成する。密着層としての役割を持つ。例えばパリレンからなる絶縁層２への無機材料密着性は悪く、例えばＡｕは特に剥がれやすい。そこで、第一の金属層３として例えばＴｉ層を形成して、その上に例えばＡｕ等の金属層を形成する。第一の金属層３は、絶縁層２とＡｕ等の金属層の密着層として機能する。また、密着層としてだけでなく、バリア層としての役割も同時に持つ。貫通穴１２の底は電極パッド７であるが、この上に直接Ａｕ等の金属層が形成されると腐食が起こる。この腐食防止のために、貫通孔１２底部にも第一の金属層３を形成し、電極パッド７とＡｕ等の金属層の間にバリア層として第一の金属層３を形成する。ここで、第一の金属層３の形成方法について述べる。プロセス温度の制約のない基板であれば、ＣＶＤやスパッタなどの方法を用いて、貫通孔１２内への蒸着が可能である。
【００２３】
半導体基板１上に形成された他の使用部材上等の特性から、プロセス温度制約があり、３００℃〜４００℃まで上昇するＣＶＤやスパッタ法を用いることができない場合は、イオンプレーティング法と呼ばれる蒸着法を用いることができる。これは、真空中で処理基板を冷却しながら、蒸着金属のるつぼを電子ビームで加熱し、高周波プラズマとバイアスを掛けることによって、直進性のある低温蒸着が可能となる。貫通孔底部へは基板を水平にすることによって、垂直に入射蒸着させ、貫通孔側壁へは、基板を傾斜回転させることで蒸着することができる。これらの方法を使って、金属層３を例えば２０００Å蒸着する。第一の金属層３として、チタン、クロム、タングステン、チタンタングステン（ＴｉＷ）、チタンナイトライド（ＴｉＮ）、もしくはタンタルナイトライド（ＴａＮ）層等の金属を用いることができる。
【００２４】
（第二の金属層形成工程）
第一の金属層３が例えばＴｉからなる層であった場合、単体でも電気的に高抵抗である上に大気中で酸化することでさらに高抵抗となり、メッキ層（例えばＡｕメッキ）が付かない。そこで第一の金属層３と同様の方式で、第二の金属層４（例えばＡｕからなる層）を蒸着する。第二の金属層は例えば４２００Å程度の厚みで蒸着すればよい。図７にその状態図を示す。第一の金属層３または第二の金属層４は、貫通孔１２内にＡｕ等の金属層をメッキするための、メッキ・シード層の役割を持つ。
【００２５】
（第一のメッキ工程）
次に図８に示すように、第一の金属層形成工程で形成した第一の金属層をシードとして、第一のメッキ層５をメッキ処理により形成する。
【００２６】
第一のメッキ層５は、貫通孔１２の開口部付近のメッキ成長が早く、貫通孔の底部にはメッキが成長しづらい。アスペクト比（穴深さ／開口径）の大きな貫通孔は特にこの現象が顕著に表れる。メッキ膜厚が０．１μｍあれば、電気抵抗値として十分であることが、従来の導電層膜厚と理論値から解明されているため、開口部で１μｍ程度の第一のメッキ層５の厚みが得られた状態でメッキを中断する。
【００２７】
（メッキ抑制層形成工程）
次に図９に示すように、開口部の第一のメッキ層５上に、これ以上余分にメッキされないように、第一のメッキ層よりも電気伝導度が低いメッキ抑制層８を形成する。このメッキ抑制層８は、第一の金属層３、第２の金属層４と同様の方法等で形成することができる。例えば、イオンプレーティング法と呼ばれる蒸着法を用いることができる。これは、真空中で処理基板を冷却しながら、蒸着金属のるつぼを電子ビームで加熱し、高周波プラズマとバイアスを掛けることによって、直進性のある低温蒸着が可能となるものである。半導体基板１を傾斜回転させ、第一のメッキ層５の一部が露出するように傾斜角度を調整して蒸着することにより、次に成膜する第二のメッキ層９と物理的に且つ電気的に接続することができる。第一のメッキ層５の一部が貫通孔内部に、メッキが継続できる２μｍ以上、好ましくは５μｍ以上露出させればよい。２μｍより少ないと第一のメッキ層５と次に成膜する第二のメッキ層９が電気的に接続されづらくなり、つまり導電層に電気が流れにくくなり、貫通電極として機能しなくなってしまう。このメッキ抑制層８には、第一のメッキ層よりも電気伝導度が低い材料であれば用いることができる。例えば、Ｔｉ、Ｃｒ、Ｎｉ、Ｗ等の金属を用いることができる。また、樹脂材料等を用いてもよい。チタンを用いた場合、Ｔｉ表面は大気中で酸化し、更に電気的に高抵抗となるため、次に成膜する第二のメッキ層９が付きにくくなる。
【００２８】
（第二のメッキ工程）
次に図１０に示すように、第二のメッキ層９をメッキ処理により形成する。メッキ抑制層８を形成したことにより、メッキ抑制層８上にはほとんどメッキされず、貫通孔１２底部に効率よくメッキすることができる。貫通孔底部にも１μｍ程度のメッキ厚が得られた状態で導電層形成プロセスは終了する。
【００２９】
次に、上述した導電層形成方法において作成された貫通電極を有する本発明の半導体装置について図面を用いて説明する。
【００３０】
図１は、本発明の半導体装置の一実施形態の断面を示す図である。１２は、本発明の半導体装置の貫通電極の貫通孔を示す。半導体基板１の表面（半導体基板１にシリコン熱酸化膜６が施されている場合は、シリコン熱酸化膜６表面）には半導体基板表面に形成された電極パッド７が設けられている。半導体基板１の厚さは例えば２００μｍである。さらに、電極パッドには、半導体素子（不図示）、配線（不図示）等が接続されていてもよい。電極パッドの厚さは例えば２．１μｍで、配線の厚さは例えば０．６μｍである。電極パッド７に対応する位置には、半導体基板１に例えばφ５０μｍの貫通孔１２が形成されている。貫通孔１２のアスペクト比は例えば約４で構成される。貫通孔１２の底部の一部分を除く貫通孔１２内及び半導体基板１の裏面上には絶縁層２が形成されている。絶縁層２は、例えばパリレン成膜によって形成される、有機絶縁膜が好ましい。このパリレン膜厚は、約１μｍ〜３μｍであることが望ましい。絶縁層には、パリレンの他、ポリイミド樹脂、マレイミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、ポリエステル樹脂、ポリエーテル樹脂、ビスフェノール樹脂、変成エポキシ樹脂、変性アクリル樹脂、シリコン樹脂、フッ素樹脂、メラミン樹脂等の各種樹脂又はこれらを適宜組み合わせてなる樹脂を用いることができる。絶縁層２の上に導電層を形成していく。導電層は、例えば、第一の金属層３、第二の金属層４、第一のメッキ層５、メッキ抑制層８、第二のメッキ層９からなるからなる。第一の金属層３及び第二の金属層は２層である必要は無く、絶縁層とメッキ層を密着できかつメッキ層のシード層として機能すれば一層であってもよい。絶縁層２の上に、第一の金属層３が形成されている。第一の金属層３は、例えばチタン、クロム、タングステン、チタンタングステン（ＴｉＷ）、チタンナイトライド（ＴｉＮ）、もしくはタンタルナイトライド（ＴａＮ）層等の金属から成る。第一の金属層３上にＡｕ等から成る第二の金属層４が形成され、第二の金属層４の上にＡｕ等から成る第一のメッキ層５が形成される。第一のメッキ層５の貫通孔開口部にメッキ抑制層８が形成されている。このメッキ抑制層８には、第一のメッキ層よりも電気伝導度が低い材料が用いられる。第一のメッキ層５の一部がメッキ抑制層８より２μｍ以上、好ましくは５μｍ以上貫通孔内部まで成膜されている。２μｍより少ないと第一のメッキ層５と第二のメッキ層９が電気的に接続されづらくなり、つまり導電層に電気が流れにくくなってしまう。この露出した第一のメッキ層５上に重なるように第二のメッキ層８が貫通孔内部に形成されている。例えば、Ｔｉ、Ｃｒ、Ｎｉ、Ｗ等の金属を用いることができる。また、樹脂材料等を用いてもよい。チタンを用いた場合、Ｔｉ表面は大気中で酸化し、更に電気的に高抵抗となるため、次に成膜する第二のメッキ層９が付きにくくなる。第一のメッキ層５及び第二のメッキ層９は、例えば金等の金属から形成される。第一のメッキ層５及び第二のメッキ層９は同じ金属から形成されていてもよいし、異なる金属から形成されていてもよいが、同じ金属から形成されていると、電気伝導率が等しい為電気が流れ易くより好ましい。第一のメッキ層５及び第二のメ���キ層９の膜厚は、１μｍ以上が好ましい。また、貫通孔底部において、導電層と電極パッド７は接触している。つまりこの導電層を介して、貫通孔１２の底部で露出する電極パッド７と電気的に接続されている。半導体基板の裏面には、必要によりバンプ等（不図示）を形成しておいても良い。
【００３１】
（第二の実施形態）
図１１は、本発明の半導体装置の第二の実施形態である、開口部を貫通孔１２の両側に有する半導体基板１に導電層が形成された半導体装置を示す模式断面図である。図１に示す半導体装置は、貫通孔の表面に電極パッドを配し、電極パッドと導電層を接続することにより半導体基板の表面と裏面を電気的に接続した。本実施形態では、裏面から表面にかけて導電層を形成し、この導電層によって表面と裏面を電気的に接続するものである。
【００３２】
（第三の実施形態）
メッキ抑制層８に樹脂材料を用いた第三の実施形態について説明する。第一のメッキ層５を形成した後、ドライフィルムレジストをラミネートする。ラミネートは熱と圧力を加えながら基板表面に貼り付けていき、貫通孔内部にも埋め込まれる。埋め込んだ後、露光マスクを貫通孔壁側の１μｍ程度露光されるように開口させ、ドライフィルムレジストを露光硬化させることにより樹脂材料からなるメッキ抑制層８を形成する。これにより蒸着工程を用いることなくメッキ抑制層８を形成することができるためより簡便にメッキ抑制を行なうことができる。本実施形態は、貫通孔内に充填されたドライフィルムレジストを用いることから比較的開口径の大きな貫通孔に最適に用いることが可能である。
【図面の簡単な説明】
【００３３】
【図１】本発明の半導体装置の第一の実施形態を示す模式断面図
【図２】本発明の導電層形成方法の第一の実施形態を示す模式断面図
【図３】本発明の導電層形成方法の第一の実施形態を示す模式断面図
【図４】本発明の導電層形成方法の第一の実施形態を示す模式断面図
【図５】本発明の導電層形成方法の第一の実施形態を示す模式断面図
【図６】本発明の導電層形成方法の第一の実施形態を示す模式断面図
【図７】本発明の導電層形成方法の第一の実施形態を示す模式断面図
【図８】本発明の導電層形成方法の第一の実施形態を示す模式断面図
【図９】本発明の導電層形成方法の第一の実施形態を示す模式断面図
【図１０】本発明の導電層形成方法の第一の実施形態を示す模式断面図
【図１１】本発明の半導体装置の第二の実施形態を示す模式断面図
【符号の説明】
【００３４】
１  半導体基板
２  絶縁層
３  第一の金属層
４  第二の金属層
５  第一のメッキ層
６  シリコン熱酸化膜
７  電極パッド
８  メッキ抑制層
９  第二のメッキ層
１０  レジスト
１１  貫通孔底部
１２  貫通孔
１３  マスク
【図１】
2010157552.tif 000003
【図２】
2010157552.tif 000004
【図３】
2010157552.tif 000005
【図４】
2010157552.tif 000006
【図５】
2010157552.tif 000007
【図６】
2010157552.tif 000008
【図７】
2010157552.tif 000009
【図８】
2010157552.tif 000010
【図９】
2010157552.tif 000011
【図１０】
2010157552.tif 000012
【図１１】
2010157552.tif 000013