(57)【要約】【課題】簡易な制御で複数のデバイスとデータ伝送を可能とする。【解決手段】インターフェース装置１はシリアルデバイス３との間でデータ伝送を行う。コントロール回路２は転送信号ＬＤ１とストローブ信号ＬＤ２とを出力する。選択回路Ｕ１〜Ｕ３は、シリアルデバイスＸ１〜Ｘ３と１対１に対応付けられて設けられ、選択信号ＳＥＬ１〜ＳＥＬ３を対応するシリアルデバイスに供給すると共に、転送信号を順次後段に転送するようにカスケード接続されている。【選択図】図１
2010244375.tif 000002
【特許請求の範囲】
【請求項１】
複数のデバイスとの間でデータ伝送を行うインターフェース装置であって、
前記複数のデバイスの中から選択した１つのデバイスとの間でデータ伝送を実行すると共に、転送信号と選択した１つのデバイスとの間でデータ伝送を実行する期間を指定するストローブ信号とを出力するコントロール回路と、
各々が、前記複数のデバイスと１対１に対応付けられて設けられ、データ伝送を実行する期間を指定する選択信号を対応するデバイスに供給すると共に、前記転送信号を順次後段に転送するようにカスケード接続された複数の選択回路と、
前記コントロール回路及び前記複数のデバイスの全てと電気的に接続され、前記複数のデバイスのいずれかと前記コントロール回路との間でデータ伝送を行うデータ線と、
前記コントロール回路及び前記複数のデバイスの全てと電気的に接続され、前記コントロール回路から前記ストローブ信号が供給される制御線とを備え、
前記複数の選択回路の各々は、
前記ストローブ信号と前記コントロール回路又は前段の選択回路から供給される転送信号とが同時に有効になると、前記ストローブ信号が無効になるまで前記選択信号を有効にする第１回路と、
供給される前記転送信号が有効な期間に前記ストローブ信号が有効になった場合は、当該ストローブ信号が無効になった後に所定期間だけ有効となる転送信号を生成して後段の選択回路に出力し、供給される前記転送信号が有効な期間に前記ストローブ信号が有効にならなかった場合は、前段から供給される前記転送信号が有効から無効になった後に、前記所定期間だけ有効となる転送信号を生成して後段の選択回路に出力する第２回路とを備える、
ことを特徴とするインターフェース回路。
【請求項２】
前記データ線は、前記コントロール回路から前記複数のデバイスのいずれか１つへ入力データを供給する入力データ線と、前記複数のデバイスのいずれか１つから前記コントロール回路へ出力データを供給する出力データ線とのうち少なくとも一方であることを特徴とする請求項１に記載のインターフェース回路。
【請求項３】
前記入力データ線は１ビット又は複数ビットの入力データを伝送し、前記出力データ線は１ビット又は複数ビットの出力データを伝送することを特徴とする請求項２に記載のインターフェース回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターフェース回路に関する。
【背景技術】
【０００２】
電子機器では、複数のデバイスとデータの授受を実行して所望の処理を実行するのが一般的である。このようなデータ伝送の方式として３線式シリアルインターフェースが知られている。
このインターフェースでは、複数のシリアルデバイスが1個のコントロール回路と通信を行う。１個のシリアルデバイスは、入力データを取り込むデータ入力端子、入力データに同期したクロック信号が供給されるクロック入力端子、取り込まれた入力データを決定するロード信号が供給されるロード端子、及び出力データを出力するデータ出力端子を備える。
コントロール回路と複数のシリアルデバイスの各々を接続する場合には信号線や制御線の本数が増大するため、シリアルデバイスをカスケード接続することにより信号線や制御線の本数を低減する技術も知られている。その一方で、シリアルデバイスをカスケード接続するとデータ伝送に時間が係るといった問題がある。
特許文献１には、コントロール回路から、データ以外にデバイス選択情報を送信することにより、カスケード接続において、データ伝送時間の増大を抑制しつつ信号線の数を低減する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２５９５５９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載された従来の技術では、第1に、コントロール回路は、データ以外にデバイス選択情報を送出しなければならない。第２に、コントロール回路は、データをシリアルデバイスに取り込むためのストローブ信号と、デバイス選択情報をシリアルデバイスに取り込むためのストローブ信号とが必要となる。このため、制御が複雑になるといった問題があった。
本発明は、上述した事情に鑑みてなされたものであり、簡易な制御で複数のデバイスとデータ伝送を可能とするインターフェース回路を提供することを解決課題とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明に係るインターフェース装置は、  複数のデバイスとの間でデータ伝送を行うものであって、前記複数のデバイスの中から選択した１つのデバイスとの間でデータ伝送を実行すると共に、転送信号と選択した１つのデバイスとの間でデータ伝送を実行する期間を指定するストローブ信号とを出力するコントロール回路と、各々が、前記複数のデバイスと１対１に対応付けられて設けられ、データ伝送を実行する期間を指定する選択信号を対応するデバイスに供給すると共に、前記転送信号を順次後段に転送するようにカスケード接続された複数の選択回路と、前記コントロール回路及び前記複数のデバイスの全てと電気的に接続され、前記複数のデバイスのいずれかと前記コントロール回路との間でデータ伝送を行うデータ線と、前記コントロール回路及び前記複数のデバイスの全てと電気的に接続され、前記コントロール回路から前記ストローブ信号が供給される制御線とを備え、前記複数の選択回路の各々は、前記ストローブ信号と前記コントロール回路又は前段の選択回路から供給される転送信号とが同時に有効になると、前記ストローブ信号が無効になるまで前記選択信号を有効にする第１回路と、供給される前記転送信号が有効な期間に前記ストローブ信号が有効になった場合は、当該ストローブ信号が無効になった後に所定期間だけ有効となる転送信号を生成して後段の選択回路に出力し、供給される前記転送信号が有効な期間に前記ストローブ信号が有効にならなかった場合は、前段から供給される前記転送信号が有効から無効になった後に、前記所定期間だけ有効となる転送信号を生成して後段の選択回路に出力する第２回路とを備えることを特徴とする。
【０００６】
この発明によれば、転送信号がカスケード接続された複数の選択回路を順次転送されていき、転送途中でストローブ信号が有効になると、有効な転送信号が供給されている選択回路において、ストローブ信号が有効となる期間、選択信号が有効となるように設定する。すなわち、コントロール回路は、転送信号を初段の選択回路に供給して、転送信号がデータ伝送の相手となるデバイスに対応する選択回路に到達したときに、データの授受に必要な時間だけストローブ信号を有効にすることによって、所望のデバイスとの間のデータ伝送が可能となる。
この際、コントロール回路が生成するのは、転送信号とストローブ信号で足りるので、デバイス選択情報を生成する必要がなく、デバイス選択情報を取り込むためにデータ伝送とは独立したストローブ信号を生成する必要もない。よって、本発明によれば、簡易な制御で複数のデバイスとデータ伝送を可能とするインターフェース回路を提供することができる。
【０００７】
上述したインターフェース回路において、前記データ線は、前記コントロール回路から前記複数のデバイスのいずれか１つへ入力データを供給する入力データ線と、前記複数のデバイスのいずれか１つから前記コントロール回路へ出力データを供給する出力データ線とのうち少なくとも一方であることが好ましい。例えば、データ線として入力データ線のみを備えるデバイスとしては、ＤＡ変換器などが該当する。また、データ線として出力データ線のみを備えるデバイスとしては、例えば、ＡＤ変換器やＲＯＭなどが該当する。さらに、データ線として入力データ線と出力データ線の双方を備えるデバイスとしては、例えば、ＲＡＭが該当する。
【０００８】
また、上述したインターフェース回路において、前記入力データ線は１ビット又は複数ビットの入力データを伝送し、前記出力データ線は１ビット又は複数ビットの出力データを伝送することが好ましい。すなわち、デバイスは１ビットのシリアル形式のデータを取り扱うものであってもよいし、あるいは、複数ビットのパラレル形式のデータを取り扱うものであってもよい。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係るデータ伝送システムの構成を示すブロック図である。
【図２】実施形態の選択回路Ｕ１の構成を示す回路図である。
【図３】実施形態のインターフェース装置の動作を示すタイミングチャートである。
【図４】選択回路の他の例を示す説明図である。
【発明を実施するための形態】
【００１０】
図１は、本発明の実施形態に係るデータ伝送システムの構成を示すブロック図である。
このデータ伝送システムは、インターフェース装置１と３個のシリアルデバイスＸ１〜Ｘ３を備える。シリアルデバイスＸ１〜Ｘ３は、例えば、ＲＡＭ（Random Access Memory）やＤＳＰ（Digital Signal Processor）などのデジタル処理回路が該当する。
【００１１】
インターフェース装置１は、シリアルデバイスＸ１〜Ｘ３との間でデータ伝送を行う装置である。シリアルデバイスＸ１〜Ｘ３は、データ入力端子、データ出力端子、クロック入力端子、及びロード端子を備える。データ入力端子には入力データ線５を介して入力データＤＩが供給される一方、データ出力端子からは出力データＤＯが出力データ線７に出力される。また、シリアルデバイスＸ１〜Ｘ３はクロック入力端子に供給されるクロック信号ＣＬＫに同期して動作する。さらに、シリアルデバイスＸ１〜Ｘ３はロード端子に供給される選択信号ＳＥＬ１〜ＳＥＬ３が有効な場合に限って入力データＤＩの入力や出力データＤＯの出力を実行する。この例では、選択信号ＳＥＬ１〜ＳＥＬ３が排他的に有効となるように制御される。これによって、シリアルデバイスＸ１〜Ｘ３は排他的に有効となる。
【００１２】
インターフェース装置１は、コントロール回路２と、３個のシリアルデバイスＸ１＾Ｘ３に１対１に対応して設けられた選択回路Ｕ１〜Ｕ３とを備える。コントロール回路２は、シリアルデバイスＸ１〜Ｘ３の中から選択した１つのシリアルデバイスとの間でデータ伝送を実行する。データ伝送には、コントロール回路２から選択されたシリアルデバイスへの入力データＤＩの伝送、選択されたシリアルデバイスからコントロール回路２への出力データＤＯの伝送が含まれる。
【００１３】
また、コントロール回路２は、転送信号ＬＤ１とストローブ信号ＬＤ２とを用いて、データ伝送の対象となるシリアルデバイスを特定する。その概要は、転送信号ＬＤ１をクロック信号ＣＬＫに同期して選択回路Ｕ１〜Ｕ３で順次転送し、通信の対象となるシリアルデバイスに対応する選択回路に入力される転送信号が有効になると、ストローブ信号ＬＤ２を有効にするというものである。コントロール回路２は、制御線８を介して全ての選択回路Ｕ１〜Ｕ３にストローブ信号ＬＤ２を供給する。
【００１４】
選択回路Ｕ１〜Ｕ３は、シリアルデバイスＸ１〜Ｘ３と１対１に対応付けられている。この例では、選択回路Ｕ１とシリアルデバイスＸ１、選択回路Ｕ２とシリアルデバイスＸ２、及び選択回路Ｕ３とシリアルデバイスＸ３が対応付けられている。
また、選択回路Ｕ１〜Ｕ３は、データ伝送を実行する期間を指定する選択信号ＳＥＬ１〜ＳＥＬ３を対応するシリアルデバイスＸ１〜Ｘ３に供給すると共に、転送信号ＬＤ１を順次後段に転送するようにカスケード接続されている。
【００１５】
図２に選択回路Ｕ１の構成を示す。なお、他の選択回路Ｕ２及びＵ３も、選択回路Ｕ１と同様に構成されている。
選択回路Ｕ１は、論理和回路１０、Ｄフリップフロップ２０、及び論理積回路３０を備える。これらの回路によって、選択信号ＳＥＬ１を生成する第１回路が構成される。論理和回路１０の一方の入力端子には転送信号ＬＤ１がコントロール回路２から供給される一方、論理和回路１０の他方の入力端子には選択信号ＳＥＬ１がフィードバックされる。このため、選択信号ＳＥＬ１がハイレベル（有効）となる期間では、転送信号ＬＤ１がローレベルとなってもＤフリップフロップ２０のデータ入力にハイレベルが供給される。したがって、Ｄフリップフロップ２０のデータ出力がハイレベルでストローブ信号ＬＤ２がハイレベルであれば、選択信号ＳＥＬ１はハイレベルとなる。そして、ストローブ信号ＬＤ２がハイレベルからローレベルに変化すると、選択信号ＳＥＬ１がローレベルとなる。
【００１６】
また、選択回路Ｕ１は、第１回路の一部である論理和回路１０及びＤフリップフロップ２０に加え、インバータ４０及び論理積回路５０を備える。これらの回路によって第２回路が構成される。ストローブ信号ＬＤ２はハイレベルで有効になるが、インバータ４０によって反転して論理積回路５０の一方の入力端子に供給される。従って、ストローブ信号ＬＤ２がハイレベルの期間は、後段に転送される転送信号ＯＵＴ１はローレベルとなる。そして、ストローブ信号ＬＤ２がローレベルになると、クロック信号ＣＬＫの１周期だけ遅れてＤフリップフロップ２０のデータ出力がハイレベルとなる。これにより、クロック信号ＣＬＫの１周期（所定時間）だけハイレベルとなる転送信号ＯＵＴ１が出力される。
【００１７】
次に、インターフェース装置１の動作を図３を参照して説明する。この例では、コントロール回路２からシリアルデバイスＸ２へデータを供給する場合を想定する。
まず、コントロール回路２は転送信号ＬＤ１をクロック信号ＣＬＫの１周期だけハイレベル（有効）とする。このとき、論理和回路１０は、もう一方の入力である選択信号ＳＥＬ１の論理レベルに無関係にＤフリップフロップ２０のデータ入力をハイレベルにする。
時刻ｔ１においてクロック信号ＣＬＫが立ち上がると、その立ち上がりエッジに同期して選択回路Ｕ１のＤフリップフロップ２０がデータをラッチする。この結果、Ｄフリップフロップ２０のデータ出力はハイレベルとなる。ここで、転送信号ＬＤ１がハイレベルの期間にストローブ信号ＬＤ２はハイレベルとならならいので、選択信号ＳＥＬ１はローレベルとなる。
【００１８】
そして、Ｄフリップフロップ２０によって転送信号ＬＤ１が１クロック周期だけ遅延されて転送信号ＯＵＴ１として選択回路Ｕ２に供給される。このとき、転送信号ＯＵＴ１は選択回路Ｕ２のＤフリップフロップ２０によって１クロック周期だけ遅延される。そして、ストローブ信号ＬＤ２が時刻ｔ２においてハイレベルへ遷移すると、選択信号ＳＥＬ２はローレベルからハイレベルに立ち上がる。ここで、８ビットのシリアルデータをシリアルデバイスＸ２に書き込むものとすれば、ストローブ信号ＬＤ２がハイレベルとなる期間を８クロック周期にする。
【００１９】
そして、時刻ｔ３においてストローブ信号ＬＤ２が立ち下がると、これに同期して選択信号ＳＥＬ２も立ち下がり、図示するようにＤフリップフロップ２０のデータ入力もローレベルに遷移する。Ｄフリップフロップ２０のデータ出力はデータ入力を１クロック周期だけ遅らせたものになるので、そのデータ出力は図示するように時刻ｔ２から時刻ｔ３までの期間ハイレベルとなる。従って、時刻ｔ３から時刻ｔ４までは、Ｄフリップフロップ２０のデータ出力がハイレベルとなり、且つ、インバータ４０の出力信号がハイレベル（ストローブ信号ＬＤ２がローレベル）となる。よって、論理積回路５０の出力信号である転送信号ＯＵＴ２はハイレベルとなる。
【００２０】
このようにストローブ信号ＬＤ２が有効な期間は、選択信号ＳＥＬ２が有効となってシリアルデバイスＸ２が選択される一方、転送信号ＯＵＴ２の転送が停止する。この例では、コントロール回路２は、選択信号ＳＥＬ２がハイレベルとなる時刻ｔ２から時刻ｔ３の期間において、クロック信号ＣＬＫと同期して入力データＤＩを送信する。
仮に、シリアルデバイスＸ２が今書き込まれた8 ビットのコマンド（入力データＤＩ）に対応して8 ビットのデータを出力するものであれば、時刻ｔ３から引き続いて８クロック分、ストローブ信号ＬＤ２を有効にすればよい。この期間においてシリアルデバイスＸ２からクロック信号ＣＬＫに同期して出力データＤＯＵＴが出力される。なお、選択されていないシリアルデバイスＸ１〜Ｘ３の出力は通常ハイインピーダンス状態となっていて他のシリアルデバイスと競合しないようになっている。
【００２１】
上述した第１回路は、選択信号ＳＥＬ１〜ＳＥＬ３を論理和回路１０にフィードバックしたので、ストローブ信号ＬＤ２と前段の選択回路Ｕ１から供給される転送信号ＯＵＴ１が同時に有効になると、ストローブ信号ＬＤ２が無効になるまで選択信号ＳＥＬを有効にする。また、第２回路は、供給される転送信号ＯＵＴ１が有効な期間にストローブ信号ＬＤ２が有効になった場合は、ストローブ信号ＬＤ２が無効になった後に所定期間（１クロック周期）だけ有効となる転送信号ＯＵＴ２を生成して後段の選択回路Ｕ３に出力する。一方、供給される転送信号ＬＤ１が有効な期間にストローブ信号ＬＤ２が有効にならなかった場合は、供給される転送信号ＬＤ１が有効から無効になった後に、所定期間（１クロック周期）だけ有効となる転送信号ＯＵＴ１を生成して後段の選択回路Ｕ２に出力する。
【００２２】
以上説明したように、コントロール回路２は、転送信号ＬＤ１とストローブ信号ＬＤ２
を制御するだけで所望のシリアルデバイスＸ１〜Ｘ３に対してデータを供給することもデータを読み取ることも可能となる。そして、各シリアルデバイスＸ１〜Ｘ３に対して個別に選択信号を出力する必要もない。くわえて、転送信号ＬＤ１は1 クロック周期毎に各シリアルデバイスを選択していくのでシリアルデバイスの数が増えても伝播する時間は無視できるくらい小さいといった利点がある。
【００２３】
なお、本発明は上述した実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。
上述した実施形態では、コントロール回路２から入力データ線５を介して入力データＤＩをシリアルデバイスＸ１〜Ｘ３に供給し、出力データ線７を介してシリアルデバイスＸ１〜Ｘ３からの出力データＤＯをコントロール回路２に供給したが、本発明はこれに限定されるものではなく、いずれか一方のみでもよい。例えば、データ線として入力データ線のみを備えるデバイスとしては、ＤＡ変換器などが該当する。また、データ線として出力データ線のみを備えるデバイスとしては、例えば、ＡＤ変換器やＲＯＭ（Read Only Memory）などが該当する。
【００２４】
また、上述した実施形態では、入力データ線５及び出力データ線７は共に１ビットのデータのみを伝送するものとして説明したが、本発明はこれに限定されないことは勿論であり、複数ビットの入力データＤＩ及び複数ビットの出力データＤＯとしてもよいことは勿論である。
【符号の説明】
【００２５】
１……インターフェース装置、２……コントロール回路、５……入力データ線、７……出力データ線、８……制御線、Ｕ１〜Ｕ３……選択回路、Ｘ１〜Ｘ３……シリアルデバイス、ＬＤ１……転送信号、ＬＤ２……ストローブ信号。
【図１】
2010244375.tif 000003
【図２】
2010244375.tif 000004
【図３】
2010244375.tif 000005
【図４】
2010244375.tif 000006