(57)【要約】【課題】軽負荷時に行う間欠的なスイッチングによる異音をユーザに聞こえにくくすることができるスイッチング電源回路を提供する。【解決手段】スイッチ素子を有し、軽負荷時に間欠的に前記スイッチ素子をスイッチングするスイッチング電源回路において、間欠的に前記スイッチ素子をスイッチングする周波数を人間の可聴領域の上限よりも高くした。【選択図】図１
2010268657.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ素子を有し、軽負荷時に間欠的に前記スイッチ素子をスイッチングするスイッチング電源回路において、間欠的に前記スイッチ素子をスイッチングする周波数を人間の可聴領域の上限よりも高くしたことを特徴とするスイッチング電源回路。
【請求項２】
軽負荷時に間欠的なパルス信号を出力するドライブ回路と、前記ドライブ回路が出力する前記間欠的なパルス信号の間欠周波数を逓倍して得た間欠周波数の駆動信号を前記スイッチ素子に出力する周波数逓倍器と、を備えたことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
前記周波数逓倍器の逓倍率は可変であることを特徴とする請求項２に記載のスイッチング電源回路。
【請求項４】
請求項１〜請求項３のいずれかに記載のスイッチング電源回路を備えた映像音声機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路に関するものである。
【背景技術】
【０００２】
ＤＶＤ機器、テレビ等の映像音声機器をはじめ、様々な電子機器にはスイッチング電源回路が備えられている。
【０００３】
このようなスイッチング電源回路には、省エネルギー化のため、軽負荷時に間欠スイッチング動作を行うものが存在する。
【０００４】
例えば、特許文献１には、スイッチ素子のオントリガを発生するワンショット回路と、ＦＢ端子電圧が０．５Ｖ以下に低下したときにスイッチング動作を停止させるコンパレータとの間にパルスカウンタ回路を追加して、フリップフロップから出力されるスイッチングパルスを数えるようにして、負荷が軽負荷である場合に、スイッチ素子が連続してＮ回（Ｎは適当な整数）だけターンオンして休止する間欠動作となるものが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２１５３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、従来のスイッチング電源回路では、軽負荷時に間欠スイッチング動作を行う際の間欠周波数が人間の可聴領域の上限である１０ＫＨｚ以下になりやすく、ユーザは間欠スイッチング動作による異音が聞こえてしまい、ユーザにとって耳障りであるという問題点があった。
【０００７】
上記問題点を鑑みて、本発明は、軽負荷時に行う間欠的なスイッチングによる異音をユーザに聞こえにくくすることができるスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために本発明のスイッチング電源回路は、スイッチ素子を有し、軽負荷時に間欠的に前記スイッチ素子をスイッチングするスイッチング電源回路において、間欠的に前記スイッチ素子をスイッチングする周波数を人間の可聴領域の上限よりも高くした構成とした。
【０００９】
また、上記構成において、軽負荷時に間欠的なパルス信号を出力するドライブ回路と、前記ドライブ回路が出力する前記間欠的なパルス信号の間欠周波数を逓倍して得た間欠周波数の駆動信号を前記スイッチ素子に出力する周波数逓倍器と、を備える構成としてもよい。
【００１０】
また、上記構成において、前記周波数逓倍器の逓倍率は可変であるようにしてもよい。
【００１１】
また、上記いずれかの構成のスイッチング電源回路を映像音声機器に設けるようにしてもよい。
【発明の効果】
【００１２】
本発明のスイッチング電源回路によれば、軽負荷時に行う間欠的なスイッチングによる異音をユーザに聞こえにくくすることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係るスイッチング電源回路が有する制御回路の構成例を示す図である。
【図２】周波数逓倍器の構成例を示す図である。
【図３】本発明に係るスイッチング電源回路の間欠スイッチング動作時における駆動信号の波形を示す図である。
【図４】従来のスイッチング電源回路の構成を示す図である。
【図５】従来のスイッチング電源回路が有する制御回路の構成を示す図である。
【図６】従来のスイッチング電源回路の間欠スイッチング動作時における駆動信号の波形を示す図である。
【発明を実施するための形態】
【００１４】
以下に本発明の実施形態を図面を参照して説明する。
【００１５】
本発明について説明するためにまず、従来存在するスイッチング電源回路について説明する。図４に、従来存在するスイッチング電源回路の構成を示す。
【００１６】
直流電圧が入力される入力端子ＶｉｎがトランスＴの１次巻線１の一端に接続され、１次巻線１の他端に制御回路１００の端子Ｄｒａｉｎが接続される。トランスＴの２次巻線２の一端には整流ダイオード３のアノードが接続され、２次巻線２の他端は接地される。整流ダイオード３のカソードは電源出力端子Ｖｏに接続されると共に、平滑コンデンサ４の一端に接続される。平滑コンデンサ４の他端は接地される。
【００１７】
また、電源出力端子Ｖｏには、抵抗５、抵抗７、および直列接続されたフォトダイオード８と抵抗９の組が並列に接続される。抵抗５の一端には抵抗１１の一端が接続され、抵抗１１の他端は接地される。シャントレギュレータ１０の一端には抵抗９の一端が接続され、シャントレギュレータ１０の他端は接地される。フォトダイオード８の発光をベースが受光することで動作するフォトトランジスタ１２のエミッタが接地される。フォトトランジスタ１２のコレクタは、制御回路１００の端子ＦＢに接続されると共に、コンデンサ１３の一端に接続される。コンデンサ１３の他端は接地される。なお、端子ＦＢに電流を供給する電流源（不図示）が制御回路１００に備えられている。このような構成により、電源出力端子Ｖｏの電圧に応じた電圧のフィードバック信号が端子ＦＢに入力される。
【００１８】
また、制御回路１００の端子ＧＮＤは、接地される。
【００１９】
次に図５に、制御回路１００の内部構成を示す。
【００２０】
ＭＯＳＦＥＴであるスイッチ素子１４のドレインは、端子Ｄｒａｉｎに接続される。スイッチ素子１４のソースは、抵抗１５の一端に接続され、抵抗１５の他端は、端子ＧＮＤに接続される。
【００２１】
レベルシフト回路２０は、端子ＦＢから入力されるフィードバック信号をレベルシフトして基準電圧Ｖｒｅｆを生成し、生成された基準電圧Ｖｒｅｆをコンパレータ１９に出力する。
【００２２】
コンパレータ１９の入力には、レベルシフト回路２０と、スイッチ素子１４のソースと抵抗１５の接続点が接続される。コンパレータ１９は、基準電圧Ｖｒｅｆと、スイッチ素子１４に流れるドレイン電流に応じた電圧の電流センス信号Ｉｓとを比較し、比較結果をリセット信号としてフリップフロップ１７に出力する。
【００２３】
フリップフロップ１７のリセット端子には、コンパレータ１９の出力が接続される。フリップフロップ１７のセット端子には、クロック信号を発生する発振器１８が接続される。フリップフロップ１７のＱ出力端子には、ドライブ回路１６が接続される。ドライブ回路１６は、フリップフロップ１７のＱ出力端子が出力するパルス信号に応じたパルス状の駆動信号をスイッチ素子１４のゲートに印加し、スイッチ素子１４をオンオフ駆動する。
【００２４】
また、間欠モード制御回路２１は、後述する軽負荷時の間欠スイッチング動作に用いられる。
【００２５】
次に、従来のスイッチング電源回路の定常時の動作について説明する。
【００２６】
スイッチ素子１４がオンとなると、ドレイン電流が上昇してゆき、トランスＴにエネルギーが蓄えられる。ドレイン電流の上昇により電流センス信号Ｉｓが基準電圧Ｖｒｅｆに達すると、コンパレータ１９がＨｉｇｈレベルのリセット信号をフリップフロップ１７のリセット端子に出力する。
【００２７】
フリップフロップ１７のリセット端子がＨｉｇｈレベルのリセット信号を受けると、フリップフロップ１７はＱ出力端子からドライブ回路１６にＬｏｗレベルのパルス信号を出力するので、ドライブ回路１６はＬｏｗレベルの駆動信号をスイッチ素子１４のゲートに印加し、スイッチ素子１４がオフにされる。スイッチ素子１４がオフになると、トランスＴに蓄えられたエネルギーにより、トランスＴの２次側で整流ダイオード３を介して平滑コンデンサ４に電流が流される。
【００２８】
スイッチ素子１４がオフになると、ドレイン電流が減少し、電流センス信号Ｉｓが基準電圧Ｖｒｅｆよりも小さくなると、コンパレータ１９はＬｏｗレベルのリセット信号をフリップフロップ１７のリセット端子に出力する。これにより、発振器１８からのクロック信号が立ち上がるタイミングで、フリップフロップ１７はＱ出力端子からドライブ回路１６にＨｉｇｈレベルのパルス信号を出力し、ドライブ回路１６はＨｉｇｈレベルの駆動信号をスイッチ素子１４のゲートに印加し、スイッチ素子１４がオンにされる。
【００２９】
以降、上記動作が繰り返され、スイッチ素子１４のスイッチングが継続される。
【００３０】
また、従来のスイッチング電源回路は、軽負荷時に間欠スイッチング動作を行い、これについて以下説明する。
【００３１】
負荷が軽負荷となりフィードバック信号の電圧が所定の閾値より低下したことを間欠モード制御回路２１が検出すると、間欠モード制御回路２１は、コンパレータ１９にフリップフロップ１７のリセット端子へ強制的にＨｉｇｈレベルのリセット信号を出力させる。これにより、スイッチ素子１４はオフとなり、スイッチングが停止される。
【００３２】
そして、スイッチ素子１４のオフによりフィードバック信号が上昇し、上記閾値以上となったことを間欠モード制御回路２１が検出すると、間欠モード制御回路２１は、コンパレータ１９に基準電圧Ｖｒｅｆと電流センス信号Ｉｓの通常の比較動作を再開させ、スイッチ素子１４のスイッチングが再開される。
【００３３】
スイッチングが再開され、フィードバック信号が低下して上記閾値より低下すると、上述のようにスイッチングが再び停止され、以降、同様の動作が繰り返される。
【００３４】
このような間欠スイッチング動作時のドライブ回路１６の出力である駆動信号の波形を図６に示す。図６に示す間欠周波数ｆ０が人間の可聴領域の上限である１０ｋＨｚ以下（例えば、２．７ｋＨｚ）になってしまい、ユーザの耳障りとなるという問題点があった。そこで、発明者は以下の発明を創作した。
【００３５】
本発明に係るスイッチング電源回路が有する制御回路２００の一構成例を図１に示す。なお、本発明に係るスイッチング電源回路の構成は、上述した図４において制御回路１００を制御回路２００に置き換えたものとなる。
【００３６】
図１で示す制御回路２００の図５で示す従来の制御回路１００との相違点は、ドライブ回路１６とスイッチ素子１４の間に周波数逓倍器２２を設けたことである。
【００３７】
周波数逓倍器２２の構成例を図２に示す。周波数逓倍器２２は、位相比較器２３と、ループフィルタ２４と、ＶＣＯ２５と、分周器２６とを備えている。
【００３８】
位相比較器２３は、入力周波数と分周器２６の出力との位相を比較し、その差分に応じた直流信号をループフィルタ２４に出力する。ループフィルタ２４は、位相比較器２３が出力する直流信号から高周波成分を取り除くローパスフィルタである。ＶＣＯ２５は、ループフィルタ２４が出力する制御電圧に応じた発振周波数の信号を周波数逓倍器２２の出力として出力すると共に、分周器２６にも出力する。分周器２６は、ＶＣＯ２５が出力する信号の周波数を１／Ｎ倍（Ｎ＝整数、例えばＮ＝８）して位相比較器２３に出力する。このような構成により、入力周波数ｆｒｅｆは、Ｎ倍されて出力周波数ｆｖｃｏとして出力される。
【００３９】
本発明に係るスイッチング電源回路では、制御回路２００が周波数逓倍器２２を有しているため、図３で示す周波数逓倍器２２が出力する駆動信号の波形のように、軽負荷時の間欠スイッチング動作の間欠周波数ｆ１を、従来の間欠周波数ｆ０（図６）のＮ逓倍とすることができる。例えば、従来の間欠周波数ｆ０が２．７ＫＨｚの場合に８逓倍したとすると、本発明の間欠周波数ｆ１は２１．６ＫＨｚとなり、間欠周波数が人間の可聴領域の上限である１０ＫＨｚより高くなるので、間欠スイッチング動作による異音がユーザに聞こえにくくなる。
【００４０】
周波数逓倍器２２の逓倍率は固定でもよいが、マイクロコンピュータの指示に応じて周波数逓倍器２２が有する分周器２６が分周比を変化させるようにしてもよい（Ｎ＝４、８、１６等）。
【００４１】
なお、本発明に係るスイッチング電源回路は、ＤＶＤレコーダ、Ｂｌｕ−ｒａｙ  Ｄｉｓｃレコーダ、テレビ等、省エネルギー化を考慮した様々な映像音声機器に設けることが可能である。
【００４２】
以上、本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば実施形態は様々に変更可能である。
【符号の説明】
【００４３】
１  １次巻線
２  ２次巻線
３  整流ダイオード
４  平滑コンデンサ
５  抵抗
７  抵抗
８  フォトダイオード
９  抵抗
１０  シャントレギュレータ
１１  抵抗
１２  フォトトランジスタ
１３  コンデンサ
１４  スイッチ素子
１５  抵抗
１６  ドライブ回路
１７  フリップフロップ
１８  発振器
１９  コンパレータ
２０  レベルシフト回路
２１  間欠モード制御回路
２２  周波数逓倍器
２３  位相比較器
２４  ループフィルタ
２５  ＶＣＯ
２６  分周器
１００  制御回路
２００  制御回路
Ｔ  トランス
【図１】
2010268657.tif 000003
【図２】
2010268657.tif 000004
【図３】
2010268657.tif 000005
【図４】
2010268657.tif 000006
【図５】
2010268657.tif 000007
【図６】
2010268657.tif 000008