(57)【要約】【課題】シミュレーションの精度の低下を抑制しながら、シミュレーションの工数を短縮することができない。【解決手段】入力部１１は、回路の設計情報を受け付ける。算出部１２は、入力部１１が受け付けた設計情報に基づいて、対象経路の重要度を算出する。作成部１３は、算出部１２が算出した重要度に応じて、前記対象経路内の寄生素子を縮退させて、回路の動作を検証するシミュレーションを行うためのシミュレーションモデルを作成する。【選択図】図１
2010262579.tif 000002
【特許請求の範囲】
【請求項１】
回路の動作を検証するシミュレーションを行うためのシミュレーションモデルを作成する回路設計装置であって、
前記回路の設計情報を受け付ける入力部と、
前記入力部が受け付けた設計情報に基づいて、前記回路内の対象経路の重要度を算出する算出部と、
前記算出部が算出した重要度に応じて、前記対象経路内の寄生素子を縮退させて前記シミュレーションモデルを作成する作成部と、を有する回路設計装置。
【請求項２】
請求項１に記載の回路設計装置において、
前記作成部は、前記重要度に応じて、前記寄生素子を縮退させる割合である縮退率を算出し、該縮退率で前記寄生素子を縮退させる、回路設計装置。
【請求項３】
請求項２に記載の回路設計装置において、
前記作成部は、前記重要度が高いほど、前記縮退率を低くする、回路設計装置。
【請求項４】
請求項１ないし３のいずれか１項に記載の回路設計装置において、
前記算出部は、前記対象経路に流れる電流量、前記対象経路のファンアウト、および、前記対象経路内のトランジスタのオン抵抗値のうちの少なくとも一つを、前記重要度として算出する、回路設計装置。
【請求項５】
回路の動作を検証するシミュレーションを行うためのシミュレーションモデルを作成する回路設計装置であって、
前記回路の設計情報を受け付ける入力部と、
前記入力部が受け付けた設計情報に基づいて、前記回路内の対象経路に関する所定のパラメータを算出する算出部と、
前記算出部が算出したパラメータに基づいて、前記対象経路内の寄生素子を縮退させて前記シミュレーションモデルを作成する作成部と、を有する回路設計装置。
【請求項６】
回路の動作を検証するシミュレーションを行うためのシミュレーションモデルを作成する回路設計装置であって、
前記回路の設計情報を受け付ける入力部と、
前記入力部が受け付けた設計情報に基づいて、前記回路内の各ノード間を接続する経路のそれぞれについて、該経路の重要度を算出する算出部と、
前記経路のそれぞれについて、該経路について前記算出部が算出した重要度に応じて、該経路内の寄生素子を縮退させて、前記シミュレーションモデルを作成する作成部と、を有する回路設計装置。
【請求項７】
回路の動作を検証するシミュレーションを行うためのシミュレーションモデルを作成するモデル作成方法であって、
前記回路の設計情報を受け付ける入力ステップと、
前記受け付けられた設計情報に基づいて、前記回路内の対象経路の重要度を算出する算出ステップと、
前記算出された重要度に応じて、前記対象経路内の寄生素子を縮退させて前記シミュレーションモデルを作成する作成ステップと、を有するモデル作成方法。
【請求項８】
請求項７に記載のモデル作成方法において、
前記作成ステップでは、前記重要度に応じて、前記寄生素子を縮退させる割合である縮退率を算出し、該縮退率で前記寄生素子を縮退させる、モデル作成方法。
【請求項９】
請求項８に記載のモデル作成方法において、
前記作成ステップでは、前記重要度が高いほど、前記縮退率を低くする、モデル作成方法。
【請求項１０】
請求項７ないし９のいずれか１項に記載のモデル作成方法において、
前記算出ステップでは、前記対象経路に流れる電流量、前記対象経路のファンアウト、および、前記対象経路内のトランジスタのオン抵抗値のうちの少なくとも一つを、前記重要度として算出する、モデル作成方法。
【請求項１１】
回路の動作を検証するシミュレーションを行うためのシミュレーションモデルを作成するための処理をコンピュータに実行させるためのプログラムであって、
前記回路の設計情報を受け付ける入力処理と、
前記受け付けられた設計情報に基づいて、前記回路内の対象経路の重要度を算出する算出処理と、
前記算出された重要度に応じて、前記対象経路内の寄生素子を縮退させて前記シミュレーションモデルを作成する作成処理と、を前記コンピュータに実行させるプログラム。
【請求項１２】
請求項１１に記載のプログラムにおいて、
前記作成処理では、前記重要度に応じて、前記寄生素子を縮退させる割合である縮退率を算出し、該縮退率で前記寄生素子を縮退させる、プログラム。
【請求項１３】
請求項１２に記載のプログラムにおいて、
前記作成処理では、前記重要度が高いほど、前記縮退率を低くする、プログラム。
【請求項１４】
請求項１１ないし１３のいずれか１項に記載のプログラムにおいて、
前記算出処理では、前記対象経路に流れる電流量、前記対象経路のファンアウト、および、前記対象経路内のトランジスタのオン抵抗値のうちの少なくとも一つを前記重要度として算出する、プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路シミュレーションを行うためのシミュレーションモデルを作成する回路設計装置、モデル作成方法およびプログラムに関する。
【背景技術】
【０００２】
半導体集積回路などの回路の設計段階において、その回路内の各経路の動作を検証する回路シミュレーションが行われることがある。回路シミュレーションでは、動作を検証する経路上の素子を縮退させることで、回路シミュレーションの工数（シミュレーションに係る時間）を短縮することができる。なお、縮退とは、複数の素子をその複数の素子と同等な機能を有する一つの素子に纏めたり、検証結果に与える影響がない（または、少ない）素子を削除したりして、経路上の素子の数を減少させる処理のことである。
【０００３】
上記の縮退を行うことで回路シミュレーションの工数を短縮させる縮退技術には、特許文献１に記載の集積回路設計システムがある。
【０００４】
特許文献１に記載の集積回路設計システムでは、論理回路を、シミュレーションを行うための基本プリミティブに変換する。また、基本プリミティブ内のディレイ段数に影響を与えることがない素子を削除する。これにより、基本プリミティブ内の素子を縮退させることが可能になり、回路シミュレーションの工数を短縮させることが可能になる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−４２４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の集積回路設計システムのような縮退技術は、シミュレーションの精度の低下を抑制しながら、シミュレーションの工数を短縮することができないという問題があることを本願発明者は明らかにした。
【０００７】
つまり、縮退によって減少される素子の割合を上げるほど、回路内の素子の数が減るので、回路シミュレーションの工数を短縮させることが可能になるが、シミュレーション結果に生じる誤差が大きくなり、回路シミュレーションの精度が低下する。したがって、回路シミュレーションの工数を短縮させることと、回路シミュレーションの精度の低下を抑制することとがトレード・オフの関係となり、シミュレーションの精度の低下を抑制しながら、シミュレーションの工数を短縮することができない。
【課題を解決するための手段】
【０００８】
本発明による回路設計装置は、回路の動作を検証するシミュレーションを行うためのシミュレーションモデルを作成する回路設計装置であって、前記回路の設計情報を受け付ける入力部と、前記入力部が受け付けた設計情報に基づいて、前記回路内の対象経路の重要度を算出する算出部と、前記算出部が算出した重要度に応じて、前記対象経路内の寄生素子を縮退させて前記シミュレーションモデルを作成する作成部と、を有する。
【０００９】
また、本発明による回路設計装置は、回路の動作を検証するシミュレーションを行うためのシミュレーションモデルを作成する回路設計装置であって、前記回路の設計情報を受け付ける入力部と、前記入力部が受け付けた設計情報に基づいて、前記回路内の対象経路に関する所定のパラメータを算出する算出部と、前記算出部が算出したパラメータに基づいて、前記対象経路内の寄生素子を縮退させて前記シミュレーションモデルを作成する作成部と、を有する。
【００１０】
また、本発明による回路設計装置は、回路の動作を検証するシミュレーションを行うためのシミュレーションモデルを作成する回路設計装置であって、前記回路の設計情報を受け付ける入力部と、前記入力部が受け付けた設計情報に基づいて、前記回路内の各ノード間を接続する経路のそれぞれについて、該経路の重要度を算出する算出部と、前記経路のそれぞれについて、該経路について前記算出部が算出した重要度に応じて、該経路内の寄生素子を縮退させて、前記シミュレーションモデルを作成する作成部と、を有する。
【００１１】
また、本発明によるモデル作成方法は、回路の動作を検証するシミュレーションを行うためのシミュレーションモデルを作成するモデル作成方法であって、前記回路の設計情報を受け付ける入力ステップと、前記受け付けられた設計情報に基づいて、前記回路内の対象経路の重要度を算出する算出ステップと、前記算出された重要度に応じて、前記対象経路内の寄生素子を縮退させて前記シミュレーションモデルを作成する作成ステップと、を有する。
【００１２】
また、本発明によるプログラムは、回路の動作を検証するシミュレーションを行うためのシミュレーションモデルを作成するための処理をコンピュータに実行させるためのプログラムであって、前記回路の設計情報を受け付ける入力処理と、前記受け付けられた設計情報に基づいて、前記回路内の対象経路の重要度を算出する算出処理と、前記算出された重要度に応じて、前記対象経路内の寄生素子を縮退させて前記シミュレーションモデルを作成する作成処理と、を前記コンピュータに実行させる。
【発明の効果】
【００１３】
本発明によれば、回路内の経路の重要度（または、経路に関するパラメータ）に応じて、その経路上の寄生素子が縮退されるので、回路シミュレーションの精度に与える影響が大きい経路ほど寄生素子を多くすることが可能になり、シミュレーションの精度の低下を抑制しながら、シミュレーションの工数を短縮することが可能になる。
【図面の簡単な説明】
【００１４】
【図１】本発明による一実施形態の回路設計装置の構成を示したブロック図である。
【図２】対象経路の一例を示した回路図である。
【図３】対象経路の他の例を示した回路図である。
【図４】回路設計装置の動作例を説明するためのフローチャートである。
【図５】相関情報の一例を示した説明図である。
【図６Ａ】寄生素子が縮退された対象経路の一例を示した回路図である。
【図６Ｂ】寄生素子が縮退された対象経路の他の例を示した回路図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について図面を参照して説明する。なお、以下の説明では、同じ機能を有する構成には同じ符号を付け、その説明を省略する場合がある。
【００１６】
先ず、本発明による一実施形態の回路設計装置の構成について詳細に説明する。
【００１７】
図１は、本実施形態の回路設計装置の構成を示したブロック図である。図１において、回路設計装置１は、入力部１１と、算出部１２と、作成部１３とを有する。また、回路設計装置１は、回路の設計情報（ネットリスト）を記憶する記憶装置２と相互に接続可能である。
【００１８】
入力部１１には、記憶装置２から設計情報を受け付ける。
【００１９】
算出部１２は、入力部１１が受け付けた設計情報に基づいて、設計情報が示す回路内の対象経路に関する所定のパラメータを、その対象経路の重要度として算出する。
【００２０】
対象経路としては、例えば、設計情報が示す回路内の各ノードを接続する経路（ネット）のそれぞれを用いることができる。また、対象経路は、それらの経路のうちの予め定められた経路でもよい。なお、対象経路は、その対象経路の両端にあるノードを含んでもよい。
【００２１】
対象経路が複数ある場合、算出部１２は、複数の対象経路のそれぞれについて、その対象経路の重要度を算出する。
【００２２】
パラメータ（重要度）としては、例えば、第１のパラメータである、対象経路に流れる電流量、第２のパラメータである、対象経路のＦＡＮＯＵＴ（ファンアウト）、および、第３パラメータである、対象経路内のトランジスタのＯＮ（オン）抵抗値などが挙げられる。なお、算出部１２は、第１〜第３のパラメータのうちの少なくとも一つを、重要度として算出すればよい。
【００２３】
作成部１３は、算出部１２が算出した重要度に応じて、その重要度を有する対象経路内の寄生素子を縮退させて、回路の動作を検証するシミュレーションを行うためのシミュレーションモデルを作成する。なお、本実施形態では、縮退は、複数の寄生素子を、その複数の寄生素子と同等な機能を有する素子に纏めることである。
【００２４】
より具体的には、先ず、作成部１３は、対象経路のそれぞれについて、その対象経路について算出部１２が算出した重要度に応じて、その対象経路内の寄生素子を縮退させる割合である縮退率を決定する。ここで、作成部１３は、重要度が高いほど、縮退率を小さくすることが望ましい。
【００２５】
続いて、作成部１３は、対象経路のそれぞれについて、その対象経路について決定された縮退率でその対象経路内の寄生素子を縮退させて、シミュレーションモデルを作成する。
【００２６】
次に、算出部１２の詳細な説明を行う。
【００２７】
先ず、算出部１２は、入力部１１が受け付けた設計情報に基づいて、設計情報が示す回路内の対象経路を特定する。
【００２８】
図２は、対象経路の一例を示した回路図である。図２において、対象経路は、第１インバータ２１と、第２インバータ２２と、寄生素子である寄生抵抗素子３１〜３５および寄生容量素子４１〜４６と、を有する。
【００２９】
第１インバータ２１および第２インバータ２２それぞれは、ノードであり、ＰＭＯＳトランジスタ５３およびＮＭＯＳトランジスタ５４を有する。
【００３０】
ＰＭＯＳトランジスタ５３のソースは、電源端子ＶＤＤと接続されている。ＮＭＯＳトランジスタ５４のソースは、接地電位端子ＧＮＤと接続されている。ＰＭＯＳトランジスタ５３およびＮＭＯＳトランジスタ５４のそれぞれのゲートは、共通化され、インバータの入力端子を形成している。また、ＰＭＯＳトランジスタ５３およびＮＭＯＳトランジスタ５４のそれぞれのドレインは、共通化され、インバータの出力端子を形成している。
【００３１】
第１インバータ２１および第２インバータ２２は、直列に接続されている。より具体的には、第１インバータ２１の出力端子と第２インバータ２２の入力端子とが接続されている。これにより、第１インバータ２１が入力側のインバータとなり、第２インバータ２２が出力側のインバータとなる。
【００３２】
寄生抵抗素子３１〜３５は、第１インバータ２１および第２インバータ２２を接続する配線上に存在する寄生抵抗素子である。なお、寄生抵抗素子３１〜３５のそれぞれの抵抗値は、１０Ωであるとしている。
【００３３】
寄生容量素子４１〜４６は、第１インバータ２１と第２インバータ２２とを接続する配線上に存在する寄生容量素子である。なお、寄生容量素子４１〜４６のそれぞれの容量は、１０ｆＦであるとしている。
【００３４】
ここで、寄生抵抗素子３１および寄生容量素子４２の組と、寄生抵抗素子３２および寄生容量素子４３の組と、寄生抵抗素子３３および寄生容量素子４４の組と、寄生抵抗素子３４および寄生容量素子４５の組と、寄生抵抗素子３５および寄生容量素子４６の組のそれぞれは、積分回路を形成している。なお、寄生容量素子４１は、寄生抵抗素子との組みを作らない素子である。
【００３５】
以下、特に断りのない限り対象経路は、図２で示した経路を用いるものとする。
【００３６】
算出部１２は、その特定した対象経路に関する所定のパラメータ（重要度）として、第１のパラメータ、第２のパラメータおよび第３のパラメータのうちの少なくとも一つを算出する。
【００３７】
第１のパラメータは、上述のように、対象経路に流れる電流量である。対象経路の第１インバータ２１に入力される電圧の状態が切り替わり、第１インバータ２１内のＰＭＯＳトランジスタ５３またはＮＭＯＳトランジスタ５４がＯＮ（オン）状態となると、寄生容量素子４１〜４６と第２インバータ２２のゲートを充放電するための電流が対象経路に流れる。算出部１２は、この対象経路に流れる電流の大きさを、対象経路に流れる電流量として算出する。
【００３８】
対象経路に流れる電流量は、電源電位、第１インバータ２１のゲート容量、第２インバータ２２のＯＮ抵抗値、寄生抵抗素子３１〜３５のそれぞれの抵抗値の和である寄生抵抗値、および、寄生容量素子４１〜４６のそれぞれの容量の和である寄生容量に応じて決定される。算出部１２は、これらの値を用いて、対象経路に流れる電流量を算出してもよいし、例えば、電源電位／（第２インバータ２２のＯＮ抵抗値＋寄生抵抗値）などのような簡便な算出式を用いて、対象経路に流れる電流量を算出してもよい。
【００３９】
なお、算出部１２は、第１のパラメータとして、ＰＭＯＳトランジスタ５３がオン状態になった時に対象経路に流れる電流量を算出してもよいし、ＮＭＯＳトランジスタ５４がオン状態になった時に対象経路に流れる電流量を算出してもよい。また、算出部１２は、第１のパラメータとして、ＰＭＯＳトランジスタ５３がオン状態になった時に対象経路に流れる電流量と、ＮＭＯＳトランジスタ５４がオン状態になった時に対象経路に流れる電流量との大きい方を、対象経路に流れる電流量として算出してもよい。
【００４０】
対象経路に流れる電流量が大きいほど、第２インバータ２２を高速に駆動する意図があると見なせる。このため、対象経路に流れる電流量が大きいほど、対象経路の重要度は高いと見なせる。
【００４１】
第２のパラメータは、上述のように、対象経路のＦＡＮＯＵＴである。ＦＡＮＯＵＴは、負荷側回路の容量が駆動側回路の容量の何個分に相当するかを表す値、つまり、（第２インバータ２２のゲート容量＋経路の寄生容量）／（第１インバータ２１のゲート容量）で算出される値である。なお、第１インバータ２１および第２インバータ２２のゲート容量のそれぞれは、自インバータに含まれるＰＭＯＳトランジスタ５３およびＮＭＯＳトランジスタ５４のそれぞれのゲート容量の和である。
【００４２】
ＦＡＮＯＵＴが大きいほど、第２インバータ２２を高速に駆動する意図があると見なせる。このため、ＦＡＮＯＵＴが大きいほど、対象経路の重要度は高くなる。
【００４３】
また、ＦＡＮＯＵＴが大きいほど、第２インバータ２２に入力される電圧の波形が鈍くなり、第２インバータ２２の出力先のネットに入力される電圧の波形が鈍くなる。波形の鈍りが大きいほど、波形形状に対する、出力先のネット内の容量素子の駆動速度や第２インバータ２２の貫通電流の追従性が高くなり、少しでも波形の鈍りが大きくなると、出力先のネット内の容量素子の駆動速度が急激に落ちたり、第２インバータ２２の貫通電流が急激に大きくなったりするなどの問題が発生する。
【００４４】
また、ＦＡＮＯＵＴが小さいほど、第２インバータ２２に入力される電圧の波形の鈍りが小さいので、出力先のネット内の容量素子を駆動したり、第２インバータ２２の貫通電流を抑制したりするのに十分な能力を有することになる。
【００４５】
したがって、波形の鈍りの観点からも、ＦＡＮＯＵＴが大きいほど、対象経路の重要度を高いと見なし、縮退率を小さくすることが適切であることが分かる。
【００４６】
第３のパラメータは、対象経路内のトランジスタ（つまり、ＰＭＯＳトランジスタ５３およびＮＭＯＳトランジスタ５４）のＯＮ抵抗値である。なお、算出部１２は、第１インバータ２１および第２インバータ２２のそれぞれに含まれるＰＭＯＳトランジスタ５３およびＮＭＯＳトランジスタ５４のそれぞれのうち、いずれかのトランジスタのＯＮ抵抗値を算出すればよい。
【００４７】
トランジスタのＯＮ抵抗値が小さいほど、第２インバータ２２を高速に駆動する意図があると見なせる。このため、トランジスタのＯＮ抵抗値が小さいほど、対象経路の重要度は高くなる。
【００４８】
また、設計情報が示す回路に複数の対象経路が含まれる場合、算出部１２は、その複数の対象経路のそれぞれについて、同じパラメータを重要度として算出してもよいし、対象経路ごとに予め定められた条件に従って、重要度として算出するパラメータを決定してもよい。
【００４９】
例えば、図２で示された対象経路が複数あり、その複数の対象経路が直列に接続されている場合、算出部１２は、最後段の対象経路については、重要度としてＯＮ抵抗を算出し、その他の対象経路については、重要度としてＦＡＮＯＵＴを算出する。
【００５０】
また、対象経路が途中で分岐されている場合、算出部１２は、分岐点に応じて対象経路を複数の経路に分け、その複数の経路のそれぞれについて重要度を算出してもよい。
【００５１】
図３は、分岐点を有する対象経路の一例を示した回路図である。図３において、対象経路は、第１インバータ２１と、第２インバータ２２と、第３インバータ２３と、第４インバータ２４と、複数の寄生抵抗素子３０と、複数の寄生容量素子４０とを有する。なお、第３インバータ２３および第４インバータ２４のそれぞれは、第１インバータ２１と同じ構成を有する。
【００５２】
第１インバータ２１と第２インバータ２２とを接続する配線は、分岐点２５で分岐されている。第３インバータ２３および第４インバータ２４のそれぞれの入力端子は、分岐点２５と接続されている。これにより、第３インバータ２３および第４インバータ２４は、出力側のインバータとなる。
【００５３】
寄生抵抗素子３０および寄生容量素子４０は、第１インバータ２１と第２インバータ２２とを接続する配線、分岐点２５と第３インバータ２３とを接続する配線、および、分岐点２５と第４インバータ２４とを接続する配線上に、それぞれ複数存在する。
【００５４】
なお、寄生抵抗素子３０のそれぞれの抵抗値は、１０Ωであるとし、寄生容量素子４０のそれぞれの容量は、１０ｆＦであるとしている。また、第１インバータ２１と分岐点までの経路には、１００ｍＡの電流が流れるものとする。さらに、分岐点２５から第２インバータ２２までの経路には、５０ｍＡが流れ、分岐点２５から第３インバータ２３までの経路には、３０ｍＡが流れ、分岐点２５から第４インバータ２４までの経路には、２０ｍＡが流れるものとする。
【００５５】
対象経路が図３で示した経路の場合、算出部１２は、対象経路を、第１インバータ２１から分岐点２５までの第１経路と、分岐点２５から第２インバータ２２までの第２経路と、分岐点２５から第３インバータ２３までの第３経路と、分岐点２５から第４インバータ２４までの第４経路とに分ける。算出部１２は、第１経路〜第４経路のそれぞれについて、その経路に流れる電流量、つまり、１００ｍＡ、５０ｍＡ、３０ｍＡおよび２０ｍＡのそれぞれを重要度として算出する。
【００５６】
かくして、本実施形態による回路設計装置は、回路の設計情報を受け付ける入力部（１１）と、入力部（１１）が受け付けた設計情報に基づいて、回路内の対象経路の重要度を算出する算出部（１２）と、算出部（１２）が算出した重要度に応じて、対象経路内の寄生素子（３０〜３５、４０〜４６）を縮退させて、シミュレーションモデルを作成する作成部（１３）とを有して構成されている。
【００５７】
また、回路設計装置は、回路の設計情報を受け付ける入力部（１１）と、入力部（１１）が受け付けた設計情報に基づいて、回路内の対象経路に関する所定のパラメータを算出する算出部（１２）と、算出部（１２）が算出したパラメータに応じて、対象経路内の寄生素子（３０〜３５、４０〜４６）を縮退させて、シミュレーションモデルを作成する作成部（１３）とを有して構成されている。
【００５８】
また、回路設計装置は、回路の設計情報を受け付ける入力部（１１）と、入力部（１１）が受け付けた設計情報に基づいて、回路内の各ノード間を接続する経路のそれぞれについて、その経路の重要度を算出する算出部（１２）と、回路内の各ノード間を接続する経路のそれぞれについて、その経路について算出部（１２）が算出した重要度に応じて、その経路内の寄生素子を縮退させて、シミュレーションモデルを作成する作成部（１３）を有して構成されている。
【００５９】
また、作成部（１３）が、重要度に応じて寄生素子を縮退させる割合である縮退率を算出し、その縮退率で寄生素子を縮退するように構成されている。
【００６０】
また、作成部（１３）が、重要度が大きいほど縮退率を小さくするように構成されている。
【００６１】
また、算出部（１２）が、対象経路に流れる電流量、対象経路のＦＡＮＯＵＴ、および、対象経路内のトランジスタのＯＮ抵抗のうちの少なくとも一つを重要度として算出するように構成されている。
【００６２】
次に動作を説明する。
【００６３】
図４は、回路設計装置の動作例を説明するためのフローチャートである。
【００６４】
ステップＳ４０１では、入力部１１は、記憶装置２から設計情報を受け付け、その設計情報を算出部１２に出力する。算出部１２は、設計情報を受け付けると、ステップＳ４０２を実行する。
【００６５】
ステップＳ４０２では、算出部１２は、設計情報を解析して、その設計情報が示す回路内の対象経路を特定する。以下では、図２で示した対象経路が特定されたものとする。算出部１２は、ステップＳ４０２を終了すると、ステップＳ４０３を実行する。
【００６６】
ステップＳ４０３では、算出部１２は、対象経路の重要度を算出する。
【００６７】
例えば、算出部１２は、設計情報に基づいて、電源電位、第２インバータ２２のＯＮ抵抗値および対象経路の寄生抵抗値を求め、それらの値を、算出式「電源電位／（第２インバータ２２のＯＮ抵抗値＋寄生抵抗値）」に代入して、対象経路に流れる電流量を重要度として算出する。
【００６８】
算出部１２は、対象経路の重要度を算出すると、その対象経路を特定する識別情報を生成し、その識別情報および重要度を対応付けた重要度ファイルを作成する。算出部１２は、重要度ファイルと設計情報とを作成部１３に出力する。作成部１３は、重要度ファイルおよび設計情報を受け付けると、ステップＳ４０４を実行する。
【００６９】
ステップＳ４０４では、作成部１３は、重要度ファイル内の重要度が高いほど低くなるような縮退率を決定する。例えば、作成部１３は、重要度に所定の演算を行うことで、縮退率を決定してもよいし、重要度と縮退率との関係を示した相関情報に基づいて縮退率を決定してもよい。
【００７０】
図５は、重要度と縮退率との関係を示した相関情報の一例である。図４において、相関情報５００では、縮退率５０１と、重要度である、電流量５０２、ＦＡＮＯＵＴ５０３およびＯＮ抵抗５０４とが縮退率５０１ごとに対応付けられている。
【００７１】
縮退率５０１は、対象経路内の寄生素子を縮退させる割合を示す。なお、縮退率５０１は、０％も含む。また、縮退率５０１「０％」は、縮退を行わないことを示す。
【００７２】
電流量５０２は、重要度の一例であり、対象経路を流れる電流量である。ＦＡＮＯＵＴ５０３は、重要度の一例であり、対象経路のＦＡＮＯＵＴである。ＯＮ抵抗５０４は、重要度の一例であり、対象経路内のトランジスタのＯＮ抵抗である。
【００７３】
作成部１３は、図５で示した相関情報を用いる場合、その相関情報において、重要度ファイル内の重要度に対応付けられた縮退率を、対象経路内の寄生素子を縮退させる割合である縮退率として決定する。なお、相関情報は、作成部１３が予め保持していてもよいし、記憶装置２に記憶されていてもよい。また、相関情報は、回路設計装置がメモリなどの記録装置を有していれば、その記録装置に記録されていてもよい。
【００７４】
また、作成部１３は、重要度に所定の演算を行うことで縮退率を決定する場合、重要度であるパラメータの種類（第１のパラメータ〜第３のパラメータ）ごとに異なる演算式を用いる。
【００７５】
作成部１３は、縮退率を決定すると、ステップＳ４０５を実行する。
【００７６】
ステップＳ４０５では、作成部１３は、設計情報から、重要度ファイル内の識別情報で特定される対象経路を検索する。作成部１３は、その検索された対象経路内の寄生素子をステップＳ４０４で決定した縮退率で縮退させ、その寄生素子を縮退した設計情報を、シミュレーションモデルとして作成する。
【００７７】
なお、作成部１３は、寄生抵抗素子および寄生容量素子の組をその縮退率で縮退させ、組を作らない寄生容量素子の数は減らさなくてもよい。また、作成部１３は、寄生抵抗素子および寄生容量素子のそれぞれをその縮退率で縮退させてもよい。
【００７８】
図６Ａおよび６Ｂは、寄生素子が縮退した対象経路の一例を示した回路図である。
【００７９】
図６Ａでは、縮退率が４０％の場合、つまり、５組の寄生抵抗素子および寄生容量素子が３組になった場合における対象経路が示されている。また、図６Ｂでは、縮退率が６０％の場合、つまり、５組の寄生抵抗素子および寄生容量素子が２組になった場合における対象経路が示されている。
【００８０】
図６Ａでは、第１インバータ２１および第２インバータ２２を接続する配線には、寄生抵抗素子３１ａ〜３３ａと、寄生容量素子４１ａ〜４４ａとを有する。
【００８１】
寄生抵抗素子３１ａ〜３３ａは、図２で示した寄生抵抗素子３１〜３５が纏められた素子である。寄生抵抗素子３１ａ〜３３ａのそれぞれの抵抗値は、図６Ａで示した対象経路の寄生抵抗値が図２で示した対象経路の寄生抵抗値と等しくなるような値を有する。例えば、寄生抵抗素子３１ａの抵抗値が１６Ωであり、寄生抵抗素子３２ａおよび３３ａの抵抗値が１７Ωになる。
【００８２】
また、寄生容量素子４１ａ〜４４ａは、図２で示した寄生容量素子４１〜４６が纏められた素子である。寄生容量素子４１ａ〜４４ａのそれぞれの容量は、図６Ａで示した対象経路の寄生容量が、図２で示した対象経路の寄生容量と等しくなるような値を有する。例えば、寄生容量素子４１ａ〜４４ａのそれぞれの容量が１５ｆＦになる。
【００８３】
また、図６Ｂでは、第１インバータ２１および第２インバータ２２を接続する配線には、寄生抵抗素子３１ｂおよび３２ｂと、寄生容量素子４１ｂ〜４３ｂとを有する。
【００８４】
寄生抵抗素子３１ｂおよび３２ｂは、図２で示した寄生抵抗素子３１〜３５が纏められた素子である。寄生抵抗素子３１ｃおよび３２ｂのそれぞれの抵抗値は、図６Ｂで示した対象経路の寄生抵抗値が図２で示した対象経路の寄生抵抗値と等しくなるような値を有する。例えば、寄生抵抗素子３１ｂおよび３２ｂの抵抗値が２５Ωになる。
【００８５】
また、寄生容量素子４１ｂ〜４３ｂは、図２で示した寄生容量素子４１〜４６が纏められた素子である。寄生容量素子４１ｂ〜４３ｂのそれぞれの容量は、図６Ｃで示した対象経路の寄生容量が、図２で示した対象経路の寄生容量と等しくなるような値を有する。例えば、寄生容量素子４１ｂ〜４３ｂのそれぞれの容量が２０ｆＦになる。
【００８６】
図６Ｂで示した対象経路は、図６Ａで示した対象経路より縮退率が大きいので、シミュレーションの工数を少なくすることができる。一方、図６Ａで示した対象経路は、図６Ｂで示した対象経路より縮退率が小さいので、誤差の少ない精密なシミュレーションを行うことができる。
【００８７】
次に効果を説明する。
【００８８】
本実施形態によれば、入力部１１は、回路の設計情報を受け付ける。算出部１２は、入力部１１が受け付けた設計情報に基づいて、回路内の対象経路の重要度を算出する。作成部１３は、算出部１２が算出した重要度に応じて、対象経路内の寄生素子を縮退させて、シミュレーションモデルを作成する。なお、対象経路の重要度の代わりに、対象経路に関するパラメータを用いてもよい。また、対象経路として、回路内の各ノード間を接続する経路のそれぞれを用いることもできる。
【００８９】
この場合、回路内の経路の重要度（または、経路に関するパラメータ）に応じて、その経路上の寄生素子が縮退されるので、回路シミュレーションの精度に与える影響が大きい経路ほど寄生素子を多くすることが可能になり、シミュレーションの精度の低下を抑制しながら、シミュレーションの工数を短縮することが可能になる。
【００９０】
また、本実施形態では、作成部１３は、重要度に応じて寄生素子を縮退させる割合である縮退率を算出し、その縮退率で寄生素子を縮退する。
【００９１】
この場合、重要度を適切にシミュレーション結果に反映させることが可能になる。
【００９２】
また、本実施形態では、作成部１３は、重要度が大きいほど縮退率を小さくするように構成されている。
【００９３】
この場合、重要な経路ほど精密にシミュレーションを行うことが可能になるので、適切にシミュレーションの精度の低下を抑制しながら、シミュレーションの工数を短縮することが可能になる。
【００９４】
なお、以上説明した回路設計装置の機能は、その機能を実現するためのプログラムを、コンピュータにて読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータに読み込ませ、実行するものであってもよい。コンピュータにて読み取り可能な記録媒体とは、フレキシブルディスク、光磁気ディスク、ＣＤ−ＲＯＭ等の記録媒体、コンピュータシステムに内蔵されるハードディスク装置等の記録装置を指す。
【００９５】
また、回路設計装置の機能を実現するためのプログラムを記録した記録媒体も本発明の一実施形態である。
【００９６】
以上説明した実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。
【００９７】
例えば、記憶装置２は、回路設計装置１とは別体になっていたが、回路設計装置１に記憶部として組み込まれていてもよい。
【００９８】
また、回路設計装置１は、作成部１３が作成したシミュレーションモデルを用いて、回路シミュレーションを実行する実行部を有していてもよい。
【００９９】
また、算出部１２が算出する所定のパラメータは、第１〜第３のパラメータに限らず適宜変更可能である。
【符号の説明】
【０１００】
１        回路設計装置
２        記憶装置
１１      入力部
１２      算出部
１３      作成部
【図１】
2010262579.tif 000003
【図２】
2010262579.tif 000004
【図３】
2010262579.tif 000005
【図４】
2010262579.tif 000006
【図５】
2010262579.tif 000007
【図６Ａ】
2010262579.tif 000008
【図６Ｂ】
2010262579.tif 000009