(57)【要約】【課題】簡単な構成で、画像の書き込み処理時のチラツキおよび表示ムラを低減した液晶表示装置の実現。【解決手段】ドットマトリクス型の液晶表示素子10と、表示素子の画素をパッシブ駆動する駆動回路26,27と、駆動回路に複数の異なる駆動電圧を供給する多電圧電源23と、を備える液晶表示装置であって、駆動回路は、表示素子の第１電極に印加するライン選択電圧及びライン非選択電圧を出力するコモンドライバ26と、表示素子の第２電極に印加するデータ選択電圧及びデータ非選択電圧を出力するセグメントドライバ27と、を備え、多電圧電源は、ライン非選択電圧を基準にして、ライン選択電圧、データ選択電圧及びデータ非選択電圧を生成する。【選択図】図１３
2010102160.tif 000002
【特許請求の範囲】
【請求項１】
ドットマトリクス型の液晶表示素子と、
前記表示素子の画素をパッシブ駆動する駆動回路と、
前記駆動回路に、複数の異なる駆動電圧を供給する多電圧電源と、を備える液晶表示装置であって、
前記駆動回路は、
前記表示素子の第１電極に印加するライン選択電圧及びライン非選択電圧を出力するコモンドライバと、
前記表示素子の第２電極に印加するデータ選択電圧及びデータ非選択電圧を出力するセグメントドライバと、を備え、
前記多電圧電源は、前記ライン非選択電圧を基準にして、前記ライン選択電圧、前記データ選択電圧及び前記データ非選択電圧を生成することを特徴とする液晶表示装置。
【請求項２】
前記多電圧電源は、基準電位に対応して前記ライン非選択電圧を生成するライン非選択電圧生成回路を備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記多電圧電源は、前記ライン非選択電圧に第１所定電圧値を加算した電圧を生成する加算回路、および前記ライン非選択電圧から第２所定電圧値を減算した電圧を生成する減算回路と、を備えることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記ライン非選択電圧生成回路、前記加算回路および前記減算回路は、オペアンプ回路を備えることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記第１所定電圧値と前記第２所定電圧値は、等しいことを特徴とする請求項３に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドットマトリクス型の液晶表示素子を有する液晶表示装置に関する。
【背景技術】
【０００２】
近年、電源を切っても表示内容を保持できる書換え可能な表示デバイスとし、各企業および大学などにおいて電子ペーパーの開発が盛んに進められている。電子ペーパーの表示方式には各種の方式があるが、そのうちの有力な方式の１つに液晶表示素子を使用する方式がある。液晶のうちでも、特にコレステリック液晶は、半永久的な表示保持（メモリ性）や鮮やかなカラー表示、高コントラスト、高解像度といった優れた特徴を有している。以下、コレステリック液晶表示素子を例として説明を行う。
【０００３】
コレステリック液晶は、カライラルネマティック液晶とも称されることがあり、ネマティック液晶にキラル性の添加剤（カイラル材）を比較的多く（数十％）添加することにより、ネマティック液晶の分子がらせん状のコレステリック相を形成する液晶である。
【０００４】
図１は、コレステリック液晶の状態を説明する図である。図１に示すように、コレステリック液晶を利用した表示素子１０は、上側基板１１と、コレステリック液晶層１２と、下側基板１３と、有する。コレステリック液晶には、図１の（Ａ）に示すように入射光を反射するプレーナ状態と、図１の（Ｂ）に示すように入射光を反射するフォーカルコニック状態と、があり、これらの状態は、無電界下でも安定してその状態が保持される。
【０００５】
プレーナ状態の時には、液晶分子のらせんピッチに応じた波長の光を反射する。反射が最大となる波長λは、液晶の平均屈折率ｎ、らせんピッチｐから次の式で表される。
【０００６】
λ＝ｎ・ｐ
一方、反射帯域Δλは、液晶の屈折率異方性Δｎにより大きく異なる。
【０００７】
プレーナ状態の時には、入射光が反射するので「明」状態、すなわち白を表示することができる。一方、フォーカルコニック状態の時には、下側基板１３の下に光吸収層を設けることにより、液晶層を透過した光が吸収されるので「暗」状態、すなわち黒を表示することができる。また、中間的な強さの電界を印加し、急激に電界を除去すると、プレーナ状態とフォーカルコニック状態が混在し、中間調の表示が可能となる。
【０００８】
以上の現象を利用して、表示を行う。
【０００９】
カラー表示素子は、反射の中心波長が青色、緑色および赤色の３枚のパネルを積層し、最下層のパネルの下側に光吸収層を設けることにより実現される。
【００１０】
コレステリック液晶のようなメモリ性液晶を使用した表示素子で表示を行う場合には、前の表示状態にかかわらず全画素を同じ初期状態にする初期化（リセット）処理を行った後、各画素を階調に応じた状態にする書き込み処理を行う。
【００１１】
コレステリック液晶表示素子を使用したドットマトリクス型表示装置は、コストを考慮して、単純マトリクス構造のパネルを採用し、パッシブ駆動方式が用いられ、駆動回路は汎用のＳＴＮドライバで構成するのが一般的である。汎用ドライバは、正極フェーズの選択電圧と非選択電圧および負極フェーズの選択電圧と非選択電圧が供給され、各極性フェーズで選択電圧と非選択電圧の一方を選択して出力可能である。液晶表示装置において、駆動回路のドライバが供給する電流はそれほど大きくないため、ドライバに供給する電圧は、高電圧の電源からオペアンプを利用して生成するのが一般的である。
【００１２】
単純マトリクス型表示装置の表示パネルは、液晶表示素子の上側基板および下側基板にそれぞれ平行に複数の帯状電極を設け、上側基板の帯状電極と下側基板の帯状電極が交差するように配置する。上側帯状電極と下側帯状電極の交差部に画素が形成される。一方の基板の帯状電極を駆動するドライバをセグメントドライバ、他方の基板の帯状電極を駆動するドライバをコモンドライバと称する。コモンドライバは、１本の電極に選択電圧を印加し、残りの電極に非選択電圧を印加し、選択電圧を印加する電極の位置を順次変化させるスキャンを行う。セグメントドライバは、コモンドライバによる選択電圧の印加に応じて、選択電圧の印加されるラインの各画素に選択電圧または非選択電圧を印加する。ここでは、コモンドライバが駆動する電極を第１電極（スキャンライン）、セグメントドライバが駆動する電極を第２電極（データライン）と称する。
【００１３】
【特許文献１】特開２００１−１８４０３５号公報
【特許文献２】国際公開ＷＯ２００７／１１０９４９Ａ１
【発明の開示】
【発明が解決しようとする課題】
【００１４】
コレステリック液晶を応用したカラー表示装置は、赤、緑、青の３つのパネルを積層し、単純マトリクス構造のパネルを採用することにより製造コストを抑制することができる。単純マトリクス構造を駆動する場合、駆動電力が、各画素にスイッチング素子を設けるアクティブマトリクス構造と異なり、パネルサイズに比例して増加する。特に、赤、緑、青の３つのパネルを積層した大画面表示装置の場合には、駆動時の電力負荷が大きくなり、電源電圧に変動を生じる。
【００１５】
単純マトリクス構造のパネルをパッシブ駆動する場合、コモンドライバが選択電圧を印加する電極（ライン）は１本のみであり、残りのラインには非選択電圧が印加される。このように、非選択電圧が印加されるラインが大部分であるため、コモンドライバの非選択電圧を供給する電源の負荷がほかの電源の負荷より大きくなる。このため、コモンドライバの非選択電圧を供給する電源は電圧変動を生じやすい。
【００１６】
単純マトリクス構造のパネルをパッシブ駆動する場合、コモンドライバの選択電圧が印加されるライン以外、すなわちスキャンライン以外の画素には、コモンドライバの非選択電圧と、セグメントドライバの選択電圧および非選択電圧との差電圧が印加される。そのため、コモンドライバの非選択電圧が変動すると、画面の大部分において、画素に印加される電圧が変動し、チラツキを生じる。画像の書き込み処理が終了した後は、電極（画素）に電圧は印加されないので、チラツキは発生しない。
【００１７】
また、コレステリック液晶はメモリ性があるため、書き込み処理時に所望の電圧より高い電圧を印加すると反射率が低下し、電圧の印加を停止しても、低下した反射率は元に戻らない。スキャンライン以外のラインには、コモンドライバの非選択電圧と、セグメントドライバの選択電圧および非選択電圧との差電圧が印加される。この差電圧によっては反射率の低下が生じないように電圧が設定される。しかし、書き込み処理時のコモンドライバの非選択電圧が変動すると、画素に印加される差電圧が大きくなる場合が生じる。スキャンライン以外のラインにはこのような差電圧が長時間印加されるため、このような微小な電圧超過が累積して反射率の低下を引き起こす場合がある。この反射率の低下は、表示される画像の明るさの誤差になり、表示ムラを生じる。
【００１８】
開示の実施形態は、簡単な構成で、画像の書き込み処理時のチラツキおよび表示ムラを低減した液晶表示装置を実現する。
【課題を解決するための手段】
【００１９】
実施形態の液晶表示装置は、ドットマトリクス型の液晶表示素子と、表示素子の画素をパッシブ駆動する駆動回路と、駆動回路に複数の異なる駆動電圧を供給する多電圧電源と、を備える液晶表示装置であって、駆動回路は、表示素子の第１電極に印加するライン選択電圧及びライン非選択電圧を出力するコモンドライバと、表示素子の第２電極に印加するデータ選択電圧及びデータ非選択電圧を出力するセグメントドライバと、を備え、多電圧電源は、ライン非選択電圧を基準にして、ライン選択電圧、データ選択電圧及びデータ非選択電圧を生成する。
【発明の効果】
【００２０】
実施形態の液晶表示装置は、画像の書き込み処理時のチラツキおよび表示ムラが低減される。
【発明を実施するための最良の形態】
【００２１】
まず、実施形態の液晶表示装置の概略構成および従来技術について説明する。
【００２２】
なお、実施形態の液晶表示装置を説明において、特許文献２などに記載された従来技術は、参照され、組み入れられるものとする。
【００２３】
図２は、コレステリック液晶などのメモリ性の表示材料を有するドットマトリクス型の表示素子１０を使用した実施形態の液晶表示装置の全体構成を示す図である。例えば、表示素子１０は、Ａ４判ＸＧＡ仕様で、１０２４×７６８画素を有する。電源２１は、例えば３Ｖ〜５Ｖの電圧を出力する。昇圧部２２は、ＤＣ−ＤＣコンバータなどのレギュレータにより、電源２１からの入力電圧を３６Ｖ〜４０Ｖに昇圧する。多電圧生成部２３は、昇圧された電圧からコモンドライバ２６およびセグメントドライバ２７に供給する複数の電圧を生成する。クロック源２４は、各部の制御に使用するクロックを出力する。ドライバ制御回路２５は、いくつかの制御信号を出力してコモンドライバ２６およびセグメントドライバ２７の制御を行う。走査（スキャン）ラインデータＳＬＤは、コモンドライバ２６がラッチして順にシフトさせるデータである。データ取り込みクロックＸＣＬＫは、セグメントドライバ２７が内部で画像データを転送するためのクロックである。フレーム開始信号ＤＩＯは表示ラインの更新を指示する信号である。パルス極性制御信号ＦＲは、印加電圧の極性反転信号である。スキャンシフト信号ＬＰ_ＣＯＭはコモンドライバ２６において表示ラインの更新を指示する信号である。／ＤＳＰＯＦは、印加電圧の強制オフ（ＯＦＦ）信号である。データラッチ信号ＬＰ_ＳＥＧは、セグメントドライバ２７において表示ラインの更新を指示する信号である。セグメントドライバ２７には、画像データが入力される。
【００２４】
コモンドライバ２６は７６８本の第１電極（スキャンライン）を駆動し、セグメントドライバ２７は１０２４本の第２電極（データライン）を駆動する。ＲＧＢの各画素に与える画像データが異なるため、セグメントドライバ２７は各データラインを独立して駆動する。コモンドライバ２６は、ＲＧＢのラインを共通に駆動する。コモンドライバ２６およびセグメントドライバ２７は、それぞれ汎用の２値出力のＳＴＮドライバが使用される。広く使用されているドライバＩＣには、コモンドライバ用ＩＣおよびセグメントドライバ用ＩＣがあり、さらにモード切替端子に印加する電圧に応じて、コモンドライバとしてもセグメントドライバとしても使用可能なＩＣがある。
【００２５】
図３の（Ａ）から（Ｃ）は、図２の液晶表示装置を動作させた場合の駆動例を示す図である。図３の（Ａ）の例では、コモンドライバ２６は、選択された１番目のスキャンラインにスキャンパルスを印加し、セグメントドライバ２７は、１番目のスキャンラインの画像データに対応したオン／オフ電圧を出力する。図３の（Ｂ）の例では、コモンドライバ２６は、選択された２番目のスキャンラインにスキャンパルスを印加し、セグメントドライバ２７は、２番目のスキャンラインの画像データに対応したオン／オフ電圧を出力する。図３の（Ｃ）の例では、コモンドライバ２６は、選択された３番目のスキャンラインにスキャンパルスを印加し、セグメントドライバ２７は、３番目のスキャンラインの画像データに対応したオン／オフ電圧を出力する。３番目のスキャンラインの画像データは、全画素が黒表示、すなわち横方向の黒ラインである。
【００２６】
図４の（Ａ）は、汎用セグメントドライバの構成を、図４の（Ｂ）は、汎用コモンドライバの構成を示す図である。
【００２７】
図４の（Ａ）に示すように、セグメントドライバは、データレジスタ３１と、ラッチレジスタ３２と、ロジック電圧をＬＣＤ駆動電圧に変換する電圧変換部３３と、出力ドライバ３４と、を有する。ラッチレジスタ３２は、データラッチ信号ＬＰ_ＳＥＧに応じてデータレジスタ３１から１ライン分のデータを取り込む。電圧変換部３３は、ラッチレジスタ３２に取り込まれたデータに対応したＬＣＤ駆動電圧を、出力ドライバ３４から１ライン分同時に出力する。セグメントドライバは、データレジスタ３１と、ラッチレジスタ３２の２ライン分のバッファがあるため、ラッチレジスタ３２のデータが出力されている間に次のラインのデータをデータレジスタ３１に格納することができる。
【００２８】
図４の（Ｂ）に示すように、コモンドライバは、シフトレジスタ４１と、ラッチレジスタ４２と、電圧変換部４３と、出力ドライバ４４と、を有する。シフトレジスタ４１は、スキャンシフト信号ＬＰ_ＣＯＭに応じて、選択するスキャンラインを示すデータをシフトさせる。これにより、画面を１ラインずつ走査する。コモンドライバは、走査用のため、セグメントドライバのように電圧出力中に次のラインのデータを受けて格納するという機能を有さない。
【００２９】
図５の（Ａ）は汎用セグメントドライバの出力電圧を示し、図５の（Ｂ）は汎用コモンドライバの出力電圧を示す。図５の（Ａ）に示すように、汎用セグメントドライバは、データ信号が”１”で、極性制御信号ＦＲが”１”の時にはＶ０を出力し、極性制御信号ＦＲが”０”の時にはＶ５（グランドレベル（ＧＮＤ））を出力し、データ信号が”０”で、極性制御信号ＦＲが”１”の時にはＶ２１を、極性制御信号ＦＲ”０”の時にはＶ３４を出力する。ここで、Ｖ０、Ｖ２１、Ｖ３４、Ｖ５は、外部から汎用セグメントドライバに供給される電圧であり、Ｖ０≧Ｖ２１≧Ｖ３４≧Ｖ５（ＧＮＤ）の制限条件を満たす必要がある。
【００３０】
図５の（Ｂ）に示すように、汎用コモンドライバは、データ信号が”１”で、極性制御信号ＦＲが”１”の時にはＶ５（ＧＮＤ）を出力し、極性制御信号ＦＲが”０”の時にはＶ０を出力し、データ信号が”０”で、極性制御信号ＦＲが”１”の時にはＶ２１を、極性制御信号ＦＲ”０”の時にはＶ３４を出力する。Ｖ０、Ｖ２１、Ｖ３４は、外部から汎用セグメントドライバに供給される電圧であり、Ｖ０≧Ｖ２１≧Ｖ３４≧Ｖ５（ＧＮＤ）の制限条件を満たす必要がある。ここで、セグメントドライバの出力するＶ２１およびＶ３４をＶ２１ＳおよびＶ３４Ｓと、コモンドライバの出力するＶ２１およびＶ３４をＶ２１ＣおよびＶ３４Ｃで表す。
【００３１】
コレステリック液晶を利用した表示装置では、プレーナ状態から中間調レベルに変化させるために印加する階調パルスとしてセグメントドライバ２７およびコモンドライバ２６は、例えば図６の（Ａ）に示すようなパルスを出力する。このようなパルスを印加することにより、画素には図６の（Ｂ）に示すような電圧が印加される。
【００３２】
セグメントドライバ２７には、Ｖ０として２０Ｖが、Ｖ２１ＳおよびＶ３４Ｓとして１０Ｖが、Ｖ５として０Ｖが、供給され、図６の（Ａ）に示すように、正極フェーズ（ＦＲ＝１）では正パルスが、負極フェーズ（ＦＲ＝０）では負パルスが、出力される。
【００３３】
コモンドライバ２６には、Ｖ０として２０Ｖが、Ｖ２１Ｃとして１５Ｖが、Ｖ３４１Ｃとして５Ｖが、Ｖ５として０Ｖが、供給され、図６の（Ａ）に示すように、正極フェーズ（ＦＲ＝１）では負パルスが、負極フェーズ（ＦＲ＝０）では正パルスが、出力される。
【００３４】
図６の（Ａ）のようなパルスが印加されることにより、スキャンラインが選択状態（コモンがオン）で、データラインも選択状態（セグメントがオン）では、正極フェーズ（ＦＲ＝１）においては２０Ｖが、負極フェーズ（ＦＲ＝０）では−２０Ｖが印加される。スキャンラインが選択状態（コモンがオン）で、データラインが非選択状態（セグメントがオフ）では、正極フェーズ（ＦＲ＝１）においては１０Ｖが、負極フェーズ（ＦＲ＝０）では−１０Ｖが印加される。スキャンラインが非選択状態（コモンがオフン）で、データラインが選択状態（セグメントがオン）では、正極フェーズ（ＦＲ＝１）においては５Ｖが、負極フェーズ（ＦＲ＝０）では−５Ｖが印加される。スキャンラインが非選択状態（コモンがオフン）で、データラインが非選択状態（セグメントがオフ）では、正極フェーズ（ＦＲ＝１）においては−５Ｖが、負極フェーズ（ＦＲ＝０）では５Ｖが印加される。
【００３５】
従って、選択状態のスキャンラインの各画素に印加される電圧パルスの波形は図７の（Ａ）に示すようになり、非選択状態のスキャンラインの各画素に印加される電圧パルスの波形は図７の（Ｂ）に示すようになり、どちらの場合も、選択状態のデータラインの波形を実線で、非選択状態のデータラインの波形を点線で示す。パルス幅が狭い場合、電圧が±２０Ｖでは液晶の状態、すなわち反射率が変化するが、電圧が±１０Ｖでは反射率は変化しないので、上記のような波形であれば、スキャンラインとデータラインの両方がＯＮの場合に、階調パルスによる書き込みが行われ、それ以外の場合には書き込みは行われないことになる。
【００３６】
図８は、図２の多電圧生成部２３の構成の一部を示す図であり、（Ａ）は５種類の電圧を発生する回路構成を、（Ｂ）は（Ａ）の回路を構成する電圧生成回路５２の回路図である。図８の（Ｂ）に示すように、電圧生成回路５２は、オペアンプを利用したボルテージフォロア回路である。
【００３７】
図８の（Ａ）に示すように、抵抗列５１によりレファレンス電圧を抵抗分割することにより、４つの電圧レベルを発生させ、それらを増幅してＶ０（２０Ｖ）、Ｖ２１Ｃ（１５Ｖ）、Ｖ２１ＳおよびＶ３４Ｓ（１０Ｖ）およびＶ３４Ｃ（５Ｖ）を発生させている。なお、他にもプレーナ状態にするためのリセット処理で使用する３６Ｖも発生するが、ここでは図示を省略している。また、Ｖ５（０Ｖ）は、グランドレベルをそのまま利用する。図８の（Ａ）に示すように、５種類の電圧Ｖ０、Ｖ２１Ｃ、Ｖ２１Ｓ、Ｖ３４ＳおよびＶ３４Ｃは、５個の電圧生成回路５２によりそれぞれ独立して発生される。５個の電圧生成回路５２は、コスト低減のために、１チップに複数個のオペアンプを有する素子で構成することが望ましく、５個の電圧生成回路５２を構成するオペアンプは同じ駆動能力である。そのため、各電圧の電流供給能力は同程度である。
【００３８】
図９は、単純マトリクス構造の液晶パネルの等価回路を示す図である。図９に示すように、各画素は容量素子Ｃとして働く。上下基板上に設けられた帯状電極（スキャンラインおよびデータライン）６１、６２を交差するように配置し、交差部分に容量素子Ｃが接続され。帯状電極６１、６２は、それぞれセグメントドライバ２６およびコモンドライバ２７により電圧パルスが印加される。
【００３９】
図１０は、書き込み処理時の正極フェーズの駆動電圧の印加状態を示す図である。コモンドライバは選択ラインに選択電圧Ｖ５（０Ｖ）を印加し、ほかの非選択ラインに非選択電圧Ｖ２１Ｃ（１５Ｖ）を印加する。セグメントドライバは、選択データラインに選択電圧Ｖ０（２０Ｖ）を印加し、ほかの非選択データラインに非選択電圧Ｖ２１Ｓ（１０Ｖ）を印加する。このように、コモンドライバにより選択電圧Ｖ５（０Ｖ）が印加される選択ラインは１本だけで、ほかの大部分の非選択ラインには非選択電圧Ｖ２１Ｃ（１５Ｖ）が印加される。例えば、ここでは、７６８ラインのうち１本だけが選択ラインで、残りの７６７本は非選択ラインである。このため、コモンドライバ２６は、非選択電圧Ｖ２１Ｃ（１５Ｖ）として大きな電流を印加することを必要とし、選択電圧Ｖ５（ＧＮＤ）として印加する電流は比較的少なくてよい。同様に、負極フェーズには、コモンドライバ２６は、非選択電圧Ｖ３４Ｃ（５Ｖ）として大きな電流を印加することを必要とし、選択電圧Ｖ０（２０Ｖ）として印加する電流は比較的少なくてよい。
【００４０】
前述のように、各電圧の電流供給能力は同程度であるため、書き込み処理時には、コモンドライバ２６の非選択電圧Ｖ２１Ｃ（１５Ｖ）およびＶ３４Ｃ（５Ｖ）の電流供給能力が不足し、非選択電圧Ｖ２１Ｃ（１５Ｖ）およびＶ３４Ｃ（５Ｖ）が変動するという事態が発生する。
【００４１】
図１１は、非選択電圧Ｖ２１Ｃ（１５Ｖ）およびＶ３４Ｃ（５Ｖ）の変動の影響を説明する図である。正極フェーズでは、セグメントドライバ２７は、選択電圧としてＶ０（２０Ｖ）を、非選択電圧としてＶ２１Ｓ（１０Ｖ）を出力する。コモンドライバ２６は、選択電圧としてＶ５（０Ｖ）を、非選択電圧としてＶ２１Ｃ（１５Ｖ）を出力する。このため、スキャンライン上の書き込みを行う画素には全選択電圧２０Ｖが印加され、スキャンライン上の書き込みを行わない画素には半選択電圧１０Ｖが印加される。スキャンライン以外のラインの画素には、Ｖ０とＶ２１Ｃの差電圧＋５ＶまたはＶ２１ＳとＶ２１Ｃの差電圧−５Ｖが非選択電圧として印加される。従って、Ｖ２１Ｃが変動すると、スキャンライン以外の大部分のラインの画素に印加される非選択電圧が変動してチラツキを生じる。
【００４２】
これは、負極フェーズでも同様であり、スキャンライン以外のラインの画素には、Ｖ５（０Ｖ）とＶ３４Ｃ（５Ｖ）の差電圧−５ＶまたはＶ３４ＳとＶ３４Ｃの差電圧＋５Ｖが非選択電圧として印加される。従って、Ｖ３４Ｃが変動すると、スキャンライン以外の大部分のラインの画素に印加される非選択電圧が変動してチラツキを生じる。
【００４３】
このチラツキは、画像の書き込み処理が終了した後は、電極（画素）に電圧は印加されないので、発生しない。
【００４４】
図１２は、非選択電圧が変動した場合の描画中の反射率の変動を示す図である。図１２において、横軸が時間であり、縦軸が非スキャンラインの反射率を示し、破線が非選択電圧が±５Ｖの場合を、実線が非選択電圧が±４Ｖ〜６Ｖに変動した場合を示す。大画面のパネルのような負荷の大きなパネルの場合には、非選択電圧が±４Ｖ〜６Ｖに変動する場合があり得る。非選択電圧が±５Ｖの場合には、反射率の変動は±０．５％以下であるが、非選択電圧が±４Ｖ〜６Ｖに変動した場合には、反射率は±１％以上変動する。この反射率の変動が描画中に画面がチラついて見える原因となる。
【００４５】
また、コレステリック液晶はメモリ性があるため、書き込み処理時に所望の電圧より高い電圧を印加すると反射率が低下し、電圧の印加を停止しても、低下した反射率は元に戻らない。スキャンライン以外のラインには、コモンドライバの非選択電圧と、セグメントドライバの選択電圧および非選択電圧との差電圧が印加される。この差電圧によっては反射率の低下が生じないように電圧が設定される。しかし、Ｖ３４Ｃが変動すると、スキャンライン以外のラインの画素に印加される差電圧が大きくなる場合が生じる。スキャンライン以外のラインにはこのような差電圧が長時間印加されるため、このような微小な電圧超過が累積して反射率の低下を引き起こす場合がある。この反射率の低下は、表示される画像の明るさの誤差になり、表示ムラを生じる。
【００４６】
非選択電圧Ｖ２１Ｃ（１５Ｖ）およびＶ３４Ｃ（５Ｖ）の変動を低減するため、非選択電圧Ｖ２１ＣおよびＶ３４Ｃを発生する電圧生成回路５２の電流供給能力を、ほかの電圧を発生する電圧生成回路５２の電流供給能力より高くすることが考えられる。しかし、前述のように、コスト低減のために１チップに複数個のオペアンプを有する素子（ＩＣ）を使用しており、非選択電圧Ｖ２１ＣおよびＶ３４Ｃを発生する電圧生成回路５２を多数のオペアンプで構成するとＩＣの個数が増加する。使用するＩＣの個数増加は、直接コスト増になる。
【００４７】
実施形態の液晶表示装置では、多電圧生成部２３が、コモンドライバ２６に供給する非選択電圧Ｖ２１Ｃを基準にしてＶ０およびＶ２１Ｓを発生し、コモンドライバ２６に供給する非選択電圧Ｖ３４Ｃを基準にしてＶ５およびＶ３４Ｓを発生するように構成する。これにより、Ｖ２１Ｃが変動した場合、Ｖ０およびＶ２１Ｓも同様に変動し、Ｖ０とＶ２１Ｃの差電圧およびＶ２１ＳとＶ２１Ｃの差電圧の変動を抑制できる。また、Ｖ３４Ｃが変動した場合、Ｖ５およびＶ３４Ｓも同様に変動し、Ｖ５とＶ３４Ｃの差電圧およびＶ３４ＳとＶ３４Ｃの差電圧の変動を抑制できる。非選択ラインに画素には、これらの差電圧が印加されるので、画素に印加される電圧の変動は小さく、チラツキが低減される。
【００４８】
図１３は、実施形態の液晶表示装置の多電圧生成部２３の構成を示す図である。図１４は、図１３の多電圧生成部２３に使用する減算回路および加算回路を示す図である。
【００４９】
図１４の（Ａ）は、オペアンプを使用した一般的な減算回路を示す。この減算回路において、Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４の場合は、Ｖｏｕｔ＝Ｖｉｎ１−Ｖｉｎ２の電圧が出力される。図１４の（Ｂ）は、オペアンプを使用した一般的な加算回路を示す。この加算回路において、Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４の場合は、Ｖｏｕｔ＝Ｖｉｎ１＋Ｖｉｎ２の電圧が出力される。図１３の多電圧生成部２３では、Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４の減算回路および加算回路を使用する。
【００５０】
図１３に戻って、多電圧生成部２３では、抵抗列７１でレファレンス電圧Ｖｒｅｆ１を抵抗分割することにより、Ｖ２１ＣおよびＶ３４Ｃに対応する２つの電圧レベルを発生させる。オペアンプ７３および７６を利用したボルテージフォロア回路は、それぞれ２つの電圧レベルに基づいてＶ２１Ｃ（１５Ｖ）およびＶ３４Ｃ（５Ｖ）を発生する。レファレンス電圧Ｖｒｅｆ２は、Ｖ２１ＣおよびＶ３４Ｃに加算または減算する電圧を設定し、ここでは５Ｖである。
【００５１】
オペアンプ７２を利用した加算回路は、Ｖ２１Ｃ（１５Ｖ）にＶｒｅｆ２を加算してＶ０（２０Ｖ）を発生する。従って、この加算回路の出力電圧は、Ｖ２１Ｃ＋Ｖｒｅｆ２であり、Ｖｒｅｆ２が一定であれば、たとえＶ２１Ｃが変動しても、Ｖ０−Ｖ２１ＣはＶｒｅｆ２になる。
【００５２】
同様に、オペアンプ７４を利用した減算回路は、Ｖ２１Ｃ（１５Ｖ）からＶｒｅｆ２を減算してＶ２１Ｓ（１０Ｖ）を発生する。従って、この減算回路の出力電圧は、Ｖ２１Ｃ−Ｖｒｅｆ２であり、Ｖｒｅｆ２が一定であれば、たとえＶ２１Ｃが変動しても、Ｖ２１Ｓ−Ｖ２１Ｃは−Ｖｒｅｆ２になる。
【００５３】
オペアンプ７５を利用した加算回路は、Ｖ３４Ｃ（５Ｖ）にＶｒｅｆ２を加算してＶ３４Ｓ（１０Ｖ）を発生する。従って、この加算回路の出力電圧は、Ｖ３４Ｃ＋Ｖｒｅｆ２であり、Ｖｒｅｆ２が一定であれば、たとえＶ３４Ｃが変動しても、Ｖ３４Ｓ−Ｖ３４１ＣはＶｒｅｆ２になる。
【００５４】
同様に、オペアンプ７７を利用した減算回路は、Ｖ３４Ｃ（５Ｖ）からＶｒｅｆ２を減算してＶ５（０Ｖ）を発生する。従って、この減算回路の出力電圧は、Ｖ３４Ｃ−Ｖｒｅｆ２であり、Ｖｒｅｆ２が一定であれば、たとえＶ３４Ｃが変動しても、Ｖ５−Ｖ３４Ｃは−Ｖｒｅｆ２になる。
【００５５】
従って、例えば正極フェーズで、Ｖ２１Ｃが１５Ｖから１４Ｖに変動した場合、Ｖ０＝１９ＶおよびＶ２１Ｓ＝９Ｖになるように追従して変化し、非選択電圧はＶ０−Ｖ２１Ｃ＝５Ｖ、Ｖ２１Ｓ−Ｖ２１Ｃ＝−５Ｖとなり、±５Ｖが維持される。逆に、Ｖ２１Ｃが１５Ｖから１６Ｖに変動した場合、Ｖ０＝２１ＶおよびＶ２１Ｓ＝１１Ｖになるように追従して変化し、非選択電圧はＶ０−Ｖ２１Ｃ＝５Ｖ、Ｖ２１Ｓ−Ｖ２１Ｃ＝−５Ｖとなり、±５Ｖが維持される。
【００５６】
負極フェーズでは、Ｖ３４Ｃが５Ｖから４Ｖに変動した場合、Ｖ３４Ｓ＝９ＶおよびＶ５＝−１Ｖになるように追従して変化し、非選択電圧はＶ３４Ｓ−Ｖ３４Ｃ＝５Ｖ、Ｖ５−Ｖ３４Ｃ＝−５Ｖとなり、±５Ｖが維持される。逆に、Ｖ３４Ｃが５Ｖから６Ｖに変動した場合、Ｖ３４Ｓ＝１１ＶおよびＶ５＝１Ｖになるように追従して変化し、非選択電圧はＶ３４Ｓ−Ｖ３４Ｃ＝５Ｖ、Ｖ５−Ｖ３４Ｃ＝−５Ｖとなり、±５Ｖが維持される。ここで、Ｖ５を０Ｖ以下にするためには、オペアンプのマイナス側電源を負電源にする。
【００５７】
コスト低減のために負電源を使用しない場合には、負荷変動に合わせてＶｒｅｆ１を設定する。例えば変動が１Ｖである場合、Ｖ２１Ｃ＝１６Ｖ、Ｖ３４Ｃ＝６ＶとなるようにＶｒｅｆ１を設定すれば、Ｖ５が負電圧になることはなく、負電源を設ける必要はない。
【００５８】
以上のように、実施形態の多電圧生成部２３は、Ｖ２１ＣおよびＶ３４Ｃを基準としてほかの電圧を発生しており、Ｖ２１ＣおよびＶ３４Ｃが変動するとそれに応じてほかの電圧も変動し、Ｖ２１ＣおよびＶ３４Ｃとの差電圧、すなわち画素に印加される非選択電圧は維持されるので、描画中の非選択電圧の変動によるチラツキを防止できる。
【００５９】
図１５は、実施形態の液晶表示装置の多電圧生成部２３の変形例の構成を示す図である。変形例の多電圧生成部２３においては、図１３の構成と同様に、オペアンプ８２および８５を利用したボルテージフォロア回路によりＶ２１ＣおよびＶ３４Ｃを発生させる。
【００６０】
変形例の多電圧生成部２３においては、Ｖ２１Ｃを基準に、オペアンプ８１を利用した非反転増幅回路によりＶ０（２０Ｖ）を、オペアンプ８３を利用した非反転増幅回路によりＶ２１Ｓ（１０Ｖ）を発生する。また、Ｖ３４Ｓ（１０Ｖ）は、オペアンプ８４を利用した非反転増幅回路により発生される。非反転増幅回路の増幅率は抵抗値を選択することにより設定される。例えば、オペアンプ８１を利用した非反転増幅回路では、増幅率が４／３になるように抵抗を設定し、Ｖ２１Ｃ（１５Ｖ）を４／３倍してＶ０（２０Ｖ）を得る。同様に、オペアンプ８３を利用した非反転増幅回路では、増幅率が２／３倍であり、Ｖ２１Ｃ（１５Ｖ）を２／３倍してＶ２１Ｓ（１０Ｖ）を得る。オペアンプ８４を利用した非反転増幅回路では、増幅率が２倍であり、Ｖ３４Ｃ（５Ｖ）を２倍してＶ３４Ｓ（１０Ｖ）を得る。
【００６１】
この変形例において、正極フェーズにおいて、Ｖ２１Ｃが１５Ｖから１４Ｖに変動した場合、Ｖ０＝１８．６６ＶおよびＶ２１Ｓ＝９．３３Ｖとなり、非選択電圧はＶ０−Ｖ２１Ｃ＝４．６６ＶおよびＶ２１Ｓ−Ｖ２１Ｃ＝４．６７Ｖとなり、変動量は小さく、±５Ｖから大きく異なることはない。Ｖ２１Ｃが１５Ｖから１６Ｖに変動した場合も同様で、非選択電圧の変動は小さくなる。
【００６２】
負極フェーズにおいて、Ｖ３４Ｃが５Ｖから４Ｖに変動した場合、Ｖ３４Ｓ＝８Ｖとなり、非選択電圧はＶ３４Ｓ−Ｖ３４Ｃ＝４ＶおよびＶ５−Ｖ３４Ｃ＝−４Ｖとなり、±４Ｖより大きく変動することはない。
【００６３】
変形例の多電圧生成部２３は、図１３の多電圧生成部２３より簡易な構成で、５Ｖ以上の非選択電圧が長時間印加されることによる反射率の低下を抑制できる。また、従来例では４〜６Ｖであった非選択電圧の変動を、４〜６Ｖに抑制できるので、描画中のチラツキを抑制できる。
【００６４】
以上説明したように、実施形態の液晶表示装置では、パネル負荷によりドライバのある駆動電圧が変動する場合でも、ほかの駆動電圧を変化させて画素に印加される電圧の変動を抑制する。これにより、描画時に画面がチラツクという問題を低減できる。また、このような構成を簡易な構成で実現できる。
【００６５】
以上、液晶表示装置として、コレステリック液晶を利用した液晶表示装置を説明したが、本発明はこれに限定されず、液晶表示装置であれば適用可能である。
【図面の簡単な説明】
【００６６】
【図１】図１は、コレステリック液晶のプレーナ状態およびフォーカルコニック状態を説明する図である。
【図２】図２は、実施形態のコレステリック液晶表示装置の概略構成を示す図である。
【図３】図３は、表示装置における駆動例を説明する図である。
【図４】図４は、汎用セグメントドライバおよび汎用コモンドライバの構成を示す図である。
【図５】図５は、汎用セグメントドライバおよび汎用コモンドライバの出力電圧を示す図である。
【図６】図６は、液晶表示装置における汎用セグメントドライバと汎用コモンドライバの出力パルスおよび印加電圧を示す図である。
【図７】図７は、液晶に印加する対称パルスの例を示す図である。
【図８】図８は、従来例の多電圧生成部（電源）の一部の構成を示す図である。
【図９】図９は、単純マトリクス構造のパネルの等価回路を示す図である。
【図１０】図１０は、書き込み処理時の正極フェーズの駆動電圧の印加状態を示す図である。
【図１１】図１１は、非選択電圧Ｖ２１Ｃ（１５Ｖ）およびＶ３４Ｃ（５Ｖ）の変動の影響を説明する図である。
【図１２】図１２は、非選択電圧が変動した場合の描画中の反射率の変動を示す図である。
【図１３】図１３は、実施形態の液晶表示装置の多電圧生成部（電源）の一部の構成を示す図である。
【図１４】図１４は、実施形態の液晶表示装置の多電圧生成部（電源）で使用するオペアンプを利用した減算回路および加算回路の構成を示す図である。
【図１５】図１５は、実施形態の液晶表示装置の多電圧生成部（電源）の変形例の構成を示す図である。
【符号の説明】
【００６７】
１０    表示素子
１１    上側基板
１２    液晶層
１３    下側基板
２１    電源
２２    昇圧部
２３    多電圧生成部
２５    ドライバ制御回路
２６    コモンドライバ（ＲＧＢ共通）
２７    セグメントドライバ（ＲＧＢ独立）
７１    抵抗列
７２−７７    オペアンプ
【図１】
2010102160.tif 000003
【図２】
2010102160.tif 000004
【図３】
2010102160.tif 000005
【図４】
2010102160.tif 000006
【図５】
2010102160.tif 000007
【図６】
2010102160.tif 000008
【図７】
2010102160.tif 000009
【図８】
2010102160.tif 000010
【図９】
2010102160.tif 000011
【図１０】
2010102160.tif 000012
【図１１】
2010102160.tif 000013
【図１２】
2010102160.tif 000014
【図１３】
2010102160.tif 000015
【図１４】
2010102160.tif 000016
【図１５】
2010102160.tif 000017