(57)【要約】【課題】ＳＯＩ構造を有するＳＯＩ基板を製造する際に用いられる表面に比較的小さなサイズの欠陥が無い半導体基板、及び、この半導体基板の製造方法を提供する。【解決手段】本発明の半導体基板は、シリコン基板の表面に、シリコン酸化膜、シリコン単結晶層を順次備えてなるＳＯＩ構造を有するＳＯＩ基板を製造する際に用いられる半導体基板１であり、その表面１ａの近傍に、厚みが１０μｍ以下のシリコン単結晶層からなる窒素を含有しない領域２が形成され、この領域２を除く部分である窒素を含有する領域３の窒素濃度は１×１０１３〜５×１０１５ａｔｏｍｓ／ｃｍ３の範囲内である。【選択図】図１
2010062291.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板の表面に、シリコン酸化膜、シリコン単結晶層を順次備えてなるＳＯＩ構造を有するＳＯＩ基板を製造する際に用いられる半導体基板であって、
表面近傍に窒素を含有しない領域を有することを特徴とする半導体基板。
【請求項２】
前記領域は、不活性ガスおよび／または還元性ガス雰囲気中、１０００〜１２８０℃の範囲内の温度にて熱処理してなる厚みが１０μｍ以下の窒素を含有しないシリコン単結晶層であることを特徴とする請求項１記載の半導体基板。
【請求項３】
前記領域は、エピタキシャル法により形成してなる厚みが１０μｍ以下の窒素を含有しないシリコン単結晶層であることを特徴とする請求項１記載の半導体基板。
【請求項４】
前記領域を除く部分の窒素濃度は、１×１０１３〜５×１０１５ａｔｏｍｓ／ｃｍ３の範囲内であることを特徴とする請求項１ないし３のいずれか１項記載の半導体基板。
【請求項５】
単結晶シリコン基板に酸素イオンの注入を行い、前記単結晶シリコン基板内に埋め込み酸化膜を形成する半導体基板の製造方法において、
表面近傍に窒素を含有しない領域を有する半導体基板を用いることを特徴とする半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板及びその製造方法に関し、更に詳しくは、シリコン酸化膜等の絶縁膜上に単結晶シリコン層を形成したＳＯＩ（Silicon On Insulator）構造を有する半導体基板及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体回路の高集積化に伴い素子の微細化が促進され、その基板の元となるチョクラルスキー法（以下、「ＣＺ法」という）にて作製されたシリコン単結晶に対する品質要求が高まっており、さらに、低電力化に伴い表面直下にシリコン酸化膜等の絶縁膜を有するＳＯＩ基板（ＳＯＩウェーハ）が必要となってきた。
このＳＯＩ基板を作製する方法としては、シリコン基板に酸素のイオン注入を行うことにより、このシリコン基板の内部に埋め込み酸化膜を形成するＳＩＭＯＸ法（Separation by Ion Implanted Oxygen）が広く用いられている。
このＳＯＩ層に形成されたデバイスは、高放射線耐性、ラッチアップ耐性、ショートチャネル効果の抑制を有し、しかも低消費電力動作が可能となるため、ＳＯＩ基板が次世代高機能半導体基板として期待されている。
【０００３】
一般的に、チョクラルスキー法によって育成されたシリコン単結晶を加工して得られた鏡面研磨基板は、例えばＣＯＰ（Crystal Originated Particle）等の結晶育成時に導入される結晶欠陥がゲート酸化膜の耐圧劣化の要因となることが知られている。従って、デバイスメーカでは、結晶欠陥密度を低減させた基板、例えば、シリコン基板上に単結晶シリコンをエピタキシャル成長させた基板、あるいは低速引き上げ条件により育成された結晶欠陥を大幅に低減させた基板を使用することでゲート酸化膜の絶縁不良による歩留改善を実施している。
【０００４】
ＳＯＩ基板についても同様であり、ＳＩＭＯＸ法によるＳＯＩ基板においても、ＣＯＰもしくはボイド欠陥が基板表面もしくは表面近傍に存在することで、最終製品でのＳＯＩ層の表面上にピンホール欠陥などを誘発させデバイス特性を劣化させることになる。ＳＩＭＯＸ法では、イオン注入による照射欠陥を回復させ、さらに、打ち込まれた酸素を均質な欠陥のない埋め込み酸化膜とするために、高い温度（１３００℃以上）でのアニールが必要とされるが、基板表面に１０μｍ程度の大きさの四角錐あるいは円形状のくぼみが数十〜数百個／ｃｍ２発生する。
【０００５】
この高温アニール時に生じるくぼみ（ピット）はサーマルピットと呼ばれ、埋め込み酸化膜上のシリコン単結晶の膜厚を変化させるばかりでなく、しばしば埋め込み酸化膜自体をも破壊し、さらには貫通し、ＳＯＩ構造自体を破壊することとなる。このため、このサーマルピットが発生した箇所に形成されたデバイスは、デバイス本来の機能を発揮することができず、ＳＩＭＯＸウェーハを用いてデバイスを作製する際の大きな問題となっている。
【０００６】
そこで、このＳＯＩ層の表面にピンホール欠陥などを誘発させないＳＩＭＯＸ基板の製造方法として、窒素を１×１０１４ａｔｏｍｓ／ｃｍ３〜１×１０１７ａｔｏｍｓ／ｃｍ３含むシリコン単結晶を用いた製造方法が提案されている（特許文献１参照）。
この製造方法では、ＳＩＭＯＸ法における高温アニール時に発生するサーマルピット等の欠陥の発生を、シリコン結晶中に微量の窒素を添加した半導体基板を適用することで抑制することができる。この抑制効果を発揮するために必要な窒素濃度は、高温アニール前においては１×１０１４〜１×１０１８ａｔｏｍｓ／ｃｍ３であり、高温アニール後においては１×１０１２〜１×１０１７ａｔｏｍｓ／ｃｍ３である。
【０００７】
ところで、このシリコン単結晶中に微量の窒素が存在した場合、（１）デバイス作製時の熱処理により発生する熱応力を緩和する、（２）セコエッチング液等のエッチング液によるエッチピットの発生を抑制する、等の効果があることが知られているが、ＳＩＭＯＸ法で用いられる高温アニール時の欠陥発生への影響は知られていなかった。例えば、このＳＯＩ基板の製造方法では、窒素を含むシリコン基板に酸素イオンを注入し、その後１３５０℃で０．５％の酸素ガスを４時間、さらに酸素濃度７０％で更に４時間熱処理することにより、ＳＯＩ層の表面の０．３μｍ以上のサーマルピットの数が０個になっている。
【特許文献１】特開平１０−６４８３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した特許文献１の製造方法においても、その基板の表面近傍に０．３μｍ未満のサイズの欠陥が高密度で存在しているという問題点があった（例えば、特開２００６−２６１６３２号公報等参照）。
すなわち、この現象は、微量酸素濃度のガス雰囲気では結晶欠陥が消滅しないことを示しており、したがって、この製造方法では、０．３μｍ未満のサイズの欠陥を消滅させることができないという問題点が依然として残存している。
また、半導体回路の高集積化に伴い素子の微細化が促進される昨今においては、この０．３μｍ未満のサイズの欠陥は、後のデバイス工程においては致命的な欠陥となる。
【０００９】
本発明は、上記の課題を解決するためになされたものであって、ＳＯＩ構造を有するＳＯＩ基板を製造する際に用いられる表面に比較的小さなサイズの欠陥が無い半導体基板、及び、この半導体基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の請求項１に係る半導体基板は、シリコン基板の表面に、シリコン酸化膜、シリコン単結晶層を順次備えてなるＳＯＩ構造を有するＳＯＩ基板を製造する際に用いられる半導体基板であって、表面近傍に窒素を含有しない領域を有することを特徴とする。
【００１１】
請求項２に係る半導体基板は、請求項１記載の半導体基板において、前記領域は、不活性ガスおよび／または還元性ガス雰囲気中、１０００〜１２８０℃の範囲内の温度にて熱処理してなる厚みが１０μｍ以下の窒素を含有しないシリコン単結晶層であることを特徴とする。
【００１２】
請求項３に係る半導体基板は、請求項１記載の半導体基板において、前記領域は、エピタキシャル法により形成してなる厚みが１０μｍ以下の窒素を含有しないシリコン単結晶層であることを特徴とする。
【００１３】
請求項４に係る半導体基板は、請求項１ないし３のいずれか１項記載の半導体基板において、
前記領域を除く部分の窒素濃度は、１×１０１３〜５×１０１５ａｔｏｍｓ／ｃｍ３の範囲内であることを特徴とする。
【００１４】
請求項６に係る半導体基板の製造方法は、単結晶シリコン基板に酸素イオンの注入を行い、前記単結晶シリコン基板内に埋め込み酸化膜を形成する半導体基板の製造方法において、表面近傍に窒素を含有しない領域を有する半導体基板を用いることを特徴とする。
【発明の効果】
【００１５】
本発明の請求項１に係る半導体基板によれば、表面近傍に窒素を含有しない領域を有するので、その表面に窒素と酸素との結合に起因するピンホール欠陥等の電気的に活性な欠陥が生じるのを防止することができる。したがって、この半導体基板を用いてＳＯＩ基板を作製すれば、このＳＯＩ基板上に形成されるデバイスの特性を良好に保持することができ、デバイスの信頼性を高めることができる。
【００１６】
請求項２に係る半導体基板によれば、前記領域を、不活性ガスおよび／または還元性ガス雰囲気中、１０００〜１２８０℃の範囲内の温度にて熱処理してなる厚みが１０μｍ以下の窒素を含有しないシリコン単結晶層としたので、その表面に微小な大きさのサーマルピット等の欠陥が発生するのを防止することができ、このシリコン単結晶層の面内均一性を高めることができる。
【００１７】
請求項３に係る半導体基板によれば、前記領域を、エピタキシャル法により形成してなる厚みが１０μｍ以下の窒素を含有しないシリコン単結晶層としたので、その表面に微小な大きさのサーマルピット等の欠陥が発生するのを防止することができ、このシリコン単結晶層の面内均一性を高めることができる。
【００１８】
請求項４に係る半導体基板によれば、前記領域を除く部分の窒素濃度を、１×１０１３〜５×１０１５ａｔｏｍｓ／ｃｍ３の範囲内としたので、窒素を含有しない領域の表面におけるＢＭＤ密度の面内均一性を高めることができ、この表面における酸素析出物の成長を促進させることができる。
【００１９】
請求項６に係る半導体基板の製造方法によれば、表面近傍に窒素を含有しない領域を有する半導体基板を用いるので、表面に窒素と酸素との結合に起因するピンホール欠陥等の電気的に活性な欠陥が生じる虞のない半導体基板を作製することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の半導体基板及びその製造方法を実施するための最良の形態について説明する。
なお、この形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
【００２１】
図１は、本発明の一実施形態の半導体基板を示す断面図であり、図において、１は半導体基板であり、この半導体基板１の表面１ａの近傍に、窒素を含有しない領域２が形成されている。
【００２２】
この半導体基板１は、例えば、ＣＺ法にて作製されたシリコン単結晶をウェーハ状に加工してなるシリコン基板であり、ホウ素（Ｂ）等のｐ型のドーパント、またはリン（Ｐ）等のｎ型のドーパントが添加されている。
このシリコン単結晶は、多結晶シリコンと、窒化ケイ素等の窒化物をＣＺ成長炉のるつぼに投入し溶融して多結晶シリコン溶融液とし、この多結晶シリコン溶融液にシリコン種結晶を接触させて引き上げることにより、作製することができる。
【００２３】
この窒素を含有しない領域２は、次の（１）または（２）のシリコン単結晶層により構成されている。
（１）半導体基板１の表面１ａの近傍を、不活性ガスおよび／または還元性ガス雰囲気中、１０００〜１２８０℃の範囲内の温度、好ましくは１２００〜１２５０℃の範囲内の温度にて熱処理することにより得られた、窒素を含有しないシリコン単結晶層。
（２）半導体基板１の表面１ａにエピタキシャル法により形成することにより得られた、窒素を含有しないシリコン単結晶層。
【００２４】
これらのシリコン単結晶層の厚みは、１０μｍ以下が好ましく、より好ましくは０．５μｍ以上かつ８μｍ以下、さらに好ましくは１μｍ以上かつ２．５μｍ以下である。
ここで、シリコン単結晶層の厚みを１０μｍ以下としたのは、この半導体基板１を用いてＳＯＩ構造を有するＳＯＩ基板を製造した際に、得られたＳＯＩ基板の表面における０．３μｍ未満の比較的小さなサイズの欠陥を低減させることができるからである。
【００２５】
この半導体基板１のうち窒素を含有しない領域２を除く部分、すなわち窒素を含有する領域３の窒素濃度は１×１０１３〜５×１０１５ａｔｏｍｓ／ｃｍ３の範囲内、好ましくは５×１０１４〜１×１０１５ａｔｏｍｓ／ｃｍ３の範囲内である。
ここで、窒素濃度を１×１０１３〜５×１０１５ａｔｏｍｓ／ｃｍ３の範囲内で含有するのが望ましい理由は、窒素濃度が１×１０１３〜５×１０１５ａｔｏｍｓ／ｃｍ３の範囲内であると、ＢＭＤ密度が半導体基板１の表面１ａの全面に亘って均一となり、酸素析出物の成長を促進させるからである。また、窒素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３を超えた場合、その溶解度からシリコン単結晶に含有させ得る限界に近い窒素濃度となり、シリコン単結晶の全長にわたって均一に濃度を維持するのが困難になる。
なお、窒素濃度は、初期のシリコン溶融液量およびシリコン溶融液に初期添加した窒素量およびインゴットに対するウェーハの採取位置を基に、窒素の偏析係数から計算した値である。
【００２６】
次に、本実施形態の半導体基板１及びＳＯＩ基板の製造方法について、図２に基づき説明する。
まず、図２（ａ）に示すように、窒素濃度が１×１０１３〜５×１０１５ａｔｏｍｓ／ｃｍ３の範囲内のシリコン単結晶からなる半導体基板１１を用意する。
この半導体基板１１は、全体に均一に窒素が導入されていることが好ましい。
【００２７】
次いで、図２（ｂ）に示すように、この半導体基板１１を、不活性ガスおよび／または還元性ガス雰囲気中、１０００〜１２８０℃の範囲内の温度、好ましくは１２００〜１２５０℃の範囲内の温度にて、５分〜４時間、好ましくは６０分〜２時間、熱処理し、この半導体基板１１の表面１１ａ近傍を、厚みが１０μｍ以下の窒素を含有しないシリコン単結晶層１２とする。
ここで、不活性ガス雰囲気としては、Ａｒガス雰囲気が好適である。
【００２８】
このシリコン単結晶層１２は、半導体基板１１の表面１１ａ上にエピタキシャル法によりシリコン単結晶層を堆積させることによっても作製することができる。
この半導体基板１１のうちシリコン単結晶層１２を除く部分、すなわち窒素を含有するシリコン単結晶１３の窒素濃度は、１×１０１３〜５×１０１５ａｔｏｍｓ／ｃｍ３の範囲内、好ましくは５×１０１４〜１×１０１５ａｔｏｍｓ／ｃｍ３の範囲内となっている。
【００２９】
ところで、従来例である特許文献１の発明では、シリコンウェーハに埋め込み酸化膜を形成するために高温アニールを施すと、この高温アニールにより空孔などの点欠陥が表面より発生して熱平衡濃度まで増加し、シリコンウェーハの結晶育成時や酸素イオン注入時にシリコンウェーハの表面及び表面近傍に発生していた欠陥を中心として凝集し、サーマルピットを形成する。
そこで、シリコン結晶中に窒素を添加すると、結晶に発生する点欠陥濃度や点欠陥の拡散によりサーマルピットの形成を抑制することができる。一方、窒素は酸素と結合し電気的に活性な欠陥を作る場合があるので、デバイスが形成される埋め込み酸化膜上のシリコン結晶層には窒素が存在しないことが望ましい。
【００３０】
そこで、本実施形態では、窒素濃度が１×１０１３〜５×１０１５ａｔｏｍｓ／ｃｍ３の範囲内のシリコン単結晶からなる半導体基板１１を用い、この半導体基板１１の表面１ａ近傍を、不活性ガスおよび／または還元性ガス雰囲気中、１０００〜１２８０℃の範囲内の温度にて、５分以上かつ４時間以下の時間、熱処理するか、あるいは、半導体基板１１の表面１１ａ上にエピタキシャル法によりシリコン単結晶層を堆積させることにより、厚みが１０μｍ以下の窒素を含有しないシリコン単結晶層１２を形成させる。
ここで、上記各々の手法による窒素が存在しない表面近傍のシリコン単結晶層１２は、デバイスが作成される埋め込み酸化膜を含む領域である。
【００３１】
以上により、表面１ａ近傍あるいは表面１ａ上に、厚みが１０μｍ以下のシリコン単結晶層からなる窒素を含有しない領域２が形成され、この窒素を含有しない領域２を除く部分、すなわち窒素を含有する領域３の窒素濃度が１×１０１３〜５×１０１５ａｔｏｍｓ／ｃｍ３の範囲内である半導体基板１を作製することができる。
この半導体基板１の表面は、０．３μｍ未満の微小な大きさのサーマルピット等の欠陥が極めて少なく、面内均一性が高いものとなっている。
【００３２】
また、半導体基板１１の表面１ａ近傍を、不活性ガスおよび／または還元性ガス雰囲気中、１０００〜１２８０℃の範囲内の温度にて、５分以上かつ４時間以下の時間、熱処理することにより、非酸化性ガス雰囲気下での熱処理による結晶欠陥、特にＧｒｏｗｎ−ｉｎ欠陥と称される空洞欠陥の内壁酸化膜を溶解させ、その後、内壁酸化膜が除去された空洞欠陥内に格子間シリコン原子の拡散による穴埋め効果により表面近傍のＧｒｏｗｎ−ｉｎ欠陥を縮小させて消滅させ、同時に１０μｍ以下の窒素を含有しないシリコン単結晶層１２を形成することができる。
【００３３】
次いで、この半導体基板１を用いて、ＳＩＭＯＸ法によりＳＯＩ基板を作製する。
図２（ｃ）に示すように、この半導体基板１に、その表面１ａから酸素イオンを注入し、このシリコン基板１の表面１ａから所定の深さ、例えば１００ｎｍ〜１０００ｎｍ、好ましくは２００ｎｍ〜８００ｎｍの深さに高濃度酸素イオン注入層１４を形成する。
【００３４】
次いで、アルゴン及び酸素の混合ガス雰囲気中、１３００〜１３８０℃の範囲内の温度にて、２４０〜１５００分間、熱処理する。この混合ガスとしては、例えば、０．５ｖ／ｖ％Ｏ２−９９．５ｖ／ｖ％Ａｒ、７０ｖ／ｖ％Ｏ２−３０ｖ／ｖ％Ａｒ等の混合ガスが好適である。
図３に、この熱処理のプロファイルの一例を示してある。
この熱処理のプロファイルでは、０．５ｖ／ｖ％Ｏ２−９９．５ｖ／ｖ％Ａｒの混合ガス雰囲気中にて、１３５０℃にて４時間熱処理し、次いで、ガス置換して７０ｖ／ｖ％Ｏ２−３０ｖ／ｖ％Ａｒの混合ガス雰囲気とし、この雰囲気中にて、１３５０℃にて４時間熱処理する。
【００３５】
これにより、高濃度酸素イオン注入層１４を含むシリコン基板１の表面が酸化され、図２（ｄ）に示すように、この高濃度酸素イオン注入層１４が埋め込み酸化膜１５となると共に、シリコン基板１の表面１ａ近傍である窒素を含有しない領域２内の上部にシリコン酸化膜１６が形成される。
【００３６】
次いで、このシリコン酸化膜１６に、フッ化水素水溶液等のエッチング液を用いてエッチング処理を施し、このシリコン酸化膜１６を除去する。
次いで、シリコン酸化膜１６が除去された窒素を含有しない領域２をＳＣ−１洗浄して不純物等を取り除く。
以上により、図４に示すように、半導体基板１の表面１ａ近傍に、埋め込み酸化膜１５、窒素を含有しない領域２を用いてなるシリコン単結晶層１７を順次備えたＳＯＩ構造を有するＳＯＩ基板２１を製造することができる。
このＳＯＩ基板２１は、０．３μｍ未満のサイズの欠陥をも低減させることができる。
以上により、高温アニール時のピット発生が少なく、ＳＯＩ構造に欠陥の少ないＳＯＩ基板２１を作製することができる。
【実施例】
【００３７】
以下、実施例により本発明を説明する。
（実施例１）
多結晶シリコンをＣＺ成長炉のるつぼに投入して加熱昇温し、この多結晶シリコンの融解中に窒素ガスを導入することにより、窒素を１×１０１４ａｔｏｍｓ／ｃｍ３含むシリコン単結晶を得た。このシリコン単結晶をウェーハ状に加工し、得られたシリコンウェーハ上に、エピタキシャル法によりシリコン単結晶層を堆積量が表面近傍２μｍとなるように堆積し、実施例１の３００ｍｍφのシリコン基板を作製した。
【００３８】
次いで、ＳＩＭＯＸ法によりＳＯＩ基板を作製した。
まず、上記のシリコン基板に、注入エネルギー：１８０ＫｅＶ、ドーズ量：４．０×１０１７ｃｍ−２になるように酸素イオンを注入し、所定の深さに高濃度酸素イオン注入層を形成した。
次いで、このシリコン基板を、６００℃の０．５ｖ／ｖ％Ｏ２−９９．５ｖ／ｖ％Ａｒの混合ガス雰囲気中に投入し、次いで、１３５０℃まで昇温させて、１３５０℃にて４時間熱処理し、次いで、７０ｖ／ｖ％Ｏ２−３０ｖ／ｖ％Ａｒの混合ガス雰囲気中、１３５０℃にて４時間熱処理し、６００℃まで降温させた。
【００３９】
次いで、ＨＦ水溶液にて表面酸化膜を除去し、その後、ＳＣ−１洗浄を行い、実施例１のＳＯＩ基板を作製した。
このＳＯＩ基板の表面のシリコン単結晶層の厚みは約１６０ｎｍ、埋め込み酸化膜の厚みは１１０ｎｍであった。
このＳＯＩ基板の表面に発生したサーマルピットの数をパーティクルカウンターにより測定したところ、３００ｍｍφのシリコン基板全体で０．３μｍ以上のピットは０個であり、かつ０．０９μｍ以上のピットも３０個以下であった。
また光学顕微鏡によるシリコン基板の表面観察においても、サーマルピットの発生は観察されなかった。
このように、窒素導入によりサーマルピットの発生を完全に抑制し、かつ、表面の窒素濃度をデバイス作製に影響のない程度まで低減することができた。
【００４０】
（実施例２）
多結晶シリコンをＣＺ成長炉のるつぼに投入して加熱昇温し、この多結晶シリコンの融解中に窒素ガスを導入することにより、窒素を１×１０１４ａｔｏｍｓ／ｃｍ３含むシリコン単結晶を得た。このシリコン単結晶をウェーハ状に加工し、得られたシリコンウェーハ上に、１００ｖ／ｖ％Ａｒ雰囲気下にて、１２００℃で１時間の熱処理を行い、表面近傍１０μｍの深さにＧｒｏｗｎ−ｉｎ欠陥を縮小し消滅させた実施例２の３００ｍｍφのシリコン基板を作製した。
【００４１】
次いで、このシリコン基板を用いて、ＳＩＭＯＸ法により実施例１と同様にして実施例２のＳＯＩ基板を作製した。
このＳＯＩ基板の表面のシリコン単結晶層の厚みは約１６０ｎｍ、埋め込み酸化膜の厚みは１１０ｎｍであった。
このＳＯＩ基板の表面に発生したサーマルピットの数をパーティクルカウンターにより測定したところ、３００ｍｍφのシリコン基板全体で０．３μｍ以上のピットは０個であり、かつ０．０９μｍ以上のピットも３０個以下であった。
また光学顕微鏡によるシリコン基板の表面観察においても、サーマルピットの発生は観察されなかった。
このように、窒素導入によりサーマルピットの発生を完全に抑制し、かつ、表面の窒素濃度をデバイス作製に影響のない程度まで低減することができた。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施形態の半導体基板を示す断面図である。
【図２】本発明の一実施形態の半導体基板及びＳＯＩ基板の製造方法を示す過程図である。
【図３】アルゴン及び酸素の混合ガス雰囲気中における熱処理のプロファイルの一例を示す図である。
【図４】本発明の一実施形態の半導体基板を用いて作製されたＳＯＩ基板を示す断面図である。
【符号の説明】
【００４３】
１  半導体基板
１ａ  表面
２  窒素を含有しない領域
３  窒素を含有する領域
１１  半導体基板
１１ａ  表面
１２  窒素を含有しないシリコン単結晶層
１３  窒素を含有するシリコン単結晶
１４  高濃度酸素イオン注入層
１５  埋め込み酸化膜
１６  シリコン酸化膜
１７  シリコン単結晶層
【図１】
2010062291.tif 000003
【図２】
2010062291.tif 000004
【図３】
2010062291.tif 000005
【図４】
2010062291.tif 000006