(57)【要約】【課題】半導体チップ上に積層された半導体チップの放熱を改善することが可能な半導体装置を提供する。【解決手段】周辺部に接続パッド２２を有するパッケージ基板２１、上面の周辺部に形成された接続パッド１２、及び上面の接続パッド１２より内側に形成され、接続パッド１２に接続された接続パッド１３を有し、下面をパッケージ基板２１に固定された半導体チップ１１、下面の最も外側の周辺部を取り巻く１列が、電源または接地に接続された接続パッド１６を有し、下面の接続パッド１６の列より内側に、信号線に接続された接続パッド１７を有し、接続パッド１６及び接続パッド１７が半田バンプ２５を介して対応する位置の接続パッド１３に電気的に接続且つ固定された半導体チップ１５、並びに、接続パッド１６が半田バンプ２５及び接続パッド１３を経由して接続された接続パッド１２と、接続パッド２２とを電気的に接続する金属細線２７を備える。【選択図】図１
2010062328.tif 000002
【特許請求の範囲】
【請求項１】
周辺部に第１の接続パッドを有するパッケージ基板と、
上面の周辺部に形成された第２の接続パッド、及び上面の前記第２の接続パッドより内側に形成され、前記第２の接続パッドに接続された第３の接続パッドを有し、下面を前記パッケージ基板に固定された第１の半導体チップと、
下面の最も外側の周辺部を取り巻く少なくとも１列が、電源または接地に接続された外側接続パッドを有し、下面の前記外側接続パッドの列より内側に、信号線に接続された内側接続パッドを有し、前記外側接続パッド及び前記内側接続パッドが第１の導電材を介して対応する位置の前記第３の接続パッドに電気的に接続且つ固定された第２の半導体チップと、
前記外側接続パッドが前記第１の導電材及び前記第３の接続パッドを経由して接続された前記第２の接続パッドと、前記第１の接続パッドとを電気的に接続する第２の導電材と、
を備えていることを特徴とする半導体装置。
【請求項２】
前記外側接続パッドは、一部が電源に接続され、一部が接地に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記外側接続パッドは、矩形の辺の上に載るように配置され、ほぼ等間隔で配列されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記内側接続パッドは、前記矩形の内側に、前記外側接続パッドに対応した行列をなして配列されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１の導電材は、半田バンプであり、前記第２の導電材は、金属細線であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スタック型ＭＣＰの半導体装置に関する。
【背景技術】
【０００２】
デジタルネットワーク情報社会の急速な進展に対応し、携帯電話に代表されるモバイル情報端末等は高性能化、高・多機能化、及び小型化等が求められている。そして、これらを支えるＬＳＩ等の半導体装置は、例えば、１チップの中に全ての回路を詰め込む構成のＳｏＣ（System on a Chip）の開発が行われている。しかしながら、小型化、特に実装面積の低減、適する製造プロセスの採用等からは、全てを１チップ化することが必ずしも最適であるわけではない。
【０００３】
半導体チップを三次元に積層するＣｏＣ（Chip on Chip)、または、スタック型ＭＣＰ（St-MCP：Stacked Multi Chip Package）等と称される半導体装置の開発・製品化が進められている。例えば、ダイパッドまたはフィルム状基板に固定された第１の半導体チップの上に、平面視において第１の半導体チップより小さい第２の半導体チップが、互いに対向配置した状態で電気的に接続され、第２の半導体チップと半導体装置の外部との間で信号の送受を行うための信号用の端子部を、第２の半導体チップの側方位置の第１の半導体チップ上に形成し、対向して接続した各端子部を介して導通する構造のスタック型ＭＣＰの半導体装置が開示されている（例えば、特許文献１参照。）。
【０００４】
この、開示されたスタック型ＭＣＰの半導体装置は、上側の第２の半導体チップと半導体装置の外部との間で信号の送受を行うことができる構成となっている。より大きな下側の第１の半導体チップは内部リードまたはパッケージ基板（インタポーザ）等に固定され、更にボンディングワイヤ等を介して、半導体装置の外部に接続されるので、下側の半導体チップは、上側の半導体チップと比較して、熱の放出が比較的容易である。
【０００５】
しかしながら、半導体装置は、高速化等が進み、発熱量が増してくると、発熱量が放熱量を超えて、より高い温度に曝される機会が増えてくる結果、半導体装置の誤動作が懸念されるという問題が発生する。特に、半導体装置の外部に直接接続されない２層構造の上側の半導体チップの誤動作が懸念されるという問題を有している。
【特許文献１】特開２０００−２２０７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、半導体チップ上に積層された半導体チップの放熱を改善することが可能な半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様の半導体装置は、周辺部に第１の接続パッドを有するパッケージ基板と、上面の周辺部に形成された第２の接続パッド、及び上面の前記第２の接続パッドより内側に形成され、前記第２の接続パッドに接続された第３の接続パッドを有し、下面を前記パッケージ基板に固定された第１の半導体チップと、下面の最も外側の周辺部を取り巻く少なくとも１列が、電源または接地に接続された外側接続パッドを有し、下面の前記外側接続パッドの列より内側に、信号線に接続された内側接続パッドを有し、前記外側接続パッド及び前記内側接続パッドが第１の導電材を介して対応する位置の前記第３の接続パッドに電気的に接続且つ固定された第２の半導体チップと、前記外側接続パッドが前記第１の導電材及び前記第３の接続パッドを経由して接続された前記第２の接続パッドと、前記第１の接続パッドとを電気的に接続する第２の導電材とを備えていることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、半導体チップ上に積層された半導体チップの放熱を改善することが可能な半導体装置を提供することが可能である。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例について、図面を参照しながら説明する。各図では、同一の構成要素には同一の符号を付す。
【実施例１】
【００１０】
本発明の実施例１に係る半導体装置について、図１及び図２を参照しながら説明する。図１は半導体装置の構成を模式的に示す図で、図１（ａ）は半導体装置の一部を切り欠いて平面的に示す図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った全体の断面図である。図２は半導体装置の上側に積層される半導体チップの下側を模式的に示す平面図である。なお、半導体装置のパッケージ基板に対して、半導体チップが積層されている側を上、対向するバンプ電極の側を下という。
【００１１】
図１に示すように、半導体装置１は、インターポーザ等とも呼ばれるパッケージ基板２１の上に、回路形成面が互いに対面するように積層された半導体チップ１１、１５が固定されている。
【００１２】
半導体装置１は、周辺部に第１の接続パッドである接続パッド２２を有するパッケージ基板２１、並びに、上面の周辺部に形成された第２の接続パッドである接続パッド１２、及び上面の接続パッド１２より内側に形成され、接続パッド１２に接続された第３の接続パッドである接続パッド１３を有し、下面をパッケージ基板２１に固定された第１の半導体チップである半導体チップ１１を有している。半導体装置１は、下面の最も外側の周辺部を取り巻く１列が、電源または接地に接続された外側接続パッドである接続パッド１６を有し、下面の接続パッド１６の列より内側に、信号線に接続された内側接続パッドである接続パッド１７を有し、接続パッド１６及び接続パッド１７が第１の導電材である半田バンプ２５を介して対応する位置の接続パッド１３に電気的に接続且つ固定された第２の半導体チップである半導体チップ１５、並びに、接続パッド１６が半田バンプ２５及び接続パッド１３を経由して接続された接続パッド１２と、接続パッド２２とを電気的に接続する第２の導電材である金属細線２７を備えている。
【００１３】
また、半導体装置１は、外部接続端子となる半田バンプ２６をパッケージ基板２１の下面に有している。図示を省略するが、パッケージ基板２１は、上面の接続パッド２２と接続された配線の一部をなすランドを下面に設けて、ランドに半田バンプ２６が接続され、半田バンプ２６との接続部を除いたランド及び下面がソルダレジストで被われている。パッケージ基板２１の上面は、周辺部に配設された接続パッド２２を除いて、ソルダレジストで被われている。パッケージ基板２１の上面の中央部に、例えば、エポキシ樹脂を主成分とする接着材２３を介して、半導体チップ１１の下面が接着、固定されている。
【００１４】
更に、半導体装置１は、パッケージ基板２１の上面、半導体チップ１１、１５、金属細線２７、半田バンプ２５を被って、例えば、エポキシ樹脂を主成分とする封止樹脂２９が形成されている。互いに対面する半導体チップ１１、１５の間には、封止樹脂２９が充填されるが、封止樹脂２９の代わりにアンダーフィル材（図示略）を充填することは可能である。半導体装置１は、半田バンプ２６を除くと、ほぼ、直方体の外形を有している。
【００１５】
半導体チップ１１の上面の最も外側は、周知のように、層間絶縁膜の中に配線層が形成され、周辺部に、ワイヤボンディングのための接続パッド１２が層間絶縁膜及び表面保護膜から露出し、中央部に、半導体チップ１５と接続するための接続パッド１３が露出している。半導体チップ１５は、半導体チップ１１の接続パッド１２のなす列の内側、すなわち半導体チップ１１の中央部に収められる大きさである。
【００１６】
図２に示すように、半導体チップ１５の下面にほぼ等間隔の行列状に、つまり格子状に配列された接続パッド１６及び接続パッド１７が、図示を省略するが、半導体チップ１５の最も外側の層をなす配線層で形成されている。接続パッド１６と接続パッド１７は、破線で示した矩形の境界線３１で区分けされ、境界線３１の外側に接続パッド１６、内側に接続パッド１７が配置されている。接続パッド１６は、境界線３１の外側にある矩形（図示略）の辺の上に、ほぼ等間隔で配列されている。接続パッド１６及び接続パッド１７のそれぞれの中央部に、半田バンプ２５が位置する関係にある。なお、製造プロセス上、半田バンプ２５は、半導体チップ１５の接続パッド１６、１７に配設されるとは限らない。
【００１７】
接続パッド１６は、半導体チップ１５が電気的に必要とする接続パッド数より多く配設されている。接続パッド１６は、一部が電源に接続され、残りが接地に接続されている。電源供給のための接続パッド１６は、必ずしも同電位とは限らず、必要とする電位に近い電位が供給される。なお、接続パッド１６は、接続パッド１７と同等の大きさに形成されているが、接続パッド１７より大きく形成され、大きな接続パッド１７に対応した、より大きな半田バンプ、より大きな接続パッド１３とすることは可能である。
【００１８】
接続パッド１６は、電源と接地とに振り分けずに、例えば、全てを電源に接続することは可能であり、逆に、全てを接地に接続することは可能である。接続パッド１６が、電源または接地の一方にのみ接続される場合、接続パッド１７の一部が電源または接地の他方に接続される。また、接続パッド１６の一部を半導体チップ１５の電源及び接地のどちらにも接続せず、独立に存在するパッド、つまり放熱のためのパッドとすることは可能である。
【００１９】
接続パッド１７は、少なくとも一部が信号の配線に接続される。接続パッド１７は、境界線３１の内側の半導体チップ１５の下面全面に分布しているが、必要とする信号の数に応じて、例えば、境界線３１の内側に接続パッド１７のない領域が形成されることは差し支えない。
【００２０】
図１に示すように、接続パッド１２及び接続パッド１３は、図示を省略するが、半導体チップ１１の最上層（最も外側の層）をなす配線層で形成されている。接続パッド１６に対向する全ての接続パッド１３は、半導体チップ１１上面で、配線１４により、接続パッド１２と接続されている。配線１４は、例えば、半導体チップ１１の最上層または最上層に近い配線層で形成され、接続パッド１２と接続パッド１３とは、可能な限り断面積が大きく、距離が短くなるように接続されることが好ましい。なお、接続パッド１２の一部は、信号用に使用される。
【００２１】
半田バンプ２５は、例えば、接続方向に垂直な断面の径が３０〜４０μｍ、接続距離が２０〜３０μｍ程度である。金属細線３７は、例えば、２０〜３０μｍ径のＡｕまたはＡｌ等を主成分とするワイヤであり、半導体チップ１１の接続パッド１２から上方に引き出してループを形成して、パッケージ基板２１の接続パッド２２と接続されている。
【００２２】
半導体チップ１１は、例えば、ロジックＬＳＩ（Large Scale Integrated Circuit）であり、半導体チップ１５は、例えば、メモリＬＳＩである。
【００２３】
次に、発熱及び放熱の経路等を説明する。半導体装置１は、半田バンプ２６を介して、外部と接続される。従って、電源は、半田バンプ２６、接続パッド２２、金属細線２７、及び接続パッド１２を経由して、半導体チップ１１に供給される。更に、電源は、接続パッド１２から、配線１４、接続パッド１３、半田バンプ２５、及び接続パッド１６を経由して、半導体チップ１５に供給される。接地は、電源と同様な、しかし、電源とは独立な配線を経由して、半導体チップ１１及び半導体チップ１５に接続される。
【００２４】
半導体チップ１１、１５は、電源及び接地とは別の配線を経由して送られる駆動信号によって、トランジスタ等の能動素子が駆動され、その結果、電流が、能動素子、受動素子、配線等を流れ、更にリーク電流の発生等があり、ジュール熱を発生する。高集積化、高速化に伴って半導体チップは、必要な電流が増加し、発熱量も大きくなる。
【００２５】
半導体チップ１５で発生した熱は、一部が、封止樹脂２９を伝導し、封止樹脂２９の表面から放熱される。また、一部が、電源及び接地の配線を経由して半田バンプ２６を伝導、また、半導体チップ１５の半田バンプ２６へ通ずる封止樹脂２９、半導体チップ１１、接着材２３、及びパッケージ基板２１を伝導して、半導体装置１が実装されたプリント基板（図示略）等へ放熱される。電気の良導体は、熱の良導体でもあり、半導体チップ１５で発生した熱は、電源及び接地の配線を電気と同様な経路で、または、電源及び接地の配線の一部を経由して、パッケージ基板２１の下面側に通ずる経路で放熱される。
【００２６】
上述したように、半導体装置１は、半導体チップ１５、半導体チップ１１、及びパッケージ基板２１のそれぞれの周辺部、すなわち半導体装置１の側面部に、電源または接地に接続された強化された放熱経路を有しているので、半導体チップ１５で発生した熱を、半導体チップ１５の周辺部に導き、半導体装置１の外部へ放熱することが可能である。スタック形ＭＣＰにおいては、それぞれの半導体チップ１５、１１の中心部でより高温になる傾向がある。半導体チップ１１の中心部で発生する熱量が大きいので、半導体チップ１５の中心部で発生する熱は、半導体チップ１１の中心部を経路として半田バンプ２６の側に流すことが難しい。中心部により大きな放熱経路を持たないパッケージ基板２１を使用しているので、半導体チップ１５の中心部と周辺部との温度差を利用して発生する熱を周辺部へ導き、更に、温度差を利用して半導体チップ１１の周辺部へ導き、更に、温度差を利用してパッケージ基板２１の周辺部から半田バンプ２６の側に放熱することは可能である。
【００２７】
半導体チップ１５、半導体チップ１１、及びパッケージ基板２１に配設された電源または接地のための接続パッド１６、１３、１２、２２は、それぞれの周辺部を取り巻いて、しかも、数がより多く配置されているので、半導体装置１は、より大きな放熱経路が周辺部に確保された構成をなしている。半導体装置１の中心部は、放熱経路が増強されているわけではないので放熱を促進することはないが、周辺部は、放熱経路が増強されているので、半導体チップ１５の放熱を促進することが可能となる。
【００２８】
半導体装置１は、結果的に、２層構造の上側の半導体チップ１５の温度の上昇が、特に、抑えられるので、誤動作の発生は抑制される。また、半導体装置１は、動作昇温時と保管時との温度差が小さくなるので、温度サイクルによる故障の頻度を低減することが可能である。
【００２９】
半導体装置１は、電源または接地のための接続パッド１６が、半導体チップ１５の周囲を一周する位置にあって、より適する位置で半導体チップ１５内の配線に接続が可能なので、すなわち、電源系が強化されているので、電源と接地との電位差が小さくなることを避けることが可能である。
【実施例２】
【００３０】
本発明の実施例２に係る半導体装置について、図３を参照しながら説明する。図３は半導体装置の上側に積層される半導体チップの下側を模式的に示す平面図である。実施例１の半導体装置とは、上側の半導体チップが周辺部の２列からなる電源または接地のための接続パッドを有することが異なる。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略する。
【００３１】
図３に示すように、上側の半導体チップ３５は、下面にほぼ等間隔の行列状に、接続パッド３６及び接続パッド３７が配列されている。接続パッド３６と接続パッド３７は、矩形の境界線４１で区分けされ、境界線４１の外側に２列並列の接続パッド３６、内側に２列並列の接続パッド３７が配置されている。半導体チップ３５の中央部は、接続パッド３７が配置されていない。接続パッド３６及び接続パッド３７のそれぞれの中央部に、半田バンプ２５が位置する関係にある。
【００３２】
接続パッド３６は、電源または接地のための接続パッドであり、接続パッド３７は、少なくとも一部が信号用の接続パッドである。接続パッド３７は、必要とする信号の数に応じて形成され、半導体チップ３５の中央部に配設する必要がない。接続パッド３６は、実施例１の接続パッド１６、接続パッド３７は、実施例１の接続パッド１７に、それぞれ対応している。
【００３３】
半導体チップ３５は、電源または接地のための接続パッドの数が、実施例１の場合より、相対的に増加されている。半導体チップ３５は、実施例１の半導体チップ１５より、発熱量が多い場合、または、放熱の強化が必要な場合に相当する。一方、信号のための接続パッドの数は、相対的に少なくて済む場合である。
【００３４】
図示を省略（図１参照）するが、半導体チップ３５に対向する下層の半導体チップは、半導体チップ３５が有する接続パッド３６に対応する接続パッドを、上面の周辺部に有し、接続パッド３７に対応する接続パッドを、上面の中央部に有している。下層の半導体チップは、実施例１の半導体チップ１１の接続パッド１２と同様に、接続パッド３６に対応する接続パッドの外側に、金属細線用の接続パッドを有している。なお、この金属細線用の接続パッドは、１列に収まらない場合は、２列に並列して形成することが可能である。そして、金属細線用の接続パッドに対応した接続パッドが、実施例１のパッケージ基板２１の接続パッド２２と同様に、パッケージ基板上に形成されている。
【００３５】
本実施例の半導体装置は、実施例１の半導体装置１と同様な放熱経路が、半導体装置の周辺部に確保可能である。従って、本実施例の半導体装置は、実施例１の半導体装置１が有する効果を同様に有している。しかも、接続パッド３６が、相対的に数が多く配設されているので、より大きな放熱が可能となる。
【００３６】
また、上側に積層される半導体チップの２列の接続パッド３６が、電源または接地のために使用される例を上述したが、上記実施例２の半導体装置の変形例として、外側の矩形の辺の上に配列された接続パッド３６を電源用として、内側の矩形の辺の上に配列された接続パッド３６を接地用として、区分けすることは可能であり、逆に、外側の接続パッド３６を接地用、内側の接続パッド３６を電源用とすることは可能である。
【００３７】
また、上側に積層される半導体チップの電源または接地のための接続パッド３６は、２列配設される例を上述したが、上記実施例２の半導体装置の変形例として、電源または接地のための接続パッドが、３列以上配設されることは可能である。
【００３８】
本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。
【００３９】
例えば、実施例では、第１の半導体チップは、ロジックＬＳＩであり、第２の半導体チップは、メモリＬＳＩである半導体装置の例を示したが、第１の半導体チップが大きいとした上で、第１の半導体チップがメモリＬＳＩ、第２の半導体チップがロジックＬＳＩとすることは可能である。その他、第１及び第２の半導体チップは、２つのロジックＬＳＩの組合せ、または、２つのメモリＬＳＩの組合せとすることは可能である。
【００４０】
また、第１または第２の半導体チップは、アナログ回路を有するＩＣ（Integrated Circuit）、内部にアナログ回路ブロックと制御論理回路ブロックを組み合わせた、いわゆるアナログ・デジタル混載ＬＳＩ等であっても差し支えない。
【００４１】
また、実施例では、ＢＧＡ（Ball Grid Array）型のパッケージの例を示したが、リードフレームを使用したパッケージを使用することは可能である。
【００４２】
その他、以下の付記に記載されるような構成が考えられる。  
（付記１）  周辺部に第１の接続パッドを有するパッケージ基板と、上面の周辺部に形成された第２の接続パッド、及び上面の前記第２の接続パッドより内側に形成され、前記第２の接続パッドに接続された第３の接続パッドを有し、下面を前記パッケージ基板に固定された第１の半導体チップと、下面の最も外側の周辺部を取り巻く少なくとも１列が、電源または接地に接続された外側接続パッドを有し、下面の前記外側接続パッドの列より内側に、信号線に接続された内側接続パッドを有し、前記外側接続パッド及び前記内側接続パッドが第１の導電材を介して対応する位置の前記第３の接続パッドに電気的に接続且つ固定された第２の半導体チップと、前記外側接続パッドが前記第１の導電材及び前記第３の接続パッドを経由して接続された前記第２の接続パッドと、前記第１の接続パッドとを電気的に接続する第２の導電材とを備えている半導体装置。
【００４３】
（付記２）  前記第１の半導体チップは、ロジックＬＳＩであり、前記第２の半導体チップは、メモリＬＳＩである付記１に記載の半導体装置。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施例１に係る半導体装置の構成を模式的に示す図で、図１（ａ）は半導体装置の一部を切り欠いて平面的に示す図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った全体の断面図。
【図２】本発明の実施例１に係る半導体装置の上側に積層される半導体チップの下側を模式的に示す平面図。
【図３】本発明の実施例２に係る半導体装置の上側に積層される半導体チップの下側を模式的に示す平面図。
【符号の説明】
【００４５】
１  半導体装置
１１、１５、３５  半導体チップ
１２、１３、１６、１７、２２、３６、３７  接続パッド
１４  配線
２１  パッケージ基板
２３  接着材
２５、２６  半田バンプ
２７  金属細線
２９  封止樹脂
３１、４１  境界線
【図１】
2010062328.tif 000003
【図２】
2010062328.tif 000004
【図３】
2010062328.tif 000005