(57)【要約】【課題】ポップノイズを低減する。【解決手段】再生装置１Ａは、第１パルス幅変調信号１１ａをＤ級増幅して得た第１出力信号ＯＵＴＰをローパスフィルタ２０の一方の入力端子に供給する第１駆動回路１２と、第２パルス幅変調信号１１ｂをＤ級増幅して得た第２出力信号ＯＵＴＮをローパスフィルタ２０の他方の入力端子に供給する第２駆動回路１３と、外部からミュート信号ＭＵＴＥが供給されると、第１出力信号ＯＵＴＰを所定時間だけ遅延して制御信号ＣＴＬを生成して、第１出力信号ＯＵＴＰ及び第２出力信号ＯＵＴＮの出力を停止するように制御する遅延回路４０を備える。を生成する。【選択図】図１
2010278697.tif 000002
【特許請求の範囲】
【請求項１】
ローパスフィルタを介してスピーカを駆動するＤ級増幅装置であって、
入力信号のレベルに応じたパルス幅を有する第１信号及び第２信号を生成する信号生成回路と、
前記第１信号をＤ級増幅して得た第１出力信号を前記ローパスフィルタの一方の入力端子に供給する第１駆動回路と、
前記第２信号をＤ級増幅して得た第２出力信号を前記ローパスフィルタの他方の入力端子に供給する第２駆動回路と、
外部からミュート信号が供給されると、前記第１出力信号を所定時間だけ遅延して前記第１出力信号及び前記第２出力信号の生成を停止させる制御信号を生成し、前記第１駆動回路及び前記第２駆動回路に供給する制御信号生成回路とを、
備えたＤ級増幅装置。
【請求項２】
前記ローパスフィルタは、コイルと容量とを備え、
前記所定時間は、前記第１信号を前記ローパスフィルタに供給した場合に、前記コイルに電荷が蓄積されており、前期容量に電荷が蓄積されていない状態で、前記第１信号の前記ローパスフィルタに対する供給を停止するように設定されている、
ことを特徴とする請求項１に記載のＤ級増幅装置。
【請求項３】
前記制御信号生成回路は、前記第１出力信号の開始から、クロック信号を計数し、計数値を基準値に達すると、前記制御信号を有効にすることを特徴とする請求項１又は２に記載のＤ級増幅装置。
【請求項４】
ローパスフィルタを介してスピーカを駆動するＤ級増幅装置であって、
入力信号のレベルに応じたパルス幅を有する第１信号及び第２信号を生成する信号生成回路と、
前記第１信号をＤ級増幅して得た第１出力信号を前記ローパスフィルタの一方の入力端子に供給する第１駆動回路と、
前記第２信号をＤ級増幅して得た第２出力信号を前記ローパスフィルタの他方の入力端子に供給する第２駆動回路と、
外部からミュート信号が供給されると、前記スピーカの一方の入力端子に供給される第１駆動信号と前記スピーカの他方の入力端子に供給される第２駆動信号との差分を算出し、算出した差分が基準レベルを下回ると、前記前記第１出力信号及び前記第２出力信号の生成を停止させる制御信号を生成し、前記第１駆動回路及び前記第２駆動回路に供給する制御信号生成回路とを、
備えるＤ級増幅装置。
【請求項５】
前記制御信号生成回路は、
外部から前記ミュート信号が供給されると、前記スピーカの一方の入力端子に供給される第１駆動信号と前記スピーカの他方の入力端子に供給される第２駆動信号との差分を算出して差分信号を生成する差分回路と、
前記差分信号のレベルを基準レベルと比較し、前記差分信号のレベルが基準レベルを下回ると、前記前記第１出力信号及び前記第２出力信号の生成を停止させる制御信号を生成し、前記第１駆動回路及び前記第２駆動回路に供給する比較回路とを、
備える請求項４に記載のＤ級増幅装置。
【請求項６】
前記制御信号生成回路は、
前記スピーカの一方の入力端子に供給される第１駆動信号と前記スピーカの他方の入力端子に供給される第２駆動信号との差分を算出して差分信号を生成する差分回路と、
外部から前記ミュート信号が供給されると、前記差分信号のレベルを基準レベルと比較し、前記差分信号のレベルが基準レベルを下回ると、前記前記第１出力信号及び前記第２出力信号の生成を停止させる制御信号を生成し、前記第１駆動回路及び前記第２駆動回路に供給する比較回路とを、
備える請求項４に記載のＤ級増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ポップノイズなどのノイズを除去するＤ級増幅装置の技術に関する。
【背景技術】
【０００２】
従来、Ａ級増幅回路、Ｂ級増幅回路又はＣ級増幅回路等の各種のオーディオ製品用の増幅装置（以下、単に「増幅回路」ともいう。）が知られており、最近では、当該増幅回路の小型化および効率化の観点からデジタル増幅装置（以下、「Ｄ級増幅装置」ともいう。）が普及している。
このＤ級増幅装置は、デジタル信号である音信号に対してＰＷＭ（Pulse Width Modulation）変調を施し、当該変調により得られる変調信号を矩形波のまま増幅して出力するようになっている。
この種のＤ級増幅装置は、ミュート時に、いわゆるポップノイズが発生することが知られている。ミュート時にはスピーカに対して供給される信号が停止するが、その過渡応答の過程でポップノイズが発生することがあり、大きなノイズとして出力されると聴感上耳障りである他にスピーカなどの各種の装置に支障をきたすこともある。
特許文献１には、クロック信号に同期して三角波信号を生成し、三角波信号と入力信号とを比較することによって生成したパルス幅変調をＤ級増幅して出力すると共に、クロック信号に同期してＤ級増幅を停止させることにより、ポップノイズの発生を抑制するＤ級増幅装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１７３３５号公報(図１)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、Ｄ級増幅装置には、ＬＰＦ（Low Pass Filter）を介してスピーカに出力信号を供給するタイプと、ＬＰＦを介すること無くスピーカに出力信号を直接供給するタイプとがあり、特許文献１に記載されたＤ級増幅装置は後者である。スピーカに出力信号を直接供給するタイプでは、Ｄ級増幅装置の出力信号とスピーカの入力信号とが一致するが、ＬＰＦを介してスピーカに出力信号を供給するタイプでは、Ｄ級増幅装置の出力信号とスピーカの入力信号とが一致しない。
一般に、ＬＰＦはコイルなどのインダクタンス素子と容量などのキャパシタンス素子とを組み合わせて構成される。このため、パルス状の信号を供給すると、インダクタンス素子とキャパシタンス素子との間で共振が起こる。このため、Ｄ級増幅装置からの出力信号の供給を停止しても、直ちにスピーカへの信号供給が停止するのではなく、ポップノイズが発生してしまうといった問題があった。
本発明は、以上の事情に鑑みてなされたものであり、出力信号をＬＰＦを介してスピーカに供給する構成であってもポップノイズを抑圧できるＤ級増幅装置を提供すること解決課題とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明に係るＤ級増幅装置は、ローパスフィルタを介してスピーカを駆動するものであって、入力信号のレベルに応じたパルス幅を有する第１信号及び第２信号を生成する信号生成回路と、前記第１信号をＤ級増幅して得た第１出力信号を前記ローパスフィルタの一方の入力端子に供給する第１駆動回路と、前記第２信号をＤ級増幅して得た第２出力信号を前記ローパスフィルタの他方の入力端子に供給する第２駆動回路と、外部からミュート信号が供給されると、前記第１出力信号を所定時間だけ遅延して前記第１出力信号及び前記第２出力信号の生成を停止させる制御信号を生成し、前記第１駆動回路及び前記第２駆動回路に供給する制御信号生成回路とを備える。
【０００６】
この発明では、ミュート信号が供給されても直ちに第１駆動回路及び第２駆動回路において、第１出力信号及び第２出力信号の生成が停止するのではなく、第１出力信号を基準として所定時間が経過した後に、第１出力信号及び第２出力信号の出力を停止している。第１出力信号及び第２出力信号のローパスフィルタへの供給を停止しても直ちにスピーカへ供給される信号が無くなるわけではなく、ローパスフィルタの電気的特性に応じてスピーカへ信号が供給されることがある。そして、スピーカに供給される信号はポップノイズとなってしまう。この発明によれば、ローパスフィルタに供給される第１出力信号を所定時間だけ遅延させて、第１出力信号及び第２出力信号の出力を停止するように制御するので、ローパスフィルタの電気的特性を考慮して、ポップノイズが小さくなるタイミングで第１出力信号及び第２出力信号の出力を停止させることができる。
【０００７】
より具体的な態様においては、前記ローパスフィルタは、コイルと容量とを備え、前記所定時間は、前記第１信号を前記ローパスフィルタに供給した場合に、前記コイルに電荷が蓄積されており、前期容量に電荷が蓄積されていない状態で、前記第１信号の前記ローパスフィルタに対する供給を停止するように設定することが好ましい。この場合には、第１出力信号及び第２出力信号の供給が停止しても、コイルに蓄積された電荷が容量に流れ込むので、スピーカに供給される信号レベルを大幅に抑圧することができ、ポップノイズを低減することができる。
【０００８】
ここで、前記制御信号生成回路は、前記第１出力信号の開始から、クロック信号を計数し、計数値を基準値に達すると、前記制御信号を有効にすることが好ましい。この場合には、クロック信号の計数値によって所定時間を定めることができる。よって、アナログ回路で所定時間を計測する場合と比較して正確に所定時間を計測することが可能となり、ポップノイズをより低減させることができる。
【０００９】
次に、本発明に係る他のＤ級増幅装置は、ローパスフィルタを介してスピーカを駆動するものであって、入力信号のレベルに応じたパルス幅を有する第１信号及び第２信号を生成する信号生成回路と、前記第１信号をＤ級増幅して得た第１出力信号を前記ローパスフィルタの一方の入力端子に供給する第１駆動回路と、前記第２信号をＤ級増幅して得た第２出力信号を前記ローパスフィルタの他方の入力端子に供給する第２駆動回路と、外部からミュート信号が供給されると、前記スピーカの一方の入力端子に供給される第１駆動信号と前記スピーカの他方の入力端子に供給される第２駆動信号との差分を算出し、算出した差分が基準レベルを下回ると、前記第１出力信号及び前記第２出力信号の生成を停止させる制御信号を生成し、前記第１駆動回路及び前記第２駆動回路に供給する制御信号生成回路とを備える。
【００１０】
この発明によれば、スピーカの２つの入力端子間の差分信号を検知して、その信号レベルが基準レベルを下回った場合に第１出力信号及び第２出力信号の生成を停止するので、ポップノイズを基準レベルに対応する音量以下に抑圧することができる。例えば、基準レベルを聴覚上、気にならないレベルに設定することによって、ポップノイズを大幅に減少させることができる。
【００１１】
ここで、前記制御信号生成回路は、外部から前記ミュート信号が供給されると、前記スピーカの一方の入力端子に供給される第１駆動信号と前記スピーカの他方の入力端子に供給される第２駆動信号との差分を算出して差分信号を生成する差分回路と、前記差分信号のレベルを基準レベルと比較し、前記差分信号のレベルが基準レベルを下回ると、前記前記第１出力信号及び前記第２出力信号の生成を停止させる制御信号を生成し、前記第１駆動回路及び前記第２駆動回路に供給する比較回路とを備えることが好ましい。あるいは、前記制御信号生成回路は、前記スピーカの一方の入力端子に供給される第１駆動信号と前記スピーカの他方の入力端子に供給される第２駆動信号との差分を算出して差分信号を生成する差分回路と、外部から前記ミュート信号が供給されると、前記差分信号のレベルを基準レベルと比較し、前記差分信号のレベルが基準レベルを下回ると、前記前記第１出力信号及び前記第２出力信号の生成を停止させる制御信号を生成し、前記第１駆動回路及び前記第２駆動回路に供給する比較回路とを、備えるものであってもよい。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態に係る再生装置１Ａの構成を示すブロック図である。
【図２】第１実施形態に係る第１駆動回路の構成を示す回路図である。
【図３】第１実施形態の遅延回路の構成を示す回路図である。
【図４】第１実施形態の遅延回路の動作を示すタイミングチャートである。
【図５】第１実施形態のＤ級増幅装置の動作を説明するための説明図である。
【図６】第２実施形態に係る再生装置１Ｂの構成を示すブロック図である。
【発明を実施するための形態】
【００１３】
＜１．第１実施形態＞
図１を参照して、本発明の第１実施形態に係る再生装置１Ａについて説明する。再生装置１Ａは、Ｄ級増幅装置１０、ローハスフィルタ２０、スピーカ３０、遅延回路４０及びタイミング回路５０を備える。Ｄ級増幅装置１０は、入力信号ＩＮを、パルス幅変調すると共にＤ級増幅して、第１出力信号ＯＵＴＰと第２出力信号ＯＵＴＮを生成する。タイミング回路５０は、遅延回路５０にマスタクロック信号ＭＣＫを供給する一方、マスタクロック信号ＭＣＫを分周して得たクロック信号ＣＬＫをＤ級増幅装置１０に供給する。
【００１４】
Ｄ級増幅装置１０は、ＰＷＭ信号生成回路１１、第１ドライブ回路１２、及び第２ドライブ回路１３を備える。ＰＷＭ信号生成回路１１は、入力信号ＩＮのレベルに応じたパルス幅を有する第１パルス幅変調信号１１ａと第２パルス幅変調信号１１ｂとを差動形式で生成する。ＰＷＭ信号生成回路１１は、クロック信号ＣＬＫに同期した三角波信号を発生する三角波発生回路と、三角波信号と入力信号ＩＮを比較して第１パルス幅変調信号１１ａ及び第２パルス幅変調信号１１ｂを生成する比較回路とを備える。
【００１５】
第１ドライブ回路１２及び第２ドライブ回路１３は、第１パルス幅変調信号１１ａ及び第２パルス幅変調信号１１ｂを各々Ｄ級増幅して、第１出力信号ＯＵＴＰと第２出力信号ＯＵＴＮとを生成する。但し、制御信号ＣＴＬが有効になると、第１ドライブ回路１２及び第２ドライブ回路１３は、第１パルス幅変調信号１１ａ及び第２パルス幅変調信号１１ｂの出力を停止する。
【００１６】
図２に、第１ドライブ回路１２の回路図を示す。なお、第２ドライブ回路１３は、第１ドライブ回路１２と同様に構成されている。第１ドライブ回路１２は、Ｐチャネル型のトランジスタＴｒ１とＮチャネル型のトランジスタとを備える。これらのトランジスタ１２及び１３は電源ＶＤＤとグランドＧＮＤとの間に直列に接続されている。ここで、制御信号ＣＴＬはハイレベルでアクティブとなり、第１出力信号ＯＵＴＰの出力停止を指示し、制御信号ＣＴＬはローレベルで非アクティブとなり、第１出力信号ＯＵＴＰの出力を指示する。
【００１７】
制御信号ＣＴＬがハイレベルの場合、オア回路１２１の出力信号は常にハイレベルとなる。この場合、トランジスタＴｒ１のゲートはハイレベルとなるから、トランジスタＴｒ１はオフ状態となる。また、制御信号ＣＴＬがハイレベルの場合、インバータ１２２の出力信号は常にローレベルとなるから、アンド回路１２３の出力信号はローレベルとなる。よって、トランジスタＴｒ２はオフ状態となる。このようにトランジスタＴｒ１及びＴｒ２がオフ状態になると、第１駆動回路１２の出力インピーダンスはハイインピーダンスとなり、第１出力信号ＯＵＴＰのローパスフィルタ２０への出力が停止される。
【００１８】
一方、制御信号ＣＴＬがローレベルの場合には、オア回路１２１の出力信号は第１パルス幅変調信号１１ａとなり、その論理レベルに応じてトランジスタＴｒ１のオン・オフが制御される。また、インバータ１２２の出力信号は常にハイレベルとなるから、アンド回路１２３の出力信号は、第１パルス幅変調信号１１ａとなり、その論理レベルに応じてトランジスタＴｒ２のオン・オフが制御される。この結果、第１パルス幅変調信号１１ａがハイレベルであれば、トランジスタＴｒ１がオフ状態になる一方トランジスタＴｒ２がオン状態となり、第１出力信号ＯＵＴＰはローレベルになる。また、第１パルス幅変調信号１１ａがローレベルであれば、トランジスタＴｒ１がオン状態になる一方トランジスタＴｒ２がオフ状態となり、第１出力信号ＯＵＴＰはハイレベルになる。このように、第１駆動回路１２は、制御信号ＣＴＬの論理レベルに応じて第１出力信号ＯＵＴＰをローパスフィルタ２０に出力するか否かを制御する。
【００１９】
次に、遅延回路４０（制御信号生成回路）は、外部からスピーカ３０から出力される音量をゼロにすることを指示するミュート信号ＭＵＴＥが供給されると、第１出力信号ＯＵＴＰを所定時間だけ遅延して、第１出力信号ＯＵＴＰがアクティブになってから所定時間が経過した時にアクティブとなって、第１出力信号ＯＵＴＰ及び第２出力信号ＯＵＴＮの出力を停止する制御信号ＣＴＬを生成する。
【００２０】
図３に遅延回路４０の回路図を示し、図４に遅延回路４０のタイミングチャートを示す。遅延回路４０はマスタクロック信号ＭＣＫをカウントするカウンタ４１とＲＳフリップフロップ４２を備える。カウンタ４１のロード端子には第１出力信号ＯＵＴＰが供給され、第１出力信号ＯＵＴＰがハイレベルになると、所定値がロードされる。カウント値はマスタクロック信号ＭＣＫの立ち上がりエッジに同期して１ずつインクリメントされる。そして、カウント可能な最大値に達するとリップキャリイ信号ＲＣがハイレベルとなる。リップルキャリイ信号ＲＣはＲＳフリップフロップ４２のセット端子に供給される。一方、ＲＳフリップフロップ４２のリセット端子には、ミュート信号ＭＵＴＥが供給されている。このため、ミュート信号ＭＵＴＥがローレベルである期間は、制御信号ＣＴＬは常にローレベルとなる。
【００２１】
図４に示すように時刻ｔ１において、ミュート信号ＭＵＴＥがローレベルからハイレベルに遷移すると、制御信号ＣＴＬを非アクティブからアクティブに遷移させることが可能となる。そして、第１出力信号ＯＵＴＰが時刻ｔ２においてハイレベルになると、カウンタ４１には所定値がロードされ、マスタクロック信号ＭＣＫの計数が開始される。カウント４１のカウント値がオバーフローすると、時刻ｔ３においてリップルキャリイ信号ＲＣがハイレベルに立ち上がる。すると、これに同期して制御信号ＣＴＬがローレベルからハイレベルに遷移する。
ここで、時刻ｔ２から時刻ｔ３までの所定時間Ｔｄは、マスタクロック信号ＭＣＫの個数で計数される。よって、マスタクロック信号ＭＣＫの精度で所定時間Ｔｄを定めることができる。
【００２２】
次に、図１に示すローパスフィルタ２０とスピーカ３０について説明する。ローパスフィルタ２０は、インダクタンス素子としてのコイルＬ１及びＬ２、並びにキャパシタンス素子としての容量Ｃ１、Ｃ２及びＣ３を備える。インダクタンス素子とキャパシタンス素子とは共振回路を構成する。共振回路において、第１出力信号ＯＵＴＰ及び第２出力信号ＯＵＴＮといったパルス波形が供給されると、インダクタンス素子とキャパシタンス素子との間で電荷のやり取りが行われる。すなわち、あるタイミングでは、インダクタンス素子に電荷が移動し、あるタイミングではキャパシタンス素子に電荷が移動する。
【００２３】
例えば、図５（Ａ）示すようにキャパシタンス素子に電荷がある場合に、このタイミングで第１出力信号ＯＵＴＰ及び第２出力信号ＯＵＴＮの出力が停止したとすると、図５（Ａ）に示すようにキャパシタンス素子に蓄えられた電荷がスピーカ３０に流れ込む。これによって、ポップノイズが発生する。
一方、図５（Ｂ）示すようにインダクタンス素子に電荷がある場合に、このタイミングで第１出力信号ＯＵＴＰ及び第２出力信号ＯＵＴＮの出力が停止したとすると、図５（Ｂ）に示すようにインダクタンス素子に蓄えられた電荷がキャパシタンス素子に流れ込む。このため、ポップノイズが発生しない。
【００２４】
ここで、インダクタンス素子とキャパシタンス素子のいずれに電荷が蓄えられているかは、第１出力信号ＯＵＴＰがアクティブなってからの経過時間に依存し、インダクタンス成分とキャパシタンス成分によって定まる。本実施形態において、図４に示す所定時間はＴｄ、図５（Ｂ）の状態で第１出力信号ＯＵＴＰ及び第２出力信号ＯＵＴＮの供給を停止できるように、インダクタンス成分とキャパシタンス成分を考慮して定められている。また、逆にポップノイズが最小となるように所定時間Ｔｄを定めてもよい。
【００２５】
このように第１実施形態の再生システム１Ａでは、ローパスフィルタ２０に供給される第１出力信号ＯＵＴＰを所定時間だけ遅延させて、第１出力信号ＯＵＴＰ及び第２出力信号ＯＵＴＮの出力を停止するように制御するので、ローパスフィルタ２０の電気的特性を考慮して、ポップノイズが小さくなるタイミングで第１出力信号ＯＵＴＰ及び第２出力信号ＯＵＴＮの出力を停止させることができる。
【００２６】
より具体的な態様においては、前記ローパスフィルタは、コイルと容量とを備え、前記所定時間は、前記第１信号を前記ローパスフィルタに供給した場合に、前記コイルに電荷が蓄積されており、前期容量に電荷が蓄積されていない状態で、前記第１信号の前記ローパスフィルタに対する供給を停止するように設定することが好ましい。この場合には、第１出力信号及び第２出力信号の供給が停止しても、コイルに蓄積された電荷が容量に流れ込むので、スピーカに供給される信号レベルを大幅に抑圧することができ、ポップノイズを低減することができる。
【００２７】
ここで、前記制御信号生成回路は、前記第１出力信号の開始から、クロック信号を計数し、計数値を基準値に達すると、前記制御信号を有効にすることが好ましい。この場合には、クロック信号の計数値によって所定時間を定めることができる。よって、アナログ回路で所定時間を計測する場合と比較して正確に所定時間を計測することが可能となり、ポップノイズをより低減させることができる。
【００２８】
＜２．第２実施形態＞
図６を参照して、本発明の第２実施形態に係る再生装置１Ｂについて説明する。再生装置１Ｂは、遅延回路４０の替わりに制御信号生成回路６０を用いる点を除いて、図１に示す第１実施形態の再生装置１Ａと同様に構成されている。
【００２９】
制御信号生成回路６０は、差分回路６１と比較回路６２とを備える。差分回路６１は、ミュート信号ＭＵＴＥがアクティブになると動作し、スピーカ３０の一方の入力端子に供給される第１駆動信号ＶＤ１とスピーカ３０の他方の入力端子に供給される第２駆動信号ＶＤ２との差分を算出して差分信号６１ａを生成する。この例では、ミュート信号ＭＵＴＥが非アクティブの状態では差分回路６１は動作しない。このようにミュート信号ＭＵＴＥがアクティブの場合にのみ動作させることにより、消費電力を削減することができる。よって、携帯電話などの携帯機器に再生装置１Ｂを採用すれば、連続動作時間を長くすることが可能となる。
【００３０】
比較回路６２は、差分信号６１ａのレベルを基準レベルＲＥＦと比較して、差分信号６１ａのレベルが基準レベルを下回ると、制御信号ＣＴＬをアクティブにする。ここで、基準レベルＲＥＦはポップノイズが聞こえない程度に設定されている。
第２実施形態では、スピーカ３０の２つの入力端子間の電圧を差分回路６１で検出し、ポップノイズが聞こえない程度に差分信号６１ａのレベルが低下した時点で、第１出力信号ＯＵＴＰと第２出力信号ＯＵＴＮの出力を停止したので、ポップノイズの発生を防止することができる。第２実施形態では、スピーカ３０の入力端子に供給される第１駆動信号ＶＤ１及び第２駆動信号ＶＤ２をモニタして制御信号ＣＴＬを生成しているので、フィーッドバック制御が働いている。このため、経時変化や温度変化によって、ローパスフィルタ２０のインダクタンス成分やキャパシタンス成分が変化してもこれに追随して第１出力信号ＯＵＴＰ及び第２出力信号ＯＵＴＮを停止するタイミングを定めることができる。
【００３１】
なお、第２実施形態では、ミュート信号ＭＵＴＥを差分回路６１に供給したが、本発明はこれに限定されるものではなく、比較回路６２に供給してもよい。この場合、差分回路６１は常に動作するが、比較回路６２は、ミュート信号ＭＵＴＥがアクティブになった後にのみ動作して制御信号ＣＴＬを生成する。この場合は、比較回路６２の消費電力を低減することができる。
【符号の説明】
【００３２】
１０……Ｄ級増幅装置、２０……ローパスフィルタ、３０……スピーカ、４０……遅延回路（制御信号生成回路）、１１……ＰＷＭ信号生成回路（信号生成回路）、６０……制御信号生成回路、６１……差分回路、６２……比較回路、ＩＮ……入力信号、ＯＵＴＰ……第１出力信号、ＯＵＴＮ……第２出力信号、ＶＤ１……第１駆動信号、ＶＤ２……第２駆動信号、ＭＵＴＥ……ミュート信号。
【図１】
2010278697.tif 000003
【図２】
2010278697.tif 000004
【図３】
2010278697.tif 000005
【図４】
2010278697.tif 000006
【図５】
2010278697.tif 000007
【図６】
2010278697.tif 000008