(57)【要約】【課題】薄膜トランジスタのオン電流及びオフ電流に係る問題点を解決することを課題の一とする。高速動作が可能な薄膜トランジスタを提供することを課題の一とする。【解決手段】薄膜トランジスタにおいて、ゲート絶縁層と、ソース領域及びドレイン領域との間であって、且つ少なくともソース領域及びドレイン領域側に、窒素、ＮＨ基、またはＮＨ２基を有する非晶質半導体層をバッファ層として有する。非晶質半導体をチャネル形成領域に有する薄膜トランジスタと比較して、薄膜トランジスタのオン電流を高めると共に、微結晶半導体をチャネル形成領域に有する薄膜トランジスタと比較して、薄膜トランジスタのオフ電流を低減することができる。【選択図】図１
2010087471.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に、ゲート電極を覆うゲート絶縁層と、
前記ゲート絶縁層に接する第１半導体層と、
前記第１半導体層に積層される第２半導体層と、
前記第２半導体層の一部に接し、ソース領域及びドレイン領域を形成する不純物半導体層と、
を有し、
前記第２半導体層は、ＮＨ基、またはＮＨ２基を有する非晶質半導体層で形成されることを特徴とする薄膜トランジスタ。
【請求項２】
請求項１において、前記ＮＨ基は前記第２半導体層に含まれる異なる半導体原子を架橋することを特徴とする薄膜トランジスタ。
【請求項３】
請求項１において、前記ＮＨ２基は前記第２半導体層に含まれる異なる半導体原子のダングリングボンドを終端することを特徴とする薄膜トランジスタ。
【請求項４】
請求項１乃至請求項３のいずれか一項において、前記第１半導体層は、微結晶半導体層であることを特徴とする薄膜トランジスタ。
【請求項５】
請求項１乃至請求項３のいずれか一項において、前記第１半導体層は、分散された微結晶半導体層または網状の微結晶半導体層であることを特徴とする薄膜トランジスタ。
【請求項６】
請求項１乃至請求項５のいずれか一項において、前記第２半導体層は、二次イオン質量分析法によって計測される酸素濃度が、５×１０１８ｃｍ−３以下であることを特徴とする薄膜トランジスタ。
【請求項７】
絶縁表面を有する基板上に、ゲート電極に接するゲート絶縁層と、
前記ゲート絶縁層に接する半導体層と、
ソース領域及びドレイン領域を形成する不純物半導体層と、
前記半導体層と前記不純物半導体層との間に形成されるバッファ層と、
を有し、
前記バッファ層は、ＮＨ基、またはＮＨ２基を有する非晶質半導体層で形成されることを特徴とする薄膜トランジスタ。
【請求項８】
請求項７において、前記ＮＨ基は前記バッファ層に含まれる異なる半導体原子を架橋することを特徴とする薄膜トランジスタ。
【請求項９】
請求項７において、前記ＮＨ２基は前記バッファ層に含まれる異なる半導体原子のダングリングボンドを終端することを特徴とする薄膜トランジスタ。
【請求項１０】
請求項７乃至請求項９のいずれか一項において、前記半導体層は、微結晶半導体層であることを特徴とする薄膜トランジスタ。
【請求項１１】
請求項７乃至請求項９のいずれか一項において、前記半導体層は、分散された微結晶半導体層または網状の微結晶半導体層であることを特徴とする薄膜トランジスタ。
【請求項１２】
請求項７乃至請求項１１のいずれか一項において、前記バッファ層は、二次イオン質量分析法によって計測される酸素濃度が、５×１０１８ｃｍ−３以下であることを特徴とする薄膜トランジスタ。
【請求項１３】
請求項１乃至請求項１２のいずれか一項において、前記ソース領域及びドレイン領域を形成する不純物半導体層にＮＨ基を有することを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタおよびその作製方法、並びに該薄膜トランジスタを用いた半導体装置および表示装置に関する。
【背景技術】
【０００２】
電界効果トランジスタの一種として、絶縁表面を有する基板上に形成された半導体層にチャネル領域が形成される薄膜トランジスタが知られている。薄膜トランジスタに用いられる半導体層として、非晶質シリコン、微結晶シリコン及び多結晶シリコンを用いる技術が開示されている（特許文献１乃至５参照）。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−０５３２８３号公報
【特許文献２】特開平５−１２９６０８号公報
【特許文献３】特開２００５−０４９８３２号公報
【特許文献４】特開平７−１３１０３０号公報
【特許文献５】特開２００５−１９１５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
非晶質シリコン層を用いてチャネルが形成される薄膜トランジスタは、電界効果移動度及びオン電流が低いといった問題がある。一方、微結晶シリコン層でチャネルが形成される薄膜トランジスタは、非晶質シリコン層でチャネルが形成される薄膜トランジスタと比較して、電界効果移動度が向上するもののオフ電流が高くなってしまい、十分なスイッチング特性が得られないといった問題がある。
【０００５】
多結晶シリコン層がチャネル形成領域となる薄膜トランジスタは、上記二種類の薄膜トランジスタよりも電界効果移動度が格段に高く、高いオン電流が得られるといった特性がある。この薄膜トランジスタは、前記した特性により、画素に設けられるスイッチング用のトランジスタのみならず、高速動作が要求されるドライバ回路をも構成することができる。
【０００６】
しかし、多結晶シリコン層により薄膜トランジスタは、非晶質シリコン層で薄膜トランジスタを形成する場合に比べ半導体層の結晶化工程が必要となり、製造コストが増大することが問題となっている。例えば、多結晶シリコン層の製造のために必要なレーザアニール技術は、レーザビームの照射面積が小さく大画面の液晶パネルを効率良く生産することができないといった問題がある。
【０００７】
ところで、表示パネルの製造に用いられているガラス基板は、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）と年々大型化が進んでおり、今後は第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）へと大面積化が進むと予測されている。ガラス基板の大型化はコストミニマム設計の思想に基づいている。
【０００８】
これに対して、第１０世代（２９５０ｍｍ×３４００ｍｍ）におけるような大面積のマザーガラス基板に、高速動作が可能な薄膜トランジスタを、生産性良く製造することができる技術は依然として確立されておらず、そのことが産業界の問題となっている。
【０００９】
そこで本発明は、薄膜トランジスタのオン電流及びオフ電流に係る上記問題点を解決することを課題の一とする。本発明における他の課題は、高速動作が可能な薄膜トランジスタを提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、薄膜トランジスタにおいて、ゲート絶縁層と、ソース領域及びドレイン領域との間であって、且つ少なくともソース領域及びドレイン領域側に、ＮＨ基、またはＮＨ２基を有する非晶質半導体層をバッファ層として有することを要旨とする。当該バッファ層は、所謂バックチャネル側に配設される。また、薄膜トランジスタにおいて、ゲート絶縁層とソース領域及びドレイン領域との間に、ＮＨ基、またはＮＨ２基を有する非晶質半導体層を形成することを要旨とする。
【００１１】
ＮＨ基、またはＮＨ２基を有する非晶質半導体層は、非晶質半導体の生成が可能な混合比で半導体材料ガス（例えば、水素化シリコンガス、フッ化シリコンガス、塩化シリコンガス、水素化ゲルマニウムガス、フッ化ゲルマニウムガス、塩化ゲルマニウムガス等）と希釈ガスを反応ガスとして用いて形成される。当該反応ガスは、酸素濃度を低減させた超高真空反応室内に導入され、所定の圧力を維持してグロー放電プラズマを生成する。これにより反応室内に置かれた基板に被膜が堆積されるが、堆積初期段階または堆積中に窒素元素及び水素元素、またはＮＨ基を反応室中に含ませて被膜の堆積を開始し、被膜中のダングリングボンドをＮＨ基で架橋することで、欠陥準位を低減した非晶質半導体層が形成される。または、堆積初期段階または堆積中に窒素元素及び水素元素、またはＮＨ２基を反応室中に含ませて被膜の堆積を開始し、被膜中のダングリングボンドをＮＨ基で終端することで、欠陥準位を低減した非晶質半導体層が形成される。
【００１２】
非晶質半導体層に含まれる窒素の濃度は、半導体特性を保つ濃度であり、且つ欠陥準位が低減し、キャリア移動度が上昇する範囲であることが好ましい。
【００１３】
半導体層に窒素、代表的にはＮＨ基を含ませ、窒素、代表的にはＮＨ基でＳｉ原子のダングリングボンドを架橋することにより、当該結合が結晶粒界におけるキャリアの経路となるため、キャリアの移動が容易となる。このため、薄膜トランジスタにおいて、チャネル形成領域と、ソース領域及びドレイン領域との間にバッファ層として、ＮＨ基、またはＮＨ２基を有する非晶質半導体層を設けることにより、ソース領域またはドレイン領域に電圧が印加されたときのバッファ層の厚さ方向における抵抗を下げることが可能である。特に、ソース領域及びドレイン領域の直下のバッファ層としてＮＨ基、またはＮＨ２基を有する非晶質半導体層を設けるにより、オン電流を高めることができる。このため、非晶質半導体層をゲート絶縁層と、ソース領域及びドレイン領域との間に設けた薄膜トランジスタと比較して、薄膜トランジスタのオン電流を高めることができる。
【００１４】
半導体層のダングリングボンドは、欠陥準位である。しかしながら、半導体元素のダングリングボンドをＮＨ基で架橋することにより、欠陥準位が無くなる。また、半導体元素のダングリングボンドをＮＨ２基で終端することにより、欠陥準位がなくなる。非晶質半導体層は、短距離秩序を有し、結晶格子のように構造に一定の繰り返しパターンがない。このため、ダングリングボンドが多く含まれ、当該領域が欠陥準位となり、キャリアが捕獲される部位となる。しかしながら、非晶質半導体層のダングリングボンドをＮＨ基で架橋することにより、欠陥準位を無くすことが可能である。また、非晶質半導体層のダングリングボンドをＮＨ２基で終端することにより、非晶質半導体層の欠陥準位を低減することができる。欠陥準位があると、当該欠陥準位を介して、熱励起によって電子及び正孔が生成・再結合して、Ｓｈｏｃｋｌｅｙ−Ｒｅａｄ−Ｈａｌｌ電流が流れる。しかしながら、欠陥準位がなくなることにより、当該電流を低減できる。これらのことから、オフ電流が流れる領域にバッファ層としてＮＨ基、またはＮＨ２基を有する非晶質半導体層を設けることにより、微結晶半導体をゲート絶縁層と、ソース領域及びドレイン領域との間に設けた薄膜トランジスタと比較して、オフ電流を低減することができる。
【００１５】
以上のことから、非晶質半導体層をゲート絶縁層と、ソース領域及びドレイン領域との間に設けた薄膜トランジスタと比較して、オン電流及び電界効果移動度を高めると共に、微結晶半導体層をゲート絶縁層と、ソース領域及びドレイン領域との間に設けた薄膜トランジスタと比較して、オフ電流を低減することができる。
【００１６】
なお、シリコン中にあって、シリコンの配位数を減らし、ダングリングボンドを生成する不純物元素、例えば酸素のような不純物元素の濃度は、低減させる。すなわち、酸素については二次イオン質量分析法によって計測される濃度を５×１０１８ｃｍ−３以下とすることが好ましい。
【００１７】
なお、ここでは、他の計測法が示されていない濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）の測定値によるものである。
【００１８】
なお、オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型のトランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。
【００１９】
また、オフ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型のトランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。
【発明の効果】
【００２０】
本発明により、非晶質半導体をチャネル形成領域に有する薄膜トランジスタと比較して、薄膜トランジスタのオン電流を高めると共に、微結晶半導体をチャネル形成領域に有する薄膜トランジスタと比較して、薄膜トランジスタのオフ電流を低減することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一形態に係る薄膜トランジスタの一例を説明する図である。
【図２】本発明の一形態に係る薄膜トランジスタが有する半導体層を説明する図である。
【図３】本発明の一形態に係る薄膜トランジスタが有する半導体層を説明する図である。
【図４】本発明の一形態に係る薄膜トランジスタが有する半導体層を説明する図である。
【図５】本発明の一形態に係る薄膜トランジスタが有する半導体層を説明する図である。
【図６】本発明の一形態に係る薄膜トランジスタが有する半導体層を説明する図である。
【図７】本発明の一形態に係る薄膜トランジスタの一例を説明する図である。
【図８】本発明の一形態に係る薄膜トランジスタが有する半導体層を説明する図である。
【図９】本発明の一形態に係る薄膜トランジスタの一例を説明する図である。
【図１０】本発明の一形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図１１】本発明の一形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図１２】本発明の一形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図１３】本発明の一形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図１４】本発明の一形態に係る薄膜トランジスタの作製方法に適用可能な装置を説明する図である。
【図１５】本発明の一形態に係る薄膜トランジスタの作製方法のタイムチャートの一例を説明する図である。
【図１６】本発明の一形態に係る薄膜トランジスタの作製方法のタイムチャートの一例を説明する図である。
【図１７】本発明の一形態に係る薄膜トランジスタの作製方法のタイムチャートの一例を説明する図である。
【図１８】本発明の一形態に係る薄膜トランジスタの作製方法のタイムチャートの一例を説明する図である。
【図１９】本発明の一形態に係る薄膜トランジスタの作製方法のタイムチャートの一例を説明する図である。
【図２０】本発明の一形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図２１】本発明の一形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図２２】本発明の一形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図２３】本発明の一形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図２４】本発明の一形態に適用可能な多階調マスクを説明する図である。
【図２５】本発明の一形態の薄膜トランジスタを適用可能な表示パネルを説明する図である。
【図２６】本発明の一形態の薄膜トランジスタを適用可能な電子機器等を説明する図である。
【図２７】本発明の一形態の薄膜トランジスタを適用可能な電子機器等を説明する図である。
【図２８】本発明の一形態の薄膜トランジスタを適用可能な電子機器等を説明する図である。
【図２９】本発明の一形態に係る薄膜トランジスタの構造を説明する図である。
【発明を実施するための形態】
【００２２】
以下、実施の形態について、図面を参照して以下に説明する。ただし、開示される発明は以下の説明に限定されるものではない。開示される発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、開示される発明は以下に示す実施の形態の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２３】
（実施の形態１）
本実施の形態では、薄膜トランジスタの形態の一例について、図面を参照して説明する。
【００２４】
図１は、本実施の形態にかかる薄膜トランジスタの断面図を示す。図１（Ａ）に示す薄膜トランジスタは、基板１０１上にゲート電極層１０３を有し、ゲート電極層１０３を覆うゲート絶縁層１０７を有し、ゲート絶縁層１０７上に接してチャネル形成領域として機能する半導体層１１５を有し、半導体層１１５上にバッファ層１３１を有し、バッファ層１３１の一部に接するソース領域及びドレイン領域１２９を有する。また、ソース領域及びドレイン領域１２９上に接する配線層１２３、１２５を有する。配線層１２３、１２５はソース電極及びドレイン電極を構成する。また、各層は所望の形状にパターン形成されている。ここでは、バッファ層１３１を、ＮＨ基、またはＮＨ２基を有する非晶質半導体層（以下、ＮＨ基を有する非晶質半導体層と示す。）で形成することを特徴とする。
【００２５】
図１（Ｂ）に示すように、半導体層１１５において、ゲート電極層１０３と重畳する領域であり、且つゲート絶縁層１０７側の領域１７１が、チャネルとして機能する。また、バッファ層１３１において、ゲート絶縁層１０７と反対側であり、且つソース領域及びドレイン領域１２９に接しない領域１７２がバックチャネルとして機能する。また、バッファ層１３１において、ドレイン領域に接する側の領域１７３が空乏層となる。また、バッファ層１３１と、ソース領域またはドレイン領域とが接する領域１７４が接合領域である。
【００２６】
基板１０１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。
【００２７】
ゲート電極層１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体層やＡｇＰｄＣｕ合金を用いてもよい。
【００２８】
例えば、ゲート電極層１０３の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。三層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金の層と、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。電気的抵抗が低い層上にバリア層として機能する金属層が積層されることで、電気的抵抗が低く、且つ金属層から半導体層への金属元素の拡散を防止することができる。
【００２９】
ゲート絶縁層１０７は、ＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層または窒化酸化シリコン層を単層でまたは積層して形成することができる。また、ゲート絶縁層１０７を酸化窒化シリコン層により形成することで、半導体層１１５に微結晶半導体層を形成した場合、薄膜トランジスタの閾値電圧の変動を抑制することができる。
【００３０】
なお、本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００３１】
半導体層１１５は、微結晶半導体層、非晶質半導体層、またはＮＨ基を有する非晶質半導体層を用いて形成する。微結晶半導体層、非晶質半導体層、またはＮＨ基を有する非晶質半導体層としては、シリコン、ゲルマニウム、またはシリコンゲルマニウムを用いることができる。なお、半導体層１１５は、ｎ型の導電性を付与するリンまたはｐ型の導電性を付与するボロンが添加されてもよい。また、半導体層１１５は、チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステン、コバルト、ニッケル、白金等のシリコンと反応してシリサイドを形成する金属元素が添加されていてもよい。半導体層１１５にｎ型の導電性を付与するリン、またはｐ型の導電性を付与するボロン、シリコンと反応してシリサイドを形成する金属元素等を添加することにより、半導体層のキャリア移動度を上昇させることが可能であるため、当該半導体層をチャネル形成領域とする薄膜トランジスタの電界効果移動度を高めることができる。
【００３２】
微結晶半導体層とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む層である。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状結晶または針状結晶１１５ａが基板表面に対して法線方向に成長している。このため、柱状結晶または針状結晶１１５ａの界面には、結晶粒界１１５ｂが形成される。また、柱状結晶または針状結晶１１５ａの間には、非晶質構造１１５ｃが存在している。（図２（Ａ）参照）。
【００３３】
また、微結晶半導体層に含まれる酸素及び窒素の二次イオン質量分析法によって計測される濃度は、１×１０１８ｃｍ−３未満とすることが好ましい。
【００３４】
また、微結晶半導体層において、ゲート絶縁層１０７との界面において、非晶質層１１５ｄが形成され、その上に柱状結晶または針状結晶１１５ａが形成されても良い（図２（Ｂ）参照）。
【００３５】
また、図２（Ｃ）に示すように、ゲート絶縁層１０７と半導体層１１５との界面において、非晶質構造が無く、ゲート絶縁層１０７の表面から柱状結晶または針状結晶１１５ａが形成されてもよい。このようにゲート絶縁層１０７と半導体層１１５との界面に非晶質構造がないことで、結晶性の高い柱状結晶または針状結晶１１５ａをキャリアが移動するため、薄膜トランジスタのオン電流及び電界効果移動度を上昇させることができる。
【００３６】
微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体層が得られる。このような微結晶半導体層に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
【００３７】
ここで、本発明の主要な特徴の一つであるバッファ層１３１の構造に関し説明する。バッファ層１３１において、Ｓｉ原子のダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を用いることを特徴とする。または、Ｓｉ原子のダングリングボンドをＮＨ２基で終端した非晶質半導体層を用いることを特徴とする。非晶質半導体層は、結晶格子のように構造に一定の繰り返しパターンがない。このため、ダングリングボンドが多く含まれ、当該領域が欠陥準位となり、キャリアが捕獲される部位となると共に、キャリア移動度の低下が生じる。しかしながら、本発明のバッファ層１３１は、当該ダングリングボンドがＮＨ基で架橋され、またはＳｉ原子のダングリングボンドがＮＨ２基で終端され、ダングリングボンドの数が低減している。即ち、バッファ層１３１の欠陥準位が低減している。また、ダングリングボンドをＮＨ基で架橋することにより、当該結合部がキャリアの通路となりうるため、従来の非晶質半導体層と比較して、キャリア移動度が上昇する。この結果、薄膜トランジスタのバッファ層として本発明のバッファー層を用いた場合には、薄膜トランジスタのオン電流及び電界効果移動度を上昇させると共に、オフ電流を低減することができる。
【００３８】
なお、非晶質半導体層のＳｉ原子のダングリングボンドをＮＨ基で架橋するとは、ＮＨ基の異なる結合が、非晶質半導体層の異なる半導体元素との結合に使われることをいう。このため、Ｎ原子の第１の結合手はＨ原子と結合し、Ｎ原子の第２の結合手は第１の半導体原子と結合し、Ｎ原子の第３の結合手は第２の半導体原子と結合する。また、非晶質半導体層のＳｉ原子のダングリングボンドをＮＨ２基で終端するとは、ＮＨ２基が、非晶質半導体層のＳｉ原子と結合することをいう。このため、Ｎ原子の第１の結合手及び第２の結合手は、それぞれ異なるＨ原子と結合し、Ｎ原子の第３の結合手はＳｉ原子と結合する。
【００３９】
なお、結晶核の生成を抑制する不純物元素として、酸素及び窒素があるが、シリコン中にあってキャリアトラップを生成しない不純物元素（例えば、窒素）を選択する。一方、シリコンの配位数を減らし、ダングリングボンドを生成する不純物元素（例えば酸素）の濃度は低減させる。従って、窒素濃度を低減させずして酸素濃度を低減させるとよい。具体的には、酸素については二次イオン質量分析法によって計測される濃度を５×１０１８ｃｍ−３以下とするとよい。
【００４０】
また、窒素の濃度は、非晶質半導体層が半導体性を保つ濃度であり、且つダングリングボンドが低減し、キャリア移動度が上昇する範囲であることが好ましい。窒素の濃度が高すぎると、半導体性が低下し、絶縁性が増してしまい、オン電流が低下する。また、窒素の濃度が低すぎると、従来の非晶質半導体層と同様となり、キャリア移動度が上昇しないと共に、欠陥準位が増加する。
【００４１】
次に、上記のような非晶質半導体層に含まれる複数のダングリングボンドを、窒素、代表的にはＮＨ基が架橋すると、キャリアが流れやすくなるモデルについて、以下に示す。
【００４２】
ここでは、図３に示すように、Ｓｉ原子のダングリングボンドがＨ原子１９１ａで終端された欠陥１９２を有するシリコン層において、ダングリングボンドのペア１組がＯ原子１９３で架橋されたモデル（モデル１）と、図４に示すように、Ｓｉ原子のダングリングボンドがＨ原子１９１ａで終端された欠陥１９２を有するシリコン層において、ダングリングボンドのペア１組がＮＨ基１９４で架橋されたモデル（モデル２）とのそれぞれにおいて、ｎ型キャリアの伝導に寄与する準位（即ち、伝導帯における最低準位）であるアモルファスシリコン層のＬＵＭＯ（最低非占有軌道）のシミュレーションを行った。シミュレーション用のソフトウェアとしては、密度汎関数理論を用いた第１原理計算ソフトウェアを用いている。なお、図４において、ＮＨ基１９４は窒素原子１９５及び水素原子１９１ｂで示している。また、線の交点はシリコン原子を示し、線はシリコン原子の結合またはダングリングボンドを示している。さらに、酸素原子及びＮＨ基の有効性を評価するため、酸素原子またはＮＨ基で架橋されたダングリングボンド以外のダングリングボンドは、全て水素原子で終端した。
【００４３】
モデル１を用いて行った計算の結果について図５に示し、モデル２を用いて行った計算の結果について図６に示す。
【００４４】
図５においては、Ｓｉ原子をＯ原子で架橋した領域及びその周辺における波動関数の形状を示しており、領域１９６及び領域１９７は、互いに位相が正または負であり、且つ絶対値が等しい領域を示している。図６においては、Ｓｉ原子をＮＨ基で架橋した領域及びその周辺における波動関数の形状を示しており、領域１９８及び領域１９９は、それぞれは位相が正または負であり、且つ絶対値が等しい領域を示している。
【００４５】
図５から、Ｓｉ原子のダングリングボンドをＯ原子で架橋した場合は、波動関数の絶対値及び位相が等しい領域（例えば、領域１９６ａ、１９６ｂ）が途切れているため、キャリアが流れにくくなっていることが分かる。即ち、アモルファスシリコン層中に酸素が含まれると、キャリアの移動を妨げる結合ができ、アモルファスシリコン層のキャリア移動度が低下することが分かる。
【００４６】
一方、図６から、Ｓｉ原子のダングリングボンドをＮＨ基で架橋した場合は、異なるＳｉ原子間において波動関数の絶対値及び位相が等しい領域１９８が、隣接するダングリングボンドの両側に繋がっているため、キャリアが流れやすくなっていることがわかる。即ち、アモルファスシリコン層中にＮＨ基が含まれていると、ダングリングボンドにおいてキャリアの移動が容易となる結合ができ、アモルファスシリコン層のキャリア移動度が上昇することがわかる。また、薄膜トランジスタの移動度が上昇すると考えられる。
【００４７】
以上のことから、非晶質半導体層において、Ｓｉ原子のダングリングボンドをＮＨ基で架橋することで、当該結合が、キャリアが移動可能な結合となる。また、非晶質半導体層のキャリア移動度を高めることができる。また、非晶質半導体層の酸素濃度を低減することにより、欠陥におけるキャリアの移動を阻害する結合を低減することができる。
【００４８】
非晶質半導体層において、酸素濃度を低減し、窒素の濃度を制御することで、さらにはＮＨ基またはＮＨ２基を有せしめることで、非晶質半導体層の欠陥準位を低減することが可能であり、キャリア移動度を向上させることができると共に、Ｓｈｏｃｋｌｅｙ−Ｒｅａｄ−Ｈａｌｌ電流を低減できる。このため、当該非晶質半導体層をバッファ層に用いることで、薄膜トランジスタのオフ電流を低減することが可能であると共に、オン電流を上昇させることができる。
【００４９】
また、バッファ層にＮＨ基を有する非晶質半導体層を形成することで、薄膜トランジスタのドレイン耐圧を緩和するため、薄膜トランジスタの劣化を低減することができる。また、ゲート絶縁層に接する半導体層が微結晶半導体層で形成される場合、バッファ層にＮＨ基を有する非晶質半導体層を用い、且つ微結晶半導体層及びＮＨ基を有する非晶質半導体層を連続的に形成することで、微結晶半導体層における微結晶半導体と非晶質構造の界面の酸化防止が可能であり、微結晶半導体層のキャリア移動度を高めることができる。
【００５０】
微結晶半導体層及びバッファ層の界面の構造について、図２９を用いて説明する。
【００５１】
図２９（Ａ）に示すように、半導体層１１５及びバッファ層１３１の界面が略平坦とすることができる。当該形状の界面は、半導体層１１５上にバッファ層を堆積する際に、窒素の濃度を高めに設定して非晶質半導体層を形成すればよい。この結果、半導体層１１５の表面から、バッファ層１３１としてＮＨ基を有する非晶質半導体層を形成することができる。
【００５２】
また、図２９（Ｂ）に示すように、半導体層１１５及びバッファ層１３１の界面が凹凸状とすることができる。特に半導体層１１５が微結晶半導体層の場合、結晶粒の表面が凹凸している。しかしながら、半導体層１１５の凸部は鈍角であり、凹凸差は小さい。
【００５３】
ソース領域及びドレイン領域１２９としては、一導電型を付与する不純物元素が添加された半導体層（以下、不純物半導体層と示す。）を形成する。ｎチャネル型の薄膜トランジスタを形成する場合には、一導電型を付与する不純物元素としてリンを用いればよく、代表的には、リンが含有されたアモルファスシリコンまたは微結晶シリコンを用いて形成する。また、ｐチャネル型の薄膜トランジスタを形成する場合には、一導電型を付与する不純物元素としてとしてボロンを用いればよく、代表的には、ボロンが含有されたアモルファスシリコンまたは微結晶シリコンを用いて形成する。
【００５４】
一導電型を付与する不純物元素の濃度、ここではリンまたはボロンの濃度を１×１０１９〜１×１０２１ｃｍ−３とすることで、配線層１２３、１２５とオーミックコンタクトすることが可能となり、ソース領域及びドレイン領域として機能する。
【００５５】
ソース領域及びドレイン領域１２９は１０ｎｍ以上１００ｎｍ以下、好ましくは３０ｎｍ以上５０ｎｍ以下の厚さで形成する。ソース領域及びドレイン領域１２９の厚さを、薄くすることでスループットを向上させることができる。
【００５６】
配線層１２３、１２５は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（ゲート電極層１０３に用いることができるＡｌ−Ｎｄ合金等）により形成してもよい。ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の層を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物で挟んだ積層構造としてもよい。例えば、配線層１２３、１２５として、アルミニウム層をモリブデン層で挟んだ三層の積層構造とするとよい。
【００５７】
本実施の形態により、非晶質半導体をチャネル形成領域に有する薄膜トランジスタと比較して、薄膜トランジスタのオン電流を高めると共に、微結晶半導体をチャネル形成領域に有する薄膜トランジスタと比較して、薄膜トランジスタのオフ電流を低減することができる。
【００５８】
（実施の形態２）
本実施の形態では実施の形態１に示す薄膜トランジスタにおいて、半導体層１１５に用いることが可能な形態を図７及び図８を用いて示す。図７（Ａ）は薄膜トランジスタの断面図であり、図７（Ｂ）はゲート絶縁層１０７、微結晶半導体１１８、及びバッファ層１３１が接する領域の拡大図である。
【００５９】
図７（Ａ）及び（Ｂ）に示すように、本実施の形態に示す薄膜トランジスタは、ゲート絶縁層１０７上に分散された微結晶半導体粒子または網状の微結晶半導体１１８が形成されていることを特徴とする。
【００６０】
分散された微結晶半導体粒子１１８ａは、シリコン、またはゲルマニウムより多くのシリコンを含むシリコンゲルマニウム（ＳｉｘＧｅ１−ｘ、０．５＜ｘ＜１）等で形成することができる。分散された微結晶半導体粒子は、図８（Ａ）に示すように、上面形状が円であり、図７に示すように断面形状が半球状である。分散された微結晶半導体粒子の上面から見た直径を、１〜３０ｎｍとし、密度を１×１０１３ｃｍ−３未満、好ましくは１×１０１０ｃｍ−３未満とすると、堆積のみで、分散された微結晶半導体粒子を形成することができる。
【００６１】
また、分散された微結晶半導体粒子の直径は上記大きさに限らず、更に大きくてもよい。
【００６２】
また、網状の微結晶半導体１１８ｂは、図８（Ｂ）に示すように、微結晶半導体が部分的に連続している形状をいい、微結晶半導体の連続部は規則的（例えば、格子状、ジグザグ状）でも不規則的でもよい。図８（Ｂ）には、不規則に微結晶半導体が連続している上面形状を示す。
【００６３】
このような網状の微結晶半導体１１８ｂは、ゲート絶縁層１０７上に非晶質半導体または微結晶半導体を形成した後、非晶質半導体または微結晶半導体が溶融する程度のエネルギーを有するレーザビームを照射して、半導体を溶融した後凝固させることで、部分的に連続している網状の微結晶半導体１１８ｂを形成することができる。
【００６４】
ゲート絶縁層１０７及びバッファ層１３１の間に分散された微結晶半導体粒子または網状の微結晶半導体１１８を形成することで、バッファ層１３１とゲート絶縁層１０７との密着性を高めることができる。このため、薄膜トランジスタの歩留まりを高めることができる。また、バッファ層１３１がＮＨ基を有する非晶質半導体層で形成されているため、分散された微結晶半導体または網状の微結晶半導体１１８とバッファ層との界面におけるダングリングボンドをＮＨ基が架橋し、当該界面における欠陥準位を低減することが可能である。または、分散された微結晶半導体または網状の微結晶半導体１１８とバッファ層との界面におけるダングリングボンドをＮＨ２基が終端し、当該界面における欠陥準位を低減することが可能である。
【００６５】
本実施の形態により、非晶質半導体をチャネル形成領域に有する薄膜トランジスタと比較して、薄膜トランジスタのオン電流を高めると共に、微結晶半導体をチャネル形成領域に有する薄膜トランジスタと比較して、薄膜トランジスタのオフ電流を低減することができる。また、ゲート絶縁層上に分散された微結晶半導体粒子または網状の微結晶半導体を形成することでゲート絶縁層及びバッファ層の密着性が向上するため、歩留まりを高めることができる。
【００６６】
（実施の形態３）
本実施の形態では、実施の形態１と異なる薄膜トランジスタの形態について、図９を参照して説明する。
【００６７】
本実施の形態にかかる薄膜トランジスタにおいて、図９（Ｂ）のＡ−Ｂにおける断面図を図９（Ａ）に示す。図９（Ａ）に示す薄膜トランジスタは、基板１０１上にゲート電極層１０３を有し、ゲート電極層１０３を覆うゲート絶縁層１０７を有し、ゲート絶縁層１０７上に接してチャネル形成領域として機能する半導体層１４３を有し、半導体層１４３上にバッファ層１５９を有し、バッファ層１５９の一部に接してソース領域及びドレイン領域１５７を有する。また、ソース領域及びドレイン領域１５７上に接して配線層１５３、１５５を有する。配線層１５３、１５５はソース電極及びドレイン電極を構成する。また、各層は所望の形状にパターン形成されている。ここでは、バッファ層１５９を、ＮＨ基を有する非晶質半導体層で形成することを特徴とする。
【００６８】
また、本実施の形態の薄膜トランジスタは、図９（Ｂ）に示すように上面形状において、配線層１５３、１５５の外縁にソース領域及びドレイン領域１５７が露出していることを特徴とする。このような構造は、多階調マスクを用いたフォトリソグラフィ工程を用いることにより形成される。
【００６９】
半導体層１４３、バッファ層１５９、ソース領域及びドレイン領域１５７、並びに配線層１５３、１５５は、それぞれ実施の形態１に示す半導体層１１５、バッファ層１３１、ソース領域及びドレイン領域１２９、並びに配線層１２３、１２５と同様の材料を適宜用いて形成することができる。
【００７０】
本実施の形態では、ソース電極及びドレイン電極の一方は、Ｕ字型（またはコの字型、馬蹄型）の形状で設けられ、これがソース電極及びドレイン電極の他方を部分的に囲い込んでいる。ソース電極とドレイン電極との距離はほぼ一定に保たれている（図９（Ｂ）を参照）。
【００７１】
ソース電極及びドレイン電極の一方を上記した形状とすることで、該薄膜トランジスタのチャネル幅を大きくすることができ、薄膜トランジスタがオンのときの電流量が増大する。また、電気的特性のばらつきを低減することができる。更には、作製工程におけるマスクパターンのずれによる信頼性の低下を抑制することができる。ただし、本発明はこれに限定されず、ソース電極及びドレイン電極の一方は必ずしもＵ字型でなく、ソース電極及びドレイン電極の対向部が直線状でもよい。また、実施の形態１及び実施の形態２の薄膜トランジスタの上面形態を、本実施の形態と同様にすることができる。
【００７２】
本実施の形態により、非晶質半導体をチャネル形成領域に有する薄膜トランジスタと比較して、薄膜トランジスタのオン電流を高めると共に、微結晶半導体をチャネル形成領域に有する薄膜トランジスタと比較して、薄膜トランジスタのオフ電流を低減することができる。
【００７３】
（実施の形態４）
本実施の形態では、薄膜トランジスタ及び表示装置の画素部の作製方法について、以下に示す。ここでは、表示装置として液晶表示装置を用いて説明する。薄膜トランジスタではｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。
【００７４】
まず、基板１０１上にゲート電極層１０３、及び容量配線１０５を形成する（図１０（Ａ）を参照）。
【００７５】
基板１０１としては、実施の形態１に示す基板１０１を適宜用いることができる。
【００７６】
ゲート電極層１０３、及び容量配線１０５は、実施の形態１に示すゲート電極層１０３に示す材料を適宜用いて形成する。ゲート電極層１０３、容量配線１０５は、基板１０１上に、スパッタリング法または真空蒸着法を用いて上記した材料により導電層を形成し、該導電層上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電層をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、上記の金属材料の窒化物層を、基板１０１と、ゲート電極層１０３、容量配線１０５との間に設けてもよい。ここでは、基板１０１上に導電層を形成し、フォトマスクを用いて形成したレジストマスクによりエッチングする。
【００７７】
なお、ゲート電極層１０３、及び容量配線１０５の側面は、テーパー形状とすることが好ましい。ゲート電極層１０３、及び容量配線１０５上には、後の工程で半導体層及び配線層を形成するので、段差の箇所における配線切れ防止のためである。ゲート電極層１０３、及び容量配線１０５の側面をテーパー形状にするためには、レジストマスクを後退させつつエッチングを行えばよい。例えば、エッチングガスに酸素ガスを含ませることでレジストマスクを後退させつつエッチングを行うことが可能である。
【００７８】
また、ゲート電極層１０３を形成する工程によりゲート配線（走査線）及び容量配線１０５も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極層１０３とは別に設けてもよい。
【００７９】
次に、ゲート電極層１０３を覆ってゲート絶縁層１０７、半導体層１０９、バッファ層１１１、及び不純物半導体層１１３を形成する。
【００８０】
ゲート絶縁層１０７は、実施の形態１に示すゲート絶縁層１０７の材料を適宜用いて形成することができる。ゲート絶縁層１０７は、ＣＶＤ法またはスパッタリング法等を用いて形成することができる。ゲート絶縁層１０７は、ＣＶＤ法を用いて形成する場合、１ＭＨｚから２０ＭＨｚ、代表的には１３．５６ＭＨｚの高周波電力、または２０ＭＨｚより大きく１２０ＭＨｚ程度までの高周波電力、代表的には２７．１２ＭＨｚ、６０ＭＨｚの高周波電力を用いたプラズマＣＶＤ法を用いて形成することができる。また、ゲート絶縁層１０７は、高周波数（１ＧＨｚ以上）のマイクロ波プラズマＣＶＤ装置を用いて形成してもよい。マイクロ波プラズマＣＶＤ装置を用いてゲート絶縁層１０７を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。
【００８１】
ここでは、ゲート絶縁層１０７の一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｎ２Ｏの流量を１２００ｓｃｃｍとし、材料ガスを処理室内に導入して安定させ、処理室内の圧力を４０Ｐａ、基板の温度を２８０℃として５０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの酸化窒化シリコン層を形成する。その後、窒化シリコン層と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる。
【００８２】
半導体層１０９は、２ｎｍ以上６０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下の厚さで形成するとよい。
【００８３】
半導体層１０９は、プラズマＣＶＤ装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより、微結晶半導体層を形成する。シリコンまたはゲルマニウムを含む堆積性気体の流量に対して、水素の流量を１０〜２０００倍、好ましくは５０〜２００倍に希釈して微結晶半導体層を形成する。
【００８４】
また、シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６、ＧｅＨ４、Ｇｅ２Ｈ６等がある。
【００８５】
ここでは、半導体層１０９の一例として、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍとして材料ガスを処理室内に導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、５０Ｗの出力によりプラズマ放電を行うことで、約５０ｎｍの微結晶シリコン層を形成することができる。その後、上記した酸化窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる。
【００８６】
次に、バッファ層１１１の形成方法について説明する。
【００８７】
バッファ層１１１は、ＮＨ基を有する非晶質半導体層で形成されている。好ましくは、非晶質半導体層のダングリングボンドがＮＨ基で架橋されている。ＮＨ基によるダングリングボンドの架橋は、例えば、酸素濃度を低くし、窒素濃度を酸素濃度よりも高くして、バッファ層１１１を形成することができる。ここで、窒素濃度は酸素濃度よりも一桁以上高いことが好ましい。より具体的には、二次イオン質量分析法によって計測される酸素の濃度を５×１０１８ｃｍ−３以下とする。また、窒素の濃度を１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下、好ましくは２×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下とする。
【００８８】
本実施の形態では、ゲート絶縁層１０７として、窒化シリコン層上に酸化窒化シリコン層を積層した構造とし、半導体層１０９として、微結晶シリコン層を形成し、微結晶半導体層をアンモニアに曝すことで、半導体層１０９表面に窒素、好ましくはＮＨ基を供給し、バッファ層の窒素濃度を制御する。
【００８９】
ここで、ゲート絶縁層１０７、半導体層１０９、バッファ層１１１、並びに不純物半導体層１１３の形成の一例について詳細に説明する。これらの層はＣＶＤ法等を用いて形成する。また、ゲート絶縁層１０７は、窒化シリコン層上に酸化窒化シリコン層を設けた積層構造とする。このような構造とすることで、窒化シリコン層により基板中に含まれる電気的特性に影響を及ぼす元素（基板がガラスである場合にはナトリウム等の元素）が、半導体層１０９等に侵入することを防止することができる。図１４は、これらを形成するに際して用いるＣＶＤ装置の模式図を示す。
【００９０】
図１４に示すプラズマＣＶＤ装置２６１は、ガス供給手段２５０及び排気手段２５１に接続されている。
【００９１】
図１４に示すプラズマＣＶＤ装置２６１は、処理室２４１と、ステージ２４２と、ガス供給部２４３と、シャワープレート２４４と、排気口２４５と、上部電極２４６と、下部電極２４７と、交流電源２４８と、温度制御部２４９と、を具備する。
【００９２】
処理室２４１は剛性のある素材で形成され、内部を真空排気できるように構成されている。処理室２４１には、上部電極２４６と下部電極２４７が備えられている。なお、図１４では、容量結合型（平行平板型）の構成を示しているが、異なる二以上の高周波電力を印加して処理室２４１の内部にプラズマを生成できるものであれば、誘導結合型など他の構成を適用してもよい。
【００９３】
図１４に示すプラズマＣＶＤ装置により処理を行う際には、所定のガスをガス供給部２４３から供給する。供給されたガスは、シャワープレート２４４を通って、処理室２４１に導入される。上部電極２４６と下部電極２４７に接続された交流電源２４８により、高周波電力が印加されて処理室２４１内のガスが励起され、プラズマが生成される。また、真空ポンプに接続された排気口２４５によって、処理室２４１内のガスが排気されている。また、温度制御部２４９によって、被処理物を加熱しながらプラズマ処理することができる。
【００９４】
ガス供給手段２５０は、反応ガスが充填されるシリンダ２５２、圧力調整弁２５３、ストップバルブ２５４、マスフローコントローラ２５５などで構成されている。処理室２４１内において、上部電極２４６と基板１０１との間には板状に加工され、複数の細孔が設けられたシャワープレートを有する。上部電極２４６に供給される反応ガスは、中空構造であるシャワープレート２４４の内部の細孔から処理室２４１内に供給される。
【００９５】
処理室２４１に接続される排気手段２５１には、真空排気と、反応ガスを流す場合において処理室２４１内を所定の圧力に保持するように制御する機能が含まれている。排気手段２５１の構成としては、バタフライバルブ２５６、コンダクタンスバルブ２５７、ターボ分子ポンプ２５８、ドライポンプ２５９などが含まれる。バタフライバルブ２５６とコンダクタンスバルブ２５７を並列に配置する場合には、バタフライバルブ２５６を閉じてコンダクタンスバルブ２５７を動作させることで、反応ガスの排気速度を制御して処理室２４１の圧力を所定の範囲に保つことができる。また、コンダクタンスの大きいバタフライバルブ２５６を開くことで高真空排気が可能となる。
【００９６】
なお、処理室２４１を１０−５Ｐａよりも低い圧力まで超高真空排気する場合には、クライオポンプ２６０を併用することが好ましい。その他、到達真空度として超高真空まで排気する場合には、処理室２４１の内壁を鏡面加工し、内壁からのガス放出を低減するためにベーキング用のヒータを設けても良い。
【００９７】
なお、図１４に示すように、処理室２４１の全体を覆って層が形成（被着）されるようにプレコート処理を行うと、処理室（チャンバー）内壁に付着した不純物元素、または処理室（チャンバー）内壁を構成する不純物元素が素子に混入することを防止することができる。本実施の形態では、プレコート処理はシリコンを主成分とする層を形成すればよく、例えば、非晶質シリコン層等を形成すればよい。ただし、この層には酸素が含まれないことが好ましい。
【００９８】
ゲート絶縁層１０７の形成から不純物半導体層の形成までについて、図１５を参照して以下に説明する。なお、ゲート絶縁層１０７は、窒化シリコン層上に酸化窒化シリコン層を積層して形成する。
【００９９】
まず、ゲート電極層１０３が形成された基板をＣＶＤ装置の処理室２４１内にて加熱し、窒化シリコン層を形成するために、窒化シリコン層の堆積に用いる材料ガスを処理室２４１内に導入する（図１５の予備処理２０１）。ここでは、一例として、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を１００Ｐａ、基板の温度を２８０℃とし、３７０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの窒化シリコン層を形成する。その後、ＳｉＨ４の供給のみを停止して数秒後にプラズマの放電を停止させる（図１５のＳｉＮ形成２０３）。処理室内にＳｉＨ４が存在する状態でプラズマの放電を停止させると、シリコンを主成分とする粒状物または粉状物が形成され、歩留まりを低下させる原因となるためである。
【０１００】
次に、窒化シリコン層の堆積に用いた材料ガスを排気し、酸化窒化シリコン層の堆積に用いる材料ガスを処理室２４１内に導入する（図１５のガス置換２０５）。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｎ２Ｏの流量を１２００ｓｃｃｍとし、材料ガスを導入して安定させ、処理室内の圧力を４０Ｐａ、基板の温度を２８０℃として５０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの酸化窒化シリコン層を形成する。その後、窒化シリコン層と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１５のＳｉＯＮ形成２０７）。
【０１０１】
上記の工程により、ゲート絶縁層１０７を形成することができる。ゲート絶縁層１０７の形成後、基板１０１を処理室２４１から搬出する（図１５のｕｎｌｏａｄ２２５）。
【０１０２】
基板１０１を処理室２４１から搬出した後、処理室２４１に、例えばＮＦ３ガスを導入し、処理室２４１内をクリーニングする（図１５のクリーニング処理２２７）。その後、処理室２４１に非晶質シリコン層を形成する処理を行う（図１５のプレコート処理２２９）。後に説明するバッファ層１１１の形成と同様に行うが、破線２３４に示すように水素は処理室２４１内に導入してもよい。または、導入しなくてもよい。この処理により、処理室２４１の内壁に非晶質シリコン層が形成される。その後、基板１０１を処理室２４１内に搬入する（図１５のｌｏａｄ２３１）。
【０１０３】
次に、半導体層１０９の堆積に用いる材料ガスを処理室２４１内に導入する（図１５のガス置換２０９）。次に、ゲート絶縁層１０７上の全面に半導体層１０９を形成する。半導体層１０９は、後の工程でパターン形成されて半導体層１１５となるものである。まず、半導体層１０９の堆積に用いる材料ガスを処理室内に導入する。ここでは、一例として、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、５０Ｗの出力によりプラズマ放電を行うことで、約５０ｎｍの微結晶シリコン層を形成することができる。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１５の半導体層形成２１１）。
【０１０４】
次に、半導体層１０９の表面に窒素を供給する。ここでは、半導体層１０９の表面をアンモニアガスに曝すことで窒素を供給する（ここでは、フラッシュ処理という）（図１５のフラッシュ処理２１３）。また、アンモニアガスには、破線２３６ａで示すように水素を含ませてもよい。または、アンモニアガスの代わりに破線２３６ｂで示すように窒素ガス及び破線２３６ａで示すように水素ガスを用いてもよい。または、アンモニアガス及び窒素ガスを用いてもよい。ここでは、一例として、処理室２４１内の圧力は概ね２０Ｐａ〜３０Ｐａ、基板の温度は２８０℃とし、処理時間は６０秒間とするとよい。また、フラッシュ処理の後に、処理室内を減圧または加圧して圧力を制御して、処理室２４１内の窒素の量を制御してもよい。なお、本工程の処理では基板１０１をアンモニアガスに曝すのみであるが、プラズマ処理を行ってもよい。その後、これらのガスを排気し、バッファ層１１１の堆積に用いるガスを導入する（図１５のガス置換２１５）。
【０１０５】
次に、半導体層１０９上の全面にバッファ層１１１を形成する。バッファ層１１１は、後の工程でパターン形成されてバッファ層１３１となるものである。ここで、バッファ層は、ＮＨ基を有する非晶質半導体層を用いて形成する。ここでは、一例として、ＳｉＨ４の流量を２８０ｓｃｃｍ、Ｈ２の流量を３００ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力６０Ｗの出力によりプラズマ放電を行うことで、約５０ｎｍの非晶質半導体層１０５ａ、ここではアモルファスシリコン層を形成することができる。当該工程において、フラッシュ処理により反応室内に導入されたアンモニアガスがプラズマ放電により分解され、ＮＨ基、またはＮＨ２基が生成される。また、非晶質半導体層が堆積される際に、非晶質半導体層に含まれる異なるダングリングボンドを架橋することができる。または、非晶質半導体層に含まれるダングリングボンドを終端することができる。なお、反応室に窒素を含有するガスとして、窒素ガスを導入した場合は、プラズマ放電により、当該窒素ガスと、非晶質半導体層の原料ガスである、水素ガスとが反応しＮＨ基またはＮＨ２基を生成する。また、当該ＮＨ基が非晶質半導体層の異なるダングリングボンドを架橋する。または、非晶質半導体層に含まれるダングリングボンドを終端することができる。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１５のバッファ層形成２１７）。その後、これらのガスを排気し、不純物半導体層１１３の堆積に用いるガスを導入する（図１５のガス置換２１９）。
【０１０６】
本実施の形態におけるバッファ層を形成する反応室には窒素を含有するガスが供給されている。窒素を含有するガスは、プラズマ放電により、ＮＨ基、またはＮＨ２基が形成される。また、上記したように、ＮＨ基はアモルファスシリコン層に含まれるダングリングボンドを架橋する。または、アモルファスシリコン層に含まれるダングリングボンドを終端することができる。このため、窒素を含有するガスを供給した反応室において、半導体層１０９上にバッファ層１１１を形成することで、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を形成することができる。または、ダングリングボンドを終端したＮＨ２基を有する非晶質半導体層を形成することができる。
【０１０７】
このような方法により形成したバッファ層１１１において、二次イオン質量分析法によって計測される窒素濃度は、半導体層１０９との界面でピーク濃度を有し、半導体層１０９の堆積方向に対して徐々に低減する濃度となる。
【０１０８】
なお、図１５の破線２３５ａに示すように、バッファ層形成２１７において、アンモニアガスを反応室内に流してもよい。また、アンモニアガスの代わりに破線２３５ｂに示すように窒素ガスを流してもよい。更には、アンモニアガス及び窒素ガスを流しても良い。この結果、バッファ層１１１の窒素濃度が高まり、アモルファスシリコン層に含まれるダングリングボンドが架橋または終端され、欠陥準位が低減する。
【０１０９】
このような方法により形成したバッファ層１１１において、二次イオン質量分析法によって計測される窒素濃度は、半導体層１０９との界面でピーク濃度を有し、半導体層１０９の堆積方向に対して一定な濃度となる。
【０１１０】
次に、バッファ層１１１上の全面に不純物半導体層１１３を形成する。不純物半導体層１１３は、後の工程でパターン形成されてソース領域及びドレイン領域１２９となるものである。まず、不純物半導体層１１３の堆積に用いる材料ガスを処理室２４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１００ｓｃｃｍ、ＰＨ３をＨ２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して安定させる。処理室２４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、６０Ｗの出力によりプラズマ放電を行うことで、約５０ｎｍの半導体層を形成することができる。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１５の不純物半導体層形成２２１）。その後、これらのガスを排気する（図１５の排気２２３）。
【０１１１】
以上説明したように、不純物半導体層１１３までを形成することができる（図１０（Ａ）を参照）。
【０１１２】
次に、第２のフォトリソグラフィ工程により形成したレジストマスクを用いて、半導体層１０９、バッファ層１１１、及び不純物半導体層１１３をエッチングして、半導体層１１５、バッファ層１１７及び不純物半導体層１１９を形成する（図１０（Ｂ）を参照）。その後、レジストマスクを除去する。
【０１１３】
次に、半導体層１１５、バッファ層１１７及び不純物半導体層１１９を覆う導電層１２１を形成する（図１０（Ｃ）を参照）。
【０１１４】
導電層１２１は、実施の形態１に示す導電層１２１の材料及び積層構造を適宜用いることができる。導電層１２１は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。また、導電層１２１は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて配置し、焼成することで形成しても良い。その後、導電層１２１上にレジストマスクを形成する。
【０１１５】
次に、第３のフォトリソグラフィ工程により形成したレジストマスクを用いて導電層１２１をエッチングして配線層１２３、１２５を形成する（図１１（Ａ）を参照）。配線層１２３、１２５は、ソース電極及びドレイン電極を構成する。導電層１２１のエッチングは、ウエットエッチングを用いることが好ましい。ウエットエッチングにより、導電層が等方的にエッチングされる。その結果、導電層の両端はレジストマスクの両端よりも内側に後退し、配線層１２３、１２５が形成される。従って、配線層１２３、１２５の側面と、エッチングされたソース領域及びドレイン領域１２９の側面は一致せず、配線層１２３、１２５の側面の外側に、ソース領域及びドレイン領域の側面が形成される。配線層１２３、１２５は、ソース電極及びドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線と配線層１２３、１２５とは別に設けてもよい。
【０１１６】
次に、第３のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングされたバッファ層１１７の一部と、不純物半導体層１１９をエッチングする（図１１（Ｂ）参照）。本工程までで半導体層１１５、バッファ層１３１、並びにソース領域及びドレイン領域１２９が形成される。この後、レジストマスクを除去する。このときの図１１（Ｂ）の上面図を図１３（Ａ）に示す。
【０１１７】
次に、ドライエッチングを行うとよい。ドライエッチングの条件は、露出しているバッファ層１３１にダメージが入らず、且つバッファ層１３１に対するエッチングレートが低い条件を用いる。つまり、露出しているバッファ層１３１表面にほとんどダメージを与えず、且つ露出しているバッファ層１３１の膜厚がほとんど減少しない条件を用いる。エッチングガスとしては、塩素系ガスを用い、代表的にはＣｌ２ガスを用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）方式、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）方式等を用いることができる。
【０１１８】
ここで、用いることのできるドライエッチング条件の一例として、Ｃｌ２ガスの流量を１００ｓｃｃｍ、チャンバー内の圧力を０．６７Ｐａ、下部電極温度を−１０℃とし、上部電極のコイルに２０００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板１０１側には電力を投入せず０Ｗ（すなわち、無バイアスとして）として、３０秒間のエッチングを行う。チャンバー内壁の温度は約８０℃とすることが好ましい。
【０１１９】
次に、バッファ層１３１の表面に水プラズマ、アンモニアプラズマ、窒素プラズマ等を照射してもよい。
【０１２０】
水プラズマ処理は、反応空間に水蒸気（Ｈ２Ｏ蒸気）に代表される、水を主成分とするガスを導入し、プラズマを生成して、行うことができる。
【０１２１】
上記したように、一対のソース領域及びドレイン領域１２９を形成した後に、バッファ層１３１にダメージを与えない条件で更なるドライエッチングを行うことで、露出したバッファ層１３１上に存在する残渣などの不純物元素を除去することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、レジストマスクの残渣を除去することができる。水プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、オン電流を向上させ、電気的特性のばらつきを低減することができる。
【０１２２】
なお、プラズマ処理等の工程は上記の順番に限定されず、レジストマスク１３２を除去する前に、無バイアスでのエッチングや、プラズマ処理を行ってもよい。
【０１２３】
以上の工程により本実施の形態に係る薄膜トランジスタを作製することができる。本実施の形態に係る薄膜トランジスタは、実施の形態１にて説明した薄膜トランジスタと同様に、液晶表示装置に代表される表示装置の画素におけるスイッチングトランジスタに適用することができる。そのため、この薄膜トランジスタを覆って、絶縁層１３３を形成する。
【０１２４】
次に、絶縁層１３３に開口部１３４、１３６を形成する。この開口部１３４、１３６は、第４のフォトリソグラフィ工程により形成することができる。なお、絶縁層１３３が感光性樹脂で形成される場合は、第４のフォトリソグラフィ工程により絶縁層１３３を形成することができる。その後、当該開口部１３４、１３６を介して接続されるように、絶縁層１３３上に画素電極層１３５を設ける。このようにして図１２（Ａ）に示す表示装置の画素におけるスイッチングトランジスタを作製することができる。
【０１２５】
なお、絶縁層１３３は、ゲート絶縁層１０７と同様に形成することができる。さらには、絶縁層１３３は、大気中に浮遊する有機物、金属または水蒸気等の汚染源となりうる不純物元素の侵入を防ぐことができるよう、緻密な窒化シリコン層により設けることが好ましい。
【０１２６】
なお、画素電極層１３５は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。画素電極層１３５は、シート抵抗が１００００Ω／□以下であって、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１２７】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはこれらの２種以上の共重合体等が挙げられる。
【０１２８】
画素電極層１３５は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等を用いて形成することができる。
【０１２９】
画素電極層１３５は、配線層１２３、１２５等と同様に、フォトリソグラフィ法を用いてエッチングを行い、パターン形成すればよい。
【０１３０】
なお、図示していないが、絶縁層１３３と画素電極層１３５との間に、スピンコーティング法等により形成した有機樹脂からなる絶縁層を有していても良い。また、当該有機樹脂からなる絶縁層を感光性樹脂を用いて形成することで工程数を削減することができる。
【０１３１】
この後、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）方式の液晶表示装置において、視野角拡大のために、画素を複数部分に分割し、分割された画素の各部分の液晶の配向を異ならせるマルチドメイン方式（いわゆるＭＶＡ方式）の場合、画素電極層１３５上に所定の形状を有する突起物１３７を形成することが好ましい。突起物１３７は、絶縁層で形成する。このときの図１２（Ｂ）の上面図を図１３（Ｂ）に示す。
【０１３２】
ここでは、感光性アクリルを含む組成物を塗布して厚さ０．９〜１．０μｍの組成物層を形成した後、９０℃で１２０秒加熱して組成物層を乾燥させる。次に、フォトマスクを用いて組成物層を露光した後現像して、所定の形状とする。次に、２３０℃で１時間加熱して、アクリル樹脂層を形成する。
【０１３３】
画素電極層上に突起物１３７が形成されると、画素電極の電圧がオフの時には、液晶が配向膜表面に対して垂直に配向するが、突起部近傍の液晶は基板面に対してわずかに傾斜した配向となる。画素電極層の電圧がオンとなると、まず傾斜配向部の液晶が傾斜する。また、突起部近傍以外の液晶もこれらの液晶の影響を受け、順次同じ方向へと配列する。この結果、画素全体に対して安定した配向が得られる。即ち、突起物を起点として表示部全体の配向が制御される。
【０１３４】
また、画素電極層上に突起物を設ける代わりに、画素電極にスリットを設けてもよい。この場合、電圧を画素電極層に印加すると、スリット近傍には電界の歪が生じ、突起物を画素電極層上に設けた場合と同様の電界分布及び液晶配向の制御が可能である。
【０１３５】
以上の工程により、非晶質半導体をチャネル形成領域に有する薄膜トランジスタと比較して、オン電流が高く、微結晶半導体をチャネル形成領域に有する薄膜トランジスタと比較して、オフ電流の低い薄膜トランジスタを有し、且つ液晶表示装置に用いることが可能な素子基板を作製することができる。
【０１３６】
（実施の形態５）
本実施の形態では、実施の形態４に適用可能なバッファ層の形成工程について説明する。
【０１３７】
本実施の形態では、バッファ層１１１の堆積前に処理室内をクリーニングし、その後窒化シリコン層によりチャンバー内壁を覆うことでバッファ層１１１に窒素を含ませて、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする。ゲート絶縁層１０７の形成から半導体層１０９の形成方法は実施の形態４と同様であるため、ここでは、半導体層１０９から不純物半導体層１１３の形成までについて、図１６を参照して以下に説明する。
【０１３８】
ゲート絶縁層１０７上の全面に半導体層１０９を形成する。半導体層１０９は、後の工程でパターン形成されて半導体層１１５となるものである。まず、半導体層１０９の堆積に用いる材料ガスを処理室内に導入する。ここでは、一例として、実施の形態４と同様の方法により、半導体層１０９として約５０ｎｍの微結晶半導体層を形成する。その後、プラズマの放電を停止させる（図１６の半導体層形成２１１）。その後、基板１０１を処理室２４１から搬出する（図１６のｕｎｌｏａｄ２２５）。
【０１３９】
基板１０１を処理室２４１から搬出した後、処理室２４１に、例えばＮＦ３ガスを導入し、処理室２４１内をクリーニングする（図１６のクリーニング処理２２７）。その後、処理室２４１に窒化シリコン層を形成する処理を行う（図１６のプレコート処理２３３）。窒化シリコン層としては、実施の形態４のゲート絶縁層で形成した窒化シリコン層と同様の条件を用いる。この処理により、処理室２４１の内壁に窒化シリコン層が形成される。その後、基板１０１を処理室２４１内に搬入する（図１６のｌｏａｄ２３１）。
【０１４０】
次に、バッファ層１１１の堆積に用いる材料ガスを処理室２４１内に導入する（図１６のガス置換２１５）。次に、半導体層１０９上の全面にバッファ層１１１を形成する。バッファ層１１１は、後の工程でパターン形成されてバッファ層１３１となるものである。ここで、バッファ層は、実施の形態４と同様の方法により、約８０ｎｍのＮＨ基を含むアモルファスシリコン層を形成することができる。その後、プラズマの放電を停止させる（図１６のバッファ層形成２１７）。その後、これらのガスを排気し、不純物半導体層１１３の堆積に用いるガスを導入する（図１６のガス置換２１９）。また、実施の形態４と同様に、不純物半導体層１１３を形成する（図１６の不純物半導体層形成２２１）。
【０１４１】
本実施の形態における処理室２４１の表面には窒化シリコン層が形成されている。バッファ層１１１の形成工程において、処理室２４１内に形成された窒化シリコン層がプラズマに曝されると、窒素が、好ましくはＮＨ基またはＮＨ２基を解離し、バッファ層１１１の堆積初期堆積初期に窒素、好ましくはＮＨ基またはＮＨ２基を混入させることができる。さらには、非晶質半導体層が堆積される際に非晶質半導体層の異なるダングリングボンドを架橋することができる。また、非晶質半導体層が堆積される際に非晶質半導体層のダングリングボンドを終端することができる。
【０１４２】
このような方法により形成したバッファ層１１１において、二次イオン質量分析法によって計測される窒素濃度は、半導体層１０９との界面でピーク濃度を有し、半導体層１０９が堆積するにつれ、窒素濃度が低減する。
【０１４３】
上記説明したように、少なくとも半導体層を形成する直前に処理室の内壁を窒化シリコン層により覆うことで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くすることが可能であり、ＮＨ基を有する非晶質半導体層を形成することができる。
【０１４４】
また、処理室の内壁を窒化シリコン層で覆うことで、処理室の内壁を構成する元素等が半導体層に混入することをも防ぐことができる。
【０１４５】
なお、図１６の破線２３７ａに示すように、バッファ層形成２１７において、アンモニアガスを反応室内に流してもよい。または、アンモニアガスの代わりに破線２３７ｂに示すように窒素ガスを用いてもよい。さらには、アンモニアガス及び窒素ガスを用いてもよい。この結果、バッファ層１１１の窒素濃度が高まり、バッファ層１１１に含まれるダングリングボンドが架橋され、欠陥準位が低減する。
【０１４６】
このような方法により形成したバッファ層１１１において、二次イオン質量分析法によって計測される窒素濃度は、半導体層１０９との界面でピーク濃度を有し、半導体層１０９の堆積方向に対して一定な濃度となる。
【０１４７】
なお、上記の説明では、半導体層１０９を形成した処理室と同様の処理室でバッファ層１１１を形成したため、半導体層１０９の形成後にクリーニング処理とプレコート処理を行う形態について説明したが、本実施の形態は、実施の形態４と組み合わせて実施してもよい。すなわち、半導体層１０９を堆積した後、処理室２４１に窒化シリコン層を形成した後、フラッシュ処理２１３してもよい。
【０１４８】
以上の工程により、非晶質半導体をチャネル形成領域に有する薄膜トランジスタと比較して、オン電流が高く、微結晶半導体をチャネル形成領域に有する薄膜トランジスタと比較して、オフ電流の低い薄膜トランジスタを作製することとができる。
【０１４９】
（実施の形態６）
本実施の形態では、実施の形態４に適用可能なバッファ層の形成工程について説明する。
【０１５０】
本実施の形態では、バッファ層１１１の堆積ガスに窒素を混入させることで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする。ゲート絶縁層１０７の形成から半導体層１０９の形成方法は実施の形態４と同様であるため、ここでは、半導体層１０９から不純物半導体層１１３の形成までについて、図１７を参照して以下に説明する。
【０１５１】
ゲート絶縁層１０７上の全面に半導体層１０９を形成する。半導体層１０９は、後の工程でパターン形成されて半導体層１１５となるものである。まず、半導体層１０９の堆積に用いる材料ガスを処理室内に導入する。ここでは、一例として、実施の形態４と同様の方法により、半導体層１０９として約５０ｎｍの微結晶シリコン層を形成する。その後、プラズマの放電を停止させる（図１７の半導体層形成２１１）。その後、これらのガスを排気し、バッファ層１１１の堆積に用いるガスを導入する（図１７のガス置換２１５）。
【０１５２】
次に、半導体層１０９上にバッファ層１１１を形成する。バッファ層１１１は、後の工程でパターン形成されてバッファ層１３１となるものである。ここでは、一例として、ＳｉＨ４の流量を２８０ｓｃｃｍ、Ｈ２の流量を３００ｓｃｃｍ、ＮＨ３の流量を２０ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を１７０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力６０Ｗの出力によりプラズマ放電を行い、約５０ｎｍのアモルファスシリコン層を形成することができる。（図１７のバッファ層形成２１７）。その後、これらのガスを排気し、不純物半導体層１１３の堆積に用いるガスを導入する（図１７のガス置換２１９）。また、実施の形態４と同様に、不純物半導体層１１３を形成する（図１７の不純物半導体層形成２２１）。
【０１５３】
なお、アンモニアガスの代わりに破線２３８で示すように窒素ガスを用いてもよい。
【０１５４】
本実施の形態におけるバッファ層１１１の原料ガスには窒素を含有するガスが含まれている。窒素を含有するガスは、プラズマ放電により、ＮＨ基またはＮＨ２基が形成される。上記したように、ＮＨ基はアモルファスシリコン層に含まれるダングリングボンドを架橋する。このため、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を形成することができる。また、ＮＨ２基はアモルファスシリコン層に含まれるダングリングボンドを終端する。このため、ダングリングボンドを終端したＮＨ２基を有する非晶質半導体層を形成することができる。
【０１５５】
このような方法により形成したバッファ層１１１において、二次イオン質量分析法によって計測される窒素濃度はバッファ層１１１において一定の濃度を示す。
【０１５６】
上記説明したように、バッファ層の堆積時のガスに窒素を含ませることで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くすることが可能であり、実施の形態４に適用可能なバッファ層を形成することができる。
【０１５７】
（実施の形態７）
実施の形態４乃至実施の形態６において、窒素濃度の分布が異なるＮＨ基を有する非晶質半導体層の作製方法について、図１８及び図１９を用いて示す。
【０１５８】
本実施の形態では、バッファ層１１１に、窒素、更にはＮＨ基を添加する方法として、実施の形態４において、半導体層形成２１１処理の後、フラッシュ処理２１３で窒素を含有するガスを反応室内に導入すると共に、バッファ層１１１を形成している間、実線２３９ｃで示すように窒素を含有するガスを再度反応室内に導入する（図１８参照）。窒素を含有するガスとして、ここではアンモニアガスを用いる。なお、アンモニアガスの代わりに破線２３９ｄに示すように窒素ガスを用いてもよい。さらには、アンモニアガス及び窒素ガスを用いてもよい。この結果、バッファ層１１１の堆積初期及び堆積途中において、窒素濃度が高くなりバッファ層１１１の欠陥準位を低減することができる。
【０１５９】
または、バッファ層１１１に、窒素、更にはＮＨ基を添加する方法として、実施の形態５において、半導体層を形成した後、プレコート処理２３３により反応室に窒化シリコン層を形成すると共に、バッファ層１１１を形成している間、実線２３９ｃで示すように窒素を含有するガスを再度反応室内に導入する（図１９参照）。窒素を含有するガスとして、ここではアンモニアガスを用いる。なお、アンモニアガスの代わりに破線２３９ｄに示すように窒素ガスを用いてもよい。さらには、アンモニアガス及び窒素ガスを用いてもよい。この結果、バッファ層１１１の堆積初期及び堆積途中において、窒素濃度が高くなりバッファ層１１１の欠陥準位を低減することができる。
【０１６０】
以上により、バッファ層の上側、即ちソース領域及びドレイン領域側における窒素濃度を制御することで、バッファ層の欠陥準位の割合を低減することが可能であり、薄膜トランジスタのオフ電流を低減することができる。
【０１６１】
（実施の形態８）
本実施の形態では、実施の形態３に示す薄膜トランジスタの作製方法について、説明する。本実施の形態でも、ｎ型の薄膜トランジスタの作製方法について説明する。
【０１６２】
実施の形態４と同様に、第１のフォトリソグラフィ工程を用いて、基板１０１上にゲート電極層１０３及び容量配線１０５を形成する。
【０１６３】
次に、ゲート電極層１０３を覆ってゲート絶縁層１０７、半導体層１０９、バッファ層１１１、不純物半導体層１１３、及び導電層１２１を形成する。その後、導電層１２１上に第２のフォトリソグラフィ工程によりレジストマスク１４１を形成する（図２０（Ａ）を参照）。
【０１６４】
ゲート絶縁層１０７、半導体層１０９、バッファ層１１１、および不純物半導体層１１３の形成方法としては、実施の形態４乃至実施の形態７のいずれかの形態を適用すればよい。
【０１６５】
レジストマスク１４１は厚さの異なる二の領域を有し、多階調マスクを用いて形成することができる。多階調マスクを用いることで、使用するフォトマスクの枚数が低減され、作製工程数が減少するため好ましい。本実施の形態において、半導体層のパターンを形成する工程と、ソース領域とドレイン領域を分離する工程において、多階調マスクを用いて形成したレジストマスクを用いることができる。
【０１６６】
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
【０１６７】
図２４（Ａ−１）及び図２４（Ｂ−１）は、代表的な多階調マスクの断面図を示す。図２４（Ａ−１）にはグレートーンマスク１８０を示し、図２４（Ｂ−１）にはハーフトーンマスク１８５を示す。
【０１６８】
図２４（Ａ−１）に示すグレートーンマスク１８０は、透光性を有する基板１８１上に遮光層により形成された遮光部１８２、及び遮光層のパターンにより設けられた回折格子部１８３で構成されている。
【０１６９】
回折格子部１８３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドットまたはメッシュ等を有することで、光の透過率を制御する。なお、回折格子部１８３に設けられるスリット、ドットまたはメッシュは周期的なものであってもよいし、非周期的なものであってもよい。
【０１７０】
透光性を有する基板１８１としては、石英等を用いることができる。遮光部１８２及び回折格子部１８３を構成する遮光層は、金属を用いて形成すればよく、好ましくはクロムまたは酸化クロム等により設けられる。
【０１７１】
グレートーンマスク１８０に露光するための光を照射した場合、図２４（Ａ−２）に示すように、遮光部１８２に重畳する領域における透光率は０％となり、遮光部１８２または回折格子部１８３が設けられていない領域における透光率は１００％となる。また、回折格子部１８３における透光率は、概ね１０〜７０％の範囲であり、回折格子のスリット、ドットまたはメッシュの間隔等により調整可能である。
【０１７２】
図２４（Ｂ−１）に示すハーフトーンマスク１８５は、透光性を有する基板１８６上に半透光層により形成された半透光部１８７、及び遮光層により形成された遮光部１８８で構成されている。
【０１７３】
半透光部１８７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の層を用いて形成することができる。遮光部１８８は、グレートーンマスクの遮光層と同様の金属を用いて形成すればよく、好ましくはクロムまたは酸化クロム等により設けられる。
【０１７４】
ハーフトーンマスク１８５に露光するための光を照射した場合、図２４（Ｂ−２）に示すように、遮光部１８８に重畳する領域における透光率は０％となり、遮光部１８８または半透光部１８７が設けられていない領域における透光率は１００％となる。また、半透光部１８７における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類または形成する厚さ等により、調整可能である。
【０１７５】
多階調マスクを用いて露光して現像を行うことで、厚さの異なる領域を有するレジストマスクを形成することができる。
【０１７６】
次に、レジストマスク１４１を用いて、半導体層１０９、バッファ層１１１、不純物半導体層１１３、及び導電層１２１をエッチングする。この工程により、半導体層１０９、バッファ層１１１、不純物半導体層１１３及び導電層１２１を素子毎に分離し、半導体層１４３、バッファ層１４５、不純物半導体層１４７、及び導電層１４９を形成する（図２０（Ｂ）を参照）。
【０１７７】
次に、レジストマスク１４１を後退させてレジストマスク１５１を形成する。レジストマスクの後退には、酸素プラズマによるアッシングを用いればよい。ここでは、ゲート電極上で分離するようにレジストマスク１４１をアッシングする。この結果、レジストマスク１５１は分離されている（図２１（Ａ）参照）。
【０１７８】
次に、レジストマスク１５１を用いて導電層１４９をエッチングし、配線層１５３、１５５を形成する（図２１（Ｂ）を参照）。配線層１５３、１５５は、ソース電極及びドレイン電極を構成する。導電層１４９のエッチングは、実施の形態４に示す導電層１２１のエッチングと同様に行うことが好ましい。
【０１７９】
次に、レジストマスク１５１が形成された状態で、バッファ層１４５の一部及び不純物半導体層１４７をエッチングして、バッファ層１５９、並びにソース領域及びドレイン領域１５７を形成する（図２１（Ｃ）を参照）。この後、レジストマスク１５１を除去する。このときの図２１（Ｃ）の上面図を図２３（Ａ）に示す。
【０１８０】
次に、実施の形態１と同様に、ドライエッチングを行うとよい。更には、バッファ層１５９の表面に水プラズマ、アンモニアプラズマ、窒素プラズマ等を照射してもよい。
【０１８１】
以上の工程により本実施の形態に係る薄膜トランジスタを作製することができる。本実施の形態に係る薄膜トランジスタは、実施の形態４にて説明した薄膜トランジスタと同様に、液晶表示装置に代表される表示装置の画素におけるスイッチングトランジスタに適用することができる。そのため、この薄膜トランジスタを覆って、絶縁層１３３を形成する（図２２（Ａ）参照）。
【０１８２】
次に、配線層１５３、１５５により構成されるソース電極及びドレイン電極に達するように、絶縁層１３３に開口部１３４、１６０を形成する。この開口部１３４、１６０は、第３のフォトリソグラフィ工程により形成することができる。その後、当該開口部１３４、１６０を介して接続されるように、絶縁層１３３上に第４のフォトリソグラフィ工程により画素電極層１３５を設ける。このようにして図２２（Ｂ）に示す表示装置の画素におけるスイッチングトランジスタを作製することができる。
【０１８３】
なお、図示していないが、絶縁層１３３と画素電極層１３５との間に、スピンコーティング法等により形成した有機樹脂からなる絶縁層を有していても良い。
【０１８４】
この後、実施の形態４と同様に、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）方式の液晶表示装置において、視野角拡大のために、画素を複数部分に分割し、分割された画素の各部分の液晶の配向を異ならせるマルチドメイン方式（いわゆるＭＶＡ方式）の場合、画素電極層１３５上に突起物１３７を形成することが好ましい（図２２（Ｃ）参照）。このときの図２２（Ｃ）の上面図を図２３（Ｂ）に示す。
【０１８５】
以上の工程により、少ないマスク数で、非晶質半導体をチャネル形成領域に有する薄膜トランジスタと比較して、オン電流が高く、微結晶半導体をチャネル形成領域に有する薄膜トランジスタと比較して、オフ電流の低い薄膜トランジスタを有し、且つ液晶表示装置に用いることが可能な素子基板を作製することができる。
【０１８６】
（実施の形態９）
本実施の形態では、コンタクト抵抗を下げることが可能な薄膜トランジスタの構造について示す。具体的には、実施の形態１乃至実施の形態８に示すソース領域及びドレイン領域を、一導電型を付与する不純物元素と、ＮＨ基またはＮＨ２基を含有する半導体層（以下、ＮＨ基を有する不純物半導体層と示す。）で形成する。
【０１８７】
ＮＨ基を有する不純物半導体層は、実施の形態４乃至実施の形態７において、不純物半導体層とバッファ層形成工程を組み合わせることで形成される。具体的には、実施の形態４に示すバッファ層形成２１７工程と不純物半導体層形成２２１工程を組み合わせる場合、図１５において、バッファ層形成２１７及びガス置換２１９の間に、フラッシュ処理２１３を行い、バッファ層表面の窒素濃度を高めて、不純物半導体層の窒素濃度を高めればよい。
【０１８８】
また、実施の形態５に示すＮＨ基を有する非晶質半導体層の形成工程と不純物半導体層の形成工程を組み合わせる場合、図１６において、バッファ層形成２１７及びガス置換２１９の間に、ｕｎｌｏａｄ２２５からｌｏａｄ２３１まで行い、反応室に窒化シリコン層を形成して、反応室内の窒素濃度を高めて、不純物半導体層の窒素濃度を高めればよい。
【０１８９】
また、実施の形態６に示すＮＨ基を有する非晶質半導体層の形成工程と不純物半導体層の形成工程を組み合わせる場合、図１７において、不純物半導体層形成２２１工程において、アンモニアガスまたは窒素ガスを導入して、不純物半導体層の窒素濃度を高めればよい。
【０１９０】
ソース領域及びドレイン領域に一導電型を付与する不純物元素と共に、ＮＨ基またはＮＨ２基を含有させることで、ソース領域及びドレイン領域の欠陥準位を低減することが可能である。このため、ソース領域及びドレイン領域の移動度を向上させることが可能であり、コンタクト抵抗を下げることが可能である。
【０１９１】
（実施の形態１０）
実施の形態１乃至実施の形態３に示す薄膜トランジスタは、発光表示装置や発光装置に用いることができる。発光表示装置や発光装置は、発光素子として代表的には、エレクトロルミネッセンスを利用する発光素子がある。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって大別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０１９２】
また、実施の形態４及び実施の形態８に示すような素子基板上に発光素子を形成して発光表示装置や発光装置を作製することができる。
【０１９３】
本実施の形態の発光表示装置及び発光装置は、オン電流が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）であり、且つ消費電力の低い発光表示装置及び発光装置を作製することができる。
【０１９４】
（実施の形態１１）
次に、本発明を適用可能な表示装置である表示パネルの構成の一例について、以下に示す。
【０１９５】
図２５（Ａ）に、信号線駆動回路３０３のみを別途形成し、基板３０１上に形成された画素部３０２と接続している表示パネルの形態を示す。画素部３０２、保護回路３０６、及び走査線駆動回路３０４が形成された素子基板は、実施の形態１乃至実施の形態１０のいずれかに示す薄膜トランジスタを用いて形成する。信号線駆動回路３０３は、単結晶半導体をチャネル形成領域に用いたトランジスタ、多結晶半導体をチャネル形成領域に用いた薄膜トランジスタ、またはＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）をチャネル形成領域に用いたトランジスタにより構成すれば良い。ＳＯＩをチャネル形成領域に用いたトランジスタにおいては、ガラス基板上に設けられた単結晶半導体層をチャネル形成領域に用いたトランジスタを含む。画素部３０２と、信号線駆動回路３０３と、走査線駆動回路３０４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ３０５を介して供給される。信号線駆動回路３０３とＦＰＣ３０５との間、及び信号線駆動回路３０３と画素部３０２との間の一方または双方に、実施の形態１乃至実施の形態１０のいずれかに示す薄膜トランジスタで形成された保護回路３０６を設けてもよい。保護回路３０６は、その他の構造の薄膜トランジスタ、ダイオード、抵抗素子及び容量素子等から選択された１つまたは複数の素子によって構成さしてもよい。
【０１９６】
なお、信号線駆動回路及び走査線駆動回路を、画素部の画素トランジスタと同じ基板上に形成しても良い。
【０１９７】
また、駆動回路を別途形成する場合には、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図２５（Ｂ）に、信号線駆動回路３１３のみを別途形成し、基板３１１上に形成された画素部３１２、保護回路３１６、及び走査線駆動回路３１４が形成された素子基板とＦＰＣ３１５が接続している表示パネルの形態を示す。画素部３１２、保護回路３１６及び走査線駆動回路３１４は、上記実施の形態に示す薄膜トランジスタを用いて形成する。信号線駆動回路３１３は、ＦＰＣ３１５及び保護回路３１６を介して、画素部３１２に接続されている。画素部３１２と、信号線駆動回路３１３と、走査線駆動回路３１４それぞれに、電源の電位及び各種の信号等が、ＦＰＣ３１５を介して供給される。ＦＰＣ３１５と画素部３１２との間に、保護回路３１６を設けてもよい。
【０１９８】
また、信号線駆動回路の一部または走査線駆動回路の一部のみを、上記の実施の形態に示す薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図２５（Ｃ）に、信号線駆動回路が有するアナログスイッチ３２３ａを、画素部３２２、走査線駆動回路３２４と同じ基板３２１上に形成し、信号線駆動回路が有するシフトレジスタ３２３ｂを別途異なる基板に形成して貼り合わせる表示パネルの形態を示す。画素部３２２、保護回路３２６、及び走査線駆動回路３２４は、上記実施の形態に示す薄膜トランジスタを用いて形成する。信号線駆動回路が有するシフトレジスタ３２３ｂは、アナログスイッチ３２３ａ及び保護回路３２６を介して画素部３２２と接続されている。画素部３２２と、信号線駆動回路と、走査線駆動回路３２４とそれぞれに、電源の電位、各種信号等が、ＦＰＣ３２５を介して供給される。ＦＰＣ３２５とアナログスイッチ３２３ａとの間に、保護回路３２６を設けてもよい。
【０１９９】
図２５に示すように、本実施の形態の表示装置は、駆動回路の一部または全部を、画素部と同じ基板上に、上記実施の形態に示す薄膜トランジスタを用いて形成することができる。
【０２００】
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方式、ワイヤボンディング方式、或いはＴＡＢ方式などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図２５に示した位置に限定されない。また、コントローラ、ＣＰＵまたはメモリ等を別途形成し、接続するようにしても良い。
【０２０１】
なお、本実施の形態で用いる信号線駆動回路は、シフトレジスタとアナログスイッチ有する。または、シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。
【０２０２】
（実施の形態１２）
上記形態の薄膜トランジスタで構成される素子基板、及びそれを用いた表示装置等は、アクティブマトリクス型の表示パネルに適用することができる。すなわち、それらを表示部に組み込んだ電子機器の全てに本発明を実施できる。
【０２０３】
その様な電子機器としては、ビデオカメラ及びデジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２６に示す。
【０２０４】
図２６（Ａ）はテレビジョン装置である。上記実施の形態を適用した表示パネルを筐体に組みこんで、テレビジョン装置を完成させることができる。表示パネルにより主画面３３３が形成され、その他付属設備としてスピーカ部３３９、操作スイッチなどが備えられている。
【０２０５】
図２６（Ａ）に示すように、筐体３３１に表示素子を利用した表示用パネル３３２が組みこまれ、受信機３３５により一般のテレビ放送の受信をはじめ、モデム３３４を介して有線または無線による通信ネットワークに接続することにより一方方向（送信者から受信者）または双方向（送信者と受信者間、または受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチまたは別体のリモコン操作機３３６により行うことが可能であり、このリモコン操作機にも出力する情報を表示する表示部３３７が設けられていても良い。また、表示部３３７に、実施の形態１乃至実施の形態１０のいずれかに示す薄膜トランジスタが設けられていてもよい。また、主画面３３３の他にサブ画面３３８を第２の表示パネルで形成し、チャンネルや音量などを表示する構成が付加されていても良い。この構成において、主画面３３３及びサブ画面３３８の一方または双方に実施の形態１乃至実施の形態１０のいずれかに示す薄膜トランジスタを適用することができる。
【０２０６】
図２７はテレビ装置の主要な構成を説明するブロック図を示している。表示パネルには、画素部３７１が形成されている。信号線駆動回路３７２と走査線駆動回路３７３は、表示パネルにＣＯＧ方式により実装されていても良い。
【０２０７】
また、その他の外部回路の構成として、映像信号の入力側では、チューナ３７４で受信した信号のうち、映像信号を増幅する映像信号増幅回路３７５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路３７６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路３７７等を有している。コントロール回路３７７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路３７８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
【０２０８】
チューナ３７４で受信した信号のうち、音声信号は、音声信号増幅回路３７９に送られ、その出力は音声信号処理回路３８０を経てスピーカ３８３に供給される。制御回路３８１は受信局（受信周波数）や音量の制御情報を入力部３８２から受け、チューナ３７４や音声信号処理回路３８０に信号を送出する。
【０２０９】
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体に適用してもよい。
【０２１０】
以上説明したように、主画面３３３及びサブ画面３３８の一方または双方に実施の形態１乃至実施の形態１０のいずれかで説明した薄膜トランジスタを適用することで、画質が高く、消費電力の低いテレビ装置を作製することができる。
【０２１１】
図２６（Ｂ）は携帯電話機３４１の一例を示している。携帯電話機３４１は、表示部３４２、操作部３４３等により構成されている。表示部３４２に実施の形態１乃至実施の形態１０のいずれかで説明した薄膜トランジスタを適用することで、画質を向上させ、消費電力を低減させることができる。
【０２１２】
図２６（Ｃ）に示す携帯型のコンピュータは、本体３５１、表示部３５２等を含んでいる。表示部３５２に、実施の形態１等で説明した薄膜トランジスタを適用することで、画質を向上させ、消費電力を低減させることができる。
【０２１３】
図２６（Ｄ）は卓上照明器具であり、照明部３６１、傘３６２、可変アーム３６３、支柱３６４、台３６５、電源３６６を含む。上記実施の形態で説明した発光装置を照明部３６１に用いることにより作製される。照明部３６１に実施の形態１乃至実施の形態１０のいずれかで説明した薄膜トランジスタを適用することで、画質を向上させ、消費電力を低減させることができる。
【０２１４】
図２８は携帯電話機の構成の一例を示しており、例えば表示部に、実施の形態１乃至実施の形態１０のいずれかで示した薄膜トランジスタを有する素子基板及びそれを有する表示装置が適用される。図２８（Ａ）が正面図、図２８（Ｂ）が背面図、図２８（Ｃ）が展開図である。図２８に示す携帯電話機は、筐体３９４及び筐体３８５の二つの筐体で構成されている。図２８に示す携帯電話機は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能であり、スマートフォンとも呼ばれる。
【０２１５】
携帯電話機は、筐体３９４及び筐体３８５の二つの筐体で構成されている。筐体３９４においては、表示部３８６、スピーカ３８７、マイクロフォン３８８、操作キー３８９、ポインティングディバイス３９０、表面カメラ用レンズ３９１、外部接続端子ジャック３９２、イヤホン端子３９３等を備え、筐体３８５は、キーボード３９５、外部メモリスロット、裏面カメラ３９６、ライト３９８等を備える。また、アンテナは筐体３９４に内蔵されている。
【０２１６】
また、上記の構成に加えて、非接触ＩＣチップまたは小型記録装置等を内蔵していてもよい。
【０２１７】
図２８（Ａ）では筐体３９４と筐体３８５が重なり合っており、図２８（Ａ）の状態から筐体３９４と筐体３８５がスライドし、図２８（Ｃ）のように展開する。表示部３８６には、実施の形態１乃至実施の形態１０のいずれかに示される表示装置を組み込むことが可能であり、使用形態に応じて表示の方向が適宜変化する。表示部３８６と同一面上に表面カメラ用レンズ３９１を同一の面に備えているため、テレビ電話が可能である。また、表示部３８６をファインダーとして裏面カメラ３９６及びライト３９８で静止画及び動画の撮影が可能である。
【０２１８】
スピーカ３８７及びマイクロフォン３８８は音声通話に限らず、テレビ電話、録音及び再生等の用途に使用できる。操作キー３８９では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール及びカーソル移動等が可能である。
【０２１９】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード３９５を用いると便利である。重なり合った筐体３９４と筐体３８５（図２８（Ａ））はスライドでき、図２８（Ｃ）のように展開して携帯情報端末として使用できる。また、キーボード３９５及びポインティングディバイス３９０を用いることで、円滑な操作が可能である。外部接続端子ジャック３９２はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、これを介して充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロットに記録媒体を挿入して使用することで、大量のデータの保存及び移動が可能である。
【０２２０】
筐体３８５の裏面（図２８（Ｂ））には、裏面カメラ３９６及びライト３９８を備えており、表示部３８６をファインダーとし静止画及び動画の撮影が可能である。
【０２２１】
また、上記構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ、イヤホンジャック等を備えていてもよい。
【０２２２】
実施の形態１乃至実施の形態１０のいずれかで説明した薄膜トランジスタを画素に適用することで、画質を向上させ、消費電力を低減させることができる。
【図１】
2010087471.tif 000003
【図２】
2010087471.tif 000004
【図３】
2010087471.tif 000005
【図４】
2010087471.tif 000006
【図５】
2010087471.tif 000007
【図６】
2010087471.tif 000008
【図７】
2010087471.tif 000009
【図８】
2010087471.tif 000010
【図９】
2010087471.tif 000011
【図１０】
2010087471.tif 000012
【図１１】
2010087471.tif 000013
【図１２】
2010087471.tif 000014
【図１３】
2010087471.tif 000015
【図１４】
2010087471.tif 000016
【図１５】
2010087471.tif 000017
【図１６】
2010087471.tif 000018
【図１７】
2010087471.tif 000019
【図１８】
2010087471.tif 000020
【図１９】
2010087471.tif 000021
【図２０】
2010087471.tif 000022
【図２１】
2010087471.tif 000023
【図２２】
2010087471.tif 000024
【図２３】
2010087471.tif 000025
【図２４】
2010087471.tif 000026
【図２５】
2010087471.tif 000027
【図２６】
2010087471.tif 000028
【図２７】
2010087471.tif 000029
【図２８】
2010087471.tif 000030
【図２９】
2010087471.tif 000031