(57)【要約】【課題】インターレース映像信号のプログレッシブ化に伴う歪を除去するに当たり２次的な歪の発生を防ぐ。【解決手段】フレームメモリ１はインターレース映像信号を奇数フィールドと偶数フィールド別に蓄えプログレッシブ映像信号として読み出される。歪判定手段４は各画素について歪があるか否かの判定を行う。補間手段６は各画素について上下のラインの画素により補間する。遅延手段７はプログレッシブ映像信号に対し補間手段の処理で発生する遅延と等価な遅延を加えて出力する。選択手段８は奇（偶）数フィールドの画素および偶（奇）数フィールドで歪のない画素については遅延手段の出力を選択し、偶（奇）数フィールドで歪のある画素については補間手段の出力を選択する。【選択図】図１
2010212891.tif 000002
【特許請求の範囲】
【請求項１】
入力されるインターレース映像信号を奇数フィールドと偶数フィールドの各メモリ領域に蓄えプログレッシブ映像信号として読み出す手順と、
前記読み出された偶（奇）数フィールドの各画素について上下奇（偶）数フィールドラインの直上画素および直下画素それぞれと画素値を比較することによりインターレース歪があるか否かの判定を行う手順と、
前記歪があるときは該画素を前記上下のラインの画素により補間する手順と、
前記歪がないときは前記補間を行わない手順を有することを特徴とするインターレース歪除去方法。
【請求項２】
前記インターレース歪の発生している画素について前記プログレッシブ映像信号のフレーム差分を求め、該差分が所定の閾値以下の場合は前記補間を行わないことを特徴とする請求項１に記載のインターレース歪除去方法。
【請求項３】
前記上下のラインにエッジ画素が存在するときは補間対象画素に最寄りのエッジ画素で、また前記上下のラインにエッジ画素が存在しないときは前記補間対象画素の直上画素および直下画素により補間することを特徴とする請求項１または請求項２に記載のインターレース歪除去方法。
【請求項４】
入力されるインターレース映像信号を奇数フィールドと偶数フィールドの別領域に蓄えプログレッシブ映像信号として読み出されるフレームメモリと、
前記読み出された偶数フィールドおよび奇数フィールドの各画素について上下ラインの直上画素および直下画素それぞれと画素値を比較することによりインターレース歪があるか否かの判定を行う歪判定手段と、
前記読み出された偶数フィールドおよび奇数フィールドの各画素について前記上下のラインの画素により補間する補間手段と、
前記フレームメモリから出力されるプログレッシブ映像信号に対し前記補間手段の処理で発生する遅延と等価な遅延を加えて出力する遅延手段と、
奇（偶）数フィールドの画素および前記偶（奇）数フィールドで前記インターレース歪のない画素については前記遅延手段の出力を選択し、前記偶（奇）数フィールドで前記インターレース歪のある画素については前記補間手段の出力を選択する選択手段を有することを特徴とする映像変換装置。
【請求項５】
前記読み出された偶数フィールドおよび奇数フィールドの各画素について１つ前の画素と画素値を比較することによりエッジを持つ画素かどうかの判定を行なうエッジ判定手段を設け、
前記補間手段は、上下のラインにエッジ画素が存在しているときはそれらのエッジ画素の画素値により、存在していないときは直上画素および直下画素により前記補間を行なうことを特徴とする請求項４に記載の映像変換装置。
【請求項６】
前記フレームメモリの出力とその１フレーム後の出力の差分を判定する差分判定手段を設け、前記選択手段は、前記インターレース歪のある画素であっても前記差分が所定の閾値以下のときは前記遅延手段の出力を選択することを特徴とする請求項４，５に記載の映像変換装置。
【請求項７】
前記補間手段は、前記エッジ判定手段から与えられたエッジ判定結果を入力し、補間のために使用する前記上下のラインの画素を選択するための第１選択信号および第２選択信号を出力する選択信号生成部と、
前記選択信号により前記上下のラインの画素を選択して該各画素値の平均値を画素の画素値とする補間を行なう演算部とで構成されることを特徴とする請求項５，６に記載の映像変換装置。
【請求項８】
選択信号生成部は、
前記エッジ判定結果を１ラインの画素対応に１サンプル時間ずつ遅延する第１遅延回路と、
前記エッジ判定結果を２ライン時間だけ遅延するラインメモリと、
前記ラインメモリから与えられたエッジ判定結果を１ラインの画素対応に１サンプル時間ずつ遅延する第２遅延回路と、
前記第１遅延回路，前記第２遅延回路が出力するエッジ判定結果により前記第１選択信号，前記第２選択信号を生成するための数値が予め保存されている補間関数テーブルとで構成されることを特徴とする請求項７に記載の映像変換装置。
【請求項９】
前記演算部は、
前記フレームメモリからのプログレッシブ映像信号を１ラインの画素対応に１サンプル時間ずつ遅延する第１遅延回路と、
前記フレームメモリからのプログレッシブ映像信号を２ライン時間だけ遅延するラインメモリと、
前記ラインメモリからのプログレッシブ映像信号を１ラインの画素対応に１サンプル時間ずつ遅延する第２遅延回路と、
前記第１遅延回路が出力する画素の内のいずれか１つの画素を前記第１選択信号により選択する第１選択器と、
前記第２遅延回路が出力する画素の内のいずれか１つの画素を前記第２選択信号により選択する第２選択器と、
前記第１選択器および前記第２選択器から与えられた画素の平均値を計算して出力する平均値演算器とで構成されることを特徴とする請求項７に記載の映像変換装置。
【請求項１０】
前記各手段をプロセッサで構成し、
前記歪判定手段と前記補間手段は偶（奇）数フィールドの各画素についてのみ作動し、  前記エッジ判定手段は奇（偶）数フィールドの各画素についてのみ作動するように制御することを特徴とする請求項４〜９に記載の映像変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターレース映像信号をプログレッシブ映像信号に変換する映像変換装置、および変換時におけるインターレース歪除去方法に関する。
【背景技術】
【０００２】
テレビ放送波などでは、ブラウン管の残像効果を巧みに利用し、映像信号の通信帯域の抑制を重視した飛び越し（インターレース：interlace）走査が採用されている。しかしながら、現代の液晶などのフラットディスプレイは、プログレッシブ映像信号を入力としているため、インターレース映像信号をプログレッシブ映像信号に変換するプログレッシブ変換が必要となる。プログレッシブ変換に当たり、奇数フィールドのラインと偶数フィールドのラインを１ラインおきに組み替えるため、プログレッシブ映像には、フィールド間の時間差による動きの変化が映像の輪郭にギザギザとしたインターレース歪みを発生させてしまう。
【０００３】
近年、映像の高画質化に対する要請が高まってきており、インターレース映像信号をプログレッシブ映像信号に変換する、いわゆる順次走査変換に関し、種々の技術が提案されている。その一例は、インターレース走査映像の２つの連続する行（奇数フィールド）の間（偶数フィールド）の画素の補間を行うにあたり、エッジが有る場合には、エッジに沿って補間を行い、エッジが無い場合には、補間画素の上（奇数フィールド）の画素と補間画素の下（奇数フィールド）の画素の平均値によって補間を行うようにしている（特許文献１）。しかし、この方法では、インターレース歪が無い画素についても補間処理が行われてしまい、逆に画質を劣化させてしまう。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2006-203884号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
解決しようとする問題点は、インターレース映像信号をプログレッシブ映像信号に変換するときに、インターレース歪の無い画素を補間することによって２次的な歪みが発生する点である。
【課題を解決するための手段】
【０００６】
本発明は、インターレース映像信号をプログレッシブ変換するに当たり、偶（奇）数フィールドのインターレース歪がある画素のみを抽出し、その上下の奇（偶）数フィールドの走査線にあるエッジに沿って補間を行うことを最も主要な特徴とする。
【発明の効果】
【０００７】
本発明の映像変換装置およびインターレース歪除去方法は、歪がある画素のみを補間して、歪の除去を行うので、歪のない画素を補間することによって新たに歪ませてしまうことがないという利点がある。
【図面の簡単な説明】
【０００８】
【図１】図１は本発明装置の実施例１のブロック図である。
【図２】図２はＮＴＳＣ映像信号をフレームメモリに蓄える方法の一例を示す図である。
【図３】図３は画素の歪判定の方法を説明するための図である。
【図４】図４は歪判定手段の詳細ブロック図である。
【図５】図５はエッジ画素検出の方法を説明するための図である。
【図６】図６はエッジ判定手段の詳細ブロック図である。
【図７】図７はエッジ画素の存在を説明するための図である。
【図８】図８はエッジ画素と歪画素の存在を説明するための図である。
【図９】図９は補間のためのエッジ画素選択を説明するための第１の図である。
【図１０】図１０は補間のためのエッジ画素選択を説明するための第２の図である。
【図１１】図１１は補間手段の詳細ブロック図である。
【図１２】図１２は選択手段の動作を示すフローチャートである。
【図１３】図１３は本発明装置の実施例２のブロック図である。
【発明を実施するための形態】
【実施例１】
【０００９】
図１は本発明装置の実施例１のブロック図である。この映像変換装置は、インターレース映像信号をプログレッシブ映像信号に変換する機能を有し、フレームメモリ１，フレームメモリ２，差分判定手段３，歪判定手段４，エッジ判定手段５，補間手段６，遅延手段７，選択手段８およびライン制御手段９を備える。
【００１０】
フレームメモリ１は、入力されるインターレース映像信号を奇数フィールドと偶数フィールドの別領域に蓄え、プログレッシブ映像信号として読み出される。フレームメモリ２はフレームメモリ１から読み出されるプログレッシブ映像信号を蓄え、１フレーム時間だけ遅延して読み出される。
【００１１】
差分判定手段３は、フレームメモリ１の出力とフレームメモリ２の出力の差分演算を行い、求めた差分値が予め定めたフレーム差分閾値(th1)よりも大きい場合、その画素はフレーム差分大と判定する。歪判定手段４は、偶数フィールドの各画素について、直上の画素および直下の画素それぞれと画素値を比較することにより、歪があるか否かの判定を行う。
【００１２】
エッジ判定手段５は、奇数フィールドの各画素について、１つ前の画素または１つ後の画素と画素値を比較することにより、エッジを持つ画素かどうかの判定を行なう。補間手段６は、偶数フィールドの各画素について、上下の奇数フィールドそれぞれにエッジ画素が存在しているときはそれらのエッジ画素の画素値により、存在していないときは上下の画素の画素値によりプログレッシブ映像信号を補間する。補間にエッジ画素を優先して使用することで、より滑らかな映像が得られる。
【００１３】
遅延手段７は、フレームメモリ１から出力されるプログレッシブ映像信号に対し、補間手段６の処理で発生する遅延と等価な遅延を加えて出力する。ライン制御手段９は、入力される水平同期信号から偶数ラインを示す制御信号を生成する。選択手段８は、差分判定手段３から与えられる差分判定結果と、歪判定手段４から与えられる歪判定結果と、ライン制御手段９から与えられる偶数ラインを示す制御信号により、補間手段６の出力と遅延手段７の出力を切り替える。選択手段８は、ライン制御手段９から与えられる制御信号が、偶数ラインでないことを示している場合は、遅延手段７から与えられたプログレッシブ映像信号を選択して出力する。
【００１４】
以下、詳細に説明する。ＮＴＳＣなどのインターレース映像信号は、奇数フィールドの全てのデータが入力された後に偶数フィールドのデータが入力される。即ち、奇数フィールドと偶数フィールドの映像信号がフィールド時間毎に切り替えられて入力される。フレームメモリ１は、入力される、奇数フィールドと偶数フィールドから成るインターレース映像信号を一旦蓄える。
【００１５】
図２は有効領域４８０ラインのＮＴＳＣ映像信号をフレームメモリ１に蓄える方法の一例を示す。入力された奇数ラインの映像信号は奇数ライン領域に蓄え、偶数ラインの映像信号は偶数ライン領域に蓄える。そして、フレームメモリ１に蓄えた映像信号を読み出す時には、最上位の奇数ライン１、そして偶数ライン２４１、続いて奇数ライン２、偶数ライン２４２の順に読み出す。このような操作により、インターレース映像信号をプログレッシブ映像信号に変換する。
【００１６】
図１において、フレームメモリ１の出力は、フレームメモリ２，差分演算手段３，歪判定手段４，エッジ判定手段５，補間手段６および遅延手段７に与えられえる。フレームメモリ２は、フレームメモリ１から読み出されるプログレッシブ映像信号を蓄え、１フレーム時間だけ遅延して差分判定手段３に送る。微視的には、フレームメモリ１，２からの出力は画素毎に行なわれ、以下の処理も画素毎に行われる。差分判定手段３は、フレームメモリ１の出力とフレームメモリ２の出力の差分演算を行い、求めた差分値が予め定めたフレーム差分閾値(th1)よりも大きい場合、その画素はフレーム差分大と判定する。差分判定手段３の出力は選択手段８に与られる。ここに、フレームメモリの出力とは画素値をいう。
【００１７】
歪判定手段４は、偶数フィールドの画素に歪があるか否かの判定を行う。図３および図４を参照して歪判定について説明する。図３において、歪判定の対象となる画素をxで示す。歪判定は、偶数フィールドの画素xの値と、その偶数フィールドの直上の奇数フィールドにおける画素xの直上の画素aの値の差、および、偶数フィールドの画素xの値と、その偶数フィールドの直下の奇数フィールドにおける画素xの直下の画素bの値の差によって判定する。画素aと画素xの差の絶対値が閾値(th2)以上、かつ画素bと画素xの差の絶対値が閾値(th2)以上の場合、画素xに歪があると判定する。歪判定の計算式を式１に示す。
【００１８】
歪 = (| a−x |≧th2 ) & (| b−x |≧th2)        式１
図４に歪判定手段４の構成を示す。歪判定手段４は、ラインメモリ４１，ラインメモリ４２，閾値判定器４３，閾値判定器４４およびアンド回路４５により構成されている。フレームメモリ１からのプログレッシブ映像信号は、ラインメモリ４１と閾値判定器４３に与えられる。そして、ラインメモリ４１では入力映像信号を１ライン時間だけ遅延してラインメモリ４２および閾値判定器４３と閾値判定器４４に与える。ラインメモリ４２は、ラインメモリ４１と同様に、ラインメモリ４１から与えられた映像信号を１ライン時間だけ遅延して閾値判定器４４に与える。
【００１９】
ラインメモリ４２の出力が歪判定に用いる画素aであり、ラインメモリ４１の出力が歪判定に用いる画素xで、ラインメモリ４１の入力、即ち歪判定手段４の入力が歪判定に用いる画素bである。閾値判定器４３および４４は、それぞれ入力される画素a, x, bの閾値判定を前記式１により行う。そして、閾値判定器４３および４４の出力の歪判定結果はアンド回路４５で論理和が取られて歪判定手段４の出力となり選択手段８へ供給される。
【００２０】
次に、図５を参照して、エッジ判定手段５におけるエッジ判定の演算について説明する。エッジ判定の対象となる画素をzとする。エッジ判定手段５は、エッジ判定の対象となる画素zの画素値と、画素zの１つ前の画素（z-1）の画素値との差が大きく、閾値(th3)を超える場合に、エッジを持つ画素と判定する。エッジ判定の計算式を式２に示す。
【００２１】
エッジ = (| (z-1)−z |) > th3      式２
図６にエッジ判定手段５の構成を示す。エッジ判定手段５は、遅延回路５１，絶対値差分演算器５２および閾値判定器５３によって構成される。フレームメモリ１からエッジ判定手段５に入力されたプログレッシブ映像信号は、遅延回路５１と絶対値差分演算器５２に与えられる。遅延回路５１では、プログレッシブ映像信号を１サンプル遅延時間だけ遅延して絶対値差分演算器５２に与える。絶対値差分演算器５２は、エッジ判定手段５へ入力したプログレッシブ映像信号と、遅延回路５１で遅延された映像信号の絶対値差分演算を行い、その結果を閾値判定器５３に与える。閾値判定器５３は、式２によって閾値判定を行い、エッジ判定結果を補間手段６へ出力する。
【００２２】
図７と図８を用いて、ある映像シーンにおける映像のエッジ画素と歪画素の状況を具体的に説明する。なお、図７〜図９では、説明を単純化するために少数の画素しか示していない。
【００２３】
映像が静止しているフレームにおける映像信号の画素値を図７に示す。a1〜a8，c1〜c8，e1〜e8は奇数フィールドの画素、b1〜b8，d1〜d8は偶数フィールドの画素を表している。このように、奇数フィールドの画素と偶数フィールドの画素がライン毎に交互に配置されているものとする。図７の○の中に示される数字がその画素値である。
【００２４】
エッジ判定閾値th3を例えば10とした場合、a4,b5,c6,d7,e8の網点の○で示される画素は、式２によってエッジと判定される。式１による歪判定では、閾値th2 を例えば10とした場合、この静止映像では、奇数フィールドの画素と偶数フィールドの画素が滑らかに繋がっているため、歪判定方法において歪と判定される画素は無い。
【００２５】
続いて、図７の静止映像に水平方向の動きが発生し、偶数フィールドの映像信号が左方向に動いた場合について、図８を参照し説明する。図８の偶数フィールドの映像信号は、図７の偶数フィールドの映像信号が、映像の動きに伴い左方向に２画素だけ移動している。この状態で式１により歪判定を行うと、斜線の○で示される画素b2,b3,b4,b5,d3,d4,d5が歪画素と判定される。このようなメカニズムにより歪画素の発生と歪判定が行われる。
【００２６】
本発明は、インターレース歪がある画素、即ち歪判定で歪画素と判定された画素を、上下フィールドのエッジ情報を利用して補間する。したがって、図７の状態では、歪画素が無いので、奇数フィールドの画素による偶数フィールド画素の補間は行わず、偶数フィールドの画素は、その画素の値をそのまま使う。一方、図８においては、映像の動きに伴って、歪画素と判定された画素が有り、画素b5はエッジ画素a4とc6に挟まれているので、補間手段６においてa4とc6の平均値によって補間する。しかし、歪画素b2,b3,b4,d3,d4,d5は、奇数フィールドのエッジ画素に挟まれていないので、補間手段６においてエッジ画素による補間は行わず、上下の画素の平均値で補間する。
【００２７】
補間手段６におけるエッジ画素近傍の歪画素の補間について、図９および図１０を参照し更に詳しく説明する。図９および図１０におけるa1〜a9およびc1〜c9は奇数ラインの画素、奇数ラインの画素に挟まれているxは歪のある偶数ラインの画素を表す。図９[Ａ]は、画素a4と画素c6または画素c7のいずれかがエッジ画素の場合を示す。画素a4と画素c6がエッジ画素の場合は画素a4および画素c6の平均値により歪画素xの補間を行う。また、画素c6がエッジ画素でなく画素a4と画素c7がエッジ画素の場合は、画素a4と画素c7の平均値により歪画素xの補間を行う。
【００２８】
図９[Ｂ]は、エッジ画素a3と画素c6、画素c7または画素c8のいずれかがエッジ画素の場合を示す。画素a3と画素c6がエッジ画素の場合は画素a3および画素c6の平均値により、歪画素xの補間を行う。また、画素c6がエッジ画素でなく画素a3と画素c7がエッジ画素の場合は、画素a3と画素c7の平均値により歪画素xの補間を行う。更に、画素c6と画素c7がエッジ画素でなく画素a3と画素c8がエッジ画素の場合は、画素a3と画素c8の平均値により歪画素xの補間を行う。
【００２９】
図９[Ｃ]〜図１０[Ｉ]に他のパターンを示すが、図９[Ａ]および図９[Ｂ]に対する上記の説明と同様に解されたい。なお、歪画素の近傍にエッジ画素が存在しない場合は、図１０[Ｉ]と同様に、歪画素の上下に位置する画素の平均値で歪画素xの補間を行う。
【００３０】
図１１は補間手段６の詳細を示す。補間手段６は、上段に示す選択信号生成部と、下段に示す演算部とから成る。選択信号生成部は、エッジ判定手段５から与えられたエッジ判定結果を入力し、補間のために使用する画素を選択するための選択信号a,cを演算部へ出力する。この選択信号a,cは、図９[Ａ]に即していえば、画素a4と画素c6を選択するための信号である。演算部は、フレームメモリ１からのプログレッシブ映像信号の内の画素a4と画素c6を選択信号a,cにより選択して、画素a4と画素c6の各画素値の平均値を画素xの画素値とする補間を行なう。
【００３１】
選択信号生成部は、２つのラインメモリ６１，６２と、２つの遅延回路６３，６４と、補間関数テーブル６５により構成されている。エッジ判定手段５から与えられたエッジ判定結果は、ラインメモリ６１および遅延回路６３、更に補間関数テーブル６５に渡される。
【００３２】
ラインメモリ６１は、エッジ判定結果を１ライン時間だけ遅延してラインメモリ６２に与える。遅延回路６３は、８個のシフトレジスタで構成され、入力のエッジ判定結果ec1をec1→ec2→ec3→ec4→ec5→ec6→ec7→ec8→ec9の順に、１ラインの画素対応に１サンプル時間ずつ遅延する。エッジ判定結果ec1〜ec9は補間関数テーブル６５に与えられる。
【００３３】
ラインメモリ６２は、ラインメモリ６１で１ライン時間だけ遅延されたエッジ判定結果を更に１ライン時間だけ遅延し、遅延回路６４と補間関数テーブル６５に与える。遅延回路６４は、遅延回路６３と同様の動作により、ラインメモリ６２から与えられたエッジ判定結果ea1を１サンプル時間ずつ遅延する。エッジ判定結果ea1〜ea9は補間関数テーブル６５に与えられる。
【００３４】
補間関数テーブル６５には上記選択信号を生成するための数値が予め保存されている。この値は、図９および図１０における画素a1〜a9と画素c1〜c9がエッジ画素である（“１”）か否（“０”）かを２値化し、その値と注目画素xの位置を示す値とを関数として、選択信号a,cの値として１〜９を出力するというものである。
【００３５】
補間関数テーブル６５は、エッジ判定結果ea1〜ea9，ec1〜ec9と、注目画素xの位置によって、補間に用いる画素を決定する。例えば、図９[Ａ]に即していえば、ea1〜ea9が000100000であるから選択器６Ａへの選択信号aは４、またec1〜ec9が000001000であるから選択器６Ｃへの選択信号cは６である。
【００３６】
演算部は、２つのラインメモリ６６，６７と、２つの遅延回路６８，６９と、２つの選択器６Ａ，６Ｃと、平均値演算器６Ｂにより構成されている。フレームメモリ１からのプログレッシブ映像信号は、ラインメモリ６６および遅延回路６８、更に選択器６Ｃに渡される。
【００３７】
ラインメモリ６６は、プログレッシブ映像信号を１ライン時間だけ遅延してラインメモリ６７に与える。遅延回路６８は、８個のシフトレジスタで構成され、フレームメモリ１から与えられた映像信号c1をc1→c2→c3→c4→c5→c6→c7→c8→c9の順に、１ラインの画素対応に１サンプルずつ遅延し、映像信号c1〜c9を選択器６Ｃに渡す。選択器６Ｃは、選択信号cにより映像信号c1〜c9の内のいずれか１つを選択し、平均値演算器６Ｂに渡す。
【００３８】
ラインメモリ６７は、ラインメモリ６６から与えられたプログレッシブ映像信号を１ライン時間だけ遅延し、遅延回路６９と選択器６Ａに渡す。遅延回路６９は、遅延回路６８と同様の動作により、プログレッシブ映像信号を１サンプル時間ずつ遅延して、映像信号a1〜a9を選択器６Ａに渡す。選択器６Ａは、選択信号aにより映像信号a1〜a9の内のいずれか１つを選択し、平均値演算器６Ｂに渡す。平均値演算器６Ｂは、選択器６Ａおよび選択器６Ｃから与えられた映像信号の平均値を計算し、補間手段６の出力として選択手段８（図１）に渡す。
【００３９】
図１２は、選択手段８の動作を示すフローチャートである。先ず、ライン制御手段９から与えられる制御信号が偶数ラインを示していない場合（図１１のステップＳ１）は、遅延手段７から与えられるプログレッシブ映像信号を選択する（ステップＳ２）。この例では、偶数ラインの画素についてのみ補間を行うこととしているからである。
【００４０】
次に、ライン制御手段９から与えられる制御信号が偶数ラインを示している場合（ステップＳ１）は、歪判定手段４から与えられる歪判定結果を参照する（ステップＳ３）。歪判定結果が歪画素でないことを示している場合は、遅延手段７から与えられるプログレッシブ映像信号を選択する（ステップＳ２）が、歪判定結果が歪画素であることを示している場合は、差分判定手段３から与えられる差分判定結果を参照する（ステップＳ４）。
【００４１】
差分判定結果が差分大でない場合は、遅延手段７から与えられるプログレッシブ映像信号を選択し（ステップＳ２）、差分判定結果が差分大の場合は、補間手段６の出力を選択する（ステップＳ５）。歪ありと判定されても、フレーム間の差分が大で無ければ動きが少ないため補間しない趣旨である。補間手段６では、エッジ判定結果によってエッジ画素による補間、または上下の画素による補間の切り替えが行われる。このようにして、インターレース歪がある画素のみを補間することにより、２次的な歪が除去されたプログレッシブ映像信号が本映像変換装置から出力されていく。
【実施例２】
【００４２】
以上に説明した例は、図１における各手段３〜９をハードウェア回路で実現した場合であるが、プロセッサにより実現することもできる。その場合は、図１３に示すように、ライン制御手段９からの制御信号は、選択手段８の他に、歪判定手段４，エッジ判定手段５および補間手段６に対しても供給される。歪判定手段４と補間手段６は、制御信号が偶数ラインを示している場合に機能し、エッジ判定手段５は制御信号が偶数ラインを示していない場合に機能する。このことによってプロセッサの負荷を軽減する。
【実施例３】
【００４３】
以上に説明した例は、偶数ラインの画素のみを補間するというものであるが、奇数ラインの画素のみを補間するようにしてもよいし、偶数ラインの画素および奇数ラインの画素、即ち全ラインの画素を補間の対象にしてもよい。偶数、または奇数、または偶数および奇数の意は、偶（奇）数と簡潔に表現することができる。
【符号の説明】
【００４４】
１，２      フレームメモリ
３          差分判定手段
４          歪判定手段
５          エッジ判定手段
６          補間手段
７          遅延手段
８          選択手段
９          ライン制御手段
４１，４２  ラインメモリ
４３，４４  閾値判定器
４５        アンド回路
５１        遅延回路
５２        絶対値差分演算器
５３        閾値判定器
６１，６２  ラインメモリ
６３，６４  遅延回路
６５        補間関数テーブル
６６，６７  ラインメモリ
６８，６９  遅延回路
６Ａ  ６Ｃ  選択器
６Ｂ        平均値演算器
【図１】
2010212891.tif 000003
【図２】
2010212891.tif 000004
【図３】
2010212891.tif 000005
【図４】
2010212891.tif 000006
【図５】
2010212891.tif 000007
【図６】
2010212891.tif 000008
【図７】
2010212891.tif 000009
【図８】
2010212891.tif 000010
【図９】
2010212891.tif 000011
【図１０】
2010212891.tif 000012
【図１１】
2010212891.tif 000013
【図１２】
2010212891.tif 000014
【図１３】
2010212891.tif 000015