(57)【要約】【課題】発光デューティの低下を抑制しつつ、発光素子の発光制御に用いられる信号バスラインの引き回しの複雑性を減らした発光素子ヘッドおよび画像形成装置を提供する。【解決手段】発光素子ヘッド９０の信号発生回路１１０は、それぞれが複数の発光素子を有する複数の発光素子チップ５１を組（Ａ、Ｂ、Ｃ、Ｄ）として、同じ組の発光素子チップ５１には同一の第２クロック信号φ２を供給する。一方、同じ組の発光素子チップ５１であっても互いに異なる発光許可信号Ｅｎを供給する。しかし、異なる組の発光素子チップ５１には同じ発光許可信号Ｅｎを供給する。信号発生回路１１０によって第２クロック信号φ２に時系列的に設定された発光素子の点灯／非点灯を指示するデータを、発光素子チップ５１が、発光許可信号Ｅｎに同期して取り込むことで、発光素子の発光が制御される。【選択図】図３
2010115785.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが複数の発光素子を有する一群の発光素子チップと、
前記一群の前記発光素子チップに対し、各々の当該発光素子チップを構成する複数の前記発光素子を点灯させるための点灯信号を供給する点灯信号供給手段と、
各々の前記発光素子チップを構成する複数の前記発光素子を１つずつ点灯／非点灯の制御対象として順番に指定する第１制御信号を、当該発光素子チップに対して共通に供給する第１制御信号供給手段と、
各々の前記発光素子チップにおいて、前記第１制御信号により前記制御対象に指定された発光素子の点灯／非点灯を指示する第２制御信号を、前記一群の発光素子チップをＮ組（Ｎは２以上の整数）に分けてなる組を単位とし、同一の組を構成する複数の発光素子チップに対して共通に供給する第２制御信号供給手段と、
前記一群の発光素子チップの中の各々の発光素子チップが前記第２制御信号を取り込むための発光許可信号について、前記Ｎ組の同一の組を構成する複数の発光素子チップのそれぞれに対しては互いに異なる複数の発光許可信号を供給する発光許可信号供給手段と 
を備えることを特徴とする発光素子ヘッド。
【請求項２】
前記発光許可信号供給手段は、
前記Ｎ組の異なる組を構成する発光素子チップに対しては、組を単位として前記互いに異なる複数の発光許可信号を共通に供給する
ことを特徴とする請求項１記載の発光素子ヘッド。
【請求項３】
それぞれが複数の発光素子を有する一群の発光素子チップと、
前記一群の前記発光素子チップに対し、各々の当該発光素子チップを構成する複数の前記発光素子を点灯させるための点灯信号を供給する点灯信号供給手段と、
各々の前記発光素子チップを構成する複数の前記発光素子を１つずつ点灯／非点灯の制御対象として順番に指定する第１制御信号を、当該発光素子チップに対して共通に供給する第１制御信号供給手段と、
各々の前記発光素子チップにおいて、前記第１制御信号により前記制御対象に指定された発光素子の点灯／非点灯を指示する第２制御信号を、前記一群の発光素子チップをＮ組（Ｎは２以上の整数）に分けてなる組を単位とし、同一の組を構成する複数の発光素子チップに対して共通に供給する第２制御信号供給手段と、
前記一群の発光素子チップの中の各々の発光素子チップが前記第２制御信号を取り込むための発光許可信号について、前記Ｎ組の異なる組を構成する発光素子チップに対しては、組を単位として複数の発光許可信号を共通に供給する発光許可信号供給手段と 
を備えることを特徴とする発光素子ヘッド。
【請求項４】
前記発光許可信号供給手段は、
前記Ｎ組の同一の組を構成する複数の発光素子チップのそれぞれに対しては互いに異なる複数の発光許可信号を供給する
ことを特徴とする請求項３記載の発光素子ヘッド。
【請求項５】
前記点灯信号供給手段は、
前記Ｎ組の同一の組を構成する複数の前記発光素子チップのそれぞれに対して、互いに異なる複数の点灯信号をそれぞれ供給するが、異なる組を構成する発光素子チップに対しては、組を単位として前記互いに異なる複数の点灯信号を共通に供給する
ことを特徴とする請求項１または３記載の発光素子ヘッド。
【請求項６】
前記点灯信号供給手段は、
前記点灯信号を、前記発光素子チップに対して共通に供給する
ことを特徴とする請求項１または３記載の発光素子ヘッド。
【請求項７】
前記点灯信号供給手段は、
複数の前記発光素子に第１の電位差と当該第１の電位差よりも絶対値が大きい第２の電位差とに交互に移行する点灯信号を供給し、
前記第２制御信号供給手段は、
前記第１制御信号によって制御対象となる発光素子が指定されている期間内であって、
前記点灯信号が前記第２の電位差に設定されている期間に、
前記Ｎ組の同一の組を構成する複数の前記発光素子チップの数に対応して、前記第１制御信号によって指定された前記発光素子の点灯／非点灯を指示するタイミングを、時系列的に前記第２制御信号に設けた
ことを特徴とする請求項１乃至６のいずれか１項記載の発光素子ヘッド。
【請求項８】
前記発光許可信号供給手段は、
前記第２制御信号に設けられた前記発光素子の点灯／非点灯を指示するタイミングに対応して、前記発光許可信号の供給タイミングを前記同一の組を構成する複数の発光素子チップのそれぞれに対して異ならせた
ことを特徴とする請求項７記載の発光素子ヘッド。
【請求項９】
前記発光素子が、ｐｎｐｎ構造またはｎｐｎｐ構造を有するサイリスタである
ことを特徴とする請求項１乃至８のいずれか１項記載の発光素子ヘッド。
【請求項１０】
像保持体を帯電する帯電手段と、
それぞれが複数の発光素子を有する一群の発光素子チップと、当該一群の当該発光素子チップに対し、各々の当該発光素子チップを構成する複数の当該発光素子を点灯させるための点灯信号を供給する点灯信号供給手段と、各々の当該発光素子チップを構成する複数の当該発光素子を１つずつ点灯／非点灯の制御対象として順番に指定する第１制御信号を、当該発光素子チップに対して共通に供給する第１制御信号供給手段と、各々の当該発光素子チップにおいて、当該第１制御信号により当該制御対象に指定された発光素子の点灯／非点灯を指示する第２制御信号を、当該一群の発光素子チップをＮ組（Ｎは２以上の整数）に分けてなる組を単位とし、同一の組を構成する複数の発光素子チップに対して共通に供給する第２制御信号供給手段と、当該一群の発光素子チップの中の各々の発光素子チップが当該第２制御信号を取り込むための発光許可信号について、当該Ｎ組の同一の組を構成する複数の発光素子チップのそれぞれに対しては互いに異なる複数の発光許可信号を供給する発光許可信号供給手段とを備える発光素子ヘッドにより、帯電された前記像保持体を露光して静電潜像を形成する露光手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備えることを特徴とする画像形成装置。
【請求項１１】
像保持体を帯電する帯電手段と、
それぞれが複数の発光素子を有する一群の発光素子チップと、当該一群の当該発光素子チップに対し、各々の当該発光素子チップを構成する複数の当該発光素子を点灯させるための点灯信号を供給する点灯信号供給手段と、各々の当該発光素子チップを構成する複数の当該発光素子を１つずつ点灯／非点灯の制御対象として順番に指定する第１制御信号を、当該発光素子チップに対して共通に供給する第１制御信号供給手段と、各々の当該発光素子チップにおいて、当該第１制御信号により当該制御対象に指定された発光素子の点灯／非点灯を指示する第２制御信号を、当該一群の発光素子チップをＮ組（Ｎは２以上の整数）に分けてなる組を単位とし、同一の組を構成する複数の発光素子チップに対して共通に供給する第２制御信号供給手段と、当該一群の発光素子チップの中の各々の発光素子チップが当該第２制御信号を取り込むための発光許可信号について、当該Ｎ組の異なる組を構成する発光素子チップに対しては、組を単位として複数の発光許可信号を共通に供給する発光許可信号供給手段とを備える発光素子ヘッドにより、帯電された前記像保持体を露光して静電潜像を形成する露光手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の発光素子チップを配列した発光素子ヘッドおよび複数の発光素子チップを配列した発光素子ヘッドを備えた画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、帯電された感光体上に、画像情報を光記録手段によって照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行なわれる。かかる光記録手段として、レーザを用いて主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、ＬＥＤ(Light Emitting Diode：発光ダイオード)等の発光素子を一列に配列する発光素子アレイが形成された発光素子チップを、主走査方向に多数、配列してなる発光素子ヘッドを用いた光記録手段が採用されている。
【０００３】
ところで、発光素子チップを多数、配列してなる発光素子ヘッドでは、配列した発光素子チップの数に応じて点灯信号が必要になる。このため、発光素子チップの数の増加とともに発光素子ヘッドの点灯信号バスラインの本数が増加する。また、点灯信号は発光素子に電流を供給するため、発光素子チップの数の増加とともに電流駆動能力の大きな電流バッファ回路を多数必要とする。
これにより、発光素子チップの数が多くなると、発光素子ヘッドの駆動ＩＣの規模が大きなものになってしまう。さらに、低抵抗の点灯信号バスラインを多数通すため、発光素子ヘッドのプリント基板の幅が広くなってしまう。一方、プリント基板の幅を狭くしようとすると、多層のプリント基板を使用することになりコストアップとなってしまう。
【０００４】
特許文献１には、発光素子チップに点灯信号が入ったときに発光するかしないかをコントロールする発光許可端子を設けるとともに、一本のデータ線に複数の発光素子チップの発光のためのデータを時系列的に並べて多重化する技術が提案されている。ここでは、発光素子チップの発光許可端子と汎用のシフトレジスタＩＣの出力とをそれぞれ接続し、シフトレジスタのシフト動作と同期して、時系列的に多重化された発光のためのデータから、その発光素子チップのためのデータを読み込む。このため、新たに、各々の発光素子チップの発光許可端子とシフトレジスタとを接続する配線を必要とする。しかし、従来、各々の発光素子チップに必要であった点灯信号を供給する信号バスラインと、点灯信号を供給するための電流駆動能力の大きな電流バッファ回路とをそれぞれ１つで済ましている。
【０００５】
【特許文献１】特開２００１−２１９５９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、複数の発光素子チップの点灯信号を時系列的に並べて駆動する方法においては、発光素子ヘッド上の発光素子チップの発光素子が順に発光制御されることになる。すなわち、ある時点においては、発光素子ヘッド上の１つの発光素子チップの１つの発光素子についてのみ、点灯／非点灯の制御がされているにすぎない。このため、この方法では、各々の発光素子チップを並行して駆動する方法に比べて、時間当たりの発光量である発光デューティが下がってしまう。
【０００７】
本発明の目的は、発光デューティの低下を抑制しつつ、発光素子の発光制御に用いられる信号バスラインの引き回しの複雑性を減らした発光素子ヘッドおよび画像形成装置を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１記載の発明は、それぞれが複数の発光素子を有する一群の発光素子チップと、  前記一群の前記発光素子チップに対し、各々の当該発光素子チップを構成する複数の前記発光素子を点灯させるための点灯信号を供給する点灯信号供給手段と、各々の前記発光素子チップを構成する複数の前記発光素子を１つずつ点灯／非点灯の制御対象として順番に指定する第１制御信号を、当該発光素子チップに対して共通に供給する第１制御信号供給手段と、各々の前記発光素子チップにおいて、前記第１制御信号により前記制御対象に指定された発光素子の点灯／非点灯を指示する第２制御信号を、前記一群の発光素子チップをＮ組（Ｎは２以上の整数）に分けてなる組を単位とし、同一の組を構成する複数の発光素子チップに対して共通に供給する第２制御信号供給手段と、前記一群の発光素子チップの中の各々の発光素子チップが前記第２制御信号を取り込むための発光許可信号について、前記Ｎ組の同一の組を構成する複数の発光素子チップのそれぞれに対しては互いに異なる複数の発光許可信号を供給する発光許可信号供給手段とを備えることを特徴とする発光素子ヘッドである。
請求項２記載の発明は、前記発光許可信号供給手段は、前記Ｎ組の異なる組を構成する発光素子チップに対しては、組を単位として前記互いに異なる複数の発光許可信号を共通に供給することを特徴とする請求項１記載の発光素子ヘッドである。
【０００９】
請求項３記載の発明は、それぞれが複数の発光素子を有する一群の発光素子チップと、前記一群の前記発光素子チップに対し、各々の当該発光素子チップを構成する複数の前記発光素子を点灯させるための点灯信号を供給する点灯信号供給手段と、各々の前記発光素子チップを構成する複数の前記発光素子を１つずつ点灯／非点灯の制御対象として順番に指定する第１制御信号を、当該発光素子チップに対して共通に供給する第１制御信号供給手段と、各々の前記発光素子チップにおいて、前記第１制御信号により前記制御対象に指定された発光素子の点灯／非点灯を指示する第２制御信号を、前記一群の発光素子チップをＮ組（Ｎは２以上の整数）に分けてなる組を単位とし、同一の組を構成する複数の発光素子チップに対して共通に供給する第２制御信号供給手段と、前記一群の発光素子チップの中の各々の発光素子チップが前記第２制御信号を取り込むための発光許可信号について、前記Ｎ組の異なる組を構成する発光素子チップに対しては、組を単位として複数の発光許可信号を共通に供給する発光許可信号供給手段とを備えることを特徴とする発光素子ヘッドである。
請求項４記載の発明は、前記発光許可信号供給手段は、前記Ｎ組の同一の組を構成する複数の発光素子チップのそれぞれに対しては互いに異なる複数の発光許可信号を供給する  ことを特徴とする請求項３記載の発光素子ヘッドである。
【００１０】
請求項５記載の発明は、前記点灯信号供給手段は、前記Ｎ組の同一の組を構成する複数の前記発光素子チップのそれぞれに対して、互いに異なる複数の点灯信号をそれぞれ供給するが、異なる組を構成する発光素子チップに対しては、組を単位として前記互いに異なる複数の点灯信号を共通に供給することを特徴とする請求項１または３記載の発光素子ヘッドである。
請求項６記載の発明は、前記点灯信号供給手段は、前記点灯信号を、前記発光素子チップに対して共通に供給することを特徴とする請求項１または３記載の発光素子ヘッドである。
【００１１】
請求項７記載の発明は、前記点灯信号供給手段は、複数の前記発光素子に第１の電位差と当該第１の電位差よりも絶対値が大きい第２の電位差とに交互に移行する点灯信号を供給し、前記第２制御信号供給手段は、前記第１制御信号によって制御対象となる発光素子が指定されている期間内であって、前記点灯信号が前記第２の電位差に設定されている期間に、前記Ｎ組の同一の組を構成する複数の前記発光素子チップの数に対応して、前記第１制御信号によって指定された前記発光素子の点灯／非点灯を指示するタイミングを、時系列的に前記第２制御信号に設けたことを特徴とする請求項１乃至６のいずれか１項記載の発光素子ヘッド。
請求項８記載の発明は、前記発光許可信号供給手段は、前記第２制御信号に設けられた前記発光素子の点灯／非点灯を指示するタイミングに対応して、前記発光許可信号の供給タイミングを前記同一の組を構成する複数の発光素子チップのそれぞれに対して異ならせたことを特徴とする請求項７記載の発光素子ヘッドである。
請求項９記載の発明は、前記発光素子が、ｐｎｐｎ構造またはｎｐｎｐ構造を有するサイリスタであることを特徴とする請求項１乃至８のいずれか１項記載の発光素子ヘッドである。
【００１２】
請求項１０記載の発明は、像保持体を帯電する帯電手段と、それぞれが複数の発光素子を有する一群の発光素子チップと、当該一群の当該発光素子チップに対し、各々の当該発光素子チップを構成する複数の当該発光素子を点灯させるための点灯信号を供給する点灯信号供給手段と、各々の当該発光素子チップを構成する複数の当該発光素子を１つずつ点灯／非点灯の制御対象として順番に指定する第１制御信号を、当該発光素子チップに対して共通に供給する第１制御信号供給手段と、各々の当該発光素子チップにおいて、当該第１制御信号により当該制御対象に指定された発光素子の点灯／非点灯を指示する第２制御信号を、当該一群の発光素子チップをＮ組（Ｎは２以上の整数）に分けてなる組を単位とし、同一の組を構成する複数の発光素子チップに対して共通に供給する第２制御信号供給手段と、当該一群の発光素子チップの中の各々の発光素子チップが当該第２制御信号を取り込むための発光許可信号について、当該Ｎ組の同一の組を構成する複数の発光素子チップのそれぞれに対しては互いに異なる複数の発光許可信号を供給する発光許可信号供給手段とを備える発光素子ヘッドにより、帯電された前記像保持体を露光して静電潜像を形成する露光手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置である。
【００１３】
請求項１１記載の発明は、像保持体を帯電する帯電手段と、それぞれが複数の発光素子を有する一群の発光素子チップと、当該一群の当該発光素子チップに対し、各々の当該発光素子チップを構成する複数の当該発光素子を点灯させるための点灯信号を供給する点灯信号供給手段と、各々の当該発光素子チップを構成する複数の当該発光素子を１つずつ点灯／非点灯の制御対象として順番に指定する第１制御信号を、当該発光素子チップに対して共通に供給する第１制御信号供給手段と、各々の当該発光素子チップにおいて、当該第１制御信号により当該制御対象に指定された発光素子の点灯／非点灯を指示する第２制御信号を、当該一群の発光素子チップをＮ組（Ｎは２以上の整数）に分けてなる組を単位とし、同一の組を構成する複数の発光素子チップに対して共通に供給する第２制御信号供給手段と、当該一群の発光素子チップの中の各々の発光素子チップが当該第２制御信号を取り込むための発光許可信号について、当該Ｎ組の異なる組を構成する発光素子チップに対しては、組を単位として複数の発光許可信号を共通に供給する発光許可信号供給手段とを備える発光素子ヘッドにより、帯電された前記像保持体を露光して静電潜像を形成する露光手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置である。
【発明の効果】
【００１４】
請求項１の発明によれば、本構成を採用しない場合に比べて、発光デューティの低下を抑制しつつ、信号バスラインの引き回しの複雑性を減らした発光素子ヘッドを提供できる。
請求項２の発明によれば、本構成を採用しない場合に比べて、信号バスラインの引き回しの複雑性をより減らした発光素子ヘッドを提供できる。
請求項３の発明によれば、本構成を採用しない場合に比べて、発光デューティの低下を抑制しつつ、信号バスラインの引き回しの複雑性を減らした発光素子ヘッドを提供できる。
請求項４の発明によれば、本構成を採用しない場合に比べて、信号バスラインの引き回しの複雑性をより減らした発光素子ヘッドを提供できる。
請求項５の発明によれば、本構成を採用しない場合に比べて、発光素子の点灯期間を等しく設定することができる。
請求項６の発明によれば、本構成を採用しない場合に比べて、信号バスラインの数をより減らすことができる。
請求項７の発明によれば、本構成を採用しない場合に比べて、発光素子ヘッドの駆動信号をより容易に設定することができる。
請求項８の発明によれば、本構成を採用しない場合に比べて、発光素子ヘッドの駆動信号をより容易に設定することができる。
請求項９の発明によれば、本構成を採用しない場合に比べて、発光素子ヘッドに用いる、発光許可信号端子を設けた発光素子チップをより簡易な手順で形成することができる。
請求項１０の発明によれば、本構成を採用しない場合に比べて、より小型でより低コストの画像形成装置が提供できる。
請求項１１の発明によれば、本構成を採用しない場合に比べて、より小型でより低コストの画像形成装置が提供できる。
【発明を実施するための最良の形態】
【００１５】
（第１の実施の形態）
図１は本実施の形態が適用される画像形成装置の全体構成を示した図である。
図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の階調データに対応して画像形成を行う画像プロセス系１０と、画像プロセス系１０を制御する画像出力制御部３０と、例えばパーソナルコンピュータ(ＰＣ)２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０とを備えている。
【００１６】
画像プロセス系１０は、水平方向に定められた間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備えている。この画像形成ユニット１１は、イエロー(Ｙ)、マゼンタ(Ｍ)、シアン(Ｃ)、黒(Ｋ)の４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を形成させる像保持体の一例としての感光体ドラム１２と、感光体ドラム１２の表面を一様に帯電する帯電手段の一例としての帯電器１３と、帯電器１３によって帯電された感光体ドラム１２を露光する露光手段の一例としての露光装置１４と、露光装置１４によって得られた潜像を現像する現像手段の一例としての現像器１５とを備えている。また、画像プロセス系１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて画像形成された各色のトナー像（画像）を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３と、記録用紙にトナー像を定着させる定着器２４とを備えている。
【００１７】
図２は、本実施の形態が適用される露光装置１４の構成を示した図である。露光装置１４は、多数の発光素子が一列に配列された発光素子チップ５１と、発光素子チップ５１を支持すると共に発光素子チップ５１の駆動を制御するための回路が搭載されたプリント基板５０と、各発光素子から出射された光出力を感光体ドラム１２上に結像させるロッドレンズアレイ５３とを備えている。プリント基板５０およびロッドレンズアレイ５３は、ハウジング５４に保持されている。プリント基板５０には、発光素子チップ５１上の発光素子が主走査方向に画素数分並ぶように複数の発光素子チップ５１が配列されている。ここでは、複数の発光素子チップ５１とプリント基板５０とを、まとめて発光素子ヘッド９０と呼ぶ。
【００１８】
図３（ａ）は、本実施の形態に適用される発光素子チップ５１の構成を説明した概略図である。発光素子チップ５１は、基板１０５と、発光素子の一例としての発光サイリスタＬ1、Ｌ2、Ｌ3、…で構成された発光サイリスタアレイ１０２と、各種端子１０１ａ〜１０１ｅとを備える。なお、発光サイリスタＬ1、Ｌ2、Ｌ3、…は、基板１０５の矩形の長辺に沿って一列に等間隔に配列されている。
各種端子の内、点灯信号端子１０１ａは、発光サイリスタＬ1、Ｌ2、Ｌ3、…を点灯させるための電圧を与える点灯信号φＩを供給する端子である。第１クロック信号端子１０１ｂは、発光サイリスタＬ1、Ｌ2、Ｌ3、…を点灯／非点灯の制御対象として順番に指定するための、第１制御信号の一例としての第１クロック信号φ１を供給する端子である。第２クロック信号端子１０１ｃは、発光サイリスタＬ1、Ｌ2、Ｌ3、…の内、第１クロック信号φ１で制御対象として指定された発光サイリスタの点灯／非点灯を指示するための、第２制御信号の一例としての第２クロック信号φ２を供給する端子である。電源端子１０１ｄは、電源電圧Ｖｇａを供給するための端子である。また、発光許可信号端子１０１ｅは、発光素子チップ５１が点灯／非点灯の指示を取り込むための発光許可信号Ｅｎを供給するための端子である。
【００１９】
図３（ｂ）は、第１の実施の形態における発光素子ヘッド９０の構成を説明した概略図である。発光素子ヘッド９０は、プリント基板５０と、プリント基板５０上の複数の発光素子チップ５１と、これらの複数の発光素子チップ５１の発光を制御する信号を供給する信号発生回路１１０とを備える。ここでは、一例として、発光素子ヘッド９０が８個の発光素子チップ５１（＃１〜＃８）を搭載する場合を示した。発光素子ヘッド９０において、８個の発光素子チップ５１は、発光サイリスタＬ1、Ｌ2、Ｌ3、…が主走査方向に一列に等間隔で配列するよう、向かい合わせに千鳥状に配列されている。
発光素子ヘッド９０は、感光体ドラム１２の主走査方向への一ライン分の書き込み（露光）を行うと、副走査方向に回転した感光体ドラム１２に次の一ライン分の書き込みを行う。このように、発光素子ヘッド９０は、この操作を繰り返すことにより、感光体ドラム１２上に画像を形成する。
【００２０】
本実施の形態においては、８個の発光素子チップ５１は、一例として２個を１組とする４組に分けられている。すなわち、発光素子チップ５１の＃１と＃３とからなるＡ組、＃２と＃４とからなるＢ組、＃５と＃７とからなるＣ組、＃６と＃８とからなるＤ組に分けられている。なお、各発光素子チップ５１の構成は同一である。
【００２１】
信号発生回路１１０は、画像形成装置１に設けられた画像処理部４０からの画像信号（図示せず）と、画像出力制御部３０から供給された同期信号等（図示せず）とから、発光素子チップ５１の発光を制御する信号を生成する。すなわち、第１制御信号供給手段の一例としての信号発生回路１１０は、発光サイリスタＬ1、Ｌ2、Ｌ3、…を点灯／非点灯の制御対象として順番に指定するための第１クロック信号φ１を生成する。また、第２制御信号供給手段の一例としての信号発生回路１１０は、発光サイリスタＬ1、Ｌ2、Ｌ3、…を発光可能な状態に設定するため、第２クロック信号φ２を生成する。さらに、点灯信号供給手段の一例としての信号発生回路１１０は、それぞれの発光サイリスタＬ1、Ｌ2、Ｌ3、…を点灯させるための電圧を与える点灯信号φＩを発生する。そして、発光許可信号供給手段の一例としての信号発生回路１１０は、発光素子チップ５１が点灯／非点灯の指示を取り込むための発光許可信号Ｅｎを生成する。
【００２２】
ここでは、第２クロック信号φ２として、それぞれ異なった４つの第２＿１クロック信号φ２＿１、第２＿２クロック信号φ２＿２、第２＿３クロック信号φ２＿３、第２＿４クロック信号φ２＿４を設けた。また、点灯信号φＩとして、２つの第１点灯信号φＩ１、第２点灯信号φＩ２を設けた。
【００２３】
図４は、図３（ｂ）に示した発光素子ヘッド９０の回路図である。図４では、図３（ｂ）に示した、８個の発光素子チップ５１（＃１〜＃８）と信号バスラインとの接続関係を、発光素子チップ５１をマトリクス状に配列して表示した。発光素子チップ５１と信号バスラインの接続関係は維持されている。
【００２４】
図３（ｂ）および図４に示したように、信号発生回路１１０は、第１クロック信号バスライン２０２を経由して、すべての発光素子チップ５１に第１クロック信号φ１を共通に供給する。
信号発生回路１１０は、第２＿１クロック信号バスライン２０３を経由して、Ａ組に属する発光素子チップ５１の＃１、＃３に第２＿１クロック信号φ２＿１を供給する。また、信号発生回路１１０は、第２＿２クロック信号バスライン２０４を経由して、Ｂ組に属する発光素子チップ５１の＃２、＃４に第２＿２クロック信号φ２＿２を供給する。さらに、信号発生回路１１０は、第２＿３クロック信号バスライン２０５を経由して、Ｃ組に属する発光素子チップ５１の＃５、＃７に第２＿３クロック信号φ２＿３を供給する。そして信号発生回路１１０は、第２＿４クロック信号バスライン２０６を経由して、Ｄ組に属する発光素子チップ５１の＃６、＃８に第２＿４クロック信号φ２＿４を供給する。
すなわち、信号発生回路１１０は、同じ組の発光素子チップ５１には同一の第２クロック信号φ２を共通に供給する。一方、信号発生回路１１０は、異なる組の発光素子チップ５１には異なる第２クロック信号φ２を供給する。
【００２５】
一方、信号発生回路１１０は、第１点灯信号バスライン２００を経由して、Ａ組の＃１、Ｂ組の＃２、Ｃ組の＃５およびＤ組の＃６の各発光素子チップ５１に第１点灯信号φＩ１を供給する。また、信号発生回路１１０は、第２点灯信号バスライン２０１を経由して、Ａ組の＃３、Ｂ組の＃４、Ｃ組の＃７およびＤ組の＃８の各発光素子チップ５１に第２点灯信号φＩ２を供給する。
すなわち、信号発生回路１１０は、同じ組の発光素子チップ５１であってもそれぞれ異なる点灯信号φＩを供給する。一方、信号発生回路１１０は、異なる組の発光素子チップ５１には同じ点灯信号φＩを共通に供給する。
【００２６】
さらに、信号発生回路１１０は、第１発光許可信号バスライン２０７を経由して、Ａ組の＃１、Ｂ組の＃２、Ｃ組の＃５およびＤ組の＃６の発光素子チップ５１に第１発光許可信号Ｅｎ１を供給する。また、信号発生回路１１０は、第２発光許可信号バスライン２０８を経由して、Ａ組の＃３、Ｂ組の＃４、Ｃ組の＃７およびＤ組の＃８の発光素子チップ５１に第２発光許可信号Ｅｎ２を供給する。
すなわち、信号発生回路１１０は、前述の点灯信号φＩと同様に、同じ組の発光素子チップ５１であってもそれぞれ異なる発光許可信号Ｅｎを供給する。一方、異なる組の発光素子チップ５１には同じ発光許可信号Ｅｎを共通に供給する。
【００２７】
さらに、信号発生回路１１０は、図３に示したように、電源バスライン２０９を経由して、電源電圧Ｖｇａをすべての発光素子チップ５１に供給し、基準電位バスライン２１０を経由して、基準電位Ｖｓｕｂをすべての発光素子チップ５１に供給する。なお、図４では、電源バスライン２０９と基準電位バスライン２１０を省略した。
【００２８】
なお、信号発生回路１１０は、例えばＡＳＩＣ（Application Specific Integrated Circuit）などのＬＳＩであってよい。
【００２９】
図５は、発光素子チップ５１の等価回路および平面レイアウトの概要を示した図である。
発光素子チップ５１は、基板１０５と、発光サイリスタＬ1、Ｌ2、Ｌ3、…が一列に配列された発光サイリスタアレイ１０２と、転送サイリスタＴ1、Ｔ2、Ｔ3、…が一列に配列された転送サイリスタアレイ１０３と、発光制御サイリスタＣ1、Ｃ2、Ｃ3、…が一列に配列された発光制御サイリスタアレイ１０４とを備える。また、発光素子チップ５１は、１個の発光許可サイリスタＴｄと、１個のスタートダイオードＤｓと、接続ダイオードＤｔ1、Ｄｔ2、Ｄｔ3、…と、接続ダイオードＤｃ1、Ｄｃ2、Ｄｃ3、…と、複数の負荷抵抗Ｒとをさらに備える。
ここで、転送サイリスタＴ1、Ｔ2、Ｔ3、…は順次オン状態になって、点灯／非点灯の制御対象となる発光サイリスタＬ1、Ｌ2、Ｌ3、…を指定する。また、発光制御サイリスタＣ1、Ｃ2、Ｃ3、…は、オン状態になることにより、同じ番号が付された発光サイリスタＬ1、Ｌ2、Ｌ3、…を点灯可能な状態にする。さらに、発光許可サイリスタＴｄは、発光サイリスタＬ1、Ｌ2、Ｌ3、…の点灯／非点灯の指示を取り込むか否かを制御する。
【００３０】
発光サイリスタＬ1、Ｌ2、Ｌ3、…、転送サイリスタＴ1、Ｔ2、Ｔ3、…および発光制御サイリスタＣ1、Ｃ2、Ｃ3、…、および発光許可サイリスタＴｄは、ＧａＡｓ系のｐｎｐｎ構造を有し、それぞれアノード電極、カソード電極およびゲート電極を備えた３端子のサイリスタである。
ここでは、図中左側（後述する各種端子１０１ａ〜１０１ｅ側）から、i番目の発光サイリスタを発光サイリスタＬi（iは１以上の整数）と表記する。転送サイリスタ、発光制御サイリスタおよび接続ダイオードなどについても同様とする。
【００３１】
なお、図５に示したように、発光素子チップ５１では、転送サイリスタＴiおよび発光制御サイリスタＣiが一列に並べられている。さらに、転送サイリスタＴiと発光制御サイリスタＣiとが交互に配列されている。また、発光サイリスタＬiも一列に並べられ、それぞれが発光制御サイリスタＣiに接続されている。ここで、発光素子チップ５１における発光サイリスタＬi、転送サイリスタＴiおよび発光制御サイリスタＣiのそれぞれの個数は同じである。
【００３２】
次に、図５を参照しつつ、各素子の接続関係および位置関係を説明する。
転送サイリスタＴiのゲート電極Ｇiは、接続ダイオードＤｔiを挟んで、隣接する発光制御サイリスタＣiのゲート電極Ｇｃiに接続されている。接続ダイオードＤｔiは、ゲート電極Ｇiからゲート電極Ｇｃiに向かって電流が流れる向きに接続されている。
【００３３】
また、発光制御サイリスタＣiのゲート電極Ｇｃiは、接続ダイオードＤｃiを挟んで、隣接する転送サイリスタＴi+1のゲート電極Ｇi+1に接続されている。接続ダイオードＤｃiは、ゲート電極Ｇｃiからゲート電極Ｇi+1に向かって電流が流れる向きに接続されている。したがって、発光素子チップ５１では、接続ダイオードＤｔiと接続ダイオードＤｃiとが交互に配列され、且つ、電流が一方向に流れるように接続されている。さらに、発光制御サイリスタＣiのゲート電極Ｇｃiは、抵抗Ｒｐを介して発光サイリスタＬiのゲート電極Ｇｓiに接続されている。
【００３４】
転送サイリスタＴiのゲート電極Ｇiおよび発光制御サイリスタＣiのゲート電極Ｇｃiは、それぞれに対応して設けられた負荷抵抗Ｒを介して、電源線７１に接続されている。電源線７１は電源端子１０１ｄに接続されている。
転送サイリスタＴiのカソード電極は第１クロック信号線７２に接続されている。第１クロック信号線７２は、抵抗を介して第１クロック信号端子１０１ｂに接続されている。
発光制御サイリスタＣiのカソード電極は第２クロック信号線７３に接続されている。第２クロック信号線７３は、抵抗を介して第２クロック信号端子１０１ｃに接続されている。
発光サイリスタＬiのカソード電極は点灯信号線７４に接続されている。点灯信号線７４は、負荷抵抗を介して点灯信号端子１０１ａに接続さている。
【００３５】
また、発光許可サイリスタＴｄのカソード電極Ｇｔは第２クロック信号線７３に接続されている。さらに、発光許可サイリスタＴｄのゲート電極Ｇｔは発光許可信号線７５に接続され、負荷抵抗を介して発光許可信号端子１０１ｅに接続されている。
そして、転送サイリスタＴi、発光制御サイリスタＣi、発光サイリスタＬiおよび発光許可サイリスタＴｄのアノード電極は、基板１０５の裏面共通電極８１に接続されている。
なお、スタートダイオードＤｓのカソード端子は転送サイリスタＴ1のゲート電極Ｇ1に接続され、アノード端子は第２クロック信号線７３に接続されている。
【００３６】
したがって、アノード電極とカソード電極との接続関係からみると、発光許可サイリスタＴｄは、発光制御サイリスタＣiと並列に接続されていることになる。ここで、発光許可サイリスタＴｄのカソード電極は、いずれの発光制御サイリスタＣiよりも、第２クロック信号端子１０１ｃに近い位置で第２クロック信号線７３に接続されている。
【００３７】
点灯信号端子１０１ａ、第１クロック信号端子１０１ｂ、第２クロック信号端子１０１ｃおよび発光許可信号端子１０１ｅには、それぞれ点灯信号φＩ、第１クロック信号φ１、第２クロック信号φ２および発光許可信号Ｅｎが供給される。
電源端子１０１ｄには電源電圧Ｖｇａ（ここでは、−３．３Ｖと想定する。）が供給され、裏面共通電極８１には基準電位Ｖｓｕｂ（ここでは、０Ｖと想定する。）が供給される。
【００３８】
発光素子ヘッド９０は、図３（ｂ）および図４に示したように、複数の発光素子チップ５１を組として動作する。そして、異なる組はそれぞれ並行して動作する。そこで、まず組の動作を説明する。
図６は、発光素子ヘッド９０におけるＡ組の発光素子チップ５１の＃１および＃３を例にとって、組の動作を説明するタイムチャートである。図６には、発光素子チップ５１の♯１および＃３にそれぞれ設けられる発光サイリスタＬ1、Ｌ2、…のうち、２個の発光サイリスタＬ1、Ｌ2を点灯制御する場合を示している。
ここでは、各発光素子チップ５１の＃１および＃３にそれぞれ設けられた発光サイリスタＬ1、Ｌ2、…の発光を制御する期間を、それぞれ期間Ｔ（Ｌ1）、Ｔ（Ｌ2）、…と呼ぶ。
したがって、図６では、時刻ｂから時刻ｑまでの期間が期間Ｔ（Ｌ1）となり、時刻ｑから時刻ｘまでの期間が期間Ｔ（Ｌ2）となる。
【００３９】
図６を参照しつつ、Ａ組の発光素子チップ５１の＃１および＃３に供給されている信号を説明する。
Ａ組の発光素子チップ５１の＃１および＃３には、発光素子ヘッド９０のすべての発光素子チップ５１に共通に供給されている第１クロック信号φ１が共通に供給されている。また、Ａ組の発光素子チップ５１の＃１および＃３には、第２クロック信号φ２としてＡ組のみに供給される第２＿１クロック信号φ２＿１が共通に供給されている。
さらに、発光素子チップ５１の＃１には、第１点灯信号φＩ１および第１発光許可信号Ｅｎ１が、発光素子チップ５１の＃３には、第２点灯信号φＩ２および第２発光許可信号Ｅｎ２が供給されている。
すなわち、点灯信号φＩおよび発光許可信号Ｅｎとしては、同じ組の発光素子チップ５１でも異なる信号が供給されている。
【００４０】
期間Ｔ（Ｌ1）において、第１クロック信号φ１は、時刻ｂから時刻ｏまでの期間でローレベル（Ｌレベル）、時刻ｏから時刻ｐまでの期間でハイレベル（Ｈレベル）、時刻ｐから時刻ｑまでの期間でＬレベルとなる信号である。
第２クロック信号φ２については、後に説明する。
同じく期間Ｔ（Ｌ1）において、第１点灯信号φＩ１は、時刻ｃから時刻ｌまでの期間で、第２の電位差の一例としてのＬレベル、その他の期間で、第１の電位差の一例としてのＨレベルである信号である。一方、第２点灯信号φＩ２は時刻ｄから時刻ｍまでの期間でＬレベル、その他の期間でＨレベルである。第１点灯信号φ１と第２点灯信号φＩ２とは、それぞれがＬレベルである期間の長さは同じであるが、ＨレベルからＬレベルに移行するタイミングが異なっている。
ここで、第１点灯信号φＩ１および第２点灯信号φＩ２がＨレベルからＬレベルへと移行するのは、それぞれ第１クロック信号φ１がＨレベルからＬレベルへと移行した後である。また、第１点灯信号φＩ１および第２点灯信号φＩ２がＬレベルからＨレベルへと移行するのは、それぞれ第１クロック信号φ１がＬレベルからＨレベルへと移行する前である。
【００４１】
同じく期間Ｔ（Ｌ1）において、第１発光許可信号Ｅｎ１は、時刻ｅから時刻ｈまでの期間でＬレベル、その他の期間でＨレベルである信号である。第２発光許可信号Ｅｎ２は、時刻ｈから時刻ｋまでの期間でＬレベル、その他の期間でＨレベルである信号である。また、第１発光許可信号Ｅｎ１および第２発光許可信号Ｅｎ２がＬレベルにある期間は、第１クロック信号φ１がＬレベルである期間内にある。さらに、第１発光許可信号Ｅｎ１がＬレベルである期間と、第２発光許可信号Ｅｎ２がＬレベルである期間とは、時間軸上でずらして設けられている。すなわち、第１発光許可信号Ｅｎ１と第２発光許可信号Ｅｎ２とは、信号（Ｌレベルの期間）の供給タイミングが、発光素子チップ５１の＃１と＃３とで異なっている。
そして、第１クロック信号φ１、第１発光許可信号Ｅｎ１、第２発光許可信号Ｅｎ２、第１点灯信号φＩ１および第２点灯信号φＩ２は期間Ｔ（Ｌi）を周期としで繰り返されている。
【００４２】
ここで、第２＿１クロック信号φ２＿１について説明する。
第２＿１クロック信号φ２＿１は、発光許可信号Ｅｎ（第１発光許可信号Ｅｎ１または第２発光許可信号Ｅｎ２）がＬレベルの期間内に、Ｌレベルの期間を設けた信号である。
例えば、期間Ｔ（Ｌ1）において、発光素子チップ５１の＃１のＬ1を点灯させる場合には、第１発光許可信号Ｅｎ１がＬレベルの期間（時刻ｅから時刻ｈ）にＬレベルの期間（時刻ｆから時刻ｇ）を設けている。また、発光素子チップ５１の＃２のＬ1を点灯させる場合には、第２発光許可信号Ｅｎ２（時刻ｈから時刻ｋ）がＬレベルの期間にＬレベルの期間（時刻ｉから時刻ｊ）を設けている。
さらに、期間Ｔ（Ｌ2）において、発光素子チップ５１の＃１のＬ2を点灯させる場合には、第１発光許可信号Ｅｎ１がＬレベルの期間にＬレベルの期間（時刻ｓから時刻ｔ）を設けている。しかし、発光素子チップ５１の＃３のＬ2を点灯させない場合には、第２発光許可信号Ｅｎ２がＬレベルの期間であっても、Ｌレベルの期間（時刻ｕから時刻ｖ）を設けないで、Ｈレベルのままとしている。
【００４３】
すなわち、第２クロック信号φ２は、発光素子チップ５１の＃１および＃２のそれぞれの発光サイリスタＬiを点灯させる場合に、Ｌレベルの期間が設定される信号である。
なお、後に説明するように、第２＿１クロック信号φ２＿１は、時刻ｎから時刻ｑまでの期間において、発光サイリスタＬiを点灯させるか否かに関わらず、Ｌレベルである。そして、第２＿１クロック信号φ２＿１は、その他の期間においてはＨレベルである信号である。
【００４４】
以上の説明では、発光素子ヘッド９０のＡ組（発光素子チップ５１の＃１および＃３）について述べた。
図３（ｂ）および図４に示したＢ組（＃２および＃４）については、図６において、第２＿１クロック信号φ２＿１を第２＿２クロック信号φ２＿２に置き換えればよい。Ｂ組の＃２には、Ａ組の＃１に供給された、第１発光許可信号Ｅｎ１および第１点灯信号φＩ１が共通に供給される。一方、発光素子チップ５１の＃４には、Ａ組の＃３に供給された、第２発光許可信号Ｅｎ２および第２点灯信号φＩ２が共通に供給される。
同様に、Ｃ組（＃５および＃７）については、図６において、第２＿１クロック信号φ２＿１を第２＿３クロック信号φ２＿３に置き換えればよい。Ｃ組の＃５には、Ａ組の＃１およびＢ組の＃２に供給された、第１発光許可信号Ｅｎ１および第１点灯信号φＩ１が共通に供給される。一方、発光素子チップ５１の＃７には、Ａ組の＃３およびＢ組の＃４に供給された、第２発光許可信号Ｅｎ２および第２点灯信号φＩ２が共通に供給される。
さらに、Ｄ組（＃６および＃８）については、図６において、第２＿１クロック信号φ２＿１を第２＿４クロック信号φ２＿４に置き換えればよい。Ｄ組の＃６には、Ａ組の＃１、Ｂ組の＃２およびＣ組の＃５に供給された、第１発光許可信号Ｅｎ１および第１点灯信号φＩ１が共通に供給される。一方、Ｄ組の＃８には、Ａ組の＃３、Ｂ組の＃４およびＣ組の＃７に供給された、第２発光許可信号Ｅｎ２および第２点灯信号φＩ２が供給される。
前述したように、発光素子ヘッド９０のそれぞれの組（Ａ〜Ｄ）は、並行して動作する。
なお、後述するように、同じ組の複数の発光素子チップ５１も並行して動作しているので、発光素子ヘッド９０のすべての発光素子チップ５１は並行して動作していることになる。
【００４５】
次に、Ａ組の発光素子チップ５１の＃１の動作を説明する。
前述したように、発光素子チップ５１の＃１には、すべての発光素子チップ５１に共通に供給される第１クロック信号φ１と、Ａ組（＃１と＃３）に共通に供給される第２＿１クロック信号φ２＿１と、Ａ組においては＃１にのみに供給される第１発光許可信号Ｅｎ１および第１点灯信号φＩ１とが供給されている。
【００４６】
本実施の形態では、発光許可サイリスタＴｄおよび発光制御サイリスタＣiが重要な役割を果たしている。そこで、まず、図５を参照しつつ、発光素子チップ５１における発光許可サイリスタＴｄおよび発光制御サイリスタＣiの動作の概要を説明する。
前述したように、発光許可サイリスタＴｄと発光制御サイリスタとは並列接続されている。すなわち、発光許可サイリスタＴｄのカソード電極と発光制御サイリスタＣiのカソード電極とは、共に第２クロック信号線７３に接続されている。したがって、発光許可サイリスタＴｄと発光制御サイリスタＣiとを、それぞれを単独ではオン状態にしうる第２クロック信号φ２が、並列接続された発光許可サイリスタＴｄと発光制御サイリスタＣiとに供給されたとき、いずれがオン状態になるかが問題となる。
【００４７】
一般に、サイリスタをオン状態にするのに必要な、サイリスタのアノード電極−カソード電極間の電位差（以下の説明ではオン電圧Ｖｏｎという）は、サイリスタのゲート電極の電位をＶｇとすると、Ｖｏｎ  ＜  Ｖｇ  −  Ｖｄで表せる。ここで、Ｖｄはｐｎ接合の順方向立上り電圧である。発光素子チップ５１の特性からｐｎ接合の順方向立上り電圧Ｖｄを１．４Ｖとする。
【００４８】
前述したように、発光許可サイリスタＴｄは、いずれの発光制御サイリスタＣiよりも第２クロック信号端子１０１ｃの近くで第２クロック信号線７３に接続されている。このため、第２クロック信号φ２は、いずれの発光制御サイリスタＣiより先に発光許可サイリスタＴｄに到達する。また、後述するように、発光許可サイリスタＴｄをオン状態にするためのオン電圧Ｖｏｎは、絶対値において、発光制御サイリスタＣiのそれより小さい。このため、発光許可サイリスタＴｄは、第２クロック信号φ２の小さい電位の変化でオン状態になりうる。
【００４９】
したがって、発光許可サイリスタＴｄと発光制御サイリスタＣiとが共にオン状態になりうる場合であっても、発光許可サイリスタＴｄが優先的にオン状態になる。このため、発光許可サイリスタＴｄのカソード電極の電位はｐｎ接合の順方向立上り電圧Ｖｄ（−１．４Ｖ）になる。これにより、発光許可サイリスタＴｄのカソード電極に接続された第２クロック信号線７３が−１．４Ｖに固定される。この結果、発光制御サイリスタＣiのオン電圧は、絶対値においてこの値より大きいため、オン状態になり得ず、オフ状態のままとなる。
すなわち、発光許可サイリスタＴｄはオン状態になることで、第２クロック信号線７３を−１．４Ｖに固定し、もはや発光制御サイリスタＣiがオン状態になることを阻止するように働く。一方、発光許可サイリスタＴｄがオン状態にならなければ、第２クロック信号線７３を固定しないので、発光制御サイリスタＣiがオン状態になることを妨げない。
【００５０】
以下では、図５を参照しつつ、図６に示した時刻順に発光素子チップ５１の＃１の動作を説明する。ここでは、時刻がａからｘへと順に経過するとする。
初期状態（時刻ａの直前）では、すべての転送サイリスタＴi、発光制御サイリスタＣi、発光サイリスタＬiおよび発光許可サイリスタＴｄがオフ状態にある。このとき、第１クロック信号φ１および第２＿１クロック信号φ２＿１はＨレベルにある。さらに、第１点灯信号φＩ１および第１発光許可信号Ｅｎ１もＨレベルにある。
【００５１】
初期状態において、スタートダイオードＤｓのアノード電極は、第２クロック信号φ２がＨレベルであるので、Ｈレベルである。一方、スタートダイオードＤｓのカソード電極は、負荷抵抗Ｒを介してＶｇａに接続されているので、Ｖｇａの−３．３Ｖである。したがって、スタートダイオードＤｓは順バイアスされているので、転送サイリスタＴ1のゲート電極Ｇ1の電位は、Ｈレベル（０Ｖ）からスタートダイオードＤｓのｐｎ接合の順方向立上り電圧（拡散電位）Ｖｄを引いた値になっている。すなわち、転送サイリスタＴ１のゲート電極Ｇ１の初期状態の電位は−１．４Ｖである。よって、転送サイリスタＴ１のオン電圧Ｖｏｎは−２Ｖｄの−２．８Ｖである。
【００５２】
一方、転送サイリスタＴ1に隣接する発光制御サイリスタＣ1のゲート電極Ｇｃ1の初期状態の電位は、スタートダイオードＤｓおよび接続ダイオードＤｔ1のｐｎ接合の順方向立上り電圧Ｖｄにより−２Ｖｄの−２．８Ｖとなっている。よって、発光制御サイリスタＣ1の初期状態のオン電圧Ｖｏｎは−４．２Ｖである。ちなみに、転送サイリスタＴ2、Ｔ3、…および発光制御サイリスタＣ2、Ｃ3、…のそれぞれのゲート電極Ｇ2、Ｇ3、…およびＧｃ2、Ｇｃ3、…の電位は電源電圧Ｖｇａの−３．３Ｖであるので、それぞれのサイリスタの初期状態のオン電圧Ｖｏｎは−４．７Ｖである。
【００５３】
また、発光サイリスタＬiの初期状態のオン電圧Ｖｏｎは、ゲート電極Ｇｓiの初期状態の電位が電源電圧Ｖｇａの−３．３Ｖであるので、すべて−４．７Ｖである。
【００５４】
これに対し、発光許可サイリスタＴｄのゲート電極Ｇｔの初期状態の電位は、第１発光許可信号Ｅｎ１がＨレベルであるので、０Ｖである。したがって、発光許可サイリスタＴｄの初期状態のオン電圧Ｖｏｎは−１．４Ｖである。
【００５５】
図６に示した時刻ａにおいて、第１クロック信号φ１が、転送サイリスタＴ1のオン電圧Ｖｏｎ（−２．８Ｖ）より低く、他の転送サイリスタＴ2、Ｔ3、…のオン電圧Ｖｏｎ（−４．７Ｖ）より高い電圧、例えば電源電圧Ｖｇａの−３．３Ｖ（Ｌレベル）へと移行する。すると、これらの中で転送サイリスタＴ1のみがオン状態になり、転送サイリスタアレイ１０３の動作が開始される。
なお、第１クロック信号φ１と第２＿１クロック信号φ２＿１とが共にＨレベルにあるのは、発光素子チップ５１の動作開始時のみであるため、スタートダイオードＤｓは動作開始時のみ働く。
【００５６】
転送サイリスタＴ1がオン状態になると、ゲート電極Ｇ1の電位は−１．４ＶからほぼＨレベルの０Ｖに上昇する。この電位上昇の影響は、順バイアスになった接続ダイオードＤｔ1によってゲート電極Ｇｃ1に伝えられる。これにより、ゲート電極Ｇｃ1の電位は−２．８Ｖから−１．４Ｖになり、発光制御サイリスタＣ1のオン電圧Ｖｏｎが−４．２Ｖから−２．８Ｖになる。
一方、転送サイリスタＴ2のゲート電極Ｇ2の電位は−３．３Ｖから−２．８Ｖになり、転送サイリスタＴ2のオン電圧Ｖｏｎが−４．７Ｖから−４．２Ｖになる。ちなみに、発光制御サイリスタＣ2、Ｃ3、…および転送サイリスタＴ3、Ｔ4、…のゲート電極Ｇｃ2、Ｇｃ3、…およびゲート電極Ｇ3、Ｇ4、…の電位は電源電圧Ｖｇａの−３．３Ｖのままであるので、オン電圧Ｖｏｎは−４．７Ｖのままである。
【００５７】
このとき、発光サイリスタＬ1のゲート電極Ｇｓ1の電位は、接続ダイオードＤｔ1の順方向立上り電圧と抵抗Ｒｐによる電圧降下（δ）とにより、−Ｖｄ＋δになる。発光素子チップ５１の特性からδを−０．８Ｖとすると、発光サイリスタＬ1のゲート電極Ｇｓ1の電位は−３．３Ｖから−２．２Ｖとなる。これにより、発光サイリスタＬ1のオン電圧Ｖｏｎは、−４．７Ｖから−３．６Ｖになる。ちなみに、発光サイリスタＬ1以外の発光サイリスタＬ2、Ｌ3、…のそれぞれのゲート電極Ｇｓ2、Ｇｓ3、…の電位は電源電圧Ｖｇａの−３．３Ｖのままであるので、オン電圧Ｖｏｎは−４．７Ｖのままである。
【００５８】
時刻ｃ、すなわち転送サイリスタＴ1が時刻ａでオン状態になった後に、第１点灯信号φＩ１がＨレベルからＬレベル（−３．３Ｖ）へと移行する。このとき、発光サイリスタアレイ１０２を構成する発光サイリスタＬiでは、アノード電極の電位よりもカソード電極の電位が低くなる（−３．３Ｖ）。しかし、発光サイリスタＬ1のオン電圧Ｖｏｎは−３．６Ｖ、発光サイリスタＬ2、Ｌ3、…のオン電圧Ｖｏｎは−４．７Ｖであるので、いずれの発光サイリスタＬiもオン状態にならず、点灯しない。
【００５９】
次に、時刻ｅにおいて、第１発光許可信号Ｅｎ１をＬレベルの−３．３Ｖにする。これに伴い、発光許可サイリスタＴｄのオン電圧Ｖｏｎは−１．４Ｖから−４．７Ｖに低下する。
【００６０】
次いで、時刻ｆにおいて、第２＿１クロック信号φ２＿１がＬレベルへと移行する。このとき、発光許可サイリスタＴｄは、オン電圧Ｖｏｎが−４．７Ｖになっているため、オン状態になりえない。これにより、第２クロック信号線７３の電位は第２クロック信号φ２に従って変化する。これにより、第２クロック信号線７３の電位は、発光制御サイリスタＣ1のオン電圧Ｖｏｎ（−２．８Ｖ）よりも低く、他の発光制御サイリスタＣ2、Ｃ3、…のオン電圧Ｖｏｎ（−４．７Ｖ）よりも高い、Ｌレベル（−３．３Ｖ）になる。この結果、時刻ｆにおいて、発光制御サイリスタＣ1がオン状態になる。
【００６１】
発光制御サイリスタＣ1がオン状態になると、ゲート電極Ｇｃ1の電位はほぼＨレベル（０Ｖ）に上昇する。これにより、発光サイリスタＬ1のオン電圧Ｖｏｎは−３．６Ｖから−２．２Ｖになる。ちなみに、発光サイリスタＬ2、Ｌ3、…のオン電圧Ｖｏｎは、ゲート電極Ｇｓ2、Ｇｓ3、…の電位が電源電圧Ｖｇａの−３．３Ｖのままであるので、−４．７Ｖのままである。
そして、時刻ｆでは、第１点灯信号φＩ１がＬレベル（−３．３Ｖ）に維持されている。これにより、発光サイリスタアレイ１０２を構成する発光サイリスタＬiのうち、アノード電極−カソード電極間の電位差がオン電圧Ｖｏｎを超えた発光サイリスタＬ1のみがオン状態となって点灯する。
【００６２】
また、ゲート電極Ｇｃ1の電位がほぼＨレベルの０Ｖに上昇すると、この電位上昇の影響は、順バイアスになった接続ダイオードＤｃ1によってゲート電極Ｇ2に伝えられる。これにより、ゲート電極Ｇ2の電位は−２．８Ｖから−１．４Ｖになり、転送サイリスタＴ2のオン電圧Ｖｏｎは−４．２Ｖから−２．８Ｖになる。
【００６３】
次に、時刻ｇにおいて、第２＿１クロック信号φ２＿１がＨレベルへと移行する。すると、発光制御サイリスタＣ1のカソード電極の電位がアノード電極の電位とほぼ等しくなるので、発光制御サイリスタＣ1がオフ状態になる。これにより、ゲート電極Ｇｃ1の電位は０Ｖから−１．４Ｖに戻るため、転送サイリスタＴ２のオン電圧Ｖｏｎは−２．８Ｖから−４．２Ｖに戻る。
しかし、発光サイリスタＬ1のオン状態はＬレベル（−３．３Ｖ）である第１点灯信号φＩ１によって維持されているので、時刻ｇにおいて発光制御サイリスタＣ1がオフ状態になっても、発光サイリスタＬ1は、オン状態をそのまま維持して、点灯し続ける。
【００６４】
次に、時刻ｈにおいて、第１発光許可信号Ｅｎ１がＨレベルへと移行すると、発光許可サイリスタＴｄのゲート電極Ｇｔの電位は−３．３Ｖから０Ｖになる。これにより、発光許可サイリスタＴｄのオン電圧Ｖｏｎは−４．７Ｖから−１．４Ｖに上昇する。
【００６５】
続いて、時刻ｉにおいて、第２＿１クロック信号φ２＿１がＬレベル（−３．３Ｖ）へと移行する。すると、前述したように、オン電圧Ｖｏｎが−２．８Ｖの発光制御サイリスタＣ1ではなく、オン電圧Ｖｏｎが−１．４Ｖとなっている発光許可サイリスタＴｄがオン状態になる。これにより、直ちに第２クロック信号線７３が−１．４Ｖに固定される。もはや発光制御サイリスタＣ1はオン状態になり得ず、オフ状態のままとなる。
しかし、時刻ｉにおいても、発光サイリスタＬ1のオン状態は、Ｌレベル（−３．３Ｖ）である第１点灯信号φＩ１によって維持され、発光サイリスタＬ1は点灯し続ける。
【００６６】
そして、時刻ｊにおいて、第２＿１クロック信号φ２＿１がＨレベルへと移行する。すると、発光許可サイリスタＴｄは、カソード電極の電位がアノード電極の電位のＨレベルとなるので、オン状態を維持できず、オフ状態になる。しかし、第２＿１クロック信号φ２＿１はＨレベル（０Ｖ）であるため、発光制御サイリスタＣ1はオフ状態を維持する。
このときにおいても、前述したように発光サイリスタＬ1のオン状態は、Ｌレベルである第１点灯信号φＩ１によって維持され、発光サイリスタＬ1は点灯し続ける。
【００６７】
そして、時刻ｌにおいて、第１点灯信号φＩ１がＬレベルからＨレベルへと移行すると、発光サイリスタＬ1のカソード電極の電位およびアノード電極の電位がほぼ等しくなるので、発光サイリスタＬ1はもはやオン状態を維持できずオフ状態になって、点灯を終了する。
【００６８】
ところで、発光素子チップ５１において発光サイリスタＬ1、Ｌ2、Ｌ3、…を番号順に点灯制御するためには、転送サイリスタＴiを単独でオン状態にする期間と、転送サイリスタＴiおよび転送サイリスタＴiに隣接する発光制御サイリスタＣiの両者をオン状態にする期間と、発光制御サイリスタＣiのみをオン状態にする期間と、発光制御サイリスタＣiおよび発光制御サイリスタＣiに隣接する転送サイリスタＴi+1の両者をオン状態にする期間と、転送サイリスタＴi+1を単独でオン状態にする期間と、を繰り返すことが必要になる。
しかし、時刻ｍでは、転送サイリスタＴ1はオン状態にあるが、発光制御サイリスタＣ1は時刻ｇでオフ状態になったままである。そこで、時刻ｍに続く時刻ｎにおいて、第２＿１クロック信号φ２＿１をＬレベルにして、発光制御サイリスタＣ1を再びオン状態にする。このとき、転送サイリスタＴ1と発光制御サイリスタＣ1とがともにオン状態になる。これにより、ゲート電極Ｇ2の電位は−２．８Ｖから−１．４Ｖになり、転送サイリスタＴ2のオン電圧Ｖｏｎは−４．２Ｖから−２．８Ｖになる。
【００６９】
その後、時刻ｏにおいて、第１クロック信号φ１がＨレベルへと移行して、転送サイリスタＴ1がオフ状態になる。このとき、発光制御サイリスタＣ1はオン状態を維持する。
次に、時刻ｐにおいて、第１クロック信号φ１がＬレベルへと移行すると、転送サイリスタＴ2がオン状態になる。このとき、発光制御サイリスタＣ1と転送サイリスタＴ2とが、ともにオン状態になる。
【００７０】
さらに、時刻ｑにおいて、第２クロック信号φ２がＨレベルへと移行すると、発光制御サイリスタＣ1がオフ状態になる。このとき、転送サイリスタＴ2はオン状態を維持する。
なお、時刻ｎから時刻ｑまでの期間において、第１点灯信号φＩ１はＨレベルであるため、いずれの発光サイリスタＬiも点灯しない。
【００７１】
以上説明したように、時刻ｎから時刻ｑまでの期間は、転送サイリスタＴ1がオン状態の期間から転送サイリスタＴ2がオン状態の期間へ移行するための期間である。
すなわち、時刻ｑにおいて、発光サイリスタＬ1を点灯制御する期間Ｔ（Ｌ1）が終了し、発光サイリスタＬ2を点灯制御する期間Ｔ（Ｌ2）に切り替わる。
なお、第２クロック信号φ２は、第１クロック信号φ１とともに、発光サイリスタＬ1、Ｌ2、Ｌ3、…を点灯／非点灯の制御対象として順番に指定する役割を担っている。したがって、第２クロック信号φ２は、第２制御信号の一例であると共に、第１制御信号の一例でもある。
【００７２】
期間Ｔ（Ｌ2）は、第２＿１クロック信号φ２＿１を除いて期間Ｔ（Ｌ1）の操作を繰り返しているので、詳細な説明は省略するが、時刻ｓにおいて、第２＿１クロック信号φ２＿１がＬレベルへと移行すると、前述した時刻ｆでと同様に、発光サイリスタＬ2がオン状態になり、点灯する。
そして、発光サイリスタＬ2は、時刻ｗにおいて、第１点灯信号φＩ１がＬレベルからＨレベルへと移行すると、オフ状態になって、点灯を終了する。
【００７３】
なお、期間Ｔ（Ｌ2）において、転送サイリスタＴ2がオン状態になると、ゲート電極Ｇ2の電位が、ほぼＨレベルの０Ｖに上昇する。しかし、この電位上昇の影響は、接続ダイオードＤｃ1および接続ダイオードＤｔ1が逆バイアスであるため、ゲート電極Ｇ1に伝わらず、ゲート電極Ｇ1の電位は電源電圧Ｖｇの−３．３Ｖである。よって、転送サイリスタＴ1のオン電圧Ｖｏｎは−４．７Ｖである。このため、時刻ｐにおいて、第１クロック信号φ１がＬレベル（−３．３Ｖ）に移行しても、もはや転送サイリスタＴ1はオン状態にならない。
すなわち、期間Ｔ（Ｌi）において、転送サイリスタアレイ１０３でオン状態になりうるのは１つの転送サイリスタＴiに限られる。
【００７４】
同様に、期間Ｔ（Ｌ2）において、接続ダイオードＤｃ1が逆バイアスであることから、発光制御サイリスタＣ1のゲート電極Ｇｃ1の電位は電源電圧Ｖｇａの−３．３Ｖであるため、発光制御サイリスタＣ１のオン電圧Ｖｏｎは−４．７Ｖである。したがって、期間Ｔ（Ｌ2）において、第２クロック信号φ２がＬレベル（−３．３Ｖ）になっても、発光制御サイリスタＣ1はオン状態にならない。
すなわち、期間Ｔ（Ｌi）において、発光制御サイリスタアレイ１０４でオン状態になりうるのは１つの発光制御サイリスタＣiに限られる。
【００７５】
また、期間Ｔ（Ｌ2）において、発光サイリスタＬ1も、同様に、接続ダイオードＤｃ1が逆バイアスであることから、発光サイリスタＬ1のゲート電極Ｇｓ1の電位は電源電圧Ｖｇａの−３．３Ｖであるため、発光サイリスタＬ1のオン電圧Ｖｏｎは−４．７Ｖである。したがって、期間Ｔ（Ｌ2）において、点灯信号φＩがＬレベルになっても、発光サイリスタＬ1はオン状態にならず点灯しない。
すなわち、期間Ｔ（Ｌi）において、発光サイリスタアレイ１０２でオン状態になりうるのは１つの発光サイリスタＬiに限られる。
【００７６】
以上説明したように、第１クロック信号φ１がＬレベルで転送サイリスタＴiがオン状態にある間に、第２クロック信号φ２がＨレベルとＬレベルとを繰り返し、それに伴って発光制御サイリスタＣiがオン状態とオフ状態とを繰り返すように制御されている。
【００７７】
転送サイリスタＴiは、発光制御サイリスタＣiがオン状態とオフ状態の間で切り替わる間、オン状態を維持し、点灯制御する発光サイリスタＬiが分からなくならないようにしている。すなわち、転送サイリスタＴiは、発光サイリスタＬiを記憶するように働く。
【００７８】
一方、発光制御サイリスタＣiがオン状態になると、対応する発光サイリスタＬiのオン電圧Ｖｏｎが上昇する。これにより、点灯信号φＩがＬレベルであれば発光サイリスタＬiのアノード電極−カソード電極間の電位差がオン電圧Ｖｏｎを超えるので点灯し、点灯信号φＩがＨレベルであれば発光サイリスタＬiはアノード電極−カソード電極間の電位差がオン電圧Ｖｏｎを超えることができず非点灯のままとなる。
すなわち、発光制御サイリスタＣiは、転送サイリスタＴiがオン状態になったのちにオン状態になることで、対応する発光サイリスタＬiを点灯可能な状態にするように働く。
なお、期間Ｔ（Ｌ3）以降については、時刻ｂから同様の操作を繰り返せばよい。
【００７９】
次に、Ａ組の発光素子チップ５１の＃３の動作を説明する。発光素子チップ５１の＃３は、発光素子チップ５１の＃１と並行して動作している。
【００８０】
図６において、発光素子チップ５１の＃３には、すべての発光素子チップ５１に共通に供給される第１クロック信号φ１と、Ａ組の＃１と＃３に共通に供給される第２＿１クロック信号φ２＿１と、Ａ組においては＃３にのみに供給される第２発光許可信号Ｅｎ２および第２点灯信号φＩ２とが、供給されている。
なお、以下では、図５を参照しつつ、図６に示した時刻順に発光素子チップ５１の＃３の動作を説明する。発光素子チップ５１の＃１と同様の部分については説明を省略する。
【００８１】
発光素子チップ５１の＃３の初期状態（時刻ａの直前）は、＃１と同じである。したがって、発光許可サイリスタＴｄの初期状態のオン電圧Ｖｏｎは−１．４Ｖである。
時刻ａにおいて、転送サイリスタＴ1のみがオン状態になり、＃１と同様に、転送サイリスタアレイ１０３の動作が開始される。
時刻ｄにおいて、すなわち転送サイリスタＴ1が時刻ａでオン状態になった後に、第２点灯信号φＩ２がＨレベルからＬレベル（−３．３Ｖ）へと移行する。このとき、発光サイリスタアレイ１０２を構成する発光サイリスタＬiでは、アノード電極の電位よりもカソード電極の電位が低くなる（−３．３Ｖ）。しかし、＃１と同様に、発光サイリスタＬ1のオン電圧Ｖｏｎは−３．６Ｖ、発光サイリスタＬ2、Ｌ3、…のオン電圧Ｖｏｎは−４．７Ｖであるので、＃３のいずれの発光サイリスタＬiもオン状態にならず、点灯しない。
【００８２】
時刻ｆにおいて、第２＿１クロック信号φ２＿１がＬレベル（−３．３Ｖ）へと移行する。このとき、発光制御サイリスタＣiに並列接続される発光許可サイリスタＴｄのオン電圧Ｖｏｎは−１．４Ｖであるので、発光許可サイリスタＴｄがオン状態になる。これにより、発光許可サイリスタＴｄのカソード電極の電位は、０Ｖから−１．４Ｖになり、発光許可サイリスタＴｄのカソード電極が接続された第２クロック信号線７３の電位は、−３．３Ｖから直ちに−１．４Ｖに固定される。  
このため、発光制御サイリスタＣ1はオフ状態のままとなり、いずれの発光サイリスタＬiもオン電圧Ｖｏｎは変化せず、点灯しない。
【００８３】
時刻ｇにおいて、第２＿１クロック信号φ２＿１がＨレベルへと移行する。すると、発光許可サイリスタＴｄのカソード電極の電位およびアノード電極の電位がほぼ等しくなるので、発光許可サイリスタＴｄはオン状態を維持できず、オフ状態になる。ただし、時刻ｇにおいて第２＿１クロック信号φ２＿１がＨレベルであるため、発光制御サイリスタＣ1はオフ状態を維持する。
【００８４】
次に、時刻ｈにおいて、第２発光許可信号Ｅｎ２をＬレベルの−３．３Ｖにすると、これに伴い、発光許可サイリスタＴｄのオン電圧Ｖｏｎは−１．４Ｖから−４．７Ｖに低下する。
【００８５】
次いで、時刻ｉにおいて、第２＿１クロック信号φ２＿１がＬレベルへと移行する。このとき、発光許可サイリスタＴｄは、オン電圧Ｖｏｎが−４．７Ｖになっているため、オン状態になり得ない。これにより、第２クロック信号線７３の電位は第２クロック信号φ２に従って変化し、Ｌレベル（−３．３Ｖ）になる。この結果、時刻iにおいて、発光制御サイリスタＣ1がオン状態になる。
【００８６】
発光制御サイリスタＣ1がオン状態になると、発光サイリスタＬ1のオン電圧Ｖｏｎは、−３．６Ｖから−２．２Ｖになる。ちなみに、発光サイリスタＬ2、Ｌ3、…のオン電圧Ｖｏｎは、−４．７Ｖのままである。そして、時刻ｉでは、第２点灯信号φＩ２がＬ（−３．３Ｖ）に維持されている。これにより、発光サイリスタアレイ１０２を構成する発光サイリスタＬiのうち、発光サイリスタＬ1のみがオン状態となって点灯する。
【００８７】
そして、時刻ｍにおいて、点灯信号φＩがＬレベルからＨレベルへと移行すると、発光サイリスタＬ1のカソード電極の電位およびアノード電極の電位がほぼ等しくなるので、発光サイリスタＬ1はもはやオン状態を維持できずオフ状態になって、点灯を終了する。
【００８８】
なお、期間Ｔ（Ｌ2）においては、第２発光許可信号Ｅｎ２がＬレベルにある期間の時刻ｕにおいて、第２＿１クロック信号φ２＿１がＬレベルに設定されていないため、発光素子チップ５１の＃３の発光サイリスタＬ2は、オン状態にならず、点灯しない。
なお、期間Ｔ（Ｌ3）以降については、時刻ｂから同様の操作を繰り返せばよい。
【００８９】
なお、発光素子チップ５１の＃１と＃３についてまとめて見てみると、期間Ｔ（Ｌ1）においては、発光素子チップ５１の＃１の発光サイリスタＬ1と＃３の発光サイリスタＬ1を並列して点灯させている。しかし、期間Ｔ（Ｌ2）においては、発光素子チップ５１の＃１の発光サイリスタＬ2を点灯し、＃３の発光サイリスタＬ2を非点灯としている。
【００９０】
説明した動作をまとめると次のようになる。
すなわち、発光素子チップ５１では、第１クロック信号φ１をＬレベルにして、転送サイリスタＴiをオン状態にした後、点灯信号φＩをＬレベルにする。その後、発光許可信号ＥｎがＬレベルの期間に、第２クロック信号φ２をＬレベルにすることで、発光制御サイリスタＣiをオン状態にすると、対応する発光サイリスタＬiがオン状態になって、点灯する。
一方、発光許可信号ＥｎがＬレベルの期間であっても、第２クロック信号φ２をＨレベルのままに維持すると、対応する発光サイリスタＬiは非点灯のままとなる。
これにより、第２クロック信号φ２をＨレベル／Ｌレベルに設定することにより、発光サイリスタＬiの点灯／非点灯を制御する。
【００９１】
以上、発光素子ヘッド９０のＡ組の発光素子チップ５１の＃１および＃３の動作を説明した。
さて、発光素子チップ５１の＃１と＃３との違いは、第１発光許可信号Ｅｎ１のＬレベルの期間と第２発光許可信号Ｅｎ２のＬレベルの期間が、時間軸上でずらして設けられていることにある。
そして、第２クロック信号φ２は、同じ組に属する複数の発光素子チップ５１のそれぞれに点灯／非点灯を指示するデータに対応して、ＬレベルまたはＨレベルの期間が時系列的に設けられたデータ列である。例えば、発光素子チップ５１の＃１および＃３の発光サイリスタＬ1を点灯制御する期間Ｔ（Ｌ1）において、＃１および＃３のそれぞれの発光サイリスタＬ1をともに点灯させる場合は、第２クロック信号φ２に、第１発光許可信号Ｅｎ１がＬレベルの期間においてＬレベルの期間を設け、且つ、第３発光許可信号Ｅｎ３がＬレベルの期間においてＬレベルの期間を設ける。また、＃１の発光サイリスタＬ1を点灯、且つ、＃３の発光サイリスタＬ1を非点灯とする場合は、第２クロック信号φ２に、第１発光許可信号Ｅｎ１がＬレベルの期間においてＬレベルの期間を設けるが、第３発光許可信号Ｅｎ３がＬレベルの期間であってもＨレベルのままのとする。さらに、＃１の発光サイリスタＬ1を非点灯、且つ、＃３の発光サイリスタＬ1を点灯とする場合は、第２クロック信号φ２は、第１発光許可信号Ｅｎ１がＬレベルの期間であってもＨレベルのままとするが、第３発光許可信号Ｅｎ３がＬレベルの期間においてＬレベルの期間を設ける。そして、＃１および＃３のそれぞれの発光サイリスタＬ1をともに非点灯とする場合は、第２クロック信号φ２は、第１発光許可信号Ｅｎ１がＬレベルの期間であってもＨレベルのままとし、且つ、第３発光許可信号Ｅｎ３がＬレベルの期間であってもＨレベルのままとする。
すなわち、第２クロック信号φ２には、第１クロック信号φ１によって指定された発光サイリスタＬiの点灯／非点灯を指示するタイミング（Ｌレベルとなる時刻）が、時系列的に設けられていることになる。
【００９２】
これにより、組内の複数の発光素子チップ５１のそれぞれは、そのチップに供給された発光許可信号ＥｎのＬレベルの期間において、データ列である第２クロック信号φ２からそのチップに設定された点灯／非点灯を指示するデータを取り込める。そして、そのチップの発光サイリスタＬiを点灯／非点灯させる。一方、組内の他の発光素子チップ５１に対して設定された点灯／非点灯を指示するデータは、発光許可信号ＥｎをＨレベルとして、取り込まない。
すなわち、発光許可信号Ｅｎは、第２クロック信号φ２に設けられた組内の複数の発光素子チップ５１に対する点灯／非点灯を指示するデータ列から、そのチップの画像データのみを取り込むための窓として働いている。
【００９３】
また、前述したように、発光サイリスタＬiの点灯は、点灯を指定する第２クロック信号φ２がＬレベルになったときに、開始する。一方、点灯した発光サイリスタＬiは、点灯信号φＩがＨレベルになったときに、消灯する。
このことから、第２クロック信号φ２は、発光サイリスタＬiの点灯を開始させるトリガとして働く。これにより、１つの期間Ｔ（Ｌi）において、同じ組のすべての発光素子チップ５１の発光サイリスタＬiを並行して発光動作する。さらに、期間Ｔ（Ｌi）を繰り返すことで、同じ組のすべての発光素子チップ５１の発光サイリスタＬiを番号順に並行して発光動作させることになる。
【００９４】
さらに、発光素子ヘッド９０で見てみると、前述したように、発光素子ヘッド９０の他の組もまた並列して動作している。したがって、発光素子ヘッド９０の各組は、発光素子ヘッド９０のすべての発光素子チップ５１の発光サイリスタＬiが並行して動作していることになる。この結果、発光素子ヘッド９０において、高い発光デューティが得られる。
【００９５】
なお、発光許可信号ＥｎがＬレベルの期間は、データ列である第２クロック信号φ２から１つのＬレベルの期間を区別して取り込めればよい。さらに言えば、発光許可信号ＥｎがＬレベルの期間は、第２クロック信号φ２がＨレベルからＬレベルへ移行するタイミングを取り込めればよい。つまり、本実施の形態では、発光許可信号ＥｎがＬレベルであるときに、第２クロック信号φ２がＬレベルになると、前述したように発光制御サイリスタＣiがオン状態になる。それに続いて、発光サイリスタＬiがオン状態になって点灯する。一旦、発光サイリスタＬiがオン状態になると、発光サイリスタＬiの点灯は、点灯信号φＩで維持されるためである。
【００９６】
したがって、同じ組の複数の発光素子チップ５１に対して、それぞれの発光許可信号ＥｎのＬレベルの期間の一部を重ねて設定してもよく、また第２クロック信号φ２の一つのＬレベルの期間より短く設定してもよい。
【００９７】
なお、図６では、発光サイリスタＬiの点灯期間が等しくなるように、点灯信号φＩを設定している。例えば、期間Ｔ（Ｌ1）において、発光素子チップ５１の＃１の発光サイリスタＬ1の点灯期間（第２＿１クロック信号φ２＿１がＨレベルからＬレベルへと移行する時刻ｆから第１点灯信号φＩ１がＬレベルからＨレベルへと移行する時刻ｌまでの期間）と、＃３の発光サイリスタＬ1の点灯期間（第２＿１クロック信号φ２＿１がＨレベルからＬレベルへと移行する時刻ｉから第２点灯信号φＩ２がＬレベルからＨレベルへと移行する時刻ｍまでの期間）とが同じになるように設定されている。
これは、第２クロック信号φ２が、点灯／非点灯を指示するデータを時系列的に設定しているため、点灯開始の時刻にずれが生じている。そこで、点灯期間を等しくするため、点灯開始の時刻のずれに対応して、組内の各々の発光素子チップ５１に対して点灯終了を指定する点灯信号φＩを設けている。
【００９８】
図７は、発光素子チップ５１の動作を説明する状態遷移表である。なお、図７は、第１クロック信号φ１がＬレベルへと移行して転送サイリスタＴiがオン状態になった後の状態遷移を表す。
点灯信号φＩがＬレベルで、且つ、発光許可信号ＥｎがＬレベルであると、発光許可サイリスタＴｄはオン状態にならない。この状態で、第２クロック信号φ２がＨレベルからＬレベルへと移行すると、オフ状態であった発光サイリスタＬiがオン状態になって点灯する（例えば、図６の＃１の時刻ｆ、＃３の時刻ｉ）。一方、オン状態であった発光サイリスタＬiはそのままオン状態を維持する。
【００９９】
一方、点灯信号φＩがＬレベルで、且つ、発光許可信号ＥｎがＬレベルであっても、第２クロック信号φ２がＬレベルからＨレベルへと移行するときは、発光サイリスタＬiの状態は変化しない（＃１の時刻ｇ、＃３の時刻ｊ）。
【０１００】
次に、点灯信号φＩがＬレベルで、且つ、発光許可信号ＥｎがＨレベルであって、第２クロック信号φ２がＨレベルからＬレベルへと移行すると、発光許可サイリスタＴｄがオン状態になる。しかし、発光サイリスタＬiは、点灯していれば点灯状態を維持し、非点灯ならば非点灯状態を維持する（＃１の時刻ｉ、＃３の時刻ｆ）。また、点灯信号φＩがＬレベルで、且つ、発光許可信号ＥｎがＨレベルであって、第２クロック信号φ２がＬレベルからＨレベルに移行すると、発光許可サイリスタＴｄがオフ状態になる。このときも、発光サイリスタＬiは点灯していれば点灯状態を維持し、非点灯ならば非点灯状態を維持する（＃１の時刻ｊ、＃３の時刻ｇ）。
なお、点灯信号φＩがＨレベルであれば、発光許可信号Ｅｎおよび第２クロック信号φ２がどのような状態にあっても、発光サイリスタＬiは点灯しない。
【０１０１】
図８は、発光素子チップ５１の３個（例えば図３の＃１、＃３、＃５）を１組とした発光素子ヘッド９０の回路図である。ここでは、発光素子チップ５１を１２個（＃１〜＃１２）用い、それぞれ３個を４つの組（Ａ〜Ｄ）としている。図８では、図４と同じく、発光素子チップ５１と信号バスラインの接続関係を維持して、発光素子チップ５１をマトリクス状に配列して表示している。また、図８では、電源バスライン２０９と基準電位バスライン２１０を省略している。
なお、図８の発光素子ヘッド９０では、発光素子チップ５１を千鳥状に配列して示していないが、図３に示したと同様に発光素子チップ５１を千鳥状に配列し、図８に示した接続関係に基づいて信号バスラインを設ければよい。
【０１０２】
図８に示すように、同じ組の発光素子チップ５１に共通に供給される４つの第２クロック信号φ２（第２＿１クロック信号φ２＿１、第２＿２クロック信号φ２＿２、第２＿３クロック信号φ２＿３および第２＿４クロック信号φ２＿４）を設ける。
さらに、同じ組の発光素子チップ５１でも、発光素子チップ５１それぞれで異なって供給される３つの発光許可信号Ｅｎ（第１発光許可信号Ｅｎ１、第２発光許可信号Ｅｎ２および第３発光許可信号Ｅｎ３）および３つの点灯信号φＩ（第１点灯信号φＩ１、第２点灯信号φＩ２および第３点灯信号φＩ３）を設ける。
【０１０３】
第１クロック信号φ１は、発光素子ヘッド９０のすべての発光素子チップ５１に共通に供給されている。
第２クロック信号φ２として、第２＿１クロック信号φ２＿１がＡ組（発光素子チップ５１の＃１、＃３、＃５）に共通に供給されている。同様に、第２＿２クロック信号φ２＿２がＢ組（＃２、＃４、＃６）に共通に供給されている。さらに、第２＿３クロック信号φ２＿３がＣ組（＃７、＃９、＃１１）に共通に供給されている。次いで、第２＿４クロック信号φ２＿４がＤ組（＃８、＃１０、＃１２）に共通に供給されている。
点灯信号φＩとして、第１点灯信号φＩ１および第１発光許可信号Ｅｎ１が異なる組に属する＃１、＃２、＃７および＃８に共通に供給されている。第２点灯信号φＩ２および第２発光許可信号Ｅｎ２が、異なる組に属する＃３、＃４、＃９および＃１０に共通に供給されている。第３点灯信号φＩ３および第３発光許可信号Ｅｎ３が、異なる組に属する＃５、＃６、＃１１および＃１２に供給されている。
【０１０４】
図９は、発光素子ヘッド９０におけるＡ組の発光素子チップ５１の＃１、＃３および＃５を例として組の動作を説明するタイムチャートである。図９には、発光素子チップ５１の♯１、＃３および＃５にそれぞれ設けられる発光サイリスタＬ1、Ｌ2、…のうち、２個の発光サイリスタＬ1、Ｌ2の点灯制御を示している。
【０１０５】
図９に示した動作は、図６に示したと同様であるため、詳細な説明を省略する。第１点灯信号φＩ１〜第３点灯信号φＩ３は、第１クロック信号φ１がＬレベルにある期間に、それぞれＬレベルの期間が設定されている。さらに、第１発光許可信号Ｅｎ１〜第３発光許可信号Ｅｎ３は、対応する第１点灯信号φＩ１〜第３点灯信号φＩ３のいずれかがＬレベルである期間にそれぞれＬレベルの期間を時間軸上で互いにずらして設定されている。
ここで、第２＿１クロック信号φ２＿１のＨレベルまたはＬレベルの期間が、発光素子チップ５１の＃１、＃３および＃５の発光サイリスタＬiの点灯／非点灯を指定するデータ列として設定されている。
ここでは、期間Ｔ（Ｌ1）では、発光素子チップ５１の＃１、＃２および＃３のそれぞれの発光サイリスタＬ1がすべて点灯に設定されている。また、期間Ｔ（Ｌ2）では、＃１および＃３のそれぞれの発光サイリスタＬ2が点灯、＃２の発光サイリスタＬ2が非点灯に設定されている。
これ以上の動作の詳細は、図６で説明したと同様であるため、説明を省略する。
【０１０６】
発光素子ヘッド９０の全体では、前述したように、異なる組であるＢ組〜Ｄ組にそれぞれ異なる第２クロック信号φ２（第２＿２クロック信号φ２＿２、第２＿３クロック信号φ２＿３および第２＿４クロック信号φ２＿４）を用い、組が異なっても共通の点灯信号φＩ（第１点灯信号φ１、第２点灯信号φＩ２、第３点灯信号φＩ３）および発光許可信号Ｅｎ（第１発光許可信号Ｅｎ１、第２発光許可信号Ｅｎ２、第３発光許可信号Ｅｎ３）を用いればよい。
さらに、４個以上の発光素子チップ５１を１組としてもよく、組数も任意に設定しうる。
【０１０７】
（第２の実施の形態）
図１０は第２の実施の形態における、発光素子ヘッド９０の構成を説明した概略図である。
第１の実施の形態と同じく、発光素子チップ５１が８個（＃１〜＃８）の場合を示す。ここでも、一例として２個を１組とする４組（Ａ〜Ｄ）に分けられている。
図３（ｂ）に示した第２の実施の形態との違いは、第１の実施の形態における第１点灯信号φＩ１と第２点灯信号φＩ２とを共通の点灯信号φＩとしていることにある。すなわち、点灯信号φＩが第１点灯信号バスライン２００を経由してすべての発光素子チップ５１に共通に供給されている。
【０１０８】
図１１は、図１０に示した発光素子ヘッド９０におけるＡ組の発光素子チップ５１（＃１および＃３）を例として組の動作を説明するタイムチャートである。
図１１に示す第２の実施の形態のタイムチャートと、図６に示す第１の実施の形態のタイムチャートの違いは、点灯信号φＩがすべての発光素子チップ５１に共通に供給されていることである。
このために、例えば、期間Ｔ（Ｌ1）において、発光素子チップ５１の＃１および＃３のそれぞれの発光サイリスタＬ1の点灯終了が、点灯信号φＩがＬレベルからＨレベルへと移行する時刻ｌとなる。この結果、＃１の発光サイリスタＬ1の点灯期間（時刻ｆから時刻ｌまでの期間）と＃３の発光サイリスタＬ1の点灯期間（時刻ｉから時刻ｌまでの期間）が異なることになる。すなわち、＃１の発光サイリスタＬ1の点灯期間が＃３の発光サイリスタＬ1の点灯期間より長いことになる。
【０１０９】
そこで、期間Ｔ（Ｌ2）では、第１発光許可信号Ｅｎ１と第２発光許可信号Ｅｎ２とがＬレベルになる期間を、期間Ｔ（Ｌ1）とは逆にしている。すなわち、期間Ｔ（Ｌ1）では、発光素子チップ５１（＃１、＃３）の番号順に、第１発光許可信号Ｅｎ１がＬレベルになる期間が先で、第２発光許可信号Ｅｎ２がＬレベルになる期間が後に設けられている。一方、期間Ｔ（Ｌ2）では、逆の番号順に、第２発光許可信号Ｅｎ２がＬレベルになる期間を先に、第１発光許可信号Ｅｎ１がＬレベルになる期間を後に設けられている。これにより、期間Ｔ（Ｌ2）では、発光素子チップ５１の＃３の発光サイリスタＬ2の点灯期間が＃１の発光サイリスタＬ2の点灯期間より長くなっている。
これにより、図１０に示す主走査方向に隣接する発光サイリスタ間で点灯期間が平均化され、形成された画像の品質劣化が防げる。
また、発光素子チップ５１の番号順に発光許可信号ＥｎのＬレベルの期間を設定したラインと、逆の番号順に発光許可信号ＥｎのＬレベルの期間を設定したラインとを繰り返すことで、副走査方向に隣接するライン間での点灯期間を平均化しても、形成された画像の品質劣化が防げる。
さらに、主走査方向および副走査方向の操作を組み合わせてもよい。
なお、図８および図９に示した発光素子チップ５１を３個とした場合にも、上記の方法が適用できる。
【０１１０】
図１２は第１の実施の形態における発光素子ヘッド９０での信号バスラインの数の削減効果を説明するための回路図である。ここでは、Ｍ×Ｎ個の発光素子チップ５１を配列するとして説明する。ＭおよびＮは１以上の整数である。
図１２（ａ）は、Ｍ×Ｎ個の発光素子チップ５１のうちＭ個を１組とし、Ｎ組で駆動した場合を示し、図１２（ｂ）は、Ｍ×Ｎ個の発光素子チップ５１を個別に駆動した場合を示す。発光素子チップ５１の駆動に必要なバスラインの内、第１クロック信号バスライン、電源バスライン、基準電位バスラインはすべての発光素子チップ５１で共通に用いるので図示していない。また、信号発生回路１１０も省略した。
【０１１１】
図１２（ａ）の組を構成して駆動した場合を説明する。
発光素子チップ５１の＃１１〜＃１ＭがＡ組、…、発光素子チップ５１の＃Ｎ１〜＃ＮＭがＮ組を構成する。
【０１１２】
発光素子ヘッド９０では、異なる組に対してＮ個の異なる第２クロック信号φ２（第２＿１クロック信号φ２＿１〜第２＿Ｎクロック信号φ２＿Ｎ第１点灯信号φＩ１〜第Ｎ点灯信号φＩＮ）が供給されている。なお、同じ組には同じ第２クロック信号φ２が供給されている。
一方、発光許可信号Ｅｎおよび点灯信号φＩとして、同じ組でも各発光素子チップ５１に異なる発光許可信号Ｅｎ（第１発光許可信号Ｅｎ１〜第Ｍ発光許可信号ＥｎＭ）および異なる点灯信号φＩ（第１点灯信号φＩ１〜第Ｍ点灯信号φＩＭ）が供給されている。
この場合、Ｍ×Ｎ個の発光素子チップ５１はすべて並行して発光制御され、発光素子チップ５１のそれぞれの発光サイリスタＬiのすべてが並行して制御されている。
【０１１３】
図１２（ａ）から分かるように、第２クロック信号φ２のための信号バスラインの数はＮ本、発光許可信号Ｅｎのための信号バスラインの数はＭ本、同じく点灯信号φＩのための信号バスラインの数はＭ本となる。第１クロック信号バスラインを加えて、信号バスラインの数は２Ｍ＋Ｎ＋１本になる。
【０１１４】
図１２（ｂ）の個別に駆動した場合を説明する。
ここで、個別に駆動するとは、時系列的にすべての発光素子チップ５１をそれぞれ番号順に動作させることをいう。さらに、発光素子チップ５１上の発光サイリスタＬiもそれぞれ番号順に動作させることをいう。したがって、個別に駆動した場合では、ある時点において、１つの発光素子チップ５１の１つの発光サイリスタＬiのみが、発光制御される。そして、１つの発光素子チップ５１の１つの発光サイリスタＬiの発光制御が終了すると、１つの発光素子チップ５１の次の発光サイリスタＬi+1の発光制御に移る。これを、すべての発光素子チップ５１に対して、発光素子チップ５１の順番で繰り返す。
【０１１５】
この場合、第２クロック信号φ２は、発光素子ヘッド９０上の各々の発光素子チップ５１における発光サイリスタＬiについて、点灯／非点灯の指定に対応したデータ列となる。一方、発光制御する発光素子チップ５１には、発光許可信号Ｅｎ（Ｌレベル）が設定されている。これにより、発光制御する発光素子チップ５１に第２クロック信号φ２が到達したとき、そのチップに対する点灯／非点灯の指定に対応したデータを取り込む。その他の発光素子チップ５１に対しては、発光許可信号ＥｎをＨレベルにし、データを取り込まない。
【０１１６】
この個別に駆動した場合では、第２クロック信号φ２および点灯信号φＩはすべての発光素子チップ５１で共通である。しかし、発光制御信号Ｅｎとしては、各発光素子チップ５１でそれぞれ異なるＭ×Ｎ個の発光制御信号Ｅｎ（第１発光制御信号Ｅｎ１〜第Ｍ×Ｎ発光制御信号ＥｎＭ×Ｎ）が用いられる。よって、発光制御信号バスライン数はＭ×Ｎ本となり、第１クロック信号バスライン、第２クロック信号バスラインおよび点灯信号バスラインを加えて、信号バスラインの数はＭ×Ｎ＋３本になる。
この結果、個別に駆動した場合に比べ、組を構成して駆動した場合に削減される信号バスラインの数はＭ×Ｎ−（２Ｍ＋Ｎ）＋２になる。
【０１１７】
図３に示した発光素子チップ５１が８個で２個を１組とした場合は、Ｍが２でＮが４であるので、信号バスラインの数は９本となる。一方、個別に駆動した場合は、信号バスラインの数は１１本である。したがって、組を構成して駆動した場合に削減される信号バスラインの数は２本になる。
次に、発光素子チップ１６個で２個を１組とした場合は、Ｍが２でＮが８であるので、信号バスラインの数は１３本となる。一方、個別に駆動した場合は、信号バスラインの数は１９本である。したがって、組を構成して駆動した場合に削減される信号バスラインの数は６本になる。
さらに、発光素子チップ５１が１１４個で２個を１組とした場合は、Ｍが２でＮが５７であるので、信号バスラインの数は６２本となる。一方、個別に駆動した場合は、信号バスライン数は１１７本となる。したがって、組を構成して駆動した場合に削減される信号バスラインの数は５５本になる。すなわち、発光素子チップの数が多くなると、信号バスラインの数は約半分になる。
【０１１８】
次に、第２の実施の形態における信号バスライン数の削減効果を説明する。
第２の実施の形態では、図１２（ａ）の組を構成して駆動した場合において、第１点灯信号φＩ１〜第Ｍ点灯信号φＩＭが共通の点灯信号φＩになる。これにより、第２クロック信号φ２のための信号バスラインの数はＮ本、発光許可信号Ｅｎのための信号バスラインの数はＭ本、同じく点灯信号φＩのためのバスラインは１本となる。よって、第１クロック信号バスラインを加えて、信号バスラインの数はＭ＋Ｎ＋２本になる。
一方、図１２（ｂ）の個別に駆動した場合は前述したと同じである。
この結果、個別に駆動した場合に比べ、組を構成して駆動した場合に削減される信号バスラインの数はＭ×Ｎ−（Ｍ＋Ｎ）＋１になる。
【０１１９】
図１０に示した発光素子チップ５１が８個で２個を１組とした場合は、Ｍが２でＮが４であるので、信号バスラインの数は８本となる。一方、個別に駆動した場合は、信号バスライン数は１１本である。したがって、組を構成して駆動した場合に削減される信号バスラインの数は３本になる。
次に、発光素子チップ１６個で２個を１組とした場合は、Ｍが２でＮが８であるので、信号バスラインの数は１２本である。一方、個別に駆動した場合は、信号バスラインの数は１９本である。したがって、組を構成して駆動した場合に削減される信号バスラインの数は７本になる。
さらに、発光素子チップ５１が１１４個で２個を１組とした場合は、Ｍが２でＮが５７であるので、信号バスラインの数は６１本となる。一方、個別に駆動した場合は、信号バスライン数は１１７本である。したがって、組を構成して駆動した場合に削減される信号バスラインの数は５６本になる。すなわち、発光素子チップの数が多くなると、信号バスラインの数は約半分になる。
なお、第１の実施の形態および第２の実施の形態のいずれにおいても、同じ組に属する発光素子チップ５１の数および組の数についての他の組合せについて、組を構成して駆動した場合信号バスラインの数などが同様に計算しうる。
【０１２０】
なお、図１２は、信号バスライン数の削減効果を示すことを目的とするため、Ｍ×Ｎ個の発光素子チップ５１を千鳥状に配列して示していない。しかし、Ｍ×Ｎ個の発光素子チップ５１を千鳥状に配列し、図１２に示した接続関係に基づいて信号バスラインを設ければ、図３に示したと同様の発光素子ヘッド９０となる。
【０１２１】
ここでは、１組の発光素子チップ５１の数をＭとしたが、組毎に属する発光素子チップ５１の数が異なってもよく、すべての組で発光素子チップ５１の数がＭ未満であってもよい。
また、本実施の形態では、発光素子チップ５１の発光サイリスタアレイ１０２、転送サイリスタアレイ１０３、発光制御サイリスタアレイ１０４、発光許可サイリスタＴｄなどが、１セット含まれる場合を示したが、複数のセットが含まれる場合であってもよい。
【０１２２】
なお、抵抗Ｒｐは寄生抵抗としたが、抵抗を設けてもよい。
また、本実施の形態では、アノード電極を基準電圧Ｖｓｕｂにしたｐｎｐｎ構造の３端子のサイリスタを発光サイリスタ、転送サイリスタ、発光制御サイリスタおよび発光許可サイリスタとした場合について説明した。一方、カソード電極を基準電位Ｖｓｕｂとしたｎｐｎｐ構造を有し、それぞれアノード電極、カソード電極およびゲート電極を備えた３端子のサイリスタを発光サイリスタ、転送サイリスタ、発光制御サイリスタおよび発光許可サイリスタとした場合でも、回路の極性を変更することによって用いうる。
【０１２３】
本実施の形態では、発光サイリスタＬ1、Ｌ2、Ｌ3、…を点灯／非点灯の制御対象として順番に指定する第１制御信号として第１クロック信号φ１を用い、制御対象として指定された発光サイリスタの点灯／非点灯を指示する第２制御信号としての第２クロック信号φ２を用いた。そして、第２クロック信号φ２に、発光サイリスタＬ1、Ｌ2、Ｌ3、…を点灯／非点灯の制御対象として順番に指定する第１制御信号としての役割も担わせていた。しかし、第１制御信号および第２制御信号は、これに限られるものではなく、複数のクロック信号を第１制御信号として用いてもよく、クロック信号とは別に第２制御信号を設けてもよい。
そして、図５に示した発光素子チップ５１の構成についても、これに限られるものではなく、発光サイリスタ、転送サイリスタ、発光制御サイリスタおよび発光許可サイリスタなどのそれぞれの接続関係およびそれらの配列を変更して用いてもよい。
【０１２４】
さらに、本実施の形態では、ＧａＡｓ系の半導体で構成していたが、これに限られるものではない。例えばＧａＰ等、イオン注入によるｐ型半導体，ｎ型半導体の製作が困難な化合物半導体を用いてもよい。
【図面の簡単な説明】
【０１２５】
【図１】本実施の形態が適用される画像形成装置の全体構成を示した図である。
【図２】本実施の形態が適用される露光装置の構成を示した図である。
【図３】発光素子チップの構成および、第１の実施の形態における発光素子ヘッドの構成を説明した概略図である。
【図４】発光素子ヘッドの回路図である。
【図５】発光素子チップの等価回路および平面レイアウトの概要を示した図である。
【図６】２個の発光素子チップを１組とした発光ヘッドにおける組としての動作を説明するタイムチャートである。
【図７】発光素子チップの動作を説明する状態遷移表である。
【図８】３個の発光素子チップを１組とした発光素子ヘッドの構成を説明した概略図である。
【図９】３個の発光素子チップを１組とした発光素子ヘッドにおける組としての動作を説明するタイムチャートである。
【図１０】第２の実施の形態における発光素子ヘッドの構成を説明した概略図である。
【図１１】第２の実施の形態における発光素子ヘッドにおける、発光素子チップの組の動作を説明するタイムチャートである。
【図１２】第１の実施の形態における発光素子ヘッドでの信号バスラインの数の削減効果を説明した図である。
【符号の説明】
【０１２６】
１…画像形成装置、１１，１１Ｙ，１１Ｍ，１１Ｃ，１１Ｋ…画像形成ユニット、１４…露光装置、５０…プリント基板、５１…発光素子チップ、９０…発光素子ヘッド、１０２…発光サイリスタアレイ、１０３…転送サイリスタアレイ、１０４…発光制御サイリスタアレイ、１０５…基板、１１０…信号発生回路
【図１】
2010115785.tif 000003
【図２】
2010115785.tif 000004
【図３】
2010115785.tif 000005
【図４】
2010115785.tif 000006
【図５】
2010115785.tif 000007
【図６】
2010115785.tif 000008
【図７】
2010115785.tif 000009
【図８】
2010115785.tif 000010
【図９】
2010115785.tif 000011
【図１０】
2010115785.tif 000012
【図１１】
2010115785.tif 000013
【図１２】
2010115785.tif 000014