(57)【要約】【課題】ボード上の内部クロックの周波数を簡単な構成で測定できるようにする。【解決手段】複数の内部クロックｃｋＸ，ｃｋＹを周波数カウンタなどでそのまま測定するのではなく、一方のクロックｃｋＸを被測定クロックとし、他方のクロックｃｋＹを基準クロックとして論理回路２に入力して所定の論理演算を行わせ、前記被測定クロックｃｋＸに同期した所定の分周比で分周した論理出力ｅｄｇｅｄｅｔを得る。さらにその分周した論理出力ｅｄｇｅｄｅｔの周波数をカウントするのではなく、マイクロプロセッサ３が、前記論理出力ｅｄｇｅｄｅｔを所定のサンプリングタイミングでサンプリングし、そのサンプリング結果から、アサートする確率Ｍを求め、前記基準クロックｃｋＸの周波数ｆ（ｃｋＸ）に、前記分周比およびこの確率Ｍから、被測定クロックｃｋＹの周波数ｆ（ｃｋＹ）をｆ（ｃｋＸ）＝２×Ｍ×ｆ（ｃｋＹ）から求める。【選択図】図１
2010060507.tif 000002
【特許請求の範囲】
【請求項１】
複数のクロックを使用する電子回路において、
前記複数のクロックの一方を被測定クロックとし、他方を基準クロックとして、それらの間で予め定める論理演算を行い、前記被測定クロックに同期した所定の分周比で分周した論理出力を導出する論理回路と、
前記論理出力を所定のサンプリングタイミングでサンプリングし、そのサンプリング結果から予め定める論理の出現確率を求め、前記基準クロックの周波数に、前記分周比および前記出現確率から、前記被測定クロックの周波数を求める演算手段とを含むことを特徴とする電子回路。
【請求項２】
前記論理回路は、
前記被測定クロックと基準クロックとの内の一方の入力をクロック入力として、それを１／４分周した、相互に位相が１８０°ずれた２相の信号を作成する２相波形発生器と、
前記２相の信号の一方をデータ入力とし、前記被測定クロックと基準クロックとの内の他方の入力をクロック入力として、そのタイミングでエッジ検出を行い、前記論理出力として出力するエッジ検出器とを備えて構成されることを特徴とする請求項１記載の電子回路。
【請求項３】
前記被測定クロックと基準クロックとの入力を入換える切換え手段をさらに備えることを特徴とする請求項２記載の電子回路。
【請求項４】
前記２相波形発生器は、縦属接続された２段のＤフリップフロップにインバータを備えて構成され、前記被測定クロックと基準クロックとの内の一方の入力が共に２つのＤフリップフロップのクロック入力端に与えられ、１段目のＤフリップフロップの出力が１つの相の信号として出力されるとともに、２段目のＤフリップフロップのデータ入力端に与えられ、２段目のＤフリップフロップの出力がもう１つの相の信号として出力されるとともに、前記インバータを介して１段目のＤフリップフロップのデータ入力端に与えられ、
前記エッジ検出器は、縦属接続された３段のＤフリップフロップに排他的論理和ゲートを備えて構成され、前記被測定クロックと基準クロックとの内の他方の入力が共に３つのＤフリップフロップのクロック入力端に与えられ、１段目のＤフリップフロップのデータ入力端には前記２相波形発生器からの２相の信号の一方が入力され、出力は２段目のＤフリップフロップのデータ入力端に与えられ、その出力は３段目のＤフリップフロップのデータ入力端に与えられるとともに、排他的論理和ゲートの一方の入力端に入力され、３段目のＤフリップフロップの出力は前記排他的論理和ゲートの他方の入力端に入力され、その出力が前記論理出力として出力されることを特徴とする請求項２または３記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の実装されたボードとして実現される電子回路に関し、特に検査工程などで、前記クロック信号の周波数を測定するための構成に関する。
【背景技術】
【０００２】
部品の実装の終わった前記ボードの検査工程などにおいて、実装されたチップの内部で生成され、ボード内で使用されているクロックが正しく動作しているかを確認するために、クロック周波数の測定が行われる。その測定は、通常はテスト回路によって当該クロックをチップの外に導き出し、それを周波数カウンタなどで直接測定することで行われる。特許文献１には、前記クロックを多段の遅延回路に通し、どの段からの出力のときに入れ替わりがあったかから、１サイクル分のパルス幅をカウンタでカウントすることが示されている。
【特許文献１】特開２００７−１２１０６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながらこれらの方法によれば、高速なクロックを、本来別の機能に使用している外部ピンを経由させて出力させることになり、テスト状態への切替に伴い、本来の機能に不都合を生じないような対策を講じたり、高速なクロックである場合には測定可能とするために負荷を減らすことも必要になり、結果として専用ピンに配線を準備しなければならなくなるという問題がある。また、自動検査装置における前記ボードの他の機能の検査と合わせて、一緒に行うことはできず、オシロスコープなどの高価で高機能な測定器を別途準備して、さらに合否の判定は作業者が行う必要があり、複雑で手間がかかるという問題もある。
【０００４】
そこで、測定回路をボードに実装し、測定結果のみを外部へ出力するようにすれば、そのような不具合を解消することができるようにも思われる。しかしながら、前記周波数カウンタによる方法は、高速なクロックをカウントするために、ハードウェアによる多ビットのカウンタが必要になる。また、特許文献１のように周期の逆数で求める方法においても、周期を高精度で測定するための基準遅延などを用いた大掛かりな仕組みを要する。したがって、何れの手法も、小さなチップに搭載したり、超高速な周波数に対して適用するには、得られる効果の割に、実装の負荷が大きいという問題がある。
【０００５】
本発明の目的は、内部クロックの周波数を簡単な構成で測定することができる電子回路を提供することである。
【課題を解決するための手段】
【０００６】
本発明の電子回路は、複数のクロックを使用する電子回路において、前記複数のクロックの一方を被測定クロックとし、他方を基準クロックとして、それらの間で予め定める論理演算を行い、前記被測定クロックに同期した所定の分周比で分周した論理出力を導出する論理回路と、前記論理出力を所定のサンプリングタイミングでサンプリングし、そのサンプリング結果から予め定める論理の出現確率を求め、前記基準クロックの周波数に、前記分周比および前記出現確率から、前記被測定クロックの周波数を求める演算手段とを含むことを特徴とする。
【０００７】
上記の構成によれば、ボードなどの電子回路において、内部クロックの周波数を測定するにあたって、その内部クロックを周波数カウンタなどでそのまま測定するのではなく、複数のクロックの内の一方を被測定クロックとし、他方を基準クロックとして、それらを論理回路に入力して予め定める論理演算を行わせ、前記被測定クロックに同期して、回路固有の所定の分周比で分周した論理出力を得る。さらに、その分周した論理出力の周波数をカウントするのではなく、演算手段が、前記論理出力を所定のサンプリングタイミングでサンプリングし、そのサンプリング結果から予め定める論理（アクティブ）の出現確率を求める。すると、２つの信号の周波数比がこの出現確率となって現れるので、前記演算手段は、前記基準クロックの周波数に、前記分周比およびこの出現確率から、前記被測定クロックの周波数を求めることができる。
【０００８】
したがって、ボードに実装するにあたって、高速なカウンタ或いは周期を高精度に求めるタイマーなどを用いるのではなく、自走するボード内の他のクロック（好ましくは、周波数が低く精度の高い周波数が既知のクロック）と、エッジまたはレベルを検出するだけの小規模な論理回路とによるハードウェアと、簡単なマイコン（演算手段）によるソフトウェアとの簡単な構成によって、周波数測定を実現することができる。
【０００９】
また、本発明の電子回路では、前記論理回路は、前記被測定クロックと基準クロックとの内の一方の入力をクロック入力として、それを１／４分周した、相互に位相が１８０°ずれた２相の信号を作成する２相波形発生器と、前記２相の信号の一方をデータ入力とし、前記被測定クロックと基準クロックとの内の他方の入力をクロック入力として、そのタイミングでエッジ検出を行い、前記論理出力として出力するエッジ検出器とを備えて構成されることを特徴とする。
【００１０】
上記の構成によれば、前記被測定クロックと基準クロックとの間に予め定める論理演算を行い、前記被測定クロックに同期した所定の分周比で分周した論理出力を得ることができる。
【００１１】
さらにまた、本発明の電子回路は、前記被測定クロックと基準クロックとの入力を入換える切換え手段をさらに備えることを特徴とする。
【００１２】
上記の構成によれば、前記被測定クロックと基準クロックとの内、高速側の信号を前記２相波形発生器に、低速側の信号を前記エッジ検出器に、それぞれクロック信号として入力しなければ、正しい測定を行えないので、周波数が既知の基準クロックに対して、被測定クロックのおおよその周波数も見当が付かない場合に、前記高速側のクロック入力と、低速側のデータ入力とを適宜切換えることで、得られた周波数から、前記被測定クロックに正しい方の周波数を求めることができる。
【００１３】
また、本発明の電子回路では、前記２相波形発生器は、縦属接続された２段のＤフリップフロップにインバータを備えて構成され、前記被測定クロックと基準クロックとの内の一方の入力が共に２つのＤフリップフロップのクロック入力端に与えられ、１段目のＤフリップフロップの出力が１つの相の信号として出力されるとともに、２段目のＤフリップフロップのデータ入力端に与えられ、２段目のＤフリップフロップの出力がもう１つの相の信号として出力されるとともに、前記インバータを介して１段目のＤフリップフロップのデータ入力端に与えられ、前記エッジ検出器は、縦属接続された３段のＤフリップフロップに排他的論理和ゲートを備えて構成され、前記被測定クロックと基準クロックとの内の他方の入力が共に３つのＤフリップフロップのクロック入力端に与えられ、１段目のＤフリップフロップのデータ入力端には前記２相波形発生器からの２相の信号の一方が入力され、出力は２段目のＤフリップフロップのデータ入力端に与えられ、その出力は３段目のＤフリップフロップのデータ入力端に与えられるとともに、排他的論理和ゲートの一方の入力端に入力され、３段目のＤフリップフロップの出力は前記排他的論理和ゲートの他方の入力端に入力され、その出力が前記論理出力として出力されることを特徴とする。
【００１４】
上記の構成によれば、前記２相波形発生器では、前記被測定クロックと基準クロックとの内の一方の入力をクロック入力として、それを１／４分周した、相互に位相が１８０°ずれた２相の信号を作成することができ、前記エッジ検出器は、その２相の信号の内の１つを、前記被測定クロックと基準クロックとの内の他方の入力でサンプリングした信号を作成し、前記論理出力として出力することができる。
【発明の効果】
【００１５】
本発明の電子回路は、以上のように、ボードなどの電子回路において、内部クロックの周波数を測定するにあたって、複数のクロックの内の一方を被測定クロックとし、他方を基準クロックとして、それらを論理回路に入力して予め定める論理演算を行わせ、前記被測定クロックに同期した所定の分周比で分周した論理出力を得て、さらに演算手段が、前記論理出力を所定のサンプリングタイミングでサンプリングし、そのサンプリング結果から予め定める論理（アクティブ）の出現確率を求め、前記基準クロックの周波数に、前記分周比およびこの出現確率から、前記被測定クロックの周波数を求める。
【００１６】
それゆえ、ボードに実装するにあたって、自走するボード内の他のクロックと、エッジまたはレベルを検出するだけの小規模な論理回路とによるハードウェアと、簡単なマイコン（演算手段）によるソフトウェアとの簡単な構成によって、周波数測定を実現することができる。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明の実施の一形態に係る電子回路であるボード１の電気的構成を示すブロック図である。このボード１は、画像形成装置などで使用され、このためその内部では高速の２つのクロックｃｋＸ、ｃｋＹが使用されている。なお、図１では、本発明に係る周波数測定の構成のみを示しているが、該ボード１には、画像形成のための本来の膨大な回路が実装されて、前記高速の２つのクロックｃｋＸ、ｃｋＹが内部を引回されており、図面の簡略化のためにこれらは省略しており、また前記周波数測定の構成の占める面積は、極僅かである。
【００１８】
出荷検査工程や、適宜自己診断を行う際に前記周波数測定のために、ボード１には、ＡＳＩＣなどから成り、前記２つのクロックｃｋＸ、ｃｋＹの一方を被測定クロックとし、他方を基準クロックとして、それらの間で予め定める論理演算を行い、前記被測定クロックに同期した所定の分周比で分周した論理出力を得る論理回路２と、前記論理出力を所定のサンプリングタイミングでサンプリングし、そのサンプリング結果から予め定める論理の出現確率を求め、前記基準クロックの周波数に、前記分周比および前記出現確率から、前記被測定クロックの周波数を求める演算手段であるマイクロプロセッサ３が搭載されている。そして、このボード１には、前記出荷検査工程では、外部から前記マイクロプロセッサ３にテストツール４が接続され、自己診断の際には、前記マイクロプロセッサ３は図示しないシステム制御回路との間でテスト信号（トリガ）および測定結果の通信を行う。なお、このボード１が適宜自己診断を行わず、周波数測定が前記出荷検査工程のみで行われる場合には、必ずしもマイクロプロセッサ３もボード１上に実装しておく必要はなく、テストツール４側に設けられてもよい。
【００１９】
前記論理回路２は、前記マイクロプロセッサ３からの切換え信号に応答して前記２つのクロックｃｋＸ、ｃｋＹの一方を選択して被測定クロックとする第１の切換え器２１と、他方を選択して基準クロックとする第２の切換え器２２と、前記第１の切換え器２１で選択された被測定クロックが入力され、それを１／４分周した、相互に位相が１８０°ずれた２相の信号を作成する２相波形発生器２３と、前記２相波形発生器２３からの２相の信号ｐｈＡ，ｐｈＢの内の一方を選択する第３の切換え器２４と、前記第３の切換え器２４からの出力をデータ入力とし、前記第２の切換え器２２で選択された基準クロックをクロック入力として、そのタイミングでエッジ検出を行い、論理出力ｅｄｇｅｄｅｔとして出力するエッジ検出器２５とを備えて構成される。
【００２０】
図２は、前記２相波形発生器２３の一構成例を示すブロック図である。この２相波形発生器２３は、縦属接続された２段のＤフリップフロップ２３１，２３２にインバータ２３３を備えて構成され、前記第１の切換え器２１で選択された被測定クロックｃｋが、共に２つのＤフリップフロップ２３１，２３２のクロック入力端に与えられ、１段目のＤフリップフロップ２３１の出力が１つの相の分周信号ｐｈＡとして出力されるとともに、２段目のＤフリップフロップ２３２のデータ入力端に与えられ、２段目のＤフリップフロップの出力がもう１つの相の分周信号ｐｈＢとして出力されるとともに、前記インバータ２３３を介して１段目のＤフリップフロップ２３１のデータ入力端に与えられる。したがって、この２相波形発生器２３は、前記のようにクロックｃｋを分周して、１／４周波数で、相互に位相が１８０°ずれた２相の分周信号ｐｈＡ，ｐｈＢを生成する。前記クロックｃｋをクロックｃｋＸとした場合の分周信号ｐｈＡ，ｐｈＢを、図３に示す。
【００２１】
また、図４は、前記エッジ検出器２５の一構成例を示すブロック図である。このエッジ検出器２５は、縦属接続された３段のＤフリップフロップ２５１，２５２，２５３に、排他的論理和ゲート２５４を備えて構成され、前記第２の切換え器２２で選択された基準クロックｃｋが共に３つのＤフリップフロップ２５１，２５２，２５３のクロック入力端に与えられ、１段目のＤフリップフロップ２５１のデータ入力端には前記２相波形発生器２３からの２相の分周信号ｐｈＡ，ｐｈＢの一方ｐｈが入力され、出力は２段目のＤフリップフロップ２５２のデータ入力端に与えられ、その出力は３段目のＤフリップフロップ２５３のデータ入力端に与えられるとともに、排他的論理和ゲート２５４の一方の入力端に入力され、３段目のＤフリップフロップ２５３の出力は前記排他的論理和ゲート２５４の他方の入力端に入力され、その出力が前記論理出力ｅｄｇｅｄｅｔとして出力される。前記基準クロックｃｋをクロックｃｋＹとし、分周信号ｐｈＡを信号ｐｈとした場合の論理出力ｅｄｇｅｄｅｔを、前記図３に示す。
【００２２】
このエッジ検出器２５では、クロックｃｋによるダブルラッチによって、入力信号ｐｈの非同期メタステーブルを除去し、その後に波形の変化を検出する排他的論理和ゲート２５４およびＤフリップフロップ２５３が続く。そして、図３で示すように、クロックｃｋの１周期の間に入力波形ｐｈの変化があれば、論理出力ｅｄｇｅｄｅｔは１周期分だけアクティブになる。図３は、クロックｃｋＸとｃｋＹとが同周波数の例であるが、２相波形発生器２３でクロックｃｋＸから生成した信号ｐｈＡに着目すれば、それをクロックｃｋＹでエッジ検出すると、論理出力ｅｄｇｅｄｅｔは２回に１回アクティブになる。これは、２相波形発生器２３がクロックｃｋＸを４分周し、その両方向エッジをエッジ検出器２５が検出することで×２倍になるためである。
【００２３】
したがって、これらの２相波形発生器２３およびエッジ検出器２５によって、マイクロプロセッサ３での被測定クロックｃｋＸの推定周波数ｆ（ｃｋＸ）は、基準クロックｃｋＹの推定周波数をｆ（ｃｋＹ）、前記マイクロプロセッサ３が任意の予め定める周期で論理出力ｅｄｇｅｄｅｔをモニタし、アサートする確率をＭ（％）とすると、
ｆ（ｃｋＸ）＝２×Ｍ×ｆ（ｃｋＹ）                              ・・・（１）
から求めることができる。ここで、論理出力ｅｄｇｅｄｅｔがアサートする確率というのは、前記マイクロプロセッサ３のソフトウェアが任意の周期で論理出力ｅｄｇｅｄｅｔの入力端子のレベルをサンプリングして、アクティブ（アサート）となる回数と非アクティブ（ネゲート）となる回数とを計数し、それらの比率を計算することによって求められる。
【００２４】
以上のように、本実施の形態では、複数のクロックｃｋＸ，ｃｋＹを使用するボード１上で、それらの内部クロックｃｋＸ，ｃｋＹの周波数を測定するにあたって、それらの内部クロックｃｋＸ，ｃｋＹを周波数カウンタなどでそのまま測定するのではなく、それらの内の一方のクロックｃｋＸを被測定クロックとし、他方のクロックｃｋＹを基準クロックとして、それらを論理回路２に入力して予め定める論理演算を行わせ、前記被測定クロックｃｋＸに同期した所定の分周比で分周した論理出力ｅｄｇｅｄｅｔを得る。さらにその分周した論理出力ｅｄｇｅｄｅｔの周波数をカウントするのではなく、マイクロプロセッサ３が、前記論理出力ｅｄｇｅｄｅｔを所定のサンプリングタイミングでサンプリングし、そのサンプリング結果から、アサートする確率Ｍを求め、前記基準クロックｃｋＸの周波数ｆ（ｃｋＸ）に、前記分周比およびこの確率Ｍから、前記式１に基づいて被測定クロックｃｋＹの周波数ｆ（ｃｋＹ）を求める。
【００２５】
したがって、周波数測定のための構成をボード１に実装するにあたって、高速なカウンタ或いは周期を高精度に求めるタイマーなどを用いるのではなく、自走するボード内の他のクロック（好ましくは、周波数が低く精度の高いクロック）と、エッジまたはレベルを検出するだけの小規模な論理回路２とによるハードウェアと、自身のペースで低速でサンプリングする簡単なマイクロプロセッサ３によるソフトウェアとの非常に簡単な構成によって実現することができる。また、高周波のクロックｃｋＸ，ｃｋＹ自体を外部へ取出すのではなく、測定のトリガとなる制御信号や測定結果を取出すことができればよく、これらの信号はボード１に設けられる他の端子を時分割で併用することができ、測定用に引き出すピンや共用ピンの問題をなくすこともできる。
【００２６】
ここで、本実施の形態では、２つのクロックｃｋＸ，ｃｋＹの相対値を測定するもので、それぞれのクロックの不良率が±１％とすると、双方が同時に不良になる確率は、０．０１％となる。しかも、２つのクロックｃｋＸ，ｃｋＹに＋−が同じ方向で、同じ％の誤差が現れて、前記の測定結果が正しいものとして認識されてしまう可能性も皆無に等しい。したがって、その測定結果がクロックｃｋＸに規定されている周波数の正常範囲から外れている場合には、マイクロプロセッサ３は、クロックｃｋＸ，ｃｋＹのいずれかに異常が発生しているものと判定することができる。
【００２７】
ところで、上述のような２相波形発生器２３およびエッジ検出器２５は、ｆ（ｃｋＸ）≧２×ｆ（ｃｋＹ）の領域では、確率値が正しくなくなる。図５は、被測定クロックｃｋＸと、それから２相波形発生器２３で得られる分周信号ｐｈＡ，ｐｈＢと、その分周信号ｐｈＡ，ｐｈＢのエッジ検出器２５による検出結果を示す波形図である。この図５の例では、エッジ検出器２５の検出周期、すなわち基準クロックｃｋＹの周期が、被測定クロックｃｋＸの周期Ｔの１倍、２倍、４倍の例を示している。この図５で示すように、基準クロックｃｋＹの１周期の中に、被測定クロックｃｋＸから得た分周信号ｐｈＡのエッジが２回発生することがあると、エッジの有無が判定できず、したがって前述のようにｆ（ｃｋＸ）≧２×ｆ（ｃｋＹ）の領域では、確率値が正しくなくなる。
【００２８】
そこで本実施の形態では、２相波形発生器２３とエッジ検出器２５とにそれぞれ入力する被測定クロックｃｋＸと基準クロックｃｋＹとを、第１および第２の切換え器２１，２２によって相互に入換えられるようにするとともに、２相波形発生器２３からの２相の分周信号ｐｈＡ，ｐｈＢのいずれをエッジ検出器２５に入力するかを選択する第３の切換え器２３を設けている。図１の構成は一例であり、第１および第２の切換え器２１，２２の代わりに２相波形発生器２３およびエッジ検出器２５の組を２つ準備して、同時にエッジ検出を行ってもよく、また第３の切り替え器２４の代わりに２相波形発生器２３の分周信号ｐｈＡ，ｐｈＢの出力にそれぞれ別のエッジ検出器２５を接続して同時にエッジの調査を行ってもよい。
【００２９】
したがって、マイクロプロセッサ３は、僅か１つの入力から、論理出力ｅｄｇｅｄｅｔがアサートされている確率Ｍを計算するにあたって、前記のように確率値が正しくなくなるｆ（ｃｋＸ）≧２×ｆ（ｃｋＹ）の領域でも、第１および第２の切換え器２１，２２によって、クロックｃｋＸ，ｃｋＹを入換えることで、正しい確率値を求めることができる。すなわち、切換え器２１，２２での選択によって、必ずどちらかは正常な確率値が得られ、測定周波数倍率に対して特に制限を設けなくて済む。
【００３０】
ここで、前記式１と、
ｆ（ｃｋＹ）＝２×Ｍ×ｆ（ｃｋＸ）                              ・・・（２）
とすると、以下のような３つのシーケンスによって、安全に正しい周波数を推定できる。また、クロックｃｋＸ，ｃｋＹ共に、切換え器２４を切換えて、分周信号ｐｈＡ，ｐｈＢの両方から算出できるので、そのときの確率ＭをそれぞれｐＸＹＡ，ｐＸＹＢ，ｐＹＸＡ，ｐＹＸＢとする。すなわち、たとえばｐＸＹＡは、切換え器２１をクロックｃｋＸに、切換え器２２をクロックｃｋＹに、切換え器２４を分周信号ｐｈＡに切換えた場合にサンプリングで求まった確率値Ｍを表し、ｐに続く３つの英数字が前記各切換え器２１，２２，２４の切換え態様を表す。すなわち、式で表現すれば、
ｆ（ｃｋＸ）＝２×ｐＸＹ{ＡまたはＢ}×ｆ（ｃｋＹ）              ・・・（３）
となる。
【００３１】
先ず第１は、ｐＸＹＡ≒ｐＸＹＢ，ｐＹＸＡ≒ｐＹＸＢで、かつｐＸＹ×ｐＹＸ≒１／４が得られている場合。ここで、前述のようにｆ（ｃｋＸ）≧２×ｆ（ｃｋＹ）の領域では、サンプリングがうまくいかず、確率値Ｍが安定せず、間違って計数され、これに対して、周波数ｆ（ｃｋＸ）と周波数ｆ（ｃｋＹ）とが近接していると、ｆ（ｃｋＸ）＜２×ｆ（ｃｋＹ）が成り立ち、またｆ（ｃｋＹ）＜２×ｆ（ｃｋＸ）も成り立つので、ｐＸＹもｐＹＸも正しい確率値を示す。式で表すと、
ｆ（ｃｋＸ）＝２×ｐＸＹ×ｆ（ｃｋＹ）                          ・・・（４）
かつ
ｆ（ｃｋＹ）＝２×ｐＹＸ×ｆ（ｃｋＸ）                          ・・・（５）
となる。この２式の方程式を解けば、１＝２×２×ｐＸＹ×ｐＹＸから、前記ｐＸＹ×ｐＹＸ≒１／４になる。
【００３２】
このケースでは周波数の比が１に近く、切換え器２１，２２の両方および切換え器２３の両方の推定結果が照合されていて、最も信頼性の高い状態である。結果としての周波数比は、たとえば、
ｆ（ｃｋＸ）／ｆ（ｃｋＹ）
＝２×（ｐＸＹＡ＋ｐＸＹＢ＋１／（４×ｐＹＸＡ）＋１／（４×ｐＹＸＢ））／４
・・・（６）
のように、それぞれの推定値の平均値を用いる。
【００３３】
第２は、ｐＸＹＡ≒ｐＸＹＢで、かつｐＸＹ≦１／２である場合。このケースは、クロックｃｋＸの周波数がクロックｃｋＹに対して低めの場合であるが、切換え器２４の切換えによる２つの結果が照合できており、信頼性は確保されている。結果としての周波数比は、たとえば、
ｆ（ｃｋＸ）／ｆ（ｃｋＹ）＝２×（ｐＸＹＡ＋ｐＸＹＢ）／２      ・・・（７）
のように、それぞれの推定値の平均値を用いる。
【００３４】
第３は、ｐＹＸＡ≒ｐＹＸＢで、かつｐＹＸ≦１／２である場合。このケースはクロックｃｋＸの周波数がクロックｃｋＹに対して高めの場合であるが、切換え器２４の２つの結果が照合できており、信頼性は確保されている。結果としての周波数比は、たとえば、
ｆ（ｃｋＸ）／ｆ（ｃｋＹ）
＝２×（１／（４×ｐＹＸＡ）＋１／（４×ｐＹＸＢ））／２        ・・・（８）
のように、それぞれの推定値の平均値を用いる。
【００３５】
こうして、前記ｆ（ｃｋＸ）≧２×ｆ（ｃｋＹ）であっても、ｆ（ｃｋＹ）＜２×ｆ（ｃｋＸ）は満足できるので、前記切換え器２１，２２でクロックｃｋＸ，ｃｋＹを入換えることで、それらのクロックｃｋＸ，ｃｋＹは、どのような周波数関係であっても、測定可能である。また、周波数の高低が既知でなくても、前記切換え器２１，２２で切換えて前記第１〜第３の条件で判別すれば、周波数の高低も含めて、クロックｃｋＸ，ｃｋＹの内の周波数が既知の一方から、他方の周波数を判別することができる。
【００３６】
また、切換え器２４によって、分周信号ｐｈＡ，ｐｈＢの切換えを行い、得られた結果を比較することで、その得られた結果自体が正しいのかを確認（検算）することができる。この確認（検算）処理は、マイクロプロセッサ３でのサンプリング処理に、上述のように確率的要素を含むので、何回トライアル（検算）をするべきかの指針として用いることができる。すなわち、分周信号ｐｈＡを用いた場合と、分周信号ｐｈＢを用いた場合とで、求められた被測定クロックｃｋＸの周波数が所定の範囲に収まるようになれば、その測定結果が正しいものとし、その所定の範囲に収まるまで、トライアル（検算）を繰返す。
【００３７】
こうして、前記被測定クロックｃｋＸと基準クロックｃｋＹとの入力を入換える切換え器２１，２２をさらに設けることで、前記２つのクロックｃｋＸ，ｃｋＹの内、高速側の信号を前記２相波形発生器２３に、低速側の信号を前記エッジ検出器２５に、それぞれクロック信号ｃｋとして入力できるので、正しい測定を行うことができるとともに、周波数が既知の基準クロックｃｋＹに対して、被測定クロックｃｋＸのおおよその周波数も見当が付かない場合に、前記高速側のクロック入力と、低速側のデータ入力とを適宜切換えることで、得られた周波数から、前記被測定クロックｃｋＸに正しい方の周波数を求めることができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の一形態に係る電子回路であるボードの電気的構成を示すブロック図である。
【図２】前記ボードにおける２相波形発生器の一構成例を示すブロック図である。
【図３】前記２相波形発生器およびエッジ検出器の動作を説明するための波形図である。
【図４】前記ボードにおけるエッジ検出器の一構成例を示すブロック図である。
【図５】前記２相波形発生器およびエッジ検出器の不具合動作を説明するための波形図である。
【符号の説明】
【００３９】
１    ボード
２    論理回路
３    マイクロプロセッサ
４    テストツール
２１    第１の切換え器
２２    第２の切換え器
２３    ２相波形発生器
２３１，２３２；２５１，２５２，２５３    Ｄフリップフロップ
２３３  インバータ
２４    第３の切換え器
２５    エッジ検出器
２５４  排他的論理和ゲート
【図１】
2010060507.tif 000003
【図２】
2010060507.tif 000004
【図３】
2010060507.tif 000005
【図４】
2010060507.tif 000006
【図５】
2010060507.tif 000007