(57)【要約】【課題】、複数のエンコーダからそれぞれ出力されるアナログ周期信号をデジタル信号に変換し、効率良く単一の処理回路で処理できるエンコーダ用信号処理回路を提供すること。【解決手段】エンコーダ１０、２０からそれぞれ出力されるアナログ周期信号を処理部３０１において選択的に切替えて処理して変位情報を生成し、該生成した変位情報を変位情報表示部４０に出力する。タイミング制御部３０２は、処理部３０１がエンコーダ１０、２０からそれぞれ出力されるアナログ周期信号の生成処理内容を選択的に切替えて処理し取得するタイミングの制御を行う。【選択図】図１
2010249570.tif 000002
【特許請求の範囲】
【請求項１】
スケールと検出器との相対変位を検出し該検出した相対変位に応じた少なくとも２相の周期信号を出力する複数のエンコーダからのそれぞれの前記少なくとも２相の周期信号を処理するエンコーダ用信号処理回路であって、
前記複数のエンコーダからのそれぞれの前記少なくとも２相の周期信号を選択的に取得し、該取得した少なくとも２相の周期信号に基づく変位情報の生成処理内容を選択的に切替えて処理し出力する処理部と、
前記処理部内の時系列制御を行うタイミング制御部と、
を具備することを特徴とするエンコーダ用信号処理回路。
【請求項２】
前記タイミング制御部は、前記複数のエンコーダからの何れかの前記少なくとも２相の周期信号の振幅が変化した場合に、該振幅の変化があった少なくとも２相の周期信号を取得するように前記切り替え指示を行うことを特徴とする請求項１に記載のエンコーダ用信号処理回路。
【請求項３】
前記処理部は、アナログ値をデジタル値へ変換するＡ/Ｄ変換部と、逓倍処理部とを有し、
前記デジタル値の変動を取得し、変動がある時は逓倍処理部にて逓倍処理を行い、変動がない時は、一つ前のタイミングの値を出力することを特徴とする請求項２に記載のエンコーダ用信号処理回路。
【請求項４】
前記タイミング制御部は、前記複数のエンコーダからの何れかの前記少なくとも２相の周期信号出力の変動幅を比較し、前記変動幅の大きい少なくとも２相の周期信号を優先的に取得するように前記切り替え指示を行うことを特徴とする請求項１乃至３の何れか1項に記載のエンコーダ用信号処理回路。
【請求項５】
前記タイミング制御部は、外部指令に基づき前記複数のエンコーダからのそれぞれの前記少なくとも２相の周期信号を選択的に取得するように前記切り替え指示を行うことを特徴とする請求項１乃至４の何れか１項に記載のエンコーダ用信号処理回路。
【請求項６】
前記処理部は、前記取得した少なくとも２相の周期信号が何れのエンコーダから取得したものであるかを識別し、該識別の結果を前記変位情報に付加して出力することを特徴とする請求項１乃至５の何れか１項に記載のエンコーダ用信号処理回路。
【請求項７】
前記処理部は、前記識別の結果が付加された変位情報を単線にて出力することを特徴とする請求項６に記載のエンコーダ用信号処理回路。
【請求項８】
前記処理部は、所定のエンコーダから取得した少なくとも２相の周期信号と前記所定のエンコーダから前回取得した少なくとも２相の周期信号との位相差を前記変位情報として算出することを特徴とする請求項１乃至７の何れか１項に記載のエンコーダ用信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のエンコーダからの信号を処理するエンコーダ用信号処理回路に関する。
【背景技術】
【０００２】
エンコーダは、移動体の変位に伴って、互いに位相の異なる少なくとも２相のアナログ周期信号を発生するようにしたものである。エンコーダから出力される少なくとも２相のアナログ周期信号はエンコーダ用信号処理回路に入力され、このエンコーダ用信号処理回に入力される互いに位相の異なる少なくとも２相のアナログ周期信号基づいて、移動体の進行方向、位置、変位、速度等を測定することができる。このエンコーダを複数個設け、複数のエンコーダからの信号を、１つのエンコーダ用信号処理回路にて処理するエンコーダ用信号処理回路について、例えば特許文献1に開示がなされている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−１３９９６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に示されるエンコーダ用信号処理回路は、複数のエンコーダ（位置センサ）から出力される少なくとも２相のアナログ周期信号を１つのエンコーダ用信号処理回路で処理している。ここで、特許文献１に示される従来のエンコーダ用信号処理回路では、例えば、移動体が２方向に移動する場合、それぞれのエンコーダからの出力信号の時間的同一性を保証するため、同一のサンプルホールドタイミングにおいて、サンプルホールドタイミング指令を受け、入力切替えタイミング指令により切り替えながら、各エンコーダからの出力信号をサンプルホールド間毎に全て取得するものである。このため、特許文献１にあるようなエンコーダからの出力信号を順次処理する構成では、エンコーダの数の増加に伴って、全エンコーダの信号処理時間が増加してしまう。したがって、個々のエンコーダ信号の処理能力を低下させることなく、複数のエンコーダの信号を１つのエンコーダ用信号処理回路で処理するには、エンコーダ数の増加に伴って、使用するＩＣ等をより高速な処理が可能な高性能のものとする必要がある。
【０００５】
本発明は、上記の事情に鑑みてなされたもので、複数のエンコーダからそれぞれ出力されるアナログ周期信号をデジタル信号に変換し、効率良く単一の処理回路で処理できるエンコーダ用信号処理回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために、本発明の第１の態様のエンコーダ用信号処理回路は、スケールと検出器との相対変位を検出し該検出した相対変位に応じた少なくとも２相の周期信号を出力する複数のエンコーダからのそれぞれの前記少なくとも２相の周期信号を処理するエンコーダ用信号処理回路であって、前記複数のエンコーダからのそれぞれの前記少なくとも２相の周期信号を選択的に取得し、該取得した少なくとも２相の周期信号に基づく変位情報の生成処理内容を選択的に切替えて処理し出力する処理部と、前記処理部内の時系列制御を行うタイミング制御部とを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、複数のエンコーダからそれぞれ出力されるアナログ周期信号をデジタル信号に変換し、効率良く単一の処理回路で処理できるエンコーダ用信号処理回路を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態に係るエンコーダ用信号処理回路を含むエンコーダシステムの構成を示す図である。
【図２】処理部の詳細な構成を示す図である。
【図３】本発明の一実施形態における複数のエンコーダからのアナログ周期信号を１つの信号処理回路によって処理するためのタイミング制御について示すフローチャートである。
【図４】変位情報のシリアル通信時におけるデータフォーマットの例を示す図である。
【図５】本発明の一実施形態における変形例のタイミング制御について示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施形態を説明する。  
図１は、本発明の一実施形態に係るエンコーダ用信号処理回路を含むエンコーダシステムの構成を示す図である。図１に示すエンコーダシステムは、複数のエンコーダ１０、２０と、エンコーダ用信号処理回路３０と、変位情報表示部４０とを有している。ここで、本実施形態におけるエンコーダ用信号処理回路（以下、単に信号処理回路とする）３０は、複数のエンコーダ（図１では２個）１０、２０からそれぞれ個別に出力されるアナログ周期信号を個別に処理する回路である。
【００１０】
図１において、エンコーダ１０、エンコーダ２０はそれぞれがスケールとエンコーダヘッドとを有している。エンコーダ１０のスケール１０１はエンコーダヘッド１０２内の検出器１０２１に対して相対変位が可能なように移動体に取り付けられている。また、エンコーダ２０のスケール２０１はエンコーダヘッド２０２内の検出器２０２１に対して相対変位が可能なように移動体に取り付けられている。スケール１０１、２０１は、それぞれ、所定周期のパターン（光学的パターン、磁気的パターン、静電的パターン等）が形成されている。エンコーダヘッド１０２、２０２は、それぞれ、対応するスケールとの相対変位によるパターン変化を光学的、磁気的、静電的等の手法によって検出するための検出器１０２１、２０２１を有し、検出したパターン変化に応じた信号を処理して所定の位相差を有する少なくとも２相のアナログ周期信号を出力する。この２相のアナログ周期信号の位相差はスケール１０１、２０１に形成されたパターン等の条件によって変化するものである。
【００１１】
ここで、本実施形態においてはエンコーダ１０とエンコーダ２０とで異なるアナログ周期信号を出力させることが可能である。例えば、スケール１０１とスケール２０１とにそれぞれ形成するパターンの周期を異ならせることにより、エンコーダヘッド１０２、２０２からそれぞれ出力されるアナログ周期信号の周期（移動体の位置検出の際の分解能に対応する）を異ならせることが可能である。また、エンコーダヘッド１０２の検出器１０２１に対するスケール１０１の変位方向とエンコーダヘッド２０２の検出器２０２１に対するスケール２０１の変位方向とを異ならせることにより、それぞれの方向の変位に対応したアナログ周期信号を得ることが可能である。
【００１２】
信号処理回路３０は、処理部３０１と、タイミング制御部３０２とを有している。  
処理部３０１は、タイミング制御部３０２からの指示に従って、エンコーダヘッド１０２、２０２からそれぞれ出力されるアナログ周期信号をデジタル信号として取得し、取得したデジタル信号を処理して変位情報として出力する。この処理部３０１の詳細については後述する。タイミング制御部３０２は、処理部３０１内におけるアナログ周期信号の時系列処理のために、処理部３０１が取得するアナログ周期信号の切り替え指示を行う。
【００１３】
変位情報表示部４０は、信号処理回路３０の処理部３０１から出力された変位情報を視認可能な形態で表示する。なお、変位情報表示部４０の代わりに変位情報を記憶する記憶部等を設けるようにしても良い。
【００１４】
次に、処理部３０１についてさらに説明する。図２は、処理部３０１の詳細な構成を示す図である。なお、図２は、各エンコーダがそれぞれ２相のアナログ周期信号を出力する場合の構成を示している。
【００１５】
図２に示すように、処理部３０１は、Ａ/Ｄ変換部３０１１、３０１２と、スイッチ３０１３、３０１４と、変位情報算出部３０１５とを有している。
【００１６】
Ａ/Ｄ変換部３０１１は、エンコーダ１０のエンコーダヘッド１０２から入力される２相のアナログ周期信号における同時点のアナログ周期信号を所定期間毎にサンプル及びホールドし、ホールドした同時点のアナログ周期信号をデジタル信号へ変換する。また、Ａ/Ｄ変換部３０１２は、エンコーダ２０のエンコーダヘッド２０２から入力される２相のアナログ周期信号における同時点のアナログ周期信号を所定期間毎にサンプル及びホールドし、ホールドした同時点のアナログ周期信号をデジタル信号へ変換する。
【００１７】
ここで、Ａ/Ｄ変換部３０１１、３０１２は、それぞれ１つのＡ/Ｄ変換回路によって２相のアナログ周期信号をデジタル化することが可能になされている。このための回路構成として、例えば、Ａ/Ｄ変換部３０１１、３０１２は、２相のアナログ周期信号のうちの一方を遅延する遅延回路を有している。このような構成において、Ａ/Ｄ変換部３０１１、３０１２は、まず遅延回路を通らない側のアナログ周期信号をデジタル化して出力した後、遅延回路を通った側のアナログ周期信号をデジタル化して出力する。勿論、Ａ/Ｄ変換部３０１１、３０１２が、２つずつのＡ/Ｄ変換回路を有していてそれぞれが独立してＡ/Ｄ変換を行うように構成しても良い。
【００１８】
スイッチ３０１３は、タイミング制御部３０２からの切り替え信号に従ってオン・オフするスイッチである。スイッチ３０１３がオンのときにＡ/Ｄ変換部３０１１で取得されたＡＤ変換値が変位情報算出部３０１５とタイミング制御部３０２とに入力される。また、スイッチ３０１４は、タイミング制御部３０２からの切り替え信号に従ってオン・オフするスイッチである。スイッチ３０１４がオンのときにＡ/Ｄ変換部３０１２で取得されたＡＤ変換値が変位情報算出部３０１５とタイミング制御部３０２とに入力される。
【００１９】
変位情報算出部３０１５は、スイッチ３０１３又はスイッチ３０１４を介して入力されたデジタル信号に基づいてエンコーダ１０に対応した変位情報又はエンコーダ２０に対応した変位情報をそれぞれ算出する。
【００２０】
変位情報算出部３０１５における変位情報の算出手法について例示する。変位情報は、Ａ/Ｄ変換部に入力される２相のアナログ周期信号の位相変化から求めることが可能である。即ち、スケールと検出器との間に相対変位があるときには、そのときの相対変位量に応じてＡ/Ｄ変換部で取得されるＡＤ変換値の大きさ（ＡＤ変換部に入力されるアナログ周期信号の振幅値に対応する）が変化する。上述したように、２相のアナログ周期信号の間には所定の位相差（例えば９０°）が生じるようになされている。したがって、２相のアナログ周期信号の１周期をＮ（Ｎは２以上の整数）個の角度領域に等分しておけば、Ａ/Ｄ変換部からの２相のアナログ周期信号のそれぞれに対応したＡＤ変換値がＮ個の角度領域のどの角度領域に属しているかを判定することができる。このようにしてＡＤ変換値を角度情報に変換する。この角度情報の時間変化は、Ａ/Ｄ変換部に入力される２相のアナログ周期信号の位相変化に対応しており、この角度情報の時間変化（位相差情報）を変位情報として用いる。この位相差情報は、あるエンコーダから取得されたＡＤ変換値に基づく角度情報とそのエンコーダと同一のエンコーダから前回取得されたＡＤ変換値に基づく角度情報との差分を算出することにより求めることができる。なお、前回の角度情報は位相差情報が算出される度にエンコーダ毎に更新されるものである。例えば、エンコーダ１０に関する位相差情報が求められた場合には、エンコーダ１０に係る前回の角度情報のみが更新され、エンコーダ２０に係る前回の角度情報については更新されない。
【００２１】
以上説明した変位情報の算出手法は一例である。本実施形態においては上述したもの以外の各種の手法によって変位情報を算出することが可能である。例えば、信号処理回路３０に逓倍処理部を持たせ、逓倍処理部による逓倍処理によって変位情報を算出するようにしても良い。
【００２２】
以下、本実施形態における複数のエンコーダからのアナログ周期信号を１つの信号処理回路３０によって処理するためのタイミング制御について説明する。図３は、このタイミング制御について示すフローチャートである。本実施形態では、エンコーダ１０とエンコーダ２０のうちで相対変位の発生している側を優先して信号処理を行う。
【００２３】
図３において、信号処理回路３０のタイミング制御部３０２は、Ａ/Ｄ変換部３０１１からのＡＤ変換値を取得するべく、スイッチ３０１３を一定時間オンするように切り替え信号を出力する（ステップＳ１）。ここで、スイッチ３０１３をオンする時間は、Ａ/Ｄ変換部３０１１から２相のアナログ周期信号のそれぞれに対応したＡＤ変換値を取得できる程度の時間である。これにより、Ａ/Ｄ変換部３０１１からのＡ/Ｄ変換値がタイミング制御部３０２と変位情報算出部３０１５とに入力される。
【００２４】
次に、タイミング制御部３０２は、ステップＳ１において取得したＡ/Ｄ変換部３０１１からのＡＤ変換値が、Ａ/Ｄ変換部３０１１から前回取得したＡＤ変換値に対して変化しているか否かを判定する（ステップＳ２）。ステップＳ２の判定において、Ａ/Ｄ変換部３０１１からのＡＤ変換値が前回から変化している場合に、タイミング制御部３０２は、変位情報算出部３０１５において位相差情報の算出を実行させるために処理開始信号を出力する（ステップＳ３）。ここで、ステップＳ３において出力する処理開始信号には、変位情報算出部３０１５に入力されたＡＤ変換値がエンコーダ１０からのものであることを示す識別情報を付加しておく。
【００２５】
タイミング制御部３０２からの処理開始信号を受けて、変位情報算出部３０１５は位相差情報の算出を実行する。位相差情報の算出が終了した時点で、変位情報算出部３０１５は、処理終了信号をタイミング制御部３０２に返す。
【００２６】
ステップＳ３において処理開始信号を出力した後、タイミング制御部３０２は、変位情報算出部３０１５における位相差情報の算出が終了したか否かを、変位情報算出部３０１５からの処理終了信号を受信したか否かによって判定する（ステップＳ４）。位相差情報の算出が終了するまで、タイミング制御部３０２は、ステップＳ４の判定を行いながら待機する。一方、ステップＳ４の判定において、位相差情報の算出が終了した場合に、タイミング制御部３０２は、ステップＳ１の処理を再び実行する。
【００２７】
また、ステップＳ２の判定において、Ａ/Ｄ変換部３０１１からのＡＤ変換値が前回から変化していない場合に、タイミング制御部３０２は、Ａ/Ｄ変換部３０１２からのＡＤ変換値を取得するべく、スイッチ３０１４を一定時間オンするように切り替え信号を出力する（ステップＳ５）。ここで、スイッチ３０１４をオンする時間も、Ａ/Ｄ変換部３０１２から２相のアナログ周期信号のそれぞれに対応したＡＤ変換値を取得できる程度の時間である。これにより、Ａ/Ｄ変換部３０１２からのＡ/Ｄ変換値がタイミング制御部３０２と変位情報算出部３０１５とに入力される。
【００２８】
次に、タイミング制御部３０２は、ステップＳ５において取得したＡ/Ｄ変換部３０１２からのＡＤ変換値が、Ａ/Ｄ変換部３０１２から前回取得したＡＤ変換値に対して変化しているか否かを判定する（ステップＳ６）。ステップＳ６の判定において、Ａ/Ｄ変換部３０１２からのＡＤ変換値が前回から変化している場合に、タイミング制御部３０２は、変位情報算出部３０１５において位相差情報の算出を実行させるために処理開始信号を出力する（ステップＳ７）。ここで、ステップＳ７において出力する処理開始信号には、変位情報算出部３０１５に入力されたＡＤ変換値がエンコーダ２０からのものであることを示す識別情報を付加しておく。
【００２９】
タイミング制御部３０２からの処理開始信号を受けて、変位情報算出部３０１５は位相差情報の算出を実行する。位相差情報の算出が終了した時点で、変位情報算出部３０１５は、処理終了信号をタイミング制御部３０２に返す。ステップＳ７において処理開始信号を出力した後、タイミング制御部３０２は、変位情報算出部３０１５における位相差情報の算出が終了したか否かを、変位情報算出部３０１５からの処理終了信号を受信したか否かによって判定する（ステップＳ８）。位相差情報の算出が終了するまで、タイミング制御部３０２は、ステップＳ８の判定を行いながら待機する。一方、ステップＳ８の判定において、位相差情報の算出が終了した場合に、タイミング制御部３０２は、ステップＳ５の処理を再び実行する。
【００３０】
次に、変位情報の出力処理について説明する。本実施形態においては、変位情報算出部３０１５でエンコーダ毎に算出された位相差情報をシリアル通信によって単線にて変位情報表示部４０に出力する。このため、変位情報算出部３０１５は、タイミング制御部３０２からの処理開始信号に付加されている識別情報に従って、どのエンコーダからのアナログ周期信号に従って位相差情報を算出したかを識別し、この識別結果を算出した位相差情報に付加した上で変位情報表示部４０に出力するようにする。このような処理を行うことにより、複数のエンコーダからそれぞれ入力されてくるアナログ周期信号に基づく位相差情報の識別を変位情報表示部４０において行うことができる。即ち、変位情報表示部４０は、各位相差情報とともに送信された識別情報に従って各位相差情報を分離し、分離した位相差情報を変位情報としてエンコーダ毎に再生する。
【００３１】
図４に、このようなシリアル通信時におけるデータフォーマットの例を示す。なお、図４の例は、アナログ周期信号を交互に取得する場合の例である。この場合、タイミング制御部３０２からの処理開始信号の入力タイミングを示すタイミング情報の後、エンコーダ１０、２０にそれぞれ対応した位相差情報の組が送信される。なお、図３の例に対応したデータフォーマットの場合は、タイミング情報はそれぞれの位相差情報に対応して送信される。
【００３２】
ここで、識別情報は、例えば図４の参照符号５０で示すように、各位相差情報の先頭部に付加する。なお、図４では先頭部に識別情報５０を付加しているが、識別情報を各位相差情報の最後部に付加するようにしても良い。
【００３３】
ここで、上述の例では位相差情報のシリアル通信について説明しているが、各エンコーダに対応して算出された位相差情報をパラレル通信によって送信するようにしても良いことは言うまでもない。この場合、複数の変位情報表示部を設けるようにし、変位情報算出部３０１５でエンコーダ毎に算出された位相差情報をそれぞれ対応した変位情報表示部に送信できるようにしても良い。また、上述の図３の例では、Ａ/Ｄ変換部からのＡ/Ｄ変換値が前回の取得時から変化していない場合には、変位情報の出力処理を行わないようになっている。これに対し、Ａ/Ｄ変換部からのＡ/Ｄ変換値が前回の取得時から変化していない場合には、前回の時点で得られた変位情報を変位情報算出部３０１５から出力させるようにしても良い。
【００３４】
以上説明したように、本実施形態によれば、複数のエンコーダからのアナログ周期信号を単一の処理部によって処理することが可能である。これによって、エンコーダシステムの回路部材を削減し、低コスト化を図ることが可能である。さらに、本実施形態によれば、振幅が変化した側のアナログ周期信号を優先的に処理するようにしているので、複数のエンコーダからのアナログ周期信号を効率良く処理することが可能となる。
【００３５】
また、エンコーダシステムを構成するエンコーダの数を追加したり削除したりする場合であっても信号処理回路３０の構成を殆ど変える必要がない。このため、種々のエンコーダシステムに適用可能な汎用性の高いエンコーダ用信号処理回路を提供することが可能である。
【００３６】
また、本実施形態では、１回前のアナログ周期信号と現在のアナログ周期信号との間の位相差情報を変位情報として算出している。このような手法を用いることにより、位相差の絶対値が、アナログ周期信号の分割数Ｎの半分の値を超えない範囲内においては、複数のエンコーダに対応した変位情報をそれぞれ正しく求めることが可能である。
【００３７】
さらに、本実施形態では、変位情報として算出した位相差情報に識別情報を付加することで、変位情報をシリアル通信によって送信することが可能である。
【００３８】
以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。例えば、上述の例では、エンコーダヘッドから出力されるアナログ周期信号が２相のアナログ周期信号としたが、３相以上の多相のアナログ周期信号を出力させるようにしても良い。例えば、互いに位相が１２０度異なる３相のアナログ周期信号を出力させるようにしても良い。
【００３９】
また、上述した実施形態においては、複数のエンコーダからのアナログ周期信号を１つの信号処理回路３０によって処理するためのタイミング制御において、複数のエンコーダのうちで振幅の変化のある側のエンコーダからのアナログ周期信号を優先して処理するようにしている。これに対し、エンコーダシステムの外部からどのエンコーダからの信号を処理するのかを指示できるようにしても良い。さらには、複数のエンコーダからのアナログ周期信号を同時にサンプリングするようにし、サンプリングした信号のＡＤ変換値の変動幅、即ち入力信号速度に応じて優先して処理する信号の切り替えを行うようにしても良い。
【００４０】
図５は、上述の変形例のタイミング制御について示すフローチャートである。図５において、タイミング制御部３０２は、エンコーダシステムの外部から選択信号が入力されているか否かを判定する（ステップＳ１１）。ステップＳ１１の判定において、エンコーダシステムの外部から選択信号が入力されている場合に、タイミング制御部３０２は、選択信号によって示される順序でＡＤ変換値の信号処理を開始させるべく、スイッチ３０１３、スイッチ３０１４のオン・オフ切り替えを行う（ステップＳ１２）。これにより、選択信号によって示される順序でＡ/Ｄ変換値が変位情報算出部３０１５に入力される。変位情報算出部３０１５は、入力されたＡ/Ｄ変換値から順次位相差情報を算出する。スイッチ切り替えの際には、変位情報算出部３０１５に入力されたＡＤ変換値が何れのエンコーダからのものであるかを示す識別情報をタイミング制御部３０２から変位情報算出部３０１５に入力しておく。ステップＳ１２の処理後は、処理がステップＳ１１に戻る。
【００４１】
また、ステップＳ１１の判定において、エンコーダシステムの外部から選択信号が入力されていない場合に、タイミング制御部３０２は、速度判定処理を行う（ステップＳ１３）。この速度判定処理は、所定回数前（例えば１回前）から現在までのＡ/Ｄ変換値の変動幅の大きい順に信号処理の優先順位付けをする処理である。この優先順位にエンコーダからの信号の処理回数が対応付けられており、各Ａ/Ｄ変換値の信号処理は優先順位に対応付けられた処理回数ずつ行う。
【００４２】
速度判定処理によって優先順位を決定した後、タイミング制御部３０２は、優先順位に従ってスイッチ３０１３又はスイッチ３０１４のオン・オフさせることにより、信号処理するアナログ周期信号の選択を行う（ステップＳ１４）。その後、タイミング制御部３０２は、変位情報算出部３０１５において位相差情報の算出を実行させるために処理開始信号を出力する（ステップＳ１５）。ここで、ステップＳ１５において出力する処理開始信号には、変位情報算出部３０１５に入力されたＡＤ変換値が何れのエンコーダからのものであるかを示す識別情報を付加しておく。
【００４３】
次に、タイミング制御部３０２は、変位情報算出部３０１５からの処理終了信号の入力回数をカウントすることで優先順位に対応付けられた所定回数の信号処理が終了したか否かを判定する（ステップＳ１６）。所定回数の信号処理が終了するまで、タイミング制御部３０２は、ステップＳ１６の判定を行いながら待機する。一方、ステップＳ１６の判定において、所定の回数の信号処理が終了した場合に、タイミング制御部３０２は、全てのエンコーダからのアナログ周期信号に対する信号処理が終了したか否かを判定する（ステップＳ１７）。ステップＳ１７の判定において、全てのエンコーダからのアナログ周期信号に対する信号処理が終了していない場合には、処理がステップＳ１４に戻る。この場合に、タイミング制御部３０２は、まだ処理していないエンコーダからのアナログ周期信号を取得すべく、スイッチの切り替えを行う。一方、ステップＳ１７の判定において、全てのエンコーダからのアナログ周期信号に対する信号処理が終了した場合には、処理がステップＳ１１に戻る。
【００４４】
以上説明したような変形例において、信号処理の選択順を外部設定可能とすることにより、エンコーダの使用者の意図を反映した処理を行うことが可能である。また、各エンコーダからのＡ/Ｄ変換値の数値変動幅の大きいものを優先的に複数回処理するようにすることで、変位情報の確度の向上を図ることが可能である。
【００４５】
さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【符号の説明】
【００４６】
１０，２０…エンコーダ、３０…エンコーダ用信号処理回路、４０…変位情報表示部、３０１…処理部、３０２…タイミング制御部
【図１】
2010249570.tif 000003
【図２】
2010249570.tif 000004
【図３】
2010249570.tif 000005
【図４】
2010249570.tif 000006
【図５】
2010249570.tif 000007