(57)【要約】【課題】同一基板上に、結晶粒の平均粒径が互いに異なり、各々優れたキャリア移動度を有する２種類の結晶質半導体膜を形成し、それら２種類の結晶質半導体膜を用いて異なる電気特性が要求される各半導体素子に所望の電気特性を得る。【解決手段】基板１１上に非晶質半導体膜２４を成膜する非晶質膜成膜工程と、非晶質半導体膜２４の一部を溶融固化して結晶化することで第１結晶質半導体膜２４Ａを形成する第１結晶化工程と、残部の非晶質半導体膜２４を固相成長させることで第１結晶質半導体膜２４Ａよりも結晶粒の平均粒径が大きい第２結晶質半導体膜２４Ｂを形成する第２結晶化工程と、第１結晶質半導体膜２４Ａの結晶粒の平均粒径が第２結晶質半導体膜２４Ｂの結晶粒の平均粒径よりも小さい状態を維持しながら第１及び第２結晶質半導体膜２４Ｂを溶融固化することで再結晶化する再結晶化工程とを含む。【選択図】図１０
2010278116.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性の表面を有する基板上に半導体素子を備える半導体素子基板を製造する方法であって、
前記基板上に非晶質半導体膜を成膜する非晶質膜成膜工程と、
前記非晶質半導体膜の一部を溶融固化して結晶化することにより、第１結晶質半導体膜を形成する第１結晶化工程と、
前記第１結晶化工程で結晶化しなかった残部の非晶質半導体膜を固相成長させることにより、前記第１結晶質半導体膜よりも結晶粒の平均粒径が大きい第２結晶質半導体膜を形成する第２結晶化工程と、
前記第１結晶質半導体膜における結晶粒の平均粒径が前記第２結晶質半導体膜における結晶粒の平均粒径よりも小さい状態を維持しながら前記第１結晶質半導体膜及び第２結晶質半導体膜を溶融固化することにより、該第１結晶質半導体膜及び第２結晶質半導体膜を再結晶化する再結晶化工程とを含む
ことを特徴とする半導体素子基板の製造方法。
【請求項２】
請求項１に記載の半導体素子基板の製造方法において、
前記非晶質半導体膜は、非晶質ケイ素膜である
ことを特徴とする半導体素子基板の製造方法。
【請求項３】
請求項１に記載の半導体素子基板の製造方法において、
前記非晶質膜成膜工程よりも前に、前記第１結晶質半導体膜を形成する領域に対して、レーザビームを反射又は吸収して前記第１結晶質半導体膜の加熱を促進させるための加熱促進層を形成する加熱促進層形成工程をさらに含み、
前記第１結晶化工程では、前記非晶質半導体膜の一部をレーザビームの照射により融固化する
ことを特徴とする半導体素子基板の製造方法。
【請求項４】
請求項３に記載の半導体素子基板の製造方法において、
前記第１結晶化工程では、前記加熱促進層上及び該加熱促進層の近傍における前記非晶質半導体膜のみが結晶化する条件のレーザビームを前記非晶質半導体膜に照射する
ことを特徴とする半導体素子基板の製造方法。
【請求項５】
請求項３又は４に記載の半導体素子基板の製造方法において、
前記非晶質半導体膜は、非晶質ケイ素膜であり、
前記第１結晶化工程では、波長が３７０ｎｍ以上且つ６５０ｎｍ以下のレーザビームを前記非晶質半導体膜に照射する
ことを特徴とする半導体素子基板の製造方法。
【請求項６】
請求項３〜５のいずれか１つに記載の半導体素子基板の製造方法において、
前記第１結晶化工程では、パルス発振又は連続発振の固体レーザビームを前記非晶質半導体膜に照射する
ことを特徴とする半導体素子基板の製造方法。
【請求項７】
請求項６に記載の半導体素子基板の製造方法において、
前記第１結晶化工程では、イットリウムアルミニウムガーネットレーザの第２高調波を前記非晶質半導体膜に照射する
ことを特徴とする半導体素子基板の製造方法。
【請求項８】
請求項３〜５のいずれか１つに記載の半導体素子基板の製造方法において、
前記第１結晶化工程では、前記非晶質半導体膜の表面でのビーム形状が直線状であるパルス発振のレーザビームを該レーザビームの幅方向にステップ走査しながら前記非晶質半導体膜に照射する
ことを特徴とする半導体素子基板の製造方法。
【請求項９】
請求項３〜５のいずれか１つに記載の半導体素子基板の製造方法において、
前記第１結晶化工程では、前記非晶質半導体膜の表面を５ｃｍ／ｓ以上且つ３ｍ／ｓ以下の速度で走査しながら連続発振のレーザビームを該非晶質半導体膜に照射する
ことを特徴とする半導体素子基板の製造方法。
【請求項１０】
請求項３〜９のいずれか１つに記載の半導体素子基板の製造方法において、
前記加熱促進層形成工程では、膜厚が５０ｎｍ以上且つ５００ｎｍ以下となるように前記加熱促進層を形成する
ことを特徴とする半導体素子基板の製造方法。
【請求項１１】
請求項３〜１０のいずれか１つに記載の半導体素子基板の製造方法において、
前記加熱促進層は、モリブデン及びタングステンのうち少なくとも１種の元素を含む
ことを特徴とする半導体素子基板の製造方法。
【請求項１２】
請求項１〜１１のいずれか１つに記載の半導体素子基板の製造方法において、
前記第２結晶化工程では、前記非晶質半導体膜の結晶化を助長する触媒元素を前記残部の非晶質半導体膜に添加した後、該残部の非晶質半導体膜を結晶化エネルギーの付与によって選択的に固相成長させる
ことを特徴とする半導体素子基板の製造方法。
【請求項１３】
請求項１２に記載の半導体素子基板の製造方法において、
前記第２結晶化工程では、前記非晶質半導体膜の表面における濃度が１×１０１０ａｔｏｍｓ／ｃｍ２以上且つ１×１０１２ａｔｏｍｓ／ｃｍ２以下となるように前記触媒元素を添加する
ことを特徴とする半導体素子基板の製造方法。
【請求項１４】
請求項１２又は１３に記載の半導体素子基板の製造方法において、
前記触媒元素は、鉄、コバルト、ニッケル、ゲルマニウム、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、銅及び金からなる群より選ばれた少なくとも１種の元素を含む
ことを特徴とする半導体素子基板の製造方法。
【請求項１５】
請求項１〜１４のいずれか１つに記載の半導体素子基板の製造方法において、
前記第２結晶化工程では、前記非晶質半導体膜を熱処理炉で熱処理することにより、前記残部の非晶質半導体膜を固相成長させる
ことを特徴とする半導体素子基板の製造方法。
【請求項１６】
請求項１５に記載の半導体素子基板の製造方法において、
前記第２結晶化工程では、５００℃以上且つ７００℃以下の温度で前記非晶質半導体膜を熱処理する
ことを特徴とする半導体素子基板の製造方法。
【請求項１７】
請求項１に記載の半導体素子基板の製造方法において、
前記再結晶化工程では、前記第１結晶質半導体膜及び第２結晶質半導体膜を部分的に溶融する条件のレーザビームを前記第１結晶質半導体膜及び第２結晶質半導体膜に照射することにより、該第１結晶質半導体膜及び第２結晶質半導体膜を部分的に溶融固化する
ことを特徴とする半導体素子基板の製造方法。
【請求項１８】
請求項１７に記載の半導体素子基板の製造方法において、
前記非晶質半導体膜は、非晶質ケイ素膜であり、
前記再結晶化工程では、波長が１２６ｎｍ以上且つ３７０ｎｍ未満のレーザビームを前記第１結晶質半導体膜及び第２結晶質半導体膜に照射する
ことを特徴とする半導体素子基板の製造方法。
【請求項１９】
請求項１に記載の半導体素子基板の製造方法において、
前記非晶質半導体膜は、非晶質ケイ素膜であり、
前記第１結晶化工程では、波長が３７０ｎｍ以上且つ６５０ｎｍ以下のレーザビームを前記非晶質半導体膜に照射し、
前記再結晶化工程では、波長が１２６ｎｍ以上且つ３７０ｎｍ未満のレーザビームを前記第１結晶質半導体膜及び第２結晶質半導体膜に照射する
ことを特徴とする半導体素子基板の製造方法。
【請求項２０】
請求項１〜１９のいずれか１つに記載の半導体素子基板の製造方法において、
前記再結晶化工程では、パルス発振のエキシマレーザビームを前記第１結晶質半導体膜及び第２結晶質半導体膜に照射することにより、該第１結晶質半導体膜及び第２結晶質半導体膜を溶融固化する
ことを特徴とする半導体素子基板の製造方法。
【請求項２１】
請求項１〜２０のいずれか１つに記載の半導体素子基板の製造方法において、
前記再結晶化工程では、前記非晶質半導体膜の表面でのビーム形状が直線状であるパルス発振のレーザビームを該レーザビームの幅方向にステップ走査しながら前記第１結晶質半導体膜及び第２結晶質半導体膜に照射することにより、該第１結晶質半導体膜及び第２結晶質半導体膜を溶融固化する
ことを特徴とする半導体素子基板の製造方法。
【請求項２２】
請求項１〜２１のいずれか１つに記載の半導体素子基板の製造方法によって製造された
ことを特徴とする半導体素子基板。
【請求項２３】
請求項２２に記載の半導体素子基板において、
前記第１結晶質半導体膜から形成された半導体層を有する第１薄膜トランジスタと、
前記第２結晶質半導体膜から形成された半導体層を有する第２薄膜トランジスタとを備える
ことを特徴とする半導体素子基板。
【請求項２４】
請求項２２に記載の半導体素子基板において、
前記第１結晶質半導体膜から形成された半導体層を有する光センサと、
前記第２結晶質半導体膜から形成された半導体層を有する半導体素子とを備える
ことを特徴とする半導体素子基板。
【請求項２５】
請求項３〜１１のいずれか１つに記載の半導体素子基板の製造方法によって製造された半導体素子基板であって、
前記第１結晶質半導体膜から形成された半導体層を有する光センサと、
前記第２結晶質半導体膜から形成された半導体層を有する半導体素子とを備え、
前記加熱促進層は、遮光性を有している
ことを特徴とする半導体素子基板。
【請求項２６】
請求項２２に記載の半導体素子基板を備える
ことを特徴とする表示装置。
【請求項２７】
請求項２６に記載の表示装置において、
前記第１結晶質半導体膜から形成された半導体層を有する第１薄膜トランジスタと、
前記第２結晶質半導体膜から形成された半導体層を有する第２薄膜トランジスタとを備え、
前記第１薄膜トランジスタの半導体層は、相対的に小さなチャネル領域を有し、
前記第２薄膜トランジスタの半導体層は、相対的に大きなチャネル領域を有している
ことを特徴とする表示装置。
【請求項２８】
請求項２７に記載の表示装置において、
複数の画素によって構成された表示領域を有し、
前記第１薄膜トランジスタは、前記各画素毎に設けられ、
前記第２薄膜トランジスタは、前記表示領域の外側に設けられた周辺回路を構成している
ことを特徴とする表示装置。
【請求項２９】
請求項２６に記載の表示装置において、
前記第１結晶質半導体膜から形成された半導体層を有する光センサと、
前記第２結晶質半導体膜から形成された半導体層を有する薄膜トランジスタとを備える
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子基板の製造方法及び半導体素子基板並びに表示装置に関するものである。
【背景技術】
【０００２】
半導体素子基板は、半導体の電気特性を利用した能動素子を有する電気回路を備え、例えば、オーディオ機器、通信機器、家電機器などに広く応用されている。なかでも、薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称する）やＭＯＳ（Metal Oxide Semiconductor）トランジスタなどの電界効果トランジスタを備える半導体素子基板は、アクティブマトリクス駆動方式の液晶表示装置や有機エレクトロルミネッセンス表示装置などの薄型表示装置におけるアクティブマトリクス基板として用いられている。
【０００３】
このような半導体素子基板を製造する方法として、近年、ガラス基板などの絶縁性の表面を有する基板上に非晶質半導体膜を成膜し、その非晶質半導体膜を結晶化することにより、結晶質半導体膜（結晶構造を有する半導体膜）を形成する技術が広く研究されている。結晶質半導体膜は、非晶質半導体膜と比較して非常に高いキャリア移動度を有する。このため、結晶質半導体膜を用いて形成したＴＦＴは、例えば、表示領域を構成する複数の画素と共に駆動回路などの周辺回路が同一基板上に作り込まれたフルモノリシック型の液晶表示装置において、各画素のＴＦＴ及び駆動回路のＴＦＴなどとして利用され、表示装置の高精細化及び高速動画表示を可能にしている。
【０００４】
結晶質半導体膜を形成するための結晶化の方法としては、ファーネスアニール炉を用いた熱アニール法が知られている。このファーネスアニール炉を用いた熱アニール法で非晶質半導体膜を結晶化させるには、通常、６００℃以上の温度で１０時間以上に亘って熱処理を行うことが必要となる。このため、結晶化に適用可能な基板材料としては、高価な石英などに限られてしまう。また、半導体素子基板の生産効率を高めるには、基板を大面積化する必要があり、近年では一辺が１ｍを越えるサイズの基板の使用も考慮されるようになってきているが、特に石英を大面積な基板に加工するのは非常に困難である。
【０００５】
そこで、結晶化温度の低温化及び処理時間の短縮を可能にする方法として、非晶質半導体膜に結晶化を助長する触媒元素を添加した後に熱処理を行うことにより結晶質半導体膜を形成する方法が知られている（例えば、特許文献１参照）。具体的には、非晶質半導体膜にニッケル、パラジウム、鉛などの元素を微量に添加し、その後５５０℃で４時間の熱処理を行うことにより、結晶質半導体膜を形成する。
【０００６】
また、基板の温度をあまり上昇させることなく、半導体膜のみに高いエネルギーを付与する技術としてレーザアニール法が知られている。レーザアニール法としては、例えば、エキシマレーザなどのパルス発振のレーザビームを、照射面において、数ｃｍ角の四角いスポットや、長さが１００ｍｍ以上の直線状となるように光学系にて成形し、被照射体に対して相対的に移動させることによりアニールを行う方法が挙げられる。このようなレーザアニール法により非晶質半導体膜を結晶化する場合には、基板材料として、歪点の比較的低いガラスは勿論、プラスチックなども用いることが可能になる。
【０００７】
さらに、上記の結晶化の方法を組み合わせた方法、すなわち、非晶質半導体膜に結晶化を助長する触媒元素を添加して熱処理を行うことにより結晶質半導体膜を形成した後、その結晶質半導体膜の結晶性をレーザアニール法により向上させる方法が知られている（例えば、特許文献２参照）。そして、結晶質半導体膜の結晶性を向上させるためのレーザアニール法を２回行う方法も知られている（例えば、特許文献３参照）。これらの方法によれば、比較的大きな結晶粒を全体に亘って有する結晶質半導体膜を形成することが可能になり、結晶質半導体膜のキャリア移動度をより高くすることができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平７−１８３５４０号公報
【特許文献２】特開２０００−２１６０８９号公報
【特許文献３】特開２００７−１１５７８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献２及び３で開示された方法によって結晶質半導体膜を形成し、その結晶質半導体膜を用いて同一基板上に各画素及び周辺回路を作り込む場合には、例えば画素のＴＦＴのようにチャネル領域が比較的小さいＴＦＴ間において、チャネル領域での結晶粒の数が大きく異なりやすい、すなわちチャネル領域での結晶粒界の数が大きく異なりやすいため、ＴＦＴ間での閾値電圧が大きくばらつく場合がある。このようなＴＦＴ間での閾値電圧のばらつきを抑制するには、結晶質半導体膜の結晶粒径を小さくすることが考えられるが、結晶粒径を小さくすると、キャリア移動度が低下するため、高いキャリア移動度が要求される周辺回路のＴＦＴについてもキャリア移動度が低下してしまう。
【００１０】
また、特許文献２及び３で開示された方法によって形成した結晶質半導体膜を用いてＴＦＴと共にフォトダイオードなどの光センサを同一基板上に作り込む場合には、光センサにおいて、暗時のオフリーク電流が比較的大きくなり、オン状態とオフ状態とで流れる電流の比（以下、オン／オフ比と称する）が低下する場合がある。このような光センサのオン／オフ比の低下を抑制するには、結晶質半導体膜の結晶粒径を小さくすることが考えられるが、上述したように周辺回路のＴＦＴにおけるキャリア移動度が低下してしまう。
【００１１】
したがって、互いに異なる大きさのチャネル領域を有する２種類のＴＦＴやＴＦＴと共にフォトダイオードなどの光センサが同一基板上に形成された半導体素子基板では、基板上に存在するＴＦＴやフォトダイオードなどの全ての半導体素子について必要十分な電気特性を得ることが困難である。また、このような半導体素子基板をアクティブマトリクス基板として備える表示装置は、輝度や色のばらつきが大きくなりやすく、表示が安定しないため、改善の余地がある。
【００１２】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、同一基板上に、結晶粒の平均粒径が互いに異なり、各々優れたキャリア移動度を有する２種類の結晶質半導体膜を形成し、それら２種類の結晶質半導体膜を用いて異なる電気特性が要求される各半導体素子に所望の電気特性を得ることにある。
【課題を解決するための手段】
【００１３】
本発明者らは、結晶粒の平均粒径が異なる２種類の結晶質半導体膜を形成する方法について種々検討したところ、結晶質半導体膜を形成する工程の中で、半導体膜の結晶化を行う工程（以下、結晶化工程と称する）に着目した。そして、結晶化工程の中でも、半導体膜の結晶化を複数回行う方法において、非晶質半導体膜の一部を結晶化することで第１結晶質半導体膜を形成した後、残部の非晶質半導体膜を固相成長させることで第１結晶質半導体膜よりも結晶粒の平均粒径が大きい第２結晶質半導体膜を形成することにより、結晶粒の平均粒径が異なる２種類の結晶質半導体膜を形成できることを見出した。そして、第１結晶質半導体膜の結晶粒の平均粒径が第２結晶質半導体膜の結晶粒の平均粒径よりも小さい状態を維持しながら第１結晶質半導体膜及び第２結晶質半導体膜を溶融固化して再結晶化することにより、それら第１結晶質半導体膜及び第２結晶質半導体膜の結晶性を向上させて、特に固相成長によって結晶化された第２結晶質半導体膜中の結晶欠陥を減少させることで第２結晶質半導体膜の結晶性を向上させてキャリア移動度を高めることが可能であることを見出し、これにより上記課題を見事に解決できることに想到し、本発明に到達したものである。
【００１４】
すなわち、上記の目的を達成するために、この発明は、非晶質半導体膜の一部を溶融固化した後に残部の非晶質半導体膜を固相成長させることにより、結晶粒の平均粒径が互いに異なる第１結晶質半導体膜及び第２結晶質半導体膜をそれぞれ形成し、それら第１結晶質半導体膜及び第２結晶質半導体膜を溶融固化して再結晶化するものである。
【００１５】
なお、本明細書において、結晶粒の平均粒径とは、結晶質半導体膜に含まれる結晶粒の粒径の平均の大きさのことであり、後方拡散電子回折像法（Electron Backscatter Diffracation Patterns法、以下、ＥＢＳＰ法と称する）などによって測定することが可能である。
【００１６】
具体的に、本発明に係る半導体素子基板の製造方法は、絶縁性の表面を有する基板上に半導体素子を備える半導体素子基板を製造する方法であって、前記基板上に非晶質半導体膜を成膜する非晶質膜成膜工程と、前記非晶質半導体膜の一部を溶融固化して結晶化することにより、第１結晶質半導体膜を形成する第１結晶化工程と、前記第１結晶化工程で結晶化しなかった残部の非晶質半導体膜を固相成長させることにより、前記第１結晶質半導体膜よりも結晶粒の平均粒径が大きい第２結晶質半導体膜を形成する第２結晶化工程と、前記第１結晶質半導体膜における結晶粒の平均粒径が前記第２結晶質半導体膜における結晶粒の平均粒径よりも小さい状態を維持しながら前記第１結晶質半導体膜及び第２結晶質半導体膜を溶融固化することにより、該第１結晶質半導体膜及び第２結晶質半導体膜を再結晶化する再結晶化工程とを含むことを特徴とする。
【００１７】
この製造方法によると、非晶質膜成膜工程において基板上に非晶質半導体膜を成膜し、第１結晶化工程において非晶質半導体膜の一部を溶融固化して結晶化することで第１結晶質半導体膜を形成した後、第２結晶化工程において残部の非晶質半導体膜を固相成長させることで、第１結晶質半導体膜よりも結晶粒の平均粒径が大きい第２結晶質半導体膜を形成する。そのことにより、結晶粒の平均粒径が互いに異なる第１結晶質半導体膜及び第２結晶質半導体膜が形成される。さらに、再結晶化工程において、第１結晶質半導体膜における結晶粒の平均粒径が第２結晶質半導体膜における結晶粒の平均粒径よりも小さい状態を維持しながら、第１結晶質半導体膜及び第２結晶質半導体膜を溶融固化することで、それら第１結晶質半導体膜及び第２結晶質半導体膜を再結晶化する。そのことにより、第１結晶質半導体膜及び第２結晶質半導体膜の結晶性が向上してキャリア移動度が高められる。したがって、同一基板上に、結晶粒の平均粒径が互いに異なり、各々優れたキャリア移動度を有する第１結晶質半導体膜及び第２結晶質半導体膜が形成される。そして、それら第１結晶質半導体膜及び第２結晶質半導体膜を用いて異なる電気特性が要求される各半導体素子に所望の電気特性を得ることが可能になる。
【００１８】
本発明に係る半導体素子基板の製造方法は、上述したように非晶質膜成膜工程、第１結晶化工程、第２結晶化工程及び再結晶化工程を必須工程として含むものである限り、その他の工程を含んでいても含んでいなくてもよいが、以下のように構成されていることが好ましい。
【００１９】
前記非晶質半導体膜は、非晶質ケイ素膜であることが好ましい。
【００２０】
この製造方法によると、第１結晶質半導体膜及び第２結晶質半導体膜として、連続粒界シリコン（Continuous Grain Silicon、以下、ＣＧシリコンと称する）や多結晶シリコン（ポリシリコン）などのキャリア移動度の優れた結晶質ケイ素膜を形成することが可能になる。
【００２１】
前記非晶質膜成膜工程よりも前に、前記第１結晶質半導体膜を形成する領域に対して、レーザビームを反射又は吸収して前記非晶質半導体膜の加熱を促進させるための加熱促進層を形成する加熱促進層形成工程をさらに含み、前記第１結晶化工程では、前記非晶質半導体膜の一部をレーザビームの照射により溶融固化することが好ましい。
【００２２】
この製造方法によると、非晶質膜成膜工程よりも前に、第１結晶質半導体膜を形成する領域に対して、レーザビームを反射又は吸収して非晶質半導体膜の加熱を促進させるための加熱促進層を形成することにより、第１結晶化工程において非晶質半導体膜にレーザビームを照射したときに、加熱促進層がレーザビームを反射又は吸収して、非晶質半導体膜における加熱促進層上及びその近傍の部分が加熱促進層から離れた部分よりも加熱されて温度が高くなる。そのことにより、非晶質半導体膜における加熱促進層上及びその近傍の部分のみを選択的に溶融固化して結晶化することが可能になるため、結晶粒の粒径が異なる第１結晶質半導体膜と第２結晶質半導体膜とを確実に分けて形成することが可能になる。
【００２３】
さらに、前記第１結晶化工程では、前記加熱促進層上及び該加熱促進層の近傍における前記非晶質半導体膜のみが結晶化する条件のレーザビームを前記非晶質半導体膜に照射することが好ましい。例えば、前記非晶質半導体膜は、非晶質ケイ素膜であり、前記第１結晶化工程では、波長が３７０ｎｍ以上且つ６５０ｎｍ以下のレーザビームを前記非晶質半導体膜に照射することが好ましい。
【００２４】
この製造方法によると、非晶質半導体膜における加熱促進層上及びその近傍の第１結晶質半導体膜を形成する部分のみが選択的に溶融固化して結晶化されるため、第１結晶質半導体膜を所定の位置に形成することが可能になる。そのことにより、第１結晶質半導体膜及び第２結晶質半導体膜を所望の位置に分けて形成することが可能になる。
【００２５】
また、前記第１結晶化工程では、パルス発振又は連続発振の固体レーザビームを前記非晶質半導体膜に照射することが好ましい。
【００２６】
この製造方法によると、固体レーザビームのレーザ発振器は簡素な構造を有しているため長期間に亘ってメンテナンスが不要であり、その結果、稼働時間を長く、且つランニングコストを安価にすることが可能になる。
【００２７】
そして、前記第１結晶化工程では、イットリウムアルミニウムガーネット（Yttrium Aluminium Garnet）レーザ（以下、ＹＡＧレーザと称する）の第２高調波を前記非晶質半導体膜に照射することが好ましい。
【００２８】
この製造方法によると、ＹＡＧレーザの第２高調波は５３２ｎｍの波長を有するので、非晶質半導体膜における加熱促進層上及びその近傍の部分のみを選択的に溶融固化して結晶化することが可能になる。特に、非晶質半導体膜が非晶質ケイ素膜である場合には、ＹＡＧレーザの第２高調波を非晶質半導体膜に効率良く吸収させることが可能であり、非晶質半導体膜の結晶化を効率良く行うことが可能になる。
【００２９】
また、前記第１結晶化工程では、前記非晶質半導体膜の表面でのビーム形状が直線状であるパルス発振のレーザビームを該レーザビームの幅方向にステップ走査しながら前記非晶質半導体膜に照射することが好ましい。ここで、直線状とは、長方形又は楕円形で細長い形状を意味する。レーザビームの幅方向とは、レーザビームが長方形である場合にはそのレーザビームの短辺方向、レーザビームが楕円形である場合にはそのレーザビームの短軸方向をそれぞれ意味する。また、ステップ走査とは、パルス発振のレーザビームのショット毎に、レーザビームの照射位置を所定の幅で移動させる走査方法である。
【００３０】
この製造方法によると、直線状のレーザビームをその幅方向にステップ走査しながら非晶質半導体膜に照射するため、非晶質半導体膜が効率良く簡便に結晶化される。そのため、非晶質半導体膜が大面積の場合には特に有効である。
【００３１】
また、その他に、前記第１結晶化工程では、前記非晶質半導体膜の表面を５ｃｍ／ｓ以上且つ３ｍ／ｓ以下の速度で走査しながら連続発振のレーザビームを該非晶質半導体膜に照射することが好ましい。
【００３２】
この製造方法によると、レーザビームを走査する速度が５ｃｍ／ｓ以上であるので、非晶質半導体膜が過剰なエネルギーを受けて蒸発することが抑制される。そして、レーザビームを走査する速度が３ｍ／ｓ以下の速度であるので、レーザビームの走査速度が速すぎず、非晶質半導体膜を確実に溶融固化することが可能である。
【００３３】
また、前記加熱促進層形成工程では、膜厚が５０ｎｍ以上且つ５００ｎｍ以下となるように前記加熱促進層を形成することが好ましく、膜厚が５０ｎｍ以上且つ３００ｎｍ以下となるように前記加熱促進層を形成することがさらに好ましい。
【００３４】
仮に、膜厚が５０ｎｍよりも小さくなるように加熱促進層を形成すると、第１結晶化工程で非晶質半導体膜にレーザビームを照射したときに、加熱促進層におけるレーザビームの反射又は吸収が不十分なものとなり、非晶質半導体膜における加熱促進層上及びその近傍の部分のみを選択的に溶融固化することができない虞がある。一方、仮に、膜厚が５００ｎｍよりも大きくなるように加熱促進層を形成すると、加熱促進層が設けられた領域と加熱促進層が設けられていない領域との間での段差が比較的大きくなるため、その段差により電極や配線などが段切れしやすくなる。
【００３５】
これに対して、上記の製造方法のように膜厚が５０ｎｍ以上且つ５００ｎｍ以下となるように加熱促進層を形成すると、非晶質半導体膜における加熱促進層上及びその近傍の部分のみの選択的な溶融固化を確実に行うことが可能になると共に、加熱促進層が設けられた領域と加熱促進層が設けられていない領域との間の段差が比較的小さくなるため、その段差により電極や配線などが段切れすることが抑制される。さらに、膜厚が３００ｎｍ以下となるように加熱促進層を形成すると、加熱促進層が設けられた領域と加熱促進層が設けられていない領域との間の段差による電極や配線などの段切れがさらに抑制される。
【００３６】
また、前記加熱促進層は、モリブデン及びタングステンのうち少なくとも１種の元素を含むことが好ましい。
【００３７】
この製造方法によると、モリブデン及びタングステンは高融点材料であるため、それらモリブデン及びタングステンのうち少なくとも１種の元素を含む加熱促進層は、第１結晶化工程を含む全ての工程において溶融し難くなる。そのことにより、加熱促進層の材料が第１結晶質半導体膜中に拡散することが抑制されるため、加熱促進層に起因して第１結晶質半導体膜の電気特性が劣化することが抑制される。
【００３８】
前記第２結晶化工程では、前記非晶質半導体膜の結晶化を助長する触媒元素を前記残部の非晶質半導体膜に添加した後、該残部の非晶質半導体膜を結晶化エネルギーの付与によって選択的に固相成長させることが好ましい。ここで、触媒元素は、第１結晶化工程で結晶化しなかった残部の非晶質半導体膜のみに添加してもよいが、第１結晶質半導体膜を含む半導体膜全体に添加してもよい。具体的には、触媒元素を含む溶液を塗布したり、触媒元素を真空蒸着させることで簡便に添加することが可能である。
【００３９】
この製造方法によると、触媒元素が添加された残部の非晶質半導体膜の結晶化が促進され、触媒元素に起因して平均粒径が比較的大きな結晶粒が成長するため、第２結晶質半導体膜のキャリア移動度を確実に高めることが可能になる。したがって、製造工程の効率化及び第２結晶質半導体膜の特性向上を図ることが可能になる。
【００４０】
さらに、前記第２結晶化工程では、前記非晶質半導体膜の表面における濃度が１×１０１０ａｔｏｍｓ／ｃｍ２以上且つ１×１０１２ａｔｏｍｓ／ｃｍ２以下となるように前記触媒元素を添加することが好ましい。ここで、非晶質半導体膜の表面における触媒元素の濃度は、全反射蛍光Ｘ線分析法により容易に測定することが可能である。また、非晶質半導体膜の表面における触媒元素の濃度は、非晶質半導体膜の表面から数ｎｍ（５ｎｍ〜１０ｎｍ）までの深さの領域の濃度を測定した結果であればよい。
【００４１】
仮に、非晶質半導体膜の表面における濃度が１×１０１０ａｔｏｍｓ／ｃｍ２未満となるように触媒元素を添加すると、触媒元素による非晶質半導体膜の結晶化を助長する効果が比較的小さいため、非晶質半導体膜を結晶化するために必要な時間が長くなり、製造工程の効率が低下する。一方、非晶質半導体膜の表面における濃度が１×１０１２ａｔｏｍｓ／ｃｍ２を越えるように触媒元素を添加すると、第２結晶質半導体膜中の触媒元素が高濃度になり、触媒元素に起因して形成される結晶粒の密度が比較的高くなって結晶粒の平均粒径が小さくなるため、第２非晶質半導体膜のキャリア移動度が小さくなりやすい。このため、第２結晶質半導体膜を用いてＴＦＴを形成する場合には、十分なトランジスタ特性が得られない虞がある。
【００４２】
これに対して、上記の製造方法のように非晶質半導体膜の表面における濃度が１×１０１０ａｔｏｍｓ／ｃｍ２以上且つ１×１０１２ａｔｏｍｓ／ｃｍ２以下となるように触媒元素を添加すると、残部の非晶質半導体膜の結晶化が触媒元素により効果的に促進されるため、製造工程を効率的に行うことが可能となる。さらに、第２結晶質半導体膜中の触媒元素が低濃度になり、触媒元素に起因して形成される結晶粒の密度が比較的低くなって結晶粒の平均粒径が大きくなるため、第２結晶質半導体膜のキャリア移動度を確実に大きくすることが可能になる。したがって、製造工程の効率化及び第２結晶質半導体膜の特性向上をさらに図ることが可能になる。そして、第２結晶質半導体膜を用いてＴＦＴを形成する場合には、所望のトランジスタ特性を得ることが可能になる。
【００４３】
前記触媒元素は、鉄、コバルト、ニッケル、ゲルマニウム、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、銅及び金からなる群より選ばれた少なくとも１種の元素を含むことが好ましい。
【００４４】
この製造方法によると、触媒元素が添加された残部の非晶質半導体膜の結晶化を良好に促進させることが可能である。
【００４５】
また、前記第２結晶化工程では、前記非晶質半導体膜を熱処理炉で熱処理することにより、前記残部の非晶質半導体膜を固相成長させてもよい。
【００４６】
この製造方法によると、製造工程の効率化と第２結晶質半導体膜の特性向上とを両立しながら、第２結晶質半導体膜を容易に形成することが可能になる。
【００４７】
そして、前記第２結晶化工程では、５００℃以上且つ７００℃以下の温度で前記非晶質半導体膜を熱処理することが好ましい。
【００４８】
仮に、５００℃未満の温度で非晶質半導体膜を熱処理すると、非晶質半導体膜の固相成長の速度が比較的遅くなる。一方、７００℃を越える温度で非晶質半導体膜を熱処理すると、触媒元素に起因して固相成長する結晶粒の他に、触媒元素に起因しない例えば０．２μｍ以下の比較的小さい粒径の結晶粒が成長するため、第２結晶質半導体膜のキャリア移動度が小さくなりやすい。このため、第２結晶質半導体膜を用いてＴＦＴを形成する場合には、十分なトランジスタ特性が得られない虞がある。
【００４９】
これに対して、上記の製造方法のように５００℃以上且つ７００℃以下の温度で非晶質半導体膜を熱処理すると、非晶質半導体膜の固相成長の速度が良好に速くなる。さらに、触媒元素に起因しない結晶粒の成長が抑制され、第２結晶質半導体膜のキャリア移動度を確実に大きくすることが可能になる。したがって、製造工程の効率化及び第２結晶質半導体膜の特性向上を図りながらも第２結晶質半導体膜を容易に形成することが可能になる。そして、第２結晶質半導体膜を用いてＴＦＴを形成する場合には、所望のトランジスタ特性を得ることが可能になる。
【００５０】
前記再結晶化工程では、前記第１結晶質半導体膜及び第２結晶質半導体膜を部分的に溶融する条件のレーザビームを前記第１結晶質半導体膜及び第２結晶質半導体膜に照射することにより、該第１結晶質半導体膜及び第２結晶質半導体膜を部分的に溶融固化することが好ましい。例えば、前記非晶質半導体膜は、非晶質ケイ素膜であり、再結晶化工程では、波長が１２６ｎｍ以上且つ３７０ｎｍ未満のレーザビームを前記第１結晶質半導体膜及び第２結晶質半導体膜に照射することが好ましい。
【００５１】
この製造方法によると、第１結晶質半導体膜及び第２結晶質半導体膜の各一部を溶融せずにそれら第１結晶質半導体膜及び第２結晶質半導体膜を部分的に溶融固化するため、第１結晶質半導体膜及び第２結晶質半導体膜の結晶粒の平均粒径及び結晶方位を変化させることなく結晶性を向上させることが可能である。
【００５２】
上述したように、本発明の作用効果をより確実に発揮するという観点から、第１結晶化工程と再結晶化工程とでは、非晶質半導体膜の材料に応じて異なる波長のレーザビームを用いることが好ましい。具体的に、非晶質半導体膜が非晶質ケイ素膜である場合には、第１結晶化工程では波長が３７０ｎｍ以上且つ６５０ｎｍ以下のレーザビームを非晶質半導体膜に照射し、再結晶化工程では波長が１２６ｎｍ以上且つ３７０ｎｍ未満のレーザビームを第１結晶質半導体膜及び第２結晶質半導体膜に照射することが好ましい。
【００５３】
また、前記再結晶化工程では、パルス発振のエキシマレーザビームを前記第１結晶質半導体膜及び第２結晶質半導体膜に照射することにより、該第１結晶質半導体膜及び第２結晶質半導体膜を溶融固化してもよい。
【００５４】
そして、前記再結晶化工程では、前記非晶質半導体膜の表面でのビーム形状が直線状であるパルス発振のレーザビームを該レーザビームの幅方向にステップ走査しながら前記第１結晶質半導体膜及び第２結晶質半導体膜に照射することにより、該第１結晶質半導体膜及び第２結晶質半導体膜を溶融固化することが好ましい。
【００５５】
この製造方法によると、直線状のレーザビームをその幅方向にステップ走査しながら非晶質半導体膜に照射するため、第１結晶質半導体膜及び第２結晶質半導体膜を効率良く簡便に溶融固化して結晶性を向上させることが可能になる。
【００５６】
また、本発明に係る半導体素子基板は、本発明に係る半導体素子基板の製造方法によって製造されたことを特徴とする。
【００５７】
この構成によると、本発明に係る半導体素子基板の製造方法によって形成される第１結晶質半導体膜及び第２結晶質半導体膜は、互いに異なる結晶粒の平均粒径を有しており、キャリア移動度などの電気特性が互いに異なっているので、要求される電気特性に応じてこれら第１結晶質半導体膜及び第２結晶質半導体膜のいずれかを用いて半導体素子を形成することにより、異なる電気特性が要求される各半導体素子に所望の電気特性を得ることが可能である。
【００５８】
上記構成の半導体素子基板において、前記第１結晶質半導体膜から形成された半導体層を有する第１ＴＦＴと、前記第２結晶質半導体膜から形成された半導体層を有する第２ＴＦＴとを備えていてもよい。
【００５９】
この構成によると、異なる電気特性が要求される第１ＴＦＴ及び第２ＴＦＴに所望の電気特性を得ることが可能になる。
【００６０】
また、前記第１結晶質半導体膜から形成された半導体層を有する光センサと、前記第２結晶質半導体膜から形成された半導体層を有する半導体素子とを備えていてもよい。
【００６１】
この構成によると、光センサが第１結晶質半導体膜から形成された半導体層を有し、半導体素子が第２結晶質半導体膜から形成された半導体層を有しているため、半導体素子のキャリア移動度を低下させずに、光センサにおいて、暗時のオフリーク電流を抑制して、オン／オフ比を高めることが可能になる。
【００６２】
また、加熱促進層形成工程を含む半導体素子基板の製造方法によって製造された半導体装置において、前記第１結晶質半導体膜から形成された半導体層を有する光センサと、前記第２結晶質半導体膜から形成された半導体層を形成する半導体素子とを備え、前記加熱促進層は、遮光性を有していることが好ましい。
【００６３】
この構成によると、半導体素子のキャリア移動度を低下させずに、光センサにおいて、暗時のオフリーク電流を抑制して、オン／オフ比を高めることが可能になることに加え、加熱促進層が遮光性を有していることにより光センサの遮光膜として機能するため、加熱促進層と別個に光センサの遮光膜を設ける必要がなく、製造効率が高められる。
【００６４】
また、本発明に係る表示装置は、本発明に係る半導体素子基板を備えることを特徴とする。
【００６５】
本発明に係る半導体素子基板は、表示装置においても有効である。
【００６６】
上記構成の表示装置において、前記第１結晶質半導体膜から形成された半導体層を有する第１ＴＦＴと、前記第２結晶質半導体膜から形成された半導体層を有する第２ＴＦＴとを備え、前記第１ＴＦＴの半導体層は、相対的に小さなチャネル領域を有し、前記第２ＴＦＴの半導体層は、相対的に大きなチャネル領域を有していることが好ましい。
【００６７】
この構成によると、相対的に小さなチャネル領域を有する第１ＴＦＴにおける電気特性のばらつき、及び相対的に大きなチャネル領域を有する第２ＴＦＴにおけるキャリア移動度の低下が抑制されるため、これら第１ＴＦＴ及び第２ＴＦＴが要求される電気特性に応じて表示装置に適用されることにより、異なる電気特性が要求される表示装置の各ＴＦＴに所望の電気特性を得ることが可能になる。
【００６８】
そして、複数の画素によって構成された表示領域を有し、前記第１ＴＦＴは、前記各画素毎に設けられ、前記第２ＴＦＴは、前記表示領域の外側に設けられた周辺回路を構成していることが好ましい。
【００６９】
この構成によると、画素のＴＦＴ間における閾値電圧のばらつきが抑制され、且つ周辺回路のＴＦＴにおけるキャリア移動度の低下が抑制される。これにより、異なる電気特性が要求される画素のＴＦＴと周辺回路のＴＦＴとに所望の電気特性が得られるため、輝度や色のばらつきが少なく、安定した表示が可能な表示装置を実現することが可能になる。
【００７０】
また、前記第１結晶質半導体膜から形成された半導体層を有する光センサと、前記第２結晶質半導体膜から形成された半導体層を有するＴＦＴとを備えることが好ましい。
【００７１】
この構成によると、光センサが第１結晶質半導体膜から形成された半導体層を有し、ＴＦＴが第２結晶質半導体膜から形成された半導体層を有しているため、ＴＦＴのキャリア移動度を低下させずに、光センサにおいて、暗時のオフリーク電流を抑制して、オン／オフ比を高めることが可能になる。
【発明の効果】
【００７２】
本発明によれば、非晶質半導体膜の一部を溶融固化した後に残部の非晶質半導体膜を固相成長させることにより、互いに結晶粒の平均粒径が異なる第１結晶質半導体膜及び第２結晶質半導体膜をそれぞれ形成し、それら第１結晶質半導体膜及び第２結晶質半導体膜を溶融固化して再結晶化することにより、第１結晶質半導体膜及び第２結晶質半導体膜の結晶性、特に固相成長によって結晶化された第２結晶質半導体膜の結晶性が向上するので、同一基板上に、結晶粒の平均粒径が互いに異なり、各々優れたキャリア移動度を有する第１結晶質半導体膜及び第２結晶質半導体膜を形成できる。そして、それら第１結晶質半導体膜及び第２結晶質半導体膜を用いて異なる電気特性が要求される各半導体素子に所望の電気特性を得ることができる。例えば、フルモノリシック型の液晶表示装置において、第１結晶質半導体膜を用いて各画素のＴＦＴ、第２結晶質半導体膜を用いて周辺回路のＴＦＴがそれぞれ形成されることによって、各画素のＴＦＴ間における閾値電圧のばらつき、及び周辺回路のＴＦＴにおけるキャリア移動度の低下を抑制できる。さらに、第１結晶質半導体膜を用いてフォトダイオードなどの光センサが形成されることによって、周辺回路のＴＦＴにおけるキャリア移動度の低下を抑制しながら、光センサのオン／オフ比を大きくできる。その結果、表示装置の高性能化及び高画質化を実現できる。
【図面の簡単な説明】
【００７３】
【図１】液晶表示装置を概略的に示す平面図である。
【図２】図１のII−II断面を概略的に示す図である。
【図３】アクティブマトリクス基板における画素のＴＦＴ及び周辺回路のＴＦＴを概略的に示す断面図である。
【図４】実施形態１のアクティブマトリクス基板の製造方法においてモリブデン膜を成膜した状態を示す断面図である。
【図５】実施形態１のアクティブマトリクス基板の製造方法において加熱促進層を形成した状態を示す断面図である。
【図６】実施形態１のアクティブマトリクス基板の製造方法においてゲート絶縁膜及び非晶質ケイ素膜を成膜した状態を示す断面図である。
【図７】実施形態１及び２のアクティブマトリクス基板の製造方法において非晶質ケイ素膜にレーザビームを照射している状態を示す平面図である。
【図８】実施形態１のアクティブマトリクス基板の製造方法において第１結晶質ケイ素膜を形成した状態を示す断面図である。
【図９】実施形態１のアクティブマトリクス基板の製造方法においてケイ素膜に触媒元素を添加した状態を示す断面図である。
【図１０】実施形態１のアクティブマトリクス基板の製造方法において第２結晶質ケイ素膜を形成した状態を示す断面図である。
【図１１】実施形態１及び２のアクティブマトリクス基板の製造方法において第１結晶質ケイ素膜及び第２結晶質ケイ素膜にレーザビームを照射している状態を示す平面図である。
【図１２】実施形態１のアクティブマトリクス基板の製造方法において第１結晶質ケイ素層及び第２結晶質ケイ素層の形状を示す平面図である。
【図１３】実施形態１のアクティブマトリクス基板の製造方法において第１結晶質ケイ素層及び第２結晶質ケイ素層を形成した状態を示す断面図である。
【図１４】実施形態１のアクティブマトリクス基板の製造方法においてゲート絶縁膜を成膜した状態を示す断面図である。
【図１５】実施形態１のアクティブマトリクス基板の製造方法においてアルミニウム膜を成膜した状態を示す断面図である。
【図１６】実施形態１のアクティブマトリクス基板の製造方法においてゲート電極を形成した状態を示す断面図である。
【図１７】実施形態１のアクティブマトリクス基板の製造方法において第１結晶質ケイ素膜及び第２結晶質ケイ素膜にソース領域及びドレイン領域を形成した状態を示す断面図である。
【図１８】実施形態１のアクティブマトリクス基板の製造方法において層間絶縁膜にコンタクトホールを形成した状態を示す断面図である。
【図１９】フォトダイオードを概略的に示す断面図である。
【図２０】実施形態２のアクティブマトリクス基板の製造方法においてベースコート膜及び非晶質ケイ素膜を成膜した状態を示す断面図である。
【図２１】実施形態２のアクティブマトリクス基板の製造方法において第１結晶質ケイ素膜を形成した状態を示す断面図である。
【図２２】実施形態２のアクティブマトリクス基板の製造方法においてケイ素膜にニッケルを添加した状態を示す断面図である。
【図２３】実施形態２のアクティブマトリクス基板の製造方法においてフォトダイオードを構成する第１結晶質ケイ素層を形成した状態を示す断面図である。
【図２４】実施形態２のアクティブマトリクス基板の製造方法においてゲート絶縁膜を成膜した状態を示す断面図である。
【図２５】実施形態２のアクティブマトリクス基板の製造方法において第１結晶質ケイ素膜にｎ型不純物を注入している状態を示す断面図である。
【図２６】実施形態２のアクティブマトリクス基板の製造方法において第１結晶質ケイ素膜にｐ型不純物を注入している状態を示す断面図である。
【図２７】実施形態２のアクティブマトリクス基板の製造方法において第１結晶質ケイ素膜に真性半導体領域、ｎ型半導体領域及びｐ型半導体領域を形成した状態を示す断面図である。
【図２８】実施形態２のアクティブマトリクス基板の製造方法において層間絶縁膜にコンタクトホールを形成した状態を示す断面図である。
【発明を実施するための形態】
【００７４】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
【００７５】
《発明の実施形態１》
図１〜図１８は、本発明に係る半導体素子基板の製造方法及び半導体素子基板並びに表示装置の実施形態１を示している。
【００７６】
図１は、液晶表示装置１を概略的に示す平面図である。図２は、図１のII−II線に沿って液晶表示装置１を概略的に示す断面図である。図３は、液晶表示装置１を構成するアクティブマトリクス基板１０の各ＴＦＴ２０Ａ，２０Ｂを概略的に示す断面図である。図４〜図１８は、後述するように、本実施形態のアクティブマトリクス基板１０の製造方法を説明するための図である。なお、図３は、図中左側が画素のＴＦＴ２０Ａ、図中右側が周辺回路のＴＦＴ２０Ｂをそれぞれ示している。また、図１では偏光板３６の図示を省略し、図２では駆動回路２１の図示を省略している。
【００７７】
本実施形態の半導体素子基板は、液晶表示装置を構成するアクティブマトリクス基板として用いられている。
【００７８】
＜液晶表示装置＞
液晶表示装置１は、図１に示すように表示領域Ｄを構成する複数の画素と共に駆動回路２１，２２などの周辺回路が同一基板上に作り込まれたフルモノリシック型の表示装置であり、図２に示すように、半導体素子基板であるアクティブマトリクス基板１０と、アクティブマトリクス基板１０に対向して配置された対向基板３０と、アクティブマトリクス基板１０及び対向基板３０との間に設けられた液晶層３１と、アクティブマトリクス基板１０と対向基板３０とを接着すると共に液晶層３１を封入するように設けられたシール材３２とを備えている。
【００７９】
アクティブマトリクス基板１０及び対向基板３０は、例えば矩形状に形成され、液晶層３１側の表面に配向膜３３，３４がそれぞれ設けられていると共に、液晶層３１とは反対側の表面に偏光板３５，３６がそれぞれ設けられている。液晶層３１は、電気光学特性を有するネマチックの液晶材料などにより構成されている。シール材３２は、例えば対向基板３０の各辺に沿って延びるように矩形枠状に形成されている。
【００８０】
また、液晶表示装置１には、アクティブマトリクス基板１０と対向基板３０とが重なる領域であってシール材３２の内側に画像表示を行う表示領域Ｄが規定されている。ここで、表示領域Ｄは、画像の最小単位である画素がマトリクス状に複数配列して構成されている。また、液晶表示装置１には、表示領域Ｄの周囲において、シール材３２が配置される４辺の額縁領域Ｆと、アクティブマトリクス基板１０の一辺側（図１中下側）が対向基板３０から露出した端子領域Ｔとが規定されている。端子領域Ｔにはフレキシブルプリント配線基板（Flexible Printed Circuit、以下、ＦＰＣと称する）３７が接続され、そのＦＰＣ３７を介して画像表示のための信号などが外部回路から表示装置１に入力されるように構成されている。
【００８１】
＜アクティブマトリクス基板＞
アクティブマトリクス基板１０は、表示領域Ｄにおいて、図示は省略するが、ガラス基板やプラスチック基板などの絶縁性の表面を有する基板上に、互いに並行に延びるように設けられた複数のゲート配線と、各ゲート配線を覆うように設けられた層間絶縁膜と、層間絶縁膜上に各ゲート配線に交差する方向に互いに並行に延びるように設けられた複数のソース配線とを備えている。ここで、ゲート配線及びソース配線は各画素を区画するように全体として格子状に設けられている。そして、ゲート配線及びソース配線の格子間には、複数の画素電極がマトリクス状に設けられている。
【００８２】
そして、アクティブマトリクス基板１０には、各画素毎に、画素電極に接続された図３中左側に示す第１ＴＦＴであるＴＦＴ（以下、画素ＴＦＴと称する）２０Ａが設けられている。また、アクティブマトリクス基板１０には、図１に示すように、モノリシック回路として、図中右側の額縁領域Ｆにゲート駆動回路２１、図中下側の額縁領域Ｆにソース駆動回路２２などの周辺回路がそれぞれ設けられ、それら周辺回路２１，２２を構成する図３中右側に示す第２ＴＦＴであるＴＦＴ（以下、周辺回路ＴＦＴと称する）２０Ｂが設けられている。
【００８３】
これら画素ＴＦＴ２０Ａ及び周辺回路ＴＦＴ２０Ｂは、ｎチャネル型ＴＦＴであり、図３に示すように、不純物の拡散を防ぐ目的で設けられたベースコート膜１３を介して基板１１上に形成されている。また、各画素には、図３中左側に示すように、画素ＴＦＴ２０Ａが設けられた領域を含むように基板１１とベースコート膜１３との間に加熱促進層１２が設けられている。
【００８４】
＜画素ＴＦＴ＞
画素ＴＦＴ２０Ａは、ベースコート膜１３上に設けられてチャネル領域１４ｃ、ソース領域１４ｓ及びドレイン領域１４ｄを有する島状の第１結晶質ケイ素層１４Ａと、第１結晶質ケイ素層１４Ａ上にゲート絶縁膜１５を介して設けられたゲート電極１６ａと、ゲート電極１６ａを覆うように設けられた層間絶縁膜１７と、層間絶縁膜１７上にソース領域１４ｓ及びドレイン領域１４ｄからそれぞれ引き出された引き出し電極１９ｓ，１９ｄとを備えている。
【００８５】
第１結晶質ケイ素層１４Ａは、ゲート電極１６ａに重なるチャネル領域１４ｃと、チャネル領域１４ｃの両側に設けられたソース領域１４ｓ及びドレイン領域１４ｄとで構成されている。この第１結晶質ケイ素層１４Ａは、多結晶シリコンで構成されている。ソース領域１４ｓ及びドレイン領域１４ｄには、リン（Ｐ）などのｎ型不純物元素がイオン注入されている。なお、ソース領域１４ｓ及びドレイン領域１４ｄのそれぞれとチャネル領域１４ｃとの間には、不純物元素が低濃度にイオン注入されたＬＤＤ（Lightly Doped Drain）領域が形成されていてもよい。
【００８６】
ゲート電極１６ａはゲート配線に接続されている。ゲート絶縁膜１５及び層間絶縁膜１７にはソース領域１４ｓ及びドレイン領域１４ｄに達するコンタクトホール１８がそれぞれ形成されており、それら各コンタクトホール１８を介して各引き出し電極１９ｓ，１９ｄがソース領域１４ｓ及びドレイン領域１４ｄにそれぞれ接続されている。また、ソース領域１４ｓ側の引き出し電極１９ｓはソース配線に接続されている一方、ドレイン領域１４ｄ側の引き出し電極１９ｄは画素電極に接続されている。
【００８７】
この画素ＴＦＴ２０Ａのチャネル領域１４ｃは、例えば縦４μｍ且つ横４μｍ程度の相対的に小さい矩形状に形成されている。そして、第１結晶質ケイ素層１４Ａにおける結晶粒の平均粒径は、例えば０．１μｍ以上且つ１．０μｍ以下程度である。
【００８８】
＜周辺回路ＴＦＴ＞
周辺回路ＴＦＴ２０Ｂも、画素ＴＦＴ２０Ａと同様に構成され、ベースコート膜１３上に設けられたチャネル領域１４ｃ、ソース領域１４ｓ及びドレイン領域１４ｄを有する島状の第２結晶質ケイ素層１４Ｂと、チャネル領域１４ｃ上にゲート絶縁膜１５を介して設けられたゲート電極１６ｂと、ゲート電極１６ｂを覆うように設けられた層間絶縁膜１７と、ゲート絶縁膜１５及び層間絶縁膜１７に形成されたコンタクトホール１８を介してソース領域１４ｓ及びドレイン領域１４ｄから層間絶縁膜１７上にそれぞれ引き出された引き出し電極１９ｓ，１９ｄとを備えている。
【００８９】
この周辺回路ＴＦＴ２０Ｂのチャネル領域１４ｃは、例えば縦２０μｍ且つ横２０μｍ程度の相対的に大きな矩形状に形成されている。そして、結晶質ケイ素層１４Ｂは、ＣＧシリコンなどの結晶粒の平均粒径が比較的大きな多結晶シリコンで構成され、その結晶粒の平均粒径が、例えば３．０μｍ以上である。
【００９０】
このように、画素ＴＦＴ２０Ａ及び周辺回路ＴＦＴ２０Ｂは、チャネル領域１４ｃの大きさと、結晶質ケイ素層１４Ａ，１４Ｂにおける結晶粒の平均粒径とが互いに異なることを除いては同一の構造を有している。これら画素ＴＦＴ２０Ａ及び周辺回路ＴＦＴ２０Ｂは、ソース領域１４ｓ側の引き出し電極１９ｓに注入された電子がチャネル領域１４ｃを経てドレイン領域１４ｄに受け渡され、ドレイン領域１４ｄ側の引き出し電極１９ｄに流れることによって電流が流れる。
【００９１】
なお、ここでは画素ＴＦＴ２０Ａ及び周辺回路ＴＦＴ２０Ｂがｎチャネル型ＴＦＴである場合について説明したが、ソース領域１４ｓ及びドレイン領域１４ｄにホウ素（Ｂ）などのｐ型不純物元素がイオン注入されたｐチャネル型ＴＦＴであってもよく、その場合には正孔（ホール）をキャリアとして電流が流れる。
【００９２】
＜対向基板＞
対向基板３０は、図示は省略するが、ガラス基板やプラスチック基板などの絶縁性の表面を有する基板上に、ゲート配線及びソース配線に対応するように格子状に設けられたブラックマトリクスと、そのブラックマトリクスの格子間に周期的に配列するようにそれぞれ設けられた例えば赤色層、緑色層及び青色層を含む複数色のカラーフィルタと、それらブラックマトリクス及び各カラーフィルタを覆うように設けられた共通電極と、その共通電極上に柱状に設けられたフォトスペーサとを備えている。
【００９３】
＜液晶表示装置の作動＞
上記構成の液晶表示装置１では、各画素において、ゲート駆動回路２１からゲート信号がゲート配線を介してゲート電極１６ａに送られて、画素ＴＦＴ２０Ａがオン状態になったときに、ソース駆動回路２２からソース信号がソース配線を介してソース領域１４ｓ側の引き出し電極１９ｓに送られて第１結晶質ケイ素層１４Ａ及びドレイン領域１４ｄ側の引き出し電極１９ｄを介して、画素電極に所定の電荷が書き込まれる。このとき、アクティブマトリクス基板１０の各画素電極と対向基板３０の共通電極の間において電位差が生じ、液晶層３１に所望の電圧が印加される。そして、液晶表示装置１では、液晶層３１に印加する電圧の大きさによって液晶分子の配向状態を各画素毎に変えることにより、液晶層３１の光透過率を調整して所望の画像が表示される。
【００９４】
−製造方法−
次に、上記アクティブマトリクス基板１０及び液晶表示装置１を製造する方法について説明する。
【００９５】
液晶表示装置１を製造するには、まず、アクティブマトリクス基板１０及び対向基板３０をそれぞれ製造し、これら両基板１０，３０に配向膜３３，３４をそれぞれ形成する。次いで、アクティブマトリクス基板１０及び対向基板３０をシール材３２を介して互いに貼り合わせると共に、そのシール材３２によってアクティブマトリクス基板１０と対向基板３０との間に液晶層３１を封入する。そして、アクティブマトリクス基板１０及び対向基板３０に偏光板３５，３６をそれぞれ貼り付けた後、ＦＰＣ３７を接続する。本発明に係る製造方法は、特に、アクティブマトリクス基板１０の製造方法に特徴があるため、以下に図４〜図１８を参照しながら詳述する。図４〜図１８は、アクティブマトリクス基板１０の製造方法を説明するための図であり、図３に対応するように画素ＴＦＴ２０Ａ及び周辺回路ＴＦＴ２０Ｂが形成される箇所の断面を示している。
【００９６】
なお、対向基板３０の製造、配向膜３３，３４の形成、アクティブマトリクス基板１０と対向基板３０との貼り合わせ、偏光板３５，３６の貼り付け、及びＦＰＣ３７の接続などのアクティブマトリクス基板１０の製造以外の方法については公知の方法を用いて行うことができるので、その説明は省略する。
【００９７】
本実施形態のアクティブマトリクス基板１０の製造方法には、加熱促進層形成工程と、非晶質膜成膜工程と、第１結晶化工程と、第２結晶化工程と、再結晶化工程とが含まれる。
【００９８】
まず、画素ＴＦＴ２０Ａ及び周辺回路ＴＦＴ２０Ｂを形成するための結晶質半導体膜を形成する方法について説明する。
【００９９】
＜加熱促進層形成工程＞
ガラス基板やプラスチック基板などの絶縁性の表面を有する基板１１上に、図４に示すように、例えばスパッタリング法によりモリブデン膜２３を成膜する。続いて、このモリブデン膜２３をフォトリソグラフィーによりパターニングして、図５に示すように画素ＴＦＴ２０Ａを形成する領域を含むようにレーザビームを反射する加熱促進層１２を形成する。なお、モリブデン膜２３に代えてレーザビームを吸収するタングステン膜から加熱促進層１２を形成してもよい。
【０１００】
ここで、仮に、膜厚が５０ｎｍよりも小さくなるように加熱促進層１２を形成すると、後に行う第１結晶化工程で非晶質ケイ素膜にレーザビームを照射したときに、加熱促進層１２におけるレーザビームの反射が不十分なものとなり、非晶質ケイ素膜における加熱促進層１２上及びその近傍のみを選択的に溶融固化することができない虞がある。一方、仮に、膜厚が５００ｎｍよりも大きくなるように加熱促進層１２を形成すると、加熱促進層１２が設けられた領域と加熱促進層１２が設けられていない領域との段差が比較的大きくなるため、その段差により、後に形成する引き出し電極１９ｓ，１９ｄが段切れしやすくなる。このことから、加熱促進層１２は、５０ｎｍ以上且つ５００ｎｍ以下の厚さに形成することが好ましい。さらに、引き出し電極１９ｓ，１９ｄの段切れを良好に抑制する観点から３００ｎｍ以下の厚さに形成することがより好ましい。
【０１０１】
次いで、加熱促進層１２が形成された基板上に、原料ガスとしてＴＥＯＳ（Tetra EthOxy Silane）を用いたＣＶＤ（Chemical Vapor Deposition）法などによって二酸化ケイ素膜を成膜することにより、図６に示すように、ベースコート膜１３を例えば１００ｎｍ程度の厚さに形成する。なお、ベースコート膜１３としては、二酸化ケイ素膜の他に、窒化ケイ素膜、酸窒化ケイ素膜などを成膜してもよく、これらの膜の積層体を形成してもよい。
【０１０２】
＜非晶質膜成膜工程＞
ベースコート膜１３が形成された基板上に、原料ガスとしてＳｉＨ４を用いたＬＰＣＶＤ（Low Pressure CVD）法などにより、非晶質半導体膜として非晶質ケイ素膜２４を例えば５０ｎｍ程度の厚さで成膜する。
【０１０３】
＜第１結晶化工程＞
非晶質膜成膜工程で成膜した非晶質ケイ素膜２４に対し、図７に示すように、その非晶質ケイ素膜２４の表面でのビーム形状が直線状であるパルス発振のレーザビーム２５をそのレーザビーム２５の幅方向（図中に矢印で示す方向）にステップ走査しながら照射することにより、非晶質ケイ素膜２４における加熱促進層１２上及びその加熱促進層１２の近傍の領域を溶融固化して結晶化する。
【０１０４】
レーザビーム２５は、アスペクト比が２以上であることが好ましく、１０以上且つ１００００以下のアスペクト比であることがさらに好ましい。このような直線状にレーザビームが成形されていれば、非晶質ケイ素膜２４を十分にアニールできる程度のエネルギー密度を確保することが可能になる。そして、このような直線状のレーザビーム２５をその幅方向にステップ走査しながら非晶質ケイ素膜２４に照射することにより、非晶質ケイ素膜２４を効率良く簡便に結晶化することが可能である。
【０１０５】
また、レーザビーム２５は、加熱促進層１２上及びその加熱促進層１２の近傍における非晶質ケイ素膜２４のみを結晶化する条件のレーザビームであることが好ましく、例えば波長が３７０ｎｍ以上且つ６５０ｎｍ以下のレーザビームであることが好ましい。そこで、レーザビーム２５としては、例えばＹＡＧレーザの第２高調波を用いる。ＹＡＧレーザの第２高調波は波長が５３２ｎｍであるのでケイ素膜に吸収されやすく、これを非晶質ケイ素膜２４に照射すると、より効率良く結晶化を行うことが可能である。また、ＹＡＧレーザビームは、固体レーザビームであり、そのレーザ発振器は簡素な構造を有しているため長期間に亘ってメンテナンスが不要であり、その結果、稼働時間を長く、且つランニングコストを安価にすることが可能である。
【０１０６】
この第１結晶化工程を行うことにより、図８に示すように、加熱促進層１２上及びその加熱促進層１２の周囲の非晶質ケイ素膜２４を結晶化して、第１結晶質半導体膜として第１結晶質ケイ素膜２４Ａを形成する。一方、非晶質ケイ素膜２４におけるその他の領域は非晶質ケイ素膜２４のまま変化しない。
【０１０７】
＜第２結晶化工程＞
第１結晶化工程で形成した第１結晶質ケイ素膜２４Ａを含むケイ素膜２４Ｃの表面全体に、例えば抵抗加熱法により、図９に示すように、非晶質ケイ素膜２４の結晶化を助長する触媒元素としてニッケル（Ｎｉ）２６を蒸着させることにより添加する。図９ではニッケル２６を膜状に示しているが、実際には、ニッケル２６はケイ素膜２４Ｃの表面に粒状に散乱している。
【０１０８】
なお、触媒元素としては、ニッケル２６の他に、鉄（Ｆｅ）、コバルト（Ｃｏ）、ゲルマニウム（Ｇｅ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）などが挙げられ、この第２結晶化工程では、ニッケル２６に代えて、これらの金属のうち少なくとも１種類の元素をケイ素膜２４Ｃに添加することが好ましく、これらの金属の化合物や、金属単体と金属化合物を添加してもよい。
【０１０９】
ニッケル２６は、全反射蛍光Ｘ線分析法によって表面濃度を測定することが可能である。ここで、仮に、非晶質ケイ素膜２４の表面における濃度が１×１０１０ａｔｏｍｓ／ｃｍ２未満となるようにニッケル２６を添加すると、ニッケル２６による非晶質ケイ素膜２４の結晶化を助長する効果が比較的小さいため、非晶質ケイ素膜２４を結晶化するために必要な時間が長くなり、製造工程の効率が低下する。一方、非晶質ケイ素膜２４の表面における濃度が１×１０１２ａｔｏｍｓ／ｃｍ２を越えるようにニッケル２６を添加すると、後述する熱処理を行ったときに、非晶質ケイ素膜２４中のニッケル２６が高濃度になり、ニッケル２６に起因して形成される結晶粒の密度が比較的高くなって結晶粒の平均粒径が小さくなるため、これにより形成された結晶質ケイ素膜のキャリア移動度が小さくなりやすい。そして、その結晶質ケイ素膜を用いてＴＦＴを形成する場合には、十分なトランジスタ特性が得られない虞がある。このことから、ニッケル２６は、非晶質ケイ素膜２４の表面における濃度が１×１０１０ａｔｏｍｓ／ｃｍ２以上且つ１×１０１２ａｔｏｍｓ／ｃｍ２未満となるように添加することが好ましい。
【０１１０】
次いで、ケイ素膜２４Ｃにニッケル２６が添加された基板を電気炉（熱処理炉）に搬入し、その電気炉で窒素雰囲気中において基板（ケイ素膜２４Ｃ）を熱処理する。この熱処理により、非晶質ケイ素膜２４の表面のニッケル２６を非晶質領域へと拡散させ、拡散したニッケル２６に起因して第１結晶化工程で結晶化しなかった残部の非晶質ケイ素膜２４に比較的大きな結晶粒を固相成長させる。
【０１１１】
ここで、仮に、５００℃未満の温度で非晶質ケイ素膜２４を熱処理すると、非晶質ケイ素膜２４の固相成長の速度が比較的遅くなる。一方、７００℃を越える温度で非晶質ケイ素膜２４を熱処理すると、ニッケル２６に起因して固相成長する結晶粒の他に、ニッケル２６に起因しない例えば０．２μｍ以下の比較的小さい粒径の結晶粒が成長するため、これにより形成された結晶質ケイ素膜を用いてＴＦＴを形成する場合には、十分なトランジスタ特性が得られない虞がある。このことから、５００℃以上且つ７００℃以下の温度で非晶質ケイ素膜２４を熱処理することが好ましい。
【０１１２】
この第２結晶化工程を行うことにより、第１結晶化工程で結晶化しなかった残部の非晶質ケイ素膜２４を固相成長させて、図１０に示すように、第１結晶質ケイ素膜２４Ａよりも結晶粒の平均粒径が大きい第２結晶質ケイ素膜２４Ｂを形成する。このとき、第１結晶質ケイ素膜２４Ａにおける結晶粒の平均粒径は、影響を受けず変化しない。
【０１１３】
＜再結晶化工程＞
第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂに対し、図１１に示すように、それら各結晶質ケイ素膜２４Ａ，２４Ｂの表面でのビーム形状が直線状であるパルス発振のレーザビーム２７をそのレーザビーム２７の幅方向（図中に矢印で示す方向）にステップ走査しながら照射する。そのことにより、第１結晶質ケイ素膜２４Ａにおける結晶粒の平均粒径が第２結晶質ケイ素膜２４Ｂにおける結晶粒の平均粒径よりも小さい状態を維持しながら第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを溶融固化して、それら各結晶質ケイ素膜２４Ａ，２４Ｂを再結晶化する。このように直線状のレーザビーム２７をその幅方向にステップ走査しながら各結晶質ケイ素膜２４Ａ，２４Ｂに照射することにより、各結晶質ケイ素膜２４Ａ，２４Ｂを効率良く簡便に結晶化することが可能である。
【０１１４】
レーザビーム２７は、第１結晶質ケイ素膜２４Ａにおける結晶粒の平均粒径が第２結晶質ケイ素膜２４Ｂおける結晶粒の平均粒径よりも小さい状態を確実に維持しながらこれら第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを再結晶化する観点から、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを部分的に溶融する条件のレーザビームであることが好ましく、例えば波長が１２６ｎｍ以上且つ３７０ｎｍ未満のレーザビームであることが好ましい。そこで、レーザビーム２７としては、例えば波長が３０８ｎｍのＸｅＣｌエキシマレーザビームを用いる。
【０１１５】
この再結晶化工程を行うことにより、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂの表面から溶融を進行させるが、ベースコート膜１３との界面から数ｎｍ程度の領域の第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂは溶融させない。そして、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを部分的に溶融固化して再結晶化することにより、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂにおける結晶粒の平均粒径が変化することなくこれら各結晶質ケイ素膜２４Ａ，２４Ｂの結晶性が向上する。
【０１１６】
以上のようにして、同一基板１１上に、結晶粒の平均粒径が互いに異なり、各々優れたキャリア移動度を有する第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを形成することができる。次に、これら第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを用いて画素ＴＦＴ２０Ａ及び周辺回路ＴＦＴ２０Ｂを形成する方法について説明する。
【０１１７】
第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂをフォトリソグラフィーによりパターニングして、図１２及び図１３に示すように、各々、チャネル領域１４ｃ、ソース領域１４ｓ及びドレイン領域１４ｄとなる領域を有するように、第１結晶質ケイ素膜２４Ａから第１結晶質ケイ素層１４Ａ’、第２結晶質ケイ素膜２４Ｂから第２結晶質ケイ素層１４Ｂ’をそれぞれ形成する。ここで、第１結晶質ケイ素層１４Ａ’及び第２結晶質ケイ素層１４Ｂ’は、図１２に示すような同一の外形を有し、チャネル領域１４ｃとなる領域の大きさだけが異なるように形成する。
【０１１８】
次いで、第１結晶質ケイ素層１４Ａ’及び第２結晶質ケイ素層１４Ｂ’が形成された基板上に、原料ガスとしてＴＥＯＳなどを用いたＡＰＣＶＤ（Atmospheric Pressure CVD）法により、第１結晶質ケイ素層１４Ａ’及び第２結晶質ケイ素層１４Ｂ’を覆うように二酸化ケイ素膜などの酸化膜を成膜することにより、図１４に示すように、ゲート絶縁膜１５を例えば１００ｎｍ程度に形成する。なお、ゲート絶縁膜１５としては、二酸化ケイ素膜の他に、窒化ケイ素膜、酸窒化ケイ素膜などが挙げられ、これらの膜の積層体としてもよい。
【０１１９】
続いて、ゲート絶縁膜１５が形成された基板上に、スパッタ法により、図１５に示すように、アルミニウム膜２８を例えば３００ｎｍ程度の厚さに形成した後、そのアルミニウム膜２８をフォトリソグラフィー法によりパターニングすることにより、図１６に示すように、ゲート電極１６ａ，１６ｂを形成する。このとき、アルミニウム膜２８からゲート配線も同時に形成する。なお、ゲート電極１６ａ，１６ｂは、アルミニウムに代えて、例えばタングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、及びチタン（Ｔｉ）などの高融点金属材料の膜や、これら高融点金属材料の窒化物などの膜から形成してもよく、これらの膜が積層された積層体から形成してもよい。
【０１２０】
さらに、第１結晶質ケイ素層１４Ａ’及び第２結晶質ケイ素層１４Ｂ’に、図１７に示すように、ゲート電極１６ａ，１６ｂをマスクとして例えばリンなどのｎ型不純物元素をイオン注入した後、電気炉で活性化アニールを行うことにより、第１結晶質ケイ素層１４Ａ’及び第２結晶質ケイ素層１４Ｂ’において、ゲート電極１６ａ，１６ｂが重なっていない領域にソース領域１４ｓ及びドレイン領域１４ｄ、ゲート電極１６ａ，１６ｂが重なる領域にチャネル領域１４ｃをそれぞれ形成する。ここで、図１７中の矢印はリンを注入する方向を示している。このようにして第１結晶質ケイ素層１４Ａ及び第２結晶質ケイ素層１４Ｂが形成される。
【０１２１】
次に、各結晶質ケイ素層１４Ａ，１４Ｂにチャネル領域１４ｃ、ソース領域１４ｓ及びドレイン領域１４ｄが形成された基板上に、ＡＰＣＶＤ法により、ゲート電極１６ａ，１６ｂを覆うように窒化ケイ素膜などを成膜することにより、層間絶縁膜１７を例えば５００ｎｍ程度の厚さに形成する。そして、層間絶縁膜１７及びゲート絶縁膜１５をフォトリソグラフィーによりパターニングして、図１８に示すように、層間絶縁膜１７及びゲート絶縁膜１５にソース領域１４ｓ及びドレイン領域１４ｄ上で貫通するコンタクトホール１８をそれぞれ形成する。
【０１２２】
さらに、層間絶縁膜１７及びゲート絶縁膜１５にコンタクトホール１８が形成された基板上に、スパッタリング法により、チタン膜、アルミニウム膜及びチタン膜を順に成膜して金属積層体を形成した後、その金属積層体をパターニングすることにより、引き出し電極１９ｓ，１９ｄを形成する。これにより、コンタクトホール１８を介して引き出し電極１９ｓ，１９ｄとソース領域１４ｓ及びドレイン領域１４ｄとの間にオーミック接触を実現させる。このようにして図３に示す画素ＴＦＴ２０Ａ及び周辺回路ＴＦＴ２０Ｂが形成される。このとき、金属積層体からソース配線も同時に形成する。なお、引き出し電極１９ｓ，１９ｄは、チタン膜、アルミニウム膜及びチタン膜の積層体に代えて、例えばタングステン、チタン及びアルミニウムなどの単体の金属膜から形成していてもよく、チタン膜、アルミニウム膜及びチタン膜の積層体以外の金属積層体から形成してもよい。
【０１２３】
その後、引き出し電極１９ｓ，１９ｄが形成された基板上に、スパッタリング法により、例えばＩＴＯ（Indium Tin Oxide）膜などの透明導電膜を成膜し、その透明導電膜をフォトリソグラフィーによりパターニングして、画素電極を形成する。
【０１２４】
以上のようにして、アクティブマトリクス基板１０を製造することができる。
【０１２５】
−実施例−
上記本実施形態の製造方法に従って、以下の条件で第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを形成し、第１結晶質ケイ素膜２４Ａを用いて画素ＴＦＴ２０Ａ、第２結晶質ケイ素膜２４Ｂを用いて周辺回路ＴＦＴ２０Ｂをそれぞれ５０個ずつ作製した。本実施例で作製する画素ＴＦＴ２０Ａはチャネル領域１４ｃが縦４μｍ且つ横４μｍの矩形状であり、周辺回路ＴＦＴ２０Ｂはチャネル領域１４ｃが縦２０μｍ且つ横２０μｍの矩形状である。
【０１２６】
＜作製方法＞
加熱促進層形成工程において、ガラス基板１１上に加熱促進層１２を１５０ｎｍ程度の厚さに形成した。ベースコート膜１３としては、二酸化ケイ素膜を１００ｎｍの厚さに成膜した。さらに、非晶質膜成膜工程では、非晶質ケイ素膜２４を５０ｎｍの厚さで成膜した。
【０１２７】
次に、第１結晶化工程において、非晶質ケイ素膜２４の表面でのビーム形状が長さ１００ｍｍ且つ幅４５μｍ程度の矩形直線状となるようにパルス発振のＹＡＧレーザビーム２５を成形し、そのレーザビーム２５をパルス発振のショット毎に２μｍの幅で移動させるようにステップ走査しながら非晶質ケイ素膜２４にＹＡＧレーザの第２高調波を照射した。このとき、パルス発振のＹＡＧレーザの第２高調波を出力するレーザ発振器に印加するエネルギーを３０Ｗに設定した。これにより、加熱促進層１２上及びその周囲５００ｎｍの領域の非晶質ケイ素膜２４が溶融固化して結晶化することにより第１結晶質ケイ素膜２４Ａが形成された。
【０１２８】
続いて、第２結晶化工程において、全反射蛍光Ｘ線分析法によればケイ素膜２４Ｃの表面から数ｎｍ（５ｎｍ〜１０ｎｍ）程度の深さまでの領域の濃度が５×１０１０ａｔｏｍｓ／ｃｍ２程度となるように触媒元素としてニッケル２６をケイ素膜２４Ｃに添加した。そして、電気炉で窒素雰囲気において基板を６００℃で１時間に亘って熱処理した。
【０１２９】
次いで、再結晶化工程において、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂの表面でのビーム形状が長さ１２５ｍｍ且つ幅０．４ｍｍ程度の矩形直線状となるようにパルス発振のＸｅＣｌエキシマレーザビーム２７を成形し、そのレーザビーム２７をパルス発振のショット毎に２０μｍの幅で移動させるようにステップ走査しながら第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂに照射した。このとき、ＸｅＣｌエキシマレーザビーム２７の出力は、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂの表面に照射するエネルギー密度が３５０ｍＪ／ｃｍ２となるように設定した。これにより、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂの表面から溶融が進行したが、ベースコート膜１３との界面から５ｎｍの領域の第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂは溶融しなかった。
【０１３０】
そして、ゲート絶縁膜１５を１００ｎｍの厚さに形成し、ゲート電極１６ａ，１６ｂをアルミニウム膜から３００ｎｍの厚さに形成した。また、第１結晶質ケイ素層１４Ａ及び第２結晶質ケイ素層１４Ｂのソース領域１４ｓ及びドレイン領域１４ｄをリンをイオン注入することにより形成した。さらに、層間絶縁膜１７を５００ｎｍの厚さに形成し、引き出し電極１９ｓ，１９ｄを、下層からチタン膜を１００ｎｍ、アルミニウム膜を３００ｎｍ、チタン膜を１００ｎｍの厚さで積層した金属積層膜から形成した。
【０１３１】
＜評価＞
上記第１結晶化工程、第２結晶化工程、及び再結晶化工程のそれぞれの直後におけるケイ素膜について、ＥＢＳＰ法により結晶粒の平均粒径を測定した。第１結晶化工程後の第１結晶質ケイ素膜２４Ａにおける結晶粒の平均粒径は約０．３μｍであった。第２結晶化工程後において、第２結晶質ケイ素膜２４Ｂにおける結晶粒の平均粒径は約４．０μｍであり、第１結晶質ケイ素膜２４Ａにおける結晶粒の平均粒径は約０．３μｍのまま変化していなかった。また、再結晶化工程後においても、第１結晶質ケイ素膜２４Ａにおける結晶粒の平均粒径は約０．３μｍであり、第２結晶質ケイ素膜２４Ｂにおける結晶粒の平均粒径は約４．０μｍであった。
【０１３２】
また、得られた画素ＴＦＴ２０Ａ及び周辺回路ＴＦＴ２０Ｂについて、ＴＦＴ電気特性測定器を用いてＩ−Ｖ測定を行い、キャリア移動度及び閾値電圧のばらつきを測定した。画素ＴＦＴ２０Ａについては、キャリア移動度が１８０ｃｍ２／Ｖ・ｓであり、５０個の閾値電圧のばらつきが０．０５Ｖと比較的小さかった。一方、周辺回路ＴＦＴ２０Ｂについては、キャリア移動度が３７０ｃｍ２／Ｖ・ｓであり、５０個の閾値電圧のばらつきが０．１５Ｖと比較的大きかった。
【０１３３】
以上のことから、非晶質ケイ素膜２４の一部を溶融固化した後に残部の非晶質ケイ素膜２４を固相成長させることにより、互いに結晶粒の平均粒径が異なる第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを形成でき、さらに第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを溶融固化することにより再結晶化することにより、第１結晶質ケイ素膜２４Ａにおける結晶粒の平均粒径が第２結晶質ケイ素膜２４Ｂにおける結晶粒の平均粒径よりも小さい状態を維持しながらそれら第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂの結晶性を向上させることができることが分かる。
【０１３４】
そして、第１結晶質ケイ素膜２４Ａを用いて画素ＴＦＴ２０Ａ、第２結晶質ケイ素膜２４Ｂを用いて周辺回路ＴＦＴ２０Ｂをそれぞれ形成することにより、画素ＴＦＴ２０Ａ間の閾値電圧のばらつきを小さくできると共に、画素ＴＦＴ２０Ａ及び周辺回路ＴＦＴ２０Ｂの双方に優れたキャリア移動度を得ることができ、特に周辺回路ＴＦＴ２０Ｂに高いキャリア移動度を得ることができることが分かる。
【０１３５】
−実施形態１の効果−
したがって、この実施形態１によると、非晶質膜成膜工程において基板１１上に非晶質ケイ素膜２４を成膜し、第１結晶化工程において非晶質ケイ素膜２４における第１結晶質ケイ素層１４Ａを形成する領域を溶融固化して結晶化することで第１結晶質ケイ素膜２４Ａを形成した後、第２結晶化工程において残部の非晶質ケイ素膜２４を固相成長させることで第１結晶質ケイ素膜２４Ａよりも結晶粒の平均粒径が大きい第２結晶質ケイ素膜２４Ｂを形成する。そのことにより、結晶粒の平均粒径が互いに異なる第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを形成できる。さらに、再結晶化工程において、第１結晶質ケイ素膜２４Ａにおける結晶粒の平均粒径が第２結晶質ケイ素膜２４Ｂにおける結晶粒の平均粒径よりも小さい状態を維持しながら、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを溶融固化することでそれら第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを再結晶化する。そのことにより、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂの結晶性が向上してキャリア移動度を高めることができる。特に、固相成長によって結晶化された第２結晶質ケイ素膜２４Ｂ中の結晶欠陥が減少することで第２結晶質ケイ素膜２４Ｂの結晶性が向上してキャリア移動度を高めることができる。したがって、同一基板１１上に、結晶粒の平均粒径が互いに異なり、各々優れたキャリア移動度を有する第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを形成することができる。
【０１３６】
そして、第１結晶質ケイ素膜２４Ａを用いて画素ＴＦＴ２０Ａ、第２結晶質ケイ素膜２４Ｂを用いて周辺回路ＴＦＴ２０Ｂをそれぞれ形成するため、画素ＴＦＴ２０Ａ間における閾値電圧のばらつきを抑制でき、且つ周辺回路ＴＦＴ２０Ｂにおけるキャリア移動度の低下を抑制できる。これにより、異なる電気特性が要求される画素ＴＦＴ２０Ａと周辺回路ＴＦＴ２０Ｂとに所望の電気特性を得ることができるため、輝度や色のばらつきが少なく、安定した表示が可能な表示装置１を実現することができる。
【０１３７】
《発明の実施形態２》
図１９〜図２８、本発明に係る半導体素子基板及びその製造方法の実施形態２を示している。なお、以降の各実施形態では、図１〜図１８と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【０１３８】
図１９は、フォトダイオード２０Ｃを概略的に示す断面図である。図２０〜図２８は、後述するように、本実施形態のアクティブマトリクス基板１０の製造方法を説明するための図である。
【０１３９】
本実施形態の半導体素子基板も、液晶表示装置を構成するアクティブマトリクス基板として用いられている。このアクティブマトリクス基板１０には、タッチセンサとして機能する光センサである図１９に示すフォトダイオード２０Ｃが各画素若しくは所定の数の画素群毎に設けられている。本実施形態のアクティブマトリクス基板１０のその他の構成については、上記実施形態１のアクティブマトリクス基板１０と同様である。
【０１４０】
フォトダイオード２０Ｃは、図１９に示すように、ＰＩＮ構造を有しており、画素ＴＦＴ２０Ａと共に加熱促進層１２上に重なるようにベースコート膜１３上に形成されている。加熱促進層１２は、遮光性を有し、フォトダイオード２０Ｃの遮光膜として機能している。そのことにより、後述するアクティブマトリクス基板１０の製造方法において、加熱促進層１２とは別個にフォトダイオード２０Ｃの遮光膜を設ける必要がなく、製造効率が高められる。
【０１４１】
このフォトダイオード２０Ｃは、ベースコート膜１３上に設けられた真性半導体領域１４ｉ、ｎ型半導体領域１４ｎ及びｐ型半導体領域１４ｐを有する島状の第１結晶質ケイ素層１４Ｃと、第１結晶質ケイ素層１４Ｃを覆うように設けられたゲート絶縁膜１５及び層間絶縁膜１７と、層間絶縁膜１７上にｎ型半導体領域１４ｎ及びｐ型半導体領域１４ｐからそれぞれ引き出された引き出し電極１９ｎ，１９ｐとを備えている。
【０１４２】
第１結晶質ケイ素層１４Ｃは、中央部に設けられた真性半導体領域１４ｉと、真性半導体領域１４ｉの両側に設けられたｎ型半導体領域１４ｎ及びｐ型半導体領域１４ｐとで構成されている。この第１結晶質ケイ素層１４Ｃも画素ＴＦＴ２０Ａの第１結晶質ケイ素層１４Ａと同様のＣＧシリコンなどの多結晶シリコンで構成されている。ｎ型半導体領域１４ｎにはリンなどのｎ型不純物元素がイオン注入されている一方、ｐ型半導体領域１４ｐにはホウ素などのｐ型不純物元素がイオン注入されている。
【０１４３】
ゲート絶縁膜１５及び層間絶縁膜１７には、ｎ型半導体領域１４ｎ及びｐ型半導体領域１４ｐに達するコンタクトホール１８がそれぞれ形成されており、それら各コンタクトホール１８を介して各引き出し電極１９ｎ，１９ｐがｎ型半導体領域１４ｎ及びｐ型半導体領域１４ｐにそれぞれ接続されている。
【０１４４】
このフォトダイオード２０Ｃの真性半導体領域１４ｉは、例えば縦５μｍ且つ横１０μｍ程度の矩形状に形成されている。そして、第１結晶質ケイ素層１４Ｃにおける結晶粒の平均粒径は、例えば０．１μｍ以上且つ１．０μｍ以下程度である。
【０１４５】
−製造方法−
次に、上記構成のアクティブマトリクス基板１０を製造する方法について、図２０〜図２８を参照しながら説明する。図２０〜図２８は、本実施形態のアクティブマトリクス基板１０の製造方法を説明するための図であり、図１９に対応するようにフォトダイオード２０Ｃが形成される箇所の断面を示している。
【０１４６】
本実施形態のアクティブマトリクス基板１０の製造方法も、加熱促進層形成工程と、非晶質膜成膜工程と、第１結晶化工程と、第２結晶化工程と、再結晶化工程とを含んでいる。
【０１４７】
まず、フォトダイオード２０Ｃ、画素ＴＦＴ２０Ａ及び周辺回路ＴＦＴ２０Ｂを形成するための結晶質半導体膜を形成する方法について説明する。
【０１４８】
＜加熱促進層形成工程＞
上記実施形態１と同様に、ガラス基板やプラスチック基板などの絶縁性の表面を有する基板１１上に、スパッタリング法によりモリブデン膜２３を例えば１５０ｎｍ程度の厚さに成膜した後、このモリブデン膜２３をフォトリソグラフィーによりパターニングして、図２０に示すように、フォトダイオード２０Ｃを形成する領域に加熱促進層１２を形成する。このとき、画素ＴＦＴ２０Ａを形成する領域にも加熱促進層１２が形成される。なお、モリブデン膜２３に代えてタングステン膜から加熱促進層１２を形成してもよい。
【０１４９】
次いで、加熱促進層１２が形成された基板上に、原料ガスとしてＴＥＯＳを用いたＣＶＤ法などによって二酸化ケイ素膜を成膜することにより、ベースコート膜１３を例えば１００ｎｍ程度の厚さに形成する。なお、ベースコート膜１３としては、二酸化ケイ素膜の他に、窒化ケイ素膜、酸窒化ケイ素膜などを成膜してもよく、これらの膜の積層体を形成してもよい。
【０１５０】
＜非晶質膜成膜工程＞
上記実施形態１と同様に、ベースコート膜１３が形成された基板上に、原料ガスとしてＳｉＨ４を用いたＬＰＣＶＤ（Low Pressure CVD）法などにより、非晶質半導体膜として非晶質ケイ素膜２４を例えば５０ｎｍ程度の厚さで成膜する。
【０１５１】
＜第１結晶化工程＞
非晶質膜成膜工程で成膜した非晶質ケイ素膜２４に対し、図７に示すように、その非晶質ケイ素膜２４の表面でのビーム形状が直線状である連続発振のレーザビーム２５をそのレーザビーム２５の幅方向に走査しながら照射することにより、非晶質ケイ素膜２４における加熱促進層１２上及びその加熱促進層１２の近傍の領域を溶融固化して結晶化する。ここで、レーザビーム２５は、非晶質ケイ素膜２４を十分にアニールできる程度のエネルギー密度を確保する観点から、アスペクト比が１０以上且つ１００００以下であることが好ましい。また、レーザビーム２５としては、非晶質ケイ素膜２４を効率良く結晶化すると共に、レーザ発振器の稼働時間を長くし、且つランニングコストを安価にする観点から、例えばＹＡＧレーザの第２高調波を用いる。
【０１５２】
ここで、レーザビーム２５を走査する速度が５ｃｍ／ｓよりも遅いと、非晶質ケイ素膜２４が過剰なエネルギーを受けて蒸発し、その非晶質ケイ素膜２４を良好に結晶化できない虞がある。一方、レーザビーム２５を走査する速度が３ｍ／ｓよりも速いと、レーザビーム２５の走査速度が速すぎて、非晶質ケイ素膜２４を確実に溶融固化できない虞がある。このことから、レーザビーム２５を走査する速度は、５ｃｍ／ｓ以上且つ３ｍ／ｓ以下であることが好ましい。
【０１５３】
この第１結晶化工程を行うにより、図２１に示すように、加熱促進層１２上及びその加熱促進層の周囲の非晶質ケイ素膜を結晶化して、第１結晶質半導体膜として第１結晶質ケイ素膜２４Ａを形成する。一方、非晶質ケイ素膜２４におけるその他の領域は非晶質ケイ素膜２４のまま変化しない。
【０１５４】
＜第２結晶化工程＞
上記実施形態１と同様に、第１結晶化工程で形成した第１結晶質ケイ素膜２４Ａを含むケイ素膜２４Ｃの表面全体に、抵抗加熱法により、図２２に示すように、触媒元素としてニッケル２６を蒸着させて添加する。図２２でもニッケル２６を膜状に示しているが、実際には、ニッケル２６はケイ素膜２４Ｃの表面に粒状に散乱している。このとき、ニッケル２６は、残部の非晶質ケイ素膜２４の結晶化を効果的に促進して製造工程を効率的に行い、且つ形成される結晶粒の密度を低くして結晶粒の平均粒径を大きくすることで第２結晶質ケイ素膜２４Ｂのキャリア移動度を確実に大きくする観点から、非晶質ケイ素膜２４の表面における濃度が１×１０１０ａｔｏｍｓ／ｃｍ２以上且つ１×１０１２ａｔｏｍｓ／ｃｍ２未満となるように添加することが好ましい。
【０１５５】
次いで、ケイ素膜２４Ｃにニッケル２６が添加された基板を電気炉で窒素雰囲気中において熱処理することにより、非晶質ケイ素膜２４中にニッケル２６を拡散させ、拡散したニッケル２６に起因して第１結晶化工程で結晶化しなかった残部の非晶質ケイ素膜２４を固相成長させて、第１結晶質ケイ素膜２４Ａよりも結晶粒の大きい第２結晶質ケイ素膜２４Ｂを形成する。このときの熱処理は、非晶質ケイ素膜２４の固相成長の速度を良好に速くし、且つ触媒元素２６に起因しない結晶粒の成長を抑制して第２結晶質ケイ素膜２４Ｂのキャリア移動度を確実に大きくする観点から、５００℃以上且つ７００℃以下の温度で行うことが好ましい。
【０１５６】
この第２結晶化工程を行うにより、第１結晶化工程で結晶化しなかった残部の非晶質ケイ素膜２４を固相成長させて、第１結晶質ケイ素膜２４Ａよりも結晶粒の平均粒径が大きい第２結晶質ケイ素膜２４Ｂを形成する。このとき、第１結晶質ケイ素膜２４Ａにおける結晶粒の平均粒径は、影響を受けず変化しない。
【０１５７】
＜再結晶化工程＞
上記実施形態１と同様に、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂに対し、図１１に示すように、それら各結晶質ケイ素膜２４Ａ，２４Ｂの表面でのビーム形状が直線状であるパルス発振のレーザビーム２７をそのレーザビーム２７の幅方向にステップ走査しながら照射する。そのことにより、第１結晶質ケイ素膜２４Ａにおける結晶粒の平均粒径が第２結晶質ケイ素膜２４Ｂにおける結晶粒の平均粒径よりも小さい状態を維持しながら第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを溶融固化して、それら各結晶質ケイ素膜２４Ａ，２４Ｂを再結晶化する。レーザビーム２７としては、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを部分的に溶融する観点から、例えば波長が３０８ｎｍのＸｅＣｌエキシマレーザビームを用いる。
【０１５８】
この再結晶化工程を行うことにより、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂの表面から溶融を進行させるが、ベースコート膜１３との界面から数ｎｍ程度の領域の第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂは溶融させない。そして、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂが部分的に溶融固化して再結晶化することにより、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂにおける結晶粒の平均粒径が変化することなくこれら各結晶質ケイ素膜２４Ａ，２４Ｂの結晶性が向上する。
【０１５９】
以上のようにして、同一基板１１上に、結晶粒の平均粒径が互いに異なり、各々優れたキャリア移動度を有する第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを形成することができる。次に、これら第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを用いてフォトダイオード２０Ｃ、画素ＴＦＴ２０Ａ及び周辺回路ＴＦＴ２０Ｂを形成する方法について説明する。
【０１６０】
第１結晶質ケイ素膜２４Ａをフォトリソグラフィーによりパターニングして、図２３に示すように真性半導体領域１４ｉ、ｎ型半導体領域１４ｎ及びｐ型半導体領域１４ｐとなる領域を有するように第１結晶質ケイ素層１４Ｃ’を形成する。このとき、第１結晶質ケイ素膜２４Ａから画素ＴＦＴ２０Ａの第１結晶質ケイ素層１４Ａ’、第２結晶質ケイ素膜２４Ｂから周辺回路ＴＦＴ２０Ｂの第２結晶質ケイ素層１４Ｂ’も同時にそれぞれ形成する。
【０１６１】
次いで、第１結晶質ケイ素層１４Ａ’，１４Ｃ’及び第２結晶質ケイ素層１４Ｂ’が形成された基板上に、原料ガスとしてＴＥＯＳなどを用いたＡＰＣＶＤ法により、第１結晶質ケイ素層１４Ａ’，１４Ｃ’及び第２結晶質ケイ素層１４Ｂ’を覆うように二酸化ケイ素膜などを成膜することにより、図２４に示すように、ゲート絶縁膜１５を例えば１００ｎｍ程度に形成する。なお、ゲート絶縁膜１５としては、二酸化ケイ素膜の他に、窒化ケイ素膜、酸窒化ケイ素膜などが挙げられ、これらの膜の積層体としてもよい。
【０１６２】
続いて、図示は省略するが、ゲート絶縁膜１５が形成された基板上に、スパッタ法により、アルミニウム膜２８を例えば３００ｎｍ程度の厚さに形成した後、そのアルミニウム膜２８をフォトリソグラフィー法によりパターニングすることにより、ゲート電極１６ａ，１６ｂを形成する。このとき、アルミニウム膜２８からゲート配線も同時に形成する。なお、ゲート電極１６ａ，１６ｂは、アルミニウムに代えて、例えばタングステン、モリブデン、タンタル及びチタンなどの高融点金属材料や、これら高融点金属材料の窒化物などの膜から形成してもよく、これらの膜が積層された積層体から形成してもよい。
【０１６３】
次に、図２５に示すように、フォトダイオード２０Ｃを形成するための第１結晶質ケイ素層１４Ｃ’のｎ型半導体領域１４ｎとなる領域に開口を有し、その他の領域を覆うようにレジスト層４０を形成した後、そのレジスト層４０をマスクとして第１結晶質ケイ素層１４Ｃ’のｎ型半導体領域１４ｎとなる領域にリンをイオン注入する。図２５中の矢印はリンを注入する方向を示している。このとき、画素ＴＦＴ２０Ａを形成するための第１結晶質ケイ素層１４Ａ’及び周辺回路ＴＦＴ２０Ｂを形成するための第２結晶質ケイ素層１４Ｂ’のソース領域１４ｓ及びドレイン領域１４ｄとなる各領域にも開口を有するようにレジスト層４０を形成することで、それら第１結晶質ケイ素層１４Ａ’及び第２結晶質ケイ素層１４Ｂ’のソース領域１４ｓ及びドレイン領域１４ｄとなる各領域にもリンがイオン注入される。その後、レジスト層４０をアッシングなどにより除去する。
【０１６４】
さらに、図２６に示すように、第１結晶質ケイ素層１４Ｃ’のｐ型半導体領域１４ｐとなる領域に開口を有してその他の領域を覆うようにレジスト層４１を形成した後、そのレジスト層４１をマスクとして第１結晶質ケイ素層１４Ｃ’のｐ型半導体領域１４ｐとなる領域にホウ素をイオン注入する。図２６中の矢印はホウ素を注入する方向を示している。その後、レジスト層４１をアッシングなどにより除去する。
【０１６５】
そして、リン及びホウ素が注入された第１結晶質ケイ素層１４Ｃ’に活性化アニールを行うことにより、図２７に示すように、第１結晶質ケイ素層１４Ｃ’に真性半導体領域１４ｉ、ｎ型半導体領域１４ｎ及びｐ型半導体領域１４ｐを形成する。このように、フォトダイオード２０Ｃの第１結晶質ケイ素層１４Ｃが形成される。このとき、画素ＴＦＴ２０Ａを形成するための第１結晶質ケイ素層１４Ａ’及び周辺回路ＴＦＴ２０Ｂを形成するための第２結晶質ケイ素層１４Ｂ’の活性化アニールも行い、これら第１結晶質ケイ素層１４Ａ’及び第２結晶質ケイ素層１４Ｂ’にソース領域１４ｓ及びドレイン領域１４ｄを同時に形成することにより、画素ＴＦＴ２０Ａの第１結晶質ケイ素層１４Ａ及び周辺回路ＴＦＴ２０Ｂの第２結晶質ケイ素層１４Ｂが形成される。
【０１６６】
次に、第１結晶質ケイ素層１４Ｃに真性半導体領域１４ｉ、ｎ型半導体領域１４ｎ及びｐ型半導体領域１４ｐが形成された基板上に、ＡＰＣＶＤ法により、図示省略のゲート電極１６ａ，１６ｂを覆うように窒化ケイ素膜などを成膜することにより、層間絶縁膜１７を例えば５００ｎｍ程度の厚さに形成する。
【０１６７】
続いて、層間絶縁膜１７及びゲート絶縁膜１５をフォトリソグラフィー法によりパターニングして、図２８に示すように、層間絶縁膜１７及びゲート絶縁膜１５にｎ型半導体領域１４ｎ及びｐ型半導体領域１４ｐ上で貫通するコンタクトホール１８をそれぞれ形成する。このとき、画素ＴＦＴ２０Ａを形成するための第１結晶質ケイ素層１４Ａ及び周辺回路ＴＦＴ２０Ｂを形成するための第２結晶質ケイ素層１４Ｂのソース領域１４ｓ及びドレイン領域１４ｄ上で貫通するコンタクトホール１８も同時に層間絶縁膜１７及びゲート絶縁膜１５に形成する。
【０１６８】
さらに、ゲート絶縁膜１５及び層間絶縁膜１７にコンタクトホール１８が形成された基板上に、スパッタリング法により、チタン膜、アルミニウム膜及びチタン膜を順に成膜して金属積層体を形成した後、その金属積層体をパターニングすることにより、引き出し電極１９ｎ，１９ｐを形成する。これにより、コンタクトホール１８を介して引き出し電極１９ｎ，１９ｐとｎ型半導体領域１４ｎ及びｐ型半導体領域１４ｐとの間にオーミック接触を実現させる。このようにして図１９に示すＰＩＮ構造のフォトダイオード２０Ｃが形成される。このとき、画素ＴＦＴ２０Ａを形成するための第１結晶質ケイ素層１４Ａ及び周辺回路ＴＦＴ２０Ｂを形成するための第２結晶質ケイ素層１４Ｂのソース領域１４ｓ及びドレイン領域１４ｄにコンタクトホール１８を介して接続する引き出し電極１９ｓ，１９ｄも同時に形成することにより、画素ＴＦＴ２０Ａ及び周辺回路ＴＦＴ２０Ｂが形成される。また、金属積層体からソース配線も同時に形成する。なお、引き出し電極１９ｎ，１９ｐは、チタン膜、アルミニウム膜及びチタン膜の積層体に代えて、例えばタングステン、チタン及びアルミニウムなどの単体の金属膜から形成していてもよく、チタン膜、アルミニウム膜及びチタン膜の積層体以外の金属積層体から形成してもよい。
【０１６９】
その後、上記実施形態１と同様に、引き出し電極１９ｎ，１９ｐ，１９ｓ，１９ｄが形成された基板上に、スパッタリング法により、例えばＩＴＯ膜などの透明導電膜を成膜し、その透明導電膜をフォトリソグラフィーによりパターニングして、画素電極を形成する。
【０１７０】
以上のようにして、アクティブマトリクス基板１０を製造することができる。
【０１７１】
−実施例−
上記本実施形態の製造方法に従って、以下の条件で第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを形成し、第１結晶質ケイ素膜２４Ａを用いてフォトダイオード２０Ｃを作製した。また、第２結晶質ケイ素膜２４Ｂを用いて比較例としてのフォトダイオードと周辺回路ＴＦＴ２０Ｂとを作製した。本実施例で作製するフォトダイオード２０Ｃは真性半導体領域１４ｉが縦５μｍ且つ横１０μｍの矩形状であり、周辺回路ＴＦＴ２０Ｂはチャネル領域１４ｃが縦２０μｍ且つ横２０μｍの矩形状である。
【０１７２】
＜作製方法＞
加熱促進層形成工程において、ガラス基板１１上に加熱促進層１２を１５０ｎｍ程度の厚さに形成した。ベースコート膜１３としては、二酸化ケイ素膜を１００ｎｍの厚さに成膜した。さらに、非晶質膜成膜工程では、非晶質ケイ素膜２４を５０ｎｍの厚さで成膜した。
【０１７３】
次に、第１結晶化工程において、非晶質ケイ素膜２４の表面でのビーム形状が長さ２ｍｍ且つ幅５０μｍ程度の矩形直線状となるように連続発振のＹＡＧレーザビーム２５を成形し、そのレーザビーム２５を２０ｃｍ／ｓの速度で走査しながら非晶質ケイ素膜２４にＹＡＧレーザの第２高調波を照射した。ここで、連続発振のＹＡＧレーザの第２高調波を出力するレーザ発振器に印加するエネルギーを１．２Ｗに設定した。これにより、加熱促進層１２上及びその周囲５００ｎｍの領域の非晶質ケイ素膜２４が溶融固化して結晶化することにより第１結晶質ケイ素膜２４Ａが形成された。
【０１７４】
続いて、第２結晶化工程において、全反射蛍光Ｘ線分析によればケイ素膜２４Ｃの表面から数ｎｍ（５ｎｍ〜１０ｎｍ）程度の深さまでの領域の濃度が５×１０１０ａｔｏｍｓ／ｃｍ２程度となるように触媒元素としてニッケル２６をケイ素膜２４Ｃに添加した。そして、電気炉で窒素雰囲気において基板を６００℃で１時間に亘って熱処理した。
【０１７５】
次いで、再結晶化工程において、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂの表面でのビーム形状が長さ２１５ｍｍ且つ幅０．４ｍｍ程度の矩形直線状となるようにパルス発振のＸｅＣｌエキシマレーザビーム２７を成形し、そのレーザビーム２７をパルス発振のショット毎に２０μｍの幅で移動させるようにステップ走査しながら第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂに照射した。このとき、ＸｅＣｌエキシマレーザビーム２７の出力は、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂの表面に照射するエネルギー密度が３５０ｍＪ／ｃｍ２となるように設定した。これにより、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂの表面から溶融が進行したが、ベースコート膜１３との界面から５ｎｍの領域の第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂは溶融しなかった。
【０１７６】
そして、第１結晶質ケイ素層１４Ｃのｎ型半導体領域１４ｎをリンをイオン注入することで形成し、ｐ型半導体領域１４ｐをホウ素をイオン注入することで形成した。さらに、層間絶縁膜１７を５００ｎｍの厚さに形成し、引き出し電極１９ｎ，１９ｐを、下層からチタン膜を１００ｎｍ、アルミニウム膜を３００ｎｍ、チタン膜を１００ｎｍの厚さで積層した金属積層膜から形成した。
【０１７７】
＜評価＞
上記第１結晶化工程、第２結晶化工程、及び再結晶化工程のそれぞれの直後におけるケイ素膜について、ＥＢＳＰ法により結晶粒の平均粒径を測定した。第１結晶化工程後の第１結晶質ケイ素膜２４Ａにおける結晶粒の平均粒径は約０．３μｍであった。第２結晶化工程後において、第２結晶質ケイ素膜２４Ｂにおける結晶粒の平均粒径は約４．０μｍであり、第１結晶質ケイ素膜２４Ａにおける結晶粒の平均粒径は約０．３μｍのまま変化していなかった。また、再結晶化工程後においても、第１結晶質ケイ素膜２４Ａにおける結晶粒の平均粒径は約０．３μｍであり、第２結晶質ケイ素膜２４Ｂにおける結晶粒の平均粒径は約４．０μｍであった。
【０１７８】
さらに、得られた実施例のフォトダイオード２０Ｃ及び比較例のフォトダイオードについて、明時のオン電流と暗時のオフ電流との比（オン／オフ比）をそれぞれ測定して比較したところ、実施例のフォトダイオード２０Ｃには比較例のフォトダイオードに比べて５．４倍の大きなオン／オフ比が測定された。また、第２結晶質ケイ素膜から形成した周辺回路ＴＦＴ２０Ｂについてキャリア移動度を測定したところ、３５０ｃｍ２／Ｖ・ｓと比較的高かった。
【０１７９】
以上のことから、非晶質ケイ素膜２４の一部を溶融固化した後に残部の非晶質ケイ素膜２４を固相成長させることにより、互いに結晶粒の平均粒径が異なる第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを形成でき、さらに第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを溶融固化して再結晶化することにより、第１結晶質ケイ素膜２４Ａにおける結晶粒の平均粒径が第２結晶質ケイ素膜２４Ｂにおける結晶粒の平均粒径よりも小さい状態を維持しながらそれら第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂの結晶性を向上させることができることが分かる。
【０１８０】
さらに、第１結晶質ケイ素膜２４Ａを用いてフォトダイオード２０Ｃ、第２結晶質ケイ素膜２４Ｂを用いて周辺回路ＴＦＴ２０Ｂをそれぞれ形成することにより、周辺回路ＴＦＴ２０Ｂに高いキャリア移動度を得ながら、フォトダイオード２０Ｃのオン／オフ比を高めることができることが分かる。
【０１８１】
−実施形態２の効果−
したがって、この実施形態２によっても、非晶質膜成膜工程、第１結晶化工程及び第２結晶化工程を行うことにより、結晶粒の平均粒径が互いに異なる第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを形成できる。さらに、再結晶化工程を行うことにより、第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂの結晶性、特に第２結晶質ケイ素膜２４Ｂの結晶性が向上してキャリア移動度を高めることができる。したがって、同一基板１１上に、結晶粒の平均粒径が互いに異なり、各々優れたキャリア移動度を有する第１結晶質ケイ素膜２４Ａ及び第２結晶質ケイ素膜２４Ｂを形成することができる。
【０１８２】
そして、上記実施形態１と同様に、第１結晶質ケイ素膜２４Ａを用いて形成した画素ＴＦＴ２０Ａ間における閾値電圧のばらつき、及び第２結晶質ケイ素膜２４Ｂを用いて形成した周辺回路ＴＦＴ２０Ｂにおけるキャリア移動度の低下を抑制できる。これにより、異なる電気特性が要求される画素ＴＦＴ２０Ａと周辺回路ＴＦＴ２０Ｂとに所望の電気特性を得ることができるため、輝度や色のばらつきが少なく、安定した表示が可能な表示装置を実現することができる。
【０１８３】
さらに、第１結晶質ケイ素膜２４Ａを用いてフォトダイオード２０Ｃを形成するため、周辺回路ＴＦＴ２０Ｂのキャリア移動度の低下を抑制しながら、フォトダイオード２０Ｃにおいて、暗時のオフリーク電流を抑制でき、オン／オフ比を高めることができる。
【０１８４】
なお、上記各実施形態では、アクティブマトリクス基板１０を備えた液晶表示装置１を例に挙げて説明したが、本発明はこれに限られず、有機エレクトロルミネッセンス表示装置などの他の表示装置にも適用することができる。また、表示装置以外であっても、同一基板上に異なる電気特性が要求される複数の半導体素子が設けられた半導体素子基板、及びそれを備えるものであれば適用することができる。
【産業上の利用可能性】
【０１８５】
以上説明したように、本発明は、半導体素子基板の製造方法及び半導体素子基板並びに表示装置について有用であり、特に、同一基板上で異なる電気特性が要求される各半導体素子に所望の電気特性を得ることが要望される半導体素子基板の製造方法及び半導体素子基板並びに表示装置に適している。
【符号の説明】
【０１８６】
Ｄ    表示領域
１    液晶表示装置（表示装置）
１０    アクティブマトリクス基板
１１    基板
１２    加熱促進層
１４Ａ    第１結晶質ケイ素層（半導体層）
１４Ｂ    第２結晶質ケイ素層（半導体層）
１４Ｃ    第１結晶質ケイ素層（半導体層）
１４ｃ    チャネル領域
２０Ａ    画素ＴＦＴ（第１薄膜トランジスタ）
２０Ｂ    周辺回路ＴＦＴ（第２薄膜トランジスタ）
２０Ｃ    フォトダイオード（光センサ）
２１    ゲート駆動回路（周辺回路）
２２    ソース駆動回路（周辺回路）
２４    非晶質ケイ素膜（非晶質半導体膜）
２４Ａ    第１結晶質ケイ素膜（第１結晶質半導体膜）
２４Ｂ    第２結晶質ケイ素膜（第２結晶質半導体膜）
２５，２７    レーザビーム
２６    ニッケル（触媒元素）
【図１】
2010278116.tif 000003
【図２】
2010278116.tif 000004
【図３】
2010278116.tif 000005
【図４】
2010278116.tif 000006
【図５】
2010278116.tif 000007
【図６】
2010278116.tif 000008
【図７】
2010278116.tif 000009
【図８】
2010278116.tif 000010
【図９】
2010278116.tif 000011
【図１０】
2010278116.tif 000012
【図１１】
2010278116.tif 000013
【図１２】
2010278116.tif 000014
【図１３】
2010278116.tif 000015
【図１４】
2010278116.tif 000016
【図１５】
2010278116.tif 000017
【図１６】
2010278116.tif 000018
【図１７】
2010278116.tif 000019
【図１８】
2010278116.tif 000020
【図１９】
2010278116.tif 000021
【図２０】
2010278116.tif 000022
【図２１】
2010278116.tif 000023
【図２２】
2010278116.tif 000024
【図２３】
2010278116.tif 000025
【図２４】
2010278116.tif 000026
【図２５】
2010278116.tif 000027
【図２６】
2010278116.tif 000028
【図２７】
2010278116.tif 000029
【図２８】
2010278116.tif 000030