(57)【要約】【課題】遮光層を有する構成でも、遮光層を有していない構成に対して液晶装置の製造工数や製造コストの上昇を抑えることができる半導体膜の形成方法および液晶装置の製造方法を提供すること。【解決手段】半導体膜４０の形成方法は、基板１１上に、断面形状が台形状の遮光層２１ａを局所的に形成する遮光層形成工程と、遮光層２１ａを覆って、遮光層２１ａに重なる段差部２２ａを備えた絶縁層２２を形成する絶縁層形成工程と、絶縁層２２上に、段差部２２ａを覆う非晶質の半導体膜４０を形成する半導体膜形成工程と、半導体膜４０をアニールして結晶化させる結晶化工程と、を備え、遮光層形成工程では、遮光層２１ａにおける上底側の角部Ｃ１，Ｃ２が直角または鈍角をなして角張るように形成し、絶縁層形成工程では、絶縁層２２の段差部２２ａにおける表面が角部Ｃ１，Ｃ２の形状に沿った形状となるように形成することを特徴とする。【選択図】図４
2010027830.tif 000002
【特許請求の範囲】
【請求項１】
段差部を備えた下地層上に、少なくとも前記段差部を覆う非晶質の半導体膜を形成する半導体膜形成工程と、
前記半導体膜をアニールして結晶化させる結晶化工程と、を備え、
前記半導体膜形成工程では、前記段差部が直角または鈍角をなして角張った角部を有していることを特徴とする半導体膜の形成方法。
【請求項２】
請求項１に記載の半導体膜の形成方法であって、
前記半導体膜形成工程の前に、
基板上に、断面形状が台形状の遮光層を局所的に形成する遮光層形成工程と、
前記基板と前記遮光層とを覆って、前記遮光層に重なる段差部を備えた絶縁層を形成する絶縁層形成工程と、をさらに備え、
前記遮光層形成工程では、前記遮光層における上底側の角部のうち少なくとも一方の角部が直角または鈍角をなして角張るように形成し、
前記絶縁層形成工程では、前記絶縁層の前記段差部における表面が前記遮光層の前記角部の形状に沿った形状となるように形成し、
前記半導体膜形成工程では、前記絶縁層を前記下地層として、前記絶縁層の前記段差部を覆って前記半導体膜を形成することを特徴とする半導体膜の形成方法。
【請求項３】
請求項１または２に記載の半導体膜の形成方法であって、
前記半導体膜形成工程では、前記段差部の前記角部の内角は９０°以上かつ１２０°以下であることを特徴とする半導体膜の形成方法。
【請求項４】
請求項３に記載の半導体膜の形成方法であって、
前記角部の内角は、９０°以上かつ１０５°以下であることを特徴とする半導体膜の形成方法。
【請求項５】
段差部を備えた下地層上に、少なくとも前記段差部を覆う非晶質の半導体膜を形成する半導体膜形成工程と、
前記半導体膜をアニールして結晶化させる結晶化工程と、
結晶化された前記半導体膜に、少なくともスイッチング素子のチャネル領域を形成するチャネル領域形成工程と、を備え、
前記半導体膜形成工程では、前記段差部が直角または鈍角をなして角張った角部を有していることを特徴とする電気光学装置の製造方法。
【請求項６】
請求項５に記載の電気光学装置の製造方法であって、
前記半導体膜形成工程の前に、
基板上に、断面形状が台形状の遮光層を局所的に形成する遮光層形成工程と、
前記基板と前記遮光層とを覆って、前記遮光層に重なる段差部を備えた絶縁層を形成する絶縁層形成工程と、をさらに備え、
前記遮光層形成工程では、前記遮光層における上底側の角部のうち少なくとも一方の角部が直角または鈍角をなして角張るように形成し、
前記絶縁層形成工程では、前記絶縁層の前記段差部における表面が前記遮光層の前記角部の形状に沿った形状となるように形成し、
前記半導体膜形成工程では、前記絶縁層を前記下地層として、前記絶縁層の前記段差部を覆って前記半導体膜を形成することを特徴とする電気光学装置の製造方法。
【請求項７】
請求項５または６に記載の電気光学装置の製造方法であって、
前記半導体膜形成工程では、前記段差部の前記角部の内角は９０°以上かつ１２０°以下であることを特徴とする電気光学装置の製造方法。
【請求項８】
請求項７に記載の電気光学装置の製造方法であって、
前記角部の内角は、９０°以上かつ１０５°以下であることを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体膜の形成方法および電気光学装置の製造方法に関する。
【背景技術】
【０００２】
複数の画素がマトリクス状に配置され、各画素に対応してスイッチング素子が設けられたアクティブマトリクス基板を備えた電気光学装置が知られている。このような電気光学装置において、例えばバックライト等の照明装置から発せられた光がスイッチング素子のチャネル領域に入射し、光電効果等によりリーク電流が発生しまうことを防止するために、チャネル領域に入射する光を遮蔽する遮光層を設ける構成が知られている。
【０００３】
この遮光層は局所的に設けられるため、遮光層上に形成される絶縁層に段差部が生じ、この絶縁層上に形成される半導体膜、あるいは電極等が段差部において切れる所謂「段切れ」が発生し易い。この段切れの発生を防止するため、遮光層の角部の内角を大きくして段差面をテーパ状に形成し、極端な段差をなくす構成が提案されている（例えば、特許文献１参照）。
【０００４】
また、遮光層上に形成された半導体膜をアニールして結晶化させる際に、前述のテーパ状の段差面上で所望の結晶粒径を得るため、段差面のテーパ角度等を所定の範囲とする方法が提案されている（例えば、特許文献２参照）。
【０００５】
【特許文献１】特開平７−６４１１１号公報
【特許文献２】特開２００７−２２０９９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上述のような遮光層を有する電気光学装置では、遮光層を有していない電気光学装置に比べて、その製造工程において遮光層を形成する工程およびその工程で使用するマスクが必要となるため、製造工数や製造コストの上昇を招いてしまうという課題があった。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］本適用例に係る半導体膜の形成方法は、段差部を備えた下地層上に、少なくとも前記段差部を覆う非晶質の半導体膜を形成する半導体膜形成工程と、前記半導体膜をアニールして結晶化させる結晶化工程と、を備え、前記半導体膜形成工程では、前記段差部が直角または鈍角をなして角張った角部を有していることを特徴とする。
【０００９】
この方法によれば、結晶化工程において、非晶質の半導体膜が融解して結晶化する際に、下地層の段差部の角張った角部で半導体膜が切れる「段切れ」が発生し易くなる。このため、半導体膜の分断したい個所に対応させて下地層に段差部を形成しておけば、その個所で半導体膜が分断される。これにより、半導体膜をパターニングする工程およびその工程で使用するマスクを不要にできる。
【００１０】
［適用例２］上記適用例に係る半導体膜の形成方法であって、前記半導体膜形成工程の前に、基板上に、断面形状が台形状の遮光層を局所的に形成する遮光層形成工程と、前記基板と前記遮光層とを覆って、前記遮光層に重なる段差部を備えた絶縁層を形成する絶縁層形成工程と、をさらに備え、前記遮光層形成工程では、前記遮光層における上底側の角部のうち少なくとも一方の角部が直角または鈍角をなして角張るように形成し、前記絶縁層形成工程では、前記絶縁層の前記段差部における表面が前記遮光層の前記角部の形状に沿った形状となるように形成し、前記半導体膜形成工程では、前記絶縁層を前記下地層として、前記絶縁層の前記段差部を覆って前記半導体膜を形成してもよい。
【００１１】
この方法によれば、絶縁層の下層に、半導体膜の分断したい個所に対応させて角張った角部を有する遮光層を局所的に形成することで、半導体膜の下地層となる絶縁層に角張った角部を有する段差部を形成できる。
【００１２】
［適用例３］上記適用例に係る半導体膜の形成方法であって、前記半導体膜形成工程では、前記段差部の前記角部の内角は９０°以上かつ１２０°以下であってもよい。なお、通常、前記角部を形成する２辺を直線状に形成することは困難であるため、前記内角とは、前記角部を形成する２辺の平均斜度を用いて定義されてもよい。
【００１３】
この方法によれば、角部において半導体膜が切れる「段切れ」を発生させることにより、半導体膜を分断できる。
【００１４】
［適用例４］上記適用例に係る半導体膜の形成方法であって、前記角部の内角は、９０°以上かつ１０５°以下であってもよい。なお、通常、前記角部を形成する２辺を直線状に形成することは困難であるため、前記内角とは、前記角部を形成する２辺の平均斜度を用いて定義されてもよい。
【００１５】
この方法によれば、段差部において半導体膜により確実に「段切れ」を発生させることができる。
【００１６】
［適用例５］本適用例に係る電気光学装置の製造方法は、段差部を備えた下地層上に、少なくとも前記段差部を覆う非晶質の半導体膜を形成する半導体膜形成工程と、前記半導体膜をアニールして結晶化させる結晶化工程と、結晶化された前記半導体膜に、少なくともスイッチング素子のチャネル領域を形成するチャネル領域形成工程と、を備え、前記半導体膜形成工程では、前記段差部が直角または鈍角をなして角張った角部を有していることを特徴とする。
【００１７】
この方法によれば、結晶化工程において、非晶質の半導体膜が融解して結晶化する際に、下地層の段差部の角張った角部で半導体膜が切れる「段切れ」が発生し易くなる。このため、半導体膜の分断したい個所に対応させて下地層に段差部を形成しておけば、その個所で半導体膜が分断される。また、スイッチング素子形成工程において、スイッチング素子の電極や配線をパターニングして形成する際に、半導体膜の不要個所を一緒に除去できる。これにより、電気光学装置の製造工程において、半導体膜をパターニングする工程およびその工程で使用するマスクを不要にできる。
【００１８】
［適用例６］上記適用例に係る電気光学装置の製造方法であって、前記半導体膜形成工程の前に、基板上に、断面形状が台形状の遮光層を局所的に形成する遮光層形成工程と、前記基板と前記遮光層とを覆って、前記遮光層に重なる段差部を備えた絶縁層を形成する絶縁層形成工程と、をさらに備え、前記遮光層形成工程では、前記遮光層における上底側の角部のうち少なくとも一方の角部が直角または鈍角をなして角張るように形成し、前記絶縁層形成工程では、前記絶縁層の前記段差部における表面が前記遮光層の前記角部の形状に沿った形状となるように形成し、前記半導体膜形成工程では、前記絶縁層を前記下地層として、前記絶縁層の前記段差部を覆って前記半導体膜を形成してもよい。
【００１９】
この方法によれば、絶縁層の下層に、半導体膜の分断したい個所に対応させて角張った角部を有する遮光層を局所的に形成することで、半導体膜の下地層となる絶縁層に角張った角部を有する段差部を形成できる。
【００２０】
［適用例７］上記適用例に係る電気光学装置の製造方法であって、前記半導体膜形成工程では、前記段差部の前記角部の内角は９０°以上かつ１２０°以下であってもよい。なお、通常、前記角部を形成する２辺を直線状に形成することは困難であるため、前記内角とは、前記角部を形成する２辺の平均斜度を用いて定義されてもよい。
【００２１】
この方法によれば、段差部において半導体膜が切れる「段切れ」を発生させることにより、半導体膜を分断できる。
【００２２】
［適用例８］上記適用例に係る電気光学装置の製造方法であって、前記角部の内角は、９０°以上かつ１０５°以下であってもよい。なお、通常、前記角部を形成する２辺を直線状に形成することは困難であるため、前記内角とは、前記角部を形成する２辺の平均斜度を用いて定義されてもよい。
【００２３】
この方法によれば、段差部において半導体膜により確実に「段切れ」を発生させることができる。
【発明を実施するための最良の形態】
【００２４】
以下に、本実施の形態について図面を参照して説明する。なお、参照する各図面において、構成をわかりやすく示すため、各構成要素の層厚や寸法の比率、角度等は適宜異ならせてある。
【００２５】
＜電気光学装置＞
まず、本実施形態に係る電気光学装置としての液晶装置の構成について図を参照して説明する。図１は、本実施形態に係る液晶装置の構成を示す図である。詳しくは、（ａ）は斜視図であり、（ｂ）は（ａ）中のＡ−Ａ’線に沿った断面図である。図２は、本実施形態に係る液晶装置の電気的な構成を示す等価回路図である。図３は、本実施形態に係る液晶装置の部分断面図である。図４は、図３中のＢ部の拡大図である。
【００２６】
本実施形態に係る液晶装置は、スイッチング素子としてＴＦＴ（Thin Film Transistor：薄膜トランジスタ）素子を備えたアクティブマトリクス型の液晶装置である。図１に示すように、液晶装置１００は、素子基板１０と、素子基板１０に対向して配置された対向基板３０とを備えている。素子基板１０と対向基板３０とは、枠状のシール剤５６を介して対向して貼り合わされている。
【００２７】
素子基板１０と対向基板３０とシール剤５６とによって囲まれた空間には、液晶層５０が封入されている。素子基板１０の液晶層５０とは反対側の面には、偏光板５２が配置されており、対向基板３０の液晶層５０とは反対側の面には、偏光板５４が配置されている。素子基板１０は、対向基板３０より大きく、一部が対向基板３０に対して張り出した状態で貼り合わされている。この張り出した部位には、液晶層５０を駆動するためのドライバＩＣ５８が実装されている。液晶装置１００は、液晶層５０が封入された表示領域２において表示を行う。
【００２８】
図２に示すように、表示領域２には、複数の画素４が配置されている。複数の画素４は、隣り合う画素４同士の間に間隔が空くようにマトリクス状に配置されている。画素４のそれぞれは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの表示に寄与し、Ｒ、Ｇ、Ｂのそれぞれの表示に寄与する三つの画素４から一つの画素群が構成されている。液晶装置１００では、各画素群において三つの画素４のそれぞれの輝度を適宜変えることで、種々の色の表示を行うことができる。
【００２９】
表示領域２には、複数の走査線１２と複数のデータ線１４とが交差するように形成され、走査線１２とデータ線１４との交差に対応して画素４が設けられている。画素４のそれぞれには、画素電極１６と、画素電極１６をスイッチング制御するためのＴＦＴ素子２０とが形成されている。
【００３０】
ＴＦＴ素子２０のソース電極２０ｓ（図３参照）は、データ線駆動回路１３から延在するデータ線１４に電気的に接続されている。データ線１４には、データ線駆動回路１３からデータ信号Ｓ１、Ｓ２、…、Ｓｎが線順次で供給される。ＴＦＴ素子２０のゲート電極２０ｇ（図３参照）は、走査線駆動回路１５から延在する走査線１２の一部である。走査線１２には、走査線駆動回路１５から走査信号Ｇ１、Ｇ２、…、Ｇｍが線順次で供給される。ＴＦＴ素子２０のドレイン電極２０ｄ（図３参照）は、画素電極１６に電気的に接続されている。
【００３１】
データ信号（画素信号）Ｓ１、Ｓ２、…、Ｓｎは、ＴＦＴ素子２０を一定期間だけオン状態とすることにより、データ線１４を介して画素電極１６に所定のタイミングで書き込まれる。このようにして画素電極１６を介して液晶層５０に書き込まれた所定レベルの画素信号は、共通電極１８（図３参照）との間に形成される液晶容量で一定期間保持される。なお、保持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防止するため、走査線１２に沿って形成された容量線１７と画素電極１６との間に蓄積容量１９が形成され、液晶容量と並列に配置されている。
【００３２】
次に、液晶装置１００の詳細な構成について説明する。図３に示すように、素子基板１０は、基板１１を基体として構成されており、基板１１上に、遮光層２１ａ，２１ｂと、下地層としての絶縁層２２と、半導体層４２，４４，４６と、ゲート絶縁層２４と、ゲート電極２０ｇと、容量線１７と、ソース電極２０ｓと、ドレイン電極２０ｄと、平坦化層２６と、絶縁層２８と、画素電極１６と、配向膜２９とを備えている。基板１１は、透光性を有する材料からなり、例えばガラスからなる。基板１１の材料は、石英や樹脂であってもよい。
【００３３】
遮光層２１ａ，２１ｂは、基板１１上に島状に形成されている。遮光層２１ａ，２１ｂの断面形状は台形状である。遮光層２１ａ，２１ｂは、遮光性を有する金属膜からなり、例えば、クロム、モリブデン、タングステン等からなる。遮光層２１ａ，２１ｂのそれぞれの層厚は、５０ｎｍ〜１５０ｎｍ程度である。遮光層２１ａと遮光層２１ｂとは、互いの間に間隔が空くように配置されている。
【００３４】
図４に示すように、遮光層２１ａは、上底側に位置する角部Ｃ１，Ｃ２と急な傾斜面とを有している。角部Ｃ１，Ｃ２は、直角または鈍角をなして角張るように形成されている。より具体的には、角部Ｃ１，Ｃ２のそれぞれの内角θ１，θ２は、例えば９０°以上かつ１２０°以下であり、好ましくは９０°以上かつ１０５°以下である。一方、遮光層２１ｂは、上底側に位置し角部Ｃ１，Ｃ２よりも内角が大きな角部Ｃ３，Ｃ４と緩やかな傾斜面とを有している。角部Ｃ３，Ｃ４のそれぞれの内角θ３，θ４は、例えば１６５°以上であり、好ましくは１７０°以上かつ１７５°以下である。
【００３５】
なお、通常、角部Ｃ１，Ｃ２，Ｃ３，Ｃ４のそれぞれを形成する２辺を直線状に形成することは困難であるため、内角θ１，θ２，θ３，θ４とは、角部Ｃ１，Ｃ２，Ｃ３，Ｃ４のそれぞれを形成する２辺の平均斜度を用いて定義されてもよい。
【００３６】
絶縁層２２は、基板１１と遮光層２１ａ，２１ｂとを覆うように形成されている。絶縁層２２は、例えばシリコン酸化膜からなる。絶縁層２２は、シリコン窒化膜であってもよいし、シリコン酸化膜とシリコン窒化膜とが積層されたものであってもよい。絶縁層２２の層厚は、２００ｎｍ〜５００ｎｍ程度である。絶縁層２２は、段差部２２ａと段差部２２ｂとを備えている。
【００３７】
段差部２２ａは、遮光層２１ａに重なる部分であり、遮光層２１ａの角張った角部Ｃ１，Ｃ２と急な傾斜面との形状に沿った表面形状を有している。段差部２２ａにおいて、角部Ｃ１，Ｃ２に対応する角張った角部Ｃ５，Ｃ６のそれぞれの内角θ５，θ６は、それぞれ内角θ１，θ２と略同一である。また、段差部２２ｂは、遮光層２１ｂに重なる部分であり、遮光層２１ｂの角部Ｃ３，Ｃ４と緩やかな傾斜面とに沿った表面形状を有している。段差部２２ｂにおいて、角部Ｃ３，Ｃ４に対応する角部Ｃ７，Ｃ８のそれぞれの内角θ７，Ｃ８は、それぞれ内角θ３，θ４と略同一である。
【００３８】
なお、通常、角部Ｃ５，Ｃ６，Ｃ７，Ｃ８のそれぞれを形成する２辺を直線状に形成することは困難であるため、内角θ５，θ６，θ７，θ８とは、角部Ｃ５，Ｃ６，Ｃ７，Ｃ８のそれぞれを形成する２辺の平均斜度を用いて定義されてもよい。
【００３９】
半導体層４２，４４，４６は、下地層としての絶縁層２２上に島状に形成されている。半導体層４２，４４，４６は、後述する遮光層３２（図３参照）に平面視で重なっている。半導体層４２，４４，４６は、非晶質シリコンからなる半導体膜を結晶化させる際に、「段切れ」により半導体膜が分断されて形成されたものである。半導体層４２，４４，４６のそれぞれの層厚は、５０ｎｍ程度である。
【００４０】
半導体層４２は、段差部２２ａの上面に位置しており、遮光層２１ａに重なるように配置されている。半導体層４２は、段差部２２ａの上面の領域よりも小さい領域を有している。半導体層４２には、チャネル領域４２ｃと、チャネル領域４２ｃの両側に位置するソース領域４２ｓとドレイン領域４２ｄとが設けられている。
【００４１】
半導体層４４は、段差部２２ａの一方の傾斜面と、段差部２２ａと段差部２２ｂとの間と、段差部２２ｂとに亘って位置している。半導体層４６は、段差部２２ａの他方の傾斜面に位置している。
【００４２】
ゲート絶縁層２４は、絶縁層２２と半導体層４２，４４，４６とを覆うように形成されている。ゲート絶縁層２４は、例えばシリコン酸化膜からなる。ゲート絶縁層２４上には、ゲート電極２０ｇと容量線１７とが設けられている。ゲート電極２０ｇは、段差部２２ａ上に位置しており、チャネル領域４２ｃに対向するように配置されている。ゲート電極２０ｇは、同層に形成された走査線１２の一部である。容量線１７は、段差部２２ｂ上に位置しており、半導体層４４に対向するように配置されている。ゲート電極２０ｇと容量線１７とは、金属等の導電性を有する材料からなる。
【００４３】
図３に戻って、絶縁層２２とゲート絶縁層２４とゲート電極２０ｇと容量線１７とを覆うように、絶縁層（図示しない）と平坦化層２６とが積層されている。絶縁層は、例えばシリコン酸化膜からなり、平坦化層２６は、例えばアクリル等の樹脂からなる。平坦化層２６は、略平坦な表面を有している。ソース電極２０ｓとドレイン電極２０ｄとは、平坦化層２６上に設けられている。
【００４４】
ソース電極２０ｓは、平坦化層２６と絶縁層とゲート絶縁層２４とを貫通するコンタクトホールを介して、ソース領域４２ｓに電気的に接続されている。ソース電極２０ｓは、データ線１４から分岐した部分である。ドレイン電極２０ｄは、平坦化層２６と絶縁層とゲート絶縁層２４とを貫通するコンタクトホールを介して、ドレイン領域４２ｄに電気的に接続されている。
【００４５】
絶縁層２８は、平坦化層２６と、ソース電極２０ｓと、ドレイン電極２０ｄとを覆うように形成されている。画素電極１６は、絶縁層２８上に設けられている。画素電極１６は、絶縁層２８を貫通するコンタクトホール２８ａを介して、ドレイン電極２０ｄに電気的に接続されている。画素電極１６は、透光性を有する導電材料からなり、例えばＩＴＯ（Indium Tin Oxide）からなる。
【００４６】
半導体層４２と、ゲート絶縁層２４と、ゲート電極２０ｇと、ソース電極２０ｓと、ドレイン電極２０ｄとでＴＦＴ素子２０が構成される。ＴＦＴ素子２０は、素子基板１０においてゲート電極２０ｇが半導体層４２よりも基板１１から遠くに位置するトップゲート構造を有している。なお、半導体層４２に基板１１の側から入射した光が照射されないように、半導体層４２よりも基板１１側に遮光層２１ａが半導体層４２に平面的に重なるように配置されている。
【００４７】
画素電極１６と容量線１７との間には、平坦化層２６および絶縁層２８を誘電体膜とする蓄積容量１９が形成される。ここで、半導体層４４を導電化して容量線１７に対する下部電極とすることで、半導体層４４と容量線１７との間にゲート絶縁層２４を誘電体膜とする容量成分が形成される。このような構成にすることにより、画素電極１６と容量線１７との間に形成される蓄積容量１９に、半導体層４４と容量線１７との間に形成される容量成分を並列に電気的に接続して補うことができる。半導体層４６は、電気的に浮遊していてもよい。
【００４８】
配向膜２９は、素子基板１０の液晶層５０に接する側、すなわち絶縁層２８と画素電極１６とを覆うように形成されている。配向膜２９は、例えばポリイミド樹脂からなる。配向膜２９の表面には、液晶層５０の配向方向を規制するための配向処理が施されている。
【００４９】
次に、対向基板３０は、液晶装置１００の観察側に位置している。対向基板３０は、基板３１を基体として構成されており、基板３１上に、カラーフィルタ層３４と、遮光層３２と、オーバーコート層３６と、共通電極１８と、配向膜３８とを備えている。基板３１は、透光性を有する材料からなり、例えばガラスからなる。基板３１の材料は、石英や樹脂であってもよい。
【００５０】
カラーフィルタ層３４と遮光層３２とは、基板３１上に形成されている。カラーフィルタ層３４は、画素４の領域に対応して配置されている。カラーフィルタ層３４は、例えばアクリル樹脂等からなり、画素４で表示するＲ、Ｇ、Ｂの各色に対応する色材を含有している。遮光層３２は、隣り合うカラーフィルタ層３４同士の間の領域に配置されている。遮光層３２は、例えば、クロムニッケル等の金属材料や、カーボンやチタンをフォトレジストに分散した樹脂ブラック等からなる。遮光層３２は、半導体層４２に入射する光を遮光する機能や、画素４同士の間から漏れる光を遮って表示のコントラストを向上させる機能を有する。
【００５１】
オーバーコート層３６は、カラーフィルタ層３４と遮光層３２とを覆うように形成されている。オーバーコート層３６は、透光性を有する樹脂からなる。共通電極１８は、オーバーコート層３６上に形成されている。共通電極１８は、画素電極１６に対向するように配置されている。共通電極１８は、透光性を有する導電材料からなり、例えばＩＴＯからなる。共通電極１８は、画素電極１６との間に液晶層５０を駆動するための電界を発生させる。
【００５２】
配向膜３８は、対向基板３０の液晶層５０に接する側、すなわち共通電極１８を覆うように形成されている。配向膜３８は、例えばポリイミド樹脂からなる。配向膜３８の表面には、液晶層５０の配向方向を規制するための配向処理が施されている。
【００５３】
液晶層５０は、素子基板１０と対向基板３０との間に配置されている。液晶層５０の液晶分子は、例えば、ＴＮ（Twisted Nematic）モード、ＳＴＮ（Super Twisted Nematic）モード等で動作する。液晶層５０の液晶分子は、画素電極１６と共通電極１８との間に電界が発生していない状態（オフ状態）では、配向膜２９と配向膜３８とに施された配向処理によって規制される方向に沿って配向する。また、液晶層５０の液晶分子は、画素電極１６と共通電極１８との間に電界が発生している状態（オン状態）では、電界の方向に沿って配向する。
【００５４】
偏光板５２および偏光板５４は、液晶層５０の動作モードやノーマリホワイトモード／ノーマリブラックモードの別に応じて配置される。ノーマリホワイトモードであれば、オン状態において、電界が発生している部分で入射光が遮断される。また、ノーマリブラックモードであれば、オン状態において、電界が発生している部分で入射光が通過する。なお、偏光板５２および偏光板５４の他に、位相差板が配置される構成であってもよい。
【００５５】
液晶装置１００の偏光板５２の側には、図示しないが、バックライト等の照明装置が偏光板５２に対向して配置されている。このバックライト等の照明装置から発せられた光は、ＴＦＴ素子２０の半導体層４２の下層側から入射する。このとき、半導体層４２の下層側に、遮光層２１ａがチャネル領域４２ｃに重なるように配置されている。これにより、半導体層４２の下層側から入射する光は遮光層２１ａによって遮蔽されるので、チャネル領域４２ｃに光が入射するのを防止できる。したがって、チャネル領域４２ｃにおける光電効果によるリーク電流の発生を防止することができる。
【００５６】
＜半導体膜の形成方法および電気光学装置の製造方法＞
次に、本実施の形態に係る半導体膜の形成方法、および電気光学装置としての液晶装置の製造方法を図を参照して説明する。図５は、液晶装置の製造方法を示すフローチャートである。図６は、液晶装置における半導体膜の形成方法を説明する図である。図７は、液晶装置における素子基板の製造方法を説明する図である。
【００５７】
図５に示すように、本実施形態に係る液晶装置１００の製造方法は、素子基板１０を製造する工程と、対向基板３０を製造する工程と、素子基板１０と対向基板３０とを組み合わせて液晶装置１００を製造する工程とを備えている。工程Ｐ１１から工程Ｐ１７は、素子基板１０を製造する工程である。工程Ｐ２１から工程Ｐ２３は、対向基板３０を製造する工程である。工程Ｐ３１から工程Ｐ３３は、素子基板１０と対向基板３０とを組み合わせて液晶装置１００を製造する工程である。工程Ｐ１１から工程Ｐ１７と、工程Ｐ２１から工程Ｐ２３とは、それぞれ独立に行われる。
【００５８】
まず、素子基板１０を製造する工程を説明する。図５に示す遮光層形成工程Ｐ１１では、断面形状が台形状の遮光層２１ａ，２１ｂを、それぞれ局所的に形成する。
【００５９】
遮光層形成工程Ｐ１１を、より具体的に説明する。図６（ａ）に示すように、基板１１上に、金属膜２１を、例えばスパッタリング法により５０ｎｍ〜１５０ｎｍ程度の膜厚に形成する。この金属膜２１の材料は、遮光層２１ａ，２１ｂの形成材料である。そして、金属膜２１上に、フォトリソグラフィ法により、断面形状が台形状であり、平面形状が島状であるフォトレジスト６４ａ，６４ｂを形成する。
【００６０】
この工程で用いるマスク６０は、所謂グレートーンマスクであり、例えば、透光性を有する基板６１と、基板６１上に設けられた部分光透過部６２ａ，６２ｂと、遮光部６３ａ，６３ｂとを備えている。部分光透過部６２ａ，６２ｂは、光を減衰して透過させる材料からなり、照射される光の全光量のうちの何割かを透過する。部分光透過部６２ｂは、中央部から端部に向かって光の透過率が高くなる多階調パターンを有している。この多階調パターンは、例えば、光の透過率が異なる材料を組み合わせて構成してもよいし、同じ材料で厚さを異ならせて構成してもよいし、スリットの幅やドット状の開口部の大きさを変化させて構成してもよい。遮光部６３ａは、マスク６０の断面方向において、部分光透過部６２ａとほぼ同じか僅かに小さくなっており、遮光部６３ｂは、部分光透過部６２ｂに対してある程度小さくなっている。
【００６１】
このようなマスク６０を通して、フォトレジスト膜６４（図６（ａ）に破線で示す）に所定光量の露光光Ｌ１を照射する。露光光Ｌ１は、遮光部６３ａ，６３ｂに重なる部分では遮蔽され、部分光透過部６２ａ，６２ｂのみに重なる部分では減衰して透過し、それ以外の部分ではそのまま透過する。このとき、多階調パターンを有する部分光透過部６２ｂでは、中央部から端部に向かって露光光Ｌ１の透過率が高くなるので、フォトレジスト膜６４の部分光透過部６２ｂのみに重なる部分に多階調パターンに対応した緩やかな傾斜面が形成される。この結果、角張った角部と急な傾斜面とを有するフォトレジスト６４ａと、フォトレジスト６４ａよりも内角が大きな角部と緩やかな傾斜面とを有するフォトレジスト６４ｂとが、同一のマスク６０を用いて形成される。
【００６２】
続いて、フォトレジスト６４ａ，６４ｂを介して金属膜２１をパターニングする。金属膜２１のパターニングにおいては、形成される遮光層２１ａに角張った角部が設けられ、かつ遮光層２１ｂに遮光層２１ａよりも内角の大きな角部が設けられるように、ドライエッチングを適用するとともにフォトレジスト６４ａ，６４ｂに対する金属膜２１の選択比、すなわちエッチング速度の比の値が小さくなるような条件とすることが好ましい。
【００６３】
図示しないが、ドライエッチング装置のチャンバ内を、所定の圧力、例えば１００Ｐａ以下に減圧する。プロセスガスとして、例えば、ＳＦ6とＣｌ2とＯ2とを混合したものを用いる。ＳＦ6、Ｃｌ2、Ｏ2の流量を、これらのガス全体の流量に対して、例えば、それぞれ１５％〜３０％、１５％〜３０％、５０％以上となるように制御する。ここで、プロセスガスとは、エッチング等の反応に使用されるガスと、反応プロセス中に使用されるその他のガスとの総称である。そして、プラズマを発生させる高周波電源の電力を、例えば０．４Ｗ／ｃｍ2〜０．７Ｗ／ｃｍ2に設定し、バイアス電源の電力を、例えば０．４Ｗ／ｃｍ2〜０．７Ｗ／ｃｍ2に設定する。
【００６４】
このエッチングで、フォトレジスト６４ａ，６４ｂの除去と金属膜２１の一部の除去とを並行して行うことにより、図６（ｂ）に示すように、フォトレジスト６４ａの形状が反映され角張った角部と急な傾斜面とを有する遮光層２１ａと、フォトレジスト６４ｂの形状が反映され遮光層２１ａよりも内角が大きな角部と緩やかな傾斜面とを有する遮光層２１ｂとが形成される。
【００６５】
このとき、遮光層２１ａにおいては、上底側の角部Ｃ１，Ｃ２の内角θ１，θ２のそれぞれが、例えば９０°以上かつ１２０°以下となるように形成し、好ましくは内角θ１，θ２のそれぞれが９０°以上かつ１０５°以下となるように形成する。一方、遮光層２１ｂにおいては、上底側の角部Ｃ３，Ｃ４の内角θ３，θ４のそれぞれが、例えば１６５°以上となるように形成し、好ましくは内角θ３，θ４のそれぞれが１７０°以上かつ１７５°以下となるように形成する。このような形状の遮光層２１ａ，２１ｂが得られるように、フォトレジスト６４ａ，６４ｂの形状およびエッチング条件を適宜調整する。
【００６６】
なお、通常、角部Ｃ１，Ｃ２，Ｃ３，Ｃ４のそれぞれを形成する２辺を直線状に形成することは困難であるため、内角θ１，θ２，θ３，θ４とは、角部Ｃ１，Ｃ２，Ｃ３，Ｃ４のそれぞれを形成する２辺の平均斜度を用いて定義されてもよい。
【００６７】
次に、絶縁層形成工程Ｐ１２では、図６（ｃ）に示すように、基板１１と遮光層２１ａ，２１ｂとを覆うように絶縁層２２を形成する。絶縁層２２を形成する方法は、例えばＣＶＤ法を適用し、２００ｎｍ〜５００ｎｍ程度の層厚が得られるように成膜する。これにより、遮光層２１ａに重なる段差部２２ａと、遮光層２１ｂに重なる段差部２２ｂとを備えた絶縁層２２が形成される。
【００６８】
段差部２２ａは、遮光層２１ａの角張った角部Ｃ１，Ｃ２と急な傾斜面との形状に沿った表面形状となる。段差部２２ａにおいて、角部Ｃ１，Ｃ２に対応する角張った角部Ｃ５，Ｃ６のそれぞれの内角θ５，θ６は、それぞれ内角θ１，θ２と略同一となる。また、段差部２２ｂは、遮光層２１ｂの角部Ｃ３，Ｃ４と緩やかな傾斜面との形状に沿った表面形状となる。段差部２２ｂにおいて、角部Ｃ３，Ｃ４に対応する角部Ｃ７，Ｃ８のそれぞれの内角θ７，θ８は、それぞれ内角θ３，θ４と略同一となる。
【００６９】
なお、通常、角部Ｃ５，Ｃ６，Ｃ７，Ｃ８のそれぞれを形成する２辺を直線状に形成することは困難であるため、内角θ５，θ６，θ７，θ８とは、角部Ｃ５，Ｃ６，Ｃ７，Ｃ８のそれぞれを形成する２辺の平均斜度を用いて定義されてもよい。
【００７０】
次に、半導体膜形成工程Ｐ１３では、絶縁層２２を下地層として、少なくとも段差部２２ａを覆って、非晶質シリコンからなる半導体膜４０を形成する。ここでは、絶縁層２２を覆うように半導体膜４０を形成する。半導体膜４０の膜厚は、５０ｎｍ程度とする。
【００７１】
次に、結晶化工程Ｐ１４では、図６（ｄ）に示すように、半導体膜４０にレーザ光Ｌ２を照射してアニールすることにより、半導体膜４０を結晶化させる。レーザ光Ｌ２としては、例えば、パルス幅が１０ｎｓｅｃ〜５０ｎｓｅｃであり、波長が３０８ｎｍ程度であるエキシマレーザ光を用いる。このアニールにより、半導体膜４０が結晶化される。このとき、半導体膜４０の結晶粒径は、例えば１６０ｎｍ〜４００ｎｍ程度とする。
【００７２】
ところで、半導体膜４０が結晶化される際に、段差部２２ａの角張った角部Ｃ５，Ｃ６においては、段差部２２ａの上面側から膜厚方向に伝わる熱と、急な傾斜面側から膜厚方向に伝わる熱とが集中することで、半導体膜４０が結晶化されにくくなり「断切れ」が発生し易くなる。段差部２２ａの角部Ｃ５，Ｃ６の内角θ５，θ６が９０°以上かつ１２０°以下であると、これらの角部で半導体膜４０に「断切れ」が発生する。また、内角θ５，θ６が９０°以上かつ１０５°以下であると、半導体膜４０に「断切れ」をより確実に発生させることができる。
【００７３】
一方、段差部２２ｂの角部Ｃ７，Ｃ８の内角θ７，θ８が１６５°以上であると、これらの角部では半導体膜４０に「断切れ」が発生せず、半導体膜４０は分断されない。また、内角θ７，Ｃ８が１７０°以上かつ１７５°以下であると、半導体膜４０に「断切れ」が発生するのをより確実に防止することができる。なお、半導体膜４０の結晶粒径が大きくなるアニール条件の方が、角部Ｃ５，Ｃ６において「断切れ」が発生し易くなる。
【００７４】
この結果、段差部２２ａの上面に位置する半導体層４２と、段差部２２ａの一方の傾斜面と段差部２２ａと段差部２２ｂとの間と段差部２２ｂとに亘って位置する半導体層４４と、段差部２２ａの他方の傾斜面に位置する半導体層４６とが形成される。したがって、半導体膜４０のパターニング工程を設けなくても、半導体膜４０を所定の個所で分断することができる。そのため、半導体膜４０のパターニングするためのマスクを不要にできる。
【００７５】
次に、チャネル領域形成工程Ｐ１５では、半導体層４２に不純物のドーピングを行うことにより、チャネル領域４２ｃと、チャネル領域４２ｃの両側に位置するソース領域４２ｓとドレイン領域４２ｄとを形成する。
【００７６】
次に、ＴＦＴ素子形成工程Ｐ１６では、図７（ａ）に示すように、絶縁層２２と半導体層４２，４４，４６を覆うゲート絶縁層２４を形成する。そして、図７（ｂ）に示すように、ゲート絶縁層２４上に金属等の導電性を有する材料からなる導電膜２５を形成する。
【００７７】
続いて、図７（ｃ）に示すように、導電膜２５上に、マスク６５を用いてフォトリソグラフィ法によりフォトレジスト６９を形成する。マスク６５は、前述のマスク６０と同様にグレートーンマスクであり、例えば、透光性を有する基板６６と、基板６６上に設けられた部分光透過部６７と遮光部６８ａ，６８ｂとを備えている。マスク６５では、部分光透過部６７は段差部２２ａと段差部２２ｂとに亘って配置され、遮光部６８ａ，６８ｂはそれぞれ段差部２２ａ，２２ｂの上面に重なるように配置される。
【００７８】
マスク６５を通してフォトレジスト膜（図示しない）に所定光量の露光光Ｌ１を照射することにより、段差部２２ａと段差部２２ｂとに亘って配置され、それぞれの段差部の上面に重なる部分の厚さが他の部分の厚さと異なるフォトレジスト６９が形成される。このとき、フォトレジスト６９は、図３に示す素子基板１０において平面視で対向基板３０の遮光層３２に重なる範囲に対応して、配置されるものとする。
【００７９】
次に、図７（ｄ）に示すように、フォトレジスト６９を介して導電膜２５をパターニングすることにより、ゲート電極２０ｇ（走査線１２）と容量線１７とを形成する。このとき、ゲート絶縁層２４と半導体層４４と半導体層４６とにおいて、それぞれのフォトレジスト６９に覆われていなかった領域が除去される。
【００８０】
ここで、半導体層４４と半導体層４６との除去される部分は、平面視で対向基板３０のカラーフィルタ層３４（図３参照）に重なる部分、すなわち、画素４の領域に重なる部分である。このように、半導体層４４，４６のパターニング工程を設けなくても、半導体層４４，４６の不要部分を除去することができる。そのため、半導体膜４０の不要部分を除去するためのマスクを不要にできる。
【００８１】
次に、図３に示すように、絶縁層２２とゲート絶縁層２４とゲート電極２０ｇと容量線１７とを覆うように、絶縁層（図示しない）と平坦化層２６を形成する。そして、ソース電極２０ｓとドレイン電極２０ｄとを平坦化層２６上に設け、それぞれコンタクトホールを介してソース領域４２ｓとドレイン領域４２ｄとに電気的に接続する。さらに、平坦化層２６とソース電極２０ｓとドレイン電極２０ｄとを覆うように、絶縁層２８を形成する。
【００８２】
次に、画素電極形成工程Ｐ１７では、絶縁層２８上に画素電極１６を形成する。画素電極１６は、絶縁層２８を貫通するコンタクトホール２８ａを介してドレイン電極２０ｄに電気的に接続する。さらに、液晶層５０に接する側に配向膜２９を形成することにより、素子基板１０が製造される。
【００８３】
次に、対向基板３０を製造する工程を説明する。遮光層・カラーフィルタ層形成工程Ｐ２１では、基板３１上に遮光層３２とカラーフィルタ層３４とを形成する。次に、オーバーコート層形成工程Ｐ２２では、遮光層３２とカラーフィルタ層３４との上にオーバーコート層３６を形成する。次に、共通電極形成工程Ｐ２３では、オーバーコート層３６上に共通電極１８を形成する。さらに、液晶層５０に接する側に配向膜３８を形成することにより、対向基板３０が製造される。
【００８４】
次に、貼り合わせ工程Ｐ３１では、素子基板１０と対向基板３０との貼り合わせを行う。貼り合わせは、素子基板１０または対向基板３０にシール剤５６を塗布し、アライメント（位置合わせ）をした後、素子基板１０と対向基板３０とを接触させ、圧着して行われる。
【００８５】
次に、液晶注入・封止工程Ｐ３２では、シール剤５６の開口部（注入口）から素子基板１０と対向基板３０との間に液晶を注入し、注入口を封止する。
【００８６】
次に、偏光板貼り付け工程Ｐ３３では、素子基板１０の外側に偏光板５２を、対向基板３０の外側に偏光板５４を、それぞれ貼り付ける。以上により液晶装置１００が完成する。
【００８７】
上記の実施形態によれば、以下の効果が得られる。
【００８８】
（１）半導体膜４０の分断したい個所に対応させて下地層となる絶縁層２２に角張った角部Ｃ５，Ｃ６と急な傾斜面とを有する段差部２２ａを形成することで、その個所で半導体膜４０を分断できる。また、ＴＦＴ素子形成工程Ｐ１６において、ＴＦＴ素子２０のゲート電極２０ｇ（走査線１２）等をパターニングして形成する際に、半導体膜４０の不要個所を一緒に除去できる。これにより、液晶装置１００の製造工程において、半導体膜４０をパターニングする工程およびその工程で使用するマスクを不要にできる。
【００８９】
（２）基板１１上に角張った角部Ｃ１，Ｃ２と急な傾斜面とを有する遮光層２１ａを局所的に形成することで、絶縁層２２に角張った角部Ｃ５，Ｃ６と急な傾斜面とを有する段差部２２ａを形成できる。このため、液晶装置１００が遮光層２１ａを有する構成においては、遮光層２１ａを形成する工程およびその工程で使用するマスクが必要になるが、その一方で、半導体膜４０をパターニングする工程およびその工程で使用するマスクを不要にできる。したがって、工程数およびマスクの増減が相殺されることになるので、液晶装置１００の製造工数や製造コストの上昇を抑えることができる。
【００９０】
以上、本発明の実施形態について説明したが、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
【００９１】
（変形例１）
上記の実施形態では、半導体膜４０の下地層となる絶縁層２２に角張った角部Ｃ５，Ｃ６を有する段差部２２ａを形成することで、半導体膜４０を「断切れ」させて分断させる構成であったが、この形態に限定されない。段差部２２ａの角部Ｃ５，Ｃ６のいずれか一方の内角を段差部２２ｂの角部Ｃ７，Ｃ８の内角θ７，θ８と同程度とすることで、段差部２２ａの一方の角部のみで「断切れ」が発生するようにしてもよい。
【００９２】
（変形例２）
上記の実施形態では、半導体膜４０の形成方法は、液晶装置１００に用いられるものとして説明したが、この形態に限定されない。半導体膜４０の形成方法は、例えば有機エレクトロルミネセンス装置（有機ＥＬ装置）や電気泳動装置等の電気光学装置に用いる半導体膜の形成に適用してもよい。また、半導体膜４０の形成方法は、ＩＴＯ膜や電極膜等の形成に適用してもよい。
【図面の簡単な説明】
【００９３】
【図１】本実施形態に係る液晶装置の構成を示す図。
【図２】本実施形態に係る液晶装置の電気的な構成を示す等価回路図。
【図３】本実施形態に係る液晶装置の部分断面図。
【図４】図３中のＢ部の拡大図。
【図５】液晶装置の製造方法を示すフローチャート。
【図６】液晶装置における半導体膜の形成方法を説明する図。
【図７】液晶装置における素子基板の製造方法を説明する図。
【符号の説明】
【００９４】
２…表示領域、４…画素、１０…素子基板、１１…基板、１２…走査線、１３…データ線駆動回路、１４…データ線、１５…走査線駆動回路、１６…画素電極、１７…容量線、１８…共通電極、１９…蓄積容量、２０…ＴＦＴ素子、２０ｄ…ドレイン電極、２０ｇ…ゲート電極、２０ｓ…ソース電極、２１ａ，２１ｂ…遮光層、２２…絶縁層、２２ａ，２２ｂ…段差部、２４…ゲート絶縁層、２６…平坦化層、２８…絶縁層、２９…配向膜、３０…対向基板、３１…基板、３２…遮光層、３４…カラーフィルタ層、３６…オーバーコート層、３８…配向膜、４０…半導体膜、４２，４４，４６…半導体層、４２ｃ…チャネル領域、４２ｄ…ドレイン領域、４２ｓ…ソース領域、５０…液晶層、５２…偏光板、５４…偏光板、５６…シール剤、６０…マスク、６１…基板、６２ａ，６２ｂ…部分光透過部、６３ａ…遮光部、６４…フォトレジスト膜、６４ａ，６４ｂ…フォトレジスト、６６…基板、６７…部分光透過部、６８ａ…遮光部、６９…フォトレジスト、１００…液晶装置、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８…角部、θ１，θ２，θ３，θ４，θ５，θ６，θ７，θ８…内角。
【図１】
2010027830.tif 000003
【図２】
2010027830.tif 000004
【図３】
2010027830.tif 000005
【図４】
2010027830.tif 000006
【図５】
2010027830.tif 000007
【図６】
2010027830.tif 000008
【図７】
2010027830.tif 000009