(57)【要約】【課題】強誘電体キャパシタの上部電極とセルトランジスタの拡散層を接続するための配線が、自己整合的に形成された不揮発性記憶装置およびその製造方法を提供する。【解決手段】半導体基板の主面に、セルトランジスタ１４と、強誘電体膜２９を第１電極３０および第２電極３１で挟持し、第１電極３０が第１コンタクトプラグ２７の上面と接触した強誘電体キャパシタ１３と、第２コンタクトプラグ２８の上面に接触し、第１電極３０と同じ材質の第１導電層３２と、第１電極３０、強誘電体膜２９および第１導電層３２の側面を覆うように第２絶縁膜２６上に形成され、第１導電層３２の上面を露出する第１開口を有する第３絶縁膜３３と、第３絶縁膜３３上に、一方３４ａが第２電極３１と連続的に繋がり、他方３４ｂが第１開口を通して第１導電層３２に接続されるように形成され、第２電極３１と同じ材質の第１配線３４と、を具備する。【選択図】図２
2010062330.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主面に、ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の上面および側面に形成された第１絶縁膜と、前記ゲート電極をゲート長方向に挟むように形成された第１拡散層および第２拡散層とを有するセルトランジスタと、
前記セルトランジスタを覆うように前記半導体基板上に形成された第２絶縁膜を貫通し、前記第１拡散層に接続された第１コンタクトプラグおよび第２拡散層に接続された第２コンタクトプラグと、
強誘電体膜を第１電極および第２電極で挟持し、前記第１電極が前記第１コンタクトプラグの上面と接触した強誘電体キャパシタと、
前記第２コンタクトプラグの上面に接触し、前記第１電極と同じ材質の第１導電層と、
前記第１電極、前記強誘電体膜および前記第１導電層の側面を覆うように前記第２絶縁膜上に形成され、前記第１導電膜の上面を露出する第１開口を有する第３絶縁膜と、
前記第３絶縁膜上に、一方が前記第２電極と連続的に繋がり、他方が前記第１開口を通して前記第１導電層に接続されるように形成され、前記第２電極と同じ材質の第１配線と、
を具備することを特徴とする不揮発性記憶装置。
【請求項２】
前記セルトランジスタの隣に配置される周辺回路トランジスタと、
前記第２絶縁膜を貫通し、前記周辺回路トランジスタの第３拡散層に接続された第３コンタクトプラグと、
前記第３コンタクトプラグの上面に接触し、前記第１電極と同じ材質の第２導電層と、
前記第２導電層の上面を露出する第２開口を有する前記第３絶縁膜上に、一部が前記第２開口を通して前記第２導電層に接続されるように形成され、前記第２電極と同じ材質の第２配線と、
を具備することを特徴とする請求項１に記載の不揮発性記憶装置。
【請求項３】
前記第１電極材の比抵抗が、前記第２電極材の比抵抗より小さいことを特徴とする請求項１または請求項２に記載の不揮発性記憶装置。
【請求項４】
前記第２配線上に、比抵抗が前記第２電極材より小さい金属膜が形成されていることを特徴とする請求項２に記載の不揮発性記憶装置。
【請求項５】
半導体基板の主面に、ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の上面および側面に形成された第１絶縁膜と、前記ゲート電極をゲート長方向に挟むように形成された第１拡散層および第２拡散層とを有するセルトランジスタを形成する工程と、
前記セルトランジスタを覆うように前記半導体基板上に第２絶縁膜を形成し、前記第２絶縁膜を貫通して前記第１拡散層に接続された第１コンタクトプラグと、前記第２拡散層に接続された第２コンタクトプラグとを形成する工程と、
前記第２絶縁膜上に第１電極材料膜を形成し、マスク材を用いて前記第１電極材料膜をエッチングし、前記第１コンタクトプラグの上面と接触した第１電極および前記第２コンタクトプラグの上面と接触した第１導電層を形成する工程と、
前記第２絶縁膜上に、前記第１電極材料膜および前記マクス材を覆う第３絶縁膜を形成し、前記マスク材の上面が露出するまで前記第３絶縁膜を除去する工程と、
前記第１導電層上の前記マスク材を保護して前記第１電極上の前記マスク材を除去し、前記第１電極の上面を露出させる工程と、
前記第１電極の上面および前記第１導電層上の前記マスク材を含む前記第３絶縁膜上に強誘電体膜を形成し、前記第３絶縁膜および前記マスク材が露出するまで前記強誘電体膜を除去する工程と、
前記第１導電膜上の前記マスク材を選択的に除去して得られた第１開口に、前記第１導電膜の上面を露出させる工程と、
前記強誘電体膜および前記第１導電膜を含む前記第３絶縁膜上に、第２電極材料膜を形成し、前記第２電極材料膜をパターニングし、前記強誘電体膜を前記第１電極および第２電極で挟持し、前記第１電極が前記第１コンタクトプラグの上面と接触した強誘電体キャパシタを形成し、一方が前記第２電極と連続的に繋がり、他方が前記第１開口を通して前記第１導電膜に接続された第１配線を形成する工程と、
を具備することを特徴とする不揮発性記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶装置およびその製造方法に関する。
【背景技術】
【０００２】
ジルコン酸チタン酸鉛（ＰＺＴ：Ｐ(Ｚｒ,Ｔｉ)Ｏ３)や、タンタル酸ビスマスストロンチウム(ＳＢＴ：ＳｒＢｉ２Ｔａ２Ｏ９)などに代表される強誘電体を容量絶縁膜に用いた不揮発性記憶装置は、その高速性や低消費電力といったことを背景に、近年、特に注目を浴びている。
【０００３】
スイッチング素子としてのセルトランジスタを先に形成し、ストレージ素子としての強誘電体キャパシタを、層間絶縁膜を介してセルトランジスタの上方に形成するタイプの不揮発性記憶装置では、強誘電体キャパシタの上部電極とセルトランジスタのソース／ドレイン領域を接続する手段として、層間絶縁膜に形成されたコンタクト孔を通る配線を用いている（例えば特許文献１参照）。
【０００４】
特許文献１に開示された不揮発性記憶装置は、ソース／ドレイン領域及びゲートを有するトランジスタと、ゲートを被覆するように半導体基板上に形成され、コンタクト孔を有する絶縁膜と、絶縁膜上に形成され、下部電極、この下部電極上に形成された強誘電体膜及びこの強誘電体膜上に形成された上部電極から構成されたキャパシタと、下部電極及び強誘電体膜の側面を被覆する側壁絶縁膜と、上部電極とソース／ドレイン領域のいずれかと、を電気的に接続し、側壁絶縁膜によって下部電極と電気的に絶縁され、且つコンタクト孔を通ってソース／ドレイン領域に至るように配置された配線と、を備えている。  
配線は、少なくとも上部電極との接続部及びその近傍はこの上部電極と同じ材料を用い、上部電極と配線とは連続的に繋がっている。
【０００５】
然しながら、特許文献１に開示された不揮発性記憶装置は、下部電極を形成するためのリソグラフィ工程と、コンタクト孔を形成するためのリソグラフィ工程とを別々に行っている。
【０００６】
２つのマスク材を使用する工程では、第１のマスク材と第２のマスク材との間に必ず位置ずれが発生するので、位置ずれ量を見込んで余裕を設けておくことが必要になる。その結果、不揮発性記憶装置の集積化が妨げられるという問題がある。
【特許文献１】特開２０００−３１３９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
強誘電体キャパシタの上部電極とセルトランジスタの拡散層を接続ための配線が、自己整合的に形成された不揮発性記憶装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様の不揮発性記憶装置は、半導体基板の主面に、ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の上面および側面に形成された第１絶縁膜と、前記ゲート電極をゲート長方向に挟むように形成された第１拡散層および第２拡散層とを有するセルトランジスタと、前記セルトランジスタを覆うように前記半導体基板上に形成された第２絶縁膜を貫通し、前記第１拡散層に接続された第１コンタクトプラグおよび第２拡散層に接続された第２コンタクトプラグと、強誘電体膜を第１電極および第２電極で挟持し、前記第１電極が前記第１コンタクトプラグの上面と接触した強誘電体キャパシタと、前記第２コンタクトプラグの上面に接触し、前記第１電極と同じ材質の第１導電層と、前記第１電極、前記強誘電体膜および前記第１導電層の側面を覆うように前記第２絶縁膜上に形成され、前記第１導電膜の上面を露出する第１開口を有する第３絶縁膜と、前記第３絶縁膜上に、一方が前記第２電極と連続的に繋がり、他方が前記第１開口を通して前記第１導電層に接続されるように形成され、前記第２電極と同じ材質の第１配線と、を具備することを特徴としている。
【０００９】
本発明の一態様の不揮発性記憶装置の製造方法は、半導体基板の主面に、ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の上面および側面に形成された第１絶縁膜と、前記ゲート電極をゲート長方向に挟むように形成された第１拡散層および第２拡散層とを有するセルトランジスタを形成する工程と、前記セルトランジスタを覆うように前記半導体基板上に第２絶縁膜を形成し、前記第２絶縁膜を貫通して前記第１拡散層に接続された第１コンタクトプラグと、前記第２拡散層に接続された第２コンタクトプラグとを形成する工程と、前記第２絶縁膜上に第１電極材料膜を形成し、マスク材を用いて前記第１電極材料膜をエッチングし、前記第１コンタクトプラグの上面と接触した第１電極および前記第２コンタクトプラグの上面と接触した第１導電層を形成する工程と、前記第２絶縁膜上に、前記第１電極材料膜および前記マクス材を覆う第３絶縁膜を形成し、前記マスク材の上面が露出するまで前記第３絶縁膜を除去する工程と、前記第１導電層上の前記マスク材を保護して前記第１電極上の前記マスク材を除去し、前記第１電極の上面を露出させる工程と、前記第１電極の上面および前記第１導電層上の前記マスク材を含む前記第３絶縁膜上に強誘電体膜を形成し、前記第３絶縁膜および前記マスク材が露出するまで前記強誘電体膜を除去する工程と、前記第１導電膜上の前記マスク材を選択的に除去して得られた第１開口に、前記第１導電膜の上面を露出させる工程と、前記強誘電体膜および前記第１導電膜を含む前記第３絶縁膜上に、第２電極材料膜を形成し、前記第２電極材料膜をパターニングし、前記強誘電体膜を前記第１電極および第２電極で挟持し、前記第１電極が前記第１コンタクトプラグの上面と接触した強誘電体キャパシタを形成し、一方が前記第２電極と連続的に繋がり、他方が前記第１開口を通して前記第１導電膜に接続された第１配線を形成する工程と、を具備することを特徴としている。
【発明の効果】
【００１０】
本発明によれば、強誘電体キャパシタの上部電極とセルトランジスタの拡散層を接続するための配線が、自己整合的に形成された不揮発性記憶装置およびその製造方法が得られる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１２】
本発明の実施例１に係る不揮発性記憶装置について、図１および図２を用いて説明する。図１は不揮発性記憶装置の構成を示すブロック図、図２は不揮発性記憶装置を示す断面図である。
【００１３】
本実施例は、セルトランジスタと強誘電体キャパシタが並列接続された複数のユニットセルが水平方向に対称に直列接続された、所謂トランジスタ（Ｔ）−キャパシタ（Ｃ）並列ユニット直列接続型のキャパシタセルを有する不揮発性記憶装置の例である。
【００１４】
図１に示すように、本実施例の不揮発性記憶装置１０は、マトリックス状に配列されたビット線１１とワード線１２と、ビット線１１とワード線１２との直交部に配置されるとともに、強誘電体膜を第１および第２電極で挟持した強誘電体キャパシタ１３と、ドレインＤがビット線１１に接続され、ソースＳが強誘電体キャパシタ１３の第１電極に接続され、ゲートＧがワード線１２に接続されたスイッチング用セルトランジスタ１４と、強誘電体キャパシタ１３の第２電極に接続された共通配線１５とを備えたメモリセルアレイ１６を具備している。
【００１５】
更に、メモリセルアレイ１６内のいずれかの強誘電体キャパシタ１３を選択するための行デコーダ１７および列デコーダ１８と、行デコーダ１７および列デコーダ１８を駆動して、選択された強誘電体キャパシタ１３からデータを読み出して外部に送出し、選択された強誘電体キャパシタ１３に外部から入手したデータを書き込むための周辺回路１９とを具備している。
【００１６】
図２に示すように、メモリセルアレイ１６は、半導体基板２０、例えばシリコン基板上に形成されている。  
セルトランジスタ１４は、半導体基板２０中に形成された素子分離層（図示せず）に囲まれた領域内に形成されている。
【００１７】
セルトランジスタ１４は、半導体基板２０上にゲート絶縁膜（図示せず）を介して形成されたゲート電極２２と、ゲート電極２２をゲート長方向に挟むように形成された第１拡散層２３（ソース拡散層）および第２拡散層層２４（ドレイン拡散）とを具備している。ゲート電極２２の上面および側面は、第１絶縁膜２５で被覆されている。
【００１８】
セルトランジスタ１４を覆うように半導体基板２０上に第２絶縁膜２６（層間絶縁膜）が形成されている。  
第２絶縁膜２６を貫通する図示されないコンタクト孔を通して、第１拡散層２３に接続された第１コンタクトプラグ２７が形成され、第２拡散層２４に接続された第２コンタクトプラグ２８が形成されている。  
第１コンタクトプラグ２７および第２コンタクトプラグ２８は、ゲート電極２２の側面の第１絶縁膜２５により、ゲート電極２２と電気的に絶縁されている。
【００１９】
強誘電体キャパシタ１３は、強誘電体膜２９を第１電極３０および第２電極３１で挟持し、第２絶縁膜２６上に第１コンタクトプラグ２７からゲート電極２２の中央部に渡って形成されている。強誘電体キャパシタ１３の高さは、例えば４００ｎｍ程度である。  
第１電極３０は、第１コンタクトプラグ２７の上面と接触して第１コンタクトプラグ２７と電気的に接続されている。
【００２０】
第１電極３０と同じ材質の第１導電層３２が、第２絶縁膜２６上に第２コンタクトプラグ２８からゲート電極２２の隣のゲート電極の中央部に渡って形成されている。  
第１導電層３２は、第２コンタクトプラグ２８の上面に接触して第２コンタクトプラグ２８と電気的に接続されている。
【００２１】
第３絶縁膜３３は、第１電極３０、強誘電体膜２９、および第１導電膜３２の側面を覆うように第２絶縁膜２６上に形成され、第１導電膜３２の上面を露出する図示されない第１開口を有している。
【００２２】
第２電極３１と同じ材質の第１配線３４が、第３絶縁膜３３上に、一方３４ａが第２電極３１と連続的に繋がり、他方３４ｂが図示されない第１開口を通して第１導電膜３２に接続されている。
【００２３】
これにより、強誘電体キャパシタ１３の上部電極３１は、第１配線３４、第１導電膜３２、および第２コンタクトプラグ２８を介して、セルトランジスタ１４の第２拡散層２８に電気的に接続されている。
【００２４】
ここで、第１電極３０として、第２電極３１より比抵抗が小さい材料を選定する。例えば、第１電極３０は金属材のイリジウム（Ｉｒ、ρ〜５．３Ｅ−８Ω・ｍ）、白金（Ｐｔ、ρ〜１０．６Ｅ−８Ω・ｍ）、ルテニウム（Ｒｕ、ρ〜７．６Ｅ−８Ω・ｍ）などである。第２電極３１は、酸化物系導電材の酸化イリジウム（ＩｒＯ２、ρ〜４０Ｅ−８Ω・ｍ）、酸化ストロンチウム（ＳｒＯ２）、酸化ルテニウム（ＲｕＯ２）、ＳＲＯなどである。
【００２５】
その結果、従来の第２電極３１と同じ材質の第１配線３４のみで、強誘電体キャパシタ１３の第２電極３１とセルトランジスタ１４の第２拡散層２４を電気的接続する場合に比べて、全体の配線抵抗を低くすることが可能である。
【００２６】
これにより、セルトランジスタ１４の第１拡散層２３に強誘電体キャパシタ１３の第１電極３０が接続され、第２拡散層２４に強誘電体キャパシタ１３の第２電極３１が接続されたユニットセル３５が構成される。  
複数のユニットセル３５が水平方向に対称に直列接続され、所謂トランジスタ（Ｔ）−キャパシタ（Ｃ）並列ユニット直列接続型のキャパシタセルが構成される。
【００２７】
第１電極３０と強誘電体膜２９、および第１導電層３２と図示されない第１開口は、同一の工程においてパターニングすることができる。  
その結果、第２電極３１を第２拡散層２４に電気的に接続する工程において、フォトリソグラフィ工程が１回で済み、マスク合わせずれによる余裕を設けておく必要がない。  
従って、不揮発性記憶装置１０の高集積化に必要な強誘電体キャパシタ１３の第２電極３１とセルトランジスタ１４の第２拡散層２４との電気的な接続が容易になる。
【００２８】
周辺回路１９においては、周辺回路トランジスタの第３拡散層３６上に、第２絶縁膜２６貫通して第３コンタクトプラグ３７が形成されている。  
第３拡散層３６は、層間絶縁膜３８貫通する第４コンタクトプラグ３９を介して、配線４０に電気的に接続されている。
【００２９】
次に、不揮発性記憶装置１０の製造方法について説明する。図３乃至図７は、不揮発性記憶装置１０の製造工程を示す断面図である。  
始めに、図３（ａ）に示すように、周知の方法により、半導体基板２０内に図示しない素子分離用のＳＴＩ（Shallow Trench Isolation）を形成する。  
次に、半導体基板２０上にゲート絶縁膜（図示せず）を介してゲート電極２２と、ゲート電極２２をゲート長方向に挟むように第１拡散層２３および第２拡散層２４を有するセルトランジスタ１４を形成し、ゲート電極２２の上面および側面に第１絶縁膜２５を形成する。
【００３０】
次に、図３（ｂ）に示すように、半導体基板２０上に第２縁膜２６、例えばＢＰＳＧ（Boron Phosphorous Silicate Glass）膜を形成し、第２絶縁膜２６に第１コンタクトプラグ２７および第２コンタクトプラグ２８を形成するための図示されない貫通孔を形成する。  
次に、図示されない貫通孔を埋め込むように第２絶縁膜２６上に図示されない導電膜、例えばスパッタ法によりＴｉＮのバリアメタル膜を形成し、次にＣＶＤ（Chemical Vapor Deposition）法によりタングステン膜を形成し、ＣＭＰ（Chemical Mechanical Polishing）法により第２絶縁膜２６が露出するまで余分な導電膜を除去する。  
これにより、第１拡散層２３に接続された第１コンタクトプラグ２７、および第２拡散層２４３に接続された第２コンタクトプラグ２８が形成される。
【００３１】
次に、図３（ｃ）に示すように、第１コンタクトプラグ２７、第２コンタクトプラグ２８の上面を含む第２絶縁膜２６上に、第１電極材料膜５０として、例えばスパッタリング法により厚さ２００ｎｍ程度のイリジウム（Ｉｒ）膜、キャップ層５１として、例えばＰＣＶＤ法により厚さ１００ｎｍ程度のシリコン窒化膜を順次形成する。  
第１電極材料膜５０はＩｒの他、例えばＰｔ、Ｒｕなどの融点の高い金属材料で形成される。
【００３２】
次に、図４（ａ）に示すように、フォトリソグラフィ法によりキャップ層５１上に所定のパターンを有するレジスト膜（図示せず）を形成し、レジスト膜をマスクとしてＲＩＥ（Reactive Ion Etching）法によりキャップ層５１をエッチングする。  
次にパターンが転写されたキャップ層５１をマスクとして、ＲＩＥ法により第１電極材料膜５０をエッチングする。
【００３３】
これにより、第２絶縁膜２６上に、第１コンタクトプラグ２７の上面と接触し、第１コンタクトプラグ２７からゲート電極２２の中央部に渡る第１電極３０が形成され、第２コンタクトプラグ２８の上面と接触し、第２コンタクトプラグ２８からゲート電極２２と隣のゲート電極の中央部に渡る第１導電層３２が形成される。
【００３４】
次に、図４（ｂ）に示すように、第１電極３０、第１導電層３２およびキャップ層５１を含む第２絶縁膜２６上に、第３絶縁膜３３として、例えばスパッタリング法あるいはＡＬＤ（Atomic Layer Deposition）法により水素拡散バリア膜として機能する酸化アルミニウム（Ａｌ２Ｏ３）膜を形成し、ＣＭＰ法によりキャップ層５１が露出するまで余分な酸化アルミニウム膜を除去する。
【００３５】
次に、図５（ａ）に示すように、第１導電層３２上のキャップ層５１を覆うレジスト膜５２を形成する。レジスト膜５２は第１電極３０上のキャップ層５１をウエットエッチングする際の単なる保護膜なので、合せ精度は粗くても構わない。  
例えばレジスト膜５２が、隣接する第１電極３０上のキャップ層５１の一部に跨って形成されていても構わない。
【００３６】
次に、図５（ｂ）に示すように、酸化アルミニウムに対してシリコン窒化膜を選択性にエッチングするエッチャント、例えばリン酸を用いて常温で第１電極３０上のキャップ層５１を除去し、第１電極３０の上面を露出させる。  
次に、レジスト膜５２を、例えばアッシャー、硫酸と過酸化水素の混合液（ＳＨ）などにより除去する。
【００３７】
次に、図６（ａ）に示すように、第１電極３０の上面、キャップ層５１の上面を含む第３絶縁膜３３上に、例えばスパッタリング法によりＰＺＴ膜５３を形成する。  
次に、図６（ｂ）に示すように、ＣＭＰ法により第３絶縁膜３３および第１導電層３２上のキャップ層５１が露出するまで、余分なＰＺＴ膜５３を除去する。
【００３８】
次に、図７（ａ）に示すように、リン酸を用いて常温で第１導電層３２上のキャップ層５１を選択的に除去し、第１導電層３２の上面を露出させる。リン酸は酸化アルミニウム同様に、ＰＺＴに対してシリコン窒化膜を選択的にエッチングする。
【００３９】
これにより、第１電極３０、強誘電体膜２９および第１導電層３２の側面を覆うように第２絶縁膜２６上に形成され、第１導電膜３２の上面を露出する第１開口５４を有する第３絶縁膜３３が得られる。
【００４０】
次に、図７（ｂ）に示すように、強誘電体膜２９および第１導電膜３２を含む第３絶縁膜３３上に、第２電極材料膜５５として、例えばスパッタリング法により導電性の金属酸化物である酸化イリジウム（ＩｒＯ２）を形成する。  
次に、フォトリソグラフィ法により第２電極材料膜５５上に電極配線パターンを有するレジスト膜（図示せず）を形成し、レジスト膜をマスクとして、ＲＩＥ法により第２電極材料膜５５をエッチングする。
【００４１】
これにより、図１に示す強誘電体膜２９を第１電極３０および第２電極３１で挟持し、第１電極３０が第１コンタクトプラグ２７の上面と接触した強誘電体キャパシタ１３と、一方３４ａが第２電極３１と連続的に繋がり、他方３４ｂが第１開口５４を通して第１導電膜３２に接続された第１配線３４が得られる。  
第１配線３４の他方３４ｂは、第１開口５４に対して自己整合的に形成されたセルフアラインコンタクトである。
【００４２】
周辺回路１９においては、周辺回路トランジスタの第３拡散層３６、第３コンタクトプラグ３７は、セルトランジスタ１４、第１および第２コンタクトプラグ２７、２８と同じ工程で形成する。  
周辺回路１９の層間絶縁膜３８、第４コンタクトプラグ３９、配線４０は、メモリセルアレイ１６とは別の工程で形成する。
【００４３】
これにより、トランジスタ（Ｔ）−キャパシタ（Ｃ）並列ユニット直列接続型のキャパシタセルを有する不揮発性記憶装置１０が得られる。
【００４４】
以上説明したように、本実施例の不揮発性記憶装置１０は、第３絶縁膜３３上に、一方３４ａが第２電極３１と連続的に繋がり、他方３４ｂが第１開口５４を通して第１導電層３２と接続された第１配線３４を具備している。
【００４５】
第１電極３０、強誘電体膜２９、第１導電層３２および第１開口５４は、同一の工程においてパターニングすることができるので、第２電極３１を第２拡散層２４に電気的に接続する工程において、フォトリソグラフィ工程が１回で済み、マスク合わせずれによる余裕を設けておく必要がない。
【００４６】
その結果、不揮発性記憶装置１０の高集積化に必要な強誘電体キャパシタ１３の第２電極３１とセルトランジスタ１４の第２拡散層２４との電気的な接続が容易になり、不揮発性記憶装置１０の高集積化に必要な微細コンタクを容易に形成することができる。
【００４７】
従って、強誘電体キャパシタ１３の上部電極３１とセルトランジスタ１４の第２拡散層２４を接続するための配線が、自己整合的に形成された不揮発性記憶装置およびその製造方法が得られる。
【００４８】
第１導電層３２は第１電極３０と同じ材質であり、第１配線３４は第２電極３１と同じ材質である。  
第１電極３０の比抵抗が第２電極の比抵抗３１より小さいので、従来の第２電極３１と同じ材質の配線のみで、強誘電体キャパシタ１３の第２電極３１とセルトランジスタ１４の第２拡散層２４を電気的接続する場合に比べて、全体の配線抵抗を低くすることができる。
【実施例２】
【００４９】
図８は本発明の実施例２に係る不揮発性記憶装置を示す断面図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
【００５０】
本実施例が実施例１と異なる点は、周辺回路のトランジスタの拡散層と配線を、セルトランジスタと同じようにセルフアラインコンタクトで接続し、配線上に配線材より比抵抗の小さい金属膜を形成したことにある。
【００５１】
即ち、図８に示すように、本実施例の不揮発性記憶装置６０の周辺回路のトランジスタは、第２絶縁膜２６を貫通し、周辺回路トランジスタの第３拡散層３６に接続された第３コンタクトプラグ３７と、第３コンタクトプラグ３７の上面に接触し、第１電極３０と同じ材質の第２導電層６１と、第２導電層６１の上面を露出する図示されない第２開口を有する第３絶縁膜３３上に、一部６２ａが図示されない第２開口を通して第２導電層６１に接続されるように形成され、第２電極３１と同じ材質の第２配線６２と、を具備している。
【００５２】
更に、不揮発性記憶装置６０は、強誘電体キャパシタ１３の第２電極３１、セルトランジスタ１４の第１配線３４、および周辺回路トランジスタの第２配線６２上に形成された金属膜６３、例えばアルミニウム（Ａｌ、ρ〜２．６Ｅ−８Ω・ｍ）を具備している。
【００５３】
金属膜６３は、周辺回路トランジスタの配線抵抗の低減を主眼として設けられている。金属膜６３は第２配線６２より比抵抗が小さいので、実質的に周辺回路トランジスタの配線として機能している。
【００５４】
これにより、周辺回路のトランジスタの第３拡散層３６と配線とを、セルトランジスタ１４と同じようにセルフアラインコンタクトで容易に接続でき、且つセルトランジスタ１４より動作電流が大きい周辺回路トランジスタの配線として使用することが可能である。
【００５５】
次に、不揮発性記憶装置６０の製造方法について説明する。図９は不揮発性記憶装置６０の製造工程の要部を示す断面図である。  
図９（ａ）に示すように、図３乃至図７と同様にして、セルトランジスタ１４と同時に周辺回路トランジスタを形成し、第２絶縁膜２６を貫通して周辺回路トランジスタの第３拡散層３６に接続された第３コンタクトプラグ３７を形成し、第３コンタクトプラグ３７の上面に接触した第２導電層６１を形成し、第３絶縁膜３３で第２導電層６１の側面を覆うとともに、第２導電層６１の上面を露出する第２開口７０を形成する。
【００５６】
次に、図９（ｂ）に示すように、強誘電体膜２９、第１導電膜３２および第２導電膜６１を含む第３絶縁膜３３上に、第２電極材料膜５５およびアルミニウム（Ａｌ）膜７１を順次形成する。
【００５７】
次に、アルミニウム膜７１上に、フォトリソグラフィ法により電極配線パターンを有するレジスト膜（図示せず）を形成し、レジスト膜をマスクとして、ＲＩＥ法によりアルミニウム膜７１、および第２電極材料膜５５を順次エッチングする。
【００５８】
これにより、図８に示す強誘電体キャパシタ１３、第１配線３４、および途中６２ａが第２開口７０を通して第２導電膜６１に接続された第２配線６２が得られる。  
第２配線６２の途中６２ａは、第２開口７０に対して自己整合的に形成されたセルフアラインコンタクトである。
【００５９】
以上説明したように、本実施例では、第３絶縁膜３３上に、途中６２ａが第２開口７０を通して第２導電膜６１に接続された第２配線６２と、第２配線６２上に形成された金属膜６３とを具備している。
【００６０】
これにより、周辺回路トランジスタの配線抵抗が低減され、第２配線６２の周辺回路１９においても、不揮発性記憶装置６０の高集積化に必要な微細コンタクの形成が容易になる。
【００６１】
更に、メモリセルアレイ１６と、周辺回路１９の製造工程の多くが共通化できるので、製造工程が短縮できる利点がある。
【００６２】
ここでは、第２電極３１、第１配線３４および第２配線６２上に金属膜６３が形成されている場合について説明したが、少なくとも第２配線６２上に金属膜６３が形成されていれば良いので、第２電極３１、第１配線３４上には、金属膜６３が形成されていなくても構わない。
【００６３】
金属膜６３がアルミニウムである場合について説明したが、より比抵抗の小さい銅（Ｃｕ）を用いても構わない。  
図１０および図１１は、金属膜が銅の場合の不揮発性記憶装置の製造工程の要部を示す断面図である。
【００６４】
図１０（ａ）に示すように、図３乃至図６と同様にして、セルトランジスタ１４と同時に周辺回路トランジスタを形成し、第２絶縁膜２６を貫通して周辺回路トランジスタの第３拡散層３６に接続された第３コンタクトプラグ３７を形成し、第３コンタクトプラグ３７の上面に接触した第２導電層６１を形成し、第３絶縁膜３３で第２導電層６１の側面を覆うとともに、第２導電層６１の上面にキャップ層５１を残置する。
【００６５】
次に、強誘電体膜２９、キャップ層５１を含む第３絶縁膜３３上に、層間絶縁膜７３として、例えばＣＶＤ法によりＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜を形成し、フォトリソグラフィ法により、層間絶縁膜７３に電極配線パターンに対応した溝７４ａ、７４ｂ、７４ｃを形成する。層間絶縁膜７３ａ、７３ｂは、層間絶縁膜７３の残置部である。
【００６６】
次に、図１０（ｂ）に示すように、図７（ａ）と同様にしてリン酸を用いて常温で第１導電層３２および第２導電層６１上のキャップ層５１を選択的に除去し、得られた第１開口５４および第２開口７０に第１導電層３２および第２導電層６１の上面を露出させる。
【００６７】
次に、図１１（ａ）に示すように、強誘電体膜２９、第１導電膜３２および第２導電膜６１を含む第３絶縁膜３３上に、スパッタリング法により第２電極材料膜５５を形成し、バリア膜（ＴａＮ、ＴｉＮなど）を介して銅膜７５を順次形成する。  
第２電極材料膜５５は層間絶縁膜７３ａ、７３ｂより薄く、層間絶縁膜７３ａ、７３ｂによりリフトオフされて、第２電極３１、第１配線３４および第２配線６２が形成される。銅膜７５は層間絶縁膜７３ａ、７３ｂより厚く、層間絶縁膜７３ａ、７３ｂを覆うように形成される。
【００６８】
次に、図１１（ｂ）に示すように、ＣＭＰ法により層間絶縁膜７３ａ、７３ｂが露出するまで、余分な銅膜７５を除去することにより、第２電極３１、第１配線３４および第２配線６２上に表面が平坦な金属膜７６が得られる。これにより、不揮発性記憶装置８０が得られる。
【００６９】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  請求項１において、前記第２電極および前記第１配線上に、比抵抗が前記第２電極材より小さい金属膜が形成されている不揮発性記憶装置。
【００７０】
（付記２）  請求項５において、前記セルトランジスタの隣に配置される周辺回路トランジスタを形成する工程と、前記第２絶縁膜を貫通して前記周辺回路トランジスタの第３拡散層に接続された第３コンタクトプラグを形成する工程と、前記第３コンタクトプラグの上面に接触した第２導電層を形成する工程と、前記第３絶縁膜で前記第２導電層の側面を覆うとともに、前記第２導電層の上面を露出する第２開口を形成する工程と、前記第３絶縁膜上に、一部が前記第２開口を通して前記第２導電層に接続された第２配線を形成する工程と、を具備する不揮発性記憶装置の製造方法。
【００７１】
（付記３）  付記２において、前記第２導電膜を含む前記第３絶縁膜上に、第２電極材料膜およびアルミニウム膜を順次形成し、電極配線パターンに対応したマスク材を用いて、ＲＩＥ法により前記アルミニウム膜、および前記第２電極材料膜をエッチングする工程と、を具備する不揮発性記憶装置の製造方法。
【００７２】
（付記４）  付記２において、前記第３絶縁膜上に層間絶縁膜を形成し、前記層間絶縁膜に電極配線パターンに対応した溝を形成する工程と、前記第２導電膜を含む前記第３絶縁膜上に、前記第２電極材料膜と、銅膜を順次形成し、ＣＭＰ法により前記層間絶縁膜が露出するまで、余分な前記銅膜を除去する工程と、を具備する不揮発性記憶装置の製造方法。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施例１に係る不揮発性記憶装置の構成を示すブロック図。
【図２】本発明の実施例１に係る不揮発性記憶装置を示す断面図。
【図３】本発明の実施例１に係る不揮発性記憶装置の製造工程を示す断面図。
【図４】本発明の実施例１に係る不揮発性記憶装置の製造工程を示す断面図。
【図５】本発明の実施例１に係る不揮発性記憶装置の製造工程を示す断面図。
【図６】本発明の実施例１に係る不揮発性記憶装置の製造工程を示す断面図。
【図７】本発明の実施例１に係る不揮発性記憶装置の製造工程を示す断面図。
【図８】本発明の実施例２に係る不揮発性記憶装置を示す断面図。
【図９】本発明の実施例２に係る不揮発性記憶装置の製造工程の要部を示す断面図。
【図１０】本発明の実施例２に係る別の不揮発性記憶装置の製造工程の要部を示す断面図。
【図１１】本発明の実施例２に係る別の不揮発性記憶装置の製造工程の要部を示す断面図。
【符号の説明】
【００７４】
１０、６０、８０  不揮発性記憶装置
１１  ビット線
１２  ワード線
１３  強誘電体キャパシタ
１４  セルトランジスタ
１５  共通配線
１６  メモリセルアレイ
２０  半導体基板
２２  ゲート電極
２３  第２拡散層
２４  第１拡散層
２５  第１絶縁膜
２６  第２絶縁膜
２７  第１コンタクトプラグ
２８  第２コンタクトプラグ
２９  強誘電体膜
３０  第１電極
３１  第２電極
３２  第１導電層
３３  第３絶縁膜
３４  第１配線
３５  ユニットセル
３６  第３拡散層
３７  第３コンタクトプラグ
３９  第４コンタクトプラグ
３８  層間絶縁膜
４０  配線
５０  第１電極材料膜
５１  キャップ層
５２  レジスト膜
５３  ＰＺＴ膜
５４  第１開口
５５  第２電極材料膜
６１  第２導電層
６２  第２配線
６３  金属膜（Ａｌ）
７０  第２開口
７１  アルミニウム膜
７３  層間絶縁膜
７４ａ、７４ｂ、７４ｃ  溝
７５  Ｃｕ膜
７６  金属膜（Ｃｕ）
【図１】
2010062330.tif 000003
【図２】
2010062330.tif 000004
【図３】
2010062330.tif 000005
【図４】
2010062330.tif 000006
【図５】
2010062330.tif 000007
【図６】
2010062330.tif 000008
【図７】
2010062330.tif 000009
【図８】
2010062330.tif 000010
【図９】
2010062330.tif 000011
【図１０】
2010062330.tif 000012
【図１１】
2010062330.tif 000013