(57)【要約】【課題】  外部リセット信号のアサート後に確実に光通信機能を停止することが可能な光データリンクを提供する。【解決手段】  一実施形態に係る光データリンクは、外部リセット信号によってリセットすることが可能なものである。光データリンクは、コントローラと、パルス信号発生部と、を備えている。コントローラは、リセット端子及び入出力ポートを有している。パルス信号発生部は、外部リセット信号の遷移に応答して当該遷移時を起点として所定の時間幅のパルス信号を生成する。入出力ポート及びパルス信号発生部には、外部リセット信号が入力され、リセット端子には、パルス信号発生部によって生成されたパルス信号が入力される。【選択図】  図１
2010062925.tif 000002
【特許請求の範囲】
【請求項１】
外部リセット信号によってリセットすることが可能な光データリンクであって、
リセット端子及び入出力ポートを有するコントローラと、
前記外部リセット信号の遷移に応答して当該遷移時を起点として所定の時間幅のパルス信号を生成するパルス信号発生部と、
を備え、
前記入出力ポート及び前記パルス信号発生部に、外部リセット信号が入力され、
前記リセット端子には、前記パルス信号発生部によって生成された前記パルス信号が入力される、
光データリンク。
【請求項２】
発光素子用のドライバ回路及び受光素子用のバイアス電圧制御回路の少なくとも一方を有する被制御デバイスであって、前記コントローラによる制御に基づいて動作する該被制御デバイスを、更に備え、
前記コントローラは、前記リセット端子に入力された前記パルス信号に応答して、前記被制御デバイスの動作を停止させる、請求項１に記載の光データリンク。
【請求項３】
発光素子用のドライバ回路及び受光素子用のバイアス電圧制御回路の少なくとも一方を有する被制御デバイスであって、前記コントローラによる制御に基づいて動作する該被制御デバイスを、更に備え、
前記コントローラは、前記入出力ポートに入力された前記外部リセット信号の解除に応答して、被制御デバイスを初期化する、請求項１に記載の光データリンク。
【請求項４】
外部リセット信号によってリセットすることが可能な光データリンクを制御する方法であって、
前記外部リセット信号の遷移に応答して当該遷移時を起点とする所定の時間幅のパルス信号をコントローラのリセット端子に入力するステップと、
前記パルス信号の解除に応答して、前記コントローラをリセットし、該コントローラにより、発光素子用のドライバ回路及び受光素子用のバイアス電圧制御回路の少なくとも一方を有する被制御デバイスであって該コントローラによる制御に基づいて動作する該被制御デバイスを停止させるステップと、
前記コントローラの入出力ポートに入力される前記外部リセット信号の解除をモニタするステップと、
前記外部リセット信号の解除に応答して、前記被制御デバイスを初期化するステップと、
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信に用いられる光データリンク、及びその制御方法に関するものである。
【背景技術】
【０００２】
光データリンクは、当該光データリンクに外部リセット信号がアサートされると、リセット状態になり、外部リセット信号が解除されると初期化処理を行って、通常動作状態に移行する。
【０００３】
このような外部リセット機能をもつ光データリンクとしては、下記の特許文献１に開示されたものがある。特許文献１に開示の光データリンクは、外部リセット信号を、物理層部を介してデータ制御部に提供するようになっている。
【０００４】
しかしながら、物理層部に外部リセット信号を入力する構成の場合、物理層部の回路規模が大きくなり、当該物理層部の回路が複雑になってしまう。したがって、光データリンクは、通常は、データ制御部（コントローラ）のみに外部リセット信号が入力されるように構成される。
【特許文献１】特開２００６−１０１４３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
光データリンクのコントローラは、外部リセット信号がアサートされるとリセット処理を行い、外部リセット信号が解除されると初期化処理を行う。リセット処理中には、コントローラは停止状態にあり、発光素子用のドライバ回路はリセット処理以前の動作を継続する。したがって、外部リセット信号が解除されない状態が継続すると、発光素子の発光が継続するといったように光通信機能が停止せず、光データリンクは望ましくない状態となる。
【０００６】
したがって、本発明は、外部リセット信号のアサート後に確実に光通信機能を停止することが可能な光データリンク、及び光データリンクの制御方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明の光データリンクは、外部リセット信号によってリセットすることが可能な光データリンクである。本光データリンクは、コントローラと、パルス信号発生部と、を備えている。コントローラは、リセット端子及び入出力ポートを有している。パルス信号発生部は、外部リセット信号の遷移に応答して当該遷移時を起点として所定の時間幅のパルス信号を生成する。入出力ポート及びパルス信号発生部には、外部リセット信号が入力され、リセット端子には、パルス信号発生部によって生成されたパルス信号が入力される。
【０００８】
本光データリンクによれば、所定の時間幅のパルス信号がコントローラのリセット端子に入力されるので、コントローラは外部リセット信号の解除を待たずに、確実に光通信機能を停止することが可能である。
【０００９】
本光データリングは、更に被制御デバイスを備え得る。被制御デバイスは、発光素子用のドライバ回路及び受光素子用のバイアス電圧制御回路の少なくとも一方を有し、コントローラによる制御に基づいて動作する。コントローラはリセット端子に入力されたパルス信号に応答して、被制御デバイスの動作を停止させることができる。また、コントローラは、入出力ポートに入力された外部リセット信号の解除に応答して、被制御デバイスを初期化することができる。
【００１０】
本発明の別の側面は、外部リセット信号によってリセットすることが可能な光データリンクを制御する方法に関するものである。本方法は、（ａ）外部リセット信号の遷移に応答して当該遷移時を起点とする所定の時間幅のパルス信号をコントローラのリセット端子に入力するステップと、（ｂ）パルス信号の解除に応答して、コントローラをリセットし、当該コントローラにより、被制御デバイスを停止させるステップと、（ｃ）コントローラの入出力ポートに入力される外部リセット信号の解除をモニタするステップと、（ｄ）外部リセット信号の解除に応答して、被制御デバイスを初期化するステップと、を含む。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、外部リセット信号のアサート後に確実に光通信機能を停止することが可能な光データリンク、及び光データリンクの制御方法が提供される。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
【００１３】
図１は、一実施形態に係る光データリンクを概略的に示す図である。図１に示す光データリンク１０は、光送信部１２、光受信部１４、被制御デバイス１６、コントローラ１８、及び、パルス信号発生部２０を備えている。
【００１４】
光送信部１２は、半導体レーザ素子といった発光素子を含んでいる。光送信部１２は、後述するレーザドライバ回路１６ａからの駆動電流を受けて、当該駆動電流に応じた光信号を出力する。
【００１５】
光受信部１４は、フォトダイオードといった受光素子を含んでいる。光受信部１４は、光ファイバといった外部からの光を受けて、当該光の強度に応じた受信信号をホストに対して出力する。なお、図１には、光受信部１４が生成する光電流を増幅電圧信号に変換するアンプが図示されていないが、光データリンク１０は当該アンプを有していてもよい。
【００１６】
被制御デバイス１６は、レーザドライバ回路１６ａ及びバイアス電圧制御回路１６ｂを有している。被制御デバイス１６、即ち、レーザドライバ回路１６ａ及びバイアス電圧制御回路１６ｂは、後述するコントローラ１８による制御に基づいて動作する。
【００１７】
レーザドライバ回路１６ａは、光送信部１２に駆動電流を与える。レーザドライバ回路１６ａは、駆動電流を、ホストからレーザドライバ回路１６ａに与えられる送信信号に基づいて変調し、コントローラ１８から与えられる信号に基づいて調整する。コントローラ１８からレーザドライバ回路１６ａに与えられる信号は、例えば、ドライバ回路１６ａの平均出力、消光比等に関連する信号を含む。
【００１８】
バイアス電圧制御回路１６ｂは、光受信部１４のフォトダイオードに与えるバイアス電圧を調整する。バイアス電圧制御回路１６ｂは、バイアス電圧をコントローラ１８から与えられる信号に基づいて調整する。コントローラ１８からバイアス電圧制御回路１６ｂに与えられる信号は、例えば、バイアス電圧の初期状態等に関連する信号を含む。
【００１９】
コントローラ１８は、ＣＰＵ１８ａ、及びデジタル−アナログ変換器（ＤＡＣ）１８ｂを有している。ＣＰＵ１８ａは、レジスタ１８ｃ、及び、メモリ１８ｄを有している。レジスタ１８ｃは、上述した平均出力、消光比、バイアス電圧の初期状態等に関連するデータを記憶している。メモリ１８ｄは、ＣＰＵ１８ａ上で動作するプログラムを格納している。ＣＰＵ１８ａは、当該プログラムに従って動作する。なお、レジスタ１８ｃ及びメモリ１８ｄは、ＣＰＵ１８ａ内部にあってもよく、ＣＰＵ１８ａの外部に設けられていてもよい。
【００２０】
ＣＰＵ１８ａは、レジスタ１８ｃに記憶されているデータをＤＡＣ１８ｂに送り、ＤＡＣ１８ｂが当該データをアナログ信号に変換して、当該信号をレーザドライバ回路１６ａ又はバイアス電圧制御回路１６ｂに送出する。これによって、レーザドライバ回路１６ａが光送信部１２に与える駆動電流を調整し、バイアス電圧制御回路１６ｂが光受信部１４に与えるバイアス電圧を調整する。
【００２１】
また、コントローラ１８は、リセット端子１８ｅ及び入出力ポート１８ｆを有している。入出力ポート１８ｆは、汎用の入出力ポートである。入出力ポート１８ｆには、ホストからの外部リセット信号が入力される。
【００２２】
リセット端子１８ｅは、パルス信号発生部２０の出力に接続されている。パルス信号発生部２０の入力には、ホストからの外部リセット信号が入力される。パルス信号発生部２０は、外部リセット信号の遷移に応答して、この遷移時を起点とした所定の時間幅のパルス信号、例えば、ワンショットパルス信号を生成し、当該パルス信号を出力する。パルス信号発生部２０には、例えば、ワンショットマルチバイブレータを用いることができる。
【００２３】
以下、外部リセット信号を受けた場合の光データリンク１０のリセット処理を図２及び図３に従って説明する。図２は、外部リセット信号、パルス信号、コントローラの状態、及び、被制御デバイスの状態を示すタイミングチャートである。また、図３は、一実施形態に係る光データリンクの制御方法を示すフローチャートである。
【００２４】
図２及び図３に示すように、光データリンク１０は、外部リセット信号が入力される前には、通常動作、即ち、光信号の送受信動作を行っているものとする。外部リセット信号が入力される前の通常動作を行っている期間は、図２では、時刻ｔ０より前の期間である。
【００２５】
次に、ホストから外部リセット信号がアサートされ、パルス信号発生部２０が、外部リセット信号の遷移に応答して、当該遷移の時点（図２の時刻ｔ０）を起点として、パルス信号を発生する（ステップＳ１）。このパルス信号は、コントローラ１８のリセット端子１８ｅに入力される。なお、図２に示すように、本例では、外部リセット信号は、「１」及び「０」の値をとることができ、値「０」によりアサートされる。また、本例では、図２に示すように、パルス信号発生部２０は、ｔ１−ｔ０の時間幅のパルス信号を発生している。
【００２６】
次いで、リセット端子１８ｅにパルス信号が入力されたことに応答して、コントローラ１８のＣＰＵ１８ａが、リセット状態となる。このリセット状態では、ＣＰＵ１８ａは、メモリ１８ｄに格納されている上述のプログラムの初期ベクトルアドレスにアクセスする（ステップＳ２）。
【００２７】
次いで、ＣＰＵ１８ａは、パルス信号の解除を検出し（時刻ｔ１）、リセット処理を行う（ステップＳ３）。なお、リセット処理において、ＣＰＵ１８ａは、初期ベクトルアドレスからプログラムを実行する。ＣＰＵ１８ａは、この実行によって、当該プログラムに従ってレジスタ１８ｃのデータを初期設定することにより、リセット処理を行う。
【００２８】
リセット処理が終了すると（時刻ｔ２）、ＣＰＵ１８ａは、被制御デバイス１６の動作を停止させる（ステップＳ４）。具体的には、ＣＰＵ１８ａは、ＤＡＣ１８ｂを介して被制御デバイス１６に信号を送出し、ドライバ回路１６ａからの駆動電流の供給を停止させ、バイアス電圧制御回路１６ｂからのバイアス電圧の印加を停止させる。ステップＳ４の処理が終了すると（時刻ｔ３）、被制御デバイス１６は動作停止状態となる（時刻ｔ３〜ｔ４）。
【００２９】
次いで、ＣＰＵ１８ａは、汎用入出力ポート１８ｆにアサートされた外部リセット信号の解除を監視する（ステップＳ５）。外部リセット信号のアサートが解除されると（時刻ｔ４）、ＣＰＵ１８ａは、被制御デバイス１６を初期化する（ステップＳ６）。具体的には、ＣＰＵ１８ａは、レジスタ１８ｃに初期設定されたデータを用い、ＤＡＣ１８ｂを介して、信号を被制御デバイス１６に送出することにより、当該被制御デバイス１６を初期化する。
【００３０】
被制御デバイス１６の初期化が終了すると（時刻ｔ５）、コントローラ１８及び被制御デバイス１６は、通常動作を開始する。
【００３１】
以上説明した光データリンク１０によれば、パルス信号発生部２０からの所定の時間幅のパルス信号の解除後、被制御デバイス１６が停止される。したがって、外部リセット信号のアサートの解除が遅延しても、光通信機能を確実に停止させることができる。
【００３２】
また、光データリンク１０によれば、外部リセット信号のアサートの解除に応答して被制御デバイス１６の初期化が行われる。したがって、外部リセット信号のアサートの解除前にパルス信号が解除されても、上述した光データリンク１０のリセット処理は、図３に示したフローに従って行われる。即ち、外部リセット信号のアサートの期間は、光データリンク１０のリセット処理に何らの影響ももたらさない。
【００３３】
以上、本発明の好適な実施の形態について説明したが、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、パルス信号発生部は、図４に示す回路によっても実現し得る。
【００３４】
図４は、パルス信号発生部の回路の一例を示す図である。図４に示すパルス信号発生部２０Ａは、インバータ２０ａ、ディレイ回路２０ｂ、及び、ＯＲ論理回路２０ｃを備えている。インバータ２０ａは、外部リセット信号を反転して出力する。ディレイ回路２０ｂは、反転した外部リセット信号の立ち上がりを遅延させる回路であり、通常、積分回路で構成される。ＯＲ論理回路２０ｃは、ディレイ回路２０ｂによって遅延した信号と外部リセット信号のＯＲをとって、ＯＲ処理済みの信号を出力する。このＯＲ処理済みの信号は、外部リセット信号の遷移時を起点とした所定の時間幅のパルス信号となる。
【００３５】
なお、上述した実施の形態は、光送受信機能を有する光データリンクに関するものであったが、本発明は、光送信機能及び光受信機能の一方のみを有する光データリンクにも適用可能である。
【図面の簡単な説明】
【００３６】
【図１】一実施形態に係る光データリンクを概略的に示す図である。
【図２】外部リセット信号、パルス信号、コントローラの状態、及び、被制御デバイスの状態を示すタイミングチャートである。
【図３】一実施形態に係る光データリンクの制御方法を示すフローチャートである。
【図４】パルス信号発生部の回路の一例を示す図である。
【符号の説明】
【００３７】
１０…光データリンク、１２…光送信部、１４…光受信部、１６…被制御デバイス、１６ａ…レーザドライバ回路、１６ｂ…バイアス電圧制御回路、１８…コントローラ、１８ａ…ＣＰＵ、１８ｂ…デジタル−アナログ変換器（ＤＡＣ）、１８ｃ…レジスタ、１８ｄ…メモリ、１８ｅ…リセット端子、１８ｆ…入出力ポート、１８ｆ…入出力ポート（汎用）、２０汎用パルス信号発生部。
【図１】
2010062925.tif 000003
【図２】
2010062925.tif 000004
【図３】
2010062925.tif 000005
【図４】
2010062925.tif 000006