(57)【要約】【課題】表示装置のサイズの縮小及び構造の簡素化のためのデータ駆動方法、これを行うためのデータ駆動回路、及びこのデータ駆動回路を含む表示装置を提供する。【解決手段】データ駆動方法は、画素に対応するデータを受信する。受信したデータをアナログのデータ電圧に変換して複数のデータ配線に出力する。データ電圧の一番目のデータ電圧と最後のデータ電圧とのうちの１つを複数のデータ配線のうちの一つのデータ配線と隣接するように配置されたダミーデータ配線に出力する。これによって、データ駆動回路のサイズを減少させることができる。【選択図】図４
2010092009.tif 000002
【特許請求の範囲】
【請求項１】
画素に対応するデータを受信し、
受信した前記データをアナログのデータ電圧に変換して複数のデータ配線に出力し、
前記データ電圧の一番目のデータ電圧と最後のデータ電圧とのうち１つを前記複数のデータ配線のうちの一つのデータ配線と隣接するように配置されたダミーデータ配線に出力すること、
を含むことを特徴とするデータ駆動方法。
【請求項２】
互いに隣接したデータ配線には、基準電圧を基準に互いに反転した極性を有する第１極性及び第２極性のデータ電圧がそれぞれ印加されることを特徴とする請求項１記載のデータ駆動方法。
【請求項３】
前記データ配線には、Ｍ（Ｍは自然数）番目のフレームとＭ＋１番目のフレームとに互いに異なる極性のデータ電圧が印加されることを特徴とする請求項２記載のデータ駆動方法。
【請求項４】
画素に対応するデータを受信するラッチ部と、
前記ラッチ部から出力された前記データをアナログのデータ電圧に変換するデジタル−アナログ変換部と、
前記データ電圧を緩衝して複数のデータ配線に出力する出力部と、
前記出力部から出力されるデータ電圧のうち一番目のデータ電圧と最後のデータ電圧とを受信し、前記一番目及び最後のデータ電圧のうち１つを前記データ配線と隣接するように配置されたダミーデータ配線に出力するダミー出力部と、
を含むことを特徴とするデータ駆動回路。
【請求項５】
複数のデータ配線、前記複数のデータ配線のうちの一つのデータ配線に隣接するように配置されたダミーデータ配線、及び前記データ配線と交差する複数のゲート配線を含む表示パネルと、
画素に対応するデータを受信して出力するラッチ部、前記ラッチ部から出力された前記データをアナログのデータ電圧に変換するデジタル−アナログ変換部、前記データ電圧を緩衝して複数のデータ配線に出力する出力部、及び前記データ電圧のうち一番目のデータ電圧と最後のデータ電圧とを受信して前記一番目及び最後のデータ電圧のうち１つを前記ダミーデータ配線に出力するダミー出力部、を含むデータ駆動回路と、
を含む表示装置。
【請求項６】
前記ダミー出力部は、
前記一番目のデータ電圧を出力する出力端子と隣接するように配置された第１ダミーＭＵＸと、
前記最後のデータ電圧を出力する出力端子と隣接するように配置された第２ダミーＭＵＸと、の少なくとも一つを含むことを特徴とする請求項５記載の表示装置。
【請求項７】
前記ダミーデータ配線が前記データ配線のうち一番目のデータ配線に隣接するように配置された場合、前記第１ダミーＭＵＸは、前記ダミーデータ配線にデータ電圧を出力することを特徴とする請求項６記載の表示装置。
【請求項８】
前記ダミーデータ配線が前記データ配線のうち最後のデータ配線に隣接するように配置された場合、前記第２ダミーＭＵＸは、前記ダミーデータ配線にデータ電圧を出力することを特徴とする請求項６記載の表示装置。
【請求項９】
前記表示パネルは、
互いに隣接したデータ配線の間に配置された垂直列の画素を含み、前記垂直列の画素は、前記互いに隣接したデータ配線に交互に電気的に接続されることを特徴とする請求項５記載の表示装置。
【請求項１０】
前記データ駆動回路は、前記互いに隣接したデータ配線に基準電圧を基準に互いに反転した極性を有する第１極性及び第２極性のデータ電圧を出力することを特徴とする請求項５記載の表示装置。
【請求項１１】
前記データ駆動回路は、前記データ配線にＭ（Ｍは自然数）番目のフレームとＭ＋１番目のフレームとに互いに異なる極性のデータ電圧を出力することを特徴とする請求項５記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ駆動方法、これを行うためのデータ駆動回路、及びこのデータ駆動回路を含む表示装置に関し、より詳細には簡単な構造を有するデータ駆動方法、これを行うためのデータ駆動回路、及びこのデータ駆動回路を含む表示装置に関する。
【背景技術】
【０００２】
一般的に液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動させる駆動チップが実装された印刷回路基板と、液晶表示パネルと印刷回路基板とを電気的に接続してソース駆動チップが実装されたソーステープキャリアパッケージと、ゲート駆動チップが実装されたゲートテープキャリアパッケージと、を含む。
【０００３】
液晶表示装置は、液晶表示装置のサイズを減少させ、製造原価を節減するために、ゲートテープキャリアパッケージを除去し、ゲート駆動回路を液晶表示パネルに直接形成するために開発されたＧＩＬ（Ｇａｔｅ  ＩＣ  Ｌｅｓｓ）構造を採用している。
【０００４】
これに伴って、ソース駆動チップの個数を減少させるために、１つのソース配線に互いに異なるカラーの画素が接続された構造、即ち、横画素構造を採用している。横画素構造は、レッド画素、グリーン画素、及びブルー画素を含み、それぞれのカラー画素は、横方向に長辺が形成され、縦方向に短辺が形成されており、レッド、グリーン、及びブルー画素が縦方向に配列された構造を有する。
【０００５】
横画素構造を採用する場合、レッド、グリーン、及びブルー画素が同じソース配線に接続され、水平期間（１Ｈ）を１／３Ｈに分けてそれぞれ駆動されることにより、ソース配線の個数を１／３に減少させることができる。
【０００６】
横画素構造により減少された充電時間を補償して消費電力を減少させるために、互いに隣接したソース配線に互いに異なる極性のデータ電圧を印加するカラム反転駆動を採用してもよく、カラム反転駆動を通じてドット反転効果を得るために、垂直列の画素を隣接したソース配線に交互に接続する構造が採用されてもよい。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、表示装置のサイズの縮小及び構造の簡素化のためのデータ駆動方法を提供することにある。
【０００８】
本発明の他の目的は、前記データ駆動方法を行うためのデータ駆動回路を提供することにある。
【０００９】
本発明の更に他の目的は、前記データ駆動回路を含む表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
前記した本発明の目的を実現するための一実施形態によるデータ駆動方法は、画素に対応するデータを受信し、受信したデータをアナログ形態のデータ電圧に変換して複数のデータ配線に出力し、データ電圧の一番目のデータ電圧と最後データ電圧とのうち１つを複数のデータ配線のうちの一つのデータ配線と隣接するように配置されたダミーデータ配線に出力すること、を含む。
【００１１】
前記した本発明の他の目的を実現するための一実施形態によるデータ駆動回路は、ラッチ部、デジタル−アナログ変換部、出力部、及びダミー出力部を含む。ラッチ部は、画素に対応するデータを受信する。デジタル−アナログ変換部は、ラッチ部から出力されたデータをアナログ形態のデータ電圧に変換する。出力部は、データ電圧を緩衝して複数のデータ配線に出力する。ダミー出力部は、出力部から出力されるデータ電圧のうち一番目のデータ電圧及び最後データ電圧を受信し、一番目及び最後のデータ電圧のうちの１つを複数のデータ配線のうちの一つのデータ配線と隣接するように配置されたダミーデータ配線に出力する。
【００１２】
前記した本発明の他の目的を実現するための一実施形態による表示装置は、表示パネル及びデータ駆動回路を含む。表示パネルは、複数のデータ配線と、データ配線に隣接するように配置されたダミーデータ配線及びデータ配線と交差する複数のゲート配線を含む。データ駆動回路は、データ配線にデータ電圧を出力する出力部と、データ電圧のうち一番目のデータ電圧と最後のデータ電圧とを受信し、一番目及び最後のデータ電圧のうち１つをダミーデータ配線に出力するダミー出力部と、を含む。
【発明の効果】
【００１３】
本発明によると、一番目及び最後のデータ電圧のうち１つをダミーデータ配線に出力するダミー出力部を具備することにより、データ駆動回路のサイズを減少させることができ、又、構造を簡素化することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態による表示パネルの平面図である。
【図２】図１に図示された表示パネルの一例による平面図である。
【図３】図１に図示された表示パネルの他の例による平面図である。
【図４】図１のデータ駆動回路に対する詳細なブロック図である。
【図５】図４に図示されたデータ駆動回路の一例による駆動方法を説明するための概念図である。
【図６】図４に図示されたデータ駆動回路の他の例による駆動方法を説明するための概念図である。
【発明を実施するための最良の形態】
【００１５】
以下に図面を参照して本発明の好適な実施形態について詳細に説明する。本発明は多様に変更することができ、多様な形態を有することができること、特定の実施形態を図面に例示して本文に詳細に説明する。しかし、これは、本発明を特定の開示形態に限定するものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、乃至代替物を含むことを理解すべきである。各図面を説明しながら類似の参照符号を類似の構成要素に対して付与した。図面において、構造物の寸法は本発明の明確性のために実際より拡大して示した。第１、第２等の用語は、多様な構成要素を説明するために使用することができるが、構成要素は用語によって限定されない。用語は一つの構成要素を他の構成要素から区別する目的としてのみ使用される。例えば、本発明の権利範囲から逸脱することなしに、第１構成要素は第２構成要素と称されてもよく、同様に第２構成要素も第１構成要素に称されてもよい。単数の表現は、文脈上、明白に相違が示されない限り、複数の表現を含む。
【００１６】
本出願において、「含む」または「有する」等の用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものが存在することを意図するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、又はこれらを組み合わせたもの等の存在または付加の可能性を予め排除しないことを理解しなければならない。なお、異なるものとして定義しない限り、技術的又は科学的な用語を含めてここで用いられる全ての用語は、本発明が属する技術分野において通常の知識を有する者によって一般的に理解されるものと同一の意味を有している。一般的に用いられる辞典に定義されているもののような用語は、関連技術の文脈上で有する意味と一致する意味を有することと解釈すべきであり、本出願で明白に定義されない限り、過度に形式的な意味に解釈されない。
【００１７】
図１は、本発明の実施形態による表示装置の平面図である。
【００１８】
図１を参照すると、表示装置は、表示パネル１００、制御モジュール２００、及び駆動モジュール３００を含む。
【００１９】
表示パネル１００は、画像を表示する複数の画素が配置された表示領域ＤＡと表示領域ＤＡを取り囲む周辺領域ＰＡを含む。周辺領域ＰＡには、画素を駆動するためのゲート駆動回路１１０が配置される。ゲート駆動回路１１０は周辺領域ＰＡに集積されてもよく、チップ形状で実装されてもよく、テープキャリアパッケージを用いて実装されてもよい。図示するように、ゲート駆動回路１１０は、ゲート配線の両端部に対応する周辺領域ＰＡに配置される。又は、ゲート駆動回路１１０は、ゲート配線の一端部に対応する周辺領域ＰＡに配置されてもよい。
【００２０】
表示領域ＤＡには、第１方向に延長されて形成された複数のゲート配線（ＧＬ１、…、ＧＬｎ）と第１方向と交差する第２方向に延長されて形成された複数のデータ配線（ＤＬ１、…、ＤＬｋ）が配置される。表示領域ＤＡには、最後のデータ配線ＤＬｋと隣接したダミーデータ配線ＤＤＬが更に配置される。或いは、ダミーデータ配線ＤＤＬは、一番目のデータ配線ＤＬ１と隣接するように配置されてもよい。
【００２１】
複数の画素は、ゲート配線（ＧＬ１、…、ＧＬｎ）、データ配線（ＤＬ１、…、ＤＬｋ）、及びダミーデータ配線ＤＤＬによって定義される。ｎ、ｋは自然数である。複数の画素は、第１方向に配列された水平列と第２方向に配列された垂直列とを含むマトリックス構造に配置される。垂直列の画素は、隣接する２つのデータ配線に電気的に接続される。
【００２２】
例えば、第１データ配線ＤＬ１と第２データ配線ＤＬ２との間には第１垂直列Ｖ１の画素が配置される。第１垂直列Ｖ１の画素は、第１データ配線ＤＬ１及び第２データ配線ＤＬ２のどちらかに電気的に接続される。第１垂直列Ｖ１の画素のうち第１データ配線ＤＬ１と電気的に接続されない画素は、第２データ配線ＤＬ２と電気的に接続される。同様に、最後のデータ配線ＤＬｋとダミーデータ配線ＤＤＬとの間には第ｋ垂直列Ｖｋの画素が配置される。第ｋ垂直列Ｖｋの画素は、最後のデータ配線ＤＬｋ及びダミーデータ配線ＤＤＬのどちらかに電気的に接続される。第ｋ垂直列Ｖｋの画素のうち最後のデータ配線ＤＬｋと電気的に接続されない画素は、ダミーデータ配線ＤＤＬと電気的に接続される。
【００２３】
制御モジュール２００は、メイン印刷回路基板２１０及びメイン印刷回路基板２１０に実装された制御回路２５０を含む。制御回路２５０は、例えば、タイミングコントローラーを含む。制御回路２５０は、外部から送信された画像信号及び制御信号を受信する。制御回路２５０は、制御信号を用いてデータ駆動回路４００を駆動するためのデータ制御信号を生成し、ゲート駆動回路１１０を駆動するためのゲート制御信号を生成する。
【００２４】
制御回路２５０は、ゲート及びデータ制御信号をメイン印刷回路基板２１０を通じてゲート駆動回路１１０及びデータ駆動回路４００に伝達する。又、制御回路２５０は、受信した画像信号をメイン印刷回路基板２１０を通じてデータ駆動回路４００に伝達する。
【００２５】
駆動モジュール３００は、ソース印刷回路基板３１０及びソース印刷回路基板３１０に実装されたデータ駆動回路４００を含む。ソース印刷回路基板３１０は、メイン印刷回路基板２１０と電気的に接続される。ソース印刷回路基板３１０は、メイン印刷回路基板２１０から受信したデータ制御信号をデータ駆動回路４００に伝達する。ソース印刷回路基板３１０は、メイン印刷回路基板２１０から受信したゲート制御信号を表示パネル１００に集積された配線又はフレキシブル印刷回路基板を通じてゲート駆動回路１１０に伝達する。
【００２６】
データ駆動回路４００は、第１乃至第ｋデータ配線（ＤＬ１、…、ＤＬｋ）と電気的に接続され、第１乃至第ｋデータ配線（ＤＬ１、…、ＤＬｋ）にデータ電圧を出力する。又、データ駆動回路４００は、ダミーデータ配線ＤＤＬと電気的に接続され、ダミーデータ配線ＤＤＬに対応するデータ電圧を出力する。図示されたように、ダミーデータ配線ＤＤＬが第ｋ垂直列Ｖｋの画素と電気的に接続されている場合、データ駆動回路４００は、ダミーデータ配線ＤＤＬに第ｋ垂直列Ｖｋの画素に対応するデータ電圧を出力する。又は、ダミーデータ配線ＤＤＬが第１垂直列Ｖ１の画素と電気的に接続された場合、データ駆動回路４００は、ダミーデータ配線ＤＤＬに第１垂直列Ｖ１の画素に対応するデータ電圧を出力してもよい。
【００２７】
データ駆動回路４００はカラム反転駆動する。例えば、Ｍ番目フレームの間、第１データ配線ＤＬ１には第１極性（−）のデータ電圧を出力し、第２データ配線ＤＬ２には前記第１極性（−）の位相が反転した第２極性（＋）のデータ電圧を出力する。続いて、Ｍ＋１番目フレームの間、第１データ配線ＤＬ１には第２極性（＋）のデータ電圧を出力し、第２データ配線ＤＬ２には第１極性（−）のデータ電圧を出力する。Ｍは自然数である。
【００２８】
ソース印刷回路基板３１０は、ダミー配線３２１を含む。図示するように、ダミー配線３２１は、最後のデータ配線ＤＬｋに隣接するように配置されたダミーデータ配線ＤＤＬのファンアウト配線とデータ駆動回路４００を電気的に接続する。一方、ダミーデータ配線ＤＤＬが一番目のデータ配線ＤＬ１に隣接するように配置された場合、ダミー配線３２１は一番目のデータ配線ＤＬ１に隣接するように配置されたダミーデータ配線ＤＤＬのファンアウト配線とデータ駆動回路４００を電気的に接続してもよい。
【００２９】
図２は、図１に図示された表示パネルの平面図である。
【００３０】
図１及び図２を参照すると、互いに隣接したデータ配線ＤＬ２ｋ−１、ＤＬ２ｋの間に配置された垂直列の画素は、互いに隣接したデータ配線ＤＬ２ｋ−１、ＤＬ２ｋに交互に接続される構造を有する。カラム反転方式によって、互いに隣接したデータ配線ＤＬ２ｋ−１、ＤＬ２ｋには基準電圧を基準に反転した第１極性及び第２極性（−、＋）のデータ電圧が印加される。例えば、正（＋）のデータ電圧が印加される第２ｋ−１番目のデータ配線ＤＬ２ｋ−１と負（−）のデータ電圧が印加される第２ｋ番目のデータ配線ＤＬ２ｋとの間に配置された垂直列の画素は、１回ずつ交互に第２ｋ−１データ配線ＤＬ２ｋ−１及び第２ｋデータ配線ＤＬ２ｋに接続され、「＋、−、＋、−」のように反転したデータ電圧が印加される。
【００３１】
結果的に、表示パネルは、カラム反転方式を通じて、第１方向には１ドット反転し、第２方向には１ドット反転する１×１ドット反転となる。
【００３２】
図３は、図１に図示された表示パネルの他の例による平面図である。
【００３３】
図１及び図３を参照すると、正（＋）のデータ電圧が印加される第２ｋ−１番目のデータ配線ＤＬ２ｋ−１と負（−）のデータ電圧が印加される第２ｋ番目のデータ配線ＤＬ２ｋとの間に配置された垂直列の画素は２回ずつ交互に第２ｋ−１番目のデータ配線ＤＬ２ｋ−１及び第２ｋ番目のデータ配線ＤＬ２ｋに接続され、「＋、＋、−、−」のように反転したデータ電圧が印加される。
【００３４】
結果的に、表示パネルは、カラム反転方式を通じて、第１方向には１ドット反転し、第２方向に２ドット反転する１×２ドット反転となる。
【００３５】
図４は、図１のデータ駆動回路に対する詳細なブロック図である。
【００３６】
図１及び図４を参照すると、データ駆動回路４００は、ラッチ部４１０、デジタル−アナログ変換部４２０、出力部４４０、及びダミー出力部４６０を含む。
【００３７】
ラッチ部４１０は複数のラッチを含む。例えば、第１乃至第ｋデータ配線（ＤＬ１乃至ＤＬｋ）に対応する第１乃至第ｋデータ（Ｄ１乃至Ｄｋ）が入力される第１乃至第ｋラッチ（４１１乃至４１６）を含む。
【００３８】
第１乃至第ｋラッチ（４１１乃至４１６）は、水平同期信号に同期して受信する第１乃至第ｋデータ（Ｄ１乃至Ｄｋ）を一定時間だけ保存した後に出力する。
【００３９】
デジタル−アナログ変換部４２０は、ラッチ部４１０から出力されたデータ（Ｄ１乃至Ｄｋ）をアナログのデータ電圧に変換する複数のデジタル−アナログ変換器ＤＡＣを含む。
【００４０】
例えば、第１デジタル−アナログ変換器４２１は、受信したデータを第１極性のデータ電圧ＶＬに変換するＶＬ_ＤＡＣと、基準電圧を基準に第１極性を反転した第２極性のデータ電圧ＶＨに変換するＶＨ_ＤＡＣとを含む。カラム反転方式によって、第１デジタル−アナログ変換器４２１は、第１ラッチ４１１から出力された第１データＤ１を第１極性のデータ電圧ＶＬ_ｄ１に変換して、第２ラッチ４１２から出力された第２データＤ２を第２極性のデータ電圧ＶＨ_ｄ２に変換する。
【００４１】
出力部４４０は、複数のバッファＢ及び複数のデータＭＵＸ４４１、４４７を含む。バッファＢは、デジタル−アナログ変換部４２０から出力されたデータ電圧を緩衝して出力する。
【００４２】
データＭＵＸ４４１、４４７は、バッファＢから出力されたデータ電圧を反転方式によって選択的に出力する。例えば、第１データＭＵＸ４４１は、第１極性のデータ電圧ＶＬ_ｄ１を第１データ配線ＤＬ１に出力し、第２極性のデータ電圧ＶＨ_ｄ２を第２データ配線ＤＬ２に出力する。一方、出力部４４０は、データ電圧をフレーム単位で反転させる。例えば、Ｍ番目フレームの間、第１データ配線ＤＬ１に第１極性のデータ電圧ＶＬ_ｄ１を出力し、Ｍ＋１番目フレームの間、第１データ配線ＤＬ１に第２極性のデータ電圧ＶＨ_ｄ１を出力する。
【００４３】
ダミー出力部４６０は、第１ダミーＭＵＸ４６１及び第２ダミーＭＵＸ４６２を含む。第１ダミーＭＵＸ４６１は、出力部４４０の一番目のデータ電圧が出力される出力端子と隣接するように配置される。第１ダミーＭＵＸ４６１は、出力部４４０の一番目及び最後の出力端子から出力されたデータ電圧ｄ１、ｄｋのうち制御回路２５０から提供された制御信号に応答して、１つのデータ電圧を選択してダミーデータ配線ＤＤＬに出力する。この場合、ダミーデータ配線ＤＤＬは、データ配線のうち一番目のデータ配線ＤＬ１と隣接するように配置され、第１垂直列の画素にデータ電圧を印加する場合である。
【００４４】
第２ダミーＭＵＸ４６２は、出力部４４０の最後のデータ電圧が出力される出力端子と隣接するように配置される。第２ダミーＭＵＸ４６２は、出力部４４０の一番目及び最後の出力端子から入力されたデータ電圧ｄ１、ｄｋのうち制御回路２５０から提供された制御信号に応答して、１つのデータ電圧を選択してダミーデータ配線ＤＤＬに出力する。この場合、ダミーデータ配線ＤＤＬは、データ配線のうち最後のデータ配線ＤＬ１と隣接するように配置され、第ｋ垂直列の画素にデータ電圧を印加する場合である。
【００４５】
ここでは、ダミー出力部４６０が第１及び第２ダミーＭＵＸ４６１、４６２を両方含む場合を例示しているが、ダミー出力部４６０は、表示パネル１００に形成されたダミーデータ配線ＤＤＬの位置によって、１つのダミーＭＵＸを含んでもよい。例えば、ダミーデータ配線ＤＤＬが表示パネル１００の一番目のデータ配線ＤＬ１と隣接するように形成された場合、ダミー出力部４６０は第１ダミーＭＵＸ４６１だけを含んでもよく、ダミーデータ配線ＤＤＬが表示パネル１００の最後のデータ配線ＤＬｋと隣接するように形成された場合、ダミー出力部４６０は第２ダミーＭＵＸ４６２だけを含んでもよい。
【００４６】
図５は、図４に図示されたデータ駆動回路４００の一例による駆動方法を説明するための概念図である。
【００４７】
図４及び図５を参照すると、ダミーデータ配線ＤＤＬは、最後のデータ配線ＤＬｋと隣接するように配置され、第ｋ垂直列の画素にデータ電圧を印加する。この場合、第１ダミーＭＵＸ４６１の出力端は表示パネル１００と電気的にフローティングされる。
【００４８】
例えば、ラッチ部４１０は、第１ゲート配線ＧＬ１と電気的に接続された第１水平列の画素に対応するデータ（ＤＲ１、ＤＲ２、…、ＤＲｋ−１、ＤＲｋ）を受信する。
【００４９】
ラッチ部４１０、デジタル−アナログ変換部４２０、及び出力部４４０を通じて、受信されたデータ（ＤＲ１、ＤＲ２、…ＤＲｋ−１、ＤＲｋ）は、アナログのデータ電圧（Ｒ１、Ｒ２、…、Ｒｋ−１、Ｒｋ）として出力される。第２ダミーＭＵＸ４６２は、出力部４４０から出力される第１データ電圧Ｒ１と第ｋデータ電圧Ｒｋとのうち第ｋデータ電圧Ｒｋを選択して出力する。
【００５０】
これにより、データ駆動回路４００は、第１乃至第ｋデータ配線（ＤＬ１、…、ＤＬｋ）にデータ電圧（Ｒ１、Ｒ２、…、Ｒｋ−１、Ｒｋ）を出力し、ダミーデータ配線ＤＤＬにデータ電圧Ｒｋを出力する。一方、第１水平列の画素のうちダミーデータ配線ＤＤＬと電気的に接続された画素が存在しないので、ダミーデータ配線ＤＤＬに印加されたデータ電圧Ｒｋは画素を駆動させない。
【００５１】
１Ｈ（Ｈ：水平周期）以後、ラッチ部４１０は、第２ゲート配線ＧＬ２と電気的に接続された第２水平列の画素に対応するデータ（ＤＧｋ、ＤＧ１、ＤＧ２、…、ＤＧｋ−１）を受信する。垂直列の画素は、互いに隣接したデータ配線に交互に接続された垂直列を有する画素構造を有することにより、第２水平列の画素に対応するデータ（ＤＧｋ、ＤＧ１、ＤＧ２、…、ＤＧｋ−１）は、第１水平列の画素に対応するデータ（ＤＲ１、ＤＲ２、…、ＤＲｋ−１、ＤＲｋ）に対して１画素だけ先に進む。
【００５２】
ラッチ部４１０、デジタルアナログ変換部４２０、及び出力部４４０を通じて、受信されたデータ（ＤＧｋ、ＤＧ１、ＤＧ２、…、ＤＧｋ−１）は、アナログのデータ電圧（Ｇｋ、Ｇ１、Ｇ２、…、Ｇｋ−２、Ｇｋ−１）として出力される。第２ダミーＭＵＸ４６２は、出力部４４０から出力された第１データ電圧Ｇｋと第ｋデータ電圧Ｇｋ−１とのうち第１データ電圧Ｇｋを選択して出力する。
【００５３】
これにより、データ駆動回路４００は、第１乃至第ｋデータ配線（ＤＬ１、…、ＤＬｋ）にデータ電圧（Ｇｋ、Ｇ１、…、Ｇｋ−２、Ｇｋ−１）を出力し、ダミーデータ配線ＤＤＬにデータ電圧Ｇｋを出力する。一方、第２水平列の画素のうち第１データ配線ＤＬ１と電気的に接続された画素が存在しないので、第１データ配線ＤＬ１に印加されたデータ電圧Ｇｋは画素を駆動させない。
【００５４】
１Ｈ以後、ラッチ部４１０は、第３ゲート配線ＧＬ３と電気的に接続された第３水平列の画素に対応するデータ（ＤＢ１、ＤＢ２、…、ＤＢｋ−１、ＤＢｋ）を受信する。互いに隣接したデータ配線に交互に接続された垂直列を有する画素構造によって、第３水平列の画素に対応するデータ（ＤＢ１、ＤＢ２、…、ＤＢｋ−１、ＤＢｋ）は、第２水平列の画素に対応するデータ（ＤＧｋ、ＤＧ１、ＤＧ２、…、ＤＧｋ−１に対して１画素だけ遅れる。
【００５５】
ラッチ部４１０、デジタルアナログ変換部４２０、及び出力部４４０を通じて、受信されたデータ（ＤＢ１、ＤＢ２、…、ＤＢｋ−１、ＤＢｋ）は、アナログのデータ電圧（Ｂ１、Ｂ２、…、Ｂｋ−１、Ｂｋ）として出力される。第２ダミーＭＵＸ４６２は、出力部４４０の第１データ電圧Ｂ１と第ｋデータ電圧Ｂｋとのうち第ｋデータ電圧Ｂｋを出力する。
【００５６】
これによって、データ駆動回路４００は、第１乃至第ｋデータ配線（ＤＬ１、…、ＤＬｋ）にデータ電圧（Ｂ１、Ｂ２、…、Ｂｋ−１、Ｂｋ）を出力し、ダミーデータ配線ＤＤＬにデータ電圧Ｂｋを出力する。一方、第３水平列の画素のうち、ダミーデータ配線ＤＤＬと電気的に接続された画素が存在しないので、ダミーデータ配線ＤＤＬに印加されたデータ電圧Ｂｋは画素を駆動させない。
【００５７】
このように、ダミーデータ配線ＤＤＬは、最後のデータ配線ＤＬｋと隣接するように配置される場合、ダミーデータ配線ＤＤＬと電気的に接続された第２ダミーＭＵＸ４６２は、制御信号に応答して最後のデータ配線ＤＬｋに対応するデータ電圧ｄ１及び一番目のデータ配線ＤＬ１に対応するデータ電圧ｄｋを選択的に出力する。
【００５８】
図６は、図４に図示されたデータ駆動回路４００の他の例による駆動方法を説明するための概念図である。
【００５９】
図４及び図６を参照すると、ダミーデータ配線ＤＤＬは、一番目のデータ配線ＤＬ１と隣接するように配置され第１垂直列の画素にデータ電圧を印加する。この場合、第２ダミーＭＵＸ４６２の出力端は表示パネル１００と電気的にフローティングされる。
【００６０】
例えば、ラッチ部４１０は、第１ゲート配線ＧＬ１と電気的に接続された第１水平列の画素に対応するデータ（ＤＲ１、ＤＲ２、…、ＤＲｋ−１、ＤＲｋ）を受信する。
【００６１】
ラッチ部４１０、デジタルアナログ変換部４２０、及び出力部４４０を通じて、受信されたデータ（ＤＲ１、ＤＲ２、…、ＤＲｋ−１、ＤＲｋ）は、アナログのデータ電圧（Ｒ１、Ｒ２、…、Ｒｋ−１、Ｒｋ）として出力される。第１ダミーＭＵＸ４６１は、出力部４４０から出力される一番目のデータ電圧Ｒ１と最後のデータ電圧Ｒｋとのうち、一番目データ電圧Ｒ１を選択して出力する。
【００６２】
これにより、記データ駆動回路４００は、第１乃至第ｋデータ配線（ＤＬ１、…、ＤＬｋ）にデータ電圧（Ｒ１、Ｒ２、…、Ｒｋ−１、Ｒｋ）を出力し、ダミーデータ配線ＤＤＬにデータ電圧Ｒｋを出力する。一方、第１水平列の画素のうちダミーデータ配線ＤＤＬと電気的に接続された画素が存在しないので、ダミーデータ配線ＤＤＬに印加されたデータ電圧Ｒ１は画素を駆動させない。
【００６３】
１Ｈ（Ｈ：水平周期）以後、ラッチ部４１０は、第２ゲート配線ＧＬ２と電気的に接続された第２水平列の画素に対応するデータ（ＤＧ２、ＤＧ３、…、ＤＧｋ−１、ＤＧｋ、ＤＧ１）を受信する。隣接したデータ配線に交互に接続された垂直列を有する画素構造によって、第２水平列の画素に対応するデータ（ＤＧ２、ＤＧ３、…、ＤＧｋ−１、ＤＧｋ、ＤＧ１）は、第１水平列の画素に対応するデータ（ＤＲ１、ＤＲ２、…、ＤＲｋ−１、ＤＲｋ）に対して１画素だけ先に進む。
【００６４】
ラッチ部４１０、デジタルアナログ変換部４２０、及び出力部４４０を通じて、受信されたデータ（ＤＧ２、ＤＧ３、…、ＤＧｋ−１、ＤＧｋ、ＤＧ１）は、アナログのデータ電圧（Ｇ２、Ｇ３、…、Ｇｋ−１、Ｇｋ、Ｇ１）として出力される。第１ダミーＭＵＸ４６１は、出力部４４０から出力される一番目のデータ電圧Ｇｋと最後のデータ電圧Ｇｋ−１のうち最後のデータ電圧Ｇ１を選択して出力する。
【００６５】
これによって、データ駆動回路４００は、第１乃至第ｋデータ配線（ＤＬ１、…、ＤＬｋ）にデータ電圧（Ｇ２、Ｇ３、…、Ｇｋ−１、Ｇｋ、Ｇ１）を出力し、ダミーデータ配線ＤＤＬにデータ電圧Ｇ１を出力する。一方、第２水平列の画素のうち、第ｋデータ配線ＤＬｋと電気的に接続された画素が存在しないので、第ｋデータ配線ＤＬｋに印加されたデータ電圧Ｇ１は画素を駆動させない。
【００６６】
１Ｈ以後、ラッチ部４１０は、第３ゲート配線ＧＬ３と電気的に接続された第３水平列の画素に対応するデータ（ＤＢ１、ＤＢ２、…、ＤＢｋ−１、ＤＢｋ）を受信する。隣接したデータ配線に交互に接続された垂直列を有する画素構造によって、第３水平列の画素に対応するデータ（ＤＢ１、ＤＢ２、…、ＤＢｋ−１、ＤＢｋ）は、第２水平列の画素に対応するデータ（ＤＧｋ、ＤＧ１、ＤＧ２、…、ＤＧｋ−１）に対して１画素だけ遅れる。
【００６７】
ラッチ部４１０、デジタルアナログ変換部４２０、及び出力部４４０を通じて、受信されたデータ（ＤＢ１、ＤＢ２、…、ＤＢｋ−１、ＤＢｋ）は、アナログのデータ電圧（Ｂ１、Ｂ２、…、Ｂｋ−１、Ｂｋ）として出力される。第１ダミーＭＵＸ４６１は、出力部４４０の一番目のデータ電圧Ｂ１と最後のデータ電圧Ｂｋとのうち一番目のデータ電圧Ｂ１を選択して出力する。
【００６８】
これによって、データ駆動回路４００は、第１乃至第ｋデータ配線（ＤＬ１、…、ＤＬｋ）にデータ電圧（Ｂ１、Ｂ２、…、Ｂｋ−１、Ｂｋ）を出力して、ダミーデータ配線ＤＤＬにデータ電圧Ｂ１を出力する。一方、第３水平列の画素のうち、ダミーデータ配線ＤＤＬと電気的に接続された画素が存在しないので、ダミーデータ配線ＤＤＬに印加されたデータ電圧Ｂ１は画素を駆動させない。
【００６９】
このように、ダミーデータ配線ＤＤＬが一番目のデータ配線ＤＬ１と隣接するように配置される場合、ダミーデータ配線ＤＤＬと電気的に接続された第１ダミーＭＵＸ４６１は、制御信号に応答して最後のデータ配線ＤＬｋに対応するデータ電圧ｄ１及び一番目のデータ配線ＤＬ１に対応するデータ電圧ｄｋを選択的に出力する。
【００７０】
本発明の実施形態によると、データ駆動回路は、第１乃至第ｋデータ電圧を出力する第１乃至第ｋ出力端子のうち、第１及び第ｋ出力端子から出力されるデータ電圧のうち１つをダミーデータ配線に出力するダミー出力部を具備することにより、データ駆動回路のサイズを減少させることができ、又、構造を簡素化させることができる。
【００７１】
又、ダミーデータ配線と一番目又は最後のデータ配線を電気的に接続するために、表示パネル及び印刷回路基板に付加的に追加された配線を除去することができ、これによってダミーデータ配線と、ダミーデータ配線と接続された一番目又は最後のデータ配線の間の信号遅延を防止することができる。
【００７２】
以上、図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特徴請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【００７３】
１００    表示パネル
２００    制御モジュール
２１０    メイン印刷回路基板
２５０    制御回路
３００    駆動モジュール
３１０    ソース印刷回路基板
４００    データ駆動回路
４１０    ラッチ部
４２０    デジタル−アナログ変換部
４４０    出力部
４６０    ダミー出力部
４６１    第１ダミーＭＵＸ
４６２    第２ダミーＭＵＸ
【図１】
2010092009.tif 000003
【図２】
2010092009.tif 000004
【図３】
2010092009.tif 000005
【図４】
2010092009.tif 000006
【図５】
2010092009.tif 000007
【図６】
2010092009.tif 000008