(57)【要約】【課題】信号読出し回路部の電気的絶縁における信頼性を確保しつつ、高速応答が可能で高感度な赤外線撮像素子を提供する。【解決手段】この発明に係る赤外線撮像素子は、半導体基板上に配置された複数の画素と画素からの電気信号を読み出す回路とを半導体基板上に有する熱型の赤外線撮像素子であって、画素はプレーナー型のシリコンｐｎ接合ダイオードによって温度を検出する検出部と検出部を半導体基板より離して保持する支持体とｐｎ接合ダイオードと回路とを結線する配線とを備えた画素を有し、ｐｎ接合ダイオードを構成するｐ型あるいはｎ型の半導体層のうちで、一方の半導体層よりも広い領域を持つ他方の半導体層の厚みが、一方と他方の半導体層同士が重ならない部分において、重なっている部分よりも薄いことを特徴とするものである。【選択図】図４
2010249568.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に配置された複数の画素と、前記画素からの電気信号を読み出す回路とを前記半導体基板上に有する熱型の赤外線撮像素子であって、
前記画素はプレーナー型のシリコンｐｎ接合ダイオードによって温度を検出する検出部と、前記検出部を前記半導体基板より離して保持する支持体と、前記ｐｎ接合ダイオードと前記回路とを結線する配線とを備え、前記ｐｎ接合ダイオードを構成するｐ型あるいはｎ型の半導体層のうちで、一方の半導体層よりも広い領域を持つ他方の半導体層の厚みが、前記一方と他方の半導体層同士が重ならない部分において、重なっている部分の半導体層の厚みよりも薄いことを特徴とする赤外線撮像素子。
【請求項２】
画素の内部配線が、画素からの電気信号を読み出す回路の配線と同一の配線層で形成されたことを特徴とする請求項１に記載の赤外線撮像素子。
【請求項３】
半導体基板上に配置された複数の画素と、前記画素からの電気信号を読み出す回路とを前記半導体基板上に有する熱型の赤外線撮像素子の製造方法であって、
前記画素を形成する工程として、シリコン層にプレーナー型のシリコンｐｎ接合ダイオードを作り込んで温度の検出部を形成する工程と、前記検出部を前記半導体基板より離して保持する支持体を形成する工程とを含み、
さらに、前記ｐｎ接合ダイオードを構成するｐ型あるいはｎ型の半導体層のうちで一方の半導体層よりも広い領域を持つ他方の半導体層の一部であって一方と他方の半導体層同士が重っていない部分をエッチングして薄膜化する工程を含むことを特徴とする赤外線撮像素子の製造方法。
【請求項４】
半導体層の一部をエッチングして薄膜化する工程として、
前記ｐｎ接合ダイオードを構成するｐ型あるいはｎ型の半導体層のうちで一方の半導体層よりも広い領域を持つ他方の半導体層の一部であって一方と他方の半導体層同士が重っていない部分を熱酸化し、その酸化した部分をエッチングして薄膜化することを特徴とする請求項３に記載の赤外線撮像素子の製造方法。
【請求項５】
半導体層の一部をエッチングして薄膜化する工程として、
前記ｐｎ接合ダイオードを構成するｐ型あるいはｎ型の半導体層のうちで一方の半導体層よりも広い領域を持つ他方の半導体層の一部であって一方と他方の半導体層同士が重っていない部分を選択的にドライエッチングまたはウェットエッチングによって薄膜化することを特徴とする請求項３に記載の赤外線撮像素子の製造方法。
【請求項６】
ｐｎ接合ダイオードの一部をエッチングして薄膜化する工程の後に、検出部を含む半導体基板上に、画素からの電気信号を読み出す回路を構成する配線間の絶縁をとるための層間絶縁膜を一旦形成し、その後前記検出部上の前記層間絶縁膜を一部除去して薄膜化する工程を含むことを特徴とする請求項３に記載の赤外線撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、遠赤外域に感度を有する非冷却型の赤外線撮像素子に関するものである。
【背景技術】
【０００２】
近年、防犯、医療、非破壊検査、車載応用など様々な分野において、赤外線撮像素子に対する需要があり、検知能力の向上が図られてきた。特に、冷却装置が不要な非冷却型の（あるいは「熱型」と呼ばれる）赤外線撮像素子は様々な手法により高感度化がなされ、性能、価格、使いやすさから普及してきている。特に、車載応用などにおいては、動く物体を被写体とするため、熱時定数が短い非冷却赤外線撮像素子が求められている。
従来の赤外線撮像素子では、このような背景から赤外線の検知部を中空に保持する支持体の断面積を小さくし、検知部からの熱の逃げを低減することにより高感度化が進められてきた（例えば、特許文献１参照）。また、高感度化のために犠牲層等を用いて赤外線の検知部上の絶縁膜をエッチングし、画素領域全面を薄膜化することによって赤外線の検知部の熱容量を低減する方法などが提案されていた（例えば、特許文献２参照）。
【０００３】
従来の非冷却型の赤外線撮像素子は、汎用ＬＳＩの製造工程で造ることができる信号読出し回路部の製造工程に温度検出部の製造工程を足し合わせて、同一製造プロセス内で製造されていた。この従来の工程では、信号読出し回路部の電気的絶縁を確保するために、層間絶縁膜として金属配線間にシリコン酸化膜を堆積していた。しかしながら、赤外線の検知部を低熱容量化するために、電気的絶縁を確保するための層間絶縁膜をエッチングにより薄膜化していた。したがって、従来の製造方法では素子上の全領域の層間絶縁膜をエッチングすることにより画素部の薄膜化を実施している為、画素領域内の配線部の堆積された層間膜もエッチングにより同時に薄膜化されてしまう結果となっていた。そのため、画素部の層間絶縁膜は、配線間の必要な耐圧を維持しつつ薄膜化する必要があるので、層間絶縁膜の薄膜化には限界があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−４０９５号公報
【特許文献２】特開２００２−３４０６８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の非冷却型の赤外線撮像素子は、赤外線の検知部を中空状態に保持して検知部の断熱性向上を図る構造を採用しているが、上述したように検知部の熱容量を下げるには限界があるため、熱時定数がさほど下げられない問題があった。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、信号読出し回路部の電気的絶縁における信頼性を確保しつつ、高速応答が可能で高感度な赤外線撮像素子を得ることを目的としている。
【課題を解決するための手段】
【０００７】
この発明に係る赤外線撮像素子は、半導体基板上に配置された複数の画素と画素からの電気信号を読み出す回路とを半導体基板上に有する熱型の赤外線撮像素子であって、画素はプレーナー型のシリコンｐｎ接合ダイオードによって温度を検出する検出部と検出部を半導体基板より離して保持する支持体とｐｎ接合ダイオードと回路とを結線する配線とを備え、ｐｎ接合ダイオードを構成するｐ型あるいはｎ型の半導体層のうちで、一方の半導体層よりも広い領域を持つ他方の半導体層の厚みが、一方と他方の半導体層同士が重ならない部分において、重なっている部分の半導体層の厚みよりも薄いことを特徴とする。
【０００８】
また、この発明は、半導体基板上に配置された複数の画素と画素からの電気信号を読み出す回路とを半導体基板上に有する熱型の赤外線撮像素子の製造方法であって、
画素を形成する工程として、シリコン層にプレーナー型のシリコンｐｎ接合ダイオードを作り込んで温度の検出部を形成する工程と検出部を半導体基板より離して保持する支持体を形成する工程とを含み、さらに、ｐｎ接合ダイオードを構成するｐ型あるいはｎ型の半導体層のうちで一方の半導体層よりも広い領域を持つ他方の半導体層の一部であって一方と他方の半導体層同士が重っていない部分をエッチングして薄膜化する工程を含むことを特徴とする赤外線撮像素子の製造方法でもある。
【発明の効果】
【０００９】
この発明に係る赤外線撮像素子は、ｐｎ接合ダイオードを構成する半導体層が部分的にエッチング除去されているので、検知部の熱容量が小さくできる。そのため、高感度な赤外線検出が可能となり、また熱時定数も短くすることが可能となる。
【００１０】
よって、熱容量が小さく、熱応答速度が速く、しかも信号読出し回路部の電気的絶縁における信頼性が高い赤外線撮像素子を提供することが可能な赤外線撮像素子が得られる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態１における赤外線撮像素子の構成を示した斜視図である。
【図２】本発明の実施形態１における赤外線撮像素子の画素領域の一部の拡大図である。
【図３】本発明の実施形態１における赤外線撮像素子の選択線と信号線の交差する部分の断面図である。
【図４】本発明の実施形態１における画素領域の断面図である。
【図５】本発明の実施形態１における画素の平面模式図である。
【図６】本発明の実施形態１における温度検出部のｐｎ接合ダイオードの断面模式図である。
【図７】本発明の実施形態１におけるｐｎ接合ダイオードの製造工程中の断面図である。
【図８】本発明の実施形態１におけるｐｎ接合ダイオードの製造工程中の断面図である。
【図９】本発明の実施形態１におけるｐｎ接合ダイオードの製造工程中の断面図である。
【図１０】本発明の実施形態１におけるｐｎ接合ダイオードの製造工程中の断面図である。
【図１１】本発明の実施形態１における画素領域の一部の製造工程中の断面図である。
【図１２】本発明の実施形態１における画素領域の一部の製造工程中の断面図である。
【図１３】本発明の実施形態１における画素領域の一部の製造工程中の断面図である。
【図１４】本発明の実施形態１における画素領域の一部の製造工程中の断面図である。
【図１５】本発明の実施形態１における画素領域の一部の製造工程中の断面図である。
【図１６】本発明の実施形態１における画素領域の一部の製造工程中の断面図である。
【図１７】本発明の実施形態２におけるｐｎ接合ダイオードの製造工程中の断面図である。
【図１８】本発明の実施形態２におけるｐｎ接合ダイオードの製造工程中の断面図である。
【図１９】本発明の実施形態２におけるｐｎ接合ダイオードの製造工程中の断面図である。
【図２０】本発明の実施形態２におけるｐｎ接合ダイオードの製造工程中の断面図である。
【図２１】本発明の実施形態３における赤外線撮像素子の画素領域の一部の拡大図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１は、この発明の実施の形態１における赤外線撮像素子の概略構成を示す斜視図である。図２は、画素領域の一部（図１中の符号３０で示した破線囲み）を拡大した図であって、赤外線撮像素子の画素領域の端と走査回路の一部を拡大した模式図である。図２では、選択線２と信号線３の交差する部分を拡大して模式的に示している。図３は、図２中に示したＡ−Ａ断面を矢印方向に見た断面図である。
【００１３】
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。なお、同一の符号を付したものは、同一またはこれに相当するものであり、このことは明細書の全文において共通することである。
【００１４】
また、ここでいう画素とは、赤外撮像素子の画像信号を発生させるものであり、赤外撮像素子上に配列された赤外線吸収部９や赤外線の検知部８等の配列の繰返しの最小単位である。
【００１５】
まず、赤外線撮像素子の全体構成について説明する。
図１において、赤外線撮像素子は、駆動走査回路４、信号走査回路５、出力アンプ６、所定のピッチで行および列方向に配列位置された複数の赤外線検出器１の群からなる構成である。また、赤外線検出器１から出力される出力信号は、駆動走査回路４、信号走査回路５により読み出され出力アンプ６から外部へ出力される。
【００１６】
ここで、選択線２と信号線３の交差する部分の課題を説明する。図３を参照して、信号線３は、導電性シリコンおよびタングステン、チタン、コバルト、タンタル、プラチナ、モリブデン等の高融点金属や、これら高融点金属のシリサイド等で形成される信号線３ｂの部分とアルミなどで形成される信号線３ａの部分で構成され、信号線３ａと信号線３ｂはスルーホール７を介して接続されている。また、信号線３の上に、層間絶縁膜となる絶縁膜１０が積層されている。なお、アルミニウム等の配線材料に代えて、上述の高融点の材料を用いることにより、後の工程で形成される層間絶縁膜を形成温度の高い熱ＣＶＤ法等で形成することができる。
【００１７】
また、図３に示した絶縁膜１０の厚みｈ（画素領域の選択線２と信号線３の絶縁膜の厚み）は、配線が交差する多層配線部分の配線間で十分な耐圧を確保する十分確保する必要がある。他方、赤外線の検知部の低熱容量化のために画素領域全面の層間絶縁膜を薄膜化する製造方法では、そのため、熱容量を下げるためにｈを薄くした場合に、配線が交差する多層配線部分の配線間で十分な耐圧を確保することが困難となる。
【００１８】
そこで、本実施形態では、画素領域内の検知部のみ薄膜化を行う工程を使用し、配線領域の多層配線部分の層間絶縁膜の厚さを十分に厚くしつつ、検知部の薄膜化を達成することとした。そのため、多層配線部分の電気的な耐圧を気にすることなく、赤外線の検知部８の熱容量を下げることができることになる。以下、本実施形態を詳細に説明する。
【００１９】
つぎに、赤外線検出器１の構造について説明する。
図４は、図２中に示すＢ−Ｂ断面を矢印方向に見た断面図であって、赤外線撮像素子の画素領域の端と走査回路の一部の断面を示した模式図である。図５は、検出器を上から見た模式図である。図５において、説明のため赤外線吸収部９は破線で示し、赤外線吸収部９より下の構造を透視している。
【００２０】
図４に示すように、基板１２にはＭＯＳ型の半導体素子を含む回路部１５が設けられている。なお、回路に付随する配線等を含めた回路部１５の領域は引出し線で示した符号４の範囲である。赤外線撮像素子の各画素部には、空洞１３上に支持脚１４で支持された検知部８が設けられている。検知部８中に配置されたｐｎ接合ダイオード２３は、温度によって電気特性が変化する感温素子であり、ｐｎ接合ダイオードは熱を電気信号へ変換する機能を有する。また、検知部８上には傘構造をした赤外線吸収部９が設けられている。なお、引出し線で示した符号３１の範囲は、画素の一単位となる範囲である。
【００２１】
図６は、図５中に示したｐｎ接合ダイオード２３の断面（図５中に示すＣ−Ｃ断面）について見た模式図である。本実施形態のｐｎ接合ダイオードはプレーナー型のシリコンｐｎ接合ダイオードである。図６に示すように、ｐ型不純物領域２４の領域はｎ型不純物領域２５の上にあり、両者の接合面が縦方向と横方向に形成される形となっているので、接合面の面積が広くなっている。また、ｐｎ接合ダイオード２３のｐｎ接合の無い領域のｎ型不純物領域２５を選択的に薄膜化しているので、検知部８の熱容量を小さくすることが出来る構造となっている。
【００２２】
本実施形態の赤外線撮像素子は、シリコン基板の酸化膜層１０の上に作製されたｐｎ接合ダイオードを検出部８とした構成である。また、酸化膜層１０の下は、部分的にエッチングにより空洞が形成されて空洞１３となっている。さらに、検出部８は支持脚１４により基板１２から離間されて支持されている。そのため、検出部８から基板１２への熱伝導を低減する構造が可能となる。なお、この構造はマイクロマシニング技術を用いて作製される。
【００２３】
つぎに、赤外線撮像素子の動作について説明する。
はじめに、赤外線撮像素子の撮像対象となる被写体が発した赤外線が、画素である赤外線検出器１に入射すると、入射した赤外線は赤外線吸収部９に吸収されて熱に変換される。この熱は赤外線吸収部９に連結されている検出部８に伝導する。このため、吸収された熱によって断熱構造体上の検出部８の温度が上昇する。このとき、温度変化に応じてｐｎ接合ダイオードの電気特性が変化する。さらに、図１に示した駆動走査回路４、信号走査回路５、出力アンプ６により、赤外線の検知部ごとの電気特性の変化を読み取って外部に出力し、被写体の熱画像を得る。
【００２４】
さらに、図７〜図１６を用いて赤外線撮像素子の製造方法について、製造工程の順をおって説明する。なお、図７〜図１０は、先に説明したｐｎ接合ダイオード２３の断面（図５中に示すＣ−Ｃ断面）について見た模式図と同様の図である。
【００２５】
まず、基板としてシリコン基板を準備する。つづいて、図７に示すように、検知部８のダイオードを形成する半導体層２７の薄膜化を行なわない領域に窒化膜２６を形成する。さらに、図８に示すように酸化後、絶縁膜１０、窒化膜２６を除去すると図９のように半導体層２７の一部が薄膜化された状態となる。そして、イオン注入、絶縁膜形成を経て図１０のように温度センサとなるダイオードを形成する。これらの方法によってｐｎ接合ダイオード２３が形成される半導体層２７の一部が薄膜化される。その後、以下に説明する回路部、画素部中空構造の形成を進める。
【００２６】
図１１〜図１６を用いて、上述したダイオード形成工程以後の製造方法について説明する。図１１を参照して、基板１２上に非冷却赤外線撮像素子の画素部の赤外線検出部８と走査回路等の回路部１５にＭＯＳ型の半導体素子を形成する。赤外線検出部８には上述したｐｎ接合ダイオード２３が含まれている。半導体素子等を含む回路部１５上には層間絶縁膜となる酸化シリコン等からなる絶縁膜１０が形成され、また、半導体素子の電極に接続された配線１６も形成される。
【００２７】
つづいて、図１２に示すように層間膜１７となる酸化シリコン等の層間絶縁膜を全面に形成する。次にフォトレジスト２０を形成し、検知部８の上のみを開口する。
【００２８】
つぎに、図１３に示すように、赤外線検出部８上の絶縁膜１０、層間膜１７をエッチングする。絶縁膜１０、層間膜１７のエッチングは、弗化水素酸溶液を用いたウェットエッチングにより行う。弗化水素酸溶液によりフォトレジスト２０が開口している領域の絶縁膜１０、層間膜１７のみがエッチングされ、検知部８上の絶縁膜が薄膜化される。なお、ドライエッチングにより絶縁膜１０、層間膜a１７をエッチングしても良い。
【００２９】
つぎに、図１４に示すように、フォトレジスト２０を除去後、検知部８と検知部８を中空に保持する支持脚部分に薄膜配線２２を形成し、酸化シリコン等からなる層間膜１８を所望の膜厚だけ堆積する。
【００３０】
さらに、図１５に示すようにアルミニウム、Ｔｉ、ＴｉＮ、Ｗ、ＷＳｉ等からなる配線１１を形成する。配線層の形成後に、全面に例えば酸化シリコン等からなる保護膜１９を全面に成膜する。
【００３１】
最後に、図１６に示すように、ドライエッチングでエッチングホール２１を形成し、赤外線吸収部９を形成後、ＸｅＦ２等を用いたドライエッチングにより検知部８を中空構造にする。この結果、ｐｎ接合ダイオード２３が形成される半導体層の薄膜化により低熱容量化された検知部８と赤外線吸収部９を備えた赤外線検出器の構造体が形成でき、同時に、回路部１５が同一半導体基板上に形成された赤外線撮像素子が完成する。
【００３２】
本実施の形態における赤外線撮像素子の製造方法においては、従来と異なりｐｎ接合ダイオード２３を構成する半導体層がエッチング除去されているので、検知部８の熱容量が小さくなり、より高感度な赤外線検出が可能となり、熱時定数も短くすることが可能となる。
【００３３】
以上より、本実施の形態における赤外線撮像素子の製造方法では、熱容量が小さく、熱応答速度が速く、しかも信号読出し回路部の電気的絶縁における信頼性が高い赤外線撮像素子を提供することが可能となる。
【００３４】
さらに、検出部の層間絶縁膜をエッチングすることにより薄膜化を実施しているので検知部の熱容量を下げることが可能となる。また、検知部以外の多層配線部分においては、画素領域内の多層配線部分(信号線および駆動線を含む)は、配線間で十分な耐圧を有する層間絶縁膜の厚さとすることが可能となる。従来の技術においては、赤外線の検知部を低熱容量化するために、電気的絶縁を確保するための層間絶縁膜をエッチングにより薄膜化していた。したがって、配線間の必要な耐圧を維持しつつ薄膜化するには限界があった。しかしながら、本実施形態においては上述のように両立することが可能となる。
【００３５】
なお、上述した例では、ｐｎ接合ダイオードのｎ型不純物領域を選択的に薄膜化した例を説明しているが、ｎ型とｐ型が入れ替わった構造のｐｎ接合ダイオードにおいてはｐ型不純物領域を選択的に薄膜化することになることは言うまでもない。
【００３６】
実施の形態２．
図１７〜図２０は、本実施の形態２に係るｐｎ接合ダイオードの断面を示した模式図である。なお、切断面は、実施の形態１と同様の図５中に示すＣ−Ｃ断面である。ここで、実施の形態１と異なり、図１７に示すように窒化膜２６をマスクとし、半導体層２７の一部をドライエッチングまたはウェットエッチングで薄膜する（図１８〜図１９）。薄膜化後は図２０の状態である。この工程の後に、保護層として酸化膜１０を更にこの上に積層する。係る状態が図２１に示す状態である。
【００３７】
実施の形態１の酸化によって半導体層を薄膜化する方法に比べて、本実施形態の製造方法は薄膜化する厚さを制御しやすい。また、酸化による横方向（図２０中において矢印で示した方向）への侵食がない為、ｐ型不純物領域２４とｎ型不純物領域２５との接合領域の幅が小さくできる。したがって、ｐｎ接合ダイオード２３の縮小が容易となる。そのため、１個のｐｎ接合ダイオード２３の小型化により限られた検知部８に配置できるｐｎ接合ダイオードの個数を増やすことができる。
【００３８】
上述のｐｎ接合ダイオードの形成方法が異なる他は、実施の形態１と同様の構成である。説明の煩雑さを避けるため、この工程以後の説明は省略するが、実施の形態１と同様に熱容量が小さく、熱応答速度が速く、しかも信号読出し回路部の電気的絶縁における信頼性が高い赤外線撮像素子を提供することが可能となる。
【００３９】
実施の形態３．
図２１は、本実施の形態にかかる画素の断面を示した模式図である。なお、切断面は、実施の形態１と同様の図２中に示すＢ−Ｂ断面であって、図６と同様の模式図である。
【００４０】
図２１に示すように、基板１２にはＭＯＳ型の半導体素子を含む回路部１５が設けられている。非冷却赤外線撮像素子の各画素部には、空洞１３上に支持脚１４で支持された検知部８が設けられている。検知部８には、感温素子としてｐｎ接合ダイオード２３が設けられている。また、検知部８上には傘構造をした赤外線吸収部９が設けられている。
【００４１】
実施の形態１と異なる点は、検知部８と検知部８を中空に保持する支持脚部分の配線を薄膜配線とせず、回路部配線と同じ配線層で形成する製造方法である。このことにより薄膜配線形成工程と層間膜形成する工程の１層分を削減することが可能となる。
【００４２】
上述の支持脚部分の形成方法が異なる他は、実施の形態１と同様の構成である。説明の煩雑さを避けるため、この工程以後の説明は省略するが、熱容量が小さく、熱応答速度が速く、しかも信号読出し回路部の電気的絶縁における信頼性が高い赤外線撮像素子を提供することが可能となる。
【００４３】
なお、上述した実施の形態はすべての点で例示であって制限的なものではないと解されるべきである。本発明の範囲は、上述した実施形態の範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【符号の説明】
【００４４】
１  赤外線検出器、２  選択線、３  信号線、４  駆動走査回路、５  信号走査回路、６  出力アンプ、７  スルーホール、８  検知部、９  赤外線吸収部、１０  絶縁膜、１１  配線、１２  基板、１３  空洞、１４  支持脚、１５  回路部、１６配線、１７  層間膜ａ、１８  層間膜ｂ、１９  保護膜、２０  フォトレジスト、２１  エッチングホール、２２  薄膜配線、２３  ｐｎ接合ダイオード、２４  ｐ型不純物領域、２５  ｎ型不純物領域、２６  窒化膜、２７  半導体層、３１  画素。
【図１】
2010249568.tif 000003
【図２】
2010249568.tif 000004
【図３】
2010249568.tif 000005
【図４】
2010249568.tif 000006
【図５】
2010249568.tif 000007
【図６】
2010249568.tif 000008
【図７】
2010249568.tif 000009
【図８】
2010249568.tif 000010
【図９】
2010249568.tif 000011
【図１０】
2010249568.tif 000012
【図１１】
2010249568.tif 000013
【図１２】
2010249568.tif 000014
【図１３】
2010249568.tif 000015
【図１４】
2010249568.tif 000016
【図１５】
2010249568.tif 000017
【図１６】
2010249568.tif 000018
【図１７】
2010249568.tif 000019
【図１８】
2010249568.tif 000020
【図１９】
2010249568.tif 000021
【図２０】
2010249568.tif 000022
【図２１】
2010249568.tif 000023