(57)【要約】【課題】ユーザに煩雑な作業を強いることなく半導体試験装置のバリエーションを容易に診断することができる半導体試験装置及びその診断方法を提供する。【解決手段】半導体試験装置１は、テストヘッド１０に実装されるカードＣ１〜Ｃｎの増減により、規模及び機能の少なくとも一方が相違する複数の装置態様（バリエーション）を実現可能であって、カードが実装されるスロット１１ａ〜１１ｎのうち、バリエーション毎に異なるカードが実装されるスロットを含むブロックにおけるカードの種類を示す情報を記憶するメモリ２２と、上記のブロックに含まれるスロットに実装されているカードの種類を示す情報を取得してメモリ２２にスロットブロックテーブルＴＢとして記憶するフラグ設定部２１ａと、メモリ２２に記憶されたスロットブロックテーブルＴＢに基づいて実際のバリエーションを決定するバリエーション決定部２１ｂとを備える。【選択図】図１
2010197202.tif 000002
【特許請求の範囲】
【請求項１】
テストヘッドに実装される基板の増減により、規模及び機能の少なくとも一方が相違する複数の装置態様を実現可能な半導体試験装置において、
前記基板が実装される実装位置のうち、前記装置態様毎に異なる基板が実装される特徴位置における基板の種類を示す情報を記憶する記憶部と、
前記特徴位置に実装されている基板の種類を示す基板情報を取得して前記記憶部に記憶する取得部と、
前記記憶部に記憶された前記基板情報に基づいて実際の装置態様を決定する決定部と
を備えることを特徴とする半導体試験装置。
【請求項２】
前記記憶部は、前記特徴位置に実装されているか否かを示す前記基板の種類毎のフラグが設定されるテーブルを前記特徴位置毎に記憶し、
前記取得部は、前記特徴位置毎に取得した前記基板情報に基づいて前記特徴位置毎に記憶される前記テーブルのフラグを設定することにより、前記基板情報を前記記憶部に記憶する
ことを特徴とする請求項１記載の半導体試験装置。
【請求項３】
前記決定部は、前記特徴位置毎に記憶される前記テーブルのフラグの設定の有無に基づいて実際の装置態様を決定することを特徴とする請求項２記載の半導体試験装置。
【請求項４】
前記決定部は、前記特徴位置毎に記憶される前記テーブルを予め設定された順序で参照することにより、予め設定された優先順位で実際の装置態様を決定することを特徴とする請求項３記載の半導体試験装置。
【請求項５】
テストヘッドに実装される基板の増減により、規模及び機能の少なくとも一方が相違する複数の装置態様を実現可能な半導体試験装置の装置態様を診断する半導体試験装置の診断方法であって、
前記基板が実装される実装位置のうち、前記装置態様毎に異なる基板が実装される特徴位置に実装されている基板の種類を示す基板情報を取得して記憶する第１ステップと、
前記第１ステップで記憶された前記基板情報に基づいて実際の装置態様を決定する第２ステップと
を含むことを特徴とする半導体試験装置の診断方法。
【請求項６】
前記第２ステップは、前記第１ステップで記憶された前記特徴位置毎の前記基板上法をを予め設定された順序で参照することにより、予め設定された優先順位で実際の装置態様を決定するステップであることを特徴とする請求項５記載の半導体試験装置の診断方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの試験を行う半導体試験装置及びその診断方法に関する。
【背景技術】
【０００２】
半導体デバイス（以下、ＤＵＴ（Device Under Test）という）の試験を行う半導体試験装置は、一般的に、ＤＵＴが載置されるテストヘッドと半導体試験装置の動作を統括して制御する制御装置（テスタコントローラ）等を備える試験装置本体とに大別される。近年においては、半導体試験装置の高速化及び高機能化に伴って各種の機能がテストヘッドに集約される傾向にあり、多くの種類の基板（カード）がテストヘッド内に実装される。
【０００３】
テストヘッド内に設けられるカードとしては、例えば電源カード、ドライバ・ピンエレクトロニクスカード（以下、ドライバＰＥカードという）、レベル・ピンエレクトロニクスカード（以下、レベルＰＥカードという）、ピンセレクタカード、通信カード等が挙げられる。上記の電源カードは、ＤＵＴに与える電源を生成するカードである。また、上記のドライバＰＥカードはＤＵＴに印加する試験信号を生成するカードであり、上記のレベルＰＥカードはドライバＰＥカードよりも試験信号のレベル設定の自由度が高いカードである。また、上記のピンセレクタカードはＤＵＴの試験に用いるピン（テスタピン）を選択するカードであり、通信カードは試験装置本体との間の通信を実現するカードである。
【０００４】
ここで、半導体試験装置は、同一の機種であれば構成が同じであるという訳ではなく、ＤＵＴの種類や同測数（同時に試験可能なＤＵＴの数）に応じて規模や機能を増減できるように設計されている。つまり、テストヘッドに実装されるカードを追加し、削減し、又は差し替えることで、同一の機種であっても規模や機能が相違する装置態様（以下、バリエーションという）を実現することができる。
【０００５】
図７は、従来の半導体試験装置のバリエーションの一例を示す構成定義テーブルである。この構成定義テーブルは、テストヘッドのスロット毎に実装（装着）されるべきカードの種類を示すカード情報をバリエーション毎に示したものである。図７に示す例では、半導体試験装置のバリエーションとして、「フル」、「タイプＡ」、「タイプＢ」、「タイプＣ」、及び「ハーフ」の５種類が挙げられている。
【０００６】
図７を参照すると、「ハーフ」は「フル」に比べてスロット番号「０３」，「０４」で特定されるスロットに実装される電源カード、及びスロット番号「１３」〜「１８」で特定されるスロットに実装されるドライバＰＥカード等が省略されており、規模が文字通り「フル」のおおよそ半分であることが分かる。また、「タイプＣ」はスロット番号「１６」〜「１８」で特定されるスロットに電源カードが実装されており、「フル」に比べて多くの電源カードが実装されていることが分かる。
【０００７】
以上の通り、半導体試験装置にはバリエーションが存在するため、半導体試験装置では、ユーザの指示によって実際のカードの実装状況が診断される。具体的には、まず予めユーザによって指定されたバリエーション情報（バリエーションを特定する情報）が読み出される。次に、このバリエーション情報で特定されるバリエーションについてのカード情報が予め記憶された構成定義テーブルから読み出される。
【０００８】
そして、各スロットに対するアクセスが順次行われて、読み出されたカード情報で示されるカードが実際に各スロットに実装されているか否かが判断され、カード情報で示されるカードとは異なるカードが実装されている場合にはカード情報の更新が行われる。ここで、読み出されたカード情報で示されるカードとは異なるカードが一定数以上実装されている場合には、カード情報が更新された上でエラーとされる。尚、従来の半導体試験装置で行われる診断の詳細については、例えば以下の特許文献１を参照されたい。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−１６３１９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、上述した半導体試験装置の診断は、製品として出荷された後に実行されるだけではなく、半導体試験装置で用いられる試験プログラムを開発する段階、半導体試験装置を組み立ててその動作を検証する段階、及び半導体試験装置の故障原因を究明する段階にも行われる。このため、上記の診断は、製品として完全な構成の下で実行されるばかりではなく、不完全な構成の下でも実行される。
【００１１】
上述した通り、従来の半導体試験装置は、予めユーザによって指定されたバリエーション情報に基づいて診断が行われる。このため、ユーザが指定したバリエーション情報で特定されるバリエーションについてのカード情報で示される実装されるべきカードとテストヘッドの実際のカードの実装状況との乖離が大きいとエラーとなって、バリエーション情報を変えて再度診断を行う必要があり、必ずしも利便性が高いとは言えない。
【００１２】
ここで、上述した構成定義テーブルは、基本的には製品として出荷される完全な構成を想定して作成されるものである。このため、ユーザが不完全な構成の下で診断を行う場合には、指定すべき適切なバリエーション情報を特定するのが困難であり、指定するバリエーション情報を変えながら診断を繰り返すことによって診断に長時間を要したり、或いは診断を実行したいカードが診断対象から除外されて診断が実行されない場合もあるという問題があった。
【００１３】
本発明は上記事情に鑑みてなされたものであり、ユーザに煩雑な作業を強いることなく半導体試験装置のバリエーションを容易に診断することができる半導体試験装置及びその診断方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明の半導体試験装置は、テストヘッド（１０）に実装される基板（Ｃ１〜Ｃｎ）の増減により、規模及び機能の少なくとも一方が相違する複数の装置態様を実現可能な半導体試験装置（１）において、前記基板が実装される実装位置（１１ａ〜１１ｎ）のうち、前記装置態様毎に異なる基板が実装される特徴位置（Ｂ１〜Ｂ３）における基板の種類を示す情報を記憶する記憶部（２２）と、前記特徴位置に実装されている基板の種類を示す基板情報を取得して前記記憶部に記憶する取得部（２１ａ）と、前記記憶部に記憶された前記基板情報に基づいて実際の装置態様を決定する決定部（２１ｂ）とを備えることを特徴としている。
この発明によると、基板が実装される実装位置のうち、装置態様毎に異なる基板が実装される特徴位置に実装されている基板の種類を示す基板情報が取得部によって取得されて記憶部に記憶され、記憶部に記憶された基板情報に基づいて実際の装置態様が決定部によって決定される。
また、本発明の半導体試験装置は、前記記憶部が、前記特徴位置に実装されているか否かを示す前記基板の種類毎のフラグが設定されるテーブル（ＴＢ）を前記特徴位置毎に記憶し、前記取得部は、前記特徴位置毎に取得した前記基板情報に基づいて前記特徴位置毎に記憶される前記テーブルのフラグを設定することにより、前記基板情報を前記記憶部に記憶することを特徴としている。
また、本発明の半導体試験装置は、前記決定部が、前記特徴位置毎に記憶される前記テーブルのフラグの設定の有無に基づいて実際の装置態様を決定することを特徴としている。
また、本発明の半導体試験装置は、前記決定部が、前記特徴位置毎に記憶される前記テーブルを予め設定された順序で参照することにより、予め設定された優先順位で実際の装置態様を決定することを特徴としている。
本発明の半導体試験装置の診断方法は、テストヘッド（１０）に実装される基板（Ｃ１〜Ｃｎ）の増減により、規模及び機能の少なくとも一方が相違する複数の装置態様を実現可能な半導体試験装置（１）の装置態様を診断する半導体試験装置の診断方法であって、前記基板が実装される実装位置（１１ａ〜１１ｎ）のうち、前記装置態様毎に異なる基板が実装される特徴位置（Ｂ１〜Ｂ３）に実装されている基板の種類を示す基板情報を取得して記憶する第１ステップ（Ｓ１２〜Ｓ２２）と、前記第１ステップで記憶された前記基板情報に基づいて実際の装置態様を決定する第２ステップ（Ｓ２５、Ｓ３１〜Ｓ３９）とを含むことを特徴としている。
また、本発明の半導体試験装置の診断方法は、前記第２ステップが、前記第１ステップで記憶された前記特徴位置毎の前記基板上法をを予め設定された順序で参照することにより、予め設定された優先順位で実際の装置態様を決定するステップであることを特徴としている。
【発明の効果】
【００１５】
本発明によれば、基板が実装される実装位置のうち、装置態様毎に異なる基板が実装される特徴位置に実装されている基板の種類を示す基板情報を取得部によって取得して記憶部に記憶し、記憶部に記憶された基板情報に基づいて実際の装置態様を決定部によって決定しているため、ユーザに煩雑な作業を強いることなく半導体試験装置のバリエーションを容易に診断することができるという効果がある。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態による半導体試験装置の要部構成を示すブロック図である。
【図２】本発明の一実施形態による半導体試験装置のバリエーションの一例を示す構成定義テーブルである。
【図３】図２に示すブロックＢ１〜Ｂ３に実装されるカードの種類及び数をバリエーション毎に示す図である。
【図４】メモリ２２に記憶されるスロットブロックテーブルＴＢの一例を示す図である。
【図５】本発明の一実施形態による半導体試験装置の診断時における動作を示すフローチャートである。
【図６】本発明の一実施形態による半導体試験装置の診断時における動作を示すフローチャートである。
【図７】従来の半導体試験装置のバリエーションの一例を示す構成定義テーブルである。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の一実施形態による半導体試験装置及びその診断方法について詳細に説明する。図１は、本発明の一実施形態による半導体試験装置の要部構成を示すブロック図である。図１に示す通り、本実施形態の半導体試験装置１は、バスＢを介して相互に接続されたテストヘッド１０と試験装置本体２０とを備えており、試験装置本体２０の制御の下で、半導体試験装置１の装置態様（バリエーション）の診断や、テストヘッド１０上に載置されるＤＵＴ（図示省略）の試験を行う。
【００１８】
テストヘッド１０は、カードＣ１〜Ｃｎ（基板）が実装（装着）される複数のスロット１１ａ〜１１ｎ（実装位置）を備えており、試験装置本体２０の制御の下で、スロット１１ａ〜１１ｎに実装されているカードＣ１〜Ｃｎの種類を示す情報を得る。半導体試験装置１は、テストヘッド１０に実装されるカードＣ１〜Ｃｎを増減することにより、同一の機種であっても規模や機能の少なくとも一方が相違するバリエーションを実現することができる。
【００１９】
また、テストヘッド１０は、試験装置本体２０の制御の下で、テストヘッド１０上に載置される各種の治具（パフォーマンスボード、コンタクトリング、プローブカード等）を介して電気的に接続されるＤＵＴの試験を実施する。具体的には、試験装置本体２０から出力される試験信号に基づいてＤＵＴを試験するために用いられる各種パターン（試験パターンや期待値パターン）を生成し、試験パターンを用いてＤＵＴに印加すべき試験信号を生成するとともに、試験信号を印加してＤＵＴから出力される信号と期待値パターンを用いて生成される期待値とを比較してパス／フェイルを判定する。尚、この判定結果は、バスＢを介して試験装置本体２０に出力される。
【００２０】
ここで、半導体試験装置１で実現可能なバリエーションについて説明する。図２は、本発明の一実施形態による半導体試験装置のバリエーションの一例を示す構成定義テーブルである。この構成定義テーブルは、テストヘッド１０のスロット１１ａ〜１１ｎ毎に実装されるべきカードＣ１〜Ｃｎの種類を示すカード情報をバリエーション毎に示したものである。図２に示す例では、半導体試験装置１のバリエーションとして、「フル」、「タイプＡ」、「タイプＢ」、「タイプＣ」、及び「ハーフ」の５種類が挙げられている。
【００２１】
図２を参照すると、スロット番号「０１」，「０２」，「０６」〜「１２」，「１９」，「２０」で特定されるスロットについては、「フル」、「タイプＡ」、「タイプＢ」、「タイプＣ」、及び「ハーフ」の５種類のバリエーションの全てで同じ種類のカードが実装されるのが分かる。また、スロット番号「０３」〜「０５」，「１３」〜「１８」で特定されるスロットについてはバリエーション毎に異なる種類のカードが実装されるのが分かる。
【００２２】
尚、図２中の「電源」は、ＤＵＴに与える電源を生成する電源カードを意味する。また、「ドライバＰＥ」はＤＵＴに印加する試験信号を生成するドライバ・ピンエレクトロニクスカード（ドライバＰＥカード）を意味し、「レベルＰＥ」はドライバＰＥカードよりも試験信号のレベル設定の自由度が高いレベル・ピンエレクトロニクスカード（レベルＰＥカード）を意味する。また、「ピンセレクタ」はＤＵＴの試験に用いるピン（テスタピン）を選択するピンセレクタカードを意味し、「通信」は試験装置本体２０との間の通信を実現する通信カードを意味する。
【００２３】
本実施形態では、図２に示すバリエーション毎に異なる種類のカードが実装されるスロットのうち、各バリエーション毎に特徴的なカードが実装されるスロットをブロック化し、各ブロック（特徴位置）に含まれるスロットに実装されているカードの種類に基づいてバリエーションの診断を行う。図２に示す例では、スロット番号「０４」で特定されるスロットがブロックＢ１に、スロット番号「１３」〜「１５」で特定されるスロットがブロックＢ２に、スロット番号「１６」〜「１８」で特定されるスロットがブロックＢ３にそれぞれブロック化されている。
【００２４】
図３は、図２に示すブロックＢ１〜Ｂ３に実装されるカードの種類及び数をバリエーション毎に示す図である。図３を参照すると、ブロックＢ１には、バリエーションが「タイプＢ」である場合にレベルＰＥカードが１枚以上実装され、バリエーションが「タイプＡ」である場合にカードが実装されないことが分かる。また、ブロックＢ２には、バリエーションが「タイプＡ」，「タイプＢ」，「タイプＣ」の何れかである場合にドライバＰＥカードが１枚以上実装され、バリエーションが「ハーフ」である場合にカードが実装されないことが分かる。
【００２５】
また、ブロックＢ３には、バリエーションが「フル」である場合にドライバＰＥカードが１枚以上実装され、バリエーションが「タイプＡ」，「タイプＢ」，「タイプＣ」，「ハーフ」の何れかである場合にカードが実装されないことが分かる。加えて、ブロックＢ３には、バリエーションが「タイプＣ」である場合に電源カードが１枚以上実装され、バリエーションが「タイプＡ」である場合にカードが実装されないことが分かる。試験装置本体２０に設けられるテスタコントローラ２１は、以上のブロックＢ１〜Ｂ３に含まれるスロットに実装されているカードの種類に基づいてバリエーションの診断を行う。尚、テスタコントローラ２１で行われる診断の詳細については後述する。
【００２６】
試験装置本体２０は、テスタコントローラ２１、メモリ２２（記憶部）、及びハードディスク２３を備えており、テストヘッド１０を制御して半導体試験装置１のバリエーションの診断やＤＵＴの試験を行う。テスタコントローラ２１は、半導体試験装置１の動作を統括して制御する。具体的には、バスＢを介してテストヘッド１０に実装されているカードの種類を示す情報を取得してバリエーションを決定する。また、ＤＵＴを試験するために用いられる各種パターン（試験パターンや期待値パターン）を発生させる制御信号等の各種制御信号を、バスＢを介してテストヘッド１０に出力してＤＵＴの試験を実行させる。
【００２７】
テスタコントローラ２１は、フラグ設定部２１ａ（取得部）及びバリエーション決定部２１ｂ（決定部）を備えており、これらによって半導体試験装置１のバリエーションの診断を行う。フラグ設定部２１ａ及びバリエーション決定部２１ｂは、テスタコントローラ２１がハードディスク２３に格納された診断プログラムＤＰをロードして実行することにより、ソフトウェア的に実現される。
【００２８】
フラグ設定部２１ａは、テストヘッド１０に設けられた複数のスロット１１ａ〜１１ｎのうち、バリエーション毎に異なるカードが実装されるスロット（例えば、図２に示すブロックＢ１〜Ｂ３に含まれるスロット）に実装されているカードの種類を示す情報（基板情報）を取得してスロットブロックテーブルＴＢとしてメモリ２２に記憶する。ここで、メモリ２２に記憶されるスロットブロックテーブルＴＢについて説明する。
【００２９】
図４は、メモリ２２に記憶されるスロットブロックテーブルＴＢの一例を示す図である。図４に示す通り、スロットブロックテーブルＴＢは、ドライバＰＥカードの有無を示すフラグが格納されるフィールドＦ１、レベルＰＥカードの有無を示すフラグが格納されるフィールドＦ２、及び電源カードの有無を示すフラグが格納されるフィールドＦ３を、ブロックＢ１〜Ｂ３毎に設けたテーブルである。尚、ブロックＢ１に対応して設けられるフィールドＦ１〜Ｆ３はメモリ２２のアドレスＡ０に、ブロックＢ２に対応して設けられるフィールドＦ１〜Ｆ３はメモリ２２のアドレスＡ１に、ブロックＢ３に対応して設けられるフィールドＦ１〜Ｆ３はメモリ２２のアドレスＡ２にそれぞれ記憶されるとする。
【００３０】
フラグ設定部２１ａは、例えば図２に示すブロックＢ１に含まれるスロット（スロット番号「４」で特定されるスロット）に実装されているカードがレベルＰＥカードである旨を示す情報を取得した場合には、メモリ２２のアドレスＡ０に記憶されているフィールドＦ２にフラグを設定する。同様に、図２に示すブロックＢ２に含まれるスロット（スロット番号「１３」〜「１５」で特定されるスロット）に実装されているカードがドライバＰＥカードである旨を示す情報を取得した場合には、メモリ２２のアドレスＡ１に記憶されているフィールドＦ１にフラグを設定する。このように、フラグ設定部２１ａは、バスＢを介して取得した情報（スロットに実装されているカードの種類を示す情報）に基づいてスロットブロックテーブルＴＢにフラグを設定することにより、その取得した情報をスロットブロックテーブルＴＢとしてメモリ２２に記憶する。
【００３１】
バリエーション決定部２１ｂは、メモリ２２に記憶されたスロットブロックテーブルＴＢに設定されたフラグの有無に基づいて、半導体試験装置１の実際のバリエーションを決定する。尚、スロットブロックテーブルＴＢに設定されるフラグの内容によっては、決定すべきバリエーションの候補が複数現れる場合も考えられる。このため、バリエーション決定部２１ｂは、メモリ２２に記憶されたスロットブロックテーブルＴＢを予め設定された順序で参照することにより、予め設定された優先順位で実際のバリエーションを決定する。尚、バリエーション決定部２１ｂで行われる処理の詳細については後述する。
【００３２】
メモリ２２は、例えば、例えばＤＲＡＭ（Dynamic Random Access Memory）等の揮発性メモリで実現され、図４に示すスロットブロックテーブルＴＢ及び半導体試験装置１のバリエーションを特定するバリエーション情報Ｖ１等を記憶する。ハードディスク２３は、前述したフラグ設定部２１ａ及びバリエーション決定部２１ｂを実現する診断プログラムＤＰを記憶する。尚、図１においては図示を省略しているが、ユーザによって作成されてＤＵＴの試験を行うために用いられる試験プログラムもハードディスク２３に記憶される。ここで、図１では図示を省略しているが、試験装置本体２０には、ユーザの指示を入力する入力装置、及びユーザの指示に基づいた行われた各種の処理結果やＤＵＴの試験結果を表示する表示装置も設けられている。
【００３３】
次に、上記構成における半導体試験装置１の動作について説明する。図５，図６は、本発明の一実施形態による半導体試験装置の診断時における動作を示すフローチャートである。図５に示すフローチャートに示す処理は、ユーザが不図示の入力装置を操作して試験装置本体２０に設けられたテスタコントローラ２１に対して診断開始指示を行うことで開始される。
【００３４】
診断が開始されると、テストヘッド１０に設けられた複数のスロット１１ａ〜１１ｎのうち、アクセスすべきスロットを特定するスロット番号（以下、アクセス番号という）を初期化する処理がフラグ設定部２１ａで行われる（ステップＳ１１）。例えば、図１に示すスロット１１ａを特定するために、アクセス番号を「０１」に設定する処理が行われる。
【００３５】
次に、ステップＳ１１で初期化されたアクセス番号で特定されるスロットに実装されているカードの種類を示す情報を取得する処理がフラグ設定部２１ａで行われる（ステップＳ１２）。具体的には、テスタコントローラ２１からバスＢを介してテストヘッド１０のスロット１１ａに実装されたカードＣ１に対して種類を示す情報を要求する制御信号が出力される。そして、この制御信号に対する返信として、カードＣ１からバスＢを介してテスタコントローラ２１に対してカードＣ１の種類を示す情報が出力される。
【００３６】
次いで、アクセス番号が、図２に示すブロックＢ１〜Ｂ３の何れかに含まれるか否かがフラグ設定部２１ａで判断される（ステップＳ１３）。つまり、アクセス番号がスロット番号「０４」，「１３」〜「１５」，「１６」〜「１８」の何れかに該当するか否かが判断される。仮に、アクセス番号がスロット番号「０４」に該当する場合には、メモリ２２に記憶されたスロットブロックテーブルＴＢに対する書き込みを行うアドレスポインタを「Ａ０」に設定する処理がフラグ設定部２１ａで行われる（ステップＳ１４）。
【００３７】
また、仮にアクセス番号がスロット番号「１３」〜「１５」に該当する場合にはアドレスポインタを「Ａ１」に設定する処理がフラグ設定部２１ａで行われ（ステップＳ１５）、仮にアクセス番号が「１６」〜「１８」に該当する場合にはアドレスポインタを「Ａ２」に設定する処理がフラグ設定部２１ａで行われる（ステップＳ１６）。尚、アクセスが、上記のスロット番号「０４」，「１３」〜「１５」，「１６」〜「１８」の何れにも該当しない場合には、ステップＳ２３の処理に進む。
【００３８】
ここでは、ステップＳ１１でアクセス番号がスロット番号「０１」に設定されているためステップＳ１３からステップＳ２３の処理に進み、アクセスすべき残りのスロットの有無がフラグ設定部２１ａによって判断される。ここでは、アクセスすべき残りのスロットがあるためステップＳ２３の判断結果は「ＹＥＳ」になる。すると、アクセス番号がフラグ設定部２１ａでインクリメントされ、新たに設定されたアクセス番号で特定されるスロットに実装されているカードの種類を示す情報を取得する処理がフラグ設定部２１ａで行われる（ステップＳ１２）。このように、アクセス番号がスロット番号「０４」，「１３」〜「１５」，「１６」〜「１８」の何れにも該当しない場合には、ステップＳ１３，Ｓ２３，Ｓ２４、Ｓ１２の処理が繰り返される。
【００３９】
これに対し、アクセス番号がスロット番号「０４」，「１３」〜「１５」，「１６」〜「１８」の何れかに該当する場合には、ステップＳ１２で取得した情報で示されるカードの種類がドライバＰＥカードであるか否か（ステップＳ１７）、レベルＰＥカードであるか否か（ステップＳ１８）、及び電源カードであるか否か（ステップＳ１９）がフラグ設定部２１ａによって順次判断される。ドライバＰＥカードである場合（ステップＳ１７の判断結果が「ＹＥＳ」の場合）には、フラグ設定部２１ａによって、ステップＳ１４〜Ｓ１６の何れかの処理で設定されたアドレスポインタで特定されるフィールドＦ１にフラグが設定される（ステップＳ２０）。
【００４０】
また、レベルＰＥカードである場合（ステップＳ１８の判断結果が「ＹＥＳ」の場合）には、フラグ設定部２１ａによって、ステップＳ１４〜Ｓ１６の何れかの処理で設定されたアドレスポインタで特定されるフィールドＦ２にフラグが設定される（ステップＳ２１）。また、電源カードである場合（ステップＳ１９の判断結果が「ＹＥＳ」の場合）には、フラグ設定部２１ａによって、ステップＳ１４〜Ｓ１６の何れかの処理で設定されたアドレスポインタで特定されるフィールドＦ３にフラグが設定される（ステップＳ２２）。
【００４１】
以上のステップＳ２０〜Ｓ２２の何れかでフラグが設定された場合、又はステップＳ１７〜Ｓ１９の判断結果が全て「ＮＯ」である場合には、フラグ設定部２１ａによって、アクセスすべき残りのスロットの有無が判断される（ステップＳ２３）。アクセスすべきスロットがあると判断された場合（ステップＳ２３の判断結果が「ＹＥＳ」の場合）には、アクセス番号がフラグ設定部２１ａでインクリメント（ステップＳ２４）、再度ステップＳ１２の処理が行われる。これに対し、アクセスすべきスロットが無いと判断された場合（ステップＳ２３の判断結果が「ＮＯ」の場合）には、バリエーション決定部２１ｂによって半導体試験装置１のバリエーションを決定する処理が行われる（ステップＳ２５）。
【００４２】
半導体試験装置１のバリエーションを決定する処理では、バリエーション決定部２１ｂによってメモリ２２に記憶されたスロットブロックテーブルＴＢが、バリエーション決定部２１ｂによって予め設定された順序で参照される。具体的には、図４に示すアドレスＡ２のフィールドＦ１、アドレスＡ１のフィールドＦ１、アドレスＡ０のフィールドＦ２、及びアドレスＡ２のフィールドＦ３の順で参照される。
【００４３】
図４に示すアドレスＡ２のフィールドＦ１が参照されると、図６に示す通り、ブロックＢ３にドライバＰＥカードが実装されているか否かがバリエーション決定部２１ｂで判断される（ステップＳ３１）。この判断結果が「ＹＥＳ」の場合には、半導体試験装置１のバリエーションがバリエーション決定部２１ｂによって「フル」に決定され、「フル」を示す情報がバリエーション情報Ｖ１としてメモリ２２に記憶される（ステップＳ３２）。
【００４４】
これに対し、ステップＳ３１の判断結果が「ＮＯ」である場合には、図４に示すアドレスＡ１のフィールドＦ１がバリエーション決定部２１ｂに参照される。すると、図６に示す通り、ブロックＢ２にドライバＰＥカードが実装されているか否かがバリエーション決定部２１ｂで判断される（ステップＳ３３）。この判断結果が「ＮＯ」の場合には、半導体試験装置１のバリエーションがバリエーション決定部２１ｂによって「ハーフ」に決定され、「ハーフ」を示す情報がバリエーション情報Ｖ１としてメモリ２２に記憶される（ステップＳ３４）。
【００４５】
他方、ステップＳ３３の判断結果が「ＹＥＳ」である場合には、図４に示すアドレスＡ０のフィールドＦ２がバリエーション決定部２１ｂに参照される。すると、ブロックＢ１にレベルＰＥカードが実装されているか否かがバリエーション決定部２１ｂで判断される（ステップＳ３５）。この判断結果が「ＮＯ」の場合には、半導体試験装置１のバリエーションがバリエーション決定部２１ｂによって「タイプＢ」に決定され、「タイプＢ」を示す情報がバリエーション情報Ｖ１としてメモリ２２に記憶される（ステップＳ３６）。
【００４６】
これに対し、ステップＳ３５の判断結果が「ＹＥＳ」である場合には、図４に示すアドレスＡ２のフィールドＦ３がバリエーション決定部２１ｂに参照される。すると、ブロックＢ１に電源カードが実装されているか否かがバリエーション決定部２１ｂで判断される（ステップＳ３７）。この判断結果が「ＮＯ」の場合には、半導体試験装置１のバリエーションがバリエーション決定部２１ｂによって「タイプＣ」に決定され、「タイプＣ」を示す情報がバリエーション情報Ｖ１としてメモリ２２に記憶される（ステップＳ３６）。他方、ステップＳ３７の判断結果が「ＹＥＳ」の場合には、半導体試験装置１のバリエーションがバリエーション決定部２１ｂによって「タイプＡ」に決定され、「タイプＡ」を示す情報がバリエーション情報Ｖ１としてメモリ２２に記憶される（ステップＳ３９）。
【００４７】
以上説明した処理によって、ユーザがバリエーション情報を指示しなくとも、診断指示をするだけで半導体試験装置１のバリエーションが自動的に決定される。尚、メモリ２２に記憶されたバリエーション情報Ｖ１で特定されるバリエーションについてのカード情報で示される実装されるべきカードと、テストヘッド１０に実際に実装されているカードとが僅かに異なる場合もある。かかる場合には、図５に示す処理にて、スロット１１ａ〜１１ｎに実装されているカードＣ１〜Ｃｎの種類を示す情報を取得しているため、この情報を用いて上記のカード情報を更新する処理を行うのが望ましい。
【００４８】
以上の通り、本実施形態では、カードＣ１〜Ｃｎが実装されるテストヘッド１０のスロット１１ａ〜１１ｎのうち、各バリエーション毎に特徴的なカードが実装されるスロットをブロック化し、各ブロックに含まれるスロットに実装されているカードの種類に基づいてバリエーションを決定している。このため、ユーザがバリエーション情報を入力するという煩雑な作業をしなくとも半導体試験装置１のバリエーションを容易に診断することができる。
【００４９】
以上、本発明の実施形態による半導体試験装置及びその診断方法について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、図５に示す通り、テストヘッド１０に設けられたスロットの全てをアクセスする例について説明したが、ブロックＢ１〜Ｂ３の何れかに含まれるスロットのみをアクセスしてバリエーションを決定してもよい。これにより、診断に要する時間を大幅に短縮することができる。
【符号の説明】
【００５０】
１                半導体試験装置
１０              テストヘッド
１１ａ〜１１ｎ    スロット
２１ａ            フラグ設定部
２１ｂ            バリエーション決定部
２２              メモリ
Ｂ１〜Ｂ３        ブロック
Ｃ１〜Ｃｎ        カード
ＴＢ              スロットブロックテーブル
【図１】
2010197202.tif 000003
【図２】
2010197202.tif 000004
【図３】
2010197202.tif 000005
【図４】
2010197202.tif 000006
【図５】
2010197202.tif 000007
【図６】
2010197202.tif 000008
【図７】
2010197202.tif 000009