(57)【要約】【課題】基本波の２倍波周波数の電力漏洩を抑制し、かつ、部品の自己共振による基本波の損失を低減する整合回路、高周波電力増幅器および携帯電話機を実現する。【解決手段】本発明の出力整合回路３は、高周波信号を伝送する伝送ラインと、複数の共振回路３５ａおよび３５ｂとを有し、前記複数の共振回路３５ａおよび３５ｂのそれぞれは、コンデンサを有し、一端は前記伝送ラインの実質的に同一の接続点Ｘに接続され、他端は接地されている。【選択図】図１
2010087934.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を伝送する伝送ラインと、
複数の共振回路とを有し、
前記複数の共振回路のそれぞれは、コンデンサを有し、一端は前記伝送ラインの実質的に同一の接続点に接続され、他端は接地される
整合回路。
【請求項２】
前記複数の共振回路のそれぞれの共振周波数は、前記整合回路を介して伝送される高周波信号の周波数帯域の２倍の周波数帯域内にある
請求項１記載の整合回路。
【請求項３】
前記複数の共振回路中の１つの共振回路は、前記複数の共振回路中の他の共振回路と異なる共振周波数をもつ
請求項２記載の整合回路。
【請求項４】
前記伝送ラインは、マイクロストリップラインとして形成された第１のラインを含み、
前記複数の共振回路はそれぞれ、さらに、前記コンデンサと直列に接続されるマイクロストリップラインとして形成された第２のラインを有する
請求項１記載の整合回路。
【請求項５】
前記第２のラインの一端は、前記接続点に接続され、前記コンデンサの一端は接地される
請求項４記載の整合回路。
【請求項６】
前記伝送ラインは、マイクロストリップラインとして形成された第１のラインを含み、
前記複数の共振回路はそれぞれ、さらに、前記コンデンサと直列に接続されるインダクタを有する
請求項１記載の整合回路。
【請求項７】
前記複数の共振回路中の１つの共振回路が有する前記コンデンサは、前記複数の共振回路中の他の共振回路が有する前記コンデンサと異なる容量をもつ
請求項４または６記載の整合回路。
【請求項８】
前記第１のラインは基板上に形成され、
前記複数の共振回路は、前記第１のラインに対して同じ側に配置される
請求項４または６記載の整合回路。
【請求項９】
前記第１のラインは、前記接続点において９０°の角度で屈曲し、
前記複数の共振回路のそれぞれは、直線状に配置され、
前記複数の共振回路中の１つの共振回路の長手方向は、前記複数の共振回路中の他の共振回路の長手方向とそれぞれ９０°の角度で配置され、
前記複数の共振回路のそれぞれの長手方向と前記第１のラインとは、９０°の角度で配置される
請求項８記載の整合回路。
【請求項１０】
前記複数の共振回路のうち、少なくとも１つは、前記接続点とビアを介して接続されている
請求項４または６記載の整合回路。
【請求項１１】
前記第１のラインは基板上に形成され、
前記複数の共振回路中の１つの共振回路は、前記複数の共振回路中の他の共振回路と前記第１のラインを挟んで対向して配置される
請求項１０記載の整合回路。
【請求項１２】
信号を増幅する高周波電力増幅器であって、
トランジスタと、
整合回路とを有し、
前記整合回路は、
前記トランジスタの出力に接続された伝送ラインと、
複数の共振回路とを有し、
前記複数の共振回路のそれぞれは、コンデンサを有し、一端は前記伝送ラインの実質的に同一の接続点に接続され、他端は接地される
高周波電力増幅器。
【請求項１３】
前記複数の共振回路のそれぞれの共振周波数は、前記整合回路を介して伝送される高周波信号の周波数帯域の２倍の周波数帯域内にある
請求項１２記載の高周波電力増幅器。
【請求項１４】
前記伝送ラインは、マイクロストリップラインとして形成された第１のラインを含み、
前記複数の共振回路はそれぞれ、さらに、前記コンデンサと直列に接続されるマイクロストリップラインとして形成された第２のラインを有する
請求項１２記載の高周波電力増幅器。
【請求項１５】
前記複数の共振回路中の１つの共振回路が有する前記コンデンサは、前記複数の共振回路中の他の共振回路が有する前記コンデンサと異なる容量をもつ
請求項１４記載の高周波電力増幅器。
【請求項１６】
前記第１のラインは基板上に形成され、
前記複数の共振回路は、前記第１のラインに対して同じ側に配置される
請求項１４記載の高周波電力増幅器。
【請求項１７】
前記第１のラインは、前記接続点において９０°の角度で屈曲し、
前記複数の共振回路のそれぞれは、直線状に配置され、
前記複数の共振回路中の１つの共振回路の長手方向は、前記複数の共振回路中の他の共振回路の長手方向とそれぞれ９０°の角度で配置され、
前記複数の共振回路のそれぞれの長手方向と前記第１のラインとは、９０°の角度で配置される
請求項１６記載の高周波電力増幅器。
【請求項１８】
前記複数の共振回路のうち、少なくとも１つは、前記接続点とビアを介して接続されている
請求項１４記載の高周波電力増幅器。
【請求項１９】
前記第１のラインは基板上に形成され、
前記複数の共振回路中の１つの共振回路は、前記複数の共振回路中の他の共振回路と前記第１のラインを挟んで対向して配置される
請求項１８記載の高周波電力増幅器。
【請求項２０】
請求項１２乃至１９のいずれか１項に記載の高周波電力増幅器を備える
携帯電話機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整合回路、高周波電力増幅器および携帯電話機に関し、特に、入力と出力とのインピーダンスを整合する整合回路とそれを備える高周波電力増幅器および携帯電話に関する。
【背景技術】
【０００２】
近年、携帯電話機などの移動体通信器は通信容量を確保するための複数の周波数帯域を使用するマルチバンド化および、国際ローミングによる複数の通信システムを備えたマルチモード化等の要求が強くなっている。現在主流の通信システムはＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ）方式を使用した第二世代およびＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）方式を採用した第三世代の２つの通信方式であり、これらの通信システムの送信に使用される周波数帯域は、１９２０ＭＨｚ−１９８０ＭＨｚのＢａｎｄI、１８５０ＭＨｚ−１９１０ＭＨｚのＢａｎｄII、１７１０ＭＨｚ−１７８５ＭＨｚのＢａｎｄIII、１７１０ＭＨｚ−１７５５ＭＨｚのＢａｎｄIV、８２４ＭＨｚ−８４９ＭＨｚのＢａｎｄV、８３０ＭＨｚ−８４０ＭＨｚのＢａｎｄVI、８８０ＭＨｚ−９１５ＭＨｚのＢａｎｄVIIIおよび１７４９．９ＭＨｚ−１７８４．９ＭＨｚのＢａｎｄIXが存在し、通信方式および通信周波数の組み合わせは携帯電話機が使用される地域によって異なる。これらの複数の通信システムに対応するためには無線通信部の高周波電力増幅器を複数使用する必要があり、小型化の要求がよりいっそう厳しくなってきている。
【０００３】
しかしながら、高周波電力増幅器は、無線通信部を構成する部品の中において最も消費電力が大きく高出力な電力を取り扱うため、この高周波電力増幅器に使用される電力増幅トランジスタ等のデバイスは必要とされる出力電力に見合ったデバイスサイズが必要であり単純に小型化していくことは困難である。
【０００４】
また、携帯電話機において無線通信に使用される回路は一般的に５０ｏｈｍに規格化されており、高周波電力増幅器に使用される電力増幅トランジスタは前後に接続される部品とのインピーダンス整合を行うための入力整合回路および出力整合回路が設けられる。これらの整合回路はインダクタおよびコンデンサおよびマイクロストリップライン等で構成され、それぞれの部品は物理的な長さおよび大きさを有するために小型化に対して限界がある。
【０００５】
このようなことから高周波電力増幅器には１つの増幅経路においてマルチバンド化およびマルチモード化が注目されている。
【０００６】
一方で高周波電力増幅器に使用される整合回路はコンデンサおよびインダクタ、マイクロストリップラインであるためインピーダンスは周波数に依存し、出力電力特性および効率特性等は周波数依存が発生する。そこで、整合回路にスイッチとインピーダンス調整を行うための副整合回路を設けたインピーダンス変換を行うマルチバンド整合回路が提案されている（例えば、特許文献１参照）。
【０００７】
図３４は、特許文献１記載のマルチバンド対応の整合回路構成を示す。この整合回路では、ある周波数帯においては第一の整合ブロックと第二の整合ブロックとで整合を取り、別の周波数帯においてはスイッチ素子をＯＮ状態にすることにより副整合回路との組み合わせにより整合を取ることでマルチバンド化を行っている。これにより、特許文献１記載の整合回路では、２倍以上はなれた周波数帯域を増幅することが可能である。
【０００８】
また、整合回路の他の構成として、高周波電力増幅器の増幅用トランジスタの出力整合回路は信号ラインに対して直列に接続されたインダクタまたはマイクロストリップラインと接地電位に接続されたコンデンサで構成されるローパスフィルタ回路を２段接続した構成が主整合回路部として好まれる（例えば、特許文献２参照）。このような回路構成の一例として特許文献２記載の出力整合回路を図３５に示す。
【特許文献１】特開２００６−３２５１５３号公報
【特許文献２】特開２００３−２９８３６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記の特許文献１記載の整合回路においては新たに半導体デバイス等で構成されたスイッチ素子が必要となることと、スイッチ素子を制御するための端子及び接続経路、制御回路等が必要となり、小型化およびコスト低減において限界がある。
【００１０】
また、携帯電話機に使用される帯域の下限は８２４ＭＨｚであり、上限は１９８０ＭＨｚと２倍以上の周波数の差があるので、図３５のような特許文献２記載の回路構成において、１つの整合回路でこれらの周波数帯域すべてを増幅する場合、下記の問題が生じる。例えばＢａｎｄVIIIの２倍波信号はＢａｎｄIVおよびＢａｎｄIXの帯域内であるため２倍波信号を抑制することが出来ず、ＢａｎｄVIIIの不要輻射を抑制できない。すなわち図３５のような構成においては低い周波数帯域の２倍波信号を抑制し、かつ、すべての周波数帯域において要求される出力電力を満たすことは出来ない。
【００１１】
ここで、ＢａｎｄV、ＢａｎｄVIおよびＢａｎｄVIIIを束ねた８２４ＭＨｚ−９１５ＭＨｚを１つの帯域とし、ＢａｎｄI、ＢａｎｄII、ＢａｎｄIII、ＢａｎｄIVおよびＢａｎｄIXを束ねた１７１０ＭＨｚ−１９８０ＭＨｚを他の１つの帯域とした場合、それぞれの帯域内において２倍の周波数を含むことはない。また、これらの周波数帯域は低周波側では３Ｂａｎｄを含み、高周波側では５Ｂａｎｄを含み、低周波側および高周波側それぞれの帯域をマルチバンドで動作させた２つの送信経路とした場合においても、通信システムの小型化に貢献することができる。しかしながら、図３５の構成においてマルチバンド化を行うための広帯域整合を行うことは下記の理由から困難である。
【００１２】
この構成においては、実際の回路を構成するにあたって使用される部品を用いた場合、部品の自己共振周波数により高周波側の帯域の２倍波周波数の電力漏洩を抑制できず、さらに基本波である高周波側の帯域の損失を増大する。
【００１３】
そこで、本発明は、基本波の２倍波周波数の電力漏洩を抑制し、かつ、部品の自己共振による基本波の損失を低減する整合回路、高周波電力増幅器および携帯電話機を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために、本発明に係る整合回路は、高周波信号を伝送する伝送ラインと、複数の共振回路とを有し、前記複数の共振回路のそれぞれは、コンデンサを有し、一端は前記伝送ラインの実質的に同一の接続点に接続され、他端は接地されている。
【００１５】
これにより、個々の共振回路に使用される容量値を半分以下の値とすることが可能であり、複数の共振回路を合成した等価回路では容量値が合成されることにより広帯域整合に必要となる容量値を十分確保することが可能となる。また容量値を小さくすることでコンデンサ単体における自己共振周波数は基本波周波数帯域の２倍以上の周波数となり、共振回路を調整することで２倍波帯域の所望の周波数にて高周波信号を抑制することが可能である。
【００１６】
また、前記複数の共振回路のそれぞれの共振周波数は、前記整合回路を介して伝送される高周波信号の周波数帯域の２倍の周波数帯域内にあってもよい。
【００１７】
これにより、高周波信号の２倍の周波数帯域の電力漏洩をより一層抑制できる。
また、前記複数の共振回路中の１つの共振回路は、前記複数の共振回路中の他の共振回路と異なる共振周波数をもってもよい。
【００１８】
これにより、複数の周波数をカットできる。例えば、携帯電話機のＢａｎｄI、ＢａｎｄII、ＢａｎｄIII、ＢａｎｄIVおよびＢａｎｄIXを束ねた１７１０ＭＨｚから１９８０ＭＨｚの帯域において、実際は、１７８５ＭＨｚ−１８５０ＭＨｚと、１９１０ＭＨｚ−１９２０ＭＨｚとの２つの帯域は使用されていない。したがって、１７１０ＭＨｚから１９８０ＭＨｚの２倍波の帯域、すなわち３４２０ＭＨｚ−３９６０ＭＨｚの帯域において、３５７０ＭＨｚ−３７００ＭＨｚと、３８２０ＭＨｚ−３８４０ＭＨｚとの２つの帯域は抑制する必要がない。よって、３５７０ＭＨｚ−３７００ＭＨｚと、３８２０ＭＨｚ−３８４０ＭＨｚ以外の周波数に複数の共振周波数を設定することで、２倍の周波数帯域の電力漏洩をより一層抑制できる。
【００１９】
また、前記伝送ラインは、マイクロストリップラインとして形成された第１のラインを含み、前記複数の共振回路はそれぞれ、さらに、前記コンデンサと直列に接続されるマイクロストリップラインとして形成された第２のラインを有してもよい。
【００２０】
これにより、整合回路はマイクロストリップラインを用いることインダクタンス成分を容易に調整でき、かつ、簡単に構成できる。
【００２１】
また、前記第２のラインの一端は、前記接続点に接続され、前記コンデンサの一端は接地されてもよい。
【００２２】
これにより、第１のラインには、共振回路中の第２のラインが接続されるので、回路設計の自由度が向上する。
【００２３】
また、前記伝送ラインは、マイクロストリップラインとして形成された第１のラインを含み、前記複数の共振回路はそれぞれ、さらに、前記コンデンサと直列に接続されるインダクタを有してもよい。
【００２４】
これにより、整合回路はインダクタを用いることで特別な素子を用いなくてもインダクタンス成分を容易に調整でき、かつ、簡単に構成できる。
【００２５】
また、前記複数の共振回路中の１つの共振回路が有する前記コンデンサは、前記複数の共振回路中の他の共振回路が有する前記コンデンサと異なる容量をもってもよい。
【００２６】
これにより、複数の共振回路中の１つの共振回路の共振周波数は、複数の共振回路中の他の共振回路の共振周波数と異なる周波数にできる。
【００２７】
また、前記第１のラインは基板上に形成され、前記複数の共振回路は、前記第１のラインに対して同じ側に配置されてもよい。
【００２８】
これにより、複数の共振回路中の各共振回路を１つのみ用いた場合の共振周波数と、複数の共振回路を合わせて用いた場合の共振周波数とがずれることがなくなり、設計が容易にできる。
【００２９】
また、前記第１のラインは、前記接続点において９０°の角度で屈曲し、前記複数の共振回路のそれぞれは、直線状に配置され、前記複数の共振回路中の１つの共振回路の長手方向は、前記複数の共振回路中の他の共振回路の長手方向とそれぞれ９０°の角度で配置され、前記複数の共振回路のそれぞれの長手方向と前記第１のラインとは、９０°の角度で配置されてもよい。
【００３０】
これにより、レイアウトの面積が小さくできる。
また、前記複数の共振回路のうち、少なくとも１つは、前記接続点とビアを介して接続されてもよい。
【００３１】
これにより、第１のラインと異なる層に共振回路の一部または全てを配置することができ、レイアウトの自由度が向上する。
【００３２】
また、前記第１のラインは基板上に形成され、前記複数の共振回路中の１つの共振回路は、前記複数の共振回路中の他の共振回路と前記第１のラインを挟んで対向して配置されてもよい。
【００３３】
これにより、対向して配置した場合でも、複数の共振回路中の各共振回路を１つのみ用いた場合の共振周波数と、複数の共振回路を合わせて用いた場合の共振周波数とがずれることがなくなり、設計が容易にできる。
【００３４】
また、本発明の整合回路を備える高周波電力増幅器および携帯電話機でも上記と同様の効果が得られる。
【発明の効果】
【００３５】
以上より、本発明は、基本波の２倍波周波数の電力漏洩を抑制し、かつ、部品の自己共振による基本波の損失を低減する整合回路、高周波電力増幅器および携帯電話機を実現できる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の整合回路の実施形態について、図面を参照しながら説明する。なお、全ての図面において同様の構成要素には、同じ番号を付し、同様の効果については説明を省略する。
【００３７】
（第１の実施形態）
本実施形態にかかる整合回路は、高周波信号を伝送する伝送ラインと、複数の共振回路とを有し、前記複数の共振回路のそれぞれは、コンデンサを有し、一端は前記伝送ラインの実質的に同一の接続点に接続され、他端は接地されている。
【００３８】
図１は、本発明の第１の実施形態に係る整合回路を有する高周波電力増幅器の回路構成を示す図である。
【００３９】
図１の高周波電力増幅器１０は、１７１０ＭＨｚ−１９８０ＭＨｚ（以下、基本波とする）の周波数帯域において整合がなされた広帯域増幅器であって、入力整合回路２と増幅用トランジスタ１と出力整合回路３と入力端子４と出力端子５と電源電圧端子６とで構成される。
【００４０】
入力整合回路２は、入力端子４に接続された伝送ラインと、次段の増幅用トランジスタ１の入力側とのインピーダンス整合をとるための回路である。
【００４１】
増幅用トランジスタ１は、入力端子４より入力され、入力整合回路２で整合がなされた高周波信号を増幅して出力する。この増幅用トランジスタ１は、出力整合回路３を介して電源電圧端子６より電流が供給され高周波信号を増幅し、出力整合回路３へ出力する。なお、増幅用トランジスタ１はＦＥＴ（Ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）またはＢＪＴ（Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ：バイポーラトランジスタ）のどちらでも良い。本実施形態においては増幅用トランジスタをＢＪＴとして説明を行う。
【００４２】
出力整合回路３は、増幅用トランジスタ１の出力と、出力端子５とのインピーダンス整合をとるための回路である。具体的には、出力整合回路３は、マイクロストリップライン３１、３２および３３と、バイパスコンデンサ３４と、共振回路部３５と、マイクロストリップライン３６および３７と、コンデンサ３８とを有する。
【００４３】
マイクロストリップライン３１の一端は、増幅用トランジスタ１のコレクタ端子に接続され、他端はマイクロストリップライン３２の一端と電源電圧を供給するバイアス用のマイクロストリップライン３３に接続される。マイクロストリップライン３３の他端は、電源電圧端子６とバイパスコンデンサ３４の一端とに接続される。また、バイパスコンデンサ３４の他端は接地される。また、マイクロストリップライン３２の他端は、分岐点Ｘ点において共振回路部３５に接続される。
【００４４】
共振回路部３５は、２倍波インピーダンスを短絡するために、基本周波数の２倍の周波数で共振する回路である。共振回路部３５は、マイクロストリップライン３２および３６と、分岐点Ｘにおいて接続される。具体的には、共振回路部３５は、共振回路３５ａと共振回路３５ｂ備え、各共振回路は、分岐点Ｘに接続される。具体的に、共振回路３５ａは、マイクロストリップライン３５１とコンデンサ３５２とが直列に接続され、コンデンサ３５２の一端は接地される。また、共振回路３５ｂの構成も、共振回路３５ａの構成と同一である。また、本明細書中において、分岐点Ｘは同一の接続点と同義である。
【００４５】
なお、図１の回路を構成するすべてのマイクロストリップラインは、インダクタに置き換えることが可能である。また、共振回路３５ａおよび共振回路３５ｂは、図２のようにマイクロストリップライン３５６とコンデンサ３５５とを入れ替えた構成であってもよい。さらに、図３のようにマイクロストリップラインをインダクタ３５７に置き換えてもよく、図４のようにインダクタ３５７の一端が接地されている構成であってもよい。
【００４６】
マイクロストリップライン３６の共振回路部３５と接続していない一端は、出力用の伝送ラインであるマイクロストリップライン３７とコンデンサ３８とに接続される。マイクロストリップライン３７およびコンデンサ３８は、基本周波数の３倍波を短絡させる。具体的な構成としては、コンデンサ３８の一端は接地され、コンデンサ３８の他端とマイクロストリップライン３７の一端とが接続され、マイクロストリップライン３７の他端は出力端子５に接続される。
【００４７】
以上、出力整合回路３を有する高周波電力増幅器の構成について説明した。ここから、出力整合回路３を構成する各部品の定数および特性について述べる。
【００４８】
まず、出力整合回路３の入力インピーダンスと出力インピーダンスとについて、説明する。
【００４９】
入力インピーダンスは、増幅用トランジスタ１の要求出力電力と印加電圧とから求められる。まず、要求出力電力としては最も出力の要求の高いＧＳＭシステムを基準とする。このときの帯域内でのＧＳＭ方式のアンテナ端の出力電力の規格が３０ｄＢｍである。アンテナから増幅用トランジスタ１までの一般的な接続経路の構成としては、アンテナ切り替えのスイッチ、ローパスフィルタおよび出力整合回路３があり、それぞれの損失は０．５ｄＢ、０．５ｄＢおよび１．０ｄＢ程度となる。また、それぞれの部品の偏差や、温度変化時による特性劣化を考慮しアンテナ端での出力が常に３０ｄＢｍを満たされるようするために１ｄＢのマージンを加えると増幅用トランジスタ１の出力電力は３３ｄＢｍが必要となる。
【００５０】
次に印加電圧として、増幅用トランジスタ１に電力を供給するバッテリーの起電圧を３．５Ｖとし、接続経路に電源電圧を制御する制御回路での電圧降下と接続経路の導体による電圧降下との合計を０．３Ｖとした場合、増幅用トランジスタ１に加わる電圧は３．２Ｖとなる。この２つの条件から想定される入力インピーダンスはおおよそ５ｏｈｍ程度となる。
【００５１】
また、出力インピーダンスは、高周波のインピーダンスとして一般的に用いられる５０ｏｈｍとする。
【００５２】
上述の入力インピーダンスおよび出力インピーダンスの条件を満たすために、出力整合回路３の各部品の定数を以下のようにした。
【００５３】
マイクロストリップライン３１の線路幅は２００μｍで線路長は０．５７ｍｍとし、マイクロストリップライン３２の線路幅は２００μｍで線路長は１．０ｍｍとし、バイアス用のマイクロストリップライン３３の線路幅は１５０μｍで線路長は９．０ｍｍとし、バイパスコンデンサ３４の容量は１００ｐＦのサイズが０６０３型ＳＭＤ（Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ）チップ部品を使用し、マイクロストリップライン３６の線路幅は２００μｍで線路長は５．７ｍｍとし、マイクロストリップライン３７の線路幅は２００μｍで線路長は０．３ｍｍとし、コンデンサ３８の容量は２．３ｐＦのサイズが０６０３型ＳＭＤチップ部品を使用し、マイクロストリップライン３５１およびマイクロストリップライン３５３は共に線路幅が２００μｍで線路長が０．５ｍｍとし、コンデンサ３５２およびコンデンサ３５４の容量は３．５ｐＦのサイズが０６０３型のＳＭＤチップ部品とした。
【００５４】
図５は、本実施形態の出力整合回路３のインピーダンスを示すスミスチャートである。
また、図６は、このときの通過特性を示すグラフである。図６では、回路の通過特性として縦軸にＭ．Ａ．Ｇ．（Ｍａｘｉｍｕｍ  Ａｖａｉｌａｂｌｅ  ｐｏｗｅｒ  Ｇａｉｎ）を示している。
【００５５】
図５において、１７１０ＭＨｚのインピーダンス１０１および１９８０ＭＨｚのインピーダンス１０２は、それぞれ約５ｏｈｍとなっており、１７１０ＭＨｚ−１９８０ＭＨｚの周波数帯域においていずれの周波数でもインピーダンスは約５ｏｈｍである。また、図６より、２倍波を短絡するための共振回路部３５は３．４５ＧＨｚで共振し、基本波の周波数帯域の２倍の周波数帯域（３４２０ＭＨｚ−３９６０ＭＨｚ）付近に整合されていることを表している。
【００５６】
ここで、本実施形態と比較して、共振回路部３５が１つの共振回路を有する場合の出力整合回路について説明を行う。
【００５７】
（比較例）
以下、本願発明との比較として、従来技術に係る出力整合回路について検討を行う。
【００５８】
例として、図３５の主整合回路部を簡略化し、インダクタとコンデンサのみで構成された回路図を図７に示す。また図３５の主整合回路部の出力端子に接続されているＤＣカットのコンデンサは十分に大きいと仮定すると高周波信号においてはインピーダンスが小さくなるため、図７においては省略している。なお、図７の各素子は理想素子であり、寄生容量、寄生インダクタおよび寄生抵抗は含まれない。
【００５９】
図７が広帯域化されるための条件として、主整合回路部の出力インピーダンスは、特性インピーダンスが５０ｏｈｍ系の回路において周波数依存を持たない５０ｏｈｍに終端され、基本周波数が図７の整合回路によりインピーダンス変換された場合に、整合回路の入力インピーダンスが基本周波数の周波数帯域内の下限（１７１０ＭＨｚ）と上限（１９８０ＭＨｚ）とで一致することが必要である。本実施形態で述べたように、入力インピーダンスは５ｏｈｍである。ここで、主整合回路部の素子の検討は、出力インピーダンスの５０ｏｈｍを入力インピーダンスの５ｏｈｍに整合するようにおこなった。
【００６０】
我々の検討結果において、インピーダンスが５０ｏｈｍから５ｏｈｍに変化するための回路定数はコンデンサＣ２が２．８６ｐＦ、インダクタＬ２が２．５１ｎＨ、コンデンサＣ１が１０．２２ｐＦ、インダクタＬ１が０．７ｎＨとなった。
【００６１】
図８は、比較例の出力整合回路のインピーダンスを示すスミスチャートである。
同図において、１７１０ＭＨｚのインピーダンス２０１および１９８０ＭＨｚのインピーダンス２０２のいずれの場合も、インピーダンスは５ｏｈｍである。したがって、同図においても、インピーダンスの整合は取れている。
【００６２】
しかし、この定数において注目すべき点は、コンデンサＣ１の値は１０．２２ｐＦと大きい値となっていることである。単一の周波数の整合をとる場合においては、コンデンサＣ１の値が小さいことは問題とはならない。しかし、広帯域に亘って同一のインピーダンスとなるように調整する場合は、Ｃ１の値が小さいと整合がとれないので、大きくすることが必要がある。この理由を図９、図１０、図１１を用いて説明する。
【００６３】
図９は、図７に示した終端インピーダンスＺ０と並列に接続されたコンデンサＣ２との合成インピーダンスを示すグラフである。終端インピーダンスＺ０は周波数に依存しないため、接地されたコンデンサＣ２により周波数に応じてインピーダンス変換がなされる。このときのインピーダンス変換はアドミタンスの実部が固定された条件にて変化する。
【００６４】
次に図１０は、図９で説明した回路に対して、さらに直列にインダクタＬ２を接続したときのインピーダンスを示すスミスチャートである。この場合のインピーダンス変換は、インピーダンスの実部が固定された条件にて変化する。ここまでの回路の構成により、主整合回路部全体の広帯域設計が可能であるかが決定される。このとき、広帯域となる条件としては、高いほうの周波数のアドミタンスの実部が低いほうの周波数のアドミタンスより小さくなっている必要がある。これは、次に接続されるインピーダンス変換素子であるコンデンサＣ１が接地されているため、図１１の結果のようにアドミタンスの実部は変わらず、また、さらに次に接続されるインピーダンス変換素子はインダクタＬ１であるので、高い側の周波数のインピーダンスは低い側の周波数のインピーダンスよりも容量性インピーダンスが大きくなるからである。すなわち、コンデンサＣ１ではアドミタンスの実部に変化が得られないのでコンデンサＣ２とインダクタＬ１とで構成された回路の段階で、高周波側のアドミタンスの実部が大きくなっている必要がある。このとき、コンデンサＣ１の容量値が大きくなる原因はインダクタＬ２のインピーダンス変換の段階で大きく誘導性にインピーダンスが変換されているためである。図１０において誘導性に大きく変化されている原因は、図９の段階で高い側の周波数のインピーダンスの実部が低い側の周波数に対して小さくなっているからである。
【００６５】
このため、インダクタＬ２を用いてインピーダンス変換を行う場合、容量性のインピーダンス領域においては高い側の周波数のアドミタンスの実部が小さくなるインピーダンスに変換され、インピーダンスが誘導性の領域に変換されるとインピーダンスの虚部の符号が反転しアドミタンスの実部が大きくなる。
【００６６】
このようなことから、コンデンサＣ１はさらに低インピーダンスに変換するために誘導性の領域から容量性の領域までの大きなインピーダンス変換を持つ値が必要となる。また、このコンデンサＣ１の容量は整合する周波数の帯域が広いほど容量を大きくする必要がある。
【００６７】
しかしながら、コンデンサＣ１の値が大きいことは実際に出力整合回路を作成するに当たって次のような問題がある。
【００６８】
現在、高周波電力増幅器の整合回路を構成する部品として主流となっているのは長さが０．６ｍｍ，幅が０．３ｍｍ，高さが０．３ｍｍの０６０３型のＳＭＤ型チップ部品が使用される。しかし、これらの部品は通常は物理的な長さから寄生インダクタを有する。たとえばコンデンサＣ１に村田製作所製ＧＲＭ０３３２Ｃ１Ｅ１００ＪＤ０１の１０ｐＦを使用する場合、ＧＲＭ０３３２Ｃ１Ｅ１００ＪＤ０１の自己共振周波数は２．３３ＧＨｚである。
【００６９】
また、本チップ部品を誘電体基板上に接続する場合、接地されるまでの接続経路により、さらなる寄生インダクタが発生し、２．３３ＧＨｚより低い周波数で共振する可能性がある。このとき、共振周波数が基本波の周波数帯域である１７１０ＭＨｚ−１９８０ＭＨｚと近いために、基本波の損失を増大させ、高周波電力増幅器の効率を大幅に低下させてしまう。
【００７０】
これに対し、本実施形態の出力整合回路３は、図４のコンデンサＣ１にあたる共振回路部３５に、各々コンデンサを有する複数の共振回路を備えることにより、コンデンサ３５２および３５４の容量を小さくした。これにより、コンデンサ３５２および３５４の自己共振周波数は、基本波の周波数帯域に影響を及ぼさないほど高くなり、かつ、共振回路部３５での共振周波数は基本波の２倍の周波数帯域内とした。
【００７１】
以上のように、本実施形態に係る出力整合回路３は、基本波の２倍波周波数の電力漏洩を抑制し、かつ、部品の自己共振による基本波の損失を低減できる。
【００７２】
なお、より広帯域な周波数を整合させるために共振回路部３５に用いられる共振回路は３つ以上で構成されていてもよい。
【００７３】
さらに、本発明における構成の応用例として基本波周波数の２倍の周波数の漏洩電力を抑制するために、共振回路部３５を構成する各々の共振回路は基本波周波数の２倍の周波数の範囲内においてそれぞれ異なる周波数で共振がなされるように構成されていてもよい。一例として、図１の共振回路部３５の共振回路３５ａのマイクロストリップライン３５１を線路長０．３ｍｍとし、コンデンサ３５２を４ｐＦとし、共振回路３５ｂのマイクロストリップライン３５３を線路長０．４６ｍｍとし、コンデンサ３５４を３ｐＦとし、その他の出力整合回路３を構成する部品の定数は上記と同じ値を使用した場合の通過特性（Ｍ．Ａ．Ｇ．）を図１２に示す。共振回路３５ａの共振周波数は３．４５ＧＨｚに調整されもう一方の共振回路３５ｂの共振周波数は３．８ＧＨｚに調整されている。ここで、増幅する周波数帯域は１７１０ＭＨｚ−１９８０ＭＨｚであるが、１７８５ＭＨｚ−１８５０ＭＨｚおよび１９１０ＭＨｚ−１９２０ＭＨｚの２つの帯域は使用されておらず、２倍の周波数帯域である３５７０ＭＨｚ−３７００ＭＨｚの帯域と３８２０ＭＨｚ−３８４０ＭＨｚの帯域には２倍波が発生しないため共振回路においてこの２つの帯域の減衰量を大きくとる必要がない。このとき３８２０ＭＨｚ−３８４０ＭＨｚの帯域においては非常に狭帯域であり減衰量を調整することは困難であるが、もう一方の３５７０ＭＨｚ−３７００ＭＨｚにおいては１３０ＭＨｚと帯域は広い。すなわち３５７０ＭＨｚ以下に調整された共振回路と３７００ＭＨｚ以上に調整された共振回路とすることで２倍波の電力漏洩を効率的に抑制することが可能となる。
【００７４】
（第２の実施形態）
本実施形態は、第１の実施形態に係る整合回路のレイアウトを具現化した形態である。
【００７５】
図１３、第２の実施形態に係る整合回路を有する高周波電力増幅器の回路構成を示す図である。同図は、図１と比較して、分岐点Ｘの形状を分岐点Ｘ１の形状に具現化した点が異なる。以下、分岐点Ｘ１について中心に述べる。
【００７６】
図１３の分岐点Ｘ１は４つの辺を接続端子としたマイクロストリップラインで構成され、マイクロストリップライン３２とマイクロストリップライン３６は分岐点Ｘ１の対向する辺に接続され、共振回路３５ａと共振回路３５ｂは分岐点Ｘ１の他の対向する辺に接続されている。また、図１３を構成する各素子の定数は図１に用いられた定数と同じ値を使用している。
【００７７】
図１４は、図１３の出力整合回路３ａを実際のレイアウトにした場合の一例を示すレイアウト図である。
【００７８】
図１５は、図１４におけるレイアウト図の電磁界解析結果の通過特性（Ｍ．Ａ．Ｇ．）を示すグラフである。図１５の通過特性（Ｍ．Ａ．Ｇ．）において共振回路部３５０ａによる共振周波数は３．６７５ＧＨｚとなっている。しかしながら、共振回路部３５０ａの共振回路３５ｂのコンデンサ３５４を取り除き、マイクロストリップライン３５３の一端をオープンとして、共振回路３５ａとマイクロストリップライン３５３とのみによる共振周波数を計算すると、図１６に示すように共振周波数は３．４７５ＧＨｚとなる。
【００７９】
同様に共振回路部３５０ａの共振回路３５ａのコンデンサ３５２を取り除き、マイクロストリップライン３５１の一端をオープンとして、共振回路３５ｂとマイクロストリップライン３５１とのみによる共振周波数を計算すると、図１７に示すように共振周波数は３．４７５ＧＨｚとなる。
【００８０】
このように図１３の共振回路部３５０ａでは共振回路３５ａと共振回路３５ｂとのみで構成されているにもかかわらず、２つの共振回路を合成することで、各々の共振回路の共振周波数とは異なる周波数にずれてしまい、所望の周波数となるように設計することが困難である。
【００８１】
図１８は、図１３の構成において、共振回路部３５０ａの１つの共振回路が有する各素子は、他の共振回路が有する各素子と異なる定数を持つ場合の通過特性（Ｍ．Ａ．Ｇ）を示すグラフである。
【００８２】
このとき、共振回路部３５０ａの共振回路３５ａのマイクロストリップライン３５１の線路長は０．３ｍｍとし、コンデンサ３５２の容量は３．８ｐＦ、共振回路３５ｂのマイクロストリップライン３５３の線路長は０．３ｍｍ、コンデンサ３５４の容量は３．２ｐＦである。同図より、共振周波数は３．４７５ＧＨｚと４．０４５ＧＨｚであり、共振周波数３．４７５ＧＨｚの電力抑制量は１３ｄＢと小さく、さらに、２倍波の周波数帯域内である３．６００ＧＨｚの周波数では電力抑制量が８．６ｄＢであることがわかる。したがって、この場合は、２倍波の電力漏洩を十分に抑制することは困難である。
【００８３】
また、この条件における共振回路３５ａの単体での共振周波数は３．５８０ＧＨｚ、共振回路３５ｂの単体での共振周波数は３．９００ＧＨｚであり、共振回路３５ａと共振回路３５ｂの両方が使用されている場合の共振周波数に対して１００ＭＨｚ以上ずれた値となるので、共振回路部３５０ａの共振周波数が所望の周波数となるように設計することが困難である。
【００８４】
図１９は、第２の実施形態に係る整合回路を有する高周波電力増幅器の別の回路構成を示す図である。同図は、図１３と比較して、分岐点Ｘ１の形状を分岐点Ｘ２に変更した点が異なる。以下、図１３と異なる点を中心に述べる。
【００８５】
分岐点Ｘ２は、４つの辺を接続端子としたマイクロストリップラインで構成され、マイクロストリップライン３２とマイクロストリップライン３６は分岐点Ｘ２の隣り合う辺に接続され、共振回路３５ａと共振回路３５ｂとは分岐点Ｘ２の残りの隣り合う辺に接続される。また、図１９を構成する各素子の定数は図１に用いられた定数と同じ値を使用している。
【００８６】
図２０は、図１９の出力整合回路３ｂを実際のレイアウトにした場合の一例を示すレイアウト図である。
【００８７】
図２１は、図２０におけるレイアウト図の電磁界解析結果の通過特性（Ｍ．Ａ．Ｇ．）を示すグラフである。図２１の通過特性（Ｍ．Ａ．Ｇ．）において共振回路部３５０ｂの共振周波数は３．５２ＧＨｚである。また、共振回路部３５０ｂの共振回路３５ｂのコンデンサ３５４を取り除きマイクロストリップライン３５３の一端をオープンとして共振回路３５ａとマイクロストリップライン３５３のみによる共振周波数を計算すると、図２２に示すように共振周波数は３．５２ＧＨｚとなる。同様に共振回路部３５０ｂの共振回路３５ａのコンデンサ３５２を取り除きマイクロストリップライン３５１の一端をオープンとして共振回路３５ｂとマイクロストリップライン３５１とのみによる共振周波数を計算すると、図２３に示すように共振周波数は３．５２ＧＨｚとなる。
【００８８】
このように図１９の共振回路部３５０ｂでは共振回路３５ａと共振回路３５ｂとの共振周波数と同一の周波数にて共振することが可能である。
【００８９】
さらに、第１の実施形態の応用例と同様に共振回路部３５０ｂを構成するそれぞれの共振回路の共振周波数を、基本波周波数の２倍の周波数の帯域内の異なる周波数にて共振させ広帯域に亘って２倍波の周波数の電力漏洩を抑制することも可能である。
【００９０】
図２４は、図１９の構成において、共振回路部３５０ａの１つの共振回路が有する各素子は他の共振回路が有する各素子と異なる定数を持つ場合の、出力整合回路３ｂの通過特性（Ｍ．Ａ．Ｇ）を示すグラフである。
【００９１】
このとき、共振回路３５ａを構成するコンデンサ３５２の容量は３．２ｐＦ、マイクロストリップライン３５１の線路長は０．４ｍｍ、共振回路３５ｂを構成するコンデンサ３５４の容量は３．８ｐＦ、マイクロストリップライン３５３の線路長は０．３６ｍｍである。同図より、基本波の２倍の周波数帯域である３４２０ＭＨｚ−３９６０ＭＨｚの周波数帯においては、電力抑制量が１５．９ｄＢ以上であることがわかる。したがって、２倍の周波数帯域を広帯域な範囲に亘って電力を減衰することが可能である。
【００９２】
よって、図１の回路構成を具現化するにあたって、図１９に示すように、共振回路部３５０ｂの構成は共振回路３５ａと共振回路３５ｂが隣り合わせに接続されていることがより望ましい。すなわち、マイクロストリップライン３２およびマイクロストリップライン３６を有する第１のラインは、分岐点Ｘ２において９０°の角度で屈曲し、複数の共振回路のそれぞれは、直線状に配置され、複数の共振回路中の１つの共振回路の長手方向は、前記複数の共振回路中の他の共振回路の長手方向とそれぞれ９０°の角度で配置され、複数の共振回路のそれぞれの長手方向と第１のラインとは、９０°の角度で配置されていることが望ましい。
【００９３】
なお、複数の共振回路は、基板上に形成された伝送線路に対して同じ側に配置されても同様の効果が得られる。
【００９４】
（第３の実施形態）
本実施形態に係る整合回路は、第１の実施形態に係る整合回路のレイアウトを具現化したさらに他の形態であり、整合回路が有する複数の共振回路中の１つの共振回路は、複数の共振回路中の他の共振回路と第１のラインを挟んで対向して配置されている。
【００９５】
図２５は、第３の実施形態に係る整合回路を有する高周波電力増幅器の構成を示す図である。同図の分岐点Ｘ３はＴ字型もしくはＹ字型のマイクロストリップラインと、異なる誘電体層に接続するためのビアホール（ｖｉａ  ｈｏｌｅ）とで構成された４つの接続端子を備える。マイクロストリップライン３２およびマイクロストリップライン３６は、分岐点Ｘ３の３つの辺のうち何れかの辺に接続され、共振回路３５ａは分岐点Ｘ３の残された辺に接続され、共振回路３５ｆは分岐点Ｘ３のビアホールに接続される。
【００９６】
共振回路３５ｆは、ビアホールＶＩＡ１とマイクロストリップライン３５８とビアホールＶＩＡ２とコンデンサ３５４とが直列に接続され、コンデンサ３５２の一端は接地されている。その他の構成は図１と同様であり説明を省略する。
【００９７】
図２６は、本実施形態の出力整合回路のレイアウト図である。図２６の共振回路部３５０ｃは、共振回路３５ａが分岐点Ｘ３のマイクロストリップラインと同一の誘電体層に接続され、第２の実施形態の共振回路３５ａと同一の構成となっている。一方で共振回路３５ｆは分岐点Ｘ３より高さ１００μｍのビアホールＶＩＡ１を介して分岐点Ｘ３のマイクロストリップラインに対して裏面に配置されたマイクロストリップライン３５８に接続され、高さ１００μｍのビアホールＶＩＡ２を介してコンデンサ３５４に接続される。共振回路３５ａは第２の実施形態と同様の構成であるので共振周波数は３．５２ＧＨｚである。共振回路３５ｆの共振周波数は共振回路３５ａと同じ周波数である３．５２ＧＨｚで共振するようにマイクロストリップライン３５８の長さが調整されている。図２６を構成する各素子の定数は図１に用いられた定数と同じ値を使用している。
【００９８】
図２６に示した出力整合回路を電磁界解析し通過特性（Ｍ．Ａ．Ｇ）を計算した結果、共振回路部３５０ｃの共振周波数は図２７に示されるように３．５２ＧＨｚとなっている。このように、一方の共振回路がビアホールを介して接続されることで、共振回路部３５０ｃを構成する２つの共振回路を分岐点Ｘ３の伝送線路に対して対象となる位置に配置されていてもそれぞれの共振回路の共振周波数と共振回路部の共振周波数は同一とすることが可能である。
【００９９】
なお、一方の共振回路がビアホールを介して接続される場合、２つの共振回路は伝送線路を隔てずに隣り合うようにレイアウトされていてもよい。また、マイクロストリップライン３５８の代わりに、マイクロストリップライン３５１に対して下層の誘導体層に配置されたストリップラインとして形成された伝送ラインを有してもよい。また、共振回路の一部はストリップラインとして形成され、他の一部はマイクロストリップラインとして形成されてもよい。
【０１００】
上記構成においての応用例として、共振回路３５ａと共振回路３５ｂは基本波周波数の２倍波周波数帯域の範囲内において異なる周波数で共振するように定数が調整されることでより広帯域に２倍波の周波数帯域の電力漏洩を抑制することが可能である。
【０１０１】
以上、本発明の実施形態に基づいて説明したが、本発明は、この実施形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施形態に施したものや、異なる実施形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【０１０２】
例えば、分岐点Ｘは、複数の共振回路中の第１の共振回路中の第２のラインの一端の中心が接続する第１の接続点と、複数の共振回路中の第２の共振回路中の第２のラインの一端の中心が接続する第２の接続点と、第１の接続点と第２の接続点との間にマイクロストリップラインとして形成された第３のラインとを有し、第３のラインの線路幅と第１および第２の共振回路中の第２のラインとの線路幅が各々２００μｍである場合、第３のラインの線路長は８００μｍ以下が望ましい。この理由を以下に記述する。
【０１０３】
図２８は、共振回路３５ａと共振回路３５ｂとの間にマイクロストリップラインを有する共振回路の模式図である。マイクロストリップライン４０は、接続点４１において共振回路３５ａと接続され、接続点４２において共振回路３５ｂと接続される。マイクロストリップライン４０の長さである接続点間距離Ｘｌｅｎｇｔｈは接続点４１および接続点４２との距離である。
【０１０４】
図２９は、接続点間距離Ｘｌｅｎｇｔｈを０．８ｍｍとした場合の整合回路のインピーダンスを示すスミスチャートである。図３０は、このときの通過特性（Ｍ．Ａ．Ｇ．）を示すグラフである。
【０１０５】
図２９より、接続点間距離Ｘｌｅｎｇｔｈが０．８ｍｍの場合においても、基本波の周波数帯域内において、インピーダンスは５ｏｈｍに整合されていることがわかり、図３０より、基本波の２倍の周波数帯域の電力漏洩を抑制できることがわかる。
【０１０６】
次に、接続点間距離Ｘｌｅｎｇｔｈを１．０ｍｍとした場合について説明する。図３１は、接続点間距離Ｘｌｅｎｇｔｈを１．０ｍｍとした場合の整合回路のインピーダンスを示すスミスチャートである。図３２は、このときの通過特性（Ｍ．Ａ．Ｇ．）を示すグラフである。
【０１０７】
図３１および３２から、接続点間距離Ｘｌｅｎｇｔｈが１．０ｍｍである場合であっても、インピーダンスの整合は保ちつつ、基本波の２倍の周波数帯域の電力漏洩を抑制できることが分かる。
【０１０８】
しかしながら、接続点間距離Ｘｌｅｎｇｔｈが１．０ｍｍのとき、共振回路３５ａ中のマイクロストリップライン３５１および共振回路３５ｂ中のマイクロストリップライン３５３の線路長が０．１９ｍｍとなる。実際に、基板に本整合回路を実装する際に用いられるコンデンサ３５２およびコンデンサ３５４のチップサイズは０．６ｍｍ×０．３ｍｍであり、マイクロストリップラインの線路長が０．１９ｍｍではコンデンサを実装できない。
【０１０９】
したがって、共振回路３５ａと共振回路３５ｂとの接続点間距離Ｘｌｅｎｇｔｈは、０．８ｍｍ以内とすることが望ましい。
【０１１０】
また、本発明の整合回路は、高周波電力増幅器、およびそれを用いた図３３に示す携帯電話機に用いることができる。また、無線送信装置および高周波信号を伝送する回路に用いることができる。
【０１１１】
また、本発明の実施形態では、出力整合回路として説明したが、これを入力整合回路として適用してもよい。
【産業上の利用可能性】
【０１１２】
本発明の整合回路、高周波電力増幅器および携帯電話機は、インピーダンス整合をとる回路、高周波信号を伝送する回路および無線送信装置に適している。
【図面の簡単な説明】
【０１１３】
【図１】本発明の第１の実施形態に係る出力整合回路を有する高周波電力増幅器の構成図である。
【図２】本発明の第１の実施形態に係る共振回路の他の構成図である。
【図３】本発明の第１の実施形態に係る共振回路の他の構成図である。
【図４】本発明の第１の実施形態に係る共振回路の他の構成図である。
【図５】本発明の第１の実施形態に係る出力整合回路のインピーダンスを示すスミスチャートである。
【図６】本発明の第１の実施形態に係る出力整合回路の通過特性を示すグラフである。
【図７】理想素子のみで構成された出力整合回路を有する高周波電力増幅器の構成図である。
【図８】比較例の出力整合回路のインピーダンスを示すスミスチャートである。
【図９】比較例の出力整合回路のインピーダンス変換の過程を説明するスミスチャートである。
【図１０】比較例の出力整合回路のインピーダンス変換の次の過程を説明するスミスチャートである。
【図１１】比較例の出力整合回路のインピーダンス変換のさらに次の過程を説明するスミスチャートである。
【図１２】本発明の第１の実施形態の他の構成による出力整合回路の通過特性を示すグラフである。
【図１３】本発明の第２の実施形態に係る出力整合回路を有する高周波電力増幅器の構成図である。
【図１４】本発明の第２の実施形態に係る出力整合回路のレイアウト図である。
【図１５】本発明の第２の実施形態に係る出力整合回路の通過特性を示すグラフである。
【図１６】本発明の第２の実施形態に係る出力整合回路が有する１つの共振回路中のコンデンサを取り外した場合の通過特性を示すグラフである。
【図１７】本発明の第２の実施形態に係る出力整合回路が有する他の共振回路中のコンデンサを取り外した場合の通過特性を示すグラフである。
【図１８】本発明の第２の実施形態に係る出力整合回路が有する共振回路中の素子を互いに異なる定数とした場合の通過特性を示すグラフである。
【図１９】本発明の第２の実施形態に係る他の出力整合回路を有する高周波電力増幅器の構成図である。
【図２０】本発明の第２の実施形態に係る他の出力整合回路のレイアウト図である。
【図２１】本発明の第２の実施形態に係る他の出力整合回路の通過特性を示すグラフである。
【図２２】本発明の第２の実施形態に係る他の出力整合回路が有する１つの共振回路中のコンデンサを取り外した場合の通過特性を示すグラフである。
【図２３】本発明の第２の実施形態に係る他の出力整合回路が有する他の共振回路中のコンデンサを取り外した場合の通過特性を示すグラフである。
【図２４】本発明の第２の実施形態に係る他の出力整合回路が有する共振回路中の素子を互いに異なる定数とした場合の通過特性を示すグラフである。
【図２５】本発明の第３の実施形態に係る出力整合回路を有する高周波電力増幅器の構成図である。
【図２６】本発明の第３の実施形態に係る出力整合回路のレイアウト図である。
【図２７】本発明の第３の実施形態に係る出力整合回路の通過特性を示すグラフである。
【図２８】各共振回路間にマイクロストリップラインを有する共振回路部の模式図である。
【図２９】接続点間距離を０．８ｍｍとした場合の出力整合回路のインピーダンスを示すスミスチャートである。
【図３０】接続点間距離を０．８ｍｍとした場合の出力整合回路の通過特性を示すグラフである。
【図３１】接続点間距離を１．０ｍｍとした場合の出力整合回路のインピーダンスを示すスミスチャートである。
【図３２】接続点間距離を１．０ｍｍとした場合の出力整合回路の通過特性を示すグラフである。
【図３３】携帯電話機の斜視図である。
【図３４】従来のマルチバンド整合回路の構成図である。
【図３５】従来の出力整合回路を有する高周波電力増幅器の構成図である。
【符号の説明】
【０１１４】
１  増幅用トランジスタ
２  入力整合回路
３、３ａ、３ｂ  出力整合回路
４  入力端子
５  出力端子
６  電源電圧端子
１０  高周波電力増幅器
３１、３２、３３、３６、３７、４０、３５１、３５３、３５６、３５８  マイクロストリップライン
３４  バイパスコンデンサ
Ｃ１、Ｃ２、３８、３５２、３５４、３５５  コンデンサ
Ｌ１、Ｌ２、３５７  インダクタ
Ｘ、Ｘ１、Ｘ２、Ｘ３  分岐点
３５、３５０ａ、３５０ｂ、３５０ｃ  共振回路部
３５ａ、３５ｂ、３５ｆ  共振回路
４１、４２  接続点
１０１、２０１  １７１０ＭＨｚのインピーダンス
１０２、２０２  １９８０ＭＨｚのインピーダンス
ＶＩＡ１、ＶＩＡ２  ビアホール
Ｘｌｅｎｇｔｈ  接続点間距離
【図１】
2010087934.tif 000003
【図２】
2010087934.tif 000004
【図３】
2010087934.tif 000005
【図４】
2010087934.tif 000006
【図５】
2010087934.tif 000007
【図６】
2010087934.tif 000008
【図７】
2010087934.tif 000009
【図８】
2010087934.tif 000010
【図９】
2010087934.tif 000011
【図１０】
2010087934.tif 000012
【図１１】
2010087934.tif 000013
【図１２】
2010087934.tif 000014
【図１３】
2010087934.tif 000015
【図１４】
2010087934.tif 000016
【図１５】
2010087934.tif 000017
【図１６】
2010087934.tif 000018
【図１７】
2010087934.tif 000019
【図１８】
2010087934.tif 000020
【図１９】
2010087934.tif 000021
【図２０】
2010087934.tif 000022
【図２１】
2010087934.tif 000023
【図２２】
2010087934.tif 000024
【図２３】
2010087934.tif 000025
【図２４】
2010087934.tif 000026
【図２５】
2010087934.tif 000027
【図２６】
2010087934.tif 000028
【図２７】
2010087934.tif 000029
【図２９】
2010087934.tif 000030
【図３０】
2010087934.tif 000031
【図３１】
2010087934.tif 000032
【図３２】
2010087934.tif 000033
【図３３】
2010087934.tif 000034
【図３４】
2010087934.tif 000035
【図３５】
2010087934.tif 000036
【図２８】
2010087934.tif 000037