(57)【要約】【課題】ワイドギャップ半導体からなる半導体素子を用いた半導体装置において、簡単な構成で定格サージ順電流を大きくできる半導体装置を提供する。【解決手段】ＳiＣを母材とする半導体素子１１,１２、上記半導体素子１１,１２が表面に実装された金属ベース３１と金属キャップ３２とを有するパッケージ３０とを備える。上記半導体素子１１,１２の厚みを１ｍｍ以上にする。【選択図】図１
2010212502.tif 000002
【特許請求の範囲】
【請求項１】
炭素元素(Ｃ)または窒素元素(Ｎ)を含むワイドギャップ半導体を母材とする半導体素子と、
上記半導体素子が表面に実装されたヒートシンクと
を備え、
上記半導体素子の厚みが１ｍｍ以上であることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記半導体素子の厚みが１０ｍｍ以下であることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
上記半導体素子はシリコンカーバイド(ＳｉＣ)を母材とすることを特徴とする半導体装置。
【請求項４】
請求項１または２に記載の半導体装置を回路要素として含み、上記半導体装置の半導体素子に故障電流が流れる故障モードを有する回路を備えたことを特徴とする電子装置。
【請求項５】
請求項３に記載の電子装置において、
上記半導体装置の半導体素子に故障電流が流れる故障モードになったとき、上記半導体素子の故障電流を遮断する保護回路を備えたことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置および電子装置に関する。
【背景技術】
【０００２】
Ｓiの熱伝導率は、室温で１５１Ｗ／ｍＫと小さいため、Ｓi半導体素子の厚みを増やすと熱抵抗が増大し、定格運転時に冷却能力が著しく低下し、Ｓi半導体素子の接合部温度が上昇して破壊に至る。そのため、大電力用途の電力制御装置では、半導体素子の発熱により機能が低下するのを避けるために、できるだけ半導体素子の厚みを薄くして、放熱体であるヒートシンクを用いる。このヒートシンクは、半導体素子に直接装着したり、サブマウントと呼ばれる熱膨張差を緩和するための緩衝材を介して、半導体素子を装着したりすることにより、半導体素子の熱伝導作用により放熱する。
【０００３】
また、大電力用途で用いられ、単位面積当たりの発熱量が大きいＳiＣ半導体素子では、歪を十分に抑制するために、熱伝導性の良好なＳiＣ基板に金属皮膜が形成されたヒートシンクを用いたものがある(例えば、特開２００５−２１７２９０号公報(特許文献１)参照)。しかしながら、上記ＳiＣ基板を用いたヒートシンクでは、ＳiＣ基板自体が高価でかつ金属皮膜の膜剥がれを防止する必要があるため、コストが高くつく。
【０００４】
そのため、ＳiＣ半導体素子をＣuまたはＡl等の金属からなるヒートシンクに実装することが、コスト面から一般的に選択される。
【０００５】
このＳiＣ半導体素子の場合は、ＳiＣ基板の価格が高いことや、ＳiＣ基板の電気抵抗による損失を低減するため、素子の厚みは５００μｍ程度となっている。
【０００６】
ところで、上記ＳiＣ半導体素子を用いた電力制御装置において、短絡故障などが発生した場合、ＳiＣ半導体素子に通常動作時よりも過大なサージ電流が流れる。こうした過大なサージ電流によるＳiＣ半導体素子の破壊を防ぐために故障電流経路の遮断を保護手段により行うが、電流検出して保護するまでの間は、ヒートシンクを介した外部への放熱が間に合わず、過大なサージ電流に対してＳiＣ半導体素子自身で耐えなければならない(このような素子が耐えられる限界を定格サージ順電流と規定する)。
【０００７】
損失が少なく高温でも安定した動作が可能なＳiＣ半導体素子は、同じ動作条件ではＳi半導体素子と比べてサイズをよりコンパクトにできるため、過大なサージ電流が流れたときのパワー密度が大きくなり、素子の過渡的な温度上昇が特に大きくなる。このＳiＣ半導体素子は、Ｓi半導体素子に比べて最大動作温度が３倍程度高いが、パワー密度も大きくなるため、定格サージ順電流を大きくすることが難しいという問題がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−２１７２９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、この発明の課題は、４族系ワイドギャップ半導体からなる半導体素子を用いた半導体装置において、簡単な構成で定格サージ順電流を大きくできる半導体装置および電子装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、この発明の半導体装置は、
炭素元素(Ｃ)または窒素元素(Ｎ)を含むワイドギャップ半導体を母材とする半導体素子と、
上記半導体素子が表面に実装されたヒートシンクと
を備え、
上記半導体素子の厚みが１ｍｍ以上であることを特徴とする。
【００１１】
ここで、「炭素元素(Ｃ)または窒素元素(Ｎ)を含むワイドギャップ半導体」とは、熱伝導率の高いＳiＣやＧaＮダイヤモンドなどである。このような周期律表で第２周期の炭素元素(Ｃ)や窒素元素(Ｎ)を含む材料は、格子定数が小さく、原子間の結合が強いため、熱伝導特性に優れている。
【００１２】
上記構成によれば、炭素元素(Ｃ)または窒素元素(Ｎ)を含むワイドギャップ半導体からなる半導体素子がヒートシンク表面に実装された半導体装置において、半導体素子とヒートシンクとの間に接触熱抵抗が存在することから、実際に過大なサージ電流が流れる短時間における半導体素子の過渡的な温度上昇は、主に半導体素子の熱容量に依存する。そこで、半導体素子の厚みを１ｍｍ以上にして半導体素子の体積を増やし、半導体素子の熱容量を大きくすることによって、定格サージ順電流を大きくすることが可能となる。炭素元素(Ｃ)または窒素元素(Ｎ)を含むワイドギャップ半導体の例えばＳiＣの熱伝導率は、室温度４９０Ｗ／ｍＫであり、一般にヒートシンクとしてよく用いられる銅と同等なため、ＳiＣ半導体素子の厚みを増やしても、定格運転時の冷却能力が低下しない。したがって、ＳiＣ半導体素子の厚みを１ｍｍ以上とすることにより、定格運転時の冷却能力を下げることなく、簡単な構成で定格サージ順電流を大きくすることができる。
【００１３】
また、一実施形態の半導体装置では、上記半導体素子の厚みが１０ｍｍ以下である。
【００１４】
上記実施形態によれば、ワイドギャップ半導体の例えばＳiＣの電気抵抗率は、不純物を高濃度に添加した場合、１０ｍΩ・ｃｍであり、一般にヒートシンクに用いられる銅またはアルミニウムの電気抵抗率が１〜３μｍΩ・ｃｍであるのに対して３桁以上大きいため、半導体素子の基板を通じて電流を流す場合には、損失が大きくなるので、半導体素子の厚みを１ｃｍ以下とするのが望ましい。
【００１５】
また、一実施形態の半導体装置では、上記半導体素子はシリコンカーバイド(ＳｉＣ)を母材とする。
【００１６】
また、この発明の電子装置では、上記半導体装置を回路要素として含み、上記半導体装置の半導体素子に故障電流が流れる故障モードを有する回路を備えた。
【００１７】
上記構成によれば、上記半導体装置を回路要素として含む回路において、半導体装置の半導体素子に故障電流が流れる故障モードになったとき、半導体素子の温度が過渡的に急上昇するが、半導体素子の厚みを１ｍｍ以上にして素子自体の熱容量を大きくすることにより、例えば保護ヒューズなどにより故障電流が遮断されるまでの間に故障電流が流れたとしても、半導体素子の温度上昇を抑制でき、半導体素子にかかるストレスを軽減して、信頼性を向上できる。
【００１８】
また、一実施形態の電子装置では、
上記半導体装置の半導体素子に故障電流が流れる故障モードになったとき、上記半導体素子の故障電流を遮断する保護回路を備えた。
【００１９】
上記実施形態によれば、半導体装置を回路要素として含む回路において、半導体装置の半導体素子に故障電流が流れる故障モードになったとき、保護回路により半導体素子の故障電流を遮断することによって、故障電流が流れたときの半導体素子の温度上昇を抑制しつつ、故障電流が過大になって素子が破損する前に遮断することが可能となる。
【発明の効果】
【００２０】
以上より明らかなように、この発明の半導体装置によれば、ワイドギャップ半導体からなる半導体素子を用いた半導体装置において、簡単な構成で定格サージ順電流を大きくできる半導体装置を実現することができる。
【００２１】
また、この発明の電子装置によれば、半導体素子にかかるストレスを軽減して、信頼性を向上できる。
【図面の簡単な説明】
【００２２】
【図１】図１はこの発明の第１実施形態の半導体装置の断面図である。
【図２】図２は上記半導体装置の熱解析等価回路図である。
【図３】図３はＳiＣ半導体素子を用いた半導体装置の温度上昇の過渡応答を示す図である。
【図４】図４はこの発明の第２実施形態の半導体装置を用いた電子装置の一例としてのインバータの回路図である。
【発明を実施するための形態】
【００２３】
以下、この発明の半導体装置および電子装置を図示の実施の形態により詳細に説明する。
【００２４】
〔第１実施形態〕
図１はこの発明の第１実施形態の半導体装置の断面図を示している。
【００２５】
この第１実施形態の半導体装置は、図１に示すように、ヒートシンクを兼ねるパッケージ３０と、上記パッケージ３０内に実装された半導体素子１１,２１とを備えている。上記パッケージ３０は、金属ベース３１と、その金属ベース３１上を覆う金属キャップ３１とを有する。上記金属ベース３１上に、下面の電極(図示せず)が半田付けにより半導体素子１１,２１を実装している。上記半導体素子１１,２１の上面の各電極(図示せず)を、金属ベース３１に設けられた端子１２,２２の先端に導線１３,２３を介して夫々接続している。
【００２６】
図２は図１に示す一方の半導体素子１１とヒートシンクを兼ねるパッケージ３０の熱解析等価回路を示している。
【００２７】
図２に示すように、半導体素子１１の熱源１１aの両端に熱容量Ｃ１(半導体素子１１側)を並列に接続し、熱源１１aの一端に熱抵抗Ｒ１(半導体素子１１側)の一端を接続している。上記熱抵抗Ｒ１の他端に接触熱抵抗Ｒ３を介して熱容量Ｃ２(パッケージ３０側)の一端を接続し、その熱容量Ｃ２の一端に熱抵抗Ｒ２(パッケージ３０側)の一端を接続している。上記熱源１１aの他端と熱容量Ｃ２の他端と熱抵抗Ｒ２は、共通に接続されている(室温２４℃に相当)。
【００２８】
図２に示す熱解析等価回路から明らかなように、定常状態では、熱源１１aで発生した熱は、熱抵抗Ｒ１と接触熱抵抗Ｒ３と熱抵抗Ｒ２を介して放熱されるが、半導体装置に過大な故障電流が流れ始める過渡期には、熱源１１aで発生した熱により半導体素子１１の温度が急上昇する。
【００２９】
このような場合、半導体素子１１の熱容量Ｃ１が大きいほど、温度上昇の傾きは小さくなり、半導体素子１１に対するストレスは低減される。
【００３０】
図３はＳiＣ半導体素子の一例としてＳiＣダイオードの順方向に大電流を流したときの温度上昇の過渡応答を示している。
【００３１】
ＳiＣ半導体素子は、１０ｍｍ角のチップ形状をしており、厚さ５００μｍ、１ｍｍ、２ｍｍについてシミュレーションを行った(シミュレーションツールＰＳＩＭ(POWERSIM INC製))。ここで、ＳiＣダイオードに流す電流値は、特に明記しないが、厚さ５００μｍ、１ｍｍ、２ｍｍのチップに流すサージ順電流は同じ条件とする。また、熱解析等価回路における他のパラメータも同じ条件とする。すなわち、図２に示す熱解析等価回路において、半導体素子１１の熱容量Ｃ１のみ条件が変わるものとして、シミュレーションを行った。
【００３２】
このシミュレーションの結果、図２に示すように、半導体素子１１の厚さが厚くなるほど、温度上昇の傾きは小さくなる。例えば、図２では、保護回路が働くまでの時間を商用電源の半サイクル(６０Ｈzでは１／６０sec(＝約１６.６６msec))とした場合、故障から半サイクル後、厚さ５００μｍのチップ温度は５００℃を越えており、温度上昇によるストレスを受ける。これに対して、故障から半サイクル後の厚さ１ｍｍのチップ温度は約３００℃、厚さ２ｍｍのチップ温度は約１５０℃となっている。このように、半導体素子１１の厚さを１ｍｍ以上にすることにより、過渡的な温度上昇による半導体素子１１のストレスが軽減される。
【００３３】
上記第１実施形態の半導体装置によれば、ＳiＣの価格が高くかつＳiＣの電気抵抗による損失を低減するために従来の厚みが５００μｍ程度であったＳiＣ半導体素子において、その厚みを１ｍｍ以上とすることにより、定格運転時の冷却能力を下げることなく、簡単な構成で定格サージ順電流を大きくすることができる。
【００３４】
また、ＳiＣの電気抵抗率は、不純物を高濃度に添加した場合、１０ｍΩ・ｃｍであり、一般にヒートシンクに用いられる銅またはアルミニウムの電気抵抗率が１〜３μｍΩ・ｃｍであるのに対して３桁以上大きいため、半導体素子の基板を通じて電流を流す場合には、損失が大きくなるので、半導体素子の厚みを１ｃｍ以下とするのが望ましい。
【００３５】
従来のＳiＣ半導体素子では、ＳiＣのコストと電気抵抗の低減のためにできるだけ薄くすることが望ましかったが、製造装置の取り扱い上の制約からある程度厚くないとウエハが破損してしまうため、ＳiＣ半導体素子では５００μｍ程度としていた。この発明の半導体装置は、ＳiＣ半導体素子の厚みをできる限り薄くするという従来の発想に反して、ＳiＣ半導体素子の厚みを逆に厚くすることにより、過大なサージ電流に対して信頼性を向上という特有の効果を得たものである。
【００３６】
〔第２実施形態〕
図４はこの発明の第２実施形態の半導体装置を用いた電子装置の一例としてのインバータの回路図を示している。
【００３７】
このインバータは、図４に示すように、直流電源ラインの正極側に保護ヒューズＦ３を介してコレクタが夫々接続されたトランジスタＱ１,Ｑ３,Ｑ５と、直流電源ラインの負極側にエミッタが夫々接続されたトランジスタＱ２,Ｑ４,Ｑ６と、上記トランジスタＱ１〜Ｑ６のコレクタ−エミッタ間に並列に接続された逆並列ダイオードＤ１〜Ｄ６と、トランジスタＱ５のコレクタとトランジスタＱ６のエミッタとの間に接続されたコンデンサＣとを備えている。
【００３８】
上記トランジスタＱ１のエミッタとトランジスタＱ２のコレクタとを接続し、その接続点に三相負荷１０(例えば電動機)の第１相入力端子を保護ヒューズＦ１を介して接続している。また、上記トランジスタＱ３のエミッタとトランジスタＱ４のコレクタとを接続し、その接続点に三相負荷１０(例えば電動機)の第２相入力端子に接続している。また、上記トランジスタＱ５のエミッタとトランジスタＱ６のコレクタとを接続し、その接続点に三相負荷１０(例えば電動機)の第３相入力端子を保護ヒューズＦ２を介して接続している。
【００３９】
上記構成のインバータにおいて、例えばトランジスタＱ１が短絡故障すると、点線の矢印で示す交流短絡経路に過大電流が流れる。このとき、交流側に配置されたヒューズＦ１により、上記交流短絡経路を遮断して、第２相の逆並列ダイオードＤ３の保護を行う。
【００４０】
この逆並列ダイオードＤ１〜Ｄ６に、第１実施形態の半導体装置の一例としてのＳiＣダイオードを用いることによって、保護ヒューズにより故障電流が遮断されるまでの間、故障電流が流れたとしても逆並列ダイオードの温度上昇を抑制でき、逆並列ダイオードにかかるストレスを軽減して、信頼性を向上できる。
【００４１】
また、上記第２実施形態では、電子装置としてのインバータについて説明したが、電子装置はこれに限らず、半導体装置の半導体素子に故障電流が流れる故障モードを有する回路を備えたコンバータやチョッパ回路などの他の電子装置にこの発明を適用してもよい。
【００４２】
また、上記第２実施形態では、保護回路としての保護ヒューズにより故障電流を遮断したが、保護回路の構成はこれに限らず、半導体素子の故障電流を遮断する他の構成の保護回路を用いることにより、故障電流が流れたときの半導体素子の温度上昇を抑制しつつ、故障電流が過大になって素子が破損する前に遮断することが可能となる。
【００４３】
上記第１,第２実施形態のＳiＣ半導体素子を用いた半導体装置は、家電分野、産業分野、電気自動車などの車両分野、送電などの電力系統分野などにおいて、例えば、インバータなどの電力制御装置に組み込まれて使用される。
【００４４】
また、上記第１,第２実施形態では、ＳiＣ半導体素子を用いた半導体装置について説明したが、半導体素子はＳiＣに限らず、ＧaＮやダイヤモンドなどの他の炭素元素(Ｃ)または窒素元素(Ｎ)を含むワイドギャップ半導体を母材とする半導体素子でもよい。
【００４５】
この発明の半導体装置を電力制御装置に適用することによって、半導体素子の破壊を防ぐだけでなく、大電流動作も可能となると共に、装置の信頼性などの性能を向上させることができる。
【００４６】
この発明の具体的な実施の形態について説明したが、この発明は上記実施の形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
【符号の説明】
【００４７】
１０…三相負荷
１１,２１…半導体素子
１２,２２…端子
１３,２３…導線
３０…パッケージ
３１…金属ベース
３２…金属キャップ
１１a…熱源
Ｃ１,Ｃ２…熱容量
Ｒ１,Ｒ２…熱抵抗
Ｒ３…接触熱抵抗
Ｑ１〜Ｑ６…トランジスタ
Ｄ１〜Ｄ６…逆並列ダイオード
Ｃ…コンデンサ
【図１】
2010212502.tif 000003
【図２】
2010212502.tif 000004
【図３】
2010212502.tif 000005
【図４】
2010212502.tif 000006