(57)【要約】【課題】制御信号を入力することなく起動または停止させることが可能な音声信号処理回路を提供する。【解決手段】音声信号処理回路は、入力される音声信号に基づいた周波数の変調信号を出力する変調回路と、変調回路を駆動するための駆動電流を制御信号に基づいて生成する駆動回路と、変調回路に入力される音声信号の有無を検出する音声検出回路と、音声検出回路の検出結果に基づいて、音声信号が有ることが検出されると、駆動回路に駆動電流を生成させ、音声信号が無いことが所定期間検出されると、駆動回路に駆動電流の生成を停止させるような制御信号を生成する制御信号生成回路と、を備える。【選択図】図１
2010087603.tif 000002
【特許請求の範囲】
【請求項１】
入力される音声信号に基づいた周波数の変調信号を出力する変調回路と、
前記変調回路を駆動するための駆動電流を制御信号に基づいて生成する駆動回路と、
前記変調回路に入力される前記音声信号の有無を検出する音声検出回路と、
前記音声検出回路の検出結果に基づいて、前記音声信号が有ることが検出されると、前記駆動回路に前記駆動電流を生成させ、前記音声信号が無いことが所定期間検出されると、前記駆動回路に前記駆動電流の生成を停止させるような前記制御信号を生成する制御信号生成回路と、
を備えることを特徴とする音声信号処理回路。
【請求項２】
請求項１に記載の音声信号処理回路であって、
前記駆動回路は、
一方の論理レベルの前記制御信号に基づいて前記駆動電流を生成し、他方の論理レベルの前記制御信号に基づいて前記駆動電流の生成を停止し、
前記音声検出回路は、
前記音声信号が有ることを検出すると一方の論理レベルの検出信号を出力し、前記音声信号が無いことを検出すると他方の論理レベルの前記検出信号を出力し、
前記制御信号生成回路は、
前記検出信号が前記一方の論理レベルとなるとカウント値をリセットし、前記検出信号が前記他方の論理レベルとなると所定周期のクロック信号に同期してカウントを開始するカウンタと、
前記カウント値が、前記所定期間に応じた所定の値に達すると前記他方の論理レベルの前記制御信号を出力し、前記カウント値が前記所定の値に達しないと前記一方の論理レベルの前記制御信号を出力する制御信号出力回路と、
を含むこと、
を特徴とする音声信号処理回路。
【請求項３】
請求項１に記載の音声信号処理回路であって、
前記駆動回路は、
一方の論理レベルの前記制御信号に基づいて前記駆動電流を生成し、他方の論理レベルの前記制御信号に基づいて前記駆動電流の生成を停止し、
前記音声検出回路は、
前記音声信号が有ることを検出すると一方の論理レベルの検出信号を出力し、前記音声信号が無いことを検出すると他方の論理レベルの前記検出信号を出力し、
前記制御信号生成回路は、
前記検出信号が前記一方の論理レベルとなるとコンデンサを放電し、前記検出信号が前記他方の論理レベルとなると前記コンデンサを充電する充放電回路と、
前記コンデンサの充電電圧が、前記所定期間に応じた所定電圧より低い場合、前記一方の論理レベルの前記制御信号を出力し、前記所定電圧より高い場合、前記他方の論理レベルの前記制御信号を出力する制御信号出力回路と、
を含むこと、
を特徴とする音声信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音声信号処理回路に関する。
【背景技術】
【０００２】
近年、携帯用音楽再生装置等に保存した音楽データを、例えばカーステレオで再生するために、ＦＭ（Frequency Modulation）送信回路が用いられている（例えば、特許文献１参照）。
【０００３】
図６は、音声信号を送信するための送信装置２００の構成の一例である。携帯用音楽再生装置（以下、音楽再生装置）２１０からの音声信号をカーステレオ（不図示）で再生する際には、まず利用者は、ＦＭ送信回路３００を起動させるために設定装置３１０を操作する。マイコン３２０は、設定装置３１０の操作結果に応じて、ＦＭ送信回路３００を起動させるための制御信号をＦＭ送信回路３００に出力する。そして利用者は、周辺で使用されているＦＭラジオ等の周波数を考慮し、ＦＭ送信回路３００の送信周波数を設定すべく設定装置３１０を操作する。マイコン３２０は、設定装置３１０の操作結果に応じて、所望の送信周波数に応じたデータをＦＭ送信回路３００に出力する。その後、利用者が音楽再生装置２１０に記憶された音楽を再生すると、ＦＭ送信回路３００において設定された搬送波は、音声信号で周波数変調されてカーステレオに送信されることとなる。
【０００４】
一方、カーステレオでの音楽の再生を停止する際には、利用者は、音楽再生装置２１０を操作して音声信号の出力を停止させる。そして、利用者は、ＦＭ送信回路３００を停止、すなわち、ＦＭ送信回路３００の消費電力がゼロとなるよう設定装置３１０を操作する。その結果、マイコン３２０は、ＦＭ送信回路３００を停止させるための制御信号をＦＭ送信回路３００に出力する。このように、利用者が音楽再生装置２１０及び設定装置３１０を操作することにより、音楽再生装置２１０に記憶された音楽をカーステレオで再生したり、再生を停止したりすることができる。
【特許文献１】特開２００７−８８６５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述のＦＭ送信回路３００を起動または停止させるためには、マイコン３２０が設定装置３１０の操作結果に応じて、ＦＭ送信回路３００を起動または停止させるための制御信号を出力する必要がある。つまり、送信装置２００においては、例えばマイコン３２０のようにＦＭ送信回路３００を制御するための回路が、ＦＭ送信回路３００の状態を制御するための制御信号を必ず生成しなければならない。
【０００６】
本発明は上記課題を鑑みてなされたものであり、制御信号を入力することなく起動または停止させることが可能な音声信号処理回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一つの側面に係る音声信号処理回路は、入力される音声信号に基づいた周波数の変調信号を出力する変調回路と、前記変調回路を駆動するための駆動電流を制御信号に基づいて生成する駆動回路と、前記変調回路に入力される前記音声信号の有無を検出する音声検出回路と、前記音声検出回路の検出結果に基づいて、前記音声信号が有ることが検出されると、前記駆動回路に前記駆動電流を生成させ、前記音声信号が無いことが所定期間検出されると、前記駆動回路に前記駆動電流の生成を停止させるような前記制御信号を生成する制御信号生成回路と、を備えることとする。
【発明の効果】
【０００８】
制御信号を入力することなく起動または停止させることが可能な音声信号処理回路を提供することができる。
【発明を実施するための最良の形態】
【０００９】
本明細書および添付図面の記載の記載により、少なくとも以下の事項が明らかとなる。
【００１０】
図１は、本発明の一実施形態であるＦＭ送信回路１０の構成を示す図である。ＦＭ送信回路１０（音声信号処理回路）は、音楽再生装置１１から入力される音声信号ＩＮで搬送波を周波数変調し、アンテナ１３を介してカーステレオ（不図示）に無線送信する回路である。
【００１１】
ＦＭ送信回路１０は、音声検出回路２０、制御回路２１、ＬＤＯ（Low Dropout）レギュレータ２２、ＦＭ変調回路２３、パワーアンプ２４、及びレジスタ２５を含んで構成される。なお、本実施形態のＦＭ送信回路１０は集積化されていることとする。
【００１２】
音声信号検出回路２０は、音楽再生装置１１からの音声信号ＩＮの有無を検出する回路である。具体的には、音声信号検出回路２０は、音楽再生装置１１からコンデンサ１２を介して入力される所定振幅のアナログの音声信号ＩＮのレベルを、所定レベルのしきい値電圧と比較する。そして、音声信号ＩＮのレベルがしきい値電圧より高い場合、音声信号ＩＮが有ること示すハイレベル（以下、Ｈレベル）の検出信号ＤＥＴを出力する。一方、音声信号ＩＮのレベルがしきい値電圧より低い場合、音声信号ＩＮが無いこと示すローレベル（以下、Ｌレベル）の検出信号ＤＥＴを出力する。このため、音楽再生装置１１から音声信号ＩＮが出力されないと、音声信号検出回路２０は、Ｌレベルの検出信号ＤＥＴを出力することとなる。
【００１３】
なお、音声信号検出回路２０には、例えば、音声信号ＩＮのピークレベルを保持するとともに、所定のしきい値電圧と比較し、保持された音声信号ＩＮのピークレベルが所定のしきい値電圧より高い場合に、音声信号ＩＮが有ること示す検出信号ＤＥＴを出力するピークホールド回路を用いても良い。
【００１４】
制御回路２１（制御信号生成回路）は、音声信号ＩＮが有ること示すＨレベルの検出信号ＤＥＴが出力されると、ＬＤＯレギュレータ２２を起動させるべくＨレベルの制御信号ＣＯＮＴを出力する。また、音声信号ＩＮが無いことが示すＬレベルの検出信号ＤＥＴが所定期間だけ出力されると、ＬＤＯレギュレータ２２を停止させるべくＬレベルの制御信号ＣＯＮＴを出力する。
【００１５】
ＬＤＯレギュレータ２２（駆動回路）は、制御回路２１からの制御信号ＣＯＮＴの論理レベルに基づいて、ＦＭ変調回路２３及びパワーアンプ２４に対する電源電圧ＶＤＤを生成する回路である。具体的には、制御信号ＣＯＮＴがＨレベルとなると、電源電圧ＶＤＤを生成するともに、負荷であるＦＭ変調回路２３及びパワーアンプ２４を駆動するための駆動電流ＩＳを生成する。一方、制御信号ＣＯＮＴがＬレベルとなると、電源電圧ＶＤＤの生成を停止する。したがって、ＦＭ変調回路２３及びパワーアンプ２４の駆動電流ＩＳの生成も停止される。
【００１６】
ＦＭ変調回路２３は、レジスタ２５に格納された周波数データに応じた周波数の搬送波を生成するとともに、入力される音声信号ＩＮで搬送波を周波数変調して出力する回路である。
【００１７】
パワーアンプ２４は、周波数変調されたＦＭ変調回路２３からの出力を増幅し、アンテナ１３に出力する回路である。なお、本実施形態では、パワーアンプ２４から出力される出力信号ＯＵＴがアンテナ１３を介して送信され、カーステレオで受信されることとなる。
【００１８】
レジスタ２５は、例えばマイコン（不図示）からクロック信号ＳＣＬＫに同期して出力されるデータＳＤＡを格納する。なお、本実施形態におけるデータＳＤＡは、ＦＭ送信回路１０の状態を設定するためのデータであり、例えば、ＦＭ変調回路２３で生成される搬送波の周波数を設定するための周波数データやパワーアンプ２４の出力をミュートするか否かを指定するデータが含まれる。
【００１９】
＜＜制御回路２１の第１の実施形態及びＦＭ送信回路１０の動作の一例＞＞
ここで、まず、制御回路２１の第１の実施形態について図２を参照しつつ説明する。なお、以下、図２に示す制御回２１を制御回路２１Ａとする。
【００２０】
制御回路２１Ａは、ＮＯＲ３０、発振回路３１、リセット回路３２、カウンタ３３、及び制御信号出力回路３４含んで構成される。
【００２１】
ＮＯＲ回路３０は、入力される検出信号ＤＥＴとリセット回路３４からのリセット信号ＲＳＴとの否定論理和を演算し、カウンタ３３に出力する回路である。検出信号ＤＥＴまたはリセット信号ＲＳＴの少なくとも何れかが一方がＨレベルであると、ＮＯＲ回路３０の出力はＬレベルとなる。一方、検出信号ＤＥＴ及びリセット信号ＲＳＴがともにＬレベルの場合、ＮＯＲ回路の出力はＨレベルとなる。
【００２２】
発振回路３１は、所定周期のクロック信号ＣＬＫを生成し、カウンタ３３に出力する回路である。なお、発振回路３１は、例えば一般的な水晶発振回路を用いて構成できる。また、本実施形態の発振回路３１は、ＦＭ送信回路１０に対する電源が印加されると、所定周期のクロック信号ＣＬＫの生成を開始することとする。
【００２３】
リセット回路３２は、ＦＭ送信回路１０に対する電源が印加されると、カウンタ３３のカウント値をリセットすべくＨレベルのパルス状のリセット信号ＲＳＴを出力する回路である。
【００２４】
カウンタ３３は、クロック信号ＣＬＫに同期してカウント値を変化させる回路であり、ＯＲ回路４０、Ｄフリップフロップ４１〜４６を含んで構成される。
【００２５】
ＯＲ回路４０は、負論理入力、正論理出力のＯＲ回路である。本実施形態のＯＲ回路４０は、クロック信号ＣＬＫ及び制御信号出力回路３４からの制御信号ＣＯＮＴの論理レベルに基づいて出力を変化させる。例えば、ＯＲ回路４０にＨレベルの制御信号ＣＯＮＴが入力される場合、ＯＲ回路４０の出力はクロック信号ＣＬＫに同期して変化する。一方、ＯＲ回路４０にＬレベルの制御信号ＣＯＮＴが入力される場合、ＯＲ回路４０の出力はＨレベルとなる。
【００２６】
Ｄフリップフロップ４１は、Ｄ入力と反転されたＱ出力（以下、ＱＮ出力）とが接続されている。このため、Ｄフリップフロップ４１は、Ｃ入力にＨレベルのパルスが入力される度に、Ｄフリップフロップ４１のＱ出力及びＱＮ出力の論理レベルを反転させる１ビットのカウンタとなる。また、Ｄフリップフロップ４２〜４６もＤフリップフロップ４１と同様の構成であり、Ｄフリップフロップ４１〜４５の夫々ＱＮ出力はＤフリップフロップ４２〜４６の夫々Ｃ入力に入力されている。したがって、本実施形態のＤフリップフロップ４１〜４６は、６ビットのカウンタを構成する。なお、本実施形態のＤフリップフロップ４１〜４６の夫々はＬレベルの信号に基づいてリセットされる。したがって、ＮＯＲ回路３０の出力がＬレベルとなると、つまり、リセット信号ＲＳＴがＨレベルとなるか、音声信号ＩＮが有ることが検出され検出信号ＤＥＴがＨレベルとなると、Ｄフリップフロップ４１〜４６からなる６ビットのカウンタのカウント値はリセットされる。一方、ＮＯＲ回路３０の出力がＨレベルの場合、つまり、検出信号ＤＥＴ及びリセット信号ＲＳＴがともにＬレベルの場合、Ｄフリップフロップ４１〜４６からなる６ビットのカウンタのカウント値は、ＯＲ回路４０からの出力に基づいて変化することとなる。なお、ＮＯＲ回路３０の出力がＨレベルの場合において、ＯＲ回路４０からクロック信号ＣＬＫが出力されると、６ビットのカウンタのカウント値は増加し、前述のように、Ｌレベルの制御信号ＣＯＮＴに基づいてＯＲ回路４０の出力がＨレベルとなると、カウント値は変化しないこととなる。
【００２７】
制御信号出力回路３４は、検出信号ＤＥＴ及びカウンタ３３のカウント値に基づいて、制御信号ＣＯＮＴを変化させる回路であり、ＮＡＮＤ回路５０，５２，５４、ＡＮＤ回路５１，５３，５５を含んで構成される。なお、ＡＮＤ回路５１，５３，５５は、負論理入力、正論理出力のＡＮＤ回路である。ここで、ＮＡＮＤ回路５０及びＡＮＤ回路５１からなる回路について説明する。
【００２８】
ＡＮＤ回路５１に入力される論理レベルが（Ｈ，Ｈ）、（Ｈ，Ｌ）、（Ｌ，Ｈ）の何れかの場合、ＡＮＤ回路５１の出力はＬレベルとなる。一方、ＡＮＤ回路５１に入力される論理レベルが（Ｌ，Ｌ）の場合、ＡＮＤ回路５１の出力はＨレベルとなる。ＮＡＮＤ回路５０に入力される論理レベルが（Ｌ，Ｌ）、（Ｈ，Ｌ）、（Ｌ，Ｈ）の何れかの場合、ＮＡＮＤ回路５０の出力である制御信号ＣＯＮＴはＨレベルとなる。一方、ＮＮＡＮＤ回路５０に入力される論理レベルが（Ｈ，Ｈ）の場合、 ＮＡＮＤ回路５０の出力である制御信号ＣＯＮＴはＬレベルとなる。したがって、ＮＡＮＤ回路５０及びＡＮＤ回路５１からなる回路において、ＡＮＤ回路５１に入力される論理レベルが（Ｌ，Ｌ）かつ、ＮＡＮＤ回路５０における、ＡＮＤ回５１からの出力が接続されていない一方の入力の論理レベルがＨレベルの場合のみ、ＮＡＮＤ回路５０は、カウンタ３３のカウント値を変化させないＬレベルの制御信号ＣＯＮＴを出力する。なお、本実施形態ではＮＡＮＤ回路５２及びＡＮＤ回路５３と、ＮＡＮＤ回路５４及びＡＮＤ回路５５とは、ＮＡＮＤ回路５０及びＡＮＤ回路５１と同様の構成であるため、ＮＡＮＤ回路５０及びＡＮＤ回路５１と同様に動作する。また、本実施形態では、ＮＡＮＤ回路５０，５２，５４の夫々には、Ｄフリップフロップ４１，４２，４４のＱ出力が入力される。また、ＡＮＤ回路５３には、Ｄフリップフロップ４３のＱＮ出力が入力され、ＡＮＤ回路５５には、Ｄフリップフロップ４５，４６のＱＮ出力が入力される。
【００２９】
したがって、本実施形態の制御信号出力回路３４は、Ｄフリップフロップ４１〜４６の夫々のＱ出力が全てＨレベル、すなわち、６ビットのカウンタ３３のカウント値が６３（１０進数）となるとともに、検出信号ＤＥＴがＬレベルの場合のみＬレベルの制御信号ＣＯＮＴを出力し、それ以外の場合はＨレベルの制御信号ＣＯＮＴを出力する。
【００３０】
ここで、図３に示すタイミングチャートを参照しつつ、制御回路２１Ａを用いた際のＦＭ送信回路１０の動作の一例について説明する。なお、本実施形態では、時刻Ｔ０にＦＭ送信回路１０に対する電源が印加されることとする。また、時刻Ｔ０から、音声信号ＩＮが音楽再生装置１１から出力される時刻Ｔ２までの間に、例えばマイコン（不図示）によりレジスタ２５には搬送波の周波数データが設定されることとする。
【００３１】
時刻Ｔ０にＦＭ送信回路１０に対する電源が印加されると、リセット回路３２は、Ｈレベルのパルス状のリセット信号ＲＳＴを出力するため、カウンタ３３のカウント値はリセットされる。このため、制御信号出力回路３４からの制御信号ＣＯＮＴはＨレベルとなる。制御信号ＣＯＮＴがＨレベルとなると、ＬＤＯレギュレータ２２は起動される。そして、ＬＤＯレギュレータ２２が電源電圧ＶＤＤ及び駆動電流ＩＳを生成するため、ＦＭ変調回路２３及びパワーアンプ２４も起動される。つまり、時刻Ｔ０においてＦＭ送信回路１０は起動されることとなる。なお、時刻Ｔ０にてＨレベルのパルス状のリセット信号ＲＳＴが出力された後、ＮＯＲ回路３０の出力はＨレベルとなるため、カウンタ３３はクロック信号ＣＬＫに同期してカウント値を増加させる。そして、時刻Ｔ１にカウンタ３３のカウント値が６３（１０進数）となると、検出信号ＤＥＴはＬレベルであるため、制御信号出力回路３４はＬレベルの制御信号ＣＯＮＴを出力することとなる。この結果、ＬＤＯレギュレータ２２は電源電圧ＶＤＤの生成を停止するとともに、駆動電流ＩＳの生成も停止する。したがって、ＦＭ変調回路２３及びパワーアンプ２４は停止されることとなる。つまり、時刻Ｔ０にＦＭ送信回路１０に対する電源が印加された後、カウンタ３３のカウント値が６３（１０進数）に達するまでの期間ＴＡの間に音声信号ＩＮが有ることが検出されないと、ＦＭ送信回路１０の消費電力を削減すべく制御回路２１Ａは制御信号ＣＯＮＴをＬとする。
【００３２】
時刻Ｔ２に利用者が音楽再生装置１１を操作し、音楽の再生を開始すると、音声信号ＩＮが音声検出回路２０に入力される。音声検出回路２０は、音声信号ＩＮが所定のしきい値電圧を超える場合、Ｈレベルの検出信号ＤＥＴを出力する。検出信号ＤＥＴがＨレベルとなると、カウンタ３３はリセットされるため、時刻Ｔ０と同様に制御信号ＣＯＮＴはＨレベルとなる。その結果、ＬＤＯレギュレータ２２は電源電圧ＶＤＤ及び駆動電流ＩＳを生成し、ＦＭ変調回路２３及びパワーアンプ２４は起動される。本実施形態では、音声信号ＩＮが入力されることによりＨレベルの検出信号ＤＥＴが出力される周期は、前述の期間ＴＡより十分短くなるよう期間ＴＡが設定されている。したがって、音声信号ＩＮが入力される時刻Ｔ２から時刻Ｔ３までの期間においては、カウンタ３３はリセットされ続けることとなり、カウント値が６３（１０進数）に達することはない。つまり、ＦＭ送信回路１０は、音楽再生装置１１が音楽の再生を開始すると起動され、音楽再生装置１１が音楽を再生している間は、ＬＤＯレギュレータ２２は電源電圧ＶＤＤ及び駆動電流ＩＳを生成し続けることとなる。
【００３３】
なお、前述のように、レジスタ２５には、ＦＭ変調回路２３における搬送波の周波数が設定されている。したがって、搬送波は、時刻Ｔ２から時刻Ｔ３に入力される音声信号ＩＮに基づいて周波数変調されパワーアンプ２４に出力される。そして、周波数変調された搬送波は、パワーアンプ２４により増幅され、アンテナ１３を介してカーステレオに送信されることとなる。
【００３４】
時刻Ｔ３に音楽再生装置１１における音楽が終了し、音声検出回路２０に入力される音声信号ＩＮが停止すると、音声検出回路２０は、音声信号ＩＮが無いことを示すＬレベルの検出信号ＤＥＴを出力する。これにより、ＮＯＲ回路３０からの出力はＨレベルとなり、カウンタ３３はクロック信号ＣＬＫに同期してカウント値を増加する。そして、カウンタ３３のカウント値が６３（１０進数）に達する時刻Ｔ４となると、検出信号ＤＥＴはＬレベルであるため、制御信号出力回路３４は、制御信号ＣＯＮＴをＬレベルに変化させる。Ｌレベルの制御信号ＣＯＮＴに基づいて、ＬＤＯレギュレータ２２は電源電圧ＶＤＤ及び駆動電流ＩＳの生成を停止する。その結果、周波数変調回路２３及びパワーアンプ２４も停止されることとなる。つまり、ＦＭ送信回路１０は停止することとなる。このように、本実施形態のＦＭ送信回路１０は、音声信号ＩＮが入力されると、起動される。また、カウンタ３３のカウント値がゼロから６３（１０進数）まで変化する所定の期間ＴＡだけ音声信号ＩＮが入力されないと、ＦＭ送信回路１０は消費電力を削減すべく停止する。
【００３５】
＜＜制御回路２１の第２の実施形態及びＦＭ送信回路１０の動作の一例＞＞
ここで、まず、制御回路２１の第２の実施形態について図４を参照しつつ説明する。なお、以下、図４に示す制御回２１を制御回路２１Ｂとする。制御回路２１Ｂは、ＮＡＮＤ回路６０〜６２、インバータ７０〜７３、ＮＭＯＳトランジスタ８０、及びコンデンサ８１を含んで構成される。なお、コンデンサ８１が本発明のコンデンサに相当し、ＮＡＮＤ回路６０，６１、インバータ７０，７１、ＮＭＯＳトランジスタ８０が本発明の充放電回路に相当し、インバータ７２，７３、ＮＡＮＤ回路６２が本発明の制御信号出力回路に相当する。つぎに、図５に示すタイミングチャートを参照しつつ、制御回路２１Ｂの詳細及びＦＭ送信回路１０の動作の一例について説明する。
【００３６】
なお、ここでは、時刻Ｔ１０は、ＦＭ送信回路１０に対する電源が印加された後、十分時間が経過した際の時刻である。また、利用者は、時刻Ｔ１１に音楽再生装置１１を操作し音楽の再生を開始することとする。さらに、ＦＭ送信回路１０に対する電源が印加されてから時刻Ｔ１０までの間に、レジスタ２５には、搬送波の周波数データが格納されていることとする。
【００３７】
時刻Ｔ１０においては、音楽再生装置１１からの音声信号ＩＮは出力されていないため、Ｌレベルの検出信号ＤＥＴが出力されている。このため、ＮＭＯＳトランジスタ８０はオフされるとともに、ＮＡＮＤ回路６０はＨレベルの出力電圧Ｖ１を出力する。インバータ７０，７１からなる回路は、ＮＡＮＤ回路６０の出力電圧Ｖ１と同じ論理レベルの出力を出力するため、インバータ７１の出力電圧Ｖ２はＨレベルである。さらに、インバータ７２，７３からなる回路も、インバータ７０，７１からなる回路と同様の構成のため、インバータ７３の出力電圧Ｖ３もＨレベルとなる。したがって、ＮＡＮＤ回路６２からの出力される制御信号ＣＯＮＴはＬレベルとなる。この結果、ＦＭ送信回路１０に対する電源が印加されてから十分時間が経過した時刻Ｔ１０において、ＬＤＯレギュレータ２２は停止された状態となる。なお、時刻Ｔ１０において制御信号ＣＯＮＴはＬレベルであるため、ＮＡＮＤ回路６１から出力される出力電圧Ｖ４はＨレベルとなる。
【００３８】
ここで、時刻Ｔ１１に利用者が音楽再生装置１１を操作し、音楽の再生を開始すると、音声信号検出回路２０は検出信号ＤＥＴをＨレベルに変化させる。検出信号ＤＥＴがＨレベルとなると、ＮＡＮＤ回路６０は出力電圧Ｖ１をＬレベルに変化させる。また、Ｌレベルの出力電圧Ｖ１と、Ｈレベルの検出信号ＤＥＴに基づいてオンするＮＭＯＳトランジスタ８０とに応じて、インバータ７１の出力電圧Ｖ２はＬレベルとなる。このため、インバータ７３の出力電圧Ｖ３もＬレベルとなる。なお、ＮＡＮＤ回路６２は、出力電圧Ｖ１がＨレベルからＬレベルに変化することに応じて、制御信号ＣＯＮＴをＨレベルに変化させる。したがって、ＬＤＯレギュレータ２２は時刻Ｔ１１に起動され、ＦＭ変調回路２３及びパワーアンプ２４に対する電源電圧ＶＤＤと駆動電流ＩＳを生成することとなる。つまり、時刻Ｔ１１においてＦＭ送信回路１０は起動される。前述のように、音声検出回路２０は、音声信号ＩＮのレベルが所定のしきい値電圧より高い場合、Ｈレベルの検出信号ＤＥＴを出力し、音声信号ＩＮのレベルが所定のしきい値電圧より低い場合、Ｌレベルの検出信号ＤＥＴを出力する。したがって、音声信号ＩＮが入力される時刻Ｔ１１から時刻Ｔ１２の間において、検出信号ＤＥＴの論理レベルは、音声信号ＩＮに応じた周期で変化する。また、検出信号ＤＥＴがＨレベルとなると、電圧Ｖ１はＬレベルとなり、検出信号ＤＥＴがＬレベルとなると、電圧Ｖ１はＨレベルとなる。このため、時刻Ｔ１１から時刻Ｔ１２までの間、コンデンサ８１は充放電が繰り返されることとなる。本実施形態では、ＮＭＯＳトランジスタ８０がオフした際にインバータ７１がコンデンサ８１を充電する時定数を、ＮＭＯＳトランジスタ８０がオンした際にコンデンサ８１が放電される時定数よりも十分大きく設計している。したがって、時刻Ｔ１１から時刻Ｔ１２の間においては、コンデンサ８１は放電された状態となり、電圧Ｖ２，Ｖ３及び制御信号ＣＯＮＴの論理レベルはそれぞれ、Ｌ，Ｌ，Ｈとなる。この結果、時刻Ｔ１１から時刻Ｔ１２の間においてＦＭ送信回路１０は、ＦＭ変調回路２３において生成される搬送波を音楽再生装置１１から出力される音声信号ＩＮで周波数変調し、カーステレオ（不図示）に送信することとなる。
【００３９】
時刻Ｔ１２に音楽再生装置１１における音楽が終了し、音声検出回路２０に入力される音声信号ＩＮが停止すると、音声検出回路２０は、音声信号ＩＮが無いことを示すＬレベルの検出信号ＤＥＴを出力する。Ｌレベルの検出信号ＤＥＴが出力されると、出力電圧Ｖ４はＨレベルであるため、ＮＡＮＤ回路６０の出力電圧Ｖ１はＨレベルとなる。さらに、Ｌレベルの検出信号ＤＥＴに基づいて、ＮＭＯＳトランジスタ８０はオフされる。この結果、インバータ７１は出力電圧Ｖ２をＬレベルからＨレベルに上昇させるべくコンデンサ８１を充電する。なお、前述のように、本実施形態ではＮＭＯＳトランジスタ８０がオフした際にインバータ７１がコンデンサ８１を充電する時定数を、ＮＭＯＳトランジスタ８０がオンした際にコンデンサ８１が放電される時定数よりも十分大きく設計している。したがって、インバータ７１がコンデンサ８１の充電を開始する時刻Ｔ１２から期間ＴＢ経過した時刻Ｔ１３に、コンデンサ８１の充電電圧がインバータ７２のしきい値電圧Ｖｔｈを越えることとなる。時刻Ｔ１３にコンデンサ８１の充電電圧がインバータ７２のしきい値電圧Ｖｔｈを越えると、インバータ７３の出力電圧Ｖ３はＨレベルとなる。出力電圧Ｖ１，Ｖ３がともにＨレベルとなると、ＮＡＮＤ回路６２から出力される制御信号ＣＯＮＴはＬレベルとなる。この結果、ＬＤＯレギュレータ２２は、ＦＭ変調回路２３及びパワーアンプ２４に対する電源電圧ＶＤＤと駆動電流ＩＳとの生成を停止することとなり、ＦＭ送信回路１０は停止する。このように、本実施形態のＦＭ送信回路１０は、音声信号ＩＮが入力されると、起動される。また、コンデンサ８１の充電電圧がしきい値電圧Ｖｔｈを超えるまでの所定の期間ＴＢだけ音声信号ＩＮが入力されないと、ＦＭ送信回路１０は消費電力を削減すべく停止する。
【００４０】
以上に説明した構成からなる本実施形態のＦＭ送信回路１０においては、制御回路２１は、音声信号ＩＮが有ることが検出された際のＨレベルの検出信号ＤＥＴが入力されると、ＦＭ変調回路２３及びパワーアンプ２４を駆動する駆動電流ＩＳが生成されるよう、ＬＤＯレギュレータ２２を起動する。つまり、ＦＭ送信回路１０は、音声信号ＩＮが入力されると起動することとなる。一方、制御回路２１は、音声信号ＩＮが無いことが検出された際のＬレベルの検出信号ＤＥＴが、例えば所定の期間である期間ＴＡまたは期間ＴＢ入力されると、ＦＭ変調回路２３及びパワーアンプ２４を駆動する駆動電流ＩＳの生成が停止されるようＬＤＯレギュレータ２２を停止する。このため、ＦＭ送信回路１０は、音声信号ＩＮが所定の期間である期間ＴＡまたは期間ＴＢ入力されないと、消費電力を削減すべく停止することとなる。このように、本実施形態では、起動または停止させるための制御信号を入力することなく、ＦＭ送信回路１０を起動または停止させることが可能である。したがって、例えば、マイコン等を用いてＦＭ送信回路１０の起動、停止を制御する場合と比較すると、マイコン等の負荷を軽減することが可能となる。
【００４１】
また、本実施形態の制御回路２１Ａは、音声信号ＩＮが有ることが検出された際のＨレベルの検出信号ＤＥＴに基づいてカウント値をリセットし、音声信号ＩＮが無いことが検出された際のＬレベルの検出信号ＤＥＴに基づいてカウント値を変化させるカウンタ３３を備えている。また、カウンタ３３のカウント値が、所定の期間ＴＡに応じた６３（１０進数）に達すると、制御信号出力回路２４は、ＬＤＯレギュレータ２２を停止させるべく制御信号ＣＯＮＴをＬレベルに変化させる。このような制御回路２１Ａを用いることにより、音声信号ＩＮが有ることが検出されるとＦＭ送信回路１０は起動され、音声信号ＩＮが無いことが所定期間ＴＡ検出されるとＦＭ送信回路１０は停止される。したがって、制御回路２１Ａを用いることにより、起動または停止させるための制御信号を入力することなく、ＦＭ送信回路１０を起動または停止させることが可能である。
【００４２】
また、本実施形態の制御回路２１Ｂにおいて、音声信号ＩＮが有ることが検出された際のＨレベルの検出信号ＤＥＴに基づいてＮＭＯＳトランジスタ８０はオンされ、コンデンサ８１は放電される。また、音声信号ＩＮが無いことが検出された際のＬレベルの検出信号ＤＥＴに基づいてＮＭＯＳトランジスタ８０はオフされ、コンデンサ８１は充電される。本実施形態では、コンデンサ８１の充電電圧が所定期間ＴＢに応じたしきい値電圧Ｖｔｈに達すると、ＬＤＯレギュレータ２２を停止させるべくＮＡＮＤ回路６２は制御信号ＣＯＮＴをＬレベルに変化する。このように、本実施形態の制御回路２１Ｂは、コンデンサ８１の充電電圧がしきい値電圧Ｖｔｈより高い場合に、ＦＭ送信回路１０を起動させ、コンデンサ８１の充電電圧がしきい値電圧Ｖｔｈより低い場合にＦＭ送信回路１０を停止させる。したがって、制御回路２１Ｂを用いることにより、起動または停止させるための制御信号を入力することなく、ＦＭ送信回路１０を起動または停止させることが可能である。
【００４３】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【００４４】
本実施形態のＦＭ送信回路１０は、パワーアンプ２４を含むこととしたが、例えばパワーアンプ２４は、集積化されたＦＭ送信回路１０の外に備えられることとしても良い。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施形態であるＦＭ送信回路１０の構成を示す図である。
【図２】制御回路２１の第１の実施形態である制御回路２１Ａの構成を示す図である。
【図３】制御回路２１Ａを用いた際のＦＭ送信回路１０の動作を説明するためのタイミングチャートである。
【図４】制御回路２１の第２の実施形態である制御回路２１Ｂの構成を示す図である。
【図５】制御回路２１Ｂを用いた際のＦＭ送信回路１０の動作を説明するためのタイミングチャートである。
【図６】送信装置２００の構成を示す図である。
【符号の説明】
【００４６】
１０  ＦＭ送信回路
２０  音声検出回路
２１Ａ，２１Ｂ  制御回路
２２  ＬＤＯレギュレータ
２３  ＦＭ変調回路
２４  パワーアンプ
２５  レジスタ
３０  ＮＯＲ回路
３１  発振回路
３２  リセット回路
３３  カウンタ
３４  制御信号出力回路
４０  ＯＲ回路
４１〜４６  Ｄフリップフロップ
５０，５２，５４，６０〜６２  ＮＡＮＤ回路
５１，５３，５５  ＡＮＤ回路
７０〜７３  インバータ
８０  ＮＭＯＳトランジスタ
８１  コンデンサ
【図１】
2010087603.tif 000003
【図２】
2010087603.tif 000004
【図３】
2010087603.tif 000005
【図４】
2010087603.tif 000006
【図５】
2010087603.tif 000007
【図６】
2010087603.tif 000008