(57)【要約】【課題】有機ＥＬ表示装置において、書込走査線の波形鈍りが同一行の他画素の信号レベルの影響を受けることに起因する移動度補正期間ばらつきによる輝度むらを防止する。【解決手段】サンプリングトランジスタはＰＭＯＳ１２５ｐ，ＮＭＯＳ１２５ｎを並列接続する。移動度補正動作開始時にはＰＭＯＳ１２５ｐのオンの方がＮＭＯＳ１２５ｎのオンよりも早く、移動度補正動作終了時にはＮＭＯＳ１２５ｎのオフの方がＰＭＯＳタ１２５ｐのオフよりも遅くする。白表示時には同一行の黒表示画素の影響を受けるが、ＮＭＯＳ１２５ｎのオンはその影響が大きくＰＭＯＳ１２５ｐのオンはその影響が小さいし、ＰＭＯＳ１２５ｐのオフはその影響が大きくＮＭＯＳ１２５ｎのオフはその影響が小さい。移動度補正期間は、ＰＭＰＳ１２５ｐがオンしてからＮＭＯＳ１２５ｎがオフするまでとなり、白表示時には同一行の黒表示画素の影響が緩和され、輝度むらを抑制できる。【選択図】図９
2010008522.tif 000002
【特許請求の範囲】
【請求項１】
駆動電流を生成する駆動トランジスタ、映像信号の信号振幅に応じた情報を保持する保持容量、前記駆動トランジスタの出力端側に配置された電気光学素子、および前記保持容量に前記信号振幅に応じた情報を書き込むサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、
前記サンプリングトランジスタを順次制御することで前記画素回路を走査して前記保持容量に映像信号の信号振幅に応じた情報を書き込むための書込走査パルスを同一行の前記サンプリングトランジスタの制御入力端に共通に供給する書込走査部、前記書込走査部での前記走査に合わせて映像信号を同一列の前記サンプリングトランジスタの信号入力端に共通に供給する水平駆動部を具備し、各信号のタイミング制御により前記駆動電流を一定に維持する駆動信号一定化回路が機能するように構成された制御部と
を備え、
前記サンプリングトランジスタは、ｐ型トランジスタとｎ型トランジスタがトランスファーゲートを構成するように並列接続されており、
前記駆動信号一定化回路は、前記制御部の制御の元で、前記駆動トランジスタの移動度に対する補正分を前記保持容量に書き込まれる信号に加える移動度補正機能を実現するように構成されており、
前記書込走査部は、前記移動度補正動作の開始において同一行のそれぞれの前記ｐ型トランジスタと前記ｎ型トランジスタに供給される各信号電位に対する各オンタイミングのズレ量の小さい方が先にオンするように制御する、および／または、前記移動度補正動作の終了において同一行のそれぞれの前記ｐ型トランジスタと前記ｎ型トランジスタに供給される各信号電位に対する各オフタイミングのズレ量の小さい方が後にオフするように制御する
ことを特徴とする表示装置。
【請求項２】
前記書込走査部は、前記移動度補正の動作期間が前記サンプリングトランジスタがオンしてからオフするまでの期間で規定される場合に、前記移動度補正動作の開始において同一行のそれぞれの前記ｐ型トランジスタと前記ｎ型トランジスタに供給される各信号電位に対する各オンタイミングのズレ量の小さい方が先にオンするように制御し、かつ、前記移動度補正動作の終了において同一行のそれぞれの前記ｐ型トランジスタと前記ｎ型トランジスタに供給される各信号電位に対する各オフタイミングのズレ量の小さい方が後にオフするように制御する
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記書込走査部は、
各行の前記サンプリングトランジスタを順番にオン／オフ制御するための基準となるシフトパルスを生成するシフトレジスタ部、
前記シフトレジスタ部から出力されたシフトパルスを共通に使用して、当該シフトパルスと前記ズレ量を規定する前記ｐ型トランジスタ用の制御パルスとの間でゲート処理することで前記ｐ型トランジスタをオン／オフ制御するための第１の書込駆動パルスを生成する第１の出力ゲート部、および前記シフトパルスと前記ズレ量を規定する前記ｎ型トランジスタ用の制御パルスとの間でゲート処理することで前記ｎ型トランジスタをオン／オフ制御するための第２の書込駆動パルスを生成する第２の出力ゲート部
を有することを特徴とする請求項１に記載の表示装置。
【請求項４】
前記制御部は、駆動電流を前記電気光学素子に流すために使用される第１電位および前記第１電位とは異なる第２電位を切り替えて前記駆動トランジスタの電源供給端に供給する駆動走査部をさらに有し、
前記水平駆動部は、基準電位と信号電位で切り替わる映像信号を前記サンプリングトランジスタの信号入力端に供給するものであり、
前記駆動信号一定化回路は、前記書込走査部、前記水平駆動部、および前記駆動走査部の制御の元で、前記第１電位に対応する電圧が前記駆動トランジスタの前記電源供給端に供給されかつ映像信号における基準電位が前記サンプリングトランジスタの信号入力端に供給されている時間帯で前記サンプリングトランジスタを導通させることで前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持させる閾値補正機能を実現するように構成されたものである
ことを特徴とする請求項１に記載の表示装置。
【請求項５】
前記駆動信号一定化回路は、前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持させる閾値補正機能と、閾値補正動作の後に、前記サンプリングトランジスタを導通させることで前記保持容量に信号振幅に応じた情報を書き込む際、前記移動度補正機能を実現するように構成されたものである
ことを特徴とする請求項１に記載の表示装置。
【請求項６】
前記駆動信号一定化回路は、前記保持容量が前記駆動トランジスタの制御入力端と前記駆動電流出力端の間に接続されることでブートストラップ機能を実現するように構成されたものである
ことを特徴とする請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学素子（表示素子や発光素子とも称される）を具備する画素回路（画素とも称される）を有する表示装置に関する。より詳細には、駆動信号の大小によって輝度が変化する電流駆動型の電気光学素子を表示素子として有し、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれる表示装置に関する。
【背景技術】
【０００２】
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【０００３】
有機ＥＬ素子は下部電極と上部電極との間に有機正孔輸送層や有機発光層を積層させてなる有機薄膜（有機層）を設けてなり、有機薄膜に電界をかけると発光する現象を利用した電気光学素子であり、有機ＥＬ素子を流れる電流値を制御することで発色の階調を得ている。
【０００４】
有機ＥＬ素子は比較的低い印加電圧（たとえば１０Ｖ以下）で駆動できるため低消費電力である。また有機ＥＬ素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度は非常に高速である（たとえば数μｓ程度）ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機ＥＬ素子を用いた平面自発光型の表示装置の開発が近年盛んになっている。
【０００５】
ところで、液晶表示素子を用いた液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
【０００６】
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
【０００７】
ここで、画素回路内の電気光学素子を発光させる際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタ（サンプリングトランジスタと称する）で駆動トランジスタのゲート端（制御入力端子）に設けられた保持容量（画素容量とも称する）に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。
【０００８】
電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機ＥＬ素子などの電流駆動型の素子を用いる有機ＥＬ表示装置では、保持容量に取り込んだ入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子などに供給する。
【０００９】
有機ＥＬ素子を代表例とする電流駆動型の電気光学素子では、駆動電流値が異なると発光輝度も異なる。よって、安定した輝度で発光させるためには、安定した駆動電流を電気光学素子に供給することが肝要となる。たとえば、有機ＥＬ素子に駆動電流を供給する駆動方式としては、定電流駆動方式と定電圧駆動方式とに大別できる（周知の技術であるので、ここでは公知文献の提示はしない）。
【００１０】
有機ＥＬ素子の電圧−電流特性は傾きの大きい特性を有するので、定電圧駆動を行なうと、僅かな電圧のばらつきや素子特性のばらつきが大きな電流のばらつきを生じ大きな輝度ばらつきをもたらす。よって、一般的には、駆動トランジスタを飽和領域で使用する定電流駆動が用いられる。もちろん、定電流駆動でも、電流変動があれば輝度ばらつきを招くが、小さな電流ばらつきであれば小さな輝度ばらつきしか生じない。
【００１１】
逆に言えば、定電流駆動方式であっても、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて保持容量に書き込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。
【００１２】
ところが、プロセス変動により電気光学素子を駆動する能動素子（駆動トランジスタ）の閾値電圧や移動度がばらついてしまう。また、有機ＥＬ素子などの電気光学素子の特性が経時的に変動する。このような駆動用の能動素子の特性ばらつきや電気光学素子の特性変動があると、定電流駆動方式であっても、発光輝度に影響を与えてしまう。
【００１３】
このため、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組みが種々検討されている。
【００１４】
【特許文献１】特開２００６−２１５２１３号公報
【００１５】
たとえば、特許文献１に記載の仕組みでは、有機ＥＬ素子用の画素回路として、駆動トランジスタの閾値電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための閾値補正機能や、駆動トランジスタの移動度にばらつきや経時変化があった場合でも駆動電流を一定にするための移動度補正機能や、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするためのブートストラップ機能が提案されている。
【００１６】
これら閾値補正機能や移動度補正機能などを実現するには、サンプリングトランジスタあるいは閾値補正用や移動度補正用に追加する各トランジスタをパルス信号によって所定のタイミングでオンオフさせることが必要となる。
【００１７】
なお、閾値補正動作や信号書込みや移動度補正動作を実現するに当たっては、画素回路の構成や駆動タイミングとして様々な仕組みが考えられており、閾値補正期間や信号書込み期間や移動度補正期間は、１つのトランジスタのオン期間もしくはオフ期間のみで決定される場合もあれば、２つのトランジスタのオン期間同士もしくはオフ期間同士あるいはオン期間とオフ期間の各重なり期間で決定される場合もある。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
ここで、閾値補正機能や、信号書込み機能や、移動度補正機能や、ブートストラップ機能を働かせるためには、各種のトランジスタをオン／オフ制御する必要があり、そのために各種の走査線を画素アレイ部に縦方向や横方向に形成する必要がある。
【００１９】
各走査線には、同一列もしくは同一行の画素回路を構成するトランジスタが接続される。このため、トランジスタを制御する各走査線は長くなるし、同一列もしくは同一行の同機能のトランジスタが同一の走査線に接続されることで負荷が大きくなるし、寄生容量も大きくなる。そしてこれらの影響のために駆動信号の鈍りが生じ、その鈍りは、同一列もしくは同一行の他画素に供給される信号の影響を受けることもある。
【００２０】
同一列もしくは同一行の他画素に供給される信号の影響を受け、駆動信号の鈍りにばらつきが生じると、画素位置によって駆動条件が異なり駆動電流に影響を与え、表示画面上にノイズ（輝度むらやカラー表示の場合は色むら）となって現われてしまう。どのような場合に駆動信号の鈍りが問題となるかは、回路構成を要因とする走査線の種類が何であるのかや駆動方式にも関係すると考えられる。全ての走査線において必ず問題が生じると言うことにはならないと考えられる。本願においては、サンプリングトランジスタをオン／オフ制御するための書込走査線の波形鈍りが同一行の他の画素（サンプリングトランジス）への信号レベルの影響を受けてばらつくことに起因して表示むらを発生させてしまうことに着目する。
【００２１】
また、特許文献１に記載の仕組みでは、補正用の電位を供給する配線と、補正用のスイッチングトランジスタと、それを駆動するスイッチング用のパルスが必要であり、駆動トランジスタおよびサンプリングトランジスタを含めると５つのトランジスタを使用する５ＴＲ駆動の構成を採っており、画素回路の構成が複雑である。画素回路の構成要素が多いことから、表示装置の高精細化の妨げとなる。その結果、５ＴＲ駆動の構成では、携帯機器（モバイル機器）などの小型の電子機器で用いられる表示装置への適用が困難になる。
【００２２】
このため、画素回路の簡素化を図りつつ、トランジスタの各端子に形成される容量に起因する画質に与える影響（輝度むらや色むら）を抑制する仕組みの開発要求がある。この際には、容量を起因とする画質に与える影響を防止するとともに、画素回路の簡素化に伴って、５ＴＲ駆動の構成では生じていない問題が新たに発生することがないようにすることも考慮されるべきである。
【００２３】
本発明は、上記事情に鑑みてなされたもので、先ず、サンプリングトランジスタをオン／オフ制御するための書込走査線の波形鈍りが同一行の他のサンプリングトランジスへ供給される信号振幅レベルの影響を受けてばらつき画質に影響を与える現象（輝度むらや色むら：たとえば黒ウインドウ表示時の横クロストーク）を緩和し、表示特性の向上を図ることのできる仕組みを提供することを目的とする。
【００２４】
さらに好ましくは、画素回路の簡素化により表示装置の高精細化を可能にする仕組みを提供することを目的とする。
【００２５】
また、画素回路の簡素化に当たっては、好ましくは、駆動トランジスタや電気光学素子の特性ばらつきによる輝度変化を抑制することの可能な仕組みを提供することを目的とする。
【課題を解決するための手段】
【００２６】
本発明に係る表示装置の一形態は、駆動電流を生成する駆動トランジスタ、映像信号の信号振幅に応じた情報を保持する保持容量、駆動トランジスタの出力端側に配置された電気光学素子、および保持容量に信号振幅に応じた情報を書き込むサンプリングトランジスタを具備し、保持容量に保持された情報に基づく駆動電流を駆動トランジスタで生成して電気光学素子に流すことで電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部を備える。
【００２７】
また、当該表示装置は、サンプリングトランジスタを順次制御することで画素回路を走査して保持容量に映像信号の信号振幅に応じた情報を書き込むための書込走査パルスを同一行のサンプリングトランジスタの制御入力端に共通に供給する書込走査部、書込走査部での走査に合わせて映像信号を同一列のサンプリングトランジスタの信号入力端に共通に供給する水平駆動部を具備し、各信号のタイミング制御により前記駆動電流を一定に維持する駆動信号一定化回路が機能するように構成された制御部を備える。駆動信号一定化回路は、制御部の制御の元で、駆動トランジスタの移動度に対する補正分を保持容量に書き込まれる信号に加える。
【００２８】
ここで、詳細は後述するが、移動度補正を行なうとき、サンプリングトランジスタの制御線（書込走査線）の波形鈍りは同一行の他のサンプリングトランジスタに供給される信号振幅レベルの影響を受けてばらつき、そのために同一の信号振幅レベルであっても移動度補正期間がばらついてしまい、輝度むらや色むらを発生すると言うことが分った。
【００２９】
そこで、本発明に係る表示装置の一形態における特徴的な事項として、先ず、画素回路を構成するサンプリングトランジスタは、ｐ型トランジスタとｎ型トランジスタがトランスファーゲートを構成するように並列接続されているものとする。つまり、先ず、サンプリングトランジスタをＣＭＯＳ化する。
【００３０】
そして、書込走査部は、サンプリングトランジスタの制御線（書込走査線）の波形鈍りが同一行の他の画素への信号レベルの影響を受けてばらつく場合であっても、同一の信号レベルの各移動度補正期間にはその影響が現われないように、移動度補正期間においては、ＣＭＯＳ化した各サンプリングトランジスタのオン／オフタイミングが所定の位相差を持つように制御する。ＣＭＯＳ化した各サンプリングトランジスタのオン／オフタイミングが位相差を持つように制御することで、ｐ型トランジスタおよびｎ型トランジスタの何れか先にオンする方で移動度補正期間の開始タイミングを規定でき、また、ｐ型トランジスタおよびｎ型トランジスタの何れか後にオフする方で移動度補正期間の終了タイミングを規定できる。
【００３１】
よって、書込走査線の波形鈍りが同一行の他のサンプリングトランジスタに供給される信号振幅レベルの影響を受けてばらつく場合であっても、オン時に信号振幅レベルによる波形鈍りの影響の小さい方を先にオンさせるとオン時にはその影響が緩和されるし、同様に、オフ時に信号振幅レベルによる波形鈍りの影響の小さい方を後にオフさせるとオフ時にはその影響が緩和される。
【００３２】
そこで、書込走査部は、具体的には、移動度補正動作の開始において同一行の各サンプリングトランジスタを構成するｐ型トランジスタとｎ型トランジスタに供給される各信号電位に対する各オンタイミングのズレ量の小さい方が先にオンするように制御する、および／または、移動度補正動作の終了において同一行の各サンプリングトランジスタを構成するｐ型トランジスタとｎ型トランジスタに供給される各信号電位に対する各オフタイミングのズレ量の小さい方が後にオフするように制御する。要するに、ｐ型トランジスタとｎ型トランジスタの内、同一行の他の画素の信号振幅レベルによる波形鈍りの影響の少ない方を、先にオンし、および／または、後にオフする、と言うことである。移動度補正の動作期間がサンプリングトランジスタがオンしてからオフするまでの期間で規定される場合には、オン側とオフ側の双方について前記のズレ量に関する条件を満たすように制御するのが好ましい。
【００３３】
たとえば、駆動トランジスタをｎ型トランジスタとしソース側と低電位側（たとえば接地側）に電気光学素子を配置する場合、電圧レベルが高い方が信号振幅レベルの大きい方となる。この場合、書込走査線の電位変化に着目したとき、白表示時には同一行の黒表示画素の影響を受けるが、ｎ型トランジスタのオンはその影響が大きくｐ型トランジスタのオンはその影響が小さいし、ｐ型トランジスタのオフはその影響が大きくｎ型トランジスタのオフはその影響が小さい。よって、移動度補正動作の開始においてｐ型トランジスタのオンのタイミングの方がｎ型トランジスタのオンのタイミングよりも早く、および／または、移動度補正動作の終了において、ｎ型トランジスタのオフのタイミングの方がｐ型トランジスタのオフのタイミングよりも遅いようにすれば、移動度補正期間は、ｐ型トランジスタがオンしてからｎ型トランジスタがオフするまでとなり、白表示時の移動度補正期間は、同一行の黒表示画素の影響が緩和される。
【００３４】
また、駆動トランジスタをｐ型トランジスタとしソース側と高電位側に電気光学素子を配置する場合、電圧レベルが低い方が信号振幅レベルの大きい方となる。この場合、書込走査線の電位変化に着目したとき、白表示時には同一行の黒表示画素の影響を受けるが、ｐ型トランジスタのオンはその影響が大きくｎ型トランジスタのオンはその影響が小さいし、ｎ型トランジスタのオフはその影響が大きくｐ型トランジスタのオフはその影響が小さい。よって、移動度補正動作の開始においてｎ型トランジスタのオンのタイミングの方がｐ型トランジスタのオンのタイミングよりも早く、および／または、移動度補正動作の終了において、ｐ型トランジスタのオフのタイミングの方がｎ型トランジスタのオフのタイミングよりも遅いようにすれば、移動度補正期間は、ｎ型トランジスタがオンしてからｐ型トランジスタがオフするまでとなり、白表示時の移動度補正期間は、同一行の黒表示画素の影響が緩和される。
【発明の効果】
【００３５】
本発明の一形態によれば、サンプリングトランジスタをｐ型とｎ型とを並列接続してＣＭＯＳ化し、その各サンプリングトランジスタを、移動度補正期間においてはオン／オフタイミングが前述のような所定の位相差を持つように制御するので、同一行の他画素への信号振幅レベルに関わらず、書込走査パルスの波形鈍りが移動度補正期間に与える影響を緩和でき、表示むらを緩和できる。
【００３６】
ここで、閾値補正機能およびそれに先立つ閾値補正準備機能（初期化機能）や移動度補正機能を実現するに当たって、駆動トランジスタの電源供給端を第１電位と第２電位と間で遷移させる、つまり電源電圧をスイッチングパルスとして使用することが有効に機能する。すなわち、閾値補正機能や移動度補正機能を組み込むため、各画素回路の駆動トランジスタに供給する電源電圧をスイッチングパルスとして使用すると、補正用のスイッチングトランジスタやその制御入力端を制御する走査線が不要になる。
【００３７】
結果として、２ＴＲ駆動の構成をベースとしてサンプリングトランジスタをＣＭＯＳ化し、各トランジスタの駆動タイミングなどの変形を加えるだけでよく、画素回路の構成素子数と配線本数が大幅に削減でき、画素アレイ部を縮小することができ、表示装置の高精細化を達成し易くなる。画素回路の簡素化を図りつつ、移動度補正期間において、ＣＭＯＳ化した各サンプリングトランジスタを所定の位相差を持ってオン／オフ制御することで、書込走査線の波形鈍りが同一行の他の画素の信号レベルの影響を受けてばらつくことに起因した表示むらの問題を防止することができる。素子数や配線数が少ないため高精細化に適しており、高精細の表示が求められる小型の表示装置を容易に実現できる。
【発明を実施するための最良の形態】
【００３８】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００３９】
＜表示装置の全体概要＞
図１は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子（電気光学素子、発光素子）として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に説明する。
【００４０】
なお、以下においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する表示素子の全てに、後述する全ての実施形態が同様に適用できる。
【００４１】
図１に示すように、有機ＥＬ表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路（画素とも称される）Ｐが表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置された表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００と、映像信号処理部３００を備えている。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。
【００４２】
製品形態としては、図示のように、表示パネル部１００、駆動信号生成部２００、および映像信号処理部３００の全てを備えたモジュール（複合部品）形態の有機ＥＬ表示装置１として提供されることに限らず、たとえば、表示パネル部１００のみで有機ＥＬ表示装置１として提供することも可能である。また、このような有機ＥＬ表示装置１は、半導体メモリやミニディスク（ＭＤ）やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤーやその他の電子機器の表示部に利用される。
【００４３】
表示パネル部１００は、基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２と、画素回路Ｐを垂直方向に走査する垂直駆動部１０３と、画素回路Ｐを水平方向に走査する水平駆動部（水平セレクタあるいはデータ線駆動部とも称される）１０６と、外部接続用の端子部（パッド部）１０８などが集積形成されている。すなわち、垂直駆動部１０３や水平駆動部１０６などの周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に形成された構成となっている。
【００４４】
垂直駆動部１０３としては、たとえば、書込走査部（ライトスキャナＷＳ；Write Scan）１０４や電源供給能力を有する電源スキャナとして機能する駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５を有する。垂直駆動部１０３と水平駆動部１０６とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部１０９が構成される。
【００４５】
図示した垂直駆動部１０３および対応する走査線の構成は、画素回路Ｐが後述する本実施形態の２ＴＲ構成の場合に適合させて示したものであるが、画素回路Ｐの構成によっては、その他の走査部が設けられることもある。
【００４６】
画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から書込走査部１０４および駆動走査部１０５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。
【００４７】
端子部１０８には、有機ＥＬ表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。カラー表示対応の場合には、色別（本例ではＲ（赤），Ｇ（緑），Ｂ（青）の３原色）の映像信号Ｖsig_Ｒ，Ｇ，Ｂが供給される。
【００４８】
一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWSなど必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。
【００４９】
端子部１０８の各端子は、配線１９９を介して、垂直駆動部１０３や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。
【００５０】
画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。
【００５１】
たとえば、画素アレイ部１０２には、垂直走査側の各走査線（書込走査線１０４WSおよび電源供給線１０５DSL ）と水平走査側の走査線である映像信号線（データ線）１０６HSが形成されている。垂直走査と水平走査の各走査線の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。
【００５２】
具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって電源駆動パルスDSL で駆動されるｎ行分の電源供給線１０５DSL_1 〜１０５DSL_n が画素行ごとに配線される。
【００５３】
書込走査部１０４および駆動走査部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づき、書込走査線１０４WSおよび電源供給線１０５DSL を介して各画素回路Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づき、選択された画素回路Ｐに対し映像信号線１０６HSを介して映像信号Ｖsig の内の所定電位をサンプリングして保持容量に書き込ませる。
【００５４】
本実施形態の有機ＥＬ表示装置１においては、線順次駆動や面順次駆動あるいはその他の方式での駆動が可能になっており、たとえば、垂直駆動部１０３の書込走査部１０４および駆動走査部１０５は行単位で画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号を、１水平ライン分を同時に、画素アレイ部１０２に書き込む。
【００５５】
水平駆動部１０６は、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３によって選択された行の１ライン分の全ての画素回路Ｐに同時に書き込むべく、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせる。
【００５６】
垂直駆動部１０３の各部は、論理ゲートの組合せ（ラッチも含む）によって構成され、画素アレイ部１０２の各画素回路Ｐを行単位で選択する。なお、図１では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３を配置する構成を示しているが、画素アレイ部１０２を挟んで左右両側に垂直駆動部１０３を配置する構成を採ることも可能である。同様に、図１では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることも可能である。
【００５７】
＜画素回路＞
図２は、図１に示した有機ＥＬ表示装置１を構成する本実施形態の画素回路Ｐに対する第１比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。図３は、本実施形態の画素回路Ｐに対する第２比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。図４は有機ＥＬ素子や駆動トランジスタの動作点を説明する図である。図４Ａは、有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流Ｉdsに与える影響を説明する図である。
【００５８】
図５は、本実施形態の画素回路Ｐに対する第３比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。後述する本実施形態の画素回路ＰにおけるＥＬ駆動回路は、第３比較例の画素回路Ｐにおける少なくとも保持容量１２０と駆動トランジスタ１２１を具備したＥＬ駆動回路をベースとする。そういった意味では、第３比較例の画素回路Ｐは、事実上、本実施形態の画素回路ＰのＥＬ駆動回路と同様の回路構造を持つと言っても過言ではない。
【００５９】
＜比較例の画素回路：第１例＞
図２に示すように、第１比較例の画素回路Ｐは、基本的にｐ型の薄膜電界効果トランジスタ（ＴＦＴ）でドライブトランジスタが構成されている点に特徴を有する。また、ドライブトランジスタの他に走査用に２つのトランジスタを使用した３Ｔｒ駆動の構成を採っている。
【００６０】
具体的には、第１比較例の画素回路Ｐは、ｐ型の駆動トランジスタ１２１、アクティブＬの駆動パルスが供給されるｐ型の発光制御トランジスタ１２２、アクティブＨの駆動パルスが供給されるｎ型トランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７、および保持容量（画素容量とも称される）１２０を有する。なお、最も単純な回路として、発光制御トランジスタ１２２を取り外した２Ｔｒ駆動の構成を採ることもできる。この場合、有機ＥＬ表示装置１としては駆動走査部１０５を取り外した構成を採る。
【００６１】
駆動トランジスタ１２１は、制御入力端子であるゲート端に供給される電位に応じた駆動電流を有機ＥＬ素子１２７に供給するようになっている。一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表わしている。なお、有機ＥＬ素子１２７には、寄生容量Ｃelが存在する。図では、寄生容量Ｃelを有機ＥＬ素子１２７と並列に示す。
【００６２】
サンプリングトランジスタ１２５は、駆動トランジスタ１２１のゲート端（制御入力端子）側に設けられたスイッチングトランジスタであり、また、発光制御トランジスタ１２２もスイッチングトランジスタである。なお、一般的には、サンプリングトランジスタ１２５はアクティブＬの駆動パルスが供給されるｐ型に置き換えることもできる。発光制御トランジスタ１２２はアクティブＨの駆動パルスが供給されるｎ型に置き換えることもできる。
【００６３】
画素回路Ｐは、垂直走査系統の走査線（書込走査線１０４WSおよび電源供給線１０５DSL ）と水平走査系統の走査線である映像信号線１０６HSの交差部に配されている。書込走査部１０４からの書込走査線１０４WSは、サンプリングトランジスタ１２５のゲート端に接続され、駆動走査部１０５からの駆動走査線１０５DSは発光制御トランジスタ１２２のゲート端に接続されている。
【００６４】
サンプリングトランジスタ１２５は、ソース端を信号入力端として映像信号線１０６HSに接続され、ドレイン端を信号出力端として駆動トランジスタ１２１のゲート端に接続され、その接続点と第２電源電位Ｖc2（たとえば正電源電圧、第１電源電位Ｖc1と同じでもよい）との間に保持容量１２０が設けられている。括弧書きで示すように、サンプリングトランジスタ１２５は、ソース端とドレイン端とを逆転させ、ドレイン端を信号入力端として映像信号線１０６HSに接続し、ソース端を信号出力端として駆動トランジスタ１２１のゲート端に接続することもできる。
【００６５】
駆動トランジスタ１２１、発光制御トランジスタ１２２、および有機ＥＬ素子１２７は、第１電源電位Ｖc1（たとえば正電源電圧）と基準電位の一例である接地電位GND の間で、この順に直列に接続されている。具体的には、駆動トランジスタ１２１は、ソース端が第１電源電位Ｖc1に接続され、ドレイン端が発光制御トランジスタ１２２のソース端に接続されている。発光制御トランジスタ１２２のドレイン端が、有機ＥＬ素子１２７のアノード端に接続され、有機ＥＬ素子１２７のカソード端が、全画素共通の配線（カソード共通配線１２７Ｋ）に接続されている。カソード共通配線１２７Ｋのカソード電位Ｖcathは、たとえば接地電位GND とされる。
【００６６】
図２に示した３Ｔｒ駆動や図示を割愛した２Ｔｒ駆動の何れにおいても、有機ＥＬ素子１２７は電流発光素子のため、有機ＥＬ素子１２７に流れる電流量をコントロールすることで発色の諧調を得る。このため、駆動トランジスタ１２１のゲート端への印加電圧を変化させ、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsを変化させることで、有機ＥＬ素子１２７に流れる電流値をコントロールする。この際には、映像信号線１０６HSから供給される映像信号Ｖsig の電位（映像信号線電位）を信号電位とする。なお、階調を示す信号振幅はＶinとする。
【００６７】
具体的には、まず書込走査部１０４からアクティブＨの書込駆動パルスWSを供給して書込走査線１０４WSを選択状態とし、水平駆動部１０６から映像信号線１０６HSに信号電位を印加すると、ｎ型トランジスタ１２５が導通して、信号電位が駆動トランジスタ１２１のゲート端の電位となり、信号振幅Ｖinに対応する情報が保持容量１２０に書き込まれる。
【００６８】
続いて、書込駆動パルスWSをインアクティブ（本例ではＬレベル）にして書込走査線１０４WSを非選択状態とすると、映像信号線１０６HSと駆動トランジスタ１２１とは電気的に切り離されるが、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは保持容量１２０によって、原理的には、安定に保持される。
【００６９】
続いて、駆動走査部１０５からアクティブＬの走査駆動パルスDSを供給して駆動走査線１０５DSを選択状態にすると、ｐ型の発光制御トランジスタ１２２が導通し、第１電源電位Ｖc1から接地電位GND に向かって駆動電流が駆動トランジスタ１２１、発光制御トランジスタ１２２、および有機ＥＬ素子１２７を流れる。
【００７０】
次に、走査駆動パルスDSをインアクティブ（本例ではＨレベル）にして駆動走査線１０５DSを非選択状態とすると、発光制御トランジスタ１２２がオフし、駆動電流は流れなくなる。発光制御トランジスタ１２２は、１フィールド期間に占める有機ＥＬ素子１２７の発光時間（デューティ）を制御するために挿入されたものであり、先にも述べたことから推測されるように、画素回路Ｐとしては、当該発光制御トランジスタ１２２を備えていることは必須ではない。
【００７１】
駆動トランジスタ１２１および有機ＥＬ素子１２７に流れる電流は、保持容量１２０に保持されている駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに応じた値となり、有機ＥＬ素子１２７はその電流値に応じた輝度で発光し続ける。
【００７２】
このように、書込走査線１０４WSを選択して映像信号線１０６HSに与えられた映像信号Ｖsig を画素回路Ｐの内部に伝える動作を、「書込み」あるいは「サンプリング」と呼ぶ。一度信号の書込みを行なえば、次に書き換えられるまでの間、有機ＥＬ素子１２７は一定の輝度で発光を続ける。
【００７３】
第１比較例の画素回路Ｐでは、駆動トランジスタ１２１のゲート端に供給する印加電圧を信号振幅Ｖinに応じて変化させることで、ＥＬ有機ＥＬ素子１２７に流れる電流値を制御している。このとき、ｐ型の駆動トランジスタ１２１のソース端は第１電源電位Ｖc1に接続されており、この駆動トランジスタ１２１は常に飽和領域で動作している。
【００７４】
＜比較例の画素回路：第２例＞
次に、本実施形態の画素回路Ｐの特徴を説明する上での比較例として、図３に示す第２比較例の画素回路Ｐについて説明する。第２比較例の画素回路Ｐを画素アレイ部１０２に備える有機ＥＬ表示装置１を第２比較例の有機ＥＬ表示装置１と称する。
【００７５】
第２比較例（後述する本実施形態も同様）の画素回路Ｐは、基本的にｎ型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点に特徴を有する。ｐ型ではなく、ｎ型で各トランジスタを構成することができれば、トランジスタ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となり、このような構成の画素回路Ｐの開発が期待される。
【００７６】
第２比較例の画素回路Ｐは、基本的にｎ型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点で後述する本実施形態と同じであるが、有機ＥＬ素子１２７や駆動トランジスタ１２１の特性変動（ばらつきや経時変化）による駆動電流Ｉdsに与える影響を防ぐための駆動信号一定化回路が設けられていない。
【００７７】
具体的には、第２比較例の画素回路Ｐは、第１比較例の画素回路Ｐにおけるｐ型の駆動トランジスタ１２１を単純にｎ型の駆動トランジスタ１２１に置き換え、そのソース端側に発光制御トランジスタ１２２や有機ＥＬ素子１２７を配置したものである。なお、発光制御トランジスタ１２２もｎ型に置き換えている。もちろん、最も単純な回路として、発光制御トランジスタ１２２を取り外した２Ｔｒ駆動の構成を採ることもできる。
【００７８】
第２比較例の画素回路Ｐでは、発光制御トランジスタを設けるか否かに関わらず、有機ＥＬ素子１２７を駆動するときには、駆動トランジスタ１２１のドレイン端側が第１電源電位Ｖc1に接続され、ソース端が有機ＥＬ素子１２７のアノード端側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。
【００７９】
＜電気光学素子のＩel−Ｖel特性との関係＞
一般的に、図４に示すように、駆動トランジスタ１２１はドレイン・ソース間電圧に関わらず駆動電流Ｉdsが一定となる飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅（ゲート幅）をＷ、チャネル長（ゲート長）をＬ、ゲート容量（単位面積当たりのゲート酸化膜容量）をＣox、トランジスタの閾値電圧をＶthとすると、駆動トランジスタ１２１は下記の式（１）に示した値を持つ定電流源となっている。なお、“＾”はべき乗を示す。式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御され定電流源として動作する。
【００８０】
【数１】
2010008522.tif 000003
【００８１】
ところが、一般的に有機ＥＬ素子を始めとする電流駆動型の発光素子のＩ−Ｖ特性は、図４Ａ（１）に示すように時間が経過すると変化する。図４Ａ（１）に示す有機ＥＬ素子で代表される電流駆動型の発光素子の電流−電圧（Ｉel−Ｖel）特性において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。
【００８２】
たとえば、発光素子の一例である有機ＥＬ素子１２７に発光電流Ｉelが流れるとき、そのアノード・カソード間電圧Ｖelは一意的に決定される。ところが、図４Ａ（１）に示すように、発光期間中では、有機ＥＬ素子１２７のアノード端は駆動トランジスタ１２１のドレイン・ソース間電流Ｉds（＝駆動電流Ｉds）で決定される発光電流Ｉelが流れ、それによって有機ＥＬ素子１２７のアノード・カソード間電圧Ｖel分だけ上昇する。
【００８３】
図２に示した第１比較例の画素回路Ｐは、この有機ＥＬ素子１２７のアノード・カソード間電圧Ｖel分の上昇の影響は駆動トランジスタ１２１のドレイン端側に現れるが、駆動トランジスタ１２１が飽和領域で動作する定電流駆動であるため、有機ＥＬ素子１２７には定電流Ｉdsが流れ続け、有機ＥＬ素子１２７のＩel−Ｖel特性が変化してもその発光輝度が経時変化することはない。
【００８４】
駆動トランジスタ１２１と発光制御トランジスタ１２２と保持容量１２０とサンプリングトランジスタ１２５とを備え、図２に示した接続態様とされた画素回路Ｐの構成にて、電気光学素子の一例である有機ＥＬ素子１２７の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路が構成されるようになっているのである。つまり、画素回路Ｐを映像信号Ｖsig で駆動するとき、ｐ型の駆動トランジスタ１２１のソース端は第１電源電位Ｖc1に接続されており、常に飽和領域で動作するように設計されているので、式（１）に示した値を持つ定電流源となる。
【００８５】
また、第１比較例の画素回路Ｐにおいては、有機ＥＬ素子１２７のＩel−Ｖel特性の経時変化（図４Ａ（１））とともに、駆動トランジスタ１２１のドレイン端の電圧が変化してゆくが、駆動トランジスタ１２１は、保持容量１２０のブートストラップ機能によってゲート・ソース間電圧Ｖgsが原理的には一定に保持されるため、駆動トランジスタ１２１は定電流源として動作し、その結果、有機ＥＬ素子１２７には一定量の電流が流れ、有機ＥＬ素子１２７を一定の輝度で発光させることができ、発光輝度は変化しない。
【００８６】
第２比較例の画素回路Ｐでも、駆動トランジスタ１２１のソース端の電位（ソース電位Ｖｓ）は、駆動トランジスタ１２１と有機ＥＬ素子１２７との動作点で決まるし、駆動トランジスタ１２１は飽和領域で駆動されるので、動作点のソース電圧に対応したゲート・ソース間電圧Ｖgsに関し、前述の式（１）に規定された電流値の駆動電流Ｉdsを流す。
【００８７】
ところが、第１比較例の画素回路Ｐのｐ型の駆動トランジスタ１２１をｎ型に変更した単純な回路（第２比較例の画素回路Ｐ）では、ソース端が有機ＥＬ素子１２７側に接続されてしまう。その結果、前述の図４Ａ（１）に示したように経時変化する有機ＥＬ素子１２７のＩel−Ｖel特性により、同じ発光電流Ｉelに対するアノード・カソード間電圧ＶelがＶel1 からＶel2 へと変化することで、駆動トランジスタ１２１の動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまう。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。特性式（１）から明らかなように、ゲート・ソース間電圧Ｖgsが変動すると、たとえゲート電位Ｖｇが一定であっても駆動電流Ｉdsが変動し、同時に有機ＥＬ素子１２７に流れる電流値（発光電流Ｉel）が変化し、発光輝度は変化してしまうことになる。
【００８８】
このように第２比較例の画素回路Ｐでは、発光素子の一例である有機ＥＬ素子１２７のＩel−Ｖel特性の経時変動による有機ＥＬ素子１２７のアノード電位変動が、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの変動となって現れ、ドレイン電流（駆動電流Ｉds）の変動を引き起こす。この原因による駆動電流Ｉdsの変動は画素回路Ｐごとの発光輝度のばらつきや経時変動となって現れ、画質の劣化が起きる。
【００８９】
これに対して、詳細は後述するが、ｎ型の駆動トランジスタ１２１を使用する場合においても、駆動トランジスタ１２１のソース端の電位Ｖｓの変動にゲート端の電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとすることで、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまり駆動トランジスタ１２１のソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることができる。これにより、画面輝度の均一性（ユニフォーミティ）を確保できる。ブートストラップ機能により、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。
【００９０】
もちろん、このブートストラップ機能は、発光開始時点で、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それによってアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。
【００９１】
＜駆動トランジスタのＶgs−Ｉds特性との関係＞
また、第１および第２比較例では、駆動トランジスタ１２１の特性については特に問題視していなかったが、画素ごとに駆動トランジスタ１２１の特性が異なると、その影響が駆動トランジスタ１２１に流れる駆動電流Ｉdsに影響を及ぼす。一例としては、式（１）から分かるように、移動度μや閾値電圧Ｖthが画素によってばらついた場合や経時的に変化した場合、ゲート・ソース間電圧Ｖgsが同じであっても、駆動トランジスタ１２１に流れる駆動電流Ｉdsにばらつきや経時変化が生じ、有機ＥＬ素子１２７の発光輝度も画素ごとに変化してしまうことになる。
【００９２】
たとえば、駆動トランジスタ１２１の製造プロセスのばらつきにより、画素回路Ｐごとに閾値電圧Ｖthや移動度μなどの特性変動がある。駆動トランジスタ１２１を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ１２１に同一のゲート電位を与えても、画素回路Ｐごとにドレイン電流（駆動電流Ｉds）が変動し、発光輝度のばらつきになって現れる。
【００９３】
前述のように、駆動トランジスタ１２１が飽和領域で動作しているときのドレイン電流Ｉdsは、特性式（１）で表される。駆動トランジスタ１２１の閾値電圧ばらつきに着目した場合、特性式（１）から明らかなように、閾値電圧Ｖthが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、閾値電圧Ｖthのばらつきに対して何ら対策を施さないと、閾値電圧がＶth１のときＶgsに対応する駆動電流がＩds１となるのに対して、閾値電圧がＶth２のときの同じゲート電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。
【００９４】
また、駆動トランジスタ１２１の移動度ばらつきに着目した場合、特性式（１）から明らかなように、移動度μが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、移動度μのばらつきに対して何ら対策を施さないと、移動度がμ１のときゲート・ソース間電圧Ｖgsに対応する駆動電流がＩds１となるのに対して、移動度がμ２のときの同じゲート・ソース間電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。
【００９５】
このように、閾値電圧Ｖthや移動度μの違いでＶgs−Ｉds特性に大きな違いが出てしまうと、同じ信号振幅Ｖinを与えても、駆動電流Ｉdsすなわち発光輝度が異なってしまい、画面輝度の均一性が得られない。これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング（詳細は後述する）とすることで、それらの変動の影響を抑制でき、画面輝度の均一性を確保できる。
【００９６】
本実施形態で採用する閾値補正動作および移動度補正動作では、書込みゲインが１（理想値）であると仮定した場合、発光時のゲート・ソース間電圧Ｖgsが“Ｖin＋Ｖth−ΔＶ”で表されるようにすることで、ドレイン・ソース間電流Ｉdsが、閾値電圧Ｖthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Ｖthや移動度μが製造プロセスや経時により変動しても、駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。移動度補正時には、大きな移動度μ１に対しては移動度補正パラメータΔＶ１が大きくなるようにする一方、小さい移動度μ２に対しては移動度補正パラメータΔＶ２も小さくなるように負帰還をかけることになる。こう言った意味で、移動度補正パラメータΔＶを負帰還量ΔＶとも称する。
【００９７】
＜比較例の画素回路：第３例＞
図３に示す第２比較例の画素回路Ｐにおける有機ＥＬ素子１２７の経時変化による駆動電流変動を防ぐ回路（ブートストラップ回路）を搭載し、また駆動トランジスタ１２１の特性変動（閾値電圧ばらつきや移動度ばらつき）による駆動電流変動を防ぐ駆動方式を採用したのが本実施形態の画素回路Ｐにてベースとする図５に示す第３比較例の画素回路Ｐである。第３比較例の画素回路Ｐを画素アレイ部１０２に備える有機ＥＬ表示装置１を第３比較例の有機ＥＬ表示装置１と称する。
【００９８】
第３比較例の画素回路Ｐは、第２比較例の画素回路Ｐと同様に、ｎ型の駆動トランジスタ１２１を使用する。加えて、有機ＥＬ素子の経時変化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、すなわち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する駆動信号一定化回路を備えた点に特徴を有する。さらに、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする機能を備えた点に特徴を有する。
【００９９】
すなわち、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２ＴＲ駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン／オフタイミング（スイッチングタイミング）の設定により、有機ＥＬ素子１２７の経時変化や駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ点に特徴を有する。２ＴＲ駆動の構成であり、素子数や配線数が少ないため、高精細化が可能である。
【０１００】
図３に示した第２比較例に対しての構成上の大きな違いは、保持容量１２０の接続態様を変形して、有機ＥＬ素子１２７の経時変化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成する点にある。駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を抑制する方法としては、各トランジスタ１２１，１２５の駆動タイミングを工夫することで対処する。
【０１０１】
具体的には、第３比較例の画素回路Ｐは、保持容量１２０、ｎ型の駆動トランジスタ１２１、およびアクティブＨ（ハイ）の書込駆動パルスWSが供給されるｎ型トランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７を有する。
【０１０２】
駆動トランジスタ１２１のゲート端（ノードＮＤ１２２）とソース端との間に保持容量１２０が接続され、駆動トランジスタ１２１のソース端が直接に有機ＥＬ素子１２７のアノード端に接続されている。保持容量１２０は、ブートストラップ容量としても機能するようになっている。有機ＥＬ素子１２７のカソード端は、第１比較例や第２比較例と同様に、全画素共通のカソード共通配線１２７Ｋに接続され、カソード電位Ｖcath（たとえば接地電位GND ）が与えられる。
【０１０３】
駆動トランジスタ１２１のドレイン端は、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSL に接続されている。電源供給線１０５DSL は、この電源供給線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点に特徴を有する。
【０１０４】
具体的には、駆動走査部１０５は、駆動トランジスタ１２１のドレイン端に対して、それぞれ電源電圧に相当する高電圧側の第１電位Ｖccと低電圧側の第２電位Ｖssとを切り替えて供給する電源電圧切替回路を具備している。
【０１０５】
第２電位Ｖssとしては、映像信号線１０６HSにおける映像信号Ｖsig のオフセット電位Ｖofs （基準電位Ｖｏとも称する）より十分低い電位とする。具体的には、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動トランジスタ１２１の閾値電圧Ｖthより大きくなるように、電源供給線１０５DSL の低電位側の第２電位Ｖssを設定する。なお、オフセット電位Ｖofs は、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線１０６HSを予めプリチャージにしておくためにも利用する。
【０１０６】
サンプリングトランジスタ１２５は、ゲート端が書込走査部１０４からの書込走査線１０４WSに接続され、ドレイン端が映像信号線１０６HSに接続され、ソース端が駆動トランジスタ１２１のゲート端（ノードＮＤ１２２）に接続されている。そのゲート端には、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。
【０１０７】
サンプリングトランジスタ１２５は、ソース端とドレイン端とを逆転させた接続態様とすることもできる。また、サンプリングトランジスタ１２５としては、ディプレション型およびエンハンスメント型の何れをも使用できる。
【０１０８】
＜画素回路の動作：第３比較例＞
図６は、図５に示した第３比較例の画素回路Ｐに関する第３比較例（実質的に本実施形態と同様）の駆動タイミングの基本例を説明するタイミングチャートであり、線順次駆動の場合で示している。図６においては、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSL の電位変化、および映像信号線１０６HSの電位変化を表してある。また、これらの電位変化と並行に、１行分（図では１行目）について駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓの変化も表してある。
【０１０９】
映像信号Ｖsig を線順次駆動で画素回路Ｐに供給するようにしており、書込駆動パルスWS、電源駆動パルスDSL は、１行分を１組として、各信号のタイミング（特に位相関係）が行単位で独立に制御され、行が代わると１Ｈ（Ｈは水平走査期間）分シフトされる。
【０１１０】
以下では、説明や理解を容易にするため、特段の断りのない限り、書込みゲインが１（理想値）であると仮定して、保持容量１２０に信号振幅Ｖinの情報を、書き込む、保持する、あるいはサンプリングするなどと簡潔に記して説明する。書込みゲインが１未満の場合、保持容量１２０には信号振幅Ｖinの大きさそのものではなく、信号振幅Ｖinの大きさに対応するゲイン倍された情報が保持されることになる。
【０１１１】
因みに、信号振幅Ｖinに対応する保持容量１２０に書き込まれる情報の大きさの割合を、書込みゲインＧinput と称する。ここで、書込みゲインＧinput は、具体的には、電気回路的に保持容量１２０と並列に配置される寄生容量を含めた全容量Ｃ１と、電気回路的に保持容量１２０と直列に配置される全容量Ｃ２との容量直列回路において、信号振幅Ｖinを容量直列回路に供給したときに容量Ｃ１に配分される電荷量に関係する。式で表せば、ｇ＝Ｃ１／（Ｃ１＋Ｃ２）とすると、書込みゲインＧinput ＝Ｃ２／（Ｃ１＋Ｃ２）＝１−Ｃ１／（Ｃ１＋Ｃ２）＝１−ｇとなる。以下の説明において、“ｇ”が登場する記載は書込みゲインを考慮したものである。
【０１１２】
また、説明や理解を容易にするため、特段の断りのない限り、ブートストラップゲインが１（理想値）であると仮定して簡潔に記して説明する。因みに、駆動トランジスタ１２１のゲート・ソース間に保持容量１２０が設けられている場合に、ソース電位Ｖｓの上昇に対するゲート電位Ｖｇの上昇率をブートストラップゲイン（ブートストラップ動作能力）Ｇbst と称する。ここで、ブートストラップゲインＧbst は、具体的には、保持容量１２０の容量値Ｃｓ、駆動トランジスタ１２１のゲート・ソース間に形成される寄生容量Ｃ１２１gsの容量値Ｃgs、ゲート・ドレイン間に形成される寄生容量Ｃ１２１gdの容量値Ｃgd、およびサンプリングトランジスタ１２５のゲート・ソース間に形成される寄生容量Ｃ１２５gsの容量値Ｃwsに関係する。式で表せば、ブートストラップゲインＧbst ＝（Ｃｓ＋Ｃgs）／（Ｃｓ＋Ｃgs＋Ｃgd＋Ｃws）となる。
【０１１３】
また、第３比較例の駆動タイミングでは、映像信号Ｖsig が非有効期間であるオフセット電位Ｖofs にある期間を１水平期間の前半部とし、有効期間である信号電位（Ｖofs ＋Ｖin）にある期間を１水平期間の後半部とする。また、映像信号Ｖsig の有効期間と非有効期間を合わせた１水平期間ごとに、閾値補正動作を複数回（図では３回）に亘って繰り返すようにする。その各回の映像信号Ｖsig の有効期間と非有効期間の切替タイミング（ｔ１３Ｖ，ｔ１５Ｖ）、および書込駆動パルスWSのアクティブとインアクティブの切替タイミング（ｔ１３Ｗ，ｔ１５Ｗ）については、そのタイミングに、各回を“_ ”なしの参照子で示すことで区別する。
【０１１４】
第３比較例では、１水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すようにしているが、この繰返し動作は必須ではなく、１水平期間を処理サイクルとして、１回のみの閾値補正動作を実行するようにしてもよい。
【０１１５】
１水平期間が閾値補正動作の処理サイクルとなるのは、行ごとに、サンプリングトランジスタ１２５が信号振幅Ｖinの情報を保持容量１２０にサンプリングする前に、閾値補正動作に先立って、電源供給線１０５DSL の電位を第２電位Ｖssにセットし、また駆動トランジスタ１２１のゲートをオフセット電位Ｖofs にセットし、さらにソース電位を第２電位Ｖssにセットする初期化動作を経てから、電源供給線１０５DSL の電位が第１電位Ｖccにある状態でかつ映像信号線１０６HSがオフセット電位Ｖofs にある時間帯でサンプリングトランジスタ１２５を導通させて駆動トランジスタ１２１の閾値電圧Ｖthに対応する電圧を保持容量１２０に保持させようとする閾値補正動作を行なうからである。
【０１１６】
必然的に、閾値補正期間は、１水平期間よりも短くなってしまう。したがって、保持容量１２０の容量Ｃｓや第２電位Ｖssの大きさ関係やその他の要因で、この短い１回分の閾値補正動作期間では、閾値電圧Ｖthに対応する正確な電圧を保持容量１２０に保持仕切れないケースも起こり得る。第３比較例において、閾値補正動作を複数回実行するのは、この対処のためである。すなわち、信号振幅Ｖinの情報の保持容量１２０へのサンプリング（信号書込み）に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで、確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるのである。
【０１１７】
まず、有機ＥＬ素子１２７の発光期間Ｂでは、電源供給線１０５DSL が第１電位Ｖccであり、サンプリングトランジスタ１２５がオフした状態である。このとき、駆動トランジスタ１２１は飽和領域で動作するように設定されているため、有機ＥＬ素子１２７に流れる駆動電流Ｉdsは駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに応じて、式（１）に示される値をとる。
【０１１８】
次に、非発光期間に入ると、先ず放電期間Ｃでは、電源供給線１０５DSL を第２電位Ｖssに切り替える。このとき、第２電位Ｖssが有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電位Ｖcathの和よりも小さいとき、つまり“Ｖss＜ＶthEL＋Ｖcath”であれば、有機ＥＬ素子１２７は消光し、電源供給線１０５DSL が駆動トランジスタ１２１のソース側となる。このとき、有機ＥＬ素子１２７のアノードは第２電位Ｖssに充電される。
【０１１９】
さらに、初期化期間Ｄでは、映像信号線１０６HSがオフセット電位Ｖofs となったときにサンプリングトランジスタ１２５をオンして駆動トランジスタ１２１のゲート電位をオフセット電位Ｖofs とする。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは“Ｖofs −Ｖss”という値をとる。この“Ｖofs −Ｖss”が駆動トランジスタ１２１の閾値電圧Ｖthよりも大きくないと閾値補正動作を行なうことができないために、“Ｖofs −Ｖss＞Ｖth”とする必要がある。
【０１２０】
この後、第１閾値補正期間Ｅに入ると、電源供給線１０５DSL を再び第１電位Ｖccに切り替える。電源供給線１０５DSL （つまり駆動トランジスタ１２１への電源電圧）を第１電位Ｖccとすることで、有機ＥＬ素子１２７のアノードが駆動トランジスタ１２１のソースとなり駆動トランジスタ１２１から駆動電流Ｉdsが流れる。有機ＥＬ素子１２７の等価回路はダイオードと容量で表されるため、有機ＥＬ素子１２７のカソード電位Ｖcathに対するアノード電位をＶelとしたとき、“Ｖel≦Ｖcath＋ＶthEL”である限り、換言すれば、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０と有機ＥＬ素子１２７の寄生容量Ｃelを充電するために使われる。このとき、有機ＥＬ素子１２７のアノード電位Ｖelは時間とともに上昇してゆく。
【０１２１】
一定時間経過後、サンプリングトランジスタ１２５をオフする。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthよりも大きいと（つまり閾値補正が完了していないと）、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０を受電するように流れ続け、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは上昇してゆく。このとき、有機ＥＬ素子１２７には逆バイアスがかかっているため、有機ＥＬ素子１２７が発光することはない。
【０１２２】
さらに第２閾値補正期間Ｇに入ると、再び映像信号線１０６HSがオフセット電位Ｖofs となったときにサンプリングトランジスタ１２５をオンして駆動トランジスタ１２１のゲート電位をオフセット電位Ｖofs として、再度閾値補正動作を開始する。この動作を繰り返すことで、最終的に、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。このとき“Ｖel＝Ｖofs −Ｖth≦Ｖcath＋ＶthEL”となっている。
【０１２３】
閾値補正動作終了後（本例では第３閾値補正期間Ｉの後）は、サンプリングトランジスタ１２５をオフして書込み＆移動度補正準備期間Ｊに入る。映像信号線１０６HSが信号電位（Ｖofs ＋Ｖin）となったときに、サンプリングトランジスタ１２５を再度オンしてサンプリング期間＆移動度補正期間Ｋに入る。信号振幅Ｖinは階調に応じた値である。サンプリングトランジスタ１２５のゲート電位はサンプリングトランジスタ１２５をオンしているために信号電位（Ｖofs ＋Ｖin）となるが、駆動トランジスタ１２１のドレイン端は第１電位Ｖccであり駆動電流Ｉdsが流れるためソース電位Ｖｓは時間とともに上昇してゆく。図では、この上昇分をΔＶで示している。
【０１２４】
このとき、ソース電圧Ｖｓが有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電位Ｖcathの和を越えなければ、換言すると、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さければ、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０と有機ＥＬ素子１２７の寄生容量とＣelを充電するのに使用される。
【０１２５】
この時点では、駆動トランジスタ１２１の閾値補正動作は完了しているため、駆動トランジスタ１２１が流す電流は移動度μを反映したものとなる。具体的には、移動度μが大きいと、このときの電流量が大きく、ソースの上昇も早い。逆に移動度μが小さいと、電流量が小さく、ソースの上昇は遅くなる。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは移動度μを反映して小さくなり、一定時間経過後に完全に移動度μを補正するゲート・ソース間電圧Ｖgsとなる。
【０１２６】
この後には、発光期間Ｌに入り、サンプリングトランジスタ１２５をオフして書込みを終了し、有機ＥＬ素子１２７を発光させる。保持容量１２０によるブートストラップ効果により、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流し、有機ＥＬ素子１２７のアノード電位Ｖelは有機ＥＬ素子１２７に駆動電流Ｉdsという電流が流れる電圧Ｖｘまで上昇し、有機ＥＬ素子１２７は発光する。
【０１２７】
第３比較例の画素回路Ｐにおいても、有機ＥＬ素子１２７は発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため、ノードＮＤ１２１の電位（つまり駆動トランジスタ１２１のソース電位Ｖｓ）も変化する。しかしながら、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは保持容量１２０によるブートストラップ効果で一定値に保たれているので、有機ＥＬ素子１２７に流れる電流は変化しない。よって、有機ＥＬ素子１２７のＩ−Ｖ特性が劣化しても、有機ＥＬ素子１２７には一定電流（駆動電流Ｉds）が常に流れ続け、有機ＥＬ素子１２７の輝度が変化することはない。
【０１２８】
ここで、駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表した式（１）のＶgsに“Ｖin−ΔＶ＋Ｖth”を代入することで、式（２−１）のように表すことができる。因みに、書込みゲインを考慮したときには、式（１）のＶgsに“（１−ｇ）Ｖin−ΔＶ＋Ｖth”を代入することで、式（２−２）のように表すことができる。式（２−１）や式（２−２）（纏めて式（２）と称する）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。
【０１２９】
【数２】
2010008522.tif 000004
【０１３０】
この式（２）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは信号振幅Ｖin（詳しくは信号振幅Ｖinに対応して保持容量１２０に保持されるサンプリング電圧＝Ｖgs）によって決まる。換言すると、有機ＥＬ素子１２７は信号振幅Ｖinに応じた輝度で発光することになる。
【０１３１】
その際、保持容量１２０に保持される情報はソース電位Ｖｓの上昇分ΔＶで補正されている。上昇分ΔＶはちょうど式（２）の係数部に位置する移動度μの効果を打ち消すように働く。駆動トランジスタ１２１の移動度μに対する補正分ΔＶを保持容量１２０に書き込まれる信号に加えるのであるが、その方向は実際には負の方向であり、こう言った意味で、上昇分ΔＶは、移動度補正パラメータΔＶや負帰還量ΔＶとも称する。
【０１３２】
有機ＥＬ素子１２７に流れる駆動電流Ｉdsは、駆動トランジスタ１２１の閾値電圧Ｖthや移動度μの変動が相殺され、実質的に信号振幅Ｖinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthや移動度μに依存しないので、閾値電圧Ｖthや移動度μが製造プロセスによりばらついていたり経時変化があったりしても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。
【０１３３】
また、ｎ型の駆動トランジスタ１２１を使用する場合においても、駆動トランジスタ１２１のソース端の電位Ｖｓの変動にゲート端の電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとすることで、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまり駆動トランジスタ１２１のソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることができる。
【０１３４】
これにより、有機ＥＬ素子１２７の特性の経時変化の影響が緩和され、画面輝度の均一性を確保できる。駆動トランジスタ１２１のゲート・ソース間の保持容量１２０によるブートストラップ機能により、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。もちろん、ブートストラップ機能は、発光開始時点で、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それによってアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。
【０１３５】
このように、第３比較例の画素回路Ｐ（事実上、後述する本実施形態の画素回路Ｐも同様）およびそれを駆動する制御部１０９による駆動タイミングによれば、駆動トランジスタ１２１や有機ＥＬ素子１２７の特性変動（ばらつきや経時変動）があった場合でも、それらの変動分を補正することで、表示画面上にはその影響が現われず、輝度変化のない高品質な画像表示が可能になる。
【０１３６】
ところで、閾値補正機能や、信号書込み機能や、移動度補正機能や、ブートストラップ機能を働かせるためには、各種のトランジスタへの信号をスイッチング制御する必要がある。たとえば、図５に示した第３比較例の画素回路Ｐを図６に示した駆動タイミングのように制御するには、サンプリングトランジスタ１２５をオン／オフ制御したり、駆動トランジスタ１２１への電源供給を第１電位Ｖccと第２電位Ｖssでスイッチング制御したり、映像信号Ｖsig をオフセット電位Ｖofs と信号電位（Ｖofs ＋Ｖin）でスイッチング制御したりする必要がある。そのスイッチングタイミングにズレが生じると問題を引き起こす。以下では、サンプリング期間＆移動度補正期間Ｋに着目して、サンプリングトランジスタ１２５のゲート容量に起因するスイッチングタイミングのズレについて説明する。
【０１３７】
＜信号書込み期間や移動度補正期間の設定手法と駆動パルスの電位変化特性について＞
図６に示した駆動タイミングでは、映像信号線１０６HSの信号電位（以下映像線信号電位とも称する）の立上りもしくは書込走査線１０４WSの書込駆動パルスWSの遷移特性に傾斜をつけることで、移動度補正期間を映像線信号電位に自動的に追従させて、その最適化を図ることができる。移動度補正期間ｔは書込走査線１０４WSのパルス幅で決定され、さらに映像信号線１０６HSの電位によっても決定される。移動度補正パラメータΔＶは“ΔＶ＝Ｉds・ｔ／Ｃel”であり、この式は“ｔ＝Ｃel・ΔＶ／Ｉds”と変形することができる。これらの式から分かるように、図６の駆動タイミングでは、駆動トランジスタ１２１のドレイン・ソース間電流（駆動電流Ｉds）が大きい程、移動度補正パラメータΔＶは大きく、移動度補正期間ｔは短い。逆に、駆動トランジスタ１２１の駆動電流Ｉdsが小さい程、移動度補正パラメータΔＶは小さく、移動度補正期間ｔは長い。また、駆動トランジスタ１２１の移動度変動やばらつきに対する補正動作を映像信号サンプリング用の書込駆動パルスWSのパルス幅により調整することができる。
【０１３８】
移動度補正パラメータΔＶは駆動トランジスタ１２１の駆動電流Ｉds（や発光電流Ｉel）に応じて決まる。その際、移動度補正期間ｔは必ずしも一定である必要はなく、逆に駆動電流Ｉdsに応じて調整することが好ましい場合がある。たとえば、駆動電流Ｉdsが大きい場合には移動度補正期間ｔを短めにし、逆に駆動電流Ｉdsが小さくなると移動度補正期間ｔを長めに設定することがよい場合もある。少なくとも映像信号線電位の立上りに傾斜をつけることで、映像信号線１０６HSの電位によって移動度補正期間ｔを調整することが可能となる。たとえば、映像信号線１０６HSの電位が高いときには駆動電流Ｉdsが大きくなり移動度補正期間ｔが短くなる一方、映像信号線１０６HSの電位が低いときには駆動電流Ｉdsが小さくなり移動度補正期間ｔが長くなるように（移動度補正期間ｔａ，ｔｂ，ｔｃというように）、移動度補正期間ｔを映像信号Ｖsig （詳しくは信号振幅Ｖin）に自動的に追従して設定することができる。
【０１３９】
また、図６に示した駆動タイミングでは、電源供給線１０５DSL が高電位側である第１電位Ｖccにあり、かつ、映像信号Ｖsig が有効期間（信号振幅Ｖinの期間）にある時間帯内で書込駆動パルスWSをアクティブにしている。その結果、移動度補正時間（サンプリング期間も）は、映像信号線１０６HSの電位が、映像信号Ｖsig の信号電位（Ｖofs ＋Ｖin）にある時間幅と書込駆動パルスWSのアクティブ期間の両者が重なった範囲で決まる。特に、本実施形態では、映像信号線１０６HSが信号電位にある時間幅の中に入るように書込駆動パルスWSのアクティブ期間幅を細めに決めているため、結果的に移動度補正時間は書込駆動パルスWSで決まる。正確には、移動度補正時間（サンプリング期間も）は、書込駆動パルスWS立ち上がってサンプリングトランジスタ１２５がオンしてから同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ１２５がオフするまでの時間となる。
【０１４０】
ここで、画面の左右方向について考察した場合、詳細説明図は割愛するが、１行内の全ての画素回路Ｐに対して書込駆動パルスWSは書込走査部１０４から共通に供給されるので、書込駆動パルスWSの波形が配線容量や配線抵抗の影響で、書込走査部１０４から遠い画素回路Ｐ（遠側画素と称する）の方が書込走査部１０４から近い画素回路Ｐ（近側画素と称する）よりも、その波形鈍りが大きくなってしまう。これに対して、映像信号線電位については、遠側画素および近側画素ともに、信号源である水平駆動部１０６からの距離が同じであるので、波形に差がない。
【０１４１】
よって、書込駆動パルスWSの波形が大きく鈍って劣化する遠側画素では、近側画素に比べてサンプリングトランジスタ１２５のオンタイミングが後方にずれるが、オフタイミングも後方にシフトする。したがって、両者の差で決まる移動度補正時間は、結局近側画素の移動度補正時間とあまり変わらないことになる。
【０１４２】
また、サンプリングトランジスタ１２５によって最終的に保持容量１２０にサンプリングされる信号振幅Ｖinに対応する情報は、ちょうどサンプリングトランジスタ１２５がオフになったときの映像信号線電位で与えられる。近側画素および遠側画素ともにサンプリング電位は信号電位（Ｖofs ＋Ｖin）となり差は生じない。
【０１４３】
このように、図６に示す駆動タイミングでは、遠側画素と近側画素でサンプリングされる映像信号電位は殆ど差はない。さらに移動度補正時間についても、遠側画素と近側画素とでは殆ど差は無視できる程度である。これにより、画面の左右で輝度差が現れることがなく、書込走査線１０４WSおよび映像信号線１０６HSの配線抵抗および配線容量に起因する横方向（画面左右方向）のシェーディングは抑制され良好な画質の表示装置を実現できる。
【０１４４】
また、画面の上下方向について考察した場合、詳細説明図は割愛するが、書込駆動パルスWSは、画面の上側の画素回路Ｐ（上側画素と称する）と画面の下側の画素回路Ｐ（下側画素と称する）とで同じ位置をとっているため、書込駆動パルスWSの波形（走査線電位波形）には差はない。一方、一列内の全ての画素回路Ｐに対して映像信号Ｖsig は水平駆動部１０６から映像信号線１０６HSを介して共通に供給されるので、配線容量や配線抵抗の影響で、水平駆動部１０６から遠い遠側画素の方が水平駆動部１０６から近い近側画素よりも、映像信号電圧の遅延量が大きくなってしまう。
【０１４５】
しかしながら、映像信号線１０６HSに現れる信号電位波形が遅延しても、映像信号線１０６HSが信号電位（Ｖofs ＋Ｖin）にある時間幅に書込駆動パルスWSが入っている限り、サンプリング電位や移動度補正時間に殆ど差は生じない。その結果、画面下側と上側で、サンプリングされる映像信号電位はほぼ等しくなるし、移動度補正時間もほぼ等しくなる。これにより、画面の上下で輝度差が現れることがなく、書込走査線１０４WSおよび映像信号線１０６HSの配線抵抗および配線容量に起因する縦方向（画面上下方向）のシェーディングは抑制され良好な画質の表示装置を実現できる。
【０１４６】
なお、ここで説明したことは、エンハンスメント型トランジスタ１２５のドレイン端を映像信号線１０６HSに接続しソース端を駆動トランジスタ１２１のゲート端と保持容量１２０の一方の端子との接続点（ノードＮＤ１２２）に接続する場合のことであるが、その他の態様であっても、概ね同じことが言える。
【０１４７】
これらのことから分かるように、サンプリング期間および移動度補正期間に与える書込走査線１０４WSおよび映像信号線１０６HSの配線抵抗および配線容量の関係においては、映像信号線１０６HSに信号電位（Ｖofs ＋Ｖin）が供給されている期間内の所定位置でかつその信号振幅Ｖinの供給時間帯よりも短い期間だけ書込駆動パルスWSをアクティブにする図６に示した駆動タイミングは、配線抵抗および配線容量の影響に対して耐性があり、精度よく移動度変動補正期間を調整でき、シェーディング耐性に優れている。
【０１４８】
駆動トランジスタ１２１の移動度に対する補正分を保持容量１２０に書き込まれる情報に加える移動度補正動作を、閾値補正動作の後に、サンプリングトランジスタ１２５をオンさせて信号振幅Ｖinに対応する情報を保持容量１２０に書き込むサンプリング動作と同時に実行し、また映像信号Ｖsig のオフセット電位Ｖofs と信号振幅Ｖinとの切替り時に傾斜をつけることで移動度補正期間を信号振幅Ｖinの大きさに自動追従させる仕組みを採る場合、図６に示した駆動タイミングは優れている。
【０１４９】
しかしながら、各走査線と画素回路Ｐを構成するトランジスタ（駆動トランジスタ１２１、サンプリングトランジスタ１２５）のレイアウトによっては、走査線同士や走査線とトランジスタとが近接して配置されることがある。このため、走査線同士や走査線とトランジスタの端子配線と間に好ましくない静電容量が形成され、スイッチング信号の鈍りや伝達遅延が生じてしまう。加えて、サンプリングトランジスタ１２５の動作領域は、信号振幅Ｖinに応じて異なり、図６に示すタイミングであっても、書込駆動パルスWSの電位変化が鈍っていると、動作領域が異なることを起因として、サンプリング期間や移動度補正期間が、信号振幅Ｖinに応じて意図しない状態でばらついてしまい、その影響が映像に現われることが分った。
【０１５０】
たとえば、サンプリングトランジスタ１２５のゲート容量を起因とする書込走査線１０４WSの鈍りにより、信号書込み時間や移動度補正時間が信号振幅Ｖinに応じてばらついてしまい、その影響が表示画面上にノイズ（縦方向の輝度むらやカラー表示の場合は色むら：縦クロストークと称する）となって現われてしまうということが分った。より具体的には、黒ウインドウ表示（詳細は後述する）にしたときには、ウインドウ表示行の白表示部分が、全白表示行の白表示部分よりもさらに高輝度となり横縞模様のクロストークとして観察される。以下、信号書込み期間や移動度補正期間に関して、この問題点とその対策手法について、詳しく説明する。
【０１５１】
＜問題点：黒表示時と白表示時の書込駆動パルスの鈍りの相違＞
図７は、ｎ型トランジスタ１２５のゲート容量を起因とする書込駆動パルスWSの鈍りと映像信号線１０６HSの電位（映像信号線電位）との関係を説明する図である。ここで、実線は黒表示時の書込走査線１０４WSの電位状態を示し、点線は白表示時の書込走査線１０４WSの電位状態を示す。
【０１５２】
因みに、ここでは、エンハンスメント型トランジスタ１２５のドレイン端を映像信号線１０６HSに接続しソース端を駆動トランジスタ１２１のゲート端と保持容量１２０の一方の端子との接続点（ノードＮＤ１２２）に接続する場合で示す。
【０１５３】
サンプリングトランジスタ１２５の制御波形（書込駆動パルスWSの信号波形）は、画素アレイ部１０２の書込走査部１０４側の端部（入力側と称する）では急峻であり、この入力側から遠くなると、その負荷に応じて鈍る。この制御波形が鈍った状態での黒表示時と白表示時の信号書込みおよび移動度補正について考える。
【０１５４】
図６に示したタイミングチャートにおいて、信号書込み時（つまりサンプリング期間＆移動度補正期間Ｋ）にサンプリングトランジスタ１２５をオンする前は、書込み＆移動度補正準備期間Ｊから分るように、映像信号線１０６HSの電位は階調に応じた信号電位（Ｖofs ＋Ｖin）となっているし、また、駆動トランジスタ１２１のゲート電位は、階調に依存せずオフセット電位Ｖofs となっている。
【０１５５】
サンプリング期間＆移動度補正期間Ｋに入るときには、サンプリングトランジスタ１２５をオンさせるべく、この状態で、サンプリングトランジスタ１２５の制御線である書込走査線１０４WSを低電圧から高電圧へと変化させる。ここでは一例として、映像信号Ｖsig の黒表示電圧をオフセット電位Ｖofs （＝Ｖ_BLK）とし、映像信号Ｖsig の白表示電圧をＶ_WHTとする。
【０１５６】
この書込駆動パルスWSの立上り時に、先ず、黒表示においてサンプリングトランジスタ１２５の制御電圧（＝書込駆動パルスWSの電位）がサンプリングトランジスタ１２５の閾値電圧Ｖth_125と駆動トランジスタ１２１のゲート電圧Ｖｇ（＝オフセット電位Ｖofs ）の和以下のときにはサンプリングトランジスタ１２５はオフ状態である。薄膜トランジスタ（ＴＦＴ）であるサンプリングトランジスタ１２５がオフ状態であるので、サンプリングトランジスタ１２５のゲート容量は小さい。
【０１５７】
この後、サンプリングトランジスタ１２５の制御電圧がサンプリングトランジスタ１２５の閾値電圧Ｖth_125と駆動トランジスタ１２１のゲート電圧Ｖｇ（＝オフセット電位Ｖofs ）の和を越えたとき、サンプリングトランジスタ１２５はオン状態へ遷移するが、サンプリングトランジスタ１２５は、ドレイン端およびソース端がともにオフセット電位Ｖofs にあり、ドレイン・ソース間電圧Ｖdsがゲート・ソース間電圧VgsとＶds＜Ｖgs＋Ｖth_125という関係を満たす。この場合、Ｖdsは“０Ｖ”であるので、線形領域（非飽和領域とも称される）で動作する。薄膜トランジスタ（ＴＦＴ）であるサンプリングトランジスタ１２５が線形領域で動作するので、サンプリングトランジスタ１２５のゲート容量は大きくなる。よって、サンプリングトランジスタ１２５の制御線（書込走査線１０４WS）からは、サンプリングトランジスタ１２５の大きなゲート容量が見える。したがって、サンプリングトランジスタ１２５の書込走査線１０４WSは“Ｖth_125＋Ｖofs ”までは早く立ち上がり、以降は遅く立ち上がる。
【０１５８】
逆に、書込駆動パルスWSの立下り時に、黒表示においてサンプリングトランジスタ１２５の制御電圧がサンプリングトランジスタ１２５の閾値電圧Ｖth_125と駆動トランジスタ１２１のゲート電圧Ｖｇ（＝オフセット電位Ｖofs ）の和以上のときは、サンプリングトランジスタ１２５は線形領域で動作するので、サンプリングトランジスタ１２５のゲート容量は大きい。よって、サンプリングトランジスタ１２５の制御線（書込走査線１０４WS）からは、サンプリングトランジスタ１２５の大きなゲート容量が見える。
【０１５９】
この後、サンプリングトランジスタ１２５の制御電圧（＝書込駆動パルスWSの電位）がサンプリングトランジスタ１２５の閾値電圧Ｖth_125と駆動トランジスタ１２１のゲート電圧Ｖｇ（＝オフセット電位Ｖofs ）の和を下回るようになると、サンプリングトランジスタ１２５はオフ状態となり、サンプリングトランジスタ１２５のゲート容量は小さくなる。したがって、サンプリングトランジスタ１２５の書込走査線１０４WSは“Ｖth_125＋Ｖofs ”までは遅く立ち下がり、以降は早く立ち下がる。
【０１６０】
一方、書込駆動パルスWSの立上り時に、白表示においてサンプリングトランジスタ１２５の制御電圧（＝書込駆動パルスWSの電位）がサンプリングトランジスタ１２５の閾値電圧Ｖth_125と駆動トランジスタ１２１のゲート電圧Ｖｇ（＝オフセット電位Ｖofs ）の和以下のときにはサンプリングトランジスタ１２５はオフ状態であり、サンプリングトランジスタ１２５のゲート容量は小さい。
【０１６１】
この後、サンプリングトランジスタ１２５の制御電圧がサンプリングトランジスタ１２５の閾値電圧Ｖth_125と駆動トランジスタ１２１のゲート電圧Ｖｇ（＝オフセット電位Ｖofs ）の和を越えると、サンプリングトランジスタ１２５はオン状態に遷移するが、“Ｖ_WHT＋Ｖth_125”よりも小さいときは、サンプリングトランジスタ１２５は、ドレイン・ソース間電圧Ｖdsが“Ｖ_WHT−Ｖofs ”よりも小さくなり、ドレイン・ソース間電圧ＶdsがＶds＞Ｖgs＋Ｖth_125となり飽和領域で動作する。薄膜トランジスタ（ＴＦＴ）であるサンプリングトランジスタ１２５が飽和領域で動作するので、サンプリングトランジスタ１２５のゲート容量は、線形領域で動作するときよりも小さいため、サンプリングトランジスタ１２５の制御線は、黒表示時よりも早く立ち上がる。
【０１６２】
さらに、サンプリングトランジスタ１２５の制御電圧が、サンプリングトランジスタ１２５の閾値電圧Ｖth_125と信号線電圧Ｖsig （＝白表示電圧Ｖ_WHT）の和を越えると、サンプリングトランジスタ１２５が完全にオン状態となり駆動トランジスタ１２１のゲート電圧Ｖｇが白表示電圧Ｖ_WHTとなる。サンプリングトランジスタ１２５は、ドレイン端およびソース端がともに白表示電圧Ｖ_WHTとなり、ドレイン・ソース間電圧Ｖdsが“Ｖds≦Ｖgs＋Ｖth_125”を満たすので、線形領域で動作し、サンプリングトランジスタ１２５のゲート容量は大きくなる。よって、サンプリングトランジスタ１２５の制御線（書込走査線１０４WS）からは、サンプリングトランジスタ１２５の大きなゲート容量が見えるので、遅く立ち上がる。したがって、サンプリングトランジスタ１２５の書込走査線１０４WSは“Ｖth_125＋Ｖ_WHT”までは早く立ち上がり、以降は遅く立ち上がる。
【０１６３】
逆に、書込駆動パルスWSの立下り時に、白表示においてサンプリングトランジスタ１２５の制御電圧がサンプリングトランジスタ１２５の閾値電圧Ｖth_125と駆動トランジスタ１２１のゲート電圧Ｖｇ（＝白表示電圧Ｖ_WHT）の和以上のときは、サンプリングトランジスタ１２５は線形領域で動作するので、サンプリングトランジスタ１２５のゲート容量は大きい。よって、サンプリングトランジスタ１２５の制御線（書込走査線１０４WS）からは、サンプリングトランジスタ１２５の大きなゲート容量が見える。
【０１６４】
この後、サンプリングトランジスタ１２５の制御電圧（＝書込駆動パルスWSの電位）がサンプリングトランジスタ１２５の閾値電圧Ｖth_125と駆動トランジスタ１２１のゲート電圧Ｖｇ（＝白表示電圧Ｖ_WHT）の和を下回るようになると、サンプリングトランジスタ１２５はオフ状態に遷移し、サンプリングトランジスタ１２５のゲート容量は小さくなる。したがって、サンプリングトランジスタ１２５の書込走査線１０４WSは“Ｖth_125＋Ｖ_WHT”までは遅く立ち下がり、以降は早く立ち下がる。
【０１６５】
前述の説明から理解されるように、サンプリングトランジスタ１２５を書込駆動パルスWSでオン／オフ制御するときには、映像信号線１０６HSに供給される映像信号Ｖsig が黒表示電圧Ｖ_BLK（＝オフセット電位Ｖofs ）であるのかそれとも白表示電圧Ｖ_WHTであるのかで、書込走査線１０４WSの電位変化（立上り時や立下り時の波形の鈍り方）に差が生じる。つまり、サンプリングトランジスタ１２５をオン／オフ制御するときの書込走査線１０４WSの電位変化は、映像信号電位の影響を受ける。
【０１６６】
端的に言えば、映像信号Ｖsig のレベルによって、サンプリングトランジスタ１２５が完全にオン状態（つまり線形領域での動作状態）になるゲート電位（ＷＳゲート電位）が異なり、オフ状態からオン状態へ、あるいは逆にオン状態からオフ状態へと遷移する過程での電位変化は、映像信号電位の影響を受ける。
【０１６７】
たとえば、書込駆動パルスWSのローレベルが−４Ｖでハイレベルが１５Ｖで、サンプリングトランジスタ１２５の閾値電圧Ｖthが２Ｖであるとしたとき、５Ｖの信号振幅Ｖinの情報を書き込むときは、サンプリングトランジスタ１２５はゲート電位Ｖｇが７Ｖでオンする。一方、０Ｖの信号振幅Ｖinの情報を書き込むときはサンプリングトランジスタ１２５はゲート電位Ｖｇが２Ｖでオンする。そのため、書込駆動パルスWSのローレベルからオン電圧までは、５Ｖの信号振幅Ｖinの情報を書き込むときは１１Ｖ、０Ｖの信号振幅Ｖinの情報を書き込むときは６Ｖである。
【０１６８】
図５に示した第３比較例の２ＴＲ構成の画素回路Ｐにおいて、閾値補正や信号書込みや移動度補正を行なうために、各トランジスタ１２１，１２５の駆動タイミングを工夫している。たとえば、サンプリング期間＆移動度補正期間Ｋは、映像信号線１０６HSに信号電位（Ｖofs ＋Ｖin）が供給されている期間内の所定位置でかつその信号振幅Ｖinの供給時間帯よりも短い期間での書込駆動パルスWSがアクティブの期間で決まる。事実上、書込駆動パルスWSのアクティブ期間のみでサンプリング期間＆移動度補正期間Ｋが決まることになり、サンプリングトランジスタ１２５をオン／オフ制御するときに、書込走査線１０４WSの電位変化が映像信号電位の影響を受けることで、サンプリング期間＆移動度補正期間Ｋも意図しない状態で変動してしまう。サンプリング期間＆移動度補正期間Ｋが意図しない状態で変動すれば、その影響が映像に現われる。
【０１６９】
＜問題点：黒ウィンドウパターン表示時＞
図８は、サンプリングトランジスタ１２５をオン／オフ制御するときに、書込走査線１０４WSの電位変化が映像信号電位の影響を受けることに起因した輝度むら（特に横クロストーク）の問題点を具体的に説明する図である。
【０１７０】
図８は、輝度むら現象の典型例を説明するもので、黒ウィンドウパターンBWを表示したときに、画面とラインごとの動作を説明している。具体的には、図８（１）に示すように、垂直走査方向の画面の上部と下部に全白が表示される行（全白表示行と称する）を配し、画面中央部の黒が表示される行（ウインドウ表示行と称する）では、１水平期間（水平走査方向）の先頭側（画面の左側）の黒の表示期間と後半側に配される白の表示期間とが１：１となる５０％表示をしたときの場合を示している。同様に、画面左側の黒が表示される列（ウインドウ表示列と称する）では、１垂直期間における中央部の黒の表示期間とその上下に配される白の表示期間とが１：１となる５０％表示をしたときの場合を示している。
【０１７１】
なお、ここでは、ウインドウ表示行やウインドウ表示列の白表示と黒表示が１：１となる５０％表示の例で示しているが、黒ウィンドウパターン表示は、この例に限らず、上下あるいは左右の白表示と黒表示が１：１以外の場合であってもよい。また、ウインドウ表示行で白表示と黒表示を１：１にする場合に、水平方向の片側半分で黒表示を行なう場合に限らず、中央部で黒表示を行なってもよい。
【０１７２】
ここで、全白表示行における書込走査線１０４WS（サンプリングトランジスタ１２５を制御する走査線）の電位波形は、図７に示した通りとなっている。また、ウインドウ表示行は１行（１ライン）中に黒表示部分が含まれるために書込走査線１０４WSの電位波形は図７における全黒表示行に近くなっている。このため、ウインドウ表示行と全白表示行での各白表示部分における書込走査線１０４WSの電位波形は異なってしまう。その影響は、図６に示したタイミングチャートにおいて、サンプリング期間＆移動度補正期間Ｋにおける書込駆動パルスWSのサンプリングトランジスタ１２５をオンさせる期間（より詳しくは開始タイミング）に現われる。
【０１７３】
具体的には、白表示時に着目したとき、サンプリングトランジスタ１２５の制御電圧（書込駆動パルスWSの電位波形）がサンプリングトランジスタ１２５の閾値電圧Ｖth_125と駆動トランジスタ１２１のゲート電圧Ｖｇ（＝白表示電圧Ｖ_WHT）の和を超える状態を維持して信号振幅Ｖin（ここでは白表示電圧Ｖ_WHT）に対応する情報が保持容量１２０に書き込まれる。
【０１７４】
したがって、図７からも分るように、ウインドウ表示行の白表示画素では、全黒表示行に近い状態の書込駆動パルスWSの電位波形において“Ｖ_WHT＋Ｖth_125”を超える時点からこれを下回る時点までの期間がウインドウ表示行のサンプリング期間ｔ１であり、全白表示行の白表示画素では、全白表示行の書込駆動パルスWSの電位波形において“Ｖ_WHT＋Ｖth_125”を超える時点からこれを下回る時点までの期間がサンプリング期間ｔ２であるので、全白表示行のサンプリング期間ｔ２の方がウインドウ表示行のサンプリング期間ｔ１よりも長くなる。これは、終了タイミングにはズレがないが、開始タイミングは全白表示行の方がウインドウ表示行よりも早くなるからである。
【０１７５】
特に移動度補正期間は、図６に示したタイミングチャートの場合、サンプリングトランジスタ１２５のオン期間そのもので規定されるので、サンプリング期間＆移動度補正期間Ｋは、全白表示行の方がウインドウ表示行よりも長くなる。
【０１７６】
一般に、白表示時における信号書込み時間は数μ秒という短い時間であり、図６に示したタイミングチャートの場合は信号書込み時間が移動度補正時間でもあるので、この信号書込み時間（つまり移動度補正時間）のばらつきによる影響は小さくない。移動度補正時間の差分の影響は、横クロストークという形で現れる。これは、全白表示行とウインドウ表示行に同じ信号振幅Ｖinを与えていても、前述のように全白表示行とウインドウ表示行では移動度補正期間に差が生じ、移動度補正期間が短いウインドウ表示行では補正量ΔＶが全白表示行よりも小さく、その分だけ駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs_121が大きく、ウインドウ表示行の白表示部分の表示輝度が全白表示行よりも高くなるためである。
【０１７７】
すなわち、黒表示を行なっている画素回路Ｐを含むウインドウ表示行の書込走査線１０４WS上の白表示を行なっている各画素回路Ｐは、移動度補正終了後のゲート・ソース間電圧Ｖgs_121が大きくなり、全白表示行の画素回路Ｐよりも輝度が上昇するため、輝度むらの一例である横クロストークが起こってしまう。
【０１７８】
詳しくは、画面の上部と下部に全白が表示される全白表示行と、垂直方向における画面中央部において、水平方向の片側半分で黒が表示され反対側の半分で白が表示されるウインドウ表示行では、移動度補正のかり具合が異なることになる。
【０１７９】
その結果、同じ大きさの信号振幅Ｖinに基づく白表示部であっても、全白表示行の白よりもウインドウ表示行の白の方が輝度が上昇してしまい、図８（２）に示すように、表示画像上では、横クロストークとして視認されるのである。なお、図８（２）では、全白表示行における白表示部に黒ドットを示し、ウインドウ表示行の白表示部には黒ドットを示さずに、各白表示部における輝度差を示している。
【０１８０】
このように、本実施形態の表示装置１では、駆動トランジスタ１２１のドレイン端（電源供給端）に第１電位Ｖccと第２電位Ｖssとを切り替えて供給する、すなわち電源電圧をスイッチングパルスとして使用するようにしたことで、５ＴＲ構成の画素回路Ｐに対して、閾値補正用の素子とスキャン線を削減することができる。
【０１８１】
しかしながら、保持容量１２０への書込み対象となる映像信号Ｖsig のレベル（つまり信号振幅Ｖin）に応じて、書込駆動パルスWSの遷移時の電圧波形に差が生じ、その影響が移動度補正期間差として現われることに起因する行方向のシェーディング（典型例としてはウィンドウパターンによって生じる横クロストーク）などの輝度むらが生じてしまうことが問題となる。
【０１８２】
なお、図７や図８にて説明したことは、エンハンスメント型トランジスタ１２５のドレイン端を映像信号線１０６HSに接続しソース端をノードＮＤ１２２に接続する場合のことであるが、ディプレション型にした場合やサンプリングトランジスタ１２５のドレイン端とソース端の接続態様を逆にした場合でも、映像信号Ｖsig のレベル（信号振幅Ｖinのレベル）に応じてサンプリング期間＆移動度補正期間Ｋに差が生じる点では同じことが言え、横クロストークが同じように問題となる。
【０１８３】
＜改善手法：第１実施形態＞
図９は、図７および図８で説明した問題点を解消する有機ＥＬ表示装置の第１実施形態を示す図である。本実施形態の有機ＥＬ表示装置１は、図５に示した第３比較例の画素回路Ｐと同様に有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路（ブートストラップ回路）を搭載し、また駆動トランジスタ１２１の特性変動（閾値電圧ばらつきや移動度ばらつき）による駆動電流変動を防ぐ駆動方式を採用する。そのため、駆動タイミングは、図６に示した第３比較例と同じものが基本的には適用される。
【０１８４】
加えて、本実施形態の画素回路Ｐの第１実施形態においては、表示パターンに応じて（つまり信号振幅Ｖinに応じて）書込駆動パルスWSの電圧遷移波形が異なることで移動補正期間差を持つ現象が緩和されるようにすることで、横クロストークを抑制する仕組みを採る点に特徴を有する。
【０１８５】
このための基本的な仕組みは、先ず画素回路Ｐの回路構成の側面では、トランスファーゲート（増幅のない単なるスイッチとして動作する回路）として機能するサンプリングトランジスタ１２５を、第３比較例ではｎチャンネル型のＭＯＳトランジスタ（ＮＭＯＳトランジスタとも称する）の単一構成であったのに対して、ｐ型のＭＯＳトランジスタ（ＰＭＯＳトランジスタとも称する）とＮＭＯＳトランジスタとを並列接続した構成（特にトランスミッションゲートとも称される）とする点に特徴を有する。端的に言えば、サンプリングトランジスタ１２５をＣＭＯＳ化する点に特徴を有する。
【０１８６】
そして、駆動タイミングの側面では、移動度補正期間におけるＮＭＯＳトランジスタとＰＭＯＳトランジスタのオン／オフ制御を独立に（つまりそれぞれ異なるタイミングで）行なう点に特徴を有する。これに対応して、制御部１０９には、サンプリングトランジスタ１２５を構成するＮＭＯＳとＰＭＯＳのオン／オフタイミングを独立に制御するための走査部が設けられる。
【０１８７】
その目的は、ＮＭＯＳトランジスタとＰＭＯＳトランジスタのオン／オフタイミングは移動度補正期間以外ではそれぞれ逆相（もしくは何れか一方はオフしたままでもよい）とするが、移動度補正期間は、その開始タイミングがＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの何れか一方のオン／オフタイミングで規定され、終了タイミングがＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの他方のオン／オフタイミングで規定されるようにすることにある。図５の画素回路Ｐに対する変形例としての適用の場合には、移動度補正期間は信号書込み期間と同一であり、サンプリング期間＆移動度補正期間ＫをＰＭＯＳトランジスタの立下りとＮＭＯＳトランジスタの立下りで決定するようする。
【０１８８】
先ず、図９に示すように、第１実施形態の有機ＥＬ表示装置１の画素回路Ｐは、ＰＭＯＳトランジスタで構成されたサンプリングトランジスタ１２５ｐとＮＭＯＳトランジスタで構成されたサンプリングトランジスタ１２５ｎとが、トランスファーゲート（詳しくはトランスミッションゲート）を構成するように、映像信号線１０６HSと駆動トランジスタ１２１のゲート（ノードＮＤ１２２）との間に並列接続されている。
【０１８９】
因みに、後述する動作の理解を容易にするべく、ここでは、エンハンスメント型トランジスタ１２５ｎのドレイン端を映像信号線１０６HSに接続しソース端を駆動トランジスタ１２１のゲート端と保持容量１２０の一方の端子との接続点（ノードＮＤ１２２）に接続し、エンハンスメント型トランジスタ１２５ｐのソース端を映像信号線１０６HSに接続しドレイン端を駆動トランジスタ１２１のゲート端と保持容量１２０の一方の端子との接続点（ノードＮＤ１２２）に接続する場合で示す。
【０１９０】
制御部１０９の書込走査部１０４は、サンプリングトランジスタ１２５ｐとサンプリングトランジスタ１２５ｎの各オン／オフタイミングを独立に制御するための走査部として、サンプリングトランジスタ１２５ｐをオン／オフ制御する書込走査部１０４ｐと、サンプリングトランジスタ１２５ｎをオン／オフ制御する書込走査部１０４ｎを有する。
【０１９１】
各画素回路Ｐに対しては、書込走査部１０４ｐによってアクティブＬの書込駆動パルスpWS で駆動されるｎ行分の書込走査線１０４pWS_1 〜１０４pWS_n および書込走査部１０４ｎによってアクティブＨの書込駆動パルスnWS で駆動されるｎ行分の書込走査線１０４nWS_1 〜１０４nWS_n が画素行ごとに配線される。書込走査線１０４pWS_1 〜１０４pWS_n はサンプリングトランジスタ１２５ｐのゲートに接続され、書込走査線１０４nWS_1 〜１０４nWS_n はサンプリングトランジスタ１２５ｎのゲートに接続される。
【０１９２】
図１０は、第１実施形態の有機ＥＬ表示装置１で使用される書込走査部１０４ｐと書込走査部１０４ｎの構成例と動作例を示す図である。ここで、図１０は書込走査部１０４ｐと書込走査部１０４ｎが、それぞれ各別にシフトレジスタ部を有する構成例である。
【０１９３】
図１０（１），（２）に示すように、各別にシフトレジスタ部を有する構成例の場合、書込走査部１０４ｐと書込走査部１０４ｎが、それぞれ同じ回路構成を有する。たとえば、書込走査部１０４ｐ，１０４ｎは、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPpWS ，SPnWS を１Ｈごとに順次後段へ転送するシフトレジスタ（ＳＲ）４１２を具備するシフトレジスタ部４１０ｐ，４１０ｎと、３入力型のＮＡＮＤゲート４２２（書込走査部１０４ｐのとき）を具備する出力ゲート部４２０ｐ（第１の出力ゲート部）あるいは３入力型のＡＮＤゲート４２４（書込走査部１０４ｎのとき）を有する出力ゲート部４２０ｎ（第２の出力ゲート部）を有する。シフトレジスタ４１２は、各行のサンプリングトランジスタを構成するサンプリングトランジスタ１２５ｐ，１２５ｎを順番にオン／オフ制御するための基準となるシフト出力パルスを生成する。
【０１９４】
初段のシフトレジスタ４１２のシフトパルス入力端にはシフトスタートパルスSPpWS ，SPnWS が入力され、シフト出力パルスが次段のシフトレジスタ４１２のシフトパルス入力端に入力される。以下同様にして、２段目以降は、前段のシフトレジスタ４１２のシフト出力パルスが当該段のシフトレジスタ４１２のシフトパルス入力端に入力され、そのシフト出力パルスが次段のシフトレジスタ４１２のシフトパルス入力端に入力される。
【０１９５】
また、各段のシフトレジスタ４１２は、クロック入力端に垂直走査クロックCKpWS ，CKnWS が共通に入力され、垂直走査クロックCKpWS ，CKnWS に同期して、前段のシフトレジスタ４１２からのシフト出力パルスを生成する。なお、本例では、奇数段では非反転クロック端子CKに、遇数段では反転クロック端子NCK に、垂直走査クロックCKpWS ，CKnWS が入力される。これにより、各段のシフト出力パルスは、垂直走査クロックCKpWS ，CKnWS に対して半クロックごとに位相がシフトした１周期幅のシフト出力パルスを順次出力していく（図１０（３）を参照）。
【０１９６】
図１０（１）に示すように、書込走査部１０４ｐ用の出力ゲート部４２０ｐのＮＡＮＤゲート４２２は、第１入力端と第２入力端に隣接する２段分のシフトレジスタ４１２の各シフト出力パルスが入力され、オン／オフタイミングのズレ量を規定するサンプリングトランジスタ１２５ｐ用の制御パルスであるイネーブルパルスpEN が第３入力端に入力され、ＮＡＮＤゲート４２２の出力がサンプリングトランジスタ１２５ｐ用の書込駆動パルスpWS となる。一方、図１０（２）に示すように、書込走査部１０４ｎ用の出力ゲート部４２０ｎのＡＮＤゲート４２４は、第１入力端と第２入力端に隣接する２段分のシフトレジスタ４１２の各シフト出力パルスが入力され、オン／オフタイミングのズレ量を規定するサンプリングトランジスタ１２５ｎ用の制御パルスであるイネーブルパルスnEN が第３入力端に入力され、ＡＮＤゲート４２４の出力がサンプリングトランジスタ１２５ｎ用の書込駆動パルスpWS となる。
【０１９７】
ここで、書込走査部１０４ｐ用のイネーブルパルスpEN と書込走査部１０４ｎ用のイネーブルパルスnEN は、各アクティブＨの期間が同じである。そして、移動度補正期間以外では位相が同じでありＮＡＮＤゲート４２２やＡＮＤゲート４２４の出力（書込駆動パルスpWS ，nWS ）では逆相とするが、移動度補正期間は、アクティブＨの期間の位相を少しずらす。本例では、イネーブルパルスpEN の方がイネーブルパルスnEN よりも少し早く立ち上がり、イネーブルパルスpEN のＨ期間の中間付近でイネーブルパルスnEN が立ち上がるようにする。こうすることで、書込駆動パルスpWS の立下り（つまりサンプリングトランジスタ１２５ｐがオンする開始タイミング）が書込駆動パルスnWS の立上り（つまりサンプリングトランジスタ１２５ｎがオンする開始タイミング）よりも少し早まり、書込駆動パルスnWS の立上り（つまりサンプリングトランジスタ１２５ｎがオンの終了タイミング）が書込駆動パルスpWS の立下り（つまりサンプリングトランジスタ１２５ｐがオンの終了タイミング）よりも少し遅くなる。
【０１９８】
図１１は、図９に示した第１実施形態の構成における動作タイミングの一例を示す図である。サンプリング期間＆移動度補正期間Ｋ以外については、基本的には、図５に示した第３比較例の画素回路Ｐに対する図６に示した駆動タイミングがそのまま適用され、前述のように、サンプリングトランジスタ１２５ｐ用の書込駆動パルスpWS とサンプリングトランジスタ１２５ｎ用の書込駆動パルスnWS とは、サンプリング期間＆移動度補正期間Ｋ以外では、イネーブルパルスpEN とイネーブルパルスnEN に位相差がなく、それぞれ逆相のタイミングとなっている。なお、サンプリングトランジスタを構成するサンプリングトランジスタ１２５ｐ，１２５ｎの何れか一方がオン／オフ制御することで閾値補正動作は可能であるので、書込駆動パルスpWS ，nWS の何れか一方は制御対象のサンプリングトランジスタ１２５ｐ，１２５ｎをオフさせたままであってもよい。
【０１９９】
一方、サンプリング期間＆移動度補正期間Ｋにおいては、イネーブルパルスpEN とイネーブルパルスnEN に所定量の位相差があり、その結果として、サンプリングトランジスタ１２５ｐとサンプリングトランジスタ１２５ｎの各オンのタイミングに所定量の位相差を持つようにする。こうすることで、たとえば、サンプリングトランジスタ１２５ｐがオンする開始タイミングの方が、サンプリングトランジスタ１２５ｎがオンする開始タイミングよりも少し早くできるし、また、サンプリングトランジスタ１２５ｎがオンの終了タイミングの方が、サンプリングトランジスタ１２５ｐがオンの終了タイミングよりも少し遅くできる。これによって、サンプリング期間＆移動度補正期間Ｋが、サンプリングトランジスタ１２５ｐの立下りタイミング（オンの開始タイミング）で規定され、かつ、サンプリングトランジスタ１２５ｎの立下りタイミング（オンの終了タイミング）で規定されるようになる。以下、この点について、図１２を参照して、詳細に説明する。
【０２００】
図１２は、図７に対応するものであり、ｐ型トランジスタ１２５ｐのゲート容量を起因とする書込駆動パルスpWS の鈍りと映像信号線１０６HSの電位（映像信号線電位）との関係を説明する図である。ここで、実線は黒表示時の書込走査線１０４WSの電位状態を示し、点線は白表示時の書込走査線１０４WSの電位状態を示す。因みに、サンプリングトランジスタ１２５ｎのゲート容量を起因とする書込駆動パルスnWS の鈍りと映像信号線１０６HSの電位（映像信号線電位）との関係は、図７に示したものがそのまま適用される。
【０２０１】
図７での説明と同様に、映像信号Ｖsig の黒表示電圧をオフセット電位Ｖofs （＝Ｖ_BLK）とし、映像信号Ｖsig の白表示電圧をＶ_WHTとする。信号書込み時（つまりサンプリング期間＆移動度補正期間Ｋ）にサンプリングトランジスタ１２５ｐをオンする前は、書込み＆移動度補正準備期間Ｊから分るように、映像信号線１０６HSの電位は階調に応じた信号電位（Ｖofs ＋Ｖin）となっているし、また、駆動トランジスタ１２１のゲート電位は、階調に依存せずオフセット電位Ｖofs となっている。サンプリングトランジスタ１２５ｐの閾値電圧Ｖth_125p は負の値であるとする。
【０２０２】
サンプリング期間＆移動度補正期間Ｋに入るときには、サンプリングトランジスタ１２５ｐをオンさせるべく、この状態で、サンプリングトランジスタ１２５ｐの制御線である書込走査線１０４pWS を高電圧から低電圧へと変化させる。
【０２０３】
この書込駆動パルスpWS の立下り時に、先ず、黒表示においてサンプリングトランジスタ１２５ｐの制御電圧（＝書込駆動パルスpWS の電位）がサンプリングトランジスタ１２５ｐの閾値電圧Ｖth_125p と駆動トランジスタ１２１のゲート電圧Ｖｇ（＝オフセット電位Ｖofs ）の和以上のときにはサンプリングトランジスタ１２５ｐはオフ状態であり、サンプリングトランジスタ１２５ｐのゲート容量は小さい。
【０２０４】
この後、サンプリングトランジスタ１２５ｐの制御電圧がサンプリングトランジスタ１２５ｐの閾値電圧Ｖth_125p と駆動トランジスタ１２１のゲート電圧Ｖｇ（＝オフセット電位Ｖofs ）の和を下回るようになるとサンプリングトランジスタ１２５ｐはオン状態へ遷移する。このとき、サンプリングトランジスタ１２５ｐは、ドレイン端およびソース端がともにオフセット電位Ｖofs にあり、ドレイン・ソース間電圧Ｖdsが“０Ｖ”であるので線形領域で動作し、サンプリングトランジスタ１２５ｐのゲート容量は大きくなる。よって、サンプリングトランジスタ１２５ｐの制御線（書込走査線１０４pWS ）からは、サンプリングトランジスタ１２５ｐの大きなゲート容量が見える。したがって、サンプリングトランジスタ１２５ｐの書込走査線１０４pWS は“Ｖth_125p ＋Ｖofs ”までは早く立ち下がり、以降は遅く立ち下がる。
【０２０５】
逆に、書込駆動パルスpWS の立上り時に、黒表示においてサンプリングトランジスタ１２５ｐの制御電圧がサンプリングトランジスタ１２５ｐの閾値電圧Ｖth_125p と駆動トランジスタ１２１のゲート電圧Ｖｇ（＝オフセット電位Ｖofs ）の和を下回るときは、サンプリングトランジスタ１２５ｐは線形領域で動作するので、サンプリングトランジスタ１２５ｐのゲート容量は大きい。よって、サンプリングトランジスタ１２５ｐの制御線（書込走査線１０４pWS ）からは、サンプリングトランジスタ１２５ｐの大きなゲート容量が見える。
【０２０６】
この後、サンプリングトランジスタ１２５ｐの制御電圧（＝書込駆動パルスpWS の電位）がサンプリングトランジスタ１２５ｐの閾値電圧Ｖth_125p と駆動トランジスタ１２１のゲート電圧Ｖｇ（＝オフセット電位Ｖofs ）の和を超えるようになると、サンプリングトランジスタ１２５ｐはオフ状態となり、サンプリングトランジスタ１２５ｐのゲート容量は小さくなる。したがって、サンプリングトランジスタ１２５ｐの書込走査線１０４pWS は“Ｖth_125p ＋Ｖofs ”までは遅く立ち上がり、以降は早く立ち上がる。
【０２０７】
一方、書込駆動パルスpWS の立下り時に、白表示においてサンプリングトランジスタ１２５ｐの制御電圧（＝書込駆動パルスpWS の電位）がサンプリングトランジスタ１２５ｐの閾値電圧Ｖth_125p と映像信号線１０６HSの電位（＝白表示電圧Ｖ_WHT）の和以上のときにはサンプリングトランジスタ１２５ｐはオフ状態であり、サンプリングトランジスタ１２５ｐのゲート容量は小さい。
【０２０８】
この後、サンプリングトランジスタ１２５ｐの制御電圧がサンプリングトランジスタ１２５ｐの閾値電圧Ｖth_125p と映像信号線１０６HSの電位（＝白表示電圧Ｖ_WHT）の和を下回ると、サンプリングトランジスタ１２５ｐはオン状態に遷移するが、“Ｖofs ＋Ｖth_125p ”を上回るときは、サンプリングトランジスタ１２５ｐは、ドレイン・ソース間電圧Ｖdsが“Ｖ_WHT−Ｖofs ”よりも小さくなり、ドレイン・ソース間電圧ＶdsがＶds＞Ｖgs＋Ｖth_125となり飽和領域で動作する。サンプリングトランジスタ１２５ｐのゲート容量は、線形領域で動作するときよりも小さいため、サンプリングトランジスタ１２５ｐの制御線は、自身のオフ時よりは遅いが、黒表示時にオンするときよりも早く立ち下がる。
【０２０９】
さらに、サンプリングトランジスタ１２５ｐの制御電圧が、サンプリングトランジスタ１２５ｐの閾値電圧Ｖth_125p と駆動トランジスタ１２１のゲート電圧（＝オフセット電位Ｖofs ）の和を下回ると、サンプリングトランジスタ１２５ｐが完全にオン状態となり駆動トランジスタ１２１のゲート電圧Ｖｇが白表示電圧Ｖ_WHTとなる。サンプリングトランジスタ１２５ｐは、ドレイン端およびソース端がともに白表示電圧Ｖ_WHTとなり、ドレイン・ソース間電圧Ｖdsが“Ｖds≦Ｖgs＋Ｖth_125”を満たすので、線形領域で動作し、サンプリングトランジスタ１２５ｐのゲート容量は大きくなる。よって、サンプリングトランジスタ１２５ｐの制御線（書込走査線１０４pWS ）からは、サンプリングトランジスタ１２５ｐの大きなゲート容量が見えるので、遅く立ち下がる。したがって、サンプリングトランジスタ１２５ｐの書込走査線１０４pWS は“Ｖth_125p ＋Ｖofs ”までは早く立ち下がり、以降は遅く立ち下がる。
【０２１０】
逆に、書込駆動パルスpWS の立上がり時に、白表示においてサンプリングトランジスタ１２５ｐの制御電圧がサンプリングトランジスタ１２５ｐの閾値電圧Ｖth_125p と駆動トランジスタ１２１のゲート電圧Ｖｇ（＝白表示電圧Ｖ_WHT）の和を下回るときは、サンプリングトランジスタ１２５ｐは線形領域で動作するので、サンプリングトランジスタ１２５ｐのゲート容量は大きく、遅く立ち上がる。
【０２１１】
この後、サンプリングトランジスタ１２５ｐの制御電圧（＝書込駆動パルスpWS の電位）がサンプリングトランジスタ１２５ｐの閾値電圧Ｖth_125p と駆動トランジスタ１２１のゲート電圧Ｖｇ（＝白表示電圧Ｖ_WHT）の和を超えるようになると、サンプリングトランジスタ１２５ｐはオフ状態に遷移し、サンプリングトランジスタ１２５ｐのゲート容量は小さくなり、早く立ち上がる。したがって、サンプリングトランジスタ１２５ｐの書込走査線１０４pWS は“Ｖth_125p ＋Ｖ_WHT”までは遅く立ち上がり、以降は早く立ち上がる。
【０２１２】
図１３は、ｎ型の駆動トランジスタ１２１を使用した場合におけるＣＭＯＳ化したサンプリングトランジスタ１２５ｐ，１２５ｎの各動作点を説明する図であり、サンプリングトランジスタ１２５ｐに関しての図１２の電位波形と、サンプリングトランジスタ１２５ｎに関しての図７に相当する電位波形とを１つに纏めて示している。
【０２１３】
前述のように、サンプリング期間＆移動度補正期間Ｋにおいては、サンプリングトランジスタ１２５ｐがオンする開始タイミングの方が、サンプリングトランジスタ１２５ｎがオンする開始タイミングよりも少し早く、また、サンプリングトランジスタ１２５ｎがオンの終了タイミングの方が、サンプリングトランジスタ１２５ｐがオンの終了タイミングよりも少し遅い。
【０２１４】
ここで、本実施形態の画素回路Ｐでは、信号振幅Ｖinに対応する情報を保持容量１２０に書き込むサンプリングトランジスタを、サンプリングトランジスタ１２５ｐとサンプリングトランジスタ１２５ｎを並列接続してＣＭＯＳ化しており、サンプリングトランジスタ１２５ｐ，１２５ｎの何れかがオンしていれば映像信号線１０６HSと駆動トランジスタ１２１のゲート端が電気的に接続され信号振幅Ｖinに対応する情報が保持容量１２０に書き込まれ、サンプリングトランジスタ１２５ｐ，１２５ｎの双方がオフしたときに始めて映像信号線１０６HSと駆動トランジスタ１２１のゲート端が電気的に分離される。
【０２１５】
このため、サンプリング期間＆移動度補正期間Ｋは、その開始タイミングがサンプリングトランジスタ１２５ｐのオン開始タイミングで規定され、その終了タイミングがサンプリングトランジスタ１２５ｎの終了タイミングで規定される。つまり、信号書込みや移動度補正の始まりをＰＭＯＳトランジスタであるサンプリングトランジスタ１２５ｐのオンで決定しており、信号書込みや移動度補正の終了をＮＭＯＳトランジスタであるサンプリングトランジスタ１２５ｎのオフで決定している。
【０２１６】
サンプリング期間＆移動度補正期間Ｋをこのようなタイミング設定とすることで、図８におけるウインドウ表示行の白表示部分と全白表示行の白表示部分でサンプリングトランジスタ（ＰＭＯＳ，ＮＭＯＳの組合せによる１つの機能として見なす）のオンタイミングは変わらない状態にできる。具体的に説明すれば以下の通りである。
【０２１７】
ウインドウ表示行は１行（１ライン）中に黒表示部分が含まれるために書込走査線１０４nWS ，１０４pWS の各電位波形は図１３における全黒表示行に近くなっている。ここで、白表示時に着目したとき、サンプリングトランジスタ１２５ｐ側は、サンプリングトランジスタ１２５ｐの制御電圧（書込駆動パルスpWS の電位波形）がサンプリングトランジスタ１２５ｐの閾値電圧Ｖth_125p と駆動トランジスタ１２１のゲート電圧Ｖｇ（＝白表示電圧Ｖ_WHT）の和を下回る状態を維持して信号振幅Ｖin（ここでは白表示電圧Ｖ_WHT）に対応する情報が保持容量１２０に書き込まれる。
【０２１８】
したがって、図１３からも分るように、ウインドウ表示行の白表示画素では、全黒表示行に近い状態の書込駆動パルスpWS の電位波形において“Ｖ_WHT＋Ｖth_125p ”を下回る時点からこれを上回る時点までの期間がウインドウ表示行のサンプリング期間ｔ１ｐであり、全白表示行の白表示画素では、全白表示行の書込駆動パルスpWS の電位波形において“Ｖ_WHT＋Ｖth_125p ”を下回る時点からこれを上回る時点までの期間がサンプリング期間ｔ２ｐであるので、全白表示行のサンプリング期間ｔ２ｐの方がウインドウ表示行のサンプリング期間ｔ１ｐよりも長くなる。これは、開始タイミングにはズレがないが、終了タイミングは全白表示行の方がウインドウ表示行よりも遅くなるからである。
【０２１９】
一方、サンプリングトランジスタ１２５ｎ側は図７のときと同様であり、ウインドウ表示行の白表示画素では、全黒表示行に近い状態の書込駆動パルスnWS の電位波形において“Ｖ_WHT＋Ｖth_125n ”を超える時点からこれを下回る時点までの期間がウインドウ表示行のサンプリング期間ｔ１ｎであり、全白表示行の白表示画素では、全白表示行の書込駆動パルスnWS の電位波形において“Ｖ_WHT＋Ｖth_125n ”を超える時点からこれを下回る時点までの期間がサンプリング期間ｔ２ｎであり、開始タイミングにはズレがないが、終了タイミングは全白表示行の方がウインドウ表示行よりも遅くなるため、全白表示行のサンプリング期間ｔ２ｎの方がウインドウ表示行のサンプリング期間ｔ１ｎよりも長くなる。
【０２２０】
ここで、サンプリングトランジスタをＣＭＯＳ化（トランスミッションゲート化）したときには、サンプリングトランジスタ１２５ｎ，１２５ｐの何れかがオンしていれば信号書込みは可能であ。よって、結果的には、ウインドウ表示行および全白表示行の何れも、サンプリングトランジスタ１２５ｐによる信号書込み開始から、サンプリングトランジスタ１２５ｎによる信号書込み終了までの期間でサンプリング期間＆移動度補正期間Ｋが規定され、図１３から分るように、ウインドウ表示行と全白表示行の各白表示部分では、サンプリングトランジスタ（ＰＭＯＳ，ＮＭＯＳの組合せによる１つの機能として見なす）のオンタイミングは殆ど一致する。
【０２２１】
これは、サンプリングトランジスタ１２５ｎにおいて、全白表示行の方がウインドウ表示行よりも開始タイミングが早くなる問題は、それ以前にサンプリングトランジスタ１２５ｐがオンすることで解消されるし、サンプリングトランジスタ１２５ｐにおいて、全白表示行の方がウインドウ表示行よりも終了タイミングが遅くなる問題は、それ以後にサンプリングトランジスタ１２５ｎがオフすることで解消されるからである。このため、書込走査線１０４WSの電位変化の鈍りによる信号振幅Ｖinに応じたサンプリング期間＆移動度補正期間Ｋの差をなくすことができ、横クロストークのない均一な画質を得ることができる。
【０２２２】
＜改善手法：第２実施形態＞
図１４および図１５は、図７および図８で説明した問題点を解消する有機ＥＬ表示装置の第２実施形態を説明する図である。ここで、図１４は、第２実施形態の有機ＥＬ表示装置１の構成を示す。図１５は、第２実施形態の有機ＥＬ表示装置１で使用される書込走査部１０４ｐと書込走査部１０４ｎの構成例と動作例を示す図である。第２実施形態の有機ＥＬ表示装置１は、書込走査部１０４ｐと書込走査部１０４ｎが１つのシフトレジスタ部を共用する点に特徴がある。
【０２２３】
すなわち、先ず画素回路Ｐは、第１実施形態と同様に、１対のサンプリングトランジスタ１２５ｐ，１２５ｎを用いてサンプリングトランジスタをＣＭＯＳ化（トランスミッションゲート化）している。制御部１０９は、サンプリングトランジスタ１２５ｐとサンプリングトランジスタ１２５ｎの各オン／オフタイミングを独立に制御するための走査部として、サンプリングトランジスタ１２５ｐをオン／オフ制御する書込走査部１０４ｐと、サンプリングトランジスタ１２５ｎをオン／オフ制御する書込走査部１０４ｎの両機能を備えた書込走査部１０４を有する。つまり、サンプリングトランジスタ１２５ｐを制御する書込走査線１０４pWS とサンプリングトランジスタ１２５ｎを制御する書込走査線１０４nWS を同一のスキャナまたはドライバから出力することを特徴としている。
【０２２４】
ただし同一スキャナまたはドライバの同じバッファから書込駆動パルスpWS ，nWS が出力されるのではなく、シフトレジスタ部分を共用していることを特徴としている。つまり、書込走査部１０４ｐと書込走査部１０４ｎとは、シフトレジスタ部を共用化し、同一のシフトレジスタ部から順番に出力されるシフト出力パルスを共通に使用して、サンプリングトランジスタ１２５ｐ用とサンプリングトランジスタ１２５ｎ用に独立した書込駆動パルスpWS （第１の書込駆動パルス），nWS （第２の書込駆動パルス）を生成する構成を採る点に特徴を有する。
【０２２５】
具体的には、書込走査部１０４ｐと書込走査部１０４ｎが１つのシフトレジスタ部を共用する構成例の場合、図１５に示すように、図１０におけるシフトレジスタ部４１０ｎとシフトレジスタ部４１０ｐを１つのシフトレジスタ部４１０へと変形し、この１つのシフトレジスタ部４１０を、出力ゲート部４２０ｎと出力ゲート部４２０ｐとが共用するようにしている。
【０２２６】
このように、同一のシフトレジスタ部４１０の各シフトレジスタ４１２から出力されたシフト出力パルスで、サンプリングトランジスタ１２５ｎ用の書込駆動パルスnWS とサンプリングトランジスタ１２５ｐ用の書込駆動パルスpWS を生成することで、書込走査部１０４の回路構成をコンパクトにできる。スキャナ（書込走査部１０４ｐ，１０４ｎ）やそれを構成するドライバの個数を削減することができ、サンプリングトランジスタ１２５をＣＭＯＳ化する場合においても、狭額縁化や低コスト化が可能である。
【０２２７】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０２２８】
また、上記の実施形態は、クレーム（請求項）に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０２２９】
たとえば、前記実施形態では、移動度補正の動作期間がサンプリングトランジスタがオンしてからオフするまでの期間で規定される場合での適用事例であって、書込走査部１０４としては、移動度補正動作の開始において、サンプリングトランジスタ１２５ｐのオンのタイミングの方がサンプリングトランジスタ１２５ｎのオンのタイミングよりも早くし、かつ、移動度補正動作の終了において、サンプリングトランジスタ１２５ｎのオフのタイミングの方がサンプリングトランジスタ１２５ｐのオフのタイミングよりも遅くしていたが、サンプリングトランジスタのオンタイミングとオフタイミングの双方に関してこのように制御することは必須では無く、何れか一方のみを適用してもよい。もちろん、移動度補正の動作期間がサンプリングトランジスタがオンしてからオフするまでの期間で規定される場合には、オン側とオフ側の双方について、ＣＭＯＳ化したサンプリングトランジスタ１２５ｐ、１２５ｎの移動度補正動作の開示時点と終了時点の各ズレ量に関する条件を満たすように制御するのが好ましいのは言うまでもない。
【０２３０】
＜駆動タイミングの変形例＞
また、駆動タイミングの側面では、電源供給線１０５DSL の電位が第２電位Ｖssから第１電位Ｖccに遷移するタイミングを映像信号Ｖsig の非有効期間であるオフセット電位Ｖofs の期間としつつ、様々な変形が可能である。
【０２３１】
たとえば、電源供給のオフタイミング（第２電位Ｖss側への遷移タイミング）に変更を加えることができる。具体的には、当該行のオフタイミングとオンタイミングの双方を同じ水平期間にすることができる。この変形例の駆動タイミングでは、ともに映像信号Ｖsig のオフセット電位Ｖofs の期間に電源スイッチング動作をさせており、またこのときにはサンプリングトランジスタ１２５をオンさせて駆動トランジスタ１２１のゲート端をオフセット電位Ｖofs に固定してローインピーダンス化しており電源パルス（電源駆動パルスDSL ）に起因するカップリングノイズに対する耐性が向上する。
【０２３２】
このような変形例の場合でも、サンプリング期間＆移動度補正期間Ｋの動作には変更はなく、サンプリングトランジスタに関しては、前述の第１あるいは実施形態のように、ＮＭＯＳとＰＭＯＳを並列接続してＣＭＯＳ化（トランスミッションゲート化）し、その各サンプリングトランジスタを、移動度補正期間においては、同一行の各画素に供給される各信号電位に関して、各オンタイミングのズレ量の小さい方が先にオンするように制御する、あるいは各オフタイミングのズレ量の小さい方が後にオフするように制御することで、前記実施形態と同様の効果が得られる。
【０２３３】
また、図示を割愛するが、図６に示した駆動タイミングに対して、サンプリング期間＆移動度補正期間Ｋの設定方法を変形することができる。具体的には、先ず映像信号Ｖsig がオフセット電位Ｖofs から信号電位（Ｖofs ＋Ｖin）に遷移するタイミングｔ１５Ｖを図６に示した駆動タイミングよりも１水平期間の後半側にシフトさせて、信号電位（Ｖofs ＋Ｖin）の期間を狭くする。また、閾値補正動作の完了時（閾値補正期間Ｉの完了時）には、先ず、書込駆動パルスWSをアクティブＨにしたままで、水平駆動部１０６により映像信号線１０６HSに信号電位（Ｖofs ＋Ｖin）を供給して（ｔ１５）、書込駆動パルスWSをインアクティブＬにするまで（ｔ１７）の間を、保持容量１２０への信号振幅Ｖinの情報の書き込み期間とする。この信号振幅Ｖinの情報は駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持される。この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正動作によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは“（１−ｇ）Ｖin＋Ｖth”となる。また、同時に、信号書込期間ｔ１５〜ｔ１７で移動度補正を実行する。すなわち、タイミングｔ１６〜ｔ１７は、信号書込期間と移動度補正期間の双方を兼ねることとなる。
【０２３４】
なお、移動度補正を実行する期間ｔ１５〜ｔ１７では、有機ＥＬ素子１２７は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間ｔ１５〜ｔ１７では、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig のレベルに固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。以下、図６に示した駆動タイミングと同様である。
【０２３５】
各駆動部（１０４，１０５，１０６）は、水平駆動部１０６が映像信号線１０６HSに供給する映像信号Ｖsig と書込走査部１０４が供給する書込駆動パルスWSとの相対的な位相差を調整して、移動度補正期間を最適化することができる。ただし、この変形例の場合、書込み＆移動度補正準備期間Ｊが存在せずに、タイミングｔ１５Ｖ３〜ｔ１７がサンプリング期間＆移動度補正期間Ｋとなる。このため、書込走査線１０４WSや映像信号線１０６HSの配線抵抗や配線容量の距離依存の影響に起因する波形特性の相違がサンプリング期間＆移動度補正期間Ｋに影響を与えてしまう可能性がある。画面の書込走査部１０４に近い側と遠い側（すなわち画面の左右）でサンプリング電位や移動度補正時間が異なることになるので、画面の左右で輝度差が生じ、シェーディングとして視認される難点が懸念される。
【０２３６】
また、サンプリング期間＆移動度補正期間Ｋの開始タイミングはサンプリングトランジスタのオン開始時点ではなく映像信号Ｖsig が信号電位（Ｖofs ＋Ｖin）に切り替る時点で規定され、サンプリング期間＆移動度補正期間Ｋの終了タイミングはサンプリングトランジスタのオン終了時点で規定される。よって、前記実施形態のように、サンプリングトランジスタをＣＭＯＳ化して、移動度補正期間において各サンプリングトランジスタ１２５ｐ、１２５ｎのオン／オフタイミングに位相差を持たせることによる効果は、サンプリングトランジスタのオン開始時点にはあり得ず、サンプリングトランジスタのオン終了時点に適用の効果がある。よって、前例に則して言えば、書込走査部１０４としては、移動度補正動作の終了において、サンプリングトランジスタ１２５ｎのオフのタイミングの方がサンプリングトランジスタ１２５ｐのオフのタイミングよりも遅くすればよい。
【０２３７】
＜画素回路の変形例＞
また、画素回路Ｐの側面からの変更も可能である。たとえば、回路理論上は「双対の理」が成立するので、画素回路Ｐに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、図９および図１４に示した画素回路Ｐがｎ型の駆動トランジスタ１２１を用いて構成しているのに対し、ｐ型の駆動トランジスタ１２１を用いて画素回路Ｐを構成する。これに合わせて映像信号Ｖsig のオフセット電位Ｖofs に対する信号振幅Ｖinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。
【０２３８】
たとえば「双対の理」に従った変形態様の画素回路Ｐでは、ｐ型の駆動トランジスタ（以下ｐ型駆動トランジスタ１２１ｐと称する）のゲート端とソース端と間に保持容量１２０を接続し、ｐ型駆動トランジスタ１２１ｐのソース端を直接に有機ＥＬ素子１２７のカソード端に接続する。有機ＥＬ素子１２７のアノード端は基準電位としてのアノード電位Ｖanode にする。このアノード電位Ｖanode は、基準電位を供給する全画素共通の基準電源（高電位側）に接続する。
【０２３９】
サンプリングトランジスタは、前述のように、サンプリングトランジスタ１２５ｐとサンプリングトランジスタ１２５ｎでトランスミッションゲート構成で並列接続してＣＭＯＳ化する。ｐ型駆動トランジスタ１２１ｐは、そのドレイン端が低電圧側の第１電位Ｖssに接続され、有機ＥＬ素子１２７を発光させる駆動電流Ｉdsを流す。
【０２４０】
このような双対の理を適用して駆動トランジスタ１２１をｐ型にした変形例の有機ＥＬ表示装置においても、ｎ型の駆動トランジスタ１２１にした有機ＥＬ表示装置と同様に、閾値補正動作、移動度補正動作、およびブートストラップ動作を実行することができる。
【０２４１】
このような画素回路Ｐを駆動する際に、サンプリングトランジスタのゲート容量に起因する書込駆動パルスの鈍りと信号振幅Ｖinとの関係で生じ得る横クロストークに関しては、前述の第１あるいは第２実施形態を適用して、サンプリングトランジスタ１２５ｎ，１２５ｐでＣＭＯＳ化し、ＣＭＯＳ化したサンプリングトランジスタ１２５ｐ、１２５ｎの移動度補正動作の開示時点と終了時点の各ズレ量に関する条件を満たすように制御する仕組みを適用することで、書込走査線１０４pWS ，nWSの電位変化の鈍りによる信号振幅Ｖinに応じた動度補正期間の差をなくすことができ、黒ウインドウ表示時の横クロストークなどの表示むらを防止できる。
【０２４２】
ただし、この場合、信号振幅の大きくなる方向は電圧が小さくなる方向であるので、ＣＭＯＳ化したサンプリングトランジスタ１２５ｐ，１２５ｎの動作状態は、図７や図１２に示したオフセット電位Ｖofs （＝Ｖ_BLK）と白表示電圧Ｖ_WHTの位置が逆転する。よってこの場合、書込走査部１０４は、図１６に示すように、移動度補正動作の開始においてサンプリングトランジスタ１２５ｎのオンのタイミングの方がサンプリングトランジスタ１２５ｐのオンのタイミングよりも早く、および／または、移動度補正動作の終了において、サンプリングトランジスタ１２５ｐのオフのタイミングの方がサンプリングトランジスタ１２５ｎのオフのタイミングよりも遅いように制御すればよい。
【０２４３】
なお、ここで説明した画素回路Ｐの変形例は、図９および図１４に示した構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。閾値補正動作を実行するに当たり、書込走査部１０４での走査に合わせて各水平周期内でオフセット電位Ｖofs と信号電位（Ｖofs ＋Ｖin）で切り替わる映像信号Ｖsig が映像信号線１０６HSに伝達されるように駆動を行ない、閾値補正の初期化動作のために駆動トランジスタ１２１のドレイン側（電源供給側）を第１電位と第２電位とでスイッチング駆動を行なうものである限り、２ＴＲ構成であるか否かは不問でありトランジスタ数が３個以上であってもよく、それらの全てに、サンプリングトランジスタをＣＭＯＳ化する前述の本実施形態の各改善手法を適用できる。こうすることで、書込走査線１０４WSの電位変化の鈍りによる信号振幅Ｖinに応じた移動度補正期間の差をなくして黒ウインドウ表示時の横クロストークなどの表示むらを抑制するという本実施形態の思想を適用することができる。
【図面の簡単な説明】
【０２４４】
【図１】本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。
【図２】本実施形態の画素回路に対する第１比較例を示す図である。
【図３】本実施形態の画素回路に対する第２比較例を示す図である。
【図４】有機ＥＬ素子や駆動トランジスタの動作点を説明する図である。
【図４Ａ】有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流に与える影響を説明する図である。
【図５】本実施形態の画素回路に対する第３比較例を示す図である。
【図６】図５に示した本実施形態の画素回路に関する本実施形態の駆動タイミングの基本例を説明するタイミングチャートである。
【図７】ｎ型トランジスタのゲート容量を起因とする書込駆動パルスの鈍りと映像信号線の電位との関係を説明する図である。
【図８】サンプリングトランジスタをオン／オフ制御するときに、書込走査線の電位変化が映像信号電位の影響を受けることに起因した輝度むら（特に横クロストーク）の問題点を具体的に説明する図である。
【図９】有機ＥＬ表示装置の第１実施形態を示す図である。
【図１０】第１実施形態の有機ＥＬ表示装置で使用される書込走査部の構成例と動作例を示す図である。
【図１１】第１実施形態の構成における動作タイミングの一例を示す図である。
【図１２】ｐ型トランジスタのゲート容量を起因とする書込駆動パルスの鈍りと映像信号線の電位との関係を説明する図である。
【図１３】ｎ型の駆動トランジスタを使用した場合におけるＣＭＯＳ化した各サンプリングトランジスタの動作点を説明する図である。
【図１４】有機ＥＬ表示装置の第２実施形態を示す図である。
【図１５】第２実施形態の有機ＥＬ表示装置で使用される書込走査部の構成例と動作例を示す図である。
【図１６】ｐ型の駆動トランジスタを使用した場合におけるＣＭＯＳ化した各サンプリングトランジスタの動作点を説明する図である。
【符号の説明】
【０２４５】
１…有機ＥＬ表示装置、１００…表示パネル部、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０５…駆動走査部、１０６…水平駆動部、１０９…制御部、１２０…保持容量、１２１…駆動トランジスタ、１２２…発光制御トランジスタ、１２５，１２５ｐ、１２５ｎ…サンプリングトランジスタ、１２７…有機ＥＬ素子（電気光学素子の一例）、２００…駆動信号生成部、３００…映像信号処理部、４１０，４１０ｐ，４１０ｎ…シフトレジスタ部、４１２…シフトレジスタ、４２０ｐ，４２０ｎ…出力ゲート部、４２２…ＮＡＮＤゲート、４２４…ＡＮＤゲート、Ｃel…寄生容量、Ｐ…画素回路
【図１】
2010008522.tif 000005
【図２】
2010008522.tif 000006
【図３】
2010008522.tif 000007
【図４】
2010008522.tif 000008
【図４Ａ】
2010008522.tif 000009
【図５】
2010008522.tif 000010
【図６】
2010008522.tif 000011
【図７】
2010008522.tif 000012
【図８】
2010008522.tif 000013
【図９】
2010008522.tif 000014
【図１０】
2010008522.tif 000015
【図１１】
2010008522.tif 000016
【図１２】
2010008522.tif 000017
【図１３】
2010008522.tif 000018
【図１４】
2010008522.tif 000019
【図１５】
2010008522.tif 000020
【図１６】
2010008522.tif 000021