(57)【要約】【課題】コンタクトホールの加工時において配線のダメージを受けにくく、信頼性の低下を抑制できる構造の接続部を有する半導体装置を提供すること。【解決手段】接続部１は、第１導電層２と第２導電層４とが、その交差個所に設けられたコンタクトホール５を介して接続されたものである。矩形状のコンタクトホール５は第２導電層４の幅方向の略中央に配置されている。そして、コンタクトホール５のパターンを囲むように矩形状の半導体層３が設けられている。半導体層３は、コンタクトホール５の底部において第１導電層２上に形成されている。この半導体層３は、第１導電層２とのエッチング選択比が高く、第１導電層２に対するエッチング効率が充分に高いものである。【選択図】図１
2010212326.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された第１の導電層と、
前記第１の導電層上に形成され、前記第１の導電層と重なる位置にコンタクトホールを有する絶縁層と、
前記絶縁層上に形成された第２の導電層と、
前記コンタクトホールにおいて前記第１の導電層と前記第２の導電層とを電気的に接続する導電部材と、
前記コンタクトホールの底部の少なくとも一部に形成され、前記第１の導電層と前記導電部材とを電気的に接続する半導体層と、
を有することを特徴とする半導体装置。
【請求項２】
前記半導体層と同一の物質層を含む半導体素子を前記基板上に含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体層は、前記半導体素子の前記同一の物質層と同時にパターニングされていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記半導体層と、前記半導体素子が含む前記同一の物質層とは、連続した領域としてパターニングされていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記半導体素子が有機トランジスターであることを特徴とする請求項２ないし４のいずれか一項に記載の半導体装置。
【請求項６】
前記半導体素子が有機発光素子であることを特徴とする請求項２ないし４のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特にコンタクトホールを含む接続部の構造に関するものである。
【背景技術】
【０００２】
電気泳動表示装置あるいは、液晶表示装置、ＥＬ（エレクトロルミネッセンス）素子を搭載する表示装置等の電気光学装置、もしくは半導体装置においては、基板上に例えば所定の回路を構成するトランジスター、ダイオードなどの多数の半導体素子が形成され、これらの素子を相互に接続するための多数の配線が形成される。この種の配線には、絶縁膜を介して上下に位置する２層の導電層からなる配線をコンタクトホールを介して接続する構成が多用されている（例えば、特許文献１参照）。この種の接続部の従来の構成を図７（ａ）、（ｂ）に示す。
【０００３】
図７（ａ）に示すように、接続部６０は、図示横方向に延びる第１配線６１と図示縦方向に延びる第２配線６２とがその交差個所に設けられたコンタクトホール６３を介して接続されたものである。なお、この接続部６０の図面右側に示した第２配線６２と略平行に延びる配線６４は、第１配線と同一層で形成された隣接配線である。
【０００４】
図７（ｂ）は、図７（ａ）のＡ−Ａ’線に沿う断面図である。図７（ｂ）に示すように、基板６５上に第１絶縁膜６６、第２絶縁膜６７が順次積層され、第２絶縁膜６７上に第１配線６１が形成され、第１配線６１を覆うように第２絶縁膜６７上に第３絶縁膜６８が形成されている。そして、第１配線６１上に第３絶縁膜６８を貫通して第１配線６１の表面に達するコンタクトホール６３が形成されており、コンタクトホール６３内に第２配線６２が形成されてコンタクトホール６３の底面で第１配線６１と第２配線６２とが接触することにより、これら配線６１，６２が電気的に接続されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−３２６６６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図７に示した従来の構造においては、第３絶縁層６８は、コンタクトホール６３の形成位置において第１配線６１上に直接積層されている。従って、コンタクトホール６３の形成時には、第３絶縁層６８の加工と同時に第１配線６１もダメージを受けやすい。また、第１配線６１のダメージ軽減のために、第１配線６１上に第３絶縁層６８を僅かでも残した場合、接触抵抗が増加し駆動上の異常を招く。たとえば、表示装置などのコンタクトホールが無数に必要とされるデバイスにおいては、一つの加工不良がデバイス全体の致命的な欠陥となりうる。
【０００７】
従って、コンタクトホールの加工時において配線のダメージを受けにくく、信頼性の低下を抑制できる構造の接続部を有する半導体装置が望まれていた。
【課題を解決するための手段】
【０００８】
本発明は、上記課題の少なくとも一部を解決するように、以下の形態、又は適用例として実現される。
【０００９】
［適用例１］基板上に形成された第１の導電層と、前記第１の導電層上に形成され、前記第１の導電層と重なる位置にコンタクトホールを有する絶縁層と、前記絶縁層上に形成された第２の導電層と、前記コンタクトホールにおいて前記第１の導電層と前記第２の導電層とを電気的に接続する導電部材と、前記コンタクトホールの底部の少なくとも一部に形成され、前記第１の導電層と前記導電部材とを電気的に接続する半導体層と、を有することを特徴とする半導体装置。
【００１０】
この構成によれば、コンタクトホールに位置する導電層領域の厚さは、半導体層の厚み分だけ増すことになり、コンタクトホール形成時における厚み方向の加工許容範囲が広がる。これによりコンタクトホールが無数に必要とされる場合においても、確実にコンタクトホール底部に位置する電極層との電気的接続が可能となる。このような効果は、半導体層が、無機物からなる無機半導体である場合、あるいは有機物からなる有機半導体である場合のいずれにおいても得られる。
【００１１】
さらに、前記半導体が特に有機物からなる有機半導体の場合、電極層上に有機半導体層が形成されていることで、コンタクトホール形成時に加わるコンタクトホール底部の電極層へのダメージを低減することが可能である。有機材料は、一般に無機材料からなる電極層と比較し、結合エネルギーが小さく物理的強度が弱いため、有機半導体からなる半導体層を加工する際の下部電極層へのダメージを抑えることが可能である。加えて、有機材料と無機材料では溶液への溶解性・反応性も大きく異なるため、化学的なエッチング加工においても、半導体層を加工する際に下部電極層へのダメージを抑えることが可能である。また、コンタクトホール底部の電極層のダメージを低減できるため、電極層をより薄くした場合でも、従来と同等の導通が可能となる。
【００１２】
なお、本適用例における半導体装置は、コンタクトホールによる配線間の接続部が形成された基板を備えた電気光学装置を含むものである。
【００１３】
［適用例２］上記半導体装置であって、前記半導体層と同一の物質層を含む半導体素子を前記基板上に含むことを特徴とする。
【００１４】
この構成によれば、同一の物質層からなる半導体素子の半導体領域と半導体層とは、同一もしくは同様のプロセスにより形成可能である。また、同時に形成することも可能である。これにより、製造コストが増加することを抑制しつつ、接続部の信頼性の低下を抑制することができる。
【００１５】
［適用例３］上記半導体装置であって、前記半導体層は、前記半導体素子の前記同一の物質層と同時にパターニングされていることを特徴とする。
【００１６】
本構成によれば、電気的伝導性を有する半導体からなる半導体層領域が非連続的に配置されることで、下層に位置する配線間の電気的絶縁性を高い状態で維持することが可能となる。また、同一の物質層である半導体素子の半導体領域と半導体層とを、同時にパターニングする。これにより、製造コストが増加することを抑制しつつ、接続部の信頼性の低下を抑制することができる。
【００１７】
［適用例４］上記半導体装置であって、前記半導体層と、前記半導体素子が含む前記同一の物質層とは、連続した領域としてパターニングされていることを特徴とする。
【００１８】
本構成によれば、連続した１領域に半導体層および半導体素子を密に配置することができ、高集積化を図ることが出来る。また、同時に作製されることで製造コストを低減することが可能である。
【００１９】
［適用例５］上記半導体装置であって、前記半導体素子が有機トランジスターであることを特徴とする。
【００２０】
本構成によれば、同一の物質からなる有機トランジスターである半導体素子と半導体層は、同一もしくは同様のプロセスにより形成可能である。また、同時に形成することも可能である。これにより、製造コストが増加することを抑制しつつ、接続部の信頼性の低下を抑制することができる。
【００２１】
［適用例６］上記半導体装置であって、前記半導体素子が有機発光素子であることを特徴とする。
【００２２】
本構成によれば、同一の物質からなる有機発光素子である半導体素子と半導体層は、同一もしくは同様のプロセスにより形成可能である。また、同時に形成することも可能である。これにより、製造コストが増加することを抑制しつつ、接続部の信頼性の低下を抑制することができる。
【図面の簡単な説明】
【００２３】
【図１】第１の実施形態の電気泳動表示装置における配線間の接続を示す図で、（ａ）は接続部の平面図、（ｂ）は接続部の断面図である。
【図２】第２の実施形態の電気泳動表示装置における配線間の接続を示す図で、（ａ）は接続部の平面図、（ｂ）は接続部の断面図である。
【図３】第３の実施形態の電気泳動表示装置における配線間の接続と、同基板上に形成されたＴＦＴ素子を示す図で、（ａ）は接続部およびＴＦＴ部の平面図、（ｂ）は接続部の断面図である。
【図４】第４の実施形態の電気泳動表示装置における画素駆動用ＴＦＴ素子と、同ＴＦＴ電極と画素電極間の接続を示す図で、（ａ）は平面図、（ｂ）は断面図である。
【図５】実施形態の電気泳動表示装置の全体構成を示す図で、（ａ）は平面図、（ｂ）は断面図である。
【図６】実施形態における接続部の適用箇所の一例を示す等価回路図である。
【図７】従来の接続部を示す図で、（ａ）は平面図、（ｂ）は断面図である。
【発明を実施するための形態】
【００２４】
［第１の実施形態］
第１の実施形態は、半導体装置の一つとして、アクティブマトリックス方式の電気泳動表示装置を想定し、その周辺回路などにおける配線間の接続部、あるいは配線と素子との接続部に、本発明の少なくとも一部を適用したものである。以下、本発明の第１の実施形態を図１（ａ）、（ｂ）を参照して説明する。図１（ａ）は、本実施形態の電気泳動表示装置における配線間の接続部を示す平面図、図１（ｂ）は、図１（ａ）のＣ−Ｃ’線に沿う断面図である。
【００２５】
本実施形態の電気泳動表示装置は周辺回路を内蔵したアクティブマトリックス方式のものであり、素子基板と対向基板との間に電気泳動層が挟持されている。そして、素子基板上に多数の半導体素子としての薄膜トランジスター（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下、「ＴＦＴ」と略記する）を有しており、これらＴＦＴを構成する第１導電層および第２導電層や、画素電極等の導電膜が、絶縁膜を介して基板側から所定の順序で形成されている。
【００２６】
このようにＴＦＴが形成された本実施形態の電気泳動表示装置における接続部１は、平面的には図１（ａ）に示すように、図示横方向に延びる第１導電層２と図示縦方向に延びる第２導電層４とがその交差個所に設けられたコンタクトホール５を介して接続されたものである。コンタクトホール５は第２導電層４の幅方向の略中央に配置されている。そして、コンタクトホール５のパターンを囲むように矩形状の半導体層３が設けられている。なお、この接続部１の右側に第２導電層４と略平行に延びる配線６は隣接する第１導電層に相当する配線である。また、コンタクトホール５は矩形状で図示しているが、必ずしも矩形に限るものでない。
【００２７】
ここでは図１（ａ）に示すように第２導電層４を１本とし、第１導電層２のみを第２導電層４に接続した場合を例として説明するが、第１導電層２が１本の場合に限らず、第１導電層２が多数本の場合において、第１導電層２のそれぞれに第２導電層４を接続する場合にも適用できるものである。
【００２８】
なお、図１においてコンタクトホール５のパターン領域は半導体層３に含まれる領域として示されているが、半導体層３の領域は、コンタクトホール５のパターン領域より必ずしも大きい必要は無く、その内側に収まる領域であってもよい。
【００２９】
断面構造を見ると、図１（ｂ）に示すように、基板７上に第１導電層２、半導体層３が順次積層され、第１導電層２および半導体層３を覆うように基板７上に第１絶縁層８が形成されている。そして、第１絶縁層８を完全に貫通し、さらに半導体層３をほぼ貫通するようにコンタクトホール５が形成されている。つまり、コンタクトホール５の底部が第１導電層２のほぼ上面に位置しており、コンタクトホール５の底部の下側（基板７側）に設けられた半導体層３は、概ね除去されている。そして、コンタクトホール５の内壁面に沿って第２導電層４が形成され、第２導電層４と第１導電層２とが接触することにより、これら第１導電層２と第２導電層４とが電気的に接続されている。
【００３０】
本実施形態では、半導体層３は、第１導電層２とのエッチング選択比が高く、第１導電層２に対するエッチング効率が充分に高いものである。この半導体層３に用いられる材料としては、有機半導体、無機半導体が上げられる。有機半導体の例としてはナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリヘキシルチオフェン、ポリ（ｐ−フェニレンビニレン）、ポリチエニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。中でも、π共役系が１次元的に繋がったπ共役系の有機半導体材料は、高い移動度が得られることから、好ましく用いることができる。また、無機半導体の例としては、シリコン半導体、酸化物半導体が上げられる。
【００３１】
前記有機半導体材料のうち、高分子の有機半導体材料は液体プロセスにより簡易に成膜できる一方で、低分子の有機半導体材料は通常は蒸着法によって成膜される。また、最近では、前駆体を用いる方法や、直接溶媒に分散又は溶解して塗布する方法により低分子の有機半導体材料も液体プロセスにより成膜可能である。
【００３２】
前記シリコン半導体は、液体シリコンから形成することも可能である。
【００３３】
第１導電層２および第２導電層４に用いられる材料の例としては、Ａｇ、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、ＣｕおよびＮｉまたはこれらを含む合金、インジウム錫酸化物（ＩＴＯ）、インジウム酸化物（ＩＯ）、インジウム亜鉛酸化物（ＩＺＯ）、アンチモン錫酸化物（ＡＴＯ）および酸化錫（ＳｎＯ2）等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００３４】
第１絶縁層８に用いられる材料としては、主として有機材料（特に有機高分子材料）で構成されているのが好ましい。有機材料を主材料とする第１絶縁層８は、半導体層３が有機半導体である場合、半導体層３に大きなダメージを与えることなく成膜可能であると共に、液体プロセスによって容易に形成可能であることから好ましい。このような有機高分子材料としては、ポリスチレン、ポリイミド、ポリアミドイミド、ポリビニルフェニレン、ポリカーボネート（ＰＣ）、ポリメチルメタクリレート（ＰＭＭＡ）のようなアクリル系樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）のようなフッ素系樹脂、ポリビニルフェノールあるいはノボラック樹脂のようなフェノール系樹脂、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリブテンなどのオレフィン系樹脂等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００３５】
なお、第１絶縁層８に無機材料を用いても差し支えない。なお無機材料を用いる場合は、高耐圧で緻密な絶縁膜を形成することが可能であり、単独で用いることも可能であるが、半導体層３が有機半導体層である場合、半導体層３への成膜時のダメージを抑制するために、上記有機絶縁材料の上に積層することが望ましい。この無機材料の例としては、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタルなどが挙げられる。
【００３６】
基板７に用いられる材料には、ポリイミド、ＰＥＴ、ＰＣ、ＰＥＮなどのプラスチック基板、石英基板、ガラス基板、Ｓｉ基板などが挙げられる。
【００３７】
上記構成の接続部１を形成する際には、第１導電層２および半導体層３を覆うように第１絶縁層８を積層した後、周知のフォトリソグラフィー、エッチング技術を用いて第１絶縁層８のエッチングを行うことによってコンタクトホール５を形成する。ここで、半導体層３および第１導電層２が、形成されつつあるコンタクトホール５の底部に露出する。図１（ｂ）では、半導体層３で覆われて第１導電層２が露出していないが、少なくとも底部の一部分において完全に露出させることで接触抵抗の低減を図ることが出来る。その後、第２導電層４となる導電層を成膜し、パターニングすることによって第２導電層４を形成すると、本実施の形態の接続部１が完成する。
【００３８】
なお、第１導電層２、第２導電層４のパターン形成にはフォトリソグラフィーを用いたエッチング法、シャドーマスクを用いた蒸着法、インクジェット法、フレキソ印刷法、スクリーン印刷法などを用いることが出来る。
【００３９】
半導体層３が有機半導体の場合、その形成には、シャドーマスクを用いた蒸着法、インクジェット法、フレキソ印刷法、スクリーン印刷法、スピンコート法などを用いることが出来る。
【００４０】
第１絶縁層８の形成には、有機材料については、スピンコート法、スリットコート法、スクリーン印刷法、ＣＶＤ法などを用いることが出来る。
【００４１】
コンタクトホール５の形成過程においては、上記手法の他にレーザー加工法、溶液を用いた化学エッチング法、プラズマを用いたエッチング法などが挙げられる。また、これらの方法を組み合わせた方法を用いてもよい。
【００４２】
なお、半導体層３が有機半導体の場合、半導体層３がコンタクトホール５の底部に露出した時点で、半導体層３と第１導電層２に対してエッチング能の大きく異なるような手法を用いることで、第１導電層２へのダメージを抑えた状態で第１導電層２を露出させることが可能である。例えば、半導体層３の選択的なエッチング方法としては、有機材料からなる半導体層３を溶解可能な有機溶媒による溶解や、ＵＶ／オゾンプラズマや酸素プラズマによる酸化分解などによる方法が挙げられる。
【００４３】
さらに、コンタクトホール５の形成時に、コンタクトホール５の底部が第１導電層２を貫通した場合は、コンタクトホール５において、第１導電層２は、その端面のみが露出される。この場合、半導体層３を溶解可能な有機溶媒で溶解することが好ましい。こうすることで、半導体層３を除去し第１導電層２を面で露出することが可能である。そして、第２導電層４の形成をインクジェット法、スクリーン印刷法などの液体プロセスで行うことにより、より確実に露出した第１導電層２の表面との電気的接続が可能となる。
【００４４】
なお、第２導電層４の形成の際にコンタクトホール５に配置する材料（例えば導電性インク）として、半導体層３を溶解可能な溶媒を含む材料を用いることでも同様の効果を得ることができる。このようにすれば、第２導電層４の形成の際に半導体層３が溶解するため、半導体層３を溶解するためのプロセスを別途設ける必要がなく、プロセスを簡略化することができる。
【００４５】
［第２の実施形態］
本発明の第２の実施形態は、電気的に絶縁された２層の配線層を含む上記第１の実施形態における構成において、コンタクトホール形成後にコンタクトホールに導電性の物質を成膜、もしくは充填することで前記配線層間を電気的に接続する場合を示したものである。以下、第２の実施の形態を図２（ａ）、（ｂ）を参照して説明する。図２（ａ）は、本実施形態の電気泳動表示装置における配線間の接続部を示す平面図、図２（ｂ）は、図２（ａ）のＤ−Ｄ’線に沿う断面図である。
【００４６】
本実施形態の電気泳動表示装置は周辺回路を内蔵したアクティブマトリックス方式のものであり、素子基板と対向基板との間に電気泳動層が挟持されている。そして、素子基板上に多数のＴＦＴを有しており、これらＴＦＴを構成する第１導電層、第２導電層、層間導電層、画素電極等の導電膜が絶縁膜を介して基板側から順に形成されている。
【００４７】
このようにＴＦＴが形成された本実施形態の電気泳動表示装置における接続部１は、平面的には図２（ａ）に示すように、図示横方向に延びる第１導電層２と図示縦方向に延びる第２導電層４とがその交差個所に設けられたコンタクトホール５において層間導電層９を介して接続されたものである。矩形状のコンタクトホール５は第２導電層４の幅方向の略中央に配置されている。そして、コンタクトホール５のパターンを囲むように矩形状の半導体層３が形成されている。なお、この接続部１の右側に第２導電層４と略平行に延びる配線６は隣接する第１導電層に相当する配線である。
【００４８】
層間導電層９は、コンタクトホール５に充填され、第２導電層４の一部とコンタクトホール５の底部に位置する第１導電層２の少なくとも一部を覆うように、コンタクトホール５の壁面に沿って形成されることで、第１導電層２と第２導電層４とは電気的に接続される。ここでは図２（ａ）に示すように第２導電層４を１本とし、同じく１本の第１導電層２のみを第２導電層４に接続した場合を例として説明するが、第１導電層２が１本の場合に限らず、第１導電層２が多数本であって、第１導電層２のそれぞれに第２導電層４を接続する場合にも適用できるものである。また、層間導電層９は図２（ｂ）においてコンタクトホール５の壁面に沿って図示されているが、コンタクトホール全体に充填されていても良い。
【００４９】
断面構造を見ると、図２（ｂ）に示すように、基板７上に第１導電層２、半導体層３が順次積層され、第１導電層２および半導体層３を覆うように基板７上に第１絶縁層８、さらに第１絶縁層８上に第２導電層４が形成されている。そして、第２導電層４、第１絶縁層８を完全に貫通し、さらに半導体層３をほぼ貫通するようにコンタクトホール５が形成されている。つまり、コンタクトホール５の底部の面が第１導電層２のほぼ表面に位置しており、コンタクトホール５の底部において、第１導電層２上に形成された半導体層３は、概ね除去されている。また、コンタクトホール５の内壁面に沿って第１導電層２の少なくとも１部と第２導電層４の１部を覆うように層間導電層９が形成されることにより、第１導電層２と第２導電層４とが電気的に接続されている。
【００５０】
なお、上記第１の実施形態と同様に、コンタクトホール５の形成時に、第１導電層２の上面に形成された半導体層３がコンタクトホール５の底部において露出するが、この半導体層３は、少なくとも一部が完全に除去され第１導電層２が露出していることが好ましい。このとき、半導体層３が有機半導体の場合、半導体層３と第１導電層２とのエッチング選択比が高く、高い半導体層３のエッチング効率が得られるので、第１導電層２の上面に位置する半導体層３を容易に除去することができる。
【００５１】
層間導電層９の形成には、インクジェット法、ディスペンサー法、スクリーン印刷法、蒸着法、スパッタ法などを用いることが出来る。特に、層間導電層９をコンタクトホール５に充填する場合、高精細および厚膜化に対応可能なスクリーン印刷法、インクジェット法を用いることが好ましい。
【００５２】
層間導電層９に用いられる材料の例としては、Ａｇ、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、ＣｕおよびＮｉまたはこれらを含む合金、インジウム錫酸化物（ＩＴＯ）、インジウム酸化物（ＩＯ）、インジウム亜鉛酸化物（ＩＺＯ）、アンチモン錫酸化物（ＡＴＯ）および酸化錫（ＳｎＯ2）等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。また、インクジェット（ＩＪ）法などの液体プロセスの場合、金属ナノコロイドインクやカーボンインク、ＰＥ−ＤＯＴなどの導電性インクを使用することが出来る。
【００５３】
第１導電層２と第２導電層４との接続を、第２導電層４の形成と同時に行わず、個別に層間導電層９を形成して行う本構成では、各層の膜厚を個別に最適化できるため、コンタクトホール５における電気的接続をより確実に可能にする。また、第１絶縁層８が厚い場合や、コンタクトホールのテーパー角が基板に対して垂直に近いような場合であっても、層間導電層９をコンタクトホール５に充填することで信頼性のある電気的接続が可能となる。
【００５４】
［第３の実施形態］
本発明の第３の実施形態は、絶縁層によって電気的に隔てられた配線間を接続する接続部と、ＴＦＴ部とが、同一基板上に形成されている構成において、本発明のすくなくとも一部を適用した例である。以下、第３の実施形態を図３（ａ）、（ｂ）を参照して説明する。図３（ａ）は、本実施形態の電気泳動表示装置における配線間の接続部および同一基板上に具備された画素への電圧信号をスイッチングするトランジスター（ＴＦＴ）を示す平面図、図３（ｂ）は、図３（ａ）のＥ−Ｅ’線に沿う断面図である。
【００５５】
本実施形態の電気泳動表示装置は、周辺回路を内蔵したアクティブマトリックス方式のものであり、素子基板と対向基板との間に電気泳動層が挟持されている（後述する図５参照）。そして、素子基板上に多数のＴＦＴを有しており、これらＴＦＴを構成する第１導電層、第２導電層、第１半導体層、第２半導体層、層間導電層などの導電膜が絶縁膜を介して基板側から順に形成されている。
【００５６】
本実施形態における接続部１とＴＦＴ部１０の構成について説明する。まず、接続部１については、平面的には図３（ａ）に示すように、図示横方向に延びる第１導電層２と第２導電層４とが、その重なり合う個所に設けられたコンタクトホール５において、このコンタクトホール５の内壁面に沿って第２導電層４が形成されることによって、第２導電層４と第１導電層２とが接触して接続される構成である。矩形状のコンタクトホール５は第２導電層４の幅方向の略中央に配置されている。そして、コンタクトホール５の開口部を囲むように矩形状の半導体層３が設けられている。コンタクトホール５の壁面に沿って形成される第２導電層４は、コンタクトホール５の底部に位置する半導体層３もしくは第１導電層２の少なくとも一部を覆うことで、第１導電層２と第２導電層４とを電気的に接続している。一方、ＴＦＴ部１０については、基板上に形成された第１導電層２ａおよび第１導電層２ｂが、ＴＦＴを構成するソース電極およびドレイン電極にそれぞれ相当し、これらの電極間を跨ぐように半導体層３ａが形成されている。さらにＴＦＴのチャネル部１１を覆うように、第２導電層４の一部である第２導電層４ａが、ＴＦＴを構成するゲート電極として形成されている。
【００５７】
このように、本実施形態の接続部１は、図３（ａ）に示すように、図示縦方向に略平行に延びる第１導電層２ａ，２ｂ，２ｃを跨ぐようにして形成された第２導電層４ａを一部に有する第２導電層４を、図面左側に示した第１導電層２に接続した構成を有している。
【００５８】
断面構造を見ると、図３（ｂ）に示すように、接続部１においては、基板７上に第１導電層２、半導体層３が順次積層され、第１導電層２および半導体層３を覆うように基板７上に第１絶縁層８が形成されている。そして、第１絶縁層８を完全に貫通し、さらに半導体層３をほぼ貫通するようにコンタクトホール５が形成されている。つまり、コンタクトホール５の底部の面が第１導電層２のほぼ表面に位置しており、コンタクトホール５の底部おいて、第１導電層２の上面に形成された半導体層３は、概ね除去されている。また、コンタクトホール５の内壁面に沿って第２導電層４が形成され、第２導電層４と第１導電層２とが接触することにより、これら第１導電層２と第２導電層４とが電気的に接続されている。
【００５９】
一方、ＴＦＴ部１０においては、基板７上に第１導電層２ａ，２ｂ，２ｃ、半導体層３ａ、この第１導電層２ａ，２ｂ，２ｃ、および半導体層３ａを覆うようにゲート絶縁層８ａとしての第１絶縁層８が、それぞれ順次積層されて形成されている。またＴＦＴのチャネル部１１の直上を覆うようにゲート電極としての第２導電層４ａが形成されている。なお、この第２導電層４ａは上述するように接続部１における第２導電層４の一部である。
【００６０】
従って、本実施形態の構成において、上述の説明から解かるように、接続部１における第１導電層２とＴＦＴ部１０における第１導電層２ａ，２ｂ，２ｃとを、同時にパターニングして形成することができる。従って、これらに順次積層形成される接続部１における半導体層３とＴＦＴ部１０における半導体層３ａとについても、同時に形成することが可能である。
【００６１】
上記構成の接続部１における半導体層３、およびＴＦＴ部１０における半導体層３ａがともに有機半導体の場合は、その形成には、インクジェット法、スクリーン印刷法、フレキソ印刷法、蒸着法などを用いることが出来る。そして、半導体層３および半導体層３ａが同一物質である場合は、同一プロセスにおいて、これらを同時に形成することが可能である。
【００６２】
同一基板上に絶縁層によって電気的に隔てられた配線間を接続する接続部１とＴＦＴ部１０とを有する本実施形態の構成においては、このように半導体層３と半導体層３ａの形成において同様もしくは同一のプロセス技術を用いることが出来るだけでなく、同時に形成することも可能である。これにより、高い信頼性を維持しつつ、プロセスコストを抑えた接続部の形成が実現可能となる。
【００６３】
［第４の実施形態］
本発明の第４の実施形態は、絶縁層によって電気的に隔てられた配線間を接続する接続部と、ＴＦＴ部が同一基板上に隣接して形成されている構成において、本発明の少なくとも一部を適用した例である。具体的には上記第３の実施形態において、接続部１の半導体層３とＴＦＴ部１０の半導体層３ａとを連続した一領域として形成する場合を示すものである。以下、第４の実施形態を図４（ａ），（ｂ）を参照して説明する。図４（ａ）は、本実施形態の電気泳動表示装置における画素トランジスターと、この画素トランジスターとコンタクトする電極のうちの画素側に位置する電極と画素電極との間の接続部を示す平面図、図４（ｂ）は、図４（ａ）のＦ−Ｆ’線に沿う断面図である。
【００６４】
本実施形態の電気泳動表示装置は周辺回路を内蔵したアクティブマトリックス方式のものであり、素子基板と対向基板との間に電気泳動層が挟持されている。そして、素子基板上に多数の画素電極にコンタクトホールを介して接続されたＴＦＴを有しており、これらを構成する第１導電層、半導体層、第１絶縁層、第２導電層、第２絶縁層、第３導電層が、基板側からそれぞれ順に形成されている。
【００６５】
本実施形態における画素電極に接続部を介して接続されたＴＦＴ部１２を以下に説明する。平面的には図４（ａ）に示すように、図示縦方向とその枝分かれ部からなるデータ配線に相当する第１導電層２ｃ、およびその枝分かれ部において、ＴＦＴを構成するソース電極に相当する第１導電層２ａと、ＴＦＴを構成するドレイン電極に相当する第１導電層２ｂとが形成されている。さらに、ＴＦＴを構成するゲート電極に相当する第２導電層４ａが、チャネル部１１を覆うように、かつ図示横方向に延びるように形成されている。そして、ドレイン電極に相当する第１導電層２ｂの領域のうち、平面視でゲート電極に相当する第２導電層４ａに覆われていない領域に、画素コンタクトホール５ｃが形成されている。さらに、ＴＦＴのチャネル部１１および画素コンタクトホール５ｃを覆うように半導体層３が形成され、これらを覆うように第３導電層である画素電極１４ａが形成されている。
【００６６】
断面構造を見ると、図４（ｂ）に示すように、ソース電極およびドレイン電極に相当する第１導電層２ａおよび第１導電層２ｂ上には、画素コンタクトホール５ｃの部分において、ＴＦＴの部分における半導体層３ａをその一部分に含む半導体層３が形成されている。また、第１導電層２および半導体層３を覆うように基板７上に形成されたゲート絶縁層８ａを含む第１絶縁層８、ＴＦＴのチャネル部１１を覆うように第１絶縁層８上に形成されたゲート電極に相当する第２導電層４ａ、この第２導電層４ａと第１絶縁層８とを覆う様に形成された第２絶縁層１３が、基板７側から順に形成されている。
【００６７】
そして、画素コンタクトホール５ｃは、第１絶縁層８および第２絶縁層１３を完全に貫通し、さらに半導体層３をほぼ貫通するように形成されている。また、画素コンタクトホール５ｃの内壁面に沿って画素電極１４ａとして機能する第３導電層１４が形成され、この第３導電層１４によって、ドレイン電極に相当する第１導電層２ｂと第３導電層１４つまり画素電極１４ａとが電気的に接続されている。そして、画素コンタクトホール５ｃの底部にあたる位置には、ＴＦＴの部分に形成された半導体層３ａと連続した膜の領域を有する半導体層３が形成されている。
【００６８】
このように、本実施形態によれば、絶縁層によって電気的に隔てられた配線間を接続する接続部と、ＴＦＴ部とが、同一基板上で隣接して形成されている場合に、接続部とＴＦＴ部との半導体層を、連続した一領域として形成するので、高い信頼性を維持しつつ、プロセスコストを抑えた接続部の形成が実現可能となる。
【００６９】
［半導体装置全体の構成］
次に、上記各実施形態に係わる半導体装置すなわち電気泳動表示装置について、その全体構成を図５を用いて説明する。なお図５（ａ）は、上記実施形態に係わる電気泳動表示装置５０の概略構成を示す平面図であり、図５（ｂ）は、電気泳動表示装置５０の概略構成を示す断面図である。
【００７０】
図示するように、電気泳動表示装置５０は、素子基板５０１、対向基板５２３および電気泳動層５２１を備えており、素子基板５０１と対向基板５２３とで電気泳動層５２１が挟持された構成になっている。この電気泳動表示装置５０は表示領域５３において静止画や動画等の画像が表示されるようになっている。表示領域５３内には画素５４が複数設けられており、これらの画素５４はマトリックス状に配列されている。また、これらの画素を制御するためのゲートドライバー５５およびデータドライバー５６が備えられている。これにより、表示領域５３においては画素５４ごとに表示が行われるようになっている。
【００７１】
素子基板５０１は電気泳動表示装置５０を駆動するための電極や半導体素子、配線等が設けられた基板である。従って、電気泳動表示装置５０は、半導体装置として捉えることができる。言い換えれば、上記実施形態における半導体装置としては、電気泳動表示装置に限らず、例えば有機ＥＬ表示装置や液晶表示装置など、電極や半導体素子、配線等が、互いにコンタクトホールによって接続された接続部を有する基板を備えた装置であれば、上記実施形態における半導体装置として採用することができる。
【００７２】
対向基板５２３は素子基板５０１との間で電気泳動層５２１を保持するための基板であり、対向基板５２３の表面側が電気泳動表示装置５０の表示面側になっている。電気泳動層５２１は平面視で対向基板５２３のほぼ全面に亘って設けられており、対向基板５２３の上方から当該対向基板５２３を介して視認可能になっている。
【００７３】
図５（ｂ）は電気泳動表示装置５０の構成を示す断面図であり、波線を境に、図面左側は図５（ａ）における横方向断面を、図面右側は図５（ａ）における縦方向断面を示している。同図に示すように、素子基板５０１は、ゲート配線５０２ａ、データ配線５０２ｄ、およびドレイン電極５０２ｂ、ソース電極５０２ｃ、半導体層５０３、ゲート電極５０５、さらに画素電極５０８を備えている。画素電極５０８は、接続部５０６ｂによりドレイン電極５０２ｂに電気的に接続されており、ドレイン電極５０２ｂ、ソース電極５０２ｃ、半導体層５０３は、画素を制御するためのスイッチング素子としてのＴＦＴの役割を担っている。ゲート電極５０５は、接続部５０６ａを介してゲート配線５０２ａに接続されている。ゲート配線５０２ａは、ゲートドライバー５５に接続されており、データ配線５０２ｄは、データドライバー５６に接続されている。
【００７４】
このように、表示領域５３の周辺に回路を内蔵したアクティブマトリックス方式の電気泳動表示装置は、その等価回路を図６のように表すことができる。従って、上述した各実施形態においては、図示するように、各画素のＴＦＴを制御する入出力配線部において、第１導電層２ｃが画像信号を供給するデータドライバー５６に接続されたデータ配線５０２ｄに対応し、第１導電層２がゲートドライバー５５に接続されたゲート配線５０２ａに対応する。各画素へ、データドライバー５６およびゲートドライバー５５からの信号を供給するゲート配線５０２ａおよびデータ配線５０２ｄは、電気泳動表示装置の画素数の増加と共に増加する。上述した各実施形態は、例えば、ゲート電極５０５としての第２導電層４ａ、すなわち第２導電層４が、ゲート配線５０２ａとしての第１導電層２と電気的に接続される接続部５０６ａに適用される。なお図６では、ゲート配線５０２ａ（第１導電層２）を３本とし、ゲート配線５０２ａのそれぞれにゲート電極５０５を接続する場合を例として説明しているが、上記の各実施形態においては、ゲート配線５０２ａ（第１導電層２）が３本の場合に限らず、上述のように画素数に応じてゲート配線５０２ａ（第１導電層２）が増加し、その全てのゲート配線５０２ａのそれぞれをゲート電極５０５に接続する場合にも適用できるものである。
【００７５】
また、このような構成を有する半導体装置としての電気泳動表示装置５０においては、例えばスイッチング素子としてのトランジスター（ＴＦＴ）を構成する半導体層５０３を、接続部５０６ａや接続部５０６ｂにおける接続部分にも同時に形成することができる。この結果、上記各実施形態で説明したように、接続部分に半導体層５０３を介在させることによって、接続部５０６ａでは、ゲート電極５０５とゲート配線５０２ａとの電気的接続を、また接続部５０６ｂでは、画素電極５０８とドレイン電極５０２ｂとの電気的接続を、それぞれ確実に行うことが可能となる。
【００７６】
なお、半導体装置が例えば有機ＥＬ表示装置である場合は、有機発光素子を構成する半導体を用いて、接続部分における半導体層を形成することとしても差し支えない。
【符号の説明】
【００７７】
１…接続部、２，２ａ，２ｂ，２ｃ…第１導電層、３…半導体層、３ａ…半導体層、４…第２導電層、４ａ…第２導電層、５…コンタクトホール、５ｃ…画素コンタクトホール、６…配線、７…基板、８…第１絶縁層、８ａ…ゲート絶縁層、９…層間導電層、１０…ＴＦＴ部、１１…チャネル部、１２…ＴＦＴ部、１３…第２絶縁層、１４…第３導電層、１４ａ…画素電極、５０…電気泳動表示装置、５３…表示領域、５４…画素、５５…ゲートドライバー、５６…データドライバー、５０１…素子基板、５０２ａ…ゲート配線、５０２ｂ…ドレイン電極、５０２ｃ…ソース電極、５０２ｄ…データ配線、５０３…半導体層、５０５…ゲート電極、５０６ａ…接続部、５０６ｂ…接続部、５０８…画素電極、５２１…電気泳動層、５２３…対向基板。
【図１】
2010212326.tif 000003
【図２】
2010212326.tif 000004
【図３】
2010212326.tif 000005
【図４】
2010212326.tif 000006
【図５】
2010212326.tif 000007
【図６】
2010212326.tif 000008
【図７】
2010212326.tif 000009