(57)【要約】      （修正有）【課題】入力信号に対して出力信号の振幅に変化がなく位相のみが９０°ずれており、かつ広帯域に渡って回路定数の変更なしに精度を保つことができる周波数依存性消去回路、およびそれを用いた位相シフト回路を提供する。【解決手段】周波数依存性消去回路２は、入力端子に積分器５および微分器６をそれぞれ接続し、前記積分器５および微分器６を掛け算器８に接続し、前記掛け算器８で前記積分器５および微分器６の出力を掛け合わせ、信号振幅の周波数依存性を消去し、位相のみを９０度シフトするように構成する。【選択図】図１
2010212820.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に積分器および微分器をそれぞれ接続し、前記積分器および微分器を掛け算器に接続し、前記掛け算器で前記積分器および微分器の出力を掛け合わせ、信号振幅の周波数依存性を消去し、位相のみを９０度シフトするようにしたことを特徴とする周波数依存性消去回路。
【請求項２】
前記周波数依存性消去回路と、入力信号の√を出力する開平回路と、入力信号の整流波形を復元する整流波形復元回路からなり、前記周波数依存性消去回路の掛け算器の出力を前記開平回路に入力し、前記開平回路の出力を整流波形復元回路に入力し、前記前記周波数依存性消去回路の前記微分器又は前記積分器の出力を前記整流波形復元回路に入力し、前記周波数依存性消去回路により入力信号の振幅周波数依存性を消去し、前記開平回路により入力信号に対して位相が９０度ずれた全波整流信号を出力し、前記整流波形復元回路により入力信号と同位相で位相のみが９０度ずれた信号を出力するようにしたことを特徴とする位相シフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の周波数に関わらず、振幅を変化させずに位相のみを９０度シフトする周波数依存性消去回路、およびそれを用いた位相シフト回路に関する。
【背景技術】
【０００２】
一般に、アナログ信号の位相を９０°シフトする回路としては積分器やＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路などが挙げられるが、これらの回路では信号の周波数によって出力の振幅が変化する。また、振幅を変化させずに位相をシフトするオールパスフィルタでは、信号周波数が変化する度に回路定数の変更が必要である。
現状、これらの回路をベースに様々な工夫がなされ、多くの９０°位相シフト回路が実現されている。例えば、特許文献１記載の広帯域位相シフト回路では、次数の異なるオールパスフィルタを２つ用いることで広帯域に渡って互いに直交した信号を作り出している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許公開平８−３０７２０８
【非特許文献】
【０００４】
【非特許文献１】Ｌ．Ｃａｌｌｅｇａｒｏ，Ｖ．Ｄ’Ｅｌｉａ，Ｍｅａｓ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．８，（１９９７），６７３−６７５
【非特許文献２】Ｂ．Ｄｊｏｋｉｃ，ｅｔ．ａｌ：  ＩＥＥＥ  ＩＭ，  Ｖｏｌ．４９，  Ｎｏ．１，  １６１−１６５  （２０００）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、回路構成は１入力に対して２出力となっており、これら２つの出力は互いに直交しているものの、入力信号に対して出力信号が直交しているわけではない。
また、非特許文献１記載の９０°位相シフト回路では、トランスコンダクタンスアンプでＬＰＦを構成し、このフィルタのカットオフ周波数が入力信号の周波数と一致するようにトランスコンダクタンスアンプへ入力する電流を制御する。これによりＬＰＦに入力された信号は、振幅はそのままに位相だけが４５°シフトする。さらに同じ回路をもう一段、直列に接続することで位相をトータルで９０°シフトさせる。しかし入力信号の周波数とフィルタのカットオフ周波数を一致させるために入力信号の周波数に依存した電流制御を必要とするため、一般的には精度が出にくい。
【０００６】
さらに、非特許文献２記載の９０°位相シフト回路では、信号を積分器に入力して位相を９０°シフトさせた後、信号周波数によって変化する振幅を、周波数依存型の可変ゲインアンプによって増幅することで、入力信号と同振幅で位相のみが９０°シフトしている信号を得ている。この回路は高精度な結果が得られているが、その帯域幅は非常に狭い。
したがって、現状では高精度な回路は帯域が非常に狭く、広帯域な回路は精度が低い傾向がある。
【０００７】
本発明は、以上のような事情に鑑みてなされたものであって、このような従来の９０°位相シフト回路とは異なる方法を用いることで、入力信号に対して出力信号の振幅に変化がなく位相のみが９０°ずれており、かつ広帯域に渡って回路定数の変更なしに精度を保つことができる周波数依存性消去回路、およびそれを用いた位相シフト回路を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の周波数依存性消去回路、およびそれを用いた位相シフト回路は、周波数依存性消去回路の積分器および微分器の出力を掛け合わせることにより、信号振幅の周波数依存性（ωの成分）を消去し、信号周波数による回路定数の変更なく位相のみを９０度シフトさせる。
また、入力の√を出力する開平回路により、周波数依存性消去回路の２乗出力を１乗出力に変換する。
また、整流波形復元回路４により、整流波形を復元する。
【発明の効果】
【０００９】
本発明の周波数依存性消去回路、およびそれを用いた位相シフト回路は、積分器および微分器の出力を乗算することで振幅の周波数成分（ωの成分）を消去することを特徴としており、その位相は入力信号に対して常に９０°ずれている。
したがって積分器および微分器が動作可能である帯域において、振幅の変化なく位相のみを９０°回すことが可能であり、入力信号の周波数が変化する場合においても面倒な補償や調整を必要としない。
【図面の簡単な説明】
【００１０】
【図１】本発明の位相シフト回路の構成図である。
【図２】図１の回路の各部信号波形を示す図である。
【図３】図１の回路の回路２および回路３の変更例の回路図である。
【図４】図１の回路の回路４の変更例の回路図である。
【発明を実施するための形態】
【００１１】
本発明の周波数依存性消去回路、およびそれを用いた位相シフト回路は、積分器および微分器の出力を乗算することで振幅の周波数成分（ωの成分）を消去するように構成する。
【実施例１】
【００１２】
本発明の実施例１を図面に基づいて詳述する。
図１は本発明の位相シフト回路の構成図である。
図１の位相シフト回路は、積分器（ｉｎｔｅｇｒａｔｏｒ）と微分器（ｄｉｆｆｅｒｅｎｔｉａｔｏｒ）の出力を掛け合わせ、信号振幅の周波数依存性を消去した出力信号を得る構成を主要な構成とし、その後、その信号振幅の周波数依存性を消去した出力信号を、開平（√を出力する）することで入力信号に対して位相が９０°ずれた（シフトした）信号を出力する構成にも特徴を有する。
図１のシフト位相回路は、積分器と微分器の出力を掛け合わせることで振幅の周波数依存性（ωの成分）を消去する周波数依存性消去回路２、入力の√を出力する開平回路３、入力信号の整流波形を復元する整流波形復元回路４から構成される。
周波数依存性消去回路２は、入力端子に積分器５と微分器６を並列に接続し、それら積分器５と微分器６の出力側をそれぞれフィルタ７を介して掛け算器８に接続して構成する。
【００１３】
開平回路３は、入力端子にＬｏｇ回路９を接続し、Ｌｏｇ回路９の出力電圧を抵抗Ｒ１０で抵抗分割し、抵抗分割点にアンチＬｏｇ回路１１を接続して構成する。開平回路３のＬｏｇ回路９は、周波数依存性消去回路２の掛け算器８の出力を入力する。
入力信号の整流波形を復元する整流波形復元回路４は、比較器１２と掛け算器／インバータ１３を直列接続して構成する。比較器１２は、周波数依存性消去回路２の微分器６のフィルタ出力を入力する。開平回路３の掛け算器／インバータ１３は、入力アンチＬｏｇ回路１１の出力を入力する。
【００１４】
（積分器・微分器）
積分器および微分器については一般的な回路構成のものでも十分に使用可能である。ただし、本発明を実行するためには所望の周波数帯において、積分および微分特性を発揮している必要があり、広帯域化のために完全微分・完全積分回路（後記図３参照）を使用している。ただし積分回路はフィードバック間にさらに抵抗とキャパシタを追加した構成を用いて（後記図３（ｂ）参照）おり、これにより直流用のフィードバックを形成し、低周波域におけるゲインを制限して出力に現れるＤＣ（直流）成分を抑えている。
その他にも、例えばキャパシタ接地型の積分器を使用することにより、ＤＣ成分の発生を抑えることが可能であると考えられる。また、原理的に低周波域でのゲインが大きくなるため、オフセットの小さいＩＣを選定することも重要である。
これとは逆に、微分器は高周波域でゲインが大きくなるために高周波ノイズを増幅しやすく、さらに入力電圧の振幅と周波数によっては、出力が電源に張り付き、クリップしてしまう可能性がある。設計の際には、所望の周波数帯において使用する入力電圧の大きさと最大周波数におけるゲイン、ＩＣ（集積回路）に供給している電源電圧との関係に留意すべきである。
【００１５】
（フィルタ）
ここで使用しているフィルタの目的は、積分器の出力に現れるＤＣ成分（容量Ｃに基づく）を除去することである。したがって基本的にはＨＰＦを使用することになるが、ノイズ対策としてＨＰＦ（ハイパスフィルタ）にＬＰＦ（ローパスフィルタ）をカスケード接続した広帯域ＢＰＦ（バンドパスフィルタ）を用いるのが良い。また、ＤＣ成分が比較的小さい場合にはフィルタではなくオフセット調整回路（あるいはレベルシフト回路）を外付けし、ＤＣ成分をキャンセルすることも可能と考えられるが、この手法は信号周波数の変化に対して容量Ｃが一定である（あるいは変動が非常に小さい）場合に限られる。
さらにＤＣ成分をカットする別の手段としては、トランスを使用する方法がある。トランスは原理上、一次側から二次側へＤＣ成分が伝達されないため完全にＣを除去することが可能である。その一方、回路規模が大きくなることや、周波数特性が良好ではないため位相がずれるなどデメリットもあるが、小型で周波数特性が良好なトランスが入手できるのであれば、本発明に対しても十分に使用可能である。
なお、フィルタ（ＢＰＦもしくはＨＰＦ）やトランス、レベルシフト回路等の容量Ｃを消去するための回路は積分器と掛算器の間に設置する。また、基本的には周波数帯域を広くとるほど積分器・微分器はノイズを拾って増幅しやすいと考えられるため、積分器および微分器の出力と掛算器の間にさらにＬＰＦを追加するのが望ましい。
【００１６】
（掛算器）
掛算器に関しては多くの市販品があるため詳細説明は省略する。ただし積分器・微分器の出力を掛け合わせる際にどちらか一方を反転し、位相を揃える必要がある（そのままでは位相が１８０°ずれている）。市販されている多くの掛算器には反転入力端子が備わっており、この端子を使用することで対応できるが、反転入力端子がない、あるいは使用したくない場合にはフィルタの後段に反転増幅回路を追加しても良い。
【００１７】
（開平回路（√））
開平回路はその名の通り、入力信号の√を出力する回路である。図１に記載している回路（Ｌｏｇ→分圧→Ａｎｔｉ  Ｌｏｇ）の構成を用いると、例えば分圧比を１：２から１：３にすることで出力は
【数１】
2010212820.tif 000003
となり、逆に分圧比を２：１とすれば出力は入力の二乗となるため応用性が高い回路である。
しかし本発明において必要な出力は√のみであり、必ずしもこの回路構成でなくとも良い。掛算器ほど豊富ではないが√出力のＩＣもいくつか市販されている。したがって、この部分の変更例はかなりの数が想定されるが、入力の√を出力する回路であればどのような回路でも良い。
【００１８】
（全波整流波形の復調回路）
図１の回路３の出力信号波形ＶＡは図２（ｆ）となる。この出力信号波形ＶＡは、入力信号Ｖｉｎに対して位相が９０°ずれており、振幅が周波数依存性を持たない。したがって図２（ｆ）における‘山を一つおきに’反転すれば所望の信号が得られることになる。そこで‘山を一つおきに’反転するためにコンパレータを使用してこれと同じタイミングでＨｉｇｈとＬｏｗが入れ替わる信号を作る（図２（ｇ））。コンパレータに入力する信号は原理的には積分器・微分器どちらの出力でも構わないが、今回はＤＣレベルがより安定している微分器の出力を使用した。図４に最終段に使用可能と考えられる回路構成を示す。（ａ）（ｂ）はともにコンパレータのＨとＬでスイッチ（あるいはＦＥＴ）をＯＮ／ＯＦＦし、後段の反転増幅回路によって入力を反転／非反転出力する。（ｃ）はより単純で、ＶＭとＶｃをそのまま掛け合わせることで結果的に‘山一つおきに’反転することになる。
【００１９】
ただし（ｃ）の場合にはコンパレータのＨとＬのレベルが異なるとＧＮＤレベルを基準にして、完全に対象にならない可能性がある。したがってこの場合にはコンパレータの電源に注意が必要となる。また、（ａ）（ｂ）においてはスイッチングスピードが遅いと波形が大きく崩れる可能性がある。回路４部分についてもその他多くの変更例が存在する。
本発明において新規かつ重要な部分は周波数依存性消去回路２であり、開平回路３および整流波形復元回路４については図１記載の回路構成以外にも後記するように他の回路構成が適用可能である。
【００２０】
図２は回路中の各部分における信号の波形例を示している。
図２（ａ）は入力信号Ｖｉｎの信号波形、図２（ｂ）は微分器６の出力信号Ｖdiff波形、図２（ｃ）は積分器５の出力信号Ｖint波形、図２（ｄ）はフィルタ７又はトランス（図示省略）の出力信号波形、図２（ｅ）は掛け算器８の出力信号ＶＭ波形、図２（ｆ）はアンチＬｏｇ回路１１の出力信号ＶＡ波形、図２（ｇ）は比較器１２の出力信号ＶＣ波形、図２（ｈ）は掛け算器／インバータ１３の出力信号Ｖint波形と入力信号Ｖｉｎの信号波形、をそれぞれ示す。
【００２１】
図１のシフト位相回路の動作を、図２の各部の信号波形を参照して説明する。
まず、図１のシフト位相回路の入力端子に入力信号Ｖinを入力する。
入力信号Ｖｉｎ（図２（ａ））を振幅Ａ、角速度ωの正弦波とすれば、
【数２】
2010212820.tif 000004
であるから、図中の積分器５・微分器６の出力Ｖint（図２（ｃ））、Ｖdiff（図２（ｂ））はそれぞれ
【数３】
2010212820.tif 000005
となる。
【００２２】
ここでＣは積分定数を表しており、直流成分に相当する。そこでＣをフィルタ７によって除去したのち（図２（ｄ））、一方を反転してこれらを掛け合わせれば、その出力ＶＭ（図２（ｅ））は
【数４】
2010212820.tif 000006
となるから振幅の周波数依存性（ωの成分）を消去することができる。ここでＶＭをログアンプに入力すれば、その出力Ｖｌｏｇは
【数５】
2010212820.tif 000007
であるから、これを二分の一に分圧して
【数６】
2010212820.tif 000008
さらにアンチログアンプに入力すれば、その出力ＶＡ（図２（ｆ））は
【数７】
2010212820.tif 000009
となる。
【００２３】
よって入力信号に対して位相が９０度ずれた（シフトした）全波整流信号が得られる。これにコンパレータで作った信号Ｖｃ（図２（ｇ））を掛け合わせる、もしくはＶｃのタイミングで反転すれば最終的な出力Ｖｏｕｔ（図２（ｈ））は
【数８】
2010212820.tif 000010
となり、入力信号と同振幅で位相のみが９０度ずれた信号が得られる。
【実施例２】
【００２４】
図３は、本発明の実施例２を示し、図１の周波数依存性消去回路２の積分器５および微分器６の他の実施例を示す。
図３（ａ）は微分器６の他の実施例を示す。図３（ｂ）は積分器５の他の実施例を示す。図３（ａ）の微分器２１は、オペアンプ２３の反転端子（−）と接地との間に容量Ｃ１を接続し、オペアンプ２３の非反転端子（＋）と接地との間に抵抗Ｒ２を接続し、オペアンプ２３の非反転端子（＋）と入力端子との間に容量Ｃ２を接続し、オペアンプ２３の反転端子（−）とオペアンプ２３の出力端子との間に帰還抵抗Ｒ１を接続した構成をとる。
図３（ｂ）の積分器２２は、オペアンプ２４の反転端子（−）と接地との間に抵抗Ｒ３を接続し、オペアンプ２４の非反転端子（＋）と接地との間に容量Ｃ６を接続し、オペアンプ２４の非反転端子（＋）と入力端子との間に抵抗Ｒ６を接続し、オペアンプ２４の反転端子（−）とオペアンプ２４の出力端子との間に帰還抵抗Ｒ４とＲ５、および、帰還容量Ｃ５を並列接続した構成をとる。帰還抵抗Ｒ４とＲ５の中点と接地の間に容量Ｃ４を接続する構成をとる。
本発明を実行するためには所望の周波数帯において、積分および微分特性を発揮している必要があり、広帯域化のために完全微分・完全積分回路（図３）を使用している。ただし積分回路はフィードバック間にさらに抵抗とキャパシタを追加した構成を用いて（図３（ｂ））おり、これにより直流用のフィードバックを形成し、低周波域におけるゲインを制限して出力に現れるＤＣ成分を抑えている。
【実施例３】
【００２５】
図４は、本発明の実施例３を示し、図１の整流波形復元回路４の他の実施例を示す。
図４（ａ）の整流波形復元回路３１は、コンパレータ回路部分（Comparator）とインバータ回路部分(Invert)からなる。
コンパレータ回路部分を構成するオペアンプ３２の非反転入力端子（＋）は接地され、反転入力端子（−）は信号（Diff  IN）入力端子となっている。オペアンプ３２の出力端子はインバータ回路部分のＦＥＴのゲートに接続される。
インバータ回路部分を構成するオペアンプ３３の非反転入力端子（＋）は抵抗Ｒ１２を介してアンチＬｏｇ回路１１の出力ＶＡに接続されると共に、ＦＥＴのソース、ドレインを介して接地される。オペアンプ３３の反転入力端子（−）は抵抗Ｒ１１を介してアンチＬｏｇ回路１１の出力ＶＡに接続されると共に、帰還抵抗Ｒ１３を介してオペアンプ３３の出力に接続される。
【００２６】
図４（ｂ）の整流波形復元回路３２は、コンパレータ回路部分（Comparator）とインバータ回路部分(Invert)からなる。
コンパレータ回路部分を構成するオペアンプ３４の非反転入力端子（＋）は接地され、反転入力端子（−）は信号（Diff  IN）入力端子となっている。オペアンプ３２の出力端子はインバータ回路部分のスイッチＳＷに切り替え信号として出力される。スイッチＳＷは導通状態と接地状態を切り替えるように構成されている周知な構成を有する。
インバータ回路部分を構成するオペアンプ３５の非反転入力端子（＋）はＳＷと抵抗Ｒ１５を介してアンチＬｏｇ回路１１の出力ＶＡに接続される。オペアンプ３５の反転入力端子（−）は抵抗Ｒ１４を介してアンチＬｏｇ回路１１の出力ＶＡに接続されると共に、帰還抵抗Ｒ１６を介してオペアンプ３５の出力に接続される。
【００２７】
図４（ｃ）の整流波形復元回路３３は、オペアンプ３６の非反転入力端子（＋）が接地され、反転入力端子（−）が信号（Diff  IN）入力端子となっている。オペアンプ３６の出力端子は掛け算器８ａに接続されている。掛け算器８ａはオペアンプ３６の出力とアンチＬｏｇ回路１１の出力ＶＡ掛け算し出力する。
本発明の位相シフト回路は、周波数依存性消去回路２、開平回路３および整流波形復元回路４が所期の機能を奏する限りにおいて任意の回路素子を用いて構成することができる。
【符号の説明】
【００２８】
１    位相シフト回路
２    周波数依存性消去回路
３    開平回路
４    整流波形復元回路
５    積分器
６    微分器
７    フィルタ
８    掛け算器
９    Ｌｏｇ回路
１０    抵抗
１１    アンチＬｏｇ回路
１２    比較器
１３    掛け算器／インバータ
【図１】
2010212820.tif 000011
【図３】
2010212820.tif 000012
【図４】
2010212820.tif 000013
【図２】
2010212820.tif 000014