(57)【要約】【課題】  良好な特性を有するスタガ型の多結晶Ｓｉ−ＴＦＴ構造と、ディスプレイの大型化に有利な低抵抗配線構造を両立でき、低コストで高画質の表示装置を提供する。【解決手段】  マトリックス状に配置された複数の画素を駆動するＴＦＴをスタガ型の多結晶Ｓｉ−ＴＦＴで構成し、該ＴＦＴのチャネルを形成する多結晶Ｓｉ層４より下層に位置する電極配線２を、希土類元素を添加元素として含むＡｌ合金からなる第一の合金層２ａと、希土類元素と高融点金属とＡｌとの合金からなり、前記第一の層の上層に位置する第二の合金層２ｂとの積層構造とすることで、多結晶Ｓｉ形成時の高温に耐え得る低抵抗配線構成とした。【選択図】図１
2010087068.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に配置された複数の画素と、この画素を駆動するＴＦＴを有する表示装置であって、
前記ＴＦＴは、絶縁基板上に、ゲート電極，絶縁膜，半導体層，ソース電極及びドレイン電極をこの順で配置した逆スタガ型のＴＦＴであり、
前記ＴＦＴは、前記ゲート電極に接続するゲート配線と、前記ソース電極及びドレイン電極に接続するドレイン配線を有し、
前記ゲート電極及び前記ゲート配線は、前記ＴＦＴの前記半導体層よりも前記絶縁基板側に配置され、
前記ゲート電極及び前記ゲート配線は、前記絶縁基板側から順に、希土類元素のうちの少なくとも１つを添加元素として含むＡｌ合金からなる第一の合金層、希土類元素のうちの少なくとも１つと高融点金属のうちの少なくとも１つとＡｌとの合金からなる第二の合金層、が積層配置された表示装置。
【請求項２】
請求項１記載の表示装置において、
前記ゲート電極及び前記ゲート配線は、前記第二の合金層に対して、前記第一の合金層が配置された側とは反対側に積層配置され、高融点金属のうち少なくとも１つからなる第三の合金層を有する表示装置。
【請求項３】
請求項１記載の表示装置において、
前記ゲート電極及び前記ゲート配線は、前記第一の合金層に対して、前記第二の合金層が配置された側とは反対側に積層配置され、希土類元素のうち少なくとも１つと高融点金属のうちの少なくとも１つとＡｌとの合金からなる第四の合金層を有する表示装置。
【請求項４】
請求項３記載の表示装置において、
前記ゲート電極及び前記ゲート配線は、前記第四の合金層に対して、前記第一の合金層が配置された側とは反対側に積層配置され、高融点金属のうちの少なくとも１つからなる第五の合金層を有する表示装置。
【請求項５】
マトリックス状に配置された複数の画素と、この画素を駆動するＴＦＴを有する表示装置であって、
前記ＴＦＴは、絶縁基板上に、ソース電極及びドレイン電極，絶縁膜，半導体層，ゲート電極をこの順で配置した正スタガ型のＴＦＴであり、
前記ＴＦＴは、前記ゲート電極に接続するゲート配線と、前記ソース電極及びドレイン電極に接続するドレイン配線を有し、
前記ソース電極及びドレイン電極、及び前記ドレイン配線は、前記ＴＦＴの前記半導体層よりも前記絶縁基板側に配置され、
前記ソース電極及びドレイン電極、及び前記ドレイン配線は、前記絶縁基板側から順に、希土類元素のうちの少なくとも１つを添加元素として含むＡｌ合金からなる第一の合金層、希土類元素のうちの少なくとも１つと高融点金属のうちの少なくとも１つとＡｌとの合金からなる第二の合金層、が積層配置された表示装置。
【請求項６】
請求項５記載の表示装置において、
前記ソース電極及びドレイン電極、及び前記ドレイン配線は、前記第二の合金層に対して、前記第一の合金層が配置された側とは反対側に積層配置され、高融点金属のうち少なくとも１つからなる第三の合金層を有する表示装置。
【請求項７】
請求項５記載の表示装置において、
前記ソース電極及びドレイン電極、及び前記ドレイン配線は、前記第一の合金層に対して、前記第二の合金層が配置された側とは反対側に積層配置され、希土類元素のうち少なくとも１つと高融点金属のうちの少なくとも１つとＡｌとの合金からなる第四の合金層を有する表示装置。
【請求項８】
請求項７記載の表示装置において、
前記ソース電極及びドレイン電極、及び前記ドレイン配線は、前記第四の合金層に対して、前記第一の合金層が配置された側とは反対側に積層配置され、高融点金属のうちの少なくとも１つからなる第五の合金層を有する表示装置。
【請求項９】
請求項１または請求項５記載の表示装置において、
前記希土類元素は、Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ、のうちの少なくとも１つである表示装置。
【請求項１０】
請求項１または請求項５記載の表示装置において、
前記高融点金属は、Ｍｏ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｗ、のうちの少なくとも１つ、またはこれらの金属の合金である表示装置。
【請求項１１】
請求項９記載の表示装置において、
前記高融点金属は、Ｍｏ、またはＭｏとの合金である表示装置。
【請求項１２】
請求項１または請求項５記載の表示装置において、
前記第二の合金層は、Ａｌを主成分とし、前記希土類元素の濃度は、前記第一の合金層の前記希土類元素の濃度よりも高い表示装置。
【請求項１３】
請求項１または請求項５記載の表示装置において、
前記第二の合金層の前記希土類元素の濃度は、１〜１０ａｔ％であり、
前記第一の合金層の前記希土類元素の濃度は、０．０１〜３ａｔ％である表示装置。
【請求項１４】
請求項１または請求項５記載の表示装置において、
前記第二の合金層の膜厚は、５〜２００ｎｍである表示装置。
【請求項１５】
請求項１または請求項５記載の表示装置において、
前記第一の合金層の前記添加元素は、Ｓｉ，Ｃｕ，Ｍｇ，Ｎｉのうちの少なくとも１つを含む表示装置。
【請求項１６】
請求項１または請求項５記載の表示装置において、
前記半導体層は、ＳｉまたはＳｉＧｅの多結晶膜を含む表示装置。
【請求項１７】
請求項１または請求項５記載の表示装置において、
前記絶縁基板と対向する位置に配置された対向基板と、
前記絶縁基板と前記対向基板間に配置された液晶層と、
前記液晶層を挟持する一対の配向膜と、
を有する表示装置。
【請求項１８】
請求項１または請求項５記載の表示装置において、
前記画素は、有機発光層を上部電極と下部電極とで挟持された有機発光素子で構成され、
前記画素は、前記画素を駆動するＴＦＴ駆動回路を有する表示装置。
【請求項１９】
請求項１または請求項５記載の表示装置において、
前記マトリクス状に配置された前記画素と共に、前記ＴＦＴを具備した周辺回路を有する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光表示装置や液晶表示装置などの表示装置に関する。
【背景技術】
【０００２】
有機発光表示装置や液晶表示装置などの表示装置に適用可能な薄膜トランジスタとして多結晶シリコン（多結晶Ｓｉ，ｐ−Ｓｉとも表記する）からなる半導体層を用いた薄膜トランジスタ（ＴＦＴ）がある。
【０００３】
一例として、アクティブマトリクス型の有機発光表示装置では、各画素を構成する有機発光素子に、複数個のＴＦＴからなるスイッチング素子及び容量から構成される駆動素子が接続されており、１フレーム期間中の全点灯が可能な構成である。輝度を高くする必要がなく、有機発光素子の寿命が長くなる分、高精細，大画面化においては、アクティブマトリクス型有機発光表示装置が有利であると考えられている。
【０００４】
有機発光素子を駆動するＴＦＴには、移動度が高く、閾値（Ｖｔｈ）シフトが少ない特性が求められる。通常、液晶表示装置等に用いられるスタガ型のアモルファスＳｉ−ＴＦＴに替わって、特性の良好な多結晶Ｓｉを半導体層に適用したコプレナー型のＴＦＴが用いられている。
【０００５】
多結晶Ｓｉ膜の形成には、通常、原料ガスの熱分解温度以上、６００℃程度の高温成膜、または高温熱処理工程を必要とする。しかしながら、大面積の表示装置等へ適用するためには、該表示装置等が軟化温度の低い安価なガラス基板を用いていることから、多結晶Ｓｉ膜は５００℃以下の低温形成が必要である。
【０００６】
低温で多結晶Ｓｉ膜を形成する方法としては、例えば水素（Ｈ2）希釈したＳｉＨ4，ＳｉＦ4等を原料ガスに用いたプラズマＣＶＤ法や、水素を含む化合物とハロゲンを含む化合物を用いる熱ＣＶＤ（以下、反応熱ＣＶＤと呼ぶ）法（非特許文献１）が提案されている。
【０００７】
また、低抵抗金属配線材料としては、下地との密着性や耐酸化性、加工性や耐腐食性の確保、及び半導体層や絶縁膜の構成材料であるＳｉとの反応抑制の点から、Ｃｕよりも汎用性に優れるＡｌを用いることができればより望ましい。Ａｌを配線材料に用いる場合、Ａｌの熱膨張係数がガラス等の絶縁基板よりも大きいために、熱処理時に引っ張り応力から圧縮応力へと弾性的に変化する。この圧縮応力がＡｌ薄膜の降伏応力を超えると塑性変形による応力緩和が発生し、ヒロックと呼ばれる突起部分を形成する。冷却時には逆に引っ張り応力側に変化することでボイドと呼ばれる欠損部分を形成し、これらが配線短絡や断線の要因となる。Ａｌ合金のヒロック，ボイド形成を抑制する技術としては非特許文献２，３がある。
【０００８】
また、低温で高品質の多結晶Ｓｉ膜を形成する方法としてレーザアニールを適用し、配線部分を高耐熱金属からなる電極と低抵抗金属からなる主配線部分とのクラッド積層配線構造とし、主配線部分を避けてレーザを選択照射することにより、配線の熱ダメージを回避する方法が特許文献１に提案されている。
【０００９】
【特許文献１】特開２００７−３５９６３号公報
【非特許文献１】J.Vac.Soc.Jpn.（真空）、Vol.４７、No.９、ｐ.７０２〜７１１（２００４）
【非特許文献２】J.Vac.Sci.Technol.B、Vol.１４、No.５、ｐ.３２５７〜３２６２（１９９６）
【非特許文献３】J.Vac.Sci.Technol.A、Vol.１５、No.４、ｐ.２３３９〜２３４８（１９９７）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
多結晶Ｓｉに用いられるコプレナー型ＴＦＴ構造の場合、スタガ型のＴＦＴに較べると特性確保は容易なものの、構造が複雑になる分工程数が増加する。また、製造にはチャネル接合部分への不純物の選択ドーピング等の固有プロセス，イオンインプランテーション装置等の固有製造設備が必要となるため、コスト的に大幅に不利となる。不純物の活性化工程等、プロセス温度も高い。スタガ型の多結晶ＳｉＴＦＴ構造を実現できればコスト的に望ましいが、実用には下記のような解決すべき課題がある。
【００１１】
スタガ型のＴＦＴでは、原理的にＴＦＴのゲート電極、またはソース・ドレイン電極のうちのどちらか一方が、チャネルを形成する半導体層より下層に配置される構造になる。具体的には、逆スタガＴＦＴ構造であればゲート電極が、正スタガＴＦＴ構造であればソース・ドレイン電極が、半導体層より下層に配置される。
【００１２】
従って、下層に配置される電極あるいは配線には、熱処理に伴うヒロックやボイド発生による配線の短絡や断線，熱拡散によるコンタクト不良等についても耐性が必要となり、通常用いられるＡｌやＣｕ等の低抵抗金属に替わって高融点金属材料を用いなければならない等、配線材料や構造に制限があった。配線を厚膜化することでも低抵抗化は図れるが、厚膜配線の順テーパー加工の制御は難しく、また、厚膜配線により生じる高段差部分では、上層に配置される層間絶縁膜のつきまわり確保が難しくなるため、配線交差部分での短絡や更に上層に配置される配線の断線不良の原因となり、厚膜化にも限界があった。そのため、配線抵抗による信号遅延を考慮する必要があり、特にディスプレイの大型化には限界があった。
【００１３】
上記非特許文献１に記載のような低温形成プロセスに拠っても、多結晶Ｓｉの形成には依然として４００℃以上の高温を必要とする。
【００１４】
また、上記非特許文献２，３に記載のような合金析出反応はいずれも２００〜３５０℃の温度範囲で完了するため、４００℃以上の耐熱性が要求される用途への適用は困難であった。また、これらの不純物添加が比抵抗増加を招くために添加量には制限があり、低抵抗性と耐熱性の両立の点でも困難であった。
【００１５】
また、上記特許文献１の場合、レーザ照射により一度に結晶化させることのできる面積には限りがあるため、大面積に均一な多結晶Ｓｉ膜を形成することが困難であり、ディスプレイの大型化にはやはり限界がある。また、新たにレーザアニール工程を必要とし、積層配線形成にもホトリソグラフィーによるパターニング工程を通常よりも多く行う必要があるため、プロセスコストが高くなる。
【００１６】
本発明の目的は、工程やプロセスを増加させることなく、良好な特性を有するスタガ型のＴＦＴ構造と、ディスプレイの大型化に有利な低抵抗配線構造を両立でき、コスト的にも性能的にも有利な表示装置を提供することにある。
【課題を解決するための手段】
【００１７】
上記課題に鑑み、本発明は、マトリックス状に配置された複数の画素と、この画素を駆動するＴＦＴを有する表示装置であって、ＴＦＴは、絶縁基板上に、ゲート電極，絶縁膜，半導体層，ソース電極及びドレイン電極をこの順で配置した逆スタガ型のＴＦＴであり、そのＴＦＴは、ゲート電極に接続するゲート配線と、ソース電極及びドレイン電極に接続するドレイン配線を有し、ゲート電極及びゲート配線は、半導体層よりも絶縁基板側に配置され、ゲート電極及びゲート配線は、絶縁基板側から順に、希土類元素のうちの少なくとも１つを添加元素として含むＡｌ合金からなり第一の合金層、希土類元素のうちの少なくとも１つと高融点金属のうちの少なくとも１つとＡｌとの合金からなる第二の合金層、が積層配置された構成とする。
【００１８】
また、マトリックス状に配置された複数の画素と、この画素を駆動するＴＦＴを有する表示装置であって、ＴＦＴは、絶縁基板上に、ソース電極及びドレイン電極，絶縁膜，半導体層，ゲート電極をこの順で配置した正スタガ型のＴＦＴであり、そのＴＦＴは、ゲート電極に接続するゲート配線と、ソース電極及びドレイン電極に接続するドレイン配線を有し、ソース電極及びドレイン電極、及びドレイン配線は、半導体層よりも絶縁基板側に配置され、ソース電極及びドレイン電極、及びドレイン配線は、絶縁基板側から順に、希土類元素のうちの少なくとも１つを添加元素として含むＡｌ合金からなる第一の合金層，希土類元素のうちの少なくとも１つと高融点金属のうちの少なくとも１つとＡｌとの合金からなる第二の合金層が積層配置された構成とする。
【発明の効果】
【００１９】
工程やプロセスを増加させることなく、良好な特性を有するスタガ型のＴＦＴ構造と、ディスプレイの大型化に有利な低抵抗配線構造を両立でき、コスト的にも性能的にも有利な表示装置を提供できる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の最良の実施形態について、図面を参照して実施例により詳細に説明する。
【実施例１】
【００２１】
図１は、本発明の実施例１である表示装置の画素を構成するスタガ型ＴＦＴとして、逆スタガ型ＴＦＴへの適用例を説明する要部断面図である。
【００２２】
逆スタガ型ＴＦＴの場合、本発明が適用される電極及び配線は、高温形成が必要なチャネル半導体層よりも下層に配置されるゲート電極、及びゲート配線となる。
【００２３】
本実施例は、マトリックス状に配置された複数の画素と、この画素を駆動するＴＦＴを有する表示装置であって、そのＴＦＴは、絶縁基板上に、ゲート電極，絶縁膜，半導体層，ソース電極及びドレイン電極をこの順で配置した逆スタガ型のＴＦＴであり、そのＴＦＴは、ゲート電極に接続するゲート配線と、ソース電極及びドレイン電極に接続するドレイン配線を有し、ゲート電極及びゲート配線は、ＴＦＴの半導体層よりも絶縁基板側に配置された構造である。
【００２４】
まず、ガラス基板を好適とする絶縁性基板１の上に、絶縁性基板１側から順に、低抵抗層の役割を担うＡｌ合金層からなる第一の合金層２ａと、該第一の合金層の上層に位置し、ヒロック，ボイド抑制層となる該第二の合金層２ｂを連続形成して、本実施例のゲート電極配線２となる積層膜を形成した。本発明では、第一の合金層２ａは、希土類元素として、Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ、のうちの少なくともひとつを添加元素として含むＡｌ合金で形成され、上記の希土類元素のうちの少なくともひとつと、高融点金属として、Ｍｏ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｗ、のうちの少なくともひとつを含むＡｌとの合金でそれぞれ形成される。上記の合金膜はいずれも、これらの組成からなる合金ターゲットを用いたスパッタリング法で形成することができる。上記希土類元素は、Ａｌに対する固溶限が小さいために合金を析出形成しやすく、該合金の析出硬化によりＡｌ原子の移動を阻害し易い。
【００２５】
また、上記希土類元素以外の添加元素として、Ｓｉ，Ｃｕ，Ｍｇ，Ｎｉのうちの少なくともひとつを含む構成とすることも可能である。上記の構成において、半導体層については、配線の熱ダメージを考慮する必要がなくなるため、高温形成が必要なＳｉ、またはＳｉＧｅの多結晶膜を含む膜を用いることができる。該半導体層として、例えば、水素を含む化合物とハロゲンを含む化合物を用いた熱ＣＶＤ法で形成した多結晶膜を用いることができる。
【００２６】
本実施例では、第一の合金層２ａとしてＮｄとＡｌの２元合金膜を、第二の合金層２ｂとしてＮｄとＭｏとＡｌとの合金膜をそれぞれ形成した。膜厚は、それぞれ４００ｎｍ，５０ｎｍとした。
【００２７】
Ａｌの融点は６６０℃と低く、これがＡｌの耐熱性が劣る一因であるが、本実施例では、高融点金属とＡｌを合金化することで高融点化が期待でき、合金中のＡｌ原子の移動を抑制できると考えた。特にＭｏは、後述する積層配線の加工性、及び結晶粒界の固定の点でも有利である。上記した希土類元素と高融点金属とＡｌとからなる新規な多元合金層を第二の合金層として用いた実験を行い、実際にＡｌ合金配線の耐熱性を著しく向上できることを見出した。通常上層配線とのコンタクト特性改善のために用いられるＭｏやＴｉ，Ｃｒ等の高融点金属層を積層した場合と比べても、また、希土類元素を含まない、高融点金属とＡｌとの合金層を積層した場合と比べても著しく耐熱性を向上でき、４５０℃熱処理後もヒロックやボイドの発生及びその成長を大幅に抑制できた。本発明の多元合金の一例として、希土類元素としてＮｄやＣｅ、高融点金属としてＭｏを用いた場合には、Ａｌ20ＸＭｏ2（Ｘ：希土類元素）からなる３元合金層の形成が可能である。Ｍｏとの２元合金についてはＭｏＡｌ12，Ｍｏ3Ａｌ等の合金組成がよく知られているが、このような２元合金層を形成した場合と比べても、ヒロックやボイドに対する耐熱性を著しく向上できた。
【００２８】
次に、この積層膜を、ホトリソグラフィー法によりゲート電極配線２のパターンに一括加工した。該第一の合金層２ａと該第二の合金層２ｂがいずれもＡｌ合金層で構成されるため、積層膜の一括加工が容易となり、その分ホトリソグラフィー工程の増加を避けることができる。
【００２９】
次に、このゲート電極配線２上にゲート絶縁膜３を形成した。ゲート絶縁膜３の材料としては、ＳｉＯ2やＳｉＮ等を用いることができる。これらの絶縁膜はＰＥＣＶＤ法またはスパッタリング法等で成膜できる。または、プラズマ酸化，光酸化などを併用しても良い。本実施例では、ＴＥＯＳを用いたプラズマＣＶＤ法により形成したＳｉＯ2膜を用いた。膜厚は３００ｎｍとした。
【００３０】
次に、このゲート絶縁膜３の上に、半導体層４として、４００℃以上の高温で良好な結晶性が得られる熱ＣＶＤ法で多結晶膜を形成した。具体的には、反応ガスとしてＧｅＦ4，Ｆ2，Ｓｉ2Ｈ6、希釈ガスとしてＨｅを用い、基板温度４５０℃の条件で多結晶ＳｉＧｅ膜を形成した。膜厚は２００ｎｍとした。本実施例では、反応ガスとしてＧｅＦ4とＳｉ2Ｈ6の組合せを用いたが、例えばＧｅＦ4に替わってＦ2を用いることで、多結晶Ｓｉ膜を形成することも可能である。また熱ＣＶＤ法に替わってプラズマＣＶＤ法を用いることも可能である。
【００３１】
次に、コンタクト層であるドープ層５，６となるｐ＋Ｓｉ膜を、プラズマＣＶＤ法で形成した。膜厚は４０ｎｍとした。ちなみにドープ層５，６の極性についてはｎ＋Ｓｉ膜に限定されるものではなく、画素回路のＴＦＴ構成により任意にｐ＋Ｓｉ膜に変更することが可能である。この後、ホトリソグラフィー法を用いて、ドープ層５，６であるｎ＋Ｓｉ膜と、半導体層４の積層膜を島状に加工した。
【００３２】
次に、この上に、ソース電極配線７，ドレイン電極配線８を形成した。ソース電極配線７，ドレイン電極配線８の材料としては、Ｎｂ，Ｍｏ，Ｗ，Ｔａ，Ｃｒ，Ｔｉ，Ｆｅ，Ｎｉ，Ｃｏ等の金属やそれらの合金、及びそれらの積層膜を用いることができる。更には、高温が必要な半導体層形成後の工程となるため、プロセスの上限温度を低くできることから、ＡｌやＣｕ等の低抵抗金属を用いることも可能である。これらの膜は、スパッタリング法で形成した。本実施例では、コンタクト特性との両立を考慮してＴｉ／ＡｌＳｉ合金／Ｔｉ積層膜を用い、膜厚は５０／３００／５０ｎｍとした。次いで、ホトリソグラフィー法を用いてソース電極配線７，ドレイン電極配線８のパターンに加工した。次に、ソース電極配線７，ドレイン電極配線８をマスクにしてチャネル領域９上のｎ＋Ｓｉ膜をエッチングして、コンタクト層（ドープ層５，６）を形成した。
【００３３】
次に、ソース電極配線７，ドレイン電極配線８上に、保護性絶縁膜１０としてＳｉＮ膜をプラズマＣＶＤ法で形成した。膜厚は５００ｎｍとした。次いで、ホトリソグラフィー法を用いて保護性絶縁膜１０にスルーホール１１を形成した。
【００３４】
最後に、画素電極１２の電極材料として、反射金属膜や透明導電膜を形成した。本実施例では、画素電極１２として透明導電膜であるＩＴＯ膜をスパッタリング法で形成し、ホトリソグラフィー法を用いて加工した。膜厚は７０ｎｍとした。
【００３５】
また、本実施例では、第二の合金層のヒロック，ボイド抑制能を高くできる分、第二の合金層の必要膜厚を薄く押さえることが可能となる。第二の合金層の膜厚は、望ましくは５〜２００ｎｍ、より望ましくは１０〜１００ｎｍとした。これにより、電極や配線パターンにより発生する段差を小さくできるため、電極や配線の上に形成する絶縁膜や配線、具体的にはＴＦＴのゲート絶縁膜や半導体層、更には上層に位置するドレイン配線（図５の正スタガＴＦＴの場合、ゲート配線）のつきまわりを確保でき、段差起因の短絡や断線を抑制することができる。また、薄膜化により、電極や配線パターン自身の順テーパー加工形状の確保も容易となる。
【００３６】
本実施例では、半導体層４よりも下層に配置された逆スタガ型ＴＦＴのゲート電極配線２に、ヒロックやボイドの耐熱性に優れた本発明の合金積層構造を適用する、つまり、第一の合金層の上層に連続して、希土類元素と高融点金属とＡｌとからなる第二の合金層を形成することにより、ヒロックやボイドの原因となる、第一の合金層中のＡｌ原子の電極や配線表面及び側面への移動を、希土類元素添加のみの第一の合金層を単層で用いた場合に比べて大幅に制限することができ、熱処理に伴うヒロックやボイドの発生、及びその成長を大幅に抑制することができる。その分、抵抗増加要因となる第一の合金層中の希土類添加元素濃度を大幅に低減することができ、低抵抗確保も容易となる。
【００３７】
上記により、通常の多結晶ＳｉＴＦＴプロセスでは使用が限定されるＡｌ合金配線材料を用いることができる。また、低抵抗Ａｌの適用により配線抵抗を大幅に低減できるため、配線抵抗による信号遅延を考慮することなく、容易に表示装置を大型化できる。また、半導体層４に、良好な特性を有する多結晶膜を用いることが可能となるため、移動度が高く、閾値（Ｖｔｈ）シフトが少ない、良好な特性のスタガ型ＴＦＴを得ることができ、コスト的にも性能的にも有利な表示装置を提供できる。
【００３８】
また、高融点金属を含む第二の多元合金層を上層に用いることにより、第一の合金層を単層で用いた場合に比べて、電極や配線表面の耐酸化性を向上することができるため、その分、画素電極等の上層電極との接続部分や上層配線との回路接続部分、または端子接続部分等におけるコンタクト特性の確保も容易となる。また、実際に上層電極や配線との接続に際しては、該ＴＦＴ電極及び配線上に形成されたＳｉＯ2やＳｉＮからなる層間絶縁膜に、フッ酸系のエッチング液を用いたウエットエッチング法、またはフッ素系のガスを用いたドライエッチング法によりスルーホールを開口する必要があるが、Ａｌを含む該第二の多元合金層を上層に用いることにより、これらのスルーホール開口プロセスに対する耐性向上も容易となる。
【実施例２】
【００３９】
図２は、本発明の実施例２である表示装置の画素を構成するスタガ型ＴＦＴとして、逆スタガ型ＴＦＴへの適用例を説明する要部断面図である。
【００４０】
実施例１と異なる点は、実施例１の構成において、該第一、及び第二の合金層の上層に、高融点金属または高融点金属の合金からなる第三の合金層２ｃを設けた三層積層のゲート電極配線２とした点である。つまり、ゲート電極及びゲート配線は、第二の合金層２ｂに対して、第一の合金層２ａが配置された側とは反対側に積層配置され、高融点金属のうち少なくとも１つからなる第三の合金層２ｃを有する点である。
【００４１】
実施例２の三層積層配線構成においては、希土類添加元素と高融点金属とＡｌとからなる該第二の合金層２ｂについては、実施例１と同様の方法で形成することももちろん可能であるが、該第一の合金層２ａ上に該第三の合金層２ｃを積層後に熱処理工程を設け、該第一の合金層２ａに含まれるＡｌと希土類元素、該第三の合金層２ｃに含まれる高融点金属との界面相互反応の結果として、該第二の合金層２ｂを形成することもできる。
【００４２】
まず、ガラス基板を好適とする絶縁性基板１の上に、絶縁性基板１側から順に、低抵抗層の役割を担うＡｌ合金層からなる第一の合金層２ａと、該第一の合金層の上層に位置し、ヒロック，ボイド抑制層となる該第二の合金層２ｂを形成するための高融点金属供給層となる第三の合金層２ｃを連続形成した。本発明では、第一の合金層２ａは、希土類元素として、Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ、のうちの少なくともひとつを含むＡｌ合金膜で形成され、第三の合金層２ｃは、高融点金属として、Ｍｏ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｗ、のうちの少なくともひとつ、またはこれらの金属の合金であり、より望ましくはＭｏ、またはＭｏとの合金膜それぞれ形成される。上記の合金膜はいずれも、これらの組成からなる合金ターゲットを用いたスパッタリング法で形成することができる。本実施例では、第一の合金層２ａの元になる合金層としてＮｄとＡｌの２元合金を、第三の合金層２ｃとしてＭｏ膜をそれぞれ形成した。膜厚は、それぞれ４５０ｎｍ，１００ｎｍとした。次に、この積層膜を、ホトリソグラフィー法を用いてゲート電極配線２のパターンに一括加工した。
【００４３】
次に、真空中４５０℃で熱処理することにより、該第一の合金層２ａと該第三の合金層２ｃとの積層界面に、界面相互反応を利用して、ＮｄとＭｏとＡｌとの第二の合金層２ｂを形成した。第二の合金層２ｂの膜厚は５０ｎｍとし、低抵抗に寄与する該第一のＡｌ合金層２ａの膜厚については、第二の合金層２ｂの形成膜厚分だけ予め厚く形成することで、配線抵抗を確保した。
【００４４】
次に、このゲート電極配線２上にゲート絶縁膜３を形成した。以降の工程は、実施例１と同様な方法で、本発明のゲート電極配線２，半導体層４を有する逆スタガ型ＴＦＴを形成した。
【００４５】
上記の実施例２において、該第二の合金層２ｂ形成に必要な熱処理工程については、そのまま高耐熱性を要する多結晶Ｓｉ膜形成工程で兼用することも可能である。この場合、耐熱性確保を同時に行うことができる分、余分な熱処理工程増加を回避できる。また、４００℃以上の熱処理工程が確保できれば、ゲート絶縁膜３の形成工程で兼用することももちろん可能である。
【００４６】
図８は、実施例２において、本発明者等が実験により得た、該第二の合金層２ｂの形成例である。希土類元素としてＮｄを、高融点金属としてＭｏを用いた場合であり、該第二の合金層２ｂとして、ＮｄとＭｏとＡｌとの３元合金が形成される。縦軸は第二の合金層２ｂの形成膜厚、横軸は熱処理温度で示した。４００℃以上の熱処理で、該第二の合金層２ｂを制御性良く形成できることがわかる。
【００４７】
図９は、実施例２において、希土類元素としてＣｅを、高融点金属としてＭｏを用いた場合の、該第二の合金層２ｂの形成例である。この場合は、該第二の合金層２ｂとして、ＣｅとＭｏとＡｌとの３元合金が形成される。上記した図８の場合と同様に、４００℃以上の熱処理で、該第二の合金層２ｂを制御性良く形成できることがわかる。
【００４８】
上記した実施例では、該希土類元素としてＮｄ，Ｃｅを用いた場合を説明したが、Ｎｄ，Ｃｅに替わって、Ｓｃ，Ｙ，Ｌａ，Ｐｒ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ、Ｙｂ、Ｌｕを用いることができる。また、上記した実施例では、高融点金属としてＭｏを用いた場合を説明したが、Ｍｏに替わってＴｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｗを用いることももちろん可能である。
【００４９】
上記した実施例では、該第二の合金層２ｂを界面相互反応により連続形成できるため、該第一の合金層２ａ中のＡｌ原子の移動をより制限することができる。また、該第二の合金層２ｂは、膜厚方向に一様に均一形成されるため、該第一の合金層２ａ、及び該第二の合金層２ｂへの局所的な応力集中や応力緩和を防ぐことができ、ヒロックやボイドの発生や成長を大幅に抑制できる。
【００５０】
このように三層積層の配線構成においては、希土類添加元素と高融点金属とＡｌとからなる第二の合金層については、第一の合金層上に第三の合金層を積層後に熱処理工程を設け、第一の合金層に含まれるＡｌと希土類元素、第三の合金層に含まれる高融点金属との界面相互反応の結果として、第二の合金層を形成することができる。
【００５１】
本発明者等の検討結果によれば、界面相互反応の発現温度は該して４００℃以上であった。これにより、第二の合金層形成に必要な熱処理工程を、そのまま高耐熱性を要する多結晶Ｓｉ膜形成工程で兼用することが可能となり、耐熱性確保を同時に行うことができる分、工程増加についても回避できる。この場合、第一の合金層と該第二の合金層とに含まれる希土類添加元素の種類は同一となる。
【００５２】
また、界面相互反応の結果として、低抵抗に寄与する該第一のＡｌ合金層の膜厚については界面反応分だけロスが発生するが、ロス膜厚分を予め厚く形成することで抵抗増加についても回避できる。
【００５３】
一方で、第二の合金層形成，析出反応に消費されるため、第一の合金層中の希土類添加元素の界面への拡散が促進され、その分については第一の合金層中の希土類添加元素濃度を実質的に低減することができる。その分、第一の合金層の比抵抗を純Ａｌに近づけることができ、比抵抗低減が可能となる。この場合も、上記の拡散促進により、多元合金として析出する第二の合金層中の希土類添加元素濃度は、第一の合金層を構成するＡｌ合金層中の希土類添加元素の濃度よりも高くなる。
【００５４】
また、第一の合金層と該第三の合金層との界面相互反応の結果として第二の合金層が形成されるため、第一の合金層中の結晶粒や結晶粒界とのつながりを膜厚方向に維持した状態で、第二の合金層を連続形成することができる。これにより、膜厚方向に連続形成した第二の合金層中の結晶粒の存在で、第一の合金層中の結晶粒や結晶粒界の位置を規制できるため、第一の合金層中のＡｌ原子の移動を、膜厚方向のみならず面内方向へもより制限することができ、電極や配線表面のみならず側面においてもボイドやヒロックの成長を抑制できる。また、第二の合金層を反応形成する過程で、第一の合金層にかかる膜応力も緩和される。
【００５５】
また、界面相互反応の結果として連続形成した第二の合金層は、第一の合金層上を全面被覆するように膜厚方向に一様に形成されるため、第二、及び第一の合金層への局所的な応力集中や、第一の合金層中の局所的な応力緩和を防ぐことができ、該合金層中のＡｌ原子の移動を一様に抑制できる。
【００５６】
また、第一の合金中にボイドが発生，成長した場合においても、上層に膜厚方向に一様に形成された該第二の合金層部分で配線経路が確保されるため、ボイドによる断線を回避できる。
【００５７】
上記した、本発明の積層配線の断面構成に関しては、Ａｌ，Ｍｏ，希土類元素の膜厚方向の各濃度分布を評価することで調べることが可能である。分析手段としては、例えばＡＥＳ（Auger Electron Spectrometer），ＳＩＭＳ（Secondary ion mass spectrometry）等の深さ方向組成分析法を用いることができる。
【００５８】
図１０に、実施例２において、希土類元素としてＮｄを、高融点金属としてＭｏを用いた場合の、該ゲート電極配線膜２の深さ方向ＡＥＳ組成分析例を示した。縦軸は積層膜、及び絶縁性基板の構成要素であるＮｄ，Ｍｏ，Ａｌ，Ｏの各組成比、横軸は膜厚方向のスパッタリング時間である。絶縁性基板１側から順に、希土類とＡｌの合金層からなる該第一の合金層２ａ，Ｎｄ，Ｍｏ，Ａｌからなる該第二の合金層２ｂ、Ｍｏからなる該第三の合金層２ｃが順次積層されている様子がわかる。該第二の合金層の主成分はＡｌであり、また、該第二の合金層中の希土類添加元素であるＮｄの濃度は、該第一の合金層中の２at％に対して、該第二の合金層中で７at％と高くできていることがわかる。これにより、該第一の合金層の役割である低抵抗性確保と、該第二の合金層の役割であるヒロック，ボイド抑制との両立がより容易となる。上記特性の両立の観点から、本発明の該第二の合金層中の該希土類添加元素濃度は、望ましくは１〜１０at％、より望ましくは２〜７at％とした。また、該第一のＡｌ合金層中の希土類添加元素濃度は、望ましくは０.０１〜３at％、より望ましくは０.０５〜２at％とした。
【実施例３】
【００５９】
図３は、本発明の実施例３である表示装置の画素を構成するスタガ型ＴＦＴとして、逆スタガ型ＴＦＴへの適用例を説明する要部断面図である。
【００６０】
実施例２と異なる点は、実施例２の構成において、該第一の合金層の下層に、希土類元素と高融点金属とＡｌとの合金からなる第四の合金層２ｄを設けた４層積層のゲート電極配線２とした点である。つまり、ゲート電極及びゲート配線は、第一の合金層に対して、第二の合金層が配置された側とは反対側に積層配置され、希土類元素のうち少なくとも１つと高融点金属のうちの少なくとも１つとＡｌとの合金からなる第四の合金層２ｄを有する点である。
【００６１】
該第四の合金層２ｄの存在により、該第一の合金層２ａ中のＡｌ原子の電極や配線表面及び側面への移動を、該第一の合金層２ａの下層界面側からも制限できるため、上記した該第二，第三の合金層２ｂ，２ｃを上層に積層した場合に比べて、ヒロックやボイドの発生をより抑制することが可能となる。該第四の合金層２ｄは、実施例１の該第二の合金層２ｂと同様な方法で形成することができる。
【実施例４】
【００６２】
図４は、本発明の実施例４である表示装置の画素を構成するスタガ型ＴＦＴとして、逆スタガ型ＴＦＴへの適用例を説明する要部断面図である。
【００６３】
実施例３と異なる点は、実施例３の構成において、該第四の合金層の更に下層に、高融点金属または高融点金属の合金からなる第五の合金層２ｅを設けた五層積層のゲート電極配線２とした点である。つまり、ゲート電極及びゲート配線は、第四の合金層に対して、第一の合金層が配置された側とは反対側に積層配置され、高融点金属のうちの少なくとも１つからなる第五の合金層を有する点である。
【００６４】
本実施例では、希土類添加元素と高融点金属とＡｌとからなる該第四の合金層２ｄについては、実施例１と同様の方法で形成することももちろん可能であるが、実施例２の三層積層配線構成と同様に、該第一の合金層２ａ上に該第五の合金層２ｅを積層後に熱処理工程を設け、該第一の合金層２ａに含まれるＡｌと希土類元素、該第五の合金層２ｅに含まれる高融点金属との界面相互反応の結果として、該第四の合金層２ｄを形成することもできる。
【００６５】
界面相互反応での形成によれば、第一の合金層中の結晶粒や結晶粒界とのつながりを膜厚方向に維持した状態で第四の合金層が連続形成されるため、第一の合金層中の結晶粒や結晶粒界の位置を下層界面側からも規制できる。これにより、第一の合金層中のＡｌ原子の移動をより制限することができ、ボイドやヒロックの成長を更に抑制できる。但し、界面相互反応の結果として、低抵抗に寄与する該第一のＡｌ合金層の膜厚については、上層と下層、両界面反応分のロスが発生するため、その分を予め厚く形成する必要がある。
【００６６】
まず、ガラス基板を好適とする絶縁性基板１の上に、絶縁性基板１側から順に、該第一の合金層の下層に位置し、ヒロック，ボイド抑制層となる該第四の合金層２ｄを形成するための高融点金属供給層となる第五の合金層２ｅと、低抵抗層の役割を担うＡｌ合金層からなる第一の合金層２ａと、該第一の合金層の上層に位置し、ヒロック，ボイド抑制層となる該第二の合金層２ｂを形成するための高融点金属供給層となる第三の合金層２ｃを連続形成した。本発明では、第一の合金層２ａは、希土類元素として、Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ、のうちの少なくともひとつを含むＡｌ合金膜で形成され、第三の合金層２ｃ及び第五の合金層２ｅは、高融点金属として、Ｍｏ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｗ、のうちの少なくともひとつ、またはこれらの金属の合金であり、より望ましくはＭｏ、またはＭｏとの合金膜それぞれ形成される。上記の合金膜はいずれも、これらの組成からなる合金ターゲットを用いたスパッタリング法で形成することができる。本実施例では、第一の合金層２ａの元になる合金層としてＮｄとＡｌの２元合金を、第三の合金層２ｃ、及び第五の合金層２ｅとしてＭｏ膜をそれぞれ形成した。膜厚は、それぞれ４５０ｎｍ，１００ｎｍ，１００ｎｍとした。次に、この積層膜を、ホトリソグラフィー法を用いてゲート電極配線２のパターンに一括加工した。
【００６７】
次に、真空中４５０℃で熱処理することにより、該第一の合金層２ａと該第三の合金層２ｃ、及び該第一の合金層２ａと該第五の合金層２ｅとの積層界面に、界面相互反応を利用して、ＮｄとＭｏとＡｌとの第二の合金層２ｂ、及び第四の合金層２ｄをそれぞれ形成した。第二の合金層２ｂ、及び第四の合金層２ｄの膜厚はそれぞれ５０ｎｍとし、低抵抗に寄与する該第一の合金層２ａの膜厚については、第二の合金層２ｂ、及び第四の合金層２ｄの形成膜厚分だけ予め厚く形成することで、配線抵抗を確保した。
【００６８】
図１１に、実施例４において、希土類元素としてＮｄを、高融点金属としてＭｏを用いた場合の、該ゲート電極配線２の深さ方向ＡＥＳ組成分析例を示した。縦軸は積層膜、及び絶縁性基板の構成要素であるＮｄ，Ｍｏ，Ａｌ，Ｏの各組成比、横軸は膜厚方向のスパッタリング時間である。深さ方向分析時のサンプリングのためのスパッタリングのばらつきと、絶縁性基板１のチャージアップの影響で、絶縁性基板１側に位置する該第五の合金層中のプロファイルにだれが認められるものの、絶縁性基板１側から順に、Ｍｏからなる該第三の合金層２ｃ、Ｎｄ，Ｍｏ，Ａｌからなる該第四の合金層２ｄ、希土類とＡｌの合金層からなる該第一の合金層２ａ、Ｎｄ，Ｍｏ，Ａｌからなる該第二の合金層２ｂ、Ｍｏからなる該第三の合金層２ｃが順次積層されている様子がわかる。該第二、及び第四の合金層の主成分はＡｌであり、また、該第二、及び第四の合金層中の希土類添加元素であるＮｄの濃度は、該第一の合金層中の０.５at％に対して、該第二、及び該第四の合金層中で５at％と高くできていることがわかる。これにより、該第一の合金層の役割である低抵抗性確保と、該第二、及び第四の合金層の役割であるヒロック，ボイド抑制との両立がより容易となる。
【００６９】
表１は、実施例２及び実施例４で説明した、三層積層及び五層積層構成を、下層電極配線構造に適用して得られた、ヒロック，ボイド抑制効果を示す例である。希土類添加元素としてＮｄまたはＣｅを、高融点金属としてＭｏを用い、プロセスの熱処理温度は４５０℃とした。サイズ毎のヒロック，ボイドの数を、倍率２０００倍での表面ＳＥＭ観察により求めた。いずれの場合も、本発明の三層積層及び五層積層構成を適用することで、第一の合金層２ａを単層で用いる場合に比べて、ヒロック，ボイドの数及びサイズを大幅に抑制できていることがわかる。
【００７０】
【表１】
2010087068.tif 000003
【００７１】
上記の第二から第四の実施例において、該高融点金属としてＭｏを選択した構成においては、燐酸，酢酸，硝酸の混酸水溶液を用いることで、該第三の合金層２ｃ、及び該第五の合金層２ｅについても、該第一、及び第二、及び第四の合金層を構成するＡｌ合金層との一括加工が容易となり、その分ホトリソグラフィー工程の増加についても避けることができる。
【００７２】
また、第一の合金層の下層に、第四の合金層、第五の合金層を設けた場合についても、同様に一括加工が可能となる。また、ＡｌとＭｏはエピタキシャル方位の整合が良いため結晶成長が連続しやすく、Ａｌ原子の移動を阻害する結晶粒、結晶粒界の維持という点でも有利である。
【００７３】
以上は、逆スタガ型ＴＦＴへ適用した例について記述したが、後述の実施例で示すように、正スタガ型のＴＦＴに適用することも可能である。
【実施例５】
【００７４】
図５は、本発明の実施例５である表示装置の画素を構成するスタガ型ＴＦＴとして、正スタガ型ＴＦＴへの適用例を説明する要部断面図である。
【００７５】
本実施例では、マトリックス状に配置された複数の画素と、この画素を駆動するＴＦＴを有する表示装置において、そのＴＦＴは、絶縁基板上に、ソース電極及びドレイン電極，絶縁膜，半導体層，ゲート電極をこの順で配置した正スタガ型のＴＦＴであり、そのＴＦＴは、ゲート電極に接続するゲート配線と、ソース電極及びドレイン電極に接続するドレイン配線を有し、ソース電極及びドレイン電極、及びドレイン配線は、ＴＦＴの半導体層よりも絶縁基板側に配置された構造である。
【００７６】
正スタガ型ＴＦＴの場合には、本発明が適用される電極及び配線は、高温形成が必要なチャネル半導体層よりも下層に配置されるソース電極配線、及びドレイン電極配線となる。
【００７７】
まず、ガラス基板を好適とする絶縁性基板１の上に、絶縁性基板１側から順に、低抵抗層の役割を担うＡｌ合金層からなる第一の合金層７ａ，８ａと、第一の合金層７ａ，８ａの上層に位置し、ヒロック，ボイド抑制層となる第二の合金層７ｂ，８ｂと、高融点金属または高融点金属の合金からなる第三の合金層７ｃをを連続形成して、本実施例のソース電極配線７，ドレイン電極配線８となる積層膜を形成した。なお、実施例２と同様に第一の合金層７ａ上に第三の合金層７ｃを積層後に熱処理工程を設け、第一の合金層７ａに含まれるＡｌと希土類元素、第三の合金層６ｃに含まれる高融点金属との界面相互反応の結果として、第二の合金層７ｂを形成することもできる。
【００７８】
本発明では、第一の合金層７ａ，８ａは、希土類元素として、Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ、のうちの少なくとも１つを添加元素として含むＡｌ合金膜で形成され、第二の合金層７ｂ，８ｂは、上記の希土類元素のうちの少なくともひとつと、高融点金属として、Ｍｏ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｗ、のうちの少なくともひとつを含むＡｌとの合金膜で形成され、第三の合金層７ｃは、高融点金属として、Ｍｏ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｗ、のうちの少なくともひとつ、またはこれらの金属の合金であり、より望ましくはＭｏ、またはＭｏとの合金膜で、それぞれ形成される。上記の合金膜はいずれも、これらの組成からなる合金ターゲットを用いたスパッタリング法で形成することができる。
【００７９】
本実施例では、第一の合金層７ａ，８ａとしてＣｅとＡｌの２元合金を、第二の合金層７ｂ，８ｂとしてＣｅとＭｏとＡｌとの３元合金膜を、第三の合金層２ｃとしてＭｏ膜を、それぞれ形成した。膜厚は、それぞれ３００ｎｍ，５０ｎｍ，５０ｎｍとした。次に、この積層膜を、ホトリソグラフィー法を用いてソース電極配線７，ドレイン電極配線８のパターンに加工した。
【００８０】
次に、このソース，ドレイン電極配線７，８上に、コンタクト層であるドープ層５，６となるｎ＋Ｓｉ膜を、プラズマＣＶＤ法で形成した。膜厚は３０ｎｍとした。ちなみにドープ層５，６の極性についてはｐ＋Ｓｉ膜に限定されるものではなく、画素回路のＴＦＴ構成により任意にｐ＋Ｓｉ膜に変更することが可能であることは言うまでもない。この後、ホトリソグラフィーを用いて、上層のｎ＋Ｓｉ膜毎、ソース電極配線７、及びドレイン電極配線８を一括加工した。
【００８１】
次に、ドープ層５，６上に、半導体層４として、反応ガスとしてＧｅＦ4とＳｉ2Ｈ6の組合せを用いた熱ＣＶＤ法で多結晶Ｓｉ膜を、基板温度４５０℃の高温で形成した。膜厚は１００ｎｍとした。この後、ホトリソグラフィーを用いて、ドープ層５，６であるｎ＋Ｓｉ膜と半導体層４との積層膜を、島状に一括加工した。これにより、半導体層４とのコンタクト部分を除いた、ソース電極配線７，ドレイン電極配線８上のｎ＋Ｓｉ膜を除去して、コンタクト層を形成した。
【００８２】
次に、この半導体層４、及びソース電極配線７，ドレイン電極配線８上にゲート絶縁膜３を形成した。ゲート絶縁膜３の材料としては、ＳｉＯ2やＳｉＮ等を用いることができる。これらの膜はプラズマＣＶＤ法またはスパッタリング法等で成膜できる。または、プラズマ酸化，光酸化などを併用しても良い。本実施例では、ＴＥＯＳを用いたプラズマＣＶＤ法により形成したＳｉＯ2膜を用いた。膜厚は１５０ｎｍとした。
【００８３】
次に、この上に、ゲート電極配線２を形成した。これらについては、半導体層４の形成後でありプロセスの上限温度を低くできることから、低抵抗金属であるＡｌ，Ｃｕ，Ａｇ、またはその合金、またはこれらを含む積層膜を用いることができる。本実施例では、コンタクト特性との両立を考慮してＭｏ／ＡｌＳｉ合金／Ｍｏ積層膜をスパッタリング法で形成した。膜厚は４０／４００／４０ｎｍとした。次いで、ホトリソグラフィー法を用いてゲート電極配線２に加工した。
【００８４】
次に、ゲート電極配線２上に、保護性絶縁膜１０としてＳｉＮ膜をプラズマＣＶＤ法で形成した。膜厚は５００ｎｍとした。次いで、ホトリソグラフィー法を用いて保護性絶縁膜１０にスルーホール１１を形成した。
【００８５】
最後に、画素電極１２の電極材料として、反射金属膜や透明導電膜を形成した。本実施例では、画素電極１２として透明導電膜であるＩＴＯ膜をスパッタリング法で形成し、ホトリソグラフィー法を用いて加工した。膜厚は７０ｎｍとした。
【００８６】
本実施例においても、半導体層４よりも下層に配置された正スタガ型ＴＦＴのソース，ドレイン電極配線７，８に、ヒロックやボイドの耐熱性に優れた本発明の合金積層構造を適用することで、通常の多結晶ＳｉＴＦＴプロセスでは使用が限定されるＡｌ合金配線材料を用いることができた。また、低抵抗Ａｌの適用により配線抵抗を大幅に低減できるため、配線抵抗による信号遅延を考慮することなく、容易に表示装置を大型化できる。また、半導体層４に、良好な特性を有する多結晶膜を用いることが可能となるため、移動度が高く、閾値（Ｖｔｈ）シフトが少ない、良好な特性のスタガ型ＴＦＴを得ることができ、コスト的にも性能的にも有利な表示装置を提供できる。
【００８７】
なお、上記では、実施例２と同様に第三の合金層を有する３層積層構造について説明したが、上記実施例１のように２層積層構造（ソース電極及びドレイン電極、及びドレイン配線は、絶縁基板側から順に、希土類元素のうちの少なくとも１つを添加元素として含むＡｌ合金からなる第一の合金層、希土類元素のうちの少なくとも１つと高融点金属のうちの少なくとも１つとＡｌとの合金からなる第二の合金層、と積層配置した構造）、実施例３のように４層積層構造（ソース電極及びドレイン電極、及びドレイン配線は、第一の合金層に対して、第二の合金層が配置された側とは反対側に積層配置され、希土類元素のうち少なくとも１つと高融点金属のうちの少なくとも１つとＡｌとの合金からなる第四の合金層を有する構造），実施例４のように５層積層構造（ソース電極及びドレイン電極、及びドレイン配線は、第四の合金層に対して、第一の合金層が配置された側とは反対側に積層配置され、高融点金属のうちの少なくとも１つからなる第五の合金層を有する構造）も同様に正スタガ型ＴＦＴにも適用できる。
【実施例６】
【００８８】
図６は、本発明の表示装置の実施例６である液晶表示装置への適用例を説明する要部断面図である。
【００８９】
この実施例の液晶表示装置は、複数のＴＦＴをマトリクス状に配置されたアクティブマトリクス型液晶表示装置であり、絶縁性基板１と対向する位置に配置された対向基板１６と、その絶縁性基板１と対向基板１６間に配置された液晶層２２と、その液晶層２２を挟持する一対の配向膜（配向膜１５，２０）と、を有し、配向膜２０と対向基板１６間には、配向膜２０側から順に、対向電極１９，オーバーコート層１８，カラーフィルタ層１７を有し、液晶層２２中に設けられたスペーサ２１を有する。
【００９０】
まず、実施例２と同様な方法で、本発明のゲート電極配線２，半導体層４を有する逆スタガ型ＴＦＴを形成した。実施例２と異なる点は、保護性絶縁膜１０上に、層間絶縁膜１３として感光性の有機樹脂を形成した点である。層間絶縁膜１３の膜厚は２μｍとし、ホトリソグラフィー法を用いて、保護性絶縁膜１０と層間絶縁膜１３に、接続のためのスルーホール１４を開口した。次に、画素電極１２として、透明導電膜であるＩＴＯ膜をスパッタリング法で形成し、ホトリソグラフィー法を用いて加工した。膜厚は７０ｎｍとした。次に、画素電極１２上に配向膜１５を形成した。次に、カラーフィルタ層１７，オーバーコート層１８，ＩＴＯ膜からなる対向電極１９，配向膜２０を順番に形成した対向基板１６を、スペーサ２１を介して張り合わせた。これに液晶を封入し液晶層２２を形成し、液晶表示装置を作製した。
【００９１】
本実施例は、画素電極１２に対して、液晶層２２を介して配置される対向電極（あるいは共通電極）１９を対向基板１６の側に配置したＴＮ型の液晶表示装置への適用例であるが、対向電極（あるいは共通電極）をＴＦＴ基板１の側に配置したＩＰＳ型の液晶表示装置についても、同様に適用可能であることは言うまでもない。
【００９２】
前記実施例１〜５で説明したように、耐熱性に優れる本発明のゲート電極配線２を用いたＴＦＴは、電極配線への熱ダメージを回避しつつ、良好な結晶性を有する半導体層４を高温で形成することが可能となる。これにより、オフ電流を１０-12Ａ以下に低減でき、良好な特性が安定して得られるため、液晶表示装置の画素駆動に適用した場合においてもリーク電流が小さく、高画質の映像を得ることができた。また、良好な特性を有するスタガ型の多結晶ＳｉＴＦＴ構造と、大型化に有利な低抵抗Ａｌ合金配線構造を両立でき、コスト的にも性能的にも有利な液晶表示装置を歩留まりよく形成できた。なお、実施例６では、実施例２の逆スタガ型ＴＦＴを用いた液晶表示装置への適用例を説明したが、本発明の実施形態はこれに限定されない。一例として、実施例５の正スタガ型ＴＦＴを用いた場合についても同様に適用可能であることは言うまでもない。
【実施例７】
【００９３】
図７は、本発明の表示装置の実施例７である有機発光層を上部電極と下部電極とで挟持された有機発光素子で構成された有機ＥＬ表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。
【００９４】
まず、実施例２と同様な方法で、本発明のゲート電極配線２を用いた逆スタガ型ＴＦＴを形成する。次に、有機ＥＬ素子を作製するための平坦化層を兼ねて、感光性有機樹脂からなる層間絶縁膜１３を形成した。膜厚は２μｍとし、ホトリソグラフィー法を用いて、保護性絶縁膜１０と層間絶縁膜１３に、接続のためのスルーホール１４を開口した。次に、この層間絶縁膜１３の上に、有機ＥＬ素子の下部電極２３を形成後、この下部電極２３上に、有機ＥＬ素子の電荷輸送層２４，発光層２５，電荷輸送層２６を蒸着法などにより形成し、さらに上部電極２７として透明導電膜を蒸着やスパッタリング法などで形成し、封止層２８を形成して、有機ＥＬ表示装置を作製した。
【００９５】
また、この画素は、画素を駆動するＴＦＴを備えたＴＦＴ駆動回路を表示装置の周辺回路として備え、このＴＦＴにも、上記実施例１〜５の積層合金層を適用することができる。
【００９６】
前記実施例１〜５で説明したように、耐熱性に優れる本発明のゲート電極配線２を用いたＴＦＴは、電極配線への熱ダメージを回避しつつ、良好な結晶性を有する半導体層４を高温で形成することが可能となる。これにより、移動度５cm2／ＶＳ以上を容易に達成できる。有機ＥＬ素子の駆動に適した、移動度が高く、閾値（Ｖｔｈ）シフトが少ない、良好な特性のスタガ型ＴＦＴを安定して得ることができるため、作製した有機ＥＬ素子は、高輝度で長寿命の特性を示した。また、良好な特性を有するスタガ型の多結晶ＳｉＴＦＴ構造と、大型化に有利な低抵抗Ａｌ合金配線構造を両立でき、コスト的にも性能的にも有利な有機ＥＬ表示装置を歩留まりよく形成できた。なお、実施例７では、実施例２の逆スタガ型ＴＦＴを用いた有機ＥＬ表示装置への適用例を説明したが、本発明の実施形態はこれに限定されない。実施例５の正スタガ型ＴＦＴを用いた場合においても同様に適用可能であることは言うまでもない。
【００９７】
尚、上記した実施例１〜７では、液晶表示装置や、有機ＥＬ表示装置等のアクティブ駆動型表示装置のＴＦＴ、画素回路への適用例を説明したが、本発明の実施形態はこれに限定されず、これらの表示装置の周辺に設ける駆動回路用のＴＦＴにも同様に適用することができる。
【図面の簡単な説明】
【００９８】
【図１】本発明に係る逆スタガ型ＴＦＴの表示装置の実施例１を示す断面図である。
【図２】本発明に係る逆スタガ型ＴＦＴの表示装置の実施例２を示す断面図である。
【図３】本発明に係る逆スタガ型ＴＦＴの表示装置の実施例３を示す断面図である。
【図４】本発明に係る逆スタガ型ＴＦＴの表示装置の実施例４を示す断面図である。
【図５】本発明に係る正スタガ型ＴＦＴの表示装置の実施例５を示す断面図である。
【図６】本発明に係る逆スタガ型ＴＦＴの液晶表示装置の実施例６を示す断面図である。
【図７】本発明に係る逆スタガ型ＴＦＴの有機ＥＬ表示装置の実施例７を示す断面図である。
【図８】本発明の実施例２における第二の合金層２ｂの形成例を示す図である。
【図９】本発明の実施例２における第二の合金層２ｂの他の形成例を示す図である。
【図１０】本発明の実施例２におけるＡＥＳ分析例を示す図である。
【図１１】本発明の実施例４におけるＡＥＳ分析例を示す図である。
【符号の説明】
【００９９】
１  絶縁性基板
２  ゲート電極配線
２ａ，７ａ，８ａ  第一の合金層
２ｂ，７ｂ，８ｂ  第二の合金層
２ｃ，７ｃ，８ｃ  第三の合金層
２ｄ  第四の合金層
２ｅ  第五の合金層
３  ゲート絶縁膜
４  半導体層
５，６  ドープ層
７  ソース電極配線
８  ドレイン電極配線
９  チャネル領域
１０  保護性絶縁層
１１，１４  スルーホール
１２  画素電極
１３  層間絶縁膜
１５，２０  配向膜
１６  対向基板
１７  カラーフィルタ層
１８  オーバーコート層
１９  対向電極
２１  スペーサ
２２  液晶層
２３  下部電極
２４，２６  電荷輸送層
２５  発光層
２７  上部電極
２８  封止層
【図１】
2010087068.tif 000004
【図２】
2010087068.tif 000005
【図３】
2010087068.tif 000006
【図４】
2010087068.tif 000007
【図５】
2010087068.tif 000008
【図６】
2010087068.tif 000009
【図７】
2010087068.tif 000010
【図８】
2010087068.tif 000011
【図９】
2010087068.tif 000012
【図１０】
2010087068.tif 000013
【図１１】
2010087068.tif 000014