(57)【要約】【課題】容量結合型のプラズマＣＶＤ装置では、プラズマ放電電極間の直流電位差が経時的に変動してしまうので、安定且つ高能率の成膜処理を行うことができない。【解決手段】交流電源と、ブロッキングコンデンサＣ１およびパイ型ＬＣ回路を有するマッチングボックスＭＢと、ＤＣレベル保持回路１０と、プラズマ放電電極ＥＬ１，ＥＬ２とを縦続（カスケード）接続する。ＤＣレベル保持回路１０は、直列接続されたコイルＬおよび直流電圧源ＶＶを備えている。このことにより、プラズマ放電電極ＥＬ１の直流電位は、直流電圧源ＶＶの起電力値に維持される。【選択図】図２
2010278223.tif 000002
【特許請求の範囲】
【請求項１】
交流電源と、マッチングボックスと、プラズマ放電負荷を発生させる平行電極とを縦続接続したプラズマＣＶＤ装置であって、
前記平行電極の電極間直流電位差を所定の固定値に維持するＤＣレベル保持手段を備えたことを特徴とするプラズマＣＶＤ装置。
【請求項２】
請求項１に記載のプラズマＣＶＤ装置において、
前記ＤＣレベル保持手段は、前記平行電極の一方の電極に接続されたインダクタと、前記インダクタの他端と前記平行電極の他方の電極との間に接続された直流電源とを有し、前記平行電極の電極間直流電位差を前記直流電源の発生電圧値に維持することを特徴とするプラズマＣＶＤ装置。
【請求項３】
請求項２に記載のプラズマＣＶＤ装置において、
前記ＤＣレベル保持手段は、前記直流電源の両端子間に接続されたキャパシタを更に有することを特徴とするプラズマＣＶＤ装置。
【請求項４】
請求項１に記載のプラズマＣＶＤ装置において、
前記ＤＣレベル保持手段は、前記平行電極の両電極間に並列接続されたインダクタを有し、前記平行電極の電極間直流電位差を零に維持することを特徴とするプラズマＣＶＤ装置。
【請求項５】
請求項４に記載のプラズマＣＶＤ装置において、
前記ＤＣレベル保持手段は、前記インダクタの両端子間に接続されたキャパシタを更に有することを特徴とするプラズマＣＶＤ装置。
【請求項６】
請求項１ないし５のいずれか一項に記載のプラズマＣＶＤ装置を用いて、窒化シリコンの薄膜を反射防止膜として基板上に成膜することを特徴とする太陽電池の反射防止膜成膜装置。
【請求項７】
請求項１ないし５のいずれか一項に記載のプラズマＣＶＤ装置を用いて、窒化シリコンの薄膜をパッシベーション膜として基板上に成膜することを特徴とする半導体素子のパッシベーション膜成膜装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量結合型のプラズマＣＶＤ装置、容量結合型プラズマ励起方式による太陽電池の反射防止膜成膜装置および半導体素子のパッシベーション膜成膜装置に関するものである。
【背景技術】
【０００２】
従来から知られているように、容量結合型のプラズマＣＶＤ装置では、プラズマ負荷を発生させるための平行平板電極とＲＦ電源との間にマッチングボックスを挿入してある（特許文献１の図２，段落［０００２］参照）。このマッチングボックスは、ＲＦ電源側の出力インピーダンスと、マッチングボックスの入力インピーダンスが複素共役の関係を維持するよう、可変インダクタおよび可変キャパシタを有している。
【０００３】
図１は、周知のパイ型ＬＣ回路からなるマッチングボックスＭＢを備えたプラズマＣＶＤ装置を示したものであり、特許文献１の図２に相当する。マッチングボックスＭＢは、ガス流量・圧力・チャンバＣＨの汚れ等に起因して動的に変動するプラズマ放電負荷に対応して、可変キャパシタＶＣおよび可変インダクタＶＬを調整することによりインピーダンスマッチングを行う。そのことにより、プラズマ放電電極（平行平板電極）ＥＬ１側からの反射電力をなくして一定の電力をプラズマ放電負荷に供給し、もって、安定したプラズマ放電を可能としている。マッチングボックスＭＢにはブロッキングコンデンサＣ１が挿入されており、交流電源（ＲＦ電源を含む広義の交流電源をいう。以下、同じ）ＰＳとプラズマ放電電極側とを直流的に遮断している。このブロッキングコンデンサＣ１の挿入によりプラズマ放電電極ＥＬ１はフローティング状態となっているので、プラズマ放電が生じる時には負の直流電位がプラズマ放電電極ＥＬ１に生じることが知られている。接地されている他方のプラズマ放電電極ＥＬ２上には、パッシベーション膜などの成膜を行う基板Ｓが載置されている（加熱ヒータは図示せず）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２２７８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来から知られている容量結合型のプラズマＣＶＤ装置では、成膜処理の時間・回数が経過するのに伴ってプラズマ放電電極上に絶縁物が逐次堆積していき、キャパシタ誘電体として作用するので、プラズマ放電電極間の直流電位差が経時的に変動してしまう。さらに、ガス流量・ＲＦ電力・圧力・温度など成膜条件の変化によっても、プラズマ放電電極間の直流電位差が経時的に変動してしまう。
その結果として、安定且つ能率よく成膜処理を行うことができないという問題が生じる。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、交流電源と、マッチングボックスと、プラズマ放電負荷を発生させる平行電極とを縦続接続したプラズマＣＶＤ装置であって、前記平行電極の電極間直流電位差を所定の固定値に維持するＤＣレベル保持手段を備えたものである。斯かる構成を有することにより、プラズマ放電電極間の直流電位差が経時的に変化するのを防止することができる。
請求項２に記載の発明は、請求項１に記載のプラズマＣＶＤ装置において、前記ＤＣレベル保持手段は、前記平行電極の一方の電極に接続されたインダクタと、前記インダクタの他端と前記平行電極の他方の電極との間に接続された直流電源とを有し、前記平行電極の電極間直流電位差を前記直流電源の発生電圧値に維持する。
請求項３に記載の発明は、請求項２に記載のプラズマＣＶＤ装置において、前記ＤＣレベル保持手段は、前記直流電源の両端子間に接続されたキャパシタを更に有する。
請求項４に記載の発明は、請求項１に記載のプラズマＣＶＤ装置において、前記ＤＣレベル保持手段は、前記平行電極の両電極間に並列接続されたインダクタを有し、前記平行電極の電極間直流電位差を零に維持する。斯かる構成を有することにより、基板のキャリアライフタイムを最良の値に維持することができる。
請求項５に記載の発明は、請求項４に記載のプラズマＣＶＤ装置において、前記ＤＣレベル保持手段は、前記インダクタの両端子間に接続されたキャパシタを更に有する。
請求項６に記載の発明は、請求項１ないし５のいずれか一項に記載のプラズマＣＶＤ装置を用いて、窒化シリコンの薄膜を反射防止膜として基板上に成膜する太陽電池の反射防止膜成膜装置である。
請求項７に記載の発明は、請求項１ないし５のいずれか一項に記載のプラズマＣＶＤ装置を用いて、窒化シリコンの薄膜をパッシベーション膜として基板上に成膜する半導体素子のパッシベーション膜成膜装置である。
【発明の効果】
【０００７】
本発明に係るプラズマＣＶＤ装置、太陽電池の反射防止膜成膜装置および半導体素子のパッシベーション膜成膜装置によれば、プラズマ放電電極間の直流電位差を常に一定値に保持することができるので、成膜処理を安定且つ能率よく行うことができる。
【図面の簡単な説明】
【０００８】
【図１】従来技術の説明図である。
【図２】実施の形態１を示す説明図である。
【図３】実施の形態１の変形例を示す説明図である。
【図４】プラズマ放電電極間の直流電位差とキャリアライフタイムとの一般的関係を例示した線図である。
【図５】実施の形態２を示す説明図である。
【図６】実施の形態２の変形例を示す説明図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
【００１０】
＜実施の形態１＞
図２は、本発明を適用したプラズマＣＶＤ装置の説明図である。本実施の形態１の特徴は、プラズマ放電電極ＥＬ１の直流電位を一定値に保持するために、マッチングボックスＭＢとプラズマ放電電極（平行平板電極）ＥＬ１との間にＤＣレベル保持回路１０を設けたことである。このＤＣレベル保持回路１０は、直列接続されたコイルＬおよび直流電圧源ＶＶを備えている。すなわち、本実施の形態１は、出力インピーダンスが５０オームである交流電源（発信周波数＝用途に応じて、数十ｋＨｚ〜数十ＭＨｚ内のいずれか一波を選択する）と、ブロッキングコンデンサＣ１およびパイ型ＬＣ回路を有するマッチングボックスＭＢと、ＤＣレベル保持回路１０と、プラズマ放電電極ＥＬ１，ＥＬ２とを縦続（カスケード）接続したものである。チャンバＣＨの構造は、図１に示した従来型と同様であり、加熱ヒータおよびその他の付属物は図示していない。
【００１１】
ＤＣレベル保持回路１０に含まれているコイルＬは、交流電源の周波数に対して十分に高いリアクタンスを呈するものであれば、その構造（空芯であるがフェライト芯であるか等）は問わない。要するに、交流信号成分がコイルＬを通過して接地側に迂回してしまうのを防止するに足りるリアクタンスを持つコイルであればよい。直流的にみればコイルＬは存在しないのと等価であるので、プラズマ放電電極ＥＬ１の直流電位ＶＤＣは、コイルＬと接地との間に接続されている直流電圧源ＶＶの起電力ＶＶＶと等しくなる。すなわち、本実施の形態１では、直流電圧源ＶＶのプラス側電極が接地されているので、プラズマ放電電極ＥＬ１の直流電位ＶＤＣは、ＶＤＣ＝−ＶＶＶとなる。直流電圧源ＶＶの起電力ＶＶＶは、０ボルト〜所定電圧（例えば５０ボルト）まで可変設定できるようにしてもよいし、あるいは、固定電圧としてもよい。
【００１２】
なお、図２の点Ａから右側を見た回路が並列共振してしまった場合には、点Ａから右側を見たインピーダンスが無限大となるので、交流電力あるいはＲＦ電力がチャンバＣＨ側に供給されなくなってしまう。そこで、交流電源として使用する周波数およびプラズマ負荷定数（Ｒ−ｊＸ）を考慮して、コイルＬのインダクタンス値を適宜設定する必要がある。インダクタンス値の設定は設計事項であるので、説明は省略する。また、マッチングボックスＭＢ内の可変インダクタＶＬおよび可変キャパシタＶＣを可変調整することにより、Ｂ点からチャンバＣＨ側を見たインピーダンスが５０オームに整合できるようにマッチングボックスＭＢ内の各定数を適宜設定する必要があるが、この点についても設計事項であるので説明は省略する。
【００１３】
本実施の形態１では、基板Ｓに成膜する成分は問わない。例えば、反応ガスとしてＳｉＨ４およびＮＨ３を用い、所定の成膜条件（温度・圧力・ガス流量・交流電源出力など）および所定の反応プロセスの下に窒化膜を成膜することが可能である。
【００１４】
本実施の形態１は、図２に示した回路構成に限定されるものではない。例えば、図３に示すＤＣレベル保持回路２０のように、直流電圧源ＶＶの両端子間にコンデンサＣ３を接続することにより、ノイズ除去対策および直流電位安定化を図ることも可能である。但し、このＤＣレベル保持回路２０を用いる場合にも、点Ａから右側を見た回路が並列共振することが無いようコイルＬおよびコンデンサＣ３の各定数を選択する必要がある。
【００１５】
−実施の形態１による作用・効果−
本実施の形態によれば、以下に列挙するような作用・効果を奏することができる。
（１）交流電源ＰＳと、マッチングボックスＭＢと、プラズマ放電負荷を発生させるプラズマ放電電極（平行平板電極）ＥＬ１，ＥＬ２とを縦続接続したプラズマＣＶＤ装置であって、プラズマ放電電極ＥＬ１，ＥＬ２の電極間直流電位差ＶＤＣを所定の固定値（ＶＤＣ＝−ＶＶＶ）に維持するＤＣレベル保持回路１０，２０を備えているので、成膜処理の時間・回数が経過するのに伴ってプラズマ放電電極上に絶縁物が逐次堆積していき、プラズマ放電電極間の直流電位差が経時的に変動してしまうことを防止することがきる。具体的には、プラズマ放電電極ＥＬ１，ＥＬ２内の場所ごとに堆積した絶縁物の量が異なってくるが、これら堆積物により形成される等価的なコンデンサによりプラズマ放電電極ＥＬ１の直流電位が変動してしまうことを防止することができる。さらに、ガス流量・交流電力・圧力・温度など成膜条件の変化によっても、プラズマ放電電極間の直流電位差が経時的に変動してしまうことを防止することができる。
【００１６】
（２）本実施の形態によれば、プラズマ放電電極間の直流電位差が経時的に変化するのを防止することができるので、安定且つ能率よく成膜処理を行うことができる。より具体的に述べると、プラズマ放電電極ＥＬ１の直流電位ＶＤＣによって放電プラズマ中の電子，イオン，ラジカルの空間分布が異なってくるので、成膜プロセスによって形成した薄膜の組成および成膜対象物に与えるエネルギーが異なってくる。その結果として、薄膜によるパッシベーション（終端）の効果が変動してしまうが、本実施の形態によればプラズマ放電電極ＥＬ１の直流電位ＶＤＣを一定値に保持することができるので、成膜回数あるいはプラズマ放電が生じる場所の変動に拘わりなく、薄膜によるパッシベーションの効果が変動するのを防止することができる。
【００１７】
（３）ＤＣレベル保持回路１０は、プラズマ放電電極ＥＬ１に接続されたコイルＬと、そのインダクタＬの他端とプラズマ放電電極ＥＬ２（接地）との間に接続された直流電圧源ＶＶとを有する簡易な構成により、プラズマ放電電極ＥＬ１，ＥＬ２の電極間直流電位差を直流電圧源ＶＶの発生電圧値ＶＶＶに維持することができる。
【００１８】
（４）ＤＣレベル保持回路２０は、直流電圧源ＶＶの両端子間に接続されたコンデンサＣ３を更に有することにより、ノイズ除去対策および直流電位安定化を図ることができる。
【００１９】
−実施の形態１における変形例−
（１）図１および図２に示したプラズマ放電電極ＥＬ１，ＥＬ２では平行平板電極を用いているが、容量結合型のプラズマを励起させるためには平行平板電極に限定されないことは勿論である。たとえば、電極間距離が一定である円弧状（湾曲）電極を用いることも可能である。
【００２０】
（２）図１および図２に示した実施の形態では、交流電源の周波数を遮断するためにコイルＬを用いているが、他の回路構成による高周波遮断フィルタあるいは低周波通過フィルタを用いることもできる。
【００２１】
＜実施の形態２＞
これまで説明してきた実施の形態１では、プラズマ放電電極ＥＬ１の電位ＶＤＣを０ボルトから−ＶＶＶボルトまでの間で可変設定もしくは任意設定することが可能であった。しかし、太陽電池の反射防止膜あるいは半導体素子のパッシベーション膜として窒化膜を成膜する場合、プラズマ放電電極ＥＬ１の電位ＶＤＣは、０ボルトに保持するのが好適である（図４参照）。図４は、プラズマ放電電極間の直流電位差とキャリアライフタイムとの一般的関係を例示した線図である。
【００２２】
したがって、プラズマ放電電極ＥＬ１の電位ＶＤＣを０ボルトに維持するためには、図２に示した直流電圧源ＶＶの起電力ＶＶＶを０ボルトに設定すればよいことになる。換言すると、直流電圧源ＶＶの内部抵抗はほぼ零（理想的には零）であるので、起電力ＶＶＶが０ボルトであるときには、単にコイルＬを接地したのと等価である。このことを示したのが図５であり、ＤＣレベル保持回路３０としてコイルＬのみを備えている。
【００２３】
また、図５に示したコイルＬの両端子間にコンデンサＣ４を並列接続することにより、ノイズ除去対策および直流電位安定化を図ることができる。このことを示したのが図６であり、ＤＣレベル保持回路４０としてコイルＬおよびコンデンサＣ４の並列接続回路を備えている。
【００２４】
−実施の形態２による作用・効果−
（１）図５および図６に示した構成によれば、コイルＬを介してプラズマ放電電極ＥＬ１を直流的に接地することができるので、極めて簡易な回路構成にも拘わらず、プラズマ放電電極ＥＬ１の電位ＶＤＣを常に０ボルトに維持することができる。その結果、パッシベーションの効果によってキャリアの表面再結合速度をより低減させることができる。例えば太陽電池の反射防止膜を成膜することにより、太陽電池素子の出力特性を向上させることができる。
【００２５】
（２）図６に示したＤＣレベル保持回路４０は、コイルＬと並列に接続したコンデンサＣ４を備えているので、ノイズ除去対策のみならず直流電位の安定化を図ることができる。
【００２６】
（３）その他の作用・効果は実施の形態１と同様であるので、説明は省略する。
【００２７】
＜その他の実施の形態＞
（１）太陽電池の反射防止膜成膜装置への適用
これまで説明してきた実施の形態１および実施の形態２を用いることにより、太陽電池の反射防止膜成膜装置を構成することができる。すなわち、太陽電池の反射防止膜である窒化膜を成膜するための反応ガスとしてＳｉＨ４およびＮＨ３を用い、所定の成膜条件（温度・圧力・ガス流量・交流電源出力など）および所定の反応プロセスの下に窒化膜を成膜することができる。
【００２８】
（２）半導体素子のパッシベーション膜成膜装置への適用
これまで説明してきた実施の形態１および実施の形態２を用いることにより、半導体素子のパッシベーション膜成膜装置を構成することができる。すなわち、基板のパッシベーション膜である窒化膜を成膜するための反応ガスとしてＳｉＨ４およびＮＨ３を用い、所定の成膜条件（温度・圧力・ガス流量・交流電源出力など）および所定の反応プロセスの下に窒化膜を成膜することができる。
【００２９】
以上の説明はあくまで一例であり、本発明の特徴を損なわない限り、本発明は上述した実施の形態および変形例に限定されるものではない。
実施の形態と変形例の一つとを組み合わせること、もしくは、実施の形態と変形例の複数とを組み合わせることも可能である。
変形例同士をどのように組み合わせることも可能である。
さらに、本発明の技術的思想の範囲内で考えられる他の形態についても、本発明の範囲内に含まれる。
【符号の説明】
【００３０】
ＰＳ  交流電源
ＭＢ  マッチングボックス
ＣＨ  チャンバ
ＥＬ１，ＥＬ２  プラズマ放電電極
Ｓ  基板
１０，２０，３０，４０  ＤＣレベル保持回路
【図１】
2010278223.tif 000003
【図２】
2010278223.tif 000004
【図３】
2010278223.tif 000005
【図４】
2010278223.tif 000006
【図５】
2010278223.tif 000007
【図６】
2010278223.tif 000008