(57)【要約】【課題】Ｄクラスアンプ等に含まれるトランジスタ間の干渉を低減させた回路装置を提供する。【解決手段】本発明では、回路基板１２の上面に配線層１８を設け、更に、配線層１８と回路基板１２との間に第１接地層２６および第２接地層２８を設けている。そして、回路基板１２、第１接地層２６および第２接地層２８は、個別にリードを経由して外部の接地電位と接続されている。そして、回路基板１２の上面に形成された各チャンネルは、個別に第１接地層２６または第２接地層２８を経由して、接地電位と接続される。【選択図】図１
2010087128.tif 000002
【特許請求の範囲】
【請求項１】
回路基板と、
前記回路基板の表面に形成された配線層と、
前記配線層に接続された半導体素子と、
前記配線層と前記回路基板との間に配置され、前記回路基板とは個別に接地電位に接続されると共に、前記配線層に接続される接地層と、
を備えたことを特徴とする回路装置。
【請求項２】
前記接地層および前記配線層は、絶縁層を介して前記回路基板の上面に積層され、
前記配線層と前記接地層とは、前記絶縁層を部分的に除去することにより露出した前記接地層に接続する金属細線を介して接続されることを特徴とする請求項１記載の回路装置。
【請求項３】
前記配線層に接続して外部に導出されるリードを具備し、
前記接地層は、前記リードを経由して外部の接地電位と接続されることを特徴とする請求項２記載の回路装置。
【請求項４】
前記回路基板は金属から成り、
前記回路基板は、前記接地層とは個別に前記リードを経由して接地電位に接続されることを特徴とする請求項３記載の回路装置。
【請求項５】
前記半導体素子は、Ｄクラスアンプを構成する出力段のトランジスタであり、
前記トランジスタの主電極は、コンデンサを介して前記接地層に接続されることを特徴とする請求項４記載の回路装置。
【請求項６】
前記半導体素子を含む複数個のＤクラスアンプが構成され、
前記Ｄクラスアンプ毎に、異なる接地層に接続されることを特徴とする請求項５記載の回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路装置に関し、特に、高い周波数で動作する半導体素子が回路基板に実装された回路装置に関するものである。
【背景技術】
【０００２】
図５を参照して、従来の混成集積回路装置１００の構成を説明する。図５（Ａ）は従来の混成集積回路装置１００の平面図であり、図５（Ｂ）はその断面図である。
【０００３】
図５（Ａ）を参照して、アルミニウム等の金属から成る金属基板１０１の表面には、絶縁層１０７を介して導電パターン１０２が形成されており、導電パターン１０２の所定の箇所に回路素子１０５が実装されることにより所望の混成集積回路が実現されている。ここで、回路素子１０５としては、ＩＣ、チップ抵抗、チップコンデンサ、パワートランジスタ等が採用され、フェイスアップで実装されるトランジスタは金属細線１０３を介して導電パターン１０２と電気的に接続されている。導電パターン１０２から成るパッド１０２Ａは、金属基板１０１の１側辺に複数個が形成され、この箇所には、半田等のロウ材を介してリード１０４が固着される（例えば、特許文献１を参照）。この様な構成を有する混成集積回路装置１００の応用分野の１つとして、例えば、オーディオ用のアンプモジュールがある。
【０００４】
更に、図５（Ａ）を参照して、金属基板１０１と導電パターン１０２との間に寄生容量が発生するのを防止するために、接地電位と接続されたリード１０４Ａは、導電パターン１０２及び接続部１０８を介して金属基板１０１と電気的に接続されていた。図５（Ｂ）を参照して、接続部１０８では、絶縁層１０７を部分的に除去して金属基板１０１の上面を露出し、露出する金属基板１０１と導電パターン１０２とを、金属細線１０３を経由して接続している。この様にすることで、金属基板１０１の電位を接地電位に固定することができる。
【０００５】
上記のような構成を備えた回路装置は、例えば以下の特許文献１に記載されている。
【特許文献１】特開２０００−１２９８７号公報（第４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述したような混成集積回路装置は以下に示すような問題を有していた。
【０００７】
即ち、高速に動作するＤクラスアンプを金属基板１０１の表面に形成した場合、出力段のトランジスタを高速でスイッチング動作させて出力信号を生成するため、このトランジスタの動作によりスイッチングノイズが発生する。このようにスイッチングノイズが発生すると、Ｄクラスアンプの動作が不安定に成ると共に、出力されるオーディオ信号にノイズが混入する恐れがある。このノイズ対策のために、Ｄクラスアンプを構成するトランジスタの直近にて、導電パターンを金属基板１０１と接続している。
【０００８】
しかしながら、複数のＤクラスアンプから成るチャンネルが設け、全てのＤクラスアンプに含まれるトランジスタと金属基板１０１とを接続した場合、複数のＤクラスアンプが金属基板１０１を介して共通インピーダンスを持つことになる。この様になると、金属基板１０１を経由して、あるＤクラスアンプから発生するノイズにより金属基板１０１の電位が変動し、他のＤクラスアンプにノイズの悪影響が及ぶ恐れがある。
【０００９】
本発明は、上記した問題を鑑みて成されたものである。従って、本発明の主な目的は、Ｄクラスアンプ等に含まれるトランジスタ間のノイズ干渉を低減させた回路装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の回路装置は、回路基板と、前記回路基板の表面に形成された配線層と、前記配線層に接続された半導体素子と、前記配線層と前記回路基板との間に配置され、前記回路基板とは個別に接地電位に接続されると共に、前記配線層に接続される接地層と、を備えたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、回路基板の上面に、半導体素子等の回路素子が接続される配線層とは別に、個別に接地電位に接続される接地層を設け、この接地層を配線層と接続されている。この様にすることで、半導体素子のスイッチングにより接地層の電位が変動しても、この変動は回路基板には影響を及ぼさないので、スイッチングノイズが他の素子に悪影響を及ぼすことが抑制される。結果的に、回路基板の上面に複数のＤクラスアンプが組み込まれた場合、Ｄクラスアンプ同士でノイズの干渉を及ぼすことが抑制され、生成されるオーディオ信号の音質が向上される。
【発明を実施するための最良の形態】
【００１２】
図１を参照して、本形態の回路装置の一例として混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０の全体的構成を示す断面図であり、図１（Ｂ）から図１（Ｄ）は各接地層の構成を示す断面図である。
【００１３】
図１（Ａ）を参照して、混成集積回路装置１０は、半導体素子３０等の回路素子および配線層１８から成る所定の機能を備えた混成集積回路が、回路基板１２の上面に組み込まれている。そして、回路基板１２の上面および側面は封止樹脂１６により被覆され、入手力端子となるリード１４が封止樹脂１６から外部に導出している。尚、ここでは封止樹脂１６による樹脂封止の構成が例示されているが、所謂ケース材による封止構造が実現されても良い。
【００１４】
このような構成要素を以下にて説明する。
【００１５】
回路基板１２の材料としては、アルミニウムや銅等の金属または合金が採用される。ここでは、アルミニウムからなる回路基板１２を採用し、例えばその両面はアルマイト処理されている。
【００１６】
回路基板１２上に実装される回路素子としては、受動素子、能動素子等を全般的に採用することができる。また、パワー系の素子を実装する場合は、導電パターン上に固着されたヒートシンク上にその素子が実装されても良い。フェイスアップで実装されるトランジスタおよびＩＣは、金属細線３２を介して配線層１８と電気的に接続されている。図１（Ａ）では、半導体素子３０およびチップ素子３４が図示されている。
【００１７】
リード１４は、半田等のロウ材を介して配線層１８より成るパッドに固着されており、外部との電気的入力・出力を行う働きを有する。ここでは、回路基板１２の一側辺にリード１４が固着されているが、回路基板１２の対向する２辺にリード１４を設けても良い。
【００１８】
本実施の形態では、回路基板１２の上面に絶縁層を介在させて複数の導電層を設けている。具体的には、回路基板１２の上面から、第１絶縁層２０、第１接地層２６、第２絶縁層２２、第２接地層２８、第３絶縁層２４および配線層１８が積層されている。
【００１９】
上記した各絶縁層は、アルミナ等のフィラーが充填された熱硬化性樹脂からなり、厚みが例えば５０μｍ程度である。また、絶縁層を介して積層される接地層や配線層は、厚みが３５μｍ〜７０μｍ程度の銅箔を所定の形状にエッチングして形成されている。
【００２０】
配線層１８は、回路基板１２に積層された導電層の中でも最上層の層であり、回路素子を実装するためのランド、金属細線３２を接続するためのパッド、ランドやパッドを相互に接続するための配線部、リード１４を接続するためのパッド等を構成している。
【００２１】
第１接地層２６および第２接地層２８は、接地電位を引き回すために設けられる導電層であり、パターニングされていない所謂ベタの形状で回路基板１２と同等の大きさでよい。更には、第１接地層２６および第２接地層２８は、必要に応じて所定形状にパターニングされても良い。第１接地層２６と第２接地層とは、例えば、異なるチャンネルを構成するＤクラスアンプに接続される。ここでは、２つのＤクラスアンプが回路基板の上面に組み込まれるので２層の接地層が図示されている。しかしながら、接地層の総数は組み込まれるＤクラスアンプの個数と等しく、例えば８チャンネルのＤクラスアンプが構成された場合は、８層の接地層が積層されて個別に各Ｄクラスアンプに接続されても良い。
【００２２】
図１（Ｂ）から図１（Ｄ）を参照して、回路基板１２および各接地層が、装置外部の接地電位と個別に接続される構成を説明する。
【００２３】
図１（Ｂ）を参照して、回路基板１２を外部の接地電位と接続する構成を説明する。先ず接続部３６では、回路基板１２を被覆する第１絶縁層２０、第１接地層２６、第２絶縁層２２、第２接地層２８および第３絶縁層２４を部分的に除去することにより、回路基板１２の上面の一部が露出している。そして、露出する回路基板１２の上面と、配線層１８Ａとは、金属細線３２Ａを経由して接続されている。また、配線層１８Ａの端部はパッド状に成形されてリード１４Ａが固着されている。この様にすることで、リード１４Ａを経由して回路基板１２を固定電位（例えば接地電位）に接続することができる。
【００２４】
図１（Ｃ）を参照して、第１接地層２６を外部の接地電位と接続する構成を説明する。先ず、接続部３７では、第１接地層２６を被覆する第２絶縁層２２、第２接地層２８および第３絶縁層２４を部分的に除去することで、第１接地層２６の一部を露出させている。そして、露出する第１接地層２６と配線層１８Ｂとは、金属細線３２Ｃを経由して接続されている。更に、配線層１８Ｂにはリード１４Ｂと接続されているので、第１接地層２６はリード１４Ｂを経由して外部の接地電位と接続することができる。ここで、第１接地層２６を露出させた接続部３７と、リード１４Ｂの端部とが離間する距離は、例えば１０ｍｍ以下または５ｍｍ以下であり、非常に両者は接近している。
【００２５】
更にまた、第１接地層２６の他の部分を露出させることで接続部３８が形成されており、この部位にて第１接地層２６は、金属細線３２Ｃを経由して配線層１８Ｃと接続されている。また、配線層１８Ｃはコンデンサを経由して半導体素子３０と接続されており、接続部３８と半導体素子３０とが離間する距離Ｌ１は、例えば１０ｍｍ以下または５ｍｍ以下である。
【００２６】
上記のように構成することで、第１接地層２６が、半導体素子３０を接地電位に接続するための専用の経路の如く機能するので、半導体素子３０のスイッチングにより発生するスイッチングノイズが他の素子の動作に干渉することが抑制される。
【００２７】
更に、面積が広い第１接地層２６を経由して、半導体素子３０とリード１４Ｂとが接続される。従って、細長く形成される配線層により両者を接続した場合と比較すると、半導体素子３０とリード１４Ｂとの間の経路の抵抗値が低減される利点がある。更にまた、接続部３８は半導体素子３０の近傍に配置されており、更に、接続部３７はリード１４Ｂの近傍に配置されている。従って、半導体素子３０とリード１４Ｂとを接続する経路の大部分が第１接地層２６となるので、この経路の抵抗値が大幅に低減される。
【００２８】
図１（Ｄ）を参照して、第２接地層２８を外部の接地電位と接続する構成を説明する。先ず、接続部４０では、第３絶縁層２４を部分的に除去して第２接地層２８の一部が露出されており、露出する第２接地層２８と配線層１８Ｄとは金属細線３２Ｄを経由して接続されている。そして、配線層１８Ｄにはリード１４Ｃが固着されているので、このリード１４Ｃを経由して第２接地層２８を接地電位に接続できる。
【００２９】
更に、第２接地層２８は、半導体素子３１と接続された配線層１８Ｅと、接続部３９にて接続されている。具体的には、半導体素子３１の近傍に設けられた接続部３９では、露出する第２接地層２８と配線層１８Ｅとが、金属細線３２Ｅを経由して接続される。
【００３０】
この様にすることで、半導体素子３１とリード１４Ｃとが第２接地層２８を介して接続され、半導体素子３１のスイッチングに伴うノイズが低減されると共に、両者の経路の抵抗値が低減される。
【００３１】
図２を参照して、回路基板１２およびその上面に形成された各接地層は、個別にリード１４と接続されている。具体的には、回路基板１２は、接続部３６、金属細線３２Ａおよび配線層１８Ａを経由して、リード１４Ａに接続されている。そして、第１接地層２６（図１（Ｃ）参照）は、接続部３７、金属細線３２Ｂおよび配線層１８Ｂを経由して、リード１４Ｂに接続されている。更に、第２接地層２８（図１（Ｄ）参照）は、接続部４０、金属細線３２Ｄおよび配線層１８Ｄを経由してリード１４Ｃに接続されている。この様に、回路基板１２および各接地層を、個別の配線層およびリードを経由して接地電位に接続することにより、チャンネル間のノイズの干渉が抑制される。
【００３２】
次に、図３を参照して、上記した混成集積回路装置１０に、Ｄクラスアンプから成る複数のチャンネルが構成された場合に関して説明する。この図では、混成集積回路装置の内部に、第１のチャンネルＣＨ１および第２のチャンネルＣＨ２から成る２つのチャンネルが内蔵されているが、更に多数（例えば８個）のチャンネルが装置内部に構成されても良い。
【００３３】
第１のチャンネルＣＨ１は、制御ＩＣであるＩＣ１と、このＩＣ１により生成された制御信号によりスイッチングが制御される２つのトランジスタ（ＭＯＳＦＥＴ）ＴＲ１、ＴＲ２から構成されている。ＩＣ１は、ＰＷＭ出力を行うための逆位相の２つのパルス制御信号を生成する機能を有し、生成されたパルス制御信号はＴＲ１およびＴＲ２の制御電極（ゲート電極）に印加される。ＴＲ１およびＴＲ２は、例えばＭＯＳＦＥＴ等のディスクリートのトランジスタであり、電源間（ＶｄとＶｓとの間）に直列接続されている。具体的には、ＴＲ１のドレイン電極Ｄ１が電源Ｖｄと接続され、ＴＲ１のソース電極Ｓ１はＴＲ２のドレイン電極Ｄ２と接続される。更にＴＲ２のソース電極は電源Ｖｓと接続されている。そして、ＩＣ１から供給されるパルス制御信号により、ＴＲ１とＴＲ２とは相互に駆動されている。また、ＴＲ１のソース電極Ｓ１とＴＲ２のドレイン電極Ｄ２の中間点から外部に出力ＯＵＴ１が取り出される。ここで、電源であるＶｄの電圧は例えば＋１００Ｖであり、Ｖｓの電圧は例えば−１００Ｖである。
【００３４】
さらに、第１のチャンネルＣＨ１から出力された信号ＯＵＴ１は、ローパスフィルタ４２にて高周波成分が除去され、スピーカー４６によりこの信号に基づく音声が出力される。
【００３５】
本実施の形態では、高周波（例えば１ＧＨｚ以上）にて駆動されるトランジスタから発生するスイッチングノイズを低減させるために、各トランジスタＴＲにコンデンサを接続している。具体的には、ＴＲ１のドレイン電極は、コンデンサＣ１を経由してＧＮＤ１に接続している。このことにより、ＴＲ１のスイッチングノイズがＣ１により吸収されて外部への漏出が抑制される。更に、ＴＲ２のソース電極Ｓ２もＣ２を経由してＧＮＤ１に接続されており、このことでＴＲ２のスイッチングノイズの外部への漏出が抑制されている。
【００３６】
更に本形態では、上記したように、ＴＲ１およびＴＲ２は、ＳＵＢ１（図１に示す第１接地層２６）を経由して個別にＧＮＤ１に接続されているので、第１のチャンエルＣＨ１から発生するノイズが、他のチャンネルに干渉することが抑制される。
【００３７】
第２のチャンネルＣＨ２の構成は、上記した第１のチャンネルＣＨ１と基本的には同様である。具体的には、制御用のＩＣ２により生成された制御信号に基づいてＴＲ１およびＴＲ２がスイッチングされ、このスイッチングにより生成された出力ＯＵＴ２がローパスフィルタ４４にてアナログ信号に変換され、このアナログ信号に基づく音声がスピーカー４８から出力される。第２のチャンネルＣＨ２を構成するＴＲ１およびＴＲ２も、上記と同様に、コンデンサＣ１およびＣ２を経由して接地電位ＧＮＤ２と接続される。第２のチャンネルＣＨ２では、ＴＲ１およびＴＲ２を、ＳＵＢ２（図１に示す第２接地層２８）を経由して、上記した第１のチャンネルＣＨ１とは個別に、ＧＮＤ２に接続している。
【００３８】
上記した第１のチャンネルＣＨ１と第２のチャンネルＣＨ２とは、含まれるトランジスタが異なるタイミングにて駆動される。従って、両者を同じ経路でＧＮＤに接続した場合、ノイズが互いに干渉してしまう恐れがある。本実施の形態では、第１のチャンネルＣＨ１と第２のチャンネルＣＨ２とを、個別にＧＮＤに接続することにより、このノイズの干渉を抑制している。従って、第１のチャンネルＣＨ１に含まれるＴＲのスイッチングによりノイズが発生してＳＵＢ１の電位が変動しても、このＳＵＢ１の電位の変動はＳＵＢ２には大きな影響を与えないので、第２のチャンネルＣＨ２へのノイズ干渉が抑制される。
【００３９】
図４を参照して、本発明の効果を説明する。図４の各グラフは、上面に組み込まれたチャンネルを動作させたときの回路基板の電位を計測した結果を示す。これらのグラフの縦軸は回路基板の電位を示し、横軸は時間の経過を示している。
【００４０】
図４（Ａ）では、基板上に１つのチャンネルが設けられた場合の、回路基板の電位の変化を示している。回路基板の電位は、チャンネルに含まれるトランジスタのスイッチングと同期して変化している。
【００４１】
図４（Ｂ）では、基板上に２つのチャンネルが設けられ、両チャンネルが共に回路基板に接続された場合の、回路基板の電位の変化を示している。ここでは、１つの回路基板に複数のチャンネルが共通に接続されているので、チャンネルから発生するノイズにより、回路基板の電位の変動が大きくなっている。従って、回路基板の電位が変動することにより、チャンネル同士の間にノイズの干渉が発生することが予測される。
【００４２】
図４（Ｃ）では、基板上に２つのチャンネルを設け、各チャンネルを個別に接地電位に接続した例を示している。即ち、基板上に設けられた１つのチャンネルのみが回路基板と接続され、他のチャンネルは回路基板を経由せずに別途に接地電位と接地されている。この図に示す回路基板の電位の変動は、図４（Ａ）の場合と同様であり、図４（Ｂ）に示す場合と比較すると電位の変動が小さい。
【００４３】
以上の結果から、基板上に複数個のチャンネルを設けた場合は、全てのチャンネルを回路基板を経由して共通に接地するよりも、個別に接地した方がノイズ干渉を小さくできることが明らかとなった。
【図面の簡単な説明】
【００４４】
【図１】本発明の回路装置を示す図であり、（Ａ）から（Ｄ）は断面図である。
【図２】本発明の回路装置を示す平面図である。
【図３】本発明の回路装置に組み込まれるＤクラスアンプを示す回路図である。
【図４】（Ａ）から（Ｃ）は、本発明の回路装置を用いた実験結果を示すグラフである。
【図５】従来の混成集積回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
【符号の説明】
【００４５】
１０      混成集積回路装置
１２      回路基板
１４、１４Ａ、１４Ｂ、１４Ｃ      リード
１６      封止樹脂
１８，１８Ａ，１８Ｂ，１８Ｃ，１８Ｄ，１８Ｅ      配線層
２０      第１絶縁層
２２      第２絶縁層
２４      第３絶縁層
２６      第１接地層
２８      第２接地層
３０      半導体素子
３１      半導体素子
３２，３２Ａ，３２Ｂ，３２Ｃ，３２Ｄ，３２Ｅ      金属細線
３４      チップ素子
３６      接続部
３７      接続部
３８      接続部
３９      接続部
４０      接続部
４２      ローパスフィルタ
４４      ローパスフィルタ
４６      スピーカー
４８      スピーカー
【図１】
2010087128.tif 000003
【図２】
2010087128.tif 000004
【図３】
2010087128.tif 000005
【図５】
2010087128.tif 000006
【図４】
2010087128.tif 000007