(57)【要約】【課題】実効的な移動度を高め、半導体層とソース・ドレイン電極との間の電気的な接触を良好にすることができる電界効果型トランジスタの構成とその製造方法を提供する。【解決手段】酸化物半導体よりなる半導体層４と、ゲート電極２と、ゲート絶縁膜３と、離間して設けられる一対のソース電極５及びドレイン電極６と、ソース電極５とドレイン電極６との間のチャネル領域７であって半導体層４とゲート絶縁膜３との間に設けられる不連続膜８とを有する電界効果型トランジスタ１０であって、不連続膜８の抵抗率は、半導体層４の抵抗率より小さいことを特徴とする電界効果型トランジスタ１０。【選択図】図１
2010027808.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体よりなる半導体層と、
ゲート電極と、ゲート絶縁膜と、
離間して設けられる一対のソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記半導体層と前記ゲート絶縁膜との間に設けられる不連続膜と
を有する電界効果型トランジスタであって、
前記不連続膜の抵抗率は、前記半導体層の抵抗率より小さいことを特徴とする電界効果型トランジスタ。
【請求項２】
更に、前記半導体層と前記ソース電極との間、及び前記半導体層と前記ドレイン電極との間に、不連続膜が設けられることを特徴とする請求項１記載の電界効果型トランジスタ。
【請求項３】
前記ソース電極及び前記ドレイン電極は、前記ゲート絶縁膜上に設けられ、
前記不連続膜は、前記チャネル領域であって前記ゲート絶縁膜上、前記ソース電極上、及び前記ドレイン電極上に設けられ、
前記半導体層は、前記不連続膜上に設けられることを特徴とする請求項１又は２記載の電界効果型トランジスタ。
【請求項４】
前記不連続膜は、前記半導体層上に設けられ、
前記ソース電極及び前記ドレイン電極は、前記不連続膜上に設けられ、
前記ゲート絶縁膜は、前記チャネル領域であって前記不連続膜上に設けられることを特徴とする請求項１又は２記載の電界効果型トランジスタ。
【請求項５】
前記半導体層及び前記不連続膜は、同一の元素よりなるｎ型の酸化物半導体であり、
前記不連続膜の酸素の含有量は、前記半導体層の酸素の含有量より少ないことを特徴とする請求項１乃至４何れか一項に記載の電界効果型トランジスタ。
【請求項６】
前記半導体層及び前記不連続膜は、同一の元素よりなるｐ型の酸化物半導体であり、
前記不連続膜の酸素の含有量は、前記半導体層の酸素の含有量より多いことを特徴とする請求項１乃至４何れか一項に記載の電界効果型トランジスタ。
【請求項７】
前記半導体層又は前記不連続膜がアモルファス金属酸化物であることを特徴とする請求項１乃至６何れか一項に記載の電界効果型トランジスタ。
【請求項８】
基材上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記ゲート絶縁膜上に、ｎ型の酸化物半導体よりなる不連続膜を形成する不連続膜形成工程と、
前記不連続膜上に、該不連続膜と同一の元素よりなり、該不連続膜より酸素の含有量が多いｎ型の酸化物半導体よりなる半導体層を形成する半導体層形成工程と
を含む電界効果型トランジスタの製造方法。
【請求項９】
基材上にｎ型の酸化物半導体よりなる半導体層を形成する半導体層形成工程と、
前記半導体層上に、該半導体層と同一の元素よりなり、該半導体層より酸素の含有量が少ないｎ型の酸化物半導体よりなる不連続膜を形成する不連続膜形成工程と、
前記不連続膜上にソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記不連続膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と
を含む電界効果型トランジスタの製造方法。
【請求項１０】
前記半導体層形成工程と前記不連続膜形成工程とを連続して行うことを特徴とする請求項８又は９に記載の電界効果型トランジスタの製造方法。
【請求項１１】
前記半導体層形成工程及び前記不連続膜形成工程は、物理蒸着法を用いて前記半導体層及び前記不連続膜を夫々形成する工程であり、
前記不連続膜形成工程において前記不連続膜を形成する際の雰囲気中の酸素量は、前記半導体層形成工程において前記半導体層を形成する際の雰囲気中の酸素量よりも少ないことを特徴とする請求項１０記載の電界効果型トランジスタの製造方法。
【請求項１２】
基材上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記ゲート絶縁膜上に、ｐ型の酸化物半導体よりなる不連続膜を形成する不連続膜形成工程と、
前記不連続膜上に、該不連続膜と同一の元素よりなり、該不連続膜より酸素の含有量が少ないｐ型の酸化物半導体よりなる半導体層を形成する半導体層形成工程と
を含む電界効果型トランジスタの製造方法。
【請求項１３】
基材上にｐ型の酸化物半導体よりなる半導体層を形成する半導体層形成工程と、
前記半導体層上に、該半導体層と同一の元素よりなり、該半導体層より酸素の含有量が多いｐ型の酸化物半導体よりなる不連続膜を形成する不連続膜形成工程と、
前記不連続膜上にソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記不連続膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と
を含む電界効果型トランジスタの製造方法。
【請求項１４】
前記半導体層形成工程と前記不連続膜形成工程とを連続して行うことを特徴とする請求項１２又は１３に記載の電界効果型トランジスタの製造方法。
【請求項１５】
前記半導体層形成工程及び前記不連続膜形成工程は、物理蒸着法を用いて前記半導体層及び前記不連続膜を夫々形成する工程であり、
前記不連続膜形成工程において前記不連続膜を形成する際の雰囲気中の酸素量は、前記半導体層形成工程において前記半導体層を形成する際の雰囲気中の酸素量よりも多いことを特徴とする請求項１４記載の電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタ及びその製造方法に係り、特に、移動度を向上させることが容易に可能な電界効果型トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
液晶ディスプレイ、有機ＥＬ（エレクトロルミネセンス）ディスプレイ、電子ペーパー等のＦＰＤ（フラットパネルディスプレイ）における画素駆動用のトランジスタとして、アモルファスシリコンＴＦＴ（薄膜トランジスタ）や低温多結晶シリコンＴＦＴと並び、酸化物半導体を用いた酸化物半導体ＴＦＴが近年注目を集めている。ここで、ＴＦＴすなわち薄膜トランジスタは、電界効果型トランジスタを薄膜の半導体層を用いて構成したものである。
【０００３】
酸化物半導体ＴＦＴは、低温多結晶シリコンＴＦＴに匹敵する或いはこれを凌駕する高いキャリア移動度が得られるポテンシャルを有する。また、材料によっては、特性のばらつきをアモルファスシリコンＴＦＴ並みに小さくでき、歩留まりの向上など量産性に優れるという利点もある。
【０００４】
シリコンを用いたＴＦＴにはない特徴として、酸化物半導体が比較的低温での形成が可能であることと、多くの材料において可視光に対する透明性が得られることが挙げられる。
【０００５】
軽量、フレキシブル、高い耐衝撃性、低コストといった特徴を持つディスプレイの実現に向け、プラスチック等のフレキシブル基板を用いる検討が多く進められているが、基板の耐熱性の問題からシリコンを用いることはできない。酸化物半導体ＴＦＴであれば、プラスチック基板の利用も可能になる。更に、可視光に対して透明であることを活かせば、ＴＦＴが形成された基板側に光を取り出す構成が可能になるため、製造が容易で開口率の高いディスプレイが得られる。
【０００６】
このような酸化物半導体を用いたＴＦＴ、すなわち酸化物半導体の薄膜を半導体層に用いた電界効果型トランジスタには、いくつか公知になっている例がある。
【０００７】
例えば特許文献１では、基板上において、ゲート電極層上にゲート絶縁膜が形成され、ゲート絶縁膜上であってゲート電極上の領域であるチャネル領域の両側にソース電極及びドレイン電極が形成され、チャネル領域、ソース電極及びドレイン電極上に半導体層が設けられた電界効果型トランジスタの例が開示されている。また、特許文献２では、ガラス基板上に形成され、ＺｎＯ（酸化亜鉛）を半導体層とする透明な電界効果型トランジスタの例が開示されている。
【０００８】
このような電界効果型トランジスタにおいては、半導体層とソース電極及びドレイン電極との間の電気的な接触が悪化する問題がある。この半導体層とソース電極及びドレイン電極との間の電気的な接触を良好にすることができる電界効果型トランジスタとして、いくつか公知になっている例がある。
【０００９】
まず、特許文献３では、基材上に設けられたゲート電極と、該ゲート電極上にゲート絶縁層、酸化物半導体からなるチャネル層、およびチャネル領域を有するソース電極とドレイン電極を順次備えた半導体装置において、チャネル層とソース電極の間、チャネル層とドレイン電極の間に、チャネル層より導電率が高い介在層が設けられた構造が開示されている。また、特許文献４では、酸化物半導体層と貴金属電極との間に、それらの間の密着性を向上させるための密着性向上層が分散して配置され、酸化物半導体層と貴金属電極が接触する部分を有する電界効果型トランジスタが開示されている。更に、特許文献４では、密着性向上層は、島状又はストライプ状に分散し、１０ｎｍ以下の厚さを有し、Ｔｉ、Ｎｉ、Ｃｒ、Ｖ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｍｏ又はＷの少なくとも１つを含むこと、及び貴金属電極の材料は、Ａｕ、Ｐｔ又はＰｄの少なくとも１つを含むことが開示されている。
【００１０】
このような酸化物半導体を用いた電界効果型トランジスタにおける酸化物半導体の材料としては、例えば、特許文献２では、多結晶であるＺｎＯが半導体層として用いられることが開示されている。また、非特許文献１では、非晶質であるＩｎ−Ｇａ−Ｚｎ−Ｏが半導体層として用いられることが開示されている。
【特許文献１】特開２００８−０６０５２２号公報
【特許文献２】特許３２７６９３０号公報
【特許文献３】特開２００７−１５０１５８号公報
【特許文献４】特開２００７−０７３７０２号公報
【非特許文献１】Ｎａｔｕｒｅ 、４３２、４８８（２００４）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところが、酸化物半導体を半導体層に用いた電界効果型トランジスタにおいては、以下のような問題があった。
【００１２】
特許文献３及び特許文献４に開示される電界効果型トランジスタにおいては、半導体層とソース・ドレイン電極との間に導電率の高い層を介在させることによって、半導体層とソース・ドレイン電極との間の接触を良好にすることができるが、電界効果トランジスタの移動度が向上しないため、半導体層とソース・ドレイン電極との間に導電率の高い層を介在させない場合と比べ、トランジスタ特性があまり向上しないという問題があった。
【００１３】
また、特許文献３に開示される電界効果型トランジスタにおいては、ソース・ドレイン電極が、半導体層の上に形成されるトップコンタクト型のＴＦＴの構成であって、半導体層とソース・ドレイン電極との間に導電率の高い介在層が設けられる構成が開示されているが、この構成は、簡易な製造プロセスによってトップコンタクト型とボトムコンタクト型の両方に適応させることができることができないという問題があった。
【００１４】
本発明は上記の点に鑑みてなされたものであり、酸化物半導体を半導体層に用いた電界効果型トランジスタにおいて、製造工程数をほとんど増加させることなく実効的な移動度を高め、半導体層とソース・ドレイン電極との間の電気的な接触を良好にすることができる電界効果型トランジスタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
第１の発明に係る電界効果型トランジスタは、酸化物半導体よりなる半導体層と、ゲート電極と、ゲート絶縁膜と、離間して設けられる一対のソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記半導体層と前記ゲート絶縁膜との間に設けられる不連続膜とを有する電界効果型トランジスタであって、前記不連続膜の抵抗率は、前記半導体層の抵抗率より小さいことを特徴とする。
【００１６】
なお、不連続膜とは、互いに離間し、点在する複数の島が集まった集合体を意味し、その結果、連続した膜としては構成されず、不連続な膜として構成されるものをいう。
【００１７】
第２の発明は、第１の発明に係る電界効果型トランジスタにおいて、更に、前記半導体層と前記ソース電極との間、及び前記半導体層と前記ドレイン電極との間に、不連続膜が設けられることを特徴とする。
【００１８】
第３の発明は、第１又は第２の発明に係る電界効果型トランジスタにおいて、前記ソース電極及び前記ドレイン電極は、前記ゲート絶縁膜上に設けられ、前記不連続膜は、前記チャネル領域であって前記ゲート絶縁膜上、前記ソース電極上、及び前記ドレイン電極上に設けられ、前記半導体層は、前記不連続膜上に設けられることを特徴とする。
【００１９】
第４の発明は、第１又は第２の発明に係る電界効果型トランジスタにおいて、前記不連続膜は、前記半導体層上に設けられ、前記ソース電極及び前記ドレイン電極は、前記不連続膜上に設けられ、前記ゲート絶縁膜は、前記チャネル領域であって前記不連続膜上に設けられることを特徴とする。
【００２０】
第５の発明は、第１乃至第４の何れか一つの発明に係る電界効果型トランジスタにおいて、前記半導体層及び前記不連続膜は、同一の元素よりなるｎ型の酸化物半導体であり、
前記不連続膜の酸素の含有量は、前記半導体層の酸素の含有量より少ないことを特徴とする。
【００２１】
第６の発明は、第１乃至第４の何れか一つの発明に係る電界効果型トランジスタにおいて、前記半導体層及び前記不連続膜は、同一の元素よりなるｐ型の酸化物半導体であり、前記不連続膜の酸素の含有量は、前記半導体層の酸素の含有量より多いことを特徴とする。
【００２２】
第７の発明は、第１乃至第６の何れか一つの発明に係る電界効果型トランジスタにおいて、前記半導体層又は前記不連続膜がアモルファス金属酸化物であることを特徴とする。
【００２３】
第８の発明に係る電界効果型トランジスタの製造方法は、基材上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にソース電極及びドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記ゲート絶縁膜上に、ｎ型の酸化物半導体よりなる不連続膜を形成する不連続膜形成工程と、前記不連続膜上に、該不連続膜と同一の元素よりなり、該不連続膜より酸素の含有量が多いｎ型の酸化物半導体よりなる半導体層を形成する半導体層形成工程とを含むことを特徴とする。
【００２４】
なお、本発明における基材とは、基板を意味する。
【００２５】
第９の発明に係る電界効果型トランジスタの製造方法は、基材上にｎ型の酸化物半導体よりなる半導体層を形成する半導体層形成工程と、前記半導体層上に、該半導体層と同一の元素よりなり、該半導体層より酸素の含有量が少ないｎ型の酸化物半導体よりなる不連続膜を形成する不連続膜形成工程と、前記不連続膜上にソース電極及びドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記不連続膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程とを含む電界効果型トランジスタの製造方法。
【００２６】
第１０の発明は、第８又は第９の発明に係る電界効果型トランジスタの製造方法において、前記半導体層形成工程と前記不連続膜形成工程とを連続して行うことを特徴とする。
【００２７】
第１１の発明は、第１０の発明に係る電界効果型トランジスタの製造方法において、前記半導体層形成工程及び前記不連続膜形成工程は、物理蒸着法を用いて前記半導体層及び前記不連続膜を夫々形成する工程であり、前記不連続膜形成工程において前記不連続膜を形成する際の雰囲気中の酸素量は、前記半導体層形成工程において前記半導体層を形成する際の雰囲気中の酸素量よりも少ないことを特徴とする。
【００２８】
第１２の発明に係る電界効果型トランジスタの製造方法は、基材上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にソース電極及びドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記ゲート絶縁膜上に、ｐ型の酸化物半導体よりなる不連続膜を形成する不連続膜形成工程と、前記不連続膜上に、該不連続膜と同一の元素よりなり、該不連続膜より酸素の含有量が少ないｐ型の酸化物半導体よりなる半導体層を形成する半導体層形成工程とを含むことを特徴とする。
【００２９】
第１３の発明に係る電界効果型トランジスタの製造方法は、基材上にｐ型の酸化物半導体よりなる半導体層を形成する半導体層形成工程と、前記半導体層上に、該半導体層と同一の元素よりなり、該半導体層より酸素の含有量が多いｐ型の酸化物半導体よりなる不連続膜を形成する不連続膜形成工程と、前記不連続膜上にソース電極及びドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極との間のチャネル領域であって前記不連続膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程とを含む電界効果型トランジスタの製造方法。
【００３０】
第１４の発明は、第１２又は第１３の発明に係る電界効果型トランジスタの製造方法において、前記半導体層形成工程と前記不連続膜形成工程とを連続して行うことを特徴とする。
【００３１】
第１５の発明は、第１４の発明に係る電界効果型トランジスタの製造方法において、前記半導体層形成工程及び前記不連続膜形成工程は、物理蒸着法を用いて前記半導体層及び前記不連続膜を夫々形成する工程であり、前記不連続膜形成工程において前記不連続膜を形成する際の雰囲気中の酸素量は、前記半導体層形成工程において前記半導体層を形成する際の雰囲気中の酸素量よりも多いことを特徴とする。
【発明の効果】
【００３２】
本発明によれば、製造工程数をほとんど増加させることなく、実効的な移動度を高め、半導体層とソース・ドレイン電極との間の電気的な接触を良好にすることができる電界効果型トランジスタを提供することができる。
【発明を実施するための最良の形態】
【００３３】
次に、本発明を実施するための最良の形態について図面と共に説明する。
（第１の実施の形態）
図１乃至図３を参照し、本発明の第１の実施の形態に係る電界効果型トランジスタ及びその製造方法を説明する。
【００３４】
始めに、図１を参照し、本実施の形態に係る電界効果型トランジスタの構成を説明する。
【００３５】
図１（ａ）及び図１（ｂ）は、本実施の形態に係る電界効果型トランジスタ１０の構成を模式的に示す断面図である。図１（ｂ）は、図１（ａ）の断面図に示される半導体層及び不連続膜の構成を拡大して示す断面図である。ただし、図１は、本実施の形態に係る電界効果型トランジスタの一例を示すものであり、本実施の形態に係る電界効果型トランジスタは、図１の構成に限定されない（以下の実施の形態、変形例においても同様）。
【００３６】
図１（ａ）に示されるように、本実施の形態に係る電界効果型トランジスタ１０は、基板１、ゲート電極２、ゲート絶縁膜３、半導体層４、ソース電極５及びドレイン電極６を有する。電界効果型トランジスタ１０は、ボトムゲート型（又はトップコンタクト型）の構造を有する。
【００３７】
基板１上に、下から順にゲート電極２、ゲート絶縁膜３が積層される。ゲート絶縁膜３上に、酸化物半導体よりなる半導体層４が形成される。半導体層４上に、ソース電極５及びドレイン電極６が、所定の間隔で離間して設けられる。ソース電極５及びドレイン電極６との間の部分は、チャネル領域７となる部分である。なお、図１（ａ）に示されるように、ソース電極５及びドレイン電極６の一部は、絶縁層３上であって半導体層４が形成されない部分上に形成されることもできる。
【００３８】
本実施の形態に係る電界効果型トランジスタ１０には、チャネル領域７において、半導体層４とゲート絶縁膜３との間に不連続膜８が設けられる。図１（ｂ）にチャネル領域７における半導体層４と不連続膜８の構成が拡大して示されるように、不連続膜８は、複数の島９の集合体である。複数の島９は、互いに離間し、点在するため、ソース電極５とドレイン電極６との間を、島９のみを径由して通流する電流経路は存在しない。
【００３９】
基板１としては、ガラスやプラスチックを用いることができる。特にプラスチックを用いれば、フレキシブルなトランジスタが実現する。
【００４０】
ゲート電極２としては、良好な導電性を有するものであれば、特に限定されるものではないが、例えば、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｔａ、Ｉｎ、Ｍｏ、Ｗ、Ｎｉ、Ｔｉ等の単体の金属よりなる金属膜、これらの金属膜を複数積層した積層膜若しくはこれらの金属の合金よりなる金属膜、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ等の導電性酸化物膜、酸化物膜に添加物を加えたＩＴＯ（Ｓｎ添加Ｉｎ２Ｏ３）、Ｇａ添加ＺｎＯ、Ａｌ添加ＺｎＯ、Ｓｂ添加ＳｎＯ２等の膜、又はこれらの材料が微粒子として分散された膜等を用いることができる。
【００４１】
ゲート絶縁膜３としては、充分な絶縁性を確保することができる無機絶縁材料及び有機絶縁材料を用いることができる。ＳｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、Ｙ２Ｏ３、ＨｆＯ２、Ｎｂ２Ｏ５、ＺｒＯ２等の絶縁性金属酸化物やＳｉＮｘを用いることができる。
【００４２】
ソース電極５とドレイン電極６としては、ゲート電極と同様の材料を用いることができる。
【００４３】
半導体層４としては、半導性を有するものであれば、特に限定されるものではないが、例えば、酸化物半導体、化合物半導体等を用いることができる。このうち、酸化物半導体としては、特に限定されるものではないが、例えばＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＴｉＯ２、Ｖ２Ｏ５、ＳｒＴｉＯ３、ＮｉＯ、又はこれらに添加物を加えたもの等を用いることができる。また、Ｉｎ−Ｚｎ−Ｏ又はＩｎ−Ｇａ−Ｚｎ−Ｏ等、複数の金属を含む酸化物も用いることができる。
【００４４】
上記の酸化物半導体のうち、ＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＴｉＯ２、Ｖ２Ｏ５、ＳｒＴｉＯ３、Ｉｎ−Ｚｎ−Ｏ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、又はこれらに添加物を加えたものは、一般的にｎ型半導体として用いられる。また、上記の酸化物半導体のうち、ＮｉＯ、又はこれに添加物を加えたものは、一般的にｐ型半導体として用いられる。ただし、ＺｎＯ等の酸化物半導体においては、添加元素を変更することにより、シリコンのようにｎ型半導体又はｐ型半導体の何れにも制御することが可能なものもあるため、上記の酸化物半導体は、ｎ型半導体又はｐ型半導体として限定されるものではない。
【００４５】
また、半導体層と不連続膜を形成する酸化物としては、アモルファスの金属酸化物が適している。
【００４６】
半導体層及び不連続膜が多結晶の金属酸化物よりなるとき、不連続膜の島の部分と半導体層との境界において構造の不整合が生じることがあるため、結晶粒（又は結晶子）のサイズが小さくキャリアが多数の結晶粒（又は結晶子）の粒界（界面）を横切って移動する場合には、移動度が低下することが知られている。本発明においても、不連続膜の島の部分と半導体層との境界がキャリアの移動度を低下させる要因になりうる。一方で、半導体層及び不連続膜がアモルファスの金属酸化物よりなるとき、不連続膜の島の部分と半導体層との境界において構造の不整合が生じることがないため、キャリアが移動する場合にも移動度はあまり低下しない。このようなアモルファス金属酸化物として、Ｉｎ、Ｇａ、Ｚｎを含む酸化物膜や、ＩｎとＺｎを含む酸化物膜等が用いられる。
【００４７】
不連続膜８は、半導体層４よりも抵抗率が低い材料、例えば金属を用いて形成することができる。また、不連続膜８が形成される領域は、少なくともチャネル領域７の一部を含む領域であればよく、図１（ａ）に示されるように、半導体層４が形成される領域の全てに形成されることもでき、半導体層４が形成される領域の全てに形成されなくてもよい。
【００４８】
ここで、不連続膜８が、本実施の形態に係る電界効果型トランジスタ１０の移動度を増大させる作用を説明する。
【００４９】
本実施の形態に係る電界効果型トランジスタ１０は、ゲート電極２に印加される電圧の値によって、トランジスタがＯＮの状態又はトランジスタがＯＦＦの状態になる。一般に、電界効果型トランジスタは、トランジスタがＯＮの状態であるときには、半導体層のゲート絶縁膜との界面の近傍がチャネルとなり、キャリアは、チャネルとなった半導体層を通ってソース電極からドレイン電極へ移動する。ところが、本実施の形態に係る電界効果型トランジスタ１０においては、半導体層４とゲート絶縁膜３の間に複数の島９の集合体である不連続膜８が設けられるため、キャリアは、不連続膜８中の島９と半導体層４を伝うように通ってソース電極からドレイン電極へ移動する。島９は半導体層４よりも抵抗率が低い（導電率が高い）材料よりなるため、キャリアは、島９において半導体層４よりも速く移動する。一方、島９が存在しない部分の半導体層４は、電界効果型トランジスタの半導体層（活性層）としての機能を有する。このような状態は、不連続膜が存在しない場合の半導体層の実効的なチャネル長が、不連続膜が存在することによって短くなった状態と同等であり、これによりトランジスタの実効的な移動度が増大する。
【００５０】
以上、本実施の形態に係る電界効果型トランジスタでは、不連続膜を半導体層とゲート絶縁膜との間に設けることによって、実効的チャネル長を短縮する効果により、電界効果移動度を向上させることができる。
【００５１】
次に、図２及び図３を用いて、本実施の形態に係る電界効果型トランジスタの製造方法を説明する。
【００５２】
図２は、本実施の形態に係る電界効果型トランジスタの製造方法の手順を説明するための工程図である。図３は、本実施の形態に係る電界効果型トランジスタの製造方法の工程を説明するための図であり、各工程における電界効果型トランジスタの構造を模式的に示す断面図である。
【００５３】
本実施の形態に係る電界効果型トランジスタの製造方法は、図２に示されるようなステップＳ１乃至ステップＳ５の５つの工程を含む。また、図２のステップＳ１乃至ステップＳ５の各工程を行った後の電界効果型トランジスタの断面構造は、図３（ａ）乃至図３（ｅ）に示される。
【００５４】
始めにステップＳ１の工程を行い、図３（ａ）に示されるように、基材（基板）１上にゲート電極２を形成する。基材（基板）１上に、公知の成膜方法を用い、例えばＡｌ等の金属を成膜することによって、ゲート電極を形成する。
【００５５】
ゲート電極の形成方法としては、特に限定されるものではないが、スパッタや真空蒸着、イオンプレーティングといった物理蒸着法（物理気相成長法）や、プラズマＣＶＤ等の化学気相成長法、ゾルゲル法等の溶液塗布法、メッキ法、導電性微粒子の分散した溶液や導電性ペーストの塗布等の公知の成膜方法を用いることができる。
【００５６】
次に、ステップＳ２の工程を行い、図３（ｂ）に示されるように、ゲート電極２上にゲート絶縁膜３を形成する。
【００５７】
次に、ステップＳ３の工程を行い、図３（ｃ）に示されるように、ゲート絶縁膜３上にｎ型の酸化物半導体よりなる不連続膜８を形成する。
【００５８】
不連続膜８の形成方法としては、特に限定されるものではないが、スパッタ、ＰＬＤ（レーザアブレーション）、真空蒸着、イオンプレーティングといった物理蒸着法（物理気相成長法）や、プラズマＣＶＤ等の化学気相成長法、ゾルゲル法等の溶液塗布法を用いることができる。
【００５９】
また、不連続膜８を不連続な膜として成膜する方法は、特に限定されるものではないが、例えば、連続膜を形成した後にエッチング等の処理を行って不連続膜を形成する方法、極薄膜を形成するような成膜条件下で成膜を行って不連続膜を形成する方法、有機成分を多く含む溶液を用いて塗布法によって溶液を塗布し、焼成する際に有機成分を除去することによって不連続膜を形成する方法、等を用いることができる。このうち、極薄膜を形成するような成膜条件下で成膜を行って不連続膜を形成する方法は、膜を堆積する時間が極端に短いと膜は島状になることが知られており、これを利用して不連続膜を形成する方法である。この極薄膜を形成する方法、及び有機成分を多く含む溶液を塗布する方法は、簡易な製造プロセスによって不連続膜を形成することが可能な方法である。
【００６０】
更に、不連続膜８を形成する領域をパターニングするパターニング方法としては、特に限定されるものではないが、リフトオフによるパターニング、フォトリソグラフィとエッチングによるパターニングを用いることができる。リフトオフによるパターニングを行う場合、不連続膜８と半導体層４とを同時に同一の形状にパターニングすることもでき、その場合、製造工程の工程数を更に少なくすることができる。また、エッチングによりパターニングを行う場合も、不連続膜８及び半導体層４が同じ元素からなる酸化物であるので、ドライエッチングによりパターニングを行う場合は同じエッチングガス、ウェットエッチングによりパターニングを行う場合は同じエッチャントによる加工が可能であり、一度にパターニングができるため、製造工程の工程数を更に少なくすることができる。
【００６１】
次に、ステップＳ４の工程を行い、図３（ｄ）に示されるように、不連続膜８上に、不連続膜８と同一の元素よりなり、不連続膜８より酸素の含有量の多いｎ型の酸化物半導体よりなる半導体層４を形成する。
【００６２】
ここで、スパッタ等の物理蒸着法（物理気相成長法）により、不連続膜８と半導体層４とを同じ元素よりなる酸化物半導体で形成する場合、半導体層形成工程と不連続膜形成工程とで、成膜するときの雰囲気中の酸素量を変えることによって、不連続膜８と半導体層４の酸素の含有量を変えることができる。本実施の形態では、不連続膜８及び半導体層４としてｎ型の酸化物半導体を用いるため、酸素の含有量が少ないほど低抵抗になる。従って、雰囲気中の酸素量を減少させた状態で不連続膜８を形成し、雰囲気中の酸素量を増大させた状態で半導体層４を形成する。
【００６３】
次に、ステップＳ５の工程を行い、図３（ｅ）に示されるように、半導体層４上にソース電極５及びドレイン電極６を形成する。
【００６４】
ソース電極５及びドレイン電極６は、半導体層４上に所定の間隔で離間して設けられる。また、ソース電極５及びドレイン電極６を所定の間隔で離間して配置する方法としては、シャドウマスクを用いた成膜や、印刷やインクジェットによる塗布、エッチングによるパターニング等の方法を用いることができる。
【００６５】
以上、ステップＳ１乃至ステップＳ５の工程を含む製造方法を用いて電界効果型トランジスタを製造することにより、実効的チャネル長短縮の効果が得られる電界効果型トランジスタを、工程数の少ない製造方法を用いて製造することができる。
【００６６】
従って、酸化物半導体を半導体層に用いた電界効果型トランジスタにおいて、従来に比べ製造工程数の増加がほとんどない製造方法によって、実効的なキャリア移動度を高めると共に、半導体層とソース電極及びドレイン電極との間の電気的な接触を良好にすることによって、トランジスタ特性を向上させると共にトランジスタ特性のばらつきを低減することができる。
【００６７】
なお、本実施の形態では、半導体層４及び不連続膜８としてｎ型酸化物半導体を用いるが、半導体層４及び不連続膜８として、ｎ型酸化物半導体に代え、ｎ型化合物半導体その他のｎ型半導体、又はｐ型酸化物半導体若しくはｐ型化合物半導体その他のｐ型半導体、を用いることができる。ここで、スパッタ等の真空蒸着法（物理気相成長法）を用いてｐ型半導体よりなる不連続膜８及び半導体層４を形成する場合、雰囲気中の酸素量を増大させた状態で不連続膜８を形成し、雰囲気中の酸素量を減少させた状態で半導体層４を形成する。あるいは、不連続膜８として、半導体層４がｎ型半導体又はｐ型半導体の何れかであるかに関わらず、金属を用いることもできる。
【００６８】
また、本実施の形態では、ステップＳ３の不連続膜形成工程と、ステップＳ４の半導体層形成工程とを、連続して行うことができる。不連続膜形成工程と半導体層形成工程とを連続して行うことによって、半導体層と不連続層との界面の汚染を防ぐことができるため、電気的な接触抵抗を低減する効果を高めることができる。
（第１の実施の形態の変形例）
次に、図４乃至図６を参照し、第１の実施の形態の変形例について説明する。
【００６９】
始めに、図４を参照し、本変形例に係る電界効果型トランジスタの構成を説明する。
【００７０】
図４（ａ）及び図４（ｂ）は、本変形例に係る電界効果型トランジスタ２０の構成を模式的に示す断面図である。図４（ｂ）は、図４（ａ）の断面図に示される半導体層及び不連続膜の構成を拡大して示す断面図である。
【００７１】
本変形例に係る電界効果型トランジスタ２０は、半導体層と電極との間にも不連続膜が設けられる点で、第１の実施の形態に係る電界効果型トランジスタと相違する。
【００７２】
第１の実施の形態において、不連続膜は、半導体層とゲート絶縁膜との間だけに設けられるのと相違し、本変形例に係る電界効果型トランジスタ２０においては、図４に示されるように、半導体層１４とソース電極１５との間、半導体層１４とドレイン電極１６との間にも不連続膜１８ｂが設けられる。
【００７３】
図４（ａ）に示されるように、本変形例に係る電界効果型トランジスタ２０は、基板１１、ゲート電極１２、ゲート絶縁膜１３、半導体層１４、ソース電極１５及びドレイン電極１６を有する。本変形例に係る電界効果型トランジスタ２０は、第１の実施の形態に係る電界効果型トランジスタ１０と同様に、ボトムゲート型（又はトップコンタクト型）の構造を有する。
【００７４】
基板１１上に、下から順にゲート電極１２、ゲート絶縁膜１３が積層され、ゲート絶縁膜１３上に、酸化物半導体よりなる半導体層１４が形成され、半導体層１４上に、ソース電極１５及びドレイン電極１６が、所定の間隔で離間して設けられ、ソース電極１５及びドレイン電極１６との間の部分がチャネル領域１７となるのは、第１の実施の形態と同一である。
【００７５】
しかし、本変形例に係る電界効果型トランジスタ２０には、チャネル領域１７において、半導体層１４とゲート絶縁膜１３との間に不連続膜１８ａが設けられると共に、半導体層１４とソース電極１５及びドレイン電極１６との間にも不連続膜１８ｂが設けられる。すなわち、電界効果型トランジスタ２０においては、不連続膜１８は、不連続膜１８ａ及び不連続膜１８ｂよりなる。
【００７６】
図４（ｂ）にチャネル領域１７における半導体層１４と不連続膜１８ａ及び１８ｂの構成が拡大して示されるように、不連続膜１８ａ及び１８ｂは、それぞれ複数の島１９ａの集合体及び複数の島１９ｂの集合体である。複数の島１９ａ及び１９ｂが、互いに離間し、点在し、ソース電極１５とドレイン電極１６との間を、島１９ａ又は１９ｂのみを径由して通流する電流経路は存在しないのは、第１の実施の形態と同様である。なお、本変形例においては、図４（ｂ）に示されるように、チャネル領域１７であって半導体層１４上にも不連続膜１８ｂが設けられるが、半導体層１４とソース電極１５及びドレイン電極１６との間に設けられればよいのであって、不連続膜１８ｂは、チャネル領域１７であって半導体層１４上には設けられなくてもよい。
【００７７】
本変形例に係る電界効果型トランジスタ２０の基板１１、ゲート電極１２、ゲート絶縁膜１３、半導体層１４、ソース電極１５、ドレイン電極１６及び不連続膜１８（１８ａ及び１８ｂ）は、それぞれ第１の実施の形態において基板１、ゲート電極２、ゲート絶縁膜３、半導体層４、ソース電極５、ドレイン電極６及び不連続膜８として用いることができる材料と同一の材料を用いることができる。
【００７８】
また、不連続膜１８が、本変形例に係る電界効果型トランジスタ２０の移動度を増大させる作用は、第１の実施の形態と同一である。
【００７９】
加えて、本変形例に係る電界効果型トランジスタ２０では、半導体層１４の上下両方に不連続膜１８が積層されている。本変形例では、半導体層１４とソース電極１５及びドレイン電極１６の間にも不連続膜１８が存在し、不連続膜１８中の島１９が電気的な接触を改善させる効果を持つ。半導体層と電極との間の接触抵抗の増大や顕著な非オーミック性はトランジスタの特性を悪化させ、特性ばらつきの要因にもなるため好ましくないが、不連続膜１８が存在することで接触抵抗の増大等が抑制でき、安定して特性の良いトランジスタが得られる。
【００８０】
以上、本変形例に係る電界効果型トランジスタでは、不連続膜を半導体層とゲート絶縁膜との間に設けると共に半導体層と電極との間にも設けることによって、実効的チャネル長を短縮すると共に電気的な接触を改善させる効果により、電界効果移動度を向上させることができる。
【００８１】
次に、図５及び図６を用いて、本変形例に係る電界効果型トランジスタの製造方法を説明する。
【００８２】
図５は、本変形例に係る電界効果型トランジスタの製造方法の手順を説明するための工程図である。図６は、本変形例に係る電界効果型トランジスタの製造方法の工程を説明するための図であり、各工程における電界効果型トランジスタの構造を模式的に示す断面図である。
【００８３】
本変形例に係る電界効果型トランジスタの製造方法は、図５に示されるようなステップＳ１１乃至ステップＳ１６の６つの工程を含む。また、図５のステップＳ１１乃至ステップＳ１６の各工程を行った後の電界効果型トランジスタの断面構造は、図６（ａ）乃至図６（ｆ）に示される。
【００８４】
始めにステップＳ１１の工程を行い、図６（ａ）に示されるように、基材（基板）１１上にゲート電極１２を形成する。ステップＳ１１の工程は、第１の実施の形態におけるステップＳ１の工程と同一である。
【００８５】
次に、ステップＳ１２の工程を行い、図６（ｂ）に示されるように、ゲート電極１２上にゲート絶縁膜１３を形成する。ステップＳ１２の工程は、第１の実施の形態におけるステップＳ２の工程と同一である。
【００８６】
次に、ステップＳ１３の工程を行い、図６（ｃ）に示されるように、ゲート絶縁膜１３上にｎ型の酸化物半導体よりなる不連続膜１８ａを形成する。ステップＳ１３の工程は、第１の実施の形態におけるステップＳ３の工程と同一である。
【００８７】
次に、ステップＳ１４の工程を行い、図６（ｄ）に示されるように、不連続膜１８ａ上に、不連続膜１８ａと同一の元素よりなり、不連続膜１８ａより酸素の含有量の多いｎ型の酸化物半導体よりなる半導体層１４を形成する。ステップＳ１４の工程は、第１の実施の形態におけるステップＳ４の工程と同一である。
【００８８】
次に、ステップＳ１５の工程を行い、図６（ｅ）に示されるように、半導体層１４上に、半導体層と同一の元素よりなり、半導体層１４より酸素の含有量が少ないｎ型の酸化物半導体よりなる不連続膜１８ｂを形成する。
【００８９】
不連続膜１８ｂの形成方法としては、ステップＳ１３における不連続膜１８ａの形成方法と同様に、特に限定されるものではないが、スパッタ、ＰＬＤ（レーザアブレーション）、真空蒸着、イオンプレーティングといった物理蒸着法（物理気相成長法）や、プラズマＣＶＤ等の化学気相成長法、ゾルゲル法等の溶液塗布法を用いることができる。
【００９０】
また、不連続膜１８ｂを不連続な膜として成膜する方法は、ステップＳ１３における不連続膜１８ａを不連続な膜として成膜する方法と同様に、特に限定されるものではないが、例えば、連続膜を形成した後にエッチング等の処理を行って不連続膜を形成する方法、極薄膜を形成するような成膜条件下で成膜を行って不連続膜を形成する方法、有機成分を多く含む溶液を用いて塗布法によって溶液を塗布し、焼成する際に有機成分を除去することによって不連続膜を形成する方法、等を用いることができる。特に、極薄膜を形成する方法、及び有機成分を多く含む溶液を塗布する方法は、簡易な製造プロセスによって不連続膜を形成することが可能な方法である。
【００９１】
更に、不連続膜１８ｂを形成する領域をパターニングするパターニング方法としては、特に限定されるものではないが、リフトオフ法を用いることができる。リフトオフ法を用いる場合、不連続膜１８ａ、半導体層１４及び不連続膜１８ｂを同時に同一の形状にパターニングすることもでき、その場合、製造工程の工程数を更に少なくすることができる。
【００９２】
次に、ステップＳ１６の工程を行い、図６（ｆ）に示されるように、半導体層１４上にソース電極１５及びドレイン電極１６を形成する。ステップＳ１６の工程は、第１の実施の形態におけるステップＳ５の工程と同一である。
【００９３】
以上、ステップＳ１１乃至ステップＳ１６の工程を含む製造方法を用いて電界効果型トランジスタを製造することにより、実効的チャネル長短縮の効果及び半導体層と電極との間の接触抵抗の低減の効果が得られる電界効果型トランジスタを、工程数の少ない製造方法を用いて製造することができる。
【００９４】
なお、本変形例においても、半導体層１４並びに不連続膜１８ａ及び１８ｂとしてｎ型酸化物半導体を用いるが、半導体層１４並びに不連続膜１８ａ及び１８ｂとして、ｎ型酸化物半導体に代え、ｎ型化合物半導体その他のｎ型半導体、又はｐ型酸化物半導体若しくはｐ型化合物半導体その他のｐ型半導体、を用いることができる。又は、不連続膜１８ａとして、半導体層１４がｎ型半導体又はｐ型半導体の何れかであるかに関わらず、金属を用いることもできる。
【００９５】
また、本変形例では、ステップＳ１３の不連続膜形成工程、ステップＳ１４の半導体層形成工程、及びステップＳ１５の不連続膜形成工程を連続して行うことができる。２つの不連続膜形成工程と半導体層形成工程とを連続して行うことによって、半導体層と不連続層との界面の汚染を防ぐことができるため、電気的な接触抵抗を低減する効果を高めることができる。
（第２の実施の形態）
次に、図７乃至図９を参照し、第２の実施の形態について説明する。
【００９６】
始めに、図７を参照し、本実施の形態に係る電界効果型トランジスタの構成を説明する。
【００９７】
図７（ａ）及び図７（ｂ）は、本実施の形態に係る電界効果型トランジスタ３０の構成を模式的に示す断面図である。図７（ｂ）は、図７（ａ）の断面図に示される半導体層及び不連続膜の構成を拡大して示す断面図である。
【００９８】
本実施の形態に係る電界効果型トランジスタ３０は、ソース電極及びドレイン電極が半導体層のゲート絶縁膜と同じ側に一体に設けられる点で、第１の実施の形態の変形例に係る電界効果型トランジスタと相違する。
【００９９】
第１の実施の形態の変形例において、ソース電極及びドレイン電極は半導体層のゲート絶縁膜と反対側に設けられ、半導体層とソース電極及びドレイン電極との間の不連続膜は、半導体層のゲート絶縁膜との間の不連続膜と反対側に設けられるのと相違し、本実施の形態に係る電界効果型トランジスタ３０は、図７に示されるように、ソース電極２５及びドレイン電極２６は半導体層２４のゲート絶縁膜２３と同じ側に設けられ、半導体層２４とソース電極２５及びドレイン電極２６との間の不連続膜は、半導体層２４とゲート絶縁膜２３との間の不連続膜と同じ側に一体で設けられる。
【０１００】
図７（ａ）に示されるように、本実施の形態に係る電界効果型トランジスタ３０は、基板２１、ゲート電極２２、ゲート絶縁膜２３、半導体層２４、ソース電極２５及びドレイン電極２６を有し、半導体層２４とゲート絶縁膜２３、ソース電極２５及びドレイン電極２６との間に、不連続膜２８を有する。本実施の形態に係る電界効果型トランジスタ３０は、第１の実施の形態の変形例に係る電界効果型トランジスタ２０と同様に、ボトムゲート型（又はトップコンタクト型）の構造を有する。
【０１０１】
基板２１上に、下から順にゲート電極２２、ゲート絶縁膜２３が積層されるのは、第１の実施の形態の変形例と同一である。しかし、本実施の形態に係る電界効果型トランジスタ３０には、ゲート絶縁膜２３上に、ソース電極２５及びドレイン電極２６が、所定の間隔で離間して設けられ、ソース電極２５及びドレイン電極２６との間の部分がチャネル領域２７となる。更に、チャネル領域２７であってゲート絶縁膜２３上、ソース電極２５上、ドレイン電極２６上に、不連続膜２８が一体に設けられる。また、不連続膜２８上に、半導体層２４が設けられる。
【０１０２】
図７（ｂ）に不連続膜２８の構成が拡大して示されるように、不連続膜２８が複数の島２９の集合体であり、複数の島２９が、互いに離間し、点在し、ソース電極２５とドレイン電極２６との間を、島２９のみを径由して通流する電流経路は存在しないのは、第１の実施の形態の変形例と同様である。
【０１０３】
本実施の形態に係る電界効果型トランジスタ３０の基板２１、ゲート電極２２、ゲート絶縁膜２３、半導体層２４、ソース電極２５、ドレイン電極２６及び不連続膜２８は、それぞれ第１の実施の形態の変形例において基板１１、ゲート電極１２、ゲート絶縁膜１３、半導体層１４、ソース電極１５、ドレイン電極１６及び不連続膜１８として用いることができる材料と同一の材料を用いることができる。
【０１０４】
また、不連続膜２８が、本実施の形態に係る電界効果型トランジスタ３０の移動度を増大させる作用、及び半導体層とソース電極及びドレイン電極との接触抵抗を低減させる作用は、第１の実施の形態の変形例と同一である。
【０１０５】
ただし、本実施の形態においては、不連続膜２８がソース電極２５、ドレイン電極２６、及びゲート絶縁膜２３に接しており、一層の不連続膜によって実効的な移動度を増大させると共に電気的な接触を改善することができるという効果を有し、更に、電界効果型トランジスタの構成がより単純になるという効果を有する。
【０１０６】
以上、本実施の形態に係る電界効果型トランジスタでは、不連続膜を半導体層とゲート絶縁膜との間に設けると共に半導体層と電極との間にも設けることによって、実効的チャネル長を短縮すると共に電気的な接触を改善させる効果により、電界効果移動度を向上させることができる。
【０１０７】
次に、図８及び図９を用いて、本実施の形態に係る電界効果型トランジスタの製造方法を説明する。
【０１０８】
図８は、本実施の形態に係る電界効果型トランジスタの製造方法の手順を説明するための工程図である。図９は、本実施の形態に係る電界効果型トランジスタの製造方法の工程を説明するための図であり、各工程における電界効果型トランジスタの構造を模式的に示す断面図である。
【０１０９】
本実施の形態に係る電界効果型トランジスタの製造方法は、図８に示されるようなステップＳ２１乃至ステップＳ２５の５つの工程を含む。また、図８のステップＳ２１乃至ステップＳ２５の各工程を行った後の電界効果型トランジスタの断面構造は、図９（ａ）乃至図９（ｅ）に示される。
【０１１０】
始めにステップＳ２１の工程を行い、図９（ａ）に示されるように、基材（基板）２１上にゲート電極２２を形成する。ステップＳ２１の工程は、第１の実施の形態の変形例におけるステップＳ１１の工程と同一である。
【０１１１】
次に、ステップＳ２２の工程を行い、図９（ｂ）に示されるように、ゲート電極２２上にゲート絶縁膜２３を形成する。ステップＳ２２の工程は、第１の実施の形態の変形例におけるステップＳ１２の工程と同一である。
【０１１２】
次に、ステップＳ２３の工程を行い、図９（ｃ）に示されるように、ゲート絶縁膜２３上にソース電極２５及びドレイン電極２６を形成する。ステップＳ２３の工程は、第１の実施の形態の変形例におけるステップＳ１６の工程と同一である。
【０１１３】
次に、ステップＳ２４の工程を行い、図９（ｄ）に示されるように、チャネル領域２７であってゲート絶縁膜２３上にｎ型の酸化物半導体よりなる不連続膜２８を形成する。ステップＳ２４の工程は、第１の実施の形態の変形例におけるステップＳ１３及びステップＳ１５の工程を同時に行うものである。
【０１１４】
次に、ステップＳ２５の工程を行い、図９（ｅ）に示されるように、不連続膜２８上に、不連続膜２８と同一の元素よりなり、不連続膜２８より酸素の含有量の多いｎ型の酸化物半導体よりなる半導体層２４を形成する。ステップＳ２５の工程は、第１の実施の形態の変形例におけるステップＳ１４の工程と同一である。
【０１１５】
以上、ステップＳ２１乃至ステップＳ２５の工程を含む製造方法を用いて電界効果型トランジスタを製造することにより、半導体層２４とゲート絶縁膜２３との間の不連続膜、並びに半導体層２４とソース電極２５及びドレイン電極２６と間の不連続膜を一体で形成することができるため、実効的チャネル長短縮の効果及び半導体層と電極との間の接触抵抗の低減の効果が得られる電界効果型トランジスタを、更に工程数の少ない製造方法を用いて製造することができる。
【０１１６】
なお、本実施の形態においても、半導体層２４及び不連続膜２８としてｎ型酸化物半導体を用いるが、半導体層２４及び不連続膜２８として、ｎ型酸化物半導体に代え、ｎ型化合物半導体その他のｎ型半導体、又はｐ型酸化物半導体若しくはｐ型化合物半導体その他のｐ型半導体、を用いることができる。又は、不連続膜２８として、半導体層２４がｎ型半導体又はｐ型半導体の何れかであるかに関わらず、金属を用いることもできる。
【０１１７】
また、本実施の形態では、ステップＳ２４の不連続膜形成工程と、ステップＳ２５の半導体層形成工程とを、連続して行うことができる。不連続膜形成工程と半導体層形成工程とを連続して行うことによって、半導体層と不連続層との界面の汚染を防ぐことができるため、電気的な接触抵抗を低減する効果を高めることができる。
（第３の実施の形態）
次に、図１０乃至図１２を参照し、第３の実施の形態について説明する。
【０１１８】
始めに、図１０を参照し、本実施の形態に係る電界効果型トランジスタの構成を説明する。
【０１１９】
図１０（ａ）及び図１０（ｂ）は、本実施の形態に係る電界効果型トランジスタ４０の構成を模式的に示す断面図である。図１０（ｂ）は、図１０（ａ）の断面図に示される半導体層及び不連続膜の構成を拡大して示す断面図である。
【０１２０】
本実施の形態に係る電界効果型トランジスタ４０は、トップゲート型（又はボトムコンタクト型）の構成を有する点で、第２の実施の形態に係る電界効果型トランジスタと相違する。
【０１２１】
第２の実施の形態において、ボトムゲート型（又はトップコンタクト型）の構成を有するのと相違し、本実施の形態に係る電界効果型トランジスタ４０は、図１０に示されるように、ゲート電極３２及びゲート絶縁膜３３が半導体層３４よりも上方に設けられるため、トップゲート型（又はボトムコンタクト型）の構成を有する。
【０１２２】
図１０（ａ）に示されるように、本実施の形態に係る電界効果型トランジスタ４０は、基板３１、ゲート電極３２、ゲート絶縁膜３３、半導体層３４、ソース電極３５及びドレイン電極３６を有し、半導体層３４とゲート絶縁膜３３、ソース電極３５及びドレイン電極３６との間に、不連続膜３８を有する。
【０１２３】
本実施の形態に係る電界効果型トランジスタ４０では、基板３１上に、半導体３４が設けられ、半導体３４上に、不連続膜３８が設けられ、不連続膜３８上に、ソース電極３５及びドレイン電極３６が所定の間隔で離間して設けられ、ソース電極３５及びドレイン電極３６との間の部分がチャネル領域３７となる。更に、チャネル領域３７であって不連続膜３８上、ソース電極３５上、ドレイン電極３６上に、ゲート絶縁膜３３が設けられる。また、ゲート絶縁膜３３上に、ゲート電極３２が設けられる。
【０１２４】
図１０（ｂ）に不連続膜３８の構成が拡大して示されるように、不連続膜３８が複数の島３９の集合体であり、複数の島３９が、互いに離間し、点在し、ソース電極３５とドレイン電極３６との間を、島３９のみを径由して通流する電流経路は存在しないのは、第２の実施の形態と同様である。
【０１２５】
本実施の形態に係る電界効果型トランジスタ４０の基板３１、ゲート電極３２、ゲート絶縁膜３３、半導体層３４、ソース電極３５、ドレイン電極３６及び不連続膜３８は、それぞれ第２の実施の形態において基板２１、ゲート電極２２、ゲート絶縁膜２３、半導体層２４、ソース電極２５、ドレイン電極２６及び不連続膜２８として用いることができる材料と同一の材料を用いることができる。
【０１２６】
また、不連続膜３８が、本実施の形態に係る電界効果型トランジスタ４０の移動度を増大させる作用、半導体層とソース電極及びドレイン電極との接触抵抗を低減させる作用、並びに半導体層とゲート絶縁膜、ソース電極及びドレイン電極と間の不連続膜が一体に設けられ、電界効果型トランジスタの構成が単純になるという作用は、第２の実施の形態と同一である。
【０１２７】
以上、本実施の形態に係る電界効果型トランジスタでは、トップゲート型（又はボトムコンタクト型）の構成を有する場合においても、不連続膜３８がソース電極３５、ドレイン電極３６、及びゲート絶縁膜３３に接しており、一層の不連続膜によって実行的なチャネル長を短縮して実効的な移動度を増大させると共に電気的な接触を改善することができるという効果を有し、更に、電界効果型トランジスタの構成がより単純になるという効果を有する。
【０１２８】
次に、図１１及び図１２を用いて、本実施の形態に係る電界効果型トランジスタの製造方法を説明する。
【０１２９】
図１１は、本実施の形態に係る電界効果型トランジスタの製造方法の手順を説明するための工程図である。図１２は、本実施の形態に係る電界効果型トランジスタの製造方法の工程を説明するための図であり、各工程における電界効果型トランジスタの構造を模式的に示す断面図である。
【０１３０】
本実施の形態に係る電界効果型トランジスタの製造方法は、図１１に示されるようなステップＳ３１乃至ステップＳ３５の５つの工程を含む。また、図１１のステップＳ３１乃至ステップＳ３５の各工程を行った後の電界効果型トランジスタの断面構造は、図１２（ａ）乃至図１２（ｅ）に示される。
【０１３１】
始めにステップＳ３１の工程を行い、図１２（ａ）に示されるように、基材（基板）３１上に半導体層３４を形成する。ステップＳ３１の工程は、第２の実施の形態におけるステップＳ２５の工程を、他の工程と順序を変更して行うものである。
【０１３２】
次に、ステップＳ３２の工程を行い、図１２（ｂ）に示されるように、半導体層３４上に、半導体層３４と同一の元素よりなり、半導体層３４より酸素の含有量の少ないｎ型の酸化物半導体よりなる不連続膜３８を形成する。ステップＳ３２の工程は、第２の実施の形態におけるステップＳ２４の工程を、他の工程と順序を変更して行うものである。
【０１３３】
次に、ステップＳ３３の工程を行い、図１２（ｃ）に示されるように、不連続膜３８上にソース電極３５及びドレイン電極３６を形成する。ステップＳ３３の工程は、第２の実施の形態におけるステップＳ２３の工程を、他の工程と順序を変更して行うものである。
【０１３４】
次に、ステップＳ３４の工程を行い、図１２（ｄ）に示されるように、チャネル領域３７であって不連続膜３８上にｎ型の酸化物半導体よりなるゲート絶縁膜３３を形成する。ステップＳ３４の工程は、第２の実施の形態におけるステップＳ２２の工程を、他の工程と順序を変更して行うものである。
【０１３５】
次に、ステップＳ３５の工程を行い、図１２（ｅ）に示されるように、ゲート絶縁膜３３上に、ゲート電極３２を形成する。ステップＳ３５の工程は、第２の実施の形態におけるステップＳ２１の工程を、他の工程との順序を変更して行うものである。
【０１３６】
以上、ステップＳ３１乃至ステップＳ３５の工程を含む製造方法を用いて電界効果型トランジスタを製造することにより、半導体層３４とゲート絶縁膜３３との間の不連続膜、並びに半導体層３４とソース電極３５及びドレイン電極３６と間の不連続膜を一体で形成することができるため、実効的チャネル長短縮の効果及び半導体層と電極との間の接触抵抗の低減の効果が得られる電界効果型トランジスタを、更に工程数の少ない製造方法を用いて製造することができる。
【０１３７】
なお、本実施の形態においても、半導体層３４並びに不連続膜３８としてｎ型酸化物半導体を用いるが、半導体層３４並びに不連続膜３８として、ｎ型酸化物半導体に代え、ｎ型化合物半導体その他のｎ型半導体、又はｐ型酸化物半導体若しくはｐ型化合物半導体その他のｐ型半導体、を用いることができる。又は、不連続膜３８として、半導体層３４がｎ型半導体又はｐ型半導体の何れかであるかに関わらず、金属を用いることもできる。
【０１３８】
また、本実施の形態では、ステップＳ３１の半導体層形成工程と、ステップＳ３２の不連続膜形成工程とを、連続して行うことができる。半導体層形成工程と不連続膜形成工程とを連続して行うことによって、半導体層と不連続層との界面の汚染を防ぐことができるため、電気的な接触抵抗を低減する効果を高めることができる。
【実施例】
【０１３９】
（実施例１）
ガラス基板上に、１００ｎｍの厚さになるようにＡｌを蒸着し、フォトリソグラフィとエッチングを行ってライン状にパターニングすることによって、ゲート電極を形成した。
【０１４０】
次に、プラズマＣＶＤにより、２００ｎｍの厚さになるようにＳｉＯ２を成膜することによって、ゲート絶縁膜を形成した。
【０１４１】
次に、不連続膜と半導体層をリフトオフ法によりパターニングを行うため、ゲート絶縁膜上へのレジストの塗布、露光、現像を行い、所望の形状にパターニングされたレジストを形成した。
【０１４２】
次に、アモルファス構造をとることが知られているＩｎ−Ｇａ−Ｚｎ−Ｏを材料として用い、不連続膜及び半導体層を連続して形成した。この酸化物は、酸素欠損量が多いほど低抵抗になるｎ型の半導体である。最初に、Ａｒのみをプロセスガスとし、ＤＣスパッタを用いＩｎ−Ｇａ−Ｚｎ−Ｏ膜よりなる不連続膜を成膜した。ターゲットとして、組成比がＩｎ：Ｇａ：Ｚｎ＝１：１：１となるようなＩｎ−Ｇａ−Ｚｎ−Ｏの焼結体を用いた。ここでは、スパッタパワーを１４０Ｗ、成膜時の圧力を０．６９Ｐａとし、基板温度は制御しなかった。成膜時間は７秒とした。成膜時間が極端に短いので、この条件では島状の不連続膜が形成される。続けて、ＡｒとＯ２をプロセスガスとし、Ｏ２流量比を１．５％とした状態で、スパッタパワーを１４０Ｗ、成膜時の圧力を０．６９Ｐａ、成膜時間を２０分としてＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜した。膜厚は７０ｎｍであった。
【０１４３】
次に、レジストの除去によってリフトオフを行い、所望の形状の不連続膜と半導体層を得た。
【０１４４】
次に、Ａｌを１００ｎｍの厚さに蒸着し、フォトリソグラフィとエッチングによってソース電極とドレイン電極を形成して、図１に類似の電界効果型トランジスタを得た。チャネル長は４５μｍ、チャネル幅は２ｍｍとした。
【０１４５】
室温・真空の条件下で、得られたトランジスタの特性を評価したところ、典型的なｎ型トランジスタの特性を示した。実施例１にて作製した電界効果型トランジスタのゲート電圧ＶＧとソース・ドレイン間電流ＩＤＳとの関係を図１３のグラフに示す。ソース・ドレイン間電圧ＶＤＳをＶＤＳ＝２０Ｖとし、ゲート電圧ＶＧをＶＧ＝−４Ｖとした時に、ソース・ドレイン間電流ＩＤＳが最小値９ｐＡとなり、ＶＧ＝２０Ｖとした時に、ＩＤＳ＝０．９０ｍＡとなった。飽和領域において算出した電界効果移動度は、９．０ｃｍ２／Ｖｓとなった。この値は、比較例１における電界効果移動度の値よりも高くなった。これは、不連続膜によって実効的チャネル長が短縮される効果を示している。
（比較例１）
不連続膜を形成しない他は実施例１と同様にして電界効果型トランジスタを作製した。
【０１４６】
室温・真空の条件下で、得られたトランジスタの特性を評価したところ、典型的なｎ型トランジスタの特性を示した。比較例１にて作製した電界効果型トランジスタのゲート電圧ＶＧとソース・ドレイン間電流ＩＤＳとの関係を図１４のグラフに示す。ソース・ドレイン間電圧ＶＤＳをＶＤＳ＝２０Ｖとし、ゲート電圧ＶＧをＶＧ＝−５Ｖとした時に、ソース・ドレイン間電流ＩＤＳが最小値１８ｐＡとなり、ＶＧ＝２０Ｖとした時に、ＩＤＳ＝０．７０ｍＡとなった。飽和領域において算出した電界効果移動度は、７．９ｃｍ２／Ｖｓとなった。
（実施例２）
ガラス基板上に、１００ｎｍの厚さになるようにＡｌを蒸着し、フォトリソグラフィとエッチングを行ってライン状にパターニングすることによって、ゲート電極を形成した。
【０１４７】
次に、プラズマＣＶＤにより、２００ｎｍの厚さになるようにＳｉＯ２を成膜することによって、ゲート絶縁膜を形成した。
【０１４８】
次に、不連続膜と半導体層をリフトオフ法によりパターニングを行うため、ゲート絶縁膜上へのレジストの塗布、露光、現像を行い、所望の形状にパターニングされたレジストを形成した。
【０１４９】
次に、実施例１と同様の条件で、不連続膜と半導体層をスパッタ成膜した。ただし、実施例２においては、不連続膜と半導体層をスパッタ成膜した後、実施例１と同様の条件で、半導体層の上に再度不連続膜をスパッタ成膜した。
【０１５０】
次に、レジストの除去によってリフトオフを行い、所望の形状の不連続膜と半導体層を得た。
【０１５１】
次に、Ａｌを１００ｎｍの厚さに蒸着し、フォトリソグラフィとエッチングによってソース電極とドレイン電極を形成して、図４に類似の電界効果型トランジスタを得た。チャネル長は４５μｍ、チャネル幅は２ｍｍとした。
【０１５２】
室温・真空の条件下で、得られたトランジスタの特性を評価したところ、典型的なｎ型トランジスタの特性を示した。ソース・ドレイン間電圧ＶＤＳをＶＤＳ＝２０Ｖとし、ゲート電圧ＶＧをＶＧ＝−６Ｖとした時に、ソース・ドレイン間電流ＩＤＳが最小値６ｐＡとなり、ＶＧ＝２０Ｖとした時に、ＩＤＳ＝１．１３ｍＡとなった。飽和領域において算出した電界効果移動度は、１０．２ｃｍ２／Ｖｓとなった。この値は、比較例２における電界効果移動度の値よりも高くなった。これは、不連続膜によって実効的チャネル長が短縮される効果及びソース・ドレイン電極と半導体層との接触抵抗を低減される効果を示している。
（比較例２）
不連続膜を形成しない他は実施例２と同様にして電界効果型トランジスタを作製した。即ち、比較例２は、比較例１と同一の構造を有する電界効果型トランジスタである。
【０１５３】
室温・真空の条件下で、得られたトランジスタの特性を評価したところ、典型的なｎ型トランジスタの特性を示した。ソース・ドレイン間電圧ＶＤＳをＶＤＳ＝２０Ｖとし、ゲート電圧ＶＧをＶＧ＝−５Ｖとした時に、ソース・ドレイン間電流ＩＤＳが最小値１８ｐＡとなり、ＶＧ＝２０Ｖとした時に、ＩＤＳ＝０．７０ｍＡとなった。飽和領域において算出した電界効果移動度は、７．９ｃｍ２／Ｖｓとなった。
（実施例３）
ガラス基板上に、１００ｎｍの厚さになるようにＡｌを蒸着し、フォトリソグラフィとエッチングを行ってライン状にパターニングすることによって、ゲート電極を形成した。
【０１５４】
次に、プラズマＣＶＤにより、２００ｎｍの厚さになるようにＳｉＯ２を成膜することによって、ゲート絶縁膜を形成した。
【０１５５】
次に、真空蒸着法により、Ｃｒを３ｎｍ、Ａｕを５０ｎｍの厚さに積層し、フォトリソグラフィとエッチングを行ってソース電極とドレイン電極を形成した。
【０１５６】
次に、実施例１と同様の条件で、不連続膜と半導体層をスパッタ成膜した。
【０１５７】
次に、フォトリソグラフィとウェットエッチングを行って、不連続膜と半導体層を同時にパターニングし、図７に示されるような構成の電界効果型トランジスタを得た。
【０１５８】
室温・真空の条件下で、得られたトランジスタの特性を評価したところ、典型的なｎ型トランジスタの特性を示した。実施例３にて作製した電界効果型トランジスタのゲート電圧ＶＧとソース・ドレイン間電流ＩＤＳとの関係を図１５のグラフに示す。ソース・ドレイン間電圧ＶＤＳをＶＤＳ＝２０Ｖとし、ゲート電圧ＶＧをＶＧ＝−４Ｖとした時に、ソース・ドレイン間電流ＩＤＳが最小値６ｐＡとなり、ＶＧ＝２０Ｖとした時に、ＩＤＳ＝０．５５ｍＡとなった。飽和領域において算出した電界効果移動度は、６．３ｃｍ２／Ｖｓとなった。
【０１５９】
同じ手順で６個の電界効果型トランジスタを作製し、特性を評価したところ、電界効果移動度の最小値は６．０ｃｍ２／Ｖｓ、最大値は６．３ｃｍ２／Ｖｓであった。これらの値は、比較例３における電界効果移動度の値よりも高く、ばらつきも５％以下に抑えられた。これは、不連続膜によって実効的チャネル長が短縮される効果と、ソース電極及びドレイン電極と半導体層との間で安定して良好な電気的接触が得られる効果を示している。
（比較例３）
不連続膜を形成しない他は実施例３と同様にして電界効果型トランジスタを作製した。
【０１６０】
室温・真空の条件下で、得られたトランジスタの特性を評価したところ、典型的なｎ型トランジスタの特性を示した。比較例３にて作製した電界効果型トランジスタのゲート電圧ＶＧとソース・ドレイン間電流ＩＤＳとの関係を図１６のグラフに示す。ソース・ドレイン間電圧ＶＤＳをＶＤＳ＝２０Ｖとし、ゲート電圧ＶＧをＶＧ＝−６Ｖとした時に、ソース・ドレイン間電流ＩＤＳが最小値１３ｐＡとなり、ＶＧ＝２０Ｖとした時に、ＩＤＳ＝０．２６ｍＡとなった。飽和領域において算出した電界効果移動度は、２．６ｃｍ２／Ｖｓとなった。
【０１６１】
同じ手順で６個の電界効果型トランジスタを作製し、特性を評価したところ、４個の電界効果型トランジスタでは、２．１〜２．８ｃｍ２／Ｖｓの電界効果移動度が得られた。しかし、残りの２個の電界効果型トランジスタでは、極端に特性が悪く、電界効果移動度は１．７０ｃｍ２／Ｖｓ及び０．３４ｃｍ２／Ｖｓであった。これらの２個の電界効果型トランジスタに対し、ゲート電圧を印加しない状態でソース・ドレイン間の電流電圧特定（ＩＤＳ−ＶＤＳ特性）を測定したところ、図１７のグラフに示すように、顕著な非直線性が見られた。つまり、ソース・ドレイン電極と半導体層との間の電気的接触が良好でない為に、発熱等により電界効果型トランジスタの特性が劣化したと考えられる。このように、良好な電気的接触を確保する手段が施されていない場合は、電界効果移動度は１桁以上の範囲でばらつく。
（実施例４）
ガラス基板上に、実施例１と同様の条件で、Ｉｎ−Ｇａ−Ｚｎ−Ｏを材料として用い、半導体層及び不連続膜を連続して形成した。最初に、ＡｒとＯ２をプロセスガスとし、Ｏ２流量比を１．５％とした状態で、スパッタパワーを１４０Ｗ、成膜時の圧力を０．６９Ｐａ、成膜時間を２０分としてＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜した。膜厚は７０ｎｍであった。次に、Ａｒのみをプロセスガスとし、ＤＣスパッタを用いＩｎ−Ｇａ−Ｚｎ−Ｏ膜よりなる不連続膜を成膜した。ここでは、スパッタパワーを１４０Ｗ、成膜時の圧力を０．６９Ｐａとし、基板温度は制御しなかった。成膜時間は７秒とした。成膜時間が極端に短いので、この条件では島状の不連続膜が形成される。
【０１６２】
次に、真空蒸着法により、Ａｌを１００ｎｍの厚さに蒸着し、フォトリソグラフィとエッチングを行ってソース電極とドレイン電極を形成した。
【０１６３】
次に、プラズマＣＶＤにより、２００ｎｍの厚さになるようにＳｉＯ２を成膜することによって、ゲート絶縁膜を形成した。
【０１６４】
次に、１００ｎｍの厚さになるようにＡｌを蒸着し、フォトリソグラフィとエッチングを行ってライン状にパターニングすることによって、ゲート電極を形成し、図１０に示されるような構成の電界効果型トランジスタを得た。
【０１６５】
室温・真空の条件下で、得られたトランジスタの特性を評価したところ、典型的なｎ型トランジスタの特性を示した。ソース・ドレイン間電圧ＶＤＳをＶＤＳ＝２０Ｖとし、ゲート電圧ＶＧをＶＧ＝−４Ｖとした時に、ソース・ドレイン間電流ＩＤＳが最小値６ｐＡとなり、ＶＧ＝２０Ｖとした時に、ＩＤＳ＝１．２５ｍＡとなった。飽和領域において算出した電界効果移動度は、１１．３ｃｍ２／Ｖｓとなった。
【０１６６】
この値は、比較例４における電界効果移動度の値よりも高い。これは、不連続膜によって実効的チャネル長が短縮される効果と、ソース電極及びドレイン電極と半導体層との間で安定して良好な電気的接触が得られる効果を示している。
（比較例４）
不連続膜を形成しない他は実施例４と同様にして電界効果型トランジスタを作製した。
【０１６７】
室温・真空の条件下で、得られたトランジスタの特性を評価したところ、典型的なｎ型トランジスタの特性を示した。ソース・ドレイン間電圧ＶＤＳをＶＤＳ＝２０Ｖとし、ゲート電圧ＶＧをＶＧ＝−５Ｖとした時に、ソース・ドレイン間電流ＩＤＳが最小値１０ｐＡとなり、ＶＧ＝２０Ｖとした時に、ＩＤＳ＝０．７７ｍＡとなった。飽和領域において算出した電界効果移動度は、８．７ｃｍ２／Ｖｓとなった。
【０１６８】
以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【０１６９】
【図１】本発明の第１の実施の形態に係る電界効果型トランジスタの構成を模式的に示す断面図である。
【図２】本発明の第１の実施の形態に係る電界効果型トランジスタの製造方法の手順を説明するための工程図である。
【図３】本発明の第１の実施の形態に係る電界効果型トランジスタの製造方法の工程を説明するための図であり、各工程における電界効果型トランジスタの構造を模式的に示す断面図である。
【図４】本発明の第１の実施の形態の変形例に係る電界効果型トランジスタの構成を模式的に示す断面図である。
【図５】本発明の第１の実施の形態の変形例に係る電界効果型トランジスタの製造方法の手順を説明するための工程図である。
【図６】本発明の第１の実施の形態の変形例に係る電界効果型トランジスタの製造方法の工程を説明するための図であり、各工程における電界効果型トランジスタの構造を模式的に示す断面図である。
【図７】本発明の第２の実施の形態に係る電界効果型トランジスタの構成を模式的に示す断面図である。
【図８】本発明の第２の実施の形態に係る電界効果型トランジスタの製造方法の手順を説明するための工程図である。
【図９】本発明の第２の実施の形態に係る電界効果型トランジスタの製造方法の工程を説明するための図であり、各工程における電界効果型トランジスタの構造を模式的に示す断面図である。
【図１０】本発明の第３の実施の形態に係る電界効果型トランジスタの構成を模式的に示す断面図である。
【図１１】本発明の第３の実施の形態に係る電界効果型トランジスタの製造方法の手順を説明するための工程図である。
【図１２】本発明の第３の実施の形態に係る電界効果型トランジスタの製造方法の工程を説明するための図であり、各工程における電界効果型トランジスタの構造を模式的に示す断面図である。
【図１３】実施例１にて作製した電界効果型トランジスタのゲート電圧ＶＧとソース・ドレイン間電流ＩＤＳとの関係を示すグラフである。
【図１４】比較例１にて作製した電界効果型トランジスタのゲート電圧ＶＧとソース・ドレイン間電流ＩＤＳとの関係を示すグラフである。
【図１５】実施例３にて作製した電界効果型トランジスタのゲート電圧ＶＧとソース・ドレイン間電流ＩＤＳとの関係を示すグラフである。
【図１６】比較例３にて作製した電界効果型トランジスタのゲート電圧ＶＧとソース・ドレイン間電流ＩＤＳとの関係を示すグラフである。
【図１７】比較例３にて作製した電界効果型トランジスタのソース・ドレイン間電圧とソース・ドレイン間電流との関係を示すグラフである。
【符号の説明】
【０１７０】
１０、２０、３０、４０  電界効果型トランジスタ
１、１１、２１、３１  基板
２、１２、２２、３２  ゲート電極
３、１３、２３、３３  ゲート絶縁膜
４、１４、２４、３４  半導体層
５、１５、２５、３５  ソース電極
６、１６、２６、３６  ドレイン電極
７、１７、２７、３７  チャネル領域
８、１８、２８、３８  不連続膜
９、１９、２９、３９  島
【図１】
2010027808.tif 000003
【図２】
2010027808.tif 000004
【図３】
2010027808.tif 000005
【図４】
2010027808.tif 000006
【図５】
2010027808.tif 000007
【図６】
2010027808.tif 000008
【図７】
2010027808.tif 000009
【図８】
2010027808.tif 000010
【図９】
2010027808.tif 000011
【図１０】
2010027808.tif 000012
【図１１】
2010027808.tif 000013
【図１２】
2010027808.tif 000014
【図１３】
2010027808.tif 000015
【図１４】
2010027808.tif 000016
【図１５】
2010027808.tif 000017
【図１６】
2010027808.tif 000018
【図１７】
2010027808.tif 000019