(57)【要約】【課題】回路配線パターンが微細化されても、微小リークパス等の絶縁不良を短時間で確実に高精度で測定する。【解決手段】回路基板（１１３）にプローブ（１１２ａ，１１２ｂ）を介して電圧を印加し、その電流を測定器（１０９）で測定する。この測定電流のピーク波形をピーク検出回路（１１４）で検出する。ピーク検出時、この回路基板が不良であると判定する。【選択図】図１
2010175339.tif 000002
【特許請求の範囲】
【請求項１】
複数の導体配線パターンが形成された回路基板の配線パターン間の絶縁性を検査する装置であって、
前記複数の導体配線パターンから選択された第１の配線パターンに電圧を印加する電圧印加手段、
前記複数の導体配線パターンから選択された第２の配線パターンを流れる電流の高域成分を検出するピーク検出手段、および
少なくとも前記ピーク検出手段の出力信号に従って前記回路基板が正常であるかを判定する判定手段を備える、絶縁検査装置。
【請求項２】
前記ピーク検出手段は、前記電圧印加手段による電圧印加の間、前記高域成分検出動作を行なう、請求項１記載の絶縁検査装置。
【請求項３】
前記ピーク検出手段は、通過帯域が変更可能とされるフィルタを備える、請求項１記載の絶縁検査装置。
【請求項４】
前記第２の配線パターンを流れる電流を検出する電流検出手段をさらに備え、前記電流検出手段は、前記電流を第１入力に受ける演算増幅器と、前記演算増幅器の第１入力と出力との間に接続されるフィードバック抵抗を有するフィードバック式電流計であり、前記フィードバック抵抗は可変抵抗で構成される、請求項１記載の絶縁検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、回路基板の絶縁性を検査する絶縁検査装置に関し、特に、回路基板の配線パターン間の絶縁不良を検出するための絶縁検査装置に関する。
【背景技術】
【０００２】
電子装置においては、種々の電子部品が、回路基板上に載置される。この回路基板上には、導体配線パターンが形成されており、この導体配線パターンにより基板上に配置された電子部品が相互接続される。従って、回路基板の配線パターン間の絶縁性が悪ければ、電子装置が正常に動作せず、また、電子部品が破壊される場合が生じる。このため、回路基板の配線パターンが形成された後、回路基板の配線パターン間における絶縁状態の良／不良の判定を行ない、その判定結果に従って回路基板が良品であるか不良品であるかが判定される。
【０００３】
この絶縁検査は、以下のようにして行なわれる。回路基板上に形成された複数の配線パターンから、配線パターンの組を選択する。配線パターンの組の１つの配線パターンに電圧を印加し、残りの組の配線パターンに流れる電流を測定する。印加電圧と流れる電流とから、配線パターン間の抵抗値を計算して、絶縁状態を検査する。
【０００４】
対象の配線パターンに電圧が印加された直後は、配線間には、配線間容量により過渡的な電流が流れる。したがって、電圧印加後ある時間が経過し、電圧が安定した後に、絶縁状態の測定および判定を行なう。この判定操作は、電圧および電流が定常状態にある状態での測定であり、静的な絶縁状態で良否判定を行なうということができる。しかしながら、微細化されてきた回路基板に不具合が存在する場合、その不良モード（たとえば配線間の微小リークパスなど）によっては、静的な絶縁検査のみでは、その不具合を検知できない場合がある。
【０００５】
この電圧印加時に、電圧が安定状態となる前の過渡時において、電圧および電流波形を検出して不良判定を行なう動的な絶縁検査法が、特許文献１（特許第３５４６０４６号公報）に示されている。この特許文献１に示される絶縁検査においては、配線パターン間に、たとえば２００Ｖの高電圧が印加され、この電圧の配線パターン印加シーケンスにおける過渡状態、定常状態および電圧印停止後の過渡状態それぞれにおいて電圧波形を検出する。配線間にスパークが発生した場合、電圧が大きく降下し、その電圧降下を検出してスパークを検出する。スパークが検出された回路基板は、回路基板に損傷が存在するため、不良品として処理される。
【０００６】
また、この絶縁検査時、配線パターンを流れる電流の変化を検知する構成が特許文献２（特許第４０５９２９１号公報）に示されている。特許文献２に示される構成においては、配線パターンに電圧を印加し、電圧が印加された配線パターンと組をなす配線パターンを流れる電流を検出し、検出電流値が基準値よりも大きくなると、回路基板は不良であると判定する。この特許文献２においては、配線間にスパークが発生すると大きな電流が流れるため、この電流変化を検出して、スパーク発生の有無を検出する。スパーク発生回路基板は、不良であると判定される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３５４６０４６号公報
【特許文献２】特許第４０５９２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
配線パターン間にスパークが発生する場合、その発生期間は極めて短い。通常、回路基板の絶縁性を検査する装置において判定処理はすべてデジタル的に実行される。すなわち、電圧計または電流計を用いて計測されたアナログ電圧値またはアナログ電流値をアナログ／デジタル変換器（ＡＤＣ）によりデジタル信号に変換された後、判定処理が行なわれる。この判定処理においては、デジタル電圧値またはデジタル電流値と基準値との比較、または抵抗値の算出および基準抵抗値との比較が行なわれる。この比較結果に従って、スパークの発生および／または回路基板の絶縁性不良の判定が行なわれる。したがって、ＡＤＣにおいて、アナログ電流値またはアナログ電圧値を所定の周期でサンプリングしてデジタル信号に変換する必要があり、このスパーク発生期間がサンプリング期間よりも短い場合、スパークによる電圧／電流変化がサンプリングされず、スパーク発生を正確に識別することができなくなる。このため、瞬間的に発生するスパークなどを検出するためには、アナログ／デジタル変換時のサンプリング周期を短くする必要があり、サンプリング点が増加し、比較の回数が増大し、検査時間が長くなるという問題が生じる。
【０００９】
また、良品の回路基板の配線パターンの電圧／電流波形を予め求めておき、測定対象の回路基板の測定電圧／電流波形と比較することが考えられる。しかしながら、電圧／電流波形は、配線パターンの容量に応じて異なり、過渡時に発生するスパーク発生等の異常を検出するためには、各配線パターン毎に基準電圧／電流波形を求めておく必要があり、配線パターンの数が増大すると基準電圧／電流波形の数も増大し、実用的でなく、また、回路基板間の配線パターンの製造工程時の許容範囲内のばらつきが存在する場合、微笑リーク電流等の異常を検出するのが困難となる。
【００１０】
また、配線パターン間に微小リークパスが存在する場合、スパークが発生せず、単に微小リークパスを介して微小電流が流れる状態が存在する。この微小電流変化は、通常、配線パターンに対する電圧印加の過渡時の電流ピーク波形として生じる。しかしながら、このピーク波形は、スパイク状に瞬間的に発生するだけであり、上述の特許文献１および２に示されるようなスパークの発生よりもその波形は小さく、検出するのが困難である。また、このような微小リークパスによるピーク波形を正確に検出するために、アナログ／デジタル変換の精度を高くする必要があり、ＡＤＣの規模が増大するとともに、スパイク状のピーク波形を検出するためにサンプリング周期を短くする必要があり、同様、検査時間が長くなる。
【００１１】
それゆえ、この発明の目的は、検査時間を増大させることなく微小電流リークパス等の異常の存在を正確に検出することのできる絶縁検査装置を提供することである。
【課題を解決するための手段】
【００１２】
この発明に係る絶縁検査装置は、回路基板上の複数の導体配線パターンから選択された第１の配線パターンに電圧を印加する電圧印加手段と、この第１の配線パターンと組をなす第２の配線パターンを流れる電流の高域成分を検出するピーク検出手段と、少なくともこのピーク検出手段の出力信号に従って回路基板が正常であるかを判定する判定手段を備える。
【発明の効果】
【００１３】
ピーク電流波形を検出しており、配線間の微小リークパス等のプロセス的な不具合をも検出することができ、検査時間を増大させることなく高精度で回路基板の絶縁不良を検出することができる。
【図面の簡単な説明】
【００１４】
【図１】この発明の実施の形態１に従う絶縁検査装置の全体の構成を概略的に示す図である。
【図２】この発明の実施の形態１に従う検査装置が測定する回路基板の配線パターンの一例を示す図である。
【図３】この発明の実施の形態１に従う検査装置の検査工程を示すフロー図である。
【図４】この発明の実施の形態１に従う検査装置の絶縁性検査時の電圧／電流測定波形を示す図である。
【図５】図１に示すピーク検出回路の構成の一例を示す図である。
【図６】この発明の実施の形態２に従う電流測定部の構成の一例を概略的に示す図である。
【図７】この発明の実施の形態２に従う測定器の構成を概略的に示す図である。
【図８】図７に示す測定器において利用される回路基板上の配線パターンを概略的に示す図である。
【発明を実施するための形態】
【００１５】
［実施の形態１］
図１は、この発明の実施の形態１に従う絶縁検査装置の構成を概略的に示す図である。図１において、絶縁検査装置は、測定条件等の制御情報を入力する操作部１００と、操作部１００からの入力情報に従って、絶縁性検査に必要な動作を制御する制御部１０１と、この制御部１０１からの制御情報に従って、プローブ１１２ａおよび１１２ｂを介して回路基板１１３上の配線パターンに電圧を印加するとともに、電圧および電流を測定する測定器１０９と、測定器１０９において検査された測定電流からピーク波形を検出するピーク検出回路１１４と、ピーク検出回路１１４と出力信号をデジタル信号に変換するＡＤＣ（アナログ／デジタル変換器）１０７を含む。
【００１６】
プローブ１１２ａおよび１１２ｂは、回路基板１１３の複数の導体配線パターンのうちの測定対象の配線パターンに接触され、電圧印加および電圧／電流を検出するために利用される。
【００１７】
測定器１０９に対して電源１０８が設けられ、この電源１０８は、ＤＡＣ（デジタル／アナログ変換器）１０６からのアナログ電源制御情報に従って電圧を生成する。測定器１０９は、この電源１０８からの電圧に従ってプローブ１１２ａまたは１１２ｂを介して回路基板１１３上の配線パターンに電圧を印加する。
【００１８】
制御部１０１は、ＤＡＣ１０６を制御するＤＡＣ制御部１０２と、ＡＤＣ１０７の出力データを処理するＡＤＣデータ制御部１０３と、ＡＤＣデータ制御部１０３の生成データに従って測定条件について所定の判定を行なう判定部１０４と、判定部１０４の判定結果を表示する結果表示部１０５を含む。
【００１９】
ＤＡＣ１０６は、このＤＡＣ制御部１０２からのデジタル制御情報をアナログ制御信号に変換し、電源回路１０８の生成する電圧を調整する。電源１０８から、プローブ１１２ａまたは１１２ｂを介して回路基板１１３上の配線パターンの一方に対し電圧が印加される。
【００２０】
測定器１０９は、インターフェイスＩ／Ｆを介してプローブ１１２ａおよび１１２ｂに接続される電圧測定部１１０および電流測定部１１１を含む。電圧測定部１１０は、プローブ１１２ａまたは１１２ｂに表われる電圧波形を測定し、図示しないＡＤＣを介して制御部１０１に対し、測定電圧情報を伝達する。電流測定部１１１は、電源１０８からの電圧が印加されるプローブと異なるプローブを介して与えられる電流を測定し、測定電流情報を生成する。この電流測定部１１１は、電流計を含み、この電流計を介して流れる電流のピーク波形をピーク検出回路１１４で検出する。
【００２１】
本実施の形態１においては、ピーク検出回路１１４においてピーク波形が検出されたか否かに従って回路基板１１３の絶縁不良の有無を判定部１０４において判定する。  ピーク検出回路１１４により微小電流のピーク波形を検出するため、この測定器１０９と測定対象の回路基板１１３とは、ノイズ等の影響を回避して正確に測定するために電気的にシールドされていることが好ましい。
【００２２】
図２は、図１に示す回路基板１１３上の導体配線パターンの一例を示す図である。図２において、回路基板１１３上に複数の導体配線パターン１１５ａおよび１１５ｂが配置される。回路基板１１３上には、数多くの配線パターンが配置されるが、図２においては、導体配線パターン１１５ａおよび１１５ｂを代表的に示す。これらの導体配線パターン１１５ａおよび１１５ｂそれぞれの一端に、プローブ１１２ａおよび１１２ｂが接触される。導体配線パターン１１５ａおよび１１５ｂは、回路基板１１３上に配置される電子部品の形状に応じて、他の十字形状およびコの字型などの種々の形態を有することができる。図２においては、直線状の導体配線パターン１１５ａおよび１１５ｂを代表的に示すが、この配線パターンの形状は任意である。
【００２３】
これらの導体配線パターン１１２ａおよび１１２ｂの間の微小リークパスの原因としては、以下のものが考えられる。配線パターンの形成のためのエッチング処理時において、エッチング残渣が配線パターン１１５ａおよび１１５ｂを架橋するように形成される。配線パターンの部品取付け用の穴あけ加工時に発生した微細導体片または微細導体紛が断続的に連なって、配線パターン１１５ａおよび１１５ｂを架橋する。
【００２４】
この配線パターン１１５ａに対してプローブ１１２ａを介して電圧が印加され、また、電圧測定部１１０に含まれる電圧計（Ｖ）により電圧波形が測定される。また、配線パターン１１５ｂに対してプローブ１１２ｂを介して電流測定部１１１が接続され、その電流計（Ａ）により配線パターン１１５ａを流れる電流の波形を測定する。なお、電圧測定部１１０は、プローブ１１２ｂに接続されてもよい。
【００２５】
図３は、図１に示す絶縁検査装置の検査工程を示すフロー図である。以下、図３を参照して、図１に示す絶縁検査装置の絶縁検査工程について説明する。
【００２６】
まず、回路基板１１３が図示しない取次台に装着された後、操作部１００を操作し各種測定条件の設定および測定開始を指示する。制御部１０１においては、操作部１００から入力された制御情報に従って、ＤＡＣ制御部１０２がデジタル電源制御情報を生成し、ＤＡＣ１０６へ与える。ＤＡＣ１０６は与えられたデジタル電源制御情報をアナログ制御信号に変換し電源１０８へ与える。電源１０８は、このＤＡＣ１０６からのアナログ制御信号に従って規定されたレベルの電圧を生成する。
【００２７】
また、このとき、電源１０８からの電圧がプローブ１１２ａおよび１１２ｂの一方を介して回路基板１１３の測定対象の配線パターンＰヘ与えられる。この測定対象の配線パターンとして最初の測定対象の配線パターンが設定される（Ｐｉ；ｉ＝１）。また、測定器１０９においては、電圧測定部１１０および電流測定部１１１は、インターフェイスＩ／Ｆを介してプローブ１１２ａおよび１１２ｂに結合される。電圧測定部１１０および電流測定部１１１は、ともに同じプローブに結合されてもよく、電圧測定部１１０が、電源１０８からの電圧が供給されるプローブに電源１０８と並列に接続され、電流測定部１１１が、電源１０８からの電圧が印加されないプローブに結合されてもよい。この接続態様は、測定対象に応じて適宜定められるが、この接続経路は、制御部１０１からの図示しない経路を介してインターフェイスＩ／Ｆに含まれるスイッチの接続経路を設定することに変更されてもよい（ステップＳＴ１）。
【００２８】
この測定対象の配線パターンＰの初期設定（Ｐｉ：ｉ＝１）された配線パターンが選択され、プローブ１１２ａおよび１１２ｂが対象の配線パターンに接触された後（Ｐｉの選択）、電源１０８からの電圧が測定対象の配線パターンへ供給される。このとき、測定器１０９において、電流測定部１１１により電流波形をモニタする（ステップＳＴ２）。この電流測定部１１１は、測定器１０９を介して電源１０８からの電圧が対象の配線パターンに印加されている期間中モニタ（測定）する。すなわち、測定対象の配線パターンへの電圧印加開始時の過渡時、印加電圧の安定化期間および電圧印加停止時の過渡時にわたって電流波形をモニタする。
【００２９】
ピーク検出回路１１４が、電流測定部１１１を介して伝達される電流波形のピーク波形の検出動作をアナログ的に行なう。ピーク検出回路１１４のアナログ検出結果が、ＡＤＣ１０７によりデジタル信号に変換されて制御部１０１のＡＤＣデータ制御部１０３へ伝達される。ＡＤＣデータ制御部１０３は、ＡＤＣ１０７のサンプリング動作を制御するとともに、ＡＤＣ１０７からのアナログ／デジタル変換されたデータを判定部１０４へ伝達し、ピーク波形が検出されたかの判定を判定部１０４で行なう（ステップＳＴ３）。
【００３０】
ピーク波形の有無は、ピーク検出回路１１４の出力電流波形が、所定値以上であるかを見ることにより判定される。ピーク波形がステップＳＴ３において検出されたと判定されると、判定部１０４は、回路基板に不良が存在すると判定し、その不良結果を結果表示部１０５に表示する（ステップＳＴ４）。この場合、それ以上、この回路基板１１３の配線パターンの検査を行なう必要はなく、回路基板１１３に対する絶縁性検査は終了される。この操作は、結果表示部１０５に表示された不良結果をオペレータが視認し、操作部１００を操作して、この回路基板に対する検査処理を終了させるように構成されてもよい。また、判定部１０４が、回路基板が不良であると判定すると、図示しない主制御部の制御の下に測定が終了され、次の回路基板が取付け台に装着されてもよい。
【００３１】
一方、ステップＳＴ３においてピーク波形は、電源１０８からの電圧印加期間中において検出されないと判定されると、次いで、現在の検査対象の配線パターンが最終配線パターンであるかの判定が行なわれる（ステップＳＴ５）。この判定は、制御部１０１において、図示しないカウンタを用いて主制御部により行なわれてもよい。また、判定部１０４が、カウンタを内蔵し、測定対象の配線パターンの番号ｉをモニタし、そのカウント値に基づいて、最終配線パターンの測定が完了したかの判定が行なわれてもよい。
【００３２】
まだ最後の配線パターンの検査が行なわれていないと判定されると、次の測定対象の配線パターンを選択（ｉ＝ｉ＋１に設定）し（ステップＳＴ６）、再びステップＳＴ２に戻り、配線パターンのインターフェイスＩ／Ｆによる選択、電圧印加、電圧および電流波形モニタの処理および以降の処理が実行される。
【００３３】
一方、ステップＳＴ５において最終の配線パターンについての検査が行なわれたと判定されると、ピーク回路基板１１３における配線パターンすべてについてピーク波形は検出されなかったため、この回路基板１１３は良品と判定され、その判定結果が結果表示部１０５に表示され、この回路基板１１３に対する検査工程が終了する。
【００３４】
したがって、この検査装置においては、ピーク波形が検出された場合、その時点で回路基板の良／不良判定処理が終了しており、検査時間を短くすることができる。また、電圧／電流波形を基準電圧／電流波形と比較し、その比較結果に従って不良／良判定を行なう場合に比べて、基準波形を準備する必要がなく、また、電圧／電流波形から抵抗値を算出する必要もなく検査装置の構成が簡略化される。
【００３５】
図４（Ａ）から（Ｄ）は、図１に示す検査装置による検査時における電圧および電流波形を示す図である。図４（Ａ）は、検査対象の配線パターンへ電源１０８からの電圧が印加されたときの電圧波形を示す。図４（Ｂ）は、検査対象の配線パターンのうち電源電圧印加配線パターンと異なる電流測定対象の配線パターンの正常時の測定電流波形を示す。図４（Ｃ）は、検査対象の配線パターン間に微小リーク電流が存在する場合の測定電流波形を示す。図４（Ｄ）は、微小リークパス存在時の検出ピーク波形を示す。図４（Ａ）から（Ｄ）各々において、横軸に時間ｔを示し、縦軸に印加電圧または測定電流値を示す。以下、図４（Ａ）−（Ｄ）を参照して、この発明に従う絶縁検査装置の絶縁検査処理工程について説明する。
【００３６】
図４（Ａ）に示すように、時刻ｔ０において、検査対象の配線パターンにプローブ（１１２ａまたは１１２ｂ）を介して電源１０８からの電圧が供給される。このとき、配線パターンの容量に応じて、ある時定数を持って充電動作が行われて電圧レベルが上昇し、時刻ｔ１においてその電圧レベルが所定電圧レベルに到達して安定化する。
【００３７】
検査対象の配線パターンにプロセス的な不良（例えば微小リークパス）が存在しない場合、図４（Ｂ）に示すように、この配線パターン間の寄生容量による容量結合により、瞬間的に、大きな電流が、電圧印加開始時の時刻ｔ０において流れ、電圧安定化の時刻ｔ１においてその電流が０に到達する。一方、図４（Ｃ）に示すように、検査対象の配線パターンにプロセス的な不良（配線間の微小リークパス等）が存在する場合、たとえば数１０ｎＡ（ナノアンペア）程度の微小な電流変化（ＰＫ１）が生じる。この電流波形における異常電流波形（ＰＫ１）をピーク検出回路で検出することにより、図４（Ｄ）に示すようにピーク波形ＰＫ１が得られる。
【００３８】
また、時刻ｔ１から時刻ｔ２の間の印加電圧が安定した状態において、検査対象を介して瞬間的に電流が流れた場合、ピーク波形が生じ（図４（Ｃ））、ピーク検出回路において、図４（Ｄ）に示すように、このピーク波形（ＰＫ２）が検出される。時刻ｔ２において、電圧印加期間が完了すると、電源１０８から対象の配線パターンおよび電圧印加が停止され、その電圧レベルが低下し、時刻ｔ３においてほぼ０Ｖに到達する（図４（Ａ）参照）。このとき、異常が存在しない場合には、図４（Ｂ）に示すように、瞬間的に電流波形が負の方向に流れた後、指数関数的に電流レベルが低下し、時刻ｔ３において０Ａに到達する。一方、微小リークパスなどのプロセス的な不良が存在した場合、瞬間的に、電流波形に変化（ピーク波形ＰＫ３）が生じる（図４（Ｃ）参照）。ピーク検出回路において図４（Ｄ）に示すように、この電流波形の変化によりピーク波形ＰＫ３が検出される。
【００３９】
微小リークパス等の異常による電流波形は、配線パターンの充放電電流波形の周波数よりも十分高い周波数成分を持つ高周波成分である。したがって、この高周波成分のみを通過させるフィルタ等を利用することにより、ピーク波形を検出することができ、微小リークパスなどの異常を検出することができる。
【００４０】
図５は、図１に示すピーク検出回路１１４の構成の一例を概略的に示す図である。図５において、ピーク検出回路１１４は、電流測定部１１１を介して伝達される電流を受けるフィルタ回路１２０と、基準電圧を生成する基準電圧生成回路１２２と、フィルタ回路１２０の出力信号と基準電圧生成回路１２２の生成する基準電圧とを比較する比較回路１２４と、比較回路１２４の出力信号をラッチするラッチ回路１２６とを含む。このラッチ回路１２６の出力信号が、図１に示すＡＤＣ１０７へ与えられる。
【００４１】
フィルタ回路１２０は、直列に接続される容量素子Ｃ１およびＣ２と、これらの容量素子Ｃ１およびＣ２の電極ノードと接地ノードの間にそれぞれ接続される抵抗素子Ｒ１、Ｒ２およびＲ３を含む。このフィルタ回路１２０においては、ＲＣ回路で構成される微分回路が２段縦続接続されており、高域通過フィルタとして機能する。初段の抵抗素子Ｒ１は、電流／電圧変換用の抵抗素子である。このフィルタ回路１２０の遮断周波数ｆは、１／（２π・Ｃ・Ｒ）で与えられる。ここで、容量素子Ｃ１およびＣ２の容量値がともに等しくＣであり、抵抗素子Ｒ２およびＲ３の抵抗値がすべて等しくＲであるとする。
【００４２】
基準電圧生成回路１２２は、基準電源ノードに対し直列に接続される抵抗素子Ｒ４およびＲ５と、抵抗素子Ｒ４およびＲ５の接続ノードと接地ノードの間に接続される容量素子Ｃ３を含む。基準電圧Ｖｒｅｆを、容量素子Ｃ３で安定に保持する。この基準電圧Ｖｒｅｆを生成する回路は、制御部１０１に設けられてもよく、また、電源１０８内において設けられていてもよい。
【００４３】
比較回路１２４は、差動増幅器（演算増幅器）ＯＰで構成され、その正入力にフィルタ回路１２０の出力信号を受け、負入力に基準電圧生成回路１２２の出力する基準電圧Ｖｒｅｆを受ける。したがって、比較回路１２４からは、フィルタ回路１２０の出力信号の電圧レベルが基準電圧Ｖｒｅｆよりも高いときに、論理ハイレベル（Ｈレベル）の信号が出力される。基準電圧Ｖｒｅｆの電圧レベルを適切な電圧レベルに調整することにより、微小電流のピーク波形を、正確に識別することができ、ノイズの影響を受けることなく、ピーク波形の検出を行なうことができる。
【００４４】
ラッチ回路１２６は、クロック信号ＣＬＫに従って信号の取込みおよび送出を行なうフリップフロップＦＦを含む。クロック信号ＣＬＫは、次段のＡＤＣ１０７のサンプリング周期を規定するクロック信号と逆相のクロック信号であり、フリップフロップＦＦがラッチ状態となって出力信号が確定したときに、次段のＡＤＣ１０７がサンプリング動作を行なって、Ａ／Ｄ変換を実行する。
【００４５】
なお、フリップフロップＦＦの出力信号が、次段のＡＤＣ１０７へ与えられてアナログ／デジタル変換されるのは、以下の理由による。フリップフロップＦＦの動作電源電圧が、制御部１０１におけるＡＤＣデータ制御部（１０３）の動作電源電圧と異なる場合、正確なレベル判定を行なうことができなくなる。そこで、ＡＤＣ１０７においてデジタル信号に変換して、ＡＤＣデータ制御部（１０３）において比較回路１２４の出力信号のＨレベルおよびＬレベルを識別する。
【００４６】
また、ピーク検出回路１１４において、フィルタ回路１２０の出力信号が、ボルテージフォロアにより伝達され、ラッチ回路でアナログ電圧がラッチされて次段のＡＤＣ１０７へ伝達することも考えられる。この場合のラッチ回路は、入力部および出力部が、相補的に動作するＣＭＯＳトランスミッションゲートで構成され、アナログ信号のラッチを行ない、ピーク波形がラッチされ、ＡＤＣ１０７において、Ａ／Ｄ変換が行なわれる。この場合、ピーク波形をサンプリングするためには、ＡＤＣ１０７におけるサンプリング周波数を高くする必要があり、また、ＡＤＣ変換時の量子化ステップ幅を小さくする必要がある。したがってフリップフロップＦＦを用いてラッチ回路１２６を構成することにより、確実に、ＡＤＣのサンプリング周期に関わらず、ピーク波形の存在を検出することができる。
【００４７】
このフリップフロップＦＦは、セット／リセットフリップフロップでってもよく、ピーク波形が検出されると、セットされて、その出力信号がＨレベルに維持される。この場合、フリップフロップの出力信号は、長期にわたってＨレベルに維持されるため、ＡＤＣ１０７のサンプリング周波数を高くすることなく、ピーク波形を検出することができる。
【００４８】
また、フィルタ回路１２０において、容量素子Ｃ１およびＣ２および／または抵抗素子Ｒ１−Ｒ３は、それぞれ可変容量素子または可変抵抗素子で構成され、その容量値Ｃおよび抵抗値Ｒが変更可能とされてもよい。この場合、遮断周波数を調整することができ、検出対象のピーク波形の周波数帯域に応じて正確にピーク波形を検出することができる。
【００４９】
以上のように、この発明の実施の形態１に従えば、回路基板の絶縁性を検査する検査装置において、配線パターンの電流波形のピーク波形を検出し、このピーク波形の有無により、回路基板の良／不良を判定している。したがって、ＡＤＣにおけるＡ／Ｄ変換のサンプリング周期の影響を受けることなく、正確にかつ高速で、回路基板の異常（不良）を検出することができる。
【００５０】
［実施の形態２］
図６は、この発明の実施の形態２に従う検査装置の電流測定部１１１の構成を概略的に示す図である。図６において、電流測定部１１１は、プローブにより検出された電流を図１に示すインターフェイスＩ／Ｆを介して受ける差動増幅器（ＯＰアンプ；演算増幅器）１３０と、差動増幅器１３０の負入力と出力との間に接続されるフィードバック抵抗１３２を含む。この可変フィードバック抵抗１３２は、抵抗値Ｒｆが変更可能である。差動増幅器１３０の正入力は接地ノードに結合される。
【００５１】
図６に示す電流測定部１１１は、フィードバック式電流計である。この差動増幅器１３０は、ＯＰアンプで構成されており、入力インピーダンスが極めて高く、差動増幅器１３０の負入力に流入する電流ｉｂは、測定電流Ｉに比べてほぼ無視することができる。したがって、図６に示す電流測定部１１１の構成の場合、差動増幅器１３０の出力電圧ＶＯは、−Ｉ・Ｒｆで与えられる。
【００５２】
この場合、フィードバック抵抗１３２の抵抗値Ｒｆが変更可能とされており、測定対象の回路におけるピーク波形の大きさに応じて正確に電流測定を行なうことができ、測定精度を向上することができる。また、次段のピーク検出回路に対しては、電流波形をほぼ低減させることなく伝達することができ、正確にピーク電流波形を検出することができる。
【００５３】
以上のように、この発明の実施の形態２に従えば、プローブにより検出された電流を測定する電流測定部をフィードバック式電流計で構成するとともに、そのフィードバック抵抗を可変抵抗で構成している。したがって、測定対象の回路基板のピーク波形の大きさに応じて最適な精度で測定を行うことができ、高精度でピーク波形を検出することができる。また、このフィードバック式電流計を利用することにより、微小リークパスにおける微小電流であっても高精度で測定することができる。
【００５４】
［実施の形態３］
図７は、この発明の実施の形態３に従う測定器の構成を概略的に示す図である。図７により、回路基板は、取付台１４２上に取付けられる（回路基板は示さず）。この取付台１４２は、スタンド／微小振動台１４０上に配置される。図７においては、１つのプローブを代表的に示すが、このプローブは、図１に示すように最小限２本は設けられる。
【００５５】
プローブ１１２は、対応のプローブアーム１４５の先端部に取付けられる。プローブアーム１４５は、各プローブに対して設けられ、アーム固定台１５６に固定される。このプローブアーム固定台１５６は、ＸＹステージ１５４上に配置される。このＸＹステージ１５４は、移動ＡＤＣ１５８および１５９により、手動でＸＹ方向に移動可能である。このＸＹステージ１５４は、台座１５２上に配置され、台座１５２は、微小振動スタンド１５０に配置される。
【００５６】
図７に示すように、マニュアルプローバを用い、プローブ１１２（１１２ａ，１１２ｂ）の位置を手動で移動させることにより、任意の形状の配線パターンに対してプローブを接触させることができ、回路基板のパターン形状に応じて専用の測定冶具を作成する必要がなくなる。
【００５７】
すなわち、図８に示すように、回路基板１１３においてたとえば測定対象領域１６０にＴＥＧ（テスト・エレメント・グループ）が配置される場合、このＴＥＧの絶縁性を測定することにより、プロセス不良解析を行なう場合、手動でプローブを移動させてＴＥＧの測定対象の回路配線パターンにっプローブを接触させて不良測定を行なうことができる。
【００５８】
また、測定対象領域１６０において、ＴＥＧが配置されているのではなく，互いに近接して配置されるように、プロセスマージンが小さい配線パターン１６２ａおよび１６２ｂが配置されている場合、このようなプロセスマージンの小さい領域の配線１６２ａおよび１６２ｂに対して絶縁の異常検査を行なうことができる。この場合、回路基板が潜在的な不良を有するかを判定することができ、すべての配線パターンを検査する必要がなく、検査時間を短縮することができる。
【００５９】
なお、図８においては、プロセスマージンの小さい配線パターンとして近接して配置されるＬ字型の配線パターンを示しているものの、このプロセスマージンの小さな配線パターンは図８に示す配線パターンに限定されず、他のパターンであってもよい。
【００６０】
なお、このプロセスマージンの小さい領域が予め予測でき、量産品で検査を行なう場合には、マニュアルプローバを用いることなく、専用の冶具を用いて測定されてもよい。
【００６１】
以上のように、この発明の実施の形態３に従えば、測定器のプローバを手動で移動可能としており、専用の冶具を用いることなく必要な箇所の測定を行なうことができ、測定精度を改善することができるとともに、測定時間を短縮することができる。
【産業上の利用可能性】
【００６２】
この発明は、一般に、配線パターンが形成された回路基板の絶縁性を測定する装置に適用することができ、高精度でかつ短時間で絶縁不良を検出することができる検査装置を実現することができる。この回路基板は、表面に導体配線パターンが形成されていればよく、プリント配線基板、フレキシブル基板、多層配線基板、液晶表示装置またはプラズマ表示装置用の電極盤および半導体パッケージ用のパッケージ基板およびフィルムキャリアなど種々の配線が施される基板であればよく、検査対象項目として絶縁性の検査項目が含まれる回路基板であればよい。
【符号の説明】
【００６３】
１００  操作部、１０１  制御部、１０２  ＤＡＣ制御部、１０３  ＡＤＣデータ制御部、１０４  判定部、１０５  結果表示部、１０６  ＤＡＣ、１０７  ＡＤＣ、１０８  電源、１０９  測定器、１１０  電圧測定部、１１１  電流測定部、Ｉ／Ｆ  インターフェイス、１１２ａ，１１２ｂ  プローブ、１１３  回路基板、１１４  ピーク検出回路、１１５ａ，１１５ｂ  導体配線パターン、１２０  フィルタ回路、１２２  基準電圧生成回路、１２４  比較回路、１２６  ラッチ回路、１３０  差動増幅器（ＯＰアンプ）、１３２  可変フィードバック抵抗、１４２  回路基板取付台、１４５  プローブアーム、１５４  ＸＹステージ、１６０  検査対象領域、１６２ａ，１６２ｂ  導体配線パターン。
【図１】
2010175339.tif 000003
【図２】
2010175339.tif 000004
【図３】
2010175339.tif 000005
【図４】
2010175339.tif 000006
【図５】
2010175339.tif 000007
【図６】
2010175339.tif 000008
【図７】
2010175339.tif 000009
【図８】
2010175339.tif 000010