(57)【要約】      （修正有）【課題】アンダーフィル樹脂にボイドが発生することを防止することのできる半導体装置、並びに電子装置及びその製造方法を提供する。【解決手段】液状とされたアンダーフィル樹脂１３−１が、半導体チップの第１の辺４１からパッド部非形成領域Ａの第１の辺５１に向かうＦ方向に供給される場合、半導体チップの第１の辺４１と第３のパッド部形成領域Ｄとの間に位置する部分のソルダーレジスト層３６、及び半導体チップの第１の辺４１と第４のパッド部形成領域Ｅとの間に位置する部分のソルダーレジスト層３６に切り欠き部５９を設けた。【選択図】図６
2010278070.tif 000002
【特許請求の範囲】
【請求項１】
電極パッドを有し、平面視四角形とされ、対向配置された第１及び第２の辺、及び前記第１及び第２の辺と接続され、対向配置された第３及び第４の辺を有する半導体チップと、
前記電極パッドに設けられた内部接続端子と、
前記内部接続端子の端面を露出するように、前記電極パッドが形成された側の前記半導体チップの面に設けられた絶縁樹脂層と、
前記内部接続端子の端面に対して略面一とされた前記絶縁樹脂層の面に設けられ、前記内部接続端子の端面と接続されると共に、接続面を有したパッド部を有する複数の配線パターンと、
前記絶縁樹脂層の面に設けられ、前記パッド部の接続面を露出する開口部を有するソルダーレジスト層と、
前記パッド部の接続面に設けられ、配線基板と接続される外部接続端子と、を備え、
複数の前記パッド部は、額縁状に配置されており、
前記絶縁樹脂層は、該絶縁樹脂層の中央部に配置され、平面視四角形とされ、前記半導体チップの第１の辺と平行な第１の辺、前記半導体チップの第２の辺と平行な第２の辺、前記半導体チップの第３の辺と平行な第３の辺、及び前記半導体チップの第４の辺と平行な第４の辺を有すると共に、前記パッド部が形成されないパッド部非形成領域と、前記パッド部非形成領域の第１の辺と前記半導体チップの第１の辺との間に配置された第１のパッド部形成領域と、前記パッド部非形成領域の第２の辺と前記半導体チップの第２の辺との間に配置された第２のパッド部形成領域と、前記パッド部非形成領域、前記第１のパッド部形成領域、及び前記第２のパッド部形成領域と前記半導体チップの第３の辺との間に配置された第３のパッド部形成領域と、前記パッド部非形成領域、前記第１のパッド部形成領域、及び前記第２のパッド部形成領域と前記半導体チップの第４の辺との間に配置された第４のパッド部形成領域とを有し、
前記配線基板に対してフリップチップ接続されると共に、前記配線基板と前記ソルダーレジスト層との隙間に硬化したアンダーフィル樹脂が充填される半導体装置であって、
前記硬化したアンダーフィル樹脂の母材となる液状とされたアンダーフィル樹脂が、前記半導体チップの第１の辺から前記パッド部非形成領域の第１の辺に向かう第１の方向に供給される場合、前記半導体チップの第１の辺と前記第３のパッド部形成領域との間に位置する部分の前記ソルダーレジスト層、及び前記半導体チップの第１の辺と前記第４のパッド部形成領域との間に位置する部分の前記ソルダーレジスト層に、溝部又は切り欠き部を設けたことを特徴とする半導体装置。
【請求項２】
前記溝部及び前記切り欠き部の延在方向は、前記第１の方向と直交する方向であることを特徴とする請求項２記載の半導体装置。
【請求項３】
前記第３及び第４の領域に対応する部分の前記ソルダーレジスト層に、他の溝部を設けたことを特徴とする請求項１または２記載の半導体装置。
【請求項４】
電極パッドを有し、平面視四角形とされ、対向配置された第１及び第２の辺、及び前記第１及び第２の辺と接続され、対向配置された第３及び第４の辺を有する半導体チップと、
前記電極パッドに設けられた内部接続端子と、
前記内部接続端子の端面を露出するように、前記電極パッドが形成された側の前記半導体チップの面に設けられた絶縁樹脂層と、
前記内部接続端子の端面に対して略面一とされた前記絶縁樹脂層の面に設けられ、前記内部接続端子の端面と接続されると共に、接続面を有したパッド部を有する複数の配線パターンと、
前記絶縁樹脂層の面に設けられ、前記パッド部の接続面を露出する開口部を有するソルダーレジスト層と、
前記パッド部の接続面に設けられ、配線基板と接続される外部接続端子と、を備え、
複数の前記パッド部は、額縁状に配置されており、
前記絶縁樹脂層は、該絶縁樹脂層の中央部に配置され、平面視四角形とされ、前記半導体チップの第１の辺と平行な第１の辺、前記半導体チップの第２の辺と平行な第２の辺、前記半導体チップの第３の辺と平行な第３の辺、及び前記半導体チップの第４の辺と平行な第４の辺を有すると共に、前記パッド部が形成されないパッド部非形成領域と、前記パッド部非形成領域の第１の辺と前記半導体チップの第１の辺との間に配置された第１のパッド部形成領域と、前記パッド部非形成領域の第２の辺と前記半導体チップの第２の辺との間に配置された第２のパッド部形成領域と、前記パッド部非形成領域、前記第１のパッド部形成領域、及び前記第２のパッド部形成領域と前記半導体チップの第３の辺との間に配置された第３のパッド部形成領域と、前記パッド部非形成領域、前記第１のパッド部形成領域、及び前記第２のパッド部形成領域と前記半導体チップの第４の辺との間に配置された第４のパッド部形成領域とを有し、
前記配線基板に対してフリップチップ接続されると共に、前記配線基板と前記ソルダーレジスト層との隙間に硬化したアンダーフィル樹脂が充填される半導体装置であって、
前記硬化したアンダーフィル樹脂の母材となる液状とされたアンダーフィル樹脂が、前記半導体チップの第１の辺から前記パッド部非形成領域の第１の辺に向かう第１の方向に供給される場合、前記第３及び第４のパッド部形成領域に対応する部分の前記ソルダーレジスト層に、溝部を設けたことを特徴とする半導体装置。
【請求項５】
前記溝部の延在方向は、前記第１の方向と直交する方向であることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記第１の方向に対して、前記溝部を複数設けたことを特徴とする請求項４または５記載の半導体装置。
【請求項７】
請求項１ないし６のうち、いずれか１項記載の半導体装置と、
前記外部接続端子と接続されるパッドを有した配線基板と、
前記硬化したアンダーフィル樹脂と、を備え、
前記半導体装置は、前記外部接続端子を介して、前記パッドと電気的に接続されており、
前記硬化したアンダーフィル樹脂は、前記半導体装置と前記配線基板との隙間を充填することを特徴とする電子装置。
【請求項８】
請求項１ないし６のうち、いずれか１項記載の半導体装置と、前記外部接続端子と接続されるパッドを有した配線基板と、前記硬化したアンダーフィル樹脂と、を備えた電子装置の製造方法であって、
前記半導体装置を形成する半導体装置形成工程と、
前記外部接続端子と前記パッドとを接続することで、前記配線基板に対して前記半導体装置をフリップチップ接続する半導体装置接続工程と、
前記硬化したアンダーフィル樹脂の母材となる液状とされたアンダーフィル樹脂を、前記半導体チップの第１の辺の近傍に位置する部分の前記配線基板上に滴下することにより、前記液状とされたアンダーフィル樹脂が、前記半導体チップの第１の辺から前記パッド部非形成領域の第１の辺に向かう第１の方向に移動するように、前記液状とされたアンダーフィル樹脂を供給する液状アンダーフィル樹脂供給工程と、
毛細管現象により、前記半導体装置と前記配線基板との隙間を前記液状とされたアンダーフィル樹脂で充填するアンダーフィル樹脂充填工程と、
加熱により、前記液状とされたアンダーフィル樹脂を硬化させるアンダーフィル樹脂硬化工程と、を含むことを特徴とする電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、並びに電子装置及びその製造方法に係り、特に、配線基板に対してフリップチップ接続されると共に、配線基板と対向する面がアンダーフィル樹脂と接触する半導体装置、並びに電子装置及びその製造方法に関する。
【背景技術】
【０００２】
従来の電子装置には、ＷＬＰ（ウエハーレベルパッケージ）技術により形成されたＣＳＰ（チップサイズパッケージ）を半導体装置として、配線基板にフリップチップ接続すると共に、半導体装置と配線基板との隙間をアンダーフィル樹脂により充填した構成とされた電子装置（例えば、図１参照）がある。
【０００３】
図１は、従来の電子装置の断面図である。
【０００４】
図１を参照するに、従来の電子装置２００は、配線基板２０１と、半導体装置２０２と、硬化したアンダーフィル樹脂２０３とを有する。
【０００５】
配線基板２０１は、多層配線構造体とされた配線基板本体２１１と、パッド２１３と、ソルダーレジスト層２１４とを有する。
【０００６】
パッド２１３は、配線基板本体２１１の面２１１Ａに設けられており、接続面２１３Ａを有する。パッド２１３は、配線基板本体２１１に設けられた配線及びビア（図示せず）と電気的に接続されている。
【０００７】
ソルダーレジスト層２１４は、配線基板本体２１１の面２１１Ａに設けられている。ソルダーレジスト層２１４は、パッド２１３の接続面２１３Ａを露出する開口部２１６を有する。
【０００８】
半導体装置２０２は、半導体チップ２１７と、絶縁樹脂層２１８と、内部接続端子２１９と、配線２２１と、ソルダーレジスト層２２３と、外部接続端子２２４とを有する。半導体チップ２１７は、半導体基板２３１と、半導体基板２３１に形成された半導体集積回路２３２と、半導体集積回路２３２に設けられ、半導体集積回路２３２と電気的に接続された電極パッド２３３と、半導体集積回路２３２に設けられ、電極パッド２３３を露出する保護膜２３４とを有する。
【０００９】
絶縁樹脂層２１８は、保護膜２３４の面２３４Ａを覆うように設けられている。内部接続端子２１９は、電極パッド２３３に設けられている。内部接続端子２１９は、絶縁樹脂層２１８を貫通している。
【００１０】
配線２２１は、絶縁樹脂層２１８の面２１８Ａに設けられている。配線２２１は、絶縁樹脂層２１８から露出された部分の内部接続端子２１９の端面と接続されている。これにより、配線２２１は、半導体チップ２１７と電気的に接続されている。配線２２１は、外部接続端子２２４が接続される接続面２３７Ａを備えたパッド部２３７を複数有する。複数のパッド部２３７は、額縁状に配置されている。これにより、半導体装置２０２の中央部には、パッド部２３７が形成されない領域（以下、「パッド部非形成領域Ｊ」という）が存在する。
【００１１】
ソルダーレジスト層２２３は、絶縁樹脂層２１８の面２１８Ａを覆うように設けられている。ソルダーレジスト層２２３は、パッド部２３７の接続面２３７Ａを露出する開口部２３８を有する。
【００１２】
外部接続端子２２４は、パッド部２３７の接続面２３７Ａに設けられている。外部接続端子２２４は、配線基板２０１のパッド２１３と接続されている。言い換えれば、半導体装置２０２は、配線基板２０１に対してフリップチップ接続されている。
【００１３】
アンダーフィル樹脂２０３は、配線基板２０１と半導体装置２０２との隙間に設けられている。アンダーフィル樹脂２０３は、半導体装置２０２の端部の近傍に位置する部分の配線基板２０１上に液状とされたアンダーフィル樹脂２０３−１（硬化したアンダーフィル樹脂２０３の母材）を滴下し、毛細管現象により、滴下された液状とされたアンダーフィル樹脂２０３−１を配線基板２０１と半導体装置２０２との隙間に充填した後、液状とされたアンダーフィル樹脂２０３−１を硬化させることで形成する（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開平１１−１１１８９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
図２は、配線基板と半導体装置との隙間を流動する液状とされたアンダーフィル樹脂の流速について説明するための図であり、図３は、ボイドが発生したアンダーフィル樹脂を備えた従来の電子装置の断面図である。図２及び図３において、図１に示す従来の電子装置２００と同一構成部分には同一符号を付す。
【００１６】
ここで、図２を参照して、配線基板２０１と半導体装置２０２との隙間を流動する液状とされたアンダーフィル樹脂２０３−１の流速について説明する。
【００１７】
図２に示すように、アンダーフィル樹脂供給部２４１から配線基板２０１上に滴下された液状とされたアンダーフィル樹脂２０３−１は、パッド部非形成領域Ｊに対応する部分の配線基板２０１と半導体装置２０２との隙間を遅い流速で流動し、複数のパッド２１３が形成されたパッド形成領域Ｋに対応する部分の配線基板２０１と半導体装置２０２との隙間を速い流速で流動する。
【００１８】
このため、パッド形成領域Ｋに対応する部分の配線基板２０１と半導体装置２０２との隙間が液状とされたアンダーフィル樹脂２０３−１により充填された後に、パッド部非形成領域Ｊに対応する部分の配線基板２０１と半導体装置２０２との隙間は、液状とされたアンダーフィル樹脂２０３−１により充填される。
【００１９】
これにより、図３に示すように、従来の電子装置２００では、パッド非形成領域Ｊに対応する部分の配線基板２０１と半導体装置２０２との隙間に形成されたアンダーフィル樹脂２０３にボイド２４７が発生してしまうという問題があった。
【００２０】
なお、液状とされたアンダーフィル樹脂２０３−１にボイド２４７が発生した場合、液状とされたアンダーフィル樹脂２０３−１を硬化させる際の加熱や、電子装置２００をマザーボード等の実装基板（図示せず）と接続する際の加熱により、アンダーフィル樹脂２０３にクラックが発生してしまうため、電子装置２００の電気的な接続信頼性が低下してしまう。
【００２１】
そこで本発明は、上述した問題点に鑑みなされたものであり、アンダーフィル樹脂にボイドが発生することを防止することのできる半導体装置、並びに電子装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明の一観点によれば、電極パッドを有し、平面視四角形とされ、対向配置された第１及び第２の辺、及び前記第１及び第２の辺と接続され、対向配置された第３及び第４の辺を有する半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子の端面を露出するように、前記電極パッドが形成された側の前記半導体チップの面に設けられた絶縁樹脂層と、前記内部接続端子の端面に対して略面一とされた前記絶縁樹脂層の面に設けられ、前記内部接続端子の端面と接続されると共に、接続面を有したパッド部を有する複数の配線パターンと、前記絶縁樹脂層の面に設けられ、前記パッド部の接続面を露出する開口部を有するソルダーレジスト層と、前記パッド部の接続面に設けられ、配線基板と接続される外部接続端子と、を備え、複数の前記パッド部は、額縁状に配置されており、前記絶縁樹脂層は、該絶縁樹脂層の中央部に配置され、平面視四角形とされ、前記半導体チップの第１の辺と平行な第１の辺、前記半導体チップの第２の辺と平行な第２の辺、前記半導体チップの第３の辺と平行な第３の辺、及び前記半導体チップの第４の辺と平行な第４の辺を有すると共に、前記パッド部が形成されないパッド部非形成領域と、前記パッド部非形成領域の第１の辺と前記半導体チップの第１の辺との間に配置された第１のパッド部形成領域と、前記パッド部非形成領域の第２の辺と前記半導体チップの第２の辺との間に配置された第２のパッド部形成領域と、前記パッド部非形成領域、前記第１のパッド部形成領域、及び前記第２のパッド部形成領域と前記半導体チップの第３の辺との間に配置された第３のパッド部形成領域と、前記パッド部非形成領域、前記第１のパッド部形成領域、及び前記第２のパッド部形成領域と前記半導体チップの第４の辺との間に配置された第４のパッド部形成領域とを有し、前記配線基板に対してフリップチップ接続されると共に、前記配線基板と前記ソルダーレジスト層との隙間に硬化したアンダーフィル樹脂が充填される半導体装置であって、前記硬化したアンダーフィル樹脂の母材となる液状とされたアンダーフィル樹脂が、前記半導体チップの第１の辺から前記パッド部非形成領域の第１の辺に向かう第１の方向に供給される場合、前記半導体チップの第１の辺と前記第３のパッド部形成領域との間に位置する部分の前記ソルダーレジスト層、及び前記半導体チップの第１の辺と前記第４のパッド部形成領域との間に位置する部分の前記ソルダーレジスト層に、溝部又は切り欠き部を設けたことを特徴とする半導体装置が提供される。
【００２３】
本発明によれば、液状とされたアンダーフィル樹脂が半導体チップの第１の辺からパッド部非形成領域の第１の辺に向かう第１の方向に供給される場合、半導体チップの第１の辺と第３のパッド部形成領域との間に位置する部分のソルダーレジスト層、及び半導体チップの第１の辺と第４のパッド部形成領域との間に位置する部分のソルダーレジスト層に溝部又は切り欠き部を設けることにより、溝部及び切り欠き部を流動する液状とされたアンダーフィル樹脂の流速を遅くすることが可能となる（言い換えれば、第３及び第４のパッド部形成領域に対応する部分のソルダーレジスト層に液状とされたアンダーフィル樹脂が到達する時間を遅くすることが可能となる）。
【００２４】
これにより、第３及び第４のパッド部形成領域に対応する部分のソルダーレジスト層全体が液状とされたアンダーフィル樹脂に覆われた後に、パッド部非形成領域に対応する部分のソルダーレジスト層が液状とされたアンダーフィル樹脂により覆われることがなくなるため、パッド部非形成領域に対応する部分のソルダーレジスト層（液状とされたアンダーフィル樹脂の流速の遅い部分）に配置されるアンダーフィル樹脂にボイドが発生することを防止できる。
【００２５】
本発明の他の観点によれば、電極パッドを有し、平面視四角形とされ、対向配置された第１及び第２の辺、及び前記第１及び第２の辺と接続され、対向配置された第３及び第４の辺を有する半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子の端面を露出するように、前記電極パッドが形成された側の前記半導体チップの面に設けられた絶縁樹脂層と、前記内部接続端子の端面に対して略面一とされた前記絶縁樹脂層の面に設けられ、前記内部接続端子の端面と接続されると共に、接続面を有したパッド部を有する複数の配線パターンと、前記絶縁樹脂層の面に設けられ、前記パッド部の接続面を露出する開口部を有するソルダーレジスト層と、前記パッド部の接続面に設けられ、配線基板と接続される外部接続端子と、を備え、複数の前記パッド部は、額縁状に配置されており、前記絶縁樹脂層は、該絶縁樹脂層の中央部に配置され、平面視四角形とされ、前記半導体チップの第１の辺と平行な第１の辺、前記半導体チップの第２の辺と平行な第２の辺、前記半導体チップの第３の辺と平行な第３の辺、及び前記半導体チップの第４の辺と平行な第４の辺を有すると共に、前記パッド部が形成されないパッド部非形成領域と、前記パッド部非形成領域の第１の辺と前記半導体チップの第１の辺との間に配置された第１のパッド部形成領域と、前記パッド部非形成領域の第２の辺と前記半導体チップの第２の辺との間に配置された第２のパッド部形成領域と、前記パッド部非形成領域、前記第１のパッド部形成領域、及び前記第２のパッド部形成領域と前記半導体チップの第３の辺との間に配置された第３のパッド部形成領域と、前記パッド部非形成領域、前記第１のパッド部形成領域、及び前記第２のパッド部形成領域と前記半導体チップの第４の辺との間に配置された第４のパッド部形成領域とを有し、前記配線基板に対してフリップチップ接続されると共に、前記配線基板と前記ソルダーレジスト層との隙間に硬化したアンダーフィル樹脂が充填される半導体装置であって、前記硬化したアンダーフィル樹脂の母材となる液状とされたアンダーフィル樹脂が、前記半導体チップの第１の辺から前記パッド部非形成領域の第１の辺に向かう第１の方向に供給される場合、前記第３及び第４のパッド部形成領域に対応する部分の前記ソルダーレジスト層に、溝部を設けたことを特徴とする半導体装置が提供される。
【００２６】
本発明によれば、硬化したアンダーフィル樹脂の母材となる液状とされたアンダーフィル樹脂が、半導体チップの第１の辺からパッド部非形成領域の第１の辺に向かう第１の方向に供給される場合、第３及び第４のパッド部形成領域に対応する部分のソルダーレジスト層に溝部を設けることにより、溝部を流動する液状とされたアンダーフィル樹脂の流速を遅くすることが可能となる（言い換えれば、第３及び第４のパッド部形成領域に対応する部分のソルダーレジスト層に液状とされたアンダーフィル樹脂が到達する時間を遅くすることが可能となる）。
【００２７】
これにより、第３及び第４のパッド部形成領域に対応する部分のソルダーレジスト層全体が液状とされたアンダーフィル樹脂に覆われた後に、パッド部非形成領域に対応する部分のソルダーレジスト層が液状とされたアンダーフィル樹脂により覆われることがなくなるため、パッド部非形成領域に対応する部分のソルダーレジスト層（液状とされたアンダーフィル樹脂の流速の遅い部分）に配置されるアンダーフィル樹脂にボイドが発生することを防止できる。
【発明の効果】
【００２８】
本発明によれば、配線基板に対してフリップチップ接続された半導体装置と配線基板との間の隙間に充填されたアンダーフィル樹脂にボイドが発生することを防止することができる。
【図面の簡単な説明】
【００２９】
【図１】従来の電子装置の断面図である。
【図２】配線基板と半導体装置との隙間を流動する液状とされたアンダーフィル樹脂の流速について説明するための図
【図３】ボイドが発生したアンダーフィル樹脂を備えた従来の電子装置の断面図である。
【図４】本発明の第１の実施の形態に係る電子装置の断面図である。
【図５】図４に示す半導体装置の平面図である。
【図６】毛細管現象により半導体装置と配線基板との隙間を流動するアンダーフィル樹脂を模式的に示す図（その１）である。
【図７】毛細管現象により半導体装置と配線基板との隙間を流動するアンダーフィル樹脂を模式的に示す図（その２）である。
【図８】毛細管現象により半導体装置と配線基板との隙間を流動するアンダーフィル樹脂を模式的に示す図（その３）である。
【図９】本発明の第１の実施の形態に係る電子装置の製造工程（その１）を示す図である。
【図１０】本発明の第１の実施の形態に係る電子装置の製造工程（その２）を示す図である。
【図１１】本発明の第１の実施の形態に係る電子装置の製造工程（その３）を示す図である。
【図１２】本発明の第１の実施の形態に係る電子装置の製造工程（その４）を示す図である。
【図１３】本発明の第１の実施の形態に係る電子装置の製造工程（その５）を示す図である。
【図１４】本発明の第１の実施の形態に係る電子装置の製造工程（その６）を示す図である。
【図１５】本発明の第１の実施の形態に係る電子装置の製造工程（その７）を示す図である。
【図１６】本発明の第１の実施の形態に係る電子装置の製造工程（その８）を示す図である。
【図１７】本発明の第１の実施の形態に係る電子装置の製造工程（その９）を示す図である。
【図１８】本発明の第１の実施の形態に係る電子装置の製造工程（その１０）を示す図である。
【図１９】本発明の第１の実施の形態に係る電子装置の製造工程（その１１）を示す図である。
【図２０】本発明の第１の実施の形態に係る電子装置の製造工程（その１２）を示す図である。
【図２１】本発明の第１の実施の形態に係る電子装置の製造工程（その１３）を示す図である。
【図２２】本発明の第１の実施の形態に係る電子装置の製造工程（その１４）を示す図である。
【図２３】本発明の第１の実施の形態に係る電子装置の製造工程（その１５）を示す図である。
【図２４】本発明の第１の実施の形態の変形例に係る電子装置の断面図である。
【図２５】図２４に示す半導体装置の平面図である。
【図２６】本発明の第２の実施の形態に係る電子装置の断面図（その１）である。
【図２７】本発明の第２の実施の形態に係る電子装置の断面図（その２）である。
【図２８】図２７に示す半導体装置の平面図である。
【図２９】本発明の第２の実施の形態の第１変形例に係る電子装置の断面図である。
【図３０】図２９に示す半導体装置の平面図である。
【図３１】本発明の第２の実施の形態の第２変形例に係る電子装置の断面図である。
【図３２】図３１に示す半導体装置の平面図である。
【発明を実施するための形態】
【００３０】
以下、図面に基づいて本発明の実施の形態について説明する。
【００３１】
（第１の実施の形態）
図４は、本発明の第１の実施の形態に係る電子装置の断面図である。
【００３２】
図４を参照するに、第１の実施の形態の電子装置１０は、配線基板１１と、半導体装置１２と、硬化したアンダーフィル樹脂１３とを有する。
【００３３】
配線基板１１は、配線基板本体２１と、パッド２２と、ソルダーレジスト層２３とを有する。配線基板本体２１は、積層された複数の絶縁層（図示せず）と、複数の絶縁層に形成され、パッド２２と接続された配線パターン（図示せず）と、配線基板本体２１の下面２１Ｂ側に配置され、配線パターンと接続された外部接続用パッド（図示せず）とを有した構成（多層配線構造体）とされている。配線基板本体２１としては、例えば、コアレス基板やコア付きビルドアップ基板等を用いることができる。
【００３４】
パッド２２は、配線基板本体２１の上面２１Ａに複数設けられている。複数のパッド２２は、平面視額縁状に配置されている。パッド２２は、後述する外部接続端子３８が接続される接続面２２Ａを有する。パッド２２の材料としては、例えば、Ｃｕを用いることができる。
【００３５】
ソルダーレジスト層２３は、配線基板本体２１の上面２１Ａを覆うように設けられている。ソルダーレジスト層２３は、パッド２２の接続面２２Ａを露出する開口部２５を有する。
【００３６】
図５は、図４に示す半導体装置の平面図である。図５に示すＦは、アンダーフィル樹脂供給部１５から供給された液状とされたアンダーフィル樹脂１３−１（硬化したアンダーフィル樹脂１３の母材）が流動する方向（以下、「Ｆ方向」という）を示している。Ｆ方向は、半導体チップ３１の第１の辺４１からパッド部非形成領域Ａの第１の辺５１に向かう方向（半導体チップ３１の第１の辺４１及びパッド部非形成領域Ａの第１の辺５１と直交する方向）のことである。
【００３７】
図４及び図５を参照するに、半導体装置１２は、配線基板１１に設けられたパッド２２に対してフリップチップ接続されており、半導体チップ３１と、内部接続端子３２と、絶縁樹脂層３４と、配線パターン３５と、ソルダーレジスト層３６と、外部接続端子３８とを有する。
【００３８】
半導体チップ３１は、平面視四角形とされており、第１〜第４の辺４１〜４４を有する。半導体チップ３１の第１の辺４１は、液状とされたアンダーフィル樹脂１３−１（後述する図６参照）を配線基板１１に設けられたソルダーレジスト層２３上に滴下するアンダーフィル樹脂供給部１５と対向する辺である。
【００３９】
半導体チップ３１の第２の辺４２は、半導体チップ３１の第１の辺４１と対向すると共に、半導体チップ３１の第１の辺４１に対して平行な辺である。
【００４０】
半導体チップ３１の第３の辺４３は、一方の端部が半導体チップ３１の第１の辺４１と接続されており、他方の端部が半導体チップ３１の第２の辺４２と接続されている。半導体チップ３１の第３の辺４３は、半導体チップ３１の第１及び第２の辺４１，４２に対して直交する辺である。
【００４１】
半導体チップ３１の第４の辺４４は、一方の端部が半導体チップ３１の第１の辺４１と接続されており、他方の端部が半導体チップ３１の第２の辺４２と接続されている。半導体チップ３１の第３の辺４４は、半導体チップ３１の第３の辺４３と対向すると共に、半導体チップ３１の第３の辺４３に対して平行な辺である。
【００４２】
半導体チップ３１は、半導体基板４６と、半導体集積回路４７と、電極パッド４８と、保護膜４９とを有する。半導体基板４６は、半導体集積回路４７を形成するための基板である。半導体基板４６の厚さは、例えば、１００μｍ〜３００μｍとすることができる。半導体基板４６としては、例えば、Ｓｉウエハを個片化したものを用いることができる。
【００４３】
半導体集積回路４７は、半導体基板４６の表面４６Ａ側に設けられている。半導体集積回路４７は、半導体基板４６に形成された拡散層（図示せず）、半導体基板４６上に積層された絶縁層（図示せず）、及び積層された絶縁層に設けられたビア（図示せず）及び配線等（図示せず）から構成されている。
【００４４】
電極パッド４８は、半導体集積回路４７の面４７Ａに複数設けられている。電極パッド４８は、接続面４８Ａを有する。電極パッド４８は、半導体集積回路４７に設けられた配線（図示せず）と電気的に接続されている。電極パッド４８の材料としては、例えば、Ａｌを用いることができる。
【００４５】
保護膜４９は、半導体集積回路４７の面４７Ａに設けられている。保護膜４９は、半導体集積回路４７を保護するための膜である。保護膜４９としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。
【００４６】
内部接続端子３２は、電極パッド４８の接続面４８Ａに設けられている。内部接続端子３２の端面３２Ａは、配線パターン３５と接続されている。内部接続端子３２は、半導体集積回路４７と配線パターン３５とを電気的に接続するための端子である。内部接続端子３２の高さは、例えば、１０μｍ〜６０μｍとすることができる。内部接続端子３２としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。また、Ａｕバンプは、例えば、ボンディング法やめっき法により形成することができる。
【００４７】
絶縁樹脂層３４は、内部接続端子３２の側面を覆うように、保護膜４９の面４９Ａ及び内部接続端子３２から露出された部分の接続面４８Ａに設けられている。内部接続端子３２の端面３２Ａは、絶縁樹脂層３４の面３４Ａから露出されている。絶縁樹脂層３４の面３４Ａは、内部接続端子３２の端面３２Ａに対して略面一とされている。
【００４８】
絶縁樹脂層３４は、パッド部非形成領域Ａと、第１〜第４のパッド部形成領域Ｂ〜Ｅとを有する。パッド部非形成領域Ａは、絶縁樹脂層３４の中央部に配置されている。パッド部非形成領域Ａは、配線パターン３５に設けられた後述するパッド部５７が形成されない領域である。パッド部非形成領域Ａは、平面視四角形とされている。
【００４９】
パッド部非形成領域Ａは、パッド部５７が形成されない領域であるため、外部接続端子３８が配設されない。そのため、配線基板１１に対してフリップチップ接続された半導体装置１２と配線基板１１との隙間に液状とされたアンダーフィル樹脂１３−１を形成する際、パッド部非形成領域Ａに対応する部分の半導体装置１２と配線基板１１との隙間（外部接続端子３８が配設されない隙間）を流動する液状とされたアンダーフィル樹脂１３−１の流速は、第１〜第４のパッド部形成領域Ｂ〜Ｅに対応する部分の半導体装置１２と配線基板１１との隙間を流動する液状とされたアンダーフィル樹脂１３−１の流速よりも遅い。
【００５０】
パッド部非形成領域Ａは、第１〜第４の辺５１〜５４を有する。パッド部非形成領域Ａの第１の辺５１は、平面視した状態において、半導体チップ３１の第１の辺４１に対して平行となるように、半導体チップ３１の第１の辺４１に対して対向配置されている。
【００５１】
パッド部非形成領域Ａの第２の辺５２は、平面視した状態において、半導体チップ３１の第２の辺４２に対して平行となるように、半導体チップ３１の第２の辺４２に対して対向配置されている。
【００５２】
パッド部非形成領域Ａの第３の辺５３は、一方の端部がパッド部非形成領域Ａの第１の辺５１と接続されており、他方の端部がパッド部非形成領域Ａの第２の辺５２と接続されている。パッド部非形成領域Ａの第３の辺５３は、平面視した状態において、半導体チップ３１の第３の辺４３に対して平行となるように、半導体チップ３１の第３の辺４３に対して対向配置されている。
【００５３】
パッド部非形成領域Ａの第４の辺５４は、一方の端部がパッド部非形成領域Ａの第１の辺５１と接続されており、他方の端部がパッド部非形成領域Ａの第２の辺５２と接続されている。パッド部非形成領域Ａの第４の辺５４は、平面視した状態において、半導体チップ３１の第４の辺４４に対して平行となるように、半導体チップ３１の第４の辺４４に対して対向配置されている。
【００５４】
第１〜第４のパッド部形成領域Ｂ〜Ｅは、配線パターン３５に設けられた後述するパッド部５７が複数配置される領域である。
【００５５】
第１のパッド部形成領域Ｂは、パッド部非形成領域Ａの第１の辺５１と半導体チップ３１の第１の辺４１との間に配置された領域である。第２のパッド部形成領域Ｃは、パッド部非形成領域Ａの第２の辺５２と半導体チップ３１の第２の辺４２との間に配置された領域である。
【００５６】
第３のパッド部形成領域Ｄは、パッド部非形成領域Ａ、第１のパッド部形成領域Ｂ、及び第２のパッド部形成領域Ｃと半導体チップ３１の第３の辺４３との間に配置された領域である。第４のパッド部形成領域Ｅは、パッド部非形成領域Ａ、第１のパッド部形成領域Ｂ、及び第２のパッド部形成領域Ｃと半導体チップ３１の第４の辺４４との間に配置された領域である。
【００５７】
上記構成とされた絶縁樹脂層３４としては、例えば、粘着性を有したシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。絶縁樹脂層３４の厚さは、例えば、１０μｍ〜６０μｍとすることができる。
【００５８】
配線パターン３５は、内部接続端子３２の端面３２Ａと接触するように、絶縁樹脂層３４の面３４Ａに複数設けられている。配線パターン３５は、内部接続端子３２を介して、半導体集積回路４７と電気的に接続されている。配線パターン３５は、パッド部５７を有する。パッド部５７は、外部接続端子３８が接続される接続面５７Ａを有する。複数の配線パターン３５に設けられたパッド部５７は、額縁状に配置されている。
【００５９】
配線パターン３５の材料としては、例えば、Ｃｕを用いることができる。配線パターン３５の厚さは、例えば、３２μｍとすることができる。
【００６０】
ソルダーレジスト層３６は、絶縁樹脂層３４の面３４Ａに設けられている。ソルダーレジスト層３６は、開口部５８と、切り欠き部５９とを有する。開口部５８は、パッド部５７の接続面５７Ａを露出するように形成されている。
【００６１】
切り欠き部５９は、半導体チップ３１の第１の辺４１と第３のパッド部形成領域Ｄとの間に位置する部分のソルダーレジスト層３６、及び半導体チップ３１の第１の辺４１と第４のパッド部形成領域Ｅとの間に位置する部分のソルダーレジスト層３６に設けられている。切り欠き部５９は、半導体チップ３１の第１の辺４１の近傍に位置する部分のソルダーレジスト層３６を切り欠くことで構成されている。切り欠き部５９は、Ｆ方向と直交する方向に延在している。切り欠き部５９の長さＬ１は、Ｆ方向に対して直交する方向における第３のパッド部形成領域Ｄの幅と略等しい。
【００６２】
切り欠き部５９は、絶縁樹脂層３４の面３４Ａを露出している。切り欠き部５９の幅Ｗ１は、例えば、１００〜２００μｍとすることができる。切り欠き部５９の長さＬ１は、例えば、５００〜１０００μｍとすることができる。また、ソルダーレジスト層３６の厚さは、例えば、３５μｍとすることができる。
【００６３】
上記構成とされた切り欠き部５９は、配線基板１１にフリップチップ接続された半導体装置１２と配線基板１１との隙間を、半導体チップ３１の第１の辺４１と第１のパッド部形成領域Ｂとの間に位置する部分の半導体装置１２と配線基板１１との隙間、及びパッド部非形成領域Ａに対応する部分の半導体装置１２と配線基板１１との隙間よりも広くすることにより、切り欠き部５９を流動する液状とされたアンダーフィル樹脂１３−１の流速を遅くする（半導体チップ３１の第１の辺４１と第１のパッド部形成領域Ｂとの間に位置する部分の半導体装置１２と配線基板１１との隙間、及びパッド部非形成領域Ａに対応する部分の半導体装置１２と配線基板１１との隙間を流動するアンダーフィル樹脂１３の流速よりも遅くする）ための空間である。
【００６４】
外部接続端子３８は、パッド部５７の接続面５７Ａに設けられている。外部接続端子３８は、配線基板１１に設けられたパッド２２と電気的に接続される端子である。半導体装置１２は、外部接続端子３８により、配線基板１１のパッド２２に対してフリップチップ接続されている。つまり、半導体装置１２は、外部接続端子３８を介して、配線基板１１と電気的に接続されている。外部接続端子３８としては、例えば、はんだバンプを用いることができる。
【００６５】
図６〜図８は、毛細管現象により半導体装置と配線基板との隙間を流動するアンダーフィル樹脂を模式的に示す図である。図６〜８において、説明の便宜上、半導体装置１２を一点鎖線で示し、半導体装置１２の構成要素であるアンダーフィル樹脂３６を点線で示す。
【００６６】
ここで、図６〜図８を参照して、液状とされたアンダーフィル樹脂１３−１が半導体チップ３１の第１の辺４１からパッド部非形成領域Ａの第１の辺５１に向かうＦ方向に供給される場合における配線基板１１と半導体装置１２との隙間に充填される液状とされたアンダーフィル樹脂１３−１の流動の様子について説明する。
【００６７】
始めに、図６に示すように、アンダーフィル樹脂供給部１５から液状とされたアンダーフィル樹脂１３−１が滴下されると、滴下されたアンダーフィル樹脂１３−１は、Ｆ方向に対して直交する方向に広がりながらＦ方向に流動する。これにより、半導体装置１２と配線基板１１との隙間のうち、半導体チップ３１の第１の辺４１の下方に位置する部分の隙間全体に液状とされたアンダーフィル樹脂１３−１が供給される。
【００６８】
この際、先に説明したように、半導体チップ３１の第１の辺４１と第１のパッド部形成領域Ｂとの間に位置する部分の半導体装置１２と配線基板１１との隙間よりも切り欠き部５９に対応する部分の半導体装置１２と配線基板１１との隙間の方が広いため、切り欠き部５９での液状とされたアンダーフィル樹脂１３−１の流速は、半導体チップ３１の第１の辺４１と第１のパッド部形成領域Ｂとの間に位置する部分の半導体装置１２と配線基板１１との隙間を流動する液状とされたアンダーフィル樹脂１３−１の流速よりも遅くなる。
【００６９】
これにより、液状とされたアンダーフィル樹脂１３−１が、切り欠き部５９に対応する部分の半導体装置１２と配線基板１１との隙間を充填する間に、第１のパッド部形成領域Ｂに対応する部分の半導体装置１２と配線基板１１との隙間が液状とされたアンダーフィル樹脂１３−１により充填される。第１のパッド部形成領域Ｂに対応する部分の半導体装置１２と配線基板１１との隙間は、半導体チップ３１の第１の辺４１と第１のパッド部形成領域Ｂとの間に位置する部分の半導体装置１２と配線基板１１との隙間よりも液状とされたアンダーフィル樹脂１３−１の流速の速い部分である。
【００７０】
その後、図７に示すように、第１のパッド部形成領域Ｂに対応する部分の半導体装置１２と配線基板１１との隙間を流動する液状とされたアンダーフィル樹脂１３−１は、パッド部非形成領域Ａに対応する部分の半導体装置１２と配線基板１１との隙間を充填する。また、切り欠き部５９を充填した液状とされたアンダーフィル樹脂１３−１は、第３及び第４のパッド部形成領域Ｄ，Ｅに対応する部分の半導体装置１２と配線基板１１との隙間を流動する。
【００７１】
第３及び第４のパッド部形成領域Ｄ，Ｅに対応する部分の半導体装置１２と配線基板１１との隙間を流動する液状とされたアンダーフィル樹脂１３−１の流速は、パッド部非形成領域Ａに対応する部分の半導体装置１２と配線基板１１との隙間を流動する液状とされたアンダーフィル樹脂１３−１の流速よりも速い。
【００７２】
このため、液状とされたアンダーフィル樹脂１３−１がパッド部非形成領域Ａに対応する部分の半導体装置１２と配線基板１１との隙間の充填を完了する頃には、パッド部非形成領域Ａに対応する部分の半導体装置１２と配線基板１１との隙間を充填する液状とされたアンダーフィル樹脂１３−１のＦ方向における先端位置と、第３及び第４のパッド部形成領域Ｄ，Ｅに対応する部分の半導体装置１２と配線基板１１との隙間を流動する液状とされたアンダーフィル樹脂１３−１のＦ方向における先端位置との差がほとんどなくなる。
【００７３】
このように、第３及び第４のパッド部形成領域Ｄ，Ｅに対応する部分のソルダーレジスト層３６に切り欠き部５９を設けることにより、切り欠き部５９を流動する液状とされたアンダーフィル樹脂１３−１の流速を遅くすることが可能となる。これにより、第３及び第４のパッド部形成領域Ｄ，Ｅに対応する部分のソルダーレジスト層３６全体が液状とされたアンダーフィル樹脂１３−１に覆われた後に、パッド部非形成領域Ａに対応する部分のソルダーレジスト層３６が液状とされたアンダーフィル樹脂１３−１により覆われることがなくなるため、パッド部非形成領域Ａに対応する部分のソルダーレジスト層３６（液状とされたアンダーフィル樹脂１３−１の流速の遅い部分）に配置されるアンダーフィル樹脂１３にボイドが発生することを防止できる。
【００７４】
その後、図８に示す工程では、液状とされたアンダーフィル樹脂１３−１が、第２のパッド部形成領域Ｃに対応する部分の半導体装置１２と配線基板１１との隙間と、図７において液状とされたアンダーフィル樹脂１３−１が充填されていない第３及び第４のパッド部形成領域Ｄ，Ｅに対応する部分の半導体装置１２と配線基板１１との隙間とを充填する。なお、図８に示す液状とされたアンダーフィル樹脂１３−１を硬化させることにより、図２に示す硬化したアンダーフィル樹脂１３となる。
【００７５】
本実施の形態の半導体装置によれば、第３及び第４のパッド部形成領域Ｄ，Ｅに対応する部分のソルダーレジスト層３６に切り欠き部５９を設けることにより、切り欠き部５９を流動する液状とされたアンダーフィル樹脂１３−１の流速を遅くすることが可能となる。これにより、第３及び第４のパッド部形成領域Ｄ，Ｅに対応する部分のソルダーレジスト層３６全体が液状とされたアンダーフィル樹脂１３−１に覆われた後に、パッド部非形成領域Ａに対応する部分のソルダーレジスト層３６が液状とされたアンダーフィル樹脂１３−１により覆われることがなくなるため、パッド部非形成領域Ａに対応する部分のソルダーレジスト層３６（液状とされたアンダーフィル樹脂１３−１の流速の遅い部分）に配置されるアンダーフィル樹脂１３にボイドが発生することを防止できる。
【００７６】
アンダーフィル樹脂１３は、配線基板１１のパッド２２に対してフリップチップ接続された半導体装置１２と配線基板１１との隙間を充填している。アンダーフィル樹脂１３は、ボイドが形成されていない樹脂である。アンダーフィル樹脂１３の材料としては、例えば、熱硬化性を有したエポキシ樹脂を用いることができる。
【００７７】
本実施の形態の電子装置によれば、液状とされたアンダーフィル樹脂１３−１が半導体チップ３１の第１の辺４１からパッド部非形成領域Ａの第１の辺５１に向かうＦ方向に供給される場合、半導体チップ３１の第１の辺４１と第３及び第４のパッド部形成領域Ｄ，Ｅとの間に位置する部分のソルダーレジスト層３６に切り欠き部５９を設けることにより、切り欠き部５９を流れる液状とされたアンダーフィル樹脂１３−１の流速を遅くすることが可能となる。
【００７８】
これにより、第３及び第４のパッド部形成領域Ｄ，Ｅに対応する部分の半導体装置１２と配線基板１１との隙間全体が液状とされたアンダーフィル樹脂１３−１に充填された後に、パッド部非形成領域Ａに対応する部分の半導体装置１２と配線基板１１との隙間に液状とされたアンダーフィル樹脂１３−１が流動することがなくなるため、パッド部非形成領域Ａに対応する部分の半導体装置１２と配線基板１１との隙間に配置されるアンダーフィル樹脂１３にボイドが発生することを防止できる。
【００７９】
なお、本実施の形態の電子装置１０では、ＳＭＤ（Solder Mask Defined）構造を有した半導体装置１２を例に挙げて説明したが、上記説明した切り欠き部５９は、ＮＳＭＤ（Non Solder Mask Defined）構造とされた半導体装置にも適用可能であり、この場合、本実施の形態と同様な効果を得ることができる。
【００８０】
図９〜図２３は、本発明の第１の実施の形態に係る電子装置の製造工程を示す図である。図９〜図２３において、第１の実施の形態の電子装置１０と同一構成部分には同一符号を付す。また、図９〜図２３において、Ｉはダイサーが半導体基板６３（図４に示す半導体基板４６の母材）を切断する位置（以下、「切断位置Ｉ」という）を示している。
【００８１】
図９〜図２３を参照して、第１の実施の形態の電子装置１０の製造方法について説明する。
【００８２】
始めに、図９に示す工程では、切断位置Ｉにより区画された複数の半導体装置形成領域Ｇを有した半導体基板６３を準備する。
【００８３】
半導体装置形成領域Ｇは、半導体装置１２が形成される領域である。半導体基板６３は、薄板化され、かつ切断位置Ｉにおいて切断されることにより、先に説明した半導体基板４６（図４参照）となるものである。半導体基板６３としては、例えば、Ｓｉウエハを用いることができる。半導体基板６３の厚さは、例えば、５００μｍ〜７７５μｍとすることができる。
【００８４】
次いで、半導体装置形成領域Ｇに対応する半導体基板６３の表面６３Ａ側に、周知の手法により、半導体集積回路４７、接続面４８Ａを有した電極パッド４８、及び保護膜４９を備えた半導体チップ３１を形成する。電極パッド４８の材料としては、例えば、Ａｌを用いることができる。また、保護膜４９としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。
【００８５】
次いで、図１０に示す工程では、複数の半導体装置形成領域Ｇに設けられた複数の電極パッド４８の接続面４８Ａにそれぞれ１つの内部接続端子３２を形成する。
【００８６】
内部接続端子３２としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプは、例えば、ボンディング法により形成することができる。なお、図１０に示す工程で形成された複数の内部接続端子３２には、高さばらつきが存在する。
【００８７】
次いで、図１１に示す工程では、内部接続端子３２から露出された部分の電極パッド４８の接続面４８Ａ及び保護膜４９の面４９Ａに、内部接続端子３２を覆う絶縁樹脂層３４を形成する。
【００８８】
絶縁樹脂層３４としては、粘着性を有した絶縁樹脂シート（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。
【００８９】
粘着性を有した絶縁樹脂シートを用いた場合は、図１０に示す構造体の上面側に絶縁樹脂シートを貼り付けることで絶縁樹脂層３４を形成する。また、絶縁樹脂層３４としてペースト状の絶縁樹脂を用いた場合は、図１０に示す構造体の上面側に印刷法によりペースト状の絶縁樹脂を形成し、その後、プリベークして絶縁樹脂を半硬化させる。この半硬化した絶縁樹脂は、接着性を有する。絶縁樹脂層３４の厚さは、例えば、２０μｍ〜１００μｍとすることができる。
【００９０】
次いで、図１２に示す工程では、絶縁樹脂層３４の面３４Ａに金属層６５を形成する。金属層６５は、後述する図１４に示す工程において、エッチングされることにより、配線パターン３５となる膜である。具体的には、金属層６５としてＣｕ箔を用意し、このＣｕ箔を絶縁樹脂層３４の面３４Ａに貼り付ける。金属層６５の厚さは、例えば、１０μｍとすることができる。
【００９１】
次いで、図１３に示す工程では、図１２に示す構造体を加熱した状態で、金属層６５の上面６５Ａ側から金属層６５を押圧して、金属層６５の下面６５Ｂと複数の内部接続端子３２の端面３２Ａとを接触させて、金属層６５と内部接続端子３２とを圧着させる。図１２に示す構造体を加熱することにより、絶縁樹脂層３４は硬化する。圧着後の絶縁樹脂層３４の厚さは、例えば、１０μｍ〜６０μｍとすることができる。
【００９２】
このように、絶縁樹脂層３４上に配線パターン３５の母材となる金属層６５を形成し、金属層６５を押圧することで、金属層６５の下面６５Ｂと複数の内部接続端子３２の端面３２Ａとを接続させることにより、複数の内部接続端子３２の高さを揃える工程、及び複数の内部接続端子３２の端面３２Ａを絶縁樹脂層３４から露出させるための絶縁樹脂の研磨工程が不要となるので、電子装置１０の製造コストの低減を図ることができる。
【００９３】
次いで、図１４に示す工程では、金属層６５をエッチングによりパターニングすることで、複数の半導体装置形成領域Ｇに配線パターン３５を形成し、その後、配線パターン３５の粗化処理を行う。
【００９４】
具体的には、金属層６５の上面６５Ａにパターニングされたレジスト膜（図示せず）を形成し、次いで、このレジスト膜をマスクとして、金属層６５をエッチングすることで配線パターン３５を形成する。配線パターン３５の粗化処理は、黒化処理又は粗化エッチング処理のいずれかの方法により行うことができる。上記粗化処理は、配線パターン３５の上面及び側面に形成されるソルダーレジスト層３６と配線パターン３５との密着性を向上させるためのものである。
【００９５】
次いで、図１５に示す工程では、絶縁樹脂層３４の面３４Ａに、パッド部５７の接続面５７Ａを露出する開口部５８と、溝６７とを有したソルダーレジスト層３６を形成する。
【００９６】
具体的には、例えば、図１４に示す構造体の上面を覆うように、感光性のソルダーレジストを塗布し、その後、マスク（図示せず）を介して、開口部５８及び溝６７の形成領域に対応する部分のソルダーレジストを同時に露光・現像処理することで、開口部５８及び溝６７を有したソルダーレジスト層３６を形成する。
【００９７】
このように、開口部５８及び溝６７を同時に形成することで、開口部５８及び溝６７を別の工程で形成した場合と比較して、電子装置１０の製造コストの低減を図ることができる。
【００９８】
溝６７は、切断位置Ｉを中心として、隣り合う半導体装置形成領域Ｇに配置されたソルダーレジスト層３６に亘るように形成されている。溝６７は、切断位置Ｉを通過する面に対して左右対称となるような形状とされている。溝６７は、絶縁樹脂層３４の面３４Ａを露出するように形成されている。溝６７は、後述する図１８に示す工程において、切断されることにより、図４に示す切り欠き部５９となる溝である。
【００９９】
溝６７の幅は、切断位置Ｉを切断するダイサーの刃の幅（例えば、４０μｍ）を考慮した上で、例えば、２００μｍとすることができる。溝６７の長さは、先に説明した切り欠き部５９の長さＬ１（図５参照）と等しくなるように構成されている。具体的には、溝６７の長さは、例えば、５００〜１０００μｍとすることができる。
【０１００】
次いで、図１６に示す工程では、半導体基板６３の裏面６３Ｂ側から半導体基板６３を研磨又は研削して、半導体基板６３を薄板化する。半導体基板６３の薄板化には、例えば、バックサイドグラインダーを用いることができる。薄板化後の半導体基板６３の厚さは、例えば、１００μｍ〜３００μｍとすることができる。
【０１０１】
次いで、図１７に示す工程では、パッド部５７の接続面５７Ａに外部接続端子３８を形成する。外部接続端子３８としては、例えば、はんだバンプを用いることができる。
【０１０２】
次いで、図１８に示す工程では、半導体基板６３を切断位置Ｃに沿って切断することで、切り欠き部５９が形成されたソルダーレジスト層３６を備えた複数の半導体装置１２が製造される。なお、上記説明した図９〜図１８に示す工程が、「半導体装置形成工程」に相当する工程である。
【０１０３】
次いで、図１９に示す工程では、周知の手法により、配線基板本体２１、パッド２２、及びソルダーレジスト層２３を有した配線基板１１を形成する。配線基板本体２１は、積層された複数の絶縁層（図示せず）と、複数の絶縁層に形成され、パッド２２と接続された配線パターン（図示せず）と、配線基板本体２１の下面２１Ｂ側に配置され、配線パターンと接続された外部接続用パッド（図示せず）とを有した構成（多層配線構造体）とされている。配線基板本体２１としては、例えば、コアレス基板やコア付きビルドアップ基板等を用いることができる。
【０１０４】
パッド２２は、平面視額縁状に配置されるように、配線基板本体２１の上面２１Ａに複数形成する。パッド２２は、外部接続端子３８が接続される接続面２２Ａを有する。パッド２２の材料としては、例えば、Ｃｕを用いることができる。
【０１０５】
ソルダーレジスト層２３は、配線基板本体２１の上面２１Ａを覆うように形成する。ソルダーレジスト層２３は、パッド２２の接続面２２Ａを露出する開口部２５を有する。
【０１０６】
次いで、図２０に示す工程では、図１９に示す配線基板１１に対して図１８に示す半導体装置１２をフリップチップ接続する（半導体装置接続工程）。
【０１０７】
具体的には、半導体装置１２に設けられた外部接続端子３８と配線基板１１に設けられたパッド２２とを接続する。これにより、半導体装置１２と配線基板１１との間に隙間が形成される。
【０１０８】
次いで、図２１に示す工程では、硬化されたアンダーフィル樹脂１３の母材となる液状とされたアンダーフィル樹脂１３−１を、アンダーフィル樹脂供給部１５から半導体チップ３１の第１の辺４１の近傍に位置する部分のソルダーレジスト層２３上に滴下することにより、液状とされたアンダーフィル樹脂１３−１がＦ方向に流動するように、液状とされたアンダーフィル樹脂１３−１を供給する（液状アンダーフィル樹脂供給工程）。
【０１０９】
この際、液状とされたアンダーフィル樹脂１３−１は、Ｆ方向と直交する方向に広がりながらＦ方向に流動する（先に説明した図６参照）。
【０１１０】
次いで、図２２に示す工程では、アンダーフィル樹脂供給部１５から液状とされたアンダーフィル樹脂１３−１をさらに供給することで、毛細管現象により、半導体装置１２と配線基板１１との隙間を液状とされたアンダーフィル樹脂１３−１で充填する（アンダーフィル樹脂充填工程）。
【０１１１】
このとき、切り欠き部５９を流れる液状とされたアンダーフィル樹脂１３−１の流速が遅くなるため、第３及び第４のパッド部形成領域Ｄ，Ｅに対応する部分の半導体装置１２と配線基板１１との隙間全体が液状とされたアンダーフィル樹脂１３−１に充填された後に、パッド部非形成領域Ａに対応する部分の半導体装置１２と配線基板１１との隙間に液状とされたアンダーフィル樹脂１３−１が流動することがなくなるので、パッド部非形成領域Ａに対応する部分の半導体装置１２と配線基板１１との隙間に配置されるアンダーフィル樹脂１３にボイドが発生することを防止できる（図６〜８参照）。
【０１１２】
次いで、図２３に示す工程では、図２２に示す構造体を加熱することにより、液状とされたアンダーフィル樹脂１３−１を硬化させる（アンダーフィル樹脂硬化工程）。
【０１１３】
これにより、配線基板１１と、半導体装置１２と、硬化したアンダーフィル樹脂１３とを備えた第１の実施の形態の電子装置１０が製造される。
【０１１４】
本実施の形態の電子装置の製造方法によれば、液状とされたアンダーフィル樹脂１３−１が半導体チップ３１の第１の辺４１からパッド部非形成領域Ａの第１の辺５１に向かうＦ方向に供給される場合、半導体チップ３１の第１の辺４１と第３及び第４のパッド部形成領域Ｄ，Ｅとの間に位置する部分のソルダーレジスト層３６に切り欠き部５９を形成することにより、切り欠き部５９を流れる液状とされたアンダーフィル樹脂１３−１の流速が遅くなるため、第３及び第４のパッド部形成領域Ｄ，Ｅに対応する部分の半導体装置１２と配線基板１１との隙間全体が液状とされたアンダーフィル樹脂１３−１に充填された後に、パッド部非形成領域Ａに対応する部分の半導体装置１２と配線基板１１との隙間に液状とされたアンダーフィル樹脂１３−１が流動することがなくなるので、パッド部非形成領域Ａに対応する部分の半導体装置１２と配線基板１１との隙間に配置されるアンダーフィル樹脂１３にボイドが発生することを防止できる。
【０１１５】
図２４は、本発明の第１の実施の形態の変形例に係る電子装置の断面図であり、図２５は、図２４に示す半導体装置の平面図である。図２４及び図２５において、第１の実施の形態の電子装置１０と同一構成部分には同一符号を付す。
【０１１６】
図２４及び図２５を参照するに、第１の実施の形態の変形例に係る電子装置７５は、第１の実施の形態の電子装置１０に設けられた半導体装置１２の代わりに、半導体装置７６を設けた以外は電子装置１０と同様に構成される。
【０１１７】
半導体装置７６は、ソルダーレジスト層３６に形成された切り欠き部５９の代わりに、ソルダーレジスト層３６に溝部７８を設けた以外は、第１の実施の形態の半導体装置１２と同様に構成される。
【０１１８】
溝部７８は、半導体チップ３１の第１の辺４１と第３のパッド部形成領域Ｄとの間に位置する部分のソルダーレジスト層３６、及び半導体チップ３１の第１の辺４１と第４のパッド部形成領域Ｅとの間に位置する部分のソルダーレジスト層３６に形成されている。溝部７８は、Ｆ方向と直交する方向に延在する溝である。溝部７８の長さＬ２は、Ｆ方向に対して直交する方向における第３のパッド部形成領域Ｄの幅の値と略等しい。溝部７８は、絶縁樹脂層３４の面３４Ａを露出している。溝部７８の幅Ｗ２は、例えば、１００μｍとすることができる。溝部７８の長さＬ２は、例えば、５００〜１０００μｍとすることができる。
【０１１９】
上記構成とされた溝部７８は、第１の実施の形態の半導体装置１２に設けられた切り欠き部５９と同様な機能を有する。具体的には、溝部７８は、半導体装置７６と配線基板１１との隙間に液状とされたアンダーフィル樹脂１３−１を充填させる際、液状とされたアンダーフィル樹脂１３−１の流速を遅くする（半導体チップ３１の第１の辺４１と第１のパッド部形成領域Ｂとの間に位置する部分の半導体装置７６と配線基板１１との隙間、及びパッド部非形成領域Ａに対応する部分の半導体装置７６と配線基板１１との隙間を流動するアンダーフィル樹脂１３の流速よりも遅くする）機能を有する。
【０１２０】
本実施の形態の変形例に係る電子装置によれば、液状とされたアンダーフィル樹脂１３−１が半導体チップ３１の第１の辺４１からパッド部非形成領域Ａの第１の辺５１に向かうＦ方向に供給される場合、半導体チップ３１の第１の辺４１と第３及び第４のパッド部形成領域Ｄ，Ｅとの間に位置する部分のソルダーレジスト層３６に溝部７８を設けることにより、溝部７８を流れる液状とされたアンダーフィル樹脂１３−１の流速が遅くなるため、第３及び第４のパッド部形成領域Ｄ，Ｅに対応する部分の半導体装置７６と配線基板１１との隙間全体が液状とされたアンダーフィル樹脂１３−１に充填された後に、パッド部非形成領域Ａに対応する部分の半導体装置７６と配線基板１１との隙間に液状とされたアンダーフィル樹脂１３−１が流動することがなくなるので、パッド部非形成領域Ａに対応する部分の半導体装置７６と配線基板１１との隙間に配置されるアンダーフィル樹脂１３にボイドが発生することを防止できる。
【０１２１】
なお、第１の実施の形態の変形例に係る電子装置７５は、第１の実施の形態の電子装置１０の製造工程（図９〜図２３に示す工程）と同様な処理を行うことで製造できる。
【０１２２】
また、第１の実施の形態の変形例に係る電子装置７５では、ＳＭＤ（Solder Mask Defined）構造を有した半導体装置７６を例に挙げて説明したが、上記説明した溝部７８は、ＮＳＭＤ（Non Solder Mask Defined）構造とされた半導体装置にも適用可能である。この場合、第１の実施の形態の変形例に係る電子装置７５と同様な効果を得ることができる。
【０１２３】
（第２の実施の形態）
図２６及び図２７は、本発明の第２の実施の形態に係る電子装置の断面図である。図２６及び図２７において、第１の実施の形態の電子装置１０と同一構成部分には、同一符号を付す。
【０１２４】
図２６及び図２７を参照するに、第２の実施の形態の電子装置８０は、第１の実施の形態の電子装置１０に設けられた半導体装置１２の代わりに、半導体装置８１を設けた以外は電子装置１０と同様に構成される。
【０１２５】
半導体装置８１は、ソルダーレジスト層３６に形成された切り欠き部５９の代わりに、ソルダーレジスト層３６に溝部８３を形成した以外は、第１の実施の形態の半導体装置１２と同様に構成される。
【０１２６】
図２８は、図２７に示す半導体装置の平面図である。
【０１２７】
溝部８３は、第３のパッド部形成領域Ｄに対応する部分のソルダーレジスト層３６、及び第４のパッド部形成領域Ｅに対応する部分のソルダーレジスト層３６に形成されている。溝部８３は、配線パターン３５及び絶縁樹脂層３４の面３４が露出するように形成されている。溝部８３は、Ｆ方向と直交する方向に延在する溝である。溝部８３の長さＬ３は、Ｆ方向に直交する方向における第３のパッド部形成領域Ｄ，Ｅの幅の値と略等しい。溝部８３の幅Ｗ３は、例えば、１００μｍとすることができる。溝部８３の長さＬ３は、例えば、５００〜１０００μｍとすることができる。
【０１２８】
上記構成とされた溝部８３は、第１の実施の形態の半導体装置８１に設けられた切り欠き部５９と同様な機能を有する。具体的には、溝部８３は、半導体装置８１と配線基板１１との隙間に液状とされたアンダーフィル樹脂１３−１を充填させる際、液状とされたアンダーフィル樹脂１３−１の流速を遅くする（半導体チップ３１の第１の辺４１と第１のパッド部形成領域Ｂとの間に位置する部分の半導体装置８１と配線基板１１との隙間、及びパッド部非形成領域Ａに対応する部分の半導体装置８１と配線基板１１との隙間を流動する液状とされたアンダーフィル樹脂１３−１の流速よりも遅くする）機能を有する。
【０１２９】
本実施の形態の変形例に係る電子装置によれば、液状とされたアンダーフィル樹脂１３−１が半導体チップ３１の第１の辺４１からパッド部非形成領域Ａの第１の辺５１に向かうＦ方向に供給される場合、第３のパッド部形成領域Ｄに対応する部分のソルダーレジスト層３６、及び第４のパッド部形成領域Ｅに対応する部分のソルダーレジスト層３６に溝部８３を設けることにより、溝部８３を流れる液状とされたアンダーフィル樹脂１３−１の流速が遅くなるため、第３及び第４のパッド部形成領域Ｄ，Ｅに対応する部分の半導体装置８１と配線基板１１との隙間全体が液状とされたアンダーフィル樹脂１３−１に充填された後に、パッド部非形成領域Ａに対応する部分の半導体装置８１と配線基板１１との隙間に液状とされたアンダーフィル樹脂１３−１が流動することがなくなるので、パッド部非形成領域Ａに対応する部分の半導体装置８１と配線基板１１との隙間に配置されるアンダーフィル樹脂１３にボイドが発生することを防止できる。
【０１３０】
第２の実施の形態の電子装置８０は、第１の実施の形態の電子装置１０の製造工程（図９〜図２３に示す工程）と同様な処理を行うことで製造できる。
【０１３１】
なお、第２の実施の形態の電子装置８０では、ＳＭＤ（Solder Mask Defined）構造を有した半導体装置８１を例に挙げて説明したが、上記説明した溝部８３は、ＮＳＭＤ（Non Solder Mask Defined）構造とされた半導体装置にも適用可能である。この場合、第２の実施の形態の電子装置８０と同様な効果を得ることができる。
【０１３２】
図２９は、本発明の第２の実施の形態の第１変形例に係る電子装置の断面図であり、図３０は、図２９に示す半導体装置の平面図である。図２９及び図３０において、第２の実施の形態の電子装置８０と同一構成部分には、同一符号を付す。
【０１３３】
図２９及び図３０を参照するに、第２の実施の形態の第１変形例に係る電子装置９０は、第２の実施の形態の電子装置８０に設けられた半導体装置８１の代わりに、半導体装置９１を設けた以外は電子装置８０と同様に構成される。
【０１３４】
半導体装置９１は、半導体装置８１に設けられたソルダーレジスト層３６に溝部９３を設けた以外は半導体装置８１と同様に構成される。つまり、半導体装置９１は、ソルダーレジスト層３６に溝部８３，９３が形成された構成とされている。
【０１３５】
溝部９３は、第３のパッド部形成領域Ｄに対応する部分のソルダーレジスト層３６、及び第４のパッド部形成領域Ｅに対応する部分のソルダーレジスト層３６に形成されている。具体的には、溝部９３は、溝部８３と半導体チップ３１の第１の辺４１との間に位置する部分のソルダーレジスト層３６に形成されている。
【０１３６】
溝部９３は、絶縁樹脂層３４の面３４が露出するように形成されている。溝部９３は、Ｆ方向と直交する方向に延在する溝である。溝部９３の長さＬ３は、Ｆ方向に対して直交する方向における第３のパッド部形成領域Ｄの幅の値と略等しい。溝部９３の幅Ｗ４は、例えば、１００μｍとすることができる。溝部９３の長さＬ４は、例えば、５００〜１０００μｍとすることができる。
【０１３７】
このように、第３及び第４のパッド部形成領域Ｄ，Ｅに対応する部分のソルダーレジスト層３６に、複数の溝部８３，９３（この場合、２つの溝部）を設けることにより、第３及び第４のパッド部形成領域Ｄ，Ｅに対応する部分の半導体装置９１と配線基板１１との隙間を流動する液状とされたアンダーフィル樹脂１３−１の流速をさらに遅くすることが可能となる。これにより、Ｆ方向に対するパッド部非形成領域Ａの幅が広い場合でも、パッド部非形成領域Ａに対応する部分の半導体装置９１と配線基板１１との隙間にボイドが発生することを確実に防止することができる。
【０１３８】
上記第２の実施の形態の第１変形例に係る電子装置９０は、第１の実施の形態の電子装置１０の製造工程（図９〜図２３に示す工程）と同様な処理を行うことで製造できる。
【０１３９】
なお、図２９及び図３０では、溝部８３と半導体チップ３１の第１の辺４１との間に位置する部分のソルダーレジスト層３６に溝部９３を形成した場合を例に挙げて説明したが、溝部９３は、溝部８３と半導体チップ３１の第２の辺４２との間に位置する部分のソルダーレジスト層３６に形成してもよい。
【０１４０】
また、第３及び第４のパッド部形成領域Ｄ，Ｅに対応する部分のソルダーレジスト層３６に、それぞれ３つ以上の溝部を形成してもよい。
【０１４１】
また、溝部９３の形成領域に配線パターン３５が存在する場合、溝部９３は、配線パターン３５及び絶縁樹脂層３４の面３４が露出するように形成する。
【０１４２】
また、第２の実施の形態の第１変形例に係る電子装置９０では、ＳＭＤ（Solder Mask Defined）構造を有した半導体装置９１を例に挙げて説明したが、上記説明した溝部８３，９３は、ＮＳＭＤ（Non Solder Mask Defined）構造とされた半導体装置にも適用可能である。この場合、第２の実施の形態の第１変形例に係る電子装置９０と同様な効果を得ることができる。
【０１４３】
図３１は、本発明の第２の実施の形態の第２変形例に係る電子装置の断面図であり、図３２は、図３１に示す半導体装置の平面図である。図３１及び図３２において、第２の実施の形態の電子装置８０と同一構成部分には、同一符号を付す。
【０１４４】
図３１及び図３２を参照するに、第２の実施の形態の第２変形例に係る電子装置１００は、第２の実施の形態の電子装置８０に設けられた半導体装置８１の代わりに、半導体装置１０１を設けた以外は電子装置８０と同様に構成される。
【０１４５】
半導体装置１０１は、半導体装置８１に設けられたソルダーレジスト層３６に、第１の実施の形態で説明した切り欠き部５９を設けた以外は半導体装置８１と同様に構成される。つまり、半導体装置１０１は、ソルダーレジスト層３６に切り欠き部５９及び溝部８３が設けられた構成とされている。
【０１４６】
このような構成とされた第２の実施の形態の第２変形例に係る電子装置１００は、第２の実施の形態の第１変形例に係る電子装置９０と同様な効果を得ることができる。
【０１４７】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【０１４８】
例えば、半導体チップ３１に、切り欠き部５９を有したソルダーレジスト層３６、溝部８３を有したソルダーレジスト層３６、溝部８３，９３を有したソルダーレジスト層３６、切り欠き部５９及び溝部８３を有したソルダーレジスト層３６のうちのいずれか１つのソルダーレジスト層３６を直接設けてもよい。
【符号の説明】
【０１４９】
１０，７５，８０，９０，１００  電子装置
１１  配線基板
１２，７６，８１，９１，１０１  半導体装置
１３  アンダーフィル樹脂
１３−１  液状とされたアンダーフィル樹脂
１５  アンダーフィル樹脂供給部
２１  配線基板本体
２１Ａ，６５Ａ  上面
２１Ｂ  下面
２２  パッド
２２Ａ  接続面
２３  ソルダーレジスト層
２５，５８  開口部
３１  半導体チップ
３２  内部接続端子
３２Ａ  端面
３４  絶縁樹脂層
３４Ａ，４７Ａ，４９Ａ  面
３５  配線パターン
３６  ソルダーレジスト
３８  外部接続端子
４１，５１  第１の辺
４２，５２  第２の辺
４３，５３  第３の辺
４４，５４  第４の辺
４６，６３  半導体基板
４６Ａ，６３Ａ  表面
４７  半導体集積回路
４８  電極パッド
４８Ａ，５７Ａ  接続面
４９  保護膜
５７  パッド部
５９  切り欠き部
６３Ｂ  裏面
６５  金属層
６５Ｂ  下面
６７  溝
７８，８３，９３  溝部
Ａ  パッド部非形成領域
Ｂ  第１のパッド部形成領域
Ｃ  第２のパッド部形成領域
Ｄ  第３のパッド部形成領域
Ｅ  第４のパッド部形成領域
Ｆ  方向
Ｇ  半導体装置形成領域
Ｉ  切断位置
Ｗ１，Ｗ２，Ｗ３，Ｗ４  幅
Ｌ１，Ｌ２，Ｌ３，Ｌ４  長さ
【図１】
2010278070.tif 000003
【図２】
2010278070.tif 000004
【図３】
2010278070.tif 000005
【図４】
2010278070.tif 000006
【図５】
2010278070.tif 000007
【図６】
2010278070.tif 000008
【図７】
2010278070.tif 000009
【図８】
2010278070.tif 000010
【図９】
2010278070.tif 000011
【図１０】
2010278070.tif 000012
【図１１】
2010278070.tif 000013
【図１２】
2010278070.tif 000014
【図１３】
2010278070.tif 000015
【図１４】
2010278070.tif 000016
【図１５】
2010278070.tif 000017
【図１６】
2010278070.tif 000018
【図１７】
2010278070.tif 000019
【図１８】
2010278070.tif 000020
【図１９】
2010278070.tif 000021
【図２０】
2010278070.tif 000022
【図２１】
2010278070.tif 000023
【図２２】
2010278070.tif 000024
【図２３】
2010278070.tif 000025
【図２４】
2010278070.tif 000026
【図２５】
2010278070.tif 000027
【図２６】
2010278070.tif 000028
【図２７】
2010278070.tif 000029
【図２８】
2010278070.tif 000030
【図２９】
2010278070.tif 000031
【図３０】
2010278070.tif 000032
【図３１】
2010278070.tif 000033
【図３２】
2010278070.tif 000034