(57)【要約】      （修正有）【課題】高性能なｐ型酸化物半導体膜を安価に得られ、また酸化物半導体を用いた相補型素子を作製する際には、ｎ型半導体とｐ型半導体を別々の工程で成膜しなくてもよくコスト低減可能なＳｎＯを含む膜の形成方法を提供する。【解決手段】ＳｎＯを含む膜を形成する第１の工程と、前記ＳｎＯを含む膜の上に酸化物又は窒化物からなる絶縁膜を形成する第２の工程と、前記ＳｎＯを含む膜と前記絶縁膜を含む積層膜を熱処理する第３の工程とを含む。【選択図】なし【特許請求の範囲】
【請求項１】
ＳｎＯを含む膜を形成する第１の工程と、前記ＳｎＯを含む膜の上に酸化物又は窒化物からなる絶縁膜を形成する第２の工程と、前記ＳｎＯを含む膜と前記絶縁膜を含む積層膜を熱処理する第３の工程と、
を含むことを特徴とするＳｎＯを含む膜の形成方法。
【請求項２】
前記ＳｎＯを含む膜がｐ型半導体であることを特徴とする、請求項１に記載の半導体膜の形成方法。
【請求項３】
前記第３の工程の後の前記ＳｎＯを含む膜が多結晶を含むことを特徴とする請求項１または２に記載の半導体膜の形成方法。
【請求項４】
前記第３の工程の後の前記ＳｎＯを含む膜がにＸ線、電子線又は中性子回折法による回折線がＳｎＯ多結晶に起因するものであり、かつＳｎＯ多結晶以外のスズ酸化物に起因する回折線が実質的に観察されないことを特徴とする請求項３記載の半導体膜の形成方法。
【請求項５】
前記第３の工程におけるＳｎＯを含む膜を形成する第１の工程と、前記ＳｎＯを含む膜の少なくとも一部の領域上に酸化物又は窒化物からなる絶縁膜を形成する第２の工程と、酸素含有雰囲気で熱処理を行う第３の工程と、を含むことを特徴とする半導体素子の形成方法。
【請求項６】
前記第３の工程の後の前記ＳｎＯを含む膜のうち、前記絶縁膜を形成した領域がＳｎＯ多結晶を含むことを特徴とする、請求項５記載の半導体素子の形成方法。
【請求項７】
前記第３の工程の後の前記該ＳｎＯを含む膜のうち、前記絶縁膜を形成した領域はＳｎＯ多結晶を含み、前記絶縁膜を形成しない領域がはＳｎＯ２を含むことを特徴とする、請求項６に記載の半導体素子の形成方法。
【請求項８】
前記第２の工程の前に、前記ＳｎＯを含む膜をｐ型半導体とする領域とｎ型半導体とする領域とに分離する第４の工程を含むことを特徴とする、請求項５から７のいずれか１項に記載の半導体素子の形成方法。
【請求項９】
少なくともｐ型伝導を示す酸化物半導体膜とｎ型伝導を示す酸化物半導体膜とを含む半導体素子であって、前記ｐ型伝導を示す酸化物半導体膜はＳｎＯを含み、前記ｎ型伝導を示す酸化物半導体膜はＳｎＯ２を含むことを特徴とする半導体素子。
【請求項１０】
前記ｐ型伝導を示すＳｎＯを含む膜がＳｎＯ多結晶を含むことを特徴とする、請求項９に記載の半導体素子。
【請求項１１】
前記ＳｎＯを含む膜がにＸ線、電子線又は中性子回折法による回折線がＳｎＯ多結晶に起因するものであり、かつＳｎＯ多結晶以外のスズ酸化物に起因する回折線が実質的に観察されないことを特徴とする請求項９に記載の半導体素子。
【請求項１２】
前記半導体素子がＳｎＯを含む膜をチャネルとした薄膜トランジスタであることを特徴とする請求項９又は１０に記載の半導体素子。
【請求項１３】
前記半導体素子が相補型半導体素子であることを特徴とする請求項９又は１０に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の形成方法及び半導体素子に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）の高性能化・作製プロセスの低温化・低コスト化を目指し、幅広い種類の材料を対象にチャネル層材料が探索・検討されている。最も応用が盛んな材料としては、アモルファスシリコンや多結晶シリコン、マイクロクリスタルシリコン、有機半導体などがある。
【０００３】
近年、新規な材料としてアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体に代表される酸化物半導体もその有力な一群として注目されている。これらは優れた半導体特性を有し、かつ低温形成および大面積形成可能であることから、有機ＥＬディスプレイや液晶ディスプレイのバックプレーン用ＴＦＴへの適用が検討されている。ところでこの酸化物半導体は、ほとんどがｎ型半導体であり、ｐ型の酸化物半導体はほとんど知られていない。わずかながら発見されているｐ型酸化物半導体は、ｐｎ接合素子においてはｐ型の性能を発揮するものの、ｐチャネルＴＦＴとして動作するものはほとんど存在しなかった。最近になってようやく、エピタキシャルＳｎＯ膜が良好なｐ型半導体特性を示し、かつｐチャネルＴＦＴとして動作することが、非特許文献１において報告された。
【０００４】
ｐチャネルＴＦＴとして使用可能な酸化物半導体がないことから、酸化物半導体の素子としての応用は、片チャネルＴＦＴだけで形成できるバックプレーン用ＴＦＴなどにとどまり、相補型動作を必要とする論理回路などの応用はほとんど見られなかった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２３５１７７号公報
【非特許文献】
【０００６】
【非特許文献１】Ｏｇｏ  ｅｔ  ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，９３，０３２１１３（２００８）。
【非特許文献２】Ｔ．Ｂ．Ｍａｓｓａｌｓｋｙ（ｅｄｉｔｏｒ−ｉｎ−ｃｈｉｅｆ），Ｏ−Ｓｎ（Ｏｘｉｇｅｎ−Ｔｉｎ）  ｉｎ  Ｂｉｎａｒｙ  Ａｌｌｏｙ  Ｐｈａｓｅ  Ｄｉａｇｒａｍｓ  （Ａｍｅｒｉｃａｎ  Ｓｏｃｉｅｔｙ  ｆｏｒ  Ｍｅｔａｌｓ，Ｍｅｔａｌ  Ｐａｒｋ，１９８６）Ｖｏｌｕｍｅ  ２，ｐ．１７８９
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は半導体素子の活性層として採用し得る新規なｐ型酸化物半導体膜及び当該酸化物半導体を用いた半導体素子を提供することを目的とする。ＳｎＯ膜は現状、ｐ型半導体としてＴＦＴ動作する数少ない物質であるが、そのＳｎＯ膜をＴＦＴ等の半導体素子に適用する場合、単結晶基板上のエピタキシャル膜では素子形成の大面積化が困難であり、製造コストも大幅な上昇が見込まれる。ＳｎＯは熱力学的に準安定相であり、単相のＳｎＯ膜を得ることは難しい。よってＳｎＯ多結晶膜を作製する際にはＳｎ金属相あるいはＳｎＯ２相あるいはその両方との混合相になり、ｐ型半導体としての性能は劣っていた。特許文献１においては、ＳｎＦ２溶液を原料としたスプレー熱分解法によりＳｎＯ多結晶単相膜を得たとの報告がある。しかしながらこの方法により得られる膜は一般的に表面凹凸が大きい、また、膜の作製工程においてパーティクルが発生しやすい。これらは半導体素子および半導体素子製造工程においては性能低下や不良率上昇などの悪影響を及ぼす。
【０００８】
また酸化物半導体を用いた素子の１つである相補型の半導体素子を作製する場合はｎ型半導体膜とｐ型半導体膜を別々に成膜しなければならず、成膜工程とそれに付随する工程が増加することによるコストの上昇が見込まれる。
【課題を解決するための手段】
【０００９】
本発明は前記課題を解決するために鋭意研究した結果完成に至ったものであり、その骨子とするところは、ＳｎＯを含む膜を形成する第１の工程と、前記ＳｎＯを含む膜の上に酸化物又は窒化物からなる絶縁膜を形成する第２の工程と、前記ＳｎＯを含む膜と前記絶縁膜を含む積層膜を熱処理する第３の工程と、
を含むことを特徴とするものである。
【００１０】
また本発明は、ＳｎＯを含む膜を形成する第１の工程と、前記ＳｎＯを含む膜の少なくとも一部の領域上に酸化物又は窒化物からなる絶縁膜を形成する第２の工程と、酸素含有雰囲気で熱処理を行う第３の工程と、を含むことを特徴とするものである。
【００１１】
また本発明は、少なくともｐ型伝導を示す酸化物半導体膜とｎ型伝導を示す酸化物半導体膜とを含む半導体素子であって、前記ｐ型伝導を示す酸化物半導体膜はＳｎＯを含み、前記ｎ型伝導を示す酸化物半導体膜はＳｎＯ２を含むことを特徴とするものである。
【発明の効果】
【００１２】
本発明によれば単相のＳｎＯ多結晶膜を得ることができる。
【００１３】
また、ｎ型半導体とｐ型半導体を別々の工程において成膜することなく、ｎ型領域とｐ型領域を作り分けることができる。特に同一平面に本発明のＳｎＯを含む膜を形成することによって、同一平面上にｎ型領域とｐ型領域を作り分けることができる。
【図面の簡単な説明】
【００１４】
【図１】同一平面上にｎ型ＳｎＯ２半導体領域およびｐ型ＳｎＯ半導体領域を形成した構造の模式図
【図２】酸素中熱処理を施したＳｉＯ２／ＳｎＯ積層膜の微小角入射Ｘ線回折パターン
【図３】窒素中熱処理を施したＳｉＯ２／ＳｎＯ積層膜の微小角入射Ｘ線回折パターン
【図４】酸素中熱処理を施したＳｎＯ膜の微小角入射Ｘ線回折パターン
【図５】窒素中熱処理を施したＳｎＯ膜の微小角入射Ｘ線回折パターン
【図６】ＳｉＯ２絶縁膜を素子上に有するＳｎＯチャネルＴＦＴの伝達特性
【図７】素子上にＳｉＯ２絶縁膜を形成していないＳｎＯチャネルＴＦＴの伝達特性
【発明を実施するための形態】
【００１５】
以下、本発明の好ましい実施の形態を図面を用いて説明する。ただし本発明はこれらに限定されるものではない。
【００１６】
先に説明したにＳｎＯは準安定相であるため、ＳｎＯターゲットを用いたスパッタ法により得られる膜を熱処理により結晶化させると、単相のＳｎＯ多結晶膜は得られず、ＳｎＯ、ＳｎＯ２，β−Ｓｎなどの混合相となる。しかし、ＳｎＯ膜直上に絶縁膜を成膜し、これを熱処理することにより単相のＳｎＯ多結晶膜を得ることができる。
【００１７】
ＳｎＯターゲットを用いたスパッタ法により得られたＳｎＯ膜のうち、直上に絶縁膜を成膜した領域は熱処理によりｐ型ＳｎＯ多結晶単相膜となる。一方、直上に膜がなく露出した領域は、酸素含有雰囲気中の熱処理によりｎ型ＳｎＯ２膜となる。これにより、ｎ型半導体とｐ型半導体を別々の工程において成膜することなく、同一平面上に、ｎ型領域とｐ型領域を作り分けることができる。
【００１８】
本発明のＳｎＯ相の形成を制御する方法について説明する。非特許文献２によると、ＳｎとＯの平衡状態図にはＳｎＯ相は存在しない。つまりＳｎあるいはＳｎＯ２から出発し、酸素を調節しながら加熱することではＳｎＯ相を得ることは困難である。ＳｎＯ相を得る方法としては、２価スズのハロゲン化物であるＳｎＦ２やＳｎＣｌ２を化学的に合成し、それを酸化してＳｎＯを得るのが一般的である。そのようにしてＳｎＯ粉末を得て、焼結することでＳｎＯターゲットを得ることができる。このＳｎＯターゲットを用いてスパッタ法やパルスレーザー蒸着法などの物理的成膜手法により膜を成膜した場合、基板温度が低い時にはアモルファス膜が得られ、基板温度を高くすると結晶化した膜が得られる。このとき、膜の結晶相を制御するには酸素量と基板温度の調整が必要である。しかし、たとえ酸素量と基板温度を調整したとしてもＳｎＯ単相膜を得ることは困難である。その不安定性のため、β−Ｓｎ相やＳｎＯ２相などとの混合相になるのが一般的である。
【００１９】
非特許文献１では、ＳｎＯターゲットを用いたパルスレーザー蒸着法により、ＳｎＯ単相膜を得ることが開示されている。これは酸素量と基板温度を精密に調整した上、ＳｎＯ結晶と格子整合性のよいイットリア安定化ジルコニア単結晶の（１１１）面基板を用いたことにより、ＳｎＯエピタキシャル単相膜を得る方法である。
【００２０】
一方、格子整合性のない基板上にＳｎＯ単相膜を得るには、酸素量と基板温度をエピタキシャル膜成膜時以上に厳密に制御する必要がある。しかし、基板温度を厳密に制御しながら成膜を行うことは、歩留まりや再現性を向上させるために制御性のマージンを確保する必要がある。本発明は、ＳｎＯを含む膜を形成する際の基板温度の厳密な制御は不要である。具体的には、室温で酸素量を制御しながらＳｎＯを含む膜であるアモルファスＳｎＯ膜を形成する。（第１の工程）次いで前記アモルファスＳｎＯ膜の上にＳｉＯ２等の絶縁膜を形成する。（第２の工程）その後、これらの積層膜に対して熱処理を行う。（第３の工程）当該第３の工程において熱処理温度と酸素量を調節することでＳｎＯ単相膜を得ることができる。本発明において前記第２の工程は、前記第３の工程における酸素量の制御を不要とし、アモルファスＳｎＯ膜からの酸素の脱離あるいはアモルファスＳｎＯへの酸素の取り込みを防ぐ効果を有する。これにより、容易にＳｎＯ多結晶単相膜を得ることができる。
【００２１】
また本発明は、ＳｎＯを含む膜を形成（第１の工程）した後、当該ＳｎＯを含む膜の少なくとも一部の領域上に酸化物又は窒化物からなる絶縁膜を形成する。（第２の工程）次いで、酸素含有雰囲気で熱処理を行う。（第３の工程）このようにＳｎＯを含む膜の少なくとも一部の領域を絶縁膜により覆うことで、上記第３の工程（酸素含有雰囲気中での熱処理工程）において、特定の部分のみに酸素を導入する（酸化反応を促進する）ことができる。そして同一の熱処理工程で機能の異なる膜を形成することができる。前記第２の工程で絶縁膜を形成した領域はｐ型半導体となり、前記絶縁膜を形成しなかった領域はｎ型半導体となる。このようにすることでｐｎ接合または、ｐ型領域とｎ型領域を形成することができる。さらに当該ｐ型領域及びｎ型領域は、前記第２の工程で絶縁膜を形成する前に分離することもできる。（第４の工程）
本発明における上記ｐ型の酸化物半導体層は多結晶（ＳｎＯ多結晶）であることが好ましい。そしてＸ線回折法による回折線（回折ピークともいう）は、好ましくはＳｎＯ多結晶に起因するものであり、かつＳｎＯ多結晶以外のスズ酸化物に起因する回折線が実質的に観察されないことが好ましい。本発明において「ＳｎＯ多結晶以外のスズ酸化物に起因する回折線が実質的に観察されない」とは、当該回折線が全く観察されない場合のみではなく、観察されたとしてもバックグラウンドレベルとみなせる場合も含む。また本発明においてはＸ線回折法（蛍光Ｘ線回折法含む）だけでなく、電子線回折法、中性子回折法を用いることもできる。
【００２２】
また本発明において上記回折線は、面間隔２．９９、２．６９、２．４２オングストロームに対応する回折線のうち少なくともひとつが観察され、かつ、面間隔３．３５、２．６４、２．３７および１．７６から１．７７オングストロームに対応する回折線のうちのいずれもが実質的に観察されないことが好ましい。
【００２３】
また本発明のｐ型酸化物半導体膜はＴＦＴ等の半導体素子の活性層としてのチャネル層に用いることができる。
【００２４】
本発明においてＳｎＯを含む膜はターゲットとしてＳｎＯ焼結体を用い、スパッタ法により形成することが好ましい。
【００２５】
本発明において絶縁膜の材料としては酸化物を含む絶縁膜が好ましい。特にＳｉＯ２を用いることが好ましいが、ＳｉＮ、ＳｉＣ等の絶縁膜に酸素を添加した絶縁膜を用いることができる。また絶縁膜はＡｌ２Ｏ３などの他の酸化物からなる絶縁膜でもよく、ＳｉＮｘ等の窒化物からなる絶縁膜でも良い。ただし熱処理の条件によっては当該非酸化物絶縁膜がアモルファスＳｎＯ膜中の酸素を取り込み、結果としてＳｎＯ中の酸素が不足してしまう可能性があるため、酸化物系の絶縁膜がより好ましい。
【００２６】
また絶縁膜の形成方法としては特に制約はないがスパッタ法を用いることが膜中の酸素量の制御が容易であるため好ましい。
【００２７】
本発明において好ましい熱処理の温度範囲としては２５０℃以上６００℃以下である。より好ましくは３００℃以上５００℃以下である。
【実施例】
【００２８】
以下、本発明を実施例により詳細に説明する。本発明は下記実施例に限定されるものではない。
【００２９】
（実施例１）
ターゲットとしてＳｎＯ焼結体を用い、ＲＦスパッタ法により膜厚２０から３０ｎｍのアモルファスＳｎＯ膜を石英基板上に成膜した。このときのＲＦ電力は２０Ｗ、成膜雰囲気はＡｒ、基板温度は室温であった。得られたＳｎＯ膜の上に絶縁膜として膜厚２００ｎｍのＳｉＯ２膜をＲＦスパッタ法により成膜した。このときのＲＦ電力は４００Ｗ、成膜雰囲気はＡｒ、基板温度は室温であった。
【００３０】
このＳｉＯ２／ＳｎＯ積層膜試料を微小角入射Ｘ線回折法により分析したところ、石英基板のハローのみが現れ、ＳｎＯ膜は結晶化していないことがわかった。このＳｉＯ２／ＳｎＯ積層膜試料を複数作製し、その一部を電気炉を用いて酸素雰囲気中で熱処理を行い、一部を窒素雰囲気中で熱処理を施した。図２および図３にそれぞれ酸素中および窒素中で熱処理したＳｉＯ２／ＳｎＯ積層膜試料の微小角入射Ｘ線回折の熱処理温度依存性を示す。ここで図２の測定条件は、「ＳｎＯ膜（ＳｉＯ２絶縁膜あり）  酸素中熱処理」である。また図３の測定条件は、「ＳｎＯ膜（ＳｉＯ２絶縁膜あり）  窒素中熱処理」である。
【００３１】
酸素雰囲気中、窒素雰囲気中熱処理ともに熱処理温度３００℃付近より高い温度でＳｎＯ多結晶からの回折ピークのみが見られ、ＳｎＯ多結晶単相膜が得られたことがわかる。２５０℃熱処理を施した試料においても、ＳｎＯ回折ピークと同じ位置に回折線のわずかな盛り上がりが見られ、２５０℃付近の温度から結晶化が開始したことがわかる。ＳｎＯ上に電極を形成後にＳｉＯ２膜を形成した試料を３００℃酸素中で熱処理し、ホール測定を行ったところ、ＳｎＯ膜はｐ型伝導を示し、その移動度は０．１〜１ｃｍ２／Ｖｓ、キャリア密度は１×１０１３〜１０１９／ｃｍ−３を示し、他のｐ型酸化物半導体と比較して、良好な半導体特性を示した。
【００３２】
（比較例１）
実施例１と同じ条件でアモルファスＳｎＯ膜を成膜したのち、当該ＳｎＯ膜の上にＳｉＯ２膜などの絶縁膜を成膜せずに、ＳｎＯ膜は露出した状態で、酸素雰囲気中および窒素雰囲気中の熱処理を行った。図４および図５にそれぞれ酸素中および窒素中で熱処理したＳｎＯ膜試料の微小角入射Ｘ線回折の熱処理温度依存性を示す。ここで図４の測定条件は、「ＳｎＯ膜（ＳｉＯ２絶縁膜なし）  酸素中熱処理」である。また図５の測定条件は、「ＳｎＯ膜（ＳｉＯ２絶縁膜なし）  窒素中熱処理」である。
酸素雰囲気中熱処理により、ＳｎＯ膜は３５０℃以上の温度で結晶化したが、出来た相は多結晶ＳｎＯ２相であった。ＳｎＯ２は典型的なｎ型半導体である。ＳｎＯ膜上に電極を形成した試料を３００℃酸素中で熱処理し、ホール測定を行ったところ、その膜はｎ型伝導を示した。
【００３３】
窒素中で熱処理を施した試料は３００℃で結晶化の兆候が見られ、４００℃以上の温度ではＸ線回折法により測定した結果、明瞭な結晶化により回折ピークが得られた。しかしこの回折ピークはＳｎＯのものでもＳｎＯ２のものでもなく、あるいは金属Ｓｎのものでもない。結局、これらの試料の結晶相は同定できなかった。
【００３４】
（実施例２）
以下にＳｎＯ膜をチャネルとした薄膜トランジスタ（ＴＦＴ）の作製例を示す。膜厚１００ｎｍの熱酸化ＳｉＯ２膜が形成されたｎ型導電性シリコン基板上にスパッタ法によりアモルファスＳｎＯ膜を成膜した。成膜条件は実施例１と同様である。そのＳｎＯ膜にエッチングを施し適当な大きさに加工し、ＴＦＴのチャネル領域とした。その上にソース・ドレイン電極をリフトオフ法により形成し、さらにその上にスパッタ法により膜厚２００ｎｍのＳｉＯ２膜を成膜した。ソース・ドレイン電極上のＳｉＯ２膜の一部をコンタクトホール用に除去した後、大気中３００℃でアニールを行った。このような手順で作製したＳｎＯチャネルＴＦＴの伝達特性を基板であるｎ型導電性シリコンをゲート電極とし、熱酸化ＳｉＯ２膜をゲート絶縁膜として測定した。その結果、図６に示すようにゲート電圧が負の方向に増大するとともにソース・ドレイン間電流が増加するｐ型ＴＦＴの伝達特性が得られた。また、ｎ型導電性シリコン基板上にプラズマＣＶＤによりＳｉＮ膜を形成し、その上に同様の方法でＳｎＯをチャネルとしたＴＦＴを作製した結果、良好なｐ型ＴＦＴの伝達特性が得られた。
【００３５】
（実施例３）
実施例２で示したＴＦＴ作製工程のうち、ソース・ドレイン電極形成後のＳｉＯ２成膜の工程のみを省いた、ＳｎＯチャネルが露出した構造のＴＦＴを作成した。このＴＦＴを大気中２５０℃で熱処理を施した後、伝達特性を測定した。その結果、図７に示すようにゲート電極が正の方向に増大するとともにソース。ドレイン間電流が増加するｎ型ＴＦＴ特性が得られた。この現象を利用し、ｎ型半導体とｐ型半導体を同一平面上に容易に形成することができる。基板上にアモルファスＳｎＯ膜を形成した後、図１に例示するようにＳｎＯ膜のうちｐ型半導体としたい領域を絶縁膜で覆い、ｎ型半導体としたい領域は絶縁膜で覆わずに露出させておく。このとき、必要があれば図１に示すようにＳｎＯ膜の一部をエッチング等により除去することでｎ型領域とｐ型領域を分離してもよい。絶縁膜はＳｉＯ２等の酸化物絶縁膜が好ましいが、ＳｉＮ等を用いてもよい。また、絶縁膜を成膜する工程の前には電極等を形成する工程を挿入してもよい。これを酸素含有雰囲気で熱処理することで、同一平面上に容易にｎ型ＳｎＯ２の領域とｐ型ＳｎＯの領域を作り分けることができる。
【００３６】
このような方法で作り分けたｎ型ＳｎＯ２の領域とｐ型ＳｎＯを用いて、ｐ型およびｎ型ＴＦＴを同一平面上に容易に作製することができる。同一平面上に作製したｐ型およびｎ型ＴＦＴを用いて相補型半導体素子を作製することが可能となる。相補型半導体素子はたとえば単結晶シリコンを用いたＣＭＯＳ素子である。
【符号の説明】
【００３７】
１  基板
２  ｐ型ＳｎＯ膜
３  ｎ型ＳｎＯ２膜
４  絶縁膜
【図１】
2010212285.tif 000002
【図２】
2010212285.tif 000003
【図３】
2010212285.tif 000004
【図４】
2010212285.tif 000005
【図５】
2010212285.tif 000006
【図６】
2010212285.tif 000007
【図７】
2010212285.tif 000008