(57)【要約】【課題】エッチングが困難な炭化シリコン膜をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とすることが可能な炭化シリコン膜の製造方法を提供する。【解決手段】本発明の炭化シリコン膜１３の製造方法は、基板１１上に下地層１２を形成する工程と、下地層１２上にシリコン膜を形成する工程と、シリコン膜をパターニングするパターニング工程と、パターニング工程の後にシリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜１３を形成する工程と、炭化シリコン膜１３をマスクに用いて、マスクが形成されていない領域の下地層１２をエッチングする工程と、を有することを特徴とする。【選択図】図３
2010278211.tif 000002
【特許請求の範囲】
【請求項１】
基板上に下地層を形成する工程と、
前記下地層上にシリコン膜を形成する工程と、
前記シリコン膜をパターニングするパターニング工程と、
前記パターニング工程の後に前記シリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜を形成する工程と、
前記炭化シリコン膜をマスクに用いて、前記マスクが形成されていない領域の前記下地層をエッチングする工程と、を有することを特徴とする炭化シリコン膜の製造方法。
【請求項２】
基板上に下地層を形成する工程と、
前記下地層上にシリコン膜を形成する工程と、
前記シリコン膜をパターニングするパターニング工程と、
前記パターニング工程の後に前記シリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜を形成する工程と、
前記炭化シリコン膜上に素子を形成する工程と、
前記炭化シリコン膜が形成されている領域に、前記素子を覆う保護膜を形成する工程と、
前記保護膜が形成されていない領域の前記下地層をエッチングする工程と、を有することを特徴とする炭化シリコン膜の製造方法。
【請求項３】
前記シリコン膜が、アモルファスシリコンとポリシリコンとの少なくとも一方を含むことを特徴とする請求項１または２に記載の炭化シリコン膜の製造方法。
【請求項４】
前記下地層が酸化シリコン膜からなることを特徴とする請求項１〜３のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項５】
前記下地層が窒化シリコン膜からなることを特徴とする請求項１〜３のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項６】
前記基板がシリコンからなり、前記炭化シリコン膜を形成する工程の炭化処理は、ランプアニールによる熱処理を用いて行うことを特徴とする請求項１〜５のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項７】
前記基板がシリコンまたは石英からなり、前記炭化シリコン膜を形成する工程の炭化処理は、炉アニールによる熱処理を用いて行うことを特徴とする請求項１〜５のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項８】
前記シリコン膜をＣＶＤ法を用いて形成することを特徴とする請求項１〜７のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項９】
前記シリコン膜の膜厚を１００ｎｍ以下にすることを特徴とする請求項１〜８のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項１０】
前記炭化シリコン膜を形成する工程では、前記炭化された膜をシード層として、炭化シリコンをエピタキシャル成長させて厚膜化する工程を有することを特徴とする請求項１〜９のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項１１】
前記炭化シリコン膜を形成する工程の後に、前記炭化シリコン膜上に化合物半導体膜を形成する工程を有することを特徴とする請求項１〜１０のいずれか１項に記載の炭化シリコン膜の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化シリコン膜の製造方法に関するものである。
【背景技術】
【０００２】
近年、整流素子やインバータ等の高耐圧パワーデバイスのワイドバンドギャップ半導体材料として、炭化シリコンが注目されている。炭化シリコンは、絶縁破壊電界が強く高耐圧とすることができ、さらに機械的強度、耐熱性、化学的安定性に優れるという特性を有している。このような特性を有する炭化シリコンは、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）の材料としても期待されている。
【０００３】
炭化シリコンの製造方法としては、炭化シリコン種結晶を用いた昇華再結晶法や、ＣＶＤ法がある。昇華再結晶法では、１７００℃近辺の超高温処理が必要であるので、低コストで効率よく炭化シリコン膜を製造することや大口径化に対応することが難しい。また、酸化シリコン膜上にＣＶＤ法で炭化シリコン膜を製造すると、変成された炭化シリコン膜が局所的に核成長を起こして粒塊となり、表面状態が荒れた疎な炭化シリコン膜となってしまう。疎な炭化シリコン膜であると、この膜上に多種材料の積層構造を形成することが困難であり、良好なＭＥＭＳを製造することが難しくなる。
【０００４】
このような問題点を解決するための技術が各種検討されており、例えば特許文献1及び２では、炭化シリコンを製造する方法として、ＳＯＩ基板を用いる方法が開示されている。この方法は、ＳＯＩ基板を収容した成膜室内に、水素ガスと炭化水素ガスの混合ガスを供給しつつ、ＳＯＩ基板を加熱処理することにより、ＳＯＩ基板表面の単結晶シリコン層を単結晶炭化シリコン膜に変成する方法である。また、特許文献３では、スマートカット法（登録商標）等の転写技術を用いて、表面に酸化シリコン膜を形成した支持基板上に、単結晶炭化シリコン膜を転写することでＳｉＣＯＩ基板を製造する方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３６３７５１号公報
【特許文献２】特開２００３−２２４２４８号公報
【特許文献３】特開２００５−５３７６７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１〜３の技術にあっては、炭化シリコン膜を効率よく製造することができると考えられるが、以下のように問題点もある。
特許文献１及び２では、単結晶シリコン層が緻密な結晶構造であるので、これを良好に炭化するためには単結晶シリコン層を数ｎｍの膜厚に薄膜化する必要がある。炭化されていない単結晶シリコンが残留していると、単結晶シリコン層と炭化シリコン膜の物性値（例えば格子定数や熱膨張係数）の違いにより炭化シリコン結晶中に欠陥が発生するからである。単結晶シリコン層を数ｎｍの膜厚に高精度に薄膜化することが難しいので、得られる炭化シリコン膜の膜厚制御が困難である。また、特許文献３では、炭化シリコン膜を転写する基板として単結晶炭化シリコン基板を用いるため、コストが高く、大口径化に対応することが困難である。
【０００７】
一方、炭化シリコンを用いたデバイスと従来のシリコンを用いたデバイスとを一つのチップに混載する技術が望まれている。一つのチップに炭化シリコンのデバイスとシリコンのデバイスを混載させるためには、炭化シリコンをエッチングする必要がある。しかしながら、炭化シリコンは結合が非常に安定であり、強力なエッチャントが必要になるので、エッチングが困難である。例えば、ウエットエッチングでは、温度数百℃の溶融水酸化カリウム（ＫＯＨ）が用いられるが、非常に高温なので安全管理のためのコストがかかり量産的ではない。また、ドライエッチングでは、フロロカーボン（ＣＦ）系ガス、塩素（Ｃｌ２）ガス、六フッ化硫黄（ＳＦ６）ガスの開発がされているが、エッチングレートが小さく、生産性に劣る。さらに、ドライエッチングでは、選択比が大きいマスクの材料がなく、エッチングストップ用の最適な下地膜もないので、炭化シリコン膜をエッチングすることが困難である。そして、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とするのはさらに困難である。
【０００８】
本発明はこのような事情に鑑みてなされたものであって、エッチングが困難な炭化シリコン膜をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とすることが可能な炭化シリコン膜の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するため、本発明の炭化シリコン膜の製造方法は、基板上に下地層を形成する工程と、前記下地層上にシリコン膜を形成する工程と、前記シリコン膜をパターニングするパターニング工程と、前記パターニング工程の後に前記シリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜を形成する工程と、前記炭化シリコン膜をマスクに用いて、前記マスクが形成されていない領域の前記下地層をエッチングする工程と、を有することを特徴とする。
この製造方法によれば、シリコン膜を炭化処理して炭化シリコン膜を形成する工程の前に、シリコン膜をパターニングするので、エッチングが困難な炭化シリコン膜をエッチングする必要がない。このため、エッチングが困難な炭化シリコン膜をエッチングすることなく、パターニングされた炭化シリコン膜を容易に得ることができる。また、炭化シリコン膜をマスクに用いて、このマスクが形成されていない領域の下地層をエッチングするので、マスクが形成されている領域の下地層はエッチングされないでそのまま残る。エッチングされないでそのまま残った下地層により、基板と炭化シリコン膜とが離間して電気的に絶縁された構造となる。したがって、エッチングが困難な炭化シリコン膜をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とすることが可能となる。また、特許文献３のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いる基板の口径まで大口径化に対応することが可能である。
【００１０】
本製造方法においては、基板上に下地層を形成する工程と、前記下地層上にシリコン膜を形成する工程と、前記シリコン膜をパターニングするパターニング工程と、前記パターニング工程の後に前記シリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜を形成する工程と、前記炭化シリコン膜上に素子を形成する工程と、前記炭化シリコン膜が形成されている領域に、前記素子を覆う保護膜を形成する工程と、前記保護膜が形成されていない領域の前記下地層をエッチングする工程と、を有することを特徴とする。
この製造方法によれば、シリコン膜を炭化処理して炭化シリコン膜を形成する工程の前に、シリコン膜をパターニングするので、エッチングが困難な炭化シリコン膜をエッチングする必要がない。このため、エッチングが困難な炭化シリコン膜をエッチングすることなく、パターニングされた炭化シリコン膜を容易に得ることができる。また、炭化シリコン膜をマスクに用いて、このマスクが形成されていない領域の下地層をエッチングするので、マスクが形成されている領域の下地層はエッチングされないでそのまま残る。エッチングされないでそのまま残った下地層により、基板と炭化シリコン膜とが離間して電気的に絶縁された構造となる。また、炭化シリコン膜上に素子を形成する工程の後に、素子を覆う保護膜を形成し、この保護膜が形成されていない領域をエッチングするので、素子がエッチングされないように下地層をエッチングすることができる。したがって、炭化シリコン膜上の素子をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とすることが可能となる。
【００１１】
本製造方法においては、前記シリコン膜が、アモルファスシリコンとポリシリコンとの少なくとも一方を含むことが望ましい。
この製造方法によれば、アモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜の膜厚に応じた膜厚の炭化シリコン膜が得られる。シリコン膜を所定の膜厚に成膜することは、例えばＳＯＩ基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜を容易に製造することができる。また、アモルファスシリコンやポリシリコンは、単結晶シリコンに比べて結晶構造が粗い（緻密でない）ので、炭化処理においてシリコン膜に炭素を均一に拡散させることができ、シリコン膜を均一かつ良好に炭化することができる。このため、シリコン膜の一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がシリコン膜と炭化シリコン膜とで異なることにより結晶欠陥を生じることが防止される。したがって、緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜を得ることができる。
【００１２】
本製造方法においては、前記下地層が酸化シリコン膜からなることが望ましい。
この製造方法によれば、酸化シリコン膜は炭化処理で炭化されないので、下地に炭素を透過させないように炭化処理時の保護膜として機能する。このため、炭化シリコン膜が形成されない領域のシリコン基板または石英基板が炭化することが確実に回避され、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを格段に容易に混載させることが可能となる。
【００１３】
本製造方法においては、前記下地層が窒化シリコン膜からなることが望ましい。
この製造方法によれば、窒化シリコン膜は炭化処理で炭化されないので、下地に炭素を透過させないように炭化処理時の保護膜として機能する。このため、炭化シリコン膜が形成されない領域のシリコン基板または石英基板が炭化することが確実に回避され、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを格段に容易に混載させることが可能となる。
【００１４】
本製造方法においては、前記基板がシリコンからなり、前記炭化シリコン膜を形成する工程の炭化処理は、ランプアニールによる熱処理を用いて行ってもよい。
この製造方法によれば、炭化シリコン膜を形成する工程の炭化処理において昇温レートを高くすることができ、炭化シリコン膜の結晶性を良好にすることができる。
【００１５】
本製造方法においては、前記基板がシリコンまたは石英からなり、前記炭化シリコン膜を形成する工程の炭化処理は、炉アニールによる熱処理を用いて行ってもよい。
この製造方法によれば、炉アニールにより多数の基板を一括して熱処理することができるので、多数の基板上に形成された多数のシリコン膜を一括して炭化処理することができる。したがって、一括して炭化処理する基板の数を増やすほど基板一枚当たりの炭化シリコン膜の成膜時間を短くすることができ、製造効率を高めることができる。
【００１６】
本製造方法においては、前記シリコン膜をＣＶＤ法を用いて形成してもよい。
この製造方法によれば、シリコン膜を形成する工程における成膜温度を低く設定することにより、シリコン膜の結晶性を低下させることができ、容易にアモルファスシリコンとポリシリコンとの少なくとも一方を含んだシリコン膜を形成することができる。また、ＣＶＤ法によれば高精度な膜厚のシリコン膜を形成することができ、これを炭化処理することにより、高精度な膜厚の炭化シリコン膜を製造することが可能となる。
【００１７】
本製造方法においては、前記シリコン膜の膜厚を１００ｎｍ以下にすることが望ましい。
本願発明者は、シリコン膜の膜厚を１００ｎｍ以下にすることで、炭化処理でシリコン膜をほとんど残留させずに炭化シリコン膜に変成できることを見出した。この製造方法によれば、炭化されずに残留したシリコン膜と炭化シリコン膜とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜の結晶欠陥が生じることがない。したがって、炭化シリコン膜の結晶欠陥を抑制することができ、結晶性が良好な炭化シリコン膜を製造することが可能となる。
【００１８】
本製造方法においては、前記炭化シリコン膜を形成する工程では、前記炭化された膜をシード層として、炭化シリコンをエピタキシャル成長させて厚膜化する工程を有していてもよい。
この製造方法によれば、緻密で均一な膜質のシード層が形成されるので、このように炭化された膜をシード層として炭化シリコンをエピタキシャル成長させると、緻密で均一な膜質の炭化シリコン膜を製造することができる。したがって、緻密で均一な膜質であり、しかも所望の膜厚の炭化シリコン膜を得ることができる。
【００１９】
本製造方法においては、前記炭化シリコン膜を形成する工程の後に、前記炭化シリコン膜上に化合物半導体膜を形成する工程を有していてもよい。
この製造方法によれば、緻密で均一な膜質の炭化シリコン膜が形成されるので、この炭化シリコン膜に格子整合させて化合物半導体膜を形成すると、結晶性が良好な化合物半導体膜を得ることができる。
【図面の簡単な説明】
【００２０】
【図１】第１実施形態の半導体基板の構成を示す模式図である。
【図２】第１実施形態の半導体基板の製造工程を示す図である。
【図３】図２に続く半導体基板の製造工程を示す図である。
【図４】第３実施形態の半導体基板の構成を示す模式図である。
【図５】第３実施形態の半導体基板の製造工程を示す図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
【００２２】
（第１実施形態）
図１は、本発明の第１実施形態における炭化シリコン膜１３を有する半導体基板１０の構成を模式的に示す図である。図１に示すように、半導体基板１０は、シリコンからなる基板（シリコン基板）１１と、酸化シリコン膜（下地層）１２と、炭化シリコン膜１３と、を備えて構成されている。
【００２３】
シリコン基板（基板）１１は、酸化シリコン膜１２及び炭化シリコン膜１３の下地となる基板である。このシリコン基板１１は、例えば、ＣＺ法（チョクラルスキー法）やＦＺ法（フローティングゾーン法）を用いて形成されたシリコンインゴットをスライス、研磨して形成される。
【００２４】
炭化シリコン膜１３は、酸化シリコン膜１２上に、図２に示すアモルファスシリコンを含むシリコン膜１４（以下、アモルファスシリコン膜という。）を所定の幅Ｗにパターニングした後に炭化し、炭化された膜をエピタキシャル成長させて厚膜化することにより形成されている。炭化シリコン膜１３は、バンドギャップ値が高く、絶縁破壊電界が強いので高耐圧とすることができ、さらに機械的強度、耐熱性、化学的安定性に優れている。このため、半導体基板１０を用いると、良好な高耐圧パワーデバイスや良好なＭＥＭＳを製造することが可能である。
【００２５】
シリコン基板１１は、炭化シリコン膜１３が形成されていない領域において、表面が露出している。これは、炭化シリコン膜１３をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜１２をエッチングすることにより除去したことによる。
【００２６】
一方、マスクが形成されている領域の酸化シリコン膜１２はエッチングされないでそのまま残っている。エッチングされないでそのまま残った酸化シリコン膜１２により、シリコン基板１１と炭化シリコン膜１３とが離間して電気的に絶縁された構造となる。
【００２７】
シリコン基板１１の表面が露出していない領域において、酸化シリコン膜１２が、シリコン基板１１と炭化シリコン膜１３との間に形成されている。酸化シリコンの膜厚Ｔ１は、例えば１００ｎｍ程度の膜厚である。酸化シリコン膜１２によって、シリコン基板１１と炭化シリコン膜１３とが当接しないようになっている。酸化シリコン膜１２は、シリコン基板１１と炭化シリコン膜１３との格子定数や熱膨張係数の違いを緩和する緩衝層として機能する。
【００２８】
（半導体基板の製造方法）
次に、本実施形態に係る炭化シリコン膜１３を有する半導体基板１０の製造方法を説明する。図２及び図３は、半導体基板１０の製造工程を順を追って示す工程図である。本実施形態では、シリコン基板１１上に、酸化シリコン膜１２を介してアモルファスシリコン膜１４を形成し、このアモルファスシリコン膜１４をエッチングを用いてパターニングし、このパターニングされたアモルファスシリコン膜１４ａを炭化処理し、炭化された膜をエピタキシャル成長させて厚膜化することにより炭化シリコン膜１３を形成し、この炭化シリコン膜１３をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜１２をエッチングすることにより半導体基板１０を製造する。
【００２９】
半導体基板１０を製造する際は、先ず、図２（ａ）に示すように、従来と同様の手法により製造されたシリコン基板１１を用意する。次に、シリコン基板１１を熱酸化する。これにより、図２（ｂ）に示すように、シリコン基板１１の表層に酸化シリコン膜１２が形成される。酸化シリコン膜の膜厚Ｔ１は、例えば１００ｎｍ程度の膜厚にする。
【００３０】
これにより、炭化シリコン膜１３がシリコン基板１１と当接しなくなり、酸化シリコン膜１２をシリコン基板１１と炭化シリコン膜１３との格子定数や熱膨張係数の違いを緩和する緩衝層として機能させることができる。その結果、炭化シリコン膜１３の結晶欠陥を抑制することができ、緻密で均一な膜質の炭化シリコン膜１３を製造することが可能となる。また、本製造方法により得られた炭化シリコン膜１３に素子を形成してデバイスを製造すると、酸化シリコン膜１２を用いて完全に素子分割ができるので、低消費電力のデバイスが得られる。また、酸化シリコン膜１２は炭化処理で炭化されないので、下地に炭素を透過させないように炭化処理時の保護膜として機能する。
【００３１】
次に、図２（ｃ）に示すように、酸化シリコン膜１２上に、アモルファスシリコン膜１４をＣＶＤ法を用いて形成する。ＣＶＤ法において基板温度を低くするほど、得られる膜の結晶性が低くなり、アモルファスシリコン膜１４が得られる。ＣＶＤ法によれば、高精度な膜厚のアモルファスシリコン膜１４を形成することができる。
【００３２】
本実施形態では、アモルファスシリコン膜の膜厚（シリコン膜の膜厚）Ｔ２を、３０ｎｍ程度にする。これにより、炭化されずに残留したアモルファスシリコン膜１４と炭化シリコン膜１３とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜１３の結晶欠陥が生じることがない。これは、本願発明者が、アモルファスシリコン膜の膜厚Ｔ２を１００ｎｍ以下にすることで、炭化処理でアモルファスシリコン膜１４をほとんど残留させずに炭化シリコン膜１３に変成できることを見出したことによる。
【００３３】
次に、図２（ｄ）に示すように、アモルファスシリコン膜１４を一部エッチングすることにより、所定の幅Ｗにパターニングされたアモルファスシリコン膜１４ａを形成する。アモルファスシリコン膜１４のエッチングは、例えば、ドライエッチングを用いることができる。具体的には、従来のフォトリソ技術を用いてマスク（図示略）を所定の幅Ｗにパターニングし、この所定の幅Ｗにパターニングされたマスクを用いて、アモルファスシリコン膜１４をドライエッチングする。このとき、下地の酸化シリコン膜１２がエッチングストッパーとなる。このように、炭化シリコン膜１３を形成する工程の前に、アモルファスシリコン膜１４を所定の幅Ｗにパターニングするので、エッチングが困難な炭化シリコン膜１３をエッチングする必要がない。したがって、エッチングが困難な炭化シリコン膜１３をエッチングすることなく、所定の幅Ｗにパターニングされた炭化シリコン膜１３を容易に得ることができる。
【００３４】
次に、図３（ａ）に示すように、所定の幅Ｗにパターニングされたアモルファスシリコン膜１４ａを炭化処理することにより、シード層１３ａを形成する。アモルファスシリコン膜１４ａの炭化処理は、赤外線加熱方式のランプアニール装置を用いて行う。炭化処理は、例えば、プロパンガス（Ｃ３Ｈ８）等の炭化水素ガスと水素ガスとからなる混合ガスの雰囲気下、基板温度８００〜１４００℃の条件で行うとよい。なお、本実施形態の炭化処理は、基板裏面から基板温度をモニタリングして、基板温度１１６０℃、処理時間６０秒の条件で行う。ランプアニール装置により加熱すれば、シード層１３ａを形成する際の基板温度の昇温レートを高くすることができ、シリコン基板１１に比べてアモルファスシリコン膜１４を高温にすることができるので、シード層１３ａの結晶性を良好にすることができる。また、アモルファスシリコン膜１４が高精度な膜厚に形成されるので、所望の膜厚のシード層１３ａが得られる。また、結晶欠陥が少なく緻密で均一な膜質のシード層１３ａが得られる。
【００３５】
また、アモルファスシリコン膜の膜厚Ｔ２を１００ｎｍ以下（ここでは３０ｎｍ）にしているので、アモルファスシリコン膜１４中に炭素を行き渡らせることができ、アモルファスシリコン膜１４をほぼ完全に炭化することができる。以上のように、アモルファスシリコン膜１４が高精度な膜厚に形成されるので、所望の膜厚のシード層１３ａが得られる。また、アモルファスシリコン膜１４を良好に炭化することができるので、結晶欠陥が少なく緻密で均一な膜質のシード層１３ａが得られる。
【００３６】
次に、図３（ｂ）に示すように、シード層１３ａ上に炭化シリコンをエピタキシャル成長させてエピタキシャル層１３ｂを形成する。エピタキシャル成長は、例えば、水素ガスと炭化水素ガスとシラン（ＳｉＨ４）とからなる混合ガスの雰囲気下、処理温度５００〜１５００℃の条件で行うとよい。これにより、シード層１３ａ上に前記混合ガス中の炭化シリコンを結晶化させることができ、シード層１３ａの結晶構造にならったエピタキシャル層１３ｂを形成することができる。これにより、シード層１３ａとエピタキシャル層１３ｂとを有する炭化シリコン膜１３が得られる。シード層１３ａが緻密で均一な膜質になっているので、これに基づいて炭化シリコンをエピタキシャル成長させたエピタキシャル層１３ｂも緻密で均一な膜質になっている。
【００３７】
次に、図３（ｃ）に示すように、炭化シリコン膜１３をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜１２をエッチングする。これにより、マスクが形成されている領域の酸化シリコン膜１２はエッチングされないでそのまま残る。この酸化シリコン膜１２により、シリコン基板１１と炭化シリコン膜１３とが離間して電気的に絶縁された構造となる。以上の工程により、本実施形態の炭化シリコン膜１３を有する半導体基板１０を製造することができる。
【００３８】
本実施形態の炭化シリコン膜１３の製造方法によれば、アモルファスシリコン膜１４を炭化処理して炭化シリコン膜１３を形成する工程の前に、アモルファスシリコン膜１４をパターニングするので、エッチングが困難な炭化シリコン膜１３をエッチングする必要がない。このため、エッチングが困難な炭化シリコン膜１３をエッチングすることなく、パターニングされた炭化シリコン膜１３を容易に得ることができる。また、炭化シリコン膜１３をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜１２をエッチングするので、マスクの重なる領域の酸化シリコン膜１２はエッチングされないでそのまま残る。エッチングされないでそのまま残った酸化シリコン膜１２により、シリコン基板１１と炭化シリコン膜１３とが離間して電気的に絶縁された構造となる。したがって、エッチングが困難な炭化シリコン膜１３をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とすることが可能となる。また、特許文献３のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いる基板の口径まで大口径化に対応することが可能である。
【００３９】
また、本製造方法によれば、アモルファスシリコン膜の膜厚Ｔ２に応じた膜厚の炭化シリコン膜１３が得られる。アモルファスシリコン膜１４を所定の膜厚に成膜することは、例えばＳＯＩ基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜１３を容易に製造することができる。また、アモルファスシリコンは、単結晶シリコンに比べて結晶構造が粗い（緻密でない）ので、炭化処理においてアモルファスシリコン膜１４に炭素を均一に拡散させることができ、アモルファスシリコン膜１４を均一かつ良好に炭化することができる。このため、アモルファスシリコン膜１４の一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がアモルファスシリコン膜１４と炭化シリコン膜１３とで異なることにより結晶欠陥を生じることが防止される。したがって、緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜１３を得ることができる。
【００４０】
また、本製造方法によれば、下地層１２が酸化シリコン膜１２からなり、酸化シリコン膜１２は炭化処理で炭化されないので、下地に炭素を透過させないように炭化処理時の保護膜として機能する。このため、炭化シリコン膜１３が形成されない領域のシリコン基板１１が炭化することが確実に回避され、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを格段に容易に混載させることが可能となる。
【００４１】
また、本製造方法によれば、シリコン基板１１を下地基板に用いて、炭化シリコン膜１３を形成する工程の炭化処理は、ランプアニールによる熱処理を用いて行っている。これにより、炭化シリコン膜１３を形成する工程の炭化処理において昇温レートを高くすることができ、炭化シリコン膜１３の結晶性を良好にすることができる。
【００４２】
また、本製造方法によれば、アモルファスシリコン膜１４をＣＶＤ法を用いて形成しているので、アモルファスシリコン膜１４を形成する工程における成膜温度を低く設定することにより、アモルファスシリコン膜１４の結晶性を低下させることができ、容易にアモルファスシリコン膜１４を形成することができる。また、ＣＶＤ法によれば高精度な膜厚のアモルファスシリコン膜１４を形成することができ、これを炭化処理することにより、高精度な膜厚の炭化シリコン膜１３を製造することが可能となる。
【００４３】
また、本製造方法によれば、アモルファスシリコン膜の膜厚Ｔ２を１００ｎｍ以下にしているので、炭化されずに残留したアモルファスシリコン膜１４と炭化シリコン膜１３とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜１３の結晶欠陥が生じることがない。これは、本願発明者が、アモルファスシリコン膜の膜厚Ｔ２を１００ｎｍ以下にすることで、炭化処理でアモルファスシリコン膜１４をほとんど残留させずに炭化シリコン膜１３に変成できることを見出したことによる。したがって、炭化シリコン膜１３の結晶欠陥を抑制することができ、結晶性が良好な炭化シリコン膜１３を製造することが可能となる。
【００４４】
なお、本実施形態に係る炭化シリコン膜１３を形成する工程は、ランプアニールによる熱処理を用いて行っているが、これに限らない。例えば、炭化シリコン膜１３を形成する工程は、熱アニールやレーザーアニールによる熱処理を用いて行ってもよい。
【００４５】
なお、本製造方法では、シリコン膜を形成する工程の前に、酸化シリコン膜を、基板と炭化シリコン膜との間の緩衝層として、シリコン膜をドライエッチングする際のエッチングストッパーとして、さらには下地に炭素を透過させないように炭化処理時の保護膜として形成しているが、これに限らない。例えば、酸化シリコン膜に代えて窒化シリコン膜を用いてもよい。これにより、窒化シリコン膜が、基板と炭化シリコン膜との間の緩衝層として、シリコン膜をドライエッチングする際のエッチングストッパーとして、さらには下地に炭素を透過させないように炭化処理時の保護膜として機能する。
【００４６】
(第２実施形態)
次に、本発明の第２実施形態に係る炭化シリコン膜２３を有する半導体基板２０の構成について、第１実施形態に係る半導体基板１０と同様に図１を用いて説明する。図１に示すように、半導体基板２０は、石英からなる基板（石英基板）２１と、酸化シリコン膜１２と、炭化シリコン膜２３と、を備えて構成されている。炭化シリコン膜２３は、酸化シリコン膜１２上に、図２に示すポリシリコンを含むシリコン膜２４（以下、ポリシリコン膜という。）を所定の幅Ｗにパターニングした後に炭化し、炭化された膜をエピタキシャル成長させて厚膜化することにより形成されている。本実施形態の半導体基板２０は、基板２１が石英からなる点、ポリシリコンを含むシリコン膜２４からなる点、炭化シリコン膜２３がポリシリコン膜２４を炭化して形成されている点、で上述の第１実施形態で説明した半導体基板１０と異なっている。
【００４７】
石英基板２１は、炭化シリコン膜２３が形成されていない領域において、表面が露出している。これは、炭化シリコン膜２３をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜１２をエッチングすることにより除去したことによる。このため、透明な石英基板２１を用いると、炭化シリコン膜２３が形成されていない領域は、光の透過領域となる。
【００４８】
（半導体基板の製造方法）
次に、本実施形態に係る炭化シリコン膜２３を有する半導体基板２０の製造方法について、第１実施形態に係る製造工程と同様に図２及び図３を用いて説明する。本実施形態では、石英基板２１上に、酸化シリコン膜１２を介してポリシリコン膜２４を形成し、このポリシリコン膜２４をエッチングを用いてパターニングし、このパターニングされたポリシリコン膜２４ａを炭化処理し、炭化された膜をエピタキシャル成長させて厚膜化することにより炭化シリコン膜２３を形成し、この炭化シリコン膜２３をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜１２をエッチングすることにより半導体基板２０を製造する。
【００４９】
半導体基板２０を製造する際は、先ず、図２（ａ）に示すように、従来と同様の手法により製造された石英基板２１を用意する。次に、石英基板２１上に、例えば熱ＣＶＤ法を用いてシリコンの酸化された膜を成膜する。これにより、図２（ｂ）に示すように、石英基板２１上に酸化シリコン膜１２が形成される。酸化シリコン膜の膜厚Ｔ１は、例えば１００ｎｍ程度の膜厚にする。
【００５０】
次に、図２（ｃ）に示すように、酸化シリコン膜１２上に、アモルファスシリコン膜１４を熱アニールやレーザーアニールを用いて結晶化してポリシリコン膜２４を形成する。このように、ポリシリコンをシリコン膜２４として用いることにより、単結晶シリコンに比べて成膜しやすくなるので、膜厚制御が容易となる。
【００５１】
本実施形態では、ポリシリコン膜の膜厚（シリコン膜の膜厚）Ｔ２を、３０ｎｍ程度にする。これにより、炭化されずに残留したポリシリコン膜２４と炭化シリコン膜２３とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜２３の結晶欠陥が生じることがない。これは、本願発明者が、ポリシリコン膜の膜厚Ｔ２を１００ｎｍ以下にすることで、炭化処理でポリシリコン膜２４をほとんど残留させずに炭化シリコン膜２３に変成できることを見出したことによる。
【００５２】
次に、図２（ｄ）に示すように、ポリシリコン膜２４を一部エッチングすることにより、所定の幅Ｗにパターニングされたポリシリコン膜２４ａを形成する。ポリシリコン膜２４のエッチングは、例えば、ドライエッチングを用いることができる。具体的には、従来のフォトリソ技術を用いてマスク（図示略）を所定の幅Ｗにパターニングし、この所定の幅Ｗにパターニングされたマスクを用いて、ポリシリコン膜２４をドライエッチングする。このとき、下地の酸化シリコン膜１２がエッチングストッパーとなる。このように、炭化シリコン膜２３を形成する工程の前に、ポリシリコン膜２４を所定の幅Ｗにパターニングするので、エッチングが困難な炭化シリコン膜２３をエッチングする必要がない。したがって、エッチングが困難な炭化シリコン膜２３をエッチングすることなく、所定の幅Ｗにパターニングされた炭化シリコン膜２３を容易に得ることができる。
【００５３】
次に、図３（ａ）に示すように、所定の幅Ｗにパターニングされたポリシリコン膜２４ａを炭化処理することにより、シード層２３ａを形成する。ポリシリコン膜２４の炭化処理は、電気炉等を用いた炉アニールで行う。炭化処理は、例えば、Ｃ３Ｈ８等の炭化水素ガスと水素ガスとからなる混合ガスの雰囲気下、基板温度８００〜１４００℃の条件で行うとよい。なお、本実施形態の炭化処理は、基板温度１２５０℃、処理時間１５分の条件で行う。炉アニールにより加熱すれば、多数の石英基板２１を一括して熱処理することができるので、多数の石英基板２１上に形成された多数のポリシリコン膜２４を一括して炭化処理することができる。
【００５４】
また、ポリシリコン膜の膜厚Ｔ２を１００ｎｍ以下（ここでは３０ｎｍ）にしているので、ポリシリコン膜２４中に炭素を行き渡らせることができ、ポリシリコン膜２４をほぼ完全に炭化することができる。以上のように、ポリシリコン膜２４が高精度な膜厚に形成されるので、所望の膜厚のシード層２３ａが得られる。また、ポリシリコン膜２４を良好に炭化することができるので、結晶欠陥が少なく緻密で均一な膜質のシード層２３ａが得られる。
【００５５】
次に、図３（ｂ）に示すように、シード層２３ａ上に炭化シリコンをエピタキシャル成長させてエピタキシャル層２３ｂを形成する。エピタキシャル成長は、例えば、水素ガスと炭化水素ガスとシラン（ＳｉＨ４）とからなる混合ガスの雰囲気下、処理温度５００〜１５００℃の条件で行うとよい。これにより、シード層２３ａ上に前記混合ガス中の炭化シリコンを結晶化させることができ、シード層２３ａの結晶構造にならったエピタキシャル層２３ｂを形成することができる。これにより、シード層２３ａとエピタキシャル層２３ｂとを有する炭化シリコン膜２３が得られる。シード層２３ａが緻密で均一な膜質になっているので、これに基づいて炭化シリコンをエピタキシャル成長させたエピタキシャル層２３ｂも緻密で均一な膜質になっている。
【００５６】
次に、図３（ｃ）に示すように、炭化シリコン膜２３をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜１２をエッチングする。これにより、マスクの形成されている領域の酸化シリコン膜１２はエッチングされないでそのまま残る。以上の工程により、本実施形態の炭化シリコン膜２３を有する半導体基板２０を製造することができる。
【００５７】
本実施形態の炭化シリコン膜２３の製造方法によれば、ポリシリコン膜２４を炭化処理して炭化シリコン膜２３を形成する工程の前に、ポリシリコン膜２４をパターニングするので、エッチングが困難な炭化シリコン膜２３をエッチングする必要がない。このため、エッチングが困難な炭化シリコン膜２３をエッチングすることなく、パターニングされた炭化シリコン膜２３を容易に得ることができる。また、炭化シリコン膜２３をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜１２をエッチングするので、マスクの重なる領域の酸化シリコン膜１２はエッチングされないでそのまま残る。したがって、エッチングが困難な炭化シリコン膜２３をエッチングすることなく、一つのチップに炭化シリコンのデバイスと石英のデバイスを容易に混載させることが可能となる。また、特許文献３のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いる基板の口径まで大口径化に対応することが可能である。
【００５８】
また、本製造方法によれば、ポリシリコン膜の膜厚Ｔ２に応じた膜厚の炭化シリコン膜２３が得られる。ポリシリコン膜２４を所定の膜厚に成膜することは、例えばＳＯＩ基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜２３を容易に製造することができる。このため、ポリシリコン膜２４の一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がポリシリコン膜２４と炭化シリコン膜２３とで異なることにより結晶欠陥を生じることが防止される。したがって、緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜２３を得ることができる。
【００５９】
また、本製造方法によれば、石英基板２１を下地基板に用いて、炭化シリコン膜２３を形成する工程の炭化処理は、炉アニールによる熱処理を用いて行っている。炉アニールにより多数の石英基板２１を一括して熱処理することができるので、多数の石英基板２１上に形成された多数のポリシリコン膜２４を一括して炭化処理することができる。したがって、一括して炭化処理する石英基板２１の数を増やすほど石英基板２１一枚当たりの炭化シリコン膜２３の成膜時間を短くすることができ、製造効率を高めることができる。
【００６０】
なお、本製造方法では、基板上に、アモルファスシリコンまたはポリシリコンを含むシリコン膜を形成しているが、これに限らない。例えば、アモルファスシリコン膜とポリシリコン膜との積層膜をシリコン膜として形成してもよい。すなわち、アモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜を形成すればよい。
【００６１】
なお、本製造方法では、シリコン膜を形成する工程の前に、酸化シリコン膜または窒化シリコン膜を、基板と炭化シリコン膜との間の緩衝層として形成しているが、これに限らない。例えば、基板と炭化シリコン膜との間に緩衝層を形成せずに、基板上面に炭化シリコン膜を形成してもよい。
【００６２】
なお、本製造方法では、シリコン膜をＣＶＤ法を用いて形成しているが、これに限らない。例えば、シリコン膜をスパッタ法や塗布を用いて形成してもよい。
【００６３】
なお、本製造方法では、シリコン膜の膜厚は３０ｎｍ程度の膜厚にしているが、これに限らず、１００ｎｍ以下にすることができる。これは、本願発明者が、シリコン膜の膜厚を１００ｎｍ以下にすることで、炭化処理工程でシリコンが残留することなく、シリコン膜をすべて炭化シリコン膜に変成できることを見出したことによる。
【００６４】
なお、本製造方法では、炭化シリコン膜を形成した後に、炭化された膜をシード層として炭化シリコンをエピタキシャル成長させてエピタキシャル層を形成しているが、これに限らず、炭化シリコンをエピタキシャル成長させなくてもよい。
【００６５】
なお、本製造方法では、アモルファスシリコンまたはポリシリコンを含むシリコン膜を炭化処理するときに、処理温度８００〜１４００℃の条件で行っている。これにより、アモルファスシリコンまたはポリシリコンが、再結晶して結晶化が進む。その結果、炭化シリコン膜を、炭化処理前のシリコン膜より結晶性をよくすることができると本願発明者は推測している。
【００６６】
(第３実施形態)
次に、本発明の第３実施形態に係る半導体基板１０Ａの構成について、図４を用いて説明する。本図は、図１に対応した、第３実施形態に係る半導体基板１０Ａの構成を模式的に示す図である。図４に示すように、半導体基板１０Ａは、炭化シリコン膜１３上に設けられた複数の素子１５と、複数の素子１５を覆って設けられた酸化シリコンからなる保護膜１６と、シリコン基板１１上に設けられた複数の素子１７と、を備えて構成されている。本実施形態の半導体基板１０Ａは、炭化シリコン膜１３上に素子１５が形成されている点、複数の素子１５を覆って保護膜１６が形成されている点、シリコン基板１１上に素子１７が形成されている点、で上述の第１実施形態で説明した半導体基板１０と異なっている。その他の点は第１実施形態と同様であるので、図１と同様の要素には同一の符号を付し、詳細な説明は省略する。
【００６７】
（半導体基板の製造方法）
次に、本実施形態に係る素子１５を有する半導体基板１０Ａの製造方法を説明する。図５は、半導体基板１０Ａの製造工程を順を追って示す工程図である。本実施形態では、炭化シリコン膜１３上に素子１５を形成し、素子１５を覆う保護膜１６を形成し、この保護膜１６が形成されていない領域の酸化シリコン膜１２をエッチングし、このエッチングにより表面が露出したシリコン基板１１上に素子１７を形成することにより半導体基板１０Ａを製造する。なお、シリコン基板１１上に、酸化シリコン膜１２を介してアモルファスシリコン膜１４を形成し、このアモルファスシリコン膜１４をエッチングを用いて所定の幅Ｗにパターニングし、所定の幅Ｗにパターニングされたアモルファスシリコン膜１４ａを形成する工程（図２（ａ）〜図２（ｄ））までは、上述の第１実施形態と同様であるので、詳細な説明は省略する。
【００６８】
半導体基板１０Ａを製造する際は、先ず、図５（ａ）に示すように、所定の幅Ｗにパターニングされたアモルファスシリコン膜１４ａを炭化処理することにより、所定の幅Ｗにパターニングされた炭化シリコン膜１３を形成する。
【００６９】
次に、図５（ｂ）に示すように、炭化シリコン膜１３上に従来の成膜技術を用いて、複数の素子１５を形成する。炭化シリコン膜１３上に素子１５を形成することにより、高耐圧デバイスを得ることができる。また、炭化シリコン膜１３上に各種配線を形成してもよい。次に、図５（ｃ）に示すように、表面全体を覆って酸化シリコンからなる保護膜１６を形成する。
【００７０】
次に、図５（ｄ）に示すように、従来のフォトリソ技術を用いて所定の幅Ｗにパターニングされたマスク（図示略）を用いて、マスクされていない領域の保護膜１６と酸化シリコン膜１２をエッチングにより除去する。これにより、素子１５がエッチングされないように酸化シリコン膜１２をエッチングすることができる。エッチングされないでそのまま残った酸化シリコン膜１２により、シリコン基板１１と炭化シリコン膜１３とが離間して電気的に絶縁された構造となる。次に、エッチングにより表面が露出したシリコン基板１１上に従来の成膜技術を用いて、複数の素子１７を形成する。以上の工程により、本実施形態の素子１５を有する半導体基板１０Ａを製造することができる。
【００７１】
本実施形態の半導体基板１０Ａの製造方法によれば、炭化シリコン膜１３上に素子１５を形成する工程の後に、素子１５を覆う保護膜１６を形成し、この保護膜１６が形成されていない領域をエッチングするので、素子１５がエッチングされないように酸化シリコン膜１２をエッチングすることができる。したがって、炭化シリコン膜１３上の素子１５をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とすることが可能となる。
【００７２】
なお、本製造方法において、炭化シリコン膜を形成する工程の後に、炭化シリコン膜上に化合物半導体膜を形成する工程を有していてもよい。化合物半導体膜の形成材料としては、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ）、窒化ホウ素（ＢＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）を用いることができる。
【００７３】
この製造方法によれば、緻密で均一な膜質の炭化シリコン膜が形成されるので、この炭化シリコン膜に格子整合させて化合物半導体膜を形成すると、結晶性が良好な化合物半導体膜を得ることができる。
【符号の説明】
【００７４】
１１…シリコン基板（基板）、１２…酸化シリコン膜（下地層）、１３，２３…炭化シリコン膜、１３ａ，２３ａ…シード層、１４…アモルファスシリコン膜（シリコン膜）、１５…素子、１６…保護膜、２１…石英基板（基板）、２４…ポリシリコン膜（シリコン膜）、Ｔ２…アモルファスシリコン膜の膜厚、ポリシリコン膜の膜厚（シリコン膜の膜厚）
【図１】
2010278211.tif 000003
【図２】
2010278211.tif 000004
【図３】
2010278211.tif 000005
【図４】
2010278211.tif 000006
【図５】
2010278211.tif 000007