(57)【要約】【課題】化学機械研磨におけるストッパー膜の削れが小さく、半導体装置の製造における歩留まりを向上させる。【解決手段】本発明の半導体装置の製造方法は、シリコン基板１１を覆うようにアモルファスシリコン膜１４を形成する工程と、アモルファスシリコン膜１４およびシリコン基板１１の一部を除去して、シリコン基板１１の表面に素子分離溝１５を形成する工程と、素子分離溝１５を埋め込むようにアモルファスシリコン膜１４上に絶縁膜１６を形成する工程と、アモルファスシリコン膜１４をストッパとして絶縁膜１６を化学機械研磨し、絶縁膜１６の上面を平坦化する工程とを有する。【選択図】図１
2010027690.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板を覆うようにアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜および前記シリコン基板の一部を除去して、前記シリコン基板の表面に素子分離溝を形成する工程と、
前記素子分離溝を埋め込むように前記アモルファスシリコン膜上に絶縁膜を形成する工程と、
前記アモルファスシリコン膜をストッパとして前記絶縁膜を化学機械研磨し、前記絶縁膜の上面を平坦化する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記アモルファスシリコン膜を前記シリコン基板を覆うように形成する前に、前記シリコン基板上にゲート酸化膜を形成し、前記アモルファスシリコン膜は前記ゲート酸化膜を覆うように形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ゲート酸化膜の形成後、前記ゲート酸化膜を覆うようにポリシリコン膜が形成され、前記アモルファスシリコン膜は前記ポリシリコン膜を覆うように形成されることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記絶縁膜の上面が平坦化された後、前記アモルファスシリコン膜を加熱処理し、ポリシリコン膜に変換することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係わり、特に、ＳＴＩ（Shallow Trench Isolation）形成に用いられる化学機械研磨に関する。
【背景技術】
【０００２】
ＳＴＩ形成の際に用いられる化学機械研磨（例えば、「特許文献１」を参照。）では、従来、ストッパー膜として窒化膜が用いられてきた。しかしながら、窒化膜はＳＴＩ埋め込みに用いられる絶縁膜との選択比がある程度はあるものの、孤立パターンでは研磨時にストッパー膜に大きな負荷がかかり、ストッパー膜の削れ量が他のパターンに比べて大きいという問題があった。また、半導体製造プロセスにおける微細化の進歩に伴って線幅の縮小が進み、ストッパー膜の薄膜化も必要とされ、窒化膜をストッパーとして用いるには限界があるという問題もあった。
【特許文献１】特開２００７−３２９３４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、化学機械研磨におけるストッパー膜の削れを小さくすることができる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００４】
本発明の一態様によれば、シリコン基板を覆うようにアモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜および前記シリコン基板の一部を除去して、前記シリコン基板の表面に素子分離溝を形成する工程と、前記素子分離溝を埋め込むように前記アモルファスシリコン膜上に絶縁膜を形成する工程と、前記アモルファスシリコン膜をストッパとして前記絶縁膜を化学機械研磨し、前記絶縁膜の上面を平坦化する工程とを有することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００５】
本発明によれば、研磨後のストッパー膜の削れを小さくでき、特に孤立パターンでのストッパー膜の削れ量を抑制することができる。
【発明を実施するための最良の形態】
【０００６】
以下、図面を参照しながら、本発明の実施例を説明する。
【実施例１】
【０００７】
図１および図２は、本発明の実施例１に係わる半導体装置の製造方法における工程を示す断面図である。ここでは、一例として、フラッシュメモリにおけるメモリセル部のＳＴＩ形成にかかわる部分を示した。
【０００８】
本発明の実施例１に係わる半導体装置の製造方法は、堆積工程、トレンチ工程、埋め込み工程、研磨工程、および熱処理工程を備えている。
【０００９】
堆積工程（図１（ａ））では、シリコン基板１１の表面を覆うようにゲート酸化膜１２、ポリシリコン膜１３（以下、「Ｐ-Ｓｉ膜１３」という。）、およびアモルファスシリコン膜１４（以下、「α-Ｓｉ膜１４」という。）が形成される。
【００１０】
すなわち、まず、例えば熱酸化によりシリコン基板１１の表面にメモリセルのゲート酸化膜１２が形成され、次に、ゲート酸化膜１２上にポリシリコンが堆積されフローティングゲートとなるＰ-Ｓｉ膜１３が形成され、次に、Ｐ-Ｓｉ膜１３上にアモルファスシリコンが堆積され化学機械研磨におけるストッパー膜としてのα-Ｓｉ膜１４が形成される。
【００１１】
アモルファスシリコンは通常ストッパー膜として使用される窒化膜（ＳｉＮ）に比べて化学機械研磨における選択比が高いので、従来に比べα-Ｓｉ膜１４の膜厚を薄くすることができる。
【００１２】
トレンチ工程（図１（ｂ））では、メモリセル間を素子分離するＳＴＩ形成のための素子分離溝１５が形成される。すなわち、堆積工程で形成されたα-Ｓｉ膜１４（ストッパー膜）、Ｐ-Ｓｉ膜１３、ゲート酸化膜１２、および、シリコン基板１１の表面近傍の一部が通常のＰＥＰ（Photo Etching Process）技術によって除去され、シリコン基板１１の表面近傍に素子分離溝１５が形成される。
【００１３】
埋め込み工程（図１（ｃ））では、例えば酸化シリコンがシリコン基板１１全面に堆積され、トレンチ工程で形成された素子分離溝１５を埋め込むように絶縁膜１６が形成される。
【００１４】
研磨工程（図２（ｄ））では、埋め込み工程で形成された絶縁膜１６が化学機械研磨によりトレンチ工程で残されたα-Ｓｉ膜１４（ストッパー膜）の高さまで研磨される。α-Ｓｉ膜１４は、通常の研磨装置、研磨パッドを用いても、絶縁膜１６に対する選択比が窒化膜（ＳｉＮ）に比べておよそ４倍あるため、トルク電流による終点検知が容易でオーバー研磨の時間も短くすることができる。このため、研磨工程でのα-Ｓｉ膜１４の削れを小さくでき、特に孤立パターンでのα-Ｓｉ膜１４の削れ量を抑制することができる。
【００１５】
熱処理工程（図２（ｅ））では、研磨工程で残されたα-Ｓｉ膜１４が加熱処理によりポリシリコンに変換される。変換されたポリシリコンはＰ-Ｓｉ膜１３とともにそのままメモリセルのフローティングゲート１７として使用される。これにより、研磨工程後に残ったα-Ｓｉ膜１４を除去する工程が省略できる。
【００１６】
上記実施例１によれば、α-Ｓｉ膜１４は従来の窒化膜（ＳｉＮ）に比べて絶縁膜１６に対する選択比が高いので、研磨工程でのストッパー膜の削れを小さくでき、特に孤立パターンでのストッパー膜の削れ量を抑制することができ、高い製造歩留まりを実現することができる。
【００１７】
また、上記実施例１によれば、α-Ｓｉ膜１４は従来の窒化膜（ＳｉＮ）に比べて膜厚を薄くすることができるので、トレンチ工程でのアスペクト比を従来より小さくすることができＳＴＩを容易に形成することができる。
【００１８】
さらに、上記実施例１によれば、残されたα-Ｓｉ膜１４が熱処理工程でポリシリコンに変換されるので、研磨工程後に残ったα-Ｓｉ膜１４を除去する必要がなくそのままフローティングゲート１７として利用することができ、製造工程を短縮し製造コストを削減することができる。
【実施例２】
【００１９】
図３および図４は、本発明の実施例２に係わる半導体装置の製造方法における工程を示す断面図である。ここでは、一例として、フラッシュメモリにおけるメモリセル部のＳＴＩ形成にかかわる部分を示した。
【００２０】
本発明の実施例２に係わる半導体装置の製造方法は、堆積工程、トレンチ工程、埋め込み工程、研磨工程、および熱処理工程を備えている。
【００２１】
堆積工程（図３（ａ））では、シリコン基板３１の表面を覆うようにゲート酸化膜３２およびアモルファスシリコン膜３４（以下、「α-Ｓｉ膜３４」という。）が形成される。
【００２２】
すなわち、まず、例えば熱酸化によりシリコン基板３１の表面にメモリセルのゲート酸化膜３２が形成され、次に、ゲート酸化膜３２上にアモルファスシリコンが堆積されα-Ｓｉ膜３４が形成される。
【００２３】
α-Ｓｉ膜３４は後述する熱処理工程でポリシリコンに変換されフローティングゲートとして使用されるので、膜厚は少なくともフローティングゲートとして必要な厚さまで堆積される。また、α-Ｓｉ膜３４は、研磨工程での化学機械研磨におけるストッパー膜としても使用される。
【００２４】
トレンチ工程（図３（ｂ））では、メモリセル間を素子分離するＳＴＩ形成のための素子分離溝３５が形成される。すなわち、堆積工程で形成されたα-Ｓｉ膜３４（ストッパー膜）、ゲート酸化膜３２、および、シリコン基板３１の表面近傍の一部が通常のＰＥＰ（Photo Etching Process）技術によって除去され、シリコン基板３１の表面近傍に素子分離溝３５が形成される。
【００２５】
埋め込み工程（図３（ｃ））では、例えば酸化シリコンがシリコン基板３１全面に堆積され、トレンチ工程で形成された素子分離溝３５を埋め込むように絶縁膜３６が形成される。
【００２６】
研磨工程（図４（ｄ））では、埋め込み工程で形成された絶縁膜３６が化学機械研磨によりトレンチ工程で残されたα-Ｓｉ膜３４（ストッパー膜）の高さまで研磨される。α-Ｓｉ膜３４は、通常の研磨装置、研磨パッドを用いても、絶縁膜３６に対する選択比が窒化膜（ＳｉＮ）に比べておよそ４倍あるため、トルク電流による終点検知が容易でオーバー研磨の時間も短くすることができる。このため、研磨工程でのα-Ｓｉ膜３４の削れを小さくでき、特に孤立パターンでのα-Ｓｉ膜３４の削れ量を抑制することができる。
【００２７】
また、α-Ｓｉ膜３４は少なくともメモリセルのフローティングゲートに対応する膜厚を有しているので、化学機械研磨における孤立パターンの消失などを抑制することができる。
【００２８】
熱処理工程（図４（ｅ））では、研磨工程で残されたα-Ｓｉ膜３４が加熱処理によりポリシリコンに変換される。変換されたポリシリコンはそのままメモリセルのフローティングゲート３７として使用される。これにより、研磨工程後に残ったα-Ｓｉ膜３４を除去する工程が省略できる。
【００２９】
上記実施例２によれば、α-Ｓｉ膜３４は従来の窒化膜（ＳｉＮ）に比べて絶縁膜３６に対する選択比が高いので、研磨工程でのストッパー膜の削れを小さくでき、特に孤立パターンでのストッパー膜の削れ量を抑制することができ、高い製造歩留まりを実現することができる。
【００３０】
また、上記実施例２によれば、α-Ｓｉ膜３４は少なくともメモリセルのフローティングゲートに対応する膜厚を有しているので、孤立パターンでのストッパー膜の消失を抑制することができ、高い製造歩留まりを実現することができる。
【００３１】
さらに、上記実施例２によれば、残されたα-Ｓｉ膜３４が熱処理工程でポリシリコンに変換されそのままフローティングゲート３７として利用されるので、研磨工程後に残ったα-Ｓｉ膜３４を除去する必要がなく、製造工程を短縮し製造コストを削減することができる。
【００３２】
上述の実施例１および実施例２の説明では、一例としてフラッシュメモリにおけるメモリセル部のＳＴＩ形成での化学機械研磨を取り上げたが、本発明はこれに限られるものではなく、例えば、通常のＭＯＳトランジスタにおける素子分離、もしくは、絶縁膜の平坦化など、化学機械研磨が使用される工程に広く適用することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施例１に係わる半導体装置の製造方法における工程を示す断面図（１）。
【図２】本発明の実施例１に係わる半導体装置の製造方法における工程を示す断面図（２）。
【図３】本発明の実施例２に係わる半導体装置の製造方法における工程を示す断面図（１）。
【図４】本発明の実施例２に係わる半導体装置の製造方法における工程を示す断面図（２）。
【符号の説明】
【００３４】
１１、３１  シリコン基板
１２、３２  ゲート酸化膜
１３  Ｐ-Ｓｉ膜
１４、３４  α-Ｓｉ膜（ストッパー膜）
１５、３５  素子分離溝
１６、３６  絶縁膜
１７、３７  フローティングゲート
【図１】
2010027690.tif 000003
【図２】
2010027690.tif 000004
【図３】
2010027690.tif 000005
【図４】
2010027690.tif 000006