(57)【要約】【課題】レジストをトリミングする工程において基板に付着した異物を確実に除去できることにより、残留した異物による半導体膜のエッチング不良を確実に防止することができる電気光学装置の製造方法を提供する。【解決手段】基板上に半導体膜を形成するステップＳ１と、半導体膜上にレジストを形成するとともに、レジストを所定形状にパターニングするステップＳ２と、パターニングしたレジストを所定の大きさにトリミングするステップＳ３と、純水を用いて基板の洗浄を行うステップＳ４と、半導体膜をエッチングするステップＳ５と、を具備したことを特徴とする。【選択図】図４
2010212540.tif 000002
【特許請求の範囲】
【請求項１】
基板上に半導体膜を形成する半導体膜形成工程と、
前記半導体膜上にレジストを形成するとともに、前記レジストを所定形状にパターニングするレジストパターニング工程と、
パターニングした前記レジストを所定の大きさにトリミングするレジストトリミング工程と、
前記レジストトリミング工程の後に、純水を用いて前記基板の洗浄を行う純水洗浄処理工程と、
前記半導体膜をエッチングする半導体膜エッチング工程と、
を具備したことを特徴とする電気光学装置の製造方法。
【請求項２】
前記純水洗浄処理工程は、前記レジストトリミング工程において前記基板に付着した硫酸アンモニウムを、前記純水によって溶解して除去する工程であることを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記レジストトリミング工程は、外装筐体の少なくとも一部が硫酸アルマイト処理されたトリミング装置が用いられて行われることを特徴とする請求項１または２に記載の電気光学装置の製造方法。
【請求項４】
前記半導体膜エッチング工程後、前記半導体膜上の前記レジストを除去することにより、前記基板上にトランジスターを構成する半導体層が形成されることを特徴とする請求項１〜３のいずれか１項に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置に用いる基板を処理する電気光学装置の製造方法に関する。
【背景技術】
【０００２】
周知のように、電気光学装置、例えば光透過型の液晶装置は、ガラス基板、石英基板等からなる２枚の基板間に液晶が介在されて構成されており、一方の基板に、例えば薄膜トランジスター(Thin Film Transistor、以下、ＴＦＴと称す)等のスイッチング素子及び画素電極をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に介在された液晶層による光学応答を画像信号に応じて変化させることで、画像表示を可能としている。
【０００３】
即ち、ＴＦＴ等のスイッチング素子によってマトリクス状に配列された複数の画素電極に画像信号を供給し、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。これにより、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。
【０００４】
ＴＦＴは、例えばゲート電極と、半導体膜である結晶化シリコン膜から構成された半導体層と、ゲート電極と半導体層とを絶縁するゲート絶縁膜とから主要部が構成されている。
【０００５】
また、半導体層は、例えばゲート電極からの電界によりチャネルが形成されるチャネル領域と、低濃度ソース領域と、低濃度ドレイン領域と、高濃度ソース領域と、高濃度ドレイン領域とを備えた既知のＬＤＤ（Lightly doped drain）構造を有している。
【０００６】
ＴＦＴは、走査線を介してゲート電極に走査信号を供給することによりオン状態となる。その後、ＴＦＴの低濃度及び高濃度ソース領域にデータ線を介して画像信号が供給されることにより、オン状態となったＴＦＴを介して画像信号が画素電極に供給され、画像表示が行われるようになっている。
【０００７】
ＴＦＴが配置された素子基板は、ＴＦＴ、走査線、データ線、容量線、画素電極等や、これらの間を絶縁する多くの層間絶縁膜からなる複数の層から構成されている。これらの各種薄膜は、減圧ＣＶＤやスパッタリング等を用いた成膜と、熱処理を繰り返しながら、素子基板上に積層されている。
【０００８】
ここで、素子基板や対向基板上に各種薄膜を形成する際、各種薄膜形成後、該薄膜上に付着したパーティクル、金属汚染、吸着分子、イオン等の汚染成分や自然酸化膜等の異物を効率良く除去するため、成膜処理毎に洗浄処理が行われるのが一般的である。
【０００９】
例えば、特許文献１には、成膜後、該成膜した膜に、アンモニア、過酸化水素、超純水からなる洗浄液を供給することにより、成膜後の膜表面に表面荒れを発生させずに、成膜後の膜上に付着した異物を効果的に除去できる基板表面処理方法が開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０００−２０８４６８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで、素子基板に用いるガラス基板等に、例えば半導体層を形成する際、先ず、ガラス基板上に成膜された下地絶縁膜上に、成膜装置を用いて、非晶質な半導体膜であるアモルファスシリコン膜を成膜する。その後、アモルファスシリコン膜が、例えば既知の固相成長法により結晶化されて、結晶化シリコン膜が得られる。
【００１２】
次いで、結晶化シリコン膜を所定の形状にパターニングする。具体的には、先ず、結晶化シリコン膜上にレジストを成膜する。次いで、レジストにおけるガラス基板の外周縁部の近傍領域を、既知のエッジリンス処理、周辺露光処理、現像処理により除去した後、半導体層として用いる領域以外の結晶化シリコン膜上に位置するレジストを、露光処理及び現像処理により除去する。その後、半導体層として用いる領域上のレジストを所定のサイズまで、例えばＯ2プラズマを用いてトリミングするトリミング処理を行った後、半導体層として用いる領域以外の結晶化シリコン膜を、即ちレジストに覆われていない結晶化シリコン膜をエッチングにより除去する。最後に、半導体層として用いる結晶化シリコン膜上のレジストをレジスト剥離処理によって除去することにより、結晶化シリコン膜が所定の形状にパターニングされる。即ち、半導体層が所定の形状にパターニングされる。
【００１３】
ここで、上述したトリミング処理を、トリミング装置によりＯ2プラズマを用いて行うと、硫酸アンモニウムが、半導体膜上に付着してしまうことが実験の結果分かっている。これは、トリミング装置の筐体の少なくとも一部が硫酸アルマイト処理されている場合、硫酸イオンとトリミング装置内の雰囲気中のアンモニアとが、プラズマ処理の際の熱により反応し、硫酸アンモニウムとなるからではないかと予想される。半導体膜上に硫酸アンモニウムが付着してしまうと、硫酸アンモニウムによって半導体膜のエッチングが正確に行えず、半導体層のパターニング不良が発生してしまうといった問題があった。
【００１４】
尚、トリミング処理後は、半導体膜上に洗浄に起因した異物が付着してしまうのを防止するため、通常、特許文献１に開示されたような洗浄は行わないのが一般的である。よって、トリミング処理後に発生する異物を、エッチング前に確実に除去できる手法が望まれていた。
【００１５】
本発明は上記事情に着目してなされたものであり、レジストをトリミングする工程において基板に付着した異物を確実に除去できることにより、残留した異物による半導体膜のエッチング不良を確実に防止することができる電気光学装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために本発明に係る電気光学装置の製造方法は、基板上に半導体膜を形成する半導体膜形成工程と、前記半導体膜上にレジストを形成するとともに、前記レジストを所定形状にパターニングするレジストパターニング工程と、パターニングした前記レジストを所定の大きさにトリミングするレジストトリミング工程と、前記レジストトリミング工程の後に、純水を用いて前記基板の洗浄を行う純水洗浄処理工程と、前記半導体膜をエッチングする半導体膜エッチング工程と、を具備したことを特徴とする。
【００１７】
本発明によれば、レジストトリミング工程において前記基板に付着した異物を超純水のみを用いた純水洗浄処理によって確実に除去できることにより、残留した異物による半導体膜のエッチング不良を確実に防止することができる電気光学装置の製造方法を提供することができる。
【００１８】
また、前記純水洗浄処理工程は、前記レジストトリミング工程において前記基板に付着した硫酸アンモニウムを、前記純水によって溶解して除去する工程であることを特徴とする。
【００１９】
本発明によれば、レジストトリミング工程において前記基板に付着した硫酸アンモニウムを、超純水のみを用いた純水洗浄処理によって確実に溶解して除去できることにより、残留した硫酸アンモニウムによる半導体膜のエッチング不良を確実に防止することができる電気光学装置の製造方法を提供することができる。
【００２０】
さらに、前記レジストトリミング工程は、外装筐体の少なくとも一部が硫酸アルマイト処理されたトリミング装置が用いられて行われることを特徴とする。
【００２１】
本発明によれば、レジストトリミング工程において、外装筐体の少なくとも一部に用いられる硫酸イオンとトリミング装置内の雰囲気中のアンモニアとが反応することによって基板に付着した硫酸アンモニウムを、超純水のみを用いた純水洗浄処理によって確実に溶解して除去できることにより、残留した硫酸アンモニウムによる半導体膜のエッチング不良を確実に防止することができる電気光学装置の製造方法を提供することができる。
【００２２】
また、前記半導体膜エッチング工程後、前記半導体膜上の前記レジストを除去することにより、前記基板上にトランジスターを構成する半導体層が形成されることを特徴とする。
【００２３】
本発明によれば、トランジスターに用いる半導体層を形成する際、レジストトリミング工程において基板に付着した異物を超純水のみを用いた純水洗浄処理によって確実に除去できることにより、残留した異物による半導体膜のエッチング不良、即ち半導体層のパターニング不良を確実に防止することができる電気光学装置の製造方法を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本実施の形態の製造方法によって製造される液晶装置の平面図。
【図２】図１中のII-II線に沿って切断した液晶装置の断面図。
【図３】一つの画素に着目した図１の液晶装置の模式的断面図。
【図４】図３の半導体層の形成方法を示すフローチャート。
【図５】図１のＴＦＴ基板に用いる基板が複数構成された大板基板を示す平面図。
【図６】走査線、下地絶縁膜が形成された図５の基板に、半導体膜が形成された状態を示す部分断面図。
【図７】図６の半導体膜上にレジストが形成された状態を示す部分断面図。
【図８】図７の半導体層として用いる領域外の半導体膜上に形成されたレジストが除去された状態を示す部分断面図。
【図９】図８の半導体膜上に形成されたレジストがトリミング装置により所定の大きさにトリミングされた状態を示す部分断面図。
【図１０】図９の半導体膜の内、半導体層として用いる領域以外をエッチングした状態を示す部分断面図。
【図１１】図１０の半導体層上のレジストを除去した状態を示す部分断面図。
【図１２】トリミングを行うトリミング装置の構成を、概略的に示した平面図。
【図１３】図１２中のXIII-XIII線に沿うトリミング装置の断面図。
【発明を実施するための形態】
【００２５】
以下、図面を参照にして本発明の実施の形態を説明する。尚、以下に示す実施の形態において電気光学装置は、液晶装置を例に挙げて説明する。また、液晶装置に用いる一対の基板の内、一方の基板は、素子基板（以下、ＴＦＴ基板と称す）を、また他方の基板は、ＴＦＴ基板に対向する対向基板を例に挙げて説明する。
【００２６】
先ず、本実施の形態の製造方法によって製造される液晶装置の全体の構成について説明する。図１は、本実施の形態の製造方法によって製造される液晶装置の平面図、図２は、図１中のII-II線に沿って切断した液晶装置の断面図、図３は、一つの画素に着目した図１の液晶装置の模式的断面図である。
【００２７】
図１、図２に示すように、液晶装置１００は、例えば、石英基板、ガラス基板等を用いたＴＦＴ基板１０と、該ＴＦＴ基板１０に対向配置される、例えばガラス基板や石英基板等を用いた対向基板２０との間の内部空間に、液晶５０が介在されて構成される。対向配置されたＴＦＴ基板１０と対向基板２０とは、シール材５２によって貼り合わされている。
【００２８】
ＴＦＴ基板１０の基板上の液晶５０と接する面側に、液晶装置１００の表示領域４０を構成するＴＦＴ基板１０の表示領域１０ｈが構成されている。また、表示領域１０ｈに、画素を構成する画素電極（ＩＴＯ）９ａがマトリクス状に配置されている。
【００２９】
また、対向基板２０の基板上の全面に、対向電極（ＩＴＯ）２１が設けられており、対向電極２１のＴＦＴ基板１０の表示領域１０ｈに対向する位置の液晶５０と接する面側に、液晶装置１００の表示領域４０を構成する対向基板２０の表示領域２０ｈが構成されている。
【００３０】
ＴＦＴ基板１０の画素電極９ａ上に、ラビング処理が施された配向膜１６が設けられており、また、対向基板２０上の全面に渡って形成された対向電極２１上にも、ラビング処理が施された配向膜２６が設けられている。各配向膜１６，２６は、例えばポリイミド膜等の透明な有機膜からなる。
【００３１】
また、ＴＦＴ基板１０の画素領域においては、複数本の走査線１１ａ（図３参照）と複数本のデータ線６ａ（図３参照）とが交差するように配線され、走査線１１ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線１１ａとデータ線６ａとの各交差部分に対応してトランジスターであるＴＦＴ３０が設けられ、このＴＦＴ３０毎に画素電極９ａが電気的に接続されている。
【００３２】
ＴＦＴ３０は走査線１１ａのＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。
【００３３】
対向基板２０に、ＴＦＴ基板１０の表示領域１０ｈ及び対向基板２０の表示領域２０ｈの外周を、画素領域において規定し区画することにより、表示領域を規定する額縁としての遮光膜５３が設けられている。
【００３４】
液晶５０がＴＦＴ基板１０と対向基板２０との間の空間に、既知の液晶注入方式で注入される場合、シール材５２は、シール材５２の１辺の一部において欠落して塗布されている。
【００３５】
シール材５２の欠落した箇所は、該欠落した箇所から貼り合わされたＴＦＴ基板１０及び対向基板２０との間に液晶５０を注入するための液晶注入口１０８を構成している。液晶注入口１０８は、液晶注入後、封止材１０９で封止される。
【００３６】
シール材５２の外側の領域に、ＴＦＴ基板１０のデータ線６ａに画像信号を所定のタイミングで供給して該データ線６ａを駆動するドライバーであるデータ線駆動回路１０１及び外部回路との接続のための外部接続端子１０２が、ＴＦＴ基板１０の一辺に沿って設けられている。
【００３７】
この一辺に隣接する二辺に沿って、ＴＦＴ基板１０の走査線１１ａ及びゲート電極３ａに、走査信号を所定のタイミングで供給することにより、ゲート電極３ａを駆動するドライバーである走査線駆動回路１０３，１０４が設けられている。走査線駆動回路１０３，１０４は、シール材５２の内側の遮光膜５３に対向する位置において、ＴＦＴ基板１０上に形成されている。
【００３８】
また、ＴＦＴ基板１０上に、データ線駆動回路１０１、走査線駆動回路１０３，１０４、外部接続端子１０２及び上下導通端子１０７を電気的に接続する配線１０５が、遮光膜５３の３辺に対向して設けられている。
【００３９】
上下導通端子１０７は、シール材５２のコーナー部の４箇所のＴＦＴ基板１０上に形成されている。そして、ＴＦＴ基板１０と対向基板２０相互間に、下端が上下導通端子１０７に接触し上端が対向電極２１に接触する上下導通材１０６が設けられており、該上下導通材１０６によって、ＴＦＴ基板１０と対向基板２０との間で電気的な導通がとられている。
【００４０】
また、図３に示すように、石英基板、ガラス基板、シリコン基板等のＴＦＴ基板１０上に、ＴＦＴ３０や画素電極９ａの他、これらを含む各種の構成が積層構造をなして備えられている。尚、この積層構造、及び積層された各層の機能は周知であるため、概略的に説明する。
【００４１】
この積層構造は、下から順に、走査線１１ａを含む第１層（成膜層）、ゲート電極３ａを具備するＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、シールド層４００等を含む第５層、画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。
【００４２】
また、第１層及び第２層間に下地層である下地絶縁膜１２が設けられ、第２層及び第３層間に第１層間絶縁膜４１が設けられ、第３層及び第４層間に第２層間絶縁膜４２が設けられ、第４層及び第５層間に第３層間絶縁膜４３が設けられ、第５層及び第６層間に第４層間絶縁膜４４が設けられており、前述の各要素間が短絡することを防止している。
【００４３】
第１層に、例えば、タングステンシリサイドからなる走査線１１ａが、平面形状がストライプ状となるようパターニングされて成膜されている。また、走査線１１ａは、ＴＦＴ３０に下側から入射しようとする光を遮る遮光機能をも有している。走査線１１ａ上に、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２が、例えば、常圧または減圧ＣＶＤ法等により成膜されている。
【００４４】
第２層に、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、例えばＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有しており、半導体膜、例えばｐ−ｓｉ膜等の結晶化シリコン膜からなる半導体層１と、ゲート電極３ａと、ゲート電極３ａと半導体層１とを絶縁するゲート絶縁膜２とから主要部が構成されている。
【００４５】
半導体層１は、ゲート電極３ａからの電界によりチャネルが形成されるチャネル領域１ａと、低濃度ソース領域１ｂと、低濃度ドレイン領域１ｃと、高濃度ソース領域１ｄと、高濃度ドレイン領域１ｅとを備えている。そして、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。
【００４６】
下地絶縁膜１２に、平面的にみて半導体層１の両脇に、データ線６ａに沿って延びる半導体層１のチャネル長と同じ幅の溝（コンタクトホール）１２ｃｖが掘られている。該コンタクトホール１２ｃｖにより、同一行の走査線１１ａとゲート電極３ａとは、同電位となる。
【００４７】
第３層に、容量部である蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに電気的に接続された下部電極７１と、容量電極３００とが、容量となる誘電体膜７５を介して対向配置されることにより形成されている。
【００４８】
ＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下に、例えば、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４１が形成されている。
【００４９】
第１層間絶縁膜４１に、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するために介在されるコンタクトホール８１が、第２層間絶縁膜４２を貫通しつつ開孔されている。
【００５０】
また、第１層間絶縁膜４１に、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するために介在されるコンタクトホール８３が開孔されている。
【００５１】
さらに、この第１層間絶縁膜４１に、下部電極７１と中継電極７１９とを電気的に接続するために介在されるコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１に、中継電極７１９と第２中継層６１とを電気的に接続するために介在されるコンタクトホール８８２が、第２層間絶縁膜４２を貫通しつつ開孔されている。
【００５２】
第４層に、データ線６ａが設けられている。このデータ線６ａは、下層より順に、アルミニウム層４１Ａ、窒化チタン層４１ＴＮ、窒化シリコン膜層４０１の三層構造を有する膜として形成されている。
【００５３】
また、この第４層に、データ線６ａと同一膜として、シールド層用中継層６０及び第２中継層６１が形成されている。また、第２層間絶縁膜４２に、シールド層用中継層６０と容量電極３００とを電気的に接続するために介在されるコンタクトホール８０１が開孔されている。
【００５４】
第５層に、シールド層４００が形成されている。また、第５層に、このようなシールド層４００と同一膜として、中継層としての第３中継電極４０２が形成されている。
【００５５】
第３層間絶縁膜４３に、シールド層４００とシールド層用中継層６０とを電気的に接続するために介在されるコンタクトホール８０３、及び、第３中継電極４０２と第２中継層６１とを電気的に接続するために介在されるコンタクトホール８０４がそれぞれ開孔されている。
【００５６】
第６層に、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下に、第４層間絶縁膜４４が形成されている。また、第４層間絶縁膜４４に、画素電極９ａ及び第３中継電極４０２間を電気的に接続するために介在されたコンタクトホール８９が開孔されている。
【００５７】
尚、上述した液晶装置の構成は、上記実施形態のような形態に限定されるものではなく、別の種々の形態が考えられ得る。
【００５８】
次に、本実施の形態を示す液晶装置の製造方法、具体的には、半導体層の形成方法について、図４〜図１３を用いて説明する。図４は、図３の半導体層の形成方法を示すフローチャート、図５は、図１のＴＦＴ基板に用いる基板が複数構成された大板基板を示す平面図である。
【００５９】
また、図６は、走査線、下地絶縁膜が形成された図５の基板に、半導体膜が形成された状態を示す部分断面図、図７は、図６の半導体膜上にレジストが形成された状態を示す部分断面図である。
【００６０】
さらに、図８は、図７の半導体層として用いる領域外の半導体膜上に形成されたレジストが除去された状態を示す部分断面図、図９は、図８の半導体膜上に形成されたレジストがトリミング装置により所定の大きさにトリミングされた状態を示す部分断面図である。
【００６１】
また、図１０は、図９の半導体膜の内、半導体層として用いる領域以外をエッチングした状態を示す部分断面図、図１１は、図１０の半導体層上のレジストを除去した状態を示す部分断面図である。
【００６２】
さらに、図１２は、トリミングを行うトリミング装置の構成を、概略的に示した平面図、図１３は、図１２中のXIII-XIII線に沿うトリミング装置の断面図である。
【００６３】
図５に示すように、上述したＴＦＴ基板１０を製造する際に用いられる基板１０’は、ＴＦＴ基板１０が複数構成される、石英、ガラス等から構成された大板基板から構成されている。また、基板１０’に、該基板１０’を、成膜装置やエッチング装置、トリミング装置等のステージに載置する際に用いられる基板位置決め用の位置決め指標１２０が形成されている。尚、位置決め指標１２０は、基板１０’の一部が切り欠かれることによって形成されている。また、位置決め指標１２０の形状は、図５に示した形状に限定されない。
【００６４】
図５の基板１０’に構成された各ＴＦＴ基板１０に半導体層１を形成する際は、先ず、図４のステップＳ１及び図６に示すように、走査線１１ａ、下地絶縁膜１２が形成された基板１０’の下地絶縁膜１２上に、既知の手法により半導体膜１’を形成する半導体膜形成工程を行う。
【００６５】
次いで、ステップＳ２及び図７に示すように、半導体膜１’上の全面に、既知の手法によりレジスト１２１を塗布するとともに、基板１０’の外周縁部近傍のレジスト１２１を、既知のエッジリンス処理、周辺露光処理、現像処理により除去した後、図８に示すように、半導体層１として用いる領域以外の半導体膜１’上に形成されたレジスト１２１を除去するレジストパターニング工程を行う。
【００６６】
レジストパターニング工程は、半導体膜１’において半導体層１として用いる領域以外の半導体膜１’上に形成されたレジスト１２１に対し露光処理を行った後、レジスト１２１上に現像液が供給されることにより、レジスト１２１の一部、即ち露光処理が施されたレジスト１２１が除去されることにより行われる。尚、レジストパターニング工程後、半導体膜１’上のレジスト１２１は、Ｈ１の幅に形成される。
【００６７】
その後、ステップＳ３及び図９に示すように、半導体膜１’上のレジスト１２１、即ち、パターニングされたレジスト１２１を、図１２、図１３に示すトリミング装置２００を用いて、Ｈ１よりも小さい所定の大きさＨ２（Ｈ１＞Ｈ２）までトリミングするレジストトリミング工程を行う。
【００６８】
トリミング装置２００の構成を簡単に説明すると、トリミング装置２００は、図１２、図１３に示すように、外装筐体２００ｋ内に、搬送室２０７と、例えば２部屋設けられた基板搬出入室２０３，２０４と、該基板搬出入室２０３，２０４から搬入された基板１０’を、例えばO2プラズマを用いてトリミング処理するチャンバ２１５が設けられている。尚、外装筐体２００ｋの少なくとも一部、例えば表面には、硫酸アルマイト処理が施されている。
【００６９】
搬送室２０７には、ダウンフローが発生されており、外装筐体２００ｋ外の基板載置部２１０に複数載置されている基板１０’を搬送室２０７に、1枚ずつ搬出入するための基板搬出入アーム２０８が設けられている。
【００７０】
また、各基板搬出入室２０３，２０４にも、搬送室２０７から基板搬出入室２０３，２０４に、基板１０’を1枚ずつ搬出入するとともに、基板１０’を1枚ずつチャンバ２１５の後述する放電管２０１ａ、２０１ｂの内部に搬出入するための基板搬出入アーム２０５，２０６が設けられている。
【００７１】
さらに、チャンバ２１５には、例えば放電管２０１ａ、２０１ｂが２つ設けられており、各放電管２０１ａ、２０１ｂの内部には、各アーム２０５，２０６によって、各基板搬出入口２０３ａ，２０４ａを介して放電管２０１ａ、２０１ｂの内部に搬出入された基板１０’が載置されるヒータ２０２が、それぞれ設けられている。ヒータ２０２は、放電管２０１ａ、２０１ｂの内部に酸素系のクリーニングガスを導入して、Ｏ2プラズマを発生させる際、基板１０’を所定の処理温度まで加温するものである。
【００７２】
このように構成されたトリミング装置２００を用いてトリミング処理を行う場合は、先ず、図８に示すレジスト１２１がパターニングされた基板１０’を、基板載置部２１０に載置する。
【００７３】
次いで、基板１０’は、アーム２０８により、ダウンフローが発生している搬送室２０７に搬入された後、例えばアーム２０５により基板搬出入室２０３に搬入され、その後、基板搬出入口２０３ａを介して、放電管２０１ａの内部２０１ａｉの例えばヒータ２０２上に載置される。
【００７４】
その後、基板１０’は、ヒータ２０２において、所定の処理温度まで加温された後、内部２０１ａｉ内に酸素系のクリーニングガスが導入されて、発生したO2プラズマにより、トリミング処理が行われる。即ち、レジスト１２１の幅が、Ｈ１の幅からＨ２の幅までトリミングされる。
【００７５】
尚、このように、トリミング処理を行うのは、図４のステップＳ２に示した、露光と現像を用いたパターニング処理では、露光において、解像度の問題により正確な範囲を露光することが露光装置の性能上できないためである。即ち、パターニング処理のみで、正確な大きさにレジスト１２１を形成するのが難しいためである。
【００７６】
さらに、トリミング処理後、図９に示すように、半導体膜１’上及びレジスト１２１上には、硫酸アンモニウムＲが付着してしまうことが、実験の結果分かっている。これは、搬送室２０７の雰囲気中から放電管２０１ａの内部２０１ａｉの雰囲気中に進入したアンモニアと、トリミング装置２００の外装筐体２００ｋが硫酸アルマイト処理されていることに起因する硫酸イオンとが、プラズマ処理の際の熱により反応することにより発生するのではないかと考えられる。または、放電管２０１ａの内部２０１ａｉの雰囲気中に存在する硫酸イオンと、アンモニアとがプラズマ処理の際の熱により反応することにより発生するのではないかと考えられる。
【００７７】
半導体膜１’上に、硫酸アンモニウムＲが付着してしまうと、硫酸アンモニウムＲにより、半導体膜１’が正確にエッチングできないため、即ち、半導体層１のパターニングが正確に行えない。そこで、図４のステップＳ４に示すように、基板１０’の半導体膜１’及びレジスト１２１上に超純水のみを供給することにより、水溶性の硫酸アンモニウムＲを超純水によって溶解することにより基板１０’の洗浄を行う純水洗浄処理工程を行う。該純水処理工程後、図９において、半導体膜１’及びレジスト１２１上に付着していた硫酸アンモニウムＲは、殆ど除去される。尚、純水洗浄処理工程は、タンク内の超純水に、基板１０’を浸漬させることにより行っても構わない。
【００７８】
その後、ステップＳ５及び図１０に示すように、半導体膜１’のレジスト１２１が除去された領域を、既知のエッチング処理によって除去する半導体膜エッチング工程が行われ、最後に、図１１に示すように、エッチング後の半導体膜１’上のレジスト１２１を既知の手法によって除去することにより、基板１０’上に、ＴＦＴ基板１０毎に複数の半導体層１がパターニングされて形成される。
【００７９】
このように、本実施の形態においては、半導体層１を形成する際、半導体膜１’の半導体層１として用いる領域上のレジスト１２１を、トリミング装置２００を用いてトリミングした後、半導体膜１’の半導体層１として用いる領域外をエッチングするに先立って、超純水のみを用いた純水洗浄処理を行うと示した。
【００８０】
このことによれば、レジストトリミング工程において、外装筐体２００ｋの少なくとも一部に用いられる硫酸イオンとトリミング装置２００内の雰囲気中のアンモニアとが反応することによって基板１０’に付着した硫酸アンモニウムＲを、超純水のみを用いた純水洗浄処理によって、半導体膜１’にダメージや異物を与えることなく、確実に溶解して除去できることにより、残留した硫酸アンモニウムＲに起因する半導体膜１’のエッチング不良を確実に防止することができる液晶装置１００の製造方法を提供することができる。
【００８１】
尚、以下、変形例を示す。本実施の形態においては、半導体層１を形成する場合を例に挙げて示したが、これに限らず、トリミング装置２００を用いてレジスト１２１のトリミングを行う工程を有して形成される薄膜であれば、どのような薄膜の形成方法に適用しても構わないということは勿論である。
【産業上の利用可能性】
【００８２】
また、液晶装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上述した液晶装置は、ＴＦＴ（薄膜トランジスター）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の液晶装置を例に挙げて説明したが、これに限らず、ＴＦＤ（薄膜ダイオード）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の液晶装置であっても構わない。
【００８３】
さらに、本実施の形態においては、電気光学装置は、液晶装置を例に挙げて説明したが、本発明はこれに限定されず、エレクトロルミネッセンス装置、特に、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）装置、ＳＥＤ(Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ)装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管または液晶シャッター等を用いた装置などの各種の電気光学装置に適用できる。
【００８４】
また、電気光学装置は、半導体基板に素子を形成する表示用デバイス、例えばＬＣＯＳ（Liquid Crystal On Silicon）等であっても構わない。ＬＣＯＳでは、素子基板として単結晶シリコン基板を用い、画素や周辺回路に用いるスイッチング素子としてトランジスターを単結晶シリコン基板に形成する。また、画素には、反射型の画素電極を用い、画素電極の下層に画素の各素子を形成する。
【００８５】
また、電気光学装置は、片側の基板の同一層に、一対の電極が形成される表示用デバイス、例えばＩＰＳ（In-Plane Switching）や、片側の基板において、絶縁膜を介して一対の電極が形成される表示用デバイスＦＦＳ（Fringe Field Switching）等であっても構わない。
【符号の説明】
【００８６】
１…半導体層、１’…半導体膜、１０’…基板、３０…ＴＦＴ（トランジスター）、１００…液晶装置（電気光学装置）、１２１…レジスト、２００…トリミング装置、２００ｋ…外装筐体、Ｒ…硫酸アンモニウム。
【図１】
2010212540.tif 000003
【図２】
2010212540.tif 000004
【図３】
2010212540.tif 000005
【図４】
2010212540.tif 000006
【図５】
2010212540.tif 000007
【図６】
2010212540.tif 000008
【図７】
2010212540.tif 000009
【図８】
2010212540.tif 000010
【図９】
2010212540.tif 000011
【図１０】
2010212540.tif 000012
【図１１】
2010212540.tif 000013
【図１２】
2010212540.tif 000014
【図１３】
2010212540.tif 000015