(57)【要約】【課題】ＭＳＫやＨＭＷ、クロック位相を、回路規模を抑えながら検出できるようにする。【解決手段】光ディスクから再生されてＡ／Ｄ変換手段により生成されたデジタル信号を、ＭＳＫ信号処理手段またはＨＭＷ信号処理手段に選択的に切り替えて出力する出力先選択手段と、出力先選択手段の切り替え動作を制御する切り替え制御手段とを設け、ＭＳＫ変調信号が重畳されている時間タイミングと、ＨＭＷ変調信号が重畳されている時間タイミングとに基いて、Ａ／Ｄ変換手段から入力されるデジタル信号の出力先を、ＭＳＫ変調信号を検出してＭＳＫアドレスデコーダに出力するＭＳＫ信号処理手段、またはＨＭＷ変調信号を検出してＨＭＷアドレスデコーダに出力するＨＭＷ信号処理手段に切り替えるようにして、変調波の検出手段とＡ／Ｄ変換手段とを兼用できるようにする。【選択図】図３
2010027166.tif 000002
【特許請求の範囲】
【請求項１】
所定の周期で蛇行するトラックが形成された光ディスクからの反射光からノイズ成分を除去した信号をＡ／Ｄ変換手段によりデジタル化してデジタル信号を生成し、前記デジタル信号に重畳されているＭＳＫ変調信号を検出してＭＳＫアドレスデコーダに出力するＭＳＫ信号処理手段と、ＨＭＷ変調信号を検出してＨＭＷアドレスデコーダに出力するＨＭＷ信号処理手段とを有する再生装置であって、
前記Ａ／Ｄ変換手段により生成されたデジタル信号を、前記ＭＳＫ信号処理手段またはＨＭＷ信号処理手段に選択的に切り替えて出力する出力先選択手段と、
前記出力先選択手段の切り替え動作を制御する切り替え制御手段とを有し、
前記切り替え制御手段は、前記ＭＳＫ変調信号が重畳されている時間タイミングと、前記ＨＭＷ変調信号が重畳されている時間タイミングとに基いて、前記Ａ／Ｄ変換手段から入力されるデジタル信号の出力先を切り替えることを特徴とする再生装置。
【請求項２】
所定の周期で蛇行するトラックが形成された光ディスクからデータを再生する再生装置であって、
前記光ディスクに光ビームを照射する手段と、
前記光ディスクからの反射光を用いて、前記所定の周期に関連した周波数を有する基本ウォブル成分と、前記基本ウォブル成分とは異なる周波数の正弦波信号によって所定の符号を変調することにより第１のデジタル情報が重畳された第１の変調信号成分と、前記基本ウォブル成分に対してその高調波信号を付加するとともに前記高調波信号の極性を変化させることにより第２のデジタル情報が重畳された第２の変調信号成分とを含むウォブル信号を生成するウォブル信号生成手段と、
前記基本ウォブル成分に同期したクロック信号を用いて、前記基本ウォブル成分と同一周波数で位相が同期した第１のキャリアと、前記基本ウォブル成分と同一周波数で位相が直交した第２のキャリアと、前記基本ウォブル成分の高調波信号である第３のキャリアを生成するキャリア生成手段と、
前記第２のキャリアまたは第３のキャリアの何れか一方を選択するキャリア選択手段と、
前記第１のキャリアと前記ウォブル信号との位相誤差信号を生成する位相誤差信号生成手段と、
前記ウォブル信号に対して、前記キャリア選択手段により選択された第２のキャリアまたは第３のキャリアを乗算するキャリア乗算手段と、
前記位相誤差信号生成手段の出力をデジタル信号に変換する第１のＡ／Ｄ変換手段と、
前記キャリア乗算手段の出力をデジタル信号に変換するする第２のＡ／Ｄ変換手段と、
前記第１のＡ／Ｄ変換手段の出力を用いて前記ウォブル信号と前記クロック信号との位相差を検出する位相差検出手段と、
前記第２のＡ／Ｄ変換手段から出力されるデジタル信号から前記第１のデジタル情報及び第２のデジタル情報を検出するデジタル情報検出手段と、
前記位相差検出手段により検出される位相差に基づいて前記クロック信号を発生するクロック信号発生手段とを備え、
前記デジタル情報検出手段は、前記第２のＡ／Ｄ変換手段から出力されるデジタル信号から、前記ウォブル信号と前記第２のキャリアとが乗算されている期間において前記第１のデジタル情報を検出し、前記ウォブル信号と前記第３のキャリアとが乗算されている期間において前記第２のデジタル情報を検出することを特徴とする再生装置。
【請求項３】
前記デジタル情報検出手段は、前記第２のＡ／Ｄ変換手段から出力されるデジタル信号から前記第１のデジタル情報を検出する第１のデジタル情報検出手段と、前記第２のＡ／Ｄ変換手段から出力されるデジタル信号から前記第２のデジタル情報を検出する第２のデジタル情報検出手段と、前記第２のＡ／Ｄ変換手段の出力を前記第１のデジタル情報検出手段または第２のデジタル情報検出手段の何れか一方に供給するスイッチ手段とを有し、
前記キャリア選択手段が前記第２のキャリアを選択している場合には、前記スイッチ手段は前記第２のＡ／Ｄ変換手段の出力を前記第１のデジタル情報検出手段に供給し、前記キャリア選択手段が前記第３のキャリアを選択している場合には、前記スイッチは前記第２のＡ／Ｄ変換手段の出力を前記第２のデジタル情報検出手段に供給するよう、前記キャリア選択手段と前記スイッチ手段とを制御するための制御信号を生成する制御信号手段を備えたことを特徴とする請求項２に記載の再生装置。
【請求項４】
前記第１のＡ／Ｄ変換手段と第２のＡ／Ｄ変換手段はそれぞれΣΔＡ／Ｄ変換手段であり、
前記第１のΣΔＡ／Ｄ変換手段は、前記第１のキャリアに応じて前記ウォブル信号とその符号を反転した信号とを交互に選択して前記第１のＡ／Ｄ変換手段に出力するスイッチ手段を有し、
前記第２のΣΔＡ／Ｄ変換手段は、前記第２のキャリアまたは第３のキャリアに応じて前記ウォブル信号とその符号を反転した信号とを交互に選択して前記第２のＡ／Ｄ変換手段に出力するスイッチ手段を有することを特徴とする請求項２に記載の再生装置。
【請求項５】
所定の周期で蛇行するトラックが形成された光ディスクからの反射光からノイズ成分を除去した信号をＡ／Ｄ変換工程においてデジタル化してデジタル信号を生成し、前記デジタル信号に重畳されているＭＳＫ変調信号を検出してＭＳＫアドレスデコーダに出力するＭＳＫ信号処理工程と、ＨＭＷ変調信号を検出してＨＭＷアドレスデコーダに出力するＨＭＷ信号処理工程とを有する再生方法であって、
前記Ａ／Ｄ変換工程において生成されたデジタル信号を、前記ＭＳＫ信号処理工程またはＨＭＷ信号処理工程に選択的に切り替えて出力する出力先選択工程と、
前記出力先選択工程における切り替え動作を制御する切り替え制御工程とを有し、
前記切り替え制御工程は、前記ＭＳＫ変調信号が重畳されている時間タイミングと、前記ＨＭＷ変調信号が重畳されている時間タイミングとに基いて、前記Ａ／Ｄ変換工程から入力されるデジタル信号の出力先を切り替えることを特徴とする再生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は再生装置及び再生方法に関し、特に、光ディスクからアドレスデータを再生するために用いて好適な技術に関する。
【背景技術】
【０００２】
近年、映像信号の保存に適した安価な光学式記録媒体としてＣＤやＤＶＤ（Digital Versatile Disc）が利用されている。これらの光学式記録媒体はディスク形状であり、その製造段階であらかじめディスク平面の内周から外周の方向、あるいは外周から内周に向けてスパイラル状の案内溝が設けられている。この案内溝、すなわちグルーブトラックをデータ記録トラックとして利用している。
【０００３】
また、近年では映像の画質に対し、より品質の高いものへのニーズが高く、従来のＳＤ映像から高画質なＨＤ映像へと変化しつつある。これに伴い、記録媒体も高記録密度、記録容量の大容量化が図られたＢＤ(Blue-ray-Disc)が利用されつつある。そして、ＢＤにおいても、先のＣＤやＤＶＤと同じように、グルーブトラックをデータ記録トラックとして利用している。
【０００４】
また、このグルーブトラックは、所定の振幅と単一の周期をもってそれ自身が微小にうねっており（蛇行、揺動）これをウォブル（Ｗｏｂｂｌｅ）と呼んでいる。この様子を図２に示す。図２中、２０１がウォブリングしたグルーブトラックであり、２０２が記録されたデータマーク、２０３がレーザーから照射されたビームスポットイメージである。
【０００５】
このウォブルを光ピックアップで読み取った出力信号(ウォブル信号)に対して周波数逓倍した信号を基準周波数信号とする。そして、この基準周波数信号を記録時のクロックとして使用し、光ディスク上にデータ記録することで、記録データとグルーブトラックとの位置関係を精度良く管理することを可能としている。
【０００６】
また、ウォブル信号に対し局所的に周波数変調や位相変調を行うことで、ウォブル信号にアドレスデータを重畳させている。そして、このデータを復調することで、光ディスク上の位置情報を管理し、データと光ディスク上の物理アドレスとの関係を精度良く管理することを可能としている。
【０００７】
ＢＤに関するウォブルの基本アドレス構造、アドレス復調方法は前記特許文献１，２に開示されている。そして、ウォブルへのアドレスデータの埋め込みの方法として、ＭＳＫ変調やＨＭＷ(Harmonic Wave変調方式：ウォブル成分の２次高調波を付加することにより変調する方式)を用いている。
【０００８】
【特許文献１】特開２００３―１２３２４９号公報
【特許文献２】特開２００３―１２３３３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、光ピックアップで読み取ったウォブル信号はアナログ信号である。そこで、アドレス復調回路はデジタルデータの扱いであることから、システム上の適切な箇所でウォブル信号、またはウォブル信号に対して信号処理した出力を、アナログ値からデジタル値に変換する必要がある。
【００１０】
しかしながら、前記特許文献１、２で開示されているように、ＢＤではアドレス復調のためには、ＭＳＫ信号とＨＭＷ信号という２つの信号を検出することが必要である。更に、再生クロックを検出するためのＰＬＬ回路をデジタル方式で構成した場合、ウォブル信号とクロックとの位相差の情報をデジタル信号に変換する必要があるため、更にもう１つＡ／Ｄ変換器が必要となり、都合、３つのＡ／Ｄ変換器が必要となる。このため、ＢＤ方式の光ディスクを再生可能な再生装置は、Ａ／Ｄ変換に必要なアナログ回路規模の増大や、消費電力の増大が生じるといった問題があった。
本発明は前述の問題点に鑑み、ＭＳＫやＨＭＷ、クロック位相を、回路規模を抑えながら検出できるようにすることを目的としている。
【課題を解決するための手段】
【００１１】
本発明の再生装置は、所定の周期で蛇行するトラックが形成された光ディスクからの反射光からノイズ成分を除去した信号をＡ／Ｄ変換手段によりデジタル化してデジタル信号を生成し、前記デジタル信号に重畳されているＭＳＫ変調信号を検出してＭＳＫアドレスデコーダに出力するＭＳＫ信号処理手段と、ＨＭＷ変調信号を検出してＨＭＷアドレスデコーダに出力するＨＭＷ信号処理手段とを有する再生装置であって、前記Ａ／Ｄ変換手段により生成されたデジタル信号を、前記ＭＳＫ信号処理手段またはＨＭＷ信号処理手段に選択的に切り替えて出力する出力先選択手段と、前記出力先選択手段の切り替え動作を制御する切り替え制御手段とを有し、前記切り替え制御手段は、前記ＭＳＫ変調信号が重畳されている時間タイミングと、前記ＨＭＷ変調信号が重畳されている時間タイミングとに基いて、前記Ａ／Ｄ変換手段から入力されるデジタル信号の出力先を切り替えることを特徴とする。
また、本発明の再生装置の他の特徴とするところは、所定の周期で蛇行するトラックが形成された光ディスクからデータを再生する再生装置であって、前記光ディスクに光ビームを照射する手段と、前記光ディスクからの反射光を用いて、前記所定の周期に関連した周波数を有する基本ウォブル成分と、前記基本ウォブル成分とは異なる周波数の正弦波信号によって所定の符号を変調することにより第１のデジタル情報が重畳された第１の変調信号成分と、前記基本ウォブル成分に対してその高調波信号を付加するとともに前記高調波信号の極性を変化させることにより第２のデジタル情報が重畳された第２の変調信号成分とを含むウォブル信号を生成するウォブル信号生成手段と、前記基本ウォブル成分に同期したクロック信号を用いて、前記基本ウォブル成分と同一周波数で位相が同期した第１のキャリアと、前記基本ウォブル成分と同一周波数で位相が直交した第２のキャリアと、前記基本ウォブル成分の高調波信号である第３のキャリアを生成するキャリア生成手段と、前記第２のキャリアまたは第３のキャリアの何れか一方を選択するキャリア選択手段と、前記第１のキャリアと前記ウォブル信号との位相誤差信号を生成する位相誤差信号生成手段と、前記ウォブル信号に対して、前記キャリア選択手段により選択された第２のキャリアまたは第３のキャリアを乗算するキャリア乗算手段と、前記位相誤差信号生成手段の出力をデジタル信号に変換する第１のＡ／Ｄ変換手段と、前記キャリア乗算手段の出力をデジタル信号に変換するする第２のＡ／Ｄ変換手段と、前記第１のＡ／Ｄ変換手段の出力を用いて前記ウォブル信号と前記クロック信号との位相差を検出する位相差検出手段と、
前記第２のＡ／Ｄ変換手段から出力されるデジタル信号から前記第１のデジタル情報及び第２のデジタル情報を検出するデジタル情報検出手段と、前記位相差検出手段により検出される位相差に基づいて前記クロック信号を発生するクロック信号発生手段とを備え、前記デジタル情報検出手段は、前記第２のＡ／Ｄ変換手段から出力されるデジタル信号から、前記ウォブル信号と前記第２のキャリアとが乗算されている期間において前記第１のデジタル情報を検出し、前記ウォブル信号と前記第３のキャリアとが乗算されている期間において前記第２のデジタル情報を検出することを特徴とする。
【００１２】
本発明の再生方法は、所定の周期で蛇行するトラックが形成された光ディスクからの反射光からノイズ成分を除去した信号をＡ／Ｄ変換工程においてデジタル化してデジタル信号を生成し、前記デジタル信号に重畳されているＭＳＫ変調信号を検出してＭＳＫアドレスデコーダに出力するＭＳＫ信号処理工程と、ＨＭＷ変調信号を検出してＨＭＷアドレスデコーダに出力するＨＭＷ信号処理工程とを有する再生方法であって、前記Ａ／Ｄ変換工程において生成されたデジタル信号を、前記ＭＳＫ信号処理工程またはＨＭＷ信号処理工程に選択的に切り替えて出力する出力先選択工程と、前記出力先選択工程における切り替え動作を制御する切り替え制御工程とを有し、前記切り替え制御工程は、前記ＭＳＫ変調信号が重畳されている時間タイミングと、前記ＨＭＷ変調信号が重畳されている時間タイミングとに基いて、前記Ａ／Ｄ変換工程から入力されるデジタル信号の出力先を切り替えることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、ＢＤ方式の光ディスクからＭＳＫ変調信号とＨＭＷ変調信号の検出を行う際に、ウォブルに同期したパルス波を時間タイミングにより切り替えながら検出を行うようにすることにより、変調波の検出手段とＡ／Ｄ変換手段とを兼用できるようにした。これにより、回路規模の増加を抑えた安価な構成で、ウォブル信号に重畳されたＭＳＫ信号とＨＭＷ信号を確実に検出することができる。
また、本発明の他の特徴によれば、Ａ／Ｄ変換手段のスイッチドキャパシタの構成を利用して変調波を検出するようにしたので、回路規模の削減を更に行うことができる。
【発明を実施するための最良の形態】
【００１４】
（第１の実施形態）
次に、本発明の実施形態に係るクロック信号発生装置を含む光ディスク装置の全体構成及び動作について図３を用いて説明する。
図３に示すように、本実施形態の光ディスク装置は、ピックアップ１と、スピンドルモータ２と、スピンドルドライバ３と、レーザー駆動回路４と、パワー制御回路５と、エンコーダ６とを有する。
【００１５】
また、アナログ信号処理回路Ａと、デジタルウォブル信号処理回路Ｂと、再生信号デコーダ９と、プロセッサ（ＣＰＵ）１０と、回転制御時の目標値を発生する目標値発生器１２とを有する。また、目標値発生器１２の目標値と現在の回転周波数との差を求める周波数差検出器１１とを有する。
【００１６】
アナログ信号処理回路Ａは、再生増幅器２１と、ＢＰＦ（Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）２２と、アナログウォブル信号処理部２３を有する。また、デジタルウォブル信号処理回路Ｂは、ウォブル信号プレ処理部３１と、ループフィルター（ＬＯＯＰＦＩＬＴＥＲ）３２とを有している。
【００１７】
これらのうち、アナログ信号処理回路Ａとデジタルウォブル信号処理回路ＢによりＰＬＬ回路が構成されており、本実施形態の光ディスク装置におけるクロック信号発生機能を実現している。また、本実施形態の光ディスク装置には、外部のホストコンピュータから（図示を省略する）記録すべき情報データがインタフェース７を介して入力され、エンコーダ６に供給される。
【００１８】
次に、図３に示した光ディスク装置の全体の動作を説明する。
ピックアップ１は、図示を省略したレーザーダイオード、偏光ビームスプリッタ、対物レンズ、光検出器等を含んでいる。
【００１９】
そして、記録動作の際は、レーザー駆動回路４から供給される記録情報データに基づいたレーザー駆動信号に応じて変化する出射パワーで、光ビームをＢＤ−Ｄｉｓｃ１３の情報記録面に照射して記録情報データの記録を行う。また、読取り動作の際は、一定の出射パワー（読取パワー）で光ビームを照射して、ＢＤ−Ｄｉｓｃ１３の反射光を光検出器で受光するように動作する。
【００２０】
また、ピックアップ１は、ＢＤ−Ｄｉｓｃ１３の情報記録面に光ビームを照射し、ＢＤ−Ｄｉｓｃ１３の情報記録面からの反射光を光検出器で受光、電気信号に変換する。そして、例えばラジアルプッシュプル方式に基づく演算処理を施すことにより、グルーブトラックのウォブル信号並びに記録情報データ等を含んだ検出信号Ｓｄtを生成し、再生増幅器２１に出力する。
【００２１】
再生増幅器２１は、ピックアップ１から出力されたグルーブトラックのウォブル信号を担う検出信号Ｓｄtを増幅し、ウォブル信号を含むＳｐｐをＢＰＦ２２に出力する。また、読取り動作の際には、既に記録されている記録情報データに対応する増幅信号Ｓｒｆを再生信号デコーダ９に出力する。
【００２２】
再生信号デコーダ９は、入力された増幅信号Ｓｒｆに対して１／７復調及びデインターリーブを施すことにより、当該増幅信号Ｓｒｆをデコードして復調信号Ｓｄｍを生成し、この復調信号ＳｄｍをＣＰＵ１０に出力する。
【００２３】
一方、ＢＰＦ２２は、再生増幅器２１から供給された信号Ｓｐｐに含まれるノイズ成分を除去した信号Ｓｗｏｂをアナログウォブル信号処理部２３に出力する。
【００２４】
アナログウォブル信号処理部２３並びにウォブル信号プレ処理部３１に関しての詳細は後述するが、ＢＰＦ２２からのＢＰＦ出力信号ＳｗｏｂとＶＣＯ２４との位相差を検出する。そして、その位相誤差信号Ｐｈｅｒｒｏｒをループフィルター３２に出力するとともに、ウォブル信号に重畳されたＭＳＫ信号、ＨＭＷ信号を検出し、ＣＰＵ１０に出力する。
【００２５】
ループフィルター３２の出力ｆｃｏｎｔはＶＣＯ２４に供給され、ＶＣＯ２４においてクロック信号Ｒｃｌｋが生成される。ＶＣＯ２４で生成されたクロック信号Ｒｃｌｋは、アナログウォブル信号処理部２３、エンコーダ６並びにパワー制御回路５に出力される。
【００２６】
一方、目標値発生器１２は、スピンドルモータ２が正常に動作し、ウォブルが目標となる周波数となるような回転数時において、ＶＣＯ２４が制御される信号レベルを目標値として出力する。別の言い方をすれば、記録に適した線速度になるような回転数時において、ＶＣＯ２４が制御される信号レベルを目標値として出力する。
【００２７】
周波数差検出器１１は、目標値発生器１２が出力した信号と、実際にＶＣＯ２４を制御している信号レベル(ｆｃｏｎｔ)との差を検出し、その検出信号を回転制御信号としてスピンドルドライバ３を介してスピンドルモータ２に供給する。これにより、スピンドルサーボが構成されＢＤ-Ｄｉｓｃ１３は、所定の回転数で回転させられることになる。
【００２８】
一方、インタフェース７は、ＣＰＵ１０の制御の下、図示を省略したホストコンピュータから送信されてくる記録情報データＳｒｒに対して、これを光ディスク装置に取り込むためのインタフェース動作を行なう。そして、取り込んだ記録情報データをＣＰＵ１０を介してエンコーダ６に出力する。
【００２９】
エンコーダ６は、ＶＣＯ２４から供給されるクロック信号Ｒｃｌｋをタイミング信号として、ＥＣＣ処理、１／７変調処理並びにスクランブル処理を施し、変調信号Ｓｄｅｃを生成してパワー制御回路５に出力する。
【００３０】
パワー制御回路５は、ＢＤ−Ｄｉｓｃ１３上に形成される記録ピットの形状を良好にするために、ＶＣＯ２４から供給されるクロック信号Ｒｃｌｋに基づいて、変調信号Ｓｄｅｃの波形変換（いわゆる、ライトストラテジ処理）を行う。そして、記録信号Ｓｒｅｃを生成してレーザー駆動回路４に出力する。
【００３１】
レーザー駆動回路４は、ピックアップ１に配設されているレーザーダイオードを駆動し、供給された記録信号Ｓｒｅｃに応じた出射パワーで光ビームを出射させるためのレーザー駆動信号を出力する。
【００３２】
ＣＰＵ１０は、ウォブル信号プレ処理部３１から供給されるＭＳＫ信号とＨＭＷ信号を復調することによりアドレス情報を取得する。そして、取得したアドレス情報に対応するＢＤ-Ｄｉｓｃ１３上のアドレス位置に記録情報データが記録されるように光ディスク装置全体を制御する。
【００３３】
なお、検出したＭＳＫ信号とＨＭＷ信号からＢＤのフォーマットに従い、アドレス情報を復調する構成は、公知の構成を用いることができる。また、ＭＳＫ信号、ＨＭＷ信号に基づくアドレス情報の取得は記録時、再生時ともに可能である。また、再生動作の際は、ＣＰＵ１０は、復調信号ＳｄｍからＢＤ−disc１３に記録されている記録情報データを取得し、その記録情報データを外部のホストコンピュータに出力するように、光ディスク装置全体を制御する。
【００３４】
次に、本実施形態の光ディスク装置に係るアナログウォブル信号処理部２３並びにウォブル信号プレ処理部３１のより具体的な構成について説明する。
図１に示した実施形態は、本実施形態に関わるクロック信号発生装置におけるアドレス検出回路の具体例を示すものである。
【００３５】
本実施形態では、ウォブルから生成したクロックに対し、ウォブルと同一周波数のキャリア波が生成されるようにクロックを分周したり、あるいは、クロックによりカウンタ動作をさせたりして、ウォブル信号とキャリア波とを乗算する。本実施形態においては、選択器２３２、２３３はキャリア乗算手段として機能させている。
【００３６】
これにより、ウォルブルとキャリア波の位相情報、周波数情報を検波する。例えば、ウォブル信号をＷｓとし、これに対する正弦波のキャリアを生成したと仮定し、そのキャリア波をＣｓとするならば
Ｗｓ＝Ａ・ＣＯＳ(ωt)      ・・・(１式)
Ｃｓ＝Ｂ・ＳＩＮ(ωt＋θ)  ・・・(２式)
で表される。
【００３７】
また、ウォブル信号Ｗｓと第１のキャリア波Ｃｓとを乗算する。そして、乗算出力に対して、低域通過フィルターにより周波数２ωの高周波成分除去した場合の、低域通過フィルターの出力信号Ｍｓは、
Ｍｓ=Ｗｓ×Ｃｓ＝０.５・Ａ・Ｂ・ＳＩＮ(θ)        ・・・ (３式)
となる。
【００３８】
前述のように、所定の周期に関連した周波数を有する基本ウォブル成分とは異なる周波数の正弦波信号によって所定の符号を変調することにより、第１のデジタル情報が重畳された第１の変調信号成分を生成する。また、基本ウォブル成分に対してその高調波信号を付加するとともに、前述した高調波信号の極性を変化させることにより、第２のデジタル情報が重畳された第２の変調信号成分とを含むウォブル信号を生成することができる。すなわち、ウォブル信号生成を行うことができる。
【００３９】
この低域通過フィルター出力信号Ｍｓは、ウォブル信号Ｗｓと第１のキャリア波Ｃｓとの位相誤差信号を意味する。すなわち、選択器２３３は位相誤差信号生成を行っている。この低域通過フィルター出力信号Ｍｓを用いてクロック生成回路、すなわちウォブルとクロックの同期回路(ＰＬＬ回路)を構成できる。また、ＰＬＬ回路がロックした際には(３)式はある定数をとる。この結果によりＭＳＫ変調やＨＭＷ変調されたウォブル信号から変調信号を検出し、アドレス復調回路を構成する。
【００４０】
図１において、ＶＣＯ２４は前述のように、クロック信号Ｒｃｌｋを発生し、１倍速の回転時においてその基準周波数はＢＤでは６６ＭＨｚである。本実施形態においては、分周器２３６〜２３８によりキャリア生成を行っている。分周器２３６は、このクロック信号Ｒｃｌｋに基づき、クロック周波数を６９分周したパルス信号Ｃｓ（第１のキャリア）を生成する。また、分周器２３７はクロック信号Ｒｃｌｋに基づき、クロック周波数を６９分周したパルス信号Ｃｃ（第２のキャリア）を生成する。また、分周器２３８はクロック信号Ｒｃｌｋに基づき、クロック周波数を３４分周または３５分周したパルス信号Ｃｓ２（第３のキャリア）を生成する。これらのパルス信号Ｃｓとパルス信号Ｃｃは、正弦波と余弦波の関係のように９０度位相がずれた関係にある。
【００４１】
なお、基本ウォブル信号ＷｏｂｂｌｅをＣＯＳ(ωt)にモデリングした場合、ＭＳＫ信号とＨＭＷ信号は下記の数式でモデリングされ、
Ｗｏｂｂｌｅ：ＣＯＳ(ωt)                    ・・・(４式)
ＭＳＫ  ：ＣＯＳ(ωt＋π)                ・・・(５式)
ＨＭＷ  ：ＣＯＳ(ωt)±a×ＳＩＮ(２ωt)  ・・・(６式)
となる。
【００４２】
ここで、(６式)に含まれる「a」は変調信号の加算レベルであり、通常は０.２５以下の値をとる。変調信号を加算するか減算するかで、データの「０」、「１」を示す。
【００４３】
図４（ａ−１）にパルス信号Ｃｓ、図４（ａ−２）にパルス信号Ｃｃ、図４（ａ−３）にパルス信号Ｃｓ２を示す。また、図４（ｂ）に基本ウォブル信号Ｗｏｂ＿ｎ、図４（ｃ）にＨＭＷ信号に重畳される基本ウォブル信号の２逓倍周波数成分Ｗｏｂ＿２ｎを示す。また、図４（ｄ）にＭＳＫ信号を含むウォブル信号Ｗｏｂ＿ＭＳＫを示し、図４（ｆ）に極性の異なる２つのＨＭＷ信号Ｗｏｂ＿ＨＭＷを示す。図４（ｆ）では、実線が(６式)において変調信号(ａ×ＳＩＮ(２ωt))を加算した場合、点線が変調信号を減算した場合である。また、その一部を拡大した信号を（ｇ）に示す。
【００４４】
図１における反転増幅器２３１は、ＢＰＦ出力信号Ｓｗｏｂを反転したＢＰＦ出力反転信号Ｓｗｏｂｎを生成する。このＢＰＦ出力信号ＳｗｏｂとＢＰＦ出力反転信号Ｓｗｏｂｎは、選択器２３２、２３３の切り替えＳＷによりどちらかが選択される。そして、第１のＡ／Ｄ変換手段として設けられているΣΔＡ／Ｄ変換器（第１のΣΔＡ／Ｄ変換器）２３５、または第２のＡ／Ｄ変換手段として設けられているΣΔＡ／Ｄ変換器（第２のΣΔＡ／Ｄ変換器）２３４でデジタル信号に変換される。
【００４５】
本実施形態においては、ΣΔＡ／Ｄ変換器２３４から出力されるデジタル信号から第１のデジタル情報及び第２のデジタル情報を検出するデジタル情報検出を行っている。すなわち、ＬＰＦ３１３及びスライサー（２値化回路）３１６により第１のデジタル情報検出を行い、積分器３１４及びスライサー（２値化回路）３１７により第２のデジタル情報検出を行っている。
【００４６】
選択器２３２、２３３のスイッチング動作は、先に述べた分周器２３６、２３７、２３８の出力パルスにより行われる。その結果、選択器２３２、２３３の出力には、ウォブル信号Ｓｗｏｂに分周器２３６、２３７、２３８の出力パルスを乗算した場合と同様な信号が出力される。
【００４７】
これにより、前述した(１式)、(２式)、(３式)で示した演算を行う。ただし、（１式)、(２式)、(３式)ではキャリアとして理想正弦波を乗算していたのに対し、本実施形態では２値パルスを乗算している。このため、本実施形態の選択器２３２、２３３の出力には２値パルスの高調波に起因する高調波ノイズが発生するが、後段のＬＰＦにより除去されるため、実際には問題とならない。
【００４８】
選択器２３３は、分周器２３６の出力によりスイッチングされ、低域通過フィルター出力信号Ｍｓを出力する。選択器２３３で選択された低域通過フィルター出力信号Ｍｓは、ウォブル信号と第１のキャリア波Ｃｓとの位相誤差信号を示す。
【００４９】
低域通過フィルター出力信号Ｍｓは、ΣΔＡ／Ｄ変換器２３５によりデジタル信号に変換され、デシメーションＬＰＦ３１２、ＬＰＦ３１５、ループフィルター３２により適切な信号処理をされた後、ＶＣＯ２４に供給される。このように、低域通過フィルター出力信号Ｍｓ、すなわち、ΣΔＡ／Ｄ変換器２３５の出力を用いてウォブル信号とクロック信号との位相差検出を行い、検出した位相誤差信号Ｐｈｅｒｒｏｒに基づいてＶＣＯ２４を制御することでＰＬＬ回路を構成する。そして、ＰＬＬ回路がロックした際には、第１のキャリア波Ｃｓはウォブル信号Ｗｓと位相が直交する関係となる。すなわち、図４の(ａ-１)と（ｂ）の関係となる。
【００５０】
また、ＰＬＬ回路がロックした際には、分周器２３７の出力はウォブル信号と位相が同期した分周信号となる(図４の(ａ-２)と（ｂ）の関係)。したがって、キャリア選択を行う選択器２３９が分周器２３７の出力を選択し、入力信号にＭＳＫ信号が含まれている場合、選択器２３２の出力はＭＳＫの検出信号となる。選択器２３２の出力の様子を図４（ｅ）の実線で示す。
【００５１】
選択器２３２の出力信号Ｍｃは、ΣΔＡ／Ｄ変換器２３４によりデジタル変換され、デシメーションＬＰＦ３１１に供給されて変調成分が除去される。そして、デシメーションＬＰＦ３１１の出力が選択器２４０により選択されてＬＰＦ３１３に供給されると、３１３において不要な高域成分が除去される。この信号が図４(ｅ)の一点破線で示す信号となる。この信号に対し、例えば図４(ｅ)中に示す点線を閾値として２値スライスすることにより「０」、「１」判別を行い、その結果を用いてＭＳＫによるアドレスデコードを行う。このスライスは、図１のスライサー３１６で行われる。
【００５２】
一方、ＰＬＬ回路がロックした際には、分周器２３８の出力はウォブル信号の２倍周波数成分（ＨＭＷの変調信号）に対し、周波数と位相が同期した分周信号を出力する(図４の(ａ―３)と(ｃ)の関係)。ただし、ＶＣＯ２４のＣＬＫを６９分周したものがウォブル信号の周波数であり、ウォブル信号の２倍周波数を出力するには、分周器２３８において、６９/２分周する必要がある。しかし、整数比ではないため、実際には３４分周と３５分周を交互に出力することで、模擬的に６９/２分周を出力している。
【００５３】
分周器２３８では、３４分周した信号と、３５分周した信号を交互に出力するため、選択器２３２の出力Ｍｃにはその変調成分(ウォブル周波数と同一周波数成分)が重畳する。しかし、後述するデシメーションＬＰＦ３１１や積分器３１４により除去されるので、実際には問題とならない。
【００５４】
選択器２３９により分周器２３８の出力信号が選択され、入力信号にＨＭＷ信号が含まれる場合は、選択器２３２の出力はＨＭＷの検出信号となる。(６式)において、変調信号を加算したＨＭＷ信号（ＣＯＳ(ωt)＋a×ＳＩＮ(２ωt)）に対する選択器２３２の出力を、図４の（ｈ）における実線で示す。
【００５５】
また、(４式)で示される基本ウォブル信号Ｗｏｂｂｌｅに対する選択器２３２の出力を点線で示す。図４(ｈ)の実線で示された、ＨＭＷ信号に対する検出結果は、図４(ｈ)の１点破線で示されたＨＭＷ変調されていない信号に対する結果に対し、プラス側に信号が歪む。このため、例えば選択器２３２の出力（図４(ｈ)の実線）を１ＷＢＬ長さ分平均化すると、その値はプラス側の値を示す。この様子を図４(ｊ)に示す。
【００５６】
逆に、(６式)において、変調信号を減算したＨＭＷ信号（ＣＯＳ(ωt)−a×ＳＩＮ(２ωt)）に対する選択器２３２の出力を、図４の(ｉ)における実線で示す。また、 (４式)で示される基本ウォブル信号Ｗｏｂｂｌｅに対する選択器２３２の出力を点線で示す。図４(ｉ)の実線で示された、ＨＭＷ信号に対する検出結果は、図４(ｉ)の１点破線で示されたＨＭＷ変調されていない信号に対する結果に対し、マイナス側に信号が歪む。このため、例えば選択器２３２の出力（図４(ｉ)の実線）を１ＷＢＬ長さ分平均化すると、その値はマイナス側の値を示す。この様子を図４(ｋ)に示す。
【００５７】
(６式)における、変調信号の加算符号により図４(ｊ)、図４(ｋ)で示されるように、その検出結果にレベル差が出る。このレベル差を利用して「０」、「１」判別を行う。実際には、この平均化処理は後段の積分器（図１の３１４）の中で実現する。またＨＭＷ変調はその検出レベルが小さいため、積分器３１４により、ある特定期間積分して平均化処理することで検出Ｓ／Ｎを上げている。
【００５８】
すなわち、選択器２３２の出力は、ΣΔＡ／Ｄ変換器２３４によりデジタル変換され、デシメーションＬＰＦ３１１に供給されて変調成分が除去される。そして、デシメーションＬＰＦ３１１の出力が選択器２４０で選択されて積分器３１４に与えられて平均化処理される。そして、積分器３１４の出力をスライサー３１７により２値化し、「０」、「１」判別を行い、その結果を用いてＨＭＷによるアドレスデコードを行う。
【００５９】
ただし、入力信号に対してＭＳＫ変調が施されているのか、ＨＭＷ変調が施されているのかが判断できないと、選択器２３９、２４０の選択ができない。しかし、ＢＤでは、ウォブル信号にアドレスを埋め込む場合の方法として、図５で示されるように、基本ウォブル信号分５６個分の長さで１つのアドレスビット(data＿０、data＿１)を形成している。また、図５に示されるように、５６個中のどの箇所にＭＳＫ信号、またはＨＭＷ信号が存在するか決められている。
【００６０】
そのため、一度この５６個からなるウォブルタイミングと同期を取ることができれば、ある期間において、ＢＰＦ出力信号Ｓｗｏｂに含まれる変調信号がＭＳＫ信号に依存するのか、ＨＭＷ信号に依存するのか決定することができる。
【００６１】
そこで、本実施形態では、この同期信号を頼りに、先に述べた選択器２３９並びに２４０を切り替えることができるようにしている。この信号は、図３中に示すＳＷ＿ｍｓｋ＿ｈｍｗであり、図３に示すウォブル信号プレ処理部３１から出力される。
【００６２】
図５に、５６ＷＢＬに対するＳＷ＿ｍｓｋ＿ｈｍｗ信号の関係を示す。たとえば、５６個のウォブルタイミングと同期がとれるまでは、選択器２３９、２４０をＭＳＫ検出に固定するように、ＳＷ＿ｍｓｋ＿ｈｍｗを制御しておく。そして、図３のウォブル信号プレ処理部３１において、ＭＳＫ信号のタイミングと同期が取れ、ＭＳＫ、ＨＭＷ信号が入力されるタイミングが確定した後、ＳＷ＿ｍｓｋ＿ｈｍｗの制御をそのタイミングにより切り替えるといった制御を行うことができる。
【００６３】
このように、ＢＤのアドレスフォーマットに従ったＭＳＫ，ＨＭＷのタイミングを用いて、選択器２３２とΣΔＡ／Ｄ変換器２３４を、ＭＳＫ復調とＨＭＷ復調とで兼用することができる。
【００６４】
具体的には、図８に示す回路により切り替え信号ＳＷ＿ｍｓｋ＿ｈｍｗを生成する。この、図８の切り替え信号生成回路は、図１におけるウォブル信号プレ処理部３１に含まれている。
【００６５】
すなわち、５６個のウォブルからなるアドレスビットの先頭には必ずＭＳＫ信号が存在する。そこで、まず、最初にＭＳＫ信号が検出できるまでの間、選択器２３９、２４０をＭＳＫ検出に固定してＭＳＫ信号を検出する。この場合、スライサー３１６からはＭＳＫの検出結果が得られ、このＭＳＫ検出結果が図８のウィンドウ回路８０４に供給される。最初にＭＳＫが検出できるまで、ウィンドウ回路８０４は開状態となっているので、ＭＳＫの検出結果は、ウィンドウ回路８０４を通ってカウンタ８０２に供給される。
【００６６】
一方、分周器８０１には、図１のＶＣＯ２４からのクロック信号Ｒｃｌｋが供給されており、このクロック信号Ｒｃｌｋを分周器８０１により６９分周してウォブル周波数のクロックを生成する。カウンタ８０２は、ウィンドウ回路８０４から供給されるＭＳＫ検出信号によりリセットされ、分周器８０１から供給されるウォブル周波数のクロックをカウントする。カウンタ８０２は「０」〜「５５」までカウントすると自己リセットするが、ウィンドウ回路８０４からのＭＳＫ検出信号によってもリセットする。
【００６７】
切り替え信号生成部８０３は、カウンタ８０２のカウント値に基づいて、切り替え信号ＳＷ＿ＭＳＫ＿ＨＭＷを生成する。例えば、本実施形態では、カウント値が「１７」となったタイミングでハイレベルになり、カウント値が「５５」となったタイミングでローレベルになる。
【００６８】
ウィンドウ回路８０４は、カウンタ８０２のカウント値によって、カウント値が「０」となる前後の数クロック期間、ウィンドウを開状態とし、他の期間は閉状態としてＭＳＫ検出信号をマスクする。
【００６９】
また、前述した実施形態では、図１の分周器２３７、分周器２３８のように分周器を２つ置いて、選択器２３９で切り換えているが、１つの分周器を共通に用いて、ＭＳＫを復調する期間、ＨＭＷを復調する期間でその分周比を変更するようにしてもよい。
【００７０】
また、前述した実施形態では、ΣΔＡ／Ｄ変換器２３４、２３５の前段に、図１に記載するような反転増幅器２３１、選択器２３２、２３３を設置しているが、ΣΔＡ／Ｄ変換器２３４、２３５の内部構成は複数のスイッチドキャパシタ回路で構成されている。このスイッチドキャパシタ回路のスイッチを分周器の出力を用いて動作させることで、選択器２３２、２３３を省くことが可能である。
【００７１】
また、スイッチドキャパシタ回路のスイッチングの順序を変更することで、その出力を反転させることができる。このため、ΣΔＡ／Ｄ変換器２３４、２３５内のスイッチングを、分周器２３６や２３７の出力パルス信号により切り替えることで、反転増幅器２３１を省くことが可能である。
【００７２】
このように、ΣΔＡ／Ｄ変換器２３４、２３５を構成するスイッチドキャパシタ回路のスイッチを分周器２３６や２３７の出力により駆動することで、反転増幅器２３１や選択器２３２、２３３をΣΔＡ／Ｄ変換器２３４、２３５の内部回路と共有することもできる。
【００７３】
これを実現するためのΣΔＡ／Ｄ変換器２３４、２３５の構成例を図６を用いて説明する。
図６は、図１のうち、選択器２３３、反転増幅器２３１、ΣΔＡ／Ｄ変換器２３５を含む回路構成を示す図である。選択器２３２、反転増幅器２３１、ΣΔＡ／Ｄ変換器２３４を含む回路構成も全く同じ構成であることから、後述の回路構成で同様に機能実現できる。
【００７４】
図６において、６０２、６１０はコンデンサ（キャパシタ）であり、その容量をそれぞれＣ０，Ｃ１とする。６０１、６０３、６０４、６０５、６０９、６１１、６１２、６１３はそれぞれコンデンサ６０２、６１０の周囲に配置され、決められたタイミングでオン、オフされるスイッチである。
【００７５】
そして、コンデンサ６０２、スイッチ６０１、６０３、６０４、６０５により１つのスイッチトキャパシタ回路６１７を構成する。また、コンデンサ６１０、スイッチ６０９、６１１、６１２、６１３により１つのスイッチトキャパシタ回路６１８を構成する。
【００７６】
６０６は容量Ｃ２のコンデンサ、６０７は反転アンプである。６０８は、ＶＣＯ２４からのクロックに応じて、入力されたアナログ信号を閾値と比較して、比較結果に基づき、１サンプル１ビットのデジタル信号に変換するＡ／Ｄ変換器である。
【００７７】
６１４は、分周器２３６からのパルス信号とタイミング信号生成部６１６からのタイミング信号とに基づき、スイッチ６０１、６０３、６０４、６０５のオン、オフを制御するスイッチ制御部である。また、６１５はＡ／Ｄ変換器６０８の出力とタイミング信号生成部６１６からのタイミング信号とに基づいて、スイッチ６０９、６１１、６１２、６１３のオン、オフを制御するスイッチ制御部である。
【００７８】
図６において、コンデンサ６０２の周囲にはスイッチ６０１、６０３、６０４、６０５が接続されている。タイミング信号生成部６１６は、ＶＣＯ２４からのクロックを用いて、ウォブル信号周波数に関連した図７に示すタイミング信号７０１、７０２を生成し、スイッチ制御部６１４、６１５に出力する。タイミング信号７０１、７０２は、分周器２３６からの切り替え信号と同じ周波数の信号であり、互いにハイレベル期間がオーバーラップしない信号である。
【００７９】
スイッチ制御部６１４は、分周器２３６からの矩形波のレベルと、タイミング信号７０１、７０２に基づいて、各スイッチのオン、オフを制御する。
また、スイッチ６０３とスイッチ６１１は図６のＡ点を通じて反転アンプ６０７のマイナス端子に接続されており、反転アンプ６０７のマイナス端子と出力端子の間にはコンデンサ６０６が接続されている。
【００８０】
図６のＡ点に流れ込んだ電荷は、反転アンプ６０７のマイナス端子のインピーダンスが十分大きければ全てコンデンサ６０６に流れると考えることができる。また、Ａ点は仮想接地と考えることができる。ここで、分周器２３６からのパルス信号がローレベルであった場合、タイミング信号７０１によりスイッチ６０１、６０５を切り替え、タイミング信号７０２によりスイッチ６０３、６０４を切り替える。すなわち、タイミング信号７０１がハイレベルとなるタイミングではスイッチ６０１、６０５がオンになり、スイッチ６０３、６０４はオフされる。
【００８１】
これにより、コンデンサ６０２には、「Ｑ＝Ｃ０×Ｖｉｎ」に相当する電荷がチャージされる。次に、タイミング信号７０２がハイレベルとなるタイミングではスイッチ６０３、６０４がオンになり、スイッチ６０１、６０５はオフされる。これにより、コンデンサ６０２にチャージされた全ての電荷がコンデンサ６０６に移される。
【００８２】
一方、分周器２３６から出力されるパルス信号がハイレベルであった場合、タイミング信号７０１によりスイッチ６０１、６０３を切り替え、タイミング信号７０２によりスイッチ６０４、６０５を切り替える。すなわち、タイミング信号７０１がハイレベルとなるタイミングではスイッチ６０１、６０３がオンになり、スイッチ６０４、６０５はオフされる。
【００８３】
これにより、入力ウォブル信号ＶｉｎとＣ０とで定まる電荷がコンデンサ６０２から引き抜かれる。また、タイミング信号７０２がハイレベルとなるタイミングでは、スイッチ６０４、６０５がオンになり、スイッチ６０１、６０３はオフされる。これにより、コンデンサ６０２がディスチャージされる。このように、各スイッチを制御することにより、コンデンサ６０６のチャージの方向を反転させることができ、結果として符号反転を実現することができる。
【００８４】
また、ΣΔ型Ａ／Ｄ変換器として動作させるために、スイッチ６０９、６１１、６１２、６１３の制御を行うことが必要である。すなわち、スイッチ制御部６１５は、Ａ／Ｄ変換器６０８の出力が「０」の場合は、タイミング信号７０１によりスイッチ６０９、６１３を切り替え、タイミング信号７０２によりスイッチ６１１、６１２を切り替える。すなわち、タイミング信号７０１がハイレベルとなるタイミングでスイッチ６０９と６１３がオンになり、Ｑ＝Ｃ１×Ｖｒｅｆに相当する電荷がコンデンサ６１０にチャージされる。
【００８５】
一方、Ａ／Ｄ変換器６０８の出力が「１」の場合は、タイミング信号７０１によりスイッチ６０９、６１１を切り替え、タイミング信号７０２によりスイッチ６１２、６１３を切り替える。
【００８６】
すなわち、タイミング信号７０１がハイレベルとなるタイミングでスイッチ６０９と６１１がオンになり、Ｑ＝Ｃ１×Ｖｒｅｆに相当する電荷がコンデンサ６１０から引き抜かれる。そして、タイミング信号７０２がハイレベルとなるタイミングでスイッチ６１２と６１３がオンになることで、コンデンサ６１０がディスチャージされる。
【００８７】
このように各スイッチを制御することにより、ウォブル信号の電圧ＶｉｎはＣ０／Ｃ２倍され、基準信号の電圧ＶｒｅｆはＣ１／Ｃ２倍される。そして、これらが加算された後に積分されることになり、ウォブル信号を分周器２３６からの矩形波で符号反転した信号をデジタル信号に変換するΔΣ型Ａ／Ｄ変換器として動作させることができる。
【００８８】
このように構成すること、及びスイッチング制御を行うことにより、Ａ／Ｄ変換器の数を増やすことなく、ＢＤのアドレス復調に必要なＭＳＫ復調信号、ＨＭＷ復調信号を得ることができる。
【００８９】
次に、図９のフローチャートを参照しながら、ＭＳＫ信号及びＨＭＷ信号を再生する方法の一例を説明する。
図９は、ＣＰＵ１０により行われる制御動作を説明するフローチャートである。
ＢＤ−Ｄｉｓｃ１３が挿入されると（ステップＳ９０１）、ＣＰＵ１０は、スピンドルドライバ３を介してスピンドルモータ２の回転制御を行う（ステップＳ９０２）。この回転制御は、前述したように、目標値発生器１２が出力した信号と、実際にＶＣＯ２４を制御している信号レベル(ｆｃｏｎｔ)との差を検出し、その検出信号を回転制御信号として行う。これにより、スピンドルサーボが構成されＢＤ-Ｄｉｓｃ１３は、所定の回転数で回転させられる。
【００９０】
次に、フォーカスサーボ、トラッキングサーボをＯＮにして、ＢＤ−Ｄｉｓｃ１３から信号を再生する。ＢＤ−Ｄｉｓｃ１３から再生されたアナログ信号は、前述したように、ノイズ成分が除去されるとともに、Ａ／Ｄ変換処理が施されてデジタル化されて選択器２４０に供給される（ステップＳ９０３）。
【００９１】
選択器２４０は、固定端子に供給されたデジタル信号を、ＭＳＫ信号処理手段またはＨＭＷ信号処理手段に選択的に切り替えて出力する、出力先選択を行う。本実施形態においては、最初に供給されたデジタル信号をＭＳＫ信号処理手段に出力するように制御されている。ここで、ＭＳＫ信号処理手段とは、前述したＬＰＦ３１３及びスライサー３１６により構成されており、選択器２４０から供給されるデジタル信号からＭＳＫ信号を検出してＭＳＫアドレスデコーダに出力する（ステップＳ９０４）。
【００９２】
次に、ステップＳ９０５において、ＭＳＫ信号検出を終了したか否かを判断する。この判断は、図５を参照しながら前述したように、５６ＷＢＬに対するＳＷ＿ｍｓｋ＿ｈｍｗ信号の関係に基いて行われる。この判断の結果、ＭＳＫ信号検出を終了していない場合にはステップＳ９０４の処理を続行する。一方、ステップＳ９０５の判断の結果、ＭＳＫ信号検出を終了した場合にはステップＳ９０６に進む。
【００９３】
ステップＳ９０６においては、選択器２４０は、供給されたデジタル信号をＨＭＷ信号処理手段に出力するように制御される。ＨＭＷ信号処理手段は、前述した積分器３１４及びスライサー３１７により構成され、選択器２４０から供給されるデジタル信号からＨＭＷ信号を検出してＨＭＷアドレスデコーダに出力する。
【００９４】
次に、ステップＳ９０７において、ＨＭＷ信号検出を終了したか否かを判断する。この判断は、図５を参照しながら前述したように、５６ＷＢＬに対するＳＷ＿ｍｓｋ＿ｈｍｗ信号の関係に基いて行われる。この判断の結果、ＨＭＷ信号検出を終了していない場合にはステップＳ９０６の処理を続行する。一方、ステップＳ９０７の判断の結果、ＨＭＷ信号検出を終了した場合にはステップＳ９０８に進む。
【００９５】
ステップＳ９０８においては、全ての再生処理が終了したか否かを判断する。この判断の結果、全ての再生処理が終了していない場合にはステップＳ９０４に戻って前述した処理を繰り返し行う。また、ステップＳ９０８の判断の結果、全ての再生処理が終了した場合にはエンド処理を行う。
【００９６】
（本発明に係る他の実施の形態）
前述した本発明の実施の形態における再生装置を構成する各手段は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び前記プログラムを記録したコンピュータ読み取り可能な記録媒体は本発明に含まれる。
【００９７】
また、本発明は、例えば、システム、装置、方法、プログラムもしくは記憶媒体等としての実施の形態も可能であり、具体的には、複数の機器から構成されるシステムに適用してもよいし、また、１つの機器からなる装置に適用してもよい。
【００９８】
なお、本発明は、前述した再生方法における各工程を実行するソフトウェアのプログラム（実施の形態では図９に示すフローチャートに対応したプログラム）を、システムあるいは装置に直接、あるいは遠隔から供給する。そして、そのシステムあるいは装置のコンピュータが前記供給されたプログラムコードを読み出して実行することによっても達成される場合を含む。
【００９９】
したがって、本発明の機能処理をコンピュータで実現するために、前記コンピュータにインストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明は、本発明の機能処理を実現するためのコンピュータプログラム自体も含まれる。
【０１００】
その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給するスクリプトデータ等の形態であってもよい。
【０１０１】
プログラムを供給するための記録媒体としては種々の記録媒体を使用することができる。例えば、フロッピー（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＭＯ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ、ＤＶＤ（ＤＶＤ−ＲＯＭ，ＤＶＤ−Ｒ）などがある。
【０１０２】
その他、プログラムの供給方法としては、クライアントコンピュータのブラウザを用いてインターネットのホームページに接続する。そして、前記ホームページから本発明のコンピュータプログラムそのもの、もしくは圧縮され自動インストール機能を含むファイルをハードディスク等の記録媒体にダウンロードすることによっても供給できる。
【０１０３】
また、本発明のプログラムを構成するプログラムコードを複数のファイルに分割し、それぞれのファイルを異なるホームページからダウンロードすることによっても実現可能である。つまり、本発明の機能処理をコンピュータで実現するためのプログラムファイルを複数のユーザに対してダウンロードさせるＷＷＷサーバも、本発明に含まれるものである。
【０１０４】
また、本発明のプログラムを暗号化してＣＤ−ＲＯＭ等の記憶媒体に格納してユーザに配布し、所定の条件をクリアしたユーザに対し、インターネットを介してホームページから暗号化を解く鍵情報をダウンロードさせる。そして、その鍵情報を使用することにより暗号化されたプログラムを実行してコンピュータにインストールさせて実現することも可能である。
【０１０５】
また、コンピュータが、読み出したプログラムを実行することによって、前述した実施の形態の機能が実現される他、コンピュータ上で稼動しているＯＳなどが、実際の処理の一部または全部を行うことによっても前述した実施の形態の機能が実現され得る。
【０１０６】
さらに、記録媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる。その後、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によっても前述した実施の形態の機能が実現される。
【図面の簡単な説明】
【０１０７】
【図１】本願発明の実施形態を示し、アドレス復調回路の構成例を示すブロック図である。
【図２】ＢＤ―Ｄｉｓｃにおけるトラックの様子の一例を示す図である。
【図３】本願発明の実施形態を示し、アドレス復調回路を含む光ディスク装置の構成例を示すブロック図である。
【図４】本願発明の実施形態を示し、ＢＤ−Ｄｉｓｃにおけるアドレスビットの形態の一例を示す図である。
【図５】本願発明の実施形態を示し、基本ウォブル信号分中に存在するＭＳＫ信号、ＨＭＷ信号の位置を説明する図である。
【図６】本願発明の実施形態を示し、実施形態のΣΔＡ／Ｄ変換器の構成例を示す図である。
【図７】本願発明の実施形態を示し、実施形態のΣΔＡ／Ｄ変換器のタイミング信号の様子を示す図である。
【図８】本願発明の実施形態を示し、切り替え信号ＳＷ＿ｍｓｋ＿ｈｍｗを生成する回路の一例を示すブロック図である。
【図９】本願発明の実施形態を示し、ＭＳＫ信号及びＨＭＷ信号を再生する手順を説明するフローチャートである。
【符号の説明】
【０１０８】
１  ピックアップ
２  スピンドルモータ
３  スピンドルドライバ
４  レーザー駆動回路
５  パワー制御回路
６  エンコーダ
７  インタフェース
９  再生信号デコーダ
１０  プロセッサ（ＣＰＵ）
１１  周波数差検出器
１２  目標値発生器
２１  再生増幅器
２２  ＢＰＦ（Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）
２３  アナログウォブル信号処理部
３１  ウォブル信号プレ処理部
３２  ループフィルター
Ａ  アナログ信号処理回路
Ｂ  デジタルウォブル信号処理回路
【図１】
2010027166.tif 000003
【図２】
2010027166.tif 000004
【図３】
2010027166.tif 000005
【図４】
2010027166.tif 000006
【図５】
2010027166.tif 000007
【図６】
2010027166.tif 000008
【図７】
2010027166.tif 000009
【図８】
2010027166.tif 000010
【図９】
2010027166.tif 000011