(57)【要約】【課題】ヒートシンクの配置に伴う不要輻射の増大を抑制することが可能な集積装置および電子機器を提供する。【解決手段】デジタルデバイス２１の放熱のためのヒートシンク３０の接続リード部３１１，３１２とデジタル基板２０のグランド部ＧＮＤ２１４Ａ，ＧＮＤ２１４Ｂとの間に抵抗Ｒ２１、Ｒ２２が直列に接続されている。【選択図】図４
2010062389.tif 000002
【特許請求の範囲】
【請求項１】
グランド部を含む基板と、
上記基板に配置されたデジタルデバイスと、
上記デジタルデバイスの熱を放熱するためのヒートシンクと、を有し、
上記ヒートシンクは、
上記基板に固定し、当該基板の上記グランド部に接続するための少なくとも一つの接続リード部を含み、
上記接続リード部は、抵抗を介して上記グランド部に接続される
集積装置。
【請求項２】
上記ヒートシンクは、
周縁部の互いに対向する位置に上記接続リード部がそれぞれ形成され、
各接続リード部が、抵抗を介して上記グランド部に接続される
請求項１記載の集積装置。
【請求項３】
上記基板は、
上記デジタルデバイスが配置される第１面側と当該第１面と対向する第２面側との間で貫通し、上記接続リード部が挿通されるように形成された挿通孔と、
上記第２面側の上記挿通孔の形成部の周辺部に形成され、当該挿通孔を第１面側から挿通されて上記接続リード部と半田で接続可能なパッド部と、
上記パッド部と所定間隔をあけて形成されたグランド部と、を有し、
上記抵抗は、上記第２面側において、上記パッド部と上記グランド部との間に接続される
請求項１または２記載の集積装置。
【請求項４】
上記基板は、
上記デジタルデバイスが配置される第１面側と当該第１面と対向する第２面側との間で貫通し、上記接続リード部が挿通されるように形成された挿通孔と、
上記第２面側の上記挿通孔の形成部の周辺部に形成され、当該挿通孔を第１面側から挿通されて上記接続リード部と半田で接続可能な第１パッド部と、
上記第１面側の上記第１パッド部と対向する領域に形成された第２パッド部と、
上記第２パッド部と所定間隔をあけて形成されたグランド部と、
上記基板内で上記第１パッド部と上記パッド部とを接続するコンタクト部と、を有し、
上記抵抗は、上記第１面側において、上記第２パッド部と上記グランド部との間に接続される
請求項１または２記載の集積装置。
【請求項５】
上記基板は、
多層構造を有し、上記第１面を有する基板と上記第２面を有する基板との中間層基板の主グランド層が形成され、
上記抵抗と接続されるグランド部は、基板内のコンタクト部を介して上記主グランド層に接続されている
請求項３または４記載の集積装置。
【請求項６】
グランド部を含むデジタル基板と、
上記基板に配置された主デジタルデバイスと、
上記主デジタルデバイスの周辺に配置された複数の周辺デジタルデバイスと、
上記主デジタルデバイスの熱を放熱するためのヒートシンクと、を有し、
上記複数の周辺デジタルデバイスは、
上記主デジタルデバイスによりアクセス可能なメモリと、
受信信号を復調し、復調した信号を上記主デジタルデバイスに供給する受信系回路と、を含み、
上記ヒートシンクは、
上記デジタル基板に固定し、当該デジタル基板の上記グランド部に接続するための少なくとも一つの接続リード部を含み、
上記接続リード部は、抵抗を介して上記グランド部に接続される
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルデバイスとしてのデジタル回路を有する集積装置および電子機器に関するものである。
【背景技術】
【０００２】
デジタル回路は処理能力の向上・高速化に伴い、デジタル回路のクロック周波数およびその高調波による不要輻射の抑制が大きな課題となっている。
一方、このような高速デジタル回路に使用されるデバイスは消費電力も大きく、発熱量も大きいため、デバイスの保護・安定動作のためにはヒートシンク（放熱板）を使用する必要がある。
【０００３】
ヒートシンクは、通常、基板のグランド部ＧＮＤに接地し、基板に対しても放熱することで、デバイス温度を下げ、また、デバイスの輻射を抑制することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、デバイスの高速化に伴いクロック周波数が高くなり、また、デバイスのサイズが大きくなることで、グランド部ＧＮＤへの接地による輻射抑制の効果は薄れる傾向にある。
この課題について図１に関連付けてより詳しく説明する。
【０００５】
デジタル基板１は、通常、４層以上の多層基板に構成される。
たとえば、第１層基板２〜第４層基板５の４層基板の場合には以下のように形成される。
第１層基板２にデジタルデバイス６を配置しデジタル回路間を接続する配線ＷＲ１を行い、第２層基板３にグランド部ＧＮＤを配置し、第３層基板４に電源部ＰＷＲを配置し、第４層基板５に第１層目と同様のデジタル配線ＷＲ２を行う。
【０００６】
ここで、一般にヒートシンク７は、半田付けなどにより、電気的には２層目のグランド層ＧＮＤに接続される。
ここで、ヒートシンク７とデジタル基板１のグランド層ＧＮＤは、デジタルデバイス６を上下に挟む構造となり、電気的にはデジタルデバイス６を囲むループを構成する。
ここで、デジタルデバイス６から放射される不要輻射が、このループに対して十分に波長が長い周波数である場合、ヒートシンク７の接地は有効に機能する。
【０００７】
しかし、不要輻射の波長が、たとえば、このループの長さとほぼ同じになると、ヒートシンク７の構成するループは、輻射に対してアンテナとなり、不要輻射の輻射量を強める働きを示す。
【０００８】
本発明は、ヒートシンクの配置に伴う不要輻射の増大を抑制することが可能な集積装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の第１の観点の集積装置は、グランド部を含む基板と、上記基板に配置されたデジタルデバイスと、上記デジタルデバイスの熱を放熱するためのヒートシンクと、を有し、上記ヒートシンクは、上記基板に固定し、当該基板の上記グランド部に接続するための少なくとも一つの接続リード部を含み、上記接続リード部は、抵抗を介して上記グランド部に接続される。
【００１０】
本発明の第２の観点の電子機器は、グランド部を含むデジタル基板と、上記基板に配置された主デジタルデバイスと、上記主デジタルデバイスの周辺に配置された複数の周辺デジタルデバイスと、上記主デジタルデバイスの熱を放熱するためのヒートシンクと、を有し、上記複数の周辺デジタルデバイスは、上記デジタルデバイスによりアクセス可能なメモリと、受信信号を復調し、復調した信号を上記デジタルデバイスに供給する受信系回路と、を含み、上記ヒートシンクは、上記デジタル基板に固定し、当該デジタル基板の上記グランド部に接続するための少なくとも一つの接続リード部を含み、上記接続リード部は、抵抗を介して上記グランド部に接続される。
【００１１】
本発明によれば、ヒートシンクと基板のグランド部の接続部に抵抗が直列に接続されている。このとき、ヒートシンクの接地部は、不要輻射の誘起電流が集中する部分にあるため、抵抗により不要輻射電力が効率的に吸収される。この結果、ヒートシンクの配置に伴う不要輻射の増大が抑制される。
【発明の効果】
【００１２】
本発明によれば、ヒートシンクの配置に伴う不要輻射の増大を抑制することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の最良の実施形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．放送受信装置の要部の全体構成（電子機器の適用例）
２．デジタルデバイスの配置関係（デジタル基板上のデジタル回路の配置関係の例）
３．ヒートシンクのデジタル基板への接続形態（抵抗を介してＧＮＤへの基本接続例）
４．ヒートシンクのデジタル基板への取り付け構造（第１例）
５．ヒートシンクのデジタル基板への他の取り付け構造（第２例）
【００１４】
＜１．放送受信装置の要部の全体構成＞
図２は、本発明の実施形態に係る集積装置を採用した電子機器としての放送受信装置の構成例を示す図であって、各デバイスの平面的な配置関係を示す図である。
図３は、本発明の実施形態に係る集積装置を採用した電子機器としての放送受信装置の信号処理系の構成例を示すブロック図である。
【００１５】
図２の放送受信装置１０は、デジタル基板２０、ヒートシンク３０、電源およびアナログ基板４０、並びにＩＣカードインターフェイス部５０を有する。
【００１６】
デジタル基板２０は、メインＣＰＵ２１、ＤＤＲ ＳＤＲＡＭ（Double-Data-Rate Synchronous Dynamic Random Access Memory)２２−１〜２２−４、フラッシュメモリ２３、選局デバイス２４、および復調デバイス２５が搭載されている。
デジタル基板２０には、さらに、インターネット用インターフェイス部２６、ビデオアンプ２７、各種入出力端子部２８、およびＤＣ−ＤＣコンバータ等の電源部２９が搭載されている。
【００１７】
なお、たとえば、メインＣＰＵ２１により主デジタルデバイスが形成され、ＤＤＲ ＳＤＲＡＭ２２−１〜２２−４、フラッシュメモリ２３、選局デバイス２４、復調デバイス２５等により周辺デジタルデバイスが形成される。
【００１８】
デジタル基板２０において、消費電力が比較的大きく、発熱量も大きい傾向にあるデバイスであるメインＣＰＵ２１に対して、その保護・安定動作のために、ヒートシンク（放熱板）３０が、メインＣＰＵ２１の上面側を覆うように配置されている。
そして、本実施形態においは、ヒートシンク３０の接続リード部とデジタル基板２０のグランド部ＧＮＤの接続部に抵抗が直列に接続されている。
この構成により、ヒートシンク３０の接続リード部は、不要輻射の誘起電流が集中する部分にあるため、抵抗により不要輻射電力が効率的に吸収される。この結果、ヒートシンクの配置に伴う不要輻射の増大を抑制することが可能となる。
このヒートシンク３０とデジタル基板２０のグランド部ＧＮＤとの接続構成については後で詳述する。
【００１９】
デジタル基板２０は、平面的に長方形となるように形成されており、第１の縁（辺）部２０１Ａに対向して電源およびアナログ基板４０が配置されている。
デジタル基板２０と電源およびアナログ基板４０とは、電源コネクタ２０２、制御系ライン部２０３、およびＡＶ信号系ライン部２０４により接続される。
【００２０】
また、デジタル基板２０の第２の縁（辺）部２０１Ｂに対向してＩＣカードインターフェイス部５０が配置される。
デジタル基板２０とＩＣカードインターフェイス部５０とは、コネクタ２０５により接続される。
【００２１】
デジタル基板２０の第２の縁（辺）部２０１Ｂの近傍領域には、電源部２９が配置されている。
デジタル基板２０の第２の縁（辺）部２０１Ｂと対向する第３の縁（辺）部２０１Ｃに各種入出力端子部２８が配置されている。
各種出入力端子部２８は、テレビジョン（ＴＶ）用コネクタ、インターネット用コネクタ、Ｄ端子、ＨＤＭＩ（High Definition Multimedia Interface）端子等が形成される。
なお、ＨＤＭＩは非圧縮の画像の画素データを一方向に高速伝送することができる通信インターフェイスである。
【００２２】
＜２．デジタルデバイスの配置関係＞
デジタル基板２０の略中央部にメインＣＰＵ２１が配置されている。
メインＣＰＵ２１は、放送受信装置１０の全体の制御を行う制御部として機能する。
メインＣＰＵ２１は、ＤＤＲ ＳＤＲＡＭ２１−１〜２１−４をメインメモリとして、フラッシュメモリ２３に格納されている各種アプリーケーションプログラムに応じた制御処理を行う。
メインＣＰＵ２１は、放送に関する制御として、選局デバイス２４で選局され、復調デバイス２５で復調されたテレビジョンデータを受けて、アナログのビデオ信号およびオーディオ信号を生成し、生成したビデオ信号およびオーディオ信号を出力する。ビデオ信号はたとえばビデオアンプ２７に供給される。
メインＣＰＵ２１は、インターネット用インターフェイス部２６を介しての通信制御やＨＤＭＩの通信制御等を行う。
【００２３】
方形状のメインＣＰＵ２１の第１の縁（辺）部２１Ａの近傍領域にＤＤＲ ＳＤＲＡＭ２１−１，２１−２がＩＣチップとして配置され、第２の縁（辺）部２１Ｂの近傍領域にＤＤＲ ＳＤＲＡＭ２１−３，２１−４がＩＣチップとして配置されている。
メインＣＰＵ２１の第１の縁（辺）部２１Ａに対向する第３の縁（辺）部２１Ｃの近傍領域にフラッシュメモリ２３がＩＣチップとして配置されている。
メインＣＰＵ２１の第２の縁（辺）部２１Ｂに対向する第４の縁（辺）部２１Ｄの近傍領域にインターネット用インターフェイス部２６がＩＣチップとして配置されている。
また、インターネット用インターフェイス部２６の近傍領域にビデオアンプ２７がＩＣチップとして配置されている。
そして、デジタル基板２０の第１の縁（辺）部２０１Ａに対向する第４の縁（辺）部２０１Ｄに沿って、入出力端子部２８側から、選局デバイス２４および復調デバイス２５がそれぞれＩＣチップとして配置されている。
【００２４】
ＤＤＲ ＳＤＲＡＭ２１−１〜２１−４は、上述したように、メインＣＰＵ２１のメインメモリとして機能する。
ＤＤＲ ＳＤＲＡＭ２１−１〜２１−４は、クロック信号の立ち上がりおよび立ち下がりのそれぞれでデータをやり取りし、理論上は同一クロックで動作するＳＤＲＡＭの２倍のデータ転送速度を得られる。
これら、ＤＤＲ ＳＤＲＡＭは、動作周波数の違いによって次のような規格に分けられる。
【００２５】
ＤＤＲ２００ − ２００ＭＨｚ（実周波数１００ＭＨｚ）、
ＤＤＲ２６６ − ２６６ＭＨｚ（実周波数１３３ＭＨｚ）、
ＤＤＲ３３３ − ３３３ＭＨｚ（実周波数１６６ＭＨｚ）、
ＤＤＲ４００ − ４００ＭＨｚ（実周波数２００ＭＨｚ）、
ＤＤＲ５００ − ５００ＭＨｚ（実周波数２５０ＭＨｚ）、
ＤＤＲ５３３ − ５３３ＭＨｚ（実周波数２６６．５ＭＨz）。 
【００２６】
ＤＤＲに続く三桁の数字は立ち上がりおよび立ち下がりを合わせた周波数を示しており、実周波数はそれぞれの周波数はその半分になる。
いずれのＤＤＲ ＳＤＲＡＭも２００ＭＨｚ以上の高周波動作となる。
本実施形態においては、ＤＤＲ ＳＤＲＡＭ２１−１〜２１−４にはたとえばＤＤＲ４００が採用される。
【００２７】
選局デバイス２４は、ＴＶ端子を通してテレビジョン放送波が供給される。
選局デバイス２４は、ユーザなどにより指示されたチャンネルを選択し、選択したチャンネルに対応するデータを抽出する。
選局デバイス２４は、抽出したデータを復調デバイス２５に供給する。
【００２８】
復調デバイス２５は、選局デバイス２４で選択され抽出されたユーザが所望するチャンネルのデータをビデオデータとオーディオデータを分離して、各ビデオデータおよびオーディオデータに対する復調処理を行う。
【００２９】
ビデオデータは、所定の符号化方式で符号化されている。復調デバイス２５は、供給されたビデオデータに対応する復調方式で復調する。
オーディオデータは、所定の符号化方式で符号化されている。復調デバイス２５は、供給されたオーディオデータに対応する復調方式で復調する。
復調デバイス２５は、復調したデータをメインＣＰＵ２１に供給する。
【００３０】
この選局デバイス２４および復調デバイス２５は、シールドされたチューブ内に形成されず、非シールド状態で、前述したように、ＩＣチップとしてデジタル基板２０のメインＣＰＵ２１等の他のデジタルデバイスと並列的に搭載される。
【００３１】
＜３．ヒートシンクのデジタル基板への接続形態＞
ところで、高速デジタル回路としてのメインＣＰＵ２１は、消費電力も比較的大きく、発熱量も大きい傾向にあるため、デバイスの保護・安定動作のためにはヒートシンク（放熱板）３０の使用が必要となっている。
そこで、本実施形態においても、消費電力が比較的大きく、発熱量も大きい傾向にあるデバイスであるメインＣＰＵ２１に対して、その保護・安定動作のためにはヒートシンク（放熱板）３０が、メインＣＰＵ２１の上面側を覆うように配置されている。
一般的なデジタル回路では、ヒートシンクはグランド部ＧＮＤに直接接地することで、放熱の効率を上げ、輻射を抑制することが一般的に行われている。
これに対して、本実施形態においては、ヒートシンク３０の接続リード部とデジタル基板２０のグランド部ＧＮＤの接続部とに抵抗が直列に接続されている。
これにより、本実施形態においては、ヒートシンクの配置に伴う不要輻射の増大を抑制し、非シールド状態にある選局デバイス２４や復調デバイス２５への不要輻射の影響を低減し、高精度の選局および復調機能を発現可能となっている。
【００３２】
以下、本実施形態の特徴的な構成であるヒートシンク３０のデジタル基板への取り付け構造について説明する。
【００３３】
＜４．ヒートシンクのデジタル基板への取り付け構造＞
図４は、本実施形態に係るヒートシンクのデジタル基板への取り付け構造を説明するための簡略断面図である。
図５は、本実施形態に係るヒートシンクのデジタル基板への取り付け構造の等価回路を示す図である。
【００３４】
デジタル基板２０は、４層以上の多層基板に構成される。
たとえば、第１層基板２１１、第２層基板２１２、第３層基板２１３、および第４層基板２１４の４層基板の場合には以下のように形成される。
【００３５】
第１層基板２１１には、デジタル基板２０の上面部を形成し、その第１面側（表面側）２１１ＡにデジタルデバイスであるメインＣＰＵ２１が配置される。
メインＣＰＵ２１は、第１層基板２１１に対して、たとえば半田によるバンプＢＮＰにより接続され、固定される。
第１層基板２１１の第１面側２１１Ａには、メインＣＰＵ２１、ＤＤＲ ＳＤＲＡＭ２２−１〜２２−４、復調デバイス２５、選局デバイス２４等の各デジタル回路間を接続するための配線部ＷＲ２１１が形成されている。
【００３６】
第２層基板２１２には、主グランド層ＧＮＤ２１２が全面にわたって形成されている。
【００３７】
第３層基板２１３には、電源ラインであるパターンＰＷＲ２１３が形成されている。
【００３８】
第４層基板２１４は、デジタル基板２０の下面部を形成し、その第２面側（基板の裏面側）２１４Ａに第１層目と同様のデジタル回路間を接続する配線部ＷＲ２１４が形成されている。
また、第４層基板２１４には、ヒートシンク３０の接続リード部を半田２２０で固定するためのパッド部ＰＤ２１４Ａ，ＰＤ２１４Ｂが形成されている。
そして、各パッド部ＰＤ２１４Ａ，ＰＤ２１４Ｂと所定の間隔をおいてグランドパターン部ＧＮＤ２１４Ａ，ＧＮＤ２１４Ｂが形成されている。
そして、パッド部ＰＤ２１４Ａとグランド部ＧＮＤ２１４Ａとの間に抵抗Ｒ２１が接続されている。
同様に、パッド部ＰＤ２１４Ｂとグランド部ＧＮＤ２１４Ｂとの間に抵抗Ｒ２２が接続されている。
【００３９】
デジタル基板２０には、メインＣＰＵ２１の配置領域の周辺部にヒートシンク３０の接続リード部３１１，３１２が挿通される挿通孔２３１，２３２が形成される。
挿通孔２３１，２３２は、第１層基板２１１の第１面側（表面側）２１１Ａと、第４層基板２１４の第２面側（裏面側）２１４Ａとが貫通するように形成されている。
そして、第４層基板２１４において、この挿通孔２３１，２３２の形成部の周囲にパッド部ＰＤ２１４Ａ，ＰＤ２１４Ｂが形成されている。
【００４０】
さらに、デジタル基板２０には、第４層基板２１４のグランド部ＧＮＤ２１４Ａ，ＧＮＤ２１４Ｂから第２層基板２１２のグランド部ＧＮＤ２１２に達するグランドコンタクト孔２３３，２３４が形成されている。
このグランドコンタクト孔２３３，２３４には、第４層基板２１４のグランド部ＧＮＤ２１４Ａ，ＧＮＤ２１４Ｂから第２層基板２１２のグランド部ＧＮＤ２１２に達し、両層基板のグランド部を接続するグランド用導電材が埋め込まれている。
【００４１】
ヒートシンク３０は、方形状を有し、その上面側３１に放熱のための複数のフィン３０１が形成されている。
ヒートシンク３０の下面側３２の対角的に対向する２つのの隅部にデジタル基板２０に固定し、かつ抵抗Ｒ２１，Ｒ２２を介して基板グランド部に接続するための接続リード部３１１，３１２が形成されている。
なお、この接続リード部３１１，３１２は、安定に固定する等のために対向する２つの隅部に形成されているが、さらに、３つの隅部、あるいは４隅の全てに接続リード部を形成することも可能である。
ただし、この場合、接続リード部に対応してデジタル基板２０側に挿通孔を形成する必要がある。
【００４２】
このような構成を有するヒートシンク３０は、接続リード部３１１，３１２がデジタル基板２０の挿通孔２３１，２３２に挿入される。
これに伴い、ヒートシンク３０の下面側３２がデジタルデバイスであるメインＣＰＵ２１の上面側に形成された、たとえば熱伝導性のある絶縁物に当接する。
【００４３】
この当接した比較的安定した状態で、デジタル基板２０の裏面側である第４層基板２１４のパッドＰＤ２１４Ａ，ＰＤ２１４Ｂと接続リード部３１１，３１２とがそれぞれ半田２２０により接続され固定される。
これにより、接続リード部３１１，３１２が半田２２０、パッドＰＤ２１４Ａ，ＰＤ２１４Ｂ、さらには抵抗Ｒ２１、Ｒ２２を介してグランド部ＧＮＤ２１４Ａ，ＧＮＤ２１４Ｂに接続される。
【００４４】
抵抗Ｒ２１，Ｒ２２の抵抗値は、たとえば数オームから数十オーム、たとえば１０オーム程度に設定される。
【００４５】
なお、抵抗Ｒ２１，Ｒ２２は、パッドＰＤ２１４Ａ，ＰＤ２１４Ｂとグランド部ＧＮＤ２１４Ａ，ＧＮＤ２１４Ｂ間にあらかじめ接続しておくことも可能であり、また、半田２２０による接続の後に、接続することも可能である。
【００４６】
次に、ヒートシンク３０はグランド部ＧＮＤに直接接地せずに、ヒートシンク３０の接続リード部３１１，３１２とデジタル基板２０のグランド部ＧＮＤ２１４Ａ，ＧＮＤ２１４Ｂとの間に抵抗を直列に接続した理由について説明する。
【００４７】
デジタル回路では、ヒートシンクはグランド部ＧＮＤに直接接地することで、放熱の効率を上げ、輻射を抑制することが一般的に行われている。
このように、ヒートシンクは、通常、基板のグランド部ＧＮＤに接地し基板に対しても放熱することで、デバイス温度を下げ、また、デバイスの輻射を抑制することができる。
しかし、デバイスの高速化に伴いクロック周波数が高くなり、また、デバイスのサイズが大きくなることで、グランド部ＧＮＤへの接地による輻射抑制の効果は薄れる傾向にある。
【００４８】
一般にヒートシンクは、半田付けなどにより、電気的には第２層基板のグランド部ＧＮＤに接続される。
ここで、ヒートシンク３０と基板のグランド部ＧＮＤは、デジタルデバイスを上下に挟む構造となり、電気的にはデジタルデバイスを囲むループを構成する。
このとき、デジタルデバイスから放射される不要輻射が、このループに対して十分に波長が長い周波数である場合、ヒートシンクの接地は有効に機能する。
しかし、不要輻射の波長が、たとえば、このループの長さとほぼ同じになると、ヒートシンク３０の構成するループは、輻射に対してアンテナとなり、共振して不要輻射の輻射量を強める働きを示す。このとき共振のＱ値が高い状態にある。
また、本実施形態においては、図２に示すように、２００ＭＨｚ以上の高周波動作となるＤＤＲ ＳＤＲＡＭ２２−１〜２２−４がメインＣＰＵおよびヒートシンク３０の近傍領域にあることから、これらのデジタルデバイスの影響も大きくなっている。
【００４９】
そこで、本実施形態においては、図４および図５に示すように、ヒートシンク３０の接続リード部３１１，３１２とデジタル基板２０のグランド部ＧＮＤ２１４Ａ，ＧＮＤ２１４Ｂとの間に抵抗Ｒ２１、Ｒ２２を直列に接続して、共振のＱ値を低下させている。
【００５０】
この構成により、ヒートシンク３０のＧＮＤ接地部は、不要輻射の誘起電流が集中する部分にあるため、抵抗により不要輻射電力が効率的に吸収される。この結果、ヒートシンクの配置に伴う不要輻射の増大を抑制することが可能となる。
そして、非シールド状態にある選局デバイス２４や復調デバイス２５への不要輻射の影響を低減し、高精度の選局および復調機能を発現可能となっている。
【００５１】
抵抗Ｒ２１，Ｒ２２の接続位置は、配置スペース等の理由により、図４に示すように、デジタル基板２０の裏面側、すなわち第４層基板２１４の表面側にすることが好ましいし。
しかし、配置スペースが存在する場合には、第１層基板２１１の表面側に配置することも可能である。
【００５２】
＜５．ヒートシンクのデジタル基板への他の取り付け構造＞
図６は、本実施形態に係るヒートシンクのデジタル基板への他の取り付け構造を説明するための簡略断面図である。
【００５３】
図６の例では、図４の例と異なり、第４層基板２１４にはグランド部を形成せずに、第１層基板２１１の表面側にグランド部ＧＮＤ２１１Ａ，ＧＮＤ２１１Ｂが形成されている。
【００５４】
さらに、第１層基板２１１には、第４層基板２１４の第１パッド部ＰＤ２１４Ａ，２１４Ｂに対向するように、第２ＰＡＤ部ＰＤ２１１Ａ，ＰＤ２１１Ｂが形成されている。
【００５５】
第１層基板２１１において、各パッド部ＰＤ２１１Ａ，ＰＤ２１１Ｂと所定の間隔をおいてグランドパターン部ＧＮＤ２１１Ａ，ＧＮＤ２１１Ｂが形成されている。
そして、パッド部ＰＤ２１１Ａとグランド部ＧＮＤ２１１Ａとの間に抵抗Ｒ２１が接続されている。
同様に、パッド部ＰＤ２１１Ｂとグランド部ＧＮＤ２１１Ｂとの間に抵抗Ｒ２２が接続されている。
【００５６】
デジタル基板２０には、第４層基板２１４のパッド部ＰＤ２１４Ａ、ＰＤ２１４Ｂから第１層基板２１１のパッド部２１１Ａ，２１１Ｂに至るコンタクト孔２４１，２４２が形成されている。
このコンタクト孔２４１，２４２には、第４層基板２１４のパッド部ＰＤ２１４Ａ，ＰＤ２１４Ｂと第１層基板２１１のパッド部ＰＤ２１１Ａ，ＰＤ２１１Ｂを接続する導電部材が埋め込まれている。
【００５７】
ただし、コンタクト孔２４１，２４２の導電部材は、第２層基板２１２のグランド部ＧＮＤ２１２とは絶縁された状態となっている。
【００５８】
さらに、デジタル基板２０には、第１層基板２１１のグランド部ＧＮＤ２１１Ａ，ＧＮＤ２１１Ｂから第２層基板２１２のグランド部ＧＮＤ２１２に達するグランドコンタクト孔２４３，２４４が形成されている。
このグランドコンタクト孔２４３，２４４には、第１層基板２１１のグランド部ＧＮＤ２１１Ａ，ＧＮＤ２１１Ｂから第２層基板２１２のグランド部ＧＮＤ２１２に達し、両層基板のグランド部を接続するグランド材が埋め込まれている。
【００５９】
この例においても、ヒートシンク３０は、接続リード部３１１，３１２がデジタル基板２０の挿通孔２３１，２３２に挿入される。
これに伴い、ヒートシンク３０の下面側３２がデジタルデバイスであるメインＣＰＵ２１の上面側に形成された、たとえば熱伝導性のある絶縁物に当接する。
【００６０】
この当接した比較的安定した状態で、デジタル基板２０の裏面側である第４層基板２１４のパッドＰＤ２１４Ａ，ＰＤ２１４Ｂと接続リード部３１１，３１２とがそれぞれ半田２２０により接続され固定される。
これにより、接続リード部３１１，３１２が半田２２０、パッドＰＤ２１４Ａ，ＰＤ２１４Ｂ、ＰＤ２１１Ａ，ＰＤ２１１Ｂ，さらには抵抗Ｒ２１、Ｒ２２を介してグランド部ＧＮＤ２１１Ａ，ＧＮＤ２１１Ｂに接続される。
【００６１】
この場合も、抵抗Ｒ２１，Ｒ２２の抵抗値は、たとえば数オームから数十オーム、たとえば１０オーム程度に設定される。
【００６２】
なお、抵抗Ｒ２１，Ｒ２２は、パッドＰＤ２１１Ａ，ＰＤ２１１Ｂとグランド部ＧＮＤ２１１Ａ，ＧＮＤ２１４１間にあらかじめ接続しておくことも可能であり、また、半田２２０による接続の後に、接続することも可能である。
【００６３】
本実施形態によれば、ヒートシンク３０の接続リード部３１１，３１２とデジタル基板２０のグランド部ＧＮＤ２１４Ａ，ＧＮＤ２１４Ｂ、ＧＮＤ２１１Ａ，ＧＮＤ２１１Ｂとの間に抵抗Ｒ２１、Ｒ２２を直列に接続して、共振のＱ値を低下させている。
したがって、本実施形態によれば、デジタルデバイスからの輻射を効率的に抵抗で吸収し、デジタル回路・デジタル機器のＥＭＣ規制に対して効率的に改善を図ることができる。
また、機器内部においても、複数のデジタル回路ブロック間の干渉を排除し、安定した回路動作を期待できる。
【図面の簡単な説明】
【００６４】
【図１】一般的なヒートシンクのデジタル基板への取り付け構造を示す図である。
【図２】本発明の実施形態に係る集積装置を採用した電子機器としての放送受信装置の構成例を示す図であって、各デバイスの平面的な配置関係を示す図である。
【図３】本発明の実施形態に係る集積装置を採用した電子機器としての放送受信装置の信号処理系の構成例を示すブロック図である。
【図４】本実施形態に係るヒートシンクのデジタル基板への取り付け構造を説明するための簡略断面図である。
【図５】本実施形態に係るヒートシンクのデジタル基板への取り付け構造の等価回路を示す図である。
【図６】本実施形態に係るヒートシンクのデジタル基板への他の取り付け構造を説明するための簡略断面図である。
【符号の説明】
【００６５】
１０・・・放送受信装置、２０・・・デジタル基板、２１・・・メインＣＰＵ、２２−１〜２２−４・・・ＤＤＲ ＳＤＲＡＭ、２３・・・フラッシュメモリ、２４・・・選局デバイス、２５・・・復調デバイス、２６・・・インターネット用インターフェイス部、２８・・・各種入出力端子部、３０・・・ヒートシンク、３０１・・・フィン、３１１，３１２・・・接続リード部、４０・・・電源およびアナログ基板、５０・・・ＩＣカードインターフェイス部。
【図１】
2010062389.tif 000003
【図２】
2010062389.tif 000004
【図３】
2010062389.tif 000005
【図４】
2010062389.tif 000006
【図５】
2010062389.tif 000007
【図６】
2010062389.tif 000008