(57)【要約】【課題】高精度に復調処理を行う。【解決手段】復調器３０Ａの局部発振器７０は、変調器１０から送信されて注入される変調信号ＳRFの局部発振周波数に局部発振信号ＳLOの周波数を同期させ、同期させた局部発振信号ＳLOをミキサ４０に出力する。ミキサ４０は、同期した局部発振信号ＳLOと変調器１０から送信される変調信号ＳRFとを掛け算して復調信号ＳDMを生成する。このとき、局部発振信号ＳLOと周波数同期した変調信号ＳRFとの間の位相差に応じて復調信号ＳDMにＤＣ成分が発生する。ＤＣ補正部５０は、復調信号ＳDMのＤＣ電圧Ｖdcを検出し、検出したＤＣ電圧Ｖdcが予め設定されている基準電圧となるように補正する。【選択図】図１
2010278896.tif 000002
【特許請求の範囲】
【請求項１】
変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、
前記周波数同期部により同期された前記局部発振信号と前記変調器から送信された前記変調信号とに基づいて復調信号を生成する復調信号生成部と、
前記復調信号生成部により生成された前記復調信号から当該復調信号のＤＣ電圧を検出し、当該ＤＣ電圧が予め設定されている基準電圧となるように前記復調信号の前記ＤＣ電圧を補正するＤＣ補正部とを備える復調器。
【請求項２】
前記ＤＣ補正部により検出された前記復調信号の前記ＤＣ電圧に基づいて前記局部発振信号の位相と前記変調信号の位相とを同期させる位相補正部をさらに備える
請求項１に記載の復調器。
【請求項３】
前記位相補正部は、
複数段階にレベルを可変させた、前記局部発振信号の位相を制御するための位相補正信号を生成して前記周波数同期部に供給し、
前記位相補正信号に基づいて前記周波数同期部から出力される前記局部発振信号と前記変調信号との乗算により得られる前記復調信号の前記ＤＣ電圧に応じて生成されるＤＣ補正電圧を前記ＤＣ補正部から取得し、
前記ＤＣ補正部から取得した前記ＤＣ補正電圧のうち当該ＤＣ補正電圧の値が最大となるときの前記位相補正信号を前記局部発振信号および前記変調信号間の位相を同期させる位相補正信号として選択する
請求項２に記載の復調器。
【請求項４】
前記復調信号生成部は、
差動の前記局部発振信号が入力される差動対の第１および第２のトランジスタと、
前記第１および第２のトランジスタのソースにドレインが接続されると共にソースが低電位の電源に接続され、前記変調信号が入力される第３のトランジスタと、
前記第１のトランジスタのドレインと高電位の電源との間に接続された第１の抵抗と、
前記第２のトランジスタのドレインと前記高電位の電源との間に接続された第２の抵抗とを有し、
前記ＤＣ補正部は、
前記復調信号生成部の前記第１の抵抗または前記第２の抵抗から出力される前記復調信号の前記ＤＣ電圧を通過させるローパスフィルタと、
前記ローパスフィルタを通過した前記復調信号の前記ＤＣ電圧と前記基準電圧とを比較して得られる差分電圧をＤＣオフセットとして出力する比較部と、
前記第１の抵抗または前記第２の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続されたトランジスタとを有する
請求項１に記載の復調器。
【請求項５】
変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、
前記周波数同期部により同期された前記局部発振信号と前記変調器から送信された前記変調信号とに基づいて差動の第１および第２の復調信号を生成する復調信号生成部と、
前記復調信号生成部により生成された前記第１の復調信号から第１のＤＣ電圧を検出し、当該第１のＤＣ電圧が予め設定されている第１の基準電圧となるように前記第１のＤＣ電圧を補正する第１のＤＣ補正部と、
前記復調信号生成部により生成された前記第２の復調信号から第２のＤＣ電圧を検出し、当該第２のＤＣ電圧が予め設定されている第２の基準電圧となるように前記第２のＤＣ電圧を補正する第２のＤＣ補正部とを備える復調器。
【請求項６】
前記第１のＤＣ補正部により検出された前記第１のＤＣ電圧と前記第２のＤＣ補正部により検出された前記第２のＤＣ電圧との差分電圧に基づいて、前記局部発振信号の位相と前記変調信号の位相とを同期させる位相補正部をさらに備える
請求項５に記載の復調器。
【請求項７】
前記復調信号生成部は、
差動の前記局部発振信号が入力される差動対の第１および第２のトランジスタと、
前記第１および第２のトランジスタのソースにドレインが接続されると共にソースが低電位の電源に接続され、前記変調信号が入力される第３のトランジスタと、
前記第１のトランジスタのドレインと高電位の電源との間に接続された第１の抵抗と、
前記第２のトランジスタのドレインと前記高電位の電源との間に接続された第２の抵抗とを有し、
前記第１のＤＣ補正部は、
前記復調信号生成部の前記第１の抵抗から出力される前記第１の復調信号の前記第１のＤＣ電圧を通過させるローパスフィルタと、
前記ローパスフィルタを通過した前記第１の復調信号の前記第１のＤＣ電圧と前記第１の基準電圧とを比較して得られる差分電圧をＤＣオフセットとして出力する比較部と、
前記第１の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続されたトランジスタとを有し、
前記第２のＤＣ補正部は、
前記復調信号生成部の前記第２の抵抗から出力される前記第２の復調信号の前記第２のＤＣ電圧を通過させるローパスフィルタと、
前記ローパスフィルタを通過した前記第２の復調信号の前記第２のＤＣ電圧と前記第２の基準電圧とを比較して得られる差分電圧をＤＣオフセットとして出力する比較部と、
前記第２の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続されたトランジスタとを有する
請求項５に記載の復調器。
【請求項８】
変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、
前記周波数同期部により同期された前記局部発振信号と前記変調器から送信された前記変調信号とに基づいて、差動の第１の復調信号および第２の変調信号を生成する復調信号生成部と、
前記復調信号生成部により生成された前記第１の復調信号から当該復調信号の第１のＤＣ電圧を検出すると共に前記第２の復調信号から当該復調信号の第２のＤＣ電圧を検出し、前記第１のＤＣ電圧および前記第２のＤＣ電圧間の電位差が最小となるように前記第１のＤＣ電圧および前記第２のＤＣ電圧の少なくとも一方を補正するＤＣ補正部とを備える復調器。
【請求項９】
前記ＤＣ補正部により検出された前記第１のＤＣ電圧および前記第２のＤＣ電圧間の差分電圧に基づいて前記局部発振信号の位相と前記変調信号の位相とを同期させる位相補正部をさらに備える
請求項８に記載の復調器。
【請求項１０】
前記復調信号生成部は、
差動の前記局部発振信号が入力される差動対の第１および第２のトランジスタと、
前記第１および第２のトランジスタのソースにドレインが接続されると共にソースが低電位の電源に接続され、前記変調信号が入力される第３のトランジスタと、
前記第１のトランジスタのドレインと高電位の電源との間に接続された第１の抵抗と、
前記第２のトランジスタのドレインと前記高電位の電源との間に接続された第２の抵抗とを有し、
前記ＤＣ補正部は、
前記復調信号生成部の前記第１の抵抗に接続され、当該復調信号生成部から出力される前記第１の復調信号の第１のＤＣ電圧を通過させる第１のローパスフィルタと、
前記復調信号生成部の前記第２の抵抗に接続され、当該復調信号生成部から出力される前記第２の復調信号の第２のＤＣ電圧を通過させる第２のローパスフィルタと、
前記第１のローパスフィルタを通過した前記第１の復調信号の第１のＤＣ電圧と前記第２のローパスフィルタを通過した前記第２の復調信号の第２のＤＣ電圧とを比較して得られる差分電圧をＤＣオフセットとして出力する比較部と、
前記復調信号生成部の前記第１の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続された第１のトランジスタと、
前記復調信号生成部の前記第２の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続された第２のトランジスタとを有する
請求項８に記載の復調器。
【請求項１１】
被変調信号を第１の局部発振信号により変調して変調信号を生成し、生成した当該変調信号を送信する変調器と、
前記変調器から送信される前記変調信号の局部発振周波数に復調器側で生成する第２の局部発振信号の周波数を同期させる周波数同期部と、
前記周波数同期部により同期された前記第２の局部発振信号と前記変調器から送信された前記変調信号とに基づいて復調信号を生成する復調信号生成部と、
前記復調信号生成部により生成された前記復調信号から当該復調信号のＤＣ電圧を検出し、当該ＤＣ電圧が予め設定されている基準電圧となるように前記復調信号の前記ＤＣ電圧を補正するＤＣ補正部とを有する復調器とを備える通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、復調器および通信装置に関する。詳しくは、局部発振信号と周波数同期した変調信号との位相差に応じて生成される復調信号のＤＣ電圧を検出し、検出したＤＣ電圧が予め設定されている基準電圧となるように補正するものである。
【背景技術】
【０００２】
搬送波周波数の高周波信号から直接ベースバンド信号に変換する方式としてダイレクトコンバージョン方式が知られている。ここで、一般的なダイレクトコンバージョン方式の通信装置について説明する。通信装置は、変調器と復調器とを備えている。変調器は、被変調信号を増幅器により増幅してミキサに入力し、ミキサにより被変調信号と局部発振信号とを掛け算して変調信号を生成する。増幅器は、ミキサにより生成された変調信号を増幅してアンテナから復調器に送信する。
【０００３】
復調器は、アンテナにより変調器から送信される変調信号を受信し、増幅器により変調信号を増幅してミキサに入力する。ミキサは、アンテナにより受信された変調信号と復調器側の局部発振信号とを掛け算することにより復調信号を得る。
【０００４】
このとき、復調器に設けられる周波数同期部（ＰＬＬ回路）は、復調器側の局部発振信号の周波数を変調器側の局部発振信号の周波数に同期させて、変調器側と復調器側とで局部発振信号の周波数を同一に設定する。これにより、精度の高い復調処理を行うことができるようになる。
【０００５】
ここで、局部発振信号の周波数同期を行った場合と、局部発振信号の周波数同期を行わない場合について説明する。図１７（Ａ）は、局部発振信号の周波数同期を行った場合の変調器側の局部発振信号および変調信号の周波数配置図を示し、図１７（Ｂ）は局部発振信号の周波数同期を行わない場合の周波数配置図を示している。図１７（Ｃ）は周波数同期を行った場合の復調信号の周波数配置図を示し、図１７（Ｄ）は周波数同期を行わない場合の復調信号の周波数配置図を示している。
【０００６】
周波数同期を行わない場合に復調信号を生成すると、図１７（Ｂ），（Ｄ）に示すように、変調器側の局部発振信号と復調器側の局部発振信号との周波数誤差に相当する周波数だけオフセットが生じる。その結果、復調信号の品質が著しく劣化してしまうという問題が発生する。一方、周波数同期を行った場合には、図１７（Ａ），（Ｃ）に示すように、変調器側と復調器側のそれぞれの局部発振信号の周波数が同期しているため、復調器側では希望する周波数の復調信号を得ることができる。
【０００７】
さて、近年では、３０ＧＨｚを超えるミリ波帯の周波数を用いた通信装置が開発されている。ところが、上述したＰＬＬ回路を備えた通信装置にミリ波帯の周波数を用いると、周波数同期に使用するＰＬＬ回路等の位相同期回路のサイズが大きくなってしまうという問題がある。また、ミリ波帯の周波数を用いる場合には、ＰＬＬ回路の分周性能やアイソレーション性能等を維持することが容易ではない。性能を維持するために周波数精度の向上を図ると回路規模の増大と調整機能によるコストアップを招く結果となる。逆に、回路規模を簡略化すると周波数の誤差が増大し、ＰＬＬ回路の性能を低下させてしまう等の課題があった。
【０００８】
そこで、周波数同期回路を用いることなく周波数同期を行うインジェクションロック方式の通信装置が考案されている。インジェクションロック方式とは、復調器側の局部発振器に変調器側の局部発振器の周波数成分（局部発振信号）を注入することにより、局部発振自体で周波数を同期させる方式である。
【０００９】
図１８はインジェクションロック方式の復調器２００の構成例を示し、図１９は復調器２００により得られる復調信号の波形図を示している。図示しない変調器からは変調信号と局部発振信号とが同時に送信される。復調器２００では、増幅器２０２により増幅された変調信号ＳRFを分配して局部発振器２０６に注入する。局部発振器２０６は、注入された変調器側の変調信号ＳRFのキャリア成分に復調器側の局部発振周波数を同期させた局部発振信号ＳLOをミキサ２０４に出力する。ミキサ２０４は、入力される局部発振信号ＳLOと変調信号ＳRFとを掛け算して復調信号を生成する。生成された復調信号は、増幅器２０８により増幅されて出力される。
【００１０】
また、インジェクションロック方式を採用した通信装置として、例えば特許文献１には、変調器から送信された信号波に含まれる低周波局部発振信号波に同期して受信側局部発振波を再生するものが提案されている。この通信装置によれば、再生された受信側局部発振波を用いることで、信号波を精度良く周波数変換することができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００５−２９５５９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述したインジェクションロック方式を採用した通信装置では以下のような問題がある。
【００１３】
（ｉ）図１８に示したインジェクションロック方式を採用した従来の復調器２００のミキサ２０４では、下記（１）式に基づいて変調器からの変調信号ＳRFと復調器２００側で周波数同期された局部発振信号ＳLOの掛け算が行われる。
ｃｏｓ（ｗ１）×ｃｏｓ（ｗ１＋θ）＝１／２×ｃｏｓ（θ）・・・（１）
【００１４】
上記（１）式では同一周波数成分の掛け算が行われるため、位相差θの余弦分のＤＣ成分が発生する。例えば、変調復調の回路構成を簡略化してコストダウンするのに適しているＡＳＫ（振幅変調）方式を用いる場合、通信距離を稼ぐために位相差θを０にして受信効率を向上させる必要があるが、このときＤＣ成分の増大を招く。
【００１５】
結果として、図１９に示すように、ＤＣオフセットを有する復調信号Ａ，Ｃを高利得な増幅器２０８にて増幅すると、復調信号Ａ，Ｃの点線部がＤＣオフセットによりクリップしてしまう。その結果、十分な振幅が得られなくなり、デジタル復調信号の分離性能が劣化してしまうという問題があった。
【００１６】
（ii）特許文献２に記載される通信装置では、オフセットした分だけ復調信号の周波数がズレており、再度オフセット分の周波数を変換する回路構成が必要となる欠点を有している。
【００１７】
そこで、本発明は、上記課題を解決するものであり、高精度に復調を行うことが可能な復調器および通信装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するために、本発明に係る復調器は、変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、周波数同期部により同期された局部発振信号と変調器から送信された変調信号とに基づいて復調信号を生成する復調信号生成部と、復調信号生成部により生成された復調信号から当該復調信号のＤＣ電圧を検出し、当該ＤＣ電圧が予め設定されている基準電圧となるように復調信号のＤＣ電圧を補正するＤＣ補正部とを備えるものである。
【００１９】
また本発明に係る復調器は、変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、周波数同期部により同期された局部発振信号と変調器から送信された変調信号とに基づいて差動の第１および第２の復調信号を生成する復調信号生成部と、復調信号生成部により生成された第１の復調信号から第１のＤＣ電圧を検出し、当該第１のＤＣ電圧が予め設定されている第１の基準電圧となるように第１のＤＣ電圧を補正する第１のＤＣ補正部と、復調信号生成部により生成された第２の復調信号から第２のＤＣ電圧を検出し、当該第２のＤＣ電圧が予め設定されている第２の基準電圧となるように第２のＤＣ電圧を補正する第２のＤＣ補正部とを備えるものである。
【００２０】
また本発明に係る復調器は、変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、周波数同期部により同期された局部発振信号と変調器から送信された変調信号とに基づいて、差動の第１の復調信号および第２の変調信号を生成する復調信号生成部と、復調信号生成部により生成された第１の復調信号から当該復調信号の第１のＤＣ電圧を検出すると共に第２の復調信号から当該復調信号の第２のＤＣ電圧を検出し、第１のＤＣ電圧および第２のＤＣ電圧間の電位差が最小となるように第１のＤＣ電圧および第２のＤＣ電圧の少なくとも一方を補正するＤＣ補正部とを備えるものである。
【００２１】
また本発明に係る通信装置は、被変調信号を第１の局部発振信号により変調して変調信号を生成し、生成した当該変調信号を送信する変調器と、変調器から送信される変調信号の局部発振周波数に復調器側で生成する第２の局部発振信号の周波数を同期させる周波数同期部と、周波数同期部により同期された第２の局部発振信号と変調器から送信された変調信号とに基づいて復調信号を生成する復調信号生成部と、復調信号生成部により生成された復調信号から当該復調信号のＤＣ電圧を検出し、当該ＤＣ電圧が予め設定されている基準電圧となるように復調信号のＤＣ電圧を補正するＤＣ補正部とを有する復調器とを備えるものである。
【００２２】
本発明においては、いわゆるインジェクションロック方式により、復調器の周波数同期部において変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数が同期される。同期された局部発振信号は、復調信号生成部において変調器から送信される変調信号と掛け算され、復調信号が生成される。このとき、局部発振信号と周波数同期した変調信号との間の位相差に応じて、復調信号にＤＣ成分（ＤＣ電圧）が発生する。ＤＣ補正部では、復調信号のＤＣ電圧が検出され、このＤＣ電圧が予め設定されている基準電圧となるように補正される。
【００２３】
これにより、復調信号が増幅器で増幅された場合でも、復調信号のＤＣ電圧が基準電圧に抑制されているので、クリップを回避することができ、十分な振幅を得ることができる。その結果、復調器の性能向上を実現できる。
【発明の効果】
【００２４】
本発明によれば、復調信号のＤＣ電圧を基準電圧となるように補正するので、復調動作を安定させ、かつ、復調出力の線形性および出力振幅を増大でき、復調器の性能向上を実現することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施の形態に係る通信装置の構成例を示す図である。
【図２】ＤＣ電圧が補正された復調信号の増幅例を示すための図である。
【図３】復調器のミキサおよびＤＣ補正部の回路構成例を示す図である。
【図４】（Ａ）はドレイン電流とＤＣ補正量の関係例、（Ｂ）はドレイン電流とＤＣオフセットの関係例、（Ｃ）はＤＣ補正量とＤＣオフセットの関係例を示すグラフである。
【図５】本発明の第２の実施の形態に係る復調器の構成例を示す図である。
【図６】復調器のミキサ、第１および第２のＤＣ補正部の回路構成例を示す図である。
【図７】本発明の第３の実施の形態に係る復調器の構成例を示す図である。
【図８】復調器のミキサおよびＤＣ補正部の回路構成例を示す図である。
【図９】本発明の第４の実施の形態に係る復調器の構成例を示す図である。
【図１０】復調器のミキサ、ＤＣ補正部、位相補正部および局部発振器の回路構成例を示す図である。
【図１１】ＤＣ補正部および位相補正部の動作例を示すタイミングチャートである。
【図１２】（Ａ）はＤＣオフセットと位相差の関係例、（Ｂ）はＤＣ補正電圧と位相差の関係例、（Ｃ）は位相補正信号と位相差の関係例を示すグラフである。
【図１３】本発明の第５の実施の形態に係る復調器の構成例を示す図である。
【図１４】復調器のミキサ、ＤＣ補正部、位相補正部および局部発振器の回路構成例を示す図である。
【図１５】本発明の第６の実施の形態に係る復調器の構成例を示す図である。
【図１６】復調器のミキサ、ＤＣ補正部、位相補正部および局部発振器の回路構成例を示す図である。
【図１７】（Ａ）は、局部発振信号の周波数同期を行った場合の局部発振信号および変調信号の周波数配置図、（Ｂ）は局部発振信号の周波数同期を行わない場合の局部発振信号および変調信号の周波数配置図である。（Ｃ）は周波数同期を行った場合の復調信号の周波数配置図、（Ｄ）は周波数同期を行わない場合の復調信号の周波数配置図である。
【図１８】従来の復調器のブロック構成例を示す図である。
【図１９】従来のＤＣ電圧を有する変調信号の増幅例を示すための図である。
【発明を実施するための形態】
【００２６】
以下、発明を実施するための最良の形態（以下実施の形態とする）について説明する。
１．第１の実施の形態（復調信号のＤＣ電圧の補正制御例）
２．第２の実施の形態（ＤＣ電圧の補正の制御例：差動出力を用いた例）
３．第３の実施の形態（ＤＣ電圧の補正の制御例：差動出力を用いた例）
４．第４の実施の形態（局部発振信号の位相の補正制御例）
５．第５の実施の形態（局部発振信号の位相の補正制御例：差動出力を用いた例）
６．第６の実施の形態（局部発振信号の位相の補正制御例：差動出力を用いた例）
【００２７】
＜１．第１の実施の形態＞
［通信装置の構成例］
図１は、本発明の一実施形態に係るダイレクトコンバージョン型の通信装置１００の構成例を示している。通信装置１００は、変調器１０と復調器３０Ａとを備えており、伝送する信号の周波数が３０ＧＨｚ〜３００ＧＨｚのミリ波帯の信号を高速伝送するものである。
【００２８】
［変調器の構成例］
変調器１０は、増幅器１２，１８とミキサ１４と局部発振器１６とアンテナ２０とを備えている。増幅器１２は、入力される被変調信号ＳBB（ベースバンド信号等）を増幅してミキサ１４に供給する。局部発振器１６は、ミリ波帯の局部発振信号ＳLOを生成してミキサ１４に供給する。ミキサ１４は、増幅器１２から入力される被変調信号ＳBBと局部発振器１６から入力される局部発振信号ＳLOとを掛け算することにより変調信号ＳRFを生成する。増幅器１８は、ミキサ１４から供給される変調信号ＳRFを増幅してアンテナ２０に供給する。増幅器１８により増幅された変調信号ＳRFは、アンテナ２０により復調器３０Ａに送信される。
【００２９】
［復調器の構成例］
復調器３０Ａは、アンテナ３２と増幅器３４，９０とミキサ４０と局部発振器７０とＤＣ補正部５０とを備えている。変調器１０から送信された変調信号ＳRFは、復調器３０Ａのアンテナ３２により受信されて増幅器３４に供給される。増幅器３４は、入力される変調信号ＳRFを増幅する。増幅された変調信号ＳRFは、ミキサ４０および局部発振器７０のそれぞれに分配される。以下、局部発振器７０に分配される変調信号ＳRFを注入信号ＳRFと呼ぶ。
【００３０】
局部発振器７０は、周波数同期部の一例であり、増幅器３４から注入された変調信号ＳRFのキャリア成分の周波数に局部発振周波数を同期させたミリ波帯の局部発振信号ＳLOを生成してミキサ４０に供給する。ミキサ４０は、復調信号生成部の一例であり、増幅器３４から入力される変調信号ＳRFと局部発振器７０から入力される局部発振信号ＳLOとを掛け算することにより復調信号ＳDMを生成して増幅器９０およびＤＣ補正部５０のそれぞれに出力する。
【００３１】
ここで、注入信号ＳRFおよび局部発振信号ＳLO間の位相差とＤＣ電圧との関係について説明する。局部発振信号ＳLOの周波数が注入信号ＳRFの周波数と同期している場合、局部発振信号ＳLOと注入信号ＳRFとの位相差に応じて復調信号ＳDMのＤＣ成分（ＤＣ電圧Ｖdc）が変動する。このとき、復調信号ＳDMのＤＣ電圧Ｖdcが最大となるとき、局部発振信号ＳLOと注入信号ＳRFとが同相となり、局部発振信号ＳLOが注入信号ＳRFに同期する（図１２参照）。
【００３２】
ＤＣ補正部５０は、ミキサ４０から供給された復調信号ＳDMのＤＣ成分を取り出し、この取り出したＤＣ成分から基準電圧ＶrefとのＤＣオフセットに基づくＤＣ補正量を生成してミキサ４０に帰還させる。これにより、復調信号ＳDMのＤＣ成分が補正されて増幅器９０に出力される。この補正制御動作については後述において詳細に説明する。
【００３３】
増幅器９０は、ミキサ４０から供給される復調信号ＳDMを増幅して増幅器９０に供給する。例えば、図２に示すように、ＤＣ成分を有する復調信号ＳDMA，ＳDMCのＤＣ電圧は、上述したＤＣ補正部５０等により、復調信号ＳDMBの基準電圧に補正される。そのため、本実施の形態によれば、増幅器９０により復調信号ＳDMA，ＳDMCを増幅した場合でも、図１９に示したようなクリップの発生を防止できるようになる。
【００３４】
［ミキサおよびＤＣ補正部の構成例］
図３は、復調器３０Ａのミキサ４０およびＤＣ補正部５０の回路構成の一例を示している。ミキサ４０は、差動対のトランジスタ４００，４０２とトランジスタ４０４と負荷抵抗４０６，４０８とから構成されている。本例では、トランジスタ４００，４０２，４０４をｎ型のＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)により構成した例を示す。以下の第２〜第６の実施の形態でも同様にトランジスタをｎ型のＭＯＳＦＥＴにより構成した例を示す。
【００３５】
トランジスタ４００のドレインは負荷抵抗４０６に接続され、ゲートは入力端子４１０（局部発振器７０）に接続されている。トランジスタ４０２のドレインは負荷抵抗４０８および出力端子４１６に接続され、ゲートは入力端子４１２（局部発振器７０）に接続されている。トランジスタ４００，４０２のソースは接点Ａ１を介して共通接続されており、差動対回路を構成している。
【００３６】
出力端子４１６にはＤＣ補正部５０のローパスフィルタ５００および増幅器９０のそれぞれが接続されている。トランジスタ４０４のドレインは接点Ａ１を介してトランジスタ４００，４０２のソースに接続され、ゲートは入力端子４１４（増幅器３４）に接続され、ソースは接地されている。本発明において接地は、低電位の電源の一例である。
【００３７】
ＤＣ補正部５０は、ローパスフィルタ５００とコンパレータ５０２と高電位の電源５０４とトランジスタ５０６とから構成されている。ローパスフィルタ５００は、入力側がミキサ４０と増幅器９０との間に設けられた接点Ａ２に接続され、出力側がコンパレータ５０２の一方の入力端に接続されている。コンパレータ５０２の他方の入力端は、電源５０４を介して接地されている。トランジスタ５０６のドレインはミキサ４０の出力端子４１６を介して負荷抵抗４０８に接続され、ゲートはコンパレータ５０２の出力端に接続され、ソースは接地されている。
【００３８】
［ミキサおよびＤＣ補正部の動作例］
ミキサ４０およびＤＣ補正部５０の動作の一例について説明する。図４（Ａ）はドレイン電流ＩadjとＤＣ補正電圧Ｖadjの関係例を示すグラフであり、縦軸がＤＣ補正電圧であり、横軸がドレイン電流である。図４（Ｂ）はドレイン電流ＩadjとＤＣオフセットの関係例を示すグラフであり、縦軸がドレイン電流であり、横軸がＤＣオフセットである。図４（Ｃ）はＤＣ補正電圧ＶadjとＤＣオフセットの関係例を示すグラフであり、縦軸がＤＣオフセットであり、横軸がＤＣ補正電圧である。
【００３９】
トランジスタ４００，４０２の入力端子４１０，４１２のそれぞれには局部発振器７０から差動の局部発振信号ＳLOが入力され、トランジスタ４０４の入力端子４１４には増幅器３４により増幅された変調信号ＳRFが入力される。ミキサ４０は、入力される局部発振信号ＳLOと変調信号ＳRFとを掛け算することにより、負荷抵抗４０８側から復調信号ＳDMを出力する。復調信号ＳDMには、局部発振信号ＳLOと周波数同期した変調信号ＳRFとの位相差に応じて発生するＤＣ成分（ＤＣ電圧Ｖdc）が含まれている。
【００４０】
ＤＣ補正部５０のローパスフィルタ５００は、入力される復調信号ＳDMの変調信号成分を遮断して復調信号ＳDMのＤＣ成分のみを通過させる。ローパスフィルタ５００を通過した復調信号ＳDMのＤＣ電圧Ｖdcはコンパレータ５０２に入力される。
【００４１】
コンパレータ５０２は、ローパスフィルタ５００から入力されるＤＣ電圧Ｖdcと電源５０４からの基準電圧Ｖrefとを比較し、この比較結果により得られた差分電圧をＤＣオフセットとしてトランジスタ５０６のゲートに入力する。このＤＣオフセットの変動により、ＤＣオフセットの変動に応じたドレイン電流Ｉadjがミキサ４０に帰還される。
【００４２】
ミキサ４０では、ＤＣ補正部５０から帰還されるドレイン電流Ｉadjの増減により、負荷抵抗４０８の電圧降下量が変化する。ここで、ドレイン電流ＩadjとＤＣ補正電圧Ｖadjと負荷抵抗４０８とは下記（２）式の関係を満たしている。ここで、ＤＣ補正電圧Ｖadjとは、ＤＣ電圧Ｖdcを基準電圧Ｖrefに補正するための電圧であり、基準電圧ＶrefとＤＣ電圧ＶdcとのＤＣオフセット（差分）に応じて発生する電圧を意味している。
Ｖadj＝−ＲＬ×Ｉadj・・・（２）
【００４３】
ドレイン電流Ｉadjが増減すると、図４（Ａ）に示すように、負荷抵抗４０８の電圧降下量の変化によりＤＣ補正電圧Ｖadjが変化するので、これにより、復調信号ＳDMのＤＣ電圧Ｖdcを補正することができる。
【００４４】
例えば、復調信号ＳDMのＤＣ電圧Ｖdcが基準電圧Ｖrefよりも小さくなった場合、トランジスタ５０６のゲートに印加されるＤＣオフセットが小さくなるので、これに伴いドレイン電流Ｉadjも小さくなる。ドレイン電流Ｉadjが小さくなると、図４（Ａ）に示すように、ＤＣ補正電圧Ｖadjがプラス方向に大きくなるので、ＤＣ電圧Ｖdcが基準電圧Ｖrefとなるように自動制御される。
【００４５】
そして、ＤＣオフセットがゼロとなるように、ドレイン電流Ｉadjの自動制御により上げていくと（図４（Ｂ）参照）、これに伴い、ＤＣ補正電圧Ｖadjが下がっていく（図４（Ｃ）参照）。このようにして、ドレイン電流Ｉadjをミキサ４０に帰還させて自動制御することにより、ＤＣオフセットをゼロにすることができるようになる。
【００４６】
また、復調信号ＳDMのＤＣ補正電圧Ｖadjが基準電圧Ｖrefよりも大きくなった場合には、上述した処理と逆の処理を行うことにより、ＤＣオフセットをゼロにすることができる。
【００４７】
以上説明したように、本実施の形態によれば、ＤＣ補正部５０により、復調信号ＳDMのＤＣ電圧Ｖdcを基準電圧Ｖrefとなるように補正するので、復調動作を安定させ、かつ、クリップを回避して復調出力の線形性および出力振幅を増大できる。これにより、復調器３０Ａの性能向上を実現することができる。また、本実施の形態では、外部回路の制御手段を用いることなく、復調信号ＳDMのＤＣ電圧Ｖdcを検出して基準電圧Ｖrefとなるように制御するＤＣ補正部５０を復調器３０Ａの同一チップ内に設ける。そのため、ピン数および周辺回路規模の削減、例えばＣＭＯＳ回路内部に全ての構成部を実装することができるので、コストダウンを実現できる。
【００４８】
＜２．第２の実施の形態＞
第２の実施の形態は、ミキサ４０から差動の復調信号ＳDM1，ＳDM2を取り出してこれらのＤＣ電圧を補正する点において上記第１の実施の形態と異なっている。なお、上述した第１の実施の形態で説明した復調器３０Ａと共通する構成要素には同一の符号を付し、詳細な説明は省略する。
【００４９】
［復調器の構成例］
図５は、第２の実施の形態に係る復調器３０Ｂのブロック構成例を示している。復調器３０Ｂは、アンテナ３２と前段の増幅器３４と後段の増幅器９０，９２とミキサ４０と局部発振器７０と第１のＤＣ補正部５０と第２のＤＣ補正部６０とを備えている。第２のＤＣ補正部６０は、ミキサ４０のもう一方の負荷抵抗４０６側から取り出した復調信号ＳDM2のＤＣ電圧Ｖdc2（図６参照）を基準電圧Ｖref2に補正するものである。なお、第１のＤＣ補正部５０は、上記第１の実施の形態のＤＣ補正部５０と同様の機能を有するため、説明を省略する。
【００５０】
図６は、復調器３０Ｂのミキサ４０、第１のＤＣ補正部５０および第２のＤＣ補正部６０の回路構成例を示している。第２のＤＣ補正部６０は、ローパスフィルタ６００とコンパレータ６０２と電源６０４とトランジスタ６０６とから構成されている。ローパスフィルタ６００は、入力側がミキサ４０と増幅器９２との間に設けられた接点Ｂ１に接続され、出力側がコンパレータ６０２の一方の入力端に接続されている。コンパレータ６０２の他方の入力端は、電源６０４を介して接地されている。トランジスタ６０６のドレインはミキサ４０の負荷抵抗４０６に接続され、ゲートはコンパレータ６０２の出力端に接続され、ソースは接地されている。
【００５１】
［復調器の動作例］
第１のＤＣ補正部５０は、上記第１の実施の形態のＤＣ補正部５０と同様の動作を実行する。具体的には、ローパスフィルタ５００は、ミキサ４０の負荷抵抗４０８側から出力された復調信号ＳDM1の変調信号成分を遮断して復調信号ＳDM1のＤＣ電圧Ｖdc1のみを通過させてコンパレータ５０２に出力する。
【００５２】
コンパレータ５０２は、ローパスフィルタ５００から入力されるＤＣ電圧Ｖdc1と電源５０４からの基準電圧Ｖref1とを比較し、この比較結果に基づくＤＣオフセットをトランジスタ５０６のゲートに入力する。これにより、ＤＣオフセットの変動に応じたドレイン電流Ｉadj1がミキサ４０に帰還される。ミキサ４０では、ＤＣ補正部５０から帰還されるドレイン電流Ｉadj1の増減により、負荷抵抗４０８の電圧降下量が変化する。これにより、ＤＣ補正電圧Ｖadj1が変化するので、復調信号ＳDM1のＤＣ電圧Ｖdc1が基準電圧Ｖref1となるように補正される。
【００５３】
増幅器９０は、ミキサ４０から出力されるＤＣ電圧Ｖdc1が補正された復調信号ＳDM1を増幅して出力する。
【００５４】
第２のＤＣ補正部６０のローパスフィルタ６００は、ミキサ４０の負荷抵抗４０６側から出力された復調信号ＳDM2の変調信号成分を遮断して復調信号ＳDM2のＤＣ電圧Ｖdc2のみを通過させてコンパレータ６０２に出力する。ミキサ４０の負荷抵抗４０６側から出力される復調信号ＳDM2は、負荷抵抗４０８側から出力される復調信号ＳDM1と逆相になっている。
【００５５】
コンパレータ６０２は、ローパスフィルタ６００から入力されるＤＣ電圧Ｖdc2と電源６０４からの基準電圧Ｖref2とを比較し、この比較結果に基づくＤＣオフセットをトランジスタ６０６のゲートに入力する。ここで、ＤＣオフセットは、基準電圧Ｖref2とＤＣ電圧Ｖdc2との差分電圧である。このＤＣオフセットの変動により、ＤＣオフセットの変動に応じたドレイン電流Ｉadj2がミキサ４０に帰還される。
【００５６】
ミキサ４０では、第２のＤＣ補正部６０から帰還されるドレイン電流Ｉadj2の増減により、負荷抵抗４０６の電圧降下量が変化する。これにより、ＤＣ補正電圧Ｖadj2が変化するので、復調信号ＳDM2のＤＣ電圧Ｖdc2を補正することができる。ここで、ＤＣ補正電圧Ｖadj2とは、ＤＣ電圧Ｖdc2を基準電圧Ｖref2に補正するための電圧であり、基準電圧Ｖref2とＤＣ電圧Ｖdc2とのＤＣオフセット（差分）に応じて発生する電圧を意味している。
【００５７】
増幅器９２は、ミキサ４０から出力されるＤＣ電圧Ｖdc2が補正された復調信号ＳDM2を増幅して出力する。
【００５８】
以上説明したように、本実施の形態によれば、増幅器９０から出力される復調信号ＳDM1と増幅器９２から出力される復調信号ＳDM2とから、差動復調出力を取り出すことができる。これにより、上記第１の実施の形態と比較して復調信号のＳＮ比を大きくできるので、より長距離の伝送を行うことが可能となる。
【００５９】
なお、第２のＤＣ補正部６０の基準電圧Ｖref2の値は、第１のＤＣ補正部５０の基準電圧Ｖref1の値と同一値に限定されるものではなく、増幅器９２の動作範囲で任意に設定できる。また、上述した例では、増幅器９０，９２を独立した構成としたが、これに限定されることはなく差動増幅器により構成しても同様の効果を得ることができる。
【００６０】
＜３．第３の実施の形態＞
第３の実施の形態は、ミキサ４０から出力が反転した差動の復調信号ＳDM1，ＳDM2を取り出してこれらのＤＣ電圧を補正する点において上記第１の実施の形態と異なっている。なお、上述した第１の実施の形態で説明した復調器３０Ａと共通する構成要素には同一の符号を付し、詳細な説明は省略する。
【００６１】
［復調器の構成例］
図７は、第３の実施の形態に係る復調器３０Ｃのブロック構成例を示している。復調器３０Ｃは、アンテナ３２と前段の増幅器３４と後段の増幅器９０，９２とミキサ４０と局部発振器７０とＤＣ補正部５０とを備えている。
【００６２】
図８は、復調器３０Ｃの回路の構成例を示している。ＤＣ補正部５０は、第１のローパスフィルタ５００と第２のローパスフィルタ５０１とコンパレータ５０２とトランジスタ５０６，５０７とから構成されている。第１のローパスフィルタ５００は、入力側がミキサ４０の負荷抵抗４０８と増幅器９０との間に設けられた接点Ｃ１に接続され、出力側がコンパレータ５０２の一方の入力端に接続されている。第２のローパスフィルタ５０１は、入力側がミキサ４０の負荷抵抗４０６と増幅器９２との間に設けられた接点Ｃ２に接続され、出力側がコンパレータ５０２の他方の入力端に接続されている。
【００６３】
コンパレータ５０２の一方の出力端はトランジスタ５０６のゲートに接続され、コンパレータ５０２の他方の出力端はトランジスタ５０７のゲートに接続されている。トランジスタ５０６のドレインは負荷抵抗４０８に接続され、ソースは接地されている。トランジスタ５０７のドレインは負荷抵抗４０６に接続され、ソースは接地されている。
【００６４】
［復調器の動作例］
ＤＣ補正部５０の第１のローパスフィルタ５００は、ミキサ４０の負荷抵抗４０８側から出力された復調信号ＳDM1の変調信号成分を遮断して復調信号ＳDM1のＤＣ電圧Ｖdc1のみを通過させ、コンパレータ５０２に出力する。また第２のローパスフィルタ５０１は、ミキサ４０の負荷抵抗４０６側から出力された復調信号ＳDM2の変調信号成分を遮断して復調信号ＳDM2のＤＣ電圧Ｖdc2のみを通過させ、コンパレータ５０２に出力する。ここで、ミキサ４０の負荷抵抗４０６側から出力される復調信号ＳDM2は、負荷抵抗４０８側から出力される復調信号ＳDM1と逆相になっている。
【００６５】
コンパレータ５０２は、入力される復調信号ＳDM1のＤＣ電圧Ｖdc1と復調信号ＳDM2のＤＣ電圧Ｖdc2とを比較し、この比較結果により得られる差分電圧をＤＣオフセットとしてトランジスタ５０６，５０７のそれぞれのゲートに入力する。これにより、ＤＣオフセットに応じたドレイン電流Ｉadj1，Ｉadj2のそれぞれがミキサ４０に帰還される。ミキサ４０では、ＤＣ補正部５０から帰還されるドレイン電流Ｉadj1の増減により負荷抵抗４０８の電圧降下量が変化し、ドレイン電流Ｉadj2の増減により負荷抵抗４０６の電圧降下量が変化する。これにより、ＤＣ補正電圧Ｖadj1，Ｖadj2が変化して（図４（Ａ）参照）、ＤＣ電圧Ｖdc1とＤＣ電圧Ｖdc2との差分電圧が最小（ゼロ）となるように、復調信号ＳDM1のＤＣ電圧Ｖdc1および復調信号ＳDM2のＤＣ電圧Ｖdc2が補正される。
【００６６】
ＤＣ電圧Ｖdc1が補正された復調信号ＳDM1は、増幅器９０により増幅されて出力される。また、ＤＣ電圧Ｖdc2が補正された復調信号ＳDM2は、増幅器９２により増幅されて出力される。
【００６７】
以上説明したように、本実施の形態によれば、増幅器９０から出力される復調信号ＳDM1と増幅器９２から出力される復調信号ＳDM2とから、ＤＣ成分が補正された差動復調出力を取り出すことができる。これにより、上記第１の実施の形態と比較して復調信号のＳＮ比を大きくできるので、より長距離の伝送を行うことが可能となる。また、コンパレータ５０２では、差動の復調信号ＳDM1，ＳDM2を用いているため、基準電圧Ｖrefを他から与える必要がなくなるので、回路規模の縮小を図ることができる。
【００６８】
なお、上述した例では、増幅器９０，９２を独立した構成としたが、これに限定されることはなく差動増幅器により構成しても同様の効果を得ることができる。また、第１および第２のローパスフィルタ５００，５０１に入力するＤＣ観測点を増幅器９０，９２により与えても同様の作用を得ることができる。
【００６９】
＜４．第４の実施の形態＞
以下、図面を参照しながら、この発明の第４の実施の形態について説明する。上記第１の実施の形態で説明したように、局部発振信号ＳLOと注入信号ＳRFとが位相同期するとき、ＤＣ電圧Ｖdcが最大となり、ＤＣ補正電圧Ｖadjの値も最大となる（図１２参照）。そこで、第４の実施の形態では、ＤＣ補正電圧Ｖadjを調整することで、変調信号ＳFRと局部発振信号ＳLOとの間の位相同期を制御する。なお、上述した第１の実施の形態で説明した復調器３０Ａと共通する構成要素には同一の符号を付し、詳細な説明は省略する。
【００７０】
［復調器の構成例］
図９は、本発明の第４の実施の形態に係る復調器３０Ｄの構成の一例を示す図である。復調器３０Ｄは、アンテナ３２と増幅器３４，９０とミキサ４０と局部発振器７０とＤＣ補正部５０と位相補正部８０とを備えている。復調器３０Ｄは、変調信号ＳRFおよび局部発振信号ＳLO間の位相同期を行う位相補正モードを有している。位相補正モードは、上述した復調信号ＳDMのＤＣ電圧Ｖdcの補正を行うＤＣ電圧補正モードと時間的に分離して設けられている。
【００７１】
位相補正を行うタイミングとしては、電源起動時、スタンバイモードからの復旧時、チャンネル等の通信設定変更時、パケット先頭時および長いパケットであれば途中等で行うことが可能である。これらのタイミングにおいて、イネーブル信号Ｓenをハイレベルとして位相補正部８０を起動させる。位相補正部８０は、位相同期モードに切り替えられると、ＤＣ補正部５０により生成されるＤＣ補正電圧Ｖadjに基づいて局部発振信号ＳLOの位相を最適に設定する。
【００７２】
図１０は、ミキサ４０、ＤＣ補正部５０、位相補正部８０および局部発振器７０の回路構成例を示す図である。位相補正部８０は、Ａ／Ｄ変換部８００と制御部８０２とＤ／Ａ変換部８０４とから構成されている。Ａ／Ｄ変換部８００は、入力側がＤＣ補正部５０のコンパレータ５０２の出力端に接続され、出力側が制御部８０２に接続されている。Ａ／Ｄ変換部８００は、ＤＣ補正部５０から供給されるＤＣ補正電圧Ｖadjをデジタル信号に変換して制御部８０２に供給する。
【００７３】
制御部８０２は、例えばＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）およびＲＡＭ（Random Access Memory）を有している。制御部８０２は、Ａ／Ｄ変換部８００から供給されるデジタル信号に変換されたＤＣ補正電圧Ｖadjに基づいて局部発振信号ＳLOの周波数や位相を調整するための位相補正信号Ｖtuneを生成してＤ／Ａ変換部８０４に供給する。
【００７４】
Ｄ／Ａ変換部８０４は、出力側が局部発振器７０の入力端子７１８に接続され、制御部８０２から供給された位相補正信号Ｖtuneをアナログ信号に変換して局部発振器７０に供給する。
【００７５】
局部発振器７０は、クロスカップル型の発振回路７２０と注入信号ＳRFが入力されるトランジスタ７０４とを有している。発振回路７２０は、トランジスタ７００，７０２と電流源７０８とインダクタ７１０，７１２と可変容量ダイオード７１４，７１６とから構成されている。
【００７６】
トランジスタ７００，７０２のソースは接点Ｄ１を介して共通接続され、この接点Ｄ１とグランドとの間に電流源７０８が設けられている。トランジスタ７００のドレインは、トランジスタ７０４のドレイン、出力端子７１５およびトランジスタ７０２のゲートに接続されている。また、トランジスタ７００のドレインは、インダクタ７１０の一方の端子と可変容量ダイオード７１４の一方の端子に接続されている。
【００７７】
トランジスタ７０２のドレインは、出力端子７１７およびトランジスタ７００のゲートに接続されている。また、トランジスタ７０２のドレインは、インダクタ７１２の一方の端子と可変ダイオード７１６の一方の端子に接続されている。
【００７８】
可変容量ダイオード７１４，７１６の他方の端子は接点Ｄ２を介して共通接続され、接点Ｄ２には位相補正部８０のＤ／Ａ変換部８０４が入力端子７１８を介して接続されている。インダクタ７１０，７１２の他方の端子は、電源Ｖccに接続されている。本例では、インダクタ７１０，７１２と可変容量ダイオード７１４，７１６とによりＬＣ共振器を構成している。
【００７９】
トランジスタ７０４のドレインは、トランジスタ７００のドレイン、トランジスタ７０２のゲート、インダクタ７１０の一方の端子および可変容量ダイオード７１４の一方の端子に接続されている。また、トランジスタ７０４のゲートは出力端子７１７を介して増幅器３４に接続され、ソースは電流源７０６を介して接地されている。
【００８０】
このように構成された局部発振器７０の可変容量ダイオード７１４，７１６では、位相補正部８０のＤ／Ａ変換部８０４から入力される位相補正信号Ｖtuneとインダクタ７１０，７１２によりキャパシタンスが決定される。そのため、インダクタ７１０，７１２は固定なので、局部発振信号ＳLOの共振周波数（自走発振周波数）は位相補正信号Ｖtuneの変動に応じて決定される。
【００８１】
トランジスタ７０４のゲートには入力端子７０７を介して変調器１０側から送信された注入信号ＳRFが入力され、注入信号ＳRFの電圧変動が電流変動に変換されて発振回路７２０に注入される。これにより、発振回路７２０で生成された局部発振信号ＳLOの周波数が注入信号ＳRFの周波数に周波数同期されて出力端子７１５，７１７のそれぞれから出力される。出力端子７１５，７１７のそれぞれから出力された位相反転した局部発振信号ＳLOは、ミキサ４０の入力端子４１０，４１２のそれぞれに入力される。
【００８２】
［復調器の動作例］
次に、局部発振信号ＳLOと変調信号ＳRFとの位相同期を行う場合の制御の一例について説明する。図１１は、ＤＣ補正部５０および位相補正部８０の動作例を示すタイミングチャートである。図１２（Ａ）はＤＣオフセットと位相差の関係例を示す図であり、縦軸はＤＣオフセットであり、横軸は位相差である。図１２（Ｂ）はＤＣ補正電圧Ｖadjと位相差の関係例を示す図であり、縦軸はＤＣ補正電圧であり、横軸は位相差である。図１２（Ｃ）は位相補正信号Ｖtuneと位相差の関係例を示す図であり、縦軸は位相差であり、横軸は位相補正信号の出力レベルである。
【００８３】
位相補正部８０の制御部８０２には、図示しないクロック制御部からイネーブル信号Ｓenおよびクロック信号Ｓclkが入力される（図１１（Ａ）および図１１（Ｂ））。制御部８０２は、イネーブル信号Ｓenがハイレベルであってクロック信号Ｓclkの立ち上がりタイミングにおいて、段階的に振幅レベルを可変させた位相補正信号Ｖtuneを生成してＤ／Ａ変換部８０４に出力する（図１１（Ｃ））。本例では、位相補正信号Ｖtuneの振幅レベルを段階的に大きくしている。
【００８４】
局部発振器７０は、位相補正部８０から入力された位相補正信号Ｖtuneおよび変調器１０から送信される注入信号ＳRFに基づいて、注入信号ＳRFに周波数同期した局部発振信号ＳLOを生成してミキサ４０に出力する。局部発振信号ＳLOは、位相補正信号Ｖtuneの変動に応じて位相等が段階的に可変して出力される。
【００８５】
ミキサ４０は、局部発振器７０からの局部発振信号ＳLOと変調器１０側から送信される変調信号ＳRFとを掛け算して復調信号ＳDMを生成する。このとき、段階的に変動する局部発振信号ＳLOと変調信号ＳRFとの間に位相差が生じ、これに伴い、復調信号ＳDMのＤＣ電圧Ｖdcも変動する（図１１（Ｄ））。本例では、位相補正信号Ｖtuneの振幅レベルが３段階目（図１１（Ｃ）実線囲領域）のとき、局部発振信号ＳLOと変調信号ＳRFとが位相同期したものとして、復調信号ＳDMのＤＣ電圧Ｖdcが最大となる。
【００８６】
ＤＣ補正部５０は、上述したように、復調信号ＳDMのＤＣ電圧Ｖdcが基準電圧ＶrefとなるようなＤＣ電圧Ｖdcの変動に応じたＤＣ補正電圧Ｖadjを生成する（図１１（Ｅ））。ＤＣ補正部５０により生成されたＤＣ補正電圧Ｖadjは位相補正部８０に供給される。
【００８７】
位相補正部８０の制御部８０２は、クロック信号Ｓclkの立ち下がりタイミングにおいてＤＣ補正電圧Ｖadjを取り込み、取り込んだＤＣ補正電圧Ｖadjを対応する位相補正信号Ｖtuneに関連付けてＲＡＭ等の記憶部に記憶する。このような動作がイネーブル信号Ｓenの立ち下がるタイミングまで繰り返して行われる。
【００８８】
制御部８０２は、イネーブル信号Ｓenの立ち下がりのタイミングにおいて、記憶部に記憶した複数のＤＣ補正電圧ＶadjのうちＤＣ補正電圧Ｖadjの値が最大となるＤＣ補正電圧を選択する。そして、選択したＤＣ補正電圧Ｖadjに対応した位相補正信号Ｖtuneを記憶部から読み出してＤ／Ａ変換部８０４に出力する。本例では、図１１（Ｅ）の実線囲領域においてＤＣ補正電圧Ｖadjが最大となるので、このときのＤＣ補正電圧Ｖadjに対応する位相補正信号Ｖtune（図１１（Ｃ）実線囲領域）を読み出してＤ／Ａ変換部８０４に出力する。
【００８９】
以上説明したように、本実施の形態によれば、最大のＤＣ補正電圧Ｖadjを選択することで、復調信号ＳDMのＤＣ電圧Ｖdcが最大となったときの電圧を選択することができる。これにより、図１２（Ａ）〜図１２（Ｃ）に示すように、ＤＣ電圧Ｖdc（ＤＣ補正電圧Ｖadj）が最大のとき局部発振信号ＳLOと注入信号ＳRFとの位相差が最も小さくなるので、局部発振信号ＳLOと注入信号ＳRFの位相同期を高精度に行うことができる。なお、位相補正動作は、上述した制御法に限定されることはない。
【００９０】
＜５．第５の実施の形態＞
第５の実施の形態は、ミキサ４０から差動出力の復調信号ＳDM1，ＳDM2を取り出すことにより局部発振信号ＳLOの位相を調整する点において上記第４の実施の形態と異なっている。なお、上述した第４の実施の形態で説明した復調器３０Ｄと共通する構成要素には同一の符号を付し、詳細な説明は省略する。また、第１および第２のＤＣ補正部５０，６０の構成は、上記第２の実施の形態で説明した第１および第２のＤＣ補正部５０，６０と同様の構成、機能を有するため説明を省略する。
【００９１】
［復調器の構成例］
図１３は、第５の実施の形態に係る復調器３０Ｅのブロック構成例を示している。復調器３０Ｅは、アンテナ３２と前段の増幅器３４と後段の増幅器９０，９２とミキサ４０と局部発振器７０と第１のＤＣ補正部５０と第２のＤＣ補正部６０と位相補正部８０とを備えている。
【００９２】
図１４は、復調器３０Ｅの回路構成の一例を示している。位相補正部８０は、第１のＡ／Ｄ変換部８００と第２のＡ／Ｄ変換部８０１と制御部８０２とＤ／Ａ変換部８０４とから構成されている。第１のＡ／Ｄ変換部８００は、入力側が第１のＤＣ補正部５０のコンパレータ５０２の出力端に接続され、出力側が制御部８０２に接続されている。第２のＡ／Ｄ変換部８０１は、入力側が第２のＤＣ補正部６０のコンパレータ６０２の出力端に接続され、出力側が制御部８０２に接続されている。
【００９３】
［復調器の動作例］
位相補正部８０の制御部８０２には、図示しないクロック制御部からイネーブル信号Ｓenとクロック信号Ｓclkが入力される。位相補正部８０の制御部８０２は、入力されるイネーブル信号Ｓenおよびクロック信号Ｓclkに基づいて、段階的に振幅レベルを可変させた位相補正信号Ｖtuneを生成してＤ／Ａ変換部８０４に出力する（図１１（Ｃ）参照）。
【００９４】
局部発振器７０は、位相補正部８０から入力された位相補正信号Ｖtuneおよび変調器１０側から送信される注入信号ＳRFに基づいて局部発振信号ＳLOを生成してミキサ４０に出力する。ミキサ４０は、局部発振器７０からの局部発振信号ＳLOと、変調器１０側から送信される変調信号ＳRFとを掛け算して復調信号ＳDM1，ＳDM2を生成して差動出力する。復調信号ＳDM1は、負荷抵抗４０８側から取り出されて第１のＤＣ補正部５０に入力される。復調信号ＳDM2は、負荷抵抗４０６側から取り出されて第２のＤＣ補正部６０に入力される。
【００９５】
第１のＤＣ補正部５０は、上述したように、復調信号ＳDM1のＤＣ電圧Ｖdc1が基準電圧Ｖref1となるようなＤＣ補正電圧Ｖadj1を生成し（図１１（Ｅ）参照）、位相補正部８０の第１のＡ／Ｄ変換部８００に入力する。第１のＡ／Ｄ変換部８００は、ＤＣ補正電圧Ｖadj1をデジタル変換して制御部８０２に供給する。
【００９６】
第２のＤＣ補正部６０は、復調信号ＳDM2のＤＣ電圧Ｖdc2が基準電圧Ｖref2となるようなＤＣ補正電圧Ｖadj2を生成して位相補正部８０の第２のＡ／Ｄ変換部８０１に入力する。第２のＡ／Ｄ変換部８０１は、ＤＣ補正電圧Ｖadj2をデジタル変換して制御部８０２に供給する。
【００９７】
制御部８０２は、差動入力されたＤＣ補正電圧Ｖadj1，Ｖadj2間の差分電圧が最大となるときの位相補正信号Ｖtuneを選択してＤ／Ａ変換部８０４に出力する（図１１（Ｃ）参照）。Ｄ／Ａ変換部８０４は、位相補正信号Ｖtuneをアナログに変換して局部発振器７０に入力する。これにより、局部発振器７０から、局部発振信号ＳLOの位相が注入信号ＳRFの位相に同期した局部発振信号ＳLOを生成してミキサ４０に出力することができる。
【００９８】
以上説明したように、本実施の形態によれば、第１および第２のＤＣ補正部５０，６０によりＤＣ補正電圧Ｖadj1，Ｖadj2を差動で検出できるので、ＳＮ比を大きくでき、より安定した位相補正を行うことができる。
【００９９】
＜６．第６の実施の形態＞
第６の実施の形態は、ミキサ４０から差動出力を取り出すことにより局部発振信号ＳLOの位相を調整する点において上記第４の実施の形態と異なっている。なお、上述した第１および第３の実施の形態で説明した復調器３０Ａ，３０Ｃ（ＤＣ補正部５０等）と共通する構成要素には同一の符号を付し、詳細な説明は省略する。
【０１００】
［復調器の構成例］
図１５は、第６の実施の形態に係る復調器３０Ｆのブロック構成例を示している。復調器３０Ｆは、アンテナ３２と前段の増幅器３４と後段の増幅器９０，９２とミキサ４０と局部発振器７０とＤＣ補正部５０と位相補正部８０とを備えている。
【０１０１】
図１６は、復調器３０Ｆの回路の構成例を示している。ＤＣ補正部５０は、第１のローパスフィルタ５００と第２のローパスフィルタ５０１とコンパレータ５０２とトランジスタ５０６，５０７とから構成されている。位相補正部８０は、第１のＡ／Ｄ変換部８００と第２のＡ／Ｄ変換部８０１と制御部８０２とＤ／Ａ変換部８０４とから構成されている。
【０１０２】
［復調器の動作例］
第６の実施の形態では、上記第４の実施の形態で説明した復調器３０Ｄの位相同期動作と同様の動作が行われる。具体的には、位相補正部８０は、クロック信号Ｓclkに基づいて段階的に振幅レベルを可変させた位相補正信号Ｖtuneを局部発振器７０に出力する（図１１（Ｃ）参照）。ＤＣ補正部５０は、局部発振信号ＳLOと位相同期した変調信号ＳRFとの位相差により発生する復調信号ＳDM1，ＳDM2のＤＣ電圧Ｖdc1，Ｖdc2を補正するためのＤＣ補正電圧Ｖadj1，Ｖadj2を生成する（図１１（Ｅ）参照）。
【０１０３】
位相補正部８０の第１のＡ／Ｄ変換部８００は、ＤＣ補正部５０から供給されるＤＣ補正電圧Ｖadj1をアナログ信号に変換して制御部８０２に供給する。第２のＡ／Ｄ変換部８０１は、ＤＣ補正部５０から供給されるＤＣ補正電圧Ｖadj2をアナログ信号に変換して制御部８０２に供給する。
【０１０４】
制御部８０２は、ＤＣ補正電圧Ｖadj1とＤＣ補正電圧Ｖadj2との差分電圧が最大となるＤＣ補正電圧Ｖadj1およびＤＣ補正電圧Ｖadj2を選択する（図１１（Ｅ）参照）。そして、選択したＤＣ補正電圧Ｖadj1，Ｖadj2に対応した位相補正信号Ｖtuneを記憶部から読み出してＤ／Ａ変換部８０４に出力する（図１１（Ｃ）参照）。
【０１０５】
また、ミキサ４０から出力されたＤＣ電圧Ｖdc1等が補正された復調信号ＳDM1は、増幅器９０により増幅されて出力される。同様に、ＤＣ電圧Ｖdc2が補正された復調信号ＳDM2は、増幅器９２により増幅されて出力される。
【０１０６】
以上説明したように、本実施の形態によれば、位相補正部８０では、ＤＣ補正電圧Ｖadj1，Ｖadj2を差動で検出するので、ＤＣ補正電圧のＳＮ比を大きくすることができる。これにより、安定した位相補正を行うことができる。
【０１０７】
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。例えば、上述した第１〜第６の実施の形態では、トランジスタとしてＭＯＳＦＥＴを用いていたが、これに限定されることはなく、バイポーラ型のトランジスタを用いても良い。
【符号の説明】
【０１０８】
１００・・・通信装置、１０・・・変調器、３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ，３０Ｆ，２００・・・復調器、４０・・・ミキサ、５０・・・ＤＣ補正部、６０・・・局部発振器、７０・・・局部発振器、８０・・・位相補正部
【図１】
2010278896.tif 000003
【図２】
2010278896.tif 000004
【図３】
2010278896.tif 000005
【図４】
2010278896.tif 000006
【図５】
2010278896.tif 000007
【図６】
2010278896.tif 000008
【図７】
2010278896.tif 000009
【図８】
2010278896.tif 000010
【図９】
2010278896.tif 000011
【図１０】
2010278896.tif 000012
【図１１】
2010278896.tif 000013
【図１２】
2010278896.tif 000014
【図１３】
2010278896.tif 000015
【図１４】
2010278896.tif 000016
【図１５】
2010278896.tif 000017
【図１６】
2010278896.tif 000018
【図１７】
2010278896.tif 000019
【図１８】
2010278896.tif 000020
【図１９】
2010278896.tif 000021