(57)【要約】      （修正有）【課題】液晶装置の画像表示領域のうち非開口領域が占める割合を増大させることなく、画素スイッチング用素子等の半導体素子における光リーク電流を低減する。【解決手段】凸部４２ａは、ＴＦＴアレイ基板１０上において、半導体層１ａを覆うように島状に形成されている。遮光膜２５は、凸部４２ａの上面及び側面の夫々に延びている。遮光膜２５は、凸部４２ａ及びその周辺までに延びるように大きいサイズの遮光膜が形成された後、凸部４２ａの上面及び側面に遮光膜２５が残るように当該大きなサイズの遮光膜をパターニングすることによって形成されてもよいし、ＣＶＤ法等の成膜を用いて凸部４２ａの上面及び側面に成膜されていてもよい。半導体層１ａが、３次元的に見てその上側及び側面側の夫々から遮光膜２５によって覆われている。【選択図】図５
2010123909.tif 000002
【特許請求の範囲】
【請求項１】
基板上の表示領域に形成された半導体層と、
前記半導体層を覆うように島状に形成された凸部と、
前記凸部の上面及び側面の夫々に延びる遮光膜と
を備えたことを特徴とする電気光学装置。
【請求項２】
前記半導体層の上面から前記遮光膜までの距離は、前記半導体層の縁から前記側面までの距離より大きいこと
を特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記半導体層は、前記表示領域を構成する複数の画素部の夫々をスイッチング制御するスイッチング用素子である薄膜トランジスタの一部を構成しており、前記薄膜トランジスタは、前記表示領域における開口領域を相互に隔てる非開口領域に形成されていること
を特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
基板上の表示領域に半導体層を形成する第１工程と、
前記半導体層を覆うように島状に凸部を形成する第２工程と、
前記凸部の上面及び側面の夫々に延びる遮光膜を形成する第３工程と
を備えたことを特徴とする電気光学装置の製造方法。
【請求項５】
前記第２工程は、前記半導体層上に層間膜を形成する第４工程と、前記層間膜を部分的に除去することによって、前記凸部を形成する第５工程と
を備えたことを特徴とする請求項４に記載の電気光学装置の製造方法。
【請求項６】
前記第５工程において、前記半導体層の上面から前記遮光膜までの距離が、前記半導体層の縁から前記側面までの距離より大きくなるように、前記層間膜を部分的に除去すること
を特徴とする請求項５に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、液晶装置等の電気光学装置、及びその製造方法の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置では、画素スイッチング用素子として各画素部に設けられたＴＦＴを遮光する遮光膜が当該素子の上層側及び下層側に設けられる場合が多い（特許文献１参照。）。遮光膜は、ＴＦＴ等の半導体素子が形成される基板上において実質的に光が透過可能な開口領域を隔て、且つ光を透過させない非開口領域に設けられており、画素スイッチング用素子に発生する光リーク電流を低減する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−１６４８７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、遮光膜によってＴＦＴを遮光することを目的として当該遮光膜のサイズを大きくした場合、画像を表示する表示領域のうち非開口領域が占める割合が大きくなってしまい、液晶装置が画像を表示する表示性能を低下させてしまう問題点が生じる。
【０００５】
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、表示領域のうち非開口領域が占める割合を増大させることなく、より好ましく非開口領域が占める割合を低減しつつ、画素スイッチング用素子等の半導体素子における光リーク電流を低減可能な電気光学装置、及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明に係る電気光学装置は上記課題を解決するために、基板上の表示領域に形成された半導体層と、前記半導体層を覆うように島状に形成された凸部と、前記凸部の上面及び側面の夫々に延びる遮光膜とを備える。
【０００７】
本発明に係る電気光学装置によれば、例えば、基板上に形成されたポリシリコン膜等の半導体膜を所定の形状にパターニングすることによって形成されている。このような半導体層は、例えば、基板上の表示領域に形成されるべき画素スイッチング用ＴＦＴのチャネル領域、ソース領域及びドレイン領域が形成されるべき半導体部分である。
【０００８】
凸部は、前記半導体層を覆うように島状に形成されている。凸部は、例えば、半導体層上に形成された絶縁膜等の層間膜をエッチング等のパターニング法を用いて部分的に除去することによって形成されている。
【０００９】
遮光膜は、前記凸部の上面及び側面の夫々に延びている。遮光膜は、例えば、凸部及びその周辺までに延びるように大きいサイズの遮光膜が形成された後、凸部の上面及び側面に遮光膜が残るように当該大きなサイズの遮光膜をパターニングすることによって形成されてもよいし、ＣＶＤ法等の成膜を用いて凸部の上面及び側面に成膜されていてもよい。
【００１０】
したがって、本発明に係る電気光学装置によれば、半導体層が、３次元的に見てその上側及び側面側の夫々から遮光膜によって覆われている。よって、本発明に係る電気光学装置によれば、基板上から半導体層の上面及び側面の夫々の側から当該半導体層に照射される光を遮光膜によって確実に遮光できる。加えて、本発明に係る電気光学装置によれば、遮光膜を基板の基板面に沿って平坦に形成する場合に比べて、平面的に見た遮光膜の面積を減らしつつ、遮光性を高めることができる。より具体的には、例えば、表示領域を構成する複数の画素領域のうち相互に隣り合う画素領域の夫々の開口領域を隔てる非開口領域の幅は、遮光膜のサイズに対応しているため、遮光性を高めつつ、当該遮光膜の平面的な面積、即ちサイズを小さくできることによって、画素領域における開口率を高めることが可能である。
【００１１】
よって、本発明に係る電気光学装置によれば、遮光膜によって狭められる開口領域を極力狭めないようにすることができ、電気光学装置の表示性能を向上させることが可能であると共に、半導体層に対する遮光性を高めることによって光リーク電流を低減できる。
【００１２】
本発明に係る電気光学装置の一の態様では、前記半導体層の上面から前記遮光膜までの距離は、前記半導体層の縁から前記側面までの距離より大きくてもよい。
【００１３】
この態様によれば、効率良く半導体層を遮光できるように、凸部の上面及び側面に遮光膜を形成できる。
【００１４】
本発明に係る電気光学装置の他の態様では、前記半導体層は、前記表示領域を構成する複数の画素部の夫々をスイッチング制御するスイッチング用素子である薄膜トランジスタの一部を構成しており、前記薄膜トランジスタは、前記表示領域における開口領域を相互に隔てる非開口領域に形成されていてもよい。
【００１５】
この態様によれば、表示領域のうち開口領域が占める割合、即ち開口率を高めることができ、当該電気光学装置の表示性能を高めることが可能である。
【００１６】
本発明に係る電気光学装置の製造方法は上記課題を解決するために、基板上の表示領域に半導体層を形成する第１工程と、前記半導体層を覆うように島状に凸部を形成する第２工程と、前記凸部の上面及び側面の夫々に延びる遮光膜を形成する第３工程とを備えている。
【００１７】
本発明に係る電気光学装置の製造方法によれば、上述の電気光学装置と同様に、遮光膜によって狭められる開口領域を極力狭めないようにすることができ、当該電気光学装置の表示性能を向上させることが可能であると共に、半導体層に対する遮光性を高めることによって光リーク電流を低減できる電気光学装置を製造可能である。
【００１８】
本発明に係る電気光学装置の製造方法の一の態様では、前記第２工程は、前記半導体層上に層間膜を形成する第４工程と、前記層間膜を部分的に除去することによって、前記凸部を形成する第５工程とを備えていてもよい。
【００１９】
この態様によれば、簡便に凸部を形成可能である。
【００２０】
この態様では、前記第５工程において、前記半導体層の上面から前記遮光膜までの距離が、前記半導体層の縁から前記側面までの距離より大きくなるように、前記層間膜を部分的に除去してもよい。
【００２１】
この態様によれば、後に施される第３工程において、半導体層を覆うような遮光膜を簡便に形成できるように凸部を形成しておくことが可能である。
【００２２】
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。
【図面の簡単な説明】
【００２３】
【図１】本実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＩＩ−ＩＩ´断面図である。
【図３】本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素部における各種素子、配線等の等価回路である。
【図４】本実施形態に係る液晶装置の画素部の平面図である。
【図５】図４のＶ−Ｖ´断面図である。
【図６】本実施形態に係る液晶装置の製造方法の主要な工程を順に示した工程平面図（その１）である。
【図７】本実施形態に係る液晶装置の製造方法の主要な工程を順に示した工程平面図（その２）である。
【発明を実施するための形態】
【００２４】
以下、図面を参照しながら、本発明に係る電気光学装置、及びその製造方法を説明する。以下では、本発明に係る電気光学装置の一実施形態として、液晶装置を挙げる。
【００２５】
＜１：液晶装置＞
＜１−１：液晶装置の全体構成＞
先ず、図１及び図２を参照しながら、本実施形態に係る液晶装置１の全体構成を説明する。図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置１の平面図であり、図２は、図１のＩＩ−ＩＩ´断面図である。
【００２６】
図１及び図２において、液晶装置１では、本発明の「基板」の一例であるＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素部７２（図３参照。）が設けられる表示領域たる画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００２７】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
【００２８】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。尚、画像表示領域１０ａの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、ＴＦＴアレイ基板１０の中心から見て、この額縁遮光膜５３より以遠が周辺領域として規定されている。
【００２９】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００３０】
対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００３１】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜１６（図５参照。）が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３２】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００３３】
＜１−２：液晶装置の電気的な構成＞
次に、図３を参照しながら、液晶装置１の電気的な構成を説明する。図３は、液晶装置１の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素部における各種素子、配線等の等価回路である。
【００３４】
図３において、液晶装置１の画像表示領域１０ａを構成するマトリクス状に配列された複数の画素領域の夫々には、画素電極９ａ、及び、ＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置１の動作時にＩＴＯ等の透明導電膜で構成された画素電極９ａをスイッチング制御する画素スイッチング用素子である。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００３５】
ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、液晶装置１は、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、・・・、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００３６】
液晶層５０に含まれる液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置１からは画像信号に応じたコントラストをもつ光が出射される。蓄積容量７０は、画像信号がリークすることを防ぐために、一方の容量電極が固定電位線３００に電気的に接続されていると共に、他方の容量電極が画素電極９ａに電気的に接続されている。このような蓄積容量７０は、画素電極９ａと対向電極との間に形成される液晶容量と並列に付加されている。
【００３７】
＜１−３：画素部の具体的な構成＞
図４及び図５を参照しながら、画素部７２の具体的な構成を説明する。図４は、画像表示領域１０ａの一部の構成を示した平面図である。図５は、図４のＶ−Ｖ´断面図である。尚、図４には、遮光膜２５の上層側と、半導体層１ａの下層側との夫々の側に設けられた液晶装置１の構成要素の図示を説明の便宜上省略したうえで、相互に隣り合う４つの画素部を示している。
【００３８】
図４に示すように、液晶装置１のＴＦＴアレイ基板１０上には、Ｘ方向及びＹ方向の夫々に沿ってマトリクス状に複数の透明な画素電極９ａ（点線部９ａ´により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線（不図示）及び走査線３ａが設けられている。ＴＦＴアレイ基板１０上の画像表示領域１０ａのうち縦横に延びるデータ線及び走査線３ａ等の不透明な配線、並びに、本発明の「遮光膜」の一例である遮光膜２５が形成された領域は、画像表示領域１０ａのうち実質的に光が透過しない非開口領域である。また、画素領域のうち画像表示に寄与する光が透過可能な領域が開口領域である。画素スイッチング用のＴＦＴ３０は、走査線３ａと、遮光膜２５に重なるデータ線とが相互に交差する領域の夫々に設けられている。
【００３９】
走査線３ａのうち、半導体層１ａの一部であり、且つ図４中右上がりの斜線領域で示したチャネル領域１ｃに対向するように重なる部分が、ＴＦＴ３０のゲート電極３ａ２である。ゲート電極３ａ２は、金属膜等の導電膜をパターニングすることによって形成されている。
【００４０】
ＴＦＴ３０は、チャネル長方向であるＹ方向に沿って延びる半導体層１ａを備えている。半導体層１ａが、本発明の「半導体層」の一例である。ＴＦＴ３０は、ゲート電極３ａ２と、走査線３ａからの電界によりチャネルが形成される半導体層１ａ中のチャネル領域１ｃと、チャネル領域１ｃの両側に設けられたソース領域１ｓ及びドレイン領域１ｄと、コンタクト部１ｆ及び１ｇとを備えている。尚、ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有していてもよい。ＬＤＤ構造を有するＴＦ３０によれば、ＴＦＴ３０トランジスタの高速動作が可能となり、液晶装置１の表示性能を高めることが可能である。ＴＦＴ３０は、コンタクト部１ｆに電気的に接続されたコンタクトホール８１を介してデータ線に電気的に接続されていると共に、コンタクト部１ｇに電気的に接続されたコンタクトホール８３を介して画素電極９ａに電気的に接続されている。したがって、ＴＦＴ３０によれば、ＴＦＴ３０による画素部のスイッチング制御によって画素電極９ａへの画像信号の供給を確実に行うことが可能であり、画像信号に応じた高品位の画像を表示可能である。
【００４１】
図５に示すように、液晶装置１は、遮光膜１１、層間膜４１、半導体層１ａ、本発明の「凸部」の一例である凸部４２ａを含む層間膜４２、本発明の「遮光膜」の一例である遮光膜２５、及び、層間膜４３を備えている。
【００４２】
遮光膜１１は、ＴＦＴアレイ基板１０から図中上方に突出するように形成されている。遮光膜１１は、半導体層１ａの下側から半導体層１ａに照射される光を遮光する。したがって、遮光膜１１によれば、液晶装置１の動作時において、半導体層１ａに発生する可能性がある光リーク電流を低減できる。層間膜４１は、遮光膜１１上に形成された絶縁膜である。
【００４３】
半導体層１ａは、層間膜４１上に形成されたポリシリコン膜等の半導体膜を所定の形状にパターニングすることによって形成されている。
【００４４】
凸部４２ａは、ＴＦＴアレイ基板１０上において、半導体層１ａを覆うように島状に形成されている。凸部４２ａは、半導体層１ａ上に形成された絶縁膜である層間膜４２をエッチング等のパターニング法を用いて部分的に除去することによって形成されている。
【００４５】
遮光膜２５は、凸部４２ａの上面及び側面の夫々に延びている。遮光膜２５は、凸部４２ａ及びその周辺まで延びるように大きいサイズの遮光膜が形成された後、凸部４２ａの上面及び側面に遮光膜２５が残るように当該大きなサイズの遮光膜をパターニングすることによって形成されてもよいし、ＣＶＤ法等の成膜を用いて凸部４２ａの上面及び側面に成膜されていてもよい。層間膜４３は、遮光膜２５上に形成されており、その上に画素電極９ａ及び配向膜１６が順次形成されている。
【００４６】
したがって、本実施形態に係る液晶装置１によれば、半導体層１ａが、３次元的に見てその上側及び側面側の夫々から遮光膜２５によって覆われている。よって、本実施形態に係る液晶装置１によれば、液晶装置１の動作時において、ＴＦＴアレイ基板１０上から半導体層１ａの上面及び側面の夫々の側から当該半導体層１ａに照射される光を遮光膜２５によって確実に遮光できる。加えて、液晶装置１によれば、遮光膜２５をＴＦＴアレイ基板１０の基板面に沿って平坦に形成する場合に比べて、平面的に見た遮光膜２５の面積を減らしつつ、遮光性を高めることができる。より具体的には、画像表示領域１０ａを構成する複数の画素領域のうち相互に隣り合う画素領域の夫々の開口領域を隔てる非開口領域の幅Ｗ２（図４及び図５参照。）は、遮光膜２５のサイズに対応しているため、遮光性を高めつつ、当該遮光膜２５の平面的な面積、即ちサイズを小さくできることによって、画素領域における開口率を高めることが可能である。
【００４７】
よって、本実施形態に係る液晶装置１によれば、遮光膜によって狭められる開口領域を極力狭めないようにすることができ、液晶装置１の表示性能を向上させることが可能であると共に、半導体層１ａに対する遮光性を高めることによって光リーク電流を低減できる。
【００４８】
また、図５に示すように、特に、液晶装置１では、半導体層１ａの上面から遮光膜２５までの距離Ｔ１は、半導体層１ａの縁から凸部４２ａの側面までの距離Ｗ１より大きいため、液晶装置１の製造時において、半導体層１ａを覆うように凸部４２ａの上面及び側面に遮光膜２５を簡便に形成することが可能である。
【００４９】
＜２：液晶装置の製造方法＞
次に、図６及び図７を参照しながら、液晶装置１を製造するための液晶装置の製造方法を説明する。図６及び図７は、本実施形態に係る液晶装置の製造方法の主要な工程を順に示した工程断面図である。
【００５０】
図６（ａ）に示すように、ＴＦＴアレイ基板１０上の画像表示領域１０ａとなるべき領域に遮光膜１１及び層間膜４１を形成した後、その上に半導体層１ａを形成する。
【００５１】
次に、図６（ｂ）に示すように、半導体層１ａ上に層間膜４２を形成する。次に、図７（ｃ）に示すように、層間膜４２を部分的に除去することによって、半導体層１ａを覆うように島状に凸部４２ａを形成する。より具体的には、フォトリソグラフィ技術或いはエッチング法等の汎用のパターニング法を用いて層間膜４２を部分的に除去し、凸部４２ａを形成する。この際、半導体層１ａの上面から遮光膜２５までの距離Ｔ１が、半導体層１ａの縁から凸部４２ａの側面までの距離Ｗ１より大きくなるように、層間膜４２を部分的に除去する。このように層間膜４２を部分的に除去することによって、後の工程で凸部４２ａの上面及び側面の夫々に遮光膜２５を形成する際に、半導体層１ａを覆うような遮光膜２５を簡便に形成できる。
【００５２】
次に、図７（ｄ）に示すように、ＣＶＤ法或いはスパッタリング法等の汎用の成膜法を用いて、凸部４２ａの上面及び側面の夫々に延びる遮光膜２５を形成する。その後、遮光膜２５の上層側に設けられる液晶装置１の構成要素を順次形成することによって、液晶装置１が製造される。
【００５３】
このような液晶装置の製造方法によれば、遮光膜２５によって狭められる開口領域を極力狭めないように遮光膜２５を形成でき、表示性能が高められた液晶装置１を製造可能である。加えて、半導体層１ａに対する遮光性を高めることによって光リーク電流が低減された液晶装置１を製造可能である。
【符号の説明】
【００５４】
１・・・液晶装置、１ｃ・・・チャネル領域、１ｓ・・・ソース領域、１ｄ・・・ドレイン領域、１ｆ，１ｇ・・・コンタクト部、３ａ２・・・ゲート電極、１０・・・ＴＦＴアレイ基板、２０・・・対向基板、１１，２５・・・遮光膜、３０・・・ＴＦＴ、４１，４３・・・層間膜、４２ａ・・・凸部
【図１】
2010123909.tif 000003
【図２】
2010123909.tif 000004
【図３】
2010123909.tif 000005
【図４】
2010123909.tif 000006
【図５】
2010123909.tif 000007
【図６】
2010123909.tif 000008
【図７】
2010123909.tif 000009