(57)【要約】【課題】圧電素子を用いずに印加された圧力を記憶することができる記憶素子及び記憶装置を提供する。【解決手段】複数の記憶素子が縦横に並べて配置されている。各記憶素子には、抵抗変化素子を備えた抵抗変化部１、及び印加された圧力に応じて流れる電流が変化する電流変化部２が設けられている。電流変化部２には、定電圧が供給される。抵抗変化部１と電流変化部２との間にはビット線ＢＬが接続され、抵抗変化部１の他端にはトランジスタ３のソース・ドレインの一方が接続されている。トランジスタ３の他方のソース・ドレインは信号線ＳＬに接続され、トランジスタ３のゲートはワード線ＷＬに接続されている。【選択図】図１
2010027698.tif 000002
【特許請求の範囲】
【請求項１】
抵抗変化素子と、
前記抵抗変化素子に接続され、外部からの圧力の大きさに応じて前記抵抗変化素子に流れる電流の制限値を変化させる電流変化手段と、
を有することを特徴とする記憶素子。
【請求項２】
前記電流変化手段は、前記抵抗変化素子が高抵抗状態から低抵抗状態に遷移する際の電流の制限値を変化させることを特徴とする請求項１に記載の記憶素子。
【請求項３】
前記抵抗変化素子及び前記電流変化手段の直列体に電圧を印加する電圧印加手段を有することを特徴とする請求項１又は２に記載の記憶素子。
【請求項４】
前記電流変化手段は、
前記抵抗変化素子に接続された第１の電極と、
前記第１の電極と対向する可撓性の第２の電極と、
を有することを特徴とする請求項１乃至３のいずれか１項に記載の記憶素子。
【請求項５】
縦横に並べて配置された、請求項１乃至４のいずれか１項に記載の記憶素子を複数有することを特徴とする記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印加された圧力を記憶する記憶素子及び記憶装置に関する。
【背景技術】
【０００２】
近年、ペンタブレットとよばれる機能を備えた情報端末機器が利用されている。ペンタブレットでは、パネルの表面にペンで圧力が印加されると、その軌跡が表示される。従って、文字及び絵等の描画が可能である。そして、ペンタブレットには、圧力の強弱を識別し、濃淡を表現するものも存在する。このようなペンタブレットとしては、ペンに圧力計が内蔵されているものと、タッチパネル等のパネルに圧力計が内蔵されているものとがある。
【０００３】
しかしながら、ペンに圧力計が内蔵されたものでは、ペンがなければいかなる描画も行うことができず、ユーザが繊細な圧力制御を行わなければ精密な描画を行うことができず、精密な描画可能な対象が限られてしまう。例えば、凹凸がある物体の表面を描画しようとする場合、パネルに圧力計が内蔵されているものであれば、パネルに当該物体を押しつけるだけで精密な描画が行われるが、ペンに圧力計が内蔵されたものでは、このような簡単な方法で描画を行うことができない。
【０００４】
一方、パネルに圧力計が内蔵されているものでは、その製造過程において、半導体ストレインゲージ等の複雑な構造の圧電素子をパネルに敷き詰める必要がある。このため、圧電素子自体の形成、及びその後の膜の形成が困難である。また、圧電素子を微細化すると、得られる検出信号が微弱になってしまう。この結果、圧力の強弱の検出のために、出力電圧を増幅する増幅回路が不可欠である。
【０００５】
更に、圧力計の位置がペン又はパネルのどちらであっても、検出結果を後に使用するためには、メモリ等の記憶素子が不可欠である。
【０００６】
【特許文献１】特開昭５８−０８６６３０号公報
【特許文献２】特開２００４−１３９４１１号公報
【特許文献３】特開平０７−３１９６０３号公報
【特許文献４】特開昭６１−１０７４１９号公報
【特許文献５】特開２００２−１４９３４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、圧電素子を用いずに印加された圧力を記憶することができる記憶素子及び記憶装置を提供することにある。
【課題を解決するための手段】
【０００８】
本願発明者は、上記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【０００９】
記憶素子には、抵抗変化素子と、前記抵抗変化素子に接続され、外部からの圧力の大きさに応じて前記抵抗変化素子に流れる電流の制限値を変化させる電流変化手段と、が設けられている。また、記憶装置には、上記の記憶素子が複数縦横に並べて配置されている。
【発明の効果】
【００１０】
上記の記憶素子等によれば、電流変化手段により変化させられた電流の制限値に応じて抵抗変化素子の抵抗値が設定されるため、圧電素子を用いずに、圧力を記憶することができる。
【発明を実施するための最良の形態】
【００１１】
以下、実施形態について添付の図面を参照しながら詳述する。
【００１２】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る記憶装置の構造を示す回路図である。
【００１３】
この記憶装置には、図１に示すように、縦横に並べて配置された複数の記憶素子が設けられている。各記憶素子には、抵抗変化素子を備えた抵抗変化部１、及び印加された圧力に応じて流れる電流が変化する電流変化部２が設けられている。電流変化部２には、電圧印加部（図示せず）から定電圧が供給される。
【００１４】
抵抗変化部１と電流変化部２との間にはビット線ＢＬが接続され、抵抗変化部１の他端にはトランジスタ３のソース・ドレインの一方が接続されている。トランジスタ３の他方のソース・ドレインは信号線ＳＬに接続され、トランジスタ３のゲートはワード線ＷＬに接続されている。例えば、信号線ＳＬ及びビット線ＢＬは、縦方向に並ぶ複数の記憶素子の間で共有され、ワード線ＷＬは、横方向に並ぶ複数の記憶素子の間で共有されている。
【００１５】
ここで、記憶素子の構成について説明する。図２は、記憶素子の構成を示す図であり、（ａ）はレイアウト図、（ｂ）は（ａ）中のＩ−Ｉ線に沿った断面図である。なお、（ａ）のレイアウト図では、一部の構成要素を省略してある。
【００１６】
図２に示すように、ガラス基板１１上に薄膜トランジスタが設けられている。即ち、ガラス基板１１上に、ゲート電極１２、ゲート絶縁膜１３、及びチャネル１４が形成され、更に、チャネル１４を挟んでソース・ドレイン電極１５ａ及び１５ｂが形成されている。この薄膜トランジスタが図１中のトランジスタ３に相当する。
【００１７】
また、ソース・ドレイン電極１５ｂ上に抵抗変化素子１６が形成されている。抵抗変化素子１６は、例えば、ＮｉＯx及びＴｉＯx等の単一の遷移金属の酸化物（ＴＭＯ：Transition Metal Oxide）を有する膜から構成されている。この抵抗変化素子１６が図１中の抵抗変化部１に相当する。
【００１８】
また、薄膜トランジスタ及び抵抗変化素子１６を覆う層間絶縁膜１７が形成されており、この層間絶縁膜１７内にソース・ドレイン電極１５ａに接続されたプラグ２０が形成され、層間絶縁膜１７上にプラグ２０に接続された信号線ＳＬが形成されている。また、層間絶縁膜１７上に信号線ＳＬを覆う層間絶縁膜１８が形成され、層間絶縁膜１８及び１７に抵抗変化素子に接続されたプラグ２１が形成されている。なお、層間絶縁膜１７上にパッドが形成されて、このパッドを介してプラグ２１が層間絶縁膜１８及び１７間で分割されていてもよい。また、層間絶縁膜１８上にプラグ２１に接続されたビット線ＢＬが形成されている。また、層間絶縁膜１８上にビット線ＢＬを覆う層間絶縁膜１９が形成されている。層間絶縁膜１７〜１９は、例えばシリコン酸化膜である。
【００１９】
そして、層間絶縁膜１９上に、酸化インジウムスズ（ＩＴＯ）等からなる透明電極２３（下部電極膜）が選択的に形成されている。透明電極２３は１個の記憶素子につき１個設けられている。
【００２０】
また、層間絶縁膜１９及び透明電極２３上に、複数のスペーサ４１が形成され、その上に、片面に可撓性の透明電極３２（上部電極膜）が形成された可撓性の透明基板３１が透明電極３２をスペーサ４１に接触させながら配置されている。例えば、透明基板３１はポリエチレンテレフタレート（ＰＥＴ）からなり、スペーサ４１はシリコーンゴム又はＥＰＤ（エチレン・プロピレン・ジエン三元共重合体）ゴム等の絶縁体からなる。また、透明電極３２には、定電圧Ｖが供給される。透明電極２３及び３２のが組み合わせが図１中の電流変化部２に相当する。なお、スペーサ４１は、薄膜トランジスタ及びビット線ＢＬの保護のために、これらの近傍に設けられていることが好ましい。また、透明電極３２の外周部が層間絶縁膜１９の外周部にシール部材等（図示せず）を介して固定されている。スペーサ４１は、例えば、原料の塗布を行った後に、フォトリソグラフィ技術を用いたパターニングを行うことにより形成することができる。
【００２１】
ここで、抵抗変化素子１６を構成する物質の性質について説明する。抵抗変化素子１６は、外部からの電気的な刺激に応じて抵抗値が変化する物質からなる。このような物質は、その電気的特性に応じて大きく二つに分類することができる。一方は双極性材料とよばれることがあり、他方は単極性材料とよばれることがある。
【００２２】
双極性材料としては、Ｃｒ等の不純物が微量にドープされたＳｒＴｉＯ3及びＳｒＺｒＯ3が挙げられる。超巨大磁気抵抗（ＣＭＲ）を示すＰｒ(1-x)ＣａxＭｎＯ3及びＬａ(1-x)ＣａxＭｎＯ3等も双極性材料である。双極性材料からなる薄膜又はバルク材料に、ある閾値以上の電圧を印加すると、抵抗の変化が生じる。但し、変化の前後で抵抗は安定に保たれる。抵抗の変化が生じた後に、逆極性の他の閾値以上の電圧を印加すると、双極性材料の抵抗は元の抵抗と同程度に戻る。このように、双極性材料では、抵抗の変化に互いに極性が異なる電圧の印加が必要である。
【００２３】
例えば、０．２％のＣｒがドープされたＳｒＺｒＯ3が双極性材料として知られている。負の電圧を印加していくと、−０．５Ｖ付近で電流の絶対値が急増する。つまり、ＳｒＺｒＯ3の抵抗が高抵抗から低抵抗に急激に変化する。このような高抵抗から低抵抗への切り替わり現象及びその過程はセット（ｓｅｔ）とよばれることがある。次に、電圧を正の方向へ掃印していくと、＋０．５Ｖ付近で電流の値が急減する。つまり、ＳｒＺｒＯ3の抵抗が低抵抗から高抵抗に急激に戻る。このような低抵抗から高抵抗への切り替わり現象及びその過程はリセット（ｒｅｓｅｔ）とよばれることがある。また、各抵抗は、±０．５Ｖの範囲内では安定であり、電圧が印加されていなくても保持される。従って、高抵抗の状態及び低抵抗の状態を、夫々「０」及び「１」に対応させることにより、双極性材料をメモリに使用することが可能となる。なお、抵抗が変化する閾値電圧は、材料及び結晶性等に依存する。また、直流電圧だけでなく、パルス電圧を印加することよって抵抗を変化させることも可能である。
【００２４】
単極性材料としては、ＮｉＯx及びＴｉＯx等の単一の遷移金属の酸化物（ＴＭＯ）が挙げられる。単極性材料では、抵抗の変化が印加電圧の極性によらずに生じると共に、低抵抗から高抵抗への変化（リセット）が生じる電圧の絶対値が、高抵抗から低抵抗への変化（ｓセット）が生じる電圧の絶対値よりも小さい。また、双極性材料と同様に、変化の前後で抵抗は安定に保たれる。また、抵抗の変化は可逆的である。従って、電圧の極性を変えることなく抵抗の大きさを切り替えることが可能である。このように、単極性材料では、抵抗の変化に互いに単一の極性の電圧の印加が必要である。なお、パルス電圧が印加された場合、パルス幅が固定されている場合に上述のような挙動が確認される。
【００２５】
図３は、単極性材料であるＴｉＯxの薄膜の電流−電圧特性を示すグラフである。抵抗が高い状態の薄膜に電圧を印加していくと（１）、ある電圧（１．５Ｖ程度）で抵抗が急激に低くなり、電流が急増する（２）。その後、電流制限（制限値：２０ｍＡ）をかけながら電圧を下げていくと（３）、抵抗が低い状態のまま電流がゼロに戻る（４）。このような処理により、薄膜の抵抗が高抵抗から低抵抗に変化する。つまり、セット過程が発現する。そして、この抵抗が低い状態は、電圧が印加されていなくても保持される。なお、電流制限をかけているのは、電流制限をかけなれければ、薄膜に大電流が流れて破壊されてしまうためである。
【００２６】
一方、抵抗が低い状態の薄膜に電圧を印加していくと（５）、ある電圧（１．２Ｖ程度）で抵抗が急激に高くなり、電流が急減する（６）。その後、電圧を下げていくと（７）、抵抗が高い状態のまま電流が０に戻る。このような処理により、薄膜の抵抗が低抵抗から高抵抗に変化する。つまり、リセット過程が発現する。そして、この抵抗が高い状態は、電圧が印加されていなくても保持される。
【００２７】
従って、高抵抗の状態及び低抵抗の状態を、夫々「０」及び「１」に対応させることにより、単極性材料をメモリに使用することも可能となる。つまり、図３に示す例では、０．２Ｖ程度の電圧を印加したときの電流値から、単極性材料の抵抗を識別することができ、この抵抗から「０」又は「１」のどちらが記憶されているか識別することができる。
【００２８】
更に、このような材料には、電流制限の大小に応じて低抵抗状態における抵抗値が相違するという性質もある。即ち、セットの際に大きな電流が流れるほど、低抵抗状態における抵抗値が低くなるという性質がある。図４は、ＴｉＯxの薄膜の電流−電圧特性の電流制限依存性を示すグラフである。図４中の実線は制限値を２０ｍＡとした場合の特性を示し、二点鎖線は制限値を１５ｍＡとした場合の特性を示し、破線は制限値を１０ｍＡとした場合の特性を示す。図４に示すように、制限値を高くするほど、つまり、セットの際に流れる電流を大きくするほど、低抵抗状態における抵抗値が低くなる。
【００２９】
従って、セットの際の電流制限の制限値を可変とすれば、低抵抗状態における抵抗値を可変とすることができる。そして、記憶装置に印加された圧力と制限値とが対応付けられている場合には、低抵抗状態における抵抗値を検出することにより、印加された圧力を認識することが可能となる。
【００３０】
次に、上述のように構成された記憶装置の動作について説明する。
【００３１】
先ず、記憶時の動作について説明する。記憶時には、各記憶素子の抵抗変化部１の抵抗変化素子１６をリセットし、高抵抗状態としておく。次いで、信号線ＳＬを接地し、透明電極３２に定電圧Ｖを印加する。また、ワード線ＷＬには薄膜トランジスタをオンにする電圧を印加し、ビット線ＢＬは開放状態にする。
【００３２】
このような状態で、記憶素子に圧力が印加されていなければ、図５（ａ）に示すように、透明電極３２と透明電極２３との間が導通していないため、抵抗変化部１には電圧がかからない。このため、抵抗変化部１の抵抗値は変化せず、高抵抗状態のままである。
【００３３】
その後、ペン５１等により記憶素子に圧力が印加されると、図５（ｂ）及び（ｃ）に示すように、透明電極３２と透明電極２３との間が導通し、電流変化部２に電流が流れるようになる。そして、この電流の大きさは、印加された圧力の大きさを反映させたものとなる。即ち、図５（ｂ）に示すように、弱い圧力が印加された場合には、透明電極３２と透明電極２３との接触面積が小さいため、電流変化部２の抵抗が高く、電流値は小さなものとなる。一方、図５（ｃ）に示すように、強い圧力が印加された場合には、透明電極３２と透明電極２３との接触面積が大きいため、電流変化部２の抵抗が低く、電流値は大きなものとなる。また、電流変化部２が抵抗変化部１に直列に接続されているため、電流変化部２を流れる電流の大きさは、抵抗変化部１の電流制限の電流値となる。従って、抵抗変化部１において、印加された圧力の大きさに応じた電流制限がかかったセットが行われ、抵抗変化部１の状態が、電流制限に応じた抵抗値の低抵抗状態に遷移する。この遷移は、所定値以上の圧力が印加された記憶素子の全てにおいて生じる。
【００３４】
このようにして、印加された圧力に応じた抵抗値が抵抗変化部１に設定される。そして、この抵抗値は、後にリセットの電圧が印加されない限り保持される。つまり、抵抗変化部１は不揮発性のメモリセルとして機能する。
【００３５】
次に、読み出し時の動作について説明する。読み出し時には、透明電極３２への定電圧Ｖの印加を停止し、ビット線ＢＬに所定の電圧を印加する。そして、ワード線ＷＬを順次走査する。即ち、ワード線ＷＬに、トランジスタ３をオンにする電圧を順に印加する。この結果、トランジスタ３がオンになった記憶素子において、抵抗変化部１にその抵抗値に応じた電流が流れ、電流検出回路（図示せず）等によりビット線ＢＬを介してこの電流の大きさが検出される。この電流値と抵抗値とは１対１で対応しており、また、抵抗値と印加された圧力とは１対１で対応しているので、この電流値から印加された圧力を読み出すことができる。
【００３６】
このような記憶装置によれば、圧電素子を用いずに、簡単な構成で外部から印加された圧力を正確に検知し、それを記憶することができる。従って、ペン５１からの筆圧、及び凹凸がある物体の表面等の検出を正確に行い、記憶することができる。また、圧力の記憶に際して、記憶装置自身が記憶することが可能であるため、外部にメモリ等を設ける必要がない。更に、抵抗変化素子１６における低抵抗状態の抵抗値の上限と下限と間の差は極めて大きいため、圧力の強弱を精密に記憶することが可能であり、読み出しの際に増幅回路を用いずとも圧力を認識しやすい。また、抵抗変化素子１６の形成は、通常の半導体装置の製造過程に組み込みやすい。更に、微細化による抵抗マージンの減少がない。このため、圧電素子と比較して好ましい。また、一度圧力を掛けた箇所に再びペン５１をあてることで、上書き可能である。
【００３７】
（第２の実施形態）
次に、第２の実施形態について説明する。第１の実施形態は圧力の正確な記憶が可能であるが、記憶された圧力をリアルタイムで読み出して表示に用いることができない。第２の実施形態は、リアルタイム表示を可能にするものである。図６は、第２の実施形態における記憶素子の構成を示す回路図である。
【００３８】
第２の実施形態では、各記憶素子において、ビット線ＢＬに読出用トランジスタ４のソース・ドレインの一方が接続されている。読出用トランジスタ４の他方のソース・ドレインはビット線ＢＬ２に接続され、読出用トランジスタ４のゲートはワード線ＷＬ２に接続されている。他の構成は第１の実施形態と同様である。
【００３９】
このような第２の実施形態では、記憶時に、第１の実施形態と同様の制御が行われると共に、ワード線ＷＬ２に順次、読出用トランジスタ４をオンにする電圧が印加される。そして、ビット線ＢＬの電位、即ち抵抗変化部１及び電流変化部２の間の電位がビット線ＢＬ２を介して読み出される。この電位は、印加された圧力の大きさを反映したものとなる。従って、印加された圧力に応じた抵抗値が抵抗変化部１に設定されると共に、印加された圧力の大きさを読み出して、これに応じた表示を行うことが可能となる。即ち、リアルタイムの表示が可能となる。
【００４０】
なお、いずれの実施形態においても、定電圧Ｖの大きさは特に限定されないが、例えば、検出しようとする最低の圧力が印加された場合でも抵抗変化素子１６をセットできる大きさとすることが好ましい。
【００４１】
また、抵抗変化素子１６の材料は特に限定されず、単極性材料又は双極性材料のいずれであってもよい。単極性材料としては、チタン酸化物（ＴｉＯx）、ニッケル酸化物（ＮｉＯx）、イットリウム酸化物（ＹＯx）、セリウム酸化物（ＣｅＯx）、マグネシウム酸化物（ＭｇＯx）、亜鉛酸化物（ＺｎＯx）、タングステン酸化物（ＷＯx）、ニオブ酸化物（ＮｂＯx）、アルミニウム酸化物（ＡｌＯx）、及びシリコン酸化物（ＳｉＯx）が挙げられる。また、これらの酸化物に、当該酸化物を構成する元素とは異なる種類の元素（例えば、チタン、ニッケル、イットリウム、セリウム、マグネシウム、亜鉛、タングステン、ニオブ、アルミニウム、シリコン）がドーピングされたものを用いてもよい。特に、ニッケル酸化物にチタンがドーピングされたものは好ましい。一方、双極性材料としては、Ｐｒ(1-x)ＣａxＭｎＯ3、Ｌａ(1-x)ＣａxＭｎＯ3、ＳｒＴｉＯ3及びＳｒＺｒＯ3等の金属又は半導体の複数種類の元素の酸化物が挙げられる。更に、抵抗変化素子１６は、上述のような酸化物からなる層の１層のみから構成されている必要はなく、これらの酸化物層を２層以上含んでいてもよい。
【００４２】
また、抵抗変化素子１６と、ソース・ドレイン電極１５ｂ及びプラグ２１との間に、Ｐｔ、Ｉｒ、Ｗ、ＴｉＮ、Ｒｕ又はＩＴＯ等からなる電極が設けられていてもよい。これらの電極が設けられている場合には、抵抗変化素子１６の性質を安定したものとしやすくなる。
【００４３】
以下、本発明の諸態様を付記としてまとめて記載する。
【００４４】
（付記１）
抵抗変化素子と、
前記抵抗変化素子に接続され、外部からの圧力の大きさに応じて前記抵抗変化素子に流れる電流の制限値を変化させる電流変化手段と、
を有することを特徴とする記憶素子。
【００４５】
（付記２）
前記電流変化手段は、前記抵抗変化素子が高抵抗状態から低抵抗状態に遷移する際の電流の制限値を変化させることを特徴とする付記１に記載の記憶素子。
【００４６】
（付記３）
前記抵抗変化素子及び前記電流変化手段の直列体に電圧を印加する電圧印加手段を有することを特徴とする付記１又は２に記載の記憶素子。
【００４７】
（付記４）
前記電流変化手段は、
前記抵抗変化素子に接続された第１の電極と、
前記第１の電極と対向する可撓性の第２の電極と、
を有することを特徴とする付記１乃至３のいずれか１項に記載の記憶素子。
【００４８】
（付記５）
前記抵抗変化素子は、チタン、ニッケル、イットリウム、セリウム、マグネシウム、亜鉛、タングステン、ニオブ、アルミニウム、及びシリコンからなる群から選択された１種の元素の酸化物から構成された酸化物層を含むことを特徴とする付記１乃至４のいずれか１項に記載の記憶素子。
【００４９】
（付記６）
前記酸化物層は、前記酸化物に、当該酸化物を構成する元素とは異なる元素がドーピングされて構成されていることを特徴とする付記５に記載の記憶素子。
【００５０】
（付記７）
前記抵抗変化素子は、金属又は半導体の複数種類の元素の酸化物から構成された酸化物層を含むことを特徴とする付記１乃至４のいずれか１項に記載の記憶素子。
【００５１】
（付記８）
前記酸化物層は、Ｐｒ(1-x)ＣａxＭｎＯ3、Ｌａ(1-x)ＣａxＭｎＯ3、ＳｒＴｉＯ3及びＳｒＺｒＯ3からなる群から選択された１種を含むことを特徴とする付記７に記載の記憶素子。
【００５２】
（付記９）
前記抵抗変化素子は、チタンがドーピングされたニッケル酸化物層を含むことを特徴とする付記１乃至４のいずれか１項に記載の記憶素子。
【００５３】
（付記１０）
前記抵抗変化素子は、前記酸化物層を２層以上含むことを特徴とする付記５乃至９のいずれか１項に記載の記憶素子。
【００５４】
（付記１１）
縦横に並べて配置された、付記１乃至１０のいずれか１項に記載の記憶素子を複数有することを特徴とする記憶装置。
【図面の簡単な説明】
【００５５】
【図１】第１の実施形態に係る記憶装置の構造を示す回路図である。
【図２】記憶素子の構成を示す図である。
【図３】ＴｉＯxの薄膜の電流−電圧特性を示すグラフである。
【図４】ＴｉＯxの薄膜の電流−電圧特性の電流制限依存性を示すグラフである。
【図５】記憶素子の動作を示す図である。
【図６】第２の実施形態における記憶素子の構成を示す回路図である。
【符号の説明】
【００５６】
１：抵抗変化部
２：電流変化部
３：トランジスタ
４：読出用トランジスタ
ＢＬ、ＢＬ２：ビット線
ＳＬ：信号線
ＷＬ、ＷＬ２：ワード線
【図１】
2010027698.tif 000003
【図２】
2010027698.tif 000004
【図３】
2010027698.tif 000005
【図４】
2010027698.tif 000006
【図５】
2010027698.tif 000007
【図６】
2010027698.tif 000008