(57)【要約】【課題】計算機とＩ／Ｏデバイス間の信号の解析を行う際に、プロトコル解析装置の影響を受けることなく計算機とＩ／Ｏデバイスを接続する。【解決手段】第１の装置から第２の装置へ出力される下り信号を伝達する第１の信号線と、第２の装置から第１の装置へ出力される上り信号を伝達する第２の信号線と、第１の装置と第２の装置の間に介装されて下り信号と上り信号を第３の装置へ分岐する信号線の分岐装置において、記分岐装置は、基端を第１の信号線と第２の信号線に接続されて、第１の信号線のみを第３の装置の第１のポートに接続する第１のケーブルと、第２の信号線のみを第３の装置の第２のポートに接続する第２のケーブルと、に分離する分岐ケーブルを備え、分岐装置側の基端または第３の装置側の第１のケーブル及び第２のケーブルの少なくとも一方が脱着自在に構成される。【選択図】図１
2010092743.tif 000002
【特許請求の範囲】
【請求項１】
第１の装置から第２の装置へ出力される下り信号を伝達する第１の信号線と、
前記第２の装置から第１の装置へ出力される上り信号を伝達する第２の信号線と、
前記第１の装置と第２の装置の間に介装されて、前記下り信号と上り信号を第３の装置へ分岐する信号線の分岐装置において、
前記第３の装置は、
前記下り信号を入力する第１のポートと、
前記上り信号を入力する第２のポートと、を有し、
前記分岐装置は、
基端を前記第１の信号線と第２の信号線に接続されて、前記第１の信号線のみを前記第１のポートに接続する第１のケーブルと、前記第２の信号線のみを前記第２のポートに接続する第２のケーブルと、に分離する分岐ケーブルを備え、
前記分岐装置側の基端または前記第３の装置側の第１のケーブル及び第２のケーブルの少なくとも一方が脱着自在に構成されたことを特徴とする信号線の分岐装置。
【請求項２】
第１の装置から第２の装置へ出力される下り信号を伝達する第１の信号線と、
前記第２の装置から第１の装置へ出力される上り信号を伝達する第２の信号線と、
前記第１の装置と第２の装置の間に介装されて、前記下り信号と上り信号を第３の装置へ分岐する信号線の分岐装置において、
前記第３の装置は、
前記下り信号を入力する第１のポートと、
前記上り信号を入力する第２のポートと、を有し、
前記分岐装置は、
基端を前記第１の信号線に接続されて、前記第１の信号線のみを前記第１のポートに接続する第１のケーブルと、
基端を前記第２の信号線に接続されて、前記第２の信号線のみを前記第２のポートに接続する第２のケーブルと、
前記第１のケーブル及び第２のケーブルは、前記分岐装置側と第３の装置側の少なくとも一方が脱着自在に構成されたことを特徴とする信号線の分岐装置。
【請求項３】
第１の装置から第２の装置へ出力される下り信号を入力して、前記第２の装置から前記第１の装置へ出力される上り信号を出力する第１のポートと、
前記第２の装置から第１の装置へ出力される上り信号を入力して、前記第１の装置から前記第２の装置へ出力される下り信号を出力する第２のポートと、
前記第１のポートに入力された下り信号を増幅する第１の増幅部と、
前記第２のポートに入力された上り信号を増幅する第２の増幅部と、
前記第１の増幅部と第２の増幅部で増幅された下り信号及び上り信号を解析する解析部とを備えた信号解析装置において、
前記第１のポートから第２のポートへ前記下り信号を伝達する第１の信号線と、
前記第２のポートから第１のポートへ前記上り信号を伝達する第２の信号線と、
前記第１の信号線に接続されて、前記第１の増幅部へ下り信号のみを伝達する第１の回路と、
前記第２の信号線に接続されて、前記第２の増幅部へ上り信号のみを伝達する第２の回路と、
を備えたことを特徴とする信号解析装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアル通信を行う装置間のプロトコル解析システムに関し、特に、シリアル通信経路から信号を抽出するプローブに関する。
【背景技術】
【０００２】
計算機に採用されるドライブ等に接続するためのインターフェースでは、通信速度の高速化に伴って、シリアル通信を利用するＳＡＴＡ（Serial Advanced Technology Attachment）が普及しつつある。
【０００３】
ドライブ（またはＩ／Ｏデバイス）や計算機の基板（マザーボード）またはチップセットなどを開発する際には、ドライブと計算機の間の通信経路にプロトコル解析装置を設置して、信号の解析を行っている（例えば、特許文献１）。特許文献１のプロトコル解析装置は、通信経路の途中に挿入されて、計算機からの信号を抽出して解析を行い、また、抽出した信号をドライブへ転送し、ドライブからの信号を抽出して解析を行い、また、抽出した信号を計算機へ転送し、計算機とドライブ間で双方向の通信を行いながら、信号の解析を行って、不具合の特定などを行う。
【０００４】
また、計算機とドライブ間の通信経路から信号を抽出する装置としては、特許文献２のように、３つのリセプタクル（またはプラグ）を備えて、通信経路に挿入するものが知られている。
【特許文献１】特開２００２−２１７９９７号
【特許文献２】特開平２−１１２１８６号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１のようなプロトコル解析装置では、計算機からの入力信号と、ドライブからの入力信号を、一旦、データ分岐処理回路へ入力して信号を抽出し、この抽出した信号をドライブまたは計算機へ出力している。上記データ分岐処理回路では、計算機またはドライブから入力された信号を成形及び増幅してから他方のドライブまたは計算機へ出力している。
【０００６】
しかしながら、上記特許文献１の従来例では、計算機とドライブ間にプロトコル解析装置のデータ分岐処理回路を挟むことになる。この結果、データ分岐処理回路から出力される信号は、入力信号に対して信号波形の成形や信号の増幅が実施されたものであるため、プロトコル解析装置を挿入していないときに発生していたトラブルが再現できない、と言う問題があった。また。上記特許文献１の段落００３０には、＃１測定対象装置と＃２測定対象装置との間にプロトコル解析装置を挿入しても、プロトコル処理上は直接接続されているのと等価な状態にすることができる、との記載があるが、実際には入力信号がデータ分岐処理回路の素子などの影響を受けて信号の波形が変化するため、入力信号と出力信号は等価にはならない。この結果、上述したようにプロトコル解析装置を挿入すると、計算機とドライブ間で発生していたトラブルが再現されない、と言う現象を本願発明者は確認した。
【０００７】
そこで本発明は、上記問題点に鑑みてなされたもので、計算機とＩ／Ｏデバイス間の信号の解析を行う際に、プロトコル解析装置の影響を受けることなく計算機とＩ／Ｏデバイスを接続することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、第１の装置から第２の装置へ出力される下り信号を伝達する第１の信号線と、前記第２の装置から第１の装置へ出力される上り信号を伝達する第２の信号線と、前記第１の装置と第２の装置の間に介装されて、前記下り信号と上り信号を第３の装置へ分岐する信号線の分岐装置において、前記第３の装置は、前記下り信号を入力する第１のポートと、前記上り信号を入力する第２のポートと、を有し、前記分岐装置は、基端を前記第１の信号線と第２の信号線に接続されて、前記第１の信号線のみを前記第１のポートに接続する第１のケーブルと、前記第２の信号線のみを前記第２のポートに接続する第２のケーブルと、に分離する分岐ケーブルを備え、
前記分岐装置側の基端または前記第３の装置側の第１のケーブル及び第２のケーブルの少なくとも一方が脱着自在に構成されたことを特徴とする信号線の分岐装置。
【発明の効果】
【０００９】
したがって、本発明は、分岐ケーブルは、第１の装置からの下り信号と、第２の装置からの上り信号のみを第３の装置へ入力し、第３の装置が出力する信号は第１の信号線及び第２の信号線に伝達されないように遮断する。これにより、第１の装置と第２の装置の間の通信にトラブルが発生し、このトラブルを解析するために第３の装置を接続した場合でも、第１の装置と第２の装置は第３の装置の影響を受けることがなくなって、信号のトラブルを再現することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の一実施形態を添付図面に基づいて説明する。
【００１１】
図１は、第１の実施形態を示し、本発明を適用したプロトコル解析システムのブロック図を示す。図１では、ホスト計算機１とドライブ２をＳＡＴＡ（Serial Advanced Technology Attachment）で接続し、ホスト計算機１とドライブ２の間で送受信される信号をプロトコル解析装置３で解析する例を示す。なお、ドライブ２は光学式ディスク装置やハードディスク装置等で構成することができる。
【００１２】
図１において、ホスト計算機１とドライブ２の間には分岐用コネクタ４が介装され、分岐用コネクタ４に接続された分岐ケーブル５がプロトコル解析装置３に接続される。
【００１３】
ホスト計算機１は、図示しないＣＰＵ、メモリ及びチップセットを備え、チップセットがＳＡＴＡのインターフェースを具備する。ホスト計算機１はチップセットからケーブル６を介して分岐用コネクタ４に接続される。
【００１４】
分岐用コネクタ４は、ホスト計算機１のケーブル６のプラグと接続するためのプラグ４１と、ドライブ２と接続するためのリセプタクル４２と、プロトコル解析装置３と接続するためのプラグ４３を備える。
【００１５】
プラグ４３には分岐ケーブル５のリセプタクル５１が接続される。分岐ケーブル５は、リセプタクル５１から二股に分岐してプロトコル解析装置３と接続するための２つのプラグ５２，５３を備える。分岐ケーブル５のプラグ５２はプロトコル解析装置３のドライブ側リセプタクル３４（第２ポート）に接続され、プラグ５３はプロトコル解析装置３のホスト側リセプタクル３５（第１ポート）に接続される。
【００１６】
プロトコル解析装置３は、回路３０１を介してリセプタクル３４からの信号を入力する信号増幅成形器３２と、回路３０４を介してリセプタクル３５からの信号を入力する信号増幅成形器３３と、信号増幅成形器３２，３３が出力した信号を解析する信号解析部３１とを備える。なお、信号増幅成形器３２の出力信号は信号解析部３１の他に、回路３０３を介してリセプタクル３５にも供給される。また、信号増幅成形器３３の出力信号は信号解析部３１の他に、回路３０２を介してリセプタクル３４にも供給される。
【００１７】
ここで、ＳＡＴＡの信号は、ホスト計算機１から出力した信号ＨＯＳＴ−ＴＸが分岐用コネクタ４を介してドライブ２に伝達され、ドライブ２では入力信号ＤＲＩＶＥ−ＲＸとして受信する。また、ドライブ２から出力した信号ＤＲＩＶＥ−ＴＸが分岐用コネクタ４を介してホスト計算機１に伝達され、ホスト計算機１では入力信号ＨＯＳＴ−ＲＸとして受信する。
【００１８】
そして、本発明の分岐用コネクタ４及び分岐したケーブル５は、ホスト計算機１からの出力信号ＨＯＳＴ−ＴＸをプラグ５３のみに伝達し、ドライブ２の出力信号ＤＲＩＶＥ−ＴＸをプラグ５２のみへ伝達する。さらに、分岐ケーブル５は、回路３０２からリセプタクル３４に供給されるドライブ２への信号ＤＲＩＶＥ−ＲＸを遮断し、回路３０３からリセプタクル３５に供給されるホスト計算機１への信号ＨＯＳＴ−ＲＸを遮断する。
【００１９】
したがって、本発明の分岐用コネクタ４及び分岐したケーブル５は、プロトコル解析装置３の信号増幅成形器３２、３３が出力した信号ＨＯＳＴ−ＲＸ、ＤＲＩＶＥ−ＲＸを、分岐用コネクタ４に伝達されないように遮断する。これにより、ホスト計算機１とドライブ２の間の通信にトラブルが発生し、このトラブルを解析するためにプロトコル解析装置３を接続した場合でも、ホスト計算機１とドライブ２は信号増幅成形器３２、３３の影響を受けることがなくなって、トラブルを再現することができる。
【００２０】
さらに、分岐用コネクタ４は、プロトコル解析装置３に対してホスト計算機１からの出力信号ＨＯＳＴ−ＴＸと、ドライブ２からの出力信号ＤＲＩＶＥ−ＴＸの送信のみを行うので、ホスト計算機１とドライブ２の通信中にリセプタクル５１を着脱してもホスト計算機１とドライブ２の間の通信に影響を与えることがない。
【００２１】
したがって、本願発明の分岐用コネクタ４を用いることで、ホスト計算機１とドライブ２の通信中に信号の解析が必用なときは、随時リセプタクル５１をプラグ４３に接続してプロトコル解析装置３を接続することが可能となる。そして、プロトコル解析装置３が不要となった時点で、リセプタクル５１をプラグ４３から抜くことができ、ホスト計算機１とドライブ２を停止させることなく、プロトコル解析装置３の脱着を可能にするものである。
【００２２】
図２は、分岐用コネクタ４と分岐ケーブル５の詳細を示す斜視図である。分岐用コネクタ４は、水平方向に配置されたプラグ４１にホスト計算機１からのケーブル６に設けたリセプタクル６１を接続する。そして、分岐用コネクタ４は、プラグ４１の背面側でドライブ２と接続するためのリセプタクル４２を水平方向に備える。リセプタクル４２は、ドライブ２に設置されたプラグ２１に接続される。
【００２３】
図中分岐用コネクタ４の上面には、分岐ケーブル５と接続するためのプラグ４３が図中上方に向けて設置される。プラグ４３には、分岐ケーブル５の基端となるリセプタクル５１が接続される。分岐用コネクタ４は、側方から見た場合、逆Ｔ字状に形成される。
【００２４】
分岐ケーブル５は、基端となるリセプタクル５１から、ドライブ２からの出力信号ＤＲＩＶＥ−ＴＸのみを伝達する分岐ケーブル５Ａと、ホスト計算機１からの出力信号ＨＯＳＴ−ＴＸのみを伝達する分岐ケーブル５Ｂに分岐する。なお、分岐ケーブル５Ａと分岐ケーブル５Ｂが結合（または集合）するリセプタクル５１側が分岐ケーブル５の基端となる。分岐ケーブル５Ａの端部には、プロトコル解析装置３のドライブ側リセプタクル３４と接続するためのプラグ５２が設けられる。分岐ケーブル５Ｂの端部には、プロトコル解析装置３のホスト計算機１側リセプタクル３５と接続するためのプラグ５３が設けられる。
【００２５】
ホスト計算機１とドライブ２を接続する際には、分岐用コネクタ４のリセプタクル４２をドライブ２のプラグ２１に装着し、分岐用コネクタ４のプラグ４１にホスト計算機１からのケーブル６のリセプタクル６１を接続する。そして、ホスト計算機１とドライブ２の間の信号を解析したいときに、分岐ケーブル５のリセプタクル５１を分岐用コネクタ４のプラグ４３に装着すればよい。
【００２６】
図３は、分岐用コネクタ４及び分岐ケーブル５及びプロトコル解析装置３の要部の配線図である。ＳＡＴＡの信号線は、図２のプラグ２１に示すように、Ｐ１〜Ｐ７の７本の信号線で構成される。信号線Ｐ１，Ｐ４、Ｐ７はグランドである。信号線Ｐ２はホスト計算機１からの出力信号ＨＯＳＴ−ＴＸ（ドライブ２の入力信号ＤＲＩＶＥ−ＲＸ）の＋であり、信号線Ｐ３はホスト計算機１からの出力信号ＨＯＳＴ−ＴＸ（ドライブ２の入力信号ＤＲＩＶＥ−ＲＸ）の−である。なお、以下では、ホスト計算機１からの出力信号ＨＯＳＴ−ＴＸを下り信号とする。
【００２７】
信号線Ｐ５はドライブ２からの出力信号ＤＲＩＶＥ−ＴＸ（ホスト計算機１の入力信号ＨＯＳＴ−ＲＸ）の−であり、信号線Ｐ６はドライブ２からの出力信号ＤＲＩＶＥ−ＴＸ（ホスト計算機１の入力信号ＨＯＳＴ−ＲＸ）の＋である。なお、以下では、ドライブ２からの出力信号ＤＲＩＶＥ−ＴＸを上り信号とする。
【００２８】
分岐用コネクタ４は、ホスト計算機１側のプラグ４１の信号線Ｐ１〜Ｐ７を、ドライブ２側のリセプタクル４２の信号線Ｐ１〜Ｐ７に接続する。さらに、分岐用コネクタ４の内部では、プラグ４１とリセプタクル４２の間の信号線Ｐ１〜Ｐ７をプラグ４３に分岐して接続する。
【００２９】
分岐ケーブル５は、基端のリセプタクル５１では、信号線Ｐ１〜Ｐ７を接続する。プロトコル解析装置３のドライブ側リセプタクル３４に接続する分岐ケーブル５Ａは、基端のリセプタクル５１の信号線Ｐ５、Ｐ６のドライブ２の出力信号ＤＲＩＶＥ−ＴＸ＋、ＤＲＩＶＥ−ＴＸ−と、信号線Ｐ４、Ｐ７のグランドを接続する。分岐ケーブル５Ａでは、リセプタクル５１とプラグ５２の間の信号線Ｐ２，Ｐ３は接続されておらず、プロトコル解析装置３のリセプタクル３４に出力される信号増幅成形器３３からの下り信号（Ｐ２，Ｐ３）は遮断される。
【００３０】
プロトコル解析装置３のホスト計算機側リセプタクル３５に接続する分岐ケーブル５Ｂは、基端のリセプタクル５１の信号線Ｐ２、Ｐ３のホスト計算機１の出力信号ＨＯＳＴ−ＴＸ＋、ＨＯＳＴ−ＴＸ−と、信号線Ｐ１、Ｐ４のグランドを接続する。分岐ケーブル５Ｂでは、リセプタクル５１とプラグ５３の間の信号線Ｐ５，Ｐ６は接続されておらず、プロトコル解析装置３のリセプタクル３５に出力される信号増幅成形器３２からの上り信号（Ｐ５，Ｐ６）は遮断される。
【００３１】
なお、分岐ケーブル５Ａ、５Ｂは、図４で示すように、７芯（図中Ｐ１，Ｐ４，Ｐ７のグランドは省略）のケーブルを２本で構成し、リセプタクル５１で２本のケーブルのＰ１〜Ｐ７を結合し、分岐ケーブル５Ａでは信号線Ｐ２，Ｐ３を切断し、分岐ケーブル５Ｂでは信号線Ｐ５，Ｐ６を切断してもよい。
【００３２】
以上のように、本発明の分岐用コネクタ４、分岐したケーブル５では、ホスト計算機１とドライブ２（Ｉ／Ｏデバイス）間の信号の解析を行う際に、プロトコル解析装置３の影響を受けることなくホスト計算機１とドライブ２を接続することが可能となる。
【００３３】
なお、上記第１実施形態において、ドライブ２側の信号増幅成形器３２の出力をリセプタクル３５に伝達する回路３０２は削除しても良い。また、上記第１実施形態において、ホスト計算機１側の信号増幅成形器３３の出力をリセプタクル３４に伝達する回路３０３は削除しても良い。
【００３４】
＜第２実施形態＞
図５は、第２の実施形態を示し、前記第１実施形態のプロトコル解析装置３側のプラグ４３を、上り信号と下り信号で独立させ、かつ、分岐したケーブル５に代わってストレートケーブルを用いるようにしたものである。その他の構成は、前記第１実施形態と同様である。
【００３５】
分岐用コネクタ４は、プロトコル解析装置３のリセプタクル３４に接続するためのプラグ４３Ａと、プロトコル解析装置３のリセプタクル３５に接続するためのプラグ４３Ｂを備える。
【００３６】
プラグ４３Ａは、プラグ４１とリセプタクル４２を接続する信号線Ｐ１〜Ｐ７のうち、Ｐ４〜Ｐ７のみを接続する。プラグ４３Ｂは、プラグ４１とリセプタクル４２を接続する信号線Ｐ１〜Ｐ７のうち、Ｐ１〜Ｐ４のみを接続する。
【００３７】
ケーブル５０Ａは、プラグ４３Ａに接続するリセプタクル５１Ａと、プロトコル解析装置３のリセプタクル３４と接続するためのプラグ５２を備える。ケーブル５０Ａは、少なくとも信号線Ｐ４〜Ｐ７が接続されていればよい。
【００３８】
ケーブル５０Ｂは、プラグ４３Ｂに接続するリセプタクル５１Ｂと、プロトコル解析装置３のリセプタクル３５と接続するためのプラグ５３を備える。ケーブル５０Ｂは、少なくとも信号線Ｐ１〜Ｐ４が接続されていればよい。
【００３９】
本実施形態では、プロトコル解析装置３のリセプタクル３４と接続するためのプラグ４３Ａに、信号線Ｐ２、Ｐ３が接続されていないため、プロトコル解析装置３のリセプタクル３４から下り信号が加わるのを阻止する。また、プロトコル解析装置３のリセプタクル３５と接続するためのプラグ４３Ｂに、信号線Ｐ５、Ｐ６が接続されていないため、プロトコル解析装置３のリセプタクル３５から上り信号が加わるのを阻止する。
【００４０】
そして、ケーブル５０Ａ、５０Ｂは、前記第１実施形態の図４のように加工を施す必要がなく、ストレートケーブルを利用することができ、製造コストを抑制できる。
【００４１】
なお、図５においては、ケーブル５０Ａ、５０Ｂの両端にコネクタ（リセプタクル及びプラグ）を設けた例を示したが、ケーブル５０Ａ、５０Ｂは分岐用コネクタ４側とプロトコル解析装置３側の少なくとも一方が脱着自在であればよい。したがって、ケーブル５０Ａ、５０Ｂの一端にコネクタを設け、他端を結合する構成であっても良い。
【００４２】
＜第３実施形態＞
図６は、第３の実施形態を示し、前記第１実施形態の分岐用コネクタ４と分岐ケーブル５をプロトコル解析装置３の内部に取り込んだものである。
【００４３】
プロトコル解析装置３はホスト計算機１からのケーブル６と接続するためのプラグ３５Ａと、ドライブ２からのケーブルと接続するためのプラグ３４Ａとを備える。なお、ドライブ２のプラグ２１と、プラグ３４Ａの間は、両端にリセプタクル２２を備えたケーブルで接続される。
【００４４】
プラグ３４Ａとプラグ３５Ａを接続する信号線Ｐ１〜Ｐ７は、回路３０１Ａと回路３０４Ａに接続されて、信号増幅成形器３２、３３へ入力される。
【００４５】
ドライブ２からの出力信号ＤＲＩＶＥ−ＴＸを信号解析部３１へ伝達するための信号増幅成形器３２は、回路３０１Ａに接続される。回路３０１Ａは、プラグ３４Ａとプラグ３５Ａを接続する信号線Ｐ１〜Ｐ７のうち、上り信号を含む信号線Ｐ４〜Ｐ７のみと接続する。したがって、ドライブ２側の信号増幅成形器３２には、信号線Ｐ５，Ｐ６の上り信号のみが入力される。なお、ドライブ２側の信号増幅成形器３２の出力は、信号解析部３１のみに出力され、回路３０２はプラグ３５Ａに接続されない。あるいは、回路３０２は削除しても良い。
【００４６】
ホスト計算機１からの出力信号ＨＯＳＴ−ＴＸを信号解析部３２へ伝達するための信号増幅成形器３３は、回路３０４Ａに接続される。回路３０４Ａは、プラグ３４Ａとプラグ３５Ａを接続する信号線Ｐ１〜Ｐ７のうち、下り信号を含む信号線Ｐ１〜Ｐ４のみと接続する。したがって、ホスト計算機１側の信号増幅成形器３３には、信号線Ｐ２，Ｐ３の下り信号のみが入力される。なお、ホスト計算機１側の信号増幅成形器３３の出力は、信号解析部３１のみに出力され、回路３３はプラグ３４Ａに接続されない。あるいは、回路３０３は削除しても良い。
【００４７】
本実施形態では、プロトコル解析装置３の信号増幅成形器３２，３３に入力信号を伝達する回路３０１Ａと３０４Ａから、ホスト計算機１とドライブ２の間へ信号を戻す結線を切断または削除することで、
ホスト計算機１とドライブ２間の信号の解析を行う際に、プロトコル解析装置３の影響を受けることなくホスト計算機１とドライブ２間の通信を行うことが可能となる。
【００４８】
上記第１〜第３の実施形態では、ホスト計算機１とドライブ２（Ｉ／Ｏデバイス）を接続するインターフェースとして、ＳＡＴＡを採用した例を示したが、上り信号と下り信号で独立した信号線を利用するインターフェースであれば本発明を適用することができる。
【００４９】
なお、上記第１〜第３の実施形態では、プラグとリセプタクルでケーブルと装置を接続する例を示したが、分岐ケーブル５が分岐用コネクタ４に対して脱着自在であり、分岐用コネクタ４がホスト計算機１とドライブ２の間で脱着自在であれば良く、例えば、分岐用コネクタ４は、プラグ４１に代わってホスト計算機１側の信号線Ｐ１〜Ｐ７と脱着自在な第１の接続部であればよく、また、リセプタクル４２に代わってドライブ２側の信号線Ｐ１〜Ｐ７と脱着自在な第２の接続部であればよく、また、プラグ４３に代わってプロトコル解析装置３側の信号線Ｐ１〜Ｐ７と脱着自在な第３の接続部であればよい。
【００５０】
あるいは、分岐ケーブル５が分岐用コネクタ４またはプロトコル解析装置３の何れか一方と脱着自在であればよく、例えば、分岐ケーブル５の基端を分岐用コネクタ４に結合し、プラグ５２，５３でプロトコル解析装置３に対して脱着自在であってもよく、逆に、分岐ケーブル５をプロトコル解析装置３に結合し、基端のリセプタクル５１で分岐用コネクタ４に対して脱着自在であってもよい。
【００５１】
また、前記第１実施形態では、分岐ケーブル５と分岐用コネクタ４を脱着自在としたが、分岐用コネクタ４と分岐ケーブル５を結合し、分岐ケーブル５Ａ、５Ｂがプロトコル解析装置３に対して脱着自在であってもよい。
【００５２】
また、上記各実施形態では、一つの信号（下り信号または上り信号）の伝達に＋と−及びグランドの信号線群を利用する差分駆動を行うＳＡＴＡの例を示したが、ＳＡＴＡ以外のインターフェースの場合には、＋または−の何れか一方とグランドの信号線を利用するようにしても良い。
【産業上の利用可能性】
【００５３】
以上のように、本発明は上り信号と下り信号で独立した信号線を使用するインターフェースの信号を解析または検査する装置に適用することができ、特に、ＳＡＴＡの信号を解析するプロトコル解析装置やＳＡＴＡの信号線を分岐するプローブに適用することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施形態を示し、プロトコル解析システムのブロック図。
【図２】本発明の第１の実施形態を示し、分岐用コネクタと分岐ケーブルの斜視図。
【図３】本発明の第１の実施形態を示し、分岐用コネクタ及び分岐ケーブル及びプロトコル解析装置の要部の配線図。
【図４】本発明の第１の実施形態を示し、他の例を示す分岐ケーブルの概略図。
【図５】本発明の第２の実施形態を示し、分岐用コネクタ及び分岐ケーブル及びプロトコル解析装置の要部の配線図。
【図６】本発明の第３の実施形態を示し、プロトコル解析装置３の要部の配線図。
【符号の説明】
【００５５】
１  ホスト計算機
２  ドライブ
３  プロトコル解析装置
４  分岐用コネクタ
５  分岐ケーブル
Ｐ１〜Ｐ７  信号線
【図１】
2010092743.tif 000003
【図２】
2010092743.tif 000004
【図３】
2010092743.tif 000005
【図４】
2010092743.tif 000006
【図５】
2010092743.tif 000007
【図６】
2010092743.tif 000008