(57)【要約】【課題】変調周波数の広帯域化に対応でき、さらに出力信号の変調精度の劣化を抑えた良好な変調特性を有する高周波電力増幅器を提供する。【解決手段】高周波増幅器用トランジスタ４と、前記高周波増幅器用トランジスタに入力される高周波信号の包絡線信号に対応したパルス信号が入力端子に入力されてスイッチングされ出力端子が電源供給のために前記高周波増幅器用トランジスタのコレクタ端子またはドレイン端子に接続されるスイッチング増幅器用トランジスタ９とを備え、前記高周波増幅器用トランジスタおよびスイッチング増幅器用トランジスタおよびこれらの間の接続線が同一半導体基板Ｓ上に形成されている高周波電力増幅器とする。【選択図】図１
2010278704.tif 000002
【特許請求の範囲】
【請求項１】
高周波増幅器用トランジスタと、前記高周波増幅器用トランジスタに入力される高周波信号の包絡線信号に対応したパルス信号が入力端子に入力されてスイッチングされ出力端子が電源供給のために前記高周波増幅器用トランジスタのコレクタ端子またはドレイン端子に接続されるスイッチング増幅器用トランジスタとを備え、前記高周波増幅器用トランジスタおよびスイッチング増幅器用トランジスタおよびこれらの間の接続線が同一半導体基板上に形成されていることを特徴とする高周波電力増幅器。
【請求項２】
前記高周波増幅器用トランジスタのコレクタ端子またはドレイン端子と前記スイッチング増幅器用トランジスタの出力端子の間に、前記半導体基板外部のローパスフィルタが接続されていることを特徴とする請求項１に記載の高周波電力増幅器。
【請求項３】
前記高周波増幅器用トランジスタよりも前記スイッチング増幅器用トランジスタのトランジスタサイズを大きくしたことを特徴とする請求項１または２に記載の高周波電力増幅器。
【請求項４】
前記高周波増幅器用トランジスタよりも前記スイッチング増幅器用トランジスタのエミッタサイズを大きくまたはゲート長を長くしたことを特徴とする請求項１から３までのいずれか１項に記載の高周波電力増幅器。
【請求項５】
前記高周波増幅器用トランジスタおよびスイッチング増幅器用トランジスタがＨＢＴまたはバイポーラトランジスタからなることを特徴とする請求項１から４までのいずれか１項に記載の高周波電力増幅器。
【請求項６】
前記高周波増幅器用トランジスタがＨＢＴまたはバイポーラトランジスタからなり、前記スイッチング増幅器用トランジスタがＦＥＴ、ＨＥＭＴ、ＮチャンネルＭＯＳＦＥＴ、ＰチャンネルＭＯＳＦＥＴのいずれか１つからなることを特徴とする請求項１から４までのいずれか１項に記載の高周波電力増幅器。
【請求項７】
前記高周波増幅器用トランジスタがＮチャンネルＭＯＳＦＥＴからなり、前記スイッチング増幅器用トランジスタがＰチャンネルＭＯＳＦＥＴからなることを特徴とする請求項１から４までのいずれか１項に記載の高周波電力増幅器。
【請求項８】
前記同一半導体基板上において、それぞれ前記高周波増幅器用トランジスタを構成する単位トランジスタが少なくとも１つ横方向に配列された単位トランジスタの行と、それぞれ前記スイッチング増幅器用トランジスタを構成する単位トランジスタが少なくとも１つ横方向に配列された単位トランジスタの行とが縦方向に交互に配置されて前記単位トランジスタがマトリックス状に配列され、
単位トランジスタの行毎に各行に沿って延びそれぞれ単位トランジスタの同種の端子を共通に接続する複数の配線を設けたことを特徴とする請求項１から７までのいずれか１項に記載の高周波電力増幅器。
【請求項９】
前記同一半導体基板上において、それぞれに前記高周波増幅器用トランジスタを構成する単位トランジスタが少なくとも１つ横方向に配列された２行の単位トランジスタがエミッタ端子またはソース端子が背中合わせにされて共通に接続された増幅用トランジスタ２行ユニットと、前記増幅用トランジスタ２行ユニットの縦方向の両側にそれぞれ配置されたスイッチング増幅器用トランジスタを構成する単位トランジスタが少なくとも１つ横方向に配列された単位トランジスタの行とからなる組を１組以上縦方向に構成し、
単位トランジスタの行毎に各行に沿って延びそれぞれ単位トランジスタの同種の端子を共通に接続する複数の配線を設け、
前記増幅用トランジスタ２行ユニットと両側のスイッチング増幅器用トランジスタの単位トランジスタの行からなる組が複数構成される場合に、組間の対向するスイッチング増幅器用トランジスタの単位トランジスタの行同士が、コレクタ端子またはソース端子が背中合わせにされて共通に接続されて構成されることを特徴とする請求項１から７までのいずれか１項に記載の高周波電力増幅器。
【請求項１０】
前記同一半導体基板上において、それぞれに前記スイッチング増幅器用トランジスタを構成する単位トランジスタが少なくとも１つ横方向に配列された２行の単位トランジスタがコレクタ端子またはソース端子が背中合わせにされて共通に接続されたスイッチング用トランジスタ２行ユニットと、前記スイッチング用トランジスタ２行ユニットの縦方向の両側にそれぞれ配置された高周波増幅器用トランジスタを構成する単位トランジスタが少なくとも１つ横方向に配列された単位トランジスタの行とからなる組を１組以上縦方向に構成し、
単位トランジスタの行毎に各行に沿って延びそれぞれ単位トランジスタの同種の端子を共通に接続する複数の配線を設け、
前記スイッチング用トランジスタ２行ユニットと両側の高周波増幅器用トランジスタの単位トランジスタの行からなる組が複数構成される場合に、組間の対向する高周波増幅器用トランジスタの単位トランジスタの行同士が、エミッタ端子またはソース端子が背中合わせにされて共通に接続されて構成されることを特徴とする請求項１から７までのいずれか１項に記載の高周波電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波電力増幅器に関する。
【背景技術】
【０００２】
近年、無線通信においては、データ伝送の高速化にともない、変調周波数は高くなり、変調方式も多値化されている。高周波信号では平均電力に対してピーク電力が大幅に高い変調方式が用いられるため、増幅器の所要バックオフが大きくなり、増幅器の効率が低くなっている。したがって、高周波電力増幅器においては、バックオフが大きい場合においても高効率な特性が求められている。バックオフが大きい場合においても高効率な特性が得られる増幅器として、下記の非特許文献１や特許文献１に示すような、ＥＥＲ(Envelope Elimination and Restoration)増幅器またはエンベロープトラッキング増幅器が提案されている。
【０００３】
高周波増幅器に入力される変調信号の包絡線信号に基づいてパルス信号を発生し、スイッチング増幅器で増幅した後、スイッチング増幅器の出力電圧を高周波増幅器の電源として用いる。包絡線信号の信号レベルが大きな時には高い電圧が、包絡線信号の信号レベルが小さな時には低い電圧が高周波増幅器の電源電圧に印加される。これにより、変調信号が変調周波数で大きくなったり小さくなったり変動した場合に常に高周波増幅器を効率が良い状態で動作させることができるため、高周波電力増幅器全体で高い効率が得られる。このように、非特許文献１や特許文献１に示すような、ＥＥＲ増幅器またはエンベロープトラッキング増幅器ではバックオフが大きな場合でも高い効率が得られる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１２４７１５号公報  (図１〜４)
【非特許文献】
【０００５】
【非特許文献１】Kiyohiko Takahashi, Shingo Yamanouchi, Tomohisa Hirayama and Kazuaki Kunihiro,“An Envelope Tracking Power Amplifier Using an Adaptive Biased Envelope Amplifier for WCDMA Handsets”,2008 IEEE RFIC Symposium, pp.405-408.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記非特許文献１の高周波電力増幅器では、スイッチング増幅器やＰＷＭ(パルス幅変調：Pulse Width Modulation)増幅器はＳｉ(シリコン)デバイスによって形成され、高周波増幅器はＧａＡｓ ＨＥＭＴ(高電子移動度トランジスタ：high electron mobility transistor)デバイスを用いている。Ｗ−ＣＤＭＡ(Wideband Code Division Multiple Access)変調波(チップレート３．８４ＭＨｚ)に対してエンベロープ増幅器として動作し、高い効率を得ている。しかし、今後普及されるＷｉＭＡＸ(ワイマックス：Worldwide Interoperability for Microwave Access)やＬＴＥ(ロング・ターム・エボリューション：Long Term Evolution)などのシステムでは変調速度は２０ＭＨｚ程度が求められ、変調周波数の広帯域化が求められている。
【０００７】
上記非特許文献１の高周波電力増幅器では、高周波増幅器で用いられているデバイスと異なるＳｉデバイスでスイッチング増幅器が形成されている。高周波増幅器で用いられているデバイスと比較してＳｉデバイスの最大動作周波数が低いため、変調周波数の広帯域化に対応できない問題がある。また、スイッチング増幅器と高周波増幅器が異なる半導体基板上に形成されていることから、スイッチング増幅器と高周波増幅器の間の接続部にて遅延が発生し、出力信号の変調精度が劣化する問題があった。
【０００８】
上記特許文献１の高周波電力増幅器においては、スイッチング増幅器と高周波増幅器は同一パッケージ内に実装された、同一プロセスのトランジスタではあるが、異なるチップ上に形成されたトランジスタによって形成されている。スイッチング増幅器は高周波増幅器と同一のプロセスのトランジスタを用いているため、変調周波数の広帯域化には対応できるが、スイッチング増幅器と高周波増幅器の間の接続部にて遅延が発生し、出力信号の変調精度が劣化する問題があった。また、上記特許文献１によると、同一パッケージ内に実装されたトランジスタサイズは同一であり、スイッチング増幅器のオン抵抗で発生する損失により効率が低下する問題があった。
【０００９】
この発明は、上記の課題を解決するためになされたものであり、変調周波数の広帯域化に対応でき、さらに出力信号の変調精度の劣化を抑えた良好な変調特性を有する高周波電力増幅器を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明は、高周波増幅器用トランジスタと、前記高周波増幅器用トランジスタに入力される高周波信号の包絡線信号に対応したパルス信号が入力端子に入力されてスイッチングされ出力端子が電源供給のために前記高周波増幅器用トランジスタのコレクタ端子またはドレイン端子に接続されるスイッチング増幅器用トランジスタとを備え、前記高周波増幅器用トランジスタおよびスイッチング増幅器用トランジスタおよびこれらの間の接続線が同一半導体基板上に形成されていることを特徴とする高周波電力増幅器等にある。
【発明の効果】
【００１１】
この発明は、変調周波数の広帯域化に対応でき、さらに出力信号の変調精度の劣化を抑えた良好な変調特性を有する高周波電力増幅器を提供できる。
【図面の簡単な説明】
【００１２】
【図１】この発明の実施の形態１による高周波電力増幅器を示す回路図である。
【図２】この発明の実施の形態２による高周波電力増幅器を示す回路図である。
【図３】この発明の実施の形態６による高周波電力増幅器を示す回路図である。
【図４】この発明の実施の形態７による高周波電力増幅器を示す回路図である。
【図５】この発明の実施の形態８による高周波電力増幅器に用いるバイポーラトランジスタ系のトランジスタを使用した場合のレイアウトの一例を示す図である。
【図６】この発明の実施の形態８による高周波電力増幅器に用いるバイポーラトランジスタ系のトランジスタを使用した場合のレイアウトの別の例を示す図である。
【図７】この発明の実施の形態８による高周波電力増幅器に用いるバイポーラトランジスタ系のトランジスタを使用した場合のレイアウトのさらに別の例を示す図である。
【図８】この発明の実施の形態８による高周波電力増幅器に用いるバイポーラトランジスタ系とＦＥＴ系のトランジスタを混在させて使用した場合のレイアウトの一例を示す図である。
【図９】この発明の実施の形態８による高周波電力増幅器に用いるバイポーラトランジスタ系とＦＥＴ系のトランジスタを混在させて使用した場合のレイアウトの別の例を示す図である。
【図１０】この発明の実施の形態８による高周波電力増幅器に用いるＦＥＴ系のトランジスタを使用した場合のレイアウトの一例を示す図である。
【図１１】この発明の実施の形態８による高周波電力増幅器に用いるＦＥＴ系のトランジスタを使用した場合のレイアウトの別の例を示す図である。
【図１２】この発明の実施の形態９による高周波電力増幅器に用いるバイポーラトランジスタ系のトランジスタを使用した場合のレイアウトの一例を示す図である。
【図１３】この発明の実施の形態９による高周波電力増幅器に用いるバイポーラトランジスタ系のトランジスタを使用した場合のレイアウトの別の例を示す図である。
【図１４】この発明の実施の形態９による高周波電力増幅器に用いるバイポーラトランジスタ系のトランジスタを使用した場合のレイアウトのさらに別の例を示す図である。
【図１５】この発明の実施の形態９による高周波電力増幅器に用いるバイポーラトランジスタ系とＦＥＴ系のトランジスタを混在させて使用した場合のレイアウトの一例を示す図である。
【図１６】この発明の実施の形態９による高周波電力増幅器に用いるバイポーラトランジスタ系とＦＥＴ系のトランジスタを混在させて使用した場合のレイアウトの別の例を示す図である。
【図１７】この発明の実施の形態９による高周波電力増幅器に用いるＦＥＴ系のトランジスタを使用した場合のレイアウトの一例を示す図である。
【図１８】この発明の実施の形態９による高周波電力増幅器に用いるＦＥＴ系のトランジスタを使用した場合のレイアウトの別の例を示す図である。
【図１９】この発明の実施の形態１０による高周波電力増幅器に用いるバイポーラトランジスタ系のトランジスタを使用した場合のレイアウトの一例を示す図である。
【図２０】この発明の実施の形態１０による高周波電力増幅器に用いるバイポーラトランジスタ系のトランジスタを使用した場合のレイアウトの別の例を示す図である。
【図２１】この発明の実施の形態１０による高周波電力増幅器に用いるバイポーラトランジスタ系のトランジスタを使用した場合のレイアウトのさらに別の例を示す図である。
【図２２】この発明の実施の形態１０による高周波電力増幅器に用いるバイポーラトランジスタ系とＦＥＴ系のトランジスタを混在させて使用した場合のレイアウトの一例を示す図である。
【図２３】この発明の実施の形態１０による高周波電力増幅器に用いるバイポーラトランジスタ系とＦＥＴ系のトランジスタを混在させて使用した場合のレイアウトの別の例を示す図である。
【図２４】この発明の実施の形態１０による高周波電力増幅器に用いるＦＥＴ系のトランジスタを使用した場合のレイアウトの一例を示す図である。
【図２５】この発明の実施の形態１０による高周波電力増幅器に用いるＦＥＴ系のトランジスタを使用した場合のレイアウトの別の例を示す図である。
【発明を実施するための形態】
【００１３】
以下、この発明による高周波電力増幅器を各実施の形態に従って図面を用いて説明する。なお各実施の形態において、同一もしくは相当部分は同一符号で示し、実施の形態毎の詳細な説明は省略する
【００１４】
実施の形態１．
図１はこの発明の実施の形態１による高周波電力増幅器を示す回路図である。図１において、１は高周波増幅器３の入力端子、２は高周波増幅器３ひいては高周波電力増幅器の出力端子、３は高周波増幅器、４は高周波増幅器３を構成する高周波増幅器用トランジスタ、５は入力端子１に接続された高周波増幅器用トランジスタ４のベース(ゲート)端子、６は出力端子２とスイッチング増幅器用トランジスタ９のエミッタ(ソース)端子１２に接続された高周波増幅器用トランジスタ４のコレクタ(ドレイン)端子である。
【００１５】
７はスイッチング増幅器８の入力端子、８はスイッチング増幅器、９はスイッチング増幅器８を構成するスイッチング増幅器用トランジスタ、１０は入力端子７に接続されたスイッチング増幅器用トランジスタ９のベース(ゲート)端子、１１はスイッチング増幅器用トランジスタ９のコレクタ(ドレイン)端子、１２は高周波増幅器用トランジスタ４のコレクタ(ドレイン)端子６に接続されたスイッチング増幅器用トランジスタ９のエミッタ(ソース)端子、１３はデジタル変調部１４と入力端子１との間に接続されたアップコンバータ(ミキサ)、１４はデジタル変調部、１５はデジタル変調部１４と入力端子７の間に接続されたＰＷＭまたはシグマデルタ(ΣΔ)変調器、２３は高周波増幅器用トランジスタ４のグランドである。
【００１６】
次に動作について説明する。デジタル変調部１４で生成されたベースバンド変調信号はアップコンバータ１３にて高周波周波数に変換され、入力端子１より高周波増幅器３に入力され、増幅された後、高周波増幅器(高周波電力増幅器)の出力端子２より出力される。一方、デジタル変調部１４にて生成された変調波の包絡線信号は、ＰＷＭまたはシグマデルタ(ΣΔ)変調器１５にてＰＷＭ変調波のパルス信号となり、スイッチング増幅器８の入力端子７よりスイッチング増幅器９に入力され、スイッチング増幅器９の出力電圧が高周波増幅器３の電源端子すなわちコレクタ(ドレイン)端子６に印加される。
【００１７】
包絡線信号の信号レベルが大きな時には高い電圧が、包絡線信号の信号レベルが小さな時には低い電圧が高周波増幅器３の電源電圧に印加される。これにより、変調信号が変調周波数で大きくなったり小さくなったり変動した場合に、常に高周波増幅器３を効率が良い状態で動作させることができるため、バックオフが大きな場合においても高周波電力増幅器全体で高い効率が得られる。
【００１８】
図１においては、高周波増幅器３を構成するトランジスタ４とスイッチング増幅器８を構成するトランジスタ９は同一プロセスで作成され、同一半導体基板Ｓ上に形成されている。そのため、スイッチング増幅器８に対しても、高周波増幅器３と同じ高い周波数まで動作可能なトランジスタを用いているため、スイッチング増幅器８は高い周波数まで動作可能であり、その結果、変調周波数の広帯域化が可能となる。また、高周波増幅器３とスイッチング増幅器８が同一半導体基板上にあり最短で接続されているため、高周波増幅器３とスイッチング増幅器８間の遅延を小さくでき出力信号の変調精度の劣化を防ぎ、良好な変調特性を得ることができる
【００１９】
実施の形態２．
図２はこの発明の実施の形態２による高周波電力増幅器を示す回路図である。図２において、１６はローパスフィルタ、１７はスイッチング増幅器用トランジスタ９のエミッタ(ソース)端子１２に接続されたスイッチング増幅器８の出力端子、１８は高周波増幅器用トランジスタ４のコレクタ(ドレイン)端子６に接続された高周波増幅器３の電源端子である。
【００２０】
図２の高周波電力増幅器は図１の高周波電力増幅器と比較して、スイッチング増幅器８と高周波増幅器３の間を一度、スイッチング増幅器８の出力端子１７より、半導体チップすなわち半導体基板Ｓから外部に取り出し、ローパスフィルタ１６にてスイッチング周波数の高調波成分を抑圧した後、高周波増幅器３の電源端子１８に戻している点が異なる。従った、図１の高周波電力増幅器と同様の効果を有すると共に、さらに、ローパスフィルタ１６によりスイッチング増幅器８にて増幅されたＰＷＭ変調波のパルス信号の高調波成分を抑圧することで、包絡線信号に戻すことができるため、高周波増幅器３で発生するスプリアス成分を抑圧することができる。また、良好な変調特性を得ることができる。
【００２１】
実施の形態３．
図１、図２に示す上記実施の形態１，２の高周波電力増幅器では、高周波増幅器３とスイッチング増幅器８に用いるトランジスタサイズとして同じものを用いていた。この発明の実施の形態３による高周波電力増幅器では、高周波増幅器３に用いるトランジスタ４よりもスイッチング増幅器８に用いるトランジスタ９のトランジスタサイズを大きくした点が異なる。回路図は図１、図２と同じである。そのため上記実施の形態１，２の高周波電力増幅器と同様の効果を奏する。
【００２２】
さらに、高周波増幅器３に用いるトランジスタ４よりもスイッチング増幅器８に用いるトランジスタ９のトランジスタサイズを大きくしたため、スイッチング増幅器８のオン抵抗を小さくすることができ、スイッチング増幅器８で発生する損失を小さくでき、結果として、高周波電力増幅器全体の効率を高めることができる。
【００２３】
実施の形態４．
上記実施の形態１〜３の高周波電力増幅器では、高周波増幅器３とスイッチング増幅器８に用いるトランジスタのエミッタサイズもしくはゲート長は同じものを用いていた。この発明の実施の形態４の高周波電力増幅器では、高周波増幅器３に用いるトランジスタ４よりもスイッチング増幅器８に用いるトランジスタ９のエミッタサイズまたはゲート長を大きくした点が異なる。回路図は図１、図２と同じである。そのため上記実施の形態１〜３の高周波電力増幅器と同様の効果を奏する。
【００２４】
さらに、スイッチング増幅器８に求められる高周波特性は高周波増幅器３に求められる高周波特性よりも低い周波数で良い。ここで、スイッチング増幅器８に用いるトランジスタ９のエミッタサイズまたはゲート長を高周波増幅器３に用いるトランジスタ４よりも大きくすることにより、スイッチング増幅器８に必要以上の利得を与えることがなくなり、スイッチング増幅器８の安定性を高めることができる。また、ＨＢＴ(ヘテロ接合バイポーラトランジスタ)またはバイポーラトランジスタの場合、エミッタサイズを大きくすることでトランジスタサイズも大きくなり、実施の形態３と同様にスイッチング増幅器８のオン抵抗を小さくすることができ、スイッチング増幅器８で発生する損失を小さくでき、結果として、高周波電力増幅器全体の効率を高めることができる。
【００２５】
実施の形態５．
この発明の実施の形態５の高周波電力増幅器では、上記実施の形態１〜４の高周波電力増幅器において、同一半導体基板上の高周波増幅器３とスイッチング増幅器８に用いるトランジスタとしてＨＢＴまたはバイポーラトランジスタを用いたものである。回路図は図１，図２と同じである。そのため上記実施の形態１〜４の高周波電力増幅器と同様の効果を奏する。
【００２６】
実施の形態６．
図３はこの発明の実施の形態６による高周波電力増幅器を示す回路図である。図３のこの実施の形態の高周波電力増幅器は図２の高周波電力増幅器と比較して、高周波増幅器用トランジスタ４としてＨＢＴまたはバイポーラトランジスタを使用し、スイッチング増幅器用トランジスタ２０としてＦＥＴ(電界効果トランジスタ)またはＨＥＭＴを用いた点が異なる。高周波増幅器用トランジスタ４ではベース端子５、コレクタ端子６、グランド２３に接続されたのがエミッタ端子、スイッチング増幅器用トランジスタ２０ではゲート端子１０、ドレイン端子１１、ソース端子１２となる。このため図２の高周波電力増幅器と同様の効果を奏する。
【００２７】
また、高周波増幅器用トランジスタ４としてＧａＡｓＨＢＴを用いた場合には、近年、ＧａＡｓＨＢＴとＧａＡｓＨＥＭＴを同一プロセスで作成するＢｉＦＥＴプロセスが実用化されており、スイッチング増幅器用トランジスタ２０としてＧａＡｓＨＥＭＴを用いることができる。ＧａＡｓＨＢＴと比較して、ＧａＡｓＨＥＭＴの方がオン抵抗は低いため、スイッチング増幅器８のオン抵抗を小さくすることができ、スイッチング増幅器８で発生する損失を小さくでき、結果として、高周波電力増幅器全体の効率を高めることができる。
【００２８】
高周波増幅器用トランジスタ４としてＳｉＧｅＨＢＴを用いた場合には、ＳｉＧｅ ＢｉＣＭＯＳ(Bipolar Complementary Metal Oxide Semiconductor)プロセスにおいては、ＮチャンネルＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)(ＮＭＯＳ)、ＰチャンネルＭＯＳＦＥＴ(ＰＭＯＳ)のどちらも選択可能である。スイッチング増幅器用トランジスタ２０としてＮＭＯＳを用いた場合には、ＳｉＧｅＨＢＴと比較して、ＮＭＯＳの方がオン抵抗は低いため、スイッチング増幅器８のオン抵抗を小さくすることができ、スイッチング増幅器８で発生する損失を小さくでき、結果として、高周波電力増幅器全体の効率を高めることができる。また、スイッチング増幅器用トランジスタ２０としてＰＭＯＳを用いた場合には、ＳｉＧｅＨＢＴと比較して、ＰＭＯＳの方がオン抵抗は低いため、スイッチング増幅器８のオン抵抗を小さくすることができ、さらに、ＰＭＯＳではスイッチング増幅器８による電圧降下をＳｉＧｅＨＢＴやＮＭＯＳの場合と比較して小さくできるため、高周波増幅器３の電源電圧の最大値を高くでき、結果として高周波電力増幅器全体の出力電力を高めることができる。
【００２９】
実施の形態７．
図４はこの発明の実施の形態７による高周波電力増幅器を示す回路図である。図４のこの実施の形態の高周波電力増幅器は図２の高周波電力増幅器と比較して、ＣＭＯＳプロセスにより形成することを考慮して、高周波増幅器用トランジスタ２１としてＮチャンネルＭＯＳＦＥＴ(ＮＭＯＳ)を用い、スイッチング増幅器用トランジスタ２２としてＰチャンネルＭＯＳＦＥＴ(ＰＭＯＳ)を用いた点が異なる。高周波増幅器用トランジスタ２１ではゲート端子５、ドレイン端子６、グランド２３に接続されたのがソース端子、スイッチング増幅器用トランジスタ２２ではゲート端子１０、ドレイン端子１１、ソース端子１２となる。そのため図２の高周波電力増幅器と同様の効果を奏する。
【００３０】
また、ＣＭＯＳプロセスを用いた場合には、ＮＭＯＳ、ＰＭＯＳのどちらも選択可能である。高周波増幅器用トランジスタ２１としてとしてＮＭＯＳを用い、スイッチング増幅器用トランジスタ２２としてＰＭＯＳを用いることにより、スイッチング増幅器８による電圧降下をＮＭＯＳの場合と比較してＰＭＯＳでは小さくできるため、高周波増幅器３の電源電圧の最大値を高くでき、結果として高周波電力増幅器全体の出力電力を高めることができる。
【００３１】
実施の形態８．
図５はこの発明の実施の形態８による高周波電力増幅器に用いる高周波増幅器用トランジスタ、スイッチング増幅器用トランジスタのレイアウトの一例を示す図であり、図１の高周波電力増幅器に対応したレイアウトとなっている。図５において、スイッチング増幅器用トランジスタ９および高周波増幅器用トランジスタ４を構成する単位トランジスタがマトリックス状(例えば６行５列)に並べて形成されている。そして単位トランジスタの行毎に各行に沿って延びそれぞれ単位トランジスタの同種の端子を共通に接続する複数の配線が配置されている。４ａはそれぞれ複数の高周波増幅器用トランジスタ(１トランジスタ素子である単位トランジスタ)４が横方向(行方向)に配列された高周波増幅器用トランジスタ群、９ａはそれぞれ複数のスイッチング増幅器用トランジスタ(１トランジスタ素子である単位トランジスタ)９が横方向(行方向)に配列されたスイッチング増幅器用トランジスタ群である。
【００３２】
５ａは高周波増幅器用トランジスタ群４ａ毎に各高周波増幅器用トランジスタ４のベース端子(Ｂ)５が並列に接続されたベース(ゲート)端子パッドである。１０ａはスイッチング増幅器用トランジスタ群９ａ毎に並列に接続された各スイッチング増幅器用トランジスタ９のベース端子(Ｂ)１０がさらに全てのスイッチング増幅器用トランジスタ群９ａに関して並列に接続されたベース(ゲート)端子パッドである。１１ａはスイッチング増幅器用トランジスタ群９ａ毎に並列に接続された各スイッチング増幅器用トランジスタ９のコレクタ端子(Ｃ)１１がさらに全てのスイッチング増幅器用トランジスタ群９ａに関して並列に接続されたコレクタ(ドレイン)端子パッドである。６ａは隣接したスイッチング増幅器用トランジスタ群９ａと高周波増幅器用トランジスタ群４ａの対毎にそれぞれ対になったスイッチング増幅器用トランジスタ９のエミッタ端子(Ｅ)１２と高周波増幅器用トランジスタ４のコレクタ端子(Ｃ)６が互いに接続された接続点が並列に接続されたコレクタ(ドレイン)・エミッタ(ソース)端子パッドである。２３ａは高周波増幅器用トランジスタ群４ａ毎に各高周波増幅器用トランジスタ４のエミッタ端子(Ｅ)２３が並列に接続されたグランドパッドである。なお、図５に記載の構成は全て同一半導体基板(図示省略)上に形成される。
【００３３】
次に動作について説明する。図５は、高周波増幅器用トランジスタ４としてＨＢＴまたはバイポーラトランジスタを、スイッチング増幅器用トランジスタ９としてＨＢＴまたはバイポーラトランジスタを用いた場合である。
【００３４】
高周波増幅器用トランジスタ４は図５に示すように、破線で示す複数(例えば５つ)の高周波増幅器用トランジスタ４が横方向(行方向)に並べられてなるトランジスタ群(単位ＨＢＴ)４ａを縦方向(列方向)に複数個(例えば３つ)並べて並列合成している。スイッチング増幅器用トランジスタ９も破線で示す複数(例えば５つ)のスイッチング増幅器用トランジスタ９が横方向に並べられてなるトランジスタ群(単位ＨＢＴ)９ａを縦方向に複数個(例えば３つ)並べて並列合成している。対になった高周波増幅器用トランジスタ４のコレクタ(Ｃ)とスイッチング増幅器用トランジスタ９のエミッタ(Ｅ)が接続されている。高周波信号は、高周波増幅器用トランジスタ４のベース端子(Ｂ)５から入力され、高周波増幅器用トランジスタ４で増幅された後、高周波増幅器用トランジスタ４のコレクタ端子(Ｃ)６より出力される。包絡線信号はスイッチング増幅器用トランジスタ９のベース端子(Ｂ)１０からスイッチング増幅器用トランジスタ９に入力され、スイッチング増幅器用トランジスタ９のエミッタ端子(Ｅ)１２から高周波増幅器用トランジスタ４のコレクタ端子(Ｃ)６に電源として印加される。これによりエンベロープトラッキング増幅器として動作できる。
【００３５】
その際に、高周波増幅器用トランジスタ４の行すなわち高周波増幅器用トランジスタ群４ａとスイッチング増幅器用トランジスタ９すなわちスイッチング増幅器用トランジスタ群９ａとの行を交互に配置している。高周波増幅器用トランジスタ４における発熱量の方がスイッチング増幅器用トランジスタ９における発熱量よりも大きいため、高周波増幅器用トランジスタ４の行とスイッチング増幅器用トランジスタ９を行を縦方向に交互に配置することで、放熱性を高め、高周波増幅器用トランジスタ４をより低い温度で動作することができ、高周波増幅器の効率を高くでき、結果として高周波電力増幅器全体の効率を高めることができる。また、信頼性も向上することができる。
【００３６】
図６は実施の形態８による高周波電力増幅器のトランジスタのレイアウトの別の例を示す図であり、図２の高周波電力増幅器に対応したレイアウトとなっている。図６のレイアウトは、高周波増幅器用トランジスタ４としてＨＢＴまたはバイポーラトランジスタを、スイッチング増幅器用トランジスタ９としてＨＢＴまたはバイポーラトランジスタを用いた場合である。図５と比較して、コレクタ(ドレイン)端子パッド６ａには高周波増幅器用トランジスタ群４ａ毎の各高周波増幅器用トランジスタ４のコレクタ端子(Ｃ)６が並列に接続され、これとは別にスイッチング増幅器用トランジスタ群９ａ毎に並列に接続された各スイッチング増幅器用トランジスタ９のエミッタ端子(Ｅ)１２がさらに全てのスイッチング増幅器用トランジスタ９に関して並列に接続されたエミッタ(ソース)端子パッド１２ａが配置されている。
【００３７】
図７は実施の形態８による高周波電力増幅器のトランジスタのレイアウトのさらに別の例を示す図であり、図２の高周波電力増幅器に対応したレイアウトとなっている。図６のレイアウトに対して、さらに実施の形態３に対応して、高周波増幅器用トランジスタ４よりもスイッチング増幅器用トランジスタ９のトランジスタサイズを大きくした場合である。さらに実施の形態４に対応して、高周波増幅器用トランジスタ４よりもスイッチング増幅器用トランジスタ９のエミッタサイズを大きくした場合である。各スイッチング増幅器用トランジスタ群９ａはトランジスタサイズまたはエミッタサイズを大きくした１つのスイッチング増幅器用トランジスタ９で構成されている。このようなレイアウトにすることにより、チップサイズすなわち半導体基板のサイズを大きくすることなくスイッチング増幅器用トランジスタ９のトランジスタサイズまたはエミッタサイズを大きくすることができる。
【００３８】
なお図５〜７のレイアウトは実施の形態５にも対応している。
【００３９】
図８，図９はそれぞれ図６，図７のレイアウトに対して、図３の高周波電力増幅器に対応して、スイッチング増幅器用トランジスタ９をＨＢＴまたはバイポーラトランジスタからＦＥＴまたはＨＥＭＴ２０に変更した場合のレイアウトである。図８，図９のレイアウトでは各スイッチング増幅器用トランジスタ群２０ａの各スイッチング増幅器用トランジスタ２０がＦＥＴまたはＨＥＭＴで構成されており、図９ではさらに各スイッチング増幅器用トランジスタ群２０ａがトランジスタサイズまたはゲート長を大きくした１つのＦＥＴまたはＨＥＭＴからなるスイッチング増幅器用トランジスタ２０で構成されている。
【００４０】
図１０、図１１はそれぞれ図６、図７のレイアウトに対して、図４の高周波電力増幅器に対応して、高周波増幅器用トランジスタ４をＨＢＴまたはバイポーラトランジスタからＦＥＴまたはＨＥＭＴ、またはＮチャンネルＭＯＳＦＥＴ(ＮＭＯＳ)２１からなる高周波増幅器用トランジスタ２１に変更した高周波増幅器用トランジスタ群２１ａ、スイッチング増幅器用トランジスタ９をＨＢＴまたはバイポーラトランジスタからＦＥＴまたはＨＥＭＴ、またはＮチャンネルＭＯＳＦＥＴ(ＮＭＯＳ)またはＰチャンネルＭＯＳＦＥＴ(ＰＭＯＳ)２２からなるスイッチング増幅器用トランジスタ２２に変更したスイッチング増幅器用トランジスタ群２２ａで構成した場合のレイアウトである。
【００４１】
図６〜１１のいずれのレイアウトにおいても高周波増幅器用トランジスタの行とスイッチング増幅器用トランジスタの行を交互に配置することで、放熱性を高め、高周波増幅器用トランジスタを低い温度で動作することができ、高周波増幅器の効率を高くでき、結果として高周波電力増幅器全体の効率を高めることができる。
【００４２】
なお、図５の高周波電力増幅器のレイアウトに対しても上記と同様にして、ＨＢＴまたはバイポーラトランジスタから、ＦＥＴまたはＨＥＭＴに変更してもよく、高周波増幅器用トランジスタ４を、ＨＢＴまたはバイポーラトランジスタから、ＦＥＴまたはＨＥＭＴ、またはＮチャンネルＭＯＳＦＥＴ(ＮＭＯＳ)(２１)に、スイッチング増幅器用トランジスタ９をＨＢＴまたはバイポーラトランジスタから、ＦＥＴまたはＨＥＭＴ、またはＮチャンネルＭＯＳＦＥＴ(ＮＭＯＳ)またはＰチャンネルＭＯＳＦＥＴ(ＰＭＯＳ)(２０，２２)に変更し、対応するレイアウトにしてもよい。
【００４３】
実施の形態９．
図１２はこの発明の実施の形態９による高周波電力増幅器に用いる高周波増幅器用トランジスタ、スイッチング増幅器用トランジスタのレイアウトの一例を示す図であり、図１の高周波電力増幅器に対応したレイアウトとなっている。４ｂはそれぞれ複数の高周波増幅器用トランジスタ(１トランジスタ素子である単位トランジスタ)４が横方向(行方向)に配列された２行の高周波増幅器用トランジスタ群４ａがエミッタ端子が背中合わせにされて共通に接続された増幅用トランジスタ２行ユニットである。９ｂはそれぞれ複数のスイッチング増幅器用トランジスタ(１トランジスタ素子である単位トランジスタ)９が横方向(行方向)に配列された２行のスイッチング増幅器用トランジスタ群９ａがコレクタ端子が背中合わせにされて共通に接続されたスイッチング用トランジスタ２行ユニットである。
【００４４】
次に動作について説明する。図１２は、高周波増幅器用トランジスタ４としてＨＢＴもしくはバイポーラトランジスタを、スイッチング増幅器用トランジスタ９としてＨＢＴもしくはバイポーラトランジスタを用いた場合である。
【００４５】
高周波増幅器用トランジスタ４は図１２に示すように、増幅用トランジスタ２行ユニット４ｂとして構成され、スイッチング増幅器用トランジスタ９はスイッチング増幅器用トランジスタ群９ａおよびスイッチング用トランジスタ２行ユニット９ｂで構成される。そして増幅用トランジスタ２行ユニット４ｂとスイッチング用トランジスタ２行ユニット９ｂが縦方向に両端が増幅用トランジスタ２行ユニット４ｂになるように交互に配置され、これらの配列されたユニットの縦方向の両側の端にスイッチング増幅器用トランジスタ群９ａがそれぞれ配置されている。そして対向して対になった高周波増幅器用トランジスタ４のコレクタ(Ｃ)とスイッチング増幅器用トランジスタ９のエミッタ(Ｅ)が接続されている。高周波信号は、高周波増幅器用トランジスタ４のベース端子(Ｂ)５から入力され、高周波増幅器用トランジスタ４で増幅された後、高周波増幅器用トランジスタ４のコレクタ端子(Ｃ)６より出力される。包絡線信号はスイッチング増幅器用トランジスタ９のベース端子(Ｂ)１０からスイッチング増幅器用トランジスタ９に入力され、スイッチング増幅器用トランジスタ９のエミッタ端子(Ｅ)１２から高周波増幅器用トランジスタ４のコレクタ端子(Ｃ)６に電源として入力される。これによりエンベロープトラッキング増幅器として動作できる。
【００４６】
その際に、最小単位の構成で説明すると、高周波増幅器用トランジスタ４は２行を１組とし２つの行はエミッタ端子(Ｅ)を共通に背中合わせにされた増幅用トランジスタ２行ユニット４ｂで構成されている。増幅用トランジスタ２行ユニット４ｂの縦方向の両側には１行の単位トランジスタからなるスイッチング増幅器用トランジスタ群９ａをそれぞれ配置している。図１２ではこの増幅用トランジスタ２行ユニット４ｂとその両側の２つのスイッチング増幅器用トランジスタ群９ａを１組としたものを２つ縦方向に並べて並列合成しているが、中央の２行のスイッチング増幅器用トランジスタ群９ａはコレクタ端子が背中合わせにされて共通に接続されて配置され、スイッチング用トランジスタ２行ユニット９ｂを構成している。
【００４７】
高周波増幅器用トランジスタ４における発熱量の方がスイッチング増幅器用トランジスタ９における発熱量よりも大きいため、高周波増幅器用トランジスタ４の行とスイッチング増幅器用トランジスタ９を縦方向に交互に配置することで、上記実施の形態と同様な効果が得られる。また、高周波増幅器用トランジスタ４とスイッチング増幅器用トランジスタ９がそれぞれ増幅用トランジスタ２行ユニット４ｂ、スイッチング用トランジスタ２行ユニット９ｂで構成されるため、図５のレイアウトと比較してレイアウト面積が小さく、半導体基板サイズ(チップサイズ)を小型化でき低コスト化することができる。
【００４８】
図１３は実施の形態９による高周波電力増幅器のトランジスタのレイアウトの別の例を示す図であり、図２の高周波電力増幅器に対応したレイアウトである。図１３のレイアウトは、高周波増幅器用トランジスタ４としてＨＢＴもしくはバイポーラトランジスタを、スイッチング増幅器用トランジスタ９としてＨＢＴもしくはバイポーラトランジスタを用いた場合である。図１２と比較して、コレクタ(ドレイン)端子パッド６ａには高周波増幅器用トランジスタ群４ａ毎の各高周波増幅器用トランジスタ４のコレクタ端子(Ｃ)６が並列に接続され、これとは別にスイッチング増幅器用トランジスタ群９ａ毎に並列に接続された各スイッチング増幅器用トランジスタ９のエミッタ端子(Ｅ)１２がさらに全てのスイッチング増幅器用トランジスタ９に関して並列に接続されたエミッタ(ソース)端子パッド１２ａが配置されている。
【００４９】
図１４は実施の形態９による高周波電力増幅器のトランジスタのレイアウトのさらに別の例を示す図であり、図２の高周波電力増幅器に対応したレイアウトとなっている。図１３のレイアウトに対して、さらに実施の形態３に対応して、高周波増幅器用トランジスタ４よりもスイッチング増幅器用トランジスタ９のトランジスタサイズを大きくした場合である。さらに実施の形態４に対応して、高周波増幅器用トランジスタ４よりもスイッチング増幅器用トランジスタ９のエミッタサイズを大きくした場合である。各スイッチング増幅器用トランジスタ群９ａはトランジスタサイズまたはエミッタサイズを大きくした１つのスイッチング増幅器用トランジスタ９で構成されている。このようなレイアウトにすることにより、チップサイズすなわち半導体基板のサイズを大きくすることなくスイッチング増幅器用トランジスタ９のトランジスタサイズまたはエミッタサイズを大きくすることができている。
【００５０】
なお図１２〜１４のレイアウトは実施の形態５にも対応している。
【００５１】
図１５、図１６はそれぞれ図１３、図１４のレイアウトに対して、図３の高周波電力増幅器に対応して、スイッチング増幅器用トランジスタ９をＨＢＴまたはバイポーラトランジスタからＦＥＴまたはＨＥＭＴ２０に変更した場合のレイアウトである。図１５，図１６のレイアウトでは各スイッチング用トランジスタ２行ユニット２０ｂおよび各スイッチング増幅器用トランジスタ群２０ａの各スイッチング増幅器用トランジスタ２０がＦＥＴまたはＨＥＭＴで構成されており、図１６ではさらに各スイッチング用トランジスタ２行ユニット２０ｂの各スイッチング増幅器用トランジスタ群２０ａおよび各スイッチング増幅器用トランジスタ群２０ａがトランジスタサイズまたはゲート長を大きくした１つのＦＥＴまたはＨＥＭＴからなるスイッチング増幅器用トランジスタ２０で構成されている。
【００５２】
図１７、図１８はそれぞれ図１３、図１４のレイアウトに対して、図４の高周波電力増幅器に対応して、高周波増幅器用トランジスタ４をＨＢＴまたはバイポーラトランジスタからＦＥＴまたはＨＥＭＴ、またはＮチャンネルＭＯＳＦＥＴ(ＮＭＯＳ)２１からなる高周波増幅器用トランジスタ２１に変更した高周波増幅器用トランジスタ群２１ａ、増幅用トランジスタ２行ユニット２１ｂ、スイッチング増幅器用トランジスタ９をＨＢＴまたはバイポーラトランジスタからＦＥＴまたはＨＥＭＴ、またはＮチャンネルＭＯＳＦＥＴ(ＮＭＯＳ)またはＰチャンネルＭＯＳＦＥＴ(ＰＭＯＳ)２２に変更したスイッチング増幅器用トランジスタ群２２ａ、スイッチング用トランジスタ２行ユニット２２ｂで構成した場合のレイアウトである。
【００５３】
図１３〜１８のいずれのレイアウトにおいても高周波増幅器用トランジスタの２行ユニットとスイッチング増幅器用トランジスタの２行ユニットや行とを交互に配置することで、図１２同様に放熱性を高め、高周波増幅器用トランジスタを低い温度で動作することができ、高周波増幅器の効率を高くでき、結果として高周波電力増幅器全体の効率を高めることができる。
【００５４】
なお、図１２の高周波電力増幅器のレイアウトに対しても上記と同様にして、ＨＢＴまたはバイポーラトランジスタから、ＦＥＴまたはＨＥＭＴに変更してもよく、高周波増幅器用トランジスタ４を、ＨＢＴまたはバイポーラトランジスタから、ＦＥＴまたはＨＥＭＴ、またはＮチャンネルＭＯＳＦＥＴ(ＮＭＯＳ)(２１)に、スイッチング増幅器用トランジスタ９をＨＢＴまたはバイポーラトランジスタから、ＦＥＴまたはＨＥＭＴ、またはＮチャンネルＭＯＳＦＥＴ(ＮＭＯＳ)またはＰチャンネルＭＯＳＦＥＴ(ＰＭＯＳ)(２０，２２)に変更し、対応するレイアウトにしてもよい。
【００５５】
実施の形態１０．
図１９はこの発明の実施の形態１０による高周波電力増幅器に用いる高周波増幅器用トランジスタ、スイッチング増幅器用トランジスタのレイアウトの一例を示す図であり、図１の高周波電力増幅器に対応したレイアウトとなっている。９ｂはそれぞれ複数のスイッチング増幅器用トランジスタ(１トランジスタ素子である単位トランジスタ)９が横方向(行方向)に配列された２行のスイッチング増幅器用トランジスタ群９ａがコレクタ端子が背中合わせにされて共通に接続されたスイッチング用トランジスタ２行ユニットである。４ｂはそれぞれ複数の高周波増幅器用トランジスタ(１トランジスタ素子である単位トランジスタ)４が横方向(行方向)に配列された２行の高周波増幅器用トランジスタ群４ａがエミッタ端子が背中合わせにされて共通に接続された増幅用トランジスタ２行ユニットである。図１２〜１８のレイアウトでは縦方向の両側端がスイッチング増幅器用トランジスタ群９ａであったのに対し、図１９〜２５のレイアウトでは両側端が高周波増幅器用トランジスタ群４ａが配置される。
【００５６】
次に動作について説明する。図１９は、高周波増幅器用トランジスタ４としてＨＢＴまたはバイポーラトランジスタを、スイッチング増幅器用トランジスタ９としてＨＢＴまたはバイポーラトランジスタを用いた場合である。
【００５７】
高周波増幅器用トランジスタ４は図１９に示すように、高周波増幅器用トランジスタ群４ａおよび増幅用トランジスタ２行ユニット４ｂとして構成され、スイッチング増幅器用トランジスタ９はスイッチング用トランジスタ２行ユニット９ｂで構成される。そして増幅用トランジスタ２行ユニット４ｂとスイッチング用トランジスタ２行ユニット９ｂが縦方向に両端がスイッチング用トランジスタ２行ユニット９ｂになるように交互に配置され、これらの配列されたユニットの縦方向の両側の端に高周波増幅器用トランジスタ群４ａがそれぞれ配置されている。そして対向して対になった高周波増幅器用トランジスタ４のコレクタ(Ｃ)とスイッチング増幅器用トランジスタ９のエミッタ(Ｅ)が接続されている。高周波信号は、高周波増幅器用トランジスタ４のベース端子(Ｂ)５から入力され、高周波増幅器用トランジスタ４で増幅された後、高周波増幅器用トランジスタ４のコレクタ端子(Ｃ)６より出力される。包絡線信号はスイッチング増幅器用トランジスタ９のベース端子(Ｂ)１０からスイッチング増幅器用トランジスタ９に入力され、スイッチング増幅器用トランジスタ９のエミッタ端子(Ｅ)１２から高周波増幅器用トランジスタ４のコレクタ端子(Ｃ)６に電源として入力される。これによりエンベロープトラッキング増幅器として動作できる。
【００５８】
その際に、最小単位の構成で説明すると、スイッチング増幅器用トランジスタ９は２行を１組とし２つの行はコレクタ端子(Ｃ)を共通に背中合わせにされたスイッチング用トランジスタ２行ユニット４ｂで構成されている。スイッチング用トランジスタ２行ユニット９ｂの縦方向の両側には１行の単位トランジスタからなる高周波増幅器用トランジスタ群４ａをそれぞれ配置している。図１９ではこのスイッチング用トランジスタ２行ユニット９ｂとその両側の２つの高周波増幅器用トランジスタ群４ａを１組としたものを２つ縦方向に並べて並列合成しているが、中央の２行の高周波増幅器用トランジスタ群４ａはエミッタ端子が背中合わせにされて共通に接続されて配置され、増幅用トランジスタ２行ユニット４ｂを構成している。
【００５９】
高周波増幅器用トランジスタ４における発熱量の方がスイッチング増幅器用トランジスタ９における発熱量よりも大きいため、高周波増幅器用トランジスタ４の行とスイッチング増幅器用トランジスタ９を交互に配置することで、上記実施の形態と同様な効果が得られる。また、高周波増幅器用トランジスタ４とスイッチング増幅器用トランジスタ９がそれぞれ増幅用トランジスタ２行ユニット４ｂ、スイッチング用トランジスタ２行ユニット９ｂで構成されるため、図５のレイアウトと比較してレイアウト面積が小さく、半導体基板サイズ(チップサイズ)を小型化でき低コスト化することができる。
【００６０】
図２０は実施の形態１０による高周波電力増幅器のトランジスタのレイアウトの別の例を示す図であり、図２の高周波電力増幅器に対応したレイアウトである。図２０のレイアウトは、高周波増幅器用トランジスタ４としてＨＢＴまたはバイポーラトランジスタを、スイッチング増幅器用トランジスタ９としてＨＢＴまたはバイポーラトランジスタを用いた場合である。図１９と比較して、コレクタ(ドレイン)端子パッド６ａには高周波増幅器用トランジスタ群４ａ毎の各高周波増幅器用トランジスタ４のコレクタ端子(Ｃ)６が並列に接続され、これとは別にスイッチング増幅器用トランジスタ群９ａ毎に並列に接続された各スイッチング増幅器用トランジスタ９のエミッタ端子(Ｅ)１２がさらに全てのスイッチング増幅器用トランジスタ９に関して並列に接続されたエミッタ(ソース)端子パッド１２ａが配置されている。
【００６１】
図２１は実施の形態１０による高周波電力増幅器のトランジスタのレイアウトのさらに別の例を示す図であり、図２の高周波電力増幅器に対応したレイアウトとなっている。図２０のレイアウトに対して、さらに実施の形態３に対応して、高周波増幅器用トランジスタ４よりもスイッチング増幅器用トランジスタ９のトランジスタサイズを大きくした場合である。さらに実施の形態４に対応して、高周波増幅器用トランジスタ４よりもスイッチング増幅器用トランジスタ９のエミッタサイズを大きくした場合である。各スイッチング増幅器用トランジスタ群９ａはトランジスタサイズまたはエミッタサイズを大きくした１つのスイッチング増幅器用トランジスタ９で構成されている。このようなレイアウトにすることにより、チップサイズすなわち半導体基板のサイズを大きくすることなくスイッチング増幅器用トランジスタ９のトランジスタサイズまたはエミッタサイズを大きくすることができている。
【００６２】
なお図１９〜２１のレイアウトは実施の形態５にも対応している。
【００６３】
図２２、図２３はそれぞれ図２０、図２１のレイアウトに対して、図３の高周波電力増幅器に対応して、スイッチング増幅器用トランジスタ９をＨＢＴまたはバイポーラトランジスタからＦＥＴまたはＨＥＭＴ２０に変更した場合のレイアウトである。図２４、図２５はそれぞれ図２０、図２１のレイアウトに対して、図４の高周波電力増幅器に対応して、高周波増幅器用トランジスタ４をＨＢＴまたはバイポーラトランジスタからＦＥＴまたはＨＥＭＴ、またはＮチャンネルＭＯＳＦＥＴ(ＮＭＯＳ)２１にからなる高周波増幅器用トランジスタ２１に変更した高周波増幅器用トランジスタ群２１ａ、増幅用トランジスタ２行ユニット２１ｂ、スイッチング増幅器用トランジスタ９をＨＢＴまたはバイポーラトランジスタからＦＥＴまたはＨＥＭＴ、またはＮチャンネルＭＯＳＦＥＴ(ＮＭＯＳ)またはＰチャンネルＭＯＳＦＥＴ(ＰＭＯＳ)２２に変更したスイッチング増幅器用トランジスタ群２２ａ、スイッチング用トランジスタ２行ユニット２２ｂで構成した場合のレイアウトである。
【００６４】
図２０〜２５のいずれのレイアウトにおいても図１９同様にスイッチング増幅器用トランジスタの２行ユニットと高周波増幅器用トランジスタの２行ユニットや行とを交互に配置することで、放熱性を高め、高周波増幅器用トランジスタを低い温度で動作することができ、高周波増幅器の効率を高くでき、結果として高周波電力増幅器全体の効率を高めることができる。
【００６５】
なお、図１９の高周波電力増幅器のレイアウトに対しても上記と同様にして、ＨＢＴまたはバイポーラトランジスタからＦＥＴまたはＨＥＭＴに変更してもよく、高周波増幅器用トランジスタ４を、ＨＢＴまたはバイポーラトランジスタから、ＦＥＴまたはＨＥＭＴ、またはＮチャンネルＭＯＳＦＥＴ(ＮＭＯＳ)(２１)に、スイッチング増幅器用トランジスタ９をＨＢＴまたはバイポーラトランジスタから、ＦＥＴまたはＨＥＭＴ、またはＮチャンネルＭＯＳＦＥＴ(ＮＭＯＳ)またはＰチャンネルＭＯＳＦＥＴ(ＰＭＯＳ)(２０，２２)に変更してもよい。
【００６６】
なお、実施の形態１〜１０の高周波電力増幅器においては、高周波増幅器用トランジスタとスイッチング増幅器用トランジスタが、いずれも、同一半導体基板(チップ)上に形成されていることを特徴としているが、その際に、高周波増幅器３の入力整合回路、出力整合回路等の整合回路が同じ半導体基板上に形成されていても構わない。また、高周波増幅器３が多段増幅器であって、それらが全て同一半導体基板上に形成されていても構わない。また、実施の形態８〜１０の高周波電力増幅器の高周波増幅器用トランジスタとスイッチング増幅器用トランジスタのレイアウトについても、高周波増幅器３が多段増幅器増幅器の場合に、全ての増幅段のトランジスタに適用されていても構わないし、最終段増幅器のトランジスタのみに適用されていても構わない。また、実施の形態１〜７の高周波電力増幅器においても、高周波増幅器３が多段増幅器の場合に、スイッチング増幅器８の出力電圧を全ての増幅段の増幅器の電源電圧として印加しても構わないし、最終段増幅器のみに電源電圧として印加しても構わない。
【００６７】
なお、この発明は上記各実施の形態に限定されるものではなく、これらの実施の形態の可能な組み合わせを全て含むことは云うまでもない。
【符号の説明】
【００６８】
１  入力端子(高周波増幅器)、２  出力端子(高周波増幅器，高周波電力増幅器)、３  高周波増幅器、４，２１  高周波増幅器用トランジスタ、４ａ，２１ａ  高周波増幅器用トランジスタ群、４ｂ，２１ｂ  スイッチング用トランジスタ２行ユニット、５  ベース(ゲート)端子、５ａ  ベース(ゲート)端子パッド、６  コレクタ(ドレイン)端子、６ａ  コレクタ(ドレイン)・エミッタ(ソース)端子パッド、７  入力端子(スイッチング増幅器)、８  スイッチング増幅器、９，２０，２２  スイッチング増幅器用トランジスタ、９ａ，２０ａ，２２ａ  スイッチング増幅器用トランジスタ群、９ｂ，２０ｂ，２２ｂ  スイッチング用トランジスタ２行ユニット、１０  ベース(ゲート)端子、１０ａ  ベース(ゲート)端子パッド、１１  コレクタ(ドレイン)端子、１１ａ  コレクタ(ドレイン)端子パッド、１２  エミッタ(ソース)端子、１２ａ  エミッタ(ソース)端子パッド、１３  アップコンバータ、１４  デジタル変調部、１５  シグマデルタ変調器、１６  ローパスフィルタ、１７  出力端子、１８  電源端子  ２３  グランド、２３ａ  グランドパッド、Ｓ  半導体基板。
【図１】
2010278704.tif 000003
【図２】
2010278704.tif 000004
【図３】
2010278704.tif 000005
【図４】
2010278704.tif 000006
【図５】
2010278704.tif 000007
【図６】
2010278704.tif 000008
【図７】
2010278704.tif 000009
【図８】
2010278704.tif 000010
【図９】
2010278704.tif 000011
【図１０】
2010278704.tif 000012
【図１１】
2010278704.tif 000013
【図１２】
2010278704.tif 000014
【図１３】
2010278704.tif 000015
【図１４】
2010278704.tif 000016
【図１５】
2010278704.tif 000017
【図１６】
2010278704.tif 000018
【図１７】
2010278704.tif 000019
【図１８】
2010278704.tif 000020
【図１９】
2010278704.tif 000021
【図２０】
2010278704.tif 000022
【図２１】
2010278704.tif 000023
【図２２】
2010278704.tif 000024
【図２３】
2010278704.tif 000025
【図２４】
2010278704.tif 000026
【図２５】
2010278704.tif 000027