(57)【要約】【課題】外部からの複数フレームの画像信号の入力に応じた該複数フレームの画像信号の迅速な可視的な出力と、画質の向上とを図ることが可能な画像表示装置を提供する。【解決手段】画像表示装置であって、発光素子を各々有する複数の画素回路と、各画素回路において画像信号に応じた電位を設定する電位設定部と、発光領域の一端側から共通の電源線を介して該複数の画素回路に電源電圧を供給することで、複数の発光素子を同時に発光させる電圧供給部とを備える。そして、該画像表示装置では、画像信号に基づく各画素回路における予測電流に応じて、各画素回路の位置を示す変数に係る１次および２次の項と、各予測電流の大小に起因する電源電圧の変動に対応する三角関数の項とを用いて、電源電圧の予測降下量を示す近似式を算出し、該近似式に基づいて、各予測降下量に応じた補正を各画像信号に対して行う。【選択図】図１２
2010197871.tif 000002
【特許請求の範囲】
【請求項１】
発光素子をそれぞれ有する複数の画素回路と、
各前記画素回路において画像信号に応じた電位を設定する電位設定部と、
前記複数の画素回路が配列される発光領域の一端側から共通の電源線を介して該複数の画素回路に電源電圧を供給することで、該複数の画素回路に含まれる複数の前記発光素子を同時に発光させる電圧供給部と、
各前記画素回路に対応する画像信号に基づく各前記画素回路における予測電流に応じて、各前記画素回路の位置を示す変数に係る１次および２次の項と、各前記予測電流の大小に起因する前記電源電圧の変動に対応する三角関数の項とを用いて、各前記画素回路に供給される前記電源電圧の予測降下量を示す近似式を算出する近似式算出部と、
前記近似式に基づいて、各前記予測降下量に応じた補正を各前記画像信号に対して行う信号補正部と、
を備えることを特徴とする画像表示装置。
【請求項２】
請求項１に記載の画像表示装置であって、
前記三角関数の項が、
前記変数に係る正弦と係数とを乗じた項、および該変数に係る余弦と係数とを乗じた項を含むことを特徴とする画像表示装置。
【請求項３】
請求項２に記載の画像表示装置であって、
前記三角関数の項が、
前記変数の異なる２以上の自然数倍に係る正弦と係数とをそれぞれ乗じた項、および該変数の異なる２以上の自然数倍に係る余弦と係数とをそれぞれ乗じた項を含むことを特徴とする画像表示装置。
【請求項４】
請求項１から請求項３の何れか１つの請求項に記載の画像表示装置であって、
前記１次の項が、
前記変数と係数とを乗じた項を含み、
前記２次の項が、
前記変数の２乗と係数とを乗じた項を含むことを特徴とする画像表示装置。
【請求項５】
請求項２から請求項４の何れか１つの請求項に記載の画像表示装置であって、
前記近似式算出部が、
前記予測電流に基づいて、各前記係数を算出することを特徴とする画像表示装置。
【請求項６】
請求項１から請求項５の何れか１つの請求項に記載の画像表示装置であって、
各前記画素回路の前記一端側からの位置を示す座標をｘ、該座標ｘに位置する前記画素回路における前記予測降下量をＶ(ｘ)、該座標ｘの最大値をｘmax、各前記予測電流に応じて算出される係数をＡ，Ｂ，Ｃ，Ｄとしたとき、前記１次の項が、Ａ×ｘの形式で示されるとともに、前記２次の項が、Ｂ×ｘ2の形式で示され、前記三角関数の項が、Ｃ×ｓｉｎ｛２π×（ｘ／ｘmax）｝＋Ｄ×ｃｏｓ｛２π×（ｘ／ｘmax）}の項を含むことを特徴とする画像表示装置。
【請求項７】
請求項１から請求項６の何れか１つの請求項に記載の画像表示装置であって、
前記信号補正部が、
ガンマ変換後の前記画像信号を補正することを特徴とする画像表示装置。
【請求項８】
請求項７に記載の画像表示装置であって、
各前記画素回路が、
ゲートに対して前記画像信号に応じた電位が設定されることで、前記発光素子を流れる電流を調整するトランジスタを有し、
前記信号補正部が、
前記画像信号に応じた前記トランジスタの増幅率で前記予測降下量を除することで導出される補正値によって、前記画像信号を補正することを特徴とする画像表示装置。
【請求項９】
請求項１から請求項６の何れか１つの請求項に記載の画像表示装置であって、
前記信号補正部が、
ガンマ変換前の前記画像信号を補正することを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
画像表示装置に関する。
【背景技術】
【０００２】
非晶質または多結晶のシリコン等で形成された薄膜トランジスタ（ＴＦＴ）と有機発光ダイオード（ＯＬＥＤ）等の電流制御型の発光素子とを各画素回路に持つ画像表示装置が知られている。そして、この画像表示装置では、画像信号に応じた異なる電流が各画素回路に流れることで、各画素回路において所望の輝度の発光が実現させる。
【０００３】
このような画像表示装置では、発光素子をそれぞれ有する複数の画素回路が行列状に配置されるとともに、電源線が画素回路に対して１行毎に共通に接続される。そして、各電源線は電気抵抗を有するため、電気抵抗と流れる電流とに基づいて、電源線を介して各画素回路に付与される電圧に変化が生じる。例えば、各画素回路に対して電源電圧を供給するドライバ（電源供給用ドライバ）に対して、共通の電源線を介して複数の画素回路に接続される構成では、電源供給用ドライバから遠い画素回路であればあるほど、供給される電源電圧が降下する。従って、ドライバから遠い画素回路であればあるほど、ＯＬＥＤの発光輝度が所望の発光輝度から低下し、表示される画像において輝度ムラやクロストーク等の不具合が発生するため、画質の低下を招く。
【０００４】
そこで、このような電気抵抗による電圧降下量を補償するように、各画像信号線に供給される画像信号を補正する技術が提案されている（例えば、特許文献１〜５等）。
【０００５】
ここで、特許文献１の技術に準じて電圧降下量を算出する一手法について説明する。
【０００６】
なお、ここでは、表示パネルの左側から順に配列される、１、２、３、・・・、Ｎ番目の画素回路が、この順番で共通の電源線に対して電気的に接続されているものとする。そして、表示パネルの最も左側に配列される１番目の画素回路の横方向のＸ座標を０、表示パネルの最も右側に配列されるＮ番目の画素回路の横方向のＸ座標を１、各Ｘ座標の画素回路において電源電圧に応じて流れる電流（電流分布）をｉ(ｘ)、各Ｘ座標の画素回路における電源線の電気抵抗をｒとする。また、電源供給用ドライバからＸ座標が０である画素回路に至る迄における電源線の電気抵抗をＲとする。
【０００７】
まず、Ｘ座標がｘである画素回路において発生する電源電圧の降下率（電圧降下率）δＶ(ｘ)は、Ｘ座標がｘから１に至る迄の各画素回路において電源電圧に応じて流れる電流を積算した値に、電気抵抗ｒを乗じたものであり、下式(１)で示される。
【０００８】
【数１】
2010197871.tif 000003
【０００９】
そして、Ｘ座標が０である画素回路からＸ座標がｘである画素回路に至る迄に電源線において発生する電源電圧の降下量（電圧降下量）Ｖ(ｘ)は、下式(２)で示される。
【００１０】
【数２】
2010197871.tif 000004
【００１１】
上式(２)で示されるように、電圧降下量Ｖ(ｘ)は、電圧降下率δＶ(ｘ)をＸ座標が０〜ｘの区間について積分した値と、電流分布ｉ(ｘ)をＸ座標が０〜１の区間について積分した値に電気抵抗Ｒを乗じた値との和で示される。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００５−１０３１９号公報
【特許文献２】特開２００４−１０９１９１号公報
【特許文献３】特開２００４−２４５９５５号公報
【特許文献４】特開２００６−３０１５５６号公報
【特許文献５】特開２００５−６２３３７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記特許文献１の技術では、各画素回路における電圧降下量Ｖ(ｘ)を算出するための演算量が２重の積分演算を伴う非常に大きなものとなる。このため、電圧降下量に応じて短時間で画像信号を補正することができず、外部からの複数フレームの画像信号の入力に応じて、迅速に該複数フレームの画像信号を可視的に出力することができない。従って、予め動画を構成する複数フレームについて補正を行った後に、動画の表示を行う必要がある。更に、このような２重の積分演算を行うためには、比較的大容量のメモリも必要となる。また、上記特許文献２〜４の技術についても、上記特許文献１と同様に、各画素に係る画像信号の補正を行うための演算量が非常に大きく、上記特許文献１と同様な不具合を招く。更に、上記特許文献５の技術では、画素回路の各列を構成する各画素回路に係る画像信号が電圧降下量の度合いに応じて細かく補正されず、画質の劣化の問題が残されている。
【００１４】
本発明は、上記課題に鑑みてなされたものであり、外部からの複数フレームの画像信号の入力に応じた該複数フレームの画像信号の迅速な可視的な出力と、画質の向上とを図ることが可能な画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、第１の態様に係る画像表示装置は、発光素子をそれぞれ有する複数の画素回路と、各前記画素回路において画像信号に応じた電位を設定する電位設定部と、前記複数の画素回路が配列される発光領域の一端側から共通の電源線を介して該複数の画素回路に電源電圧を供給することで、該複数の画素回路に含まれる複数の前記発光素子を同時に発光させる電圧供給部とを備える。また、該画像表示装置は、各前記画素回路に対応する画像信号に基づく各前記画素回路における予測電流に応じて、各前記画素回路の位置を示す変数に係る１次および２次の項と、各前記予測電流の大小に起因する前記電源電圧の変動に対応する三角関数の項とを用いて、各前記画素回路に供給される前記電源電圧の予測降下量を示す近似式を算出する近似式算出部を備える。更に、該画像表示装置は、前記近似式に基づいて、各前記予測降下量に応じた補正を各前記画像信号に対して行う信号補正部を備える。
【発明の効果】
【００１６】
本発明によれば、比較的少ない演算量で電源線の電気抵抗に起因する電源電圧の降下を補償することができるため、外部からの複数フレームの画像信号の入力に応じた該複数フレームの画像信号の迅速な可視的な出力と、画質の向上とを図ることができる。
【図面の簡単な説明】
【００１７】
【図１】一実施形態に係る画像表示装置の機能的な構成を示す図である。
【図２】一実施形態に係る１つの画素回路の構成を示す回路図である。
【図３】寄生容量および有機ＥＬ素子の容量を明示した画素回路の回路図である。
【図４】画素回路の動作を示すタイミングチャートである。
【図５】画素回路の動作を示す回路図である。
【図６】画素回路の動作を示す回路図である。
【図７】画素回路の動作を示す回路図である。
【図８】画素回路の動作を示す回路図である。
【図９】一実施形態に係る画素回路に対する給電方法を示す図である。
【図１０】水平ライン毎の電源電圧の降下量を例示する図である。
【図１１】駆動トランジスタのドレイン電圧とドレイン電流との関係を示す図である。
【図１２】一実施形態に係る信号処理部の機能的な構成を示す図である。
【図１３】定数・係数導出部の機能的な構成を示す図である。
【図１４】一変形例に係る画素回路に対する給電方法を示す図である。
【図１５】一変形例に係る画素回路に対する給電方法を示す図である。
【図１６】一変形例に係る信号処理部の機能的な構成を示す図である。
【図１７】一変形例に係る１つの画素回路の構成を示す回路図である。
【発明を実施するための形態】
【００１８】
以下、本発明の一実施形態を図面に基づいて説明する。
【００１９】
＜画像表示装置の構成＞
図１で示される画像表示装置１は、有機発光ダイオードの発光を利用した装置（有機ＥＬ装置）であり、制御部２、パネル部３、および電源回路４を備えている。なお、ここでは、画像信号が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色に係る信号によって構成されている例を挙げて説明する。
【００２０】
制御部２は、信号処理部２０、記憶部２１、およびタイミングジェネレータ（ＴＧ）２２を備えている。
【００２１】
信号処理部２０は、入力画像信号を処理し、処理後の画像信号を出力画像信号としてＸドライバ回路３２に付与する。記憶部２１は、不揮発性のメモリ等によって構成され、信号処理部２０における処理に必要なデータ等を記憶する。ＴＧ２２は、画像信号の垂直および垂直同期信号に応じて、Ｙドライバ回路３１およびＸドライバ回路３２に対して、駆動タイミングを制御するための信号を付与する。なお、信号処理部２０およびＴＧ２２を構成する一部については、専用のハードウェア構成によって実現されても良いし、ＣＰＵ等によってプログラムが実行されることで機能的に実現されても良い。
【００２２】
パネル部３は、有機ＥＬ表示部３０、Ｙドライバ回路３１、およびＸドライバ回路３２を備えている。
【００２３】
有機ＥＬ表示部３０は、略長方形の輪郭を有する有機ＥＬディスプレイ（organic electroluminescence display）であり、有機材料に電流を流すことで材料自らが発光する自発光型の発光素子（ここでは、有機発光ダイオード）を備える表示部（自発光型表示部）として構成されている。この有機ＥＬ表示部３０には、多数の画素回路３０１がマトリックス状に配列されている。
【００２４】
また、多数の画素回路３０１は、赤色の光を発する発光素子を有する画素回路３０１と、緑色の光を発する発光素子を有する画素回路３０１と、青色の光を発する発光素子を有する画素回路３０１とによって構成されている。そして、各色の画素回路３０１がいわゆるサブピクセルに対応し、赤色に係る１つの画素回路３０１と緑色に係る１つの画素回路３０１と青色に係る１つの画素回路３０１とからなる画素回路群が１つのピクセルに対応する。
【００２５】
有機ＥＬ表示部３０には、発光輝度に対応する出力画像信号を各画素回路３０１に供給するための複数の画像信号線Ｌ２（図２参照）が設けられている。この画像信号線Ｌ２は、垂直方向に並ぶ複数の画素回路３０１にそれぞれ接続されている。また、有機ＥＬ表示部３０には、複数の画像信号線Ｌ２に対して略直交する複数の走査信号線Ｌ４（図２参照）が設けられている。ここでは、水平方向に配列される複数の画素回路からなる画素列（水平ライン）毎に１本の走査信号線Ｌ４が設けられており、各走査信号線Ｌ４に順次に走査信号が供給される。なお、走査信号は、画像信号線Ｌ２を介して出力画像信号に応じた電位を各画素回路３０１において設定するタイミングを制御する信号である。
【００２６】
また、有機ＥＬ表示部３０には、各画素回路３０１に含まれる駆動トランジスタＴd（図２参照）の閾値電圧Ｖthのばらつきを補償する動作（以下「閾値電圧補償動作」と称する）を行うために必要な信号を供給する補償制御線Ｌ３（図２参照）が設けられている。また、有機ＥＬ表示部３０には、後述する第２切替トランジスタの状態を切り替えるために必要な信号を供給するマージ線Ｌ５（図２参照）が設けられている。更に、有機ＥＬ表示部３０には、各画素回路３０１に含まれる有機発光ダイオードＯＬＥＤ（図２参照）の両極間に発光に必要な電圧を供給する電源線Ｌ１（図２参照）が設けられている。そして、水平ライン毎に、１本の電源線Ｌ１が設けられている。
【００２７】
Ｙドライバ回路３１は、有機ＥＬ表示部３０の垂直方向に沿った一辺（図１では左辺）に沿って設けられており、ＴＧ２２からの信号に応じて、電源線Ｌ１、補償制御線Ｌ３、走査信号線Ｌ４、およびマージ線Ｌ５に対して電位を付与する。そして、Ｙドライバ回路３１には、電源線Ｌ１に対して電源電圧を供給するための複数の出力回路３１１が設けられている。なお、Ｙドライバ回路３１に対しては、電源回路４から電源電圧が供給され、各出力回路３１１から電源線Ｌ１を介して複数の画素回路３０１に電源電圧が供給される。
【００２８】
Ｘドライバ回路３２は、有機ＥＬ表示部３０の水平方向に沿った一辺（図１では上辺）に沿って設けられており、ＴＧ２２からの信号に応じて、出力画像信号を各画像信号線Ｌ２に供給するタイミングを制御する。そして、電位設定部としてのＸドライバ回路３２は、各画素回路３０１において出力画像信号に応じた電位を設定する。
【００２９】
＜画素回路の構成＞
図２で示されるように、画素回路３０１は、有機発光ダイオードＯＬＥＤ、駆動トランジスタＴd、補償用トランジスタＴth、第１切替トランジスタＴs、第２切替トランジスタＴm、およびコンデンサＣ１を有している。なお、以下では、駆動トランジスタＴd、補償用トランジスタＴth、第１切替トランジスタＴs、および第２切替トランジスタＴmを、適宜「トランジスタ」と略称し、ここでは、各トランジスタＴd，Ｔth，Ｔs，Ｔmが、ＮＭＯＳトランジスタによって構成されている例を挙げて説明する。
【００３０】
有機発光ダイオードＯＬＥＤは、入力端子が接地され、出力端子が、トランジスタＴdを介して、電源線Ｌ１に対して電気的に接続されている。
【００３１】
トランジスタＴdについては、ゲートとドレインとが、トランジスタＴdのゲート電圧の閾値電圧のずれを補償するためのトランジスタＴthを介して電気的に接続されている。また、トランジスタＴdのゲートが、コンデンサＣ１の一方電極に対して電気的に接続されている。このコンデンサＣ１の他方電極は、トランジスタＴsを介して画像信号線Ｌ２に対して電気的に接続されているとともに、トランジスタＴmを介して電源線Ｌ１に対して電気的に接続されている。なお、コンデンサＣ１は、トランジスタＴthを介して電荷を蓄積することで、該電荷に応じた電位をトランジスタＴdのゲート電圧に反映させることができる。
【００３２】
また、トランジスタＴthのゲートが、補償制御線Ｌ３に対して電気的に接続され、トランジスタＴsのゲートが、走査信号線Ｌ４に倒して電気的に接続され、トランジスタＴmのゲートが、マージ線Ｌ５に対して電気的に接続されている。なお、以下では、電源線Ｌ１、画像信号線Ｌ２、補償制御線Ｌ３、走査信号線Ｌ４、およびマージ線Ｌ５を、適宜「配線」と総称する。
【００３３】
図３は、図２で示された画素回路３０１の回路図に対して、トランジスタの寄生容量（寄生キャパシタ）および有機発光ダイオードＯＬＥＤの容量（ＯＬＥＤキャパシタ）を明示したものである。図３で示されるように、有機発光ダイオードＯＬＥＤでは、発光時とは逆方向に電圧が印加されると、入力端子と出力端子との間にＯＬＥＤキャパシタＣoledが生じる。トランジスタＴdでは、ゲートとドレインとの間に寄生キャパシタＣ４が生じるとともに、ゲートとソースとの間に寄生キャパシタＣ５が生じる。トランジスタＴthでは、ゲートとドレインとの間に寄生キャパシタＣ２が生じるとともに、ゲートとソースとの間に寄生キャパシタＣ３が生じる。
【００３４】
＜画素回路の動作＞
図４は、画素回路３０１の動作を示すタイミングチャートである。図４では、画像表示装置１に含まれる複数の画素回路３０１のうち、ｎ（自然数）行目のものと（ｎ＋１）行目のものとに各配線Ｌ１〜Ｌ５から与えられる電位（すなわち隣接する２行の画素回路３０１それぞれに与えられる電位）が例示されている。
【００３５】
図４で示されるように、１行の画素回路３０１において１フレーム分の画像信号を可視的に出力するための動作期間（単位フレーム期間）は、準備のための期間Ｔ１と、トランジスタＴdの閾値電圧Ｖthを検出するための期間Ｔ２と、書き込みのための期間Ｔ３と、発光のための期間Ｔ４とを有する。また、ｎ行目の画素回路３０１と（ｎ＋１）行目の画素回路３０１とでは、単位フレーム期間が期間Ｔ３に相当する期間ずれている。この単位フレーム期間が、画像信号の電位が変化させられつつ（換言すれば画像信号線Ｌ２の電位が変化させられつつ）繰り返されることで、動画像の表示が実現される。
【００３６】
以下では、図５〜図８を参照しつつ、図４の期間Ｔ１〜Ｔ４における画素回路３０１の動作について説明する。なお、期間Ｔ１の開始時点では、前フレームの期間Ｔ４においてコンデンサＣ１に電荷が溜められているものとする。
【００３７】
まず、期間Ｔ１では、図４で示されるように、トランジスタＴs，Ｔthのゲートが低電位（例えば０Ｖ）ＶgLに設定されるため、トランジスタＴs，Ｔthが電流を流さない状態（非導通状態）となる。また、トランジスタＴmのゲートが正の高電位ＶgHに設定されるため、トランジスタＴmが電流を流す状態（導通状態）となる。このとき、コンデンサＣ１に蓄積された電荷により、トランジスタＴdにおけるソースの電位に対するゲートの電位、すなわちゲート電圧Ｖgsが閾値電圧Ｖthよりも高くなるため、トランジスタＴdが導通状態となる。従って、図５で示されるように、導通状態であるトランジスタＴdを介して、正の高電位Ｖpに設定された電源線Ｌ１からＯＬＥＤキャパシタＣoledへ電荷が供給されて、ＯＬＥＤキャパシタＣoledに電荷が蓄積される。
【００３８】
次に、期間Ｔ２では、図４で示されるように、トランジスタＴsのゲートが低電位ＶgLに設定されるため、トランジスタＴsが非導通状態に設定される。また、トランジスタＴm，Ｔthのゲートが正の高電位ＶgHに設定されるため、トランジスタＴm，Ｔthがそれぞれ導通状態となる。このとき、トランジスタＴdは、導通状態であるトランジスタＴthを介してゲートとドレインとの間が電気的に接続される。従って、図６で示されるように、トランジスタＴdのゲート電圧Ｖgsが閾値電圧Ｖthに達するまで、コンデンサＣ１およびＯＬＥＤキャパシタＣoledに蓄積された電荷が、電位が０Ｖに設定された電源線Ｌ１へ抜ける。そして、トランジスタＴdのゲート電圧Ｖgsが閾値電圧Ｖthに達すると、トランジスタＴdは非導通状態となる。
【００３９】
次に、期間Ｔ３では、図４で示されるように、トランジスタＴs，Ｔthのゲートが正の高電位ＶgHに設定されるため、トランジスタＴs，Ｔthが導通状態となる。一方、トランジスタＴmのゲートが低電位ＶgLに設定されるため、トランジスタＴmが非導通状態となる。このとき、コンデンサＣ１の他方電極は、導通状態であるトランジスタＴsを介して電位（−Ｖdata）に設定された画像信号線Ｌ２に対して電気的に接続されるため、図７で示されるように、ＯＬＥＤキャパシタＣoledに蓄積された電荷がコンデンサＣ１へ移動する。なお、このとき、トランジスタＴdは非導通状態に維持される。このようにして、期間Ｔ３では、各画素回路３０１において、出力画像信号に応じた電荷がコンデンサＣ１に蓄積されることで、トランジスタＴdのゲートに対して出力画像信号に応じた電位が設定される。
【００４０】
次に、期間Ｔ４では、図４で示されるように、トランジスタＴs，Ｔthのゲートが低電位ＶgLに設定されるため、トランジスタＴs，Ｔthが非導通状態となる。一方、トランジスタＴmのゲートが高電位ＶgHに設定されるため、トランジスタＴmが導通状態となる。このとき、トランジスタＴdのゲート電圧Ｖgsが閾値電圧Ｖthよりも高くなるため、トランジスタＴdが導通状態となる。従って、図８で示されるように、導通状態であるトランジスタＴdを介して、接地線から負電位（−ＶDD、ただし、ＶDD＞０Ｖ）に設定された電源線Ｌ１へ電流が流れ、有機発光ダイオードＯＬＥＤが発光する。
【００４１】
このようにして、各画素回路３０１では、トランジスタＴdのゲートに対して出力画像信号に応じた電位が付与されることで、該トランジスタＴdによって有機発光ダイオードＯＬＥＤを流れる電流が調整されて、該有機発光ダイオードＯＬＥＤが発光する。
【００４２】
＜画像表示装置における電源電圧の低下＞
図９で示されるように、パネル部３には、水平ライン毎に１本の電源線Ｌ１と該電源線Ｌ１に電源電圧を供給する出力回路３１１とが設けられている。具体的には、電圧供給部としての１つの出力回路３１１は、複数の画素回路３０１が配列されている領域（以下「発光領域」とも称する）の一端側（ここでは左端側）から、共通の電源線Ｌ１を介して、１つの水平ラインに含まれる複数の画素回路３０１に対して電源電圧を供給する。そして、１つの水平ラインを構成する複数の画素回路３０１では、出力回路３１１からの電源電圧の供給に応じて、該複数の画素回路３０１にそれぞれ含まれる有機発光ダイオードＯＬＥＤが同時に発光する。
【００４３】
ところで、電源線Ｌ１は、いわゆる電気抵抗を有するため、各電源線Ｌ１では、各画素回路３０１の発光に伴って流れる電流に基づいて、各画素回路３０１に供給される電源電圧の低下を生じる。つまり、画素回路３０１毎に電源線Ｌ１から付与される電位が異なる。本実施形態では、電源線Ｌ１に付与される負の電位（−ＶDD）が減少することで、有機発光ダイオードＯＬＥＤの入力端子とトランジスタＴdのソースとの間に印加される電源電圧が低下する。
【００４４】
図１０は、水平ライン毎の電源電圧の降下量を例示する図である。図１０では、横軸が有機ＥＬ表示部３０の一端（ここでは左端）を基準とした水平方向の位置を示し、縦軸が有機ＥＬ表示部３０の一端側に供給される電源電圧を基準とした電源電圧の降下量を示している。なお、ここでは、水平ラインの最も左端側に配置される画素回路３０１の位置を示す座標（Ｘ座標）を０、水平ラインの最も右端側に配置される画素回路３０１の位置を示す座標（Ｘ座標）を１とする。そして、図１０では、４つの水平ラインについて、画素回路３０１の水平方向の位置と電源電圧の降下量との関係がそれぞれ曲線（ここでは、実線、破線、一点鎖線、二点鎖線）で示されている。
【００４５】
図１０で示されるように、各水平ラインにおいて、出力回路３１１から離れれば離れるほど、すなわちＹドライバ回路３１から離れれば離れるほど、画素回路３０１に供給される電源電圧が低下する。但し、図２で示される画素回路３０１では、期間Ｔ４においては、コンデンサＣ１の他方電極がトランジスタＴmを介して電源線Ｌ１に対して電気的に接続されるため、電源線Ｌ１の電位が変動しても、トランジスタＴdのゲート電圧Ｖgsは変化しない。
【００４６】
しかしながら、電源線Ｌ１の電位の上昇、すなわち画素回路３０１に供給される電源電圧の低下に伴って、トランジスタＴdのソースを基準としたソースとドレインとの間の電圧（いわゆるドレイン電圧）が低下する。このドレイン電圧の低下によって、図１１で示されるように、トランジスタＴdを流れる電流（ドレイン電流）が低下する。その結果、有機発光ダイオードＯＬＥＤの発光輝度が所望の発光輝度から低下する。従って、期間Ｔ４では、有機ＥＬ表示部３０のうち、左側が明るく右側が暗くなる傾向となり、輝度ムラが視認されることになる。更に、図１０でも示されるように、出力画像信号によって、水平ライン毎に電源電圧の低下の態様が異なる。
【００４７】
この様な不具合に対して、画像表示装置１では、上述した電源電圧の降下量に応じて、画像信号を補正することで、電源電圧の降下の影響を低減する。すなわち、電源電圧の降下に対する補償処理が行われる。この補償処理により、表示される画像において輝度ムラやクロストーク（高輝度の部分の横方向に暗い帯が見える）等の不具合が発生しないようにしている。以下、電源電圧の降下に対する補償処理について説明する。
【００４８】
＜電源電圧の降下に対する補償処理＞
本実施形態では、信号処理部２０において、入力画像信号から電源電圧の降下量を示す近似式を導出するとともに、各画素回路３０１について、入力画像信号の電位に応じたトランジスタＴdの増幅率μで電源電圧の降下量を除すことで補正値を決定し、該補正値をいわゆるガンマ変換後の入力画像信号の電位に加算することで、出力画像信号を生成する。このような処理により、電源電圧の降下に対する補償処理が実現される。
【００４９】
ここで、（Ａ）電源電圧の予測される降下量を示す近似式を入力画像信号から導出する方法（予測電圧降下量の近似式の導出方法）、（Ｂ）補正値の決定方法、および（Ｃ）信号処理部２０の機能的な構成について、順次に説明する。
【００５０】
＜（Ａ）予測電圧降下量の近似式の導出方法＞
ここでは、有機ＥＬ表示部３０のうちのＹドライバ回路３１が設けられている一端側（ここでは左端側）から順に配列される、１、２、３、・・・、Ｎ番目のピクセルにそれぞれ対応する各画素回路群が、この順番で共通の電源線Ｌ１に対して電気的に接続されている。そして、有機ＥＬ表示部３０の左端側に配列されている１番目の画素回路群の横方向のＸ座標を０、有機ＥＬ表示部３０の右端側に配列されているＮ番目の画素回路群の横方向のＸ座標を１、各Ｘ座標の画素回路群において発光時に電源電圧に応じて流れる電流（電流分布）をｉ(ｘ)、各Ｘ座標の画素回路群における電源線Ｌ１の電気抵抗をｒとする。また、Ｙドライバ回路３１からＸ座標が０である画素回路群に至る迄における電源線Ｌ１の電気抵抗をＲとする。
【００５１】
まず、Ｘ座標がｘである画素回路群において発生する電源電圧の降下、すなわち電圧の降下率（電圧降下率）δＶ(ｘ)は、Ｘ座標がｘから１に至る迄の各画素回路群において電源電圧に応じて流れる電流を積算した値に、電気抵抗ｒを乗じたものであり、下式(１)で示される。
【００５２】
【数３】
2010197871.tif 000005
【００５３】
そして、Ｘ座標が０である画素回路群からＸ座標がｘである画素回路群に至る迄に電源線Ｌ１において発生するものと予測される電源電圧の降下量（予測電圧降下量）Ｖ(ｘ)は、下式(２)で示される。
【００５４】
【数４】
2010197871.tif 000006
【００５５】
上式(２)で示されるように、予測電圧降下量Ｖ(ｘ)は、電圧降下率δＶ(ｘ)をＸ座標が０〜ｘである区間について積分した値と、電流分布ｉ(ｘ)をＸ座標が０〜１である区間について積分した値に電気抵抗Ｒを乗じた値との和で示される。そして、電流分布ｉ(ｘ)は、フーリエ級数を用いれば、下式(３)で近似的に示される。
【００５６】
【数５】
2010197871.tif 000007
【００５７】
上式(３)で示されるように、電流分布ｉ(ｘ)が、電流分布ｉ(ｘ)の直流成分ＤＣと、変数ｘに係る１次、２次、および３次の正弦関数の項と、変数ｘに係る１次、２次、および３次の余弦関数の項とによって近似的に示される。なお、上式(３)では、変数ｘに係る１次、２次、および３次の正弦関数の項の係数がそれぞれＳ1、Ｓ2、Ｓ3で示され、変数ｘに係る１次、２次、および３次の余弦関数の項の係数がそれぞれＣ1、Ｃ2、Ｃ3で示されている。ここでは、電流分布ｉ(ｘ)を、フーリエ級数を用いて近似的に表すことで、電流分布ｉ(ｘ)の積分が容易となり、演算の簡略化が図られることになる。
【００５８】
上式(３)の直流成分ＤＣは、１つの水平ラインに含まれる全ての画素回路３０１を流れる電流の総和によって求められる。つまり、下式(４)で示されるように、電流分布ｉ(ｘ)を、Ｘ座標が０〜１である区間について積分することで、直流成分ＤＣが求められる。
【００５９】
【数６】
2010197871.tif 000008
【００６０】
ところで、Ｘ座標がｘである画素回路群については、電流分布ｉ(ｘ)が、下式(５)で示されるように、Ｘ座標がｘである画素回路群に含まれる赤、緑、青の３色に係る画素回路３０１をそれぞれ流れる電流の和によって求められる。
【００６１】
【数７】
2010197871.tif 000009
【００６２】
上式(５)では、Ｘ座標がｘである赤色に係る画素回路３０１を流れる電流がＩr(ｘ)で示され、Ｘ座標がｘである緑色に係る画素回路３０１を流れる電流がＩg(ｘ)で示され、Ｘ座標がｘである青色に係る画素回路３０１を流れる電流がＩb(ｘ)で示されている。そして、各電流Ｉr(ｘ)，Ｉg(ｘ)，Ｉb(ｘ)は、入力画像信号に基づいて、例えば、下式(６)〜(８)によって予測される。
【００６３】
【数８】
2010197871.tif 000010
【００６４】
上式(６)〜(８)では、赤、緑、青の３色に係る画素回路３０１の各有機発光ダイオードＯＬＥＤの電流発光効率がそれぞれＥr，Ｅg，Ｅb［ｃｄ／Ａ］、最大階調における赤、緑、青の３色に係る画素回路３０１の発光時の光度がそれぞれＹr，Ｙg，Ｙb［ｃｄ］、ガンマ変換に係る指数がγ（一般にγ＝２．２）、Ｘ座標がｘである赤、緑、青の３色の画素回路３０１にそれぞれ対応する入力画像信号が示す階調がＬr(ｘ)，Ｌg(ｘ)，Ｌb(ｘ)でそれぞれ表されている。
【００６５】
また、上式(３)で示されるサイン関数の１次の項の係数Ｓ1は、下式(９)によって求められ、コサイン関数の１次の項の係数Ｃ1は、下式(１０)によって求められる。
【００６６】
【数９】
2010197871.tif 000011
【００６７】
そして、サイン関数のｎ次（ｎは自然数）の項の係数Ｓnは、下式(１１)によって求められ、コサイン関数のｎ次の項の係数Ｃnは、下式(１２)によって求められる。
【００６８】
【数１０】
2010197871.tif 000012
【００６９】
つまり、上式(３)の係数Ｓ1，Ｓ2，Ｓ3，Ｃ1，Ｃ2，Ｃ3は、上式(１１)および(１２)によってそれぞれ求められる。
【００７０】
ここで、電圧降下率δＶ(ｘ)は、上式(１)で示されたように、電流分布ｉ(ｘ)をＸ座標がｘ〜１である区間について積分したものに、電気抵抗ｒを乗じることで求められる。そこで、まず、仮に上式(３)を積分すると、下式(１３)が求められる。
【００７１】
【数１１】
2010197871.tif 000013
【００７２】
そして、上式(１３)を用いて、下式(１４)で示される電圧降下率δＶ(ｘ)が求められる。
【００７３】
【数１２】
2010197871.tif 000014
【００７４】
また、ここで、予測電圧降下量Ｖ(ｘ)は、上式(２)で示されたように、電圧降下率δＶ(ｘ)をＸ座標が０〜ｘである区間について積分したものと、直流成分ＤＣに電気抵抗Ｒを乗じたものとを合算することで求められる。そこで、まず、上式(１４)を積分すると、下式(１５)が求められる。
【００７５】
【数１３】
2010197871.tif 000015
【００７６】
そして、上式(１５)を用いて、下式(１６)で示される予測電圧降下量Ｖ(ｘ)が求められる。
【００７７】
【数１４】
2010197871.tif 000016
【００７８】
上式(１６)のうち、電気抵抗ｒおよび電気抵抗Ｒについては、パネル部３の設計によって求められる。また、上式(４)〜(１２)で示されたように、各画素回路３０１に対応する入力画像信号に基づいて、電源線Ｌ１から各画素回路３０１に供給されるものと予測される電流（予測電流）を求め、該予測電流に応じて、直流成分ＤＣ、および係数Ｓ1，Ｓ2，Ｓ3，Ｃ1，Ｃ2，Ｃ3が導出される。すなわち、−ｒ×{(Ｃ1／４π2)＋(Ｃ2／１６π2)＋(Ｃ3／３６π2)}＋(Ｒ×ＤＣ)が定数として算出され、その他、ｘの１次および２次項、正弦関数のｎ次の項、および余弦関数のｎ次の項の各係数がそれぞれ算出される。
【００７９】
なお、上式(１６)で示される予測電圧降下量Ｖ(ｘ)の近似式は、有機ＥＬ表示部３０の一端側を基準とした各画素回路３０１の位置を示す変数ｘに係る１次および２次の項と、該変数ｘに係る三角関数の項とを含む。ここで、三角関数の項は、各画素回路３０１に係る予測電流の大小に起因して生じるものと予測される電源電圧の変動を示している。
【００８０】
そして、上式(１６)で示されるように、変数ｘに係る１次の項は、変数ｘと係数とを乗じた項を含む。より具体的には、変数ｘに係る１次の項が、(係数Ａ)×ｘの形式で示される。また、変数ｘに係る２次の項が、変数ｘの２乗と係数とを乗じた項を含む。より具体的には、変数ｘに係る２次の項が、(係数Ｂ)×ｘ2の形式で示される。
【００８１】
また、上式(１６)で示されるように、三角関数の項には、各画素回路３０１の位置を示す変数ｘに係る正弦（サイン）と係数とを乗じた正弦関数の項と、該変数ｘに係る余弦（コサイン）と係数とを乗じた余弦関数の項とが含まれる。具体的には、三角関数の項が、変数ｘの異なる２以上の自然数倍（ここでは、１〜３倍）に係る正弦（サイン）と係数とを乗じた正弦関数の項、および変数ｘの異なる２以上の自然数倍（ここでは、１〜３倍）に係る余弦（コサイン）と係数とを乗じた余弦関数の項を含む。より詳細には、変数ｘの最大値をｘmax（ここでは、１）とすると、変数ｘに係る１次の正弦関数の項が、（係数Ｃ）×ｓｉｎ{２π×(ｘ／ｘmax)}の形式で示され、変数ｘに係る１次の余弦関数の項が、（係数Ｄ）×ｃｏｓ{２π×(ｘ／ｘmax)}の形式で示される。そして、変数ｘに係るｎ次（ｎは、１〜３の自然数）の正弦関数の項が、（係数）×ｓｉｎ{２ｎπ×(ｘ／ｘmax)}の形式で示され、変数ｘに係るｎ次の余弦関数の項が、（係数）×ｃｏｓ{２ｎπ×(ｘ／ｘmax)}の形式で示される。
【００８２】
このように、予測電流ｉ(ｘ)をフーリエ級数を利用した形式で近似的に表現することで、上式(４)，(９)〜(１２)で示されるように、予測電流ｉ(ｘ)を１回積分する計算によって、予測電圧降下量Ｖ(ｘ)の近似式が導出される。このため、予測電圧降下量Ｖ(ｘ)を求めるための演算量が低減され、入力画像信号から予測電圧降下量Ｖ(ｘ)を迅速に導出することが可能となる。
【００８３】
＜（Ｂ）補正値の決定方法＞
ある１つの画素回路３０１に着目すると、上述したように、トランジスタＴdのドレイン電圧Ｖdが、供給される電源電圧の降下に応じて降下する。そして、トランジスタＴdのドレイン電流Ｉdは、ドレイン電圧Ｖdの降下に応じて降下する。そこで、ここでは、ドレイン電圧Ｖdの降下量（ドレイン電圧降下量）がｄＶd、ドレイン電流Ｉdの降下量（ドレイン電流降下量）がｄＩdである場合に、発光時のトランジスタＴdのゲート電圧ＶgsをｄＶgs上昇させることで、ドレイン電圧Ｖdの降下による影響を打ち消す処理を行うものとする。また、トランジスタＴdのいわゆる相互コンダクタンスｇｍは、下式(１７)で示される関係を有し、トランジスタＴdのいわゆるドレイン抵抗ｒdは、下式(１８)で示される関係を有している。なお、ドレイン抵抗ｒdは、入力画像信号の階調に応じて変化する。
【００８４】
【数１５】
2010197871.tif 000017
【００８５】
ここで、上式(１７)から下式(１９)で示されるドレイン電流降下量ｄＩdの式が導出されるとともに、上式(１８)から下式(２０)で示されるドレイン電流降下量ｄＩdの式が導出される。
【００８６】
【数１６】
2010197871.tif 000018
【００８７】
そして、上式(１９)のドレイン電流降下量ｄＩdに、上式(２０)のドレイン電流降下量ｄＩdが代入されて、計算が行われることで、下式(２１)で示されるゲート電圧の上昇量（ゲート電圧上昇量）ｄＶgsが求められる。なお、下式(２１)の計算では、トランジスタＴdの増幅率μがドレイン抵抗ｒdと相互コンダクタンスｇｍとを乗じたものであることが利用されている。
【００８８】
【数１７】
2010197871.tif 000019
【００８９】
上式(２１)で示されるように、ゲート電圧上昇量ｄＶgsは、ドレイン電圧降下量ｄＶdを増幅率μで除することで求められる。なお、本実施形態では、ある画素回路３０１におけるドレイン電圧降下量ｄＶdは、その画素回路３０１における予測電圧降下量Ｖ(ｘ)に等しい。このため、予測電圧降下量Ｖ(ｘ)を増幅率μで除することで、ゲート電圧上昇量ｄＶgsが求められる。したがって、出力画像信号の電圧Ｖdataが、ゲート電圧上昇量ｄＶgsに応じて上昇されることで、ドレイン電圧Ｖdの降下による影響が打ち消される。なお、出力画像信号の電圧Ｖdataの上昇が、発光時のゲート電圧Ｖgsの上昇に寄与する度合いは、いわゆる書き込み効率αによって決まる。以下では、書き込み効率αが１、すなわち出力画像信号の電圧Ｖdataの上昇量が、そのまま発光時のゲート電圧上昇量ｄＶgsに反映されるものとして説明する。
【００９０】
＜（Ｃ）信号処理部の機能的な構成＞
図１２は、信号処理部２０の機能的な構成を示す図である。信号処理部２０は、ラインバッファ２０１、定数・係数導出部２０２、近似式導出部２０３、被乗数算出部２０４、乗数決定部２０５、ガンマ（γ）変換部２０６、補正値決定部２０７、および補正値加算部２０８を有する。
【００９１】
ラインバッファ２０１は、外部から順次に入力される入力画像信号を受け付けて、一次的に記憶する。なお、ここでは、入力画像信号が、６ビットの階調（６４段階の階調）を表現している例を挙げて説明する。
【００９２】
定数・係数導出部２０２は、外部から順次に入力される入力画像信号に基づいて、上式(１６)で示される予測電圧降下量Ｖ(ｘ)の近似式に係る定数および係数を導出する。詳細には、定数・係数導出部２０２では、上式(４)〜(１２)に沿った演算により、各画素回路３０１に対応する入力画像信号に基づいて、電源線Ｌ１から各画素回路３０１に供給されるものと予測される電流（予測電流）が求められ、更に該予測電流に基づいて、直流成分ＤＣ、および係数Ｓ1，Ｓ2，Ｓ3，Ｃ1，Ｃ2，Ｃ3が算出される。そして、具体的には、図１３で示されるように、定数・係数導出部２０２は、電流予測部２０２１Ｒ，２０２１Ｇ，２０２１Ｂ、合算部２０２２、定数・係数算出部２０２３を備えている。
【００９３】
電流予測部２０２１Ｒは、上式(６)に従った演算により、座標ｘに係る赤色の画素回路３０１に対応する入力画像信号が示す階調に基づき、該赤色の画素回路３０１を流れる電流の予測値（予測電流）Ｉr(ｘ)を導出する。電流予測部２０２１Ｇは、上式(７)に従った演算により、座標ｘに係る緑色の画素回路３０１に対応する入力画像信号が示す階調に基づき、該緑色の画素回路３０１を流れる電流の予測値（予測電流）Ｉg(ｘ)を導出する。電流予測部２０２１Ｂは、上式(８)に従った演算により、座標ｘに係る青色の画素回路３０１に対応する入力画像信号が示す階調に基づき、該青色の画素回路３０１を流れる電流の予測値（予測電流）Ｉb(ｘ)を導出する。
【００９４】
合算部２０２２は、上式(５)に従った演算により、各電流予測部２０２１Ｒ，２０２１Ｇ，２０２１Ｂから出力される予測電流Ｉr(ｘ)，Ｉg(ｘ)，Ｉb(ｘ)を合算することで、座標ｘの画素回路群において発光時に流れるものと予測される電流（予測電流）ｉ(ｘ)を算出する。定数・係数算出部２０２３は、上式(４)，(９)〜(１２)に従った演算により、合算部２０２２で順次に算出される各画素回路群の予測電流ｉ(ｘ)を用いた積分演算によって、直流成分ＤＣ、および係数Ｓ1，Ｓ2，Ｓ3，Ｃ1，Ｃ2，Ｃ3を算出する。
【００９５】
近似式導出部２０３は、定数・係数導出部２０２で導出された定数および係数から予測電圧降下量Ｖ(ｘ)の近似式を導出する。具体的には、定数・係数導出部２０２で導出された直流成分ＤＣ、および係数Ｓ1，Ｓ2，Ｓ3，Ｃ1，Ｃ2，Ｃ3の各値が、上式(１６)に代入されるような演算が行われることで、予測電圧降下量Ｖ(ｘ)の近似式が導出される。したがって、本実施形態では、定数・係数導出部２０２と近似式導出部２０３とが、各画素回路３０１に供給される電源電圧に係る予測電圧降下量Ｖ(ｘ)を示す近似式を算出する部分（近似式算出部）に相当する。
【００９６】
被乗数算出部２０４は、記憶部２１等に格納される三角関数テーブル２１１を参照しつつ、近似式導出部２０３で導出された予測電圧降下量Ｖ(ｘ)の近似式から、各画素回路群に対応する予測電圧降下量を、被乗数として算出する。ここでは、三角関数テーブル２１１には、例えば、変数ｘの各値に対して１次の正弦関数であるｓｉｎ（２πｘ）の値が関連付けられて格納されている。したがって、被乗数算出部２０４は、画像信号が補正される対象となる画素回路群（補正対象画素回路群）のＸ座標の値と三角関数テーブル２１１とから、予測電圧降下量Ｖ(ｘ)の近似式のうちの三角関数の項の値を導出して、各補正対象画素回路群に対応する予測電圧降下量（すなわち被乗数）を順次に算出する。
【００９７】
乗数決定部２０５は、記憶部２１等に格納される乗数テーブル２１２を参照することで、ラインバッファ２０１から入力される各画素回路３０１に対応する入力画像信号の電位に応じて、増幅率μの逆数１／μを乗数として決定する。ここでは、乗数テーブル２１２には、赤、緑、青の色毎に入力画像信号の各電位に対して、増幅率の逆数である１／μが関連付けられて格納されている。つまり、乗数決定部２０５は、乗数テーブル２１２を参照しつつ、画像信号が補正される対象となる画素回路（補正対象画素回路）に対応する入力画像信号の電位に応じて、対応する増幅率の逆数である１／μを決定する。
【００９８】
なお、増幅率μ、およびその逆数１／μは、環境温度によって変動する。このため、乗数テーブル２１２に、複数の温度について、赤、緑、青の色毎に入力画像信号の各電位に対して、増幅率μの逆数１／μが関連付けられて格納されており、環境温度に応じて、乗数決定部２０５によって決定される乗数（１／μ）が変更されることが好ましい。
【００９９】
γ変換部２０６は、各画素回路３０１に対応する入力画像信号に対して、いわゆるγ変換を施す。例えば、γ変換部２０６では、入力画像信号が示す階調が２．２乗されるような変換が行われる。このとき、６ビットの階調を表現する入力画像信号が、８ビットの階調を表現する画像信号（γ変換後の画像信号）に変換される。
【０１００】
補正値決定部２０７は、被乗数算出部２０４で算出された予測電圧降下量（すなわち被乗数）に対して、乗数決定部２０５で決定された増幅率μの逆数１／μ（乗数）を乗じることで、補正値を決定する。換言すれば、入力画像信号に応じたトランジスタＴdの増幅率μで、予測電圧降下量を除することで補正値が導出される。
【０１０１】
補正値加算部２０８は、γ変換後の画像信号の電位に対して、補正値決定部２０７で決定された補正値を加算することで、画像信号に対する補正を行う。このようにして、信号補正部としての補正値加算部２０８が、γ変換が施された後の画像信号に対して補正を行うことで、出力画像信号を生成する。この出力画像信号は、Ｘドライバ回路３２に対して出力される。
【０１０２】
なお、ある画素回路３０１に対応する入力画像信号について、信号処理部２０に入力画像信号が入力されてから補正値決定部２０７において補正値が決定されるまでに要する時間の方が、γ変換部２０６においてγ変換が施されるのに要する時間よりも、長くなる。このため、この処理時間の差を、ラインバッファ２０１における入力画像信号の保持によって調節することで、入力画像信号の入力と、画像信号の補正との間におけるタイミングの調整が行われ、画像信号の補正が正しく行われる。
【０１０３】
以上のように、本実施形態に係る画像表示装置１では、各画素回路群における予測電流ｉ(ｘ)をフーリエ級数を利用した形式で近似的に表現することで、少ない演算量で予測電圧降下量Ｖ(ｘ)の近似式を求めることが可能である。このため、入力画像信号から予測電圧降下量Ｖ(ｘ)を迅速に導出することが可能となる。その結果、外部からの複数フレームの画像信号の入力に応じて、迅速に該複数フレームの画像信号を可視的に出力することが可能となる。したがって、外部からの複数フレームの画像信号の入力に応じた該複数フレームの画像信号の迅速な可視的な出力と、画質の向上とを図ることが可能となる。
【０１０４】
また、外部からの複数フレームの画像信号の入力に応じて、迅速に該複数フレームの画像信号を補正して、可視的に出力することが可能であるため、画像信号を一時的に保持するためのバッファメモリの容量が小さくて済む。したがって、画像表示装置１の小型化、ならびに製造における省資源化と低コスト化とを図ることが可能となる。
【０１０５】
＜変形例＞
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【０１０６】
◎例えば、上記一実施形態では、図９で示されたように、水平ライン毎に１本の電源線Ｌ１と該電源線Ｌ１に電源電圧を供給する出力回路３１１とが設けられたが、複数の画素回路３０１に対する電源電圧の供給の態様は、これに限られない。例えば、図１４で示されるように、水平ライン毎に１本の電源線Ｌ１が設けられるとともに、複数本（例えば４本）の電源線Ｌ１に対して一括して電源電圧を供給する出力回路３１１が設けられても良い。具体的には、１つの出力回路３１１から配線Ｌ１Ａを介して、複数本（例えば、４本）の電源線Ｌ１に対して電源電圧が供給されても良い。
【０１０７】
更に、図１５で示されるように、複数本（例えば４本）の電源線Ｌ１が数画素（例えば４画素）おきに配線Ｌ１Ｂによって電気的に連結されても良い。但し、このような態様では、配線Ｌ１Ｂによって電気的に連結されている複数本（例えば４本）の水平ラインについては、近似的に電源電圧の低下の度合いが同様であるものと考えて、予測電圧降下量Ｖ(ｘ)の近似式を導出することが好ましい。
【０１０８】
◎また、上記一実施形態では、各画素回路３０１について、予測電圧降下量を、入力画像信号に対応する増幅率μで除することで、画像信号の補正値を決定したが、これに限られない。例えば、入力画像信号が示す階調（データ階調）を基準として、データ階調が１階調変化する毎にトランジスタＴdのドレイン電流Ｉdが変化する量で、トランジスタＴdにおけるドレイン電流降下量ｄＩdを除するとの考え方に沿って、入力画像信号に対する補正値を決定しても良い。なお、予測電圧降下量Ｖ(ｘ)の近似式の導出方法については、上記実施形態と同様な方法で良く、以下では、本一変形例に係る補正値の決定方法、および信号処理部２０Ａの機能的な構成について、順次に説明する。
【０１０９】
ここで、入力画像信号の階調をＬINdata、入力画像信号の補正値をｄＬINdataとして、上式(１８)で示されるドレイン抵抗ｒdを用いると、補正値ｄＬINdataは、下式(２２)で表される。
【０１１０】
【数１８】
2010197871.tif 000020
【０１１１】
上式(２２)で示されるように、ドレイン電圧降下量ｄＶdを、ドレイン抵抗ｒdと、ドレイン電流降下量ｄＩdをデータ階調の変化量ｄＬINdataで除した値とで除することで、補正値ｄＬINdataが求まる。ここで、ドレイン電流降下量ｄＩdをデータ階調の変化量ｄＬINdataで除した値（ｄＩd／ｄＬINdata）は、データ階調の変化に対するドレイン電流Ｉdの変化の傾きに相当する。そして、ドレイン抵抗ｒd、および傾き（ｄＩd／ｄＬINdata）は、画素回路３０１の設計上、入力画像信号が示す階調に対して一義的に決まる。このため、例えば、入力画像信号が示す各階調毎に、ドレイン抵抗ｒdの逆数と傾き（ｄＩd／ｄＬINdata）とを乗じた数値をテーブルに記憶しておくことで、入力画像信号の入力に応じて、対応するドレイン抵抗ｒdの逆数と傾き（ｄＩd／ｄＬINdata）との積を求めることが可能である。
【０１１２】
図１６は、本一変形例に係る画像表示装置１Ａの制御部２Ａに含まれる信号処理部２０Ａの機能的な構成を示す図である。画像表示装置１Ａは、上記一実施形態の画像表示装置１と比較して、信号処理部２０の一部の構成が、異なる機能を有する構成に変更された信号処理部２０Ａとなったものである。以下では、信号処理部２０と同様な構成については、同じ符号を付して重複説明を省略し、異なる構成について説明する。
【０１１３】
図１６で示されるように、信号処理部２０Ａは、ラインバッファ２０１、定数・係数導出部２０２、近似式導出部２０３、被乗数算出部２０４、乗数決定部２０５Ａ、γ変換部２０６Ａ、補正値決定部２０７Ａ、および補正値加算部２０８Ａを有する。
【０１１４】
乗数決定部２０５Ａは、記憶部２１等に格納される乗数テーブル２１２Ａを参照することで、ラインバッファ２０１から入力される入力画像信号の階調から、ドレイン抵抗ｒdの逆数と、傾き（ｄＩd／ｄＬINdata）とを乗じた値｛（ｄＩd／ｄＬINdata）／ｒd｝を乗数として決定する。ここでは、乗数テーブル２１２Ａには、赤、緑、青の色毎に入力画像信号の各階調に対して、乗数の候補の値｛（ｄＩd／ｄＬINdata）／ｒd｝が関連付けられて格納されている。つまり、乗数決定部２０５Ａは、乗数テーブル２１２Ａを参照しつつ、補正対象画素回路に対応する入力画像信号の階調に応じて、対応する乗数｛（ｄＩd／ｄＬINdata）／ｒd｝を決定する。
【０１１５】
なお、乗数の候補の値｛（ｄＩd／ｄＬINdata）／ｒd｝は、環境温度によって変動する。このため、乗数テーブル２１２Ａに、複数の温度について、赤、緑、青の色毎に入力画像信号の各階調に対して乗数の候補の値｛（ｄＩd／ｄＬINdata）／ｒd｝が関連付けられて格納されており、環境温度に応じて、乗数決定部２０５Ａによって決定される乗数｛（ｄＩd／ｄＬINdata）／ｒd｝が変更されることが好ましい。
【０１１６】
補正値決定部２０７Ａは、被乗数算出部２０４で算出された予測電圧降下量（すなわち被乗数）に対して、乗数決定部２０５Ａで決定された乗数｛（ｄＩd／ｄＬINdata）／ｒd｝を乗じることで、補正値を決定する。
【０１１７】
補正値加算部２０８Ａは、γ変換前の画像信号（入力画像信号）の電位に対して、補正値決定部２０７Ａで決定された補正値を加算することで、画像信号に対する補正を行う。このようにして、信号補正部としての補正値加算部２０８Ａが、γ変換が施される前の画像信号に対して補正を行う。このとき、６ビットの階調を表現する入力画像信号が、８ビットの階調を表現する画像信号となる。
【０１１８】
γ変換部２０６Ａは、補正値加算部２０８Ａで補正された各画素回路３０１に係る画像信号に対して、いわゆるγ変換を施す。例えば、γ変換部２０６Ａでは、補正後の画像信号が示す階調が２．２乗されるような変換が行われる。このとき、８ビットの階調を表現する補正後の画像信号が、１０ビットの階調を表現する出力画像信号（γ変換後の画像信号）に変換される。この出力画像信号は、Ｘドライバ回路３２に対して出力される。
【０１１９】
なお、本一変形例に係る画像表示装置１Ａと比較して、上記一実施形態に係る画像表示装置１では、γ変換前の画像信号が表現する階調のビット数が少ないため、γ変換に要するハードウェア構成ならびにデータ量の低減が図られる。
【０１２０】
◎また、上記一実施形態では、予測電圧降下量Ｖ(ｘ)の近似式の三角関数の項に、変数ｘの１〜３倍に応じた正弦（サイン）と係数とを乗じた項、および変数ｘの１〜３倍に応じた余弦（コサイン）と係数とを乗じた項が含まれた。すなわち、三角関数の項に、変数ｘに係る１〜３次の正弦関数の項と、変数ｘに係る１〜３次の余弦関数の項とが含まれた。しかしながら、これに限られない。例えば、三角関数の項には、少なくとも、変数ｘに係る１次の正弦関数の項と、変数ｘに係る１次の余弦関数の項とが含まれれば良い。但し、予測電圧降下量Ｖ(ｘ)の近似の精度の観点から言えば、三角関数の項に、変数ｘに係る１〜３次の正弦関数の項と、変数ｘに係る１〜３次の余弦関数の項とが含まれることが好ましい。
【０１２１】
◎また、上記一実施形態では、画素回路３０１（図２）の構成上、電源線Ｌ１の電位が変化しても、トランジスタＴdのゲート電圧Ｖgsが変化しなかったが、これに限られない。例えば、図１７で示されるような電源線Ｌ１s，Ｌ１dの電位の変動に応じてトランジスタＴdのゲート電圧Ｖgsが変化する画素回路３０１Ａに対しても、本発明を適用することができる。
【０１２２】
なお、画素回路３０１Ａは、有機発光ダイオードＯＬＥＤ、トランジスタＴd、トランジスタＴth、およびコンデンサＣsを備えており、発光時に相対的に高電位となる電源線Ｌ１dと、発光時に相対的に低電位となる電源線Ｌ１sとの間に、有機発光ダイオードＯＬＥＤとトランジスタＴdとが直列に接続されている。また、トランジスタＴdのドレインとゲートとの間に、トランジスタＴthが設けられ、該トランジスタＴthは、補償制御線Ｌ３の電位によって導通状態と非導通状態との間で切り替えられる。また、トランジスタＴdのゲートと画像信号線Ｌ２とがコンデンサＣsを介して接続されている。
【０１２３】
このような構成を有する画素回路３０１Ａでは、発光時において、電源線Ｌ１sの電位の変動に応じてトランジスタＴdのゲート電圧Ｖgsが変化するとともに、電源線Ｌ１dと電源線Ｌ１sとの間における電位差（すなわち電源電圧）の低下に起因して、トランジスタＴdのドレイン電圧Ｖdが低下する。したがって、画素回路３０１Ａでは、ゲート電圧Ｖgsおよびドレイン電圧Ｖdの双方の低下によって、発光時におけるトランジスタＴdのドレイン電流Ｉdが低下する。このような構成では、上記一実施形態で説明した画像信号の補正方法と同様な方法によって、ドレイン電圧Ｖdの低下に起因するドレイン電流Ｉdの低下を抑制することが可能である。すなわち、本発明は、発光素子と直列に接続される駆動トランジスタにおいて発光時におけるドレイン電圧Ｖdの低下によってドレイン電流Ｉdが低下する画素回路を備える種々の画像表示装置に対して適用することができる。なお、ゲート電圧Ｖgsの低下に起因するドレイン電流Ｉdの低下については、別個に画像信号の補正等を行うことで対処すれば良い。
【０１２４】
◎また、上記一実施形態では、画素回路群毎に電源電圧の降下、すなわち、予測電圧降下量を求めたが、これに限られない。例えば、画素回路毎に予測電圧降下量を求めるようにしても良い。
【０１２５】
◎なお、上記一実施形態では、各水平ラインに対応する入力画像信号については、Ｙドライバ回路３１に最も近い画素回路３０１側から順に、対応する入力画像信号が順次に入力されても良いし、Ｙドライバ回路３１から最も遠い画素回路３０１側から順に、対応する入力画像信号が順次に入力されても良い。
【０１２６】
◎なお、上記一実施形態では、発光素子が有機発光ダイオードＯＬＥＤである場合について説明したが、これに限られず、発光素子が、無機材料等で構成された発光ダイオード等であっても構わない。
【０１２７】
◎また、上記一実施形態および上記各変形例の全部または一部について、矛盾のない範囲で組み合わせても構わない。
【符号の説明】
【０１２８】
１，１Ａ  画像表示装置
２，２Ａ  制御部
３  パネル部
４  電源回路
２０，２０Ａ  信号処理部
２１  記憶部
２２  タイミングジェネレータ（ＴＧ）
３０  有機ＥＬ表示部
３１  Ｙドライバ回路
３２  Ｘドライバ回路
２０１  ラインバッファ
２０２  定数・係数導出部
２０３  近似式導出部
２０４  被乗数算出部
２０５，２０５Ａ  乗数決定部
２０６，２０６Ａ  γ変換部
２０７，２０７Ａ  補正値決定部
２０８，２０８Ａ  補正値加算部
２１１  三角関数テーブル
２１２，２１２Ａ  乗数テーブル
３０１，３０１Ａ  画素回路
３１１  出力回路
Ｌ１，Ｌ１d，Ｌ１s  電源線
ＯＬＥＤ  有機発光ダイオード
Ｔd  駆動トランジスタ
【図１】
2010197871.tif 000021
【図２】
2010197871.tif 000022
【図３】
2010197871.tif 000023
【図４】
2010197871.tif 000024
【図５】
2010197871.tif 000025
【図６】
2010197871.tif 000026
【図７】
2010197871.tif 000027
【図８】
2010197871.tif 000028
【図９】
2010197871.tif 000029
【図１０】
2010197871.tif 000030
【図１１】
2010197871.tif 000031
【図１２】
2010197871.tif 000032
【図１３】
2010197871.tif 000033
【図１４】
2010197871.tif 000034
【図１５】
2010197871.tif 000035
【図１６】
2010197871.tif 000036
【図１７】
2010197871.tif 000037