(57)【要約】【課題】  膜の評価方法及び強誘電体メモリの製造方法に関し、表面に凹凸の多い薄膜の膜厚等をＸ線反射率法により精度良く測定する。【解決手段】  膜を構成する結晶粒の平均粒径が２００ｎｍ以上、或いは、平均粒径が２００ｎｍ以上の結晶粒同士の一部が融合した融合結晶粒を含む被膜を被測定膜の表面に成膜する工程と、前記被膜及び前記被測定膜にＸ線を照射する工程と、前記被膜及び前記被測定膜から反射したＸ線の強度を測定してＸ線反射率法によって前記被測定膜の少なくとも膜厚を測定する工程とを設ける。【選択図】          図１
2010197262.tif 000002
【特許請求の範囲】
【請求項１】
膜を構成する結晶粒の平均粒径が２００ｎｍ以上、或いは、平均粒径が２００ｎｍ以上の結晶粒同士の一部が融合した融合結晶粒を含む被膜を被測定膜の表面に成膜する工程と、
前記被膜及び前記被測定膜にＸ線を照射する工程と、
前記被膜及び前記被測定膜から反射したＸ線の強度を測定してＸ線反射率法により前記被測定膜の少なくとも膜厚を測定する工程と
を有する膜の評価方法。
【請求項２】
前記被測定膜が、第一の膜と、前記第一の膜上に成膜され前記第一の膜より密度の小さな第二の膜からなるとともに、前記被膜が前記第二の膜より密度が高い請求項１に記載の膜の評価方法。
【請求項３】
前記被測定膜及び前記被膜が、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３からなる請求項１または請求項２に記載の膜の評価方法。
【請求項４】
下部電極上に第一の強誘電体膜を成膜する工程と、
前記第一の強誘電体膜上に前記第一の強誘電体膜より密度の小さな第二の強誘電体膜を形成する工程と、
前記第二の強誘電体膜上に前記第二の強誘電体膜より密度が大きく且つ膜を構成する結晶粒の平均粒径が２００ｎｍ以上、或いは、平均粒径が２００ｎｍ以上の結晶粒同士の一部が融合した融合結晶粒を含む第三の強誘電体膜を形成する工程と、
Ｘ線反射率法を用いて前記第一の強誘電体膜乃至第三の強誘電体膜の全体の膜厚を評価する工程と、
前記第三の強誘電体膜の膜厚を成膜時間から求め、全体の膜厚から前記求めた第三の強誘電体膜の膜厚を減算して前記第一の強誘電体膜及び第二の強誘電体膜の膜厚を求める工程と
を有する強誘電体メモリの製造方法。
【請求項５】
前記第一の強誘電体膜及び第二の強誘電体膜の膜厚を求める工程において求めた膜厚が予め定めた許容範囲である場合、次の半導体ウェーハに対しても第三の強誘電体膜を成膜したのち、前記第三の強誘電体膜上に上部電極を形成する工程を有する請求項４に記載の強誘電体メモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は膜の評価方法及び強誘電体メモリの製造方法に関するものであり、例えば、Ｘ線反射率法による直接的な膜厚の測定が困難な強誘電体膜等の被膜の膜厚の測定を可能にするための構成に関するものである。
【背景技術】
【０００２】
従来より組成や膜構造等が未知の多層薄膜の積層構造、膜厚或いは密度を測定する手段としてＸ線反射率法（例えば、特許文献１参照）が用いられている。このＸ線反射率法は密度の異なる層が接する界面で反射するＸ線の干渉振動を利用して測定するものであり、例えば、電極上に形成した酸化膜等の膜厚の測定やスピンバルブ膜の積層構造の解析に用いられている。
【０００３】
図８は、Ｘ線反射率法の測定原理の説明図であり、下部電極６１上に酸化物層６２を形成し、この試料に対してＸ線６３を低角度θで入射し、試料からの反射Ｘ線６４の強度を測定する。この場合の反射Ｘ線６４は酸化物層６２の表面と、酸化物層６２／下部電極６１の界面においてブラグの回折式により発生する。
【０００４】
この時、入射角θを変動させると、入射角θの変動に伴って反射Ｘ線６４の強度が干渉により振動し、この干渉振動特性からフィッティングにより膜厚を求めることができる。
このようにＸ線反射率法は薄膜の膜厚を簡便に且つ迅速に測定することができるため半導体装置の工程管理等にも多く用いられている。
【０００５】
一方、近年、不揮発性メモリとして強誘電体メモリ（ＦｅＲＡＭ）が注目を集めており、メモリセルを構成する強誘電体キャパシタの誘電体膜としてＰＺＴ〔Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３〕やＳＢＴ〔ＳｒＢｉ２Ｔａ２Ｏ９〕等の強誘電体が用いられている。
【０００６】
この様な強誘電体層をＭＯＣＶＤ法（有機金属気相成長法）によって成膜する場合、良好な結晶性を得るためには、高温成長が望ましい。しかし、強誘電体層を高温成長させた場合、膜厚と同程度の高さの突起部が形成されるという問題があり、この突起部は上部電極形成工程や、その他のフォトリソグラフィー工程における障害となる。
【０００７】
一方、強誘電体層を低温成長させた場合には、横方向の結晶成長が充分ではなくグレインサイズが６０ｎｍ程度と小さい結晶粒からなる膜となり充分な強誘電体特性が得られなくなるという問題がある。
【０００８】
そこで、成長初期段階において高温成長により薄い初期膜を形成したのち、低温成長により厚いコア層を形成することが提案されている（例えば、特許文献２参照）。この場合、コア層は低温成長であるためグレインサイズが６０ｎｍ程度であるものの、下地となる高温成長の初期膜の結晶配向性を受け継ぐため、高温成長膜と同程度の強誘電体特性が得られる。
【０００９】
このような、強誘電体メモリセルの品質管理のためには、強誘電体層の膜厚や密度の管理が重要になる。そのため、強誘電体層の膜厚を工程管理するためにＸ線反射率が用いられている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献２】特開平０９−２１０６６３号公報
【特許文献２】特開２００８−２９４３４６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、被測定膜が一層の場合、上述の図８に示すようにＸ線の干渉振動は膜の表面と膜の底面からのＸ線の反射の干渉を観測するもので、表面モフォロジやラフネスの影響を受ける。なお、初期層とコア層の二構造にした場合にも、初期層とコア層の密度は殆ど同じであるため、Ｘ線反射率法の適用においては実効的に一層構造となる。
【００１２】
図９は、表面の凹凸が大きい試料をＸ線反射率法で測定した場合の反射強度特性の説明図であり、ここでは、スパッタ法で形成した１００ｎｍの膜厚のＩｒ層上にＭＯＣＶＤ法によりＰＺＴ膜を低温成膜させた試料を用いた。ＰＺＴ膜の表面をＳＥＭ（走査型電子顕微鏡）で観察すると、ＳＥＭ像には大きさが約６０ｎｍの輪郭がはっきりしたグレインの集まりの構造が観測される。
【００１３】
図９に示すＸ線反射率法の測定結果はグレインでＸ線が乱反射し十分な干渉振動が得られないことと、内部の多重反射によると思われる異常な反射が重なっていることを表していると考えられる。したがって、このような測定結果からはこの低温成長によるＰＺＴ膜の膜厚を計算することができないという問題がある。
【００１４】
したがって、上述の強誘電体メモリセルの強誘電体層を高温成長による初期層と低温成長によるコア層とにより形成した場合、表面はグレインサイズが小さく且つ表面の凹凸の大きな低温成長層となるため、膜厚の測定が非常に困難になるという問題がある。なお、高温成長膜の場合には、突起部が発生するものの、それ以外の領域の表面は平坦であるとともにグレインサイズが２００ｎｍ以上であるため、Ｘ線反射率法による精度の高い膜厚測定ができる。
【００１５】
したがって、本発明は、表面に凹凸の多い薄膜の膜厚等をＸ線反射率法により精度良く測定することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の一観点からは、膜を構成する結晶粒の平均粒径が２００ｎｍ以上、或いは、平均粒径が２００ｎｍ以上の結晶粒同士の一部が融合した融合結晶粒を含む被膜を被測定膜の表面に成膜する工程と、前記被膜及び前記被測定膜にＸ線を照射する工程と、前記被膜及び前記被測定膜から反射したＸ線の強度を測定してＸ線反射率法によって前記被測定膜の少なくとも膜厚を測定する工程とを有する膜の評価方法が提供される。
【００１７】
また、本発明の別の観点からは、下部電極上に第一の強誘電体膜を成膜する工程と、前記第一の強誘電体膜上に前記第一の強誘電体膜より密度の小さな第二の強誘電体膜を形成する工程と、前記第二の強誘電体膜上に前記第二の強誘電体膜より密度が大きく且つ膜を構成する結晶粒の平均粒径が２００ｎｍ以上、或いは、平均粒径が２００ｎｍ以上の結晶粒同士の一部が融合した融合結晶粒を含む第三の強誘電体膜を形成する工程と、Ｘ線反射率法を用いて前記第一の強誘電体膜乃至第三の強誘電体膜の全体の膜厚を評価する工程と、前記第三の強誘電体膜の膜厚を成膜時間から求め、全体の膜厚から前記求めた第三の強誘電体膜の膜厚を減算して前記第一の強誘電体膜及び第二の強誘電体膜の膜厚を求める工程とを有する強誘電体メモリの製造方法が提供される。
【発明の効果】
【００１８】
開示の膜の評価方法及び強誘電体メモリの製造方法によれば、干渉振動の信号強度が低くて膜厚測定が困難な被膜、例えば、グレインサイズが小さく且つ表面の凹凸の大きな低温成長膜の膜厚の測定が可能になる。
【００１９】
また、これを強誘電体メモリの製造方法に適用することによって強誘電体キャパシタを構成する強誘電体膜の膜厚を所定膜厚に制御できるようになり、それによって、高性能の強誘電体メモリを再現性良く製造することが可能になる。
【図面の簡単な説明】
【００２０】
【図１】本発明の測定原理の説明図である
【図２】本発明の実施の形態における反射Ｘ線強度の説明図である。
【図３】本発明の実施例１の強誘電体メモリの製造工程に用いる溶液気化型ＭＯＣＶＤ装置の概念的構成図である。
【図４】本発明の実施例１の強誘電体メモリの製造工程の途中までの説明図である。
【図５】本発明の実施例１の強誘電体メモリの製造工程の図４以降の説明図である。
【図６】本発明の実施例２の強誘電体メモリの製造工程の途中までの説明図である。
【図７】本発明の実施例２の強誘電体メモリの製造工程の図６以降の説明図である。
【図８】Ｘ線反射率法の測定原理の説明図である。
【図９】表面の凹凸が大きい試料をＸ線反射率法で測定した場合の反射強度特性の説明図である。
【発明を実施するための形態】
【００２１】
ここで、図１及び図２を参照して、本発明の実施の形態を説明する。本発明は表面のモフォロジと内部の多重反射の影響を抑えるため、グレインサイズが小さく且つ表面の凹凸の大きな被測定被膜の上に新たに平滑な層を形成することで表面での乱反射や多重反射を抑えて、干渉振動による膜厚の測定を可能にするものである。
【００２２】
図１は、本発明の測定原理の説明図であり、Ｉｒ等の下部電極１１上に高温成長により初期層１２を形成したのち、低温成長によりコア層１３を成長させ、最後に、再び高温成長により表面反射層１４を形成する。
【００２３】
この試料にＸ線１５を低角度θで入射させると下部電極１１／初期層１２の界面と表面反射層１４の表面においてＸ線１５は反射されて、この反射Ｘ線１６が干渉して干渉振動が得られる。なお、初期層１２、コア層１３及び表面反射層１４の密度は殆ど同じであるので、初期層１２／コア層１３の界面及びコア層１３／表面反射層１４の界面では反射が殆ど起こらない。
【００２４】
この時、図２に示すように、表面反射層１４の表面は十分平滑であるので表面での乱反射が減少し、充分な干渉振動が得られるので膜厚の測定が可能になる。なお、図２は、Ｉｒからなる下部電極１１上に、ＰＺＴからなる１０ｎｍの初期層１２、ＰＺＴからなる９０ｎｍのコア層１３、及び、ＰＺＴからなる２０ｎｍの表面反射層１４を順次形成した試料の干渉振動を示すものである。
【００２５】
この場合のＰＺＴからなる表面反射層の表面をＳＥＭで観察すると、ＳＥＭ像には平均粒径が２００ｎｍ以上の結晶粒や、平均粒径が２００ｎｍ以上の結晶粒同士の一部が融合した融合結晶粒の集まりの構造が観測された。なお、平均粒径はＳＥＭ像から求める。
【００２６】
この時、被測定対象となる被膜の膜厚をＸ線反射率法で求めた全体膜から表面反射層１４の膜厚を減算することによって、初期層１２とコア層１３との膜厚の和が求まる。なお、高温成長による表面反射層１４の膜厚は、予め温度や時間等の成膜条件と得られる膜厚との関係をＸ線反射率法により予め取得しておき、成膜時間と温度から膜厚を求める。また、初期層１２も表面反射層１４と同様に高温成長膜であるので成膜時間と温度から膜厚を求めるることができ、したがって、コア層１３のみの膜厚を測定することも可能である。
【００２７】
このように、被測定被膜の表面にＸ線反射率法の適用が可能な程度に表面が平滑な表面反射膜を設けているので、表面の凹凸が大きくてＸ線反射率法により膜厚が非常に困難な薄膜に対してもＸ線反射率法の適用が可能になる。
【００２８】
したがって、この測定方法を強誘電体メモリの強誘電体膜の製造工程の管理に用いることによって、高性能の強誘電体メモリを再現性良く製造することが可能になる。
【００２９】
例えば、強誘電体メモリの製造工程においては枚葉式に製造しているので、定期的にサンプルウェーハに対して表面反射膜を形成して、Ｘ線反射率法で強誘電体膜の膜厚の面内分布を測定すれば良い。
【００３０】
この場合、測定結果が良好であれば、次のウェーハからコア層を形成したのち、表面反射膜を形成することなく、コア層上に上部電極を形成すれば良い。一方、測定結果が許容範囲外の場合には、次のウェーハに対するコア層の成膜条件を変更するようにフィードバックして工程管理する。
【００３１】
或いは、この表面反射膜をそのまま強誘電体メモリセルを構成する強誘電体膜の一部として残しても良く、その場合には、表面反射膜を形成した直後のウェーハをサンプルとして抜取り、Ｘ線反射率法で強誘電体膜の膜厚の面内分布を測定すれば良い。
【００３２】
この場合も、測定結果が良好であれば、次のウェーハに対しても同様な成膜条件で表面反射層を含む強誘電体層を成膜したのち上部電極を形成すれば良い。一方、測定結果が許容範囲外の場合には、次のウェーハに対するコア層の成膜条件を変更するようにフィードバックして工程管理する。
【実施例１】
【００３３】
以上を前提として、次に、図３乃至図５を参照して本発明の実施例１の強誘電体メモリの製造工程を説明する。図３は本発明の実施例１の強誘電体メモリの製造工程に用いる溶液気化型ＭＯＣＶＤ装置の概念的構成図である。排気口２２を備えた減圧チャンバー２１、基板２４を載置するサセプタ２３、シャワーヘッド２５、溶液原料容器２６、キャリアガス導入部２７、各溶液原料容器２６の導出管に接続された液体流量調整器２８、気化器２９、透明隔壁３０、及び、サセプタ加熱ランプ３１により構成される。
【００３４】
この場合、３つの溶液原料容器２６２，２６３，２６４には、ＰＺＴの原料となるＴｉ（ＯｉＰｒ）２（ｄｐｍ）２〔（ジ−イソプロポキシ）ビス（２，２，６，６，−テトラメチル−３，５，−ヘプタンジオナイト）チタニウム〕、ｄｉｂｍ（Ｃ９Ｈ１５Ｏ２：ジイソブチルメタナト）を互いに共有する配位子とするＰｂ（ｄｉｂｍ）２、Ｚｒ（ｄｉｂｍ）２の３種類の有機金属をそれぞれ酢酸ブチルに溶解したものが収容されている。残りの一つの溶液原料容器２６１には酢酸ブチルが収容されている。
【００３５】
この原料溶液をキャリアガスとなるＨｅガスにより加圧・液送して、液体流量調整器２８により所定の混合比になるように混合し、気化器２９で瞬間的に加熱してガス化する。ガス化した原料をシャワーヘッド２５から基板２４に供給し、基板２４上で酸素ガスと反応させＰＺＴ層を成膜する。
【００３６】
次に、強誘電体メモリの製造工程を説明すると、まず、図４（ａ）に示すように、ｐ型シリコン基板４１に素子分離絶縁領域４２を形成したのち、素子形成領域の表面にゲート絶縁膜４３を形成する。次いで、多結晶シリコン膜を形成したのち、多結晶シリコン膜をエッチングすることによってゲート電極４４を形成する。この時、ゲート絶縁膜４３の露出部も除去される。
【００３７】
次いで、ゲート電極４４をマスクとしてＡｓをイオン注入することによって、ｎ型エクステンション領域４５を形成する。次いで、全面に絶縁膜を堆積させたのち異方性エッチングを行うことによってサイドウォール４６を形成し、次いで、サイドウォール４６とゲート電極４４をマスクとしてＰをイオン注入することによってｎ型ソース領域４７及びｎ型ドレイン領域４８を形成する。
【００３８】
次いで、層間絶縁膜４９を堆積させたのち、ｎ型ドレイン領域４８に対するビアホールを形成し、このビアホールをＴａＮ膜を介してＷで埋め込むことによってプラグ５０を形成する。
【００３９】
次いで、図４（ｂ）に示すように、全面にＴｉ膜を堆積させたのち、Ｔｉ膜を窒化することによってＴｉＮ下地導電層５１を形成し、次いで、スパッタ法を用いて厚さが、例えば、１００ｎｍのＩｒ下部電極５２を形成する。
【００４０】
次いで、図４（ｃ）に示すように、図３に示したＭＯＣＶＤ装置を用いてＰＺＴ膜を形成する。まず、例えば、６２０℃の基板温度において、厚さが、例えば、１０ｎｍのＰＺＴ初期層５３を成長させる。このＰＺＴ初期層５３の密度を測定すると７．３３ｇ／ｃｍ3 である。
【００４１】
引き続いて、例えば、４６０℃の基板温度において、ＰＺＴ初期層５３の上に厚さが、例えば、９０ｎｍのＰＺＴコア層５４を成長させる。このＰＺＴコア層５４の密度を測定すると６．５４ｇ／ｃｍ3 である。
【００４２】
引き続いて、図５（ｄ）に示すように、サンプルウェーハに対して、例えば、６２０℃の基板温度において、厚さが、例えば、２０ｎｍのＰＺＴ表面反射層５５を成長させる。
このＰＺＴ表面反射層５５の密度を測定すると７．０６ｇ／ｃｍ3 である。
【００４３】
次いで、図示は省略するが、Ｘ線反射率法によって、ＰＺＴ初期層５３／ＰＺＴコア層５４／ＰＺＴ表面反射層５５の全体膜厚を測定する。次いで、測定した全体膜厚から、成膜条件から求めたＰＺＴ表面反射層５５の膜厚を減算することによってＰＺＴ初期層５３／ＰＺＴコア層５４の膜が求まる。
【００４４】
この膜厚が、予め定めた設定値（１０ｎｍ＋９０ｎｍ＝１００ｎｍ）の許容範囲外であった場合には、ＰＺＴコア層５４の成膜条件、特に、成膜時間を変更して以降のウェーハにおける成膜を行う。一方、この膜厚が、予め定めた設定値の許容範囲内であった場合には、成膜が良好であると判定して、図５（ｅ）に示すように、ＰＺＴ表面反射層５５を形成していないウェーハに対して、例えば、スパッタ法によってＩｒ上部電極５６を形成する。
【００４５】
次いで、図５（ｆ）に示すように、Ｉｒ上部電極５６乃至ＴｉＮ下地導電層５１を所定形状にエッチングすることによって、強誘電体キャパシタを形成する。以降は、通常の工程と同様に、層間絶縁膜を形成したのち上部電極に対するプラグを形成し、このプラブに対する配線（プレート線）を形成することによって、強誘電体メモリの基本構造が完成する。なお、ｎ型ソース領域４８に接続するプラグや、ゲート電極４４に対する引出し配線等の図示は省略している。
【００４６】
以上、説明したように、本発明の実施例１においては、定期的にサンプルウェーハによって、膜厚の測定が困難であったＰＺＴコア層、或いは、ＰＺＴコア層＋ＰＺＴ初期層の膜厚をＸ線反射率法により測定して工程管理を行うことが可能になる。それによって、高性能の強誘電体メモリを再現性良く生産することが可能になる。
【実施例２】
【００４７】
次に、図６乃至図７を参照して本発明の実施例２の強誘電体メモリの製造工程を説明する。まず、図６（ａ）に示すように、上記実施例１の図４（ａ）乃至図４（ｃ）の工程と全く同様にして、ｐ型シリコン基板４１に素子分離絶縁領域４２を形成したのち、素子形成領域の表面にゲート絶縁膜４３を形成する。次いで、多結晶シリコン膜を形成したのち、次いで、多結晶シリコン膜をエッチングすることによってゲート電極４４を形成する。
【００４８】
次いで、ゲート電極４４をマスクとしてＡｓをイオン注入することによって、ｎ型エクステンション領域４５を形成する。次いで、全面に絶縁膜を堆積させたのち異方性エッチングを行うことによってサイドウォール４６を形成し、次いで、サイドウォール４６とゲート電極４４をマスクとしてＰをイオン注入することによってｎ型ソース領域４７及びｎ型ドレイン領域４８を形成する。
【００４９】
次いで、層間絶縁膜４９を堆積させたのち、ｎ型ドレイン領域４８に対するビアホールを形成し、このビアホールをＴａＮ膜を介してＷで埋め込むことによってプラグ５０を形成する。次いで、全面にＴｉ膜を堆積させたのち、Ｔｉ膜を窒化することによってＴｉＮ下地導電層５１を形成し、次いで、スパッタ法を用いて厚さが、例えば、１００ｎｍのＩｒ下部電極５２を形成する。
【００５０】
次いで、図６（ｂ）に示すように、図３に示したＭＯＣＶＤ装置を用いてＰＺＴ膜を形成する。まず、例えば、６２０℃の基板温度において、厚さが、例えば、１０ｎｍのＰＺＴ初期層５３を成長させる。このＰＺＴ初期層５３の密度を測定すると７．３３ｇ／ｃｍ3 である。
【００５１】
引き続いて、図６（ｃ）に示すように、例えば、４６０℃の基板温度において、ＰＺＴ初期層５３の上に厚さが、例えば、７０ｎｍのＰＺＴコア層５４を成長させる。このＰＺＴコア層５４の密度を測定すると６．５４ｇ／ｃｍ3 である。
【００５２】
引き続いて、図７（ｄ）に示すように、例えば、６２０℃の基板温度において、厚さが、例えば、２０ｎｍのＰＺＴ表面反射層５５を成長させる。このＰＺＴ表面反射層５５の密度を測定すると７．０６ｇ／ｃｍ3 である。
【００５３】
次いで、図示は省略するが、Ｘ線反射率法によって、ＰＺＴ初期層５３／ＰＺＴコア層５４／ＰＺＴ表面反射層５５の全体膜厚を測定する。この膜厚が、予め定めた設定値（１０ｎｍ＋７０ｎｍ＋２０ｎｍ＝１００ｎｍ）の許容範囲外であった場合には、ＰＺＴコア層５４の成膜条件、特に、成膜時間を変更して以降のウェーハにおける成膜を行う。
【００５４】
一方、この膜厚が、予め定めた設定値の許容範囲内であった場合には、成膜が良好であると判定して、次に、図７（ｅ）に示すように、ＰＺＴ表面反射層５５上に例えば、スパッタ法によってＩｒ上部電極５６を形成する。
【００５５】
次いで、図７（ｆ）に示すように、Ｉｒ上部電極５６乃至ＴｉＮ下地導電層５１を所定形状にエッチングすることによって、強誘電体キャパシタを形成する。以降は、通常の工程と同様に、層間絶縁膜を形成したのち上部電極に対するプラグを形成し、このプラブに対する配線（プレート線）を形成することによって、強誘電体メモリの基本構造が完成する。なお、ｎ型ソース領域４８に接続するプラグや、ゲート電極４４に対する引出し配線等の図示は省略している。
【００５６】
以上、説明したように、本発明の実施例２においては、膜厚の測定が困難であったＰＺＴコア層を用いる場合に、その表面に高温成長によりＰＺＴ表面反射層を設けているので、Ｘ線反射率法により強誘電体層の膜厚を測定して工程管理を行うことが可能になった。それによって、高性能の強誘電体メモリを再現性良く生産することが可能になる。
【００５７】
また、本発明の実施例２においては、結晶性が良好なＰＺＴ表面反射膜をそのまま強誘電体膜の一部として用いているので、Ｉｒ上部電極５６との接合状態が安定となり、強誘電体キャパシタの信頼性を向上することができる。
【００５８】
以上、本発明の各実施例を説明してきたが、本発明は、各実施例に示した条件に限られるものではない。例えば、ＰＺＴの原料は上述のＴｉ（ＯｉＰｒ）２（ｄｐｍ）２、Ｐｂ（ｄｉｂｍ）２、Ｚｒ（ｄｉｂｍ）４の組合せに限られるものではなく、公知の各種の原料を用いても良いものである。
【００５９】
また、強誘電体膜はＰＺＴに限られるものではなく、ＭＯＣＶＤ法により成膜可能な強誘電体膜であれば良く、例えば、ＳＢＴ〔ＳｒＢｉ２Ｔａ２Ｏ９〕やＢＬＴ〔（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２〕等の他の強誘電体を用いて良い。
【００６０】
また、上記の各実施例の説明においては、説明を簡単にするために構成の説明は基本的な構成に止めているが、このような構成に限られるものではない。例えば、ＴｉＮ下地導電層とＩｒ下部電極との間にＴｉＡｌＮ、ＴｉＡｌ、ＴｉＳｉＮ、ＴａＮ、ＴａＳｉＮ等の酸素バリア膜を設けても良い。さらには、Ｉｒ下部電極とＰＺＴ初期層との間にＩｒＯx 膜を介在させても良い。また、下部電極及び上部電極はＩｒに限られるものではなく、Ｐｔを用いても良いものである
【００６１】
ここで、実施例１及び実施例２を含む本発明の実施の形態に関して、以下の付記を開示する。
（付記１）  膜を構成する結晶粒の平均粒径が２００ｎｍ以上、或いは、平均粒径が２００ｎｍ以上の結晶粒同士の一部が融合した融合結晶粒を含む被膜を被測定膜の表面に成膜する工程と、
前記被膜及び前記被測定膜にＸ線を照射する工程と、
前記被膜及び前記被測定膜から反射したＸ線の強度を測定してＸ線反射率法によって前記被測定膜の少なくとも膜厚を測定する工程と
を有する膜の評価方法。
（付記２）  前記被測定膜が、第一の膜と、前記第一の膜上に成膜され前記第一の膜より密度の小さな第二の膜からなるとともに、前記被膜が前記第二の膜より密度が高い付記１に記載の膜の評価方法。
（付記３）  前記被測定膜及び前記被膜が、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３からなる付記１または付記２に記載の膜の評価方法。
（付記４）  下部電極上に第一の強誘電体膜を成膜する工程と、
前記第一の強誘電体膜上に前記第一の強誘電体膜より密度の小さな第二の強誘電体膜を形成する工程と、
前記第二の強誘電体膜上に前記第二の強誘電体膜より密度が大きく且つ膜を構成する結晶粒の平均粒径が２００ｎｍ以上、或いは、平均粒径が２００ｎｍ以上の結晶粒同士の一部が融合した融合結晶粒を含む第三の強誘電体膜を形成する工程と、
Ｘ線反射率法を用いて前記第一の強誘電体膜乃至第三の強誘電体膜の全体の膜厚を評価する工程と、
前記第三の強誘電体膜の膜厚を成膜時間から求め、全体の膜厚から前記求めた第三の強誘電体膜の膜厚を減算して前記第一の強誘電体膜及び第二の強誘電体膜の膜厚を求める工程とを有する強誘電体メモリの製造方法。
（付記５）  前記第二の強誘電体膜の成膜温度が前記第一の強誘電体膜の成膜温度より低く、且つ、前記第三の強誘電体膜の成膜温度が前記第二の強誘電体膜の成膜温度より高い付記４に記載の強誘電体メモリの製造方法。
（付記６）  前記第一の強誘電体膜及び第二の強誘電体膜の膜厚を求める工程において求めた膜厚が予め定めた許容範囲である場合、次の半導体ウェーハに対しては第三の強誘電体膜を成膜せずに、前記第二の強誘電体膜上に上部電極を形成する工程を有する付記４または付記５に記載の強誘電体メモリの製造方法。
（付記７）  前記第一の強誘電体膜及び第二の強誘電体膜の膜厚を求める工程において求めた膜厚が予め定めた許容範囲である場合、次の半導体ウェーハに対しても第三の強誘電体膜を成膜したのち、前記第三の強誘電体膜上に上部電極を形成する工程を有する付記４または付記５に記載の強誘電体メモリの製造方法。
（付記８）  下部電極と、
前記下部電極上に積層した第一の強誘電体膜乃至第三の強誘電体膜からなる誘電体膜と、前記誘電体膜上に積層した上部電極と
を有する強誘電体キャパシタを備えた強誘電体メモリ。
【符号の説明】
【００６２】
１１  下部電極
１２  初期層
１３  コア層
１４  表面反射層
１５  Ｘ線
１６  反射Ｘ線
２１  減圧チャンバー
２２  排気口
２３  サセプタ
２４  基板
２５  シャワーヘッド
２６  溶液原料容器
２７  キャリアガス導入部
２８  液体流量調整器
２９  気化器
３０  透明隔壁
３１  サセプタ加熱ランプ
４１  ｐ型シリコン基板
４２  素子分離絶縁領域
４３  ゲート絶縁膜
４４  ゲート電極
４５  ｎ型エクステンション領域
４６  サイドウォール
４７  ｎ型ソース領域
４８  ｎ型ドレイン領域
４９  層間絶縁膜
５０  プラグ
５１  ＴｉＮ下地導電層
５２  Ｉｒ下部電極
５３  ＰＺＴ初期層
５４  ＰＺＴコア層
５５  ＰＺＴ表面反射層
５６  Ｉｒ上部電極
６１  下部電極
６２  酸化物層
６３  Ｘ線
６４  反射Ｘ線
【図１】
2010197262.tif 000003
【図２】
2010197262.tif 000004
【図３】
2010197262.tif 000005
【図４】
2010197262.tif 000006
【図５】
2010197262.tif 000007
【図６】
2010197262.tif 000008
【図７】
2010197262.tif 000009
【図８】
2010197262.tif 000010
【図９】
2010197262.tif 000011