(57)【要約】【課題】半導体パッケージの厚さを薄くすることができる半導体パッケージを提供する。【解決手段】半導体チップ２を封止体３によって被覆した半導体パッケージ１（１００、２００）である。半導体チップ２は、チップ部８と、チップ部８のボンディングパッド６に接続され、チップ部８の表面に形成された再配線層９と、再配線層９に接続されたポスト１０と、を備えている。封止体３は、ポスト１０の端面が露出するように形成されている。【選択図】図１
2010027848.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップを封止体によって被覆した半導体パッケージであって、
前記半導体チップは、
チップ部と、
前記チップ部のボンディングパッドに接続され、前記チップ部の表面に形成された再配線層と、
前記再配線層に接続されたポストと、を備え、
前記封止体は、前記ポストの端面が露出するように形成されている半導体パッケージ。
【請求項２】
前記半導体パッケージ上に他の半導体チップが積層され、前記半導体パッケージのポストの露出面と前記他の半導体チップの外部端子とが接続されることを特徴とする、請求項１に記載の半導体パッケージ。
【請求項３】
前記チップ部の表面と前記再配線層との間には絶縁膜が形成されていることを特徴とする、請求項１又は請求項２に記載の半導体パッケージ。
【請求項４】
前記チップ部の表面と前記絶縁膜との間には保護膜が形成されていることを特徴とする、請求項３に記載の半導体パッケージ。
【請求項５】
前記半導体パッケージの外周縁から突出するリード端子を備え、
前記リード端子は、前記半導体チップのボンディングパッドに接続されていることを特徴とする、請求項１乃至請求項４のいずれか１項に記載の半導体パッケージ。
【請求項６】
前記半導体チップは基板の上面又は下面の一方の面側に配置されており、前記半導体チップのボンディングパッドは、前記基板の一方の面に形成された配線層とボンディングワイヤを介して接続され、
前記基板の他方側の面に再配線層が形成され、前記再配線層に半田ボールが接続されていることを特徴とする、請求項１乃至請求項４のいずれか１項に記載の半導体パッケージ。
【請求項７】
前記半導体チップは基板の上面又は下面の一方の面側に配置されており、前記半導体チップのボンディングパッドは、前記基板の一方の面に形成された配線層とボンディングワイヤを介して接続され、
前記半導体チップのポストの露出面に半田ボールが接続されていることを特徴とする、請求項１乃至請求項４のいずれか１項に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージに関する。
【背景技術】
【０００２】
近年、基板の小型化及び基板への高密度実装要求に伴い、ボールグリッドアレイ（ＢＧＡ）半導体パーケージを積層する技術が、例えば特許文献１に開示されているように公知である。
【０００３】
特許文献１のＢＧＡ半導体パッケージは、印刷回路基板の下面に半田ボールが形成されている。印刷回路基板の上面には、複数の半導体チップが接着層を介して積層されている。各々の半導体チップのボンディングパッドは、印刷回路基板とボンディングワイヤを介して接続されている。半導体チップの側部、即ちボンディングワイヤにおける接続部分が封止体で被覆されている。この封止体は、最上層の半導体チップの上面が露出するように形成されている。半導体チップの上面の露出部分には、上方に積層されるＢＧＡ半導体パッケージの半田ボールが接続される回路層が配置されている。この回路層は、半導体チップのボンディングパッドにボンディングワイヤを介して接続されている。このような構成により、ＢＧＡ半導体パッケージを複数、積層することができる。
【０００４】
ところで、特許文献２には、ウェハレベルＣＳＰ（Chip size package）が開示されている。当該ウェハレベルＣＳＰは、ウェハの状態で回路パターンの形成、及び樹脂封止と端子形成までの処理を行い、その後ダイシングによりチップ・サイズに切り分けた部品である。このようなウェハレベルＣＳＰは、そのまま基板に実装できるため、チップ・サイズに切り出してからパッケージに封止するパッケージ組み立て工程を不要にすることができ、製造工程の簡略化を図ることが可能である。但し、特許文献２には、ウェハレベルＣＳＰの上層に何らかの半導体チップを積層するパッケージ技術は開示されていない。
【特許文献１】特開２００５−２６６８０号公報
【特許文献２】特開２００７−３２９２６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１の半導体パーケージは、ＢＧＡ半導体パッケージを積層できるように、最上層の半導体チップの上面に回路層を配置している。そのため、回路層の分だけ半導体パッケージの厚さが増加する課題を有する。
【課題を解決するための手段】
【０００６】
本発明に係る半導体パッケージは、半導体チップを封止体によって被覆した半導体パッケージであって、前記半導体チップは、チップ部と、前記チップ部のボンディングパッドに接続され、前記チップ部の表面に形成された再配線層と、前記再配線層に接続されたポストと、を備え、前記封止体は、前記ポストの端面が露出するように形成されている。このような構成により、従来の半導体パッケージの回路層に比べて、チップ部の表面に再配線層とポストとを形成しても、飛躍的に半導体パッケージの厚さを薄くすることができる。
【発明の効果】
【０００７】
本発明によれば、半導体パッケージの厚さを薄くすることができ、しかも部品点数を削減でき、それに伴い資材管理が容易である。
【発明を実施するための最良の形態】
【０００８】
本発明を適用した具体的な実施形態について、図面を参照しながら詳細に説明する。但し、本発明が以下の実施形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
【０００９】
＜実施形態１＞
本実施形態の半導体パッケージ１は、図１に示すように、ウェハレベルＣＳＰ（ローカルにはウェハレベルボールグリッドアレイ（ＷＬＢＧＡ）と称する。）加工した半導体チップ２が封止体３で被覆されており、外周縁から突出するリード端子４を備えている。つまり、半導体チップ２をアイランド５にマウントした状態で、リード端子４と半導体チップ２のボンディングパッド６とをボンディングワイヤ７を介して接続し、その後、半導体チップ２を被覆するように封止体３を形成している。要するに、本実施形態の半導体パッケージ１は、Quad Flat Package（ＱＦＰ）半導体パッケージとされている。但し、半導体パッケージ１は、Dual Inline Package（ＤＩＰ）、Small Outline Package（ＳＯＰ）等の構成であっても、略同様に実施することができる。
【００１０】
半導体チップ２は、チップ部８、再配線層９、ポスト１０を備えている。チップ部８は、通例のチップと同様にウェハから切り出されたチップである。
再配線層９は、銅等から成る薄膜の配線パターンであって、一端部がチップ部８のボンディングパッド６に接続されている。この再配線層９は、チップ部８の上面に形成されている。
【００１１】
このとき、チップ部８の上面と再配線層９との間に保護膜１１が形成されていることが好ましい。保護膜１１は、酸化シリコンやシリコン窒化膜等から成り、チップ部８の上面におけるボンディングパッド６が形成された部分を除く領域に形成される。保護膜１１は、半導体パッケージ１の上方に、他のボールグリッドアレイ半導体チップ１２を積層した際に、緩衝部材としての役割を担うことができる。
さらに、保護膜１１と再配線層９との間にポリイミド等から成る絶縁膜１３が形成されていることが好ましい。
【００１２】
ポスト１０は、銅等から成る柱状部材である。このポスト１０は、再配線層９の他端部から立設しており、再配線層９に接続されている。
封止体３は、エポキシ樹脂などのモールド樹脂である。この封止体３は、半導体チップ２のポスト１０の上端面を露出させつつ、半導体チップ２を被覆するように形成されている。
【００１３】
このような構成の半導体パッケージ１は、図１に示すように、半導体パッケージ１上にボールグリッドアレイ半導体チップ１２を積層し、半導体パッケージ１のポスト１０の上端面（露出面）とボールグリッドアレイ半導体チップ１２の半田ボール１４とを接続することができる。そのため、基板の小型化及び基板への高密度実装要求に応えることができる。しかも、従来の積層型の半導体パッケージのように回路層を用いる必要がなく、チップ部８の表面に再配線層９とポスト１０とを形成すれば、ボールグリッドアレイ半導体チップ１２を積層することができ、部品点数を削減できる。また、再配線層９及びポスト１０ともに銅を用いて形成することができるので、資材管理が容易である。さらには、従来の半導体パッケージの回路層に比べて、チップ部８の表面に再配線層９とポスト１０とを形成しても、飛躍的に半導体パッケージの厚さを薄くすることができる。
【００１４】
加えて、半導体パッケージ１は、一つの半導体チップ２から構成されているため、あらゆる半導体パッケージと組み合わせて積層することができ、互換性が高い。しかも、積層した半導体パッケージの一つに不具合が生じても、容易に交換することができ、メンテナンス性が高く、コストの削減にも寄与する。
【００１５】
この半導体パッケージ１は、先ずシリコンウェハ上の所定領域に保護膜１１を形成し、さらに保護膜１１上に絶縁膜１３を形成する。そして、絶縁膜１３上に、露出するボンディングパッド６に一端部が接続されるように再配線層９を形成し、再配線層９の他端部からポスト１０を立設する。その後、シリコンウェハを切断して半導体チップ２を形成し、半導体チップ２をアイランド５にマウントする。このアイランド５を台座として、リード端子４とボンディングパッド６とをボンディングワイヤ７を介して接続する。最後に、半導体チップ２のポスト１０の上端面を露出させつつ、半導体チップ２を被覆するように、封止体３を形成すると、半導体パッケージ１を製造することができる。
【００１６】
なお、絶縁膜１３が緩衝性を備えている場合は、図２（ａ）、（ｂ）に示すように、保護膜１１を省略しても良い。
また、半導体パッケージ１の上方に積層する半導体チップは、ボールグリッドアレイ半導体チップに限らず、フリップチップ、ＱＦＰ、ウェハレベルＣＳＰでも良い。
【００１７】
＜実施形態２＞
本実施形態の半導体パッケージ１００は、上記実施形態１の半導体パッケージ１と略同様の構成とされているが、ボールグリッドアレイ半導体パッケージとされている。
【００１８】
具体的にいうと、図３（ａ）、（ｂ）に示すように、半導体チップ２は基板１５の上面上に配置されている。この半導体チップ２のボンディングパッド６は、基板１５の上面に形成された配線層とボンディングワイヤ７を介して接続されている。一方、基板１５の下面には再配線層が形成され、再配線層に半田ボール１６が接続されている。半導体チップ２は、再配線層９のレイアウト次第で、基板１５のピンレイアウトとは違ったピン配置にすることができ、半導体パッケージ１００は１パッケージで２種類のピン配列を備えることになる。この場合、例えば信号出力のレイアウト状態に変更が生じた場合、実装面を反転することで対応することができる場合がある。
【００１９】
＜実施形態３＞
本実施形態の半導体パッケージ２００は、上記実施形態１の半導体パッケージ１と略同様の構成とされているが、反転実装が可能なボールグリッドアレイ半導体パッケージとされている。
【００２０】
具体的にいうと、図４に示すように、半導体チップ２は基板１５の下面下に配置されている。この半導体チップ２のボンディングパッド６は、基板１５の下面に形成された配線層とボンディングワイヤ７を介して接続されている。半導体チップ２のポスト１０の露出面に半田ボール１７が形成されている。このような構成により、例えば図１に示す半導体パッケージ１上に図４に示す半導体パッケージ２００を積層し、下層の半導体パッケージ１のポスト１０の露出面に、上層の半導体パッケージ２００の半田ボール１７を接続することができる。
【００２１】
以上、本発明に係る半導体パッケージの実施形態を説明したが、上述した実施形態に限られず、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【図面の簡単な説明】
【００２２】
【図１】本発明に係る実施形態１の半導体パッケージを概略的に示す部分拡大断面図である。
【図２】（ａ）は、本発明に係る実施形態１の異なる半導体パッケージを概略的に示す平面図である。（ｂ）は、本発明に係る実施形態１の異なる半導体パッケージを概略的に示す断面図である。
【図３】（ａ）は、本発明に係る実施形態２の半導体パッケージを概略的に示す平面図である。（ｂ）は、本発明に係る実施形態２の半導体パッケージを概略的に示す断面図である。
【図４】本発明に係る実施形態３の半導体パッケージを概略的に示す断面図である。
【符号の説明】
【００２３】
１  半導体パッケージ
２  半導体チップ
３  封止体
４  リード端子
６  ボンディングパッド
７  ボンディングワイヤ
８  チップ部
９  再配線層
１０  ポスト
１１  保護膜
１２  ボールグリッドアレイ半導体チップ
１３  絶縁膜
１４  半田ボール
１５  基板
１６  半田ボール
１７  半田ボール
１００  半導体パッケージ
２００  半導体パッケージ
【図１】
2010027848.tif 000003
【図２】
2010027848.tif 000004
【図３】
2010027848.tif 000005
【図４】
2010027848.tif 000006