(57)【要約】【課題】二次電池に、電気二重層キャパシタを並列接続する複合電源方式では、負荷電流条件や周囲環境の変化等による内部インピーダンス比率によっては二次電池の寿命低下が生じて性能変化となる。【解決手段】電気二重層キャパシタとインバータ間に昇降圧チョッパを設ける。蓄電池電圧指令値と検出した蓄電池電圧の差信号をＰＩ制御器に入力してＰＩ演算を実行し、二次電池電圧値を蓄電池電圧指令値と一致させるようＰＷＭ制御部を介して昇降圧チョッパを制御する。また、一致させる制御時に、充電時と放電時の蓄電池電圧指令値を変えることで二次電池電圧の変動を抑制する。【選択図】  図１
2010115026.tif 000002
【特許請求の範囲】
【請求項１】
インバータを介して制御されるＡＣモータの電源として、蓄電池と電気二重層キャパシタを充放電制御する昇降圧チョッパを並列接続した複合電源装置において、
前記蓄電池電圧指令値と検出した蓄電池電圧の差信号をＰＩ制御器に入力してＰＩ演算を実行し、この演算値を電気二重層キャパシタの充放電設定値とし、この充放電設定値に基づいてＰＷＭ制御部を介して昇降圧チョッパを制御することを特徴とした複合電源装置の制御回路。
【請求項２】
充電時蓄電池電圧指令値と放電時蓄電池電圧指令値を各別に設け、
充電時蓄電池電圧指令値と検出した蓄電池電圧の差信号は、蓄電池電圧＞充電時蓄電池電圧指令値のときに発生するキャパシタ充電フラグと乗算部で乗算した後にＰＩ制御器でＰＩ演算を実行し、放電時蓄電池電圧指令値と検出した蓄電池電圧の差信号は、蓄電池電圧＜放電時蓄電池電圧指令値のときに発生するキャパシタ放電フラグと乗算部で乗算した後にＰＩ制御器でＰＩ演算を実行し、各ＰＩ演算値を電気二重層キャパシタの充電設定値と放電設定値とすることを特徴とした請求項1記載の複合電源装置の制御回路。
【請求項３】
インバータを介して制御されるＡＣモータの電源として、蓄電池と電気二重層キャパシタを充放電制御する昇降圧チョッパを並列接続した複合電源装置において、
充電時チョッパ電流指令値、充電時蓄電池電力指令値、及び放電時蓄電池電力指令値を各別に設け、充電時チョッパ電流指令値とチョッパ電流の差信号は、０＜蓄電池電力＜充電時蓄電池電力指令値のときに発生するキャパシタ充電フラグと乗算部で乗算した後にＰＩ制御器でＰＩ演算を実行し、
充電時蓄電池電力指令値と蓄電池電力の差信号は、蓄電池電力＜０のときに発生するキャパシタ充電フラグと乗算部で乗算した後にＰＩ制御器でＰＩ演算を実行し、
放電時蓄電池電力指令値と蓄電池電力の差信号は、蓄電池電力＞放電時蓄電池電力指令値のときに発生するキャパシタ充電フラグと乗算部で乗算した後にＰＩ制御器でＰＩ演算を実行し、
各ＰＩ演算値を電気二重層キャパシタの充電設定値と放電設定値を算出することを特徴とした複合電源装置の制御回路。
【請求項４】
インバータを介して制御されるＡＣモータの電源として、蓄電池と電気二重層キャパシタを充放電制御する昇降圧チョッパを並列接続した複合電源装置において、
充電時蓄電池電流指令値と放電時蓄電池電流指令値を各別に設け、
充電時蓄電池電流指令値と蓄電池電流の差信号は、蓄電池電流＜充電時蓄電池電流指令値のときに発生するキャパシタ充電フラグと乗算部で乗算した後にＰＩ制御器でＰＩ演算を実行し、
放電時蓄電池電流指令値と蓄電池電流の差信号は、蓄電池電流＞放電時蓄電池電流指令値のときに発生するキャパシタ放電フラグと乗算部で乗算した後にＰＩ制御器でＰＩ演算を実行し、各ＰＩ演算値を電気二重層キャパシタの充電設定値と放電設定値とすることを特徴とした複合電源装置の制御回路。
【請求項５】
前記キャパシタ充電フラグは、負荷電流＜充電時蓄電池電流指令値のときに発生し、前記キャパシタ放電フラグは、負荷電流＞充電時蓄電池電流指令値のときに発生することを特徴とした請求項４記載の複合電源装置の制御回路。
【請求項６】
インバータを介して制御されるＡＣモータの電源として、蓄電池と電気二重層キャパシタを充放電制御する昇降圧チョッパを並列接続した複合電源装置において、
昇降圧チョッパの充電時チョッパ変調率が一定の変調率に設定された充電時チョッパ変調率設定部と、放電時チョッパ変調率が一定の変調率に設定された放電時チョッパ変調率設定部を設け、検出された負荷電流が充電時蓄電池電流指令値より小のときに充電時チョッパ変調率設定部、及びＰＷＭ制御部を介して昇降圧チョッパの充電制御を実行し、負荷電流が充電時蓄電池電流指令値より大のとき放電時チョッパ変調率設定部、及びＰＷＭ制御部を介して昇降圧チョッパの放電制御を行うこと特徴とした複合電源装置の制御回路。
【請求項７】
インバータを介して制御されるＡＣモータの電源として、蓄電池と電気二重層キャパシタを充放電制御する昇降圧チョッパを並列接続した複合電源装置において、
前記電気二重層キャパシタの充電電流指令値とキャパシタ電流の差信号を入力してキャパシタ充電電流を演算するＰＩ制御器と、放電電流指令値とキャパシタ電流の差信号を入力してキャパシタ放電電流を演算するＰＩ制御器と、各ＰＩ制御器にて算出されたＰＩ制御信号に基づいて昇降圧チョッパの制御信号を生成するＰＷＭ制御部を設け、直流電流が蓄電池、電気二重層キャパシタ側に流れている
ときに前記電気二重層キャパシタの充電制御を行い、直流電流がＡＣモータ側に流れているときに放電制御を行うよう構成したことを特徴とした複合電源装置の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、二次電池と電気二重層キャパシタで構成された複合電源装置の制御方法に係り、特に二次電池の寿命低下を抑制する制御回路に関するものである。
【背景技術】
【０００２】
バッテリーフォークリフトや無人車両、電気自動車などの移動車両には、その電源として鉛蓄電池やリチウム電池などの二次電池が搭載され、駆動用ＡＣモータは、この二次電池を電源としてインバータを介して制御される。駆動装置に搭載される二次電池は、蓄電エネルギー密度は高いが比較的内部抵抗が高いため、ＡＣモータに対して過渡駆動に応じた短時間大電流の充放電を行うと、電圧変動や発熱が生じ、二次電池の寿命が低下する。そのため、二次電池は容量の大きいものを用いる必要がある。
【０００３】
この対策として、
図２０で示すように蓄電池Ｂ（二次電池）に対して、内部抵抗の低い電気二重層キャパシタEDLCや電解コンデンサを並列接続した複合電源装置が採用されている。これは、蓄電池Ｂに対して電気二重層キャパシタEDLCは内部抵抗が低いこと、及び蓄電池Ｂは電気二重層キャパシタEDLCに対して蓄電エネルギーが高い特性を利用して、負荷の加速減速時のような過渡状態では必要な電力を電気二重層キャパシタEDLCから供給し、等速時の定常状態では蓄電池Ｂから供給する方式である。これにより、二次電池の電圧変動が抑制されるため、二次電池の長寿命化、容量削減、及び保水等のメンテナンスの軽減が可能となる。なお、図２０でＩＶはインバータ、ＭはＡＣモータである。
【０００４】
また、特許文献１の段落０００８〜０００９、及び図３には、キャパシタをＤＣ／ＤＣコンバータを介して蓄電池と並列接続し、インバータへのエネルギー供給は蓄電池から行い、急峻なエネルギー供給や回生はＤＣ／ＤＣコンバータを通してキャパシタから行うことで、インバータの出力電圧を一定に保つことが記載されている。
【特許文献１】特開２００３−１４３７１３の特に図３
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図２０で示す二次電池に、電気二重層キャパシタや電解コンデンサを直接並列接続する複合電源方式では、回路構成は簡単であるが、次のような問題点を有している。
（１）二次電池とキャパシタの内部インピーダンスにより、複合電源装置の性能が決まる。つまり、二次電池とキャパシタの内部インピーダンスで決まる比率で蓄電池電流とキャパシタ電流が流れる。これにより、蓄電池電流への過渡的な負過電流はキャパシタが分担する分だけ負担軽減されるが、負荷電流条件や内部インピーダンス比率によっては、二次電池の寿命低下が生じる問題がある。
また、内部インピーダンス比率を考慮した場合、複合電源装置を構成する蓄電素子の直並列数や電極面積に制約が生じる。
（２）二次電池と電気二重層キャパシタの経年変化等による劣化、周囲環境の変化によって内部インピーダンスが変化すると、複合電源装置の性能変化となる。
仮に、複合電源装置の設計時に、電流の分流比が最適となる内部インピーダンス比率で構成したとしても、周囲環境変化等で複合電源装置の性能が変化する。
【０００６】
なお、特許文献１の図３では、ＤＣ／ＤＣコントローラをどのように制御するかの記載はなく、二次電池の寿命低下を抑制することについての記載はない。
【０００７】
本発明が目的とするとこは、内部インピーダンス比率に関係なく、複合電源装置の寿命低下を抑制する制御方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、インバータを介して制御されるＡＣモータの電源として、蓄電池と電気二重層キャパシタを充放電制御する昇降圧チョッパを並列接続した複合電源装置において、
前記蓄電池電圧指令値と検出した蓄電池電圧の差信号をＰＩ制御器に入力してＰＩ演算を実行し、この演算値を電気二重層キャパシタの充放電設定値とし、この充放電設定値に基づいてＰＷＭ制御部を介して昇降圧チョッパを制御することを特徴としたものである。
【０００９】
本発明の請求項２は、充電時蓄電池電圧指令値と放電時蓄電池電圧指令値を各別に設け、
充電時蓄電池電圧指令値と検出した蓄電池電圧の差信号は、蓄電池電圧＞充電時蓄電池電圧指令値のときに発生するキャパシタ充電フラグと乗算部で乗算した後にＰＩ制御器でＰＩ演算を実行し、放電時蓄電池電圧指令値と検出した蓄電池電圧の差信号は、蓄電池電圧＜放電時蓄電池電圧指令値のときに発生するキャパシタ放電フラグと乗算部で乗算した後にＰＩ制御器でＰＩ演算を実行し、各ＰＩ演算値を電気二重層キャパシタの充電設定値と放電設定値とすることを特徴としたものである。
【００１０】
本発明の請求項３は、インバータを介して制御されるＡＣモータの電源として、蓄電池と電気二重層キャパシタを充放電制御する昇降圧チョッパを並列接続した複合電源装置において、
充電時チョッパ電流指令値、充電時蓄電池電力指令値、及び放電時蓄電池電力指令値を各別に設け、充電時チョッパ電流指令値とチョッパ電流の差信号は、０＜蓄電池電力＜充電時蓄電池電力指令値のときに発生するキャパシタ充電フラグと乗算部で乗算した後にＰＩ制御器でＰＩ演算を実行し、
充電時蓄電池電力指令値と蓄電池電力の差信号は、蓄電池電力＜０のときに発生するキャパシタ充電フラグと乗算部で乗算した後にＰＩ制御器でＰＩ演算を実行し、
放電時蓄電池電力指令値と蓄電池電力の差信号は、蓄電池電力＞放電時蓄電池電力指令値のときに発生するキャパシタ充電フラグと乗算部で乗算した後にＰＩ制御器でＰＩ演算を実行し、
各ＰＩ演算値を電気二重層キャパシタの充電設定値と放電設定値を算出することを特徴としたものである。
【００１１】
本発明の請求項４は、インバータを介して制御されるＡＣモータの電源として、蓄電池と電気二重層キャパシタを充放電制御する昇降圧チョッパを並列接続した複合電源装置において、
充電時蓄電池電流指令値と放電時蓄電池電流指令値を各別に設け、
充電時蓄電池電流指令値と蓄電池電流の差信号は、蓄電池電流＜充電時蓄電池電流指令値のときに発生するキャパシタ充電フラグと乗算部で乗算した後にＰＩ制御器でＰＩ演算を実行し、
放電時蓄電池電流指令値と蓄電池電流の差信号は、蓄電池電流＞放電時蓄電池電流指令値のときに発生するキャパシタ放電フラグと乗算部で乗算した後にＰＩ制御器でＰＩ演算を実行し、各ＰＩ演算値を電気二重層キャパシタの充電設定値と放電設定値とすることを特徴としたものである。
【００１２】
本発明の請求項５は、前記キャパシタ充電フラグは、負荷電流＜充電時蓄電池電流指令値のときに発生し、前記キャパシタ放電フラグは、負荷電流＞充電時蓄電池電流指令値のときに発生することを特徴としたものである。
【００１３】
本発明の請求項６は、インバータを介して制御されるＡＣモータの電源として、蓄電池と電気二重層キャパシタを充放電制御する昇降圧チョッパを並列接続した複合電源装置において、
昇降圧チョッパの充電時チョッパ変調率が一定の変調率に設定された充電時チョッパ変調率設定部と、放電時チョッパ変調率が一定の変調率に設定された放電時チョッパ変調率設定部を設け、検出された負荷電流が充電時蓄電池電流指令値より小のときに充電時チョッパ変調率設定部、及びＰＷＭ制御部を介して昇降圧チョッパの充電制御を実行し、負荷電流が充電時蓄電池電流指令値より大のとき放電時チョッパ変調率設定部、及びＰＷＭ制御部を介して昇降圧チョッパの放電制御を行うこと特徴としたものである。
【００１４】
本発明の請求項７は、インバータを介して制御されるＡＣモータの電源として、蓄電池と電気二重層キャパシタを充放電制御する昇降圧チョッパを並列接続した複合電源装置において、
前記電気二重層キャパシタの充電電流指令値とキャパシタ電流の差信号を入力してキャパシタ充電電流を演算するＰＩ制御器と、放電電流指令値とキャパシタ電流の差信号を入力してキャパシタ放電電流を演算するＰＩ制御器と、各ＰＩ制御器にて算出されたＰＩ制御信号に基づいて昇降圧チョッパの制御信号を生成するＰＷＭ制御部を設け、直流電流が蓄電池、電気二重層キャパシタ側に流れている
ときに前記電気二重層キャパシタの充電制御を行い、直流電流がＡＣモータ側に流れているときに放電制御を行うよう構成したことを特徴としたものである。
【発明の効果】
【００１５】
以上のとおり、本発明によれば、昇降圧チョッパによる二次電池電圧制御、電力制御、電流制御やキャパシタ充放電制御を行うことにより蓄電池の電圧変動、電流変動を抑制したものである。これにより、負荷電流条件や二次電池と電気二重層キャパシタによる内部インピーダンス比率に関係なく、二次電池の寿命を延ばすことが可能となる。また、電気二重層キャパシタ、又はＡＣモータ駆動装置に異常発生が生じた場合には、昇降圧チョッパをゲートブロックすることによって両者の分離が可能となり、他方への影響を防ぐことができて、安全、信頼性の向上が可能となる。
【発明を実施するための最良の形態】
【００１６】
図１は本発明の主回路構成を示したもので、電気二重層キャパシタEDLCは、昇降圧チョッパＣhを介して蓄電池Ｂに並列接続される。昇降圧チョッパＣhは、降圧（放電）用スイッチング素子Ｓ１と昇圧（充電）用スイッチング素子Ｓ２、及びリアクトルＬを有している。スイッチング素子Ｓ１、Ｓ２は、ここではＩＧＢＴが使用されている。Ｂは二次電池が使用される蓄電池、Ｃは電解コンデンサ、ＩＶはインバータ、ＭはＡＣモータである。
本発明では、昇降圧チョッパＣhを介して蓄電池電圧、蓄電池電流、又は蓄電池電力を制御することで、蓄電池の電圧変動を抑制するものである。以下、実施例に基づいて詳述する。
【実施例１】
【００１７】
図２は、本発明の第１の実施例を示す昇降圧チョッパＣhの制御部構成図で、蓄電池の電圧制御を行うものである。
１は減算部で、設定された電池電圧指令値VbRefと検出された蓄電池電圧Vbが入力されて差演算が実行すされる。２はＰＩ制御部で、減算部１で求められた偏差信号は、このＰＩ制御部２に入力されて比例・積分演算が行われる。
３は除算部で、この除算部３ではＰＩ制御部２から入力された信号を、電気二重層キャパシタEDLCの検出電圧Vcで除することで昇降圧チョッパＣhの設定値ＣhRefとする。４は極性反転部、5及び６はリミッタ部で、昇降圧チョッパの設定値ＣhRefがＣhRef＜０のときには、除算部３での演算信号ＣhRefは極性反転部４において極性反転された後、リミッタ部５を介してＰＷＭ制御部１０に入力される。また、ＣhRef＞０のときにはリミッタ部６を介してＰＷＭ制御部１０に入力される。
【００１８】
ＰＷＭ制御部１０では、各リミッタ部５，６を通して入力された昇降圧チョッパ設定値とキャリア信号に基づいてＰＷＭ信号を生成するが、ＣhRef＞０のときには昇降圧チョッパの降圧用スイッチング素子Ｓ１をオン・オフ制御することで、電気二重層キャパシタEDLCに蓄積されたエネルギーを放電する。また、ＣhRef＜０のときには昇圧用スイッチング素子Ｓ２を制御することで電気二重層キャパシタEDLCへの充電制御を実行する。
【００１９】
図３はシミュレーション結果を示したものである。同図の上部に示す電圧圧波形図において、線ａは電気二重層キャパシタEDLCを用いないときの蓄電池電圧、
線ｂは電気二重層キャパシタEDLCを設置して本実施例に基づいて蓄電池電圧制御を実施した時の電圧波形図で、負荷電流Iを±３００Ａ変動させた例である。この例によると、線ａで示す電気二重層キャパシタEDLCなしの場合の蓄電池電圧変動は４１．４〜５４．６Ｖ変動し、その差は１３．２Ｖとなっている。
一方、線ｂで示す本実施例によれば、４３．４〜５０．７Ｖでその変動幅は        ７．３Ｖとなっている。また、電気二重層キャパシタEDLCなしの場合、蓄電池電流Ibは負荷電流ILと略同等の電流値となるが、蓄電池電圧制御を実施したことで、電気二重層キャパシタEDLCにキャパシタ電流Icが分流され、蓄電池電流の変動幅も抑制される。
蓄電池の電圧・電流の変動抑制幅は、実際の装置においてどの変動幅まで抑制すべきか等の仕様から求められる電気二重層キャパシタEDLCの容量により決まってくることは勿論である。
【００２０】
この実施例によれば、ＰＩ制御により蓄電池電圧値Vbを、電池電圧指令値VbRefと一致するように電圧制御したものである。これにより、負荷電流条件や使用環境等による内部インピーダンス比率の変化に関係なく、ＰＩ制御部２は蓄電池電圧を常に一定抑制するよう動作することで、蓄電池の長寿命化が可能となるものである。
【実施例２】
【００２１】
図４は、本発明の第２の実施例を示す昇降圧チョッパＣhの制御部構成図で、蓄電池の電圧制御を行うものである。この実施例で第１の実施例と相違する点は、充電時と放電時との蓄電池電圧指令を変えたことである。通常、充電時の蓄電池電圧指令値VbChgRefは定格蓄電池電圧より高めに設定し、放電時の蓄電池電圧指令値VbDisChgRefは定格蓄電池電圧より低めに設定する。そして、蓄電池電圧の検出値Vbが充電時の蓄電池電圧指令値VbChgRef以上となったときに、蓄電池電圧Vbが充電時の蓄電池電圧指令値VbChgRefに一致するよう電気二重層キャパシタEDLCを充電する。その反対に蓄電池電圧Vbが放電時の蓄電池電圧指令値VbDisChgRef以下となったときに、蓄電池電圧Vbが充電時の蓄電池電圧指令値VbChgRefに一致するよう電気二重層キャパシタEDLCを放電制御する。
【００２２】
すなわち、図４において、充電時の蓄電池電圧指令値VbChgRefは、減算部１１に入力されて蓄電池電圧Vbとの差信号が求められ、放電時の蓄電池電圧指令値VbDisChgRefは、減算部２１に入力されて蓄電池電圧Vbとの差信号が求められる。１６、２６は乗算部で、減算部１１、２１で求められた各差信号とキャパシタ充電フラグ、及び放電フラグとの乗算がそれぞれ実行される。
【００２３】
キャパシタフラグは、図５で示すフラグ発生手段により生成される。８は充電フラグ発生部、９は放電フラグ発生部で、検出された蓄電池電圧Vbと充電時の蓄電池電圧指令値VbChgRefの大小関係が、Vb＞VbChgRefのときには充電フラグ発生部８でキャパシタ充電フラグ１を立てる。また、蓄電池電圧Vbと放電時の蓄電池電圧指令値VbDisChgRefの大小関係が、Vb＜VbDisChgRefのときには放電フラグ発生部９でキャパシタ充電フラグ１を立てる。
【００２４】
キャパシタフラグ１が立てられた側のＰＩ制御部１２、又は２２では、減算部１１、又は２１で求められた偏差信号は、ＰＩ制御部１２、又は２２に入力されて比例・積分演算が行われ、その演算値は除算部１３、又は２３において検出されたキャパシタ電圧Cvにより除されて昇降圧チョッパの設定値となる。この設定値は、除算部１３の出力のみ極性反転部１４において極性反転された後、リミッタ部１５を介してＰＷＭ制御部１０に入力され、また、除算部２３の出力は、リミッタ部２５を介してＰＷＭ制御部１０に入力される。
【００２５】
ＰＷＭ制御部１０では、第１の実施例と同様に、各リミッタ部１５，２６を通して入力された昇降圧チョッパ設定値とキャリア信号に基づいてＰＷＭ信号を生成し、キャパシタフラグが充電フラグ発生部９に立てられたときには、昇降圧チョッパの降圧用スイッチング素子Ｓ１をオン・オフ制御することで、電気二重層キャパシタEDLCに蓄積されたエネルギーを放電する。
また、キャパシタフラグが充電フラグ発生部８に立てられたときには、昇圧用スイッチング素子Ｓ２を制御することで電気二重層キャパシタEDLCへの充電制御を実行する。
【００２６】
図６は第２実施例におけるシミュレーション結果を示したものである。
線ａで示す電気二重層キャパシタEDLCなしの場合の蓄電池電圧変動は４１．４〜５４．６Ｖ変動し、その差は１３．２Ｖとなっている。一方、線ｂで示す本実施例によれば、４５．７〜５０．２Ｖでその変動幅は４．５Ｖとなって、線ａよりも蓄電池電圧の変動が抑制されていることが判る。
また、キャパシタ電流Icが大幅に電流分担することで、蓄電池電流Ibの電流変動幅も大幅に抑制されていることが判る。
【００２７】
この実施例によれば、充電と放電を各別の設定値とし、この充放電の制御判断は蓄電池電圧で行なうことで、常に、蓄電池電圧が一定となる。
【実施例３】
【００２８】
図７は第３の実施例を示す昇降圧チョッパＣhの構成図で、蓄電池の電力制御を行うものである。この実施例で第２実施例と相違する点は、蓄電池電力を制御することである。蓄電池電力Wbは、蓄電池電圧Vbと蓄電池電流Ibの乗算によって求められる。この電力値が負の値、つまりＡＣモータが回生時の場合には、昇降圧チョッパＣhを流れるチョッパ電流Ｉcが、充電時チョッパ電流指令値IcChgRefに一致するよう電気二重層キャパシタEDLCを充電する。また、充電時の蓄電池電力指令値WbChgRef以下のときには、蓄電池電力Wbの値が充電時の蓄電池電力指令値WbChgRefに一致するよう電気二重層キャパシタEDLCを充電し、放電時の蓄電池電力指令値WbDisChgRef以上のときには、蓄電池電圧Vbの値が放電時蓄電池電力指令値WbDisChgRefに一致するよう電気二重層キャパシタEDLCの放電制御を実行する。
【００２９】
すなわち、図７において、充電時チョッパ電流指令値IcChgRefは、減算部３１に入力されてチョッパ電流Ｉcとの差信号が求められる。充電時蓄電池電力指令値WbChgRefは、減算部４１に入力されて蓄電池電力Wbとの差信号が求められ、放電時蓄電池電力指令値WbDisChgRefは、減算部５１に入力されて蓄電池電力Wbとの差信号が求められる。求められた各差信号は、乗算部３６，４６、及び５６に入力されて各別のキャパシタ充電フラグF1,F2及び放電フラグF3との乗算がそれぞれ実行される。
【００３０】
フラグF1〜F3は、図８で示すフラグ発生手段により生成される。すなわち、乗算部３７とフラグ発生部３９、４９、及び５９により構成される。乗算部３７は、蓄電池電圧Vbと蓄電池電流Ibを乗算して蓄電池電力Wbを求めて各フラグ発生部に出力する。フラグ発生部３９は、入力された蓄電池電力Wbと充電時の蓄電池電力指令値WbChgRefとの大小関係が、０＜Wb＜WbChgRefのときにキャパシタ充電フラグF1を１に立てる。フラグ発生部４９は、入力された蓄電池電力Wbが、Wb＜０のときにキャパシタ充電フラグF2を１に立てる。また、フラグ発生部５９は、蓄電池電力Wbと放電時の蓄電池電力指令値WbDisChgRefとの間に、Wb＞WbDisChgRefとなったときにキャパシタ放電フラグF3を１に立てる。
【００３１】
ＰＩ制御部３２は、フラグ発生部３９により充電フラグF1が立てられると、減算部３１で算出された差信号に基づいて比例・積分演算を実行し、その演算値は除算部３３においてキャパシタ電圧Cvにより除されて電気二重層キャパシタEDLCを充電するための昇降圧チョッパの電流制御指令となる。この電流制御指令は、極性反転部３４、リミッタ部３５、及び加算部４８を介してＰＷＭ制御部１０に入力されてＰＷＭ処理が実行されて昇圧用スイッチング素子Ｓ２のゲート信号になる。
【００３２】
ＰＩ制御部４２は、フラグ発生部４９により充電フラグF2が立てられると、減算部４１で算出された差信号に基づいて比例・積分演算を実行し、その演算値は除算部４３においてキャパシタ電圧Cvにより除され、昇降圧チョッパの充電制御指令となる。したがって、この充電制御指令は、リミッタ部４５、及び加算部４８を介してＰＷＭ制御部１０に入力され、ＰＷＭ処理が実行されて昇圧用スイッチング素子Ｓ２のゲート信号になり、この信号による制御によって蓄電池電力制御が行われる。
【００３３】
ＰＩ制御部５２は、フラグ発生部５９により充電フラグF3が立てられると、減算部５１で算出された差信号に基づいて比例・積分演算を実行し、その演算値は除算部４３においてキャパシタ電圧Cvにより除され、昇降圧チョッパによる放電制御指令となる。したがって、この放電制御指令は、極性反転部５４、リミッタ部５５を介してＰＷＭ制御部１０に入力され、ＰＷＭ処理が実行されて降圧用スイッチング素子Ｓ１のゲート信号になり、この信号による制御によって蓄電池の電力制御が実行される。
【００３４】
図９は第３実施例におけるシミュレーション結果を示したものである。
線ａで示す電気二重層キャパシタEDLCなしの場合の蓄電池電圧変動は４１．４〜５４．６Ｖ変動し、変動幅１３．２Ｖとなっているところ、線ｂで示す本実施例によれば、４３．９〜５１．２Ｖでその変動幅は７．３Ｖとなって、線ａよりも蓄電池電圧の変動が抑制されていることが判る。
また、キャパシタ電流Icが大幅に電流分担することで、蓄電池電流Ibの電流変動幅も抑制されていることが判る。
【００３５】
この実施例によれば、蓄電池に対する充放電電力を一定に制御すると共に、昇降圧チョッパの充電電流を一定に制御することで、蓄電池の電力変動の抑制が可能となる。
【実施例４】
【００３６】
図１０は第４の実施例を示す昇降圧チョッパＣhの制御部構成図で、蓄電池の電流制御を行うものである。この実施例で第２実施例と相違する点は、蓄電池電流の値を蓄電池電流指令値と一致するよう制御することである。通常、充電時の蓄電池電流指令値IbChgRefは、放電時の蓄電池電流指令値IbDisChgRefより低く設定される。そして、蓄電池電流Ibが放電時の蓄電池電流指令値IbDisChgRef以上になったとき、蓄電池電流Ibが放電時の蓄電池電流指令値IbDisChgRefに一致するよう電気二重層キャパシタEDLCの蓄積エネルギーを放出する。また、蓄電池電流Ibが充電時の蓄電池電流指令値IbChgRef以下になったとき、蓄電池電流Ibが充電時の蓄電池電流指令値IbChgRefに一致するよう電気二重層キャパシタEDLCを充電する。
【００３７】
図１０において、充電時の蓄電池電流指令値IbChgRefは、減算部６１に入力されて蓄電池電流Ibとの差信号が求められ、放電時の蓄電池電流指令値IbDisChgRefは、減算部7１に入力されて蓄電池電流Ibとの差信号が求められる。6６、７６は乗算部で、減算部６１、７１で求められた各差信号とキャパシタ充電フラグ及び放電フラグとの乗算がそれぞれ実行される。
【００３８】
キャパシタフラグは、図１１で示すフラグ発生手段により生成される。６８は充電フラグ発生部、７８は放電フラグ発生部で、検出された蓄電池電流Ibと充電時の蓄電池電流指令値IbChgRefの大小関係が、Ib＜IbChgRefのときに充電フラグ発生部６８でキャパシタ充電フラグ１を立てる。また、蓄電池電流Ibと放電時の蓄電池電流指令値IbDisChgRefの大小関係が、Ib＞IbDisChgRefのときには放電フラグ発生部７８でキャパシタ放電フラグ１を立てる。
【００３９】
キャパシタフラグ１の立てられた側のＰＩ制御部６２、又は７２では、減算部
６１、又は７１で求められた偏差信号は、ＰＩ制御部６２、又は７２に入力されて比例・積分演算が行われ、その演算値は除算部６３、又は７３において検出されたキャパシタ電圧Cvにより除されて昇降圧チョッパの設定値となる。この設定値は、除算部７３の出力のみ極性反転部７４において極性反転された後、リミッタ部７５を介してＰＷＭ制御部１０に入力され、また、除算部６３の出力は、リミッタ部６５を介してＰＷＭ制御部１０に入力される。
【００４０】
ＰＷＭ制御部１０では、第２の実施例と同様に、各リミッタ部６５，７５を通して入力された昇降圧チョッパ設定値とキャリア信号に基づいてＰＷＭ信号を生成し、キャパシタフラグが放電フラグ発生部７８に立てられたときには、昇降圧チョッパの降圧用スイッチング素子Ｓ１をオン・オフ制御することで、電気二重層キャパシタEDLCに蓄積されたエネルギーを放電する。
また、キャパシタフラグが充電フラグ発生部６８に立てられたときには、昇圧用スイッチング素子Ｓ２を制御することで電気二重層キャパシタEDLCへの充電制御を実行する。
【００４１】
図１２は実施例４にけるシミュレーション結果を示したものである。
線ａで示す電気二重層キャパシタEDLCなしの場合の蓄電池電圧変動は４１．４〜５４．６Ｖ変動し、その差は１３．２Ｖとなっている。一方、線ｂで示す本実施例によれば、４４．２〜４８．０Ｖでその変動幅は３．８Ｖとなって、線ａよりも蓄電池電圧の変動が抑制されていることが判る。
また、キャパシタ電流Icが電流分担することで、キャパシタ電流Icは変動するが、蓄電池電流Ibの電流変動幅は大幅に抑制されていることが判る。
【００４２】
この実施例によれば、充電時、及び放電時の蓄電池電流を一定にするよう制御し、その充放電制御の判断を蓄電池電流で行うようにしたものである。これにより、蓄電池電圧の変動幅の抑制が可能となる。
【実施例５】
【００４３】
この実施例で実施例４と相違する点は、昇降圧チョッパＣhの制御部構成図を図１０と同じ構成とし、キャパシタフラグ発生手段のみが図１３で示すように、フラグ発生の判断基準を、主回路を流れる負荷電流ILと充放電時蓄電池電流指令値で行うようにしたものである。すなわち、充電フラグ発生部６８ａでは、
IL＜IbChgRefのときにキャパシタ充電フラグを発生し、放電フラグ発生部７８ａでは、IL＞IbDisChgRefのときにキャパシタ放電フラグを発生する。他は図１１と同様である。
【００４４】
図１４は実施例５にけるシミュレーション結果を示したもので、蓄電池の電圧・電流の変動幅は実施例４と略同様である。
【００４５】
この実施例によれば、充電時、及び放電時の蓄電池電流を一定にするよう制御し、その充放電制御の判断を負荷電流で行うようにしたものである。これにより、蓄電池に対する電圧、電流の変動幅抑制が可能となる。
【実施例６】
【００４６】
図１５は第６の実施例を示したもので、実施例５との相違点は、昇降圧チョッパＣhの制御部ゲート信号のオン・オフ制御を一定の変調率で充放電制御するものである。そのために、この実施例は充電時チョッパ変調率設定部８０と放電時チョッパ変調率設定部９０を備えている。図１３で示す充電フラグ発生部６８ａにおいて、負荷電流ILと充電時蓄電池電流指令値IbChgRefとの間で、IL＜IbChgRefとなったきにキャパシタ充電フラグを発生し、その信号を充電時チョッパ変調率設定部８０へ出力する。充電時チョッパ変調率設定部８０では、充電フラグ発生を受けて予め設定された一定の変調率となる信号を発生し、ＰＷＭ制御部１０にてゲート信号を生成して昇圧用スイッチング素子Ｓ１のゲート信号とする。
【００４７】
一方、放電フラグ発生部７８ａでは、IL＞IbDisChgRefを検出してキャパシタ放電フラグを発生し、その信号を放電時チョッパ変調率設定部９０へ出力する。放電時チョッパ変調率設定部８０では、放電フラグ発生を受けて予め設定された一定の変調率となる放電用の信号を発生し、ＰＷＭ制御部１０にてゲート信号を生成して降圧用スイッチング素子Ｓ２のゲート信号とする。
【００４８】
図１６は実施例６にけるシミュレーション結果を示したものである。
線ａで示す電気二重層キャパシタEDLCなしの場合の蓄電池電圧変動は４１．４〜５４．６Ｖ変動し、その差は１３．２Ｖとなっている。一方、線ｂで示す本実施例によれば、４２．５〜５０．５Ｖでその変動幅は８Ｖとなって、線ａよりも蓄電池電圧の変動が抑制されていることが判る。
また、キャパシタ電流Icが電流分担することで、蓄電池電流Ibの電流変動幅も抑制されていることが判る。
【００４９】
この実施例によれば、昇降圧チョッパＣhのオン・オフ制御を一定の変調率で充放電制御するものである。これにより、蓄電池電圧の電圧・電流の変動幅抑制が可能となる。
【実施例７】
【００５０】
図１７は第６の実施例を示す制御フローで、この実施例は、ステップＳt１で負荷電流ILの大きさを見て、その値がIL＜０のときにはステップＳt２で電気二重層キャパシタEDLCに対する充電制御を行い、ステップＳt１でIL＞０のときにステップＳt３で放電制御を行うものである。そのための制御回路は図１８のように構成される。
【００５１】
図１８で、負荷電流IL＜０で負荷電流が負のとき、すなわち、回生状態となったときに充電電流指令値（＝負荷電流IL）は減算部１１ａに入力され、昇降圧チョッパを介して流れるキャパシタ電流Icとの差信号が算出される。偏差信号はＰＩ制御部１２ａに入力されて比例・積分演算が行われた後、リミッタ１５ａを介しＰＷＭ制御部１０に入力されて電気二重層キャパシタEDLCに対する充電制御信号が生成される。つまり、回生電流をこの信号により昇圧用スイッチング素子Ｓ１による電流制御で電気二重層キャパシタEDLCを充電する。
一方、負荷電流IL＞０で負荷電流
正のとき、すなわち、力行時には放電電流指令値が減算部２１ａに入力されてキャパシタ電流Icとの差信号が算出される。偏差信号はＰＩ制御部２２ａに入力されて比例・積分演算が行われた後、リミッタ２６ａを介しＰＷＭ制御部１０に入力されて電気二重層キャパシタEDLCに対する放電制御信号を生成し、この信号で降圧用スイッチング素子Ｓ２を制御することでキャパシタから一定電流を放電する。
【００５２】
図１９は、実施例７によるシミュレーション結果である。
この実施例では、回生エネルギーを全て電気二重層キャパシタEDLCに蓄え、力行時には蓄えたエネルギーを放出するものであるが、このことは、回生電流発生時である時刻ｔ１〜ｔ２では蓄電池電流Ibは流れず、回生電流は全てキャパシタ電流Icとなり、その結果、電気二重層キャパシタEDLCの充電電圧が徐々に上昇している。
したがって、この実施例によれば、キャパシタ電流を負荷電流（＝充電電流指令値）に一致させるよう制御しているので、キャパシタ電流による充放電制御が優先された制御となっている。電気二重層キャパシタが満充電となった場合や、放電限界電圧となったときには、昇降圧チョッパを停止するか、若しくはチョッパ指令値を０にし、その後に蓄電池の充放電制御が行われる。このため、各実施例と同様に蓄電池の電圧・電流変動が抑制されるが、特に蓄電池の充放電制御が少なくなり、蓄電池の放電エネルギーの軽減化（蓄電池負担の軽減）が可能となることによって、より蓄電池の長寿命化が可能となるものである。
なお、電圧値、電流値、及び負荷変動パターンは、図１９で示すパターンでなくともよいことは勿論である。
【図面の簡単な説明】
【００５３】
【図１】二次電池と電気二重層キャパシタを使用した複合電源装置の構成図。
【図２】本発明の実施例１による制御装置の構成図。
【図３】本発明の実施例１によるシミュレーション結果図。
【図４】本発明の実施例２による制御装置の構成図。
【図５】実施例２に使用されるフラグ発生手段の構成図。
【図６】本発明の実施例２によるシミュレーション結果図。
【図７】本発明の実施例３による制御装置の構成図。
【図８】実施例３に使用されるフラグ発生手段の構成図。
【図９】本発明の実施例３によるシミュレーション結果図。
【図１０】本発明の実施例４による制御装置の構成図。
【図１１】実施例４に使用されるフラグ発生手段の構成図。
【図１２】本発明の実施例４によるシミュレーション結果図。
【図１３】実施例５に使用されるフラグ発生手段の構成図。
【図１４】本発明の実施例５によるシミュレーション結果図。
【図１５】本発明の実施例６による制御装置の構成図。
【図１６】本発明の実施例６によるシミュレーション結果図。
【図１７】本発明の実施例７による制御のフローチャート。
【図１８】本発明の実施例７による制御装置の構成図。
【図１９】本発明の実施例７によるシミュレーション結果図。
【図２０】二次電池と電気二重層キャパシタを使用した電動機駆動回路図。
【符号の説明】
【００５４】
Ｂ…  蓄電池（二次電池）
ＥＤＬＣ…  電気二重層キャパシタ
ＩＶ…  インバータ
Ｍ…  ＡＣモータ
Ｃ…  コンデンサ
Ｃｈ…  昇降圧チョッパ
Ｓ１…  昇圧用スイッチング素子
Ｓ２…  降圧用スイッチング素子
Ｌ…  リアクトル
【図１】
2010115026.tif 000003
【図２】
2010115026.tif 000004
【図３】
2010115026.tif 000005
【図４】
2010115026.tif 000006
【図５】
2010115026.tif 000007
【図６】
2010115026.tif 000008
【図７】
2010115026.tif 000009
【図８】
2010115026.tif 000010
【図９】
2010115026.tif 000011
【図１０】
2010115026.tif 000012
【図１１】
2010115026.tif 000013
【図１２】
2010115026.tif 000014
【図１３】
2010115026.tif 000015
【図１４】
2010115026.tif 000016
【図１５】
2010115026.tif 000017
【図１６】
2010115026.tif 000018
【図１７】
2010115026.tif 000019
【図１８】
2010115026.tif 000020
【図１９】
2010115026.tif 000021
【図２０】
2010115026.tif 000022