(57)【要約】【課題】  シリコン基板および該シリコン基板上に設けられた低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を備えた半導体装置の製造方法において、低誘電率膜が剥離しにくいようにし、且つ、シリコン基板の側面の保護を完全とする。【解決手段】  シリコン基板１の上面には低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３がその側面がシリコン基板１の側面と実質的に面一となるように設けられている。シリコン基板１および低誘電率膜配線積層構造部３の周側面は封止膜１５によって完全に覆われている。これにより、低誘電率膜４が剥離しにくい構造となっており、且つ、シリコン基板１の側面をクラック等から完全に保護することができる。【選択図】  図１
2010062465.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハの一面上に、比誘電率が３．０以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成されたものを準備する工程と、
レーザ照射によるレーザ加工により、ダイシングストリートを含むそれよりも幅広の所定幅領域における前記低誘電率膜配線積層構造部を貫通して前記半導体ウエハの厚さ方向の中間面に達する第１の溝を形成することにより、前記低誘電率膜配線積層構造部の側面および前記半導体ウエハの中間面を露出させる工程と、
前記低誘電率膜配線積層構造部上に形成された絶縁膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の配線の接続パッド部に接続させて形成する工程と、
前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、
前記第１の溝内および前記絶縁膜上における前記外部接続用バンプ電極の周囲に有機樹脂からなる封止膜を形成する工程と、
前記第１の溝内における前記ダイシングストリートに対応する部分の前記封止膜に、前記低誘電率膜配線積層構造部の下面よりも深い第２の溝を形成する工程と、
前記半導体ウエハの下面側を少なくとも前記第２の溝が露呈するまで研削することにより、該半導体ウエハの厚さを薄くし、且つ、該半導体ウエハを分離して半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
半導体ウエハの一面上に、比誘電率が３．０以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成されたものを準備する工程と、
ダイシングストリートを含むそれよりも幅広の所定幅領域以外の領域における前記低誘電率膜配線積層構造部上に絶縁膜を形成する工程と、
前記絶縁膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の配線の接続パッド部に接続させて形成する工程と、
前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、
レーザ照射によるレーザ加工により、前記所定幅領域における前記低誘電率膜配線積層構造部を貫通して前記半導体ウエハの厚さ方向の中間面に達する第１の溝を形成することにより、前記低誘電率膜配線積層構造部の側面および前記半導体ウエハの中間面を露出させる工程と、
前記第１の溝内および前記絶縁膜上における前記外部接続用バンプ電極の周囲に有機樹脂からなる封止膜を形成する工程と、
前記第１の溝内における前記ダイシングストリートに対応する部分の前記封止膜に、前記低誘電率膜配線積層構造部の下面よりも深い第２の溝を形成する工程と、
前記半導体ウエハの下面側を少なくとも前記第２の溝が露呈するまで研削することにより、該半導体ウエハの厚さを薄くし、且つ、該半導体ウエハを分離して半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の発明において、前記低誘電率膜のガラス転移温度は４００℃以上であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１または２に記載の発明において、前記第２の溝はその底面とその下の前記半導体ウエハの上面との間に前記封止膜が残存するように形成することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１または２に記載の発明において、前記第２の溝の形成はダイシングブレードを用いて行なうことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１または２記載の発明において、前記電極用接続パッド部を形成する工程は、前記絶縁膜上に前記電極用接続パッド部を有する上層配線を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項６に記載の発明において、前記外部接続用バンプ電極は、前記上層配線の接続パッド部上に形成された柱状電極であることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項９】
請求項８に記載の発明において、前記半田ボールの形成は、前記封止膜を形成した後であって前記第２の溝を形成する前に行なうことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項８に記載の発明において、前記柱状電極上に半田ボールを形成する工程の後、前記半導体ウエハの下面側を前記第２の溝が露呈するまで研削する工程の前に、紫外線硬化型の粘着材が形成された保護テープを前記半田ボールおよび前記封止材の上面に貼り付ける工程を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置には、半導体基板上に複数層の低誘電率膜と同数層の配線との積層構造からなる低誘電率膜配線積層構造部が設けられたものがある（例えば、特許文献１参照）。ここで、低誘電率膜の代わりに、低誘電率膜よりも誘電率が高い酸化シリコン等からなる絶縁膜を用いると、微細化に伴って配線間の間隔が小さくなったとき、当該配線間の容量が大きくなり、当該配線を伝わる信号の遅延が増大してしまう。そこで、この点を改善するため、酸化シリコン等からなる絶縁膜の代わりに、低誘電率膜を用いている。
【０００３】
【特許文献１】特開２００８−１３０８８０号公報（図１３）
【０００４】
ところで、低誘電率膜は、機械的強度が低く、また水分の影響を受けやすく、ひいては剥離しやすい。特に、空気を含んだポーラス（多孔性）型の低誘電率膜では、誘電率をさらに低くすることができるが、顕著である。そこで、上記従来の半導体装置では、低誘電率膜配線積層構造部の側面を有機樹脂からなる絶縁膜で覆い、低誘電率膜配線積層構造部が剥離しにくいようにしている。
【０００５】
ところで、上記従来の半導体装置の製造方法では、まず、ウエハ状態の半導体基板（以下、半導体ウエハという）上に複数層の低誘電率膜と同数層の配線との積層構造からなる低誘電率膜配線積層構造部が形成され、低誘電率膜配線積層構造部上に酸化シリコン等の無機材料からなるパッシベーション膜が形成されたものを準備する。この場合、ダイシングストリートおよびその両側の領域におけるパッシベーション膜には開口部が形成されている。
【０００６】
次に、レーザ照射によるレーザ加工により、パッシベーション膜の開口部を介して露出された低誘電率膜配線積層構造部の一部に溝を形成する。ここで、低誘電率膜は脆いため、ブレードで切断して溝を形成すると、低誘電率膜の切断面に多数の切欠け、破損が生じてしまうので、溝の形成はレーザ照射によるレーザ加工により行う方法が推奨される。そして、溝内およびパッシベーション膜の上面に有機樹脂からなる絶縁膜を形成すると、低誘電率膜配線積層構造部の側面（切断面）が絶縁膜によって覆われ、低誘電率膜配線積層構造部が剥離しにくいようにすることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、パッシベーション膜の開口部を介して露出された低誘電率膜配線積層構造部の一部を完全に除去するには、レーザ照射によるレーザ加工により、溝を形成すべき領域における半導体ウエハの上面側をある程度除去することになる。そして、最終的には、溝内の中央部のダイシングストリートに沿って半導体ウエハおよびその上に形成された絶縁膜を切断して個々の半導体装置を得ている。
【０００８】
しかしながら、このようにして得られた半導体装置では、半導体基板の側面（切断面）が露出されているので、半導体基板の側面の保護に欠け、半導体基板の側面にクラック等が発生するおそれがあるという問題がある。なお、レーザ照射によるレーザ加工により形成する溝の深さを深くすると、その深さまで半導体基板の側面を絶縁膜で覆うことができるが、レーザ加工時間が長くなるばかりでなく、半導体基板の側面の保護を完全とすることはできない。
【０００９】
そこで、この発明は、半導体基板の側面の保護を完全とすることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１に記載の発明に係る半導体装置の製造方法は、半導体ウエハの一面上に、比誘電率が３．０以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成されたものを準備する工程と、レーザ照射によるレーザ加工により、ダイシングストリートを含むそれよりも幅広の所定幅領域における前記低誘電率膜配線積層構造部を貫通して前記半導体ウエハの厚さ方向の中間面に達する第１の溝を形成することにより、前記低誘電率膜配線積層構造部の側面および前記半導体ウエハの中間面を露出させる工程と、前記低誘電率膜配線積層構造部上に形成された絶縁膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、前記第１の溝内および前記絶縁膜上における前記外部接続用バンプ電極の周囲に有機樹脂からなる封止膜を形成する工程と、前記第１の溝内における前記ダイシングストリートに対応する部分の前記封止膜に、前記低誘電率膜配線積層構造部の下面よりも深い第２の溝を形成する工程と、前記半導体ウエハの下面側を少なくとも前記第２の溝が露呈するまで研削することにより、該半導体ウエハの厚さを薄くし、且つ、該半導体ウエハを分離して半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項２に記載の発明に係る半導体装置の製造方法は、半導体ウエハの一面上に、比誘電率が３．０以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成されたものを準備する工程と、ダイシングストリートを含むそれよりも幅広の所定幅領域以外の領域における前記低誘電率膜配線積層構造部上に絶縁膜を形成する工程と、前記絶縁膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、レーザ照射によるレーザ加工により、前記所定幅領域における前記低誘電率膜配線積層構造部を貫通して前記半導体ウエハの厚さ方向の中間面に達する第１の溝を形成することにより、前記低誘電率膜配線積層構造部の側面および前記半導体ウエハの中間面を露出させる工程と、前記第１の溝内および前記絶縁膜上における前記外部接続用バンプ電極の周囲に有機樹脂からなる封止膜を形成する工程と、前記第１の溝内における前記ダイシングストリートに対応する部分の前記封止膜に、前記低誘電率膜配線積層構造部の下面よりも深い第２の溝を形成する工程と、前記半導体ウエハの下面側を少なくとも前記第２の溝が露呈するまで研削することにより、該半導体ウエハの厚さを薄くし、且つ、該半導体ウエハを分離して半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項３に記載の発明に係る半導体装置の製造方法は、請求項１または２に記載の発明において、前記低誘電率膜のガラス転移温度は４００℃以上であることを特徴とするものである。
請求項４に記載の発明に係る半導体装置の製造方法は、請求項１または２に記載の発明において、前記第２の溝はその底面とその下の前記半導体ウエハの上面との間に前記封止膜が残存するように形成することを特徴とするものである。
請求項５に記載の発明に係る半導体装置の製造方法は、請求項１または２に記載の発明において、前記第２の溝の形成はダイシングブレードを用いて行なうことを特徴とするものである。
請求項６に記載の発明に係る半導体装置の製造方法は、請求項１または２記載の発明において、前記電極用接続パッド部を形成する工程は、前記絶縁膜上に前記電極用接続パッド部を有する上層配線を形成する工程であることを特徴とするものである。
請求項７に記載の発明に係る半導体装置の製造方法は、請求項６に記載の発明において、前記外部接続用バンプ電極は、前記上層配線の接続パッド部上に形成された柱状電極であることを特徴とするものである。
請求項８に記載の発明に係る半導体装置の製造方法は、請求項７に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記半田ボールの形成は、前記封止膜を形成した後であって前記第２の溝を形成する前に行なうことを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記柱状電極上に半田ボールを形成する工程の後、前記半導体ウエハの下面側を前記第２の溝が露呈するまで研削する工程の前に、紫外線硬化型の粘着材が形成された保護テープを前記半田ボールおよび前記封止材の上面に貼り付ける工程を有することを特徴とするものである。
【発明の効果】
【００１１】
この発明によれば、ダイシングストリートを含むそれよりも幅広の所定幅領域における低誘電率膜配線積層構造部を貫通して半導体ウエハの厚さ方向の中間面に達する第１の溝を形成し、第１の溝内および低誘電率膜配線積層構造部上に形成された絶縁膜上に有機樹脂からなる封止膜を形成し、第１の溝内におけるダイシングストリートに対応する部分の封止膜に、低誘電率膜配線積層構造部の下面よりも深い第２の溝を形成し、半導体ウエハの下面側を少なくとも第２の溝が露呈するまで研削することにより、半導体ウエハの厚さを薄くし、且つ、半導体ウエハを分離して半導体装置を複数個得ているので、半導体基板の側面を封止膜で完全に覆うことができ、したがって半導体基板の側面の保護を完全とすることができる。
【発明を実施するための最良の形態】
【００１２】
図１はこの発明の製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置はシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子（図示せず）が形成され、上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド２が設けられている。接続パッド２は２個のみを図示するが実際にはシリコン基板１の上面周辺部に多数配列されている。
【００１３】
シリコン基板１の上面には上記集積回路の各素子間を接続するための低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３は、複数層例えば４層の低誘電率膜４と同数層の銅等からなる配線５とが交互に積層された構造となっている。この場合、各層の配線５は層間で互いに接続されている。最下層の配線５の一端部は、最下層の低誘電率膜４に設けられた開口部６を介して接続パッド２に接続されている。最上層の配線５の接続パッド部５ａは最上層の低誘電率膜４の上面周辺部に配置されている。
【００１４】
低誘電率膜４の材料としては、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料（ＨＳＱ：Hydrogen silsesquioxane、比誘電率３．０）、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3結合を有するポリシロキサン系材料（ＭＳＱ：Methyl silsesquioxane、比誘電率２．７〜２．９）、炭素添加酸化シリコン（ＳｉＯＣ：Carbon doped silicon oxide、比誘電率２．７〜２．９）、有機ポリマー系のｌｏｗ−ｋ材料等が挙げられ、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。
【００１５】
有機ポリマー系のｌｏｗ−ｋ材料としては、Dow Chemical社製の「ＳｉＬＫ（比誘電率２．６）」、Honeywell
Electronic Materials社製の「ＦＬＡＲＥ（比誘電率２．８）」等が挙げられる。ここで、ガラス転移温度が４００℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
【００１６】
また、低誘電率膜４の材料としては、以上のほかに、通常の状態における比誘電率が３．０よりも大きいが、ポーラス型とすることにより、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン（ＦＳＧ：Fluorinated Silicate Glass、比誘電率３．５〜３．７）、ボロン添加酸化シリコン（ＢＳＧ：Boron-doped Silicate Glass、比誘電率３．５）、酸化シリコン（比誘電率４．０〜４．２）である。
【００１７】
最上層の配線５および最上層の低誘電率膜４の上面には酸化シリコン等の無機材料からなるパッシベーション膜（絶縁膜）７が設けられている。最上層の配線５の接続パッド部５ａに対応する部分におけるパッシベーション膜７には開口部８が設けられている。パッシベーション膜７の上面にはポリイミド系樹脂等の有機樹脂からなる保護膜（絶縁膜）９が設けられている。パッシベーション膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。
【００１８】
保護膜９の上面には上層配線１１が設けられている。上層配線１１は、保護膜９の上面に設けられた銅等からなる下地金属層１２と、下地金属層１２の上面に設けられた銅からなる上部金属層１３との２層構造となっている。上層配線１１の一端部は、パッシベーション膜７および保護膜９の開口部８、１０を介して最上層の配線５の接続パッド部５ａに接続されている。なお、上記において、パッシベーション膜７および保護膜９は、いずれか一方のみとすることは可能である。
【００１９】
上層配線１１の接続パッド部（電極用接続パッド部）上面には銅からなる柱状電極（外部接続用バンプ電極）１４が設けられている。シリコン基板１、低誘電率膜配線積層構造部３、パッシベーション７および保護膜９の周側面および上層配線１１を含む保護膜９の上面にはエポキシ系樹脂等の有機樹脂からなる封止膜１５がその上面が柱状電極１４の上面と面一となるように設けられている。柱状電極１４の上面には半田ボール１６が設けられている。
【００２０】
ここで、シリコン基板１、低誘電率膜配線積層構造部３およびパッシベーション膜７の側面は、実質的に一面を形成し、封止膜１５によって覆われている。保護膜９の側面はシリコン基板１、低誘電率膜配線積層構造部３およびパッシベーション膜７の側面よりも内側に配置されている。シリコン基板１の周側面に設けられた封止膜１５の下面はシリコン基板１の下面と面一となっている。
【００２１】
（製造方法の第１の例）
次に、この半導体装置の製造方法の第１の例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）上に、接続パッド２と、各４層の低誘電率膜４および配線５と、パッシベーション膜７とが形成され、最上層の配線５の接続パッド部５ａがパッシベーション膜７に形成された開口部８を介して露出されたものを準備する。
【００２２】
この場合、半導体ウエハ２１の厚さは、図１に示すシリコン基板１の厚さよりもある程度厚くなっている。低誘電率膜４の材料としては、上記のようなものが挙げられ、ポーラス型となったものを含めて、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。なお、図２において、符号２２で示す領域はダイシングストリートに対応する領域である。
【００２３】
次に、図３に示すように、レーザ照射によるレーザ加工により、ダイシングストリート２２およびその両側の領域（ダイシングストリート２２を含むそれよりも幅広の所定幅領域）におけるパッシベーション膜７および４層の低誘電率膜４を貫通して半導体ウエハ２１の厚さ方向の中間面に達する第１の溝２３を形成する。この場合、第１の溝２３は、平面視では、各デバイス領域（ダイシングストリート２２の各内側領域）の周囲を囲んで枠状に形成されている。
【００２４】
そして、この状態では、半導体ウエハ２１上に積層された４層の低誘電率膜４が第１の溝２３により分離されることにより、低誘電率膜配線積層構造部３が形成されている。また、第１の溝２３の部分における半導体ウエハ２１、低誘電率膜配線積層構造部３およびパッシベーション膜７の側面は、実質的に一面を形成し、露出されている。また、第１の溝２３の部分における半導体ウエハ２１の上面（中間面）は露出されている。
【００２５】
次に、図４に示すように、パッシベーション膜７の上面に、第１の溝２３内を含むパッシベーション膜７の上面にポリイミド系樹脂等の有機樹脂をスピンコート法、スクリーン印刷法等により成膜し、フォトリソグラフィ法によりパターニングすることにより、保護膜９を形成する。この状態では、パッシベーション膜７の開口部８に対応する部分における保護膜９には開口部１０が形成されている。また、保護膜９の側面はパッシベーション膜７の側面よりも内側に配置されている。なお、保護膜９の形成は、第１の溝２３を形成する前であってもよい。
【００２６】
次に、図５に示すように、パッシベーション膜７および保護膜９の開口部８、１０を介して露出された最上層の配線５の接続パッド部５ａの上面を含む保護膜９の上面、保護膜９の側面、パッシベーション膜７の周辺部上面および第１の溝２３の内壁面および底面に下地金属層１２を形成する。この場合、下地金属層１２は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
【００２７】
次に、下地金属層１２の上面にメッキレジスト膜２４をパターン形成する。この場合、上部金属層１３形成領域に対応する部分におけるメッキレジスト膜２４には開口部２５が形成されている。次に、下地金属層１２をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２４の開口部２５内の下地金属層１２の上面に上部金属層１３を形成する。次に、メッキレジスト膜２４を剥離する。
【００２８】
次に、図６に示すように、上部金属層１３を含む下地金属層１２の上面にメッキレジスト膜２６をパターン形成する。この場合、上部金属層１３の接続パッド部（柱状電極１４形成領域）に対応する部分におけるメッキレジスト膜２６には開口部２７が形成されている。次に、下地金属層１２をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜２６の開口部２７内の上部金属層１３の接続パッド部上面に柱状電極１４を形成する。
【００２９】
次に、メッキレジスト膜２６を剥離し、次いで、上部金属層１３をマスクとして下地金属層１２の不要な部分をエッチングして除去すると、図７に示すように、上部金属層１３下にのみ下地金属層１２が残存される。この状態では、上部金属層１３およびその下に残存された下地金属層１２により、２層構造の上層配線１１が形成されている。
【００３０】
次に、図８に示すように、スピンコート法、スクリーン印刷法等により、上層配線１１の上面および側面、柱状電極１４の上面および側面、保護膜９の上面および側面、パッシベーション膜７の周辺部上面を覆い、且つ、第１の溝２３内を含むその上方にエポキシ系樹脂等の有機材料からなる封止膜１５をその厚さが柱状電極１４の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１４の上面は封止膜１５によって覆われている。
【００３１】
次に、封止膜１５の上面側を研削砥石（図示せず）を用いて適宜に研削し、図９に示すように、柱状電極１４の上面を露出させ、且つ、この露出された柱状電極１４の上面を含む封止膜１５の上面を平坦化する。次に、図１０に示すように、柱状電極１４の上面に半田ボール１６を形成する。
【００３２】
次に、図１１に示すように、第１の溝２３よりも小さい幅のダイシングブレード２８を用いて、第１の溝２３内のほぼ中央部のダイシングストリート２２に対応する部分における封止膜１５に、低誘電率膜配線積層構造部３の下面よりも深い第２の溝２９を形成する。この場合、第２の溝２９の底面は、低誘電率膜配線積層構造部３の下面よりも下側で第１の溝２３の部分における半導体ウエハ２１の上面よりも上側となるようにする。したがって、この状態では、第２の溝２９の底面と第２の溝２９の部分における半導体ウエハ２１の上面との間には封止膜１５がある程度残存されている。
【００３３】
次に、図１２に示すように、半田ボール１６を含む封止膜１５の上面に、保護テープ３０の下面に設けられた紫外線硬化型で未硬化状態の粘着材３１を貼り付ける。この場合、粘着材３１の厚さは半田ボール１６の高さよりも厚くなっている。したがって、この状態では、半田ボール１６は粘着材３１によって完全に覆われている。なお、図１２では、粘着材３１は半田ボール１６の表面全体に接着された状態で図示されているが、粘着材３１は半田ボール１６表面全体でなく、上部側の一部に接着されているだけでもよい。
【００３４】
次に、半導体ウエハ２１の下面側および第２の溝２９の部分における封止膜１５を少なくとも第２の溝２９が露呈するまで研削砥石（図示せず）を用いて研削する。すると、図１３に示すように、半導体ウエハ２１の厚さが薄くなり、且つ、半導体ウエハ２１が個々のシリコン基板１に分離されることにより、全体としても第２の溝２９により分離されて個片化されるが、各個片化された半導体装置の半田ボール１６を含む封止膜１５の上面が粘着材３１を介して保護テープ３０に粘着されているので、各個片化された半導体装置がバラバラになることはない。
【００３５】
次に、保護テープ３０の上面側から紫外線を照射し、粘着材３１を硬化させ、粘着力を低減する。次に、図１４に示すように、各個片化された半導体装置のシリコン基板１および封止膜１５の下面を、ピックアップテープ（支持テープ）３２の上面に設けられた粘着材３３の上面に貼り付ける。この粘着材３３も紫外線硬化型で未硬化状態である。次に、各個片化された半導体装置の半田ボール１６および封止膜１５の上面から粘着材３１を保護テープ３０と共に剥離する。次に、ピックアップテープ３２側から紫外線を照射し、粘着材３３を硬化させ、各個片化された半導体装置を粘着力が低減したピックアップテープ３２の粘着材３３上からピックアップすると、図１に示す半導体装置が複数個得られる。
【００３６】
なお、ピックアップテープ３２の上面に設けられた粘着材３３が紫外線硬化型でなければ、ピックアップテープ３２の上面に設けられた粘着材３３を半導体装置のシリコン基板１および封止膜１５の下面に貼り付けた後、保護テープ３０の上面側から紫外線を照射し、粘着材３１を硬化させるようにしてもよい。
【００３７】
このようにして得られた半導体装置では、シリコン基板１および低誘電率膜配線積層構造部３の側面に形成された封止膜１５の下面がシリコン基板１の下面と面一となり、シリコン基板１および低誘電率膜配線積層構造部３の側面を封止膜１５によって完全に覆っているので、シリコン基板１から低誘電率膜配線積層構造部３が剥離しにくい構造とすることができ、且つ、シリコン基板１の側面をクラック等から完全に保護することができる。
【００３８】
ところで、上記半導体装置の製造方法では、図３に示すように、第１の溝２３を形成し、そして図７に示すように、配線１１および柱状電極１４を形成した後に、図８に示すように、第１の溝２３内に封止膜１５を充填しているので、第１の溝２３内が空間の状態である期間が比較的長くなってしまう。この結果、ハンドリング中に半導体ウエハ２１が第１の溝２３の部分で割れるおそれがある。そこで、次に、第１の溝２３内が空間の状態である期間を短縮することができる場合について説明する。
【００３９】
（製造方法の第２の例）
次に、図１に示す半導体装置の製造方法の第２の例について説明する。この場合、図２に示すものを準備した後に、図１５に示すように、パッシベーション膜７の上面に、ポリイミド系樹脂等の有機樹脂をスピンコート法、スクリーン印刷法等により成膜し、フォトリソグラフィ法によりパターニングすることにより、保護膜９を形成する。
【００４０】
この状態では、パッシベーション膜７の開口部８に対応する部分における保護膜９には開口部１０が形成されている。また、ダイシングストリート２２およびその両側の領域における保護膜９には開口部４１が形成されている。保護膜９の開口部４１は、平面視では、各デバイス領域（ダイシングストリート２２の各内側領域）の周囲を囲んで枠状に形成されている。
【００４１】
次に、図１６に示すように、パッシベーション膜７および保護膜９の開口部８、１０を介して露出された最上層の配線５の接続パッド部５ａの上面を含む保護膜９の上面および保護膜９の開口部４１を介して露出されたパッシベーション膜７の上面および保護膜９の側面に無電解メッキ等により下地金属層１２を形成する。
【００４２】
次に、下地金属層１２の上面にメッキレジスト膜２４をパターン形成する。この場合、上部金属層１３形成領域に対応する部分におけるメッキレジスト膜２４には開口部２５が形成されている。次に、下地金属層１２をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２４の開口部２５内の下地金属層１２の上面に上部金属層１３を形成する。次に、メッキレジスト膜２４を剥離する。
【００４３】
次に、図１７に示すように、上部金属層１３を含む下地金属層１２の上面にメッキレジスト膜２６をパターン形成する。この場合、上部金属層１３の接続パッド部（柱状電極１４形成領域）に対応する部分におけるメッキレジスト膜２６には開口部２７が形成されている。次に、下地金属層１２をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜２６の開口部２７内の上部金属層１３の接続パッド部上面に柱状電極１４を形成する。
【００４４】
次に、メッキレジスト膜２６を剥離し、次いで、上部金属層１３をマスクとして下地金属層１２の不要な部分をエッチングして除去すると、図１８に示すように、上部金属層１３下にのみ下地金属層１２が残存される。この状態では、上部金属層１３およびその下に残存された下地金属層１２により、２層構造の上層配線１１が形成されている。
【００４５】
次に、図１９に示すように、レーザ照射によるレーザ加工により、ダイシングストリート２２およびその両側の領域（ダイシングストリート２２を含むそれよりも幅広の所定幅領域）におけるパッシベーション膜７および４層の低誘電率膜４を貫通して半導体ウエハ２１の厚さ方向の中間面に達する第１の溝２３を形成する。この場合、第１の溝２３は、平面視では、各デバイス領域の周囲を囲んで保護膜９の側面の内側に枠状に形成されている。
【００４６】
そして、この状態では、半導体ウエハ２１上に積層された４層の低誘電率膜４が第１の溝２３により分離されることにより、低誘電率膜配線積層構造部３が形成されている。また、第１の溝２３の部分における半導体ウエハ２１、低誘電率膜配線積層構造部３およびパッシベーション膜７の側面は、実質的に一面を形成し、露出されている。また、第１の溝２３の部分における半導体ウエハ２１は露出されている。ここで、図１９に示す状態は図７に示す状態と同じである。したがって、以下、上記製造方法の第１の例の場合と同様の工程を経ると、図１に示す半導体装置が複数個得られる。
【００４７】
以上のように、この半導体装置の製造方法では、図１８に示すように、配線１１および柱状電極１４を形成した後に、図１９に示すように、第１の溝２３を形成し、そしてこの後、図８に示すように、第１の溝２３内に封止膜１５を充填しているので、第１の溝２３内が空間の状態である期間を短縮することができ、ひいてはハンドリング中に半導体ウエハ２１が第１の溝２３の部分で割れるおそれを軽減することができる。
【００４８】
なお、上記実施形態では、保護膜９上に上層配線１１を形成し、この上層配線１１の接続パッド部上に柱状電極１４を形成した構造を有するものであるが、この発明は、保護膜９上に接続パッド部のみを形成し、この接続パッド部上に柱状電極１４や半田ボール１６等の外部接続用バンプ電極を形成する構造に適用することもできる。
【図面の簡単な説明】
【００４９】
【図１】この発明の製造方法により製造された半導体装置の一例の断面図。
【図２】図１に示す半導体装置の製造方法の第１の例において、当初準備したものの断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】図１３に続く工程の断面図。
【図１５】図１に示す半導体装置の製造方法の第２の例において、所定の工程の断面図。
【図１６】図１５に続く工程の断面図。
【図１７】図１６に続く工程の断面図。
【図１８】図１７に続く工程の断面図。
【図１９】図１８に続く工程の断面図。
【符号の説明】
【００５０】
１  シリコン基板
２  接続パッド
３  低誘電率膜配線積層構造部
４  低誘電率膜
５  配線
７  パッシベーション膜
９  保護膜
１１  上層配線
１４  柱状電極
１５  封止膜
１６  半田ボール
２１  半導体ウエハ
２２  ダイシングストリート
２３  第１の溝
２９  第２の溝
【図１】
2010062465.tif 000003
【図２】
2010062465.tif 000004
【図３】
2010062465.tif 000005
【図４】
2010062465.tif 000006
【図５】
2010062465.tif 000007
【図６】
2010062465.tif 000008
【図７】
2010062465.tif 000009
【図８】
2010062465.tif 000010
【図９】
2010062465.tif 000011
【図１０】
2010062465.tif 000012
【図１１】
2010062465.tif 000013
【図１２】
2010062465.tif 000014
【図１３】
2010062465.tif 000015
【図１４】
2010062465.tif 000016
【図１５】
2010062465.tif 000017
【図１６】
2010062465.tif 000018
【図１７】
2010062465.tif 000019
【図１８】
2010062465.tif 000020
【図１９】
2010062465.tif 000021