(57)【要約】【課題】構造的に安定でありながらもチャネル部におけるキャリア移動度が確保された特性の良好なボトムコンタクト・トップゲート型の薄膜トランジスタを有する半導体装置を提供する。【解決手段】基板１１の表面側に埋め込まれたソース電極１３ｓおよびドレイン電極１３ｄと、ソース電極１３ｓおよびドレイン電極１３ｄとこれらの間の基板１１とに接する状態で基板１１上に設けられた半導体層１５と、半導体層１５上に設けられたゲート絶縁膜１７と、ソース電極１３ｓ−ドレイン電極１３ｄ間における半導体層１５上にゲート絶縁膜１７を介して設けられたゲート電極１９とを備えた半導体装置１である。【選択図】図１
2010062399.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面側に埋め込まれたソース電極およびドレイン電極と、
前記ソース電極およびドレイン電極とこれらの間の前記基板とに接する状態で当該基板上に設けられた半導体層と、
前記半導体層上に設けられたゲート絶縁膜と、
前記ソース電極−ドレイン電極間における前記半導体層上に前記ゲート絶縁膜を介して設けられたゲート電極とを備えた
半導体装置。
【請求項２】
前記ソース電極およびドレイン電極の表面は、前記基板の表面と同一面を構成する高さに配置され、
前記半導体層とゲート絶縁膜との界面が平面を構成している
請求項１記載の半導体装置。
【請求項３】
前記基板は、支持基板と当該支持基板の表面を覆う絶縁膜とで構成され、
前記ソース電極およびドレイン電極は、前記絶縁膜に埋め込まれている
請求項１または２に記載の半導体装置。
【請求項４】
前記半導体層は有機材料で構成されている
請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
前記半導体層、ゲート絶縁膜、およびゲート電極は、前記基板上においてパターニングされた積層体を構成しており、
前記ゲート電極に達する接続孔を備えて前記積層体を覆う状態で前記基板上に設けられた絶縁性の保護膜と、
前記接続孔を介して前記ゲート電極に接続された状態で前記保護膜上に設けられた導電性パターンとを備えた
請求項１〜４の何れか１項に記載の半導体装置。
【請求項６】
転写基板上にソース電極およびドレイン電極をパターン形成する第１工程と、
前記ソース電極およびドレイン電極を埋め込む状態で前記転写基板上に表面平坦な絶縁膜を成膜する第２工程と、
前記絶縁膜側から前記転写基板を除去することにより、当該絶縁膜を用いて構成される基板の表面側に前記ソース電極およびドレイン電極が埋め込まれた状態とする第３工程と、
前記基板上に、半導体層、ゲート絶縁膜、およびゲート電極がこの順に設けられた積層体を、当該半導体層が前記ソース電極およびドレイン電極とこれらの電極間における当該基板に接する状態で形成する第４工程とを行う
半導体装置の製造方法。
【請求項７】
前記第２工程では、前記絶縁膜を支持基板に貼り合わせることにより当該支持基板と絶縁膜とを備えた前記基板を形成し、
前記第３工程では、前記基板側から前記転写基板を除去することにより、前記支持基板上に貼り合わされた前記絶縁膜の表面側に前記ソース電極およびドレイン電極が埋め込まれた状態とする
請求項６記載の半導体装置の製造方法。
【請求項８】
前記第４工程では、ゲート電極、ゲート絶縁膜、および半導体層がこの順に積層成膜された転写基板を用意し、当該転写基板側から前記ソース電極およびドレイン電極が埋め込まれた前記基板の表面側に、当該半導体層、ゲート絶縁膜、およびゲート電極を転写する
請求項６または７に記載の半導体装置の製造方法。
【請求項９】
前記第４工程では、前記転写基板側においてそれぞれパターニングされた状態で積層成膜された前記ゲート電極、ゲート絶縁膜、および半導体層を、前記基板の表面側に転写する
請求項８記載の半導体装置の製造方法。
【請求項１０】
前記第４工程では、ゲート絶縁膜、および半導体層がこの順に積層成膜された転写基板を用意し、当該転写基板側から前記ソース電極およびドレイン電極が設けられた前記基板の表面側に、当該半導体層およびゲート絶縁膜を転写し、その後当該ゲート絶縁膜上に前記ゲート電極を形成する
請求項６または７に記載の半導体装置の製造方法。
【請求項１１】
前記第４工程では、前記転写基板側においてそれぞれパターニングされた状態で積層成膜された前記ゲート絶縁膜および半導体層を、前記基板の表面側に転写する
請求項１０記載の半導体装置の製造方法。
【請求項１２】
基板の表面側に埋め込まれたソース電極およびドレイン電極と、
前記ソース電極およびドレイン電極とこれらの間の前記基板とに接する状態で当該基板上に設けられた半導体層と、
前記半導体層上に設けられたゲート絶縁膜と、
前記ソース電極−ドレイン電極間における前記半導体層上に前記ゲート絶縁膜を介して設けられたゲート電極と、
前記ゲート電極が設けられた前記基板上を覆う層間絶縁膜と、
前記層間絶縁膜に設けられた接続孔を介して前記ソース電極またはドレイン電極に接続された導電性パターンを備えた
電子機器。
【請求項１３】
前記導電性パターンは画素電極として構成されている
請求項１２記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法、および電子機器に関し、特には有機材料からなる薄膜半導体層を備えた半導体装置、半導体装置の製造方法、および電子機器に関する。
【背景技術】
【０００２】
有機材料からなる半導体層を備えた薄膜トランジスタ（有機ＴＦＴ）は、フレキシブル基板上に高スループット・低コストで作製可能なトランジスタとして注目されており、フレキシブルディスプレイ、ＩＤタグ、センサー等の電子機器への搭載に向けて、様々な研究開発が進んでいる。
【０００３】
特に図１１には、上記有機ＴＦＴの１つである、ボトムコンタクト・トップゲート型の有機ＴＦＴの断面構造を示す。この図に示す有機ＴＦＴは、基板１０１上に配線されたソース電極１０３ｓおよびドレイン電極１０３ｄ上に、半導体層１０５とゲート絶縁膜１０７とを介してゲート電極１０９を配置した構成である。
【０００４】
ボトムコンタクト・トップゲート型構造の構造上の利点は次のようなものがある。ボトボトムコンタクト・ボトムゲート型の構造と同様に、ソース電極とドレイン電極とを、フォトリソグラフィー技術を適用して形成することができるため、微細素子の形成が可能である．また，トップコンタクト・ボトムゲート型の構造と同様に、ソース電極とドレイン電極が、面で半導体層と接しているため、低接触抵抗が得られる。
【０００５】
しかしながら、有機ＴＦＴにおいて、ボトムコンタクト・トップゲート型構造を形成するのは一般的には困難である。何故ならば、ゲート絶縁膜１０７を半導体層１０５上に形成する際，半導体層１０５にダメージを与えるからである。（例：ゲート絶縁膜が有機材料の場合は，その溶媒が半導体層を溶解させる。ゲート絶縁膜がＣＶＤ膜のような場合には、成膜時に半導体層にプラズマダメージが与えられる。）
【０００６】
ボトムコンタクト・トップゲート型の有機ＴＦＴ作製に関する，上記のような問題を回避するために，幾つかの方法が知られている。
【０００７】
第一に，ゲート絶縁膜として，例えばフッ素樹脂などの，半導体層にダメージを与えない材料を用いる方法がある。
【０００８】
第二に、転写基板上に蒸着成膜した半導体層およびゲート絶縁膜を、ソース電極およびドレイン電極が形成された基板上に転写形成する方法が提案されている。この方法を適用することにより、ソース電極およびドレイン電極が形成された基板上に、有機半導体層にダメージを与える事無く、パターン形成することができるとしている。この方法によれば、図１２に示すように、基板１０１上に配線されたソース電極１０３ｓおよびドレイン電極１０３ｄ上に、ソース電極１０３ｓ−ドレイン電極１０３ｄ間に空間部Ａを保って半導体層１０５およびゲート絶縁膜１０７がパターン転写された状態となる。そして、このゲート絶縁膜１０７上にゲート電極１０９が形成される（以上、下記非特許文献１参照）。
【０００９】
【非特許文献１】「Organic Electronics 8」，2007年，ｐ.615−620
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述したボトムコンタクト・トップゲート型の有機ＴＦＴには、次のような課題があった。
図１１に示した構成では、基板１０１上に配線されたソース電極１０３ｓおよびドレイン電極１０３ｄの凹凸形状に倣った表面形状で、半導体層１０５、ゲート絶縁膜１０７、およびゲート電極１０９が形成される。このため、キャリア注入される部位とチャネル層との間に段差が形成され，この部位が接触抵抗となり，トランジスタ特性を低下させる要因となる。
更には、チャネル部となる半導体層最上面は，有機半導体薄膜の多くの場合，平坦ではない。このため、チャネル部におけるキャリア移動度を確保することができず、トランジスタ特性を低下させる要因となる。
【００１１】
一方、図１２に示した構成では、基板１０１上に配線されたソース電極１０３ｓおよびドレイン電極１０３ｄの凹凸形状によらずに、半導体層１０５、ゲート絶縁膜１０７、およびゲート電極１０９は、平坦な表面形状を保って形成される。このため、図１１に示した構成と比較して、低接触抵抗を確保し易い。また，チャネル部はゲート絶縁膜の平坦な表面に倣って形成されるので、半導体層１０５内のチャネル部におけるキャリア移動度を確保し易い。
ところが、このような構成では、半導体層１０５下に空間部Ａが形成されることからも明らかなように、半導体層１０５の基板１０１側への接触面積が小さい。このため、構造的に不安定であり、機械的強度が弱くて信頼性に劣る。特に、基板上に複数の有機ＴＦＴや他の素子を形成して集積化を図る場合、有機ＴＦＴ上を層間絶縁膜で覆ってこの上部に接続配線等を形成する必要があるため、上述したような構造上の不安定さは、有機ＴＦＴの電気的特性の劣化を招く要因となる。
【００１２】
そこで本発明は、構造的に安定でありながらもチャネル部におけるキャリア移動度が確保された、特性の良好なボトムコンタクト・トップゲート型の薄膜トランジスタを有する半導体装置、この半導体装置の製造方法、およびこの半導体装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
このような目的を達成するための本発明の半導体装置は、基板の表面側に埋め込まれたソース電極およびドレイン電極と、ソース電極およびドレイン電極とこれらの間の基板に接する状態で当該基板上に設けられた半導体層とを有している。この半導体層上には、ゲート絶縁膜を介してゲート電極が設けられている。
【００１４】
また本発明はこのような構成の半導体装置の製造方法でもあり、次の手順を行う。先ず第１工程として、転写基板上にソース電極およびドレイン電極をパターン形成する。次の第２工程では、ソース電極およびドレイン電極を埋め込む状態で、転写基板上に表面平坦な絶縁膜を成膜して基板を形成する。さらに第３工程では、基板側から転写基板を除去することにより、当該基板の表面側にソース電極およびドレイン電極が埋め込まれた状態とする。その後第４工程では、基板上に、半導体層、ゲート絶縁膜、およびゲート電極がこの順に設けられた積層体を、当該半導体層がソース電極およびドレイン電極とこれらの電極間における当該基板に接する状態で形成する。
【００１５】
このような手順により、上述したように基板の表面側にソース電極およびドレイン電極が埋め込まれ、かつこれらのソース電極およびドレイン電極とこれらの間の基板に接する状態で当該基板上に設けられた半導体層とを有する半導体装置が得られる。
【００１６】
さらに本発明は以上のような構成の半導体装置を適用した電子機器でもある。この電子機器は、さらにゲート電極が形成された基板上を覆う層間絶縁膜と、この層間絶縁膜に設けられた接続孔を介してソース電極またはゲート電極に接続された電極配線を備えている。
【００１７】
そして上述した構成の半導体装置では、ソース電極およびドレイン電極が基板の表面側に埋め込まれていることから、この上部に設けられる半導体層の下地面が、より平坦化された状態になる。このため、ソース電極およびドレイン電極とこれらの間の基板に接して半導体層を設けたボトムコンタクト・トップゲート型の薄膜トランジスタ構成において、半導体層の表面、すなわち半導体層とこの上部のゲート絶縁膜との界面が、ゲート直下全面にわたって、平坦化される。
【発明の効果】
【００１８】
以上説明したように本発明によれば、ソース電極およびドレイン電極とこれらの間の基板に接して半導体層を設けたボトムコンタクト・トップゲート型の薄膜トランジスタ構成において、半導体層とこの上部のゲート絶縁膜との界面を平坦化することが可能である。このため、半導体層の下部に空間部などが形成されることなく構造的に安定なボトムコンタクト・トップゲート型の薄膜トランジスタ構成において、キャリア移動度を確保して電気的特性の向上を図ることが可能になる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を、半導体装置、半導体装置の製造方法、この半導体装置を用いた電子機器の順に図面に基づいて詳細に説明する。
【００２０】
≪半導体装置≫
図１は、実施形態の半導体装置１の断面図である。この図に示す半導体装置１は、ボトムゲートボトムコンタクト型の薄膜トランジスタとして構成されている。この図に示す半導体装置１は、基板１１の表面側に埋め込まれた状態のソース電極１３ｓとレイン電極１３ｄとを備えている。
【００２１】
ここで基板１１は、例えばプラスチック基板、ガラス基板、さらには石英基板などからなる支持基板１１ａの表面側を、有機材料からなる絶縁膜１１ｂで覆った構成となっている。絶縁膜１１ｂとしては、例えばポリビニルフェノール（polyvinylphenol：ＰＶＰ）、ポリメチルメタクリレート（Polymethylmethacrylate：ＰＭＭＡ）、さらにはＰＶＰと架橋剤、オクタデシルトリクウロロシラン（octadeciltriclorosilane：ＯＴＳ）との混合物のような塗布系の有機材料が好適に用いられる。そして、この絶縁膜１１ｂの表面側に、金（Ａｕ）などからなるソース電極１３ｓとレイン電極１３ｄとが埋め込まれた状態となっている。
【００２２】
埋め込まれた状態において、ソース電極１３ｓおよびドレイン電極１３ｄの表面は、基板１１の表面と同一面を構成する高さに配置された状態となっている。このため、基板１１の表面を構成する絶縁膜１１ｂは、ソース電極１３ｓおよびドレイン電極１３ｄよりも厚膜で構成されていることとする。
【００２３】
また、ソース電極１３ｓおよびレイン電極１３ｄが埋め込まれた表面平坦な基板１１の上部には、半導体層１５が設けられている。この半導体層１５は、対向配置されたソース電極１３ｓおよびドレイン電極１３ｄと、これらの間の基板１１部分とに接して設けられていることが重要であり、基板１１上においてパターニングされていて良い。
【００２４】
このような半導体層１５は、例えばペンタセンのような有機材料からなる有機半導体層であることとする。
【００２５】
そしてこの半導体層１５上には、ゲート絶縁膜１７を介してゲート電極１９が積層されていることとする。これらのゲート絶縁膜１７およびゲート電極１９は、例えば半導体層１５と同一の形状であって良い。またゲート絶縁膜１７は、有機材料で構成されることが好ましく、絶縁膜１１ｂと同様に、例えばＰＶＰ、ＰＭＭＡ、さらにはＰＶＰと架橋剤，ＯＴＳとの混合物のような塗布系の有機材料が好適に用いられる。
【００２６】
ここで、ソース電極１３ｓ−ドレイン電極１３ｄ間の上部においては、ソース電極１３ｓおよびドレイン電極１３ｄ表面も含めた平坦な基板１１の上部に、半導体層１５、ゲート絶縁膜１７、およびゲート電極１９が積層されている。このため、これらの積層膜の各界面も平坦性が保たれた構成となっている。
【００２７】
以上により、ソース電極１３およびドレイン電極１３ｄ上に半導体層１５が設けられ、さらにこの上部にゲート絶縁膜１７を介してゲート電極１９が積層形成されたボトムコンタクト・トップゲート構造の有機薄膜トランジスタＴｒが構成されている。
【００２８】
このような構成のボトムコンタクト・トップゲート構造の有機薄膜トランジスタＴｒを備えた半導体装置１においては、ソース電極１３ｓおよびドレイン電極１３ｄが基板１１の表面側に埋め込まれている。そして、基板１１表面とソース電極１３ｓおよびドレイン電極１３ｄ表面とが、同一面を構成する高さに配置されていて、平坦面を構成している。このため、ソース電極１３ｓおよびドレイン電極１３ｄとこれらの間の基板１１に接して半導体層１５の表面、すなわち半導体層１５とこの上部のゲート絶縁膜１７との界面が平坦に保たれる。したがって、半導体層１５の下部に空間部が形成されることなく構造的に安定なボトムコンタクト・トップゲート型の薄膜トランジスタ構成において、半導体層１５においてチャネル部が構成される部分を平坦に保つことができ、キャリア移動度を確保してトランジスタ特性の向上を図ることが可能になる。
【００２９】
さらに、このような構成の有機薄膜トランジスタＴｒにおいては、半導体層１５においてチャネル部が形成される部分と其れ以外の部分とが平面上に配置されるため、低接触抵抗化が図られる。これによっても、トランジスタ特性の向上を図ることが可能である。
【００３０】
尚、図１を用いて説明した例では、基板１１として支持基板１１ａの表面側を有機材料からなる絶縁膜１１ｂで覆った構成を説明した。しかしながら、基板１１は、ソース電極１３ｓおよびドレイン電極１３ｄが絶縁性を保って表面側に埋め込まれる構成であれば、単一の構造体からなるものであっても良く、例えば、膜を保持できる十分な厚みを有していれば、絶縁膜のみで構成されていても良い。
【００３１】
≪半導体装置の製造方法−１≫
次に、上述した半導体装置の製造方法の実施の形態（第１例）を、図２および図３の断面工程図に基づいて詳細に説明する。
【００３２】
先ず、図２（１）に示すように、転写基板２１を用意し、この転写基板２１上に粘着層２３を成膜する。この転写基板２１は、プラスチック基板、ガラス基板、シリコン基板、石英基板などを用いることができるが、後工程での貼り合わせや剥離を考慮すると、フレキシブルなプラスチック基板を用いることが好ましい。また粘着層２３は、ポリヂメチルシロキサン（PolyDiMethylSiloxane：ＰＤＭＳ）や、ポリオレフィン（Polyolefin）、さらにはポリフルオロエーテルジアクリレート（PolyFluoroPolyEtherdiacrylate：ＰＦＰＥ)などの微接着性の材料で構成されることとする。
【００３３】
そして、この転写基板２１上に粘着層２３を介してソース電極１３ｓおよびドレイン電極１３ｄをパターン形成する。この際、ソース電極１３ｓおよびドレイン電極１３ｄの形成は、先ず粘着層２３上に例えば金（Ａｕ：３０ｎｍ）等からなる導電性材料膜を成膜する。ここでは、例えば、銀微粒子を含有させた導電性インクを塗布成膜しても良く、この場合には成膜後に焼成を行うこととする。次に、リソグラフィー法によって導電性材料膜上に高精度にレジストパターンを形成し、このレジストパターンをマスクにして導電性材料膜をエッチングする。これにより、導電性材料膜をパターンエッチングしてなる、ソース電極１３ｓおよびドレイン電極１３ｄを形成する。
【００３４】
尚、エッチング後にはレジストパターンを除去する。また、ソース電極１３ｓおよびドレイン電極１３ｄの形成は、リソグラフィー法によって高精度に形成したレジストパターンを用いたリフトオフ法によって行っても良い。
【００３５】
次に、図２（２）に示すように、ソース電極１３ｓおよびドレイン電極１３ｄを埋め込む状態で、転写基板２１上に表面平坦に絶縁膜１１ｂを成膜する。この絶縁膜１１ｂは、例えば上述したように、ＰＶＰ、ＰＭＭＡ、さらにはＰＶＰと架橋剤，ＯＴＳとの混合物のような塗布系の有機材料が好適に用いられる。そしてここでは、例えばスピンコート法によって絶縁膜１１ｂの成膜を行い、絶縁膜１１ｂの表面平坦性を確保することが重要である。
【００３６】
尚、塗布によって絶縁膜１１ｂを成膜した後には、自然乾燥、または焼成によって絶縁膜１１ｂの硬化処理を行う。焼成を行う場合には、絶縁膜１１ｂおよび粘着層２３を構成する材料により適する加熱温度（例えば１００℃〜１８０℃）での加熱を行う。また紫外線照射による硬化処理であっても良い。
【００３７】
その後、図２（３）に示すように、支持基板１１ａを用意する。この支持基板１１ａは、最終的に半導体装置の構成材料として残る基板であり、上述したように、例えばプラスチック基板、ガラス基板、さらには石英基板などからなることとする。ただし、後の工程を考慮すると光透過性基板を用いることが好ましい。そして、この支持基板１１ａの一主面側に、転写基板２１上に成膜した絶縁膜１１ｂの表面側を対向配置させた状態で、支持基板１１ａと転写基板２１とを貼り合わせる。この際、真空万力などを用いて、支持基板１１ａと絶縁膜１１Ｂとを十分に密着させることが重要である。
【００３８】
しかる後、図２（４）に示すように、支持基板１１ａ側から、粘着層２３を担持させた転写基板２１を剥離除去し、支持基板１１ａ側に絶縁膜１１ｂとソース電極１３ｓおよびドレイン電極１３ｄを転写する。これにより、支持基板１１ａ上が絶縁膜１１ｂで覆われた基板１１の表面側に、ソース電極１３ｓおよびドレイン電極１３ｄが埋め込まれた状態とする。またこの状態においては、基板１１の表面とソース電極１３ｓおよびドレイン電極１３ｄの表面とで同一表面が構成されている。
【００３９】
一方、図３（１）に示すように、もう１枚の転写基板２５を用意し、この転写基板２５上に粘着層２７を成膜する。これらの転写基板２５および粘着層２７は、図２（１）で説明した転写基板２１および粘着層２７と同様であって良い。すなわち、転写基板２５は、プラスチック基板、ガラス基板、シリコン基板、石英基板などを用いることができるが、後工程での貼り合わせや剥離を考慮すると、フレキシブルなプラスチック基板を用いることが好ましい。また粘着層２７は、ＰＤＭＳやポリオレフィン、さらにはＰＦＰＥなどの微接着性の材料で構成されることとする。
【００４０】
そして、この粘着層２７上に、ゲート電極層１９ａ、ゲート絶縁膜層１７ａ、および半導体層１５ａを下層側から順に積層成膜する。
【００４１】
ゲート電極層１９ａは、例えば、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）などからなり、真空蒸着法やスパッタ法によって成膜する。ここでは、例えば、導電性微粒子を含有させた導電性インクを塗布成膜しても良く、この場合には成膜後に焼成を行うこととする。
【００４２】
ゲート絶縁膜層１７ａは、例えば上述したように、ＰＶＰ、ＰＭＭＡ、さらにはＰＶＰと架橋剤，ＯＴＳとの混合物のような塗布系の有機材料が好適に用いられ、ここでは、例えばスピンコート法によってゲート絶縁膜層１７ａを成膜する。
【００４３】
半導体層１５ａは、ペンタセンのような有機半導体材料が用いられ、真空蒸着法、ＰＶＤ法などによって成膜する。尚、ここでは塗布成膜によって半導体層１５ａを成膜しても良い。
【００４４】
次に、図３（２）に示すように、先に説明したように基板１１と、半導体層１５ａまでが成膜された転写基板２５とを対向配置する。この際、基板１１におけるソース電極１３ｓおよびドレイン電極１３ｄの露出面と、転写基板２５上の半導体層１５ａとを向かい合わせに配置する。この状態で、基板１１と転写基板２５とを貼り合わせる。この際、真空万力などを用いて、基板１１と転写基板２５の半導体層１５ａとを十分に密着させることが重要である。
【００４５】
その後、図３（３）に示すように、基板１１側から、粘着層２７を担持させた転写基板２５を剥離除去し、ソース電極１３ｓおよびドレイン電極１３ｄが形成された基板１１側に、下層から順に半導体層１５ａ、ゲート絶縁膜層１７ａ、およびゲート電極層１９ａの積層膜を転写する。
【００４６】
次に、図３（４）に示すように、基板１１上の最表面に設けられたゲート電極層１９ａをパターニングしてゲート電極１９を形成する。この際、リソグラフィー法によってゲート電極層１９ａ上に高精度にレジストパターン（図示省略）を形成し、このレジストパターンをマスクに用いてゲート電極層１９ａをエッチングすることによってゲート電極１９をパターン形成する。ゲート電極１９は、少なくともソース電極１３ｓ−ドレイン電極１３ｄ間にわったって配置されるようにパターン形成する。尚、ゲート電極１９形成後には、レジストパターンを薬液処理によって除去する。
【００４７】
次いで、図３（５）に示すように、ゲート電極１９をマスクにして、ゲート絶縁膜層１７ａおよび半導体層１５ａをエッチングする。ここでは、例えば酸素プラズマエッチングを行うこととする。以上により、ソース電極１３ｓおよびドレイン電極１３ｄとこれらの間の基板１１とに接する状態で設けられた半導体層１５と、半導体層１５上に設けられたゲート絶縁膜１７と、ゲート電極１９との積層体が、基板１１上にパターン形成される。そして、図１を用いて説明したボトムコンタクト・トップゲート型の有機薄膜トランジスタＴｒが得られる。この有機薄膜トランジスタＴｒは、半導体層１５とゲート絶縁膜１７との界面が平坦に保たれ、かつ空間部が無く構造的に安定なものとなる。
【００４８】
≪半導体装置の製造方法−２≫
次に、上述した半導体装置の製造方法の実施の形態（第２例）を、先の図２と共に図４に基づいて詳細に説明する。尚、第１例と同様の構成要素には同一の符号を付し、重複する説明の一部は省略する。
【００４９】
先ず、第１例において図２（１）〜図２（４）を用いて説明したと同様の手順を行い、支持基板１１ａ上が絶縁膜１１ｂで覆われた基板１１の表面側に、ソース電極１３ｓおよびドレイン電極１３ｄが埋め込まれた状態とする。そして、基板１１の表面とソース電極１３ｓおよびドレイン電極１３ｄの表面とで同一表面を構成する。
【００５０】
一方、図４（１）に示すように、もう１枚の転写基板２５を用意し、この転写基板２５上に溶解性犠牲層２９を成膜するところが第１例とは異なる。転写基板２５は、第１例と同様であり、プラスチック基板、ガラス基板、シリコン基板、石英基板などを用いることができるが、後工程での貼り合わせや剥離を考慮すると、フレキシブルなプラスチック基板を用いることが好ましい。また溶解性犠牲層２９は、例えばポリビニルアルコール（PolyVinylAlchole：ＰＶＡ）のような水溶性材料で構成されることとする。
【００５１】
その後は、この溶解性犠牲層２９上に、第１例と同様のゲート電極層１９ａ、ゲート絶縁膜層１７ａ、および半導体層１５ａを下層側から順に積層成膜する。すなわち、ゲート電極層１９ａとして、真空蒸着法やスパッタ法、または塗布成膜法によって、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）などの材料膜を成膜する。次に、ゲート絶縁膜層１７ａとして、塗布成膜法によって有機材料膜を成膜する。その後、半導体層１５ａとして、真空蒸着法、ＰＶＤ法、または塗布成膜法によって、ペンタセンのような有機半導体材料膜を成膜する。
【００５２】
次に、図４（２）に示すように、先に説明した基板１１と、半導体層１５ａまでが成膜された転写基板２５とを対向配置する。この際、基板１１におけるソース電極１３ｓおよびドレイン電極１３ｄの露出面と、転写基板２５上の半導体層１５ａとを向かい合わせに配置する。この状態で、基板１１と転写基板２５とを貼り合わせる。この際、真空万力などを用いて、基板１１と転写基板２５の半導体層１５ａとを十分に密着させることが重要である。
【００５３】
その後、図４（３）に示すように、本第２例では、水溶性の溶解性犠牲層２９を水に溶解させることにより、基板１１側から転写基板２５を剥離除去する。これにより、ソース電極１３ｓおよびドレイン電極１３ｄが形成された基板１１側に、下層から順に半導体層１５ａ、ゲート絶縁膜層１７ａ、およびゲート電極層１９ａの積層膜を転写する。
【００５４】
以上の後には、第１例と同様に行って良い。すなわち、図４（４）に示すように、基板１１上の最表面に設けられたゲート電極層１９ａをパターニングしてゲート電極１９を形成する。この際、リソグラフィー法によってゲート電極層１９ａ上に高精度にレジストパターン（図示省略）を形成し、このレジストパターンをマスクに用いてゲート電極層１９ａをエッチングすることによってゲート電極１９をパターン形成する。ゲート電極１９は、少なくともソース電極１３ｓ−ドレイン電極１３ｄ間にわったって配置されるようにパターン形成する。尚、ゲート電極１９形成後には、レジストパターンを薬液処理によって除去する。
【００５５】
次いで、図４（５）に示すように、ゲート電極１９をマスクにして、ゲート絶縁膜層１７ａおよび半導体層１５ａをエッチングする。ここでは、例えば酸素プラズマエッチングを行うこととする。以上により、ソース電極１３ｓおよびドレイン電極１３ｄとこれらの間の基板１１とに接する状態で設けられた半導体層１５と、半導体層１５上に設けられたゲート絶縁膜１７と、ゲート電極１９との積層体が、基板１１上にパターン形成される。そして、図１を用いて説明したボトムコンタクト・トップゲート型の有機薄膜トランジスタＴｒが得られる。この有機薄膜トランジスタＴｒは、半導体層１５とゲート絶縁膜１７との界面が平坦に保たれ、かつ空間部が無く構造的に安定なものとなる。
【００５６】
≪半導体装置の製造方法−３≫
次に、上述した半導体装置の製造方法の実施の形態（第３例）を、先の図２と共に図５に基づいて詳細に説明する。尚、第１例と同様の構成要素には同一の符号を付し、重複する説明の一部は省略する。
【００５７】
先ず、第１例において図２（１）〜図２（４）を用いて説明したと同様の手順を行い、支持基板１１ａ上が絶縁膜１１ｂで覆われた基板１１の表面側に、ソース電極１３ｓおよびドレイン電極１３ｄが埋め込まれた状態とする。そして、基板１１の表面とソース電極１３ｓおよびドレイン電極１３ｄの表面とで同一表面を構成する。
【００５８】
一方、図５（１）に示すように、もう１枚の転写基板２５を用意し、この転写基板２５上に粘着層を粘着層パターン２７ａとして形成するところが、第１例とは異なる。すなわち、粘着層パターン２７ａは、基板１１の表面層に埋め込み形成されたソース電極１３ｓ−ドレイン電極１３ｄ間にわたる形状にパターン形成されていることとする。またこの粘着層パターン２７ａは、次の工程で成膜する積層膜が粘着層パターン２７ａの上部と下部とで分断した状態で成膜される程度に、積層膜の膜厚の合計よりも大きな膜厚を有して形成されているところが重要である。
【００５９】
尚、これらの転写基板２５および粘着層パターン２７ａの材質は、図２（１）で説明した転写基板２１および粘着層２３と同様であって良い。すなわち、転写基板２５は、プラスチック基板、ガラス基板、シリコン基板、石英基板などを用いることができるが、後工程での貼り合わせや剥離を考慮すると、フレキシブルなプラスチック基板を用いることが好ましい。また粘着層パターン２７ａは、ＰＤＭＳやポリオレフィン、さらにはＰＦＰＥなどの微接着性の材料で構成されることとする。
【００６０】
そして図５（２）に示すように、粘着層パターン２７ａが形成された転写基板２５上に、第１例と同様のゲート電極層１９ａ、ゲート絶縁膜層１７ａ、および半導体層１５ａを下層側から順に積層成膜する。すなわち、ゲート電極層１９ａとして、真空蒸着法やスパッタ法、または塗布成膜法によって、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）などの材料膜を成膜する。次に、ゲート絶縁膜層１７ａとして、塗布成膜法によって有機材料膜を成膜する。その後、半導体層１５ａとして、真空蒸着法、ＰＶＤ法、または塗布成膜法によって、ペンタセンのような有機半導体材料膜を成膜する。これらの積層膜は、粘着層パターン２７ａの上部と下部とで分断された状態で成膜される。
【００６１】
次に、図５（３）に示すように、先に説明した基板１１と、半導体層１５ａまでが成膜された転写基板２５とを対向配置する。この際、基板１１におけるソース電極１３ｓおよびドレイン電極１３ｄの露出面と、転写基板２５上の半導体層１５ａとを向かい合わせに配置する。この状態で、基板１１と転写基板２５とを貼り合わせる。この際、真空万力などを用いて、基板１１と転写基板２５における粘着層パターン２７ａ上の半導体層１５ａとを十分に密着させることが重要である。また特に本第３例では、基板１１の表面側に埋め込まれたソース電極１３ｓ−ドレイン電極１３ｄ間にわたって、粘着層パターン２７ａ上の半導体層１５ａが配置されるように、位置合わせを行うことが重要である。
【００６２】
その後、図５（４）に示すように、基板１１側から、粘着層パターン２７ａを担持させた転写基板２５を剥離除去する。これによって、ソース電極１３ｓおよびドレイン電極１３ｄが形成された基板１１側に、粘着層パターン２７ａ上に成膜された半導体層１５ａ、ゲート絶縁膜層１７ａ、およびゲート電極層１９ａの積層膜を転写する。この際、粘着層パターン２７ａ下の半導体層１５ａ、ゲート絶縁膜層１７ａ、およびゲート電極層１９ａは、転写基板２５側にそのまま残されて剥離除去されるため、基板１１側には転写されることはない。
【００６３】
以上により、ソース電極１３ｓおよびドレイン電極１３ｄとこれらの間の基板１１とに接する状態で設けられた半導体層１５と、半導体層１５上に設けられたゲート絶縁膜１７と、ゲート電極１９との積層体が、基板１１上にパターン形成される。そして、図１を用いて説明したボトムコンタクト・トップゲート型の有機薄膜トランジスタＴｒが得られる。この有機薄膜トランジスタＴｒは、半導体層１５とゲート絶縁膜１７との界面が平坦に保たれ、かつ空間部が無く構造的に安定なものとなる。
【００６４】
尚、以上説明した第３例は、図４を用いて説明した第２例の製造方法と組み合わせることもできる。この場合、第３例で説明した粘着層パターン２７ａに換えて溶解性犠牲層パターンを形成すれば良く、図５（４）で説明した工程では、溶解性犠牲層パターンを溶解させることで転写基板２５を除去すれば良い。
【００６５】
≪半導体装置の製造方法−４≫
次に、上述した半導体装置の製造方法の実施の形態（第４例）を、図２および図６の断面工程図に基づいて詳細に説明する。尚、第１例と同様の構成要素には同一の符号を付し、重複する説明の一部は省略する。この第４例は、図３を用いて説明した第１例の製造方法において、ゲート電極を別工程で形成するところが特徴的であり、次のように行う。
【００６６】
先ず、第１例において図２（１）〜図２（４）を用いて説明したと同様の手順を行い、支持基板１１ａ上が絶縁膜１１ｂで覆われた基板１１の表面側に、ソース電極１３ｓおよびドレイン電極１３ｄが埋め込まれた状態とする。そして、基板１１の表面とソース電極１３ｓおよびドレイン電極１３ｄの表面とで同一表面を構成する。
【００６７】
一方、図６（１）に示すように、もう１枚の転写基板２５を用意し、この転写基板２５上に粘着層２７を成膜する。転写基板２５および粘着層２７は、第１例と同様である。すなわち、転写基板２５は、プラスチック基板、ガラス基板、シリコン基板、石英基板などを用いることができるが、後工程での貼り合わせや剥離を考慮すると、フレキシブルなプラスチック基板を用いることが好ましい。また粘着層２７は、ＰＤＭＳやポリオレフィン、さらにはＰＦＰＥなどの微接着性の材料で構成されることとする。
【００６８】
そして、この粘着層２７上に、ゲート絶縁膜層１７ａおよび半導体層１５ａを下層側から順に積層成膜する。ここではゲート電極層を成膜しない。ゲート絶縁膜層１７ａおよび半導体層１５ａは、第１例と同様であり、ゲート絶縁膜層１７ａとして、塗布成膜法によって有機材料膜を成膜し、その後、半導体層１５ａとして、真空蒸着法、ＰＶＤ法、または塗布成膜法によって、ペンタセンのような有機半導体材料膜を成膜する。
【００６９】
次に、図６（２）に示すように、先に説明した基板１１と、ゲート絶縁膜１７ａおよび半導体層１５ａが成膜された転写基板２５とを対向配置する。この際、基板１１におけるソース電極１３ｓおよびドレイン電極１３ｄの露出面と、転写基板２５上の半導体層１５ａとを向かい合わせに配置する。この状態で、基板１１と転写基板２５とを貼り合わせる。この際、真空万力などを用いて、基板１１と転写基板２５の半導体層１５ａとを十分に密着させることが重要である。
【００７０】
その後、図６（３）に示すように、基板１１側から、粘着層２７を担持させた転写基板２５を剥離除去し、ソース電極１３ｓおよびドレイン電極１３ｄが形成された基板１１側に、下層から順に半導体層１５ａおよびゲート絶縁膜層１７ａの積層膜を転写する。
【００７１】
次に、図６（４）に示すように、基板１１上の最表面に設けられたゲート絶縁膜層１７ａ上に、ゲート電極１９をパターン形成する。ここでは先ず、ゲート絶縁膜層１７ａに、例えば、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）などからなるゲート電極層を、真空蒸着法やスパッタ法、さらには導電性微粒子を含有させた導電性インクを用いて塗布法によって成膜する。その後、リソグラフィー法によってゲート電極層１９ａ上に高精度にレジストパターン（図示省略）を形成し、このレジストパターンをマスクに用いてゲート電極層をエッチングすることによってゲート電極１９をパターン形成する。このゲート電極１９は、少なくともソース電極１３ｓ−ドレイン電極１３ｄ間にわったって配置されるようにパターン形成する。尚、ゲート電極１９形成後には、レジストパターンを薬液処理によって除去する。
【００７２】
次いで、図６（５）に示すように、ゲート電極１９をマスクにして、ゲート絶縁膜層１７ａおよび半導体層１５ａをエッチングする。ここでは、例えば酸素プラズマエッチングを行うこととする。以上により、ソース電極１３ｓおよびドレイン電極１３ｄとこれらの間の基板１１とに接する状態で設けられた半導体層１５と、半導体層１５上に設けられたゲート絶縁膜１７と、ゲート電極１９との積層体が、基板１１上にパターン形成される。そして、図１を用いて説明したボトムコンタクト・トップゲート型の有機薄膜トランジスタＴｒが得られる。この有機薄膜トランジスタＴｒは、半導体層１５とゲート絶縁膜１７との界面が平坦に保たれ、かつ空間部が無く構造的に安定なものとなる。
【００７３】
尚、以上説明した第４例は、図４を用いて説明した第２例の製造方法と組み合わせることもできる。この場合、第４例で説明した粘着層２７に換えて溶解性犠牲層を形成すれば良く、図６（３）で説明した工程では、溶解性犠牲層を溶解させることで転写基板２５を除去すれば良い。
【００７４】
また本第４例は、図５を用いて説明した第３例の製造方法と組み合わせることもできる。この場合、第３例において図５（２）を用いて説明した工程では、粘着層パターン２７ａが形成された転写基板２５上に、ゲート絶縁膜１７ａおよび半導体層１５ａのみを成膜する。そして、第３例において図５（４）を用いて説明した工程の後に、ゲート電極を形成する工程を行えば良い。
【００７５】
また上述した第１例〜第４例では、基板１１として支持基板１１ａの表面側を有機材料からなる絶縁膜１１ｂで覆った構成が形成される。しかしながら、基板１１は、ソース電極１３ｓおよびドレイン電極１３ｄが絶縁性を保って表面側に埋め込まれる構成であれば、単一の構造体からなるものであっても良く、例えば絶縁膜のみで構成されていても良い。この場合、図２（２）に示した工程で、絶縁膜１１ｂをある程度の厚みを有するように成膜し、図２（３）に示した工程を行わず、絶縁膜１１ｂから転写基板２１を剥離すれば良い。これにより、絶縁膜１１ｂの単一構造体からなる基板１１の表面側にソース電極１３およびドレイン電極１３ｄを埋め込んだ状態とすることができる。
【００７６】
≪半導体装置−２≫
図７に示す半導体装置３は、図１で説明したボトムコンタクト・トップゲート構造の有機薄膜トランジスタＴｒを備えた半導体装置において、基板１１上に複数の有機薄膜トランジスタＴｒや他の素子を積層する場合の構成を説明するための断面図である。
【００７７】
この図に示す半導体装置３は、図１で説明したボトムコンタクト・トップゲート構造の有機薄膜トランジスタＴｒを覆う状態で、絶縁性の保護膜３１が設けられている。この保護膜３１は、半導体層１５やゲート絶縁膜１７を構成する有機半導体材料に対して低ダメージの材料で構成される。具体的には、水溶性樹脂（例えばポリビニルアルコール樹脂）やフッ素系樹脂、またはポリパラキシリレン誘導体などからなることとする。このような保護膜３１は、有機材料からなる半導体層１５やゲート絶縁膜１７の露出側壁を完全に覆う状態で構成されることが好ましい。
【００７８】
この保護膜３１には、ゲート電極１９に達する接続孔３１ａが設けられていることとする。また、保護膜３１を構成する水溶性樹脂やフッ素系樹脂は、有機半導体材料に対して低ダメージではあるが、他の層に対する密着性が低い。このため、保護膜３１は、基板１１上においてパターン形成されている半導体層１５、ゲート絶縁膜１７、およびゲート電極１９の積層体の側壁露出面を覆う最小限の形状にパターン形成されていることが好ましい。
【００７９】
このような保護膜２１が形成された基板１１上を覆う状態で、層間絶縁膜３３が設けられている。この層間絶縁膜３３により、密着性の低い保護膜３１をキャッピングして固定する構成となっている。このような層間絶縁膜３３は、例えば有機材料で構成されていることとする。この層間絶縁膜３３には、保護膜３１の接続孔３１ａ内においてゲート電極１９に達する接続孔３３ａが設けられていることとする。
【００８０】
そして、この層間絶縁膜３３上に、接続孔３３ａを介してゲート電極１９に接続された導電性パターン３５がゲート配線として設けられている。
【００８１】
以上のような構成により、有機薄膜トランジスタＴｒにおいて基板１１上にパターン形成された半導体層１５からゲート電極１９までの積層体が、保護膜３１および層間絶縁膜３３によって基板１１側に固定され、構造上の安定性を確保することが可能になる。また、半導体層１５やゲート絶縁膜１７を構成する有機半導体材料に対して低ダメージの水溶性樹脂（例えばポリビニルアルコール樹脂）やフッ素系樹脂等で構成された保護膜３１によって、半導体層１５やゲート絶縁膜１７の露出面が覆われた構成である。このため、さらに上層の層間絶縁膜３３や導電性パターンなどに対して、半導体層１５やゲート絶縁膜１７を保護することが可能であり、トランジスタ特性の劣化が防止される。
【００８２】
≪半導体装置−２の製造方法≫
次に、上述した半導体装置３の製造方法の実施の形態を、図８の断面工程図に基づいて詳細に説明する。
【００８３】
先ず、図２〜図６を用いて説明した第１例〜第４例の何れかの方法で、基板１１の表面側にソース電極１３ｓおよびドレイン電極１３ｄが埋め込まれたボトムコンタクト・トップゲート型の有機薄膜トランジスタＴｒを形成する。
【００８４】
そして、図８（１）に示すように、有機薄膜トランジスタＴｒを覆う状態で、基板１１上の全面に、例えばフッ素樹脂からなる保護膜３１を塗布成膜する。その後、フッ素樹脂からなる保護膜３１の表面をアッシング処理することにより、表面の濡れ性の向上を図る。その後、リソグラフィー法により、フッ素樹脂からなる保護膜３１上にレジストパターン（図示省略）を形成し、このレジストパターンをマスクに用いて保護膜３１を酸素プラスマによってエッチングする。これにより、保護膜３１にゲート電極１９に達する接続孔３１ａを形成すると共に、半導体層１５、ゲート絶縁膜１７、およびゲート電極１９の積層体の露出面を覆う最小限の形状に保護膜３１をパターニングする。パターニング終了後にはレジストパターンを除去する。
【００８５】
次に、図８（２）に示すように、例えばフォトレジストからなる層間絶縁膜３３を基板１１上の全面に塗布成膜する。その後、リソグラフィー法により、フォトレジストからなる層間絶縁膜３３にゲート電極１９に達する接続孔３３ａを形成する。
【００８６】
以上の後には、図７に示したように、層間絶縁膜３３上に、接続孔３３ａを介してゲート電極１９に接続された導電性パターン３５をゲート配線として形成する。また層間絶縁膜３３上には、必要に応じてゲート配線以外の導電性パターン３５も必要に応じて配線されることとする。また、さらに上層配線が必要な場合であれば、層間絶縁膜の成膜と導電性パターンの形成とを繰り返し行えば良く、これによって半導体装置３を完成させる。
【００８７】
以上の製造方法によれば、半導体層１５、ゲート絶縁膜１７、およびゲート電極１９の積層体の露出面を覆う保護膜３１を設けたことにより、さらに上層の形成において有機材料からなる半導体層１５やゲート絶縁膜１７にダメージが加わることを防止できる。これにより、有機薄膜トランジスタＴｒにおけるトランジスタ特性を確保した集積化を行うことが可能である。
【００８８】
≪電子機器≫
図９には、図１で説明したボトムコンタクト・トップゲート構造の有機薄膜トランジスタＴｒを備えた電子機器の一例として、有機電界発光素子ＥＬを用いたアクティブマトリックス型の表示装置の１画素分の断面図を示す。
【００８９】
この図に示す表示装置５は、有機電界発光素子ＥＬを設けた表示装置であり、次のように構成されている。
【００９０】
すなわち、基板１１の表面側にソース電極１３ｓおよびドレイン電極１３ｄを埋め込んでなる有機薄膜トランジスタＴｒは、図８を用いて説明したように保護膜３１および層間絶縁膜３３で覆われ、この上部にはゲート配線として導電性パターン２５が設けられた構成となっている。このような基板１１上は、第２の層間絶縁膜として例えば平坦化絶縁膜５１で覆われている。平坦化絶縁膜５１および層間絶縁膜３３が積層された層間絶縁膜には、有機薄膜トランジスタＴｒのドレイン電極１３ａに達する接続孔５１ａが設けられている。
【００９１】
そして、平坦化絶縁膜５１上の各画素に、接続孔５１ａを介して有機薄膜トランジスタＴｒに接続された有機電界発光素子ＥＬが設けられている。この有機電界発光素子ＥＬは、層間絶縁膜５１上に設けられた絶縁性パターン５３で素子分離されている。
【００９２】
そして有機電界発光素子ＥＬは、層間絶縁膜５１に設けられた接続孔５１ａを介して有機薄膜トランジスタＴｒのドレイン電極１３ｄに接続された導電性パターンからなる画素電極５５を備えている。この画素電極５５は、各画素毎にパターン形成されており、例えば陽極として用いられるものであり、光反射性を有して構成されていることとする。
【００９３】
そして、この画素電極５５の周縁が、有機電界発光素子ＥＬを素子分離するための絶縁性パターン５３で覆われている。この絶縁性パターン５３は、画素電極５５を広く露出させる開口窓５３ａを備えており、この開口窓５３ａが有機電界発光素子ＥＬの画素開口となる。このような絶縁性パターン５３は、例えば感光性樹脂を用いて構成され、リソグラフィー法を適用してパターニングされたものであることとする。
【００９４】
そして、このような絶縁性パターン５３から露出する画素電極５５上を覆う状態で、有機層５７が設けられている。この有機層５７は、少なくとも有機発光層を備えた積層構造からなり、必要に応じて陽極（ここでは画素電極５５）側から順に、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層、さらには他の層を積層してなる。また有機層５７は、例えば各有機電界発光素子ＥＬで発生させる発光光の波長毎に、少なくとも有機発光層を含む層が画素毎に異なる構成でパターン形成されていることとする。また、各波長の画素で共通の層を有していても良い。さらに、この有機電界発光素子ＥＬが、微小共振器構造として構成されている場合、各有機電界発光素子ＥＬから取り出す波長に合わせて有機層５７の膜厚が調整されていることとする。
【００９５】
以上のような有機層５７を覆い、画素電極５５との間に有機層５７を狭持する状態で、共通電極５９が設けられている。この共通電極５９は、有機電界発光素子ＥＬの有機発光層で発生させた光ｈを取り出す側の電極であり、光透過性を有する材料で構成されていることとする。またここでは、画素電極５５が陽極として機能するものであるため、この共通電極５９は、少なくとも有機層５７に接する側が陰極として機能する材料を用いて構成されていることとする。さらに、この有機電界発光素子ＥＬが、微小共振器構造として構成されている場合、この共通電極５９は、半透過半反射性を有する構成であることとする。
【００９６】
そして、以上のような画素電極５５と共通電極５９との間に有機層５７が挟持された各画素部分が、有機電界発光素子ＥＬとして機能する部分となる。
【００９７】
またここでの図示は省略したが、各有機電界発光素子ＥＬの形成面側は、光透過性材料からなる封止樹脂で覆われ、さらにこの封止樹脂を介して光透過性材料からなる対向基板が張り合わされた状態で表示装置５が構成されている。
【００９８】
ここで、この表示装置５は、基板１１表面側の各画素に、上述した構成の有機薄膜トランジスタＴｒとこれに接続された有機電界発光素子ＥＬとが配列されたものであり、全体の回路構成は、例えば図１０の回路構成図に示すように構成されている。
【００９９】
この図に示すように、表示装置５の基板１１上には、表示領域１１ａとその周辺領域１１ｂとが設定されている。表示領域１１ａには、複数の走査線６１と複数の信号線６３とが縦横に配線されており、それぞれの交差部に対応して１つの画素ａが設けられた画素アレイ部として構成されている。また周辺領域１１ｂには、走査線６１を走査駆動する走査線駆動回路６５と、輝度情報に応じた映像信号（すなわち入力信号）を信号線６３に供給する信号線駆動回路６７とが配置されている。
【０１００】
走査線６１と信号線６３との各交差部に設けられる画素回路は、例えばスイッチング用の薄膜トランジスタＴｒ１、駆動用の薄膜トランジスタＴｒ２、保持容量Ｃｓ、および有機電界発光素子ＥＬで構成されている。そして、走査線駆動回路６５による駆動により、スイッチング用の薄膜トランジスタＴｒ１を介して信号線６３から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電流が駆動用の薄膜トランジスタＴｒ２から有機電界発光素子ＥＬに供給され、この電流値に応じた輝度で有機電界発光素子ＥＬが発光する。尚、駆動用の薄膜トランジスタＴｒ２と保持容量Ｃｓとは、共通の電源供給線（Ｖｃｃ）６９に接続されている。
【０１０１】
図９の断面図は、以上のような画素回路において、薄膜トランジスタＴｒ２と有機電界発光素子ＥＬとが積層された部分の断面を示している。そして、画素回路に示した薄膜トランジスタＴｒ１は、薄膜トランジスタＴｒ２と同一層を用いて構成されている。また画素回路に示した容量素子Ｃｓは、薄膜トランジスタＴｒ２のゲート電極−ゲート絶縁膜−ドレイン電極の層部分を積層して構成されている。さらに、画素回路に示した走査線６１は、断面図の導電性パターン２５によって構成され、画素回路に示した信号線６３および電源供給線６９は、断面図のソース電極１３ｓおよびドレイン電極１３ｄと同一層を用いて構成される。
【０１０２】
尚、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域１１ｂには、画素回路の変更に応じて必要な駆動回路が追加される。
【０１０３】
以上のような構成の表示装置５によれば、図１を用いて説明したようにトランジスタ特性の良好な有機薄膜トランジスタＴｒを用いて画素回路を構成しているため、表示特性の向上を図ることが可能になる。このため、例えば有機薄膜トランジスタＴｒを用いたフレキシブルフラットパネルディスプレイ（電子機器）の実現が可能になる。
【０１０４】
尚、上述した実施形態においては、図１で説明したボトムコンタクト・トップゲート構造の有機薄膜トランジスタＴｒを備えた電子機器の一例として、有機電界発光素子ＥＬを用いたアクティブマトリックス型の表示装置を例示した。しかしながら本発明の電子機器は、薄膜トランジスタを搭載した電子機器に広く適用可能である。例えば、表示装置であれば、液晶表示装置のようなフレキシブルディスプレイに適用できる。また表示装置以外にも、ＩＤタグ、センサー等の電子機器への適用が可能であり、同様の効果を得ることができる。
【図面の簡単な説明】
【０１０５】
【図１】第１実施形態の半導体装置の断面図である。
【図２】図１に示す半導体装置の製造方法を示す断面工程図である。
【図３】図１に示す半導体装置の製造方法の第１例を示す断面工程図である。
【図４】図１に示す半導体装置の製造方法の第２例を示す断面工程図である。
【図５】図１に示す半導体装置の製造方法の第３例を示す断面工程図である。
【図６】図１に示す半導体装置の製造方法の第４例を示す断面工程図である。
【図７】第２実施形態の半導体装置の断面図である。
【図８】図２に示す半導体装置の製造方法を示す断面工程図である。
【図９】実施形態の電子機器として表示装置の一例を示す断面図である。
【図１０】図９の表示装置の回路構成図である。
【図１１】従来の半導体装置の断面図である。
【図１２】従来の他の例としての半導体装置の断面図である。
【符号の説明】
【０１０６】
１，３…半導体装置）、５…表示装置（電子機器）、１１…基板、１１ａ…支持基板、１１ｂ…絶縁膜、１３ｓ…ソース電極、１３ｄ…ドレイン電極、１５…半導体層、１７…ゲート絶縁膜、１９…ゲート電極、２１，２５…転写基板、２５…導電性パターン（ゲート配線）、３１…保護膜、３１ａ…接続孔、５１…平坦化絶縁膜（層間絶縁膜）、５５…画素電極（導電性パターン）
【図１】
2010062399.tif 000003
【図２】
2010062399.tif 000004
【図３】
2010062399.tif 000005
【図４】
2010062399.tif 000006
【図５】
2010062399.tif 000007
【図６】
2010062399.tif 000008
【図７】
2010062399.tif 000009
【図８】
2010062399.tif 000010
【図９】
2010062399.tif 000011
【図１０】
2010062399.tif 000012
【図１１】
2010062399.tif 000013
【図１２】
2010062399.tif 000014