(57)【要約】      （修正有）【課題】配線基板の配線層の剥離に伴う実装不良を防止した半導体装置を提供する。【解決手段】絶縁基材３の表面側に半導体素子１７が固着され、その裏面側に外部電極１２が形成される。絶縁基材３の表裏面側に配置された配線層４は、貫通孔６を介して電気的に接続される。そして、絶縁基材３の側面と貫通孔６との間であり、外部電極１２の上方には、絶縁基材３の裏面側から溝１５が形成される。溝１５は、配線層４の一部により埋設され、配線層４と絶縁基材３との剥離の進行を防止し、実装不良を防止する。【選択図】図１
2010278306.tif 000002
【特許請求の範囲】
【請求項１】
一対の主面を有する絶縁基材と、
前記絶縁基材を貫通する貫通孔と、
前記絶縁基材の一方の主面及び他方の主面に配置され、前記貫通孔を介して電気的に接続する配線層と、
前記絶縁基材の一方の主面側に固着される半導体素子と、
前記半導体素子を被覆するように少なくとも前記絶縁基材の一方の主面側を被覆する封止樹脂と、
前記絶縁基材の他方の主面側に形成される外部電極とを有する半導体装置において、
前記絶縁基材の側面と前記貫通孔との間には、前記絶縁基材の他方の主面側から溝が形成され、前記溝は前記配線層の一部により埋設されることを特徴とする半導体装置。
【請求項２】
前記外部電極は、前記絶縁基材の側面近傍に配置され、前記溝は前記外部電極上方の前記絶縁基材に配置されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記外部電極は、前記絶縁基材の外周領域に複数配置され、前記溝と前記貫通孔は、全ての前記外部電極に対し一対に配置されることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記溝の側面及び前記貫通孔の側面は曲面であることを特徴とする請求項２または請求項３に記載の半導体装置。
【請求項５】
前記溝は、前記絶縁基材の厚みに対し１／３〜１／２の深さを有することを特徴とする請求項２または請求項３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＢＧＡパッケージにおける配線の剥離を防止する半導体装置に関する。
【背景技術】
【０００２】
従来の半導体装置の一実施例として、図５（Ａ）及び（Ｂ）に示す構造が知られている。図５（Ａ）は、従来のＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージの断面図を示す。図５（Ｂ）は、ＢＧＡパッケージを実装基板上に固着した状態を示す。
【０００３】
図５（Ａ）に示す如く、配線基板３２の表面側には接着材３３を介して半導体チップ３４が固着される。半導体チップ３４の電極パッド（図示せず）と配線基板３２とは金（Ａｕ）ワイヤ３５により電気的に接続される。配線基板３２上面には封止樹脂３６が形成される。そして、配線基板３２の裏面側には半田を主体とするバンプ電極３７が形成される。
【０００４】
配線基板３２は、主に、例えば、ガラスエポキシ樹脂等の絶縁性樹脂から成る基材３８と、その基材３８の表裏面に形成される銅（Ｃｕ）配線層３９と、基材３８を被覆し、絶縁処理するソルダーレジスト層４０から構成される。図示したように、基材３８の表裏面に配置されたＣｕ配線層３９は、基材３８に形成された貫通孔４１を介して電気的に接続される。
【０００５】
図５（Ｂ）に示す如く、半導体装置３１は、実装基板４２の導電パターン４３上にバンプ電極３７を介して実装される（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−３４４４６号公報（第２−３頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図５（Ｂ）に示す如く、半導体装置３１の実装領域には、それぞれ線膨張係数の異なる実装基板４２、バンプ電極３７及び配線基板３２が配置される。半導体装置３１のオン動作時の発熱により、上記３者間に熱膨張、熱収縮等の熱応力が発生する。そして、実装領域は電流経路と成ることで高温領域と成り易く、繰り返し熱応力が加わり部材間の歪も大きくなる。特に、配線基板３２は、基材３８、Ｃｕ配線層３９及びソルダーレジスト層４０と複数の部材から構成されることで、部材間の歪による影響を受け易い。
【０００８】
配線基板３２側面の丸印４４で示す領域では、繰り返し熱応力が加わることで、基材３８とソルダーレジスト層４０の境界から剥離が発生し易い。そして、一度剥離が発生し、その剥離が進行すると、次に基材３８に沿って基材３８とＣｕ配線層３９が剥離する。その結果、特に、半導体装置３１の端部に位置するバンプ電極３７が、配線基板３２から離脱した状態となり、実装不良となる問題がある。更に、丸印４５で示す領域まで剥離が進行することで、Ｃｕ配線層３９が断線する問題もある。
【課題を解決するための手段】
【０００９】
前述した各事情に鑑みて成されたものであり、本発明の半導体装置では、一対の主面を有する絶縁基材と、前記絶縁基材を貫通する貫通孔と、前記絶縁基材の一方の主面及び他方の主面に配置され、前記貫通孔を介して電気的に接続する配線層と、前記絶縁基材の一方の主面側に固着される半導体素子と、前記半導体素子を被覆するように少なくとも前記絶縁基材の一方の主面側を被覆する封止樹脂と、前記絶縁基材の他方の主面側に形成される外部電極とを有する半導体装置において、前記絶縁基材の側面と前記貫通孔との間には、前記絶縁基材の他方の主面側から溝が形成され、前記溝は前記配線層の一部により埋設されることを特徴とする。従って、本発明では、絶縁基材と配線層との剥離の進行が、溝の形成領域にて妨げられ、実装不良等が防止される。
【発明の効果】
【００１０】
本発明では、絶縁基材の裏面側から溝が形成され、溝内は配線層の一部により埋設されることで、配線層と絶縁基材の剥離の進行が防止される。
【００１１】
また、本発明では、剥離の進行を防止する溝が、外部電極上の絶縁基材に設けられることで、外部電極が絶縁基材から離脱することが防止される。
【００１２】
また、本発明では、全ての外部電極上方に溝が形成されることで、剥離が貫通孔まで進行することが防止でき、貫通孔での配線層の断線が防止される。
【００１３】
また、本発明では、溝の側面及び貫通孔の側面が曲面となることで、熱応力が側面の一部分に集中することが防止される。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態における半導体装置を説明するための断面図である。
【図２】本発明の実施の形態における半導体装置を説明するための平面図である。
【図３】本発明の実施の形態における半導体装置を説明するための断面図である。
【図４】本発明の実施の形態における半導体装置を説明するための（Ａ）平面図、（Ｂ）平面図である。
【図５】従来の実施の形態における半導体装置を説明するための（Ａ）断面図、（Ｂ）断面図である。
【発明を実施するための形態】
【００１５】
以下に、本発明の半導体装置について説明する。図１は、半導体装置を説明する断面図である。図２は、素子搭載用基板を構成する絶縁基材を説明する平面図である。図３は、半導体装置が実装基板上に実装された状態を説明する断面図である。図４（Ａ）は、素子搭載用基板の表面側の配線層を説明する平面図である。図４（Ｂ）は、素子搭載用基板の裏面側の配線層を説明する平面図である。
【００１６】
先ず、図１に示す如く、半導体装置１は、例えば、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）方式の樹脂パッケージから成る。素子搭載用基板２は、主に、絶縁基材３と、絶縁基材３に形成された配線層４と、絶縁基材３の表裏面側を被覆する被覆層５とから成る。尚、被覆層５は、絶縁基材３の裏面側に配置される場合でも、配置されない場合でも良い。
【００１７】
絶縁基材３は、ガラス繊維にエポキシ樹脂が含浸されたガラスエポキシ等であり、樹脂材料を主体とするインターポーザー基板である。絶縁基材３の膜厚は、例えば、３０〜８０μｍである。そして、絶縁基材３は、樹脂を主体とする材料以外から成る場合もあり、例えば、セラミックまたはＳｉ等の無機材料から成る場合でも良い。また、絶縁基材３としては、銅やアルミニウム等の金属基板を樹脂等の絶縁層により被覆し、絶縁処理されて成る基板であっても良い。
【００１８】
配線層４は、例えば、電解メッキ法等により形成されたＣｕメッキ層を選択的にエッチングすることで形成され、その膜厚は、例えば、２０〜５０μｍ程度である。配線層４は、絶縁基材３の表裏面側にパターン配置される。そして、前述したＣｕメッキ層は絶縁基材３に形成された貫通孔６内を埋設し、絶縁基材３の表裏面側の配線層４は電気的に接続される。尚、貫通孔６は、レーザー加工により形成される。
【００１９】
被覆層５は、エポキシ樹脂等の熱硬化性樹脂またはポリエチレン等の熱可塑性樹脂から成り、被覆層５の厚みは、例えば、２０〜１００μｍ程度である。そして、絶縁基材３の表面側の被覆層５には、金属細線７の接続領域に開口部８が形成される。開口部８から露出する配線層４上には、例えば、電解メッキ法等によりメッキ層９が形成される。メッキ層９は、例えば、Ｎｉ層１０とＡｕ層１１の積層構造となる。一方、絶縁基材３の裏面側の被覆層５には、外部電極１２の形成領域に開口部１３が形成される。開口部１３から露出する配線層４上には、前述したようにメッキ層１４が形成される。尚、被覆層５は、ソルダーレジスト（ＰＳＲ：Ｐｈｏｔｏ  ｓｏｌｄｅｒ  ｒｅｓｉｓｔ）でも良い。
【００２０】
溝１５は、絶縁基材３の裏面側から形成され、例えば、絶縁基材３の１／３〜１／２程度の深さを有する。溝１５は、半導体装置１の側面１６近傍の外部電極１２上方に形成され、貫通孔６よりも側面１６側に配置される。そして、溝１５内は、配線層４の一部であり、配線層４を構成するＣｕメッキ層により埋設される。尚、溝１５は、レーザー加工により形成される。
【００２１】
外部電極１２は、半田、Ａｕ等の導電性材料から成り、絶縁基材３の裏面側にグリッド状に設けられる。そして、外部電極１２の位置は、絶縁基材３の周囲にリング状に配置されても良いし、ランダムに配置されても良い。
【００２２】
半導体素子１７は、絶縁基材３上に、例えば、Ａｇペースト、半田等の接着材により実装される。そして、半導体素子１７の電極パッド（図示せず）と配線層４上面のメッキ層９とはＡｕ線、Ｃｕ線等の金属細線７により電気的に接続される。
【００２３】
封止樹脂１８は、半導体素子１７や金属細線７が覆われるように、素子搭載用基板２の表面側に形成される。そして、封止樹脂１８がトランスファーモールドにより形成される場合には、熱硬化性樹脂が用いされ、インジェクションモールドにより形成される場合には、熱可塑性樹脂が用いられる。
【００２４】
次に、図２に示す如く、絶縁基材３には、半導体装置１の側面１６に沿って複数の溝１５が形成される。溝１５は、例えば、１側辺毎に１０個ずつ配置され、全部で４０個配置される。詳細は図３を用いて後述するが、溝１５は、全ての外部電極１２（図１参照）上に配置されることで、絶縁基材３と配線層４との剥離により、外部電極１２が素子搭載用基板２から離脱することを防止できる。また、溝１５は、その直径が０．１ｍｍ程度の、例えば、円柱状に形成される。この構造により、溝１５の側面は曲面となり熱応力の集中が発生し難く、溝１５の側面から絶縁基材３へとクッラクが発生し難く、絶縁基材３の機械的強度が劣化することはない。
【００２５】
更に、図示したように、絶縁基材３には、溝１５よりも内側に複数の貫通孔６が形成される。貫通孔６の形状も、例えば、円柱状であり、その直径が０．１５ｍｍ程度となる。詳細は図３を用いて後述するが、貫通孔６は、それぞれの溝１５と一対に形成され、絶縁基材３と配線層４との剥離により貫通孔６内の配線層４が断線されることを防止できる。
【００２６】
次に、図３に示す如く、半導体装置１は、実装基板１９の導電パターン２０上に外部電極１２を介して実装される。外部電極１２は、配線層４や金属細線７等を介して半導体素子１７（図１参照）と電気的に接続する。そして、絶縁基材３の貫通孔６より外周領域の配線層４は電流経路となり、半導体装置１がオン動作することで高温領域となる。その結果、半導体装置１がオン動作、オフ動作を繰り返すことで、素子搭載用基板２には熱膨張、熱収縮等の熱応力が加わる。前述したように、素子搭載用基板２は、それぞれ線膨張係数の異なる絶縁基材３、配線層４及び被覆層５から構成される。特に、配線層４には電流が流れることで高温状態に成り易く、繰り返し熱応力が加わることで絶縁基材３と配線層４間の歪が大きくなる。
【００２７】
図示したように、素子搭載用基板２に繰り返し熱応力が加わることで、丸印２１で示す領域では、絶縁基材３と配線層４の境界から剥離が発生し易くなる。そして、剥離が発生した場合には、その剥離は丸印２２で示す溝１５の形成領域までは進行する。しかしながら、溝１５が絶縁基材３の厚み方向に１／３〜１／２程度の深さを有し、配線層４が溝１５内を埋設する構造により、剥離が更に内部まで進行することを防止できる。そして、少なくとも溝１５が外部電極１２の上方に配置されることで、前述した剥離により外部電極１２が素子搭載用基板２から離脱し、実装不良となることはない。更に、溝１５により剥離が貫通孔６まで進行することもなく、貫通孔６内にて配線層４が断線し不良品となることもない。
【００２８】
また、配線層４が半導体装置１の側面１６まで露出することで前述した剥離の問題はあるが、半導体装置１を実装基板１９上に実装した後、目視により実装状態を容易に確認でき、実装不良を容易に防止できる。
【００２９】
次に、図４（Ａ）では、絶縁基材３の表面側に形成される配線層４のパターンを示す。絶縁基材３の外周領域において、配線層４の四方形で示す領域２３が、メッキ層９（図１参照）の形成領域であり、その領域の下方には溝１５（図１参照）が配置される。一方、配線層４の丸形で示す領域２４が、貫通孔６（図１参照）を介して絶縁基材３の裏面側の配線層４と電気的に接続する領域である。更に、絶縁基材３の中央領域には、Ｃｕメッキ層２５が格子状に配置される。このＣｕメッキ層２５は、電流を流すものではなく、半導体素子１７から発生する熱を効率的に拡散することを目的として配置される。
【００３０】
最後に、図４（Ｂ）では、絶縁基材３の裏面側に形成される配線層４のパターンを示す。絶縁基材３の外周領域において、配線層４の四方形で示す領域２６が、メッキ層１４（図１参照）の形成領域である。前述したように、その領域２６が半導体装置１の側面１６まで配置されることで、実装状況の目視確認が容易となる。そして、その領域２６の上方には溝１５（図１参照）が配置され、表面側の四方形で示す領域２３と対応する。一方、配線層４の丸形で示す領域２７が、貫通孔６（図１参照）を介して絶縁基材３の表面側の配線層４と電気的に接続する領域である。更に、絶縁基材３の中央領域には、Ｃｕメッキ層２８が格子状に配置される。このＣｕメッキ層２８により素子搭載用基板２の放熱性が向上される。そして、裏面側のＣｕメッキ層２８には、表面側のＣｕメッキ層２５と異なり、例えば、４つの開口領域２９が形成され、素子搭載用基板２の位置認識マークとして用いられる。
【符号の説明】
【００３１】
１  半導体装置
２  素子搭載用基板
３  絶縁基材
４  配線層
５  被覆層
６  貫通孔
１２  外部電極
１５  溝
１８  封止樹脂
【図１】
2010278306.tif 000003
【図２】
2010278306.tif 000004
【図３】
2010278306.tif 000005
【図４】
2010278306.tif 000006
【図５】
2010278306.tif 000007