(57)【要約】【課題】マイクロ波帯で使用するＰＩＮダイオードを用いたリミッタ回路において、高レベルの高周波信号の入力時における信号の抑圧比が十分に大きく、且つ過大レベルの信号の入力時にもＰＩＮダイオードが破壊し難くしたリミッタ回路を提供すること。【解決手段】ＰＩＮダイオードを含むリミット部１０の前後に、入力側及び出力側インピーダンス変換部２０，３０を設け、特性インピーダンスが高くされた制限ポイントにおいてリミット部１０の制限作用を行わせる。【選択図】      図１
2010062900.tif 000002
【特許請求の範囲】
【請求項１】
マイクロ波帯で使用されるＰＩＮダイオードを用いたリミッタ回路において、
入力側特性インピーダンスを、該入力側特性インピーダンスより高い制限用特性インピーダンスに変換する入力側インピーダンス変換部と、
ＰＩＮダイオードを含み、一端が前記制限用特性インピーダンスである場所（以下、制限場所）に接続されて、前記制限場所の信号レベルを制限するためのリミット部と、
前記制限場所の制限用特性インピーダンスを、該制限用特性インピーダンスよりも低い出力側特性インピーダンスに変換する出力側インピーダンス変換部と、を有することを特徴とする、リミッタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波帯で使用する表面実装型のピン（ＰＩＮ）ダイオードを用いたリミッタ回路に関する。
【背景技術】
【０００２】
マイクロ波帯等の高周波帯で用いられるリミッタ回路は、例えばレーダ装置においてレーダアンテナとレーダ受信機との間に配置され、レーダパルス送信時に漏洩する送信信号や近距離の目標から反射されるレーダパルス信号等、過大なレベルの信号が直接にレーダ受信機に印加されないように、レーダ受信機を保護する回路である。この種のリミッタ回路のリミッタ素子として、ＰＩＮダイオードやショットキーバリアダイオードなどが用いられる。
【０００３】
従来のリミッタ回路の一例の回路図を図２６に示し、その実装例を図２７に示す（非特許文献１参照）。この従来例のリミッタ回路において、４はマイクロストリップ線路中心導体（以下、本明細書において、マイクロストリップ線路、という）であり、誘電体基板５の表面に配置されている。誘電体基板５の裏面には、接地導体（図示されていない）が全面に設けられている。
【０００４】
マイクロストリップ線路４の信号線入力端７と反対側の信号線出力端８との間に、使用周波数帯域の中心周波数（例、３ＧＨｚ）の電気長でλ／４（λは波長を表す）の間隔を隔てて、２つのＰＩＮダイオード１−１，１−２が設けられる。λ／４の間隔は、従来のリミッタ回路において反射特性を改善するのに好適な距離である。これらＰＩＮダイオード１−１，１−２は、それぞれＰＩＮダイオードチップを内蔵してパッケージングされている構造のＰＩＮダイオードパッケージである。
【０００５】
これらＰＩＮダイオード１−１，１−２のアノード電極はマイクロストリップ線路４に接続され、そのカソードはビア（ＶＩＡ）ホール９−１，９−２を介して接地導体に接続されている。また、直流（ＤＣ）リターン線路３が、マイクロストリップ線路４と接地導体との間に、ＶＩＡホール９−３を介して接続されている。なお、ＶＩＡホール９−１〜９−３は、接続部分とホール部分を含む。
【０００６】
このようにして、この種のリミッタ回路は、回路パターンとＶＩＡホールを形成した誘電体基板にＰＩＮダイオードを自動実装可能な表面実装型リミッタ回路である。
【０００７】
この従来のリミッタ回路において、リミットがかからない低レベル（即ち、小信号）の高周波信号が入力端７に入力されると、２つのＰＩＮダイオード１−１，１−２はいずれも非導通（即ち、オフ）状態にあり、また、ＤＣリターン線路３は高周波信号に対しては高インピーダンスを有する。したがって、入力された高周波信号はほとんど減衰されることなくマイクロストリップ線路４を伝搬して、出力端８に現れる。
【０００８】
一方、リミットがかかる高レベル（即ち、大信号）の高周波信号が入力端７に入力された場合には、ＰＩＮダイオード１−１，１−２にはＤＣリターン線路３を介して整流電流が流れ、これらＰＩＮダイオード１−１，１−２はどちらも導通状態になる。このため、入力された高周波信号はほとんど反射されて、出力端８には僅かなレベルの高周波信号しか出力されないことが期待される。
【０００９】
このようにして、従来のリミッタ回路は、出力端８の後段に接続されたレーダ受信機等へ過大なレベルの高周波信号が入力されることを阻止するようにしている。
【非特許文献１】Ｏｈｉｏ  Ｍｉｃｒｏｗａｖｅ  Ｌｔｄ、“Ｐｉｎ  Ｄｉｏｄｅ  Ｌｉｍｉｔｅｒｓ  ０．５  ＴＯ  １８  ＧＨｚ”、［ｏｎｌｉｎｅ］、［平成１８年４月２０日検索］、インターネット〈URL：ｈｔｔｐ：／／ｗｗｗ．ｏｈｉｏｍｉｃｒｏｗａｖｅ．ｃｏｍ／ｈｅｒｏｔｅｋ／ｈｅｒｏｔｅｋ７．ｈｔｍｌ〉
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図２６，図２７に示すＰＩＮダイオードを用いる従来のリミッタ回路では、ＰＩＮダイオード自体のインダクタンス成分の他に、ＰＩＮダイオード１−１，１−２をマイクロストリップ線路４と接地導体との間に接続するためのＶＩＡホール９−１，９−２を含む接続部のインダクタンス成分を、ＰＩＮダイオードに直列に含んでしまう。
【００１１】
したがって、接続部を含むＰＩＮダイオード回路の等価回路は、小信号入力時のオフ状態時には、図２８に示されるように、インダクタンスＬとキャパシタンスＣとの直列回路になり、また、大信号入力時のオン状態時には、図２９に示されるように、インダクタンスＬと抵抗Ｒとの直列回路になる。なお、キャパシタンスＣは、ＰＩＮダイオードオフ時のキャパシタンスであり、抵抗Ｒは、ＰＩＮダイオードオン時の抵抗である。
【００１２】
このような等価回路で表される従来のリミッタ回路におけるリミッタ特性（反射特性Ｓ１１及び伝送特性Ｓ２１）を図３０及び図３１に示している。図３０は、低レベル（小信号）入力時の反射特性Ｓ１１と伝送特性Ｓ２１を示し、図３１は、高レベル（大信号）入力時の反射特性Ｓ１１と伝送特性Ｓ２１を示している。低レベル入力時には、図３０のように、中心周波数の３ＧＨｚ帯で反射特性Ｓ１１は良好であり、また伝送特性Ｓ２１は大きく伝送損失は小さい。しかし、図３１のように、高レベル入力時の伝送特性Ｓ２１は中心周波数の３ＧＨｚで約−１６ｄＢに留まり、リミッタ回路としての信号の抑圧比を十分に得ることはできていない。
【００１３】
このように、従来のリミッタ回路では、ＰＩＮダイオード回路が図２８、図２９のような等価回路で表されるため、高レベルの高周波信号が入力された場合に、インダクタンスＬによりＰＩＮダイオード回路のインピーダンスが十分小さな値とならず、ＰＩＮダイオードが接続されている主線路のインピーダンスとＰＩＮダイオードのオン時のインピーダンス比が大きくとれないから、信号の抑圧比が低下する問題があった。
【００１４】
また、至近距離にあるパルスレーダからの電波飛び込みや送信信号の全反射などによる過大レベルの信号が直接リミッタ回路に印加された時に、ＰＩＮダイオードで消費される電力が大きくなり、ＰＩＮダイオードが破壊し易くなるという問題があった。
【００１５】
本発明は、上記の事情を考慮してなされたものであって、マイクロ波帯で使用するＰＩＮダイオードを用いたリミッタ回路において、高レベルの高周波信号の入力時における信号の抑圧比が十分に大きく、且つ過大レベルの信号の入力時にもＰＩＮダイオードが破壊し難くしたリミッタ回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本願発明のリミッタ回路は、マイクロ波帯で使用されるＰＩＮダイオードを用いたリミッタ回路において、
入力側特性インピーダンスＺ０を、該入力側特性インピーダンスＺ０より高い制限用特性インピーダンスＺ１に変換する入力側インピーダンス変換部２０と、
ＰＩＮダイオードを含み、一端が前記制限用特性インピーダンスである場所（以下、制限場所）に接続されて、前記制限場所の信号レベルを制限するためのリミット部１０と、
前記制限場所の制限用特性インピーダンスＺ１を、該制限用特性インピーダンスよりも低い出力側特性インピーダンスＺ２に変換する出力側インピーダンス変換部３０と、を有することを特徴とする。
【００１７】
また、前記リミット部１０は、前記制限場所の第１接続点に一端が接続された第１ＰＩＮダイオードと、該第１ＰＩＮダイオードの他端に一端が接続され、前記第１ＰＩＮダイオードのインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第１整合用マイクロストリップ線路スタブと、必要な場合に前記第１ＰＩＮダイオードに整流電流を流すための第１直流リターン線路と、を備えることを特徴とする。
【００１８】
また、前記第１整合用マイクロストリップ線路スタブは、マイクロストリップ線路オープンスタブであることを特徴とする。
【００１９】
また、前記第１整合用マイクロストリップ線路スタブは、マイクロストリップ線路ラジアルオープンスタブであることを特徴とする。
【００２０】
また、前記第１整合用ラジアルオープンスタブは、扇型の形状とすることがよい。このラジアルオープンスタブの長さと角度は、第１ＰＩＮダイオードのインダクタンスを使用周波数において打ち消すキャパシタンスを持つように設定され、ラジアルオープンスタブの基部の幅は、第１ＰＩＮダイオードの幅と実質的に等しくすることがよい。
【００２１】
また、前記第１接続点から使用周波数の電気長で実質的に１／４波長だけ離れた前記制限場所の第２接続点に一端が接続された第２ＰＩＮダイオードと、該第２ＰＩＮダイオードの他端に一端が接続され、前記第２ＰＩＮダイオードのインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第２整合用マイクロストリップ線路スタブと、必要な場合に前記第２ＰＩＮダイオードに整流電流を流すための第２直流リターン線路と、を備えることがよい。
【００２２】
また、前記第１接続点に一端が接続された第３ＰＩＮダイオードと、該第３ＰＩＮダイオードの他端に一端が接続され、前記第３ＰＩＮダイオードのインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第３整合用マイクロストリップ線路スタブと、前記第３ＰＩＮダイオードに整流電流を流すための第３直流リターン線路とを設け、更に、前記第２接続点に一端が接続された第４ＰＩＮダイオードと、該第４ＰＩＮダイオードの他端に一端が接続され、前記第４ＰＩＮダイオードのインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第４整合用マイクロストリップ線路スタブと、必要な場合に前記第４ＰＩＮダイオードに整流電流を流すための第４直流リターン線路と、を備えることがよい。
【００２３】
これらの整合用マイクロストリップ線路スタブは、他端が短絡されたショートスタブでよく、あるいは、他端が開放されたオープンスタブでもよく、更に他端が開放されたラジアル型オープンスタブでもよい。
【００２４】
また、本発明のリミッタ回路において、前記制限場所に共振型帯域通過フィルタを設ける。その帯域通過フィルタは、前記制限場所とグランド間に設けられたインダクタンス・キャパシタンス並列の共振型でよい。その帯域通過フィルタのインダクタンスと入力側・出力側インピーダンス変換部２０・３０のインダクタンスとを１つのインダクタンスに統合し、帯域通過フィルタのキャパシタンスとの並列回路とし、その並列回路をマイクロストリップ線路スタブで実装しても良い。
【発明の効果】
【００２５】
本発明のリミッタ回路によれば、ＰＩＮダイオードのオン時に、従来技術に比してインピーダンス比が大きくとれるので入力信号をより抑圧することができる。
【００２６】
また、インピーダンス変換部の変換比を選択することによって、入力信号の抑圧比を自由に設計できる。
【００２７】
また、制限場所では、電流振幅が入力端より減少するため、ＰＩＮダイオードで消費される電力が少なくなり、ＰＩＮダイオードの耐電力が実質的に向上する。
【００２８】
また、ＰＩＮダイオードがオフ状態となる小信号入力時に、低レベルの高周波信号の入力時の反射特性の劣化を少なくすることができる。
【００２９】
また、整合用スタブを用いれば、チップコンデンサの温度特性によるばらつきを考慮する必要がない。また、整合用オープンスタブを用いるものでは、接続部（ビア；ＶＩＡ）のインダクタンスをも考慮する必要がない。
【００３０】
また、整合用オープンスタブを扇状のラジアルオープンスタブとするものでは、ラジアルオープンスタブの長さを小さくでき、更に、ＰＩＮダイオードの幅にラジアルオープンスタブの基部の幅を合わせて良好な特性を得ることが出来る。
【００３１】
また、第１接続点に第１，第３ＰＩＮダイオードが並列に設けられ、第２接続点に第２，第４ＰＩＮダイオードが並列に設けられるものでは、耐電力が強化されるとともに、リーク電力（大信号入力時の漏れ電力）が更に減少する。
【発明を実施するための最良の形態】
【００３２】
本発明のリミッタ回路について、まず、図１〜図７を参照して説明する。図１は、本発明のマイクロ波帯で使用されるＰＩＮダイオードを用いたリミッタ回路の構成を示す図である。
【００３３】
図１において、リミッタ回路は、入力側特性インピーダンスＺ０をそれより高い制限用特性インピーダンスＺ１（Ｚ０＜Ｚ１）に変換する入力側インピーダンス変換部２０と、ＰＩＮダイオードを含み一端が制限用特性インピーダンスＺ１である場所（以下、制限場所）に接続されて、その制限場所の信号レベルを制限するためのリミット部１０と、その制限場所の制限用特性インピーダンスＺ１をそれよりも低い出力側特性インピーダンスＺ２（Ｚ１＞Ｚ２）に変換する出力側インピーダンス変換部３０と、を有している。なお、一般的にはＺ０＝Ｚ２とされるが、Ｚ０＜Ｚ１，Ｚ１＞Ｚ２、の条件が満たされればＺ０≠Ｚ２でも構わない。
【００３４】
このリミッタ回路では、制限場所の制限用特性インピーダンスＺ１が、入力側特性インピーダンスＺ０よりも高くされているから（Ｚ０→Ｚ１）、ＰＩＮダイオードオン時のインピーダンス比が大きくとれるので、従来技術に比して入力信号の抑圧比を大きくすることができる。この入力信号抑圧比は、制限用特性インピーダンスＺ１を高くすることによる、抑圧比の向上と挿入損失の増加とのバランスを考慮しつつ、自由に設計することができる。
【００３５】
また、制限場所では、電流振幅が入力端より減少するため、ＰＩＮダイオードで消費される電力が少なくなり、ＰＩＮダイオードの耐電力が実質的に向上する。
【００３６】
そして、出力側インピーダンス変換部３０でインピーダンス変換（Ｚ１→Ｚ２）が行われるから、出力側から見た特性インピーダンスは本来の出力側特性インピーダンスＺ２であり、本発明のリミッタ回路を設けない時と同様に他の構成機器・部品を接続できる。
【００３７】
図２は、図１のリミッタ回路の各構成部を具体的に示した例示回路である。入力側インピーダンス変換部２０は、その入力側と出力側の間にキャパシタンスＣｉのキャパシタを設け、その出力側とグランド間にインダクタンスＬｉのインダクタを設けている。出力側インピーダンス変換部３０は、その入力側とグランド間にインダクタンスＬｉのインダクタを設け、その入力側と出力側の間にキャパシタンスＣｉのキャパシタを設けている。また、制限用特性インピーダンスＺ１である制限場所とグランド間にＰＩＮダイオード１を設けている。この例では、逆並列接続されたＰＩＮダイオードを用いているが、１つのＰＩＮダイオードでも良い。
【００３８】
更に、制限用特性インピーダンスＺ１である制限場所とグランド間に、帯域通過フィルタ（以下、ＢＰＦ）４０を設けている。このＢＰＦ４０は、例えばキャパシタンスＣｆのキャパシタとインダクタンスＬｆのインダクタとの並列接続により構成されている。このＢＰＦ４０は、ＰＩＮダイオード１がオフ時のフィルタとして機能して入力信号の周波数選択性を向上し、ＰＩＮダイオード１がオン時にはリミッタ作用に影響を与えない。
【００３９】
なお、これらのキャパシタやインダクタは、チップ型素子や、マイクロストリップライン素子などが使用周波数に応じて採用される。
【００４０】
図３は、図２のリミッタ回路を簡素化したものであり、入力側インピーダンス変換部２０のキャパシタンスＣｉ及び出力側インピーダンス変換部３０のキャパシタンスＣｉと、ＢＰＦ４０のキャパシタンスＣｆとを合成して、合成インダクタンスＬ０のインダクタに纏めたものである。また、図４は、図３の合成インダクタンスＬ０のインダクタとＢＰＦ４０のインダクタンスＬｆのインダクタとの並列接続を、それと透過になる所定のマイクロストリップライン・ショートスタブ（以下、ショートスタブ）２Ａにより構成したものである。図３，図４によれば、インピーダンス変換部とＢＰＦの構成要素を共用できるから、リミッタ回路の構成が簡素化される。
【００４１】
図５は、図４のリミッタ回路の実装例を示している。この図５では表面実装型リミッタ回路として構成され、各構成要素は誘電体基板（図示されていない）の表面に配置されており、その裏面には接地導体が全面に設けられている。
【００４２】
図５において、入力側マイクロストリップ線路４Ｉ（インピーダンス：Ｚ０）と主マイクロストリップ線路（制限用マイクロストリップ線路、インピーダンス：Ｚ１）４との間に入力側インピーダンス変換部２０のチップ型キャパシタ６Ｉが設けられ、主マイクロストリップ線路４と出力側マイクロストリップ線路４Ｏ（インピーダンス：Ｚ２）との間に出力側インピーダンス変換部３０のチップ型キャパシタ６Ｏが設けられる。そして、主マイクロストリップ線路４とグランド間に、ＰＩＮダイオードがビアホール９−１を介して設けられ、また、インダクタンスＬ０とインダクタンスＬｆとの並列接続と等価な所定長のショートスタブ２Ａがビアホール９−２を介して設けられる。
【００４３】
図６は、図２〜図４のリミッタ回路とは、リミット部１０の構成が異なるリミッタ回路の実装図を示している。その異なる点は、ＰＩＮダイオードの主マイクロストリップ線路４に接続される一端とは逆の他端側に、所定のマイクロストリップライン・オープンスタブ（以下、オープンスタブ）２を設けていることである。このオープンスタブ２は、ＰＩＮダイオード１のインダクタンスを使用周波数において打ち消すキャパシタンスを持つように構成されている。なお、図示していないが、ＰＩＮダイオード１に整流電流を流すための直流リターン線路を設けることがよい。
【００４４】
図７は、本発明のリミッタ回路を、図２〜６とは異なる構成によって実現した構成例を示す図である。
【００４５】
図７において、特性インピーダンスＺ０の入力側マイクロストリップ線路４Ｉを、入力側マイクロストリップ線路４Ｉより幅を狭くすることによって特性インピーダンスを高い値Ｚ１にした制限用マイクロストリップ線路４の一端へ接続し、更に、制限用マイクロストリップ線路４の他端を、制限用マイクロストリップ線路４より幅を広くすることによって特性インピーダンスを低い値Ｚ２にした出力側マイクロストリップ線路４Ｏへ接続する。
【００４６】
入力側マイクロストリップ線路４Ｉと制限用マイクロストリップ線路４との接続点が入力側インピーダンス変換部となり、制限用マイクロストリップ線路４と出力側マイクロストリップ線路４Ｏとの接続点が出力側インピーダンス変換部となる。そして、制限用マイクロストリップ線路４が制限場所となり、その制限場所とグランド間にＰＩＮダイオード１がビアホール９−２を介して接続される。
【００４７】
この幅の異なるマイクロストリップ線路を用いることによる入出力側インピーダンス変換部を有するリミッタ回路においても図２〜図６のものと同様な制限作用を得ることができる。
【００４８】
図８に、入・出力側インピーダンス変換部２０・３０に用いられる変換器の構成例を示している。
【００４９】
図８（ａ）は抵抗器Ｒ１，Ｒ２，Ｒ３をπ型に接続した抵抗型インピーダンス変換器であり、同図（ｂ）は抵抗器Ｒ１，Ｒ２，Ｒ３をＴ型に接続した抵抗型インピーダンス変換器である。また、同図（ｃ）は伝送路に直列に設けられるキャパシタンスと伝送路とグランド間に設けられるインダクタンスとから構成されるＬＣインピーダンス変換回路であり、同図（ｄ）は伝送路に直列に設けられるインダクタンスと伝送路とグランド間に設けられるキャパシタンスとから構成されるＬＣインピーダンス変換回路である。
【００５０】
以下に、本発明のリミッタ回路に好適に用いることができるリミット部の構成例について説明する。これらのリミット部は、それぞれ単独で用いられてリミッタ回路としても機能するので、以下の説明では「リミッタ回路」としている。
【００５１】
第１例の表面実装型リミッタ回路について、図９〜図１４を参照して説明する。図９は、第１例に係る表面実装型リミッタ回路の一例の回路図を示しており、図１０は、その実装例を示している。
【００５２】
図９，図１０において、主マイクロストリップ線路４は、信号入力端（または、信号線入力端、と言っても良い）７と信号出力端（または、信号線出力端、と言っても良い）８との間にあり、誘電体基板５の表面に配置されている。誘電体基板５の裏面には、接地導体（図示されていない）が全面に設けられている。
【００５３】
主マイクロストリップ線路４の一方側の信号線入力端７と反対側の信号線出力端８との間に第１接続点と、この第１接続点と使用周波数の電気長で実質的にλ／４だけ離れた第２接続点とを設定する。
【００５４】
マイクロストリップ線路４の第１接続点に一端が接続された第１ＰＩＮダイオード１−１と、この第１ＰＩＮダイオード１−１の他端に一端が接続され、第１ＰＩＮダイオード１−１のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第１整合用マイクロストリップラインオープンスタブ（以下、第１整合用オープンスタブ）２−１と、第１ＰＩＮダイオード１−１と並列に接続された第１直流リターン線路３−１と、からなる第１組のリミッタユニットを設ける。なお、第１整合用オープンスタブ２−１の他端は、当然に開放端である。他の整合用オープンスタブも同様である。
【００５５】
マイクロストリップ線路４の第２接続点に一端が接続された第２ＰＩＮダイオード１−２と、この第２ＰＩＮダイオード１−２の他端に一端が接続され、前記第２ＰＩＮダイオード１−２のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第２整合用オープンスタブ２−２と、第２ＰＩＮダイオード１−２と並列に接続された第２直流リターン線路３−２と、からなる第２組のリミッタユニットを設ける。
【００５６】
また、第１接続点に一端が接続された第３ＰＩＮダイオード１−３と、この第３ＰＩＮダイオード１−３の他端に一端が接続され、第３ＰＩＮダイオード１−３のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第３整合用オープンスタブ２−３と、第３ＰＩＮダイオード１−３と並列に接続された第３直流リターン線路３−３と、からなる第３組のリミッタユニットを設ける。
【００５７】
更に、第２接続点に一端が接続された第４ＰＩＮダイオード１−４と、この第４ＰＩＮダイオード１−４の他端に一端が接続され、第４ＰＩＮダイオード１−４のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第４整合用オープンスタブ２−４と、第４ＰＩＮダイオード１−４と並列に接続された第４直流リターン線路３−４と、からなる第４組のリミッタユニットを設ける。
【００５８】
第１組〜第４組のリミッタユニットにおいて、整合用オープンスタブ２−１〜２−４と直流リターン線路３−１〜３−４は、主マイクロストリップ線路４とともに誘電体基板５の表面に一体的に形成されることがよく、その上に表面実装型のＰＩＮダイオード１−１〜１−４を自動実装することがよい。
【００５９】
これにより、ＰＩＮダイオード１−１〜１−４に寄生インダクタンスが存在しても、高レベルの高周波信号の入力時における信号の抑圧比を十分に大きくすることができる。また、ＰＩＮダイオード１−１〜１−４がオフ状態となる小信号入力時に、低レベルの高周波信号の入力時の反射特性の劣化を少なくすることができる。
【００６０】
また、整合用オープンスタブ２−１〜２−４を用いるから、先願発明におけるチップコンデンサの温度特性によるばらつきや、接続部（ビア；ＶＩＡ）のインダクタンスを考慮する必要がない。
【００６１】
また、第１組のリミッタユニットと第３組のリミッタユニットとが第１接続点で並列に設けられ、また、第２組のリミッタユニットと第４組のリミッタユニットとが第２接続点で並列に設けられるから、耐電力が強化されるとともに、リーク電力（大信号入力時の漏れ電力）が更に減少する。
【００６２】
図９，図１０のリミッタ回路において、第１乃至第４整合用オープンスタブ２−１〜２−４は、いずれも扇状のラジアル型オープンスタブとして構成されている。各ラジアル型オープンスタブ２−１〜２−４は、その長さｒと角度θが、ＰＩＮダイオード１−１〜１−４のインダクタンスを使用周波数において打ち消すキャパシタンスを持つように設定されている。また、各ラジアル型オープンスタブ２−１〜２−４の基部の幅ｗは、そこへ接続されるＰＩＮダイオード１−１〜１−４の幅と実質的に同じ幅になるように設定される。
【００６３】
これにより、ラジアルオープンスタブの長さを小さくでき、更に、ＰＩＮダイオードの幅にラジアルオープンスタブの基部の幅ｗを合わせて良好な特性を得ることが出来る。
【００６４】
本発明では、第１〜第４ＰＩＮダイオード１−１〜１−４の他端にそれぞれ直列に第１〜第４整合用オープンスタブ２−１〜２−４が接続されるから、直流電流がカット（遮断）される。これに対応するために、第１〜第４ＤＣリターン線路３−１〜３−４を用いて、第１〜第４ＰＩＮダイオード１−１〜１−４に並列に第１〜第４ＤＣリターン線路３−１〜３−４を接続して、ＤＣリターン電流の経路を確保している。即ち、ＤＣリターン線路は、ＰＩＮダイオードに整流電流を流すために設けられている。
【００６５】
これにより、第１〜第４ＰＩＮダイオード１−１〜１−４でそれぞれ検波整流されたＤＣ電流を、各々のＰＩＮダイオード１−１〜１−４に帰還（自己バイアス）させている。なお、各ＤＣリターン線路３−１〜３−４は、マイクロストリップ線路４から見た使用周波数でのインピーダンスが出来るだけ高いことがよく、線路幅をマイクロストリップ線路４の線路幅よりも狭くする。また、各ＤＣリターン線路３−１〜３−４の長さは、４分の１波長程度でよい。各ＤＣリターン線路３−１〜３−４は、マイクロストリップ線路の代わりに、インダクタンスを持つコイルを用いても良い。
【００６６】
さて、本発明のリミッタ回路において、リミットがかからない低レベル（即ち、小信号）の高周波信号が信号入力端７に入力されると、第１〜第４のＰＩＮダイオード１−１〜１−４はいずれも非導通（即ち、オフ）状態にある。このオフ状態における第１〜第４のＰＩＮダイオード回路（即ち、第１〜第４ＰＩＮダイオード１−１〜１−４と第１〜第４オープンスタブ２−１〜２−４）の等価回路はまとめて表現すると、図１１のように、ＰＩＮダイオードの寄生インダクタンスＬｐとＰＩＮダイオードのキャパシタンスＣｐとオープンスタブのキャパシタンスＣｓの直列回路で表現される。
【００６７】
第１組のリミッタユニットと第３組のリミッタユニットとが接続される第１接続点と、第２組のリミッタユニットと第４組のリミッタユニットとが接続される第２接続点とは、使用周波数の電気長で実質的にλ／４だけ離れている。このオフ状態において、第１接続点での反射信号と第２接続点での反射信号とが相殺されるから、信号線入力端７における合成した反射信号は低いレベルとなる。
【００６８】
したがって、低レベル（小信号）入力時の反射特性Ｓ１１は良好（この場合は、反射係数がきわめて小さい）で、伝送特性Ｓ２１も良好（この場合は、伝送損失がほとんど無い）になる。図１３は、本発明の例における、小信号入力時の反射特性Ｓ１１及び伝送特性Ｓ２１を示す図である。図１３を参照すると、中心周波数の３ＧＨｚにおいて、反射特性Ｓ１１は５０ｄＢ程度に小さくなっており、また、伝送特性Ｓ２１も劣化がほとんど見られない。
【００６９】
次に、リミットがかかる高レベル（即ち、大信号）の高周波信号が信号入力端７に入力された場合には、第１〜第４ＰＩＮダイオード１−１〜１−４には第１〜第４ＤＣリターン線路３−１〜３−４を介して整流電流が流れるから、これら第１〜第４ＰＩＮダイオード１−１〜１−４はどちらも導通（即ち、オン）状態になる。このオン状態における第１〜第４のＰＩＮダイオード回路（即ち、第１〜第４ＰＩＮダイオード１−１〜１−４と第１〜第４オープンスタブ２−１〜２−４）の等価回路はまとめて表現すると、図１２のように、ＰＩＮダイオードの寄生インダクタンスＬｐとＰＩＮダイオードの導通抵抗ＲｐとオープンスタブのキャパシタンスＣｓの直列回路で表現される。
【００７０】
従来の図２６，図２７の第１，第２のＰＩＮダイオード１−１，１−２は、ＰＩＮダイオードチップを内蔵してパッケージングされている構造のパッケージ型のものでは例えば、オン時の抵抗値は３Ω程度の低抵抗であるが、ＰＩＮダイオード回路はＰＩＮダイオードパッケージ内のボンディングワイヤーやＶＩＡホールや接続部などの経路接続部の寄生インダクタンスを含んで０．８ｎＨ程度のインダクタンスを持つ。以下、具体的数値は例示である。
【００７１】
このため、マイクロ波帯におけるＰＩＮダイオード１−１，１−２を含むＰＩＮダイオード回路のオン状態のインピーダンスＺｏｎは、Ｒ＋ｊ２πｆＬ（Ω）となる。例えば、使用周波数ｆが３ＧＨｚでは３＋ｊ１５．１（Ω）となり、その絶対値は１５．４Ωとなる。このインピーダンスＺｏｎは、特性インピーダンスの５０Ωに対して十分に小さいインピーダンスとはみなせないために、信号出力端８へのリークが大きく、従来のリミッタ回路ではオン状態で大きな信号抑圧度を得ることができなかった。
【００７２】
第１例では、第１〜第４のＰＩＮダイオード１−１〜１−４にそれぞれ直列に、ＰＩＮダイオードのインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第１〜第４の整合用オープンスタブ２−１〜２−４を接続する。これら第１〜第４の整合用オープンスタブ２−１〜２−４のキャパシタンスＣｓは、ＰＩＮダイオードの寄生インダクタンスＬｐを打ち消す。
【００７３】
このキャパシタンスを持つ第１〜第４の整合用オープンスタブ２−１〜２−４を第１〜第４のＰＩＮダイオード１−１〜１−４にそれぞれ直列に挿入することにより、直列共振が生じる。この結果、第１〜第４ＰＩＮダイオード１−１〜１−４と第１〜第４整合用オープンスタブ２−１〜２−４との直列回路のインピーダンスは、それぞれ３Ωの実抵抗となり、更に２つが並列接続されているから半分の抵抗値（１．５Ω）となるから、特性インピーダンスの５０Ωに対して十分に低いインピーダンスであり、信号出力側へのリークを減らすことができる。図４に、大信号入力時のリミッタ特性を示す。
【００７４】
本発明では、第１例における扇状のラジアル型オープンスタブ、第１〜第４のリミッタユニットに代えて、以下のように種々の形態のスタブ及びリミッタユニットを用いることが出来る。
【００７５】
図１５〜図１７は、スタブとして扇状のラジアル型オープンスタブを用い、リミッタユニットの配置を、第１例と異ならせた、他の第２〜第４例のリミッタ回路である。これらの図において、第１例と対応する箇所には、同じ記号を付しており、説明を省略する場合もある。
【００７６】
図１５のリミッタ回路は、マイクロストリップ線路４の第１接続点に一端が接続された第１ＰＩＮダイオード１−１を設け、この第１ＰＩＮダイオード１−１の他端に一端が接続され、第１ＰＩＮダイオード１−１のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第１整合用マイクロストリップ線路ラジアルオープンスタブ２−１を設け、第１ＰＩＮダイオード１−１に整流電流を流すための第１直流リターン線路３−１を第１ＰＩＮダイオード１−１に並列に設けている。そして、第１接続点から使用周波数の電気長で実質的に１／４波長だけ離れたマイクロストリップ線路４の第２接続点に一端が接続された第２ＰＩＮダイオード１−２を設け、この第２ＰＩＮダイオード１−２の他端に一端が接続され、第２ＰＩＮダイオード１−２のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第２整合用マイクロストリップ線路ラジアルオープンスタブ２−２を設け、第２ＰＩＮダイオード１−２に整流電流を流すための第２直流リターン線路３−２を第２ＰＩＮダイオード１−２に並列に設けている。即ち、第１、第２リミッタユニットを、１／４波長だけ離してマイクロストリップ線路４に設けている。
【００７７】
図１６のリミッタ回路は、マイクロストリップ線路４の第１接続点に一端が接続された第１ＰＩＮダイオード１−１を設け、この第１ＰＩＮダイオード１−１の他端に一端が接続され、第１ＰＩＮダイオード１−１のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第１整合用マイクロストリップ線路ラジアルオープンスタブ２−１を設け、第１ＰＩＮダイオード１−１に整流電流を流すための第１直流リターン線路３−１を第１ＰＩＮダイオード１−１に並列に設けている。そして、実質的に同じ第１接続点に、一端が接続された第３ＰＩＮダイオード１−３を設け、この第３ＰＩＮダイオード１−３の他端に一端が接続され、第３ＰＩＮダイオード１−３のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第３整合用マイクロストリップ線路ラジアルオープンスタブ２−３を設け、第３ＰＩＮダイオード１−３に整流電流を流すための第３直流リターン線路３−３を第３ＰＩＮダイオード１−３に並列に設けている。即ち、第１、第３リミッタユニットを、マイクロストリップ線路４の第１接続点に設けている。
【００７８】
図１７のリミッタ回路は、マイクロストリップ線路４の第１接続点に一端が接続された第１ＰＩＮダイオード１−１を設け、この第１ＰＩＮダイオード１−１の他端に一端が接続され、第１ＰＩＮダイオード１−１のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第１整合用マイクロストリップ線路ラジアルオープンスタブ２−１を設け、第１ＰＩＮダイオード１−１に整流電流を流すための第１直流リターン線路３−１を第１ＰＩＮダイオード１−１に並列に設けている。即ち、第１リミッタユニットを、マイクロストリップ線路４の第１接続点に設けている。
【００７９】
図１８〜図２１は、スタブとして直線状のオープンスタブを用い、リミッタユニットの配置は、図１０の第１例乃至図１５−図１７のリミッタ回路と同様に配置した、他の第５〜第８例のリミッタ回路である。これらの図１８〜図２１において、図１０，図１５−図１７と対応する箇所には、同じ記号を付しており、説明を省略する。
【００８０】
この直線状のオープンスタブ２−１〜２−４は、ＰＩＮダイオード１−１〜１−４の他端に一端が接続され、その他端が開放されている。この直線状のオープンスタブ２−１〜２−４の幅は例えばＰＩＮダイオード１−１〜１−４の幅と同等でよく、その長さはＰＩＮダイオード１−１〜１−４のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ長さとされ、例示的には使用周波数の１／４波長以下の適切な長さに設定される。
【００８１】
図１８のリミッタ回路は図１０のリミッタ回路に対応し、図１９のリミッタ回路は図１５のリミッタ回路に対応し、図２０のリミッタ回路は図１６のリミッタ回路に対応し、そして、図２１のリミッタ回路は図１７のリミッタ回路に対応する。
【００８２】
図２２〜図２５は、スタブとして直線状のショートスタブを用い、リミッタユニットの配置は、図１０の第１例乃至図１５−図１７のリミッタ回路、あるいは図１８〜図２１と同様に配置した、他の第９〜第１２例のリミッタ回路である。これらの図２２〜図２５において、図１０，図１５−図１７と対応する箇所には、同じ記号を付しており、説明を省略する。
【００８３】
この直線状のショートスタブ２Ａ−１〜２Ａ−４は、ＰＩＮダイオード１−１〜１−４の他端に一端が接続され、その他端が図示を省略している誘電体基板の裏面に設けられている接地導体にグランディング（接地）されている。この直線状のショートスタブ２Ａ−１〜２Ａ−４の幅は例えばＰＩＮダイオード１−１〜１−４の幅と同等でよく、その長さはＰＩＮダイオード１−１〜１−４のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ長さとされる。例示的には、図１８〜図２１の直線状のオープンスタブの長さに使用周波数の１／４波長を加えた長さに設定される。
【００８４】
図２２のリミッタ回路は図１０、図１８のリミッタ回路に対応し、図２３のリミッタ回路は図１５、図１９のリミッタ回路に対応し、図２４のリミッタ回路は図１６、図２０のリミッタ回路に対応し、そして、図２５のリミッタ回路は図１７、図２１のリミッタ回路に対応する。
【００８５】
これら図１６〜図２２のリミッタ回路においても、第１例と同様に、マイクロ波帯回路で使用するＰＩＮダイオードを用いた表面実装型のリミッタ回路において、ＰＩＮダイオードに寄生インダクタンスが存在しても、高レベルの高周波信号の入力時における信号の抑圧比を十分に大きくすることができる。また、ＰＩＮダイオードがオフ状態となる小信号入力時に、低レベルの高周波信号の入力時の反射特性の劣化を少なくすることができる。また、整合用スタブを用いるから、チップコンデンサの温度特性によるばらつきを考慮する必要がない、等の効果を得ることが出来る。
【図面の簡単な説明】
【００８６】
【図１】本発明に係るＰＩＮダイオードを用いたリミッタ回路の構成を示す図
【図２】図１のリミッタ回路の各構成部を具体的に示した例示回路
【図３】図２を簡素化したリミッタ回路
【図４】図３のＬＣ並列回路をショートスタブにより構成したリミッタ回路
【図５】図４のリミッタ回路の実装例
【図６】リミット部１０の構成が異なるリミッタ回路の実装図
【図７】他の異なる構成によって実現したリミッタ回路の構成例
【図８】インピーダンス変換部に用いられる変換器の構成例
【図９】第１例に係るリミッタ回路の一例の回路を示す図
【図１０】第１例に係るリミッタ回路の実装例を示す図
【図１１】第１例のリミッタ回路における小信号入力時の等価回路を示す図
【図１２】第１例のリミッタ回路における大信号入力時の等価回路を示す図
【図１３】第１例のリミッタ回路における小信号入力時のリミッタ特性を示す図
【図１４】第１例のリミッタ回路における大信号入力時のリミッタ特性を示す図
【図１５】第２例に係るリミッタ回路の実装例を示す図
【図１６】第３例に係るリミッタ回路の実装例を示す図
【図１７】第４例に係るリミッタ回路の実装例を示す図
【図１８】第５例に係るリミッタ回路の実装例を示す図
【図１９】第６例に係るリミッタ回路の実装例を示す図
【図２０】第７例に係るリミッタ回路の実装例を示す図
【図２１】第８例に係るリミッタ回路の実装例を示す図
【図２２】第９例に係るリミッタ回路の実装例を示す図
【図２３】第１０例に係るリミッタ回路の実装例を示す図
【図２４】第１１例に係るリミッタ回路の実装例を示す図
【図２５】第１２例に係るリミッタ回路の実装例を示す図
【図２６】従来のリミッタ回路を示す図
【図２７】従来のリミッタ回路の実装例を示す図
【図２８】オフ状態時のＰＩＮダイオード回路の等価回路を示す図
【図２９】オン状態時のＰＩＮダイオード回路の等価回路を示す図
【図３０】従来のリミッタ回路における小信号入力時のリミッタ特性を示す図
【図３１】従来のリミッタ回路における大信号入力時のリミッタ特性を示す図
【符号の説明】
【００８７】
１０：リミット部、２０：入力側インピーダンス変換部、
３０：出力側インピーダンス変換部、４０：共振型帯域通過フィルタ、
ＩＮ：信号入力端、ＯＵＴ：信号出力端、１，１−１〜１−４：ＰＩＮダイオード、
２−１〜２−４：オープンスタブ、２Ａ−１〜２Ａ−４：ショートスタブ、
３−１〜３−４：ＤＣリターン線路、４：制限用マイクロストリップ線路、
４Ｉ：入力側マイクロストリップ線路、４Ｏ：出力側マイクロストリップ線路、
５：誘電体基板、６Ｉ，６Ｏ：チップ型キャパシタ、７：信号入力端、８：信号出力端、
９：ビアホール
【図１】
2010062900.tif 000003
【図２】
2010062900.tif 000004
【図３】
2010062900.tif 000005
【図４】
2010062900.tif 000006
【図５】
2010062900.tif 000007
【図６】
2010062900.tif 000008
【図７】
2010062900.tif 000009
【図８】
2010062900.tif 000010
【図９】
2010062900.tif 000011
【図１０】
2010062900.tif 000012
【図１１】
2010062900.tif 000013
【図１２】
2010062900.tif 000014
【図１３】
2010062900.tif 000015
【図１４】
2010062900.tif 000016
【図１５】
2010062900.tif 000017
【図１６】
2010062900.tif 000018
【図１７】
2010062900.tif 000019
【図１８】
2010062900.tif 000020
【図１９】
2010062900.tif 000021
【図２０】
2010062900.tif 000022
【図２１】
2010062900.tif 000023
【図２２】
2010062900.tif 000024
【図２３】
2010062900.tif 000025
【図２４】
2010062900.tif 000026
【図２５】
2010062900.tif 000027
【図２６】
2010062900.tif 000028
【図２７】
2010062900.tif 000029
【図２８】
2010062900.tif 000030
【図２９】
2010062900.tif 000031
【図３０】
2010062900.tif 000032
【図３１】
2010062900.tif 000033