(57)【要約】【課題】トレンチゲート構造を備えた半導体装置のゲート抵抗を効果的に低減する。【解決手段】トレンチゲート構造を有する半導体装置の製造方法は、半導体基板２１にトレンチ２７を形成する工程と、半導体基板２１上の全面にゲート酸化膜３１を形成する工程と、半導体基板２１上の全面に第１のポリシリコン層１０１を形成し、半導体基板２１の中央部に空隙が残るようにトレンチ２７の底部および側面のゲート酸化膜３１直上に第１のポリシリコン層１０１を付着させる工程と、気相拡散法により、第１のポリシリコン層１０１に第１導電型の不純物を導入する工程と、半導体基板２１上の全面に第２のポリシリコン層１０２を形成する工程と、第２のポリシリコン層１０２に第１導電型の不純物を導入する工程と、を含む。【選択図】図１
2010062258.tif 000002
【特許請求の範囲】
【請求項１】
トレンチゲート構造を有する半導体装置の製造方法であって、
基板にトレンチを形成する工程と、
前記基板上の全面にゲート絶縁膜を形成する工程と、
前記基板上の全面に第１のポリシリコン層を形成し、前記トレンチの中央部に空隙が残るように前記トレンチの底部および側面の前記ゲート絶縁膜直上に前記第１のポリシリコン層を付着させる工程と、
気相拡散法により、前記第１のポリシリコン層に第１導電型の不純物を導入する工程と、
前記基板上の全面に第２のポリシリコン層を形成する工程と、
前記第２のポリシリコン層に前記第１導電型の不純物を導入する工程と、
を含む半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第２のポリシリコン層を形成する工程において、前記第２のポリシリコン層で前記トレンチを埋め込む半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記第２のポリシリコン層に前記第１導電型の不純物を導入する工程において、気相拡散法により前記第１導電型の不純物を導入する半導体装置の製造方法。
【請求項４】
請求項１から３いずれかに記載の半導体装置の製造方法において、
前記第１のポリシリコン層を付着させる工程の後に、前記第１のポリシリコン層をエッチバックして、前記トレンチ外部の前記第１のポリシリコン層を除去する工程をさらに含む半導体装置の製造方法。
【請求項５】
請求項１から４いずれかに記載の半導体装置の製造方法において、
前記第１のポリシリコン層に導入する前記第１導電型の不純物の濃度と、前記第２のポリシリコン層に導入する前記第１導電型の不純物の濃度とが同じである半導体装置の製造方法。
【請求項６】
請求項１から４いずれかに記載の半導体装置の製造方法において、
前記第１のポリシリコン層に導入する前記第１導電型の不純物の濃度と、前記第２のポリシリコン層に導入する前記第１導電型の不純物の濃度とが異なる半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記第１のポリシリコン層に導入する前記第１導電型の不純物の濃度が、前記第２のポリシリコン層に導入する前記第１導電型の不純物の濃度よりも高い半導体装置の製造方法。
【請求項８】
請求項１から７いずれかに記載の半導体装置の製造方法において、
前記第１のポリシリコン層を付着させる工程において、前記第１のポリシリコン層の膜厚は、前記トレンチの幅の１／６以上１／４以下の範囲の厚さに形成される半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、とくにトレンチゲート構造を備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
トレンチゲート構造を有する縦型パワーＭＯＳＦＥＴ等の半導体装置では、ポリシリコンにより構成されるゲート電極やそのゲート電極を実動作領域外周に引き出すゲート引き出し配線に不純物を導入することにより、ゲート抵抗の低抵抗化が図られる。そのため、ゲート電極に均一に不純物を導入することはゲート抵抗の低抵抗化を図る上で重要である。
【０００３】
特許文献１（特開２００４−０３１３８５号公報）には、ポリシリコン層をトレンチ内に埋め込み、リンを注入、拡散させる手順が記載されている。
【０００４】
特許文献２（特開２００５−０５６８７２号公報）には、ゲート電極がＰ型であるＰチャネルトレンチＭＯＳＦＥＴの製造方法において、多結晶シリコン膜中にＢＦ２イオン注入を行いその後多結晶シリコン膜（ポリシリコン層）を被着する工程と、イオン注入と、熱処理する工程を複数回行ってゲート電極を形成する方法が記載されている。これにより、応力が大きい膜であるポリシリコン層を一度で被着しないので、応力によるゲート絶縁膜の劣化、および基板の湾曲等を防ぐことができるとされている。特許文献３（特開２００５−２０３３９１号公報）にも同様の製法が記載されている。
【特許文献１】特開２００４−０３１３８５号公報
【特許文献２】特開２００５−０５６８７２号公報
【特許文献３】特開２００５−２０３３９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、従来の方法では、不純物をトレンチ内のポリシリコン層に均一に導入するのが困難であるという問題があった。その結果、ゲート抵抗を充分に低減させることができないおそれがあった。
【０００６】
たとえば、特許文献１に記載の方法で、トレンチの深部領域に不純物イオンを注入するためには、イオン注入のエネルギーを高くする必要がある。しかし、イオン注入のエネルギーを高くすると、トレンチ外で、基板表面上のポリシリコン層に注入される不純物イオンが下層のゲート絶縁膜を透過してしまい、基板内に不要な不純物が進入してしまうおそれがある。そのため、注入エネルギーを抑制する必要があり、不純物の濃度分布のピーク位置が基板表面付近となる。また、熱処理を施してもトレンチ深部領域に拡散させることは困難で、不純物の濃度が低濃度となってしまう。
【０００７】
また、ゲート抵抗を低減させるためには、トレンチ内でゲート絶縁膜と接するトレンチ側面や底部に形成されたポリシリコン層において、不純物の濃度が均一に保たれていることが好ましい。しかし、特許文献２および特許文献３に記載の方法では、トレンチ側面に形成されたポリシリコン層に、不純物を均一の濃度で導入するのは困難であった。この問題を図１０を参照して説明する。
【０００８】
図１０は、特許文献２に記載されたゲート電極の形成手順における問題点を示す工程断面図である。
図１０（ａ）には、Ｎ型の高濃度半導体基板３０１上にＮ型の低濃度ドリフト層３０２を形成し、低濃度ドリフト層３０２内にトレンチ３０３を選択的に形成した構成が示されている。基板上の全面には、ゲート絶縁膜３０４および第１のポリシリコン層３０５が形成されている。ポリシリコン層３０５へは、イオン注入法によりＢＦ２イオンが導入され、その後熱処理が行われる。
【０００９】
この方法によれば、トレンチ３０３底部のポリシリコン層３０５には、ある程度高濃度の不純物を導入できると考えられる。しかし、拡大断面図に示すように、トレンチ３０３側面のポリシリコン層３０５の不純物濃度は低濃度となり、ゲート抵抗を充分に低減させることができないという問題がある。また、たとえば、ポリシリコン層３０５への不純物の導入方法として斜めイオン注入法を用いた場合でも、アスペクト比が高いと、斜めイオン注入の入射角を小さくせざるを得ず、トレンチ壁面での注入イオンの反射などが生じ、トレンチ側面のポリシリコン層３０５に充分な不純物の導入を施すことは困難である。
【００１０】
この後、ポリシリコン層３０６の形成、不純物のイオン注入、ポリシリコン層３０７の形成、および不純物のイオン注入を順に行う（図１０（ｂ）および図１０（ｃ））。しかし、ポリシリコン層３０６およびポリシリコン層３０７においても、ポリシリコン層３０５と同様に不純物濃度のばらつきが生じてしまう。
【課題を解決するための手段】
【００１１】
本発明によれば、
トレンチゲート構造を有する半導体装置の製造方法であって、
基板にトレンチを形成する工程と、
前記基板上の全面にゲート絶縁膜を形成する工程と、
前記基板上の全面に第１のポリシリコン層を形成し、前記トレンチの中央部に空隙が残るように前記トレンチの底部および側面の前記ゲート絶縁膜直上に前記第１のポリシリコン層を付着させる工程と、
気相拡散法により、前記第１のポリシリコン層に第１導電型の不純物を導入する工程と、
前記基板上の全面に第２のポリシリコン層を形成する工程と、
前記第２のポリシリコン層に前記第１導電型の不純物を導入する工程と、
を含む半導体装置の製造方法が提供される。
【００１２】
この構成によれば、トレンチの中央部に空隙が残るようにトレンチの底部および側面に付着した第１のポリシリコン層に気相拡散法により第１導電型の不純物を導入する。そのため、第１のポリシリコン層に均一に不純物を導入することができる。これにより、トレンチ内でゲート絶縁膜と接するトレンチ側面や底部に形成されたポリシリコン層において、不純物の濃度を均一に保つことができるので、ゲート抵抗を効果的に低減させることができる。なお、第１のポリシリコン層の形成および第１のポリシリコン層への不純物の導入を行った後、第２のポリシリコン層を形成する前に、第１のポリシリコン層上に他のポリシリコン層を形成してもよく、ポリシリコン層を形成する度に、当該ポリシリコン層に不純物を導入する工程を行ってもよい。ここで、基板は、半導体基板とすることができる。
【００１３】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１４】
本発明によれば、トレンチゲート構造を備えた半導体装置のゲート抵抗を効果的に低減することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１６】
図１および図２は、本実施の形態における半導体装置１００の製造手順を示す工程断面図である。
本実施の形態において、半導体装置１００は、トレンチゲート構造を備えたＮチャネル型パワーＭＯＳＦＥＴとすることができる。以下の実施の形態において、トレンチゲートのゲート電極とともに、当該ゲート電極を実動作領域外周に引き出すゲート引き出し配線も同時に形成する。
【００１７】
まず、Ｎ＋型の半導体基板２１上の全面にＮ−型のエピタキシャル層を積層してドレイン領域２２を形成する。半導体基板２１は、シリコン基板とすることができる。次いで、所定領域に選択的にボロンを注入・拡散してＰ型のチャネル層２４を形成する。
【００１８】
次に、半導体基板２１上に所定形状のマスク（不図示）を形成し、当該マスクを用いて半導体基板２１表面を異方性ドライエッチングし、チャネル層２４を貫通してドレイン領域２２まで達するトレンチ２７を形成する（図１（ａ））。ここで、マスクとしては、化学気相成長法（ＣＶＤ法：Chemical Vapor Deposition）により形成した酸化膜を用いることができる。
【００１９】
つづいて、ドライエッチングの際のエッチングダメージを除去すると共に、ゲート絶縁膜を安定に形成するために、半導体基板２１の表面を酸化して半導体基板２１表面にダミー酸化膜を形成する。次いで、ダミー酸化膜を除去する。
【００２０】
その後、半導体基板２１表面を熱酸化してゲート絶縁膜としてゲート酸化膜３１を形成する。その後、半導体基板２１上の全面にポリシリコン層を形成し、ポリシリコン層中に不純物を導入してゲート電極を形成する。本実施の形態において、ゲート電極の形成手順が従来と異なる。
【００２１】
以下に、ゲート電極の形成手順を図３から図５も参照して説明する。
まず、半導体基板２１上の全面にノンドープの第１のポリシリコン層１０１を形成して、ゲート酸化膜３１直上に第１のポリシリコン層１０１を付着させる（図１（ｂ）、図３（ａ））。
【００２２】
ここで、図３（ａ）に示すように、第１のポリシリコン層１０１を全面に形成し、トレンチ２７の内面および半導体基板２１表面を被覆する。第１のポリシリコン層１０１の膜厚は、トレンチ２７の幅ｗの１／６以上１／４以下の範囲の厚さとすることができる。これにより、トレンチ２７の内部に、トレンチ２７の幅ｗの１／２以上２／３以下程度の空隙Ｓを残すことができる。図３（ａ）では、第１のポリシリコン層１０１の膜厚がトレンチ２７の幅ｗの１／６、空隙Ｓの幅がトレンチ２７の幅ｗの２／３である場合を例として示している。
【００２３】
次いで、異方性ドライエッチング法を用いて、第１のポリシリコン層１０１をエッチバックする。このエッチバックにより、半導体基板２１表面と、トレンチ２７の底部およびトレンチ２７側面上部の第１のポリシリコン層１０１が除去され、トレンチ２７側面にサイドウォール状の第１のポリシリコン層１０１が残る（図３（ｂ））。ここでは、トレンチ２７底部にゲート酸化膜３１が露出した構成となっている。
【００２４】
なお、この工程において、図３（ｃ）に示すように、トレンチ２７底部に第１のポリシリコン層１０１が残った構成となっていてもよい。トレンチ２７底部においては、半導体基板２１表面よりも第１のポリシリコン層１０１がエッチングされにくいため、半導体基板２１表面の第１のポリシリコン層１０１が除去されても、トレンチ２７底部に第１のポリシリコン層１０１が残ることもある。また、この工程において、少なくとも、トレンチ２７外部の半導体基板２１表面上の第１のポリシリコン層１０１を除去するようにすることもできる。
【００２５】
本実施の形態において、第１のポリシリコン層１０１を形成することにより、トレンチ２７の開口部の幅が狭くなってしまう。そのため、後に第２のポリシリコン層でトレンチ２７内の空隙Ｓを埋め尽くす前にトレンチ２７の開口部が塞がってしまうおそれがある。そのため、本実施の形態において、予め、開口部近傍の第１のポリシリコン層１０１を除去しておく。これにより、図３（ｂ）に示したような構成、および図３（ｃ）に示したような構成のいずれでも、後に形成する第２のポリシリコン層でトレンチ２７を埋め込む際にボイドが発生することを防止することができる。なお、トレンチ２７のアスペクト比が比較的小さく、ボイド発生の心配がない場合には、このエッチバック作業は省いてもよい。
【００２６】
つづいて、気相拡散法を用いて、トレンチ２７内にサイドウォール状に残った第１のポリシリコン層１０１にリンを導入する。ここで、第１のポリシリコン層１０１中のリン濃度は、たとえば１×１０２１／ｃｍ３となるようにすることができる（図４（ａ））。
【００２７】
図９は、気相拡散法を行うのに用いる拡散炉２００の一例を示す模式図である。
拡散炉２００は、石英の炉心管２０４と、炉心管２０４内に設けられ、半導体装置１００（半導体基板２１）を載せるボート２０２と、炉心管２０４を封じるキャップ２０６と、炉心管２０４を加熱するヒータ２０８を含む。ボート２０２は、石英製の治具とすることができる。
【００２８】
気相拡散法は以下の手順で行われる。
まず、ヒータ２０８により、炉心管２０４を高温加熱する。このような炉心管２０４に、複数の半導体装置１００を載せたボート２０２を挿入し、反応ガスとしてＰＨ３（ホスフィン）またはＰＨ３、あるいはＰＯＣＬ３（オキシ塩化リン）を含む混合ガスを流す。ここで、拡散温度は、たとえば、８５０℃以上９２０℃以下程度とすることができる。気相拡散は、このような温度で、３０分程度で行うことができる。８５０℃以上の温度とすることにより、リンを迅速に拡散させることができる。また、９２０℃以下の温度とすることにより、既に形成済みの拡散層の深さなどの変動を抑制することができる。
【００２９】
本実施の形態において、第１のポリシリコン層１０１に不純物を導入する際には、トレンチ２７の内部には空隙Ｓが形成されている。そのため、不純物ガスがトレンチ２７の深い部分まで流れ込むことができ、トレンチ２７の側面部のサイドウォール状の第１のポリシリコン層１０１の全体に亘ってリンを均一に導入することができる。
【００３０】
次いで、半導体基板２１上の全面に第２のポリシリコン層１０２を形成し、トレンチ２７内部を第２のポリシリコン層１０２で埋め込む（図１（ｃ）、図４（ｂ））。ここで、第２のポリシリコン層１０２の膜厚は、トレンチ２７の内部の空隙Ｓを完全に埋め込んで、さらに半導体基板２１上にゲート引き出し配線（不図示）の形成に必要な所定厚さの第２のポリシリコン層１０２が得られる厚さとすることができる。
【００３１】
その後、再度、気相拡散法を用いて、第２のポリシリコン層１０２にリンを導入する。ここで、第２のポリシリコン層１０２中のリン濃度は、たとえば１×１０２１／ｃｍ３となるようにすることができる。ここでも図９に示した拡散炉２００を用いて気相拡散を行うことができる。ここで、拡散温度は、たとえば、８５０℃以上９２０℃以下程度とすることができる。気相拡散は、このような温度で、３０分程度で行うことができる。
【００３２】
気相拡散法を用いた場合、ゲート酸化膜３１で覆われた箇所には不純物が導入されないため、半導体基板２１中への望ましくない不純物の導入を防ぐことができる。
【００３３】
次いで、第２のポリシリコン層１０２上に所定パターンのレジスト膜（不図示）を形成後、異方性ドライエッチング法を用いて、第２のポリシリコン層１０２をエッチバックする。これにより、トレンチ２７内部に埋設されたゲート電極３３が得られる（図５）。ゲート電極３３は、第１のポリシリコン層１０１および第２のポリシリコン層１０２により構成される。ここで、所定パターンのレジスト膜は、半導体基板２１上に、ゲート引き出し配線（不図示）を形成するために用いられる。ゲート引き出し配線（不図示）は、ゲート電極３３と一体的に形成することができる。その後、このレジスト膜（不図示）を除去する。
【００３４】
次に、レジスト膜（不図示）からなる所定形状のマスクを形成した後、選択的にボロンをイオン注入し、Ｐ＋型のボディコンタクト領域３４を形成する。その後、このレジスト膜（不図示）を除去する。つづいて、新たなレジスト膜ＰＲからなる所定形状のマスクを形成後、砒素をイオン注入し、Ｎ＋型のソース領域３５をトレンチ２７に隣接するチャネル層２４表面に形成する（図２（ａ））。その後、レジスト膜ＰＲを除去する。
【００３５】
次に、半導体基板２１上の全面に層間絶縁膜３６を形成し、さらにその上にレジスト膜（不図示）からなる所定形状のマスクを形成後、少なくともゲート電極３３上に層間絶縁膜３６を残すようにパターニングする。その後、このレジスト膜を除去する。つづいて、半導体基板２１上の全面にアルミニウム等の導電膜を形成して、ソース領域３５およびボディコンタクト領域３４にコンタクトするソース電極３７を形成する（図２（ｂ））。このとき、同時に、ゲート引き出し配線（不図示）にコンタクトするゲート連結電極（不図示）も形成される。
【００３６】
本実施の形態における半導体装置１００の製造方法では、トレンチ２７の内部をポリシリコン層で埋め込み、該ポリシリコン層に不純物を導入するに際し、ポリシリコン層の付着工程を２回（複数回）に分割し、ポリシリコン層を付着する毎に、不純物の導入を繰り返し行うようにしたので、厚いポリシリコン層に対して不純物を一度に導入させる必要がない。とくに、第１のポリシリコン層１０１の厚さを薄めにして、トレンチ２７内部に充分な空隙Ｓが残るようにして気相拡散法で不純物を導入すると、不純物ガスがトレンチ２７の深い部分にも流れ込みやすく、第１のポリシリコン層１０１内に不純物を均一に導入することができる。このため、万一、第２のポリシリコン層１０２のトレンチ２７内の深い部分にまで充分に不純物が導入されなかった場合でも、第１のポリシリコン層１０１に含まれる不純物の存在で、トレンチ全体として均一な不純物濃度分布が得られる。とくに、ゲート酸化膜３１と接する部分の第１のポリシリコン層１０１内の不純物の濃度を均一にすることができるので、ゲート抵抗を効率的に低下することができる。
【００３７】
このような観点からは、図３（ｃ）に示したように、トレンチ２７の底部に第１のポリシリコン層１０１が残った構成とすることが好ましい。このような構成により、ゲート酸化膜３１と接する箇所のポリシリコン層中の不純物濃度を均一にすることができ、ゲート抵抗をより効率的に低下することができる。
【００３８】
図６および図７は、ゲート電極３３の形成手順の他の例を示す図である。
ここでは、第１のポリシリコン層１０１へ不純物を導入した後に第１のポリシリコン層１０１のエッチバックを行う点で、図１から図５を参照して説明した例と異なる。以下、図１から図５を参照して説明した例と同様の工程については説明を簡略化する。
【００３９】
図３（ａ）に示したのと同様に、第１のポリシリコン層１０１を全面に形成し、トレンチ２７の内面および半導体基板２１表面を被覆する（図６（ａ））。次いで、気相拡散法を用いて、第１のポリシリコン層１０１にリンを導入する（図６（ｂ））。ここで、第１のポリシリコン層１０１中のリン濃度は、たとえば１×１０２１／ｃｍ３となるようにすることができる。気相拡散法の条件は、図１から図５を参照して説明した例と同様とすることができる。
【００４０】
その後、異方性ドライエッチング法を用いて、第１のポリシリコン層１０１をエッチバックする。このエッチバックにより、半導体基板２１表面と、トレンチ２７の底部およびトレンチ２７側面上部の第１のポリシリコン層１０１が除去され、トレンチ２７側面にサイドウォール状の第１のポリシリコン層１０１が残る（図７（ａ））。また、図７（ｂ）に示すように、トレンチ２７底部にも第１のポリシリコン層１０１が残った構成とすることができる。
【００４１】
この後、図１から図５を参照して説明した例と同様の手順により、図２（ｂ）に示した構成の半導体装置１００を形成することができる。
【００４２】
また、第１のポリシリコン層１０１に導入する不純物の濃度と第２のポリシリコン層１０２に導入する不純物の濃度とは異ならせることもできる。
【００４３】
たとえば、第１のポリシリコン層１０１に導入する不純物の濃度を第２のポリシリコン層１０２に導入する不純物の濃度よりも高くすることができる。これにより、トレンチ２７の深い部分の第２のポリシリコン層１０２中のリン濃度が低かったとしても、第１のポリシリコン層１０１中のリンの濃度を高くすることにより、補填することができる。図８は、このようにした場合の、ゲート電極３３（第１のポリシリコン層１０１および第２のポリシリコン層１０２）中のリンの濃度分布を示す図である。図中、横方向は、図５のＡ−Ａ’断面の位置を示し、縦方向は、リン濃度を示す。
【００４４】
図８に示すように、トレンチ２７側面近傍の不純物の濃度＞トレンチ２７中央の不純物の濃度、とすることができる。
【００４５】
本実施の形態における半導体装置１００の製造手順によれば、以下の効果が得られる。
本実施の形態において、ゲート酸化膜３１直上に形成される第１のポリシリコン層１０１は、トレンチ２７の内部には空隙Ｓが残る程度に薄く形成され、第１のポリシリコン層１０１には気相拡散法により不純物が導入される。そのため、第１のポリシリコン層１０１中に不純物ガスを均一に導入することができる。また、第１のポリシリコン層１０１の膜厚が薄いので、拡散温度を抑制しても、第１のポリシリコン層１０１中に不純物を導入することができ、既に形成済みの拡散層の深さなどの変動を抑制することもできる。
【００４６】
さらに、本実施の形態における半導体装置１００の製造手順によれば、トレンチ２７側面近傍のゲート電極３３中の不純物濃度と、トレンチ２７中央のゲート電極３３中の不純物濃度とをそれぞれ自在に制御することもできる。
【００４７】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００４８】
なお、以上の実施の形態においては、第２のポリシリコン層１０２への不純物の導入も第１のポリシリコン層１０１と同様、気相拡散法を用いる例を示した。しかし、本発明において、第２のポリシリコン層１０２への不純物の導入は、イオン注入により行ってもよい。イオン注入を用いた場合、トレンチ２７中の深い部分において、不純物の濃度が低くなるという問題がある。しかし、本発明においては、第１のポリシリコン層１０１に不純物を均等に導入することができるため、第２のポリシリコン層１０２中の不純物の濃度にバラツキがあったとしても、ゲート電極３３を低抵抗化することができる。
【００４９】
また、以上の実施の形態においては、第１のポリシリコン層１０１の形成および気相拡散法による不純物の導入を１回行った後、第２のポリシリコン層１０２を形成する例を示した。しかし、第１のポリシリコン層１０１に気相拡散法による不純物の導入を１回行った後、第２のポリシリコン層１０２を形成する前に、ポリシリコン層の形成および不純物の導入をさらに行うことができる。たとえば、ゲート酸化膜３１直上に第１のポリシリコン層１０１を薄く形成してトレンチ２７の内部に空隙が残った状態で気相拡散法で不純物の導入を行った後、さらにポリシリコン層を薄く形成してトレンチ２７の内部に空隙が残った状態で気相拡散法で不純物の導入する工程を行うことができる。この処理は、トレンチ２７の内部に空隙が残っている限り、同様にして繰り返すことができる。トレンチ２７の内部に空隙が残っている場合、気相拡散法により、第１のポリシリコン層１０１中に不純物を均一に導入することができる。
【００５０】
一方、ゲート酸化膜３１直上に第１のポリシリコン層１０１を薄く形成してトレンチ２７の内部に空隙が残った状態で気相拡散法で不純物の導入を行った後は、次にその上にポリシリコン層を形成した際にトレンチ２７の内部に空隙が残っていても、イオン注入により不純物の導入を行ってもよい。この場合でも、ゲート酸化膜３１直上の第１のポリシリコン層１０１に不純物を均等に導入することができるため、その上のポリシリコン層中の不純物の濃度にバラツキがあったとしても、ゲート電極３３を低抵抗化することができる。
【００５１】
また、以上の実施の形態においては、第１のポリシリコン層１０１および第２のポリシリコン層１０２にＮ型の不純物であるリンを導入する例を示したが、Ｐ型の不純物の導入についても同様に行うことができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図２】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図３】本発明の実施の形態におけるゲート電極の形成手順の一例を示す工程断面図である。
【図４】本発明の実施の形態におけるゲート電極の形成手順の一例を示す工程断面図である。
【図５】本発明の実施の形態におけるゲート電極の形成手順の一例を示す工程断面図である。
【図６】本発明の実施の形態におけるゲート電極の形成手順の他の例を示す工程断面図である。
【図７】本発明の実施の形態におけるゲート電極の形成手順の他の例を示す工程断面図である。
【図８】第１のポリシリコン層に導入する不純物の濃度を第２のポリシリコン層に導入する不純物の濃度よりも高くした場合のゲート電極中の濃度分布を示す図である。
【図９】気相拡散法で用いる拡散炉の構成を示す模式図である。
【図１０】特許文献２に記載されたゲート電極の形成手順における問題点を示す工程断面図である。
【符号の説明】
【００５３】
２１ 半導体基板
２２ ドレイン領域
２４ チャネル層
２７ トレンチ
３１ ゲート酸化膜
３３ ゲート電極
３４ ボディコンタクト領域
３５ ソース領域
３６ 層間絶縁膜
３７ ソース電極
１００ 半導体装置
１０１ ポリシリコン層
１０２ ポリシリコン層
２００ 拡散炉
２０２ ボート
２０４ 炉心管
２０６ キャップ
２０８ ヒータ
３０１ 高濃度半導体基板
３０２ 低濃度ドリフト層
３０３ トレンチ
３０４ ゲート絶縁膜
３０５ ポリシリコン層
３０６ ポリシリコン層
３０７ ポリシリコン層
ＰＲ レジスト膜
【図１】
2010062258.tif 000003
【図２】
2010062258.tif 000004
【図３】
2010062258.tif 000005
【図４】
2010062258.tif 000006
【図５】
2010062258.tif 000007
【図６】
2010062258.tif 000008
【図７】
2010062258.tif 000009
【図８】
2010062258.tif 000010
【図９】
2010062258.tif 000011
【図１０】
2010062258.tif 000012