(57)【要約】【課題】検査する領域の的確な決定を容易とする基板検査装置および基板検査方法を提供する。【解決手段】基板検査装置は，基板のパターンを記憶するパターン記憶部と，前記基板に検査ビームを照射する照射系と，前記基板からの前記検査ビームの透過，反射，または散乱を受け取り，対応する信号を出力する受取部と，互いに並列な複数の走査線に沿って，前記基板上で前記検査ビームを走査する走査部と，前記複数の走査線にそれぞれ対応する複数の領域に前記基板を区分する領域分割部と，前記複数の領域それぞれから，前記パターンの所定の特徴量を抽出する特徴量抽出部と，前記抽出される特徴量に基づき，前記複数の領域から検査する領域を決定する検査領域決定部と，を具備する。【選択図】図１
2010249656.tif 000002
【特許請求の範囲】
【請求項１】
基板のパターンを記憶するパターン記憶部と，
前記基板に検査ビームを照射する照射系と，
前記基板からの前記検査ビームの透過，反射，または散乱を受け取り，対応する信号を出力する受取部と，
互いに並列な複数の走査線に沿って，前記基板上で前記検査ビームを走査する走査部と，
前記複数の走査線にそれぞれ対応する複数の領域に前記基板を区分する領域分割部と，
前記複数の領域それぞれから，前記パターンの所定の特徴量を抽出する特徴量抽出部と，
前記抽出される特徴量に基づき，前記複数の領域から検査する領域を決定する検査領域決定部と，
を具備することを特徴とする基板検査装置。
【請求項２】
前記パターンの所定の特徴量が，クリティカルエリアの面積，パターンの被覆率，周長，最小線幅，最大線幅のいずれかまたはその組み合わせである
ことを特徴とする請求項１記載の基板検査装置。
【請求項３】
前記複数の領域それぞれでの走査時間を算出する走査時間算出部，をさらに具備し，
前記検査領域決定部が，前記抽出される特徴量と前記走査時間に基づき，前記複数の領域から検査する領域を決定する
ことを特徴とする請求項１または２に記載の基板検査装置。
【請求項４】
前記検査領域決定部が，前記抽出される特徴量および／または前記操作時間から規定される確率に基づき，前記複数の領域から検査する領域を決定する
ことを特徴とする請求項３記載の基板検査装置。
【請求項５】
基板に検査ビームを照射する照射系と，前記基板からの前記検査ビームの透過，反射，または散乱を受け取り，対応する信号を出力する受取部と，互いに並列な複数の走査線に沿って，前記基板上で前記検査ビームを走査する走査部と，を有する基板検査装置を用いる基板検査方法であって，
前記複数の走査線にそれぞれ対応する複数の領域に前記基板を区分するステップと，
前記複数の領域それぞれから，前記パターンの所定の特徴量を抽出するステップと，
前記抽出される特徴量に基づき，前記複数の領域から検査する領域を決定するステップと，
を具備することを特徴とする基板検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，半導体ウェハ等の基板を検査する基板検査装置および基板検査方法に関する。
【背景技術】
【０００２】
電子デバイス等の半導体装置の製造に際して，半導体ウェハ等の基板が用いられる。このため，基板を検査して，基板上の欠陥を検出する基板検査装置が利用されている。
【０００３】
ところで，基板の検査に際して，欠陥検出感度と検査速度は，トレードオフの関係にある（両立が困難）。欠陥検出感度が良好な検査手法では，検査速度を大きくし難い。このため，検査する領域を間引くことで（半導体ウェハ面内の間引き検査（例えば，チップ単位，ケアエリア単位）），検査時間を所定の許容範囲内に納めるのが一般的である。
【０００４】
ここで，検査する領域（間引く領域）を決めるのが困難である。即ち，どこを検査するのが効率的なのかの判断が困難である。サンプリングによって，検査する領域を決めるとしても，サンプリングのやり方次第では検出すべきターゲット欠陥を数多く見逃すおそれがあり，見逃しリスクを最小にした効率的な検査方法が必要となる。
なお，走査線の本数を間引いて，半導体ウェハ上を電子線が走査することで，半導体ウェハでの欠陥の分布を求める技術が公開されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２６０９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記に鑑み，本発明は，検査する領域の的確な決定を容易とする基板検査装置および基板検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る基板検査装置は，基板のパターンを記憶するパターン記憶部と，前記基板に検査ビームを照射する照射系と，前記基板からの前記検査ビームの透過，反射，または散乱を受け取り，対応する信号を出力する受取部と，互いに並列な複数の走査線に沿って，前記基板上で前記検査ビームを走査する走査部と，前記複数の走査線にそれぞれ対応する複数の領域に前記基板を区分する領域分割部と，前記複数の領域それぞれから，前記パターンの所定の特徴量を抽出する特徴量抽出部と，前記抽出される特徴量に基づき，前記複数の領域から検査する領域を決定する検査領域決定部と，を具備する。
【０００８】
本発明の一態様に係る基板検査方法は，基板に検査ビームを照射する照射系と，前記基板からの前記検査ビームの透過，反射，または散乱を受け取り，対応する信号を出力する受取部と，互いに並列な複数の走査線に沿って，前記基板上で前記検査ビームを走査する走査部と，を有する基板検査装置を用いる基板検査方法であって，前記複数の走査線にそれぞれ対応する複数の領域に前記基板を区分するステップと，前記複数の領域それぞれから，前記パターンの所定の特徴量を抽出するステップと，前記抽出される特徴量に基づき，前記複数の領域から検査する領域を決定するステップと，を具備する。
【発明の効果】
【０００９】
本発明によれば，検査する領域の的確な決定を容易とする基板検査装置および基板検査方法を提供できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係る基板検査装置を表すブロック図である。
【図２】半導体デバイスを製造するための工程群の一例を表す模式図である。
【図３】ウェハマップの一例を表す模式図である。
【図４】走査線の一例を表す模式図である。
【図５】分割領域の一例を表す模式図である。
【図６Ａ】クリティカルエリアを説明するための模式図である。
【図６Ｂ】クリティカルエリアを説明するための模式図である。
【図６Ｃ】クリティカルエリアを説明するための模式図である。
【図７Ａ】半導体ウェハＷ上でのクリティカルエリアを表す模式図である。
【図７Ｂ】半導体ウェハＷ上でのクリティカルエリアを表す模式図である。
【図８】走査線と走査効率との対応関係の一例を表す表である。
【図９】基板検査装置での検査手順の一例を表すフロー図である。
【図１０】走査線と走査効率との対応関係の一例を表す表である。
【発明を実施するための形態】
【００１１】
以下，図面を参照して，本発明の実施の形態を詳細に説明する。図１は，本発明の一実施形態に係る基板検査装置１００を示すブロック図である。図２は，半導体デバイスを製造するための工程群の一例を表す模式図である。基板検査装置１００は，半導体をはじめとする電子デバイス製品の製造工程で使用される基板（半導体ウェハＷ等）を検査するためのものである。
【００１２】
半導体デバイスは，製造ラインにおいて，複数の工程群I,II，…を組み合わせることで，製造される。これらの工程群は，製造工程群（成膜（Deposition），研磨（Polish），露光（Lithography），エッチング（Etching），洗浄（Cleaning）等），検査工程群（欠陥検査（Inspection）, 欠陥レビュー（Review）等）で構成される。通常，欠陥検査は製造工程内の異常を検出するための関門として設けられる。基板検査装置１００は，このような欠陥検査工程で使用される。
【００１３】
この基板検査装置１００は，検査対象物である半導体ウェハＷを検査するための光学式の検査実行部３０を有する。検査実行部３０は，ステージ３１，照射光学系３２，結像光学系３３，受光部３４，ステージ駆動部３５，検査制御部３６を備える。
【００１４】
ステージ３１は，半導体ウェハＷが載置され，ステージ駆動部３５により，Ｘ−Ｙ軸方向に移動する。半導体ウェハＷを２次元（Ｘ，Ｙ軸）に移動することで，照射光学系３２からの光を半導体ウェハＷ上で隙間無く走査することができる。
【００１５】
照射光学系３２は，検査対象物たる半導体ウェハＷに光ビームを照射する。照射光学系３２は，基板に検査ビームを照射する照射系として機能する。
結像光学系３３は，照射光学系３２からの光ビームが半導体ウェハＷで反射，散乱，または透過した光を受光部３４に集光（結像）する。
受光部３４は，半導体ウェハＷからの反射光，散乱光，または透過光を受光し，電気信号に変換する。受光部３４は，基板からの前記検査ビームの透過，反射，または散乱を受け取り，対応する信号を出力する受取部として機能する。
【００１６】
ステージ駆動部３５は，半導体ウェハＷが載置されたステージ３１をＸ軸方向（連続移動方向（走査線方向）），Ｙ軸方向（ステップ移動方向）に走査する。この結果，並列に並んだ走査線に沿って，半導体ウェハＷの全面に光ビームが照射されて検査される。即ち，半導体ウェハＷが，走査線それぞれに対応する短冊状の領域に区分して検査される。ステージ駆動部３５は，互いに並列な複数の走査線に沿って，前記基板上で前記検査ビームを走査する走査部として機能する。
【００１７】
また，ステージ駆動部３５は，ステージ３１を回転することも可能である。ステージ駆動部３５は，ステージ３１上での半導体ウェハＷの位置，方位を検出する。例えば，半導体ウェハＷのノッチ（切り込み，オリフラ）を検出することで，半導体ウェハＷの位置（例えば，半導体ウェハＷの中心のＸ，Ｙ座標），方位（例えば，半導体ウェハＷの中心に対するノッチの向きθ）を検出できる。
【００１８】
検査制御部３６は，ステージ駆動部３５によるステージ３１の移動を制御する。また，検査制御部３６は，受光部３４からの電気信号をデジタル処理する事により，半導体ウェハＷ上の欠陥を検出する。
【００１９】
基板検査装置１００は演算部１０，パターン記憶部２１，検査条件記憶部２２，プログラム記憶部２３を備える。
パターン記憶部２１は，検査工程に先立つ製造工程で半導体ウェハＷ上に作成されるべきパターンのレイアウト情報（例えば，設計データ（マスクデータ））を記憶する。パターン記憶部２１は，基板のパターンを記憶する記憶部として機能する。
検査条件記憶部２２は，走査線の始点，終点，間隔，走査方向，走査の速度等の検査レシピを記憶する。
プログラム記憶部２３は，演算部１０を制御するためのプログラムを記憶する。
【００２０】
演算部１０には，入出力制御部４０を介して，入力部５０と出力部６０が接続されている。入力部５０は，操作者からのデータや命令などの入力を受けつける入力装置（例えば，キーボード，マウス）である。出力部６０は，欠陥検査を行う領域を出力する出力装置（例えば，表示装置，印刷装置）である。
【００２１】
演算部１０は，ウェハマップ作成部１１，走査線配置算定部１２，領域分割部１３，特徴量抽出部１４，走査時間算出部１５，走査効率算出部１６，優先度判定部１７，及び検査領域決定部１８を有する。
【００２２】
演算部１０は，ＣＰＵ(Central Processing Unit)によって構成され，プログラム記憶部２３に記憶されたプログラム（ソフトウェア）に従って動作することで，ウェハマップ作成部１１等として機能する。なお，演算部１０をハードウェアのみで構成することも可能である。
【００２３】
ウェハマップ作成部１１は，ウェハマップを作成する。ウェハマップは，その半導体ウェハＷ上でのパターンの配置を表す。パターン記憶部２１に記憶される半導体ウェハＷのレイアウト情報および，および検査制御部３６によって検出される半導体ウェハＷの位置，方位からウェハマップが作成される。図３にウェハマップの一例を示す。半導体ウェハＷとパターンの対応関係が表される。半導体ウェハＷが，半導体チップに対応する領域に区分され，この領域それぞれに同一のパターンが配置される。半導体ウェハＷは，ノッチ（切り込み，オリフラ）Ｎを有する。
【００２４】
走査線配置算定部１２は，半導体ウェハＷを全面走査する場合の走査線の配置を算定する。検査条件記憶部２２に記憶された検査レシピ（走査線の始点，終点，間隔）とおよび検査制御部３６によって検出される半導体ウェハＷの位置，方位から，走査線の配置（半導体ウェハＷ上に走る走査線数（走査線の本数））が算定される。図４は，半導体ウェハＷ上での走査線の配置を表す。半導体ウェハＷに対する走査線Ｌ１〜Ｌ２８の配置が表される。走査線Ｌ１〜Ｌ２８それぞれでの走査方向は，交互に左から右，右から左へとなっている。このようにすることで，ステージ駆動部３５での動作の効率化が図られる。
【００２５】
領域分割部１３は，複数の走査線にそれぞれ対応する複数の領域に前記基板を区分する区分部として機能し，走査線配置算定部１２で算定された走査線の配置に基づき，半導体ウェハＷ上の領域を分割する。半導体ウェハＷ上の領域が，走査線に沿い，その間隔に対応する幅を有する矩形状の領域に分割される。これらの領域を識別するための識別標識（番号等）が付与される。図５は，半導体ウェハＷと分割された領域との対応関係を表す模式図である。ここでは，半導体ウェハＷが領域ｙ１〜ｙ２８に分割されている。
【００２６】
特徴量抽出部１４は，パターンのレイアウト情報（例えば，設計データ（マスクデータ））に基づいて，分割された領域毎にパターンの特徴量を抽出する。特徴量抽出部１４は，複数の領域それぞれから，前記パターンの所定の特徴量を抽出する抽出部として機能する。
【００２７】
特徴量は，その領域に問題とする欠陥（ターゲット欠陥）が現れる可能性が高いかを予測するためのパラメータである。具体的には，特徴量は，分割された領域における，（１）検査対象とすべき（注目すべき）パターン(Pattern of Interest；ＰＯＩ)の出現量（例えば，実効面積）あるいは（２）特徴を表す指標である。欠陥の発生頻度は，パターンに依存して異なると予想される。検出したい欠陥の種別によって，検査対象とすべきパターンを決定することが考えられる。
【００２８】
（１）分割された領域でのＰＯＩの出現量
ＰＯＩとして，クリティカルエリアを挙げることができる。ランダム不良を検出ターゲットとした場合，注目すべき（目的）パターン(ＰＯＩ)が存在する領域の出現頻度はクリティカルエリアの大きさ（実効面積Ａｅ）で表現できる。なお，この詳細は後述する。
【００２９】
（２）分割された領域の特徴
分割された領域自体の特徴として，パターンの被覆率（パターン（例えば，配線）の占める比率（＝配線面積／格子面積）），パターンの周長（パターンの境界の全長），最小線幅（配線幅の最小値），最大線幅（配線幅の最大値）を挙げることができる。被覆率等に基づいて，分割された領域の優先度を決定することも可能である。
【００３０】
以下，クリティカルエリア(Critical Area)につき説明する。図６Ａは，クリティカルエリアの概念を表す模式図である。図６Ｂは，半導体チップ上のパターンの配置を表す模式図である。半導体チップＣ上に機能ブロックＢ１〜Ｂ５が配置される。図６Ｃは，図６Ｂに示す半導体チップ上でのクリティカルエリアＡｃの分布を表す模式図である。
【００３１】
クリティカルエリアＡｃは，欠陥（配線のオープン（断線）やショート（短絡））が生じ易い領域（ランダム不良発生危険箇所）をいう。図６Ａは，配線Ｐｗ間に配置されるクリティカルエリアＡｃ（Ｒ）を表している。即ち，パーティクル（異物）Ｍｐが入り込むと配線が短絡する可能性がある。ここでは，半径ＲのパーティクルＭｐが配置されることで，欠陥が発生する可能性がある領域をクリティカルエリアＡｃ（Ｒ）としている。
【００３２】
半径Ｒが大きくなるに従い，クリティカルエリアＡｃ（Ｒ）の大きさ（面積）は増大する。一方，パーティクルの密度Ｄ（発生確率）はその大きさ（半径Ｒ）が大きくなるにつれて減少する。即ち，クリティカルエリアＡｃ（Ｒ）は，密度Ｄ（Ｒ）によって区分することができる。図６Ｃは，半導体チップＣ上に６段階に区分されたクリティカルエリアＡｃ１〜Ａｃ６を表している。クリティカルエリアＡｃ１〜Ａｃ６は，この順に，面積が大きく，その一方，発生確率は小さくなる。
【００３３】
図７Ａは，半導体ウェハＷ上のクリティカルエリアの分布を表す。半導体ウェハＷ上での半導体チップの配置に対応して，図６Ｃに示すクリティカルエリアが縦横に配置される。図７Ｂは，半導体ウェハＷ上の領域ｙ１〜ｙ２８とクリティカルエリアＡｃを重ね合わせた状態を示す。
【００３４】
クリティカルエリアＡｃ（Ｒ）は，次の式（１）により規定される実効面積Ａｅによって評価することができる。
Ａｅ＝∫Ａｃ（Ｒ）・Ｄ（Ｒ）ｄＲ      ……  式（１）
密度（単位面積当たりのパーティクルの個数）Ｄ（Ｒ）（欠陥分布関数）は、経験的にＤ（Ｒ）∝ｘ−ｐ（ｐは定数）となることが知られている。積分区間はＲ０（Ｒの最小値）から無限大までとする。また、密度Ｄ（Ｒ）は製造ラインにおいて計測される異物分布に基づき規定できる。実効面積Ａｅ（広義には，目的パターン（ＰＯＩ）の面積）は，分割された領域ごとに集計される。
【００３５】
走査時間算出部１５は，分割された領域毎での走査線の長さＬおよび走査速度Ｖから，分割された領域を走査するためにかかる走査時間Ｔ（＝Ｌ／Ｖ）を算出する。走査線が長いほど走査にかかる時間も長くなる。走査時間算出部１５は，複数の領域それぞれでの走査時間を算出する算出部として機能する。
【００３６】
走査効率算出部１６は，特徴量抽出部１４で抽出された特徴量（例えば，実効面積Ａｅ），走査時間算出部１５で算出された走査時間Ｔから，例えば，次の式（２）各走査線に対する目的パターンの走査効率Ｅｃを数値化する。
Ｅｃ＝Ａｅ／Ｔ                        ……  式（２）
【００３７】
優先度判定部１７は，走査効率算出部１６において求められた走査効率Ｅｃの値に応じて，走査が実行されるべき優先度の順番を付与する。
図８は，走査線ｙ１〜ｙ２８それぞれでのＰＯＩ面積，走査時間，優先順位を表す表である。
【００３８】
検査領域決定部１８は，優先度判定部で算出された優先度をもとに，欠陥検査における制約条件にしたがって検査する領域（走査線）を決定する。検査領域決定部１８は，抽出される特徴量に基づき，前記複数の領域から検査する領域を決定する決定部として機能する。この情報は検査実行部３０へ送信される。
【００３９】
たとえば，検査条件記憶部２２に記憶された条件として，１の半導体ウェハＷあたりの許容検査時間を５分（３００秒）以内という制約条件があった場合，走査効率の高い走査線から順に選択すればよい。
図８では，走査線ｙ４，ｙ８，ｙ１２，ｙ１６，ｙ２０，ｙ２４，ｙ２８において走査効率Ｅｃが最も高い値（０．１０）を示す。走査線ｙ１，ｙ５，ｙ９，ｙ１３，ｙ１７，ｙ２１，ｙ２５での走査効率（０．０５）の２倍も効率良い走査が可能です。走査効率の高い走査線から順に選択することによって，目的のパターンを短時間で最も多く走査することを可能となる。ここでは，６本の走査線ｙ４，ｙ８，ｙ１２，ｙ１６，ｙ２０を４分５０秒（２９０秒）で走査でき，許容時間（５分）以内に効率的な検査が可能になる。
【００４０】
検査実行部３０は受信した欠陥検査領域（走査線）を使用して欠陥検査作業を行う。検査実行部３０はあらかじめ目的とする検査パターンを効率的に走査される領域が欠陥検査領域として指定されているため，この領域のみを検査実行すれば短時間で効率的な欠陥検査を行うことができる。
本発明を利用すれば致命性の高い欠陥の早期発見・対策が可能となり，製品の歩留り急峻立ち上げに大きな効果がある。
【００４１】
（基板検査装置１００の動作）
図９は，基板検査装置１００の動作手順の一例を表すフローチャートである。
（１）ウェハマップの作成（ステップＳ１）
ウェハマップ作成部１１がウェハマップを作成する。
【００４２】
（２）走査線配置の算定（ステップＳ２）
走査線配置算定部１２が，半導体ウェハＷ上の走査線の配置を算定する。
【００４３】
（３）領域の分割（ステップＳ３）
領域分割部１３が，半導体ウェハＷ上の領域を分割する。
【００４４】
（４）特徴量の抽出（ステップＳ４）
特徴量抽出部１４は，パターンのレイアウト情報に基づいて，分割された領域毎にパターンの特徴量（例えば，ＰＯＩ面積）を抽出する。
【００４５】
（５）走査時間の算出（ステップＳ５）
走査時間算出部１５は，各領域に対して走査にかかる時間を予測する。
【００４６】
（６）走査効率の算出（ステップＳ６）
特徴量の大きさ，走査時間の情報を使って目的とするパターンの走査効率を各領域に対して算出する。
【００４７】
（７）優先順位の判定（ステップＳ７）
算出された走査効率の値の大きさを指標として走査線に優先順位を付与する。
【００４８】
（８）検査領域の決定（ステップＳ８）
欠陥検査を実行するにあたっての制約条件がある場合には，優先度に従って検査する走査線を選択する。
【００４９】
以上のように，上記実施形態では，半導体ウェハＷ上をスキャンする走査線ごとに，時間（走査時間）と目的パターン（ＰＯＩ）が走査される面積（ＰＯＩ面積）を算出することで，検査する領域を決定している。ここで，走査時間およびＰＯＩ面積から走査線それぞれでの走査効率を算出し，この走査効率を指標として，走査線毎の優先順位を決定することができる。
【００５０】
（変形例１）
上記実施形態では，検査条件記憶部２２に記憶された検査レシピに従い，走査線の配置が算定された。ここで，走査線のパターン（走査線の始点，終点，間隔，走査方向，走査の速度等）を適宜に変更しても差し支えない。例えば，入力部５０からの入力によって，検査レシピを変更することができる。また，複数組の検査レシピを用いて，検査する領域を決定しても良い。
【００５１】
変更するパラメータとして，走査方向を挙げて具体的に説明する。即ち，同じ半導体ウェハＷであっても，走査方向を変えることによってＰＯＩの走査効率は変わりうる。図１０は，図８と対応し，半導体ウエハＷを右９０度方向に回転した場合における走査線ｘ１〜ｘ２８それぞれでのＰＯＩ面積，走査時間，優先順位を表す表である。図１０では，走査線ｘ１，ｘ５，ｘ９，ｘ１３，ｘ１７，ｘ２１，ｘ２５において，走査効率が最も高い値（０．０８）を示す。しかし，前述の図８での走査線ｙ４，ｙ８，ｙ１２，ｙ１６，ｙ２０，ｙ２４，ｙ２８での走査効率（０．１０）には及ばない。すなわち，この半導体ウェハＷはノッチ（Ｎｏｔｃｈ）Ｎを下向きに走査したほうが効率のよい欠陥検査ができることが判る。
【００５２】
このようにして欠陥検査が実行される走査線を決定すれば，致命欠陥の見逃しリスクを最小にした効率的な検査を実現するための欠陥検査領域決定方法（サンプリング方法）を提供することが可能であり，目的のパターンを短時間で最も多く走査できる場所を容易に設定することができる。
【００５３】
（変形例２）
上記実施形態では，検査する領域を優先順位の順で決定している。これに対して，走査効率あるいはＰＯＩ面積に基づいて，確率的に検査する領域を決定しても良い。このようにすると，優先順位の低い領域であっても検査する可能性を割り当てることが可能となる。即ち，特徴量の大きさ（ＰＯＩ面積）によって検査領域のサンプリングを実施することも可能である。
【００５４】
たとえば，ＰＯＩ面積に応じてサンプリングの比率（確率）を割り当てて検査対象を決定することが可能になる。また，ＰＯＩ面積に応じて，走査線を複数のグループに分類し，これらのグループ毎にサンプリングの比率を割り当てて検査対象を決定することが可能になる。
【００５５】
このように，ＰＯＩ面積，あるいは走査効率に基づいて，サンプリングの比率を変更することで，検査対象のレイアウトやユーザの検査目的に応じて適切な走査線をサンプリングすることが可能になる。
【００５６】
サンプリングの比率を変更することで，例えば，欠陥検査後に行われる欠陥観察の作業においても，ランダムサンプリングによる無作為な検査と比べて，ターゲット欠陥をより効率的に検出できる可能性が高くなる。
【００５７】
（その他の実施形態）
本発明の実施形態は上記の実施形態に限られず拡張，変更可能であり，拡張，変更した実施形態も本発明の技術的範囲に含まれる。
上述の実施形態は，半導体デバイス以外のデバイス製造やマスク製造にもあてはまる。
【００５８】
上述の実施形態では，光ビームを用いて基板を検査している。これに対して，電子ビームを用いて基板を検査してもよい。この場合，基板検査装置１００は，照射光学系３２，結像光学系３３，および受光部３４それぞれに換えて，電子ビーム照射系，電子ビーム結像系，および電子受取部を有する。
電子ビーム照射系は，検査対象物たる半導体ウェハＷに電子ビームを照射する。電子ビーム照射系は，基板に検査ビームを照射する照射系として機能する。
電子ビーム結像系は，電子ビーム照射系からの電子ビームが半導体ウェハＷで反射，散乱，または透過した電子を電子受取部に収束（結像）する。
電子受取部は，半導体ウェハＷからの反射電子，散乱電子，または透過電子を受け取り，電気信号に変換する。電子受取部は，基板からの検査ビームの透過，反射，または散乱を受け取り，対応する信号を出力する受取部として機能する。
【符号の説明】
【００５９】
１００…基板検査装置，１０…演算部，１１…ウェハマップ作成部，１２…走査線配置算定部，１３…領域分割部，１４…特徴量抽出部，１５…走査時間算出部，１６…走査効率算出部，１７…優先度判定部，１８…検査領域決定部，２１…パターン記憶部，２２…検査条件記憶部，２３…プログラム記憶部，３０…検査実行部，３０…検査実行部，３１…ステージ，３２…照射光学系，３３…結像光学系，３４…受光部，３５…ステージ駆動部，３６…検査制御部，４０…入出力制御部，５０…入力部，６０…出力部
【図１】
2010249656.tif 000003
【図２】
2010249656.tif 000004
【図３】
2010249656.tif 000005
【図４】
2010249656.tif 000006
【図５】
2010249656.tif 000007
【図６Ａ】
2010249656.tif 000008
【図６Ｂ】
2010249656.tif 000009
【図６Ｃ】
2010249656.tif 000010
【図７Ａ】
2010249656.tif 000011
【図７Ｂ】
2010249656.tif 000012
【図８】
2010249656.tif 000013
【図９】
2010249656.tif 000014
【図１０】
2010249656.tif 000015