(57)【要約】      （修正有）【課題】マイコンを必ずしも用いることなく、音声信号の処理に対する設定が可能な音声信号処理回路を提供する。【解決手段】音声信号処理回路は、クロック信号及びクロック信号に応じた設定データが入力され、設定データを保持する保持回路と、並列に入力される第１音声信号及び第２音声信号の少なくとも何れか一方の信号に対して、保持回路の設定データに基づく処理を施す処理回路と、第１出力指示信号が入力されると、制御回路からのクロック信号を保持回路に出力し、第２出力指示信号が入力されると、第１音声信号に基づいてクロック信号を保持回路に出力するクロック信号出力回路と、第１出力指示信号が入力されると、制御回路からの設定データを保持回路に出力し、第２出力指示信号が入力されると、第２音声信号に基づいて設定データを保持回路に出力する設定データ出力回路と、を備える。【選択図】図１
2010087601.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号及び前記クロック信号に応じた設定データが入力され、前記設定データを保持する保持回路と、
並列に入力される第１音声信号及び第２音声信号の少なくとも何れか一方の信号に対して、前記保持回路の前記設定データに基づく処理を施す処理回路と、
前記クロック信号及び前記設定データを出力する制御回路からの前記クロック信号と、前記クロック信号に応じた前記第１音声信号とが入力可能であり、第１出力指示信号が入力されると、前記制御回路からの前記クロック信号を前記保持回路に出力し、第２出力指示信号が入力されると、前記第１音声信号に基づいて前記クロック信号を前記保持回路に出力するクロック信号出力回路と、
前記制御回路からの前記設定データと、前記設定データに応じた前記第２音声信号とが入力可能であり、前記第１出力指示信号が入力されると、前記制御回路からの前記設定データを前記保持回路に出力し、前記第２出力指示信号が入力されると、前記第２音声信号に基づいて前記設定データを前記保持回路に出力する設定データ出力回路と、
を備えることを特徴とする音声信号処理回路。
【請求項２】
請求項１に記載の音声信号処理回路であって、
前記クロック信号出力回路は、
前記クロック信号に応じた前記第１音声信号を増幅し、前記クロック信号として出力する第１増幅回路と、  
前記第１出力指示信号が入力されると、前記制御回路からの前記クロック信号を選択して前記保持回路に出力し、前記第２出力指示信号が入力されると、前記第１増幅回路からの前記クロック信号を選択して前記保持回路に出力する第１選択回路と、
を含み、
前記設定データ出力回路は、
前記設定データに応じた前記第２音声信号を増幅し、前記設定データとして出力する第２増幅回路と、  
前記第１出力指示信号が入力されると、前記制御回路からの前記設定データを選択して前記保持回路に出力し、前記第２出力指示信号が入力されると、前記第２増幅回路からの前記設定データを選択して前記保持回路に出力する第２選択回路と、
を含むことを特徴とする音声信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音声信号処理回路に関する。
【背景技術】
【０００２】
近年、携帯用音楽再生装置等に保存した音楽データを、例えばカーステレオで再生するために、ＦＭ（Frequency Modulation）送信回路が用いられている（例えば、特許文献１、または特許文献２参照）。
【０００３】
図８に、音声信号を送信するための、ＦＭ送信回路３００を用いた送信装置２００の構成の一例を示す。ＦＭ送信回路３００における搬送波の周波数は、混信を避けるために周辺で使用されているＦＭラジオ等の周波数を考慮して決定される必要がある。したがって、まず利用者は、ＦＭ送信回路３００における搬送波の周波数を設定する必要がある。具体的には、利用者は、設定装置３１０の表示画面（不図示）に表示された搬送波の周波数が、所望の周波数となるように設定装置３１０のキー（不図示）を操作する。さらに、搬送波の周波数が決定されると、マイコン３２０へ搬送波の周波数データが出力されるよう、利用者は設定装置３１０のキー（不図示）を操作する。マイコン３２０は、設定装置３１０からの周波数データを、クロック信号ＳＣＬに同期したシリアルデータＳＤＡとしてＦＭ送信回路３００へ出力する。ＦＭ送信回路３００は、音楽再生装置３３０から入力される音声信号ＲＩＮ，ＬＩＮに基づいたステレオコンポジット信号と、マイコン３２０から入力されるシリアルデータＳＤＡに基づいた周波数の搬送波とを生成し、搬送波をステレオコンポジット信号により変調することにより、出力信号ＯＵＴとしてアンテナ（不図示）へ出力する。なお、抵抗４００，４１０は夫々クロック信号ＳＣＬ及びシリアルデータＳＤＡのプルアップ抵抗である。
【特許文献１】特開２００６−２６２５２１号公報
【特許文献２】特開２００７−８８６５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述の送信装置２００においては、ＦＭ送信回路３００の他に、ＦＭ送信回路３００における搬送波の周波数を設定するための、設定装置３１０及びマイコン３２０が必要である。一般的に、設定装置３１０は、搬送波の周波数を表示させる表示画面（不図示）及び表示画面を駆動する駆動回路等を備え、マイコン３２０は、ＦＭ送信回路３００とは別チップで構成される。さらに、一般的な送信装置２００においては、例えば、利用者がＦＭ送信回路３００の送信電力を設定する場合も、前述の搬送波の周波数を設定する場合と同様にマイコン３２０が必ず必要となる。
【０００５】
本発明は上記課題を鑑みてなされたものであり、マイコンを必ずしも用いることなく、音声信号の処理に対する設定が可能な音声信号処理回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明の一つの側面に係る音声信号処理回路は、クロック信号及び前記クロック信号に応じた設定データが入力され、前記設定データを保持する保持回路と、並列に入力される第１音声信号及び第２音声信号の少なくとも何れか一方の信号に対して、前記保持回路の前記設定データに基づく処理を施す処理回路と、前記クロック信号及び前記設定データを出力する制御回路からの前記クロック信号と、前記クロック信号に応じた前記第１音声信号とが入力可能であり、第１出力指示信号が入力されると、前記制御回路からの前記クロック信号を前記保持回路に出力し、第２出力指示信号が入力されると、前記第１音声信号に基づいて前記クロック信号を前記保持回路に出力するクロック信号出力回路と、前記制御回路からの前記設定データと、前記設定データに応じた前記第２音声信号とが入力可能であり、前記第１出力指示信号が入力されると、前記制御回路からの前記設定データを前記保持回路に出力し、前記第２出力指示信号が入力されると、前記第２音声信号に基づいて前記設定データを前記保持回路に出力する設定データ出力回路と、を備えることとする。
【発明の効果】
【０００７】
マイコンを必ずしも用いることなく、音声信号の処理に対する設定が可能な音声信号処理回路を提供することができる。
【発明を実施するための最良の形態】
【０００８】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【０００９】
図１は、本発明の一実施形態であるＦＭ送信回路１０の構成を示す図である。ＦＭ送信回路１０は、音楽再生装置２０から入力される音声信号ＲＩＮ（第１音声信号），ＬＩＮ（第２音声信号）を、例えばカーステレオ（不図示）に送信するための回路である。なお、本実施形態においては、音声信号ＲＩＮ，ＬＩＮは夫々、ステレオ音声信号のうち右側の音声信号と左側の音声信号に相当することとし、ＦＭ送信回路１０は、集積回路であることとする。また、詳細は後述するが、本実施形態のＦＭ送信回路１０は、音楽再生装置２０からの音声信号ＲＩＮ，ＬＩＮ、またはマイコン２３からのクロック信号ＳＣＬＫ２及びデータＳＤＡ２の何れかに基づいて、ＦＭ送信回路１０に入力される音声信号ＲＩＮ，ＬＩＮの処理に対する設定がされることとする。
【００１０】
まず、ＦＭ送信回路１０を構成する各回路の概要を説明する。ＦＭ送信回路１０（音声信号処理回路）は、音声信号増幅回路３０，３１、選択回路（ＳＥＬ）３２，３３、第１設定回路４０、出力回路４１、端子８０〜８５から構成される。
【００１１】
音声信号増幅回路３０（第１増幅回路）は、コンデンサ２１及び端子８０を介して入力される音声信号ＲＩＮを、後述するシフトレジスタ５０が保持するデータを更新可能な論理レベルに増幅し、クロック信号ＳＣＬＫ１として出力する回路である。
【００１２】
音声信号増幅回路３１（第２増幅回路）は、コンデンサ２２及び端子８１を介して入力される音声信号ＬＩＮを、シフトレジスタ５０が保持するデータを更新可能な論理レベルに増幅し、データＳＤＡ１として出力する回路である。なお、詳細は後述するが、本実施形態において、音声信号増幅回路３１は、コンデンサ２２及び端子８１を介して音声信号ＬＩＮが入力されること以外、音声信号増幅回路３０と同様の構成であることとする。
【００１３】
選択回路（第１選択回路）３２は、端子８４を介して入力される制御信号ＣＯＮＴの論理レベルに基づいて、端子８２を介して入力されるマイコン２３（制御回路）からのクロック信号ＳＣＬＫ２と、音声信号増幅回路３０からのクロック信号ＳＣＬＫ１とのうち何れか一方をクロック信号ＳＣＬＫとして出力する回路である。具体的には、制御信号ＣＯＮＴがハイレベル（以下、Ｈレベル）の場合、選択回路３２は、マイコン２３からのクロック信号ＳＣＬＫ２をクロック信号ＳＣＬＫとして出力する。一方、制御信号ＣＯＮＴがローレベル（以下、Ｌレベル）の場合、選択回路３２は、音声信号増幅回路３０からのクロック信号ＳＣＬＫ１をクロック信号ＳＣＬＫとして出力する。
【００１４】
選択回路（第２選択回路）３３は、端子８４を介して入力される制御信号ＣＯＮＴの論理レベルに基づいて、端子８３を介して入力されるマイコン２３からのデータＳＤＡ２と、音声信号増幅回路３１からのデータＳＤＡ１とのうち何れか一方をデータＳＤＡとして出力する回路である。具体的には、制御信号ＣＯＮＴがＨレベルの場合、選択回路３３は、マイコン２３からのデータＳＤＡ２をデータＳＤＡとして出力する。一方、制御信号ＣＯＮＴがＬレベルの場合、選択回路３３は、音声信号増幅回路３１からのデータＳＤＡ１をデータＳＤＡとして出力する。なお、本実施形態の選択回路３３は、選択回路３２と同様の構成であることとする。また、端子８４には、利用者の設定に応じて電源電圧ＶＣＣとグランドＧＮＤとのうち何れか一方を端子８４に出力可能なスイッチ２４が接続されている。したがって、例えば、スイッチ２４からの出力が電源電圧ＶＣＣとなるようスイッチ２４が設定されると、制御信号ＣＯＮＴはＨレベルとなる。それに対し、スイッチ２４からの出力がグランドＧＮＤとなるようスイッチ２４が設定されると、制御信号ＣＯＮＴはＬレベルとなる。なお、本実施形態におけるＨレベルの制御信号ＣＯＮＴが本発明の第１出力指示信号に相当し、Ｌレベルの制御信号ＣＯＮＴが本発明の第２出力指示信号に相当する。また、音声信号増幅回路３０及び選択回路３２は本発明のクロック信号出力回路に相当し、音声信号増幅回路３１及び選択回路３３は本発明の設定データ出力回路に相当する。
【００１５】
第１設定回路４０（保持回路）は、クロック信号ＳＣＬＫ及びデータＳＤＡに基づいて、ＦＭ送信回路１０から出力される出力信号ＯＵＴの周波数、レベル等を設定するためのラッチデータＬＤを出力回路４１に出力する回路である。第１設定回路４０は、シフトレジスタ５０、アドレスデコーダ５１、及びラッチ回路５２を含んで構成される。
【００１６】
出力回路４１（処理回路）は、音楽再生装置２０からコンデンサ２１，２２及び端子８０，８１を介して入力される音声信号ＲＩＮ，ＬＩＮに、第１設定回路４０から入力されるラッチデータＬＤに基づいた処理を施す回路である。なお、音声信号ＲＩＮ，ＬＩＮは、例えば、カーステレオ（不図示）にて受信できるよう、変調、増幅等の処理が施され、端子８５に接続されたアンテナ（不図示）から出力信号ＯＵＴとして出力される。出力回路４１は、第２設定回路６０、ステレオ変調回路６１、周波数変調回路６２、及びパワーアンプ６３を含んで構成される。
【００１７】
つぎに、ＦＭ送信回路１０を構成する各回路の詳細について説明する。  
音声信号増幅回路３０は、図２に示すように、抵抗１００，１０１、電圧源１１０，１１１、バイアス電流源１１２、ＮＰＮトランジスタ１２０〜１２３、ＰＮＰトランジスタ１３０〜１３３を含んで構成される。
【００１８】
音声信号ＲＩＮが一端に入力されるコンデンサ２１の他端は、端子８０を介して抵抗１００の一端と、ＮＰＮトランジスタ１２０のベースとに接続されている。また、抵抗１００の他端には、所定レベルの電圧Ｖ１を生成する電圧源１１０が接続されている。本実施形態ではＮＰＮトランジスタ１２０のベース電流が十分小さくなるよう設計されているため、コンデンサ２１から端子８０を介して流れる電流は、抵抗１００及び電圧源１１０に流れることとなる。このため、コンデンサ２１に入力される音声信号ＲＩＮは、直流レベルが電圧Ｖ１にシフトされて、端子８０と抵抗１００の一端とが接続されたノードに生じることとなる。つまり、抵抗１００及び電圧源１１０は、音声信号ＲＩＮの直流レベルを電圧Ｖ１にレベルシフトするレベルシフト回路である。なお、本実施形態では、直流レベルが電圧Ｖ１にレベルシフトされた音声信号ＲＩＮを音声信号ＲＩＮ１とする。
【００１９】
抵抗１０１の一端はＮＰＮトランジスタ１２１のベースに接続され、抵抗１０１の他端は電圧Ｖ２を生成する電圧源１１１に接続されている。本実施形態ではＮＰＮトランジスタ１２１のベース電流も十分小さくなるよう設計されているため、電圧Ｖ２がＮＰＮトランジスタ１２１のベースに印加される電圧となる。なお、本実施形態における電圧Ｖ２は、電圧Ｖ１よりも低い電圧であることとする。
【００２０】
バイアス電流源１１２、ＮＰＮトランジスタ１２０〜１２３、及びＰＮＰトランジスタ１３０〜１３３はコンパレータを構成する。詳述すると、ＮＰＮトランジスタ１２０のベース電圧がＮＰＮトランジスタ１２１のベース電圧よりも高い場合、ＮＰＮトランジスタ１２０はオンし、ＮＰＮトランジスタ１２１はオフする。このため、ダイオード接続されたＰＮＰトランジスタ１３０には、バイアス電流源１１２の電流Ｉ１が流れることとなる。一方、ダイオード接続されたＰＮＰトランジスタ１３１はオフされる。本実施形態のＰＮＰトランジスタ１３０とＰＮＰトランジスタ１３２とは、サイズ比の等しいカレントミラー回路を構成する。したがって、ＰＮＰトランジスタ１３２は、ダイオード接続されたＮＰＮトランジスタ１２２に電流Ｉ１を供給する。ダイオード接続されたＮＰＮトランジスタ１２２のベース電圧と、ＮＰＮトランジスタ１２３のベース電圧とは共通であるため、ＮＰＮトランジスタ１２３はオンすることとなる。また、ＰＮＰトランジスタ１３１，１３３もＰＮＰトランジスタ１３０，１３２と同様に、サイズ比の等しいカレントミラー回路を構成する。このため、ＰＮＰトランジスタ１３３はＰＮＰトランジスタ１３１と同様にオフする。したがって、ＮＰＮトランジスタ１２３のコレクタと、ＰＮＰトランジスタ１３３のコレクタとが接続されたノードから出力されるクロック信号ＳＣＬＫ１はローレベル（以下、Ｌレベル）となる。
【００２１】
一方、ＮＰＮトランジスタ１２０のベース電圧がＮＰＮトランジスタ１２１のベース電圧より低い場合、ＮＰＮトランジスタ１２０はオフし、ＮＰＮトランジスタ１２１はオンする。このため、ＰＮＰトランジスタ１３０はオフし、ＰＮＰトランジスタ１３１はオンするため電流Ｉ１はＰＮＰトランジスタ１３１に流れることとなる。また、ＰＮＰトランジスタ１３０がオフすると、ＰＮＰトランジスタ１３２もオフするため、結果的にＮＰＮトランジスタ１２２，１２３もオフすることとなる。さらに、ＰＮＰトランジスタ１３１がオンすると、ＰＮＰトランジスタ１３３はオンする。この結果、前述とは逆に、クロック信号ＳＣＬＫ１はハイレベル（以下、Ｈレベル）となる。
【００２２】
ここで、音楽再生装置２０から音声信号ＲＩＮが出力された際の音声信号増幅回路３０の動作の一例を、図３を参照しつつ説明する。ここでは、時刻Ｔ０から時刻Ｔ１までの間、音声信号ＲＩＮが音楽再生装置２０から出力されることとする。さらに、本実施形態では、音声信号ＲＩＮは所定の振幅で音楽再生装置２０から出力されることとし、レベルシフトされた音声信号ＲＩＮ１の振幅範囲に電圧Ｖ２が入るよう、電圧Ｖ２が設定されていることとする。前述のように、電圧Ｖ２は電圧Ｖ１より低く設定されているため、音声信号ＲＩＮが出力される時刻Ｔ０より前では、クロック信号ＳＣＬＫ１はＬレベルとなる。時刻Ｔ０から時刻Ｔ１までの間に音声信号ＲＩＮが入力されると、直流レベルが電圧Ｖ１にレベルシフトされた音声信号ＲＩＮ１が生じる。このため、音声信号ＲＩＮ１のレベルが電圧Ｖ２より高い場合、クロック信号ＳＣＬＫ１はＬレベルとなり、音声信号ＲＩＮ１のレベルが電圧Ｖ２より低い場合、クロック信号ＳＣＬＫ１はＨレベルとなる。つまり、音声信号ＲＩＮが出力されると、音声信号増幅回路３０は所定の振幅の音声信号ＲＩＮを増幅するとともに反転し、振幅が電源電圧ＶＣＣとなる論理レベルのクロック信号ＳＣＬＫ１を出力することとなる。
【００２３】
音声信号増幅回路３１は、コンデンサ２２及び端子８１を介して音声信号ＬＩＮが入力されること以外、音声信号増幅回路３０と同様の構成であり、音声信号増幅回路３０と同様に抵抗１００，１０１、電圧源１１０，１１１、バイアス電流源１１２、ＮＰＮトランジスタ１２０〜１２３、ＰＮＰトランジスタ１３０〜１３３を含んで構成される。したがって、音声信号増幅回路３１は、音楽再生装置２０から出力される音声信号ＬＩＮを増幅するとともに反転し、論理レベルのデータＳＤＡ１を出力することとなる。
【００２４】
選択回路３２の第１の実施形態である選択回路３２Ａを図４に示す。
【００２５】
選択回路３２Ａは、ＮＭＯＳトランジスタ１４０，１４１、ＰＭＯＳトランジスタ１５０，１５１、及びインバータ１６０を含んで構成される。ＮＭＯＳトランジスタ１４０及びＰＭＯＳトランジスタ１５０と、ＮＭＯＳトランジスタ１４１及びＰＭＯＳトランジスタ１５１とのそれぞれは、トランスミッションゲート回路を構成する。また、制御信号ＣＯＮＴはＮＭＯＳトランジスタ１４０，ＰＭＯＳトランジスタ１５１のゲートに印加され、制御信号ＣＯＮＴの論理レベルを反転したインバータ１６０の出力は、ＮＭＯＳトランジスタ１４１，ＰＭＯＳトランジスタ１５０のゲートに印加されている。したがって、制御信号ＣＯＮＴがＨレベルの場合、ＮＭＯＳトランジスタ１４０及びＰＭＯＳトランジスタ１５０からなるトランスミッションゲート回路はオンし、ＮＭＯＳトランジスタ１４１及びＰＭＯＳトランジスタ１５１からなるトランスミッションゲート回路はオフする。この結果、選択回路３２Ａからは、クロック信号ＳＣＬＫ２がクロック信号ＳＣＬＫとして出力されることとなる。一方、制御信号ＣＯＮＴがＬレベルの場合、前述の場合とは逆に、ＮＭＯＳトランジスタ１４０及びＰＭＯＳトランジスタ１５０からなるトランスミッションゲート回路はオフし、ＮＭＯＳトランジスタ１４１及びＰＭＯＳトランジスタ１５１からなるトランスミッションゲート回路はオンする。したがって、選択回路３２Ａからは、クロック信号ＳＣＬＫ１がクロック信号ＳＣＬＫとして出力されることとなる。
【００２６】
選択回路３２の第２の実施形態である選択回路３２Ｂを図５に示す。
【００２７】
選択回路３２Ｂは、ＮＭＯＳトランジスタ１７０〜１７３、ＰＭＯＳトランジスタ１８０〜１８３、及びインバータ１９０，１９１を含んで構成される。選択回路３２Ｂにおいては、制御信号ＣＯＮＴは、ＮＭＯＳトランジスタ１７３，ＰＭＯＳトランジスタ１８０のゲートに印加されている。また、制御信号ＣＯＮＴの論理レベルを反転したインバータ１９０の出力は、ＮＭＯＳトランジスタ１７１，ＰＭＯＳトランジスタ１８２のゲートに印加されている。また、ＮＭＯＳトランジスタ１７０及びＰＭＯＳトランジスタ１８１と、ＮＭＯＳトランジスタ１７２及びＰＭＯＳトランジスタ１８３との夫々はインバータを構成する。したがって、制御信号ＣＯＮＴがＨレベルの場合、ＮＭＯＳトランジスタ１７３，ＰＭＯＳトランジスタ１８２はオンし、ＮＭＯＳトランジスタ１７１，ＰＭＯＳトランジスタ１８０はオフする。このため、選択回路３２Ｂからは、クロック信号ＳＣＬＫ２がクロック信号ＳＣＬＫとして出力されることとなる。一方、制御信号ＣＯＮＴがＬレベルの場合、ＮＭＯＳトランジスタ１７３，ＰＭＯＳトランジスタ１８２はオフし、ＮＭＯＳトランジスタ１７１，ＰＭＯＳトランジスタ１８０はオンする。このため、選択回路３２Ｂからは、クロック信号ＳＣＬＫ１がクロック信号ＳＣＬＫとして出力されることとなる。
【００２８】
なお、前述のように、選択回路３３は選択回路３２と同様の構成である。したがって、選択回路３３の第１の実施形態である選択回路３３Ａは、選択回路３２Ａと同様に、ＮＭＯＳトランジスタ１４０，１４１、ＰＭＯＳトランジスタ１５０，１５１、及びインバータ１６０を含んで構成される。このため、制御信号ＣＯＮＴがＨレベルの場合、選択回路３３Ａからは、データＳＤＡ２がデータＳＤＡとして出力され、制御信号ＣＯＮＴがＬレベルの場合、データＳＤＡ１がデータＳＤＡとして出力される。
【００２９】
また、選択回路３３の第２の実施形態である選択回路３３Ｂは、選択回路３２Ｂと同様に、ＮＭＯＳトランジスタ１７０〜１７３、ＰＭＯＳトランジスタ１８０〜１８３、及びインバータ１９０，１９１を含んで構成される。このため、制御信号ＣＯＮＴがＨレベルの場合、選択回路３３Ｂからは、データＳＤＡ２がデータＳＤＡとして出力され、制御信号ＣＯＮＴがＬレベルの場合、選データＳＤＡ１がデータＳＤＡとして出力される。
【００３０】
第１設定回路４０におけるシフトレジスタ５０は、ｎビットのレジスタからなり、クロック信号ＳＣＬＫの立ち上がり時に、データＳＤＡを順次シフトするとともに、保持する回路である。また、シフトレジスタ５０は、保持されたｎビットのデータのうち、時間的に早く入力されたｎ１ビットのデータをアドレス選択信号ＡＯとしてアドレスデコーダ５１に出力し、時間的に遅く入力されたｎ２ビットのデータを設定データＤＯとしてラッチ回路５２に出力する。
【００３１】
アドレスデコーダ５１には、ｎ１ビットの所定のアドレスが割り振られていることとし、アドレス選択信号ＡＯが所定のアドレスと一致する場合、ラッチ回路５２が保持するデータを更新するためのデコード信号ＤＥＣを、ラッチ回路５２へ出力する。
【００３２】
ラッチ回路５２は、デコード信号ＤＥＣが出力された場合、シフトレジスタ５０から出力されるｎ２ビットの設定データＤＯをラッチし、設定データＤＯをラッチデータＬＤとして出力回路４１へ出力する。
【００３３】
出力回路４１における第２設定回路６０は、ラッチ回路５２から入力されるｎ２ビットのラッチデータＬＤのうち、所定のｎ３ビットのデータを第１設定信号ＳＥＴ１としてステレオ変調回路６１に出力し、所定のｎ４ビットのデータを第２設定信号ＳＥＴ２として周波数変調回路６２に出力し、所定のｎ５ビットのデータを第３設定信号ＳＥＴ３としてパワーアンプ６３に出力する回路である。
【００３４】
ステレオ変調回路６１は、音楽再生装置２０から入力される音声信号ＲＩＮ，ＬＩＮを、ｎ３ビットの第１設定信号ＳＥＴ１に基づいたレベルとした後、ステレオコンポジット信号ＳＯ生成する回路である。なお、本実施形態のステレオ変調回路６１には、ｎ３ビットの第１設定信号ＳＥＴ１に基づいて、音声信号ＲＩＮ，ＬＩＮのレベルを減衰可能なアッテネータ（不図示）が含まれていることとする。
【００３５】
周波数変調回路６２は、ｎ４ビットの第２設定信号ＳＥＴ２に基づいた周波数の搬送波を生成し、搬送波をステレオ変調回路６１からのステレオコンポジット信号ＳＯで変調する回路である。なお、本実施形態において、ステレオコンポジット信号ＳＯにより変調された搬送波は変調信号ＭＯＤとする。
【００３６】
パワーアンプ６３は、ｎ５ビットの第３設定信号ＳＥＴ３に基づいた増幅率で変調信号ＭＯＤの電力を増幅し、端子８５に接続されたアンテナ（不図示）から出力信号ＯＵＴとして出力する回路である。
【００３７】
なお、本実施形態においては、前述の様に、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３の夫々の回路の状態を設定可能な構成としているが、ラッチデータＬＤが更新される度に全ての回路の状態を変更する必要はない。すなわち、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３のうち、１つまたは２つの回路の状態を変更することも可能である。具体的には、例えば、パワーアンプ６３における増幅率のみを変更する場合は、既に保持されているラッチデータＬＤのうち、第１設定信号ＳＥＴに対するｎ３ビットのデータと、第２設定信号ＳＥＴ２に対するｎ４ビットのデータとが変更されず、第３設定信号ＳＥＴ３に対するｎ５ビットのデータのみが変更されたデータが、新たなラッチデータＬＤとして、ラッチ回路５２に更新されれば良い。
【００３８】
＜＜制御信号ＣＯＮＴがＬレベルの場合のＦＭ送信回路１０の動作＞＞
まず、制御信号ＣＯＮＴがＬレベルの場合、つまり、利用者が音楽再生装置２０からの音声信号ＲＩＮ，ＬＩＮに基づいて、ＦＭ送信回路１０に入力される音声信号ＲＩＮ，ＬＩＮの処理に対する設定を実行することを選択した場合のＦＭ送信回路１０の動作を説明する。
【００３９】
なお、ここでは、第１の実施形態の選択回路３２Ａ，３３ＡがＦＭ送信回路１０に用いられており、端子８４がグランドＧＮＤに接続されるようスイッチ２４が設定されていることとする。また、シフトレジスタ５０は１０ビットとし、シフトレジスタ５０に入力されるデータのうち、時間的に早く入力された４ビットをアドレス選択信号ＡＯ、時間的に遅く入力された６ビットを設定データＤＯであるとして説明する。また、６ビットの設定データＤＯのうち、アドレス選択信号ＡＯに続きシフトレジスタ５０に入力される２ビットをアッテネータ（不図示）の減衰量を設定するためのデータ、つぎの２ビットを搬送波の周波数を設定するためのデータ、最後の２ビットをパワーアンプ６３の増幅率を設定するためのデータとする。
【００４０】
さらに、アドレスデコーダ５１に割り当てられたアドレスを、例えば（１，０，１，０）とし、以下、本実施形態では第１アドレスデータＡＤ１とする。また、アッテネータ（不図示）の所望の減衰量に対するデータを、例えば（１，１）、搬送波の所望の周波数に対するデータを、例えば（０，１）、パワーアンプ６３の所望の増幅率に対するデータを、例えば（１，０）であることとする。したがって、本実施形態において上記の所望のデータが、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３の夫々に設定されるためには、第１設定回路４０には、クロック信号ＳＣＬＫの立ち上がり時に、データ（１，０，１，０）とデータ（１，１）、（０，１）、（１，０）とが、順次データＳＤＡとしてシフトレジスタ５０に入力される必要がある。なお、本実施形態では、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３の各回路に所望の設定をするために順次入力されるデータ（１，１）、（０，１）、（１，０）を纏めて、第１データＤ１（１，１，０，１，１，０）とする。
【００４１】
また、前述の様に、音声信号増幅回路３０，３１の夫々は、レベルシフトされた音声信号ＲＩＮ１，ＬＩＮ１を増幅するとともに反転し、クロック信号ＳＣＬＫ１、データＳＤＡ１として出力する。したがって、データＳＤＡ１として第１アドレスデータＡＤ１及び第１データＤ１がクロック信号ＳＣＬＫの立ち上がり時に音声信号増幅回路３０，３１から出力されるためには、反転したクロック信号ＳＣＬＫ１の立下り時に、第１アドレスデータＡＤ１及び第１データＤ１の各ビットを反転したデータが音声信号ＬＩＮとして、音声信号増幅回路３１に入力される必要がある。本実施形態では、第１アドレスデータＡＤ１の各ビットを反転したデータ（０，１，０，１）を、第２アドレスデータＡＤ２とし、第１データＤ１の各ビットを反転したデータ（０，０，１，０，０，１）を第２データＤ２とする。また、本実施形態の音楽再生装置２０には、音声信号ＲＩＮとして出力される所定クロック信号の立ち下がりに同期して、第２アドレスデータＡＤ２及び第２データＤ２が音声信号ＬＩＮとして出力されるよう、設定用音楽ファイルが予め保存されていることとする。
【００４２】
まず、利用者は、図６に示すように、音楽再生装置２０を操作し、音楽再生装置２０に保存された前述の設定用音楽ファイルを読み出して再生する。その結果、音楽再生装置２０からは、音声信号ＲＩＮとして所定クロック信号が、音声信号ＬＩＮとして第２アドレスデータＡＤ２及び第２データＤ２が夫々出力されることとなる。音声信号ＲＩＮ，ＬＩＮは、前述のようにそれぞれ直流レベルが電圧Ｖ１にシフトされた音声信号ＲＩＮ１，ＬＩＮ１となる。また、音声信号増幅回路３０，３１は、音声信号ＲＩＮ１，ＬＩＮ１の夫々を増幅するとともに反転して出力する。したがって、音声信号増幅回路３０からはクロック信号ＳＣＬＫ１が出力され、音声信号増幅回路３１からは、クロック信号ＳＣＬＫ１の立ち上がりに同期して、第１アドレスデータＡＤ１及び第１データＤ１がデータＳＤＡ１として出力されることとなる。また、制御信号ＣＯＮＴはＬレベルであるため、選択回路３２Ａ，３３Ａからは、クロック信号ＳＣＬＫ１，データＳＤＡ１が夫々クロック信号ＳＣＬＫ，データＳＤＡとして出力される。このため、第１設定回路４０におけるシフトレジスタ５０には、第１アドレスデータＡＤ１に続き、第１データＤ１が順次入力される。第１アドレスデータＡＤ１は、アドレスデコーダ５１に割り当てられたアドレスと一致するよう設定されているため、第１アドレスデータＡＤ１及び第１データＤ１が全てシフトレジスタ５０に保持されると、アドレスデコーダ５１は、デコード信号ＤＥＣを出力する。また、シフトレジスタ５０は、第１データＤ１を設定データＤＯとしてラッチ回路５２へ出力し、ラッチ回路５２は、デコード信号ＤＥＣが入力されると、ラッチデータＬＤとして第１データＤ１を出力回路４１の第２設定回路６０へ出力することとなる。したがって、第２設定回路６０は、第１データＤ１に基づき、第１設定信号ＳＥＴ１、第２設定信号ＳＥＴ２、第３設定信号ＳＥＴ３を、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３の夫々に出力するため、前述の各回路には、所望の状態が設定される。そして利用者は、音楽再生装置２０に保存された所望の音楽ファイルを選択し、所望の音楽ファイルに基づいた音声信号ＲＩＮ，ＬＩＮが音楽再生装置２０から出力されるよう、音楽再生装置２０を操作する。この結果、出力回路４１は、音声信号ＲＩＮ，ＬＩＮに応じたステレオコンポジット信号ＳＯで、所望の周波数の搬送波を変調し、所望のレベルの出力信号ＯＵＴをアンテナ(不図示)へ出力することとなる。すなわち、選択された音楽ファイルは、カーステレオ（不図示）で再生されることとなる。なお、一般に音楽ファイルを再生した際の音声信号ＬＩＮに基づくデータＳＤＡが第２アドレスデータＡＤ２と一致し、音楽ファイルを再生した際に出力されるクロック信号ＳＣＬＫに同期してシフトレジスタ５０に入力される可能性は低い。したがって、音楽ファイルが再生されている間に誤ってラッチデータＬＤが更新される可能性は低い。つまり、本実施形態のＦＭ送信回路１０は、設定用音楽ファイルが再生された場合のみ、その設定が変更される。
【００４３】
なお、ここでは、第１の実施形態の選択回路３２Ａ，３３Ａが用いられた場合を説明したが、第２の実施形態の選択回路３２Ｂ，３３Ｂを用いても同様に第１データＤ１をシフトレジスタ５０に設定可能である。
【００４４】
＜＜制御信号ＣＯＮＴがＨレベルの場合のＦＭ送信回路１０の動作＞＞
つぎに、制御信号ＣＯＮＴがＨレベルの場合、つまり、利用者がマイコン２３からのクロック信号ＳＣＬＫ２及びデータＳＤＡ２に基づいて、ＦＭ送信回路１０に入力される音声信号ＲＩＮ，ＬＩＮの処理に対する設定を実行することを選択した場合のＦＭ送信回路１０の動作を説明する。なお、ここでも、アドレスデコーダ５１に割り当てられたアドレスは前述の第１アドレスデータＡＤ１であることとし、ＦＭ送信回路１０におけるステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３の夫々の回路に対する所望のデータは前述の第１データＤ１であることとする。また、ＦＭ送信回路１０においては、第１の実施形態の選択回路３２Ａ，３３Ａが用いられていることとする。
【００４５】
まず利用者は、ＦＭ送信回路１０における搬送波の周波数等を所望の設定とするために、設定装置（不図示）を操作する。そして利用者は、マイコン２３へ搬送波の周波数データ等が転送されるよう、利用者は設定装置（不図示）を操作する。利用者が周波数データ等を転送させるべく設定装置（不図示）を操作した後、マイコン２３は所定のタイミングで、クロック信号ＳＣＬＫ２の立ち上がりに同期して、第１アドレスデータＡＤ１と、第１データＤ１とをデータＳＤＡ２として順次出力する。制御信号ＣＯＮＴはＨレベルであるため、選択回路３２Ａ，３３Ａからは、クロック信号ＳＣＬＫ２、データＳＤＡ２が夫々、クロック信号ＳＣＬＫ、データＳＤＡとして出力される。したがって、前述の制御信号ＣＯＮＴがＬレベルの場合と同様に、第１データＤ１が出力回路４１の第２設定回路６０へ出力されることとなる。この結果、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３の各回路には、所望の状態が設定され、音楽再生装置２０に保存された音楽ファイルは、カーステレオ（不図示）で再生可能となる。
【００４６】
なお、ここでは、第１の実施形態の選択回路３２Ａ，３３Ａが用いられた場合を説明したが、第２の実施形態の選択回路３２Ｂ，３３Ｂを用いた場合においても同様に、第１データＤ１をシフトレジスタ５０に設定可能である。
【００４７】
以上に説明した構成からなる本実施形態のＦＭ送信回路１０は、制御信号ＣＯＮＴがＬレベルの場合、音楽再生装置２０から、音声信号ＲＩＮとして所定クロック信号を、音声信号ＬＩＮとして第２アドレスデータＡＤ２及び第２データＤ２を入力させることにより、ＦＭ送信回路１０に入力される音声信号ＲＩＮ，ＬＩＮの減衰量、搬送波の周波数、変調信号ＭＯＤの増幅率を設定可能である。また、ＦＭ送信回路１０は、制御信号ＣＯＮＴがＨレベルの場合、マイコン２３から、クロック信号ＳＣＬＫ２と、第１アドレスデータＡＤ１及び第１データＤ１からなるデータＳＤＡ２とを入力させることにより、ＦＭ送信回路１０に入力される音声信号ＲＩＮ，ＬＩＮの減衰量、搬送波の周波数、変調信号ＭＯＤの増幅率を設定可能である。一般的に、ＦＭ送信回路における前述の周波数等を設定するためには、マイコンが必ず必要となる。また、搬送波の周波数を設定するためには、例えば、特開２００７−８８６５７号公報に記載されている様に、搬送波の周波数を設定するための設定装置、搬送波の周波数を表示させる表示画面（不図示）及び表示画面を駆動する駆動回路等を備える必要がある。本実施形態のＦＭ送信回路１０は、制御信号ＣＯＮＴがＬレベルとなるようスイッチ２４が設定されている場合、音楽再生装置２０からの設定用音楽ファイルに基づいて音声信号ＲＩＮ，ＬＩＮの処理に対する設定をすることが可能である。したがって、本実施形態では、ＦＭ送信回路１０における各回路の状態を設定するために、必ずしもマイコン２３を用いる必要が無い。ただし、制御信号ＣＯＮＴがＨレベルとなるようスイッチ２４の設定を変更すると、ＦＭ送信回路１０は、マイコン２３からのクロック信号ＳＣＬＫ２及びデータＳＤＡ２に基づいて音声信号ＲＩＮ，ＬＩＮの処理に対する設定をすることが可能である。したがって利用者は、例えば、スイッチ２４を基板に実装する際に、端子８４を電源電圧ＶＣＣ、グランドＧＮＤの何れかに接続することにより、音声信号ＲＩＮ，ＬＩＮの処理に対する設定をするためにマイコン２３を使用するか否かを自由に選択できる。
【００４８】
また、音楽再生装置２０から出力される音声信号ＲＩＮ，ＬＩＮの振幅レベルは、利用者が利用する音楽再生装置２０により異なる。本実施形態のＦＭ送信回路１０は、音声信号ＲＩＮ，ＬＩＮのレベルを夫々増幅し、クロック信号ＳＣＬＫ１、データＳＤＡ１として出力する音声信号増幅回路３０，３１を含んで構成される。このため、例えば、音楽再生装置２０から出力される音声信号ＲＩＮ，ＬＩＮの振幅レベルが小さい場合であっても、確実にシフトレジスタ５０が保持するデータを更新可能なクロック信号ＳＣＬＫ１，データＳＤＡ１を出力することが可能である。また、選択回路３２，３３は、制御信号ＣＯＮＴがＬレベルの場合、クロック信号ＳＣＬＫ１及びデータＳＤＡ１を選択してシフトレジスタ５０に出力する。一方、選択回路３２，３３は、制御信号ＣＯＮＴがＨレベルの場合、マイコン２３からのクロック信号ＳＣＬＫ２及びデータＳＤＡ２を選択してシフトレジスタ５０に出力する。本実施形態のＦＭ送信回路１０は、このような回路を含むことにより、マイコン２３を必ずしも用いることなく、音声信号ＲＩＮ，ＬＩＮの処理に対する設定をすることが可能である。
【００４９】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【００５０】
本実施系形態の音声信号増幅回路３０は、図２に示すような構成で実現されることとしているが、例えば、一般的なオペアンプを用いた反転増幅回路で構成されることとしても良い。音声信号増幅回路３０を反転増幅回路で構成する際には、反転増幅回路の利得を大きくすることにより、レベルの小さい音声信号ＲＩＮが入力された場合であっても、音声信号ＲＩＮは増幅され、論理レベルのクロック信号ＳＣＬＫが出力される。
【００５１】
本実施形態の出力回路４１は、ラッチデータＬＤに基づいて、ステレオ変調回路６１におけるアッテネータ（不図示）の減衰量、周波数変調回路６２における搬送波の周波数、パワーアンプ６３の増幅率が設定される構成としているがそれに限定されるものではない。例えば、出力回路４１が、基準電流に応じたバイアス電流を、出力回路４１を構成する各回路に供給するバイアス電流回路（不図示）を含む構成とし、ラッチデータＬＤに基づいて、バイアス電流回路（不図示）の基準電流値が設定される構成としても良い。この場合、例えば、ラッチデータＬＤに基づいて第２設定回路６０が、基準電流の値がゼロになるよう設定すると、出力回路４１の消費電流は抑制される。また、ラッチデータＬＤに基づいて、第２設定回路６０が、ステレオ変調回路６１からの出力されるステレオコンポジット信号ＳＯを、ステレオ信号からモノラル信号に変更可能な構成としても良い。
【００５２】
また、本実施形態のステレオ変調回路６１のアッテネータ（不図示）は、入力される音声信号ＲＩＮ，ＬＩＮのレベルをラッチデータＬＤに基づいて共に減衰させることとしているが、例えば、アッテネータ（不図示）を、音声信号ＲＩＮ，ＬＩＮの夫々のレベルを減衰可能なように、第１アッテネータ（不図示）、第２アッテネータ（不図示）と二つ設け、ラッチデータＬＤに基づいて、二つ設けられたアッテネータそのうちの一方のアッテネータの減衰量のみを変更することとしても良い。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施形態であるＦＭ送信回路１０の構成を示す図である。
【図２】音声信号増幅回路３０，３１の一実施形態を示す図である。
【図３】音声信号増幅回路３０の動作を説明するための図である。
【図４】選択回路３２，３３の第１の実施形態を示す図である。
【図５】選択回路３２，３３の第２の実施形態を示す図である。
【図６】ＦＭ送信回路１０の動作の一例を説明するための図である。
【図７】ＦＭ送信回路１０の動作の一例を説明するための図である。
【図８】送信装置の構成を示す図である。
【符号の説明】
【００５４】
１０  ＦＭ送信回路
２０  音楽再生装置
２１，２２  コンデンサ
３０，３１  音声信号増幅回路
３２，３３  選択回路（ＳＥＬ）
４０  第１設定回路
４１  出力回路
５０  シフトレジスタ
５１  アドレスデコーダ
５２  ラッチ回路
６０  第２設定回路
６１  ステレオ変調回路
６２  周波数変調回路
６３  パワーアンプ
８０〜８５  端子
１００，１０１  抵抗
１１０，１１１  電圧源
１１２  バイアス電流源
１２０〜１２３   ＮＰＮトランジスタ
１３０〜１３３  ＰＮＰトランジスタ
１４０，１４１，１７０〜１７３  ＮＭＯＳトランジスタ
１５０，１５１，１８０〜１８３  ＰＭＯＳトランジスタ
１６０，１９０，１９１  インバータ
【図１】
2010087601.tif 000003
【図２】
2010087601.tif 000004
【図３】
2010087601.tif 000005
【図４】
2010087601.tif 000006
【図５】
2010087601.tif 000007
【図６】
2010087601.tif 000008
【図７】
2010087601.tif 000009
【図８】
2010087601.tif 000010