(57)【要約】【課題】発振に使用するインバータ回路の段数を変更することなく、発振に使用するインバータ回路の段数を変更した状態と等価の状態を作り出すことにより、発振周波数を変更できるようにしたリング発振器を提供する。【解決手段】初期化時にインバータ回路３9を不活性状態とした後、ＰＭＯＳトランジスタ１１1、１１3〜１１7、１１9及びＮＭＯＳトランジスタ１２2、１２4〜１２6、１２8をオフとすると、電圧制御発振部１内のリング発振器をインバータ回路の段数が９段のものとして動作させることができる。初期化時にインバータ回路３1、３4、３7を不活性状態とした後、ＰＭＯＳトランジスタ１１1、１１3〜１１7、１１9及びＮＭＯＳトランジスタ１２2、１２4〜１２6、１２8をオフとすると、電圧制御発振部１内のリング発振器をインバータ回路の段数が３段のものと等価のものとして動作させることができる。【選択図】図１
2010087645.tif 000002
【特許請求の範囲】
【請求項１】
奇数個のインバータ回路をリング接続してなるリング発振部と、
前記リング発振部の初期化時に、前記奇数個のインバータ回路の接続点に、制御信号が指示するインバータ回路を不活性状態とする初期電位を設定する初期化部と、
を有することを特徴とするリング発振器。
【請求項２】
制御電圧に制御されて、前記奇数個のインバータ回路の高電位側の電源電圧又は低電位側の電源電圧を制御する電源電圧制御回路を更に有すること
を特徴とする請求項１に記載のリング発振器。
【請求項３】
前記奇数個は、３以上の奇数の積で求められる個数であり、
前記不活性状態とするインバータ回路の数は、１又は前記３以上の奇数の積で求められる数の約数である前記３以上の奇数であること
を特徴とする請求項１又は２に記載のリング発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ回路をリング接続してなるリング発振器に関する。
【背景技術】
【０００２】
インバータ回路をリング接続してなるリング発振器として、発振信号経路にセレクタ回路を挿入し、このセレクタ回路により、発振に使用するインバータ回路の段数を変更することで、発振周波数を変更可能としたリング発振器が提案されている（例えば、特許文献１参照）。
【特許文献１】特開平９−２３８０５３号公報
【特許文献２】特開平５−３４３９５６号公報
【特許文献３】ＷＯ２００５−０３９０５１
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、発振信号経路にセレクタ回路を挿入すると、経路を異にする複数の発振信号がセレクタ回路に与えられることになるため、クロストークによってジッタ特性が悪化してしまうという問題点がある。
【０００４】
本発明は、発振に使用するインバータ回路の段数を変更することなく、発振に使用するインバータ回路の段数を変更した状態と等価の状態を作り出すことにより、発振周波数を変更できるようにし、良好なジッタ特性を得ることができるようにしたリング発振器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
ここで開示するリング発振器は、奇数個のインバータ回路をリング接続してなるリング発振部と、前記リング発振部の初期化時に、前記奇数個のインバータ回路の接続点に、制御信号が指示するインバータ回路を不活性状態とする初期電位を設定する初期化部とを有するものである。
【発明の効果】
【０００６】
開示したリング発振器によれば、前記制御信号の指示内容を変更することにより、前記リング発振部の初期化時に、不活性状態とするインバータ回路の個数を変更することができる。即ち、発振に使用するインバータ回路の段数を変更することなく、発振に使用するインバータ回路の段数を変更した状態と等価の状態を作り出すことができ、これにより、発振周波数を変更することができる。この結果、発振信号経路に発振周波数を変更するためのセレクタ回路を挿入することが不要となるので、良好なジッタ特性を得ることができる。
【発明を実施するための最良の形態】
【０００７】
以下、図１〜図１５を参照して、本発明の第１実施形態及び第２実施形態について、本発明を電圧制御発振器に適用した場合を例にして説明するが、本発明は、これら第１実施形態及び第２実施形態に限定されるものではなく、本発明の要旨を逸脱することなく、種々の形態を取り得るものである。
【０００８】
（第１実施形態）
図１は本発明の第１実施形態を示す回路図である。本発明の第１実施形態は、電圧制御発振部１と、電圧制御発振部１の初期化を行う初期化部２とを有している。本発明の第１実施形態は、電圧制御発振部１内のリング発振器を９個のインバータ回路で構成し、電圧制御発振部１をインバータ回路の段数が９段のものとして動作させるか、あるいは、インバータ回路の段数が３段のものと等価のものとして動作させるかを選択することができるようにしたものである。
【０００９】
電圧制御発振部１において、３1〜３9はインバータ回路、４はＮＭＯＳトランジスタである。インバータ回路３1〜３9は、リング接続されてリング発振器を構成しており、高電位側の電源ノードを正の電源電圧ＶＤＤを供給するＶＤＤ電源配線５に接続し、低電位側の電源ノードをＮＭＯＳトランジスタ４のドレインに接続している。ＮＭＯＳトランジスタ４は、インバータ回路３1〜３9の低電位側の電源電圧を制御する電源電圧制御回路をなすものであり、ソースを接地し、ゲートに制御電圧ＶＣＮＴが与えられるように構成されている。
【００１０】
図２はインバータ回路３1の構成を示す回路図である。インバータ回路３1は、ＣＭＯＳ型のインバータであり、ＰＭＯＳトランジスタ６と、ＮＭＯＳトランジスタ７とで構成されている。８は高電位側の電源ノード、９は低電位側の電源ノードである。インバータ回路３2〜３9も同一構成とされる。
【００１１】
また、図１において、１０は発振信号出力用のインバータ回路である。インバータ回路１０は、その入力端子をインバータ回路３9の出力端子に接続し、インバータ回路３9の出力信号を反転してなる信号を発振信号ＯＵＴとして出力するものである。インバータ回路１０は、ＣＭＯＳ型のインバータ回路であり、高電位側の電源ノードをＶＤＤ電源配線５に接続し、低電位側の電源ノードを接地している。
【００１２】
１１1〜１１9はＰＭＯＳトランジスタである。ＰＭＯＳトランジスタ１１i（但し、ｉ＝１、２、…、８であり、以下、同様である。）は、ソースをＶＤＤ電源配線５に接続し、ドレインをインバータ回路３iの出力端子とインバータ回路３i+1の入力端子との接続点であるノードＮiに接続している。ＰＭＯＳトランジスタ１１9は、ソースをＶＤＤ電源配線５に接続し、ドレインをインバータ回路３9の出力端子とインバータ回路３1の入力端子との接続点であるノードＮ9に接続している。
【００１３】
ＰＭＯＳトランジスタ１１1のゲートには制御信号Ａが与えられる。ＰＭＯＳトランジスタ１１2は、ゲートをソースに接続している。ＰＭＯＳトランジスタ１１3のゲートには制御信号Ａが与えられる。ＰＭＯＳトランジスタ１１4のゲートには制御信号Ｃが与えられる。ＰＭＯＳトランジスタ１１5のゲートには制御信号Ｅが与えられる。ＰＭＯＳトランジスタ１１6のゲートには制御信号Ｃが与えられる。ＰＭＯＳトランジスタ１１7のゲートには制御信号Ａが与えられる。ＰＭＯＳトランジスタ１１8は、ゲートをソースに接続している。ＰＭＯＳトランジスタ１１9のゲートには制御信号Ａが与えられる。
【００１４】
１２1〜１２9はＮＭＯＳトランジスタである。ＮＭＯＳトランジスタ１２iは、ドレインをノードＮiに接続し、ソースを接地している。ＮＭＯＳトランジスタ１２9は、ドレインをノードＮ9に接続し、ソースを接地している。
【００１５】
ＮＭＯＳトランジスタ１２1は、ゲートをソースに接続している。ＮＭＯＳトランジスタ１２2のゲートには制御信号Ｂが与えられる。ＮＭＯＳトランジスタ１２3は、ゲートをソースに接続している。ＮＭＯＳトランジスタ１２4のゲートには制御信号Ｄが与えられる。ＮＭＯＳトランジスタ１２5のゲートには制御信号Ｆが与えられる。ＮＭＯＳトランジスタ１２6のゲートには制御信号Ｄが与えられる。ＮＭＯＳトランジスタ１２7は、ゲートをソースに接続している。ＮＭＯＳトランジスタ１２8のゲートには制御信号Ｂが与えられる。ＮＭＯＳトランジスタ１２9は、ゲートをソースに接続している。
【００１６】
図３は初期化部２の構成を示す回路図である。初期化部２は、インバータ１３と、２入力１出力型のセレクタ１４〜１７とを有している。インバータ１３は、リセット信号ＲＥＳＥＴを反転して制御信号Ａを出力するものである。リセット信号ＲＥＳＥＴは、制御信号Ｂとしても使用されるものであり、電圧制御発振部１を初期化するときはＨレベル、電圧制御発振部１に発振動作を実行させるときはＬレベルとされる。
【００１７】
セレクタ１４〜１７は、選択制御信号ＳＥＬにより選択動作が制御される。選択制御信号ＳＥＬは、インバータ回路３1〜３9からなるリング発振器をインバータ回路の段数が９段のものとして動作させるか、インバータ回路の段数が３段のものと等価のものとして動作させるかを選択するための信号である。選択制御信号ＳＥＬは、インバータ回路３1〜３9からなるリング発振器をインバータ回路の段数が９段のものとして動作させるときはＬレベルとされ、インバータ回路の段数が３段のものと等価のものとして動作させるときはＨレベルとされる。
【００１８】
セレクタ１４は、選択制御信号ＳＥＬ＝Ｈレベルのときは、制御信号Ａを選択し、制御信号Ａを制御信号Ｃとして出力し、選択制御信号ＳＥＬ＝Ｌレベルのときは、電源電圧ＶＤＤを選択し、電源電圧ＶＤＤを制御信号Ｃとして出力する。セレクタ１５は、選択制御信号ＳＥＬ＝Ｈレベルのときは、接地電圧０Ｖを選択し、接地電圧０Ｖを制御信号Ｄとして出力し、選択制御信号ＳＥＬ＝Ｌレベルのときは、リセット信号ＲＥＳＥＴを選択し、リセット信号ＲＥＳＥＴを制御信号Ｄとして出力する。
【００１９】
セレクタ１６は、選択制御信号ＳＥＬ＝Ｈレベルのときは、電源電圧ＶＤＤを選択し、電源電圧ＶＤＤを制御信号Ｅとして出力し、選択制御信号ＳＥＬ＝Ｌレベルのときは、制御信号Ａを選択し、制御信号Ａを制御信号Ｅとして出力する。セレクタ１７は、選択制御信号ＳＥＬ＝Ｈレベルのときは、リセット信号ＲＥＳＥＴを選択し、リセット信号ＲＥＳＥＴを制御信号Ｆとして出力し、選択制御信号ＳＥＬ＝Ｌレベルのときは、接地電圧０Ｖを選択し、接地電圧０Ｖを制御信号Ｆとして出力する。表１は、初期化部２の機能を示している。
【００２０】
【表１】
2010087645.tif 000003
【００２１】
即ち、リセット信号ＲＥＳＥＴ＝Ｈレベル、選択制御信号ＳＥＬ＝Ｌレベルとすると、制御信号Ａ＝Ｌレベル、制御信号Ｂ＝Ｈレベル、制御信号Ｃ＝Ｈレベル、制御信号Ｄ＝Ｈレベル、制御信号Ｅ＝Ｌレベル、制御信号Ｆ＝Ｌレベルとなる。また、リセット信号ＲＥＳＥＴ＝Ｌレベル、選択制御信号ＳＥＬ＝Ｌレベルとすると、制御信号Ａ＝Ｈレベル、制御信号Ｂ＝Ｌレベル、制御信号Ｃ＝Ｈレベル、制御信号Ｄ＝Ｌレベル、制御信号Ｅ＝Ｈレベル、制御信号Ｆ＝Ｌレベルとなる。
【００２２】
これに対して、リセット信号ＲＥＳＥＴ＝Ｈレベル、選択制御信号ＳＥＬ＝Ｈレベルとすると、制御信号Ａ＝Ｌレベル、制御信号Ｂ＝Ｈレベル、制御信号Ｃ＝Ｌレベル、制御信号Ｄ＝Ｌレベル、制御信号Ｅ＝Ｈレベル、制御信号Ｆ＝Ｈレベルとなる。また、リセット信号ＲＥＳＥＴ＝Ｌレベル、選択制御信号ＳＥＬ＝Ｈレベルとすると、制御信号Ａ＝Ｈレベル、制御信号Ｂ＝Ｌレベル、制御信号Ｃ＝Ｈレベル、制御信号Ｄ＝Ｌレベル、制御信号Ｅ＝Ｈレベル、制御信号Ｆ＝Ｌレベルとなる。
【００２３】
図４は本発明の第１実施形態の第１動作例の初期化時の状態を示す回路図、図５は本発明の第１実施形態の第１動作例を示すタイミングチャートである。本発明の第１実施形態の第１動作例は、インバータ回路３1〜３9からなるリング発振器をインバータ回路の段数が９段のものとして動作させる場合である。この場合には、初期化時に、リセット信号ＲＥＳＥＴ＝Ｈレベル、選択制御信号ＳＥＬ＝Ｌレベルとする。このようにすると、表１に示すように、制御信号Ａ＝Ｌレベル、制御信号Ｂ＝Ｈレベル、制御信号Ｃ＝Ｈレベル、制御信号Ｄ＝Ｈレベル、制御信号Ｅ＝Ｌレベル、制御信号Ｆ＝Ｌレベルとなる。
【００２４】
この結果、図４に示すように、ＰＭＯＳトランジスタ１１1の状態＝ＯＮ、ＰＭＯＳトランジスタ１１2の状態＝ＯＦＦ、ＰＭＯＳトランジスタ１１3の状態＝ＯＮ、ＰＭＯＳトランジスタ１１4の状態＝ＯＦＦ、ＰＭＯＳトランジスタ１１5の状態＝ＯＮ、ＰＭＯＳトランジスタ１１6の状態＝ＯＦＦ、ＰＭＯＳトランジスタ１１7の状態＝ＯＮ、ＰＭＯＳトランジスタ１１8の状態＝ＯＦＦ、ＰＭＯＳトランジスタ１１9の状態＝ＯＮとなる。
【００２５】
また、ＮＭＯＳトランジスタ１２1の状態＝ＯＦＦ、ＮＭＯＳトランジスタ１２2の状態＝ＯＮ、ＮＭＯＳトランジスタ１２3の状態＝ＯＦＦ、ＮＭＯＳトランジスタ１２4の状態＝ＯＮ、ＮＭＯＳトランジスタ１２5の状態＝ＯＦＦ、ＮＭＯＳトランジスタ１２6の状態＝ＯＮ、ＮＭＯＳトランジスタ１２7の状態＝ＯＦＦ、ＮＭＯＳトランジスタ１２8の状態＝ＯＦＦ、ＮＭＯＳトランジスタ１２9の状態＝ＯＦＦとなる。
【００２６】
したがって、ノードＮ1〜Ｎ9のレベルは、図４に示すように、ノードＮ1のレベル＝Ｈレベル、ノードＮ2のレベル＝Ｌレベル、ノードＮ3のレベル＝Ｈレベル、ノードＮ4のレベル＝Ｌレベル、ノードＮ5のレベル＝Ｈレベル、ノードＮ6のレベル＝Ｌレベル、ノードＮ7のレベル＝Ｈレベル、ノードＮ8のレベル＝Ｌレベル、ノードＮ9のレベル＝Ｈレベルとなる。この場合には、インバータ回路３1のみが、入力ノード及び出力ノードがともに同一レベル（Ｈレベル）で不活性状態となる。
【００２７】
次に、リセット信号ＲＥＳＥＴ＝Ｌレベルとする。このようにすると、表１に示すように、制御信号Ａ＝Ｈレベル、制御信号Ｂ＝Ｌレベル、制御信号Ｃ＝Ｈレベル、制御信号Ｄ＝Ｌレベル、制御信号Ｅ＝Ｈレベル、制御信号Ｆ＝Ｌレベルとなる。この結果、ＰＭＯＳトランジスタ１１1〜１１9及びＮＭＯＳトランジスタ１２1〜１２9はＯＦＦ状態となり、インバータ回路３1〜３9からなるリング発振器は、発振動作を開始する。
【００２８】
この場合、インバータ回路３1のみが不活性状態となっているので、図５に示すように、まず、インバータ回路３1の出力がＬレベルに変化する。次に、インバータ回路３2の出力がＨレベルに変化する。次に、インバータ回路３3の出力がＬレベルに変化する。次に、インバータ回路３4の出力がＨレベルに変化する。次に、インバータ回路３5の出力がＬレベルに変化する。次に、インバータ回路３6の出力がＨレベルに変化する。次に、インバータ回路３7の出力がＬレベルに変化する。次に、インバータ回路３8の出力がＨレベルに変化する。次に、インバータ回路３9の出力がＬレベルに変化する。
【００２９】
次に、インバータ回路３1の出力がＨレベルに変化する。次に、インバータ回路３2の出力がＬレベルに変化する。次に、インバータ回路３3の出力がＨレベルに変化する。次に、インバータ回路３4の出力がＬレベルに変化する。次に、インバータ回路３5の出力がＨレベルに変化する。次に、インバータ回路３6の出力がＬレベルに変化する。次に、インバータ回路３7の出力がＨレベルに変化する。次に、インバータ回路３8の出力がＬレベルに変化する。次に、インバータ回路３9の出力がＨレベルに変化する。以下、同様にしてインバータ回路３1〜３9の出力が変化し、インバータ回路３1〜３9による発振動作が行われる。
【００３０】
ここで、インバータ回路３1〜３9の１個の遅延時間をＴとすると、発振信号ＯＵＴの周期は１８Ｔとなる。即ち、インバータ回路３1〜３9からなるリング発振器をインバータ回路の段数が９段のものとして動作させることができる。また、この状態で、制御電圧ＶＣＮＴが変化すると、発振信号ＯＵＴの周波数は変化する。制御電圧ＶＣＮＴが相対的に高くなると、ＮＭＯＳトランジスタ４のＯＮ抵抗は相対的に小さくなり、インバータ回路３1〜３9の低電位側の電源電圧が相対的に低くなるので、発振周波数は相対的に高くなる。制御電圧ＶＣＮＴが相対的に低くなると、ＮＭＯＳトランジスタ４のＯＮ抵抗は相対的に大きくなり、インバータ回路３1〜３9の低電位側の電源電圧が相対的に高くなるので、発振周波数は相対的に低くなる。
【００３１】
図６は本発明の第１実施形態の第２動作例の初期化時の状態を示す回路図、図７は本発明の第１実施形態の第２動作例を示すタイミングチャートである。本発明の第１実施形態の第２動作例は、インバータ回路３1〜３9からなるリング発振器をインバータ回路の段数が３段のものと等価のものとして動作させる場合である。この場合には、初期化時に、リセット信号ＲＥＳＥＴ＝Ｈレベル、選択制御信号ＳＥＬ＝Ｈレベルとする。このようにすると、表１に示すように、制御信号Ａ＝Ｌレベル、制御信号Ｂ＝Ｈレベル、制御信号Ｃ＝Ｌレベル、制御信号Ｄ＝Ｌレベル、制御信号Ｅ＝Ｈレベル、制御信号Ｆ＝Ｈレベルとなる。
【００３２】
この結果、図６に示すように、ＰＭＯＳトランジスタ１１1の状態＝ＯＮ、ＰＭＯＳトランジスタ１１2の状態＝ＯＦＦ、ＰＭＯＳトランジスタ１１3の状態＝ＯＮ、ＰＭＯＳトランジスタ１１4の状態＝ＯＮ、ＰＭＯＳトランジスタ１１5の状態＝ＯＦＦ、ＰＭＯＳトランジスタ１１6の状態＝ＯＮ、ＰＭＯＳトランジスタ１１7の状態＝ＯＮ、ＰＭＯＳトランジスタ１１8の状態＝ＯＦＦ、ＰＭＯＳトランジスタ１１9の状態＝ＯＮとなる。
【００３３】
また、ＮＭＯＳトランジスタ１２1の状態＝ＯＦＦ、ＮＭＯＳトランジスタ１２2の状態＝ＯＮ、ＮＭＯＳトランジスタ１２3の状態＝ＯＦＦ、ＮＭＯＳトランジスタ１２4の状態＝ＯＦＦ、ＮＭＯＳトランジスタ１２5の状態＝ＯＮ、ＮＭＯＳトランジスタ１２6の状態＝ＯＦＦ、ＮＭＯＳトランジスタ１２7の状態＝ＯＦＦ、ＮＭＯＳトランジスタ１２8の状態＝ＯＮ、ＮＭＯＳトランジスタ１２9の状態＝ＯＦＦとなる。
【００３４】
したがって、ノードＮ1〜Ｎ9のレベルは、図６に示すように、ノードＮ1のレベル＝Ｈレベル、ノードＮ2のレベル＝Ｌレベル、ノードＮ3のレベル＝Ｈレベル、ノードＮ4のレベル＝Ｈレベル、ノードＮ5のレベル＝Ｌレベル、ノードＮ6のレベル＝Ｈレベル、ノードＮ7のレベル＝Ｈレベル、ノードＮ8のレベル＝Ｌレベル、ノードＮ9のレベル＝Ｈレベルとなる。この場合には、インバータ回路３1、３4、３7が、入力ノード及び出力ノードのレベルがともに同一レベル（Ｈレベル）で不活性状態となる。
【００３５】
次に、リセット信号ＲＥＳＥＴ＝Ｌレベルとする。このようにすると、表１に示すように、制御信号Ａ＝Ｈレベル、制御信号Ｂ＝Ｌレベル、制御信号Ｃ＝Ｈレベル、制御信号Ｄ＝Ｌレベル、制御信号Ｅ＝Ｈレベル、制御信号Ｆ＝Ｌレベルとなる。この結果、ＰＭＯＳトランジスタ１１1〜１１9及びＮＭＯＳトランジスタ１２1〜１２9はＯＦＦ状態となり、インバータ回路３1〜３9からなるリング発振器は、発振動作を開始する。
【００３６】
この場合、インバータ回路３1、３4、３7が不活性状態となっているので、図７に示すように、まず、インバータ回路３1、３4、３7の出力がＬレベルに変化する。次に、インバータ回路３2、３5、３8の出力がＨレベルに変化する。次に、インバータ回路３3、３6、３9の出力がＬレベルに変化する。次に、インバータ回路３1、３4、３7の出力がＨレベルに変化する。次に、インバータ回路３2、３5、３8の出力がＬレベルに変化する。次に、インバータ回路３3、３6、３9の出力がＨレベルに変化する。以下、同様にしてインバータ回路３1〜３9の出力が変化し、インバータ回路３1〜３9による発振動作が行われる。
【００３７】
ここで、インバータ回路３1〜３9の１個の遅延時間をＴとすると、発振信号ＯＵＴの周期は６Ｔとなる。即ち、インバータ回路３1〜３9からなるリング発振器をインバータ回路の段数が３段のものと等価のものとして動作させることができる。また、この状態で、制御電圧ＶＣＮＴが変化すると、発振信号ＯＵＴの周波数が変化する。制御電圧ＶＣＮＴが相対的に高くなると、ＮＭＯＳトランジスタ４のＯＮ抵抗は相対的に小さくなり、インバータ回路３1〜３9の低電位側の電源電圧が相対的に低くなるので、発振周波数は相対的に高くなる。制御電圧ＶＣＮＴが相対的に低くなると、ＮＭＯＳトランジスタ４のＯＮ抵抗は相対的に大きくなり、インバータ回路３1〜３9の低電位側の電源電圧が相対的に高くなるので、発振周波数は相対的に低くなる。
【００３８】
以上のように、本発明の第１実施形態によれば、インバータ３1〜３9からなるリング発振器に対して、初期化部２と、ＰＭＯＳトランジスタ１１1〜１１9と、ＮＭＯＳトランジスタ１２1〜１２9とを設けている。この結果、初期化時には、リセット信号ＲＥＳＥＴ＝Ｈレベル、選択制御信号ＳＥＬ＝Ｌレベルとし、次に、リセット信号ＲＥＳＥＴ＝Ｌレベルとすることにより、インバータ回路３1〜３9からなるリング発振器をインバータ回路の段数が９段のものとして動作させ、インバータ回路３1〜３9の１個の遅延時間をＴとすると、周期を１８Ｔとする発振信号ＯＵＴを得ることができる。また、この場合、制御電圧ＶＣＮＴにより発振信号ＯＵＴの周波数を変化させることができる。
【００３９】
また、初期化時には、リセット信号ＲＥＳＥＴ＝Ｈレベル、選択制御信号ＳＥＬ＝Ｈレベルとし、次に、リセット信号ＲＥＳＥＴ＝Ｌレベルとすることにより、インバータ回路３1〜３9からなるリング発振器をインバータ回路の段数が３段のものと等価のものとして動作させることができ、インバータ回路３1〜３9の１個の遅延時間をＴとすると、周期を６Ｔとする発振信号ＯＵＴを得ることができる。また、この場合、制御電圧ＶＣＮＴにより発振信号ＯＵＴの周波数を変化させることができる。
【００４０】
即ち、本発明の第１実施形態によれば、選択制御信号ＳＥＬをＬレベル又はＨレベルとすることにより、インバータ回路３1〜３9からなるリング発振器の初期化時に、１個又は３個のインバータを不活性状態とすることができ、インバータ回路３1〜３9からなるリング発振器を、インバータ回路の段数が９段のもの、あるいは、３段のものと等価のものとして発振動作を実行させることができる。この結果、発振信号経路に、発振周波数を変更するためのセレクタ回路を挿入することが不要となるので、良好なジッタ特性を得ることができる。
【００４１】
なお、本発明の第１実施形態においては、ＮＭＯＳトランジスタ４を設け、制御電圧ＶＣＮＴによりインバータ回路３1〜３9の低電位側の電源電圧を変化させ、これにより発振周波数を変化させるようにしているが、この代わりに、インバータ回路３1〜３9の高電位側の電源電圧を変化させるように構成しても良い。
【００４２】
また、本発明の第１実施形態においては、本発明を電圧制御発振器に適用した場合について説明したが、ＮＭＯＳトランジスタ４を設けず、インバータ回路３1〜３9の低電位側の電源ノードを接地するようにしても良い。このようにする場合には、発振周波数範囲を２つとする電圧制御発振器としては使用することができないが、可能発振周波数を２つとするリング発振器として使用することができる。
【００４３】
（第２実施形態）
図８は本発明の第２実施形態を示す回路図である。本発明の第２実施形態は、電圧制御発振部２１と、電圧制御発振部２１の初期化を行う初期化部２２とを有している。本発明の第２実施形態は、電圧制御発振部２１内のリング発振器を１５個のインバータ回路で構成し、電圧制御発振部２１をインバータ回路の段数が１５段のものとして動作させるか、あるいは、インバータ回路の段数が５段のものと等価のものとして動作させるか、あるいは、インバータ回路の段数が３段のものと等価のものとして動作させるかを選択することができるようにしたものである。
【００４４】
電圧制御発振部２１において、２３1〜２３15はインバータ回路、２４はＮＭＯＳトランジスタである。インバータ回路２３1〜２３15は、図１に示すインバータ回路３1〜３9と同一構成のものであり、リング接続されてリング発振器を構成しており、高電位側の電源ノードをＶＤＤ電源配線２５に接続し、低電位側の電源ノードをＮＭＯＳトランジスタ２４のドレインに接続している。ＮＭＯＳトランジスタ２４は、インバータ回路２３1〜２３15の低電位側の電源電位を制御する電源電圧制御回路をなすものであり、ソースを接地し、ゲートに制御電圧ＶＣＮＴが与えられるように構成されている。
【００４５】
３０は発振信号出力用のインバータ回路である。インバータ回路３０は、その入力端子をインバータ回路２３15の出力端子に接続し、インバータ回路２３15の出力信号を反転してなる信号を発振信号ＯＵＴとして出力するものである。インバータ回路３０は、ＣＭＯＳ型のインバータ回路であり、高電位側の電源ノードをＶＤＤ電源配線２５に接続し、低電位側の電源ノードを接地している。
【００４６】
３１1〜３１15はＰＭＯＳトランジスタである。ＰＭＯＳトランジスタ３１j（但し、ｊ＝１、２、…、１４であり、以下、同様である。）は、ソースをＶＤＤ電源配線２５に接続し、ドレインをインバータ回路２３jの出力端子とインバータ回路２３j+1の入力端子との接続点であるノードＮjに接続している。ＰＭＯＳトランジスタ３１15は、ソースをＶＤＤ電源配線２５に接続し、ドレインをインバータ回路２３15の出力端子とインバータ回路２３1の入力端子との接続点であるノードＮ15に接続している。
【００４７】
ＰＭＯＳトランジスタ３１1のゲートには制御信号Ａが与えられる。ＰＭＯＳトランジスタ３１2は、ゲートをソースに接続している。ＰＭＯＳトランジスタ３１3のゲートには制御信号Ａが与えられる。ＰＭＯＳトランジスタ３１4のゲートには制御信号Ｃが与えられる。ＰＭＯＳトランジスタ３１5のゲートには制御信号Ｅが与えられる。ＰＭＯＳトランジスタ３１6のゲートには制御信号Ｇが与えられる。ＰＭＯＳトランジスタ３１7のゲートには制御信号Ｉが与えられる。
【００４８】
ＰＭＯＳトランジスタ３１8のゲートには制御信号Ｋが与えられる。ＰＭＯＳトランジスタ３１9のゲートには制御信号Ｉが与えられる。ＰＭＯＳトランジスタ３１10のゲートには制御信号Ｇが与えられる。ＰＭＯＳトランジスタ３１11のゲートには制御信号Ｅが与えられる。ＰＭＯＳトランジスタ３１12のゲートには制御信号Ｃが与えられる。ＰＭＯＳトランジスタ３１13のゲートには制御信号Ａが与えられる。ＰＭＯＳトランジスタ３１14は、ゲートをソースに接続している。ＰＭＯＳトランジスタ３１15のゲートには制御信号Ａが与えられる。
【００４９】
３２1〜３２15はＮＭＯＳトランジスタである。ＮＭＯＳトランジスタ３２jは、ドレインをノードＮjに接続し、ソースを接地している。ＮＭＯＳトランジスタ３２15は、ドレインをノードＮ15に接続し、ソースを接地している。
【００５０】
ＮＭＯＳトランジスタ３２1は、ゲートをソースに接続している。ＮＭＯＳトランジスタ３２2のゲートには制御信号Ｂが与えられる。ＮＭＯＳトランジスタ３２3は、ゲートをソースに接続している。ＮＭＯＳトランジスタ３２4のゲートには制御信号Ｄが与えられる。ＮＭＯＳトランジスタ３２5のゲートには制御信号Ｆが与えられる。ＮＭＯＳトランジスタ３２6のゲートには制御信号Ｈが与えられる。ＮＭＯＳトランジスタ３２7のゲートには制御信号Ｊが与えられる。
【００５１】
ＮＭＯＳトランジスタ３２8のゲートには制御信号Ｌが与えられる。ＮＭＯＳトランジスタ３２9のゲートには制御信号Ｊが与えられる。ＮＭＯＳトランジスタ３２10のゲートには制御信号Ｈが与えられる。ＮＭＯＳトランジスタ３２11のゲートには制御信号Ｆが与えられる。ＮＭＯＳトランジスタ３２12のゲートには制御信号Ｄが与えられる。ＮＭＯＳトランジスタ３２13は、ゲートをソースに接続している。ＮＭＯＳトランジスタ３２14のゲートには制御信号Ｂが与えられる。ＮＭＯＳトランジスタ３２15は、ゲートをソースに接続している。
【００５２】
図９は初期化部２２の構成を示す回路図である。初期化回路２２は、インバータ回路３３と、４入力１出力型のセレクタ３４〜４３とを有している。インバータ３３は、リセット信号ＲＥＳＥＴを反転して制御信号Ａを出力するものである。リセット信号ＲＥＳＥＴは、制御信号Ｂとしても使用されるものであり、電圧制御発振部２１を初期化するときはＨレベル、電圧制御発振部２１に発振動作を実行させるときはＬレベルとされる。
【００５３】
セレクタ３４〜４３は、選択制御信号ＳＥＬ［１：０］により選択動作が制御される。選択制御信号ＳＥＬ［１：０］は、インバータ回路２３1〜２３15からなるリング発振器をインバータ回路の段数が１５段のものとして動作させるか、インバータ回路の段数が５段のものと等価のものとして動作させるか、あるいは、インバータ回路の段数が３段のものと等価のものとして動作させるかを選択するための信号である。
【００５４】
選択制御信号ＳＥＬ［１：０］は、インバータ回路２３1〜２３15からなるリング発振器をインバータ回路の段数が１５段のものとして動作させるときは［Ｌレベル、Ｌレベル］とされ、インバータ回路の段数が５段のものと等価のものとして動作させるときは［Ｌレベル、Ｈレベル］とされ、インバータ回路の段数が３段のものと等価のものとして動作させるときは［Ｈレベル、Ｌレベル］とされる。
【００５５】
セレクタ３４は、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｌレベル］のときは、電源電圧ＶＤＤを選択し、電源電圧ＶＤＤを制御信号Ｃとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｈレベル］のときは、電源電圧ＶＤＤを選択し、電源電圧ＶＤＤを制御信号Ｃとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｈレベル、Ｌレベル］のときは、制御信号Ａを選択し、制御信号Ａを制御信号Ｃとして出力する。
【００５６】
セレクタ３５は、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｌレベル］のときは、リセット信号ＲＥＳＥＴを選択し、リセット信号ＲＥＳＥＴを制御信号Ｄとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｈレベル］のときは、リセット信号ＲＥＳＥＴを選択し、リセット信号ＲＥＳＥＴを制御信号Ｄとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｈレベル、Ｌレベル］のときは、接地電圧０Ｖを選択し、接地電圧０Ｖを制御信号Ｄとして出力する。
【００５７】
セレクタ３６は、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｌレベル］のときは、制御信号Ａを選択し、制御信号Ａを制御信号Ｅとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｈレベル］のときは、制御信号Ａを選択し、制御信号Ａを制御信号Ｅとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｈレベル、Ｌレベル］のときは、電源電圧ＶＤＤを選択し、電源電圧ＶＤＤを制御信号Ｅとして出力する。
【００５８】
セレクタ３７は、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｌレベル］のときは、接地電圧０Ｖを選択し、接地電圧０Ｖを制御信号Ｆとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｈレベル］のときは、接地電圧０Ｖを選択し、接地電圧０Ｖを制御信号Ｆとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｈレベル、Ｌレベル］のときは、リセット信号ＲＥＳＥＴを選択し、リセット信号ＲＥＳＥＴを制御信号Ｆとして出力する。
【００５９】
セレクタ３８は、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｌレベル］のときは、電源電圧ＶＤＤを選択し、電源電圧ＶＤＤを制御信号Ｇとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｈレベル］のときは、制御信号Ａを選択し、制御信号Ａを制御信号Ｇとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｈレベル、Ｌレベル］のときは、制御信号Ａを選択し、制御信号Ａを制御信号Ｇとして出力する。
【００６０】
セレクタ３９は、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｌレベル］のときは、リセット信号ＲＥＳＥＴを選択し、リセット信号ＲＥＳＥＴを制御信号Ｈとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｈレベル］のときは、接地電圧０Ｖを選択し、接地電圧０Ｖを制御信号Ｈとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｈレベル、Ｌレベル］のときは、接地電圧０Ｖを選択し、接地電圧０Ｖを制御信号Ｈとして出力する。
【００６１】
セレクタ４０は、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｌレベル］のときは、制御信号Ａを選択し、制御信号Ａを制御信号Ｉとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｈレベル］のときは、電源電圧ＶＤＤを選択し、電源電圧ＶＤＤを制御信号Ｉとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｈレベル、Ｌレベル］のときは、制御信号Ａを選択し、制御信号Ａを制御信号Ｉとして出力する。
【００６２】
セレクタ４１は、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｌレベル］のときは、接地電圧０Ｖを選択し、接地電圧０Ｖを制御信号Ｊとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｈレベル］のときは、リセット信号ＲＥＳＥＴを選択し、リセット信号ＲＥＳＥＴを制御信号Ｊとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｈレベル、Ｌレベル］のときは、接地電圧０Ｖを選択し、接地電圧０Ｖを制御信号Ｊとして出力する。
【００６３】
セレクタ４２は、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｌレベル］のときは、電源電圧ＶＤＤを選択し、電源電圧ＶＤＤを制御信号Ｋとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｈレベル］のときは、制御信号Ａを選択し、制御信号Ａを制御信号Ｋとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｈレベル、Ｌレベル］のときは、電源電圧ＶＤＤを選択し、電源電圧ＶＤＤを制御信号Ｋとして出力する。
【００６４】
セレクタ４３は、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｌレベル］のときは、リセット信号ＲＥＳＥＴを選択し、リセット信号ＲＥＳＥＴを制御信号Ｌとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｈレベル］のときは、接地電圧０Ｖを選択し、接地電圧０Ｖを制御信号Ｌとして出力し、選択制御信号ＳＥＬ［１：０］＝［Ｈレベル、Ｌレベル］のときは、リセット信号ＲＥＳＥＴを選択し、リセット信号ＲＥＳＥＴを制御信号Ｌとして出力する。表２は、初期化部２２の機能を示している。
【００６５】
【表２】
2010087645.tif 000004
【００６６】
即ち、リセット信号ＲＥＳＥＴ＝Ｈレベル、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｌレベル］とすると、制御信号Ａ＝Ｌレベル、制御信号Ｂ＝Ｈレベル、制御信号Ｃ＝Ｈレベル、制御信号Ｄ＝Ｈレベル、制御信号Ｅ＝Ｌレベル、制御信号Ｆ＝Ｌレベル、制御信号Ｇ＝Ｈレベル、制御信号Ｈ＝Ｈレベル、制御信号Ｉ＝Ｌレベル、制御信号Ｊ＝Ｌレベル、制御信号Ｋ＝Ｈレベル、制御信号Ｌ＝Ｈレベルとなる。
【００６７】
また、リセット信号ＲＥＳＥＴ＝Ｌレベル、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｌレベル］とすると、制御信号Ａ＝Ｈレベル、制御信号Ｂ＝Ｌレベル、制御信号Ｃ＝Ｈレベル、制御信号Ｄ＝Ｌレベル、制御信号Ｅ＝Ｈレベル、制御信号Ｆ＝Ｌレベル、制御信号Ｇ＝Ｈレベル、制御信号Ｈ＝Ｌレベル、制御信号Ｉ＝Ｈレベル、制御信号Ｊ＝Ｌレベル、制御信号Ｋ＝Ｈレベル、制御信号Ｌ＝Ｌレベルとなる。
【００６８】
また、リセット信号ＲＥＳＥＴ＝Ｈレベル、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｈレベル］とすると、制御信号Ａ＝Ｌレベル、制御信号Ｂ＝Ｈレベル、制御信号Ｃ＝Ｈレベル、制御信号Ｄ＝Ｈレベル、制御信号Ｅ＝Ｌレベル、制御信号Ｆ＝Ｌレベル、制御信号Ｇ＝Ｌレベル、制御信号Ｈ＝Ｌレベル、制御信号Ｉ＝Ｈレベル、制御信号Ｊ＝Ｈレベル、制御信号Ｋ＝Ｌレベル、制御信号Ｌ＝Ｌレベルとなる。
【００６９】
また、リセット信号ＲＥＳＥＴ＝Ｌレベル、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｈレベル］とすると、制御信号Ａ＝Ｈレベル、制御信号Ｂ＝Ｌレベル、制御信号Ｃ＝Ｈレベル、制御信号Ｄ＝Ｌレベル、制御信号Ｅ＝Ｈレベル、制御信号Ｆ＝Ｌレベル、制御信号Ｇ＝Ｈレベル、制御信号Ｈ＝Ｌレベル、制御信号Ｉ＝Ｈレベル、制御信号Ｊ＝Ｌレベル、制御信号Ｋ＝Ｈレベル、制御信号Ｌ＝Ｌレベルとなる。
【００７０】
また、リセット信号ＲＥＳＥＴ＝Ｈレベル、選択制御信号ＳＥＬ［１：０］＝［Ｈレベル、Ｌレベル］とすると、制御信号Ａ＝Ｌレベル、制御信号Ｂ＝Ｈレベル、制御信号Ｃ＝Ｌレベル、制御信号Ｄ＝Ｌレベル、制御信号Ｅ＝Ｈレベル、制御信号Ｆ＝Ｈレベル、制御信号Ｇ＝Ｌレベル、制御信号Ｈ＝Ｌレベル、制御信号Ｉ＝Ｌレベル、制御信号Ｊ＝Ｌレベル、制御信号Ｋ＝Ｈレベル、制御信号Ｌ＝Ｈレベルとなる。
【００７１】
また、リセット信号ＲＥＳＥＴ＝Ｌレベル、選択制御信号ＳＥＬ［１：０］＝［Ｈレベル、Ｌレベル］とすると、制御信号Ａ＝Ｈレベル、制御信号Ｂ＝Ｌレベル、制御信号Ｃ＝Ｈレベル、制御信号Ｄ＝Ｌレベル、制御信号Ｅ＝Ｈレベル、制御信号Ｆ＝Ｌレベル、制御信号Ｇ＝Ｈレベル、制御信号Ｈ＝Ｌレベル、制御信号Ｉ＝Ｈレベル、制御信号Ｊ＝Ｌレベル、制御信号Ｋ＝Ｈレベル、制御信号Ｌ＝Ｌレベルとなる。
【００７２】
図１０は本発明の第２実施形態の第１動作例の初期化時の状態を示す回路図、図１１は本発明の第２実施形態の第１動作例を示すタイミングチャートである。本発明の第２実施形態の第１動作例は、インバータ回路２３1〜２３15からなるリング発振器をインバータ回路の段数が１５段のものとして動作させる場合である。この場合には、初期化時に、リセット信号ＲＥＳＥＴ＝Ｈレベル、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｌレベル］とする。このようにすると、表２に示すように、制御信号Ａ＝Ｌレベル、制御信号Ｂ＝Ｈレベル、制御信号Ｃ＝Ｈレベル、制御信号Ｄ＝Ｈレベル、制御信号Ｅ＝Ｌレベル、制御信号Ｆ＝Ｌレベル、制御信号Ｇ＝Ｈレベル、制御信号Ｈ＝Ｈレベル、制御信号Ｉ＝Ｌレベル、制御信号Ｊ＝Ｌレベル、制御信号Ｋ＝Ｈレベル、制御信号Ｌ＝Ｈレベルとなる。
【００７３】
この結果、図１０に示すように、ＰＭＯＳトランジスタ３１1の状態＝ＯＮ、ＰＭＯＳトランジスタ３１2の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１3の状態＝ＯＮ、ＰＭＯＳトランジスタ３１4の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１5の状態＝ＯＮ、ＰＭＯＳトランジスタ３１6の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１7の状態＝ＯＮ、ＰＭＯＳトランジスタ３１8の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１9の状態＝ＯＮ、ＰＭＯＳトランジスタ３１10の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１11の状態＝ＯＮ、ＰＭＯＳトランジスタ３１12の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１13の状態＝ＯＮ、ＰＭＯＳトランジスタ３１14の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１15の状態＝ＯＮとなる。
【００７４】
また、ＮＭＯＳトランジスタ３２1の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２2の状態＝ＯＮ、ＮＭＯＳトランジスタ３２3の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２4の状態＝ＯＮ、ＮＭＯＳトランジスタ３２5の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２6の状態＝ＯＮ、ＮＭＯＳトランジスタ３２7の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２8の状態＝ＯＮ、ＮＭＯＳトランジスタ３２9の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２10の状態＝ＯＮ、ＮＭＯＳトランジスタ３２11の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２12の状態＝ＯＮ、ＮＭＯＳトランジスタ３２13の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２14の状態＝ＯＮ、ＮＭＯＳトランジスタ３２15の状態＝ＯＦＦとなる。
【００７５】
したがって、ノードＮ1〜Ｎ15のレベルは、図１０に示すように、ノードＮ1のレベル＝Ｈレベル、ノードＮ2のレベル＝Ｌレベル、ノードＮ3のレベル＝Ｈレベル、ノードＮ4のレベル＝Ｌレベル、ノードＮ5のレベル＝Ｈレベル、ノードＮ6のレベル＝Ｌレベル、ノードＮ7のレベル＝Ｈレベル、ノードＮ8のレベル＝Ｌレベル、ノードＮ9のレベル＝Ｈレベル、ノードＮ10のレベル＝Ｌレベル、ノードＮ11のレベル＝Ｈレベル、ノードＮ12のレベル＝Ｌレベル、ノードＮ13のレベル＝Ｈレベル、ノードＮ14のレベル＝Ｌレベル、ノードＮ15のレベル＝Ｈレベルとなる。この場合には、インバータ回路２３1のみが、入力ノード及び出力ノードがともに同一レベル（Ｈレベル）で不活性状態となる。
【００７６】
次に、リセット信号ＲＥＳＥＴ＝Ｌレベルとする。このようにすると、表２に示すように、制御信号Ａ＝Ｈレベル、制御信号Ｂ＝Ｌレベル、制御信号Ｃ＝Ｈレベル、制御信号Ｄ＝Ｌレベル、制御信号Ｅ＝Ｈレベル、制御信号Ｆ＝Ｌレベル、制御信号Ｇ＝Ｈレベル、制御信号Ｈ＝Ｌレベル、制御信号Ｉ＝Ｈレベル、制御信号Ｊ＝Ｌレベル、制御信号Ｋ＝Ｈレベル、制御信号Ｌ＝Ｌレベルとなる。この結果、ＰＭＯＳトランジスタ３１1〜３１15及びＮＭＯＳトランジスタ３２1〜３２15はＯＦＦとなり、インバータ回路２３1〜２３15からなるリング発振器は、発振動作を開始する。
【００７７】
この場合、インバータ回路２３1のみが不活性状態となっているので、図１１に示すように、まず、インバータ回路２３1の出力がＬレベルに変化する。次に、インバータ回路２３2の出力がＨレベルに変化する。次に、インバータ回路２３3の出力がＬレベルに変化する。次に、インバータ回路２３4の出力がＨレベルに変化する。次に、インバータ回路２３5の出力がＬレベルに変化する。次に、インバータ回路２３6の出力がＨレベルに変化する。
【００７８】
次に、インバータ回路２３7の出力がＬレベルに変化する。次に、インバータ回路２３8の出力がＨレベルに変化する。次に、インバータ回路２３9の出力がＬレベルに変化する。次に、インバータ回路２３10の出力がＨレベルに変化する。次に、インバータ回路２３11の出力がＬレベルに変化する。次に、インバータ回路２３12の出力がＨレベルに変化する。次に、インバータ回路２３13の出力がＬレベルに変化する。次に、インバータ回路２３14の出力がＨレベルに変化する。次に、インバータ回路２３15の出力がＬレベルに変化する。
【００７９】
次に、インバータ回路２３1の出力がＨレベルに変化する。次に、インバータ回路２３2の出力がＬレベルに変化する。次に、インバータ回路２３3の出力がＨレベルに変化する。次に、インバータ回路２３4の出力がＬレベルに変化する。次に、インバータ回路２３5の出力がＨレベルに変化する。次に、インバータ回路２３6の出力がＬレベルに変化する。次に、インバータ回路２３7の出力がＨレベルに変化する。次に、インバータ回路２３8の出力がＬレベルに変化する。
【００８０】
次に、インバータ回路２３9の出力がＨレベルに変化する。次に、インバータ回路２３10の出力がＬレベルに変化する。次に、インバータ回路２３11の出力がＨレベルに変化する。次に、インバータ回路２３12の出力がＬレベルに変化する。次に、インバータ回路２３13の出力がＨレベルに変化する。次に、インバータ回路２３14の出力がＬレベルに変化する。次に、インバータ回路２３15の出力がＨレベルに変化する。以下、同様にしてインバータ回路２３1〜２３15の出力が変化し、インバータ回路２３1〜２３15による発振動作が行われる。
【００８１】
ここで、インバータ回路２３1〜２３15の１個の遅延時間をＴとすると、発振信号ＯＵＴの周期は３０Ｔとなる。即ち、インバータ回路２３1〜２３15からなるリング発振器をインバータ回路の段数が１５段のものとして動作させることができる。また、この状態で、制御電圧ＶＣＮＴが変化すると、発振信号ＯＵＴの周波数は変化する。制御電圧ＶＣＮＴが相対的に高くなると、ＮＭＯＳトランジスタ２４のＯＮ抵抗は相対的に小さくなり、インバータ回路２３1〜２３15の低電位側の電源電圧が相対的に低くなるので、発振周波数は相対的に高くなる。制御電圧ＶＣＮＴが相対的に低くなると、ＮＭＯＳトランジスタ２４のＯＮ抵抗は相対的に大きくなり、インバータ回路２３1〜２３15の低電位側の電源電圧が相対的に高くなるので、発振周波数は相対的に低くなる。
【００８２】
図１２は本発明の第２実施形態の第２動作例の初期化時の状態を示す回路図、図１３は本発明の第２実施形態の第２動作例を示すタイミングチャートである。本発明の第２実施形態の第２動作例は、インバータ回路２３1〜２３15からなるリング発振器をインバータ回路の段数が５段のものと等価のものとして動作させる場合である。この場合には、初期化時に、リセット信号ＲＥＳＥＴ＝Ｈレベル、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｈレベル］とする。このようにすると、表２に示すように、制御信号Ａ＝Ｌレベル、制御信号Ｂ＝Ｈレベル、制御信号Ｃ＝Ｈレベル、制御信号Ｄ＝Ｈレベル、制御信号Ｅ＝Ｌレベル、制御信号Ｆ＝Ｌレベル、制御信号Ｇ＝Ｌレベル、制御信号Ｈ＝Ｌレベル、制御信号Ｉ＝Ｈレベル、制御信号Ｊ＝Ｈレベル、制御信号Ｋ＝Ｌレベル、制御信号Ｌ＝Ｌレベルとなる。
【００８３】
この結果、図１２に示すように、ＰＭＯＳトランジスタ３１1の状態＝ＯＮ、ＰＭＯＳトランジスタ３１2の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１3の状態＝ＯＮ、ＰＭＯＳトランジスタ３１4の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１5の状態＝ＯＮ、ＰＭＯＳトランジスタ３１6の状態＝ＯＮ、ＰＭＯＳトランジスタ３１7の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１8の状態＝ＯＮ、ＰＭＯＳトランジスタ３１9の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１10の状態＝ＯＮ、ＰＭＯＳトランジスタ３１11の状態＝ＯＮ、ＰＭＯＳトランジスタ３１12の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１13の状態＝ＯＮ、ＰＭＯＳトランジスタ３１14の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１15の状態＝ＯＮとなる。
【００８４】
また、ＮＭＯＳトランジスタ３２1の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２2の状態＝ＯＮ、ＮＭＯＳトランジスタ３２3の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２4の状態＝ＯＮ、ＮＭＯＳトランジスタ３２5の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２6の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２7の状態＝ＯＮ、ＮＭＯＳトランジスタ３２8の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２9の状態＝ＯＮ、ＮＭＯＳトランジスタ３２10の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２11の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２12の状態＝ＯＮ、ＮＭＯＳトランジスタ３２13の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２14の状態＝ＯＮ、ＮＭＯＳトランジスタ３２15の状態＝ＯＦＦとなる。
【００８５】
したがって、ノードＮ1〜Ｎ15のレベルは、図１２に示すように、ノードＮ1のレベル＝Ｈレベル、ノードＮ2のレベル＝Ｌレベル、ノードＮ3のレベル＝Ｈレベル、ノードＮ4のレベル＝Ｌレベル、ノードＮ5のレベル＝Ｈレベル、ノードＮ6のレベル＝Ｈレベル、ノードＮ7のレベル＝Ｌレベル、ノードＮ8のレベル＝Ｈレベル、ノードＮ9のレベル＝Ｌレベル、ノードＮ10のレベル＝Ｈレベル、ノードＮ11のレベル＝Ｈレベル、ノードＮ12のレベル＝Ｌレベル、ノードＮ13のレベル＝Ｈレベル、ノードＮ14のレベル＝Ｌレベル、ノードＮ15のレベル＝Ｈレベルとなる。この場合には、インバータ回路２３1、２３6、２３11が、入力ノード及び出力ノードがともに同一レベル（Ｈレベル）で不活性状態となる。
【００８６】
次に、リセット信号ＲＥＳＥＴ＝Ｌレベルとする。このようにすると、表２に示すように、制御信号Ａ＝Ｈレベル、制御信号Ｂ＝Ｌレベル、制御信号Ｃ＝Ｈレベル、制御信号Ｄ＝Ｌレベル、制御信号Ｅ＝Ｈレベル、制御信号Ｆ＝Ｌレベル、制御信号Ｇ＝Ｈレベル、制御信号Ｈ＝Ｌレベル、制御信号Ｉ＝Ｈレベル、制御信号Ｊ＝Ｌレベル、制御信号Ｋ＝Ｈレベル、制御信号Ｌ＝Ｌレベルとなる。この結果、ＰＭＯＳトランジスタ３１1〜３１15及びＮＭＯＳトランジスタ３２1〜３２15はＯＦＦ状態となり、インバータ回路２３1〜２３15からなるリング発振器は、発振動作を開始する。
【００８７】
この場合には、インバータ回路２３1、２３6、２３11が不活性状態となっているので、図１３に示すように、まず、インバータ回路２３1、２３6、２３11の出力がＬレベルに変化する。次に、インバータ回路２３2、２３7、２３12の出力がＨレベルに変化する。次に、インバータ回路２３3、２３8、２３13の出力がＬレベルに変化する。次に、インバータ回路２３4、２３9、２３14の出力がＨレベルに変化する。次に、インバータ回路２３5、２３10、２３15の出力がＬレベルに変化する。
【００８８】
次に、インバータ回路２３1、２３6、２３11の出力がＨレベルに変化する。次に、インバータ回路２３2、２３7、２３12の出力がＬレベルに変化する。次に、インバータ回路２３3、２３8、２３13の出力がＨレベルに変化する。次に、インバータ回路２３4、２３9、２３14の出力がＬレベルに変化する。次に、インバータ回路２３5、２３10、２３15の出力がＨレベルに変化する。以下、同様にしてインバータ回路２３1〜２３15の出力が変化し、インバータ回路２３1〜２３15による発振動作が行われる。
【００８９】
ここで、インバータ回路２３1〜２３15の１個の遅延時間をＴとすると、発振信号ＯＵＴの周期は１０Ｔとなる。即ち、インバータ回路２３1〜２３15からなるリング発振器をインバータ回路の段数が５段のものと等価のものとして動作させることができる。また、この状態で、制御電圧ＶＣＮＴが変化すると、発振信号ＯＵＴの周波数が変化する。制御電圧ＶＣＮＴが相対的に高くなると、ＮＭＯＳトランジスタ２４のＯＮ抵抗は相対的に小さくなり、インバータ回路２３1〜２３15の低電位側の電源電圧が相対的に低くなるので、発振周波数は相対的に高くなる。制御電圧ＶＣＮＴが相対的に低くなると、ＮＭＯＳトランジスタ２４のＯＮ抵抗は相対的に大きくなり、インバータ回路２３1〜２３15の低電位側の電源電圧が相対的に高くなるので、発振周波数は相対的に低くなる。
【００９０】
図１４は本発明の第２実施形態の第３動作例の初期化時の状態を示す回路図、図１５は本発明の第２実施形態の第３動作例を示すタイミングチャートである。本発明の第２実施形態の第３動作例は、インバータ回路２３1〜２３15からなるリング発振器をインバータ回路の段数が３段のものと等価のものとして動作させる場合である。この場合には、初期化時に、リセット信号ＲＥＳＥＴ＝Ｈレベル、選択制御信号ＳＥＬ［１：０］＝［Ｈレベル、Ｌレベル］とする。このようにすると、表２に示すように、制御信号Ａ＝Ｌレベル、制御信号Ｂ＝Ｈレベル、制御信号Ｃ＝Ｌレベル、制御信号Ｄ＝Ｌレベル、制御信号Ｅ＝Ｈレベル、制御信号Ｆ＝Ｈレベル、制御信号Ｇ＝Ｌレベル、制御信号Ｈ＝Ｌレベル、制御信号Ｉ＝Ｌレベル、制御信号Ｊ＝Ｌレベル、制御信号Ｋ＝Ｈレベル、制御信号Ｌ＝Ｈレベルとなる。
【００９１】
この結果、図１４に示すように、ＰＭＯＳトランジスタ３１1の状態＝ＯＮ、ＰＭＯＳトランジスタ３１2の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１3の状態＝ＯＮ、ＰＭＯＳトランジスタ３１4の状態＝ＯＮ、ＰＭＯＳトランジスタ３１5の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１6の状態＝ＯＮ、ＰＭＯＳトランジスタ３１7の状態＝ＯＮ、ＰＭＯＳトランジスタ３１8の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１9の状態＝ＯＮ、ＰＭＯＳトランジスタ３１10の状態＝ＯＮ、ＰＭＯＳトランジスタ３１11の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１12の状態＝ＯＮ、ＰＭＯＳトランジスタ３１13の状態＝ＯＮ、ＰＭＯＳトランジスタ３１14の状態＝ＯＦＦ、ＰＭＯＳトランジスタ３１15の状態＝ＯＮとなる。
【００９２】
また、ＮＭＯＳトランジスタ３２1の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２2の状態＝ＯＮ、ＮＭＯＳトランジスタ３２3の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２4の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２5の状態＝ＯＮ、ＮＭＯＳトランジスタ３２6の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２7の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２8の状態＝ＯＮ、ＮＭＯＳトランジスタ３２9の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２10の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２11の状態＝ＯＮ、ＮＭＯＳトランジスタ３２12の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２13の状態＝ＯＦＦ、ＮＭＯＳトランジスタ３２14の状態＝ＯＮ、ＮＭＯＳトランジスタ３２15の状態＝ＯＦＦとなる。
【００９３】
したがって、ノードＮ1〜Ｎ15のレベルは、図１４に示すように、ノードＮ1のレベル＝Ｈレベル、ノードＮ2のレベル＝Ｌレベル、ノードＮ3のレベル＝Ｈレベル、ノードＮ4のレベル＝Ｈレベル、ノードＮ5のレベル＝Ｌレベル、ノードＮ6のレベル＝Ｈレベル、ノードＮ7のレベル＝Ｈレベル、ノードＮ8のレベル＝Ｌレベル、ノードＮ9のレベル＝Ｈレベル、ノードＮ10のレベル＝Ｈレベル、ノードＮ11のレベル＝Ｌレベル、ノードＮ12のレベル＝Ｈレベル、ノードＮ13のレベル＝Ｈレベル、ノードＮ14のレベル＝Ｌレベル、ノードＮ15のレベル＝Ｈレベルとなる。この場合には、インバータ回路２３1、２３4、２３7、２３10、２３13が、入力ノード及び出力ノードがともに同一レベル（Ｈレベル）で不活性状態となる。
【００９４】
次に、リセット信号ＲＥＳＥＴ＝Ｌレベルとする。このようにすると、表２に示すように、制御信号Ａ＝Ｈレベル、制御信号Ｂ＝Ｌレベル、制御信号Ｃ＝Ｈレベル、制御信号Ｄ＝Ｌレベル、制御信号Ｅ＝Ｈレベル、制御信号Ｆ＝Ｌレベル、制御信号Ｇ＝Ｈレベル、制御信号Ｈ＝Ｌレベル、制御信号Ｉ＝Ｈレベル、制御信号Ｊ＝Ｌレベル、制御信号Ｋ＝Ｈレベル、制御信号Ｌ＝Ｌレベルとなる。この結果、ＰＭＯＳトランジスタ３１1〜３１15及びＮＭＯＳトランジスタ３２1〜３２15はＯＦＦ状態となり、インバータ回路２３1〜２３15からなるリング発振器は、発振動作を開始する。
【００９５】
この場合には、インバータ回路２３1、２３4、２３7、２３10、２３13が不活性状態となっているので、図１５に示すように、まず、インバータ回路２３1、２３4、２３7、２３10、２３13の出力がＬレベルに変化する。次に、インバータ回路２３2、２３5、２３8、２３11、２３14の出力がＨレベルに変化する。次に、インバータ回路２３3、２３6、２３9、２３12、２３15の出力がＬレベルに変化する。次に、インバータ回路２３1、２３4、２３7、２３10、２３13の出力がＨレベルに変化する。次に、インバータ回路２３2、２３5、２３8、２３11、２３14の出力がＬレベルに変化する。次に、インバータ回路２３3、２３6、２３9、２３12、２３15の出力がＨレベルに変化する。以下、同様にしてインバータ回路２３1〜２３15の出力が変化し、インバータ回路２３1〜２３15による発振動作が行われる。
【００９６】
ここで、インバータ回路２３1〜２３15の１個の遅延時間をＴとすると、発振信号ＯＵＴの周期は６Ｔとなる。即ち、インバータ回路２３1〜２３15からなるリング発振器をインバータ回路の段数が３段のものと等価のものとして動作させることができる。また、この状態で、制御電圧ＶＣＮＴが変化すると、発振信号ＯＵＴの周波数は変化する。制御電圧ＶＣＮＴが相対的に高くなると、ＮＭＯＳトランジスタ２４のＯＮ抵抗は相対的に小さくなり、インバータ回路２３1〜２３15の低電位側の電源電圧が低くなるので、発振周波数は相対的に高くなる。制御電圧ＶＣＮＴが相対的に低くなると、ＮＭＯＳトランジスタ２４のＯＮ抵抗は相対的に大きくなり、インバータ回路２３1〜２３15の低電位側の電源電圧が高くなるので、発振周波数は相対的に低くなる。
【００９７】
以上のように、本発明の第２実施形態によれば、インバータ２３1〜２３15からなるリング発振器に対して、初期化部２２と、ＰＭＯＳトランジスタ３１1〜３１15と、ＮＭＯＳトランジスタ３２1〜３２15とを設けている。この結果、初期化時には、リセット信号ＲＥＳＥＴ＝Ｈレベル、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｌレベル］とし、次に、リセット信号ＲＥＳＥＴ＝Ｌレベルとすることにより、インバータ回路２３1〜２３15からなるリング発振器をインバータ回路の段数が１５段のものとして動作させることができ、インバータ回路２３1〜２３15の１個の遅延時間をＴとすると、周期を３０Ｔとする発振信号ＯＵＴを得ることができる。また、この場合、制御電圧ＶＣＮＴにより発振信号ＯＵＴの周波数を変化させることができる。
【００９８】
また、初期化時には、リセット信号ＲＥＳＥＴ＝Ｈレベル、選択制御信号ＳＥＬ［１：０］＝［Ｌレベル、Ｈレベル］とし、次に、リセット信号ＲＥＳＥＴ＝Ｌレベルとすることにより、インバータ回路２３1〜２３15からなるリング発振器をインバータ回路の段数が５段のものと等価のものとして動作させることができ、インバータ回路２３1〜２３15の１個の遅延時間をＴとすると、周期を１０Ｔとする発振信号ＯＵＴを得ることができる。また、この場合、制御電圧ＶＣＮＴにより発振信号ＯＵＴの周波数を変化させることができる。
【００９９】
また、初期化時には、リセット信号ＲＥＳＥＴ＝Ｈレベル、選択制御信号ＳＥＬ［１：０］＝［Ｈレベル、Ｌレベル］とし、次に、リセット信号ＲＥＳＥＴ＝Ｌレベルとすることにより、インバータ回路２３1〜２３15からなるリング発振器をインバータ回路の段数が３段のものと等価のものとして動作させることができ、インバータ回路２３1〜２３15の１個の遅延時間をＴとすると、周期を６Ｔとする発振信号ＯＵＴを得ることができる。また、この場合、制御電圧ＶＣＮＴにより発振信号ＯＵＴの周波数を変化させることができる。
【０１００】
即ち、本発明の第２実施形態によれば、選択制御信号ＳＥＬ［１：０］を［Ｌレベル、Ｌレベル］又は［Ｌレベル、Ｈレベル］又は［Ｈレベル、Ｌレベル］とすることにより、インバータ回路２３1〜２３15からなるリング発振器の初期化時に、不活性状態とするインバータ回路の個数を１個又は３個又は５個とすることができ、インバータ回路２３1〜２３15からなるリング発振器を、インバータ回路の段数が１５段のもの、あるいは、インバータ回路の段数が５段のものと等価のもの、あるいは、インバータ回路の段数が３段のものと等価のものとして発振動作を実行させることができる。この結果、発振信号経路に発振周波数を変更するためのセレクタ回路が不要となるので、良好なジッタ特性を得ることができる。
【０１０１】
なお、本発明の第２実施形態においては、ＮＭＯＳトランジスタ２４を設け、制御電圧ＶＣＮＴによりインバータ回路２３1〜２３15の低電位側の電源電圧を変化させ、これにより発振周波数を変化させるようにしているが、この代わりに、インバータ回路２３1〜２３15の高電位側の電源電圧を変化させるように構成しても良い。
【０１０２】
また、本発明の第２実施形態においては、本発明を電圧制御発振器に適用した場合について説明したが、ＮＭＯＳトランジスタ２４を設けず、インバータ回路２３1〜２３15の低電位側の電源ノードを接地するようにしても良い。このようにする場合には、発振周波数範囲を３つとする電圧制御発振器としては使用することができないが、可能発振周波数を３つとするリング発振器として使用することができる。
【０１０３】
また、本発明の第１実施形態では、９個のインバータ回路をリング接続してリング発振器を構成した場合について説明し、本発明の第２実施形態では、１５個のインバータ回路をリング接続してリング発振器を構成した場合について説明したが、本発明は、３以上の奇数の積で求められる奇数個のインバータ回路をリング接続した場合について適用することが好適であり、このようにする場合には、初期化時に不活性状態とすることができるインバータ回路の数は、１又は前記３以上の奇数の積で求められる数の約数である前記３以上の奇数となる。
【図面の簡単な説明】
【０１０４】
【図１】本発明の第１実施形態を示す回路図である。
【図２】本発明の第１実施形態が備えるインバータ回路の構成を示す回路図である。
【図３】本発明の第１実施形態が備える初期化部の構成を示す回路図である。
【図４】本発明の第１実施形態の第１動作例の初期化時の状態を示す回路図である。
【図５】本発明の第１実施形態の第１動作例を示すタイミングチャートである。
【図６】本発明の第１実施形態の第２動作例の初期化時の状態を示す回路図である。
【図７】本発明の第１実施形態の第２動作例を示すタイミングチャートである。
【図８】本発明の第２実施形態を示す回路図である。
【図９】本発明の第２実施形態が備える初期化部の構成を示す回路図である。
【図１０】本発明の第２実施形態の第１動作例の初期化時の状態を示す回路図である。
【図１１】本発明の第２実施形態の第１動作例を示すタイミングチャートである。
【図１２】本発明の第２実施形態の第２動作例の初期化時の状態を示す回路図である。
【図１３】本発明の第２実施形態の第２動作例を示すタイミングチャートである。
【図１４】本発明の第２実施形態の第３動作例の初期化時の状態を示す回路図である。
【図１５】本発明の第２実施形態の第３動作例を示すタイミングチャートである。
【符号の説明】
【０１０５】
１…電圧制御発振部
２…初期化部
３1〜３9…インバータ回路
４…ＮＭＯＳトランジスタ
５…ＶＤＤ電源配線
６…ＰＭＯＳトランジスタ
７…ＮＭＯＳトランジスタ
８…高電位側の電源ノード
９…低電位側の電源ノード
１０…インバータ回路
１１1〜１１9…ＰＭＯＳトランジスタ
１２1〜１２9…ＮＭＯＳトランジスタ
１３…インバータ
１４〜１７…セレクタ
２１…電圧制御発振部
２２…初期化部
２３1〜２３15…インバータ回路
２４…ＮＭＯＳトランジスタ
２５…ＶＤＤ電源配線
３０…インバータ回路
３１1〜３１15…ＰＭＯＳトランジスタ
３２1〜３２15…ＮＭＯＳトランジスタ
３３…インバータ
３４〜４３…セレクタ
【図１】
2010087645.tif 000005
【図２】
2010087645.tif 000006
【図３】
2010087645.tif 000007
【図４】
2010087645.tif 000008
【図５】
2010087645.tif 000009
【図６】
2010087645.tif 000010
【図７】
2010087645.tif 000011
【図８】
2010087645.tif 000012
【図９】
2010087645.tif 000013
【図１０】
2010087645.tif 000014
【図１１】
2010087645.tif 000015
【図１２】
2010087645.tif 000016
【図１３】
2010087645.tif 000017
【図１４】
2010087645.tif 000018
【図１５】
2010087645.tif 000019