(57)【要約】【課題】半導体回路における、劈開分離のためのイオンのイオン残りを防止するとともに、ターゲット基板としてガラス基板等の、高温に耐えることができない絶縁基板を用いた場合でも、高温下での脱イオン処理によるシュリンク等のターゲット基板への影響を排除することができる回路基板の製造方法を提供する。【解決手段】半導体基板上に半導体回路を有し、上記半導体基板内における上記半導体回路の下に、上記半導体基板を劈開分離するイオンが注入されたイオン注入層を有する回路基板を製造するに際し、上記イオン注入層中のイオンを保持したまま上記半導体回路から該半導体回路中に存在する上記劈開分離のためのイオンを脱イオンする。【選択図】図１
2010027769.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に半導体回路を有し、上記半導体基板内における上記半導体回路の下に、上記半導体基板を劈開分離するイオンが注入されたイオン注入層を有する回路基板の製造方法であって、
上記イオン注入層中のイオンを保持したまま上記半導体回路から該半導体回路中に存在する上記劈開分離のためのイオンを脱イオンする脱イオン工程を備えていることを特徴とする回路基板の製造方法。
【請求項２】
上記脱イオンが、上記半導体基板における上記半導体回路の形成面側から上記半導体回路を選択的に加熱することにより行われることを特徴とする請求項１記載の回路基板の製造方法。
【請求項３】
上記脱イオン工程における上記半導体回路の加熱は、上記半導体基板における上記半導体回路の形成面とは反対側から上記半導体基板を冷却しながら行われることを特徴とする請求項２記載の回路基板の製造方法。
【請求項４】
上記脱イオン工程は、上記半導体基板を冷却する冷却工程と、上記冷却工程で冷却された上記半導体基板における上記半導体回路の形成面側から上記半導体回路を加熱する加熱工程とを備えていることを特徴とする請求項２記載の回路基板の製造方法。
【請求項５】
上記脱イオン工程における上記半導体回路の加熱は、上記半導体基板における上記半導体回路の形成面側から、上記半導体回路を、上記半導体回路から上記イオンが離脱する温度以上の温度で、上記イオン注入層に熱が到達するよりも短い時間加熱することにより行われることを特徴とする請求項２〜４の何れか１項に記載の回路基板の製造方法。
【請求項６】
上記脱イオン工程における上記半導体回路の加熱はレーザで行われることを特徴とする請求項２〜５の何れか１項に記載の回路基板の製造方法。
【請求項７】
上記半導体基板が単結晶シリコン基板であり、上記半導体回路がトランジスタであることを特徴とする請求項１〜６の何れか１項に記載の回路基板の製造方法。
【請求項８】
請求項１〜７の何れか１項に記載の回路基板の製造方法で得られた回路基板の半導体回路を絶縁基板に接合する接合工程と、
上記接合工程後に上記半導体基板を上記イオン注入層で劈開分離して上記半導体回路を上記絶縁基板上に転写する転写工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項９】
半導体回路が形成された半導体基板に、該半導体基板を劈開分離するためのイオンを注入して、該半導体基板内における上記半導体回路の下に、上記半導体基板を劈開分離するためのイオン注入層を形成するイオン注入層形成工程と、上記半導体回路を絶縁基板に接合する接合工程と、上記接合工程後に、上記半導体基板を上記イオン注入層で劈開分離して上記半導体回路を上記絶縁基板上に転写する転写工程とを備えた半導体装置の製造方法において、
上記イオン注入層形成工程と上記接合工程との間に、
上記半導体基板における上記半導体回路の形成面側から上記半導体回路を選択的に加熱して、上記イオン注入層中のイオンを保持したまま上記半導体回路から該半導体回路中に存在する上記劈開分離のためのイオンを脱イオンする脱イオン工程を備えていることを特徴とする半導体装置の製造方法。
【請求項１０】
半導体基板上に半導体回路を有し、上記半導体基板内における上記半導体回路の下に、上記半導体基板を劈開分離するイオンが注入されたイオン注入層を有する回路基板であって、
上記半導体回路における少なくとも半導体領域中に上記劈開分離のためのイオンが存在しないことを特徴とする回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイストランスファ技術に用いられる回路基板の製造方法および半導体装置の製造方法並びに回路基板に関するものであり、より詳しくは、半導体回路における、劈開分離のためのイオンのイオン残りを防ぐために、脱イオンを行う回路基板の製造方法および半導体装置の製造方法並びに回路基板に関するものである。
【背景技術】
【０００２】
従来、ガラス基板上に非晶質シリコン（ａ−Ｓｉ）や多結晶シリコン（ｐ−Ｓｉ）の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を形成し、液晶表示パネルや有機ＥＬ（Electro Luminescence）パネル等の駆動を行う、いわゆるアクティブマトリクス駆動の表示装置が使用されている。
【０００３】
これら表示装置には、特に、移動度が高く高速で動作する多結晶シリコンを用いてトランジスタ等の周辺ドライバを集積化した半導体装置が用いられている。
【０００４】
しかしながら、多結晶シリコンでは、結晶性の不完全性に起因するギャップ内の局在準位や結晶粒界付近の欠陥やギャップ内局在準位に起因して、電子（または正孔）移動度の低下やＳ係数（サブスレショルド係数）の増大が生じる。このため、多結晶シリコンを用いたトランジスタは、高性能な半導体装置を形成するには、その性能が十分ではないという問題点を有している。
【０００５】
特に、より高い性能が要求されるイメージプロセッサやタイミングコントローラ等のシステム集積化のためには、より高性能な半導体装置の形成が不可欠である。しかしながら、多結晶シリコンを用いた薄膜トランジスタではこの要求に応えることができない。
【０００６】
そこで、より高性能な半導体装置を形成する技術として、いわゆるデバイストランスファ技術と称される技術が提案されている（例えば、特許文献１参照）。
【０００７】
デバイストランスファ技術は、半導体基板に、半導体膜を含むデバイス（半導体回路）を形成することにより、デバイス基板と称される回路基板（転写基板）を予め作製し、この回路基板を、いわゆる本基板と称されるガラス基板等の絶縁基板（ターゲット基板）上に貼り付けて半導体装置を形成する技術である。
【０００８】
上記技術の一例として、例えば特許文献１には、単結晶シリコン基板に薄膜トランジスタを形成してなる単結晶シリコンデバイスをガラス基板上に転写して薄膜化する方式として、上記単結晶シリコンデバイスに水素イオンまたはヘリウムイオンを注入して加熱することで上記単結晶シリコンデバイスを劈開分離させる方法が開示されている。
【０００９】
上記イオン注入は、上記単結晶シリコンデバイスの一方の面、具体的にはトランジスタ形成面側から、該トランジスタ形成面全面にわたって行われる。上記イオンは、注入量および注入速度を調整することによって、上記イオンの注入面から所定の深さに注入される。これにより、上記単結晶シリコンデバイスにおける単結晶シリコン基板には、所定の深さに、上記イオンが注入されてなる劈開分離層が形成される。
【特許文献１】特開２００４−１６５６００号公報（公開日：２００４年６月１０日）
【特許文献２】特開２００５−２７７０９２号公報（公開日：２００５年１０月６日）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記したように、劈開分離のためのイオンを、回路基板の表面全面に対して注入すると、上記イオンの一部が、上記回路基板に形成された半導体回路を通過（貫通）せずに上記半導体回路内に残存し、この半導体回路内に残存するイオンが、回路特性に悪影響を及ぼすという問題が生じる。
【００１１】
例えば上記したように、上記単結晶シリコンデバイスに水素イオンまたはヘリウムイオンを注入すると、上記単結晶シリコン薄膜トランジスタのチャネル部内にイオン残りが生じ、トランジスタの特性劣化を招く。
【００１２】
このため、上記回路基板を劈開分離後に熱処理を行って、上記回路内に残存する上記劈開分離用のイオンを除去（脱イオン）する必要がある。
【００１３】
しかしながら、上記脱イオンのための温度は、ガラス基板の耐熱温度よりも高い。このため、ガラス基板等の、高温に耐えることができない絶縁基板をターゲット基板として使用した場合、高温下での脱イオン処理によってシュリンクが生じる等の問題が生じる。このため、脱イオンを行うことができない。
【００１４】
なお、本願出願人らは、上記したように脱イオンのための高温処理を必要としない方法として、単結晶シリコン薄膜トランジスタのゲート電極を、特定の元素またはその化合物を含む材料で形成する方法を提案した（特許文献２参照）。
【００１５】
上記の方法によれば、上記イオンがゲート電極を貫通することを防止することができるので、ゲート電極下の領域にイオン残りが生じることがない。
【００１６】
しかしながら、上記方法は、劈開分離層を劈開面全面に形成しないので、劈開分離時に、単結晶シリコンデバイスが破断されるおそれが全くないとは言い難い。
【００１７】
本発明は上記問題点に鑑みなされたものであり、半導体回路における、劈開分離のためのイオンのイオン残りを防止するとともに、ターゲット基板としてガラス基板等の、高温に耐えることができない絶縁基板を用いた場合でも、高温下での脱イオン処理によるシュリンク等のターゲット基板への影響を排除することができる回路基板の製造方法および半導体装置の製造方法並びに回路基板を提供することにある。
【課題を解決するための手段】
【００１８】
本発明にかかる回路基板の製造方法は、上記課題を解決するために、半導体基板上に半導体回路を有し、上記半導体基板内における上記半導体回路の下に、上記半導体基板を劈開分離するイオンが注入されたイオン注入層を有する回路基板の製造方法であって、上記イオン注入層中のイオンを保持したまま上記半導体回路から該半導体回路中に存在する上記劈開分離のためのイオンを脱イオンする脱イオン工程を備えていることを特徴としている。
【００１９】
本発明によれば、上記したように、半導体回路の製造工程において上記脱イオンを行うことで、上記回路基板から半導体回路をターゲット基板となる絶縁基板に転写後に、上記半導体回路中に残存するイオンを除去する必要がない。このため、上記絶縁基板に、ガラス基板等の、高温に耐えることができない絶縁基板を使用したとしても、高温下での脱イオン処理による影響（シュリンク）を無くすことができるという効果を奏する。
【００２０】
また、上記の方法によれば、上記半導体基板は、上記半導体回路の下に上記イオン注入層を備え、上記脱イオン工程では、上記イオン注入層中のイオンを保持したまま上記半導体回路から上記イオンを除去（脱イオン）するので、劈開分離時に、上記半導体回路が破断されるおそれがない。したがって、上記の方法によれば、ガラス等の、高温に耐えることができない絶縁基板上への転写が可能になるとともに、上記した絶縁基板を用いたデバイストランスファ技術に好適な回路基板を製造することができるという効果を併せて奏する。
【００２１】
上記脱イオンは、上記半導体基板における上記半導体回路の形成面側から上記半導体回路を選択的に加熱することにより行われることが好ましい。
【００２２】
上記の方法によれば、上記イオン注入層を、該イオン注入層から上記劈開分離のためのイオンが離脱する温度よりも低い温度に保ったまま、上記半導体回路を、上記劈開分離のためのイオンが離脱する温度以上の温度に加熱することができる。このため、上記イオン注入層中のイオンを保持したまま、上記半導体回路から該半導体回路中に存在する上記劈開分離のためのイオンを容易に除去することができるという効果を奏する。
【００２３】
本発明において、上記脱イオン工程における上記半導体回路の加熱は、上記半導体基板における上記半導体回路の形成面とは反対側から上記半導体基板を冷却しながら行われることが好ましい。
【００２４】
また、上記脱イオン工程は、上記半導体基板を冷却する冷却工程と、上記冷却工程で冷却された上記半導体基板における上記半導体回路の形成面側から上記半導体回路を加熱する加熱工程とを備えていてもよく、上記脱イオン工程における上記半導体回路の加熱は、上記半導体基板における上記半導体回路の形成面側から、上記半導体回路を、上記半導体回路から上記イオンが離脱する温度以上の温度で、上記イオン注入層に熱が到達するよりも短い時間加熱することにより行われてもよい。
【００２５】
上記した何れの方法でも、上記半導体基板における上記半導体回路の形成面側から上記半導体回路を選択的に加熱することができ、上記イオン注入層中のイオンを保持したまま、上記半導体回路から該半導体回路中に存在する上記劈開分離のためのイオンを容易に除去することができる。
【００２６】
なお、上記した方法のなかでも、上記半導体基板における上記半導体回路の形成面とは反対側から上記半導体基板を冷却しながら上記半導体基板における上記半導体回路の形成面側から上記半導体回路を加熱する方法が特に好ましい。上記の方法によれば、温度制御が容易であり、上記イオン注入層に熱が伝達することをより確実かつ容易に防止することができるとともに、より短時間で上記脱イオン処理を行うことができる。
【００２７】
また、上記脱イオン工程における上記半導体回路の加熱は、レーザで行うことが好ましい。
【００２８】
上記加熱にレーザを用いることで、所望の領域を局所的に加熱することができるとともに、瞬間的に高温処理することができる。また、温度制御も容易である。
【００２９】
上記方法は、より高い性能が要求されるイメージプロセッサやタイミングコントローラ等のシステム集積化のための単結晶シリコンを用いたトランジスタの転写に好適である。したがって、上記半導体基板は単結晶シリコン基板であり、上記半導体回路はトランジスタであることが好ましい。
【００３０】
本発明にかかる半導体装置の製造方法は、上記課題を解決するために、上記回路基板の製造方法で得られた回路基板の半導体回路を絶縁基板に接合する接合工程と、上記接合工程後に上記半導体基板を上記イオン注入層で劈開分離して上記半導体回路を上記絶縁基板上に転写する転写工程とを備えていることを特徴としている。
【００３１】
また、本発明にかかる半導体装置の製造方法は、上記課題を解決するために、半導体回路が形成された半導体基板に、該半導体基板を劈開分離するためのイオンを注入して、該半導体基板内における上記半導体回路の下に、上記半導体基板を劈開分離するためのイオン注入層を形成するイオン注入層形成工程と、上記半導体回路を絶縁基板に接合する接合工程と、上記接合工程後に、上記半導体基板を上記イオン注入層で劈開分離して上記半導体回路を上記絶縁基板上に転写する転写工程とを備えた半導体装置の製造方法において、上記イオン注入層形成工程と上記接合工程との間に、上記半導体基板における上記半導体回路の形成面側から上記半導体回路を選択的に加熱して、上記イオン注入層中のイオンを保持したまま上記半導体回路から該半導体回路中に存在する上記劈開分離のためのイオンを脱イオンする脱イオン工程を備えていることを特徴としている。
【００３２】
上記の各方法によれば、上記半導体回路を、ターゲット基板となる絶縁基板に転写する前に上記脱イオンを行うことで、上記回路基板から半導体回路をターゲット基板となる絶縁基板に転写後に、上記半導体回路中に残存するイオンを除去する必要がない。このため、上記絶縁基板に、ガラス基板等の、高温に耐えることができない絶縁基板を使用したとしても、高温下での脱イオン処理による影響（シュリンク）を無くすことができるという効果を奏する。
【００３３】
また、上記の各方法によれば、上記半導体基板が、上記半導体回路の下に上記イオン注入層を備え、上記脱イオン工程では、上記イオン注入層中のイオンを保持したまま上記半導体回路から上記イオンを除去するので、劈開分離時に、上記半導体回路が破断されるおそれがない。したがって、上記の方法によれば、回路特性に優れた半導体装置を提供することができるとともに、量産性を向上させることができるという効果を併せて奏する。
【００３４】
本発明にかかる回路基板は、半導体基板上に半導体回路を有し、上記半導体基板内における上記半導体回路の下に、上記半導体基板を劈開分離するイオンが注入されたイオン注入層を有する回路基板であって、上記半導体回路における少なくとも半導体領域中に上記劈開分離のためのイオンが存在しないことを特徴としている。
【００３５】
従来、半導体基板上に半導体回路を有し、上記半導体基板内における上記半導体回路の下に劈開分離層が形成された回路基板は、上記劈開分離層の形成工程において、注入されたイオンの一部が、上記回路基板に形成された半導体回路を通過（貫通）せずに上記半導体回路内に残存することから、上記半導体回路における半導体領域には、通常、劈開分離のためのイオンが必ず存在している。このような半導体回路におけるイオン残りは、上記半導体回路の特性劣化を招く。
【００３６】
本発明の回路基板は、上記したように、上記半導体基板内における上記半導体回路の下に、上記半導体基板を劈開分離するイオンが注入されたイオン注入層を有するにも拘らず、上記劈開分離のためのイオンが、上記半導体回路における少なくとも半導体領域中に存在しないので、デバイストランスファ技術における転写基板に好適に用いることができる。
【００３７】
そして、このように、上記回路基板を、デバイストランスファ技術における転写基板に用いることで、転写後に脱イオン工程を必要とせず、ターゲット基板としてガラス基板等の、高温に耐えることができない絶縁基板を用いた場合でも、高温下での脱イオン処理によるシュリンク等の影響を排除することができる。このため、このような絶縁基板上への転写が可能になるという効果を奏する。
【発明の効果】
【００３８】
本発明は、以上のように、半導体基板上に形成された半導体回路を、ターゲット基板となる絶縁基板に転写する前に、上記半導体回路から、上記半導体基板の劈開分離のために上記半導体基板に注入されたイオンを除去することで、上記半導体回路を転写後に、上記半導体回路中に残存するイオンを除去する必要がない。このため、上記絶縁基板に、ガラス基板等の、高温に耐えることができない絶縁基板を使用したとしても、高温下での脱イオン処理による影響（シュリンク）を無くすことができる。
【００３９】
また、上記半導体基板が、上記半導体回路の下に、上記劈開分離のためのイオンが注入されたイオン注入層を備え、上記脱イオン工程では、上記イオン注入層中のイオンを保持したまま上記半導体回路から上記イオンを除去することで、劈開分離時に、上記半導体回路が破断されるおそれがない。また、このようにして製造された回路基板は、上記劈開分離のためのイオンが、上記半導体回路における少なくとも半導体領域中に存在しないので、デバイストランスファ技術における転写基板に好適に用いることができる。
【発明を実施するための最良の形態】
【００４０】
本発明の一実施形態について図１〜図４（ａ）・（ｂ）に基づいて説明すれば以下の通りである。
【００４１】
本実施の形態にかかる半導体装置の製造方法は、いわゆるデバイストランスファ技術を用いて半導体装置を製造する方法である。上記半導体装置は、転写基板である回路基板から、転写層として半導体回路をターゲット基板上に転写することで製造される。
【００４２】
ターゲット基板とは、いわゆる本基板と称される絶縁基板であり、主に、ガラス基板が使用される。
【００４３】
また、上記回路基板は、半導体基板上に、半導体回路が形成された構成を有している。上記半導体回路としては、例えば、単結晶半導体基板に形成された単結晶半導体回路が挙げられる。そのなかでも、代表的には、単結晶シリコン基板に形成された、いわゆるシリコンデバイスと称されるシリコン回路が挙げられる。
【００４４】
そこで、以下の説明においては、回路基板から、シリコン回路を、デバイストランスファ技術を用いて上記絶縁基板に転写する場合を例に挙げて説明するものとする。
【００４５】
まず、本実施の形態にかかる回路基板の製造方法並びに本実施の形態において製造される回路基板の構成について具体的に説明する。但し、本実施の形態にかかる回路基板の構成は、以下の具体例にのみ限定されるものではない。
【００４６】
図３は、本実施の形態にかかる回路基板の概略構成の一例を模式的に示す要部断面図である。
【００４７】
図３に示すように、本実施の形態にかかる回路基板３０は、シリコン基板１（半導体基板）上に、単結晶シリコン薄膜からなる半導体回路２０が形成されているとともに、上記シリコン基板１内に、劈開分離層２１が形成されたデバイス基板（活性シリコン装置）である。
【００４８】
上記劈開分離層２１は、上記シリコン基板１を劈開分離するための層であり、上記シリコン基板１に、上記シリコン基板１を劈開分離するためのイオンを注入してなるイオン注入層である。
【００４９】
上記イオンとしては、上記シリコン基板１の劈開を引き起こすものであれば、特に限定されるものではないが、一般的には、水素イオン；ヘリウムイオン、ネオンイオン、アルゴンイオン等の希ガスイオン；からなる群より選ばれる少なくとも一種が使用される。
【００５０】
また、上記半導体回路２０としては、例えば、ＴＦＴ（thin film transistor；薄膜トランジスタ）、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路、またはＶＬＳＩ（Very Large Scale Integrated circuit；超大規模集積回路）等が挙げられる。これら半導体回路は、通常の半導体回路プロセシング技術に基づいて形成することができる。
【００５１】
図３に示す回路基板３０は、上記半導体回路２０として、チャネル領域３、ソース領域４およびドレイン領域５を含む活性層６を有するＴＦＴ（単結晶シリコン薄膜トランジスタ）を備えている。
【００５２】
本実施の形態で製造される上記回路基板３０は、上記半導体回路２０における少なくともチャネル領域３から、上記劈開分離層２１の形成に用いられた、上記劈開分離のためのイオンが除去（脱イオン）されている。
【００５３】
このため、本実施の形態で製造される上記回路基板３０には、上記半導体回路２０における半導体領域である上記活性層６（特に、チャネル領域３）に、上記ＴＦＴのトランジスタ性能に影響を与える、上記劈開分離のためのイオンが存在しない（実質的に存在しない）。
【００５４】
したがって、本実施の形態によれば、上記回路基板３０から半導体回路２０をターゲット基板に転写後に、上記チャネル領域３に残存するイオンを除去する必要がない。このため、上記ターゲット基板として、ガラス等の、高温に耐えることができない絶縁基板を使用したとしても、高温下での脱イオン処理による影響（シュリンク）を無くすことができる。このため、ガラス等の、高温に耐えることができない絶縁基板上への転写が可能になる。
【００５５】
次に、上記回路基板３０の製造方法について、図１に基づき、必要に応じて図２（ａ）〜（ｃ）および図３を参照して以下に説明する。
【００５６】
図１は、本実施の形態にかかる回路基板の製造方法および半導体装置の製造方法の一例を示すフローチャートである。また、図２（ａ）〜（ｆ）は、本実施の形態にかかる回路基板の製造方法および半導体装置の製造方法の一例を、工程順に示す断面図である。
【００５７】
なお、以下の製造例では、上記半導体回路２０として、図３に示すＴＦＴを形成する場合を例に挙げて説明するが、本実施の形態はこれに限定されるものではない。また、図２（ａ）〜（ｆ）で示される半導体回路２０としては、前記したように、ＣＭＯＳ回路またはＶＬＳＩであってもよく、これらＣＭＯＳ回路またはＶＬＳＩに組み込まれたＴＦＴであってもよい。
【００５８】
以下の工程において、図１に示すＳ４以外の工程は、必要に応じて多少の設計変更がなされる場合もあるが、基本的には従来と同様である。このため、これらの工程における詳細な製造方法並びに製造条件等の説明については省略するが、当業者には十分に実施が可能である。
【００５９】
まず、Ｓ１に示すように、活性層６として単結晶シリコン薄膜からなるシリコン活性層を有するシリコン基板１（半導体基板、ウェハ基板）を準備する。
【００６０】
次に、図２（ａ）および図３に示すように、上記シリコン基板１上に、上記活性層６にチャネル領域３を有する半導体回路２０を形成する（Ｓ２）。
【００６１】
その後、上記シリコン基板１に、劈開分離のためのイオンを注入し、図２（ａ）および図３に示すように、上記半導体回路２０の形成面側から見て上記シリコン基板１内の上記半導体回路２０の下に、上記シリコン基板１を劈開分離するための劈開分離層２１を形成する（Ｓ３）。
【００６２】
なお、上記劈開分離のためのイオンとしては、前記したように、水素イオン（Ｈ＋）または希ガスイオンを用いることができる。上記希ガスイオンとしては、例えばヘリウムイオン（Ｈｅ＋）が好適に使用される。
【００６３】
その後、上記劈開分離層２１を形成するイオンを、上記半導体回路２０から除去（脱イオン）する（Ｓ４）。
【００６４】
これにより、シリコン基板１上に半導体回路２０が形成され、シリコン基板１内における上記半導体回路２０の下に、該シリコン基板１を、上記半導体回路２０を含む被転写層から劈開分離させる劈開分離層２１が形成され、上記劈開分離層２１を形成するイオンが上記半導体回路２０から除去された回路基板３０が形成される。
【００６５】
なお、上記した工程のうち、本発明の本質に関わる特定の工程を除く幾つかの工程は、省略あるいは同時に行ってもよく、順番を入れ替えても構わない。
【００６６】
すなわち、Ｓ３よりも後でＳ４が行われれば、Ｓ４は、上記回路基板３０の製造が完了するまでのどのタイミングで行われても構わない。また、上記Ｓ４は、半導体装置の製造完了までの一連の流れにおいては、Ｓ３終了後、得られた回路基板３０をターゲット基板に接合する接合工程（図１中、Ｓ５）よりも前であれば、どのタイミングで行われても構わない。なお、イオン注入のタイミングに制約はない。
【００６７】
また、予め半導体回路２０が形成された市販のシリコン基板１あるいは予め半導体回路２０および劈開分離層２１が形成された市販のシリコン基板１を用いることで、上記Ｓ１およびＳ２、あるいはさらにＳ３を省略してもよい。さらに、Ｓ２は、Ｓ２に含まれる一部の工程の順番が入れ代わっていてもよい。また、Ｓ２の途中でＳ３、あるいは、Ｓ３およびＳ４を行うこともできる。
【００６８】
上記半導体回路２０として図３に示すＴＦＴを形成する場合、上記回路基板３０は、例えば以下のようにして形成される。すなわち、上記回路基板３０の製造方法は、例えば以下の工程を含んでいる。
【００６９】
まず、上記半導体回路２０を形成する領域以外の領域にレジストパターンを形成する等して不純物（ドーパント）を打ち込み、活性層６となる半導体領域（ウェル）を形成する。
【００７０】
次いで、活性層６の周りにＬＯＣＯＳ膜７を形成するとともに、上記活性層６上にゲート絶縁膜８を形成する。続いて、ゲート絶縁膜８上に、ゲート電極９をパターン形成する。なお、ゲート電極９には、好適には多結晶シリコン膜が使用される。
【００７１】
続いて、上記活性層６に不純物を打ち込み、活性化アニール（Annealing）を行ってこの不純物（ソース／ドレイン注入物）を活性化させることで、上記活性層６に、ソース領域４およびドレイン領域５を形成する。
【００７２】
次いで、これらＬＯＣＯＳ膜７、ゲート絶縁膜８、およびゲート電極９を覆うように、層間絶縁膜１０を形成する。その後、劈開分離用のイオンを注入することによって形成される劈開分離層２１の基板表面からの深さが一定となるように、ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨法）等の平坦化技術を用いて、層間絶縁膜１０の表面を平坦化する。
【００７３】
次に、上記層間絶縁膜１０の上方から上記シリコン基板１の劈開のためのイオンを注入し、上記シリコン基板１内部の剥離位置（劈開分離面）に劈開分離層２１を形成する。このとき、上記半導体回路２０の形成面全面（つまり、上記シリコン基板１の基板面全面）にわたって上記イオン注入を行い、劈開面全面に連続した劈開分離層２１を形成することで、劈開分離時に、上記半導体回路２０を破断することなく劈開分離することができる。
【００７４】
上記劈開分離層２１は、上記イオンの注入量および注入速度を調整することによって、上記イオンの注入面から所定の深さに注入される。なお、上記イオンの注入速度および注入量等の注入条件は、上記劈開分離層２１が所望の位置に形成されるように適宜設定すればよく、特に限定されない。
【００７５】
従来、一般的には、劈開分離層が形成された回路基板は、該回路基板をターゲット基板に接合後、劈開分離のための加熱が行われるまで、加熱処理は施されない。
【００７６】
しかしながら、本実施の形態では、上記劈開分離層２１の形成後、上記回路基板３０をターゲット基板に転写するまでの間に、上記劈開分離層２１がその劈開分離温度に達しない条件下で上記半導体回路２０を加熱処理することで、上記半導体回路２０に含まれる、上記劈開分離層２１を形成しているイオン（つまり、上記劈開分離層２１を形成しているイオンと同種のイオン）を除去する。
【００７７】
したがって、例えば、この段階（タイミング）で上記脱イオンを行い、その後、上記層間絶縁膜１０にコンタクトホール１１を開口し、メタル配線を行って上記ソース領域４およびドレイン領域５に各々接続されたソース電極１２およびドレイン電極１３を形成してもよいし、上記ソース電極１２およびドレイン電極１３上に、平坦化層１４を形成した後、上記脱イオンを行ってもよい。
【００７８】
上記の工程により、本実施の形態にかかる回路基板３０が形成される。なお、上記した何れの場合でも、上記ソース電極１２およびドレイン電極１３上に、平坦化層１４が設けられていることで、上記回路基板３０（半導体回路２０）と、ターゲット基板との密着性を向上させることができる。
【００７９】
次に、上記脱イオン工程（Ｓ４）について、図２（ｃ）および図４（ａ）・（ｂ）を参照して以下に説明する。
【００８０】
前記したように、上記半導体回路２０のチャネル領域３には、上記Ｓ４に示す劈開分離層２１の形成工程で上記チャネル領域３を通過しないでチャネル領域３内に残った劈開分離のためのイオンが存在している。このような半導体回路２０におけるイオン残りは、上記半導体回路２０の特性劣化（トランジスタ性能の低下）を招く。
【００８１】
しかしながら、上記脱イオンには、ガラス基板等のターゲット基板の耐熱温度よりも遥かに高い温度での熱処理を必要とする。
【００８２】
そこで、本実施の形態では、上記したように、上記半導体回路２０をターゲット基板に転写する前に上記脱イオン（熱処理）を行い、上記半導体回路２０中に存在する上記劈開分離のためのイオンを除去（好適には完全に除去）する。このため、本実施の形態によれば、上記半導体回路２０をターゲット基板に転写後に上記脱イオンを行う必要がなく、高温処理によるシュリンク等の、上記ターゲット基板への影響等を排除することができる。したがって、本実施の形態によれば、上記影響なしにトランジスタ特性等の回路特性に優れた半導体装置を得ることができる。
【００８３】
本実施の形態において、上記脱イオンは、上記したように上記半導体回路２０をターゲット基板に転写する前に行なわれればよく、その条件は、上記半導体回路２０から該半導体回路２０中に存在する上記劈開分離のためのイオンを除去したときに、上記劈開分離層２１中に上記劈開分離のためのイオンが、劈開可能に保持（残存）されてさえいれば、特に限定されるものではない。
【００８４】
しかしながら、上記劈開分離のためのイオンをシリコン基板１に注入後、上記シリコン基板１を、加熱炉（チャンバ）内で、劈開分離温度以上の温度で熱処理すると、上記半導体回路２０を含む転写層をターゲット基板に転写する前に、上記転写層の一部が剥離（分離）してしまう。また、上記劈開分離のためのイオンをシリコン基板１に注入後、上記シリコン基板１を、加熱炉（チャンバ）内で、劈開分離温度よりも低い温度で熱処理すれば、上記劈開分離層２１から上記劈開分離のためのイオンが抜けてしまう。この結果、上記回路基板３０をターゲット基板に接合後、上記シリコン基板１の一部が、上記半導体回路２０を含む転写層から剥離しなくなるおそれがある。
【００８５】
そこで、本実施の形態では、上記劈開分離層２１が、上記劈開分離のためのイオンが離脱する温度に達せず、上記半導体回路２０は上記劈開分離のためのイオンが離脱する温度以上の温度となるように、図２（ｃ）に示すように、上記シリコン基板１における上記半導体回路２０の形成面側から上記半導体回路２０を選択的に加熱する。
【００８６】
本実施の形態では、上記劈開分離層２１に熱が伝達することを避けるために、以下の方法が好適に用いられる。
（１）上記シリコン基板１における上記半導体回路２０の形成面とは反対側の面（裏面、下面）から冷却しながら、上記半導体回路２０の形成面（表面、上面）側から上記半導体回路２０を加熱する。
（２）上記半導体回路２０の加熱に先立って、事前に上記回路基板３０を冷却しておく。
（３）高温で短時間、半導体回路２０の表面を加熱する。具体的には、上記半導体回路２０を、上記半導体回路２０から上記イオンが離脱する温度以上の温度で、上記劈開分離層２１に熱が到達するよりも短い時間加熱する。
【００８７】
なお、これらの方法は、互いに組み合わせて用いることができる。例えば、上記（１）または（２）の方法における加熱に、上記（３）の方法を用いてもよい。
【００８８】
また、上記（３）の方法における加熱は、間に放冷あるいは冷却工程を挟んで繰り返し行われてもよい。すなわち、上記脱イオンが完了するまで間欠的に加熱が行われてもよい。このような方法は、上記（３）の方法を単独で用いる場合に、上記加熱が局所的に行われる場合等、一回の加熱で加熱される領域よりも脱イオンすべき領域の方が大きい場合に特に有効である。
【００８９】
上記（１）〜（３）の方法で用いられる加熱の具体的な方法としては、特に限定されるものではないが、例えば、上記回路基板３０の表面、つまり、上記半導体回路２０への（ａ）高温ブロー、（ｂ）赤外線照射、（ｃ）レーザ照射、等が挙げられる。
【００９０】
なお、上記加熱は、上記劈開分離層２１が、上記劈開分離のためのイオンが離脱する温度に達せず、上記半導体回路２０が、上記劈開分離のためのイオンが離脱する温度以上の温度に昇温されるように設定されていれば、特に限定されない。
【００９１】
このため、上記加熱温度は、上記半導体回路２０が、上記劈開分離のためのイオンが離脱する温度以上の温度であればよく、その上限温度は特に限定されるものではない。
【００９２】
但し、ソース・ドレイン・チャネルの不純物注入プロファイルが変化すると、上記半導体回路２０のトランジスタ特性が変化するおそれがある。このため、上記加熱温度は、その加熱領域や、半導体基板の種類等にもよるが、ソース・ドレイン・チャネルの不純物注入プロファイルが動かないような温度範囲および処理条件に設定されることが好ましい。
【００９３】
また、上記脱イオンにおける処理時間としては、特に限定されるものではなく、処理温度に応じて適宜設定すればよいが、上記不純物プロファイルが変化せず、また、劈開分離層２１が加熱されないようにするためには、より短い方が好ましい。よって、上記処理時間は、処理温度等にもよるが、処理温度との組み合わせによって、適宜変更することが望ましい。
【００９４】
なお、上記工程は、チャネル領域内のイオンを脱するために、劈開分離工程の後に高温プロセス（例えば６００℃で４時間加熱）を導入する場合に用いられる上記高温プロセスの代替の工程となる。したがって、上記加熱条件としては、従来の高温プロセス相当のエネルギーが印加できる条件とすることが望ましい。
【００９５】
上記レーザ照射に使用されるレーザの種類等は限定されるものではないが、例えば、上記したように半導体基板としてシリコン基板１を用いる場合、Ｓｉ−Ｈｘに吸収される波長を有するレーザが使用される。Ｓｉ−Ｈｘの吸収率から見た最適波長は２００〜２０００／ｃｍである。したがって、上記レーザとしては、上記波長領域にできるだけ近い波長のレーザを使用することが好ましい。
【００９６】
現在実用化されている一般的なレーザの中では、エキシマレーザを用いることが好ましく、このときの条件としては、一例として、例えば、発振波長３０８ｎｍ、約１００〜２００ｍＪ／ｃｍ２に設定される。このときの上記回路基板３０の表面温度は、８００〜１０００℃程度になる。なお、レーザを用いる場合、例えば１ショット／回とすることで、瞬間的な加熱が行われる。但し、前記したように、ショット回数は特に制限されない。
【００９７】
また、上記高温ブローには、例えばガスの噴出ノズルを備えた既知のガス噴出装置（加熱装置）を用いることができる。また、上記赤外線照射には、既知の赤外線照射装置を用いることができる。したがって、これら装置の種類は特に限定されない。また、具体的な加熱条件についても、上記効果が得られるように適宜設定すればよく、特に限定されない。
【００９８】
上記加熱方法のなかでも、所望の領域を局所的に加熱することができるとともに、瞬間的に高温処理することができ、温度制御も容易であることから、レーザを用いた加熱が特に好適に用いられる。
【００９９】
また、上記（１）の方法で用いられる冷却の具体的な方法としては、特に限定されるものではなく、例えば図４（ａ）に示すように、上記回路基板３０を直接上記裏面から冷却してもよく、図４（ｂ）に示すように、上記裏面に、金属等の熱容量の大きいステージ５０を接触させることで上記裏面を間接的に冷却させてもよい。
【０１００】
また、上記（２）の方法において、上記冷却は、上記シリコン基板１の裏面側からのみ行ってもよく、上記シリコン基板１全体を冷却してもよい。通常、既存の半導体製造工程には冷却工程は存在しないが、上記冷却は、半導体分野以外の一般的な既知の冷却方法にて行うことができ、その冷却方法は特に限定されない。なお、上記冷却方法としては、上記（１）の方法と同様の方法を用いてもよい。また、上記したように加熱に先立って予め冷却を行う場合、上記冷却時間は特に限定されるものではない。
【０１０１】
さらに、上記（３）の方法において、間に放冷あるいは冷却工程を挟んで繰り返し加熱を行う場合、上記放冷としては、上記回路基板３０を放置して自然冷却させてもよく、上記裏面に、金属等の熱容量の大きいステージ５０を接触させることで放冷速度を高めてもよい。
【０１０２】
上記（１）〜（３）の方法、特に、上記（１）または（３）の方法で用いられる上記冷却および放冷のための具体的な方法としては、例えば上記回路基板３０の裏面、つまり、上記シリコン基板１への低温ブロー；上記裏面にステージ５０を接し、ステージ５０をペルティエ素子で冷却する方法；上記裏面にステージ５０を接し、ステージ５０をヒートポンプで冷却する方法；上記裏面に、金属等の熱容量の大きいステージ５０を接することで放冷速度を高め、上記加熱によるシリコン基板１の温度上昇を抑える方法；等が挙げられる。
【０１０３】
なお、上記（２）の方法における冷却方法としては、上記方法に限定されず、上記回路基板３０全体を冷却してもよいことは、上述した通りである。なお、上記何れの場合においても、冷却温度等の冷却条件は、特に限定されない。
【０１０４】
上記方法のなかでも、上記（１）の方法が、温度制御が容易であり、上記劈開分離層２１に熱が伝達することをより確実かつ容易に防止することができるとともに、より短時間で上記脱イオン処理を行うことができることから好ましい。また、上記劈開分離層２１が、脱イオンが生じる３５０℃を越えないようにするためには、上記シリコン基板１の裏面を冷却しながら上記シリコン基板１の表面にレーザを間欠的に照射する方法が、特に好ましい。
【０１０５】
以上のように、本実施の形態によれば、上記劈開分離層２１に熱が届かないように、上記シリコン基板１における上記半導体回路２０の形成面側からのみ加熱を行い、上記回路基板３０の表面部だけを加熱することで、上記劈開分離層２１を加熱することなく上記半導体回路２０を加熱することができる。
【０１０６】
したがって、本実施の形態によれば、上記半導体回路２０をターゲット基板に転写する前に、上記劈開分離層２１における上記劈開分離のためのイオンを上記劈開分離層２１内に残したまま、上記半導体回路２０に残存する上記劈開分離のためのイオンを上記半導体回路２０から脱することができる。
【０１０７】
従来、半導体基板上に半導体回路を有し、上記半導体基板内における上記半導体回路の下に劈開分離層が形成された回路基板は、上記劈開分離層の形成工程において、注入されたイオンの一部が、上記回路基板に形成された半導体回路を通過（貫通）せずに上記半導体回路内に残存することから、上記半導体回路における半導体領域（例えばチャネル領域）には、通常、劈開分離のためのイオンが必ず存在している。
【０１０８】
しかしながら、本実施の形態によれば、上記イオンを上記半導体回路２０から除去することができるので、劈開分離のためのイオンが、上記半導体回路２０における少なくとも半導体領域（例えばチャネル領域３）中に存在しない（実質的に存在しない）回路基板３０を製造することができる。したがって、上記回路基板３０を、デバイストランスファ技術における転写基板に用いることで、転写後に脱イオン工程を必要とせず、従来、脱イオンを行う場合には適用が困難であった、上記脱イオン工程における熱処理温度よりも耐熱温度が低いガラス基板等の絶縁基板４０を、ターゲット基板として好適に用いることができる。また、シュリンク等の問題を招来しないので、量産性を高めることができる。
【０１０９】
次に、本実施の形態にかかる半導体装置の製造方法について、図１に基づき、必要に応じて図２（ｄ）〜（ｆ）を参照して以下に説明する。なお、以下の工程は、転写後に脱イオン工程を必要としないことを除けば、従来と同様である。したがって、詳細な説明については省略する。
【０１１０】
本実施の形態にかかる半導体装置は、図１および図２（ａ）〜（ｃ）に示す工程を経て製造された回路基板３０を転写基板として、該回路基板３０から上記半導体回路２０をターゲット基板に転写することで製造される。
【０１１１】
まず、図１および図２（ｄ）に示すように、Ｓ４で得られた回路基板３０を、上記劈開分離層２１が表面側に位置するように、上記回路基板３０における半導体回路２０を、ターゲット基板である絶縁基板４０に接合する（Ｓ５）。
【０１１２】
なお、上記回路基板３０は、必要であれば、上記絶縁基板４０に接合する前にチップ化されていてもよい。
【０１１３】
上記絶縁基板４０としては、例えばガラス基板が用いられる。上記絶縁基板４０上には、予め、接合層として、ＳｉＯ２（酸化シリコン）膜等の酸化が設けられていることが好ましい。
【０１１４】
上記回路基板３０と絶縁基板４０とは、接着層を介することなく、互いに接触させて僅かな力で押すだけで、自発的に接合させることができる。このような接合は、ファン・デル・ワールス力による寄与、電気双極子による寄与、水素結合による寄与等によって実現される。
【０１１５】
次いで、図１および図２（ｅ）に示すように、上記回路基板３０を、シリコン基板１に形成された劈開分離層２１に沿って劈開分離する（Ｓ６）。
【０１１６】
シリコン基板１の劈開は、例えば熱により誘起される。劈開分離層２１が形成されたシリコン基板１に加熱処理（剥離アニール）を施すと、シリコン基板１は、図２（ｅ）に示すように、上記劈開分離層２１におけるイオン濃度が最大となる位置（劈開分離面）で微小気泡が生じ、その圧力により、上記劈開分離面を境として自然に劈開して分離する。
【０１１７】
シリコン基板１の劈開は、上記劈開分離層２１の温度を、上記劈開分離層２１から注入したイオンが離脱する温度以上に昇温することによって引き起こされる。上記シリコン基板１は、例えば、上記両基板（接合対）を、前記したように６００℃に加熱することで劈開分離させることができる。
【０１１８】
これにより、上記回路基板３０から、上記劈開分離層２１を挟んで上記半導体回路２０とは反対側に位置する、上記シリコン基板１の不要な部分１ａを除去する。
【０１１９】
その後、図１および図２（ｆ）に示すように、上記劈開分離後に上記半導体回路２０上に残った上記シリコン基板１の損傷層をエッチング除去することにより、上記半導体回路２０上の不要なシリコンを除去（薄膜化）する（Ｓ７）。
【０１２０】
なお、不要なシリコンは、例えば、標準的な反応性イオンエッチング、ドライエッチング等により除去することができる。
【０１２１】
その後、図１においてＳ８に示すように、この不要なシリコンを除去した後の上記半導体回路２０を含む転写層上に、図示しない配線層、保護絶縁膜等を形成したり、通常のよく知られた多結晶シリコン薄膜トランジスタの形成プロセスにより、さらに、上記絶縁基板４０上に多結晶シリコン薄膜トランジスタを形成したりすることで、上記半導体回路２０が、ターゲット基板である絶縁基板４０上に搭載された、所望の半導体装置を形成することができる。
【０１２２】
なお、本実施の形態において製造される半導体装置としては、特に限定されるものではないが、一例として、例えば、多結晶シリコン薄膜トランジスタ（非単結晶シリコン薄膜デバイス）と、ＭＯＳ（Metal Oxide Semiconductor）型の単結晶シリコン薄膜トランジスタ（単結晶シリコン薄膜デバイス）とを、上記絶縁基板４０上の異なる領域に集積化した半導体装置等が挙げられる。また、上記半導体装置は、例えば、表示部を有するアクティブマトリクス基板に駆動回路として集積化することができる。アクティブマトリクス基板は、例えば液晶パネル（液晶表示装置）等に用いられる。
【０１２３】
デバイストランスファ技術は液晶パネルの性能を飛躍的に向上させるものである。しかしながら、これまで、前記したシュリンク等の問題により、量産に向けての課題が残されていた。本実施の形態によれば、このような課題の克服によって、その量産が現実的になる。
【０１２４】
なお、本実施の形態では、上記したように、ターゲット基板となる絶縁基板４０として、例えばガラス基板を用いる場合を例に挙げて説明したが、本実施の形態はこれに限定されるものではなく、例えばプラスチック基板であってもよい。本発明は、上記ターゲット基板が高温に耐えることができない絶縁基板である場合に特に効力を発揮し、そのような基板全般に好適に適用することができる。
【０１２５】
上記プラスチック基板としては、例えば、ポリエーテルスルホン基板等が挙げられるが、特に限定されるものではない。上記プラスチック基板としては、透光性を有するプラスチック基板（より好適には透明プラスチック基板）であることが好ましい。
【０１２６】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１２７】
本発明の製造方法で得られた回路基板は、半導体回路における少なくとも半導体領域から、上記劈開分離のためのイオンが除去されている。したがって、上記回路基板を、デバイストランスファ技術における転写基板に用いることで、高温下での脱イオン処理によるシュリンク等の影響を排除することができる。したがって、上記回路基板の製造方法および半導体装置の製造方法並びに回路基板は、ガラス基板等の、高温に耐えることができない絶縁基板をターゲット基板として用いるデバイストランスファ技術に好適に使用することができる。
【図面の簡単な説明】
【０１２８】
【図１】本発明の実施の一形態にかかる回路基板の製造方法および半導体装置の製造方法の一例を示すフローチャートである。
【図２】（ａ）〜（ｆ）は、本発明の実施の一形態にかかる回路基板の製造方法および半導体装置の製造方法の一例を、工程順に示す断面図である。
【図３】本実施の形態にかかる回路基板の概略構成の一例を模式的に示す要部断面図である。
【図４】（ａ）・（ｂ）は、脱イオン工程における回路基板の冷却方法の一例を示す断面図である。
【符号の説明】
【０１２９】
１    シリコン基板（半導体基板）
１ａ  不要な部分
３    チャネル領域（半導体領域）
４    ソース領域
５    ドレイン領域
６    活性層（半導体領域）
７    ＬＯＣＯＳ膜
８    ゲート絶縁膜
９    ゲート電極
１０    層間絶縁膜
１１    コンタクトホール
１２    ソース電極
１３    ドレイン電極
１４    平坦化層
２０    半導体回路
２１    劈開分離層（イオン注入層）
３０    回路基板
４０    絶縁基板
５０    ステージ
【図１】
2010027769.tif 000003
【図２】
2010027769.tif 000004
【図３】
2010027769.tif 000005
【図４】
2010027769.tif 000006