(57)【要約】【課題】本発明は、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用して、走査線のインピーダンスを従来に比して低減する。【解決手段】本発明は、奇数ラインと続く偶数ラインとで電源用駆動信号ＤＳ〔１〕、ＤＳ〔２〕を時分割で電源電圧Ｖｃｃに設定すると共に、この時分割の設定に対応するように書込信号ＷＳを設定し、この奇数ラインと続く偶数ラインとで書込信号ＷＳの走査線を共通化する。【選択図】        図１
2010060601.tif 000002
【特許請求の範囲】
【請求項１】
画素回路をマトリックス状に配置して形成された表示部と、
前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、
前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有し、
前記画素回路は、
発光素子と、
ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、
前記ゲートソース間電圧を保持する保持容量と、
前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、
前記発光素子を発光させる発光期間と、前記発光素子の発光を停止する非発光期間とを交互に繰り返し、
前記非発光期間において、前記書込信号による前記書込トランジスタの制御により、前記信号線用駆動信号で前記保持容量の端子間電圧を設定し、続く発光期間における前記発光素子の発光輝度を設定し、
前記発光期間において、前記電源用駆動信号により供給される電源電圧により前記駆動トランジスタで前記発光素子を駆動し、
奇数ラインと続く偶数ラインとで、前記書込用走査線が共通化され、
前記走査線駆動回路は、
前記奇数ラインの前記電源用駆動信号と、続く偶数ラインの前記電源用駆動信号とを、時分割で前記電源電圧に設定し、
該時分割の前記電源電圧の設定に対応して前記書込信号を設定し、前記奇数ラインと続く偶数ラインとで、前記発光素子の発光輝度の設定を時分割で実行する
画像表示装置。
【請求項２】
前記画素回路は、
前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の他端の電圧を立ち下げた後、
前記書込信号による前記書込トランジスタの制御により、前記駆動トランジスタの一端の電圧を設定して前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定し、前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の端子間電圧を放電させて前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に設定し、
続いて前記書込信号による前記書込トランジスタの制御により、前記保持容量の端子電圧を前記信号線用駆動信号の電圧に設定して前記発光素子の発光輝度を設定する
請求項１に記載の画像表示装置。
【請求項３】
前記発光期間の繰り返しの周期が、１フィールド周期である
請求項１に記載の画像表示装置。
【請求項４】
前記発光素子が、有機ＥＬ素子である
請求項１に記載の画像表示装置。
【請求項５】
画素回路をマトリックス状に配置して形成された表示部と、
前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、
前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法において、
前記画素回路は、
発光素子と、
ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、
前記ゲートソース間電圧を保持する保持容量と、
前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、
前記発光素子を発光させる発光期間と、前記発光素子の発光を停止する非発光期間とを交互に繰り返し、
前記非発光期間において、前記書込信号による前記書込トランジスタの制御により、前記信号線用駆動信号で前記保持容量の端子間電圧を設定し、続く発光期間における前記発光素子の発光輝度を設定し、
前記発光期間において、前記電源用駆動信号により供給される電源電圧により前記駆動トランジスタで前記発光素子を駆動し、
前記画像表示装置の駆動方法は、
奇数ラインと続く偶数ラインとで、前記書込用走査線を共通化し、
前記奇数ラインの前記電源用駆動信号と、続く偶数ラインの前記電源用駆動信号とを、時分割で前記電源電圧に設定し、
該時分割の前記電源電圧の設定に対応して前記書込信号を設定し、前記奇数ラインと続く偶数ラインとで、前記発光素子の発光輝度の設定を時分割で実行する
画像表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置及び画像表示装置の駆動方法に関し、例えば有機ＥＬ（Electro Luminescence）素子によるアクティブマトリックス型の画像表示装置に適用することができる。本発明は、奇数ラインと続く偶数ラインとで電源用駆動信号を時分割で電源電圧に設定すると共に、この時分割の設定に対応するように書込信号を設定し、この奇数ラインと続く偶数ラインとで書込信号の走査線を共通化することにより、走査線のインピーダンスを従来に比して低減することができるようにする。
【背景技術】
【０００２】
近年、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置の開発が盛んになっている。ここで有機ＥＬ素子を用いた画像表示装置は、電界の印加により発光する有機薄膜の発光現象を利用した画像表示装置である。有機ＥＬ素子は、１０〔Ｖ〕以下の印加電圧で駆動することができる。従ってこの種の画像表示装置は、消費電力を低減することができる。また有機ＥＬ素子は、自発光素子である。従ってこの種の画像表示装置は、バックライト装置を必要とせず、軽量化、薄型化することができる。さらに有機ＥＬ素子は、応答速度が数μ秒程度と速い特徴がある。従ってこの種の画像表示装置は、動画像表示時に残像が殆ど発生しない特徴がある。
【０００３】
具体的に、図１４に示すように、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置１は、有機ＥＬ素子と有機ＥＬ素子を駆動する駆動回路とによる画素回路をマトリックス状に配置して表示部２が形成される。画像表示装置１は、表示部２に設けられた信号線ＤＴＬ及び走査線ＳＬをそれぞれ介して、表示部の周囲に配置した信号線駆動回路３及び走査線駆動回路４により各画素回路を駆動して所望の画像を表示する。
【０００４】
この有機ＥＬ素子を用いた画像表示装置に関して、特開２００７−３１０３１１号公報には、２つのトランジスタを用いて画素回路を構成する方法が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の方法によれば、構成を簡略化することができる。またこの特開２００７−３１０３１１号公報には、有機ＥＬ素子を駆動する駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきを補正する構成が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の構成によれば、駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきによる画質劣化を防止することができる。
【０００５】
また特開２００７−１３３２８４号公報には、駆動トランジスタのしきい値電圧のばらつきを補正する処理を複数回に分けて実行する構成が提案されている。この特開２００７−１３３２８４号公報に開示の構成によれば、高精度化して画素回路の階調設定に割り当てる時間が短くなった場合でも、しきい値電圧のばらつき補正に十分な時間を割り当てることができる。従って高精度化した場合でも、しきい値電圧のばらつきによる画質劣化を防止することができる。
【０００６】
また特開２００６−９８６２２号公報には、画素回路を構成するトランジスタの各電極とは異なる配線層により表示部の配線を作成し、配線を低抵抗化する構成が開示されている。
【０００７】
また特開２００６−１５４８２２号公報には、表示部に両側に走査線駆動回路を配置し、この両側の走査線駆動回路に各画素回路の駆動を振り分ける構成が開示されている。
【特許文献１】特開２００７−３１０３１１号公報
【特許文献２】特開２００７−１３３２８４号公報
【特許文献３】特開２００６−９８６２２号公報
【特許文献４】特開２００６−１５４８２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで図１４において符号Ａにより示すように、走査線ＳＬは、抵抗及び容量の分布定数回路による伝送路である。従って画像表示装置１では、符号Ｂ及びＣにより示すように、走査線駆動回路４から遠ざかるに従って徐々に駆動信号の信号波形が鈍るようになる。画像表示装置１は、この信号波形の鈍りが甚だしい場合、各画素回路で階調を正しく設定することが困難になり、その結果、表示画面にシェーディングが発生する問題がある。
【０００９】
この問題を解決する１つの方法として、特開２００６−９８６２２号公報に開示の手法を適用して、走査線のインピーダンスを低下させる方法が考えられる。しかしながらこの方法では、製造工程が複雑になる問題がある。また特開２００６−１５４８２２号公報に開始の手法を適用する方法も考えられるが、この場合には、走査線駆動回路の数が増大し、構成が複雑になる。
【００１０】
本発明は以上の点を考慮してなされたもので、走査線のインピーダンスを従来に比して低減することができる画像表示装置及び画像表示装置の駆動方法を提案しようとするものである。
【課題を解決するための手段】
【００１１】
上記の課題を解決するため請求項１の発明は、画像表示装置に適用して、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有する。前記画素回路は、発光素子と、ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、前記発光素子を発光させる発光期間と、前記発光素子の発光を停止する非発光期間とを交互に繰り返し、前記非発光期間において、前記書込信号による前記書込トランジスタの制御により、前記信号線用駆動信号で前記保持容量の端子間電圧を設定し、続く発光期間における前記発光素子の発光輝度を設定し、前記発光期間において、前記電源用駆動信号により供給される電源電圧により前記駆動トランジスタで前記発光素子を駆動し、奇数ラインと続く偶数ラインとで、前記書込用走査線が共通化される。前記走査線駆動回路は、前記奇数ラインの前記電源用駆動信号と、続く偶数ラインの前記電源用駆動信号とを、時分割で前記電源電圧に設定し、該時分割の前記電源電圧の設定に対応して前記書込信号を設定し、前記奇数ラインと続く偶数ラインとで、前記発光素子の発光輝度の設定を時分割で実行する。
【００１２】
また請求項５の発明は、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法に適用する。前記画素回路は、発光素子と、ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、前記発光素子を発光させる発光期間と、前記発光素子の発光を停止する非発光期間とを交互に繰り返し、前記非発光期間において、前記書込信号による前記書込トランジスタの制御により、前記信号線用駆動信号で前記保持容量の端子間電圧を設定し、続く発光期間における前記発光素子の発光輝度を設定し、前記発光期間において、前記電源用駆動信号により供給される電源電圧により前記駆動トランジスタで前記発光素子を駆動する。前記画像表示装置の駆動方法は、奇数ラインと続く偶数ラインとで、前記書込用走査線を共通化し、前記奇数ラインの前記電源用駆動信号と、続く偶数ラインの前記電源用駆動信号とを、時分割で前記電源電圧に設定し、該時分割の前記電源電圧の設定に対応して前記書込信号を設定し、前記奇数ラインと続く偶数ラインとで、前記発光素子の発光輝度の設定を時分割で実行する。
【００１３】
請求項１、又は請求項５の構成によれば、奇数ラインと続く偶数ラインとで電源用駆動信号を時分割で電源電圧に設定すると共に、この時分割の設定に対応するように書込信号を設定することにより、奇数ラインと続く偶数ラインとで、発光素子の階調設定処理を時分割で実行し、また発光期間を時分割で設定することができる。従ってこの奇数ラインと続く偶数ラインとで、書込信号の走査線（書込走査線）を共通化することができ、この共通化により走査線を幅広に作成し、走査線のインピーダンスを従来に比して低減することができる。
【発明の効果】
【００１４】
本発明によれば、走査線のインピーダンスを従来に比して低減することができる。
【発明を実施するための最良の形態】
【００１５】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。なお説明は、以下の順序で行う。
【００１６】
１．第１の実施の形態
２．変形例
＜第１の実施の形態＞
［実施の形態の構成］
［全体構成］
図２は、本発明の第１の実施の形態に係る画像表示装置を示すブロック図である。この画像表示装置１１は、ガラス等の絶縁基板に表示部１２が作成される。画像表示装置１１は、この表示部１２の周囲に信号線駆動回路１３及び走査線駆動回路１４が作成される。
【００１７】
ここで表示部１２は、画素回路１５をマトリックス状に配置して形成され、画素回路１５に設けられた有機ＥＬ素子により画素（ＰＩＸ）１６が形成される。なおカラー画像の画像表示装置では、赤色、緑色及び青色による複数のサブ画素により１つの画素が構成されることから、カラー画像の画像表示装置の場合、表示部１２は、赤色、緑色及び青色のサブ画素をそれぞれ構成する赤色用、緑色用及び青色用の画素回路１５を順次配置して構成される。
【００１８】
信号線駆動回路１３は、表示部１２に設けられた信号線ＤＴＬに信号線用の駆動信号Ｓｓｉｇを出力する。より具体的に、信号線駆動回路１３は、データスキャン回路１３Ａにおいて、順次入力される画像データＤ１を順次ラッチして各信号線ＤＴＬに振り分けた後、それぞれディジタルアナログ変換処理する。信号線駆動回路１３は、このディジタルアナログ変換結果を処理して駆動信号Ｓｓｉｇを生成する。
【００１９】
走査線駆動回路１４は、表示部１２に設けられた書込信号用の走査線ＷＳＬ及び電源用の走査線ＤＳＬにそれぞれ書込信号ＷＳ及び駆動信号ＤＳを出力する。ここで書込信号ＷＳは、各画素回路１５に設けられた書込トランジスタをオンオフ制御する信号である。また駆動信号ＤＳは、各画素回路１５に設けられた駆動トランジスタのドレイン電圧を制御する信号である。走査線駆動回路１４は、それぞれライトスキャン回路（ＷＳＣＮ）１４Ａ及びドライブスキャン回路（ＤＳＣＮ）１４Ｂにおいて、所定のサンプリングパルスＳＰをクロックＣＫで処理して書込信号ＷＳ及び駆動信号ＤＳを生成する。
【００２０】
並替回路１７は、例えばラスタ走査順に入力される画像データＤ１を、この画像表示装置１１の処理に適した順序に並べ替えて出力する。
【００２１】
［画素回路の原理構成］
図３は、画素回路１５の構成を詳細に示す接続図である。画素回路１５は、有機ＥＬ素子１８のカソードが所定の負側電圧に設定され、この図３の例ではこの負側電圧がアースラインの電圧に設定される。画素回路１５は、有機ＥＬ素子１８のアノードが駆動トランジスタＴｒ２のソースに接続される。なお駆動トランジスタＴｒ２は、例えばＴＦＴによるＮチャンネル型トランジスタである。画素回路１５は、この駆動トランジスタＴｒ２のドレインが電源用の走査線ＤＳＬに接続され、この走査線ＤＳＬに走査線駆動回路１５から電源用駆動信号ＤＳが供給される。これにより画素回路１５は、ソースフォロワ回路構成の駆動トランジスタＴｒ２を用いて有機ＥＬ素子１８を電流駆動する。なおこの図３において、容量Ｃｅｌは、有機ＥＬ素子１８の浮遊容量である。
【００２２】
画素回路１５は、この駆動トランジスタＴｒ２のゲート及びソース間に、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓを保持する保持容量Ｃｓが設けられる。画素回路１５は、書込信号ＷＳによる制御によりこの保持容量Ｃｓのゲート側端電圧が駆動信号Ｓｓｉｇの電圧に設定される。その結果、画素回路１５は、駆動信号Ｓｓｉｇに応じたゲートソース間電圧Ｖｇｓで駆動トランジスタＴｒ２により有機ＥＬ素子１８を電流駆動する。
【００２３】
すなわち画素回路１５は、書込信号ＷＳによりオンオフ動作する書込トランジスタＴｒ１を介して、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。なおここで書込トランジスタＴｒ１は、例えばＴＦＴによるＮチャンネル型トランジスタである。
【００２４】
図４は、この画素回路１５の基本の動作の説明に供するタイムチャートである。画素回路１５は、電源用駆動信号ＤＳが電源電圧Ｖｃｃに立ち上げられている期間で駆動トランジスタＴｒ２により有機ＥＬ素子１８を駆動する（図４（Ｂ））。従ってこの図４の例では、電源用駆動信号ＤＳを電源電圧Ｖｃｃに立ち上げている期間が、有機ＥＬ素子１８が発光する発光期間となる。
【００２５】
この発光期間において、画素回路１５は、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定される（図４（Ａ））。これにより画素回路１５は、発光期間の間、図５に示すように、保持容量Ｃｓの端子間電圧である駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓ（図４（Ｄ）及び（Ｅ））に応じた駆動電流Ｉｄｓで有機ＥＬ素子１８を発光させる。なおここでこの駆動電流Ｉｄｓは、次式により表される。ここでＶｔｈは、駆動トランジスタＴｒ２のしきい値電圧であり、μは、駆動トランジスタＴｒ２の移動度である。またＷ及びＬは、駆動トランジスタＴｒ２のチャンネル幅及びチャンネル長であり、Ｃｏｘは、駆動トランジスタＴｒ２の単位面積当たりのゲート絶縁膜の容量である。
【００２６】
【数１】
2010060601.tif 000003
【００２７】
画素回路１５は、電源用駆動信号ＤＳを電圧Ｖｉｎｉに立ち下げると、駆動トランジスタＴｒ２への電源の供給が停止する。ここでこの固定電圧Ｖｉｎｉは、駆動トランジスタＴｒ２のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機ＥＬ素子１８のカソード電圧より低い電圧である。従って、電源用駆動信号ＤＳを電圧Ｖｉｎｉに立ち下げている期間が、有機ＥＬ素子１８が発光を停止する非発光期間となる。
【００２８】
画素回路１５は、非発光期間が開始すると、電源用駆動信号ＤＳが電圧Ｖｉｎｉに立ち下がることにより、駆動トランジスタＴｒ２のソース側端に保持された蓄積電荷が走査線ＤＳＬに流出する。その結果、画素回路１５は、図６に示すように、駆動トランジスタＴｒ２のソース電圧Ｖｓがほぼ電圧Ｖｉｎｉに低下して有機ＥＬ素子１８が発光を停止する（図４（Ｃ））。またこのソース電圧Ｖｓの低下に連動して、駆動トランジスタＴｒ２のゲート電圧Ｖｇが低下する（図４（Ｄ））。
【００２９】
画素回路１５は、非発光期間の間、続いて走査線駆動回路１４により信号線ＤＴＬの電圧が有機ＥＬ素子１８の発光輝度を指示する階調設定電圧Ｖｓｉｇに設定され（図４（Ｃ））、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に設定される（図４（Ｄ））。これにより画素回路１５は、図７に示すように、保持容量Ｃｓの端子間電圧が階調設定電圧Ｖｓｉｇに応じた電圧（Ｖｓｉｇ−Ｖｉｎｉ）に設定され、続く発光期間における有機ＥＬ素子１８の発光輝度が設定される。
【００３０】
画素回路１５は、続いて図８に示すように、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定された後、図９に示すように、電源用駆動信号ＤＳが電源電圧Ｖｃｃに立ち上げられて発光期間が開始する。なお画素回路１５は、発光期間が開始すると、いわゆるブートストラップ回路により駆動トランジスタＴｒ２のゲート電圧Ｖｇ及びソース電圧Ｖｓが上昇する。図８における（１−ＢＳＴｇａｉｎ）×ΔＶ及びＢＳＴｇａｉｎ×ΔＶは、このブートストラップ回路によるソース電圧Ｖｓ及びゲート電圧Ｖｇの電圧上昇分である。
【００３１】
［画素回路の具体的構成］
ところで画素回路１５を構成するトランジスタＴｒ１、Ｔｒ２は、ＴＦＴ（Thin Film
Transistor）により構成され、ＴＦＴは、しきい値電圧Ｖｔｈ、移動度μのばらつきが大きい欠点がある。画素回路１５では、（１）式に示されているように、しきい値電圧Ｖｔｈ、移動度μがばらつくと、保持容量Ｃｓに設定されたゲートソース間電圧Ｖｇｓに対して駆動電流Ｉｄｓがばらつくことになる。その結果、表示部１２では、各画素回路１５で発光輝度がばらつき、画質が著しく劣化する。
【００３２】
そこで画素回路１５は、具体的に、図４との対比により図１０に示すように、しきい値電圧Ｖｔｈ、移動度μのばらつき補正処理を実行して発光期間、非発光期間を繰り返す。
【００３３】
すなわちこの図１０の構成において、信号線駆動回路１３は、しきい値電圧の補正用電圧Ｖｏｆｓを間に挟んで、各走査線ＤＴＬに接続された各画素回路１５の階調設定用電圧Ｖｓｉｇを出力する（図１０（Ｂ））。なおここでしきい値電圧補正用の固定電圧Ｖｏｆｓは、駆動トランジスタＴｒ２のしきい値電圧のばらつき補正に使用する固定電圧である。また階調設定用電圧Ｖｓｉｇは、有機ＥＬ素子８の発光輝度を指示する電圧であり、階調電圧Ｖｉｎにしきい値電圧補正用の固定電圧Ｖｏｆｓを加算した電圧である。また階調電圧Ｖｉｎは、有機ＥＬ素子８の発光輝度に対応する電圧である。階調電圧Ｖｉｎは、各信号線ＤＴＬに振り分けた画像データＤ１をそれぞれディジタルアナログ変換処理して信号線ＤＴＬ毎に生成される。なお図１０において、ＶＤは（図１０（Ａ））、垂直同期信号である。
【００３４】
画素回路１５は、時点ｔ０で非発光期間が開始すると、電源用駆動信号ＤＳが所定の固定電圧Ｖｓｓに立ち下げられる（図１０（Ｄ））。ここでこの固定電圧Ｖｓｓは、駆動トランジスタＴｒ２のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機ＥＬ素子８のカソード電圧より低い電圧である。
【００３５】
これにより画素回路１５は、駆動トランジスタＴｒ２を介して駆動トランジスタＴｒ２のソース側端の蓄積電荷が走査線ＤＳＬに流出し、駆動トランジスタＴｒ２のソース電圧Ｖｓがほぼ電圧Ｖｓｓに立ち下がる（図１０（Ｆ））。またこのソース電圧Ｖｓの低下に連動して、駆動トランジスタＴｒ２のゲート電圧Ｖｇが低下する（図１０（Ｅ））。
【００３６】
画素回路１５は、その後、信号線ＤＴＬの電圧が固定電圧Ｖｏｆｓに設定されている時点ｔ１で、書込信号ＷＳにより書込トランジスタＴｒ２がオン状態に設定され（図１０（Ｃ））、保持容量Ｃｓのゲート側端電圧が電圧Ｖｏｆｓに設定される。画素回路１５は、これにより駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓが電圧Ｖｏｆｓ−Ｖｓｓに設定される。ここで画素回路１５は、電圧Ｖｏｆｓ、Ｖｓｓの設定により、この電圧Ｖｏｆｓ−Ｖｓｓが駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈより大きな電圧に設定される。
【００３７】
続いて画素回路１５は、電源用駆動信号ＤＳが電源電圧Ｖｃｃに立ち上げられ、信号線ＤＴＬの電圧が固定電圧Ｖｏｆｓに設定されている期間で、書込信号ＷＳにより書込トランジスタＴｒ１が繰り返しオン状態に設定される。これにより画素回路１５は、駆動トランジスタＴｒ２のゲート電圧Ｖｇを固定電圧Ｖｏｆｓに設定した状態で、駆動トランジスタＴｒ２を介した保持容量Ｃｓの端子間電圧の放電により、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定される。
【００３８】
その後、画素回路１５は、信号線ＤＴＬの電圧が対応する階調設定電圧Ｖｓｉｇ（＝Ｖｉｎ＋Ｖｏｆｓ）に設定されている時点ｔ２で、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に切り換えられ（図１０（Ｃ））、駆動トランジスタＴｒ２のゲート電圧Ｖｇが信号線ＤＴＬに設定された階調設定電圧Ｖｓｉｇに設定される（図１０（Ｅ））。
【００３９】
これにより画素回路１５は、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓが、階調電圧Ｖｉｎに駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈを加算した電圧に設定される。これにより画素回路１５は、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきを有効に補正して有機ＥＬ素子８を駆動することができ、有機ＥＬ素子８の発光輝度のばらつきによる画質劣化を防止することができる。
【００４０】
画素回路１５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇを階調設定用電圧Ｖｓｉｇに設定する際に、駆動トランジスタＴｒ２のドレイン電圧を電源電圧Ｖｃｃに保持した状態で、一定期間の間、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。これにより画素回路１５は、駆動トランジスタＴｒ２の移動度に応じた充電電流で保持容量Ｃｓの端子間電圧を放電させ、併せて駆動トランジスタＴｒ２の移動度μのばらつきを補正する。
【００４１】
なおこの図１０では、書込信号ＷＳにより保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上の電圧に設定する期間を符号Ａにより示す。また駆動トランジスタＴｒ２による放電により保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定する期間を符号Ｂにより示す。また移動度の補正処理を実行して発光輝度を設定する期間を符号Ｃにより示す。なお符号Ａにより示す期間の開始前に電源用駆動信号ＤＳを電源電圧Ｖｃｃに立ち上げ、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上の電圧に設定する処理と、駆動トランジスタＴｒ２による放電により保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定する処理とを同時に実行してもよい。
【００４２】
［走査線による画素回路の制御］
ところで図１０について上述した画素回路１５では、保持容量の端子間電圧を駆動トランジスタＴｒ２のしきい値電圧に設定した後、発光期間の開始時点で、保持容量Ｃｓのゲート側端電圧を信号線ＤＴＬの電圧に設定して有機ＥＬ素子１８の発光輝度を設定している。また非発光期間が開始した後、しきい値電圧の補正処理を開始するまでの期間Ｔの間、駆動トランジスタＴｒ２への電源Ｖｃｃの供給が停止制御される。
【００４３】
従って非発光期間を開始した後、しきい値電圧の補正処理を開始するまでの期間Ｔの間、書込トランジスタＴｒ１をオン状態に設定して保持容量の端子間電圧が種々に変化しても、何ら続く発光期間における発光輝度に影響を与えないことになる。
【００４４】
そこでこの画像表示装置１１は、図１０との対比により図１に示すように、奇数ラインの電源用駆動信号ＤＳ〔１〕、……、ＤＳ〔２ｎ−１〕、……（図１０（Ｂ）及び（Ｅ））と、続く偶数ライン電源用駆動信号ＤＳ〔２〕、……、ＤＳ〔２ｎ〕、……（図１０（Ｄ）及び（Ｇ））とで、時分割により電源電圧Ｖｃｃに立ち上げる。また連続するラインで、順次２水平走査期間ずつ遅延するように電源用駆動信号ＤＳ〔１〕、……、ＤＳ〔２ｎ−１〕、……及びＤＳ〔２〕、……、ＤＳ〔２ｎ〕、……を生成する。なおこの図１では、ラスタ走査開始端からのラインの順番を括弧書により示す。また符号ＴＬにより発光期間を示す。
【００４５】
またこの駆動信号ＤＳにおける時分割の設定に対応するように、書込信号ＷＳによる設定を時分割により実行し、奇数ラインと続く偶数ラインとで書込信号ＷＳを共通化する（図１（Ｃ）及び（Ｆ））。
【００４６】
すなわちこの図１の例では、連続する奇数ラインにおいて、発光期間の開始時の処理を、順次、２水平走査期間ずつ遅延して実行し、発光期間の開始時の処理を実行する期間と、続く発光期間ＴＬとを、１フィールドの期間のほぼ１／２の期間に設定する。なおここで発光期間の開始時の処理は、しきい値電圧補正処理、移動度補正処理、階調設定処理である。また残りの１／２フィールドの期間を非発光期間に設定する。
【００４７】
また続いて連続する偶数ラインにおいて、同様に、発光期間の開始時の処理を、順次、２水平走査期間ずつ遅延して実行し、発光期間の開始時の処理を実行する期間と、続く発光期間ＴＬとを、１フィールドの期間のほぼ１／２の期間に設定する。また残りの１／２フィールドの期間を非発光期間に設定する。従ってこの図１の例では、あたかもインターレース方式において線順次で各画素回路５の階調を設定することになる。
【００４８】
図１１は、表示部１２の具体的なレイアウトを示す平面図である。表示部１２は、奇数ラインの画素回路と続く偶数ラインの画素回路との間に、この奇数ライン及び続く偶数ラインの画素回路１５の走査線ＤＳＬ、この奇数ライン及び続く偶数ラインの画素回路１５に共通の走査線ＷＳＬが配置される。
【００４９】
その結果、表示部１２は、ライン毎にそれぞれ書込信号ＷＳ用の走査線ＷＳＬを配置する場合に比して、書込信号ＷＳ用の走査線ＷＳＬを幅広に作成することができ、走査線ＷＳＬのインピーダンスを低減することができる。なお図１２は、この図１１のレイアウトによる連続する画素回路５の接続を示す図である。
【００５０】
［実施の形態の動作］
以上の構成において、画像表示装置１１において、順次入力される画像データＤ１は（図２及び図３）、走査線駆動回路１３で信号線ＤＴＬに振り分けられた後、ディジタルアナログ変換処理されて階調電圧Ｖｉｎに変換される。画像表示装置１１では、この階調電圧Ｖｉｎより各信号線ＤＴＬの駆動信号Ｓｓｉｇが生成される。画像表示装置１１では、走査線駆動回路１４から出力される書込信号ＷＳによる書込トランジスタＴｒ１の制御により、各画素回路５に設けられた保持容量Ｃｓの端子間電圧が駆動信号Ｓｓｉｇに応じた電圧に設定される。また走査線駆動回路１４から出力される電源用駆動信号ＤＳによる駆動トランジスタＴｒ２の制御により、この保持容量Ｃｓの端子間電圧によるゲートソース間電圧により駆動トランジスタＴｒ２で有機ＥＬ素子８が駆動される。これにより画像表示装置１１では、画像データＤ１による画像を表示部２で表示することができる。
【００５１】
より具体的に、画素回路５においては（図４〜図９）、ソースフォロワ回路構成の駆動トランジスタＴｒ２により有機ＥＬ素子８が電流駆動される。画素回路５は、この駆動トランジスタＴｒ２のゲート、ソース間に設けられた保持容量Ｃｓのゲート側端の電圧が階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇに設定される。これにより画像表示装置１１では、階調データＤ１に応じた発光輝度により有機ＥＬ素子８を発光させて所望の画像を表示する。
【００５２】
しかしながらこれら画素回路５に適用される駆動トランジスタＴｒ２は、しきい値電圧Ｖｔｈのばらつきが大きい欠点がある。その結果、画像表示装置１１では、単に保持容量Ｃｓのゲート側端電圧を階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇを各画素回路５に設定したのでは、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきにより有機ＥＬ素子８の発光輝度がばらつき、画質が劣化する。
【００５３】
そこで画像表示装置１１では、電源用駆動信号ＤＳの立ち下げにより非発光期間を開始し、さらに保持容量Ｃｓの有機ＥＬ素子８側端電圧を立ち下げる（図１０）。その後、書込トランジスタＴｒ１を介して保持容量Ｃｓのゲート側端の電圧がしきい値電圧補正用の固定電圧Ｖｏｆｓに設定される（図１０、符号Ａ）。これにより画像表示装置１１では、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上に設定される。また駆動トランジスタＴｒ２を介して、この保持容量Ｃｓの端子間電圧が放電される（図１０、符号Ｂ）。これらの一連の処理により、画像表示装置１１では、保持容量Ｃｓの端子間電圧が、事前に、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定される。
【００５４】
その後、画像表示装置１１では、階調電圧Ｖｉｎに固定電圧Ｖｏｆｓを加算した階調設定用電圧Ｖｓｉｇが駆動トランジスタＴｒ２のゲート電圧に設定される（図１０、符号Ｃ）。これにより画像表示装置１１では、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止することができる。
【００５５】
また一定時間の間、駆動トランジスタＴｒ２に電源を供給した状態で、駆動トランジスタＴｒ２のゲート電圧を階調設定用電圧Ｖｓｉｇに保持することにより、駆動トランジスタＴｒ２の移動度のばらつきによる画質劣化を防止することができる。
【００５６】
これらにより画像表示装置１１では、書込信号ＷＳによる書込トランジスタＴｒ１の制御により発光輝度を設定し、駆動トランジスタＴｒ１のしきい値電圧及び移動度のばらつきを補正していることになる。しかしながら書込信号ＷＳは、走査線ＷＳＬの伝送過程で信号波形が鈍る（図１４）。その結果、画像表示装置１１では、シェーディングが発生する恐れがある。
【００５７】
これに対して画像表示装置１１では（図１）、各画素回路１５において、発光期間の開始時点で、保持容量Ｃｓのゲート側端電圧を信号線ＤＴＬの電圧に設定して有機ＥＬ素子１８の発光輝度を設定していることになる。また非発光期間を開始した後、しきい値電圧の補正処理を開始するまでの間、電源用駆動信号ＤＳが電圧Ｖｓｓに立ち下げられていることになる。従って、画像表示装置１１では、非発光期間を開始した後、しきい値電圧の補正処理を開始するまでの期間の間（図１１、Ｔ）、書込トランジスタＴｒ１をオン状態に設定しても、何ら続く発光期間における発光輝度に影響を与えないことになる。
【００５８】
そこで画像表示装置１１では、奇数ラインの電源用駆動信号と続く偶数ライン電源用駆動信号とを時分割により電源電圧Ｖｃｃに立ち上げ、これに対応するように、書込信号ＷＳによる設定を時分割により実行し、奇数ラインと続く偶数ラインとで書込信号ＷＳを共通化する。これにより画像表示装置１１では、書込信号ＷＳを伝送する走査線ＷＳＬの線幅を従来に比して幅広に作成することができ、従来に比して走査線ＷＳＬのインピーダンスを低減することができる。
【００５９】
すなわち図１との対比により図１３に示すように、単に書込信号ＷＳ〔１、２〕のみを連続する奇数ラインと偶数ラインとで共通化した場合、この連続する２ラインの画素回路１５が同時に同一の階調に設定されることになる。またこの２ラインで、電源用駆動信号ＤＳ〔１〕、ＤＳ〔２〕の立ち下がりが１水平走査期間だけ相違することにより、この２ラインで輝度差が生じることになる。従ってこの場合は、走査線ＷＳを連続する２ラインで共通化すると、垂直方向の解像度が１／２に低下し、さらにライン間で発光輝度が相違することになる。しかしながら画像表示装置１１によれば、この連続する２ラインを時分割により駆動して、垂直方向の解像度の劣化、ライン間における発光輝度の相違を生じることなく、走査線ＷＳの数を低減し、走査線ＷＳＬの線幅を増大させることができる。
【００６０】
なおライン毎に走査線ＷＳＬを配置する場合の走査線幅をｄ、連続するラインで走査線ＷＳＬを共通化して増大させる線幅をΔｄとすると、次式により示すように、共通化した走査線ＷＳＬの抵抗値Ｒｗｓを表すことができる。従って走査線の共通化により、走査線ＷＳＬの抵抗値Ｒｗｓを低減することができる。従ってその分、シェーディングに対するマージンを増大させることができる。なおここでＲは、ライン毎に走査線ＷＳＬを配置する場合の走査線ＷＳＬの抵抗値である。
【００６１】
【数２】
2010060601.tif 000004
【００６２】
また走査線数を１／２に低減できることにより、表示部１２において走査線ＷＳＬが占める面積を低減することができ、これにより歩留まりを向上し、生産性を向上することができる。すなわちこの場合、この（２）式により、シェーディング視認限界となるように走査線ＷＳＬの線幅を設定することにより、表示部１２に占める走査線ＷＳの割合を減少させ、画素内における走査線と他の配線との短絡を防ぐことができる。
【００６３】
また従来に比して画素回路のレイアウトを簡略化し、設計の自由度を格段的に向上することができる。すなわちシェーディング視認限界を下回るよう走査線の線幅を設定することにより、シェーディングに対する走査線線幅設計にマージンを持たせることができる。
【００６４】
また走査線駆動回路１４の構成を簡略化することができる。また走査線駆動回路１４を構成する集積回路の端子数を低減することができ、これによっても生産性、歩留りを向上することができる。また非発光期間がほぼ１／２フィールドの期間を占めることにより、従来に比して黒表示の時間を拡大してコントラストを向上することができる。
【００６５】
［実施の形態の効果］
以上の構成によれば、奇数ラインと続く偶数ラインとで電源用駆動信号を時分割で電源電圧に設定すると共に、この時分割の設定に対応するように書込信号を設定し、この奇数ラインと続く偶数ラインとで書込信号の走査線を共通化することにより、走査線のインピーダンスを従来に比して低減することができる。
【００６６】
また駆動トランジスタのしきい値電圧補正処理を実行して階調設定電圧を設定することにより、駆動トランジスタのしきい値電圧のばらつきによる画質劣化を有効に回避することができる。
【００６７】
＜変形例＞
なお上述の実施の形態においては、電源用駆動信号の立ち下げにより非発光期間を開始する場合について述べたが、本発明はこれに限らず、書込信号による書込トランジスタの制御により保持容量のゲート側端の電圧をしきい値電圧補正用の固定電圧Ｖｏｆｓ以下の電圧に設定して非発光期間を開始するようにしてもよい。
【００６８】
また上述の実施の形態においては、図４について上述した基本の構成を前提に、図１０に示すように、駆動トランジスタのしきい値電圧、移動度のばらつきを補正する処理を実行する場合について述べたが、本発明はこれに限らず、実用上十分な特性を確保できる場合には、図４について上述した基本の構成により各画素回路を構成して、電源用駆動信号による駆動トランジスタのドレイン電圧の制御により、発光期間と非発光期間とを交互に繰り返すようにしてもよい。
【００６９】
また上述の実施の形態においては、駆動トランジスタを介した保持容量の端子間電圧の放電を複数回の期間で実行する場合について述べたが、本発明はこれに限らず、この放電の処理を１回の期間で実行する場合にも広く適用することができる。
【００７０】
また上述の実施の形態においては、Ｎチャンネル型のトランジスタを駆動トランジスタに適用する場合について述べたが、本発明はこれに限らず、Ｐチャンネル型のトランジスタを駆動トランジスタに適用する画像表示装置等に広く適用することができる。
【００７１】
また上述の実施の形態においては、本発明を有機ＥＬ素子の画像表示装置に適用する場合について述べたが、本発明はこれに限らず、電流駆動型の各種自発光素子による画像表示装置に広く適用することができる。
【産業上の利用可能性】
【００７２】
本発明は、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施の形態に係る画像表示装置の動作の説明に供するタイムチャートである。
【図２】本発明の実施の形態に係る画像表示装置を示すブロック図である。
【図３】図２の画像表示装置の画素回路の構成を示す接続図である。
【図４】図３の画素回路の基本動作の説明に供するタイムチャートである。
【図５】図４のタイムチャートの説明に供する接続図である。
【図６】図５の続きの説明に供する接続図である。
【図７】図６の続きの説明に供する接続図である。
【図８】図７の続きの説明に供する接続図である。
【図９】図８の続きの説明に供する接続図である。
【図１０】具体的な画素回路の動作の説明に供する信号波形図である。
【図１１】表示部のレイアウトを示す平面図である。
【図１２】図１１のレイアウトに対応する接続図である。
【図１３】単に走査線を共通化した場合の動作の説明に供するタイムチャートである。
【図１４】シェーディングの説明に供する図である。
【符号の説明】
【００７４】
１、１１……画像表示装置、２、１２……表示部、３、１３……信号線駆動回路、４、１４……走査線駆動回路、１５……画素回路、１８……有機ＥＬ素子、Ｃｓ……保持容量、Ｔｒ１、Ｔｒ２……トランジスタ
【図１】
2010060601.tif 000005
【図２】
2010060601.tif 000006
【図３】
2010060601.tif 000007
【図４】
2010060601.tif 000008
【図５】
2010060601.tif 000009
【図６】
2010060601.tif 000010
【図７】
2010060601.tif 000011
【図８】
2010060601.tif 000012
【図９】
2010060601.tif 000013
【図１０】
2010060601.tif 000014
【図１１】
2010060601.tif 000015
【図１２】
2010060601.tif 000016
【図１３】
2010060601.tif 000017
【図１４】
2010060601.tif 000018