(57)【要約】【課題】  光電変換素子出力の取り込みタイミングの、スペクトラム拡散クロックの周波数による変動を抑制できる画像読取装置において、温度等の影響を受け難くすると共に、上記取り込みタイミングを自由に変更可能とすること。【解決手段】  タイミング調整回路１０は、ＣＩＳ出力の取り込みタイミングとしてのタイミング信号ＡＤＣＬＫが直接入力されるセレクタ回路１１を備えており、このセレクタ回路１１には、更に、遅延素子１２を１個，２個，３個，４個，５個，６個，または７個経由したタイミング信号ＡＤＣＬＫがそれぞれ入力されている。セレクト信号保持回路１３は、拡散クロックＳＳＣＧの周波数が高いほど、すなわちＳＳＣＧ周波数レベル信号の値が大きいほど、タイミング信号ＡＤＣＬＫをより多く遅延補正したものを、補正後タイミング信号ｎｅｗ＿ＡＤＣＬＫ（上記取り込みタイミング）として出力させる。【選択図】図４
2010087805.tif 000002
【特許請求の範囲】
【請求項１】
原稿画像を読み取ってその原稿画像に対応したアナログ信号を出力する光電変換素子と、
該光電変換素子が出力するアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、
一定周波数で発生された基準クロックを周波数変調させてスペクトラム拡散クロックを生成するスペクトラム拡散クロック生成手段と、
該スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックを基準として、上記Ａ／Ｄ変換手段によりデジタル信号に変換されるアナログ信号の取り込みタイミングを設定する取り込みタイミング設定手段と、
該取り込みタイミング設定手段によって設定された上記取り込みタイミングを、上記アナログ信号出力中の上記スペクトラム拡散クロックの周波数に応じて遅延補正する取り込みタイミング補正手段と、
を備え、
上記取り込みタイミング補正手段によって遅延補正された補正後取り込みタイミングで取り込まれた上記アナログ信号を、上記Ａ／Ｄ変換手段がデジタル信号に変換することを特徴とする画像読取装置。
【請求項２】
上記取り込みタイミング設定手段は、上記スペクトラム拡散クロックの立ち上がりまたは立ち下がりに対応する時点を上記取り込みタイミングとして設定し、
上記Ａ／Ｄ変換手段は、上記補正後取り込みタイミングの時点で取り込まれた上記アナログ信号をデジタル信号に変換することを特徴とする請求項１記載の画像読取装置。
【請求項３】
上記取り込みタイミング設定手段は、上記スペクトラム拡散クロックの複数クロックに対応する一定期間を上記取り込みタイミングとして設定し、
上記Ａ／Ｄ変換手段は、上記補正後取り込みタイミングの期間内のアナログ信号を一時的に保持して、その保持された上記アナログ信号をデジタル信号に変換することを特徴とする請求項１記載の画像読取装置。
【請求項４】
上記取り込みタイミング補正手段が、
上記スペクトラム拡散クロックの周波数を複数のレベルに分類するレベル分け手段と、
予め設定された複数の異なる補正量で上記取り込みタイミングを遅延補正する複数の遅延素子と、
該各遅延素子によって個々に遅延補正された上記取り込みタイミングがそれぞれ入力され、その複数の入力を、上記レベル分け手段による分類に応じて選択して上記補正後取り込みタイミングとして出力するセレクタ手段と、
を備えたことを特徴とする請求項１〜３のいずれかに記載の画像読取装置。
【請求項５】
使用者の操作に基づき、上記光電変換素子の読み取りモードを設定するモード設定手段を、
更に備え、
上記取り込みタイミング設定手段は、上記読み取りモードに対応する上記光電変換素子からのアナログ信号の出力開始タイミングから取り込みタイミングの期間に応じて上記取り込みタイミングを設定することを特徴とする請求項１〜４のいずれかに記載の画像読取装置。
【請求項６】
上記タイミング補正手段は、上記補正前後の取り込みタイミングと重畳しないタイミングで上記遅延補正の補正量を設定することを特徴とする請求項１〜５のいずれかに記載の画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、原稿画像を読み取ってその原稿画像に対応したアナログ信号を出力する光電変換素子と、その光電変換素子が出力するアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、を備えた画像読取装置に関する。
【背景技術】
【０００２】
従来より、原稿画像を読み取ってその原稿画像に対応したアナログ信号を出力する光電変換素子と、該光電変換素子が出力するアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、を備えた画像読取装置が考えられている。このように構成された画像読取装置では、光電変換素子が読み取った原稿画像に対応して出力するアナログ信号を、Ａ／Ｄ変換手段を介してデジタル信号に変換することにより、各種処理が実行可能となる。
【０００３】
また、この種の画像読取装置では、光電変換素子がアナログ信号の出力を開始すると、そのアナログ信号はある程度の遅延時間を持って変化した後、安定期間に入る。このため、上記Ａ／Ｄ変換手段によりデジタル信号に変換されるアナログ信号の取り込みタイミングがずれると取り込まれるアナログ信号の値が変動する可能性がある。
【０００４】
一方、この種の画像読取装置を含めた各種電子機器では、ＥＭＩ（電磁波干渉）対策の一環として、一定周波数で発生された基準クロックを周波数変調させたスペクトラム拡散クロックを使用することも提案されている。ところが、このスペクトラム拡散クロックに基づいて上記取り込みタイミングを設定すると、そのときのスペクトラム拡散クロックの周波数によって上記取り込みタイミングが前後し、取り込まれるアナログ信号の値が変動する可能性がある。
【０００５】
そこで、スペクトラム拡散クロックによって設定される光電変換素子のアナログ信号の出力開始タイミングに対して、スペクトラム拡散クロックとは無関係にアナログ遅延器によって所定時間遅延させたタイミングで、上記光電変換素子の出力を取り込むことが提案されている（例えば、特許文献１参照）。
【特許文献１】特開２０００−２２４３９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、アナログ遅延器を用いて取り込みタイミングを設定する場合、長い遅延時間をアナログ遅延回路で稼ぐ必要があり、温度等の環境変化によってタイミングが狂う場合がある。また、アナログ遅延器を用いた場合、遅延時間をモード等に応じて自由に変更することができない。そこで、本発明は、スペクトラム拡散クロックの周波数による上記取り込みタイミングの変動を抑制できる画像読取装置において、温度等の影響を受け難くすると共に、上記取り込みタイミングを自由に変更可能とすることを目的としてなされた。
【課題を解決するための手段】
【０００７】
上記目的を達するためになされた本発明の画像読取装置は、原稿画像を読み取ってその原稿画像に対応したアナログ信号を出力する光電変換素子と、該光電変換素子が出力するアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、一定周波数で発生された基準クロックを周波数変調させてスペクトラム拡散クロックを生成するスペクトラム拡散クロック生成手段と、該スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックを基準として、上記Ａ／Ｄ変換手段によりデジタル信号に変換されるアナログ信号の
取り込みタイミングを設定する取り込みタイミング設定手段と、該取り込みタイミング設定手段によって設定された上記取り込みタイミングを、上記アナログ信号出力中の上記スペクトラム拡散クロックの周波数に応じて遅延補正する取り込みタイミング補正手段と、を備え、上記取り込みタイミング補正手段によって遅延補正された補正後取り込みタイミングで取り込まれた上記アナログ信号を、上記Ａ／Ｄ変換手段がデジタル信号に変換することを特徴としている。
【０００８】
このように構成された本発明では、取り込みタイミング設定手段は、スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックを基準としてアナログ信号の取り込みタイミングを設定するが、その取り込みタイミングはタイミング補正手段によって次のように補正される。すなわち、取り込みタイミング補正手段は、光電変換素子のアナログ信号出力中におけるスペクトラム拡散クロックの周波数に応じて、上記取り込みタイミングを遅延補正する。すると、Ａ／Ｄ変換手段は、上記取り込みタイミング補正手段によって遅延補正された補正後取り込みタイミングで取り込まれた光電変換素子のアナログ信号を、デジタル信号に変換する。このようにして得られたデジタル信号は、各種処理に利用することができる。
【０００９】
このように、本発明の画像読取装置では、スペクトラム拡散クロックの周波数に応じて取り込みタイミングが遅延補正されるので、スペクトラム拡散クロックの周波数による取り込みタイミングの変動を抑制することができる。しかも、本発明では、スペクトラム拡散クロックを基準とした取り込みタイミングに対して遅延補正を行っているので、光電変換素子のアナログ信号の出力開始タイミングに対して遅延を行う場合に比べて短い遅延時間でよく、温度等の影響を受け難い。また、基準となるスペクトラム拡散クロック（スペクトラム拡散クロックとして順次生成されるクロックのうち上記取り込みタイミングとして遅延補正が施されるクロック）を変更することにより、取り込みタイミングを自由に変更することができるので、モード等に応じて取り込みタイミングを変更するのも容易である。
【００１０】
なお、本発明は以下の構成に限定されるものではないが、上記取り込みタイミング設定手段は、上記スペクトラム拡散クロックの立ち上がりまたは立ち下がりに対応する時点を上記取り込みタイミングとして設定し、上記Ａ／Ｄ変換手段は、上記補正後取り込みタイミングの時点で取り込まれた上記アナログ信号をデジタル信号に変換してもよい。この場合、１時点におけるアナログ信号を取り込んでデジタル信号に変換することができる。
【００１１】
また、上記取り込みタイミング設定手段は、上記スペクトラム拡散クロックの複数クロックに対応する一定期間を上記取り込みタイミングとして設定し、上記Ａ／Ｄ変換手段は、上記補正後取り込みタイミングの期間内のアナログ信号を一時的に保持して、その保持された上記アナログ信号をデジタル信号に変換してもよい。この場合、幅のある一定期間内のアナログ信号を取り込んでデジタル信号に変換することができる。
【００１２】
また、上記取り込みタイミング補正手段が、上記スペクトラム拡散クロックの周波数を複数のレベルに分類するレベル分け手段と、予め設定された複数の異なる補正量で上記取り込みタイミングを遅延補正する複数の遅延素子と、該各遅延素子によって個々に遅延補正された上記取り込みタイミングがそれぞれ入力され、その複数の入力を、上記レベル分け手段による分類に応じて選択して上記補正後取り込みタイミングとして出力するセレクタ手段と、を備えてもよい。
【００１３】
この場合、各遅延素子によって複数の異なる補正量で遅延補正された上記取り込みタイミングのうち、スペクトラム拡散クロックの周波数のレベルに応じたものがセレクタ手段によって選択され、上記補正後取り込みタイミングとして出力される。従って、この場合
、取り込みタイミングの遅延補正量は離散的な値となるが、タイミング補正手段をセレクタ手段と複数の遅延補正手段とによって構成することができ、装置全体としての構成を良好に簡略化することができる。
【００１４】
また、使用者の操作に基づき、上記光電変換素子の読み取りモードを設定するモード設定手段を、更に備え、上記取り込みタイミング設定手段は、上記読み取りモードに対応する上記光電変換素子からのアナログ信号の出力開始タイミングから取り込みタイミングの期間に応じて上記取り込みタイミングを設定してもよい。この場合、使用者に設定された読み取りモードに応じて、上記取り込みタイミング（例えば、スペクトラム拡散クロックとして順次生成されるクロックのうちどれを上記取り込みタイミングとするか）を変更することができる。
【００１５】
また、上記タイミング補正手段は、上記補正前後の取り込みタイミングと重畳しないタイミングで上記遅延補正の補正量を設定してもよい。この場合、タイミング補正手段による補正量の設定によって取り込み信号や取り込みタイミングを示す信号にノイズが重畳するのが抑制でき、原稿画像を一層正確に反映したデジタル信号を得ることができる。
【発明を実施するための最良の形態】
【００１６】
［画像読取装置の外観］
次に、本発明の実施の形態を図面と共に説明する。図９は、複合機９０１の外観を表す斜視図である。図９に示すように、この複合機９０１は、下側本体９０１ａに対して上側本体９０１ｂを開閉可能に取り付けてなるクラムシェル構造のものであり、上側本体９０１ｂに画像読取装置９１０を備えている。また、上側本体９０１ｂの正面側には操作パネル２２０が設けられている。なお、複合機９０１は、画像読取装置９１０の他に画像形成装置（レーザプリンタ）も備えているが、本発明とは直接関係しないため説明を省略する。
【００１７】
図１０は、画像読取装置９１０の断面図である。図１０に示すように、この画像読取装置９１０は、フラットベッド機構（ＦＢ）及び自動給紙機構（ＡＤＦ：Ａｕｔｏｍａｔｉｃ  Ｄｏｃｕｍｅｎｔ  Ｆｅｅｄ）の双方を備えたタイプのものであり、この画像読取装置９１０自体も、フラットベッド部９１０ａに対してカバー部９１０ｂを開閉可能に取り付けてなるクラムシェル構造となっている。
【００１８】
そして、この画像読取装置９１０において、フラットベッド部９１０ａには、密着型イメージセンサ（読取ヘッド）９１２や第１プラテンガラス９１４等が設けられており、カバー部９１０ｂには、原稿供給トレイ９１６、原稿搬送装置９１８、原稿搬出トレイ９２０等が設けられている。
【００１９】
イメージセンサ９１２は、光電変換素子の一例としてのＣＩＳ（Ｃｏｎｔａｃｔ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）１、セルフォックレンズ９２４及び光源９２６を備えており、読取位置に存在する原稿に対して光源９２６から光を照射し、原稿からの反射光をセルフォックレンズ９２４によってＣＩＳ１に結像することで画像を読み取るように構成されている。
【００２０】
また、イメージセンサ９１２は、図示しない駆動機構により図１０における左右方向に駆動されるようになっており、実際に原稿を読み取る際には、ＣＩＳ１が読取位置の真下となる位置へ移動する。
【００２１】
［画像読取装置の回路構成］
次に、図１は、本発明が適用された画像読取装置９１０の回路構成を表すブロック図で
ある。なお、本実施の形態の画像読取装置９１０は、１チャンネルのＣＩＳ１を使用した画像読取装置である。
【００２２】
図１に示すように、本実施の形態の画像読取装置９１０は、図示省略したクロックから一定周波数で発生された基準クロックの一例としての基本クロックＣＬＯＣＫを周波数変調させてスペクトラム拡散クロック（以下、単に拡散クロックという）ＳＳＣＧ＿ＣＬＫを生成するスペクトラム拡散クロック生成手段の一例としてのＳＳＣＧ（スペクトラム拡散クロックジェネレータ）２を備えている。ＳＳＣＧ２が出力する拡散クロックＳＳＣＧ＿ＣＬＫは、取り込みタイミング設定手段の一例としてのクロック生成回路３に入力され、そのクロック生成回路３は、上記拡散クロックＳＳＣＧ＿ＣＬＫを基準にして次のような信号を出力する。
【００２３】
すなわち、このクロック生成回路３は、拡散クロックＳＳＣＧ＿ＣＬＫを元に１画素周期をカウントする画素周期カウンタ、その画素周期をカウントするライン周期カウンタを備えている。そして、クロック生成回路３は、１画素周期内で変化する画素周期信号としての画素転送クロックＤＥＶＣＬＫや、ライン周期信号ＳＨを生成してＣＩＳ１へ出力する。ここで、画素転送クロックＤＥＶＣＬＫは、画素周期の１／２でＨとＬとが入れ替わる信号である。また、クロック生成回路３は、画素周期信号としてＡＤ変換タイミング信号（以下、単にタイミング信号という）ＡＤＣＬＫも生成して後述のタイミング調整回路１０へ出力する。タイミング信号ＡＤＣＬＫは、ＣＩＳ１から出力される読取データ（アナログ信号）をデジタル信号に変換するタイミング（取り込みタイミングの一例）を与える信号で、画素転送クロックＤＥＶＣＬＫが立ち上がって画素周期が開始された後、所定個のＳＳＣＧ＿ＣＬＫがカウントされたときに出力される。
【００２４】
また、ＳＳＣＧ２が出力する拡散クロックＳＳＣＧ＿ＣＬＫは、基本クロックＣＬＯＣＫと共にレベル分け手段の一例としての周波数検出回路４に入力されている。拡散クロックＳＳＣＧ＿ＣＬＫの周波数は、図２に示すように周期的に変化する。そこで、周波数検出回路４では、拡散クロックＳＳＣＧ＿ＣＬＫと基本クロックＣＬＯＣＫとを比較することにより、その時点で発生されている拡散クロックＳＳＣＧ＿ＣＬＫを周波数が低い側からレベル１〜レベル８の８段階に分類し、その分類に応じて０〜７の出力値をＳＳＣＧ周波数レベル信号として出力する。
【００２５】
一方、ＣＩＳ１が出力する読取データは、Ａ／Ｄ変換手段の一例としてのＡＤ変換器７にてデジタルデータに変換された後、デジタル画像処理回路８に入力される。デジタル画像処理回路８は、ＳＳＣＧ２が出力する拡散クロックＳＳＣＧ＿ＣＬＫを用いて、シェーディング補正，γ補正等の補正処理や、解像度変換処理、フィルタ処理、色変換処理、２値化処理などの各種画像処理を実行する。
【００２６】
ここで、クロック生成回路３からタイミング信号ＡＤＣＬＫが出力されたタイミングでＡＤ変換器７によるＡＤ変換を実行すると、次のような課題が発生する。すなわち、図３のタイムチャートに２つ並べて示したように、拡散クロックＳＳＣＧ＿ＣＬＫの間隔は随時変化している。このため、画素転送クロックＤＥＶＣＬＫの立ち上がりでＣＩＳ１が読取データの出力を開始し、それから３クロック目の拡散クロックＳＳＣＧの立ち上がりでタイミング信号ＡＤＣＬＫが立ち上がってＡＤ変換が実行されるとすると、図３に示すように拡散クロックＳＳＣＧの周波数によってＡＤ変換タイミングがずれる。このＡＤ変換タイミングが、読取データのアナログ信号に傾斜があるタイミングとなっていると、ＡＤ変換タイミングが上記のようにずれることによって得られるデジタルデータの値も変動する。
【００２７】
［タイミング調整回路の構成及び効果］
そこで、本実施の形態では、図１に示すように、タイミング信号ＡＤＣＬＫを取り込みタイミング補正手段の一例としてのタイミング調整回路１０にて遅延補正した補正後読み取りタイミングを示す補正後タイミング信号ｎｅｗ＿ＡＤＣＬＫを、タイミング信号ＡＤＣＬＫの代わりにＡＤ変換器７に入力することにより、ＡＤ変換タイミングのずれを次のように抑制している。
【００２８】
図４は、タイミング調整回路１０の構成を詳細に表すブロック図である。図４に示すように、タイミング調整回路１０は、タイミング信号ＡＤＣＬＫが直接入力されるセレクタ回路１１を備えており、このセレクタ回路１１には、更に、遅延素子１２を１個，２個，３個，４個，５個，６個，または７個経由したタイミング信号ＡＤＣＬＫがそれぞれ入力されている。なお、遅延素子１２は、１個経由する毎に予め設定された所定の補正量だけタイミング信号ＡＤＣＬＫを遅延させるものである。その所定の補正量は、遅延素子１２の素子遅延とそれをつなぐ配線遅延とから決定される量で決まるのもである。
【００２９】
また、セレクタ回路１１にセレクト信号を継続的に入力するセレクト信号保持回路１３には、前述のＳＳＣＧ周波数レベル信号，画素転送クロックＤＥＶＣＬＫ，拡散クロックＳＳＣＧ＿ＣＬＫが入力されている。セレクト信号保持回路１３は、これらの入力信号に基づき、次のようにしてセレクト信号を出力する。図５は、セレクト信号保持回路１３の動作を表すタイムチャートである。図５に示すように、セレクト信号保持回路１３は、画素転送クロックＤＥＶＣＬＫがＨである期間に拡散クロックＳＳＣＧ＿ＣＬＫが立ち上がると、そのときに出力されているＳＳＣＧ周波数レベル信号の値をセレクト信号の値とする。すると、セレクタ回路１１は、セレクト信号の値に応じた遅延素子１２を経由して入力されたタイミング信号ＡＤＣＬＫを、補正後タイミング信号ｎｅｗ＿ＡＤＣＬＫとしてＡＤ変換器７に入力する。
【００３０】
このため、拡散クロックＳＳＣＧの周波数が高いほど、すなわちＳＳＣＧ周波数レベル信号の値が大きいほど、タイミング信号ＡＤＣＬＫをより多く遅延補正した補正後タイミング信号ｎｅｗ＿ＡＤＣＬＫがＡＤ変換器７に入力される。従って、本実施の形態では、拡散クロックＳＳＣＧ＿ＣＬＫの周波数の変動によってＡＤ変換タイミングがずれて得られるデジタルデータが変動するのを良好に抑制することができる。
【００３１】
しかも、本実施の形態では、拡散クロックＳＳＣＧ＿ＣＬＫを基準としたタイミング信号ＡＤＣＬＫに対して遅延補正がなされるので、遅延時間は短くてよく、温度等の影響を受け難い。更に、図３に示すように、画素転送クロックＤＥＶＣＬＫがＨである期間（上記セレクト信号の値が変更される期間）は、１画素周期の前半であって補正前後のＡＤ変換タイミングと重畳しないので、ＡＤ変換器７によってＡＤ変換された信号に上記セレクト信号の変更によってノイズが重畳するのが抑制できる。更に、セレクタ回路１１の切り替えがタイミング信号ＡＤＣＬＫにノイズとして重畳するのも抑制することができる。従って、本実施の形態では、ＣＩＳ１に読み取られた原稿画像を極めて正確に反映したデジタル信号を得ることができる。
【００３２】
［本発明の他の実施の形態］
なお、本発明は上記実施の形態になんら限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の形態で実施することができる。例えば、上記実施の形態では１時点におけるアナログ信号（読取データ）を取り込んでデジタル信号に変換しているが、幅のある一定期間内のアナログ信号を取り込んでデジタル信号に変換してもよい。
【００３３】
図６は、３チャンネルのＣＩＳ１０１を使用した画像読取装置の回路構成を表すブロック図である。この場合、３つのＡＤ変換器７を使用すれば上記実施の形態と同様の回路構成が可能であるが、１つのＡＤ変換器１０７を使用する場合、幅のある一定期間としての
サンプルホールドタイミングで読取データを一時的に保持して順次ＡＤ変換する必要がある。そこで、クロック生成回路１０３は、タイミング信号ＡＤＣＬＫの代わりに、幅のある一定期間を表すサンプルホールドタイミング信号ＡＤＳＭＰを出力する。
【００３４】
このサンプルホールドタイミング信号ＡＤＳＭＰは、前述のタイミング調整回路１０によって上記のように遅延補正された補正後読み取りタイミングを示す補正後サンプルホールドタイミング信号ｎｅｗ＿ＡＤＳＭＰとしてサンプルホールド回路１０５に入力される。サンプルホールド回路１０５は、この補正後サンプルホールドタイミング信号ｎｅｗ＿ＡＤＳＭＰで指定された期間の読取データを保持して、アナログスイッチ（アナログＳＷ）１０６へ入力する。アナログスイッチ１０６は、上記保持された各チャンネルの読取データを順次ＡＤ変換器１０７へ入力し、ＡＤ変換器１０７は、前述のデジタル画像処理回路８にＡＤ変換されたデータを入力する。
【００３５】
この場合も、クロック生成回路１０３からサンプルホールドタイミング信号ＡＤＳＭＰが出力されたタイミングでサンプルホールドがなされると、上記実施の形態と同様の課題が発生する。すなわち、図７のタイムチャートに示すように、画素転送クロックＤＥＶＣＬＫの立ち上がりから２クロック目〜３クロック目の期間でサンプルホールドタイミング信号ＡＤＳＭＰがＨとなってサンプルホールドがなされる場合、拡散クロックＳＳＣＧの周波数によってサンプルホールドがなされる期間がずれる。この場合、前述のように、ＡＤ変換によって得られるデジタルデータの値も変動する。これに対して、本実施の形態では、前述のようにサンプルホールドタイミング信号ＡＤＳＭＰが拡散クロックＳＳＣＧ＿ＣＬＫの周波数に応じて遅延補正されるので、上記実施の形態と同様に、拡散クロックＳＳＣＧ＿ＣＬＫの周波数の変動によって得られるデジタルデータが変動するのを良好に抑制することができる。
【００３６】
また、上記各実施の形態では、拡散クロックＳＳＣＧ＿ＣＬＫを基準としたタイミング信号ＡＤＣＬＫまたはサンプルホールドタイミング信号ＡＤＳＭＰに対して遅延補正を行っているので、それらを画素転送クロックＤＥＶＣＬＫから何クロック目の拡散クロックＳＳＣＧ＿ＣＬＫに対して設定するかを変更することでＡＤ変換タイミング等を自由に変更することができる。そこで、モード等に応じてタイミング信号ＡＤＣＬＫ等の発生タイミングを変更してもよい。
【００３７】
例えば、１ラインの読取画素数が少ない低解像度の読み取りの場合には、ＥＭＩの観点及び画像品質の観点から、１ラインのライン周期を必要以上に上げることをせず、画素周期を若干遅くする制御が行われている。また、読取モードにより、必要とするＡＤ変換のビット精度が異なる場合もある。例えば、コピーでは８ｂｉｔ精度でよくスキャナでは１６ｂｉｔ精度を必要とするような場合、１６ｂｉｔを出力するためには８ｂｉｔを出力する場合の２倍の周期が必要となり、画素周期を、コピーよりスキャナーを２倍に遅くするような制御が行われる。そして、その画素周期の変更に伴い、ＡＤ変換タイミング等も遅らせる処理がなされる。
【００３８】
例えば表１は、ある複合機における、画素周期（すなわち画素転送クロックＤＥＶＣＬＫの周期）及びＡＤ変換タイミング（すなわち画素転送クロックＤＥＶＣＬＫの立ち上がりからタイミング信号ＡＤＣＬＫの立ち上がりまでの間隔）とモードとの関係を表している。
【００３９】
【表１】
2010087805.tif 000003
【００４０】
図８は、このような処理に対応したタイミング調整回路２１０の構成を表すブロック図である。図８に示すように、このタイミング調整回路２１０は、前述のタイミング調整回路１０が４個直列に接続され、そのタイミング調整回路１０を１個，２個，３個，または４個経由したタイミング信号ＡＤＣＬＫがそれぞれ入力されるセレクタ回路２１１を備えている。このセレクタ回路２１１には、モード設定手段の一例としての操作パネル２２０にて設定されたモードに基づいて各種制御を実行する制御回路２３０からセレクト信号が入力され、モードに対応した個数のタイミング調整回路１０を経由したタイミング信号ＡＤＣＬＫが補正後タイミング信号ｎｅｗ＿ＡＤＣＬＫとして出力される。
【００４１】
すなわち、モードの変更によってＡＤ変換タイミングが遅くなると、それだけ拡散クロックＳＳＣＧ＿ＣＬＫの周波数の影響が大きくなるので、より多くのタイミング調整回路１０を経由したタイミング信号ＡＤＣＬＫが補正後タイミング信号ｎｅｗ＿ＡＤＣＬＫとして出力されるのである。なお、図示省略したが、各タイミング調整回路１０には、上記ＳＳＣＧ周波数レベル信号と共に、拡散クロックＳＳＣＧ＿ＣＬＫや画素転送クロックＤＥＶＣＬＫも入力されている。また、制御回路２３０は、クロック生成回路３へも制御信号を出力し、画素転送クロックＤＥＶＣＬＫとタイミング信号ＡＤＣＬＫとを表１に示したようにモードに応じて変更している。タイミング調整回路２１０をこのように構成した場合、使用者に設定されたモード（読み取りモード）に応じて、ＡＤ変換タイミング等を変更することができる。
【００４２】
更に、上記各実施の形態では、光電変換素子としてＣＩＳを使用しているが、光電変換素子としてＣＣＤを使用した画像読取装置にも同様に適用することができる。また、上記実施の形態では、画素転送クロックＤＥＶＣＬＫを用いてセレクト信号を生成しているが（図５参照）、それ以外の信号を用いてセレクト信号を生成してもよい。また、セレクト信号としては、ＳＳＣＧ周波数レベル信号を直接使用してもよく、その他の方法で生成した信号を使用してもよい。
【００４３】
また、上記各実施の形態では、アナログ信号出力中のスペクトラム拡散クロックの周波数に応じて遅延補正を行っているが、スペクトラム拡散クロックの周期に応じて遅延補正を行ってもよい。
【００４４】
また更に、タイミング調整回路１０の構成は上記以外にも種々考えられる。但し、上記のようにタイミング調整回路１０を遅延素子１２とセレクタ回路１１とを用いて構成した場合、その構成を簡略化することができ、装置全体としての構成も良好に簡略化することができる。
【図面の簡単な説明】
【００４５】
【図１】本発明が適用された画像読取装置の回路構成を表すブロック図である。
【図２】その画像読取装置における拡散クロックの周波数変化を表す説明図である。
【図３】その周波数変化によって生じる課題を表すタイムチャートである。
【図４】上記画像読取装置のタイミング調整回路の構成を表すブロック図である。
【図５】そのタイミング調整回路のセレクト信号保持回路の動作を表すタイムチャートである。
【図６】本発明が適用された他の画像読取装置の回路構成を表すブロック図である。
【図７】その画像読取装置における拡散クロックの周波数変化によって生じる課題を表すタイムチャートである。
【図８】本発明が適用された更に他の画像読取装置のタイミング調整回路の構成を表すブロック図である。
【図９】上記画像読取装置を備えた複合機の外観を表す斜視図である。
【図１０】その複合機の画像読取装置の構成を表す断面図である。
【符号の説明】
【００４６】
１，１０１…ＣＩＳ      ２…ＳＳＣＧ                ３，１０３…クロック生成回路４…周波数検出回路      ７，１０７…ＡＤ変換器      ８…デジタル画像処理回路
１０，２１０…タイミング調整回路      １１，２１１…セレクタ回路
１２…遅延素子      １３…セレクト信号保持回路      １０５…サンプルホールド回路１０６…アナログスイッチ      ２２０…操作パネル    ２３０…制御回路
【図１】
2010087805.tif 000004
【図２】
2010087805.tif 000005
【図３】
2010087805.tif 000006
【図４】
2010087805.tif 000007
【図５】
2010087805.tif 000008
【図６】
2010087805.tif 000009
【図７】
2010087805.tif 000010
【図８】
2010087805.tif 000011
【図９】
2010087805.tif 000012
【図１０】
2010087805.tif 000013