(57)【要約】【課題】トリガ信号による同期の互換を維持しつつ、トリガバスの信号線数に制限を受けることなく、計測モジュール間の同期が図れるＩＣテスタを実現することを目的にする。【解決手段】本発明は、複数の第１計測モジュールがトリガバスを介してトリガ信号の授受を行い、被試験対象の試験を行うＩＣテスタに改良を加えたものである。本装置は、被試験対象を試験すると共に、トリガバスの複数の信号線にコードを出力する第２計測モジュールと、被試験対象を試験すると共に、トリガバスの複数の信号線からコードを入力し、コードに対応した動作を行う第３計測モジュールとを備えたことを特徴とする装置である。【選択図】図１
2010060349.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１計測モジュールがトリガバスを介してトリガ信号の授受を行い、被試験対象の試験を行うＩＣテスタにおいて、
前記被試験対象を試験すると共に、前記トリガバスの複数の信号線にコードを出力する第２計測モジュールと、
前記被試験対象を試験すると共に、前記トリガバスの複数の信号線からコードを入力し、コードに対応した動作を行う第３計測モジュールと
を備えたことを特徴とするＩＣテスタ。
【請求項２】
前記第２計測モジュールは、前記コードをトリガするコードトリガ信号を前記トリガバスの信号線に出力するトリガ信号発生部を設け、
前記第３計測モジュールは、前記トリガバスの信号線からのコードトリガ信号により、コードを取り込む取込部を設けたことを特徴とする請求項１記載のＩＣテスタ。
【請求項３】
前記第２計測モジュールは、前記トリガバスを介して、前記第１計測モジュールにトリガ信号を出力することを特徴とする請求項１または２記載のＩＣテスタ。
【請求項４】
前記第３計測モジュールは、前記トリガバスを介して、前記第１計測モジュールからトリガ信号が入力されることを特徴とする請求項１〜３のいずれかに記載のＩＣテスタ。
【請求項５】
前記第１計測モジュール、前記第２計測モジュール、前記第３計測モジュールは、テストヘッドに設けられていることを特徴とする請求項１〜４のいずれかに記載のＩＣテスタ。
【請求項６】
前記第１計測モジュール、前記第２計測モジュール、前記第３計測モジュールは、パフォーマンスボードを介して、被試験対象を試験することを特徴とする請求項１〜５のいずれかに記載のＩＣテスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の第１計測モジュールがトリガバスを介してトリガ信号の授受を行い、被試験対象、ＩＣ、ＬＳＩ等の試験を行うＩＣテスタに関し、トリガ信号による同期の互換を維持しつつ、トリガバスの信号線数に制限を受けることなく、計測モジュール間の同期が図れるＩＣテスタに関するものである。
【背景技術】
【０００２】
ＩＣテスタは、被試験対象（以下ＤＵＴ）、ＩＣ、ＬＳＩ等に試験信号を与え、ＤＵＴの出力により良否の判定を行うものである。そして、ＩＣテスタは、複数の計測モジュールが設けられ、複数の計測モジュール間でトリガ信号により同期を図り、ＤＵＴの試験を行っている。このような装置を図５に示し説明する。なお、トリガバスを用いるＩＣテスタは、例えば、下記特許文献１等に記載されている。
【０００３】
図５において、複数の計測モジュール１〜４は、図示しないテストヘッドに搭載され、ｎ（ｎ：自然数）本の信号線からなるトリガバスＴＢに接続し、図示しないパフォーマンスボードを介して、図示しないＤＵＴの試験を行う。計測モジュール１〜４は、例えば、アナログ信号の出力、測定、デジタル信号の出力、測定の少なくとも１つを行っている。
【０００４】
複数の計測モジュール１は、計測回路１１、ｎ個のゲート回路１２を有する。計測回路１１は、図示しないＤＵＴの試験を行うと共に、選択信号を出力し、トリガ信号を発生するｎ個のトリガ信号発生部１３を有する。ｎ個のゲート回路１２は、計測回路１１からの選択信号により出力の有無を選択し、ｎ個のトリガ信号発生部１３を入力端にそれぞれ接続し、トリガバスＴＢのｎ本の信号線に出力端をそれぞれ接続する。
【０００５】
複数の計測モジュール２は、計測回路２１、ｎ個のゲート回路２２を有する。計測回路２１は、ＤＵＴの試験を行うと共に、選択信号を出力し、トリガ信号を発生する１個のトリガ信号発生部２３を有する。ｎ個のゲート回路２２は、計測回路２１からの選択信号により出力の有無を選択し、１個のトリガ信号発生部１３を入力端に接続し、トリガバスＴＢのｎ本の信号線に出力端をそれぞれ接続する。
【０００６】
複数の計測モジュール３は、計測回路３１、ｎ個のゲート回路３２を有する。計測回路３１は、ＤＵＴの試験を行うと共に、選択信号を出力し、トリガ信号が入力され、このトリガ信号により、波形の発生、切替、停止、測定の開始、終了などの同期動作を行う。ｎ個のゲート回路３２はＡＮＤゲートで、トリガバスＴＢのｎ本の信号線に一方の入力端をそれぞれ接続し、計測回路３１の選択信号が他方の入力端に入力され、計測回路３１に出力端を接続する。
【０００７】
複数の計測モジュール４は、計測回路４１、セレクタ４２を有する。計測回路４１は、ＤＵＴの試験を行うと共に、選択信号を出力し、トリガ信号が入力され、このトリガ信号により、波形の発生、切替、停止、測定の開始、終了などの同期動作を行う。セレクタ４２は、計測回路４１の選択信号により、トリガバスＴＢのｎ本の信号線、グランドを選択して、計測回路４１に接続させる。
【０００８】
このような装置の動作を以下に説明する。ここでは、説明を簡単にするために、各計測モジュール１〜４が一つずつとして説明する。
【０００９】
計測モジュール１の計測回路１１が、トリガバスＴＢの１番の信号線に接続されるゲート回路１２を選択、つまり、選択信号を与える。また、計測モジュール２の計測回路２１が、トリガバスＴＢの２番の信号線に接続されるゲート回路２２を選択、つまり、選択信号を与える。また、計測モジュール３の計測回路３１が、トリガバスＴＢの１番の信号線に接続されるゲート回路３２を選択、つまり、他方の入力端に選択信号を与える。そして、計測モジュール４の計測回路４１が、トリガバスＴＢの２番の信号線をセレクタ４２に選択させる選択信号を与える。
【００１０】
トリガバスＴＢの１番目の信号線に対応するトリガ信号発生部１３が、トリガ信号を発生し、ゲート回路１２を介して、トリガバスＴＢに出力する。そして、計測モジュール３が、ゲート回路３２を介して、トリガバスＴＢの１番の信号線からトリガ信号を入力し、計測モジュール１と同期してＤＵＴの試験を同時に開始する。
【００１１】
また、計測モジュール２が、ＤＵＴの試験途中で、トリガ信号発生部２３からトリガ信号を発生し、ゲート回路２２を介して、トリガバスＴＢの２番の信号線に出力する。そして、計測モジュール４が、セレクタ４２を介して、トリガバスＴＢの２番の信号線からトリガ信号を入力し、計測モジュール４がＤＵＴの試験を開始する。
【００１２】
このように、計測モジュール１〜４が、トリガバスＴＢを介して、計測モジュール１〜４の同期を図り、ＤＵＴの試験を行っている。
【００１３】
【特許文献１】特開２００５−２６５６１９号公報
【特許文献２】特開平６−１６７５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ＩＣテスタは、ＳｏＣ（System On a Chip）のＤＵＴの試験を行うとき、デジタル回路のみのＤＵＴやメモリのＤＵＴと異なり、複数種類の計測モジュールが必要とされる。そして、異なる種類のＤＵＴを試験する場合、計測モジュールを取り替えて、異なる種類のＤＵＴの試験に対応している。当初、計測モジュール間の同期が、トリガバスＴＢにより同期が図れていても、トリガバスＴＢの信号線数は決まっており、異なる種類のＤＵＴの試験時に、計測モジュールを取り替えることにより、計測モジュール間の同期関係数が増加し、同期を図ることができなくなってしまう。
【００１５】
また、トリガバスの複数の信号線を用いて、信号線ごとに、計測モジュール間の異なる種類の同期制御を行い、ＤＵＴの試験速度を高速化することが考えられるが、トリガバスの信号線数が決まっており、制限を受けてしまう。この問題の解決として、上記特許文献２のように、コードを用いて、計測モジュール間の同期制御を行うことが考えられる。しかし、特許文献２のように構成すると、トリガ信号による同期動作のテストプログラムをコードによるテストプログラムに変更しなければならない。また、トリガ信号を用いたＩＣテスタから、コードを用いたＩＣテスタに変更することは、同じ種類のＤＵＴの試験を行う場合でも、ＩＣテスタに対応して、ＤＵＴの試験のための周辺回路が搭載されるパフォーマンスボードも変更しなくてはならなくなってしまう。
【００１６】
そこで、本発明の目的は、トリガ信号による同期の互換を維持しつつ、トリガバスの信号線数に制限を受けることなく、計測モジュール間の同期が図れるＩＣテスタを実現することにある。
【課題を解決するための手段】
【００１７】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
複数の第１計測モジュールがトリガバスを介してトリガ信号の授受を行い、被試験対象の試験を行うＩＣテスタにおいて、
前記被試験対象を試験すると共に、前記トリガバスの複数の信号線にコードを出力する第２計測モジュールと、
前記被試験対象を試験すると共に、前記トリガバスの複数の信号線からコードを入力し、コードに対応した動作を行う第３計測モジュールと
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明であって、
前記第２計測モジュールは、前記コードをトリガするコードトリガ信号を前記トリガバスの信号線に出力するトリガ信号発生部を設け、
前記第３計測モジュールは、前記トリガバスの信号線からのコードトリガ信号により、コードを取り込む取込部を設けたことを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明であって、
前記第２計測モジュールは、前記トリガバスを介して、前記第１計測モジュールにトリガ信号を出力することを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明であって、
前記第３計測モジュールは、前記トリガバスを介して、前記第１計測モジュールからトリガ信号が入力されることを特徴とするものである。
請求項５記載の発明は、請求項１〜４のいずれかに記載の発明であって、
前記第１計測モジュール、前記第２計測モジュール、前記第３計測モジュールは、テストヘッドに設けられていることを特徴とするものである。
請求項６記載の発明は、請求項１〜５のいずれかに記載の発明であって、
前記第１計測モジュール、前記第２計測モジュール、前記第３計測モジュールは、パフォーマンスボードを介して、被試験対象を試験することを特徴とするものである。
【発明の効果】
【００１８】
本発明によれば、第１計測モジュールがトリガ信号により同期を行うトリガバスに、第２計測モジュール、第３計測モジュールが、コードの授受を行うので、トリガ信号による同期の互換を維持しつつ、トリガバスの信号線数に制限を受けることなく、計測モジュール間の同期を図ることができる。
【００１９】
また、第３計測モジュールが、コードの種類に応じて動作を変えることにより、複雑なシーケンス動作や条件分岐動作を伴った同期動作を行うことができる。
【発明を実施するための最良の形態】
【００２０】
以下本発明を、図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。なお、図５と同一のものは同一符号を付し説明を省略する。
【００２１】
図１において、複数の計測モジュール５は、図示しないテストヘッドに設けられ、図示しないパフォーマンスボードを介して、図示しないＤＵＴを試験すると共に、トリガバスＴＢの所望信号線に、ｍ（ｍ＜ｎ、ｍ：自然数）ビットのコード、このコードをトリガするコードトリガ信号を出力する。計測モジュール５は、例えば、アナログ信号の出力、測定、デジタル信号の出力、測定の少なくとも１つを行い、計測回路５１、（ｎ−ｍ）個のゲート回路５２、セレクタ５３、ｍ個のゲート回路５４を有する。計測回路５１は、ＤＵＴの試験を行うと共に、選択信号を出力し、トリガ信号を発生するトリガ信号発生部５５、コードが設定されるレジスタ５６を有する。（ｎ−ｍ）個のゲート回路５２は、計測回路５１からの選択信号により出力の有無を選択し、トリガ信号発生部５５を入力端に接続し、トリガバスＴＢの（ｎ−ｍ）本の信号線に出力端をそれぞれ接続する。セレクタ５３は、計測回路５１からの選択信号により選択し、トリガ信号発生部５５のトリガ信号とレジスタ５６とを選択する。ｍ個のゲート回路５４は、計測回路５１からの選択信号により出力の有無を選択し、セレクタ５３の出力端と入力端を接続し、それぞれの出力端をトリガバスＴＢのｍ本の信号線にそれぞれ接続する。
【００２２】
複数の計測モジュール６は、テストヘッドに設けられ、パフォーマンスボードを介して、ＤＵＴを試験すると共に、トリガバスＴＢの所望信号線からコード、コードトリガ信号を入力し、コードに対応した動作を行う。計測モジュール６は、例えば、アナログ信号の出力、測定、デジタル信号の出力、測定の少なくとも１つを行い、計測回路６１、セレクタ６２、レジスタ６３を有する。計測回路６１は、ＤＵＴの試験を行うと共に、選択信号を出力し、トリガ信号、コードを入力し、このトリガ信号、コードにより、波形の発生、切替、停止、測定の開始、終了などの同期動作を行う。セレクタ６２は、計測回路６１の選択信号により、トリガバスＴＢのｎ本の信号線、グランドを選択して、計測回路６１に接続させる。レジスタ６３は取込部で、トリガバスＴＢのｍ本の信号線に接続し、セレクタ６２からの信号により取り込み、計測回路６１にｍビットのコードを与える。
【００２３】
このような装置の動作を以下に説明する。図２は図１に示す装置の動作を説明するタイミングチャートである。ここで、説明を簡単にするために、各計測モジュール１〜６が一つずつ、ｎ＝１６、ｍ＝８、９〜１６番の信号線をコードとして使用し、８番の信号線をコードトリガ信号として説明する。
【００２４】
（１）計測モジュール５，６がコードを用いる場合。
計測モジュール１の計測回路１１が、トリガバスＴＢの１番の信号線に接続されるゲート回路１２を選択、つまり、選択信号を与える。また、計測モジュール２の計測回路２１が、トリガバスＴＢの２番の信号線に接続されるゲート回路２２を選択、つまり、選択信号を与える。また、計測モジュール３の計測回路３１が、トリガバスＴＢの１番の信号線に接続されるゲート回路３２を選択、つまり、他方の入力端に選択信号を与える。そして、計測モジュール４の計測回路４１が、トリガバスＴＢの２番の信号線をセレクタ４２に選択させる選択信号を与える。
【００２５】
計測モジュール５の計測回路５１が、レジスタ５６をセレクタ５３に選択させる選択信号を与え、すべてのゲート回路５４、トリガバスＴＢの８番の信号線に接続されるゲート回路５２を選択、つまり、選択信号を与える。また、計測モジュール６の計測回路６１は、トリガバスＴＢの８番に接続される信号線をセレクタ６２に選択させる選択信号を与える。
【００２６】
トリガバスＴＢの１番目の信号線に対応するトリガ信号発生部１３が、トリガ信号を発生し、ゲート回路１２を介して、トリガバスＴＢに出力する。そして、計測モジュール３が、ゲート回路３２を介して、トリガバスＴＢの１番の信号線からトリガ信号を入力し、計測モジュール１と同期してＤＵＴの試験を同時に開始する。
【００２７】
また、計測モジュール２が、ＤＵＴの試験途中で、トリガ信号発生部２３からトリガ信号を発生し、ゲート回路２２を介して、トリガバスＴＢの２番の信号線に出力する。そして、計測モジュール４が、セレクタ４２を介して、トリガバスＴＢの２番の信号線からトリガ信号を入力し、計測モジュール４がＤＵＴの試験を開始する。
【００２８】
そして、図２に示されるように、計測モジュール５が、ＤＵＴの試験途中で、レジスタ５６にコードを設定し、セレクタ５３、ゲート回路５４を介して、トリガバスＴＢの９〜１６番の信号線に出力する。そして、計測モジュール５は、トリガ信号発生部５５からコードトリガ信号（トリガ信号）を発生し、ゲート回路５２を介して、トリガバスＴＢの８番の信号線に出力する。計測モジュール６が、セレクタ６２を介して、トリガバスＴＢの８番の信号線からのコードトリガ信号を入力する。このコードトリガ信号により、レジスタ６３が、トリガバスＴＢの９〜１６番の信号線のコードをラッチする。そして、レジスタ６３のコードにより、自身の指定かどうかを判断して、自身の指定の場合、計測回路６１は、トリガ信号により、計測モジュール５がＤＵＴの試験を開始する。自身の指定でない場合、計測回路６１は何も行わない。
以上の動作が、複数の計測モジュール１〜６間で行われる。
【００２９】
このように、計測モジュール１〜４がトリガ信号により同期を行うトリガバスＴＢに、計測モジュール５，６が、コードの授受を行うので、計測モジュールが増加しても、トリガ信号による同期の互換を維持しつつ、トリガバスの信号線数に制限を受けることなく、計測モジュール間の同期を図ることができる。
【００３０】
また、計測モジュール６（計測回路６１）が、コードの種類に応じて動作を変えることにより、複雑なシーケンス動作や条件分岐動作を伴った同期動作を行うことができる。
【００３１】
（２）計測モジュール５，６がコードを用いない場合。
計測モジュール１の計測回路１１が、トリガバスＴＢの１番の信号線に接続されるゲート回路１２を選択、つまり、選択信号を与える。また、計測モジュール２の計測回路２１が、トリガバスＴＢの２番の信号線に接続されるゲート回路２２を選択、つまり、選択信号を与える。また、計測モジュール３の計測回路３１が、トリガバスＴＢの８番の信号線に接続されるゲート回路３２を選択、つまり、他方の入力端に選択信号を与える。そして、計測モジュール４の計測回路４１が、トリガバスＴＢの２番の信号線をセレクタ４２に選択させる選択信号を与える。
【００３２】
計測モジュール５の計測回路５１が、トリガバスＴＢの８番の信号線に接続されるゲート回路５２を選択、つまり、選択信号を与える。また、計測モジュール６の計測回路６１は、トリガバスＴＢの１番の信号線をセレクタ６２に選択させる選択信号を与える。
【００３３】
そして、トリガバスＴＢの１番の信号線に対応するトリガ信号発生部１３が、トリガ信号を発生し、ゲート回路１２を介して、トリガバスＴＢに出力する。そして、計測モジュール６が、セレクタ６２を介して、トリガバスＴＢの１番の信号線からトリガ信号を入力し、計測モジュール１と同期してＤＵＴの試験を同時に開始する。
【００３４】
また、計測モジュール２が、ＤＵＴの試験途中で、トリガ信号発生部２３からトリガ信号を発生し、ゲート回路２２を介して、トリガバスＴＢの２番の信号線に出力する。そして、計測モジュール４が、セレクタ４２を介して、トリガバスＴＢの２番の信号線からトリガ信号を入力し、計測モジュール４がＤＵＴの試験を開始する。
【００３５】
そして、計測モジュール５が、ＤＵＴの試験途中で、トリガ信号発生部５５からトリガ信号を発生し、ゲート回路５２を介して、トリガバスＴＢの８番の信号線に出力する。計測モジュール３が、ゲート回路３２を介して、トリガバスＴＢの８番の信号線からのトリガ信号を入力し、計測モジュール５がＤＵＴの試験を開始する。
【００３６】
このように、計測モジュール５，６がトリガ信号のみで同期を図るので、計測モジュール１〜４と同期を図ることができる。
【００３７】
次に、他の実施例を、図３を用いて説明する。ここで、図５と同一のものは同一符号を付し説明を省略する。
【００３８】
図３において、複数の計測モジュール７は、図示しないテストヘッドに設けられ、図示しないパフォーマンスボードを介して、図示しないＤＵＴを試験すると共に、トリガバスＴＢの所望信号線に、ｍビットのコード、このコードをトリガするコードトリガ信号を出力する。計測モジュール７は、例えば、アナログ信号の出力、測定、デジタル信号の出力、測定の少なくとも１つを行い、計測回路７１、（ｎ−ｍ）個のゲート回路７２、セレクタ７３、ｍ個のゲート回路７４を有する。計測回路７１は、ＤＵＴの試験を行うと共に、選択信号を出力し、それぞれゲート回路７２，７４ごとにトリガ信号を発生するトリガ信号発生部７５，７６、コードが設定されるレジスタ７７を有する。（ｎ−ｍ）個のゲート回路７２は、計測回路７１からの選択信号により出力の有無を選択し、それぞれトリガ信号発生部７５を入力端に接続し、トリガバスＴＢの（ｎ−ｍ）本の信号線に出力端をそれぞれ接続する。セレクタ７３は、計測回路７１からの選択信号により選択し、ｍ個のトリガ信号発生部７６のトリガ信号とレジスタ７７とを選択する。ｍ個のゲート回路７４は、計測回路７１からの選択信号により出力の有無を選択し、セレクタ７３の出力端と入力端を接続し、それぞれの出力端をトリガバスＴＢのｍ本の信号線のそれぞれに接続する。
【００３９】
複数の計測モジュール８は、テストヘッドに設けられ、パフォーマンスボードを介して、ＤＵＴを試験すると共に、トリガバスＴＢの所望信号線からコード、コードトリガ信号を入力し、コードに対応した動作を行う。計測モジュール８は、例えば、アナログ信号の出力、測定、デジタル信号の出力、測定の少なくとも１つを行い、計測回路８１、（ｎ−１）個のゲート回路８２、ゲート回路８３、レジスタ８４を有する。計測回路８１は、ＤＵＴの試験を行うと共に、選択信号を出力し、トリガ信号、コードを入力し、このトリガ信号、コードにより、波形の発生、切替、停止、測定の開始、終了などの同期動作を行う。（ｎ−１）個のゲート回路８２はＡＮＤゲートで、トリガバスＴＢの（ｎ−１）本の信号線に一方の入力端をそれぞれ接続し、計測回路８１の選択信号が他方の入力端に入力され、計測回路８１に出力端を接続する。ゲート回路８３は、トリガバスＴＢのコードトリガ信号に対応する信号線に一方の入力端をそれぞれ接続し、計測回路８１の選択信号が他方の入力端に入力され、計測回路８１に出力端を接続する。レジスタ８４は取込部で、トリガバスＴＢのｍ本の信号線に接続し、ゲート回路８３からの信号により取り込み、計測回路８１にｍビットのコードを与える。
【００４０】
このような装置の動作は、図１に示す装置と同様である。つまり、計測モジュール７，８の動作が、図１に示す計測モジュール５，６の動作とほぼ同じになる。異なる点の一つは、トリガ信号発生器７５，７６が、ゲート回路７２，７４ごとに設けられているか、１つのトリガ信号発生器５５によりトリガ信号が発生されているかである。もう一つの異なる点は、トリガバスＴＢの信号線ごとにゲート回路８２，８３が設けられているか、セレクタ６２により選択しているかである。従って、図１に示す装置で説明した動作については省略する。
【００４１】
次に、ｍビットのコードで不足する場合の計測モジュール７，８の動作を以下に説明する。図４は図３に示す装置の動作を説明するタイミングチャートである。ここで、図１に示す装置と同様に、計測モジュール７，８が一つずつ、ｎ＝１６、ｍ＝８、９〜１６番の信号線をコードとして使用し、８番の信号線を、コードをラッチするコードトリガ信号として説明する。
【００４２】
計測モジュール７の計測回路７１が、レジスタ７７をセレクタ７３に選択させる選択信号を与え、すべてのゲート回路７４、トリガバスＴＢの７，８番の信号線に接続されるゲート回路７２を選択、つまり、選択信号を与える。また、計測モジュール８の計測回路８１は、トリガバスＴＢの７番の信号線に接続されるゲート回路８２、８番の信号線に接続されるゲート回路８３を選択、つまり、選択信号を与える。
【００４３】
そして、図４に示されるように、計測モジュール７が、ＤＵＴの試験途中で、レジスタ７７に８ビットのコードを設定し、セレクタ７３、ゲート回路７４を介して、トリガバスＴＢの９〜１６番の信号線に出力する。そして、計測モジュール７は、トリガバスＴＢの８番の信号線のトリガ信号発生部７５からコードトリガ信号を発生し、ゲート回路７２を介して、トリガバスＴＢの８番の信号線に出力する。計測モジュール８が、ゲート回路８３を介して、トリガバスＴＢの８番の信号線からのコードトリガ信号を入力する。このコードトリガ信号により、レジスタ８４が、トリガバスＴＢの９〜１６番の信号線のコードをラッチする。そして、計測回路８１は、ゲート回路８３のコードトリガ信号により、レジスタ８４のコードを取り込む。
【００４４】
再び、計測モジュール７が、レジスタ７７に８ビットコードを設定し、セレクタ７３、ゲート回路７４を介して、トリガバスＴＢの９〜１６番の信号線に出力する。そして、計測モジュール７は、トリガバスＴＢの８番の信号線のトリガ信号発生部７５からコードトリガ信号を発生し、ゲート回路７２を介して、トリガバスＴＢの８番の信号線に出力する。計測モジュール８が、ゲート回路８３を介して、トリガバスＴＢの８番の信号線からのコードトリガ信号を入力する。このコードトリガ信号により、レジスタ８４が、トリガバスＴＢの９〜１６番の信号線のコードをラッチする。そして、計測回路８１は、ゲート回路８３のコードトリガ信号により、レジスタ８４のコードを取り込み、１６（２×ｍ）ビットのコードにより、自身の指定かどうかを判断する。
【００４５】
次に、計測モジュール７は、トリガバスＴＢの７番の信号線に接続されるトリガ信号発生部７５からトリガ信号を発生し、ゲート回路７２を介して、トリガバスＴＢの７番の信号線に出力する。計測モジュール８が、ゲート回路８２を介して、トリガバスＴＢの７番の信号線からのトリガ信号を入力する。このトリガ信号により、計測回路８１は、自身の設定の場合、ＤＵＴの試験を開始し、自身の指定でない場合、何も行わない。
以上の動作は、図１に示した装置と同様に、複数の計測モジュール７，８間で行われる。
【００４６】
このように、計測モジュール７，８は、複数回に分けたコードにより同期動作を行うので、さらに、トリガバスＴＢの信号線数に制限を受けることがない。
【００４７】
なお、本発明はこれに限定されるものではなく、計測モジュール５〜８は、一方の構成、つまり、コードを出力するか、受け取るかの構成を示したが、両方の構成を有するものでもよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施例を示した構成図である。
【図２】図１に示す装置の動作を示したタイミングチャートである。
【図３】本発明の他の実施例を示した構成図である。
【図４】図３に示す装置の動作を示したタイミングチャートである。
【図５】従来のＩＣテスタの構成を示した図である。
【符号の説明】
【００４９】
１〜８  計測モジュール
５５，７６  トリガ信号発生部
６３，８４  レジスタ
ＴＢ  トリガバス
【図１】
2010060349.tif 000003
【図２】
2010060349.tif 000004
【図３】
2010060349.tif 000005
【図４】
2010060349.tif 000006
【図５】
2010060349.tif 000007