(57)【要約】【課題】放熱性および信頼性が向上する。【解決手段】表面に絶縁層１２２を介してゲートパターン１２１が形成され、ゲートパターン１２１に第１のはんだ部材を介して半導体素子１１０のゲート電極１１１が接続されるとともに、絶縁層１２２の形成領域外において、第２のはんだ部材を介して半導体素子１１０のソース電極１１２が接続されたダイパッド１２０ａと、ダイパッド１２０ａと接続するリード１２０ｂと、ゲートパターン１２１にワイヤ１２５を介して電気的に接続されたリード１２０ｃと、ドレイン電極１１３にワイヤ１２６を介して電気的に接続されたリード１２０ｄとを備えるリードフレーム１２０と、を有し、半導体素子１１０が封止樹脂１３０で被覆されて、リードフレーム１２０の裏面が露出された半導体装置１００は、放熱性および信頼性が向上する。【選択図】図１
2010027878.tif 000002
【特許請求の範囲】
【請求項１】
第１の主面にゲート電極部およびソース電極部を、前記第１の主面の反対側の第２の主面にドレイン電極部をそれぞれ備える半導体素子基板と、
表面に絶縁層を介してゲートパターンが形成され、前記ゲートパターンに第１のはんだ部材を介して前記半導体素子基板の前記ゲート電極部が接続されるとともに、前記絶縁層の形成領域外において、第２のはんだ部材を介して前記半導体素子基板の前記ソース電極部が接続されたダイパッドと、前記ダイパッドと接続する第１のリード端子と、前記ゲートパターンに第１のワイヤを介して電気的に接続された第２のリード端子と、前記ドレイン電極部に第２のワイヤを介して電気的に接続された第３のリード端子とを備えるリードフレームと、
前記リードフレームに搭載させた前記半導体素子基板と、前記第１のワイヤおよび前記第２のワイヤとを被覆し、前記ダイパッドの裏面を露出した封止樹脂と、
を有することを特徴とする半導体装置。
【請求項２】
露出した前記ダイパッドの裏面に放熱体を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ダイパッドは、前記絶縁層の前記形成領域の周囲に溝部を有することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記ダイパッドは、凹部が形成されており、前記凹部内に前記ゲートパターンが前記絶縁層を介して形成されていることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記ダイパッドの前記絶縁層の前記形成領域外に、前記絶縁層と前記ゲートパターンとを合わせた高さと等しいノッチが複数形成されていることを特徴とする請求項３記載の半導体装置。
【請求項６】
前記第１のリード端子は前記第２のリード端子と前記第３のリード端子との間に位置していることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、縦型構造の電界効果トランジスタを備える半導体装置に関する。
【背景技術】
【０００２】
近年のパワーエレクトロニクス分野における電源機器の小型化、高性能化への要求を受けて、電力用半導体装置では、高耐圧化、大電流化と共に、低損失化、高破壊耐量化、高速化に対する性能改善が注力されている。そして、大電流化、低損失化が可能な電力用半導体装置として、縦型構造のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：電界効果トランジスタ）が多く用いられている。
【０００３】
一般に、縦型構造のＭＯＳＦＥＴは、半導体基板の片面にゲート電極およびソース電極が、他方の片面にドレイン電極がそれぞれ形成されている。縦型構造のＭＯＳＦＥＴがドレイン電極側を向けて、はんだを介してリードフレームに搭載される。ソース電極およびゲート電極はワイヤを介してリードとそれぞれ接続する。
【０００４】
このようなＭＯＳＦＥＴでは、スイッチング電源回路、モータ制御回路などの電力変換回路において、ドレイン電極は１０ｋＨｚ〜１ＭＨｚ程度の高周波で電位が変動する高電圧側に接続される。また、このような電力変換回路では消費電力が大きいため、発熱量も増大することから、半導体装置は放熱体が設置されて用いられる。なお、放熱体は、例えば、アルミニウム（Ａｌ）などで構成された放熱板やヒートシンクが用いられている。
【０００５】
このような縦型構造のＭＯＳＦＥＴからさらに小型化、高性能化が進められた技術が提案されている。例えば、電気的に分離された導電路に対して、ゲート電極およびソース電極がそれぞれ導電ボールで固着されて、ドレイン電極を金属接続板によって所望の導電路に接続するＭＯＳＦＥＴなどが提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００２−７６１９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、縦型のＭＯＳＦＥＴでは次のような問題点があった。
ドレイン電極と放熱体とが電気的に接続されると、放熱板を接地電位とすることができない。このため、放熱体が、ドレイン電極に対する高周波での電位変動が電磁ノイズとなって放出される際のアンテナとなる可能性があり、この場合、放射ノイズが大きくなり、ＭＯＳＦＥＴの誤動作の原因となっていた。
【０００７】
このような問題を解決するためにドレイン電極と放熱体とを絶縁層で電気的に分離する方法がある。しかし、この方法を用いれば放熱体を接地電位にすることはできるが、ドレイン電極と放熱体との間にストレー容量が発生する。このため、高周波での電位変動による接地電位に向かって充放電電流が流れるために伝導ノイズが増大する。
【０００８】
ストレー容量の発生を抑制する方法の１つとして、ドレイン電極と放熱体との間の絶縁層を厚くすることが考えられる。しかし、絶縁層が厚くなると放熱体による放熱性が低下してしまうという問題があった。
【０００９】
一方、上記特許文献１では、ゲート電極およびソース電極が導電ボールで導電路と点接続しているために、面接続と比較すると放熱性が低いという問題点があった。
本発明はこのような点に鑑みてなされたものであり、放熱性および信頼性が向上した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、縦型構造の電界効果トランジスタを備える半導体装置が提供される。
この半導体装置は、第１の主面にゲート電極部およびソース電極部を、前記第１の主面の反対側の第２の主面にドレイン電極部をそれぞれ備える半導体素子基板と、表面に絶縁層を介してゲートパターンが形成され、前記ゲートパターンに第１のはんだ部材を介して前記半導体素子基板の前記ゲート電極部が接続されるとともに、前記絶縁層の形成領域外において、第２のはんだ部材を介して前記半導体素子基板の前記ソース電極部が接続されたダイパッドと、前記ダイパッドと接続する第１のリード端子と、前記ゲートパターンに第１のワイヤを介して電気的に接続された第２のリード端子と、前記ドレイン電極部に第２のワイヤを介して電気的に接続された第３のリード端子とを備えるリードフレームと、前記リードフレームに搭載させた前記半導体素子基板と、前記第１のワイヤおよび前記第２のワイヤとを被覆し、ダイパッドの裏面を露出した封止樹脂と、を有する。さらに、前記リードフレームの裏面に設置させた放熱体を有するようにしてもよい。
【００１１】
このような半導体装置によれば、ダイパッドに、表面に絶縁層を介してゲートパターンが形成され、ゲートパターンにはんだ部材を介して半導体素子基板のゲート電極部が接続されるとともに、絶縁層の形成領域外において、はんだ部材を介して半導体素子基板のソース電極部が接続されて、リードフレームの裏面に放熱体が設置されるようになる。
【発明の効果】
【００１２】
上記半導体装置では、放熱性および信頼性が向上する。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明の実施の形態について説明する。
まず、第１の実施の形態について説明する。
図１は、第１の実施の形態に係る半導体装置の平面図、図２および図３は、第１の実施の形態に係る半導体装置の断面図である。但し、図２および図３では、図１に示す半導体装置１００の一点鎖線Ｘ−Ｘ，Ｙ−Ｙによる断面を表している。以下、図１、図２および図３を参照しながら説明する。
【００１４】
半導体装置１００は、リードフレーム１２０に搭載された半導体素子１１０が封止樹脂１３０で被覆されて、リードフレーム１２０の裏面に放熱体としてのヒートシンク１４０が設置されて構成されている。
【００１５】
ここで、ヒートシンク１４０は、リードフレーム１２０とは別体として構成してもよいし、リードフレーム１２０の裏面に一体にあらかじめ設置してもよい。ヒートシンク１４０を別途用意する場合には、リードフレーム１２０の裏面に接触させて固定してもよい。固定の方法としては、半導体装置を実装する際に、リードフレーム１２０とヒートシンク１４０を図示しないねじなどで固定すればよい。リードフレーム１２０とヒートシンク１４０をあらかじめ一体にする場合には、リードフレームのダイパッドの裏面を他の部分より厚くする異形部材としてリードフレーム１２０がヒートシンク１４０を兼ねるように構成してもよい。
【００１６】
半導体素子１１０は、Ｎ型チャネルの縦型構造のＭＯＳＦＥＴを有する。半導体素子１１０の同一主面にゲート電極１１１およびソース電極１１２が形成されている。さらに、他方の主面にドレイン電極１１３が形成されている。ゲート電極１１１、ソース電極１１２およびドレイン電極１１３の電極パッドは金（Ａｕ）またはＡｌなどで構成されている。
【００１７】
なお、ゲート電極１１１は、図１に示されるように、当該主面の角部に形成されている。ゲート電極１１１の半導体素子１１０の主面に対する形成位置は、半導体素子１１０の主面のリード１２０ｃ側の角部、もしくは、半導体素子１１０のリード１２０ｃ側の辺の中央部が好ましい。ソース電極１１２は、ゲート電極１１１と同一主面のゲート電極１１１の形成領域外に形成されている。このため、ゲート電極１１１のこのような位置に形成することにより、ソース電極１１２とダイパッド１２０ａ（後述）との接続面積が向上する。
【００１８】
リードフレーム１２０は、図１に示されるように、ダイパッド１２０ａおよびリード１２０ｂ，１２０ｃ，１２０ｄにより構成されている。なお、リードフレーム１２０の構成材料は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）合金系または銅（Ｃｕ）合金系などである。また、リードフレーム１２０の厚さは、０．５ｍｍ〜２ｍｍ程度である。既述の通り、リードフレーム１２０に上記の半導体素子１１０が搭載されている。
【００１９】
ダイパッド１２０ａは、半導体素子１１０が搭載される領域である。ダイパッド１２０ａは、Ｃｕなどの導電性部材によって構成されたゲートパターン１２１が、はんだ１２３（後述）などの溶融温度以上の耐熱性をもつ、例えばポリイミドフィルムなどの絶縁層１２２を介して形成されている。このため、ゲートパターン１２１はダイパッド１２０ａに対して絶縁性が保たれる。また、ゲートパターン１２１は、例えば、図１に示されるように、ゲート電極１１１およびワイヤ１２５のそれぞれと接続させるための領域１２１ａ，１２１ｂから構成されている。
【００２０】
リード１２０ｂは、ダイパッド１２０ａの辺の中心部と接続して、ダイパッド１２０ａを支持している。リード１２０ｂは外部の電極と接続する。
リード１２０ｃは、ワイヤ１２５を介して、ゲートパターン１２１の領域１２１ｂと電気的に接続される。リード１２０ｃは外部の電極と接続して、ゲートパターン１２１にワイヤ１２５を介して電圧を供給する。
【００２１】
リード１２０ｄは、ワイヤ１２６を介して、半導体素子１１０のドレイン電極１１３と電気的に接続される。リード１２０ｄは外部の電極と接続して、ドレイン電極１１３にワイヤ１２６を介して電圧を供給する。
【００２２】
なお、ワイヤ１２５，１２６はともに、ＡｕまたはＡｌなどで構成された細線である。
このようなリードフレーム１２０に対して、半導体素子１１０のゲート電極１１１をはんだ１２３を介してゲートパターン１２１の領域１２１ａと接続させ、半導体素子１１０のソース電極１１２をはんだ１２４を介して絶縁層１２２の形成領域以外と面接続させている。さらに、ゲートパターン１２１の領域１２１ｂを、ワイヤ１２５を用いてリード１２０ｃと電気的に接続させ、半導体素子１１０のドレイン電極１１３を、ワイヤ１２６を用いてリード１２０ｄと電気的に接続させている。なお、上記のリードは、リード１２０ｂを中央に配置させており、例えば、図１に示されるように、左から、リード１２０ｃ，１２０ｂ，１２０ｄの順序で配置させている。このため、ゲートパターン１２１からのワイヤ１２５と、ドレイン電極１１３からのワイヤ１２６との短絡を防止できる。
【００２３】
封止樹脂１３０は、例えば、熱硬化性のエポキシ系の樹脂で構成されており、半導体素子１１０と、ワイヤ１２５，１２６とを封止している。なお、この際には、リード１２０ｂ，１２０ｃ，１２０ｄの一部が封止樹脂１３０により被覆されている。
【００２４】
ヒートシンク１４０は、例えば、Ａｌを材料として、ベース１４０ａに対して複数のフィン１４０ｂが形成されることで構成され、リードフレーム１２０の裏面に設置されている。
【００２５】
上記のような半導体装置１００は、ヒートシンク１４０とドレイン電極１１３とは構成上、電気的に接続されないために、接地電位としたヒートシンク１４０は、ドレイン電極１１３に対する高周波による電位伝導に起因して発生した電磁ノイズのアンテナとはならない。このため、放射ノイズの発生が抑制される。また、ヒートシンク１４０はアンテナとして機能しないため、ヒートシンク１４０とドレイン電極１１３との間には当然ながら絶縁層を設置する必要がない。このため、ストレー容量が蓄積されることもない。
【００２６】
したがって、半導体装置１００はノイズを発生させずにヒートシンク１４０を設置できるため、放熱性が向上する。
次に、第２の実施の形態について説明する。
【００２７】
第２の実施の形態では、ダイパッドに形成した絶縁層の周囲などに溝を形成した場合を例に挙げて説明する。
図４は、第２の実施の形態に係る半導体装置の平面図、図５および図６は、第２の実施の形態に係る半導体装置の断面図である。但し、図５および図６では、図４に示す半導体装置２００の一点鎖線Ｘ−Ｘ，Ｙ−Ｙによる断面を表している。以下、図４、図５および図６を参照しながら説明する。
【００２８】
半導体装置２００は、リードフレーム２２０に搭載された半導体素子１１０が封止樹脂１３０で被覆されて、リードフレーム１２０の裏面にヒートシンク１４０が設置されて構成されている。
【００２９】
半導体素子１１０は、第１の実施の形態で説明した半導体素子と同一の構成であるために詳細な説明を省略する。
リードフレーム２２０は、第１の実施の形態で説明したリードフレーム１２０と同様にダイパッド２２０ａおよびリード２２０ｂ，２２０ｃ，２２０ｄにより構成されている。
【００３０】
ダイパッド２２０ａは、半導体素子１１０が搭載される領域である。第２の実施の形態のダイパッド２２０ａは、新たに、凹部２２８が形成されている。この凹部２２８内に、絶縁層２２２およびゲートパターン２２１が順に形成されている。なお、凹部２２８は、絶縁層２２２の高さよりも深く、絶縁層２２２およびゲートパターン２２１を合わせた高さよりも浅い。凹部２２８の幅は、図５に示されるように、ゲートパターン２２１および後に塗布されるはんだ２２３よりも広い。したがって、凹部２２８内のゲートパターン２２１の側部と凹部２２８の内壁との間には隙間が存在する。なお、第１の実施の形態と同様に、ゲートパターン２２１は、導電性部材によって構成されているとともに、ゲート電極１１１およびワイヤ２２５のそれぞれと接続させるための領域２２１ａ，２２１ｂから構成されている。絶縁層２２２は、はんだ２２３などの溶融温度以上の耐熱性をもつ、例えばポリイミドフィルムなどで構成されている。また、ダイパッド２２０ａには、絶縁層２２２およびゲートパターン２２１の形成領域の周囲に溝部２２７が形成されており、図４に示されるように、溝部２２７によりこの形成領域がダイパッド２２０ａから分離されている。
【００３１】
リード２２０ｂは、ダイパッド２２０ａの辺の中心部と接続して、ダイパッド２２０ａを支持している。
リード２２０ｃ，２２０ｄは、ワイヤ２２５，２２６のそれぞれを介して、ゲートパターン２２１の領域２２１ｂおよび半導体素子１１０のドレイン電極１１３に電気的にそれぞれ接続される。
【００３２】
なお、上記のリードも、リード２２０ｂを中央に配置させており、例えば、図４に示されるように、左から、リード２２０ｃ，２２０ｂ，２２０ｄの順序で配置させている。
このようなリードフレーム２２０に対して、半導体素子１１０のゲート電極１１１をはんだ２２３を介してゲートパターン２２１の領域２２１ａと接続させ、半導体素子１１０のソース電極１１２をはんだ２２４を介して絶縁層２２２の形成領域以外と面接続させている。さらに、ゲートパターン２２１の領域２２１ｂを、ワイヤ２２５を用いてリード２２０ｃと電気的に接続させ、半導体素子１１０のドレイン電極１１３を、ワイヤ２２６を用いてリード２２０ｄと電気的に接続させている。リードフレーム２２０に搭載された半導体素子１１０を封止樹脂１３０で被覆して、半導体装置２００が構成される。さらに、半導体装置２００のダイパッド２２０ａの裏面に放熱板を設置させている。
【００３３】
封止樹脂１３０は、第１の実施の形態と同様に、半導体素子１１０と、ワイヤ２２５，２２６とを封止している。なお、この際には、リード２２０ｂ，２２０ｃ，２２０ｄの一部が封止樹脂１３０により被覆されている。
【００３４】
ヒートシンク１４０は、第１の実施の形態と同様に、ベース１４０ａに対して複数のフィン１４０ｂが形成されることで構成され、リードフレーム２２０の裏面に設置されている。
【００３５】
上記のような半導体装置２００は、第１の実施の形態と同様に、ノイズを発生させることなく放熱板を設置することができる。また、ゲート電極１１１へのワイヤ２２５と、ドレイン電極１１３へのワイヤ２２６との短絡も防止できる。
【００３６】
また、半導体装置２００では、ソース電極１１２を面接続するはんだ２２４の量は、ゲート電極１１１を接続するはんだ２２３よりも多い。半導体素子１１０とリードフレーム２２０との接続の際の熱処理などにより、これらのはんだ２２３，２２４が溶融して流れ出した場合には、ゲート電極１１１とソース電極１１２とが短絡する恐れがある。そこで、第２の実施の形態では、凹部２２８および溝部２２７をそれぞれ形成することにより、溶融したはんだ２２３，２２４の広がりが抑制されて、ゲート電極１１１とソース電極１１２との短絡が防止される。
【００３７】
次に、第３の実施の形態について説明する。
第３の実施の形態では、ダイパッドのソース電極との接続面に複数のノッチ（notch：切り込み溝）を形成した場合を例に挙げて説明する。
【００３８】
図７は、第３の実施の形態に係る半導体装置の平面図、図８および図９は、第３の実施の形態に係る半導体装置の断面図である。但し、図８および図９では、図７に示す半導体装置３００の一点鎖線Ｘ−Ｘ，Ｙ−Ｙによる断面を表している。以下、図７、図８および図９を参照しながら説明する。
【００３９】
半導体装置３００は、リードフレーム３２０に搭載された半導体素子１１０が封止樹脂１３０で被覆されて、リードフレーム３２０の裏面にヒートシンク１４０が設置されて構成されている。
【００４０】
半導体素子１１０は、第１の実施の形態で説明した半導体素子と同一の構成であるために詳細な説明を省略する。
リードフレーム３２０は、第１の実施の形態で説明したリードフレーム１２０と同様にダイパッド３２０ａおよびリード３２０ｂ，３２０ｃ，３２０ｄにより構成されている。
【００４１】
ダイパッド３２０ａは、半導体素子１１０が搭載される領域である。第３の実施の形態では、ダイパッド３２０ａに絶縁層３２２が形成されている。この絶縁層３２２の上部にゲートパターン３２１を埋没させて、ゲートパターン３２１のはんだ３２３との接触面を露出させている。また、ダイパッド３２０ａにも、図７に示されるように、絶縁層３２２の形成領域の周囲に溝部３２７が形成されており、溝部３２７により絶縁層３２２の形成領域がダイパッド３２０ａから分離されている。また、ダイパッド３２０ａのソース電極１１２との接続面に複数のノッチ３２０ｅが形成されている。ダイパッド３２０ａにノッチ３２０ｅを形成することで、ダイパッド３２０ａと絶縁層３２２とを合わせた高さと、ダイパッド３２０ａとノッチ３２０ｅとを合わせた高さとを略等しくすることができる。このため、半導体素子１１０を接続する際のはんだ３２３，３２４の厚さも略均等にできて、放熱性が均一化され、熱応力のストレスも均一化されて、熱による半導体装置３００の歪みが抑制されて信頼性が向上する。なお、第３の実施の形態では、ゲートパターン３２１をはんだ３２３との接触面が露出して埋没させた絶縁層３２２の場合を例に挙げたが、第１の実施の形態のように絶縁層およびゲートパターンを順に形成したダイパッドにノッチ３２０ｅを形成するようにしても構わない。
【００４２】
リード３２０ｂは、ダイパッド３２０ａの辺の中心部と接続して、ダイパッド３２０ａを支持している。
リード３２０ｃ，３２０ｄは、ワイヤ３２５，３２６のそれぞれを介して、ゲートパターン３２１の領域３２１ｂおよび半導体素子１１０のドレイン電極１１３に電気的にそれぞれ接続される。
【００４３】
なお、上記のリードも、リード３２０ｂを中央に配置させており、例えば、図７に示されるように、左から、リード３２０ｃ，３２０ｂ，３２０ｄの順序で配置させている。
このようなリードフレーム３２０に対して、半導体素子１１０のゲート電極１１１をはんだ３２３を介してゲートパターン３２１の領域３２１ａと接続させ、半導体素子１１０のソース電極１１２を、ノッチ３２０ｅに塗布したはんだ３２４を介して絶縁層３２２の形成領域以外と面接続させる。さらに、ゲートパターン３２１の領域３２１ｂを、ワイヤ３２５を用いてリード３２０ｃと電気的に接続させ、半導体素子１１０のドレイン電極１１３を、ワイヤ３２６を用いてリード３２０ｄと電気的に接続させる。
【００４４】
封止樹脂１３０は、第１の実施の形態と同様に、半導体素子１１０と、ワイヤ３２５，３２６とを封止している。なお、この際には、リード３２０ｂ，３２０ｃ，３２０ｄの一部が封止樹脂１３０により被覆されている。
【００４５】
ヒートシンク１４０は、第１の実施の形態と同様に、ベース１４０ａに対して複数のフィン１４０ｂが形成されることで構成され、リードフレーム３２０の裏面に設置されている。
【００４６】
上記のような半導体装置３００は、第１の実施の形態と同様に、ノイズを発生させることなく放熱板を設置することができる。また、ゲート電極１１１へのワイヤ３２５と、ドレイン電極１１３へのワイヤ３２６との短絡も防止できる。
【００４７】
また、半導体装置３００でも、第２の実施の形態と同様に、ソース電極１１２を面接続するはんだ３２４の量は、ゲート電極１１１を接続するはんだ３２３よりも非常に多い。そこで、第３の実施の形態では、溝部３２７をそれぞれ形成することにより、溶融したはんだ３２３，３２４の広がりが抑制されて、ゲート電極１１１とソース電極１１２との短絡が防止される。
【図面の簡単な説明】
【００４８】
【図１】第１の実施の形態に係る半導体装置の平面図である。
【図２】第１の実施の形態に係る半導体装置の断面図（その１）である。
【図３】第１の実施の形態に係る半導体装置の断面図（その２）である。
【図４】第２の実施の形態に係る半導体装置の平面図である。
【図５】第２の実施の形態に係る半導体装置の断面図（その１）である。
【図６】第２の実施の形態に係る半導体装置の断面図（その２）である。
【図７】第３の実施の形態に係る半導体装置の平面図である。
【図８】第３の実施の形態に係る半導体装置の断面図（その１）である。
【図９】第３の実施の形態に係る半導体装置の断面図（その２）である。
【符号の説明】
【００４９】
１００  半導体装置
１１０  半導体素子
１１１  ゲート電極
１１２  ソース電極
１１３  ドレイン電極
１２０  リードフレーム
１２０ａ  ダイパッド
１２０ｂ，１２０ｃ，１２０ｄ  リード
１２１  ゲートパターン
１２２  絶縁層
１２５，１２６  ワイヤ
１３０  封止樹脂
【図１】
2010027878.tif 000003
【図２】
2010027878.tif 000004
【図３】
2010027878.tif 000005
【図４】
2010027878.tif 000006
【図５】
2010027878.tif 000007
【図６】
2010027878.tif 000008
【図７】
2010027878.tif 000009
【図８】
2010027878.tif 000010
【図９】
2010027878.tif 000011