(57)【要約】      （修正有）【課題】コンタクトホールを、タングステンにより、前記構造の還元を抑制しながら充填する電子装置の製造方法の提供。【解決手段】上部電極１２Ｃを露出するコンタクトホール１４Ａを形成する工程と、コンタクトホールの底面および側壁面を導電性バリア膜１５で覆う工程と、シランガスを第１のキャリアガスとともに供給し、導電性バリア膜をシランガスに曝露する初期化工程と、タングステンの原料ガスをシランガスおよび第２のキャリアガスとともに供給し、コンタクトホールの底面および側壁面にタングステン膜を堆積させる工程と、タングステンの原料ガスを水素ガスとともに供給し、タングステン膜上にさらにタングステン膜を堆積し、前記コンタクトホールを少なくとも部分的に充填するタングステン充填工程とを含み、第１および第２のキャリアガスの各々は不活性ガスよりなり、水素ガスを含まないか、水素ガスをシランガス流量の二倍以下の流量で含む。【選択図】図１Ｂ
2010278074.tif 000002
【特許請求の範囲】
【請求項１】
導電性金属酸化物よりなる上部電極を有し情報を記憶する機能素子と、
前記機能素子を覆う層間絶縁膜と、
前記層間絶縁膜中に形成され、側壁面で画成され底部において前記上部電極を露出するコンタクトホールと、
前記コンタクトホールの前記底部および側壁面を覆う導電性バリア膜と、
前記導電性バリア膜上に形成され、前記コンタクトホールを少なくとも部分的に充填するタングステン膜と、を備え、
前記タングステン膜と前記導電性バリア膜との界面には、シリコン原子が濃集した層が形成されていることを特徴とする電子装置。
【請求項２】
前記シリコン原子が濃集した層は、１原子層以上で０．３ｎｍ以下の厚さを有することを特徴とする請求項１記載の電子装置。
【請求項３】
前記上部電極は、酸化イリジウム、酸化ルテニウム、酸化ストロンチウムルテニウム、チタン酸ストロンチウムのいずれかであることを特徴とする請求項１または２記載の電子装置。
【請求項４】
導電性酸化物よりなる上部電極を有し情報を記憶する機能素子を層間絶縁膜で覆う工程と、
前記層間絶縁膜中に、側壁面で画成され前記上部電極を底面において露出するコンタクトホールを形成する工程と、
前記コンタクトホールの底面および側壁面を導電性バリア膜で覆う工程と、
シランガスを第１のキャリアガスとともに供給し、前記コンタクトホールの底面および側壁面を覆う前記導電性バリア膜をシランガスに曝露する初期化工程と、
前記初期化工程の後、タングステンの原料ガスをシランガスおよび第２のキャリアガスとともに供給し、前記コンタクトホールの底面および側壁面にタングステン膜を堆積させる初期タングステン堆積工程と、
前記初期タングステン堆積工程の後、タングステンの原料ガスを水素ガスとともに供給し、前記タングステン膜上にさらにタングステン膜を堆積し、前記コンタクトホールを少なくとも部分的に充填するタングステン充填工程と、を含み、
前記第１および第２のキャリアガスの各々は不活性ガスよりなり、水素ガスを含まないか、水素ガスをシランガス流量の二倍以下の流量で含むことを特徴とする電子装置の製造方法。
【請求項５】
前記初期化工程は、５３秒間以上継続されることを特徴とする請求項４記載の電子装置の製造方法。
【請求項６】
前記初期化工程は、１００秒間以上継続されることを特徴とする請求項４記載の電子装置の製造方法。
【請求項７】
前記初期化工程は、前記コンタクトホールの底面および側壁面に、シリコン原子の濃集層を、１原子層以上、０．３ｎｍ以下の厚さで形成することを特徴とする請求項４〜６のうち、いずれか一項記載の電子装置の製造方法。
【請求項８】
前記タングステン充填工程は、前記水素ガスを第１の流量で供給する第１の段階と、前記第１の段階に引き続いて実行され、前記水素ガスを、前記第１の流量よりも少ない第２の流量で供給する第２の段階とを含み、前記第２の段階では前記タングステン原料ガスの流量が、前記第１の段階におけるよりも増加されることを特徴とする請求項４〜７のうち、いずれか一項記載の電子装置の製造方法。
【請求項９】
前記初期化工程は、さらに前記シランガスの流量を、前記一定量まで時間とともに増加させる工程を含むことを特徴とする請求項４〜８のうち、いずれか一項記載の電子装置の製造方法。
【請求項１０】
前記導電性酸化物は、酸化ルテニウム、酸化イリジウム、ストロンチウムルテニウム酸化物、チタン酸ストロンチウムを含むことを特徴とする請求項４〜９のうち、いずれか一項記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に電子装置に係り、特に導電性酸化膜など、還元されやすい構造を有する電子装置の製造方法に関する。
【背景技術】
【０００２】
デジタル技術の進展に伴い、近年では大容量データに対する高速処理の必要がかつてないほど高まっており、これに伴い、新たなメモリ素子が提案されている。
【０００３】
例えばＤＲＡＭは従来から高速半導体メモリとして広く使われているが、微細化に伴うキャパシタ面積の減少を補償すべく、従来のシリコン酸化膜やシリコン窒化膜のかわりに高誘電体や強誘電体をなす金属酸化物をメモリキャパシタに使う試みがなされている。
【０００４】
さらに近年では、キャパシタ絶縁膜として強誘電体膜を使った強誘電体キャパシタを有し、不揮発動作する高速半導体メモリ、すなわちＦｅＲＡＭが実用化されている。ＦｅＲＡＭは電圧駆動型の素子であり、情報の記憶を強誘電体膜のヒステリシス特性を利用して実現しており、フラッシュメモリのようにフローティングゲートに電荷注入をする必要がなく、低消費電力で高速に動作する。
【０００５】
従来、ＦｅＲＡＭの強誘電体膜としては、ゾルゲル法やスパッタ法、あるいは有機金属気相成長法（ＭＯＣＶＤ法）により形成されたチタン酸ジルコン酸鉛（ＰＺＴ）などのペロブスカイト型の金属酸化膜や、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ；Ｙ１）、ＳｒＢｉ２（Ｎａ，Ｎｂ）２Ｏ９（ＳＢＴＮ；ＹＺ）、Ｂｉ４Ｔｉ３Ｏ９、（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２、ＢｉＦｅＯ３等の、Ｂｉ層状構造化合物の使用が知られている。
【０００６】
さらに今日では磁性トンネル接合（ＭＴＪ）を情報記憶に使う磁気ランダムアクセスメモリ（ＭＲＡＭ）について研究が進められている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許３６６１８５０
【特許文献２】特開平０３−００３３３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
強誘電体膜を有する半導体装置では、強誘電体膜を構成する金属酸化膜が水素により容易に還元されてしまい、所期のヒステリシス特性を失ってしまう問題が生じるため、強誘電体膜の成膜後における上部電極の形成には、格別の注意が必要である。強誘電体キャパシタの形成後には酸素雰囲気中で熱処理を行い、強誘電体膜中における酸素欠損を回復させることが不可欠であるが、例えば上部電極として酸化雰囲気中で安定な白金（Ｐｔ）などの貴金属を使うと、その後のプロセスで、強誘電体キャパシタを層間絶縁膜で埋め込んだり、配線を形成したりする際に使われる水素が、白金などの貴金属の触媒作用により活性化してしまい、強誘電体膜が還元されてしまうおそれがある。
【０００９】
このため従来、強誘電体キャパシタの上部電極には、このような触媒作用を生じず、また酸化雰囲気中の処理に対して安定な酸化イリジウム（ＩｒＯ２）や酸化ルテニウム（ＲｕＯ2）などの導電性酸化物が使われている。その際、水素雰囲気の侵入を遮断すると同時にＰＺＴなどの強誘電体膜と上部電極との間の界面特性を向上させるため特許文献１には、前記上部電極を二層構造とし、下層部に酸素欠損を含む非化学量論組成ＩｒＯｘ（ｘ＜２）を有する酸化イリジウム膜を使い、上層部により酸化度が高く化学量論組成ＩｒＯ２に近い、あるいは化学量論組成を有する酸化イリジウム膜を使うことが提案されている。しかし、酸化イリジウムなどの導電性酸化膜も、水素雰囲気に曝露されると容易に還元されてしまい、所望の酸化度の制御が困難になってしまう。
【００１０】
このように、強誘電体キャパシタを有する半導体装置では、強誘電体キャパシタの形成後、強誘電体キャパシタを構成する強誘電体膜や上部電極を構成する導電性酸化膜を水素雰囲気に曝露しないことが重要である。
【００１１】
ところで近年では、このような強誘電体キャパシタを有するＦｅＲＡＭにおいても微細化に対する厳しい要求が課せられており、強誘電体キャパシタの上部電極に対応して層間絶縁膜中に形成されるコンタクトホールの径を縮小し、前記コンタクトホールのアスペクト比（縦横比あるいはｂ／ａ比）を増大させる必要が生じている。
【００１２】
従来このような微細なコンタクトホールは、ＣＶＤプロセスにより形成されるタングステン（Ｗ）プラグで充填されるのが一般的である。その際、タングステンのＣＶＤプロセスでは、良好なステップカバレッジを実現すべく、タングステンの原料ガスを水素で還元するのが一般的であるが、水素を使うと、上部電極を構成する導電性酸化物や強誘電体膜が水素により還元されてしまい、強誘電体キャパシタの電気特性が、タングステンプラグ形成の際に、大きく劣化してしまう問題が生じる。この問題を回避すべく、特許文献２では、六フッ化タングステン（ＷＦ６）よりなる原料ガスをシラン（ＳｉＨ４）ガスにより還元することでタングステンプラグを形成する技術を記載している。
【００１３】
しかしながら、ＷＦ６原料ガスを水素ガスで還元した場合には、タングステンの堆積は主としてコンタクトホールの界面において生じ、従って比較的優れたステップカバレッジが得られるのに対し、ＷＦ６原料ガスをシランガスで還元した場合には、還元反応は気相反応となりやすく、その結果、タングステンの粒子が形成されてしまい、これがコンタクトホールに入り込んで不良の原因になるなどの問題を生じやすい。またコンタクトホールに到達したＷＦ6原料分子は、コンタクトホール表面の不均一な部分から優先的に分解し、タングステンの析出を生じるため、コンタクトホール開口部にタングステンの庇が形成されやすく、ステップカバレッジが悪くなり、上記の粒子発生の問題に加え、コンタクトホールのタングステンによる埋込が不良となりやすい問題点をも有している。
【課題を解決するための手段】
【００１４】
一の側面によれば電子装置は、導電性金属酸化物よりなる上部電極を有し情報を記憶する機能素子と、前記機能素子を覆う層間絶縁膜と、前記層間絶縁膜中に形成され、側壁面で画成され底部において前記上部電極を露出するコンタクトホールと、前記コンタクトホールの前記底部および側壁面を覆う導電性バリア膜と、前記導電性バリア膜上に形成され、前記コンタクトホールを少なくとも部分的に充填するタングステン膜と、を備え、前記タングステン膜と前記導電性バリア膜との界面には、シリコン原子が濃集した層が形成されていることを特徴とする。
【００１５】
他の側面によれば電子装置の製造方法は、導電性酸化物よりなる上部電極を有し情報を記憶する機能素子を層間絶縁膜で覆う工程と、前記層間絶縁膜中に、側壁面で画成され前記上部電極を底面において露出するコンタクトホールを形成する工程と、前記コンタクトホールの底面および側壁面を導電性バリア膜で覆う工程と、シランガスを第１のキャリアガスとともに供給し、前記コンタクトホールの底面および側壁面を覆う前記導電性バリア膜をシランガスに曝露する初期化工程と、前記初期化工程の後、タングステンの原料ガスをシランガスおよび第２のキャリアガスとともに供給し、前記コンタクトホールの底面および側壁面にタングステン膜を堆積させる初期タングステン堆積工程と、前記初期タングステン堆積工程の後、タングステンの原料ガスを水素ガスとともに供給し、前記タングステン膜上にさらにタングステン膜を堆積し、前記コンタクトホールを少なくとも部分的に充填するタングステン充填工程と、を含み、前記第１および第２のキャリアガスの各々は不活性ガスよりなり、水素ガスを含まないか、水素ガスをシランガス流量の二倍以下の流量で含むことを特徴とする。
【発明の効果】
【００１６】
本発明の実施形態によれば、導電性酸化物よりなる上部電極を露出するコンタクトホールをタングステンで充填する際に、タングステン成膜の直前にコンタクトホールの側壁面および底面をシランガスに曝露する初期化を行うことにより、前記コンタクトホールの側壁面および底面を少なくとも１原子層のシリコン原子で覆うことができ、その上に形成されるタングステン膜のステップカバレッジを向上させることができる。また前記初期化工程を、水素を含まない、あるいは含んでもシランガス流量の二倍以下のわずかな流量しか含まない雰囲気中において実行することにより、前記上部電極を構成する導電性酸化物、あるいはその下に形成されている強誘電体膜の還元を抑制することが可能となる。特に前記初期化工程の後、タングステンの原料ガスをシランガスで還元する初期タングステン堆積工程を設けることにより、前記コンタクトホールの側壁面および底面を、水素を使うことなく、あるいは水素流量を最小限に抑制しながら、タングステン膜により覆うことができ、その後で水素還元を使ったタングステン充填工程を行っても、雰囲気中の水素が上部電極に到達して導電性酸化物を還元する問題は生じない。一般にタングステンの原料をシランガスで還元して形成されるタングステン膜はステップカバレッジに劣ることが多いが、本発明の実施形態では、先に初期化工程によりコンタクトホールの側壁面および底面をシリコン原子により覆っているため、前記初期タングステン堆積工程においてタングステン膜を優れたステップカバレッジで形成することができる。
【図面の簡単な説明】
【００１７】
【図１Ａ】第１の実施形態によるタングステンプラグの形成方法を説明する図（その１）である。
【図１Ｂ】第１の実施形態によるタングステンプラグの形成方法を説明する図（その２）である。
【図１Ｃ】第１の実施形態によるタングステンプラグの形成方法を説明する図（その３）である。
【図１Ｄ】第１の実施形態によるタングステンプラグの形成方法を説明する図（その４）である。
【図１Ｅ】第１の実施形態によるタングステンプラグの形成方法を説明する図（その５）である。
【図２】シランによる初期化継続時間と初期タングステン層のステップカバレッジの関係を示す図である。
【図３】第１の実施形態で使われるレシピの例を示す図である。
【図４】図３の一変形例によるレシピを示す図である。
【図５Ａ】第２の実施形態によるＦｅＲＡＭの製造工程を示す図（その１）である。
【図５Ｂ】第２の実施形態によるＦｅＲＡＭの製造工程を示す図（その２）である。
【図５Ｃ】第２の実施形態によるＦｅＲＡＭの製造工程を示す図（その３）である。
【図５Ｄ】第２の実施形態によるＦｅＲＡＭの製造工程を示す図（その４）である。
【図５Ｅ】第２の実施形態によるＦｅＲＡＭの製造工程を示す図（その５）である。
【図５Ｆ】第２の実施形態によるＦｅＲＡＭの製造工程を示す図（その６）である。
【図５Ｇ】第２の実施形態によるＦｅＲＡＭの製造工程を示す図（その７）である。
【図５Ｈ】第２の実施形態によるＦｅＲＡＭの製造工程を示す図（その８）である。
【図５Ｉ】第２の実施形態によるＦｅＲＡＭの製造工程を示す図（その９）である。
【図５Ｊ】第２の実施形態によるＦｅＲＡＭの製造工程を示す図（その１０）である。
【図５Ｋ】第２の実施形態によるＦｅＲＡＭの製造工程を示す図（その１１）である。
【図６】二層構造のバリアメタルの例を示す図である。
【図７Ａ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その１）である。
【図７Ｂ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その２）である。
【図７Ｃ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その３）である。
【図７Ｄ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その４）である。
【図７Ｅ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その５）である。
【図７Ｆ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その６）である。
【図７Ｇ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その７）である。
【図７Ｈ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その８）である。
【図７Ｉ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その９）である。
【図７Ｊ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その１０）である。
【図７Ｋ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その１１）である。
【図７Ｌ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その１２）である。
【図７Ｍ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その１３）である。
【図７Ｎ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その１４）である。
【図７Ｏ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その１５）である。
【図７Ｐ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その１６）である。
【図７Ｑ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その１７）である。
【図７Ｒ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その１８）である。
【図７Ｓ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その１９）である。
【図７Ｔ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その２０）である。
【図７Ｕ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その２１）である。
【図７Ｖ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その２２）である。
【図７Ｗ】第２の実施形態によるＭＲＡＭの製造工程を示す図（その２３）である。
【図８】ＭＲＡＭ素子の層構造を示す図である。
【発明を実施するための形態】
【００１８】
［第１の実施形態］
図１Ａ〜図１Ｄは、第１の実施形態によるタングステンプラグの形成方法を説明する図である。
【００１９】
図１Ａを参照するに、例えば熱酸化膜やＣＶＤ酸化膜などよりなる絶縁膜１１上には、白金（Ｐｔ）などよりなる下部電極１２Ａと、チタン酸ジルコン酸鉛（ＰＺＴ）などよりなる強誘電体膜１２Ｂと、酸化イリジウム（ＩｒＯｘ）などの導電性酸化物よりなる上部電極１２Ｃを順次積層したキャパシタ構造１２が形成されており、酸化アルミニウム（Ａｌ2Ｏ3）などよりなる水素バリア膜１３により覆われている。前記強誘電体膜１２Ｂは典型的にはスパッタ法により形成されるが、ゾルゲル法や有機金属気相成長法（ＭＯＣＶＤ法）により形成することもできる。前記下部電極１２Ａおよび上部電極１２Ｃは、一般にスパッタ法により形成される。また前記水素バリア膜１３は、ＭＯＣＶＤ法により形成することができる。
【００２０】
さらに前記キャパシタ構造１２は、ＴＥＯＳ酸化膜などの水含有量の少ない層間絶縁膜１４により覆われており、前記層間絶縁膜１４中には前記キャパシタ構造１２の上部電極１２Ｃを露出するコンタクトホール１４Ａが形成されている。
【００２１】
さらに図１Ａの状態では、前記層間絶縁膜１４上に、前記コンタクトホール１４Ａの側壁面および底面を覆って、例えばＴｉＮやＴａＮなどの典型的には導電性窒化物よりなる導電性バリア膜、すなわちいわゆるバリアメタル膜１５が、スパッタ法により形成されている。
【００２２】
図１Ａの構造は、さらにアルゴン（Ａｒ）ガスなどの不活性キャリアガスにより搬送されるシラン（ＳｉＨ4）ガスに曝露され、その結果、図１Ｂに示すように、前記バリアメタル膜１５の表面にはシリコン（Ｓｉ）原子が吸着して、シリコン濃集層１６が形成される。以下、図１Ａのような、コンタクトホール表面のシランガスへの曝露工程を、初期化工程と称することにする。例えば前記シランガスは１０ｓｃｃｍ〜３０ｓｃｃｍの流量、好ましくは１８ｓｃｃｍの流量で、流量が５００ｓｃｃｍ〜１０００ｓｃｃｍ、好ましくは２７００ｓｃｃｍの流量のアルゴンキャリアガスおよび流量が１００ｓｃｃｍ〜１０００ｓｃｃｍ、６００ｓｃｃｍの窒素ガスとともに供給され、前記初期化工程は、典型的には１Ｔｏｒｒ(１３３Ｐａ)〜８０Ｔｏｒｒ(１０．６ｋＰａ)の圧力下、好ましくは２．７ｋＰａの圧力下、３００℃〜４７０℃、好ましくは４１０℃の基板温度において２秒間以上、好ましくは５３秒間以上、より好ましくは１００秒間以上実行される。ただし半導体装置製造のスループットが低下するため、前記初期化工程は２００秒間を超えないのが好ましい。
【００２３】
このようにして形成されるシリコン濃集層１６の厚さは、図１Ａの初期化工程の時間を延長すれば増大するが、一般に１原子層以上で１ｎｍ以下の範囲の値をとる。このようにしてバリアメタル膜１５の表面に付着したシリコン原子は前記バリアメタル膜１５の表面を移動し、成長線など、欠陥が存在する部分に優先的に捕獲される。例えば図１Ａの初期化工程を、２．７ｋＰａの圧力下、４１０℃の基板温度において、前記シランガスを１８ｓｃｃｍの流量で、流量が４００ｓｃｃｍのアルゴンガスとともに５３秒間供給した場合、前記シリコン濃集層１６は０．３ｎｍ程度の厚さを有する。
【００２４】
図１Ａの初期化工程では、シランガスの供給の際、キャリアガスとして水素ガスを使っておらず、このため水素が前記キャパシタ積層構造１２に、バリアメタル膜１５の成長線など、欠陥を介して侵入するおそれはない。１モルのシランガスの分解により２モルの水素ガスが生成するが、シランガスの流量が上記のようにわずかであるため、水素ガスによる上部電極１２Ｃあるいは強誘電体膜１２Ｂの還元は最小限に抑制され、キャパシタ１２の電気特性には実質的な劣化が生じることがない。
【００２５】
なお前記初期化工程で形成されるシリコン濃集層１６は、必ずしも連続したシリコン膜である必要はなく、バリアメタル膜１５の欠陥部に濃集したシリコン原子よりなる不連続膜であってもよい。
【００２６】
次に図１Ｃに示すように前記図１Ｂの構造上にタングステンの原料ガスとして六フッ化タングステン（ＷＦ6）を、また還元剤としてシランガスを、アルゴンなど不活性ガスよりなるキャリアガスとともに供給し、前記バリアメタル膜１５上に初期のタングステン膜１７が、例えば１０ｎｍ〜３０ｎｍの膜厚に形成される。例えば図１Ｃの工程は、１３３Ｐａ〜１０．６ｋＰａ、好ましくは２．７ｋＰａの圧力下、３００℃〜４７０℃、好ましくは４１０℃の基板温度において、前記ＷＦ6ガスを５ｓｃｃｍ〜３０ｓｃｃｍ、好ましくは１５ｓｃｃｍの流量で、またシランガスを１ｓｃｃｍ〜１０ｓｃｃｍの流量、好ましくは４ｓｃｃｍの流量で、流量が５００ｓｃｃｍ〜１０００ｓｃｃｍ、好ましくは８００ｓｃｃｍのアルゴンキャリアガスおよび流量が１００ｓｃｃｍ〜１０００ｓｃｃｍ、好ましくは６００ｓｃｃｍの窒素ガスとともに、例えば３０秒間供給することで実行される。一般にＷＦ6のシラン還元反応は気相反応となりやすく、粒子が発生して初期タングステン膜１７の膜質が劣化し易いが、本実施形態では先に図１Ｂに示すように初期化工程において前記バリアメタル膜１５上にシリコン濃集層１６が形成されているため、タングステンの堆積は優先的にバリアメタル膜１５上において発生し、初期タングステン膜１７の膜質の劣化は最小限に抑制される。また図１Ｃの工程ではタングステン原料の還元に水素を使わないため、水素による上部電極１２Ｃや強誘電体膜１２Ｂの還元は最小限に止められる。
【００２７】
図１Ｃの工程の後、図１Ｄに示すように前記図１Ｃの構造上にタングステンの原料ガスとして六フッ化タングステン（ＷＦ6）を、また還元剤として水素ガスを供給し、前記バリアメタル膜１５上にタングステン埋込層１８が、前記コンタクトホール１４Ａを充填するように形成される。
【００２８】
例えば図１Ｄの工程は、１３３Ｐａ〜１０．６Ｐａ、好ましくは２．７ｋＰａの圧力下、３００℃〜４７０℃、好ましくは４１０℃の基板温度において、前記ＷＦ6ガスを３０ｓｃｃｍ〜２００ｓｃｃｍ、好ましくは９０ｓｃｃｍの流量で、また水素ガスを５００ｓｃｃｍ〜２０００ｓｃｃｍ、好ましくは７５０ｓｃｃｍの流量で、流量が５００ｓｃｃｍ〜１０００ｓｃｃｍ、好ましくは９００ｓｃｃｍのアルゴンキャリアガスおよび流量が１００ｓｃｃｍ〜１０００ｓｃｃｍ、好ましくは１００ｓｃｃｍの窒素キャリアガスを供給することで実行される。
【００２９】
なお図１Ｄでは、前記タングステン埋込層１８は前記初期タングステン膜１７を含むように図示している。
【００３０】
一般にＷＦ6の水素還元反応は固相／気相界面において選択的に生じるため、前記タングステン膜１８は前記初期タングステン膜１７上に順次堆積して前記コンタクトホール１４Ａを優れたステップカバレッジで充填する。図１Ｄの工程ではこのようにタングステン原料の還元を水素により行っているが、前記コンタクトホール１４Ａの側壁面および底面は、図１Ｃに示すように初期タングステン膜１７により優れたステップカバレッジで覆われているため、水素が侵入して上部電極１２Ｃや強誘電体膜１２Ｂを還元してしまう問題は生じない。
【００３１】
さらに前記図１Ｄの構造に対して化学機械研磨（ＣＭＰ）を行い、前記層間絶縁膜１４上のタングステン膜１８およびバリアメタル膜１５を除去し、前記コンタクトホール１４Ａを充填するタングステンビアプラグ１７Ａを得る。なお図１Ｅの状態になっても、前記シリコン濃集層１６は、前記バリアメタル膜１６とタングステンプラグ１８Ａの界面に残留しているのが、ＥＰＭＡ観察などで確認されている。
【００３２】
図２は、前記図１Ａの初期化工程の継続時間と、前記コンタクトホール１４Ａに形成された前記初期タングステン層１７のステップカバレッジｂ／ａの関係を示す図である。ただしステップカバレッジｂ／ａは図２中に定義した通り、ビアホール１４Ａの側壁面を覆う初期タングステン膜１７の膜厚ｂを、平坦面に堆積した初期タングステン膜１７の膜厚ａで割った量である。
【００３３】
図２を参照するに、前記初期化工程の時間が増大するにつれて、ステップカバレッジｂ／ａが０に近い値から１に漸近するのがわかる。
【００３４】
図３は、前記図１Ａ〜図１Ｄの工程で使われるレシピの例を示す。
【００３５】
図３を参照するに、前記図１Ａの構造を有する被処理基板が処理装置に装填されるとアルゴンガスおよび窒素ガスの供給が開始され、前記処理装置内の圧力は時間とともに増加し、２秒後には所定の圧力、例えば２．７ｋＰａ（２０Ｔｏｒｒ）の圧力に到達する。前記処理装置内の圧力は、以後この所定値に維持される。
【００３６】
さらに前記処理装置内の圧力が前記所定値に到達すると、シランガスの供給が１０ｓｃｃｍの流量で開始され、これにより、図１Ａの初期化工程が開始される。さらに前記昇圧開始から１２秒間経過後には、アルゴンキャリアガスの流量が４００ｓｃｃｍに減らされると同時に、シランガスの流量が１８ｓｃｃｍまで増大され、前記初期化工程が実行される。図示の例では、前記初期化工程の正味の時間は５３秒間になっているが、先にも説明したように、本発明では初期化工程は５３秒間に限定されるものではなく、１００秒間あるいはそれ以上継続することが可能である。
【００３７】
前記初期化工程の後、前記アルゴンキャリアガスの流量が８００ｓｃｃｍに増加され、窒素キャリアガスの流量が１００ｓｃｃｍに低減され、また前記シランガスの流量が４ｓｃｃｍに低減されると同時に、タングステン原料であるＷＦ6ガスの供給が１５ｓｃｃｍの流量で開始される。これにより図１Ｃの初期タングステン層１７の形成工程が開始される。図示のレシピでは、前記図１Ｃの工程は、３０秒間継続される。
【００３８】
さらに前記初期タングステン層の形成工程の後、前記図１Ｄのタングステン充填工程が、ＷＦ6の流量を９０ｓｃｃｍに増加させ、水素ガスの供給を、７５０ｓｃｃｍの流量で開始することにより、開始される。図示の例では、前記タングステン充填工程は、１００秒間継続される。
【００３９】
なお、一般にタングステン膜の成膜の際は、はじめに核形成のため、タングステン原料ガスを多量に流す核付け工程が行われることが多いが、本実施形態においても、図３のレシピの代わりに、図４に示すように、前記図１Cの初期タングステン膜成膜工程と図１Dのタングステン膜充填工程の間に、核付け工程を設けたレシピを使うことも可能である。
【００４０】
本実施形態によるタングステンコンタクトプラグの形成方法は、水素還元により特性を失いやすい金属酸化物膜を有する電子装置一般に適用可能であり、このような電子装置には、以下に説明する強誘電体メモリ（ＦｅＲＡＭ）や、磁気ランダムアクセスメモリ（ＭＲＡＭ）が含まれる。
【００４１】
本実施形態の図１Ａあるいは図１Ｃの工程において、先にも述べたように、1モルのシランガスの解離により２モルの水素ガスが放出されるが、このことから、図１Ａあるいは図１Ｃの工程において使われる雰囲気は、水素ガスを含まないことが好ましいものの、少量の、典型的にはシランガス流量の２倍程度の流量の水素ガスは含んでいてもよいと考えられる。
【００４２】
本実施形態では、図１Ｃの工程においてシランを還元剤として初期タングステン膜１７の成膜を行なうことで、形成されるタングステンプラグ中のシリコン原子や水素原子が均一に含まれ、図１Ｅの化学機械研磨工程においてタングステン埋込層１８やバリアメタル膜１５を除去したときのタングステンプラグ内における応力の変化を抑制することができる。これに伴い、密着性が劣るコンタクトホール側壁面や角部分への応力を低減することができ、タングステンプラグの剥離やクラックが抑制され、コンタクトプラグに起因する不良を減少させることができる。また、タングステンプラグ中に均一に、シランガスに起因するシリコン原子が分布することで、例えばビアプラグ１８Ａ内部のシームに沿って水素などが侵入しても、前記初期タングステン膜１７の部分、あるいは前記シリコン濃集層１６に対応して残留しているシリコン原子により捕獲され、酸化イリジウムなどの導電性酸化物よりなる強誘電体キャパシタの上部電極や、強誘電体膜の還元を、効果的に抑制することができる。
【００４３】
なお、図１Ｃの工程において初期タングステン膜１７をシラン還元により形成する場合に懸念されるのは、このようにして形成される初期タングステン膜１７のステップカバレッジであるが、本実施形態では前記バリアメタル膜１５の表面にシリコン原子層１６が形成されているため、このようなシリコン原子を核にして、初期タングステン膜１７を優れたステップカバレッジで形成することができる。
【００４４】
それでもアスペクト比の大きな、例えばアスペクト比が１０以上のコンタクトホールでは前記初期タングステン膜１７のステップカバレッジが劣化する懸念があるが、このような場合には、前記初期タングステン膜１７を一度に成膜せず、薄く成膜しては化学機械研磨あるいはエッチバックで削り、再度シラン還元により成膜するプロセスを繰り返すことにより、前記初期タングステン膜１７を所望の良好なステップカバレッジで形成することが可能となる。
【００４５】
本実施形態では、前記酸化イリジウム膜１２Ｃの代わりに、酸化ルテニウム膜、ストロンチウムルテニウム酸化膜、チタン酸ストロンチウム膜などを使うことも可能である。
【００４６】
［第２の実施形態］
以下、図５Ａ〜図５Ｔを参照しながら、本発明の第２の実施形態による強誘電体メモリ（ＦｅＲＡＭ）の製造工程を説明する。
【００４７】
最初に図５Ａを参照するに、ｎ型またはｐ型のシリコン（半導体）基板表面には、トランジスタの活性領域２１Ａを画定するＳＴＩ（シャロートレンチアイソレーション）構造の素子分離構造２１Ｉが形成されている。ただし本実施形態において素子分離構造は、前記ＳＴＩ構造に限られず、ＬＯＣＯＳ（Local Oxidation of Silicon)法で形成されたものであってもよい。
【００４８】
前記シリコン基板２１の活性領域２１Ａには、p型不純物によりpウェル２１ＰＷが形成されており、さらにその表面には、熱酸化により、ゲート絶縁膜となる熱酸化膜が形成されている。
【００４９】
さらに前記シリコン基板２１上には、非晶質又は多結晶のシリコン膜のパターニングにより、ゲート電極２３ＧＡ，３ＧＢが形成されており、前記ゲート電極２３ＧＡ，２３ＧＢの下には、前記熱酸化膜のパターニングにより、ゲート絶縁膜２２Ｇ，２２Ｂがそれぞれ形成されている。前記ゲート電極２３ＧＡ，２３ＧＢは、前記ｐ型ウェル２１ＰＷ上において間隔をもって平行に配置されており、それぞれワード線の一部を構成する。前記活性領域２１Ａにおいては前記ｐ型ウェル２１Ａ中、前記ゲート電極２３ＧＡおよび２３ＧＢの直下に、それぞれのチャネル領域が形成される。
【００５０】
さらに前記シリコン基板２１中、前記ゲート電極２１ＧＡに隣接して、前記ゲート電極２３ＧＡ，２３ＧＢをマスクとしたn型不純物元素のイオン注入により、ｎ型のソースエクステンション領域２１ａおよびｎ型のドレインエクステンション領域２１ｂが形成されている。また同時に前記シリコン基板２１中、前記ゲート電極２１ＧＢに隣接してｎ型のソースエクステンション領域２１ｃおよびｎ型のドレインエクステンション領域２１ｄが形成されている。ここでドレインエクステンション領域２１ｂとソースエクステンション領域２１ｃとは実際には同一の不純物拡散領域より構成される。
【００５１】
前記ゲート電極２３ＧＡの側壁面には、前記シリコン基板２１の上側全面に絶縁膜を堆積し、これを引き続きエッチバックすることにより絶縁性サイドウォール２３ＷＡが形成されており、前記ゲート電極２３ＧＢの側壁面にも、同様な絶縁性サイドウォールＷＢが形成されている。このような絶縁性サイドウォールは、例えばＣＶＤ法により酸化シリコン膜により形成することができる。
【００５２】
前記シリコン基板２１中、前記ゲート電極２３ＧＡの前記サイド得ウォール２３ＷＡよりも外側の部分には、前記絶縁性サイドウォール２３ＷＡおよびゲート電極２３ＧＡ、および前記絶縁性サイドウォール２３ＷＢをマスクに、前記シリコン基板２１にn型不純物を再びイオン注入することにより、ｎ型のソース領域２３ｅおよびｎ型のドレイン領域２３ｆを形成されており、また前記シリコン基板２１中、前記ゲート電極２３ＧＢの前記サイドウォール２３ＷＢよりも外側の部分には、ｎ型のソース領域２３ｇおよびｎ型のドレイン領域２３ｈが同様にして形成されている。ここでも、前記ドレイン領域２１ｆとソース領域２１ｇとは、同一の不純物拡散領域より構成される。
【００５３】
その結果、前記シリコン基板２１の活性領域２１Ａには、ゲート電極２３ＧＡを有する第１のＭＯＳトランジスタＭＯＳＡと、ゲート電極２３ＧＢを有するＭＯＳトランジスタＭＯＳＢとが形成されている。
【００５４】
なお前記ソース領域２１ｅ，ドレイン領域２１ｆ，ソース領域２１ｇおよびドレイン領域２１ｈの露出部表面には、前記シリコン基板２１の全面に、スパッタ法によりコバルト層等の高融点金属層を形成し、この高融点金属層を加熱してシリコンと反応させることにより、高融点金属シリサイド層（図示せず）が形成されている。同様な高融点金属シリサイド層は、ゲート電極２３ＧＡ，２３ＧＢの表層部分にも、それぞれシリサイド層２３ＳＡおよび２３ＳＢとして形成されており、これによりゲート電極２３ＧＡ，２３ＧＢの配線抵抗が低減される。
【００５５】
図５Ａの構造では、前記シリコン基板２１およびゲート電極２３ＧＡ，２３ＧＢを、側壁絶縁膜２３ＷＡ，２３ＷＢも含めて覆って、酸素バリア膜として作用するＳｉＯＮ膜２４が、プラズマＣＶＤ法により、約２００ｎｍの厚さに形成されており、さらに前記酸素バリア２４膜上には、ＴＥＯＳガスを使ったプラズマＣＶＤ法により、酸化シリコン膜よりなる第１の層間絶縁膜２５が形成されている。
【００５６】
前記第１の層間絶縁膜２５の上面はＣＭＰ(化学機械研磨)法による研磨により平坦化されているが、この化学機械研磨の結果、前記第１の層間絶縁膜２５は、前記シリコン基板２１の平坦部上で約７００nmの厚さを有している。
【００５７】
前記第１の層間絶縁膜２５中には、前記酸素バリア膜２４を貫通して、前記トランジスタＭＯＳ１のソース領域２１ｅおよびドレイン領域２１ｆ、従ってトランジスタＭＯＳ２のソース領域２１ｇを露出するコンタクトホールが、例えば０．２５μｍの径で形成されている。同様に、前記第１の層間絶縁膜２５中には、前記酸素バリア膜２４を貫通して、前記トランジスタＭＯＳ２のドレイン領域２１ｈを露出するコンタクトホールが、例えば０．２５μｍの径で形成されている。さらに、このようにして形成されたコンタクトホール中には、前記不純物拡散領域２１ｅ〜２１ｈとそれぞれ電気的にコンタクトするタングステンプラグ２５Ａ〜２５Ｃが、厚さが３０ｎｍのＴｉ膜と厚さが２０ｎｍのＴｉＮ膜を積層した密着膜（グルー膜）２５ａ〜２５ｃをそれぞれ介して、ＣＶＤ法により形成されている。
【００５８】
このようにタングステンプラグ２５Ａ〜２５Ｃが形成された前記第１の層間絶縁膜２５上には、ＳｉＯＮよりなる第１の酸化防止膜２６が、プラズマＣＶＤ法により、例えば１００ｎｍの膜厚に形成されており、前記第１の酸化防止膜２６上には、ＴＥＯＳを原料としたプラズマＣＶＤ法により、シリコン酸化膜よりなる第２の層間絶縁膜２７が、例えば１３０ｎｍの膜厚で形成されている。
【００５９】
前記第２の層間絶縁膜２７上には、各々白金（Ｐｔ）よりなり（１１１）配向した下部電極２８ａと、スパッタ法、ゾルゲル法、ＣＶＤ法などにより形成され（１１１）配向したＰＺＴ膜よりなる第１のキャパシタ絶縁膜２８ｂと、同様に（１１１）配向したＰＺＴ膜よりなる第２のキャパシタ絶縁膜２８ｃと、例えばＩｒＯｘなどの導電性金属酸化物膜よりなり、非化学量論組成（ｘ＜２）を有する第１の上部電極膜２８ｄと、例えばＩｒＯ２などの化学量論組成、あるいは化学量論組成に近い組成を有する第２の上部電極膜２８ｅと、を順次積層した第１の強誘電体キャパシタ２８Ａおよび第２の強誘電体キャパシタ２８Ｂが、それぞれトランジスタＭＯＳＡおよびトランジスタＭＯＳＢに対応して形成されている。
【００６０】
その際、前記強誘電体キャパシタ２８Ａおよび２８Ｂは、前記第２の層間絶縁膜２７上に、厚さが約２０ｎｍの薄い酸化アルミニウム（Ａｌ2Ｏ3）膜２８ｆを介して形成されているが、これにより、前記下部電極２８ａを構成する白金膜２８ａの結晶配向が、所望の（１１１）方向に効果的に規制される。
【００６１】
より詳細に説明すると、前記下部電極２８ａを構成する白金膜は、例えばアルゴン雰囲気中、３５０℃の基板温度および０．２ｋＷのスパッタパワーで約１００ｎｍの厚さに形成されるが、このようにして形成された白金膜は、さらに不活性ガス（たとえばＡｒ）雰囲気中、６５０−７５０℃で６０秒間の急速熱処理を施されており、優れた結晶性および（１１１）配向性を有している。なお前記下部電極２８ａとしては、白金の他にイリジウム（Ｉｒ）や酸化白金（ＰｔＯ）、酸化イリジウム、酸化ストロンチウムルテニウム（ＳｒＲｕＯ3）などの導電性酸化物を使うこともできる。
【００６２】
また前記強誘電体膜２８ｂを構成するＰＺＴ膜は、例えばアルゴンガスの流量を１５００ｓｃｃｍ、酸素ガスの流量を３０ｓｃｃｍに設定したアルゴンと酸素の混合雰囲気中、０．５〜１．０Ｐａの圧力下、室温〜２００℃の基板温度で、０．１ｋＷ〜１ｋＷのスパッタパワーで５０ｎｍ〜１００ｎｍの厚さに形成され、引き続き酸素雰囲気中、５００℃〜８００℃の温度で熱処理され、結晶化および酸素欠損の補償がなされることで、所望の（１１１）配向と優れた電気特性を有している。
【００６３】
一方前記強誘電体膜２８ｃを構成するＰＺＴ膜は、例えばアルゴンガスの流量を１５００ｓｃｃｍ、酸素ガスの流量を３０ｓｃｃｍに設定したアルゴンと酸素の混合雰囲気中、０．５Ｐａの圧力下、２００℃以下の基板温度で、０．５ｋＷのスパッタパワーで２５ｎｍの厚さに形成されるが、直ちには酸化雰囲気中での熱処理を行わず、前記ＰＺＴ膜２８ｃの形成に引き続き、その上に前記非化学量論組成の酸化イリジウムよりなる第１の上部電極膜２８ｄが、例えばアルゴンガスの流量を１４０ｓｃｃｍ、酸素ガスの流量を６０ｓｃｃｍに設定したアルゴンと酸素の混合雰囲気中、０．８Ｐａの圧力下、３００℃の基板温度で、１ｋＷ〜２ｋＷのスパッタパワーで５０ｎｍの厚さに形成される。その後、酸素雰囲気中で前記上部電極膜２８ｄとＰＺＴ膜２８ｃとが同時に、例えばアルゴンと酸素の混合雰囲気中、７２５℃の温度で６０秒間熱処理され、ＰＺＴ膜２８ｃは所望の（１１１）配向で結晶化すると同時に酸素欠損が補償される。このように非化学量論組成の酸化イリジウム膜をスパッタされたＰＺＴ膜上に直接に形成した後、酸素雰囲気中で熱処理することにより、（１１１）配向したＰＺＴ膜２８ｃと酸化イリジウム膜２８ｄとの間に、平坦で安定した界面が得られる。またこのような熱処理により、前記ＰＺＴ膜２８ｃに前記酸化イリジウム膜をスパッタで形成した際に生じたダメージが回復される。
【００６４】
一方、前記上部電極２８ｅを構成する化学量論組成の酸化イリジウム膜は、アルゴン雰囲気、０．８Ｐａの圧力下、１．０ｋＷのスパッタパワーを使い、４５秒間スパッタを行うことにより、５０ｎｍ〜１５０ｎｍの膜厚に形成される。その際、酸化イリジウムの異常成長を抑制するため、基板温度は１００℃以下に制御する。このようにして形成された酸化イリジウム膜は、化学量論組成であるＩｒＯ２に近い組成を有している。
【００６５】
このようにして形成された層２８ａ〜２８ｅよりなる積層体は、前記上部電極２８ｅを構成する酸化イリジウム膜上に前記トランジスタＭＯＳＡ，ＭＯＳＢに対応して形成された、例えば窒化チタン（ＴｉＮ）などよりなるハードマスクパターン（図示せず）をマスクとしたドライエッチングにより、前記強誘電体キャパシタ２８Ａ，２８Ｂへとパターニングされる。このようにして形成された強誘電体キャパシタ２８Ａ，２８Ｂは、前記ハードマスクパターンをウェットエッチングにより除去した後、酸素雰囲気中での熱処理による酸素欠損補償処理がなされ、さらに側壁面および上面が、約５０ｎｍの厚さを有し水素バリア膜として作用する第１の酸化アルミニウム膜２８ｇおよび約２０ｎｍの厚さを有し、同じく水素バリア膜として作用する第２の酸化アルミニウム膜２８ｈで覆われる。本実施形態の構成によれば、前記第２の上部電極２８ｅを構成する酸化イリジウム膜が化学量論組成、あるいはそれに近い組成を有するため、上部電極２８ｅが水素ガスに触れても水素触媒作用が生じることがなく、強誘電体膜２８ｂ，２８ｃが水素ラジカルにより還元されてしまう問題が抑制され、キャパシタの水素耐性が向上する。
【００６６】
なお本実施形態において、前記上部電極２８ｄ，２８ｅとして、前記酸化イリジウムの代わりに膜厚が５０ｎｍ〜１５０ｎｍの酸化ストロンチウムルテニウム（ＳｒＲｕＯ3）膜を用いても良い。
【００６７】
さらに、このようにして形成された強誘電体キャパシタ２８Ａ，２８Ｂは、酸素含有雰囲気中で、例えば５５０℃〜７００℃の温度で６０分間熱処理され、ＰＺＴ膜２８ｂ，２８ｃに生じているダメージが回復される。
【００６８】
図５Ａの構造では、さらに前記強誘電体キャパシタ２８Ａ，２８Ｂを覆って、前記シリコン基板２１の全面に、典型的にはＴＥＯＳを原料としたプラズマＣＶＤ法により、例えば膜厚が１４００ｎｍのシリコン酸化物からなる層間絶縁膜２９が形成されている。前記層間絶縁膜２９としてシリコン酸化膜を形成する場合には、原料ガスとして、例えばＴＥＯＳガスと酸素ガスとヘリウムガスとの混合ガスを用いることができる。なお、前記層間絶縁膜２９として、例えば、絶縁性を有する無機膜等を形成してもよい。前記層間絶縁膜２９は、形成後、例えばＣＭＰ法により表面が平坦化されている。このようにして形成された層間絶縁膜２９は、引き続きＮ２Ｏガス又は窒素ガス等を用いて発生させたプラズマ雰囲気にて熱処理され、層間絶縁膜２９中の水分が除去さる。また同時に前記層間絶縁膜２９では膜質が変化し、層間絶縁膜２９中への水分の侵入が抑制される。
【００６９】
次に、図５Ｂに示すように、前記層間絶縁膜２９の全面に、例えばスパッタ法又はＣＶＤ法により、例えば膜厚が２０ｎｍ〜１００ｎｍの酸化アルミニウム膜３０が、バリア膜（第三保護絶縁膜）として形成される。バリア膜３０は平坦化された層間絶縁膜２９上に形成されるため平坦であり、この平坦化されたバリア膜３０の存在により、それ以降の工程による上部電極２８ｄ，２８ｅ、あるいは強誘電体膜２８ｂ，２８ｃの劣化を最小限に抑制することが出来る。
【００７０】
このようにして形成されたバリア膜３０上には、さらに図５Ｂに示すように、その全面にわたり、例えばＴＥＯＳを原料としたプラズマＣＶＤ法により、さらなる層間絶縁膜３１が形成されている。前記層間絶縁膜２１としては、例えば膜厚が３００ｎｍ〜５００ｎｍのシリコン酸化膜を使うことができる。なお、前記層間絶縁膜２９や３１は、上記ＴＥＯＳ原料を使ったＣＶＤ膜に限定されるものではなく、例えば他の有機系あるいは無機系の低誘電率絶縁膜（いわゆるｌｏｗ−ｋ膜）であってもよい。また前記層間絶縁膜２９や３１の成膜はプラズマＣＶＤ法に限定されるものではなく、例えば塗布法により形成することも可能である。
【００７１】
次に図５Ｃに示すように、前記層間絶縁膜３１中には、前記強誘電体キャパシタ２８Ａ，２８Ｂに対応して、その下のバリア膜３０および層間絶縁膜２９、さらに強誘電体キャパシタ２８Ａ，２８Ｂを覆う水素バリア膜２８ｈ，２８ｇを貫通し、それぞれのキャパシタ上部電極２８ｅを露出するコンタクトホール３１Ａ，３１Ｂが形成される。
【００７２】
さらにこの状態で酸素雰囲気中、例えば４５０℃の熱処理を６０分間実行し、これにより、前記層間絶縁膜２９，３１中の水分を、これらのコンタクトホール３１Ａ，３１Ｂを介して外部へと放出させる。このようなコンタクトホールを介した脱水工程を、煙突効果と呼ぶ。なお図示していないが、図５Ｃの工程では、前記コンタクトホール３１Ａ，３１Ｂの形成時に、図示はしていないが、下部電極２８ａへのコンタクトホールも同時に形成されており、同様な煙突効果は、このような下部電極のコンタクトホールでも生じている。また、この熱処理を酸素雰囲気中で行なうことで、前記コンタクトホール３１Ａ，３１Ｂにより露出される上部電極２８ｅを構成するイリジウム酸化膜の酸素脱離が回避される。
【００７３】
前記図５Ｃの工程における熱処理は、約４５０℃前後の比較的低温で実行されるため、コンタクトホール３１Ａ，３１Ｂから侵入した酸素による強誘電体膜２８ｂ，２８ｃの電気特性の回復効果は少ないが、前記上部電極を構成する酸化イリジウム膜２８ｄと強誘電体膜２８ｃの界面にトラップされた水素などは熱エネルギーにより逃散し、その結果、強誘電体キャパシタ２８Ａ，２８Ｂのスイッチング特性は、このような低い温度での熱処理にもかかわらず、向上する。
【００７４】
なお、前記コンタクトホール３１Ａ，３１Ｂの開口後の熱処理温度が高いと、前記上部電極の下側導電性酸化膜、すなわち非化学量論組成ＩｒＯｘを有する酸化イリジウム膜や、非化学量論組成を有する酸化ストロンチウム膜に異常成長が発生しやすく、このため、図５Ｃの工程における熱処理温度は、温度はなるべく低いほうが好ましい。このような理由で、図５Ｃの熱処理は、４５０℃〜５００℃の温度範囲で実行するのが好ましい。
【００７５】
なお、前記図５Ｃの工程において、熱処理を酸素雰囲気中で行う代わりに窒素雰囲気中で行うと、上部電極２８ｄ，２８ｅを構成する酸化イリジウムなど、導電性酸化膜中の酸素が脱離し、これに伴い上部電極において体積変化が惹起されてしまうので、前記熱処理は、酸素雰囲気中で行うことが望ましい。
【００７６】
次に、図５Ｄに示すように、前記層間絶縁膜３１中に、前記タングステンプラグ２５Ａ〜２５Ｃに対応してコンタクトホール３１Ｃ〜３１Ｅが、その下のバリア膜３１および層間絶縁膜２９、さらに酸化アルミニウム膜２８ｈ、層間絶縁膜２７、さらに第１酸化防止膜２６を貫通して形成され、前記タングステンプラグ２５Ａ〜２５Ｃが前記コンタクトホール３１Ｃ〜３１Ｅの底においてそれぞれ露出される。
【００７７】
次に図５Ｅに示すように前記図５Ｄの構造上に、ＴｉＮ膜３２をスパッタにより、バリアメタル膜として形成し、前記コンタクトホール３１Ａ〜３１Ｅの各々において側壁面と底面を、ＴｉＮ膜３２により覆う。なおＴｉＮバリアメタル膜を形成する際に下地の密着膜として広く使われているＴｉ膜は、前記上部電極を構成する酸化イリジウム膜２８ｅ中の酸素と結合して酸化チタンを形成し、コンタクト抵抗が増大する問題を生じるため、本実施形態では、前記バリアメタル膜３２は、ＴｉＮ膜の単一層より構成するのが好ましい。
【００７８】
なお、前記バリアメタル膜３２をＴｉＮ膜の代わりにＴａＮ膜により形成することもできるが、ＴａＮ上にタングステン膜をＣＶＤ法により形成した場合には、腐食など信頼性上の問題生じる恐れがあるため、前記バリアメタ膜３２をＴａＮ膜により形成する場合には、その上にＴｉＮ膜を形成し、例えば図６に示すようなバリアメタル膜２８ａ，２８ｂを積層した二重構造にするのが好ましい。このような二重構造のバリアメタル膜３２では、ＴａＮ膜の使用に伴う信頼性の劣化の問題が回避され、かつ、下層のＴａＮ膜にスパッタの際に形成される成長線が、上層のＴｉＮ膜にスパッタの際に形成される成長線に連続することがなく、成長線に沿った水素の侵入を効果的に抑制することができる。さらに、図６の二重構造のバリアメタル膜は、ＴｉＮ膜とＴｉＮ膜を積層して形成することもできる。この場合にも、成長線に沿った水素の侵入を効果的に抑制することができる。
【００７９】
次に図５Ｆの工程において前記図５Ｅの構造を、先の図１Ａの初期化工程に対応してシランガス雰囲気に曝露し、前記バリアメタル膜３２の表面に図１Ｂで説明したシリコン濃集層１６に対応するシリコン濃集層３３を形成する。
【００８０】
さらに図５Ｇの工程において、前記図１Ｃの工程に対応して、タングステンの原料ガスとしてＷＦ6ガスを、還元ガスとして作用するシランガスとともに供給し、前記バリアメタル膜３２上に初期タングステン層３４を、例えば１０ｎｍ〜３０ｎｍの膜厚に形成する。
【００８１】
なお図５Ｆおよび図５Ｇの工程では、雰囲気中に水素ガスを一切添加しないのが好ましいが、シランガス流量の二倍程度の流量であれば、水素ガスを添加することも可能である。
【００８２】
次に図５Ｈの工程において、前記図５Ｇの構造上に前記図１Ｄの工程に対応して、タングステンの原料ガスとしてＷＦ6ガスが、また還元ガスとして水素ガスが、アルゴンキャリアガスとともに供給され、前記初期タングステン層３４上にタングステン埋込層３５を成長させ、前記コンタクトホール３１Ａ〜３１Ｅを充填する。図５Ｉは、前記コンタクトホール３１Ａ〜３１Ｅを、タングステン層３５により完全に充填した場合を示している。なおタングステン埋込層３５は、前記初期タングステン層３４も含むものとして図示してある。
【００８３】
先にも説明したように、図５Ｈの工程では水素ガスが還元ガスとして使われているが、前記強誘電体キャパシタ２８Ａよび２８Ｂの上部電極を露出するビアホール３１Ａ，３１Ｂは、前記図５Ｇの段階ですでに初期タングステン層３４により覆われているため、タングステン埋込層３５の堆積を、水素を還元ガスとして使って実行しても、水素の強誘電体キャパシタ２８Ａ，２８Ｂ内部への侵入は効果的に抑制される。
【００８４】
次に図５Ｊに示すように前記タングステン埋込層３５は層間絶縁膜３１よりも上の部分が、前記層間絶縁膜３１上のバリアメタル膜３２共々、化学機械研磨により除去され、前記コンタクトホール31Ａ〜３１Ｅ中にタングステンプラグ３５Ａ〜３５Ｅがそれぞれ形成される。
【００８５】
さらに前記層間絶縁膜３１上には、前記タングステンプラグ３５Ａ〜３５Ｅに対応して、図５Ｋに示すように、配線パターン３６Ａ，３６Ｂ，３６Ｃが形成される。図５Ｋの工程では、例えば膜厚が６０ｎｍのＴｉ膜と膜厚が３０ｎｍのＴｉＮ膜を積層したＴｉ／ＴｉＮ積層構造の密着層３６ａと、膜厚が３６０ｎｍのＡｌＣｕ合金膜３６ｂと、膜厚が５ｎｍのＴｉ膜と膜厚が７０ｎｍのＴｉＮ膜を積層したＴｉ／ＴｉＮ構造の密着層３６ｃとをスパッタ法により順次形成して配線層が形成され、前記配線パタ―ン３６Ａ，３６Ｂ，３６Ｃは、このような配線層を、フォトリソグラフィ技術を用いてパターニングすることにより形成される。
【００８６】
その後、必要に応じて、更なる層間絶縁膜の形成やコンタクトプラグの形成を行い、所望の多層配線構造を形成することができる。
【００８７】
本実施形態においても、前記図５Ｆ〜図５Ｈの工程を、図３あるいは図４のレシピにより実行することができる。
【００８８】
本実施形態では、前記酸化イリジウム膜２８ｄ，２８ｄの代わりに、酸化ルテニウム膜、ストロンチウムルテニウム酸化膜、チタン酸ストロンチウム膜などを使うことも可能である。
【００８９】
［第３の実施形態］
先の実施形態はＦｅＲＡＭについてのものであったが、本願に開示の技術は、その他の半導体装置や電子装置に広く適用することができる。
【００９０】
以下、第３の実施形態を、ＭＲＡＭ（磁気ランダムメモリ）の製造工程を示す図７Ａ〜図７Ｗおよび図８を参照しながら説明する。
【００９１】
図７Ａを参照するに、シリコン基板４１上には図示を省略したゲート絶縁膜を介してゲート電極４３が形成されており、前記シリコン基板４１中には、前記ゲート電極４３直下のチャネル領域の、互いに対向する側にソース拡散領域４１ａおよびドレイン拡散領域４１ｂが形成されている。
【００９２】
前記ゲート電極４３はその側壁絶縁膜共々、第１の層間絶縁膜４４により覆われ、前記第１の層間絶縁膜中には、それぞれ前記ソース拡散領域４１ａおよびドレイン拡散領域４１ｂにコンタクトして、タングステンなどよりなるビアプラグ４４Ａ，４４Ｂが形成されている。
【００９３】
さらに前記第１の層間絶縁膜４４上には第２の層間絶縁膜４５が形成されており、図７Ａの状態では、前記第２の層間絶縁膜４５に前記ビアプラグ４４Ａを露出するコンタクトホールが形成され、前記コンタクトホールが、Ｔｉ／ＴｉＮやＴａ／ＴａＮなどのバリアメタル膜４６ａを介して、タングステン層４６により充填されている。
【００９４】
前記タングステン層４６は、前記第２の層間絶縁膜４５上に位置する部分が、図７Ｂに示す工程において化学機械研磨により、その下のバリアメタル膜４６ａともども除去され、前記第２の層間絶縁膜４５中には前記ビアプラグ４４Ａにコンタクトして、別のビアプラグ４６Ａが形成されている。
【００９５】
次に図７Ｃの工程において、前記第２の層間絶縁膜上に、図８に示す磁性トンネル接合（ＭＴＪ）素子４８のための下部電極層４７が形成され、図７Ｄの工程において、前記下部電極層４７上に所望のＭＴＪ素子の積層構造に対応したＭＴＪ構造４８が形成される。
【００９６】
ここで図８を参照するに、前記下部電極層４７は、例えば厚さが５ｎｍのタンタル（Ｔａ）膜４８ａと厚さが５０ｎｍのルテニウム（Ｒｕ）膜４７ｂと厚さが５ｎｍのニッケル鉄（ＮｉＦｅ）膜４７ｃと厚さが１０ｎｍのＴａ膜とを順次、例えばスパッタ法などにより積層した構造を有しており、その上に、厚さが１５ｎｍのＰｔＭｎ膜よりなる反強磁性ピニング層４８ａと、厚さが２．５ｎｍのコバルト鉄（ＣｏＦｅ）膜よりなる第１のピンド層４８ｂと、厚さが０．６８ｎｍのＲｕ膜よりなる非磁性層４８ｃと、厚さが２．２ｎｍのコバルト鉄ボロン（ＣｏＦｅＢ）膜よりなる第２のピンド層４８ｄが、順次、例えばスパッタ法などにより形成される。ここで前記ピニング層４８ａは反強磁性結合による安定な磁化を有しており、外部磁場にかかわらず、一定の磁化を維持する。またその上の第１および第２のピンド層４８ｂ，４８ｄは、前記Ｒｕ非磁性層４８ｃを介して交換結合しており、前記ピニング層４８ａの磁化により規制された、外部磁化に対して変化しない安定な磁化を維持する。
【００９７】
一方、前記第２ピンド層４８ｄ上には、やはりスパッタ法などにより形成された厚さが例えば１．１６ｎｍの酸化マグネシウム（ＭｇＯ）膜４８ｅが、トンネル絶縁膜として、例えばスパッタ法などにより形成されており、前記トンネル絶縁膜４８ｅ上には、外部磁場により磁化が変化するＣｏＦｅＢ膜４８ｆが、例えば１．５ｎｍの膜厚に、フリー層として、例えばスパッタ法などにより形成されている。
【００９８】
さらに前記フリー層４８ｆ上には、膜厚が例えば１０ｎｍのＲｕ膜と膜厚が例えば３０ｎｍの酸化ルテニウム（ＲｕＯｘ）膜４９ｂとが、上部電極４９として、例えばスパッタ法により、順次積層して形成される。なお前記酸化ルテニウム膜４９ｂの代わりに酸化イリジウム（ＩｒＯｘ）膜やチタン酸ストロンチウム（ＳｒＴｉＯ3）膜、酸化ストロンチウムルテニウム（ＳｒＲｕＯ3）膜などを使うことができる。
【００９９】
そこで図７Ｅを参照するに、前記ＭＴＪ構造４８上に前記上部電極層４９が形成され、次に図７Ｆの工程において前記上部電極層４９上に、例えば厚さが３０ｎｍのＴａ膜よりなるハードマスク膜５０が、典型的にはスパッタ法により形成される。
【０１００】
次に図７Ｇに示すように前記ハードマスク膜５０上にレジストパターンＲ４１が形成され、さらに図７Ｈに示すように前記レジストパターンＲ４１をマスクに前記ハードマスク膜５０をパターニングし、ハードマスクパタ―ン５０Ａを形成する。
【０１０１】
さらに図７Ｉの工程において前記レジストパターンＲ４１を例えばアッシングなどにより除去し、さらに図７Ｊに示すように前記ハードマスクパターン５０Ａをマスクに、その下の上部電極４９およびＭＴＪ構造４８をパターニングし、上部電極パターン４９Ａを担持したＭＴＪ素子４８Ａを形成する。
【０１０２】
さらに図７Ｋの工程において前記ハードマスクパターン５０Ａを例えばウェットエッチングなどにより除去し、図７Ｌの工程において、前記図７Ｋの構造上に、例えば窒化ケイ素（ＳｉＮ）などの絶縁膜膜５１を、例えば１０ｎｍの膜厚で形成する。
【０１０３】
さらに図７Ｍの工程において前記図７Ｌの構造上にレジストパターンＲ４２を形成し、さらに図７Ｎの工程において前記ＳｉＮ膜５１およびその下の下部電極層４７を、前記レジストパターンＲ４２をマスクにパターニングし、下部電極パターン４７Ａを形成する。前記レジストパターンＲ４２を除去することにより、図７Ｏに示すように、下部電極パターン４７Ａと上部電極パターン４９Ａを有するＭＴＪ素子４８Ａが、ＳｉＮパターン５１Ａに覆われた状態で形成される。
【０１０４】
次に図７Ｐの工程において、前記図７Ｏの構造を、例えばＴＥＯＳ原料を使ったＣＶＤ法により形成された層間絶縁膜５２で覆い、さらにこれを化学機械研磨により平坦化し、図７Ｑの構造を得る。ただし層間絶縁膜５２は、上記ＴＥＯＳ原料を使ったＣＶＤ膜に限定されるものではなく、例えば他の有機系あるいは無機系の低誘電率絶縁膜（いわゆるｌｏｗ−ｋ膜）であってもよい。また前記層間絶縁膜５２の成膜はＣＶＤ法に限定されるものではなく、例えば塗布法により形成することも可能である。
【０１０５】
さらに図７Ｒの工程において前記層間絶縁膜５２中に、前記ＭＴＪ素子４８Ａに対してコンタクトホール５２Ａが、また前記コンタクトプラグ４５Ａに対応してヒアホール５２Ｂが、レジストパターンＲ４３をマスクに形成され、さらに図７Ｓの工程において、前記コンタクトホール５２Ａにおいて前記上部電極パターン４９Ａが露出される。
【０１０６】
次に図７Ｔの工程において、前記図７Ｓの構造上にＴｉＮ膜やＴａＮ膜などよりなるバリアメタル膜５３を形成し、さらに前記バリアメタル膜５３を、先に図１Ａで説明したシランガス曝露工程に対応してシランガス雰囲気に曝露し、バリアメタル膜５３の表面にシリコン濃集層（図示せず）を、前記図１Ｂのシリコン濃集層１６に対応して形成する。その際、本実施形態でも前記シランガス雰囲気には水素ガスを添加せず、あるいは添加しても、シランガス流量の二倍以下の流量に抑制するため、前記酸化ルテニウム膜４９ｂの水素による還元は効果的に抑制される。
【０１０７】
次に図７Ｔの工程において、前記図７Ｓの構造上に、前記図１Ｃの工程に対応してＷＦ6ガスをシランガスとともに供給し、前記層間絶縁膜５２および前記コンタクトホール５２Ａ，５２Ｂの内壁面および底面を覆って、前記ＷＦ6ガスのシランによる還元により、タングステン膜５４を、前記バリアメタル膜５３を介して形成する。図７Ｔの工程でも、水素ガスは添加されないか、添加されてもシランガスの流量の二倍以下の流量に制限される。
【０１０８】
さらに図７Ｖの工程において、前記図７Ｕの構造上に、通常のＷＦ6ガスを水素ガスで還元するプロセスにより、埋込タングステン膜５５を、前記図１Ｄの工程に対応して形成する。図７Ｖにおいても、前記埋込タングステン膜５５はタングステン膜５４をその一部に含むように示されている。
【０１０９】
さらに図７Ｗの工程において、前記層間絶縁膜５２上のタングステン膜５４およびバリアメタル膜５３が化学機械研磨法により除去され、前記ＭＴＪ素子４８Ａに対応してタングステンプラグ５５Ａが、またタングステンプラグ４４Ｂに連続してタングステンプラグ５５Ｂが形成される。
【０１１０】
さらに詳細は省略するが、前記図７Ｗの構造上に必要に応じて多層配線構造が形成される。
【０１１１】
本実施形態においても、前記図７Ｔ〜図７Ｖの工程を、図３あるいは図４のレシピにより実行することができる。
【０１１２】
また本実施形態でも、前記酸化ルテニウム膜１２Ｃの代わりに、酸化イリジウム膜、ストロンチウムルテニウム酸化膜、チタン酸ストロンチウム膜などを使うことも可能である。
【０１１３】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１）
導電性金属酸化物よりなる上部電極を有し情報を記憶する機能素子と、
前記機能素子を覆う層間絶縁膜と、
前記層間絶縁膜中に形成され、側壁面で画成され底部において前記上部電極を露出するコンタクトホールと、
前記コンタクトホールの前記底部および側壁面を覆う導電性バリア膜と、
前記導電性バリア膜上に形成され、前記コンタクトホールを少なくとも部分的に充填するタングステン膜と、を備え、
前記タングステン膜と前記導電性バリア膜との界面には、シリコン原子が濃集した層が形成されていることを特徴とする電子装置。
（付記２）
前記シリコン原子が濃集した層は、１原子層以上で０．３ｎｍ以下の厚さを有することを特徴とする付記１記載の電子装置。
（付記３）
前記導電性バリア膜は、窒化チタン膜あるいは窒化タンタル膜であることを特徴とする付記１または２記載の電子装置。
（付記４）
前記機能素子は、下部電極と、前記下部電極上に形成された強誘電体膜とを含む強誘電体キャパシタであり、前記上部電極は、前記強誘電体膜上に形成されていることを特徴とする付記１〜３のうち、いずれか一項記載の電子装置。
（付記５）
前記機能素子は、下部電極と、前記下部電極上に形成された磁性トンネル接合部とを含む磁性トンネル接合素子であり、前記上部電極は前記トンネル接合部上に形成されていることを特徴とする付記１〜３のうち、いずれか一項記載の電子装置。
（付記６）
前記上部電極は、酸化イリジウム、酸化ルテニウム、酸化ストロンチウムルテニウム、チタン酸ストロンチウムのいずれかであることを特徴とする付記１〜５のうち、いずれか一項記載の電子装置。
（付記７）
導電性酸化物よりなる上部電極を有し情報を記憶する機能素子を層間絶縁膜で覆う工程と、
前記層間絶縁膜中に、側壁面で画成され前記上部電極を底面において露出するコンタクトホールを形成する工程と、
前記コンタクトホールの底面および側壁面を導電性バリア膜で覆う工程と、
シランガスを第１のキャリアガスとともに供給し、前記コンタクトホールの底面および側壁面を覆う前記導電性バリア膜をシランガスに曝露する初期化工程と、
前記初期化工程の後、タングステンの原料ガスをシランガスおよび第２のキャリアガスとともに供給し、前記コンタクトホールの底面および側壁面にタングステン膜を堆積させる初期タングステン堆積工程と、
前記初期タングステン堆積工程の後、タングステンの原料ガスを水素ガスとともに供給し、前記タングステン膜上にさらにタングステン膜を堆積し、前記コンタクトホールを少なくとも部分的に充填するタングステン充填工程と、を含み、
前記第１および第２のキャリアガスの各々は不活性ガスよりなり、水素ガスを含まないか、水素ガスをシランガス流量の二倍以下の流量で含むことを特徴とする電子装置の製造方法。
（付記８）
前記初期化工程は、５３秒間以上継続されることを特徴とする付記７記載の電子装置の製造方法。
（付記９）
前記初期化工程は、１００秒間以上継続されることを特徴とする付記７記載の電子装置の製造方法。
（付記１０）
前記不活性ガスは、アルゴンガスおよび／または窒素ガスであることを特徴とする付記７〜９のうち、いずれか一項記載の電子装置の製造方法。
（付記１１）
前記初期化工程は、前記コンタクトホールの底面および側壁面に、シリコン原子の濃集層を、１原子層以上、０．３ｎｍ以下の厚さで形成することを特徴とする付記７〜１０のうち、いずれか一項記載の電子装置の製造方法。
（付記１２）
前記タングステン充填工程は、前記水素ガスを第１の流量で供給する第１の段階と、前記第１の段階に引き続いて実行され、前記水素ガスを、前記第１の流量よりも少ない第２の流量で供給する第２の段階とを含み、前記第２の段階では前記タングステン原料ガスの流量が、前記第１の段階におけるよりも増加されることを特徴とする付記７〜１１のうち、いずれか一項記載の電子装置の製造方法。
（付記１３）
前記初期化工程は、さらに前記シランガスの流量を、前記一定量まで時間とともに増加させる工程を含むことを特徴とする付記７〜１２のうち、いずれか一項記載の電子装置の製造方法。
（付記１４）
前記機能素子は、下部電極と、前記下部電極上に形成された強誘電体膜と、前記強誘電体膜上の前記上部電極とを含む強誘電体キャパシタであることを特徴とする付記７〜１３のうち、いずれか一項記載の電子装置の製造方法。
（付記１５）
前記機能素子は、下部電極と、前記下部電極上に形成された磁性トンネル接合部とを含む磁性トンネル接合素子であり、前記上部電極は、前記磁性トンネル接合素子上に形成されていることを特徴とする付記７〜１３のうち、いずれか一項記載の電子装置の製造方法。
（付記１６）
前記導電性酸化物は、酸化ルテニウム、酸化イリジウム、ストロンチウムルテニウム酸化物、チタン酸ストロンチウムを含むことを特徴とする付記７〜１５のうち、いずれか一項記載の電子装置の製造方法。
【符号の説明】
【０１１４】
１１  絶縁膜
１２  強誘電体キャパシタ
１２Ａ  下部電極
１２Ｂ  強誘電体膜
１２Ｃ  上部電極
１３  水素バリア膜
１４  層間絶縁膜
１４Ａ  コンタクトホール
１５  バリアメタル膜
１６  シリコン濃集層
１７  初期タングステン膜
１８  埋込タングステン膜
１８Ａ  タングステンプラグ
２１  シリコン基板
２１Ａ  素子領域
２１ａ，２１ｂ，２１ｃ，２１ｄ  ソース／ドレインエクステンション領域
２１ｅ，２１ｆ，２１ｇ，２１ｈ  ソース／ドレイン領域
２１Ｉ  素子分離領域
２２Ａ，２２Ｂ  ゲート絶縁膜
２３ＧＡ，２３ＧＢ  ゲート電極
２３ＳＡ，２３ＳＢ  シリサイド層
２３ＷＡ，２３ＷＢ  側壁絶縁膜
２４  ＳｉＯＮ酸素バリア膜
２５，２７，２９，３１  層間絶縁膜
２５Ａ，２５Ｂ，２５Ｃ  タングステンプラグ
２５ａ，２５ｂ，２５ｃ  バリアメタル膜
２６  酸化防止膜
２８Ａ，２８Ｂ  強誘電体キャパシタ
２８ａ  Ｐｔ下部電極
２８ｂ，２８ｃ  ＰＺＴ膜
２８ｄ，２８ｅ  酸化イリジウム上部電極
２８ｆ  酸化アルミニウム膜
２８ｇ，２８ｈ，３０  水素バリア膜
３１Ａ〜３１Ｅ  コンタクトホール
３２  バリアメタル膜
３２ａ，３２ｂ  バリアメタル膜
３３  シリコン濃集層
３４  初期タングステン膜
３５  埋込タングステン膜
３５Ａ〜３５Ｅ  タングステンプラグ
３６Ａ〜３６Ｃ  配線パタ―ン
３６ａ，３６ｃ  密着層
３６ｃ  ＡｌＣｕ層
４１  シリコン基板
４１ａ，４１ｂ  ソース／ドレイン領域
４３  ゲート電極
４４，４５，５２  層間絶縁膜
４４Ａ，４４Ｂ，４６Ａ  タングステンプラグ
４６ａ，５３  バリアメタル
４６  タングステン層
４７  下部電極層
４８  ＭＴＪ構造
４８Ａ  ＭＴＪ素子
４９  上部電極層
４９Ａ  上部電極パターン
５０  ハードマスク層
５０Ａ  ハードマスクパターン
５１  ＳｉＮ膜
５１Ａ  ＳｉＮ膜パタ―ン
５２Ａ，５２Ｂ  コンタクトホール
５４  初期タングステン膜
５５  埋込タングステン膜
【図１Ａ】
2010278074.tif 000003
【図１Ｂ】
2010278074.tif 000004
【図１Ｃ】
2010278074.tif 000005
【図１Ｄ】
2010278074.tif 000006
【図１Ｅ】
2010278074.tif 000007
【図２】
2010278074.tif 000008
【図３】
2010278074.tif 000009
【図４】
2010278074.tif 000010
【図５Ａ】
2010278074.tif 000011
【図５Ｂ】
2010278074.tif 000012
【図５Ｃ】
2010278074.tif 000013
【図５Ｄ】
2010278074.tif 000014
【図５Ｅ】
2010278074.tif 000015
【図５Ｆ】
2010278074.tif 000016
【図５Ｇ】
2010278074.tif 000017
【図５Ｈ】
2010278074.tif 000018
【図５Ｉ】
2010278074.tif 000019
【図５Ｊ】
2010278074.tif 000020
【図５Ｋ】
2010278074.tif 000021
【図６】
2010278074.tif 000022
【図７Ａ】
2010278074.tif 000023
【図７Ｂ】
2010278074.tif 000024
【図７Ｃ】
2010278074.tif 000025
【図７Ｄ】
2010278074.tif 000026
【図７Ｅ】
2010278074.tif 000027
【図７Ｆ】
2010278074.tif 000028
【図７Ｇ】
2010278074.tif 000029
【図７Ｈ】
2010278074.tif 000030
【図７Ｉ】
2010278074.tif 000031
【図７Ｊ】
2010278074.tif 000032
【図７Ｋ】
2010278074.tif 000033
【図７Ｌ】
2010278074.tif 000034
【図７Ｍ】
2010278074.tif 000035
【図７Ｎ】
2010278074.tif 000036
【図７Ｏ】
2010278074.tif 000037
【図７Ｐ】
2010278074.tif 000038
【図７Ｑ】
2010278074.tif 000039
【図７Ｒ】
2010278074.tif 000040
【図７Ｓ】
2010278074.tif 000041
【図７Ｔ】
2010278074.tif 000042
【図７Ｕ】
2010278074.tif 000043
【図７Ｖ】
2010278074.tif 000044
【図７Ｗ】
2010278074.tif 000045
【図８】
2010278074.tif 000046