(57)【要約】【課題】画像の読出し時間を短縮してフレームレートを向上した撮影が可能な撮像装置を提供する。【解決手段】撮像装置において、静止画の読出し動作は、予め定められた時間でノイズ読み及び画素信号読みを実施し、動画の読出し動作では、ノイズ読み及び画素信号読みを静止画の読出し動作の予め定められた時間より短い時間で実施することで、動画のフレームレートを向上する。【選択図】図２
2010062638.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有する撮像素子と、該撮像素子を制御する制御部とを備える撮像装置において、
前記画素は、光を電荷に変換する光電変換素子、蓄積された前記電荷を増幅する増幅部、前記光電変換素子の信号をオンの状態で前記増幅部に入力する転送スイッチ、前記増幅部の入力をオンの状態でリセットするリセットスイッチ、及び前記増幅部の出力をオンの状態で信号出力線に出力する選択スイッチを有し、
前記制御部は、前記転送スイッチがオフの状態で、前記リセットスイッチをオンした後、前記選択スイッチをオンにして前記増幅部から前記信号出力線に第一の信号を出力する第一の読出し動作と、
前記リセットスイッチがオフの状態で、前記転送スイッチをオンした後、前記選択スイッチをオンにして前記増幅部から前記信号出力線に第二の信号を出力する第二の読出し動作とを実行することが可能であり、
且つ前記第一の読出し動作及び前記第二の読出し動作をそれぞれ予め設定された時間で実行することで、画像を取得する第一のモードと、
該第一のモードの予め設定された時間より短い時間で前記第一の読出し動作を実行することで、画像を取得する第二のモードとを選択して実行することが可能である、ことを特徴とする撮像装置。
【請求項２】
前記第一の信号が、ノイズ信号であり、前記第二の信号が、画素信号である、ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第一のモードが、静止画撮影モードであり、前記第二のモードが、ＥＶＦ撮影モードである、ことを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記ＥＶＦ撮影モードは、複数の画素信号を加算して平均化する、ことを特徴とする請求項３に記載の撮像装置。
【請求項５】
複数の画素を有する撮像素子と、該撮像素子を制御する制御部とを備える撮像装置において、
前記画素は、光を電荷に変換する光電変換素子、蓄積された前記電荷を増幅する増幅部、前記光電変換素子の信号をオンの状態で前記増幅部に入力する転送スイッチ、前記増幅部の入力をオンの状態でリセットするリセットスイッチ、及び前記増幅部の出力をオンの状態で信号出力線に出力する選択スイッチを有し、
前記制御部は、前記転送スイッチがオフの状態で、前記リセットスイッチをオンした後、前記選択スイッチをオンにして前記増幅部から前記信号出力線に第一の信号を出力する第一の読出し動作と、
前記リセットスイッチがオフの状態で、前記転送スイッチをオンした後、前記選択スイッチをオンにして前記増幅部から前記信号出力線に第二の信号を出力する第二の読出し動作とを実行することが可能であり、
且つ前記第一の読出し動作及び前記第二の読出し動作をそれぞれ予め設定された時間で行うことで、画像を取得する第一のモードと、
前記第一のモードの予め設定された時間より短い時間で前記第一の読出し動作及び前記第二の読出し動作を行うことで、画像を取得する第三のモードとを選択して実行することが可能である、ことを特徴とする撮像装置。
【請求項６】
前記第一の信号が、ノイズ信号であり、前記第二の信号が、画素信号である、ことを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記第一のモードが、静止画撮影モードであり、前記第三のモードが、動画撮影モードである、ことを特徴とする請求項５又は６に記載の撮像装置。
【請求項８】
前記動画撮影モードは、複数の画素信号を加算して平均化する、ことを特徴とする請求項７に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置に関し、特に、フレームレートを向上した撮影が可能な撮像装置に関する。
【背景技術】
【０００２】
近年、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置では、撮像素子の高画素化が進み、また、ＣＭＯＳセンサに代表されるように、画素毎に増幅手段を備えたＸＹアドレス型のセンサの開発も活発になっている。
【０００３】
このようなセンサの動作において、ノイズを除去するために、画素の増幅手段の入力をリセットした時の信号を画素の信号から減算する動作を行う技術が提案されている（特許文献１）。
【０００４】
例えば、水平１行分の画素の信号を読み出す際には、まず、水平１行分の画素の増幅手段の入力をリセットし、その時の信号をノイズ信号として水平１行分蓄積する。次に、水平１行分の画素の信号を読出し、ノイズ信号とは別に水平１行分蓄積する。
【０００５】
そして、画素毎に、画素の信号とノイズ信号が組になって、センサから出力され、画素の信号からノイズ信号を減算することで、ノイズを低減した画像を取得することが可能となる。
【特許文献１】特開平０１−１５４６７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、動画記録の場合は、撮像素子の高画素化により、ＱＶＧＡ（３２０×２４０ピクセル）やＶＧＡ（６４０×４８０ピクセル）の画像サイズ動画規格からＨＤ（１９２０×１０８０ピクセル）の画像サイズ動画規格が主流になりつつある。従って、フレームレートを落とさずに従来以上の解像度での動画記録が求められるようになっている。
【０００７】
しかし、上記特許文献１では、ノイズ信号と画素の信号とを必ず読み出すことが必要なため、画像の読出し動作の時間が増える。従って、フレームレートを考慮してＨＤ動画の記録を考えた場合、読出し時間の余裕が十分であるとはいえない。
【０００８】
そこで、本発明は、高解像度の撮像素子を用いて解像度を維持しつつ、画像の読出し時間を短縮してフレームレートを向上させることができる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の撮像装置は、複数の画素を有する撮像素子と、該撮像素子を制御する制御部とを備える撮像装置において、前記画素は、光を電荷に変換する光電変換素子、蓄積された前記電荷を増幅する増幅部、前記光電変換素子の信号をオンの状態で前記増幅部に入力する転送スイッチ、前記増幅部の入力をオンの状態でリセットするリセットスイッチ、及び前記増幅部の出力をオンの状態で信号出力線に出力する選択スイッチを有し、前記制御部は、前記転送スイッチがオフの状態で、前記リセットスイッチをオンした後、前記選択スイッチをオンにして前記増幅部から前記信号出力線に第一の信号を出力する第一の読出し動作と、前記リセットスイッチがオフの状態で、前記転送スイッチをオンした後、前記選択スイッチをオンにして前記増幅部から前記信号出力線に第二の信号を出力する第二の読出し動作とを実行することが可能であり、且つ前記第一の読出し動作及び前記第二の読出し動作をそれぞれ予め設定された時間で実行することで、画像を取得する第一のモードと、該第一のモードの予め設定された時間より短い時間で前記第一の読出し動作を実行することで、画像を取得する第二のモードとを選択して実行することが可能である、ことを特徴とする。
【００１０】
本発明の撮像装置は、複数の画素を有する撮像素子と、該撮像素子を制御する制御部とを備える撮像装置において、前記画素は、光を電荷に変換する光電変換素子、蓄積された前記電荷を増幅する増幅部、前記光電変換素子の信号をオンの状態で前記増幅部に入力する転送スイッチ、前記増幅部の入力をオンの状態でリセットするリセットスイッチ、及び前記増幅部の出力をオンの状態で信号出力線に出力する選択スイッチを有し、前記制御部は、前記転送スイッチがオフの状態で、前記リセットスイッチをオンした後、前記選択スイッチをオンにして前記増幅部から前記信号出力線に第一の信号を出力する第一の読出し動作と、前記リセットスイッチがオフの状態で、前記転送スイッチをオンした後、前記選択スイッチをオンにして前記増幅部から前記信号出力線に第二の信号を出力する第二の読出し動作とを実行することが可能であり、且つ前記第一の読出し動作及び前記第二の読出し動作をそれぞれ予め設定された時間で行うことで、画像を取得する第一のモードと、前記第一のモードの予め設定された時間より短い時間で前記第一の読出し動作及び前記第二の読出し動作を行うことで、画像を取得する第三のモードとを選択して実行することが可能である、ことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、高解像度の撮像素子を用いて解像度を維持しつつ、画像の読出し時間を短縮してフレームレートを向上させることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態を図面を参照して説明する。
【００１３】
（第１の実施形態）
図１は、本発明の第１の実施形態である撮像装置を説明するためのブロック図である。
【００１４】
本実施形態の撮像装置は、図１に示すように、光学系１、撮像素子２、駆動回路部３、前処理部４、信号処理部５、メモリ部６、画像表示部７、画像記録部８、操作部９および同期制御部１０を備える。
【００１５】
光学系１は、被写体像を撮像素子２に結像させる合焦レンズ、光学ズームを行うズームレンズ、被写体像の明るさを調整する絞り、露光を制御するシャッタ等を有する。
【００１６】
撮像素子２は、水平垂直方向に配列された複数の画素と、これらの画素から読み出された信号を所定の順番で出力する回路から構成されている。詳細については、図２を用いて後述する。
【００１７】
駆動回路部３は、同期制御部１０からの制御信号により、定電圧やドライブ能力を強化させたパルスを供給することで、光学系１および撮像素子２を駆動する。
【００１８】
前処理部４は、同期制御部１０からの制御信号により制御され、相関２重サンプリング回路（ＣＤＳ回路）、ゲインコントールアンプ、及びＡ／Ｄ変換回路を備える。
【００１９】
相関２重サンプリング回路（ＣＤＳ回路）は、アナログ信号である撮像素子２の出力信号に含まれるリセットノイズなどのノイズ成分を除去する。ゲインコントールアンプは、ノイズが除去された出力信号の振幅を調整する。Ａ／Ｄ変換回路は、振幅が調整されたアナログ信号である出力信号をデジタル信号に変換する。
【００２０】
信号処理部５は、同期制御部１０からの制御信号により制御され、前処理部４から送られてくるデジタル信号に変換された出力信号に対して適切な信号処理を行い画像データに変換する。
【００２１】
また、信号処理部５は、メモリ部６や画像記録部８へデジタル信号に変換された出力信号や画像データを出力したり、メモリ部６や画像記録部８からのデジタル信号に変換された出力信号や画像データを受けて信号処理を行うことなどを実行する。さらに、信号処理部５は、撮像素子２の出力信号から合焦状態や露光量等の測光データを検出し、同期制御部１０に送信する機能も持っている。
【００２２】
メモリ部６は、同期制御部１０からの制御信号により制御され、デジタル信号に変換された撮像素子２の出力信号や、信号処理された画像データを一時的に記憶する。また、メモリ部６は、表示用の画像データを画像表示部７へ出力する機能も持っている。
【００２３】
画像表示部７は、同期制御部１０からの制御信号により制御され、メモリ部６に記憶する表示用の画像データを、撮影前の構図決めや撮影後の画像の確認を行うために表示する電子ビューファインダー（ＥＶＦ）や液晶ディスプレイ（ＬＣＤ）で構成される。
【００２４】
また、画像表示部７には、一般に撮像素子２の垂直画素数より表示画素数が少ないものが用いられる。本実施形態においても、画像表示部７の表示画素数は、撮像素子２の画素数より少なく構成されているものとする。
【００２５】
画像記録部８は、メモリカード等が着脱可能とされ、同期制御部１０からの制御信号により制御されて、信号処理部５から送られてくるデジタル信号に変換された出力信号や画像データのメモリカード等への記録やメモリカード等からの読み込みを行う。
【００２６】
操作部９は、スイッチ、押しボタン、ダイアル等の操作部材を用いた外部からの指示、例えば、撮像装置の電源スイッチの状態、撮影を指示する押しボタンの状態あるいは撮影モードを選択するモードダイアルの状態を同期制御部１０に伝えることができる。
【００２７】
また、操作部９は、撮影前の画像表示の指示、撮影の各種指示、撮影した画像の表示、あるいは、撮像装置の動作をあらかじめ指示するメニュー操作等を同期制御部１０に伝える。さらに、操作部９は、同期制御部１０からの制御信号により、ＬＣＤやＬＥＤ等の表示部あるいは画像表示部７を用いて、撮像装置の状態を表示することができる。
【００２８】
なお、表示部として画像表示部７を用い、操作部材として画像表示部７に装着したタッチパネルを用いて、オンスクリーンでの操作を行ってもよい。
【００２９】
同期制御部１０は、操作部９からの指示により、撮像装置全体を制御する。また、同期制御部１０は、信号処理部５から送られてくる合焦状態や露光量等の測光データに応じて光学系１を制御して、最適な被写体像を撮像素子２に結像させる。さらに、同期制御部１０は、メモリ部６の使用状況、及び画像記録部８に着脱可能なメモリカード等の装着状態や使用状況を検出することもできる。
【００３０】
本実施形態の撮像装置は、次のように動作するものとする。
【００３１】
＜表示画像の制御＞
（１）操作部９の電源スイッチからの指示により電源がオンする。
（２）信号処理部５で、撮像素子２からの画像信号を表示用の画像データに変換して、画像表示部７に表示するとともに、測光データを検出し、同期制御部１０に送信する。
（３）測光データを基にして、同期制御部１０が駆動回路部３を介して光学系１を制御する。
（４）（２）および（３）を繰り返すとともに、操作部９からの指示を待つ。
【００３２】
＜静止画撮影の制御＞
（１）操作部９の撮影スイッチからの指示により静止画撮影の制御が始まる。
（２）信号処理部５で、撮像素子２からの画像信号から測光データを検出し、同期制御部１０に送信する。
（３）測光データを基にして、同期制御部１０が駆動回路部３を介して光学系１を制御する。
（４）撮像素子２において、静止画記録用の露光と信号の出力を行う。
（５）信号処理部５で、撮像素子２からの画像信号を記録用の画像データに変換して、画像記録部８に送り、着脱可能なメモリカード等に記録するとともに、表示用の画像データに変換して、画像表示部７に表示する。
（６）表示画像の制御に戻る。
【００３３】
次に、図２〜図５を参照して、撮像素子２について詳述する。なお、図２においては、説明の便宜上、撮像素子２の画素数は、水平方向１２画素、垂直方向１２画素として表示している。
【００３４】
図２において、画素１１は、入射した光を電気信号に変換する画素の一つを示し、水平方向（Ｈ）、垂直方向（Ｖ）の画素の位置を示すアドレスを（１，１）と表示する。そして、すべての画素の構成は、垂直制御線および垂直信号線がそれぞれ対応する画素で異なることを除いて、画素１１と同一となっており、画素の位置を示すアドレスは、（Ｈ，Ｖ）で表される。
【００３５】
図３に、画素１１の構成例を示す。図３において、点線で囲われた部分が画素１１を示し、この画素１１は、垂直制御線２０１及び垂直信号線１０１により外部と接続される。垂直制御線２０１は、水平１行の画素に共通して接続され、水平１行の画素を同時に制御し、垂直信号線１０１は、垂直１列の画素に共通して接続され、画素の信号を出力する。直制御線２０１は、リセット制御線２２１、垂直アドレス線２４１、転送制御線２６１をまとめて示す。
【００３６】
光電変換素子Ｄ１は、光を電荷に変換する。ＦＤ容量Ｃ１は、光電変換素子Ｄ１の電荷を電圧に変換する際に電荷を蓄積する。駆動トランジスタ（増幅部）Ｔｄ１は、画素内アンプを駆動するトランジスタで、ＦＤ容量Ｃ１の電圧に応じた電圧を出力する。リセットトランジスタ（リセットスイッチ）Ｔ１は、リセット制御線２２１に接続され、ＦＤ容量Ｃ１の電圧をリセットする。
【００３７】
選択トランジスタ（選択スイッチ）Ｔ２は、垂直アドレス線２４１に接続され、駆動トランジスタＴｄ１の出力を画素の出力信号として、垂直信号線１０１に出力する。転送トランジスタ（転送スイッチ）Ｔ３は、転送制御線２６１に接続され、光電変換素子Ｄ１からＦＤ容量Ｃ１への電荷の転送を制御する。電源Ｖｄは、駆動トランジスタＴｄ１およびリセットトランジスタＴ１の電源である。
【００３８】
本実施形態において、駆動トランジスタＴｄ１以外のトランジスタは、スイッチとして働き、ゲートに接続されている制御線のオンで導通し、オフで遮断することとする。
【００３９】
ここで、撮像素子２におけるノイズ読みと画素信号読みについて説明する。
【００４０】
まず、撮像素子２の水平１行の画素を読み出す場合のノイズ読みを説明する。垂直制御線は、水平１行の画素すべてを制御するので、ここでは、画素（１，１）を例に説明するが、他の画素の動作も同様である。
【００４１】
転送トランジスタＴ３がオフの状態で、リセット制御線２２１によりリセットトランジスタＴ１がオンし、ＦＤ容量Ｃ１の電圧がリセットされた後、リセットトランジスタＴ１をオフする。
【００４２】
次に、垂直アドレス線２４１により選択トランジスタＴ２がオンし、ＦＤ容量Ｃ１のリセット電圧を垂直信号線（信号出力線）１０１に出力する。この信号がノイズ信号（第一の信号）となり、ノイズ信号の読出し動作（第一の読出し動作）をノイズ読みと定義する。
【００４３】
次に、画素信号読みを説明する。リセットトランジスタＴ１がオフの状態で、転送制御線２６１により転送トランジスタＴ３がオンすると、光電変換素子Ｄ１からＦＤ容量Ｃ１へ電荷が転送される。そして、ＦＤ容量Ｃ１に発生しているノイズ信号と光電変換素子Ｄ１から転送されてきた電荷が加算され、画素信号として電荷電圧変換される。
【００４４】
次に、垂直アドレス線２４１により選択トランジスタＴ２がオンし、ＦＤ容量Ｃ１の信号電圧を垂直信号線１０１に出力する。この信号が画素信号（第二の信号）となり、この画素信号の読出し動作（第二の読出し動作）を画素信号読みと定義する。
【００４５】
ここで、静止画撮影で用いられるノイズ読み時間及び画素信号読み時間を、それぞれＮｒｅａｄ１及びＳｒｅａｄ１として「通常読み動作」と呼ぶことにする。また、それ以外の撮影モードにおいてノイズ読み期間及び画素信号読み期間を「通常読み動作」より短くしたものを「短時間読み動作」と呼ぶことにする。「通常読み動作」及び「短時間読み動作」については、後で詳しく説明する。
【００４６】
図２に戻って、垂直シフトレジスタ２１〜３２は、読み出す画素に接続されている垂直制御線２０１〜２１２を選択することができる。垂直制御回路３３は、制御入力端子１６を介しての同期制御部９からの制御信号の指示により、垂直シフトレジスタ２１〜３２を制御する。
【００４７】
垂直シフトレジスタ制御線３４は、垂直シフトレジスタ２１〜３２に対して、「１行読み動作」、「２行加算動作」、「３行加算動作」のいずれか一つを指示することができる。
【００４８】
垂直レジスタ選択線３５〜３７のうちの垂直レジスタ選択線３５は、垂直シフトレジスタ２１〜３２のすべてを選択することができ、垂直レジスタ選択線３６は、垂直シフトレジスタ２２，２４，２６，２８，３０および３２を選択することができる。また、垂直レジスタ選択線３７は、垂直シフトレジスタ２３，２６，２９および３２を選択することができる。
【００４９】
例えば、垂直シフトレジスタ制御線３４が「１行読み動作」を指示し、垂直レジスタ選択線３５が選択されたとすると、垂直制御線２０１〜２１２が、１行毎に順番に選択されるように、垂直シフトレジスタ２１〜３２を制御することができる。
【００５０】
垂直シフトレジスタ制御線３４が「１行読み動作」を指示し、垂直レジスタ選択線３６が選択されたとすると、垂直制御線２０２，２０４，２０６，２０８，２１０及び２１２が順番に選択されるように、垂直シフトレジスタ２１〜３２を制御することができる。
【００５１】
垂直シフトレジスタ制御線３４が「１行読み動作」を指示し、垂直レジスタ選択線３７が選択されたとすると、垂直制御線２０３，２０６，２０９および２１２が順番に選択されるように、垂直シフトレジスタ２１〜３２を制御することができる。
【００５２】
また、垂直シフトレジスタ制御線３４が「２行加算動作」を指示し、垂直レジスタ選択線３５が選択されたとすると、垂直制御線２０１〜２１２が、１行分の読み動作の中で２行を同時に選択するように、垂直シフトレジスタ２１〜３２を制御することができる。これにより、垂直信号線には、垂直方向に２画素分の信号が加算平均化されて出力されることになる。
【００５３】
さらに、垂直シフトレジスタ制御線３４が「３行加算動作」を指示し、垂直レジスタ選択線３５が選択されたとすると、垂直制御線２０１〜２１２が、１行分の読み動作の中で３行を同時に選択するように、垂直シフトレジスタ２１〜３２を制御することができる。これにより、垂直信号線には、垂直方向に３画素分の信号が加算平均化されて出力されることになる。
【００５４】
加算回路１２は、垂直信号線１０１〜１１２に送られてくる画素から読み出された信号を加算することができる。加算制御回路４０は、制御入力端子１６を介しての同期制御部９からの制御信号の指示により、加算回路１２を制御する。加算制御線４１〜４８は、加算回路１２を制御する。
【００５５】
水平読出し回路１３は、水平制御線４０１〜４１２に制御され、加算回路１２の加算出力線３０１〜３１２を介して送られてくる加算信号を出力回路１４へ送ることができる。出力回路１４は、電流増幅回路や電圧増幅回路からなり、送られてきた信号を適切な電流増幅や電圧増幅して、出力端子１５を介して前処理部４へ出力する。水平読出し制御線４９〜５１は、水平読出し回路１３を制御する。
【００５６】
水平シフトレジスタ６１〜７２は、水平制御線４０１〜４１２を選択することができる。水平制御回路７３は、制御入力端子１６を介しての同期制御部９からの制御信号の指示により、水平シフトレジスタ６１〜７２を制御する。
【００５７】
水平シフトレジスタ制御線７４は、水平シフトレジスタ６１〜７２に対して、後述する「ノイズ読み有り動作」および「ノイズ読み無し動作」のいずれか一つを指示することができる。
【００５８】
水平レジスタ選択線７５〜７７のうちの水平レジスタ選択線７５は、水平シフトレジスタ６１〜７２のすべてを選択することができ、水平レジスタ選択線７６は、水平シフトレジスタ６１，６３，６５，６７，６９および７１を選択することができる。また、水平レジスタ選択線７７は、水平シフトレジスタ６１，６４，６７および７０を選択することができる。
【００５９】
例えば、水平レジスタ選択線７５が選択されたとすると、水平シフトレジスタ制御線７４からの動作開始指示により、水平制御線４０１〜４１２が１列毎に順番に選択されるように、水平シフトレジスタ６１〜７２を制御することができる。
【００６０】
水平レジスタ選択線７６が選択されたとすると、水平シフトレジスタ制御線７４からの動作開始指示により、水平制御線４０１，４０３，４０５，４０７，４０９及び４１１が１列毎に順番に選択されるように水平シフトレジスタ６１〜７２を制御することができる。
【００６１】
水平レジスタ選択線７７が選択されたとすると、水平シフトレジスタ制御線７４からの動作開始指示により、水平制御線４０１，４０４，４０７及び４１０が１列毎に順番に選択されるように水平シフトレジスタ６１〜７２を制御することができる。
【００６２】
図４に、加算回路１２の構成例を示す。図４においては、図２の左側６画素に対応する部分のみを説明するが、右側６画素についても同様の構成となっている。
【００６３】
図４において、トランジスタＴ４１〜Ｔ４８は、同じ番号の加算制御線４１〜４８によりオンオフされることで、導通あるいは遮断するスイッチとして機能する。
【００６４】
蓄積容量Ｃ１０１〜Ｃ１０６（右側６画素は、蓄積容量Ｃ１０７〜Ｃ１１２（不図示））は、垂直信号線１０１〜１０６（右側６画素は、垂直信号線１０７〜１１２（図２））に送られてくる画素から読み出された信号を蓄積する。加算出力線３０１〜３０６（右側６画素は、加算出力線３０７〜３１２（図２））は、加算回路１２の出力となる出力線である。
【００６５】
次に、図４を参照して、加算回路１２の動作例について説明する。
【００６６】
まず、加算制御線４１による制御で、トランジスタＴ４１をオンの状態にし、垂直信号線１０１〜１０６に送られてくる画素から読み出された信号を蓄積容量Ｃ１０１〜Ｃ１０６に蓄積した後に、トランジスタＴ４１をオフする。
【００６７】
加算しない場合は、加算制御線４５〜４８による制御で、トランジスタＴ４５〜Ｔ４８をオンの状態にし、蓄積容量Ｃ１０１〜Ｃ１０６の信号を、加算出力線３０１〜３０６に出力する。
【００６８】
水平２画素加算する場合は、加算制御線４３，４４による制御で、トランジスタＴ４３，Ｔ４４をオンの状態にするとともに、加算制御線４６，４７による制御で、トランジスタＴ４６，Ｔ４７をオンの状態にする。これにより、蓄積容量Ｃ１０１〜Ｃ１０６の信号を２個ずつ加算平均化した信号を、それぞれ対応する加算出力線３０１，３０３および３０５に出力する。
【００６９】
水平３画素加算する場合は、加算制御線４２，４４による制御で、トランジスタＴ４２，Ｔ４４をオンの状態にするとともに、加算制御線４５，４６による制御で、トランジスタＴ４５，Ｔ４６をオンの状態にする。これにより、蓄積容量Ｃ１０１〜Ｃ１０６の信号を３個ずつ加算平均化した信号を、それぞれ対応する加算出力線３０１，３０４に出力する。
【００７０】
図５に、水平読出し回路１３の構成例を示す。図５においては、図２の左側３画素に対応する部分のみを説明するが、右側の残り９画素についても同様の構成となっている。
【００７１】
トランジスタＴ４９〜Ｔ５１は、同じ番号の水平読出し制御線４９〜５１によりオンオフされることで、導通あるいは遮断するスイッチとして機能する。
【００７２】
トランジスタＴ４２１〜Ｔ４２３（右側９画素は、Ｔ４２４〜Ｔ４３２）は、同じ番号の制御線４２１〜４２３（右側９画素は、制御線４２４〜４３２）によりオンオフされることで、導通あるいは遮断するスイッチとして機能する。
【００７３】
トランジスタＴ４４１〜Ｔ４４３（右側９画素は、Ｔ４４４〜Ｔ４５２）は、同じ番号の制御線４４１〜４４３（右側９画素は、制御線４４４〜４５２）によりオンオフされることで、導通あるいは遮断するスイッチとして機能する。
【００７４】
水平制御線４０１〜４０３（右側９画素は、水平制御線４０７〜４１２）は、それぞれ対応するノイズ制御線４２１〜４２３（右側９画素は、ノイズ制御線４２４〜４３２）及び信号制御線４４１〜４４３（右側９画素は、信号制御線４４４〜４５２）を纏めて示す。
【００７５】
蓄積容量Ｃ４２１〜Ｃ４２３（右側９画素は、Ｃ４２４〜Ｃ４３２）、Ｃ４４１〜Ｃ４４３（右側９画素は、Ｃ４４４〜Ｃ４５２）は、トランジスタＴ４９，Ｔ５０を介して送られてくる信号を蓄積する。
【００７６】
さらに、可変電圧源Ｖ５１は、水平ノイズ線５０１に所定の電圧を加える。図２の出力回路１４は、水平ノイズ線５０１及び水平信号線５０２を入力とした差動アンプとなっており、差分信号を適切な電流増幅や電圧増幅して、出力端子１５を介して前処理部４へ出力する。
【００７７】
次に、図５を参照して、水平読出し回路１３の動作について説明する。
【００７８】
水平読出し回路１３におけるノイズ読み時は、水平読出し制御線４９による制御で、トランジスタＴ４９をオンの状態にし、加算出力線３０１〜３０３に送られてくるノイズ信号を蓄積容量Ｃ４２１〜Ｃ４２３に蓄積した後、トランジスタＴ４９をオフする。
【００７９】
水平読出し回路１３における画素信号読み時は、水平読出し制御線５０による制御で、トランジスタＴ５０をオンの状態にし、加算出力線３０１〜３０３に送られてくる画素信号を蓄積容量Ｃ４４１〜Ｃ４４３に蓄積した後、トランジスタＴ５０をオフする。
【００８０】
次に、図２における水平読出し回路１３の「ノイズ読み有り動作」および「ノイズ読み無し動作」を説明する。
【００８１】
同期制御部９からの制御信号により、「ノイズ読み有り動作」が指示された場合、水平シフトレジスタ制御線７４は、水平シフトレジスタ６１〜７２を制御する。そして、それぞれ対応する水平制御線４０１〜４１２において、ノイズ制御線（図５では、４２１〜４２３）及び信号制御線（図５では、４４１〜４４３）の両方が、トランジスタＴ４２１〜Ｔ４２３、Ｔ４４１〜Ｔ４４３を制御するように指示を送る。
【００８２】
これにより、水平シフトレジスタ制御線７４からの動作開始指示により、水平制御線４０１〜４１２（図５では、水平制御線４０１〜４０３のノイズ制御線４２１〜４２３および信号制御線４４１〜４１３）が順番に選択される。
【００８３】
そして、選択された水平制御線に対応する蓄積容量Ｃ４２１〜Ｃ４２３に蓄積しているノイズ信号および蓄積容量Ｃ４４１〜Ｃ４４３に蓄積している画素信号が、それぞれ水平ノイズ線５０１、水平信号線５０２に出力される。このようにして、水平１行に対応する画素信号とノイズ信号の差動出力が、出力回路１４を介して出力される。
【００８４】
次に、同期制御部９からの制御信号により、「ノイズ読み無し動作」が指示された場合、水平シフトレジスタ制御線７４は、水平シフトレジスタ６１〜７２を制御する。そして、それぞれ対応する水平制御線４０１〜４１２において、信号制御線（図５では、信号制御線４４１〜４４３）が、図５におけるトランジスタＴ４４１〜Ｔ４４３を制御するように指示を送る。
【００８５】
さらに、同期制御部９からの制御信号により、水平読出し制御線５１による制御で、トランジスタＴ５１をオンの状態にし、可変電圧源Ｖ５１に設定されている所定の電圧を水平ノイズ線５０１に加える。
【００８６】
これにより、水平シフトレジスタ制御線７４からの動作開始指示により、水平制御線４０１〜４１２（図５では、水平制御線４０１〜４０３の信号制御線４４１〜４４３）が順番に選択される。そして、選択された水平制御線に対応する蓄積容量Ｃ４４１〜Ｃ４４３に蓄積している画素信号が、水平信号線５０２に出力される。
【００８７】
一方、水平ノイズ線５０１は、可変電圧源Ｖ５１に設定されている所定の電圧となっている。このようにして、水平１行に対応する画素信号と可変電圧源Ｖ５１に設定されている所定の電圧の差動出力が、出力回路１４を介して出力される。このとき、可変電圧源Ｖ５１に設定される所定の電圧は、あらかじめノイズ読みしたノイズ信号出力の平均値を計算しておき、その電圧値を用いればよい。
【００８８】
次に、上記＜静止画撮影の制御＞の（４）に相当する全画素を読み出す静止画撮影モード（第一のモード）について説明する。露光後、まず、静止画撮影の読出し動作は「通常読み動作」が指示される。このとき、図３の画素部は、図６に示す順で動作する。
【００８９】
まず、リセット制御線２２１より駆動信号が入力されることで、リセットトランジスタＴ１をオンし、ＦＤ容量Ｃ１をリセットする。そして、図６のＲｅｓｅｔ期間を経過した後、リセットトランジスタＴ１をオフし、ＦＤ容量Ｃ１のリセットを終了する。
【００９０】
次に、垂直アドレス線２４１より駆動信号が入力されることで、選択トランジスタＴ２をオンし、ＦＤ容量Ｃ１のノイズ信号を垂直出力線１０１へ出力する。図６のＮｒｅａｄ１期間を経過した後、選択トランジスタＴ２をオフする。
【００９１】
そして、転送制御線２６１より駆動信号が入力されることで、転送トランジスタＴ３をオンし、光電変換素子Ｄ１の画素信号をＦＤ容量Ｃ１へ出力する。図６のＤａｔａ期間を経過した後、転送トランジスタＴ３をオフする。
【００９２】
その後、垂直アドレス線２４１より駆動信号が入力されることで、選択トランジスタＴ２をオンし、ＦＤ容量Ｃ１の画素信号を垂直出力線１０１へ出力する。図６のＳｒｅａｄ１期間を経過した後、選択トランジスタＴ２をオフする。
【００９３】
撮像素子２において、垂直シフトレジスタ制御線３４が、「１行読み動作」を指示し、垂直レジスタ選択線３５を選択することで、垂直制御線２０１〜２１２が１行毎に順番に選択される。この動作により、まず、撮像素子２の第１行目の画素を読み出すことになるが、画素信号読みに先だって、水平１行分のノイズ読みを行う。
【００９４】
静止画撮影モードにおいては、加算を行わないので、加算回路１２は、ノイズ信号をそのまま水平読み出し回路１３に送る。水平読み出し回路１３では、水平読出し制御線４９によりトランジスタＴ４９をオンの状態にし、加算出力線３０１から送られてくるノイズ信号を蓄積容量Ｃ４２１、Ｃ４２２およびＣ４２３に蓄積した後に、トランジスタＴ４９をオフする。以上が、ノイズ読みである。
【００９５】
次に、同一行の画素信号読みを行う。静止画撮影モードにおいては、加算を行わないので、加算回路１２は、画素信号をそのまま水平読み出し回路１３に送る。水平読み出し回路１３では、水平読出し制御線５０によりトランジスタＴ５０をオンの状態にし、加算出力線３０１から送られてくる画素信号を蓄積容量Ｃ４４１、Ｃ４４２及びＣ４４３に蓄積した後、トランジスタＴ５０をオフする。以上が、画素信号読みである。
【００９６】
水平シフトレジスタ制御線７４からの動作開始指示により、水平制御線４０１〜４１２が、１列毎に順番に選択される。このとき、「通常読み動作」が指示されているので、例えば、水平制御線４０１が示すノイズ制御線４２１および信号制御線４４１の両方が有効に働く。
【００９７】
そして、ノイズ信号は、水平ノイズ線５０１、画素信号は水平信号線５０２を介して、出力アンプ１４に送られ、画素信号とノイズ信号の差動出力が撮像素子２の出力となる。この動作を水平１行分繰り返すことで、第１行目の画素の読み出しが行われる。これを全画素に対して行うことで、静止画撮影モードが終了する。
【００９８】
次に、上記＜表示画像の制御＞の（２）に相当する撮影画像を表示部へ表示するＥＶＦ撮影モード（第二のモード）について説明する。
【００９９】
ここで、本実施形態の表示部は、撮像素子２より行・列とも１／３の解像度を有するものとし、行・列方向に３行３列加算した画像を表示する。
【０１００】
まず、ＥＶＦの読出し動作は「短時間読み動作」が指示される。このとき、図３の画素部は、図７に示す順で動作する。
【０１０１】
まず、リセット制御線２２１より駆動信号が入力されることで、リセットトランジスタＴ１をオンし、ＦＤ容量Ｃ１をリセットする。図７のＲｅｓｅｔ期間を経過した後、リセットトランジスタＴ１をオフし、ＦＤ容量Ｃ１のリセットを終了する。
【０１０２】
次に、垂直アドレス線２４１より駆動信号が入力されることで、選択トランジスタＴ２をオンし、ＦＤ容量Ｃ１のノイズ信号を垂直出力線１０１へ出力する。図７のＮｒｅａｄ２期間を経過した後、選択トランジスタＴ２をオフする。
【０１０３】
そして、転送制御線２６１より駆動信号が入力されることで、転送トランジスタＴ３をオンし、光電変換素子Ｄ１の画素信号をＦＤ容量Ｃ１へ出力する。図７のＤａｔａ期間を経過した後、転送トランジスタＴ３をオフする。
【０１０４】
その後、垂直アドレス線２４１より駆動信号が入力されることで、選択トランジスタＴ２をオンし、ＦＤ容量Ｃ１の画素信号を垂直出力線１０１へ出力する。図７のＳｒｅａｄ１期間を経過した後、選択トランジスタＴ２をオフする。
【０１０５】
ここで、Ｎｒｅａｄ１＞Ｎｒｅａｄ２としており、この「短時間読み動作」の画素の駆動タイミング（図７）は、「通常読み動作」の画素の駆動タイミング（図６）よりも、ノイズ読出し時間を短くして、フレームレートを向上している。また、読出し時のばらつきは、周辺画素を加算処理することで低減している。
【０１０６】
次に、垂直シフトレジスタ制御線３４が、「３行加算動作」を指示し、垂直レジスタ選択線３５を選択することで、垂直制御線２０１〜２１２が、順番に３行同時に選択されることになる。この動作により、垂直信号線には、垂直方向に３画素分の信号が加算平均化されて出力されることになる。ここでは、３行同時に選択された画素のうち画素（１，１）、（２，１）、（３，１）（１，２）、（２，２）、（３，２）、（１，３）、（２，３）および（３，３）について説明する。これに続く画素も同様な動作で垂直画素加算される。この場合でも画素信号読みに先だって、ノイズ読みを行う。
【０１０７】
以後、画素（１，１）、（２，１）および（３，１）が加算平均化された信号を垂直加算画素信号１１と呼び、画素（１，２）、（２，２）および（３，２）が加算平均化された信号を垂直加算画素信号１２と呼ぶ。また、画素（１，３）、（２，３）および（３，３）が加算平均化された信号を垂直加算画素信号１３と呼ぶ。これらの垂直加算画素信号１１〜１３は、それぞれ対応する垂直信号線１０１〜１０３に出力する。
【０１０８】
次に、加算回路１２において、水平３画素加算が指示され、垂直信号線１０１〜１０３に出力された垂直加算画素信号１１〜１３が加算されることで、全部で９画素分加算されて、加算出力線３０１を介して、水平読み出し回路１３に送る。
【０１０９】
水平読み出し回路１３では、水平読出し制御線４９によりトランジスタＴ４９をオンの状態にし、加算出力線３０１から送られてくるノイズ信号を蓄積容量Ｃ４２１に蓄積した後に、トランジスタＴ４９をオフする。以上が、ノイズ読みである。
【０１１０】
次に、ノイズ読みと同様な方法で、９画素加算された画素信号読みを行う。加算された信号は、加算出力線３０１を介して、水平読み出し回路１３に送られる。水平読み出し回路１３では、水平読出し制御線５０によりトランジスタＴ５０をオンの状態にし、加算出力線３０１から送られてくる画素信号を蓄積容量Ｃ４４１に蓄積した後に、トランジスタＴ５０をオフする。以上が、画素信号読みである。
【０１１１】
水平レジスタ選択線７７が選択されると、水平シフトレジスタ制御線７４からの動作開始指示により、水平制御線４０１、４０４、４０７および４１０が、１列毎に順番に選択される。このとき、「短時間読み動作」が指示されているので、信号読出し時間よりノイズ読出し時間が短くなるように制御を行う。これを全画素に対して行うことで、１フレームのＥＶＦ読出しが終了する。こうして表示部と同じ解像度に変換された画像データを画像表示部７へ表示する。また、同様の変換手順で測光用の画像も作成して測光データを検出し、同期制御部１０へ送信する。
【０１１２】
以上説明したように、本実施形態によれば、静止画の記録に比べて光電変換素子Ｄ１のノイズ読みと画素信号読みの期間を変更可能な撮像装置において、ＥＶＦ読出し時には、信号読出し時間より、ノイズ読出し時間を短くする。これにより、画像の読出し時間の短縮を図り、フレームレートを向上する効果を奏する。
【０１１３】
また、ＥＶＦ読み出し時には、複数の画素の信号を加算することで、読出し時間が短いことに起因するばらつきの低減も実現できる。
【０１１４】
（第２の実施形態）
次に、図８及び図９を参照して、本発明の第２の実施形態である撮像装置について説明する。なお、本実施形態では、撮像装置の基本的な構成と動作及び撮像素子の基本的な構成と動作は、上記第１の実施形態と同様であるので、図及び符号を流用して説明する。また、静止画撮影の制御については、上記第１の実施形態と同様であるので、その説明を省略する。
＜動画撮影の制御＞
（１）操作部９の動画撮影スイッチからの指示により動画撮影の制御が始まる。
（２）信号処理部５で、撮像素子２からの信号から測光データを検出し、同期制御部１０に送信する。
（３）測光データを元にして、同期制御部１０が駆動回路部３を介して光学系１を制御する。
（４）撮像素子２において、動画記録用の露光と信号の出力を行う。
（５）信号処理部５で、撮像素子２からの信号を記録用の画像データに変換して画像記録部８に送り、着脱可能なメモリカード等に記録するとともに、表示用の画像データに変換して画像表示部７に表示する。
（６）（２）から（５）までを繰り返すとともに、操作部９からの指示を待つ。
【０１１５】
次に、上記＜動画撮影の制御＞の（４）に相当する動画撮影モード（第三のモード）について説明する。
【０１１６】
まず、動画撮影の読出し動作は「短時間読み動作」が指示される。このとき、図３の画素部は、図８に示す順で動作する。
【０１１７】
まず、リセット制御線２２１より駆動信号が入力されることで、リセットトランジスタＴ１をオンし、ＦＤ容量Ｃ１をリセットする。図８のＲｅｓｅｔ期間を経過した後、リセットトランジスタＴ１をオフし、ＦＤ容量Ｃ１のリセットを終了する。
【０１１８】
次に、垂直アドレス線２４１より駆動信号が入力されることで、選択トランジスタＴ２をオンし、ＦＤ容量Ｃ１のノイズ信号を垂直出力線１０１へ出力する。図８のＮｒｅａｄ２期間を経過した後、選択トランジスタＴ２をオフする。
【０１１９】
そして、転送制御線２６１より駆動信号が入力されることで、転送トランジスタＴ３をオンし、光電変換素子Ｄ１の画素信号をＦＤ容量Ｃ１へ出力する。図８のＤａｔａ期間を経過した後、転送トランジスタＴ３をオフする。
【０１２０】
その後、垂直アドレス線２４１より駆動信号が入力されることで、選択トランジスタＴ２をオンし、ＦＤ容量Ｃ１の画素信号を垂直出力線１０１へ出力する。図８のＳｒｅａｄ２期間を経過した後、選択トランジスタＴ２をオフする。
【０１２１】
ここで、Ｎｒｅａｄ１＞Ｎｒｅａｄ２、Ｓｒｅａｄ１＞Ｓｒｅａｄ２としている。この「短時間読み動作」の画素の駆動タイミング（図８）は、「通常読み動作」の画素の駆動タイミング（図６）と比較して、ノイズ信号・画素信号とも読出し期間を短くしており、これにより、フレームレートを向上している。
【０１２２】
ここで、Ｎｒｅａｄ２＞Ｎｒｅａｄ３としたとき、図９のようにノイズ読み時間を更に短くしても良い。また、読出し時のばらつきはノイズ読み・画素信号読みデータをそれぞれ周辺画素加算処理することで低減している。
【０１２３】
動画記録の解像度は撮像素子２より行・列とも１／３の解像度で記録し、行・列方向に３行３列加算した動画を記録する。
【０１２４】
まず、垂直シフトレジスタ制御線３４が、「３行加算動作」を指示し、垂直レジスタ選択線３５を選択することで、垂直制御線２０１〜２１２が、順番に３行同時に選択されることになる。
【０１２５】
この動作により、垂直信号線には、垂直方向に３画素分の信号が加算平均化されて出力されることになる。ここでは、３行同時に選択された画素のうち画素（１，１）、（２，１）、（３，１）（１，２）、（２，２）、（３，２）、（１，３）、（２，３）および（３，３）について説明する。これに続く画素も同様な動作で垂直画素加算される。この場合でも画素信号読みに先だって、ノイズ読みを行う。
【０１２６】
以後、画素（１，１）、（２，１）および（３，１）が加算平均化された信号を垂直加算画素信号１１と呼び、画素（１，２）、（２，２）および（３，２）が加算平均化された信号を垂直加算画素信号１２と呼ぶ。また、画素（１，３）、（２，３）および（３，３）が加算平均化された信号を垂直加算画素信号１３と呼ぶ。これらの垂直加算画素信号１１〜１３は、それぞれ対応する垂直信号線１０１〜１０３に出力する。
【０１２７】
次に、加算回路１２において、水平３画素加算が指示され、垂直信号線１０１〜１０３に出力された垂直加算画素信号１１〜１３が加算されることで、全部で９画素分加算されて、加算出力線３０１を介して、水平読み出し回路１３に送る。水平読み出し回路１３では、水平読出し制御線４９によりトランジスタＴ４９をオンの状態にし、加算出力線３０１から送られてくるノイズ信号を蓄積容量Ｃ４２１に蓄積した後に、トランジスタＴ４９をオフする。以上が、ノイズ読みである。
【０１２８】
次に、ノイズ読みと同様な方法で、９画素加算された画素信号読みを行う。加算された信号は、加算出力線３０１を介して、水平読み出し回路１３に送られる。水平読み出し回路１３では、水平読出し制御線５０によりトランジスタＴ５０をオンの状態にし、加算出力線３０１から送られてくる画素信号を蓄積容量Ｃ４４１に蓄積した後に、トランジスタＴ５０をオフする。以上が、画素信号読みである。
【０１２９】
水平レジスタ選択線７７が選択されると、水平シフトレジスタ制御線７４からの動作開始指示により、水平制御線４０１、４０４、４０７および４１０が、１列毎に順番に選択される。このとき、「短時間読み動作」が指示されているので、信号読出し時間よりノイズ読出し時間が短くなるように制御を行う。これを全画素に対して行うことで、１フレームの動画読出しが終了する。こうして表示部と同じ解像度に変換された画像データを画像表示部７へ表示する。また、同様の変換手順で測光用の画像も作成して測光データを検出し、同期制御部へ送信する。
【０１３０】
以上説明したように、本実施形態によれば、静止画の記録に比べて光電変換素子Ｄ１のノイズ読みと画素信号読みの期間を変更可能な撮像装置において、動画記録時には、信号読出し時間より、ノイズ読出し時間及び信号読出し時間を短くしている。これにより、画像の読出し時間の短縮を図り、フレームレートを向上する効果を奏する。
【０１３１】
また、動画読み出し時には、複数の画素の信号を加算することで、読出し時間が短いことに起因するばらつきの低減も実現できる。
【０１３２】
なお、本発明は、上記実施形態に例示したものに限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
【図面の簡単な説明】
【０１３３】
【図１】本発明の第１の実施形態である撮像装置を説明するためのブロック図である。
【図２】撮像素子の構成例を示す図である。
【図３】図２に示す撮像素子の画素の構成例を示す図である。
【図４】図２に示す撮像素子の加算回路の構成例を示す図である。
【図５】図２に示す撮像素子の水平読出し回路の構成例を示す図である。
【図６】静止画撮影の「通常読み動作」における画素部の動作例を説明するための図である。
【図７】ＥＶＦの「短時間読み動作」における画素部の動作例を説明するための図である。
【図８】本発明の第２の実施形態である撮像装置を説明するための図であり、動画撮影の「短時間読み動作」における画素部の動作例を説明するための図である。
【図９】動画撮影の「短時間読み動作」における画素部の他の動作例を説明するための図である。
【符号の説明】
【０１３４】
１    光学系
２    撮像素子
３    駆動回路部
４    前処理部
５    信号処理部
６    メモリ部
７    画像表示部
８    画像記録部
９    操作部
１０    同期制御部
１１    画素
１２    加算回路
１３    水平読出し回路
１４    出力回路
２１〜３２    垂直シフトレジスタ
３３    垂直制御回路
４０    加算制御回路
６１〜７２    水平シフトレジスタ
７３    水平制御回路
１０１〜１１２    垂直信号線
２０１〜２１２    垂直制御線
３０１〜３１２    加算出力線
４０１〜４１２    水平制御線
【図１】
2010062638.tif 000003
【図２】
2010062638.tif 000004
【図３】
2010062638.tif 000005
【図４】
2010062638.tif 000006
【図５】
2010062638.tif 000007
【図６】
2010062638.tif 000008
【図７】
2010062638.tif 000009
【図８】
2010062638.tif 000010
【図９】
2010062638.tif 000011