(57)【要約】【課題】裏面照射型の画素構造を採用する場合であっても、遮光膜の形成部分に対して選択的なアニール処理を可能にして、サーマルバジェットによる制限を超えることなく当該遮光膜の下方部分における暗電流発生を改善する。【解決手段】半導体基板３０に光電変換を行う受光部３１を形成する工程と、前記半導体基板３０の受光面側を覆う絶縁膜３２ａ，３２ｂを形成する工程と、前記絶縁膜３２ａ，３２ｂ上を前記受光部３１に対応しつつ部分的に覆う金属遮光膜３３を形成する工程と、前記金属遮光膜３３にマイクロ波を照射して当該金属遮光膜３３を加熱し、前記絶縁膜３２ａ，３２ｂにおける当該金属遮光膜３３との積層部分に対して選択的なアニール処理を行う工程と、を含んで固体撮像装置を製造する。【選択図】図４
2010278175.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に光電変換を行う受光部を形成する工程と、
前記半導体基板の受光面側を覆う絶縁膜を形成する工程と、
前記絶縁膜上を前記受光部に対応しつつ部分的に覆う金属遮光膜を形成する工程と、
前記金属遮光膜にマイクロ波を照射して当該金属遮光膜を加熱し、前記絶縁膜における当該金属遮光膜との積層部分に対して選択的なアニール処理を行う工程と
を含む半導体装置の製造方法。
【請求項２】
前記金属遮光膜は、タングステン、アルミニウム、チタン、銅、タンタルのうちの少なくとも一つの元素を含む金属膜、またはその積層膜である
請求項１記載の半導体装置の製造方法。
【請求項３】
前記アニール処理は、その処理温度が２５０℃〜５００℃の範囲内にある
請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記絶縁膜は、マイクロ波吸収体としての機能を有した材料によって形成される
請求項１、２または３記載の半導体装置の製造方法。
【請求項５】
前記半導体基板は、当該半導体基板の一方の面側に配線層が形成され、当該半導体基板の他方の面側が前記受光部の受光面側となる、裏面照射型の固体撮像装置を構成するためのものである
請求項１、２、３または４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に裏面照射型の固体撮像装置の製造に適した半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、ＣＣＤ（Charge Coupled Device）イメージセンサやＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の固体撮像装置が、様々な電子機器に搭載されて利用されている。
固体撮像装置は、例えばＣＭＯＳイメージセンサであれば、各画素が、シリコン基板に形成されたフォトダイオードと、その上部に光を集めるために形成されたオンチップレンズで構成されている。そして、入射光がそのオンチップレンズを通ってフォトダイオード内に到達すると、光電変換を起こして電圧値として出力され、その結果、光を電気信号として取り出すことができる。
ところで、一般的な構成のＣＭＯＳイメージセンサでは、オンチップレンズとフォトダイオードの間に、電圧の入出力に用いるトランジスタや配線層等が多層に形成されている。そのため、入射光が光路途中の配線層にあたって跳ね返ったり、配線層の層間膜との界面で屈折を起こして曲がったりして、オンチップレンズで集めた光を効率よくフォトダイオードに到達させることができないおそれがある。
このことから、ＣＭＯＳイメージセンサについては、上述した一般的な構成の画素構造とは異なり、シリコン基板の裏面側から光を照射して入射光を効率よくフォトダイオードに到達させる、いわゆる裏面照射型の画素構造を採用することが提案されている（例えば、特許文献１参照。）。
【０００３】
図６は、裏面照射型ＣＭＯＳイメージセンサの画素構造の一具体例を示す説明図である。図例のように、裏面照射型の画素構造では、フォトダイオード５１が形成されたシリコン基板５０の一方の面側（図中における下面側）に図示しない配線層が形成される。また、シリコン基板５０の他方の面側（図中における上面側）には、高誘電率（high-K）である酸化ハフニウム（ＨｆＯ2）膜や酸化シリコン（ＳｉＯ2）膜等といった絶縁膜５２を介して、遮光膜５３が形成されている。この遮光膜５３は、フォトダイオード５１には光を入射させるが、その他の部分については遮光するように、部分的にパターニングされて配されている。そして、遮光膜５３よりもさらに光の入射側（図中のさらに上面側）には、平坦化のための保護膜５４を介して、オンチップレンズ５６が形成されている。このような裏面照射型の画素構造では、シリコン基板５０の裏面側（図中における上面側）から光を照射させることで、配線やトランジスタの影響を受けることなく、単位画素に入る光の量を増大させるとともに、光の入射角変化に対する感度低下を抑えることが可能である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２５８６８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、裏面照射型の画素構造では、一般的な構成である表面照射型のものと比較して、遮光膜５３によって覆われる当該遮光膜５３の下方部分において、暗電流増加が生じることが経験的に分かっている。このような暗電流増加は、撮像結果の画質低下に繋がるため、抑制すべきである。
暗電流低減のためには、遮光膜５３の形成後に、水素シンター処理を行うことが考えられる。水素シンター処理とは水素を含む雰囲気中で熱処理を施す工程であり、これにより暗電流の発生要因となる不純物準位の不活性化が行われることになる。ところが、水素シンター処理を行っても、遮光膜５３の下方部分については、当該部分のピニングが不十分であり、必ずしも暗電流低減が図れるとは限らない。これを改善するためにはシンター高温化が有効であることがわかっているが、デバイス全体に対するサーマルバジェット（加える温度の時間積分値）による制限のため、実現することが困難である。
【０００６】
そこで、本発明は、例えば裏面照射型の画素構造を採用する場合であっても、遮光膜の形成部分に対して選択的なアニール処理を可能にすることで、サーマルバジェットによる制限を超えることなく、当該遮光膜の下方部分における暗電流改善に寄与する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記目的を達成するために案出された半導体装置の製造方法で、半導体基板に光電変換を行う受光部を形成する工程と、前記半導体基板の受光面側を覆う絶縁膜を形成する工程と、前記絶縁膜上を前記受光部に対応しつつ部分的に覆う金属遮光膜を形成する工程と、前記金属遮光膜にマイクロ波を照射して当該金属遮光膜を加熱し、前記絶縁膜における当該金属遮光膜との積層部分に対して選択的なアニール処理を行う工程とを含む半導体装置の製造方法である。
【０００８】
上記手順の半導体装置の製造方法では、絶縁膜上を部分的に覆う金属遮光膜に対してマイクロ波を照射して、当該金属遮光膜を加熱する。これにより、当該金属遮光膜の下方部分、すなわち絶縁膜における当該金属遮光膜との積層部分には、熱伝導により当該金属遮光膜の熱が伝わることになる。つまり、金属遮光膜を熱源として、絶縁膜における金属遮光膜との積層部分に対して、選択的なアニール処理が行われる。そのため、半導体装置全体に対する加熱温度の高温化を要することなく、金属遮光膜の下方部分に対してのみ選択的なアニール処理が行って、当該下方部分のピニング強化および界面特性向上が図れるようになる。
【発明の効果】
【０００９】
本発明によれば、金属遮光膜の下方部分に対して選択的なアニール処理が行うことで、当該下方部分のピニング強化および界面特性向上が図れる。したがって、例えば裏面照射型の画素構造を採用する場合であっても、半導体装置全体に対するサーマルバジェットによる制限を超えることなく、金属遮光膜の下方部分における暗電流改善に寄与することが可能になる。
【図面の簡単な説明】
【００１０】
【図１】ＣＭＯＳイメージセンサの概略構成例を示す機能ブロック図である。
【図２】ＣＭＯＳイメージセンサの画素部の単位画素の回路構成の一例を示す回路図である。
【図３】裏面照射型ＣＭＯＳイメージセンサの画素構造の概略構成例を示す断面図である。
【図４】裏面照射型ＣＭＯＳイメージセンサの画素構造の要部製造手順の一例を示す模式的断面図である。
【図５】裏面照射型ＣＭＯＳイメージセンサの画素構造の要部製造手順の他の例を示す模式的断面図である。
【図６】面照射型ＣＭＯＳイメージセンサの画素構造の要部構成例を示す模式的断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明を実施するための形態（以下、「実施形態」という。）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
【００１２】
＜１．第１の実施の形態＞
［固体撮像装置の構成例］
先ず、本発明が適用されて製造される半導体装置の構成例について、当該半導体装置の一具体例である固体撮像装置を挙げて説明する。ここでは、固体撮像装置として、裏面照射型のＣＭＯＳイメージセンサを例に挙げて、以下の説明を行う。
【００１３】
図１は、ＣＭＯＳイメージセンサの概略構成例を示す機能ブロック図である。
図例のように、ＣＭＯＳイメージセンサは、画素部１１と、周辺回路部とを有し、これらが同一の半導体基板上に搭載された構成となっている。本例では、周辺回路部として、垂直選択回路１２と、Ｓ／Ｈ（サンプル／ホールド）・ＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路１３と、水平選択回路１４と、タイミングジェネレータ（ＴＧ）１５と、ＡＧＣ（Automatic Gain Control）回路１６と、Ａ／Ｄ変換回路１７と、デジタルアンプ１８と、を有する。
画素部１１には、後述する単位画素が行列状に多数配置され、行単位でアドレス線等が、列単位で信号線等がそれぞれ設けられている。
垂直選択回路１２は、画素を行単位で順に選択し、各画素の信号を、垂直信号線を通して、画素列毎にＳ／Ｈ・ＣＤＳ回路１３に読み出す。
Ｓ／Ｈ・ＣＤＳ回路１３は、各画素列から読み出された画素信号に対し、ＣＤＳ等の信号処理を行う。
水平選択回路１４は、Ｓ／Ｈ・ＣＤＳ回路１３に保持されている画素信号を順に取り出し、ＡＧＣ回路１６に出力する。
ＡＧＣ回路１６は、水平選択回路１４から入力した信号を適当なゲインで増幅し、Ａ／Ｄ変換回路１７に出力する。
Ａ／Ｄ変換回路１７は、ＡＧＣ回路１６から入力したアナログ信号をデジタル信号に変換し、デジタルアンプ１８に出力する。
デジタルアンプ１８は、Ａ／Ｄ変換回路１７から入力したデジタル信号を適当に増幅して、パッド（端子）より出力する。
垂直選択回路１２、Ｓ／Ｈ・ＣＤＳ回路１３、水平選択回路１４、ＡＧＣ回路１６、Ａ／Ｄ変換回路１７およびデジタルアンプ１８の各動作は、タイミングジェネレータ１５から出力される各種のタイミング信号に基づいて行われる。
【００１４】
図２は、画素部１１の単位画素の回路構成の一例を示す回路図である。
単位画素は、光電変換素子として例えばフォトダイオード２１を有する。そして、この１個のフォトダイオード２１に対して、転送トランジスタ２２、増幅トランジスタ２３、アドレストランジスタ２４、リセットトランジスタ２５の４つのトランジスタを能動素子として有する。
フォトダイオード２１は、入射光をその光量に応じた量の電荷（ここでは電子）に光電変換する。
転送トランジスタ２２は、フォトダイオード２１とフローティングディフュージョンＦＤとの間に接続され、駆動配線２６を通じてそのゲート（転送ゲート）に駆動信号が与えられることで、フォトダイオード２１で光電変換された電子をフローティングディフュージョンＦＤに転送する。フローティングディフュージョンＦＤには、増幅トランジスタ２３のゲートが接続されている。
増幅トランジスタ２３は、アドレストランジスタ２４を介して垂直信号線２７に接続され、画素部外の定電流源Ｉとソースフォロアを構成している。そして、駆動配線２８を通してアドレス信号がアドレストランジスタ２４のゲートに与えられ、当該アドレストランジスタ２４がオンすると、増幅トランジスタ２３はフローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧を垂直信号線２７に出力する。垂直信号線２７を通じて、各画素から出力された電圧はＳ／Ｈ・ＣＤＳ回路１３に出力される。
リセットトランジスタ２５は、電源ＶｄｄとフローティングディフュージョンＦＤとの間に接続され、駆動配線２９を通してそのゲートにリセット信号が与えられることで、フローティングディフュージョンＦＤの電位を電源Ｖｄｄの電位にリセットする。
これらの動作は、転送トランジスタ２２、アドレストランジスタ２４およびリセットトランジスタ２５の各ゲートが行単位で接続されていることから、１行分の各画素について同時に行われる。
【００１５】
図３は、裏面照射型ＣＭＯＳイメージセンサの画素構造の概略構成例を示す断面図である。
図例のＣＭＯＳイメージセンサは、配線層３８が形成された第１面側とは反対側の第２面側から光を受光する。
基板３０は、例えばｎ型のシリコン基板からなり、本発明における半導体基板に相当する。基板３０には、単位画素を構成する複数の受光部３１が形成されている。
受光部３１は、図２に示すフォトダイオード２１に相当する。受光部３１は、基板３０中のｐｎ接合により構成される。基板３０は、裏面から光を入射し得るように、シリコンウェハを薄膜化することにより形成される。基板３０の厚さは、固体撮像装置の種類にもよるが、可視光用の場合には２〜６μｍであり、近赤外線用では６〜１０μｍとなる。
基板３０の第２面側（裏面側、光入射側）には、酸化シリコンからなる絶縁膜３２を介して、金属遮光膜３３が形成されている。金属遮光膜３３には、受光部３１の部位に開口部３３ａが形成されている。金属遮光膜３３上には、窒化シリコンからなる保護膜３４が形成されている。保護膜３４上には、所望の波長領域の光のみを通過させるカラーフィルタ３５が形成されている。また、カラーフィルタ３５上には、入射光を受光部３１へ集光させるマイクロレンズ３６が形成されている。
一方、基板３０の第１面側には、各種のトランジスタが形成される。また、図示はしないが、基板３０の画素部には、図２に示すトランジスタ２２〜２５が形成される。さらに、図示はしないが、基板３０の周辺回路部にはｐウェルおよびｎウェルが形成されており、これらウェルにＣＭＯＳ回路が形成されている。
基板３０の第１面（表面）上には、多層の金属配線を含む配線層３８が形成されている。配線層３８上には、図示しない接着層を介して支持基板３９が設けられている。支持基板３９は、基板３０の強度を補強するために設けられる。支持基板３９は、例えばシリコン基板からなる。
【００１６】
［固体撮像装置の製造方法］
次に、以上のような構成のＣＭＯＳイメージセンサの製造方法を説明する。ここでは、主としてＣＭＯＳイメージセンサの画素構造の製造手順について、以下にその説明を行う。
【００１７】
図４は、裏面照射型ＣＭＯＳイメージセンサの画素構造の要部製造手順の一例を示す模式的断面図である。
【００１８】
ＣＭＯＳイメージセンサの画素構造の製造にあたっては、先ず、図４（ａ）に示すように、基板３０に受光部３１および周辺回路３０ａを形成する。受光部３１の形成は、例えば、基板３０の撮像領域に二次元アレイ状にフォトダイオードを含む複数の画素を形成することで行う。また、周辺回路３０ａの形成は、例えば、ＣＭＯＳトランジスタからなるロジック回路等を形成することで行う。
【００１９】
次いで、図４（ｂ）に示すように、受光部３１および周辺回路３０ａの全面上に、絶縁膜３２の一つとして、例えばＡＬＤ（Atomic Layer Deposition）法によって、高誘電率（high-K）であるＨｆＯ2膜３２ａを形成する。このＨｆＯ2膜３２ａは、屈折率が２．０程度であり、好適な膜厚を調整することで反射防止効果を得ることが可能になる。好適な膜厚としては、例えば５０ｎｍ〜６０ｎｍ程度が考えられる。また、このＨｆＯ2膜３２ａについては、結晶化アニールを行うと、膜中に負の固定電荷を形成することになる。つまり、ＨｆＯ2膜３２ａは、マイナスの負電荷をもつ膜として形成される。なお、ＡＬＤ法によってＨｆＯ2膜３２ａを形成する際には、基板３０の表面との界面に１ｎｍ程度の酸化シリコン膜（ただし不図示）が形成される。
【００２０】
ＨｆＯ2膜３２ａの形成後は、そのＨｆＯ2膜３２ａの全面上に、絶縁膜３２の他の一つとして、例えばＡＬＤ法によって、ＳｉＯ2膜３２ｂを形成する。このＳｉＯ2膜３２ｂを形成することで、ＨｆＯ2膜３２ａと後に形成する金属遮光膜３３が直接接触せず、両者の接触に起因した当該ＨｆＯ2膜３２ａと当該金属遮光膜３３との反応を抑制することができる。これと同時に、金属遮光膜３３のエッチングの際にＨｆＯ2膜３２ａの表面を直接エッチングに晒すことを防ぐこともできる。
【００２１】
なお、ここでは、絶縁膜３２としてＨｆＯ2膜３２ａおよびＳｉＯ2膜３２ｂを形成する場合を例に挙げたが、必ずしもこれらに限定されることはなく、他の成膜材料を用いて形成しても構わない。ただし、絶縁膜３２は、比誘電率が５以上の形成膜を含んでいることが望ましい。比誘電率が５以上の高誘電率（high-K）の膜形成材料としては、例えば、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ランタノイド（Ｌｎ）元素のうち、少なくとも１つの元素を含んで構成されたものが挙げられる。
【００２２】
絶縁膜３２としてのＨｆＯ2膜３２ａおよびＳｉＯ2膜３２ｂの形成後は、続いて、ＳｉＯ2膜３２ｂの全面上に、金属遮光膜３３となる金属膜３３ａを形成する。金属膜３３ａの膜形成材料としては、遮光能力に優れたタングステン（Ｗ）を用いることが考えられる。ただし、必ずしもこれに限定されることはなく、タングステン（Ｗ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、タンタル（Ｔａ）のうちの少なくとも一つの元素を含む金属膜、またはその積層膜であっても構わない。このような膜形成材料を用いた場合には、その遮光能力により金属遮光膜３３の下方部分における暗電流の問題が顕著に発生し得るが、その場合であっても後述するアニール処理を経れば当該暗電流の問題の改善が図れるようになる。
【００２３】
その後は、図４（ｃ）に示すように、金属膜３３ａに対して、例えばエッチング処理を行って、当該金属膜３３ａが受光部３１上の一部領域および周辺回路３０ａ上の全面領域を覆うように、選択除去する。
受光部３１上の一部領域を覆うのは、当該受光部３１に光が入らない領域を作ることによって、その受光部３１の出力によって画像での黒レベルを決定するためである。また、周辺回路３０ａ上の全面領域を覆うのは、当該周辺回路３０ａに光が入ることによる特性変動を抑制するためである。
この選択除去加工後の金属膜３３ａが、絶縁膜３２上を受光部３１に対応しつつ部分的に覆う金属遮光膜３３となるのである。ここで、受光部３１に「対応」とは、当該受光部３１の形成パターンに対応して金属遮光膜３３が形成されることを意味する。ただし、両パターンが完全に合致する必要はなく、上述したように金属遮光膜３３が受光部３１上の一部領域を覆う場合についても、両パターンが「対応」している場合の一態様に含まれるものとする。また、「部分的」とは、絶縁膜３２上の全面領域を覆うのではないことを意味する。
【００２４】
金属遮光膜３３の形成後は、図４（ｄ）に示すように、当該金属遮光膜３３に対してマイクロ波を照射する。マイクロ波を照射すると、当該マイクロ波と金属遮光膜３３の形成物質の相互作用によって、当該形成物質の内部から熱が生じる。これは、金属遮光膜３３の形成物質内の荷電粒子や電気双極子が、マイクロ波による振動電磁場の影響で、回転または振動するからである。つまり、マイクロ波の照射によって、金属遮光膜３３を加熱するのである。
【００２５】
このようにして金属遮光膜３３を加熱すると、当該金属遮光膜３３の下方部分、すなわち絶縁膜３２における当該金属遮光膜３３との積層部分には、熱伝導により当該金属遮光膜３３の熱が伝わることになる。つまり、金属遮光膜３３を熱源として、絶縁膜３２における金属遮光膜３３との積層部分に対して、選択的なアニール処理が行われる。ここで、「選択的」とは、絶縁膜３２上の全面領域に対して均一ではなく、金属遮光膜３３との積層部分を主として、アニール処理が行われることを意味する。
【００２６】
このとき、金属遮光膜３３を加熱するためのマイクロ波としては、例えば３００ＭＨｚ以上３００ＧＨｚ以下の周波数のものを用いることが考えられる。
また、絶縁膜３２に対する選択的なアニール処理は、その処理温度が２５０℃〜５００℃の範囲内にあるように、さらに好適には４００℃以下となるように、マイクロ波の周波数や照射時間等を調整することが考えられる。このような温度設定とすれば、例えば配線層３８のような絶縁膜３２以外の箇所について、アニール処理によるダメージが及んでしまうのを抑制し得るようになる。
【００２７】
以上のように、金属遮光膜３３にマイクロ波を照射して絶縁膜３２に対するアニール処理を行えば、ＣＭＯＳイメージセンサ全体、すなわち絶縁膜３２上の全面領域に対して加熱温度の高温化を要することなく、金属遮光膜３３の下方部分に対してのみ選択的なアニール処理で当該下方部分を改質させることが実現可能となる。そして、当該下方部分について、ＣＭＯＳイメージセンサ全体のサーマルバジェットによる制限を超えることなく、ピニング強化が図れるとともに、界面特性が改善することになる。したがって、金属遮光膜３３が絶縁膜３２上を部分的に覆う場合であっても、当該金属遮光膜３３の下方部分、すなわち絶縁膜３２における金属遮光膜３３との積層部分からの暗電流の湧き出しを抑制することができる。
【００２８】
その後は、図４（ｅ）に示すように、金属遮光膜３３の形成によって発生するによる段差を平坦化するための保護膜３４を形成する。この保護膜３４は、例えば塗布による絶縁膜で形成する。
そして、保護膜３４上における受光部３１の形成領域には、カラーフィルタ３５を形成し、さらにその上に集光のためのオンチップマイクロレンズ３６を形成する。これにより、図３に示した構成の裏面照射型ＣＭＯＳイメージセンサの画素構造が製造される。
【００２９】
＜２．第２の実施の形態＞
図５は、裏面照射型ＣＭＯＳイメージセンサの画素構造の要部製造手順の他の例を示す模式的断面図である。
なお、ここでは、主として、上述した第１の実施の形態の場合との相違点を説明する。
【００３０】
ここで例に挙げる製造手順では、図５（ａ）に示すように、基板３０に形成された受光部３１および周辺回路３０ａの全面上に、絶縁膜３２の一つとして、ＨｆＯ2膜３２ａを形成する。ここまでは、上述した第１の実施の形態の場合と同様である。
【００３１】
ＨｆＯ2膜３２ａの形成後は、そのＨｆＯ2膜３２ａの全面上に、絶縁膜３２の他の一つとして、例えばＡＬＤ法によって、炭化シリコン（ＳｉＣ）膜３２ｃを形成する。このＳｉＣ膜３２ｃの形成材料であるＳｉＣは、マイクロ波吸収体としての機能を有した材料である。したがって、ＳｉＣ膜３２ｃは、マイクロ波吸収体としての機能を有した材料によって形成されていことになる。
【００３２】
そして、絶縁膜３２としてのＨｆＯ2膜３２ａおよびＳｉＣ膜３２ｃの形成後は、続いて、ＳｉＣ膜３２ｃの全面上に、金属遮光膜３３となる金属膜３３ａを形成する。金属膜３３ａの形成は、上述した第１の実施の形態の場合と同様に行えばよい。
【００３３】
その後は、図５（ｂ）に示すように、金属膜３３ａに対して、例えばエッチング処理を行って、当該金属膜３３ａが受光部３１上の一部領域および周辺回路３０ａ上の全面領域を覆うように、選択除去する。この選択除去についても、上述した第１の実施の形態の場合と同様に行えばよい。これにより、絶縁膜３２上を受光部３１に対応しつつ部分的に覆う金属遮光膜３３が形成されることになる。
【００３４】
このようにして金属遮光膜３３を形成した後は、第１の実施の形態で説明したように、マイクロ波の照射を行う。
このとき、金属遮光膜３３の下層側には、ＳｉＣ膜３２ｃが配されている。そして、そのＳｉＣ膜３２ｃは、マイクロ波吸収体としての機能を有している。
したがって、マイクロ波の照射を行うと、そのマイクロ波は、金属遮光膜３３の他にＳｉＣ膜３２ｃにも吸収されて、当該金属遮光膜３３と当該ＳｉＣ膜３２ｃとの両方について加熱することになる。
【００３５】
マイクロ波を照射して金属遮光膜３３を加熱すると、当該金属遮光膜３３は絶縁膜３２上を部分的に覆っているので、当該金属遮光膜３３の下方部分に対してのみ選択的なアニール処理で当該下方部分を改質させることが実現可能となる。
しかも、金属遮光膜３３に加えてＳｉＣ膜３２ｃについてもマイクロ波の照射による加熱を行うと、金属遮光膜３３の下方部分におけるＨｆＯ2膜３２ａに対して効率的な加熱が可能になることに加え、当該下方部分以外の箇所におけるＨｆＯ2膜３２ａに対しても加熱を行うことができる。つまり、受光部３１の上方部分（すなわち有効部）におけるＨｆＯ2膜３２ａに対しても、加熱することができるようになる。その結果、金属遮光膜３３による遮光部と当該金属遮光膜３３によって遮光されない有効部とのそれぞれについて、ＨｆＯ2膜３２ａにおける界面特性が改善し、これにより当該ＨｆＯ2膜３２ａからの暗電流の湧き出しを抑制することができる。
【００３６】
なお、上述した第１および第２の実施の形態では、本発明の好適な実施具体例を説明したが、本発明はその内容に限定されることはない。
例えば、各実施の形態で挙げた数値や材料等は一具体例であり、これに限定されるものではない。
また、各実施の形態では、裏面照射型のＣＭＯＳイメージセンサを例に挙げて説明したが、これに限定されるものではなく、他の固体撮像装置であっても本発明を適用することが可能である。
このように、本発明は、各実施の形態で説明した内容に限定されることはなく、その要旨を逸脱しない範囲で、適宜変更することが可能である。
【符号の説明】
【００３７】
１１…画素部、２１…フォトダイオード、３０…基板、３１…受光部、３２…絶縁膜、３２ａ…ＨｆＯ2膜、３２ｂ…ＳｉＯ2膜、３２ｃ…ＳｉＣ膜、３３…金属遮光膜、３８…配線層
【図１】
2010278175.tif 000003
【図２】
2010278175.tif 000004
【図３】
2010278175.tif 000005
【図４】
2010278175.tif 000006
【図５】
2010278175.tif 000007
【図６】
2010278175.tif 000008