(57)【要約】【課題】ウェハ面内ばらつきが小さく収率の高い半導体装置を提供する。【解決手段】本発明の半導体装置の製造方法は、第１導電型の半導体ウェハ表面に、第１導電型の不純物を導入する工程と、前記第１導電型の不純物を所望の深さまで拡散する工程と、前記所望の深さまで第１導電型の不純物を拡散することで得られた第１導電型の不純物領域を、所望の深さまで除去し、所望の導電型の半導体ウェハ表面を得る工程と、前記半導体ウェハ表面に、第２導電型の不純物を導入し、第２導電型の不純物領域を形成する工程と、前記第２導電型の不純物領域および前記第１導電型の半導体ウェハ裏面に電極を形成し回路素子を形成する工程とを含むことを特徴とする。【選択図】図１
2010062463.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体ウェハ表面に、第１導電型の不純物を導入する工程と、
前記第１導電型の不純物を所望の深さまで拡散する工程と、
前記所望の深さまで第１導電型の不純物を拡散することで得られた第１導電型の不純物領域を、所望の深さまで除去し、所望の不純物濃度の半導体ウェハ表面を得る工程と
前記半導体ウェハ表面に、第２導電型の不純物を導入し、第２導電型の不純物領域を形成する工程と、
前記第２導電型の不純物領域および前記第１導電型の半導体ウェハ裏面に電極を形成し回路素子を形成する工程とを含む半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記半導体ウェハ表面を得る工程は、所望の深さまで研削する工程を含む半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、
前記半導体ウェハ表面を得る工程は、所望の深さまでエッチングする工程を含む半導体装置の製造方法。
【請求項４】
請求項１乃至３に記載の半導体装置の製造方法であって、
第１導電型の不純物を導入する工程は、前記第１導電型の半導体ウェハの表面および裏面に不純物を導入する工程であり、
前記拡散する工程後に、前記第１導電型の半導体ウェハの表面および裏面に形成された、前記第１導電型の不純物領域を所望の深さまで除去した後、前記第１導電型の不純物の導入されていない領域を含むように、前記半導体ウェハを分割する工程と、
前記分割された半導体ウェハの前記第１導電型の不純物領域内に第２導電型の不純物を導入し、第２導電型の不純物領域を形成する工程と、
を含む半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法であって、
前記分割する工程は、前記所望の導電型の表面を得るに先立ち実施される半導体装置の製造方法。
【請求項６】
第１導電型の半導体基板と、
前記半導体基板表面全体に、第１導電型の不純物を拡散して形成された第１導電型の不純物領域と、
前記第１導電型の不純物領域が形成され、研削面またはエッチング面を構成する前記半導体ウェハ表面に、形成された第２導電型の不純物領域と、
前記第２導電型の不純物領域および前記第１導電型の半導体基板裏面に形成された電極とを具備した半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法および半導体装置にかかり、特にツェナーダイオードのツェナー電圧特性の高精度化に関する。
【背景技術】
【０００２】
通常、ツェナーダイオードの製造に際しては、図９に一例を示すように、チョクラルスキー（ＣＺ）引き上げ法で形成したＮ型のシリコンウェハ１を出発材料とし、このシリコンウェハにイオン注入や拡散を行なうことでボロンなどのＰ型不純物を導入し、ＰＮ接合を形成して、所望のツェナー電圧を有する素子を形成している。２はＰ型不純物領域、３は保護膜、４は表面電極である。
【０００３】
ＣＺ引き上げ法で形成したシリコンウェハを用いて形成したツェナーダイオードは、ウェハ面内において大きなツェナー電圧ばらつきがあった、すなわちＮ型のシリコンウェハは、ＣＺ法により形成されたインゴットをスライスして形成されるが、ＣＺ法では、不純物が単結晶インゴットの中心よりに偏析するという物理的特性を有している。このため、ウェハの面内不純物濃度は、図１０に示すように、ウェハの中心部で高く、ウェハの外周ほど低くなるという傾向がある。
【０００４】
そして、中心部で不純物濃度が高いウェハ表面にＰ型不純物を導入して形成されるＰＮ接合においては、ウェハ中心部でバンドギャップが小さくなり、図１１に示すように、ツェナー電圧はウェハ中心部で低くなる。
【０００５】
このためツェナー電圧Ｖｚは中心部が低く外周部ほど高くなりばらつきが大きくなっていた。このようにばらつきのあるウェハでは細分化されたＶｚ規格を満足して製品化され、出荷し得る素子数が少なく制限され、収率が低下するため、結果的に製品コストが高騰するという問題があった。
【０００６】
ＣＺ法で形成した４インチのＮ型シリコンウェハにＰ型不純物を導入して形成したツェナーダイオードのウェハ面内比抵抗（左軸）およびツェナー電圧（右軸）は図１２のウェハ面内位置に対して図１３に示すようにツェナー電圧Ｖｚはウェハ中心部が低く外周部ほど高くなりばらつきが大きくなっている。
【０００７】
一方、近年特に、ツェナーダイオードに求められる特性範囲は極めて小さくなってきており、図１４にツェナーダイオードの基板抵抗とツェナー電圧との関係を示すように、アバランシェを生じる電圧であるツェナー電圧（Ｖｚ）は、ウェハ面内でばらつきが生じ易く、ばらつき幅Ｗに対して求められる規格幅Ｗ０は極めて小さく、良品となる素子数、収率は低下する一方であり、極めて深刻な問題となっている。
【０００８】
そこで、抵抗が場所的に不均一に分布する一導電型の半導体ウェハに他導電型の不純物を注入してツェナーダイオードを形成するにあたり、イオン注入により上記半導体ウェハに抵抗分布に応じて場所的に注入量を変えて他導電型の不純物を打ち込んだ後、適宜、所定深さまで押し込み、所望のツェナー電圧をウエハ面内において均一に確保するようにしたツェナーダイオードの製造方法が提案されている（特許文献１）。
【０００９】
【特許文献１】特開平７−７９００１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、このように、従来の技術では、ウェーハ面内で不純物濃度の均一な制御は極めて困難であった。
また、実面内均一性はエピウェーハについても良好ではあるが、不純物濃度が3E17〜5E17atoms/cm3以上の高濃度エピ層を作成するのは技術的に困難であり、結果としてウェーハ面内で高濃度の均一な制御は極めて困難であり、実用的ではなかった。
本発明は前記実情に鑑みてなされたもので、ウェハ面内ばらつきが小さく収率の高い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の半導体装置の製造方法は、第１導電型の半導体ウェハ表面に、第１導電型の不純物を導入する工程と、前記第１導電型の不純物を所望の深さまで拡散する工程と、前記所望の深さまで第１導電型の不純物を拡散することで得られた第１導電型の不純物領域を、所望の深さまで除去し、所望の不純物濃度の半導体ウェハ表面を得る工程と、前記半導体ウェハ表面に、第２導電型の不純物を導入し、第２導電型の不純物領域を形成する工程と、前記第２導電型の不純物領域および前記第１導電型の半導体ウェハ裏面に電極を形成し回路素子を形成する工程とを含むことを特徴とする。
この構成によれば、低濃度の半導体ウェハの表面もしくは両面にウェハと同一導電型の不純物を導入し、高濃度の第１導電型不純物領域を形成し、十分に拡散させた後、所望の深さまでエッチングまたは研削することで、所望の表面濃度を安定して得ることができ、面内ばらつきを低減することができる。
また本発明は、上記方法において、第１導電型の不純物を導入する工程は、前記第１導電型の半導体ウェハの表面および裏面および導入する工程であり、拡散する工程後に、前記第１導電型の半導体ウェハの表面および裏面に形成された、前記第１導電型の不純物領域を所望の深さまで除去した後、前記第１導電型の不純物の導入されていない領域を含むように、前記半導体ウェハを分割する工程と、前記分割された半導体ウェハの前記第１導電型の不純物領域内に第２導電型の不純物を導入し、第２導電型の不純物領域を形成する工程とを含む。
すなわち、第１導電型の半導体ウェハ表面および裏面に、第１導電型の不純物領域を形成し、所望の表面濃度の第１導電型の不純物領域を形成した後、前記第１導電型の不純物の導入されていない領域を含むように、分割することで表面濃度の均一なウェハを同時に２枚得ることができ、生産効率の向上を図ることができる。
【発明の効果】
【００１２】
以上説明してきたように、本発明の方法によれば、予め所望の濃度をもつように、ウェハと同一導電型の不純物を導入し、不純物（拡散）領域を形成することで、比抵抗の面内均一性に優れたウェハを得ることができる。従って、高精度に制御されたツェナー電圧をもつツェナーダイオードなどの半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１３】
次に、本発明の実施の形態１の半導体装置の製造方法について説明する。
（実施の形態１）
図１は本発明の実施の形態の半導体装置（ツェナーダイオード）を形成した半導体ウェハの面内における比抵抗を測定した結果を示す図、図２（ａ）乃至（ｇ）は、同半導体ウェハの製造工程を示す図であり、図３は半導体ウェハを用いたツェナーダイオードの製造工程を示す図、図４はその製造工程で得られたツェナーダイオードを示す図、図５は同ツェナーダイオードのウェハ面内におけるツェナー電圧を測定した結果を示す図である。
【００１４】
本実施の形態１のウェハは、図１に示すように、低濃度のシリコンウェハ１の表面に所望の濃度の同一導電型の不純物を拡散し、所望の濃度領域まで研削することで、所望の濃度で比抵抗が面内で均一な表面を得ることができるものである。
【００１５】
ツェナーダイオードの形成に先立ち、面内均一性に優れたウェハを形成する方法について説明する。
【００１６】
まず、図２（ａ）に示すようにシリコンインゴットからスライスを行い、低濃度Ｎ型ドープのなされたシリコンウェハを得る。ここでは０．４５から１Ωのシリコンウェハ１を得る。
【００１７】
次いで、図２（ｂ）に示すように、このウェハ１の表面および裏面に、不純物としてリンをイオン注入し、Ｎ型不純物領域１Ｎを形成する。
【００１８】
そして、図２（ｃ）に示すように、１２００℃５００分程度の拡散を行い、ウェハの表面および裏面に高濃度のＮ型不純物領域１Ｎを形成する。ここでＮ型不純物領域１Ｎの深さは１５０〜２５０μｍとなるようにする。図７に本実施の形態で用いる拡散炉を示す。ここでは横型拡散炉を用いておりこの横型拡散炉１００内にサセプタ１０１に多数個所定間隔で配列して搭載されたウェハ１を所定時間、維持することで表面の不純物が効率よく内部に拡散される。
【００１９】
この後不純物濃度を測定しながら、所望の濃度となる深さまで研削および研磨を行い、図２（ｄ）に示すように、面内濃度の均一なウェハ表面を得る。
【００２０】
そして、図２（ｅ）に示すように、低濃度のシリコンウェハ１を両方が含むように、スライスし、一方の面にＮ型不純物領域１Ｎを備えた２枚のウェハを得る。
【００２１】
そして最後に、図２（ｇ）に示すように、スライス面を研磨し、バックサイドダメージを除去する。
このようにして面内均一性に優れたＮ型不純物領域からなる表面を持つウェハを得る。このウェハの表面の比抵抗を測定した結果図１に示したように、面内均一性を得ることができた。このときの表面濃度は２Ｅ１６atoms/cm３程度とした。
【００２２】
続いて、上記Ｎ型シリコンウェハ表面にＮ型不純物領域を形成したウェハを出発材料とし、図３（ａ）に示すように、ウェハ１表面に第１のレジスト（図示せず）を形成し、浅い不純物領域を形成すべき領域に窓明けを行った後、Ｐ型の不純物を注入する。次いでウェハ１表面に第２のレジスト（図示せず）を形成し、深い不純物領域を形成すべき領域に窓明けを行った後、Ｐ型の不純物を注入し、１２００℃程度で拡散を行いＰ型不純物領域２ｄを形成する。ここで浅い不純物領域２は深さ３μｍ、深い不純物領域２ｄは１０μｍ程度とし、表面濃度は１Ｅ１９atoms/cm３とした。ここでも図７に示した横型拡散炉を用いた。
【００２３】
この後、図３（ｂ）に示すように保護膜３として熱酸化膜を形成しこれをパターニングする。そしてこのＰ型不純物領域２にコンタクトするように真空蒸着によりアルミニウム層を形成し、フォトリソグラフィによりレジストパターンをパターニングし、表面電極４を形成する（図３（ｃ））。
【００２４】
そして、裏面にアルミニウム層を形成し、裏面電極５とし、図４に示すツェナーダイオードを得ることができる。
この結果、面内均一性に優れたツェナ電圧をもつツェナーダイオードを得ることができる。
【００２５】
４インチウェハについて本発明の方法で形成したウェハを用いた場合のツェナー電圧Vzのばらつきは従来のＣＺ法で引き上げたウェハを用いた場合比べ、約２分の１程度になることがわかる。従って本実施の形態のツェナーダイオード用ウェハの場合、ツェナー電圧のばらつきが、大幅に低減され、製造歩留まりが大幅に向上する。    
【００２６】
なお前記実施の形態１では、表面を研削することで所望の濃度を得るようにしたが、エッチングを行うようにしてもよい。
【００２７】
また前記実施の形態１では、図７に示した横型拡散炉を用いて不純物拡散を行うようにしたが、図８に示すように縦型拡散炉を用いることで、さらに均一な拡散を実現することが可能となる。縦型拡散炉方式の拡散においては、この縦型拡散炉２００内にサセプタ２０１に多数個所定間隔で配列して搭載されたウェハ１を所定時間、維持することで表面の不純物が効率よく内部に拡散される。
本発明によれば、1E16〜6E19atoms/cm3程度の均一な表面濃度を有するウェハの作成が可能となり、結果としてウェーハ面内において均一なツェナー特性が実現可能となった。
【００２８】
（実施の形態２）
次に本発明の実施の形態２のツェナーダイオードの製造方法について説明する。
図６（ａ）乃至（ｅ）は、同半導体ウェハの製造工程を示す図である。
【００２９】
前記実施の形態１の方法では、ウェハの表面および裏面に不純物拡散層を形成し、所望の濃度となる領域まで研削した後、２つに分割し、表面および裏面両方の不純物（拡散）領域を素子領域として用いたが、本実施の形態では、表面側のみを所望の濃度となる領域まで研削し、分割する事なく、裏面側をゲッタリング層として用いるようにしたものである。
【００３０】
つまり出発材料としてのウェハの厚さは５００μｍ程度と薄くしているが、それ以外図６（ａ）乃至（ｃ）に示すように、実施の形態１の工程図２（ａ）乃至図２（ｃ）までと同様であり、ここでは説明を省略する。
そして、図２（ｄ）の工程では両面を研削したが、本実施の形態では図６（ｄ）に示すように表面側のＮ型不純物（拡散）領域のみを研削し、図６（ｅ）に示すように、低濃度のシリコンウェハ１の裏面側は研削することなく、表面濃度は５Ｅ２０〜１Ｅ１６atoms/cm3程度のままとした。
この場合も所望の濃度で比抵抗が面内で均一な表面を得ることができ、かつ裏面はゲッタリングサイトとして有効に作用するものである。
【００３１】
このように、ツェナーダイオードの形成のために、面内均一性に優れたウェハを形成することができる。
このようにして面内均一性に優れたＮ型不純物領域からなる表面を持つウェハを得る。このウェハの表面の比抵抗を測定した結果図１に示したように、面内均一性を得ることができた。このときの表面濃度は２Ｅ１６atoms/cm3程度とした。
【００３２】
続いて、上記Ｎ型シリコンウェハ表面にＮ型不純物領域を形成したウェハを出発材料とし、図３（ａ）乃至（ｃ）に示した前記実施の形態１の工程と同様にして、ウェハ１表面に第１のレジスト（図示せず）を形成し、浅い不純物領域を形成した。
この結果、面内均一性に優れたツェナ電圧をもつツェナーダイオードを得ることができる。
【産業上の利用可能性】
【００３３】
以上説明してきたように、本発明によれば、面内均一性に優れたウェハ表面を得ることができることから、大型ウェハを用いたツェナーダイオードをはじめディスクリートデバイスを始めとし、ＬＳＩに至るまで種々の半導体装置に適用可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態１のウェハの面内均一性を示す説明図
【図２】同ウェハの製造工程を示す図
【図３】同ウェハを用いたツェナーダイオードの製造工程を示す図
【図４】本発明の実施の形態１のを示す図
【図５】本発明の実施の形態１のツェナーダイオードの電流電圧特性を測定した結果を示す図
【図６】本発明の実施の形態２のウェハの製造工程を示す図
【図７】本発明の実施の形態で用いられる横型拡散炉を示す図
【図８】本発明の実施の形態で用いられる横型拡散炉を示す図
【図９】従来例のツェナーダイオードウェハを示す図
【図１０】従来例のツェナーダイオードウェハの面内不純物濃度分布を示す図
【図１１】従来例のツェナーダイオードウェハの面内比抵抗分布を示す図
【図１２】ウェハ面内位置を示す図
【図１３】従来例のツェナーダイオードウェハの比抵抗（左軸）およびツェナー電圧（右軸）ウェハ面内依存性を示す図
【図１４】従来例のツェナーダイオードウェハのツェナー電圧と規格で要求されるツェナー電圧Ｗ０との関係を示す図
【符号の説明】
【００３５】
１    ウェハ
１Ｎ  高濃度不純物（拡散）領域
２    Ｐ型不純物領域
３    保護膜
４    表面電極
５    裏面電極
【図１】
2010062463.tif 000003
【図２】
2010062463.tif 000004
【図３】
2010062463.tif 000005
【図４】
2010062463.tif 000006
【図５】
2010062463.tif 000007
【図６】
2010062463.tif 000008
【図７】
2010062463.tif 000009
【図８】
2010062463.tif 000010
【図９】
2010062463.tif 000011
【図１０】
2010062463.tif 000012
【図１１】
2010062463.tif 000013
【図１２】
2010062463.tif 000014
【図１３】
2010062463.tif 000015
【図１４】
2010062463.tif 000016