(57)【要約】【課題】ウエハの反りを極めて小さくしたウエハを提供する。【解決手段】中間層２、バッファ層３、チャネル層４および障壁層５は、順に、エピタキシャル成長により、基板１に積層される。バッファ層３は、イオンを注入されて、イオン注入領域６を形成する。このイオン注入領域６の結晶性は、劣化されている。そして、バッファ層３は、基板１から受ける応力を断ち切って、ウエハの反りを緩和する。【選択図】図１
2010092969.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
この基板に積層された複数の窒化物系III‐Ｖ族化合物半導体層と
を備え、
この半導体層は、上記基板に順に積層される少なくともバッファ層、チャネル層および障壁層を含み、
上記基板と上記障壁層との間にある上記半導体層の少なくとも一部は、イオンを注入されて、このイオンを注入された半導体層の結晶性は、劣化されていることを特徴とするウエハ。
【請求項２】
請求項１に記載のウエハにおいて、
上記注入するイオンは、Ａｌ，Ｇａ，Ｉｎ，Ｎ，ＣまたはＭｇであることを特徴とするウエハ。
【請求項３】
請求項１または２に記載のウエハにおいて、
上記イオンを注入された半導体層は、上記バッファ層であることを特徴とするウエハ。
【請求項４】
基板上に、少なくともバッファ層、チャネル層および障壁層を含む複数の窒化物系III‐Ｖ族化合物半導体層を積層する工程と、
上記基板と上記障壁層との間にある上記半導体層の少なくとも一部に、イオンを注入して、このイオンを注入した半導体層の結晶性を、劣化させる工程と
を備えることを特徴とするウエハの製造方法。
【請求項５】
請求項４に記載のウエハの製造方法において、
上記イオンを注入した後、窒素雰囲気中で１０００℃以上１２００℃以下の温度で熱処理を行う工程を備えることを特徴とするウエハの製造方法。
【請求項６】
基板上に、少なくともバッファ層、チャネル層および障壁層を含む複数の窒化物系III‐Ｖ族化合物半導体層を積層したウエハを製造する方法であって、
上記基板上に上記バッファ層までの上記半導体層を積層する工程と、
上記バッファ層にイオンを注入して、このバッファ層の結晶性を、劣化させる工程と、
上記バッファ層に、少なくともチャネル層および障壁層を順に積層する工程と
を備えることを特徴とするウエハの製造方法。
【請求項７】
請求項４から６の何れか一つに記載のウエハの製造方法において、
上記注入するイオンは、Ａｌ，Ｇａ，Ｉｎ，Ｎ，ＣまたはＭｇであることを特徴とするウエハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、窒化物系III‐Ｖ族化合物半導体層を有するウエハおよびその製造方法に関する。
【背景技術】
【０００２】
従来、窒化物系III‐Ｖ族化合物半導体であるＡｌＧａＮ／ＧａＮを用いたヘテロ構造は、ＧａＮ基板が高価であることから、サファイアやＳｉ基板の上に結晶成長が行われている。
【０００３】
サファイアやＳｉ基板上の窒化物系III‐Ｖ族化合物半導体の成長において、基板との結晶構造の違い、基板との格子不整合、基板との熱膨張係数差を緩和するためにさまざまなバッファ層構造が用いられている。
【０００４】
特にＳｉ基板の場合には、Ｓｉ基板と窒化物系III‐Ｖ族化合物半導体との熱膨張係数差が大きいため、バッファ層として、応力をバランスさせた多層膜構造が用いられている（特開平２−２２９４７６号公報：特許文献１参照、特開平１１−４０８５０号公報：特許文献２参照）。
【特許文献１】特開平２−２２９４７６号公報
【特許文献２】特開平１１−４０８５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、一般的に、サファイア基板上に、窒化物系III‐Ｖ族化合物半導体を成長した場合には、ウエハそのものは上に凸に反る傾向にあり、Ｓｉ基板上に、窒化物系III‐Ｖ族化合物半導体を成長した場合には、ウエハそのものは下に凸に反る傾向にある。
【０００６】
また、Ｓｉ基板上では、ＧａＮの膜厚を厚くするほどウエハの反りの大きさが大きくなり、厚膜成長が出来ないという問題がある。
【０００７】
さらに、基板裏面まで到達する貫通電極を形成するために、このように反ったままのウエハの裏面研磨をすることでさらにウエハの反りが大きくなり、研磨そのものに支障をきたすという問題が生じる。
【０００８】
一方、成長後のウエハそのものの反りが小さい場合でも、基板を研磨することによって応力のバランスがくずれて、ウエハの反りが増大する可能性がある。
【０００９】
そこで、この発明の課題は、ウエハの反りを極めて小さくしたウエハおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、この発明のウエハは、
基板と、
この基板に積層された複数の窒化物系III‐Ｖ族化合物半導体層と
を備え、
この半導体層は、上記基板に順に積層される少なくともバッファ層、チャネル層および障壁層を含み、
上記基板と上記障壁層との間にある上記半導体層の少なくとも一部は、イオンを注入されて、このイオンを注入された半導体層の結晶性は、劣化されていることを特徴としている。
【００１１】
この発明のウエハによれば、上記基板と上記障壁層との間にある上記半導体層の少なくとも一部は、イオンを注入されて、このイオンを注入された半導体層の結晶性は、劣化されているので、この劣化された半導体層が、基板から受ける応力を断ち切って、ウエハの反りを緩和する。
【００１２】
また、一実施形態のウエハでは、上記注入するイオンは、Ａｌ，Ｇａ，Ｉｎ，Ｎ，ＣまたはＭｇである。
【００１３】
この実施形態のウエハによれば、上記注入するイオンは、Ａｌ，Ｇａ，Ｉｎ，Ｎ，ＣまたはＭｇであるので、注入したイオンは、新たなキャリアを生じず、リーク電流は、増大しない。
【００１４】
また、一実施形態のウエハでは、上記イオンを注入された半導体層は、上記バッファ層である。
【００１５】
この実施形態のウエハによれば、上記イオンを注入された半導体層は、上記バッファ層であるので、バッファ層が、基板から受ける応力を断ち切って、チャネル層は、基板の応力を受けない。したがって、チャネル層を厚くしても、ウエハの反りは大きくならないので、チャネル層を厚くできる。
【００１６】
また、この発明のウエハの製造方法は、
基板上に、少なくともバッファ層、チャネル層および障壁層を含む複数の窒化物系III‐Ｖ族化合物半導体層を積層する工程と、
上記基板と上記障壁層との間にある上記半導体層の少なくとも一部に、イオンを注入して、このイオンを注入した半導体層の結晶性を、劣化させる工程と
を備えることを特徴としている。
【００１７】
この発明のウエハの製造方法によれば、基板上に、少なくともバッファ層、チャネル層および障壁層を含む複数の窒化物系III‐Ｖ族化合物半導体層を積層する工程と、上記基板と上記障壁層との間にある上記半導体層の少なくとも一部に、イオンを注入して、このイオンを注入した半導体層の結晶性を、劣化させる工程とを備えるので、この劣化された半導体層は、基板から受ける応力を断ち切って、ウエハの反りを緩和する。
【００１８】
また、すべての半導体層を成長した後に、イオンを注入するため、製造工程を単純化できる。
【００１９】
また、一実施形態のウエハの製造方法では、上記イオンを注入した後、窒素雰囲気中で１０００℃以上１２００℃以下の温度で熱処理を行う工程を備える。
【００２０】
この実施形態のウエハの製造方法によれば、上記イオンを注入した後、窒素雰囲気中で１０００℃以上１２００℃以下の温度で熱処理を行う工程を備えるので、チャネル層および障壁層によって形成される２次元電子ガス領域の結晶は、イオン注入により、乱れるが、熱処理を行うことによって、２次元電子ガス領域の結晶性が回復する。
【００２１】
また、この発明のウエハの製造方法は、
基板上に、少なくともバッファ層、チャネル層および障壁層を含む複数の窒化物系III‐Ｖ族化合物半導体層を積層したウエハを製造する方法であって、
上記基板上に上記バッファ層までの上記半導体層を積層する工程と、
上記バッファ層にイオンを注入して、このバッファ層の結晶性を、劣化させる工程と、
上記バッファ層に、少なくともチャネル層および障壁層を順に積層する工程と
を備えることを特徴としている。
【００２２】
この発明のウエハの製造方法によれば、上記基板上に上記バッファ層までの上記半導体層を積層する工程と、上記バッファ層にイオンを注入して、このバッファ層の結晶性を、劣化させる工程と、上記バッファ層に、少なくともチャネル層および障壁層を順に積層する工程とを備えるので、この劣化されたバッファ層は、基板から受ける応力を断ち切って、ウエハの反りを緩和する。
【００２３】
また、バッファ層までを成長して、イオン注入によってバッファ層の結晶性を劣化させてから結晶成長を行うため、基板との結合がバッファ層により既に遮断されており、より厚いチャネル層を成長することが可能となる。
【００２４】
また、一実施形態のウエハの製造方法では、上記注入するイオンは、Ａｌ，Ｇａ，Ｉｎ，Ｎ，ＣまたはＭｇである。
【００２５】
この実施形態のウエハの製造方法によれば、上記注入するイオンは、Ａｌ，Ｇａ，Ｉｎ，Ｎ，ＣまたはＭｇであるので、注入したイオンは、新たなキャリアを生じず、リーク電流は、増大しない。
【発明の効果】
【００２６】
この発明のウエハによれば、上記基板と上記障壁層との間にある上記半導体層の少なくとも一部は、イオンを注入されて、このイオンを注入された半導体層の結晶性は、劣化されているので、この劣化された半導体層が、基板から受ける応力を断ち切って、ウエハの反りを緩和する。
【００２７】
この発明のウエハの製造方法によれば、基板上に、少なくともバッファ層、チャネル層および障壁層を含む複数の窒化物系III‐Ｖ族化合物半導体層を積層する工程と、上記基板と上記障壁層との間にある上記半導体層の少なくとも一部に、イオンを注入して、このイオンを注入した半導体層の結晶性を、劣化させる工程とを備えるので、この劣化された半導体層は、基板から受ける応力を断ち切って、ウエハの反りを緩和する。
【発明を実施するための最良の形態】
【００２８】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２９】
（第１の実施形態）
図１は、この発明のウエハの一実施形態である縦断面図を示している。このウエハは、基板としてのＳｉ基板１と、この基板１に積層された複数の窒化物系III‐Ｖ族化合物半導体層とを備える。
【００３０】
この半導体層は、ＡｌＧａＮ／ＡｌＮ中間層２、ＡｌＮ／ＧａＮバッファ層３、ＧａＮチャネル層４およびＡｌＧａＮ障壁層５を含む。中間層２、バッファ層３、チャネル層４および障壁層５は、順に、エピタキシャル成長により、基板１に積層される。
【００３１】
バッファ層３は、多層膜からなる。このバッファ層３は、イオンを注入されて、イオン注入領域６を形成する。このイオンを注入されたバッファ層３（つまり、イオン注入領域６）の結晶性は、劣化されている。
【００３２】
注入するイオンは、Ａｌ，Ｇａ，Ｉｎ，Ｎ，ＣまたはＭｇである。Ａｌ，Ｇａ，Ｉｎ，Ｎは、ウエハの構成元素であり、Ｃ，Ｍｇは、高抵抗化を実現できる。なお、注入するイオンとして、深い準位を形成する遷移金属を用いた場合、新たな電流コラップスの原因となる可能性が有るため望ましくない。
【００３３】
次に、上記構成のウエハの製造方法を説明する。
【００３４】
図２Ａに示すように、３インチのＳｉ基板１上に、Ａｌ０．２Ｇａ０．８Ｎ（４０ｎｍ）／ＡｌＮ（１００ｎｍ）中間層２、ＡｌＮ／ＧａＮバッファ層３（５／２０ｎｍ、５０周期）、ＧａＮチャネル層４（１μｍ）およびＡｌ０．２Ｇａ０．８Ｎ障壁層５（２０ｎｍ）を、順に、ＭＯＣＶＤ法により、積層する。基板１の温度は、１１５０℃であり、１３ｋＰａの圧力で成長させる。
【００３５】
なお、ＡｌＧａＮ／ＡｌＮ中間層２のＡｌ組成は、特に限定されるものではない。また、ＡｌＧａＮ障壁層５のＡｌ組成と厚さも、特に限定されるものでなく、必要なシートキャリア濃度に応じて変えることができる。
【００３６】
また、ＡｌＮ／ＧａＮバッファ層３の周期も任意の数を用いることができ、バッファ層３として、ＡｌＧａＮ／ＡｌＮ多層膜を用いることも可能である。このときのウエハの反りは、下に凸で約５０μｍ（−５０μｍと標記する）である。
【００３７】
その後、図２Ｂに示すように、イオン注入装置を用いて、表面から深さ１．５μｍのバッファ層３内の領域に、ドーズ量１×１０１５ｃｍ−２のＣイオンを注入して、バッファ層３にイオン注入領域６を形成する。このイオン注入領域６の結晶性は、劣化している。
【００３８】
その後、アンモニア雰囲気中１１５０℃で３０分間熱処理を行って、チャネル層４および障壁層５によって形成される２次元電子ガス（２ＤＥＧ）領域の結晶性を、回復させる。なお、窒素雰囲気中で１０００℃以上１２００℃以下の温度で熱処理を行ってもよい。
【００３９】
このようにして作成したウエハでは、ウエハの反りの大きさは、約−１０μｍとなっており、また、基板１を２００μｍまで研磨しても、ウエハの反りの大きさは、ほとんど変化しなかった。なお、注入するイオンとして、Ａｌ，Ｇａ，Ｉｎ，Ｎ，Ｍｇを用いた場合でも、ウエハの反りの大きさは、約−１５〜−１０μｍに抑えられた。
【００４０】
上記構成のウエハによれば、基板１と障壁層５との間にあるバッファ層３は、イオンを注入されて、このイオンを注入されたバッファ層３の結晶性は、劣化されているので、この劣化されたバッファ層３が、基板１から受ける応力を断ち切って、ウエハの反りを緩和する。また、バッファ層３が、基板１から受ける応力を断ち切って、チャネル層４は、基板１の応力を受けない。したがって、チャネル層４を厚くしても、ウエハの反りは大きくならないので、チャネル層４を厚くできる。
【００４１】
また、注入するイオンは、Ａｌ，Ｇａ，Ｉｎ，Ｎ，ＣまたはＭｇであるので、注入したイオンは、新たなキャリアを生じず、リーク電流は、増大しない。
【００４２】
また、上記構成のウエハの製造方法によれば、基板１上に、半導体層としてのバッファ層３、チャネル層４および障壁層５を積層する工程と、バッファ層３に、イオンを注入して、このイオンを注入したバッファ層３の結晶性を、劣化させる工程とを備えるので、この劣化されたバッファ層３は、基板１から受ける応力を断ち切って、ウエハの反りを緩和する。また、すべての半導体層を成長した後に、イオンを注入するため、製造工程を単純化できる。
【００４３】
また、イオンを注入した後、窒素雰囲気中で１０００℃以上１２００℃以下の温度で熱処理を行う工程を備えるので、チャネル層４および障壁層５によって形成される２次元電子ガス領域の結晶は、イオン注入により、乱れるが、熱処理を行うことによって、２次元電子ガス領域の結晶性が回復する。
【００４４】
（第２の実施形態）
図３Ａ〜図３Ｄは、この発明のウエハの製造方法の第２の実施形態を示している。なお、この第２の実施形態において、上記第１の実施形態と同一の部分には、同一の参照番号を付して、詳細な説明を省略する。
【００４５】
図３Ａに示すように、３インチのＳｉ基板１上に、Ａｌ０．２Ｇａ０．８Ｎ（４０ｎｍ）／ＡｌＮ（１００ｎｍ）中間層２およびＡｌＮ／ＧａＮバッファ層３（５／２０ｎｍ、５０周期）を、ＭＯＣＶＤ法により、積層する。基板１の温度は、１１５０℃であり、１３ｋＰａの圧力で成長させる。このとき、バッファ層３の最表面をＧａＮ層としておく。
【００４６】
なお、ＡｌＧａＮ／ＡｌＮ中間層２のＡｌ組成は、特に限定されるものではない。またＡｌＮ／ＧａＮバッファ層３の周期も任意の数を用いることができ、バッファ層３として、ＡｌＧａＮ／ＡｌＮ多層膜を用いることも可能である。
【００４７】
その後、図３Ｂに示すように、イオン注入装置を用いて、表面から深さ０．５μｍのバッファ層３内の領域に、ドーズ量１×１０１５ｃｍ−２のＡｌイオンを注入して、バッファ層３にイオン注入領域６を形成する。このイオン注入領域６の結晶性は、劣化している。
【００４８】
そして、図３Ｃに示すように、再びＭＯＣＶＤ装置に導入し、圧力１０ｋＰａ以下の水素雰囲気あるいは水素／アンモニア混合雰囲気中で、基板１の温度を１２００℃にして、ＧａＮ層を分解・蒸発させて、きれいなＡｌＮ層の表面を得る。
【００４９】
その後、図３Ｄに示すように、ＧａＮチャネル層４（１〜３μｍ）およびＡｌ０．２Ｇａ０．８Ｎ障壁層５（２０ｎｍ）を、ＭＯＣＶＤ法により、順に、積層する。基板１の温度は、１１５０℃であり、１３ｋＰａの圧力で成長させる。ＴＭＡ流量は、１００μｍｏｌ／ｍｉｎであり、ＴＭＧ流量は、１００μｍｏｌ／ｍｉｎであり、ＮＨ３流量は、１２．５ｓｌｍである。
【００５０】
なお、ＡｌＧａＮ障壁層５のＡｌ組成と厚さも、特に限定されるものでなく、必要なシートキャリア濃度に応じて変えることができる。
【００５１】
このようにして作成したウエハの反りは、＋５から−５μｍ程度で、用いた基板１の反りとほとんど同程度の反りであった。
【００５２】
さらに、この方法で作成したウエハでは、ＧａＮ層（チャネル層４）の厚さが３μｍとなっても、反りの大きな変化が無かった。なお、注入するイオンとして、Ｇａ，Ｉｎ，Ｎ，Ｃ，Ｍｇを用いた場合でも、ウエハの反りの大きさは同程度であった。
【００５３】
上記構成のウエハの製造方法によれば、基板１上にバッファ層３までの半導体層（中間層２）を積層してから、バッファ層３にイオンを注入して、このバッファ層３の結晶性を、劣化させ、その後、バッファ層３に、チャネル層４および障壁層５を順に積層するので、この劣化されたバッファ層は、基板１から受ける応力を断ち切って、ウエハの反りを緩和する。
【００５４】
また、バッファ層３までを成長して、イオン注入によってバッファ層３の結晶性を劣化させてから結晶成長を行うため、基板１との結合がバッファ層３により既に遮断されており、より厚いチャネル層４を成長することが可能となる。
【００５５】
なお、この発明は上述の実施形態に限定されない。例えば、基板に積層される窒化物系III‐Ｖ族化合物半導体層は、少なくともバッファ層、チャネル層および障壁層を含んでいればよい。また、イオンを、基板と障壁層との間にある半導体層の少なくとも一部に、注入すればよく、基板と障壁層との間にある半導体層の少なくとも一部の結晶性を、劣化すればよい。
【図面の簡単な説明】
【００５６】
【図１】本発明のウエハの一実施形態を示す断面図である。
【図２Ａ】本発明のウエハの製造方法の第１工程を示す断面図である。
【図２Ｂ】本発明のウエハの製造方法の第２工程を示す断面図である。
【図３Ａ】本発明のウエハの他の製造方法の第１工程を示す断面図である。
【図３Ｂ】本発明のウエハの他の製造方法の第２工程を示す断面図である。
【図３Ｃ】本発明のウエハの他の製造方法の第３工程を示す断面図である。
【図３Ｄ】本発明のウエハの他の製造方法の第４工程を示す断面図である。
【符号の説明】
【００５７】
１  Ｓｉ基板（基板）
２  ＡｌＧａＮ／ＡｌＮ中間層（半導体層）
３  ＡｌＮ／ＧａＮバッファ層（半導体層）
４  ＧａＮチャネル層（半導体層）
５  ＡｌＧａＮ障壁層（半導体層）
６  イオン注入領域
【図１】
2010092969.tif 000003
【図２Ａ】
2010092969.tif 000004
【図２Ｂ】
2010092969.tif 000005
【図３Ａ】
2010092969.tif 000006
【図３Ｂ】
2010092969.tif 000007
【図３Ｃ】
2010092969.tif 000008
【図３Ｄ】
2010092969.tif 000009