(57)【要約】【課題】  複数種類のデジタル信号をできるだけ少ない数の伝送経路で送受信できる信号送信装置、信号受信装置及び信号送受信装置を提供する。【解決手段】  変調部１０及び出力部２０を有する信号送信装置（Ｔｒａｎｓｍｉｔｔｅｒ）と、受信部３０及び分離部４０及び復調部５０を有する信号受信装置（Ｒｅｃｅｉｖｅｒ）とで構成されている。【選択図】    図１
2010278784.tif 000002
【特許請求の範囲】
【請求項１】
パルス幅変調の範囲を信号の数に合わせて複数に分割し、個々の範囲内で出力すべき夫々の信号に対してその振幅値をパルス幅変調する変調手段と、
上記変調手段で変調された信号を時分割で出力する出力手段と
を有することを特徴とする信号送信装置。
【請求項２】
上記信号送信装置の出力手段から出力されたパルス幅変調信号を受信する受信手段と、
上記受信手段が受信した信号の変調範囲に応じて、上記変調信号を複数に時分割分離する分離手段と、
上記分離手段が分離した複数の変調信号を復調する復調手段と
を有することを特徴とする請求項１記載の信号送信装置に対応する信号受信装置。
【請求項３】
電源、グランド及びクロックの少なくとも三種類を含む信号送信装置において、その出力手段として、
電源電位とグランド電位との間をクロックに同期してスイッチする第１の信号伝送経路と、
該第１の信号伝送経路と反転した電位を伝送する第２の信号伝送経路と
を備えることを特徴とする信号送信装置。
【請求項４】
上記信号送信装置によって伝送された信号を受信する信号受信装置であって、
上記第１及び第２の信号伝送経路により得られた電位信号を両波整流して電源電位及びグランド電位を得る整流手段と、
上記第１及び第２の信号伝送経路により得られた電位信号を平衡受信してクロック信号を得るクロック受信手段と
を有することを特徴とする請求項３記載の信号送信装置に対応する信号受信装置。
【請求項５】
マスタ側に
複数の時分割タイムスロットを設け、各タイムスロット毎に一周期を刻むクロック信号を発生すると共に外部に送出するクロック発生手段と、
前記時分割タイムスロットが一周する毎に一周期を刻むリセット信号を発生すると共に外部に送出するリセット発生手段と、
送信すべき信号の標本値に応じたパルス幅のパルスを生成して送信する信号送信手段であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該パルスを送信する送信手段と、
信号の標本値に応じたパルス幅の信号を受信して該パルス幅に応じた信号を復調する信号受信手段であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該信号を受信する受信手段と
を有すると共に、
スレーブ側に、
前記クロック発生手段が送出したクロック及びリセット発生手段が送出したリセット信号を受け取ってマスタ側に同期した時分割タイムスロットを発生する時分割タイムスロット同期手段と、
送信すべき信号の標本値に応じたパルス幅のパルスを生成して送信する信号送信手段であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該パルスを送信する送信手段と、
信号の標本値に応じたパルス幅の信号を受信して該パルス幅に応じた信号を復調する信号受信手段であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該信号を受信する受信手段と
を有することを特徴とする信号送受信装置。
【請求項６】
前記マスタ側またはスレーブ側の前記タイムスロットは、前記クロックを計数するカウンタによって形成され、
前記リセット信号は、前記カウンタが所定値をカウントした際に形成される
ことを特徴とする請求項５記載の信号送受信装置。
【請求項７】
上記クロック、リセット信号及び転送送受信信号は、一組の互いに逆論理の信号からなり、ツイストペアの経路で送受を行うことを特徴とする請求項５又は６のいずれか１つに記載の信号送受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号の信号送信装置、信号受信装置及び信号送受信装置に関する。
【背景技術】
【０００２】
従来のデジタル信号送受信装置では、複数種類のデータの送受信を行う際、複数組の伝送系を必要としている。すなわち、デジタル信号は通常「０」と「１」の１ビットを基本とする信号であるため、転送するためには、本来１経路あれば足りるはずであり、送受信を行う場合であっても２経路あれば足りるはずであるが、その他にも信号の同期をとるためのクロック信号やリセット信号、その他の経路を必要としている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
そのような状態で、送受信するデジタル信号の数が増えれば増えるほど、それだけの伝送経路の数が必要になり、大きな問題になっていた。
【０００４】
本発明は、以上のような問題に鑑み創案されたもので、複数種類のデジタル信号をできるだけ少ない数の伝送経路で送受信できる信号送信装置、信号受信装置及び信号送受信装置の構成を提供せんとするものである。
【課題を解決するための手段】
【０００５】
本発明の第１の信号送信装置の構成は、
パルス幅変調の範囲を信号の数に合わせて複数に分割し、個々の範囲内で出力すべき夫々の信号に対してその振幅値をパルス幅変調する変調手段と、
上記変調手段で変調された信号を時分割で出力する出力手段と
を有することを基本的特徴としている。
【０００６】
また第２の信号受信装置の構成は、上記第１の信号送信装置の構成に対応した受信装置の構成であり、
上記信号送信装置の出力手段から出力されたパルス幅変調信号を受信する受信手段と、
上記受信手段が受信した信号の変調範囲に応じて、上記変調信号を複数に時分割分離する分離手段と、
上記分離手段が分離した複数の変調信号を復調する復調手段と
を有することを特徴としている。
【０００７】
上記第１及び第２の発明の構成では、送受信する複数の信号が、夫々その信号の振幅などが際立って異なるようにするために、例えば、任意の異なった値を夫々の信号に加算して、分割する。これらの信号は後に一本の信号線で送られるようにするために、時分割処理される。そして、パルス信号で送られるようにするのであるが、その信号の振幅値に対応したパルス幅に変調して送ることになる。上記分離時に加算された後の最大振幅値（最大振幅長）が最大パルス幅とされて、例えば、送受信する信号が４つあれば、最大パルス幅１００％のうち、〜２５％までのデューティー比が１つの信号用に、２５％を超える値〜５０％までのデューティー比が次の信号用に、５０％を超える値〜７５％までのデューティー比がさらに次の信号用に、７５％を超える値〜１００％未満までのデューティー比がさらに次の信号用に分割されて、夫々のデューティー比の範囲内でパルス幅変調が行われる。それらに変調された信号をこの場合であれば４つに時分割され、出力せしめられることになる。その出力を受けた側では、夫々のデューティー比の範囲（上記例では４つの範囲）に応じて、複数に時分割分離され、さらに上記規則性に則って、分離した複数の信号が復調される。その際、必要に応じて包絡処理などを行い、アナログ信号として出力するようにすれば良い。
【０００８】
以上の構成によれば、パルス幅変調の範囲を信号の数に合わせて複数に分割し、個々の範囲内で出力すべき夫々の信号に対してその振幅値をパルス幅変調し、これらを時分割で出力すると共に、その信号を受けた側で、それらの信号の変調範囲に応じて、上記変調信号を複数に時分割分離し、復調することで、クロック信号は一切送られず、一組の伝送経路（一本の信号線）で複数種類のデジタル信号を伝送することが可能となる。
【０００９】
さらに、第３の発明の信号送信装置の構成は、
電源、グランド及びクロックの少なくとも三種類を含む信号送信装置において、その出力手段として、
電源電位とグランド電位との間をクロックに同期してスイッチする第１の信号伝送経路と、
該第１の信号伝送経路と反転した電位を伝送する第２の信号伝送経路と
を備えることを特徴としている。
【００１０】
それに対応する第４の発明の信号受信装置の構成は、
上記信号送信装置によって伝送された信号を受信する信号受信装置であって、
上記第１及び第２の信号伝送経路により得られた電位信号を両波整流して電源電位及びグランド電位を得る整流手段と、
上記第１及び第２の信号伝送経路により得られた電位信号を平衡受信してクロック信号を得るクロック受信手段と
を有することを特徴としている。
【００１１】
上記第３及び第４の発明の構成によれば、電源及びクロック信号の両方を相手（受信）側に送ってあげる構成であって、電源／クロックを含む伝送経路（当然信号を伝送する線は別途ある）において、電源電圧を最大振幅とする正・逆相のクロックを、電源、グランド及びクロック信号に代えて送信し、それを受信する側で、上記クロックの整流加算信号から、電源電位及びグランド電位を得ると共に、上記クロック信号の平衡から不平衡の状態に変換して得られるクロック信号を使用して、受信側で使用することにより、クロック信号の線のみで、電源、グランド及びクロック信号を送ることができ、伝送経路の信号線数を削減することができる。
【００１２】
他方、第５の信号送受信装置に係る発明の構成は、
マスタ側に
複数の時分割タイムスロットを設け、各タイムスロット毎に一周期を刻むクロック信号を発生すると共に外部に送出するクロック発生手段と、
前記時分割タイムスロットが一周する毎に一周期を刻むリセット信号を発生すると共に外部に送出するリセット発生手段と、
送信すべき信号の標本値に応じたパルス幅のパルスを生成して送信する信号送信手段であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該パルスを送信する送信手段と、
信号の標本値に応じたパルス幅の信号を受信して該パルス幅に応じた信号を復調する信号受信手段であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該信号を受信する受信手段と
を有すると共に、
スレーブ側に、
前記クロック発生手段が送出したクロック及びリセット発生手段が送出したリセット信号を受け取ってマスタ側に同期した時分割タイムスロットを発生する時分割タイムスロット同期手段と、
送信すべき信号の標本値に応じたパルス幅のパルスを生成して送信する信号送信手段であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該パルスを送信する送信手段と、
信号の標本値に応じたパルス幅の信号を受信して該パルス幅に応じた信号を復調する信号受信手段であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該信号を受信する受信手段と
を有することを特徴としている。
【００１３】
上記第５の信号送受信装置において、より具体的には、前記マスタ側またはスレーブ側の前記タイムスロットは、前記クロックを計数するカウンタによって形成され、前記マスタ側またはスレーブ側の前記タイムスロットは、前記クロックを計数するカウンタによって形成される構成が望ましい。
【００１４】
さらに、上記第５の信号送受信装置の構成は、上記クロック、リセット信号及び転送送受信信号は、一組の互いに逆論理の信号からなり、ツイストペアの経路で送受を行うようにすると、良い。
【００１５】
上記構成によれば、マスタ側にクロック発生手段とリセット手段とを備え、該マスタ及びスレーブとの間の伝送経路にビットクロックと、リセット信号を載せることで、一組の伝送経路で複数種類の信号を送受できるようになる。
【発明の効果】
【００１６】
上記第１及び第２の信号送受信装置の構成によれば、パルス幅変調の範囲を信号の数に合わせて複数に分割し、個々の範囲内で出力すべき夫々の信号に対してその振幅値をパルス幅変調し、これらを時分割で出力すると共に、その信号を受けた側で、それらの信号の変調範囲に応じて、上記変調信号を複数に時分割分離し、復調することで、一組の伝送経路で複数種類のデジタル信号を伝送することが可能となるという優れた効果を奏し得る。
【００１７】
また、第３及び第４の信号送受信装置の構成によれば、電源／クロックを含む伝送経路において、電源電圧を最大振幅とする正・逆相のクロックを電源、グランド、クロック信号に代えて送信し、それを受信する側で、上記クロックの整流加算信号を、電源及びグランド電位、並びに上記クロック信号の平衡状態から不平衡の状態に変換した信号として得られるクロック信号を夫々使用することにより、伝送経路の信号線数を削減することが可能となる。
【００１８】
同様に、上記第５の発明の構成によれば、マスタ側にクロック発生手段とリセット手段とを備え、該マスタ及びスレーブとの間の伝送経路にビットクロックと、リセット信号を載せることで、一組の伝送経路で複数種類の信号を送受できるようになる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を、図面を使用して説明する。
【実施例１】
【００２０】
図１は、音楽演奏学習用や語学練習用に、それらの学習者が、これらの内容を教示する先生との間で、個々に学習内容を指示したり、或いは全体にその指示を出したり、各学習者が先生に音声を送ったり、両間で会話をする場合に用いられる集団学習用の信号送受信構成として適用される第１の発明に係る実施例の構成ブロック図である。そのうち、左側のものは、信号送信装置の構成であり、また右側のものは、信号受信装置の構成である。これらの図面に示された構成では、片方向の送受信が可能であるので、両方向の通信には、もう一組必要である。また、学習者が多い場合には、先生に対して、学習者人数分の組の送受信装置を用いることになる。
【００２１】
上記信号送信装置（Ｔｒａｎｓｍｉｔｔｅｒ）は、変調部１０と、出力部２０とを有している。
【００２２】
そのうち上記変調部１０は、信号Ａ〜ＤのサンプリングレートコンバータＳＲＣ１１ａ〜１１ｄと、それらから出てきた信号に、夫々所定の値を加算する加算器１２ａ〜１２ｄと、ＰＣＭ−ＰＷＭコンバータ１３とで構成されている。すなわち、後述する上記加算器１２ａ〜１２ｄによって、Ａ〜Ｄの夫々の信号に、後述する個々の値が夫々加算され、後述の変調を行う際に、パルス幅変調の範囲が信号の数に合わせて複数に分割される。そして、上記ＰＣＭ−ＰＷＭコンバータ１３により、分割された個々の範囲内で、出力すべき夫々の信号に対してその振幅値がパルス幅変調される。
【００２３】
該サンプリングレートコンバータＳＲＣ１１ａ〜１１ｄから、夫々サンプリングレートの異なる４つの信号Ａ〜Ｄが出力される。
【００２４】
上記加算器１２ａ〜１２ｄにより、Ａ〜Ｄの夫々の信号に、０ｘ０８０００、０ｘ１８０００、０ｘ２８０００及び０ｘ３８０００の値が加算される。
【００２５】
後述する出力部２０のマルチプレクサ２２で時分割されて出力された信号は、依然ＰＣＭ信号であり、上記ＰＣＭ−ＰＷＭコンバータ１３により、Ａ〜Ｄに由来する夫々の信号が、パルス幅変調（ＰＷＭ）信号に変調される。
【００２６】
このパルス幅変調の様子を、図２を使用して説明する。ここでは、ＰＣＭ信号の振幅が、振幅一定、パルス幅をＰＣＭ信号の振幅値に比例させて変調を行ったパルス信号にして、送ることになる。すなわち、同図（ａ）（ｂ）に示すＴｓが１のパルスのサンプリング周期であるとすると、同図（ｃ）に示すような比のパルス幅に変調されたものは、最大振幅を５Ｖとした場合、５Ｖ×（４０／６０）＝３Ｖの振幅に相当することになる。
【００２７】
これらのパルス幅変調信号は、その変調がなされる前に、ＰＣＭ信号の段階でその信号の数に合わせて、加算器１２ａ〜１２ｄにより、０ｘ０８０００、０ｘ１８０００、０ｘ２８０００及び０ｘ３８０００の値が加算されており、図３（ｅ）〜（ｂ）のように複数に分割される。すなわち、上記ＰＣＭ−ＰＷＭコンバータ１３でパルス幅変調されるパルス幅変調の範囲が信号の数に合わせて４つに分割される。そして、該ＰＣＭ−ＰＷＭコンバータ１３でパルス幅変調されることになる。
【００２８】
この一連の流れを詳述すると、サンプリングレートコンバータＳＲＣ１１ｄから出力されたＰＣＭ信号Ｄは、加算器１２ｄで、０ｘ０８０００の値が加算され、ＰＣＭ−ＰＷＭコンバータ１３でパルス幅変調されて、図３（ｂ）の範囲のデューティー比を有するパルス幅の信号として出力される。またサンプリングレートコンバータＳＲＣ１１ｃから出力されたＰＣＭ信号Ｃは、加算器１２ｃで、０ｘ１８０００の値が加算され、ＰＣＭ−ＰＷＭコンバータ１３でパルス幅変調されて、図３（ｃ）の範囲のデューティー比を有するパルス幅の信号として出力される。さらにサンプリングレートコンバータＳＲＣ１１ｂから出力されたＰＣＭ信号Ｂは、加算器１２ｂで、０ｘ２８０００の値が加算され、ＰＣＭ−ＰＷＭコンバータ１３でパルス幅変調されて、図３（ｄ）の範囲のパルス幅のデューティー比を有する信号として出力される。同様に、サンプリングレートコンバータＳＲＣ１１ａから出力されたＰＣＭ信号Ａは、加算器１２ａで、０ｘ３８０００の値が加算され、ＰＣＭ−ＰＷＭコンバータ１３でパルス幅変調されて、図３（ｅ）の範囲のデューティー比を有するパルス幅の信号として出力される。
【００２９】
また上記出力部２０は、クロック発信器２１とマルチプレクサ２２とで構成される。
【００３０】
そのうち上記クロック発信器２１は、２０ビットのクロック信号を発生するジェネレータであり、上位２ビットは、後述するマルチプレクサ２２の時分割切替を行うために使用される。また下位１８ビットは、上記ＰＣＭ−ＰＷＭコンバータ１３でのパルス幅変調を行うために使用される。
【００３１】
上記マルチプレクサ２２は、上記クロック発信器２１で発生せしめられた２０ビットのクロックの上位２ビットで、入力されるＰＣＭ信号Ａ〜Ｄの出力の時分割処理を行い、ＰＣＭ−ＰＷＭコンバータ１３に出力する。
【００３２】
これらの信号送受信装置間の伝送経路に流れる信号は、図３のように、パルス幅変調され、しかも複数の信号が夫々時分割処理されて送受信されることになる。
【００３３】
他方図１の信号受信装置（Ｒｅｃｅｉｖｅｒ）側の構成について説明する。
【００３４】
上記信号受信装置（Ｒｅｃｅｉｖｅｒ）は、受信部３０と、分離部４０と、復調部５０とを有している。
【００３５】
そのうち上記受信部３０は、上記信号送信装置の出力部２０から出力されたパルス幅変調信号を受信する部分であって（図面上ＩＮＰＵＴとのみ記されている）、一組の伝送経路で伝送されるのであれば、信号受信装置の受け側の部分に相当する。
【００３６】
また上記分離部４０は、上記信号送信装置とは独立した１８ビットのクロック信号を発信する発信部４１と、そのクロック信号と共に上記受信部３０で受けた受信信号を入力するアンド回路４２と、該アンド回路４２で上記受信信号とクロック信号とが入力された時にカウント信号を出力するカウンタ部４３と、上記受信部３０から受信信号が入力されると共に、上記カウンタ部４３が出力するカウント信号によってｘ００〜ｘ１１までの４つの経路に、上記入力信号（受信信号）が分離して入力されるデマルチプレクサ４４を備えている。
【００３７】
上記構成の場合、信号送信装置で時分割出力されてきたパルス信号は、各１８ビット単位であり、１つのパルス信号と１８ビットのクロック信号がアンド回路４２に入力されると、アンド回路４２からカウンタ部４３へ信号が出力されて、カウンタ部４３は、デマルチプレクサ４４へ、上記入力信号（受信信号）の入力経路を変更するトリガーとなるカウント信号を出力する。そのため、デマルチプレクサ４４において、信号送信装置で時分割出力されてきたパルス信号は、結局信号の変調範囲に応じて、上記変調信号を４つに時分割処理され、ｘ００〜ｘ１１までの４つの経路に分離されることになる。
【００３８】
上記復調部５０は、４つのＰＷＭ−ＰＣＭコンバータ５１ａ〜５１ｄと、サンプルアンドホールド回路５２ａ〜５２ｄとで構成されており、デマルチプレクサ４４で４つに時分割分離された夫々のパルス信号のうち、ｘ００の経路から出てきたパルス信号を図３（ｅ）のパルス幅の範囲で、上記ＰＷＭ−ＰＣＭコンバータ５１ａは、そのデューティー比に対応する電圧値（振幅値）に変更（その変更は図２の説明の逆になる）し、図２（ａ）のような状態になったものをさらにサンプルアンドホールド回路５２ａで包絡処理して、Ａの信号に復調して取り出されることになる。同様にして、ｘ０１〜ｘ１１の経路から出てきたパルス信号は、サンプルアンドホールド回路５２ｂ〜５２ｄで、夫々Ｂ〜Ｄの信号に復調して取り出されることになる。
【００３９】
以上の構成によれば、パルス幅変調の範囲を、信号の数に合わせて複数に分割し、個々の範囲内で夫々の信号に対してその振幅値をパルス幅変調し、これらを時分割で出力すると共に、その信号を受けた側で、それらの信号の変調範囲に応じて、上記変調信号を複数に時分割分離し、復調することで、クロック信号は一切送られず、一組の伝送経路（一本の信号線）で複数種類のデジタル信号を伝送することが可能となる。
【実施例２】
【００４０】
図４及び図５を用いて、本願第３及び第４の発明の実施例構成について説明する。
【００４１】
図５（ａ）は、従来の信号送受信装置間の信号線の種類の一部及び電源ケーブルと、同図（ｂ）〜（ｄ）は、その信号線及び電源電圧の時間波形を示した図面である。ここでは、その他の信号として流れているものは、例えば、デジタル信号である。
【００４２】
その際、送受信装置間で電源を供給するための電源線とグランド線が繋げられており、同図（ｂ）（ｃ）に示すように、グランドは０として、また電源は例えば５Ｖととして、安定的に一定の値をとり続ける。
【００４３】
これに対し、基本タイミングなどの同期信号を得るために、デジタル信号を扱う際に最低限必要なクロック信号は、図５（ｄ）に示すように、一定のクロック周期で刻まれた信号が、その間を流れることになる。
【００４４】
これに対し、図４の構成は、本願第３及び第４の発明の実施例構成を示している。
【００４５】
本実施例の送信装置の構成は、電源、グランド及びクロックの少なくとも三種類を含む信号送信装置であって、その出力手段として、図４（ａ）（ｂ）に示すように、電源電位とグランド電位との間をクロックに同期してスイッチする第１の信号伝送経路（クロック＋）と、該第１の信号伝送経路（クロック＋）と反転した電位を伝送する第２の信号伝送経路（クロック−）とを備えている。
【００４６】
他方本実施例の受信装置の構成は、上記第１及び第２の信号伝送経路（クロック＋及びクロック−）により得られた電位信号を両波整流して電源電位及びグランド電位を得る整流部６０と、上記第１及び第２の信号伝送経路（クロック＋及びクロック−）により得られた電位信号を平衡受信してクロック信号を得るクロック受信部６２とを有している。
【００４７】
上記整流部６０は、ブリッジ整流回路６０ａとその出力側に繋げられたローパスフィルタ６０ｂとを備えており、上述のように、上記第１及び第２の信号伝送経路（クロック＋及びクロック−）により得られた電位信号を両波整流して電源電位及びグランド電位を得ている。
【００４８】
また上記クロック受信部６２は、平衡→不平衡変換回路で構成されており、上述のように、上記第１及び第２の信号伝送経路（クロック＋及びクロック−）により得られた電位信号を平衡受信してクロック信号を得ている。
【００４９】
以上の回路構成から取り出された電源、グランド及びクロックは、図５（ｂ）（ｃ）（ｄ）と全く同じ状態となっている。
【００５０】
これらから明らかなように、本実施例の構成では、送受信装置間では、電源電圧をクロック信号に重畳的に載せている状態であり、そのために、両間を繋ぐ伝送経路（信号線）は、図５の従来構成と比べて、一本少なくて済むことになる。
【００５１】
すなわち、電源及びクロック信号の両方を相手（受信）側に送ってあげる構成であって、電源／クロックを含む伝送経路（当然信号を伝送する線は別途ある）において、電源電圧を最大振幅とする正・逆相のクロックを、電源、グランド及びクロック信号に代えて送信し、それを受信する側で、上記クロックの整流加算信号から、電源電位及びグランド電位を得ると共に、上記クロック信号の平衡から不平衡の状態に変換して得られるクロック信号を使用して、受信側で使用することにより、クロック信号の線のみで、電源、グランド及びクロック信号を送ることができるようになる。従って、伝送経路の信号線数を削減することが可能となる。
【実施例３】
【００５２】
図６及び図７は、第５発明の実施例に係る４線で送受信される４信号×２（Ｔ１〜Ｔ４及びＳ１〜Ｓ４）のパルス幅変調方式のアナログ信号を送受できる構成のブロック図である。そのうち、図６の構成は、信号送受信装置のマスタ側の構成であり、また図７の構成は、信号送受信装置のスレーブ側の構成である。
【００５３】
上記信号送受信装置のマスタ（Ｍａｓｔｅｒ）側には、複数の時分割タイムスロットを設け、各タイムスロット毎に一周期を刻むクロック信号を発生すると共に外部に送出するクロック発生部１００と、前記時分割タイムスロットが一周する毎に一周期を刻むリセット信号を発生すると共に外部に送出するリセット発生部１１０と、送信すべき信号の標本値に応じたパルス幅のパルスを生成して送信する構成であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該パルスを送信するマスタ側送信部１２０と、信号の標本値に応じたパルス幅の信号を受信して該パルス幅に応じた信号を復調する構成であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該信号を受信するマスタ側受信部１３０とを有している。
【００５４】
また同装置のスレーブ（Ｓｌａｖｅ）側には、前記クロック発生部１００が送出したクロック及びリセット発生部１１０が送出したリセット信号を受け取ってマスタ側に同期した時分割タイムスロットを発生する時分割タイムスロット同期部１４０と、送信すべき信号の標本値に応じたパルス幅のパルスを生成して送信する構成であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該パルスを送信するスレーブ側送信部１５０と、信号の標本値に応じたパルス幅の信号を受信して該パルス幅に応じた信号を復調する構成であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該信号を受信するスレーブ側受信部１６０とを有している。
【００５５】
上記信号送受信装置のマスタ側の構成の構成について、さらに詳述すると、まず、上記クロック発生部１００及びリセット発生部１１０は、マスタ側にのみある構成である。
【００５６】
そのうちクロック発生部１００は、通常のクロックジェネレータであり、ここで発生されたクロック信号ＣＬＫはマスタ側で使用されると共に、スレーブ側にも送られて、マスタとスレーブの同期に使用される。該構成によって、図８に示されるように、複数の時分割タイムスロット（本例では８つ）が設定されるが、上記クロック信号ＣＬＫは各タイムスロット毎に一周期を刻む。
【００５７】
上記リセット発生部１１０は、図８及び上述のように、前記時分割タイムスロットが一周する毎に、一周期を刻むリセット信号ＲＳＴが発生せしめられると共に、その信号がスレーブ側に送出される構成であって、ＮＡＮＤ回路で構成されている。後述するオクタルカウンタ１２１が発生するタイミング信号ｂ０、ｂ１或いはｂ２（図８参照）のいずれかがＯＦＦの時（どれかはＬｏｗの時）にリセット信号ＲＳＴがＨｉｇｈに設定されて出力され、これらの信号のいずれもがＯＮの時（どれもがＨｉｇｈの時）にリセット信号ＲＳＴがＬｏｗにセットされて出力される。このリセット信号ＲＳＴはスレーブ側に出力される。
【００５８】
上記クロック信号ＣＬＫは、マスタ側送信部１２０のオクタルカウンタ１２１のＣＫに入力され、クロック信号ＣＬＫをそれぞれ２分周、４分周、８分周した時分割タイミング信号ｂ０、ｂ１、ｂ２を生成する。ｂ０〜ｂ２はその信号のＬｏｗ／Ｈｉｇｈの組み合わせから８つの時分割タイムスロットを形成する。８つの時分割タイムスロットでは、送受信する信号ＳＩＧとして順にＳ１、Ｔ１、Ｓ２、Ｔ２、Ｓ３、Ｔ３、Ｓ４、Ｔ４が、マスタとスレーブの送受信装置の間で送受される。時分割タイムスロット数は必要に応じて増減できる。その際にはカウンタを時分割タイムスロット数に応じて変更するとともに、上記リセット信号が、前記時分割タイムスロットが一周する毎に一周期を刻むように変更すると良い。
【００５９】
マスタ側送信部１２０では、アナログの（マスタ側からスレーブ側への）送信信号Ｔ１〜Ｔ４がサンプルアンドホールド回路１２２ａ〜１２２ｄにそれぞれ入力される。入力されたアナログの送信信号Ｔ１〜Ｔ４はクロック信号ＣＬＫのダウンエッヂのタイミングで標本化される。標本化された送信信号Ｔ１〜Ｔ４はデマルチプレクサ１２３に送出され、タイミング信号ｂ１及びｂ２の状態に応じて順に取り出される。即ちｂ１及びｂ２がともにＬｏｗの場合はＴ１が、ｂ１がＨｉｇｈでｂ２がＬｏｗの場合はＴ２が、ｂ１がＬｏｗでｂ２がＨｉｇｈの場合はＴ３が、ｂ１及びｂ２がいずれもＨｉｇｈの場合はＴ４が取り出される。取り出されたＴ１〜Ｔ４の標本値はアナログＰＷＭ変換回路１２５によって標本値に応じたパルス幅のパルスに変換される。パルス幅の最小値は０であり、最大値は各タイムスロットのパルス幅であるから、この最大値はクロック信号ＣＬＫの周期に等しい。
【００６０】
変換されたパルスは、図８に示されるように、タイミング信号ｂ０がＨｉｇｈの場合に、ゲート回路１２４を経て、信号送受回線に信号ＳＩＧとして出力され、スレーブ送受信装置に送出される。一方、タイミング信号ｂ０がＬｏｗの場合は、ゲート回路１２４が閉じており、パルスは信号送受回線に送出されない。
【００６１】
一方、マスタ側受信部１３０では、スレーブ送受信装置より信号送受回線を経てＳＩＧを受信する。図８に示されるように、タイミング信号ｂ０がＬｏｗの場合、ＳＩＧは（マスタ側がスレーブ側から受信する）受信信号Ｓ１〜Ｓ４のいずれかであり、この受信信号Ｓ１〜Ｓ４はｂ０をインバータ１３１で反転した信号で制御されるゲート回路１３２を介して受信する。タイミング信号ｂ０がＨｉｇｈの場合、即ちインバータ１３１の出力がＬｏｗの場合はゲート回路１３２が閉じており、入力のいかんにかかわらずゲート回路１３２はＬｏｗを出力するので、マルチプレクサ１３３にはＬｏｗが送出される。一方、タイミング信号ｂ０がＬｏｗの場合、即ちインバータ１３１の出力がＨｉｇｈの場合はゲート回路１３２を介して受信信号Ｓ１〜Ｓ４のいずれかの標本値に応じたパルス幅のパルスがマルチプレクサ１３３に送出される。
【００６２】
マルチプレクサ１３３は、上記ゲート回路１３２を介して受信した受信信号Ｓ１〜Ｓ４を、タイミング信号ｂ１及びｂ２の状態に応じてローパスフィルタ１３４ａ〜１３４ｄに分配する。即ちｂ１及びｂ２がともにＬｏｗの場合はＳ１が１３４ａに、ｂ１がＨｉｇｈでｂ２がＬｏｗの場合はＳ２が１３４ｂに、ｂ１がＬｏｗでｂ２がｈｉｇｈの場合はＳ３が１３４ｃに、ｂ１及びｂ２がいずれもＨｉｇｈの場合はＳ４が１３４ｄに振り分けられる。振り分けられた受信信号Ｓ１〜Ｓ４はローパスフィルタ１３４ａ〜１３４ｄによって元のアナログ信号に復調される。受信信号Ｓ１〜Ｓ４のパルス幅は送信するＴ１〜Ｔ４と同様であるから、ローパスフィルタ１３４ａ〜１３４ｄのカットオフ周波数は、このパルス幅の最大値をｔ［ｓｅｃ］として、１／ｔ［Ｈｚ］以下とするのが望ましい。
【００６３】
一方、スレーブ（Ｓｌａｖｅ）側の構成について説明する。
【００６４】
上記信号送受信装置のスレーブ（Ｓｌａｖｅ）側には、図７に示すように、前記クロック発生部１００が送出したクロック及びリセット発生部１１０が送出したリセット信号を受け取ってマスタ側に同期した時分割タイムスロットを発生する時分割タイムスロット同期部１４０と、送信すべき信号の標本値に応じたパルス幅のパルスを生成して送信する構成であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該パルスを送信するスレーブ側送信部１５０と、信号の標本値に応じたパルス幅の信号を受信して該パルス幅に応じた信号を復調する構成であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該信号を受信するスレーブ側受信部１６０とを有している。
【００６５】
上記時分割タイムスロット同期部１４０は、上記マスタ側送信部１２０のオクタルカウンタ１２１と同様のオクタルカウンタで構成されており、上述のように、マスタ側から発せられたクロック信号ＣＬＫを受信し、図８に示すように、これを２分周、４分周、及び８分周したタイミング信号ｂ０、ｂ１及びｂ２のタイミング信号を生成する。
【００６６】
ここで、時分割タイムスロット同期部（オクタルカウンタ）１４０は、上記オクタルカウンタ１２１と異なり、カウンタ値のリセット入力ＲＳを備えている。リセット入力ＲＳにはマスタ側リセット発生部１１０から発せられたリセット信号ＲＳＴが入力され、該リセット信号ＲＳＴのアップエッヂでカウント値をすべて０にリセットする。即ち、オクタルカウンタ１４０は、マスタ側クロック発生部１１０のＣＬＫをそれぞれ２、４、８分周したタイミング信号ｂ０、ｂ１及びｂ２を発生するが、マスタ側リセット発生部１１０から発せられたリセット信号ＲＳＴによってタイミング信号ｂ０〜ｂ２が０となるタイミングを制御されるため、マスタ側タイミング信号ｂ０〜ｂ２とスレーブ側タイミング信号ｂ０〜ｂ２はそれぞれ０／１を示すタイミングが同期する。従って、タイミング信号ｂ０、ｂ１、ｂ２の３種類の信号をマスタ側からスレーブ側へ送信することなく、クロック信号ＣＬＫとリセット信号ＲＳＴを送信するのみでマスタ側とスレーブ側の時分割タイムスロットを同期することができる。時分割タイムスロット数が多ければ多いほど、即ち送受する信号の種類が多ければ多いほど、この効果は大きくなる。
【００６７】
スレーブ側送信部１２０では、アナログの（スレーブ側からマスタ側への）送信信号Ｓ１〜Ｓ４がサンプルアンドホールド回路１５１ａ〜１５１ｄにそれぞれ入力される。入力されたアナログの送信信号Ｓ１〜Ｓ４は、クロック信号ＣＬＫのダウンエッヂのタイミングで標本化される。標本化された送信信号Ｓ１〜Ｓ４はデマルチプレクサ１５２に送出され、タイミング信号ｂ１及びｂ２の状態に応じて順に取り出される。即ちｂ１及びｂ２がともにＬｏｗの場合はＳ１が、ｂ１がＨｉｇｈでｂ２がＬｏｗの場合はＳ２が、ｂ１がＬｏｗでｂ２がＨｉｇｈの場合はＳ３が、ｂ１及びｂ２がいずれもＨｉｇｈの場合はＳ４が取り出される。取り出されたＳ１〜Ｓ４の標本値はアナログＰＷＭ変換回路１５５によって標本値に応じたパルス幅のパルスに変換される。パルス幅の最小値は０であり、最大値は各タイムスロットのパルス幅であるから、この最大値はクロック信号ＣＬＫの周期に等しい。
【００６８】
変換されたパルスは、図８に示されるように、タイミング信号ｂ０がＬｏｗの場合、即ちインバータ１５３の出力がＨｉｇｈの場合にゲート回路１５４を経て信号送受回線に信号ＳＩＧとしてマスタ送受信装置に送出される。一方、タイミング信号ｂ０がＨｉｇｈの場合、即ちインバータ１５３の出力がＬｏｗの場合はゲート回路１５４が閉じており、パルスは信号送受回線に送出されない。
【００６９】
一方、スレーブ側受信部１３０では、スレーブ送受信装置より信号送受回線を経て信号ＳＩＧを受信する。図８に示されるように、タイミング信号ｂ０がＨｉｇｈの場合、信号ＳＩＧは（マスタ側がスレーブ側から受信する）受信信号Ｔ１〜Ｔ４のいずれかであり、この受信信号Ｔ１〜Ｔ４はタイミング信号ｂ０で制御されるゲート回路１６１を介して受信する。タイミング信号ｂ０がＬｏｗの場合はゲート回路１６１が閉じており、入力のいかんにかかわらずゲート回路１６１はＬｏｗを出力するので、マルチプレクサ１６２にはＬｏｗが送出される。一方、タイミング信号ｂ０がＨｉｇｈの場合はゲート回路１６１を介して受信信号Ｔ１〜Ｔ４のいずれかの標本値に応じたパルス幅のパルスがマルチプレクサ１６２に送出される。
【００７０】
マルチプレクサ１６２は、上記ゲート回路１６１を介して受信した受信信号Ｔ１〜Ｔ４を、タイミング信号ｂ１及びｂ２の状態に応じてローパスフィルタ１６３ａ〜１６３ｄに分配する。即ちｂ１及びｂ２がともにＬｏｗの場合はＴ１が１６３ａに、ｂ１がＨｉｇｈでｂ２がＬｏｗの場合はＴ２が１６３ｂに、ｂ１がＬｏｗでｂ２がＨｉｇｈの場合はＴ３が１６３ｃに、ｂ１及びｂ２がいずれもＨｉｇｈの場合はＴ４が１６３ｄに振り分けられる。振り分けられた受信信号Ｔ１〜Ｔ４はローパスフィルタ１６３ａ〜１６３ｄによって元のアナログ信号に復調される。受信信号Ｔ１〜Ｔ４のパルス幅は送信するＳ１〜Ｓ４と同様であるから、これらのローパスフィルタのカットオフ周波数は、このパルス幅の最大値をｔ［ｓｅｃ］として、１／ｔ［Ｈｚ］以下とするのが望ましい。
【００７１】
以上の構成によれば、マスタ側にクロック発生部１００及びリセット発生部１１０の構成が備えられており、該マスタ及びスレーブとの間の伝送経路にビットクロックと、リセット信号を載せることで、一組の伝送経路で複数種類の信号を送受できるようになる。
【実施例４】
【００７２】
図９及び図１０は、第６発明の実施例に係る８線（ツイストペア４組）で送受信される４信号×２（Ｔ１〜Ｔ４及びＳ１〜Ｓ４）の電源供給型パルス幅変調方式の送受信構成のブロック図である。そのうち、図９の構成は、信号送受信装置のマスタ側の構成であり、また図１０の構成は、信号送受信装置のスレーブ側の構成である。
【００７３】
上記実施例は、実施例３と異なり、伝送経路がツイストペアケーブルで構成されているため、ノイズの影響をキャンセルできることが特徴である。すなわち、上記クロック、リセット信号及び転送送受信信号は、一組の互いに逆論理の信号からなり、ツイストペアの経路で送受を行う構成としている。それ以外の基本的構成は、実施例３の場合とほぼ同じであるので、詳細な説明は省略する。
【００７４】
ただし、図９のゲート回路１７０ａ〜１７０ｃ及び図１０の同じくゲート回路１７０ｄは、不平衡型信号（グランドとの電位差で信号を形成する)を平衡型(二本の信号線間の電位差で信号を形成する）に変換するトランシーバ回路である。平衡型にすると、遠距離の通信等の際にノイズを通信線が拾う（ノイズ信号が同相で＋／−の両方の信号線に重畳される）ことがあっても、受信時に差動受信を行うため重畳されたノイズは互いに打ち消しあって影響を与えなくなる。
【００７５】
同じく図９のゲート回路１７１ａ及び図１０のゲート回路１７１ｂ〜１７１ｄは、上記の平衡型の信号を差動回路で受信し、不平衡型に変換するトランシーバ回路である。機器の内部などでは外からのノイズの混入は少ないので、扱いやすい不平衡型を用いるが、本実施例もこのトランシーバより後ろの回路は不平衡型で動作するため、通信線（平衡型）との間でインタフェースを取るために設置されている。
【００７６】
また、本実施例の電源及びグランドとクロック（ＣＬＫ＋／−）、電源及びグランドとリセット（ＲＳＴ＋／−）または電源及びグランドと信号（ＳＩＧ＋／−）のいずれか一組は、上記実施例２の方法を方法を用いて共有することができ、その場合、本回路はツイストペア３組で構成することもできる。
【００７７】
尚、本発明の信号送信装置、信号受信装置及び信号送受信装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【産業上の利用可能性】
【００７８】
本発明の信号送信装置、信号受信装置及び信号送受信装置は、信号の転送に用いるものなら何でも適用可能であり、例えば、音楽演奏学習用や語学練習用の１対多数ないし多数対多数間の送受信を行う集団学習装置の構成として用いることもできる。
【図面の簡単な説明】
【００７９】
【図１】第１の発明に係る実施例の信号送受信装置構成のブロック図である。
【図２】パルス幅変調の様子を示す説明図である。
【図３】本実施例でパルス幅変調処理の前処理の状態を示す説明図である。
【図４】本願第３及び第４の発明の実施例構成を示す説明図である。
【図５】上記実施例構成の前提構成となる従来構成の説明図である。
【図６】第５発明の実施例に係る信号送受信装置のマスタ側の構成を示すブロック図である。
【図７】第５発明の実施例に係る信号送受信装置のスレーブ側の構成を示すブロック図である。
【図８】上記実施例３の際の送受信タイミングを示す波形説明図である。
【図９】第６発明の実施例に係る信号送受信装置のマスタ側の構成を示すブロック図である。
【図１０】第６発明の実施例に係る信号送受信装置のスレーブ側の構成を示すブロック図である。
【符号の説明】
【００８０】
１０、１２５、１５５      変調部
１１ａ〜１１ｄ            サンプリングレートコンバータＳＲＣ
１２ａ〜１２ｄ            加算器
１３                      ＰＣＭ−ＰＷＭコンバータ
２０                      出力部
２１                      クロック発信器
２２、１３３、１６２      マルチプレクサ
４０                      分離部
４１                      発信部
４２                      アンド回路
４３                      カウンタ部
４４、１２３、１５２      デマルチプレクサ
５０                      復調部
５１ａ〜５１ｄ            ＰＷＭ−ＰＣＭコンバータ
５２ａ〜５２ｄ、１５１ａ〜１５１ｄ  サンプルアンドホールド回路
６０                      整流部
６０ａ                    ブリッジ整流回路
６０ｂ、１３４ａ〜１３４ｄ、１６３ａ〜１６３ｄ  ローパスフィルタ
６２                      クロック受信部
１００                      クロック発生部
１１０                      リセット発生部
１２０                      マスタ側送信部
１２１                      オクタルカウンタ
１２２ａ〜１２２ｄ、１２４、１３２、１５４、１６１  ゲート回路
１２５、１５５              アナログＰＷＭ変換回路
１３０                      マスタ側受信部
１３１、１５３              インバータ
１４０                      時分割タイムスロット同期部
１５０                      スレーブ側送信部
１６０                      スレーブ側受信部
【図１】
2010278784.tif 000003
【図２】
2010278784.tif 000004
【図３】
2010278784.tif 000005
【図４】
2010278784.tif 000006
【図５】
2010278784.tif 000007
【図６】
2010278784.tif 000008
【図７】
2010278784.tif 000009
【図８】
2010278784.tif 000010
【図９】
2010278784.tif 000011
【図１０】
2010278784.tif 000012