(57)【要約】【課題】表層がＴｉからなる金属配線の表面に形成される絶縁膜としてプラズマＣＶＤ法により形成された窒化ケイ素膜を用いても、金属配線と導電部材との間の接触抵抗が抑制された電気光学装置の製造方法を提供すること。【解決手段】少なくとも表層がＴｉからなる金属配線１７、１８の表面に、プラズマＣＶＤ法によって、第１の絶縁膜３７ａないし３８ａを形成した後に窒化ケイ素からなる第２の絶縁膜３７ｂないし３８ｂを形成し、第２の絶縁膜３７ｂないし３８ｂ及び第１の絶縁膜３７ａないし３８ａにプラズマエッチング法によってコンタクトホール５１、５２を形成して前記Ｔｉからなる金属配線１７、１８の表面を露出させる工程を備える電気光学装置の製造方法であって、前記第１の絶縁膜３７ａないし３８ａを、前記窒化ケイ素からなる第２の絶縁膜３７ｂないし３８ｂの形成時にボール状窒化ケイ素が形成しない材料で形成する。【選択図】図６
2010197927.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも表層がチタンからなる金属配線の表面に、プラズマ化学気相成長法によって
、第１の絶縁膜を形成した後に窒化ケイ素からなる第２の絶縁膜を形成し、前記第２の絶
縁膜及び第１の絶縁膜にプラズマエッチング法によってコンタクトホールを形成して前記
チタンからなる金属配線の表面を露出させる工程を備える電気光学装置の製造方法であっ
て、
前記第１の絶縁膜を、前記窒化ケイ素からなる第２の絶縁膜の形成時にボール状窒化ケ
イ素が形成しない材料で形成したことを特徴とする電気光学装置の製造方法。
【請求項２】
前記第１の絶縁膜を、前記窒化ケイ素からなる第２の絶縁膜の成膜条件よりも析出速度
が遅い成膜条件で析出させた窒化ケイ素から形成することを特徴とする電気光学装置の製
造方法。
【請求項３】
前記第１の絶縁膜を、前記窒化ケイ素からなる第２の絶縁膜の形成時のプラズマ生成用
電力よりも小さい電力で形成することを特徴とする請求項２に記載の電気光学装置の製造
方法。
【請求項４】
前記第１の絶縁膜を、前記窒化ケイ素からなる第２の絶縁膜の形成時の原料ガス中の気
体状ケイ素原料の流量又は分圧よりも小さい流量又は分圧とすることを特徴とする請求項
２に記載の電気光学装置の製造方法。
【請求項５】
前記第１の絶縁膜を、酸化ケイ素で形成したことを特徴とする請求項１に記載の電気光
学装置の製造方法。
【請求項６】
前記少なくとも表層がチタンからなる金属配線は、前記電気光学装置のスイッチング素
子としての薄膜トランジスターのゲート電極の表面を被覆するゲート絶縁膜と同じ絶縁膜
の表面に形成されていることを特徴とする請求項１〜５のいずれかに記載の電気光学装置
の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置、有機エレクトロルミネッセンス（ＥＬ：Electroluminescenc
e）表示装置、プラズマ表示装置、電気泳動型表示装置、フィールドエミッションディス
プレイ等の電気光学装置の製造方法に関する。詳しくは、本発明は、表層がチタン（Ｔｉ
）からなる金属配線の表面にプラズマ化学気相成長（ＣＶＤ：Chemical Vapor Depositio
n）法によって窒化ケイ素からなる絶縁膜を形成した際に、ボール状窒化ケイ素が形成さ
れないようにして、Ｔｉからなる金属配線の表面を露出させた際にボール状窒化ケイ素が
残留することがないようにした電気光学装置の製造方法に関する。
【背景技術】
【０００２】
液晶表示装置、有機ＥＬ表示装置、プラズマ表示装置等のアクティブマトリクス型の電
気光学装置は、スイッチング素子として薄膜トランジスター（ＴＦＴ：Thin Film Transi
stor）を備えている。アクティブマトリクス型の電気光学装置にあっては少なくとも基板
上にフォトリソグラフィ法によって金属配線がパターニングされている。この金属配線と
しては、例えば、マトリクス状に配置されて表示領域を各画素に区画する信号線や走査線
、これらの信号線や走査線の引き回し配線やコモン配線、ＴＦＴのゲート電極、ソース電
極、ドレイン電極、ドライバーＩＣ接続用端子、検査用端子、外部接続用端子等が挙げら
れる。そして、これら金属配線、各種電極ないし端子の表面には、更にこれらの金属配線
や各種電極の絶縁や保護を目的として、ゲート絶縁膜やパッシベーション膜といった無機
絶縁膜が形成されている。
【０００３】
金属配線の表面を被覆する無機絶縁膜の材料としては、例えば窒化ケイ素（ＳｉＮｘ）
や酸化ケイ素（ＳｉＯｘ）が採用されているが、絶縁性の観点から、主に窒化ケイ素が多
く用いられている。かかる窒化ケイ素からなる絶縁膜の形成方法としては、プラズマＣＶ
Ｄ法が広く用いられている。プラズマＣＶＤ法は、真空容器内に減圧条件下に流通される
ジシラン（Ｓｉ２Ｈ６）、シラン（ＳｉＨ４）等の気体状ケイ素化合物とアンモニア（Ｎ
Ｈ３）等の気体状窒素含有化合物との混合雰囲気ガスにプラズマ生成エネルギーを印加し
、混合雰囲気ガスの反応や分解を促進させて、窒化ケイ素を対象物の表面に堆積させる方
法である。
【０００４】
このようにして、プラズマＣＶＤ法により形成された窒化ケイ素膜には、適宜コンタク
トホールが形成される。このコンタクトホールは、下地の金属配線の表面を部分的に露出
させ、このコンタクトホールを介して窒化ケイ素膜の上層に形成される金属膜、ＩＴＯ（
Indium Tin Oxide）ないしＩＺＯ（Indium Zinc Oxide）等の導電部材と金属配線との間
の電気的接続をとるためのものである。窒化ケイ素膜に形成するコンタクトホールは、ウ
ェットエッチング法やドライエッチング法により形成することができるが、窒化ケイ素膜
の形成方法としてプラズマＣＶＤ法を採用する場合には、同様のプラズマ設備を利用でき
ることから、通常はドライエッチング法の一種であるプラズマエッチング法が採用される
。ドライエッチング法は、ウェットエッチング法よりも微細な加工が可能であり、後処理
としての洗浄工程が不要である等の利点もある。
【０００５】
一方、窒化ケイ素膜で被覆される金属配線の材料としては、例えばアルミニウム（Ａｌ
）、Ａｌ合金、クロム（Ｃｒ）、モリブデン（Ｍｏ）、Ｔｉ等が用いられ、導電性や製造
コストの観点から主にＡｌ又はＡｌ合金が基材として用いられている。更に、これらの金
属配線の表面には、Ａｌ又はＡｌ合金層の酸化防止、ヒロックと称される微小な突起生成
抑制ないしピンホール形成の抑制のため、Ａｌ又はＡｌ合金層の表面にＴｉないしＭｏで
被覆することが行われている。なお、Ａｌ又はＡｌ合金は窒化ケイ素層との間の密着性が
低いため、窒化ケイ素層の表面にＡｌ又はＡｌ合金層を形成する場合は、Ａｌ又はＡｌ合
金層と窒化ケイ素層との間にＴｉ層ないしＭｏ層を配置し、Ｔｉ／Ａｌ又はＡｌ合金／Ｔ
ｉ、もしくはＭｏ／Ａｌ又はＡｌ合金／Ｍｏの３層構造とすることが多い（下記特許文献
１及び２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３０９０２８号公報
【特許文献２】特開２００８−２４２０８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述のように、金属配線としてはＡｌ又はＡｌ合金の表層をＭｏ又はＴｉで被覆するこ
とが多く行われているが、両者にはそれぞれ一長一短がある。すなわち、Ｍｏ系は、ウェ
ットエッチングが容易であり、エッチング雰囲気によって形成される表面膜は水酸化物膜
となり、水洗等によって容易に除去できるが、ドライエッチングが困難なために微細化に
難点がある。一方、Ｔｉ系は、酸化し易いが、ドライエッチングが容易であって微細化に
適している。
【０００８】
ところが、表層がＴｉ層となっている金属配線の表面にプラズマＣＶＤ法により窒化ケ
イ素膜を形成した場合、この窒化ケイ素膜にコンタクトホールを形成してこのコンタクト
ホールを介して金属配線と導電性材料との間で電気的導通を取った際に、両者間の接触抵
抗が大きくなることが見出された。このような現象は、表面がＭｏ層となっている金属配
線の表面にプラズマＣＶＤ法により窒化ケイ素膜を形成した場合には生じることがなく、
金属配線の表層がＴｉ層となっている場合に特異的に生じている。
【０００９】
発明者等は、このような現象が生じる原因について種々検討を重ねた結果、窒化ケイ素
膜に異常成長したボール状の窒化ケイ素が含まれており、窒化ケイ素膜をエッチングして
コンタクトホールを形成してもこのボール状の窒化ケイ素がＴｉ層の表面に残留すること
によるものであることを見出した。この現象を図９を用いて説明する。
【００１０】
なお、図９は、Ａｌ層にＴｉ層を積層してなる２層構造の金属配線ＭＬの表面にプラズ
マＣＶＤ法によって窒化ケイ素ＳｉＮｘ膜を形成した場合の拡大断面図である。
【００１１】
図９に示すように、Ａｌ層の表面にはＴｉ層が形成されており、このＴｉ層の表面には
ＳｉＮｘ膜が形成されているが、ＳｉＮｘ膜にはボール状に発達した窒化ケイ素１００が
認められる。このような状態で、ＳｉＮｘ膜にドライエッチング法の一種であるプラズマ
エッチング法によってコンタクトホールを形成すると、このボール状窒化ケイ素１００が
エッチング残留物としてＴｉ層の表面に残存してしまうことがある。そうすると、このコ
ンタクトホール内に形成された金属材料、ＩＴＯないしＩＺＯ等の導電部材とＴｉ層との
間に絶縁性のボール状窒化ケイ素１００が挟まれてしまうことになるので、金属配線と金
属材料、ＩＴＯないしＩＺＯ等の導電部材との間の電気抵抗が大きくなってしまうものと
推測される。
【００１２】
本発明は、上述のような従来技術の問題点に鑑みてなされたものであり、その目的は、
表層がＴｉからなる金属配線の表面に絶縁膜としてプラズマＣＶＤ法により窒化ケイ素膜
を形成しても、粒状窒化ケイ素の生成が抑制され、金属配線と導電部材との間の接触抵抗
が小さい電気光学装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明の電気光学装置の製造方法は、少なくとも表層がＴｉ
からなる金属配線の表面に、プラズマＣＶＤ法によって、第１の絶縁膜を形成した後に窒
化ケイ素からなる第２の絶縁膜を形成し、前記第２の絶縁膜及び第１の絶縁膜にプラズマ
エッチング法によってコンタクトホールを形成して前記Ｔｉからなる金属配線の表面を露
出させる工程を備える電気光学装置の製造方法であって、前記第１の絶縁膜を、前記窒化
ケイ素からなる第２の絶縁膜の形成時にボール状窒化ケイ素が形成しない材料で形成した
ことを特徴とする。
【００１４】
本発明の電気光学装置の製造方法においては、少なくとも表層がＴｉからなる金属配線
の表面に、プラズマＣＶＤ法によって、第１の絶縁膜を形成した後に窒化ケイ素からなる
第２の絶縁膜を形成するが、第１の絶縁膜を第２の絶縁膜の形成時にボール状窒化ケイ素
が形成しない材料で形成している。そのため、第１の絶縁膜及び第２の絶縁膜にプラズマ
エッチング法によってコンタクトホールを形成した際には、ボール状窒化ケイ素が形成さ
れていないので、均質なＴｉ層の表面を露出させることができる。従って、本発明の電気
光学装置の製造方法によれば、コンタクトホールを介して金属材料、ＩＴＯないしＩＺＯ
等の導電性材料によって金属配線と電気的導通をとっても、金属配線と導電性材料との間
の接触抵抗が大きくなることがなくなる。なお、第１の絶縁膜は、第２の絶縁膜形成時に
金属配線の表層のＴｉ層が露出していなければよいので、第２の絶縁膜よりも薄くてもよ
い。
【００１５】
また、本発明の電気光学装置の製造方法においては、前記第１の絶縁膜を、前記窒化ケ
イ素からなる第２の絶縁膜の成膜条件よりも析出速度が遅い成膜条件で析出させた窒化ケ
イ素から形成することが好ましい。
【００１６】
第１の絶縁膜を、窒化ケイ素からなる第２の絶縁膜の成膜条件よりも析出速度が遅い成
膜条件で析出させた窒化ケイ素からなるものとすると、第１の絶縁膜中にはボール状の窒
化ケイ素が生成し難い。そのため、窒化ケイ素からなる第２の絶縁膜の形成時には、第１
の絶縁膜の成膜条件よりも析出速度を速くしても、Ｔｉ層が露出していないため、ボール
状窒化ケイ素の生成が抑制される。従って、本発明の電気光学装置の製造方法によれば、
上記効果を有効に奏することができる電気光学装置が得られる。
【００１７】
また、本発明の電気光学装置の製造方法においては、前記第１の絶縁膜を、前記窒化ケ
イ素からなる第２の絶縁膜の形成時のプラズマ生成用電力よりも小さい電力で形成するこ
とが好ましい。
【００１８】
プラズマＣＶＤ法におけるプラズマ生成用電力は容易に増減させることができ、プラズ
マ生成用電力を小さくするとプラズマ反応条件が穏やかになって成膜速度が遅くなる。従
って、本発明の電気光学装置の製造方法によれば、第１の絶縁膜をプラズマＣＶＤ法によ
る窒化ケイ素膜からなるものとしても、ボール状窒化ケイ素の生成を容易に抑制すること
ができるから、容易に上記効果を奏することができる電気光学装置を製造することができ
るようになる。
【００１９】
また、本発明の電気光学装置の製造方法においては、前記第１の絶縁膜を、前記窒化ケ
イ素からなる第２の絶縁膜の形成時の原料ガス中の気体状ケイ素原料の流量又は分圧より
も小さい流量又は分圧とすることが好ましい。
【００２０】
プラズマＣＶＤ法における原料ガス中の気体状ケイ素原料の流量又は分圧を、通常の成
膜条件よりも小さくすると、プラズマ反応条件が穏やかになって成膜速度が遅くなる。従
って、本発明の電気光学装置の製造方法によれば、第１の絶縁膜をプラズマＣＶＤ法によ
る窒化ケイ素膜からなるものとしても、ボール状窒化ケイ素の生成を抑制することができ
るから、容易に上記効果を奏することができる電気光学装置を製造することができるよう
になる。なお、気体状ケイ素材料としては、モノシラン、ジシラン等を適宜選択して使用
できる。また、窒化ケイ素形成用の窒素原料としては安価な窒素、アンモニアガスを使用
できる。
【００２１】
また、本発明の電気光学装置の製造方法においては、前記第１の絶縁膜を、酸化ケイ素
で形成することができる。
【００２２】
酸化ケイ素膜の表面にプラズマＣＶＤ法により窒化ケイ素膜を形成してもボール状窒化
ケイ素は生成し難い。従って、本発明の電気光学装置の製造方法によれば、易に上記効果
を奏することができる電気光学装置を製造することができるようになる。
【００２３】
なお、金属配線の表層のＴｉ層は、プラズマエッチングに対して選択性が低いため、オ
ーバーエッチングすると削れてしまう恐れがある。しかしながら、金属配線の表面に酸化
ケイ素層を積層すると、この酸化ケイ素層が第２絶縁膜の窒化ケイ素層のプラズマエッチ
ング時のストッパー層として作用するため、第２絶縁膜がオーバーエッチング状態となっ
てもＴｉ層が削られてしまうことがない。この酸化ケイ素層は、窒化ケイ素層のプラズマ
エッチング時とはエッチングガスを変更して２段エッチングするか、或いは希フッ酸又は
緩衝フッ酸溶液によって湿式エッチングすることで、エッチングすることができる。
【００２４】
また、本発明の電気光学装置の製造方法においては、前記少なくとも表層がＴｉからな
る金属配線は、前記電気光学装置のスイッチング素子としての薄膜トランジスターのゲー
ト電極の表面を被覆するゲート絶縁膜と同じ絶縁膜の表面に形成されているものとするこ
とができる。
【００２５】
ゲート絶縁膜の表面にはソース配線、ソース電極及びドレイン電極等が形成されており
、これらの表面には絶縁膜（パッシベーション膜）が形成され、ソース配線の端子部及び
ドレイン電極上のパッシベーション膜にはコンタクトホールが形成される。本発明の電気
光学装置の製造方法においては、ソース配線及びドレイン電極が少なくとも表層がＴｉか
らなる金属配線に対応し、パッシベーション膜が第１絶縁膜及び第２絶縁膜に対応する。
従って、本発明の電気光学装置の製造方法によれば、少なくとも表層がＴｉからなる金属
配線をスイッチング素子としてのＴＦＴのソース電極、ドレイン電極及び信号線と同時に
形成することができ、しかも、有効に上記効果を奏することができる電気光学装置を得る
ことができる。
【図面の簡単な説明】
【００２６】
【図１】第１実施形態及び第２実施形態に共通し、カラーフィルター基板を透視して液晶表示パネルの概略構成を示す平面図である。
【図２】図１のII−II線の断面図である。
【図３】第１実施形態の液晶表示パネルのカラーフィルター基板を透視して表した１サブ画素分の平面図である。
【図４】図３のIV−IV線の断面図である。
【図５】アレイ基板のゲート配線電極端子とソース配線用端子の配置関係の一例を示す概略平面図である。
【図６】図６Ａは図５のVIA−VIA線の断面図であり、図６Ｂは図５のVIB−VIB線の断面図である。
【図７】第１実施形態のアレイ基板の製造工程を順を追って示した断面図である。
【図８】図７に引き続くアレイ基板の製造工程を順を追って示した断面図である。
【図９】Ａｌ層にＴｉ層を積層してなる２層構造の金属配線の表面にプラズマＣＶＤ法によって窒化ケイ素膜を被覆した基板の部分拡大断面図である。
【発明を実施するための形態】
【００２７】
実施形態及び図面を参照して本発明の実施形態を液晶表示パネルの場合を例にとり説明
する。以下に示す実施形態は本発明をここに記載したものに限定することを意図するもの
ではない。本発明は、特許請求の範囲に示した技術的思想を逸脱することがない限り、Ｅ
Ｌ表示装置、プラズマ表示装置、電気泳動型表示装置、フィールドエミッションディスプ
レイ等の電気光学装置に対しても均しく適用し得るものである。なお、この明細書におけ
る説明のために用いられた各図面においては、各層や各部材を図面上で認識可能な程度の
大きさとするため、各層や各部材毎に縮尺を異ならせて表示しており、必ずしも実際の寸
法に比例して表示されているものではない。
【００２８】
［第１実施形態］
第１実施形態の液晶表示パネル１０は、ＴＮモードの透過型液晶表示パネルであり、そ
の要部構成を図１〜図９を用いて説明する。
【００２９】
液晶表示パネル１０は、図１及び図２に示すように、アレイ基板ＡＲ及びカラーフィル
ター基板ＣＦを備えている。ガラス等の透明材料からなる第１透明基板１１（アレイ基板
ＡＲ）には表示領域１２に複数本の走査線と信号線がマトリクス状に形成されており、走
査線と信号線で区画されるそれぞれの領域がサブ画素を形成している。そして、サブ画素
毎に画素電極が形成され、走査線と信号線の交差部近傍には画素電極と接続されたスイッ
チング素子としてのＴＦＴが形成されている。これら走査線及び信号線等の金属配線、Ｔ
ＦＴ、画素電極の具体的な構成は以下において別途詳細に説明するが、図２ではこれらを
模式的に第１構造物１３として示してある。
【００３０】
第１透明基板１１の短辺部（図１では下端部）には、液晶表示パネル１０を駆動するた
めのドライバーＩＣ１４が配置されている。なお、このドライバーＩＣ１４は長辺部（図
１では左・右端部）に載置される場合もあり、中型ないし大型の液晶表示パネルの場合、
ドライバーＩＣ１４を別途フレキシブル配線基板等に搭載して第１透明基板１１に電気的
に接続する場合もある。また、第１透明基板１１の四隅には例えば４個のトランスファ電
極１５が設けられており、コモン配線１６を介して互いに直接接続ないしはドライバーＩ
Ｃ１４内で互いに接続されて同電位となるように構成されている。また、走査線は走査線
用の引き回し配線１７に接続され、信号線は信号線用の引き回し配線１８に接続されてい
る。そして、これらの走査線用の引き回し配線１７及び信号線用の引き回し配線１８の端
部は、それぞれドライバーＩＣ実装領域に形成されたゲート配線用端子４１及びソース配
線用端子４２（図５及び図６参照）と接続され、これらのゲート配線用端子４１及びソー
ス配線用端子４２が、ドライバーＩＣ１４の接続用端子や検査端子ないし外部接続端子１
９となっている。
【００３１】
なお、走査線用の引き回し配線１７は必ずしも走査線と同時に形成された配線を意味す
るものではなく、また、信号線用の引き回し配線１８も必ずしも信号線と同時に形成され
た配線を意味するものではない。しかしながら、説明を簡単にするため、以下では走査線
用の引き回し配線１７を走査線と同時に形成された「ゲート配線１７」であるものとし、
信号線用の引き回し配線１８を信号線と同時に形成された「ソース配線１８」であるもの
として説明する。
【００３２】
また、カラーフィルター基板ＣＦは、図２、図４に示すように、ガラス等の透明材料か
らなる第２透明基板２０上にカラーフィルター層とブラックマトリクス等の遮光部材を有
している。カラーフィルター層には各サブ画素に対応した着色層が設けられており、第１
透明基板１１の画素電極と対向するように配置される。遮光部材は少なくとも第１透明基
板１１のＴＦＴ、走査線及び信号線に対応する位置に配置されている。これらカラーフィ
ルター層等の具体的な構成は省略するが、図２及び図４ではこれらを模式的に第２構造物
２１として示してある。第２透明基板２０には更にＩＴＯないしＩＺＯ等の透明導電性材
料からなる対向電極（共通電極）２２がアレイ基板ＡＲの表示領域１２と対面するように
配置されている。
【００３３】
第１透明基板１１の表示領域１２の周囲には液晶注入口（図示省略）を除いてシール材
２３が塗布されており、また、トランスファ電極１５上には図示しないコンタクト材が塗
布されて対向電極２２と電気的に接続されている。このシール材２３は例えばエポキシ樹
脂等の熱硬化性樹脂や光硬化性樹脂等からなり、必要に応じて絶縁性のフィラを混入した
ものであり、コンタクト材はシール材と同様の樹脂に粒状の導電体を混入したものである
。そして、両基板間には液晶が封入されている。
【００３４】
ここで、アレイ基板ＡＲの具体的構成を図３及び図４を用いて説明する。アレイ基板Ａ
Ｒは、第１透明基板１１を基体として、この第１透明基板１１の液晶層２４側に、マトリ
クス状に形成された複数本の走査線３１及び信号線３２と、これらの複数本の走査線３１
の間に走査線３１と平行に設けられた複数本の補助容量線３３と、補助容量線３３の一部
を幅広とすることにより形成される各サブ画素の補助容量電極３３ａと、ゲート電極Ｇ、
ソース電極Ｓ、ドレイン電極Ｄ及び半導体層３４からなるＴＦＴと、各サブ画素の画素電
極３５と、この画素電極３５の表面に形成された配向膜（図示省略）とで構成されている
。なお、ゲート電極Ｇは走査線３１の一部を半導体層３４の形成位置まで延在することに
よって形成され、ソース電極Ｓは信号線３２の一部を半導体層３４まで延在することによ
って形成されている。
【００３５】
第１透明基板１１の表面に形成される走査線３１及びゲート電極Ｇ（図４では走査線３
１と一体形成されるゲート電極Ｇのみ示されている）、補助容量線３３及び補助容量電極
３３ａ（図４では補助容量線３３と一体形成される補助容量電極３３ａのみ示されている
）は、表示領域の周辺部に形成されるゲート配線１７（図１参照）と共に、ゲート材料と
してのＴｉとＡｌ又はＡｌ合金の２層膜からなる。より詳細には、これらのゲート材料か
らなる各種配線ないし電極は、下層に形成されるＡｌ又はＡｌ合金を主体とし、このＡｌ
又はＡｌ合金層の表面に薄いＴｉ膜が形成されたＴｉ／Ａｌ又はＡｌ合金の２層構造を有
しており、互いに同一工程により同一層に同時形成される。なお、このように金属配線の
表層にＴｉを採用するのは、成膜のためのスパッタリングの際の熱により凸凹が生じやす
いＡｌ又はＡｌ合金層の表面を平滑化すると共に、Ａｌ又はＡｌ合金層の酸化防止のため
である。
【００３６】
そして、これら各種配線ないし電極及び露出している第１透明基板１１の表面は、ゲー
ト絶縁膜３７で被覆されている。このゲート絶縁膜３７は、プラズマＣＶＤの成膜条件を
異ならせた２段階のプラズマＣＶＤ工程を経て形成され、第１ゲート絶縁膜３７ａと第２
ゲート絶縁膜３７ｂとから構成されている。なお、この第１実施形態における第１ゲート
絶縁膜３７ａと第２ゲート絶縁膜３７ｂとは、いずれも窒化ケイ素からなるものであり、
物性上の差異は認められるが組成上の明確な差異は認められないため、図４では同じ符号
３７で示している。このゲート絶縁膜３７の具体的製造工程については後述する。
【００３７】
このゲート絶縁膜３７の表面には、信号線３２及び信号線３２と、同時に形成されるソ
ース電極Ｓとドレイン電極Ｄとソース配線１８（図１参照）とが形成される。これらの各
種配線及び電極は、ソース材料としてＡｌ又はＡｌ合金とＴｉとからなる。より詳細には
、これらのソース材料からなる各種配線ないし電極は、中央層を構成するＡｌ又はＡｌ合
金を主体とし、最上層及び最下層が薄いＴｉ膜で形成されたＴｉ／Ａｌ又はＡｌ合金／Ｔ
ｉの３層構造からなり、互いに同一工程により同一層に同時形成される。ソース材料の下
位層がＴｉ層となっているのは窒化ケイ素層からなるゲート絶縁膜３７との密着性を確保
するためである。
【００３８】
これらソース材料からなる各種配線及び電極と、ソース電極Ｓ及びドレイン電極Ｄとの
間のＴＦＴのチャネル領域ＣＮと、露出しているゲート絶縁膜３７の表面は、パッシベー
ション膜３８で被覆されている。このパッシベーション膜３８も、プラズマＣＶＤの成膜
条件を異ならせた２段階のプラズマＣＶＤ工程を経て形成され、第１パッシベーション膜
３８ａと第２パッシベーション膜３８ｂとから構成されている。なお、この第１実施形態
におけるパッシベーション膜３８についても、第１パッシベーション膜３８ａ及び第２パ
ッシベーション膜３８ｂは、いずれも窒化ケイ素からなるものであり、物性上の差異は認
められるが組成上の明確な差異は認められないため、図４では同じ符号３８で示している
。
【００３９】
そして、パッシベーション膜３８の表面には、画素電極３５の表面を平坦化するため、
例えば感光性樹脂等からなる層間樹脂膜（平坦化膜とも言う）３９が形成されており、ま
た、補助容量電極３３ａの上方に位置している部分のパッシベーション膜３８及び平坦化
膜３９を貫通するようにコンタクトホール４０が設けられている。そして、このコンタク
トホール４０を覆うようにして、導電部材を兼ねるＩＴＯやＩＺＯ等の透明導電性材料か
らなる画素電極３５が平坦化膜３９の表面に形成され、ドレイン電極Ｄと画素電極３５と
が電気的に接続されている。
【００４０】
このように、第１実施形態の液晶表示パネル１０の表示領域１２においては、少なくと
も表層がＴｉからなるドレイン電極Ｄの表面は、プラズマＣＶＤ法により形成された窒化
ケイ素からなるパッシベーション膜３８にプラズマエッチング法により設けられたコンタ
クトホール４０を介して、画素電極３５と電気的に接続されている。
【００４１】
次に、金属配線としてのゲート配線１７及びソース配線１８と、ドライバーＩＣ実装領
域に形成されたゲート配線用端子４１及びソース配線用端子４２の配置、並びにこれらの
具体的構造について図５及び図６に基いて説明する。
【００４２】
アレイ基板ＡＲのドライバーＩＣ実装領域には、第１透明基板１１の表面に形成された
ゲート配線１７及びソース配線１８が延在されており、このゲート配線１７及びソース配
線１８の端部にはゲート配線用端子４１及びソース配線用端子４２がそれぞれ形成されて
いる。なお、ゲート配線１７の表面はゲート絶縁膜３７で被覆されており、ゲート絶縁膜
３７の表面にはソース配線１８が形成され、ソース配線１８及び露出しているゲート絶縁
膜３７の表面にはパッシベーション膜３８が形成されている。
【００４３】
そして、ゲート配線１７の端部は、表面がゲート絶縁膜３７及びパッシベーション膜３
８によって被覆されており、コンタクトホール５１を介してＩＴＯないしＩＺＯ等の導電
性材料からなるゲート配線用端子４１に接続されている。また、ソース配線１８の端部は
、表面がパッシベーション膜３８によって被覆されており、コンタクトホール５２を介し
てＩＴＯないしＩＺＯ等の導電性材料からなるソース配線用端子４２に接続されている。
これらのゲート配線用端子４１及びソース配線用端子４２は、詳細な説明は省略するが、
ドライバーＩＣ１４のバンプ端子（図示省略）が搭載される領域となり、また、検査用プ
ローブ等の検査用端子も兼ねた構成となっており、更には、外部接続端子１９としても用
いられる。このように、ゲート配線用端子４１及びソース配線用端子４２をＩＴＯないし
ＩＺＯ等の導電性材料で形成するのは、金属材料からなるゲート配線１７及びソース配線
１８の表面の酸化被膜の形成を抑制して良好な電気的接続を得るためである。
【００４４】
ゲート配線１７は、走査線３１と同一工程で同一層に同時に形成されたＴｉ／Ａｌ又は
Ａｌ合金の２層構造からなり、その端部がドライバーＩＣ１４の実装領域にまで延在され
ている。このゲート配線１７の表面は、走査線３１と同様に、ゲート絶縁膜３７で直接被
覆されおり、更にこのゲート絶縁膜３７の表面はパッシベーション膜３８で被覆されてい
る。なお、ゲート絶縁膜３７及びパッシベーション膜３８は、先に図４で示した表示領域
１２のゲート絶縁膜３７及びパッシベーション膜３８と同一工程で同時に一体形成された
ものである。そして、ゲート配線１７端部の上方に位置しているゲート絶縁膜３７及びパ
ッシベーション膜３８には、ゲート配線１７とゲート配線用端子４１との電気的接続のた
めのコンタクトホール５１が設けられている。なお、コンタクトホール５１は、図４で示
したコンタクトホール４０と同様に、プラズマエッチング法により同時に形成されたもの
である。
【００４５】
そして、このコンタクトホール５１を覆うようにして、ＩＴＯやＩＺＯ等の透明導電性
材料からなるゲート配線用端子４１をパッシベーション膜３８の表面に形成することで、
ゲート配線用端子４１とゲート配線１７とが電気的に接続されている。このゲート配線用
端子４１は、画素電極３５と同一工程において同時に形成される。
【００４６】
一方、ソース配線１８は、信号線３２と同一工程で同一層に同時に形成された、Ｔｉ／
Ａｌ又はＡｌ合金／Ｔｉの３層構造からなり、その端部がドライバーＩＣ実装領域にまで
延在されていると共に、その表面はパッシベーション膜３８で被覆されている。そして、
ソース配線１８端部の上方に位置しているパッシベーション膜３８には、ソース配線１８
とソース電極４２との接続のためのコンタクトホール５２が設けられている。このコンタ
クトホール５２も、図４で示したコンタクトホール４０と同じプラズマエッチング法によ
り同時に形成されたものである。
【００４７】
また、このコンタクトホール５２を覆うようにして、ＩＴＯやＩＺＯ等の透明導電性材
料からなるソース配線用端子４２をパッシベーション膜３８の表面に形成することで、ソ
ース配線用端子４２とソース配線１８とが電気的に接続されている。なお、このソース配
線用端子４２も、画素電極３５と同一工程により同時に形成される。
【００４８】
このように、アレイ基板ＡＲのドライバーＩＣ実装領域においては、少なくとも表層が
Ｔｉからなるゲート配線１７及びソース配線１８の表面はプラズマＣＶＤ法により形成さ
れた窒化ケイ素からなるゲート絶縁膜３７及びパッシベーション膜３８により被覆されて
いる。そして、これらのゲート配線１７及びソース配線１８の表面は、プラズマエッチン
グ法により設けられたコンタクトホール５１及び５２を介してゲート配線用端子４１及び
ソース配線用端子４２と電気的に接続されている。
【００４９】
次に、第１実施形態に係る液晶表示パネルのアレイ基板ＡＲの具体的製造方法について
図７及び図８を用いて説明する。液晶表示パネル１０は、先ず図７（ａ）に示すように、
第１透明基板１１表面に、ゲート材料を用いて２層構造の導電性材料３６をスパッタリン
グ法により成膜する。より具体的には、Ａｌ又はＡｌ合金層を形成した後、この上にさら
にＴｉ層を積層形成して成膜する。そして、図７（ｂ）に示すように、所定のパターンと
なるように、その一部をエッチング除去する。この工程により、行方向（横方向）に伸び
る複数本の走査線３１と、これら複数本の走査線３１の間の補助容量線３３（以上、図３
参照）と、走査線３１の延在端に位置するゲート電極Ｇと、補助容量線３３の一部を幅広
とした補助容量電極３３ａをパターニング形成するとともに、液晶表示パネル１０の表示
領域１２の周囲にコモン配線１６（図１参照）及びゲート配線１７をパターニングする。
【００５０】
次に、図７（ｃ）に示すように、前記工程によって、表層がＴｉからなる走査線３１、
補助容量線３３、ゲート配線１７が形成された第１透明基板１１を覆うようにして、減圧
（真空）雰囲気下で、プラズマＣＶＤ法によって薄く第１ゲート絶縁膜３７ａを形成する
。第１ゲート絶縁膜３７ａは、第２ゲート絶縁膜３７ｂよりも成膜速度が遅くなるように
プラズマＣＶＤ条件を設定することにより行われる。原料ガスとしては、ジシランガス、
シランガス等の気体状ケイ素化合物と、アンモニア等の気体状窒素化合物が用いられる。
【００５１】
成膜速度の調整は、原料ガスに印加するプラズマ生成用電力を第２ゲート絶縁膜３７ｂ
のプラズマＣＶＤ法による成膜時に原料ガスに印加されるプラズマ生成用電力を弱くする
か、あるいは、原料ガス中の気体状ケイ素化合物の流量又は分圧を第２ゲート絶縁膜３７
ｂ形成時の流量又は分圧よりも小さくなるように設定することで実現できる。このように
、第１ゲート絶縁膜３７ａの成膜速度を意図的に遅らせることにより、Ｔｉ表面にプラズ
マＣＶＤ法によって直接窒化ケイ素膜を形成しても、ボール状窒化ケイ素が生成されるの
を大幅に抑制することができる。
【００５２】
次いで、図７（ｄ）に示すように、第１ゲート絶縁膜３７ａの表面全体を被覆するよう
に、プラズマＣＶＤ法によって第１ゲート絶縁膜３７ａより肉厚な第２ゲート絶縁膜３７
ｂを成膜する。第２ゲート絶縁膜３７ｂは、第１ゲート絶縁膜３７ａよりも速い成膜速度
となるように設定されたＣＶＤ成膜条件で形成される。この第２ゲート絶縁膜３７ｂは、
第１ゲート絶縁膜３７ａによりＴｉとの接触が防止されるため、より早い速度で窒化膜を
形成してもボール状窒化ケイ素が形成されない。このことは、先の第１ゲート絶縁膜３７
ａの形成時に、ボール状窒化ケイ素生成の核となり得る比較的小さなボール状窒化ケイ素
の生成すらも抑制されていることに起因しているものと推測される。
【００５３】
次に、図７（ｅ）に示すように、上述のような２段階工程を経て形成されたゲート絶縁
膜３７表面に例えばアモルファスシリコン（ａ−Ｓｉ）層及びオーミックコンタクト（ｎ
＋ａ−Ｓｉ）層からなる半導体膜３４'を形成する。そして、図７（ｆ）に示すように、
半導体膜３４'をエッチングすることにより、ゲート電極Ｇの上方にＴＦＴの一部となる
半導体層３４を形成すると共に、その他の領域を覆う半導体膜３４'を除去する。
【００５４】
次いで、図７（ｇ）に示すように、ソース材料を用いて３層構造の導電性材料４３をス
パッタリング法により成膜する。より具体的には、Ｔｉ層を形成した後、この上にＡｌ又
はＡｌ合金層を積層形成し、更にこの上にＴｉ層を積層成膜する。
【００５５】
そして、図８（ａ）に示すように、その一部をエッチング除去することにより、走査線
３１と直交する方向に延びる複数本の信号線３２と、この信号線３２から延在されて半導
体層３４の一部に重畳されるソース電極Ｓと、補助容量電極３３ａ部分を被覆すると共に
その一端が半導体層３４の一部に重畳されるドレイン電極Ｄと、ソース配線１８とをパタ
ーニング形成する。これにより、ドレイン電極Ｄとソース電極Ｓの間にＴＦＴのチャネル
領域ＣＮが形成される。
【００５６】
次いで、図８（ｂ）に示すように、前記工程によって、表層がＴｉからなる信号線３２
、ソース電極Ｓ、ドレイン電極Ｄ、並びにソース配線１８と、更にはＴＦＴのチャネル領
域ＣＮを覆うようにして、パッシベーション膜３８を形成する。図８（ｂ）においては、
一工程として示されているが、実際には、第１パッシベーション膜３８ａの形成工程と、
第１パッシベーション膜３８ａより肉厚な第２パッシベーション膜３８ｂの形成工程との
２段階の工程を経て形成されるものである。これら第１パッシベーション膜３８ａと第２
パッシベーション膜３８ｂとは、それぞれ図７（ｃ）及び図７（ｄ）で示した第１ゲート
絶縁膜３７ａと第２ゲート絶縁膜３７ｂと類似の成膜条件で形成される。したがって、パ
ッシベーション膜３８についても、表層がＴｉからなる信号線３２、ドレイン電極Ｄ、ソ
ース配線１８といった金属配線の表面に形成しながらも、ボール状窒化ケイ素の生成が大
幅に抑制されている。
【００５７】
次いで、図８（ｃ）に示すように、プラズマエッチング法によって、ゲート配線用端子
形成領域の上方に位置する第２パッシベーション膜３８ｂ、第１パッシベーション膜３８
ａ、第２ゲート絶縁膜３７ｂ及び第１ゲート絶縁膜３７ａの部分と、補助容量電極３３ａ
及びソース配線用端子形成領域の上方にそれぞれ位置する第２パッシベーション膜３８ａ
及び第１パッシベーション膜３８ａの部分を除去する。これにより、ドレイン電極Ｄに対
応する位置にコンタクトホール４０を、ゲート配線用端子４１部分にコンタクトホール５
１を、また、ソース配線用端子４２部分にコンタクトホール５２を、それぞれ形成する。
【００５８】
次いで、図８（ｄ）に示されるように、上記工程により形成された基板の表面に例えば
フォトレジスト材料を塗布、露光及び現像することによって平坦化膜３９を形成する。こ
の平坦化膜３９は、表示領域１２の全面に亘って形成されると共に、ドレイン電極Ｄに対
応する位置にはコンタクトホール４０が形成されるように、また、ゲート配線用端子形成
領域及びソース配線用端子形成領域は被覆しないように、形成される。
【００５９】
次いで、コンタクトホール４０、５１、５２を覆うようにしてＩＴＯやＩＺＯ等からな
る透明導電性膜をスパッタリング法により第１透明基板１１全面に形成する。この透明導
電性膜は、コンタクトホール４０を介してドレイン電極Ｄと電気的に接続され、コンタク
トホール５１を介してゲート配線１７と電気的に接続され、更に、コンタクトホール５２
を介してソース配線１８と電気的に接続される。
【００６０】
次いで、図８（ｅ）に示すように、エッチングすることにより、表示領域１２の各サブ
画素に対応する位置に画素電極３５を形成するとともに、ゲート配線用端子形成領域には
ゲート配線用端子４１を形成し、ソース配線用端子形成領域にはソース配線用端子４２を
形成する。
【００６１】
以上の工程を経て製造される第１実施形態の液晶表示パネルの製造方法によれば、窒化
ケイ素膜からなるゲート絶縁膜３７並びにパッシベーション膜３８により、金属配線等の
表層がＴｉからなっていても、これらのゲート絶縁膜絶縁膜３７及びパッシベーション膜
３８中にボール状窒化ケイ素が生成されることを抑制することができる。このため、ドレ
イン電極Ｄと画素電極との間、ゲート配線１７とゲート配線用端子４１との間及びソース
配線１８とソース配線用天使４２との間にボール状窒化ケイ素が残存することに起因する
接触抵抗の増加を抑制することが可能となる。
【００６２】
加えて、第２ゲート絶縁膜３７ｂ及び第２パッシベーション膜３８ｂは、第１ゲート絶
縁膜３７ａ及び第２パッシベーション膜３８ａのプラズマＣＶＤ法による成膜後に引き続
いてプラズマＣＶＤ法によって形成することができるため、製造にかかる総所要時間が大
幅に増加するといった問題点を生じることもなくなる。
【００６３】
［第２実施形態］
次に、第２実施形態の液晶表示パネルの製造方法について説明する。第２実施形態の液
晶表示パネルの製造方法が第１実施形態のものと異なる点は、ゲート絶縁膜３７及びパッ
シベーション膜３８における第１絶縁膜３７ａ及び第１パッシベーション膜３８ａとして
、プラズマＣＶＤ法による酸化ケイ素膜とした点のみである。したがって、第２実施形態
については、第１実施形態の説明で使用した図面並びに符号を適宜引用して第１実施形態
との相違点を示すことによりその内容を説明する。
【００６４】
第１ゲート絶縁膜３７ａ及び第１パッシベーション膜３８ａとして酸化ケイ素膜を形成
するには、図７（ｃ）並びに図８（ｂ）で示した窒化ケイ素膜の製造工程とほぼ同様であ
るが、原料ガスとして例えばシロキサンガス及び酸素ガス等が用いられる点で異なってい
る。酸化ケイ素膜の表面にプラズマＣＶＤ法により窒化ケイ素膜を形成してもボール状窒
化ケイ素は生成し難いため、第２実施形態の液晶表示パネルの製造方法によっても、第１
実施形態の場合と同様の作用・効果を奏することができる。
【００６５】
なお、一般に、酸化膜のプラズマエッチングには、窒化ケイ素膜のエッチング時よりも
大きなプラズマ生成用電力を必要とするため、図８（ｃ）に示したゲート絶縁膜３７及び
パッシベーション膜３８にコンタクトホール４０、５１、５２を形成するに工程において
は、２段階の処理を必要とする。すなわち、窒化ケイ素膜である第２パッシベーション膜
３８ｂないし第２ゲート絶縁膜３７ｂをプラズマエッチング法により除去して酸化ケイ素
膜である第１パッシベーション膜３８ａないし第１ゲート絶縁膜を露出させた後、プラズ
マ生成用電力を上げて酸化ケイ素膜をプラズマエッチング法によって除去する必要がある
。
【００６６】
なお、金属配線の表層のＴｉ層は、プラズマエッチングに対して選択性が低いため、オ
ーバーエッチングすると削れてしまう恐れがある。しかしながら、金属配線の表面に酸化
ケイ素層を積層すると、この酸化ケイ素層が窒化ケイ素層からなる第２パッシベーション
膜３８ｂないし第２ゲート絶縁膜３７ｂのプラズマエッチングに際するストッパー層とし
て作用するため、第２パッシベーション膜３８ｂないし第２ゲート絶縁膜３７ｂのオーバ
ーエッチングに際してもＴｉ層が削られてしまうことがない。また、酸化ケイ素層は、希
フッ酸又は緩衝フッ酸溶液を用いて湿式エッチングすることもできる。
【符号の説明】
【００６７】
１０…液晶表示パネル  １１…透明基板  １２…表示領域  １３…構造物  １４…ドラ
イバーＩＣ  １５…トランスファ電極  １６…コモン配線  １７…ゲート配線  １８…ソ
ース配線  １９…外部接続端子  ２０…透明基板  ２１…構造物  ２２…対向電極  ２３
…シール材  ２４…液晶層  ３１…走査線  ３２…信号線  ３３…補助容量線  ３３ａ…
補助容量電極  ３４…半導体層  ３５…画素電極  ３６…導電性材料  ３７…ゲート絶縁
膜  ３７ａ…第１ゲート絶縁膜  ３７ｂ…第２ゲート絶縁膜  ３８…パッシベーション膜
３８ａ…第１パッシベーション膜  ３８ｂ…第２パッシベーション膜  ３９…平坦化膜
４０…コンタクトホール  ４０…画素電極  ４１…ゲート配線用端子  ４２…ソース配
線用端子  ４３…導電性材料  ５１、５２…コンタクトホール  １００…ボール状窒化ケ
イ素
【図１】
2010197927.tif 000003
【図２】
2010197927.tif 000004
【図３】
2010197927.tif 000005
【図４】
2010197927.tif 000006
【図５】
2010197927.tif 000007
【図６】
2010197927.tif 000008
【図７】
2010197927.tif 000009
【図８】
2010197927.tif 000010
【図９】
2010197927.tif 000011