(57)【要約】【課題】ＴＦＴを構成する半導体層の微細化に適しており、ＴＦＴにおける光リーク電流の発生を低減可能とする。【解決手段】電気光学装置用基板の製造方法は、下側遮光膜（１１ｂ）を形成する工程と、下地絶縁膜（１２）上に半導体膜（１ａｐ）を形成する工程と、半導体膜上に酸化防止膜（７００）を形成する工程と、酸化防止膜及び半導体膜を一括でパターニングすることにより、半導体層（１ａ）を形成する工程と、半導体層上に酸化防止膜が形成された状態で、酸化処理を施すことにより、半導体層の側面を酸化する工程と、酸化防止膜をマスクの一部として、下地絶縁膜に対してエッチング処理を施すことにより、下地絶縁膜にコンタクトホール（８１０）を開孔する工程と、下側遮光膜にコンタクトホールを介して接続するように、ゲート電極を形成する工程とを含む。【選択図】図７
2010008635.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、画素電極と、（ｉ）前記画素電極に電気的に接続された半導体層及び（ｉｉ）前記半導体層より上層側に配置されたゲート電極を含むトランジスタと、前記半導体層より下層側に配置され、前記基板上で平面的に見て前記半導体層に少なくとも部分的に重なる下側遮光膜とを備えた電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、
前記基板上に前記下側遮光膜を形成する工程と、
前記基板上における前記下側遮光膜より上層側に下地絶縁膜を形成する工程と、
前記下地絶縁膜上に半導体膜を形成する工程と、
前記半導体膜上に酸化防止膜を形成する工程と、
前記酸化防止膜及び前記半導体膜を一括でパターニングすることにより、前記半導体層を形成する工程と、
前記半導体層上に前記パターニングされた酸化防止膜が形成されている状態で、酸化処理を施すことにより、前記半導体層の少なくとも一部の側面を酸化する工程と、
前記パターニングされた酸化防止膜をマスクの一部として、前記下地絶縁膜に対してエッチング処理を施すことにより、前記下地絶縁膜に前記ゲート電極と前記下側遮光膜とを電気的に接続するためのコンタクトホールを開孔する工程と、
前記下側遮光膜に前記コンタクトホールを介して電気的に接続するように、前記ゲート電極を形成する工程と、
前記半導体層に電気的に接続するように、前記画素電極を形成する工程と
を含むことを特徴とする電気光学装置用基板の製造方法。
【請求項２】
前記半導体層に、不純物をドープすることにより、チャネル領域、データ線側ソースドレイン領域、画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間にデータ線側ＬＤＤ領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に画素電極側ＬＤＤ領域を形成する工程と、
前記データ線側ソースドレイン領域に電気的に接続するように、データ線を形成する工程と、
前記側面を酸化する工程の後であって、前記コンタクトホールを開孔する工程の前に、前記半導体層の上層側に、前記基板上で平面的に見て、前記チャネル領域を除くと共に前記データ線側ＬＤＤ領域及び前記画素電極側ＬＤＤ領域を含む部分を覆うように部分絶縁膜を形成する工程とを含み、
前記ゲート電極を形成する工程において、前記ゲート電極を、前記チャネル領域に対向する本体部と、前記本体部から前記部分絶縁膜上に前記画素電極側ＬＤＤ領域を覆うように延設される延設部とを有するように形成し、
前記画素電極を形成する工程において、前記画素電極側ソースドレイン領域に電気的に接続するように、前記画素電極を形成する
ことを特徴とする請求項１に記載の電気光学装置用基板の製造方法。
【請求項３】
前記コンタクトホールを形成する工程において、前記コンタクトホールを、前記基板上で平面的に見て前記チャネル領域及び前記画素電極側ＬＤＤ領域に沿って延びるように形成することを特徴とする請求項２に記載の電気光学装置用基板の製造方法。
【請求項４】
前記酸化防止膜を形成する工程において、前記酸化防止膜を窒化膜から形成することを特徴とする請求項１から３のいずれか一項に記載の電気光学装置用基板の製造方法。
【請求項５】
基板上に、
画素電極と、
（ｉ）前記画素電極に電気的に接続された半導体層と、（ｉｉ）前記半導体層よりゲート絶縁膜を介して上層側に配置されたゲート電極とを含むトランジスタと、
前記半導体層より下地絶縁膜を介して下層側に配置され、前記基板上で平面的に見て前記半導体層に少なくとも部分的に重なる下側遮光膜と、
前記半導体層の少なくとも一部の側面が酸化されてなる側面酸化部と
を備え、
前記ゲート電極と前記下側遮光膜とは、前記基板上で平面的に見て前記側面酸化部の一部に隣接して前記下地絶縁膜に開孔されたコンタクトホールを介して電気的に接続されている
ことを特徴とする電気光学装置用基板。
【請求項６】
前記基板上に、互いに交差するデータ線及び走査線を備え、
前記半導体層は、チャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成されたデータ線側ＬＤＤ領域、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された画素電極側ＬＤＤ領域を有し、
前記半導体層の上層側に、前記基板上で平面的に見て、前記チャネル領域を除くと共に前記データ線側ＬＤＤ領域及び前記画素電極側ＬＤＤ領域を含む部分を覆うように形成された部分絶縁膜を備え、
前記ゲート電極は、前記チャネル領域に前記ゲート絶縁膜を介して対向する本体部と、前記本体部から前記部分絶縁膜上に前記画素電極側ＬＤＤ領域を覆うように延設された延設部とを有する
ことを特徴とする請求項５に記載の電気光学装置用基板。
【請求項７】
前記コンタクトホールは、前記基板上で平面的に見て前記チャネル領域及び前記画素電極側ＬＤＤ領域に沿って延びるように形成されていることを特徴とする請求項５又は６に記載の電気光学装置用基板。
【請求項８】
請求項５から７のいずれか一項に記載の電気光学装置用基板を備えることを特徴とする電気光学装置。
【請求項９】
請求項８に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置に用いられる電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、及び、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）に光リーク電流が発生し、画質の低下や誤作動の原因となる場合がある。
【０００３】
例えば特許文献１には、ＬＤＤ（Lightly Doped Drain）構造を有するＴＦＴについて、チャネル領域の両側に形成されるＬＤＤ領域のうち、データ線に接続されたソースドレイン領域とチャネル領域との間に形成されたデータ線側ＬＤＤ領域を覆う部分の幅よりも、画素電極に接続されたソースドレイン領域とチャネル領域との間に形成された画素電極側ＬＤＤ領域を覆う部分の幅が広い遮光膜を形成することによって、高い開口率を実現すると共にＴＦＴにおける光リーク電流の発生を低減する技術が開示されている。
【０００４】
例えば特許文献２には、ＬＤＤ構造を有するＴＦＴについて、画素電極側ＬＤＤ領域の幅をデータ線側ＬＤＤ領域の幅よりも小さくすることにより、画素電極側ＬＤＤ領域に入射する光を低減する技術が開示されている。
【０００５】
例えば特許文献３には、ＴＦＴを構成する半導体層のチャンネル領域やＬＤＤ領域の側面近傍に、半導体層の上層側に配置されたゲート線と半導体層の下層側に配置された遮光膜とを接続するコンタクトホールを設けることで、ＴＦＴのチャネル領域やＬＤＤ領域に到達する光を低減する技術が開示されている。
【０００６】
【特許文献１】特開２００８−２６７１９号公報
【特許文献２】特開２００４−３４０９８１号公報
【特許文献３】特開２００１−３５６３７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、製造プロセスにおいて、ＴＦＴを構成する半導体層をフォトリソグラフィ法及びエッチング法のみによって微細化しようとする場合には、半導体層を、露光装置の能力（或いは性能）に応じた限界幅よりも小さな幅を有するように微細化することが困難であるという技術的問題点がある。このため、例えば画素電極側ＬＤＤ領域の幅を、露光装置の能力に応じた限界幅よりも小さな幅にすることができないため、ＴＦＴにおける光リーク電流を十分に低減することができず、画質を向上させることが困難となってしまうという技術的問題点がある。
【０００８】
更に、例えば特許文献３による技術の如く、ＴＦＴを構成する半導体層の上層側に配置されたゲート線と半導体層の下層側に配置された遮光膜とをコンタクトホールを介して接続する場合には、半導体層とコンタクトホールとの間の距離を、露出装置の能力に応じた限界幅よりも小さくすることができないため、ＴＦＴにおける光リーク電流を十分に低減することが困難であるという技術的問題点がある。より具体的には、チャネル領域やＬＤＤ領域の側面近傍にコンタクトホールをエッチング処理により形成する場合、レジストマスクの位置ずれを考慮したマージンを確保して設計する必要がある。従って、マージンを確保する分、半導体層とコンタクトホールとの間の距離が大きくなり、半導体層に入射する光をコンタクトホール（より具体的には、その内部に形成された遮光性の導電部材）によって十分に遮ることが困難になってしまう。
【０００９】
本発明は、例えば上述した問題点に鑑みなされたものであり、ＴＦＴを構成する半導体層の微細化に適しており、ＴＦＴにおける光リーク電流の発生を低減可能な電気光学装置用基板の製造方法、電気光学装置用基板、このような電気光学装置用基板を備えた電気光学装置、並びにこのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明に係る電気光学装置用基板の製造方法によれば、基板上に、画素電極と、（ｉ）前記画素電極に電気的に接続された半導体層及び（ｉｉ）前記半導体層より上層側に配置されたゲート電極を含むトランジスタと、前記半導体層より下層側に配置され、前記基板上で平面的に見て前記半導体層に少なくとも部分的に重なる下側遮光膜とを備えた電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、前記基板上に前記下側遮光膜を形成する工程と、前記基板上における前記下側遮光膜より上層側に下地絶縁膜を形成する工程と、前記下地絶縁膜上に半導体膜を形成する工程と、前記半導体膜上に酸化防止膜を形成する工程と、前記酸化防止膜及び前記半導体膜を一括でパターニングすることにより、前記半導体層を形成する工程と、前記半導体層上に前記パターニングされた酸化防止膜が形成されている状態で、酸化処理を施すことにより、前記半導体層の少なくとも一部の側面を酸化する工程と、前記パターニングされた酸化防止膜をマスクの一部として、前記下地絶縁膜に対してエッチング処理を施すことにより、前記下地絶縁膜に前記ゲート電極と前記下側遮光膜とを電気的に接続するためのコンタクトホールを開孔する工程と、前記下側遮光膜に前記コンタクトホールを介して電気的に接続するように、前記ゲート電極を形成する工程と、前記半導体層に電気的に接続するように、前記画素電極を形成する工程とを含む。
【００１１】
本発明に係る電気光学装置用基板の製造方法によれば、先ず、例えばガラス基板等の基板上に、下側遮光膜を所定パターンを有するように形成する。この際、下側遮光膜は、例えば、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等の遮光性材料を含んでなるように形成される。下側遮光膜は、所定パターンとして、典型的には、後に形成する半導体層の少なくとも一部（典型的には、半導体層のチャネル領域）と重なる部分を有するように、基板上における一の方向（例えば、走査線が延びる方向或いはＸ方向）に沿って概ねストライプ状に形成される。
【００１２】
次に、基板上における下側遮光膜より上層側に下地絶縁膜を例えばシリコン酸化膜等から形成する。この際、下地絶縁膜は、典型的には、基板上の全面に形成される。
【００１３】
次に、下地絶縁膜上に、例えば基板の全面に亘って、例えばポリシリコン膜等からなる半導体膜を形成する。
【００１４】
次に、半導体膜上に、半導体膜の酸化を防止するための酸化防止膜を形成する。酸化防止膜は、例えば、シリコン窒化膜（ＳｉＮ膜）、窒化チタン膜（ＴｉＮ膜）等の窒化膜等から形成される。
【００１５】
次に、酸化防止膜及び半導体膜を例えばフォトリソグラフィ法及びエッチング法により一括でパターニングすることにより、半導体層を形成する。この際、半導体層は、典型的には、フォトリソグラフィ法及びエッチング法によるパターニングにおける最小限界幅を有する部分を含む所定の平面パターンで形成される。尚、ここで、最小限界幅は、フォトリソグラフィ法及びエッチング法によってパターニング可能な最小の幅を意味し、例えば露光装置等の能力に依存する。半導体層は、典型的には、基板上における一の方向に交わる他の方向（例えば、データ線が延びる方向或いはＹ方向）に沿って延びるように形成される。
【００１６】
次に、半導体層上にパターニングされた酸化防止膜が形成されている状態で、例えば加熱炉を用いた熱酸化処理等の酸化処理を施すことにより、半導体層の少なくとも一部の側面を酸化する。ここで特に、半導体層上（言い換えれば、半導体層の上面）には、酸化防止膜が形成されているので、半導体層における上面側は、酸化処理によっては酸化されない。言い換えれば、半導体層の上面を酸化防止膜で覆い、半導体層の少なくとも一部の側面が酸素雰囲気にさらされた状態（即ち、半導体層の少なくとも一部の側面が露出した状態）で、酸化処理を施すことにより、半導体層の上面の酸化を防止しつつ半導体層の少なくとも一部の側面を酸化する。
【００１７】
このように半導体層の少なくとも一部の側面を酸化することで、半導体層の少なくとも一部の幅を小さくすることができる。即ち、例えばポリシリコン等からなる半導体層の少なくとも一部の側面を酸化することで、半導体層の少なくとも一部における側面部分を例えば酸化シリコン等の酸化物に変化させることができ、半導体層の少なくとも一部の幅を小さくすることができる。尚、半導体層上に酸化防止膜が形成されている状態で酸化処理を施す処理条件（例えば、処理時間等）を変更することよって、半導体層の少なくとも一部の幅を調整することが可能である。言い換えれば、本発明に係る電気光学装置用基板の製造方法によれば、半導体層を、例えば、フォトリソグラフィ法及びエッチング法によるパターニングにおける最小限界幅よりも小さい幅を有するように形成することができる、即ち、半導体層を例えば露光装置等の能力以上に微細化することが可能である。
【００１８】
次に、パターニングされた酸化防止膜をマスクの一部として、下地絶縁膜に対してエッチング処理を施すことにより、下地絶縁膜に、後に形成するゲート電極と下側遮光膜とを電気的に接続するためのコンタクトホールを例えば半導体層のチャネル領域の両脇に開孔する。即ち、下地絶縁膜に対してエッチング処理を施す際に、パターニングされた酸化防止膜をマスクの一部として用いることにより、セルフアラインで（即ち、自己整合的に）、下地絶縁膜にコンタクトホールを開孔する。このように開孔されたコンタクトホールは、半導体層の側面酸化部に隣接することになる。言い換えれば、パターニングされた酸化防止膜をマスクの一部として用いたエッチング処理によって、コンタクトホールをセルフアラインで形成することにより、半導体層とコンタクトホールとの間の距離を側面酸化部の半導体層の側面からの厚さによって規定することができる。
【００１９】
よって、例えば、仮に、パターニングされた酸化防止膜をマスクの一部として用いずに、半導体層及び下地絶縁膜上にレジストマスクのみを形成して、下地絶縁膜に対してエッチング処理を施すことによりコンタクトホールを形成する場合には必要とされるレジストマスクの位置ずれを考慮したマージンが、少なくとも半導体層とコンタクトホールとの位置合わせにおいて不要となる。更に、上述した場合と比較して、コンタクトホールを半導体層により近接して形成することが可能となる（即ち、コンタクトホールと半導体層との間の距離を小さくすることが可能となる）。つまり、コンタクトホールと半導体層との間の距離が、例えば、フォトリソグラフィ法及びエッチング法によるパターニングにおける最小限界幅よりも小さくなるように、コンタクトホールを半導体層の近傍に開孔することが可能となる。
【００２０】
次に、半導体層の上層側に、ゲート電極を、下側遮光膜にコンタクトホールを介して電気的に接続するように、例えば遮光性を有する導電性ポリシリコンから形成する。ゲート電極のうちコンタクトホール内に形成される部分は、３次元的に見て、半導体層と側面酸化部を介して隣り合う、壁状の遮光体として形成される。従って、半導体層に対して斜めに入射する光（即ち、基板面に沿った成分を有する光）を、ゲート電極のうちコンタクトホール内に形成される部分によって遮ることができる。よって、半導体層に対して入射する光を遮る遮光性を強化できる。従って、トランジスタにおける光リーク電流を低減できる。
【００２１】
以上説明したように、本発明に係る電気光学装置用基板の製造方法によれば、トランジスタを構成する半導体層を例えば露光装置等の能力以上に微細化することが可能である。更に、ゲート電極と下側遮光膜とを電気的に接続するためのコンタクトホールと半導体層との間の距離を例えば露光装置等の能力以上に小さくすることが可能であり、半導体層に対して入射する光を遮る遮光性を強化できる。よって、本発明に係る電気光学装置用基板の製造方法によって製造された電気光学装置用基板を備える電気光学装置の動作時における、トランジスタにおける光リーク電流の発生を低減できる。
【００２２】
本発明に係る電気光学装置用基板の製造方法の一態様では、前記半導体層に、不純物をドープすることにより、チャネル領域、データ線側ソースドレイン領域、画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間にデータ線側ＬＤＤ領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に画素電極側ＬＤＤ領域を形成する工程と、前記データ線側ソースドレイン領域に電気的に接続するように、データ線を形成する工程と、前記側面を酸化する工程の後であって、前記コンタクトホールを開孔する工程の前に、前記半導体層の上層側に、前記基板上で平面的に見て、前記チャネル領域となるべき領域を除くと共に前記データ線側ＬＤＤ領域及び前記画素電極側ＬＤＤ領域となるべき領域を含む部分を覆うように部分絶縁膜を形成する工程とを含み、前記ゲート電極を形成する工程において、前記ゲート電極を、前記チャネル領域に対向する本体部と、前記本体部から前記部分絶縁膜上に前記画素電極側ＬＤＤ領域を覆うように延設される延設部とを有するように形成し、前記画素電極を形成する工程において、前記画素電極側ソースドレイン領域に電気的に接続するように、前記画素電極を形成する。
【００２３】
この態様によれば、ゲート電極が、データ線側ＬＤＤ領域及び画素電極側ＬＤＤ領域に対して、例えばゲート絶縁膜の膜厚程度まで近接してしまうことにより、トランジスタにおいてリーク電流が発生したり、オンオフ閾値が変化してしまったりすることを低減或いは防止できる。即ち、本態様によれば、部分絶縁膜を形成するので、ゲート電極とデータ線側ＬＤＤ領域及び画素電極側ＬＤＤ領域とが、上述したようなリーク電流の発生、オンオフ閾値の変化等を生ずるまでに近接されない。よって、トランジスタにおける動作不良を効果的に防止することが可能である。尚、部分絶縁膜は、例えば酸化シリコン等から形成され、エッチング処理によってパターニングされる。
【００２４】
更に、ゲート電極を形成する工程において、ゲート電極は、チャネル領域に対向する本体部と、本体部から部分絶縁膜上に画素電極側ＬＤＤ領域を覆うように延設される延設部とを有するように形成される。ここで、トランジスタの動作時に、画素電極側ＬＤＤ領域では、データ線側ＬＤＤ領域に比べて光リーク電流が相対的に発生しやすい傾向にある（例えば特許文献１参照）。本態様では、ゲート電極の延設部によって、半導体層の画素電極側ＬＤＤ領域に入射する光をより確実に遮光することにより、半導体層の画素電極側ＬＤＤ領域に入射する光の量をより低減することが可能となる。その結果、より効果的にトランジスタにおける光リーク電流の発生を低減できる。
【００２５】
本発明に係る電気光学装置用基板の製造方法の他の態様では、前記コンタクトホールを形成する工程において、前記コンタクトホールを、前記基板上で平面的に見て前記チャネル領域及び前記画素電極側ＬＤＤ領域に沿って延びるように形成する。
【００２６】
この態様によれば、ゲート電極のうちコンタクトホール内に形成される部分は、３次元的に見て、半導体層のチャネル領域及び画素電極側ＬＤＤ領域と、側面酸化部を介して隣り合う、壁状の遮光体として形成される。従って、半導体層のチャネル領域及び画素電極側ＬＤＤ領域に対して斜めに入射する光を、ゲート電極のうちコンタクトホール内に形成される部分によって遮ることができる。よって、半導体層のチャネル領域及び画素電極側ＬＤＤ領域に対して入射する光を遮る遮光性を強化できる。従って、より効果的に、トランジスタにおける光リーク電流を低減できる。
【００２７】
本発明に係る電気光学装置用基板の製造方法の他の態様では、前記酸化防止膜を形成する工程において、前記酸化防止膜を窒化膜から形成する。
【００２８】
この態様によれば、酸化防止膜は、例えばシリコン窒化膜、窒化チタン膜等の窒化膜から形成されるので、酸化処理による半導体層の上面の酸化を好適に防止できる。
【００２９】
本発明の電気光学装置用基板は上記課題を解決するために、基板上に、画素電極と、（ｉ）前記画素電極に電気的に接続された半導体層と、（ｉｉ）前記半導体層よりゲート絶縁膜を介して上層側に配置されたゲート電極とを含むトランジスタと、前記半導体層より下地絶縁膜を介して下層側に配置され、前記基板上で平面的に見て前記半導体層に少なくとも部分的に重なる下側遮光膜と、前記半導体層の少なくとも一部の側面が酸化されてなる側面酸化部とを備え、前記ゲート電極と前記下側遮光膜とは、前記基板上で平面的に見て前記側面酸化部の一部に隣接して前記下地絶縁膜に開孔されたコンタクトホールを介して電気的に接続されている。
【００３０】
本発明の電気光学装置用基板によれば、上述した本発明に係る電気光学装置用基板の製造方法と同様に、トランジスタを構成する半導体層を例えば露光装置等の能力以上に微細化することが可能である。更に、ゲート電極と下側遮光膜とを電気的に接続するためのコンタクトホールと半導体層との間の距離を例えば露光装置等の能力以上に小さくすることが可能であり、半導体層に対して入射する光を遮る遮光性を強化できる。よって、本発明に係る電気光学装置用基板を備える電気光学装置の動作時における、トランジスタにおける光リーク電流の発生を低減できる。
【００３１】
ここで特に、コンタクトホールは、半導体層の少なくとも一部の側面が酸化されてなる側面酸化部の一部に隣接して下地絶縁膜に開孔されている。言い換えれば、コンタクトホールの側面のうち半導体層側の側面の一部は、側面酸化部によって規定されている（つまり、コンタクトホールと半導体層との距離は、側面酸化部の半導体層の側面からの厚さによって規定されている）。よって、コンタクトホールと半導体層との間の距離を例えば露光装置等の能力以上に小さくすることが可能であり、半導体層に対して入射する光を遮る遮光性を強化できる。
【００３２】
本発明の電気光学装置用基板の一態様では、前記基板上に、互いに交差するデータ線及び走査線を備え、前記半導体層は、チャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成されたデータ線側ＬＤＤ領域、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された画素電極側ＬＤＤ領域を有し、前記半導体層の上層側に、前記基板上で平面的に見て、前記チャネル領域を除くと共に前記データ線側ＬＤＤ領域及び前記画素電極側ＬＤＤ領域を含む部分を覆うように形成された部分絶縁膜を備え、前記ゲート電極は、前記チャネル領域に前記ゲート絶縁膜を介して対向する本体部と、前記本体部から前記部分絶縁膜上に前記画素電極側ＬＤＤ領域を覆うように延設された延設部とを有する。
【００３３】
この態様によれば、部分絶縁膜を備えるので、ゲート電極が、データ線側ＬＤＤ領域及び画素電極側ＬＤＤ領域に対して、例えばゲート絶縁膜の膜厚程度まで近接してしまうことにより、トランジスタにおいてリーク電流が発生したり、オンオフ閾値が変化してしまったりすることを低減或いは防止できる。
【００３４】
更に、ゲート電極は、チャネル領域に対向する本体部と、本体部から部分絶縁膜上に画素電極側ＬＤＤ領域を覆うように延設された延設部とを有するので、ゲート電極の延設部によって、半導体層の画素電極側ＬＤＤ領域に入射する光をより確実に遮光することができる。よって、より効果的にトランジスタにおける光リーク電流の発生を低減できる。
【００３５】
本発明の電気光学装置用基板の他の態様では、前記コンタクトホールは、前記基板上で平面的に見て前記チャネル領域及び前記画素電極側ＬＤＤ領域に沿って延びるように形成されている。
【００３６】
この態様によれば、半導体層のチャネル領域及び画素電極側ＬＤＤ領域に対して斜めに入射する光を、ゲート電極のうちコンタクトホール内に形成される部分によって遮ることができる。よって、半導体層のチャネル領域及び画素電極側ＬＤＤ領域に対して入射する光を遮る遮光性を強化できる。
【００３７】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板（但し、各種態様を含む）を備える。
【００３８】
本発明の電気光学装置によれば、上述した本発明の電気光学装置用基板を備えるので、トランジスタにおける光リーク電流の発生を低減できる。この結果、高品質な画像を表示することが可能となる。
【００３９】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【００４０】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
【００４１】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００４２】
以下では、本発明の実施形態について図を参照しつつ説明する。尚、以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
＜第１実施形態＞
本実施形態に係る液晶装置について、図１から図６を参照して説明する。
【００４３】
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図２は、図１のＨ−Ｈ’線断面図である。
【００４４】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板２０は、例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されている。ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素電極が設けられた画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００４５】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
【００４６】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００４７】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。
【００４８】
ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００４９】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作りこまれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用のＴＦＴや走査線、データ線等の配線の上層に、ＩＴＯ（Indium Tin Oxide）等の透明材料からなる画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状、ストライプ状等にパターニングされている。遮光膜２３上には、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して、対向基板２０の全面に亘って（例えばベタ状に）形成されている。対向電極２１上には配向膜が形成されている。
【００５０】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。
【００５１】
尚、図２において、本実施形態に係る液晶装置のうちＴＦＴアレイ基板１０側に設けられた配向膜より下層側の部分が、本発明に係る「電気光学装置用基板」の一例である液晶装置用基板を構成している。
【００５２】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００５３】
次に、本実施形態に係る液晶装置の画像表示領域の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００５４】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及び本発明に係る「トランジスタ」の一例としての画素スイッチング用のＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、本実施形態に係る液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、互いに隣り合う複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００５５】
ＴＦＴ３０のゲートには走査線１１が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０（図２参照）に形成された対向電極２１（図２参照）との間で一定期間保持される。
【００５６】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００５７】
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に蓄積容量７０が付加されている。蓄積容量７０の一方の電極は、画素電極９ａと電気的に並列してＴＦＴ３０のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量線３００に電気的に接続されている。
【００５８】
次に、本実施形態に係る画素スイッチング用のＴＦＴの具体的な構成について、図４から図６を参照して説明する。ここに図４は、本実施形態に係る画素スイッチング用のＴＦＴの構成を、走査線と共に示す平面図である。図５は、図４のＡ−Ａ’線断面図である。図６は、図４のＢ−Ｂ’線断面図である。尚、図５及び図６では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００５９】
図４から図６において、画素スイッチング用のＴＦＴ３０は、ＴＦＴアレイ基板１０の全面に例えばシリコン酸化膜から形成された下地絶縁膜１２上に画素毎に形成されている。下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００６０】
ＴＦＴアレイ基板１０上における下地絶縁膜１２より下層側には、本発明に係る「下側遮光膜」の一例としての走査線１１ｂが形成されている。走査線１１ｂは、例えばＷ、Ｔｉ、ＴｉＮ等の高融点金属材料等の遮光性の導電材料からなる。尚、本実施形態では、図３を参照して上述した走査線１１は、走査線１１ａ及び１１ｂからなる二重配線として構成されている。走査線１１ａは、後述するように、ＴＦＴ３０を構成する半導体層１ａより上層側に形成されている。
【００６１】
図４に示すように、走査線１１ｂは、ＴＦＴアレイ基板１０上で平面的にみて、Ｘ方向に沿うように、ストライプ状にパターニングされた本線部１１ｂｘと、この本線部１１ｂｘからＹ方向に沿って延在する延在部１１ｂｙとを有している。
【００６２】
図４から図６において、走査線１１ｂは、ＴＦＴ３０のチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅに対向する領域を含むように形成されている。よって、走査線１１ｂによって、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してＴＦＴ３０のチャネル領域１ａ’を殆ど或いは完全に遮光できる。即ち、走査線１１ｂは、走査信号を供給する配線として機能すると共に戻り光に対するＴＦＴ３０の遮光膜として機能することが可能である。従って、液晶装置の動作時に、ＴＦＴ３０における光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。
【００６３】
ＴＦＴ３０は、半導体層１ａと、ゲート絶縁膜２と、ゲート電極３ａとを含んで構成されている。
【００６４】
半導体層１ａは、ポリシリコンを含んでおり、チャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅを含んでいる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。
【００６５】
図４に示すように、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃは夫々、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、ＴＦＴ３０の非動作時において、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅ間に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。
【００６６】
図４から図６において、データ線側ソースドレイン領域１ｄは、層間絶縁膜４１上に形成されたデータ線６ａ（図示省略）に、層間絶縁膜４１に開孔されたコンタクトホールを介して電気的に接続されている。尚、ここでは図示しないが、画素電極側ソースドレイン領域１ｅは、最上層側に形成された画素電極９ａに、層間絶縁膜４１上に開孔されたコンタクトホールや中継層等を介して電気的に接続されている。
【００６７】
尚、ＴＦＴ３０は、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
【００６８】
ゲート電極３ａは、例えば遮光性を有する導電性ポリシリコンからなり、走査線１１ａの一部として形成されている。走査線１１ａは、半導体層１ａよりもゲート絶縁膜２及び本発明に係る「部分絶縁膜」の一例としての絶縁膜２１０を介して上層側に配置されている。
【００６９】
走査線１１ａは、上述した走査線１１ｂの本線部１１ｂｘに重なるように、Ｘ方向に沿って形成されている。
【００７０】
ゲート絶縁膜２は、シリコン窒化膜からなる。尚、ゲート絶縁膜２は、後に詳細に説明するように、製造プロセスにおいて、側面酸化部６０を形成する際に半導体層１ａの上面が酸化されることを防止する酸化防止膜として機能する例えばシリコン窒化膜等の窒化膜から形成されている。
【００７１】
図４及び図６に示すように、ゲート電極３ａは、半導体層１ａにおけるチャネル領域１ａ’に対してゲート絶縁膜２を介して対向する本体部３１ａと、この本体部３１ａから絶縁膜２１０上に半導体層１ａにおける画素電極側ＬＤＤ領域１ｂを覆うように延設された延設部３２ａとを有している。
【００７２】
図４及び図５に示すように、ゲート電極３ａの本体部３１ａは、半導体層１ａの脇に延びる延在部を有しており、この延在部において絶縁膜２１０及び下地絶縁膜１２に開孔されたコンタクトホール８１０を介して走査線１１ｂと電気的に接続されている。ゲート電極３ａ（より具体的には、その本体部３１ａの半導体層１ａの脇に延びる延在部）のうちコンタクトホール８１０内に形成される部分は、３次元的に見て、半導体層１ａと側面酸化部６０を介して隣り合う、壁状の遮光体として形成されている。従って、半導体層１ａに対して斜めに入射する光（即ち、ＴＦＴアレイ基板１０の基板面に沿った成分を有する光）を、ゲート電極３ａのうちコンタクトホール８１０内に形成される部分によって遮ることができる。
【００７３】
ここで、側面酸化部６０は、後に詳細に説明するように、製造プロセスにおいて、半導体層１ａの側面が酸化されることにより形成されており、酸化シリコンからなる。側面酸化部６０が形成されることによって、半導体層１ａの幅Ｗ１が、例えば露光装置等の能力以上に微細化されている。よって、本実施形態に係る液晶装置の動作時において、半導体層１ａに入射する光を低減できる。更に、コンタクトホール８１０は、側面酸化部６０の一部に隣接している。言い換えれば、コンタクトホール８１０の側面のうち半導体層１ａ側の側面の一部は、側面酸化部６０によって規定されている（つまり、コンタクトホール８１０と半導体層１ａとの距離は、側面酸化部６０の半導体層１ａの側面からの厚さｄ１によって規定されている）。よって、コンタクトホール８１０と半導体層１ａとの間の距離を例えば露光装置等の能力以上に小さくすることが可能であり、半導体層１ａに対して入射する光を遮る遮光性を強化できる。
【００７４】
図４及び図６に示すように、ゲート電極３ａの延設部３２ａは、絶縁膜２１０上に画素電極側ＬＤＤ領域１ｂを覆うように形成されている。よって、ＴＦＴ３０の動作時に、データ線側ＬＤＤ領域１ｂに比べて光リーク電流が相対的に発生しやすい画素電極側ＬＤＤ領域１ｂに入射する光をより確実に遮光することが可能となる。従って、効果的にＴＦＴ３０における光リーク電流の発生を低減できる。
【００７５】
絶縁膜２１０は、例えばシリコン酸化膜等からなり、チャネル領域１ａ’を除くと共にデータ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃを含む部分を覆うようにパターニングされている。
【００７６】
延設部３２ａは、上述したように絶縁膜２１０上に形成されている。よって、ゲート電極３ａの延設部３２ａが、画素電極側ＬＤＤ領域１ｃに対して、ゲート絶縁膜２の膜厚程度まで近接してしまうことにより、ＴＦＴ３０においてリーク電流が発生したり、オンオフ閾値が変化してしまったりすることを低減できる。よって、ＴＦＴ３０における動作不良を効果的に防止することが可能である。
【００７７】
次に、上述した液晶装置が備える液晶装置用基板を製造する製造方法について、図７から図１１を参照して説明する。ここに図７から図１１は夫々、本実施形態に係る液晶装置用基板の製造プロセスを、順を追って示す工程断面図である。尚、図７から図１１は、図５に示した断面図に対応して示してある。尚、以下では説明の便宜上、液晶装置用基板を製造する製造プロセスのうち、本実施形態の効果をなす画素スイッチング用のＴＦＴを形成するプロセスについて主に説明し、他の構成要素を形成するプロセスについては適宜説明を省略する。
【００７８】
先ず、図７（ａ）に示す工程において、ＴＦＴアレイ基板１０上の画像表示領域１０ａ（図１参照）に、例えば、Ｗ、Ｔｉ、ＴｉＮ、Ｃｒ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等を積層して、所定パターンの走査線１１ｂを形成する。この際、走査線１１ｂは、所定パターンとして、後に形成するＴＦＴ３０と重なる部分を有すると共にＸ方向に沿って延びる本線部１１ｂｘ（図４参照）と、該本線部１１ｂｘからＹ方向に沿って延在する延在部１１ｂｙ（図４参照）とを有するように形成される。
【００７９】
続いて、ＴＦＴアレイ基板１０の全面に、下地絶縁膜１２を形成する。下地絶縁膜１２は、例えば、常圧又は減圧ＣＶＤ（Chemical Vapor Deposition）法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ等のシリケートガラス膜、窒化膜やシリコン酸化膜等から形成される。尚、下地絶縁膜１２の形成後、その表面を、ＣＭＰ（Chemical Mechanical Polishing）処理等の平坦化処理を施すことにより平坦化してもよい。
【００８０】
続いて、ＴＦＴアレイ基板１０の全面に、半導体層１ａの前駆膜である半導体膜１ａｐを形成する。半導体膜１ａｐは、例えば減圧ＣＶＤ等によりアモルファスシリコン膜を形成し熱処理を施すことでポリシリコン膜を固相成長させることにより形成される。尚、半導体膜１ａｐは、例えば減圧ＣＶＤ法等によりポリシリコン膜から直接形成されてもよい。
【００８１】
その後、半導体膜１ａｐにおける所定の領域に対して所定の濃度で不純物イオンをドープすることにより、チャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅを形成する。
【００８２】
続いて、半導体膜１ａｐ上に、半導体膜１ａｐの上面を全面的に覆うように、本発明に係る「酸化防止膜」の一例としての窒化膜７００を形成する。窒化膜７００は、例えば減圧ＣＶＤ法やプラズマＣＶＤ法等を用いて、ＳｉＮ、ＴｉＮ等の窒素化合物を材料として形成される。
【００８３】
次に、図７（ｂ）に示す工程において、窒化膜７００上に、半導体層１ａの平面パターン（図４参照）に対応する所定パターンを有するレジスト膜５１０を形成する。この際、レジスト膜５１０は、例えば露光装置等の能力に応じた最小限界幅Ｗ２となる部分を有するように形成される。例えばチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ（図４参照）等に対応する領域上において、レジスト膜５１０は、最小限界幅Ｗ２で形成される。
【００８４】
続いて、レジスト膜５１０をマスクとして、窒化膜７００及び半導体膜１ａｐに対してエッチング処理を施して、窒化膜７００及び半導体膜１ａｐを一括してパターニングする。これにより、半導体膜１ａｐがパターニングされて半導体層１ａが形成され、半導体層１ａ上には、パターニングされた窒化膜７００が残る。この際、半導体層１ａは、最小限界幅Ｗ２を有する部分を含むこととなる。
【００８５】
次に、図８（ａ）に示す工程において、例えば加熱炉を用いた熱酸化処理等の酸化処理を施して半導体層１ａの側面を酸化することにより、酸化シリコンからなる側面酸化部６０を形成する。ここで、本実施形態では特に、半導体層１ａ上（言い換えれば、半導体層１ａの上面）には、窒化膜７００が形成されているので、半導体層１ａにおける上面側は、酸化処理によっては酸化されない。言い換えれば、半導体層１ａの上面が窒化膜７００で覆われると共に、半導体層１ａの側面が酸素雰囲気にさらされた状態で、酸化処理を施すことにより、半導体層１ａの上面の酸化を防止しつつ半導体層１ａの側面を酸化して側面酸化部６０を形成する。これにより、半導体層１ａを、最小限界幅Ｗ２よりも小さい幅Ｗ１を有するように形成することができる。即ち、酸化処理によって半導体層１ａにおける側面部分を側面酸化部６０に変化させることで、半導体層１ａの幅を小さくすることができる。言い換えれば、酸化処理によって、ポリシリコンからなる半導体層１ａにおいて側面側から内部へ向かって酸化シリコンを拡散させることで側面酸化部６０を形成することにより、半導体層１ａの幅をエッチング処理によってパターニングされた時点よりも小さくすることができる。つまり、半導体層１ａを例えば露光装置等の能力以上に微細化することが可能である。
【００８６】
次に、図８（ｂ）に示す工程において、ＴＦＴアレイ基板１０の全面に、図５及び図６を参照して上述した絶縁膜２１０の前駆膜である絶縁膜２１０ａを形成する。絶縁膜２１０ａは、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ等のシリケートガラス膜、窒化膜やシリコン酸化膜等から形成される。
【００８７】
次に、図９（ａ）に示す工程において、絶縁膜２１０ａ上に、半導体層１ａのチャネル領域１ａ’（図４参照）に対応する開口部５２１を有する所定パターンでレジスト膜５２０を形成する。
【００８８】
続いて、レジスト膜５２０をマスクとして、絶縁膜２１０ａに対してエッチング処理を施して、絶縁膜２１０ａに、窒化膜７００が露出するように開口部２１１ａを形成する。
【００８９】
次に、図９（ｂ）に示す工程において、絶縁膜２１０ａ上に、チャネル領域１ａ’及び後に形成するコンタクトホール８１０に対応する開口部５３１を有する所定パターンでレジスト膜５３０を形成する。
【００９０】
続いて、レジスト膜５３０をマスクとして、絶縁膜２１０ａに対してウェットエッチング法によるエッチング処理を施す。これにより、絶縁膜２１０ａのうち後にコンタクトホール８１０が形成される部分の上面を、窒化膜７００の上面と殆ど或いは完全に一致させる。
【００９１】
次に、図１０（ａ）に示す工程において、窒化膜７００をマスクとして、絶縁膜２１０ａに対してエッチング処理を施すことにより、所定パターンを有する、所定膜厚の絶縁膜２１０を形成する。この際、ＴＦＴアレイ基板１０上には、側面の一部が窒化膜７００、側面酸化部６０及び絶縁膜２１０によって規定される開孔８１０ａが形成され、開孔８１０ａからは、下地絶縁膜１２が露出する。
【００９２】
次に、図１０（ｂ）に示す工程において、絶縁膜２１０上にレジスト膜５４０を形成する。
【００９３】
続いて、窒化膜７００及びレジスト膜５４０をマスクとして、下地絶縁膜１２に対してエッチング処理を施すとこにより、コンタクトホール８１０を形成する。この際、このエッチング処理が窒化膜７００に対しても施されることで、窒化膜７００は所定膜厚を有するゲート絶縁膜２として形成される。尚、本実施形態では、ゲート絶縁膜２を、窒化膜７００からなるように構成したが、窒化膜７００を、例えば硫酸、熱リン酸等を用いたウェットエッチング処理によって除去した後、例えば加熱炉を用いた熱酸化処理等の酸化処理を施すことにより、半導体層１ａの上面を覆うように、酸化シリコンからなるゲート絶縁膜を形成してもよい。
【００９４】
ここで、本実施形態では特に、下地絶縁膜１２に対してエッチング処理を施す際に、図１０（ｂ）に示す工程においてパターニングされた窒化膜７００をマスクの一部として用いることにより、セルフアラインで（即ち、自己整合的に）、下地絶縁膜１２にコンタクトホール８１０を開孔する。このように開孔されたコンタクトホール８１０は、半導体層１ａの側面酸化部６０に隣接することになる。言い換えれば、パターニングされた窒化膜７００をマスクの一部として用いたエッチング処理によって、コンタクトホール８１０をセルフアラインで形成することにより、半導体層１ａとコンタクトホール８１０との間の距離を側面酸化部６０の半導体層１ａの側面からの厚さｄ１によって規定することができる。
【００９５】
よって、例えば、仮に、パターニングされた窒化膜７００をマスクの一部として用いずに、レジスト膜のみを形成して、下地絶縁膜１２に対してエッチング処理を施すことによりコンタクトホール８１０を形成する場合には必要とされるレジスト膜の位置ずれ（言い換えれば、露光装置の性能）を考慮したマージンが、少なくとも半導体層１ａとコンタクトホール８１０との位置合わせにおいて不要となる。更に、上述した場合と比較して、コンタクトホール８１０を半導体層１ａにより近接して形成することが可能となる（即ち、コンタクトホール８１０と半導体層１ａとの間の距離を小さくすることが可能となる）。つまり、コンタクトホール８１０と半導体層１ａとの間の距離が、例えば、フォトリソグラフィ法及びエッチング法によるパターニングにおける最小限界幅よりも小さくなるように、コンタクトホール８１０を半導体層１ａの近傍に開孔することが可能となる。
【００９６】
次に、図１１に示す工程において、ゲート電極３ａを、チャネル領域１ａ’にゲート絶縁膜２を介して対向すると共に、走査線１１ｂにコンタクトホール８１０を介して電気的に接続するように形成する。ゲート電極３ａは、例えば常圧又は減圧ＣＶＤ法、スパッタ法等により、下層に導電性のポリシリコンからなる層、上層にアルミニウムを含む層の二層構造を有する遮光性の導電膜として形成される。この際、ゲート電極３ａは、走査線１１ａの一部として形成される。ゲート電極３ａは、チャネル領域１ａ’に対向する本体部３１ａ（図４参照）から絶縁膜２１０上に画素電極側ＬＤＤ領域１ｂを覆うように延設された延設部３２ａ（図４参照）を有するように形成される。
【００９７】
ここで、ゲート電極３ａのうちコンタクトホール８１０内に形成される部分は、３次元的に見て、半導体層１ａと側面酸化部６０を介して隣り合う、壁状の遮光体として形成される。従って、半導体層１ａに対して斜めに入射する光（即ち、基板面に沿った成分を有する光）を、ゲート電極３ａのうちコンタクトホール８１０内に形成される部分によって遮ることができる。よって、半導体層１ａに対して入射する光を遮る遮光性を強化できる。従って、ＴＦＴ３０における光リーク電流を低減できる。
【００９８】
本実施形態では特に、上述したように、コンタクトホール８１０と半導体層１ａとの間の距離が、例えば、フォトリソグラフィ法及びエッチング法によるパターニングにおける最小限界幅よりも小さくなるように、コンタクトホール８１０を半導体層１ａの近傍に開孔することが可能であるので、ゲート電極３ａのうちコンタクトホール８１０内に形成される部分による、半導体層１ａに対して入射する光を遮る遮光性をより一層強化することが可能である。
【００９９】
以上説明したように、本実施形態に係る製造方法によれば、画素スイッチング用のＴＦＴ３０を構成する半導体層１ａを、例えば露光装置等の能力以上に微細化することが可能である。更に、ゲート電極３ａと走査線１１ｂとを電気的に接続するためのコンタクトホール８１０と半導体層１ａとの間の距離を例えば露光装置等の能力以上に小さくすることが可能であり、半導体層１ａに対して入射する光を遮る遮光性を強化できる。よって、本実施形態に係る製造方法によって製造された液晶装置用基板を備える液晶装置の動作時において、半導体層１ａに入射する光を低減できる。従って、画素スイッチング用のＴＦＴ３０における光リーク電流の発生を低減できる。
＜第２実施形態＞
次に、第２実施形態に係る液晶装置について、図１２を参照して説明する。ここに図１２は、第２実施形態における図４と同趣旨の平面図である。尚、図１２において、図１から図１１に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【０１００】
第２実施形態に係る液晶装置は、上述した第１実施形態におけるコンタクトホール８１０に代えてコンタクトホール８２０が絶縁膜２１０及び下地絶縁膜１２に開孔されている点で、上述した第１実施形態に係る液晶装置と異なり、その他の点については、上述した第１実施形態に係る液晶装置と概ね同様に構成されている。
【０１０１】
図１２において、コンタクトホール８２０は、ＴＦＴアレイ基板１０上で平面的に見て、半導体層１ａにおけるチャネル領域１ａ’及び画素電極側ＬＤＤ領域１ｃに沿って延びるように形成されている点で、上述した第１実施形態におけるコンタクトホール８１０と異なり、その他の点については、上述した第１実施形態におけるコンタクトホール８１０と概ね同様に形成されている。
【０１０２】
本実施形態では特に、コンタクトホール８２０が、ＴＦＴアレイ基板１０上で平面的に見て、半導体層１ａにおけるチャネル領域１ａ’及び画素電極側ＬＤＤ領域１ｃに沿って延びるように形成されているので、チャネル領域１ａ’及び画素電極側ＬＤＤ領域１ｃに対して斜めに入射する光を、ゲート電極３ａのうちコンタクトホール８２０内に形成される部分によってより一層確実に遮ることができる。よって、半導体層１ａのチャネル領域１ａ’及び画素電極側ＬＤＤ領域１ｃに対して入射する光を遮る遮光性をより一層強化できる。従って、より効果的にＴＦＴ３０における光リーク電流の発生を低減できる。
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図１３は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【０１０３】
図１３に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１０４】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１０５】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１０６】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１０７】
尚、図１３を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１０８】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１０９】
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１１０】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ’線断面図である。
【図３】第１実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【図４】第１実施形態に係る画素スイッチング用のＴＦＴの構成を、走査線と共に示す平面図である。
【図５】図４のＡ−Ａ’線断面図である。
【図６】図４のＢ−Ｂ’線断面図である。
【図７】第１実施形態に係る液晶装置用基板の製造プロセスを、順を追って示す工程断面図（その１）である。
【図８】第１実施形態に係る液晶装置用基板の製造プロセスを、順を追って示す工程断面図（その２）である。
【図９】第１実施形態に係る液晶装置用基板の製造プロセスを、順を追って示す工程断面図（その３）である。
【図１０】第１実施形態に係る液晶装置用基板の製造プロセスを、順を追って示す工程断面図（その４）である。
【図１１】第１実施形態に係る液晶装置用基板の製造プロセスを、順を追って示す工程断面図（その５）である。
【図１２】第２実施形態における図４と同趣旨の平面図である。
【図１３】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１１１】
１ａｐ…半導体膜、２…ゲート酸化膜、３ａ…ゲート電極、、３１ａ…本体部、３２ａ…延設部、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１、１１ａ、１１ｂ…走査線、１２…下地絶縁膜、２０…対向基板、２１…対向電極、３０…ＴＦＴ、５０…液晶層、６０…側面酸化部、５１０、５２０、５３０、５４０…レジスト膜、７００…窒化膜、８１０、８２０…コンタクトホール
【図１】
2010008635.tif 000003
【図２】
2010008635.tif 000004
【図３】
2010008635.tif 000005
【図４】
2010008635.tif 000006
【図５】
2010008635.tif 000007
【図６】
2010008635.tif 000008
【図７】
2010008635.tif 000009
【図８】
2010008635.tif 000010
【図９】
2010008635.tif 000011
【図１０】
2010008635.tif 000012
【図１１】
2010008635.tif 000013
【図１２】
2010008635.tif 000014
【図１３】
2010008635.tif 000015