(57)【要約】      （修正有）【課題】Ｃｕ配線パターンとキャップ層との界面を伝うＣｕの拡散を抑制し、同時にＣｕ配線パターンの抵抗の増大を抑制するＣｕダマシン配線の製造法を提供する。【解決手段】基板４１上に側壁面と底面とにより画成された凹部を有する絶縁膜４５を形成する。側壁面のうち、上端部を含む上側の第１の部分Ｄを覆い、凹部の底面と下側の第２の部分においては前記絶縁膜が露出するように覆う、金属膜４７を形成する。凹部の側壁面と底面とを連続的に覆う導電性拡散障壁膜４８を形成する。銅を充填し銅配線パターン４９Ａ、４９Ｂ、４９Ｃとする。絶縁膜上と銅配線パターンの表面を覆う絶縁性拡散障壁膜４９を形成する。熱処理により、銅配線パターンと絶縁性拡散障壁膜との界面に、金属元素の濃集領域４９Ｄを形成する。金属元素の濃集領域では、金属膜を構成する金属元素の濃度が、銅配線パターン中よりも高い。【選択図】図７Ｈ
2010087114.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、側壁面と底面とにより画成された凹部を有する絶縁膜と、
前記側壁面のうち、前記側壁面の上端部を含む上側の第１の部分を、前記凹部の底面、および前記凹部の側壁面のうち、前記第１の部分よりも下側の第２の部分において、前記絶縁膜が露出するように覆う金属膜と、
前記凹部の側壁面と底面とを連続的に覆い、かつ前記側壁面のうち前記第１の部分においては、前記金属膜をも覆う第１の拡散障壁膜と、
前記凹部を前記第１の拡散障壁膜を介して充填する銅配線パターンと、
前記絶縁膜上において、前記銅配線パターンの表面を覆う絶縁性の第２の拡散障壁膜と、
前記銅配線パターンと前記第２の拡散障壁膜との界面に形成された金属元素の濃集領域と、
を備え、
前記金属元素の濃集領域は、前記金属層を構成する金属元素を、前記銅配線パターン中よりも高い濃度で含むことを特徴とする半導体装置。
【請求項２】
前記金属元素は、チタン，マンガン，ジルコニウムおよびアルミニウムよりなる群から選ばれることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記金属膜は、前記側壁面のうち、前記上端部から前記底面方向に、２６０ｎｍ以内の範囲を覆うことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記金属元素はチタンであることを特徴とする請求項３記載の半導体装置。
【請求項５】
層間絶縁膜中に凹部を形成する工程と、
前記開口部の側壁面に金属膜を、前記金属膜が前記側壁面のうち、前記側壁面の上端部を含む上側の第１の部分を覆い、前記凹部の底面、および前記凹部の側壁面のうち、前記第１の部分よりも下側の第２の部分においては前記絶縁膜が露出するように堆積する工程と、
前記層間絶縁膜上に、前記開口部の側壁面および底面を連続的に覆って第１の拡散障壁膜を形成する工程と、
前記層間絶縁膜上に銅層を堆積し、前記開口部を、前記拡散防止膜を介して前記銅層により充填する工程と、
前記層間絶縁膜上の銅層を除去し、前記開口部中に、前記銅層により、銅パターンを形成する工程と、
前記層間絶縁膜上に、前記銅パターンの上面に接して、絶縁性の第２の拡散障壁膜を形成する工程と、
前記銅層を加熱処理し、前記金属膜を構成する金属元素を、前記銅パターンと前記第２の拡散障壁膜との界面に濃集させる工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体装置に係り、特に多層配線構造を有する半導体装置およびその製造に関する。
【背景技術】
【０００２】
今日の半導体集積回路装置においては、共通基板上に莫大な数の半導体素子が形成されており、これらを相互接続するために、多層配線構造が使われている。
【０００３】
多層配線構造では、配線層を構成する配線パターンを埋設した層間絶縁膜が積層される。
このような多層配線構造では、下層の配線層と上層の配線層とが、層間絶縁膜中に形成されたビアコンタクトにより接続される。
【０００４】
特に最近の超微細化・超高速半導体装置では、多層配線構造中における信号遅延（ＲＣ遅延）の問題を軽減するため、層間絶縁膜として低誘電率膜（いわゆるｌｏｗ−ｋ膜）が使われる。これと共に、配線パターンとして、低抵抗の銅（Ｃｕ）パターンが使われている。
【０００５】
このようにＣｕ配線パターンを低誘電率層間絶縁膜中に埋設した多層配線構造においては、Ｃｕ層のドライエッチングによるパターニングが困難であるため、層間絶縁膜中に予め配線溝あるいはビアホールを形成するいわゆるダマシン法あるいはデュアルダマシン法が使われる。ダマシン法あるいはデュアルダマシン法では、このようにして形成された配線溝あるいはビアホールをＣｕ層で充填し、その後、層間絶縁膜上の余剰なＣｕ層を化学機械研磨（ＣＭＰ）により除去する。
【０００６】
その際、Ｃｕ配線パターンが層間絶縁膜に直接に接すると、Ｃｕ原子が層間絶縁膜中に拡散し、短絡などの問題を惹起するため、Ｃｕ配線パターンが形成される配線溝あるいはビアホールの側壁面および底面を、導電性拡散バリア、いわゆるバリアメタル膜により覆い、Ｃｕ層を、かかるバリアメタル膜上に堆積することが一般になされている。バリアメタル膜としては、一般的にタンタル（Ｔａ）やチタン（Ｔｉ）、タングステン（Ｗ）などの高融点金属、あるいはこれら高融点金属の導電性窒化物が用いられる。
【特許文献１】特開２００４−２８９００８号公報
【特許文献２】特開２００３−２５７９７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１Ａ〜図１Ｇは、典型的なダマシン法によるＣｕ配線パターンの形成例を示す。
【０００８】
図１Ａを参照するに、図示を省略した基板上には層間絶縁膜１１が形成されており、前記層間絶縁膜１１上には、開口部１２Ａを有するハードマスクパターン１２が形成され、図１Ｂに示す構造が得られる。
【０００９】
次に前記層間絶縁膜１１が前記ハードマスクパターン１２をマスクにパターニングされ、前記層間絶縁膜１１中には、前記開口部１２Ａに対応して、配線溝あるいはビアホールとなる凹部１１Ａが形成され、図１Ｃに示す構造が得られる。
【００１０】
次に、前記図１Ｃの構造上に導電性拡散障壁膜１３を、典型的にはスパッタにより、前記導電性拡散障壁膜１３が前記ハードマスクパターン１２、および前記凹部１１Ａの側壁面および底面を連続して覆うように形成し、図１Ｄに示す構造を得る。
【００１１】
さらに前記図１Ｄの構造上にＣｕ層１４を、スパッタ法および電解メッキ法により、前記Ｃｕ層１４が前記導電性拡散障壁膜１３を、前記ハードマスクパターン１２を覆う部分および前記凹部１１Ａの側壁面および底面を覆う部分を、前記凹部１１Ａを充填して覆うように形成し、図１Ｅの構造を得る。
【００１２】
次に、前記図１Ｄの構造におけるＣｕ層１４を、その下の導電性拡散障壁膜１３まで含め、前記ハードマスクパターン１２が露出するまで、化学機械研磨（ＣＭＰ）法により除去し、前記開口部１２Ａを、前記導電性拡散障壁膜１３を介してＣｕパターン１４Ａにより充填した図１Ｆに示す構造を得る。
【００１３】
さらに前記図１Ｆの構造上に、前記Ｃｕ配線パターン１４Ａおよびハードマスクパターン１２を覆うように、絶縁性拡散障壁膜（キャップ膜）１５を形成し、さらにその上に次の層間絶縁膜１６を形成することにより、図１Ｇの構造を得る。
【００１４】
このようにして得られたＣｕ配線パターン１４Ａを含む配線構造ないし多層配線構造では、Ｃｕ配線パターン１４ＡからのＣｕ原子の層間絶縁膜１１中への拡散が、導電性拡散障壁膜１３およびキャップ膜１５により阻止され、Ｃｕ原子が層間絶縁膜１１あるいは１６中に拡散することにより生じる配線の短絡やリーク電流の発生の問題が回避される。
【００１５】
一方、このような構造では、前記キャップ層１５はＳｉＣやＳｉＮなどの絶縁層であるため、金属であるＣｕ配線パターン１４Ａとの界面に欠陥が生じることは避けられず、その結果、特に前記Ｃｕ配線パターン１４Ａに通電される場合、前記Ｃｕ配線パターン１４Ａ中のＣｕ原子が、このような界面を伝って、例えば図２に示すようにＣｕ配線パターンの外にまでエレクトロマイクグレーションやストレスマイグレーションにより拡散する恐れがある。このようなＣｕ原子が、前記層間絶縁膜１１中に形成された隣接する同様なＣｕ配線パターンに到達すると、リーク電流が発生してしまう。
【００１６】
また前記凹部１１Ａを形成する際にハードマスクパターン１２を使わず、レジストパターンを使った場合には、前記ハードマスクパターン１２は存在せず、前記Ｃｕ原子は前記界面から、直接に層間絶縁膜１１中へと拡散してしまう。
【課題を解決するための手段】
【００１７】
一の側面によれば半導体装置は、基板と、前記基板上に形成され、側壁面と底面とにより画成された凹部を有する絶縁膜と、前記側壁面のうち、前記側壁面の上端部を含む上側の第１の部分を、前記凹部の底面、および前記凹部の側壁面のうち、前記第１の部分よりも下側の第２の部分において、前記絶縁膜が露出するように覆う金属膜と、前記凹部の側壁面と底面とを連続的に覆い、かつ前記側壁面のうち前記第１の部分においては、前記金属膜をも覆う第１の拡散障壁膜と、前記凹部を前記第１の拡散障壁膜を介して充填する銅配線パターンと、前記絶縁膜上において、前記銅配線パターンの表面を覆う絶縁性の第２の拡散障壁膜と、前記銅配線パターンと前記第２の拡散障壁膜との界面に形成された金属元素の濃集領域と、を備え、前記金属元素の濃集領域は、前記金属層を構成する金属元素を、前記銅配線パターン中よりも高い濃度で含むことを特徴とする。
【００１８】
他の側面によれば半導体装置の製造方法は、層間絶縁膜中に凹部を形成する工程と、前記開口部の側壁面に金属膜を、前記金属膜が前記側壁面のうち、前記側壁面の上端部を含む上側の第１の部分を覆い、前記凹部の底面、および前記凹部の側壁面のうち、前記第１の部分よりも下側の第２の部分においては前記絶縁膜が露出するように堆積する工程と、前記層間絶縁膜上に、前記開口部の側壁面および底面を連続的に覆って第１の拡散障壁膜を形成する工程と、前記層間絶縁膜上に銅層を堆積し、前記開口部を、前記拡散防止膜を介して前記銅層により充填する工程と、前記層間絶縁膜上の銅層を除去し、前記開口部中に、前記銅層により、銅パターンを形成する工程と、前記層間絶縁膜上に、前記銅パターンの上面に接して、絶縁性の第２の拡散障壁膜を形成する工程と、前記銅層を加熱処理し、前記金属膜を構成する金属元素を、前記銅パターンと前記第２の拡散障壁膜との界面に濃集させる工程と、を含むことを特徴とする。
【発明の効果】
【００１９】
前記第１および第２の側面によれば、凹部を充填するＣｕ配線パターンには、前記Ｃｕ配線パターンを覆う絶縁性の拡散障壁層との界面に沿って、前記開口部側壁面の上部に形成した金属膜から拡散した金属原子が濃集した濃集領域が形成される。このような金属原子は前記界面に存在する欠陥に安定に捕獲され、前記Ｃｕ配線パターン中のＣｕ原子がかかる欠陥を伝って前記Ｃｕ配線パターンの外部に拡散するのを抑制する。その際、金属膜を、前記層間絶縁膜が前記凹部の底面および側壁面のうち、上端部を含む上部を除いて露出するように形成することにより、Ｃｕ配線パターンの抵抗の増加を抑制する。
【発明を実施するための最良の形態】
【００２０】
［第１の実施形態］
本発明者は本発明の基礎となる研究において、Ｃｕ配線中に分布する元素の詳細な分析を実施した。以下、この研究を説明する。
【００２１】
図３は、前記研究において作製したＣｕ配線パターンの試料２０の構成を示す。
【００２２】
図３を参照するに前記試料２０は、１００ｎｍの膜厚の熱酸化膜よりなるシリコン酸化膜２２を有するシリコン基板２１上に形成されており、前記シリコン酸化膜２２上には低誘電率膜（いわゆるｌｏｗ−Ｋ膜）、より具体的には、ＳｉＯＣよりなる層間絶縁膜２３が、約５００ｎｍの膜厚で形成されている。前記層間絶縁膜２３上には膜厚が例えば５０ｎｍの炭化シリコン（ＳｉＣ）よりなるハードマスク層２４が、例えばプラズマＣＶＤ法により形成されており、前記層間絶縁膜２３中には凹部２３が、前記ハードマスク層２４をマスクにしたドライエッチングにより、３０００ｎｍの幅および８００ｎｍの深さで形成されている。
【００２３】
さらに前記図３の試料２０では、前記凹部２３Ｔの側壁面および底面を連続的に覆ってチタン（Ｔｉ）よりなる金属膜２５が、前記凹部２３Ｔの断面形状に整合した断面形状および約２０ｎｍの膜厚で、形成されており、前記金属膜２５上には、前記凹部２３Ｔの側壁面および底面を連続的に覆って、さらにタンタル（Ｔａ）または窒化タンタル（ＴａＮ）よりなる第１の拡散障壁膜２６が、前記金属膜２５の断面形状に整合した形状および約１０ｎｍの膜厚で形成されている。前記金属膜２５および拡散障壁膜２６は、スパッタ法により形成している。
【００２４】
前記凹部２３Ｔは、前記第１の拡散障壁層２６を介してＣｕパターン２７により充填されており、前記Ｃｕパターン２７の上面は、前記ハードマスク層２４を覆って例えば５０ｎｍの膜厚に形成された、ＳｉＣよりなる絶縁性の第２の拡散障壁膜２８により覆われている。前記Ｃｕパターン２７は、スパッタ法によりＣｕシード層を形成し、さらに電解メッキ法によりその上にＣｕ層を形成した後、前記Ｃｕ層を前記ハードマスク層２４が露出するまでＣＭＰ法により除去する周知の方法により形成している。
【００２５】
前記第２の拡散障壁膜２８はプラズマＣＶＤ法により、３５０℃以上４００℃以下の温度で形成され、さらに前記第２の拡散障壁膜２８上には次の層間絶縁膜２９が、プラズマＣＶＤ法あるいは塗布法により形成されている。なお、前記拡散障壁層２８の形成の際、また前記層間絶縁膜２９の形成をプラズマＣＶＤ法で行った場合にも、前記Ｃｕパターン２７は３５０℃〜４００℃の温度範囲で熱処理を受ける。図３の試料２０の場合、前記第２の拡散障壁膜２８の形成後、前記Ｃｕ配線パターン２７は４００℃の温度で６０分の熱処理を受けている。
【００２６】
本発明の発明者は、前記図３の構造に対し、前記Ｃｕパターン２７中におけるＴｉの分布を、前記図３の構造中、図４において破線Ｒで囲んだ断面について、高精度オージェ分析装置を用いて分析した。ただし図４中、先に説明した部分に対応する部分には同一の参照符号を付している。
【００２７】
図４に示すように、前記断面は前記Ｃｕ配線パターン２７を斜めに切断したもので、前記Ｃｕ配線パターン２７の一部、前記第１の拡散障壁膜２６の一部、前記金属膜２５の一部、さらに第２の拡散障壁膜２８の一部を含んでいる。前記Ｃｕ配線パターン２７の下部は含まれていない。
【００２８】
図５は、前記高精度オージェ分析装置により得た測定結果を示す。図５中、個々の点はＴｉ原子の検出を表している。また図５中、線Ａ１−Ａ２，Ａ３，Ａ４は、図４に示した補助線に対応している。
【００２９】
図５の結果を見ると、もともと前記Ｃｕ配線パターン２７の上端部、すなわち前記Ｃｕ配線パターン２７と前記第２の拡散障壁膜２８膜との界面にはＴｉは導入していなかったにもかかわらず、前記補助線Ａ１−Ａ２に沿った領域においてＴｉ原子が濃集し、高濃度に析出していることがわかる。
【００３０】
一方、図５中、補助線Ａ３，Ａ４に沿ったＴｉ原子の濃集は、前記金属層２５に対応しているが、この部分を詳細に見ると、前記Ｔｉ原子の濃集が、破線で囲んだ部分では非常に顕著であるのに対し、前記Ｃｕ配線パターン２７と第２の拡散障壁層２８との界面に近い、深さが約２６０ｎｍまでの領域Ｄでは減少していることがわかる。これらのことから、前記補助線Ａ１−Ａ２に沿ったＴｉ原子の濃集は、もともと前記金属膜２５に含まれていたＴｉ原子が、前記Ｃｕ配線パターン２７上端の角部を経由して、前記Ｃｕ配線パターン２７と第２の拡散障壁膜２８との界面に沿って、図６に概略的に示すように拡散したものと考えられる。ただし図６中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３１】
なお図５中、破線で囲んだ領域のうち、色が薄い部分は、色の濃い部分に対し、より高濃度でＴｉ原子が存在していることを示している。これらの部分では、Ｔｉ原子の濃度が、熱処理の前から大きくは変わっておらず、前記金属膜２５は、熱処理前の状態に近い状態で残留していることを示している。一方、前記深さ２６０ｎｍまでの領域Ｄでは、前記金属膜２５は前記補助線Ａ１−Ａ２に沿って濃集したＴｉ原子の源となっており、これに伴い、前記図６に概略的に示すように、膜厚を減少させているものと考えられる。
【００３２】
ところで、これまでのエレクトロマイグレーションの研究から、Ｃｕ配線パターン中におけるＣｕ原子の拡散では、主として前記Ｃｕ配線パターンと、ＳｉＮやＳｉＣＮ、ＳｉＣなどよりなり、前記第２の拡散障壁膜２８に対応する、いわゆるキャップ膜との界面での拡散が支配的であると考えられている。以下では、前記第２の拡散障壁膜２８をキャップ膜と記すことにする。前記界面では絶縁膜と金属膜が接するため、欠陥ないし空孔が多く存在し、配線構造中でも密着性が最も弱い。一方、それ以外の界面、すなわちＣｕ配線パターンの側面や底面では、前記Ｃｕ配線パターンが、前記第１の拡散障壁膜２６など、金属元素を含むいわゆるバリアメタルと接するため、空孔は少なく、界面の密着力は比較的強い。そのため、エレクトロマイグレーションによりＣｕ原子が輸送される場合には、Ｃｕ原子の輸送は、Ｃｕ配線パターンとキャップ膜との界面の、界面密着性の最も悪い拡散パスに沿って進行しやすい。またそのため、かかる界面では、エレクトロマイグレーションの結果、空孔が集合し、ボイドが形成される確率も極めて高い。
【００３３】
これに対し、図５のように、Ｃｕ配線パターン２７とキャップ層２８との界面にＴｉ原子を析出させた構造ではＣｕ原子が前記Ｔｉ原子によりピニングされ、かかる界面を伝って生じるＣｕ原子の拡散を抑制することが可能である。例えば特許文献２を参照。
【００３４】
一方、図５のＴｉ原子の分布からわかるように、Ｔｉ原子は前記キャップ膜２８とＣｕ配線パターン２７との界面に濃集しており、前記Ｃｕ配線パターン２７の内部ではほとんど検出されていていない。前記Ｃｕ配線パターン２７内部におけるＴｉ原子の濃度は、ノイズレベル以下である。このため、前記図３〜図５の配線構造において、前記金属膜２５からのＴｉ原子の拡散が、前記Ｃｕ配線パターン２７の抵抗を上昇させることはない。
【００３５】
図５の測定結果は、前記図３の試料２０について、その上にさらに多層配線構造を形成し、すべての製造工程を終了した後、図４に示すようにカットしたものについての結果であり、このため、前記Ｃｕ配線パターン２７には、さまざまな熱処理が、トータルで４００℃、１時間の熱処理に対応する熱量が加えられている。
【００３６】
さらに、このような実験を、前記金属膜２５をＴｉ膜からマンガン（Ｍｎ）膜、ジルコニウム（Ｚｒ）膜、アルミニウム（Ａｌ）膜に変更し、またそれぞれについて、前記第１の拡散障壁膜２６を前記Ｔａ膜からＭｎ膜、さらに窒化Ｔａ（ＴａＮ）膜および窒化Ｔｉ（ＴｉＮ）膜に変更して繰り返し行ったところ、添加元素に多少は依存するものの、３００℃〜５００℃温度範囲で、１分間〜１時間程度の熱処理を行えば、同じような現象が発現し、深さが約２６０ｎｍよりも浅い領域Ｄにおいて、金属層２５中の金属原子の濃度が減少することが確認されている。なお、前記金属膜２５がＭｎ膜であり拡散障壁膜２６もＭｎ膜である場合には、拡散障壁膜２６の上端部も前記金属元素の源として作用するが、膜２５，２６を合わせた膜厚が増大しているため、このようにＭｎ原子が拡散をしても、拡散障壁膜２６の機能が損なわれることはない。
【００３７】
このように、図６の配線構造２０では、前記Ｃｕ配線パターン２７とその表面を覆うキャップ膜２８との界面の領域２７ＤにＴｉ原子などの金属原子の濃集が生じるため、前記界面に沿ったＣｕ原子の拡散が抑制され、配線構造２０は優れたエレクトロマイグレーション耐性およびストレスマイグレーション耐性を示す。
【００３８】
一方、図３あるいは図６の配線構造２０では、Ｔｉなどの金属原子の源となる金属膜２５が、前記凹部２３Ｔの側壁面および底面を連続的に覆って形成されていたが、前記金属膜２５のうち、実際に金属原子の源となる部分は、先にも説明したように、深さが２６０ｎｍ以内の領域Ｄに限られる。それ以外の部分、すなわち前記凹部２３Ｔの側壁面のうち、前記領域Ｄより下側の部分および前記凹部２３Ｔの底面を覆う部分においては、前記金属膜２５は配線パターン２７の抵抗を増大するのに寄与するだけである。
【００３９】
図７Ａ〜図７Ｈは、上記の知見を多層配線構造の形成に適用し、その際、不要な部分への金属膜の形成を抑制し、配線抵抗を低減させた第１の実施形態による多層配線構造を有するは半導体装置４０の製造方法を示す。
【００４０】
図７Ａを参照するに、前記半導体装置４０はシリコン基板４１上に形成されており、前記シリコン基板４１上には素子分離構造４１Ｉにより、素子領域４０Ａが画成されている。
【００４１】
前記素子領域４０Ａ中には、前記シリコン基板４１上にシリコン酸化膜あるいはシリコン窒化膜、さらにはシリコン酸窒化膜などよるなるゲート絶縁膜４２を介してポリシリコンゲート電極４３が形成されており、前記シリコン基板４１中には、前記素子領域４０のうち、前記ゲート電極４３の第１の側および第２の側に、それぞれｎ型あるいはｐ型のＬＤＤ領域４１ａ，４１ｂが、それぞれ形成されている。
【００４２】
前記ゲート電極４３の前記第１および第２の側の側壁面には、それぞれの側壁絶縁膜４３Ｗ１，４３Ｗ２が形成され、前記シリコン基板４１中、前記素子領域４０のうち、前記側壁絶縁膜４３Ｗ１の前記第１の側にはｐ型あるいはｎ型のソース拡散領域４１ｃが、また前記側壁絶縁膜４３Ｗ２の前記第２の側には、ｐ型あるいはｎ型のドレイン拡散領域４１ｄが形成されている。
【００４３】
さらに前記シリコン基板４１は、前記ゲート電極４３を前記側壁絶縁膜４３Ｗ１，４３Ｗ２も含めて覆うシリコン酸化膜４４を、下地絶縁膜として形成されている。
【００４４】
さらに前記下地絶縁膜４４上には、ＣＶＤ法あるいはＳＯＤ（Spin On Deposition）法などにより、いわゆるＬｏｗ−Ｋ膜４５を、層間絶縁膜として形成する。図示の例では前記層間絶縁膜４５としてＳｉＯＣ膜を、ＣＶＤ法により、２５０ｎｍの膜厚に形成している。さらに前記ＳｉＯＣ膜４５上にハードマスク膜として、ＳｉＣ膜４６をプラズマＣＶＤ法により例えば５０ｎｍの膜厚に形成し、図７Ａの構造を得る。
【００４５】
次に前記図７Ａの構造において、前記層間絶縁膜４５のうち、形成したい配線パターンに対応する部分に、配線溝４５Ａ，４５Ｂ，４５Ｃを、前記ハードマスク層４５をマスクとしたドライエッチングにより形成し、図７Ｂの構造を得る。図７Ｂの例では、前記配線パターンには、領域Ａに形成される、配線幅がほぼ最小の０．１μｍのものと、領域Ｂに形成される、配線幅がより太いものとが含まれている。
【００４６】
次に、前記図７Ｂの構造に対し、前記金属膜２５に対応する金属膜４７を室温のスパッタ法で成膜し、図７Ｃの構造を得る。図７Ｃの例では、ここでは前記金属膜４７として、フィールド膜厚相当で５ｎｍの膜厚のＴｉ膜を用いている。先にも説明したように、前記金属膜４７としては、他にＭｎ膜、Ｚｒ膜、Ａｌ膜などを使うことができる。
【００４７】
さらに前記図７Ｃの構造に対し、斜め方向に、例えば前記層間絶縁膜４５の主面に対して５〜７５°の角度θだけ傾け、基板４１を回転させながらリスパッタを行い、配線幅によらず、配線溝４５Ａ〜配線溝４５Ｃの底面および側壁面のうち底面に近い部分に堆積された金属膜４７を削り、陰になる前記配線溝４５Ａ〜配線溝４５Ｃの肩部、すなわち配線溝の上端部を含む、好ましくは深さが２６０ｎｍまでの領域Ｄにのみ、前記金属膜４７を残す。本実施形態では前記リスパッタは、ターゲットバイアスを５１０Ｗ、基板バイアスを３８０Ｗ、高周波コイル電力を１１９０Ｗとする条件で、前記行うことができる。ただしその場合、リスパッタ条件は上記のものに限るものではなく、バリアメタルの種類や厚さ、層間膜の種類等に応じて微調整することが必要である。
【００４８】
次に、前記図７Ｄの構造上に、Ｔｉ原子の拡散を防止するバリアメタル膜４８を、前記第１の拡散障壁膜２６に対応して、室温のスパッタ法で成膜し、図７Ｅの構造を得る。図７Ｅの例では、前記バリアメタル膜４８として、図３あるいは図６の配線構造２０と同様に、Ｔａ膜を、フィールド膜厚で５ｎｍ相当の膜厚に形成している。
【００４９】
次に、前記図７Ｅの構造の全面に、シード層となるＣｕ膜（図示せず）を、室温のスパッタ法で２０ｎｍの厚さで形成する。その後、電解めっき法によりＣｕ層４９を、前記Ｃｕ層４９が前記配線溝４５Ａ〜配線溝４５Ｃを充填するように形成し、図７Ｆの構造を得る。その後、前記基板４１およびその上の構造を１５０℃の温度で熱処理し、前記Ｃｕ膜４９中の結晶粒を成長させる。
【００５０】
さらに、前記Ｃｕ層４９を、ＣＭＰ法により、前記ハードマスク層４６が露出するまで研磨し、図７Ｇの構造を得る。図７Ｇの構造では、前記Ｃｕ層４９から、前記配線溝４５Ａ〜配線溝４５Ｃを充填するＣｕ配線パターン４９Ａ〜Ｃｕ配線パターン４９Ｃが形成されている。
【００５１】
さらに、前記図７Ｇの構造上に、前記第２の拡散障壁膜２８に対応するキャップ膜４９としてＳｉＣ膜をプラズマＣＶＤ法により、前記Ｃｕ配線パターン４９Ａ〜Ｃｕ配線パターン４９Ｃの上面を覆うように５０ｎｍの厚さで形成し、さらにその上に膜厚が５００ｎｍのシリコン酸化膜５０と膜厚が５０ｎｍのＳｉN膜５１を、３５０℃〜４００℃の温度で実行されるプラズマＣＶＤ法などによって形成し、図７Ｈの構造を得る。
【００５２】
さらに、このようにして得られた図７Ｈの構造において、図示はしていないが、配線端部のパッド領域において前記シリコン酸化膜５０をエッチングで除去し、アルミニウム（Ａｌ）膜を成膜し、さらにパターニングすることで、Ｃｕ配線パターン４９Ａ〜Ｃｕ配線パターン４９Ｃの抵抗測定用の端子電極を形成した。このアルミニウム膜の成膜工程は、Ｃｕ配線構造の一般的な製造工程の一部であり、この工程において、前記Ｃｕ配線パターン４９Ａ〜Ｃｕ配線パターン４９Ｃには、約４００℃での熱処理が約３０分間加えられる。
【００５３】
このような前記絶縁膜４５あるいは４６の形成工程、あるいは前記端子電極の形成工程に伴う熱処理の結果、図７Ｈに示すように前記Ｃｕ配線パターン４９Ａ〜４９Ｃの各々において、その上のキャップ層４９との界面に沿って、前記金属膜４７からのＴｉ原子などの金属原子の拡散の結果、前記領域Ｄに対応して、前記Ｔｉ原子などの金属原子の濃集領域４９Ｄが形成される。またこれに伴って、前記金属膜４７の膜厚は減少する。しかし金属膜４７が消失することはない。
【実施例１】
【００５４】
このように濃集領域４９Ｄが形成された配線幅が０．１μｍのＣｕ配線パターンにつついて配線抵抗を調べたところ、以下の表１に示す結果を得た。ただし表１中、「実施例１」として示しているのは、上記図７Ａ〜図７Ｈで説明したプロセスにより形成されたＣｕ配線パターンについての抵抗値であり、一方「比較例１」として示しているのは、前記図７Ｃで説明したＴｉ膜４７の成膜工程および前記図７Ｄで説明したリスパッタ工程を省略した場合の、同じく配線幅が０．１μｍのＣｕ配線パターンの抵抗値、さらに「比較例２」として示しているのは、図７Ｄで説明したリスパッタ工程を省略した場合の、配線幅が０．１μｍのＣｕ配線パターンの抵抗値を示している。表１中、「実施例１」、「比較例１」、「比較例２」の抵抗値は、「実施例１」の抵抗値に対して規格化して示してある。
【００５５】
【表１】
2010087114.tif 000003
表１を参照するに、配線幅０．１μｍのＣｕ配線パターンで比較した場合、従来例１の配線抵抗は実施例１の配線抵抗の９８%であり、わずかながらＴｉ膜４７が形成されているため、配線溝中におけるＣｕ配線パターンの割合がわずかながら減少し、抵抗値がわずかながら上昇していることを示している。
【００５６】
これに対し従来例２では、配線抵抗は実施例１の１１０%まで増大しているが、これは前記Ｔｉ膜４７が配線溝４５Ａ〜配線溝４５Ｃの側壁面および底面の全体を連続して覆っており、配線溝中におけるＣｕ配線パターンの割合が、実施例１の場合よりも減少している効果を反映している。
【００５７】
次に、このように形成された配線幅が０．１μｍのＣｕ配線パターンについて、信頼性試験を行って配線寿命を評価したところ、以下の表２に示す結果を得た。ただし、信頼性試験は３００℃の温度で、電流加速条件を３ＭＡ／ｃｍ2に設定して実施している。またその際、配線長さは１０００μｍとしているが、これは、いわゆるＢｌｅｃｈ長よりもはるかに長い。このため、この信頼性試験においては配線長さの効果は影響していないと考えられる。表２中、「実施例１」、「比較例１」、「比較例２」は、表１のものと同じである。また表２中、「実施例１」および「比較例２」の配線寿命は、「実施例１」の配線寿命に対して規格化して示してある。
【００５８】
【表２】
2010087114.tif 000004
表２に示すように、実施例１のＣｕ配線パターンでは配線寿命が、従来例１のＣｕ配線パターンの配線寿命より約５倍長いことが示された。また従来例２のＣｕ配線パターンでは配線寿命は、実施例１とほぼ同等であることが示された。
【００５９】
上記表１および表２の結果を勘案すると、配線抵抗と信頼性の両面を鑑みて、実施例１のＣｕ配線パターンが有利であることが結論される。
【００６０】
［第２の実施形態］
図８Ａ〜図８Ｈは、デュアルダマシン法による多層配線構造の形成を含む第２の実施形態による半導体装置の製造方法を示す。ただし図中、先に説明した部分には対応する参照符号を付し、説明を省略する。
【００６１】
図８Ａを参照するに、まず図７Ａ〜図７Ｇで説明した前記第１の実施形態と同じ方法で、下層配線まで製造する。
【００６２】
次に、先に図７Ｈで説明したように、キャップ膜としてＳｉＣ膜５１を、プラズマＣＶＤ法により、前記Ｃｕ配線パターン４９Ａ〜４９Ｃの表面を覆うように、例えば５０ｎｍの厚さで形成し、その後、プラズマＣＶＤ法により、ＳｉＯＣ膜よりなるｌｏｗ−Ｋ膜を、層間絶縁膜６１として約５５０ｎｍの膜厚に形成する。さらに前記層間絶縁膜６１上に、厚さが５０ｎｍのＳｉＣ膜６２を、ハードマスク層として形成し、図８Ｂに示す構造を得る。
【００６３】
次に、前記ハードマスク層６２をパターニングしてビアホールに対応する開口部を形成し、前記ハードマスク層６２をマスクに前記層間絶縁膜６１を前記キャップ層４９が露出するまで、ドライエッチングによりエッチングし、前記層間絶縁膜６１中に、図８Ｃに示すビアホール６１Ｖを形成する。
【００６４】
さらに前記ハードマスク層６２をパターニングして、前記層間絶縁膜６１中に形成される配線溝に対応した開口部を形成し、前記ハードマスク層６２をマスクに前記層間絶縁膜をドライエッチングによりエッチングし、前記層間絶縁膜６１中に、図８Ｃに示す配線溝６１Ｔを形成する。前記配線溝６１Ｔのドライエッチングは、エッチング時間を制御することにより、所望の深さに到達したところで打ち切られ、その結果、図８Ｃに示す構造が得られる。
【００６５】
次に前記図８Ｃの構造上に、Ｔｉ膜６３を、基板４１を、前記基板に垂直な軸の回りで回転させながら角度θの斜めスパッタを行うことにより、フィールド領域における厚さが１ｎｍ〜１０ｎｍとなるように形成する。このような斜めスパッタでは、配線溝６１Ｔの底面およびこれに続く側壁面の下部、さらにビアホール６１Ｖの側壁面および底面における金属膜６３の堆積はほとんど生じない。
【００６６】
斜めスパッタを行う際の角度θは、前記金属膜６２が前記配線溝６１Ｔの肩部、すなわち側壁面の上端部から２６０ｎｍまでの深さＤのみを覆うように最適化するのが好ましい。実際には半導体装置の多層配線構造中には、異なった幅の配線溝が多数形成されているが、前記金属膜６２は、先にも図６で説明したようにＴｉなどの金属原子の源となるものであり、各配線溝において肩部にわずかに存在しておれば十分なので、前記角度θは、多層配線構造中の最も幅の広い配線溝において、前記金属膜６３が配線溝側壁面の上端部から２６０ｎｍまでの深さを覆うように最適化するのが好ましい。この場合、より幅の狭い配線溝においては、前記金属膜６３は前記側壁膜の上端部から測って、２６０ｎｍよりも浅い領域を覆うことになる。例えば前記配線溝６１Ｔの幅が１００ｎｍである場合、前記角度θは６９°に設定し、また前記配線溝６１Ｔの幅が１０００ｎｍである場合には、前記角度θは１４°に設定するのが好ましい。上記金属膜６２のスパッタは室温で実行することができる。
【００６７】
なお、配線レイアウトによっては、トレンチの底部に近い側面や底部にも堆積するのが回避できない場合も考えられるが、そのような場合には、先に図７Ｄで説明したのと同様に、リスパッタを行ってこれらの余計な膜を取り除くことが有効である。
【００６８】
先にも述べたように、前記金属膜６３はＴｉ膜に限定されるものではなく、Ｍｎ膜、Ｚｒ膜、Ａｌ膜などを使うことも可能である。
【００６９】
その後は、先の実施形態と全く同じ工程を行う。
【００７０】
すなわち、前記金属膜６３上に前記配線溝６１Ｔおよびビアホール６１Ｖの側壁面と底面を連続して覆うように、拡散障壁膜６４としてＴａ膜を室温でのスパッタ法により、例えば１０ｎｍの膜厚で形成し、図８Ｅの構造を得る。なお前記拡散障壁膜６４はＴａ膜に限定されるものではなく、例えばＭｎ膜などの他の金属膜や、ＴａＮ膜やＴｉＮ膜など、高融点金属の導電性窒化物膜であってもよい。
【００７１】
さらに前記図８Ｅの構造上にＣｕシード層（図示せず）を室温でのスパッタ法により、２０ｎｍの膜厚で全面に形成し、さらに前記Ｃｕシード層上にＣｕ層６５を、電解めっき法により、前記配線溝６１Ｔおよびビアホール６１Ｖを充填するように、形成する。これにより、図８Ｆに示す構造が得られる。
【００７２】
さらに前記図８Ｆの構造に対し、１５０℃の温度で熱処理を実施し、前記Ｃｕ層６５中においてＣｕ結晶に粒成長をさせた後、前記Ｃｕ層６５をＣＭＰ法により、前記ハードマスク膜６２が露出するまで研磨し、図８Ｇに示すように、前記配線溝６１ＴをＣｕ配線パターン６５Ｔが充填し、また前記ビアホール６１Ｖを前記Ｃｕ配線パターン６５Ｔから延出するＣｕビアプラグ６５Ｖが充填する構造を得る。前記ビアプラグ６５Ｖはその下のＣｕ配線パターン４８と、前記拡散障壁膜６４を介して電気的にコンタクトしている。
【００７３】
さらに前記図８Ｇの構造上に、前記Ｃｕ配線パターン６５Ｔを覆って例えばＳｉＣよりなるキャップ膜６６をプラズマＣＶＤ法によりＣｕの拡散防止膜として、例えば５０ｎｍの厚さで形成し、さらにその上に、膜厚が５００ｎｍのシリコン酸化膜６７と膜厚が５０ｎｍのシリコン窒化膜６８を、絶縁膜として形成し、図８Ｈに示す多層配線構造を得る。
【００７４】
さらにその後、図示していないが、所定のパッド領域に対応して前記絶縁膜６７，６８をエッチングで除去し、前記パッド領域にアルミニウム膜を形成し、これをさらにパターニングすることで、パッド電極を形成する。
【００７５】
前記膜６６〜６８の形成工程、および前記パッド電極の形成工程は、一般的なＣｕ配線構造の形成工程の一部であるが、これらの工程を総合すると、ほぼ４００℃の熱処理が４５分間加えられていることになる。その結果、前記Ｃｕ配線パターン６５Ｔの表面には、前記金属膜６３から拡散したＴｉ原子など金属原子の濃集領域６５Ｄが、前記能粒領域４９Ｄと同様に形成され、前記Ｃｕ配線パターン６５Ｔとキャップ膜６６との界面に沿ったＣｕ原子の拡散を抑制する。また本実施形態でも、前記金属膜６３は前記配線溝６１Ｔの側壁面の肩部、すなわち上端部を含む、限られた深さＤの範囲に限られているため、前記配線溝６１Ｔを充填するＣｕ配線パターン６５Ｔの割合の減少はわずかで、配線抵抗の増大は最小限に止められる。
【００７６】
例えば本実施形態においてこのように形成されたＣｕ配線パターン６５Ｔの配線抵抗を測定したところ、前記図８Ｄに示すＴｉの斜めスパッタを実施しなかった場合と比べて約１％高いことが確認された。しかし、前記第１の実施形態の実施例１と同じ条件で行ったエレクトロマイグレーション試験では、本発明のＣｕ配線パターン６５Ｔの配線寿命は、前記金属膜６３の形成を行わなかったものの配線寿命より約４．５倍長いことが確認された。
【００７７】
このように、本実施形態による多層配線構造は、配線抵抗の上昇をおぎなって余りある信頼性向上が得られることがわかった。
【００７８】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１）
基板と、
前記基板上に形成され、側壁面と底面とにより画成された凹部を有する絶縁膜と、
前記側壁面のうち、前記側壁面の上端部を含む上側の第１の部分を、前記凹部の底面、および前記凹部の側壁面のうち、前記第１の部分よりも下側の第２の部分において、前記絶縁膜が露出するように覆う金属膜と、
前記凹部の側壁面と底面とを連続的に覆い、かつ前記側壁面のうち前記第１の部分においては、前記金属膜をも覆う第１の拡散障壁膜と、
前記凹部を前記第１の拡散障壁膜を介して充填する銅配線パターンと、
前記絶縁膜上において、前記銅配線パターンの表面を覆う絶縁性の第２の拡散障壁膜と、
前記銅配線パターンと前記第２の拡散障壁膜との界面に形成された金属元素の濃集領域と、
を備え、
前記金属元素の濃集領域は、前記金属層を構成する金属元素を、前記銅配線パターン中よりも高い濃度で含むことを特徴とする半導体装置。
（付記２）
前記金属元素は、チタン，マンガン，ジルコニウムおよびアルミニウムよりなる群から選ばれることを特徴とする付記１記載の半導体装置。
（付記３）
前記金属膜は、前記側壁面のうち、前記上端部から前記底面方向に、２６０ｎｍ以内の範囲を覆うことを特徴とする付記２記載の半導体装置。
（付記４）
前記金属元素はチタンであることを特徴とする付記３記載の半導体装置。
（付記５）
前記第２の拡散障壁膜は、シリコンを含む炭化物膜または窒化物膜であることを特徴とする付記１〜付記４のうち、いずれか一項記載の半導体装置。
（付記６）
前記第１の拡散障壁膜は、タンタルまたはマンガンを含む金属膜よりなることを特徴とする付記１〜付記５のうち、いずれか一項記載の半導体装置。
（付記７）
前記第１の拡散障壁膜は、タンタルまたはチタンの窒化物膜であることを特徴とする付記１〜付記５のうち、いずれか一項記載の半導体装置。
（付記８）
層間絶縁膜中に凹部を形成する工程と、
前記開口部の側壁面に金属膜を、前記金属膜が前記側壁面のうち、前記側壁面の上端部を含む上側の第１の部分を覆い、前記凹部の底面、および前記凹部の側壁面のうち、前記第１の部分よりも下側の第２の部分においては前記絶縁膜が露出するように堆積する工程と、
前記層間絶縁膜上に、前記開口部の側壁面および底面を連続的に覆って第１の拡散障壁膜を形成する工程と、
前記層間絶縁膜上に銅層を堆積し、前記開口部を、前記拡散防止膜を介して前記銅層により充填する工程と、
前記層間絶縁膜上の銅層を除去し、前記開口部中に、前記銅層により、銅パターンを形成する工程と、
前記層間絶縁膜上に、前記銅パターンの上面に接して、絶縁性の第２の拡散障壁膜を形成する工程と、
前記銅層を加熱処理し、前記金属膜を構成する金属元素を、前記銅パターンと前記第２の拡散障壁膜との界面に濃集させる工程と、
を含むことを特徴とする半導体装置の製造方法。
（付記９）
前記金属膜は、前記側壁面のうち、前記上端部から前記底面方向に、２６０ｎｍ以内の範囲を覆うことを特徴とする付記８記載の半導体装置の製造方法。
（付記１０）
前記金属元素はチタンであることを特徴とする付記９記載の半導体装置の製造方法。
（付記１１）
前記熱処理は、３５０℃以上、４００℃以下の温度で実行されることを特徴とする付記８〜付記１０のうち、いずれか一項記載の半導体装置の製造方法。
（付記１２）
前記金属膜を形成する工程は、前記金属膜を、前記開口部の側壁面および底面を連続的に覆って形成する工程と、前記金属膜を、前記開口部の底面および前記第２の部分から除去する工程と、を含むことを特徴とする付記８〜付記１１のうち、いずれか一項記載の半導体装置の製造方法。
（付記１３）
前記金属膜を形成する工程はスパッタ法により実行され、前記スパッタ法は、前記金属膜が前記側壁面のうち前記第１の領域に堆積し、前記第２の部分および底面には、前記上端部の陰になって堆積しないように、前記層間絶縁膜の主面に対して斜め方向に実行されることを特徴とする付記８〜付記１１のうち、いずれか項記載の半導体装置の製造方法。
【図面の簡単な説明】
【００７９】
【図１Ａ】従来のダマシン法によるＣｕ配線パターンの形成方法（その１）である。
【図１Ｂ】従来のダマシン法によるＣｕ配線パターンの形成方法（その２）である。
【図１Ｃ】従来のダマシン法によるＣｕ配線パターンの形成方法（その３）である。
【図１Ｄ】従来のダマシン法によるＣｕ配線パターンの形成方法（その４）である。
【図１Ｅ】従来のダマシン法によるＣｕ配線パターンの形成方法（その５）である。
【図１Ｆ】従来のダマシン法によるＣｕ配線パターンの形成方法（その６）である。
【図１Ｇ】従来のダマシン法によるＣｕ配線パターンの形成方法（その７）である。
【図２】従来技術の課題を説明する図である。
【図３】第１の実施形態の原理を説明する図である。
【図４】第１の実施形態の原理を説明する別の図である。
【図５】第１の実施形態の原理を説明するさらに別の図である。
【図６】第１の実施形態の原理を説明するさらに別の図である。
【図７Ａ】第１の実施形態による半導体装置の製造方法を説明する図（その１）である。
【図７Ｂ】第１の実施形態による半導体装置の製造方法を説明する図（その２）である。
【図７Ｃ】第１の実施形態による半導体装置の製造方法を説明する図（その３）である。
【図７Ｄ】第１の実施形態による半導体装置の製造方法を説明する図（その４）である。
【図７Ｅ】第１の実施形態による半導体装置の製造方法を説明する図（その５）である。
【図７Ｆ】第１の実施形態による半導体装置の製造方法を説明する図（その６）である。
【図７Ｇ】第１の実施形態による半導体装置の製造方法を説明する図（その７）である。
【図７Ｈ】第１の実施形態による半導体装置の製造方法を説明する図（その８）である。
【図８Ａ】第２の実施形態による半導体装置の製造方法を説明する図（その１）である。
【図８Ｂ】第２の実施形態による半導体装置の製造方法を説明する図（その２）である。
【図８Ｃ】第２の実施形態による半導体装置の製造方法を説明する図（その３）である。
【図８Ｄ】第２の実施形態による半導体装置の製造方法を説明する図（その４）である。
【図８Ｅ】第２の実施形態による半導体装置の製造方法を説明する図（その５）である。
【図８Ｆ】第２の実施形態による半導体装置の製造方法を説明する図（その６）である。
【図８Ｇ】第２の実施形態による半導体装置の製造方法を説明する図（その７）である。
【図８Ｈ】第２の実施形態による半導体装置の製造方法を説明する図（その８）である。
【符号の説明】
【００８０】
１１，１６，２３，２９，４５，６１  層間絶縁膜
１１Ａ，２３Ｔ  凹部
１２，２４，４６，６２  ハードマスクパターン
１２Ａ  開口部
１３，２６，４８，６４  導電性拡散障壁膜
１４，４９，６５  Ｃｕ層
１５，２８，４９  絶縁性拡散障壁膜
２０  半導体装置
２１，４１  基板
２２，４４，５０，５１，６７，６８  絶縁膜
２５，４７，６３  金属膜
２７Ｄ，４９Ｄ  金属原子濃集領域
４１Ａ  素子領域
４１ａ，４１ｂ  ＬＤＤ拡散領域
４１ｃ，４１ｄ  ソース／ドレイン拡散領域
４１Ｉ  素子分離領域
４２  ゲート絶縁膜
４３  ゲート電極
４３Ｗ１，４３Ｗ２  ゲート側壁絶縁膜
４５Ａ〜４５Ｃ，６１Ｔ  配線溝
４９Ａ〜４９Ｃ，６５Ｔ  Ｃｕ配線パターン
６１Ｖ  ビアホール
６５Ｖ  Ｃｕビアプラグ
【図１Ａ】
2010087114.tif 000005
【図１Ｂ】
2010087114.tif 000006
【図１Ｃ】
2010087114.tif 000007
【図１Ｄ】
2010087114.tif 000008
【図１Ｅ】
2010087114.tif 000009
【図１Ｆ】
2010087114.tif 000010
【図１Ｇ】
2010087114.tif 000011
【図２】
2010087114.tif 000012
【図３】
2010087114.tif 000013
【図４】
2010087114.tif 000014
【図６】
2010087114.tif 000015
【図７Ａ】
2010087114.tif 000016
【図７Ｂ】
2010087114.tif 000017
【図７Ｃ】
2010087114.tif 000018
【図７Ｄ】
2010087114.tif 000019
【図７Ｅ】
2010087114.tif 000020
【図７Ｆ】
2010087114.tif 000021
【図７Ｇ】
2010087114.tif 000022
【図７Ｈ】
2010087114.tif 000023
【図８Ａ】
2010087114.tif 000024
【図８Ｂ】
2010087114.tif 000025
【図８Ｃ】
2010087114.tif 000026
【図８Ｄ】
2010087114.tif 000027
【図８Ｅ】
2010087114.tif 000028
【図８Ｆ】
2010087114.tif 000029
【図８Ｇ】
2010087114.tif 000030
【図８Ｈ】
2010087114.tif 000031
【図５】
2010087114.tif 000032