(57)【要約】【課題】半導体または誘電体と、金属との界面において、接合する金属の実効仕事関数を最適化することを可能にするとともに、抵抗を可及的に低くすることを可能にする。【解決手段】半導体膜４ａと、半導体膜上に形成された酸化膜６ｂと、酸化膜上に形成された金属膜１２ａと、を備え、酸化膜がＴｉ酸化膜であって、酸化膜に、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも一つの元素が添加されている。【選択図】図７
2010212361.tif 000002
【特許請求の範囲】
【請求項１】
半導体膜と、
前記半導体膜上に形成された酸化膜と、
前記酸化膜上に形成された金属膜と、
を備え、
前記酸化膜がＴｉ酸化膜であって、前記酸化膜に、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも一つの元素が添加されていることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板に離間して形成された前記半導体基板と導電型が異なる半導体のソース／ドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース／ドレイン領域上にそれぞれ形成された酸化膜と、
前記酸化膜上に形成された金属のソース／ドレイン電極と、
を備え、
前記酸化膜はＴｉ酸化膜であって、前記酸化膜に、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも一つの元素が添加されていることを特徴とする半導体装置。
【請求項３】
半導体基板と、
前記半導体基板に、離間して形成された金属のソース／ドレイン領域と、
前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース／ドレイン領域のそれぞれと前記チャネル領域との間に形成された酸化膜と、
を備え、
前記酸化膜はＴｉ酸化膜であって、前記酸化膜に、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも一つの元素が添加されていることを特徴とする半導体装置。
【請求項４】
前記Ｔｉ酸化膜は、ＴｉＯ２、Ｌａ２Ｔｉ２Ｏ７、またはＴｉシリケートの層を含んでいることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記酸化膜に添加される前記元素は、面密度にして、６×１０１２原子／ｃｍ−２以上、８×１０１４原子／ｃｍ−２以下であることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記酸化膜に添加される前記元素はＮｂ、Ｔａ、またはＷであって、前記チャネル領域はｐ型半導体であり、前記酸化膜に、Ｎ、Ｃ、Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれた少なくとも１つの元素が更に添加されていることを特徴とする請求項２記載の半導体装置。
【請求項７】
前記酸化膜に添加される前記元素はＶ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選択された元素であって、前記酸化膜にはＦ、Ｈ、Ｔａから選択された少なくとも１つの元素が更に添加され、前記チャネル領域はｐ型半導体であることを特徴とする請求項２記載の半導体装置。
【請求項８】
前記酸化膜に添加される前記元素はＴａ、Ｎｂ、Ｗ、Ｍｏから選択された元素であって、かつ前記酸化膜にはＮ、Ｃ、Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれた少なくともひとつの元素が更に添加されており、前記チャネル領域はｎ型半導体であることを特徴とする請求項２記載の半導体装置。
【請求項９】
前記酸化膜に添加される前記元素はＶ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選択された元素であって、前記チャネル領域はｎ型半導体であり、前記酸化膜に、Ｆ、Ｈ、Ｔａから選択された少なくとも１つの元素が更に添加されていることを特徴とする請求項２記載の半導体装置。
【請求項１０】
第１金属膜と、
前記第１金属膜上に形成された第１酸化膜と、
前記第１酸化膜上に形成された誘電体膜と、
前記誘電体膜上に形成された第２酸化膜と、
前記第２酸化膜上に形成された第２金属膜と、
を有するキャパシタを備え、
前記第１および第２酸化膜はＴｉ酸化膜であって、前記第１および第２酸化膜に、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも一つの元素が添加されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
ＭＩＳＦＥＴ(metal insulator semiconductor field effect transistor)の消費電力の大きな部分は、ソース／ドレインと金属との接触抵抗により発生している。これは、半導体と金属との界面において、ショットキー障壁が発生し、その障壁が電気抵抗となるためである。近年、ＭＩＳＦＥＴの消費電力の中に占める、この接触抵抗の割合が急増しており、接触抵抗の低減が求められている。
【０００３】
この問題を解決するために、Ｓｉ基板と、このＳｉ基板上に形成された金属に対し、その界面に窒化シリコン、酸化シリコン、酸窒化シリコン、ＨｆＯ、ＨｆＳｉＯ、またはＨｆＳｉＯＮなどの、２ｎｍ以下の薄膜絶縁膜を挟むことにより、Ｓｉと金属との相互作用を低下させ、ショットキー障壁を低下させる試みがなされている（例えば、特許文献１参照）。この場合、ショットキー障壁による抵抗は低下するが、キャリアを、上記薄膜絶縁膜中をトンネルさせることになるので、トンネル障壁が新たな抵抗となる。
【０００４】
界面の薄膜絶縁膜により、ＭＩＧＳ(metal induced gap states)によるピン止めが解消されたとしても、新たにトンネル障壁による抵抗が加わるので、低い接触抵抗の実現には限界がある。また、金属の仕事関数は、金属により決まるので、自由に仕事関数を制御できるわけではない。
【０００５】
同様に、Ｇｅ基板と、このＧｅ基板上に形成された金属に対し、その界面に、膜厚が０．６ｎｍの酸化ゲルマニウム或いは、膜厚が２．２ｎｍの酸化アルミニウムなどの薄膜絶縁膜を挟むことにより、Ｇｅと金属との相互作用を低下させ、ショットキー障壁を低下させる試みがなされている（例えば、非特許文献１参照）。この薄膜絶縁膜により、ＭＩＧＳ(metal induced gap states)によるピン止め位置を変えることに成功している。しかし、実効仕事関数として、４．０ｅＶの目標値に対し、４．２ｅＶまでにしか調整が出来ず、不十分である。また、この場合も、ショットキー障壁による抵抗は低下するが、キャリア電子が上記薄膜絶縁膜をトンネルすることになるので、トンネル障壁が新たな抵抗となる。したがって、この非特許文献１に記載の技術も、ピン止め位置を変えることができても、仕事関数を自由に調整することができず、最適な仕事関数は得られていない。また、ショットキー障壁を低下させているが、新たにトンネル障壁による抵抗が加わるので、低接触抵抗の実現には限界がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１００３８７号公報
【非特許文献】
【０００７】
【非特許文献１】T. Nishimura et.al.，Ext. Abst. International symposium on control of semiconductor interface 2007 p67-68.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
このように、従来の技術では、半導体と、金属との界面に薄膜絶縁膜を挿入することにより、ショットキー障壁を低くしている。しかし、この場合、界面に高い障壁をもつトンネル障壁が新たに発生するという問題が生じる。この問題は、大きく分けて二つある。
【０００９】
第一の問題は、半導体と金属との接合効果は、完全にはなくならず、ピン止め位置がずれる点である。この場合、最適な仕事関数位置にずれるとは限らない。例えば、特許文献１に示されているように、ｎ型Ｇｅと金属の界面に酸化膜を挿入した場合には、４．２ｅＶ程度の実効仕事関数を得ている。本来であれば、４．０ｅＶ以下、更に小さく３．９ｅＶ以下が理想であるが、この方法では４．２ｅＶに固定されてしまう。この値は、挿入する酸化膜の膜厚を変えても、金属を変えても大きな変化はないので、改善法がない。
【００１０】
第二の問題は、絶縁性の薄膜を挿入するので、この薄膜を電子がトンネルして電流が通ることになる点である。トンネル障壁が新たな、そして大きな抵抗として発生するので、消費電力が増大する。出来る限り薄膜化するとしても、薄過ぎると、ピン止めをずらす効果が薄れてしまう。
【００１１】
つまり、次世代以降の低消費電力ＭＯＳＦＥＴなどの半導体装置においては、実効仕事関数を最適化でき、かつ新たな抵抗の発生を極力抑えることの出来る新たな技術が必要である。
【００１２】
本発明は、上記事情を考慮してなされたものであって、半導体または誘電体と、金属との界面において、接合する金属の実効仕事関数を最適化できるとともに、抵抗を可及的に低くすることのできる、半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１３】
本発明の一態様による半導体装置は、半導体膜と、前記半導体膜上に形成された酸化膜と、前記酸化膜上に形成された金属膜と、を備え、前記酸化膜がＴｉ酸化膜であって、前記酸化膜に、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも一つの元素が添加されていることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、半導体または誘電体と、金属との界面において、接合する金属の実効仕事関数を最適化することができるとともに、抵抗を可及的に低くすることができる。
【図面の簡単な説明】
【００１５】
【図１】半導体と金属との界面の一般的な特性を示す図。
【図２】半導体と金属との界面に関する従来の技術を示す図。
【図３】半導体と金属との界面に関する本発明の一実施形態の技術を示す図。
【図４】フェルミ準位ピン止めを説明する図。
【図５】ＴｉＯ２ベースの酸化物電極のエネルギーバンドを示す図。
【図６】半導体基板と界面制御酸化膜の積層構造のバンドラインナップを示す図。
【図７】本発明の一実施形態の半導体装置を示す図。
【図８】本発明の一実施形態の半導体装置を示す図。
【図９】本発明の一実施形態の半導体装置を示す図。
【図１０】本発明の一実施形態の半導体装置を示す図。
【図１１】本発明の一実施形態の半導体装置を示す図。
【図１２】本発明の一実施形態の半導体装置を示す図。
【図１３】ＴｉＯ２にＴｔｙｐｅ−Ａの元素を添加した際のギャップ中に発生する準位を説明する図。
【図１４】ＴｉＯ２にＴｔｙｐｅ−Ｂの元素を添加した際のギャップ中に発生する準位を説明する図。
【図１５】ＴｉＯ２にＴｔｙｐｅ−Ｃの元素を添加した際のギャップ中に発生する準位を説明する図。
【図１６】ＴｉＯ２に３ｄ元素を添加した際のギャップ中に発生する準位を説明する図。
【図１７】ＴｉＯ２に４ｄ元素を添加した際のギャップ中に発生する準位を説明する図。
【図１８】ＴｉＯ２に５ｄ元素を添加した際のギャップ中に発生する準位を説明する図。
【図１９】Ｓｉ基板、ＴｉＯ２膜、ＨｆＳｉＯ膜のバンドオフセットの位置関係を示す図。
【図２０】ＴｉＯ２に金属を添加することにより、Ｆの添加が容易になることを説明する図。
【図２１】ＴｉＯ２に金属を添加することにより、Ｎの添加が容易になることを説明する図。
【図２２】本発明の実施例１による半導体装置を示す図。
【図２３】実施例１の比較例１による半導体装置を示す図。
【図２４】実施例１の変形例１による半導体装置を示す図。
【図２５】実施例２による半導体装置を示す図。
【図２６】実施例２の比較例１による半導体装置を示す図。
【図２７】実施例２の変形例１による半導体装置を示す図。
【図２８】実施例３による半導体装置の断面図。
【図２９】実施例３におけるギャップ中の準位を説明する図。
【図３０】実施例３の変形例によるキャパシタを用いたＤＲＡＭのメモリセルを示す回路図。
【図３１】実施例４による半導体装置の製造工程を示す断面図。
【図３２】実施例４の変形例１による半導体装置の製造工程を示す断面図。
【図３３】実施例４の変形例２による半導体装置の断面図。
【図３４】実施例４の変形例３による半導体装置の製造工程を示す断面図。
【図３５】実施例５による半導体装置の製造工程を示す断面図。
【図３６】実施例５の変形例１による半導体装置の製造工程を示す断面図。
【図３７】実施例５の変形例１による半導体装置の製造工程を示す断面図。
【図３８】実施例５の変形例２による半導体装置の製造工程を示す断面図。
【図３９】実施例５の変形例３によるメモリセルの第１の例を示す断面図。
【図４０】実施例５の変形例３によるメモリセルの第２の例を示す断面図。
【図４１】実施例５の変形例３によるメモリセルの第３の例を示す断面図。
【図４２】実施例５の変形例３によるメモリセルの第４の例を示す断面図。
【図４３】実施例５の変形例４による半導体装置の製造工程を示す断面図。
【図４４】界面制御酸化膜が設けられない場合の強誘電体キャパシタを説明する図。
【図４５】本発明の一実施形態による強誘電体キャパシタを説明する図。
【図４６】界面制御酸化膜が設けられない場合の高誘電体キャパシタを説明する図。
【図４７】本発明の一実施形態による高誘電体キャパシタを説明する図。
【発明を実施するための形態】
【００１６】
本発明の一実施形態について図面を参照して詳細に説明する。
【００１７】
まず、本発明の一実施形態の概要を、従来の技術と比較することにより説明する。主に、ＭＩＳ(metal insulator semiconductor)型トランジスタのソース／ドレイン領域とそこに接続する金属電極（以下、ソース／ドレイン接続金属、または、ソース／ドレイン金属電極とも云う）との接合の低抵抗化に関する技術について説明する。
【００１８】
半導体と金属との界面の一般的な特性を図１に示し、特許文献１または非特許文献１に記載のように、半導体と金属との界面に薄膜絶縁膜（酸化膜）を挿入した場合の特性を図２に示し、本発明の一実施形態による特性を図３に示す。
【００１９】
まず、図１に示すように、半導体と金属との界面にはショットキー障壁が出現する。金属の種類、半導体のドーパントの種類や濃度を調整することで、このショットキー障壁の高さおよび厚みを調整する方法が考えられている。この方法は有効ではあるが、障壁を無くすこと、即ちオーミック接合にすることは、非常に困難である。或いは、逆に、障壁を高くすることも困難である。この接合の代表例が、半導体Ｓｉ（或いはＧｅでも同じ）からなるソース／ドレイン領域とソース／ドレイン接続金属との接合であり、この時、大きなショットキー障壁が残ってしまい、自由に制御することが出来ないという問題がある。現在、障壁の高さまたは障壁の厚みなどを自由に制御する技術が求められている。
【００２０】
図２に示す、界面に薄い酸化膜を挟む方法においては、障壁の位置が金属種によらずに固定されてしまう、すなわちピン止めされてしまう。そして、このピン止めは、半導体のバルクの効果と考えられる。界面に薄い酸化膜を挟むと、ピン止めの位置をずらすことが出来る。界面に薄い酸化膜を挟むことにより、半導体のバルク効果を金属側に伝わり難くすることが出来るので、ピン止め位置がずれる結果となる。しかし、非特許文献１について既に説明したように、この方法では、ピン止め位置を自由に動かすことは出来ない。つまり、最適な障壁を自由につくることは出来ていない。更に、界面に設けた薄い酸化膜は、電子やホールにとって、新たな障壁となる。これは、新たな電気抵抗（トンネル抵抗）であり、新たな消費電力増大の源となる。それ故に、あまり厚い膜を導入することは出来ない。実際、特許文献１では２ｎｍ以下、非特許文献１では、２．２ｎｍ以下である。
【００２１】
これに対して本発明の一実施形態による技術は、図３に示すように、半導体と金属の間に酸化物からなる薄膜（酸化膜）を挿入するとともにこの酸化膜に第一の添加物を導入して、エネルギーギャップ中に状態を作りだし、更に、第二の添加物を導入してギャップ中の状態のエネルギー位置を所望の位置に移動させる。そして、このギャップ中の状態に、接合する金属のフェルミエネルギー（仕事関数）をピン止めする、という技術である（後述する図４（ａ）、４（ｂ）参照）。このピン止めは、人為的に設計した界面状態（ギャップ中の状態のエネルギー位置など）によって発現するものである。この界面状態の作り方から分かるように、仕事関数は所望の値に自由に制御できる。これが本発明の一実施形態による技術の第一の特徴である。この意味で、本明細書において、添加物が添加された上記酸化膜を以下、界面制御酸化膜ともいう。
【００２２】
本発明の一実施形態においては、電子やホールは、界面制御酸化膜のギャップ中の準位を介して通過することになる。このギャップ中の準位は、ある程度の状態数を持った狭いバンドであるので、狭いバンドでの伝導（或いは短いレンジに受け入れ先のあるホッピング伝導）である。つまり、ギャップ中の準位同士の波動関数の重なりを使ったホッピング電流が流れることになる。このため、非特許文献１または特許文献１に記載の技術で生じていた、新たな、そして大きなトンネル抵抗は、本発明の一実施形態による技術では出現しない。
【００２３】
本発明の一実施形態において、界面制御酸化膜を通過するキャリアの、新たな障壁は、ホッピング抵抗（バンド抵抗）となる。図２に示すトンネル抵抗に比較すれば、キャリア障壁は桁違いに小さく、ほぼゼロであり、新たな障壁は発生しないと考えてよい。この点が第二の特徴である。図２に示されたトンネル絶縁膜を挟む方法では、２ｎｍ〜２．２ｎｍ程度が上限と考えられる。それに対し、本発明の一実施形態では、膜厚に関する制限が殆どない。その結果、図２に示す方法に比べ、プロセスウインドウを広く取ることが出来る。
【００２４】
本発明の一実施形態において、界面制御酸化膜を通過するキャリアの、新たな障壁は、チタン（Ｔｉ）ベースの酸化膜では、本質的に、低いことが期待できる。それは、Ｓｉ（Ｇｅなどの他の半導体でも同じ）のバンド端に対するチタン酸化物のバンドオフセットが、電子に対しても、ホールに対しても元々小さいためである。この点が第三の特徴である。
【００２５】
ここで補足として、トンネル抵抗とホッピング抵抗との違いを説明する。トンネル抵抗は、酸化膜の両側（半導体側と金属側）にある状態の波動関数の重なりによるキャリアの酸化膜の通過（トンネル）を記述するものである。それに対しホッピング抵抗は、酸化膜の内部にある状態（ギャップ中状態）の波動関数の重なりによるキャリアの酸化膜の通過（ホッピング）を記述するものである。キャップ中状態が大きな重なりを持つと、バンドを形成することになり、バンド伝導となる。バンド伝導となったときの抵抗をバンド抵抗と呼ぶことにする。本明細書中では、バンド伝導はホッピング伝導の一形態と考える。
【００２６】
次に、界面制御酸化膜による、仕事関数制御について、図４（ａ）、４（ｂ）を参照して簡単に説明する。図４（ａ）、４（ｂ）には、界面状態によるフェルミ準位ピニング（フェルミ準位ピン止め）の様子が示されている。絶縁体と金属との界面に界面状態があると、界面状態と接触金属との間で電子を出し入れして、金属の仕事関数が界面状態のある位置にまで引き寄せられる。この現象は（界面状態による）フェルミ準位ピニングと呼ばれている。図４（ａ）、４（ｂ）に示す金属Ａの場合、金属側から電子が界面状態に流入し、金属Ａのエネルギー準位が低下する。その結果、金属Ａの実効仕事関数が大きくなる。金属Ｂの場合は、逆で、界面状態から金属Ｂ側へ電子が移動し、金属Ｂのエネルギー準位が上昇する。その結果、金属Ｂの実効仕事関数が小さくなる。結果として、図４（ｂ）に示すように、実効仕事関数が、金属に依存せずに、界面状態のエネルギー位置によって決定されることになる。
【００２７】
本発明の一実施形態では、この界面状態を界面制御酸化膜中に人工的に作り出し、更に界面状態のエネルギー準位を調整することにより、実効仕事関数を最適化している。これを、図５を参照して説明する。図５は、ＴｉＯ２ベースの酸化物電極のエネルギーバンドを示す。図５の横軸は状態密度を示し、縦軸はエネルギーを示す。図５に示すように、第１金属Ｔｉの酸化物であるＴｉＯ２中（あるいは、Ｌａ２Ｔｉ２Ｏ７、ＳｒＴｉＯ３等のＴｉ酸化物）にＶ価からＸ価までの高価数物質（第１金属よりも高価数である第２金属、即ち、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ，Ｎｉ，Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも一つの元素）を第一の添加物として導入すると、ギャップ中に状態を作成することが可能である。
【００２８】
ここで、ＳｒＴｉＯ３に関しては、少し注意が必要である。高価数物質を導入した結果は、ＴｉＯ２などと同様である。しかし、３価物質のうち、Ｓｃ、Ｙ、Ｌａであれば、Ｓｒと置換して、およそ３．８８ｅＶ〜４．０５ｅＶの位置（Ｔｉの伝導帯に相当する位置）に、状態が出現することなる。これは、ＴｉＯ２にＮｂを添加した場合などに相当する。ＳｒＴｉＯ３のＳｒは２価であり、Ｓｃ、Ｙ、Ｌａが３価であることから、この様な電子状態となる。つまり、ＳｒＴｉＯ３に関しては、Ｖ価からＸ価までの高価数物質だけはなく、Ｓｃ、Ｙ、Ｌａを添加した場合でも、およそ３．８８ｅＶ〜４．０５ｅＶの位置に状態を作ることが可能である。つまり、同じＴｉ酸化物ではあるが、第一添加物の範囲が、Ｓｃ、Ｙ、Ｌａの分だけ広がることになる。
【００２９】
更に、後に説明するように、第二の添加物を導入することでギャップ中状態のエネルギー位置を変化させることが可能である。つまり、高価数物質（第一の添加物）と、第二の添加物を人工的に制御すれば、所望の仕事関数を持った酸化膜を作成することが出来る。図５には、Ｓｉのギャップ位置が記されている。
【００３０】
Ｔｉ酸化物（ＴｉＯ２、Ｌａ２Ｔｉ２Ｏ７、Ｔｉシリケート）などでは、Ｆ、Ｈ、Ｔａ、Ｎ、Ｃ、Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれた少なくとも１つの元素が、第二の添加物である。また、Ｔａは第一添加物としても、使用されるが、電子を注入するための、第二添加物としても、使用可能である。
【００３１】
それに対し、ＳｒＴｉＯ３では、Ｓｃ、Ｙ、Ｌａは第一添加物であり、Ｃａ、Ｓｒ、ＢａはＳｒと置換しても、ギャップ中状態に影響を与えない。また、ＳｒはＳｒＯとして挿入される場合もあるが、その場合も含めて、ギャップ中状態に影響を与えない。つまり、ＴｉＯ２などのＴｉ酸化物向け第二添加物から、Ｓｃ、Ｙ、Ｌａ、Ｃａ、Ｓｒ、Ｂａを除いた、Ｆ、Ｈ、Ｔａ、Ｎ、Ｃ、Ｂ、Ｍｇ、Ａｌ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれた少なくとも１つの元素が、第二の添加物である。
【００３２】
図６（ａ）、６（ｂ）は、Ｓｉ基板或いはＧｅ基板と、界面制御酸化膜との積層構造の有する、バンドラインナップ(band lineup)である。例えば、界面制御酸化膜としてＮｂが添加されたＴｉＯ２を用いることで、仕事関数にして、３．９５ｅＶのエネルギー位置に状態を作りだすことが可能であることを示している。なお、図６（ａ）に示すように、Ｓｉの伝導帯（ＣＢ）の下端は４．０５ｅＶであり、Ｇｅの伝導帯の下端は４．００ｅＶである。
【００３３】
更に、図６（ｂ）に示すように、界面制御酸化膜としてＮｂとＨｆ（Ｚｒでも有効）が添加されたＴｉＯ２を用いることで、仕事関数にして、３．９５ｅＶ以下のエネルギー位置に状態を作りだすことが可能であることを示している。Ｔｉ酸化物では、Ｔｉ由来の伝導帯が出来、そこにＮｂが添加されると、Ｎｂ由来の状態が伝導帯底付近に出来る。この時、ＴｉとＮｂの状態が混成して、伝導帯底を形成する。そして、余った電子が、Ｔｉ，Ｎｂから出来た伝導帯底に導入され、仕事関数にして３．９５ｅＶのエネルギー位置に状態が出現する。つまり、伝導帯の底に電子を導入することで、電子の出し入れが可能な状態を作り出している。ここで、ＨｆまたはＺｒが導入されると、この伝導帯の底が上昇することになる。その結果、仕事関数にして３．９５ｅＶ以下のエネルギー位置に状態が出現する。すなわち仕事関数を調整することが可能となる。
【００３４】
また、図６（ｂ）に示すように、Ｎｂと窒素（Ｎ）とを両方添加したＴｉＯ２を用いれば、窒素量に応じて、Ｇｅ基板上に形成される界面制御酸化膜の場合には４．６６ｅＶ（ｐ型Ｇｅの価電子帯の上端に相当）以上、Ｓｉ基板上に形成される界面制御酸化膜の場合には５．１７ｅＶ（ｐ型Ｓｉの価電子帯の上端に相当）以上の位置にギャップ中の状態を作り出す、すなわち仕事関数を調整することが可能となる。
【００３５】
更に、図６（ｂ）に示すように、Ｒｕを添加したＴｉＯ２を用いれば、Ｇｅ基板上に形成される界面制御酸化膜の場合には４．６６ｅＶ（ｐ型Ｇｅの価電子帯の上端に相当）以上、Ｓｉ基板上に形成される界面制御酸化膜の場合には５．１７ｅＶ（ｐ型Ｓｉの価電子帯の上端に相当）以上の位置にギャップ中の状態を作り出すことが可能である。すなわち仕事関数が５．３ｅＶ程度の位置にギャップ中の状態を作り出すことが可能となる。
【００３６】
半導体のソース／ドレイン領域とソース／ドレイン金属電極との接続
次に、上記界面制御酸化膜を半導体のソース／ドレイン領域とソース／ドレイン金属電極との間に設ける場合について説明する。
【００３７】
ｎＭＩＳＦＥＴ
Ｓｉの伝導帯（ＣＢ）の底（下端）よりも小さな仕事関数を持った酸化膜を作成することが出来れば、それをｎ型Ｓｉと金属電極との間に挿入することで、界面のショットキー障壁の高さをゼロにすることが出来る。即ち、オーミックな接続が実現する。仕事関数に直して、４．０５ｅＶ以下となれば良い。また、この酸化膜が金属的な電気伝導特性を示す場合には、この薄膜そのものをソース／ドレイン金属電極の一部とすることも可能である。このようにして、ｎ型Ｓｉのソース／ドレイン領域とソース／ドレイン金属電極との接触抵抗を大幅に低下させた、即ちオーミックな接続を実現した、ｎＭＩＳＦＥＴが作成できる。
【００３８】
このようにして形成したｎＭＩＳＦＥＴを図７（ａ）、７（ｂ）に示す。このｎＭＩＳＦＥＴは、ｐ型シリコン基板２にチャネル領域５を挟んで形成されたｎ型エクステンション領域３ａ、３ｂと、このエクステンション領域３ａ、３ｂよりも接合が深いｎ型の不純物領域４ａ、４ｂと、を備えている。エクステンション領域３ａと、不純物領域４ａとがソース領域を形成し、エクステンション領域３ｂと、不純物領域４ｂとがドレイン領域を形成する。チャネル領域５上には膜厚の薄い例えばＴｉＯ２膜６ａが形成され、このＴｉＯ２膜６ａ上に例えばＨｆＯ２からなるゲート絶縁膜８が形成され、このゲート絶縁膜８上にＮｂが添加されたＴｉＯ２膜１０が形成され、このＮｂが添加されたＴｉＯ２膜１０上にＷからなるゲート電極１２が形成されている。また、ソース／ドレイン領域上にはＮｂが添加されたＴｉＯ２膜（界面制御酸化膜）６ｂが形成され、このＮｂが添加されたＴｉＯ２膜６ｂ上にＷからなるソース／ドレイン電極１２ａ、１２ｂが形成されている。そして、ゲート電極１２と、ソース／ドレイン電極１２ａ、１２ｂとは絶縁体からなる側壁９によって電気的に絶縁されている。
【００３９】
ＴｉＯ２膜６ａと、Ｎｂが添加される前のＴｉＯ２膜６ｂは、同時に形成され、ほぼ同じ膜厚を有している。そして、ＴｉＯ２膜６ｂへのＮｂの添加は、Ｗからなるソース／ドレイン電極１２ａ、１２ｂを形成する前に、Ｎｂの薄膜を先に成膜することで、ＮｂがＴｉＯ２膜６ｂへ拡散することにより行われる。Ｎｂが添加されたＴｉＯ２膜１０は、ＨｆＯ２のゲート絶縁膜８上にＷからなるゲート電極１２を形成する前に、ＴｉＯ２膜１０を形成した後にＮｂの薄膜を形成し、ＮｂをＴｉＯ２膜１０に拡散させるように形成してもよい。この場合、Ｎｂの拡散は、ＴｉＯ２膜６ｂへ拡散と同時に行うことができる。また、ソース／ドレイン領域上に設けられるＮｂが添加される前のＴｉＯ２膜６ｂの成膜をＴｉＯ２膜６ａの成膜と同時に行わずに、Ｎｂが添加されたＴｉＯ２膜１０の形成と同時に行うこともできる。
【００４０】
また、変形例として、Ｎｂが添加されたＴｉＯ２膜１０の代わりに、Ｎｂが添加されたＨｆＯ２膜を用いることも可能である。更にＮｂの添加を行わず、電極からＷを拡散させることも可能である。つまり、Ｎｂが添加されたＴｉＯ２膜６ｂの代わりに、Ｗが添加されたＴｉＯ２膜を用い、Ｎｂが添加されたＴｉＯ２膜１０の代わりに、Ｗが添加されたＴｉＯ２膜を用いることも可能である。この場合、Ｎｂの成膜が省略できるので、プロセスが簡単になる。
【００４１】
界面制御酸化膜となるＮｂが添加されたＴｉＯ２膜６ｂは図６（ａ）、６（ｂ）で説明したように、伝導帯の下端よりも小さな仕事関数を持った酸化膜となるので、ｎ型Ｓｉのソース／ドレイン領域と、ソース／ドレイン金属電極１２ａ、１２ｂとの界面におけるショットキー障壁の高さをゼロにすることができる（図７（ｂ））。
【００４２】
また、Ｎｂが添加されたＴｉＯ２膜６ｂを成膜する代わりに、ＨｆＯ２のゲート絶縁膜８を窒化する、即ちＨｆＯＮのゲート絶縁膜８を用いることで、界面制御酸化膜に窒素を導入して、実効仕事関数を大きな方向にシフトさせることも可能である。このように、本発明の一実施形態に示したメカニズムに基づいて、本発明の一実施形態に示した材料を用いれば、様々な変形が可能である。その中から、最適な材料を選べば良い。
【００４３】
また、ゲート絶縁膜８として窒化したＨｆＯＮを用い、ＨｆＯＮ上にＴｉＯ２膜を成膜しなかった場合、ゲート絶縁膜８とゲート電極１２との界面には、Ｎｂが添加されたＨｆＯＮ膜１０が形成されることになる。ここで、窒素量を制御することで、ゲート電極１２の仕事関数を大きめに設定し直すことも可能である。これは一例であるが、ゲート電極１２の仕事関数をずらすことは、トランジスタの閾値を最適化する方法として有効である。
【００４４】
ｐＭＩＳＦＥＴ
同様に、Ｓｉの価電子帯（ＶＢ）の頂上（上端）よりも大きな仕事関数を持った酸化膜を作成することが出来れば、それをｐ型Ｓｉと金属電極との間に挿入することで、界面のショットキー障壁をゼロにすることが出来る。即ち、オーミックな接続が実現する。仕事関数に直して、５．１７ｅＶ以上となれば良い。また、この酸化膜が金属的な電気伝導特性を示す場合には、この薄膜そのものをソース／ドレイン金属電極（の一部）として扱うことも可能である。このようにして、ｐ型Ｓｉのソース／ドレイン領域とソース／ドレイン金属電極との接触抵抗を大幅に低下させた、即ちオーミックな接続を実現した、ｐＭＩＳＦＥＴが作成できる。
【００４５】
このようにして形成したｐＭＩＳＦＥＴを図８（ａ）、８（ｂ）に示す。このｐＭＩＳＦＥＴは、ｎ型シリコン基板２２にチャネル領域２５を挟んで形成されたｐ型エクステンション領域２３ａ、２３ｂと、このエクステンション領域２３ａ、２３ｂよりも接合が深いｐ型の不純物領域２４ａ、２４ｂと、を備えている。エクステンション領域２３ａと、不純物領域２４ａとがソース領域を形成し、エクステンション領域２３ｂと、不純物領域２４ｂとがドレイン領域を形成する。チャネル領域２５上には膜厚の薄い例えばＴｉＯＮ膜２６ａが形成され、このＴｉＯＮ膜２６ａ上に、例えばＨｆＯＮからなるゲート絶縁膜２８が形成され、このゲート絶縁膜２８上にＮｂが添加されたＴｉＯＮ膜３０が形成され、このＮｂが添加されたＴｉＯＮ膜３０上にＷからなるゲート電極３２が形成されている。また、ソース／ドレイン領域上にはＮｂが添加されたＴｉＯＮ膜（界面制御酸化膜）２６ｂが形成され、このＮｂが添加されたＴｉＯＮ膜２６ｂ上にＷからなるソース／ドレイン電極３２ａ、３２ｂが形成されている。そして、ゲート電極３２と、ソース／ドレイン電極３２ａ、３２ｂとは絶縁体からなる側壁２９によって電気的に絶縁されている。
【００４６】
ＴｉＯＮ膜２６ａと、Ｎｂが添加される前のＴｉＯＮ膜２６ｂは、同時に形成され、ほぼ同じ膜厚を有している。Ｎｂが添加される前のＴｉＯＮ膜２６ｂは、ソース／ドレイン部分を開口したレジストにより、ＴｉＯＮ膜２６ｂのみに、窒素をイオン打ち込み、或いは、窒素雰囲気からの拡散などによって、窒素をより多く取り込んでもよい。或いは、ソース／ドレイン金属３２ａ、３２ｂとしてＮｂＮからなる電極とＷからなる電極の積層構造を用いることによって、窒素をより多く取り込んでもよい。窒素量は、ソース／ドレイン領域２４ａ、２４ｂとの接続がショットキー接合になるように調整する。そして、ＴｉＯＮ膜２６ｂへのＮｂの添加は、Ｗからなるソース／ドレイン電極３２ａ、３２ｂを形成する前に、Ｎｂの薄膜を成膜して、ＴｉＯＮ膜２６ｂへ拡散することにより行われる。
【００４７】
また、Ｎｂが添加されたＴｉＯＮ膜３０は、ＨｆＯＮのゲート絶縁膜２８上にＷのゲート電極３２を形成する前に、Ｎｂが添加されたＴｉＯＮを先に成膜することにより形成される。界面制御酸化膜となるＴｉＯＮ膜２６ｂは図６（ａ）、６（ｂ）で説明したように、価電子帯の上端よりも大きな仕事関数を持った酸化膜に出来るので、ｐ型Ｓｉのソース／ドレイン領域と、ソース／ドレイン金属電極３２ａ、３２ｂとの界面におけるショットキー障壁をゼロにすることができる（図８（ｂ））。
【００４８】
また、ゲート絶縁膜２８上に、多量に窒化したＮｂが添加されたＴｉＯＮを界面層として成膜した場合、ゲート絶縁膜２８上とゲート電極３２との界面には、Ｎｂが添加されたＴｉＯＮ膜３０が形成されることになる。ここで、窒素量を制御することで、ゲート電極３２の仕事関数を自由に設定することが可能である。これは一例であるが、ゲート電極３２の仕事関数をずらすことは、トランジスタの閾値を最適化する方法として有効である。
【００４９】
ここで、上記のプロセスの変形例として、ゲート絶縁膜部分だけを先に形成して、その上に、Ｎｂ添加ＴｉＯＮ膜を形成するというプロセスも考えられる。この場合、ゲート絶縁膜とチャネルの間のＴｉＯＮ膜は不要となる。
【００５０】
また、ゲート絶縁膜とゲート電極との間の界面制御酸化膜としては、ＨｆＯ２ベースの界面層を用いる構成も有効である。この場合、ソース／ドレイン部分の調整に用いる界面制御酸化膜と、ゲート金属の実効仕事関数を調整するための界面制御酸化膜とは、必ずしも、ベース材料が一致している必要はない。ゲート絶縁膜部分としては、Ｈｆベース酸化物、或いはＺｒベース酸化物が有効であるとされている。即ち、そこからゲート電極の実効仕事関数を調整するための界面制御酸化膜としては、ゲート絶縁膜そのものを使うことが有効と考えられる。それに対し、ＴｉＯ２ベース酸化物では、電子およびホールに対する障壁が初めから低いと期待される。このことから、抵抗を低くするには、ＴｉＯ２ベース酸化物を利用することには、大きな意味がある。
【００５１】
ここでは、Ｎｂ添加の場合について記述してきたが、他の材料でも同様である。特に、電極材料として有望な物質、例えば、Ｗ、ＴａＮ、ＨｆＮ、ＲｕＯ、ＮｉＳｉ、ＰｔＳｉ、ＰｄＳｉ、ＮｉＰｔＳｉ、ＮｉＰｄＳｉなどは、そこから、Ｗ、Ｔａ、Ｈｆ、Ｒｕ、Ｎｉ、Ｐｔ、Ｐｄなどを、ＴｉＯ２膜或いはＴｉＯＮ膜に拡散させることで、適切な仕事関数の値を持つ状態を作りだすことが可能である。つまり、半導体／ＴｉＯＮ／電極という構造を作成し、熱プロセスにて、界面のＴｉＯ２薄膜を改質するだけでよい。例えばＷが添加されたＴｉＯＮであればＳｉ／ＴｉＯＮ／Ｗからなる電極としておき、熱プロセスにて、Ｓｉ／Ｗが添加されたＴｉＯＮ／Ｗからなる電極という構造を作る、という簡単なプロセスとなる。
【００５２】
上述したように、ｎＭＩＳＦＥＴ、ｐＭＩＳＦＥＴ向けに半導体のソース／ドレイン領域とソース／ドレイン金属電極との間の接触抵抗を大幅に低下させることができる。この技術は、ｎＭＩＳＦＥＴ、或いはｐＭＩＳＦＥＴの片方のみに用いてもよいし、ＣＭＩＳ構造に用いてもよい。
【００５３】
メモリセル構造への応用
また、片方のＭＩＳＦＥＴを基本セルとして用い、その基本セルを一列に並べることにより、ＮＡＮＤ列を構築した浮遊ゲート（ＦＧ）型のメモリ、または、ＭＯＮＯＳ(Metal-Oxide-Nitride-Oxide-Semiconductor)型メモリにも適用可能である。或いはＮＯＲ構造を構築したＦＧ型のメモリ、またはＭＯＮＯＳ型メモリにも適用可能である。ここでＦＧ型メモリやＭＯＮＯＳ型メモリの基本セルを構成する各膜には、特に制限は加わらない。例えば、ＭＯＮＯＳ型メモリの基本セルの電荷が蓄積される電荷蓄積膜としては通常シリコン窒化膜が用いられるが、例えば、Ｒｕが添加されたＳｒＴｉＯ３膜などを用いてもよい。また、電子がトンネルするトンネル膜としては通常ＳｉＯ２膜が用いられるが、ＳｉＯＮ膜またはＳｉＯ２／Ｓｉ３Ｎ４／ＳｉＯ２からなる積層膜などを用いてもよい。ＭＩＳＦＥＴ型基本セルの半導体のソース／ドレイン領域とソース／ドレイン金属電極とを構成するために、本発明の一実施形態の構造を用いるということである。それにより、接続部分での接触抵抗が大幅に低下することが可能となり、低消費電力のメモリが実現できる。
【００５４】
ＮＡＮＤ列では、構成する基本セルの半導体のソース／ドレイン領域とソース／ドレイン金属を接続する必要のない構成が含まれる。必要な箇所に本技術を適用すればよい。ＮＯＲ型、ＮＡＮＤ型に関係なく、半導体のソース／ドレイン領域とソース／ドレイン金属との接触が低抵抗であれば、この部分の消費電力を気にすることなく、違った構成のメモリが考えられるようになる。このような発展性があるため、接触抵抗の制御は、非常に有意義である。例えば、二つのメモリセルを並べ、ソース領域を共有する。両側に、右側ドレイン、左側ドレインを作り、右側メモリセル、左側メモリセルのそれぞれにデータを蓄積する。この二つのセルで、４値を保持する一つのセルとするという構造も考えられる。この時、ドレイン電流の検出が必要になるが、低抵抗接触が実現しているので、低消費電力のメモリセルが作成できることになる。この構造は、左右の２ビット４値にするだけではなく、４方向（４ビット１６値）にしたり、縦に積上げたりすることも可能である。
【００５５】
Ｇｅ基板
本発明の一実施形態は、半導体と金属との界面における接合を制御する技術である。この技術を、Ｇｅ基板を用いたＣＭＩＳ構造に適用した場合を説明する。現在、Ｇｅと金属の接合において、仕事関数が４．６ｅＶにピン止めされてしまう問題が発生している。理想的には、ｐ型Ｇｅに対し４．６６ｅＶ以上、ｎ型Ｇｅに対し４．０ｅＶ以下が望まれる。ｐ型Ｇｅに対しては、このピン止め位置（４．６ｅＶ）を使い、ｎ型Ｇｅ基板に対しては、本発明の一実施形態の技術を用いて、４．０ｅＶ以下にピン止めするなど、片方のｎＭＩＳＦＥＴ側だけに使うことも有効である。例えば、図６（ａ）、６（ｂ）で示したようにＮｂが添加されたＴｉＯ２を用いれば、３．９５ｅＶ近傍の仕事関数位置に実効仕事関数をピン止めすることが出来る。ｎ型Ｇｅをソース／ドレインにしたｎＭＩＳＦＥＴを作成するに際し、Ｎｂが添加されたＴｉＯ２を界面制御酸化膜として、Ｗからなるソース／ドレイン電極との接合面に挿入すれば良い。ｐ型Ｇｅがソース／ドレイン領域となるｐＭＩＳＦＥＴにおいては、界面制御酸化膜を挿入せずに、仕事関数として４．６ｅＶのピン止め効果をそのまま用いることが可能となる。
【００５６】
上記ｐ型Ｇｅをソース／ドレイン領域としたｐＭＩＳＦＥＴの変形として、ＮｂとＮとを両方添加したＴｉＯ２を界面制御酸化膜として使えば、界面制御酸化膜を入れない場合の実効仕事関数（４．６ｅＶ）よりも大きな実効仕事関数を持ったソース／ドレイン金属電極を実現することが出来る。ここでは、Ｎの添加を例に示したが、後述するように、Ｃ、Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から選ばれた元素を添加しても、実効仕事関数を大きくするという、同様の効果が得られる。
【００５７】
ｎＭＩＳに関するまとめ
上記ｎ型Ｇｅをソース／ドレイン領域としたｎＭＩＳＦＥＴの変形として、界面制御酸化膜として、Ｎｂ、Ｔａ、Ｗから選ばれた、少なくとも1つが添加されたＴｉＯ２を用いれば、３．９５ｅＶ近傍の仕事関数位置に実効仕事関数をピン止めすることが出来る。    ここで、実効仕事関数を、より小さくしたい場合には、Ｆ、Ｈ、Ｔａから選ばれた少なくとも１つの物質を追加すれば、それが可能である。また、後述するように、仕事関数が小さすぎる場合もある。例えば、ゲート絶縁膜とゲート電極との間に、４．０５ｅＶ〜４．１５ｅＶ程度の実効仕事関数が必要な場合、或いは、他の基板を用いたい場合に、最適な値が４．０５程度であった場合などである。この場合には、Ｎ、Ｃ、Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から選ばれた元素を添加することで、実効仕事関数を大きくしてもよい。
【００５８】
上記ｎ型Ｇｅをソース／ドレイン領域としたｎＭＩＳＦＥＴの変形として、界面制御酸化膜として、ＴｉＯ２膜に、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選択された少なくとも一つの元素と、Ｆ、Ｈ、Ｔａから選ばれた少なくとも１つの元素が更に添加される場合も考えられる。前者のみでは、大きな実効仕事関数となるので、必要に応じて、後者を導入することで、実効仕事関数を小さくすることが可能である。
【００５９】
上記説明においては、Ｔｉベースの酸化物、例えばＴｉＯ２、Ｌａ２Ｔｉ２Ｏ７、ＴｉＳｉＯ（Ｔｉシリケート）等に関して説明したが、Ｔｉベースの酸化物の代わりにＳｒＴｉＯ３を用いることができる。この場合、Ｔｉベースの酸化物を用いた場合とは、添加元素Ｌａ、Ｙ、Ｓｃに関する説明が異なるので、以下に説明する。
【００６０】
上記ｎ型Ｇｅをソース／ドレイン領域としたｎＭＩＳＦＥＴに関して説明する。界面制御酸化膜として、Ｌａ、Ｙ、Ｓｃ、Ｎｂ、Ｔａ、Ｗから選ばれた、少なくとも1つが添加されたＳｒＴｉＯ３膜を用いれば、３．９５ｅＶ近傍の仕事関数位置に実効仕事関数をピン止めすることが出来る。
【００６１】
ここで、実効仕事関数を、より小さくしたい場合には、Ｆ、Ｈ、Ｔａから選ばれた少なくとも１つの物質を追加すれば、それが可能である。また、後述するように、仕事関数が小さすぎる場合もある。例えば、ゲート絶縁膜とゲート電極の間のように、４．０５ｅＶ〜４．１５ｅＶ程度の実効仕事関数が必要な場合、或いは、他の基板を用いたい場合に、最適な値が４．０５ｅＶ程度であった場合などである。この場合には、Ｎ、Ｃ、Ｂ、Ｍｇ、Ａｌ、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から選ばれた元素を添加することで、実効仕事関数を大きくしてもよい。
【００６２】
界面制御酸化膜として、ＳｒＴｉＯ３膜に、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選択された少なくとも一つの元素と、Ｌａ、Ｙ、Ｓｃ、Ｆ、Ｈ、Ｔａから選ばれた少なくとも１つの元素が更に添加される場合も考えられる。前者のみでは、大きな実効仕事関数となるので、必要に応じて、後者を導入することで、実効仕事関数を小さくすることが可能である。
【００６３】
ここでは、ｎＭＩＳＦＥＴ向けに、半導体ｎ型Ｇｅによるソース／ドレイン領域とソース／ドレイン金属電極との接続に関してまとめた。しかし、その考え方は、Ｇｅ基板にか関わらず、あらゆる半導体基板（Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＧａＩｎＡｓ、ＧａＮ、ＧａＩｎＮなど）に対して成り立ち、拡張性が高い。
【００６４】
また、後述する半導体のチャネル領域と、金属のソース／ドレイン領域との間においても、同様に適用することができる。つまり、ｎＭＩＳＦＥＴ向けに、ｐ型Ｇｅのチャネル領域と、金属のソース／ドレイン領域との接続界面において、上記の界面制御酸化膜を用いることができる。つまり、ｐ型チャンネル領域と、金属とが接続しており、上記界面制御酸化膜により、実効仕事関数が十分小さくなる。このとき、チャネル領域が閉じている状態（オフ状態）の場合には、ホールに対する障壁が大きいため、オフリークが非常に小さくなる。チャネル領域が開いた状態（オン状態）、すなわち反転してｎ型になった状態では、電子に対する障壁が殆どなく、低抵抗の接続となり、オーミックな接続が実現している。
【００６５】
ｐＭＩＳに関するまとめ
上記ｐ型Ｇｅをソース／ドレイン領域としたｐＭＩＳＦＥＴの変形として、Ｔａ、Ｎｂ、Ｗ、Ｍｏから選択された少なくとも一つの元素と、Ｎ、Ｃ、Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれた少なくとも１つの元素とを両方添加したＴｉＯ２膜を界面制御酸化膜として使えば、界面制御酸化膜を入れない場合の実効仕事関数（４．６ｅＶ）よりも大きな実効仕事関数を持ったソース／ドレイン金属電極を実現することが出来る。
【００６６】
Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも１つの元素を添加したＴｉＯ２膜を界面制御酸化膜とすれば、界面制御酸化膜を入れない場合の実効仕事関数（４．６ｅＶ）よりも大きな実効仕事関数を持ったソース／ドレイン金属電極を実現することが出来る。
【００６７】
更に、上記のＶ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも１つの元素を添加したＴｉＯ２膜（界面制御酸化膜）により得られる実効仕事関数が大きすぎた場合には、必要に応じて、Ｆ、Ｈ、Ｔａから選ばれた少なくとも１つの元素を添加すれば、実効仕事関数を小さくすることが可能である。
【００６８】
上記説明においては、Ｔｉベースの酸化物、例えばＴｉＯ２、Ｌａ２Ｔｉ２Ｏ７、ＴｉＳｉＯ（Ｔｉシリケート）等に関して説明したが、Ｔｉベースの酸化物の代わりにＳｒＴｉＯ３を用いることができる。この場合、Ｔｉベースの酸化物を用いた場合とは、添加元素Ｌａ、Ｙ、Ｓｃに関する説明が異なるので、以下に説明する。
【００６９】
上記ｐ型Ｇｅをソース／ドレイン領域としたｐＭＩＳＦＥＴに関して説明する。
【００７０】
Ｌａ、Ｙ、Ｓｃ、Ｔａ、Ｎｂ、Ｗ、Ｍｏから選択された少なくとも１つの元素と、Ｎ、Ｃ、Ｂ、Ｍｇ、Ａｌ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれた少なくとも１つの元素とを両方添加したＳｒＴｉＯ３膜を界面制御酸化膜として使えば、界面制御酸化膜を入れない場合の実効仕事関数（４．６ｅＶ）よりも大きな実効仕事関数を持ったソース／ドレイン金属電極を実現することが出来る。
【００７１】
Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ，Ｎｉ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも１つの元素を添加したＳｒＴｉＯ３膜を界面制御酸化膜とすれば、界面制御酸化膜を入れない場合の実効仕事関数（４．６ｅＶ）よりも大きな実効仕事関数を持ったソース／ドレイン金属電極を実現することが出来る。
【００７２】
更に、上記のＶ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも１つの元素を添加したＳｒＴｉＯ３膜（界面制御酸化膜）により得られる実効仕事関数が大きすぎた場合には、必要に応じて、Ｌａ、Ｙ、Ｓｃ、Ｆ、Ｈ、Ｔａから選ばれた少なくとも１つの元素を添加すれば、実効仕事関数を小さくすることが可能である。
【００７３】
ここでは、ｐＭＯＳＦＥＴ向けに、ｐ型Ｇｅのソース／ドレイン領域と、ソース／ドレイン金属電極との接続に関して説明した。しかし、その考え方は、Ｇｅ基板に関わらず、あらゆる半導体基板（Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＧａＩｎＡｓ、ＧａＮ、ＧａＩｎＮなど）に対して成り立ち、拡張性が高い。
【００７４】
また、後述する半導体のチャネル領域と、ソース／ドレイン金属との間においても、同様に適用することができる。つまり、ｐＭＩＳＦＥＴ向けに、ｎ型Ｇｅのチャネル領域と、金属のソース／ドレイン領域との接続界面において、上記界面制御酸化膜を用いることになる。つまり、ｎ型チャンネル領域と、金属とが接続しており、界面制御酸化膜により、実効仕事関数が十分大きい場合を考えることとなる。チャネル領域が閉じている場合（オフ状態）には、電子に対する障壁が大きいため、オフリークが非常に小さくなる。チャネル領域が開いた状態（オン状態）、すなわち反転してｐ型になった状態では、ホールに対する障壁が殆どなく、低抵抗の接続となり、オーミックな接続が実現している。
【００７５】
金属のソース／ドレイン領域と半導体チャネル領域との接続
ｎＭＩＳＦＥＴ
Ｓｉの伝導帯（ＣＢ）の底（下端）よりも小さな仕事関数を持った酸化膜を作成することが出来れば、それを金属のソース／ドレイン領域とｐ型Ｓｉのチャネル領域との間に界面制御酸化膜を挿入することで、界面のショットキー障壁をチャネルオフ状態で１．１ｅＶ（Ｓｉのバンドギャップに相当）以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る。即ち、オフ状態でのリーク電流（以下、接合リークともいう）が小さくなり、かつオン状態でオーミックな接続が実現したｎＭＩＳＦＥＴを作成することができる。このようなｎＭＩＳＦＥＴの第１の例を図９（ａ）、９（ｂ）に示し、第２の例を図１０（ａ）、１０（ｂ）に示す。この第１の例のｎＭＩＳＦＥＴは、ｐ型シリコン基板２に表面に形成されるチャネル領域５上に形成されたゲート絶縁膜１３と、このゲート絶縁膜１３上に形成された、例えば、ＴｉＮ、Ｗ、ＴａＮ、ＴａＣ、ＨｆＮ、ＲｕＯ、ＮｉＳｉ、ＰｔＳｉ、ＰｄＳｉ、ＮｉＰｔＳｉ、ＮｉＰｄＳｉ等から選択された金属からなるゲート電極１６とを備えている。また、ゲート電極１６の両側のチャネル領域５上には、界面制御酸化膜１４ａ、１４ｂが形成されている。そして、界面制御酸化膜１４ａおよび界面制御酸化膜１４ｂ上に、例えば、ＴｉＮ、Ｗ、ＴａＮ、ＴａＣ、ＨｆＮ、ＲｕＯ、ＮｉＳｉ、ＰｔＳｉ、ＰｄＳｉ、ＮｉＰｔＳｉ、ＮｉＰｄＳｉ等から選択された金属からなるソース電極１６ａおよびドレイン電極１６ｂが形成されている。なお、ゲート電極１６と、ソース電極１６ａおよびドレイン電極１６ｂとは、ゲート電極１６の側面に形成された絶縁体からなる側壁９によって電気的に絶縁されている。
【００７６】
この第１の例のｎＭＩＳＦＥＴにおいては、金属からなるソース電極１６ａおよびドレイン電極１６ｂと、ｐ型Ｓｉからなるチャネル領域５との間に、それぞれ界面制御酸化膜１４ａおよび界面制御酸化膜１４ｂが設けられている。そして、これらの界面制御酸化膜１４ａ、１４ｂとして、例えば、図６（ａ）、６（ｂ）で説明したＮｂが添加されたＴｉＯ２を選択すれば、Ｓｉの伝導帯の下端よりも小さな仕事関数を有することになるので、界面のショットキー障壁をチャネルオフ状態で１．１ｅＶ（Ｓｉのバンドギャップに相当）以上、かつ界面のショットキー障壁をチャネルオン状態でゼロ（或いはマイナス）にすることが出来る（図９（ｂ））。すなわち、オフ状態での接合リークが小さくなり、かつ、オン状態でオーミックな接続が実現したＭＩＳＦＥＴを作成することができる。
【００７７】
また、第２の例のｎＭＩＳＦＥＴは、図１０（ａ）、１０（ｂ）に示すように、ｐ型シリコン基板２に表面に形成されるチャネル領域５上に形成されたゲート絶縁膜１３と、このゲート絶縁膜１３上に形成された、例えば、ＴｉＮ、Ｗ、ＴａＮ、ＴａＣ、ＨｆＮ、ＲｕＯ、ＮｉＳｉ、ＰｔＳｉ、ＰｄＳｉ、ＮｉＰｔＳｉ、ＮｉＰｄＳｉ等から選択された金属からなるゲート電極１６とを備えている。また、ゲート電極１６の両側のシリコン基板２には、例えば、ＴｉＮ、Ｗ、ＴａＮ、ＴａＣ、ＨｆＮ、ＲｕＯ、ＮｉＳｉ、ＰｔＳｉ、ＰｄＳｉ、ＮｉＰｔＳｉ、ＮｉＰｄＳｉ等から選択された金属からなる第１のソース電極１６ａ１および第１のドレイン電極１６ｂ１が埋め込まれている。これらの第１のソース電極１６ａ１および第１のドレイン電極１６ｂ１とシリコン基板２との間、すなわち第１のソース電極１６ａ１および第１のドレイン電極１６ｂ１とチャネル領域５との間に界面制御酸化膜１４ａおよび界面制御酸化膜１４ｂがそれぞれ設けられている。また、第１のソース電極１６ａ１および第１のドレイン電極１６ｂ１上には、第２のソース電極１６ａ２および第２のドレイン電極１６ｂ２がそれぞれ設けられた構成となっている。第１のソース電極１６ａ１と、第２のソース電極１６ａ２がソース電極１６ａを構成し、第１のドレイン電極１６ｂ１と、第２のドレイン電極１６ｂ２がドレイン電極１６ｂを構成する。
【００７８】
この第２の例のｎＭＩＳＦＥＴにおいては、金属からなる第１のソース電極１６ａ１および第１のドレイン電極１６ｂ１と、ｐ型Ｓｉからなるチャネル領域５との間に、それぞれ界面制御酸化膜１４ａおよび界面制御酸化膜１４ｂが設けられている。そして、これらの界面制御酸化膜１４ａ、１４ｂとして、例えば、図６（ａ）、６（ｂ）で説明したＮｂが添加されたＴｉＯ２を選択すれば、Ｓｉの伝導帯の下端よりも小さな仕事関数を有することになるので、界面のショットキー障壁をチャネルオフ状態で１．１ｅＶ（Ｓｉのバンドギャップに相当）以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る（図１０（ｂ））。すなわち、オフ状態での接合リークが小さくなり、かつ、オン状態でオーミックな接続が実現したｎＭＩＳＦＥＴを作成することができる。
【００７９】
Ｓｉ基板を考えた場合、挿入する界面制御酸化膜のエネルギー準位は、仕事関数にして、４．０５ｅＶ以下となれば良い。また、この酸化膜が金属的な電気伝導特性を示す場合には、この薄膜そのものを金属のソース／ドレイン（の一部）として扱うことも可能である。このようにして、金属のソース／ドレインとｐ型Ｓｉチャネルとの接触抵抗を、オフ状態で大幅に上昇させ、かつ、オン状態で大幅に低下させることに可能なｎＭＩＳＦＥＴが得ることができる。この点は、図１、図２に示すような方法では、実現できない。
【００８０】
更に、図には示さないが、図９（ａ）、９（ｂ）或いは図１０（ａ）、１０（ｂ）のゲート絶縁膜１３とゲート電極１６との間に、第二の界面制御酸化膜を導入して、ゲート電極１６の仕事関数を最適化することも可能である。この第二の界面制御酸化膜は、上記界面制御酸化膜とは、添加物の量などに違いがみられ、Ｓｉの伝導帯の底よりも大きな値（４．０５ｅＶ以上）を持つようにするのが普通である。勿論、ゲート絶縁膜とゲート電極との間に挟む界面制御酸化膜と、半導体のソース／ドレイン領域と金属のソース／ドレイン電極との間（或いは、基板チャネル領域と金属のソース／ドレイン電極との間）に挟む界面制御酸化膜の、最適な実効仕事関数を、同じになるように設計することも可能である。例えば、チャネルのドーパントなどにより、微調整すれば良い。この点は、ｎＭＩＳＦＥＴ、ｐＭＩＳＦＥＴ、のどちらでも同様に考えれば良い。
【００８１】
また、図１０（ａ）、１０（ｂ）に示す構造では、第１のソース電極１６ａ１および第１のドレイン電極１６ｂ１を、サリサイドプロセスを用いてシリサイドにすることも可能である。ゲート絶縁膜上とチャネル側面にＮｂが添加されたＴｉＯ２膜を用いることで仕事関数を最適にする。その後、ゲート絶縁膜の上部と、ソース／ドレイン部分を、ポリシリコンで埋め、そこにＮｉを導入することでＮｉＳｉを作る。このようにサリサイドプロセスを適用することも可能である。また、Ｎｂが添加されたＴｉＯ２膜の代わりに、Ｗが添加されたＴｉＯ２なども用いることが可能である。更に、ＴｉＯ２膜を形成しておき、その後、ＷＳｉによるサリサイドプロセスを行い、ＷＳｉ中のＷをＴｉＯ２膜まで拡散させた、Ｗが添加されたＴｉＯ２も有効である。
【００８２】
また、図１０（ａ）、１０（ｂ）に示す界面制御酸化膜のうち、チャネル側面部分のみを残してもよい。その一例を図３６（ａ）乃至図３７（ｂ）に示す。詳細なプロセスは後に示す。このように、チャネルと金属電極との間に界面制御酸化膜を用いた構成は、構造、プロセスを含め、様々なバリエーションがあり得る。図３６（ａ）乃至図３７（ｂ）には、ＳＯＩ（Silicon On Insulator）基板が用いられているが、通常のＳｉ基板や、その他の半導体基板などでも考え方は同じである。
【００８３】
ｐＭＩＳＦＥＴ
同様に、Ｓｉの価電子帯（ＶＢ）の頂上よりも大きな仕事関数を持った酸化膜を作成することが出来れば、それを金属のソース／ドレイン領域とｎ型Ｓｉチャネルとの間に挿入する（界面制御酸化膜となる）ことで、界面のショットキー障壁をチャネルオフ状態で１．１ｅＶ（Ｓｉのバンドギャップに相当）以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る。即ち、オフ状態での接合リークが小さくなり、かつ、オン状態でオーミックな接続が実現したｐＭＩＳＦＥＴを作成することができる。
【００８４】
このようなｐＭＩＳＦＥＴの第１の例を図１１（ａ）、１１（ｂ）に示し、第２の例を図１２（ａ）、１２（ｂ）に示す。この第１の例のｐＭＩＳＦＥＴは、ｎ型シリコン基板２２に表面に形成されるチャネル領域２５上に形成されたゲート絶縁膜３３と、このゲート絶縁膜３３上に形成された、例えば、ＴｉＮ、Ｗ、ＴａＮ、ＴａＣ、ＨｆＮ、ＲｕＯ、ＮｉＳｉ、ＰｔＳｉ、ＰｄＳｉ、ＮｉＰｔＳｉ、ＮｉＰｄＳｉ等から選択された金属からなるゲート電極３６とを備えている。また、ゲート電極３６の両側のチャネル領域２５上には、界面制御酸化膜３４ａ、３４ｂが形成されている。そして、界面制御酸化膜３４ａおよび界面制御酸化膜３４ｂ上に、例えば、ＴｉＮ、Ｗ、ＴａＮ、ＴａＣ、ＨｆＮ、ＲｕＯ、ＮｉＳｉ、ＰｔＳｉ、ＰｄＳｉ、ＮｉＰｔＳｉ、ＮｉＰｄＳｉ等から選択された金属からなるソース電極３６ａおよびドレイン電極３６ｂが形成されている。なお、ゲート電極３６と、ソース電極３６ａおよびドレイン電極３６ｂとは、ゲート電極３６の側面に形成された絶縁体からなる側壁２９によって電気的に絶縁されている。
【００８５】
この第１の例のｐＭＩＳＦＥＴにおいては、金属からなるソース電極３６ａおよびドレイン電極３６ｂと、ｎ型Ｓｉからなるチャネル領域２５との間に、それぞれ界面制御酸化膜３４ａおよび界面制御酸化膜３４ｂが設けられている。そして、これらの界面制御酸化膜３４ａ、３４ｂとして、例えば、図６（ａ）、６（ｂ）で説明したＮｂが添加されたＴｉＯＮ膜を選択すれば、Ｓｉの価電子帯の上端よりも大きな仕事関数を有することになるので、界面のショットキー障壁をチャネルオフ状態で１．１ｅＶ（Ｓｉのバンドギャップに相当）以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る。即ち、オフ状態での接合リークが小さくなり、かつオン状態でオーミックな接続が実現したｐＭＩＳＦＥＴを作成することができる。
【００８６】
また、第２の例のｐＭＩＳＦＥＴは、図１２（ａ）、１２（ｂ）に示すように、ｎ型シリコン基板２２に表面に形成されるチャネル領域２５上に形成されたゲート絶縁膜３３と、このゲート絶縁膜３３上に形成された、例えば、ＴｉＮ、Ｗ、ＴａＮ、ＴａＣ、ＨｆＮ、ＲｕＯ、ＮｉＳｉ、ＰｔＳｉ、ＰｄＳｉ、ＮｉＰｔＳｉ、ＮｉＰｄＳｉ等から選択された金属からなるゲート電極３６とを備えている。また、ゲート電極３６の両側のシリコン基板２２には、例えば、ＴｉＮ、Ｗ、ＴａＮ、ＴａＣ、ＨｆＮ、ＲｕＯ、ＮｉＳｉ、ＰｔＳｉ、ＰｄＳｉ、ＮｉＰｔＳｉ、ＮｉＰｄＳｉ等から選択された金属からなる第１のソース電極３６ａ１および第１のドレイン電極３６ｂ１が埋め込まれている。これらの第１のソース電極３６ａ１および第１のドレイン電極３６ｂ１とシリコン基板２２との間、すなわち第１のソース電極３６ａ１および第１のドレイン電極３６ｂ１とチャネル領域２５との間に界面制御酸化膜３４ａおよび界面制御酸化膜３４ｂがそれぞれ設けられている。また、第１のソース電極３６ａ１および第１のドレイン電極３６ｂ１上には、第２のソース電極３６ａ２および第２のドレイン電極３６ｂ２がそれぞれ設けられた構成となっている。
【００８７】
この第２の例のｐＭＩＳＦＥＴにおいては、金属からなる第１のソース電極３６ａ１および第１のドレイン電極３６ｂ１と、ｐ型Ｓｉからなるチャネル領域２５との間に、それぞれ界面制御酸化膜３４ａおよび界面制御酸化膜３４ｂが設けられている。そして、これらの界面制御酸化膜３４ａ、３４ｂとして、例えば、図６（ａ）、６（ｂ）で説明したＮｂが添加されたＴｉＯＮを選択すれば、Ｓｉの価電子帯の上端よりも大きな仕事関数を有することになるので、界面のショットキー障壁をチャネルオフ状態で１．１ｅＶ（Ｓｉのバンドギャップに相当）以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る。即ち、オフ状態での接合リークが小さくなり、かつ、オン状態でオーミックな接続が実現したｐＭＩＳＦＥＴを作成することができる。
【００８８】
上述したように、Ｓｉ基板を考えた場合、挿入する界面制御酸化膜のエネルギー準位は、仕事関数にして、５．１７ｅＶ以上となれば良い。また、この酸化膜が金属的な電気伝導特性を示す場合には、この薄膜そのものを、金属のソース／ドレインの一部として扱うことも可能である。このようにして、金属のソース／ドレインとｎ型Ｓｉチャネルとの接触抵抗を、オフ状態で大幅に上昇させ、かつ、オン状態で大幅に低下させたｐＭＩＳＦＥＴを得ることができる。
【００８９】
更に、図示しないが、図１１（ａ）、１１（ｂ）或いは図１２（ａ）、１２（ｂ）に示すゲート絶縁膜３３とゲート電極３６との間に、第二の界面制御酸化膜を導入して、ゲート電極３６の仕事関数を最適化することも可能である。この第二の界面制御酸化膜は、上記界面制御酸化膜とは、添加物の量などに違いがみられ、Ｓｉの価電子帯の頂上よりも小さな値（５．１７ｅＶ以下）を持つようにするのが普通である。
【００９０】
また、図１２（ａ）、１２（ｂ）に示す類似の構造として、チャネルの側面部分のみＮｂが添加されたＴｉＯＮ膜を用いると、図１０（ａ）、１０（ｂ）に示す第１のソース電極３６ａ１および第１のドレイン電極３６ｂ１を、サリサイドプロセスを適用することによりシリサイドにすることも可能である。この場合は、ゲート絶縁膜上とチャネル側面にＮｂが添加されたＴｉＯＮ膜を用いることで仕事関数を最適にする。その後、ゲート絶縁膜の上部と、ソース／ドレイン部分を、ポリシリコンで埋め、そこにＮｉを導入することでＮｉＳｉを作る。このようにサリサイドプロセスに載せることも可能である。また、Ｎｂが添加されたＴｉＯＮ膜の代わりに、Ｒｕが添加されたＴｉＯ２膜なども用いることが可能である。更に、ＴｉＯ２膜を作成しておき、その後、ＮｉＳｉ中のＮｉをＴｉＯ２膜まで拡散させることによって形成した、Ｎｉが添加されたＴｉＯ２膜も有効である。
【００９１】
上述した技術は、ｎＭＩＳＦＥＴ或いはｐＭＩＳＦＥＴの片方のみに用いてもよいし、ＣＭＩＳ構造に用いてもよい。
【００９２】
メモリセル構造への応用
また、片方のＭＩＳＦＥＴを基本セルとして、その基本セルを一列に並べることにより、ＮＡＮＤ列を構築したＦＧ型のメモリ、または、ＭＯＮＯＳ型のメモリに適用可能である。或いはＮＯＲ構造を構築したＦＧ型のメモリ、またはＭＯＮＯＳ型メモリにも適用可能である。ここでＦＧ型メモリやＭＯＮＯＳ型メモリの基本セルを構成する各膜には、特に制限は加わらない。例えば、ＭＯＮＯＳ型メモリの基本セルの電荷が蓄積される電荷蓄積膜としては通常シリコン窒化膜が用いられるが、例えばＲｕが添加されたＳｒＴｉＯ３膜などを用いてもよい。また、トンネル膜としては通常ＳｉＯ２膜が用いられるが、ＳｉＯＮ膜またはＳｉＯ２／Ｓｉ３Ｎ４／ＳｉＯ２の積層膜などを用いてもよい。ＭＩＳＦＥＴ型基本セルの金属のソース／ドレイン領域と半導体チャネルとの接続を構成するために、本発明の一実施形態の構造を用いるということである。それにより、チャネルがオン状態では、接続部分での接触抵抗が大幅に低下することになり、低消費電力のメモリが実現できる。また、チャネルがオフ状態でのリークを強力に抑えることが出来るので、無駄な消費電力を使わないメモリが構成できる。
【００９３】
Ｇｅ基板 
現在、Ｇｅ基板を用いたＦＥＴでは、接合リークが大きな問題となっている。これは、バンドギャップが小さいことに大きな原因がある。そこで、ｎＭＩＳＦＥＴでは、４．０ｅＶ以下の実効仕事関数を有する界面制御酸化膜を用いることで、オフ状態のホールの障壁をバンドギャップ以上に大きくすることが可能となる。つまり、０．６６ｅＶ（Ｇｅのバンドギャップに相当）だったものを、例えば３．９ｅＶの実効仕事関数の界面制御酸化膜を用いることで、０．７６ｅＶ（＝０．６６＋０．１ｅＶ）のホール障壁を実現できる。この０．１ｅＶという値は、ＣＢの底の値４．０ｅＶと３．９ｅＶの差であり、仕事関数を調整することで、更に大きな値にすることも可能である。
【００９４】
同様に、ｐＭＩＳＦＥＴでは、４．６６ｅＶ以上の実効仕事関数を有する界面制御酸化膜を用いることで、オフ状態の電子の障壁をバンドギャップ以上に大きくすることが可能となる。つまり、０．６６ｅＶだったものを、例えば、５．０ｅＶの実効仕事関数の界面制御酸化膜を用いることで、１．０ｅＶ（＝０．６６＋０．３４ｅＶ）の電子障壁を実現できる。ここで、０．３４ｅＶという値は、ＶＢの頂上の値４．６６ｅＶと５．０ｅＶの差である。仕事関数を調整することで、更に大きな値にすることも可能である。従来は、オフ状態のリーク電流が大きくて使い難かったが、本発明の一実施形態の構造を用いれば、オフリークが大きいという問題は、簡単に解決できる。
【００９５】
他の基板でも同様である。代表的には、Ｇａ系（ＧａＡｓ、ＧａＮ、ＧａＰなど）とＩｎ系（ＩｎＰ、ＩｎＡｓ、ＩｎＳｂなど）が有望である。それらが混ざったもの（ＩｎＧａＡｓ、ＩｎＧａＮなど）も有望である。これらの基板、全てに対して、本発明の一実施形態の技術は有効である。つまり、半導体基板と金属との間に、Ｔｉベースの絶縁膜を挟み、添加物を選択、制御することで、Ｔｉベースの絶縁膜にギャップ中状態を出現させている。そのギャップ中状態に金属の仕事関数をピン止めしていることになる。このようにまとめると、半導体基板一般に展開出来ることが理解できる。基板依存性としては、Ｔｉベースの絶縁膜のギャップ中状態をどの位置に作りこむかという点だけである。そのために、ギャップ中状態を移動させる方法も、本発明の一実施形態は含んでいる。
【００９６】
金属／絶縁体／金属（ＭＩＭ）キャパシタにおける金属と絶縁体との界面の制御
ここでは、特に、絶縁体が、強誘電体、高誘電体の場合について簡単に説明する。
【００９７】
金属と誘電体の界面では、往々にして、片方のキャリアの感じる障壁が非常に低いという課題がある。例えば、図４４（ａ）、４４（ｂ）に示す白金Ｐｔ電極の強誘電体Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３（以下、ＰＺＴともいう）のキャパシタ、Ｐｔ／ＰＺＴ／Ｐｔでは、電子に対する障壁が低く、電圧耐性が低い。そのため、リーク電流が大きく、電源を切った後まで、分極を保つことが困難となり、保持特性が悪い。この点は、チタン酸バリウムＢａＴｉＯ３（ＢＴＯ）膜、タンタル酸ビスマスストロンチウム膜（ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）膜）など、強誘電体の酸化膜全般に当てはまる。このため、強誘電体キャパシタを使ったメモリ（ＦｅＲＡＭ：Ferro-electric Random Access Memory）では、不揮発性を維持するために、誘電体膜を厚くするなどの工夫が必要となり、十分な分極量が取れない、高電圧駆動となるなどの問題が生じている。ここで、十分に大きな実効仕事関数を持つキャパシタ電極が実現できれば、リーク電流が減るため、誘電体を薄膜化できることになり、十分な分極量を実現でき、しかも、低電圧駆動が可能となる。
【００９８】
そこで、例えば、図４５（ａ）、４５（ｂ）に示す本発明の一実施形態のように、Ｐｔ電極と、強誘電体ＰＺＴとの界面に、Ｒｕが添加されたＴｉＯ２からなる界面制御酸化膜を導入すれば、十分に大きな実効仕事関数を持つキャパシタ電極が実現でき、リーク電流が減り、誘電体を薄膜化することが可能となり、十分な分極量を実現することができ、しかも、低電圧駆動が可能となる。
【００９９】
この点は、ＴｉＯ２、ＳｒＴｉＯ３（ＳＴＯ）、Ｔａ２Ｏ５などの高誘電体膜を用いたキャパシタにも当てはまる。現状では、高誘電体キャパシタ、例えば、図４６（ａ）、４６（ｂ）に示す白金Ｐｔ電極の高誘電体ＴｉＯ２のキャパシタ（Ｐｔ／ＴｉＯ２／Ｐｔ）、を使ったメモリ（ＤＲＡＭ:Dynamical Random Access Memory）では、電圧を掛けて大きな電荷を誘起させても、高誘電体キャパシタのリーク電流が大きいため、消費電力も大きくなってしまう。
【０１００】
そこで、例えば、図４７（ａ）、４７（ｂ）に示す本発明の一実施形態のように、Ｐｔ電極と、高誘電体ＴｉＯ２との界面に、Ｒｕが添加されたＴｉＯ２からなる界面制御酸化膜を導入すれば、電子の感じる障壁を高くすることが可能となり、高誘電体の膜厚を薄くしても、低リーク電流が簡単に実現できる。つまり、リーク電流が減るため、誘電体を薄膜化できることになり、十分な電荷量を実現でき、しかも、低電圧駆動が可能となる。
【０１０１】
ＭＩＭ構造に適用するにあたって、本発明の一実施形態を、片側の金属／絶縁体接合部分だけに適用する場合も考えられる。片側ずつ、異なるコンセプトで、構造を構成することも可能である。例えば、片方は電子障壁を高く、もう一方の側はホール障壁を高くするという構成も可能となる。また、片方のみに本発明の一実施形態の構成を適用し、もう一方の側には適用しないという構成も可能である。
【０１０２】
上記ＭＩＭ構造では、Ｐｔ電極の例を示していたが、界面制御酸化膜を用いた場合、集積回路において、従来から用いられている様々な電極を用いることが可能となる。例えば、加工などの容易さを考えて、ＴｉＮ電極、Ｗ電極などが有望である。Ｐｔ電極は高価であるので、安価な電極が使用可能となる点でも、有望な構成を提供している。  また、ＭＩＭ構造での、界面制御酸化膜での、添加物の量に関しては、バンド伝導的なものがより優れていると考えられる。それは、より薄膜の絶縁膜に電圧を掛けることで、電荷量、分極量が大きくなるからである。添加物の量に関しては、後述するが、ピン止めに必要な量としては、添加物の面密度が６×１０１２原子ｃｍ−２以上、８×１０１４原子ｃｍ−２以下である。更に、金属的な準位が発生する量として、添加物の面密度が１×１０１４原子ｃｍ−２以上、８×１０１４原子ｃｍ−２以下であれば、最適と考えられる。
【０１０３】
ここでは、誘電体（絶縁体）膜を金属で挟むＭＩＭキャパシタ構造の例を示しているが、絶縁体と金属との界面の制御がその本質である。例えば、ＭＩＩＭ、ＭＩＩＩＭのように、絶縁膜（誘電体だけではなく、半導体でも良い）が二種類以上挟まっているキャパシタ構造などにも適用可能である。
【０１０４】
スピンＭＯＳＦＥＴ
スピンＭＯＳＦＥＴでは、Ｓｉ／ＭｇＯ／強磁性金属という構造を用いる。ここで、ＭｇＯはスピン電流のトンネル膜となるが、膜厚が厚いと大きな抵抗となる。また薄いとアモルファスになり易くスピンが擾乱されることとなる。また、最適な強磁性金属の仕事関数は、その磁性を第一に選択されるため、仕事関数の調整は出来ない。その結果、界面抵抗が非常に大きくなり、スピン伝導を阻害する。ここに、本発明の一実施形態を用いれば、強磁性金属の仕事関数に関係なく、最適な仕事関数にピン止めすることが可能となる。例えば、ｎＭＯＳＦＥＴに対しては、Ｓｉ／Ｎｂが添加されたＴｉＯ２の薄膜／強磁性金属という構造などが考えられる。ｐＭＯＳＦＥＴに対しては、Ｓｉ／Ｒｕが添加されたＴｉＯ２の薄膜／強磁性金属という構造などが考えられる。仕事関数の最適値の考え方は、金属ソース／ドレインのＭＯＳＦＥＴと全く同様である。つまり、スピンＭＯＳＦＥＴは、金属ソース／ドレインのＭＯＳＦＥＴの一形態と考えれば良い。一番大きな違いは、スピンの上向きまたは下向きに応じて、電流が通ったり、通らなかったりする点である。つまり、スピンの向きによるメモリ効果を含んだ、金属のソース／ドレイン（ここが磁性体となる）のＭＯＳＦＥＴと考えれば良い。磁性体の選択として、強磁性体を用いるのが普通であるが、反強磁性体を用いても、構わない。つまり、スピンの向きが、何らかの方法（電流による磁場やスピン注入など）で、確実に揃うように制御が出来ることが、最も必要な特性である。従来からの構造にならい、ｎＭＯＳＦＥＴにおいては、Ｓｉ／ＭｇＯ／Ｎｂが添加されたＴｉＯ２の薄膜／強磁性金属のようにＭｇＯトンネル膜を入れても良い。ｐＭＯＳＦＥＴにおいては、Ｓｉ／ＭｇＯ／Ｒｕが添加されたＴｉＯ２の薄膜／強磁性金属のようにＭｇＯトンネル膜を入れても良い。但し、この時、ＭｇＯ膜分の抵抗が発生することになる。従来からの構造であっても、強磁性金属の仕事関数に関係なく、最適な仕事関数にピン止めすることが可能であるので、界面制御酸化膜の挿入は、有効である。
【０１０５】
一般化
本発明の一実施形態は、半導体と金属との界面の制御に関する技術である。例えば、様々な基板、Ｓｉ基板、Ｇｅ基板、ＧａＡｓ基板、ＧａＮ基板、ＩｎＰ基板、ＩｎＡｓ基板、ＩｎＧａＡｓ基板、ＩｎＧａＮ基板、ＳＯＩ(Silicon On Insulator)基板、ＧＯＩ(Germanium on Insulator)基板などと、金属との接合を制御す技術である。また、様々な半導体装置に適用可能である。本発明の一実施形態では、ＭＩＳＦＥＴ、ＦＧ型メモリ、ＭＯＮＯＳ型メモリ、ＭＩＭキャパシタを例に挙げたが、半導体と金属との界面の障壁を制御することで特性を向上させることの出来る、半導体装置に適用することで、様々な効果を生むことになる。界面の障壁を低くすること、或いはゼロにすること（オーミック接続にすること）により、界面接触抵抗を低くすることが可能である。逆に、障壁を大きくすることにより、接合リークを小さくすること、キャパシタのリーク電流を小さくすることなども可能である。また、ソース／ドレイン金属電極とチャンネル領域とを接続させた、ＭＩＳＦＥＴへの応用では、チャネルのオフ、オンに対応させて、障壁が高くなったり、低くなったりする構成も可能であった。
【０１０６】
また、本発明の一実施形態の技術は、特に半導体装置の構造による制限を受けない。例えば平面型のＭＩＳＦＥＴでなくても、ＦＩＮ型トランジスタ、トリゲート型トランジスタ、ラウンドゲート型トランジスタ、縦型トランジスタなどにも、本発明の一実施形態の技術を適用することができる。これらのトランジスタ構造に、ＦＧや電荷蓄積構造を作りこんだメモリセルにも適用可能である。キャパシタ構造にしても、平面型である必要はなく、トレンチ構造、クラウン構造など、なんら制限を受けない。
【０１０７】
高価数物質の添加量に関して
次に、本発明の一実施形態に用いられる界面制御酸化膜に添加される高価数物質の添加量について説明する。
【０１０８】
まず、添加物を導入した場合の、金属化の条件について説明する。格子定数(lattice constant)をａとした時、２．５ａ×２．５ａ×２．５ａユニットの中に１つ以上の添加物が導入されれば、添加物同士の相互作用により、本来絶縁性であったＴｉＯ２が金属的になる。これを面密度に変換すると、１×１０１４原子ｃｍ−２となる。この時、バンド構造を考えると、例えば図１３に示すように、ギャップ中の準位が幅を持ち、ギャップ中にバンド幅の狭い、小さな分散を持ったバンド(narrow and small dispersive band)が生成されることになる。また、８×１０１４原子ｃｍ−２以上は添加できないので、それが最大値となる。但し、物質によっては、５×１０１４原子ｃｍ−２以上は添加できない場合もあるので、注意が必要である。ここでの最大値、８×１０１４原子ｃｍ−２を、物質に依存しない最大値と考えた。添加物の面密度が１×１０１４原子ｃｍ−２以上８×１０１４原子ｃｍ−２以下では、ギャップ中に金属的な準位が出現する。この酸化膜は、そのまま金属となりうる。つまり、界面制御酸化膜と金属膜を兼ねた薄膜として機能させることが可能である。また、この金属膜の薄膜を、半導体と金属との界面に挿入すれば、界面状態を導入した界面制御酸化膜となり、界面制御酸化膜の持つフェルミ準位に、仕事関数をピン止めすることが可能である。
【０１０９】
界面を制御するための酸化膜は、薄膜であれば金属化は必ずしも必要ではない。フェルミ準位のピン止めが出来ればよいので、１０ａ×１０ａの大きさの面につき１つの状態があれば十分にピン止め効果がある。よって、６×１０１２原子ｃｍ−２以上となる。この場合、ＴｉＯ２膜の物理膜厚が２ｎｍを超えるとホッピング抵抗が高くなることを意味する。よって、金属化していない場合は、２ｎｍ以下の膜厚が適当である。但し、Ｔｉ酸化物の場合、電子、ホールに対するバンドオフセットが元々小さい。それ故に、５ｎｍ程度までは、十分に使用可能である。２．５ａ×２．５ａの大きさの面につき一つ以上の添加物が導入されれば、金属化する、すなわちホッピング伝導が可能となるので、膜厚の制限はなくなる。よって、１×１０１４原子ｃｍ−２以上になると、膜厚制限はなくなる。
【０１１０】
添加物の面密度が６×１０１２原子ｃｍ−２以上、１×１０１４原子ｃｍ−２以下では、ギャップ中に準位が出現するが、酸化膜は金属性を示さず、ホッピング伝導的な膜となる。しかし、添加物がないトンネル絶縁膜に比べれば、桁違いに抵抗は低いと考えて良い。その理由は、界面制御酸化膜の母体材料(base material)として、誘電率が大きい膜であり、かつバンドギャップがそれほど大きくない膜を使っているので、波動関数の広がりは十分に大きく、ホッピング伝導が有効であるためである。ここで、誘電率が大きいことと、バンドギャップが小さいこととは、関連していることには注意が必要である。例えば、誘電率の低いＳｉＯ２などは、バンドギャップが大きく、誘電率の大きいＨｆＯ２などは、バンドギャップが小さい。ＴｉＯ２などは、誘電率が非常に大きく、その結果、バンドギャップは非常に小さい。このギャップ中状態をもった酸化膜の薄膜を半導体／金属の界面に挿入すれば、界面状態を導入した界面制御酸化膜となり、界面制御酸化膜の持つフェルミエネルギーに、仕事関数をピン止めすることが可能である。
【０１１１】
Ｔａ、Ｆ、Ｈによる、ギャップ中準位への電子供給に関して
上記のように、高価数物質を添加することで、バンドギャップ中に準位を形成することが出来る。しかし、このギャップ中の準位は、必ずしも最適な位置に出現しない。そこで、準位を人工的に上下させる方法を本発明者達は開発した。ギャップ中の準位に余分な電子を導入すると、電子同士の相関エネルギー(electron correlation energy)が上昇して、準位が上昇する。電子を導入するには、Ｔｉに比べ電子を余分に保持し、しかも、Ｔｉを置換した場合に伝導帯に電子を与える物質、すなわちＴａを導入することで可能である。或いは、酸素と比べ、電子を受け取らない物質を酸素と置換すれば、電子が余ることになるので、結果として、ギャップ中の準位に電子を導入することになる。これが可能な物質としては、Ｆ、Ｈが考えられる。導入が最も簡単な物質はＨ（水素）である。例えば、低温のプラズマ水素、或いは励起水素に晒すことにより原子状の水素を取り込むことが出来る。
【０１１２】
原子状水素（Ｈ）は、通常であれば、酸素欠陥などを介して酸化物中に取り込まれることになる。しかし、本発明の一実施形態では、酸素欠陥量は非常に少ないため、酸素欠陥を介した、水素の取り込みでは起こらない。本発明の一実施形態では、高価数物質がギャップ中に準位を作っており、その準位に電子を放出することで格子点水素が安定化でき、これにより高価数物質が添加された酸化膜中には取り込まれることになる。つまり、本発明の一実施形態では高価数物質が添加された酸化膜中には水素が取り込まれるが、その他のゲート絶縁膜などの内部には、水素は取り込まれないことになる。
【０１１３】
従来のＦＧＡ（フォーミング・ガス・アニール）つまり、Ｈ２ガスアニールについても考察する。このとき、ゲート絶縁膜中にも、高価数物質が添加された本発明の一実施形態の酸化膜中にも、水素は殆ど取り込まれない。これはＨ２が分子として安定であるため、通常の酸化膜中には取り込まれないためであり、更に、添加された高価数物質に電子を放出できても、水素分子を解離させるほどの、十分なエネルギー利得がないためである。
【０１１４】
Ｎ、Ｂ、Ｃ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕによる、キャップ中の準位からの電子の放出に関して
電子を準位から放出させると、電子同士の相関エネルギーが減少するため、準位が低下する。電子を準位から放出させるには、価電子帯が電子を受け取る状態にする必要がある。Ｔｉの場合、電子を４つ放出するが、Ｔｉに比べ電子放出が少なければ、結果として、電子が足りないことになる。その場合は、ギャップ中準位から電子を放出することになる。ＩＩＩ価、ＩＩ価の物質がこの条件を満たす。即ち、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕである。或いは、酸素と比べ、電子を余分に受け取る物質を酸素と置換すれば、結果として、ギャップ中準位から電子を受け取ることになる。即ち、Ｎ、Ｃ、Ｂである。
【０１１５】
図５、図６（ａ）、６（ｂ）、図１３乃至図１５を参照しながら、実効仕事関数の最適値について説明する。本発明の一実施形態では、ｎＭＩＳＦＥＴ、ｐＭＩＳＦＥＴそれぞれの半導体のソース／ドレイン領域とソース／ドレイン金属電極との接合に最適な仕事関数を持ち、かつ、バンド幅の狭いギャップ中バンド（或いはホッピング準位）を持つ界面制御酸化膜を設計する技術を説明する。
【０１１６】
その他、金属のソース／ドレインと半導体チャネルの接合のキャリアの障壁制御技術、ＭＩＭキャパシタのキャリアの障壁制御技術などに関しても、全く同様に理解される。注意が必要な点は、金属のソース／ドレインを用いた場合は、半導体チャネルに直接接続するという点である。つまり、ｎＭＩＳＦＥＴではｐ型に、ｐＭＩＳＦＥＴではｎ型に接続する場合を考え、オフ状態でリーク電流が少なくなるように、ｎＭＩＳＦＥＴではｎ型のバンド端よりも小さい仕事関数の界面制御酸化膜を、ｐＭＩＳＦＥＴではｐ型のバンド端よりも大きな仕事関数の界面制御酸化膜を、それぞれ用いるという点である。その結果、オン状態では、キャリアがオーミックに流れ、オフ状態ではリーク電流が十分に抑制されることになる。また、ＭＩＭキャパシタでは、キャリアの障壁を高くすることでリーク電流を抑えることが重要である。基本的には、電子、ホール両方の障壁が高くなるように、キャップの中心付近にフェルミ準位をピン止めする方法が有効である。事情によっては、電子側の障壁をより大きくするなどの工夫が考えられる。
【０１１７】
図５に示すように、ＴｉＯ２中に高価数物質を添加すると、ＴｉＯ２のギャップ中に準位が出現する。その出現するエネルギー位置がＳｉの伝導帯の下端（底）（＝４．０５ｅＶ）よりも上に出る（仕事関数が小さい）場合をＴｙｐｅ−Ａとする。また、Ｓｉのギャップ中に出る場合をＴｙｐｅ−Ｂとする。更に、Ｓｉの価電子帯の上端（頂上）よりも下に出る（仕事関数が大きい）場合をＴｙｐｅ−Ｃとする。また、Ｇｅの場合も、同等にタイプ分けできるが、Ｓｉの場合と偶然に一致している。Ｇｅの伝導帯の下端（＝４．００ｅＶ）と価電子帯の上端（＝４．６６ｅＶ）を図１３、図１４、図１５に当てはめれば、一致していることが分かる。
【０１１８】
図１３、図１４、図１５に、Ｔｙｐｅ−Ａ、Ｔｙｐｅ−Ｂ、Ｔｙｐｅ−Ｃの例をそれぞれ示す。Ｔｙｐｅ−Ａ、Ｔｙｐｅ−Ｂ、Ｔｙｐｅ−Ｃは、それぞれＷを添加した場合、Ｍｏを添加した場合、Ｖを添加した場合の例である。
【０１１９】
Ｔｙｐｅ−Ｂ
図１４を参照して、ＴｉＯ２（ＳｒＴｉＯ３、Ｔｉシリケートでも同様である）誘電体酸化物中にＭｏを添加したＴｙｐｅ−Ｂの場合について簡単に説明する。ＴｉＯ２とＳｉとのバンドオフセットは伝導帯側ではおよそ０．２ｅＶである。また、Ｓｉのバンドギャップが１．１ｅＶでかつＴｉＯ２のバンドギャップがおよそ３．０ｅＶ（構造によっては３．２ｅＶ程度のこともある）であるので、ＴｉＯ２とＳｉとのバンドオフセットは価電子帯側で１．７ｅＶ（＝３．０−（０．２＋１．１））となる。ＴｉＯ２にＭｏを添加すると、ＴｉＯ２中に添加されたＭｏの周囲には酸素が配位している。この時、ギャップ中の準位は添加された物質のｄ電子からなり、３重縮退したｄｘｙ軌道とｄｙｚ軌道とｄｚｘ軌道からなる。この軌道には、添加物あたり、最大６つの電子が埋まることが可能である。添加物Ｍｏの最外殻に収まった電子の数とＴｉの最外殻の電子数４との差が、ギャップ中の準位に収まっていることになる。例えば、Ｍｏは最外殻に６個の電子がある。４つはＴｉＯ２に渡されるが、６−４＝２個の電子が余る。この余った電子は、ＴｉＯ２のギャップ中に出現したＭｏの準位に収納される。すなわち、ＴｉＯ２バンドギャップ中にＭｏ由来のギャップ中の準位が出現する。このギャップ中の準位はＭｏ同士の相互作用により狭いバンドを組むことになる。このようにして、ＴｉＯ２へのＭｏ添加により金属酸化物（Ｍｏが添加されたＴｉＯ２からなる金属酸化物）が生成できることになる。仕事関数は出現する準位によって決定されるので、およそ４．７５ｅＶ程度となる。
【０１２０】
ここで更に、窒素を導入すると、Ｍｏの作る準位から電子を放出することが出来る。窒素を導入すると、酸素が置換されることになる。窒素は酸素よりも余分に電子を受け入れることが出来るので、Ｍｏから電子を受け取って、膜が安定化する。その結果、Ｍｏの作る準位内の電子が減ることになる。電子が減ると電子同士の相互作用が減るので、準位が低下することになり、図１４に示すようにＭｏ３つに対し、窒素を１つ程度入れる（二つ目の状態の２／３程度が詰っている状態）と、５．３ｅＶ付近の仕事関数を持った金属酸化物が生成されることが分かった。つまり、窒素量を調整することで、仕事関数を調整することが可能であることが分かった。これによりｐ型Ｓｉと金属との間の接触抵抗が低い接合が得られることになる。例えば、ｐ型Ｓｉからなる半導体のＳ／Ｄ（ｐＭＩＳＦＥＴの半導体ソース／ドレイン領域）と、ソース／ドレイン金属電極との接合（図８（ａ）、８（ｂ））に用いると有効である。また、ｎ型Ｓｉチャネルと金属のソース／ドレインとの接合（金属のソース／ドレインを有するｐＭＩＳＦＥＴ）の界面に導入すると有効である（図１１（ａ）、１１（ｂ）、図１２（ａ）、図１２（ｂ））。
【０１２１】
窒素は電子を受け取るので、本明細書では電子受容物質と呼ぶことにする。電子受容物質は窒素だけではない。酸素を置換する物質としては、炭素（Ｃ）、ホウ素（Ｂ）も同様の特性を有する。本発明の一実施形態ではＴｉの酸化物を考えており、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、又はランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）がＴｉと置換すれば、同様の性質を示す。これは、価数が小さいため、Ｔｉに比較して、電子を放出することができないため、結果的に酸素が他の元素（図１４に示す場合においてはＭｏ）から電子を受け取ることが出来るようになる。本特許では、Ｎ、Ｃ、Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、及びランタノイドを電子受容物質と呼ぶことにする。
【０１２２】
上記のＭｏ、Ｎの同時添加では、ｐ型Ｓｉからなる半導体Ｓ／Ｄ（ｐＭＩＳＦＥＴの半導体ソース／ドレイン領域）とソース／ドレイン金属電極との接合、或いは、ｎ型Ｓｉチャネルと金属のソース／ドレインとの接合（金属のソース／ドレインを有するｐＭＩＳＦＥＴ）が得られていた。ここでは、基板がＳｉの場合を例にとって説明したが、ここで示されたコンセプトは、一般の半導体基板に関しても当てはまる。違いは、最適な仕事関数の値が変わるという点だけである。例えば、ｐ型Ｓｉのソース／ドレイン領域と金属の界面を考えた場合は、仕事関数が５．１７ｅＶ以上になるように構成を考えるが、ｐ型Ｇｅのソース／ドレイン領域と金属との界面を考えた場合は、仕事関数が４．６６ｅＶ以上となるように構成を考えれば良いことになる。つまり、最適となる仕事関数の値が違うだけである。また、ｎ型半導体に対しても同様である。
【０１２３】
次に、添加物としてＮの代わりに、フッ素（Ｆ）を導入した場合について考察する。この場合は、ギャップ中の準位に、電子を注入することによって、準位を上昇させることで、ｎ型Ｓｉのソース／ドレイン領域との接合に最適な仕事関数を持った界面制御酸化膜を設計することが可能となる。フッ素を導入すると、酸素が置換されることになる。フッ素は酸素よりも電子を受け入れることが出来ないので、Ｔｉが放出した電子が余ることになる。この余った電子をＭｏが形成したギャップ中準位に移すことによって、膜が安定化する。その結果、Ｍｏの作る準位内の電子が増加することになり、準位が上昇することになる。図１４に示すようにＭｏが２つに対し、フッ素を１つ程度入れる（三つ目の状態の１／２程度が詰っている状態）と３．９ｅＶ付近の仕事関数を持った金属酸化物が生成されることが分かった。つまり、フッ素量を調整することで、仕事関数を調整することが可能であることが分かった。
【０１２４】
フッ素は、電子を放出するので、電子放出物質と呼ぶことにする。電子放出物質はあまり多くはない。最も有効な物質はフッ素である。また、導入が最も簡単な元素は水素である。例えば、ＴｉＯ２を低温のプラズマ水素に曝せばよい。本発明の一実施形態ではＴｉベースの酸化物を考えており、ＴａがＴｉと置換すれば、同様の性質を示す場合もある。これは、Ｔａは価数が大きいため、Ｔｉに比較して、電子を余分に放出することができるためである。つまり、電子放出物質としては、フッ素、水素、Ｔａが考えられる。
【０１２５】
図１４に示すＴｙｐｅ−Ｂでは、金属を添加してＳｉギャップ中に準位が出来る例である。この準位を上方向にシフトさせるにはＦなどを添加することで、電子を導入すればよい。逆に下方向にシフトさせたければ、Ｎなどを添加することで、電子を抜き取ればよい。ここで、初期膜をＭｏが添加されたTiＯ２膜ではなく、Ｍｏが添加されたTiＯＮ膜を作成して、添加物（Ｍｏ）の準位を下方向にシフトさせた膜を作り、ｐ型Ｓｉのソース／ドレイン領域とソース／ドレイン金属電極との接続向けの界面制御酸化膜とし、そこにＦなどを導入してｎ型Ｓｉのソース／ドレイン領域とソース／ドレイン金属電極の接続向けの膜を作成してもよい。この場合、初期膜で下にシフトした分（仕事関数が大きくなった分）まで、電子を余分に入れることになる。その逆に、初期膜としてＭｏが添加されたTiＯＦを作成して、ｎ型Ｓｉのソース／ドレイン領域とソース／ドレイン金属電極との接続向けの界面制御酸化膜として、そこにＮを導入することで、ｐ型のＳｉソース／ドレイン領域とソース／ドレイン金属電極との接続向けの界面制御酸化膜としてもよい。この場合、初期膜で上にシフトした分（仕事関数が小さくなった分）まで、電子を余分に取り去ることになる。このようにして、ｎＭＩＳＦＥＴ、ｐＭＩＳＦＥＴの両方（ＣＭＩＳ構造）を作成するプロセスも考えられる。
【０１２６】
Ｔｙｐｅ−Ａ
図１３を参照して、ＴｉＯ２にタングステン（Ｗ）を添加したＴｙｐｅ−Ａの場合について説明する。このＴｙｐｅ−Ａにおいては、ＴｉＯ２にタングステン（Ｗ）を添加すると、ギャップ内の準位が出現して、Ｗ同士の相互作用により、狭いギャップ内バンドが出来る。これが、Ｔｉの作る伝導帯と重なって、ＴｉとＷとで伝導体の底を形成することになる。仕事関数は出現する準位とＴｉの伝導帯の位置関係によって決定され、ＴｉＯ２の伝導帯の底である、３．９ｅＶ程度となる。ｎ型Ｓｉのソース／ドレイン領域、ｎ型Ｇｅのソース／ドレイン領域との接合であれば、これをそのまま用いれば良い。勿論、更にＦ、Ｈ、Ｔａなどを導入することで、仕事関数を更に小さくすることも可能である。また、Ｔｉの伝導帯の底を上昇させる方法として、Ｈｆ或いはＺｒを添加する方法も考えられる。この場合は、伝導帯の底を上昇させ、そこにＷなどから電子を供給する構成となる。金属のソース／ドレインと、ｐ型半導体チャネルの接続においては、小さな仕事関数の界面制御酸化膜を使うことで、オフリーク（接合リーク）をより小さく出来るというメリットがある。
【０１２７】
ここで、更に、窒素を導入すると、Ｗの作る準位から電子を放出することが出来る。その結果、Ｗの作る準位内の電子が減少することになり、準位が低下する。図１３に示すように、Ｗが２つに対し、窒素を１つ程度入れる（二つ目の状態の１／２程度が詰っている状態）と５．３ｅＶ付近の仕事関数を持った金属酸化物が生成され、ｐ型Ｓｉのソース／ドレイン領域と金属電極との接続向け界面制御酸化膜となる。更に、Ｗが３つに対し、窒素を１つ程度入れる（二つ目の状態の２／３程度が詰っている状態）と、５．１ｅＶ付近の仕事関数を持った金属酸化物が生成され、Ｐ型Ｇｅのソース／ドレイン領域と金属電極との接続向け界面制御酸化膜となる。つまり、窒素量を調整することで、仕事関数を調整することが可能であり、半導体の種類によって、最適な仕事関数を選択することが出来る。金属のソース／ドレインと、ｎ型半導体チャネルの接続においては、大きな仕事関数の界面制御酸化膜を使うことで、オフリーク（接合リーク）をより小さく出来るというメリットがある。
【０１２８】
Ｔｙｐｅ−Ｃ
図１５を参照して、ＴｉＯ２にバナジウム（Ｖ）を添加したＴｙｐｅ−Ｃの場合について説明する。図１５に示すように、Ｔｙｐｅ−Ｃでは、ＴｉＯ２にバナジウム（Ｖ）を添加するとギャップ内の準位が出現して、Ｖ同士の相互作用により、狭いギャップ内バンドが出来る。仕事関数は出現する準位によって決定されるので、５．３ｅＶ程度となる。ここで、更に、フッ素を導入すると、Ｖの準位に電子を導入することが出来る。その結果、Ｖの準位内の電子が増加することになり、準位が上昇する。図１５に示すようにＶが３つに対し、フッ素を１つ程度入れる（二つ目の状態の１／３程度が詰っている状態）と５．２ｅＶ付近の仕事関数を持った金属酸化物が生成され、ｐ型Ｓｉのソース／ドレイン領域とソース／ドレイン金属電極との接合に用いる界面制御酸化膜が得られる。Ｖが３つに対し、フッ素を２つ程度入れる（二つ目の状態の２／３程度が詰っている状態）と、５．１ｅＶ付近の仕事関数を持った金属酸化物が生成され、ｐ型Ｇｅのソース／ドレイン領域とソース／ドレイン金属電極との接合に用いる界面制御酸化膜が得られる。更に、Ｖが１０個に対し、フッ素を１２個入れる（二つ目の状態が詰っており、三つめの状態も１／５だけ詰まっている）と３．９ｅＶ付近の仕事関数を持った金属酸化物が生成され、ｎ型Ｓｉのソース／ドレイン領域とソース／ドレイン金属電極との接合に用いる界面制御酸化膜、及びｎ型Ｇｅのソース／ドレイン領域とソース／ドレイン金属電極との接合に用いる界面制御酸化膜が得られる。つまり、フッ素量を調整することで、仕事関数を調整することが可能であることが分かった。金属のソース／ドレイン領域と、ｎ型半導体チャネル領域の接続においては、大きな仕事関数の界面制御酸化膜を使うことで、オフリーク（接合リーク）をより小さく出来るというメリットがある。また、金属のソース／ドレインと、ｐ型半導体チャネルの接続においては、小さな仕事関数の界面制御酸化膜を使うことで、オフリーク（接合リーク）をより小さく出来るというメリットがある。
【０１２９】
図１６、図１７、図１８に、それぞれ３ｄ、４ｄ、５ｄ元素をＴｉＯ２中に導入した場合のギャップ内の準位を示す。これらのレベルは第一原理計算による計算結果である。ＳｒＴｉＯ３に対しもＴｉＯ２と同様の結果が得られている。ここでは、Ｔｉが高価数物質により置換された場合のギャップ内の準位を示しており、ＳｒＴｉＯ３の場合はＢサイトのＴｉが置換された場合を意味する。詳細は、略すが、ＩＩＩ価物質であるＬａ、Ｙ、ＳｃがＳｒＴｉＯ３に置換される場合には、ＡサイトのＳｒが置換される。この場合はＩＩ価のＳｒが置換され、ＳｒＴｉＯ３には電子が供給されることになる。丁度、ＴａがＴｉを置換した場合に類似の状況になる。つまり、図１８に示したＴａが添加されたＴｉＯ２と同様の状態が、Ｌａ、Ｙ、またはＳｃが添加されたＳｒＴｉＯ３では起こっていると考えればよい。図１６、図１７、図１８に示すＶ価以上の物質に関しては、Ｔｉの酸化物ということで議論ができる。第一原理計算は、密度汎関数法に基づいた方法であり、局所密度近似の範囲の計算である。ポテンシャルには、超ソフト擬ポテンシャルを用いている。この計算で用いている、Ｔｉ、Ｏ、Ｎ、Ｆなどのポテンシャルは、すでに様々な形で使用してきており、信頼性の高いものである。例えば、計算で求められたＳｒＴｉＯ３の格子定数（ａ０＝３．９２Å）は、実験値（３．９５Å）に比べて、０．７５％程度しか短く出ておらず、十分なものと言える。
【０１３０】
図１６では、３ｄ元素としてＶ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉを、ＴｉＯ２中にそれぞれ添加した場合の例を示している。３ｄ元素をＴｉＯ２中に添加した場合は全てＴｙｐｅ−Ｃとなり、３ｄ元素のみの添加では、適切な実効仕事関数を得ることができない。Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉをそれぞれ添加すると、５．３ｅＶ、５．７ｅＶ、６．０ｅＶ、６．１ｅＶ、６．３ｅＶ、６．５ｅＶの位置に準位が出現する。適切な実効仕事関数を得るためには、Ｆ等の元素を添加して電子を注入することが有効である。勿論、Ｎ添加などにより、実効仕事関数を大きくすることも可能である。
【０１３１】
図１７では、４ｄ元素としてＮｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄを、ＴｉＯ２中にそれぞれ添加した場合の例を示している。Ｎｂを添加した場合はＴｙｐｅ−Ａとなり、大きな実効仕事関数を得るためには、Ｎ等の元素を添加して電子を取り去る必要がある。小さな仕事関数のままでよければ、特になにもしなくても、そのまま使用可能である。Ｍｏを添加した場合はＴｙｐｅ−Ｂとなり、Ｆ等またはＮ等を添加して、適切な実効仕事関数を得る必要がある。Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄを添加した場合はＴｙｐｅ−Ｃとなり、小さな実効仕事関数を得るためには、Ｆ等の元素を添加して電子を注入することが望ましい。勿論、Ｎ添加などにより、実効仕事関数を大きくすることも可能である。Ｔｙｐｅ−Ｃであっても、５．３〜６．０ｅＶ程度であるので、そのままでＰＭＯＳ向けには有効と言える。Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄをそれぞれ添加すると、３．９ｅＶ、４．７５ｅＶ、５．３ｅＶ、５．５ｅＶ、５．７５ｅＶ、６．０ｅＶの位置に準位が出現する。
【０１３２】
図１８では、５ｄ元素としてＴａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔを、ＴｉＯ２中にそれぞれ添加した場合の例を示している。Ｔａを添加した場合は、準位はＴｉＯ２の伝導帯の内側にある。すなわち、Ｔａは電子供給物質と考えることができる。Ｗを添加した場合はＴｙｐｅ−Ａとなり、大きな実効仕事関数を得るためには、Ｎ等の元素を添加して電子を放出する必要がある。Ｒｅを添加した場合はＴｙｐｅ−Ｃとなり、小さな実効仕事関数を得るためには、Ｆ等の元素を添加して電子を注入する必要がある。Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔをそれぞれ添加すると、３．９ｅＶ、５．２ｅＶ、５．４ｅＶ、５．５５ｅＶ、５．７ｅＶの位置に準位が出現する。Ｔｙｐｅ−Ｃであっても、５．２〜５．７ｅＶ程度であるので、そのままでＰＭＯＳ向けには有効と言える。
【０１３３】
シリケート
また図１９に示すように、シリケートに対しても、Ｓｉのギャップ位置との関係は同じである。即ち、シリケートになることで、Ｓｉと酸素の相互作用が加わるため、ＴｉＯ２の伝導帯の底が上昇し、価電子帯の頂上が低下するが、金属の添加により発生するギャップ中の準位のＳｉとの位置関係に変化はない。なお、図１９において、Ｅｇ（Ｓｉ）はＳｉのエネルギーギャップを示し、Ｅｇ（ＴｉＯ２）はＴｉＯ２のエネルギーギャップを示し、Ｅｇ（ＴｉＳｉＯ）はＴｉＳｉＯのエネルギーギャップを示す。
【０１３４】
ＴｉＯ２（ＳｒＴｉＯ３）およびＴｉＯ２のシリケートにそれぞれ対して、ｎ型Ｓｉのソース／ドレイン領域とソース／ドレイン金属電極との接続には、実効仕事関数を４．０５ｅＶ以下、ｐ型Ｓｉのソース／ドレイン領域とソース／ドレイン金属電極との接続には、実効仕事関数を５．１７ｅＶ以上に設計することになる。それには、電子を放出する（Ｎ添加など）、或いは電子を入れる（Ｆ添加など）などすることで、調整が可能である。Ｇｅまたはその他の半導体に対しても、全く同様に考察すれば良い。
【０１３５】
また、金属のソース／ドレインを使ったＭＩＳＦＥＴに関しては、金属のソース／ドレインとｎ型チャネル領域との接続には、実効仕事関数を５．１７ｅＶ以上に、金属のソース／ドレインとｐ型チャネル領域との接続には、実効仕事関数を４．０５ｅＶ以下に設計することになる。
【０１３６】
次に、従来の場合よりも、Ｆ等やＮ等が簡単にＴｉＯ２中には導入される理由を、図２０（ａ）乃至図２１（ｃ）を参照しながら説明する。その理由は、電子の持つエネルギーの安定化にある。まず、Ｆを添加する場合について説明する。図２０（ａ）に示すように、単純にＦを導入すると、余分な電子は伝導帯の底に導入されるため、高いエネルギーの状態となる。しかし、添加物として金属を導入すれば、添加された金属によって生成された、より低いエネルギー準位（図２０（ｂ））へ電子が移送され、Ｆ添加による余分な電子が移送されることになる（図２０（ｃ））。これにより、系全体のエネルギーが低下するので、Ｆは従来の場合より簡単に導入されることになる。
【０１３７】
Ｔａ、Ｆ、Ｈの取り込みは、高価数物質が添加されている酸化膜の領域に、選択的に集中することが可能である。何故なら、他の領域に拡散するよりも、高価数物質が存在する領域において、電子を高価数物質に渡すことが出来るので、その分だけエネルギー利得が得られるためである。
【０１３８】
一方、Ｎを添加する場合は、今度は電子が足りないことになる。この足りない電子は、伝導帯の頂上に電子の穴（ホール）を作りだすことになる（図２１（ａ））。通常であれば、マイナス電荷の酸素を放出して電子を調達することになるが、金属添加物を導入すれば、金属添加物によって生成されたエネルギー準位（図２１（ｂ））から電子を調達することが可能となる（図２１（ｃ））。この時、金属の準位の位置よりもＮ添加による電子の穴の位置の方がエネルギー的に低い。この電子の調達により、系全体のエネルギーが低下するので、Ｎは従来の場合より簡単に導入されることになる。
【０１３９】
Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｎ、Ｃ、Ｂの取り込みは、高価数物質が添加されている酸化膜の領域に、選択的に集中することが可能である。何故なら、他の領域に拡散するよりも、高価数物質が存在する領域において、電子を高価数物質から受け取ることが出来るので、その分だけエネルギー利得が得られるためである。
【０１４０】
添加物の導入の方法としては、イオン注入による方法、成膜して熱拡散させる方法、成膜時に雰囲気から導入する方法、成膜後に雰囲気から導入する方法、ＣＶＤ(Chemical Vapor Deposition)やＡＬＤ(Atomic Layer Deposition)の成膜ガスとして導入する方法、スパッタのターゲットとして導入する方法、基板や側壁などへの注入を行い、後の熱過程で拡散させる方法などが考えられる。特に、ＦやＮでもＳｉ基板に導入して、熱過程により界面制御酸化膜に導入することが可能である。それは、上記のように、ＦやＮは界面制御酸化膜に入り易くなっているので、基板やゲート絶縁膜を通過して、界面制御酸化膜に選択的、重点的に導入することも可能である。
【０１４１】
また、ＴｉＯ２のシリケート（ＴｉＳｉＯ）では、窒素を添加すると、従来は、Ｓｉ３Ｎ４構造が優先する。つまり、ＴｉＯ２に窒素が導入されるのではなく、Ｓｉ−Ｎボンドが優先する。しかし、上記で説明したように、金属添加物を導入すると、ＴｉＯ２側に窒素が導入されることによりエネルギーの低下があるので、ＴｉＯ２側に導入されることになる。つまり、Ｔｉ−Ｎボンドが優先することになる。これにより、シリケートに対しても、窒素（など）による準位の調整が可能となることが分かった。
【０１４２】
次に、第２添加物の相対量について説明する。
【０１４３】
まず、Ｔｙｐｅ−Ａの場合のＮなどの添加物の相対量について説明する。
【０１４４】
Ｔａ、Ｎｂ、Ｗから選ばれた元素αの添加量［α］（原子／ｃｍ２）に対し、Ｎ、Ｃ、Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれた元素βの添加量［β］（原子／ｃｍ２）が、
０．１７×［α］＜［β］×Ｋ＜［α］×（［元素αの最外核電子数］−４）    （１）  
を満たす。
【０１４５】
ここで、元素αの最外核電子数は、Ｔａ、Ｎｂでは５個、Ｗでは６個である。また、Ｋは、
元素βがＮの時、Ｋ＝１
元素βがＣの時、Ｋ＝２
元素βがＢの時、Ｋ＝３
元素βがＭｇ、Ｃａ、Ｓｒ、Ｂａの時、Ｋ＝２
元素βがＡｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕの時、Ｋ＝１
である。
【０１４６】
元素βがＮ、Ｃ、Ｂの時は、酸素（Ｏ）に比べて最外殻の電子がそれぞれ１個、２個、３個不足しており、このため、添加された元素βが酸素と置換した場合に受け取ることの出来る電子の数はそれぞれ１、２、３となり、これらの値がＫとなる。また、元素βがＭｇ、Ｃａ、Ｓｒ、Ｂａの時は、元素βはＩＩ価であるからＩＶ価のチタン（Ｔｉ）に比べて電子の放出が２個少なく、このため、元素βが添加された場合には価電子帯の上端に２個の正孔が形成されるので、価電子帯の上端は２個の電子を受け取ることができ、この値がＫとなる。すなわち、元素βがＭｇ、Ｃａ、Ｓｒ、Ｂａの時は、Ｋは、価電子帯の上端が受け取ることの出来る電子の数となる。また、元素βがＡｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕの時は、元素βはＩＩＩ価であるから、同様に、元素βが添加された場合に、価電子帯の上端が受け取ることの出来る電子の数は、１個となり、この値がＫとなる。よって、［β］×Ｋは、元素βを添加したことにより受け取ることの出来る電子の量である。相対的な上限値は、元素αの作る準位から｛［元素αの最外核電子数］−４｝個までしか電子を放出できないことで決まる。
【０１４７】
また、（［元素αの最外核電子数］−４）は、第１添加物から、放出可能な電子の数である。下限としては、０．１７×［α］＜［β］×Ｋと考えられる。これは、電子放出効果（準位位置の低下）が見え始めるのは一つのＴｉ原子の位置の周囲のＴｉ原子の位置に電子が入る程度の量、すなわち周囲に最大で６個のＴｉ原子があるので、１／６＝０．１６６程度の量がないと電子相関の効果が顕在化しないためである。
【０１４８】
ＴｉＯ２は基本構造として、ルチル構造をとる。この基本構造では、Ｔｉ原子の近傍には６個の酸素原子があり、その外側に６個のＴｉ原子がある。基本的には、周囲のＴｉ原子の数は６個が最大である。他の構造になっても、アモルファス構造になっても、伝導帯がＴｉの３ｄ成分から出来ている点や、価電子帯が酸素の２ｐ成分から出来ている点など、電子状態の基本は殆ど変化がない。
【０１４９】
なお、上記説明では、添加される第１元素αは１種類であったが、２種類の第１元素を添加してもよい。この場合、添加量［α］は、添加されるそれらの和となる。また、添加される第２元素βは１種類であったが、２種類以上の第２元素を添加してもよい。この場合、（１）式に示すβ×Ｋは、添加される第２元素の添加量とＫとの積の和となる。例えば、添加される第２元素がβ１、β２の種類で、それらに対応するＫの値がＫ１、Ｋ２とすると、（１）式に示すβ×Ｋは、［β１］×Ｋ１＋［β２］×Ｋ２となる。これらのことは、以下に説明する場合にも同様に適用される。また、添加物を添加して本発明の一実施形態の効果を得るためには、既に説明したように、添加物の量は添加物の面密度が６×１０１２原子ｃｍ−２未満であると、ギャップ中に準位が生じないため、１．０×１０１２原子ｃｍ−２（＝０．１７×６×１０１２原子ｃｍ−２）以上が少なくとも必要となる。添加物の面密度が１．０×１０１２原子ｃｍ−２未満の場合には、不純物と考えることができる。
【０１５０】
ここでは、Ｔｉを置換した場合について、考察した。これは、ＳｒＴｉＯ３中のＴｉの場合も含まれる。しかし、ＳｒＴｉＯ３の場合は、ＳｒをＬａ，Ｙ、Ｓｃにより置換しても、Ｔｙｐｅ−Ａになる。この場合は、（１）Ｌａ、Ｙ、またはＳｃと、Ｓｒとの価数を考え、その価数差が１である点と、（２）Ｓｒの周囲にはＯが１２個あるので、下限を計算する際の値が、Ｔｉの場合の１／６＝０．１６６程度から、１／１２＝０．０８程度へと変更になる点に注意すれば、他の考え方は、同様に考えれば良い。また、ＩＩ価物質のＣａ、Ｓｒ、ＢａはＳｒと置換しても、電荷の出し入れの意味で、影響がないので、電子を受け取る、第二の添加物としては、効果を発揮しなくなる点も注意する必要がある。以下では、Ｔｙｐｅ別には、ＳｒＴｉＯ３に関する注意は繰り返さないが、これらの、注意点は、Ｔｙｐｅに関らず必要なものである。
【０１５１】
次に、Ｔｙｐｅ−Ｂの場合のＮ、Ｆなどの添加物の相対量について説明する。
【０１５２】
ＨｆＯ２に添加されたＭｏの添加量［Ｍｏ］（原子／ｃｍ２）に対し、ｎＭＯＳトランジスタを作成する際にはＦ、Ｈ、Ｔａを添加し、ｐＭＯＳトランジスタを作成する際にはＮなどを添加する。
【０１５３】
Ｆ、Ｈ、Ｔａから選ばれた第１元素γの添加量［γ］（原子／ｃｍ２）は、
０．１７×［Ｍｏ］＜［γ］＜［Ｍｏ］×２            （２）    
を満たし、かつ、
Ｎ、Ｃ、Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれた第２元素δの添加量［δ］（原子／ｃｍ２）は、
０．１７×［Ｍｏ］＜［δ］×Ｋ＜［Ｍｏ］×２        （３）
を満たす。
【０１５４】
Ｍｏの最外核電子数は６個なので、ｎＭＯＳトランジスタ側の上限としては、Ｍｏ量×２個まで電子を受け取った場合となり、ｐＭＯＳトランジスタ側の上限はとしては、Ｍｏ量×２個まで電子を放出した場合となる。ここでＫは第２元素δが添加されたことにより受け取ることの出来る電子の数であり、
第２元素δがＮの時、Ｋ＝１
第２元素δがＣの時、Ｋ＝２
第２元素δがＢの時、Ｋ＝３
第２元素δがＭｇ、Ｃａ、Ｓｒ、Ｂａの時、Ｋ＝２
第２元素δがＡｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕの時、Ｋ＝１
である。
【０１５５】
また、Ｔｙｐｅ−ＢのＣＭＩＳデバイス、すなわち例えばＭｏが添加されるＣＭＩＳデバイスを形成する際に、窒素（Ｎ）等の第２元素がｎＭＩＳトランジスタおよびｐＭＩＳトランジスタの両方に添加される場合は、ｎＭＩＳトランジスタの第１酸化膜およびｐＭＩＳトランジスタの第２酸化膜にＮを添加することにより、界面制御酸化膜またはゲート電極として用いたｐＭＩＳトランジスタを作成する。その後、第１酸化膜のみにＦ等の第１元素を添加することにより、界面制御酸化膜またはゲート電極として用いたｎＭＯＳトランジスタを作成する。
【０１５６】
この場合、Ｍｏの添加量［Ｍｏ］（原子／ｃｍ２）に対し、第１元素γ（例えば、Ｆ、ＨまたはＴａ）の添加量［γ］（原子／ｃｍ２）、第２元素δ（例えば、Ｎ等）の添加量［δ］（原子／ｃｍ２）は、
０．１７×［Ｍｏ］＜［γ］＜［Ｍｏ］×２＋［δ］×Ｋ          （４）
を満たし、かつ
０．１７×［Ｍｏ］＜［δ］×Ｋ＜［Ｍｏ］×２                  （５）
を満たす。ここで、Ｋは第２元素δが添加されたことにより受け取ることの出来る電子の数である。式（４）において、下限は式（２）と同じであり、上限は、Ｍｏが電子を受け取れる量が増えていることを反映している。また、式（５）は式（３）と同じ内容になる。
【０１５７】
次に、Ｔｙｐｅ−ＢのＣＭＩＳデバイス、すなわち例えばＭｏが添加されるＣＭＩＳデバイスを形成する際に、フッ素（Ｆ）等の第１元素がｎＭＩＳトランジスタおよびｐＭＩＳトランジスタの両方に添加される場合は、ｎＭＩＳトランジスタの第１酸化膜およびｐＭＩＳトランジスタの第２酸化膜にＦを添加することにより、界面制御酸化膜またはゲート電極として用いたｎＭＩＳトランジスタを作成する。その後、第２酸化膜のみにＮ等の第１元素を添加することにより、界面制御酸化膜またはゲート電極として用いたｐＭＯＳ
トランジスタを作成する。
【０１５８】
この場合、Ｍｏの添加量［Ｍｏ］（原子／ｃｍ２）に対し、第１元素ε（例えば、Ｆ、ＨまたはＴａ）の添加量［ε］（原子／ｃｍ２）、第２元素ζ（例えば、Ｎ等）の添加量［ζ］（原子／ｃｍ２）は、
０．１７×［Ｍｏ］＜［ε］＜［Ｍｏ］×２                      （６）
を満たし、かつ、
０．１７×［Ｍｏ］＜［ζ］×Ｋ＜［Ｍｏ］×２＋［ε］          （７）
を満たす。ここで、Ｋは第２元素ζが添加されたことにより受け取ることの出来る電子の数である。Ｆを添加した場合、Ｆは１つの電子しか放出しないので、式（６）は、式（２）において、Ｋ＝１の場合と同じ内容である。また、式（７）において、下限は式（２）と同じであり、上限は、Ｍｏが電子を放出する量が増えていることを反映している。
【０１５９】
次に、Ｔｙｐｅ−Ｃの場合のＦなどの添加物の相対量について説明する。
【０１６０】
添加物金属である第１元素ηの添加量［η］（原子／ｃｍ２）に対し、Ｆ、Ｈ、Ｔａから選ばれた第２元素θの添加量［θ］（原子／ｃｍ２）は、
０．１７×［η］＜［θ］＜［η］×（１０−［第１元素ηの最外核電子数］）    （８）
を満たす。ここで、第１元素ηの最外核電子数は、Ｖの時が５個、Ｃｒの時が６個、Ｍｎ、Ｔｃ、Ｒｅの時が７個、Ｆｅ，Ｒｕ、Ｏｓの時が８個、または、Ｃｏ、Ｒｈ、Ｉｒの時が９個である。
【０１６１】
また、Ｎｉ、Ｐｄ、Ｐｔの時は、
０．１７×［η］＜［θ］＜［η］×（１４−［第１元素ηの最外核電子数］）    （９）
となり、第１元素ηの最外核電子数は１０個である。Ｎｉ，Ｐｄ、Ｐｔに関しては、３重の状態が埋まるため、２重の状態が重要になる。そして、これらの物質の場合、３重の状態と、２重の状態が近い位置に出現するので、図１６，１７，１８に示すように、おおよそ、５重の状態があると近似すれば良い。
【実施例】
【０１６２】
次に、本発明の実施例を、図面を参照して詳細に説明する。
【０１６３】
（実施例１）Ｔｙｐｅ−Ａ、ｎ−Ｓｉ
本発明の実施例１の半導体装置を図２２（ａ）、２２（ｂ）に示す。本実施例の半導体装置は、図２２（ａ）に示すように、ｎ型シリコン基板２２上に、Ｗが添加されたＴｉＯ２膜４２と、このＴｉＯ２膜４２上に形成されたＷからなる金属膜４４との積層構造を有している。ＴｉＯ２に添加されるＷは、添加することによりバンド中の準位をＳｉの伝導帯の底よりも上に位置させるＴｙｐｅ−Ａの添加物であり、ｎ型Ｓｉ基板とのバリアのない接続（barrier-less junction）を形成する。
【０１６４】
本実施例の半導体装置は以下のように形成される。まず、ｎ型Ｓｉ基板２２上に、ＴｉＯ２をスパッタにより成膜して、その上にＷをスパッタにて成膜した。その後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。この熱処理により、ＷがＴｉＯ２中に拡散し、仕事関数にして３．９ｅＶ近傍にＴｉＯ２におけるギャップ中の準位が形成される。このギャップ中の準位は、ＴｉＯ２にＷが添加されたことによって発生した準位である。そのバンドラインナップは、図２２（ｂ）に示されている。製造方法としては、ＴｉＯ２ターゲット、Ｗターゲットの二つのターゲットを用いた、同時スパッタ法なども有効である。Ｗが添加されたＴｉＯ２膜４２とＷからなる金属膜４４との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図２２（ｂ）に示すように、ギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。また、本実施例では、添加物としてＷを採用したが、ＴａやＮｂを用いてもよい。ＴａやＮｂの導入には、同時スパッタ法で、ＴｉＯ２ターゲット、Ｔａ（Ｎｂ）ターゲットを用いることが有効である。ここで、Ｔａを添加する場合、ＴｉＯ２の伝導帯底に電子が供給される構造となる。ギャップ中状態への電子供給のために、Ｔａを使うことも可能であるが、このように、Ｔａが添加されたＴｉＯ２膜では、３．９ｅＶの仕事関数の状態を作りだすことが可能である。また、ベースとなるＴｉ酸化物として、ＴｉＯ２を用いているが、Ｌａ２Ｔｉ２Ｏ７、ＴｉＳｉＯ、ＳｒＴｉＯ３などでも同様である。それぞれのターゲットを用いれば、同様のプロセスにより実現できる。また、ＳｒＴｉＯ３ベースの場合には、Ｌａ、Ｙ、Ｓｃを添加した膜を作ることも有効である。それには、例えば、ＳｒＴｉＯ３ターゲット、Ｙ２Ｏ３ターゲットの二つのターゲットを用いた同時スパッタ法などが有効である。
【０１６５】
また、本実施例の半導体装置をｎＭＩＳＦＥＴにおけるｎ型Ｓｉのソース／ドレイン領域と、ソース／ドレイン金属電極に適用した場合、上記ｎＭＩＳＦＥＴのゲート絶縁膜と、このゲート絶縁膜上に形成される金属からなるゲート電極との積層構造も考慮すると、Ｗが添加されたＴｉＯ２膜４２の仕事関数として、４．０ｅＶ程度にしておく方法も有効である。
【０１６６】
また、Ｗが添加されたＴｉＯ２膜４２にＮなどを更に追加して添加することも考えられる。Ｎなどを添加しない場合は、Ｗのみの添加では仕事関数は３．９ｅＶ、Ｎｂのみの添加では、仕事関数も、３．９ｅＶ程度である。特にＮｂの添加では、ＴｉＯ２の伝導帯の底がＴｉから出来ており、ＴｉとＮｂが大きな相互作用をもつことから、仕事関数が３．９ｅＶ程度となると考えられる。ここで、例えば３．９ｅＶより大きな仕事関数を目指す場合には、Ｎなどを導入すれば良い。ギャップの中準位から電子を放出して、準位を深くすることが出来る。窒素（Ｎ）の他に、他の電子受容物質（Ｃ、Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）を導入しても、仕事関数を大きくすることが可能である。
【０１６７】
逆に、仕事関数を小さくしたい場合には、Ｈｆ、Ｚｒを導入することが有効である。これは、Ｔｉと相互作用して、伝導帯の底を上昇させるため、仕事関数を小さくすることが可能である。Ｔｉによる伝導帯底の位置が３．９ｅＶ程度であり、Ｓｉ基板、Ｇｅ基板などでは、それぞれ、４．０５ｅＶ以下、４．０ｅＶ以下となれば良いので、当面は、仕事関数を小さくする必要はない。しかし、対象となる半導体基板の伝導帯の底が、３．９ｅＶよりも小さくなった場合、Ｈｆ、Ｚｒを用いれば、より小さな仕事関数に対応できる界面制御酸化膜を設計できるということである。
【０１６８】
更に仕事関数を小さくしたい場合の別の方法として、既に説明してある通り、Ｔａ、Ｆ、Ｈを導入することも有効である。
【０１６９】
（比較例１）
本実施例の比較例１の半導体装置を図２３（ａ）、２３（ｂ）に示す。この比較例１の半導体装置は、図２２（ａ）に示す実施例１の半導体装置において、Ｗが添加されたＴｉＯ２膜４２を除去した構成となっている。この比較例の半導体装置は以下のようにして形成される。
【０１７０】
まず、図２３（ａ）に示すように、ｎ型Ｓｉ基板２２上にＷ膜４４を成膜して、真空中で４５０℃のアニールを行った。その後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。ｎ型Ｓｉ基板２２とＷ膜４４との接合の電気特性を測ると、非常に界面接触抵抗が大きく、オーミックな特性を示さない。これは、図２３（ｂ）に示すバンドラインナップからわかるように、金属がＳｉ上ではピン止めされているからである。ピン止め位置は、仕事関数に直して、およそ４．７ｅＶの位置であり、障壁の高さは０．６５ｅＶ（＝４．７−４．０５）という大きな値であった。実施例１と比較して、抵抗が桁違いに大きくなっていることが確認された。
【０１７１】
（比較例２）
本実施例の比較例２の半導体装置を説明する。この比較例２の半導体装置は、図２２（ａ）に示す実施例１の半導体装置において、Ｗが添加されたＴｉＯ２膜４２を、添加物が添加されないＳｉ３Ｎ４薄膜とした構成となっている。添加物が導入されていないＳｉ３Ｎ４膜を金属膜とｎ型Ｓｉ基板との間に用いると、確かに障壁高さが大きく低下することが分かった。即ち、ｎ型の仕事関数の金属に対し、０．２ｅＶ〜０．３ｅＶの障壁になっていた。その結果、金属膜と、Ｓｉ３Ｎ４膜との接合の電気特性を測ると、オーミックな特性とはいえないものであった。その原因は、Ｓｉ３Ｎ４膜のトンネル抵抗が大きいことにある。実施例１と比較して、抵抗が大きくなっていることが確認された。つまり、単純に薄膜（Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＳｉＯ２、ＧｅＯ２、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２など）を導入しただけでは、仕事関数の最適化は、困難であり、しかも、トンネル抵抗が増大するという問題も確認された。但し、ＴｉＯ２膜では、トンネル障壁が低いので、多少の厚膜化が可能というメリットはある。
【０１７２】
変形例
酸素欠陥を多量に含むＴｉＯ２を挟んだ場合
酸素欠陥を作ると、伝導帯底付近の３．９ｅＶ〜４．０ｅＶの位置に状態が出来る。この状態を使ってピン止めをすることが可能である。つまり、ｎ型Ｓｉなどとの接続には有効と考えられる。酸素量を制御して酸素欠陥を作っても、酸素欠陥の量は非常に少ないものとなる。しかし、窒素（Ｎ）などを導入すると、酸素欠陥が生成され、十分な量の酸素欠陥を確保することが可能となる。
【０１７３】
既に説明しているように、窒素（Ｎ）の他の電子受容物質を導入しても、仕事関数を大きくすることが可能である。
【０１７４】
（変形例１）Ｔｙｐｅ−Ａ、ｐ−Ｓｉ
次に、本実施例の変形例１による半導体装置を図２４（ａ）、２４（ｂ）に示す。本変形例の半導体装置は、ｐ型Ｓｉ基板２上に、Ｗが添加されたＴｉＯＮ膜４３と、このＴｉＯＮ膜４３上に形成されたＷからなる金属膜４４との積層構造を有している。ＴｉＯ２に添加されるＷは、添加することによりバンド中の準位をＳｉの伝導帯の底よりも上に位置させるＴｙｐｅ−Ａの添加物である。更にＮを添加することによりバンド中の準位をＳｉの価電子帯の頂上よりも下に位置させることが可能である。ＮとＷとを添加することにより、ｐ型Ｓｉ基板とのバリアのない接続(barrier-less junction)を形成する。
【０１７５】
本変形例の半導体装置は、以下のように形成される。ｐ型シリコン基板２上に、Ｗが添加されたＴｉＯＮ膜４３を形成した。このＴｉＯＮ膜４３は、ＷとＴｉＯ２の二つのターゲットを用いた同時スパッタにて、Ａｒ／Ｏ２／Ｎ２雰囲気中で成膜を行った。成膜時に、窒素を膜中に取り込み、続けて、Ｎ２中で４５０℃のアニールを行った。その後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。成膜中のＮ２分圧、成膜後のＮ２アニールの条件を最適にすることで、仕事関数にして５．３ｅＶ近傍にＴｉＯ２におけるギャップ中の準位を形成する。このギャップ中の準位は、ＴｉＯ２にＷが添加されたことによって発生した準位を、さらに窒素の添加により、移動させたものである。そのバンドラインナップを、図２４（ｂ）に示す。ＨｆＯＮ膜４３と金属膜４４との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図２４（ｂ）に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【０１７６】
ここでは、仕事関数を最適化するために、窒素（Ｎ）を導入したが、Ｎに代わり、他の電子受容物質を導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を５．３ｅＶ程度にすることが出来る。
【０１７７】
また、本変形例においては、界面制御酸化膜の添加物としてＷを採用したが、ＴａやＮｂを用いてもよい。また、界面制御酸化膜としてＴｉＯＮ膜ではなく、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。
【０１７８】
（変形例２）Ｔｙｐｅ−Ｂ、ｎ−Ｓｉ
次に、本実施例の変形例２による半導体装置を説明する。本変形例の半導体装置は、図２２（ａ）に示す実施例１の半導体装置と同じ構造を有しており、ＴｉＯ２に添加する添加物としてＭｏ（モリブデン）とＦ（フッ素）を用いた構成となっている。ＴｉＯ２に添加されるMoは、添加することによりバンド中の準位をＳｉの伝導帯と価電子帯の間に位置させるＴｙｐｅ−Ｂの添加物である。この構成とすることにより、ｎ型Ｓｉ基板とのバリアのない接続を得ることができる。
【０１７９】
この変形例の半導体装置は、以下のように形成される。まず、ｎ型Ｓｉ基板上に、Ｍｏが添加されたＴｉＯ２を作成した。ＭｏとＴｉＯ２の二つのターゲットを用いた同時スパッタにて、Ａｒ／Ｏ２雰囲気中で成膜を行った。次にＦイオンを打ち込み、その後、真空で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。Ｆイオンの注入量を最適にすることで、仕事関数にして３．９ｅＶ近傍にＴｉＯ２におけるギャップ中の準位を形成する。このギャップ中の準位は、ＴｉＯ２にＭｏが添加されたことによって発生した準位を、フッ素の添加により、移動させたものである。そのバンドラインナップは、図２２（ｂ）に示すものと同等である。ＭｏとＦが添加されたＴｉＯ２膜と金属膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図２２（ｂ）に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【０１８０】
ここでは、仕事関数を最適化するために、フッ素（Ｆ）を導入したが、Ｆに代わり、ＨやＴａを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を３．９ｅＶ程度にすることが出来た。また、界面制御酸化膜としてＴｉＯ２膜ではなく、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。
【０１８１】
（変形例３）Ｔｙｐｅ−Ｂ、ｐ−Ｓｉ
本実施例の変形例３による半導体装置を説明する。本変形例の半導体装置は、図２４（ａ）に示す変形例１の半導体装置と同じ構造を有しており、ＴｉＯ２に添加する添加物してＭｏ（モリブデン）とＮ（窒素）を用いた構成となっている。ＴｉＯ２に添加されるＭｏは、添加することによりバンド中の準位をＳｉの伝導帯と価電子帯の間に位置させるＴｙｐｅ−Ｂの添加物である。この構成とすることにより、ｐ型Ｓｉ基板とのバリアのない接続を得ることができる。
【０１８２】
この変形例の半導体装置は、以下のように形成される。まず、ｐ型Ｓｉ基板上に、Ｍｏが添加されたＴｉＯＮ膜を形成した。その上にＷ膜をスパッタにより成膜した。上記Ｍｏが添加されたＴｉＯＮ膜は、ＭｏとＴｉＯ２の二つのターゲットを用いた同時スパッタにて、Ａｒ／Ｏ２／Ｎ２雰囲気中で成膜を行うことにより形成した。成膜時に、窒素を膜中に取り込み、続けて、Ｎ２中で４５０℃のアニールを行った。その後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。成膜中のＮ２分圧、成膜後のＮ２アニールの条件を最適にすることで、仕事関数にして５．３ｅＶ近傍にＴｉＯ２におけるギャップ中の準位を形成する。このギャップ中準位は、ＴｉＯ２にＭｏが添加されたことによって発生した準位を、窒素添加により、移動させたものである。そのバンドラインナップは、図２４（ｂ）に示すものと同等である。Ｍｏが添加されたＴｉＯＮ膜と、Ｗ膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図２４（ｂ）に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって生じている。
【０１８３】
ここでは、仕事関数を最適化するために、窒素（Ｎ）を導入したが、Ｎに代わり、他の電子受容物質を導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を５．３ｅＶ程度にすることが出来た。また、界面制御酸化膜としてＴｉＯ２膜ではなく、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。
【０１８４】
（変形例４）Ｔｙｐｅ−Ｃ、ｎ−Ｓｉ
次に、本実施例の変形例４による半導体装置を説明する。本変形例による半導体装置は、図２２（ａ）に示す実施例１の半導体装置において、ＴｉＯ２に添加する添加物をＴｙｐｅ−Ｃとした構成である。ＴｉＯ２に添加する添加物としてＶ（バナジウム）とＨ（水素）を用いた構成となっている。ＴｉＯ２に添加されるＶは、添加することによりバンド中の準位をＳｉの価電子帯の頂上よりも下に位置させるＴｙｐｅ−Ｃの添加物である。この構成とすることにより、ｎ型Ｓｉ基板とのバリアのない接続を得ることができる。
【０１８５】
この変形例による半導体装置は、以下のように形成される。まず、ｎ型Ｓｉ基板上に、Ｖが添加されたＴｉＯ２膜を形成した。その上にＷ膜をスパッタにより形成した。Ｖが添加されたＴｉＯ２膜の形成は、ＶとＴｉＯ２の二つのターゲットを用いた同時スパッタにて、Ａｒ／Ｏ２雰囲気中で成膜を行った。室温において、プラズマＨに曝すことで、水素原子を界面のＶが添加されたＴｉＯ２膜に取り込んだ。その後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。プラズマＨにさらす時間と温度を最適にすることで、仕事関数にして３．９ｅＶ近傍にＴｉＯ２ギャップ中準位を形成する。このギャップ中準位は、ＴｉＯ２にＶが添加されたことによって発生した準位を、水素添加により、移動させたものである。そのバンドラインナップは、図２２（ｂ）に示すものと同等である。Ｖが添加されたＴｉＯ２膜とＷ膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図２２（ｂ）に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって生じている。
【０１８６】
本変形例では、仕事関数を最適化するために、水素（Ｈ）を導入したが、Ｈに代わり、ＦやＴａを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を３．９ｅＶ程度にすることが出来た。
【０１８７】
また、本変形例では、添加物としてＶを採用したが、Ｖの代わりにＣｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔのいずれかを用いてもよい。これらの添加物を導入したＴｉＯ２では、仕事関数が５．２ｅＶ〜６．５ｅＶの間に分布しているが、Ｆ、Ｈ、Ｔａなどを導入すれば、仕事関数を小さくすることが可能である。また、界面制御酸化膜としてＴｉＯ２ではなく、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。
【０１８８】
（変形例５）  Ｔｙｐｅ−Ｃ  ｐ−Ｓｉ
次に、本実施例の変形例５による半導体装置を説明する。本変形例による半導体装置は、図２４（ａ）に示す第１変形例による半導体装置において、ＴｉＯ２に添加する添加物をＴｙｐｅ−Ｃとした構成である。ＴｉＯ２に添加する添加物としてＶ（バナジウム）とＴａ（タンタル）を用いた構成となっている。ＴｉＯ２に添加されるＶは、添加することによりバンド中の準位をＳｉの価電子帯の頂上よりも下に位置させるＴｙｐｅ−Ｃの添加物である。この構成とすることにより、ｐ型Ｓｉ基板とのバリアのない接続を得ることができる。
【０１８９】
この変形例による半導体装置は、以下のように形成される。まず、ｐ型Ｓｉ基板上に、Ｖ及びＴａが添加されたＴｉＯ２膜を形成した。その上にＷ膜をスパッタにより形成した。Ｖ及びＴａが添加されたＴｉＯ２膜は、Ｖ、Ｔａ、ＴｉＯ２の３つのターゲットを用いた同時スパッタにて、Ａｒ／Ｏ２雰囲気中で成膜を行った。その後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。各ターゲットに注入する電力により添加量を最適にすることが出来る。仕事関数にして５．３ｅＶ近傍にＴｉＯ２におけるギャップ中の準位を形成する。このギャップ中の準位は、ＴｉＯ２にＶが添加されたことによって発生した準位を、Ｔａの添加により、移動させたものである。そのバンドラインナップは、図２４（ｂ）に示すものと同等である。Ｖ及びＴａが添加されたＴｉＯ２膜とＷ膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図２４（ｂ）に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【０１９０】
本変形例では、仕事関数を最適化するために、タンタル（Ｔａ）を導入したが、Ｔａに代わり、ＦやＨを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を５．３ｅＶ程度にすることが出来た。
【０１９１】
また、本変形例では、添加物としてＶを採用したが、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔを用いてもよい。また、ＴｉＯ２ではなく、ＳｒＴｉＯ３をベースにしても同様である。
【０１９２】
本変形例では、ギャップ中の準位を上昇させるために、Ｔａ（またはＦ、Ｈ）を用いたが、これらを用いない場合も考えられる。これらを用いない場合、非常に深い仕事関数の状態が得られる。単純にｐ型半導体／金属（例えば、Ｓｉ／金属、Ｇｅ／金属など）の接触がオーミックになれば良いのであれば、Ｔｙｐｅ−Ｃの添加物を導入した場合には、Ｔａ（またはＦ、Ｈ）を導入する必要はない。
【０１９３】
（実施例２）Ｔｙｐｅ−Ａ  ｎ−Ｇｅ
次に、本発明の実施例２による半導体装置を図２５（ａ）、２５（ｂ）に示す。本実施例の半導体装置は、図２５（ａ）に示すように、ｎ型Ｇｅ基板４８上に、Ｗが添加されたＴｉＯ２膜５０と、このＴｉＯ２膜５０上に形成されたＷからなる金属膜５２との積層構造を有している。ＴｉＯ２に添加されるＷは、添加することによりバンド中の準位をＳｉの伝導帯の底よりも上に位置させるＴｙｐｅ−Ａの添加物であり、ｎ型Ｇｅ基板とのバリアのない接続を形成する。
【０１９４】
本実施例の半導体装置は以下のように形成される。まず、ｎ型Ｇｅ基板２２上に、ＴｉＯ２膜をスパッタにより成膜して、その上にＷ膜５２をスパッタにて成膜した。その後のプロセスは、実施例１と同様である。バンドラインナップは、図２５（ｂ）に示されている。製造方法としては、ＴｉＯ２ターゲット、Ｗターゲットの二つのターゲットを用いた、同時スパッタ法なども有効である。Ｗが添加されたＴｉＯ２膜５０とＷ膜５２との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図２５（ｂ）に示すように、ギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。また、本実施例では、添加物としてＷを採用したが、ＴａやＮｂを用いてもよい。
【０１９５】
また、Ｗが添加されたＴｉＯ２膜にＮなどを更に追加することも考えられる。Ｎなどを添加しない場合は、Ｗの添加では仕事関数は３．９ｅＶ、Ｔａ、Ｎｂの添加でも、仕事関数は、３．９ｅＶ程度である。ここで、例えば３．９ｅＶより大きな仕事関数を目指す場合には、Ｎなどを導入すれば良い。但し、Ｔａ添加の場合では、Ｔａの状態は伝導帯の内部にあるので、バンドの移動は難しい。ギャップ中の準位から電子を放出して、準位を深くすることが出来る。窒素（Ｎ）の他に、他の電子受容物質を導入しても、仕事関数を大きくすることが可能である。また、界面制御酸化膜としてＴｉＯ２を用いるのではなく、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。
【０１９６】
（比較例１）
本実施例の比較例１の半導体装置を図２６（ａ）、２６（ｂ）に示す。この比較例１の半導体装置は、図２５（ａ）に示す実施例２の半導体装置において、Ｗが添加されたＴｉＯ２膜４２を除去した構成となっている。この比較例の半導体装置は以下のようにして形成される。
【０１９７】
まず、図２６（ａ）に示すように、ｎ型Ｇｅ基板４８上にＷ膜５２を成膜して、真空中で４５０℃のアニールを行った。その後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。ｎ型Ｇｅ基板４８とＷ膜５２との接合の電気特性を測ると、非常に界面接触抵抗が大きく、オーミックな特性を示さない。これは、図２６（ｂ）に示すバンドラインナップからわかるように、金属がＳｉ上ではピン止めされているからである。ピン止め位置は、仕事関数に直して、およそ４．６ｅＶの位置であり、障壁の高さは０．６ｅＶ（＝４．６−４．０）という大きな値であった。実施例２と比較して、抵抗が桁違いに大きくなっていることが確認された。
【０１９８】
（比較例２）
本実施例の比較例２の半導体装置を説明する。この比較例２の半導体装置は、図２５（ａ）に示す実施例２の半導体装置において、Ｗが添加されたＴｉＯ２膜４２を、添加物が添加されないＳｉ３Ｎ４薄膜とした構成となっている。添加物が導入されていないＳｉ３Ｎ４膜を金属膜とｎ型Ｓｉ基板との間に用いると、確かに障壁高さが大きく低下することが分かった。即ち、ｎ型の仕事関数の金属に対し、０．２ｅＶ〜０．３ｅＶの障壁になっていた。その結果、金属膜と、Ｓｉ３Ｎ４膜との接合の電気特性を測ると、オーミックな特性とはいえないものであった。その原因は、Ｓｉ３Ｎ４膜のトンネル抵抗が大きいことにある。実施例２と比較して、抵抗が大きくなっていることが確認された。つまり、単純に薄膜（Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＳｉＯ２、ＧｅＯ２、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２など）を導入しただけでは、仕事関数の最適化は、困難であり、しかも、トンネル抵抗が増大するという問題も確認された。
【０１９９】
（変形例１）Ｔｙｐｅ−Ａ、ｐ−Ｇｅ
次に、本実施例の変形例１による半導体装置を図２７（ａ）、２７（ｂ）に示す。本変形例の半導体装置は、ｐ型Ｇｅ基板４９上に、Ｗが添加されたＴｉＯＮ膜５１と、このＴｉＯＮ膜５１上に形成されたＷからなる金属膜５２との積層構造を有している。ＴｉＯ２に添加されるＷは、添加することによりバンド中の準位をＧｅの伝導帯の底よりも上に位置させるＴｙｐｅ−Ａの添加物である。更にＮを添加することによりバンド中の準位をＧｅの価電子帯の頂上よりも下に位置させることが可能である。ＮとＷとを添加することにより、ｐ型Ｇｅ基板とのバリアのない接続(barrier-less junction)を形成する。
【０２００】
本変形例の半導体装置は、以下のように形成される。ｐ型Ｇｅ基板４９上に、Ｗが添加されたＴｉＯＮ膜５１を形成した。このＴｉＯＮ膜５１は、ＷとＴｉＯ２の二つのターゲットを用いた同時スパッタにて、Ａｒ／Ｏ２／Ｎ２雰囲気中で成膜を行った。成膜時に、窒素を膜中に取り込み、続けて、Ｎ２中で４５０℃のアニールを行った。その後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。成膜中のＮ２分圧、成膜後のＮ２アニールの条件を最適にすることで、仕事関数にして５．０ｅＶ近傍にＴｉＯ２におけるギャップ中の準位を形成する。このギャップ中の準位は、ＴｉＯ２にＷが添加されたことによって発生した準位を、さらに窒素の添加により、移動させたものである。そのバンドラインナップを、図２７（ｂ）に示す。ＴｉＯＮ膜５１と金属膜５２との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図２７（ｂ）に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【０２０１】
ここでは、仕事関数を最適化するために、窒素（Ｎ）を導入したが、Ｎに代わり、他の電子受容物質を導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を５．０ｅＶ程度にすることが出来た。
【０２０２】
また、本変形例においては、添加物としてＷを採用したが、ＴａやＮｂを用いてもよい。また、ＴｉＯ２ではなく、ＳｒＴｉＯ３をベースにしても同様の効果を得ることができる。
【０２０３】
（変形例２）Ｔｙｐｅ−Ｂ、ｎ−Ｇｅ
次に、本実施例の変形例２による半導体装置を説明する。本変形例の半導体装置は、図２５（ａ）に示す実施例２の半導体装置と同じ構造を有しており、ＴｉＯ２に添加する添加物としてＭｏ（モリブデン）とＦ（フッ素）を用いた構成となっている。ＴｉＯ２に添加されるＭｏは、添加することによりバンド中の準位をＧｅの伝導帯と価電子帯の間に位置させるＴｙｐｅ−Ｂの添加物である。この構成とすることにより、ｎ型Ｇｅ基板とのバリアのない接続を得ることができる。
【０２０４】
この変形例の半導体装置は、以下のように形成される。まず、ｎ型Ｇｅ基板上に、Ｍｏが添加されたＴｉＯ２膜を形成した。その上にＷ膜をスパッタにより形成した。Ｍｏが添加されたＴｉＯ２膜の形成は、ＭｏとＴｉＯ２の二つのターゲットを用いた同時スパッタにて、Ａｒ／Ｏ２雰囲気中で成膜を行った。次にＦイオンを打ち込み、その後、真空で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。Ｆイオンの注入量を最適にすることで、仕事関数にして３．９ｅＶ近傍にＴｉＯ２におけるギャップ中の準位を形成する。このギャップ中の準位は、ＴｉＯ２にＭｏが添加されたことによって発生した準位を、フッ素の添加により、移動させたものである。そのバンドラインナップは、図２５（ｂ）に示すものと同等である。ＭｏとＦが添加されたＴｉＯ２膜と金属膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図２５（ｂ）に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【０２０５】
ここでは、仕事関数を最適化するために、フッ素（Ｆ）を導入したが、Ｆに代わり、ＨやＴａを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を３．９ｅＶ程度にすることが出来た。また、界面制御酸化膜としてＴｉＯ２膜を用いるのではなく、ＳｒＴｉＯ３をベースにしても同様の効果を得ることができる。
【０２０６】
（変形例３）Ｔｙｐｅ−Ｂ、ｐ−Ｇｅ
本実施例の変形例３による半導体装置を説明する。本変形例の半導体装置は、図２７（ａ）に示す変形例１の半導体装置と同じ構造を有しており、ＴｉＯ２に添加する添加物してＭｏ（モリブデン）とＮ（窒素）を用いた構成となっている。ＴｉＯ２に添加されるＭｏは、添加することによりバンド中の準位をＧｅの伝導帯と価電子帯の間に位置させるＴｙｐｅ−Ｂの添加物である。この構成とすることにより、ｐ型Ｇｅ基板とのバリアのない接続を得ることができる。
【０２０７】
この変形例の半導体装置は、以下のように形成される。まず、ｐ型Ｇｅ基板上に、Ｍｏが添加されたＴｉＯＮ膜を形成した。その上にＷ膜をスパッタにより成膜した。上記Ｍｏが添加されたＴｉＯＮ膜は、ＭｏとＴｉＯ２の二つのターゲットを用いた同時スパッタにて、Ａｒ／Ｏ２／Ｎ２雰囲気中で成膜を行うことにより形成した。成膜時に、窒素を膜中に取り込み、続けて、Ｎ２中で４５０℃のアニールを行った。その後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。成膜中のＮ２分圧、成膜後のＮ２アニールの条件を最適にすることで、仕事関数にして５．０ｅＶ近傍にＴｉＯ２におけるギャップ中の準位を形成する。このギャップ中準位は、ＴｉＯ２にＭｏが添加されたことによって発生した準位を、窒素添加により、移動させたものである。そのバンドラインナップは、図２７（ｂ）に示すものと同等である。Ｍｏが添加されたＴｉＯＮ膜と、Ｗ膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図２７（ｂ）に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【０２０８】
ここでは、仕事関数を最適化するために、窒素（Ｎ）を導入したが、Ｎに代わり、他の電子受容物質を導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を５．０ｅＶ程度にすることが出来た。また、界面制御酸化膜はＴｉＯＮではなく、ＳｒＴｉＯ３をベースにしても同様の効果を得ることができる。
【０２０９】
（変形例４）Ｔｙｐｅ−Ｃ、ｎ−Ｇｅ
次に、本実施例の変形例４による半導体装置を説明する。本変形例による半導体装置は、図２５（ａ）に示す実施例２の半導体装置において、ＴｉＯ２に添加する添加物をＴｙｐｅ−Ｃとした構成である。ＴｉＯ２に添加する添加物としてＶ（バナジウム）とＨ（水素）を用いた構成となっている。ＴｉＯ２に添加されるＶは、添加することによりバンド中の準位をＧｅの価電子帯の頂上よりも下に位置させるＴｙｐｅ−Ｃの添加物である。この構成とすることにより、ｎ型Ｇｅ基板とのバリアのない接続を得ることができる。
【０２１０】
この変形例による半導体装置は、以下のように形成される。まず、ｎ型Ｇｅ基板上に、Ｖが添加されたＴｉＯ２膜を形成した。その上にＷ膜をスパッタにより形成した。Ｖが添加されたＴｉＯ２膜の形成は、ＶとＴｉＯ２の二つのターゲットを用いた同時スパッタにて、Ａｒ／Ｏ２雰囲気中で成膜を行った。室温において、プラズマＨにさらすことで、水素原子を界面のＶが添加されたＴｉＯ２膜に取り込んだ。その後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。プラズマＨにさらす時間と温度を最適にすることで、仕事関数にして３．９ｅＶ近傍にＴｉＯ２ギャップ中準位を形成する。このギャップ中準位は、ＴｉＯ２にＶが添加されたことによって発生した準位を、水素添加により、移動させたものである。そのバンドラインナップは、図２５（ｂ）に示すものと同等である。Ｖが添加されたＴｉＯ２膜とＷ膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図２５（ｂ）に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【０２１１】
本変形例では、仕事関数を最適化するために、水素（Ｈ）を導入したが、Ｈに代わり、ＦやＴａを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を３．９ｅＶ程度にすることが出来た。
【０２１２】
また、本変形例では、界面制御酸化膜の添加物としてＶを採用したが、Ｖの代わりにＣｒ、Ｍｎ、Ｔｃ、Ｒｅのいずれかを用いてもよい。また、界面制御酸化膜としてＴｉＯ２膜ではなく、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。
【０２１３】
（変形例５）  Ｔｙｐｅ−Ｃ  ｐ−Ｇｅ
次に、本実施例の変形例５による半導体装置を説明する。本変形例による半導体装置は、図２７（ａ）に示す第１変形例による半導体装置において、ＴｉＯ２に添加する添加物をＴｙｐｅ−Ｃとした構成である。ＴｉＯ２に添加する添加物としてＶ（バナジウム）とＴａ（タンタル）を用いた構成となっている。ＴｉＯ２に添加されるＶは、添加することによりバンド中の準位をＧｅの価電子帯の頂上よりも下に位置させるＴｙｐｅ−Ｃの添加物である。この構成とすることにより、ｐ型Ｇｅ基板とのバリアのない接続を得ることができる。
【０２１４】
この変形例による半導体装置は、以下のように形成される。まず、ｐ型Ｇｅ基板上に、Ｖ及びＴａが添加されたＴｉＯ２膜を形成した。その上にＷ膜をスパッタにより形成した。Ｖ及びＴａが添加されたＴｉＯ２膜は、Ｖ、Ｔａ、ＴｉＯ２の３つのターゲットを用いた同時スパッタにて、Ａｒ／Ｏ２雰囲気中で成膜を行った。その後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。各ターゲットに注入する電力により添加量を最適にすることが出来る。仕事関数にして５．０ｅＶ近傍にＴｉＯ２におけるギャップ中の準位を形成する。このギャップ中の準位は、ＴｉＯ２にＶが添加されたことによって発生した準位を、Ｔａの添加により、移動させたものである。そのバンドラインナップは、図２７（ｂ）に示すものと同等である。Ｖ及びＴａが添加されたＴｉＯ２膜とＷ膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図２７（ｂ）に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【０２１５】
本変形例では、仕事関数を最適化するために、タンタル（Ｔａ）を導入したが、Ｔａに代わり、ＦやＨを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を５．０ｅＶ程度にすることが出来た。
【０２１６】
また、本変形例では、添加物としてＶを採用したが、Ｃｒ、Ｍｎ、Ｔｃ、Ｒｅを用いてもよい。
【０２１７】
本変形例では、ギャップ中の準位を上昇させるために、Ｔａ（またはＦ、Ｈ）を用いたが、これらを用いない場合も考えられる。これらを用いない場合、非常に深い仕事関数の状態が得られる。単純にｐ型半導体／金属（例えば、Ｓｉ／金属、Ｇｅ／金属など）の接触がオーミックになれば良いのであれば、Ｔｙｐｅ−Ｃの添加物を導入した場合には、Ｔａ  （またはＦ，Ｈ）を導入する必要はない。また、界面制御酸化膜として、ＴｉＯ２膜ではなく、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。
【０２１８】
（実施例３）  ＭＩＭキャパシタ
次に、図２８乃至図２９（ｂ）を参照しながら、本発明の実施例３の半導体装置について説明する。本実施例の半導体装置は、金属／絶縁体／金属の積層構造を有するＭＩＭキャパシタであって、図２８に示すように、シリコン基板６０上に、ＴｉＡｌＮからなるバッファー層６１、ＳｒＲｕＯ３電極６２、Ｍｏが添加されたＴｉＯＮ膜（界面制御酸化膜）６３、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３からなる強誘電体膜６４、Ｍｏが添加されたＴｉＯＮ膜（界面制御酸化膜）６５、およびＳｒＲｕＯ３電極６６が、この順序で積層された積層構造を有している。各層は、それぞれスパッタにより形成している。特に、Ｍｏが添加されたＴｉＯＮ膜６３、６５は、ＭｏターゲットとＴｉＯ２ターゲットの同時スパッタを、Ａｒ／Ｏ２／Ｎ２雰囲気中で形成した。全体の成膜が終わった後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。
【０２１９】
ここでは、Ｍｏが添加されたＴｉＯＮ膜６３、６５においては、図２９（ａ）、２９（ｂ）に示すように、ＴｉＯ２におけるギャップ中の準位を作りだし、その準位に電極の実効仕事関数をピン止めしている。ここでは、仕事関数にしておよそ５．５ｅＶ近傍にＴｉＯ２におけるギャップ中の準位を形成している。本発明の一実施形態で説明した技術を用いれば、他の添加物の組み合わせによっても、適当な仕事関数をもった界面制御酸化膜を設計することが可能である。Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔなどを添加することでギャップ中の状態を作り、仕事関数が強誘電体のギャップのおよそ中間にくるように設計すればよい。また、明細書中に記してあるように、Ｎなどの電子受容物質にて、ギャップ中状態のエネルギーを低下させることが可能である。逆に、Ｆ，Ｈ、Ｔａなどの電子放出物質を導入することで、ギャップ中状態のエネルギーを上昇させることが可能である。
【０２２０】
本実施例で示した構造では、ＭＩＭキャパシタの電子に対する障壁がおよそ１．６５ｅＶであり、ホールに対する障壁もおよそ１．６５ｅＶである。そのため、分極を起こさせれば、その分極を長時間保つことが可能である。つまり、このキャパシタを強誘電体メモリ（ＦｅＲＡＭ）のためのキャパシタとして用いれば、経時変化のない、非常に高性能の強誘電体メモリが作成できる。本実施例のＭＩＭキャパシタを用いたＦｅＲＡＭでは、動作中のリフレッシュも、基本的に不要であり、真の意味での不揮発性メモリが構成出来る。
【０２２１】
また、本実施例において、キャパシタ電極としてはＳｒＲｕＯ３という酸化物電極を用いたが、電極材料は、従来用いられている、様々な金属が使用してもよい。代表的には、ＷやＴｉＮなど、加工性に優れる材料が使用可能となる。本実施例のＭＩＭキャパシタによれば、仕事関数は挿入された酸化物により決定されるため、電極材料は全く自由に決められるようになるためである。
【０２２２】
また、界面に挿入するＴｉ酸化膜として、ＴｉＯＮ膜を用いたが、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。
【０２２３】
（比較例）
次に、本実施例の比較例によるＭＩＭキャパシタを説明する。この比較例のＭＩＭキャパシタは、図２８に示す本実施例のＭＩＭキャパシタにおいて、界面制御酸化膜を除去した構成を有している。すなわち、半導体基板上に、ＴｉＡｌＮバッファー層６１、ＳｒＲｕＯ３電極６２、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３からなる強誘電体膜６４、ＳｒＲｕＯ３電極６６がこの順序で積層された積層構造を有している。この比較例の場合、時間がたつと、酸素欠陥が発生し、電子に対する障壁が０．２ｅＶまで低下した。その結果、リーク電流が流れ、分極が簡単に消滅してしまった。経時変化は非常に簡単に発生してしまい、分極を保持できるのは、数時間程度であった。また、ＷやＴｉＮ電極などを用いると、初期段階からリーク電流が大きく、使用できなかった。
【０２２４】
（変形例）ＤＲＡＭキャパシタの新しい構成
本実施例では、強誘電体(ferroelectric material)の分極の保持について説明したが、高誘電体、例えば（Ｂａ、Ｓｒ）ＴｉＯ３、ＳｒＴｉＯ３、Ｔａ２Ｏ５など、を用いたキャパシタでも全く同様である。つまり、界面制御のための酸化膜を設けることで、実効仕事関数を大きくし、特に電子障壁を大きくすることが重要である。酸化物誘電体は酸素欠陥が出来易く、実際に酸素欠陥が出来ると、電子に対する障壁が低下する傾向を示すためである。本実施例の構造を導入した、高誘電体(high-dielectric material)キャパシタをＤＲＡＭ(Dynamic Random Access Memory)のキャパシタに用いれば、電荷蓄積、維持能力が高いため、リフレッシュ動作は従来の１割程度まで低減できるため、低消費電力であり、長期的に信頼性の高い、高速なＤＲＡＭを得ることができる。また、界面に挿入するＴｉ酸化膜として、ＴｉＯ２膜をベースとして採用したが、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。この変形例のキャパシタを有するＤＲＡＭのメモリセルの一例を図３０に示す。このメモリセルは、トランジスタＴｒと、キャパシタＣｓとを有する、１トランジスタ＋１キャパシタ型のメモリセルである。トランジスタＴｒの一端はビット線に接続され、他端はキャパシタＣｓの一端に接続され、ゲートがワード線ＷＬに接続された構成を有している。このメモリセルのキャパシタＣｓとして本変形例のキャパシタを用いる。なお、上記メモリセルが複数個マトリクス状に配列されてメモリセルアレイを構成する。
【０２２５】
（実施例４）半導体のソース／ドレインを用いたＭＩＳＦＥＴ
次に、本発明の実施例４による半導体装置を図３１（ａ）、３１（ｂ）を参照して説明する。本実施例の半導体装置は、ｎＭＩＳＦＥＴであって、ソース／ドレイン領域と、ソース／ドレイン金属電極との間に界面制御酸化膜を設けた構成となっている。すなわち、図３０（ｂ）に示すように、ｐ型Ｓｉ基板２に離間して、ｎ型Ｓｉからなるソース領域３ａ、４ａおよびドレイン領域３ｂ、４ｂが形成されている。これらのソース領域およびドレイン領域はエクステンション領域３ａ、３ｂを含んでいる。ソース領域３ａ、４ａと、ドレイン領域３ｂ、４ｂとの間のｐ型Ｓｉ基板の領域がチャネル領域５となる。ソース領域４ａおよびドレイン領域４ｂ上には、Ｗが添加されたＴｉＯ２膜（界面制御酸化膜）７０ａ、７０ｂが形成され、チャネル領域５上には、Ｗが添加されないＴｉＯ２膜７０が形成されている。ソース／ドレイン領域４ａ、４ｂにおいては、Ｗが添加されたＴｉＯ２膜７０ａ、７０ｂ上に例えばＷ（タングステン）からなるソース／ドレイン金属電極７２ａ、７２ｂが形成されている。また、チャネル領域５においては、ＴｉＯ２膜７０上には、例えばＨｆＳｉＯＮからなるゲート絶縁膜７４が形成され、このゲート絶縁膜７４上にはＷが添加されたＨｆＳｉＯＮ膜（界面制御酸化膜）７５が形成され、このＨｆＳｉＯＮ膜（界面制御酸化膜）７５上に、Ｗからなるゲート電極７６が形成されている。ゲート絶縁膜７４およびゲート電極７６と、ソース／ドレイン金属電極７２ａ、７２ｂとの間には、絶縁体からなる側壁７８が形成され、ゲート電極７６とソース／ドレイン金属電極７２ａ、７２ｂとが絶縁分離されている。図３１（ｂ）においては、側壁７８は、底部にＴｉＯ２膜７０が存在している形で形成されているが、上記底部がＳｉ基板２に接するように、ＴｉＯ２膜７０を除去しても良い。除去した構造は、図７（ａ）に示されている。
【０２２６】
次に、本実施例のｎＭＩＳＦＥＴの製造方法を説明する。
【０２２７】
図３１（ａ）に示すｎ型Ｓｉのソース／ドレイン領域４ａ、４ｂ／ＴｉＯ２膜７０ａ、７０ｂ／金属電極７２ａ、７２ｂの積層構造は、実施例１に示した積層構造と考えて良い。ｎ型Ｓｉ基板（半導体ソース／ドレイン）４ａ，４ｂ上に、ＴｉＯ２膜７０をスパッタにより成膜して、その上にＷ膜７２ａ、７２ｂ、７６をスパッタにて成膜した。但し、ここでは、ＴｉＯ２膜７０を形成した後、ゲート絶縁膜７４を形成し、続いてｎ型不純物をＳｉ基板２に導入することによりエクステンション領域３ａ、３ｂを形成する。その後、ゲート絶縁膜７４上にダミーのゲート電極（図示せず）を形成するとともにソース／ドレイン領域におけるＴｉＯ２膜７０上にダミーのソース／ドレイン電極（図示せず）を形成する。このとき、ダミーのゲート電極とダミーのソース／ドレイン電極との間には溝が設けられている。その後、この溝を埋め込むように絶縁体からなる側壁７８を形成する。そして、上記ダミーのゲート電極とダミーのソース／ドレイン電極を除去した後、ｎ型不純物をＳｉ基板２に導入することによりソース／ドレイン領域４ａ、４ｂを形成する。その後に、Ｗからなるゲート電極７６とＷからなるソース／ドレイン金属電極７２ａ、７２ｂとを同時に成膜して、ＣＭＰで平坦化を行うことにより形成している。
【０２２８】
その後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。熱処理により、ｎ型Ｓｉのソース／ドレイン領域４ａ、４ｂと、ソース／ドレイン金属電極７２ａ、７２ｂとの間のＴｉＯ２膜７０には、Ｗが拡散し、仕事関数にして３．９ｅＶ近傍にＴｉＯ２におけるギャップ中の準位が形成される。Ｗが十分に拡散して、Ｗが添加されたＴｉＯ２からなる界面制御酸化膜７０ａ、７０ｂが形成される（図３１（ｂ））。この界面制御酸化膜７０ａ、７０ｂは、アニール時間や温度を工夫することにより、ホッピング伝導的な膜（Ｗの面密度にして、６×１０１２原子ｃｍ−２以上、１×１０１４原子ｃｍ−２未満）にも、バンド伝導的な膜（Ｗの面密度にして、１×１０１４原子ｃｍ−２以上、８×１０１４原子ｃｍ−２以下）にもなり得る。両者を比較すると、バンド伝導の方が界面制御酸化膜としての抵抗は小さく出来る。ここでは、Ｗの面密度にして、２×１０１４原子ｃｍ−２程度が導入されていて、バンド伝導的である。同時に、ＨｆＳｉＯＮからなるゲート絶縁膜７４とＷからなるゲート電極７６との間にも、ゲート絶縁膜７４中にＷが拡散し、界面制御酸化膜７５が形成される。界面制御酸化膜７５は仕事関数にして４．１ｅＶ近傍にＨｆシリケート（ＨｆＳｉＯ）におけるギャップ中の準位を形成する。この界面制御酸化膜７５は、ＨｆシリケートにタングステンＷと窒素Ｎが両方とも導入されていることになる。タングステンＷの添加によりギャップ中の準位が形成され、その準位から窒素に電子が移送されることで、ギャップ中の準位が深くなっている。結果として、４．１ｅＶ近傍にギャップ中の準位が形成されていることになる。こうして、界面制御酸化膜７０ａ、７０ｂ、および界面制御酸化膜７５の形成時のプロセス条件を適切に制御することにより、仕事関数を最適化することが出来た。
【０２２９】
また、界面に挿入するＴｉ酸化膜として、ＴｉＯ２膜を用いたが、ＳｒＴｉＯ３をベースとしたものを用いても同様の効果を得ることができる。
【０２３０】
（変形例１）
次に、実施例４の変形例１によるｎＭＩＳＦＥＴを図３２（ａ）、３２（ｂ）を参照して説明する。図３２（ｂ）に示すように、本変形例のｎＭＩＳＦＥＴは、実施例４のｎＭＩＳＦＥＴにおいて、ソース／ドレイン金属電極およびゲート電極としてＷの代わりにＴｉＮを用いるとともに、ｎ型Ｓｉのソース／ドレイン領域４ａ、４ｂとＴｉＮからなるソース／ドレイン電極８２ａ、８２ｂとの間に、Ｎｂが添加された（Ｔｉ、Ｈｆ）Ｏ２膜８０を形成した構成となっている。ここで、記号（Ｔｉ、Ｈｆ）は、Ｔｉ元素とＨｆ元素とを両方含むことを意味する。なお、チャネル領域５上には、まずＨｆＯＮからなるゲート絶縁膜８１が形成され、このゲート絶縁膜８１上に、（Ｔｉ、Ｈｆ）ＯＮ膜（界面制御酸化膜）８３ａが形成され、この（Ｔｉ、Ｈｆ）ＯＮ膜８３ａ上にＴｉＮからなるゲート電極８６が形成された構成となっている。ゲート電極８６と、ソース／ドレイン金属電極８２ａ、８２ｂとの間には絶縁体からなる側壁８８が形成されている。なお、本変形例においては、側壁８８の底部はＳｉ基板２に接している。
【０２３１】
Ｎｂが添加された（Ｔｉ、Ｈｆ）Ｏ２膜８０およびＮが添加される前のＮｂが添加された（Ｔｉ、Ｈｆ）Ｏ２膜８３（図３２（ａ））は、ＴｉＯ２ターゲット、ＨｆＯ２ターゲット、Ｎｂターゲットの３つのターゲットを同時にスパッタすることで形成される。本変形例では、Ｔｉ／（Ｔｉ＋Ｈｆ）＝０．９５となるように、ＨｆＯ２ターゲットへの電力供給を抑えながら成膜している。
【０２３２】
次に、本変形例のｎＭＩＳＦＥＴの製造プロセスを簡単に説明する。ｐ型Ｓｉ基板２のチャネル領域５上にＨｆＯＮからなるゲート絶縁膜８１を形成する。ｎ型不純物をＳｉ基板２に注入することにより、エクステンション領域３ａ、３ｂを形成し、その後、全面に、Ｎｂが添加された（Ｔｉ、Ｈｆ）Ｏ２膜８０、８３を形成する。続いて、例えば、レジストを全面に塗布し、パターニングすることにより、レジストからなるダミーのゲート電極（図示せず）およびダミーのソース／ドレイン電極（図示せず）を形成する。このとき、Ｎｂが添加された（Ｔｉ、Ｈｆ）Ｏ２膜８０、８３もパターニングされ、ダミーのゲート電極とダミーのソース／ドレイン電極との間に溝（図示せず）が形成される。続いて、上記溝を絶縁体で埋め込むことにより側壁８８を形成し、その後、ダミーのゲート電極とダミーのソース／ドレイン電極とを除去する。その後、ｎ型不純物をＳｉ基板２に注入することにより、ソース／ドレイン領域４ａ、４ｂを形成する。続いて、ＴｉＮからなる金属電極を形成し、ＣＭＰで平坦化する。続いて、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。
【０２３３】
このように形成されたｎＭＩＳＦＥＴにおいては、ｎ型Ｓｉのソース／ドレイン領域４ａ、４ｂとＴｉＮからなるソース／ドレイン金属電極８２ａ、８２ｂとの間の、Ｎｂが添加された（Ｔｉ、Ｈｆ）Ｏ２膜８０は、仕事関数にして３．３ｅＶ近傍にＴｉＯ２におけるギャップ中の準位を形成している。また、上記熱処理により、Ｎｂが添加された（Ｔｉ、Ｈｆ）Ｏ２膜８３は、ＨｆＯＮからなるゲート絶縁膜８１と、界面で反応を起こし、Ｎｂが添加された（Ｔｉ、Ｈｆ）ＯＮ膜８３ａに変化する（図３２（ｂ））。Ｎｂが添加された（Ｔｉ、Ｈｆ）ＯＮ膜８３ａは、窒素が添加されたことで、仕事関数が、４．１ｅＶまで大きくなっていた。ソース／ドレイン領域４ａ、４ｂと、ソース／ドレイン金属電極８２ａ、８２ｂと、を接続するＮｂが添加された（Ｔｉ、Ｈｆ）Ｏ２膜８０では、仕事関数としては３．９ｅＶを用いることが出来るが、ゲート絶縁膜８１と金属からなるゲート電極８６との接続部では、本発明の一実施形態で示した技術を用いて、仕事関数を最適化する必要がある。
【０２３４】
なお、本変形例では、Ｎは熱処理により添加したが、ゲート電極を形成する前に、Ｎ、或いはその他の電子受容物質を、Ｎｂが添加された（Ｔｉ、Ｈｆ）Ｏ２膜８３にイオン打ち込みにより添加しても良いし、Ｎｂが添加された（Ｔｉ、Ｈｆ）Ｏ２膜８３にプラズマ窒化などによって窒素を導入してもよい。勿論、ソース／ドレイン領域４ａ、４ｂとソース／ドレイン金属電極との接合部であっても、窒素などを導入して、シリコンの伝導帯端に近い側に動かして使うことも有効である。なぜなら、ゲート絶縁膜と金属のゲート電極との界面を余りいじらずに、両方を最適にすることが可能と考えられるからである。
【０２３５】
変形例１における材料の組み合わせとして幾つかの例を列挙する。ＴｉＯ２、ＳｒＴｉＯ３、Ｔｉシリケートを母体材料として、Ｗ、Ｎｂ、Ｔａから選ばれた少なくとも１つを添加することでギャップ中の準位を作りだし、その準位を使うことが有効である。更にＮなどの電子受容物質から選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も界面制御酸化膜として用いることができる。
【０２３６】
或いは、ＴｉＯ２、ＳｒＴｉＯ３、Ｔｉシリケートを母体材料として、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも１つを添加することで、ギャップ中準位を作りだし、Ｔａ、Ｆ、Ｈから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も界面制御酸化膜として用いることができる。各元素の導入方法は、同時スパッタ法だけでなく、一部元素は成膜雰囲気から導入したり、イオン打ち込みを行ったり、プラズマ窒化などのように成膜後に導入する方法も考えられる。例えば、ＣｒとＴａを導入する場合、ＣｒとＴａとはどちらを先に導入しても構わない。初めにＴｉＴａＯ膜を作成し、そこにＣｒを成膜し、熱拡散をさせる方法も可能である。Ｃｒターゲット、Ｔａターゲット、ＴｉＯ２ターゲットの３つのターゲットを用いた同時スパッタをＡｒ／Ｏ２雰囲気で作成する方法を用いることができる。
【０２３７】
また、界面に挿入するＴｉ酸化膜として、ＴｉＯ２をベースとして用いたが、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。
【０２３８】
（変形例２）  メモリセル
実施例４の変形例２による半導体装置を図３３に示す。本変形例の半導体装置は、不揮発性半導体装置であって、この半導体記憶装置のメモリセルの断面図を図３３に示す。このメモリセルは、図３３に示すように、ｐ型Ｓｉ基板２に離間して、ｎ型Ｓｉの、ソース領域３ａ、４ａおよびドレイン領域３ｂ、４ｂが形成されている。これらのソース領域およびドレイン領域はエクステンション領域３ａ、３ｂを含んでいる。ソース領域３ａ、４ａと、ドレイン領域３ｂ、４ｂとの間のｐ型Ｓｉ基板の領域がチャネル領域５となる。ソース領域４ａおよびドレイン領域４ｂ上には、Ｗが添加されたＴｉＯ２膜（界面制御酸化膜）７０ａ、７０ｂが形成され、このＴｉＯ２膜７０ａ、７０ｂ上にＷからなるソース／ドレイン電極７２ａ、７２ｂが形成されている。また、チャネル領域５上には、トンネル絶縁膜９０、電荷蓄積膜９１、ブロック絶縁膜９２、Ｗが添加されたＴｉＳｉＯＮ膜（界面制御酸化膜）９３、およびＷからなる制御電極９４がこの順序で積層されている。界面制御酸化膜７０ａ、７０ｂおよびソース／ドレイン電極７２ａ、７２ｂと、トンネル絶縁膜９０、電荷蓄積膜９１、ブロック絶縁膜９２、Ｗが添加されたＴｉＳｉＯＮ膜（界面制御酸化膜）９３、およびＷからなる制御電極９４の積層膜との間には、絶縁体からなる側壁７８が形成され、絶縁分離されている。
【０２３９】
このように構成することにより、電荷を蓄積することで閾値を制御し、チャネルのＯＮ／ＯＦＦを判断することでメモリとして動作させることが可能であるとともに、半導体のソース／ドレイン領域とソース／ドレイン金属電極との間の仕事関数を制御して、低抵抗化することが可能となるので、消費電力が抑制することができる。
【０２４０】
トンネル絶縁膜（電荷をトンネルさせる絶縁膜）としては、例えばＳｉＯ２などの絶縁膜が用いられ、電荷蓄積膜９１としては、例えばｎ型ポリシリコンなどの浮遊電極（ＦＧ）であっても良いし、窒化シリコンやＲｕ添加ＳｒＴｉＯ３などの電荷蓄積可能な、すなわち電荷をトラップすることの可能なトラップ絶縁膜であっても良い。ブロック絶縁膜９２としては、ＬａＡｌＯ３、ＨｆＯ２、Ａｌ２Ｏ３などの誘電率の大きな絶縁膜が用いられる。
【０２４１】
ブロック絶縁膜９２は、電荷蓄積膜９１に溜まった電荷を制御電極９４に逃さないように、構成される。各膜もそれぞれの役割が果たせるように、積層構造を有するようにしてもよい。特に、相互拡散を考慮して、各膜の間には拡散し難い構成を考慮することも重要である。基本的には、電荷は、チャネル側からのトンネル絶縁膜をトンネル効果により、出し入れすることになる。特にＷからなる制御電極９４から電荷が誤って注入されることは避けたい。そのため、本変形例では、ブロック絶縁膜９２の制御電極９４側の界面を窒化しておき、ＴｉＯ２酸化膜を制御電極との界面に挿入し、熱プロセスを通すことで、界面は、Ｗが添加されたＴｉＯＮ膜（界面制御酸化膜）９３となり、大きな仕事関数（例えば、およそ５．７ｅＶ）を有し、Ｗからなる制御電極９４からの電荷の誤注入を防ぐ構成とした。
【０２４２】
また、本変形例においては、半導体のソース／ドレイン領域４ａ、４ｂと、Ｗからなるソース／ドレイン電極７２ａ、７２ｂとの間のＴｉＯ２膜はＷが拡散して、仕事関数にして３．９ｅＶの接触となる。つまりオーミックな接続となっている。このような構成は、ソース／ドレイン領域とのコンタクトを通じて制御を行うＮＯＲ型などのメモリセルには、非常に有効である。ＮＡＮＤセルでは、部分的にしかソース／ドレイン領域とのコンタクトを取らない構成となるが、ＮＡＮＤセルの端部では必ずコンタクトを取り、しかも大きな電流が流れるので、低消費電力化に、接触抵抗が小さいこと（オーミックであること）は非常に重要である。ただし、上記端部では、通常のＭＩＳＦＥＴを用いてもよく、その場合は、本実施例のＭＩＳＦＥＴを用いれば良い。ＮＯＲ型、ＮＡＮＤ型に関係なく、ソース／ドレイン領域との接触がオーミックであれば、そこの消費電力を気にせずに、違った構成のメモリが考えられる。その意味でも、接触抵抗の制御は非常に有効である。
【０２４３】
また、界面に挿入するＴｉ酸化膜として、ＴｉＯ２をベースにしたものを用いたが、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。
【０２４４】
（変形例３）  ｐＭＩＳＦＥＴ 
次に、実施例４の変形例３による半導体装置を図３４（ａ）、３４（ｂ）を参照して説明する。本変形の半導体装置は、ｐＭＩＳＦＥＴであって、ソース／ドレイン領域と、ソース／ドレイン金属電極との間に界面制御酸化膜を設けた構成となっている。すなわち、図３４（ｂ）に示すように、ｎ型Ｓｉ基板２２に離間して、ｐ型Ｓｉの、ソース領域２３ａ、２４ａおよびドレイン領域２３ｂ、２４ｂが形成されている。これらのソース領域およびドレイン領域はエクステンション領域２３ａ、２３ｂを含んでいる。ソース領域２３ａ、２４ａと、ドレイン領域２３ｂ、２４ｂとの間のｎ型Ｓｉ基板の領域がチャネル領域２５となる。ソース領域２４ａおよびドレイン領域２４ｂ上には、Ｖが添加されたＴｉＯ２膜（界面制御酸化膜）１０２ａ、１０２ｂが形成され、チャネル領域２５上には、ＨｆＴａＯＮ膜１０６が形成されている。ソース／ドレイン領域２４ａ、２４ｂにおいては、Ｖが添加されたＴｉＯ２膜１０２ａ、１０２ｂ上に例えばＷ（タングステン）からなるソース／ドレイン金属電極１０４ａ、１０４ｂが形成されている。また、チャネル領域２５においては、ＨｆＴａＯＮからなるゲート絶縁膜１０６上に、ＶおよびＴａが添加されたＴｉＯ２膜（界面制御酸化膜）１０８ａが形成され、このＴｉＯ２膜１０８ａ上に、Ｗからなるゲート電極１１０が形成されている。ゲート絶縁膜１０６、ＴｉＯ２膜１０８ａ、およびゲート電極１１０の積層構造と、Ｖが添加されたＴｉＯ２膜（界面制御酸化膜）１０２ａ、１０２ｂおよびソース／ドレイン金属電極１０４ａ、１０４ｂの積層構造との間には、絶縁体からなる側壁１１２が形成され、ゲート電極１１０とソース／ドレイン金属電極１０４ａ、１０４ｂとが絶縁分離されている。
【０２４５】
本変形例において、Ｖが添加されたＴｉＯ２膜は、ＴｉＯ２ターゲット、Ｖターゲットの２つのターゲットを同時にスパッタすること形成される。
【０２４６】
次に、本変形例によるｐＭＩＳＦＥＴの製造方法を簡単に説明する。ｎ型Ｓｉ基板２２のチャネル領域２５上にＨｆＴａＯＮからなるゲート絶縁膜１０６を形成する。ｐ型不純物をＳｉ基板２２に注入することにより、ゲート絶縁膜１０６の両側にエクステンション領域２３ａ、２３ｂを形成し、その後、全面にＶが添加されたＴｉＯ２膜１０２ａ、１０２ｂ、１０８を形成する。続いて、例えば、レジストを全面に塗布し、パターニングすることにより、レジストからなるダミーのゲート電極（図示せず）およびダミーのソース／ドレイン電極（図示せず）を形成する。このとき、Ｖが添加されたＴｉＯ２膜１０２ａ、１０２ｂ、１０８もパターニングされ、ダミーのゲート電極とダミーのソース／ドレイン電極との間に溝（図示せず）される。続いて、上記溝を絶縁体で埋め込むことにより側壁１１２を形成し、その後、ダミーのゲート電極とダミーのソース／ドレイン電極とを除去する。その後、ｐ型不純物をＳｉ基板２２に注入することにより、ゲート絶縁膜１０６の両側にソース／ドレイン領域２４ａ、２４ｂを形成する。続いて、Ｗからなる金属電極を形成し、ＣＭＰで平坦化する。続いて、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。
【０２４７】
このように形成されたｐＭＩＳＦＥＴにおいては、ｐ型Ｓｉのソース／ドレイン領域２４ａ、２４ｂとＷからなるソース／ドレイン金属電極１０４ａ、１０４ｂとの間の、Ｖが添加されたＴｉＯ２膜１０２ａ、１０２ｂは、仕事関数にして５．３ｅＶ近傍にＴｉＯ２におけるギャップ中の準位を形成している。また、上記熱処理により、Ｖが添加されたＴｉＯ２膜１０８は、ＨｆＴａＯＮからなるゲート絶縁膜１０６と、界面で反応を起こし、ＶおよびＴａが添加されたＴｉＯ２膜１０８ａに変化する（図３４（ｂ））。Ｖが添加されたＴｉＯ２膜１０８はＴａが添加されたことで、仕事関数が、５．０ｅＶまで小さくなっていた。ソース／ドレイン領域２４ａ、２４ｂと、ソース／ドレイン金属電極１０４ａ、１０４ｂと、を接続するＶが添加されたＴｉＯ２膜１０２ａ、１０２ｂでは、仕事関数としては６．２ｅＶとすることが出来るが、ゲート絶縁膜１０６と金属からなるゲート電極１１０との接続部では、本発明の一実施形態で示した技術を用いて、仕事関数を最適化する必要がある。
【０２４８】
なお、本変形例では、Ｔａは熱処理により添加したが、ゲート電極を形成する前に、Ｔａ、Ｆ、Ｈなどを、Ｖが添加されたＴｉＯ２膜にイオン打ち込みにより添加してもよいし、励起水素にさらすなどして形成してもよい。勿論、ソース／ドレイン領域とソース／ドレイン金属電極との接合部であっても、Ｔａなどを導入して、シリコンの価電子帯端に近い側に動かして使うことも有効である。なぜなら、ゲート絶縁膜と金属からなるゲート電極との界面を余りいじらずに、両方を最適にすることが可能と考えられるからである。
【０２４９】
変形例３における材料の組み合わせとして幾つかの例を列挙する。ＴｉＯ２、ＳｒＴｉＯ３、Ｔｉシリケートを母体材料として、Ｔａ、Ｎｂ、Ｗ、Ｍｏ添加（Ｔｙｐｅ−Ａ、Ｔｙｐｅ−Ｂ）によりギャップ中準位を作りだし、Ｎなどの電子受容物質から選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も界面制御酸化膜として用いることができる。
【０２５０】
或いは、ＴｉＯ２、ＳｒＴｉＯ３、Ｔｉシリケートを母体材料として、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも１つを添加することで、ギャップ中の準位を作りだした酸化膜も界面制御酸化膜として用いることができる。特に、Ｆなど第二の添加物がない場合に効果的である。更に、Ｔａ、Ｆ、Ｈから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も有効である。特に、Ｆなど第二の添加物がある場合に有効である。各元素の導入方法は、同時スパッタ法だけでなく、一部元素は成膜雰囲気から導入したり、イオン打ち込みを行ったり、励起水素などのように成膜後に導入する方法も考えられる。例えば、ＶとＴａを導入する場合、ＶとＴａとはどちらを先に導入しても構わない。初めにＴｉＴａＯ膜を作成し、そこにＶを成膜して、熱拡散させる方法も可能である。ＶターゲットとＴａターゲットと、ＴｉＯ２ターゲットの３つのターゲットを用いた同時スパッタをＡｒ／Ｏ２雰囲気で製造してもよい。
【０２５１】
ゲート絶縁膜と金属ゲート電極との間の界面制御酸化膜を最適化することで、ＳＯＩ基板を用いたＭＩＳＦＥＴにも対応可能である。仕事関数を従来よりも、ＳＯＩ層のギャップの中心付近に近づけるだけでよい。本発明の一実施形態で説明した技術を用いれば、簡単に実現できる。完全空乏化した基板であっても、実現可能であり、本発明の一実施形態の技術は、非常に応用範囲が広いことが分かる。
【０２５２】
本発明の一実施形態の技術により、仕事関数が自由に調整できるという点が重要である。半導体のソース・ドレイン領域とソース／ドレイン金属電極との接続部と、ゲート絶縁膜と金属ゲート電極の接続部を総合的に捉えて、フレキシブルに調整することが求められる。
【０２５３】
また、界面に挿入するＴｉ酸化膜として、ＴｉＯ２をベースとしたものを用いたが、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。
【０２５４】
（実施例５）  金属のソース／ドレインを用いたＭＩＳＦＥＴ
次に、本発明の実施例５による半導体装置を図３５（ａ）、３５（ｂ）を参照して説明する。本実施例の半導体装置はｎＭＩＳＦＥＴであって、図３５（ｂ）に示すように、ｐ型Ｓｉ基板２の表面に設けられるチャネル領域５と、Ｗからなるソース／ドレイン（ソース／ドレイン電極）１２４ａ、１２４ｂとの間にＷが添加されたＴｉＯ２膜（界面制御酸化膜）１２０ａ、１２０ｂを設けた構成を有している。そして、Ｗが添加されたＴｉＯ２膜１２０ａ、１２０ｂ間のチャネル領域５上にはＷが添加されていないＴｉＯ２膜１２０が形成されている。ＴｉＯ２膜１２０上にはＨｆＳｉＯＮからなるゲート絶縁膜１２２が形成され、このゲート絶縁膜１２２上にＷが添加されたＨｆＳｉＯＮ膜（界面制御酸化膜）１２３が形成され、この界面制御酸化膜１２３上にＷからなるゲート電極１２４ｃが形成されている。なお、ゲート絶縁膜１２２、界面制御酸化膜１２３、およびゲート電極１２４ｃの積層構造と、ソース／ドレイン電極１２４ａ、１２４ｂとは、絶縁体からなる側壁１２６によって絶縁分離されている。本実施例においては、側壁１２６の底部にはＴｉＯ２膜１２０が存在しているが、この底部のＴｉＯ２膜１２０を除去して、図９（ａ）に示すように、側壁１２６の底部をＳｉ基板２に直接接触させてもよい。また、図１０（ａ）に示すように、金属からなるソース／ドレイン電極の一部をＳｉ基板２に埋め込み、このソース／ドレイン電極の一部と、チャネル領域５との間に界面制御酸化膜を形成した構造であってもよい。
【０２５５】
次に、本実施例のｎＭＩＳＦＥＴの製造方法を簡単に説明する。
【０２５６】
まず、図３４（ａ）に示すように、ｐ型シリコンのチャネル５上に、ＴｉＯ２膜１２０をスパッタにより成膜する。その後、ＨｆＳｉＯＮからなるゲート絶縁膜１２２を形成し、その後、ダミーのゲート電極（図示せず）およびダミーのソース／ドレイン電極（図示せず）を形成する。このとき、ダミーのゲート電極とダミーのソース／ドレイン電極との間に分離溝が形成され、この分離溝に絶縁体を埋め込み側壁１２６を形成する。その後、Ｗをスパッタにて成膜し、Ｗからなるソース／ドレイン電極１２４ａ、１２４ｂと、Ｗからなるゲート電極１２４ｃとを同時に形成する。続いて、ＣＭＰで平坦化を行う。
【０２５７】
その後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。熱処理により、ｐ型Ｓｉチャネル５とソース／ドレイン電極１２４ａ、１２４ｂとの間のＴｉＯ２膜１２０には、Ｗが拡散し、仕事関数にして３．９ｅＶ近傍にＴｉＯ２におけるギャップ中の準位が形成される。そして、ＴｉＯ２膜１２０は、Ｗが十分に拡散されて、Ｗが添加されたＴｉＯ２膜（界面制御酸化膜）１２０ａ、１２０ｂとなる（図３４（ｂ））。界面制御酸化膜は、アニール時間や温度を工夫することにより、ホッピング伝導的（Ｗの面密度にして、６×１０１２原子ｃｍ−２以上、１×１０１４原子ｃｍ−２未満）な膜にも、バンド伝導的な膜（面密度にして、１×１０１４原子ｃｍ−２以上、８×１０１４原子ｃｍ−２以下）にもなり得る。両者を比較すると、バンド伝導の方が界面酸化膜としての抵抗は小さく出来る。本実施例では、Ｗの面密度にして、２×１０１４原子ｃｍ−２程度が導入されていて、バンド伝導的である。同時に、ＨｆＳｉＯＮからなるゲート絶縁膜１２２とＷからなるゲート電極１２４ｃとの間には、ゲート絶縁膜１２２中にＷが拡散し、Ｗが添加されたＨｆＳｉＯＮ膜（界面制御酸化膜）１２３が形成される。この界面制御酸化膜１２３には、仕事関数にして４．１ｅＶ近傍にＨｆシリケートのギャップ中の準位が形成される。この界面制御酸化膜１２３は、ＨｆシリケートにタングステンＷと窒素Ｎが両方とも導入されていることになる。ＨｆＳｉＯＮ膜にＷの添加によりギャップ中に準位が形成され、その準位から窒素に電子が移送されることで、ギャップ中の準位が深くなっている。結果として、４．１ｅＶ近傍にギャップ中の準位が形成されていることになる。こうして、界面制御酸化膜１２０ａ、１２０ｂ、１２３を適切に形成することにより、仕事関数を最適化することが出来た。
【０２５８】
この時、金属のソース／ドレインを有するｎＭＩＳＦＥＴが完成するが、図９（ｂ）、図１０（ｂ）に示したように、チャネルのＯＦＦ状態で、ホールに対して大きなバリアが存在するので、接合リークが非常に少ないＭＩＳＦＥＴが得られる。更にチャネルのＯＮ状態では、電子のバリアが無くなるので、接触抵抗はなくオーミック接触である。しかも、バンドギャップ中の準位を介した伝導であるので、バンド伝導的（Ｗの面密度にして、１×１０１４原子ｃｍ−２以上、８×１０１４原子ｃｍ−２以下）であり、新たなトンネル抵抗は発生しない。添加量が少ない場合には、ホッピング伝導（Ｗの面密度にして、６×１０１２原子ｃｍ−２以上、１×１０１４原子ｃｍ−２未満）となるが、この場合もトンネル抵抗とは比べ物にならないくらい、抵抗は低い。従来からトンネル抵抗を介した接触抵抗制御が提案されているが、トンネル抵抗が発生するため、全く不十分であった。本実施例では、トンネル抵抗の発生しない、しかも、接触抵抗を自由に制御することができる。ここで、トンネル抵抗は、ギャップ中の準位を介さない、絶縁膜の両側の波動関数の重なりによる、トンネル効果の抵抗である。それに対し、バンド伝導やホッピング伝導はギャップ中の準位を介した伝導であり、トンネル抵抗とは全く異質なものである。
【０２５９】
また、界面に挿入するＴｉ酸化膜として、ＴｉＯ２をベースとしたものを用いたが、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。
【０２６０】
（変形例１）
次に実施例５の変形例１によるｎＭＩＳＦＥＴを図３６（ａ）乃至図３７（ｂ）を参照して説明する。図３６（ａ）乃至図３７（ｂ）は、本変形例のｎＭＩＳＦＥＴの製造工程を示す断面図である。本変形例のｎＭＩＳＦＥＴは、支持基板１３０、埋め込み絶縁膜１３２、およびｐ型シリコンからなるＳＯＩ層１３４を備えたＳＯＩ基板上に形成される。
【０２６１】
まず、ＳＯＩ層をパターニングし、チャネル領域１３４を形成する。その後、このチャネル領域１３４の側面との間に隙間ができるような、レジストパターン１３６を埋め込み絶縁膜１３２上に形成し、このレジストパターンをマスクとしてチャネル領域１３４の側面および上面を覆うＴｉＯ２膜１３８を形成する。更に、このＴｉＯ２膜１３８を覆うＨｆＯＮ膜１４０を形成する（図３６（ａ））。
【０２６２】
続いて、ＨｆＯＮ膜１４０上にレジストパターン１４２を形成し、このレジストパターン１４２をマスクとして、ＨｆＯＮ膜１４０およびＴｉＯ２膜１３８をパターニングする（図３６（ｂ））。パターニングされたＴｉＯ２膜１３８ｂとＨｆＯＮ膜１４０ｂが積層されたゲート絶縁膜となる。このとき、レジストパターン１３６と、パターニングされたＴｉＯ２膜１３８ｂおよびＨｆＯＮ膜１４０の積層膜との間に溝１４４が形成される（図３６（ｂ））。また、レジストパターン１３６と、チャネル領域１３４の両側面との間にはＴｉＯ２膜１３８ａが残置される。
【０２６３】
次に、溝１４４に例えばＳｉＮからなる絶縁体を埋め込み側壁１４６を形成し、その後、レジストパターン１３６、１４２を除去する（図３７（ａ））。続いて、全面にＷをスパッタにより堆積し、ＣＭＰにより平坦化することにより、埋め込み絶縁膜１３２上にＷからなるソース／ドレイン電極１４８ａ、１４８ｂを形成するとともに、ＨｆＯＮ膜１４０上にＷからなるゲート電極１４８ｃを形成する。
【０２６４】
その後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。熱処理により、ｐ型Ｓｉチャネル１３４とソース／ドレイン電極１４８ａ、１４８ｂとの間のＴｉＯ２膜１３８ａには、Ｗが拡散し、仕事関数にして３．９ｅＶ近傍にＴｉＯ２におけるギャップ中の準位が形成される。そして、ＴｉＯ２膜１３８ａは、Ｗが十分に拡散されて、Ｗが添加されたＴｉＯ２膜（界面制御酸化膜）１３８ａとなる（図３７（ｂ））。界面制御酸化膜は、アニール時間や温度を工夫することにより、ホッピング伝導的（Ｗの面密度にして、６×１０１２原子ｃｍ−２以上、１×１０１４原子ｃｍ−２未満）な膜にも、バンド伝導的（面密度にして、１×１０１４原子ｃｍ−２以上、８×１０１４原子ｃｍ−２以下）な膜にもなり得る。両者を比較すると、バンド伝導の方が界面酸化膜としての抵抗は小さく出来る。本変形例では、Ｗの面密度にして、２×１０１４原子ｃｍ−２程度が導入されていて、バンド伝導的である。同時に、ＨｆＯＮ膜１４０にはＷからなるゲート電極１４８ｃからＷが拡散し、Ｗが添加されたＨｆＯＮ膜（界面制御酸化膜）１４０ａが形成される。この界面制御酸化膜１４０ａには、仕事関数にして４．２ｅＶ近傍にＨｆ酸化物のギャップ中の準位が形成される。この界面制御酸化膜１４０ａは、Ｈｆ酸化物にＷとＮが両方とも導入されていることになる。ＨｆＯＮ膜にＷの添加によりギャップ中に準位が形成され、その準位から窒素に電子が移送されることで、ギャップ中の準位が深くなっている。結果として、４．１ｅＶ近傍にギャップ中の準位が形成されていることになる。
【０２６５】
また、界面に挿入するＴｉ酸化膜として、ＴｉＯ２をベースとしたものを用いたが、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。
【０２６６】
（変形例２）
次に、実施例５の変形例２によるｎＭＩＳＦＥＴを図３８（ａ）、３８（ｂ）を参照して説明する。本変形例のｎＭＩＳＦＥＴは、図３８（ｂ）に示すように、ｐ型Ｓｉ基板２の表面に設けられるチャネル領域５と、ＴｉＮからなるソース／ドレイン（ソース／ドレイン電極）１５２ａ、１５２ｂとの間にＷが添加されたＴｉＯ２膜（界面制御酸化膜）１５０ａ、１５０ｂを設けた構成を有している。そして、Ｗが添加されたＴｉＯ２膜１５０ａ、１５０ｂ間のチャネル領域５上にはＨｆＳｉＯＮからなるゲート絶縁膜１５４が形成され、このゲート絶縁膜１５４上にＷが添加されたＴｉＯＮ膜（界面制御酸化膜）１５６が形成され、この界面制御酸化膜１５６上にＴｉＮからなるゲート電極１５６が形成されている。なお、ゲート絶縁膜１５４、界面制御酸化膜１５６、およびゲート電極１５８の積層構造と、ソース／ドレイン電極１５２ａ、１５２ｂとは、絶縁体からなる側壁１５９によって絶縁分離されている。
【０２６７】
次に、本変形例のｎＭＩＳＦＥＴの製造方法を説明する。
【０２６８】
まず、ｐ型シリコンのチャネル５上にＨｆＳｉＯＮからなるゲート絶縁膜１５４を形成する。続いて、Ｗが添加されたＴｉＯ２膜を全面に形成する。このＷが添加されたＴｉＯ２膜はＴｉＯ２ターゲット、Ｗターゲットの２つのターゲットを同時にスパッタすることにより形成している。その後、例えばフォトレジストを全面に塗布し、露光、現像することにより、ダミーのゲート電極（図示せず）およびダミーのソース／ドレイン電極（図示せず）を形成する。このとき、Ｗが添加されたＴｉＯ２膜もパターニングされ、ダミーのソース／ドレイン電極下にはＷが添加されたＴｉＯ２膜１５０ａ、１５０ｂとなり、ゲート絶縁膜１５４とダミーのゲート電極との間にはＷが添加されたＴｉＯ２膜１５５となる（図３８（ａ））。また、このとき、ダミーのゲート電極とダミーのソース／ドレイン電極との間には分離溝が形成される。続いて、この分離溝に絶縁体を埋め込み、側壁１５９を形成する。次に、ダミーのゲート電極およびダミーソース／ドレイン電極を除去した後、ＴｉＮを全面に堆積し、ＣＭＰを行うことにより、Ｗが添加されたＴｉＯ２膜１５０ａ、１５０ｂ上にＴｉＮからなるソース／ドレイン電極１５２ａ、１５２ｂが形成されるとともにＷが添加されたＴｉＯ２膜１５５上にＴｉＮからなるゲート電極１５８が形成される（図３８（ａ））。
【０２６９】
その後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。この熱処理により、Ｗが添加されたＴｉＯ２膜１５０ａ、１５０ｂには、仕事関数にして３．９ｅＶ近傍にＴｉＯ２におけるギャップ中の準位が形成される。また、ＨｆＳｉＯＮからなるゲート絶縁膜１５４と、Ｗが添加されたＴｉＯ２膜１５５とは界面で反応を起こし、Ｗが添加されたＴｉＯ２膜１５５はＷが添加されたＴｉＯＮ膜１５６となる（図３８（ｂ））。ＴｉＯＮ膜１５６は、窒素が添加されたことで、仕事関数が、４．１ｅＶまで大きくなっていた。ソース／ドレイン電極１５２ａ、１５２ｂと、チャネル５とを接続する、Ｗが添加されたＴｉＯ２膜１５０ａ、１５０ｂは、仕事関数としては３．９ｅＶを用いることが出来るが、ゲート絶縁膜１５４とゲート電極１５８との間の界面制御酸化膜１５６は、本発明の一実施形態で説明した技術を用いて、仕事関数を最適化する必要がある。この界面制御酸化膜１５６は、ゲート電極１５８を形成する前に、Ｎなどの電子受容物質を、イオン打ち込むことにより形成してもよいし、またプラズマ窒化などによって窒素を導入してもよい。勿論、ソース／ドレイン電極１５２ａ、１５２ｂとチャネル５との間のＴｉＯ２膜１５０ａ、１５０ｂであっても、窒素などを導入して、シリコンの伝導帯端に近い側に動かして使うことも有効である。なぜなら、ゲート絶縁膜とゲート電極との界面を余り変えず、両方を最適にすることが可能と考えられるからである。
【０２７０】
他方、チャネルＯＦＦ状態でのリーク低減を考えるなら、ｎＭＩＳＦＥＴにでは、小さな仕事関数も有効であり、Ｎｂが添加されたＴｉＯ２に変えても、３．９ｅＶとなり、高いホール障壁が形成できる。
【０２７１】
本変形例の界面制御酸化膜の材料の組み合わせとして幾つかの例を列挙する。ＴｉＯ２、ＳｒＴｉＯ３、Ｔｉシリケート、を母体材料として、Ｔａ、Ｗ、Ｎｂから選ばれた少なくとも１つを添加することでギャップ中の準位を形成し、その準位を用いてもよい。更にＮなどの電子受容物質から選ばれた少なくとも１つを導入することで、仕事関数を最適化した酸化膜を用いてもよい。
【０２７２】
或いは、ＴｉＯ２、ＳｒＴｉＯ３、Ｔｉシリケート、を母体材料として、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも１つを添加することで、ギャップ中の準位を作りだし、Ｔａ、Ｆ、Ｈから選ばれた少なくとも１つを導入することで、仕事関数を最適化した酸化膜も用いることができる。各元素の導入方法は、同時スパッタ法だけでなく、一部元素は成膜雰囲気から導入したり、イオン打ち込みを行ったり、プラズマ窒化などのように成膜後に導入する方法も考えられる。例えば、ＣｒとＴａを導入する場合、ＣｒとＴａとはどちらを先に導入しても構わない。初めにＴｉＴａＯ膜を作成し、そこにＣｒを成膜し、熱拡散をさせる方法も可能である。Ｃｒターゲット、Ｔａターゲット、ＴｉＯ２ターゲットの３つのターゲットを用いた同時スパッタをＡｒ／Ｏ２雰囲気で作成する方法も有効である。
【０２７３】
また、界面に挿入するＴｉ酸化膜として、ＴｉＯ２をベースとしたものを用いたが、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。
【０２７４】
（変形例３）  メモリセル
次に、実施例５の変形例３によるメモリセルの４つの例を図３９乃至図４２に示す。
【０２７５】
ＭＩＳＦＥＴのゲート絶縁膜の代わりに、基板側からトンネル絶縁膜、電荷蓄積膜、絶縁膜、および制御電極を有する電荷蓄積構造を与えると、電荷蓄積のできるメモリセルを構成できる。電荷を蓄積することで閾値を制御し、チャネルのオン／オフを判断することでメモリとして動作させることが可能である。ここでも、金属のソース／ドレイン電極と半導体チャネルとの間の仕事関数を制御して、オーミックにすれば、消費電力が抑えられ、メモリ動作に有利である。ゲート絶縁膜の構成として、電荷蓄積膜は、例えばｎ型ポリシリコンなどの浮遊電極（ＦＧ）であっても良いし、窒化シリコンやＲｕ添加ＳｒＴｉＯ３などの電荷蓄積可能なトラップ絶縁膜であっても良い。これらをＳｉＯ２などから出来るトンネル膜（電荷をトンネルさせる膜）と、ＬａＡｌＯ３、ＨｆＯ２、Ａｌ２Ｏ３などの誘電率の大きなブロック絶縁膜（電荷蓄積膜がＦＧの場合には電極間絶縁膜とも呼ばれる）とによって、挟み込むように構成される。ブロック絶縁膜は、電荷蓄積膜に溜まった電荷を電極に逃さないように、構成されるだけでよい。どの膜もそれぞれの役割が果たせるように、積層膜構造をとることも可能である。特に、相互拡散を考慮して、各膜の間には拡散し難い構成を考慮することも重要である。基本的には、電荷は、チャネル側からのトンネル膜をトンネル効果により、出し入れすることになる。特に、Ｗからなる制御電極から電荷が誤って注入されることは避けたい。そのため、ここでは、ブロック絶縁膜の制御電極側の界面を窒化しておき、ＴｉＯ２膜を制御電極との界面に挿入し、熱処理を行うことで、上記界面に設けられたＴｉＯ２膜は、Ｗが添加されたＴｉＯＮとなり、大きな仕事関数（今回はおよそ５．７ｅＶ）を持つ膜を得ることは可能で、制御電極からの電荷の誤注入を防ぐことができる。金属のソース／ドレイン電極とｐ型チャネルＳｉとの間のＴｉＯ２膜はＷが拡散して、仕事関数にして３．９ｅＶの接触となる。
【０２７６】
チャネルがオフ状態では、１．２７ｅＶ（＝５．１７−３．９）という大きな障壁をホールが感じることになる。つまり、オフ状態では全くホール電流は流れないと考えてよい。逆にチャネルがオン状態では、電子は障壁を感じず、自由に流れる。つまりオーミックな接続となっている。
【０２７７】
ソース／ドレインとのコンタクトを通じて制御を行うＮＯＲ型などのセルには、そのままで非常に有効である。複数のメモリセルが直列接続されるＮＡＮＤ列では、部分的にしかソース／ドレインとのコンタクトを取らない構成となるが、本構造では、セル中にｐ／ｎ接合がなく、金属／酸化物／チャネル接合があるだけである。つまり、チャネルＯＮで電流が自由に、接触抵抗なく流れ、チャネルＯＦＦで電流が全く流れないという、高機能のＮＡＮＤ列が出来ることになる。無駄な接触抵抗がなくなるので、従来の場合に比べてＮＡＮＤ列に含まれる直列接続されるメモリセルの数を大きくすることが出来る。ＮＡＮＤ列に含まれる直列接続されるメモリセルの数が増やせれば、それだけ大規模に一括消去が出来るという大きなメリットがある。或いは、ＮＡＮＤ列を縦積みして、下側を隣のＮＡＮＤ列とつなげてＵ字型に積み、制御のためのＭＯＳＦＥＴを片側だけに作成することなども可能となる。これは、直列接続されるメモリセルの数が多くなって初めて可能な構造である。つまり、ＭＯＳＦＥＴなどの制御領域と記憶のための領域とを分離して作成できるようになり、多くの応用が利くようになる。これまでの方法では、電圧降下が大きく、６４個程度のセルを直列接続することが限界と考えられるが、本発明の一実施形態を用いれば、基本的に限界はない。例えば、１０２４個のセルと直列接続させても、全く問題ない。単純に考えて一括消去が高速になり、消費電力も格段に低下することになる。
【０２７８】
まず、図３９を参照して、本変形例による第１の例のメモリセルを説明する。この第１の例のメモリセルは、ＮＯＲ型フラッシュメモリのメモリセルであって、図１０（ａ）に示すｎＭＩＳＦＥＴにおいて、ゲート絶縁膜１３を、トンネル絶縁膜１６１、電荷蓄積膜１６２、ブロック絶縁膜１６３、および界面制御酸化膜１６４がこの順序で積層された積層膜１６０に置き換えた構成となっている。Ｗからなる制御電極１６と、ブロック絶縁膜１６３との間に設けられる界面制御酸化膜１６４は、Ｗが添加されたＴｉＯＮ膜となっている。図３９に示す例では、Ｗのソース／ドレイン１６ａ１、１６ｂ１とｐ型Ｓｉのチャネル５との間にＷが添加されたＴｉＯ２膜１４ａ、１４ｂが設けられている。このため、ソース／ドレイン１６ａ１、１６ｂ１と、ｐ型Ｓｉのチャネル５との間には、チャネルＯＦＦ状態でホールの高い障壁が出現するので、メモリセルが直列に接続された方向にホールが流れることはない。チャネルＯＮ状態ではオーミック接続となり、電子が自由に流れる。
【０２７９】
次に、本変形例の第２の例によるメモリセルを、図４０を参照して説明する。この第２の例のメモリセルは、図３９に示す第１の例のメモリセルにおいて、Ｗからなるソース／ドレイン１６ａ２、１６ｂ２および側壁９を削除した構成となっており、ＮＡＮＤ列のメモリセルとして用いられる。
【０２８０】
次に、本変形例の第３の例によるメモリセルを、図４１を参照して説明する。この第３のメモリセルは、図４１に示すように、トンネル絶縁膜１６１、電荷蓄積膜１６２、ブロック絶縁膜１６３は、金属のソース／ドレイン領域１６６ａ、１６６ｂ上に延在するように形成してもよい。なお、この第３の例においては、Ｗからなる制御電極１６とブロック絶縁膜１６３との間に設けられる界面制御酸化膜１６４は、Ｍｏが添加されたＴｉＯＮ膜を用いている。この場合は、仕事関数として、５．６ｅＶ付近に制御電極１６の実効仕事関数をピン止めできる。また、図４１では、金属のソース／ドレイン領域１６６ａ、１６６ｂをＷが添加されたＴｉＯ２としている。
【０２８１】
ＮＡＮＤ列を構成する直列に接続された複数のメモリセルは、隣接するソース領域またはドレイン領域を共有するように配置されるので、ＮＡＮＤ列の端部では必ずコンタクトを取ることになり、しかも大きな電流が流れる。このため、低消費電力化に、接触抵抗が小さいこと（オーミックであること）は非常に重要である。ただし、端部では、通常のＭＩＳＦＥＴを用いてもよく、その場合は、実施例５のＭＩＳＦＥＴを用いれば良い。ＮＯＲ型、ＮＡＮＤ型に関係なく、ソース／ドレインとの接触がオーミックであれば、そこの消費電力を気にせずに、違った構成のメモリが考えられる。その意味でも、接触抵抗の制御は非常に有効である。
【０２８２】
通常、ＮＡＮＤ列は、基板上に形成しているが、縦積みにすることも可能である。これを本変形例の第４の例として図４２を参照して説明する。この第４の例のメモリセルは、図４１に示すメモリセルを縦積みにした構造となっている。
【０２８３】
ｐ型Ｓｉのチャネル５と、ソース／ドレインとなるＷが添加されたＴｉＯ２膜１６６ａ、１６６ｂとを交互に積層した積層膜を形成し、この積層膜をパターニングすることにより、柱状の積層膜を形成し、この柱状の積層膜の周囲にトンネル絶縁膜１６１、電荷蓄積膜１６２、ブロック絶縁膜１６３をこの順序で形成し、その後、ブロック絶縁膜１６３上にＭｏが添加されたＴｉＯＮ膜（界面制御酸化膜）１６４と、Ｗからなる制御電極１６を形成する。なお、隣接する制御電極１６は、例えばＳｉＯ２などの絶縁膜１７０で絶縁分離されている。この縦積み構造は、ＮＡＮＤ列が縦に連なっていることになるが、チャネルを開いたときには電子の障壁（金属／チャネル間の障壁）がゼロとなるので、消費電力が非常に小さいものとなる。このため、縦積みの積層数を劇的に増やすことが可能である。現実には、８層から１６層程度であったものが、その制限がなくなる。この第４の例の構造により積層数に制限がなくなった縦積み構造を用いれば、３次元的に自由にメモリを構築することが出来るので、飛躍的にメモリ容量を増やすことが出来る。
【０２８４】
また、界面に挿入するＴｉ酸化膜として、ＴｉＯ２をベースとしたものを用いたが、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。
【０２８５】
（変形例４）  ｐＭＩＳＦＥＴ 
次に、実施例５の変形例４による半導体装置を図４３（ａ）、４３（ｂ）を参照して説明する。この変形例の半導体装置は、ｐＭＩＳＦＥＴであって、その製造工程を図４３（ａ）、４３（ｂ）に示す。
【０２８６】
まず、図４３（ａ）に示すように、ゲート絶縁膜１７６を、ｎ型Ｓｉのチャネル２５上に形成する。続いて、Ｖが添加されたＴｉＯ２膜を全面に形成する。このＶが添加されたＴｉＯ２膜はＴｉＯ２ターゲット、Ｖターゲットの２つのターゲットを同時にスパッタすることにより形成している。その後、例えばフォトレジストを全面に塗布し、露光、現像することにより、ダミーのゲート電極（図示せず）およびダミーのソース／ドレイン電極（図示せず）を形成する。このとき、Ｖが添加されたＴｉＯ２膜もパターニングされ、ダミーのソース／ドレイン電極下にはＶが添加されたＴｉＯ２膜１７２ａ、１７２ｂとなり、ゲート絶縁膜１７６とダミーのゲート電極との間にはＶが添加されたＴｉＯ２膜１７８となる（図４３（ａ））。また、このとき、ダミーのゲート電極とダミーのソース／ドレイン電極との間には分離溝が形成される。続いて、この分離溝に絶縁体を埋め込み、側壁１８２を形成する。次に、ダミーのゲート電極およびダミーソース／ドレイン電極を除去した後、ＴｉＮを全面に堆積し、ＣＭＰを行うことにより、Ｖが添加されたＴｉＯ２膜１７２ａ、１７２ｂ上にＴｉＮからなるソース／ドレイン電極１７４ａ、１７４ｂが形成されるとともにＶが添加されたＴｉＯ２膜１７８上にＴｉＮからなるゲート電極１８０が形成される（図４３（ａ））。
【０２８７】
その後、真空中で１０５０℃アニールと、Ｈ２中で４５０℃のＦＧＡ（フォーミング・ガス・アニール）を行った。ゲート電極１８０の部分に窓（図示せず）を開け、Ｔａをイオン打ち込みする（図４３（ｂ））。このゲート電極のＴｉＮ膜１８０は薄いのでＴａは、Ｖが添加されたＴｉＯ２膜１７８との界面に達し、このＶが添加されたＴｉＯ２膜１７８はＶおよびＴａが添加されたＴｉＯ２膜１７８ａとなる。Ｖが添加されたＴｉＯ２膜１７２ａ、１７２ｂは、仕事関数にして５．３ｅＶ近傍にＴｉＯ２におけるギャップ中の準位を形成している。ＨｆＳｉＯＮからなるゲート絶縁膜１７６と、ＴｉＮのゲート電極１８０との界面のＶおよびＴａが添加されたＴｉＯ２膜（界面制御酸化膜）１７８ａは、仕事関数が、５．１ｅＶまで小さくなっていた。ソース／ドレイン電極との接続部では、仕事関数としては５．３ｅＶを用いることが出来るが、ゲート絶縁膜１７６とゲート電極１８０との接続部では、本発明の一実施形態で説明した技術で、仕事関数を最適化することが望ましい。
【０２８８】
本変形例では、界面制御酸化膜１７８ａの形成にＴａのイオン打ち込みを用いたが、ＦやＨをイオン打ち込むことにより形成しても良いし、プラズマ水素化などによってＨを導入してもよい。勿論、ソース／ドレイン電極とチャネルとの接合部の界面制御酸化膜１７２ａ、１７２ｂにも、初めからＴａなどを導入して、シリコンの伝導帯端に近い側に動かして使うことも有効である。なぜなら、ゲート絶縁膜とゲート電極との界面をあまりいじらずに、両方を最適にすることが可能と考えられるからである。
【０２８９】
他方、チャネルＯＦＦ状態でのリーク低減を考えるなら、ｐＭＩＳＦＥＴにでは、大きな仕事関数も有効であり、Ｖが添加されたＴｉＯ２に変えれば、５．３ｅＶとなり、十分に高い電子障壁が形成できるので、オフリークは考えなく良い。
【０２９０】
変形例４における材料の組み合わせとして幾つかの例を列挙する。ＴｉＯ２、ＳｒＴｉＯ３、Ｔｉシリケート、を母体材料として、Ｎｂ、Ｗ、Ｍｏ添加（Ｔｙｐｅ−Ａ、Ｔｙｐｅ−Ｂ）によりギャップ中の準位を作りだし、Ｎ、Ｃ、Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も有効である。
【０２９１】
或いは、ＴｉＯ２、ＳｒＴｉＯ３、Ｔｉシリケート、を母体材料として、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも１つを添加することで、ギャップ中準位を作りだした酸化膜も界面制御酸化膜として用いることができる。Ｆなど第二の添加物がない場合でも有効である。更に、Ｔａ、Ｆ、Ｈから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も界面制御酸化膜として用いることができる。この場合は、Ｆなど第二の添加物がある場合でも有効である。つまり、第二の添加物があると、仕事関数が小さめになるので、ゲート絶縁膜とゲート金属の間の界面制御酸化膜との関係で、より有効な方を選択すればよい。各元素の導入方法は、同時スパッタ法だけでなく、一部元素は成膜雰囲気から導入したり、イオン打ち込みを行ったり、励起水素などのように成膜後に導入する方法も考えられる。例えば、ＶとＴａを導入する場合、ＶとＴａとはどちらを先に導入しても構わない。初めにＴｉＴａＯ膜を作成し、そこにＶを成膜して、熱拡散させる方法も可能である。ＶターゲットとＴａターゲットと、ＴｉＯ２ターゲットの３つのターゲットを用いた同時スパッタをＡｒ／Ｏ２雰囲気で作成する方法も用いることができる。
【０２９２】
また、界面に挿入するＴｉ酸化膜として、ＴｉＯ２をベースとしたものを用いたが、ＳｒＴｉＯ３をベースにしたものを用いても同様の効果を得ることができる。
【０２９３】
以上説明した実施例１乃至実施例５およびそれら変形例によれば、半導体と金属との界面に仕事関数を調整した酸化膜を挿入することにより、接触抵抗が低い構造、接触抵抗が高い構造の両者を自由に形成可能である。電流が流れるべき構造では、出来る限り抵抗を低く、即ち、オーミックな接触が出来るように界面の酸化膜を調整する。それによって、無駄な電力消費を無くすことが可能である。原理的には、ほぼゼロに出来る。逆に、電流が流れるべきではない構造では、出来る限り抵抗が高くなる接触が出来るように界面の酸化膜を調整する。これによって、電流が流れなくできれば、例えば、待機中の無駄なリーク電流を抑制することが可能となるので、携帯機器の長時間使用が可能になるなど、大きなメリットがある。
【０２９４】
以上説明したように、本発明の一実施形態によれば、以下の効果を奏することができる。
【０２９５】
（１）半導体／金属界面の接合において、接合する金属の実効仕事関数を、自由に制御することが可能である。
【０２９６】
（２）半導体（絶縁体、誘電体を含む）と金属との間の接合において、障壁を低下させることが可能である。その結果、オーミックな接合が実現できるので、消費電力を劇的に低下させることが可能である。
【０２９７】
（３）全く逆に、半導体（絶縁体、誘電体を含む）と金属との間の接合において、障壁を高めることも可能である。その結果、接合リークを抑えた半導体素子が実現できる。例えば、金属からなるソース／ドレインとチャネルとの接合において、ＭＩＳＦＥＴがオフの時のリークは障壁の大きさに依存するが、その障壁を大きくすることで、オフリークを抑制することが可能である。或いは、ＭＩＭキャパシタにおいて、半導体と金属との接合の障壁を高めることで、リーク電流を劇的に低下させることが可能である。
【０２９８】
本発明の一実施形態では、主にＭＩＳ構造を例にとって説明したが、これの構造に限定されるものではなく、ｎＭＩＳ構造とｐＭＩＳ構造を組み合わせれば、ＣＭＩＳ構造を作成することが出来る。
【０２９９】
また、本発明の一実施形態では、主にシリコン基板上に形成したＭＩＳ構造を例にとって説明したが、これの構造に限定されるものではない。シリコン基板以外の基板例えば、ガラス基板上にシリコン層を形成し、本発明の一実施形態のＭＩＳ構造を形成することも可能である。
【０３００】
また、本発明の一実施形態では、ＭＩＳ構造のゲート絶縁膜に第一絶縁膜（トンネル絶縁膜とも言う）／金属（ＦＧとも言う）／第二絶縁膜（ＩＰＤとも言う）、或いは、第一絶縁膜（トンネル絶縁膜とも言う）／第二絶縁膜（トラップ膜、電荷蓄積膜とも言う）／第三絶縁膜（ブロック膜とも言う）を例にとって説明した。これの構造はメモリセルとして説明したが、それに限定されるものではない。一部のＭＩＳ構造にメモリ効果を持たせ、各ＭＩＳ構造毎に閾値を変えることで、閾値に依存した回路を構築することが出来る。第一の閾値では、第一のパスが開き、第二のパスが閉まっている。しかし、第二の閾値では、第一、第二のパスともに開く、というようなパスの選定を行う回路などが考えられる。この回路はメモリ効果を持ったＭＩＳ構造によって、後から書き換えることも可能となる。
【０３０１】
また、本発明の一実施形態の技術を、Ｇｅ基板、ＧａＡｓ基板など化合物半導体の基板（Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＧａＩｎＡｓ、ＧａＮ、ＧａＩｎＮなど）の全に適用することが可能である。その場合は、最適な仕事関数が変化するだけで、構成には何ら変化がない。例えば、Ｇｅ基板の場合、ｎ型Ｇｅのソース／ドレインと金属との接合向けには４．０ｅＶ以下が適値であり、ｐ型Ｇｅのソース／ドレインと金属との接合向けには、４．６６ｅＶ以上が適値となる。各基板に対しの最適位置に、本発明の一実施形態の技術により界面状態を作成すればよい。
【０３０２】
また、ｐ型Ｇｅのソース／ドレインと金属との接合では、何もせずに、金属を接合すると、４．６ｅＶが実現できるので、こちら側は、何もせずにそのまま使うことも、一つの選択肢である。ｎ型Ｇｅのソース／ドレインと金属との間にのみ、本発明の一実施形態の技術を用いるということである。同様に、ｎ型ＩｎＰのソース／ドレインと金属との接合では、何もせずに、金属を接合すると、低接触が実現できるので、こちら側は、何もせずにそのまま使うことも、一つの選択肢である。ｐ型ＩｎＰのソース／ドレインと金属との間にのみ、本発明の一実施形態の技術を用いるということである。
【０３０３】
更に、Ｓｉ基板の一部にＧｅ、ＳｉＧｅ、ＳｉＣ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＧａＩｎＡｓ、ＧａＮ、ＧａＩｎＮなどを成長させ、その部分にＭＩＳＦＥＴを作成することも可能である。この場合も、それぞれの材料の仕事関数をもとに、本発明の一実施形態の技術を用いることが出来る。例えば、ｐＭＩＳＦＥＴとして、Ｇｅチャネルを用い、ｎＭＩＳＦＥＴとしてＩｎＰチャネルを用いる。この時、もともと接触抵抗を小さくすることが可能であるが、本発明の一実施形態の技術を用いることにより、完全にオーミックな接続が実現できる。
【０３０４】
また、半導体のソース／ドレインとソース／ドレイン金属電極との間に仕事関数を調整するための、本発明の一実施形態にかかる第１の酸化膜を挿入し、この第１の酸化膜と同等の第２酸化膜を、ゲート絶縁膜と金属からなるゲート電極との間に挿入することで、ゲート絶縁膜と金属からなるゲート電極との間の仕事関数と、半導体のソース／ドレインとソース／ドレイン金属電極との間の仕事関数の最適化を同時に図ることも可能である。第１の酸化膜では、最適値は、半導体（Ｓｉ基板など）のもつギャップの外側が最適である。それに対して、第２の酸化膜では、半導体（同じＳｉ基板など）のもつギャップの内側が最適である。最適な値になるように、更に工夫することが望ましい。例えば、第２の酸化膜側だけ、更に添加物を導入する方法などが有効である。また、チャネルのドーパントの調整ができる構成であれば、半導体のギャップの外側であっても適用可能である。空乏化したＳＯＩ基板などを用いた場合は、半導体ギャップの内側にかなり寄った仕事関数の位置が最適値となるので、第１の酸化膜とは別の調整が必要となる。
【符号の説明】
【０３０５】
２  ｐ型シリコン基板
３ａ、３ｂ  ｎ型エクステンション領域
４ａ、４ｂ  ｎ型不純物領域（ソース／ドレイン領域）
５  チャネル領域
６ａ  ＴｉＯ２膜
６ｂ  Ｗが添加されたＴｉＯ２膜（界面制御酸化膜）
８  ゲート絶縁膜
９  側壁
１０  Ｗが添加されたＴｉＯ２膜（界面制御酸化膜）
１２  ゲート電極
１２ａ、１２ｂ  金属のソース／ドレイン電極
１３  ゲート絶縁膜
１４ａ、１４ｂ  Ｗが添加されたＴｉＯ２膜（界面制御酸化膜）
１６  ゲート電極
１６ａ、１６ｂ  ソース／ドレイン電極
２２  ｎ型シリコン基板
２３ａ、２３ｂ  ｐ型エクステンション領域
２４ａ、２４ｂ  ｐ型不純物領域（ソース／ドレイン領域）
２５  チャネル領域
２６ａ  ＴｉＯ２膜
２６ｂ  Ｗが添加されたＴｉＯ２膜（界面制御酸化膜）
２８  ゲート絶縁膜
２９  側壁
３０  Ｗが添加されたＴｉＯＮ膜（界面制御酸化膜）
３２  ゲート電極
３２ａ、３２ｂ  金属のソース／ドレイン電極
【図１】
2010212361.tif 000003
【図２】
2010212361.tif 000004
【図３】
2010212361.tif 000005
【図４】
2010212361.tif 000006
【図５】
2010212361.tif 000007
【図６】
2010212361.tif 000008
【図７】
2010212361.tif 000009
【図８】
2010212361.tif 000010
【図９】
2010212361.tif 000011
【図１０】
2010212361.tif 000012
【図１１】
2010212361.tif 000013
【図１２】
2010212361.tif 000014
【図１３】
2010212361.tif 000015
【図１４】
2010212361.tif 000016
【図１５】
2010212361.tif 000017
【図１６】
2010212361.tif 000018
【図１７】
2010212361.tif 000019
【図１８】
2010212361.tif 000020
【図１９】
2010212361.tif 000021
【図２０】
2010212361.tif 000022
【図２１】
2010212361.tif 000023
【図２２】
2010212361.tif 000024
【図２３】
2010212361.tif 000025
【図２４】
2010212361.tif 000026
【図２５】
2010212361.tif 000027
【図２６】
2010212361.tif 000028
【図２７】
2010212361.tif 000029
【図２８】
2010212361.tif 000030
【図２９】
2010212361.tif 000031
【図３０】
2010212361.tif 000032
【図３１】
2010212361.tif 000033
【図３２】
2010212361.tif 000034
【図３３】
2010212361.tif 000035
【図３４】
2010212361.tif 000036
【図３５】
2010212361.tif 000037
【図３６】
2010212361.tif 000038
【図３７】
2010212361.tif 000039
【図３８】
2010212361.tif 000040
【図３９】
2010212361.tif 000041
【図４０】
2010212361.tif 000042
【図４１】
2010212361.tif 000043
【図４２】
2010212361.tif 000044
【図４３】
2010212361.tif 000045
【図４４】
2010212361.tif 000046
【図４５】
2010212361.tif 000047
【図４６】
2010212361.tif 000048
【図４７】
2010212361.tif 000049