(57)【要約】【課題】差動対回路出力の切り替えを行わなくとも、入力オフセット電圧をキャンセルすることのできる増幅回路を提供する。【解決手段】増幅回路１００は、入力切り替え部１が、切り替え信号の制御により、入力端子ＩＮ１、ＩＮ２にそれぞれ入力される２つの入力信号の出力先を２つの出力端子Ｏ１１、Ｏ１２の間で切り替え、差電圧増幅部２が、入力切り替え部１の出力端子Ｏ１１、Ｏ１２がそれぞれ接続される２つの入力端子Ｉ２１、Ｉ２２の間の差電圧を増幅し、ピークホールド部３が、差電圧増幅部２の出力電圧の最大値を保持し、ボトムホールド部４が、差電圧増幅部２の出力電圧の最小値を保持し、減算部５が、ピークホールド部３の出力電圧とボトムホールド部４の出力電圧との間の減算を行う。【選択図】図１
2010087542.tif 000002
【特許請求の範囲】
【請求項１】
切り替え信号の制御により２つの入力信号の出力先を２つの出力端子の間で切り替える入力切り替え部と、
前記入力切り替え部の前記２つの出力端子がそれぞれ接続される２つの入力端子を有し、前記２つの入力端子間の差電圧を増幅する差電圧増幅部と、
前記差電圧増幅部の出力電圧の最大値を保持するピークホールド部と、
前記差電圧増幅部の出力電圧の最小値を保持するボトムホールド部と、
前記ピークホールド部の出力電圧と前記ボトムホールド部の出力電圧との間の減算を行う減算部と
を備えることを特徴とする増幅回路。
【請求項２】
リセット信号が入力されたときに、前記ピークホールド部および前記ボトムホールド部の保持状態がリセットされる
ことを特徴とする請求項１に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路に関する。
【背景技術】
【０００２】
演算増幅器では、一般的に、回路を構成する素子特性の不均一などにより入力オフセット電圧が発生する。入力オフセット電圧があると、出力電圧に誤差が生じる。特に、入力電圧がセンサ信号などの微小な電圧であるときは、出力に及ぼす入力オフセット電圧の影響が大きくなる。この問題の解決を図るためには、入力オフセット電圧の除去が重要なものとなる。
【０００３】
この入力オフセット電圧除去のため、従来、入力切替部を介してアンプ部に入力される電圧信号の入力経路を切替えるとともに、入力切替前と切替後のアンプ部の出力をサンプルホールド部に格納し、それら出力を差動増幅回路部で足し合わせることで、アンプ部に生じるオフセットをキャンセルする増幅回路が提案されている（例えば、特許文献１参照。）。
【０００４】
しかし、上述の提案の増幅回路では、入力経路を切替えるときに、同時にアンプ部内部の差動対回路からの出力をスイッチで切替えており、このスイッチの素子特性にバラツキがあると、アンプ部の出力特性に歪みが生じる、という問題があった。
【特許文献１】特開２００８−２２４１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は、差動対回路出力の切り替えを行わなくとも、入力オフセット電圧をキャンセルすることのできる増幅回路を提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、切り替え信号の制御により２つの入力信号の出力先を２つの出力端子の間で切り替える入力切り替え部と、前記入力切り替え部の前記２つの出力端子がそれぞれ接続される２つの入力端子を有し、前記２つの入力端子間の差電圧を増幅する差電圧増幅部と、前記差電圧増幅部の出力電圧の最大値を保持するピークホールド部と、前記差電圧増幅部の出力電圧の最小値を保持するボトムホールド部と、前記ピークホールド部の出力電圧と前記ボトムホールド部の出力電圧との間の減算を行う減算部とを備えることを特徴とする増幅回路が提供される。
【発明の効果】
【０００７】
本発明によれば、差動対回路出力の切り替えを行わなくとも、入力オフセット電圧をキャンセルすることができる。
【発明を実施するための最良の形態】
【０００８】
図１は、本発明の実施の形態に係る増幅回路の構成の例を示すブロック図である。
【０００９】
本実施の形態の増幅回路１００は、切り替え信号の制御により、増幅回路１００の入力端子ＩＮ１、ＩＮ２にそれぞれ入力される２つの入力信号の出力先を２つの出力端子Ｏ１１、Ｏ１２の間で切り替える入力切り替え部１と、入力切り替え部１の出力端子Ｏ１１、Ｏ１２がそれぞれ接続される２つの入力端子Ｉ２１、Ｉ２２を有し、この入力端子Ｉ２１、Ｉ２２間の差電圧を増幅する差電圧増幅部２と、差電圧増幅部２の出力電圧の最大値を保持するピークホールド部３と、差電圧増幅部２の出力電圧の最小値を保持するボトムホールド部４と、ピークホールド部３の出力電圧とボトムホールド部４の出力電圧との間の減算を行う減算部５と、を備える。
【００１０】
入力切り替え部１は、切り替え信号の制御により、入力端子ＩＮ１に入力された信号を出力端子Ｏ１１に出力し、入力端子ＩＮ２に入力された信号を出力端子Ｏ１２に出力するバー状態と、入力端子ＩＮ１に入力された信号を出力端子Ｏ１２に出力し、入力端子ＩＮ２に入力された信号を出力端子Ｏ１１に出力するクロス状態とに切替える。
【００１１】
この入力切り替え部１の切り替えにより、差電圧増幅部２に入力される差電圧の極性が反転する。
【００１２】
差電圧増幅部２は、この極性が反転する差電圧を増幅するが、入力端子Ｉ２１、Ｉ２２間にオフセットがあると、そのオフセット電圧分、出力振幅の中心値がずれる。
【００１３】
すなわち、差電圧増幅部２の出力端子には、入力切り替え部１の切り替えに応じて、本来の正極性の出力電圧あるいは負極性の出力電圧にオフセット電圧による変動分が加算された電圧が、交互に出力される。
【００１４】
したがって、ピークホールド部３には、本来の正極性の出力電圧にオフセット電圧による変動分が加算された電圧が保持され、ボトムホールド部４には、本来の負極性の出力電圧にオフセット電圧による変動分が加算された電圧が保持される。
【００１５】
そこで、減算部５により、ピークホールド部３の出力電圧からボトムホールド部４の出力電圧を差し引く減算を実行すると、その両者に加算されていたオフセット電圧による変動分がキャンセルされる。すなわち、出力端子ＯＵＴに出力される増幅回路１００の出力電圧から、差電圧増幅部２の入力オフセット電圧の影響を除去することができる。
【００１６】
このような本実施の形態によれば、差電圧増幅部２内部に構成される差動対回路の出力の切り替えを行わなくとも、入力オフセット電圧をキャンセルすることができる。
【００１７】
以下、本発明の具体的な実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【実施例】
【００１８】
図２は、本発明の実施例に係る増幅回路の構成の例を示す回路図である。
【００１９】
入力切り替え部１は、切り替え信号により連動してスイッチング動作を行う２つのスイッチＳＷ１、ＳＷ２により、バー状態とクロス状態との切り替えを行う。
【００２０】
差電圧増幅部２は、演算増幅器ＯＰ２と、入力端子Ｉ２１と演算増幅器ＯＰ２の反転入力端子との間に接続された抵抗Ｒ２１と、演算増幅器ＯＰ２の出力端子と演算増幅器ＯＰ２の反転入力端子との間に接続された抵抗Ｒ２２と、入力端子Ｉ２２と演算増幅器ＯＰ２の非反転入力端子との間に接続された抵抗Ｒ２３と、演算増幅器ＯＰ２の非反転入力端子と接地端子との間に接続された抵抗Ｒ２４と、を有する。
【００２１】
いま、入力端子ＩＮ１、ＩＮ２間に入力される電圧をＶ１、演算増幅器ＯＰ２の入力オフセット電圧をＶａとし、抵抗Ｒ２１および抵抗Ｒ２３の抵抗値をＲ１、抵抗Ｒ２２および抵抗Ｒ２４の抵抗値をＲ２とすると、電圧増幅部２の出力電圧Ｖ２は、
Ｖ２ｂ＝−（Ｒ２／Ｒ１）×Ｖ１＋（１＋Ｒ２／Ｒ１）×Ｖａ
Ｖ２ｃ＝（Ｒ２／Ｒ１）×Ｖ１＋（１＋Ｒ２／Ｒ１）×Ｖａ
と表される。
【００２２】
ここで、Ｖ２ｂは、入力切り替え部１がバー状態であるときの電圧増幅部２の出力電圧を表し、Ｖ２ｃは、入力切り替え部１がクロス状態であるときの電圧増幅部２の出力電圧を表す。
【００２３】
図３に、入力切り替え部１によりバー状態とクロス状態との切り替えを行ったときの差電圧増幅部２の出力電圧の変化の様子を示す。
【００２４】
図３に示すように、電圧増幅部２の出力電圧Ｖ２として、入力オフセット電圧Ｖａによる変動分（１＋Ｒ２／Ｒ１）×Ｖａを中心に、極性の異なる同じ振幅（Ｒ２／Ｒ１）×Ｖ１が出力される。
【００２５】
図２に戻って、ピークホールド部３は、電圧増幅部２の出力が非反転入力端子に接続された演算増幅器ＯＰ３と、演算増幅器ＯＰ３の出力に順方向に接続されたダイオードＤ３と、ダイオードＤ３の出力端子と接地端子との間に接続されたキャパシタＣ３と、を有する。キャパシタＣ３の出力端子は、演算増幅器ＯＰ３の反転入力端子に接続される。
【００２６】
電圧増幅部２の出力電圧がキャパシタＣ３の出力電圧よりも高い間はダイオードＤ３が導通し、キャパシタＣ３の充電が行われる。電圧増幅部２の出力電圧が最大値に達すると、キャパシタＣ３の充電が停止し、キャパシタＣ３に電圧増幅部２の出力電圧の最大値が保持される。
【００２７】
したがって、ピークホールド部３には、入力切り替え部１がクロス状態であるときの電圧増幅部２の出力電圧Ｖ２ｃが保持される。すなわち、ピークホールド部３の出力電圧をＶ３とすると、
Ｖ３＝Ｖ２ｃ
となる。
【００２８】
ピークホールド部３の出力をリセットするときは、キャパシタＣ３に並列に接続されたスイッチＳＷ３をリセット信号により導通させ、キャパシタＣ３に蓄積された電荷を放電する。
【００２９】
また、ボトムホールド部４は、電圧増幅部２の出力が非反転入力端子に接続された演算増幅器ＯＰ４と、演算増幅器ＯＰ４の出力に逆方向に接続されたダイオードＤ４と、ダイオードＤ４の出力端子と接地端子との間に接続されたキャパシタＣ４と、を有する。キャパシタＣ４の出力端子は、演算増幅器ＯＰ４の反転入力端子に接続される。
【００３０】
電圧増幅部２の出力電圧がキャパシタＣ４の出力電圧よりも低い間はダイオードＤ４が導通し、キャパシタＣ４の放電が行われる。電圧増幅部２の出力電圧が最小値に達すると、キャパシタＣ４の放電が停止し、キャパシタＣ４に電圧増幅部２の出力電圧の最小値が保持される。
【００３１】
したがって、ボトムホールド部４には、入力切り替え部１がバー状態であるときの電圧増幅部２の出力電圧Ｖ２ｂが保持される。すなわち、ボトムホールド部４の出力電圧をＶ４とすると、
Ｖ４＝Ｖ２ｂ
となる。
【００３２】
ボトムホールド部４の出力をリセットするときは、キャパシタＣ４に並列に接続されたスイッチＳＷ４をリセット信号により導通させ、キャパシタＣ４に蓄積された電荷を放電する。
【００３３】
減算部５は、演算増幅器ＯＰ５と、ピークホールド部３の出力端子と演算増幅器ＯＰ２の反転入力端子との間に接続された抵抗Ｒ５１と、演算増幅器ＯＰ５の出力端子と演算増幅器ＯＰ５の反転入力端子との間に接続された抵抗Ｒ５２と、ボトムホールド部４の出力端子と演算増幅器ＯＰ５の非反転入力端子との間に接続された抵抗Ｒ５３と、演算増幅器ＯＰ５の非反転入力端子と接地端子との間に接続された抵抗Ｒ５４と、を有し、抵抗Ｒ５１〜抵抗Ｒ５４の抵抗値を同じ値にする。
【００３４】
減算部５の出力電圧をＶ５とすると、ピークホールド部３の出力電圧Ｖ３およびボトムホールド部４の出力電圧Ｖ４を用いて、
Ｖ５＝Ｖ３−Ｖ４
と表される。これより、
Ｖ５＝Ｖ２ｃ−Ｖ２ｂ
となり、
Ｖ５＝（Ｒ２／Ｒ１）×Ｖ１＋（１＋Ｒ２／Ｒ１）×Ｖａ
−｛−（Ｒ２／Ｒ１）×Ｖ１＋（１＋Ｒ２／Ｒ１）×Ｖａ｝
＝２×（Ｒ２／Ｒ１）×Ｖ１
となる。
【００３５】
この減算部５の出力電圧Ｖ５の様子を図４に示す。
【００３６】
図４に示すように、減算部５の出力電圧Ｖ５は、入力切り替え部１による切り替えに関らず、演算増幅器ＯＰ２の入力オフセット電圧Ｖａがキャンセルされた一定の値となる。
【００３７】
なお、演算増幅器ＯＰ３〜演算増幅器ＯＰ５それぞれの入力オフセット電圧は、差電圧増幅部２の出力電圧Ｖ２が各入力オフセット電圧に対して十分大きくなるよう抵抗値Ｒ１、Ｒ２を設定することにより、無視することができる。
【００３８】
このような本実施例によれば、入力電圧を演算増幅器ＯＰ２へ入力するときに、入力電圧の極性を交互に反転させ、その出力電圧の最大と最小値の減算を行うことにより、演算増幅器ＯＰ２の入力オフセット電圧Ｖａがキャンセルされた出力電圧を得ることができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態に係る増幅回路の構成の例を示すブロック図。
【図２】本発明の実施例に係る増幅回路の構成の例を示す回路図。
【図３】本発明の実施例に係る増幅回路の動作を説明するための波形図。
【図４】本発明の実施例に係る増幅回路の動作を説明するための波形図。
【符号の説明】
【００４０】
１  入力切り替え部
２  差電圧増幅部
３  ピークホールド部
４  ボトムホールド部
５  減算部
ＯＰ２〜ＯＰ５  演算増幅器
Ｒ２１〜Ｒ２４、Ｒ５１〜Ｒ５４  抵抗
ＳＷ１１、ＳＷ１２、ＳＷ３、ＳＷ４  スイッチ
Ｄ３、Ｄ４  ダイオード
Ｃ３、Ｃ４  キャパシタ
【図１】
2010087542.tif 000003
【図２】
2010087542.tif 000004
【図３】
2010087542.tif 000005
【図４】
2010087542.tif 000006