(57)【要約】【課題】回路基板に直接実装されている標準メモリの交換に対応可能なメモリ制御装置を提供すること。【解決手段】ＤＤＲ２メモリ１３はコントロール基板１に直接実装されている。ＲＯＭ１２の設定情報テーブル１２１には、コントローラ基板１への実装が可能なＤＤＲ２のＯＤＴ及びＯＣＤに関する複数の設定情報が記憶されており、そのうち１つは標準設定情報として記憶されている。ＣＰＵ１１はまず標準設定情報を用いてＤＤＲ２メモリ１３の動作確認を行う。正常に動作しなかった場合、他の設定情報を用いて再度動作確認を行う。【選択図】図１
2010092384.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体メモリの設定情報と、その設定情報のうち１つを標準設定情報として記憶する記憶手段と、
前記標準設定情報を用いて基板に配設された半導体メモリの動作確認を行う確認手段と、
前記確認手段によって前記半導体メモリが正常に動作しないと判断された場合、前記標準設定情報とは異なる設定情報を順次用いて前記確認手段に対して前記半導体メモリの動作確認を行わせる制御手段と、
前記半導体メモリが正常に動作すると判断された時点で前記確認手段による動作確認を中止させ、前記半導体メモリが正常に動作したときの設定情報を標準設定情報に置き換えて前記記憶手段に記憶させる置換手段と、
を備えたメモリ制御装置。
【請求項２】
前記半導体メモリはＯＤＴ（On Die Termination）機能を備えたものであり、
前記記憶手段は、設定情報として、前記半導体メモリの終端抵抗を記憶するものである請求項１に記載のメモリ制御装置。
【請求項３】
前記半導体メモリはＯＣＤ（Off Chip Driver）機能を備えたものであり、
前記記憶手段は、設定情報として、前記半導体メモリのデータ出力部の抵抗値の調整に関する情報を記憶するものである請求項１に記載のメモリ制御装置。
【請求項４】
前記半導体メモリはＯＤＴ機能及びＯＣＤ機能を備えたものであり、
前記記憶手段は、設定情報として、前記半導体メモリの終端抵抗及びデータ出力部の抵抗値の調整に関する情報を記憶するものである請求項１に記載のメモリ制御装置。
【請求項５】
前記半導体メモリは、ＤＤＲ２−ＳＤＲＡＭ（Double-Date-Rate-2 Synchronous Dynamic Random Access Memory）である請求項１〜４の何れか一項に記載のメモリ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ、特にＤＤＲ２−ＳＤＲＡＭを制御するメモリ制御装置に関するものである。
【背景技術】
【０００２】
従来、画像形成装置等に使用する半導体メモリは、回路基板に直接実装された標準メモリと、複数の半導体メモリをプリント基板上に搭載したメモリモジュール（ＤＩＭＭ：Dual Inline Memory Module）によって構成されている。メモリモジュールに搭載された拡張メモリの場合、メモリ制御装置はＳＰＤ（Serial Presence Detect）を読み込むことにより、半導体メモリの種類や容量、アクセススピード等の仕様情報を取得し、その仕様情報に応じて拡張メモリに対する制御を行っている。
【０００３】
一方、標準メモリは、回路基板に半田等で直接実装されており、標準メモリそのものの交換はほとんどないという前提から、一般的にＳＰＤのような機能はない。従って、標準メモリの仕様情報は、メモリ制御装置内で固定的に記憶されている。画像形成装置の起動時等に標準メモリの動作確認をする際、メモリ制御装置は、この固定的に記憶されている仕様情報に応じて標準メモリに対してアクセスを行うことによって確認を行う。特許文献１〜３には、半導体メモリの動作確認についての技術が記載されている。
【特許文献１】特開平８−４４５７１号公報
【特許文献２】特開２００５−１５８１６６号公報
【特許文献３】特開２００５−３５４４７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、実際には、標準メモリが実装された回路基板の部品故障や調査等の為に、標準メモリを取り外し、別の標準メモリと交換する場合がある。これは、回路基板そのものを新しい回路基板と交換するとコストがかかってしまうため、標準メモリを交換することによって修理コストを抑えるためである。
【０００５】
しかし、メモリ制御装置には交換前の標準メモリの仕様情報が固定的に記憶されているため、仕様の異なる半導体メモリを実装することができない。例えば、交換前の標準メモリと同製品が製造中止等の理由で使用できず、仕様の異なる半導体メモリを使用せざる得ない場合、結局標準メモリを実装する回路基板そのものを交換する必要があり、コストがかかっていた。
【０００６】
本発明は、上記の問題を解決するためになされたもので、回路基板に直接実装されている標準メモリの交換に対応可能なメモリ制御装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明のメモリ制御装置は、複数の半導体メモリの設定情報と、その設定情報のうち１つを標準設定情報として記憶する記憶手段と、前記標準設定情報を用いて基板に配設された半導体メモリの動作確認を行う確認手段と、前記確認手段によって前記半導体メモリが正常に動作しないと判断された場合、前記標準設定情報とは異なる設定情報を順次用いて前記確認手段に対して前記半導体メモリの動作確認を行わせる制御手段と、前記半導体メモリが正常に動作すると判断された時点で前記確認手段による動作確認を中止させ、前記半導体メモリが正常に動作したときの設定情報を標準設定情報に置き換えて前記記憶手段に記憶させる置換手段と、を備えている。
【０００８】
この構成によれば、コントロール基板の修理や調査等のとき、実装されている半導体メモリを記憶手段に記憶されている設定情報で動作可能な他の半導体メモリに交換することができる。半導体メモリの交換でコントロール基板の修理に対応できる場合、コントロール基板そのものを交換する場合に比べてコストを削減することができる。
【０００９】
請求項２に記載の発明は、請求項１に記載のメモリ制御装置であって、前記半導体メモリはＯＤＴ機能を備えたものであり、前記記憶手段は、設定情報として、前記半導体メモリの終端抵抗を記憶するものである。
【００１０】
この構成によれば、コントロール基板の修理や調査等のとき、実装されている半導体メモリを記憶手段に記憶されている半導体メモリの終端抵抗の値で動作可能な他の半導体メモリに交換することができる。半導体メモリの交換でコントロール基板の修理に対応できる場合、コントロール基板そのものを交換する場合に比べてコストを削減することができる。
【００１１】
請求項３に記載の発明は、請求項１に記載のメモリ制御装置であって、前記半導体メモリはＯＣＤ機能を備えたものであり、前記記憶手段は、設定情報として、前記半導体メモリのデータ出力部の抵抗値の調整に関する情報を記憶するものである。
【００１２】
この構成によれば、半導体メモリを実装しているコントロール基板の修理や調査等のとき、実装されている半導体メモリを記憶手段に記憶されている半導体メモリのデータ出力部の抵抗値の調整に関する情報を用いて動作可能な他の半導体メモリに交換することができる。半導体メモリの交換でコントロール基板の修理に対応できる場合、コントロール基板そのものを交換する場合に比べてコストを削減することができる。
【００１３】
請求項４に記載の発明は、請求項１に記載のメモリ制御装置であって、前記半導体メモリはＯＤＴ機能及びＯＣＤ機能を備えたものであり、前記記憶手段は、設定情報として、前記半導体メモリの終端抵抗及びデータ出力部の抵抗値の調整に関する情報を記憶するものである。
【００１４】
この構成によれば、半導体メモリを実装しているコントロール基板の修理や調査等のとき、実装されている半導体メモリを記憶手段に記憶されている終端抵抗の値及び半導体メモリのデータ出力部の抵抗値の調整に関する情報を用いて動作可能な他の半導体メモリに交換することができる。半導体メモリの交換でコントロール基板の修理に対応できる場合、コントロール基板そのものを交換する場合に比べてコストを削減することができる。
【００１５】
請求項５に記載の発明は、請求項１〜４の何れか一項に記載のメモリ制御装置であって、前記半導体メモリは、ＤＤＲ２−ＳＤＲＡＭである。
【００１６】
この構成によれば、標準メモリとしてＤＤＲ２−ＳＤＲＡＭを実装しているコントロール基板の修理や調査等のとき、実装されているＤＤＲ２−ＳＤＲＡＭを記憶手段に記憶されている設定情報を用いて動作可能な他のＤＤＲ２−ＳＤＲＡＭに交換することができる。ＤＤＲ２−ＳＤＲＡＭの交換でコントロール基板の修理に対応できる場合、コントロール基板そのものを交換する場合に比べてコストを削減することができる。
【発明の効果】
【００１７】
この発明によれば、コントロール基板の修理や調査等のとき、実装されている半導体メモリを記憶手段に記憶されている半導体メモリの終端抵抗の値で動作可能な他の半導体メモリに交換することができる。半導体メモリの交換でコントロール基板の修理に対応できる場合、コントロール基板そのものを交換する場合に比べてコストを削減することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の一実施形態に係るメモリ制御装置について図面を参照して説明する。図１はメモリ制御装置を有するコントローラ基板１の構成を示すブロック図である。コントローラ基板１は、ＣＰＵ（Central Processing Unit）１１、不揮発性メモリ（ＲＯＭ；Read Only Memory）１２、ＤＤＲ２メモリ１３、ＤＩＭＭ１４等を備え、各部はバスＢを介して接続されている。尚、本実施の形態では、標準メモリであるＤＤＲ２メモリ１３としてＤＤＲ２−ＳＤＲＡＭ（以下、単に「ＤＤＲ２」という）を用いる場合について説明するが、ＯＤＴ機能及びＯＣＤ機能を備えた半導体メモリであれば適用可能である。また、本実施の形態では、ＣＰＵ１１とＲＯＭ１２が本発明に係るメモリ制御装置に相当する。
【００１９】
ＣＰＵ１１は、コントローラ基板１を備える装置全体の制御を行う。また、装置起動時等にＤＤＲ２メモリ１３の動作確認（メモリチェック）を行う際、ＣＰＵ１１はＲＯＭ１２に記憶されている設定情報テーブル１２１を読み出し、この設定情報に基づいてＤＤＲ２メモリ１３に対してアクセスする。動作確認の方法としては、例えば、ＣＰＵ１１が所定のデータをＤＤＲ２メモリ１３の所定のアドレスに書き込み、その後同アドレスからデータを読み出す。読み出したデータが書き込んだデータと同じ値であれば、ＣＰＵ１１は正常に動作が行われたと判断する。
【００２０】
ＤＤＲ２メモリ１３は、コントローラ基板１の標準メモリであり、コントローラ基板１に半田等で直接実装されている。ＤＤＲ２メモリ１３の機能として、ＯＤＴ機能及びＯＣＤ機能がある。ＯＤＴ機能とは、反射による信号の乱れを抑えるため、メモリ内部に終端抵抗を設ける技術である。ＤＤＲ−ＳＤＲＡＭ等は、この終端抵抗が回路基板上に実装されていた。しかしＤＤＲ２はメモリ内部に設けられることから、コストの削減等のメリットがある。
【００２１】
ＯＣＤ機能とは、メモリのデータ出力部の抵抗値を調整する機能である。この機能により、出力信号のプルアップ抵抗とプルダウン抵抗が等しくなるように電圧補正ができ、差動信号のクロスポイントが最適化され、差動信号とその他の信号の遅延時間が最小となる。
【００２２】
ＤＩＭＭ１４は、ＤＤＲ２等の拡張メモリを搭載したメモリモジュールである。ＤＩＭＭ１４に搭載されたＤＤＲ２のＯＤＴ及びＯＣＤの設定情報は、ＳＰＤが記憶する。ＳＰＤとしては、主にＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）等が用いられる。そして装置起動時等、ＣＰＵ１１がＳＰＤの内容を読み出し、ＯＤＴやＯＣＤの設定を行うことによって、ＤＩＭＭ１４に搭載されたＤＤＲ２に合わせた制御を行う。
【００２３】
一方、標準メモリであるＤＤＲ２メモリ１３は、コントロール基板１に直接実装するため、メモリそのものの交換はほとんどないという前提から、一般的にＳＰＤのような機能はない。従って、従来はＤＤＲ２メモリ１３の設定情報は固定されており、この固定された設定情報を用いてＣＰＵ１１は制御を行っていた。
【００２４】
しかし、実際は、コントロール基板１が故障した際、ＤＤＲ２メモリ１３の交換で修理に対応できる場合がある。この場合、ＤＤＲ２メモリ１３のみを交換した方が、コントロール基板１そのものを交換する場合に比べて修理コストを削減することができる。しかし、ＣＰＵ１１が用いるＯＤＴ及びＯＣＤの設定情報は固定的であるため、仕様の異なるＤＤＲ２を実装することができなかった。
【００２５】
そこで、本実施の形態では、予めＲＯＭ１２に異なるＯＤＴ及びＯＣＤの設定内容を複数記憶させることにより、ＤＤＲ２メモリ１３が仕様の異なるメモリに交換されても、正常に動作される方法について説明する。
【００２６】
ＲＯＭ１２は、設定情報テーブル１２１を記憶する。図２は設定情報テーブル１２１のデータ構成の一例を示した図である。設定情報テーブル１２１には、コントローラ基板１への実装が可能なＤＤＲ２のＯＤＴ及びＯＣＤに関する複数の設定情報が記憶されている。具体的には、終端抵抗の値とＤＤＲ２のデータ出力部の抵抗値の調整に関する情報が組み合わされて記憶されている。この設定情報テーブル１２１には、コントロール基板１に実装して正常に動作することが確認された実績のあるＤＤＲ２の設定情報のみが記憶される。
【００２７】
また、設定情報テーブル１２１には、何れの設定情報が標準設定情報であるかを示すフラグも記憶される。標準設定情報とは、ＣＰＵ１１によるＤＤＲ２メモリ１３の動作確認の際に最初に用いられる設定情報のことをいう。設定情報テーブル１２１において、フラグ＝‘１’となっている設定情報が標準設定情報であり、図２ではＣＡＳＥ１が標準設定情報として記憶されている。
【００２８】
図３は、ＣＰＵ１１によるＤＤＲ２メモリ１３の動作確認の流れを示すフローチャートである。これは装置起動時や、部品交換後等に適宜行われる。
【００２９】
まず、ＣＰＵ１１はＲＯＭ１２の設定情報テーブル１２１から標準設定情報を読み出し（ステップＳ１１）、この標準設定情報を用いてＤＤＲ２メモリ１３の動作確認を行う（ステップＳ１２）。標準設定情報を用いて正常に動作した場合（ステップＳ１３及びＳ１４；ＹＥＳ）、ＣＰＵ１１は動作確認処理を終了する。
【００３０】
正常に動作しなかった場合（ステップＳ１３；ＮＯ）、設定情報テーブル１２１に記憶されている設定情報の内、まだ読み出していない設定情報があるときは（ステップＳ１６；ＹＥＳ）、ＣＰＵ１１は設定情報テーブル１２１から異なる設定情報を読み出し（ステップＳ１７）、読み出した設定情報を用いて再び動作確認を行う（ステップＳ１２）。ここで、設定情報テーブル１２１に記憶されている何れの設定情報を用いても正常に動作しなかった場合、つまり、ステップＳ１６においてＣＰＵ１１が全ての設定情報を読み出したと判断した場合（ステップＳ１６；ＮＯ）、ＣＰＵ１１はメモリエラーと判断する（ステップＳ１８）。メモリエラーとなったときは、例えば、コントロール基板１がコピー機等の画像形成装置に搭載されている場合、ＣＰＵ１１は画像形成装置の表示パネルに対してエラーメッセージや、ユーザに対してサービスセンターに連絡を促すメッセージ等を表示させる。
【００３１】
また、標準設定情報ではない設定情報を用いて正常に動作した場合（ステップＳ１４；ＮＯ）、ＣＰＵ１１は正常に動作したときに用いた設定情報を標準設定情報として置き換える（ステップＳ１５）。つまり、ＣＰＵ１１は、設定情報テーブル１２１の標準設定情報のフラグを‘０’とし、正常に動作したときに用いた設定情報のフラグを‘１’とする。そして、ＣＰＵ１１は動作確認処理を終了する。
【００３２】
以上、説明したように、ＲＯＭ１２に標準メモリとして用いるＤＤＲ２のＯＤＴ及びＯＣＤに関する設定情報を複数記憶させることにより、コントロール基板１に実装されているＤＤＲ２メモリ１３を記憶されている設定情報で動作可能な他のＤＤＲ２に交換することができる。従って、ＤＤＲ２メモリ１３の交換でコントロール基板１の修理に対応できる場合、コントロール基板１そのものを交換する場合に比べてコストを削減することができる。
【００３３】
尚、本実施の形態の設定情報テーブル１２１には、ＯＤＴに関する情報（終端抵抗の値）とＯＣＤに関する情報（ＤＤＲ２のデータ出力部の抵抗値の調整に関する情報）が組み合わされて記憶されていることとした。これは、コントロール基板１に実装して正常に動作することが確認された実績のあるＤＤＲ２にのみ交換を可能とし、回路動作に対する信頼性を確保するためである。
【００３４】
しかし、このような信頼性確保が必要ない場合は、ＯＤＴに関する情報とＯＣＤに関する情報を組み合わすことなく、それぞれ独立させて記憶してもよい。この場合、設定情報テーブル１２１は標準設定情報として、１組のＯＤＴに関する情報とＯＣＤに関する情報を記憶する。そして、ＤＤＲ２メモリ１３の動作確認の際に標準設定情報で正常に動作しなかった場合、ＣＰＵ１１は、ＯＤＴに関する情報とＯＣＤに関する情報の全ての組み合わせを用いて動作確認を行う。
【図面の簡単な説明】
【００３５】
【図１】コントロール基板の構成を示すブロック図。
【図２】設定情報テーブルのデータ構成を示す図。
【図３】ＤＤＲ２メモリの動作確認の流れを示すフローチャート。
【符号の説明】
【００３６】
１      コントロール基板
２      メモリ制御装置
１１    ＣＰＵ（確認手段、制御手段、置換手段）
１２    ＲＯＭ（記憶手段）
１２１  設定情報テーブル
１３    ＤＤＲ２メモリ（半導体メモリ）
１４    ＤＩＭＭ
【図１】
2010092384.tif 000003
【図２】
2010092384.tif 000004
【図３】
2010092384.tif 000005