(57)【要約】      （修正有）【課題】キャパシタの強誘電体又は高誘電体からなる容量絶縁膜が水素バリア膜から発生する水素によって劣化することを確実に防止できるようにする半導体記憶装置及びその製造方法を提供する。【解決手段】半導体記憶装置は、半導体基板１１の上に形成された強誘電体又は高誘電体からなる容量絶縁膜１８を有するキャパシタ２０と、キャパシタ２０の下側に形成された第１の水素バリア膜１５とを有している。第１の水素バリア膜１５は、フッ素を含む窒化シリコンからなる。【選択図】図１
2010278197.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上に形成された強誘電体又は高誘電体からなる容量絶縁膜を有するキャパシタと、
前記キャパシタの周囲に形成された水素バリア膜とを備え、
前記水素バリア膜の少なくとも一部は、フッ素を含むことを特徴とする半導体記憶装置。
【請求項２】
前記水素バリア膜は、水素基がフッ素基で置換されていることを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記水素バリア膜は、フッ素含有窒化シリコン膜であることを特徴とする請求項１又は２記載の半導体記憶装置。
【請求項４】
前記フッ素含有窒化シリコン膜におけるフッ素の結合量は７×１０２１個／ｃｍ３よりも大きいことを特徴とする請求項３に記載の半導体記憶装置。
【請求項５】
前記フッ素含有窒化シリコン膜の膜厚は、１０ｎｍ以上であることを特徴とする請求項３又４に記載の半導体記憶装置。
【請求項６】
前記キャパシタは、前記半導体基板の上に複数形成されており、
前記水素バリア膜は、前記複数のキャパシタの１つのキャパシタごとにその周囲を覆っていることを特徴とする請求項１〜５のいずれか１項に記載の半導体記憶装置。
【請求項７】
前記キャパシタは、前記半導体基板の上に複数形成されており、
前記水素バリア膜は、前記複数のキャパシタの２つ以上のキャパシタごとにその周囲を覆っていることを特徴とする請求項１〜５のいずれか１項に記載の半導体記憶装置。
【請求項８】
半導体基板の上に、強誘電体又は高誘電体からなるキャパシタを形成する工程と、
前記キャパシタの周囲に水素バリア膜を形成する工程とを備え、
前記水素バリア膜を形成する工程において、前記水素バリア膜の少なくとも一部に、シリコンと水素との結合を有する第１の原料ガス、窒素と水素との結合を有する第２の原料ガス及びフッ素を含む第３の原料ガスを反応させることにより、フッ素含有窒化シリコン膜を形成することを特徴とする半導体記憶装置の製造方法。
【請求項９】
前記水素バリア膜を形成する工程において、前記フッ素含有窒化シリコン膜は、シリコンと水素との結合及び窒素と水素との結合が、シリコンとフッ素との結合及び窒素とフッ素との結合にそれぞれ置換されることにより形成されることを特徴とする請求項８に記載の半導体記憶装置の製造方法。
【請求項１０】
前記水素バリア膜を形成する工程において、前記第３の原料ガスには、フッ化シリコン、フッ化硫黄、フッ化メチル、フッ化ヒ素、フッ化リン、フッ化ホウ素、フッ化炭素及びフッ化窒素のうちから選ばれた少なくとも１つのガスを用いることを特徴とする請求項８又は９に記載の半導体記憶装置の製造方法。
【請求項１１】
前記フッ素含有窒化シリコン膜におけるフッ素の結合量は７×１０２１個／ｃｍ３よりも大きいことを特徴とする請求項８〜１０のいずれか１項に記載の半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置及びその製造方法、特に、容量絶縁膜に強誘電体又は高誘電体を用いたキャパシタを有する半導体記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
容量絶縁膜に強誘電体又は高誘電体を用いた半導体記憶装置は、ヒステリシス特性による残留分極及び高い比誘電率を有していることから、ＤＲＡＭ（dynamic random access memory）を筆頭とする揮発性半導体記憶装置又はフラッシュメモリを筆頭とする不揮発性半導体記憶装置の分野における、酸化シリコン又は窒化シリコンからなる容量絶縁膜を用いたキャパシタを有する半導体記憶装置と置き換えることができる。
【０００３】
しかしながら、強誘電体又は高誘電体は、結晶構造自体がその物理的特性を決定する金属酸化物であるため、水素による還元作用の影響が大きい。一方、ＭＯＳ(metal oxide semiconductor）トランジスタの形成プロセス、多層配線の形成プロセス及び保護膜の形成プロセス等には、水素（Ｈ２）ガスはもとより水素原子を含むシラン（ＳｉＨ４）ガス、レジスト材料及び水（水分）等を用いる工程を多く含み、強誘電体又は高誘電体における物理特性の劣化が懸念される。
【０００４】
そこで、近年、キャパシタの周囲に水素バリア層を設け、該キャパシタを単体ごとに又は複数のキャパシタを一単位として、一のキャパシタ又は複数のキャパシタの全体を水素バリア層によって覆う技術が提示されている（例えば、特許文献１を参照。）。 
【０００５】
以下、特許文献１に記載された従来例に係る、強誘電体を用いた容量絶縁膜を用いたキャパシタを有する半導体記憶装置について図６を参照しながら説明する。 図６に示すように、半導体基板１には、ＭＯＳトランジスタ２が形成され、該ＭＯＳトランジスタ２は上面が平坦化された層間絶縁膜３によって覆われている。層間絶縁膜３の上には、下部電極７、強誘電体膜８及び上部電極９からなる強誘電体キャパシタが形成されており、該強誘電体キャパシタの周囲は、水素バリア膜４、５、５Ａ、６及び１０により、その上方、側方及び下方が覆われている。
【０００６】
このように、従来の半導体記憶装置は、複数の水素バリア膜によって強誘電体キャパシタの上方、側方及び下方が覆われているため、キャパシタを形成した後の半導体形成プロセスにおいて、キャパシタが水素雰囲気にさらされたとしても強誘電体膜が還元されることがないため、信頼性に優れたキャパシタを得ることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３６５４５８５号公報
【非特許文献】
【０００８】
【非特許文献１】International Symposium on Application of Ferroelectrics (ISAF)  2007，29B-FR3-I2，Development of Integration Technology of Stacked Capacitors Using SrBi2Ta2O9 Thin Films Applicable to 0.25μm FeRAM, K. Ashikaga, T. Yamanobe, K. Takaya, S. Ozawa, T. Hayashi and Y. Kobayashi (Oki Electric)
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、本願発明者は、前記従来の半導体記憶装置について種々の検討を重ねた結果、水素バリア層に周囲が覆われているにも拘わらず、強誘電体を用いた容量絶縁膜を有する半導体記憶装置の電気特性が劣化することを確認している。
【００１０】
そこで、本願発明者はこの劣化原因を究明し、半導体製造工程中又は半導体記憶装置の完成後の組み立て封止工程の際の熱処理によって、水素バリア膜自体に含まれる水素が脱離して強誘電体膜を還元することによって、強誘電体キャパシタの電気特性を劣化させているとの結論を得ている。
【００１１】
図６に本願発明者が推定した強誘電体膜の劣化のモデルを模式化して示す。図６に示すように、窒化シリコン（ＳｉＮ）からなる水素バリア膜５、１０から発生した水素が、矢印の経路を経て強誘電体膜８に達し、強誘電体膜８に達した水素が強誘電体を還元して該強誘電体の強誘電性を消失し、メモリとしての機能を失わせるというものである。
【００１２】
そこで、本発明は、前記の問題に鑑み、キャパシタの強誘電体又は高誘電体からなる容量絶縁膜が水素バリア膜から発生する水素によって劣化することを確実に防止できるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するため、本発明は、半導体記憶装置を、製造工程中に水素バリア膜に必然的に含まれる水素をフッ素で置換する構成とする。
【００１４】
具体的に、本発明に係る半導体記憶装置は、半導体基板の上に形成された強誘電体又は高誘電体からなる容量絶縁膜を有するキャパシタと、キャパシタの周囲に形成された水素バリア膜とを備え、水素バリア膜の少なくとも一部はフッ素を含むことを特徴とする。
【００１５】
本発明の半導体記憶装置によると、キャパシタの周囲に形成された水素バリア膜の少なくとも一部にはフッ素を含むため、水素バリア膜からの脱離水素による容量絶縁膜の還元が著しく低減される。その結果、容量絶縁膜の水素による劣化を確実に防止できるので、電気特性（動作特性）に優れた高品質の半導体記憶装置を得ることができる。
【００１６】
本発明の半導体記憶装置において、水素バリア膜は、水素基がフッ素基で置換されていることが好ましい。ここで、Ｓｉ−Ｈのように、−Ｈで終端している結合状態を水素基と定義し、また同様に、Ｓｉ−Ｆのように−Ｆで終端している結合状態をフッ素基と定義する。
【００１７】
本発明の半導体記憶装置において、水素バリア膜は、フッ素含有窒化シリコン膜であってもよい。
【００１８】
この場合に、フッ素含有窒化シリコン膜におけるフッ素の結合量は７×１０２１個／ｃｍ３よりも大きいことが好ましい。
【００１９】
また、この場合に、フッ素含有窒化シリコン膜の膜厚は、１０ｎｍ以上であってよい。
【００２０】
本発明の半導体記憶装置において、キャパシタは半導体基板の上に複数形成されており、水素バリア膜は、複数のキャパシタの１つのキャパシタごとにその周囲を覆っていてもよい。
【００２１】
また、本発明の半導体記憶装置において、キャパシタは半導体基板の上に複数形成されており、水素バリア膜は、複数のキャパシタの２つ以上のキャパシタごとにその周囲を覆っていてもよい。
【００２２】
本発明に係る半導体記憶装置の製造方法は、半導体基板の上に強誘電体又は高誘電体からなるキャパシタを形成する工程と、キャパシタの周囲に水素バリア膜を形成する工程とを備え、水素バリア膜を形成する工程において、水素バリア膜の少なくとも一部に、シリコンと水素との結合を有する第１の原料ガス、窒素と水素との結合を有する第２の原料ガス及びフッ素を含む第３の原料ガスを反応させることにより、フッ素含有窒化シリコン膜を形成することを特徴とする。
【００２３】
本発明の半導体記憶装置の製造方法によると、キャパシタの周囲に、その少なくとも一部がフッ素含有窒化シリコンからなる水素バリア膜を形成する。このため、製造中の水素バリア膜に残存する水素の含有量が低減されて、水素バリア膜からの脱離水素による容量絶縁膜の還元が著しく低減されるので、容量絶縁膜の水素による劣化を確実に防止することができる。その結果、電気特性（動作特性）に優れた高品質の半導体記憶装置を得ることができる。
【００２４】
本発明の半導体記憶装置の製造方法は、水素バリア膜を形成する工程において、フッ素含有窒化シリコン膜は、シリコンと水素との結合及び窒素と水素との結合がシリコンとフッ素との結合及び窒素とフッ素との結合にそれぞれ置換されることにより形成されてもよい。
【００２５】
本発明の半導体記憶装置の製造方法は、水素バリア膜を形成する工程において、第３の原料ガスには、フッ化シリコン、フッ化硫黄、フッ化メチル、フッ化ヒ素、フッ化リン、フッ化ホウ素、フッ化炭素及びフッ化窒素のうちから選ばれた少なくとも１つのガスを用いることができる。
【００２６】
本発明の半導体記憶装置の製造方法において、フッ素含有窒化シリコン膜におけるフッ素の結合量は７×１０２１個／ｃｍ３よりも大きいことが好ましい。
【発明の効果】
【００２７】
本発明に係る半導体記憶装置及びその製造方法によると、水素バリア膜からの脱離水素による容量絶縁膜の還元が著しく低減されて、容量絶縁膜の水素による劣化を確実に防止できるため、より高品質の半導体記憶装置を実現することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態に係る半導体記憶装置を示す要部の断面図である。
【図２】本発明の一実施形態に係る半導体記憶装置に形成される、窒化シリコンを用いた水素バリア膜の場合の分極量を１と規格化したときの分極量の向上効果と窒化シリコン膜のフッ素結合量との関係を示すグラフである。
【図３】（ａ）〜（ｃ）は本発明の一実施形態に係る半導体記憶装置の製造方法を示す工程順の断面図である。
【図４】本発明の一実施形態に係るフッ素含有窒化シリコンからなる水素バリア膜を成膜する成膜装置の一例を示す模式的な断面図である。
【図５】本発明の実施形態に係る半導体記憶装置に形成される窒化シリコン膜のフッ素結合量と窒化シリコン膜の原料ガスであるＳｉＦ４の流量との関係を示すグラフである。
【図６】従来例に係る半導体記憶装置を示す要部の断面図である。
【発明を実施するための形態】
【００２９】
（一実施形態）
本発明の一実施形態に係る半導体記憶装置について図面を参照しながら説明する。
【００３０】
図１に示すように、本実施形態に係る半導体記憶装置は、例えば、シリコン（Ｓｉ）からなる半導体基板１１のメモリ領域にＭＯＳトランジスタ１２が形成されている。ＭＯＳトランジスタ１２における第１の不純物拡散層１２ａには該ＭＯＳトランジスタ１２を介してメモリデータを読み出すためのビット線１３が接続されている。
【００３１】
半導体基板１１上のメモリ領域には、ＭＯＳトランジスタ１２を覆うように、例えばＢＰＳＧ(boro-phospho-silicate glass）からなる第１の層間絶縁膜１４が、その上面を平坦化されて形成されている。第１の層間絶縁膜１４の上には、フッ素含有窒化シリコンからなる第１の水素バリア膜１５が形成されている。第１の層間絶縁膜１４及び第１の水素バリア膜１５にはこれらを貫通して、ＭＯＳトランジスタ１２の第２の不純物拡散層１２ｂと電気的に接続されたコンタクトプラグ１６が形成されている。
【００３２】
第１の水素バリア膜１５の上には、コンタクトプラグ１６と接続されるように、下部電極１７、強誘電体又は高誘電体を含む容量絶縁膜１８及び上部電極１９が順次積層されたキャパシタ２０が形成されている。第１の水素バリア膜１５の上には、キャパシタ２０の上面及び側面を覆うように、例えば窒化シリコン（ＳｉＮ）又は窒化チタンアルミニウム（ＴｉＡｌＮ）等からなる第２の水素バリア膜２１が形成されている。また、第２の水素バリア膜２２の上には、ＢＰＳＧ等の酸化シリコンからなる第２の層間絶縁膜２２が形成されている。
【００３３】
本実施形態の特徴として、キャパシタ２０（下部電極１７）の下側に設けた第１の水素バリア膜１５として、窒化シリコン（ＳｉＮ）にフッ素（Ｆ）を含有させ、該窒化シリコン中の水素基（−Ｈ）をフッ素基（−Ｆ）と置換したフッ素含有窒化シリコン（ＳｉＮＦ）膜を用いている。なお、図示はしていないが、ＭＯＳトランジスタ１２及びキャパシタ２０等は、半導体基板１１の上に複数個が形成されており、第１の水素バリア膜１５は、１個のキャパシタ２０ごとに設けられていてもよく、複数のキャパシタ２０を含むブロックごとに設けられていてもよい。
【００３４】
本実施形態に係るフッ素含有窒化シリコン膜は、例えば［表１］に示す成膜条件で成膜している。
【００３５】
【表１】
2010278197.tif 000003
図２は、窒化シリコンを第１の水素バリア膜に用いた場合の該第１の水素バリア膜の分極量を１と規格化したときの、フッ素含有窒化シリコン膜の分極量の向上効果とフッ素含有窒化シリコン膜中のフッ素結合量（Ｓｉ−Ｆ及びＮ−Ｆの総数）（個／ｃｍ３）との関係を示している。ここで、比較例として、フッ素を含まない窒化シリコン（ＳｉＮ）膜の成膜条件を、シラン（ＳｉＨ４）の流量を３０ｍｌ／ｍｉｎ（標準状態）、アンモニア（ＮＨ３）の流量を３７００ｍｌ／ｍｉｎ（標準状態）、及び窒素（Ｎ２）の流量を３０００ｍｌ／ｍｉｎ（標準状態）とし、成膜時の圧力を３６．５ｋＰａとし、成膜温度を８００℃とし、膜厚を２０ｎｍとしている。なお、縦軸は任意単位（ａ．ｕ．）である。
【００３６】
図２から分かるように、フッ素含有窒化シリコン膜中の水素をフッ素で置換し、膜中のフッ素結合量を７×１０２１個／ｃｍ３よりも大きくすることによって、容量絶縁膜１８の分極量の向上効果を１よりも大きくする、すなわち、強誘電体等の分極特性を向上させることができることを確認している。
【００３７】
ところで、比較例であるフッ素を含まない窒化シリコン膜中の水素結合量（Ｓｉ−Ｈ及びＮ−Ｈの総数)は、３×１０２２個／ｃｍ３である。従って、フッ素含有窒化シリコン膜中のフッ素結合量が７×１０２１個／ｃｍ３である場合、フッ素含有窒化シリコン膜中の水素結合量は３×１０２２個／ｃｍ３から６×１０２１個／ｃｍ３に減少し、その差がフッ素結合量に相当すると考えられる。ここで、フッ素結合量及び水素結合量の測定には、フーリエ変換型赤外分光（ＦＴ−ＩＲ）法を用いている。
【００３８】
以下、前記のように構成された本実施形態に係る半導体記憶装置の製造方法について図３（ａ）から図３（ｃ）を参照しながら説明する。 
【００３９】
まず、図３（ａ）に示すように、半導体基板１１の上部に、複数の活性領域を分割するためのＳＴＩ（shallow trench isolation）分離領域（図示せず）を形成する。その後、半導体基板１１の活性領域の上にゲート絶縁膜とゲート電極とを順次積層して形成する。その後、半導体基板１１の上部に、ゲート電極等をマスクとして不純物イオンをイオン注入することにより、ゲート電極の両側方の領域に第１の不純物拡散層１２ａ及び第２の不純物拡散層１２ｂを形成してＭＯＳトランジスタ１２を得る。続いて、ＭＯＳトランジスタ１２の第１の不純物拡散層１２ａと接続するように、半導体基板１１上にメモリセルからデータを読み出すビット線１３を形成する。その後、トランジスタ１２とビット線１３とを覆うように、半導体基板１１の上に、ＢＰＳＧからなる第１の層間絶縁膜１４を形成し、続いて、第１の層間絶縁膜１４の上面を化学機械研磨（ＣＭＰ）法により平坦化する。
【００４０】
次に、図３（ｂ）に示すように、フッ素含有窒化シリコンからなる第１の水素バリア膜１５を、例えば膜厚が少なくとも１０ｎｍ、ここでは約２０ｎｍとなるように形成する。なお、第１の水素バリア膜１５の成膜方法等の詳細については後述する。
【００４１】
次に、図３（ｃ）に示すように、形成された第１の水素バリア膜１５及び第１の層間絶縁膜１４を貫通して、ＭＯＳトランジスタ１２の第２の不純物拡散層１２ｂと接続されるコンタクトプラグ１６を形成する。なお、ここで、コンタクトプラグ１６の側面には、水素バリア性を有するバリア膜を形成してもよい。その後、第１の水素バリア膜１５の上に、コンタクトプラグ１６の上面と接続されるように、下部電極１７、強誘電体又は高誘電体を含む容量絶縁膜１８及び上部電極１９を順次積層してキャパシタ２０を形成する。ここで、下部電極１７及び上部電極１９には、白金（Ｐｔ）又はイリジウム（Ｉｒ）等を用いることができる。また、下部電極１７におけるコンタクトプラグ１６と接続される最下層には、水素バリア性を有するバリア膜を設けてもよい。また、容量絶縁膜１８には、公知の強誘電体、例えばペロブスカイト型構造の金属酸化物を用いることができ、また、五酸化タンタル（Ｔａ２Ｏ５）等の高誘電体を用いることができる。その後、第１の水素バリア膜１５の上に、キャパシタ２０の上面及び側面を覆うように第２の水素バリア膜２１を形成する。続いて、第２の水素バリア膜２１を覆うように、ＢＰＳＧ等からなる第２の層間絶縁膜２２を形成する。
【００４２】
ここで、図３（ｂ）に示すフッ素含有窒化シリコンからなる第１の水素バリア膜１５の形成方法について詳述する。
【００４３】
まず、図４に第１のバリア膜１５を成膜するための成膜装置を模式的に示す。図４に示すように、成膜装置は、ガス導入口３１ａ及びガス排気口３１ｂを有し、石英からなる減圧可能なチャンバ３１を有しており、該チャンバ３１の内部には、半導体基板１１を保持するサセプタ３２が設けられている。チャンバ３１の周囲には、半導体基板１１を所定の温度に加熱する複数の加熱ランプ３３が設けられている。ガス導入口３１ａから所定の原料ガスがチャンバ３１の内部に導入され、ガス排気口１６から成膜後の反応済ガスが排出される。なお、図４においては、ランプ加熱式の化学気相成長を行える成膜装置を示したが、これに限られず、サセプタ３２の内部にヒータが組み込まれたヒータ加熱式成膜装置、又は加熱ランプ３３をヒータに置き換えたホットウォール型のヒータ加熱式成膜装置を用いても構わない。
【００４４】
以上のような成膜装置を用いて、まず、第１の層間絶縁膜（図示せず）が形成された半導体基板１１をサセプタ３２の上に載置する。このとき、半導体基板１１は、加熱ランプ３３により約８００℃に加熱されている。
【００４５】
続いて、上記の［表１］に示した成膜条件に基づいて、ガス導入口３１ａから、シラン（ＳｉＨ４）ガスを１５ｍｌ／ｍｉｎ（標準状態）、フッ化シリコン（ＳｉＦ４）ガスを１５ｍｌ／ｍｉｎ（標準状態）、アンモニア（ＮＨ３）ガスを３７００ｍｌ／ｍｉｎ（標準状態）、窒素（Ｎ２）ガスを３０００ｍｌ／ｍｉｎ（標準状態）に設定する。また、チャンバ３１内の圧力を３６．５ｋＰａに設定して、上記の原料ガスをチャンバ１３に導入して互いに反応させ、半導体基板１１の第１の層間絶縁膜の上に、膜厚が２０ｎｍのフッ素含有窒化シリコンからなる第１の水素バリア膜を成膜する。その後、第１の水素バリア膜が成膜された半導体基板１１をチャンバ３１内から取り出して、第１の水素バリア膜の成膜を完了する。
【００４６】
なお、［表１］に示した、本実施形態に係るフッ素含有窒化シリコンからなる第１の水素バリア膜１５の成膜条件は  あくまで一例であって、半導体記憶装置自体の設計が変われば、上記の成膜条件も大幅に変わることがあり得る。要は、窒化シリコン膜中のフッ素結合量が強誘電体の分極量を低下させない、例えば、７×１０２１個／ｃｍ３よりも大きくなるように、成長温度、シリコンを含むガス（例えばＳｉＦ４）の流量及び成長圧力の条件を決定し、決定した条件で第１の水素バリア膜を形成すればよい。
【００４７】
図５に、フッ素含有窒化シリコンからなる第１の水素バリア膜１５におけるフッ素結合量（Ｓｉ−Ｆ及びＮ−Ｆの総数）（個／ｃｍ３）と原料ガスの１つであるシラン（ＳｉＦ４）ガスの流量（ｍｌ／ｍｉｎ（標準状態））との関係を示す。図５からは、ＳｉＦ４ガスの流量を増やすことにより、窒化シリコンに含まれる水素結合（Ｓｉ−Ｈ及びＮ−Ｈ）の一部が置換されて、窒化シリコンに含まれるフッ素含有量が多くなっていると推定できる。
【００４８】
なお、化学気相反応に用いるフッ素を含むガスは、ＳｉＦ４に限定されず、例えば、フッ化シリコン（ＳｉＦ６、Ｓｉ２Ｆ６）、フッ化硫黄（ＳＦ４）、フッ化メチル（ＣＨ３Ｆ）、フッ化ヒ素（ＡｓＦ５）、フッ化リン（ＰＦ５）、フッ化ホウ素（ＢＦ３）、フッ化炭素（ＣＦ４）及びフッ化窒素（ＮＦ３）等のフッ素（Ｆ）を含むガスと、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）又はキセノン（Ｘｅ）等の不活性ガスとを組み合わせて成膜しても構わない。さらに、フッ素を含んだ有機金属ガスをフッ素源に用いてもよい。
【００４９】
また、本実施形態においては、強誘電体又は高誘電体を容量絶縁膜１８に持つキャパシタ２０の下側に設ける第１の水素バリア膜１５をフッ素含有窒化シリコン膜によって形成する場合について説明したが、フッ素含有窒化シリコンからなる水素バリア膜は、必ずしもキャパシタ２０の下側に設ける構成に限られない。例えば、キャパシタ２０の上方及び側方に設けた第２の水素バリア膜２１をフッ素含有窒化シリコン膜により形成しても同様の効果を得ることができる。さらには、キャパシタ２０の周囲全体、すなわち、上方、側方及び下方をフッ素含有窒化シリコンからなる水素バリア膜で覆う構成としても構わない。この場合も、フッ素含有窒化シリコンからなる水素バリア膜は、１個のキャパシタ２０を覆ってもよく、また、複数のキャパシタ２０を含むブロック単位に覆ってもよい。
【００５０】
なお、半導体記憶装置におけるメモリセル構造は、平面型でも立体型でも構わない。
【００５１】
また、本実施形態においては、水素バリア膜として、該水素バリア膜中に残留する水素原子がフッ素原子で置換されたフッ素含有窒化シリコン膜を用いる構成について説明したが、これに限られず、窒化シリコン（ＳｉＮ）に代えて、例えば、フッ素含有窒化チタンアルミニウム（ＴｉＡｌＮＦ）のように、フッ素を含み且つ水素バリア性を有する膜、特に、水素基がフッ素基で置換され、フッ素を含み且つ水素バリア性を有する膜であれば同様の効果を得ることができる。
【産業上の利用可能性】
【００５２】
本発明に係る半導体記憶装置及びその製造方法は、水素バリア膜からの脱離水素による容量絶縁膜の還元が著しく低減されて、容量絶縁膜の水素による劣化を確実に防止でき、特に、容量絶縁膜に強誘電体又は高誘電体を用いたキャパシタを有する半導体記憶装置及びその製造方法等として有用である。
【符号の説明】
【００５３】
１１    半導体基板
１２    ＭＯＳトランジスタ
１２ａ  第１の不純物拡散層
１２ｂ  第２の不純物拡散層
１３    ビット線
１４    第１の層間絶縁膜
１５    第１の水素バリア膜（フッ素含有窒化シリコン膜）
１６    コンタクトプラグ
１７    下部電極
１８    容量絶縁膜
１９    上部電極
２０    キャパシタ
２１    第２の水素バリア膜
２２    第２の層間絶縁膜
３１    チャンバ
３１ａ  ガス導入口
３１ｂ  ガス排気口
３２    サセプタ
３３    加熱ランプ
【図１】
2010278197.tif 000004
【図２】
2010278197.tif 000005
【図３】
2010278197.tif 000006
【図４】
2010278197.tif 000007
【図５】
2010278197.tif 000008
【図６】
2010278197.tif 000009