(57)【要約】【課題】素子特性の変動による遮断特性の悪化を防止することのできる高周波スイッチ回路を提供する。【解決手段】入出力端子Ｐｏｒｔ１、Ｐｏｒｔ２を有する高周波スイッチ回路１１は、一端がＰｏｒｔ２に接続されたｎ型ＭＯＳＦＥＴ１の他端に、直列接続された可変容量キャパシタ２とインダクタ３とが、直列に接続され、インダクタ３の他端がＰｏｒｔ１に接続されている。【選択図】図１
2010212784.tif 000002
【特許請求の範囲】
【請求項１】
ゲート端子へ印加される電圧により導通が制御されるＭＯＳＦＥＴに、
直列に接続された可変容量キャパシタとインダクタとが、
直列に接続されている
ことを特徴とする高周波スイッチ回路。
【請求項２】
前記可変容量キャパシタの容量値が、
前記ＭＯＳＦＥＴが導通状態に制御されるときは、前記インダクタとの共振周波数が通過信号周波数に一致するよう制御され、
前記ＭＯＳＦＥＴが非導通状態に制御されるときは、最小値に制御される
ことを特徴とする請求項１に記載の高周波スイッチ回路。
【請求項３】
前記可変容量キャパシタが、
印加される逆方向電圧の大きさが制御されるＰＮ接合ダイオードである
ことを特徴とする請求項１または２に記載の高周波スイッチ回路。
【請求項４】
複数の前記高周波回路が共通の入出力端子を有し、
前記共通の入出力端子へ入力または出力される信号の伝送経路の切り替えを行う
ことを特徴とする請求項１乃至３のいずれか１項に記載の高周波スイッチ回路。
【請求項５】
前記ＭＯＳＦＥＴ、前記可変容量キャパシタ、および前記インダクタが、
同一のシリコン基板上に形成される
ことを特徴とする請求項１乃至４のいずれか１項に記載の高周波スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波スイッチ回路に関する。
【背景技術】
【０００２】
携帯電話等の移動体用通信機器では、送信と受信の切り替えなどにＦＥＴを用いた高周波スイッチ回路が使用される。この高周波スイッチ回路では、ＦＥＴのゲート電圧を制御することにより、スイッチのオン／オフや伝送路の切り替えが行われる。
【０００３】
このような高周波スイッチ回路の導通時の通過特性を向上させるには、ＦＥＴのオン抵抗が小さいことが望まれる。そのためには、ＦＥＴのゲート幅を広くする必要がある。
【０００４】
しかし、ＦＥＴのゲート幅を広くするとＦＥＴのオフ時のドレイン‐ソース間の寄生容量が増加し、高周波スイッチ回路の非導通時の信号遮断特性が悪化する、という問題が発生する。
【０００５】
この問題に対して、従来、ＦＥＴに並列にインダクタを接続し、ＦＥＴの寄生容量との間で並列共振させることにより、ＦＥＴオフ時の信号遮断特性の劣化を防止するようにした高周波スイッチ回路が提案されている（例えば、特許文献１参照。）。
【０００６】
この提案の高周波スイッチ回路では、ＦＥＴの寄生容量の容量値をＣ、並列接続するインダクタのインダクタンスをＬとすると、ｆ＝１／｛２π√（ＬＣ）｝と表わされる並列共振の共振周波数ｆが、遮断周波数となる。
【０００７】
しかし、ＦＥＴの寄生容量の容量値やインダクタのインダクタンスは、製造バラツキにより変動する。そのため、従来の高周波スイッチ回路では、上述の共振周波数ｆも変動し、遮断特性が悪化するという問題があった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平９−８５０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
素子特性の変動による遮断特性の悪化を防止することのできる高周波スイッチ回路を提供する。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、ゲート端子へ印加される電圧により導通が制御されるＭＯＳＦＥＴに、直列に接続された可変容量キャパシタとインダクタとが、直列に接続されていることを特徴とする高周波スイッチ回路が提供される。
【発明の効果】
【００１１】
本発明によれば、素子特性の変動による遮断特性の悪化を防止することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例１に係る高周波スイッチ回路の構成の例を示す回路図。
【図２】実施例１の高周波スイッチ回路の導通時および非導通時の等価回路図。
【図３】可変容量キャパシタの容量値と共振周波数の関係を示す図。
【図４】本発明の実施例２に係る高周波スイッチ回路の構成の例を示す回路図。
【図５】シリコン基板上に形成された実施例２の高周波スイッチ回路の模式的構造断面図。
【図６】本発明の実施例３に係る高周波スイッチ回路の構成の例を示す回路図。
【図７】実施例３の高周波スイッチ回路の信号経路切り替えの例を示す図。
【図８】実施例３の高周波スイッチ回路の信号経路切り替えの例を示す図。
【発明を実施するための形態】
【００１３】
以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【実施例１】
【００１４】
図１は、本発明の実施例１に係る高周波スイッチ回路の構成の例を示す回路図である。
【００１５】
本実施例の高周波スイッチ回路１１は、入出力端子Ｐｏｒｔ１、Ｐｏｒｔ２を有しており、いずれかの入出力端子へ入力された信号を他の入出力端子へ通過させるか、させないか、の切り替えが行われる。
【００１６】
高周波スイッチ回路１１は、一端がＰｏｒｔ２に接続されたｎ型ＭＯＳＦＥＴ１の他端に、直列接続された可変容量キャパシタ２とインダクタ３とが、直列に接続され、インダクタ３の他端がＰｏｒｔ１に接続されている。
【００１７】
ｎ型ＭＯＳＦＥＴ１は、抵抗Ｒ１を介してゲート端子へ印加される電圧ＶＧＧにより導通が制御される。電圧ＶＧＧが高電圧のときにｎ型ＭＯＳＦＥＴ１は導通状態となり、電圧ＶＧＧが０Ｖのときにｎ型ＭＯＳＦＥＴ１は非導通状態となる。
【００１８】
また、ｎ型ＭＯＳＦＥＴ１のソース／ドレイン端子へは、抵抗Ｒ２および抵抗Ｒ３を介して、バイアス電圧ＶＤＤ−ＳＷが印加される。
【００１９】
可変容量キャパシタ２とインダクタ３は、直列共振回路を形成する。その共振周波数は、可変容量キャパシタ２の容量値を変化させることにより変化する。
【００２０】
そこで、本実施例では、ｎ型ＭＯＳＦＥＴ１が導通状態であるときは、高周波スイッチ回路１１への入力信号の周波数ｆが、可変容量キャパシタ２とインダクタ３によるＬＣ直列共振回路の共振周波数となるよう、可変容量キャパシタ２の容量値を設定する。
【００２１】
すなわち、インダクタ３のインダクタンスをＬとして、このときの可変容量キャパシタ２の容量値をＣとすると、共振周波数ｆは、
ｆ＝１／｛２π√（ＬＣ）｝
と表されるので、これより、可変容量キャパシタ２の容量値Ｃを、
Ｃ＝１／｛（２πｆ）２Ｌ｝
と設定する。
【００２２】
このとき、インダクタ３のインダクタンスＬが製造バラツキなどにより変動しても、その変動に合わせて可変容量キャパシタ２の容量値Ｃを設定することができる。これにより、可変容量キャパシタ２とインダクタ３によるＬＣ直列共振回路の共振周波数を入力信号の周波数ｆに常に合わせることができる。
【００２３】
このようにして、ＬＣ直列共振回路を共振させると、そのときのＬＣ直列共振回路のインピーダンスは０となる。そこで、このときの高周波スイッチ回路１１の等価回路は、図２（ａ）に示すような回路となる。
【００２４】
図２（ａ）に示すように、ｎ型ＭＯＳＦＥＴ１が導通状態であるときの高周波スイッチ回路１１の等価回路は、入出力端子Ｐｏｒｔ１とＰｏｒｔ２の間に、ｎ型ＭＯＳＦＥＴ１のオン抵抗Ｒｏｎのみが接続された形となる。
【００２５】
一方、ｎ型ＭＯＳＦＥＴ１が非導通状態であるときは、可変容量キャパシタ２の容量値を最小値に設定する。
【００２６】
図２（ｂ）に、可変容量キャパシタ２の容量値の最小値をＣｍｉｎと表した、ｎ型ＭＯＳＦＥＴ１が非導通状態であるときの高周波スイッチ回路１１の等価回路を示す。
【００２７】
ｎ型ＭＯＳＦＥＴ１の非導通時の寄生容量をＣｏｆｆと表すと、高周波スイッチ回路１１は、入出力端子Ｐｏｒｔ１とＰｏｒｔ２の間に、インダクタ３と、可変容量キャパシタ２と、ｎ型ＭＯＳＦＥＴ１の寄生容量Ｃｏｆｆとが、直列に接続された形となる。
【００２８】
そこで、直列に接続された可変容量キャパシタ２とｎ型ＭＯＳＦＥＴ１の寄生容量Ｃｏｆｆの合成容量の容量値をＣｇと表すと、Ｃｇは、
Ｃｇ＝（Ｃｍｉｎ×Ｃｏｆｆ）／（Ｃｍｉｎ＋Ｃｏｆｆ）
となる。ここで、Ｃｏｆｆは、寄生容量Ｃｏｆｆの容量値を表す。
【００２９】
したがって、この合成容量の容量値Ｃｇは、ｎ型ＭＯＳＦＥＴ１の寄生容量単独の容量値Ｃｏｆｆより小さく（Ｃｇ＜Ｃｏｆｆ）なる。
【００３０】
入出力端子間の容量値が小さいほどその間の信号遮断特性は良くなるので、高周波スイッチ回路１１の信号遮断特性は、ｎ型ＭＯＳＦＥＴ１単体の信号遮断特性よりも改善される。
【００３１】
また、Ｃｍｉｎ≪Ｃｏｆｆとすれば、ｎ型ＭＯＳＦＥＴ１の寄生容量Ｃｏｆｆが製造バラツキなどにより変動しても、その変動が高周波スイッチ回路１１の信号遮断特性に与える影響を小さく抑えることができる。
【００３２】
さらに、ｎ型ＭＯＳＦＥＴ１の寄生容量単独の容量値Ｃｏｆｆよりも合成容量の容量値Ｃｇが小さくなるのを利用して、高周波スイッチ回路１１の信号通過特性の改善を図ることもできる。
【００３３】
すなわち、ｎ型ＭＯＳＦＥＴ１のゲート幅を広げて非導通時の寄生容量Ｃｏｆｆが増加しても、その信号遮断特性の与える影響を低減できるので、ｎ型ＭＯＳＦＥＴ１のゲート幅を広げて図２（ａ）の等価回路に示すｎ型ＭＯＳＦＥＴ１のオン抵抗Ｒｏｎを下げ、高周波スイッチ回路１１の信号通過特性を改善することができる。
【００３４】
また、本実施例の高周波スイッチ回路１１は、可変容量キャパシタ２の容量値を変化させて、インダクタ３との共振周波数を入力信号の周波数に合わせることにより、さまざまな周波数の入力信号に対して良好な通過特性を示すことができる。
【００３５】
図３に、可変容量キャパシタ２の容量値と共振周波数との関係を示す。図３に示すように、可変容量キャパシタ２の容量値を、Ｃ１、Ｃ２、Ｃ３と順次小さくすると、共振周波数は、ｆ１、ｆ２、ｆ３と順次高くなる。
【００３６】
このような本実施例によれば、ｎ型ＭＯＳＦＥＴ１の非導通時の寄生容量に対して可変容量キャパシタ２が直列に接続されているため、可変容量キャパシタ２の容量値を最小にすることにより、入出力端子Ｐｏｒｔ１、Ｐｏｒｔ２間の信号遮断特性を改善することができる。また、ｎ型ＭＯＳＦＥＴ１の非導通時の寄生容量に製造バラツキなどによる変動があっても、信号遮断特性へ与える影響を低減させることができる。
【００３７】
また、本実施例によれば、可変容量キャパシタ２の容量値を変化させて、可変容量キャパシタ２とインダクタ３によるＬＣ直列共振回路の共振周波数を入力信号の周波数に合わせることにより、ｎ型ＭＯＳＦＥＴ１導通時の入出力端子Ｐｏｒｔ１、Ｐｏｒｔ２間の信号通過特性を改善することができる。そのとき、インダクタ３に製造バラツキなどによる変動があっても、可変容量キャパシタ２の容量値を変化させることにより共振周波数を一定に保つことができる。
【００３８】
また、可変容量キャパシタ２の容量値を変化させてインダクタ３との共振周波数を変化させることにより、さまざまな周波数の入力信号に対して良好な通過特性を示すことができる。
【実施例２】
【００３９】
図４に、本発明の実施例２に係る高周波スイッチ回路の構成の例を回路図で示す。
【００４０】
本実施例の高周波スイッチ回路２１は、実施例１の可変容量キャパシタ２を、逆向きに接続された２個のＰＮ接合ダイオードＤ１、Ｄ２により形成したものである。
【００４１】
ＰＮ接合ダイオードＤ１のアノード端子はインダクタ３に接続され、カソード端子はＰＮ接合ダイオードＤ２のカソード端子に接続される。ＰＮ接合ダイオードＤ２のアノード端子はｎ型ＭＯＳＦＥＴ１に接続される。
【００４２】
ＰＮ接合ダイオードＤ１、Ｄ２のアノード端子へは抵抗Ｒ５、Ｒ２を介して、バイアス電圧ＶＤＤ−ＳＷが、それぞれ印加される。
【００４３】
ＰＮ接合ダイオードＤ１、Ｄ２のカソード端子へは抵抗Ｒ４を介して、電圧ＶＢＧが共通に印加される。
【００４４】
この電圧ＶＢＧをバイアス電圧ＶＤＤ−ＳＷよりも高くすることにより、ＰＮ接合ダイオードＤ１、Ｄ２へ印加される電圧は、ともに逆方向電圧となる。これにより、ＰＮ接合ダイオードＤ１、Ｄ２のＰＮ接合部には、それぞれ空乏層領域が形成され、この空乏層領域がキャパシタを形成する。
【００４５】
この空乏層の領域の大きさは、ＰＮ接合ダイオードＤ１、Ｄ２のカソード端子へ印加する電圧ＶＢＧの大きさにより変化する。
【００４６】
すなわち、ＰＮ接合ダイオードＤ１、Ｄ２は、電圧ＶＢＧの大きさを制御することにより空乏層領域に形成されるキャパシタの容量値を変化させることのできる、可変容量キャパシタ２となる。
【００４７】
可変容量キャパシタ２をＰＮ接合ダイオードＤ１、Ｄ２で形成することにより、ｎ型ＭＯＳＦＥＴ１とともに、本実施例の高周波スイッチ回路２１を同一のシリコン基板上に形成することができる。そのとき、インダクタ３は、配線メタルにより形成する。
【００４８】
図５に、本実施例の高周波スイッチ回路２１をシリコン基板上に形成したときの模式的構造断面図を示す。
【００４９】
図５に示す例では、ｐ型シリコン基板上に、最も単純なＣＭＯＳプロセスを用いて、ｎ型ＭＯＳＦＥＴ１およびＰＮ接合ダイオードＤ１、Ｄ２が形成されている。また、配線メタルによりインダクタ３が形成されている。
【００５０】
このような本実施例によれば、従来、ＧａＡｓなどの高価な化合物半導体基板上に形成されていた高周波スイッチ回路を、安価なシリコン基板上に形成することができる。
【実施例３】
【００５１】
本実施例では、実施例２の高周波スイッチ回路２１を２つ用い、その入出力端子の１つを共通化して、その入出力端子へ入力または出力される信号の伝送経路の切り替えを行えるようにした高周波スイッチ回路の例を示す。
【００５２】
図６に、本発明の実施例３に係る高周波スイッチ回路の構成の例を回路図で示す。
【００５３】
高周波スイッチ回路２１Ａおよび高周波スイッチ回路２１Ｂは、ともに実施例２で示した高周波スイッチ回路２１である。
【００５４】
高周波スイッチ回路２１Ａは、入出力端子としてＰｏｒｔ１、およびＰｏｒｔ２を有し、高周波スイッチ回路２１Ｂは、入出力端子として、高周波スイッチ回路２１Ａと共通のＰｏｒｔ１、およびＰｏｒｔ３を有している。
【００５５】
本実施例では、高周波スイッチ回路２１Ａのｎ型ＭＯＳＦＥＴ１と高周波スイッチ回路２１Ｂのｎ型ＭＯＳＦＥＴ１の導通／非導通を相補的に切り替えることにより、入出力端子Ｐｏｒｔ１へ入力または出力される信号の伝送経路の切り替えを行うことができる。
【００５６】
図７および図８に、その信号経路切り替えの例を示す。
【００５７】
図７は、入出力端子Ｐｏｒｔ１へ入力された信号の出力経路の切り替えを行うときの例である。
【００５８】
図７（ａ）に示すように、高周波スイッチ回路２１Ａのｎ型ＭＯＳＦＥＴ１が導通、高周波スイッチ回路２１Ｂのｎ型ＭＯＳＦＥＴ１が非導通に制御されると、入出力端子Ｐｏｒｔ１へ入力された信号は、高周波スイッチ回路２１Ａの入出力端子Ｐｏｒｔ２へ出力される。
【００５９】
一方、図７（ｂ）に示すように、高周波スイッチ回路２１Ａのｎ型ＭＯＳＦＥＴ１が非導通、高周波スイッチ回路２１Ｂのｎ型ＭＯＳＦＥＴ１が導通に制御されると、入出力端子Ｐｏｒｔ１へ入力された信号は、高周波スイッチ回路２１Ｂの入出力端子Ｐｏｒｔ３へ出力される。
【００６０】
これに対して、図８は、入出力端子Ｐｏｒｔ１を介して信号の入出力を行うときの信号経路の切り替えの様子を示す。
【００６１】
図８（ａ）に示すように、高周波スイッチ回路２１Ａのｎ型ＭＯＳＦＥＴ１が導通、高周波スイッチ回路２１Ｂのｎ型ＭＯＳＦＥＴ１が非導通に制御されると、入出力端子Ｐｏｒｔ１へ入力された信号は、高周波スイッチ回路２１Ａの入出力端子Ｐｏｒｔ２へ出力される。
【００６２】
一方、図８（ｂ）に示すように、高周波スイッチ回路２１Ａのｎ型ＭＯＳＦＥＴ１が非導通、高周波スイッチ回路２１Ｂのｎ型ＭＯＳＦＥＴ１が導通に制御されると、入出力端子Ｐｏｒｔ３へ入力された信号が、入出力端子Ｐｏｒｔ１へ出力される。
【００６３】
このような本実施例によれば、２つの高周波スイッチ回路を用い、その入出力端子の１つを共通化することにより、その入出力端子へ入力または出力される信号の伝送経路の切り替えを行うことができる。
【００６４】
また、実施例の説明にあたっては、高周波スイッチ回路を２つ用いた例を示したが、共通の入出力端子へさらに高周波スイッチ回路を接続すれば、さらに多くの信号経路の切り替えを行うことができる。
【００６５】
なお、上述した各実施例では、ＭＯＳＦＥＴとしてｎ型ＭＯＳＦＥＴを用いた例を示したが、ｎ型ＭＯＳＦＥＴの代わりにｐ型ＭＯＳＦＥＴを用いても、上述の各実施例と同様の高周波スイッチ回路を形成することができる。
【符号の説明】
【００６６】
１  ｎ型ＭＯＳＦＥＴ
２  可変容量キャパシタ
３  インダクタ
１１、２１、２１Ａ、２１Ｂ  高周波スイッチ回路
Ｄ１、Ｄ２  ＰＮ接合ダイオード
【図１】
2010212784.tif 000003
【図２】
2010212784.tif 000004
【図３】
2010212784.tif 000005
【図４】
2010212784.tif 000006
【図５】
2010212784.tif 000007
【図６】
2010212784.tif 000008
【図７】
2010212784.tif 000009
【図８】
2010212784.tif 000010