(57)【要約】【課題】切替え時のノイズを低減したアナログスイッチ回路を提供する。【解決手段】入力信号をｎ個（ｎは、１以上）の出力信号としてそれぞれ出力するｎ個のスイッチ素子と、前記ｎ個のスイッチ素子を制御するスイッチ制御回路と、前記入力信号の負荷となるインピーダンス素子と、前記インピーダンス素子を制御するインピーダンス制御回路と、を備え、前記スイッチ制御回路は、前記ｎ個のスイッチ素子のすべてがオフ、またはいずれか１つがオンとなるように制御し、前記インピーダンス制御回路は、前記ｎ個のスイッチ素子のいずれか１つがオンのときは、前記インピーダンス素子を最大のインピーダンスに制御し、前記ｎ個のスイッチ素子がすべてオフのときは、前記インピーダンス素子を前記最大のインピーダンスよりも小さい第１のインピーダンスに制御する、ことを特徴とするアナログスイッチ回路が提供される。【選択図】図１
2010212931.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をｎ個（ｎは、１以上）の出力信号としてそれぞれ出力するｎ個のスイッチ素子と、
前記ｎ個のスイッチ素子を制御するスイッチ制御回路と、
前記入力信号の負荷となるインピーダンス素子と、
前記インピーダンス素子を制御するインピーダンス制御回路と、
を備え、
前記スイッチ制御回路は、前記ｎ個のスイッチ素子のすべてがオフ、またはいずれか１つがオンとなるように制御し、
前記インピーダンス制御回路は、
前記ｎ個のスイッチ素子のいずれか１つがオンのときは、前記インピーダンス素子を最大のインピーダンスに制御し、
前記ｎ個のスイッチ素子がすべてオフのときは、前記インピーダンス素子を前記最大のインピーダンスよりも小さい第１のインピーダンスに制御する、
ことを特徴とするアナログスイッチ回路。
【請求項２】
入力信号をｎ個（ｎは、１以上）の出力信号としてそれぞれ出力するｎ個のスイッチ素子と、
前記ｎ個のスイッチ素子を制御するスイッチ制御回路と、
前記入力信号の負荷となるｍ個（ｍは、２以上）のインピーダンス素子と、
前記ｍ個のインピーダンス素子を制御するインピーダンス制御回路と、
を備え、
前記スイッチ制御回路は、前記ｎ個のスイッチ素子のすべてがオフ、またはいずれか１つがオンとなるように制御し、
前記インピーダンス制御回路は、
前記ｎ個のスイッチ素子のいずれか１つがオンのときは、前記ｍ個のインピーダンス素子のすべてを最大のインピーダンスとなるように制御し、
前記ｎ個のスイッチ素子がすべてオフのときは、前記ｍ個のインピーダンス素子のいずれか１つを前記最大のインピーダンスよりも小さい第１のインピーダンスとなるように制御する、
ことを特徴とするアナログスイッチ回路。
【請求項３】
前記第１のインピーダンスは、前記ｎ個の出力信号のインピーダンスの最小値と最大値との範囲内の値であることを特徴とする請求項１または２に記載のアナログスイッチ回路。
【請求項４】
前記第１のインピーダンスは、前記入力信号の信号源インピーダンスより小さいことを特徴とする請求項１〜３のいずれか１つに記載のアナログスイッチ回路。
【請求項５】
前記インピーダンス制御回路は、前記スイッチ制御回路の出力を用いることを特徴とする請求項１〜４のいずれか１つに記載のアナログスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログスイッチ回路に関し、特に切替え時のノイズを低減したアナログスイッチ回路に関する。
【背景技術】
【０００２】
オーディオ信号やビデオ信号などのアナログ信号を処理する回路においては、複数の信号を切替えるためにアナログスイッチ回路が用いられる。アナログスイッチ回路で信号を切替える場合は、ブレークビフォアメイク（Break Before Make：ＢＢＭ）回路を用い、最初接続していた接点を切断してから新しい接点を接触させる。
【０００３】
ところで、ＢＢＭ回路を用いる場合、新しい接点を接触させる前に最初の接点を切断する時間（ＢＢＭ時間）だけ、信号のインピーダンスが大きく変化する。そのため、信号を切替える場合に、異音、いわゆる「ポップ音」、「ボツ音」が発生する。
このような異音の対策について、例えばオーディオアンプなどで電源オン時の「ポップ音」を軽減する方法について提案がある（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１０９６５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、切替え時のノイズを低減したアナログスイッチ回路を提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、入力信号をｎ個（ｎは、１以上）の出力信号としてそれぞれ出力するｎ個のスイッチ素子と、前記ｎ個のスイッチ素子を制御するスイッチ制御回路と、前記入力信号の負荷となるインピーダンス素子と、前記インピーダンス素子を制御するインピーダンス制御回路と、を備え、前記スイッチ制御回路は、前記ｎ個のスイッチ素子のすべてがオフ、またはいずれか１つがオンとなるように制御し、前記インピーダンス制御回路は、前記ｎ個のスイッチ素子のいずれか１つがオンのときは、前記インピーダンス素子を最大のインピーダンスに制御し、前記ｎ個のスイッチ素子がすべてオフのときは、前記インピーダンス素子を前記最大のインピーダンスよりも小さい第１のインピーダンスに制御する、ことを特徴とするアナログスイッチ回路が提供される。
【０００７】
また、本発明の他の一態様によれば、入力信号をｎ個（ｎは、１以上）の出力信号としてそれぞれ出力するｎ個のスイッチ素子と、前記ｎ個のスイッチ素子を制御するスイッチ制御回路と、前記入力信号の負荷となるｍ個（ｍは、２以上）のインピーダンス素子と、前記ｍ個のインピーダンス素子を制御するインピーダンス制御回路と、を備え、前記スイッチ制御回路は、前記ｎ個のスイッチ素子のすべてがオフ、またはいずれか１つがオンとなるように制御し、前記インピーダンス制御回路は、前記ｎ個のスイッチ素子のいずれか１つがオンのときは、前記ｍ個のインピーダンス素子のすべてを最大のインピーダンスとなるように制御し、前記ｎ個のスイッチ素子がすべてオフのときは、前記ｍ個のインピーダンス素子のいずれか１つを前記最大のインピーダンスよりも小さい第１のインピーダンスとなるように制御する、ことを特徴とするアナログスイッチ回路が提供される。
【発明の効果】
【０００８】
本発明によれば、切替え時のノイズを低減したアナログスイッチ回路が提供される。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係るアナログスイッチ回路の構成を例示するブロック図である。
【図２】図１に表したアナログスイッチ回路の主要な信号のタイミングチャートである。
【図３】図１に表したアナログスイッチ回路の主要な信号の他のタイミングチャートである。
【図４】比較例のアナログスイッチ回路のブロック図である。
【図５】比較例のアナログスイッチ回路の主要な信号のタイミングチャートである。
【図６】本発明のアナログスイッチ回路の他の構成を例示するブロック図である。
【図７】本発明のアナログスイッチ回路の他の構成を例示するブロック図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図面を参照して詳細に説明する。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
また、信号の論理値を、ローレベルを”０”で、ハイレベルを”１”で表す。
【００１１】
（第１の実施形態）
図１は、本発明の実施形態に係るアナログスイッチ回路の構成を例示するブロック図である。
図１に表したように、本実施例のアナログスイッチ回路５１は、２個のスイッチ素子１０ａ、１０ｂ、スイッチ制御回路２０、インピーダンス素子３０及びインピーダンス制御回路４０を、同じ半導体基板に形成して１チップ化した構造、または複数のチップに形成して１つのパッケージ体としてパッケージングした構造を備える。
【００１２】
アナログスイッチ回路５１は、入力信号ＣＯＭから出力信号Ｃｈ０または出力信号Ｃｈ１へ信号パスを切替えるＳＰＤＴ（Single Pole Double Throw：単極双投)回路である。なお、本実施例においては、スイッチ素子が２個（ｎ＝２）の場合を例示している。しかし、本発明はこれに限定されるものではなく、１以上の任意数ｎの場合についても同様に実施することができる。
【００１３】
２個のスイッチ素子１０ａ、１０ｂは、入力信号ＣＯＭを２個の出力信号Ｃｈ０、Ｃｈ１としてそれぞれ出力する。スイッチ素子１０ａ、１０ｂのオン・オフは、スイッチ制御回路２０から出力される信号Ｓｃｈ０、Ｓｃｈ１により制御される。スイッチ素子１０ａ、１０ｂは、オン・オフを制御できるもの、例えば、トランジスタ、ダイオードなどで構成することができる。
【００１４】
スイッチ制御回路２０は、制御入力Ｃｔｌに応じて、２個のスイッチ素子１０ａ、１０ｂのすべてがオフ、またはいずれか１つがオンとなるように制御する。すなわちスイッチ制御回路２０は、２個のスイッチ素子１０ａ、１０ｂのオン・オフを制御することにより、信号パスを切替える。入力信号ＣＯＭは、２個の出力信号Ｃｈ０、Ｃｈ１のいずれか１つに出力される。
【００１５】
このように、２個のスイッチ素子１０ａ、１０ｂをいずれか１つがオンとなるように制御することにより、信号パスを切替える場合、２個のスイッチ素子１０ａ、１０ｂのすべてがオフする期間（ＢＢＭ期間）が入ることになる。これは、両方の信号パスが一時的にショートすることを回避するためである。
【００１６】
スイッチ制御回路２０は、制御入力Ｃｔｌからスイッチ素子１０ａ、１０ｂをオン・オフ制御する信号を生成する論理回路及びスイッチ素子１０ａ、１０ｂを駆動する駆動回路から構成される。
【００１７】
インピーダンス素子３０は、入力信号ＣＯＭの負荷となるように接続され、制御信号４３によりそのインピーダンスを、ほぼ無限大の最大値とそれより小さい第１のインピーダンスとに変化させることができる。
本実施例においては、インピーダンス素子３０として、ＭＯＳＦＥＴを用いる場合を例示している。ＭＯＳＦＥＴ（インピーダンス素子）３０のゲートに接続された制御信号４３により、そのインピーダンスはほぼ無限大の最大値とそれより小さい第１のインピーダンスとに変化する。
【００１８】
なお、インピーダンス素子３０としてＭＯＳＦＥＴを用いる本実施例の構成は例示であり、本発明はこれに限定されない。インピーダンス素子３０としては、制御信号４３により、インピーダンスがほぼ無限大とそれより小さい第１のインピーダンスとに変化すればよく、例えば、スイッチ素子を介して抵抗素子を接続する構成とすることもできる。
【００１９】
インピーダンス制御回路４０は、制御信号４３を出力し、インピーダンス素子３０のインピーダンスを制御する。
すなわち、２個のスイッチ素子１０ａ、１０ｂがすべてオフのときは、インピーダンス素子３０を第１のインピーダンスＺに制御する。また、２個のスイッチ素子１０ａ、１０ｂのいずれか１つがオンのときは、インピーダンス素子３０を最大のインピーダンスに制御する。
【００２０】
ここで、第１のインピーダンスＺは、想定される入力信号ＣＯＭの信号源インピーダンスＺｃ、及び出力信号Ｃｈ０、Ｃｈ１のそれぞれの入力インピーダンスＺ１、Ｚ２を考慮して設定する。
【００２１】
オーディオ信号を切替える場合、例えば、２〜８Ωのスピーカ、１６Ωのイヤホンなどのインピーダンスとほぼ等しくする。また、ＲＦ信号を切替える場合は、例えば、５０Ωとほぼ等しくする。ただし、信号源インピーダンスＺｃ、入力インピーダンスＺ１、Ｚ２は周波数により変化するため、正確に第１のインピーダンスＺをこれらと等しくすることはできない。
【００２２】
また、信号源インピーダンスＺｃ、入力インピーダンスＺ１、Ｚ２が互いに異なる場合もある。そのため、周波数帯域内でのインピーダンス、信号源インピーダンスＺｃ、入力インピーダンスＺ１、Ｚ２を考慮して、第１のインピーダンスＺをこれらにほぼ等しくする。
【００２３】
例えば、第１のインピーダンスＺは、入力インピーダンスＺ１、Ｚ２の最小値と最大値との範囲内の値とすることができる。これにより、信号切替え時のインピーダンスの変化を少なくすることができる。
【００２４】
また、第１のインピーダンスＺは、入力信号ＣＯＭの信号源インピーダンスよりも小さくすることができる。これにより、ＢＢＭ期間の入力信号ＣＯＭの負荷を小さくし、入力信号ＣＯＭの振幅を小さくすることができる。
【００２５】
なお、本実施例のように、インピーダンス素子３０としてＭＯＳＦＥＴを用いた場合は、制御信号４３を論理値”０”、”１”の２値で出力し、ＭＯＳＦＥＴの閾値電圧の設定により第１のインピーダンスＺにすることができる。さらに、制御信号４３を論理値”０”、”１”の２値ではなく、その電圧を設定することにより、ＭＯＳＦＥＴのインピーダンスを第１のインピーダンスＺにすることもできる。
【００２６】
次に、タイミングチャートを用いてアナログスイッチ回路５１の動作を説明する。
図２は、図１に表したアナログスイッチ回路の主要な信号のタイミングチャートである。
図２においては、スイッチ制御回路２０の制御入力Ｃｔｌ、信号Ｓｃｈ０、信号Ｓｃｈ１（同図（ａ）〜（ｃ））、インピーダンス制御回路４０の信号４３（同図（ｄ））、アナログスイッチ回路５１の入力信号ＣＯＭ、出力信号Ｃｈ０、Ｃｈ１（同図（ｅ）〜（ｇ））を表している。
【００２７】
図２に表したように、入力信号ＣＯＭは、出力信号Ｃｈ０、Ｃｈ１のいずれか１つに伝達される。
なお、図２においては、出力信号Ｃｈ０、Ｃｈ１のそれぞれの入力インピーダンスＺ１、Ｚ２及びインピーダンス素子３０の第１のインピーダンスＺが等しい場合を例示している。
【００２８】
図２（ａ）〜（ｃ）に表したように、制御入力Ｃｔｌが”１”のとき、信号Ｓｃｈ０は”０”、信号Ｓｃｈ１は”１”であり、制御入力Ｃｔｌが”０”のとき、信号Ｓｃｈ０は”１”、信号Ｓｃｈ１は”０”である。また、制御入力Ｃｔｌが”１”から”０”に変化したとき、信号Ｓｃｈ１は”１”から”０”に変化し、信号Ｓｃｈ０、Ｓｃｈ１がともに”０”になる。そしてＢＢＭ期間経過後、信号Ｓｃｈ０が”０”から”１”に変化する。
【００２９】
また、図示しないが、制御入力Ｃｔｌが”０”から”１”に変化する場合は、信号Ｓｃｈ０は”１”から”０”に変化し、信号Ｓｃｈ０、Ｓｃｈ１がともに”０”になる。そしてＢＢＭ期間経過後、信号Ｓｃｈ１が”０”から”１”に変化する。
【００３０】
すなわち、制御入力Ｃｔｌの変化に応じて、信号Ｓｃｈ０、Ｓｃｈ１は直ちに立ち下がり、またＢＢＭ期間経過後に立ち上がるように変化する。
スイッチ制御回路２０は、制御入力Ｃｔｌから、このような信号Ｓｃｈ０、Ｓｃｈ１を生成する回路である。
【００３１】
また、インピーダンス制御回路４０の信号４３（図２（ｄ））は、制御入力Ｃｔｌ（同図（ａ））の変化点で”０”から”１”に変化し、ＢＢＭ期間経過後に”１”から”０”に変化する。そのため、インピーダンス素子３０は、ＢＢＭ期間に第１のインピーダンスＺに制御され、ＢＢＭ期間以外に最大のインピーダンス（オフ状態）となる。
インピーダンス制御回路４０は、制御入力Ｃｔｌから、このような信号４３を生成する回路である。
【００３２】
図２に表したように入力信号ＣＯＭは、信号Ｓｃｈ０、Ｓｃｈ１及び信号４３により、出力信号Ｃｈ０とＣｈ１とに選択的に出力される。信号Ｓｃｈ０が”１”のとき、入力信号ＣＯＭは、出力信号Ｃｈ０に出力され、信号Ｓｃｈ１が”１”のとき、入力信号ＣＯＭは、出力信号Ｃｈ１に出力される。
【００３３】
また、信号Ｓｃｈ０、Ｓｃｈ１のどちらかが”１”のとき、信号４３は”０”であり、インピーダンス素子３０は、最大のインピーダンスとなっている。従って、信号Ｓｃｈ０が”１”のとき、入力信号ＣＯＭの負荷は、出力信号Ｃｈ０の入力インピーダンスＺ１となる。同様に、信号Ｓｃｈ１が”１”のとき、入力信号ＣＯＭの負荷は、出力信号Ｃｈ１の入力信号Ｃｈ１の入力インピーダンスＺ２となる。
【００３４】
また、Ｓｃｈ０が”０”のとき、スイッチ素子１０ａはオフとなり、出力信号Ｃｈ０は、その入力インピーダンスＺ１によりグランド電位となる。同様にＳｃｈ１が”０”のとき、スイッチ素子１０ｂはオフとなり、出力信号Ｃｈ１は、その入力インピーダンスＺ２によりグランド電位となる。
【００３５】
そして、信号Ｓｃｈ０、Ｓｃｈ１がともに”０”のとき、スイッチ素子１０ａ、１０ｂはともにオフとなる。このとき、信号４３が”１”となり、インピーダンス素子３０は第１のインピーダンスＺに制御され、入力信号ＣＯＭの負荷となる。
【００３６】
従って、入力信号ＣＯＭの負荷条件は、信号Ｓｃｈ０、Ｓｃｈ１の論理値に応じて、出力信号Ｃｈ０、Ｃｈ１のそれぞれの入力インピーダンスＺ１、Ｚ２またはインピーダンス素子３０の第１のインピーダンスＺとなる。
【００３７】
このように、ＢＢＭ期間の入力信号ＣＯＭの負荷条件は、ＢＢＭ期間外の状態とほぼ同等となる。そのため、図２（ｅ）に表したように、出力信号Ｃｈ０、Ｃｈ１を切替えた時の入力信号ＣＯＭの波形の変化は連続的に推移することができる。出力信号Ｃｈ０、Ｃｈ１を切替えたときのノイズが低減される。
【００３８】
図３は、図１に表したアナログスイッチ回路の主要な信号の他のタイミングチャートである。
図３においては、インピーダンス素子３０の第１のインピーダンスＺを入力信号ＣＯＭの信号源インピーダンスＺｃより小さくした場合（Ｚ＜Ｚｃ、Ｚ１、Ｚ２）を表している。
【００３９】
出力信号Ｃｈ０、Ｃｈ１の入力インピーダンスＺ１、Ｚ２の値によらず、インピーダンス素子３０の第１のインピーダンスＺを入力信号ＣＯＭの信号源インピーダンスＺｃより十分に小さく設定している。
この場合、入力信号ＣＯＭは、信号Ｓｃｈ０＝Ｓｃｈ１＝”１”のＢＢＭ期間においてほとんどグランドへ流れる。入力信号ＣＯＭは抑制されるため、出力信号Ｃｈ０、Ｃｈ１を切替えたときのノイズが低減される。
【００４０】
図４は、比較例のアナログスイッチ回路のブロック図である。
図４に表したように、比較例のアナログスイッチ回路１５１は、２個のスイッチ素子１０ａ、１０ｂ、スイッチ制御回路２０を備えるＳＰＤＴ回路である。
すなわち、比較例のアナログスイッチ回路１５１は、インピーダンス素子３０及びインピーダンス制御回路４０がない点が、本実施例のアナログスイッチ回路５１と異なる。
【００４１】
比較例のアナログスイッチ回路１５１においては、入力信号ＣＯＭは、ＢＢＭ期間外のとき出力信号Ｃｈ０、Ｃｈ１が負荷され、ＢＢＭ期間のときオープン状態となる。
図５は、比較例のアナログスイッチ回路の主要な信号のタイミングチャートである。
図５においては、スイッチ制御回路２０の制御入力Ｃｔｌ、信号Ｓｃｈ０、信号Ｓｃｈ１（同図（ａ）〜（ｃ））、アナログスイッチ回路１５１の入力信号ＣＯＭ、出力信号Ｃｈ０、Ｃｈ１（同図（ｄ）〜（ｆ））を表している。
【００４２】
図５に表したように、入力信号ＣＯＭ（振幅ＶＡ）は、出力信号Ｃｈ０、Ｃｈ１のいずれか１つに伝達される。
信号Ｓｃｈ０、Ｓｃｈ１のいずれか１つが”１”のとき、出力信号Ｃｈ０、Ｃｈ１のいずれかが入力信号ＣＯＭの負荷となるように接続される。
【００４３】
このとき、負荷が接続されている出力信号Ｃｈ０またはＣｈ１の振幅は、負荷となる入力インピーダンスＺ１、Ｚ２、信号源インピーダンスＺｃ及びスイッチ素子１０ａ、１０ｂのインピーダンスＲＳＷとで、振幅ＶＡを分圧した大きさとなる。例えば、出力信号Ｃｈ０が負荷で接続されている場合は、ＶＡ×Ｚ１／（Ｚ１＋ＲＳＷ＋Ｚｃ）となる。
【００４４】
また、信号Ｓｃｈ０、Ｓｃｈ１がともに”０”のとき、すなわちＢＢＭ期間のとき、出力信号Ｃｈ０、Ｃｈ１及び入力信号ＣＯＭはすべてオープン状態となる。このとき、入力信号ＣＯＭには、信号源の振幅ＶＡがそのまま現れる。
【００４５】
ＢＢＭ期間が経過して、スイッチ素子１０ａ、１０ｂのいずれかがオンし、出力信号Ｃｈ０またはＣＨ１に切り替わった場合には、また上記のようにＶＡが分圧された振幅が現れる。
従って、制御入力Ｃｔｌが与えられて信号Ｓｃｈ０、Ｓｃｈ１が切り替わるとき、すなわちＢＢＭ期間の前後で信号波形の不連続点が生じやすいという問題がある。この不連続点が大きいと信号が歪むのでポップ音等のノイズの原因となるという傾向があった。
【００４６】
これに対して、本実施例のアナログスイッチ回路５１は、信号切替え時の負荷条件の変化を少なくし、信号切替え時のノイズを低減することができる。
なお、このインピーダンス制御回路４０は、スイッチ制御回路２０の出力である信号Ｓｃｈ０、Ｓｃｈ１から信号４３を生成する回路としても構成できる。
【００４７】
（他の実施形態）
図６は、本発明のアナログスイッチ回路の他の構成を例示するブロック図である。
図６に表したように、本実施例のアナログスイッチ回路５２においては、２個のスイッチ素子１０ａ、１０ｂ、スイッチ制御回路２０、インピーダンス素子３０及びインピーダンス制御回路４０ａを、同じ半導体基板に形成して１チップ化した構造、または複数のチップに形成して１つのパッケージ体としてパッケージングした構造を備える。
すなわち、インピーダンス制御回路４０ａを備える点が、アナログスイッチ回路５１と異なる。これ以外については、アナログスイッチ回路５１と同様である。
【００４８】
インピーダンス制御回路４０ａは、スイッチ制御回路２０の出力の信号Ｓｃｈ０、Ｓｃｈ１を入力して、インピーダンス素子３０を制御する信号４３を生成する。
制御入力Ｃｔｌから直接、信号４３を生成する場合と比べ、回路規模を縮小することができる。
【００４９】
なお、本実施例においては、インピーダンス制御回路４０ａは、信号Ｓｃｈ０と信号Ｓｃｈ１との論理和の否定（ＮＯＲ）を出力する。
また、本実施例においては、１つの入力信号ＣＯＭを、２つの出力信号Ｃｈ０、Ｃｈ１に切替えるＳＰＤＴの回路の構成を例示している。しかし、本発明はこれに限定されるものではなく、ｎ入力ｎ出力（ｎは、１以上の整数）のＮＰＮＴ回路を構成することもできる。
【００５０】
例えば、１入力１出力（ＳＰＳＴ）の場合、インピーダンス制御回路４０ａを１入力ＮＯＲ、つまり否定回路（ＮＯＴ）とすればよい。これにより、出力信号オン・オフ時の入力信号ＣＯＭの負荷条件の変化を少なくし、信号切替え時のノイズを低減することができる。
また、１入力ｎ出力（ＳＰＮＴ）の場合は、インピーダンス制御回路４０ａを、ｎ入力ＮＯＲとすればよい。
【００５１】
図７は、本発明のアナログスイッチ回路の他の構成を例示するブロック図である。
図７に表したように、本実施例のアナログスイッチ回路５３は、２個のスイッチ素子１０ａ、１０ｂ、スイッチ制御回路２０、２個のインピーダンス素子３０ａ、３０ｂ及びインピーダンス制御回路４０ｂを、同じ半導体基板に形成して１チップ化した構造、または複数のチップに形成して１つのパッケージ体としてパッケージングした構造を備える。
【００５２】
すなわち、２つのインピーダンス素子３０ａ、３０ｂ及びこれらを制御するインピーダンス制御回路４０ｂを備える点が、アナログスイッチ回路５１と異なる。これ以外については、アナログスイッチ回路５１と同様である。
【００５３】
インピーダンス素子３０ａ、３０ｂは、第１のインピーダンスが互いに異なるインピーダンスとなるように設定され、信号４３ａ、４３ｂにより制御される。
例えば、本実施例のようにインピーダンス素子３０ａ、３０ｂとしてＭＯＳＦＥＴを用いた場合は、制御信号４３ａ、４３ｂを論理値”０”、”１”の２値で出力し、ＭＯＳＦＥＴの閾値電圧の設定により互いに異なる第１のインピーダンスＺにすることができる。
【００５４】
さらに、制御信号４３ａ、４３ｂを論理値”０”、”１”の２値ではなく、その電圧を設定することにより、ＭＯＳＦＥＴのインピーダンスを第１のインピーダンスＺにすることもできる。
【００５５】
インピーダンス制御回路４０ｂは、制御入力Ｃｔｌ及び選択入力Ｓｅｌから、インピーダンス素子３０ａ、３０ｂを制御する信号４３ａ、４３ｂを出力する。
選択入力Ｓｅｌの論理値に応じて、ＢＢＭ期間にオンさせるインピーダンス素子３０ａまたは３０ｂを選択し、信号４３ａ、４３ｂにより制御する。
【００５６】
すなわち、選択しないインピーダンス素子３０ａまたは３０ｂは、信号４３ａまたは４３ｂによりオフに制御する。また、ＢＢＭ期間外は、２つのインピーダンス素子３０ａ、３０ｂをともにオフする。さらに、ＢＢＭ期間は、選択したインピーダンス素子３０ａまたは３０ｂをオンさせ第１のインピーダンスＺに制御する。
【００５７】
このように、本実施例のアナログスイッチ回路５３によれば、ＢＢＭ期間の第１のインピーダンスＺを選択入力Ｓｅｌにより選択することができる。そのため、広範囲の入力インピーダンスＺ１、Ｚ２、信号源インピーダンスＺｃの用途において、信号切替え時のノイズを低減することができる。
【００５８】
なお、本実施例においては、インピーダンス制御回路４０ｂ、２つのインピーダンス素子３０ａ、３０ｂを備えるＳＰＤＴを例示しているが、本発明はこれに限定されない。例えば、１以上の任意数のインピーダンス素子を備えてもよい。また、ＳＰＮＴ構成とすることもできる。さらに、図６に表したインピーダンス制御回路４０ａのように、スイッチ制御回路２０の出力である信号Ｓｃｈ０、Ｓｃｈ１及び選択入力Ｓｅｌにより、信号４３ａ、４３ｂを生成してもよい。
【００５９】
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、アナログスイッチ回路を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００６０】
その他、本発明の実施形態として上述したアナログスイッチ回路を基にして、当業者が適宜設計変更して実施し得る全てのアナログスイッチ回路も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００６１】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【符号の説明】
【００６２】
１０ａ、１０ｂ  スイッチ素子
２０  スイッチ制御回路
３０、３０ａ、３０ｂ  インピーダンス素子
４０、４０ａ、４０ｂ  インピーダンス制御回路
４３、４３ａ  制御信号
５１、５２、５３、１５１  アナログスイッチ回路
Ｃｈ０、Ｃｈ１  出力信号
ＣＯＭ  入力信号
Ｃｔｌ  制御入力
Ｓｅｌ  選択入力
【図１】
2010212931.tif 000003
【図２】
2010212931.tif 000004
【図３】
2010212931.tif 000005
【図４】
2010212931.tif 000006
【図５】
2010212931.tif 000007
【図６】
2010212931.tif 000008
【図７】
2010212931.tif 000009