(57)【要約】【目的】ディジタル変換時の量子化誤差を低減する。【構成】10.5のアナログ値をもつ処理対象アナログ信号のオフセット部がディジタル変換することにより11のディジタル値となる。オフセット部のディジタル変換により生じる量子化誤差は0.5となる。20.4のアナログ値をもつ処理対象アナログ信号のデータ部がディジタル変換される場合に，オフセット部のディジタル変換により生じる量子化誤差0.5を加算して得られる20.9のアナログ値がディジタル変換される。データ部は21のディジタル値となる。データ部のディジタル値21からオフセット部のディジタル値11が減算された差分がディジタル・データの値となる。データ部のディジタル変換時は，オフセット部のディジタル変換後のディジタル値が基準とされるので，量子化誤差が低減される。【選択図】図２
2010278492.tif 000002
【特許請求の範囲】
【請求項１】
負入力端子と，基準となるオフセット部につづいてデータ部が現れるようなオフセット部とデータ部との対が繰り返される処理対象アナログ信号が第１のスイッチを介して与えられる正入力端子と，を有し，正入力端子に与えられた処理対象アナログ信号と負入力端子に与えられたアナログ信号との差分を表す第１の差分アナログ信号を出力する第１のアナログ減算回路，
上記第１のアナログ減算回路から出力された第１の差分アナログ信号を差分ディジタル・データに変換するアナログ／ディジタル変換回路，
上記アナログ／ディジタル変換回路によって変換された差分ディジタル・データを量子化誤差が含まれた第１の誤差含有アナログ信号に変換するディジタル／アナログ変換回路，
上記ディジタル／アナログ変換回路から出力された第１の誤差含有アナログ信号が第２のスイッチを介して負入力端子に与えられ，上記ディジタル／アナログ変換回路から出力された第１の誤差含有アナログ信号が第３のスイッチを介して正入力端子に与えられ，上記処理対象アナログ信号が第４のスイッチを介して正入力端子に与えられ，かつ正入力端子に与えられたアナログ信号と負入力端子に与えられた第１の誤差含有アナログ信号との差分を示す第２の差分アナログ信号を出力し，出力した第２の差分アナログ信号を上記第１のアナログ減算回路の負入力端子に与える第２のアナログ減算回路，
上記処理対象アナログ信号のオフセット部が上記第１のアナログ減算回路に与えられるときに第１のスイッチ，第２のスイッチおよび第３のスイッチがオンし，これらの第１のスイッチ，第２のスイッチおよび第３のスイッチのオフ後に第４のスイッチをオンして，上記処理対象アナログ信号のデータ部が上記第１のアナログ減算回路に与えられるときに第１のスイッチおよび第２のスイッチがオンするように，上記第１のスイッチ，第２のスイッチ，第３のスイッチおよび第４のスイッチを制御するスイッチ制御回路，ならびに
上記処理対象アナログ信号のデータ部が上記第１のアナログ減算回路に与えられ，かつ上記第１のスイッチおよび上記第２のスイッチがオンとなったときに上記第１のアナログ減算回路から出力された第１の差分アナログ信号が上記アナログ／ディジタル変換回路によって変換された差分ディジタル・データから，上記第４のスイッチがオンとなったときに上記第１のアナログ減算回路から出力された差分アナログ信号が上記アナログ／ディジタル変換回路によって変換された差分ディジタル・データを減算するディジタル減算回路，
を備えた信号処理回路。
【請求項２】
上記第１のスイッチ，上記第２のスイッチおよび上記第３のスイッチがオンとなったときに上記第１のアナログ減算回路から出力された差分ディジタル・テータと，あらかじめ定められているオフセット・データとの差にもとづいて，上記処理対象アナログ信号のデータ部のノイズ量を算出するノイズ算出回路をさらに備えた請求項１に記載の信号処理回路。
【請求項３】
上記第２のアナログ減算回路の正入力端子に上記処理対象アナログ信号が第４のスイッチを介して与えられる代わりに，上記第１のアナログ減算回路から出力される第１の差分アナログ信号を与えるフィードバック回路が形成されており，
上記スイッチ制御回路は，
上記処理対象アナログ信号のオフセット部が上記第１のアナログ減算回路に与えられるときに第１のスイッチおよび第２のスイッチがオンし，これらの第１のスイッチおよび第２のスイッチのオフ後に第４のスイッチをオンして，上記処理対象アナログ信号のデータ部が上記第１のアナログ減算回路に与えられるときに第１のスイッチおよび第２のスイッチがオンし，これらの第１のスイッチおよび第２のスイッチのオフ後に第４のスイッチをオンし，かつ１つのデータ数または加算するデータ数に応じた周期で上記第３のスイッチがオフセット部における上記第１のスイッチおよび上記第２のスイッチのオンに同期してオンするように上記第１のスイッチ，上記第２のスイッチ，上記第３のスイッチおよび上記第４のスイッチを制御するものである，
請求項１または２に記載の信号処理回路。
【請求項４】
上記アナログ／ディジタル変換回路から出力される差分ディジタル・データにもとづいて，上記ディジタル・アナログ変換回路から出力される第１の誤差含有アナログ信号のレベルを補正する補正回路をさらに備えた請求項１から３のうちいずれか一項に記載の信号処理回路。
【請求項５】
上記処理対象アナログ信号が固体電子撮像素子から出力されるアナログ信号であり，オフセット部がデータ部の基準信号である，請求項１から４のうちいずれか一項に記載の信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は，信号処理回路に関する。
【背景技術】
【０００２】
基準となるオフセット部につづいてデータ部が現れるようなアナログ信号ではオフセット部のレベルとデータ部のレベルとの差がデータとしての値を示している。このために，オフセット部のレベルとデータ部のレベルとの差を算出する必要がある。この差をディジタル・データとして得るためにはアナログ／ディジタル変換する必要があるが，オフセット部とデータ部とのそれぞれをディジタル・データに変換した後に，オフセット部のレベルとデータ部のレベルとの差を算出すると，オフセット部のディジタル変換により生じる量子化誤差とデータ部のディジタル変換により生じる量子化誤差との両方の量子化誤差が累積してしまう（特許文献１，２）。また，ΔΣ変換と呼ばれるものを用いたアナログ／ディジタル変換もある（特許文献３）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開2002-57581号公報
【特許文献２】特開2005-318007号公報
【特許文献３】特開2004-15208号公報
【発明の概要】
【０００４】
この発明は，オフセット部のディジタル変換により生じる量子化誤差とデータ部のディジタル変換により生じる量子化誤差との両方の量子化誤差が累積してしまうことを未然に防止することを目的とする。
【０００５】
この発明による信号処理回路は，負入力端子と，基準となるオフセット部につづいてデータ部が現れるようなオフセット部とデータ部との対が繰り返される処理対象アナログ信号が第１のスイッチを介して与えられる正入力端子と，を有し，正入力端子に与えられた処理対象アナログ信号と負入力端子に与えられたアナログ信号との差分を表す第１の差分アナログ信号を出力する第１のアナログ減算回路，上記第１のアナログ減算回路から出力された第１の差分アナログ信号を差分ディジタル・データに変換するアナログ／ディジタル変換回路，上記アナログ／ディジタル変換回路によって変換された差分ディジタル・データを量子化誤差が含まれた第１の誤差含有アナログ信号に変換するディジタル／アナログ変換回路，上記ディジタル／アナログ変換回路から出力された第１の誤差含有アナログ信号が第２のスイッチを介して負入力端子に与えられ，上記ディジタル／アナログ変換回路から出力された第１の誤差含有アナログ信号が第３のスイッチを介して正入力端子に与えられ，上記処理対象アナログ信号が第４のスイッチを介して正入力端子に与えられ，かつ正入力端子に与えられた第１の誤差含有アナログ信号と負入力端子に与えられた第２の誤差含有アナログ信号との差分を示す第２の差分アナログ信号を出力し，出力した第２の差分アナログ信号を上記第１のアナログ減算回路の負入力端子に与える第２のアナログ減算回路，上記処理対象アナログ信号のオフセット部が上記第１のアナログ減算回路に与えられるときに第１のスイッチ，第２のスイッチおよび第３のスイッチがオンし，これらの第１のスイッチ，第２のスイッチおよび第３のスイッチのオフ後に第４のスイッチをオンして，上記処理対象アナログ信号のデータ部が上記第１のアナログ減算回路に与えられるときに第１のスイッチおよび第２のスイッチがオンするように，上記第１のスイッチ，第２のスイッチ，第３のスイッチおよび第４のスイッチを制御するスイッチ制御回路，ならびに上記処理対象アナログ信号のデータ部が上記第１のアナログ減算回路に与えられ，かつ上記第１のスイッチおよび上記第２のスイッチがオンとなったときに上記第１のアナログ減算回路から出力された第１の差分アナログ信号が上記アナログ／ディジタル変換回路によって変換された差分ディジタル・データから，上記第４のスイッチがオンとなったときに上記第１のアナログ減算回路から出力された差分アナログ信号が上記アナログ／ディジタル変換回路によって変換された差分ディジタル・データを減算するディジタル減算回路を備えていることを特徴とする。
【０００６】
この発明によると，処理対象アナログ信号のオフセット部が第１のアナログ減算回路に与えられるときに第１のスイッチ，第２のスイッチおよび第３のスイッチがオンする。第２のスイッチと第３のスイッチとがオンされるから第１のアナログ減算回路の負入力端子に与えられる第２のアナログ減算回路の出力は０となり，第１のスイッチがオンされるから第１のアナログ減算回路の出力である第１の差分アナログ信号はオフセット部のレベルを表していることとなる。オフセット部のレベルを表す第１の差分アナログ信号がアナログ／ディジタル変換回路において変換されることにより，オフセット部のレベルを表す差分ディジタル・データが得られる。この差分ディジタル・データは，ディジタル／アナログ変換回路において，差分ディジタル・データに変換されたことにより生じる量子化誤差を含む第１の誤差含有アナログ信号に変換される。
【０００７】
また，第４のスイッチがオンされ，処理対象アナログ信号のデータ部が第１のアナログ減算回路に与えられるときに，第１のスイッチおよび第２のスイッチがオンされる。第２のスイッチおよび第４のスイッチがオンされることにより，第２のアナログ減算回路において，処理対象アナログ信号のオフセット部の信号から第１の誤差含有アナログ信号が減算され，第２の差分アナログ信号が得られる。この第２の差分アナログ信号は，処理対象アナログ信号のオフセット部をディジタル・データに変換したことにより生じる量子化誤差を表している。処理対象アナログ信号のデータ部が第１のアナログ減算回路に与えられたときに第１のスイッチがオンされ，処理対象アナログ信号のデータ部のレベルから，処理対象アナログ信号のオフセット部をディジタル・データに変換したことにより生じる量子化誤差を表す第２の差分アナログ信号が減算される。これにより第１の減算回路から得られる第１の差分アナログ信号がアナログ／ディジタル変換回路において変換された差分ディジタル・データは，オフセット部の量子化誤差が補正されたデータ部のディジタル・データとなっている。オフセット部の量子化誤差が補正されたデータ部を表す差分ディジタル・データから，オフセット部のディジタル・データが減算されることにより，オフセット部の量子化誤差が補正されたデータ部の値を表すディジタル・データが得られる。オフセット部のディジタル変換により生じる量子化誤差とデータ部のディジタル変換により生じる量子化誤差との両方の量子化誤差が累積してしまうことを未然に防止できる。
【０００８】
上記第１のスイッチ，上記第２のスイッチおよび上記第３のスイッチがオンとなったときに上記第１のアナログ減算回路から出力された差分ディジタル・テータと，あらかじめ定められているオフセット・データとの差にもとづいて，上記処理対象アナログ信号のデータ部のノイズ量を算出するノイズ算出回路をさらに備えるようにしてもよい。例えばノイズ算出された値はフィルタ回路に送られ，ノイズ量に応じたフィルタ処理を行う。この方法ではオフセット部のノイズを算出できるため，データ部やデータとオフセットの差分値でのノイズの算出を行う場合と比較しデータ部の信号レベルの影響が無く精度よくノイズ算出が可能となる。またオフセット部のディジタル信号より演算することでアナログで演算する場合より容易に演算が可能となる。
【０００９】
上記第２のアナログ減算回路の正入力端子に上記処理対象アナログ信号が第４のスイッチを介して与えられる代わりに，上記第１のアナログ減算回路から出力される第１の差分アナログ信号を与えるフィードバック回路が形成されていてもよい。この場合には，上記スイッチ制御回路は，上記処理対象アナログ信号のオフセット部が上記第１のアナログ減算回路に与えられるときに第１のスイッチおよび第２のスイッチがオンし，これらの第１のスイッチおよび第２のスイッチのオフ後に第４のスイッチをオンして，上記処理対象アナログ信号のデータ部が上記第１のアナログ減算回路に与えられるときに第１のスイッチおよび第２のスイッチがオンし，これらの第１のスイッチおよび第２のスイッチのオフ後に第４のスイッチをオンし，かつ１つのデータ数または加算するデータ数に応じた周期で上記第３のスイッチがオフセット部における上記第１のスイッチおよび上記第２のスイッチのオンに同期してオンするように上記第３のスイッチを制御するものとなろう。
【００１０】
上記アナログ／ディジタル変換回路から出力される差分ディジタル・データにもとづいて，上記ディジタル・アナログ変換回路から出力される第１の誤差含有アナログ信号のレベルを補正する補正回路をさらに備えるようにしてもよい。
【００１１】
上記処理対象アナログ信号は，たとえば，固体電子撮像素子から出力されるアナログ信号であり，オフセット部は例えば電荷電圧変換回路のリセット・レベルであるデータ部の基準信号の部分である。
【００１２】
また，オフセット部につづいてデータ部が現れるようなオフセット部とデータ部との対が繰り返されるアナログ信号を入力し，第１のオフセット部である第１のアナログ・オフセット信号を第１のディジタル・オフセット・データに変換するアナログ／ディジタル変換回路，上記アナログ／ディジタル変換回路において得られた第１のディジタル・オフセット・データを第１のシフト済みアナログ・オフセット信号に変換するディジタル・アナログ変換回路，上記第１のアナログ・オフセット信号から，上記ディジタル／アナログ変換回路において変換された第１のシフト済みアナログ・オフセット信号を減算し，第１のオフセット部の量子化誤差信号を算出する第１の減算回路，上記第１のオフセット部につづいて現れる第１のデータ部である第１のアナログ・データ信号から上記第１の減算回路において算出された第１のオフセット部の量子化誤差信号を減算し，上記第１のオフセット部の量子化誤差が相殺された量子化誤差相殺済みの第１の量子化誤差シフト済みアナログ・データ信号を出力し，上記アナログ／ディジタル変換回路に与える第２の減算回路，および上記第２の減算回路から出力された第１の量子化誤差シフト済みアナログ・データ信号が上記アナログ／ディジタル変換回路に与えられることにより得られる量子化誤差シフト済みディジタル・データから，上記アナログ／ディジタル変換回路において変換された第１のオフセット・データを減算する算出回路を備えた信号処理回路を提供するようにしてもよい。
【図面の簡単な説明】
【００１３】
【図１】処理対象アナログ信号の一例である。
【図２】処理対象アナログ信号のオフセット部とデータ部とを示している。
【図３】処理対象アナログ信号のオフセット部とデータ部とを示している。
【図４】信号処理回路の電気的構成を示すブロック図である。
【図５】信号処理回路のタイム・チャートである。
【図６】信号処理回路の電気的構成を示すブロック図である。
【図７】信号処理回路のタイム・チャートである。
【図８】ＣＣＤの模式図である。
【図９】ディジタル・データの一例である。
【図１０】補正処理手順を示すフローチャートである。
【実施例】
【００１４】
この発明の実施例は，処理対象のアナログ信号をディジタル・データに変換するアナログ／ディジタル変換に関するものであり，アナログ／ディジタル変換時における量子化誤差を低減するものである。
【００１５】
図１は，処理対象アナログ信号の一例である。
【００１６】
この実施例による処理対象アナログ信号は，基準となるオフセット部につづいてデータ部が現れるものであり，そのようなオフセット部とデータ部との対が繰り返される。データの値はオフセット部とデータ部との差分として現れるので，オフセット部とデータ部との差分Δが算出される。図１においてはデータ部のレベルがオフセット部のレベルよりも高くなっているが，データ部のレベルがオフセット部のレベルよりも低くてもよい。
【００１７】
このような処理対象アナログ信号をアナログ／ディジタル変換する場合，アナログ／ディジタル変換前にオフセット部とデータ部との差分を算出し，算出された差分をその後にアナログ／ディジタル変換する場合と，オフセット部とデータ部とをそれぞれアナログ／ディジタル変換し，アナログ／ディジタル変換後にオフセット部とデータ部との差分を算出する場合とがある。この実施例は，アナログ／ディジタル変換後にオフセット部とデータ部との差分を算出するものである。
【００１８】
まず，この実施例の原理について説明する。
【００１９】
図２は，処理対象アナログ信号のオフセット部とデータ部とを示している。
【００２０】
時刻t01から時刻t02までがオフセット部であり，時刻t02から時刻t03までがデータ部である。オフセット部のアナログ値(Offset)は10.5，データ部のアナログ値(Data)は20.4とする。
【００２１】
アナログ／ディジタル変換前にデータ部とオフセット部との差分を算出し，その後に差分をアナログ／ディジタル変換すると，式１で表される。但し，式１においてSignalADは，差分がアナログ／ディジタル変換された値であり，Δq(Data-Offset)は差分がアナログ変換されたことにより生じる量子化誤差である。
【００２２】
【数１】
2010278492.tif 000003
【００２３】
図２に示す例では，アナログ値での差分は，20.4-10.5=9.9となり，そのアナログ値での差分をディジタル化することにより(四捨五入すると考えると)，ディジタル化された差分は10となり量子化誤差は0.1となる。
【００２４】
これに対して，処理対象アナログ信号をアナログ／ディジタル変換した後に単純に（従来のように）差分を算出すると，次のようになる。
【００２５】
オフセット部のディジタル値（OffsetAD）は式２により得られる。ΔqOffsetは量子化誤差である。
【００２６】
【数２】
2010278492.tif 000004
アナログ値10.5を四捨五入することとなるから，オフセット部のディジタル値は11であり，量子化誤差は0.5である。
【００２７】
また，データ部のディジタル値（DataAD）は式３により得られる。ΔqDATAは量子化誤差である。
【００２８】
【数３】
2010278492.tif 000005
【００２９】
アナログ値20.4を四捨五入することとなるから，データ部のディジタル値は20であり，量子化誤差は0.4である。
【００３０】
差分は式４から算出される。
【００３１】
【数４】
2010278492.tif 000006
【００３２】
各値を代入すると，20-11=９であり，量子化誤差は-0.4-0.5=-0.9となる。
【００３３】
このように，ディジタル化されたオフセット部の値とディジタル化されたデータ部の値との差分を算出すると，オフセット部での量子化誤差とデータ部での量子化誤差とが累積してしまう。
【００３４】
この実施例においては，量子化誤差の累積を防止するために，次の手法が用いられる。
【００３５】
式５のように，オフセット部がディジタル化される。式５は式１と同じであり，オフセット部のディジタル化は上述したものと同じである。
【００３６】
【数５】
2010278492.tif 000007
【００３７】
オフセット部のディジタル化によりアナログ値10.5をディジタル化することとなるから，上述のようにオフセット部のディジタル値は10，量子化誤差は0.5である。
【００３８】
次に，この実施例では上述したものと異なり，アナログ／ディジタル変換前のデータ部のアナログ値が，アナログ／ディジタル変換後のオフセット部のディジタル値が基準となるように，オフセット部の真値（アナログ値）とオフセット部のディジタル値との差（量子化誤差）が，式６に示すように補正されてからアナログ／ディジタル変換が行われる。
【００３９】
【数６】
2010278492.tif 000008
【００４０】
データ部のアナログ値（Data）は20.4であり，オフセット部の量子化誤差は0.5であるからオフセット部の量子化誤差が補正されたデータ部のアナログ値は20.4+0.5=20.9となる。このアナログ値20.9がディジタル変換されると（四捨五入されると），データ部のディジタル値（Δ∇DataAD）は21となり，データ部の量子化誤差は0.1となる。
【００４１】
オフセット部とデータ部の差分のディジタル値SignalADは式７から算出される。
【００４２】
【数７】
2010278492.tif 000009
【００４３】
各値を代入すると，21-11=10となり，差分のディジタル値の量子化誤差は0.1となる。上述のようにアナログ／ディジタル変換前にオフセット部とデータ部との差分を算出した後でアナログ／ディジタル変換したときの量子化誤差と等しくなる。データ部をディジタル化するときにディジタル化されたオフセット部を基準とするので，オフセット部の量子化誤差を，データ部をディジタル化するときに補正していることとなる。オフセット部のディジタル値とデータ部のディジタル値との差分を算出する場合に比べて量子化誤差の累積を防止できる。
【００４４】
次に，連続する２つのデータを加算する場合について説明する。
【００４５】
図３は，処理対象アナログ信号のデータ部とオフセット部とを抽出したものである。
【００４６】
時刻t11から時刻t12の期間が第１のオフセット部であり，時刻t13から時刻t14の期間が第２のオフセット部である。時刻t12から時刻t13の期間が第１のデータ部であり，時刻t14から時刻t15の期間が第２のデータ部である。時刻t11から時刻t12の期間の第１のオフセット部のアナログ値は10.5であり，時刻t13から時刻t14の期間の第２のオフセット部のアナログ値は10.6である。また，時刻t12から時刻t13の期間の第１のデータ部のアナログ値は20.4であり，時刻t14から時刻t15の期間の第２のデータ部のアナログ値は18.3である。
【００４７】
アナログ／ディジタル変換前に第１のオフセット部と第１のデータ部との第１の差分と，第２のオフセット部と第２のオフセット部との第２の差分と，を算出し，これらの第１の差分と第２の差分とを加算してアナログ／ディジタル変換すると，式８で表される。
【００４８】
【数８】
2010278492.tif 000010
【００４９】
各値を代入すると，20.4+18.3-10.5-10.6=17.6となり，四捨五入すると18となり，量子化誤差は0.4となる。
【００５０】
上述したように（従来のように），第１のオフセット部，第１のデータ部，第２のオフセット部および第２のオフセット部のそれぞれをアナログ／ディジタル変換して得られたディジタル値からオフセット部とディジタル部との差分を加算すると，次のようになる。
【００５１】
第１のオフセット部のディジタル値は式９により得られる。
【００５２】
【数９】
2010278492.tif 000011
【００５３】
第１のオフセット部のアナログ値をディジタル変換すると，10.5を四捨五入することとなりディジタル値は11である。量子化誤差は0.5である。
【００５４】
第１のデータ部のディジタル値は式10により得られる。
【００５５】
【数１０】
2010278492.tif 000012
【００５６】
第１のデータ部のアナログ値をディジタル変換すると，20.4を四捨五入することとなり，ディジタル値は20である。量子化誤差は-0.4である。
【００５７】
第２のオフセット部のディジタル値は式11により得られる。
【００５８】
【数１１】
2010278492.tif 000013
【００５９】
第２のオフセット部のアナログ値をディジタル変換すると，10.6を四捨五入することとなりディジタル値は11である。量子化誤差は0.4である。
【００６０】
第２のデータ部のディジタル値は式12により得られる。
【００６１】
【数１２】
2010278492.tif 000014
【００６２】
第２のデータ部のアナログ値をディジタル変換すると，18.3を四捨五入することとなりディジタル値は19である。量子化誤差は-0.3である。
【００６３】
２つの差分を加算したディジタル値は式13から得られる。
【００６４】
【数１３】
2010278492.tif 000015
【００６５】
各値を代入すると，加算したディジタル値は，20+18-11-11=16となり，量子化誤差は-1.6である。
【００６６】
この実施例による手法は以下の通りである。
【００６７】
第１のオフセット部のディジタル値（Offset１AD）が式14から算出される。
【００６８】
【数１４】
2010278492.tif 000016
【００６９】
第１のオフセット部のアナログ値（Offset）10.5が四捨五入されることとなるから11となり,量子化誤差は0.5である。
【００７０】
上述のように，第１のデータ部が，ディジタル変換後の第１のオフセット部が基準とされてディジタル変換されるので，第１のデータ部のディジタル（Δ∇Data１AD）値は，式15から算出される。
【００７１】
【数１５】
2010278492.tif 000017
【００７２】
各値を代入すると，20.4+0.5=20.9となり，四捨五入すると21となり，量子化誤差は0.1となる。
【００７３】
また，第２のオフセット部が，ディジタル変換後の第１のデータ部が基準とされてディジタル変換される。第２オフセット部のディジタル値（Δ∇Offset２AD）は，式16から算出される。
【００７４】
【数１６】
2010278492.tif 000018
【００７５】
各値を代入すると，10.6+0.1=10.7となり,四捨五入すると11なので量子化誤差は0.3となる。
【００７６】
さらに，第２のデータ部がディジタル変換後の第２のオフセット部が基準とされてディジタル変換される。第２のデータ部のディジタル値（Δ∇DataAD）は，式17から算出される。
【００７７】
【数１７】
2010278492.tif 000019
【００７８】
各値を代入すると，18.3+0.3=18.6となり，四捨五入すると19となるので量子化誤差は0.4となる。
【００７９】
２つの差分を加算したディジタル値SignalADは式18から算出される。
【００８０】
【数１８】
2010278492.tif 000020
【００８１】
各値を代入すると，21+19-11-11=18となり，量子化誤差は0.4となる。式17において生じる量子化誤差が残ることとなり，この量子化誤差は１種類のアナログ信号のディジタル変換により生じるのでアナログ／ディジタル変換の精度よりも悪くなることがない。また，時系列で考えると，第１のオフセット部，第１のデータ部，第２のオフセット部および第２のデータ部の順でアナログ／ディジタル変換され，アナログ／ディジタル変換する部分については，その直前の部分についての量子化誤差が補正されることとなるので，量子化誤差が累積してしまうことを未然に防止できる。アナログ値において加算処理した後にディジタル変換する場合と同じ精度を維持できる。
【００８２】
アナログ回路で加算する場合には，加算により信号量が増大してしまう。アナログ信号は電源電圧範囲等で決定される電圧範囲以上の信号を取り扱うことができないため，加算により増大した信号が所定範囲を超えると飽和してしまうことがある。この実施例では，アナログ値では加算せずにアナログ／ディジタル変換するために信号の増加がなく，飽和してしまうことを未然に防止できるにもかかわらず，アナログ値を加算する場合と同じ精度の量子化誤差で抑えることができる。アナログ値で加算する場合に対し，電源の低電圧化を図ることもできるようになる。
【００８３】
図４は，信号処理回路の電気的構成を示すブロック図である。
【００８４】
信号処理回路の全体の動作は制御装置10によって統括される。
【００８５】
信号処理回路には，第１のアナログ減算回路１が含まれている。第１のアナログ減算回路１の正入力端子に，第１のサンプル・ホールド回路11を介して処理対象アナログ信号が与えられる。第１のサンプル・ホールド回路11には，スイッチSDおよびキャパシタCdが含まれている。スイッチSDがオンされることにより，キャパシタCdに電荷が蓄積され，入力した処理対象アナログ信号に対応したレベルのアナログ信号が第１のアナログ減算回路１に与えられる。
【００８６】
第１のアナログ減算回路から出力された第１の差分アナログ信号は，アナログ／ディジタル変換回路３に与えられて差分ディジタル・データに変換される。この差分ディジタル・データは，上述のように，オフセット部とデータ部との差分を表すものである。差分ディジタル・データは，オフセット・ノイズ検出回路４，ディジタル減算回路５，ディジタル／アナログ変換回路６および補正制御回路７に入力する。
【００８７】
ディジタル／アナログ変換回路６において，アナログ／ディジタル変換回路３によって変換された差分ディジタル・データが，量子化誤差が含まれた第１の誤差含有アナログ信号に変換される。ディジタル／アナログ変換回路６から出力された第１の誤差含有アナログ信号は，第２のサンプル・ホールド回路12に入力する。
【００８８】
第２のサンプル・ホールド回路12は，スイッチSAとキャパシタCaとから構成される回路と，スイッチSBとキャパシタCbcとから構成される回路，スイッチScとキャパシタCbcとから構成される回路とを含んでいる。
【００８９】
ディジタル／アナログ変換回路６から出力された第１の誤差含有アナログ信号は，第２のサンプル・ホールド回路12に含まれているスイッチSAを介して第２のアナログ減算回路２の負入力端子に与えられる。また，ディジタル／アナログ変換回路６から出力された第１の誤差含有アナログ信号は，第２のサンプル・ホールド回路12に含まれているスイッチSBを介して第２のアナログ減算回路の正入力端子にも与えられる。
【００９０】
また，処理対象アナログ信号は，スイッチScを介して第２のアナログ減算回路２の正入力端子にも与えられる。
【００９１】
第２のアナログ減算回路２の出力信号（量子化誤差を表す信号となる）が第１のアナログ減算回路１の負入力端子に与えられる。
【００９２】
処理対象アナログ信号のオフセット部が第１のアナログ減算回路１に与えられるときにスイッチSD，スイッチSAおよびスイッチSBがオンし，これらのスイッチSD，スイッチSAおよびスイッチSBのオフ後にスイッチSCが，制御回路10によってオンされる。また，処理対象アナログ信号のデータ部が第１のアナログ減算回路１に与えられるときにスイッチSDおよびスイッチSAが，制御回路10によってオンされる。
【００９３】
また，ディジタル減算回路５において，上記処理対象アナログ信号のデータ部が第１のアナログ減算回路１に与えられ，かつスイッチSDおよびスイッチSAがオンとなったときに第１のアナログ減算回路１から出力された差分アナログ信号に対応する差分ディジタル・データ（Δ∇DataAD）から，スイッチSCがオンとなったときに第１のアナログ減算回路１から出力された差分アナログ信号からアナログ／ディジタル変換回路３によって変換された差分ディジタル・データ(OffsetAD)が減算される（SignalADの算出）。
【００９４】
さらに，オフセット・ノイズ検出回路４において，オフセット部のばらつきが検出される。このばらつきは，ノイズに相当すると考えられるので，ノイズを除去する信号がオフセット・ノイズ検出回路４からディジタル・フィルタ回路10に入力する。
【００９５】
さらに，補正制御回路７によって制御される補正回路８によって，オフセット部のレベルが調整され，アナログ回路の経時変化によるレベル変動の影響を低減する事が出来る。
【００９６】
図５は，図４に示す信号処理回路のタイム・チャートである。このタイム・チャートは，図２を参照して説明したように，ディジタル変換後にオフセット部とデータ部との差分を算出するものである。
【００９７】
時刻t21から時刻t27までの期間，時刻t31から時刻t37までの期間，時刻t41から時刻t47までの期間がオフセット部であり，時刻t27から時刻t31までの期間，時刻t37から時刻t41までの期間，時刻t47から時刻t51までの期間がデータ部の期間である。
【００９８】
時刻t21から時刻t27までの期間のオフセット部が入力している時刻t22から時刻t23の間において，スイッチSD，スイッチSAおよびスイッチSBがオンされる。すると，第２のアナログ減算回路２の正入力端子および負入力端子にはディジタル／アナログ変換回路６から出力される同じアナログ信号が入力するから，第２のアナログ減算回路２の出力は０となる。第１のアナログ減算回路１の負入力端子に入力する信号レベルは０であり，スイッチSDがオンとなっているから，第１のアナログ減算回路１の出力はオフセット部のアナログ値（Offset）となる。時刻t24となると，オフセット部のアナログ値（Offset）がアナログ／ディジタル変換され，オフセット部のディジタル値（OffsetAD）が得られる（上述した式２の処理）。
【００９９】
時刻t27から時刻t31までの期間のオフセット部が与えられている時刻t25から時刻t26の期間において，スイッチSCがオンされる。すると，第２のアナログ減算回路２の正入力端子には，オフセット部のアナログ値（Offset）を示す信号が与えられる。
【０１００】
時刻t27となると，処理対象アナログ信号のデータ部が信号処理回路に入力する。データ部が第１のアナログ減算回路１の正入力端子に与えられている時刻t28から時刻t29の間の期間においてスイッチSDおよびスイッチSAがオンされる。スイッチSDがオンされることにより，処理対象アナログ信号のデータ部が第１のアナログ減算回路１の正入力端子に与えられる。スイッチSAがオンされることにより，ディジタル／アナログ変換回路６から出力されたオフセット部のディジタル値（OffsetAD）を表す信号が第２のアナログ減算回路２の負入力端子に入力する。第２のアナログ減算回路２の正入力端子には処理対象アナログ信号のデータ部（Offset）が与えられているから，第２のアナログ減算回路２からは，オフセット部の量子化誤差を表す信号が出力されることとなる（式６におけるoffset-offsetADの算出）。すると，第１のアナログ減算回路１からは，データ部のアナログ値（Data）から第２のアナログ減算回路２の出力信号が減算された差分アナログ信号が出力される。時刻t30において，第２のアナログ減算回路２の出力信号がアナログ／ディジタル変換回路３においてアナログ／ディジタル変換されることにより，ディジタル変換されたオフセット部が基準とされたデータ部のディジタル値（Δ∇DataAD）が得られる（式６の算出）。
【０１０１】
データ部のディジタル値（Δ∇DataAD）が得られると，ディジタル減算回路５において，データ部のディジタル値（Δ∇DataAD）からオフセット部のディジタル値（OffsetAD）が減算する処理（SignalAD）が行われる（式７の算出）。オフセット部のディジタル値は時刻t24のタイミングで行われるアナログ／ディジタル変換によりディジタル減算回路５に入力されており，そのディジタル減算回路５に入力されているオフセット部のディジタル値を用いて減算処理が行われる。ディジタル減算回路５には，オフセット部のディジタル値を記憶するためのメモリ（図示略）が含まれているのはいうまでもない。このようにして，上述したようにアナログ／ディジタル変換後にデータ部とオフセット部との差分を算出することができるようになる。
【０１０２】
時刻t73からt93においても同様の処理が行われるが，重複説明を省略する。
【０１０３】
図６および図７は，他の実施例を示すものである。これらのものは，図３を参照して説明したように，複数の値を加算するものである。図６および図７は２つのデータを加算するものであるが，２つに限らず３つ以上のデータを加算するようにしてもよい。
【０１０４】
図６は，信号処理回路の電気的構成を示すブロック図である。この図において，図４に示す回路と同一物については同一符号を付して説明を省略する。
【０１０５】
上述したように，図４に示す信号処理回路は，スイッチSCには信号処理回路に入力する処理対象アナログ信号が与えられている。これに対して，図６に示す信号処理回路では，第１のアナログ減算回路１の出力がスイッチSCに与えられるフィードバック・ループ（フィードバック回路）が形成されている。信号処理回路に入力する処理対象アナログ信号は，スイッチSCには与えられていない。
【０１０６】
図７は，図６に示す信号処理回路のタイム・チャートである。このタイム・チャートは，図３を参照して説明したように，複数（２つ）のデータを加算するものである。上述のように，第１のデータ部をディジタル変換するときに，第１のオフセット部をディジタル変換したときの量子化誤差を相殺するように信号レベルをシフトしてディジタル変換し，第２のオフセット部をディジタル変換するときに，第１のデータ部をディジタル変換したときの量子化誤差を相殺するように信号レベルをシフトしてディジタル変換し，第２のデータ部をディジタル変換するときに，第２のオフセット部をディジタル変換したときの量子化誤差を相殺するように信号レベルをシフトしてディジタル変換するものである。
【０１０７】
時刻t61から時刻t67までの期間が第１のオフセット部の期間であり，時刻t73から時刻t79までの期間が第２のオフセット部の期間であり，時刻t83から時刻t89までの期間が第３のオフセット部の期間である。また，時刻t67から時刻t73までの期間が第１のデータ部の期間であり，時刻t79から時刻t83までの期間が第２のデータ部の期間であり，時刻t89から時刻t93までの期間が第３のデータ部の期間である。
【０１０８】
詳しくは後述するように，スイッチSBのオンの間隔が加算範囲を規定するものである。図７においては，スイッチSBは２つのデータ部が信号処理回路に入力するとオンとなっているので２つのデータが加算されることが理解できよう。
【０１０９】
時刻t61から時刻t70までの期間は，図５に示した時刻t21から時刻t30期間と同じであるから，時刻t64のタイミングでアナログ／ディジタル変換が行われることにより第１のオフセット部のディジタル値（OffsetAD）が得られ（上述した式14の処理），時刻t70のタイミングでアナログ／ディジタル変換が行われることによりディジタル変換された第１のオフセット部が基準とされた第１のデータ部ディジタル値（Δ∇Data１AD）が得られる（式15の処理）。
【０１１０】
第１のデータ部が信号処理回路に入力している時刻t71から時刻t72の期間において，スイッチSCがオンとなる。スイッチSCは第１のアナログ減算回路１の出力が与えられるので，第２のオフセット部が信号処理回路に与えられている期間中の時刻t74から時刻t75の期間において，スイッチSBがオンとならずに，スイッチSAおよびスイッチSCがオンとなることにより，第２の減算回路２において，式16における（Δ∇Data-Δ∇Data１AD）が算出されることとなる。また，この時刻t74から時刻t75の期間において，スイッチSDがオンとなることにより，第１のアナログ減算回路１からは式16に相当するアナログ値が算出され，時刻t76のタイミングでアナログ／ディジタル変換が行われることにより，式16の処理が行われる（Δ∇Offset２ADの算出）。
【０１１１】
同様に，時刻t77から時刻t78の期間においてスイッチSCがオンとなり，時刻t80から時刻t81の期間においてスイッチSAおよびスイッチSDがオンとなることにより，時刻t82のタイミングで行われるアナログ／ディジタル変換により，式17の処理（Δ∇Data２ADの算出）が行われることは理解されよう。
【０１１２】
上述したように，アナログ／ディジタル変換回路３から出力されるディジタル・データがディジタル減算回路５に与えられることにより，式18の処理（SignalADの算出）が行われる。式18の処理は上述したように，第１のオフセット部をディジタル変換することにより生じる量子化誤差を除去するように第１のオフセット部のディジタル値を基準として第１のデータ部をディジタル変換し，第１のデータ部をディジタル変換することにより生じる量子化誤差を除去するように第２のオフセット部をディジタル変換し，第２のオフセット部をディジタル変換することにより生じる量子化誤差を除去するように第２のオフセット部のディジタル値を基準として第２のデータ部をディジタル変換し，第１のオフセット部と第１のデータ部との差分と第２のオフセット部と第２のデータ部との差分とを加算するものである。
【０１１３】
各オフセット部および各データ部でのディジタル変換により生じ得る量子化誤差の累積を防止できる。
【０１１４】
時刻t83以降において，同様の処理が繰り返される。
【０１１５】
図８は，ＣＣＤ20の模式図である。
【０１１６】
ＣＣＤ20には，受光領域21と水平転送路24とが含まれている。
【０１１７】
受光領域21の周囲にはオプティカル・ブラック領域21が形成されている。オプティカル・ブラック領域21の内部に多数のフォトダイオード（図示略）が設けられているＰＤ領域23が形成されている。オプティカル・ブラック領域21にもフォトダイオードが形成されているが，オプティカル・ブラック領域21に形成されているフォトダイオードは遮光されている。ＰＤ領域23に設けられているフォトダイオードに蓄積された信号電荷は水平転送路24にシフトされてＣＣＤ20から出力される。ＣＣＤからの出力信号が処理対象アナログ信号として，上述した信号処理回路に与えられる。
【０１１８】
図９は，信号処理回路において，ＣＣＤ20から出力された信号がアナログ／ディジタル変換されたデータを示している。
【０１１９】
ＰＤ領域23に蓄積された信号電荷にもとづいて得られるアナログ信号がディジタル変換された部分（データ部分）が時刻t100から時刻t101，時刻t102から時刻t103の期間（データ期間）であるとする。ＯＢ領域21に設けられているフォトダイオードに蓄積された信号電荷にもとづいて得られるアナログ信号がディジタル変換された部分（ＯＢ部分）は時刻t101から時刻t102の期間（ＯＢ期間）であるとする。
【０１２０】
上述したように，ＯＢ領域22は遮光されているからＯＢ部分のレベルは一定の値となるが，アナログ回路やＡＤ変換回路が温度上昇などの経時変換によりレベルが変化する。ＯＢ部分のレベルにもとづいて補正回路８によってレベルを一定に補正できる。
【０１２１】
図10は，ＯＢ部分のデータを用いて補正値を制御する処理手順を示すフローチャートである。このＯＢ部分のデータは，上述したオフセット部のデータに相当する。
【０１２２】
補正制御回路７に入力したデータの期間がＯＢ期間のものであると（ステップ31でＹＥＳ），ＯＢ期間のデータがあらかじめ定められた期待値の範囲内に収まっているかどうかが判定される（ステップ32）。
【０１２３】
あらかじめ定められた期待値の範囲内に収まっていない場合には（ステップ32でＮＯ），補正値が制御される。ＯＢ期間のデータのレベルが期待値より高い場合には（ステップ33でＹＥＳ），補正値が下げられる（ステップ34）。ＯＢ期間のデータのレベルが期待値より低い場合には（ステップ33でＮＯ），補正値が上げられる（ステップ35）。
【０１２４】
制御された補正値を用いて補正回路８によって，ディジタル／アナログ変換回路６から出力されるデータ・レベルが補正される。
【符号の説明】
【０１２５】
１  第１のアナログ減算回路
２  第２のアナログ減算回路
３  アナログ／ディジタル変換回路
６  ディジタル／アナログ変換回路
10  制御回路（スイッチ制御回路）
SA  スイッチ（第２のスイッチ）
SB  スイッチ（第３のスイッチ）
SC  スイッチ（第４のスイッチ）
SD  スイッチ（第１のスイッチ）
【図１】
2010278492.tif 000021
【図２】
2010278492.tif 000022
【図３】
2010278492.tif 000023
【図４】
2010278492.tif 000024
【図５】
2010278492.tif 000025
【図６】
2010278492.tif 000026
【図７】
2010278492.tif 000027
【図８】
2010278492.tif 000028
【図９】
2010278492.tif 000029
【図１０】
2010278492.tif 000030