(57)【要約】【課題】シリコン基板とベース基板との間に窒素含有層を設ける場合であっても、プロセスを簡略化し低コスト化を達成することを目的の一とする。又は、ベース基板としてガラス基板等のうねりがある基板を用いた場合であっても、貼り合わせ不良を低減することを目的の一とする。【解決手段】単結晶半導体基板と、ベース基板とを用意し、単結晶半導体基板上に酸化膜を形成し、イオンを照射して単結晶半導体基板中に脆化領域を形成し、酸化膜又はベース基板上にプラズマＣＶＤ法を用いて窒素含有層を成膜し、酸化膜及び窒素含有層を介して単結晶半導体基板とベース基板とを貼り合わせ、脆化領域において単結晶半導体基板を分離して、ベース基板上に絶縁層及び窒素含有層を介して単結晶半導体層を形成する工程を有し、窒素含有層の成膜を、基板温度が室温以上３００℃以下であって、成膜圧力を１６０Ｐａ以上で行う。【選択図】図１
2010087067.tif 000002
【特許請求の範囲】
【請求項１】
単結晶半導体基板と、絶縁体でなるベース基板とを用意し、
前記単結晶半導体基板上に酸化膜を形成し、
前記単結晶半導体基板にイオンを照射して前記単結晶半導体基板中に脆化領域を形成し、
前記酸化膜又は前記ベース基板上にプラズマＣＶＤ法を用いて窒素含有層を成膜し、
前記酸化膜及び前記窒素含有層を介して前記単結晶半導体基板と前記ベース基板とを貼り合わせ、
前記脆化領域において前記単結晶半導体基板を分離して、前記ベース基板上に前記絶縁層及び前記窒素含有層を介して単結晶半導体層を形成する工程を有し、
前記窒素含有層の成膜を、基板温度が室温以上３００℃以下であって、成膜圧力が１６０Ｐａ以上で行うことを特徴とするＳＯＩ基板の作製方法。
【請求項２】
単結晶半導体基板と、絶縁体でなるベース基板とを用意し、
前記単結晶半導体基板上に酸化膜を形成し、
前記単結晶半導体基板にイオンを照射して前記単結晶半導体基板中に脆化領域を形成し、
前記酸化膜又は前記ベース基板上にプラズマＣＶＤ法を用いて窒素含有層を成膜し、
前記酸化膜及び前記窒素含有層を介して前記単結晶半導体基板と前記ベース基板とを貼り合わせ、
前記脆化領域において前記単結晶半導体基板を分離して、前記ベース基板上に前記絶縁層及び前記窒素含有層を介して単結晶半導体層を形成する工程を有し、
前記窒素含有層の成膜を、基板温度が室温以上２００℃以下であって、成膜圧力が１２０Ｐａ以上で行うことを特徴とするＳＯＩ基板の作製方法。
【請求項３】
請求項１又は請求項２において、
前記窒素含有層の成膜ガスとして、少なくとも水素ガス、シランガス及びアンモニアガスを用いることを特徴とするＳＯＩ基板の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記酸化膜を、塩化水素を含有させた酸化性雰囲気で前記半導体基板に熱処理を行うことにより形成することを特徴とするＳＯＩ基板の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記ベース基板として、ガラス基板を用いることを特徴とするＳＯＩ基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜を介して半導体層が設けられた基板の作製方法に関し、特にＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板の作製方法に関する。また、絶縁膜を介して半導体層が設けられた基板を用いた半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が存在するＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。ＳＯＩ基板を使うことで、トランジスタのドレインと基板間における寄生容量が低減されるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして注目されている。
【０００３】
ＳＯＩ基板を製造する方法の１つに、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入することによって表面から所定の深さに微小気泡層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。その後、熱処理を行うことにより、微小気泡層が劈開面となり、水素イオンが注入されたシリコンウエハの一部が微小気泡層を境に薄膜状に分離し、接合させた別のシリコンウエハ上に単結晶シリコン膜を形成することができる。
【０００４】
また、このような水素イオン注入剥離法を用いて単結晶シリコン層をガラスからなるベース基板上に形成する方法が提案されている（例えば、特許文献２参照）。特許文献２では、支持基板からの不純物が単結晶シリコン層側に拡散することを防止するために単結晶シリコン基板又は支持基板の一方の表面に窒化シリコン膜を設け、当該窒化シリコン膜上に形成された酸化シリコン膜を貼り合わせ面として、貼り合わせを行う方法が示されている。
【０００５】
ガラス基板はシリコンウエハよりも大面積化が容易であり、安価であることから、ガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となる。また、ベース基板としてガラス基板等の不純物を含む基板を用いる場合には、ベース基板に含まれる不純物の拡散を防止するため窒化シリコン膜又は窒化酸化シリコン膜（以下、「窒化シリコン膜等」とも記す）を用いることは有効となる。
【特許文献１】特開２０００−１２４０９２号公報
【特許文献２】特開２００２−１７０９４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＣＶＤ法を用いて成膜された窒化シリコン膜等は、窒素雰囲気下で高温で熱処理を行うことにより形成する膜と比べて膜厚の均一化が難しく表面に凹凸が生じるため、接合層として適用する場合にはベース基板と単結晶半導体基板の貼り合わせ不良が生じるおそれがあった。また、窒化シリコン膜等は酸化シリコン膜と比較して接合面において水素結合が起こりにくく、これらの理由から、一般的には、特許文献２に示されるように、窒化シリコン膜等の上に酸化シリコン膜を形成し、当該酸化シリコン膜を接合層として貼り合わせが行われている。
【０００７】
一方で、単結晶シリコン基板側に窒化シリコン膜等を設ける場合、単結晶シリコンと窒化シリコン膜等とを接して形成すると、界面準位の影響により当該単結晶シリコンを用いて形成されたトランジスタ等の素子の特性に影響が生じるおそれがある。従って、トランジスタ等の素子特性を考慮した場合には、単結晶シリコン基板と窒化シリコン膜等との間にも絶縁膜（例えば、酸化シリコン膜等）を設ける必要が生じる。
【０００８】
このように、単結晶シリコン基板とベース基板との間に窒化シリコン膜等を設ける場合には、プロセスが増加する問題がある。ＳＯＩ基板の製造においては、用いる単結晶シリコン基板自体が高価であるため、プロセスの簡略化等によるコスト低減は重要となる。
【０００９】
また、ベース基板として、ガラス基板等の大型基板を用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となるが、ガラス基板はシリコンウエハよりも撓みやすく、表面にうねりがある。特に一辺が３０ｃｍを超える大面積のガラス基板に対して機械研磨による処理を行うことは困難である。従って、ベース基板としてうねりがあるガラス基板等を用いた場合であっても、貼り合わせ不良を抑制する接合層が求められている。
【００１０】
上述した問題に鑑み、本発明は、シリコン基板とベース基板との間に窒素含有層を設ける場合であっても、プロセスを簡略化し低コスト化を達成することを目的の一とする。又は、ベース基板としてガラス基板等のうねりがある基板を用いた場合であっても、貼り合わせ不良を低減することを目的の一とする。
【課題を解決するための手段】
【００１１】
本発明は、窒素含有層を接合層として用いて、シリコン基板とベース基板との貼り合わせを良好に行うものである。
【００１２】
本発明の一は、単結晶半導体基板と、絶縁体でなるベース基板とを用意し、単結晶半導体基板上に酸化膜を形成し、単結晶半導体基板にイオンを照射して単結晶半導体基板中に脆化領域を形成し、酸化膜又はベース基板上にプラズマＣＶＤ法を用いて窒素含有層を成膜し、酸化膜及び窒素含有層を介して単結晶半導体基板とベース基板とを貼り合わせ、脆化領域において単結晶半導体基板を分離して、ベース基板上に絶縁層及び窒素含有層を介して単結晶半導体層を形成する工程を有し、窒素含有層の成膜を、基板温度が室温以上３００℃以下であって、成膜圧力が１６０Ｐａ以上で行うことを特徴としている。
【００１３】
また、本発明の一は、単結晶半導体基板と、絶縁体でなるベース基板とを用意し、単結晶半導体基板上に酸化膜を形成し、単結晶半導体基板にイオンを照射して単結晶半導体基板中に脆化領域を形成し、酸化膜又はベース基板上にプラズマＣＶＤ法を用いて窒素含有層を成膜し、酸化膜及び窒素含有層を介して単結晶半導体基板とベース基板とを貼り合わせ、脆化領域において単結晶半導体基板を分離して、ベース基板上に絶縁層及び窒素含有層を介して単結晶半導体層を形成する工程を有し、窒素含有層の成膜を、基板温度が室温以上２００℃以下であって、成膜圧力が１２０Ｐａ以上で行うことを特徴としている。
【００１４】
本明細書において、表面の平均面粗さ（Ｒａ）とは、ＪＩＳ  Ｂ０６０１で定義されている中心線平均粗さを、測定面に対して適用できるように三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、次の式（１）にて定義される。
【００１５】
【数１】
2010087067.tif 000003
【００１６】
なお、式（１）において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点により囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。
【００１７】
また、自乗平均面粗さ（Ｒｍｓ）とは、「基準面から指定面までの偏差の自乗を平均した値の平方根」と表現でき、次の式（２）にて定義される。
【００１８】
【数２】
2010087067.tif 000004
【００１９】
また、最大高低差（Ｐ−Ｖ）とは、測定面において、最も高い標高Ｚｍａｘと最も低い標高Ｚｍｉｎの差を指す。
【００２０】
本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００２１】
また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置に含まれる。
【００２２】
また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。
【発明の効果】
【００２３】
本発明により、シリコン基板とベース基板との間に窒素含有層を設ける場合であっても、プロセスを簡略化し低コスト化を達成することができる。
【００２４】
本発明により、ベース基板としてガラス基板等のうねりがある基板を用いた場合であっても、貼り合わせ不良を低減することができる。
【発明を実施するための最良の形態】
【００２５】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２６】
（実施の形態１）
本実施の形態では、単結晶半導体層とベース基板との間に窒素含有層を有するＳＯＩ基板の作製方法の一例に関して図面を参照して説明する。
【００２７】
まず、単結晶半導体基板１００を準備する（図１（Ａ−１）参照）。
【００２８】
単結晶半導体基板１００としては、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、単結晶半導体基板１００の形状は円形に限られず、矩形状等に加工して用いることも可能である。
【００２９】
次に、単結晶半導体基板１００の表面に酸化膜１０２を形成する（図１（Ａ−２）参照）。
【００３０】
酸化膜１０２は、例えば、酸化シリコン膜、酸化窒化シリコン膜等の単層、又はこれらを積層させた膜を用いることができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。
【００３１】
本実施の形態では、単結晶半導体基板１００に熱処理を行うことにより酸化膜１０２（ここでは、ＳｉＯｘ膜）を形成する（図１（Ａ−２）参照）。熱処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。
【００３２】
例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で単結晶半導体基板１００に熱処理を行うことにより、塩素酸化された酸化膜１０２を形成することができる。この場合、酸化膜１０２は、塩素原子を含有した膜となる。
【００３３】
熱処理の一例としては、酸素に対し塩化水素（ＨＣｌ）を０．５〜１０体積％（好ましくは３体積％）の割合で含む酸化性雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で行うことができる。熱処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜１０２の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。
【００３４】
また、酸化膜１０２に塩素原子を含有させることによって、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を捕集して単結晶半導体基板１００が汚染されることを防止する効果を奏する。
【００３５】
さらに、酸化膜１０２中に塩素等のハロゲンを含ませることにより、単結晶半導体基板１００に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。つまり、酸化膜１０２を形成した後に行われる熱処理により、単結晶半導体基板１００に含まれる不純物が酸化膜１０２に析出し、ハロゲン（例えば塩素）と反応して捕獲されることとなる。それにより酸化膜１０２中に捕集した当該不純物を固定して単結晶半導体基板１００の汚染を防ぐことができる。
【００３６】
また、酸化膜１０２に含有させるハロゲン原子としては塩素原子に限られない。酸化膜１０２にフッ素原子を含有させてもよい。単結晶半導体基板１００表面をフッ素酸化するには、単結晶半導体基板１００表面にフッ酸に浸漬した後に酸化性雰囲気中で熱酸化処理を行うことや、ＮＦ３を酸化性雰囲気に添加して熱処理を行えばよい。
【００３７】
次に、運動エネルギーを有するイオンを単結晶半導体基板１００に照射することで、単結晶半導体基板１００の所定の深さに結晶構造が損傷された脆化領域１０４を形成する（図１（Ａ−３）参照）。図１（Ａ−３）に示すように、酸化膜１０２を介して、加速されたイオン１０３を単結晶半導体基板１００に照射することで、単結晶半導体基板１００の表面から所定の深さの領域にイオン１０３が添加され、脆化領域１０４を形成することができる。イオン１０３は、ソースガスを励起して、ソースガスのプラズマを生成し、このプラズマに含まれるイオンを、電界の作用によりプラズマから引き出して、加速したイオンである。
【００３８】
脆化領域１０４が形成される領域の深さは、イオン１０３の運動エネルギー、質量と電荷、イオン１０３の入射角等によって調節することができる。運動エネルギーは加速電圧、ドーズ量などにより調節できる。イオン１０３の平均侵入深さとほぼ同じ深さの領域に脆化領域１０４が形成される。そのため、イオン１０３が添加される深さで、単結晶半導体基板１００から分離される単結晶半導体層の厚さが決定される。本実施の形態では、この単結晶半導体層の厚さが１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下になるように、脆化領域１０４が形成される深さを調節する。
【００３９】
脆化領域１０４の形成は、イオンドーピング処理で行うことができる。イオンドーピング処理には、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な装置は、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置である。非質量分離型の装置であるのは、プラズマ中のイオン種を質量分離しないで、全てのイオン種を被処理体に照射しているからである。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置である。
【００４０】
イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
【００４１】
本実施形態では、イオンドーピング装置で、水素を単結晶半導体基板１００に添加する。プラズマソースガスとして水素を含むガスを供給する。例えば、Ｈ２を供給する。水素ガスを励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオンを単結晶半導体基板１００に照射する。
【００４２】
イオンドーピング装置において、水素ガスから生成されるイオン種（Ｈ＋、Ｈ２＋、Ｈ３＋）の総量に対してＨ３＋の割合が５０％以上とする。より好ましくは、そのＨ３＋の割合を８０％以上とする。イオンドーピング装置は質量分離を行わないため、プラズマ中に生成される複数のイオン種のうち、Ｈ３＋を５０％以上、好ましくは８０％以上とする。同じ質量のイオンを照射することで、単結晶半導体基板１００の同じ深さに集中させてイオンを添加することができるためである。
【００４３】
脆化領域１０４を浅い領域に形成するためには、イオン１０３の加速電圧を低くする必要があるが、プラズマ中のＨ３＋イオンの割合を高くすることで、水素イオンを効率よく、単結晶半導体基板１００に添加できる。Ｈ３＋イオンはＨ＋イオンの３倍の質量を持つことから、同じ深さに水素原子を１つ添加する場合、Ｈ３＋イオンの加速電圧は、Ｈ＋イオンの加速電圧の３倍にすることが可能となる。イオンの加速電圧を大きくできれば、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。
【００４４】
イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。また、イオンドーピング装置を用いた場合、重金属も同時に導入されるおそれがあるが、塩素原子を含有する酸化膜１０２を介してイオンの照射を行うことによって、重金属による単結晶半導体基板１００の汚染を防ぐことができる。
【００４５】
なお、加速されたイオン１０３を単結晶半導体基板１００に照射する工程は、イオン注入装置で行うこともできる。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。したがって、イオン注入装置を用いる場合は、水素ガスやＰＨ３を励起して生成されたＨ＋イオンおよびＨ２＋イオンを質量分離して、Ｈ＋イオンまたはＨ２＋イオンの一方のイオンを加速して、単結晶半導体基板１００に照射する。
【００４６】
次に、酸化膜１０２上に窒素含有層１０６（例えば、窒化シリコン膜又は窒化酸化シリコン膜等の窒素を含有する絶縁膜）を形成する（図１（Ａ−４）参照）。
【００４７】
本実施の形態において、窒素含有層１０５は、ベース基板と接合する層（接合層）となる。また、窒素含有層１０５は、後にベース基板上に単結晶半導体層を設けた際に、ベース基板に含まれるＮａ（ナトリウム）等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。
【００４８】
窒素含有層１０６を接合層として用いる場合、単結晶半導体基板１００とベース基板との接合不良を抑制するためには、窒素含有層１０６の表面を平坦にすることが必要となる。具体的には、窒素含有層１０６の表面の平均面粗さ（Ｒａ）を０．５ｎｍ以下、自乗平均粗さ（Ｒｍｓ）を０．６０ｎｍ以下、より好ましくは、平均面粗さを０．３５ｎｍ以下、自乗平均粗さを０．４５ｎｍ以下とする。また、窒素含有層１０６の膜厚を、１０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の範囲で設けることが好ましい。窒素含有層は膜の応力が大きく厚く形成すると膜が剥がれるおそれがあり、一方で薄く形成しすぎると不純物の拡散を抑制する効果が低減するためである。
【００４９】
また、ベース基板との接合には水素結合が大きく寄与するため、窒素含有層１０６に水素が多く含まれるように成膜することが好ましい。窒素含有層１０６に水素を多く含ませることにより、ガラス等のベース基板と水素結合による強固な接合を形成することが可能となる。
【００５０】
このような窒素含有層１０６を形成するため、本実施の形態では、プラズマＣＶＤ法を用いて、窒素含有層１０６の成膜を、成膜時の基板温度が室温以上３００℃以下であって、成膜圧力が１６０Ｐａ以上で行う。又は、窒素含有層１０６の成膜を、成膜時の基板温度が室温以上２００℃以下であって、成膜圧力が１２０Ｐａ以上で行う。
【００５１】
成膜時の基板温度を低くすることにより、形成される窒素含有層１０６の表面の粗さを小さくすることができる。これは、成膜時の基板温度が高くなるにつれて膜の堆積表面での水素ラジカル等によるエッチング反応が過多となり表面荒れを起こすためである。また、成膜時の基板温度を低くすることによって、成膜中の脱水反応を抑制し、窒素含有層１０６に含まれる水素の量を多くすることができる。
【００５２】
成膜時の圧力を高くすることにより、形成される窒素含有層１０６の表面の粗さを小さくすることができる。これは、圧力が高くなるにつれて、基板とバルクプラズマ間に形成されるシース中で、水素ラジカル等と中性分子（原子）との衝突が頻繁に起こり、膜の堆積表面での水素ラジカル等によるエッチング反応が抑制されるためである。また、水素ラジカルによる表面水素の引き抜き反応が抑制され、窒素含有層１０６に含まれる水素の量を多くすることができる。
【００５３】
なお、室温とは通常の半導体装置の作製に供するクリーンルームの室温であり、本明細書では２５℃をいう。
【００５４】
また、本実施の形態では、プラズマＣＶＤ法において、少なくともシランガス、アンモニアガス及び水素ガスを用いて成膜を行う。アンモニアガスや水素ガスを用いることによって、膜中に水素を多く含む窒素含有層１０６を形成することができる。特に、水素ガスを導入して成膜することにより窒素含有層１０６に多くの水素を含有させることができる。
【００５５】
また、プラズマＣＶＤ法において、成膜される窒素含有層１０６に水素を多く含有させることにより、緻密性が低い（膜質が柔らかい）膜とすることができる。一方で、水素を多く有する窒素含有層１０６に熱処理を行うことにより、膜中の水素を減らし、当該窒素含有層１０６の緻密性を高める（膜質を硬くする）ことができる。つまり、本実施の形態で成膜される窒素含有層１０６は、熱処理により膜が収縮する。
【００５６】
そのため、緻密性が低い状態で窒素含有層１０６を接合層としてベース基板との貼り合わせを行うことにより、ベース基板側の接合面に凹凸がある場合であっても、窒素含有層１０６が当該凹凸を吸収することができるため、接合不良を抑制することが可能となる。また、貼り合わせと同時又はその後に加熱処理を行うことにより、緻密化された窒素含有層１０６を得ることができる。
【００５７】
ベース基板として大面積のガラス基板を用いる場合には、貼り合わせの際にガラス基板の表面のうねりが問題となるが、接合層として緻密性が低い窒素含有層１０６を用いることにより、ガラス表面のうねりを緩和して接合することができる（図３参照）。その結果、ベース基板としてうねりがあるガラス基板等を用いた場合であっても、接合不良を抑制することが可能となる。
【００５８】
また、ベース基板との貼り合わせの際に、加圧処理を行った後に熱処理を行うことが好ましい。加圧処理を行うことによって、窒素含有層１０６がベース基板側の接合面に存在する凹凸を効果的に吸収し、単結晶半導体基板１００とベース基板との接合不良を抑制することができるためである。加圧処理は、単結晶半導体基板１００の全面に行ってもよいし、部分的に行ってもよい。
【００５９】
本実施の形態で示すように、脆化領域１０４を形成した後に窒素含有層１０６を形成する場合には、当該窒素含有層１０６の成膜時の基板温度を極力低くすることにより、単結晶半導体基板１００中に形成された脆化領域１０４から脱ガスが起こることを防止することができる。
【００６０】
また、本実施の形態で示すように、酸化膜１０２を形成した後、窒素含有層１０６を形成する前に単結晶半導体基板１００にイオンを添加することにより、単結晶半導体基板１００の表面に損傷層が形成されることを抑制することができる。また、熱酸化法を用いて膜厚が均一な酸化膜１０２を単結晶半導体基板１００上に形成することにより、単結晶半導体基板１００中に形成される脆化領域１０４の深さ方向に対する均一性を向上させることができる。さらに、窒素含有層１０６の形成前にイオンを添加することにより、接合層となる窒素含有層の表面にイオンの添加に伴う損傷層（表面荒れ）が生じることを防止することができる。
【００６１】
次に、ベース基板１２０を準備する（図１（Ｂ）参照）。
【００６２】
ベース基板１２０としては、例えば、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。他にも、ベース基板１２０として単結晶半導体基板（例えば、単結晶シリコン基板等）や多結晶半導体基板（例えば、多結晶シリコン基板）を用いてもよい。
【００６３】
本実施の形態では、ベース基板１２０としてガラス基板を用いることが好ましい。ベース基板１２０として大面積化が可能で安価なガラス基板を用いた場合には、低コスト化を図ることができる。特に、ベース基板１２０として、例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）といわれる大面積のマザーガラス基板を用いることにより、当該マザーガラス基板に、複数の単結晶半導体基板を貼り合わせてＳＯＩ基板を製造することにより、ＳＯＩ基板の大面積化が実現できる。
【００６４】
次に、単結晶半導体基板１００とベース基板１２０を酸化膜１０２及び窒素含有層１０６を介して貼り合わせる（図１（Ｃ）参照）。ここでは、単結晶半導体基板１００とベース基板１２０とを対向させ、窒素含有層１０６の表面とベース基板１２０の表面とを接合させる。
【００６５】
また、単結晶半導体基板１００とベース基板１２０を酸化膜１０２と窒素含有層１０６を介して密着させた後、単結晶半導体基板１００（又はベース基板１２０）の一箇所に１〜５００Ｎ／ｃｍ２、好ましくは１〜２０Ｎ／ｃｍ２程度の圧力を加えることが好ましい。この場合、圧力を加えた部分から窒素含有層１０６とベース基板１２０とが接合しはじめ、圧力を加えた部分以外においても接合が自発的に形成され全面におよぶ。この接合は、ファンデルワールス力や水素結合が作用しており、加熱処理を伴わず、常温で行うことができるため、ベース基板１２０に、ガラス基板のように耐熱温度が低い基板を用いることができる。
【００６６】
上述したように、窒素含有層１０６として、表面が平坦であり、緻密性が低い膜を用いることにより、窒素含有層を接合層として用いる場合であってもベース基板１２０との接合を良好に行うことができる。
【００６７】
なお、単結晶半導体基板１００とベース基板１２０との貼り合わせを行う前に、単結晶半導体基板１００上に形成された窒素含有層１０６と、ベース基板１２０の表面処理を行うことが好ましい。
【００６８】
表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）又はこれらの方法を組み合わせて行うことができる。特に、窒素含有層１０６、ベース基板１２０の少なくとも一方の表面にプラズマ処理を行った後に、オゾン処理、メガソニック洗浄、２流体洗浄等を行うことによって、窒素含有層１０６、ベース基板１２０の表面の有機物等のゴミを除去し、表面を親水化することができる。その結果、窒素含有層１０６とベース基板１２０との接合強度を向上させることができる。
【００６９】
また、窒素含有層１０６とベース基板１２０を接合させた後、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域１０４に亀裂を発生させない温度とし、例えば、室温以上４００℃未満の温度範囲で処理する。この加熱処理により窒素含有層１０６を緻密化することができる。なお、熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
【００７０】
また、接合強度を増加させる熱処理を行うと共に加圧処理を行ってもよい。加圧処理は、接合面に垂直な方向に圧力が加わるように行う。加圧処理を行うことによって、ベース基板１２０の表面に凹凸がある場合であっても、緻密性が低い窒素含有層１０６により当該凹凸が吸収され、接合不良を効果的に低減することが可能となる（図３参照）。
【００７１】
次に、上記熱処理より高い温度で熱処理を行い脆化領域１０４において単結晶半導体基板１００を分離することにより、ベース基板１２０上に、酸化膜１０２及び窒素含有層１０６を介して単結晶半導体層１２４を設ける（図１（Ｄ）参照）。
【００７２】
熱処理を行うことで、温度上昇によって脆化領域１０４に形成されている微小な孔には、添加された元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域１０４の微小な孔に体積変化が起こり、脆化領域１０４に亀裂が生じるので、脆化領域１０４に沿って単結晶半導体基板１００が劈開する。酸化膜１０２はベース基板１２０に接合しているので、ベース基板１２０上には単結晶半導体基板１００から分離された単結晶半導体層１２４が形成される。また、ここでの熱処理の温度は、ベース基板１２０の歪み点を越えない温度とする。
【００７３】
この熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。例えば、ＲＴＡ装置を用いる場合、加熱温度５５０℃以上７３０℃以下、処理時間０．５分以上６０分以内で行うことができる。
【００７４】
なお、上述した接合強度を増加させるための熱処理を行わず、図１（Ｄ）の熱処理を行うことにより、窒素含有層１０６とベース基板１２０との接合強度の増加の熱処理工程と、脆化領域１０４における分離の熱処理工程を同時に行ってもよい。
【００７５】
以上の工程により、ベース基板１２０上に酸化膜１０２及び窒素含有層１０６を介して単結晶半導体層１２４が設けられたＳＯＩ基板を作製することができる。
【００７６】
本実施の形態で示す作製方法を用いることによって、シリコン基板とベース基板との間に窒素含有層を設ける場合であっても、プロセスを簡略化し低コスト化を達成することができる。また、ベース基板としてガラス等のうねりを有する基板を用いた場合であっても、接合不良を抑制することが可能となる。また、窒素含有層を接合層として用いた場合であっても、ベース基板１２０と単結晶半導体層１２４との接合強度を向上させることができる。
【００７７】
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示した作製方法と適宜組み合わせることができる。
【００７８】
（実施の形態２）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の作製方法に関して図面を参照して説明する。具体的には、ベース基板側に接合層となる窒素含有層を設ける場合に関して説明する。
【００７９】
まず、単結晶半導体基板１００を準備し（図２（Ａ−１）参照）、当該単結晶半導体基板１００上に酸化膜１０２を形成する（図２（Ａ−２）参照）。本実施の形態において、酸化膜１０２が単結晶半導体基板１００側の接合層となる。
【００８０】
酸化膜１０２は、例えば、酸化シリコン膜、酸化窒化シリコン膜等の単層、又はこれらを積層させた膜を用いることができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。
【００８１】
本実施の形態では、単結晶半導体基板１００に熱処理を行うことにより酸化膜１０２（ここでは、ＳｉＯｘ膜）を形成する（図１（Ａ−２）参照）。熱処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。
【００８２】
例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で単結晶半導体基板１００に熱処理を行うことにより、塩素酸化された酸化膜１０２を形成することができる。この場合、酸化膜１０２は、塩素原子を含有した膜となる。
【００８３】
酸化膜１０２に塩素原子を含有させることにより、含有された塩素原子は歪みを形成する。その結果、酸化膜１０２の水分に対する吸収割合が向上し、拡散速度を増大させることができる。つまり、酸化膜１０２表面に水分が存在する場合に、当該表面に存在する水分を酸化膜１０２中に素早く吸収し、拡散させることができる。
【００８４】
次に、運動エネルギーを有するイオンを単結晶半導体基板１００に照射することで、単結晶半導体基板１００の所定の深さに結晶構造が損傷された脆化領域１０４を形成する（図２（Ａ−３）参照）。なお、脆化領域１０４の形成方法の詳細については実施の形態１を参照できるため、ここでは省略する。
【００８５】
次に、ベース基板１２０を用意し（図２（Ｂ−１））参照）、当該ベース基板１２０上に窒素含有層１２６を形成する（図４（Ｂ−２））参照）。本実施の形態において、窒素含有層１２６がベース基板１２０側の接合層となる。なお、窒素含有層１２６は、上記実施の形態１で説明した窒素含有層１０６の形成方法を適用することができる。
【００８６】
次に、単結晶半導体基板１００とベース基板１２０とを対向させ、酸化膜１０２の表面と窒素含有層１２６の表面を接合させる（図８（Ｃ）参照）。
【００８７】
また、単結晶半導体基板１００とベース基板１２０を酸化膜１０２と窒素含有層１０６を介して密着させた後、単結晶半導体基板１００（又はベース基板１２０）の一箇所に１〜５００Ｎ／ｃｍ２、好ましくは１〜２０Ｎ／ｃｍ２程度の圧力を加えることが好ましい。この場合、圧力を加えた部分から酸化膜１０２と窒素含有層１２６とが接合しはじめ、圧力を加えた部分以外においても接合が自発的に形成され全面におよぶ。この接合は、ファンデルワールス力や水素結合が作用しており、加熱処理を伴わず、常温で行うことができるため、ベース基板１２０に、ガラス基板のように耐熱温度が低い基板を用いることができる。
【００８８】
また、本実施の形態で示すように、酸化膜１０２を形成した後に単結晶半導体基板１００にイオンを添加することにより、酸化膜１０２の表面に損傷層（表面荒れ）が生じる場合があるが、窒素含有層１０６として、表面が平坦であり、緻密性が低い膜を用いることにより、酸化膜１０２の表面荒れを吸収し、接合不良を抑制することができる。また、貼り合わせと同時又はその後に加熱処理を行うことにより、緻密化された窒素含有層１２６を得ることができる。
【００８９】
なお、単結晶半導体基板１００とベース基板１２０との貼り合わせを行う前に、単結晶半導体基板１００上に形成された酸化膜１０２と、ベース基板１２０上に形成された窒素含有層１２６の表面処理を行うことが好ましい。
【００９０】
表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）又はこれらの方法を組み合わせて行うことができる。特に、酸化膜１０２、窒素含有層１２６の少なくとも一方の表面にプラズマ処理を行った後に、オゾン処理、メガソニック洗浄、２流体洗浄等を行うことによって、酸化膜１０２、窒素含有層１２６の表面の有機物等のゴミを除去し、表面を親水化することができる。その結果、酸化膜１０２と窒素含有層１２６の接合強度を向上させることができる。
【００９１】
また、酸化膜１０２と窒素含有層１２６を接合させた後、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域１０４に亀裂を発生させない温度とし、例えば、室温以上４００℃未満の温度範囲で処理する。この加熱処理により窒素含有層１２６を緻密化することができる。なお、熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
【００９２】
一般的に、酸化膜１０２と窒素含有層１２６を接合と同時又は接合させた後に熱処理を行うと、接合界面において脱水反応が進行し、接合界面同士が近づき、水素結合の強化や共有結合が形成されることにより接合が強化される。脱水反応を促進させるためには、脱水反応により接合界面に生じる水分を高温で熱処理を行うことにより除去する必要がある。つまり、接合後の熱処理温度が低い場合には、脱水反応で接合界面に生じた水分を効果的に除去できないため、脱水反応が進まず接合強度を十分に向上させることが難しい。
【００９３】
一方で、酸化膜１０２として、塩素原子等を含有させた酸化膜を用いた場合、当該酸化膜１０２が水分を吸収し拡散させることができるため、接合後の熱処理を低温で行う場合であっても、脱水反応で接合界面に生じた水分を酸化膜１０２へ吸収、拡散させ脱水反応を効率良く促進させることができる。この場合、ベース基板１２０としてガラス等の耐熱性が低い基板を用いた場合であっても、酸化膜１０２と窒素含有層１２６の接合強度を十分に向上させることが可能となる。また、単結晶半導体基板１００とベース基板１２０の貼り合わせ前に、バイアス電圧を印加して酸化膜１０２の表面にプラズマ処理を行い当該酸化膜１０２の表面近傍にマイクロポアを形成することにより、水分を効果的に吸収し拡散させ、低温であっても酸化膜１０２と窒素含有層１２６の接合強度を向上させることができる。
【００９４】
また、接合強度を増加させる熱処理を行うと共に加圧処理を行ってもよい。加圧処理は、接合面に垂直な方向に圧力が加わるように行う。加圧処理を行うことによって、酸化膜１０２の表面が損傷していた場合であっても、緻密性が低い窒素含有層１０６により当該損傷層が吸収され、接合不良を効果的に低減することが可能となる。
【００９５】
次に、上記熱処理より高い温度で熱処理を行い脆化領域１０４において単結晶半導体基板１００を分離することにより、ベース基板１２０上に、酸化膜１０２及び窒素含有層１２６を介して単結晶半導体層１２４を設ける（図２（Ｄ）参照）。
【００９６】
この熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。例えば、ＲＴＡ装置を用いる場合、加熱温度５５０℃以上７３０℃以下、処理時間０．５分以上６０分以内で行うことができる。
【００９７】
なお、上述した接合強度を増加させるための熱処理を行わず、図２（Ｄ）の熱処理を行うことにより、酸化膜１０２と窒素含有層１２６との接合強度の増加の熱処理工程と、脆化領域１０４における分離の熱処理工程を同時に行ってもよい。
【００９８】
以上の工程により、ベース基板１２０上に酸化膜１０２及び窒素含有層１２６を介して単結晶半導体層１２４が設けられたＳＯＩ基板を作製することができる。
【００９９】
本実施の形態で示す作製方法を用いることによって、シリコン基板とベース基板との間に窒素含有層を設ける場合であっても、プロセスを簡略化し低コスト化を達成することができる。また、ベース基板としてガラス等のうねりを有する基板を用いた場合であっても、接合不良を抑制することが可能となる。また、窒素含有層を接合層として用いた場合であっても、ベース基板１２０と単結晶半導体層１２４との接合強度を向上させることができる。
【０１００】
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示した作製方法と適宜組み合わせることができる。
【０１０１】
（実施の形態３）
本実施の形態では、上記実施の形態で作製したＳＯＩ基板を用いて、半導体装置を作製する方法を説明する。
【０１０２】
まず、図４および図５を参照して、ｎチャネル型薄膜トランジスタ、およびｐチャネル型薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。
【０１０３】
本実施の形態では、ＳＯＩ基板として上記図１の工程を用いて作製したＳＯＩ基板を用いる場合について説明する。もちろん、上記実施の形態で示した他の方法で作製したＳＯＩ基板を用いることも可能である。
【０１０４】
図４（Ａ）は、上記図１を用いて説明した方法で作製されたＳＯＩ基板の断面図である。
【０１０５】
まず、エッチングにより、単結晶半導体層１２４を素子分離して、図４（Ｂ）に示すように半導体層２５１、２５２を形成する。半導体層２５１はｎチャネル型のＴＦＴを構成し、半導体層２５２はｐチャネル型のＴＦＴを構成する。
【０１０６】
図４（Ｃ）に示すように、半導体層２５１、２５２上に絶縁膜２５４を形成する。次に、絶縁膜２５４を介して半導体層２５１上にゲート電極２５５を形成し、半導体層２５２上にゲート電極２５６を形成する。
【０１０７】
なお、単結晶半導体層１２４のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどの不純物元素、またはリン、ヒ素などの不純物元素を単結晶半導体層１２４に添加することが好ましい。例えば、ｎチャネル型ＴＦＴが形成される領域に不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域に不純物元素を添加する。
【０１０８】
次に、図４（Ｄ）に示すように半導体層２５１にｎ型の低濃度不純物領域２５７を形成し、半導体層２５２にｐ型の高濃度不純物領域２５９を形成する。具体的には、まず、半導体層２５１にｎ型の低濃度不純物領域２５７を形成する。このため、ｐチャネル型ＴＦＴとなる半導体層２５２をレジストでマスクし、不純物元素を半導体層２５１に添加する。不純物元素としてリンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法により不純物元素を添加することにより、ゲート電極２５５がマスクとなり、半導体層２５１に自己整合的にｎ型の低濃度不純物領域２５７が形成される。半導体層２５１のゲート電極２５５と重なる領域はチャネル形成領域２５８となる。
【０１０９】
次に、半導体層２５２を覆うマスクを除去した後、ｎチャネル型ＴＦＴとなる半導体層２５１をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法により不純物元素を半導体層２５２に添加する。不純物元素として、ボロンを添加することができる。不純物元素の添加工程では、ゲート電極２５６がマスクとして機能して、半導体層２５２にｐ型の高濃度不純物領域２５９が自己整合的に形成される。高濃度不純物領域２５９はソース領域またはドレイン領域として機能する。半導体層２５２のゲート電極２５６と重なる領域はチャネル形成領域２６０となる。ここでは、ｎ型の低濃度不純物領域２５７を形成した後、ｐ型の高濃度不純物領域２５９を形成する方法を説明したが、先にｐ型の高濃度不純物領域２５９を形成することもできる。
【０１１０】
次に、半導体層２５１を覆うレジストを除去した後、プラズマＣＶＤ法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜を垂直方向の異方性エッチングすることで、図５（Ａ）に示すように、ゲート電極２５５、２５６の側面に接するサイドウォール絶縁膜２６１、２６２を形成する。この異方性エッチングにより、絶縁膜２５４もエッチングされる。
【０１１１】
次に、図５（Ｂ）に示すように、半導体層２５２をレジスト２６５で覆う。半導体層２５１にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、半導体層２５１に高ドーズ量で不純物元素を添加する。ゲート電極２５５およびサイドウォール絶縁膜２６１がマスクとなり、ｎ型の高濃度不純物領域２６７が形成される。次に、不純物元素の活性化のための加熱処理を行う。
【０１１２】
活性化の加熱処理の後、図５（Ｃ）に示すように、水素を含んだ絶縁膜２６８を形成する。絶縁膜２６８を形成後、３５０℃以上４５０℃以下の温度による加熱処理を行い、絶縁膜２６８中に含まれる水素を半導体層２５１、２５２中に拡散させる。絶縁膜２６８は、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体層２５１、２５２に水素を供給することで、半導体層２５１、２５２中および絶縁膜２５４との界面での捕獲中心となるような欠陥を効果的に補償することができる。
【０１１３】
その後、層間絶縁膜２６９を形成する。層間絶縁膜２６９は、酸化シリコン膜、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁膜２６９にコンタクトホールを形成した後、図５（Ｃ）に示すように配線２７０を形成する。配線２７０の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。
【０１１４】
以上の工程により、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を作製することができる。ＳＯＩ基板の作製過程で、チャネル形成領域を構成する半導体層の酸素濃度を低減させているので、オフ電流が小さく、しきい値電圧の変動が抑制されたＴＦＴを作製することができる。また、チャネル形成領域を構成する半導体層の酸素濃度を１×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３未満とすることが望ましい。
【０１１５】
図４及び図５を参照してＴＦＴの作製方法を説明したが、ＴＦＴの他、容量、抵抗などＴＦＴと共に各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。以下、図面を参照しながら半導体装置の具体的な態様を説明する。
【０１１６】
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図６はマイクロプロセッサ５００の構成例を示すブロック図である。
【０１１７】
マイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ  Ｉ／Ｆ）、読み出し専用メモリ５０９、およびメモリインターフェース５１０を有している。
【０１１８】
バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき様々な制御を行う。
【０１１９】
演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部５０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、およびレジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図６に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。
【０１２０】
次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図７は、このような半導体装置の構成例を示すブロック図である。図７に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。
【０１２１】
図７に示すように、ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、インターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。
【０１２２】
ＲＦＣＰＵ５１１の動作の概要は以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９は、ＲＦＣＰＵ５１１を構成する基板に集積されている必要はなく、他の部品としてＲＦＣＰＵ５１１に組み込むこともできる。
【０１２３】
リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路５１９は、受信信号を復調する回路であり、変調回路５２０は、送信するデータを変調する回路である。
【０１２４】
例えば、復調回路５１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。
【０１２５】
クロックコントローラ５２３は、電源電圧または中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。
【０１２６】
アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。
【０１２７】
中央処理ユニット５２５は、インターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。インターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。
【０１２８】
中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット５２５が処理する方式を適用できる。
【０１２９】
次に、図８、図９を用いて、表示装置について説明する。
【０１３０】
図８は液晶表示装置を説明するための図面である。図８（Ａ）は液晶表示装置の画素の平面図であり、図８（Ｂ）は、Ｊ−Ｋ切断線による図８（Ａ）の断面図である。
【０１３１】
図８（Ａ）に示すように、画素は、単結晶半導体層３２０、単結晶半導体層３２０と交差している走査線３２２、走査線３２２と交差している信号線３２３、画素電極３２４、画素電極３２４と単結晶半導体層３２０を電気的に接続する電極３２８を有する。単結晶半導体層３２０は、ベース基板１２０上に設けられた単結晶半導体層から形成された層であり、画素のＴＦＴ３２５を構成する。
【０１３２】
ＳＯＩ基板には上記実施の形態で示したＳＯＩ基板が用いられている。図８（Ｂ）に示すように、ベース基板１２０上に、酸化膜１３２及び窒素含有層１２１を介して単結晶半導体層３２０が積層されている。ベース基板１２０としては、ガラス基板を用いることができる。ＴＦＴ３２５の単結晶半導体層３２０は、ＳＯＩ基板の単結晶半導体層をエッチングにより素子分離して形成された膜である。単結晶半導体層３２０には、チャネル形成領域３４０、不純物元素が添加されたｎ型の高濃度不純物領域３４１が形成されている。ＴＦＴ３２５のゲート電極は走査線３２２に含まれ、ソース電極およびドレイン電極の一方は信号線３２３に含まれている。
【０１３３】
層間絶縁膜３２７上には、信号線３２３、画素電極３２４および電極３２８が設けられている。層間絶縁膜３２７上には、柱状スペーサ３２９が形成されている。信号線３２３、画素電極３２４、電極３２８および柱状スペーサ３２９を覆って配向膜３３０が形成されている。対向基板３３２には、対向電極３３３、対向電極を覆う配向膜３３４が形成されている。柱状スペーサ３２９は、ベース基板１２０と対向基板３３２の隙間を維持するために形成される。柱状スペーサ３２９によって形成される隙間に液晶層３３５が形成されている。信号線３２３および電極３２８と高濃度不純物領域３４１との接続部は、コンタクトホールの形成によって層間絶縁膜３２７に段差が生じるので、この接続部では液晶層３３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ３２９を形成して、液晶の配向の乱れを防ぐ。
【０１３４】
次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について図９を参照して説明する。図９（Ａ）はＥＬ表示装置の画素の平面図であり、図９（Ｂ）は、Ｊ−Ｋ切断線による図９（Ａ）の断面図である。
【０１３５】
図９（Ａ）に示すように、画素は、ＴＦＴでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、半導体層４０３は、選択用トランジスタ４０１のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体層４０４は、表示制御用トランジスタ４０２のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体層４０３、４０４は、ベース基板上に設けられた単結晶半導体層１２４から形成された層である。
【０１３６】
選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１０として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。
【０１３７】
表示制御用トランジスタ４０２はｐチャネル型のＴＦＴである。図９（Ｂ）に示すように、半導体層４０４には、チャネル形成領域４５１、およびｐ型の高濃度不純物領域４５２が形成されている。なお、ＳＯＩ基板は、実施の形態で作製したＳＯＩ基板が用いられている。
【０１３８】
表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２によりベース基板１２０に固定されている。
【０１３９】
ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。ＳＯＩ基板の作製工程を含む製造方法でＥＬ表示を作製することで、選択用トランジスタ４０１および表示制御用トランジスタ４０２は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。
【０１４０】
つまり、ＳＯＩ基板を用いることで、様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置などが含まれる。それらの一例を図１０に示す。
【０１４１】
図１０は、本発明を適用した携帯電話の一例であり、図１０（Ａ）が正面図、図１０（Ｂ）が背面図、図１０（Ｃ）が２つの筐体をスライドさせたときの正面図である。携帯電話７００は、筐体７０１及び筐体７０２二つの筐体で構成されている。携帯電話７００は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
【０１４２】
携帯電話７００は、筐体７０１及び筐体７０２で構成されている。筐体７０１においては、表示部７０３、スピーカ７０４、マイクロフォン７０５、操作キー７０６、ポインティングデバイス７０７、表面カメラ用レンズ７０８、外部接続端子ジャック７０９及びイヤホン端子７１０等を備え、筐体７０２においては、キーボード７１１、外部メモリスロット７１２、裏面カメラ７１３、ライト７１４等により構成されている。また、アンテナは筐体７０１に内蔵されている。
【０１４３】
また、携帯電話７００には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０１４４】
重なり合った筐体７０１と筐体７０２（図１０（Ａ）に示す）は、スライドさせることが可能であり、スライドさせることで図１０（Ｃ）のように展開する。表示部７０３には、実施の形態２及び実施の形態３で説明した表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部７０３と表面カメラ用レンズ７０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部７０３をファインダーとして用いることで、裏面カメラ７１３及びライト７１４で静止画及び動画の撮影が可能である。
【０１４５】
スピーカ７０４及びマイクロフォン７０５を用いることで、携帯電話７００は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー７０６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
【０１４６】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード７１１を用いると便利である。更に、重なり合った筐体７０１と筐体７０２（図１０（Ａ））をスライドさせることで、図１０（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード７１１及びポインティングデバイス７０７を用いて、円滑な操作でマウスの操作が可能である。外部接続端子ジャック７０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット７１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
【０１４７】
筐体７０２の裏面（図１０（Ｂ））には、裏面カメラ７１３及びライト７１４を備え、表示部７０３をファインダーとして静止画及び動画の撮影が可能である。
【０１４８】
また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ又はイヤホンジャック等を備えたものであってもよい。
【０１４９】
図１０において説明した各種電子機器は、上述したトランジスタ及び表示装置の作製方法を適用して作製することができる。
【０１５０】
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。
【実施例１】
【０１５１】
本実施例では、プラズマＣＶＤ法を用いて成膜を行った窒素含有層の表面の粗さと成膜時の基板温度の関係について説明する。なお、本発明は以下の実施例によって何ら限定されるものではなく、特許請求の範囲によって特定されるものであることはいうまでもない。
【０１５２】
まず、単結晶シリコン基板上にプラズマＣＶＤ法を用いて窒化酸化シリコン膜を約２００ｎｍ形成した。ここでは、異なる複数の基板温度（成膜時の基板の温度）を設定し、それぞれの基板温度について窒化酸化シリコン膜の成膜を行った。次に、異なる基板温度で成膜された窒化酸化シリコン膜の表面についてそれぞれ原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｙ）を用いて窒化酸化シリコン膜の表面の測定を行った。その後、それぞれの基板温度で成膜された窒化酸化シリコン膜を接合層として、単結晶シリコン基板とガラス基板との接合を行い、接合状態を観察した。
【０１５３】
また、本実施例では、窒化酸化シリコン膜の表面を正確に測定するため、単結晶シリコン基板上に直接窒化酸化シリコン膜を成膜した。
【０１５４】
なお、プラズマＣＶＤ法を用いた窒化酸化シリコン膜の成膜は、１６０Ｐａの圧力下、シラン、窒素及び水素を含む雰囲気下（ＳｉＨ４：１４ｓｃｃｍ、Ｎ２Ｏ：２０ｓｃｃｍ、ＮＨ３：１５０ｓｃｃｍ、Ｈ２：５００ｓｃｃｍ）、ＲＦ周波数２７．１２ＭＨｚ、ＲＦパワー５０Ｗ、電極間距離２０ｍｍで行った。また、基板温度は、熱電対が設けられたリファレンスのガラス基板を別途用いて温度を測定し、当該測定結果に基づいて設定した。つまり、ここでいう基板温度は、成膜時の基板の温度とみなすことができる。
【０１５５】
ＡＦＭによる測定は、ＳＩＩナノテクノロジー株式会社製（ＳＰＩ３８００Ｎ／ＳＰＡ−５００）の装置を用い、ダイナミックフォースモード（ＤＦＭモード）で測定範囲を１μｍ×１μｍで行った。
【０１５６】
窒化酸化シリコン膜を接合層とした単結晶シリコン基板とガラス基板との接合は、２枚の基板を重ねた後に基板端（四隅のうち一箇所）を指で挟んで圧力を加えることにより、基板端から徐々に自発的な接合をさせることにより行った。なお、本実施例では、ガラス基板として、表面の平均面粗さ（Ｒａ）が０．３ｎｍ以下である基板を用いて接合を行った。
【０１５７】
表１に、それぞれの基板温度で成膜した窒化酸化シリコン膜の表面におけるＡＦＭの測定結果、及び当該窒化酸化シリコン膜を接合層としてガラス基板と接合させた時の接合状態を示す。また、それぞれの基板温度で成膜した窒化酸化シリコン膜の表面における平均面粗さ（Ｒａ）についてプロットしたものを図１１に示す。
【０１５８】
【表１】
2010087067.tif 000005
【０１５９】
表１、図１１に示すように、基板温度が低い状態で成膜した窒化酸化シリコン膜の表面の粗さが小さくなることが確認された。成膜時の基板温度が３００℃の場合には、平均面粗さ（Ｒａ）が０．３ｎｍ程度となり、接合状態が良好であった。また、成膜時の基板温度が３００℃以下（特に、１００℃〜２５０℃）では、成膜時の基板温度に伴う窒化酸化シリコン膜の表面の平均面粗さの変化が小さく、接合も良好に行うことができた。
【０１６０】
以上の結果より、成膜時の基板温度を低くすることによって、表面が平坦な窒化酸化シリコン膜を形成することができることが分かった。少なくとも成膜時の基板温度を３００℃以下とすることにより、表面が平坦な窒化酸化シリコン膜を形成することができることが確認できた。このことから、成膜時の基板温度は、室温以上３００℃以下とすることが好ましいと考えられる。
【実施例２】
【０１６１】
本実施例では、プラズマＣＶＤ法を用いて成膜を行った窒素含有層に含まれる水素の含有量と成膜時の基板温度の関係について説明する。
【０１６２】
まず、単結晶シリコン基板上にプラズマＣＶＤ法を用いて窒化酸化シリコン膜を形成した。ここでは、異なる複数の基板温度を設定し、それぞれの基板温度について窒化酸化シリコン膜の成膜を行った。次に、異なる基板温度で成膜された窒化酸化シリコン膜に含まれる水素の含有量（ここでは、Ｓｉ−Ｈ結合量とＮ−Ｈ結合量）について、フーリエ変換赤外分光法（Ｆｏｕｒｉｅｒ  ｔｒａｎｓｆｏｒｍ  ｉｎｆｒａｒｅｄ  ｓｐｅｃｔｒｏｓｃｏｐｙ：ＦＴ−ＩＲ）を用いて、それぞれ測定を行った。なお、本実施例において、ＦＴ−ＩＲ分析は、サーモフィッシャーサイエンティフィック社製（Ｍａｇｎａ５６０）の装置を用いて行った。また、プラズマＣＶＤにおける窒化酸化シリコン膜の成膜は、実施例１と同様の条件で行った。
【０１６３】
図１２（Ａ）に、それぞれの基板温度で成膜した窒化酸化シリコン膜に含まれるＳｉ−Ｈ結合量とＮ−Ｈ結合量の測定結果を示す。また、図１２（Ｂ）に、窒化酸化シリコン膜に含まれるＮ−Ｈ結合量に対するＳｉ−Ｈ結合量の割合を示す。
【０１６４】
図１２より、基板温度が低い状態で成膜された窒化酸化シリコン膜ほど、膜中にＳｉ−Ｈ結合及びＮ−Ｈ結合が多く含まれている結果が得られた。また、成膜時の基板温度が低くなるにつれて、窒化酸化シリコン膜に含まれるＳｉ−Ｈ結合の割合がＮ−Ｈ結合の割合と比較して大きくなることが確認された。
【０１６５】
以上の結果より、成膜時の基板温度を低くすることによって、窒化酸化珪素膜に含まれる水素の含有量を多くすることができることが確認できた。
【実施例３】
【０１６６】
本実施例では、プラズマＣＶＤ法を用いて成膜を行った窒素含有層の膜質と成膜時の基板温度の関係について説明する。
【０１６７】
まず、単結晶シリコン基板上にプラズマＣＶＤ法を用いて窒化酸化シリコン膜を形成した。ここでは、異なる複数の基板温度を設定し、それぞれの基板温度について窒化酸化シリコン膜の成膜を行った。次に、異なる基板温度で成膜された窒化酸化シリコン膜の熱処理前と熱処理後におけるエッチングレート及び膜の硬さについてそれぞれ測定を行った。なお、プラズマＣＶＤにおける窒化酸化シリコン膜の成膜は、実施例１と同様の条件で行った。また、熱処理は、窒素雰囲気下、２００℃で２時間行った後、さらに続けて６００℃で２時間行った。
【０１６８】
本実施例において、窒化酸化シリコン膜のエッチングは、ステラケミファ社製の高純度バッファードフッ酸ＬＡＬ５００（ＮＨ４ＨＦ２：７．１３％、ＮＨ４Ｆ：１５．３７％の混合水溶液）を用いて行った。
【０１６９】
窒化酸化シリコン膜の硬さの評価は、ナノインデンテーション法を用いて行った。ナノインデンテーション法は、ＭＴＳ社製（ＮａｎｏＩｎｄｅｎｔｅｒＸＰ）の装置を用いて行った。また、それぞれの基板温度で成膜された窒化酸化シリコン膜について、１５点の測定を行いその平均値により評価を行った。
【０１７０】
まず、それぞれの基板温度で成膜した窒化酸化シリコン膜の熱処理前後のエッチングレートについて図１３に示す。なお、図１３（Ａ）は熱処理前における窒化酸化シリコン膜のエッチングレートを示しており、図１３（Ｂ）は熱処理後における窒化酸化シリコン膜のエッチングレートを示している。
【０１７１】
熱処理前における各基板温度で成膜された窒化酸化シリコン膜のエッチングレートを比較すると、基板温度が低い状態で成膜された窒化酸化シリコン膜ほどエッチングレートが速くなる結果が得られた（図１３（Ａ））。特に、成膜時の基板温度が３５０℃以下から徐々にエッチングレートが速くなり、成膜時の基板温度が３００℃以下からはエッチングレートが急激に速くなることが観察された。
【０１７２】
また、熱処理後における各基板温度で成膜された窒化酸化シリコン膜のエッチングレートを比較すると、成膜時の基板温度にかかわらず窒化酸化シリコン膜のエッチングレートに差が見られず、エッチングレートが遅いという結果が得られた（図１３（Ｂ））。
【０１７３】
図１３の結果より、熱処理前における窒化酸化シリコン膜は、成膜時の基板温度が低いほどエッチングレートが速くなっており、成膜時の基板温度が低いほど膜の緻密性が低いと考えられる。一方、加熱処理を行うことにより成膜時の基板温度にかかわらず緻密化された窒化酸化シリコン膜が得られると考えられる。
【０１７４】
次に、それぞれの基板温度で成膜した窒化酸化シリコン膜の熱処理前後の硬さについて図１４に示す。なお、図１４（Ａ）は熱処理前における窒化酸化シリコン膜の硬さを示しており、図１４（Ｂ）は熱処理後における窒化酸化シリコン膜の硬さを示している。
【０１７５】
熱処理前における各基板温度で成膜された窒化酸化シリコン膜の硬さを比較すると、成膜時の基板温度が低くなるにつれて窒化酸化シリコン膜の硬さの値が小さくなる（膜質が柔らかくなる）結果が得られた（図１４（Ａ））。
【０１７６】
また、熱処理後における各基板温度で成膜された窒化酸化シリコン膜の硬さを比較すると、成膜時の基板温度の影響は小さく、成膜時の基板温度にかかわらず熱処理を行うことにより一定の硬さを有する窒化酸化シリコン膜が得られることが分かった（図１４（Ｂ））。
【０１７７】
図１４の結果より、熱処理前における窒化酸化シリコン膜は、成膜時の基板温度を低くするほど膜質が柔らかくなるといえる。一方、加熱処理を行うことにより成膜時の基板温度にかかわらず一定の硬さを有する窒化酸化シリコン膜が得られるといえる。
【実施例４】
【０１７８】
本実施例では、プラズマＣＶＤ法を用いて成膜を行った窒素含有層の表面の粗さと成膜時の圧力の関係について説明する。
【０１７９】
まず、単結晶シリコン基板上にプラズマＣＶＤ法を用いて窒化酸化シリコン膜を約２００ｎｍ形成した。ここでは、成膜時の圧力として、異なる圧力を設定し、それぞれの圧力下で窒化酸化シリコン膜の成膜を行った。次に、異なる圧力で成膜された窒化酸化シリコン膜の表面についてそれぞれ原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｙ）を用いて窒化酸化シリコン膜の表面の測定を行った。
【０１８０】
また、本実施例では、窒化酸化シリコン膜の表面を正確に測定するため、単結晶シリコン基板上に直接窒化酸化シリコン膜を成膜して測定を行った。
【０１８１】
なお、プラズマＣＶＤ法を用いた窒化酸化シリコン膜の成膜は、シラン、窒素及び水素を含む雰囲気下（ＳｉＨ４：１４ｓｃｃｍ、Ｎ２Ｏ：２０ｓｃｃｍ、ＮＨ３：１５０ｓｃｃｍ、Ｈ２：５００ｓｃｃｍ）、ＲＦ周波数２７．１２ＭＨｚ、ＲＦパワー５０Ｗ、電極間距離２０ｍｍで行った。また、基板温度は、２００℃と３００℃についてそれぞれ実験を行った。
【０１８２】
ＡＦＭによる測定は、ＳＩＩナノテクノロジー株式会社製（ＳＰＩ３８００Ｎ／ＳＰＡ−５００）の装置を用い、ダイナミックフォースモード（ＤＦＭモード）で測定範囲を１μｍ×１μｍで行った。
【０１８３】
それぞれの成膜圧力で成膜した窒化酸化シリコン膜の表面におけるＡＦＭの測定結果について表２に示す。また、それぞれの成膜圧力で成膜した窒化酸化シリコン膜の表面における平均面粗さ（Ｒａ）についてプロットしたものを図１５に示す。
【０１８４】
【表２】
2010087067.tif 000006
【０１８５】
表２、図１５に示すように、基板温度によらず成膜時の圧力を高くすることにより表面が平坦な窒化酸化シリコン膜が形成されることが分かった。また、基板温度を３００℃とした場合には、成膜圧力が１６０Ｐａの場合に、窒化酸化シリコン膜の表面の平均面粗さ（Ｒａ）が０．３ｎｍ程度となり、平坦な面が得られることが分かった。また、成膜圧力が１６０Ｐａ以上では、成膜時の圧力に伴う窒化酸化シリコン膜の表面の平均面粗さの変化が小さいことが分かった。
【０１８６】
基板温度を２００℃とした場合には、成膜圧力が１２０Ｐａの場合に、窒化酸化シリコン膜の表面の平均面粗さ（Ｒａ）が０．３ｎｍ以下となり、平坦な面が得られることが分かった。また、成膜圧力が１２０Ｐａ以上では、成膜時の圧力に伴う窒化酸化シリコン膜の表面の平均面粗さの変化が小さいことが分かった。
【０１８７】
以上の結果より、窒素含有層を成膜する際、成膜時の圧力を大きくすることによって、表面が平坦な窒素含有層を形成することができることが分かった。特に、成膜時の基板温度が３００℃以下の場合には、少なくとも成膜圧力を１６０Ｐａ以上とすることにより、表面が平坦な窒化酸化シリコン膜を形成することができることが確認できた。また、成膜時の基板温度が２００℃以下の場合には、少なくとも成膜圧力を１２０Ｐａ以上とすることにより、表面が平坦な窒化酸化シリコン膜を形成することができることが確認できた。
【実施例５】
【０１８８】
本実施例では、プラズマＣＶＤ法を用いて成膜を行った窒素含有層の不純物に対するバリア性について説明する。
【０１８９】
まず、ガラス基板上にプラズマＣＶＤ法を用いて窒化酸化シリコン膜を形成した。ここでは、異なる複数の基板温度を設定し、それぞれの基板温度について窒化酸化シリコン膜の成膜を行った。次に、異なる基板温度で成膜された窒化酸化シリコン膜にそれぞれ熱処理を行った後、熱処理後の窒化酸化シリコン膜中に含まれるナトリウム（Ｎａ）の濃度についてそれぞれ測定を行った。なお、プラズマＣＶＤにおける窒化酸化シリコン膜の成膜は、実施例１と同様の条件で行った。また、熱処理は、窒素雰囲気下、２００℃で２時間行った後、さらに続けて６００℃で２時間行った。
【０１９０】
本実施例において、窒化酸化シリコン膜に含まれるナトリウムの濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて測定を行った。
【０１９１】
それぞれの基板温度で成膜し熱処理を行った後の窒化酸化シリコン膜に含まれるナトリウムの濃度についての測定結果を図１６に示す。
【０１９２】
図１６より、ガラス基板中には、ナトリウムが１×１０１８ａｔｏｍｓ／ｃｍ３含まれていたが、ガラス基板と接して形成された窒化酸化シリコン膜のナトリウム濃度は、窒化酸化シリコン膜の成膜時の基板温度にかかわらずＳＩＭＳ分析の測定限界以下であった。
【０１９３】
以上の結果より、加熱処理を行った場合であっても成膜時の基板温度にかかわらず、窒化酸化シリコン膜がガラス基板からナトリウムが拡散することを防止するバリア層として機能することが確認できた。
【図面の簡単な説明】
【０１９４】
【図１】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図２】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図３】窒素含有層が形成された半導体基板とベース基板との接合を示す模式図。
【図４】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図５】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図６】本発明のＳＯＩ基板を用いた半導体装置の一例を示す図。
【図７】本発明のＳＯＩ基板を用いた半導体装置の一例を示す図。
【図８】本発明のＳＯＩ基板を用いた表示装置の一例を示す図。
【図９】本発明のＳＯＩ基板を用いた表示装置の一例を示す図。
【図１０】本発明のＳＯＩ基板を用いた使用形態の一例を示す図。
【図１１】成膜時の基板温度と窒化酸化シリコン膜の表面の平均面粗さの関係を示す図。
【図１２】成膜時の基板温度と窒化酸化シリコン膜のＳｉ−Ｈ及びＮ−Ｈの結合量の関係を示す図。
【図１３】成膜時の基板温度と窒化酸化シリコン膜のエッチングレートの関係を示す模式図。
【図１４】成膜時の基板温度と窒化酸化シリコン膜の硬さの関係を示す図。
【図１５】成膜時の圧力と窒化酸化シリコン膜の表面の平均面粗さの関係を示す図。
【図１６】成膜時の基板温度と熱処理後のＮａの濃度の関係を示す模式図。
【符号の説明】
【０１９５】
１００    単結晶半導体基板
１０２    酸化膜
１０３    イオン
１０４    脆化領域
１０５    窒素含有層
１０６    窒素含有層
１２０    ベース基板
１２１    窒素含有層
１２４    単結晶半導体層
１２６    窒素含有層
１３２    酸化膜
２５１    半導体層
２５２    半導体層
２５４    絶縁膜
２５５    ゲート電極
２５６    ゲート電極
２５７    低濃度不純物領域
２５８    チャネル形成領域
２５９    高濃度不純物領域
２６０    チャネル形成領域
２６１    サイドウォール絶縁膜
２６５    レジスト
２６７    高濃度不純物領域
２６８    絶縁膜
２６９    層間絶縁膜
２７０    配線
３２０    単結晶半導体層
３２２    走査線
３２３    信号線
３２４    画素電極
３２５    ＴＦＴ
３２７    層間絶縁膜
３２８    電極
３２９    柱状スペーサ
３３０    配向膜
３３２    対向基板
３３３    対向電極
３３４    配向膜
３３５    液晶層
３４０    チャネル形成領域
３４１    高濃度不純物領域
４０１    選択用トランジスタ
４０２    表示制御用トランジスタ
４０３    半導体層
４０４    半導体層
４０５    走査線
４０６    信号線
４０７    電流供給線
４０８    画素電極
４１０    電極
４１１    電極
４１２    ゲート電極
４１３    電極
４２７    層間絶縁膜
４２８    隔壁層
４２９    ＥＬ層
４３０    対向電極
４３１    対向基板
４３２    樹脂層
４５１    チャネル形成領域
４５２    高濃度不純物領域
５００    マイクロプロセッサ
５０１    演算回路
５０２    演算回路制御部
５０３    命令解析部
５０４    制御部
５０５    タイミング制御部
５０６    レジスタ
５０７    レジスタ制御部
５０８    バスインターフェース
５０９    専用メモリ
５１０    メモリインターフェース
５１１    ＲＦＣＰＵ
５１２    アナログ回路部
５１３    デジタル回路部
５１４    共振回路
５１５    整流回路
５１６    定電圧回路
５１７    リセット回路
５１８    発振回路
５１９    復調回路
５２０    変調回路
５２１    ＲＦインターフェース
５２２    制御レジスタ
５２３    クロックコントローラ
５２４    インターフェース
５２５    中央処理ユニット
５２６    ランダムアクセスメモリ
５２７    専用メモリ
５２８    アンテナ
５２９    容量部
５３０    電源管理回路
７００    携帯電話
７０１    筐体
７０２    筐体
７０３    表示部
７０４    スピーカ
７０５    マイクロフォン
７０６    操作キー
７０７    ポインティングデバイス
７０８    表面カメラ用レンズ
７０９    外部接続端子ジャック
７１０    イヤホン端子
７１１    キーボード
７１２    外部メモリスロット
７１３    裏面カメラ
７１４    ライト
【図１】
2010087067.tif 000007
【図２】
2010087067.tif 000008
【図３】
2010087067.tif 000009
【図４】
2010087067.tif 000010
【図５】
2010087067.tif 000011
【図６】
2010087067.tif 000012
【図７】
2010087067.tif 000013
【図８】
2010087067.tif 000014
【図９】
2010087067.tif 000015
【図１０】
2010087067.tif 000016
【図１１】
2010087067.tif 000017
【図１２】
2010087067.tif 000018
【図１３】
2010087067.tif 000019
【図１４】
2010087067.tif 000020
【図１５】
2010087067.tif 000021
【図１６】
2010087067.tif 000022