(57)【要約】      （修正有）【課題】電極を両側面に有する半導体素子を回路基板上に横倒しした状態実装する半導体装置の製造方法において、製造工程を簡略化する。【解決手段】導電性基板の一方の側にｐ側電極と該ｐ側電極上に形成される厚さ３〜２０μｍの第１金属層とを備え、前記導電性基板の他方の側にｎ側電極と該ｎ側電極上に形成される厚さ３〜２０μｍの第２金属層とを備える半導体素子、を準備するステップと、第１パッド及び第２パッドを有する所定パターンが形成された実装基板上に、前記第１金属層が前記第１パッド上に位置するとともに、前記第２金属層が前記第２パッド上に位置するように、前記半導体素子を載置するステップと、前記実装基板上に載置した前記半導体素子の前記第１金属層と前記第１パッドとを固相接合し、前記第２金属層と前記第２パッドとを固相接合するステップと、を含む、半導体装置の製造方法である。【選択図】図２
2010087264.tif 000002
【特許請求の範囲】
【請求項１】
導電性基板の一方の側にｐ側電極と該ｐ側電極上に形成される厚さ３〜２０μｍの第１金属層とを備え、前記導電性基板の他方の側にｎ側電極と該ｎ側電極上に形成される厚さ３〜２０μｍの第２金属層とを備える半導体素子、を準備するステップと、
第１パッド及び第２パッドを有する所定パターンが形成された実装基板上に、前記第１金属層が前記第１パッド上に位置するとともに、前記第２金属層が前記第２パッド上に位置するように、前記半導体素子を載置するステップと、
前記実装基板上に載置した前記半導体素子の前記第１金属層と前記第１パッドとを固相接合し、前記第２金属層と前記第２パッドとを固相接合するステップと、
を含む、半導体装置の製造方法。
【請求項２】
前記半導体素子を準備するステップが、
導電性基板の上面側に、ｎ型半導体層、活性層、ｐ型半導体層を順次形成するステップと、
前記ｐ型半導体層上にｐ側電極を形成し、前記導電性基板の裏面側にｎ側電極を形成するステップと、
前記ｐ側電極に厚さ３〜２０μｍの第１金属層を形成し、前記ｎ側電極に厚さ３〜２０μｍの第２金属層を形成するステップと、
前記導電性基板をダイシングして個々の半導体素子を形成するステップと、
を含む、請求項１に記載の製造方法。
【請求項３】
前記固相結合は圧着又はかしめにより行われることを特徴とする、請求項１又は２に記載の製造方法。
【請求項４】
前記半導体素子を載置する前記ステップにおいて、前記第１金属層と前記第１パッドとの間、及び前記第２金属層と前記第２パッドとの間に金属バンプをそれぞれ設け、
前記固相接合するステップにおいて、前記金属バンプを介して前記第１金属層と前記第１パッドとを固相接合し、前記第２金属層と前記第２パッドとを固相接合する、
ことを特徴とする、請求項１〜３のいずれか一項に記載の製造方法。
【請求項５】
前記第１金属層、前記第２金属層、及び前記金属バンプの材質は、Ａｕ、Ａｇ、Ａｌ、及び主成分としてこれらを含む合金からなる群より少なくとも一つ選択される、ことを特徴とする、請求項４に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法の改良に関する。
【背景技術】
【０００２】
従来、半導体素子を実装する際にワイヤーボンディングを不要とするために、半導体素子を横倒しした状態、即ち、両電極が半導体素子の両側面に位置した状態で、実装基板上に実装することが行われている。例えば、特許文献１には、次のようなＬＥＤチップの実装方法が開示されている。即ち、まず、一方の側面にｐ側電極を、他方の側面にｎ側電極をそれぞれ有するＬＥＤチップの両電極の表面にハンダをコーティングしてハンダ層を設ける。その後、このハンダ層を有するＬＥＤチップを実装基板の所定パターン上に載置し、リフロー炉でハンダの溶融温度以上に加熱するものである。これにより、ハンダ層の一部が溶融して流れ落ち、ＬＥＤチップの両電極がそれぞれ所定パターン上に電気的に接続されるとともに機械的にも固定されて、当該ＬＥＤチップが実装基板に実装される。
他の例として、特許文献２には、導電性ペーストを介して実装基板上にＬＥＤチップを横倒しした状態で実装するとともに、実装基板に設けられたスルーホールを利用して、電極を実装基板の裏面に引き出す方法が開示されている。さらに、特許文献３には、ＬＥＤチップにその端面から側面に回り込むＬ字型の電極を設けて、当該ＬＥＤチップを横倒しした状態で実装基板に実装する方法が開示されている。この方法によれば、Ｌ字型の電極に沿ってハンダや銀ペースト等の導電性ペーストがＬＥＤチップの端面から側面に回り込んで接着面積が増す。これにより、両電極の接着強度が向上するとともに、熱引き等の面でも有利となる。
【０００３】
【特許文献１】特開平６−３３２３６５号
【特許文献２】特開平８−２１３６６０号公報
【特許文献３】特開２００７−３０５８２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１〜３に開示の方法では、両電極間において、ハンダ等の導電性ペーストの漏出による短絡を防止するために、半導体素子（ＬＥＤチップ）の側面に絶縁体でコーティングする必要がある。そのため、製造工程が複雑化していた。また、ハンダの溶融接合や導電性ペーストの硬化接合により半導体素子を固定するため、取り付けの位置精度に問題が生じる場合がある。
そこで、本発明は、電極を両側面に有する半導体素子を回路基板上に横倒しした状態実装する半導体装置の製造方法において、製造工程を簡略化することを目的とする。さらに、半導体素子の取り付け位置精度を向上することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明は次の構成からなる。即ち、
導電性基板の一方の側にｐ側電極と該ｐ側電極上に形成される厚さ３〜２０μｍの第１金属層とを備え、前記導電性基板の他方の側にｎ側電極と該ｎ側電極上に形成される厚さ３〜２０μｍの第２金属層とを備える半導体素子、を準備するステップと、
第１パッド及び第２パッドを有する所定パターンが形成された実装基板上に、前記第１金属層が前記第１パッド上に位置するとともに、前記第２金属層が前記第２パッド上に位置するように、前記半導体素子を載置するステップと、
前記実装基板上に載置した前記半導体素子の前記第１金属層と前記第１パッドとを固相接合し、前記第２金属層と前記第２パッドとを固相接合するステップと、
を含む半導体装置の製造方法である。
【発明の効果】
【０００６】
本発明の半導体装置の製造方法では、まず、導電性基板を挟んでｐ側電極とｎ側電極を備えるｐｎ接合型の半導体素子であって、ｐ側電極上に肉厚の第１金属層を備え、ｎ側電極上に肉厚の第２金属層を備える半導体素子を準備する。そして、この半導体素子の第１金属層が第１パッド上に位置するとともに、第２金属層が第２パッド上に位置するように、この半導体素子を実装基板上に載置する。これにより、半導体素子は横倒しした状態で実装基板上に載置されることとなる。その後、第１金属層を第１パッドに固相接合するとともに、第２金属層を第２パッドに固相接合する。このように固相接合することにより、半導体素子の側面に第１金属層や第２金属層の一部が回り込まないため、半導体素子に短絡防止用のコーティングを施す必要がなく、接合の工程が簡略化される。さらに、第１金属層と第２金属層とが実装基板上の第１パッド及び第２パッド上にそれぞれ位置するように、半導体素子を横倒しした状態で実装基板上に載置するため、それぞれの固相接合を同一工程で行うことができる。これにより、接合の工程をさらに簡略化することができる。また、ワイヤーボンディングで接合する場合に比べて、実装基板のパッドと電極との接合面積が広いため、熱引きが良く、電流密度の面でも有利である。また、電流拡散性も向上する。さらに、高い電流密度で駆動してもＶｆ増加が少なく、発熱量も少なくなる。
【発明を実施するための最良の形態】
【０００７】
本発明は半導体装置、例えば、ＬＥＤランプ、ＩＣ、ＬＳＩなどの製造方法に関する。
本発明の製造方法の第１のステップでは、導電性基板の一方の側にｐ側電極と該ｐ側電極上に形成される厚さ３〜２０μｍの第１金属層とを備え、導電性基板の他方の側にｎ側電極と該ｎ側電極上に形成される厚さ３〜２０μｍの第２金属層とを備える半導体素子を準備する。半導体素子としてIII族窒化物系化合物半導体素子を挙げることができる。ここで、III族窒化物系化合物半導体とは、一般式としてＡｌＸＧａＹＩｎ１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）の四元系で表され、ＡｌＮ、ＧａＮ及びＩｎＮのいわゆる２元系、ＡｌｘＧａ１−ｘＮ、ＡｌｘＩｎ１−ｘＮ及びＧａｘＩｎ１−ｘＮ（以上において０＜ｘ＜１）のいわゆる３元系を包含する。III族元素の少なくとも一部をボロン（Ｂ）、タリウム（Ｔｌ）等で置換しても良く、また、窒素（Ｎ）の少なくとも一部もリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換できる。III族窒化物系化合物半導体は任意のドーパントを含むものであっても良い。ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等を用いることができる。ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等を用いることができる。かかるIII族窒化物系化合物半導体を積層して発光素子（ＬＥＤチップ）を構成することができる。発光のための層構成として量子井戸構造（多重量子井戸構造若しくは単一量子井戸構造）を採用することができる。そのほか、シングルへテロ型、ダブルへテロ型、ホモ接合型を採用することもできる。
【０００８】
本発明では半導体素子は以下のステップで形成することができる。即ち、導電性基板の上面側に、ｎ型半導体層、活性層、ｐ型半導体層を順次形成するステップと、ｐ型半導体層上にｐ側電極を形成し、導電性基板の裏面側にｎ側電極を形成するステップと、ｐ側電極に厚さ３〜２０μｍの第１金属層を形成し、ｎ側電極に厚さ３〜２０μｍの第２金属層を形成するステップと、導電性基板をダイシングして個々の半導体素子を形成するステップである。
導電性基板の材質は特に限定されず、ＧaＮ（窒化ガリウム）、ＳｉＣ、Ｇａ２Ｏ３などを採用できる。導電性基板の厚さは厚い方が好ましい。光の取り出し効率が向上するからである。また、半導体素子の実装もしやすくなる。導電性基板の厚さは例えば１００μｍ〜５００μｍ、好ましくは２００μｍ〜４００μｍ、とすることができる。
ｐ側電極及びｎ側電極は高反射性の電極であることが好ましい。ここでいう「高反射性の電極」とは、半導体素子内部（半導体層及び基板）と電極の界面に入射する光に対して、高い反射率を有する電極を指す。高反射性の電極の材料は半導体素子から放出される光の波長に応じて適切なものを選択できる。高反射性の電極の材料として、例えば、Ａｌ、Ａｇ、又はこれらを含む合金を選択することができる。
ｎ型半導体層、活性層、ｐ型半導体層、ｐ側電極及びｎ側電極は、周知の有機金属気相成長法（ＭＯＣＶＤ法）、分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法等によって形成することができる。ｐ型不純物をドープした後にIII族窒化物系化合物半導体を電子線照射、プラズマ照射若しくは炉による加熱にさらすことも可能である。なお、ｎ型半導体層と活性層との間にｎクラッド層を設けても良い。また、ｐ型半導体層と活性層との間にｐクラッド層を設けても良い。ｐ型半導体層上にさらにｎ型半導体層を形成してｎｐｎ接合（トンネル接合）とすることもできる。また、ｐ型半導体層とｐ側電極との間、又はｎ型半導体層とｎ側電極との間に、各電極の反射率を大きく低下させない程度の金属製の薄層を設けることとしてもよい。薄層の材質としては、Ｔｉ、ＴｉＮ、Ｎｉ、Ｐｔなどを採用することができる。このような薄層を設けることにより、電極と半導体層との密着性が向上するとともに接触抵抗が低減する。また、薄層の代わりに透明導電性酸化物層を設けても良い。ｐ型半導体層と酸化物層との屈折率で決まる臨界角以上の光を全反射するため更なる反射率の向上を見込め、また密着性の向上及び接触抵抗の低減が図れるからである。さらに、透明導電性酸化物を多層として導電性ＤＢＲ層とすることで、更なる反射率の向上を図っても良い。
ｐ型半導体層の一部をエッチングして、当該エッチングした面のうちｐ型半導体層からｎ型半導体層にかかる領域に保護膜を形成してもよい。保護膜の材質は、ＳｉＯ２など公知のものを採用できる。
【０００９】
第１金属層及び第２金属層は、メッキ、蒸着、スパッタリング、金属微粒子ペーストの塗布、など、公知の方法で形成することができる。金属層の材質は、Ａｕ、Ａｇ、Ａｌ及び主成分としてこれらを含む合金から選択することができる。なかでもＡｕを選択することが好ましい。Ａｕは高導電性を有するとともに、延性・展性に富むため、後述の実装基板上のパッドとの固相接合において高い接着性と安定性を発揮するからである。第１金属層及び第２金属層の厚さは３〜２０μｍとするが、好ましくは３〜１８μｍ、さらに好ましくは５〜１５μｍである。第１金属層及び第２金属層の厚さが薄いと、後述の実装基板上のパッドと接する面積が少なくなるため、本発明の効果が十分に奏されない。また、第１金属層及び第２金属層の厚さが必要以上に大きいと、実装領域が不要に拡大するため、好ましくない。また、コスト面でも不利となり、好ましくない。ｐ側電極と第１金属層との間、又はｎ側電極と第２金属層との間に、バリア層を設けても良い。バリア層は公知の方法で形成することができる。
【００１０】
導電性基板のダイシングは、ダイシングブレードによる切削、スクライビング、レーザー照射による分割など、公知の方法により行うことができる。ダイシングにより半導体素子を任意の大きさに形成することができる。半導体素子の側面に凹凸が形成することが好ましい。中でも実装した状態、即ち半導体素子を横倒しした状態で上面となる面に凹凸が形成することが好ましい。半導体素子（ＬＥＤチップ）の光の取り出し効率が向上するからである。半導体素子の側面に凹凸を形成する方法は特に限定されない。例えば、ダイシングによる分離面を劈開面からずらすことにより、ダイシングと同時に半導体素子の側面の凹凸を形成することができる。さらに、横倒しした状態で上面となる面のみに凹凸が出来るように、レーザーの照射条件などのダイシング条件を調節することも出来る。
【００１１】
本発明の第２のステップでは、第１パッド及び第２パッドを有する所定パターンが形成された実装基板上に、第１金属層が第１パッド上に位置するとともに、第２金属層が第２パッド上に位置するように、半導体素子を載置する。実装基板の材質は特に限定されないが、信頼性を考慮して例えば、アルミナ、ＡｌＮなど経時劣化の少ない材質が好ましい。半導体素子（ＬＥＤチップ）の放出光の利用率が向上するからである。第１パッド及び第２パッドの材質は、第１金属層及び第２金属層と同一の材質であることが好ましい。第１パッド（第２パッド）と第１金属層（第２金属層）の接着性が高まるからである。第１パッド及び第２パッドの大きさ及び形状は第１金属層及び第２金属層の厚さ及びチップの長辺の長さを考慮して決定することができる。例えば、第１パッド及び第２パッドを約２０μｍ×６００μｍの矩形とすることが出来る。
【００１２】
本発明の第３のステップでは、実装基板上に載置した半導体素子の第１金属層と第１パッドとを固相接合し、第２金属層と第２パッドとを固相接合する。固相接合は例えば、治具により第１金属層（第２金属層）を第１パッド（第２パッド）に押し当てて圧着したり、所定形状の治具に沿って第１金属層（第２金属層）の一部を変形して第１パッド（第２パッド）にかしめることにより行うことができる。
既述の第２のステップ（半導体素子を載置するステップ）において、第１金属層と第１パッドとの間、及び第２金属層と第２パッドとの間に金属バンプをそれぞれ設け、第３のステップ（固相接合するステップ）において、当該金属バンプを介して第１金属層と第１パッドとを固相接合し、第２金属層と第２パッドとを固相接合することとしてもよい。これにより、第１金属層と第１パッド（及び第２金属層と第２パッド）の接合がより安定する。また、半導体素子を載置する際の位置決めが容易となる。金属バンプの材質は、第１金属層及び第２金属層と同一であることが好ましい。第１金属層と第１パッド（及び第２金属層と第２パッド）の接着性が良好となるからである。金属バンプは、公知の方法で形成することができる。例えば、当該実装基板上にフォトリソグラフィにより所定のパターンのレジスト層を設けた後に、メッキにより金属バンプを形成することができる。なお、固相結合を行う際の温度は７００℃以下が好ましい。温度がこれよりも高いとチップの活性層などにダメージを与える恐れがあるからである。
【００１３】
半導体素子と実装基板の間に空間部が形成されるように、第１金属層と第１パッド、第２金属層と第２パッドをそれぞれ固相接合してもよい。半導体素子（ＬＥＤチップ）の屈折率に比べて空間部の屈折率が小さいため、空間部を形成することにより、実装基板へのＬＥＤチップの光の入射が少なくなって、実装基板での光の吸収が減り、光の取り出し効率が相対的に大きくなるからである。また、当該空間部を絶縁体で充填しても良い。これにより絶縁性が確保されるとともに半導体素子の放熱性が向上し、信頼性が高まる。また、半導体素子と実装基板との接着領域が増すため、安定性が増す。ところで、ＬＥＤチップを横倒ししない通常の実装方法では、「発光面積≒実装基板との接触面積」となるが、本発明ではＬＥＤチップを横倒しして実装するため、「側面の面積≒実装基板との接触面積」となる。そのため、発光面積を変えることなく、実装基板との接触面積を大きくできるため、ＬＥＤチップの放熱性が一層向上し、信頼性がさらに高まる。
【００１４】
半導体素子の封止部材の材質は任意のものを採用できる。中でも、低融点ガラスを採用することが好ましい。熱や光による封止部材の劣化が抑えられるからである。なお、封止工程は既述の固相接合の工程と同時に行うこともできる。
以下、実施例に基づき本発明をより詳細に説明する。
【実施例１】
【００１５】
本発明の半導体装置の製造方法１のフロー図を図１に示す。本発明の半導体装置の製造方法１は、導電性基板の上面側に、ｎ型半導体層、活性層、ｐ型半導体層を順次形成するステップ（第１のステップ１１）と、ｐ型半導体層上にｐ側電極を形成し、導電性基板の裏面側にｎ側電極を形成するステップ（第２のステップ１２）と、ｐ側電極に厚さ３〜２０μｍの第１金属層を形成し、ｎ側電極に厚さ３〜２０μｍの第２金属層を形成するステップ（第３のステップ１３）と、導電性基板をダイシングして個々の半導体素子（ＬＥＤチップ）を形成するステップ（第４のステップ１４）と、第１パッド及び第２パッドを有する所定パターンが形成された実装基板上に、第１金属層が第１パッド上に位置するとともに、第２金属層が第２パッド上に位置するように、半導体素子を載置するステップ（第５のステップ１５）と、実装基板上に載置した半導体素子の第１金属層と第１パッドとを固相接合し、第２金属層と第２パッドとを固相接合するステップ（第６のステップ１６）と、を含む。なお、第２ステップ１２と第３ステップ１３を同時に行うこととしてもよい。
【００１６】
図２（Ａ）〜（Ｅ）に第１ステップ１１から第４ステップ１４までの工程を示す模式図を示す。まず、図２（Ａ）に示すように、導電性基板であるＧａＮ（窒化ガリウム）基板１７を準備する。ＧａＮ基板１７の厚さは約３００μｍである。次に図２（Ｂ）に示すように、ＧａＮ基板１７の上面側にｎ型半導体層１８、活性層１９、ｐ型半導体層２０をＭＯＣＶＤにより順次積層する（図１の第１ステップ１１）。
ｎ型半導体層１８として、ＧａＮ基板１７の上にシリコン（Ｓｉ）を１×１０１８ｃｍ−３ドープしたＧａＮから成る膜厚約４μｍのｎコンタクト層が形成される。さらにこのｎコンタクト層の上に、Ｓｉ濃度１×１０１８ｃｍ−３のＩｎＧａＮ層とＳｉ濃度１×１０１８ｃｍ−３のＧａＮ層とを２０回繰り返し積層したｎクラッド層が形成される。
【００１７】
活性層１９として、ＩｎＧａＮ層と膜厚３ｎｍのアンドープＡｌＧａＮ層とを６回繰り返して積層した多重量子井戸構造が形成される。
【００１８】
ｐ型半導体層２０として、膜厚２ｎｍのＭｇ濃度１×１０１９ｃｍ−３のＡｌ０．２Ｇａ０．８Ｎ層と膜厚２ｎｍのＭｇ濃度１×１０１９ｃｍ−３のＩｎ０．０３Ｇａ０．９７Ｎ層とを７回繰り返して積層したｐクラッド層が形成される。
ｐクラッド層の上には、Ｍｇ濃度４×１０１９ｃｍ−３のｐ−ＧａＮ層から成る膜厚５０ｎｍのｐコンタクト層が形成され、その上には、Ｍｇ濃度２×１０２０ｃｍ−３のｐ−ＧａＮ層から成る膜厚１５ｎｍのｐ＋コンタクト層が形成される。
【００１９】
その後、図２（Ｃ）に示すように、ｐ型半導体層２０上にｐ側電極２１を形成し、導電性基板の裏面側にｎ側電極２２を形成する（図１の第２ステップ１２）。ｐ側電極２１及びｎ側電極２２は蒸着により積層する。
次に図２（Ｄ）に示すように、ｐ側電極２１に第１金属層２５を形成し、ｎ側電極２２に第２金属層２６を形成する。第１金属層２５及び第２金属層２６はＡｕをメッキして形成する。第１金属層２５及び第２金属層２６の厚さはいずれも約２０μｍである（図１の第３ステップ１３）。
次に図２（Ｅ）に示すように、ＧａＮ基板１７をダイシングして個々のＬＥＤチップ２７を形成する（図１の第４ステップ１４）。ＬＥＤチップ２７の大きさは高さ約３００μｍ、幅約１５０μｍ、奥行き約６００μｍで縦長の直方体である。
【００２０】
図３（Ｆ）、（Ｇ）に第５ステップ１５及び第６ステップ１６の工程を示す模式図を示す。図３（Ｆ）に示すように、上記第４ステップ１４で形成したＬＥＤチップ２７を横倒しして、第１パッド２８及び第２パッド２９を有する所定パターンが形成された実装基板３０上に、第１金属層２５が第１パッド２８上に位置するとともに、第２金属層２６が第２パッド２９上に位置するように載置する（図１の第５ステップ１５）。実装基板３０はアルミナ製であって、熱などによる経時劣化が少なく、また光の吸収が少ないため、ＬＥＤチップ２７の放出光の利用率が向上する。第１パッド２８及び第２パッド２９は実装基板３０上に設けられ、配線（図示せず）とともに、ＬＥＤチップ２７に電力を供給するための所定パターン（図示せず）を形成している。第１パッド２８及び第２パッド２９の形状は、約２０μｍ×約６００μｍの矩形となっている。図３（Ｆ）に示すように、横倒しした状態のＬＥＤチップ２７において、実装基板３０側となる面（横倒し状態の下面）の内、第１金属層２５（第２金属層２６）と第１パッド２８（第２パッド２９）とが当接する領域を除く領域と、実装基板３０との間には空間部３１が形成されており、絶縁状態が確保されている。
【００２１】
次に図３（Ｇ）に示すように、第５ステップ１５で載置したＬＥＤチップ２７の第１金属層２５及び第２金属層２６を、治具３２により実装基板３０の方向（矢印Ａで示す方向）に押圧して、第１金属層２５と第１パッド２８を固相接合し、第２金属層２６と第２パッド２９を固相接合（圧着）する（図１の第６ステップ１６）。当該第６ステップ１６は約２００℃の温度下で行う。圧着後、エポキシ樹脂製の封止樹脂によりＬＥＤチップ２７を封止する。なお、ヒーターなどを用いて実装基板３０を加熱してもよいが、実装基板３０を加熱せず、治具３２を加熱して固相結合することもできる。この方法によれば接合に最低限必要な熱を加えられるため、基板や素子への熱によるダメージを低減させることができる。接合には超音波を併用してもよい。
【００２２】
以上のように、本発明の半導体装置の製造方法では、第１金属層２５及び第２金属層２６の厚さはいずれも約２０μｍであって、肉厚に形成されているため、第１パッド２８及び第２パッド２９との接する面積が十分確保される。そのため、治具３２による圧着を容易かつ確実に行うことができる。これのように圧着（固相接合）によりＬＥＤチップ２７が実装されるため、ＬＥＤチップ２７の側面（横倒しした状態の下面）にハンダなどの接合材が回り込むことがない。その結果、リークや短絡の発生が防止される。さらに、このように、接合材が回り込むことがないため、ＬＥＤチップ２７の側面に短絡防止用のコーティングを施す必要がなく、接合の工程が簡略化される。さらに、ＬＥＤチップ２７はＧａＮ基板１７を挟んで電極が設けられる、いわゆる上下電極タイプであるにもかかわらず、実装基板３０への実装を一つの工程で行うことができる。これにより、接合工程がさらに簡略化される。また、ワイヤーボンディングで接合する場合に比べて、ｐ側電極２１は第１金属層２５を介して、第１パッド２８と広い面積で接合することとなる。同様に、ワイヤーボンディングで接合する場合に比べて、ｎ側電極２２は第２金属層２６を介して、第２パッド２９と広い面積で接合することとなる。これにより、熱引きが良く、電流密度の面でも有利である。また、電流拡散性も向上する。さらに、従来のＬＥＤチップよりも高い電流密度で駆動してもＶｆ増加が少なく、発熱量も少なくなる。
なお、本実施例では空間部３１を空気層としたが、空間部３１に絶縁体を充填しても良い。これにより空間部３１での絶縁性が一層確保され、リークの発生がさらに防止される。
【実施例２】
【００２３】
本発明の他の実施例である半導体装置の製造方法２のフロー図を図４に示す。なお、以下の説明において、半導体装置の製造方法１と同一の工程及び部材には同一の符号をしてその説明を省略する。
図４に示すように、第１ステップ１１から第４ステップ１４は半導体装置の製造方法１と同一である。その後、第１パッド２８及び第２パッド２９を有する所定パターンが形成された実装基板３０の第１パッド２８及び第２パッド２９上にそれぞれ金属バンプを設ける（第４ａステップ１４０）。金属バンプはＡｕ製で、フォトリソグラフィーにより第１パッド２８及び第２パッド２９の所定位置に形成する。次に、第１金属層２５が金属バンプを介して第１パッド２８上に位置するとともに、第２金属層２６が金属バンプを介して第２パッド２９上に位置するように、ＬＥＤチップ２７を載置する（第５ステップ１５０）。そして、実装基板３０上に載置したＬＥＤチップ２７の第１金属層２５と第１パッド２８を金属バンプを介して固相接合し、第２金属層２６と第２パッド２９を金属バンプを介して固相接合する（第６ステップ１６０）。
【００２４】
図５（Ｆ’）、（Ｇ’）に第５ステップ１５０及び第６ステップ１６０の工程を示す模式図を示す。図５（Ｆ’）に示すように、ＬＥＤチップ２７の上記第４ステップ１４で形成したＬＥＤチップ２７を横倒しして、第１金属層２５が第１パッド２８上に設けられた金属バンプ３３と接し、かつ、第２金属層２６が第２パッド２９上に設けられた金属バンプ３４と接するように実装基板３０上に載置する。金属バンプ３３、３４の形状は、実装基板３０から離れる程に径が小さくなる部分円錐形状であって、その大きさは底部（第１パッド２８及び第２パッド２９との接合部）の直径が約２０μｍ、頂部（底部と反対側の端部）の直径が約５μｍとなっている。その後、図５（Ｇ’）に示すように、治具３２０によりＬＥＤチップ２７全体を実装基板３０の方向（矢印Ｂで示す方向）に押圧する。これにより、第１金属層２５と第１パッド２８が金属バンプ３３を介して固相接合される。同時に第２金属層２６と第２パッド２９が金属バンプ３４を介して固相接合される。
【００２５】
以上のような半導体装置の製造方法２では、金属バンプ３３、３４は部分円錐形状であって、その底部の直径が約２０μｍであり、頂部に向かって細くなっている。一方、第１金属層２５及び第２金属層２６の厚さは約２０μｍである。そのため、接合時において、金属バンプ３３、３４が第１金属層２５及び第２金属層２６からはみ出さない。これにより、リークの発生が防止される。さらに、金属バンプ３３、３４によりＬＥＤチップ２７を載置する際の位置決めが容易となり、実装が容易となる。また、半導体装置の製造方法２においても、半導体装置の製造方法１と同様の効果を奏する。
【実施例３】
【００２６】
以上の二つの実施例では半導体素子としてＬＥＤチップ２７を実装する半導体装置の製造方法をあげたが、さらに他の実施例として、図６に示すＬＥＤチップ２７０を実装する半導体装置の製造方法を以下に説明する。なお、半導体装置の製造方法１、２と同一の工程及び部材には同一の符号をしてその説明を省略する。
図６（Ａ）に示すように、ＬＥＤチップ２７０はＧａＮ基板１７、ｎ型半導体層１８、活性層１９、ｐ型半導体層２０、ｐ側電極２１、ｎ側電極２２、第１金属層２５、第２金属層２６、保護層３５、第１バリア層３６、第２バリア層３７を備える。ＬＥＤチップ２７０の形成方法は以下の通りである。ＬＥＤチップ２７と同様にｎ型半導体層１８、活性層１９及びｐ型半導体層２０を形成する（図１において示す第１ステップ）。続いて、ｎ型半導体層１８、活性層１９及びｐ型半導体層２０の一部をエッチングする。その後、ｐ型電極２１及びｎ型電極２２を形成する（図１において示す第２ステップ）。その後、上記エッチングにより形成された側面を覆い且つｐ型電極が露出するようにＳｉＯ２を、ＰＥＣＶＤ、蒸着、スパッタ、塗布法などの通常の成膜法とリソグラフィ、エッチングにより形成して保護層３５とする。その後、ｐ型電極２１の上にＴｉＮからなる第１バリア層３６を形成し、ｎ型電極２２の上にＴｉＮからなる第２バリア層３７を形成する。第１バリア層３６、第２バリア層３７には、ＴｉＮの他、Ｗ、Ｐｔ、Ｎｉ、Ｔｉなどの金属またはこれらの窒化物や炭化物を用いることができる。これらのバリア材によりｐ側電極と第１金属層、あるいはｎ側電極ｔ第２金属層の間の拡散を防止したり、密着性を向上させることができる。そして、第１バリア層３６の上に第１金属層２５を形成し、第２バリア層３７の上に第２金属層２６を形成する。このように形成したＬＥＤチップ２７０もＬＥＤチップ２７と同様に、金属バンプ３３、３４を介して実装基板３０に実装する。このように本発明の半導体装置の製造方法では、保護層３５、第１バリア層３６及び第２バリア層３７を備えるＬＥＤチップ２７０であっても、本発明の半導体装置の製造方法２と同様の効果を奏する。
【産業上の利用可能性】
【００２７】
本発明の様々な半導体装置を製造する方法として適用することができる。
【００２８】
この発明は、上記発明の実施の形態及び実施例の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。  本明細書の中で明示した論文、公開特許公報、及び特許公報などの内容は、その全ての内容を援用によって引用することとする。
【図面の簡単な説明】
【００２９】
【図１】図１は本発明の半導体装置の製造方法１のフロー図である。
【図２】図２（Ａ）〜（Ｅ）は第１ステップ１１から第４ステップ１４までの工程を示す模式図である。
【図３】図３（Ｆ）、（Ｇ）は第５ステップ１５及び第６ステップ１６の工程を示す模式図である。
【図４】図４は本発明の他の実施例である半導体装置の製造方法２のフロー図である。
【図５】図５（Ｆ’）、（Ｇ’）は第５ステップ１５０及び第６ステップ１６０の工程を示す模式図である。
【図６】図６はＬＥＤチップ２７０の構成を示す模式図である。
【符号の説明】
【００３０】
１、２  半導体装置の製造方法
１７  ＧａＮ基板
１８  ｎ型半導体層
１９  活性層
２０  ｐ型半導体層
２１  ｐ側電極
２２  ｎ側電極
２５  第１金属層
２６  第２金属層
２７、２７０  ＬＥＤチップ
２８  第１パッド
２９  第２パッド
３２、３２０、３２１  治具
３３、３４  金属バンプ
３５  保護層
３６  第１バリア層
３７  第２バリア層
【図１】
2010087264.tif 000003
【図２】
2010087264.tif 000004
【図３】
2010087264.tif 000005
【図４】
2010087264.tif 000006
【図５】
2010087264.tif 000007
【図６】
2010087264.tif 000008