(57)【要約】【課題】絶縁部材９に形成された凹部７を挟んでゲート５とカソード６ａが設けられ、電子がゲート５に衝突、散乱した後に取り出される電子放出素子を用いた電子線装置において、安定した電子放出特性が得やすく、しかも過剰な発熱を生じた場合にも、過熱による素子劣化や素子破壊を防止できるようにする。【解決手段】絶縁部材９の外表面と、絶縁部材９に形成された凹部７の内表面とに跨って位置する突起３０を有するカソード６ａとすると共に、ゲート５を、少なくとも２つの導電層５ａ，５ｂの積層体で構成し、突起３０と対向する部分に位置する導電層５ｂの熱膨張率を他の導電層５ａの熱膨張率よりも大きくする。【選択図】  図１
2010092843.tif 000002
【特許請求の範囲】
【請求項１】
表面に凹部を有する絶縁部材と、
前記絶縁部材の外表面と前記凹部の内表面とに跨って位置する突起を有するカソードと、
前記絶縁部材の外表面に、前記突起と対向して位置するゲートと、
前記ゲートを介して前記突起と対向して位置するアノードと
を有し、前記ゲートは、少なくとも２層の導電層の積層体からなり、前記突起と対向する部分に位置する導電層の熱膨張率は、他の導電層の熱膨張率よりも大きいことを特徴とする電子線装置。
【請求項２】
前記他の導電層の材料が、前記カソードの材料と同じであることを特徴とする請求項１に記載の電子線装置。
【請求項３】
前記カソードを複数有することを特徴とする請求項１に記載の電子線装置。
【請求項４】
請求項１に記載の電子線装置と、前記アノードの上に位置する発光部材とを有する画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子を放出するための電子線装置およびそれを用いた画像表示装置に関する。
【背景技術】
【０００２】
従来より、カソードから出た電子の多数が対向するゲートに衝突、散乱した後に電子として取り出される電子放出素子が知られている。このような形態で電子を放出する素子として表面伝導型電子放出素子や積層型の電子放出素子が知られている。特許文献１には積層型の電子放出素子であって、電子放出部近傍の絶縁層に凹部（凹部）を設けた構成が開示されている。
【０００３】
一方、特許文献２には、上記のように電子がゲートに衝突、散乱した後に取り出される電子放出素子とは、構造および電子の取り出し形態が全く異なるスピント形の電子放出素子について、ゲートを導電層の積層体とすることが開示されている。具体的には、ゲートを第一導電体層およびこの第１導電体層上に積層された第２導電体層で構成し、第２導電体層の線膨張率を第１導電体層の線膨張率より小さくすることが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１６７６９３号公報
【特許文献２】特開２００１−４３７８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、電子がゲートに衝突、散乱した後に取り出される電子放出素子を用いた電子線装置において、安定した電子放出特性が得やすく、しかも過剰な発熱を生じた場合にも、過熱による素子劣化や素子破壊を防止できるようにすることを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上記目的のために、表面に凹部を有する絶縁部材と、
前記絶縁部材の外表面と前記凹部の内表面とに跨って位置する突起を有するカソードと、
前記絶縁部材の外表面に、前記突起と対向して位置するゲートと、
前記ゲートを介して前記突起と対向して位置するアノードと
を有し、前記ゲートは、少なくとも２つの導電層の積層体からなり、前記突起と対向する部分に位置する導電層の熱膨張率は、他の導電層の熱膨張率よりも大きいことを特徴とする電子線装置を提供するものである。
【発明の効果】
【０００７】
本発明においては、長期間に渡り、電子放出特性の安定した電子放出素子を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の例に係る電子放出素子の模式図である。
【図２】本発明の電子線装置の電源配置の一例を示す模式図である。
【図３】本発明の電子放出素子における電子放出の様子を説明するための俯瞰図である。
【図４】本発明の電子放出素子の駆動時における動作を説明するための図である。
【図５】本発明の第１の例に係る電子放出素子の製造方法を説明するための図である。
【図６】本発明の電子源を用いた画像形成装置の構成を説明するための図である。
【図７】本発明の電子放出素子の凹部近傍を説明するための図である。
【図８】本発明の第２の例に係る電子放出素子の模式図である。
【図９】本発明の第３の例に係る電子放出素子の模式図である。
【図１０】本発明の第３の例に係る電子放出素子を俯瞰した図である。
【図１１】本発明の第３の例に係る電子放出素子の製造方法を説明するための図である。
【図１２】本発明の第４の例に係る電子放出素子の模式図である。
【発明を実施するための形態】
【０００９】
まず、以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００１０】
本発明は、電子放出部における各電子放出点、ひいては素子全体が、単純な構成で安定に動作するよう鋭意検討したものである。最初に、本発明の第１の例に係る電子放出素子の構成等について述べる。
【００１１】
図１は本発明の第１の例に係る電子放出素子の模式図である。ここで、図１（ａ）は素子を上から見た上面図、図１（ｂ）は図１（ａ）におけるＡ−Ａ’線での断面図、図１（ｃ）は図１（ａ）において素子をＡ’からＡに向かう方向から眺めたときの側面図である。
【００１２】
図１中、１は基板、２は電極（素子電極）、３，４は絶縁部材９を構成する第一の絶縁層および第二の絶縁層である。５はゲートであり、２層の導電層５ａ，５ｂで構成されている。また、６ａはカソードであり、絶縁部材９の外表面（本例では第一の絶縁層３の側壁面）上に設けられている。カソード６ａは導電性材料からなり、素子電極２に電気的に接続されている。
【００１３】
７は凹部（リセス部）であり、絶縁部材９の外表面において、第二の絶縁層４の側壁面をゲート５の先端面および第一の絶縁層３の側壁面に比べて内方に凹むように後退させた領域である。また、８は電子放出に必要な電界が形成される間隙（カソード６ａとゲート５間の最短距離）である。間隙８は極めて狭く、かつ素子横方向、すなわち図１（ｃ）の左右にかけて略均一となるよう形成されている。
【００１４】
後で詳述するように、カソード６ａは、絶縁部材９の外表面と、該外表面と隣接して連続する前記凹部７の内表面とに跨って位置する突起３０を有している。電子放出部となるカソードの突起部分が、絶縁層の外表面と凹部の内表面都に跨って位置しているので、絶縁部材との十分な接触面積を得られるため、密着強度が高く、熱的安定性に優れたカソードが得られる。
【００１５】
図２は、本発明の電子線装置の電源配置の一例である。Ｖｆはゲート５とカソード６ａとの間に印加する電圧、Ｉｆは両電極間に流れる素子電流である。アノード（陽極）２０はゲート５を介してカソード６ａの突起３０と対向して位置している。また、Ｖａは低電位側カソード電極とアノード２０との間に印加する電圧、Ｉｅは両電極間に流れる電子放出電流である。ここで効率ηは、単位時間あたりにカソード６ａから放出される電子数と、同じくアノード２０に到達する電子数との比であり、素子電流Ｉｆと電子放出電流Ｉｅとからη＝Ｉｅ／（Ｉｆ＋Ｉｅ）として与えられる。
【００１６】
ついで、素子から放出される電子の軌道について図３で説明する。放出された電子は、まずゲート５の先端部に衝突する。衝突した電子の一部はゲート５に取り込まれ、残りはゲート５表面で様々な方向に散乱される。散乱された電子は、周囲の電界によって向きや速度を変えられながら飛行し、一部は衝突することなく外部に引き出される。その軌道の例を図３に符号１０で示した。残りはゲート５に引き付けられ、ゲートの上面５１や側面５２、裏面５３に衝突する。以後、衝突した電子の一部が取り込まれ、残りが散乱し、といった過程が繰り返される。その軌道の例を図３に符号１１で示した。
【００１７】
図２において、上記のような多重散乱の末に、最終的に素子外部へと引き出された電子の（単位時間あたりの）総数が電子放出電流Ｉｅ、ゲート５に吸収されてしまった電子の総数が素子電流Ｉｆである。カソードから放出された電子がゲート５に衝突すること、また上述のＩｆがゲートに流れることによって、ゲート５が発熱する。このゲート５の発熱について説明する。
【００１８】
図４（ａ）は、図１（ｂ）における凹部７の近傍を拡大したもので、本発明の素子を駆動して間もない状態を示している。図４（ａ）において、３および４は絶縁部材９を構成する第一および第二絶縁層である。５はゲートで、上層の導電層５ａと下層の導電層５ｂとの２層構成となっている。下層の導電層５ｂは突起３０と対向する部分に位置しており、上層の導電層５ａはこの下層の導電層５ｂ上に位置している。６ａはカソードで、３０はその頂部の突起、Ｃは突起３０の先端である。また、４０はＣ点から放出された電子の軌道である。３１は下層の導電層５ｂの先端部であり、Ｈは放出された電子が下層の導電層５ｂに衝突する箇所を示している。ギャップ間距離ｄは、Ｃ点とＨ点間の距離である。
【００１９】
素子駆動時、凹部７近傍において顕著に発熱している部分は、カソード６ａ頂部の突起３０と、下層の導電層５ｂの先端部３１である。突起３０は、Ｃ点からの電子放出にともなうノッティンガム（Ｎｏｔｔｉｎｇｈａｍ）効果と、ジュール熱とによって発熱する。一方、ゲート先端部３１は、Ｈ点からゲート５に吸収された電子のエネルギーによって加熱される。また、ゲート５は、多重散乱の末に下層の導電層５ｂや上層の導電層５ａに吸収される電子によっても加熱される。
【００２０】
適切に構成された素子であれば、駆動時に上記のような原因で熱が生じても動作に支障をきたすことはない。しかし、製造時のばらつきによりギャップ間隔ｄが所定の長さより短かいとか、動作中に残留ガスの分子が吸着するなどして、想定より多い電子がＣ点から放出されることがあり得る。凹部７近傍に発生した過剰な熱は、ゲート５の変形や溶解の原因となり、極端な場合、素子特性の劣化や破壊を引き起こす。また、図４（ａ）に示すように、カソード６ａの突起３０部分が凹部７の内表面に回りこんでいる場合、ゲート５をカソード６ａに引き付ける力（クーロン力）が大きくなり、ゲート５がカソード６ａに向けて変形することがある。ゲート５がカソード６ａに向けて変形すると、ゲート５への電子衝突および素子電流Ｉｆ（図２参照）が増加し、ゲート５での発熱が増加するため、上述のゲート５の変形、溶解が生じやすく、問題である。こうした事態を防ぐため、本発明ではゲート５を多層構成とし、下層の導電層５ｂを、上層の導電層５ａより熱膨張率の大きな材料で形成している。
【００２１】
図４（ｂ）に、本発明の素子が過剰な熱の発生を抑制しつつ動作している様子を示す。図４（ｂ）において、４１はＣ点から放出された電子の軌道、Ｈ’は放出された電子が下層の導電層５ｂに衝突する箇所を示している。また、ギャップ間距離ｄ’は、Ｃ点とＨ’点間の距離である。凹部７近傍に熱が発生すると、ゲート５の温度も上昇する。すると、下層の導電層５ｂと上層の導電層５ａの熱膨張率の差から、ゲート５はゲート先端部３１が突起３０から離れるように反り、ギャップ間距離ｄ’が増す。その結果、Ｃ点における電界強度が減少し放出電流が減るので、凹部７近傍で発生する熱も減少する。このようなギャップ間距離ｄ’の調整が、発生する熱の程度に応じて自動的に行われるため、素子は長期的に見て安定に動作する。このように、本発明の構成においては、以下の効果を奏する。
【００２２】
まず、本発明におけるカソードは、絶縁部材の外表面と凹部の内表面とに跨って位置し、アノードと対向して電子を放出する部分となる突起を有する。突起は、絶縁部材の外表面と凹部の内表面の２面に跨って設けられているので、絶縁部材との密着面が広く、機械的安定性に優れると共に、熱の放出面を広くとれる。このため、安定した電子の放出特性が得やすいと共に、放熱特性に優れる。
【００２３】
また、本発明のゲートは、熱膨張率の異なる少なくとも２つの導電層の積層体で構成されているので、ゲートが過剰に過熱されると、バイメタル効果により反りを生じる。そして、突起と対向する部分に位置する導電層の熱膨張率が他の導電層の熱膨張率よりも大きいことから、この反りは上記突起から離れる方向に生じる。その結果、カソードとアノード間の電界強度が弱まり、電子の放出量が抑制されて発熱量が低減され、過熱による素子劣化や素子破壊を防止することができる。なお、ゲートの温度が下がると、ゲートの反りは回復し、再びゲートの温度が上がると反って温度を引き下げることが自動的に繰り返されることになる。よって、本願発明は、長時間の駆動を行っても素子特性の安定した、良好な電子放出素子を提供することができる。
【００２４】
以上、本発明の第１の例に係る電子放出素子の代表的な構成とその動作について説明した。次に、その製造方法について図５を用いて説明する。図５（ａ）から図５（ｇ）は、本発明の第１の例に係る電子放出素子の製造工程を順に示した模式図である。
【００２５】
基板１は素子を機械的に支えるための基板であり、Ｎａ等の不純物含有量を減少させたガラス、石英ガラス、青板ガラスまたはシリコン基板である。基板１に必要な機能としては、機械的強度が高いだけでなく、ドライエッチング、ウェットエッチング、現像液等のアルカリや酸に対して耐性があることが好ましい。ディスプレイパネルのような一体ものとして用いる場合は、成膜材料や他の積層部材と比較して熱膨張率の差が小さいものが望ましい。また、熱処理に伴うガラス内部からのアルカリ元素等の拡散が少ない材料であることが望ましい。
【００２６】
まず、図５（ａ）に示すように、まず基板１上に、絶縁部材９を構成する第一および第二の絶縁層３，４と、ゲート５を積層する。
【００２７】
第一の絶縁層３は、加工性に優れる材料からなる絶縁性の膜である。たとえばＳｉＮ（ＳｉxＮy）やＳｉＯ2であって、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成される。その厚さは数ｎｍから数十μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲で選択される。同様に、第二の絶縁層４も加工性に優れる材料からなる絶縁性の膜であり、ＳｉＮ（ＳｉxＮy）やＳｉＯ2等を、一般的な真空成膜法で形成したものである。その厚さは数ｎｍから数百ｎｍの範囲で設定される。好ましくは数ｎｍから数十ｎｍの範囲で選択される。
【００２８】
第一および第二の絶縁層３，４を積層した後に、凹部７（図５（ｃ）参照）を形成する必要があるため、第一および第二の絶縁層３，４はエッチングに対して異なるエッチング量を持つように設定される。第一の絶縁層３と第二の絶縁層４との間の選択比を１０以上とれることが望ましく、５０以上とれることがより望ましい。例えば、第一の絶縁層３はＳｉＮ（ＳｉxＮy）を用い、第二の絶縁層４はＳｉＯ2等、あるいはリン濃度の高いＰＳＧ、ホウ素濃度の高いＢＳＧ膜等で構成することができる。
【００２９】
ゲート５は、上層の導電層５ａと下層の導電層５ｂの２層からなり、蒸着法、スパッタ法等の一般的な真空成膜技術により形成される。上層の導電層５ａと下層の導電層５ｂを構成する材料は、前者より後者の熱膨張率が大きいものが選択される。加えて、双方とも熱伝導率と融点が高い材料であることが望ましい。なお、本例のゲート５は、上層の導電層５ａと下層の導電層５ｂの２層の積層体で構成されるが、少なくとも２層以上であればよく、上層の導電層５ａを複数層として、全体を３層以上とすることもできる。最も突起３０側に位置する導電層５ｂを構成する材料の熱膨張率は単層または複数層の導電層５ａを構成する材料の熱膨張率よりも大きいものが選択される。導電層５ｂを構成する材料の熱膨張率は、単層または複数層の導電層５ａを構成する材料の熱膨張率の２倍以上であることが好ましい。
【００３０】
導電層５ａ，５ｂを構成する導電性の材料としては、例えばＢｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料を用いることができる。また、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物を用いることができる。また、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体を用いることができる。さらには、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素および炭素化合物等も用いることができる。
【００３１】
ゲート５全体の厚さとしては、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲で選択される。上層の導電層５ａと下層の導電層５ｂの厚さは、素子動作時のゲート５の反り量を考慮して適宜決定される。
【００３２】
ついで、図５（ｂ）に示すように、フォトリソグラフィー技術を用いてゲート５上にレジストパターンを形成した後、エッチング手法を用いてゲート５、第二の絶縁層４、第一の絶縁層３を順に加工する。このようなエッチング加工には、一般的にＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）が用いられる。エッチングガスをプラズマ化して材料に照射することで、材料の精密なエッチング加工が可能である。加工対象の部材がフッ化物を作る場合はＣＦ4、ＣＨＦ3、ＳＦ6などのフッ素系ガスがエッチングガスとして選ばれる。部材がＳｉやＡｌのように塩化物を形成する場合はＣｌ2、ＢＣｌ3などの塩素系ガスが選ばれる。また、エッチングの速度を上げるために、水素や酸素、アルゴンなどのガスが随時添加される。レジストとの選択比を取るためには、エッチング面の平滑性を確保することが望ましい。
【００３３】
さらに、図５（ｃ）に示すように、エッチング手法を用いて第二の絶縁層４を窪ませ、凹部７を形成する。例えば、第二の絶縁層４がＳｉＯ2であれば通称バッファードフッ酸（ＢＨＦ）と呼ばれるフッ化アンモニウムとフッ酸との混合溶液を用い、第二の絶縁層４がＳｉxＮyであれば熱リン酸系エッチング液を用いることで、それぞれエッチングが可能である。凹部７深さは、素子形成後のリーク電流の大きさに関係する。一般に、深く形成するほどリーク電流は小さくなるが、あまり深すぎるとゲート５が変形する等の課題が発生するため、およそ３０ｎｍ〜２００ｎｍ程度で形成される。
【００３４】
ついで、図５（ｄ）に示すように、ゲート５の外表面に剥離層１５を形成する。剥離層１５の形成は、次の工程で堆積するカソード材料６をゲート５から剥離することが目的である。例えばゲート５を酸化させて酸化膜を形成する、あるいは電解メッキにて剥離金属を付着させるなどの方法によって、剥離層１５が形成される。
【００３５】
その後、図５（ｅ）に示すように、カソード材料６をゲート５上と絶縁部材９（第一の絶縁層３）の外表面（側壁面）、凹部の内表面（第一の絶縁層３の上面）および基板１の表面に付着させる。カソード材料６のうち、第一の絶縁層３の側壁面と上面および基板１の表面に付着したカソード材料６ａ’がカソード６ａを構成する。ゲート５上に付着したカソード材料６ｂ’はその後除去される。カソード材料６の付着は、蒸着法、スパッタ法等の一般的な真空成膜技術により行なわれる。前述したように、本発明においてはカソード６ａのゲート５側の形状が電子を効率良く取り出すのに最適な形状となるように、蒸着の角度と成膜時間、形成時の温度および形成時の真空度を制御して作成することが好ましい。カソード材料６は導電性があり、電界放出する材料であればよく、一般的には２０００℃以上の高融点、５ｅＶ以下の仕事関数材料であり、酸化物等の化学反応層を形成しにくいか容易に反応層を除去可能な材料が好ましい。このような材料としては、例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物が挙げられる。さらに、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素および炭素化合物等も挙げられる。
【００３６】
そして、図５（ｆ）に示すように、剥離層１５をエッチングで取り除くことで、ゲート５上のカソード材料６ｂ’を取り除く。
【００３７】
最後に、図５（ｇ）に示すように、連続膜として付着したカソード材料６ａ’を必要に応じて短冊状に分割して形成されたカソード６ａと電気的に接続された素子電極２を形成する。素子電極２は導電性を有しており、蒸着法、スパッタ法等の一般的な真空成膜技術と、フォトリソグラフィー技術により形成される。その材料としては、例えばＢｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物を用いることができる。また、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体を用いることができる。さらには、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素および炭素化合物等も用いることができる。また、その厚さは数十ｎｍから数ｍｍの範囲で設定され、好ましくは数十ｎｍから数μｍの範囲で選択される。
【００３８】
以上、本発明の第１の例に係る電子放出素子の構成とその代表的な製造方法について説明した。次いで、その適用可能な応用例を図６を用いて説明する。
【００３９】
本発明の電子放出素子は、基板６１上に複数個配列することで、電子源ないし画像形成装置を形成することができる。配列の例としては、いわゆる単純マトリクス配置があげられる。すなわち、電子放出素子をＸ方向およびＹ方向に行列状に複数個配し、同行に属する素子の電極の一方をＸ方向の共通の配線へ、同列に属する素子のもう一方の電極をＹ方向の共通の配線へと、それぞれ接続した配置である。その様子を図６に示した。図６において、６１は電子源基板、６２はＸ方向配線、６３はＹ方向配線であり、また、６４は本発明の実施の形態に係る電子放出素子である。
【００４０】
Ｘ方向配線６２は、Ｄｘ１，Ｄｘ２，…Ｄｘｍのｍ本の配線からなり、真空蒸着法，印刷法，スパッタ法等を用いて形成された導電性金属等で構成する。配線の材料、膜厚、幅は適宜設計される。Ｙ方向配線６３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線からなり、Ｘ方向配線６２と同様に形成される。ここで、ｍとｎは共に正の整数である。なお、外部からの駆動にそなえて、各配線には引き出し用の外部端子が設けられている。
【００４１】
これらｍ本のＸ方向配線６２とｎ本のＹ方向配線６３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している。不図示の層間絶縁層は、真空蒸着法，印刷法，スパッタ法等を用いて形成されたＳｉＯ2等で構成される。例えば、Ｘ方向配線６２を形成した電子源基体６１の全面あるいは一部に所望の形状で形成され、特に、Ｘ方向配線６２とＹ方向配線６３の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。
【００４２】
電子放出素子６４を構成する電極（図１で説明した素子電極２とゲート５）は、Ｘ方向配線６２およびＹ方向配線６３と各々電気的に接続されている。Ｘ方向配線６２とＹ方向配線６３を構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。これらの材料は、例えば図５（ｇ）の説明で挙げた素子電極２の材料より適宜選択することができる。
【００４３】
Ｘ方向配線６２には、不図示の走査信号印加手段が接続される。走査信号により、Ｘ方向に配列した電子放出素子６４の行を選択する。一方、Ｙ方向配線６３には、不図示の変調信号発生手段が接続される。変調信号により、Ｙ方向に配列した電子放出素子６４の各列を入力信号に応じて変調する。
【００４４】
各電子放出素子に印加する駆動電圧は、当該素子に印加する走査信号と変調信号との差電圧として供給する。つまり、Ｘ方向とＹ方向を同時に選択することで、それぞれの素子を駆動する。なお、７１は電子源基板６１を固定したリアプレート、７６は透明なガラス基板７３の内面に発光部材としての蛍光体である蛍光膜７４とメタルバック７５等が形成されたフェースプレートである。
【００４５】
また、７２は支持枠であり、この支持枠７２には、リアプレート７１、フェースプレート７６がフリットガラス等を用いて接続されている。７７は外囲器（表示パネル）であり、例えば大気中あるいは窒素中で、４００〜５００度の温度範囲で１０分以上焼成することで、封着して構成される。リアプレート７１は主に基体６１の強度を補強する目的で設けられるため、基体６１自体で十分な強度を持つ場合には、不要とすることができる。一方で、フェースプレート７６とリアプレート７１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器（表示パネル）７７を構成することも行なわれる。
【００４６】
フェースプレート７６の蛍光膜７４には、リアプレート７１上の素子配列と、放出される電子の軌道を考慮して、対応する蛍光体（不図示）を適切な位置に配置する。当然ながら、フェースプレート７６自体も、適切にアライメントした上でリアプレート７１と固定されている。
【００４７】
表示パネル７７でテレビジョン画像などの画像を表示する際には、外部から電子源を駆動する不図示の駆動回路を端子群Ｄｘ１〜Ｄｘｍ、端子群Ｄｙ１〜Ｄｙｎ、および高圧端子Ｈｖに接続する。駆動回路は、ＮＴＳＣ方式等、所望の表示方式にもとづいた画像信号を発生する。画像信号のうち、走査信号は端子群Ｄｘ１〜Ｄｘｍに、変調信号は端子群Ｄｙ１〜Ｄｙｎにそれぞれ印加する。また、高圧端子Ｈｖには加速電圧を印加する。これは、各素子から放出される電子に、蛍光体を励起するのに十分なエネルギーを付与するためである。
【００４８】
ここで述べた画像形成装置の構成は一例であって、本発明の技術思想に基づいて種々の変形が可能である。例えば、画像の表示方式は、ＰＡＬ、ＳＥＣＡＭ方式の他に、ＭＵＳＥ方式をはじめとする高品位ＴＶに対応した方式を採用してもよい。さらに、本発明の実施の形態に係る画像形成装置は、テレビジョン放送の表示装置，テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。
【００４９】
なお、ゲート５とは、広い意味では、ゲート５と電気的に接続された全ての高電位側電極を意味するものである。したがって、後述する実施例３〜５におけるゲート補助層６ｂもゲート５の一部を構成する。同様にカソード６ａとは、広い意味では、カソード６ａと素子電極２とを含む、電気的に接続された全ての低電位側電極を意味するものである。
【実施例】
【００５０】
以下、具体的な実施例を挙げて本発明を詳しく説明する。
【００５１】
（実施例１）
本実施例に係る電子放出素子は、図１で説明したもので、本実施例に係る電子放出素子の製造方法を図５で説明する。基板１は素子を機械的に支えるためのもので、本実施例ではプラズマディスプレイ用に開発された低ナトリウムガラスであるＰＤ２００を用いている。
【００５２】
まず、図５（ａ）に示すように基板１上に、絶縁部材９を構成する第一および第二の絶縁層３，４と、ゲート５を積層する。
【００５３】
第一の絶縁層３は、加工性に優れた絶縁性の材料からなる膜である。ＳｉＮ（ＳｉxＮy）をスパッタ法にて形成し、その厚さは約５００ｎｍであった。第二の絶縁層４は、同様に加工性に優れた絶縁性の材料からなる膜である。ＳｉＯ2をスパッタ法にて形成し、その厚さは約３０ｎｍであった。
【００５４】
ついでゲート５を形成する。下層の導電層５ｂには、厚さ３０ｎｍのＰｔ（熱膨張率８．８Ｅ-6／Ｋ）、上層の導電層５ａには厚さ３０ｎｍのＴａＮ（熱膨張率３．６Ｅ-6／Ｋ）を、それぞれスパッタ法にて形成した。
【００５５】
ついで、図５（ｂ）に示すように、フォトリソグラフィー技術を用いてゲート５上にレジストパターンを形成したのち、ドライエッチング手法を用いてゲート５、第二の絶縁層４、第一の絶縁層３を順に加工する。本実施例では、第一および第二の絶縁層３，４およびゲート５にフッ化物を作る材料を選択したことから、ＣＦ4系の加工ガスを用いた。このガスを用いてＲＩＥを行った結果、第一の絶縁層３、第二の絶縁層４およびゲート５のエッチング後の側壁面の角度は、基板１の表面に対しておよそ８０°であった。
【００５６】
レジストを剥離した後、図５（ｃ）に示すように、ＢＨＦを用いたエッチング手法により、第二の絶縁層４の側端面を窪ませ（後退させ）、深さ約７０ｎｍの凹部７を形成した。
【００５７】
ついで、図５（ｄ）に示すように、ゲート５に剥離層１５を形成する。剥離層１５の形成は、ＴａＮのゲート５に電解メッキによりＮｉを電解析出させることで行った。
【００５８】
その後、図５（ｅ）に示すように、カソード材料６であるモリブデン（Ｍｏ）を素子上に形成した。符号６ｂ’で示すのがゲート５上に付着したカソード材料６、符号６ａ’で示すのが絶縁層３の外面から凹部の内表面及び絶縁層３の外表面から基板１の表面に付着したカソード材料６である。本実施例では成膜方法としてＥＢ蒸着法を用いた。また、本形成方法では基板１の角度を水平面に対し６０°にセットした。これにより、ゲート５の上部にはＭｏが約６０°で入射し、第一の絶縁層３のＲＩＥ加工後の傾斜した側壁面には約４０°で入射する。蒸着速度を約１２ｎｍ／ｍｉｎに定め、約２．５分間の蒸着を行った。蒸着時間を精密に制御して、第一の絶縁層３の外表面のＭｏの厚さが３０ｎｍになるように形成した。
【００５９】
Ｍｏ膜を形成後、図５（ｆ）に示すように、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート５上に析出させたＮｉの剥離層１５を除去することにより、カソード材料６ｂ’をゲート５上から剥離した。この剥離後、カソード材料６ａ’の上に、フォトリソグラフィー技術を用いて、幅１００μｍのレジストパターンを形成した。ついで、ドライエッチング手法を用いてカソード材料６ａ’を加工し、不用なレジストを取り除いてカソード６ａを形成した。この時の加工ガスには、カソード材料６であるモリブデンに合わせてＣＦ4系のガスを用いた。
【００６０】
最後に、図５（ｇ）に示すように素子電極２を形成した。材料は銅（Ｃｕ）であり、スパッタ法を用いて形成した。その厚さは約５００ｎｍであった。
【００６１】
以上の方法で素子を形成した後、図２に示される電源配置で本構成の特性を評価した。図２においてＶｆは高電位側となるゲート５と低電位側となるカソード６ａの間に印加される駆動電圧、Ｉｆはこの時流れる素子電流、Ｖａは低電位側であるカソード６ａおよび素子電極２とアノード２０の間に印加される電圧、Ｉｅは電子放出電流である。
【００６２】
本構成の特性を評価した結果、駆動電圧Ｖｆが２６Ｖで、電子放出電流Ｉｅの平均が１．５μＡ、効率ηの平均が１７％の素子が得られた。本発明においては、従来の素子と比較すると、ギャップ間距離ｄ（図４参照）の調整が、発生する熱の程度に応じて自動的に行われるため、長期にわたり安定に動作した。また、凹部（リセス）内に電子放出部となるカソードの突起部を入り込ませ、突起部と凹部の内表面とを接触させることによって、熱的、機械的安定性が向上した。その結果、連続的に素子を駆動しても、Ｉｅの変動量（減少量）が小さく、動作の安定した良好な電子放出素子が得られた。
【００６３】
なお、素子のカソード部を断面ＴＥＭにて観察した結果、図７のようなカソード形状となっていた。断面ＴＥＭ像から各パラメータの値を抽出した結果、θａ＝７５°、θｂ＝８０°、Ｘ＝３５ｎｍ、ｈ＝２９ｎｍ、δ＝１１ｎｍ、ｄ＝９ｎｍであった。
【００６４】
（実施例２）
図８は本発明の第２の例に係る電子放出素子の模式図である。図８（ａ）は上面図、図８（ｂ）は図８（ａ）におけるＡ−Ａ’線での断面図、図８（ｃ）は図８（ａ）において素子をＡ’からＡに向かう方向から眺めたときの側面図である。この図８に基づいて本実施例に係る電子放出素子を説明する。
【００６５】
図８中、１は基板、２は電極（素子電極）、３，４は絶縁部材９を構成する第一および第二の絶縁層である。５はゲートであり、上層の導電層５ａおよび下層の導電層５ｂの２層で構成されている。また、６ａ，はカソードであり、第一の絶縁層３の絶縁部材９の外面（側壁面）上に短冊状に複数形成されている。カソード６ａは導電性材料から構成され、素子電極２に電気的に接続されている。７は凹部であり、絶縁部材９において、第二の絶縁層４の側壁面を、ゲート５の先端面および第一の絶縁層３の側壁面に比べて内部に凹むように後退させた領域である。また、８は電子放出に必要な電界が形成される間隙である。間隙８は極めて狭く、かつ素子横方向、すなわち図８（ｃ）の左右方向に略均一となるよう形成されている。
【００６６】
基本的な作製方法は実施例１と同様であるので、ここでは図５を参照してその違いだけを述べる。
【００６７】
本例では、図５（ｅ）のカソード材料６として、ＥＢ蒸着法を用いて、モリブデン（Ｍｏ）を付着させた。成膜時の基板１の傾斜角度は８０°とした。これにより、ゲート５の上部にはＭｏが８０°で入射し、第一の絶縁層３のＲＩＥ加工後の傾斜した側壁面にはＭｏが２０°で入射する。蒸着速度を約１０ｎｍ／ｍｉｎに定め、約２分間蒸着を行った。蒸着時間を精密に制御して、第一の絶縁層３の傾斜した側壁面（絶縁部材９の外表面）のＭｏの厚さが２０ｎｍとなるように形成した。
【００６８】
Ｍｏ膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いて、ゲート５上に析出させたＮｉの剥離層１５を除去することにより、ゲート５上のカソード材料６ｂ’をゲート５から剥離した。この剥離後、第一の絶縁層３の側壁面に付着したカソード材料６ａ’の上に、フォトリソグラフィー技術を用いて、幅３μｍのライン＆スペースであるレジストパターンを形成した。ついで、ドライエッチング手法を用いてカソード材料６ａ’を分割加工し、不用なレジストを取り除いて、図５（ｆ）の複数のカソード６ａを形成した。この時の加工ガスには、カソード材料６のモリブデンに合わせ、ＣＦ4系のガスを用いた。
【００６９】
断面ＴＥＭによる解析の結果、図８（ｂ）における間隙（カソード６ａとゲート５間の最短距離）８は、平均８．５ｎｍとなっていた。
【００７０】
以上の方法でカソード６ａを複数有する素子を形成した後、図２に示した電源配置で電子源の特性を評価した。本構成の特性を評価した結果、駆動電圧Ｖｆが２６Ｖで、電子放出電流Ｉｅの平均が６．２μＡ、効率ηの平均が１７％の素子が得られた。この特性から考察すると、カソード６ａを複数の短冊形状にすることで、電子放出電流が短冊の本数だけ増加したものと推測される。
【００７１】
同様な製法で短冊のライン＆スペースを０．５μｍとし、短冊の本数を１００倍に増やした場合は、約１００倍の電子放出量が得られた。このように、短冊状カソード６ａを複数有する電子放出素子においては、実施例１と同様の効果を得るとともに、電子放出素子毎の電子放出特性のばらつきを低減することが可能となる。
【００７２】
（実施例３）
図９は本発明の第３の例に係る電子放出素子の模式図である。図９（ａ）は上面図、図９（ｂ）は図９（ａ）におけるＡ−Ａ’線での断面図、図９（ｃ）は図９（ａ）において素子をＡ’からＡに向かう方向から眺めたときの側面図である。この図９に基づいて本実施例に係る電子放出素子を説明する。
【００７３】
図９中、１は基板、２は電極（素子電極）、３，４は絶縁部材９を構成する第一および第二の絶縁層である。５はゲートであり、上層の導電層５ａおよび下層の導電層５ｂの２層で構成されている。また、６ａはカソードであり、第一の絶縁層３の外表面（側壁面）及び凹部の内表面（第一の絶縁層３の上面）上に形成されている。カソード６ａは導電性材料から構成され、素子電極２に電気的に接続されている。
【００７４】
一方、６ｂはゲート５の一部をなすゲート補助層であり、ゲート５の上面からゲート５の先端面（側壁面）上に形成されている。ゲート補助層６ｂは、低電位側のカソード６ａと同一の導電性材料からなり、ゲート５に電気的に接続されている。
【００７５】
７は凹部であり、絶縁部材９の外面（側壁面）において、第二の絶縁層４の側壁面を、ゲート５の先端面および第一の絶縁層４の側壁面に比べて内部に凹むように後退させた領域である。また、８は電子放出に必要な電界が形成される間隙である。間隙８は極めて狭く、かつ素子横方向、すなわち図９（ｃ）の左右方向に略均一となるよう形成されている。素子全体を俯瞰した様子を図１０に示した。
【００７６】
次いで、本実施例に係る電子放出素子の製造方法の一例を説明する。図１１は、本発明の第３の例に係る電子放出素子の製造工程を順に示した模式図である。基板１は素子を機械的に支えるためのものであり、本実施例ではプラズマディスプレイ用に開発された低ナトリウムガラスであるＰＤ２００を用いている。
【００７７】
まず、図１１（ａ）に示すように基板１上に絶縁部材９を構成する第一および第二の絶縁層３，４と、ゲート５を積層する。第一の絶縁層３は、加工性に優れた絶縁性の材料からなる膜である。ＳｉＮ（ＳｉxＮy）をスパッタ法にて形成し、その厚さとしては約５００ｎｍであった。第二の絶縁層４は、同様に加工性に優れた絶縁性の材料からなる膜である。ＳｉＯ2をスパッタ法に形成し、その厚さは約４０ｎｍであった。ゲート５は２層構成であり、下層の導電層５ｂには厚さ３０ｎｍのＰｔを、上層の導電層５ａには厚さ３０ｎｍのＴａＮを、それぞれスパッタ法にて形成した。
【００７８】
積層の後、図１１（ｂ）に示すように、フォトリソグラフィー技術によりゲート５上にレジストパターンを形成した。その後、ドライエッチング手法を用いてゲート５、第二の絶縁層４、第一の絶縁層３を順に加工した。本実施例では、第一および第二の絶縁層３，４およびゲート５にフッ化物を作る材料を選択したことから、ＣＦ4系の加工ガスを用いた。このガスを用いてＲＩＥを行った結果、第一の絶縁層３、第二の絶縁層４およびゲート５のエッチング後の側壁面の角度は、基板１の表面に対しておよそ８０°であった。
【００７９】
レジストを剥離した後、図１１（ｃ）に示すように、ＢＨＦを用いたエッチング手法により、第二の絶縁層４の側端面を窪ませ（後退させ）、深さ約１００ｎｍの凹部７を形成した。
【００８０】
本例では、図１１（ｄ）に６ｂ’として示すように、ゲート５上にもカソード材料６であるモリブデン（Ｍｏ）を付着させる。成膜方法にはＥＢ蒸着法を用いた。また、本形成方法では基板１の角度を６０°にセットした。これによりゲート５上部にはＭｏが６０°で入射し、第一の絶縁層３のＲＩＥ加工後の傾斜した側壁面には４０°で入射する。蒸着速度を約１０ｎｍ／ｍｉｎに定め、約４分間蒸着を行った。この時、蒸着時間を精密に制御することにより、第一の絶縁層３の側壁面（絶縁部材９の外表面）のＭｏの厚さが４０ｎｍになるように形成した。なお、モリブデンの熱膨張率は５．１Ｅ-6／Ｋである。
【００８１】
次に、第一の絶縁層３の側壁面から上面（凹部の内表面）及び絶縁層３の側面から基板１上に跨るカソード材料６ａ’と、ゲート５上のカソード材料６ｂ’との上に、フォトリソグラフィー技術を用いて、幅６００μｍのレジストパターンを形成した。ついで、ドライエッチング手法を用いて両カソード材料６ａ’，６ｂ’の膜を加工し、不用なレジストを取り除いて、図１１（ｅ）に示す低電位側のカソード６ａと、高電位側のゲート５の一部をなすゲート補助層６ｂとを形成した。この時の加工ガスには、カソード材料６のモリブデンに合わせ、ＣＦ4系のガスを用いた。断面ＴＥＭによる解析の結果、図９（ｂ）における間隙８は１５ｎｍであった。
【００８２】
次に、図１１（ｅ）に示すように素子電極２を形成した。材料は銅（Ｃｕ）であり、成膜にはスパッタ法を用いた。その厚さは、約５００ｎｍであった。
【００８３】
以上の方法でゲート補助層６ｂを有する電子放出素子を形成した後、図２に示した電源配置で本電子源の特性を評価した。本構成の特性を評価した結果、駆動電圧Ｖｆが３５Ｖで、電子放出電流Ｉｅの平均が１．５μＡ、効率ηの平均が１４％の素子が得られた。このように、カソード６ａと同等の幅（後述の図１２のＴ２と同じ方向の長さ）を有するゲート補助層６ｂを有することによって、効率の高い電子放出素子を得られた。
【００８４】
（実施例４）
図１２は本発明の第４の例に係る電子放出素子の模式図である。図１２（ａ）は上面図、図１２（ｂ）は図１２（ａ）におけるＡ−Ａ’線での断面図、図１２（ｃ）は図１２（ａ）において、素子をＡ’からＡに向かう方向から眺めた時の側面図である。この図１２に基づいて本実施例に係る電子放出素子を説明する。
【００８５】
図１２中、１は基板、２は電極（素子電極）、３，４は絶縁部材９を構成する第一および第二絶縁層である。５はゲートであり、上層の導電層５ａおよび下層の導電層５ｂの２層で構成されている。また、６ａはカソードであり、第一の絶縁層３の側壁面上に短冊状に複数形成されている。カソード６ａは導電性材料からなり、素子電極２に電気的に接続されている。一方、６ｂは高ゲート５の一部を構成するゲート補助層であり、ゲート５の上面から先端面（側壁面）上に、カソード６ａと一列に複数形成されている。ゲート補助層６ｂはカソード６ａと同一の導電性材料からなり、ゲート５に電気的に接続されている。
【００８６】
７は、絶縁部材９の側壁面において、第二の絶縁層４の側壁面を、ゲート５の先端面および第一の絶縁層４の側壁面に比べて内部に凹むように後退させた凹部である。また、８は電子放出に必要な電界が形成される間隙である。間隙８は極めて狭く、かつ素子横方向、すなわち図１２（ｃ）の左右方向に略均一となるよう形成されている。
【００８７】
基本的な作製方法は実施例３と同様であるので、ここでは図１１を参照してその違いだけを述べる。
【００８８】
本例では、スパッタ蒸着法を用いて、ゲート５上にカソード材料６であるモリブデン（Ｍｏ）を付着させた。成膜時の基板１の角度はスパッタタ−ゲットに対して水平とした。加えて、スパッタ粒子が限られた角度で基板１の表面に入射するよう、アルゴンプラズマを真空度０．１Ｐａで生成し、基板１とＭｏターゲットの間の距離を６０ｍｍ以下（Ａｒイオンの０．１Ｐａでの平均自由工程）となるように基板１を設置した。蒸着速度を１０ｎｍ／ｍｉｎに定めて約２分間の蒸着を行い、第一の絶縁層３の側壁面（絶縁部材９の外表面）のＭｏの厚さが２０ｎｍになるように形成した。そしてこのとき、凹部７内へのカソード材料６の回り込み量が４０ｎｍとなるように形成した。
【００８９】
モリブデン膜を形成後、カソード材料６ａ’，６ｂ’の膜上に、フォトリソグラフィー技術を用いて、幅３μｍのライン＆スペースであるレジストパターンを形成した。ついで、ドライエッチング手法を用いてカソード材料６ａ’，６ｂ’の膜を加工し、不要なレジストを取り除いて、カソード６ａと、ゲート５の一部をなすゲート補助層６ｂを形成した。この時の加工ガスには、カソード材料６のモリブデンに合わせ、ＣＦ4系のガスを用いた。
【００９０】
得られたカソード６ａとゲート補助層６ｂについて、図１２（ａ），（ｃ）に示される電極幅Ｔ１，Ｔ２を計測した。その結果、ゲート補助層６ｂの電極幅Ｔ２が、低電位側であるカソード６ａの電極幅Ｔ１よりも、１０ｎｍ〜３０ｎｍ程度狭くなっていた。断面ＴＥＭによる解析の結果、図１２（ｂ）におけるカソード６ａとゲート５（ゲート補助層６ｂ）間の間隙８は、平均８．５ｎｍとなっていた。
【００９１】
本実施例においても、実施例２同様の効果を得た。さらには、ゲート５上に複数のゲート補助層６ｂを設け、その幅（Ｔ２）をやはり複数設けたカソード６ａの幅（Ｔ１）よりも小さくすることで、より効率の高い電子ビーム源を形成することができた。なお、上述の実施例２、および実施例４の電子放出素子を用いて、前述の画像表示装置を作成したところ、電子ビームの成形性に優れた表示装置を提供でき、結果、表示画像の良好な表示装置を実現できた。
【符号の説明】
【００９２】
１：基板、２：電極（素子電極）、３：第一の絶縁層、４：第二の絶縁層、５：ゲート、５ａ：上層の導電層、５ｂ：下層の導電層、６，６ａ’，６ｂ’：カソード材料、６ａ：カソード、６ｂ：ゲート補助層、７：凹部、８：間隙、９：絶縁部材、２０：アノード
【図１】
2010092843.tif 000003
【図２】
2010092843.tif 000004
【図３】
2010092843.tif 000005
【図４】
2010092843.tif 000006
【図５】
2010092843.tif 000007
【図６】
2010092843.tif 000008
【図７】
2010092843.tif 000009
【図８】
2010092843.tif 000010
【図９】
2010092843.tif 000011
【図１０】
2010092843.tif 000012
【図１１】
2010092843.tif 000013
【図１２】
2010092843.tif 000014