(57)【要約】【課題】装置の大型化を抑制しつつ遮断部の不導通を好適に検出する画像形成装置を提供すること。【解決手段】画像形成装置は、当該画像形成装置に設けられた電装品に電力を供給する電力供給部（ＶＣＣ）と、画像を被記録媒体に形成する画像形成部にアクセス可能にする開閉カバーと、開閉カバーの開放時、不導通となり電装品（ＬＤ１）と電力供給部との接続を遮断する遮断部（２２）と、遮断部を介して電力供給部と電気的に接続される出力ポート（７０）を有し、出力ポートを介して電装品を制御するための制御信号（Ｖｓｅｔ）を出力する制御部（４１）とを備える。出力ポート（７０）は、相補的にオン・オフされる入力スイッチ回路（７２）および出力スイッチ回路（７１）を有し、制御部は、入力スイッチ回路がオンされている状態において出力ポートに入力される電圧が所定値以下となった場合、遮断部の不導通を検出する。【選択図】図２
2010197841.tif 000002
【特許請求の範囲】
【請求項１】
感光体と、
前記感光体を露光する露光素子と、
当該画像形成装置に設けられた電装品に電力を供給する電力供給部と、
露光により前記感光体上に形成された静電潜像に対応する画像を被記録媒体に形成する画像形成部と、
前記画像形成部にアクセス可能にする開閉カバーと、
前記開閉カバーの開放時、不導通となり前記電装品と前記電力供給部との接続を遮断する遮断部と、
前記遮断部を介して前記電力供給部と電気的に接続される出力ポートを有し、前記出力ポートを介して前記電装品を制御するための制御信号を出力する制御部と、
を備え、
前記出力ポートは、前記制御部によって相補的にオン・オフされる入力スイッチ回路および出力スイッチ回路を有し、
前記制御部は、前記入力スイッチ回路がオンされ、前記出力スイッチ回路がオフされている状態において前記出力ポートに入力される電圧が所定値以下となった場合、前記遮断部の不導通を検出する、画像形成装置。
【請求項２】
請求項１に記載の画像形成装置において、
前記露光素子の出力パワーを制御するための基準電圧を生成する基準電圧発生回路をさらに備え、
前記電装品は前記露光素子であり、
前記制御信号は、前記基準電圧を設定する設定信号である、画像形成装置。
【請求項３】
請求項２に記載の画像形成装置において、
前記電力供給部は、前記遮断部を介して前記基準電圧発生回路に接続され、前記基準電圧発生回路は前記電力供給部からの電圧を用いて前記基準電圧を生成する、画像形成装置。
【請求項４】
請求項３に記載の画像形成装置において、
前記電力供給部の電源電圧を監視する監視部と、
前記監視部により前記電源電圧が所定電圧以下になったと判断された場合、前記基準電圧発生回路の電荷を放電する放電回路とをさらに備える、画像形成装置。
【請求項５】
請求項２から請求項４のいずれか一項に記載の画像形成装置において、
前記制御部は、前記露光素子の駆動停止中、所定周期毎の所定期間において、前記出力ポートの前記入力スイッチ回路をオンに設定する、画像形成装置。
【請求項６】
請求項５に記載の画像形成装置において、
前記基準電圧に応じて前記露光素子の駆動信号を生成する電圧−電流変換回路をさらに備え、
前記制御部は、少なくとも前記所定周期毎の前記所定期間において、前記電圧−電流変換回路の動作を停止させる、画像形成装置。
【請求項７】
請求項５に記載の画像形成装置において、
前記所定周期は、前記入力スイッチ回路をオンに設定することによって発生する前記基準電圧が、ほぼゼロまで減少する期間以上の期間として設定される、画像形成装置。
【請求項８】
請求項２から請求項７のいずれか一項に記載の画像形成装置において、
前記出力ポートと前記遮断部との間に接続されるプルアップ抵抗をさらに備え、
前記設定信号はＰＷＭ信号であって、
前記ＰＷＭ信号のハイレベルは、前記出力ポートの前記出力スイッチ回路がオフされることによって前記プルアップ抵抗を介して生成され、前記ＰＷＭ信号のローレベルは、前記出力スイッチ回路がオンされることによって生成される、画像形成装置。
【請求項９】
請求項１から請求項８のいずれか一項に記載の画像形成装置において、
前記制御部による遮断部の不導通の検出に応じて検出フラグを設定する設定手段をさらに備える、画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像形成装置に関し、詳しくは、カバーオープンの検出に関する。
【背景技術】
【０００２】
画像形成装置において、カバーオープンによりインターロックスイッチを不導通させ、露光素子であるレーザダイオードへの電力供給を停止させる技術が、例えば、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−０９１６３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、カバーがオープンされた場合、レーザダイオードのみならず、モータ等の画像形成装置における他の電装品を停止させる必要がある。そのため、インターロックスイッチが不導通（オープン）になったことを検出したい場合、専用の検出回路や専用のポートが必要となり、装置の小型化を妨げることがあった。
【０００５】
本発明は、装置の大型化を抑制しつつインターロックスイッチ（遮断部）の不導通を好適に検出する画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
第１の発明による画像形成装置は、感光体と、前記感光体を露光する露光素子と、当該画像形成装置に設けられた電装品に電力を供給する電力供給部と、露光により前記感光体上に形成された静電潜像に対応する画像を被記録媒体に形成する画像形成部と、前記画像形成部にアクセス可能にする開閉カバーと、前記開閉カバーの開放時、不導通となり前記電装品と前記電力供給部との接続を遮断する遮断部と、前記遮断部を介して前記電力供給部と電気的に接続される出力ポートを有し、前記出力ポートを介して前記電装品を制御するための制御信号を出力する制御部とを備え、前記出力ポートは、前記制御部によって相補的にオン・オフされる入力スイッチ回路および出力スイッチ回路を有し、前記制御部は、前記入力スイッチ回路がオンされ、前記出力スイッチ回路がオフされている状態において前記出力ポートに入力される電圧が所定値以下となった場合、前記遮断部の不導通を検出する。
【０００７】
本構成によれば、制御信号を通常出力する出力ポートを利用して、出力ポートに入力される電圧が所定値以下となったことによって遮断部の不導通（オープン）が検出される。そのため、出力ポートを兼用することによって装置の大型化を抑制しつつ、遮断部の不導通、すなわち開閉カバーの開放を好適に検出することができる。
【０００８】
第２の発明は、第１の発明の画像形成装置において、前記露光素子の出力パワーを制御するための基準電圧を生成する基準電圧発生回路をさらに備え、前記電装品は前記露光素子であり、前記制御信号は、前記基準電圧を設定する設定信号である。
本構成によれば、基準電圧を出力する信号ポートを兼用して、開閉カバーの開放を検出することができる。
【０００９】
第３の発明は、第２の発明の画像形成装置において、前記電力供給部は、前記遮断部を介して前記基準電圧発生回路に接続され、前記基準電圧発生回路は前記電力供給部からの電圧を用いて前記基準電圧を生成する。
【００１０】
本構成によれば、開閉カバーの開放時に、電力供給部から基準電圧発生回路への電圧印加が遮断される。そのため、基準電圧の生成が阻止され露光素子の出力を確実に停止させることができる。
【００１１】
第４の発明は、第３の発明の画像形成装置において、前記電力供給部の電源電圧を監視する監視部と、前記監視部により前記電源電圧が所定電圧以下になったと判断された場合、前記基準電圧発生回路の電荷を放電する放電回路とをさらに備える。
本構成によれば、基準電圧発生回路が所定の時定数を有する遅延回路を含む場合であっても、遅延回路の電荷を放電することによって、遮断部の不導通を速やかに検出できる。
【００１２】
第５の発明は、第２から第４のいずれか一つの発明の画像形成装置において、前記制御部は、前記露光素子の駆動停止中、所定周期毎の所定期間において、前記出力ポートの前記入力スイッチ回路をオンに設定する。
【００１３】
本構成によれば、露光素子の駆動停止中においても、開閉カバーの開放を好適に検出できる。その際、所定周期毎の所定期間においてのみ、電力供給部からの電圧が基準電圧発生回路に印加されるため、基準電圧の生成を抑制することができる。
【００１４】
第６の発明は、第５の発明の画像形成装置において、前記基準電圧に応じて前記露光素子の駆動信号を生成する電圧−電流変換回路をさらに備え、前記制御部は、少なくとも前記所定周期毎の前記所定期間において、前記電圧−電流変換回路の動作を停止させる。
【００１５】
本構成によれば、出力ポートの入力スイッチ回路をオンに設定することによって電力供給部からの電圧が基準電圧発生回路に印加され、基準電圧が発生しても、少なくとも、その発生タイミングに応じて電圧−電流変換回路の動作が停止させる。そのため、開閉カバーの開放の検出に起因した露光素子のパワーを確実に出力しないようにすることができる。
【００１６】
第７の発明は、第５の発明の画像形成装置において、前記所定周期は、前記入力スイッチ回路をオンに設定することによって発生する前記基準電圧が、ほぼゼロまで減少する期間以上の期間として設定される。
【００１７】
入力スイッチ回路のオンに起因して小レベルの基準電圧が発生することが考えられる。しかしながら、本構成によれば、入力スイッチ回路をオンにする所定周期が、発生した基準電圧がほぼゼロとなる期間とされる。そのため、開閉カバーの開放の検出に起因して、露光素子からパワーが出力されることが好適に抑制される。
【００１８】
第８の発明は、第２から第７のいずれか一つの発明の画像形成装置において、前記出力ポートと前記遮断部との間に接続されるプルアップ抵抗をさらに備え、前記設定信号はＰＷＭ信号であって、前記ＰＷＭ信号のハイレベルは、前記出力ポートの前記出力スイッチ回路がオフされることによって前記プルアップ抵抗を介して生成され、前記ＰＷＭ信号のローレベルは、前記出力スイッチ回路がオンされることによって生成される。
本構成によれば、１つの出力ポートを利用して、設定信号をＰＷＭ信号として生成できるとともに、開閉カバーの開放検出を好適に行える。
【００１９】
第９の発明は、第１から第８のいずれか一つの発明の画像形成装置において、前記制御部による遮断部の不導通の検出に応じて検出フラグを設定する設定手段をさらに備える。
【００２０】
本構成によれば、開閉カバーの開放検出においてタイミング的に余裕のない場合であっても、開閉カバーの開放検出に関連する制御を、検出に応じて直接行う場合と比べて、検出フラグを参照することによって確実に行なえる。例えば、開閉カバーの開放検出が、実際の検出時に即さず所定のプログラムにしたがって行われる場合、プログラムが検出フラグを参照することによって、開閉カバーの開放検出が確実に行なわれる。
【発明の効果】
【００２１】
本発明の画像形成装置によれば、他の目的の出力ポートを遮断部の不導通の検出に兼用することによって、装置の大型化を抑制しつつ、遮断部の不導通を好適に検出することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明による画像形成装置の一実施形態にかかる要部側断面図
【図２】画像形成装置のフロントカバーのオープン検出に係る概略的な回路図
【図３】印字中にフロントカバーがオープンされた場合の処理を概略的に示すフローチャート
【図４】印字中にフロントカバーがオープンされた場合の各信号の推移を示すタイムチャート
【図５】待機中にフロントカバーがオープンされた場合の処理を概略的に示すフローチャート
【図６】待機中にフロントカバーがオープン／クローズされた場合の各信号の推移を示すタイムチャート
【発明を実施するための形態】
【００２３】
＜実施形態＞
１．画像形成装置の構成
本発明の一実施形態を、図１〜図６を参照して説明する。
図１は、本発明の画像形成装置の一実施形態に係る構成を概略的に示す要部側断面図である。ここでは、画像形成装置がカラーレーザプリンタ１０に適用された例が示される。
【００２４】
カラーレーザプリンタ１０は、ブラック、シアン、マゼンタ、イエローの各色に対応する４つの感光体ドラム３１、３２、３３、３４、並びに４つの現像ローラ３６、３７、３８、３９を備えた、いわゆるダイレクトタンデム型のカラーレーザプリンタである。なお、以下の説明においては、前側とは図１の右側を示すものとする。また、画像形成装置はカラーレーザプリンタに限られず、例えば、モノクロレーザプリンタであってもよいし、ファクシミリ機能およびコピー機能を備えた、いわゆる複合機であってもよい。
【００２５】
カラーレーザプリンタ（以下、単に「プリンタ」という）１０はボックス状をなす本体ケーシング１１を備えている。本体ケーシング１１の内部には、給紙部２１、光出力装置２０、用紙を搬送する用紙搬送部２３、光出力装置２０から出力される光を用いて画像を形成する画像形成部２５、およびスキャナ部２７が下から順に積み重ねて配置されている。画像形成部２５には、感光体ドラム３１、３２、３３、３４および現像ローラ３６、３７、３８、３９等が含まれる。
【００２６】
また、本体ケーシング１１の前面は、画像形成部２５にアクセスするためのアクセス口とされ、そこには、フロントカバー（「開閉カバー」の一例）１５が回動操作可能に設置されている。これにより、アクセス口が閉止、あるいは開放される。また、フロントカバー１５の操作に連動して動作する機械式のインターロックスイッチ（「遮断部」の一例）２２がフロントカバー１５に隣接して配置されている。インターロックスイッチ２２は、フロントカバー１５のオープンによって光出力装置２０の一部に供給される電源を遮断し、フロントカバー１５のクローズによって同電源を復帰させる。
【００２７】
スキャナ部２７にはポリゴンミラー（図示せず）、並びにブラック、シアン、マゼンタ、イエローの各色に対応して、光出力装置２０に含まれる４つのレーザダイオード（「露光素子」および「電装品」の一例）ＬＤ１〜ＬＤ４（図示せず）が内蔵されている。各レーザダイオードＬＤ１〜ＬＤ４から出射された各レーザ光Ｌ１〜Ｌ４は、ポリゴンミラーで偏向される。その後、光路上に設置される反射鏡などの光学部品によって向きを変えられ、図１に示すように各感光体ドラム３１、３２、３３、３４の表面に高速走査にて照射される。これにより、各感光体ドラム３１〜３４上に静電潜像が形成される。その後、現像工程、転写工程、定着工程を経ることで用紙搬送経路を送られてくる用紙（「被記録媒体」の一例）３に画像が形成され、画像形成後の用紙３が本体ケーシング１１の上面壁１１Ａに設けられる排紙トレイ上に排紙される。
【００２８】
２．光出力装置の構成
次に、図２を参照して、光出力装置２０に係る回路構成について説明する。ここで、制御回路４１を除く、光出力装置２０の各回路は、プリンタ１０の４つのレーザダイオードＬＤ１〜ＬＤ４に対応して個別に設けられるが、各回路の構成は各レーザダイオードＬＤ１〜ＬＤ４に対して同一のため、図２にはレーザダイオードＬＤ１に対する構成のみが示される。制御回路（本発明の「制御部」の一例）４１は、各レーザダイオードＬＤ１〜ＬＤ４に対して共有に設けられる。なお、露光素子はレーザダイオードＬＤ１〜ＬＤ４に限られない。
【００２９】
光出力装置２０は、大きくは、出力部、制御回路４１、フィードバック信号生成部、放電回路６２、および電源電圧監視回路（「監視部」の一例）６１を備える。出力部は、電圧−電流変換回路５１、高速変調回路５２、およびレーザダイオードＬＤ１を含む。フィードバック信号生成部は、光検出部、基準電圧発生回路４２、比較演算回路４５、および時定数回路４６を含む。光検出部は、フォトダイオードＰＤ１、電流−電圧変換回路４３、およびピークホールド回路４４を含む。
【００３０】
出力部は、レーザダイオードＬＤ１からレーザ光Ｌ１を出力する。制御回路４１は、出力部の出力を制御する。フィードバック信号生成部は、レーザ光Ｌ１の出力パワーを所定の値に維持するためのフィードバック制御信号Ｖｏを生成する。
【００３１】
放電回路６２は、フィードバック信号生成部に蓄積された電荷を放電してフィードバック制御信号Ｖｏと基準電圧Ｖｒｅｆの立下がりを早める。電源電圧監視回路６１は、出力部への電源電圧Ｖｃｃを監視し、同電源Ｖｃｃの遮断または復帰を検出する。電源電圧監視回路６１は、電源Ｖｃｃの遮断を検出した場合、放電回路６２を制御して、フィードバック信号生成部の時定数回路４６と基準電圧発生回路４２とに蓄積された電荷を放電させる。
【００３２】
以下、光出力装置２０の各構成を説明する。
光検出部のフォトダイオードＰＤ１は、レーザダイオードＬＤ１からのレーザ光を受光し、そのレーザ光の光強度の大きさに従った光検出電流Ｉｐを生成し、光検出電流Ｉｐを電流−電圧変換回路４３に出力する。
【００３３】
電流−電圧変換回路４３は、光検出電流Ｉｐを受け取り、光検出電流Ｉｐを光検出電圧Ｖｐｄに変換し、光検出電圧Ｖｐｄをピークホールド回路４４に供給する。電流−電圧変換回路４３は、図２に示されるように、例えば、グランドとフォトダイオードＰＤ１のアノードとの間に接続された１つの抵抗Ｒ６から構成される。
【００３４】
ピークホールド回路４４は、光検出電圧Ｖｐｄを受け取り、そのピーク値を所定時間、ホールドする。ピークホールド回路４４は、図２に示されるように、例えば、演算増幅器（以下「オペアンプ」という）ＯＰ２を含み、その非反転入力端子に光検出電圧Ｖｐｄを受け取る。また、オペアンプＯＰ２の出力端子にはダイオードＤ３のアノードが接続され、ダイオードＤ３のカソードがオペアンプＯＰ２の反転入力端子に接続されている。ダイオードＤ３のカソードには、さらに、コンデンサＣ３および抵抗Ｒ５が接続され、コンデンサＣ３および抵抗Ｒ５の他の端子は、グランドに接続されている。このようなピークホールド回路４４の構成によって、ダイオードＤ３のカソードに接続されたコンデンサＣ３の端子には、コンデンサＣ３が充電されている間、光検出電圧Ｖｐｄのピーク値がホールドされてホールド電圧Ｖｐｈが形成される。ホールド電圧Ｖｐｈは、比較演算回路４５に供給される。
【００３５】
制御回路４１は、ここでは、例えばＡＳＩＣ（特定用途向け集積回路）によって構成される。制御回路４１は、レーザダイオードＬＤ１の出力を制御するために、基準電圧Ｖｒｅｆを設定する設定信号（「制御信号」の一例）Ｖｓｅｔを生成し、設定信号Ｖｓｅｔを基準電圧発生回路４２に供給する。ここで、設定信号Ｖｓｅｔは、例えばＰＷＭ（パルス幅変調）信号であり、ＰＷＭ信号のパルス幅が所定値に設定されることによって、基準電圧発生回路４２の基準電圧Ｖｒｅｆが設定され、レーザダイオードＬＤ１の出力パワーが設定される。
【００３６】
ここで、制御回路４１は設定信号Ｖｓｅｔを出力するＰＷＭポート（「出力ポート」の一例）７０を含む。ＰＷＭポート７０は、制御回路４１によって相補的にオン・オフされる入力スイッチ回路７２および出力スイッチ回路７１を含む。上記したように、本実施形態において、設定信号ＶｓｅｔはＰＷＭ信号として生成され、ＰＷＭ信号のローレベルは、出力スイッチ回路７１がオンされ、入力スイッチ回路７２がオフされている状態（以下、「出力状態」という）において生成される。すなわち、出力スイッチ回路７１がオンの場合、ＰＷＭポート７０のポート端子Ｐｏはローレベルとなる。
【００３７】
一方、ＰＷＭ信号のハイレベルは、インターロックスイッチ２２がクローズ（導通）されている状態において、ＰＷＭポート７０の出力スイッチ回路７１がオフされ、入力スイッチ回路７２がオンされている状態（以下、「入力状態」という）において生成される。このとき、ポート端子Ｐｏはハイ・インピーダンス状態となり、ポート端子Ｐｏの電圧値（ハイレベル値）は、基準電圧発生回路４２の抵抗（Ｒ１、Ｒ２、およびＲ３）による電源電圧Ｖｃｃの分圧値となる。
【００３８】
なお、入力スイッチ回路７２および出力スイッチ回路７１は、例えば、トランジスタによって構成される。また、ＰＷＭポート７０の構成は、図２に示されるものに限られない。ＰＷＭポート７０は、要は、制御回路４１によって相補的にオン・オフされる入力スイッチ回路および出力スイッチ回路を有するものであればよい。
【００３９】
このように、本実施形態においては、設定信号Ｖｓｅｔは、出力スイッチ回路７１および入力スイッチ回路７２を所定のタイミングにおいてオン・オフすることによって、ＰＷＭ信号として生成される。その際、ＰＷＭポート７０の出力状態においてＰＷＭ信号（設定信号Ｖｓｅｔ）はローレベルとなり、ＰＷＭポート７０の入力状態においてＰＷＭ信号はハイレベルとなる。
【００４０】
また、制御回路４１は、ＰＷＭポート７０の入力状態において（入力スイッチ回路７２がオンの条件において）ポート端子Ｐｏに入力される入力電圧が所定値以下、例えば、ゼロＶとなった場合、インターロックスイッチ２２の不導通、すなわち、フロントカバー１５のオープンを検出する。なお、ポート端子Ｐｏへの入力電圧の判定、すなわち、フロントカバー１５のオープンの判定は、例えば、制御回路４１内に設けられる周知の比較回路（図示せず）によって行われる。
【００４１】
基準電圧発生回路４２は、抵抗（Ｒ１、Ｒ２、およびＲ３）とコンデンサＣ１を含む。基準電圧発生回路４２は、設定信号（ＰＷＭ信号）Ｖｓｅｔを受け取り、所定の時定数によって設定信号Ｖｓｅｔを徐々に立上げて基準電圧Ｖｒｅｆを発生する。基準電圧Ｖｒｅｆは比較演算回路４５に供給される。抵抗（「プルアップ抵抗」に相当）Ｒ１の一端はインターロックスイッチ２２を介して電源端子（「電力供給部」の一例）ＶＣＣに接続される。抵抗Ｒ１の他端はポート端子Ｐｏおよび抵抗Ｒ２の一端に接続される。抵抗Ｒ２の他端は抵抗Ｒ３の一端およびコンデンサＣ１の一端に接続される。抵抗Ｒ３の他端およびコンデンサＣ１の他端はグランドに接続される。
【００４２】
比較演算回路４５は、ホールド電圧（光検出信号の電圧）Ｖｐｈと基準電圧Ｖｒｅｆとを比較し、その差に応じた比較信号Ｖｃｏｍを生成する。その際、基準電圧Ｖｒｅｆがホールド電圧Ｖｐｈより大きい場合に、レーザ光の出力パワーを増加させる比較信号Ｖｃｏｍを生成する。比較信号Ｖｃｏｍは時定数回路４６に供給される。比較演算回路４５は、図２に示されるように、例えば、オペアンプＯＰ１、抵抗Ｒ７、および抵抗Ｒ８を含む。オペアンプＯＰ１の反転入力端子に、抵抗Ｒ５を介してホールド電圧Ｖｐｈが供給され、その非反転入力端子に基準電圧Ｖｒｅｆが供給される。抵抗Ｒ８は、オペアンプＯＰ１の出力と反転入力端子との間に接続される。抵抗Ｒ７および抵抗Ｒ８によってオペアンプＯＰ１の増幅度が設定される。
【００４３】
時定数回路４６は、抵抗Ｒ４とコンデンサＣ２とを含む。時定数回路４６は、比較信号Ｖｃｏｍを比較演算回路４５から受け取り、所定の時定数（＝Ｒ４×Ｃ２）によって比較信号Ｖｃｏｍを徐々に立上げてフィードバック制御信号Ｖｏを生成する。フィードバック制御信号Ｖｏは、電圧−電流変換回路５１に提供される。
【００４４】
また、電圧−電流変換回路５１に電源Ｖｃｃを供給する電源端子ＶＣＣと電圧−電流変換回路５１との間には、上記インターロックスイッチ２２が設けられている。インターロックスイッチ２２は、フロントカバー１５の開放に連動して電源Ｖｃｃを供給する電源ラインを開路し、フロントカバー１５の閉止動作に連動して同電源ラインを閉路する。これにより、印刷中などレーザダイオードＬＤ１〜ＬＤ４に駆動電流が供給されている状態で、フロントカバー１５が開放されると、各レーザダイオードＬＤ１〜ＬＤ４に対する駆動電流の供給が同時に停止され、各レーザ光Ｌ１〜Ｌ４の出射が中断される。
【００４５】
また、放電回路６２は、ダイオードＤ１、抵抗Ｒ９、トランジスタＴ１および抵抗Ｒ１１からなる第１放電回路と、ダイオードＤ２、抵抗Ｒ１０、トランジスタＴ２および抵抗Ｒ１２からなる第２放電回路とを含む。第１放電回路の抵抗Ｒ１１が基準電圧発生回路４２のコンデンサＣ１に接続され、トランジスタＴ１がオンした場合に、コンデンサＣ１の電荷が抵抗Ｒ１１およびトランジスタＴ１を介して放電される。また、第２放電回路の抵抗Ｒ１２が時定数回路４６のコンデンサＣ２に接続され、トランジスタＴ２がオンした場合に、コンデンサＣ２の電荷が抵抗Ｒ１２およびトランジスタＴ２を介して放電される。
【００４６】
なお、第１放電回路と第２放電回路とは、ダイオードＤ１のカソードとダイオードＤ２のカソードとが接続されることによって、共通化されている。そのため、第１放電回路および第２放電回路は、イネーブル信号ＥＮあるいはリセット信号Ｖｒによって、同時にオン／オフされる。なお、ここでは、イネーブル信号ＥＮがハイで電圧−電流変換回路５１が有効とされ、イネーブル信号ＥＮがローで電圧−電流変換回路５１が無効（出力電流を遮断）とされる。
【００４７】
また、電源電圧監視回路６１は、リセット集積回路ＩＣ１、抵抗Ｒ１３、および抵抗Ｒ１４を含む。抵抗Ｒ１３はインターロックスイッチ２２と電圧−電流変換回路５１との間に接続される。そして、インターロックスイッチ２２と電圧−電流変換回路５１との間の電源電圧Ｖｃｃｉが抵抗Ｒ１３と抵抗Ｒ１４によって分圧されて分圧電圧Ｖｄが生成され、分圧電圧Ｖｄがリセット集積回路ＩＣ１に提供される。リセット集積回路ＩＣ１は、例えば、分圧電圧Ｖｄが所定値以下となった場合に、電源電圧Ｖｃｃｉの遮断を検出し、リセット信号Ｖｒを生成する。リセット信号Ｖｒは、コンデンサＣ１およびＣ２に蓄積された電荷を放電させるために放電回路６２に供給される。
【００４８】
３．フロントカバーオープン検出制御
次に、上記構成の光出力装置２０を有するプリンタ１０によるフロントカバーオープン検出に係る制御を、図３〜図６を参照して説明する。
３−１．  印字中にフロントカバーがオープンされた場合
図３は、プリンタ１０の印字動作中にフロントカバー１５がオープンされた場合に、カバーオープンを検出する処理を示す概略的なフローチャートである。図４は、そのカバーオープン処理にかかる各信号の時間推移を示すタイムチャートである。
【００４９】
制御回路４１は、例えば印字動作を開始する度に、本処理を実行し、印字動作が実行されている間、本処理を繰り返し実行する。図３のステップＳ１１０に示されているように、制御回路４１は、印字動作中おいて、現在、ＰＷＭポート７０が入力状態であるか、すなわち、入力スイッチ回路７２がオンされ、出力スイッチ回路７１がオフされている状態かどうかをチェックする。
【００５０】
ＰＷＭポート７０が入力状態である場合、ステップＳ１２０において、ＰＷＭポート７０のポート端子Ｐｏの電圧（入力電圧）が所定値以下であるかどうかを、判定する。入力電圧（設定信号Ｖｓｅｔの電圧）が所定値以下である場合、制御回路４１は、インターロックスイッチ２２の不導通、すなわち、フロントカバー１５のオープンを検出する。これは、以下の理由による。
【００５１】
通常、ＰＷＭポート７０が入力状態である場合、ポート端子Ｐｏの電圧は、プルアップ抵抗Ｒ１を介してＰＷＭ信号のハイレベルの電圧である。しかしながら、フロントカバー１５がオープンされ、インターロックスイッチ２２が不導通となった場合、電源電圧Ｖｃｃがプルアップ抵抗Ｒ１を介してポート端子Ｐｏに印加されなくなり、ポート端子Ｐｏの電圧は、コンデンサＣ１の電荷が放電回路６２によって放電されるとほぼゼロＶに低下する。そのため、ＰＷＭポート７０が入力状態におけるポート端子Ｐｏの電圧低下を検出することによって、フロントカバー１５のオープンを検出することができる。
【００５２】
次いで、制御回路４１は、フロントカバー１５のオープンの検出に応じて、カバーオープン時の処理を行う（ステップＳ１３０）。カバーオープン処理において、モータ等のプリンタ１０における他の電装品の動作が停止される。
【００５３】
ここで、例えば、図４に示す時刻ｔ０において、プリンタ１０の印字動作中にフロントカバー１５が開放され、インターロックスイッチ２２がオフされたとする。すると、インターロックスイッチ２２と電圧−電流変換回路５１との間の電源電圧Ｖｃｃｉは、Ｒ２＋Ｒ１＞＞Ｒ１３＋Ｒ１４とすれば、コンデンサＣ１に電荷が残っていたとしてもほぼ瞬時にゼロ［Ｖ］に低下する。それによって分圧電圧Ｖｄも瞬時に低下するため、電源電圧監視回路６１のリセット集積回路ＩＣ１は、ほぼ時刻ｔ０にリセット信号Ｖｒをハイレベルに立上げる。
【００５４】
すると、ハイレベルのリセット信号Ｖｒによって、放電回路６２のトランジスタＴ１およびトランジスタＴ２がオンし、コンデンサＣ１およびコンデンサＣ２の電荷が放電される。このとき、図４に示されるように、設定（ＰＷＭ）信号Ｖｓｅｔおよび基準電圧Ｖｒｅｆは、放電回路６２が無い場合と比べて、早く低下する。そして、設定信号Ｖｓｅｔの電圧がほぼゼロＶ（所定値以下）となる図４に示す時刻ｔ１において、フロントカバー１５のオープンを検出する。なお、放電回路６２が無い場合には、基準電圧発生回路４２の時定数によって設定信号Ｖｓｅｔの低下が遅延するため、図４に示す時刻ｔ１より遅い時刻ｔ２において、フロントカバー１５のオープンが検出される。
【００５５】
また、図４の時刻ｔ１において、制御回路（「設定手段」の一例）４１は、フロントカバー１５のオープンの検出、すなわち、インターロックスイッチ２２の不導通の検出に応じて検出フラグ（図示せず）を立てる（設定する）。この検出フラグは、フロントカバー１５のオープン検出をプログラム等によって利用する際に、参照される。
【００５６】
このように本実施形態においては、レーザダイオードＬＤ１の出力パワーを制御する設定信号Ｖｓｅｔを出力するＰＷＭポート７０を兼用して、インターロックスイッチ２２の不導通、すなわち、フロントカバー１５のオープンが検出される。そのため、インターロックスイッチ２２の不導通を検出するために別個のポートを設ける必要がなく、プリンタ１０の大型化を抑制しつつインターロックスイッチ２２の不導通を検出することができる。
【００５７】
また、基準電圧発生回路４２が所定の時定数を有する構成であっても、放電回路６２によって設定信号Ｖｓｅｔを早く低下させることができるため、フロントカバー１５のオープンに応じたインターロックスイッチ２２の不導通を、速やかに検出することができる。
【００５８】
また、フロントカバー１５のオープン時に、電源端子ＶＣＣからプルアップ抵抗Ｒ１を介した基準電圧発生回路４２への電圧印加が遮断される。そのため、基準電圧Ｖｒｅｆの生成が阻止されレーザダイオードＬＤ１の出力を確実に停止させることができる。
【００５９】
３−２．  待機中にフロントカバーがオープン／クローズされた場合
図５は、プリンタ１０の待機中にフロントカバーがオープンされたことを検出する処理を示す概略的なフローチャートである。図６は、待機中におけるフロントカバーのオープン／クローズ処理にかかる各信号の時間推移を示すタイムチャートである。
【００６０】
制御回路４１は、例えばプリンタ１０が印字動作を行っていない待機状態に移行した場合に、本処理を実行し、プリンタ１０の待機中、本処理を繰り返し実行する。プリンタ１０の待機中において、制御回路４１は、図５のステップＳ２１０およびステップＳ２２０によって、所定周期（本発明における「所定周期」に相当）Ｋ１毎（図６の時刻ｔ３、ｔ５、ｔ７参照）に、ＰＷＭポート７０を出力状態から入力状態へ所定期間（本発明における「所定期間」に相当）Ｋ２（図６参照）の間、切替える。すなわち、制御回路４１は、ステップＳ２１０において所定周期Ｋ１が経過したと判定した場合、ステップＳ２２０において、ＰＷＭポート７０を出力状態から入力状態へ所定期間Ｋ２の間、切替える。
【００６１】
そして、制御回路４１は、ステップＳ２３０において、ＰＷＭポート７０が所定期間Ｋ２、入力状態である場合において、図３のステップＳ１２０と同様に、ＰＷＭポート７０に入力される電圧が所定値以下であるかどうかを、判定する。
【００６２】
入力電圧（ポート端子Ｐｏの電圧）が所定値以下である場合、図３のステップＳ１３０と同様に、制御回路４１は、インターロックスイッチ２２の不導通、すなわち、フロントカバー１５のオープンを検出する（図６の時刻５参照）。そして、カバーオープン時の処理を行う（ステップＳ２４０）。一方、ＰＷＭポート７０への入力電圧が所定値以下でない場合、制御回路４１は、インターロックスイッチ２２は導通状態にあり、フロントカバー１５はオープンされていないと判断する。そしてＰＷＭポート７０を出力状態（ローレベル）に戻し、ステップＳ２１０の処理に戻る。
【００６３】
さらに、図６の時刻ｔ６においてフロントカバー１５がクローズされると、図６の時刻５から、ほぼ所定周期Ｋ１が経過した図６の時刻７において、ステップＳ２３０の判定処理において「Ｎｏ」判定され、フロントカバー１５のクローズが検出される。ここで、図６の時刻５および時刻７は、ＰＷＭポート７０が出力状態から入力状態へ切替えられるタイミングから所定期間Ｋ２内の時刻である。
【００６４】
なお、図６に示されるように、プリンタ１０の待機中において、イネーブル信号ＥＮはローレベルとされ、電圧−電流変換回路５１の動作が停止される。なお、これに限られず、少なくとも所定期間Ｋ２においては、イネーブル信号ＥＮをローレベルにして電圧−電流変換回路５１の動作を停止されるようにしてもよい。
【００６５】
また、図６に示されるように、電源電圧監視回路６１によって、フロントカバー１５のオープン期間（図６の時刻ｔ４〜時刻ｔ６）において、リセット信号Ｖｒはハイレベルとされる。
【００６６】
ここで、所定周期Ｋ１は、好ましくは、入力スイッチ回路７２をオンに設定することによって発生する基準電圧Ｖｒｅｆが、ほぼゼロまで減少する期間以上の期間として設定される。それは、以下の理由による。入力スイッチ回路７２がオンされ、出力スイッチ回路７１がオフされると、それに起因して、所定期間Ｋ２の間、プルアップ抵抗Ｒ１を介して電源電圧Ｖｃｃが基準電圧発生回路４２に印加される。それによって基準電圧発生回路４２に小レベルの基準電圧が発生することが考えられる。そのため、入力スイッチ回路７２をオンにする所定周期Ｋ１を、発生した基準電圧がほぼゼロまで減少する期間以上とすることによって、レーザダイオード（露光素子）ＬＤ１からパワーが出力されることを抑制するためである。
【００６７】
なお、上記所定周期Ｋ１に関する設定条件は、プリンタ１０の待機中の少なくとも所定期間Ｋ２において、イネーブル信号ＥＮがローレベルとされる場合、必ずしも必要ではない。すなわち、この場合、所定周期Ｋ１は、発生する基準電圧Ｖｒｅｆに係わりなく設定されるようにしてもよい。
【００６８】
また、プリンタ１０の待機中にイネーブル信号ＥＮがハイレベルとされる場合、すなわち、電圧−電流変換回路５１が動作状態とされる場合には、所定周期Ｋ１を光出力のオーバーシュートが発生しない周期として設定するようにしてもよい。この場合、所定周期Ｋ１が短すぎると、基準電圧Ｖｒｅｆが上昇していき、光出力がオーバーシュートし、レーザダイオードＬＤ１が破損する虞があるためである。
【００６９】
また、所定期間Ｋ２は、フロントカバーがオープン／クローズの検出周期（Ｋ１）、および所定期間Ｋ２に発生する基準電圧Ｖｒｅｆの大きさ等に応じて決定される。
【００７０】
このように本実施形態においては、プリンタ１０の待機中においても、ＰＷＭポート７０を兼用して、インターロックスイッチ２２の不導通／導通、すなわち、フロントカバー１５のオープン／クローズを検出することができる。その際、所定周期Ｋ１毎の所定期間Ｋ２においてのみ、電源端子ＶＣＣからの電圧が基準電圧発生回路４２に印加されるため、基準電圧Ｖｒｅｆの生成を好適に抑制することができる。
【００７１】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれ、更に、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００７２】
（１）上記実施形態において、電源電圧監視回路６１および放電回路６２は省略されてもよい。その場合、制御回路４１はＰＷＭポート７０を介したフロントカバー１５のオープン検出に応じてイネーブル信号ＥＮを生成し、イネーブル信号ＥＮのみによって電圧−電流変換回路５１の動作を制御する。
【００７３】
（２）上記実施形態では、制御回路４１によって制御される電装品として露光素子である例を示したがこれに限定されない。電装品は、例えば、プリンタ１０内の冷却に使用されるファンであってもよい。
【符号の説明】
【００７４】
１０…カラーレーザプリンタ（画像形成装置）
１５…フロントカバー（開閉カバー）
２２…インターロックスイッチ（遮断部）
３１〜３４…感光体ドラム（画像形成部）
３６〜３９…現像ローラ（画像形成部）
４１…制御回路（制御部、設定手段）
４２…基準電圧発生回路
５１…電圧−電流変換回路
６１…電源電圧監視回路（監視部）
６２…放電回路
７０…ＰＷＭポート（出力ポート）
７１…出力スイッチ回路
７２…入力スイッチ回路
ＬＤ１〜ＬＤ４…レーザダイオード（露光素子；電装品）
Ｒ１…プルアップ抵抗
ＶＣＣ…電源端子（電力供給部）
【図１】
2010197841.tif 000003
【図２】
2010197841.tif 000004
【図３】
2010197841.tif 000005
【図４】
2010197841.tif 000006
【図５】
2010197841.tif 000007
【図６】
2010197841.tif 000008