(57)【要約】【課題】シンプルな駆動方法によりダイナミックレンジを拡大させることが可能な固体撮像素子を提供する。【解決手段】画素部１００を複数有する固体撮像素子１０であって、画素部１００は、光電変換部３と、光電変換部３で発生した電荷を蓄積可能な不揮発性メモリトランジスタＭＴ１，ＭＴ２とを有し、光電変換部３をリセットした後、第一の露光期間中に光電変換部３で発生した電荷を不揮発性メモリトランジスタＭＴ１に蓄積し、第一の露光期間終了後に開始され且つ第一の露光期間と長さの異なる第二の露光期間中に光電変換部３で発生した電荷を不揮発性メモリトランジスタＭＴ２に蓄積する制御部４０と、不揮発性メモリトランジスタＭＴ１及び不揮発性メモリトランジスタＭＴ２に電荷を蓄積した後に、不揮発性メモリトランジスタＭＴ１に蓄積された電荷に応じた第一の撮像信号と、不揮発性メモリトランジスタＭＴ２に蓄積された電荷に応じた第二の撮像信号とを読み出す読み出し回路２０とを備える。【選択図】図１
2010278654.tif 000002
【特許請求の範囲】
【請求項１】
画素部を複数有する固体撮像素子であって、
前記画素部は、光電変換部と、前記光電変換部で発生した電荷を蓄積可能な第一の電荷蓄積部及び第二の電荷蓄積部とを有し、
前記光電変換部をリセットした後、第一の露光期間中に前記光電変換部で発生した電荷を前記第一の電荷蓄積部に蓄積し、前記第一の露光期間終了後に開始され且つ前記第一の露光期間と長さの異なる第二の露光期間中に前記光電変換部で発生した電荷を前記第二の電荷蓄積部に蓄積する書き込み手段と、
前記書き込み手段によって前記第一の電荷蓄積部及び前記第二の電荷蓄積部に電荷を蓄積した後に、前記第一の電荷蓄積部に蓄積された電荷に応じた第一の撮像信号と、前記第二の電荷蓄積部に蓄積された電荷に応じた第二の撮像信号とを読み出す信号読み出し手段とを備える固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
前記第一の電荷蓄積部が、前記光電変換部が形成される半導体基板上方に形成された第一の電荷蓄積領域を含む第一のトランジスタであり、
前記第二の電荷蓄積部が、前記光電変換部が形成される半導体基板上方に形成された第二の電荷蓄積領域を含む第二のトランジスタであり、
前記第一の電荷蓄積領域及び前記第二の電荷蓄積領域の各々が、前記書き込み手段によって前記電荷が蓄積される領域である固体撮像素子。
【請求項３】
請求項２記載の固体撮像素子であって、
前記第一の電荷蓄積領域及び前記第二の電荷蓄積領域の各々がフローティングゲートである固体撮像素子。
【請求項４】
請求項２又は３記載の固体撮像素子であって、
前記光電変換部が、前記第一のトランジスタ及び前記第二のトランジスタが形成される半導体基板内に形成され、
前記半導体基板上方に設けられ、前記光電変換部の一部の上方に開口が形成された遮光膜を備え、
前記第一のトランジスタの前記電荷蓄積部及びチャネル領域と前記第二のトランジスタの前記電荷蓄積部及びチャネル領域は前記遮光膜によって覆われており、
前記光電変換部が、前記第一のトランジスタのチャネル領域と前記第二のトランジスタのチャネル領域の下まで延在している固体撮像素子。
【請求項５】
請求項２〜４のいずれか１項記載の固体撮像素子であって、
前記第一のトランジスタのチャネル長及びチャネル幅と前記第二のトランジスタのチャネル長及びチャネル幅とが同一となっている固体撮像素子。
【請求項６】
請求項１〜５のいずれか１項記載の固体撮像素子であって、
前記書き込み手段が、前記第一の露光期間中に前記光電変換部で発生した電荷と、前記第二の露光期間中に前記光電変換部で発生した電荷のそれぞれの蓄積先を、前記第一の電荷蓄積部と前記第二の電荷蓄積部とで一定期間毎に交互に切り替える固体撮像素子。
【請求項７】
請求項１〜６のいずれか１項記載の固体撮像素子を備える撮像装置。
【請求項８】
請求項７記載の撮像装置であって、
前記第一の撮像信号と前記第二の撮像信号とを合成してダイナミックレンジ拡大処理を行う信号処理手段を備える撮像装置。
【請求項９】
請求項７又は８記載の撮像装置であって、
被写体を照明するための発光手段を備え、
前記第一の露光期間が前記第二の露光期間よりも長くなっており、
光を発光する設定がなされているとき、前記発光手段は前記第二の露光期間中に光を発光する撮像装置。
【請求項１０】
画素部を複数有する固体撮像素子を用いた撮像方法であって、
前記画素部は、光電変換部と、前記光電変換部で発生した電荷を蓄積可能な第一の電荷蓄積部と第二の電荷蓄積部とを有し、
前記光電変換部をリセットした後、第一の露光期間中に前記光電変換部で発生した電荷を前記第一の電荷蓄積部に蓄積し、前記第一の露光期間終了後に開始され且つ前記第一の露光期間と長さの異なる第二の露光期間中に前記光電変換部で発生した電荷を前記第二の電荷蓄積部に蓄積する書き込みステップと、
前記書き込み手段によって前記第一の電荷蓄積部及び前記第二の電荷蓄積部に電荷を蓄積した後に、前記第一の電荷蓄積部に蓄積された電荷に応じた第一の撮像信号と、前記第二の電荷蓄積部に蓄積された電荷に応じた第二の撮像信号とを読み出す信号読み出しステップとを備える撮像方法。
【請求項１１】
請求項１０記載の撮像方法であって、
前記第一の電荷蓄積部が、前記光電変換部が形成される半導体基板上方に形成された第一の電荷蓄積領域を含む第一のトランジスタであり、
前記第二の電荷蓄積部が、前記光電変換部が形成される半導体基板上方に形成された第二の電荷蓄積領域を含む第二のトランジスタであり、
前記第一の電荷蓄積領域及び前記第二の電荷蓄積領域の各々が、前記書き込み手段によって前記電荷が蓄積される領域である撮像方法。
【請求項１２】
請求項１１記載の撮像方法であって、
前記第一の電荷蓄積領域及び前記第二の電荷蓄積領域の各々がフローティングゲートである撮像方法。
【請求項１３】
請求項１０〜１２のいずれか１項記載の撮像方法であって、
前記書き込みステップでは、前記第一の露光期間中に前記光電変換部で発生した電荷と、前記第二の露光期間中に前記光電変換部で発生した電荷のそれぞれの蓄積先を、前記第一の電荷蓄積部と前記第二の電荷蓄積部とで一定期間毎に交互に切り替える撮像方法。
【請求項１４】
請求項１０〜１３のいずれか１項記載の撮像方法であって、
前記第一の撮像信号と前記第二の撮像信号とを合成してダイナミックレンジ拡大処理を行う信号処理ステップを備える撮像方法。
【請求項１５】
請求項１０〜１４のいずれか１項記載の撮像方法であって、
前記第一の露光期間が前記第二の露光期間よりも長くなっており、
光を発光する設定がなされているときに前記第二の露光期間中に光を発光する撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、撮像装置、撮像方法に関する。
【背景技術】
【０００２】
一般に、固体撮像素子は、ネガフイルムに比べるとダイナミックレンジが狭い。ダイナミックレンジが狭いと、暗い部分が黒つぶれし、明るい部分が白飛びする。特に、近年、画素の微細化によって１画素で扱える飽和電荷量が減少するにも係らず、ノイズレベルは要求どおりに低減しないことが問題となっている。また、車載用途や監視用途に固体撮像素子を普及させるためには、現状のＣＭＯＳイメージセンサのダイナミックレンジでは不十分である。
【０００３】
そこで、ダイナミックレンジを拡大するための様々な手法が提案されている（例えば特許文献１，２、非特許文献１参照）。
【０００４】
特に有効な手法として、露光時間（シャッタースピード）の異なる２枚の画像データを合成する方法が知られている。例えば、特許文献１に記載のように、２次元状に配置された光電変換部に対し、１画面分の画像を撮像する期間内に読み出し動作を複数回行い、読み出された複数の画像データを合成することでダイナミックレンジを拡大させる方法がある。
【０００５】
しかし、上記方法では、１回目の露光→読み出し→２回目の露光→読み出し→合成、のステップを踏む必要がある。このため、１回目の露光と２回目の露光とに時間差が生じてしまい、動く被写体等を撮影した場合には合成処理が難しくなってしまう。また、読み出しを高速に行う必要があるため、消費電力が大きくなってしまう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−３２２１４７号公報
【特許文献２】特開２００４−１１１８１７号公報
【非特許文献】
【０００７】
【非特許文献１】米本和也、ＣＣＤ／ＣＭＯＳイメージセンサの基礎と応用、ＣＱ出版社、２００３年、ｐ２１２
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上記事情に鑑みてなされたものであり、シンプルな駆動によりダイナミックレンジを拡大させることが可能な固体撮像素子、これを備える撮像装置、及び撮像方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の固体撮像素子は、画素部を複数有する固体撮像素子であって、前記画素部は、光電変換部と、前記光電変換部で発生した電荷を蓄積可能な第一の電荷蓄積部及び第二の電荷蓄積部とを有し、前記光電変換部をリセットした後、第一の露光期間中に前記光電変換部で発生した電荷を前記第一の電荷蓄積部に蓄積し、前記第一の露光期間終了後に開始され且つ前記第一の露光期間と長さの異なる第二の露光期間中に前記光電変換部で発生した電荷を前記第二の電荷蓄積部に蓄積する書き込み手段と、前記書き込み手段によって前記第一の電荷蓄積部及び前記第二の電荷蓄積部に電荷を蓄積した後に、前記第一の電荷蓄積部に蓄積された電荷に応じた第一の撮像信号と、前記第二の電荷蓄積部に蓄積された電荷に応じた第二の撮像信号とを読み出す信号読み出し手段とを備える。
【００１０】
本発明の撮像装置は、前記固体撮像素子を備える。
【００１１】
本発明の撮像方法は、画素部を複数有する固体撮像素子を用いた撮像方法であって、前記画素部は、光電変換部と、前記光電変換部で発生した電荷を蓄積可能な第一の電荷蓄積部と第二の電荷蓄積部とを有し、前記光電変換部をリセットした後、第一の露光期間中に前記光電変換部で発生した電荷を前記第一の電荷蓄積部に蓄積し、前記第一の露光期間終了後に開始され且つ前記第一の露光期間と長さの異なる第二の露光期間中に前記光電変換部で発生した電荷を前記第二の電荷蓄積部に蓄積する書き込みステップと、前記書き込み手段によって前記第一の電荷蓄積部及び前記第二の電荷蓄積部に電荷を蓄積した後に、前記第一の電荷蓄積部に蓄積された電荷に応じた第一の撮像信号と、前記第二の電荷蓄積部に蓄積された電荷に応じた第二の撮像信号とを読み出す信号読み出しステップとを備える。
【発明の効果】
【００１２】
本発明によれば、シンプルな駆動によりダイナミックレンジを拡大させることが可能な固体撮像素子、これを備える撮像装置、及び撮像方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態を説明するための固体撮像素子の概略構成を示す平面模式図
【図２】図１に示す固体撮像素子の画素部の等価回路図
【図３】図２に示す画素部の平面レイアウト例を示す平面模式図
【図４】図３に示す画素部のＡ−Ａ’線断面模式図
【図５】図３に示す画素部のＢ−Ｂ’線断面模式図
【図６】図１に示す固体撮像素子を搭載した撮像装置の概略構成を示す図
【図７】図１に示す固体撮像素子の駆動方法を説明するためのタイミングチャート
【図８】ダイナミックレンジ拡大処理を説明するための図
【図９】図１に示した固体撮像素子の画素部の第一の変形例を示す等価回路図
【図１０】図１に示した固体撮像素子の画素部の第二の変形例を示す等価回路図
【図１１】図９に示した等価回路図の平面レイアウト例を示した図
【図１２】図１に示した固体撮像素子の画素部の第三の変形例を示す等価回路図
【発明を実施するための形態】
【００１４】
以下、本発明の一実施形態を説明するための固体撮像素子について図面を参照して説明する。この固体撮像素子は、デジタルカメラやデジタルビデオカメラ等の撮像装置、携帯電話機や電子内視鏡等に内蔵される撮像ユニットに搭載して用いられるものである。
【００１５】
図１は、本発明の一実施形態を説明するための固体撮像素子の概略構成を示す平面模式図である。図１（ａ）は固体撮像素子の全体を示した図であり、図１（ｂ）は（ａ）の固体撮像素子の読み出し回路の構成例を示した図である。図１に示す固体撮像素子１０は、画素部１００と、読み出し回路２０と、出力回路（トランジスタ３０、信号線７０、水平シフトレジスタ５０、出力部６０）と、制御部４０と、統括制御部８０とを備える。
【００１６】
画素部１００は、複数設けられ、半導体基板Ｋの列方向とこれに直交する行方向に二次元状（この例では正方格子状）に配列されている。
【００１７】
読み出し回路２０は、列方向に並ぶ画素部１００からなる画素部列毎に設けられ、各画素部１００から撮像信号を読み出すためのものである。
【００１８】
出力回路は、読み出し回路２０で読み出された１画素部行分の撮像信号を出力するための回路である。
【００１９】
制御部４０は、各画素部１００を制御するものである。
【００２０】
統括制御部８０は、固体撮像素子１０全体を統括制御するものである。固体撮像素子１０は、それを搭載する撮像装置のシステム制御部からの制御により、統括制御部８０が各部を制御することで動作する。
【００２１】
図２は、図１に示した固体撮像素子における画素部の等価回路を示した図である。図２に示すように、画素部１００は、光電変換部３と、不揮発性メモリトランジスタＭＴ１と、不揮発性メモリトランジスタＭＴ２と、リセットトランジスタＲＴとを備える。
【００２２】
光電変換部３は半導体基板Ｋ内に形成されている。不揮発性メモリトランジスタＭＴ１は、半導体基板Ｋ上方に形成された電荷蓄積領域であるフローティングゲートＦＧ１及びゲート電極であるコントロールゲートＣＧ１を含むＭＯＳトランジスタ構造となっている。不揮発性メモリトランジスタＭＴ２は、半導体基板Ｋ上方に形成された電荷蓄積領域であるフローティングゲートＦＧ２及びゲート電極であるコントロールゲートＣＧ２を含むＭＯＳトランジスタ構造となっている。リセットトランジスタＲＴは、光電変換部３の電荷をリセットするためのものである。不揮発性メモリトランジスタＭＴ１と不揮発性メモリトランジスタＭＴ２は、それぞれ、光電変換部３で発生した電荷を蓄積可能な電荷蓄積部として機能する。
【００２３】
不揮発性メモリトランジスタＭＴ１と不揮発性メモリトランジスタＭＴ２の各々の出力（ドレイン領域Ｄ１，Ｄ２）は、画素部列毎に設けられた出力信号線である列信号線１２に共通接続されており、この列信号線１２には読み出し回路２０が接続されている。不揮発性メモリトランジスタＭＴ１，ＭＴ２のソース領域Ｓは、画素部列毎に設けられたソース線ＳＬに共通接続されている。
【００２４】
リセットトランジスタＲＴは、リセットドレインＲＤと、ソース領域として機能する光電変換部３と、ゲート電極であるリセットゲートＲＧとを備えたＭＯＳ構造となっている。リセットドレインＲＤには、リセット電圧を供給するためのリセット電源線Ｖｃｃが接続されている。
【００２５】
不揮発性メモリトランジスタＭＴ１のコントロールゲートＣＧ１には、行方向に並ぶ画素部１００からなるライン毎に設けられたゲート制御線ＣＧＬ１が接続されている。各ラインのゲート制御線ＣＧＬ１は制御部４０に接続されており、ライン毎に独立に電圧を印加できるようになっている。
【００２６】
不揮発性メモリトランジスタＭＴ２のコントロールゲートＣＧ２には、ライン毎に設けられたゲート制御線ＣＧＬ２が接続されている。各ラインのゲート制御線ＣＧＬ２は制御部４０に接続されており、ライン毎に独立に電圧を印加できるようになっている。
【００２７】
リセットトランジスタＲＴのリセットゲートＲＧには、ライン毎に設けられたリセット制御線ＲＬが接続されている。各ラインのリセット制御線ＲＬは制御部４０に接続されており、ライン毎に独立に電圧を印加できるようになっている。制御部４０からリセット制御線ＲＬを介してリセットパルスが印加されることで、リセットトランジスタＲＴがオンし、光電変換部３に蓄積されている電荷がリセットトランジスタＲＴのドレインＲＤへと排出される構成となっている。
【００２８】
読み出し回路２０は、図１（ｂ）に示すように、読み出し制御部２０ａと、センスアンプ２０ｂと、プリチャージ回路２０ｃと、ランプアップ回路２０ｄと、トランジスタ２０ｅ，２０ｆとを備えた構成となっている。
【００２９】
読み出し制御部２０ａは、トランジスタ２０ｅ，２０ｆのオンオフを制御する。プリチャージ回路２０ｃは、列信号線１２に所定の電圧を供給して、列信号線１２をプリチャージするための回路である。センスアンプ２０ｂは、列信号線１２の電圧を監視し、この電圧が変化したことを検出し、ランプアップ回路２０ｄにその旨を通知する。例えば、プリチャージ回路２０ｃによってプリチャージされたドレイン電圧が降下したことを検出しセンスアンプ出力を反転させる。
【００３０】
ランプアップ回路２０ｄは、Ｎ−ｂｉｔカウンタ（例えばＮ＝８〜１２）を内蔵しており、制御部４０を介して画素部１００のコントロールゲートＣＧ１，ＣＧ２に漸増または漸減するランプ波形電圧を供給すると共に、ランプ波形電圧の値に対応するカウント値（Ｎ個の１、０の組み合わせ）を出力する。
【００３１】
列信号線１２がプリチャージされた状態でコントロールゲートＣＧ１の電圧が不揮発性メモリトランジスタＭＴ１の閾値電圧を越えると不揮発性メモリトランジスタＭＴ１が導通し、このとき、プリチャージされていた列信号線１２の電位が降下する。これがセンスアンプ２０ｂによって検出されて反転信号が出力される。ランプアップ回路２０ｄは、この反転信号を受けた時点におけるランプ波形電圧の値に対応するカウント値を保持（ラッチ）する。これにより、デジタル値（１，０の組み合わせ）として不揮発性メモリトランジスタＭＴ１の閾値電圧の変化量（フローティングゲートＦＧ１に電荷が蓄積されていないときの閾値電圧を基準とした変化量）を信号として読み出すことができる。
【００３２】
列信号線１２がプリチャージされた状態でコントロールゲートＣＧ２の電圧が不揮発性メモリトランジスタＭＴ２の閾値電圧を越えると不揮発性メモリトランジスタＭＴ２が導通し、このとき、プリチャージされていた列信号線１２の電位が降下する。これがセンスアンプ２０ｂによって検出されて反転信号が出力される。ランプアップ回路２０ｄは、この反転信号を受けた時点におけるランプ波形電圧の値に対応するカウント値を保持する。これにより、デジタル値として不揮発性メモリトランジスタＭＴ２の閾値電圧の変化量（フローティングゲートＦＧ２に電荷が蓄積されていないときの閾値電圧を基準とした変化量）を信号として読み出すことができる。
【００３３】
水平シフトレジスタ５０により１つの水平選択トランジスタ３０が選択されると、その水平選択トランジスタ３０に接続されたランプアップ回路２０ｄで保持されているカウンタ値が信号線７０に出力され、これが撮像信号として出力部６０から出力される。
【００３４】
なお、不揮発性メモリトランジスタＭＴ１，ＭＴ２の閾値電圧の変化量を信号として読み出す方法としては上述したものに限らない。例えば、コントロールゲートＣＧ１とドレイン領域Ｄ１に一定の電圧を印加した場合の不揮発性メモリトランジスタＭＴ１のドレイン電流と、コントロールゲートＣＧ２とドレイン領域Ｄ２に一定の電圧を印加した場合の不揮発性メモリトランジスタＭＴ２のドレイン電流とを信号として読み出しても良い。
【００３５】
制御部４０は、不揮発性メモリトランジスタＭＴ１，ＭＴ２を制御し、光電変換部３で発生した電荷をフローティングゲートＦＧ１，ＦＧ２に注入して蓄積させる駆動を行う。不揮発性メモリトランジスタＭＴ１（ＭＴ２）では、コントロールゲートＣＧ１（ＣＧ２）に書き込みパルスが印加されることで、ファウラ−ノルドハイム（Ｆ−Ｎ）トンネル電流を用いて電荷を注入するＦＮトンネル注入、ダイレクトトンネル注入等により、光電変換部３で発生した電荷がフローティングゲートＦＧ１（ＦＧ２）に注入されて蓄積されるようになっている。
【００３６】
また、制御部４０は、各画素部１００の光電変換部３で発生して蓄積された電荷を外部に排出して光電変換部３を空の状態にするリセット駆動と、フローティングゲートＦＧ１，ＦＧ２に蓄積された電荷を半導体基板に排出して消去する電荷消去駆動も行う。
【００３７】
図３は、図１に示した固体撮像素子の画素部の平面レイアウト例を示す平面模式図である。図４は、図３に示す画素部のＡ−Ａ’線断面模式図である。図５は、図３に示す画素部のＢ−Ｂ’線断面模式図である。
【００３８】
図４に示すように、光電変換部３は、Ｎ型シリコン基板１上のＰウェル層２内に形成されたＮ型不純物領域であり、このＮ型不純物領域とＰウェル層２とのＰＮ接合により、光電変換機能を実現している。この光電変換部３は、その表面に完全空乏化や暗電流抑制のためにＰ型不純物層５が形成された、所謂埋め込み型フォトダイオードとなっている。なお、Ｎ型シリコン基板１とＰウェル層２とにより上記半導体基板Ｋが構成されている。
【００３９】
隣接する画素部１００同士は、ｐウェル層２内に形成された素子分離層４によって分離されている。素子分離法には、ＬＯＣＯＳ（Local Oxidation of Silicon）法、ＳＴＩ（Shallow Trench Isolation）法、及び高濃度不純物イオン注入による方法等が適用できる。
【００４０】
不揮発性メモリトランジスタＭＴ１のソース領域Ｓは、光電変換部３の列方向隣に離間して設けられたＮ型不純物領域である。また、不揮発性メモリトランジスタＭＴ１のドレイン領域Ｄ１は、ソース領域Ｓの行方向隣に離間して設けられたＮ型不純物領域である。ソース領域Ｓとドレイン領域Ｄ１との間にはＰ型不純物領域であるチャネル領域６ａが形成されている。フローティングゲートＦＧ１は、ソース領域Ｓとドレイン領域Ｄ１との間の半導体基板上方に絶縁膜７を介して設けられており、フローティングゲートＦＧ１の上方に絶縁膜１４を介してコントロールゲートＣＧ１が設けられている。なお、チャネル領域６ａは、コントロールゲートＣＧ１に印加される電圧に応じてキャリアが流れる領域である。ここでは、ソース領域Ｓとドレイン領域Ｄ１とで挟まれた領域にＰ型不純物を注入してチャネル領域６ａを形成しているが、ここをｐウェル層２のままとしても良い。
【００４１】
不揮発性メモリトランジスタＭＴ２のドレイン領域Ｄ２は、ソース領域Ｓの行方向隣に離間して設けられたＮ型不純物領域である。ソース領域Ｓとドレイン領域Ｄ２との間にはＰ型不純物領域であるチャネル領域６ｂが形成されている。フローティングゲートＦＧ２は、ソース領域Ｓとドレイン領域Ｄ２との間の半導体基板上方に絶縁膜７を介して設けられており、フローティングゲートＦＧ２の上方に絶縁膜１４を介してコントロールゲートＣＧ２が設けられている。なお、チャネル領域６ｂは、コントロールゲートＣＧ２に印加される電圧に応じてキャリアが流れる領域である。ここでは、ソース領域Ｓとドレイン領域Ｄ２とで挟まれた領域に電荷注入効率及び閾値電圧（Vth）を制御する目的で、例えばＰ型不純物を注入してチャネル領域６ｂを形成しているが、ここをｐウェル層２のままとしても良い。
【００４２】
コントロールゲートＣＧ１，ＣＧ２を構成する導電性材料は、例えばポリシリコンを用いることができる。リン（Ｐ）、砒素（Ａｓ）、ボロン（Ｂ）を高濃度にドープしたドープドポリシコンでも良い。あるいは、チタン（Ｔｉ）やタングステン（Ｗ）等の各種金属とシリコンを組み合わせたシリサイド（Silicide）やサリサイド（Self-alingn Silicide）でも良い。フローティングゲートＦＧ１，ＦＧ２を構成する導電性材料は、コントロールゲートＣＧ１，ＣＧ２と同じものを用いることができる。
【００４３】
図３のレイアウト例では、ソース領域Ｓとドレイン領域Ｄ１，Ｄ２が行方向に並べて配置されており、これらの間を、フローティングゲートＦＧ１，ＦＧ２及びコントロールゲートＣＧ１，ＣＧ２が列方向に延びるように細長く形成されている。コントロールゲートＣＧ１は、行方向に延びるアルミ配線であるゲート制御線ＣＧＬ１の下方まで延びており、ここで、アルミニウム等で形成されたコンタクト部１１によりゲート制御線ＣＧＬ１と接続されている。
【００４４】
コントロールゲートＣＧ２は、行方向に延びるアルミ配線であるゲート制御線ＣＧＬ２の下方まで延びており、ここで、アルミニウム等で形成されたコンタクト部１６によりゲート制御線ＣＧＬ２と接続されている。
【００４５】
ドレイン領域Ｄ１，Ｄ２上方には、列方向に延びるアルミ配線である列信号線１２の一部が延びてきており、この一部とドレイン領域Ｄ１とがアルミニウム等で形成されたコンタクト部９により電気的に接続され、この一部とドレイン領域Ｄ２とがアルミニウム等で形成されたコンタクト部１０ａにより電気的に接続されている。
【００４６】
ソース領域Ｓ上にはアルミニウム等で形成されたコンタクト部８ａが形成され、コンタクト部８ａには配線８が接続されている。配線８は、列方向に延びるアルミ配線であるリセット電源線Ｖｃｃの下を通過してソース線ＳＬの下まで延びている。配線８とソース線ＳＬはアルミニウム等で形成されたコンタクト部８ｂにより電気的に接続されている。ソース線ＳＬは、列方向に並ぶ画素部１００からなる列毎に設けられており、所定の電位（例えば接地電位）に接続されている。
【００４７】
リセットトランジスタＲＴは、ソース領域として機能する光電変換部３と、光電変換部３の列方向隣に離間して設けられたＮ型不純物領域であるドレイン領域ＲＤと、光電変換部３とドレイン領域ＲＤとの間の半導体基板上方に絶縁膜７を介して設けられたリセットゲートＲＧとを備えたＭＯＳトランジスタ構造となっている。
【００４８】
図３のレイアウト例では、リセットゲートＲＧは、行方向に延びるアルミ配線であるリセット制御線ＲＬの下に配置されており、ここで、アルミニウム等で形成されたコンタクト部ＲＧａによりリセット制御線ＲＬと接続されている。
【００４９】
ドレイン領域ＲＤ上方には、リセット電源線Ｖｃｃの一部が延びてきており、この一部とドレイン領域ＲＤとがアルミニウム等で形成されたコンタクト部ＲＤａにより電気的に接続されている。リセット電源線Ｖｃｃは、列方向に並ぶ画素部１００からなる列毎に設けられており、所定の電源電圧に接続されている。
【００５０】
なお、リセットトランジスタＲＴや不揮発性メモリトランジスタＭＴ１，ＭＴ２の配置は、図３に示したものに限らず、スペースに応じて適当に配置すれば良い。
【００５１】
各種配線の位置関係は、ゲート制御線ＣＧＬ１，ＣＧＬ２、リセット制御線ＲＬ、及び配線８よりも、ソース線ＳＬ、リセット電源線Ｖｃｃ、及び列信号線１２の方が上層に形成されたものとなっている。
【００５２】
画素部１００は、例えばタングステン等で構成された遮光膜Ｗによって、光電変換部３の一部以外の領域に光が入射しない構造になっている。図４及び図５に示したように、半導体基板上方（ソース線ＳＬ、リセット電源線Ｖｃｃ、及び列信号線１２よりも上）には光電変換部３の一部の上方に開口ＷＨが形成された遮光膜Ｗが形成されている。
【００５３】
固体撮像素子１０では、フローティングゲートＦＧ１，ＦＧ２への電荷注入効率向上を目的として、図４及び図５に示したように、光電変換部３が、遮光膜Ｗの開口ＷＨの下方だけでなく、不揮発性メモリトランジスタＭＴ１，ＭＴ２のチャネル領域６ａ，６ｂの下まで延在している。
【００５４】
図４，５に示すように、光電変換部３は、開口ＷＨ下方に形成された本体部３ａと、そこからチャネル領域６ａ（６ｂ）の下まで延びる延在部３ｂとで構成されている。なお、図４では本体部３ａと延在部３ｂとに境界線（破線）を記してあるが、これは説明のためであり、実際にはこのような境界は存在しない。
【００５５】
本体部３ａは、光を受光するために開口ＷＨの下方に形成した部分である。延在部３ｂは、ｐウェル層２内部で不揮発性メモリトランジスタＭＴ１，ＭＴ２のチャネル領域６ａ，６ｂの下まで本体部３ａから延在させた部分である。延在部３ｂは、平面視においては、本体部３ａのソース領域Ｓとドレイン領域Ｄ１，Ｄ２の間の領域に対向する位置から、該領域に向かって列方向に延びて形成されている。即ち、平面視において不揮発性メモリトランジスタＭＴ１，ＭＴ２やリセットトランジスタＲＴの形成される領域においては、不揮発性メモリトランジスタＭＴ１，ＭＴ２のチャネル領域６ａ，６ｂの下にのみ光電変換部３が存在するように、光電変換部３を形成した構成となっている。なお、チャネル領域６ａ，６ｂの下のみだけでなく、不揮発性メモリトランジスタＭＴ１，ＭＴ２の全体の下まで光電変換部３が存在するように延在部３ｂを形成した構成としても良い。
【００５６】
チャネル領域６ａ（６ｂ）は、コントロールゲートＣＧ１（ＣＧ２）及びフローティングゲートＦＧ１（ＦＧ２）の直下にある。このため、このチャネル領域６ａ（６ｂ）の下（好ましくはチャネル領域６ａ（６ｂ）と平面視で重なる範囲の全て）まで光電変換部３を延在させることで、光電変換部３の電荷をＦＮトンネル注入或いはダイレクトトンネル注入によってフローティングゲートＦＧ１（ＦＧ２）に注入する場合に、コントロールゲートＣＧ１（ＣＧ２）に印加した電圧（ＣＧ電圧）によってほぼ垂直方向に光電変換部３からフローティングゲートＦＧ１（ＦＧ２）に電界を加えることができる。これにより、光電変換部３の電荷がコントロールゲートＣＧ１（ＣＧ２）の方向に向かって加速されやすくなる。この結果、低いＣＧ電圧でトンネリングを起こさせることができる。
【００５７】
固体撮像素子１０では、チャネル領域６ａ（６ｂ）を確保しつつ、このチャネル領域６ａ（６ｂ）の下に光電変換部３を延在させているため、光電変換部３とコントロールゲートＣＧ１（ＣＧ２）との重なり部分の大きさには制限がなくなり、電界方向をほぼ垂直にすることができる。この結果、効率的にトンネル電流を発生させることができる。
【００５８】
光電変換部３は、イオン注入の際のマスクパターンの制御によって基板表面に平行な方向の長さを制御することでき、イオン注入エネルギの制御によって基板表面に垂直な方向の長さを制御することできる。このようにすることで、本体部３ａと延在部３ｂからなる光電変換部３を形成することが可能である。
【００５９】
次に、固体撮像素子１０を搭載する撮像装置の一例について説明する。
【００６０】
図６は、図１に示す固体撮像素子を搭載した撮像装置の概略構成を示す図である。
図示する撮像装置の撮像系は、撮影レンズ４１と、固体撮像素子１０と、この両者の間に設けられた絞り４２と、赤外線カットフィルタ４３と、光学ローパスフィルタ４４とを備える。
【００６１】
撮像装置の電気制御系全体を統括制御するシステム制御部５１は、被写体を照明するための光を発光する発光部であるフラッシュ発光部５２及び受光部５３を制御し、レンズ駆動部４８を制御して撮影レンズ４１の位置をフォーカス位置に調整したりズーム調整を行ったりし、絞り駆動部４９を介し絞り４２の開口量を制御して露光量調整を行う。フラッシュ発光部５２はキセノンランプ等で構成される。
【００６２】
また、システム制御部５１は、固体撮像素子１０を駆動し、撮影レンズ４１を通して撮像した被写体画像を撮像信号として出力させる。システム制御部５１には、操作部５４を通してユーザからの指示信号が入力される。
【００６３】
撮像装置の電気制御系は、メインメモリ５６と、メインメモリ５６に接続されたメモリ制御部５５と、ダイナミックレンジ拡大処理、補間演算やガンマ補正演算、ＲＧＢ／ＹＣ変換処理等を行って画像データを生成するデジタル信号処理部５７と、デジタル信号処理部５７で生成された画像データをＪＰＥＧ形式に圧縮したり圧縮画像データを伸張したりする圧縮伸張処理部５８と、測光データを積算しデジタル信号処理部５７が行うホワイトバランス補正のゲインを求める積算部５９と、着脱自在の記録媒体６１が接続される外部メモリ制御部６０と、カメラ背面等に搭載された液晶表示部６３が接続される表示制御部６２とを備え、これらは、制御バス６４及びデータバス６５によって相互に接続され、システム制御部５１からの指令によって制御される。
【００６４】
次に、以上のように構成された撮像装置による撮像動作について説明する。
【００６５】
図７は、図１に示す固体撮像素子の駆動方法を説明するためのタイミングチャートである。図７では、任意のラインの画素部１００内の各部に供給される電圧変化を時間と共に示してある。
【００６６】
システム制御部５１により撮像指示がなされると、固体撮像素子１０では、この撮影指示をスタートトリガとして、制御部４０が、全ての画素部１００のリセットトランジスタＲＴのリセットゲートＲＧにリセットパルスを供給すると共に、全ての画素部１００のコントロールゲートＣＧ１，ＣＧ２にリセットパルスと逆極性の電圧を供給する。これにより、光電変換部３に蓄積されていた不要電荷がリセットトランジスタＲＴのドレインＲＤに排出されると共に、フローティングゲートＦＧ１，ＦＧ２に蓄積されていた電荷も、光電変換部３を介してドレインＲＤに排出されて、フローティングゲートＦＧ１，ＦＧ２は空の状態となる。リセットパルスの印加が終了すると、時間ｔ１だけ光電変換部３を露光する第一の露光期間（短時間露光期間とも言う）が開始され、この期間中に光電変換部３に入射した光に応じた電荷が光電変換部３に蓄積される。
【００６７】
第一の露光期間の終了直前になると、制御部４０は、全ての画素部１００のコントロールゲートＣＧ１に書き込み電圧（例えば７Ｖ）を供給して、第一の露光期間開始から現時点までに光電変換部３で発生した電荷をフローティングゲートＦＧ１に注入する。この書き込み電圧の印加中も、光電変換部３には光が入射しているため、この光に応じて光電変換部３で発生した電荷もフローティングゲートＦＧ１に注入される。光電変換部３に蓄積された電荷は、本体部３ａから延在部３ｂに移動し、この延在部３ｂからチャネル領域６ａを介してフローティングゲートＦＧ１へと注入される。
【００６８】
コントロールゲートＣＧ１への書き込み電圧の印加が終了すると第一の露光期間が終了する。そして、第一の露光期間の終了と共に、時間ｔ１よりも長い時間ｔ２だけ光電変換部３を露光する第二の露光期間（長時間露光期間とも言う）が開始され、この期間中に光電変換部３に入射した光に応じた電荷が光電変換部３に蓄積される。
【００６９】
第二の露光期間の終了直前になると、制御部４０は、全ての画素部１００のコントロールゲートＣＧ２に書き込み電圧（例えば７Ｖ）を供給して、第二の露光期間開始から現時点までに光電変換部３で発生した電荷をフローティングゲートＦＧ２に注入する。この書き込み電圧の印加中も、光電変換部３には光が入射しているため、この光に応じて光電変換部３で発生した電荷もフローティングゲートＦＧ２に注入される。光電変換部３に蓄積された電荷は、本体部３ａから延在部３ｂに移動し、この延在部３ｂからチャネル領域６ｂを介してフローティングゲートＦＧ２へと注入される。そして、コントロールゲートＣＧ２への書き込み電圧の印加が終了すると第二の露光期間が終了する。
【００７０】
第二の露光期間が終了すると、読み出し制御部２０ａがトランジスタ２０ｆをオンして列信号線１２をプリチャージする。次に、読み出し制御部２０ａがトランジスタ２０ｅをオンして、列信号線１２とセンスアンプ２０ｂとを導通する。この状態で、ランプアップ回路２０ｄが、制御部４０を介して、１ライン目の各画素部１００のコントロールゲートＣＧ１へのランプ波形電圧（Ｖｔｈ読み出し電圧）の印加を開始する。
【００７１】
ランプ波形電圧の印加後、１ライン目の各画素部１００の不揮発性メモリトランジスタＭＴ１のドレイン電位が降下すると、その時点でのランプ波形電圧の値に対応するカウント値が各読み出し回路２０内で保持される。保持されたカウント値は、第一の露光期間に光電変換部３で発生して蓄積された電荷に応じた撮像信号（以下、短露光撮像信号という）として、水平シフトレジスタ５０の制御により信号線７０を介して出力部６０から出力される。短露光撮像信号の出力後は、トランジスタ２０ｆがオフされ、ランプ波形電圧の印加が停止され、カウント値がリセットされる。
【００７２】
次に、読み出し制御部２０ａがトランジスタ２０ｆをオンして列信号線１２をプリチャージする。次に、読み出し制御部２０ａがトランジスタ２０ｅをオンして、列信号線１２とセンスアンプ２０ｂとを導通する。この状態で、ランプアップ回路２０ｄが、制御部４０を介して、１ライン目の各画素部１００のコントロールゲートＣＧ２へのランプ波形電圧（Ｖｔｈ読み出し電圧）の印加を開始する。
【００７３】
ランプ波形電圧の印加後、１ライン目の各画素部１００の不揮発性メモリトランジスタＭＴ２のドレイン電位が降下すると、その時点でのランプ波形電圧の値に対応するカウント値が各読み出し回路２０内で保持される。保持されたカウント値は、第二の露光期間に光電変換部３で発生して蓄積された電荷に応じた撮像信号（以下、長露光撮像信号という）として、水平シフトレジスタ５０の制御により信号線７０を介して出力部６０から出力される。長露光撮像信号の出力後は、トランジスタ２０ｆがオフされ、ランプ波形電圧の印加が停止され、カウント値がリセットされる。
【００７４】
２ライン目以降の各画素部１００についても同様に、列信号線１２のプリチャージ、ランプ波形電圧のコントロールゲートＣＧ１への印加、ドレイン電圧が降下した時点でのランプ波形電圧の値に対応するカウント値の保持、該カウント値の出力、列信号線１２のプリチャージ、ランプ波形電圧のコントロールゲートＣＧ２への印加、ドレイン電圧が降下した時点でのランプ波形電圧の値に対応するカウント値の保持、該カウント値の出力の一連の動作が行われて、全ての画素部１００から短露光撮像信号と長露光撮像信号が読み出される。固体撮像素子１０から出力された短露光撮像信号と長露光撮像信号はメインメモリ５６に一時記憶される。
【００７５】
全ての画素部１００から短露光撮像信号と長露光撮像信号が読み出された後、デジタル信号処理部５７が、メインメモリ５６に一時記憶された、同じ光電変換部３から得られた短露光撮像信号と長露光撮像信号を合成してダイナミックレンジを拡大する処理を実施する。
【００７６】
図８は、ダイナミックレンジ拡大処理の一例を説明するための図である。図８（ａ）に示したように、第一の露光期間によって得られる短露光撮像信号の光信号強度−出力信号の特性曲線は符号Ｄで示したようになり、第二の露光期間によって得られる長露光撮像信号の光信号強度−出力信号の特性曲線は符号Ｃで示したようになる。
【００７７】
デジタル信号処理部５７では、まず、長露光撮像信号に対して閾値処理を施す。閾値処理とは、長露光撮像信号を、そのレベルが所定値以上の部分を一定値にする処理である。例えば、図８（ｂ）に示したように、レベルＬ以上の長露光撮像信号は、全てレベルＬとなるように処理される。
【００７８】
次に、デジタル信号処理部５７は、レベルＬに対応する光信号強度に対応する短露光撮像信号のレベルがレベルＬとなるようにレベル調整を行う。そして、レベルＬに対応する光信号強度よりも光信号強度が小さい領域の長露光撮像信号の特性曲線Ｃと、レベルＬに対応する光信号強度よりも光信号強度が大きい領域でのレベル調整後の短露光撮像信号の特性曲線Ｄとを合成して、合成後曲線を得る。これにより、ダイナミックレンジの拡大を図ることができる。
【００７９】
以上のように、固体撮像素子１０によれば、１つの画像を得るための撮像において、露光期間の異なる２つの撮像信号を得ることができるため、これらを合成することでダイナミックレンジを拡大することができる。また、第一の露光期間と第二の露光期間は間をあけることなく連続して行われるため、動く被写体であっても、ダイナミックレンジ拡大処理を容易に行うことができる。また、短露光撮像信号と長露光撮像信号を高速に読み出す必要がなくなるため、消費電力を低く抑えることもできる。
【００８０】
また、固体撮像素子１０によれば、不揮発性メモリトランジスタＭＴ１のチャネル領域６ａと不揮発性メモリトランジスタＭＴ２のチャネル領域６ｂの下に光電変換部３が存在することになるため、遮光膜開口ＷＨから入った光に応じて光電変換部３で発生した電荷を、光電変換部３のチャネル領域６ａ，６ｂとの重なり部分から該チャネル領域６ａ，６ｂを介してフローティングゲートＦＧ１，ＦＧ２へと効率的に注入することができ、感度向上を図ることができる。
【００８１】
なお、制御部４０は、第一の露光期間中に光電変換部３で発生した電荷と、第二の露光期間中に光電変換部３で発生した電荷のそれぞれの蓄積先を、不揮発性メモリトランジスタＭＴ１と不揮発性メモリトランジスタＭＴ２とで一定期間毎に交互に切り替えるようにすることが好ましい。つまり、第一の露光期間中に光電変換部３で発生した電荷を不揮発性メモリトランジスタＭＴ１に蓄積し、第二の露光期間中に光電変換部３で発生した電荷を不揮発性メモリトランジスタＭＴ２に蓄積する第一の制御と、第一の露光期間中に光電変換部３で発生した電荷を不揮発性メモリトランジスタＭＴ２に蓄積し、第二の露光期間中に光電変換部で発生した電荷を前記第一の電荷蓄積部に蓄積する第二の制御とを設け、これらを一定期間毎に交互に切り替えるようにすることが好ましい。例えば、１フレーム毎や１０回撮像を行う毎に、第一の制御と第二の制御を切り替えればよい。これにより、素子の高寿命化を期待することができる。
【００８２】
また、以上の説明では、フローティングゲートＦＧ１からの信号の読み出しを先に行うものとしたが、この順番はいずれであっても良い。また、第一の露光期間の時間ｔ１を第二の露光期間の時間ｔ２よりも小さくしたが、ｔ１＞ｔ２であっても良い。
【００８３】
また、固体撮像素子１０では、ダイナミックレンジ拡大処理を精度良く行うため、不揮発性メモリトランジスタＭＴ１のチャネル長及びチャネル幅と、不揮発性メモリトランジスタＭＴ２のチャネル長及びチャネル幅が同一となるように設計しておくことが好ましい。
【００８４】
また、図６に示す撮像装置では、被写体が暗いときに発光部５２によって被写体を照明して撮像を行うことが可能である。なお、発光部５２を発光させて撮像を行う場合には、ｔ１＞ｔ２とし、第二の露光期間中に発光部５２から光を発光させることが良好な撮像を行う上で好ましい。すなわち、露光時間が長い露光期間を先に実施し、後に実施する露光時間が短い露光期間において光を発光させることが好ましい。具体的には、発光部５２から光を発光させる設定が自動又は手動によってなされた場合、システム制御部５１が、ｔ１＞ｔ２となるように第一の露光期間と第二の露光期間を実施するよう固体撮像素子１０を制御し、第二の露光期間中に発光部５２から光を発光させる制御を行えば良い。
【００８５】
例えば、夜間に人物と背景を撮るとき、第一の露光期間では主に背景を撮影することを狙ってストロボを発光させず、次の第二の露光期間で手前の人物を撮影することを狙ってストロボを発光させることで、人物を撮影できると共に、その人物が動いた場合でも第二の露光期間は露光時間が短いため、その動きによる影響（ブレ）を最小限にすることができる。
【００８６】
また、以上の説明では、ダイナミックレンジ拡大処理を固体撮像素子１０の外部で実施しているが、これを固体撮像素子１０内で行っても良い。
【００８７】
また、以上の説明では、不揮発性メモリトランジスタＭＴ１，ＭＴ２としてフローティングゲートＦＧ１，ＦＧ２を有するＭＯＳトランジスタを例にしたが、不揮発性メモリトランジスタＭＴ１，ＭＴ２にはＭＯＳ構造以外の構造も採用することができる。例えば、フローティングゲートＦＧ１，ＦＧ２を窒化膜にし、コントロールゲートＣＧ１，ＣＧ２を該窒化膜上に直接形成したＭＮＯＳ型のトランジスタ構造や、フローティングゲートＦＧ１，ＦＧ２を窒化膜にしたＭＯＮＯＳ型のトランジスタ構造であっても良い。いずれの場合も、窒化膜が電荷を蓄積する電荷蓄積領域として機能する。
【００８８】
また、以上の説明では、取り扱い電荷（信号として取り出す電荷）が電子の場合を想定しているが、取り扱い電荷が正孔の場合でも考え方は一緒である。取り扱い電荷が正孔の場合には、図面においてＮ型領域とＰ型領域を入れ替え、各部に印加する電圧の極性を逆にすれば良い。
【００８９】
以下、図１に示した固体撮像素子１０の変形例について説明する。
【００９０】
（第一の変形例）
図９は、図１に示した固体撮像素子の画素部の第一の変形例を示した等価回路図である。図９において図２と同じ構成には同一符号を付してある。図９に示した画素部と図２に示した画素部との違いは、列方向に並ぶ画素部からなる列毎に、読み出し回路２０を１つではなく２つ設けた点である。不揮発性メモリトランジスタＭＴ１の出力（ドレイン領域Ｄ１）と、不揮発性メモリトランジスタＭＴ２の出力（ドレイン領域Ｄ２）とには、それぞれ別の列信号線１２ａ，１２ｂが接続され、列信号線１２ａ，１２ｂのそれぞれに、読み出し回路２０が接続された構成となっている。
【００９１】
図９に示した固体撮像素子では、さらに、列毎に、閾値処理部２１と、合成処理部２２とが設けられている。閾値処理部２１は、列信号線１２ｂに接続された読み出し回路２０で読み出された長露光撮像信号に対して、上述した閾値処理を行って、処理後の信号を出力する。合成処理部２２は、閾値処理後の長露光撮像信号と、列信号線１２ａに接続された読み出し回路２０で読み出された短露光撮像信号とを合成してダイナミックレンジを拡大させる処理を行う。合成処理部２２で処理後の信号は水平シフトレジスタ５０を含む出力回路から固体撮像素子外部へと出力される。
【００９２】
以上のように構成された固体撮像素子の撮像動作を説明する。第一の露光期間で発生した電荷がフローティングゲートＦＧ１に蓄積され、第二の露光期間で発生した電荷がフローティングゲートＦＧ２に蓄積されるまでの動作は図７で説明したのと同じである。
【００９３】
第一の露光期間及び第二の露光期間の終了後、列信号線１２ａに接続された読み出し回路２０により短露光撮像信号の読み出しが行われる。まず、読み出し制御部２０ａがトランジスタ２０ｆをオンして、列信号線１２ａをプリチャージする。次に、読み出し制御部２０ａがトランジスタ２０ｅをオンして、列信号線１２ａとセンスアンプ２０ｂとを導通する。この状態で、ランプアップ回路２０ｄが、制御部４０を介して、１ライン目の各画素部１００のコントロールゲートＣＧ１へのランプ波形電圧（Ｖｔｈ読み出し電圧）の印加を開始する。そして、１ライン目の各画素部１００の不揮発性メモリトランジスタＭＴ１のドレイン電位が降下した時点でのランプ波形電圧の値に対応するカウント値が各読み出し回路２０内で保持される。短露光撮像信号の保持後は、ランプ波形電圧の印加が停止され、トランジスタ２０ｆがオフされる。保持された短露光撮像信号は、合成処理部２２に入力される。
【００９４】
次に、列信号線１２ｂに接続された読み出し回路２０により長露光撮像信号の読み出しが行われる。まず、読み出し制御部２０ａがトランジスタ２０ｆをオンして、列信号線１２ｂをプリチャージする。次に、読み出し制御部２０ａがトランジスタ２０ｅをオンして、列信号線１２ｂとセンスアンプ２０ｂとを導通する。この状態で、ランプアップ回路２０ｄが、制御部４０を介して、１ライン目の各画素部１００のコントロールゲートＣＧ２へのランプ波形電圧（Ｖｔｈ読み出し電圧）の印加を開始する。そして、１ライン目の各画素部１００の不揮発性メモリトランジスタＭＴ２のドレイン電位が降下した時点でのランプ波形電圧の値に対応するカウント値が各読み出し回路２０内で保持される。長露光撮像信号の保持後は、ランプ波形電圧の印加が停止され、トランジスタ２０ｆがオフされる。保持された長露光撮像信号は閾値処理された後、上記短露光撮像信号と合成されて、固体撮像素子外部へと出力される。合成信号の出力後は、カウンタがリセットされる。
【００９５】
２ライン目以降の画素部１００についても同様の駆動が行われて全ラインからダイナミックレンジ拡大処理がなされた撮像信号が出力される。
【００９６】
以上のように、図９に示した構成（固体撮像素子内部でダイナミックレンジ拡大処理を行う構成）であっても、複雑な駆動を行うことなく、消費電力を抑えて、高画質化を図ることができる。図２に示した構成は、不揮発性メモリトランジスタＭＴ１と不揮発性メモリトランジスタＭＴ２とで読み出し回路２０を共通化した構成であるため、図９に示した構成よりも回路規模を縮小できる利点がある。
【００９７】
（第二の変形例）
図１０は、図１に示した固体撮像素子の画素部の第二の変形例を示した等価回路図である。この変形例では、図２に示した不揮発性メモリトランジスタＭＴ１を、フローティングゲートＦＧ１への電荷の書き込み用の書き込みトランジスタＷＴ１と、フローティングゲートＦＧ１に蓄積された電荷に応じた不揮発性メモリトランジスタＭＴ１の閾値電圧を検出するための読み出しトランジスタＲＴ１との２つで構成し、それぞれでフローティングゲートＦＧ１を共有した特許文献１に記載のような構成となっている。不揮発性メモリトランジスタＭＴ２も同様に、書き込みトランジスタＷＴ２と読み出しトランジスタＲＴ２とで構成され、それぞれのトランジスタでフローティングゲートＦＧ２を共有した構造となっている。
【００９８】
また、図１０では、光電変換部３と書き込みトランジスタＷＴ１，ＷＴ２のソース領域とが接続された構成としている。また、読み出しトランジスタＲＴ１，ＲＴ２のドレイン領域が列信号線１２に共通接続され、列信号線１２に図１（ｂ）に示した読み出し回路２０が接続された構成となっている。書き込みトランジスタＷＴ１のゲート電極（書き込みコントロールゲート）はＷＣＧ１で示し、書き込みトランジスタＷＴ２のゲート電極（書き込みコントロールゲート）はＷＣＧ２で示し、読み出しトランジスタＲＴ１のゲート電極（読み出しコントロールゲート）はＲＣＧ１で示し、読み出しトランジスタＲＴ１のゲート電極（読み出しコントロールゲート）はＲＣＧ２で示してある。書き込みコントロールゲートＷＣＧ１には配線ｗｃｇ１が接続され、書き込みコントロールゲートＷＣＧ２には配線ｗｃｇ２が接続され、読み出しコントロールゲートＲＣＧ１には配線ｒｃｇ１が接続され、読み出しコントロールゲートＲＣＧ２には配線ｒｃｇ２が接続されている。配線ｗｃｇ１，ｗｃｇ２，ｒｃｇ１，ｒｃｇ２は、それぞれ行方向に並ぶ画素部１００のライン毎に設けられ、制御部４０によって電圧を印加できるようになっている。
【００９９】
図１１は、図１０に示した等価回路図の平面レイアウト例を示した図である。図１１では、行方向に隣接する２つの画素部１００を図示している。各ラインは、図１１に示した２つの画素部１００のパターンが、行方向に複数配列されたものとなっている。図１１に示す２つの画素部はリセットトランジスタＲＴのドレイン３２を境に左右対称となっているため、以下では左側の画素部１００についてのみ説明する。
【０１００】
画素部１００のＰウェル層には、光電変換部３が形成され、その左隣には少し離間して読み出しトランジスタＲＴ１のドレイン３４と、読み出しトランジスタＲＴ１，ＲＴ２で共通化されたソース３３と、読み出しトランジスタＲＴ２のドレイン３５とが列方向に並べて形成されている。また、光電変換部３の右隣には少し離間してリセットトランジスタＲＴのドレイン３２が形成されている。
【０１０１】
Ｐウェル層上には図示しない絶縁膜が形成されており、この上にフローティングゲートＦＧ１とフローティングゲートＦＧ２が形成されている。フローティングゲートＦＧ１は、光電変換部３の上辺から左辺に沿ってドレイン３４とソース３３との間の上方まで延びて形成されている。フローティングゲートＦＧ２は、光電変換部３の下辺から左辺に沿ってドレイン３５とソース３３との間の上方まで延びて形成されている。
【０１０２】
フローティングゲートＦＧ１，ＦＧ２の上には絶縁膜が設けられ、この上層に書き込みコントロールゲートＷＣＧ１，ＷＣＧ２、読み出しコントロールゲートＲＣＧ１，ＲＣＧ２、リセットゲートＲＧが形成されている。
【０１０３】
書き込みコントロールゲートＷＣＧ１はフローティングゲートＦＧ１と重なるように形成されている。読み出しコントロールゲートＲＣＧ１は、ドレイン３４とソース３３との間の上方のフローティングゲートＦＧ１と重なるように形成されている。
【０１０４】
書き込みコントロールゲートＷＣＧ２はフローティングゲートＦＧ２と重なるように形成されている。読み出しコントロールゲートＲＣＧ２は、ドレイン３５とソース３３との間の上方のフローティングゲートＦＧ２と重なるように形成されている。
【０１０５】
リセットゲートＲＧは、光電変換部３とドレイン３２との間の上方に形成されている。なお、図１１のレイアウト例では、リセットトランジスタＲＴのドレイン３２が隣接する２つの画素部１００で共通化されており、リセットゲートＲＧは、隣の画素部１００の光電変換部３とドレイン３２との間の上方にも延びて形成されている。
【０１０６】
書き込みコントロールゲートＷＣＧ１，ＷＣＧ２、読み出しコントロールゲートＲＣＧ１，ＲＣＧ２、リセットゲートＲＧの上層には絶縁膜を介して、行方向に延びるグローバル配線（読み出し制御線ｒｃｇ１、書き込み制御線ｗｃｇ１、書き込み制御線ｗｃｇ２、読み出し制御線ｒｃｇ２、及びリセット線ＲＬ）が形成されている。
【０１０７】
読み出し制御線ｒｃｇ１と書き込み制御線ｗｃｇ１は、画素部１００のラインの上側部に行方向に延びて形成されている。書き込み制御線ｗｃｇ２と読み出し制御線ｒｃｇ２とリセット線ＲＬは、画素部１００のラインの下側部に行方向に延びて形成されている。
【０１０８】
読み出しコントロールゲートＲＣＧ１は、読み出し制御線ｒｃｇ１下方まで延びており、ここでコンタクトビア３８を介して読み出し制御線ｒｃｇ１と電気的に接続されている。書き込みコントロールゲートＷＣＧ１は、書き込み制御線ｗｃｇ１下方まで延びており、ここでコンタクトビア３７を介して書き込み制御線ｗｃｇ１と電気的に接続されている。
【０１０９】
読み出しコントロールゲートＲＣＧ２は、読み出し制御線ｒｃｇ２下方まで延びており、ここでコンタクトビア３９を介して読み出し制御線ｒｃｇ２と電気的に接続されている。書き込みコントロールゲートＷＣＧ２は、書き込み制御線ｗｃｇ２下方まで延びており、ここでコンタクトビア３６を介して書き込み制御線ｗｃｇ２と電気的に接続されている。
【０１１０】
リセットゲートＲＧは、リセット線ＲＬ下方まで延びており、ここでコンタクトビアＲＧａを介してリセット線ＲＬと電気的に接続されている。
【０１１１】
読み出し制御線ｒｃｇ１、書き込み制御線ｗｃｇ１、書き込み制御線ｗｃｇ２、読み出し制御線ｒｃｇ２、及びリセット線ＲＬ上には絶縁膜が形成され、この上層に、列方向に延びるグローバル配線（列信号線１２、ソース線ＳＬ、リセットドレイン線Ｖｃｃ）が形成されている。
【０１１２】
列信号線１２とソース線ＳＬは画素部１００の列毎に設けられ、リセットドレイン線Ｖｃｃは２列に１つ設けられている。
【０１１３】
列信号線１２は、ドレイン３４の上方まで延びており、ここでコンタクトビア３４ａを介してドレイン３４と電気的に接続されている。列信号線１２は、ドレイン３５の上方にも延びており、ここでコンタクトビア３５ａを介してドレイン３５と電気的に接続されている。
【０１１４】
ソース線ＳＬは、ソース３３の上方まで延びており、ここでコンタクトビア３３ａを介してソース３３と電気的に接続されている。
【０１１５】
リセットドレイン線Ｖｃｃは、ドレイン３２の上方を通過するように形成されており、ドレイン３２の上方でコンタクトビア３２ａを介してドレイン３２と電気的に接続されている。
【０１１６】
なお、図１１のレイアウト例では、書き込みトランジスタＷＴ１，ＷＴ２のドレインを省略し、書き込みトランジスタＷＴ１，ＷＴ２を、それぞれ、ソース（ドレインと兼用）が光電変換部３に接続された２端子構成のＭＯＳトランジスタとしている。２端子デバイスとしては、抵抗、コイル、コンデンサ、ダイオード等があり、スイッチングや信号増幅のようなアクティブ（能動）デバイスでは存在しない。
【０１１７】
一般的な固体撮像素子における画素選択、リセット、信号記録、及び読み出し等を行うためのアクティブデバイスであるトランジスタは２端子では機能しないことは常識として理解され、だれも試みることすらしていない。
【０１１８】
図１１の固体撮像素子の構造は、書き込みトランジスタＷＴ１と読み出しトランジスタＲＴ１とでフローティングゲートＦＧ１を共有した構造をとっているため、書き込みトランジスタＷＴ１は専ら書き込み（フローティングゲートＦＧ１への電荷注入及び記録）という単一動作及び一方向のみの電荷移動しか求められておらず、信号読み出し時には、上記共有ＦＧ構造によって、隣接する読み出しトランジスタＲＴ１側においても信号の読み出しを行えるので、書き込みトランジスタＷＴ１が２端子構造であっても動作上は何ら問題がないことが分かった。これは、書き込みトランジスタＷＴ２についても同様である。
【０１１９】
図１１に示した固体撮像素子では、画素部１００内に複数の読み出し部を形成する必要があるため、設計自由度は低下してしまう。そこで、書き込みトランジスタＷＴ１，ＷＴ２を、光電変換部１１に接続されたソースと書き込みコントロールゲートとの２端子構造とすることで、構成の簡略化を図ることが有効となる。これに加えて、図１１の例では、読み出しトランジスタＲＴ１と読み出しトランジスタＲＴ２のソースも共通化し、更に、隣接する２つの画素部１００のリセットトランジスタＲＴも共通化している。このため、画素部１００のサイズやチップサイズを小さくすることができ、多画素化や小型化等が実現可能となる。
【０１２０】
図１０に示した固体撮像素子の撮像動作は、図２に示したものと同様である。具体的には、光電変換部３をリセットした後に、第一の露光期間中に光電変換部３で発生した電荷をフローティングゲートＦＧ１に蓄積し、第二の露光期間中に光電変換部３で発生した電荷をフローティングゲートＦＧ２に蓄積する。次いで、読み出し回路２０が、不揮発性メモリトランジスタＭＴ１の閾値電圧の変化分を信号として読み出し、その後、不揮発性メモリトランジスタＭＴ２の閾値電圧の変化分を信号として読み出す。
【０１２１】
このように、図１０に示した共有ＦＧ構造であっても、画素部の構成や駆動を複雑にすることなく、消費電力を抑えて、高画質化を図ることができる。なお、図１１に示した構成においても、不揮発性メモリトランジスタＭＴ１のフローティングゲートＦＧ１及びチャネル領域と不揮発性メモリトランジスタＭＴ２のフローティングゲートＦＧ２及びチャネル領域を遮光膜によって遮光し、光電変換部３を、不揮発性メモリトランジスタＭＴ１のチャネル領域と不揮発性メモリトランジスタＭＴ２のチャネル領域の下まで延在させた構成とすることで、電荷注入効率を向上させることができる。
【０１２２】
（第三の変形例）
図１２は、図１に示す固体撮像素子の画素部の第三の変形例を示した等価回路図である。図２では、画素部１００内の光電変換部３に対して不揮発性メモリトランジスタＭＴ１と不揮発性メモリトランジスタＭＴ２の２つのトランジスタをそれぞれ電荷蓄積部として設ける構成としたが、図１２に示した画素部では、電荷蓄積部として、不揮発性メモリトランジスタの代わりに、ＰＮ接合容量電荷蓄積部である浮遊拡散容量を設けた構成としている。
【０１２３】
図１２に示す画素部の第一の電荷蓄積部は、スイッチトランジスタＳＴ１と、この電荷蓄積部の電荷蓄積領域として機能する浮遊拡散容量Ｃ１と、リセットトランジスタＲＥＴ１と、ソースフォロワアンプＳＦＡ１とを備える。
【０１２４】
スイッチトランジスタＳＴ１は、光電変換部３内の電荷の浮遊拡散容量Ｃ１への転送制御を行う。ソースフォロワアンプＳＦＡ１は、浮遊拡散容量Ｃ１に蓄積された電荷量に応じた信号を出力する。リセットトランジスタＲＥＴ１は、浮遊拡散容量Ｃ１の電位を電源電圧Ｖｃｃにリセットするためのものである。
【０１２５】
図１２に示す画素部の第二の電荷蓄積部は、スイッチトランジスタＳＴ２と、この電荷蓄積部の電荷蓄積領域として機能する浮遊拡散容量Ｃ２と、リセットトランジスタＲＥＴ２と、ソースフォロワアンプＳＦＡ２とを備える。
【０１２６】
スイッチトランジスタＳＴ２は、光電変換部３内の電荷の浮遊拡散容量Ｃ２への転送制御を行う。ソースフォロワアンプＳＦＡ２は、浮遊拡散容量Ｃ２に蓄積された電荷量に応じた信号を出力する。リセットトランジスタＲＥＴ２は、浮遊拡散容量Ｃ２の電位を電源電圧Ｖｃｃにリセットするためのものである。
【０１２７】
図１２に示す画素部を有する固体撮像素子では、ソースフォロワアンプＳＦＡ１とソースフォロワアンプＳＦＡ２が、それぞれ、光電変換部３で発生した電荷に応じた信号を画素部毎に増幅して読み出すため、図１に示した読み出し回路２０とは異なる読み出し回路、例えば公知のＣＭＯＳイメージセンサで採用されている相関二重サンプリング回路及びＡＤ変換回路等を設ければ良い。
【０１２８】
以下、図１２に示した画素部を有する固体撮像素子の動作を説明する。撮影指示に応じて、まず、全ての画素部のスイッチトランジスタＳＴ１，ＳＴ２とリセットトランジスタＲＥＴ１，ＲＥＴ２をそれぞれオンする。これにより、光電変換部３にある不要電荷は浮遊拡散容量Ｃ１，Ｃ２に転送され、ここからリセットトランジスタＲＥＴ１，ＲＥＴ２のドレインへと排出される。次に、全ての画素部のスイッチトランジスタＳＴ１，ＳＴ２とリセットトランジスタＲＥＴ１，ＲＥＴ２をそれぞれオフする。これにより、第一の露光期間が開始される。第一の露光期間が終了すると、全ての画素部のスイッチトランジスタＳＴ１をオンして、光電変換部３で発生した電荷を浮遊拡散容量Ｃ１に転送し、スイッチトランジスタＳＴ１をオフにする。これにより、第二の露光期間が開始される。第二の露光期間が終了すると、全ての画素部のスイッチトランジスタＳＴ２をオンして、光電変換部３で発生した電荷を浮遊拡散容量Ｃ２に転送し、スイッチトランジスタＳＴ２をオフにする。
【０１２９】
第一の露光期間中に光電変換部３で発生した電荷と、第二の露光期間中に光電変換部３で発生した電荷とを蓄積した後は、浮遊拡散容量Ｃ１に蓄積された電荷量に応じた撮像信号をソースフォロワアンプＳＦＡ１によって外部に読み出す駆動を全ラインに対して行って撮像信号を読み出す。次に、浮遊拡散容量Ｃ２に蓄積された電荷量に応じた撮像信号をソースフォロワアンプＳＦＡ２によって外部に読み出す駆動を全ラインに対して行って撮像信号を読み出す。固体撮像素子を搭載する撮像装置内部のデジタル信号処理部では、固体撮像素子から出力された２つの撮像信号を合成してダイナミックレンジを拡大させる。
【０１３０】
以上のような構成であっても、駆動を複雑にすることなく、消費電力を抑えて、高画質化を図ることができる。
【０１３１】
以上のように、本明細書には次の事項が開示されている。
【０１３２】
開示された固体撮像素子は、画素部を複数有する固体撮像素子であって、前記画素部は、光電変換部と、前記光電変換部で発生した電荷を蓄積可能な第一の電荷蓄積部及び第二の電荷蓄積部とを有し、前記光電変換部をリセットした後、第一の露光期間中に前記光電変換部で発生した電荷を前記第一の電荷蓄積部に蓄積し、前記第一の露光期間終了後に開始され且つ前記第一の露光期間と長さの異なる第二の露光期間中に前記光電変換部で発生した電荷を前記第二の電荷蓄積部に蓄積する書き込み手段と、前記書き込み手段によって前記第一の電荷蓄積部及び前記第二の電荷蓄積部に電荷を蓄積した後に、前記第一の電荷蓄積部に蓄積された電荷に応じた第一の撮像信号と、前記第二の電荷蓄積部に蓄積された電荷に応じた第二の撮像信号とを読み出す信号読み出し手段とを備える。
【０１３３】
この構成により、露光期間の異なる２つの撮像信号を得ることができるため、これらを合成することでダイナミックレンジを拡大することができる。また、２つの露光期間の時間差を無くすことが可能なため、動く被写体であっても問題なくダイナミックレンジを拡大することができるようになる。
【０１３４】
開示された固体撮像素子は、前記第一の電荷蓄積部が、前記光電変換部が形成される半導体基板上方に形成された第一の電荷蓄積領域を含む第一のトランジスタであり、前記第二の電荷蓄積部が、前記光電変換部が形成される半導体基板上方に形成された第二の電荷蓄積領域を含む第二のトランジスタであり、前記第一の電荷蓄積領域及び前記第二の電荷蓄積領域の各々が、前記書き込み手段によって前記電荷が蓄積される領域である。
【０１３５】
開示された固体撮像素子は、前記第一の電荷蓄積領域及び前記第二の電荷蓄積領域の各々がフローティングゲートである。
【０１３６】
この構成により、ノイズを抑えることが可能となる。
【０１３７】
開示された固体撮像素子は、前記光電変換部が、前記第一のトランジスタ及び前記第二のトランジスタが形成される半導体基板内に形成され、前記半導体基板上方に設けられ、前記光電変換部の一部の上方に開口が形成された遮光膜を備え、前記第一のトランジスタの前記電荷蓄積部及びチャネル領域と前記第二のトランジスタの前記電荷蓄積部及びチャネル領域は前記遮光膜によって覆われており、前記光電変換部が、前記第一のトランジスタのチャネル領域と前記第二のトランジスタのチャネル領域の下まで延在している。
【０１３８】
この構成により、第一のトランジスタと第二のトランジスタのチャネル領域の下に光電変換部が存在することになるため、遮光膜開口から入った光に応じて光電変換部で発生した電荷を、光電変換部のチャネル領域との重なり部分から該チャネル領域を介して電荷蓄積部へと効率的に注入することができる。
【０１３９】
開示された固体撮像素子は、前記第一のトランジスタのチャネル長及びチャネル幅と前記第二のトランジスタのチャネル長及びチャネル幅とが同一となっている。
【０１４０】
この構成により、高画質化を図ることができる。
【０１４１】
開示された固体撮像素子は、前記書き込み手段が、前記第一の露光期間中に前記光電変換部で発生した電荷と、前記第二の露光期間中に前記光電変換部で発生した電荷のそれぞれの蓄積先を、前記第一の電荷蓄積部と前記第二の電荷蓄積部とで一定期間毎に交互に切り替える。
【０１４２】
この構成により、素子の長寿命化が期待できる。
【０１４３】
開示された撮像装置は前記固体撮像素子を備える。
【０１４４】
開示された撮像装置は、前記撮像装置であって、前記第一の撮像信号と前記第二の撮像信号とを合成してダイナミックレンジ拡大処理を行う信号処理手段を備える。
【０１４５】
開示された撮像装置は、被写体を照明するための発光手段を備え、前記第一の露光期間が前記第二の露光期間よりも長くなっており、光を発光する設定がなされているとき、前記発光手段は前記第二の露光期間中に光を発光する。
【０１４６】
開示された撮像方法は、画素部を複数有する固体撮像素子を用いた撮像方法であって、前記画素部は、光電変換部と、前記光電変換部で発生した電荷を蓄積可能な第一の電荷蓄積部と第二の電荷蓄積部とを有し、前記光電変換部をリセットした後、第一の露光期間中に前記光電変換部で発生した電荷を前記第一の電荷蓄積部に蓄積し、前記第一の露光期間終了後に開始され且つ前記第一の露光期間と長さの異なる第二の露光期間中に前記光電変換部で発生した電荷を前記第二の電荷蓄積部に蓄積する書き込みステップと、前記書き込み手段によって前記第一の電荷蓄積部及び前記第二の電荷蓄積部に電荷を蓄積した後に、前記第一の電荷蓄積部に蓄積された電荷に応じた第一の撮像信号と、前記第二の電荷蓄積部に蓄積された電荷に応じた第二の撮像信号とを読み出す信号読み出しステップとを備える。
【０１４７】
開示された撮像方法は、前記第一の電荷蓄積部が、前記光電変換部が形成される半導体基板上方に形成された第一の電荷蓄積領域を含む第一のトランジスタであり、前記第二の電荷蓄積部が、前記光電変換部が形成される半導体基板上方に形成された第二の電荷蓄積領域を含む第二のトランジスタであり、前記第一の電荷蓄積領域及び前記第二の電荷蓄積領域の各々が、前記書き込み手段によって前記電荷が蓄積される領域である。
【０１４８】
開示された撮像方法は、前記第一の電荷蓄積領域及び前記第二の電荷蓄積領域の各々がフローティングゲートである。
【０１４９】
開示された撮像方法は、前記書き込みステップでは、前記第一の露光期間中に前記光電変換部で発生した電荷と、前記第二の露光期間中に前記光電変換部で発生した電荷のそれぞれの蓄積先を、前記第一の電荷蓄積部と前記第二の電荷蓄積部とで一定期間毎に交互に切り替える。
【０１５０】
開示された撮像方法は、前記第一の撮像信号と前記第二の撮像信号とを合成してダイナミックレンジ拡大処理を行う信号処理ステップを備える。
【０１５１】
開示された撮像方法は、前記第一の露光期間が前記第二の露光期間よりも長くなっており、光を発光する設定がなされているときに前記第二の露光期間中に光を発光する。
【符号の説明】
【０１５２】
３  光電変換部
１０  固体撮像素子
２０  読み出し回路
４０  制御部
１００  画素部
ＲＴ  リセットトランジスタ
ＷＴ１，ＷＴ２  不揮発性メモリトランジスタ
ＦＧ１，ＦＧ２  フローティングゲート
【図１】
2010278654.tif 000003
【図２】
2010278654.tif 000004
【図３】
2010278654.tif 000005
【図４】
2010278654.tif 000006
【図５】
2010278654.tif 000007
【図６】
2010278654.tif 000008
【図７】
2010278654.tif 000009
【図８】
2010278654.tif 000010
【図９】
2010278654.tif 000011
【図１０】
2010278654.tif 000012
【図１１】
2010278654.tif 000013
【図１２】
2010278654.tif 000014