(57)【要約】【課題】所定信号のアイダイアグラムにおけるアイ開口を高精度に最適化すること。【解決手段】信号処理装置は、入力信号の所定帯域を増幅して出力信号を出力するイコライザー手段と、イコライザー手段により増幅された出力信号を、多相クロック方式で、かつ振幅方向へオフセットさせつつサンプリングを行うサンプラー手段と、サンプラー手段によりサンプリングされた出力信号に基づいて、出力信号のアイダイアグラムにおけるアイ開口の面積情報を算出する面積情報算出手段と、面積情報算出手段により算出されたアイ開口の面積情報に基づいて、イコライザー手段の増幅を制御する制御手段と、を備えている。【選択図】図１
2010278720.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の所定帯域を増幅して出力信号を出力するイコライザー手段と、
前記イコライザー手段により前記増幅された出力信号を、多相クロック方式で、かつ振幅方向へオフセットさせつつサンプリングを行うサンプラー手段と、
前記サンプラー手段により前記サンプリングされた出力信号に基づいて、前記出力信号のアイダイアグラムにおけるアイ開口の面積情報を算出する面積情報算出手段と、
前記面積情報算出手段により前記算出されたアイ開口の面積情報に基づいて、前記イコライザー手段の増幅を制御する制御手段と、を備える、ことを特徴とする信号処理装置。
【請求項２】
請求項１記載の信号処理装置であって、
前記制御手段は、前記面積情報算出手段により算出される前記アイ開口の面積が最大となるように、前記イコライザー手段の増幅を段階的に制御する、ことを特徴とする信号処理装置。
【請求項３】
請求項１又は２記載の信号処理装置であって、
前記サンプラー手段は、前記多相クロック方式で、かつ段階的に振幅方向へオフセットさせつつサンプリングを行う複数のフィリップフロップ回路を有しており、
前記面積情報算出手段は、前記複数のフィリップフロップ回路から出力された出力信号に基づいて、排他的論理和を行う複数の排他的論理和回路と、該各排他的論理和回路から出力される演算値の個数を前記オフセットの段階毎に夫々カウントして、前記アイ開口の面積情報となる行列情報を算出するカウンタ回路と、を有する、ことを特徴とする信号処理装置。
【請求項４】
請求項３記載の信号処理装置であって、
前記カウンタ回路は、前記演算値の個数が閾値以上のとき、前記行列情報の対応する要素に第１所定値を設定し、前記演算値の個数が閾値未満のとき、前記行列情報の対応する要素に第２所定値を設定する、ことを特徴とする信号処理装置。
【請求項５】
請求項４記載の信号処理装置であって、
前記カウンタ回路は、前記イコライザー手段による増幅の段階毎に前記行列情報を算出し、
前記制御手段は、前記イコライザー手段による増幅の段階毎の行列情報のうち、前記第２所定値の個数が最大となる段階に前記イコライザー手段の増幅を制御する、ことを特徴とする信号処理装置。
【請求項６】
請求項１乃至５のうちいずれか１項記載の信号処理装置であって、
前記サンプラー手段は、６相クロック方式で、かつ７段階に振幅方向へオフセットさせつつサンプリングを行う、ことを特徴とする信号処理装置。
【請求項７】
入力信号の所定帯域を増幅して出力信号を出力し、
前記増幅された出力信号を、多相クロック方式で、かつ振幅方向へオフセットさせつつサンプリングを行い、
前記サンプリングされた出力信号に基づいて、前記出力信号のアイダイアグラムにおけるアイ開口の面積情報を算出し、
前記算出されたアイ開口の面積情報に基づいて、前記増幅を制御する、ことを特徴とする信号処理方法。
【請求項８】
請求項７記載の信号処理方法であって、
前記増幅された出力信号を、前記多相クロック方式で、かつ段階的に振幅方向へオフセットさせつつサンプリングを行い、
前記サンプリングされた出力信号に基づいて、排他的論理和を行い、その演算値の個数を前記オフセットの段階毎に夫々カウントして、前記アイ開口の面積情報となる行列情報を算出する、ことを特徴とする信号処理方法。
【請求項９】
入力信号の所定帯域を増幅して出力信号を出力する処理と、
前記増幅された出力信号を、多相クロック方式で、かつ振幅方向へオフセットさせつつサンプリングを行う処理と、
前記サンプリングされた出力信号に基づいて、前記出力信号のアイダイアグラムにおけるアイ開口の面積情報を算出する処理と、
前記算出されたアイ開口の面積情報に基づいて、前記増幅を制御する処理と、をコンピュータに実行させることを特徴とする信号処理プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定信号のアイダイアグラムにおけるアイ開口を高精度に最適化することができる信号処理装置、信号処理方法、及び信号処理プログラムに関するものである。
【背景技術】
【０００２】
例えば、高速シリアル信号伝送において、送信側や伝送路の周波数減衰特性が、受信側におけるアイダイアグラムのアイ開口を狭める原因となり得る。したがって、受信側では、上記減衰特性によって閉じたアイ開口をピーキングアンプ等で広げる機能（イコライザー機能）を用いて、データ受信を可能にしている。ここで、上記減衰の減衰量は、送信側トランスミッタの特性や伝送環境（ケーブルの特性等）によって変動する。このため、伝送路の減衰量を検知して、検知した減衰量に応じてイコライザーのピーキング特性を自動調整する、アダプティブイコライザー回路等が必要となる。
【０００３】
一方で、多相クロック方式で、受信側のアイ開口における横方向のジッタ特性を検知して、伝送路の減衰量を検知するアダプティブイコライザー回路が知られている（例えば、非特許文献１参照）。このアダプティブイコライザー回路は、サンプラー回路により６相クロック方式で入力信号をサンプリングし、サンプリングした隣同士のデータに対して排他的論理和を行う。そして、アダプティブイコライザー回路は、排他的論理和の結果である「１」の数をカウンタ回路によりカウントし、カウントした「１」の個数を制御回路により夫々集計することで、横方向のジッタ特性を検出することができる。
【０００４】
例えば、図１３（ａ）に示すようにアイ開口が閉じている場合は、図１３（ｂ）に示すように、上記「１」の集計結果においてそのエッジ幅が広くなる。一方、図１４（ａ）に示すようにアイ開口が開いている場合は、図１４（ｂ）に示すように上記「１」の集計結果においてそのエッジ幅が狭くなる。このように、アダプティブイコライザー回路は、イコライザーの増幅段階毎に上記エッジ幅を検出し、最もエッジ幅が狭くなるイコライザーの増幅段階を選択し、その選択した増幅段階に固定する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００７−５１５１３０号公報
【非特許文献】
【０００６】
【非特許文献１】IEEE JOURNAL OF SOLID−STATE CIRCUIT,VOL．43,NO.6,JUNE2008
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記非特許文献１に示す技術において、アイ開口を一方向（横方向）で検出しているため、例えば、高速な転送速度になると、多相クロック間におけるスキューバラツキが大きくなりその設計が困難となるため、アイ開口を高精度に最適化するのが困難となる可能性がある。また、上記特許文献１に示す技術においても、同様に、アイ開口を一方向（縦方向）で検出しているため、アイ開口を高精度に最適化するのが困難となる可能性がある。
【課題を解決するための手段】
【０００８】
本発明の一態様は、入力信号の所定帯域を増幅して出力信号を出力するイコライザー手段と、前記イコライザー手段により前記増幅された出力信号を、多相クロック方式で、かつ振幅方向へオフセットさせつつサンプリングを行うサンプラー手段と、前記サンプラー手段により前記サンプリングされた出力信号に基づいて、前記出力信号のアイダイアグラムにおけるアイ開口の面積情報を算出する面積情報算出手段と、前記面積情報算出手段により前記算出されたアイ開口の面積情報に基づいて、前記イコライザー手段の増幅を制御する制御手段と、を備える、ことを特徴とする信号処理装置である。
【０００９】
また、本発明の一態様は、入力信号の所定帯域を増幅して出力信号を出力し、前記増幅された出力信号を、多相クロック方式で、かつ振幅方向へオフセットさせつつサンプリングを行い、前記サンプリングされた出力信号に基づいて、前記出力信号のアイダイアグラムにおけるアイ開口の面積情報を算出し、前記算出されたアイ開口の面積情報に基づいて、前記増幅を制御する、ことを特徴とする信号処理方法であってもよい。この一態様によれば、出力信号のアイダイアグラムにおけるアイ開口の面積情報を用いることで、アイ開口を高精度に最適化できる。
【００１０】
さらに、本発明の一態様は、入力信号の所定帯域を増幅して出力信号を出力する処理と、前記増幅された出力信号を、多相クロック方式で、かつ振幅方向へオフセットさせつつサンプリングを行う処理と、前記サンプリングされた出力信号に基づいて、前記出力信号のアイダイアグラムにおけるアイ開口の面積情報を算出する処理と、前記算出されたアイ開口の面積情報に基づいて、前記増幅を制御する処理と、をコンピュータに実行させることを特徴とする信号処理プログラムであってもよい。
【発明の効果】
【００１１】
本発明によれば、所定信号のアイダイアグラムにおけるアイ開口を高精度に最適化できる信号処理装置、信号処理方法、及び信号処理プログラムを提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る信号処理装置の概略的なシステム構成を示すブロック図である。
【図２】（ａ）イコライザー回路から出力される出力信号の一例を示す図である。（ｂ）各フィリップフロップ回路に入力されるクロック信号の一例を示す図である。（ｃ）各フィリップフロップ回路から出力される出力信号の一例を示す図である。（ｄ）各ＥＸ-ＯＲ回路から出力される出力信号の一例を示す図である。
【図３】（ａ）イコライザー回路の出力信号のアイダイアグラムにおけるアイ開口の一例を示す図である。（ｂ）イコライザー回路の出力信号のアイダイアグラムにおけるアイ開口の行列情報の一例を示す図である。
【図４】（ａ）イコライザー回路の出力信号のアイダイアグラムにおけるアイ開口の一例を示す図である。（ｂ）イコライザー回路の出力信号のアイダイアグラムにおけるアイ開口の行列情報の一例を示す図である。
【図５】（ａ）イコライザー回路の増幅が１段階のアイ開口を示す図である。（ｂ）イコライザー回路の増幅が１段階のときのアイ開口の行列情報を示す図である。
【図６】（ａ）イコライザー回路の増幅が２段階のときのアイ開口を示す図である。（ｂ）イコライザー回路の増幅が２段階のときのアイ開口の行列情報を示す図である。
【図７】（ａ）イコライザー回路の増幅が３段階のときのアイ開口を示す図である。（ｂ）イコライザー回路の増幅が３段階のときのアイ開口の行列情報を示す図である。
【図８】（ａ）イコライザー回路の増幅が４段階のときのアイ開口を示す図である。（ｂ）イコライザー回路の増幅が４段階のときのアイ開口の行列情報を示す図である。
【図９】（ａ）イコライザー回路の増幅が５段階のときのアイ開口を示す図である。（ｂ）イコライザー回路の増幅が５段階のときのアイ開口の行列情報を示す図である。
【図１０】（ａ）イコライザー回路の増幅が６段階のときのアイ開口を示す図である。（ｂ）イコライザー回路の増幅が６段階のときのアイ開口の行列情報を示す図である。
【図１１】本発明の一実施形態に係る信号処理装置の処理フローの一例を示すフローチャートである。
【図１２】他の実施形態に係る、イコライザー回路の出力信号のアイダイアグラムにおけるアイ開口の行列情報を示す図である。
【図１３】（ａ）イコライザー回路の出力信号のアイダイアグラムにおけるアイ開口を示す図である。（ｂ）従来のアダプティブイコライザー回路による「１」の集計結果を示す図である。
【図１４】（ａ）イコライザー回路の出力信号のアイダイアグラムにおけるアイ開口を示す図である。（ｂ）従来のアダプティブイコライザー回路による「１」の集計結果を示す図である。
【図１５】（ａ）イコライザー回路の増幅が１段階のアイ開口を示す図である。（ｂ）イコライザー回路の増幅が１段階のときの「１」の集計結果を示す図である。
【図１６】（ａ）イコライザー回路の増幅が２段階のアイ開口を示す図である。（ｂ）イコライザー回路の増幅が２段階のときの、「１」の集計結果を示す図である。
【図１７】（ａ）イコライザー回路の増幅が３段階のアイ開口を示す図である。（ｂ）イコライザー回路の増幅が３段階のときの、「１」の集計結果を示す図である。
【図１８】（ａ）イコライザー回路の増幅が４段階のアイ開口を示す図である。（ｂ）イコライザー回路の増幅が４段階のときの、「１」の集計結果を示す図である。
【図１９】（ａ）イコライザー回路の増幅が５段階のアイ開口を示す図である。（ｂ）イコライザー回路の増幅が５段階のときの、「１」の集計結果を示す図である。
【図２０】（ａ）イコライザー回路の増幅が６段階のアイ開口を示す図である。（ｂ）イコライザー回路の増幅が６段階のときの、「１」の集計結果を示す図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の実施形態について説明する。図１は、本発明の一実施形態に係る信号処理装置の概略的なシステム構成を示すブロック図である。本実施形態に係る信号処理装置１０は、イコライザー回路１と、サンプラー回路２と、オフセット生成回路３と、面積情報算出回路４と、制御回路５と、を備えている。
【００１４】
イコライザー回路１は、例えば、高速シリアル信号等の入力信号の所定帯域を、ピーキングアンプ等を用いて増幅し、この増幅した出力信号（所定信号）を出力する。イコライザー回路１は、入力信号を１〜６段階で増幅した、出力信号（例えば、図２（ａ）のＤｎ及びＤｐ）を出力する。なお、イコライザー回路１の増幅の段階数は、１〜６段階となっているが、これに限らず、任意の段階数でよい。また、イコライザー回路１の増幅の段階数は、例えば、入力信号の転送速度（３．４Ｇｐｓ程度以上）、アイ開口の検出精度（６０ｐｓ程度以下）、コスト等を考慮して最適に設定されている。
【００１５】
イコライザー回路１には制御回路５が接続されており、イコライザー回路１は、制御回路５からの制御信号（イコライザー設定値）に応じて、入力信号を複数の段階に増幅することができる。また、イコライザー回路１の出力側には、サンプラー回路２が接続されている。
【００１６】
サンプラー回路２は、イコライザー回路１から出力された出力信号を、多相クロック方式で、かつ段階的に振幅方向へオフセットさせてサンプリングを行う。サンプラー回路２は、例えば、６相クロック方式（０°、６０°、１２０°、１８０°、２４０°、３００°）で、イコライザー回路１からの出力信号のサンプリングを行う。また、サンプラー回路２は、オフセット生成回路３から出力されるオフセット信号（オフセット値）に応じて、イコライザー回路１からの出力信号を、段階的（例えば、７段階）に振幅方向（電圧方向）へオフセットさせて、サンプリングを行う。
【００１７】
なお、サンプラー回路２は、６相クロック方式となっているが、これに限らず、任意の相数のクロック方式でもよい。また、サンプラー回路２は、出力信号を７段階でオフセットさせているが、これに限らず、任意の段階数でオフセットさせてもよい。また、クロックの相数、及びオフセットの段階数は、例えば、入力信号の転送速度、アイ開口の検出精度、コスト等を考慮して、最適に設定されている。
【００１８】
サンプラー回路２内には、６つのフィリップフロップ回路２１が並列に設けられている。各フィリップフロップ回路２１は、６相クロック方式、すなわち、６０°毎の位相差を有するクロック信号（例えば、図２（ｂ）のＣ１〜Ｃ７）に同期して、イコライザー回路１からの出力信号のサンプリングを行う。なお、サンプラー回路２内には、６つのフィリップフロップ回路２１が設けられているが、これに限らず、設けられるフィリップフロップ回路２１の数は任意でよい。サンプラー回路２は、面積情報算出回路４に接続されている。
【００１９】
オフセット生成回路３は、制御回路５及びサンプラー回路２に接続されており、制御回路５からの制御信号に応じて、オフセット信号をサンプラー回路２に対して出力する。
【００２０】
面積情報算出回路４は、サンプラー回路２の各フィリップフロップ回路２１から出力された出力信号（「０」又は「１」）に基づいて、イコライザー回路１の出力信号のアイダイアグラムにおけるアイ開口の面積情報を算出する。
【００２１】
面積情報算出回路４は、サンプラー回路２内の各フィリップフロップ回路２１に夫々接続された６つの排他的論理和回路（ＥＸ-ＯＲ回路）４１と、各ＥＸ-ＯＲ回路４１が接続されたカウンタ回路４２と、を有している。なお、面積情報算出回路４は、６つのＥＸ-ＯＲ回路４１を有する構成であるが、これに限らず、構成されるＥＸ-ＯＲ回路４１の数は任意でよい。
【００２２】
各ＥＸ-ＯＲ回路４１は、隣合うフィリップフロップ回路２１から出力される２つの出力信号（例えば、図２（ｃ）のＳ１〜Ｓ７）を用いて、排他的論理和を行う。そして、各ＥＸ-ＯＲ回路４１は、その排他的論理和の演算値「０」又は「１」（例えば、図２（ｄ）のＥ１〜Ｅ６）を、カウンタ回路４２に対して出力する。
【００２３】
カウンタ回路４２は、各ＥＸ-ＯＲ回路４１から出力される演算値「１」の個数を、６つのＥＸ-ＯＲ回路４１の夫々に関して、カウントする。また、カウンタ回路４２は、７段階（オフセット値＝−３、−２、−１、０、１、２、３）のオフセット毎に、各ＥＸ-ＯＲ回路４１から出力される演算値「１」の個数を夫々カウントし、７×６行列の情報（以下、行列情報と称す）を算出する。
【００２４】
また、カウンタ回路４２は、各ＥＸ-ＯＲ回路４１から夫々出力される、所定のクロック数（例えば、４０９８個）分の演算値「１」の個数をカウントする。そして、カウンタ回路４２は、その演算値「１」の個数が閾値Ｓ（例えば、３２）以上となるとき、データ遷移のエッジであると認識し、上記行列情報の対応する要素に「１」（第１所定値）を設定する。一方、カウンタ回路４２は、その演算値「１」の個数が閾値Ｓ未満となるとき、データ遷移は無いと認識し、上記行列情報の対応する要素に「０」（第２所定値）を設定する。なお、カウンタ回路４２は、その演算値「１」の個数が閾値Ｓ以上となるとき、上記行列の要素に「０」を設定し、その演算値「１」の個数が閾値Ｓ未満となるとき、上記行列の要素に「１」を設定してもよい。
【００２５】
例えば、図３（ａ）に示すように、イコライザー回路１の出力信号のアイダイアグラムにおけるアイ開口が閉じており、アイ開口の面積（以下、アイ開口面積と称す）が小さい場合、カウンタ回路４２は、上述のような演算を行い、図３（ｂ）に示すような行列情報を算出する。一方で、図４（ａ）に示すように、イコライザー回路１の出力信号のアイダイアグラムにおけるアイ開口が開いており、アイ開口面積が大きい場合、カウンタ回路４２は、上述のような演算を行い、図４（ｂ）に示すような行列情報を算出する。
【００２６】
このとき、図４（ｂ）に示すように、行列情報において、「０」の個数が多いほど、すなわち「０」部分の面積が大きいほど、イコライザー回路１の出力信号のアイダイアグラムにおけるアイ開口面積が大きくなる。一方で、図３（ｂ）に示すように、行列情報において、「０」の個数が少ないほど、すなわち、「０」部分の面積が小さいほど、イコライザー回路１の出力信号のアイダイアグラムにおけるアイ開口面積が小さくなる。
【００２７】
このように、カウンタ回路４２により算出される行列情報の「０」の個数は、イコライザー回路１の出力信号のアイダイアグラムにおけるアイ開口面積に実質的に比例しており、そのアイ開口の面積情報を示している。面積情報算出回路４は、算出した行列情報を制御回路５に対して出力する。
【００２８】
制御回路５は、面積情報算出回路４から出力された行列情報、すなわち、アイ開口の面積情報に基づいて、イコライザー回路１の増幅を段階的に制御する。
【００２９】
例えば、制御回路５は、面積情報算出回路４から出力された行列情報の「０」の個数に基づいて、イコライザー回路１の出力信号のアイダイアグラムにおけるアイ開口面積が最大となるように、イコライザー回路１の増幅を段階的に制御する。まず、制御回路５は、イコライザー回路１の増幅を、１段階〜６段階（イコライザー設定値＝１〜６）に変化させる。このとき、面積情報算出回路４は、イコライザー回路１の増幅の各段階において、アイ開口の行列情報を夫々算出し、制御回路５に対して出力する。そして、制御回路５は、イコライザー回路１の１段階〜６段階の増幅における、アイ開口の行列情報の「０」の個数を、相互に比較する。制御回路５は、各アイ開口の行列情報のうち、「０」の個数が最大となり、アイ開口面積が最大となるイコライザー回路１の増幅の段階を選択する。制御回路５は、最終的に、この選択した段階に、イコライザー回路１の増幅を制御し、固定する。
【００３０】
図５（ａ）乃至図１０（ａ）は、イコライザー回路の１段階〜６段階の増幅における、アイ開口の状態の一例を示す図である。また、図５（ｂ）乃至図１０（ｂ）は、イコライザー回路の１段階〜６段階の増幅における、アイ開口の行列情報の一例を示す図である。
【００３１】
この場合、図５（ｂ）乃至図１０（ｂ）に示すように、イコライザー回路１を１〜６段階に増幅させたときの、アイ開口の行列情報の「０」の個数は、夫々、０個、２個、１２個、１６個、１４個、１１個となっている。また、図８（ｂ）に示す、イコライザー回路１を４段階に増幅させたときの、アイ開口の行列情報の「０」の個数は、１６個となっている。したがって、制御回路５は、この４段階の増幅を選択し、この４段階にイコライザー回路１の増幅を制御し、固定する。このように、本実施形態に係る信号処理装置１０において、多相クロック方式で、かつ段階的に振幅方向へオフセットさせて得た「０」及び「１」からなる行列情報を用いて、アイ開口面積を簡易に表現し、そのアイ開口面積が最大となるような、最適な段階にイコライザー回路１の増幅を高精度に制御できる。したがって、アイ開口を高精度に最適化できる。
【００３２】
一方、図１５（ｂ）乃至図２０（ｂ）は、従来のアダプティブイコライザー回路において１段階〜６段階に増幅したときの、「１」の集計結果の一例を示す図である。このアダプティブイコライザー回路において、例えば、６相クロック方式でサンプリングを行った場合に、転送速度が３．４Ｇｐｓ程度で６０ｐｓの分解能でジッタ特性を検出することができる。しかしながら、上記３〜５段階の増幅でアイ開口は、６０ｐｓ以下のジッタ特性を有している。このため、アダプティブイコライザー回路は、最適な４段階（図１８（ａ）及び（ｂ））ではなく、３段階（図１７（ａ）及び（ｂ））もしくは５段階（図１９（ａ）及び（ｂ））を誤選択し、固定する可能性がある。なお、この場合において、アダプティブイコライザー回路は、「１」の個数が最も多い５段階を選択し、固定する可能性が高い。このように、従来のアダプティブイコライザー回路は、アイ開口面積が最大となるような最適な段階に、入力信号の増幅を制御できない虞がある。一方で、本実施形態に係る信号処理装置１０においては、例えば、３．４Ｇｂｐｓ程度か、それ以上の高速な転送速度の場合でも、上述のように、アイ開口面積が最大となるような最適な段階に、イコライザー回路１の増幅を制御することができ、アイ開口を高精度に最適化できる。
【００３３】
図１１は、本実施形態に係る信号処理装置の処理フローの一例を示すフローチャートである。
【００３４】
まず、制御回路５のイコライザー段階ｍに１（ｍ＝１）が初期設定され、オフセット生成回路３のオフセット段階ｎに１（ｎ＝１）が初期設定される（ステップＳ１０１）。
【００３５】
イコライザー回路１は、制御回路５からのイコライザー段階ｍに基づいて、入力信号をｍ段階で増幅した、出力信号を出力する（ステップＳ１０２）。
【００３６】
また、サンプラー回路２の各フィリップフロップ回路２１は、オフセット段階ｎに基づいて、イコライザー回路１から出力された出力信号を、６相クロック方式で、かつｎ段階に振幅方向へオフセットさせつつサンプリングを行い（ステップＳ１０３）、出力信号（「０」又は「１」）を面積情報算出回路４のＥＸ−ＯＲ回路４１に対して出力する。
【００３７】
各ＥＸ-ＯＲ回路４１は、隣合うフィリップフロップ回路２１から出力される２つの出力信号を用いて、排他的論理和を行い（ステップＳ１０４）、その演算値「０」又は「１」をカウンタ回路４２に対して出力する。
【００３８】
カウンタ回路４２は、各ＥＸ-ＯＲ回路４１から出力される演算値「１」の個数を、６つのＥＸ-ＯＲ回路４１の夫々に関してカウントし、レジスタに記憶する。例えば、カウンタ回路４２は、各ＥＸ-ＯＲ回路４１から夫々出力される、所定のクロック数分の演算値「１」の個数をカウントする（ステップＳ１０５）。そして、カウンタ回路４２は、その演算値「１」の個数が閾値Ｓ以上となるとき、そのカウント値に「１」を設定し、その演算値「１」の個数が閾値Ｓ未満となるとき、そのカウント値に「０」を設定し、夫々レジスタに記憶する（ステップＳ１０６）。
【００３９】
オフセット生成回路３は、オフセット段階ｎが７（ｎ＝７）であるか否かを判断する（ステップＳ１０７）。オフセット生成回路３が、オフセット段階ｎが７であると判断したとき（ステップＳ１０７のＹＥＳ）、カウンタ回路４２は、そのイコライザー段階ｍにおける行列情報を算出し（ステップＳ１０８）、制御回路５に対して出力し、下記（ステップＳ１０９）に移行する。一方、オフセット生成回路３は、オフセット段階ｎが７でないと判断したとき（ステップＳ１０７のＮＯ）、オフセット段階ｎをインクリメント（ｎ＝ｎ＋１）し、上記（ステップＳ１０２）に移行する。
【００４０】
制御回路５は、イコライザー段階ｍが６（ｍ＝６）であるか否かを判断する（ステップＳ１０９）。制御回路５は、イコライザー段階ｍが６であると判断したとき（ステップＳ１０９のＹＥＳ）、下記（ステップＳ１１０）に移行する。一方、制御回路５は、イコライザー段階ｍが６でないと判断したとき（ステップＳ１０９のＮＯ）、イコライザー段階ｍをインクリメント（ｍ＝ｍ＋１）し、上記（ステップＳ１０２）に移行する。
【００４１】
制御回路５は、面積情報算出回路４のカウンタ回路４２から出力された各イコライザー段階ｍにおける行列情報のうち、「０」の個数が最大となるイコライザー段階ｍを選択する（ステップＳ１１０）。そして、制御回路５は、最終的に、この選択したイコライザー段階ｍに、イコライザー回路１の増幅を制御し、固定する。
【００４２】
以上、本実施形態に係る信号処理装置１０において、サンプラー回路２は、イコライザー回路１から出力された出力信号を、多相クロック方式で、かつ多段階に振幅方向へオフセットさせてサンプリングを行い、その出力信号（０又は１）を面積情報算出回路４に出力する。面積情報算出回路４は、サンプラー回路２からの出力信号に基づいて、アイ開口の面積情報である行列情報を算出する。そして、制御回路５は、面積情報算出回路４により算出されたアイ開口の行列情報の「０」の個数が最大、すなわち、アイ開口面積が最大となるような段階に、イコライザー回路１の増幅を制御する。これにより、アイ開口面積が最大となるような最適な段階に、イコライザー回路１の増幅を制御できる。すなわち、イコライザー回路１の出力信号のアイダイアグラムにおけるアイ開口を高精度に最適化できる。
【００４３】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【００４４】
例えば、上記実施形態において、制御回路５は、カウンタ回路４２の上記閾値Ｓを制御するようにしてもよい。これにより、アイ開口の検出精度をより向上させることができる。また、カウンタ回路４２は、各ＥＸ-ＯＲ回路４１から出力される演算値「１」の個数のヒストグラムから標準偏差σを算出し、アイ開口にビット誤り率（ＢＥＲ：ビットエラーレート）の勾配を持たせるようにしてもよい。
【００４５】
また、上述の実施形態では、本発明をハードウェアの構成として説明したが、本発明は、これに限定されるものではない。本発明は、任意の処理を、ＣＰＵ（Central Processing Unit）にコンピュータプログラムを実行させることにより実現することも可能である。この場合、コンピュータプログラムは、記録媒体に記録して提供することも可能であり、また、インターネットその他の通信媒体を介して伝送することにより提供することも可能である。また、記憶媒体には、例えば、フレキシブルディスク、ハードディスク、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＤＶＤ、ＲＯＭカートリッジ、バッテリバックアップ付きＲＡＭメモリカートリッジ、フラッシュメモリカートリッジ、不揮発性ＲＡＭカートリッジ等が含まれる。また、通信媒体には、電話回線等の有線通信媒体、マイクロ波回線等の無線通信媒体等が含まれる。
【符号の説明】
【００４６】
１    イコライザー回路
２    サンプラー回路
３    オフセット生成回路
４    面積情報算出回路
５    制御回路
１０    信号処理装置
２１    フィリップフロップ回路
４１    ＥＸ−ＯＲ回路
４２    カウンタ回路
【図１】
2010278720.tif 000003
【図２】
2010278720.tif 000004
【図３】
2010278720.tif 000005
【図４】
2010278720.tif 000006
【図５】
2010278720.tif 000007
【図６】
2010278720.tif 000008
【図７】
2010278720.tif 000009
【図８】
2010278720.tif 000010
【図９】
2010278720.tif 000011
【図１０】
2010278720.tif 000012
【図１１】
2010278720.tif 000013
【図１２】
2010278720.tif 000014
【図１３】
2010278720.tif 000015
【図１４】
2010278720.tif 000016
【図１５】
2010278720.tif 000017
【図１６】
2010278720.tif 000018
【図１７】
2010278720.tif 000019
【図１８】
2010278720.tif 000020
【図１９】
2010278720.tif 000021
【図２０】
2010278720.tif 000022