(57)【要約】【課題】半導体膜が分離された後の分離ボンド基板を、ＳＯＩ基板作製に用いることが可能な再生ボンド基板に再生する際に、分離ボンド基板の研磨工程を削減する方法を提供することを課題の一つとする。【解決手段】ＳＯＩ基板の作製工程と分離ボンド基板の再生処理工程からなるサイクルにおいて、エッジロールオフなどで基板周辺部の厚さが中央部より薄いボンド基板を用いてＳＯＩ基板を作製し、再生処理工程において低い研磨レートのＣＭＰ法による研磨で分離ボンド基板を、基板周辺部に凸部が形成された再生ボンド基板に再生する。凸部の高さは基板の中央部より低いので、再生ボンド基板を再びボンド基板として使用することができる。【選択図】図４
2010087428.tif 000002
【特許請求の範囲】
【請求項１】
中央部より周辺部の厚さが薄いボンド基板上に絶縁膜を形成し、
前記ボンド基板の表面からイオンを照射することによって脆化層を形成し、
前記ボンド基板を、前記絶縁膜を介してベース基板と貼り合わせ、
前記脆化層において前記ボンド基板を、前記ベース基板上に前記絶縁膜を介して貼り合わせられた半導体膜と、分離ボンド基板とに分離するＳＯＩ基板作製工程と、
前記分離ボンド基板に第１の研磨を行い、
凸部が周辺部に形成された第１の再生ボンド基板を作製し、
前記第１の再生ボンド基板の形状は、中央部に平行且つ前記凸部より下に位置する基準面から前記凸部先端までの距離Ｄ１と、前記基準面から前記中央部までの距離Ｄ２が、Ｄ１≦Ｄ２の関係を満たす第１の再生処理工程と、
を含むことを特徴とするＳＯＩ基板の作製方法。
【請求項２】
請求項１において、
前記分離ボンド基板に第１の研磨を行う前に、前記分離ボンド基板にフッ酸を含むエッチャントでウェットエッチングを行うことを特徴とするＳＯＩ基板の作製方法。
【請求項３】
中央部より周辺部の厚さが薄いボンド基板上に絶縁膜を形成し、
前記ボンド基板の表面からイオンを照射することによって脆化層を形成し、
前記ボンド基板を、前記絶縁膜を介してベース基板と貼り合わせ、
前記脆化層において前記ボンド基板を、前記ベース基板上に前記絶縁膜を介して貼り合わせられた半導体膜と、分離ボンド基板とに分離するＳＯＩ基板作製工程と、
前記分離ボンド基板に第１の研磨を行い、
凸部が周辺部に形成された第１の再生ボンド基板を作製し、
前記第１の再生ボンド基板の形状は、中央部に平行且つ前記凸部より下に位置する基準面から前記凸部先端までの距離Ｄ１と、前記基準面から前記中央部までの距離Ｄ２が、Ｄ１≦Ｄ２の関係を満たす第１の再生処理工程と、
を含み、
前記第１の再生ボンド基板を前記ボンド基板として用いて、前記ＳＯＩ基板作製工程と前記第１の再生処理工程を繰り返すＳＯＩ基板の作製方法であって、
前記ＳＯＩ基板作製工程と前記第１の再生処理工程を複数回繰り返すごとに、前記第１の再生処理工程の代わりに、
前記分離ボンド基板にフッ酸を含むエッチャントでウェットエッチングを行い、
前記分離ボンド基板に、前記第１の研磨より研磨レートが高い第２の研磨を行い、
中央部より周辺部の厚さが薄い第２の再生ボンド基板を作製する第２の再生処理工程を行うことを特徴とするＳＯＩ基板の作製方法。
【請求項４】
請求項３において、
前記第２の研磨の後で、前記第１の研磨を行うことを特徴とするＳＯＩ基板の作製方法。
【請求項５】
請求項３又は請求項４において、
前記第２の研磨の研磨代を５μｍ乃至２０μｍとすることを特徴とするＳＯＩ基板の作製方法。
【請求項６】
請求項３乃至請求項５のいずれか一項において、
前記ＳＯＩ基板作製工程と前記第１の再生処理工程を１０回乃至３０回繰り返すごとに、前記第１の再生処理工程の代わりに、前記第２の再生処理工程を行うことを特徴とするＳＯＩ基板の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記第１の研磨の研磨代を５００ｎｍ乃至１０００ｎｍとすることを特徴とするＳＯＩ基板の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記研磨として、化学機械研磨法（ＣＭＰ法：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を用いることを特徴とするＳＯＩ基板の作製方法。
【請求項９】
請求項２乃至請求項８のいずれか一項において、
前記フッ酸を含むエッチャントは、フッ酸とフッ化アンモニウムと界面活性剤とを含む混合溶液であることを特徴とするＳＯＩ基板の作製方法。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、
前記絶縁膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜若しくは窒化酸化シリコン膜から選ばれた単数の膜又は複数の膜の積層であることを特徴とするＳＯＩ基板の作製方法。
【請求項１１】
請求項１乃至請求項９のいずれか一項において、
前記絶縁膜は、前記酸化シリコン膜であり、有機シランガスを用いた化学気相成長法により形成されたものであることを特徴とするＳＯＩ基板の作製方法。
【請求項１２】
請求項１乃至請求項９のいずれか一項において、
前記絶縁膜は、前記酸化シリコン膜であり、前記ボンド基板を熱酸化して形成されたものであることを特徴とするＳＯＩ基板の作製方法。
【請求項１３】
請求項１乃至請求項１２のいずれか一項において、
前記ベース基板上に接して第２の絶縁膜を形成することを特徴とするＳＯＩ基板の作製方法。
【請求項１４】
請求項１３において、
前記第２の絶縁膜は、窒化シリコン膜又は窒化酸化シリコン膜であることを特徴とするＳＯＩ基板の作製方法。
【請求項１５】
請求項１乃至請求項１４のいずれか一項において、
前記ボンド基板は、単結晶シリコン基板であることを特徴とするＳＯＩ基板の作製方法。
【請求項１６】
請求項１乃至請求項１５のいずれか一項において、
前記ベース基板は、アルミノシリケートガラス、バリウムホウケイ酸ガラス、又はアルミノホウケイ酸ガラスであることを特徴とするＳＯＩ基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板の作製方法に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が設けられたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。絶縁膜上に形成された薄い単結晶シリコン膜の特徴を活かすことで、集積回路中のトランジスタ同士を完全に分離して形成することができる。またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電圧など付加価値の高い半導体集積回路を実現することができる。
【０００３】
ＳＯＩ基板を製造する方法の１つとして、水素イオン注入剥離法が挙げられる。（例えば、特許文献１参照）。水素イオン注入剥離法によるＳＯＩ基板の作製方法は次のようになる。まず、単結晶シリコンウエハ表面に二酸化珪素膜を形成する。次に、単結晶シリコンウエハに水素イオンを注入することによって単結晶シリコンウエハ中の所定の深さに脆化領域を形成する。それから、二酸化珪素膜を介して、水素イオンを注入した単結晶シリコンウエハを別の単結晶シリコンウエハに接合させる。しかる後熱処理を施すことで、該脆化領域が劈開面となり、水素イオンを注入した単結晶シリコンウエハが薄膜状に分離し、接合させた単結晶シリコンウエハ上に単結晶シリコン薄膜を形成することができる。
【０００４】
また、上述の水素イオン注入剥離法でＳＯＩ基板を作製する際には、単結晶シリコン薄膜と分離された剥離シリコンウエハが得られる。剥離シリコンウエハに再生処理を施し、ＳＯＩ基板作製に繰り返し使用することにより、ＳＯＩ基板作製のコストダウンと高効率化を図ることができる。例えば、剥離シリコンウエハの周辺に形成される面取り部を鏡面研磨によって除去することで剥離シリコンウエハを再生する方法が特許文献２に開示されている。
【特許文献１】特開２０００−１２４０９２号公報
【特許文献２】特許第３９４３７８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように、水素イオン注入剥離法を用いてＳＯＩ基板を作製すると、ボンド基板（単結晶半導体基板）をベース基板に貼り合わせた後、ボンド基板を分離することによってガラス基板上に薄膜の半導体膜が形成される。しかし、市販の単結晶シリコンウエハ等のボンド基板には、単結晶シリコンウエハの研磨によって、エッジロールオフ（Ｅｄｇｅ  Ｒｏｌｌ  Ｏｆｆ：Ｅ．Ｒ．Ｏ．）と呼ばれる、中央部より基板の厚さが薄い部分が基板周辺部に存在するので、ボンド基板の周辺部はガラス基板にうまく貼り合わせることができない。
【０００６】
これによって、ベース基板上の薄膜の半導体膜と分離された、分離ボンド基板の周辺部には、本来ベース基板上に貼り合わせられるべき半導体層と絶縁膜が残存した残存部が形成される。また、分離ボンド基板の表面は、半導体膜との分離によって凹凸が形成され、平坦性を欠いている。
【０００７】
ここで、ボンド基板周辺の残存部と表面の凹凸を除去し、平坦化するための方法としては、化学機械研磨法（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ法）が挙げられる。しかし、ＣＭＰ法は基板表面を機械的に研磨する方法のため、分離ボンド基板周辺部に形成された残存部を完全に除去するには、ボンド基板の研磨代が大きくなるという問題がある。つまり、再生処理工程におけるボンド基板の取り代が大きくなり、１枚のボンド基板を再生使用できる回数が減るためにコスト増大につながる。また、研磨工程に用いるＣＭＰ装置では、１回の工程で処理できるボンド基板の枚数が少ないため、処理時間が長くなり、研磨布やスラリー（研磨材）などの消耗品が大量に必要になる。
【０００８】
本発明は上記の問題を鑑み、半導体膜が分離された後の分離ボンド基板を、ＳＯＩ基板作製に用いることが可能な再生ボンド基板に再生する際に、分離ボンド基板の研磨工程を削減する方法を提供することを課題の一つとする。
【課題を解決するための手段】
【０００９】
本発明のＳＯＩ基板の作製方法は、ＳＯＩ基板の作製工程と分離ボンド基板の再生処理工程からなる。エッジロールオフなどで基板周辺部の厚さが中央部より薄いボンド基板を用いてＳＯＩ基板を作製し、再生処理工程において研磨レートが低いＣＭＰ法で分離ボンド基板を、基板周辺部に凸部が形成された再生ボンド基板に再生する。凸部の高さは基板の中央部より低いので、再生ボンド基板を再びボンド基板として使用することができる。
【００１０】
本発明のＳＯＩ基板の作製方法の一は、中央部より周辺部の厚さが薄いボンド基板上に絶縁膜を形成し、ボンド基板の表面からイオンを照射することによって脆化層を形成し、ボンド基板を、絶縁膜を介してベース基板と貼り合わせ、脆化層においてボンド基板を、ベース基板上に絶縁膜を介して貼り合わせられた半導体膜と、分離ボンド基板とに分離するＳＯＩ基板作製工程と、分離ボンド基板に第１の研磨を行い、凸部が周辺部に形成された第１の再生ボンド基板を作製し、第１の再生ボンド基板の形状は、中央部に平行且つ凸部より下に位置する基準面から凸部先端までの距離Ｄ１と、基準面から中央部までの距離Ｄ２が、Ｄ１≦Ｄ２の関係を満たす第１の再生処理工程と、を含むことを特徴とする。
【００１１】
本発明のＳＯＩ基板の作製方法の一は、中央部より周辺部の厚さが薄いボンド基板上に絶縁膜を形成し、ボンド基板の表面からイオンを照射することによって脆化層を形成し、ボンド基板を、絶縁膜を介してベース基板と貼り合わせ、脆化層においてボンド基板を、ベース基板上に絶縁膜を介して貼り合わせられた半導体膜と、分離ボンド基板とに分離するＳＯＩ基板作製工程と、分離ボンド基板に第１の研磨を行い、凸部が周辺部に形成された第１の再生ボンド基板を作製し、第１の再生ボンド基板の形状は、中央部に平行且つ凸部より下に位置する基準面から凸部先端までの距離Ｄ１と、基準面から中央部までの距離Ｄ２が、Ｄ１≦Ｄ２の関係を満たす第１の再生処理工程と、を含み、第１の再生ボンド基板をボンド基板として用いて、ＳＯＩ基板作製工程と第１の再生処理工程を繰り返すＳＯＩ基板の作製方法であって、ＳＯＩ基板作製工程と第１の再生処理工程を複数回繰り返すごとに、第１の再生処理工程の代わりに、分離ボンド基板にフッ酸を含むエッチャントでウェットエッチングを行い、分離ボンド基板に、第１の研磨より研磨レートが高い第２の研磨を行い、中央部より周辺部の厚さが薄い第２の再生ボンド基板を作製する第２の再生処理工程を行うことを特徴とする。
【００１２】
なお、本発明のＳＯＩ基板の作製方法において、分離ボンド基板に第１の研磨を行う前に、分離ボンド基板にフッ酸を含むエッチャントでウェットエッチングを行うことが好ましい。また、第２の研磨の後で、第１の研磨を行うことが好ましい。また、第１の研磨の研磨代を５００ｎｍ乃至１０００ｎｍとすることが好ましい。また、第２の研磨の研磨代を５μｍ乃至２０μｍとすることが好ましい。また、ＳＯＩ基板作製工程と第１の再生処理工程を１０回乃至３０回繰り返すごとに、第１の再生処理工程の代わりに、第２の再生処理工程を行うことが好ましい。また、フッ酸を含むエッチャントは、フッ酸とフッ化アンモニウムと界面活性剤とを含む混合溶液であることが好ましい。また、研磨として、化学機械研磨法（ＣＭＰ法：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を用いることが好ましい。
【００１３】
また、絶縁膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜若しくは窒化酸化シリコン膜から選ばれた単数の膜又は複数の膜の積層であることが好ましい。また、酸化シリコン膜は、有機シランガスを用いた化学気相成長法又はボンド基板の熱酸化により形成されたものであることが好ましい。また、ベース基板上に接して第２の絶縁膜を形成することが好ましく、第２の絶縁膜は、窒化シリコン膜又は窒化酸化シリコン膜であればさらに好ましい。また、ボンド基板は、単結晶シリコン基板であることが好ましい。また、ベース基板は、アルミノシリケートガラス、バリウムホウケイ酸ガラス、又はアルミノホウケイ酸ガラスであることが好ましい。
【００１４】
本明細書において、「単結晶」とは、結晶面、結晶軸が揃っている結晶であり、それを構成している原子又は分子が空間的に規則正しい配列になっているものをいう。もっとも、単結晶は規則正しく配列することによって構成されるものであるが、一部にこの配列の乱れがある格子欠陥を含むもの、意図的又は非意図的に格子歪みを有するものも含まれる。
【００１５】
本明細書において、脆化層とは、半導体基板へイオンビームを照射し、イオンにより結晶欠陥を有するように脆弱化された層である。この脆化層を、熱処理によって亀裂を生じさせるなどにより分割することで、半導体基板より半導体膜を分離することができる。
【００１６】
本明細書において、研磨代とは、半導体基板等の基板を研磨により平坦化を行う際に、研磨により削減される該基板の厚さのことを表す。研磨代が大きい場合には、研磨により削減される基板の厚さが多くなり、研磨代が小さい場合には、研磨により削減される基板の厚さが少なくなる。
【発明の効果】
【００１７】
本発明により、半導体膜が分離された後の分離ボンド基板を、ＳＯＩ基板作製に用いることが可能な再生ボンド基板に再生する際に、分離ボンド基板の研磨工程を削減することができる。よって、ボンド基板の取り代及び研磨工程に伴う消耗品の消費を低減することができる。これにより、ＳＯＩ基板の作製とボンド基板の再生処理のサイクルにおけるコストダウンと高効率化を図ることが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を参照しながら説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本実施の形態の記載内容に限定して解釈されるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その説明は省略する場合がある。
【００１９】
（実施の形態１）
本実施の形態に係るＳＯＩ基板の製造方法及びそれに伴うボンド基板の再生処理方法では、ボンド基板である半導体基板から分離させた半導体膜をベース基板に接合してＳＯＩ基板を製造し、半導体膜が分離された分離ボンド基板に再生処理を施して、ボンド基板として再利用可能な再生ボンド基板を作製する。以下、図１〜図５と図８のＳＯＩ基板作製工程図を参照して、本形態に係るＳＯＩ基板の製造方法及びボンド基板の再生処理方法の一つについて説明する。
【００２０】
最初に、ボンド基板１００に脆化層１０４を形成し、ベース基板１２０との貼り合わせの準備を行う工程について説明する。以下の工程は、図８において工程Ａ（ボンド基板工程）に該当する。
【００２１】
まず図１（Ａ）のような、ボンド基板１００を準備する（図８の工程Ａ−１に対応）。ボンド基板１００としては、市販の半導体基板を用いることができ、例えば、シリコン、ゲルマニウムなどの単結晶半導体基板または多結晶半導体基板を用いることができる。その他に、ガリウムヒ素、インジウムリンなどの化合物半導体で形成された単結晶半導体基板または多結晶半導体基板を、ボンド基板１００として用いることができる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。以下の説明では、ボンド基板１００として、矩形状の単結晶シリコン基板を用いる場合について示す。
【００２２】
ここで、ボンド基板１００の周辺部には、欠けやひび割れを防ぐための面取り部と、さらに基板の内側にエッジロールオフ（Ｅｄｇｅ  Ｒｏｌｌ  Ｏｆｆ：Ｅ．Ｒ．Ｏ．）と呼ばれる中央部より基板の厚さが薄い領域が形成されている。エッジロールオフ領域は、ボンド基板１００を作製する際のＣＭＰ法を用いた仕上げ研磨などによって形成される。ＣＭＰ法では、スラリー（研磨剤）がボンド基板１００と研磨布との間に入り込み、遠心力によってボンド基板１００と研磨布との間から出てくることによって、ボンド基板１００を研磨する。このときスラリーの入り込みが少ないと、ボンド基板１００周辺の研磨が中央部より早く進み、ボンド基板１００の周辺部の面取り部の内側に、基板の厚さが薄いエッジロールオフ（Ｅｄｇｅ  Ｒｏｌｌ  Ｏｆｆ：Ｅ．Ｒ．Ｏ．）領域が形成される。
【００２３】
次に図１（Ｂ）に示すように、ボンド基板１００の表面を洗浄した後、ボンド基板１００上に絶縁膜１０２を形成する（図８の工程Ａ−２に対応）。絶縁膜１０２は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。例えば本実施の形態では、酸化シリコンを絶縁膜１０２として用いる。絶縁膜１０２を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などのシリコンを組成に含む絶縁膜を用いることができる。なお、ボンド基板１００の表面は、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを用いて洗浄しておくのが好ましい。
【００２４】
なお、本明細書において、酸化窒化シリコン膜とは、その組成として、窒素原子よりも酸素原子の数が多く、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素原子より窒素原子の数が多く、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
【００２５】
酸化シリコンを絶縁膜１０２として用いる場合、絶縁膜１０２はシランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することができる。この場合、絶縁膜１０２の表面を酸素プラズマ処理で緻密化しても良い。
【００２６】
また、有機シランガスを用いて化学気相成長法により作製される酸化シリコンを、絶縁膜１０２として用いても良い。有機シランガスとしては、テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【００２７】
また、ボンド基板１００を酸化することで得られる酸化膜で、絶縁膜１０２を形成することもできる。上記酸化膜を形成するための、熱酸化処理には、ドライ酸化を用いても良いが、酸化雰囲気中にハロゲンを含むガスを添加しても良い。ハロゲンを含むガスとしては、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種ガスを用いることができる。なお、図１（Ｂ）では、ボンド基板１００の一方の面にしか絶縁膜１０２が形成されていないが、本実施の形態はこれに限定されない。ボンド基板１００を酸化することで得られる酸化膜によって絶縁膜１０２を形成する場合、ボンド基板１００を覆うように絶縁膜１０２が形成されていても良い。
【００２８】
例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上１１００℃以下の温度で熱処理を行う。例えば９５０℃程度で熱処理を行うとよい。処理時間は０．１〜６時間、好ましくは２．５〜３．５時間とすればよい。形成される酸化膜の膜厚は、１５ｎｍ〜１１００ｎｍ（好ましくは５０ｎｍ〜１５０ｎｍ）、例えば１００ｎｍとすることができる。
【００２９】
このハロゲンを含む雰囲気での熱酸化処理により、酸化膜にハロゲンを含ませることができる。ハロゲン元素を１×１０１７ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度で酸化膜に含ませることにより、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を酸化膜が捕獲するので、後に形成される半導体膜の汚染を防止することができる。また、酸化処理に含まれるハロゲン元素により、ボンド基板１００の表面の欠陥が終端化されるため、酸化膜とボンド基板１００との界面の局在準位密度を低減することができる。
【００３０】
また、絶縁膜１０２に、ＨＣｌ酸化などによって膜中に塩素等のハロゲンを含ませることにより、ボンド基板１００に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。具体的には、絶縁膜１０２を形成した後に行われる熱処理により、ボンド基板１００に含まれる不純物が絶縁膜１０２に析出し、ハロゲン原子（例えば塩素原子）と反応して捕獲されることとなる。それにより絶縁膜１０２中に捕集した当該不純物を固定してボンド基板１００の汚染を防ぐことができる。また、絶縁膜１０２はガラス基板と貼り合わせた場合に、ガラスに含まれるＮａ等の不純物を固定する膜として機能しうる。
【００３１】
ベース基板としてガラス基板のような、アルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含む基板を用いる場合、上記不純物がベース基板からＳＯＩ基板の半導体膜に拡散することを防止できるような膜を、少なくとも１層以上、絶縁膜１０２が有することが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜などがある。このような膜を絶縁膜１０２が有することで、絶縁膜１０２をバリア膜として機能させることができる。
【００３２】
窒化シリコンを絶縁膜１０２として用いる場合、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。また、窒化酸化シリコンを絶縁膜１０２として用いる場合、シランとアンモニアの混合ガス、またはシランと一酸化二窒素の混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。
【００３３】
例えば、絶縁膜１０２を単層構造のバリア膜として形成する場合、厚さ１５ｎｍ以上３００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜で形成することができる。
【００３４】
絶縁膜１０２を、バリア膜として機能する２層構造の膜とする場合は、上層は、バリア機能の高い絶縁膜で構成する。上層の絶縁膜は、例えば厚さ１５ｎｍ〜３００ｎｍの窒化シリコン膜、窒化酸化シリコン膜で形成することができる。これらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、ボンド基板１００と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。上層の絶縁膜の応力を緩和する効果のある絶縁膜として、酸化シリコン膜、酸化窒化シリコン膜およびボンド基板１００を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは５ｎｍ以上２００ｎｍ以下とすることができる。
【００３５】
例えば、絶縁膜１０２をブロッキング膜として機能させるために、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜などの組み合わせで絶縁膜１０２を形成すると良い。
【００３６】
また、絶縁膜１０２をバリア膜として機能する２層構造の膜とする場合に、さらにもう一層上に膜を形成して、絶縁膜を３層構造としても良い。その場合、最上層の絶縁膜はベース基板との接合面となるので、平滑で親水性の高い表面を有するのが好ましい。よって、最上層の絶縁膜には、化学的気相反応により形成される絶縁膜が好ましく、酸化シリコン膜が好ましい。最上層の絶縁膜として、プラズマ励起ＣＶＤ法で酸化シリコン膜を形成する場合には、ソースガスに有機シランガスおよび酸素（Ｏ２）ガスを用いることが好ましい。ソースガスに有機シランを用いることで、プロセス温度が３５０℃以下で、平滑な表面を有する酸化シリコン膜を形成することができる。また、熱ＣＶＤ法で、加熱温度が５００℃以下２００℃以上で形成されるＬＴＯ（低温酸化物、ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｏｘｉｄｅ）で形成することができる。ＬＴＯの形成には、シリコンソースガスにモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）などを用い、酸素ソースガスに一酸化二窒素（Ｎ２Ｏ）などを用いることができる。また、最上層の絶縁膜の厚さは５ｎｍ以上５００ｎｍ以下とすることができ、より好ましくは１０ｎｍ以上２００ｎｍ以下とする。
【００３７】
例えば、最上層の絶縁膜を、ソースガスにＴＥＯＳとＯ２を用いて、酸化シリコン膜で形成する場合、ＴＥＯＳの流量１５ｓｃｃｍ、Ｏ２の流量７５０ｓｃｃｍ、成膜圧力１００Ｐａ、成膜温度３００℃、ＲＦ出力３００Ｗ、電源周波数１３．５６ＭＨｚとすれば良い。
【００３８】
なお、有機シランを用いて形成された酸化シリコン膜、または低温で成膜した窒化酸化シリコン膜などの、比較的低温で成膜された絶縁膜は、表面にＯＨ基を多く有する。ＯＨ基は水分子と水素結合することでシラノール基を形成して、ベース基板と絶縁膜とを低温で接合する。そして、最終的には共有結合であるシロキサン結合が、ベース基板と絶縁膜との間に形成される。よって、上記の有機シランを用いて形成された酸化シリコン膜、または比較的低温で成膜されたＬＴＯなどの絶縁膜は、Ｓｍａｒｔ  Ｃｕｔなどで用いられているＯＨ基が存在しない或いは飛躍的に少ない熱酸化膜よりも、低温での接合に向いていると言える。
【００３９】
次に図１（Ｃ）に示すように、ボンド基板１００に、電界で加速されたイオンでなるイオンビームを、矢印で示すように絶縁膜１０２を介してボンド基板１００に照射し、ボンド基板１００の表面から一定の深さの領域に、微小ボイドを有する脆化層１０４を形成する（図８の工程Ａ−３に対応）。脆化層１０４が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化層１０４が形成される。イオンを添加する深さで、後にボンド基板１００から分離される第１の半導体膜１２４の厚さが決定される。脆化層１０４が形成される深さは、例えばボンド基板１００の表面から５０ｎｍ以上５００ｎｍ以下とすることができ、好ましい深さの範囲は５０ｎｍ以上２００ｎｍ以下、例えば１００ｎｍ程度とすると良い。なお、本実施の形態では、イオンの照射を絶縁膜１０２の形成後に行っているが、これに限られず、絶縁膜１０２の形成前にイオンの照射を行っても良い。ただし、絶縁膜１０２として、ボンド基板１００の熱酸化膜を用いる場合には、７００℃以上の高温で絶縁膜１０２を成膜するので、イオン照射の前に絶縁膜１０２の形成を行う必要がある。
【００４０】
イオンをボンド基板１００に照射するには、質量分離を伴わないイオンドーピング法で行うことがタクトタイムを短縮するという点で望ましい。
【００４１】
イオンドーピング装置の主要な構成は、被処理体を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオンを生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
【００４２】
ソースガスに水素（Ｈ２）を用いる場合、水素ガスを励起してＨ＋、Ｈ２＋、Ｈ３＋を生成することができる。ソースガスから生成されるイオン種の割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることができる。イオンドーピング法でイオン照射を行う場合、イオンビームに、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋が７０％以上含まれるようにすることが好ましく、Ｈ３＋の割合は８０％以上がより好ましい。Ｈ３＋の割合を７０％以上とすることで、イオンビームに含まれるＨ２＋イオンの割合が相対的に小さくなるため、イオンビームに含まれる水素イオンの平均侵入深さのばらつきが小さくなるので、イオンの添加効率が向上し、タクトタイムを短縮することができる。
【００４３】
また、Ｈ３＋はＨ＋、Ｈ２＋に比べて質量が大きい。そのため、イオンビームにおいて、Ｈ３＋の割合が多い場合と、Ｈ＋、Ｈ２＋の割合が多い場合とでは、ドーピングの際の加速電圧が同じであっても、前者の場合の方が、ボンド基板１００の浅い領域に水素を添加することができる。また前者の場合、ボンド基板１００に照射される水素の、厚さ方向における濃度分布が急峻となるため、脆化層１０４の厚さ自体も薄くすることができる。
【００４４】
水素ガスを用いて、イオンドーピング法でイオン照射を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることが好ましい。そのようにイオン照射を行うことによって、イオンビームに含まれるイオン種及びその割合、絶縁膜１０２の膜厚にもよるが、脆化層１０４をボンド基板１００の深さ５０ｎｍ以上５００ｎｍ以下、好ましくは、５０ｎｍ以上２００ｎｍ以下、例えば１００ｎｍ程度の領域に形成することができる。
【００４５】
次に、絶縁膜１０２が形成されたボンド基板１００を洗浄する。この洗浄工程は、純水による超音波洗浄や純水と窒素による２流体ジェット洗浄で行うことができる。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。超音波洗浄や２流体ジェット洗浄の後、ボンド基板１００をオゾン水で洗浄してもよい。オゾン水で洗浄することで、有機物の除去と、絶縁膜１０２表面の親水性を向上させる表面の活性化処理を行うことができる。
【００４６】
絶縁膜１０２の表面の活性化処理には、オゾン水による洗浄の他原子ビーム若しくはイオンビームの照射処理、プラズマ処理、若しくはラジカル処理で行うことができる（図８の工程Ａ−４に対応）。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。
【００４７】
次に、ベース基板１２０のボンド基板１００との貼り合わせの準備を行う工程について説明する。以下の工程は、図８における工程Ｂ（ベース基板工程）に該当する。
【００４８】
まず、ベース基板１２０を準備する（図８の工程Ｂ−１に対応）。ベース基板１２０としては、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板の他、石英基板、セラミック基板、サファイア基板等を用いることが出来る。また、ベース基板１２０として無アルカリガラス基板を用いると、不純物による半導体装置の汚染を抑えることができる。
【００４９】
また、ベース基板１２０として、液晶パネルの製造用に開発されたマザーガラス基板を用いることが好ましい。マザーガラスとしては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍまたは、７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）などのサイズの基板が知られている。大面積のマザーガラス基板をベース基板１２０として用いてＳＯＩ基板を製造することで、ＳＯＩ基板の大面積化が実現できる。ＳＯＩ基板の大面積化が実現すれば、一度に多数のＩＣ、ＬＳＩ等のチップを製造することができ、１枚の基板から製造されるチップ数が増加するので、生産性を飛躍的に向上させることができる。
【００５０】
ベース基板１２０の表面は、あらかじめ洗浄しておくことが好ましい。具体的には、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて、ベース基板１２０の超音波洗浄（メガヘルツ超音波洗浄）を行う。例えば、塩酸過水を用いて、ベース基板１２０表面を超音波洗浄することが好ましい。また、２流体ジェット洗浄や、オゾン水による洗浄を行ってもよい。このような洗浄処理を行うことによって、ベース基板１２０表面の平坦化や残存する研磨粒子の除去を行うことができる。
【００５１】
また、図１（Ｄ）に示すように、ベース基板１２０上に絶縁膜１２２を形成しておくのが好ましい（図８の工程Ｂ−２に対応）。ベース基板１２０は、その表面に絶縁膜１２２が必ずしも形成されていなくとも良い。しかし、ベース基板１２０の表面に絶縁膜１２２として、バリア膜として機能する窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを形成しておくことで、ベース基板１２０からボンド基板１００に、アルカリ金属やアルカリ土類金属などの不純物が入り込むのを防ぐことができる。膜厚は、１０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の範囲で設けることが好ましい。なお、ベース基板１２０は、その表面に絶縁膜１０６が必ずしも形成されていなくとも良い。
【００５２】
貼り合わせを行う前に、絶縁膜１０６の表面を洗浄する。絶縁膜１０６の表面の洗浄は、塩酸と過酸化水素水を用いた洗浄や、メガヘルツ超音波洗浄や、２流体ジェット洗浄や、オゾン水による洗浄で行うことができる。また、絶縁膜１０２と同様に、絶縁膜１２２の表面に活性化処理を行ってから貼り合わせを行うと良い（図８の工程Ｂ−３に対応）。
【００５３】
次に、ボンド基板１００とベース基板１２０を貼り合わせ、ボンド基板１００をＳＯＩ基板となる、ベース基板１２０に貼り合わせられた第１の半導体膜１２４と、再生処理工程において再生ボンド基板として再生される第１の分離ボンド基板１２１に分離する工程について説明する。以下の工程は、図８における工程Ｃ（貼り合わせ工程）に該当する。
【００５４】
次に図２（Ａ）に示すように、絶縁膜１０２がベース基板１２０側を向くように、ボンド基板１００とベース基板１２０を貼り合わせる（図８の工程Ｃ−１に対応）。
【００５５】
貼り合わせは、ボンド基板１００表面の絶縁膜１０２とベース基板１２０表面の絶縁膜１２２とを密着させてから、ベース基板１２０の一箇所に１Ｎ／ｃｍ２〜５００Ｎ／ｃｍ２、好ましくは１Ｎ／ｃｍ２〜２０Ｎ／ｃｍ２程度の圧力を加える。ベース基板１２０の圧力をかけた部分から絶縁膜１０２とベース基板１２０とが接合し始め、自発的に接合が形成され全面におよび、ベース基板１２０とボンド基板１００とが貼り合わされる。
【００５６】
ここで、ボンド基板１００周辺部は、面取り部とエッジロールオフ領域が形成され、基板中央部と比較して厚さが薄くなっている。これにより、基板周辺部においては、ボンド基板１００表面の絶縁膜１０２と、ベース基板１２０表面の絶縁膜１２２が接触しないため、ボンド基板１００とベース基板１２０が貼り合わせられない。
【００５７】
ボンド基板１００の周辺部における、ボンド基板１００とベース基板１２０の接合境界部１１０の拡大図を図３（Ａ）に示す。図３（Ａ）の左側がボンド基板１００の端部側、図３（Ａ）の右側がボンド基板１００の中央部側となっている。ボンド基板１００、絶縁膜１０２及び脆化層１０４はベース基板面に対して傾斜して、ベース基板１２０上の絶縁膜１２２に貼り合わせられている。しかし、エッジロールオフ領域における、ベース基板面に対するボンド基板１００の傾きは緩やかなので、ボンド基板１００とベース基板１２０との接合境界は、エッジロールオフ領域中において形成される。
【００５８】
接合はファン・デル・ワールス力を用いて行われているため、室温でも強固な接合が形成される。ボンド基板１００とベース基板１２０とに圧力を加えることで水素結合により強固な接合を形成することが可能である。なお、上記接合は低温で行うことが可能であるため、上述したようにベース基板１２０は様々なものを用いることが可能である。
【００５９】
ベース基板１２０にボンド基板１００を貼り合わせた後、ベース基板１２０と絶縁膜１０２との接合界面での結合力を増加させるための加熱処理を行うことが好ましい（図８の工程Ｃ−２に対応）。この処理温度は、脆化層１０４に亀裂を発生させない温度とし、２００℃以上４５０℃以下の温度範囲で処理することができる。また、この温度範囲で加熱しながら、ベース基板１２０にボンド基板１００を貼り合わせることで、ベース基板１２０と絶縁膜１０２と間における接合の結合力を強固にすることができる。接合界面での結合力を増加させるための加熱処理は、貼り合わせを行った装置或いは場所で、そのまま連続して行うことが好ましい。また、接合界面での結合力を増加させるための加熱処理からそのまま連続して、脆化層１０４を境としたボンド基板１００を分離する熱処理を行ってもよい。
【００６０】
なお、ボンド基板１００とベース基板１２０とを貼り合わせるときに、接合面にパーティクルなどが付着してしまうと、付着部分は接合されなくなる。接合面へのパーティクルの付着を防ぐために、ボンド基板１００とベース基板１２０との貼り合わせは、気密な処理室内で行うことが好ましい。また、ボンド基板１００とベース基板１２０との貼り合わせるとき、処理室内を５．０×１０−３Ｐａ程度の減圧状態とし、接合処理の雰囲気を清浄にするようにしても良い。
【００６１】
次いで図２（Ｂ）に示すように、加熱処理を行うことで、脆化層１０４において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層１０４においてボンド基板１００が爆発的な反応を伴って分離し、ボンド基板１００は、第１の半導体膜１２４と第１の分離ボンド基板１２１に分離する（図８の工程Ｃ−３に対応）。絶縁膜１０２はベース基板１２０に接合しているので、ベース基板１２０上にはボンド基板１００から分離された第１の半導体膜１２４が固定される。第１の半導体膜１２４をボンド基板１００から分離するための加熱処理の温度は、ベース基板１２０の歪み点を越えない温度とするのが好ましい。なお、第１の半導体膜１２４の表面は、結晶欠陥が多く形成され、平坦性も損なわれている。
【００６２】
この加熱処理には、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。
【００６３】
ＧＲＴＡ装置を用いる場合は、加熱温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすることができる。抵抗加熱装置を用いる場合は、加熱温度２００℃以上６５０℃以下、処理時間２時間以上４時間以内とすることができる。
【００６４】
また、上記加熱処理は、マイクロ波などの高周波による誘電加熱を用いて行っても良い。誘電加熱による加熱処理は、高周波発生装置において生成された周波数３００ＭＨｚ乃至３ＴＨｚの高周波をボンド基板１００に照射することで行うことができる。具体的には、例えば、２．４５ＧＨｚのマイクロ波を９００Ｗ、１４分間照射することで、脆化層において隣接する微小ボイドどうしを結合させ、最終的にボンド基板１００を分離させることができる。
【００６５】
ここで、薄膜の第１の半導体膜１２４が分離された第１の分離ボンド基板１２１の分離面１２９は、結晶欠陥が多く形成され、平坦性も大きく損なわれている。また、ボンド基板１００の周辺部は、面取り部、エッジロールオフ領域などによって、ベース基板１２０と接合されていない。その状態でボンド基板１００から第１の半導体膜１２４を分離させると、ベース基板１２０と接合されていないボンド基板１００の周辺部がボンド基板１００に残存し、第１の分離ボンド基板１２１の周辺部に第１の残存部１２６が形成される。第１の残存部１２６は、第１の分離ボンド基板１２１側から順に残存脆化層１２７、残存半導体層１２５、残存絶縁膜１２３によって構成されている。第１の残存部の幅は、２ｍｍ〜４ｍｍ程度になる。ここで、図２（Ｂ）における第１の分離ボンド基板１２１とベース基板１２０の分離境界部１１１の拡大図を図３（Ｂ）に示す。図３（Ｂ）に示すように、第１の分離ボンド基板１２１の第１の残存部１２６と、第１の半導体膜１２４及び絶縁膜１２２とは、図３（Ａ）で示されたボンド基板１００とベース基板１２０の接合境界に沿って分離される。これによって、ベース基板１２０には、第１の残存部１２６の分だけボンド基板１００よりもサイズの小さい第１の半導体膜１２４が形成される。
【００６６】
次に、ベース基板１２０に貼り合わせられた第１の半導体膜１２４の表面を平坦化し、結晶性を回復する工程について説明する。以下の工程は、図８における工程Ｄ（ＳＯＩ基板仕上げ工程）に該当する。
【００６７】
図２（Ｃ）に示すように、第１の半導体膜１２４の表面を研磨により平坦化しても良い（図８の工程Ｄ−１に対応）。平坦化は必ずしも必須ではないが、平坦化を行うことで、半導体膜と後に形成されるゲート絶縁膜の界面の特性を向上させることが出来る。具体的に研磨は、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）または液体ジェット研磨などにより、行うことができる。第１の半導体膜１２４の厚さは、上記平坦化により薄膜化される。
【００６８】
また研磨ではなく、第１の半導体膜１２４の表面をエッチングすることでも、第１の半導体膜１２４の表面を平坦化することができる。エッチングには、例えば反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いれば良い。
【００６９】
上記エッチングにより、後に形成される半導体素子にとって最適となる膜厚まで第１の半導体膜１２４を薄膜化できるのみならず、第１の半導体膜１２４の表面を平坦化することができる。
【００７０】
また、ベース基板１２０に密着された第１の半導体膜１２４は、脆化層１０４における分離、および脆化層１０４の形成によって、結晶欠陥が形成されている。また、その表面は平坦性が損なわれている。結晶欠陥を低減、および平坦性を向上するために、第１の半導体膜１２４にレーザ光を照射しても良い（図８の工程Ｄ−２に対応）。
【００７１】
なお、レーザ光を照射する前に、ドライエッチングにより第１の半導体膜１２４の表面を平坦化している場合、ドライエッチングにより第１の半導体膜１２４の表面付近で結晶欠陥などの損傷が生じていることがある。しかし上記レーザ光の照射により、ドライエッチングにより生じる損傷も補修することが可能である。
【００７２】
このレーザ光の照射工程では、ベース基板１２０の温度上昇が抑えられるため、ガラス基板のような耐熱性の低い基板をベース基板１２０に用いることが可能になる。レーザ光の照射によって第１の半導体膜１２４は部分溶融させることが好ましい。完全溶融させると、液相となった第１の半導体膜１２４での無秩序な核発生により、第１の半導体膜１２４が再結晶化することとなり、第１の半導体膜１２４の結晶性が低下するからである。部分溶融させることで、第１の半導体膜１２４では、溶融されていない固相部分から結晶成長が進行する、いわゆる縦成長が起こる。縦成長による再結晶化によって、第１の半導体膜１２４の結晶欠陥が減少され、結晶性が回復される。なお、第１の半導体膜１２４が完全溶融状態であるとは、第１の半導体膜１２４が絶縁膜１０２との界面まで溶融され、液体状態になっていることをいう。他方、第１の半導体膜１２４が部分溶融状態であるとは、上層が溶融して液相であり、下層が固相である状態をいう。
【００７３】
次にレーザ光を照射した後に、第１の半導体膜１２４の表面をエッチングしても良い。レーザ光の照射後に第１の半導体膜１２４の表面をエッチングする場合は、必ずしもレーザ光の照射を行う前に第１の半導体膜１２４の表面をエッチングする必要はない。また、レーザ光の照射を行う前に第１の半導体膜１２４の表面をエッチングした場合は、必ずしもレーザ光の照射後に第１の半導体膜１２４の表面をエッチングする必要はない。また本発明では、レーザ光の照射前と照射後の両方のタイミングでエッチングを行っても良い。
【００７４】
上記エッチングにより、後に形成される半導体素子にとって最適となる膜厚まで第１の半導体膜１２４を薄膜化できるのみならず、第１の半導体膜１２４の表面を平坦化することができる。
【００７５】
レーザ光を照射した後、第１の半導体膜１２４に５００℃以上７００℃以下の加熱処理を行うことが好ましい（図８の工程Ｄ−３に対応）。この加熱処理によって、レーザ光の照射で回復されなかった、第１の半導体膜１２４の欠陥の消滅、第１の半導体膜１２４の歪みの緩和をすることができる。この加熱処理には、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。例えば、抵抗加熱炉を用いた場合は、６００℃で４時間程度加熱するとよい。
【００７６】
このようにして作製されたＳＯＩ基板は、実施の形態３で説明する工程Ｇ（デバイス工程）で半導体装置へと加工される。
【００７７】
次に、第１の分離ボンド基板１２１に研磨レートが低い研磨処理を施し、第１の残存部１２６の形状を残したままで再生ボンド基板を作製する工程について説明する。以下の工程は、図８における工程Ｅ（第１の再生処理工程）に該当する。
【００７８】
まず、第１の分離ボンド基板１２１を取り出す。図４（Ａ）の第１の分離ボンド基板１２１の周辺部の拡大図で示されるように、第１の分離ボンド基板１２１の周辺部には第１の残存部１２６が形成されている。第１の残存部１２６は、半導体基板側から順に残存脆化層１２７、残存半導体層１２５、残存絶縁膜１２３が形成されている。第１の分離ボンド基板１２１の分離面１２９には結晶欠陥が形成され、平坦性が損なわれている。研磨レートが低い研磨処理によって、第１の分離ボンド基板１２１の分離面１２９の結晶欠陥を除去し、平坦性を向上させ、再びボンド基板として使用可能にする。
【００７９】
次に、図４（Ｂ）に示すように、第１の残存部１２６の残存絶縁膜１２３を除去するのが好ましい。（図８の工程Ｅ−１に対応）。残存絶縁膜１２３は、フッ酸を含むエッチャントでウェットエッチング処理を行うことで除去することができる。フッ酸を含むエッチャントとしては、フッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）を用いるのが望ましい。このウェットエッチングは、１２０秒〜１２００秒行うのが好ましく、例えば６００秒程度行うのが望ましい。また、ウェットエッチングは第１の分離ボンド基板１２１を処理槽内の溶液に浸漬することによって行われるので、複数の第１の分離ボンド基板１２１を一括処理することが可能である。残存絶縁膜１２３をウェットエッチングで除去することにより、次の研磨工程で研磨する対象を半導体膜だけに限定することができるので、研磨工程の所用時間を短くすることができる。
【００８０】
次に、図４（Ｃ）に示すように、第１の分離ボンド基板１２１に研磨を行い、周辺部に凸部１３０を有する第１の再生ボンド基板１３２を形成する（図８の工程Ｅ−５に対応）。研磨方法としては、化学機械研磨法（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ法）を用いる。ここで、ＣＭＰ法とは、被加工物の表面を基準にし、それにならって表面を化学・機械的な複合作用により、平坦化する手法である。一般的に研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて被研磨物の表面を、スラリーと被研磨物表面との間での化学反応と、研磨布と被研磨物との機械的研磨の作用により被加工物の表面を研磨する方法である。
【００８１】
ここで、第１の残存部１２６を完全に除去し、基板表面を完全に平坦化するには、研磨レートが高いＣＭＰ法による研磨を行う必要があり、研磨代が１０μｍ以上となり、再生処理１回あたりのコストが大きくなる。そこで本実施の形態では、研磨レートが低いＣＭＰ法による研磨を行い、周辺部に凸部１３０を有する第１の再生ボンド基板１３２を作製する。このとき、研磨布はスウェード地の研磨布を用いるのが好ましく、スラリーの粒径は７５ｎｍ〜４５ｎｍとするのが好ましく、例えば、６０ｎｍ程度とするのが望ましい。このように第１の分離ボンド基板１２１に研磨レートが低い研磨を行うことによって、基板表面の結晶欠陥を除去し、研磨代５００ｎｍ〜１０００ｎｍ程度で、平均面粗さ０．２ｎｍ〜０．５ｎｍ程度に平坦化された第１の再生ボンド基板１３２を作製することができる。なお、平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている中心線平均粗さＲａを、測定面に対して適用できるよう三次元に拡張したものである。
【００８２】
このとき、研磨によって、残存半導体層１２５及び残存脆化層１２７からなる第１の残存部１２６は除去されるが、本研磨工程における研磨レートは低いので、第１の残存部１２６も分離面１２９も同程度の研磨代で研磨される。よって、第１の残存部１２６の形状は、凸部１３０として第１の再生ボンド基板１３２上に残存する。
【００８３】
ここで、図４（Ｃ）に示すように、第１の再生ボンド基板１３２の中央部に平行、且つ凸部１３０より下に位置する基準面１３５を設定し、基準面１３５から凸部１３０の先端までの距離をＤ１とし、基準面１３５から中央部までの距離をＤ２とする。ボンド基板の周辺部のエッジロールオフ領域と研磨レートが低いＣＭＰ法による研磨によって、Ｄ１≦Ｄ２の関係を満たすことにより、第１の再生ボンド基板１３２を再びボンド基板として用いても、凸部１３０は第１の再生ボンド基板１３２とベース基板の接合を阻害しないので、第１の再生ボンド基板１３２とベース基板の貼り合わせを行うことができる。
【００８４】
以上の再生処理工程によって、第１の分離ボンド基板１２１の分離面１２９の結晶欠陥を除去し、平坦性を向上することができる。研磨レートが高い研磨を省いて研磨レートが低い研磨だけで、十分にボンド基板として使用できる第１の再生ボンド基板１３２を作製することができる。ＣＭＰ法による研磨工程において、研磨レートの高い研磨工程を省き、研磨レートの低い研磨工程とすることによって、第１の分離ボンド基板１２１を平坦化するために必要な研磨代を低減することができる。故に１回の再生処理工程におけるボンド基板の取り代を削減することができるため、１枚のボンド基板を繰り返し使用する回数を増やすことができ、ＳＯＩ基板作製のコストダウンに大きく貢献できる。
【００８５】
また、ＣＭＰ法では基板を１枚ずつ処理する枚葉式の処理しか行うことができない。よって、再生処理工程におけるＣＭＰ法による研磨工程の割合が低減されることで、第１の分離ボンド基板１２１再生処理の高効率化を図ることができる。同時に、ＣＭＰ法で用いられるスラリーや研磨布などの消耗品の消費を低減し、コストダウンを図ることができる。
【００８６】
以上の工程により、図８に示す工程Ａ乃至工程Ｅを経て、ボンド基板１００からＳＯＩ基板を作製し、ＳＯＩ基板作製時に副成される第１の分離ボンド基板１２１を第１の再生ボンド基板１３２として再生し、再びボンド基板として用いることができる。
【００８７】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【００８８】
（実施の形態２）
本実施の形態に係るＳＯＩ基板の製造方法及びそれに伴うボンド基板の再生処理方法では、実施の形態１において示したボンド基板の再生方法を用いて、ＳＯＩ基板作製工程、第１の再生処理工程及び第２の再生処理工程からなるサイクルを繰り返してＳＯＩ基板を作製する。以下、図５〜図７と図９のＳＯＩ基板作製工程図を参照して、本形態に係るＳＯＩ基板の製造方法及びボンド基板の再生処理方法の一つについて説明する。
【００８９】
まず、実施の形態１と同様に図９の工程Ａ乃至工程Ｅを行い、第１の再生ボンド基板１３２を作製する。第１の再生ボンド基板１３２をボンド基板として用いて再びＳＯＩ基板を作製する工程について説明する。
【００９０】
実施の形態１で上述した工程Ａ（ボンド基板工程）に従って、第１の再生ボンド基板１３２上に絶縁膜１３４を成膜し（図９の工程Ａ−２に対応）、第１の再生ボンド基板１３２の表面から一定の深さの領域に脆化層１３６を形成し（図９の工程Ａ−３に対応）、第１の再生ボンド基板１３２の表面の絶縁膜１３４の洗浄及び活性化を行う（図９の工程Ａ−４に対応）。それぞれの工程の詳細については、実施の形態１と同様に行えばよい。
【００９１】
ただし、第１の再生ボンド基板１３２は、ボンド基板１００と異なり、基板周辺部に凸部１３０が形成されている。よって、絶縁膜１３４形成においては、図５（Ａ）の第１の再生ボンド基板１３２周辺部の拡大図で示すように、絶縁膜１３４は凸部１３０の段差に沿って成膜される。また、その後のイオン照射においては、図５（Ｂ）に示すように、段差のある絶縁膜１３４上からイオンビームを照射するので、形成された脆化層１３６は、凸部１３０で分断されるような形状となる。
【００９２】
次に、実施の形態１で上述した工程Ｂ（ベース基板工程）に従って、ベース基板１３８を準備し（図９の工程Ｂ−１に対応）、ベース基板１３８上に絶縁膜１４０を形成し（図９の工程Ｂ−２に対応）、ベース基板１３８の表面の絶縁膜１４０の洗浄及び活性化を行う（図９の工程Ｂ−３に対応）。それぞれの工程の詳細については、実施の形態１と同様に行えばよい。
【００９３】
次に、実施の形態１で上述した工程Ｃ（貼り合わせ工程）に従って、第１の再生ボンド基板１３２表面の絶縁膜１３４とベース基板１３８表面の絶縁膜１４０とを密着させ（図９の工程Ｃ−１に対応）、接合界面の結合力増加のための加熱処理を行い（図９の工程Ｃ−２に対応）、さらに加熱処理を行うことによって、第１の再生ボンド基板１３２を第２の半導体膜１５２と第２の分離ボンド基板１４２に分離する（図９の工程Ｃ−３に対応）。それぞれの工程の詳細については、実施の形態１と同様に行えばよい。
【００９４】
ここで、工程Ｃ−１における第１の再生ボンド基板１３２の周辺部の拡大図は図６（Ａ）のようになる。図６（Ａ）に示すように、第１の再生ボンド基板１３２、絶縁膜１３４及び脆化層１３６はベース基板面に対して傾斜して、ベース基板１３８上の絶縁膜１４０に貼り合わせられている。凸部１３０より内側のエッジロールオフ領域における、ベース基板面に対する第１の再生ボンド基板１３２の傾きは緩やかなので、第１の再生ボンド基板１３２とベース基板１３８との接合境界は、エッジロールオフ領域中において形成される。なお、第１の再生ボンド基板１３２は、ボンド基板１００と異なり、基板周辺部に凸部１３０が形成されている。よって、凸部１３０の先端１３７においても、絶縁膜１３４と絶縁膜１４０の貼り合わせが行われ、貼り合わせられた絶縁膜１３４上の脆化層１３６で第１の再生ボンド基板１３２が分離し、ベース基板１３８の先端１３７に対応する位置上に、絶縁膜と半導体膜が形成されることもある。
【００９５】
さらに、工程（Ｃ−３）における第２の分離ボンド基板１４２の周辺部の拡大図は図６（Ｂ）のようになる。図６（Ｂ）の示すように、第２の分離ボンド基板１４２の周辺部には、残存絶縁膜１４４、残存半導体層１４６、残存脆化層１４８からなる第２の残存部１５０が形成される。第２の分離ボンド基板１４２の第２の残存部１５０は、第１の分離ボンド基板１２１の第１の残存部１２６と比較すると、新残存部１５１が増えて、ボンド基板中央部平坦側に拡がっている。新残存部１５１の幅は２００μｍ〜５００μｍ程度になる。また、第２の分離ボンド基板１４２の第２の残存部１５０と、第２の半導体膜１５２及び絶縁膜１４０とは、図３（Ａ）で示された第１の再生ボンド基板１３２とベース基板１３８の接合境界において分離される。これによって、ベース基板１３８上には、第２の残存部１５０の分だけ第１の再生ボンド基板１３２よりもサイズの小さい第２の半導体膜１５２が形成される。また第２の半導体膜１５２は、第１の半導体膜１２４と比較して新残存部１５１の分だけ小さくなっている。
【００９６】
次に、上述の工程Ｄ（ＳＯＩ基板仕上げ工程）に従って、ベース基板１３８上に絶縁膜１４０、絶縁膜１３４及び第２の半導体膜１５２が形成されたＳＯＩ基板の第２の半導体膜１５２表面の平坦化及び結晶性回復を行う。工程の詳細については、実施の形態１と同様に行えばよい。
【００９７】
このようにして作製されたＳＯＩ基板は、実施の形態１と同様に、実施の形態３で説明する工程Ｇ（デバイス工程）で半導体装置へと加工される。
【００９８】
次に、上述の工程Ｅ（第１の再生処理工程）に従って、第２の分離ボンド基板１４２に研磨レートが低い再生処理を施し、第２の残存部１５０の形状を残したままで第２の再生ボンド基板１５４として、第２の分離ボンド基板１４２を再生する。再生した第２の再生ボンド基板１５４は再びボンド基板として工程Ａ（ボンド基板工程）に用いられる。
【００９９】
以上のように、工程Ａ乃至工程ＤのＳＯＩ基板作製工程と工程Ｅの第１の再生処理工程とからなるサイクルを繰り返すことによって、ＳＯＩ基板を効率よく作製することができる。しかし、このサイクルを繰り返すと、分離ボンド基板周辺部の残存部及び再生ボンド基板周辺部の凸部が大きくなり、それに伴ってＳＯＩ基板上に形成される半導体膜の面積が小さくなり、ＳＯＩ基板上に半導体装置を作製できるエリアが狭くなる。このため、工程Ａ乃至工程ＤのＳＯＩ基板作製工程と工程Ｅの第１の再生処理工程とからなるサイクルを複数回繰り返すごとに、第１の再生処理工程の代わりに、残存部を除去するための第２の再生処理工程を行うことが好ましい。なお、第２の再生処理工程を行うまでに、ＳＯＩ基板作製工程と第１の再生処理工程のサイクルを繰り返す回数は、作製する半導体装置に必要な半導体膜の面積に応じて適宜設定すればよい。例えば、ボンド基板として対角５インチの正方形状の単結晶シリコン基板を用いる場合、周辺残存部の幅を１ｃｍ以下とするのが好ましく、１０回〜３０回のサイクルに１回周辺残存部を除去する第２の再生処理工程を行うのが好ましい。
【０１００】
そこで、ＳＯＩ基板作製工程と第１の処理工程のサイクルを複数回繰り返して第３の残存部１６８が十分大きくなった第３の分離ボンド基板１６０に第２の再生処理を施し、第３の残存部１６８を除去して再生ボンド基板として再生する工程について説明する。以下の工程は、図９における工程Ｆ（第２の再生処理工程）に該当する。
【０１０１】
まず、第３の分離ボンド基板１６０を取り出す。図７（Ａ）の第３の分離ボンド基板１６０の第３の残存部１６８周辺の拡大図で示されるように、第３の分離ボンド基板１６０の周辺部には第３の残存部１６８が形成されている。第３の残存部１６８は、半導体基板側から順に残存脆化層１６６、残存半導体層１６４、残存絶縁膜１６２が形成されている。第３の分離ボンド基板１６０の分離面１７０には結晶欠陥が形成され、平坦性が損なわれている。
【０１０２】
次に、図７（Ｂ）に示すように、第３の残存部１６８の残存絶縁膜１６２を除去する。（図９の工程Ｆ−１に対応）。残存絶縁膜１６２は、フッ酸を含むエッチャントでウェットエッチング処理を行うことで除去することができる。フッ酸を含むエッチャントとしては、フッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）を用いるのが望ましい。このウェットエッチングは、１２０秒〜１２００秒行うのが好ましく、例えば６００秒程度行うのが望ましい。また、ウェットエッチングは第３の分離ボンド基板１６０を処理槽内の溶液に浸漬することによって行われるので、複数の第３の分離ボンド基板１６０を一括処理することが可能である。残存絶縁膜１６２をウェットエッチングで除去することにより、後の工程で行うＣＭＰ法による研磨時間を短くすることができる。
【０１０３】
次に、第３の残存部１６８の残存半導体層１６４の段差をウェットエッチングで低減するのが好ましい（図９の工程Ｆ−２に対応）。残存半導体層１６４は、有機アルカリ水溶液をエッチャントとしてウェットエッチング処理を行うことで、段差を低減することができる。有機アルカリ水溶液としては、ＴＭＡＨ（Ｔｅｔｒａ  Ｍｅｔｈｙｌ  Ａｍｍｏｎｉｕｍ  Ｈｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）を０．２〜５．０％含む水溶液（例えば、東京応化工業株式会社製、商品名：ＮＭＤ３）を用いるのが好ましい。また、有機アルカリ水溶液の液温は、４０℃〜７０℃とするのが好ましく、例えば、液温を５０℃程度にするのが望ましい。このウェットエッチングは、３０秒〜６００秒行うのが好ましく、例えば、６０秒程度行うのが望ましい。ただし、ウェットエッチングの時間が長すぎると、第３の分離ボンド基板１６０及び残存半導体層１６４の表面の凹凸が激しくなる。また、ウェットエッチングは第３の分離ボンド基板１６０を処理槽内の溶液に浸漬することによって行われるので、複数の第３の分離ボンド基板１６０を一括処理することが可能である。
【０１０４】
このウェットエッチングにより、分離面１７０に形成されている結晶欠陥を有する半導体層も除去することができる。また、残存半導体層１６４による段差を１０ｎｍ〜７０ｎｍ程度に低減することができる。分離面１７０に形成されている結晶欠陥を除去し、残存半導体層１６４の段差を低減することにより、次の工程で行うＣＭＰ法による研磨工程を短くすることができる。
【０１０５】
次に、図７（Ｃ）に示すように、第３の分離ボンド基板１６０に研磨を行い、第３の再生ボンド基板１７２を形成する（図９の工程Ｆ−３に対応）。研磨方法としては、ＣＭＰ法を用いる。ＣＭＰ法は、高い研磨レートの一次研磨から始めて、低い研磨レートの仕上げ研磨へ段階的に行うのが好ましい。一次研磨と仕上げ研磨の間に研磨レートが中間になる２次研磨を加えるとさらに好ましい。一次研磨としては、研磨布はポリウレタン研磨布を用いるのが好ましく、スラリーの粒径は１８０ｎｍ〜１２０ｎｍとするのが好ましく、例えば、１５０ｎｍ程度とするのが望ましい。このとき、研磨代は５μｍ〜２０μｍ程度にするのが好ましい。二次研磨としては、研磨布はスウェード地の研磨布を用いるのが好ましく、スラリーの粒径は１２０ｎｍ〜７５ｎｍとするのが好ましく、例えば、９０ｎｍ程度とするのが望ましい。このとき、研磨代は２μｍ〜１０μｍ程度にするのが好ましい。仕上げ研磨としては、研磨布はスウェード地の研磨布を用いるのが好ましく、スラリーの粒径は７５ｎｍ〜４５ｎｍとするのが好ましく、例えば、６０ｎｍ程度とするのが望ましい。このとき、研磨代は５００ｎｍ〜１０００ｎｍ程度にするのが好ましい。一次研磨から仕上げ研磨までの研磨代の合計は５μｍ〜２０μｍ程度にするのが好ましい。
【０１０６】
このように、第３の分離ボンド基板１６０に研磨を行うことによって、研磨代５μｍ〜２０μｍ程度で、平均面粗さ（Ｒａ）が０．２ｎｍ〜０．５ｎｍ程度に平坦化された第３の再生ボンド基板１７２を形成することができる。このとき研磨によって、残存半導体層１６４及び残存脆化層１６６からなる第３の残存部１６８は除去される。研磨レートが高い研磨を用いることによって、第３の再生ボンド基板１７２の周辺部に残存部の形跡を残すことなく、研磨を行うことができる。また、第３の再生ボンド基板１７２についても、周辺部にＣＭＰ法によるエッジロールオフ領域が形成され、中央部より周辺部の厚さが薄くなるため、再びボンド基板として工程Ａに用いることができる。
【０１０７】
以上の工程により、第３の分離ボンド基板１６０は、第３の再生ボンド基板１７２へと再生される。得られた第３の再生ボンド基板１７２は工程Ａにおいてボンド基板として再度利用することができ、ＳＯＩ基板作製工程と第１の再生処理工程とからなるサイクルを廻すことができる。
【０１０８】
本実施の形態で示したように、ＳＯＩ基板作製工程と基板周辺部に分離ボンド基板の残存部に由来する凸部の形成される第１の再生処理工程からなるサイクルを複数回繰り返し、分離ボンド基板の残存部が大きくなると第１の再生処理工程の代わりに、残存部を除去する第２の再生処理工程を行うことで、ボンド基板の研磨工程を削減させながら、ＳＯＩ基板上の半導体膜の面積を維持することができる。よって、再生処理工程を行うたびに基板周辺の残存部を除去する場合と比較すると、１回の再生処理工程におけるボンド基板の取り代を削減することができるため、１枚のボンド基板を繰り返し使用する回数を増やすことができ、ＳＯＩ基板作製のコストダウンに大きく貢献できる。また、ＣＭＰ法では基板を１枚ずつ処理する枚葉式の処理しか行うことができない。よって、再生処理工程におけるＣＭＰ法による研磨工程を削減することで、再生処理工程の高効率化を図ることができる。同時に、ＣＭＰ法で用いられるスラリーや研磨布などの消耗品の浪費を抑え、コストダウンを図ることができる。
【０１０９】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０１１０】
（実施の形態３）
本実施の形態では、上記実施の形態で作製したＳＯＩ基板を用いて、半導体装置を作製する方法を説明する。なお、本実施の形態で示す工程は、図８及び図９における工程Ｆ（デバイス工程）に該当する。
【０１１１】
まず、図１０および図１１を参照して、ｎチャネル型薄膜トランジスタ、およびｐチャネル型薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。
【０１１２】
ＳＯＩ基板として、上記実施の形態１の方法で作製したＳＯＩ基板を用いる場合について説明する。図１０（Ａ）は、図２（Ｃ）のＳＯＩ基板の断面図である。
【０１１３】
エッチングにより、第１の半導体膜１２４を素子分離して、図１０（Ｂ）に示すように半導体膜２５１、２５２を形成する。半導体膜２５１はｎチャネル型のＴＦＴを構成し、半導体膜２５２はｐチャネル型のＴＦＴを構成する。
【０１１４】
図１０（Ｃ）に示すように、半導体膜２５１、２５２上に絶縁膜２５４を形成する。次に、絶縁膜２５４を介して半導体膜２５１上にゲート電極２５５を形成し、半導体膜２５２上にゲート電極２５６を形成する。
【０１１５】
なお、第１の半導体膜１２４のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどのアクセプタとなる不純物元素、またはリン、ヒ素などのドナーとなる不純物元素を第１の半導体膜１２４に添加することが好ましい。例えば、ｎチャネル型ＴＦＴが形成される領域にアクセプタとなる不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域にドナーとなる不純物元素を添加する。
【０１１６】
次に、図１０（Ｄ）に示すように半導体膜２５１にｎ型の低濃度不純物領域２５７を形成し、半導体膜２５２にｐ型の高濃度不純物領域２５９を形成する。具体的には、まず、半導体膜２５１にｎ型の低濃度不純物領域２５７を形成する。このため、ｐチャネル型ＴＦＴとなる半導体膜２５２をレジストでマスクし、不純物元素を半導体膜２５１に添加する。不純物元素としてリンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法により不純物元素を添加することにより、ゲート電極２５５がマスクとなり、半導体膜２５１に自己整合的にｎ型の低濃度不純物領域２５７が形成される。半導体膜２５１のゲート電極２５５と重なる領域はチャネル形成領域２５８となる。
【０１１７】
次に、半導体膜２５２を覆うマスクを除去した後、ｎチャネル型ＴＦＴとなる半導体膜２５１をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法により不純物元素を半導体膜２５２に添加する。不純物元素として、ホウ素、アルミニウム、ガリウム等を添加することができる。不純物元素の添加工程では、ゲート電極２５６がマスクとして機能して、半導体膜２５２にｐ型の高濃度不純物領域２５９が自己整合的に形成される。高濃度不純物領域２５９はソース領域またはドレイン領域として機能する。半導体膜２５２のゲート電極２５６と重なる領域はチャネル形成領域２６０となる。ここでは、ｎ型の低濃度不純物領域２５７を形成した後、ｐ型の高濃度不純物領域２５９を形成する方法を説明したが、先にｐ型の高濃度不純物領域２５９を形成することもできる。
【０１１８】
次に、半導体膜２５１を覆うレジストを除去した後、プラズマＣＶＤ法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜を垂直方向の異方性エッチングすることで、図１１（Ａ）に示すように、ゲート電極２５５、２５６の側面に接するサイドウォール絶縁膜２６１、２６２を形成する。この異方性エッチングにより、絶縁膜２５４もエッチングされる。
【０１１９】
次に、図１１（Ｂ）に示すように、半導体膜２５２をレジスト２６５で覆う。半導体膜２５１にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、半導体膜２５１に高ドーズ量で不純物元素を添加する。ゲート電極２５５およびサイドウォール絶縁膜２６１がマスクとなり、ｎ型の高濃度不純物領域２６７が形成される。次に、不純物元素の活性化のための加熱処理を行う。
【０１２０】
活性化の加熱処理の後、図１１（Ｃ）に示すように、水素を含んだ絶縁膜２６８を形成する。絶縁膜２６８を形成後、３５０℃以上４５０℃以下の温度による加熱処理を行い、絶縁膜２６８中に含まれる水素を半導体膜２５１、２５２中に拡散させる。絶縁膜２６８は、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体膜２５１、２５２に水素を供給することで、半導体膜２５１、２５２中および絶縁膜２５４との界面での捕獲中心となるような欠陥を効果的に補償することができる。
【０１２１】
その後、層間絶縁膜２６９を形成する。層間絶縁膜２６９は、酸化シリコン膜、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁膜２６９にコンタクトホールを形成した後、図１１（Ｃ）に示すように配線２７０を形成する。配線２７０の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。
【０１２２】
以上の工程により、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を作製することができる。本実施の形態の半導体装置に用いるＳＯＩ基板の作製過程で、分離ボンド基板の再生処理工程を行い、１枚のボンド基板から複数枚の半導体膜を形成しているので、製造コストの低減及び生産性の向上を図ることができる。
【０１２３】
図１０及び図１１を参照してＴＦＴの作製方法を説明したが、ＴＦＴの他、容量、抵抗などＴＦＴと共に各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。
【０１２４】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０１２５】
（実施の形態４）
本実施の形態では、本発明を適用して作製した半導体装置の具体的な態様について、図１２及び図１３を参照しながら、説明する。
【０１２６】
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図１２はマイクロプロセッサ５００の構成例を示すブロック図である。
【０１２７】
マイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ  Ｉ／Ｆ）、読み出し専用メモリ５０９、およびメモリインターフェース５１０を有している。
【０１２８】
バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき様々な制御を行う。
【０１２９】
演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部５０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、およびレジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図１２に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。
【０１３０】
次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図１３は、このような半導体装置の構成例を示すブロック図である。図１３に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。
【０１３１】
図１３に示すように、ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、インターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。
【０１３２】
ＲＦＣＰＵ５１１の動作の概要は以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９は、ＲＦＣＰＵ５１１を構成する基板に集積されている必要はなく、他の部品としてＲＦＣＰＵ５１１に組み込むこともできる。
【０１３３】
リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路５１９は、受信信号を復調する回路であり、変調回路５２０は、送信するデータを変調する回路である。
【０１３４】
例えば、復調回路５１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。
【０１３５】
クロックコントローラ５２３は、電源電圧または中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。
【０１３６】
アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。
【０１３７】
中央処理ユニット５２５は、インターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。インターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。
【０１３８】
中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット５２５が処理する方式を適用できる。
【０１３９】
本実施の形態の半導体装置である、マイクロプロセッサ及びＲＦＣＰＵに用いるＳＯＩ基板の作製過程で、分離ボンド基板の再生処理工程を行い、１枚のボンド基板から複数枚の半導体膜を形成しているので、製造コストの低減及び生産性の向上を図ることができる。
【０１４０】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０１４１】
（実施の形態５）
本実施の形態では、本発明を適用して作製した表示装置について、図１４及び図１５を参照しながら、説明する。
【０１４２】
まず、液晶表示装置について、図１４を参照して説明する。図１４（Ａ）は液晶表示装置の画素の平面図であり、図１４（Ｂ）は、Ｊ−Ｋ切断線による図１４（Ａ）の断面図である。
【０１４３】
図１４（Ａ）に示すように、画素は、単結晶半導体膜３２０、単結晶半導体膜３２０と交差している走査線３２２、走査線３２２と交差している信号線３２３、画素電極３２４、画素電極３２４と単結晶半導体膜３２０を電気的に接続する電極３２８を有する。単結晶半導体膜３２０は、ベース基板１２０上に設けられた単結晶半導体膜から形成された層であり、画素のＴＦＴ３２５を構成する。
【０１４４】
ＳＯＩ基板には上記実施の形態で示したＳＯＩ基板が用いられている。図１４（Ｂ）に示すように、ベース基板１２０上に、第２の絶縁膜１２２及び第１の絶縁膜１０２を介して単結晶半導体膜３２０が積層されている。ＴＦＴ３２５の単結晶半導体膜３２０は、ＳＯＩ基板の単結晶半導体膜をエッチングにより素子分離して形成された膜である。単結晶半導体膜３２０には、チャネル形成領域３４１、不純物元素が添加されたｎ型の高濃度不純物領域３４２が形成されている。ＴＦＴ３２５のゲート電極は走査線３２２に含まれ、ソース電極およびドレイン電極の一方は信号線３２３に含まれている。
【０１４５】
層間絶縁膜３２７上には、信号線３２３、画素電極３２４および電極３２８が設けられている。層間絶縁膜３２７上には、柱状スペーサ３２９が形成されている。信号線３２３、画素電極３２４、電極３２８および柱状スペーサ３２９を覆って配向膜３３０が形成されている。対向基板３３２には、対向電極３３３、対向電極を覆う配向膜３３４が形成されている。柱状スペーサ３２９は、ベース基板１２０と対向基板３３２の隙間を維持するために形成される。柱状スペーサ３２９によって形成される隙間に液晶層３３５が形成されている。信号線３２３および電極３２８と高濃度不純物領域３４２との接続部は、コンタクトホールの形成によって層間絶縁膜３２７に段差が生じるので、この接続部では液晶層３３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ３２９を形成して、液晶の配向の乱れを防ぐ。
【０１４６】
次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について図１５を参照して説明する。図１５（Ａ）はＥＬ表示装置の画素の平面図であり、図１５（Ｂ）は、Ｊ−Ｋ切断線による図１５（Ａ）の断面図である。
【０１４７】
図１５（Ａ）に示すように、画素は、ＴＦＴでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、半導体膜４０３は、選択用トランジスタ４０１のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜４０４は、表示制御用トランジスタ４０２のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜４０３、４０４は、ベース基板上に設けられた単結晶半導体膜３０２から形成された層である。
【０１４８】
選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１０として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。
【０１４９】
表示制御用トランジスタ４０２はｐチャネル型のＴＦＴである。図１５（Ｂ）に示すように、半導体膜４０４には、チャネル形成領域４５１、およびｐ型の高濃度不純物領域４５２が形成されている。なお、ＳＯＩ基板は、実施の形態で作製したＳＯＩ基板が用いられている。
【０１５０】
表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２によりベース基板１２０に固定されている。
【０１５１】
ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。ＳＯＩ基板の作製工程、およびゲッタリング工程を含む製造方法でＥＬ表示を作製することで、選択用トランジスタ４０１および表示制御用トランジスタ４０２は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。
【０１５２】
また、本実施の形態の半導体装置である、液晶表示装置及びＥＬ表示装置に用いるＳＯＩ基板の作製過程で、分離ボンド基板の再生処理工程を行い、１枚のボンド基板から複数枚の半導体膜を形成しているので、製造コストの低減及び生産性の向上を図ることができる。
【０１５３】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０１５４】
（実施の形態６）
本実施の形態では、本発明を適用して作製した電子機器について、図１６及び図１７を参照しながら、説明する。
【０１５５】
ＳＯＩ基板を用いることで、様々な電気機器を作製することができる。電気機器としては、テレビジョン、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ノート型コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置などが含まれる。それらの一例を図１６、図１７に示す。
【０１５６】
図１６は、本発明を適用した携帯電話の一例であり、図１６（Ａ）が正面図、図１６（Ｂ）が背面図、図１６（Ｃ）が２つの筐体をスライドさせたときの正面図である。携帯電話７００は、筐体７０１及び筐体７０２二つの筐体で構成されている。携帯電話７００は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
【０１５７】
携帯電話７００は、筐体７０１及び筐体７０２で構成されている。筐体７０１においては、表示部７０３、スピーカ７０４、マイクロフォン７０５、操作キー７０６、ポインティングデバイス７０７、表面カメラ用レンズ７０８、外部接続端子ジャック７０９及びイヤホン端子７１０等を備え、筐体７０２においては、キーボード７１１、外部メモリスロット７１２、裏面カメラ７１３、ライト７１４等により構成されている。また、アンテナは筐体７０１に内蔵されている。
【０１５８】
また、携帯電話７００には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０１５９】
重なり合った筐体７０１と筐体７０２（図１６（Ａ）に示す。）は、スライドさせることが可能であり、スライドさせることで図１６（Ｃ）のように展開する。表示部７０３には、本実施の形態で説明した表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部７０３と表面カメラ用レンズ７０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部７０３をファインダーとして用いることで、裏面カメラ７１３及びライト７１４で静止画及び動画の撮影が可能である。
【０１６０】
スピーカ７０４及びマイクロフォン７０５を用いることで、携帯電話７００は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー７０６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
【０１６１】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード７１１を用いると便利である。更に、重なり合った筐体７０１と筐体７０２（図１６（Ａ））をスライドさせることで、図１６（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード７１１及びポインティングデバイス７０７を用いて、円滑な操作でマウスの操作が可能である。外部接続端子ジャック７０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット７１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
【０１６２】
筐体７０２の裏面（図１６（Ｂ））には、裏面カメラ７１３及びライト７１４を備え、表示部７０３をファインダーとして静止画及び動画の撮影が可能である。
【０１６３】
また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ又はイヤホンジャック等を備えたものであってもよい。
【０１６４】
図１７（Ａ）は表示装置であり、筐体８０１、支持台８０２、表示部８０３、スピーカー部８０４、ビデオ入力端子８０５等を含む。なお、表示装置は、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用装置が含まれる。
【０１６５】
図１７（Ｂ）はコンピュータであり、筐体８１２、表示部８１３、キーボード８１４、外部接続ポート８１５、マウス８１６等を含む。
【０１６６】
図１７（Ｃ）はビデオカメラであり、表示部８２２、外部接続ポート８２４、リモコン受信部８２５、受像部８２６、操作キー８２９等を含む。
【０１６７】
本実施の形態にて説明した各種電子機器は、ＳＯＩ基板の作製過程で、分離ボンド基板の再生処理工程を行い、１枚のボンド基板から複数枚の半導体膜を形成しているので、製造コストの低減及び生産性の向上を図ることができる。
【０１６８】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【実施例１】
【０１６９】
本実施例では、単結晶シリコンからなるボンド基板を用いて、ＳＯＩ基板を作製し、副成される分離単結晶シリコン基板を研磨レートが低いＣＭＰ法を含む再生処理工程に従って再生し、得られた再生単結晶シリコン基板を用いて再びＳＯＩ基板を作製した。
【０１７０】
本実施例では、ボンド基板として角５インチの矩形状単結晶シリコン基板を用いた。まず、単結晶シリコン基板をＨＣｌ雰囲気下で熱酸化し、１００ｎｍの厚さで熱酸化膜を成膜した。このとき、ＨＣｌが酸素に対して３体積％の割合で含まれる雰囲気とし、９５０℃の温度で３時間熱酸化を行った。
【０１７１】
次に、熱酸化膜の表面からイオンドーピング装置を用いて単結晶シリコン基板に水素を照射した。本実施例では、水素をイオン化して照射することによって、単結晶シリコン基板に脆化層を形成した。イオンドーピングは加速電圧を４０ｋＶ、ドーズを２．０×１０１６ｉｏｎｓ／ｃｍ２として行った。これにより、熱酸化膜の表面から約２１０ｎｍ程度の深さに脆化層を形成した。
【０１７２】
次に、単結晶シリコン基板を、熱酸化膜を介してガラス基板に貼り合わせた。その後２００℃で１２０分の熱処理を行い、さらに、６００℃で１２０分の熱処理を行って、脆化層において単結晶シリコン基板を薄膜の単結晶シリコン層と残り部分である分離単結晶シリコン基板に分離した。それによって、ガラス基板上に熱酸化膜を介して単結晶シリコン膜が形成された第１のＳＯＩ基板と、周辺部に残存絶縁膜と残存単結晶シリコン層からなる周辺残存部を有する第１の分離単結晶シリコン基板が作製された。
【０１７３】
次に、第１の分離単結晶シリコン基板にフッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液（ステラケミファ社製、商品名：ＬＡＬ５００）をエッチャントとしてウェットエッチング処理を施した。このとき、液温は２０℃、エッチング時間は６００秒とした。
【０１７４】
次に、第１の分離単結晶シリコン基板に低い研磨レートのＣＭＰ法による研磨を行った。このとき、研磨布はスウェード地の研磨布（ニッタ・ハース株式会社製ＩＣ１４００）を用い、スラリー供給用の薬液としては、スラリー液（ニッタ・ハース株式会社製ＮＰ８０２０、粒径６０ｎｍ、２０倍希釈）を用いた。他のＣＭＰ条件については次のようにした。スラリー流量１００ｍｌ／ｍｉｎ、研磨圧０．０１ＭＰａ、スピンドル回転数２０ｒｐｍ、テーブル回転数２０ｒｐｍ、処理時間３．４分とした。このようにして、再生された再生単結晶シリコン基板の周辺部には、周辺残存部の形状と同様の凸部が形成されていた。
【０１７５】
こうして再生された再生単結晶シリコン基板に再び上述のように、熱酸化膜を成膜し、イオンを照射し、ガラス基板と貼り合わせ、熱処理を行って、ガラス基板上に単結晶シリコン膜が形成された第２のＳＯＩ基板と、周辺部に残存絶縁膜と残存単結晶シリコン層からなる残存部を有する第２の分離単結晶シリコン基板を作製した。
【０１７６】
さらに、第２の分離単結晶シリコン基板に同様の再生処理工程を行って第２の再生単結晶シリコン基板を作製した。それから、第２の再生単結晶シリコン基板に再び上述のように、熱酸化膜を成膜し、イオンを照射し、ガラス基板と貼り合わせ、熱処理を行って、ガラス基板上に単結晶シリコン膜が形成された第３のＳＯＩ基板と、周辺部に残存絶縁膜と残存単結晶シリコン層からなる残存部を有する第３の分離単結晶シリコン基板を作製した。
【０１７７】
図１８（Ａ）は、第２の分離単結晶シリコン基板の上面写真である。第２の分離単結晶シリコン基板の面上には、再生ボンド基板を覆っていた熱酸化膜ではなく、単結晶シリコン層１００２が現れている。よって、再生ボンド基板上に形成されていた熱酸化膜及び脆化層上の単結晶シリコン層が脆化層を境界としてきれいに分離され、ガラス基板上に貼り合わせられて第２のＳＯＩ基板を形成していることが推察される。
【０１７８】
また、同様の条件で第２のＳＯＩ基板を４枚作製し、第２のＳＯＩ基板上の単結晶シリコン膜中の欠損領域についてパーティクル検査機（日立電子エンジニアリング株式会社製、ガラス基板表面検査装置ＧＩ−４６００）を用いて検出した。該パーティクル検査機は、出力３０ｍＷ、波長７８０ｎｍのレーザ光を試料基板に照射し、凹凸で反射した散乱光及び欠損領域を通過した透過光を受光器で検出することによって、欠損領域の個数を数えることができる。Ｘ軸方向にレーザ光を操作し、Ｙ軸方向にテーブルごと試料基板を操作することによって、単結晶シリコン膜の１０７ｍｍ四方を走査して、単結晶シリコン膜の欠損領域を検出した。それぞれの第２のＳＯＩ基盤の１０７ｍｍ角あたりの検出数は、６６個、１４８個、７７個、９５個となり、平均検出数は９６．５個となった。これは市販の単結晶シリコン基板を用いてガラス基板上に単結晶シリコン層を形成したＳＯＩ基板と比較しても遜色ない値である。ただし、本実施例で用いたゴミ検査機は、単結晶シリコン欠損領域を激しい凹部として捉え、検出する。そのため、表面凹凸やゴミや傷も検出されるので、あくまで定性的な数値として評価・比較する必要がある。
【０１７９】
次に、第２の分離単結晶シリコン基板の周辺部１０００について見ていく。図１８（Ｂ）は、図１８（Ａ）の周辺部１０００の拡大写真である。図１８（Ｂ）に示されるように、分離単結晶シリコン基板周辺部には、中央部側から順番に単結晶シリコン層１００２、熱酸化膜１００４、単結晶シリコン層１００６及び熱酸化膜１００８が形成されている。ここで、単結晶シリコン層１００２は、第２のＳＯＩ基板上の単結晶シリコン膜との分離面であり、熱酸化膜１００４及び熱酸化膜１００８は、第２のＳＯＩ基板を作製する際にガラス基板と貼り合わせられず、第２の分離単結晶シリコン基板に周辺残存部として残存してしまった部分である。
【０１８０】
周辺残存部である熱酸化膜１００４と熱酸化膜１００８の間に見られる単結晶シリコン層１００６は、周辺部１０００だけではなくＳＯＩ基板上全体で単結晶シリコン層１００２を囲むように形成されている。これは、周辺残存部の単結晶シリコン層１００６上に位置する熱酸化絶縁膜が、第２のＳＯＩ基板を作製する際にガラス基板と貼り合わせられ、再生単結晶シリコン基板が単結晶シリコン層１００６を分離面として分離したためと推察される。
【０１８１】
ここで、図１８（Ｂ）の線分Ｃ１−Ｃ２について、段差測定を行った結果を図１９に示す。図１９は、縦軸が段差を、横軸が線分Ｃ１−Ｃ２に沿った長さを表している。単位は、縦軸、横軸ともにμｍである。図１９中の第１の領域１０１２は単結晶シリコン層１００２、第２の領域１０１４は熱酸化膜１００４、第３の領域１０１６は単結晶シリコン層１００６、第４の領域１０１８は熱酸化膜１００８に対応している。第１の領域１０１２、第２の領域１０１４、第３の領域１０１６及び領域１００８の境界には、高さ２１０ｎｍ程度の段差が３箇所存在する。この段差の高さは、ちょうど熱酸化膜表面から脆化層までの深さと一致するため、第３の領域１０１６に対応する脆化層上の単結晶シリコン膜及び熱酸化膜は、第１の領域１０１２と同様に、第２のＳＯＩ基板に貼り合わせられたと推察される。よって、再生単結晶シリコン基板の周辺部の形状は、第２の領域１０１４の右端と第４の領域１０１８の左端を第３の領域１０１６の段差形状で結んだような形状だと推察される。
【０１８２】
また、第２の領域１０１４の段差の最低点を境界として、周辺残存部を第５の領域１０２０と第６の領域１０２２とする。第６の領域１０２２は、第１の分離単結晶シリコン基板の周辺残存部の形状が再生処理工程後も残った、再生単結晶シリコン基板周辺部の凸部に対応する。第５の領域１０２０は、第１の分離単結晶シリコン基板から第２の分離単結晶シリコン基板になる間に形成された新残存部となる。また、第５の領域１０２０の幅は約２８０μｍであった。よって、１回再生処理工程を行うたびに、ＳＯＩ基板上の単結晶シリコン層は最外縁から内側に新残存部の幅だけ縮んだ形状となり、分離単結晶シリコン基板の周辺残存部の幅が新残存部の幅だけ増えることになる。
【０１８３】
また、第３の分離単結晶シリコン基板についても、第２の分離単結晶シリコン基板とほぼ同様の結果が得られた。第３の分離単結晶シリコン基板の周辺残存部も、上述した第２の分離単結晶シリコン基板の周辺残存部に新しい残存部が追加された形状となっていた。
【０１８４】
以上より、単結晶シリコン基板を用いて、ＳＯＩ基板を作製し、副成される分離単結晶シリコン基板を低い研磨レートのＣＭＰ法を含む再生処理工程に従って再生し、得られた再生単結晶シリコン基板を用いて再びＳＯＩ基板を作製できることが示された。このとき、低い研磨レートのＣＭＰ法で再生処理工程を行うため、再生単結晶シリコン基板の周辺部に凸部が形成されるが、問題なくＳＯＩ基板の作製に用いることができると示された。
【図面の簡単な説明】
【０１８５】
【図１】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図２】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図３】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図４】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図５】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図６】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図７】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図８】本発明のＳＯＩ基板の作製工程の一例を示す図。
【図９】本発明のＳＯＩ基板の作製工程の一例を示す図。
【図１０】本発明のＳＯＩ基板を用いた半導体装置の作製方法の一例を示す図。
【図１１】本発明のＳＯＩ基板を用いた半導体装置の作製方法の一例を示す図。
【図１２】本発明のＳＯＩ基板を用いた半導体装置の一例を示す図。
【図１３】本発明のＳＯＩ基板を用いた半導体装置の一例を示す図。
【図１４】本発明のＳＯＩ基板を用いた表示装置の一例を示す図。
【図１５】本発明のＳＯＩ基板を用いた表示装置の一例を示す図。
【図１６】本発明のＳＯＩ基板を用いた電子機器を示す図。
【図１７】本発明のＳＯＩ基板を用いた電子機器を示す図。
【図１８】本発明のＳＯＩ基板の分離ボンド基板の分離面の写真。
【図１９】本発明のＳＯＩ基板の分離ボンド基板の周辺部の段差測定結果。
【符号の説明】
【０１８６】
１００    ボンド基板
１０２    絶縁膜
１０４    脆化層
１０６    絶縁膜
１１０    接合境界部
１１１    分離境界部
１２０    ベース基板
１２１    第１の分離ボンド基板
１２２    絶縁膜
１２３    残存絶縁膜
１２４    第１の半導体膜
１２５    残存半導体層
１２６    第１の残存部
１２７    残存脆化層
１２９    分離面
１３０    凸部
１３２    第１の再生ボンド基板
１３４    絶縁膜
１３５    基準面
１３６    脆化層
１３７    先端
１３８    ベース基板
１４０    絶縁膜
１４２    第２の分離ボンド基板
１４４    残存絶縁膜
１４６    残存半導体層
１４８    残存脆化層
１５０    第２の残存部
１５１    新残存部
１５２    第２の半導体膜
１５４    第２の再生ボンド基板
１６０    第３の分離ボンド基板
１６２    残存絶縁膜
１６４    残存半導体層
１６６    残存脆化層
１６８    第３の残存部
１７０    分離面
１７２    第３の再生ボンド基板
２５１    半導体膜
２５２    半導体膜
２５４    絶縁膜
２５５    ゲート電極
２５６    ゲート電極
２５７    低濃度不純物領域
２５８    チャネル形成領域
２５９    高濃度不純物領域
２６０    チャネル形成領域
２６１    サイドウォール絶縁膜
２６５    レジスト
２６７    高濃度不純物領域
２６８    絶縁膜
２６９    層間絶縁膜
２７０    配線
３０２    単結晶半導体膜
３２０    単結晶半導体膜
３２２    走査線
３２３    信号線
３２４    画素電極
３２５    ＴＦＴ
３２７    層間絶縁膜
３２８    電極
３２９    柱状スペーサ
３３０    配向膜
３３２    対向基板
３３３    対向電極
３３４    配向膜
３３５    液晶層
３４１    チャネル形成領域
３４２    高濃度不純物領域
４０１    選択用トランジスタ
４０２    表示制御用トランジスタ
４０３    半導体膜
４０４    半導体膜
４０５    走査線
４０６    信号線
４０７    電流供給線
４０８    画素電極
４１０    電極
４１１    電極
４１２    ゲート電極
４１３    電極
４２７    層間絶縁膜
４２８    隔壁層
４２９    ＥＬ層
４３０    対向電極
４３１    対向基板
４３２    樹脂層
４５１    チャネル形成領域
４５２    高濃度不純物領域
５００    マイクロプロセッサ
５０１    演算回路
５０２    演算回路制御部
５０３    命令解析部
５０４    制御部
５０５    タイミング制御部
５０６    レジスタ
５０７    レジスタ制御部
５０８    バスインターフェース
５０９    専用メモリ
５１０    メモリインターフェース
５１１    ＲＦＣＰＵ
５１２    アナログ回路部
５１３    デジタル回路部
５１４    共振回路
５１５    整流回路
５１６    定電圧回路
５１７    リセット回路
５１８    発振回路
５１９    復調回路
５２０    変調回路
５２１    ＲＦインターフェース
５２２    制御レジスタ
５２３    クロックコントローラ
５２４    インターフェース
５２５    中央処理ユニット
５２６    ランダムアクセスメモリ
５２７    専用メモリ
５２８    アンテナ
５２９    容量部
５３０    電源管理回路
７００    携帯電話
７０１    筐体
７０２    筐体
７０３    表示部
７０４    スピーカ
７０５    マイクロフォン
７０６    操作キー
７０７    ポインティングデバイス
７０８    表面カメラ用レンズ
７０９    外部接続端子ジャック
７１０    イヤホン端子
７１１    キーボード
７１２    外部メモリスロット
７１３    裏面カメラ
７１４    ライト
８０１    筐体
８０２    支持台
８０３    表示部
８０４    スピーカー部
８０５    ビデオ入力端子
８１２    筐体
８１３    表示部
８１４    キーボード
８１５    外部接続ポート
８１６    マウス
８２２    表示部
８２４    外部接続ポート
８２５    リモコン受信部
８２６    受像部
８２９    操作キー
【図１】
2010087428.tif 000003
【図２】
2010087428.tif 000004
【図３】
2010087428.tif 000005
【図４】
2010087428.tif 000006
【図５】
2010087428.tif 000007
【図６】
2010087428.tif 000008
【図７】
2010087428.tif 000009
【図８】
2010087428.tif 000010
【図９】
2010087428.tif 000011
【図１０】
2010087428.tif 000012
【図１１】
2010087428.tif 000013
【図１２】
2010087428.tif 000014
【図１３】
2010087428.tif 000015
【図１４】
2010087428.tif 000016
【図１５】
2010087428.tif 000017
【図１６】
2010087428.tif 000018
【図１７】
2010087428.tif 000019
【図１８】
2010087428.tif 000020
【図１９】
2010087428.tif 000021