(57)【要約】      （修正有）【課題】セルピッチまたはトレンチ構造間の距離を拡大することなくゲート電荷ひいてはゲートキャパシタンスを低減することのできる半導体デバイスを提供する。【解決手段】トレンチゲート構造１６内の少なくとも１つのゲート電極１５は、少なくとも１つの垂直スイッチングチャネルを少なくとも１つのボディゾーンを介して制御する。トレンチゲート構造１６は、側壁を有するトレンチ２６を含む。ゲート電極１５は、ボディゾーン２０の領域内において、薄いゲート酸化物区域およびゲート酸化物より厚いトレンチ酸化物区域によって上記側壁から絶縁される。【選択図】図１Ａ
2010062557.tif 000002
【特許請求の範囲】
【請求項１】
２つのスイッチング電極を有する半導体基材と、
上記スイッチング電極間のオフ状態とオン状態とを制御する、少なくとも１つのゲート電極と、
トレンチゲート構造とを含んでおり、上記トレンチゲート構造により、上記少なくとも１つのゲート電極が、少なくとも１つの垂直スイッチングチャネルを、少なくとも１つのボディゾーンを介して制御しており、
上記トレンチゲート構造は、側壁を有する少なくとも１つのトレンチを含んでおり、当該少なくとも１つのトレンチは、上記少なくとも１つのゲート電極を調節し、上記少なくとも１つのゲート電極は、上記少なくとも１つのボディゾーン内の領域内において少なくとも１つのゲート酸化物区域および少なくとも１つのトレンチ酸化物区域によって上記側壁から交互に絶縁されており、上記少なくとも１つのゲート電極は、上記少なくとも１つの領域内にゲート酸化物区域を有するスイッチングチャネルを形成している、半導体デバイス。
【請求項２】
上記スイッチングチャネルは、ゲート酸化物区域を有する上記少なくとも１つの領域内にのみ形成されている、請求項１に記載の半導体デバイス。
【請求項３】
上記少なくとも１つのトレンチ酸化物区域は、上記少なくとも１つのゲート電極の幅が縮小されている上記トレンチゲート構造の区域内に配置されている、請求項１に記載の半導体デバイス。
【請求項４】
上記少なくとも１つのトレンチ酸化物区域は、上記少なくとも１つのゲート電極が遮断されている上記トレンチゲート構造の区域内に配置されている、請求項１に記載の半導体デバイス。
【請求項５】
上記少なくとも１つのトレンチ酸化物区域内にフィールドプレートが設けられている、請求項１に記載の半導体デバイス。
【請求項６】
上記フィールドプレートは、上記スイッチング電極のうちの１つから電気的に接続されている、請求項５に記載の半導体デバイス。
【請求項７】
上記フィールドプレートは、周囲の上記半導体基材にフローティングして結合されている、請求項５に記載の半導体デバイス。
【請求項８】
上記少なくとも１つのゲート電極は、２つのトレンチ壁間に配置されており、上記ゲート電極区域は、左側のトレンチ壁および右側のトレンチ壁に向かって交互に配置されている、請求項１に記載の半導体デバイス。
【請求項９】
上記半導体デバイスは、上記少なくとも１つのトレンチの中心に中心垂直フィールドプレートを有するトレンチ構造を有しており、上記少なくとも１つのトレンチ内の当該中心フィールドプレートの左側および右側には、ゲート電極区域が配置されている、請求項１に記載の半導体デバイス。
【請求項１０】
上記少なくとも１つのトレンチ酸化物区域内には、第１のフィールドプレートが設けられており、上記ゲート電極の下には、ドリフトゾーンの垂直端部の方向に伸びると共に上記第１のフィールドプレートに電気的に接続された第２のフィールドプレートが設けられている、請求項１に記載の半導体デバイス。
【請求項１１】
上記少なくとも１つの垂直スイッチングチャネルは、上記半導体基材内において、第１の導電型である表面付近のゾーンと、同一の導電型であるドリフトゾーンとの間に設けられており、上記少なくとも１つのボディゾーンは、上記第１の導電型を補完する導電型を有している、請求項１に記載の半導体デバイス。
【請求項１２】
スイッチング電極を有する半導体基材と、
少なくとも１つが上記スイッチング電極間のオフ状態とオン状態とを制御する、ゲート電極と、
トレンチゲート構造とを含んでおり、上記トレンチゲート構造により、上記少なくとも１つのゲート電極が、少なくとも１つの垂直スイッチングチャネルを、少なくとも１つのボディゾーンを介して制御しており、
上記トレンチゲート構造は、側壁を有する少なくとも１つのトレンチを含んでおり、当該少なくとも１つのトレンチは、上記少なくとも１つのゲート電極を調節し、上記少なくとも１つのゲート電極は、上記少なくとも１つのボディゾーン内の領域内において少なくとも１つのゲート酸化物区域および少なくとも１つのトレンチ酸化物区域によって上記側壁から交互に絶縁されており、上記少なくとも１つのゲート電極は、上記少なくとも１つの領域内にゲート酸化物区域を有するスイッチングチャネルを形成している、半導体デバイス。
【請求項１３】
上記ゲート酸化物区域は、１つのトレンチのゲート酸化物区域が、隣接するトレンチのトレンチ酸化物区域に対向して配置されるように、上記トレンチゲート構造の隣接し合うトレンチ内において互いにずれている、請求項１２に記載の半導体デバイス。
【請求項１４】
ゲート酸化物区域および隣接するトレンチ酸化物区域の長さｌｇｔと、２つの隣接し合うトレンチ間の距離ｄとの間には、ｌｇｔ≦２・ｄという関係がある、請求項１２に記載の半導体デバイス。
【請求項１５】
ゲート酸化物区域および隣接するトレンチ酸化物区域の長さｌｇｔと、２つの隣接し合うトレンチ間の距離ｄとの間には、ｌｇｔ＝ｄという関係がある、請求項１２に記載の半導体デバイス。
【請求項１６】
トレンチゲート構造を有する半導体デバイスの製造方法であって、
トレンチ壁およびトレンチ底部を有するトレンチ構造の完成後に、ゲート絶縁膜よりも厚い第１の絶縁層を上記トレンチ壁およびトレンチ底部に配置する工程と、
上記トレンチ壁およびトレンチ底部の区域をエッチングし、露出された区域にゲート絶縁膜を配置する工程と、
上記トレンチ構造にゲート電極を充填し、当該ゲート電極の区域の幅は、絶縁体の厚さを変化させることによって調節される工程と、
第１および第２のスイッチング電極ならびにトレンチゲート構造で上記半導体デバイスを完成させる工程とを含んでいる、方法。
【請求項１７】
スイッチング電極を有する半導体基材と、
上記スイッチング電極間のオフ状態とオン状態とを制御する、ゲート電極と、
トレンチゲート構造とを含んでおり、上記トレンチゲート構造により、上記ゲート電極が、垂直スイッチングチャネルを、ボディゾーンを介して制御しており、
上記トレンチゲート構造は、側壁を有するトレンチを含んでおり、当該トレンチは、上記ゲート電極を調節し、上記ゲート電極は、上記ボディゾーン内の領域内においてゲート酸化物区域およびトレンチ酸化物区域によって上記側壁から交互に絶縁されており、上記ゲート電極は、上記少なくとも１つの領域内にゲート酸化物区域を有するスイッチングチャネルを形成している、半導体デバイス。
【請求項１８】
上記ゲート電極の下には、上記半導体基材内をドリフトゾーンの垂直端部の方向に伸びるフィールドプレートが設けられている、請求項１７に記載の半導体デバイス。
【請求項１９】
上記フィールドプレートは、上記少なくとも１つのゲート電極に電気的に接続されている、請求項１８に記載の半導体デバイス。
【請求項２０】
上記スイッチングチャネルの幅ｗと、ゲート酸化物区域および隣接するトレンチ酸化物区域の長さｌｇｔとの間には、ｗ≦０．５・ｌｇｔという関係がある、請求項１７に記載の半導体デバイス。
【請求項２１】
上記スイッチングチャネルの幅ｗと、ゲート酸化物区域および隣接するトレンチ酸化物区域の長さｌｇｔとの間には、ｗ≦０．１・ｌｇｔという関係がある、請求項１７に記載の半導体デバイス。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔背景技術〕
本願は、トレンチゲート構造を有する半導体デバイスおよびその製造方法に関する。当該トレンチゲート構造を有する当該半導体デバイスは、２つのスイッチング電極を有する半導体基材を有している。これら２つの電極間におけるオフ状態およびオン状態は、ゲート電極によって制御される。トレンチゲート構造内の当該ゲート電極は、ボディゾーンを介して垂直スイッチングチャネルを制御する。
【０００２】
このような半導体デバイスは、約１０Ｖから１０００Ｖを超える電圧に対して、トレンチパワートランジスタまたはフィールドプレートトレンチパワートランジスタとして形成される。これらデバイスの特定のチャネル導電性は、スイッチングチャネルのチャネル幅に比例する。しかし、チャネル幅が大きいほど、すなわち特定のチャネル導電性が高いほど、またチャネル抵抗が低くなるほど、ゲートキャパシタンスおよびそれに関連するゲート電荷が大きくなる。これは同様に、チャネル幅またはゲート幅に比例して高くなる。
【０００３】
トレンチパワートランジスタまたはフィールドプレートトレンチパワートランジスタでは、チャネル抵抗は、約５０Ｖの電圧から次第に小さくなる。約５０Ｖからの電圧に対して小さいゲートキャパシタンスおよび小さいゲート電荷を維持するためには、このような半導体デバイスの特性の最適化との関連において、小さいスイッチングチャネル幅を維持することが有用である。しかしこれは、従来のトレンチパワートランジスタおよび／またはフィールドプレートトレンチパワートランジスタのオン性能（the on capability）Ｒｏｎ・Ａに影響を及ぼす。
【０００４】
トレンチゲート構造またはフィールドプレートトレンチ構造を有する従来の半導体デバイスでは、ゲート電極は、トレンチストリップすなわち矩形格子、または六角格子に配置されている。ゲートキャパシタンスひいてはゲート電荷を低減し、チャネル幅を最小限に抑えるために、セルピッチすなわち個々のトレンチ構造間のステップ幅が単純に拡大され、これによってゲートトレンチ間の距離が長くなる。
【０００５】
しかし、セルピッチが拡大された場合でも、トレンチ間のドリフトゾーンの幅全体に渡って、可能な限り均一に電流を分配する必要がある。しかし、トレンチ間の距離すなわちセルピッチが拡大されると、チャネルエンドと２つのトレンチ構造間における個々の各ドリフトゾーンの中心との距離も長くなる。このため、効果的なドリフト区域抵抗が側方電流分布に関連して増加する。しかし、トレンチ間の距離の拡大によってシート抵抗が増加し、これによってＲｏｎ・Ａが増加する。従って、セルピッチまたはトレンチ構造間の距離を拡大することなくゲート電荷ひいてはゲートキャパシタンスを低減することのできる半導体デバイスを形成すると有用である。
【０００６】
上記および上記以外の理由により、本発明が必要とされる。
【０００７】
〔図面の簡単な説明〕
本発明をさらに理解するために、図面が添付されている。これらの添付図面は本明細書に組み込まれ、本明細書の一部を構成する。これらの図面は、本発明の実施形態を例証し、また本明細書における記載と共に本発明の原理を説明するためのものである。本発明の別の実施形態、および本発明の意図する多くの利点については、以下の詳細な説明を参照することによって容易に理解できるであろう。これら図面中の各素子は、必ずしも互いに相対的な縮尺とはなっていない。同様の符号は、対応する同様の箇所を示している。
【０００８】
図１Ａ〜１Ｄは、半導体デバイスの概略断面図である。
【０００９】
図２Ａ〜２Ｄは、半導体デバイスの概略断面図である。
【００１０】
図３Ａ〜３Ｃは、半導体デバイスの概略断面図である。
【００１１】
図４Ａ〜４Ｃは、半導体デバイスの概略断面図である。
【００１２】
図５Ａ〜５Ｃは、半導体デバイスの概略断面図である。
【００１３】
図６Ａ及び６Ｂは、半導体デバイスの概略断面図である。
【００１４】
図７Ａ及び７Ｂは、半導体デバイスの概略断面図である。
【００１５】
図８Ａ及び８Ｂは、半導体デバイスの概略断面図である。
【００１６】
図９Ａ及び９Ｂは、半導体デバイスの概略断面図である。
【００１７】
図１０Ａ〜１０Ｃは、半導体デバイスの概略断面図である。
【００１８】
図１１Ａ〜１１Ｃは、半導体デバイスの概略断面図である。
【００１９】
〔詳細な説明〕
以下の詳細な説明では添付図面を参照する。これら添付図面は、本明細書の一部を構成するものであり、また本発明を実施し得る具体的な実施形態を例証するために示されている。これに関し、説明する（これら）図面の方向を参照して、「上」「下」「前」「後」「先端」「後端」等の方向を示す用語が使用されている。本発明の実施形態の構成要素は、多くの様々な方向に配置することができる。従って方向を表す上記用語は、例証するために用いられているものであって、限定するものではない。なお、本発明の範囲を逸脱することなく、別の実施形態を用いること、および構造的または論理的な変化を加えることができることについて理解されたい。従って以下の詳細な説明は、限定的な意味として捉えられるものではなく、本発明の範囲は特許請求の範囲によって規定される。
【００２０】
図１Ａ〜図１Ｄは、半導体デバイス１の一実施形態の概略断面図である。図１Ａは、図１Ｃの切断線Ｃ−Ｃに沿った半導体デバイス１の一区域の水平断面を示す。図１Ｂは、図１Ａの区域Ｆの拡大図である。図１Ｃは、図１Ａに係る半導体デバイス１の上記区域の切断線Ａ−Ａに沿った垂直断面を示す。図１Ｄは、図１Ａの半導体デバイスの上記区域の切断線Ｂ−Ｂに沿った概略垂直断面を示す。
【００２１】
図１Ａの水平断面図は、ボディゾーン２０に沿って伸びている。これらボディゾーン２０は、帯状に配置されており、トレンチゲート構造１６を有する帯状の並列トレンチ２６によって分離されている。あるいは、トレンチゲート構造１６は、グリッドすなわち格子状に配置されたトレンチ２６、または多角形（特に六角形）のトレンチ２６を含んでいてもよい。ゲート酸化物の厚さｄ１は、図１Ｂに示されているように、トレンチストリップ２５すなわちトレンチグリッドに沿って調節される。この調節は、ゲート酸化物の厚さｄ１の複数の区域が、左側のトレンチ壁２７において、図１Ｂに示されているトレンチ酸化物の厚さｄ２（ゲート酸化物の厚さｄ１よりも大きい）の複数の区域と、トレンチストリップ２５すなわちトレンチグリッドに沿って交互になるように行われる。図１Ｂに示されているように、ゲート酸化物の厚さｄ１の複数の区域は、トレンチ右側２８のより厚いトレンチ酸化物区域ｄ２と交互になっている。
【００２２】
本実施形態では、トレンチストリップ２５に沿ったスイッチングチャネル１７の情報のために図１Ｂに示されているチャネル幅Ｗは、図１Ａに示されているようにゲート酸化物区域２１の長さとトレンチ酸化物区域２２の長さとが等しいために、セルピッチを二倍にすることなく半減されている。対照的に、当初のセルピッチを維持することができる。チャネル幅Ｗを半減するためにセルピッチを二倍にすることによって、図１Ａ〜図１Ｄに示されているトレンチストリップ２５が１つおきにしか利用できず、これによってドリフトゾーンのシート抵抗または「広がり抵抗」が増加してしまう。これは、本実施形態では回避できる不都合点である。
【００２３】
チャネル幅Ｗを短縮することによって、トレンチストリップ２５同士の間隔を広げる必要なく、ゲート電荷も低減される。従って、「広がり抵抗」およびドリフト区域抵抗は初期の設計よりも低減される。一実施形態では、ゲート酸化物区域２１および隣接するトレンチ酸化物区域２２の長さｌｇｔは、それぞれ隣接し合うトレンチ２６の中心２９に対して、隣接し合う２つのトレンチ２６間の距離ｄのわずか二倍にすぎない。最適な一構成では、ゲート酸化物区域２１および隣接するトレンチ酸化物区域２２の長さｌｇｔは、それぞれ隣接し合うトレンチ２６の中心２９に対して、２つの隣接し合うトレンチ２６間の距離ｄと等しい。本実施形態の特に有利な形態は、スイッチングチャネルを有するゲート酸化物区域２１が、トレンチゲート構造１６の隣接し合うトレンチ２６内において互いにずれて配置される形態である。この配置は、１つのトレンチ２６のゲート酸化物区域２１が、隣接するトレンチ２６のトレンチ酸化物区域２２に対向して配置され、完全に形成されたチャネルを有する複数の領域が、ドリフトゾーン１９に沿って可能な限り均一に分配されるように行われる。さらに、本実施形態では、いずれか任意のトレンチストリップ２５のためのゲート酸化物区域２１が、左側のトレンチ壁２７および右側のトレンチ壁２８に向かって交互に配置される。この配置は、完全に形成されたチャネル区域が、左側のトレンチ壁２７および右側のトレンチ壁２８のそれぞれに対してずれるように行われる。この結果、ドリフトゾーンに電流経路がさらに均一に分配される。
【００２４】
図１Ｂは、図１Ａの区域Ｆの拡大図である。ゲート電極１５は、任意の一区域内において、一方の側には完全なスイッチングチャネルが形成され、同一区域の反対側には、トレンチ酸化物区域２２内の酸化物の厚さｄ２がより大きいために、インピーダンスチャネルが形成されないか、あるいは比較的高いインピーダンスチャネルが形成され、低いゲート電荷のみが蓄積されるように、構成されている。これらの区域は、トレンチ構造２６の中心２９を軸にして互いにずれており、またトレンチストリップ２５に沿って伸びている。
【００２５】
図１Ｃには、図１Ａの面Ａ−Ａに沿って示されている半導体デバイス１の区域の垂直断面が示されている。図１Ｃは、この半導体デバイスが、半導体基材１２と、図示されている実施形態ではドレインＤとして下面３４上に設計されたスイッチング電極１４とを有していることを示している。スイッチング電極１４は、高濃度にドープされたｎ＋型領域に隣接している。この高濃度にドープされたｎ＋型領域は、半導体基板であってよく、あるいは薄くグラインドされた半導体基板の残りであってもよい。
【００２６】
この高濃度にドープされたｎ＋型ドレインゾーン３６は、ドレインゾーン３６よりも低い濃度でドープされたフィールドストップゾーン３７内に結合されている。フィールドストップゾーン３７は、半導体基材１２の前面３８に向かって、低濃度にドープされたｎ−型ドリフトゾーン１９に隣接している。前面３８の近傍では、ｐ型ボディゾーン２０がセルフィールドを通過して伸びている。ここでは、トレンチゲート電極１５に適切な電圧が印加された場合、表面付近の高濃度にドープされたｎ＋型ソースゾーン１８と低濃度にドープされたｎ−型ドリフトゾーン１９との間に、垂直スイッチングチャネル１７が形成されうる。
【００２７】
一実施形態では、図１Ａの切断線Ａ−Ａに沿ったこの断面内において、右側のトレンチ壁２８のみにゲート酸化物区域２１を設けることによって、スイッチングチャネル１７のチャネル幅Ｗが縮小される。左側のトレンチ壁２７では、より厚いトレンチ酸化物２３が、チャネルの形成を妨害または防止する。ここに共に示されているゲート電極１５はゲートを形成しており、また、半導体デバイス１のソースＳを表す第１のスイッチング電極１３外において前面３８に導かれている。
【００２８】
図１Ａ〜図１Ｄには、ボディゾーン２０内におけるスイッチングチャネル１７の形成が破線で示されている。その端部３２では、スイッチングチャネル１７がドリフトゾーン１９に達している。ここでは、電流が、オン状態において水平方向に可能な限り均一に広がることが期待される。これは、図１Ｃに示されている断面パターンと、図１Ｄに示されている断面パターンとを、トレンチストリップ２５に沿って交互に配置することによって確実となる。
【００２９】
図１Ｄは、図１Ａの切断線Ｂ−Ｂに沿った半導体デバイス１の垂直概略断面図である。前の図と同一の機能を有する部品は同一の参照符号によって識別し、再度の説明は省略する。この断面図は、トレンチストリップ２５のこの区域内において、適切な電位が印加される場合にはスイッチングチャネル１７がボディゾーンの左側のトレンチ壁２７に形成されるが、トレンチ酸化物２３がより厚いためにトレンチ壁２８に沿ってチャネルが形成されない点において、図１Ｃとは異なる。
【００３０】
従って、トレンチゲート構造１６のゲート電極１５のために酸化物幅を調節することによって、ゲート電荷を低減しながら、事前に設定されたセルピッチを維持することができる。ここに図示されているトレンチゲート構造の代わりに、フィールドプレートトレンチ構造にも、このチャネル幅の縮小を適用することができる。フィールドプレートトレンチ構造では、図１Ｄに点線で示されているフィールドプレート領域３９をゲート電極１５の下に配置することができる。これらは、半導体基材内を、ドリフトゾーン１９の垂直端部の方向に広がりうる。この関連において、フィールドプレート領域３９をゲート電極１５に電気的に接続することも可能である。
【００３１】
図２Ａ〜図２Ｄは、半導体デバイス２の概略断面図である。図２Ａは、図２Ｃの切断線Ｃ−Ｃに沿ったボディゾーン２０の水平断面図である。本実施形態では、図２Ａに示されるようなトレンチストリップ２５の形状の、トレンチ構造２６が、ボディゾーンを個々のセルに分割し、かつ、トレンチ構造２６内の細長いゲート電極１５の幅が、ｂ１及びｂ２に調節されていることにより、ゲート電荷が低減される。これについては、図２Ｂに輪状線で示されている区域Ｆを参照しながら詳述する。
【００３２】
トレンチの中心２９を軸とした電極の断面は、図１では非対称であるが、図２Ｂに係る一実施形態でのゲート電極１５の断面図は、トレンチの中心２９を軸として対称的な構成を示している。トレンチの中心と対称を成す幅ｂ１と幅ｂ２との間の区域内においてゲート電極１５の幅ｂを変更することによって、チャネル幅Ｗひいてはゲート電荷が低減される。トレンチ壁２７および２８に向かう幅ｂ１を有する区域内には、トレンチ壁２７または２８とゲート電極１５との間にゲート酸化物２１が設けられている。一方、区域２２内に、ゲート電極１５の両側に、より小さい電極幅ｂ２の区域内に、ゲート酸化物２１よりも厚いトレンチ酸化物２３が設けられている。
【００３３】
この結果、適切なゲート電圧が印加された場合、この区域２２におけるボディゾーン２０内にチャネルは形成されない。しかし、図２Ｃに示されているボディゾーンの下に配置されたドリフトゾーン１９内において、スイッチングチャネル１７の端部３２間に、比較的均一な電流密度の分布を得るために、チャネル形成区域２１がトレンチストリップ２５毎に互いにずれて配置される。この結果、図２Ｃおよび図２Ｄに示されているように、２つの異なる断面パターンが得られる。図２Ｃの断面図では、チャネルを含むゲート電極区域１５が、ゲート電極の電気的接続区域４０と交互になっている。図２Ａの面Ｂ-Ｂに沿った断面である図２Ｄでは、この順序は逆になっている。
【００３４】
図３Ａ〜図３Ｃは、半導体デバイス３の概略断面図である。一実施形態では、いかなるチャネルも形成しないトレンチ酸化物を含む区域２２を用いて、導電性電極４１であるフィールドプレートが設置される。これら導電性電極４１は、スイッチング電極のうちの１つに電気的に接続されており、またこれら導電性電極４１には、特にソース電位を印加することができる。従って、これら導電性電極４１は追加的な遮蔽となって、チャネルの形成を完全に妨害する。同時に、トレンチ酸化物区域２２内のこれら電極４１が、トレンチゲート構造１６の下に配置されたフィールドプレート３９に接続されうる。このことによって、フィールドプレートトレンチを備えたトランジスタが設けられる。ゲート電極区域１５と電極４１との間には、追加のゲート−ソースキャパシタンスが形成される。この形成は、ゲート電極区域１５と電極４１との間の酸化物がゲート酸化物区域２１内の酸化物よりも薄い場合のみにゲート−ソースキャパシタンスが低減されるように行われる。しかしゲート−ドレインキャパシタンスは、ソース電位での電極４１の遮蔽作用によって顕著に低減され、本実施形態ではスイッチング損失が最大限に低減される一方、ドライバの電力要件は、低減されたとしてもわずかである。
【００３５】
図３Ａは、半導体デバイス３のベースゾーン２０の水平断面である。ゲート電極の輪郭は図２に示されているものと類似しているが、本実施形態では、チャネル１５を形成するゲート電極１５の区域２１が、隣接し合う２つのトレンチストリップ２５内において直接対向して配置されている。
【００３６】
図３Ｂは、図３Ａの切断線Ａ−Ａに沿った概略垂直断面図である。セルのベースゾーン２０内には、チャネル１７を形成し幅ｂ１を有するゲート区域が互いに対向して配置されている。各セルのドリフトゾーン１９内のトレンチゲート構造の下には、フィールドプレート領域３９が設けられている。このようなフィールドプレート領域３９は、フローティングであってよく、あるいは図３Ｃに示されているようにソースＳに電気的に接続されていてもよい。
【００３７】
図３Ｃは、図３Ａの切断線Ｂ−Ｂに沿った概略断面図である。図３Ａに示されているトレンチ酸化物２３の区域２２内の遮蔽電極４１は、トレンチゲート構造１６の下のドリフトゾーン１９内のフィールドプレート領域３９がソース電位になるように、第１のスイッチング電極１３ひいてはソースＳとの電気的接続を提供する。縮小された幅ｂ２を有するゲート電極１５の区域は、チャネル１７を形成するゲート電極１５の区域２１間同士の接続のためのみに用いられる。
【００３８】
図４Ａ〜図４Ｃは、半導体デバイス４の一実施形態の概略断面図である。図４Ａは、図４Ｂおよび図４Ｃの切断線Ｃ−Ｃに沿った半導体デバイス４のボディゾーン２０の水平断面である。この水平断面図は、チャネル１７を形成する隣接し合う２つのトレンチストリップ２５の区域が互いに対向して配置されておらず、互いにずれて配置されている点において、図３Ａとは異なる。このずれによって、ドリフトゾーン内における電流フローがより均一になる。
【００３９】
図４Ｂは、図４Ａの切断線Ａ−Ａに沿った概略垂直断面図である。チャネル１７を形成する区域同士をずらして配置した結果、この断面図において、ゲート電極区域２１がゲート電極１５の接続区域４０と交互になる。この半導体デバイス４では、ドリフトゾーン１９は、フィールドプレート領域３９によって同様に細分化される。フィールドプレート領域３９は、接続または遮蔽電極４１によって、半導体基材１２の前面３８上の第１のスイッチング電極１３に接続される。
【００４０】
図４Ｃは、図４Ａの切断線Ａ−Ａに沿った半導体デバイス４の変形例の概略垂直断面図である。前の図と同一の機能を有する部品は同一の参照符号によって識別し、再度の説明は省略する。この断面図は、ドリフトゾーン１９内にフィールドプレートがなく、遮蔽電極４１が半導体基材１２の前面３８上の第１のスイッチング電極１３に接続されておらず、すなわちフローティングである点において、図４Ｂとは異なる。
【００４１】
図５Ａ〜図５Ｃは、半導体デバイス５の一実施形態の概略断面図である。図５Ａは、半導体デバイス５のボディゾーン２の水平断面である。ボディゾーン２０は、適切なトレンチストリップ２５によって、セルピッチｒを有する複数のセルに細分化されている。
【００４２】
一実施形態では、トレンチストリップ２５は、中心に配置されたゲート電極を有していない。この代わりに、トレンチの中心２９に、トレンチ酸化物２３によって周囲の半導体基材から両側が絶縁された中心フィールドプレート３０が設けられている。ボディゾーン２０には、トレンチ酸化物２３内に、ゲート酸化物区域２１によってトレンチ壁２７および２８に向かって絶縁されたゲート電極区域１５が設けられている。これらのゲート酸化物区域１５によって、ボディゾーン２０内におけるチャネル１７の形成が可能になる。チャネル幅は、ここでもまた、トレンチストリップ２５に沿ってゲート電極区域１５が分布しているがゆえに縮小される。
【００４３】
図５Ｂは、図５Ａの切断線Ａ−Ａに沿った概略垂直断面図である。この断面図は、破線４２で示された中心フィールドプレート３０がソース電位にあることを示している。図５Ｂに係るこの垂直断面図では、ゲート電極区域１５は左側のトレンチ壁２７に近接し、より厚いトレンチ酸化物２３は右側のトレンチ壁２８に配置されている。このような中心フィールドプレート３０を用いることによって、ドリフトゾーン１９内におけるドーピング材料のレベルを上げることができる。それゆえ、ドリフトゾーン１９がｎ型ゾーンであると見なすことができ、また半導体デバイス５のオン抵抗Ｒｏｎ・Ａが低減されるようになる。これは、図３および図４の半導体デバイス３および４にも適用される。
【００４４】
図５Ｃは、図５Ａの切断線Ｂ−Ｂに沿った垂直断面図である。これは、チャネル１７を形成するゲート電極区域１５が右側のトレンチ壁２８の領域内に配置されている点において、図５Ｂに係る断面図とは異なる。従って、チャネル１７を形成するゲート電極区域１５は、隣接するトレンチストリップ２５内において互いにずれている。ゲート電極１５は共にゲートを形成し、半導体デバイス５のソースＳを表す第１のスイッチング電極１３の外側において前面３８に導かれている。原理上は、チャネル幅を所望の通りに縮小することができるが、図１〜図５は、これらの実施形態においてチャネル幅がほぼ半減されていることを示している。以下に説明する実施形態では、より小さいチャネル幅が達成される。
【００４５】
図６Ａおよび図６Ｂは、半導体デバイス６の一実施形態の概略断面図である。図６Ａは、図６Ｂの切断線Ｃ−Ｃに沿った半導体デバイス６のボディゾーン２０の水平断面である。本実施形態では、ゲート電極区域１５は、トレンチストリップ２５内においてソース電位にある区域２２と交互になっている。ソース電位にある区域２２はゲート電極区域１５よりも長く、チャネル幅を約三分の一に縮小している。本実施形態は、トレンチ酸化物区域が、ゲート電極１５が遮断されるトレンチゲート構造１６の区域２２内に位置している点において、上述の実施形態とは異なる。
【００４６】
ソース電位にある区域２２とトレンチストリップ２５内のゲート区域１５との長さの比率を変化させることによって、スイッチングチャネル１７のチャネル幅Ｗ、ひいてはゲート電極上においてシフトされる電荷を、所望の通りに低減することができる。ゲートキャパシタンスが同時に低減されるため、このような半導体デバイスの遮断周波数は、より高い電位スイッチング周波数へシフトする。特に、ゲートキャパシタンスと同時に、フィードバックキャパシタンスおよびそれに関連する出力キャパシタンスも低減される。
【００４７】
スイッチングチャネル１７のチャネル幅Ｗは、ゲート酸化物区域２１および隣接するトレンチ酸化物区域２２の長さｌｇｔの半分以下になるまで縮小することができる。この結果、このような半導体デバイス６の遮断周波数を、より高いスイッチング周波数へシフトすることができる。
【００４８】
別の実施形態では、スイッチングチャネル１７のチャネル幅Ｗを、ゲート酸化物区域２１および隣接するトレンチ酸化物区域２２の長さｌｇｔの四分の一以下に縮小することができる。この結果、このような半導体デバイス６の遮断周波数を、上記よりも高いスイッチング周波数へシフトすることができる。
【００４９】
さらに、スイッチングチャネル１７のチャネル幅Ｗを、ゲート酸化物区域２１および隣接するトレンチ酸化物区域２２の長さｌｇｔの十分の一以下に縮小することができる。この結果、このような半導体デバイス６の遮断周波数を、上述の２つの実施形態よりも高いスイッチング周波数へシフトすることができる。
【００５０】
図６Ｂは、図６Ａの切断線Ａ−Ａに沿った半導体デバイス６の概略垂直断面図である。チャネル１７を形成するゲート電極区域１５は、ソース電位にある区域２２と交互になっている。ソース電位にある区域２２さえ、このソース電位をボディゾーン内の電位から絶縁するために、ゲート酸化物の厚さにほぼ対応する比較的薄い絶縁体を有している。しかし、このボディゾーン領域内での電界強度および電圧差は最小限であるため、この比較的小さい酸化物の厚さは十分である。
【００５１】
ドリフトゾーン内に顕著に高い電界強度が構築され、図７に示されているように、ソース電位にあるフィールドプレートは、これに対応するより厚いトレンチ酸化物により、囲まれる必要がある。
【００５２】
図７Ａおよび図７Ｂは、半導体デバイス７の一実施形態の概略断面図である。前の図と同一の機能を有する部品は同一の参照符号によって識別し、再度の説明は省略する。図７Ｂの面Ｃ-Ｃに沿った図７Ａの水平断面図は、図６Ａの水平断面図とは異なっていないが、図７Ｂの垂直断面図は、フィールドプレート領域３９がトレンチゲート構造１６の下に配置されている点で明らかに変化している。これらフィールドプレート領域３９は、ドリフトゾーン１９内の全てのフィールドプレート領域３９がソース電位となるように、区域２２内においてソース電位に接続されている。ドリフトゾーン１９内のフィールドプレート領域３９を、そこに広がる電界強度から絶縁するために、トレンチ酸化物２３は、ゲート電極区域１５内のゲート酸化物２１よりも著しく厚い。
【００５３】
図８Ａおよび図８Ｂは、半導体デバイス８の一実施形態の概略断面図である。図８Ａは、図８Ｂの切断線Ｃ−Ｃに沿った半導体デバイス８のボディゾーン２０の水平断面図を示し、ゲート電極区域１５が、トレンチストリップ２５内においてソース電位にある区域２２と交互になっている点で、上述の実施形態の水平断面図とは異なる。しかし、ソース電位にある区域２２は、ボディゾーン領域内のより厚いトレンチ酸化物２３によって囲まれている一方、図７Ａのゲート酸化物２１と同等の厚さであるか、あるいは図７Ａのゲート酸化物２１よりも薄い。これは、図８Ａの切断線Ａ−Ａに沿った垂直断面図である図８Ｂによっても確認される。図８Ｂは、ソース電位に接続された区域が、より厚いトレンチ酸化物２３によって全体的に囲まれていることを示している。ゲート電極区域１５と同様、この区域２２は、導電性材料から形成することができ、例えば、ポリシリコン、アモルファスシリコン、および／または金属を含む群から形成することができる。
【００５４】
図９Ａおよび図９Ｂは、半導体デバイス９の一実施形態の概略断面図である。半導体デバイス９のボディゾーン２０の水平断面図を示す図９Ａは、図８Ａの水平断面図と同じである。図９Ａの切断線Ａ−Ａに沿った概略垂直断面図を示す図９Ｂは、図８Ｂに示されている構造に加えて、ドリフトゾーン１９内に設けられたフィールドプレート領域３９を示している。フィールドプレート領域３は、区域２２によって囲まれており、また第１のスイッチング電極１３に電気的に接続されており、すなわちソースＳの電位にある。ゲート電極区域Ｇは、第１のスイッチング電極１３の外側および図の平面の外側において、半導体基材１２の前面３８に導かれている。
【００５５】
図１０Ａ〜図１０Ｃは、半導体デバイス１０の一実施形態の概略断面図である。原理上は、半導体デバイス１０のボディゾーン２０の水平断面図を示す図１０Ａは、図８Ａに示す水平断面図と図９Ａに示す水平断面図との組み合わせである。より広い区域を有するトレンチストリップ２５は、より狭い区域を有するトレンチストリップ２５と交互になっている。しかし、より狭い区域２２およびより広い区域２２は両方とも、図１０Ｂおよび図１０Ｃに示されているボディゾーン２０の領域内においてソース電位に接続されている。
【００５６】
図１０Ｂは、図１０Ａの切断線Ａ−Ａに沿った垂直断面図である。この断面図では、ゲート電極区域１５が、ボディゾーン領域２０内の狭いソース接続領域２２と交互になっている。図１０Ｃは、図１０Ａの切断線Ｂ−Ｂに沿った垂直断面図であり、ソース電位に接続された顕著に広い区域が、トレンチストリップ２５毎にゲート電極区域１５と交互になっている。
【００５７】
図１１Ａ〜図１１Ｃは、半導体デバイス１１の一実施形態の概略断面図である。半導体デバイス１１のボディゾーン２０の水平断面図は、図１０Ａに示されている半導体デバイス１０のボディゾーン２０の水平断面図に対応している。相違は、垂直断面図に見られ、この垂直断面図では、図１１Ｂおよび図１１Ｃに示されるように、フィールドプレート領域３９がドリフトゾーン１９内のトレンチゲート電極の下に設けられている。この結果、ドリフトゾーン１９内のドーピング材料の濃度を、図１０に示されている半導体デバイスよりも遥かに高くすることができる。図１１Ａの切断線Ａ−Ａに沿った垂直断面図を示す図１１Ｂでは、フィールドプレート領域３９は、ボディゾーン領域内の狭い区域２２を介して、第１の電極１３に電気的に接続されている。図１１Ｃでは、この接続は、トレンチストリップ２５内のボディゾーンの領域内の顕著に広い区域を介して得られる。
【００５８】
これらの実施形態は、ｎ−およびｐ−チャネルトランジスタ、およびＩＧＢＴ(絶縁ゲートバイポーラトランジスタ）またはＭＣＴ（ＭＯＳ制御サイリスタ)などのバイポーラデバイスの両方に用いることができる。しかしその適用性は、これらのタイプの半導体デバイスに限定されるものではない。
【００５９】
このような半導体デバイス１〜１１を製造するために用いられる方法は、トレンチ壁とトレンチ底部とを有するトレンチ構造の完成後に以下の処理を含んでいる。まず、トレンチ壁およびトレンチ底部に第１の絶縁層が配置される。この層は、ゲート絶縁膜よりも厚く、例えば酸化ケイ素または窒化ケイ素から成る。次に、トレンチ壁２６および２７の区域がエッチングされる。露出された区域には、上記第１の絶縁層よりも遥かに薄く、例えば酸化物または窒化物から成る、ゲート絶縁膜が配置される。あるいは、厚さの異なるゲート絶縁膜およびトレンチ酸化物を得ることもできる。このためには、まずトレンチ壁およびトレンチ底部にゲート酸化物を配置し、次にこれを誘電体層（例えば窒化物層）で被覆し、その複数の区域を除去して、その上部の被覆されていない区域内に、上記誘電体層よりも厚いトレンチ酸化物を熱酸化によって配置する。次に、上記トレンチ構造にゲート電極が充填される。このゲート電極の幅は、絶縁体の厚さを変化させることによって部分的に調節される。
【００６０】
次に、上記半導体デバイスに、公知の製造方法処理を用いて、第１のスイッチング電極、第２のスイッチング電極、およびトレンチゲート構造を設けることができる。この製造では、従来の処理を広範囲に用いることができるが、ゲート電極の調節には、従来のマスクセットとは異なるマスクセットを用いなければならない。続いて、後述の処理を用いてトレンチ構造を製造することができる。
【００６１】
一実施形態では、まず、ドリフトゾーン材料から成る第１の導電型の前面第１の層と、上記ドリフトゾーン材料よりも高濃度にドープされた裏面層とを有する、半導体ウェハが製造される。次に、前面から、第１の導電型に相補的な第２の導電型の第２の層が、上記第１の層ほど濃度が高くないボディゾーン材料として、表面付近に導入される。最後に、ドリフトゾーン材料よりも高い不純物濃度で高濃度にドープされ、また上記第２の層ほど深くないｎ＋型ソースゾーンが形成される。これは、第１の導電型の第３の層の、表面付近において高濃度にドープされたゾーンを、ボディゾーン材料内にマスクを用いて選択的に導入することによって形成される。
【００６２】
半導体ウェハの準備後、トレンチ壁およびトレンチ底部を有するトレンチ構造のマスクを用いた選択的導入を行うことができる。これらトレンチ構造は、高濃度にドープされたゾーンの領域内に配置され、エッチング処理において少なくとも第３の層および第２の層を貫通し、トレンチ底部は第１の層内に伸びる。トレンチ底部が第１の層内に伸びる深さに応じて、トレンチ構造内にトレンチゲート構造および／またはフィールドプレートトレンチを設置することができる。
【００６３】
ゲート絶縁膜よりも厚い第１の絶縁層をトレンチ壁およびトレンチ底部に配置するために、ＣＶＤまたはＰＶＣ処理を用いることができる。ゲート絶縁膜よりも厚い第１の絶縁層は、トレンチ壁およびトレンチ底部の熱酸化によっても、トレンチ壁およびトレンチ底部に配置することができる。トレンチ壁およびトレンチ底部の区域は、プラズマ内での同位体反応性イオンエッチングまたは湿式化学エッチングを用いて同時に露出される。
【００６４】
トレンチ壁の露出された区域に精密かつ薄いゲート酸化物層を製造することのできる熱酸化を用いることによって、露出された区域にゲート絶縁膜が配置される。トレンチ構造に、導電性ボディシリコン、アモルファスシリコン、または金属を堆積することによって幅が調節された区域を有するゲート電極を充填することができる。
【００６５】
トレンチ構造の適切な多相処置を用いることによって、トレンチゲート構造に加えて、トレンチ構造の少なくとも一部に、ボディゾーンの領域内に別のフィールドプレート構造を製造することができる。このフィールドプレート構造は、上述の実施形態において設けられているように、トレンチゲート構造の下にトレンチゲート構造に隣接して、あるいはトレンチゲート構造の代わりに設けられる。この目的のために、ゲート酸化物とは異なる、ゲート酸化物よりも厚い第１の誘電体がトレンチ壁に配置される。この高さは、フィールドプレート材料の堆積前に補助層を用いることによって、あるいは、フィールドプレート材料そのものを用いることによって構造化される。次に、ゲート酸化物が配置される。次に、厚い酸化物を有する領域のみが充填されて、薄い酸化物を有する領域は被覆のみが成されるように、上記フィールドプレート材料が薄く配置される。フィールドプレート材料の区域が除去された後、上記ゲート酸化物が除去されて、新たなゲート酸化物が形成されうる。このゲート酸化物上には、ゲート電極が設置される。
【００６６】
本明細書において、具体的な実施形態について図示および説明してきたが、当該分野において通常の知識を有する者であれば、本発明の範囲を逸脱することなく、図示および説明してきたこれらの実施形態の代わりに、様々な別の、および／または同等の実施形態を用いることができることについて理解するであろう。本出願は、本明細書に記載の具体的な実施形態の任意の適応または改変を含んでいる。従って本発明は、特許請求の範囲および特許請求の範囲に相当する部分によってのみ限定される。
【図面の簡単な説明】
【００６７】
【図１Ａ】半導体デバイスの概略断面図である。
【図１Ｂ】半導体デバイスの概略断面図である。
【図１Ｃ】半導体デバイスの概略断面図である。
【図１Ｄ】半導体デバイスの概略断面図である。
【図２Ａ】半導体デバイスの概略断面図である。
【図２Ｂ】半導体デバイスの概略断面図である。
【図２Ｃ】半導体デバイスの概略断面図である。
【図２Ｄ】半導体デバイスの概略断面図である。
【図３Ａ】半導体デバイスの概略断面図である。
【図３Ｂ】半導体デバイスの概略断面図である。
【図３Ｃ】半導体デバイスの概略断面図である。
【図４Ａ】半導体デバイスの概略断面図である。
【図４Ｂ】半導体デバイスの概略断面図である。
【図４Ｃ】半導体デバイスの概略断面図である。
【図５Ａ】半導体デバイスの概略断面図である。
【図５Ｂ】半導体デバイスの概略断面図である。
【図５Ｃ】半導体デバイスの概略断面図である。
【図６Ａ】半導体デバイスの概略断面図である。
【図６Ｂ】半導体デバイスの概略断面図である。
【図７Ａ】半導体デバイスの概略断面図である。
【図７Ｂ】半導体デバイスの概略断面図である。
【図８Ａ】半導体デバイスの概略断面図である。
【図８Ｂ】半導体デバイスの概略断面図である。
【図９Ａ】半導体デバイスの概略断面図である。
【図９Ｂ】半導体デバイスの概略断面図である。
【図１０Ａ】半導体デバイスの概略断面図である。
【図１０Ｂ】半導体デバイスの概略断面図である。
【図１０Ｃ】半導体デバイスの概略断面図である。
【図１１Ａ】半導体デバイスの概略断面図である。
【図１１Ｂ】半導体デバイスの概略断面図である。
【図１１Ｃ】半導体デバイスの概略断面図である。
【図１Ａ】
2010062557.tif 000003
【図１Ｂ】
2010062557.tif 000004
【図１Ｃ】
2010062557.tif 000005
【図１Ｄ】
2010062557.tif 000006
【図２Ａ】
2010062557.tif 000007
【図２Ｂ】
2010062557.tif 000008
【図２Ｃ】
2010062557.tif 000009
【図２Ｄ】
2010062557.tif 000010
【図３Ａ】
2010062557.tif 000011
【図３Ｂ】
2010062557.tif 000012
【図３Ｃ】
2010062557.tif 000013
【図４Ａ】
2010062557.tif 000014
【図４Ｂ】
2010062557.tif 000015
【図４Ｃ】
2010062557.tif 000016
【図５Ａ】
2010062557.tif 000017
【図５Ｂ】
2010062557.tif 000018
【図５Ｃ】
2010062557.tif 000019
【図６Ａ】
2010062557.tif 000020
【図６Ｂ】
2010062557.tif 000021
【図７Ａ】
2010062557.tif 000022
【図７Ｂ】
2010062557.tif 000023
【図８Ａ】
2010062557.tif 000024
【図８Ｂ】
2010062557.tif 000025
【図９Ａ】
2010062557.tif 000026
【図９Ｂ】
2010062557.tif 000027
【図１０Ａ】
2010062557.tif 000028
【図１０Ｂ】
2010062557.tif 000029
【図１０Ｃ】
2010062557.tif 000030
【図１１Ａ】
2010062557.tif 000031
【図１１Ｂ】
2010062557.tif 000032
【図１１Ｃ】
2010062557.tif 000033