(57)【要約】【課題】  シリコン基板１の上面に集積回路２、該集積回路２に接続された静電気保護回路４および該静電気保護回路４に接続された接続パッド３が設けられ、それらの上に絶縁膜が設けられ、その上に配線１０が接続パッド３に接続されて設けられ、配線１０の接続パッド部１０ｂ上に柱状電極１３が設けられた半導体装置において、配線１０に外部からの静電気に起因する過電流が流れても、集積回路２にダメージを与えることがないようにする。【解決手段】  複数の接続パッド３はマトリクス状に配置されている。配線１０は集積回路２と重ならない位置に配置されている。これにより、配線１０に外部からの静電気に起因する過電流が流れても、集積回路２にダメージを与えることがないようにすることができる。【選択図】  図１
2010087113.tif 000002
【特許請求の範囲】
【請求項１】
上面に集積回路が設けられた半導体基板と、前記半導体基板上に設けられ、それぞれ、接続パッド、前記集積回路と前記接続パッドとの間に配置された静電気保護回路、前記接続パッドに接続された配線および前記配線の接続パッド部上に設けられた外部接続用電極を有する複数の入力部とを備え、全ての前記入力部の前記配線は前記集積回路と重ならない位置に配置されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の発明において、複数の前記入力部はマトリクス状に配置されていることを特徴とする半導体装置。
【請求項３】
請求項１に記載の発明において、全ての前記入力部は前記集積回路と重ならない位置に配置されていることを特徴とする半導体装置。
【請求項４】
請求項１に記載の発明において、前記半導体基板上に複数の前記接続パッドおよび複数の前記静電気保護回路がマトリクス状に設けられ、それらの上に絶縁膜が設けられ、前記絶縁膜上に前記配線が前記接続パッドに接続されて設けられ、前記配線の接続パッド部上に前記外部接続用電極が設けられていることを特徴とする半導体装置。
【請求項５】
請求項４に記載の発明において、前記接続パッドおよび前記静電気保護回路は前記外部接続用電極の近傍に配置されていることを特徴とする半導体装置。
【請求項６】
請求項４に記載の発明において、前記接続パッドおよび前記静電気保護回路は前記外部接続用電極の真下に配置されていることを特徴とする半導体装置。
【請求項７】
請求項４〜６のいずれかに記載の発明において、前記外部接続用電極は柱状電極であり、且つ、前記柱状電極の周囲に封止膜が設けられていることを特徴とする半導体装置。
【請求項８】
請求項７に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
【請求項９】
請求項４〜６のいずれかに記載の発明において、前記外部接続用電極は半田ボールであり、前記配線の接続パッド部以外を覆うオーバーコート膜を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置に関する。
【背景技術】
【０００２】
従来の半導体装置には、ＣＳＰ（chip size package）と呼ばれるものがある(例えば、特許文献１参照)。この半導体装置は、上面に所定の機能の集積回路が設けられた半導体基板を備えている。半導体基板の上面周辺部には複数の接続パッドが集積回路に接続されて設けられている。半導体基板の上面において接続パッドの中央部を除く領域には絶縁膜が設けられている。
【０００３】
絶縁膜の上面には配線が接続パッドに接続されて設けられている。配線の接続パッド部上面には柱状電極が設けられている。配線を含む絶縁膜の上面には封止膜がその上面が柱状電極の上面と面一となるように設けられている。柱状電極の上面には半田ボールが設けられている。ここで、複数の柱状電極およびその台座となる配線の接続パッド部はマトリクス状に配置されている。
【０００４】
【特許文献１】特開２００５−１８３８６８号公報
【０００５】
ところで、上記従来の半導体装置では、柱状電極に外部から静電気が侵入し、この侵入した静電気が配線および接続パッドを介して集積回路に到達すると、集積回路が静電破壊するおそれがある。そこで、接続パッドと集積回路との間に静電気保護回路を設けると、集積回路のそのような静電破壊を防止することができる。
【０００６】
しかるに、上記従来の半導体装置では、半導体基板の上面周辺部に複数の接続パッドが配置され、接続パッドに接続された配線の接続パッド部がマトリクス状に配置されているため、半導体基板上の中央部に配置された接続パッド部を有する配線の引き回し線部が半導体基板上の周辺部に配置された接続パッド部を有する配線の接続パッド部間を通過して延出されることになる。
【０００７】
このため、半導体基板上の中央部に配置された接続パッド部を有する配線の引き回し線部は比較的長くなってしまう。一方、半導体基板の上面に集積回路を形成するが、集積回路形成面積に限界があるため、半導体基板上の中央部に配置された接続パッド部を有する配線の比較的長い引き回し線部下にも集積回路を形成せざるを得ない。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上記従来の半導体装置では、半導体基板上の中央部に配置された柱状電極に外部から静電気が侵入し、この侵入した静電気が半導体基板上の中央部に配置された接続パッド部を有する配線の引き回し線部に到達すると、当該引き回し線部に過電流が流れ、当該引き回し線部下の集積回路にダメージを与えることがあるという問題があった。
【０００９】
そこで、この発明は、配線に外部からの静電気に起因する過電流が流れても、集積回路にダメージを与えることがないようにすることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１に記載の発明は、上面に集積回路が設けられた半導体基板と、前記半導体基板上に設けられ、それぞれ、接続パッド、前記集積回路と前記接続パッドとの間に配置された静電気保護回路、前記接続パッドに接続された配線および前記配線の接続パッド部上に設けられた外部接続用電極を有する複数の入力部とを備え、全ての前記入力部の前記配線は前記集積回路と重ならない位置に配置されていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、複数の前記入力部はマトリクス状に配置されていることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、全ての前記入力部は前記集積回路と重ならない位置に配置されていることを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記半導体基板上に複数の前記接続パッドおよび複数の前記静電気保護回路がマトリクス状に設けられ、それらの上に絶縁膜が設けられ、前記絶縁膜上に前記配線が前記接続パッドに接続されて設けられ、前記配線の接続パッド部上に前記外部接続用電極が設けられていることを特徴とするものである。
請求項５に記載の発明は、請求項４に記載の発明において、前記接続パッドおよび前記静電気保護回路は前記外部接続用電極の近傍に配置されていることを特徴とするものである。
請求項６に記載の発明は、請求項４に記載の発明において、前記接続パッドおよび前記静電気保護回路は前記外部接続用電極の真下に配置されていることを特徴とするものである。
請求項７に記載の発明は、請求項４〜６のいずれかに記載の発明において、前記外部接続用電極は柱状電極であり、且つ、前記柱状電極の周囲に封止膜が設けられていることを特徴とするものである。
請求項８に記載の発明は、請求項７に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項９に記載の発明は、請求項４〜６のいずれかに記載の発明において、前記外部接続用電極は半田ボールであり、前記配線の接続パッド部以外を覆うオーバーコート膜を有することを特徴とするものである。
【発明の効果】
【００１１】
この発明によれば、全ての入力部の配線を集積回路と重ならない位置に配置しているので、配線に外部からの静電気に起因する過電流が流れても、集積回路にダメージを与えることがないようにすることができる。
【発明を実施するための最良の形態】
【００１２】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の半田ボールを省略した状態における透過平面図を示し、図２は図１に示す半導体装置の１つの柱状電極およびそれに電気的に接続された部分の断面図を示す。
【００１３】
この半導体装置は、一般的にはＣＳＰと呼ばれるものであり、シリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路２が設けられている。集積回路２は、詳細には図示していないが、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子によって構成されている。集積回路２の形成領域については後で説明する。
【００１４】
シリコン基板１の上面において集積回路２形成領域を除く領域にはアルミニウム系金属からなる複数の接続パッド３がマトリクス状に設けられている。接続パッド３は３×４＝１２個のみを図示するが、実際には多数マトリクス状に配列されている。シリコン基板１の上面において集積回路２と接続パッド３との間には静電気保護回路４が設けられている。静電気保護回路４の詳細については後で説明する。
【００１５】
静電気保護回路４と接続パッド３とは、その間におけるシリコン基板１の上面に設けられたアルミニウム系金属からなる第１の下層配線６を介して接続されている。
【００１６】
シリコン基板１、集積回路２、接続パッド３、静電気保護回路４および第１の下層配線６の上面には酸化シリコン等からなるパッシベーション膜７およびポリイミド系樹脂等からなる保護膜８が設けられている。この場合、接続パッド３の中央部に対応する部分におけるパッシベーション膜７および保護膜８には開口部９が設けられている。
【００１７】
保護膜８の上面には配線１０が設けられている。配線１０は、保護膜８の上面に設けられた銅を含む金属からなる下地金属層１１と、下地金属層１１の上面に設けられた銅からなる上部金属層１２との２層構造となっている。配線１０の一端部は、パッシベーション膜７および保護膜８の開口部９を介して接続パッド３に接続されている。ここで、配線１０は、接続パッド３に接続された接続部１０ａと、先端の接続パッド部１０ｂと、その間の引き回し線部１０ｃとからなっている。
【００１８】
配線１０の接続パッド部１０ｃ上面には銅からなる柱状電極（外部接続用電極）１３が設けられている。配線１０を含む保護膜８の上面にはエポキシ系樹脂等からなる封止膜１４がその上面が柱状電極１３の上面と面一となるように設けられている。柱状電極１０の上面には半田ボール１５が設けられている。
【００１９】
ここで、静電気保護回路４、第１の下層配線６、接続パッド３、配線１０、柱状電極１３および半田ボール１５により、入力部１６が構成されている。複数の入力部１６は、接続パッド３と同様に、マトリクス状に配置されている。接続パッド３および静電気保護回路４は柱状電極１３の近傍（図１において柱状電極１３の右側）に配置されている。
【００２０】
集積回路２は、シリコン基板１の上面において入力部１６の配置領域以外の領域に配置されている。図１においては、集積回路２は、各列に配置された入力部１６の上側および最終列以外の各列に配置された入力部１６の行方向両側に配置されている。したがって、全ての入力部１６、特に、その配線１０は集積回路２と重ならない位置に配置されている。
【００２１】
次に、図３は図２に示す部分の回路図を示す。静電気保護回路４は、第１の下層配線６と集積回路２との間に配置された抵抗２１と、抵抗２１の集積回路２側とグランド電位ＧＮＤとの間に設けられた第２の下層配線２２の途中に介在された第１のダイオード２３と、抵抗２１の集積回路２側と電源電位ＶＣＣとの間に設けられた第３の下層配線２４の途中に介在された第２のダイオード２５とにより、構成されている。この場合、第１のダイオード２３の棒側は抵抗２１に接続され、第２のダイオード２５の矢印側は抵抗２１に接続されている。
【００２２】
次に、この回路の動作について説明する。柱状電極１３に外部から静電気が侵入しない通常の状態では、柱状電極１３には電源電位ＶＣＣとグランド電位ＧＮＤとの電位差を有する信号（パルス等）しか入力されないので、柱状電極１３から信号が接続パッド３および抵抗２１等を介して集積回路２に流れるが、電源電位ＶＣＣおよびグランド電位ＧＮＤへは流れない。
【００２３】
柱状電極１３に外部から静電気（プラスの電荷で電源電位ＶＣＣよりも高い電位）が侵入した場合には、柱状電極１３から当該静電気が接続パッド３、抵抗２１および第２のダイオード２５等を介して電源電位ＶＣＣに流れ、当該静電気による集積回路２の静電破壊が防止される。
【００２４】
柱状電極１３に外部から静電気（マイナスの電荷でグランド電位ＧＮＤよりも低い電位）が侵入した場合には、グランド電位ＧＮＤから電流が第１のダイオード２３、抵抗２１および接続パッド３等を介して柱状電極１３に流れ、当該静電気による集積回路２の静電破壊が防止される。
【００２５】
以上のように、この半導体装置では、接続パッド３と集積回路２との間に静電気保護回路４を設けているので、柱状電極１３に外部からプラス、マイナスのいずれの静電気が侵入しても、集積回路２の静電破壊を防止することができる。
【００２６】
ところで、柱状電極１３に外部からプラス、マイナスのいずれの静電気が侵入しても、配線１０の特に細い引き回し線部１０ｃに過電流が流れる。しかるに、図１および図２に示す半導体装置では、全ての入力部１６の配線１０を集積回路２と重ならない位置に配置しているので、配線１０に外部からの静電気に起因する過電流が流れても、集積回路２にダメージを与えることがないようにすることができる。
【００２７】
（第２実施形態）
図４はこの発明の第２実施形態としての半導体装置の半田ボールを省略した状態における透過平面図を示し、図５は図４に示す半導体装置の１つの柱状電極およびそれに電気的に接続された部分の断面図を示す。
【００２８】
この半導体装置において、図１および図２に示す半導体装置と大きく異なる点は、接続パッド３および静電気保護回路４を柱状電極１３の真下に配置した点である。この場合、配線１０は、柱状電極１３下にのみ設けられた下地金属層１１のみからなる接続パッド部１０ｂのみによって構成されている。また、図４においては、接続パッド３および静電気保護回路４を柱状電極１３の真下に配置したため、集積回路２は最終列以外に配置された各入力部１６の周囲に配置されている。
【００２９】
したがって、この場合も、全ての入力部１６、特に、その配線１０は集積回路２と重ならない位置に配置されている。このため、この場合も、配線１０に外部からの静電気に起因する過電流が流れても、集積回路２にダメージを与えることがないようにすることができる。また、この場合には、接続パッド３および静電気保護回路４を柱状電極１３の真下に配置しているので、図１に示す場合と比較して、集積回路２の形成領域を大きくすることができる。
【００３０】
（第３実施形態）
図６はこの発明の第３実施形態としての半導体装置の図２同様の断面図を示す。この半導体装置の実装構造において、図２に示す半導体装置と大きく異なる点は、柱状電極１３および封止膜１４を備えていない点である。
【００３１】
この場合、配線１０を含む保護膜８の上面にはソルダーレジスト等からなるオーバーコート膜３１が設けられている。配線１０の接続パッド部１０ｂに対応する部分におけるオーバーコート膜３１には開口部３２が設けられている。オーバーコート膜３１の開口部３２内およびその上方には半田ボール１５が配線１０の接続パッド部１０ｂに接続されて設けられている。
【００３２】
（第４実施形態）
図７はこの発明の第４実施形態としての半導体装置の図５同様の断面図を示す。この半導体装置の実装構造において、図５に示す半導体装置と大きく異なる点は、柱状電極１３および封止膜１４を備えていない点である。この場合、配線１０の接続パッド部１０ｂは、銅を含む金属からなる下地金属層１１と、下地金属層１１の上面に設けられた銅からなる上部金属層１２との２層構造となっている。
【００３３】
そして、配線１０を含む保護膜８の上面にはソルダーレジスト等からなるオーバーコート膜３１が設けられている。配線１０の接続パッド部１０ｂに対応する部分におけるオーバーコート膜３１には開口部３２が設けられている。オーバーコート膜３１の開口部３２内およびその上方には半田ボール１５が配線１０の接続パッド部１０ｂに接続されて設けられている。
【図面の簡単な説明】
【００３４】
【図１】この発明の第１実施形態としての半導体装置の半田ボールを省略した状態における透過平面図。
【図２】図１に示す半導体装置の１つの柱状電極およびそれに電気的に接続された部分の断面図。
【図３】図２に示す部分の回路図。
【図４】この発明の第２実施形態としての半導体装置の図１同様の透過平面図。
【図５】図４に示す半導体装置の１つの柱状電極およびそれに電気的に接続された部分の断面図。
【図６】この発明の第３実施形態としての半導体装置の図２同様の断面図。
【図７】この発明の第４実施形態としての半導体装置の図５同様の断面図。
【符号の説明】
【００３５】
１  シリコン基板
２  集積回路
３  接続パッド
４  静電気保護回路
６  第1の下層配線
７  絶縁膜
８  保護膜
１０  配線
１３  柱状電極
１４  封止膜
１５  半田ボール
１６  入力部
【図１】
2010087113.tif 000003
【図２】
2010087113.tif 000004
【図３】
2010087113.tif 000005
【図４】
2010087113.tif 000006
【図５】
2010087113.tif 000007
【図６】
2010087113.tif 000008
【図７】
2010087113.tif 000009