(57)【要約】【課題】ショットキー接合面積を維持しつつ、設定耐圧値に相応する逆方向バイアスの印加時に、メサ部よりも先に活性領域でブレークダウンを発生させることで、ＥＳＤ耐量を向上して安定した特性と高信頼性を実現できる半導体装置を提供する。【解決手段】半導体基板１０１の外周縁部に斜面をなすメサ部１０７を形成したものであって、第２の半導体領域１０６は、第１の電極１０２と接触して半導体基板１０１の一方の主面側の活性領域に配置する主領域部１０６ａを有し、主領域部１０６ａが外縁の環状部１０６ｃと環状部１０６ｃに囲まれた内側域に分散配置する分散部１０６ｄとからなり、分散部１０６ｄの相互間および分散部１０６ｄと環状部１０６ｃとの間に第１の半導体領域１０５の一部が介在するものにおいて、分散部を小ピッチ領域と大ピッチ領域とで構成し、順方向電圧を所望の値に維持しつつ、所望の耐圧を達成する。【選択図】図１
2010087195.tif 000002
【特許請求の範囲】
【請求項１】
第１の主面に第１導電型の半導体領域を有する半導体基板と、前記第１導電型の半導体領域の表面から前記第１導電型の半導体領域内に延びる第２導電型の半導体領域と、前記第１の主面に設けられた第１の電極と、前記第１の主表面に対向する第２の面に設けられた第２の電極と、前記半導体基板の外周縁部に傾斜面をなすメサ部とを具備し、
前記第２の半導体領域は、
前記第１の電極と接触して前記半導体基板の一方の主面側の活性領域に配置される主領域部と、
前記第１の電極と非接触で、かつ前記主領域部を囲んで前記半導体基板の一方の主面の外縁に沿って配置する副領域部とで構成され、
前記主領域部が外縁の環状部と、前記環状部に囲まれた内側域に分散配置する分散部とで構成され、
前記分散部の相互間および前記分散部と前記環状部との間に第１の半導体領域の一部が介在するものであって、
前記分散部は、隣接する分散部とのピッチが小さい小ピッチ領域と、前記小ピッチ領域よりもピッチが大きい大ピッチ領域とで構成されたことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記分散部は、前記小ピッチ領域と、前記大ピッチ領域とが交互に形成された半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記分散部は、ストライプ状のパターンで構成され、大ピッチ領域と小ピッチ領域とが交互に配置された半導体装置。
【請求項４】
請求項１に記載の半導体装置であって、
前記分散部は、大ピッチ領域内に、前記小ピッチ領域内が配置された半導体装置。
【請求項５】
請求項４に記載の半導体装置であって、
前記分散部は、ストライプ状のパターンで構成され、大ピッチのストライプ状パターンで構成された大ピッチ領域内に、小ピッチのストライプ状パターンで構成された小ピッチ領域が配置された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に係り、特にＥＳＤ（ｅｌｅｃｔｒｏｓｔａｔｉｃ  ｄｉｓｃｈａｒｇｅ：静電気放電）による静電気破壊に対する耐量の向上に関する。
【背景技術】
【０００２】
従来、高耐圧デバイスとしては多重構造のガードリングを用いたものが提案されている（例えば、特許文献１）。特許文献１では、ｎ型不純物を含むシリコンからなる半導体基板上にｎ型不純物を含むシリコンからなる半導体膜をエピタキシャル成長により形成し、この半導体膜にはｎ型中間濃度層と、ｎ型低濃度層と、ｐ−型活性領域と、多重に形成されたガードリングと、ｐ＋型活性領域と、ｎ＋チャネルストップ領域とが形成されている。
この構成により、駆動に際しては、最外周のガードリングが最大電荷の発生点となるが、ガードリングが多重に存在し、かつシリコン酸化膜に保護されて電気的に安定であることで、中盤のガードリングに比較的大きく負担させて電界強度を抑えることにより耐圧構造を実現している。
【０００３】
また、他の高耐圧型デバイスとして、図１１に示すような、メサ型半導体装置が知られている。このメサ型半導体装置は半導体基板が基層１の上面にエピタキシャル層をなす複数の半導体結晶薄膜を形成してなり、ｎ型半導体層からなる基層１の上面にｎ型半導体層からなるｎ型半導体領域２を形成し、ｎ型半導体領域２の上面にｐ型半導体層からなるｐ型半導体領域３を形成しており、ｎ型半導体領域２とｐ型半導体領域３とがｐｎ接合を形成している。半導体基板の一方の主面をなすｐ型半導体領域３の上面にアノード電極４を形成し、半導体基板の他方の主面をなす基層１の下面にカソード電極５を形成している。半導体基板は周囲に凹状の傾斜面をなすメサ部６を形成しており、メサ部６を覆ってＳｉＯ２等の酸化膜８を形成し、この酸化膜８を覆うように保護膜７を形成している。
【０００４】
【特許文献１】特開２００５−１８３６０５号公報
【特許文献２】特開２００８−１３０６２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、特許文献１のダイオードでは、逆方向バイアス電圧の印加時にガードリングに電界が集中し、特に電界が集中する箇所は、ガードリング内におけるコーナー部となる。このためデバイスにサージ電流が流れたときに、ガードリングのコーナー部に最も電界が集中して局所破壊を起こすことがあり、ＥＳＤによる静電気破壊に対する耐量は十分ではなかった。
【０００６】
また、図１０において上述したメサ型半導体装置、ここではメサ型ダイオードに逆方向バイアス電圧を印加した時には、半導体基板の一方の主面にｐ型半導体層からなるｐ型半導体領域３が活性領域の全面に存在するので、最も電界が集中するのはメサ部においてｐｎ接合界面の端部が露出する部位である。
【０００７】
本発明は、設定耐圧値に相応する逆方向バイアスの印加時に、メサ部よりも先に活性領域でブレークダウンを発生させることで、ＥＳＤ耐量を高め、安定した特性と高信頼性を実現できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明の半導体装置は、第１の主面に第１導電型の半導体領域を有する半導体基板と、前記第１導電型の半導体領域の表面から前記第１導電型の半導体領域内に延びる第２導電型の半導体領域と、前記第１の主面に設けられた第１の電極と、前記第１の主表面に対向する第２の面に設けられた第２の電極と、前記半導体基板の外周縁部に傾斜面をなすメサ部とを具備したものであって、第２の半導体領域は、第１の電極と接触して前記半導体基板の一方の主面側の活性領域に配置される主領域部と、第１の電極と非接触で、かつ前記主領域部を囲んで前記半導体基板の一方の主面の外縁に沿って配置する副領域部とで構成され、前記主領域部が外縁の環状部と前記環状部に囲まれた内側域に分散配置する分散部とで構成され、前記分散部の相互間および前記分散部と前記環状部との間に第１の半導体領域の一部が介在するものであって、前記分散部は、隣接する分散部とのピッチが小さい小ピッチ領域と、前記小ピッチ領域よりもピッチが大きい大ピッチ領域とで構成されたことを特徴とする。
【０００９】
また、前記主領域部と副領域部との間の離間距離と、第１の半導体領域の比抵抗とを、設定耐圧値に相応する逆方向バイアスの印加時に前記活性領域でブレークダウンが発生し得るように設定する。
【００１０】
また、前記分散部は、前記小ピッチ領域と、前記大ピッチ領域とが交互に形成されたことを特徴とする。
【００１１】
また、前記分散部は、前記分散部は、ストライプ状のパターンで構成され、大ピッチ領域と小ピッチ領域とが交互に配置されたことを特徴とする。
【００１２】
また、前記分散部は、大ピッチ領域内に、前記小ピッチ領域内が配置されたことを特徴とする。
【００１３】
また、前記分散部は、ストライプ状のパターンで構成され、大ピッチのストライプ状パターンで構成された大ピッチ領域内に、小ピッチのストライプ状パターンで構成された小ピッチ領域が配置されたことを特徴とする。
【００１４】
また、前記主領域部と前記副領域部との間の離間距離が前記主領域部の環状部と分散部との間の離間距離よりも小さいことを特徴とする。
【００１５】
また、前記主領域部は、前記分散部がドット状をなすことを特徴とする。
【００１６】
また、前記主領域部と前記副領域部の間と前記分散部の相互間および前記分散部と前記環状部との間に介在する第１の半導体領域は第２の半導体領域との間の境界面上に屈曲する角部が存在しない形状をなすことを特徴とする。
【００１７】
また、主領域部は、電子線照射によりライフタイムキラーが導入されていることを特徴とする。
【発明の効果】
【００１８】
以上のように本発明によれば、分散部に大ピッチ領域と小ピッチ領域とを設けることで、デバイス面積の増大を招くことなく、所望の順方向電圧を維持つつ、ガードリングすなわち環状部より内側の活性領域内で、逆バイアス印加時の電界集中が起こるようにすることができるため、電界の局所集中を防ぐことができ、ＥＳＤの向上をはかることができる。
【００１９】
すなわち、デバイス面積の増大を招くことなく、十分にショットキー接合面積を確保しつつ、主領域部が環状部と環状部に囲まれた内領域に分散配置する分散部とからなる、活性領域の耐圧が環状部より分散部において低くなり、逆方向バイアス電圧の印加時に電界が環状部より内領域の分散部に集中するので、環状部に電界が局部集中して局所破壊を起こすことを防止できる。この結果、逆方向バイアス電圧においては、主領域部の環状部に囲まれた活性領域で確実にブレークダウンが発生するデバイスとなり、ＥＳＤによる静電気破壊に対する耐量が向上する。
【００２０】
なお、分散部を、小ピッチ領域と、大ピッチ領域とが交互に位置するようにすることで、パターン形成が容易となる。
【００２１】
また、分散部を、ストライプ状のパターンで構成し、大ピッチ領域と小ピッチ領域とが交互となるように配置することでパターン形成が容易となる。
【００２２】
また、前記分散部は、大ピッチ領域内に、前記小ピッチ領域内が配置することでパターン形成が容易となる。
【００２３】
また、前記分散部は、ストライプ状のパターンで構成され、大ピッチのストライプ状パターンで構成された大ピッチ領域内に、小ピッチのストライプ状パターンで構成された小ピッチ領域が配置することでパターン形成が容易となる。
【００２４】
また、第２の半導体領域を分離分割して第１の電極と接触する主領域部と第１の電極と非接触の副領域部を形成し、第２の半導体領域の主領域部と副領域部の間に第１の半導体領域の一部が介在することにより以下の作用効果が生じる。
【００２５】
すなわち、第１の電極に逆方向バイアス電圧を印加したときに第２の半導体領域の主領域部から第１の半導体領域へ空乏層が広がり、主領域部のｐｎ接合界面の端部に電界集中が生じる。この空乏層は逆方向バイアス電圧の増加に伴って第２の半導体領域の主領域部から副領域部へ向けて広がり、空乏層が第２の半導体領域の副領域部に達すると第２の半導体領域の副領域部に所定電位が生じる。しかし、第２の半導体領域の副領域に生じる所定電位は第２の半導体領域の主領域における電位よりも低いので、副領域のｐｎ接合界面の端部における電界強度、つまりメサ部における電界強度は小さくなり、メサ部の耐圧を向上させることができる。
【００２６】
よって、第２の半導体領域が第１の電極と接触する主領域部と第１の電極と非接触の副領域部とからなり、主領域部が環状部と環状部に囲まれた内領域に分散配置する分散部とからなることで、逆方向バイアス電圧において、メサ部においてブレークダウンすることなく、主領域部の環状部に囲まれた活性領域で確実にブレークダウンが発生する高信頼性のデバイスを実現でき、かつＥＳＤによる静電気破壊に対する耐量が向上する。
【００２７】
ところで、主領域部と副領域部との間の離間距離が所定値（許容値）内である場合に、活性領域でブレークダウンが発生する降伏電圧は主領域部と副領域部との間の離間距離に拘らず一定である。しかし、主領域部と副領域部との間の離間距離が所定値（許容値）を超えると、主領域部の環状部で、特にコーナー部においてブレークダウンする。活性領域においてブレークダウンが生じるのに必要な主領域部と副領域部との間の離間距離の許容値は、第１の半導体領域をなすエピタキシャル層の比抵抗によって変化する。
【００２８】
このため、主領域部と副領域部との間の離間距離と、第１の半導体領域をなすエピタキシャル層の比抵抗とを、設定耐圧値に相応する逆方向バイアスの印加時に活性領域でブレークダウンが発生するのに必要な値とする。例えば、設計において主領域部と副領域部との間の離間距離を定める場合には、定めた離間距離において活性領域でブレークダウンが発生するようにエピタキシャル層の比抵抗を選択的に設定する。あるいは、設計においてエピタキシャル層の比抵抗を定める場合には、定めた比抵抗において活性領域でブレークダウンが発生するように主領域部と副領域部との間の離間距離を選択的に設定する。
【発明を実施するための最良の形態】
【００２９】
（実施の形態１）
以下、本発明の実施の形態を図面を参照しつつ詳細に説明する。図１乃至図３において、メサ型半導体装置１００は半導体基板１０１の一方の主面に第１の電極であるアノード電極１０２を形成するとともに、他方の主面に第２の電極であるカソード電極１０３が形成される。
【００３０】
この半導体装置は、図１に平面図、図２に断面図、図３に要部拡大断面図を示すように、第１の半導体領域としてのｎ−層１０５内に分散して形成される第２の半導体領域としてのｐ型シリコン層１０６で構成される分散部が、隣接する分散部とのピッチが小さい小ピッチ領域Ｒｓと、前記狭ピッチ領域よりもピッチが大きい大ピッチ領域Ｒｌとが交互に配置されたことを特徴とする。
【００３１】
すなわちこの半導体装置は、第１の主面に第１導電型の半導体領域としてｎ型シリコン領域１０５を有する半導体基板としてのｎ型シリコン基板１０４と、このｎ型シリコン領域１０５の表面からこのｎ型シリコン領域１０５内に延びる第２導電型の半導体領域としてのｐ型シリコン層１０６、前記第１の主面に設けられた第１の電極としてのアノード電極１０２と、前記第１の主表面に対向する第２の面に設けられた第２の電極としてのカソード電極１０３と、前記ｎ型シリコン基板１０４の外周縁部に傾斜面をなすメサ部１０７とを具備したものである。そして、第２の半導体領域としてのｐ型シリコン領域１０６は、第１の電極１０２と接触して前記シリコン基板１０４の一方の主面側の活性領域Ａｃに配置される主領域部１０６ａと、第１の電極１０２と非接触で、かつ前記主領域部１０６ａを囲んで前記シリコン基板１０４の一方の主面の外縁に沿って配置する副領域部１０６ｂとで構成され、前記主領域部１０６ａが外縁の環状部１０６ｃと前記環状部１０６ｃに囲まれた内側域に分散配置する分散部１０６ｄとで構成される。そして、前記分散部１０６ｄの相互間および前記分散部１０６ｄと前記環状部１０６ｃとの間にｎ型シリコン領域１０５の一部が介在する。また、前記分散部１０６ｄは、等ピッチではなく、隣接する分散部１０６ｄとのピッチが小さい小ピッチ領域Ｒｓと、前記小ピッチ領域よりもピッチが大きい大ピッチ領域Ｒｌとで構成されたことを特徴とする。ここでは小ピッチ領域Ｒｓを構成する分散部１０６ｄの小パターン１０６ｓは幅５μｍで間隔５μｍ、大ピッチ領域Ｒｌを構成する分散部１０６ｄの大パターン１０６ｌは幅１００〜５００μｍで間隔５μｍとした。
【００３２】
半導体基板１０１はｎ型シリコン基板からなる基層１０４とこの上にエピタキシャル層をなす半導体結晶薄膜を形成することで、得られたｎ型シリコン領域１０５とで構成される。つまり、基層１０４の上に基層１０４と同じ導電型のｎ型半導体層からなり第１の半導体領域をなすｎ型シリコン領域１０５を形成し、このｎ型シリコン領域１０５内にイオン注入および拡散によりこのｎ型シリコン領域１０５と異なる導電型の第２の半導体領域をなすｐ型シリコン領域１０６を形成してなり、このｐ型シリコン領域１０６はｎ型シリコン領域１０５に対しｐｎ接合を形成するものである。
【００３３】
そしてこの半導体基板１０１には外周縁部の全周にわたってメサ部１０７が形成されており、メサ部１０７は半導体基板１０１の主面およびｎ型半導体領域１０５とｐ型半導体領域１０６とのｐｎ接合界面に対して傾斜し、基層１０４まで達して凹状に窪む溝状の斜面をなす。メサ部１０７にはその斜面を覆って保護膜（図示省略）が形成してあり、保護膜はポリイミド系樹脂等からなる。
【００３４】
ｐ型シリコン領域１０６は、主領域部１０６ａとフローティングリングをなす副領域部１０６ｂとに分離分割形成している。主領域部１０６ａは半導体基板１０１の一方の主面の活性領域に配置してアノード電極１０２と接触している。副領域部１０６ｂはアノード電極１０２と非接触の状態にあって半導体基板１０１の外周縁部をなす。メサ部１０７の斜面において副領域部１０６ｂとｎ型半導体領域１０５とのｐｎ接合界面の端部が露出し、この端部を保護膜が覆っている。
【００３５】
主領域部１０６ａは、副領域部１０６ｂに沿って活性領域の外縁に配置するガードリングをなす環状部１０６ｃと、環状部１０６ｃに囲まれた内側域に分散配置する複数の分散部１０６ｄとからなり、各分散部１０６ｄの相互間および分散部１０６ｄと環状部１０６ｃとの間にｎ型半導体領域１０５の一部が介在する。
【００３６】
尚、ｐ型半導体領域１０６およびｎ型半導体領域１０５に電子線照射によりライフタイムキラーを導入しても良い。
【００３７】
本実施の形態において、分散部１０６ｄは、図１に示すように、ストライプ状をなすが、ストライプ状に代えてドット状に配置することも可能である。主領域部１０６ａの環状部１０６ｃと副領域部１０６ｂの間と各分散部１０６ｄの相互間および分散部１０６ｄと環状部１０６ｃとの間に介在するｎ型シリコン領域１０５はｐ型シリコン領域１０６との間の境界面上に屈曲する角部が存在しない形状をなす。例えば、ストライプ状をなす分散部１０６ｄは両端が環状部１０６ｃに接続しているが、その接続部においてｎ型シリコン領域１０５とｐ型シリコン領域１０６との間の境界面は円弧状に湾曲する曲面をなしており、尖った角は存在しない。
【００３８】
図１に示すように、本実施の形態においては、環状部１０６ｃの幅ｄは分散部１０６ｄの幅ｃより大きい関係を有し、主領域部１０６ａの環状部１０６ｃと副領域部１０６ｂの間の離間距離ｂは分散部１０６ｄと環状部１０６ｃとの間の離間距離ａより小さい関係を有する。
【００３９】
また、主領域部１０６ａの環状部１０６ｃと副領域部１０６ｂとの間の離間距離ｂと、ｎ型半導体領域１０５とｐ型半導体領域１０６をなすエピタキシャル層の比抵抗とを、設定耐圧値に相応する逆方向バイアスの印加時に活性領域でブレークダウンが発生するのに必要な値としている。これについては後述する。
【００４０】
主領域部１０６ａと副領域部１０６ｂとの間において半導体基板１０１の一方の主面に露出するｎ型シリコン領域１０５とｐ型シリコン領域１０６とのｐｎ接合界面の端部を覆うようにＳｉＯ２等の酸化膜１０８が形成されている。
上記した構成における作用を説明する。ｐ型シリコン領域１０６を分離分割してアノード電極１０２と接触する主領域部１０６ａと、アノード電極１０２に対して非接触の副領域部１０６ｂを形成し、ｐ型シリコン領域１０６の主領域部１０６ａと副領域部１０６ｂの間にｎ型シリコン領域１０５一部が介在する構成においては以下の作用効果が生じる。
【００４１】
アノード電極１０２に逆方向バイアス電圧を印加したときに、ｐ型シリコン領域１０６の主領域部１０６ａからｎ型シリコン領域１０５へ空乏層が広がり、主領域部１０６ａのｐｎ接合界面の端部に電界集中が生じる。この空乏層は逆方向バイアス電圧の増加に伴ってｐ型シリコン領域１０６の主領域部１０６ａから副領域部１０６ｂへ向けて広がり、空乏層が副領域部１０６ｂに達すると副領域部１０６ｂに所定電位が生じる。
【００４２】
この所定電位は、主領域部１０６ａの環状部１０６ｃと副領域部１０６ｂとの離間距離ｂ、および主領域部１０６ａと副領域部１０６ｂとの間の空乏層内の電位勾配により決まり、この電位勾配はｐ型シリコン領域１０６の上に延在するアノード電極１０２の位置関係により決まる。この結果、副領域部１０６ｂに生じる所定電位はアノード電極１０２に印加する逆方向バイアス電圧によって主領域部１０６ａに生じる電位よりも低くなり、副領域部１０６ｂのｐｎ接合界面の端部における電界強度、つまりメサ部１０７における電界強度は小さくなる。
【００４３】
ところで、比較例として図４に示すように、活性領域の全面に主領域部１０６ａが存在する場合には、活性領域の全域においてｎ型シリコン領域１０５とｐ型シリコン領域１０６とが平坦面で接合するので、電界集中が活性領域の内部において生じず、活性領域の外縁において電界集中が生じる。よって、逆方向バイアス電圧が所定値を超えると、活性領域をなす主領域部１０６ａにおいてブレークダウンする。
【００４４】
しかし、主領域部１０６ａが環状部１０６ｃと環状部１０６ｃに囲まれた内領域に分散配置する分散部１０６ｄとからなることで、逆方向バイアス電圧の印加時に電界が環状部１０６ｃより内領域の分散部１０６ｄに集中する。
【００４５】
この結果、活性領域の耐圧が環状部１０６ｃより分散部１０６ｄにおいて低くなり、逆方向バイアス電圧においては、主領域部１０６ａの環状部１０６ｃに囲まれた活性領域で確実にブレークダウンが発生するデバイスとなり、環状部１０６ｃに電界が局部集中して局所破壊を起こすことを防止でき、ＥＳＤによる静電気破壊に対する耐量が向上する。
【００４６】
したがって、ｐ型シリコン領域１０６を分離分割してアノード電極１０２と接触する主領域部１０６ａと、アノード電極１０２に対して非接触の副領域部１０６ｂを形成し、主領域部１０６ａが環状部１０６ｃと環状部１０６ｃに囲まれた内領域に分散配置する分散部１０６ｄとからなることで、耐圧を高めるとともに、逆方向バイアス電圧において、活性領域の分散部１０６ｄで確実にブレークダウンが発生する高信頼性のデバイスを実現できる。
【００４７】
ところで、図２に示すように主領域部１０６ａと副領域部１０６ｂとの間の離間距離ｂが所定値（許容値）内である場合に、活性領域でブレークダウンが発生する降伏電圧は主領域部１０６ａと副領域部１０６ｂとの間の離間距離ｂに拘らず一定である。しかし、主領域部１０６ａと副領域部１０６ｂとの間の離間距離ｂが所定値（許容値）を超えると、主領域部１０６ａの環状部１０６ｃで特にコーナー部においてブレークダウンする。図１０に示すように、一般的にｐ＋層とｎ＋層の間のｎ層の厚みが増加するほどに降伏電圧は増加し、各層厚において不純物濃度が一定以上に増加すると降伏電圧は低下することが知られている。
【００４８】
一方、十分な順方向電圧を得るためには、ショットキー接合を構成する面積すなわち、ｎ型シリコン領域と第１の電極１０２との接触面積も所望の面積となるように維持しなければならない。そこでｎ型シリコン領域の幅すなわちｐ型シリコン領域の間隔を固定にし、ｐ型シリコン領域の幅をダブルピッチにすることで、活性領域でブレークダウンが生じる間隔と、ショットキー接合面積を維持する間隔との両方を兼ね備える構造を得る。
【００４９】
このため、まず大ピッチ領域におけるｐ型シリコン領域の幅ｄを決定する。そして、小ピッチ領域では、主領域部１０６ａと副領域部１０６ｂとの間の離間距離ｂと、エピタキシャル層であるｎ型シリコン領域１０５の比抵抗とを、設定耐圧値に相応する逆方向バイアスの印加時に活性領域でブレークダウンが発生するのに必要な値とする。例えば、設計において主領域部１０６ａと副領域部１０６ｂとの間の離間距離ｂを定める場合には、定めた離間距離ｂにおいて活性領域でブレークダウンが発生するようにエピタキシャル層の比抵抗を選択的に設定する。あるいは、設計においてエピタキシャル層の比抵抗を定める場合には、定めた比抵抗において活性領域でブレークダウンが発生するように主領域部１０６ａと副領域部１０６ｂとの間の離間距離ｂを選択的に設定する。
【実施例１】
【００５０】
まず、図１における必要な順方向電圧からショットキー接合面積を決定し、大ピッチ領域のｐ型シリコン領域の幅ｄを決定する。次いで、小ピッチ領域においては、分散部１０６ｄと環状部１０６ｃとの間の離間距離ａを８μｍ、分散部１０６ｄの幅ｃを１２μｍ、環状部１０６ｃの幅ｄを２５μｍ、副領域部１０６ｂの幅ｅを３０μｍ、環状部１０６ｃと副領域部１０６ｂの間の離間距離ｂを可変とする。
【００５１】
この場合における活性領域の耐圧依存性と、環状部１０６ｃの耐圧依存性と、ＥＳＤレベルの依存性を図５に示す。
図５において、軌跡ａで示すものは図２の活性領域に分散部１０６ｄを有する構造において離間距離ｂを変化させた時の耐圧の実験結果である。軌跡ｂで示すものは図４の活性領域の全面に主領域部１０６ａが存在する構造において離間距離ｂを変化させた時の耐圧の実験結果である。軌跡ｃで示すものは図１の活性領域に分散部１０６ｄを有する構造において離間距離ｂを変化させた時に静電気破壊が起こるＥＳＤのレベルを、離間距離ｂを３０μｍとした時を基準として比較した実験結果である。
【００５２】
図４に示した、活性領域の全面に主領域部１０６ａが存在する場合にあっては、図５の軌跡ｂで示すように、図４の離間距離ｂに追従して降伏電圧が低下する。これは、離間距離ｂが大きくなるにつれて主領域部１０６ａの環状部１０６ｃのコーナー部の電界強度が強くなるためであり、離間距離ｂの如何に拘らず、主領域部１０６ａの環状部１０６ｃにおいてブレークダウンすることを示している。
【００５３】
一方、図２に示す活性領域に分散部１０６ｄを有する場合にあっては、図５の軌跡ａで示すように、離間距離ｂが８μｍまでは降伏電圧が一定であり、離間距離ｂが８μｍ以上となると降伏電圧が離間距離ｂに追従して低下する。
【００５４】
よって、活性領域に分散部１０６ｄを有する場合にあっては、離間距離ｂが８μｍまでは、環状部１０６ｃの耐圧が活性領域の分散部１０６ｄにおける耐圧よりも高く、離間距離ｂが８μｍを超えると環状部１０６ｃの耐圧と活性領域の分散部１０６ｄとにおける耐圧の高低の関係が反転し、半導体装置全体としては耐圧が相対比で低くなる環状部１０６ｃの耐圧が支配的となることがわかる。
【００５５】
これは以下のことを示している。つまり、離間距離ｂが８μｍまでは、離間距離ｂの大きさに拘らず活性領域の分散部１０６ｄの耐圧がデバイスとしての素子耐圧を決定し、この範囲においては活性領域の分散部１０６ｄにおいてブレークダウンが生じており、離間距離ｂが８μｍ以上となると、環状部１０６ｃの耐圧がデバイスとしての素子耐圧を決定し、主領域部１０６ａの環状部１０６ｃにおいてブレークダウンする。
【００５６】
また、図５の軌跡ｃで示すように、離間距離ｂが３０μｍにおいて静電気破壊が起こるＥＳＤのレベルを基準の１００％とすると、離間距離ｂが８μｍ以下になると静電気破壊が起こるＥＳＤのレベルが高くなって離間距離ｂが５μｍでは１８０％となり、約８０％改善されることがわかる。
【００５７】
そこで本発明では活性領域を大ピッチ領域と小ピッチ領域とに分け、大ピッチ領域では、ショットキー接合面積を十分に維持するようにし、小ピッチ領域で、耐圧が環状部１０６ｃの耐圧よりも低くなるように設計している。このように活性領域を大ピッチ領域と小ピッチ領域とにわけることで、ショットキー接合面積を維持しつつ、容易に活性領域の分散部１０６ｄにおける耐圧を環状部１０６ｃの耐圧よりも低く設計することができる。従って、逆方向バイアスの印加時に電界は活性領域で最も集中し、環状部１０６ｃでの電界の局部集中を防ぐことができ、結果として静電気破壊を起こすＥＳＤレベルの向上を図ることができる。
【００５８】
上述した図５は、エピタキシャル層の比抵抗を２０Ωｃｍ、エピタキシャル層の厚み５０μｍで実験した結果を示したが、同様の実験をエピタキシャル層の比抵抗を３０Ωｃｍと４０Ωｃｍ、エピタキシャル層の厚み５０μｍで行なった場合には図５に示したものと同様の結果を得ることはできない。この場合には、離間距離ｂが０μｍから３０μｍである時に、活性領域に分散部１０６ｄを有する構造における活性領域の分散部１０６ｄの耐圧が、活性領域の全面に主領域部１０６ａが存在する構造における環状部１０６ｃにおける耐圧より高くなり、結果としてエピタキシャル層の比抵抗が２０Ωｃｍである場合に比較して、エピタキシャル層の比抵抗が３０Ωｃｍもしくは４０Ωｃｍである場合には、静電気破壊を起こすＥＳＤレベルの向上を図ることはできなかった。
【００５９】
すなわち、デバイスの設計時には、設計耐圧を満たし、かつ活性領域の分散部１０６ｄの耐圧と環状部１０６ｃの耐圧との関係が図５の関係を満たす比抵抗を有するエピタキシャル層の素材を決定し、さらに副領域部１０６ｂの幅ｅ、環状部１０６ｃの幅ｄ、分散部１０６ｄの幅ｃ、主領域部１０６ａの環状部１０６ｃと副領域部１０６ｂの間の離間距離ｂ、分散部１０６ｄと環状部１０６ｃとの間の離間距離ａのそれぞれを決定する必要がある。
ここでｃ＞ｂ，ａ＞ｄ＞ｆとするのが望ましい。
ｃ＞ｂの関係を持たせることで、ブレークダウン耐圧をチップ内部（活性領域）で決定することができる。
これに対し、ｃ＜ｂの関係になると、電界集中がガードリングで発生することになる。
また環状部１０６ｃの幅ｄの曲率を内部ストライプの狭い部分の幅ｆよりも緩和するたにはｄ＞ｆの関係を持たせる必要がある。一方ａ＞ｆであるため、ａ＞ｄ＞ｆ
となる。
この関係を得るには、エピタキシャル層の比抵抗は低い方がよく、設計耐圧との兼ね合いが重要となる。
【００６０】
（実施の形態２）
次に、本発明の実施の形態２について説明する。
【００６１】
この半導体装置は、図６に平面図、図７に断面図を示すように、第１の半導体領域としてのｎ−層１０５内に分散して形成される第２の半導体領域としてのｐ型シリコン層１０６で構成される分散部１０６ｂが、隣接する分散部とのピッチが大きい大ピッチ領域Ｒｌ内に、ピッチが小さい小ピッチ領域Ｒｓが形成されている。
【００６２】
他の構成については、前記実施の形態１と同様であり、また、レイアウト設計に際しても、実施例１と同様にショットキー接合面積を維持するのに必要なｐ型シリコン領域の面積を決定し、大ピッチ領域のパターンを決定したのち、小ピッチ領域のレイアウトを決定するようにすればよい。耐圧はこの小ピッチ領域の分散部の線間隔によって決定される。
【００６３】
（実施の形態３）
次に、本発明の実施の形態３について説明する。
【００６４】
この半導体装置は、図８に平面図、図９に断面図、図１０に要部拡大断面図を示すように、第１の半導体領域としてのｎ−層１０５内に分散して形成される第２の半導体領域としてのｐ型シリコン層１０６で構成される分散部１０６ｂが、隣接する分散部とのピッチが小さい小ピッチ領域Ｒｓと、前記小ピッチ領域よりもピッチが大きい大ピッチ領域Ｒｌとで構成され、この大ピッチ領域Ｒｌ内に小ピッチ領域Ｒｓが形成されたことを特徴とする。前記実施の形態１では大ピッチ領域Ｒｌと小ピッチ領域Ｒｓとが交互に形成されたのに対し、本実施の形態では、大ピッチ領域Ｒｌ内に小ピッチ領域Ｒｓが形成されている。
【００６５】
他の構成については、前記実施の形態１と同様であり、また、レイアウト設計に際しても、実施例１と同様にショットキー接合面積を維持するのに必要なｐ型シリコン領域の面積を決定し、大ピッチ領域のパターンを決定したのち、小ピッチ領域のレイアウトを決定するようにすればよい。耐圧はこの小ピッチ領域の分散部の線間隔によって決定される。
【産業上の利用可能性】
【００６６】
本発明は、ＥＳＤによる静電気破壊に対する耐量の向上を図ることができ、高耐圧のメサ型半導体装置に有効である。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施の形態１におけるメサ型半導体装置を示す平面図
【図２】同メサ型半導体装置の断面図
【図３】同メサ型半導体装置の要部を示す断面図
【図４】比較例のメサ型半導体装置を示す断面図
【図５】活性領域の耐圧依存性と、環状部の耐圧依存性と、ＥＳＤレベルの依存性を示す図
【図６】本発明の実施の形態２におけるメサ型半導体装置を示す平面図
【図７】同メサ型半導体装置の断面図
【図８】本発明の実施の形態３におけるメサ型半導体装置を示す平面図
【図９】同メサ型半導体装置の要部を示す断面図
【図１０】不純物濃度と降伏電圧との関係を示す図
【図１１】従来のメサ型半導体装置を示す断面図
【符号の説明】
【００６８】
１００    メサ型半導体装置
１０１    半導体基板
１０２    アノード電極
１０３    カソード電極
１０４    基層
１０５    ｎ型半導体領域
１０６    ｐ型半導体領域
１０６ａ  主領域部
１０６ｂ  副領域部
１０６ｃ  環状部
１０６ｄ  分散部
１０７    メサ部
１０８    酸化膜
【図１】
2010087195.tif 000003
【図２】
2010087195.tif 000004
【図３】
2010087195.tif 000005
【図４】
2010087195.tif 000006
【図５】
2010087195.tif 000007
【図６】
2010087195.tif 000008
【図７】
2010087195.tif 000009
【図８】
2010087195.tif 000010
【図９】
2010087195.tif 000011
【図１０】
2010087195.tif 000012
【図１１】
2010087195.tif 000013