(57)【要約】【課題】制御信号の伝送のために専用の制御信号伝送路を不要とすることができるようにする。【解決手段】データ送信装置１は、入力されるパラレルデータDATA１乃至DATA８を所定のルールに従ってシリアルデータに変換すると同時に、８ビットから１０ビットへ符号化する。さらに、データ送信装置１は、出力するシリアルデータにクロック信号clkの情報を埋め込む。データ送信装置１からデータ受信装置２への制御信号CCの伝送は、SSの周波数を変えることにより実現する。本発明は、送受信装置に適用することができる。【選択図】図１
2010087942.tif 000002
【特許請求の範囲】
【請求項１】
SS（spread spectrum）を用いてデータを受信側に送信する送信手段と、
前記SSを制御することにより、前記送信手段から前記受信側へ制御信号を送信させる送信制御手段と
を備える送信装置。
【請求項２】
前記送信制御手段は、前記SSの制御として、前記SSの変調周波数と変調度とのうち少なくとも一方を変化させる制御を行う
請求項１に記載の送信装置。
【請求項３】
前記送信制御手段は、前記SSの制御として、前記SSの変調周波数と変調度とのうち少なくとも一方を時間的に変化させる制御を行う
請求項２に記載の送信装置。
【請求項４】
SS（spread spectrum）を用いてデータを受信側に送信する送信手段を備える送信装置が、
前記SSを制御することにより、前記送信手段から前記受信側へ制御信号を送信させる
ステップを含む送信方法。
【請求項５】
SS（spread spectrum）を用いてデータを受信側に送信する送信手段を備える送信装置を制御するコンピュータに、
前記SSを制御することにより、前記送信手段から前記受信側へ制御信号を送信させる
ステップを含む制御処理を実行させるプログラム。
【請求項６】
SS（spread spectrum）を用いてデータを受信側に送信する送信手段と、前記SSを制御することにより、前記送信手段から前記受信側へ制御信号を送信させる送信制御手段とを備える送信装置から、前記データと前記制御信号とを含む伝送信号が送信されてきた場合、前記伝送信号を受信する受信手段と、
前記送信手段による前記SSの制御に対応する制御をすることで、前記受信手段に受信された前記伝送信号から、前記データと前記制御信号とを分離して取得する取得手段と
を備える受信装置。
【請求項７】
前記取得手段は、前記SSの制御に対応する制御として、前記SSの変調周波数と変調度とのうち少なくとも一方の変化に基づいて、前記データと前記制御信号とを分離する制御を行う
請求項６に記載の受信装置。
【請求項８】
前記取得手段は、前記SSの制御に対応する制御として、前記SSの変調周波数と前記変調度とのうち少なくとも一方の時間的な変化に基づいて、前記データと前記制御信号とを分離する制御を行う
請求項７に記載の受信装置。
【請求項９】
SS（spread spectrum）を用いてデータを受信側に送信する送信手段と、前記SSを制御することにより、前記送信手段から前記受信側へ制御信号を送信させる送信制御手段とを備える送信装置から、前記データと前記制御信号とを含む伝送信号が送信されてきた場合、前記伝送信号を受信する受信装置が、
前記送信手段による前記SSの制御に対応する制御をすることで、受信された前記伝送信号から、前記データと前記制御信号とを分離して取得する
ステップを含む受信方法。
【請求項１０】
SS（spread spectrum）を用いてデータを受信側に送信する送信手段と、前記SSを制御することにより、前記送信手段から前記受信側へ制御信号を送信させる送信制御手段とを備える送信装置から、前記データと前記制御信号とを含む伝送信号が送信されてきた場合、前記伝送信号を受信する受信装置を制御するコンピュータに、
前記送信手段による前記SSの制御に対応する制御をすることで、受信された前記伝送信号から、前記データと前記制御信号とを分離して取得する
ステップを含む制御処理を実行させるプログラム。
【請求項１１】
SS（spread spectrum）を用いてデータを受信側に送信する送信手段と、
前記SSを制御することにより、前記送信手段から前記受信側へ制御信号を送信させる送信制御手段と
を備える送信装置と、
前記送信装置から、前記データと前記制御信号とを含む伝送信号が送信されてきた場合、前記伝送信号を受信する受信手段と、
前記送信手段による前記SSの制御に対応する制御をすることで、前記受信手段に受信された前記伝送信号から、前記データと前記制御信号とを分離して取得する取得手段と
を備える受信装置と
から構成される送受信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信装置および方法、受信装置および方法、送受信システム、並びにプログラムに関し、特に、制御信号の伝送のために専用の制御信号伝送路を不要とすることができるようになった、送信装置および方法、受信装置および方法、送受信システム、並びにプログラムに関する。
【背景技術】
【０００２】
従来、高速デジタルデータ伝送において、伝送符号化方法の変更や波形整形の為のエンファシス制御等を行う為に、送信装置から受信装置に制御信号が伝送される。この制御信号により、受信装置の動作が制御される（例えば特許文献１参照）。
【０００３】
【特許文献１】特開平１０−１７８４３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来、制御信号は、高速デジタルデータとは別に送信装置から受信装置に伝送されていた。よって、高速デジタルデータ伝送路とは別に、制御信号を専用に伝送する伝送路（以下、制御信号伝送路と称する）が必要であった。制御信号伝送路は、高速デジタルデータ伝送路と異なる特性が要求される場合が多い。かかる要求が、ケーブルやコネクタ等のコストアップの要因となっていた。また、制御信号伝送路は、高速デジタルデータ伝送に比べて、信号のＤＣ（Direct Current）バランスを取ることが困難である。このことが、不要輻射を悪化させる要因となる場合が多かった。
【０００５】
このため、専用の制御信号伝送路を介さずに制御信号の伝送を可能にさせたいという要望が挙げられている。しかしながら、かかる要望に十分応えることができていない状況である。
【０００６】
本発明は、このような状況に鑑みてなされたものであり、制御信号の伝送のために専用の制御信号伝送路を不要とすることができるようにするものである。
【課題を解決するための手段】
【０００７】
本発明の一側面の送信装置は、SS（spread spectrum）を用いてデータを受信側に送信する送信手段と、前記SSを制御することにより、前記送信手段から前記受信側へ制御信号を送信させる送信制御手段とを備える。
【０００８】
前記送信制御手段は、前記SSの制御として、前記SSの変調周波数と変調度とのうち少なくとも一方を変化させる制御を行う。
【０００９】
前記送信制御手段は、前記SSの制御として、前記SSの変調周波数と変調度とのうち少なくとも一方を時間的に変化させる制御を行う。
【００１０】
本発明の一側面の送信方法およびプログラムは、上述した本発明の一側面の送信装置に対応する方法およびプログラムである。
【００１１】
本発明の一側面の送信装置および方法並びにプログラムにおいては、SS（spread spectrum）を用いてデータが受信側に送信され、前記SSが制御されることにより、前記送信手段から前記受信側へ制御信号が送信される。
【００１２】
本発明の一側面の受信装置は、SS（spread spectrum）を用いてデータを受信側に送信する送信手段と、前記SSを制御することにより、前記送信手段から前記受信側へ制御信号を送信させる送信制御手段とを備える送信装置から、前記データと前記制御信号とを含む伝送信号が送信されてきた場合、前記伝送信号を受信する受信手段と、前記送信手段による前記SSの制御に対応する制御をすることで、前記受信手段に受信された前記伝送信号から、前記データと前記制御信号とを分離して取得する取得手段とを備える。
【００１３】
前記取得手段は、前記SSの制御に対応する制御として、前記SSの変調周波数と変調度とのうち少なくとも一方の変化に基づいて、前記データと前記制御信号とを分離する制御を行う。
【００１４】
前記取得手段は、前記SSの制御に対応する制御として、前記SSの変調周波数と前記変調度とのうち少なくとも一方の時間的な変化に基づいて、前記データと前記制御信号とを分離する制御を行う。
【００１５】
本発明の一側面の受信方法およびプログラムは、上述した本発明の一側面の受信装置に対応する方法およびプログラムである。
【００１６】
本発明の一側面の受信装置および方法並びにプログラムにおいては、SS（spread spectrum）を用いてデータが受信側に送信され、前記SSが制御されることにより、前記受信側へ制御信号が送信され、前記データと前記制御信号とを含む伝送信号が送信されてきた場合、前記伝送信号が受信され、前記SSの制御に対応する制御がされることで、受信された前記伝送信号から、前記データと前記制御信号とが分離して取得される。
【００１７】
本発明の一側面の送受信システムは、SS（spread spectrum）を用いてデータを受信側に送信する送信手段と、前記SSを制御することにより、前記送信手段から前記受信側へ制御信号を送信させる送信制御手段とを備える送信装置と、前記送信装置から、前記データと前記制御信号とを含む伝送信号が送信されてきた場合、前記伝送信号を受信する受信手段と、前記送信手段による前記SSの制御に対応する制御をすることで、前記受信手段に受信された前記伝送信号から、前記データと前記制御信号とを分離して取得する取得手段とを備える受信装置とから構成される。
【００１８】
本発明の一側面の送受信システムにおいては、SS（spread spectrum）を用いてデータが受信側に送信され、前記SSが制御されることにより、前記受信側へ制御信号が送信され、前記送信装置から、前記データと前記制御信号とを含む伝送信号が送信されてきた場合、前記伝送信号が受信され、前記SSの制御に対応する制御がされることで、受信された前記伝送信号から、前記データと前記制御信号とが分離されて取得される。
【発明の効果】
【００１９】
以上のごとく、本発明によれば、制御信号の伝送のために専用の制御信号伝送路を不要とすることができるようになる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して、本発明の実施の形態について説明する。
【００２１】
図１は、本発明が適用された送信装置の一実施形態としてのデータ送信装置１の機能的構成例を示す機能ブロック図である。
【００２２】
データ送信装置１には、FF（Flip-Flop）部１１、並びに、P/S（Parallel-Serial）変換および８ビット/１０ビット符号化部１２（以下、変換符号化部１２と称する）が設けられている。データ送信装置１にはまた、PLL（Phase-locked loop）およびSS（spread spectrum）発生部１３、並びに差動信号送信バッファ１４が設けられている。
【００２３】
次に、データ送信装置１の動作例について説明する。
【００２４】
データ送信装置１の動作の概略は次の通りである。
【００２５】
データ送信装置１は、SS（周波数拡散）の変調周波数を変えることにより、送信側から受信側のデータ受信装置２へ制御信号を伝送する。図１に示すデータ送信装置１は、入力したパラレルデータDATA１乃至DATA８をシリアルデータに変換すると同時にシリアルデータの中にSS（周波数拡散）の掛かったクロック信号clkを埋め込み、一対の差動信号Tx+，Tx-に変換する。データ送信装置１からデータ受信装置２への制御信号CCの伝送は、SSの周波数を変えることにより実現する。
【００２６】
以下、データ送信装置１の動作の詳細例について、引き続き説明する。
【００２７】
図２は、データ送信装置１の動作を説明するためのタイミングチャートである。即ち、図２は、上から順にクロック信号CLK、クロック信号clk、パラレルデータDATA１、パラレルデータDATA２乃至DATA８、パラレルデータa１、パラレルデータa２乃至a８、およびシリアルデータｂの各例のタイミングチャートをそれぞれ示している。
【００２８】
FF部１１には、８ビットのパラレルデータDATA１乃至DATA８が、クロック信号CLKに同期して入力される。FF部１１は、８ビットのパラレルデータDATA１乃至DATA８のタイミングを揃え、８ビットのパラレルデータa１乃至a８を、変換符号化部１２に出力する。
【００２９】
PLLおよびSS発生部１３には、クロック信号CLKと制御信号CCとが入力される。PLLおよびSS発生部１３は、クロック信号CLKの１０倍のクロック信号clkを発生させ、そのクロック信号clkにSSを掛けた上で、変換符号化部１２に供給する。なお、クロック信号clkがクロック信号CLKの１０倍である理由は、後述するように、変換符号化部１２が、８ビットのパラレルデータa１乃至a８を１０ビットのシリアルデータｂに変換して符号化するために必要であるからである。
【００３０】
このとき、PLLおよびSS発生部１３は、SSの周波数を、制御信号CCの値に応じて可変設定する。具体的には例えば、制御信号CCの値が「１」の場合には、SSの周波数は５０KHz以上に設定される。これに対して例えば、制御信号CCの値が「０」の場合には、SSの周波数は５０ｋHz未満に設定される。
【００３１】
変換符号化部１２は、PLLおよびSS発生部１３によりSSが掛けられたクロック信号clkを用いて、８ビットのパラレルデータa１乃至a８を、シリアルデータに変換して１０ビットに符号化する。変換符号化部１２は、符号化された信号にクロック信号clkを埋め込むことでシリアルデータｂを生成して、差動信号送信バッファ１４に供給する。
【００３２】
具体的にはたとえば、図２の例では、期間Ａにおいては、８ビットのパラレルデータa１乃至a８である「００００００００」が、１０ビットのシリアルデータｂである「０１１０００１０１１」に変換されている。また、期間Ｂにおいては、８ビットのパラレルデータa１乃至a８である「１０００００００」が、１０ビットのシリアルデータｂである「１０００１０１０１１」に変換されている。
【００３３】
なお、変換符号化部１２が８ビットのパラレルデータa１乃至a８を１０ビットのシリアルデータｂに変換する理由は次のとおりである。即ち、シリアル化されたデータが長時間「０」や「１」といった同じ値が続くことによるシンボル間干渉を防止するためである。即ち、シンボル間干渉を防ぐことにより、データ伝送路の安定動作を保つためである。
【００３４】
差動信号送信バッファ１４は、シリアルデータｂを差動信号化し、その結果得られるデータTx+，Tx-を伝送信号として送信する。
【００３５】
この伝送信号Tx+，Tx-は、有線または無線のネットワークを通じて図３に示されるデータ受信装置２に伝送される。換言すると、この有線または無線のネットワークが、［発明が解決しようとする課題］の欄でいう「データ伝送路」に相当する。即ち、制御信号CCは、SSの制御により、データ伝送路を介してデータ受信装置２に伝送される。よって、従来必要であった制御信号伝送路を不要とすることが可能になる。
【００３６】
次に、本発明が適用された受信装置の一実施形態として、図１の構成のデータ送信装置１に対するデータ受信装置２について説明する。
【００３７】
図３は、本発明が適用された受信装置の一実施形態としてのデータ受信装置２の機能的構成例を示す機能ブロック図である。
【００３８】
データ受信装置２は、差動信号受信バッファ２１、並びに、S/P（Serial-Parallel）変換および１０ビット/８ビット復号化部２２（以下、変換復号化部２２と称する）が設けられている。データ受信装置２にはまた、PLLおよびCDR(clock data recovery)部２３、LPF（Low Pass Filter）部２４、FF部２５および周波数判別部２６が設けられている。
【００３９】
次に、データ受信装置２の動作例について説明する。
【００４０】
データ受信装置２の動作の概略は次の通りである。
【００４１】
上述の如く、図１のデータ送信装置１からは、シリアルデータｂが差動信号化された結果得られるデータTx+，Tx-が伝送信号として送信される。
【００４２】
データ受信装置２は、この伝送信号を、差動信号化されたデータRx+，Rx-として受信する。データ受信装置２は、この差動信号化されたデータRx+，Rx-を、SSの掛ったクロック信号clkが埋め込められたシリアルデータdに変換する。データ受信装置２は、このシリアルデータｄからクロック信号clkを再生する。それと同時に、データ受信装置２は、再生されたクロック信号clkを用いて、シリアルデータｄからパラレルデータDATA１乃至DATA８を抜き出す。また、データ受信装置２は、LPF部２４と周波数判別部２６とを用いて、シリアルデータdから制御信号CCを抜き出す。
【００４３】
以下、データ受信装置２の動作の詳細例について、引き続き説明する。
【００４４】
図４は、データ受信装置２の動作を説明するためのタイミングチャートである。即ち、図４は、上から順にシリアルデータｄ、クロック信号clk、パラレルデータe１、パラレルデータe２乃至e８、クロック信号CLK、パラレルデータDATA１、およびパラレルデータDATA２乃至DATA８の各例のタイミングチャートをそれぞれ示している。
【００４５】
差動信号受信バッファ２１は、入力された受信差動信号Rx+とRx-を、SSの掛ったクロック信号clkが埋め込められたシリアルデータｄに変換して、変換復号化部２２、PLLおよびCDR部２３、およびLPF部２４に供給する。
【００４６】
PLLおよびCDR部２３は、シリアルデータｄからクロック信号clkとクロック信号CLKとを抽出して、それぞれ変換復号化部２２、FF部２５に供給する。なお、クロック信号clkは、１０ビットのシリアルデータに同期するクロック信号である。また、クロック信号CLKは、最終的に出力されるパラレルデータDATA１乃至DATA８に同期するクロック信号である。
【００４７】
変換復号化部２２は１０ビットのシリアルデータｄを、パラレルデータに変換して、８ビットに復号化する。その結果、８ビットのパラレルデータe１乃至e８が得られてFF部２５に提供される。
【００４８】
具体的にはたとえば、図４の例では、期間Ｃにおいては、１０ビットのシリアルデータｄである「０１１０００１０１１」が、８ビットのパラレルデータe１乃至e８である「００００００００」に変換されている。また、期間Ｄにおいては、１０ビットのシリアルデータｄである「１０００１０１０１１」が、８ビットのパラレルデータe１乃至e８である「１０００００００」に変換されている。
【００４９】
このようにして、FF部２５には、８ビットのパラレルデータe１乃至e８が、クロック信号CLKに同期して入力される。そこで、FF部２５は、８ビットのパラレルデータe１乃至e８のタイミングを揃え、８ビットのパラレルデータDATA１乃至DATA８として出力する。
【００５０】
LPF部２４は、シリアルデータｄのうちクロックやデータ等の高周波成分を除去して、その結果得られるSS変調信号fを周波数判別部２６に供給する。周波数判別部２６は、SS変調信号fの周波数に対応する制御信号CCを抽出する。
【００５１】
即ち、例えば本実施の形態では、SS変調信号fの周波数が５０ｋHz以上である場合には、SS変調信号fの周波数に対応する制御信号CCとして、「１」が抽出される。これに対して、SS変調信号fの周波数が５０ｋHz未満である場合には、SS変調信号fの周波数に対応する制御信号CCとして、「０」が抽出される。
【００５２】
上述の説明のように、本実施の形態では、SSを用いた高速デジタル伝送手法として、SSの変調周波数を変化させる制御を行うことにより、データ送信装置１からデータ受信装置２に制御信号を伝送する、といった手法が採用されている。しかしながら、SSの制御手法は、上述した本実施の形態の例に特に限定されない。例えば、SSの制御手法として、SSの変調度を変化させる制御手法を採用してもよい。また例えば、SSの変調周波数と変調度の両方を変化させる制御手法を採用してもよい。さらにまた例えば、SSの制御手法として、SSの変調周波数と変調度のうちの少なくとも一方を時間的に変化させる手法を採用してもよい。
【００５３】
要するに、本発明が適用されるSSを用いた高速デジタル伝送手法（以下、本発明の手法と称する）とは、SSを制御することにより、送信側から受信側に制御信号を伝送する、といった手法であるといえる。
【００５４】
このような本発明の手法を採用することで、送信側から受信側へ制御信号を伝送するときに専用の制御信号伝送路を不要とすることができる。その結果、送受信システムの構築に必要なコストの削減が可能になる。さらにまた、不要輻射を抑制することも可能になる。
【００５５】
また、汎用高速デジタルデータ伝送の規格であるPCI-EXPRESSやS-ATA（Serial-AT Attachment）などにも容易に適用可能である。さらに、PCI-EXPRESSやS-ATA等に適用した場合、信号の直流パスが無いので、ケーブルの先でショートが発生しても送信側のデバイスが故障しにくい。
【００５６】
ところで、上述した一連の処理は、ハードウエアにより実行させることもできるが、ソフトウエアにより実行させることができる。
【００５７】
この場合、上述した情報処理装置の少なくとも一部として、例えば、図５に示されるパーソナルコンピュータを採用してもよい。
【００５８】
図５において、CPU（Central Processing Unit）１０１は、ROM（Read Only Memory）１０２に記録されているプログラム、または記憶部１０８からRAM（Random ACCess Memory）１０３にロードされたプログラムに従って各種の処理を実行する。RAM１０３にはまた、CPU１０１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【００５９】
CPU１０１、ROM１０２、およびRAM１０３は、バス１０４を介して相互に接続されている。このバス１０４にはまた、入出力インタフェース１０５も接続されている。
【００６０】
入出力インタフェース１０５には、キーボード、マウスなどよりなる入力部１０６、ディスプレイなどよりなる出力部１０７、ハードディスクなどより構成される記憶部１０８、および、モデム、ターミナルアダプタなどより構成される通信部１０９が接続されている。通信部１０９は、インターネットを含むネットワークを介して他の装置（図示せず）との間で行う通信を制御する。
【００６１】
入出力インタフェース１０５にはまた、必要に応じてドライブ１１０が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどよりなるリムーバブルメディア１１１が適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部１０８にインストールされる。
【００６２】
一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。
【００６３】
このようなプログラムを含む記録媒体は、図５に示されるように、装置本体とは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク（フロッピディスクを含む）、光ディスク（CD-ROM(Compact Disk-Read Only Memory),DVD(Digital Versatile Disk)を含む）、光磁気ディスク（MD（Mini-Disk）を含む）、もしくは半導体メモリなどよりなるリムーバブルメディア（パッケージメディア）１１１により構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているROM１０２や、記憶部１０８に含まれるハードディスクなどで構成される。
【００６４】
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、その順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【図面の簡単な説明】
【００６５】
【図１】本発明が適用された送信装置の一実施形態としてのデータ送信装置１の機能的構成例を示す機能ブロック図である。
【図２】データ送信装置１の動作を説明するためのタイミングチャートである。
【図３】本発明が適用された送信装置の一実施形態としてのデータ受信装置２の機能的構成例を示す機能ブロック図である。
【図４】データ受信装置２の動作を説明するためのタイミングチャートである。
【図５】本発明が適用される情報処理装置のハードウエア構成例を示すブロック図である。
【符号の説明】
【００６６】
１  データ送信装置,  ２  データ受信装置,  １１  FF部,  １２  P/S変換および８ビット/１０ビット符号化部,  １３  PLLおよびSS発生部,  １４  差動信号送信バッファ,  ２１  差動信号受信バッファ,  ２２  S/P変換および１０ビット/８ビット符号化部,  ２３  PLLおよびCDR部,  ２４  LPF部,  ２５  FF部,  ２６  周波数判別部,  １０１  CPU，  １０２  ROM，  １０３  RAM，  １０８  記憶部，  １１１  リムーバブルメディア
【図１】
2010087942.tif 000003
【図２】
2010087942.tif 000004
【図３】
2010087942.tif 000005
【図４】
2010087942.tif 000006
【図５】
2010087942.tif 000007