(57)【要約】  【課題】  電源導体層および接地導体層に発生する抵抗およびインダクタンスを小さくして同時スイッチングノイズを低減することができる多層基板を提供すること。  【解決手段】  多層基板１は、複数の電源貫通導体10および複数の接地貫通導体11は、平面視で搭載部１ａの中心から外周側に向かって交互に環状に配列されており、電源導体層７は、平面視で環状に配列された複数の接地貫通導体11が貫通する部位を含む環状の電源導体層非形成部７ａを有しており、接地導体層８は、平面視で環状に配列された複数の電源貫通導体10が貫通する部位を含む環状の接地導体層非形成部を有している。【選択図】  図３
2010278101.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁層および該絶縁層間に形成された電源導体層ならびに該電源導体層が形成された前記絶縁層間と異なる前記絶縁層間に形成された接地導体層を有するとともに、下面の外周部に複数の信号端子ならびに中央部に複数の電源端子および複数の接地端子を有する半導体素子を搭載する搭載部を上面に有する基体と、該基体の前記搭載部の中央部から前記基体の下面側に向かって形成された、前記電源導体層に電気的に接続された複数の電源貫通導体および前記接地導体層に電気的に接続された複数の接地貫通導体と、前記基体の前記搭載部の外周部から前記基体の下面側に向かって形成された複数の信号貫通導体とを備えており、複数の前記電源貫通導体および複数の前記接地貫通導体は、平面視で前記搭載部の中心から外周側に向かって交互に環状に配列されており、前記電源導体層は、平面視で環状に配列された複数の前記接地貫通導体が貫通する部位を含む環状の電源導体層非形成部を有しており、前記接地導体層は、平面視で環状に配列された複数の前記電源貫通導体が貫通する部位を含む環状の接地導体層非形成部を有していることを特徴とする多層基板。
【請求項２】
複数の前記電源貫通導体は、複数種の電源電位ごとの群を成しており、該群ごとにその群間に複数の前記接地貫通導体を挟んで、平面視で前記搭載部の中心から外周側に向かって環状に配列されていることを特徴とする請求項１記載の多層基板。
【請求項３】
平面視で前記搭載部の中央部の最外周に複数の前記接地貫通導体が環状に配列されていることを特徴とする請求項１または請求項２に記載の多層基板。
【請求項４】
請求項１乃至請求項３のいずれかに記載の多層基板と、該多層基板の前記搭載部に搭載された半導体素子とを備えていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子が搭載される多層基板およびその多層基板を用いた半導体装置に関するものである。
【背景技術】
【０００２】
近年、半導体素子の動作速度の高速化が進む中で、ＬＳＩ，ＩＣ等の半導体素子が搭載される多層配線基板（以下、多層基板ともいう）においては、半導体素子のスイッチング動作が同時に複数発生した場合、半導体素子の電源電位および接地電位が変動し、その結果、半導体素子の誤動作を引き起こす同時スイッチングノイズの問題が生じている。また、半導体素子のスイッチング動作が同時に複数発生した場合、スイッチングノイズによる電磁波が他の電子機器に障害を与える電磁障害（Electro-Magnetic Interference：ＥＭＩ）ノイズの問題が発生している。
【０００３】
そこで、これらの問題に対しては、インターネット等の通信システムのサーバー装置およびパーソナルコンピュータ内に設置されるマザーボードと呼ばれる多層基板から半導体素子への電流経路に生じる抵抗およびインダクタンスを抑制すること、また、その電流経路に電気的な容量（コンデンサ）を設けて電源電位および接地電位を安定化させること、また、その電流経路にデカップリングコンデンサを設けてスイッチングノイズ等のノイズを減衰させることが有効である。このようなコンデンサまたはデカップリングコンデンサを形成する方法として、具体的には、電源電位を有する面状導体（通称「ベタ導体」または「ベタプレーン」と呼ばれるもの）および接地電位を有する面状導体を、コンデンサのそれぞれの対向電極として多層基板の内部に形成する方法がある。
【０００４】
また、デカップリングコンデンサを有する多層基板として、多層基板を平面視して、角部以外の領域に限定して電源電位配線および接地電位配線の外縁に突起部を設け、それぞれの突起部において、電源電位配線および接地電位配線が、多層基板上に設けられた共通のデカップリングコンデンサに接続されている構成のものが知られている（例えば、特許文献１参照）。
【０００５】
この構成により、電源電位配線および接地電位配線を流れる電流経路の断面積を大きくすることができるため、その電流経路に発生する抵抗およびインダクタンスを低減することができ、かつ互いに対向する２つのベタプレーンによって電源電位配線と接地電位配線との間に容量を形成することが可能となり、その容量形成部から半導体素子へ電源電圧を供給できるために電流経路を短くするとともに、その経路に付随する抵抗およびインダクタンスを抑制することができるため、同時スイッチングノイズの影響を抑制することが可能となる。また、電源電位配線および接地電位配線に流れこんだノイズを突起部に集めて、デカップリングコンデンサに流すことにより、電流の共振による電磁障害ノイズを低減することが可能となる。
【０００６】
また、上記の電流経路に発生する抵抗およびインダクタンスを低減する他の構成として、以下の構成の多層基板が提案されていた。複数の絶縁層およびその絶縁層間に形成された電源導体層ならびに電源導体層が形成された絶縁層間と異なる絶縁層間に形成された接地導体層を有するとともに、下面の外周部に複数の信号端子ならびに中央部に複数の電源端子および複数の接地端子を有する半導体素子を搭載する搭載部を上面に有する基体と、基体の搭載部の中央部から基体の下面側に向かって形成された、電源導体層に電気的に接続された複数の電源貫通導体および接地導体層に電気的に接続された複数の接地貫通導体と、基体の搭載部の外周部から基体の下面側に向かって形成された複数の信号貫通導体とを備えており、複数の電源貫通導体および複数の接地貫通導体は、平面視で搭載部に互いに隣接するように交互に配列されている多層基板である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開2008−251805号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来の技術においては、近年の半導体素子の動作周波数の高周波数化に起因して、以下のような問題点が生じるようになってきている。
【０００９】
半導体素子が搭載される多層基板内部の電源電位配線および接地電位配線に、電源電位を有する面状導体および接地電位を有する面状導体を、２つの対向電極として形成したデカップリングコンデンサを設けることにより、同時スイッチングノイズを抑制する方法の場合、信号配線を信号が伝送される際に、電源電位配線および接地電位配線の信号配線と対向する部分を中心とする電源電位配線および接地電位配線に、信号配線を伝送される信号の電磁放射による帰路電流が重畳される。すなわち、信号配線を伝送される信号がノイズとなって電源電位配線および接地電位配線に重畳される。
【００１０】
このとき、電源電位配線および接地電位配線に発生した信号の一部（帰路電流）は、デカップリングコンデンサの面状導体に広く拡散して流れるため、拡散した帰路電流の高調波成分の波長と面状導体の電気長が近づくことによって共振現象が発生する。その結果、面状導体に発生した共振現象によって同時スイッチングノイズおよびＥＭＩノイズが発生したり、面状導体の共振により発生したノイズが信号配線に干渉し重畳されて、信号配線の伝送特性の劣化を引き起こす。そのため、半導体素子を安定して動作させることが難しくなるという問題点があった。
【００１１】
また、特許文献１に記載された多層基板の場合、突起部を設けることによって共振を抑制しても、電源電位配線および接地電位配線に発生する抵抗およびインダクタンスの大きさは変わらないため、同時スイッチングノイズが低減できず、その結果、半導体素子を安定して動作させることが難しいという問題点があった。
【００１２】
また、複数の電源貫通導体および複数の接地貫通導体が平面視で半導体素子の搭載部に互いに隣接するように交互に配列されている多層基板においては、電源貫通導体と接地貫通導体とが隣接していることによって相互インダクタンスを大きくし、上記の電流経路の合計のインダクタンスを小さくすることができる。
【００１３】
なお、合計のインダクタンス（ループインダクタンスともいう）は、Ｌr＝Ｌs＋Ｌgnd−２×Ｌm（Ｌrはループインダクタンス、Ｌsは電源導体層のインダクタンス、Ｌgndは接地導体層のインダクタンス、Ｌmは相互インダクタンス）で表される。
【００１４】
しかしながら、相互インダクタンスを大きくすることができても、電源導体層のインダクタンスおよび接地導体層のインダクタンスを小さくすることができず、その結果、ループインダクタンスの低減効果が不十分であった。
【００１５】
電源導体層および接地導体層を流れる信号の一部（帰路電流）に対する抵抗およびインダクタンスが大きくなると、半導体素子の駆動電圧を低電圧化した際に、駆動信号の減衰が大きくなり、駆動信号のノイズに対するマージンが小さくなり、駆動信号に対するノイズの影響が大きくなるため、半導体素子が誤動作しやすくなる。
【００１６】
従って、本発明は、上記問題点を解決するために案出されたものであり、その目的は、電源電位配線および接地電位配線に、信号配線を伝送される信号の電磁放射による帰路電流が重畳されたとしても、電源電位配線および接地電位配線に発生する抵抗およびインダクタンスを小さくして同時スイッチングノイズを低減することができ、その結果、半導体素子の動作を良好なものとすることが可能な多層基板、およびそれを用いた半導体装置を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の多層基板は、複数の絶縁層および該絶縁層間に形成された電源導体層ならびに該電源導体層が形成された前記絶縁層間と異なる前記絶縁層間に形成された接地導体層を有するとともに、下面の外周部に複数の信号端子ならびに中央部に複数の電源端子および複数の接地端子を有する半導体素子を搭載する搭載部を上面に有する基体と、該基体の前記搭載部の中央部から前記基体の下面側に向かって形成された、前記電源導体層に電気的に接続された複数の電源貫通導体および前記接地導体層に電気的に接続された複数の接地貫通導体と、前記基体の前記搭載部の外周部から前記基体の下面側に向かって形成された複数の信号貫通導体とを備えており、複数の前記電源貫通導体および複数の前記接地貫通導体は、平面視で前記搭載部の中心から外周側に向かって交互に環状に配列されており、前記電源導体層は、平面視で環状に配列された複数の前記接地貫通導体が貫通する部位を含む環状の電源導体層非形成部を有しており、前記接地導体層は、平面視で環状に配列された複数の前記電源貫通導体が貫通する部位を含む環状の接地導体層非形成部を有していることを特徴とするものである。
【００１８】
また、本発明の多層基板は、上記の構成において、複数の前記電源貫通導体は、複数種の電源電位ごとの群を成しており、該群ごとにその群間に複数の前記接地貫通導体を挟んで、平面視で前記搭載部の中心から外周側に向かって環状に配列されていることを特徴とするものである。
【００１９】
また、本発明の多層基板は、上記の構成において、平面視で前記搭載部の中央部の最外周に複数の前記接地貫通導体が環状に配列されていることを特徴とするものである。
【００２０】
また、本発明の半導体装置は、上記本発明の多層基板と、該多層基板の前記搭載部に搭載された半導体素子とを備えていることを特徴とするものである。
【発明の効果】
【００２１】
本発明の多層基板によれば、複数の絶縁層および絶縁層間に形成された電源導体層ならびに電源導体層が形成された絶縁層間と異なる絶縁層間に形成された接地導体層を有するとともに、下面の外周部に複数の信号端子ならびに中央部に複数の電源端子および複数の接地端子を有する半導体素子を搭載する搭載部を上面に有する基体と、基体の搭載部の中央部から基体の下面側に向かって形成された、電源導体層に電気的に接続された複数の電源貫通導体および接地導体層に電気的に接続された複数の接地貫通導体と、基体の搭載部の外周部から基体の下面側に向かって形成された複数の信号貫通導体とを備えており、複数の電源貫通導体および複数の接地貫通導体は、平面視で搭載部の中心から外周側に向かって交互に環状に配列されており、電源導体層は、平面視で環状に配列された複数の接地貫通導体が貫通する部位を含む環状の電源導体層非形成部を有しており、接地導体層は、平面視で環状に配列された複数の電源貫通導体が貫通する部位を含む環状の接地導体層非形成部を有していることから、電源貫通導体同士の間の電流経路が短く、電流幅が大きくなるため、電源導体層における抵抗およびインダクタンスが小さくなる。また、接地貫通導体同士の間の電流経路が短く、電流幅が大きくなるため、接地導体層における抵抗およびインダクタンスが小さくなる。その結果、同時スイッチングノイズを効果的に抑制することによって、半導体素子の誤動作が抑制され、半導体素子の作動性を良好なものとすることができる。
【００２２】
また、電源導体層は、平面視で環状に配列された複数の接地貫通導体が貫通する部位を含む環状の電源導体層非形成部を有しており、接地導体層は、平面視で環状に配列された複数の電源貫通導体が貫通する部位を含む環状の接地導体層非形成部を有していることから、電源電圧および接地電圧の電圧レベルの変動（通称バウンズという）を低減することができる。
【００２３】
すなわち、略面状導体である電源導体層は、電源貫通導体から流れてきた信号の一部が電源導体層の面内で拡散および反射を繰り返し、その結果、電源電圧の電圧レベルが変動することとなるが、環状の電源導体層非形成部が形成されていると、電源導体層における連続した面状の部分の面積が小さくなり、信号の一部の拡散および反射の度合いが小さくなる。従って、電源電圧の電圧レベルの変動が抑えられる。また、同様に接地電圧の電圧レベルの変動が抑えられる。
【００２４】
また、本発明の多層基板は、複数の電源貫通導体は、複数種の電源電位ごとの群を成しており、その群ごとにその群間に複数の接地貫通導体を挟んで、平面視で搭載部の中心から外周側に向かって環状に配列されているときには、複数種の電源電位に対して同時スイッチングノイズを効果的に抑制するとともに、電源電圧の電圧レベルの変動を抑えることができる。
【００２５】
また、本発明の多層基板は、平面視で搭載部の中央部の最外周に複数の接地貫通導体が環状に配列されているときには、複数の接地貫通導体が電磁遮蔽（シールディング）の効果を有するものとなり、外部から侵入しようとする電磁波のノイズを効果的に抑制することが可能となり、半導体素子の作動性を良好なものとすることができる。
【００２６】
また、本発明の半導体装置は、上記本発明の多層基板と、多層基板の搭載部に搭載された半導体素子とを備えていることから、搭載された半導体素子の動作特性が良好なものとなる。
【図面の簡単な説明】
【００２７】
【図１】本発明の多層基板の実施の形態の一例を示す断面図である。
【図２】図１に示す多層基板における電源貫通導体、接地貫通導体および信号貫通導体が形成された絶縁層の平面図である。
【図３】図１に示す多層基板における、環状の接地導体層非形成部を有している接地導体層が形成された絶縁層の平面図である。
【発明を実施するための形態】
【００２８】
以下、添付の図面を参照して、本発明の多層基板（多層配線基板）の実施の形態の例について説明する。図１は、本実施の形態の例の多層基板の断面図である。また、図２は、図１の多層基板における電源貫通導体、接地貫通導体および信号貫通導体が形成された絶縁層の平面図である。また、図３は、図１に示す多層基板における、環状の接地導体層非形成部を有している接地導体層が形成された絶縁層の平面図である。
【００２９】
本実施の形態の多層基板１は、複数の絶縁層２a〜２ｊおよび絶縁層２ｂ，２ｃ間に形成された電源導体層７ならびに電源導体層７が形成された絶縁層２ｂ，２ｃ間と異なる絶縁層２ａ，２ｂ間に形成された接地導体層８を有するとともに、下面の外周部に複数の信号端子ならびに中央部に複数の電源端子および複数の接地端子を有する半導体素子３を搭載する搭載部１ａを上面に有する基体20と、基体20の搭載部１ａの中央部から基体20の下面側に向かって形成された、電源導体層７に電気的に接続された複数の電源貫通導体10および接地導体層８に電気的に接続された複数の接地貫通導体11と、基体20の搭載部１ａの外周部から基体20の下面側に向かって形成された複数の信号貫通導体12とを備えており、複数の電源貫通導体10および複数の接地貫通導体11は、平面視で搭載部１ａの中心から外周側に向かって交互に環状に配列されており、電源導体層７は、平面視で環状に配列された複数の接地貫通導体11が貫通する部位を含む環状の電源導体層非形成部を有しており、接地導体層８は、平面視で環状に配列された複数の電源貫通導体10が貫通する部位を含む環状の接地導体層非形成部を有している。
【００３０】
上記の構成により、電源貫通導体10同士の間の電流経路が短く、電流幅が大きくなるため、電源導体層７における抵抗およびインダクタンスが小さくなる。また、接地貫通導体11同士の間の電流経路が短く、電流幅が大きくなるため、接地導体層８における抵抗およびインダクタンスが小さくなる。その結果、同時スイッチングノイズを効果的に抑制することによって、半導体素子３の誤動作が抑制され、半導体素子３の作動性を良好なものとすることができる。
【００３１】
また、電源導体層７は、平面視で環状に配列された複数の接地貫通導体11が貫通する部位を含む環状の電源導体層非形成部を有しており、接地導体層８は、平面視で環状に配列された複数の電源貫通導体10が貫通する部位を含む環状の接地導体層非形成部を有していることから、電源電圧および接地電圧の電圧レベルの変動（通称バウンズという）を低減することができる。
【００３２】
すなわち、略面状導体である電源導体層７は、電源貫通導体10から流れてきた信号の一部が電源導体層７の面内で拡散および反射を繰り返し、その結果、電源電圧の電圧レベルが変動することとなるが、環状の電源導体層非形成部が形成されていると、電源導体層７における連続した面状の部分の面積が小さくなり、信号の一部の拡散および反射の度合いが小さくなる。従って、電源電圧の電圧レベルの変動が抑えられる。また、同様に接地電圧の電圧レベルの変動が抑えられる。
【００３３】
本実施の形態の多層基板１は、上面に形成された半導体素子３に電気的に接続される上面側の電極パッド６、下面に形成された外部の駆動装置、プリント配線基板の配線等に電気的に接続される下面側の電極パッド13、複数の絶縁層２、配線導体層および貫通導体を有する。絶縁層２は、複数の絶縁層２a〜２ｊを総称するものである。下面側の電極パッド13は、外部の駆動装置等に電気的に接続するための外部接続導体バンプ14が接続されている。
【００３４】
多層基板１の配線導体層は、絶縁層２ｂ，２ｃ間に形成された電源導体層７、絶縁層２a，２ｂ間に形成された接地導体層８、絶縁層２ｇ，２ｈ間に形成された信号導体層９を含む。貫通導体は、半導体素子３の電源端子と電源導体層７とを電気的に接続する電源貫通導体10、半導体素子３の接地端子と接地導体層８とを電気的に接続する接地貫通導体11、半導体素子３の信号端子と信号導体層９とを電気的に接続する信号貫通導体12を含む。
【００３５】
半導体素子３は、多層基板１の上面側電極パッド６に電気的に接続される電極パッド４が下面に形成されており、上面側の電極パッド６と電極パッド４とは導体バンプ５を介して電気的に接続されている。
【００３６】
また、絶縁層２ａ〜２ｊは、それぞれがさらに複数の絶縁層から成っていてもよい。すなわち、絶縁層２ａ〜２ｆは、それぞれより薄い絶縁層が複数積層されて成るものであっても良い。
【００３７】
本実施の形態による多層基板１において、絶縁層２ａ〜２ｊは、酸化アルミニウム質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ムライト質焼結体またはガラスセラミックス等の無機絶縁材料からなる。絶縁層２ａ〜２ｊは、例えば、セラミックグリーンシート積層法、押し出し成形法等の方法によって形成される。
【００３８】
絶縁層２は、無機絶縁材料を用いて以下のようにして作製される。無機絶縁材料が例えば酸化アルミニウム質焼結体から成る場合、まず、酸化アルミニウム，酸化珪素，酸化カルシウムまたは酸化マグネシウム等の原料粉末に適当な有機バインダおよび溶剤等を添加混合して泥漿状となし、これをドクターブレード法、カレンダ法、リバースコータ法等でシート状と成すことによってセラミックグリーンシートを得る。そして、セラミックグリーンシートに各配線導体層および電極パッドと成る導電性ペーストを所定のパターンで印刷塗布して、これらを積層して積層体を形成し、最後にこの積層体を還元雰囲気中で約1600℃の温度で焼成することによって製作される。
【００３９】
また、絶縁層２は、ポリイミド，エポキシ樹脂，フッ素樹脂，ポリノルボルネンもしくはベンゾシクロブテン等の有機絶縁材料、またはセラミック粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂に混合して成る複合絶縁材料等の電気的に絶縁性の材料から成っていてもよい。
【００４０】
例えば、絶縁層２が複合絶縁材料から成る場合、まず酸化アルミニウム質焼結体から成るセラミックス粉末を混合した熱硬化性のエポキシ樹脂、またはガラス繊維を織り込んだ布にエポキシ樹脂を含浸させたガラスエポキシ樹脂から成る絶縁層の上面に、液状の樹脂前駆体をスピンコート法またはカーテンコート法等により塗布し、これを予備熱硬化処理する。次に、絶縁層２の主面に、配線導体層を無電解めっき法、蒸着法等の薄膜形成法およびフォトリソグラフィ法によって形成し、複数の絶縁層２を積層して約170℃程度の温度で加熱硬化することによって、基体20が作製される。基体20の厚みは、使用する材料の特性に応じて、また要求される仕様に対応する機械的強度および電気的特性等の条件を満たすように設定される。
【００４１】
電極パッド４，６，13、電源導体層７、接地導体層８、信号導体層９、電源貫通導体10、接地貫通導体11および信号貫通導体12は、例えば、タングステン（Ｗ），モリブデン（Ｍｏ），モリブデン−マンガン（Ｍｏ−Ｍｎ）合金，銅（Ｃｕ），銀（Ａｇ）または銀−パラジウム（Ａｇ−Ｐｄ）合金等の導体層、または銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ），クロム（Ｃｒ），チタン（Ｔｉ），金（Ａｕ）もしくはニオブ（Ｎｂ）の導体層、またはそれらの合金の導体層等から成る。
【００４２】
導体層の形成方法としては、厚膜法、薄膜形成法等の方法があげられる。例えば、信号導体層９を厚膜法で形成する場合、Ｃｕ粉末に適当な有機バインダーおよび溶剤等を添加混合して得た導電性ペーストを、セラミックグリーンシートに所定のパターンで印刷塗布し、このセラミックグリーンシートを複数積層して積層体とし、焼成することによって形成することができる。
【００４３】
なお、導体層は、セラミックグリーンシートの積層時に導体層の端部に大きな段差がついて不良とならない程度に厚くすることによって、導体層の抵抗およびインピーダンスを低くすることができ、結果として導体層に重畳するノイズを抑制することが可能となる。
【００４４】
また、導体層の形成に用いられる導電性ペーストは、導電性粒子および絶縁性粒子を含む場合、導電性ペーストにおける絶縁性粒子の含有率を導電性粒子の含有率よりも小さくすることにより、導体層の抵抗およびインピーダンスを低くすることができ、ノイズを抑制する効果がより向上する。
【００４５】
絶縁層２に形成される電源貫通導体10、接地貫通導体11および信号貫通導体12等の貫通導体は、以下のような方法によって形成される。まず、金型またはパンチングによる打ち抜き法、炭酸ガス（ＣＯ２）レーザ装置、ＵＶ−ＹＡＧレーザ装置等を用いたレーザ加工法等により、セラミックグリーンシートに貫通孔を形成する。次に、Ｃｕ等の導電性粒子、有機バインダー、溶剤、ガラス粉末、樹脂ビーズおよびフィラー等を添加混合して得た導電性ペーストを貫通孔に充填し、このようにして形成されたセラミックグリーンシートを所望の枚数積層し、焼成することによって、貫通導体を形成することができる。
【００４６】
また、貫通導体を形成するための導電性ペーストが導体性粒子と絶縁性粒子とを含む場合、導電性ペーストにおける絶縁性粒子の含有率を導体性粒子の含有率に比較して低くすることにより、貫通導体の抵抗およびインピーダンスをより低くすることができ、ノイズを抑制する効果がより向上する。
【００４７】
本実施の形態の多層基板１は、図２に示すように、複数の電源貫通導体10および複数の接地貫通導体11は、平面視で搭載部１ａの中心から外周側に向かって交互に環状に配列されている。さらに、搭載部１ａの最外周に信号貫通導体12が環状に配列されている。
【００４８】
このように貫通導体を環状に配列することによって、貫通導体同士の間の距離（電流経路）が短くなる。また、電流経路の幅が大きくなる。例えば、電源貫通導体10の電流経路であれば、電源貫通導体10の両側に隣接する接地貫通導体11同士の間の距離が長くなる。その結果、電源導体層７における抵抗およびインダクタンスが小さくなる。
【００４９】
例えば、複数の電源貫通導体および複数の接地貫通導体が平面視で半導体素子３の搭載部１ａにおいて互いに隣接するように交互に配列されている従来の多層基板の場合、電源貫通導体10の電流経路の長さは360μｍ程度であったものが、本実施の形態の多層基板１においては、200〜300μｍ程度と短くすることができる。また、上記の従来の多層基板の場合、電源貫通導体10の電流幅の大きさは50μｍ程度であったものが、本実施の形態の多層基板１においては、100〜200μｍ程度と大きくすることができる。
【００５０】
このような効果を奏するためには、環状の形状は、図２のような四角形状に限らず、三角形状、五角形状以上の多角形状、円形状、楕円形状等の種々の形状であってもよい。
【００５１】
また、本実施の形態の多層基板１は、複数の電源貫通導体10は、複数種の電源電位ごとの群を成しており、その群ごとにその群間に複数の接地貫通導体11を挟んで、平面視で搭載部１ａの中心から外周側に向かって環状に配列されている構成であってもよい。この場合、複数種の電源電位に対して同時スイッチングノイズを効果的に抑制するとともに、電源電圧の電圧レベルの変動を抑えることができる。また、環状に配列されている複数の電源貫通導体10の群を、１つの電源導体層７に複数群接続することができる。また、接地貫通導体11および接地導体層８についても同様の構成を採り得る。従って、多層基板１を大幅に薄型化することができる。
【００５２】
例えば、１つの電源導体層７に複数群の電源貫通導体10を接続する場合、10000〜15000群程度の電源貫通導体10を接続することができる。接地貫通導体11および接地導体層８についても同様である。
【００５３】
図２に示すように、搭載部１ａの中心部から接地貫通導体11、電源貫通導体10の順に交互に環状に配列する場合の環状の群の数は、半導体素子３の大きさおよび貫通導体間の距離、貫通導体の径より決めることができる。例えば、半導体素子３の平面視における大きさが縦20ｍｍ×横20ｍｍであり、電源貫通導体10と接地貫通導体11との間の距離、および電源貫通導体10と信号貫通導体12との間の距離が200μｍ、電源貫通導体10、接地貫通導体11および電源貫通導体10のそれぞれ径が50μｍである場合、環状に配列された複数の接地貫通導体11の群の数、および環状に配列された複数の電源貫通導体10の群の数は、それぞれ約100個程度である。
【００５４】
また、本実施の形態の多層基板１は、平面視で搭載部１ａの中央部の最外周に複数の接地貫通導体11が環状に配列されていることが好ましい。この場合、最外周に配列された複数の接地貫通導体11が電磁遮蔽（シールディング）の効果を有するものとなり、外部から侵入しようとする電磁波のノイズを効果的に抑制することが可能となり、半導体素子３の作動性を良好なものとすることができる。
【００５５】
また、本実施の形態による多層基板１は、図３に示すように、電源導体層７は、平面視で環状に配列された複数の接地貫通導体11が貫通する部位を含む環状の電源導体層非形成部７ａを有している。同様にして、接地導体層８は、平面視で環状に配列された複数の電源貫通導体10が貫通する部位を含む環状の接地導体層非形成部（図示せず）を有している。
【００５６】
電源導体層非形成部７ａの幅は、接地貫通導体11の径（50〜100μｍ程度）よりも大きければよく、接地貫通導体11の径よりも30〜40％程度大きいことが好ましい。この範囲内とすることにより、接地貫通導体11を形成するための導電性ペーストが電源導体層７に接触して不良品となることを大幅に抑えることができ、また、電源導体層非形成部７ａの幅が大きくなりすぎて多層基板１が大型化されることを抑えることができる。また、接地導体層非形成部の幅の大きさについても、同様の理由で同様の構成とすることができる。
【００５７】
また、本実施の形態の半導体装置は、上記本発明の多層基板１と、多層基板１の搭載部１ａに搭載された半導体素子３とを備えている。このことから、多層基板１に搭載された半導体素子３の動作特性が良好なものとなる。
【００５８】
半導体素子３は、ＩＣ，ＬＳＩ等の集積回路素子、半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の光半導体素子などである。
【００５９】
この半導体素子３は、例えば、下面の外周部に多数の信号端子、下面の中央部に多数の電源端子および多数の接地端子が形成されており、各端子が多層基板１の上面に形成された電極パッド６に、錫−鉛（Ｓｎ−Ｐｂ）合金，錫−銀−銅（Ｓｎ−Ａｇ−Ｃu）合金等の半田または金（Ａｕ）等から成る導体バンプ５を介して、電気的に接続されて、搭載部１ａに搭載される。
【００６０】
また、多層基板１において信号を伝送する信号配線を有する信号導体層９は、信号配線の配線幅および信号導体層９が形成される絶縁層２ｈの厚みを適宜設定することにより、特性インピーダンスを所望の値に設定することができる。その結果、良好な伝送特性を有する信号導体層９を形成することが可能となる。信号導体層９の特性インピーダンスは一般的には50Ωに設定される。なお、信号導体層９が複数ある場合、それぞれ異なる信号を伝送するものとしてもよい。
【００６１】
なお、信号配線を有する信号導体層９が形成された絶縁層２ｈ上に、信号配線と対向する部位に導体が形成されていない接地導体層８が形成された絶縁層２ｇを積層し、接地導体層８と信号導体層９の間の距離を適宜調整することによって、特性インピーダンスの調整がより容易になる。
【００６２】
半導体素子３にて処理された信号は、信号貫通導体12を通り、信号導体層９の信号配線にて伝送され、再度信号貫通導体12を通って、多層基板１が実装される外部のプリント配線基板等に形成された外部電気回路に伝送される。
【００６３】
また、電源電圧については、電源貫通導体10を通り、電源導体層７上で他の電源貫通導体10から伝送されてきた電源電圧の信号と繋がり、再度貫通導体10を通り、半導体素子３へ供給される。
【００６４】
また、接地電位については、接地貫通導体11、接地導体層８を通り、再度貫通導体11を経て半導体素子３に電気的に接続される。
【００６５】
なお、本実施の形態の多層基板１に搭載されるものは、半導体素子３に限らず、チップ抵抗、薄膜抵抗、コイルインダクタ、クロスインダクタ、チップキャパシタまたは電解キャパシタ等であってもよく、従って、本実施の形態の半導体装置はこれらの電子部品を搭載した電子回路モジュール等であってもよい。
【００６６】
また、多層基板１の平面視における形状は、正方形状、長方形状の他に、菱形形状、六角形状、八角形状、円形状等の形状であってもよい。このような多層基板１は、半導体素子収納用パッケージ、電子部品搭載用基板、多数の半導体素子３が搭載されたいわゆるマルチチップモジュールおよびマルチチップパッケージ、マザーボード等としても使用される。
【実施例】
【００６７】
本発明の多層基板の実施例について以下に説明する。
【００６８】
図１に示す本発明の実施例の多層基板１を以下のようにして作製した。まず、ガラスセラミックと呼ばれるガラスを含んだ無機絶縁材料の原料粉末に有機バインダーおよび溶剤を添加混合して泥漿状となし、これをドクターブレード法によってシート状と成すことによってセラミックグリーンシートを作製した。
【００６９】
次に、ＵＶ−ＹＡＧレーザ装置を用いたレーザ加工法等により、セラミックグリーンシートに貫通孔を形成し、Ｃｕの導電性粒子、有機バインダー、溶剤、ガラス粉末、樹脂ビーズおよびフィラーを添加混合して得た導電性ペーストを貫通孔に充填した。また、セラミックグリーンシートに各導体層および電極パッドと成る、Ｃｕの導電性粒子を含む導電性ペーストを所定のパターンで印刷塗布した。得られたセラミックグリーンシートを所定の枚数積層して積層体を形成し、この積層体を還元雰囲気中で約900℃の温度で焼成することによって、多層基板１を作製した。
【００７０】
そして、図２、図３に示すように、複数の電源貫通導体10および複数の接地貫通導体11は、平面視で搭載部１ａの中心から外周側に向かって交互に環状に配列されており、電源導体層７は、平面視で環状に配列された複数の接地貫通導体11が貫通する部位を含む環状の電源導体層非形成部７ａを有しており、接地導体層８は、平面視で環状に配列された複数の電源貫通導体10が貫通する部位を含む環状の接地導体層非形成部を有しているものとした。
【００７１】
電源貫通導体10の径は50μｍ、接地貫通導体11の径は50μｍとした。電源貫通導体10同士の間の距離である電流経路の長さは175μｍ、電源貫通導体10の電流経路の幅は200μｍとした。接地貫通導体11の電流経路の長さおよび幅も同様とした。
【００７２】
１つの電源導体層７に接続された、四角形の環状に配列された複数の電源貫通導体10の群は80群、１つの接地導体層８に接続された、四角形の環状に配列された複数の接地貫通導体11の群は80群とした。従って、図２に示す絶縁層においては、80群の環状に配列された複数の電源貫通導体10と、80群の環状に配列された複数の接地貫通導体11とが存在することとなる。
【００７３】
電源導体層非形成部７ａの幅は75μｍであり、電源貫通導体10の径よりも50％大きいものとした。接地導体層非形成部の幅および接地貫通導体11の径についても同様とした。
【００７４】
この多層基板１の上面に、半導体素子３として、動作周波数５ＧＨｚ、電源電圧１Ｖ、接地電位０ＶのＬＳＩを搭載し、半導体装置を作製した。
【００７５】
また、比較例の半導体装置として、複数の電源貫通導体および複数の接地貫通導体が平面視で半導体素子３の搭載部１ａにおいて互いに隣接するように交互に配列されている構成の多層基板を、上記と同様にして作製した。比較例の多層基板において、電源貫通導体の径は50μｍ、接地貫通導体の径は50μｍとした。電源貫通導体同士の間の距離である電流経路の長さは360μｍ、電源貫通導体の電流経路の幅は50μｍとした。接地貫通導体の電流経路の長さおよび幅も同様とした。また、電源貫通導体は、１個ずつが接地導体層において直径150μｍの円形の接地導体層非形成部を貫通し、接地貫通導体は、１個ずつが電源導体層において直径150μｍの円形の電源導体層非形成部を貫通するものとした。
【００７６】
これらの半導体装置についてそれぞれ、コンピュータシュミレーションにより、ループインダクタンスＬrを、Ｌs＋Ｌgnd−２×Ｌm（Ｌsは電源導体層のインダクタンス、Ｌgndは接地導体層のインダクタンス、Ｌmは相互インダクタンス）から求めた。
【００７７】
実施例の半導体装置は、電源導体層および接地導体層のＬsが216.14（ｐＨ）、Ｌmが104.10（ｐＨ）であることより、Ｌrが224.08（ｐＨ）であった。また、貫通導体部の電源貫通導体および接地貫通導体のＬsがそれぞれ12.33（ｐＨ）、Ｌmが10.06（ｐＨ）であることより、Ｌrが4.54（ｐＨ）であった。従って、導体層および貫通導体部を含むＬrは228.62（ｐＨ）となった。
【００７８】
比較例の半導体装置は、電源導体層および接地導体層のＬsが284.54（ｐＨ）、Ｌmが138.64（ｐＨ）であることより、Ｌrが291.80（ｐＨ）であった。また、貫通導体部の電源貫通導体および接地貫通導体のＬsがそれぞれ14.50（ｐＨ）、Ｌmが13.05（ｐＨ）であることより、Ｌrが2.91（ｐＨ）であった。従って、導体層および貫通導体部を含むＬrが294.71（ｐＨ）となった。
【００７９】
また、これらの半導体装置についてそれぞれ、コンピュータシュミレーションにより、バウンズ特性を求めたところ、実施例の半導体装置は、１Ｖの入力電源電圧におけるバウンズによる入力電源電圧のレベルの揺れ幅が0.121（Ｖ）であった。それに対して、比較例の半導体装置は、１Ｖの入力電源電圧におけるバウンズによる入力電源電圧のレベルの揺れ幅が0.197（Ｖ）であった。従って、実施例の半導体装置は比較例の半導体装置よりもバウンズによる入力電源電圧のレベルの揺れ幅が約38.5％低減された。
【００８０】
なお、本発明は上述の実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【符号の説明】
【００８１】
１・・・多層基板
２ａ〜２ｊ・・・絶縁層
３・・・半導体素子
７・・・電源導体層
７ａ・・・電源導体層非形成部
８・・・接地導体層
９・・・信号導体層
１０・・・電源貫通導体
１１・・・接地貫通導体
１２・・・信号貫通導体
【図１】
2010278101.tif 000003
【図２】
2010278101.tif 000004
【図３】
2010278101.tif 000005