(57)【要約】【課題】基板上での回路部品のレイアウトが相違しても差動信号の適正な伝達が可能なＬＶＤＳドライバ、ＬＶＤＳ回路、ＬＶＤＳ回路の抵抗値調整方法およびＬＶＤＳ回路の電流値調整方法を得ること。【解決手段】ＬＶＤＳドライバ２１とＬＶＤＳレシーバ２２を接続する第１の信号線２１ｅと、第２の信号線２１ｆの間に送信側抵抗値設定手段２１ｇを配置して、この抵抗値をスイッチ手段のオン・オフによって適正な値に設定し、レイアウトの相違に対処できる。電流源２１ａの流す電流値を同様に抵抗で調整することで電流消費の低減も可能になる。【選択図】図２
2010212752.tif 000002
【特許請求の範囲】
【請求項１】
所定の電流値の電流を供給する電流源と、
この電流源から供給される電流を伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第１のスイッチ手段と第２のスイッチ手段を直列に接続してなる第１の直列回路と、
前記入力信号の論理レベルを反転させる論理反転手段と、
前記電流源から供給される電流をこの論理反転手段の出力する論理レベルに応じて相補的にオン・オフする第３のスイッチ手段および第４のスイッチ手段を直列に接続してなる第２の直列回路と、
前記第１のスイッチ手段および第２のスイッチ手段の接続点に一端を接続し差動信号の一方を出力するための第１の信号線と、
前記第３のスイッチ手段および第４のスイッチ手段の接続点に一端を接続し差動信号の他方を出力するための第２の信号線と、
抵抗と１個のスイッチをそれぞれ直列に接続した複数組の直列回路を前記第１および第２の信号線に並列に接続し、これらの直列回路のスイッチの少なくとも１個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する送信側抵抗値設定手段
とを具備することを特徴とするＬＶＤＳドライバ。
【請求項２】
前記第１の直列回路と第２の直列回路の接続点と前記電流源の間の抵抗値を調整する電流調整手段を具備することを特徴とする請求項１記載のＬＶＤＳドライバ。
【請求項３】
所定の電流値の電流を供給する電流源と、この電流源から供給される電流を伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第１のスイッチ手段と第２のスイッチ手段を直列に接続してなる第１の直列回路と、前記入力信号の論理レベルを反転させる論理反転手段と、前記電流源から供給される電流をこの論理反転手段の出力する論理レベルに応じて相補的にオン・オフする第３のスイッチ手段および第４のスイッチ手段を直列に接続してなる第２の直列回路と、前記第１のスイッチ手段および第２のスイッチ手段の接続点に一端を接続し差動信号の一方を出力するための第１の信号線と、前記第３のスイッチ手段および第４のスイッチ手段の接続点に一端を接続し差動信号の他方を出力するための第２の信号線と、抵抗と１個のスイッチをそれぞれ直列に接続した複数組の直列回路を前記第１および第２の信号線に並列に接続し、これらの直列回路のスイッチの少なくとも１個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する送信側抵抗値設定手段とを備えたＬＶＤＳドライバと、
このＬＶＤＳドライバの前記第１の信号線から供給される差動信号の一方と、前記第２の信号線から供給される差動信号の他方を２つの入力端子に１つずつ入力して、これらの信号の電圧差を所定の閾値と比較して２値の信号を出力するコンパレータと、このコンパレータの前記２つの入力端子に、抵抗と１個のスイッチをそれぞれ直列に接続した複数組の直列回路を並列に接続し、これらの直列回路のスイッチの少なくとも１個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する受信側抵抗値設定手段とを備えたＬＶＤＳレシーバ
とを具備することを特徴とするＬＶＤＳ回路。
【請求項４】
前記ＬＶＤＳドライバは、前記第１の直列回路と第２の直列回路の接続点と前記電流源の間の抵抗値を調整する電流調整手段を具備することを特徴とする請求項３記載のＬＶＤＳ回路。
【請求項５】
抵抗と１個のスイッチをそれぞれ直列に接続した複数組の直列回路をＬＶＤＳドライバとＬＶＤＳレシーバを接続する差動信号伝達用の２本の信号線の間に並列に接続した状態で、前記直列回路の組の数に相当する数の前記スイッチを適宜オンまたはオフに設定して、前記ＬＶＤＳレシーバ内で最適な差動振幅となるような各スイッチのオン・オフ状態を判別するオン・オフ状態判別ステップと、
このオン・オフ状態判別ステップで判別したオン・オフ状態に前記複数組の直列回路の各抵抗を設定することで前記２本の信号線の間に接続する抵抗の合成抵抗値を設定する合成抵抗値設定ステップ
とを具備することを特徴とするＬＶＤＳ回路の抵抗値調整方法。
【請求項６】
伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第１のスイッチ手段と第２のスイッチ手段を直列に接続してなる第１の直列回路と、前記入力信号の論理レベルを反転させる論理反転手段と、この論理反転手段の出力する論理レベルに応じて相補的にオン・オフする第３のスイッチ手段および第４のスイッチ手段を直列に接続してなる第２の直列回路とを備え、前記第１のスイッチ手段と第３のスイッチ手段の接続点に電流を供給し、前記第２のスイッチ手段と第４のスイッチ手段の接続点の方向に電流を流すことで差動信号を出力するようにしたＬＶＤＳドライバの前記第１のスイッチ手段と第３のスイッチ手段の前記接続点に流す電流値を変化させてその適正値を、ＬＶＤＳレシーバ側で判別する適正電流値判別ステップと、
前記第１のスイッチ手段と第３のスイッチ手段の前記接続点に流す電流値がこの適正電流値判別ステップで判別した電流の適正値となるように電流源と前記第１のスイッチ手段と第３のスイッチ手段の前記接続点の間の抵抗の抵抗値を調整する抵抗値調整ステップ
とを具備することを特徴とするＬＶＤＳ回路の電流値調整方法。
【請求項７】
前記適正電流値判別ステップでは、ＬＶＤＳレシーバ側で判別する適正値が電流の適正値の下限値であることを特徴とする請求項６記載のＬＶＤＳ回路の電流値調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低電圧差動信号を用いるＬＶＤＳドライバ、ＬＶＤＳ回路、ＬＶＤＳ回路の抵抗値調整方法およびＬＶＤＳ回路の電流値調整方法に関する。ＬＶＤＳドライバを備えるＬＶＤＳ回路は、携帯電話機、映像機器等の各種の機器で信号の伝送に使用されている。
【背景技術】
【０００２】
ＬＶＤＳ（Low Voltage Differential Signaling）回路は、ＬＶＤＳドライバから送出される差動信号をＬＶＤＳレシーバで受信して比較する回路構成となっており、二線間での電圧の違いとしての差動信号を伝送する。このためＬＶＤＳ回路はノイズに強いだけでなく、低電圧で信号を高速に伝送することができ、各種の分野で高速差動信号を伝送するためのインターフェース回路として使用されている。
【０００３】
図１３は、本発明の関連技術としてのＬＶＤＳ回路を示したものである（たとえば特許文献１参照）。このＬＶＤＳ回路５００は、信号の送信側のＬＶＤＳドライバ５０１と、信号の受信側のＬＶＤＳレシーバ５０２と、第１および第２の信号線５０３、５０４の間に接続された負荷抵抗５０５とにより構成されている。
【０００４】
ここでＬＶＤＳドライバ５０１は、差動入力信号を入力するための第１および第２の入力端子５１１、５１２を備えている。第１の入力端子５１１から入力された差動入力信号５１３は、第１のトランジスタ５１４と第２のトランジスタ５１５のそれぞれのゲートに供給される。第１のトランジスタ５１４は、ＰＭＯＳ（positive channel Metal Oxide Semiconductor）トランジスタであり、第２のトランジスタ５１５はＮＭＯＳ（negative channel Metal Oxide Semiconductor）トランジスタである。
【０００５】
第２の入力端子５１２から入力された差動入力信号５１６の方は、第３のトランジスタ５１７と第４のトランジスタ５１８のそれぞれのゲートに供給される。第３のトランジスタ５１７はＰＭＯＳトランジスタであり、第４トランジスタ５１８はＮＭＯＳトランジスタである。
【０００６】
ＬＶＤＳドライバ５０１には、高電位側の第１の電流源５２１と、低電位側の第２の電流源５２２が設けられている。第１のトランジスタ５１４と第２のトランジスタ５１５からなる第１の直列回路５２３と、第３のトランジスタ５１７と第４のトランジスタ５１８からなる第２の直列回路５２４は、第１の電流源５２１と第２の電流源５２２の間に並列に配置されている。
【０００７】
第１のトランジスタ５１４は、第１の入力端子５１１に入力された差動入力信号５１３がハイレベルのときにオフとなり、ローレベルのときオンとなる。第２のトランジスタ５１５は、差動入力信号５１３がハイレベルのときオンとなり、ローレベルのときオフとなる。このように、直列回路５２３を構成する第１のトランジス５１４と第２のトランジスタ５１５は、差動入力信号５１３の論理レベルの変化に応じて、相補的にオン・オフ動作を行う。第１のトランジス５１４と第２のトランジスタ５１５の接続点は、第１の信号線５０３に接続されている。
【０００８】
第３のトランジスタ５１７も、第２の入力端子５１２に入力された差動入力信号５１６がハイレベルのときにオフとなり、ローレベルのときオンとなる。第４のトランジスタ５１８は、差動入力信号５１６がハイレベルのときオンとなり、ローレベルのときオフとなる。このように、直列回路５２４を構成する第３のトランジス５１７と第４のトランジスタ５１８も、差動入力信号５１６の論理レベルに応じて、相補的にオン・オフ動作を行う。第３のトランジス５１７と第４のトランジスタ５１８の接続点は、第２の信号線５０４に接続されている。
【０００９】
ここで、第１の入力端子５１１から入力される差動入力信号５１３に対して、第２の入力端子５１２から入力される差動入力信号５１６は論理が反転している。このため、第１のトランジスタ５１４のオン・オフ動作と第３のトランジスタ５１７のオン・オフ動作は逆位相の関係にある。第２のトランジスタ５１５のオン・オフ動作と第４のトランジスタ５１８のオン・オフ動作も逆位相の関係にある。
【００１０】
ところで、図１３に示したＬＶＤＳドライバ５０１は、第１の信号線５０３と第２の信号線５０４の間に、第１〜第３の可変抵抗素子５２６〜５２８を並列に接続している。スイッチ制御部５３１は、これら第１〜第３の可変抵抗素子５２６〜５２８を個別にオン・オフ制御するようになっている。スイッチ制御部５３１は電流切替回路５３２とも接続されている。電流切替回路５３２は、スイッチ制御部５３１による第１〜第３の可変抵抗素子５２６〜５２８の制御に応じて第１の電流源５２１と第２の電流源５２２の調整を行う。
【００１１】
このような構成のＬＶＤＳ回路５００で、スイッチ制御部５３１が第１〜第３の可変抵抗素子５２６〜５２８をすべて開放状態に設定したとする。この場合には、第１および第２の信号線５０３、５０４の間の合成インピーダンスが負荷抵抗５０５の抵抗値と等しくなる。
【００１２】
これに対して、スイッチ制御部５３１が第１〜第３の可変抵抗素子５２６〜５２８をすべてオン（接続）状態に設定したとする。この場合には、第１〜第３の可変抵抗素子５２６〜５２８および負荷抵抗５０５の抵抗値によって定まる合成抵抗の値が第１および第２の信号線５０３、５０４の間の負荷抵抗５０５の抵抗値と等しくなる。
【００１３】
したがって、スイッチ制御部５３１が第１〜第３の可変抵抗素子５２６〜５２８を制御してこれらの抵抗値を変化させ、前記した合成インピーダンスを変化させると、寄生容量との間に形成されるＣＲ時定数が変化する。これにより、ＬＶＤＳドライバ５０１は第１および第２の信号線５０３、５０４に送出される差動出力信号の変化速度を調節することができる。たとえば、第１および第２の信号線５０３、５０４の間の合成インピーダンスが低下するほど差動出力信号の変化速度は速くなる。これにより、負荷抵抗５０５の抵抗値のばらつきによる伝送速度や応答速度が低下するという問題を解消することができる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００７−０９６８６７号公報（第００１９段落〜第００２８段落、図１、図２）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
図１３で示したＬＶＤＳドライバ５０１は、スイッチ制御部５３１が第１〜第３の可変抵抗素子５２６〜５２８を動的に制御すると共に電流切替回路５３２がこれに連動して第１の電流源５２１と第２の電流源５２２の調整をしている。ここで、たとえば電流切替回路５３２は２つの電流源の調整を行うためにトランジスタを多用した複雑な回路構成とならざるを得ず、全体的な回路構成が大規模化してコストアップと電力消費の増大を招くという問題があった。
【００１６】
そこで本発明の目的は、基板上での回路部品のレイアウトが相違しても差動信号の適正な伝達が可能なＬＶＤＳドライバ、ＬＶＤＳ回路、ＬＶＤＳ回路の抵抗値調整方法およびＬＶＤＳ回路の電流値調整方法を提供することにある。
【課題を解決するための手段】
【００１７】
本発明では、（イ）所定の電流値の電流を供給する電流源と、（ロ）この電流源から供給される電流を伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第１のスイッチ手段と第２のスイッチ手段を直列に接続してなる第１の直列回路と、（ハ）前記した入力信号の論理レベルを反転させる論理反転手段と、（ニ）前記した電流源から供給される電流をこの論理反転手段の出力する論理レベルに応じて相補的にオン・オフする第３のスイッチ手段および第４のスイッチ手段を直列に接続してなる第２の直列回路と、（ホ）前記した第１のスイッチ手段および第２のスイッチ手段の接続点に一端を接続し差動信号の一方を出力するための第１の信号線と、（へ）前記した第３のスイッチ手段および第４のスイッチ手段の接続点に一端を接続し差動信号の他方を出力するための第２の信号線と、（ト）抵抗と１個のスイッチをそれぞれ直列に接続した複数組の直列回路を前記した第１および第２の信号線に並列に接続し、これらの直列回路のスイッチの少なくとも１個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する送信側抵抗値設定手段とをＬＶＤＳドライバが具備する。
【００１８】
また、本発明では、（イ）（ａ）所定の電流値の電流を供給する電流源と、（ｂ）この電流源から供給される電流を伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第１のスイッチ手段と第２のスイッチ手段を直列に接続してなる第１の直列回路と、（ｃ）前記した入力信号の論理レベルを反転させる論理反転手段と、（ｄ）前記した電流源から供給される電流をこの論理反転手段の出力する論理レベルに応じて相補的にオン・オフする第３のスイッチ手段および第４のスイッチ手段を直列に接続してなる第２の直列回路と、(ｅ）前記した第１のスイッチ手段および第２のスイッチ手段の接続点に一端を接続し差動信号の一方を出力するための第１の信号線と、(ｆ）前記した第３のスイッチ手段および第４のスイッチ手段の接続点に一端を接続し差動信号の他方を出力するための第２の信号線と、（ｇ）抵抗と１個のスイッチをそれぞれ直列に接続した複数組の直列回路を前記した第１および第２の信号線に並列に接続し、これらの直列回路のスイッチの少なくとも１個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する送信側抵抗値設定手段とを備えたＬＶＤＳドライバと、（ロ）このＬＶＤＳドライバの前記した第１の信号線から供給される差動信号の一方と、前記した第２の信号線から供給される差動信号の他方を２つの入力端子に１つずつ入力して、これらの信号の電圧差を所定の閾値と比較して２値の信号を出力するコンパレータと、このコンパレータの前記した２つの入力端子に、抵抗と１個のスイッチをそれぞれ直列に接続した複数組の直列回路を並列に接続し、これらの直列回路のスイッチの少なくとも１個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する受信側抵抗値設定手段とを備えたＬＶＤＳレシーバとをＬＶＤＳ回路が具備する。
【００１９】
更に本発明では、（イ）抵抗と１個のスイッチをそれぞれ直列に接続した複数組の直列回路をＬＶＤＳドライバとＬＶＤＳレシーバを接続する差動信号伝達用の２本の信号線の間に並列に接続した状態で、前記した直列回路の組の数に相当する数の前記したスイッチを適宜オンまたはオフに設定して、前記したＬＶＤＳレシーバ内で最適な差動振幅となるような各スイッチのオン・オフ状態を判別するオン・オフ状態判別ステップと、（ロ）このオン・オフ状態判別ステップで判別したオン・オフ状態に前記した複数組の直列回路の各抵抗を設定することで前記した２本の信号線の間に接続する抵抗の合成抵抗値を設定する合成抵抗値設定ステップとをＬＶＤＳ回路の抵抗値調整方法が具備する。
【００２０】
また、本発明では、（イ）伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第１のスイッチ手段と第２のスイッチ手段を直列に接続してなる第１の直列回路と、前記した入力信号の論理レベルを反転させる論理反転手段と、この論理反転手段の出力する論理レベルに応じて相補的にオン・オフする第３のスイッチ手段および第４のスイッチ手段を直列に接続してなる第２の直列回路とを備え、前記した第１のスイッチ手段と第３のスイッチ手段の接続点に電流を供給し、前記した第２のスイッチ手段と第４のスイッチ手段の接続点の方向に電流を流すことで差動信号を出力するようにしたＬＶＤＳドライバの前記した第１のスイッチ手段と第３のスイッチ手段の前記した接続点に流す電流値を変化させてその適正値を、ＬＶＤＳレシーバ側で判別する適正電流値判別ステップと、（ロ）前記した第１のスイッチ手段と第３のスイッチ手段の前記した接続点に流す電流値がこの適正電流値判別ステップで判別した電流の適正値となるように電流源と前記した第１のスイッチ手段と第３のスイッチ手段の前記した接続点の間の抵抗の抵抗値を調整する抵抗値調整ステップとをＬＶＤＳ回路の電流値調整方法が具備する。
【発明の効果】
【００２１】
以上説明したように本発明によれば、ＬＶＤＳ回路のレイアウトが相違しても抵抗値を調整しておくことで、ＬＶＤＳレシーバ側で適正な差動振幅を得ることができる。したがって、各種の装置に使用するＬＶＤＳ回路あるいはＬＶＤＳドライバやＬＶＤＳレシーバを共通部品化することができ、部品の管理の容易化や回路のコストダウンに寄与することになる。また、工場出荷時や保守点検の際に抵抗値を調整すれば、個々の製品の特性のバラツキや装置の経年変化に有効に対処することができる。
【００２２】
また、本発明によれば、基板のレイアウトの状況に応じて電流源の流す電流を必要最小限に抑えることができるので、ＬＶＤＳ回路の電流消費の無駄をなくすことができる。
【図面の簡単な説明】
【００２３】
【図１】本発明のＬＶＤＳドライバのクレーム対応図である。
【図２】本発明のＬＶＤＳ回路のクレーム対応図である。
【図３】本発明のＬＶＤＳ回路の抵抗値調整方法のクレーム対応図である。
【図４】本発明のＬＶＤＳ回路の電流値調整方法のクレーム対応図である。
【図５】本発明の第１の実施の形態によるＬＶＤＳ回路の構成を表わした回路図である。
【図６】第１の実施の形態における抵抗値の調整の様子を表わす流れ図である。
【図７】第１の実施の形態における電流値の調整の様子を表わす流れ図である。
【図８】本発明の第２の実施の形態によるＬＶＤＳ回路の構成を表わした回路図である。
【図９】本発明の第１の実施例におけるＬＶＤＳドライバの回路図である。
【図１０】第１の実施例におけるドライバ側制御部の回路図である。
【図１１】本発明の第２の実施例におけるＬＶＤＳレシーバの回路図である。
【図１２】第２の実施例における制御部の回路図である。
【図１３】本発明の関連技術としてのＬＶＤＳ回路を示した回路図である。
【発明を実施するための形態】
【００２４】
図１は、本発明のＬＶＤＳドライバのクレーム対応図を示したものである。本発明のＬＶＤＳドライバ１０は、電流源１１と、第１の直列回路１２と、論理反転手段１３と、第２の直列回路１４と、第１の信号線１５と、第２の信号線１６と、送信側抵抗値設定手段１７とを備えている。ここで、電流源１１は所定の電流値の電流を供給するためのものである。第１の直列回路１２はこの電流源１１から供給される電流を伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第１のスイッチ手段と第２のスイッチ手段を直列に接続した構成となっている。論理反転手段１３は入力信号の論理レベルを反転させる回路である。第２の直列回路１４は電流源１１から供給される電流をこの論理反転手段１３の出力する論理レベルに応じて相補的にオン・オフする第３のスイッチ手段および第４のスイッチ手段を直列に接続した構成となっている。第１の信号線１５は第１のスイッチ手段および第２のスイッチ手段の接続点に一端を接続し差動信号の一方を出力するための線路である。第２の信号線１６は第３のスイッチ手段および第４のスイッチ手段の接続点に一端を接続し差動信号の他方を出力するための線路である。送信側抵抗値設定手段１７は抵抗と１個のスイッチをそれぞれ直列に接続した複数組の直列回路を第１および第２の信号線１５、１６に並列に接続した回路部分の抵抗値を設定する。すなわち、これらの直列回路のスイッチの少なくとも１個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する。
【００２５】
図２は、本発明のＬＶＤＳ回路のクレーム対応図を示したものである。本発明のＬＶＤＳ回路２０は、ＬＶＤＳドライバ２１とＬＶＤＳレシーバ２２とを備えている。ここで、ＬＶＤＳドライバ２１は、電流源２１ａと、第１の直列回路２１ｂと、論理反転手段２１ｃと、第２の直列回路２１ｄと、第１の信号線２１ｅと、第２の信号線２１ｆと、送信側抵抗値設定手段２１ｇとを備えている。ここで、電流源２１ａは所定の電流値の電流を供給するためのものである。第１の直列回路２１ｂはこの電流源２１ａから供給される電流を伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第１のスイッチ手段と第２のスイッチ手段を直列に接続した構成となっている。論理反転手段２１ｃは入力信号の論理レベルを反転させる回路である。第２の直列回路２１ｄは電流源２１ａから供給される電流をこの論理反転手段２１ｃの出力する論理レベルに応じて相補的にオン・オフする第３のスイッチ手段および第４のスイッチ手段を直列に接続した構成となっている。第１の信号線２１ｅは第１のスイッチ手段および第２のスイッチ手段の接続点に一端を接続し差動信号の一方を出力するための線路である。第２の信号線２１ｆは第３のスイッチ手段および第４のスイッチ手段の接続点に一端を接続し差動信号の他方を出力するための線路である。送信側抵抗値設定手段２１ｇは抵抗と１個のスイッチをそれぞれ直列に接続した複数組の直列回路を第１および第２の信号線２１ｅ、２１ｆに並列に接続した回路部分の抵抗値を設定する。すなわち、これらの直列回路のスイッチの少なくとも１個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する。
【００２６】
ＬＶＤＳレシーバ２２は、コンパレータ２２ａと、受信側抵抗値設定手段２２ｂを備えている。ここで、コンパレータ２２ａは、ＬＶＤＳドライバ２２の第１の信号線２１ｅから供給される差動信号の一方と、第２の信号線２１ｆから供給される差動信号の他方を２つの入力端子に１つずつ入力する。そして、これらの信号の電圧差を所定の閾値と比較して２値の信号を出力する。受信側抵抗値設定手段２２ｂは、コンパレータ２２ａの前記した２つの入力端子に、抵抗と１個のスイッチをそれぞれ直列に接続した複数組の直列回路を並列に接続した回路部分の抵抗値を設定する。すなわち、これらの直列回路のスイッチの少なくとも１個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する。
【００２７】
図３は、本発明のＬＶＤＳ回路の抵抗値調整方法のクレーム対応図を示したものである。本発明のＬＶＤＳ回路の抵抗値調整方法３０は、オン・オフ状態判別ステップ３１と、合成抵抗値設定ステップ３２とを備えている。ここで、オン・オフ状態判別ステップ３１では、抵抗と１個のスイッチをそれぞれ直列に接続した複数組の直列回路をＬＶＤＳドライバとＬＶＤＳレシーバを接続する差動信号伝達用の２本の信号線の間に並列に接続する。そして、この状態で、前記した直列回路の組の数に相当する数の前記したスイッチを適宜オンまたはオフに設定して、前記したＬＶＤＳレシーバ内で最適な差動振幅となるような各スイッチのオン・オフ状態を判別する。合成抵抗値設定ステップ３２では、オン・オフ状態判別ステップ３１で判別したオン・オフ状態に前記した複数組の直列回路の各抵抗を設定することで前記した２本の信号線の間に接続する抵抗の合成抵抗値を設定する。
【００２８】
図４は、本発明のＬＶＤＳ回路の電流値調整方法のクレーム対応図を示したものである。本発明のＬＶＤＳ回路の電流値調整方法４０は、適正電流値判別ステップ４１と、抵抗値調整ステップ４２とを備えている。ここで、適正電流値判別ステップ４１では、ＬＶＤＳドライバの第１のスイッチ手段と第３のスイッチ手段の接続点に流す電流値を変化させてその適正値を、ＬＶＤＳレシーバ側で判別する。このうちＬＶＤＳドライバは、第１の直列回路と、論理反転手段と、第２の直列回路を備えている。第１の直列回路は、伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第１のスイッチ手段と第２のスイッチ手段を直列に接続してなる構成である。論理反転手段は、前記した入力信号の論理レベルを反転させる。第２の直列回路は、この論理反転手段の出力する論理レベルに応じて相補的にオン・オフする第３のスイッチ手段および第４のスイッチ手段を直列に接続してなる構成である。ＬＶＤＳドライバは、第１のスイッチ手段と第３のスイッチ手段の接続点に電流を供給する。そして第２のスイッチ手段と第４のスイッチ手段の接続点の方向に電流を流すことで差動信号を出力するようにしている。
【００２９】
本発明の抵抗値調整ステップ４２では、電流源と前記した第１のスイッチ手段と第３のスイッチ手段の共通接続点の間の抵抗の抵抗値を調整する。この調整で、前記した第１のスイッチ手段と第３のスイッチ手段の共通接続点に流す電流値が適正電流値判別ステップ４１で判別した電流の適正値となるようにする。
【００３０】
＜発明の第１の実施の形態＞
【００３１】
次に本発明の第１の実施の形態を説明する。
【００３２】
図５は、本発明の第１の実施の形態によるＬＶＤＳ回路の構成を表わしたものである。このＬＶＤＳ回路１００は、信号の送信側のＬＶＤＳドライバ１０１と、信号の受信側のＬＶＤＳレシーバ１０２と、第１および第２の信号線１０３、１０４の間に接続された負荷抵抗１０５とにより構成されている。
【００３３】
ＬＶＤＳドライバ１０１は、プッシュプル回路としてのバッファ段を構成し、高速伝送のための高速信号１１１をそれらのゲートに入力する第１および第２のトランジスタ１１２、１１３を備えている。高速信号１１１はその論理を反転するためのインバータ１１４にも入力される。インバータ１１４によって論理を反転された反転高速信号１１５は、プッシュプル回路として他のバッファ段を構成する第３および第４のトランジスタ１１６、１１７のゲートに入力するようになっている。本実施の形態で第１のトランジスタ１１２および第３のトランジスタ１１６はＰＭＯＳトランジスタで構成されている。第２のトランジスタ１１３および第４トランジスタ１１７はＮＭＯＳトランジスタで構成されている。
【００３４】
ＬＶＤＳドライバ１０１には、電流源１１８が設けられている。電流源１１８は、第１および第２のトランジスタ１１２、１１３からなる直列回路と第３および第４のトランジスタ１１６、１１７からなる直列回路のそれぞれの一端に供給される。これらの直列回路の他端は共に接地されている。
【００３５】
第１のトランジスタ１１２は、そのゲートに入力された高速信号１１１がハイレベルのときにオフとなり、ローレベルのときオンとなる。第２のトランジスタ１１３は、高速信号１１１がハイレベルのときオンとなり、ローレベルのときオフとなる。このように、第１のトランジスタ１１２と第２のトランジスタ１１３は、高速信号１１１の論理レベルの変化に応じて、相補的にオン・オフ動作を行う。第１のトランジスタ１１２と第２のトランジスタ１１３における電流源１１８側の接続点は、第１の信号線１０３に接続されている。
【００３６】
第３のトランジスタ１１６は、インバータ１１４の出力側がハイレベルのときにオフとなり、ローレベルのときオンとなる。第４のトランジスタ１１７は、インバータ１１４の出力側がハイレベルのときオンとなり、ローレベルのときオフとなる。このように、直列回路を構成する第３のトランジス１１６と第４のトランジスタ１１７も、インバータ１１４の出力側の論理レベルに応じて、相補的にオン・オフ動作を行う。第３のトランジス１１６と第４のトランジスタ１１７における電流源１１８側の接続点は、第２の信号線１０４に接続されている。
【００３７】
ＬＶＤＳドライバ１０１内では、第１および第２の信号線１０３、１０４の間に、第１の整合抵抗１２１と第１のスイッチ１２２の直列回路と、第２の整合抵抗１２３と第２のスイッチ１２４の直列回路が配置されている。これら２つの直列回路は、ＬＶＤＳドライバ１０１とＬＶＤＳレシーバ１０２の双方が基板上でどのようにレイアウトされるかによって生じる初期的な回路特性の違いを補償して負荷抵抗１０５と整合をとるために設けられている。したがって、第１および第２のスイッチ１２２、１２４は、ＬＶＤＳ回路１００を組み込んだ図示しない装置の製造時に一度、オン・オフの設定を行えばよい。
【００３８】
電流源１１８から流れる電流の経路は、高速信号１１１の論理状態によって、次の２つの状態（Ａ）、（Ｂ）が交互に切り替わる。
（Ａ）電流源１１８から第１のトランジスタ１１２および第１の信号線１０３を経て、負荷抵抗１０５と第１の整合抵抗１２１もしくは第２の整合抵抗１２３を通り、第２の信号線１０４ならびに第４のトランジスタ１１７を経てアースに至る経路。
（Ｂ）電流源１１８から第３のトランジスタ１１６および第２の信号線１０４を経て、負荷抵抗１０５と第１の整合抵抗１２１もしくは第２の整合抵抗１２３を通り、第１の信号線１０３ならびに第２のトランジスタ１１３を経てアースに至る経路。
【００３９】
ところで図５では、第１のスイッチ１２２がオンとなっており、第２のスイッチ１２４がオフとなっている状態を一例として示している。これら第１および第２のスイッチ１２２、１２４のオン・オフの組み合わせは全部で４通りある。第１の整合抵抗１２１と第２の整合抵抗１２３の抵抗値が等しくない場合には、この組み合わせで抵抗値が無限大の場合を含むと４通りの合成抵抗値が得られる。本実施の形態では実際に必要とされる整合抵抗の値の変動範囲から、第１の整合抵抗１２１と第２の整合抵抗１２３を用いた４つの合成抵抗値のうち、抵抗値が無限大とならない３つの合成抵抗値のいずれかに設定することで許容誤差を満足する初期設定を可能にしている。もちろん、整合抵抗の数を増やせば、更に多くの合成抵抗値を選択することができ、また、更に厳しい許容誤差に対応することもできる。
【００４０】
ＬＶＤＳレシーバ１０２には、第１および第２の信号線１０３、１０４から送られてきた信号を入力するコンパレータ１３１が配置されている。コンパレータ１３１からは、入力した信号間の電圧差が所定の閾値を超えるか否かによって論理を定めた２値信号からなる高速信号１３２が出力される。このとき、ＬＶＤＳドライバ１０１の負荷となる負荷抵抗１０５に対する第１および第２の整合抵抗１２１、１２３の整合がとられることで、高速信号１３２の波形歪みの発生が防止されることになる。これについて次に説明する。
【００４１】
本実施の形態のＬＶＤＳ回路１００で、第１および第２の信号線１０３、１０４の間に現われる差動振幅は、バッファ段から負荷抵抗として見える整合抵抗１２１、１２３と負荷抵抗１０５による合成抵抗と、電流源１１８からの駆動電流によって定まる。電流源１１８の電流値をＩｄ、第１の整合抵抗１２１もしくは第２の整合抵抗１２３と負荷抵抗１０５の合成抵抗をＲｄとする。このとき、負荷抵抗１０５の両端に現われる差動振幅Ｖｄは次の（１）式で表わされる。
【００４２】
Ｖｄ＝Ｒｄ＊Ｉｄ  ……（１）
【００４３】
第１の整合抵抗１２１の抵抗値をＲｄ1、第２の整合抵抗１２３の抵抗値をＲｄ2、負荷抵抗１０５の抵抗値をＲｄ0とする。今、第１のスイッチ１２１がオンで、第２のスイッチ１２４がオフに設定されているとする。このとき、第１および第２の信号線１０３、１０４には第１の整合抵抗１２１と負荷抵抗１０５が並列に接続されている。このときの合成抵抗Ｒｄ10は、次の（２）式で表わすことができる。
【００４４】
１／Ｒｄ10＝１／Ｒｄ1＋１／Ｒｄ0
∴  Ｒｄ10＝Ｒｄ1＊Ｒｄ0／（Ｒｄ1＋Ｒｄ0）  ……（２）
【００４５】
この（２）式を（１）式に代入すると、差動振幅Ｖｄ10は次の（３）式で表わされる。
【００４６】
Ｖｄ10＝Ｒｄ10＊Ｉｄ
＝Ｒｄ1＊Ｒｄ0＊Ｉｄ／（Ｒｄ1＋Ｒｄ0）  ……（３）
ここで、第１の整合抵抗１２１と負荷抵抗１０５の抵抗値が同一の場合に、理想的に整合がとれたものと仮定する。この場合には負荷抵抗１０５の抵抗値Ｒｄ0を第１の整合抵抗１２１の抵抗値をＲｄ1に置き換えて、差動振幅Ｖｄ10について次の（４）式が得られる。
【００４７】
Ｖｄ10＝Ｒｄ1＊Ｒｄ1＊Ｉｄ／（Ｒｄ1＋Ｒｄ1）
＝Ｒｄ1＊Ｉｄ／２  ……（４）
【００４８】
ところで、差動振幅ＶｄはＬＶＤＳレシーバ１０２の受信性能で決定する。しかしながら実際には、ＬＶＤＳ回路１００におけるＬＶＤＳドライバ１０１とＬＶＤＳレシーバ１０２が基板上に配置される際のレイアウトの違いによって抵抗分等の回路特性に違いが生じ、これがＬＶＤＳレシーバ１０２の振幅に影響を与える。差動振幅Ｖｄは、（４）式より電流源１１８の電流値と負荷抵抗１０５、ならびに第１のスイッチ１２２と第２のスイッチ１２４の設定状態で決まる第１の整合抵抗１２１もしくは第２の整合抵抗１２３による抵抗値で定まる。そこで、差動振幅Ｖｄを一定にするためには抵抗値の調整を行えばよい。
【００４９】
図６は、製品設計の際の抵抗値の調整処理を表わしたものである。図５と共に説明する。
【００５０】
ＬＶＤＳ回路１００の設計者は、ＬＶＤＳドライバ１０１とＬＶＤＳレシーバ１０２を図示しない基板上に実装した状態でＬＶＤＳドライバ１０１に規定の高速信号１１１を入力する（ステップＳ２０１）。そして、この状態でＬＶＤＳレシーバ１０２のコンパレータ１３１に入力する差動振幅Ｖｄの変化を図示しない測定器を用いて測定する。このとき、第１および第２のスイッチ１２２、１２４をオン・オフして、差動振幅Ｖｄが最適値となるオン・オフの組み合わせを判別する（ステップＳ２０２）。そして、その基板レイアウトにおける第１および第２のスイッチ１２２、１２４のオン・オフの最適な状態としてその組み合わせを記録して（ステップＳ２０３）、処理を終了する（エンド）。これにより、同一の基板レイアウトのＬＶＤＳ回路１００は、ラインでの製造時にこの記録された内容で第１および第２のスイッチ１２２、１２４のオン・オフの設定が行われる。
【００５１】
もちろん、工場出荷時に作業者が図６に示した手順のステップＳ２０１およびステップＳ２０２の処理を行い、個々の基板のＬＶＤＳ回路１００の調整を行うようにしてもよい。
【００５２】
次に、電流源１１８の調整について説明する。たとえばＬＶＤＳドライバ１０１とＬＶＤＳレシーバ１０２が基板上で直近にレイアウトされているような設計を行った場合であれば、両回路を接続する伝送路のロスが削減される。このため差動振幅Ｖｄを小さくすることが可能になる。この場合には、基準となる差動振幅Ｖｄに対して、これよりも振幅の小さな差動振幅Ｖｄ´が設定される結果として、（４）式に示す電流源１１８の電流Ｉｄを、これよりも小さな電流Ｉｄ´に設定することができる。この場合にも、第１の整合抵抗１２１と第２の整合抵抗１２３を適宜選択することで差動振幅の最適化を行う。この結果として、ＬＶＤＳ回路１００全体の消費電力をより低減することができる。
【００５３】
図７は、製品設計の際の電流源の調整処理を表わしたものである。図５と共に説明する。
【００５４】
ＬＶＤＳ回路１００の設計者は、ＬＶＤＳドライバ１０１とＬＶＤＳレシーバ１０２を図示しない基板上に実装した状態でＬＶＤＳドライバ１０１に規定の高速信号１１１を入力する（ステップＳ２２１）。そして、この状態で電流源１１８の電流量を調整して、コンパレータ１３１の入力側が差動振幅Ｖｄ´となる電流値を測定する（ステップＳ２２２）。そして、その基板レイアウトにおける最適な下限の電流値として記録して（ステップＳ２２３）、処理を終了する（エンド）。
【００５５】
電流源１１８におけるこのような下限の電流値の設定は、後の実施例で説明するように、電流調整用の抵抗を設け、これをスイッチのオン・オフで設定を行ったり、可変抵抗器を設けてこれを調整することで可能になる。基板設計時の測定結果を製造ラインで反映させる代わりに、工場出荷時に作業者がステップＳ２２１およびステップＳ２２２の処理を行い、個々の基板のＬＶＤＳ回路１００の調整を行うようにしてもよい。
【００５６】
＜発明の第２の実施の形態＞
【００５７】
次に本発明の第２の実施の形態を説明する。
【００５８】
図８は、本発明の第２の実施の形態によるＬＶＤＳ回路の構成を表わしたものである。このＬＶＤＳ回路３００で図５のＬＶＤＳ回路１００と同一部分には同一の符号を付しており、これらの説明を適宜省略する。
【００５９】
ＬＶＤＳ回路３００は、ＬＶＤＳドライバ１０１とＬＶＤＳレシーバ３０２で構成されている。ＬＶＤＳレシーバ３０２は、ＬＶＤＳドライバ１０１の出力側に接続された第１および第２の信号線１０３、１０４をコンパレータ１３１の入力側に接続する点は第１の実施の形態と同一である。第２の実施の形態では、ＬＶＤＳレシーバ３０２内部で負荷抵抗３０３をこれら第１および第２の信号線１０３、１０４に接続した構成となっている。負荷抵抗３０３は、第１の負荷抵抗３２１と第１の負荷用スイッチ３２２の直列回路と、第２の負荷抵抗３２３と第２の負荷用スイッチ３２４の直列回路とを、第１および第２の信号線１０３、１０４の間に並列に接続した構成となっている。
【００６０】
このような第２の実施の形態のＬＶＤＳ回路３００では、第１の実施の形態と同様にＬＶＤＳドライバ１０１側で第１のスイッチ１２２と第２のスイッチ１２４を適宜オンまたはオフに設定する。また、これに加えてＬＶＤＳレシーバ３０２側でも第１の負荷用スイッチ３２２と第２の負荷用スイッチ３２４を適宜オンまたはオフに設定する。これにより、ＬＶＤＳドライバ１０１とＬＶＤＳレシーバ３０２の双方の基板上でのレイアウトに応じて、第１の信号線１０３と第２の信号線１０４の間の抵抗分を適正な値に設定することができる。
【００６１】
更に第２の実施の形態の場合にも、ＬＶＤＳドライバ１０１とＬＶＤＳレシーバ３０２のレイアウトの状況によっては、差動振幅Ｖｄを適宜低下させることで、電流源１１８の電流Ｉｄを減少させ、電力消費の低減を図ることができる。
【００６２】
以上説明したように、第２の実施の形態では、第１および第２の信号線１０３、１０４の間において、ＬＶＤＳドライバ１０１とＬＶＤＳレシーバ３０２の双方で抵抗値の調整を行うことができる。これにより、差動振幅の更なる最適化を図ることができる。また、外付け回路部品の削減を行うことも可能になる。更に、電流源１１８の電流Ｉｄを変更できるようにすることで、基板のレイアウト等の回路配置状況によっては更なる消費電力の削減が可能になる。
【実施例１】
【００６３】
図９は、第１の実施の形態を具体化した第１の実施例における抵抗値の調整と電流源の電流値の調整を可能とするＬＶＤＳドライバの回路構成を示したものである。図９で図５と同一部分には同一の符号を付しており、これらの説明を適宜省略する。
【００６４】
第１の実施例のＬＶＤＳドライバ１０１Ａでは、第１の整合抵抗１２１に第１の整合用トランジスタ１２２Ａを直列に接続し、そのゲートをドライバ側制御部３０１の第１の出力端子３３１に接続している。また、同様に第２の整合抵抗１２３に第２の整合用トランジスタ１２４Ａを直列に接続し、そのゲートをドライバ側制御部３０１の第２の出力端子３３２に接続している。電流源１１８Ａは、第１の電流経路用抵抗３１１と第１の電流経路用トランジスタ３１２からなる第１の直列回路と、第２の電流経路用抵抗３１３と第２の電流経路用トランジスタ３１４からなる第２の直列回路の並列回路で構成している。第１の電流経路用トランジスタ３１２は、ドライバ側制御部３０１の第３の出力端子３３３に接続している。第２の電流経路用トランジスタ３１４は、ドライバ側制御部３０１の第４の出力端子３３４に接続している。第１および第２の整合用トランジスタ１２２Ａ、１２４Ａと、第１および第２の電流経路用トランジスタ３１２、３１４は、共にＦＥＴ（Field Effect Transistor）で構成している。
【００６５】
図１０は、ドライバ側制御部の回路構成を具体的に表わしたものである。ドライバ側制御部３０１は、ＦＥＴのゲートをオンにするための所定のゲート電圧を発生するドライバ側ゲート電圧発生回路３４１と、４個のスイッチＳＷ1〜ＳＷ4からなるディップスイッチ３４２を備えている。ドライバ側ゲート電圧発生回路３４１はＬＶＤＳドライバ１０１Ａが動作中にのみ図示しない電源ラインから電源を供給されて、ディップスイッチ３４２を構成する４個のスイッチＳＷ1〜ＳＷ4の共通接点側にゲート電圧を出力する。
【００６６】
ディップスイッチ３４２を構成する４個のスイッチＳＷ1〜ＳＷ4の他方の接点は、第１〜第４の出力端子３３１〜３２４に１つずつ接続されている。したがって、たとえば工場出荷時に作業者が４個のスイッチＳＷ1〜ＳＷ4のオン・オフを手動で設定することによって電流源１１８Ａの流す電流と第１および第２の信号線１０３、１０４の間の抵抗値を調整することができる。
【００６７】
このような本発明の第１の実施例によれば、ＬＶＤＳドライバ１０１Ａを１種類設計するだけで、各種の基板の実装形態に対応させることができる。しかも、それぞれの基板上のレイアウトに応じて抵抗値や電流値を微調整することができるので、差動振幅の最適化を行うことができる。また、これらの制御のための回路構成が簡単なので、電力消費に無駄がなく、差動振幅を調整することで更なる消費電力の節減が可能になる。
【００６８】
なお、基板の配置パターンが許せば、第１および第２の整合用トランジスタ１２２Ａ、１２４Ａと、第１および第２の電流経路用トランジスタ３１２、３１４をディップスイッチ３４２等の機械的なスイッチのみに置き換えることも可能である。また、ＦＥＴの代わりに、他のスイッチング素子を使用することも可能である。
【実施例２】
【００６９】
図１１は、第２の実施の形態を具体化した第２の実施例におけるＬＶＤＳレシーバの回路構成を示したものである。図１１で図８と同一部分には同一の符号を付しており、これらの説明を適宜省略する。なお、第２の実施例では、第１の実施例で使用したＬＶＤＳドライバ１０１Ａを本実施例のＬＶＤＳレシーバ３０２Ａと共に使用してＬＶＤＳ回路を構成するものとする。
【００７０】
ＬＶＤＳレシーバ３０２Ａでは、第１の負荷抵抗３２１に第１の負荷抵抗用トランジスタ３２２Ａを直列に接続し、そのゲートをレシーバ側制御部４０１の第５の出力端子４１５に接続している。また、同様に第２の負荷抵抗３２３に第２の負荷抵抗用トランジスタ３２４Ａを直列に接続し、そのゲートを制御部４０１の第６の出力端子４１６に接続している。第１および第２の負荷抵抗用トランジスタ３２２Ａ、３２４Ａは、共にＦＥＴで構成している。
【００７１】
図１２は、制御部の回路構成を具体的に表わしたものである。レシーバ側制御部４０１は、ＦＥＴのゲートをオンにするための所定のゲート電圧を発生するレシーバ側ゲート電圧発生回路４４１と、２個のスイッチＳＷ5、ＳＷ6からなるディップスイッチ４４２を備えている。レシーバ側ゲート電圧発生回路４４１はＬＶＤＳレシーバ３０２Ａ（図１１）が動作中にのみ図示しない電源ラインから電源を供給されて、ディップスイッチ４４２を構成する２個のスイッチＳＷ5、ＳＷ6の共通接点側にゲート電圧を出力する。
【００７２】
ディップスイッチ４４２を構成するスイッチＳＷ5の他方の接点は第５の出力端子４１５に接続されており、スイッチＳＷ6の他方の接点は第６の出力端子４１６に接続されてている。したがって、たとえば工場出荷時に作業者が２個のスイッチＳＷ5、ＳＷ6のオン・オフを手動で設定することによって、図１１に示すＬＶＤＳレシーバ３０２Ａ内部における第１および第２の信号線１０３、１０４の間の抵抗値を調整することができる。
【００７３】
このような本発明の第２の実施例によれば、ＬＶＤＳレシーバ３０２Ａを１種類設計するだけで、各種の基板の実装形態に対応させることができる。しかも、ＬＶＤＳドライバ１０１Ａと組み合わせることで、それぞれの基板上のレイアウトに応じて抵抗値や電流値を微調整することができるので、差動振幅の最適化を行うことができる。また、これらの制御のための回路構成が簡単なので、電力消費に無駄がなく、差動振幅Ｖｄを調整することで更なる消費電力の節減が可能になる。
【００７４】
なお、基板の配置パターンが許せば、第１および第２の負荷抵抗用トランジスタ３２２Ａ、３２４Ａをディップスイッチ４４２等の機械的なスイッチのみに置き換えることも可能である。また、ＦＥＴの代わりに、他のスイッチング素子を使用することも可能である。更に、２個のディップスイッチ３４２、４４２を１個の６連のディップスイッチに統合してもよいことは当然である。
【００７５】
また、第１および第２の実施例で使用したディップスイッチ３４２、４４２は、基板の２点を任意に接続するジャンパ線等のようにスイッチのオン・オフを達成できる他の手段に置き換えることが可能である。
【符号の説明】
【００７６】
１０、２１、１０１、１０１Ａ  ＬＶＤＳドライバ
１１、２１ａ  電流源
１２、２１ｂ  第１の直列回路
１３、２１ｃ  論理反転手段
１４、２１ｄ  第２の直列回路
１５、２１ｅ、１０３  第１の信号線
１６、２１ｆ、１０４  第２の信号線
１７、２１ｇ  送信側抵抗値設定手段
２０、１００  ＬＶＤＳ回路
２２、１０２、３０２、３０２Ａ  ＬＶＤＳレシーバ
２２ａ、１３１  コンパレータ
２２ｂ  受信側抵抗値設定手段
３０  ＬＶＤＳ回路の抵抗値調整方法
３１  オン・オフ状態判別ステップ
３２  合成抵抗値設定ステップ
４０  ＬＶＤＳ回路の電流値調整方法
４１  適正電流値判別ステップ
４２  抵抗値調整ステップ
１０５  負荷抵抗
１１１、１３２  高速信号
１１２  第１のトランジスタ
１１３  第２のトランジスタ
１１４  インバータ
１１６  第３のトランジスタ
１１７  第４のトランジスタ
１２１  第１の整合抵抗
１２２  第１のスイッチ
１２２Ａ  第１の整合用トランジスタ
１２３  第２の整合抵抗
１２４  第２のスイッチ
１２４Ａ  第２の整合用トランジスタ
３０１  ドライバ側制御部
３１１  第１の電流経路用抵抗
３１２  第１の電流経路用トランジスタ
３１３  第２の電流経路用抵抗
３１４  第２の電流経路用トランジスタ
３４１  ドライバ側ゲート電圧発生回路
３４２、３４２  ディップスイッチ
４０１  レシーバ側制御部
４４１  レシーバ側ゲート電圧発生回路
【図１】
2010212752.tif 000003
【図２】
2010212752.tif 000004
【図３】
2010212752.tif 000005
【図４】
2010212752.tif 000006
【図５】
2010212752.tif 000007
【図６】
2010212752.tif 000008
【図７】
2010212752.tif 000009
【図８】
2010212752.tif 000010
【図９】
2010212752.tif 000011
【図１０】
2010212752.tif 000012
【図１１】
2010212752.tif 000013
【図１２】
2010212752.tif 000014
【図１３】
2010212752.tif 000015