(57)【要約】【課題】Ｖ／ｆ制御によるＰＭモータのピーク電流一定制御では、各相電流のピーク値の検出のために、シャント抵抗端子電圧を高速増幅器で増幅する回路とは別に、ダイオードとＣＲにて構成されるピークホールド回路が必要であるが、ＣＲの影響により高速増幅器の応答性が悪化し、また外部回路を構成するため、余分にダイオードとＣＲが必要となることと、基板面積が大きくなることによりコストが高くなる課題がある。【解決手段】ピークホールド回路を使わずに、ピーク値を取得する手段を提案するもので、ＡＤ変換部７において、同一ＣＨの連続変換を可能とし、通常の変換バッファ１１ａ，１１ｂ，１１ｃ以外に最大値格納バッファ１２ａ，１２ｂ，１２ｃを備え、連続変換中の１変換毎に変換バッファの値と最大値格納変換バッファの値を比較し、大きければ変換バッファの値を最大値格納変換バッファへ格納する。【選択図】図１
2010115005.tif 000002
【特許請求の範囲】
【請求項１】
多相モータのＰＷＭ制御を行うインバータ制御回路であって、
インバータ回路を駆動制御するためのＰＷＭ出力波形を生成するＰＷＭ制御部と、
前記インバータ回路に流れる電流を検出し、前記ＰＷＭ制御部による前記ＰＷＭ出力波形パターンの切り換えに応じて前記の検出電流のＡＤ変換を開始し、そのＡＤ変換結果を前記ＰＷＭ出力波形パターンに対応する変換バッファに格納するＡＤ変換部とを具備したインバータ制御回路。
【請求項２】
前記ＡＤ変換部は、前記ＰＷＭ出力波形パターンの切り換えに応じてＡＤ変換を開始し、前記ＰＷＭ出力波形が同じパターンを継続して出力している区間では連続してＡＤ変換を実施する機能を具備し、さらに前記変換バッファ以外に最大値を格納するための最大値格納バッファを前記変換バッファごとに具備し、前記ＰＷＭ出力波形が同じパターンを継続して出力している区間の連続変換中の１変換毎に、前記変換バッファの値と前記最大値格納バッファの値を比較し、前記変換バッファの値が大きければ前記変換バッファの値を前記最大値格納バッファへ転送格納する機能を具備する請求項１に記載のインバータ制御回路。
【請求項３】
前記ＡＤ変換部は、前回変換時までの最大値を保持する前回最大値格納バッファをさらに具備し、前記ＰＷＭ出力波形パターンが切り換わった時点で前記変換バッファと前記最大値格納バッファの値が同じであった場合に、前記前回最大値格納バッファの値を前記最大値格納バッファへ転送格納する請求項２に記載のインバータ制御回路。
【請求項４】
前記ＡＤ変換部は、変換開始タイミングを制御するためのバイナリカウンタとコンペアレジスタを含むＡＤ変換開始タイマをさらに具備し、前記ＰＷＭ出力波形パターンの切り換えに応じて、前記バイナリカウンタのカウントを開始し、前記コンペアレジスタに設定されている所定の時間が経過した後に、ＡＤ変換を開始する請求項１から請求項３までのいずれかに記載のインバータ制御回路。
【請求項５】
多相モータを駆動するインバータ回路と、
前記インバータ回路の母線に配置されて速度制御を行うための前記多相モータの相電流を検出する電流検出器と、
前記電流検出器が検出した相電流をＡＤ変換するＡＤ変換部および前記多相モータの速度制御を行うＰＷＭ制御部を含み、さらに請求項１から請求項４までのいずれかに記載の構成をもつインバータ制御回路とを備え、
前記ＡＤ変換部は、前記ＰＷＭ制御部からのＰＷＭ出力波形パターンに応じて動作し、前記電流検出器による前記モータの相電流をＡＤ変換し、そのＡＤ変換結果を前記ＰＷＭ制御部に渡すように構成されているモータ駆動装置。
【請求項６】
多相モータを駆動するインバータ回路と、
前記インバータ回路の母線に配置されて速度制御を行うための前記多相モータの相電流を検出する電流検出器と、
前記電流検出器が検出した相電流をＡＤ変換するＡＤ変換部および前記多相モータの速度制御を行うＰＷＭ制御部を含み、さらに請求項１から請求項４までのいずれかに記載の構成をもつインバータ制御回路とを備え、
前記ＡＤ変換部は、前記ＰＷＭ制御部からのＰＷＭ出力波形パターンに応じて動作し、前記電流検出器による前記モータの相電流をＡＤ変換し、そのＡＤ変換結果を前記ＰＷＭ制御部に渡すように構成されている洗濯機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多相モータにおける複数の相電流のＰＷＭ（Palse Width Modulation：パルス幅変調）制御を行うインバータ制御回路およびそのようなインバータ制御回路を搭載したモータ駆動装置さらに洗濯機にかかわり、特には、モータの安定制御のために取得するモータ電流検出値のピーク値の保持を外部回路に依存する場合に認められる不都合、すなわち、応答性が悪い、多相モータの駆動効率が低い、基板面積が大きい、コストが高いといった問題を解消するための技術に関する。
【背景技術】
【０００２】
ブラシレスモータのような高効率の電動機では、消費電力の低減などの観点から、モータを任意の周波数で駆動するインバータ制御回路が使用される。ブラシレスモータのインバータ制御において、モータの回転子の位置検出に位置センサを用いると、その取り付け場所やコストが問題となることから、マイコンのＡＤ変換部を用いてモータ電流を取得し、回転子の位置と速度を推定する。この場合、ソフトウェアにてＡＤ変換のスタートタイミングの制御が行われるが、それには１シャント方式や３シャント方式など様々な手法が提案されている。近年新たに、モータの電気角１周期内の最大電流量を用いるＶ／ｆ一定制御（ピーク電流一定制御）が提案されている（非特許文献１参照）。Ｖ／ｆ一定制御というのは、モータ電流検出に基づいて印加電圧と駆動周波数の比率（Ｖ／ｆ）を一定に制御することによりモータ駆動の安定化を図るものである。
【特許文献１】特開２００８−２２３８７号公報
【特許文献２】特公昭６０−１７１７２号公報
【非特許文献１】Ｖ／ｆ制御によるＰＭモータのピーク電流一定制御  平成１８年電気学会産業応報部門
【発明の開示】
【発明が解決しようとする課題】
【０００３】
モータのＶ／ｆ一定制御では、一定周期内でモータの各相に流れる電流のピーク値を検出するが、１シャント方式にてＡＤ変換部を用いて電流量のピーク値を検出する場合、ＰＷＭ出力波形パターンの切り換えに応じてＡＤ変換を開始する。
【０００４】
特許文献１記載のＡＤ変換部では、ＡＤ変換を複数回実行し平均値を取得するものであって、ピーク値を取得するものではない。したがって、電流量のピーク値を保持する回路をマイコン外部に構築することになる。すなわち、シャント抵抗の端子電圧を高速増幅器で増幅する回路とは別に、ピーク値ホールドのための、ダイオードとＣＲ（容量と抵抗）からなる外部回路が必要となる。その上で、ＰＷＭ出力の周期毎にＡＤ変換部を用いて電流のピーク値を検出する。この場合、外部回路の構成要素であるＣＲの影響により、高速増幅器の応答性が悪化し、モータの効率が低下する。逆に、応答性を保つためにＣＲの値を小さくすると、ホールド性能が低下し、制御に必要なピーク値を検出できなくなる。また、ダイオードとＣＲが余分に必要となることと基板面積が大きくなることにより、コストが高くなる。
【０００５】
特許文献２記載のＡＤ変換部は、入力信号のピークレベルを検出しＡＤ変換を実施しデジタル量に変換する。しかし、Ｖ／ｆ一定制御でピーク電流を検出するためには、ＡＤ変換をＰＷＭ出力波形パターンの切り換えに応じて開始させ、且つＰＷＭ出力パターンごとにＡＤ変換結果を保持する必要があって、複雑なソフトウェア制御が必要となり、ＣＰＵ負荷も増大する。
【０００６】
本発明は、このような事情に鑑みて創作したものであり、多相モータ相電流のＰＷＭ制御を行うインバータ制御回路について、駆動安定化のためのモータ電流の検出ピーク値の保持に関して、外部回路を不要化し、応答性を改善し、面積、コストを低減することを目的としている。
【課題を解決するための手段】
【０００７】
（１）本発明によるインバータ制御回路は、多相モータのＰＷＭ制御を行うインバータ制御回路であって、インバータ回路を駆動制御するためのＰＷＭ出力波形を生成するＰＷＭ制御部と、前記インバータ回路に流れる電流を検出し、前記ＰＷＭ制御部による前記ＰＷＭ出力波形パターンの切り換えに応じて前記の検出電流のＡＤ変換を開始し、そのＡＤ変換結果を前記ＰＷＭ出力波形パターンに対応する変換バッファに格納するＡＤ変換部とを具備したものである。
【０００８】
この構成は、ＡＤ変換部がＰＷＭ出力波形パターンに対応する複数の変換バッファを内蔵し、ＰＷＭ出力波形パターンに対応させて検出電流のＡＤ変換結果を変換バッファに格納する点に特徴がある。すなわち、ＰＷＭ出力波形の生成をコントロールするためにインバータ回路に流れる電流を検出し、その検出電流をＡＤ変換して保持する必要がある。保持された検出電流のＡＤ変換結果は、次の周期でＰＷＭ出力波形パターンの生成に利用される。本構成は、ＰＷＭ出力波形パターンに対応させて検出電流のＡＤ変換結果を保持するための複数の変換バッファをＡＤ変換部に内蔵している。したがって、各相の電流を容易に検出でき、電流のピーク値の保持を外部回路に依存する場合の不都合である、応答性が悪い、多相モータの駆動効率が低い、基板面積が大きい、コストが高いといった問題を解消する上で有利な展開をもたらす。
【０００９】
（２）上記（１）の構成において、前記ＡＤ変換部は、前記ＰＷＭ出力波形パターンの切り換えに応じてＡＤ変換を開始し、前記ＰＷＭ出力波形が同じパターンを継続して出力している区間では連続してＡＤ変換を実施する機能を具備し、さらに前記変換バッファ以外に最大値を格納するための最大値格納バッファを前記変換バッファごとに具備し、前記ＰＷＭ出力波形が同じパターンを継続して出力している区間の連続変換中の１変換毎に、前記変換バッファの値と前記最大値格納バッファの値を比較し、前記変換バッファの値が大きければ前記変換バッファの値を前記最大値格納バッファへ転送格納する機能を具備するという態様がある。
【００１０】
ＰＷＭ出力波形が同じパターンの区間でも検出電流のＡＤ変換結果は時間経過とともに変動するが、本構成によれば、そのＡＤ変換結果の最大値を常に捕捉することが可能となる。詳しくは次のとおりである。今回取得のＡＤ変換結果を変換バッファに格納する。それ以前に取得したＡＤ変換結果の最大値が最大値格納バッファに格納されている。今回取得のＡＤ変換結果がいままでの中で最大か否かを判断するには、変換バッファに格納した今回取得のＡＤ変換結果と最大値格納バッファに格納されているそれまでの最大値とを比較すればよい。比較の結果、変換バッファの値が大きければ、それは今回取得のＡＤ変換結果がいままでの中で最大であるということである。そこで、変換バッファの値（今回取得のＡＤ変換結果）を最大値格納バッファに転送して格納することにより、最大値格納バッファには常にＡＤ変換結果の最大値が保持されていることになる。すなわち、ＰＷＭ出力波形が同じパターンの区間におけるＡＤ変換結果の最大値を常に確保することが可能となる。その結果として、ピーク値ホールドのための外部回路は必要でなく、応答性を向上させることが可能となる。
【００１１】
例えばＰＭ（Permanent Magnet）モータ（永久磁石型電動機）を安定駆動するためのＶ／ｆ一定制御では、所定の電気角毎のピーク電流を取得する必要がある。ソフトウェアによって、所定の電気角を検出するタイミングで、ＡＤ変換部における最大値格納バッファにある値を参照することにより、所定の電気角毎のピーク電流を取得することが可能であり、モータの駆動制御を安定化させることができる。
【００１２】
ところで、ＰＷＭ出力波形パターンの切り換えに応じてＡＤ変換を開始、終了するという方法では、ＰＷＭ出力波形パターンの切り換えの際に発生するスイッチングノイズの対策を行う必要がでてくる。この対策までも加味したのが、次に説明する技術内容である。
【００１３】
（３）上記（２）の構成において、前記ＡＤ変換部は、前回変換時までの最大値を保持する前回最大値格納バッファをさらに具備し、前記ＰＷＭ出力波形パターンが切り換わった時点で前記変換バッファと前記最大値格納バッファの値が同じであった場合に、前記前回最大値格納バッファの値を前記最大値格納バッファへ転送格納するという態様がある。
【００１４】
この構成によれば、ＰＷＭ出力波形パターンが切り換わってＡＤ変換を終了する際に、最終の最大値のＡＤ変換結果を取り除くことにより、ＡＤ変換終了時のスイッチングノイズが軽減される。詳しくは次のとおりである。前回最大値格納バッファの値は、最大値格納バッファの値よりも小さくなっている。それは大きい方から２番目の値である。変換バッファの値と最大値格納バッファの値が同じということは、今回取得のＡＤ変換結果がこれまでのうちで最大であるということである。もしその最大値に応じてＰＷＭ出力波形を生成するとなれば、ＰＷＭ出力波形パターン切り換わりに起因してＡＤ変換終了時のスイッチングノイズが発生する。しかし、本構成では、前回最大値格納バッファに退避しておいた大きい方から２番目の値を現在の最大値に代えて最大値格納バッファに格納することにより、ＡＤ変換終了時のスイッチングノイズを軽減することが可能となる。
【００１５】
（４）上記（１）〜（３）の構成において、前記ＡＤ変換部は、変換開始タイミングを制御するためのバイナリカウンタとコンペアレジスタを含むＡＤ変換開始タイマをさらに具備し、前記ＰＷＭ出力波形パターンの切り換えに応じて、前記バイナリカウンタのカウントを開始し、前記コンペアレジスタに設定されている所定の時間が経過した後に、ＡＤ変換を開始するという態様がある。
【００１６】
この構成によれば、ＰＷＭ出力波形パターンが切り換わってからＡＤ変換開始までの時間をＡＤ変換開始タイマによって制御するので（タイミングをずらすので）、ＡＤ変換開始時のスイッチングノイズが軽減される。詳しくは次のとおりである。もしＡＤ変換の開始タイミングがＰＷＭ出力波形パターンの切り換わりタイミングと重なると、ＰＷＭ出力波形パターン切り換わりに起因してＡＤ変換開始時のスイッチングノイズが発生する。しかし、本構成では、ＡＤ変換開始タイマにおけるバイナリカウンタとコンペアレジスタとの協働によって、ＡＤ変換の開始タイミングをＰＷＭ出力波形パターンの切り換わりタイミングからずらすことにより、ＡＤ変換開始時のスイッチングノイズを軽減することが可能となる。
【００１７】
（５）本発明によるモータ駆動装置は、多相モータを駆動するインバータ回路と、前記インバータ回路の母線に配置されて速度制御を行うための前記多相モータの相電流を検出する電流検出器と、前記電流検出器が検出した相電流をＡＤ変換するＡＤ変換部および前記多相モータの速度制御を行うＰＷＭ制御部を含み、さらに上記（１）〜（４）のいずれかの構成をもつインバータ制御回路とを備え、前記ＡＤ変換部は、前記ＰＷＭ制御部からのＰＷＭ出力波形パターンに応じて動作し、前記電流検出器による前記モータの相電流をＡＤ変換し、そのＡＤ変換結果を前記ＰＷＭ制御部に渡すように構成されているものである。この構成によれば、上記（１）〜（４）のそれぞれに対応した作用を発揮するモータ駆動装置が実現される。
【００１８】
（６）本発明による洗濯機は、多相モータを駆動するインバータ回路と、前記インバータ回路の母線に配置されて速度制御を行うための前記多相モータの相電流を検出する電流検出器と、前記電流検出器が検出した相電流をＡＤ変換するＡＤ変換部および前記多相モータの速度制御を行うＰＷＭ制御部を含み、さらに上記（１）〜（４）のいずれかの構成をもつインバータ制御回路とを備え、前記ＡＤ変換部は、前記ＰＷＭ制御部からのＰＷＭ出力波形パターンに応じて動作し、前記電流検出器による前記モータの相電流をＡＤ変換し、そのＡＤ変換結果を前記ＰＷＭ制御部に渡すように構成されているものである。この構成によれば、上記（１）〜（４）のそれぞれに対応した作用を発揮する洗濯機が実現される。
【発明の効果】
【００１９】
本発明によれば、多相モータのＶ／ｆ一定制御を行うインバータ制御回路に関して、特にピーク値をホールドするための外部回路を必要とせず、応答性およびコスト面を改善することができる。
【発明を実施するための最良の形態】
【００２０】
（実施の形態１）
以下、本発明にかかわるインバータ制御回路、モータ駆動装置の実施の形態を図面を用いて詳細に説明する。
【００２１】
図１は本発明におけるインバータ制御回路を含むモータ駆動装置の構成を示すブロック回路図である。図１において、１は交流電圧源、２は交流電圧源１からの交流電圧を整流して直流電圧を生成するコンバータ、３はコンバータ２からの直流電圧を３相交流電圧（Ｕ相、Ｖ相およびＷ相）に変換するインバータ回路、４は３相モータ、５はインバータ回路３の母線に接続されてインバータ回路３の電流値を検出する電流検出器、６はインバータ回路３を駆動制御するためのインバータ制御回路、７は電流検出器５が検出したモータ電流をＡＤ変換するＡＤ変換部、８はインバータ回路３およびＡＤ変換部７を制御する波形制御部である。インバータ回路３は、生成した３相交流電圧（Ｕ相、Ｖ相およびＷ相）によりモータ４を駆動する。インバータ制御回路６は、ＡＤ変換部７と波形制御部８から構成されている。
【００２２】
波形制御部８は、次周期の各相通電電流のパルス幅を決定するための比較値ｘ’，ｙ’，ｚ’のそれぞれを格納するコンペアレジスタバッファ１７ａ，１７ｂ，１７ｃと、今回の周期の各相通電電流のパルス幅を決定するための比較値ｘ，ｙ，ｚのそれぞれを格納するコンペアレジスタ１８ａ，１８ｂ，１８ｃと、キャリア信号として三角波を生成するバイナリカウンタ１９と、三角波のキャリア信号と比較値ｘ，ｙ，ｚのそれぞれとの大小比較を行う比較部２０ａ，２０ｂ，２０ｃと、比較部２０ａ，２０ｂ，２０ｃによる比較結果に基づいて相電流制御信号ｕ，ｖ，ｗとその反転信号／ｕ，／ｖ，／ｗを生成して出力するＰＷＭ制御部２１と、相電流制御信号ｕ，ｖ，ｗのＰＷＭ出力波形パターンを解析するパターン解析部２２とを有している。
【００２３】
コンペアレジスタバッファ１７ａ，１７ｂ，１７ｃのそれぞれは、ＡＤ変換部７の最大値格納バッファ１２ａ，１２ｂ，１２ｃに格納されたＰＷＭ出力波形パターンごとの検出電流のＡＤ変換結果の最大値から得られる、次周期の各相通電電流のパルス幅を決定するための比較値ｘ’，ｙ’，ｚ’のそれぞれを受理して格納し、さらにその比較値ｘ’，ｙ’，ｚ’のそれぞれをコンペアレジスタ１８ａ，１８ｂ，１８ｃに転送格納する。これが今回の周期の比較値ｘ，ｙ，ｚとなる。
【００２４】
すなわち、コンペアレジスタ１８ａはＵ相の通電電流のパルス幅を決定するための比較値ｘを格納し、コンペアレジスタ１８ｂはＶ相の通電電流のパルス幅を決定するための比較値ｙを格納し、コンペアレジスタ１８ｃはＷ相の通電電流のパルス幅を決定するための比較値ｚを格納する。
【００２５】
比較部２０ａ，２０ｂ，２０ｃのそれぞれは、バイナリカウンタ１９で生成された三角波のキャリア信号と、コンペアレジスタ１８ａ，１８ｂ，１８ｃからの比較値ｘ，ｙ，ｚのそれぞれとの大小比較を行い、その比較結果をＰＷＭ制御部２１に出力する。
【００２６】
ＰＷＭ制御部２１は、比較部２０ａ，２０ｂ，２０ｃのそれぞれにおいて比較結果が一致したタイミングでパルスの出力を反転させた相電流制御信号ｕ，ｖ，ｗを出力する。これらの相電流制御信号ｕ，ｖ，ｗはそれぞれ相電流Ｕ，Ｖ，ＷのＰＷＭ制御を行うものであり、比較値ｘ，ｙ，ｚはそれぞれ相電流制御信号ｕ，ｖ，ｗのパルス幅を決定する。具体的には、相電流制御信号ｕはインバータ回路３を構成するスイッチ素子３ａを制御し、信号ｖはスイッチ素子３ｂを制御し、信号ｗはスイッチ素子３ｃを制御する。また、相電流制御信号ｕ，ｖ，ｗの反転信号／ｕ，／ｖ，／ｗはそれぞれスイッチ素子３ｄ，３ｅ，３ｆを制御する。
【００２７】
パターン解析部２２は、ＰＷＭ制御部２１から出力される相電流制御信号ｕ，ｖ，ｗのＰＷＭ出力波形パターンを解析し、ＡＤ変換部７に対して、ＡＤ変換開始・継続信号または停止信号と、変換結果を格納する変換バッファ１１ａ，１１ｂ，１１ｃのセレクト信号を送信するように構成されている。表１は、ＰＷＭ制御部２１からのＰＷＭ出力波形パターンに対して、パターン解析部２２がＡＤ変換部７へ送信する制御信号Ａ〜Ｈの内容を示している。
【００２８】
【表１】
2010115005.tif 000003
【００２９】
制御信号Ｂと制御信号Ｇは実質的に同一のものであり、制御信号Ｃと制御信号Ｆは実質的に同一のものであり、制御信号Ｄと制御信号Ｅは実質的に同一のものである。ＰＷＭ出力波形パターンは８つあるが、制御信号は３種類である。
【００３０】
ＡＤ変換部７は、ＡＤ変換制御部１０と、３相分の変換バッファ１１ａ，１１ｂ，１１ｃと、３相分の最大値を格納しておく最大値格納バッファ１２ａ，１２ｂ，１２ｃと、３相分の比較部１３ａ，１３ｂ，１３ｃと、最大値格納リセット制御部１４を具備している。さらに、ＡＤ変換部７は、ＡＤ変換を開始、終了する際のＰＷＭ出力波形パターンの切り換えにより発生するスイッチングノイズの対策として、ＡＤ変換終了時のスイッチングノイズに対しては３相分の前回の最大値を格納しておく前回最大値格納バッファ１５ａ，１５ｂ，１５ｃを具備し、ＡＤ変換開始時のスイッチングノイズに対してはＡＤ変換開始タイマ１６を具備している。
【００３１】
ＡＤ変換制御部１０は、電流検出器５が検出したモータ電流をＡＤ変換するものであって、波形制御部８のパターン解析部２２からの制御信号Ａ〜Ｈにより、ＡＤ変換開始・継続またはＡＤ変換停止の制御を行う。また、ＡＤ変換制御部１０は、制御信号Ａ〜Ｈにより、変換バッファ１１ａへ変換結果を格納するか、変換バッファ１１ｂへ変換結果を格納するか、または変換バッファ１１ｃへ変換結果を格納するかを選択し、選択された変換バッファへＡＤ変換の変換結果を格納する。結果として、変換バッファ１１ａ，１１ｂ，１１ｃには、ＰＷＭ出力波形パターンごとの電流検出器５による各相の検出電流のＡＤ変換結果が格納されることになる。
【００３２】
比較部１３ａ，１３ｂ，１３ｃのそれぞれは、１回毎のＡＤ変換終了と同時に、つまり今回取得のＡＤ変換結果が変換バッファ１１ａ，１１ｂ，１１ｃのそれぞれに格納されるのと同時に、最大値格納バッファ１２ａ，１２ｂ，１２ｃの値のそれぞれと、変換バッファ１１ａ，１１ｂ，１１ｃに格納された今回取得のＡＤ変換結果のそれぞれを比較し、今回取得のＡＤ変換結果の方が大きい場合に、最大値格納バッファの値を前回最大値格納バッファに転送して格納するとともに、変換バッファの値を最大値格納バッファに転送して格納するように構成されている。これは、今回のＡＤ変換結果が最終的に最大であれば、それを最大値格納バッファに保持しておくとともに、ここまでの最大値も前回最大値格納バッファに退避しておくための構成である。
【００３３】
ＡＤ変換部７において取得され最大値格納バッファ１２ａ，１２ｂ，１２ｃに格納されたＰＷＭ出力波形パターンごとの３相分の電流検出器５による検出電流のＡＤ変換結果の最大値のそれぞれは、次周期の各相通電電流のパルス幅を決定するための比較値ｘ’，ｙ’，ｚ’として、波形制御部８におけるコンペアレジスタバッファ１７ａ，１７ｂ，１７ｃのそれぞれの決定に利用される。さらにその比較値ｘ’，ｙ’，ｚ’のそれぞれは、今回の周期の比較値ｘ，ｙ，ｚとしてコンペアレジスタ１８ａ，１８ｂ，１８ｃにそれぞれ転送格納される。
【００３４】
また、前回最大値格納バッファ１５ａ，１５ｂ，１５ｃに格納された前回最大値のそれぞれは、ＰＷＭ出力波形パターンの切り換え直前の変換結果が最大値であった場合に、最大値格納バッファ１２ａ，１２ｂ，１２ｃにそれぞれ転送して戻し格納することにより、ＡＤ変換終了時のスイッチングノイズを軽減することに利用される（詳しくは後述する）。
【００３５】
ＡＤ変換開始タイマ１６は、バイナリカウンタとコンペアレジスタを有し、ＡＤ変換制御部１０によりＡＤ変換開始信号が受理されると、バイナリカウンタのカウントを開始し、コンペアレジスタに設定されている所定の時間が経過した後に、ＡＤ変換部の変換を開始するように構成されている。これは、ＡＤ変換開始時のスイッチングノイズを軽減するためである（詳しくは後述する）。
【００３６】
次に、上記のように構成されたインバータ制御回路６の動作をパルス幅を決定するための比較値ｘ，ｙ，ｚとの関係において説明する。図２〜図７は、キャリア信号と相電流Ｕ，Ｖ，ＷのＰＷＭ制御との関係を示す。
【００３７】
［１］ｘ＜ｙ＜ｚの場合の動作
図２は、Ｕ相の相電流制御信号ｕのパルス幅が最大で、Ｗ相の相電流制御信号ｗのパルス幅が最小の場合の動作を示す。
【００３８】
バイナリカウンタ１９によるキャリア信号の値が比較値ｘ未満であるｔ１，ｔ１’区間では、図１のインバータ回路３の特性上、相電流Ｕ，Ｖ，Ｗは検出されない。この場合、パターン解析部２２はＡＤ変換部７のＡＤ変換制御部１０に対してＡＤ変換停止の制御信号Ａを送信するので、ＡＤ変換制御部１０はＡＤ変換を行わない。
【００３９】
次に、キャリア信号の値が比較値ｘ以上で且つ比較値ｙ未満であるｔ２，ｔ２’区間では、相電流Ｕが検出され、パターン解析部２２が制御信号Ｂを送信するので、ＡＤ変換部７はＡＤ変換を連続的に実行し、変換結果をＵ相に対応した変換バッファ１１ａへ格納する。
【００４０】
次に、キャリア信号の値が比較値ｙ以上で且つ比較値ｚ未満であるｔ３，ｔ３’区間では、相電流Ｗが検出され、パターン解析部２２が制御信号Ｄを送信するので、ＡＤ変換部７はＡＤ変換を連続的に実行し、変換結果をＷ相に対応した変換バッファ１１ｃへ格納する。
【００４１】
次に、キャリア信号の値が比較値ｚ以上であるｔ４区間では相電流Ｕ，Ｖ，Ｗは検出されない。この場合、パターン解析部２２は制御信号Ｈを送信するので、ＡＤ変換制御部１０はＡＤ変換を行わない。
【００４２】
［２］ｙ＜ｘ＜ｚの場合の動作
図３は、Ｖ相の相電流制御信号ｖのパルス幅が最大で、Ｗ相の相電流制御信号ｗのパルス幅が最小の場合の動作を示す。
【００４３】
キャリア信号の値が比較値ｙ未満であるｔ１，ｔ１’区間では、相電流Ｕ，Ｖ，Ｗは検出されないので、ＡＤ変換は行われない。
【００４４】
次に、キャリア信号の値が比較値ｙ以上で且つ比較値ｘ未満であるｔ２，ｔ２’区間では、相電流Ｖが検出され、パターン解析部２２が制御信号Ｃを送信するので、ＡＤ変換部７はＡＤ変換を連続的に実行し、変換結果をＶ相に対応した変換バッファ１１ｂへ格納する。
【００４５】
次に、キャリア信号の値が比較値ｘ以上で且つ比較値ｚ未満であるｔ３，ｔ３’区間では、相電流Ｗが検出され、パターン解析部２２が制御信号Ｄを送信するので、ＡＤ変換部７はＡＤ変換を連続的に実行し、変換結果をＷ相に対応した変換バッファ１１ｃへ格納する。
【００４６】
次に、キャリア信号の値が比較値ｚ以上であるｔ４区間では、相電流Ｕ，Ｖ，Ｗは検出されないので、ＡＤ変換は行われない。
【００４７】
［３］ｙ＜ｚ＜ｘの場合の動作
図４は、Ｖ相の相電流制御信号ｖのパルス幅が最大で、Ｕ相の相電流制御信号ｕのパルス幅が最小の場合の動作を示す。
【００４８】
キャリア信号の値が比較値ｙ未満であるｔ１，ｔ１’区間では、相電流Ｕ，Ｖ，Ｗは検出されないので、ＡＤ変換は行われない。
【００４９】
次に、キャリア信号の値が比較値ｙ以上で且つ比較値ｚ未満であるｔ２，ｔ２’区間では、相電流Ｖが検出され、パターン解析部２２が制御信号Ｃを送信するので、ＡＤ変換部７はＡＤ変換を連続的に実行し、変換結果をＶ相に対応した変換バッファ１１ｂへ格納する。
【００５０】
次に、キャリア信号の値が比較値ｚ以上で且つ比較値ｘ未満であるｔ３，ｔ３’区間では、相電流Ｕが検出され、パターン解析部２２が制御信号Ｇ（＝Ｂ）を送信するので、ＡＤ変換部７はＡＤ変換を連続的に実行し、変換結果をＵ相に対応した変換バッファ１１ａへ格納する。
【００５１】
次に、キャリア信号の値が比較値ｘ以上であるｔ４区間では、相電流Ｕ，Ｖ，Ｗは検出されないので、ＡＤ変換は行われない。
【００５２】
［４］ｚ＜ｙ＜ｘの場合の動作
図５は、Ｗ相の相電流制御信号ｗのパルス幅が最大で、Ｕ相の相電流制御信号ｕのパルス幅が最小の場合の動作を示す。
【００５３】
キャリア信号の値が比較値ｚ未満であるｔ１，ｔ１’区間では、相電流Ｕ，Ｖ，Ｗは検出されないので、ＡＤ変換は行われない。
【００５４】
次に、キャリア信号の値が比較値ｚ以上で且つ比較値ｙ未満であるｔ２，ｔ２’区間では、相電流Ｗが検出され、パターン解析部２２が制御信号Ｅ（＝Ｄ）を送信するので、ＡＤ変換部７はＡＤ変換を連続的に実行し、変換結果をＷ相に対応した変換バッファ１１ｃへ格納する。
【００５５】
次に、キャリア信号の値が比較値ｙ以上で且つ比較値ｘ未満であるｔ３，ｔ３’区間では、相電流Ｕが検出され、パターン解析部２２が制御信号Ｇ（＝Ｂ）を送信するので、ＡＤ変換部７はＡＤ変換を連続的に実行し、変換結果をＵ相に対応した変換バッファ１１ａへ格納する。
【００５６】
次に、キャリア信号の値が比較値ｘ以上であるｔ４区間では、相電流Ｕ，Ｖ，Ｗは検出されないので、ＡＤ変換は行われない。
【００５７】
［５］ｘ＜ｚ＜ｙの場合の動作
図６は、Ｕ相の相電流制御信号ｕのパルス幅が最大で、Ｖ相の相電流制御信号ｖのパルス幅が最小の場合の動作を示す。
【００５８】
キャリア信号の値が比較値ｘ未満であるｔ１，ｔ１’区間では、相電流Ｕ，Ｖ，Ｗは検出されないので、ＡＤ変換は行われない。
【００５９】
次に、キャリア信号の値が比較値ｘ以上で且つ比較値ｚ未満であるｔ２，ｔ２’区間では、相電流Ｕが検出され、パターン解析部２２が制御信号Ｂを送信するので、ＡＤ変換部７はＡＤ変換を連続的に実行し、変換結果をＵ相に対応した変換バッファ１１ａへ格納する。
【００６０】
次に、キャリア信号の値が比較値ｚ以上で且つ比較値ｙ未満であるｔ３，ｔ３’区間では、相電流Ｖが検出され、パターン解析部２２が制御信号Ｆ（＝Ｃ）を送信するので、ＡＤ変換部７はＡＤ変換を連続的に実行し、変換結果をＶ相に対応した変換バッファ１１ｂへ格納する。
【００６１】
次に、キャリア信号の値が比較値ｙ以上であるｔ４区間では、相電流Ｕ，Ｖ，Ｗは検出されないので、ＡＤ変換は行われない。
【００６２】
［６］ｚ＜ｘ＜ｙの場合の動作
図７は、Ｗ相の相電流制御信号ｗのパルス幅が最大で、Ｖ相の相電流制御信号ｖのパルス幅が最小の場合の動作を示す。
【００６３】
キャリア信号の値が比較値ｚ未満であるｔ１，ｔ１’区間では、相電流Ｕ，Ｖ，Ｗは検出されないので、ＡＤ変換は行われない。
【００６４】
次に、キャリア信号の値が比較値ｚ以上で且つ比較値ｘ未満であるｔ２，ｔ２’区間では、相電流Ｗが検出され、パターン解析部２２が制御信号Ｅ（＝Ｄ）を送信するので、ＡＤ変換部７はＡＤ変換を連続的に実行し、変換結果をＷ相に対応した変換バッファ１１ｃへ格納する。
【００６５】
次に、キャリア信号の値が比較値ｘ以上で且つ比較値ｙ未満であるｔ３，ｔ３’区間では、相電流Ｖが検出され、パターン解析部２２が制御信号Ｆ（＝Ｃ）を送信するので、ＡＤ変換部７はＡＤ変換を連続的に実行し、変換結果をＶ相に対応した変換バッファ１１ｂへ格納する。
【００６６】
次に、キャリア信号の値が比較値ｙ以上であるｔ４区間では、相電流Ｕ，Ｖ，Ｗは検出されないので、ＡＤ変換は行われない。
【００６７】
以上のように、ＡＤ変換部７は、ＰＷＭ出力波形パターンの切り換えに応じてＡＤ変換を開始し、ＰＷＭ出力波形が同じパターンを継続して出力している区間では連続してＡＤ変換を実施する機能を具備している。さらに変換バッファ１１ａ，１１ｂ，１１ｃ以外に、最大値を格納するための最大値格納バッファ１２ａ，１２ｂ，１２ｃを変換バッファ１１ａ，１１ｂ，１１ｃごとに具備している。そして、ＰＷＭ出力波形が同じパターンを継続して出力している区間の連続変換中の１変換毎に、変換バッファ１１ａ，１１ｂ，１１ｃの値と最大値格納バッファ１２ａ，１２ｂ，１２ｃの値を比較し、変換バッファの値が大きければ変換バッファの値を最大値格納バッファへ転送格納する機能を具備している。その結果、ＰＷＭ出力波形が同じパターンの区間における検出電流のＡＤ変換結果の最大値を常に最大値格納バッファ１２ａ，１２ｂ，１２ｃに確保することが可能となる。したがって、Ｖ／ｆ一定制御で必要なアナログのモータ電流のピーク値を保持するのに、ピーク値ホールドのための外部回路は必要でなくなり、応答性の問題を解決できるとともに、ソフトウェアでの複雑な制御も必要でなくなる。
【００６８】
次にスイッチングノイズ対策について説明する。
【００６９】
図８はＡＤ変換開始タイマ１６とＡＤ変換開始との関係を示す。
【００７０】
ＡＤ変換制御部１０がパターン解析部２２から受理したＰＷＭ出力波形パターンの切り換えの制御信号がＡＤ変換開始・継続の信号であった場合、ＡＤ変換開始タイマ１６は、バイナリカウンタのカウントを開始し、コンペアレジスタに設定されている所定の時間が経過すると、ＡＤ変換部７はＡＤ変換を開始する。これにより、“θ１”や“θ２”または“θ３”や“θ４”で示すように、ＰＷＭ出力波形パターンの切り換わりのタイミングではＡＤ変換がまだ開始されておらず、そのタイミングでスイッチングノイズが発生しても、その後に開始されるＡＤ変換においてはスイッチングノイズの影響は軽減されることになる。
【００７１】
図９は、ＡＤ変換連続実行中にＰＷＭ出力波形パターンの切り換わりが発生したときのＡＤ変換とＰＷＭ出力波形の関係を示す。
【００７２】
“θ５”や“θ６”または“θ７”や“θ８”で示すように、Ａ／Ｄ変換が終了するタイミングでＰＷＭ出力波形パターンが切り換わり、そのときのＡＤ変換結果が最大値であれば、発生するスイッチングノイズの影響でＡＤ変換の精度が劣化する。そこで、ＰＷＭ出力波形パターンの切り換え直前のＡＤ変換結果がこれまでのうちで最大であった場合、つまりＡＤ変換制御部１０がＡＤ変換開始・継続中の区間でパターン解析部２２からＰＷＭ出力波形パターンの切り換わりの制御信号Ａ〜Ｈのいずれかを受け取ったときに、変換バッファ１１ａ，１１ｂ，１１ｃの値のそれぞれと最大値格納バッファ１２ａ，１２ｂ，１２ｃの値のそれぞれが同じである場合には、前回最大値格納バッファの値を最大値格納バッファへ転送し格納する。すなわち、前回最大値格納バッファに退避しておいた大きい方から２番目の値を現在の最大値に代えて最大値格納バッファに格納することにより、ＡＤ変換終了時のスイッチングノイズを軽減することができる。
【００７３】
以上のようにして、スイッチングノイズが軽減された変換結果の最大値が常に最大値格納バッファ１２ａ，１２ｂ，１２ｃに格納されていることになる。
【００７４】
Ｖ／ｆ一定制御によるＰＭモータ（永久磁石型電動機）のピーク電流一定方式においては電気角１２０度毎のピーク電流を取得する必要があるが、電気角１２０度はソフトウェアにて検出できる。ソフトウェアにて電気角１２０度ごとに各相の最大値格納バッファ１２ａ，１２ｂ，１２ｃの値を取得し、次回の最大値獲得のために、最大値格納リセット制御部１４にて最大値格納バッファ１２ａ，１２ｂ，１２ｃおよび前回最大値格納バッファ１５ａ，１５ｂ，１５ｃをリセットしておく。こうすることにより、１２０度毎のピーク電流を簡単に取得でき、応答性の課題を解決できるので、Ｖ／ｆ一定制御において安定したモータ駆動を実現できる。
【００７５】
（実施の形態２）
図１０は、本発明の実施の形態２におけるインバータ制御回路を含むモータ駆動装置と洗濯機の構成を示した図である。
【００７６】
洗濯機３０は、洗濯槽のドラムを制御する洗濯槽モータ３１と、洗濯槽の空気を洗濯機外へ送風するファンモータ３２を備えている。また、ＡＤ変換部３３と波形制御部３４からなるインバータ制御回路３５を含んだモータ制御装置３６を洗濯槽モータ３１の駆動源として備えている。
【００７７】
本実施の形態では、ＡＤ変換部３３と波形制御部３４をからなるインバータ制御回路３５が実施の形態１でのインバータ制御回路６になっている。
【００７８】
インバータ制御回路３５を含むモータ制御装置３６を、洗濯機の洗濯槽モータ３１の駆動源として使用し、波形制御部３４のパターン解析を基にＡＤ変換部３３にて各相の電流を検出することにより、Ｖ／ｆ一定制御において、外部回路を取り除くことができ、且つ応答性の問題も解決するため、モータ駆動の安定した洗濯機が実現できる。
【産業上の利用可能性】
【００７９】
本発明の技術は、特にピーク電流を保持するための外部回路を取り除き、応答性の課題を解決し、Ｖ／ｆ一定性制御による安定したモータ駆動を実現できる。また、洗濯機等に用いられる特にブラシレスモータのような高効率の電動機の駆動装置として有用である。
【図面の簡単な説明】
【００８０】
【図１】本発明の実施の形態１におけるインバータ制御回路を含むモータ装置の構成を示すブロック回路図
【図２】本発明の実施の形態１におけるインバータ制御回路の動作説明図（その１）
【図３】本発明の実施の形態１におけるインバータ制御回路の動作説明図（その２）
【図４】本発明の実施の形態１におけるインバータ制御回路の動作説明図（その３）
【図５】本発明の実施の形態１におけるインバータ制御回路の動作説明図（その４）
【図６】本発明の実施の形態１におけるインバータ制御回路の動作説明図（その５）
【図７】本発明の実施の形態１におけるインバータ制御回路の動作説明図（その６）
【図８】本発明の実施の形態１におけるインバータ制御回路のＡＤ変換開始時のスイッチングノイズ低減の動作説明図
【図９】本発明の実施の形態１におけるインバータ制御回路のＡＤ変換終了時のスイッチングノイズ低減の動作説明図
【図１０】本発明の実施の形態２におけるインバータ制御回路を含むモータ駆動装置と洗濯機の構成を示す図
【符号の説明】
【００８１】
３  インバータ回路
４  ３相モータ
５  電流検出器
６  インバータ制御回路
７  ＡＤ変換部
８  波形制御部
１０  ＡＤ変換制御部
１１ａ  変換バッファ（Ｕ相）
１１ｂ  変換バッファ（Ｖ相）
１１ｃ  変換バッファ（Ｗ相）
１２ａ  最大値格納バッファ（Ｕ相）
１２ｂ  最大値格納バッファ（Ｖ相）
１２ｃ  最大値格納バッファ（Ｗ相）
１３ａ，１３ｂ，１３ｃ  比較部
１４  最大値格納リセット制御部
１５ａ  前回最大値格納バッファ（Ｕ相）
１５ｂ  前回最大値格納バッファ（Ｖ相）
１５ｃ  前回最大値格納バッファ（Ｗ相）
１６  ＡＤ変換開始タイマ
１７ａ，１７ｂ，１７ｃ  コンペアレジスタバッファ
１８ａ，１８ｂ，１８ｃ  コンペアレジスタ
１９  バイナリカウンタ
２０ａ，２０ｂ，２０ｃ  比較部
２１  ＰＷＭ制御部
２２  パターン解析部
３０  洗濯機
３１  洗濯槽モータ
３２  ファンモータ
３３  ＡＤ変換部
３４  制御部
３５  インバータ制御回路
３６  モータ制御装置
【図１】
2010115005.tif 000004
【図２】
2010115005.tif 000005
【図３】
2010115005.tif 000006
【図４】
2010115005.tif 000007
【図５】
2010115005.tif 000008
【図６】
2010115005.tif 000009
【図７】
2010115005.tif 000010
【図８】
2010115005.tif 000011
【図９】
2010115005.tif 000012
【図１０】
2010115005.tif 000013