(57)【要約】【課題】チップサイズパッケージとして樹脂封止され且つ集積回路の高周波特性の劣化が少ない半導体装置を実現できるようにする。【解決手段】半導体装置は、基板１０１と、基板１０１の素子形成面に形成され、能動素子を含む集積回路１０５と、基板１０１の素子形成面と反対側の面に形成された裏面配線１０８と、基板１０１を貫通し、集積回路１０５と裏面配線１０８とを電気的に接続する貫通ビア１０６と、集積回路１０５の上に中空領域１１４を形成するように集積回路１０５を覆う膜１０９と、膜１０９の上に形成された封止樹脂１１０とを備えている。【選択図】図１
2010212524.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の素子形成面に形成され、能動素子を含む集積回路と、
前記基板の前記素子形成面と反対側の面に形成された裏面配線と、
前記基板を貫通し、前記集積回路と前記裏面配線とを電気的に接続する貫通ビアと、
前記集積回路の上に中空領域を形成するように前記集積回路を覆う膜と、
前記膜の上に形成された封止樹脂とを備えていることを特徴とする半導体装置。
【請求項２】
前記能動素子はゲート電極を有する電界効果トランジスタであり、
前記ゲート電極と前記膜との間には前記中空領域が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記集積回路は配線を有し、
前記配線の少なくとも一部は前記ゲート電極よりも高さが高いことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記基板の素子形成面に形成され、前記膜を支える支柱をさらに備えていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記基板の素子形成面に前記集積回路を囲むように形成され、前記膜を支える枠体をさらに備えていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記中空領域は、不活性ガス又は窒素が充填されていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記能動素子はIII族窒化物半導体により形成されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記基板は、サファイア、シリコンカーバイト、シリコン、窒化アルミニウム若しくは窒化ガリウムであるか又はこれらの２つ以上からなる積層体であることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記膜は、基材と該基材の一の面に形成された粘着層とを有する樹脂フィルムであることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１０】
前記封止樹脂は、導電性であることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
【請求項１１】
前記封止樹脂と前記膜との間に形成された金属膜又は前記封止樹脂の上に形成された金属膜をさらに備えていることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
【請求項１２】
前記集積回路は、動作周波数帯域が準ミリ波帯以上であることを特徴とする請求項１〜１１のいずれか１項に記載の半導体装置。
【請求項１３】
基板の素子形成面に集積回路を形成する工程（ａ）と、
前記基板にビアホールを形成する工程（ｂ）と、
前記基板の素子形成面と反対側の面に、前記集積回路と前記ビアホールを介して電気的に接続された裏面配線を形成する工程（ｃ）と、
前記集積回路を膜により覆う工程（ｄ）と、
前記膜の上に封止樹脂を形成する工程（ｅ）と、
前記工程（ｅ）よりも後に、前記基板をチップに分割する工程（ｆ）とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に高周波用途に用いる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体チップは小型化及び集積化が進んでおり、チップサイズと同等又はチップ自体がパッケージとなる超小型サイズのチップサイズパッケージ（ＣＳＰ）の研究開発が盛んに行われている（例えば、特許文献１を参照。）。
【０００３】
ＣＳＰは、半導体チップのパッケージの組み立て費用の削減及び部品点数の大幅な削減が実現できる、非常に安価なパッケージング方法である。例えば、ウエハ上に絶縁膜と、再配線と、封止樹脂膜と、形成ポストとを形成した後、形成ポストにバンプ（ハンダボール）を接合し、ウェハをチップ状にダイシングすることによりＣＳＰを実現できる。特に、ウエハ状態でパッケージ化を行うことができるウエハレベル・パッケージングは究極のパッケージング方法である。
【０００４】
ＣＳＰは、フリップチップ実装によりプリント基板等の実装基板に実装することを想定している。フリップチップ実装の場合、チップと実装基板との接続距離は非常に短くなる。このため、チップ特性が端子接続状態に大きく影響するような高周波用チップにおいて、不確定なワイヤ接続を回避できたり、端子接続損失を最小限にできたりするため、フリップチップ実装は高周波領域において非常に有効な実装方法である。
【０００５】
フリップチップ実装用のチップは、信号配線とグランドとが同一平面上に形成されたコプレーナ配線構造とすることが一般的である。しかし、コプレーナ配線はチップ表面に大きなグランド領域を必要とするため、チップ面積活用率の観点からは好ましくない。一方、チップ裏面にグランドを形成するマイクロストリップ線路構造の半導体チップは、チップ面積活用率を大きく向上させることができる。しかし、フリップチップ実装した場合に、実装基板のグランドと半導体チップのグランド面との距離が長くなる。このためグランドが浮遊状態となり易く不安定となるため、高周波特性が非常に悪くなる。
【０００６】
マイクロストリップ線路構造の半導体チップにおいて高周波特性を改善するために、チップを貫通する貫通ビアを用いて回路の端子をチップ裏面に出力させたチップ構造が提案されている（例えば、特許文献２を参照。）。また、封止樹脂層を２層化し、高周波回路の埋め込みに誘電率の低い封止樹脂を用いることにより、高周波特性の劣化を防ぐ方法も提案されている（例えば、特許文献３を参照。）。
【０００７】
一方、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）及び窒化インジウム（ＩｎＮ）並びに一般式が（ＩｎxＡｌ1-x）yＧａ1-yＮ（０≦ｘ≦１、０≦ｙ≦１）で表される混晶物である窒化物半導体は、その物理的特長である広いバンドギャップ及び直接遷移型バンド構造を利用した光学素子への応用のみならず、破壊電界及び飽和電子速度が大きいという特長を利用した電子デバイスへの応用も検討されている。特に、半絶縁性基板の上にエピタキシャル成長したＡｌxＧａ1-xＮとＧａＮとの界面に現れる二次元電子ガス（2 Dimensional Electron Gas; 以下２ＤＥＧと略す）を利用するヘテロ接合電界効果トランジスタ（Heterojunction Field Effect Transistor; 以下ＨＦＥＴと略す）は、高出力高周波デバイスとして開発が進められている。窒化物半導体を用いたＨＦＥＴを高速通信等の高周波アプリケーション用デバイスとして利用するため、サファイア基板上にマイクロストリップ線路を用いて形成した整合回路及びバイアス回路と共にＨＦＥＴを集積化したモノリシックマイクロ波集積回路（ＭＭＩＣ）が開示されている（例えば、非特許文献１を参照。）。
【特許文献１】特開９-６４２３６号公報
【特許文献２】特開２００２-９１９３号公報
【特許文献３】特開平６−２９４３０号公報
【非特許文献１】２００８ IEEE MTT-S Int. Microwave Symp, Dig. p.１２９３-１２９６
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の技術では高周波において動作する集積回路を、樹脂により封止する必要がある。このため、集積回路を構成する能動素子である、例えば電界効果トランジスタのゲート電極の周辺部にも樹脂が充填され、ゲート電極及びその周辺部において寄生容量が増加する。寄生容量の増加により、電界効果トランジスタの高周波特性が劣化したり、入出力インピーダンスが変動したりする。また、集積回路内で素子同士を接続する伝送線路においても、信号線及びその周辺が樹脂で覆われるため、伝送損失が増加するおそれがある。
【０００９】
本発明は集積回路の高周波特性を劣化させることなく、チップサイズパッケージとして樹脂封止した半導体装置を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
前記の目的を達成するため、本発明は半導体装置を、集積回路と封止樹脂との間に空洞部を形成するための膜を備えた構成とする。
【００１１】
具体的に、本発明に係る半導体装置は、基板と、基板の素子形成面に形成され、能動素子を含む集積回路と、基板の素子形成面と反対側の面に形成された裏面配線と、基板を貫通し、集積回路と裏面配線とを電気的に接続する貫通ビアと、集積回路の上に中空領域を形成するように集積回路を覆う膜と、膜の上に形成された封止樹脂とを備えていることを特徴とする。
【００１２】
本発明の半導体装置は、集積回路の上に中空領域を形成するように集積回路を覆う膜を備えている。このため、封止樹脂と集積回路との間に間隔を設けることができ、封止樹脂による寄生容量の増加等を抑えることができる。従って、封止樹脂による高周波特性の劣化が生じにくい半導体装置を実現できる。また、集積回路と貫通ビアを介して電気的に接続された裏面配線を備えている。このため、マイクロストリップ線路構造とした場合に、チップのグランドと実装基板のグランドとを接近させることができるという利点も有している。
【００１３】
本発明の半導体装置において、能動素子はゲート電極を有する電界効果トランジスタであり、ゲート電極と膜との間には中空領域が形成されている構成とすればよい。
【００１４】
本発明の半導体装置において、集積回路は配線を有し、配線の少なくとも一部はゲート電極よりも高さが高い構成としてもよい。
【００１５】
本発明の半導体装置は、基板の素子形成面に形成され、膜を支える支柱をさらに備えていてもよい。また、基板の素子形成面に集積回路を囲むように形成され、膜を支える枠体をさらに備えていてもよい。
【００１６】
本発明の半導体装置において、中空領域は不活性ガス又は窒素が充填されていてもよい。
【００１７】
本発明の半導体装置において、能動素子はIII族窒化物半導体により形成されていてもよい。
【００１８】
本発明の半導体装置において、基板は、サファイア、シリコンカーバイト、シリコン、窒化アルミニウム若しくは窒化ガリウムであるか又はこれらの２つ以上からなる積層体とすればよい。
【００１９】
本発明の半導体装置において、膜は基材と該基材の一の面に形成された粘着層とを有する樹脂フィルムとすればよい。
【００２０】
本発明の半導体装置において、封止樹脂は導電性であってもよい。
【００２１】
本発明の半導体装置は、封止樹脂と膜との間に形成された金属膜又は封止樹脂の上に形成された金属膜をさらに備えていてもよい。
【００２２】
本発明の半導体装置において、集積回路は動作周波数帯域が準ミリ波帯以上であってもよい。
【００２３】
本発明に係る半導体装置の製造方法は、基板の主面に集積回路を形成する工程（ａ）と、基板にビアホールを形成する工程（ｂ）と、基板の全機種面と反対側の面に、集積回路とビアホールを介して電気的に接続された裏面配線を形成する工程（ｃ）と、集積回路の上に中空領域を形成するように集積回路を膜により覆う工程（ｄ）と、膜の上に封止樹脂を形成する工程（ｅ）と、工程（ｅ）よりも後に、基板をチップに分割する工程（ｆ）とを含むことを特徴とする。
【００２４】
本発明の半導体装置の製造方法は、集積回路の上に中空領域を形成するように集積回路を膜により覆う工程を備え、膜の上に封止樹脂を形成する。このため、封止樹脂と集積回路との間に間隔を設けることができる。従って、封止樹脂による高周波特性の劣化が少ない半導体装置を実現することができる。また、封止樹脂を形成した後、基板をチップに分割する。このため、パッケージングにかかる工数を大きく低減することができる。
【発明の効果】
【００２５】
本発明に係る半導体装置は、チップサイズパッケージとして樹脂封止され且つ集積回路の高周波特性の劣化が少ない半導体装置を実現できる。
【発明を実施するための最良の形態】
【００２６】
（一実施形態）
図１は、一実施形態に係る半導体装置の断面構造を示している。本実施形態の半導体装置は、基板の素子形成面に形成された能動素子と配線とを含む集積回路と、基板を貫通する貫通ビアと、貫通ビアにより集積回路と接続された裏面電極とを有している。具体的には、サファイア基板１０１と、サファイア基板１０１の素子形成面に形成された能動素子であるヘテロ接合電界効果トランジスタ（ＨＦＥＴ）１０３及び配線１０４を含む集積回路１０５とを有している。本実施形態の集積回路１０５は高周波用途の集積回路であり、配線１０４は伝送線路を含む。サファイア基板１０１の上には、ＧａＮ層及びＡｌＧａＮ層等をエピタキシャル成長させた半導体層１０２が形成されている。ＨＦＥＴ１０３は、例えばＧａＮ層とＡｌＧａＮ層との界面に生じる導電層を電流経路（チャネル）とし、ゲート電極１０３Ａを有している。また、半導体層１０２の上面及びゲート電極１０３Ａ等を覆う層間絶縁膜１０７が形成されている。なお、ゲート電極１０３Ａの上部は層間絶縁膜１０７に覆われている必要はない。
【００２７】
サファイア基板１０１の素子形成面と反対側の面（裏面）には、裏面配線１０８が形成されている。裏面配線１０８は、裏面信号配線１０８Ａ及び裏面接地配線１０８Ｂ等を含む。裏面配線１０８と配線１０４とは、サファイア基板１０１を貫通する貫通ビア１０６により電気的に接続されている。配線１０４及び裏面配線１０８の少なくとも一部によりマイクロストリップ線路が形成されていてもよい。
【００２８】
半導体装置１００は、実装基板２００の上に実装されており、裏面配線１０８は、実装基板配線２０２と接続されている。実装基板配線２０２は、信号配線２０２Ａ及び接地配線２０２Ｂ等を含み、裏面接地配線１０８Ｂは接地配線２０２Ｂと接続されている。
【００２９】
サファイア基板１０１の素子形成面には、集積回路１０５を覆うように膜１０９が形成されている。ゲート電極１０３Ａの高さを配線１０４よりも低くなるように形成することで、膜１０９が配線１０４により支えられる構成とすることができる。このため、ゲート電極１０３Ａの近傍においては、集積回路１０５と膜１０９との間に中空領域１１４が形成されている。膜１０９の上は封止樹脂１１０が形成されており、半導体装置１００は樹脂封止されている。
【００３０】
集積回路が形成された素子形成面を封止樹脂により直接封止すると、集積回路と封止樹脂とが接触し、集積回路の寄生容量が増大してしまう。しかし、本実施形態の半導体装置１００は、集積回路１０５を覆う膜１０９の上に封止樹脂１１０を形成している。また、膜１０９と集積回路１０５との間に中空領域１１４を形成している。このため、寄生容量の増大を抑制でき、高周波特性の劣化を抑えることができる。特に、ゲート電極１０３Ａと封止樹脂１１０とが接近すると寄生容量が著しく増大してしまう。このため、中空領域１１４はゲート電極１０３Ａが形成された領域に形成されることが好ましい。このような構成とするために、ゲート電極１０３Ａの高さよりも配線１０４の膜厚を厚くすることが望ましい。このようにすれば、ゲート電極１０３Ａの近傍において、配線１０４により膜１０９が支えられ、中空領域１１４を形成することができる。
【００３１】
以下に、本実施形態の半導体装置の製造方法を説明する。図２は、本実施形態の半導体装置の製造工程を工程順に示している。まず、図２（ａ）に示すように有機金属気層化学成長（ＭＯ−ＣＶＤ）法等によりサファイア基板１０１の上にＧａＮ層及びＡｌＧａＮ層等をエピタキシャル成長させる。これにより、ＡｌＧａＮとＧａＮとのヘテロ接合を有する半導体層１０２を形成する。続いて、半導体層１０２の上にゲート電極１０３Ａを有するＨＦＥＴ１０３及び伝送線路を含む配線１０４等を形成する。これにより、集積回路１０５が形成される。また、サファイア基板１０１の裏面には裏面配線１０８を形成し、配線１０４と裏面配線１０８とを接続する貫通ビア１０６を形成する。
【００３２】
次に、図２（ｂ）に示すように膜１０９により集積回路１０５を被覆する。膜１０９は、例えばポリオレフィン基材と粘着層とを有する樹脂フィルムとすればよい。膜１０９の厚さは１μｍ〜１００μｍ程度とすればよい。粘着層は、ゴム系、アクリル系、シリコン系又はウレタン系とすればよい。また、粘着層は、紫外線又は熱を加えることにより接着可能なエポキシ樹脂等の樹脂としてもよい。
【００３３】
集積回路１０５を膜１０９により被覆する工程は、窒素又はヘリウム、アルゴン若しくはネオン等の化学的に不活性で且つ水分を含まないガス雰囲気で行ってもよい。このようにすれば、中空領域１１４が窒素ガス等で充填されるため、集積回路１０５に含まれる半導体及び電極材料等の酸化等による変質を抑えることができる。また、集積回路１０５が形成された領域の外側においては、膜１０９と層間絶縁膜１０７とが密着していることが好ましい。このため、集積回路１０５が形成された領域の外側において、膜１０９に圧力、熱若しくは紫外線又はこれらを組み合わせて加え、膜１０９と層間絶縁膜１０７との密着性を向上させてもよい。なお、半導体装置の種類によっては、膜１０９が半導体層１０２と密着している場合又は膜１０９が基板１０１と直接密着している場合等もあり得る。また、膜１０９を紫外線又は熱により硬化する膜としてもよい。この場合、集積回路１０５を被覆した後、紫外線照射又は熱処理を行い膜１０９を硬化させれば、後の工程において封止樹脂１１０を形成した際に、膜１０９が変形しにくくなる。
【００３４】
次に、図２（ｃ）に示すように、膜１０９の上に封止樹脂１１０を充填し、ダイシングを行いチップごとに分割する。
【００３５】
本実施形態の半導体装置は、集積回路の寸法に合わせたフタ等を作成する必要がない上に、封止作業において位置合わせ等の必要もないことから、パッケージ化を簡便且つ低コストで行うことができる。
【００３６】
（一実施形態の変形例）
図３は、一実施形態の変形例に係る半導体装置の断面構造を示している。図３において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。本変形例の半導体装置１００Ａは、一実施形態の半導体装置１００に膜１０９を支える支柱３０１を加えた構成である。支柱３０１の高さは、配線１０４よりも高くすることが好ましく、例えばＡｕ又はＣｕ等のメッキにより形成することができる金属とすればよい。
【００３７】
配線１０４よりも高い支柱３０１を形成することにより、能動素子の高周波特性を決定付ける主要部であるＨＦＥＴ１０３のゲート電極と封止樹脂１１０との間隔だけでなく、伝送線路である配線１０４と封止樹脂１１０との間隔を広げることができる。このため、能動素子の高周波特性の劣化を抑えるだけでなく、伝送線路の高周波損失を低減することができる。
【００３８】
図４は、封止樹脂１１０と集積回路１０５との間隔と、伝送線路の挿入損失との関係をシミュレーションにより求めた結果を示す。なお、伝送線路の長さは６ｍｍとし、周波数は３０ＧＨｚ及び６０ＧＨｚとした。図４に示すように、挿入損失は封止樹脂と伝送線路との間隔が３０μｍ程度までは大きく低下し、その後ほぼ一定となった。このことから、封止樹脂による損失を低減するためには、支柱３０１の高さを３０μｍ以上とすることが好ましいことがわかる。また、封止樹脂と伝送線路との間隔を広くすることによる挿入損失の低減効果は周波数が高いほど大きくなる。
【００３９】
支柱３０１は、膜１０９と集積回路１０５との間に中空領域１１４が確保できればよい。従って、図５（ａ）に示すように集積回路１０５が形成された領域に配置してもよく、図５（ｂ）に示すように集積回路１０５の周囲を囲む枠体３０２としてもよい。また、連続した枠体でなく、集積回路１０５の周囲を囲むように複数の支柱を形成してもよい。集積回路１０５が形成された領域に配置された支柱と、集積回路１０５の周囲を囲む枠体等とを組み合わせてもよい。
【００４０】
一実施形態及びその変形例において封止樹脂１１０は、絶縁性であっても導電性であってもよい。封止樹脂１１０を導電性とすることにより、集積回路１０５からの不要電磁輻射を吸収し、集積回路１０５の誤動作を防ぐ効果が得られる。封止樹脂１１０に導電性を与える場合には、例えば封止樹脂１１０に導電性のフィラー等を分散させることにより導電性を持たせればよい。また、封止樹脂１１０自体を導電性とするのではなく、膜１０９と封止樹脂１１０との間又は封止樹脂１１０の上に金属膜を形成する方法等により集積回路１０５からの不要電磁輻射の吸収を行ってもよい。
【００４１】
膜１０９は、集積回路１０５の動作に影響を与えることなく、封止樹脂１１０を形成した際に中空領域１１４を確保できればどのようなものであってもよい。例えば、ポリオレフィンを基材とするものだけでなくポリエチレンテレフタレート（ＰＥＴ）系樹脂等のプラスチック材料を基材とするものであってもよい。
【００４２】
基板はサファイアとしたが、これに限定されるものではなく、サファイア、シリコンカーバイト、シリコン、窒化アルミニウム又は窒化ガリウムからなる基板とすればよい。また、これらを２つ以上積層した積層体基板であってもよい。
【００４３】
集積回路の能動素子が窒化物系のＨＦＥＴである例を示したが、ＧａＡｓ系又はＳｉ系材料からなる素子を有する集積回路であってもよい。また、ＨＦＥＴ以外の半導体素子であってもよい。なお、集積回路１０５は動作周波数帯域が、準ミリ波帯以上の集積回路である場合に特に大きな効果が得られる。
【産業上の利用可能性】
【００４４】
本発明に係る半導体装置は、チップサイズパッケージとして樹脂封止され且つ集積回路の高周波特性の劣化が少ない半導体装置を実現でき、高出力及び高周波の無線通信装置に用いる半導体装置等として非常に有効である。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施形態に係る半導体装置を示す断面図である。
【図２】本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】本発明の一実施形態の一変形例に係る半導体装置を示す断面図である。
【図４】封止樹脂と伝送線路との間隔と、伝送線路の挿入損失との関係を電磁界シミュレーションにより求めた結果を表すグラフである。
【図５】（ａ）及び（ｂ）は本発明の一実施形態の一変形例に係る半導体装置を示す平面図である。
【符号の説明】
【００４６】
１００      半導体装置
１００Ａ    半導体装置
１０１      サファイア基板
１０２      半導体層
１０３      ヘテロ接合電界効果トランジスタ
１０３Ａ    ゲート電極
１０４      配線
１０５      集積回路
１０６      貫通ビア
１０７      層間絶縁膜
１０８      裏面配線
１０８Ａ    裏面信号配線
１０８Ｂ    裏面接地配線
１０９      膜
１１０      封止樹脂
１１４      中空領域
２００      実装基板
２０２      実装基板配線
２０２Ａ    信号配線
２０２Ｂ    接地配線
３０１      支柱
３０２      枠体
【図１】
2010212524.tif 000003
【図２】
2010212524.tif 000004
【図３】
2010212524.tif 000005
【図４】
2010212524.tif 000006
【図５】
2010212524.tif 000007