(57)【要約】【課題】周波数変調可能なデジタルＲＦメモリ装置の小型化を図る。【解決手段】受信ＩＦ信号を分配する分配手段１と、分配された２つの受信信号をデジタル回路で処理できる周波数までダウンコンバートするダウンコーバート手段と、ダウンコンバートされた２つの受信信号を第１および第２のデジタル信号に変換する第１および第２のＡ／Ｄ変換手段８、９と、変換された第１および第２のデジタル信号を蓄積するメモリ１０と、前記メモリ１０に蓄積された前記第１および第２のデジタル信号を周波数変調する変調波発生回路手段１５と、該変調波発生回路手段により変調された第１および第２のデジタル信号をアナログ信号に変換する第１および第２のＤ／Ａ変換手段１８、１９と、該第１および第２のＤ／Ａ変換手段の出力を合成する合成手段２４を備える。【選択図】図１
2010197091.tif 000002
【特許請求の範囲】
【請求項１】
受信ＩＦ信号を分配する分配手段と、分配された２つの受信信号をデジタル回路で処理できる周波数までダウンコンバートするダウンコーバート手段と、ダウンコンバートされた２つの受信信号を第１および第２のデジタル信号に変換する第１および第２のＡ／Ｄ変換手段と、変換された第１および第２のデジタル信号を蓄積するメモリと、前記メモリに蓄積された前記第１および第２のデジタル信号を周波数変調する変調波発生回路手段と、前記変調波発生回路手段により変調された前記第１および第２のデジタル信号をアナログ信号に変換する第１および第２のＤ／Ａ変換手段と、前記第１および第２のＤ／Ａ変換手段の出力を合成する合成手段を備えたことを特徴とするデジタルＲＦメモリ装置。
【請求項２】
受信ＩＦ信号を第１の受信信号と第２の受信信号に分配する分配器と、所定周波数の局部発振信号を出力する第１の局部発振器と、前記第１の局部発振器の出力をπ／２位相遅らせる第１の位相器と、分配された前記第１の受信信号と前記第１の位相器の出力を混合し、デジタル回路で処理できる周波数までダウンコンバートする第１のミキサと、分配された前記第２の受信信号と前記第１の局部発振器の出力を混合し、デジタル回路で処理できる周波数までダウンコンバートする第２のミキサと、前記第１のミキサで発生する高調波成分を除去する第１のＬＰＦと、前記第２のミキサで発生する高調波成分を除去する第２のＬＰＦと、前記第１のＬＰＦの出力をデジタル信号に変換する第１のＡ／Ｄ変換回路と、前記第２のＬＰＦの出力をデジタル信号に変換する第２のＡ／Ｄ変換回路と、前記第１のＡ／Ｄ変換回路の出力である第１のデジタル信号および前記第２のＡ／Ｄ変換回路９の出力である第２のデジタル信号を蓄積するメモリと、前記メモリに蓄積された第１および第２のデジタル信号を周波数変調するための第１および第２の変調信号を発生する変調波発生回路と、前記メモリから出力する第１のデジタル信号と前記変調波発生回路から出力する第１の変調信号を乗算する第１の乗算器と、前記メモリから出力する第１のデジタル信号と変調波発生回路から出力する第２の変調信号を乗算する第２の乗算器と、前記メモリから出力する第２のデジタル信号と前記変調波発生回路から出力する第１の変調信号を乗算する第３の乗算器と、前記メモリから出力する第２のデジタル信号と前記変調波発生回路から出力する第２の変調信号を乗算する第４の乗算器と、前記第１の乗算器の出力と前記第４の乗算器の出力を加算する第１の加算器と、前記第２の乗算器の出力と前記第３の乗算器の出力を加算する第２の加算器と、前記第１の加算器の出力をアナログ信号に変換する第１のＤ／Ａ変換回路と、前記第２の加算器の出力をアナログ信号に変換する第２のＤ／Ａ変換回路と、前記第１の局部発振器と同じ周波数の信号を出力する第２の局部発振器と、前記第２の局部発振器の出力をπ／２位相遅らせる第２の位相器と、前記第１のＤ／Ａ変換回路の出力と前記第２の位相器の出力を混合する第３のミキサと、前記第２のＤ／Ａ変換回路の出力と前記第２の局部発振器の出力を混合する第４のミキサと、前記第３のミキサの出力と前記第４のミキの出力を合成する合成器とを備えていることを特徴とするデジタルＲＦメモリ装置。
【請求項３】
前記第２の乗算器、前記第４の乗算器、前記第１の加算器および前記第２の加算器は用いずに、前記第１のＤ／Ａ変換回路には前記第１の乗算器の出力信号が直接入力され、前記第２のＤ／Ａ変換回路には前記第３の乗算器の出力信号が直接入力されることを特徴とする請求項２に記載のデジタルＲＦメモリ装置。
【請求項４】
前記変調波発生回路は、前記メモリに蓄積された前記第１および第２のデジタル信号を周波数変調するための第１の変調信号のみを発生し、該第１の変調信号は任意の振幅に設定されていることを特徴とする請求項３に記載のデジタルＲＦメモリ装置。
【請求項５】
前記変調波発生回路は、前記メモリに蓄積された前記第１および第２のデジタル信号を周波数変調するための第１の変調信号のみを発生し、前記第１の変調信号は受信ＩＦ信号
レベルに反比例した振幅に設定されていることを特徴とする請求項３に記載のデジタルＲＦメモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、Ａ／Ｄ変換回路によりデジタル化された受信信号をメモリに蓄積し、蓄積された受信信号の再生時にはデジタル回路の段階で周波数変調を行うデジタルＲＦメモリ装置に関するものである。
【背景技術】
【０００２】
図４は、従来のデジタルＲＦメモリ装置の構成を示す図である。
特開２００６−１５３７００号公報（特許文献１）には、無線周波数の波形を記憶するＤＲＦＭ（デジタルＲＦメモリ）を用いて精度よくレーダエコーを生成することができるレーダエコー生成装置が記載されている。
図４において、「ＬＰＦ→Ａ／Ｄ変換回路→メモリ→Ｄ／Ａ変換回路」で構成される部分は、特開２００６−１５３７００号公報の図１に示されているＤＲＦＭの内部構成に相当するものであり、後述する本願の実施の形態の説明と対比し易いように、特開２００６−１５３７００号公報の図１を描き直したものである。
【０００３】
図４に示した従来のデジタルＲＦメモリ装置において周波数変調を行う場合、受信ＩＦ信号を分配器１で２分配する。
なお、受信ＩＦ信号の周波数をｆ[Hz]、角速度をω[rad/s]とすると、ω＝２πｆの関係がある。
分配器１で分配された受信ＩＦ信号の一方は、第１の局部発振器２の出力にπ／２[rad]の位相差を設けた信号と第１のミキサ４で混合し、混合された信号から第１のミキサ４で発生する高調波を第１のＬＰＦ６で除去した後、第１のＡ／Ｄ変換回路８でデジタル化され、第１のデジタル化信号としてメモリ１０に蓄積する。
また、分配器１で分配された受信ＩＦ信号の他方は、第１の局部発振器２の出力と第２のミキサ５で混合し、混合された信号から第２のミキサ５で発生する高調波を第２のＬＰＦ７で除去した後、第２のＡ／Ｄ変換回路９でデジタル化し、第２のデジタル化信号としてメモリ１０に蓄積する。
【０００４】
再生時には、メモリ１０に蓄積された前記第１のデジタル化信号は、第１のＤ／Ａ変換回路１８に出力された後、第２の局部発振器２０の出力にπ／２[rad]の位相差を設けた信号と第３のミキサ２２で混合し、第３のミキサ２２の出力を合成器２４に入力する。
また、メモリ１０に蓄積された前記第２のデジタル化信号は、第２のＤ／Ａ変換回路１９に出力された後、第２の局部発振器２０の出力と第４のミキサ２３で混合し、第４のミキサ２３の出力を合成器２４に入力する。
合成器２４により再生された信号は、受信ＩＦ信号と同一周波数の信号であり、周波数変調を行う場合は、合成器２４の後段に、マイクロ波回路で構成された変調回路２５を設けている。
しかしながら、変調回路２５をマイクロ波回路で構成すると、回路規模が大きくなり、実装上のデメリットが大きいという問題点があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１５３７００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
この発明は、上記のような問題点を解決するためになされたものであり、メモリに蓄積された信号の再生時には、蓄積された信号をＤ／Ａ変換前のデジタル回路の段階で周波数変調することにより、マイクロ波回路で構成された回路規模の大きい変調回路の使用を不要とし、装置の小型化が可能なデジタルＲＦメモリ装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係わるデジタルＲＦメモリ装置は、
受信ＩＦ信号を分配する分配手段と、分配された２つの受信信号をデジタル回路で処理できる周波数までダウンコンバートするダウンコーバート手段と、ダウンコンバートされた２つの受信信号を第１および第２のデジタル信号に変換する第１および第２のＡ／Ｄ変換手段と、変換された第１および第２のデジタル信号を蓄積するメモリと、前記メモリに蓄積された前記第１および第２のデジタル信号を周波数変調する変調波発生回路手段と、前記変調波発生回路手段により変調された前記第１および第２のデジタル信号をアナログ信号に変換する第１および第２のＤ／Ａ変換手段と、前記第１および第２のＤ／Ａ変換手段の出力を合成する合成手段を備えたものである。
【発明の効果】
【０００８】
本発明によれば、デジタル信号に変換されてメモリに蓄積されている受信ＩＦ信号を再生する時には、Ｄ／Ａ変換前のデジタル回路の段階で周波数変調することが可能であり、従来の「マイクロ波回路で構成された変調回路」を使用する必要はなくなり、装置の小型化が図れる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１によるデジタルＲＦメモリ装置の構成を示す図である。
【図２】実施の形態２によるデジタルＲＦメモリ装置の構成を示す図である。
【図３】実施の形態３および実施の形態４によるデジタルＲＦメモリ装置の構成を示す図である。
【図４】従来のデジタルＲＦメモリ装置の構成を示す図である。
【発明を実施するための形態】
【００１０】
本発明は、デジタルＲＦメモリ装置の小型化を図るという目的を、メモリに蓄積された受信信号の再生時にデジタル回路の段階で周波数変調を行うことにより、回路規模が大きくなるマイクロ波回路で構成された変調回路を用いることなく実現したものである。
以下図面に基づいて、本発明の一実施の形態について説明する。
なお、各図間において、同一符号は、同一あるいは相当のものであることを表す。
【００１１】
実施の形態１．  
図１は、実施の形態１によるデジタルＲＦメモリ装置の構成を示す図である。
図に示すように、本実施の形態によるデジタルＲＦメモリ装置は、受信ＩＦ信号を分配する分配器１と、分配器１で分配された受信ＩＦ信号をデジタル回路で処理できる周波数までダウンコンバートするための第１のミキサ４および第２のミキサ５と、第１のミキサ４および第２のミキサ５用の局部発振信号を供給する第１の局部発振器２と、第１の局部発振器２の出力をπ／２の位相遅れを作成する第１の位相器３と、第１のミキサ４で発生する高調波を除去するための第１のＬＰＦ６および第２のミキサ５で発生する高調波を除去するための第２のＬＰＦ７と、第１のＬＰＦ６を通過後の信号“Ａ１”をＡ／Ｄ変換するための第１のＡ／Ｄ変換回路８と、第２のＬＰＦ７を通過後の信号“Ｂ１”をＡ／Ｄ変換するための第２のＡ／Ｄ変換回路９と、第１のＡ／Ｄ変換回路８でＡ／Ｄ変換された第１のデジタル信号および第２のＡ／Ｄ変換回路９でＡ／Ｄ変換された第２のデジタル信号を蓄積するためのメモリ１０を備えている。
なお、第１のＬＰＦ６の出力“Ａ１”は、後述する下記の式（５）で表され、第２のＬＰ７の出力“Ｂ１”は、後述する下記の式（８）で表される。
【００１２】
また、本実施の形態によるデジタルＲＦメモリ装置は、メモリ１０に蓄積された第１および第２のデジタル信号を用いて受信ＩＦ信号を再生する際に、メモリ１０から出力される２つのデジタル信号を周波数変調するための２つの変調信号（即ち、“ｃｏｓωｍｔ”および“−ｓｉｎωｍｔ”）を発生する変調波発生回路１５と、メモリ１０から出力するデジタル信号と変調波発生回路１５の出力を乗算する第１の乗算器１１、第２の乗算器１２、第３の乗算器１３、第４の乗算器１４を備えている。
【００１３】
具体的には、第１の乗算器１１は、メモリ１０から出力する第１のデジタル信号と変調波発生回路１５から出力する第１の変調信号“ｃｏｓωｍｔ”を乗算し、後述する式（９）で表される信号“Ｃ１”を出力する。
第２の乗算器１２は、メモリ１０から出力する第１のデジタル信号と変調波発生回路１５から出力する第２の変調信号“−ｓｉｎωｍｔ”を乗算し、後述する式（１０）で表される信号“Ｄ１”を出力する。
第３の乗算器１３は、メモリ１０から出力する第２のデジタル信号と変調波発生回路１５から出力する第１の変調信号“ｃｏｓωｍｔ”を乗算し、後述する式（１１）で表される信号“Ｅ１”を出力する。
第４の乗算器１４は、メモリ１０から出力する第２のデジタル信号と変調波発生回路１５から出力する第２の変調信号“−ｓｉｎωｍｔ”を乗算し、後述する式（１2）で表される信号“Ｆ１”を出力する。
【００１４】
また、本実施の形態によるデジタルＲＦメモリ装置は、第１の乗算器１１の出力“Ｃ１”と第４の乗算器１４の出力“Ｆ１”を加算する第１の加算器１６と、第２の乗算器１２の出力“Ｄ１”と第３の乗算器１３の出力“Ｅ１”を加算する第２の加算器１７を備えている。
第１の加算器１６は、後述する式（１３）で表される信号“Ｇ１”を出力し、第２の加算器１７は、後述する式（１４）で表される信号“Ｈ１”を出力する。
また、本実施の形態によるデジタルＲＦメモリ装置は、第１の加算器１６の出力信号“Ｇ１”をアナログ信号に変換する第１のＤ／Ａ変換回路１８と、第２の加算器１７の出力信号“Ｈ１”をアナログ信号に変換する第２のＤ／Ａ変換回路１９を備えている。
【００１５】
また、本実施の形態によるデジタルＲＦメモリ装置は、前述した第１の局部発振器２と同じ周波数の信号を出力する第２の局部発振器２０と、第２の局部発振器２０の出力をπ／２の位相遅れを作成する第２の位相器２１と、第１のＤ／Ａ変換回路１８の出力と第２の位相器２１の出力を混合する第３のミキサ２２と、第２のＤ／Ａ変換回路１９の出力と第２の局部発振器２０の出力を混合する第４のミキサ２３と、第３のミキサ２２の出力“Ｉ１”と第４のミキサ２３の出力“Ｊ１”を合成する合成器２４を備えている。
第３のミキサ２２の出力“Ｉ１”は後述する式（１５）で表され、第４のミキサ２３の出力“Ｊ１”は後述する式（１６）で表され、合成器２４の出力“Ｋ１”は後述する式（１７）で表される。なお、図１では、合成器２４の出力は“Ｋ”と表示されている。
【００１６】
実施の形態１によるデジタルＲＦメモリ装置では、メモリ蓄積時は、受信ＩＦ信号を分配器１と第１の局部発振器２と第１の位相器３と第１のミキサ４と第２のミキサ５により、「Ｉ成分」と「Ｑ成分」に分け、それぞれ第１のＡ／Ｄ変換回路８および第２のＡ／Ｄ変換回路９でＡ／Ｄ変換された後、メモリ１０に蓄積される。
なお、受信ＩＦ信号をＩ成分（同相成分）とＱ成分（直交成分）に分けるのは、受信ＩＦ信号は位相情報を有しており、位相情報がデジタル信号処理で失われないようにするためである。
まず、メモリ１０に「Ｉ成分」と「Ｑ成分」を蓄積するまでの詳細を下記に示す。
受信ＩＦ信号は、下記の式（１）で表される。
受信ＩＦ信号：cosωt（角速度：ω）・・・・・式（１）
前述したように、受信ＩＦ信号の角速度をω[rad/s]、周波数をｆ[Hz]とすると、ω＝２πｆである。
また、第１の局部発振器２および第２の局部発振器２０の出力は、下記の式（２）で表される。
局部発振器２、２０の出力：cosωLt（角速度：ωL）・・・・・式（２）
ここで、局部発振器２から出力する信号の角速度をωL[rad/s]、周波数をｆL[Hz]とすると、ωL＝２πｆLである。
なお、以下の各式においても、角速度ω[rad/s]＝２πｆ（ｆ：周波数[Hz]）である。
【００１７】
Ｉ成分については、分配器１の出力と第１の位相器３の出力の積が、第１のミキサ４の出力に現れ、Ｉ成分は式（３）で表される。
COSωt×COSωLt ＝ 1/2×{COS(ω+ωL)t＋COS(ω-ωL)t}・・・・・式（３）
角速度ω+ωL成分を除去する第１のＬＰＦ６通過後には角速度ω-ωL成分のみ現れ、式（４）で表される。
1/2×COS(ω-ωL)t・・・・・式（４）
ここで、ωd＝ω-ωLとおけば、式（４）は式（５）のように表される。
Ａ１：1/2×COSωdt・・・・・式（５）
即ち、第１のＬＰＦ６の出力Ａ１は、“1/2×COSωdt”で表される。
【００１８】
同様に、Ｑ成分については、分配器１の出力と第１の局部発振器２の出力の積が第２のミキサ５の出力に現れ、Ｑ成分は式（６）で表される。
COSωt×−SINωLt ＝ −1/2×{SIN(ω+ωL)t−SIN(ω-ωL)t}・・・・・式（６）
角速度ω+ωL成分を除去する第２のＬＰＦ７通過後には角速度ω-ωL成分のみ現れ、式（７）で表される。
1/2×SIN(ω-ωL)t・・・・・式（７）
ここで、ωd＝ω-ωLとおけば、式（７）は式（８）のように表される。
Ｂ１：1/2×SINωdt・・・・・式（８）
即ち、第２のＬＰＦ７の出力Ｂ１は、“1/2×SINωdt”で表される。
式（５）で表されるＩ成分、式（８）で表されるＱ成分は、第１のＡ／Ｄ変換回路８、第２のＡ／Ｄ変換回路９でそれぞれデジタル化され、メモリ１０に蓄積される。
【００１９】
次に、再生時について、詳細な動作を説明する。
再生時には、メモリ１０の出力と変調波発生回路１５出力（-SINωmｔ、COSωmｔ）とを乗算器１１〜１４で乗算する。
即ち、前述したように、第１の乗算器１１は、メモリ１０から出力する第１のデジタル信号と変調波発生回路１５から出力する第１の変調信号“ｃｏｓωｍｔ”を乗算し、後述する式（９）で表される信号“Ｃ１”を出力する。
第２の乗算器１２は、メモリ１０から出力する第１のデジタル信号と変調波発生回路１５から出力する第２の変調信号“−ｓｉｎωｍｔ”を乗算し、後述する式（１０）で表される信号“Ｄ１”を出力する。
第３の乗算器１３は、メモリ１０から出力する第２のデジタル信号と変調波発生回路１５から出力する第１の変調信号“ｃｏｓωｍｔ”を乗算し、後述する式（１１）で表される信号“Ｅ１”を出力する。
第４の乗算器１４は、メモリ１０から出力する第２のデジタル信号と変調波発生回路１５から出力する第２の変調信号“−ｓｉｎωｍｔ”を乗算し、後述する式（１2）で表される信号“Ｆ１”を出力する。
【００２０】
第１の乗算器１１〜第４の乗算器１４の出力“Ｃ１”〜“Ｆ１”は、以下の式（９）〜式（１２）で表される。
Ｃ１：1/2×COSωdt×COSωmt
＝ 1/4×{COS(ωd+ωm)t＋COS(ωd-ωm)t}・・・・・式（９）
Ｄ１：1/2×COSωdt×−SINωmt
＝ −1/4×{SIN(ωd+ωm)t−SIN(ωd-ωm)t}・・・・・式（１０）
Ｅ１：1/2×SINωdt×COSωmt
＝ 1/4×{SIN(ωd+ωm)t＋SIN(ωd-ωm)t}・・・・・式は（１１）
Ｆ１：1/2×SINωdt×−SINωmt
＝ 1/4×{COS(ωd+ωm)t−COS(ωd-ωm)t}・・・・・式（１２）
【００２１】
更に、第１の加算器１６により出力“Ｃ１”と出力“Ｆ１”を加算、第２の加算器１７により、出力“−Ｄ１”と出力“Ｅ１”を加算する。ここで、出力“Ｄ１”については極性を反転させている。
第１の加算器１６の出力“Ｇ１”および第２の加算器１７の出力“Ｈ１”は、以下の式（１３）、式（１４）で表される。
Ｇ１（＝Ｃ１＋Ｆ１）：1/2×COS(ωd+ωm)t・・・・・式（１３）
Ｈ１（＝Ｅ１−Ｄ１）：1/2×SIN(ωd+ωm)t・・・・・式（１４）
式（１３）、式（１４）は、角速度ωdの信号が角速度ωmで変調された信号のＩ成分とＱ成分であり、デジタル回路で周波数変調を行うことが出来ることを示している。
このあと、式（１３）、式（１４）で表される信号は、第１のＤ／Ａ変換回路１８および第２のＤ／Ａ変換回路１９により、アナログ信号に変換され、第３のミキサ２２、第４のミキサ２３、第２の局部発振器２０、第２の位相器２１および合成器２４により、Ｉ成分とＱ成分で復調される。
【００２２】
第３のミキサ２２の出力“Ｉ１”は、出力Ｇと第２の位相器２１の出力の積、第４のミキサ２３の出力“Ｊ１”は、出力“Ｈ１”と第２の局部発振器２０の出力の積であり、式（１５）および式（１６）で表される。
Ｉ１：1/2×COS(ωd+ωm)t×COSωLt
＝ 1/4×{COS((ωd+ωm)+ωL)t＋COS((ωd+ωm)-ωL)t}
＝ 1/4×{COS(ω+ωm)t＋COS(ω+ωm-2ωL)t}・・・・・式（１５）
Ｊ１：1/2×SIN(ωd+ωm)t×−SINωLt
＝ 1/4×{COS((ωd+ωm)+ωL)t−COS((ωd+ωm)-ωL)t}
＝ 1/4×{COS(ω+ωm)t−COS(ω+ωm-2ωL)t}・・・・・式（１６）
【００２３】
次に、合成器２４で出力“Ｉ１”と出力“Ｊ１”は合成され、合成器２４の出力“Ｋ１（図１ではＫと表示）”は、式（１７）で表される。
Ｋ１：1/4×{COS(ω+ωm)t＋COS(ω+ωm-2ωL)}t＋1/4×{COS(ω+ωm)t−
COS(ω+ωm-2ωL)t} ＝ 1/2×COS(ω+ωm)t・・・・・式（１７）
以上より、マイクロ波回路で構成された変調回路を用いずに、角速度ωmの変調信号で周波数変調された信号が得られる。
【００２４】
以上説明したように、本実施の形態によるデジタルＲＦメモリ装置は、受信ＩＦ信号を分配する分配手段１と、分配された２つの受信信号をデジタル回路で処理できる周波数までダウンコンバートするダウンコーバート手段（局部発振器２、第１の位相器３、第１のミキサ４、第２のミキサ５など）と、ダウンコンバートされた２つの受信信号を第１および第２のデジタル信号に変換する第１および第２のＡ／Ｄ変換手段８、９と、変換された第１および第２のデジタル信号を蓄積するメモリ１０と、前記メモリ１０に蓄積された前記第１および第２のデジタル信号を周波数変調する変調波発生回路手段１５と、前記変調波発生回路手段１５により変調された前記第１および第２のデジタル信号をアナログ信号に変換する第１および第２のＤ／Ａ変換手段１８、１９と、前記第１および第２のＤ／Ａ変換手段１８、１９の出力を合成する合成手段２４を備えている。
【００２５】
更に詳しく述べれば、本実施の形態によるデジタルＲＦメモリ装置は、受信ＩＦ信号を第１の受信信号と第２の受信信号に分配する分配器１と、所定周波数の局部発振信号を出力する第１の局部発振器２と、第１の局部発振器２の出力をπ／２位相遅らせる第１の位相器３と、分配された第１の受信信号と第１の位相器３の出力を混合し、デジタル回路で処理できる周波数までダウンコンバートする第１のミキサ４と、分配された第２の受信信号と第１の局部発振器２の出力を混合し、デジタル回路で処理できる周波数までダウンコンバートする第２のミキサ５と、第１のミキサ４で発生する高調波成分を除去する第１のＬＰＦ６と、第２のミキサ５で発生する高調波成分を除去する第２のＬＰＦ７と、第１のＬＰＦ６の出力をデジタル信号に変換する第１のＡ／Ｄ変換回路８と、第２のＬＰＦ７の出力をデジタル信号に変換する第２のＡ／Ｄ変換回路９と、第１のＡ／Ｄ変換回路８の出力である第１のデジタル信号および第２のＡ／Ｄ変換回路９の出力である第２のデジタル信号を蓄積するメモリ１０を備えている。
【００２６】
更に、メモリ１０に蓄積された第１および第２のデジタル信号を周波数変調するための第１および第２の変調信号を発生する変調波発生回路１５と、メモリ１０から出力する第１のデジタル信号と前記変調波発生回路１５から出力する第１の変調信号を乗算する第１の乗算器１１と、メモリ１０から出力する第１のデジタル信号と変調波発生回路１５から出力する第２の変調信号を乗算する第２の乗算器１２と、メモリ１０から出力する第２のデジタル信号と変調波発生回路１５から出力する第１の変調信号を乗算する第３の乗算器１３と、メモリ１０から出力する第２のデジタル信号と変調波発生回路１５から出力する第２の変調信号を乗算する第４の乗算器１４と、第１の乗算器１１の出力と第４の乗算器１４の出力を加算する第１の加算器１６と、第２の乗算器１２の出力と前記第３の乗算器１３の出力を加算する第２の加算器１７と、第１の加算器１６の出力をアナログ信号に変換する第１のＤ／Ａ変換回路１８と、第２の加算器１７の出力をアナログ信号に変換する第２のＤ／Ａ変換回路１９と、第１の局部発振器２と同じ周波数の信号を出力する第２の局部発振器２０と、第２の局部発振器２０の出力をπ／２位相遅らせる第２の位相器２１と、第１のＤ／Ａ変換回路１８の出力と前記第２の位相器２１の出力を混合する第３のミキサ２２と、第２のＤ／Ａ変換回路１９の出力と第２の局部発振器２０の出力を混合する第４のミキサ２３と、第３のミキサ２２の出力と第４のミキサ２３の出力を合成する合成器２４とを備えている。
【００２７】
従って、本実施の形態によれば、デジタル信号に変換されてメモリ１０に蓄積されている受信ＩＦ信号を再生する時には、Ｄ／Ａ変換前のデジタル回路の段階で周波数変調することが可能であり、従来のマイクロ波回路で構成された変調回路を使用する必要はなくなり、装置の小型化が図れる。
【００２８】
実施の形態２．
図２は、実施の形態２によるデジタルＲＦメモリ装置の構成を示す図である。
前述した実施の形態１によるデジタルＲＦメモリ装置の構成（図１）と比較すると、本実施の形態では、第２の乗算器１２、第４の乗算器１４、第１の加算器１６および第２の加算器１７は用いずに、第１の乗算器１１の出力“Ｃ１”のみが第１のＤ／Ａ変換回路１８へ入力され、第３の乗算器１３の出力“Ｅ１”のみが第３のＤ／Ａ変換回路１９へ入力される構成となっている。
なお、第１の乗算器１１の出力“Ｃ１”と第１のＤ／Ａ変換回路１８への入力“Ｇ２”は同じものであり、また、第３の乗算器１３の出力“Ｅ１”と第３のＤ／Ａ変換回路１９への入力“Ｈ２”は同じものである。
【００２９】
また、第１の局部発振器２と同じ周波数の信号を出力する第２の局部発振器２０と、第２の局部発振器２０の出力をπ／２の位相遅れを作成する第２の位相器２１と、第１のＤ／Ａ変換回路１８の出力と第２の位相器２１の出力を混合する第３のミキサ２２と、第２のＤ／Ａ変換回路１９の出力と第２の局部発振器２０の出力を混合する第４のミキサ２３と、第３のミキサ２２の出力“Ｉ２”と第４のミキサ２３の出力“Ｊ２”を合成する合成器２４を備えている。
これにより、合成器２４の出力には受信ＩＦ信号の角速度ωを中心に変調角速度±ωmで周波数変調された信号が得られる。
【００３０】
実施の形態２に係わるデジタルＲＦメモリ装置では、第１のＤ／Ａ変換回路１８への入力“Ｇ２”および第２のＤ／Ａ変換回路１９への入力“Ｈ２”は、以下の式（１８）および式（１９）で表される。
Ｇ２（＝Ｃ１）：1/4×{COS(ωd+ωm)t＋COS(ωd-ωm)t}・・・・・式（１８）
Ｈ２（＝Ｅ１）：1/4×{SIN(ωd+ωm)t＋SIN(ωd-ωm)t}・・・・・式（１９）
第３のミキサ２２の出力“Ｉ２”は、第１のＤ／Ａ変換回路１８の出力と第２の位相器２１の出力の積、第４のミキサ２３の出力“Ｊ２”は、第２のＤ／Ａ変換回路１９の出力と第２の局部発振器２０の出力の積であり、式（２０）、式（２１）で表される。
【００３１】
Ｉ２：1/4×{COS(ωd+ωm)t＋COS(ωd-ωm)t}×COSωLt
＝ 1/8×{COS(ω+ωm)t＋COS(ω+ωm-2ωL)t＋COS(ω-ωm)t
＋COS(ω-ωm-2ωL)t}・・・・・式（２０）
Ｊ２：1/4×{SIN(ωd+ωm)t＋SIN(ωd-ωm)t}×−SINωLt
＝ 1/8×{COS(ω+ωm)t−COS(ω+ωm-2ωL)t＋COS(ω-ωm)t
−COS(ω-ωm-2ωL)t}・・・・・式（２１）
合成器２４で出力“Ｉ２”と出力“Ｊ２”は合成され、合成器２４の出力“Ｋ２”は、式（２２）で表される。
Ｋ２：1/8×{COS(ω+ωm)t＋COS(ω+ωm-2ωL)t＋COS(ω-ωm)t
＋COS(ω-ωm-2ωL)t＋1/8×{COS(ω+ωm)t−COS(ω+ωm-2ωL)t
＋COS(ω-ωm)t−COS(ω-ωm-2ωL)t}
＝ 1/4×{COS(ω+ωm)t＋COS(ω-ωm)t}・・・・・式（２２）
【００３２】
なお、前述した実施の形態１では、第１の加算器１６の出力“Ｇ１”および第２の加算器１７の出力“Ｈ１”の変調角速度は、“＋ωm”成分のみであり、“−ωm”成分はキャンセルしてあるのに対して、実施の形態２では、“−ωm”成分をキャンセルする演算を行わない。
従って、合成器２４の出力には、式（２２）に示したように、“＋ωm”成分と“−ωm”成分の両方が現れる。
即ち、本実施の形態では変調角速度±ωmで周波数変調された信号が得られ、受信ＩＦ信号の角速度ωに対して、上下両側の周波数に同時に変調することが出来る。
従来のマイクロ波回路での変調では、時間的に上側（＋ωm）変調回路、下側（−ωm）変調回路を切換えていたが、本発明により、同時に変調出来なかった問題が解決できる。
【００３３】
以上説明したように、本実施の形態によるデジタルＲＦメモリ装置は、第２の乗算器１２、第４の乗算器１４、第１の加算器１６および第２の加算器１７は用いずに、第１のＤ／Ａ変換回路１８には第１の乗算器１１の出力信号が直接入力され、第２のＤ／Ａ変換回路１９には第３の乗算器１３の出力信号が直接入力される。
本実施の形態では、受信ＩＦ信号の周波数ｆ（＝ω／２π）に対して、上下両側の周波数に同時に変調することが出来る。
従来のマイクロ波回路での変調では、上側（＋ωm）変調回路、下側（−ωm）変調回路を時分割して切換えていたが、本実施の形態では同時に２信号の幅（＋ωm〜−ωm）の変調をかけることができる。
【００３４】
実施の形態３．
図３は、実施の形態３によるデジタルＲＦメモリ装置の構成を示す図である。
実施の形態３に係わるデジタルＲＦメモリ装置は、実施の形態２で示した変調波発生回路１５の出力信号（COSωmｔ）に対して、任意の振幅係数を設定することにより、合成器２４から任意の振幅に振幅変調された再生信号を得ることが出来る。
本実施の形態では、受信ＩＦ信号レベルを下記の式（２３）で表すこととする。
受信ＩＦ信号：Ｒ×cosωt（振幅：Ｒ、角速度：ω）・・・・・式（２３）
なお、図において、“Ａm”は変調波発生回路１５の出力（振幅）である。
また、“Ｃ３”は第１の乗算器１１の出力、“Ｅ３”は第３の乗算器１３の出力である。
【００３５】
本実施の形態に係わるデジタルＲＦメモリ装置では、第１のＤ／Ａ変換回路１８および第２のＤ／Ａ変換回路１９の入力“Ｇ３”および“Ｈ３”は、以下の式（２４）、式（２５）で表される。
Ｇ３（＝Ｃ３）：Ｒ×Ａm×1/2×COS(ωd)t・・・・・式（２４）
Ｈ３（＝Ｅ３）：Ｒ×Ａm×1/2×SIN(ωd)t・・・・・式（２５）
第３のミキサ２２および第４のミキサ２３の出力“Ｉ３”および“Ｊ３”は、下記の式（２６）、式（２７）式となる。
Ｉ３：Ｒ×Ａm×1/2×COS(ωd)t×COSωLt・・・・・式（２６）
Ｊ３：Ｒ×Ａm×1/2×SIN(ωd)t×−SINωLt・・・・・式（２７）
【００３６】
合成器２４で出力“Ｉ３”と出力“Ｊ３”は合成され、合成器２４の出力“Ｋ３”は式（２８）で表される。
Ｋ３：Ｒ×Ａm×1/2×COS(ωd＋ωL)t
＝  Ｒ×Ａm×1/2×COSωt・・・・・式（２８）
これにより、受信ＩＦ信号レベルに対して、任意の振幅幅Ａmに変調された再生信号が得られる。
なお、本実施の形態では、変調波発生回路１５で振幅変調を行っているが、メモリ１０の出力に対して振幅変調を行っても、同様の効果を有する。
【００３７】
以上説明したように、本実施の形態によるデジタルＲＦメモリ装置の変調波発生回路１５は、メモリ１０に蓄積された第１および第２のデジタル信号を周波数変調するための第１の変調信号のみを発生し、該第１の変調信号は任意の振幅に設定されている。
本実施の形態では、受信ＩＦ信号レベルとは無関係に、変調波発生回路で任意の振幅係数を発生させるので、任意の振幅に振幅変調された信号を得ることができる。
【００３８】
実施の形態４．
実施の形態４に係わるデジタルＲＦメモリ装置の構成は、基本的には前述の実施の形態３によるデジタルＲＦメモリ装置の構成（図３）と同じであるが、変調波発生回路１５の出力信号（COSωmｔ）を受信ＩＦ信号レベル（即ち、受信ＩＦ信号の振幅Ｒ）に反比例した振幅係数に設定する点が異なる。
本実施の形態では、実施の形態３で示した変調波発生回路１５の出力信号（Ａm）に対して、受信ＩＦ信号のレベルに反比例した振幅係数に設定することにより、合成器２４から出力レベルが一定の再生信号を得ることが出来る。
【００３９】
図３を用いて、実施の形態４に係わるデジタルＲＦメモリ装置を説明する。
実施の形態４に係わるデジタルＲＦメモリ装置では、第１のＤ／Ａ変換回路１８への入力“Ｇ３”および第２のＤ／Ａ変換回路１９への入力“Ｈ３”は、以下の式（２９）、式（３０）式で表される。
Ｇ３（＝Ｃ３）：Ｒ×Ａm×1/2×COS(ωd)t・・・・・式（２９）
Ｈ３（＝Ｅ３）：Ｒ×Ａm×1/2×SIN(ωd)t・・・・・式（３０）
ここで、ＡmをＫm／Ｒ（ＡmはＲに反比例、Ｋmは定数）に設定すれば、式（２９）、式（３０）は、以下の式（３１）、式（３２）式となる。
Ｇ３（＝Ｃ３）：Ｋm×1/2×COS(ωd)t・・・・・式（３１）
Ｈ３（＝Ｅ３）：Ｋm×1/2×SIN(ωd)t・・・・・式（３２）
これにより、受信ＩＦ信号レベルに係わらず、合成器２４から出力レベルが一定の再生信号が得られる。
【００４０】
また、本実施の形態では、第３のミキサ２２の出力“Ｉ３”および第４のミキサ２３の出力“Ｊ３”は、以下の式（３３）、式（３４）となる。
Ｉ３：Ｋm×1/2×COS(ωd)t×COSωLt・・・・・式（３３）
Ｊ３：Ｋm×1/2×SIN(ωd)t×−SINωLt・・・・・式（３４）
合成器２４で出力“Ｉ３”と出力“Ｊ３”は合成され、本実施の形態では、合成器２４の出力“Ｋ３”は式（３５）で表される。
Ｋ３：Ｋm×1/2×COS(ωd＋ωL)t
＝ Ｋm×1/2×COSωt・・・・・式（３５）
Ｋmは定数であるので、合成器２４からは、受信ＩＦ信号レベルに係わらず、出力レベルが一定の再生信号（即ち、合成器２４の出力“Ｋ３”）を得ることが出来る。
なお、実施の形態３あるいは実施の形態４では、変調波発生回路１５で振幅変調を行っているが、メモリ出力で振幅変調を行っても、同様の効果を有する。
【００４１】
以上説明したように、本実施の形態によるデジタルＲＦメモリ装置の変調波発生回路１５は、メモリ１０に蓄積された第１および第２のデジタル信号を周波数変調するための第１の変調信号のみを発生し、第１の変調信号は受信ＩＦ信号レベルに反比例した振幅に設定されている。
本実施の形態では、受信ＩＦ信号レベルと反比例した振幅の変調信号を発生させることで、乗算後には一定振幅となり、出力レベルが一定の再生信号を得ることが出来る。
【産業上の利用可能性】
【００４２】
この発明は、マイクロ波回路で構成された変調回路を用いる必要はなく装置の小型化が可能なデジタルＲＦメモリ装置の実現に有用である。
【符号の説明】
【００４３】
１  分配器                        ２、２０  局部発振器
３、２１  位相器                  ４、５、２２、２３  ミキサ
６、７  ＬＰＦ                    ８、９  Ａ／Ｄ変換回路
１０  メモリ                      １１、１２、１３、１４  乗算器
１５  変調波発生回路              １６、１７  加算器
１８、１９  Ｄ／Ａ変換回路        ２４  合成器
【図１】
2010197091.tif 000003
【図２】
2010197091.tif 000004
【図３】
2010197091.tif 000005
【図４】
2010197091.tif 000006