(57)【要約】【課題】安定的に動作可能な不揮発性記憶装置及びその製造方法を提供する。【解決手段】基板の半導体層と、前記半導体層の上に設けられた第１の絶縁層と、前記第１の絶縁層の上に設けられた電荷蓄積層と、前記電荷蓄積層の上に設けられた第２の絶縁層と、前記第２の絶縁層の上に設けられた電極と、を備え、前記半導体層の前記電荷蓄積層に対向する面は、前記電荷蓄積層の前記半導体層に対向する面よりも小さいことを特徴とする不揮発性記憶装置が提供される。【選択図】図１
2010062364.tif 000002
【特許請求の範囲】
【請求項１】
基板の半導体層と、
前記半導体層の上に設けられた第１の絶縁層と、
前記第１の絶縁層の上に設けられた電荷蓄積層と、
前記電荷蓄積層の上に設けられた第２の絶縁層と、
前記第２の絶縁層の上に設けられた電極と、
を備え、
前記半導体層の前記電荷蓄積層に対向する面は、前記電荷蓄積層の前記半導体層に対向する面よりも小さいことを特徴とする不揮発性記憶装置。
【請求項２】
基板の半導体層と、
前記半導体層の上に設けられた第１の絶縁層と、
前記第１の絶縁層の上に設けられた電荷蓄積層と、
前記電荷蓄積層の上に設けられた第２の絶縁層と、
前記第２の絶縁層の上に設けられた電極と、
を備え、
前記第１の絶縁層に隣接する部分において、前記半導体層の側面は、前記電荷蓄積層の側面よりも後退してなることを特徴とする不揮発性記憶装置。
【請求項３】
前記半導体層は、少なくとも前記第１の絶縁層に隣接する部分の側面において、表面が酸化されて形成された酸化物からなる第３の絶縁層が被覆されてなることを特徴とする請求項１または２に記載の不揮発性記憶装置。
【請求項４】
前記電荷蓄積層の側面は、前記半導体層に近づくにしたがい側方に突出するように傾斜してなることを特徴とする請求項１〜３のいずれか１つに記載の不揮発性記憶装置。
【請求項５】
前記半導体層の前記第１の絶縁層に隣接する部分において、前記半導体層の側面は前記電荷蓄積層に近づくにしたがい大きく後退してなることを特徴とする請求項１〜４のいずれか１つに記載の不揮発性記憶装置。
【請求項６】
前記電荷蓄積層は、浮遊電極であることを特徴とする請求項１〜５のいずれか１つに記載の不揮発性記憶装置。
【請求項７】
前記電荷蓄積層は、絶縁体からなることを特徴とする請求項１〜５のいずれか１つに記載の不揮発性記憶装置。
【請求項８】
基板の半導体層と、第１の絶縁層と、電荷蓄積層と、第２の絶縁層と、電極と、が積層された不揮発性記憶装置の製造方法であって、
前記半導体層の上に前記第１の絶縁層と前記電荷蓄積層とが積層された積層体を形成し、
前記積層体の前記半導体層の側面を酸化して前記半導体層の側面を前記電荷蓄積層の側面よりも後退させることを特徴とする不揮発性記憶装置の製造方法。
【請求項９】
基板の半導体層と、第１の絶縁層と、電荷蓄積層と、第２の絶縁層と、電極と、が積層された不揮発性記憶装置の製造方法であって、
前記半導体層の上に前記第１の絶縁層と前記電荷蓄積層とが積層された積層体を形成し、
前記積層体の前記半導体層の側面をエッチングして前記半導体層の側面を前記電荷蓄積層の側面よりも後退させることを特徴とする不揮発性記憶装置の製造方法。
【請求項１０】
前記半導体層と前記第１の絶縁層との界面に沿って前記半導体層の酸化を進行させることを特徴とする請求項８または９に記載の不揮発性記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶装置及びその製造方法に関し、より詳細には、電荷蓄積層を備えた不揮発性記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
不揮発性記憶装置としては、浮遊電極を電荷蓄積層として用いる浮遊ゲート型不揮発性記憶装置や、絶縁体からなる電荷蓄積層を用いるＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Semiconductor）型の不揮発性記憶装置が開示されている（特許文献１）。
【０００３】
これらの不揮発性記憶装置は、集積密度を上げて隣接するセル間の距離が短くなると、隣接するセルの電荷蓄積層に蓄積された電荷から発生する電界によって対象セルのチャネルが影響を受けるという問題がある。この現象を、以下「寄生ゲート効果」という。寄生ゲート効果によるセル間干渉は、書込み時等の印加電圧の閾値（閾値電圧）の変動の原因となり、動作特性が劣化する可能性がある。
【０００４】
浮遊ゲート型の不揮発性記憶装置の場合、浮遊電極の薄膜化が困難であるため、微細化にともない、隣接するセルの浮遊電極間の寄生容量による干渉が顕著となる。これに対して、ＭＯＮＯＳ型の不揮発性記憶装置の場合には、電荷蓄積層の薄膜化が可能であるため、隣接する電荷蓄積層間の寄生容量に起因する干渉の低減に有利である。
【０００５】
しかし、ＭＯＮＯＳ型不揮発性記憶装置においても、微細化の進展に伴い、隣接するセルの電荷蓄積層に蓄積された電荷から発生する電界による寄生ゲート効果が生ずる問題がある。
【特許文献１】特開２０００−２８６３４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、安定的に動作可能な不揮発性記憶装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、基板の半導体層と、前記半導体層の上に設けられた第１の絶縁層と、前記第１の絶縁層の上に設けられた電荷蓄積層と、前記電荷蓄積層の上に設けられた第２の絶縁層と、前記第２の絶縁層の上に設けられた電極と、を備え、前記半導体層の前記電荷蓄積層に対向する面は、前記電荷蓄積層の前記半導体層に対向する面よりも小さいことを特徴とする不揮発性記憶装置が提供される。
【０００８】
また、本発明の他の一態様によれば、基板の半導体層と、前記半導体層の上に設けられた第１の絶縁層と、前記第１の絶縁層の上に設けられた電荷蓄積層と、前記電荷蓄積層の上に設けられた第２の絶縁層と、前記第２の絶縁層の上に設けられた電極と、を備え、前記第１の絶縁層に隣接する部分において、前記半導体層の側面は、前記電荷蓄積層の側面よりも後退してなることを特徴とする不揮発性記憶装置が提供される。
【０００９】
また、本発明の他の一態様によれば、基板の半導体層と、第１の絶縁層と、電荷蓄積層と、第２の絶縁層と、電極と、が積層された不揮発性記憶装置の製造方法であって、前記半導体層の上に前記第１の絶縁層と前記電荷蓄積層とが積層された積層体を形成し、前記積層体の前記半導体層の側面を酸化して前記半導体層の側面を前記電荷蓄積層の側面よりも後退させることを特徴とする不揮発性記憶装置の製造方法が提供される。
【００１０】
また、本発明の他の一態様によれば、基板の半導体層と、第１の絶縁層と、電荷蓄積層と、第２の絶縁層と、電極と、が積層された不揮発性記憶装置の製造方法であって、前記半導体層の上に前記第１の絶縁層と前記電荷蓄積層とが積層された積層体を形成し、前記積層体の前記半導体層の側面をエッチングして前記半導体層の側面を前記電荷蓄積層の側面よりも後退させることを特徴とする不揮発性記憶装置の製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、安定的に動作可能な不揮発性記憶装置及びその製造方法が提供される。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して、詳細な説明は適宜省略する。
【００１３】
（第１の実施形態）  
図１は、本発明の第１の実施形態に係る不揮発性記憶装置を表す模式断面図である。  
本具体例の不揮発性記憶装置は、複数の凸部を有する基板１０と、基板１０の凸部（半導体層：以下、「基板凸部１５」という）の上に設けられた第１の絶縁層２０と、第１の絶縁層２０の上に設けられた電荷蓄積層３０と、電荷蓄積層３０の上に設けられた第２の絶縁層（ブロック層）４０と、ブロック層４０の上に設けられた制御電極５０と、を備えている。基板凸部１５の上面を除いた基板１０の表面には、第３の絶縁層６０が設けられている。
【００１４】
基板凸部１５の上に設けられた第１の絶縁層２０と電荷蓄積層３０は、セル毎に分離されている。そして、その上に設けられたブロック層４０とゲート電極は、セル間で供給されている。隣接するセル間は、素子分離絶縁層７０により分離されている。  
そして、図１に表した具体例においては、基板凸部１５の上面１５ａは、対向する電荷蓄積層３０の下面３０ａよりも小さい。換言すると、基板凸部１５の側面１５ｂは、電荷蓄積層３０の側面３０ｂよりも後退している。
【００１５】
基板１０は、例えばシリコンにより形成される。第１の絶縁層２０は、酸化物などの絶縁体により形成され、より詳細には、例えば酸化シリコンにより形成されている。電荷蓄積層３０は、例えば窒化物により形成され、窒化物としては、例えば窒化シリコンが挙げられる。素子分離絶縁層７０は、例えば酸化シリコンなどの絶縁体により形成されている。
【００１６】
第３の絶縁層６０は、例えば、酸化シリコンにより形成される。素子分離絶縁層７０は、例えば酸化シリコンや低誘電率材料（low-k材料）により形成される。  
酸化シリコンからなる第３の絶縁層６０は、例えば、シリコンからなる基板１０の表面であって基板凸部１５の上面を除いた部分を酸化することによって形成される。この手法によって、基板凸部１５の側面１５ｂを後退させ、上面１５ａを小さくすることと、第３の絶縁層６０を形成することとが同時に実現される。この手法は、工程が簡素である点で有利である。
【００１７】
第３の絶縁層６０を形成するもうひとつの方法としては、例えば、基板１０の表面であって基板凸部１５の上面を除いた部分をエッチングし、その後この部分に酸化シリコンなどをＣＶＤ（Chemical Vapor Deposition：化学気相堆積）等によって堆積させる方法を挙げることができる。この場合のエッチングは、ウェットエッチングや、ＣＤＥ（Chemical Dry Etching）などの等方的なドライエッチングなどにより行うことができる。この手法によれば、第３の絶縁層６０として低誘電率材料を堆積させることもできる。低誘電率材料を用いた場合には、後述するように、セルの活性領域（Active Area）あるいはチャネルが隣接セルの電荷蓄積層３０から受ける電気的影響をより低減できるという効果も得られる。
【００１８】
以下、本実施形態の作用効果について、図２を参照しつつ説明する。  
図２は、本実施形態の効果を説明するための模式断面図である。すなわち、図２（ａ）は、本実施形態と対比される比較例に係るＭＯＮＯＳ型不揮発性記憶装置の電荷蓄積層３０近傍を表す断面図である。図２（ａ）に表したように、本比較例においては、基板凸部１５の上面１５ａと電荷蓄積層３０の下面３０ａとは略同一である。すなわち、基板凸部１５の側面は、後退していない。このため、セル１の基板１０のチャネル（基板凸部１５の上面付近に形成される）と、これに隣接するセル２の電荷蓄積層３０と、の距離（Ｄ１）は、相対的に小さい。この結果、セル１のチャネルは、セル２の電荷蓄積層３０に蓄積された電荷により形成される電界による寄生ゲート効果の影響を受けやすい。つまり、セル２の電荷蓄積層３０に電荷が蓄積されると、セル１のトランジスタの閾値が変動しやすくなる。
【００１９】
一方、図２（ｂ）は、本実施形態に係る不揮発性記憶装置の電荷蓄積層３０近傍を表す断面図である。図２（ｂ）に表したように、本実施形態においては、基板凸部１５の側面１５ｂが電荷蓄積層３０の側面３０ｂよりも後退している。このため、セル１のチャネルとこれに隣接するセル２の電荷蓄積層３０との距離（Ｄ２）は、相対的に大きくなる。この結果として、セル１のチャネルは、セル２の電荷蓄積層３０に蓄積された電荷による影響を受けにくくなり、寄生ゲート効果が抑制される。
【００２０】
また、基板凸部１５の側面が後退することにより、例えばセル２の電荷蓄積層３０からみて、セル１のチャネルはセル１の電荷蓄積層３０の下端の角部３０ｃの陰に隠れる。すなわち、セル１の電荷蓄積層３０の角部３０ｃは、セル２の電荷蓄積層３０からセル１のチャネルに及ぶ電界を遮蔽する作用を有する。その結果として、セル１のチャネルは、セル２の電荷蓄積層３０に蓄積された電荷により生ずる電界の影響をさらに受けにくくなり、寄生ゲート効果を抑制できる。
【００２１】
本発明者は、隣接セル間の干渉による電位の変動について試算した。  
図３は、試算に用いたモデルを表す概念図である。  
図３（ａ）は、セル１とセル２とが隣接し、いずれの電荷蓄積層３０にも電荷が蓄積されていない状態を表す。ここで、基板凸部１５の幅をＷ１、電荷蓄積層３０の幅をＷ２とする。またこの状態において、セル１の基板凸部１５のうちで、隣接するセル２に最も近い端部であるＡＡ端における電位をＶ０とする。  
一方、図３（ｂ）は、セル２の電荷蓄積層３０に電荷が蓄積された状態を表す。この時、セル２の電荷蓄積層３０に蓄積された電荷により、セル１の基板凸部１５に電界が作用する。この時の、セル１の基板凸部１５のＡＡ端における電位をＶ１とする。
【００２２】
このようなモデルにおいて、電荷蓄積層３０の幅Ｗ２に対する基板凸部１５の幅Ｗ１の比Ｗ１／Ｗ２を変化させたときの、ＡＡ端における電位の変化を調べた。  
図４は、電位Ｖ１と電位Ｖ０との差の絶対値と、幅の比Ｗ１／Ｗ２と、の関係を表すグラフ図である。
【００２３】
電荷蓄積層の幅Ｗ２に対して基板凸部１５の幅Ｗ１が小さくなるに従って、ＡＡ端における電位Ｖ１が初期のＶ０に近づくことが分かる。つまり、隣接するセル２の電荷蓄積層３０に蓄積された電荷による電界の影響が低下し、寄生ゲート効果が抑制されることが分かる。
【００２４】
以上説明したように、本実施形態によれば、基板凸部１５の上面１５ａを電荷蓄積層３０の下面３０ａよりも小さくすることにより、基板１０は隣接セルの電荷蓄積層３０からの電界の影響を受けにくくなり、寄生ゲート効果による動作特性の劣化を抑制できる。
【００２５】
次に、本実施形態の不揮発性記憶装置の製造方法について、図５を参照しつつ説明する。  
図５は、本実施形態の不揮発性記憶装置の製造方法を表す工程断面図である。  
まず、図５（ａ）に表すように、基板１０の上に所定の積層体を形成し、エッチングする。具体的には、例えばシリコンからなる基板１０の上に、酸化シリコンなどからなる第１の絶縁層２０を形成する。その後、第１の絶縁層２０の上に、ＯＮＯ層（酸化物層／窒化物層／酸化物層）などの電荷蓄積層３０を形成し、アニール処理を行う。その後、電荷蓄積層３０の上に、例えば窒化シリコンからなるダミーマスク８０を形成する。その後、ダミーマスク８０の上に、所定のパターンのマスク８５を形成する。その後、マスク８５により覆われていない部分のエッチングを行う。エッチング方法としては、例えばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）が挙げられる。エッチングは、基板１０の上面より深く、かつ、基板１０の下面より浅い深さまで行う。これにより、セル間分離溝となる空間９０が形成される。
【００２６】
その後、図５（ｂ）に表すように、酸素雰囲気下で加熱し、基板凸部１５の上面を除く基板１０の表面に酸化処理を行う。この結果、基板凸部１５の上面１５ａの面積が小さくなり、側面１５ｂが後退するとともに、第３の絶縁層６０が形成される。
【００２７】
この際に、酸化処理によって基板凸部１５の幅（Ｗ１）を後退させることにより、図４に関して前述したように、隣接セルの電荷蓄積層３０からの電界の影響を低下させ寄生ゲート効果を抑制できる。ここで、基板凸部１５の幅が小さくなり過ぎると、電荷蓄積層３０に十分な電流が流れなくなることがある。このため、酸化処理量については注意する必要がある。
【００２８】
その後、図５（ｃ）に表すように、セル間の空間９０に、例えば酸化シリコンを堆積させて、素子分離絶縁層７０を形成する。その後、ダミーマスク８０の表面が露出するように平坦化する。平坦化方法としては、例えばＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）を用いることができる。
【００２９】
その後、例えば熱リン酸等を用いてダミーマスク８０を剥離する。その後、電荷蓄積層３０及び素子分離絶縁層７０の上に、ブロック層４０を形成する。その後、ブロック層４０の上に、制御電極５０を形成する。
【００３０】
以上説明したように、本具体例によれば、酸化処理を施すことにより、基板凸部１５の側面１５ｂを後退させると同時に、第３の絶縁層６０を形成することができる。
【００３１】
図６は、本発明の実施形態に係る不揮発性記憶装置のもうひとつの製造方法を表す工程断面図である。  
まず、図６（ａ）に表すように、基板１０の上に所定の積層体を形成し、エッチングする。この工程の詳細は、図５（ａ）に関して前述したものと同様とすることができる。
【００３２】
次に、図６（ｂ）に表すように、基板凸部１５の側面１５ｂを後退させる。具体的には、ウェットエッチングや等方的なドライエッチングなどにより、基板凸部１５の上面を除く基板１０の表面をエッチングする。これにより、基板凸部１５の側面１５ｂが後退し、上面１５ａの面積は電荷蓄積層３０の下面３０ａの面積より小さくなる。
【００３３】
この工程においても、エッチングによって基板凸部１５の幅（Ｗ１）を後退させることにより、図４に関して前述したように、隣接セルの電荷蓄積層３０からの電界の影響を低下させ寄生ゲート効果を抑制できる。ここでも、基板凸部１５の幅が小さくなり過ぎると、電荷蓄積層３０に十分な電流が流れなくなることがある。このため、エッチング量については注意する必要がある。
【００３４】
その後、基板凸部１５の上面を除く基板１０の表面に、第３の絶縁層６０を形成する。第３の絶縁層６０は、例えば酸化シリコンや低誘電率材料から構成される。酸化シリコンや低誘電率材料からなる第３の絶縁層６０は、例えば、基板１０の表面であって基板凸部１５の上面を除いた部分にＣＶＤ等によって堆積させることができる。この際に、電荷蓄積層３０の側面にも低誘電率材料からなる絶縁層が形成されることがある（第３の絶縁層６０ａ）。低誘電率材料からなる第３の絶縁層６０によって、セル間の寄生容量を低減できるという効果も得られる。
【００３５】
その後、図６（ｃ）に表すように、空間９０に、例えば酸化シリコンを堆積させて、素子分離絶縁層７０を形成する。その後、ダミーマスク８０の表面が露出するように平坦化する。平坦化方法としては、例えばＣＭＰが挙げられる。
【００３６】
その後、例えば熱リン酸等を用いてダミーマスク８０を剥離する。その後、電荷蓄積層３０及び素子分離絶縁層７０の上に、ブロック層４０を形成する。その後、ブロック層４０の上に、制御電極５０を形成する。
【００３７】
以上説明した本具体例においては、基板凸部１５の側面１５ｂをエッチングにより後退させるので、エッチング量を制御しやい。すなわち、基板凸部１５の側面１５ｂの後退量を制御することが容易となり、所定の構造パラメータを有する不揮発性記憶装置を高い歩留まりで製造できる。
【００３８】
図７は、本実施形態の不揮発性記憶装置の第１の変型例を表す模式断面図である。  
本変型例においては、図１に関して前述した不揮発性記憶装置が有する第３の絶縁層６０が設けられていない。そして、本変型例においても、基板凸部１５の上面１５ａは、対向する電荷蓄積層３０の下面３０ａよりも小さい。換言すると、基板凸部１５の側面１５ｂは、電荷蓄積層３０の側面３０ｂよりも後退している。こうすることにより、図１に関して前述したものと同様に、隣接セル間の寄生ゲート効果を抑制することができる。
【００３９】
本具体例の不揮発性記憶装置は、例えば、基板凸部１５の上面を除いた基板１０の表面をエッチングし、基板凸部１５の側面１５ｂを後退させることによって、形成することができる。
【００４０】
図８は、本実施形態の不揮発性記憶装置の第２の変型例を表す模式断面図である。  
本変型例においては、電荷蓄積層３０の側面３０ｂが傾斜しており、その幅Ｗ２は基板凸部１５に近いほど大きくなるように形成されている。すなわち、電荷蓄積層３０の側面３０ｂは、基板凸部１５に近づくにしたがい側方に突出するように傾斜している。そして、基板凸部１５の上面１５ａは、電荷蓄積層３０の下面３０ａよりも小さい。すなわち、基板凸部１５の側面１５ｂは、電荷蓄積層３０の下端における側面３０ｂよりも後退している。
【００４１】
本変型例においては、具体例３では、電荷蓄積層３０の下端部は鋭角状に突出している。この場合、図８に表したように、セル１の電荷蓄積層３０の下端部が、セル２の電荷蓄積層３０からの電界を遮蔽する。また、セル２の電荷蓄積層３０の上部がセル２の中心部に入り込んでいるため、セル１の基板凸部１５は、セル２の電荷蓄積層３０からの影響をより受けにくくなる。このため、セル２の電荷蓄積層３０による寄生ゲート効果をさらに抑制することが可能となる。
図９は、本実施形態の不揮発性記憶装置の第３の変型例を表す模式断面図である。すなわち、図９（ａ）はふたつのセルを表す模式断面図であり、図９（ｂ）はその一部拡大図である。  
本変型例においては、基板凸部１５の上端部は、幅Ｗ１が徐々に小さくなるように形成されている。すなわち、第１の絶縁層２０と隣接する部分において、基板凸部１５の側面の後退量は、電荷蓄積層３０に近づくにしたがい大きくなる。そして、基板凸部１５の上面１５ａは、電荷蓄積層３０の下面３０ａよりも小さい。また、基板凸部１５の上端部において、その側面１５ｂは、電荷蓄積層３０の下端における側面３０ｂよりも後退している。
【００４２】
このような構造は、例えば、基板１０の酸化処理を行う際に生じる、いわゆるバーズビーク（Bird's Beak）により形成することが可能である。バーズビークとは、例えばシリコンの酸化を行う場合に、シリコンと他の部材との界面にまで酸化が進み、酸化層が鳥のくちばしのような形状で食い込むことをいう。すなわち、第３の絶縁層６０を形成する際に、基板凸部１５の酸化を第１の絶縁層２０との界面に沿って進行させる。すると、基板凸部１５と第１の絶縁層２０との界面に沿って酸化層が徐々に薄くなる構造が得られる。その結果として、図９に例示したように、基板凸部１５の上端部において、その側面１５ｂを内側に傾斜させ、あるいは丸みを帯びるように形成することができる。
【００４３】
本変型例においては、図９（ｂ）に表したように、基板凸部１５の上端部が傾斜状あるいは曲面状に後退しているので、基板１０（基板凸部１５）と隣接セルの電荷蓄積層３０との距離（Ｄ４）が、さらに拡大する。つまり、基板凸部１５の上端に形成されるチャネルを、隣接するセルの電荷蓄積層３０からさらに遠ざけることができる。このため、隣接セルの電荷蓄積層３０からの電界の作用をさらに低下させ、寄生ゲート効果のさらなる抑制が可能となる。
【００４４】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。  
例えば、本発明は、浮遊ゲート型の不揮発性記憶装置にも同様に適用して同様の作用効果を得ることができる。この場合には、電荷蓄積層３０は浮遊電極（浮遊ゲート）であり、第２の絶縁層４０は電極間絶縁層である。そして、このような浮遊ゲート型の不揮発性記憶装置の場合にも、電荷蓄積層（浮遊ゲート）３０の側面に対して、チャネルを構成する半導体層の側面が後退させればよい。あるいは、浮遊電極の下面よりも、これに対向するチャネルを構成する半導体層の上面が小さくなるように形成すればよい。このようにすれば、隣接するセルの電荷蓄積層（浮遊電極）に蓄積された電荷による電界の効果がチャネルに及ぶのを抑制し、寄生ゲート効果を抑制することが可能となる。
【００４５】
また、前述した各具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。  
またさらに、前述した各具体例のいずれかふたつ以上は、技術的に可能な範囲において組み合わせることが可能であり、このような組み合わせも、本発明の範囲に包含される。さらに、各具体例が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも、本発明の要旨を含む限り本発明の範囲に包含される。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施形態に係る不揮発性記憶装置を表す模式断面図である。
【図２】本実施形態の効果を説明するための模式断面図である。
【図３】試算に用いたモデルを表す概念図である。
【図４】電位Ｖ１と電位Ｖ０との差の絶対値と、幅の比Ｗ１／Ｗ２と、の関係を表すグラフ図である。
【図５】本実施形態の不揮発性記憶装置の製造方法を表す工程断面図である。
【図６】本発明の実施形態に係る不揮発性記憶装置のもうひとつの製造方法を表す工程断面図である。
【図７】本実施形態の不揮発性記憶装置の第１の変型例を表す模式断面図である。
【図８】本実施形態の不揮発性記憶装置の第２の変型例を表す模式断面図である。
【図９】本実施形態の不揮発性記憶装置の第３の変型例を表す模式断面図である。
【符号の説明】
【００４７】
１ セル
２ セル
１５ 基板凸部
１５ａ 上面
１５ｂ 側面
２０ 絶縁層
３０ 電荷蓄積層
３０ｃ 角部
３０ａ 下面
３０ｂ 側面
４０ ブロック層
５０ 制御電極
６０ 絶縁層
６０ａ 絶縁層
７０ 素子分離絶縁層
８０ ダミーマスク
８５ マスク
９０ 空間
【図１】
2010062364.tif 000003
【図２】
2010062364.tif 000004
【図３】
2010062364.tif 000005
【図４】
2010062364.tif 000006
【図５】
2010062364.tif 000007
【図６】
2010062364.tif 000008
【図７】
2010062364.tif 000009
【図８】
2010062364.tif 000010
【図９】
2010062364.tif 000011