(57)【要約】【課題】本発明は、入力信号の欠落発生時や欠落解消時において、スライスレベル制御を適切に行うことが可能なデータスライス回路を提供することを目的とする。【解決手段】本発明に係るデータスライス回路は、アナログ信号をスライスしてデジタル信号に変換するデータスライス部１と、データスライス部１のスライスレベルを制御するスライスレベル制御部２と、アナログ信号の欠落を検出する欠落検出部３と、データスライス部１のスライスレベルを平滑して平滑スライスレベルを生成するローパスフィルタ部４と、を有して成り、スライスレベル制御部２は、欠落非検出時には、デジタル信号のデューティ比に基づいて、データスライス部１のスライスレベルを制御する一方、欠落検出時には、デジタル信号のデューティ比に依ることなく、データスライス部１のスライスレベルを欠落検出時点の前記平滑スライスレベルにホールドする構成とされている。【選択図】図１
2010092552.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号をスライスしてデジタル信号に変換するデータスライス部と、前記データスライス部のスライスレベルを制御するスライスレベル制御部と、前記アナログ信号の欠落を検出する欠落検出部と、前記データスライス部のスライスレベルを平滑化して平滑スライスレベルを生成するローパスフィルタ部と、を有して成り、
前記スライスレベル制御部は、前記アナログ信号の欠落が検出されていないときには、前記デジタル信号のデューティ比に基づいて、前記データスライス部のスライスレベルを制御する一方、前記アナログ信号の欠落が検出されているときには、前記デジタル信号のデューティ比に依ることなく、前記データスライス部のスライスレベルを欠落検出時点の前記平滑スライスレベルにホールドすることを特徴とするデータスライス回路。
【請求項２】
前記スライスレベル制御部は、
前記アナログ信号の欠落が検出されていないときには、ランダムに前記デジタル信号をサンプリングし、その論理レベルに応じてカウント値の加算または減算を行う一方、前記アナログ信号の欠落が検出されているときには、前記デジタル信号をサンプリングすることなく、欠落検出時点の前記平滑スライスレベルをカウント値としてロード及びホールドするアップダウンカウンタと；
前記アップダウンカウンタのカウント値をデジタル／アナログ変換して、前記データスライス部のスライスレベルを生成するデジタル／アナログコンバータと；
を有して成ることを特徴とする請求項１に記載のデータスライス回路。
【請求項３】
前記データスライス部は、所定の基準電圧と、前記スライスレベルがバイアスされた前記アナログ信号と、を比較するコンパレータであることを特徴とする請求項２に記載のデータスライス回路。
【請求項４】
前記データスライス部は、前記スライスレベルと、所定の基準電圧がバイアスされた前記アナログ信号と、を比較するコンパレータであることを特徴とする請求項２に記載のデータスライス回路。
【請求項５】
光ディスクから読み出されたアナログ信号をデジタル信号に変換する手段として、請求項１〜請求項４のいずれかに記載のデータスライス回路を有して成ることを特徴とする光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データスライス回路及びこれを用いた光ディスク装置に関するものである。
【背景技術】
【０００２】
光ディスク装置（本明細書中では、光ディスク再生機能を備えた電子機器全般を指すものとする）は、光ディスクから読み出されたアナログＲＦ［Radio Frequency］信号をデジタル信号に変換する手段として、データスライス回路が搭載されている。
【０００３】
図６及び図７は、それぞれ、データスライス回路の一従来例を示す図である。図６に示した従来のデータスライス回路は、コンデンサを通して直流成分がカットされたアナログＲＦ信号に対して、スライスレベル制御部１０２で設定されたスライスレベルをバイアスし、これと所定の基準電圧とをコンパレータ１０１で比較することにより、アナログＲＦ信号を２値化してデジタル信号を再生する構成とされていた。一方、図７に示した従来のデータスライス回路は、コンデンサを通して直流成分がカットされたアナログＲＦ信号に対して所定の基準電圧をバイアスし、これとスライスレベル制御部１０２で設定されたスライスレベルとをコンパレータ１０１で比較することにより、アナログＲＦ信号を２値化してデジタル信号を再生する構成とされていた。
【０００４】
なお、光ディスクに記録されているデジタル信号は、多くの場合、データ「０」とデータ「１」の出現頻度が等しくなるように、所定の変調処理（例えば、ＥＦＭ［Eight to Fourteen Modulation］処理）が施されており、その直流成分が基本的にゼロとなる特性を有している。そこで、従来のデータスライス回路は、上記の特性に鑑み、コンパレータ１０１から出力されるデジタル信号が期待通りのデューティ比（５０％）となるように、スライスレベル制御部１０２を用いたフィードバック制御を行うことにより、前記スライスレベルを前記基準電圧に一致させる構成とされていた。
【０００５】
すなわち、図６及び図７に示した２つのデータスライス回路は、いずれもアナログＲＦ信号をその中点電圧基準でスライスすることにより、デューティ比５０％のデジタル信号を生成するように機能するという点で、互いに等価な回路であると言える。
【０００６】
なお、上記に関連する従来技術の例としては、特許文献１〜４を挙げることができる。
【特許文献１】特開平１０−１０６１６０号公報
【特許文献２】特開２０００−２３５７７１号公報
【特許文献３】特開２００１−２２９６１７号公報
【特許文献４】特許第３６５５８０５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
確かに、上記従来のデータスライス回路であれば、前記スライスレベルを適切に制御することができるので、光ディスクに記録されたデジタル信号の再生精度を高めることが可能となる。
【０００８】
ところで、光ディスクの再生動作に際して、光ディスクの表面に傷や埃などの付着した欠陥部位が存在した場合には、その欠陥部位に記録されているデータを正しく読み出すことができずに、アナログＲＦ信号の欠落を生じるおそれがあった。また、光ディスクの表面に指紋などの付着した欠陥部位が存在した場合には、アナログＲＦ信号のレベル低下を生じるおそれがあった。
【０００９】
図８は、従来課題を説明するための波形図であり、光ディスクの欠陥部位を再生したときの様子を示したものである。なお、図８中において、符号ＳＡ〜ＳＤを付した信号波形は、それぞれ図７中の符号ＳＡ〜ＳＤで示した箇所に現れる信号波形（アナログＲＦ信号ＳＡ、デジタル信号ＳＢ、スライスレベルＳＣ、及び、欠落検出信号ＳＤ）である。
【００１０】
図８に示すように、アナログＲＦ信号ＳＡの欠落が生じると、アナログＲＦ信号ＳＡの電圧レベルは、所定の基準電圧（アナログＲＦ信号ＳＡの中点電圧）となる。このとき、スライスレベル制御部１０２は、デジタル信号ＳＢのデューティ比を５０％に維持しようとするので、スライスレベルＳＣは、スライスレベル制御部１０２の時定数に応じた発振状態になる。その後、アナログＲＦ信号ＳＡの欠落が解消されると、スライスレベルＳＣは、スライスレベル制御部１０２の時定数に応じて所定の基準電圧（アナログＲＦ信号ＳＡの中点電圧）に収束する。
【００１１】
なお、スライスレベル制御部１０２の時定数を大きく設定するほど、スライスレベルＳＣは、アナログＲＦ信号ＳＡの欠落に追従しなくなるので、アナログＲＦ信号ＳＡの欠落に伴うスライスレベルＳＣの発振を防止することが可能となる。ただし、スライスレベル制御部１０２の時定数を大きく設定するほど、アナログＲＦ信号ＳＡの欠落解消後におけるスライスレベルＳＣの復帰時間（基準電圧への収束に要する時間）は長くなり、また、光ディスクの表面に付着した指紋等に起因するアナログＲＦ信号ＳＡのレベル変動にも追従しなくなるので、光ディスクに記録されたデジタル信号の再生精度が低下してしまう。
【００１２】
一方、スライスレベル制御部１０２の時定数を小さく設定するほど、アナログＲＦ信号ＳＡの欠落解消後におけるスライスレベルＳＣの復帰時間を短縮することが可能となる。ただし、スライスレベル制御部１０２の時定数を小さく設定するほど、アナログＲＦ信号ＳＡの欠落に伴うスライスレベルＳＣの発振が大きくなる上、アナログＲＦ信号ＳＡの僅かなレベル変動や光ディスク表面の小さな欠陥に対しても、スライスレベルＳＣが過敏に反応するようになるため、光ディスクに記録されたデジタル信号を安定して再生することが困難となる。
【００１３】
なお、特許文献１では、上記課題を解決する手段の一例として、アナログＲＦ信号の欠落検出時に、スライスレベルを予め設定しておいた所定値に固定する構成や、アナログＲＦ信号の欠落検出時に、欠落検出直前のスライスレベルをホールドする構成が開示・提案されている。しかしながら、前者の構成では、様々な光ディスクやＬＳＩのばらつき等に対応しきれないという問題があった。また、後者の構成では、アナログＲＦ信号が欠落してからこれが検出されるまでの間に生じるスライスレベルの変動が問題となる。この問題点について、図９を参照しながら説明する。
【００１４】
前述したように、アナログＲＦ信号ＳＡの欠落が生じると、スライスレベルＳＣは発振する。一方、欠落検出部１０３によってアナログＲＦ信号ＳＡの欠落が検出されるタイミング（図９の場合、欠落検出信号ＳＤの立上げタイミング）は、アナログＲＦ信号ＳＡの欠落が実際に生じたタイミングよりも時間的に遅れるため、そのタイムラグ期間中において、スライスレベルＳＣは、抑制されることなく発振を継続する。そのため、アナログＲＦ信号ＳＡの欠落検出タイミングによっては、その時点におけるスライスレベルＳＣが正しいホールドレベルである基準電圧（アナログＲＦ信号ＳＡの中点電圧）から大きく乖離したものとなり、アナログＲＦ信号ＳＡの欠落解消後におけるスライスレベルＳＣの復帰時間が却って長くなるケースもあり得た。
【００１５】
また、特許文献２では、上記課題を解決する手段の一例として、アナログＲＦ信号の欠落が検出されている間、スライスレベル制御部の時定数を小さくして追従性を高める構成が開示・提案されている。しかしながら、このような構成では、アナログＲＦ信号の欠落解消時に、時定数を元に戻すタイミング制御が困難であった。すなわち、時定数を元に戻すタイミングが早過ぎると、スライスレベルが基準電圧に収束する前に時定数を元に戻してしまう結果となり、逆に、時定数を元に戻すタイミングが遅過ぎると、光ディスク再生動作の安定性に欠ける結果となっていた（図１０を参照）。
【００１６】
また、特許文献３では、上記課題を解決する手段の一例として、アナログＲＦ信号の欠落検出時に直前のスライスレベルをホールドする構成が開示・提案されている。さらに、特許文献３では、アナログＲＦ信号が欠落してからこれが検出されるまでの間に生じるスライスレベルの変動問題を解消する手段の一例として、並列に設けられた２つのコンデンサをスイッチしながら充放電し、欠落検出時より前のスライスレベルをホールドする構成も開示・提案されている。しかしながら、前者の構成では、先述の特許文献１と同様の課題が解消されておらず、また、この課題を解消する後者の構成では、２つのコンデンサをスイッチするタイミング制御が難しい上、精度の高いアナログ回路が必要となるという新たな課題があった。さらに、後者の構成では、スイッチやコンデンサが増えるため、回路が大きくなるという課題もあった。
【００１７】
また、特許文献４では、上記課題を解決する手段の一例として、アナログＲＦ信号の欠落が検出されている間、スライスレベル制御部の時定数を小さくして追従性を高める構成が開示・提案されている。しかしながら、このような構成では、先述の特許文献２と同様の課題を包含していた。
【００１８】
本発明は、上記の問題点に鑑み、入力信号の欠落発生時や欠落解消時において、スライスレベル制御を適切に行うことが可能なデータスライス回路、及び、これを用いた光ディスク装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記目的を達成するために、本発明に係るデータスライス回路は、アナログ信号をスライスしてデジタル信号に変換するデータスライス部と、前記データスライス部のスライスレベルを制御するスライスレベル制御部と、前記アナログ信号の欠落を検出する欠落検出部と、前記データスライス部のスライスレベルを平滑化して平滑スライスレベルを生成するローパスフィルタ部と、を有して成り、前記スライスレベル制御部は、前記アナログ信号の欠落が検出されていないときには、前記デジタル信号のデューティ比に基づいて、前記データスライス部のスライスレベルを制御する一方、前記アナログ信号の欠落が検出されているときには、前記デジタル信号のデューティ比に依ることなく、前記データスライス部のスライスレベルを欠落検出時点の前記平滑スライスレベルにホールドする構成（第１の構成）とされている。
【００２０】
なお、上記第１の構成から成るデータスライス回路において、前記スライスレベル制御部は、前記アナログ信号の欠落が検出されていないときには、ランダムに前記デジタル信号をサンプリングし、その論理レベルに応じてカウント値の加算または減算を行う一方、前記アナログ信号の欠落が検出されているときには、前記デジタル信号をサンプリングすることなく、欠落検出時点の前記平滑スライスレベルをカウント値としてロード及びホールドするアップダウンカウンタと；前記アップダウンカウンタのカウント値をデジタル／アナログ変換して、前記データスライス部のスライスレベルを生成するデジタル／アナログコンバータと；を有して成る構成（第２の構成）にするとよい。
【００２１】
また、上記第２の構成から成るデータスライス回路において、前記データスライス部は所定の基準電圧と、前記スライスレベルがバイアスされた前記アナログ信号と、を比較するコンパレータである構成（第３の構成）にするとよい。
【００２２】
或いは、上記第２の構成から成るデータスライス回路において、前記データスライス部は、前記スライスレベルと、所定の基準電圧がバイアスされた前記アナログ信号と、を比較するコンパレータである構成（第４の構成）にするとよい。
【００２３】
また、本発明に係る光ディスク装置は、光ディスクから読み出されたアナログ信号をデジタル信号に変換する手段として、上記第１〜第４いずれかの構成から成るデータスライス回路を有して成る構成（第５の構成）とされている。
【発明の効果】
【００２４】
本発明によれば、入力信号の欠落発生時や欠落解消時において、スライスレベル制御を適切に行うことが可能なデータスライス回路、及び、これを用いた光ディスク装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００２５】
図１及び図２は、それぞれ、本発明に係るデータスライス回路の第１実施形態及び第２実施形態を示す図である。第１、第２実施形態のデータスライス回路は、いずれも、光ピックアップ（不図示）を用いて光ディスクから読み出されたアナログＲＦ信号をデジタル信号に変換する手段として光ディスク装置に搭載されるものであり、コンパレータ１と、スライスレベル制御部２と、欠落検出部３と、ローパスフィルタ部４（以下では、ＬＰＦ［Low Pass Filter］部４と呼ぶ）と、を有して成る。
【００２６】
コンパレータ１は、アナログＲＦ信号をスライスしてデジタル信号に変換するデータスライス部である。コンパレータ２で生成されたデジタル信号は、後段のデジタル信号処理回路（不図示）に出力されるほか、スライスレベル制御部２にも出力される。
【００２７】
なお、第１実施形態のデータスライス回路では、図１に示すように、コンパレータ１の非反転入力端（＋）は、コンデンサを介してアナログＲＦ信号の入力端に接続されると共に、抵抗を介してスライスレベル制御部２の出力端（スライスレベルの出力端）にも接続されている。また、コンパレータ１の反転入力端（−）は、所定の基準電圧の印加端に接続されている。
【００２８】
すなわち、第１実施形態のデータスライス回路は、コンデンサを通して直流成分がカットされたアナログＲＦ信号に対して、スライスレベル制御部２で設定されたスライスレベルをバイアスし、これと所定の基準電圧とをコンパレータ１で比較することにより、アナログＲＦ信号を２値化してデジタル信号を再生する構成とされている。
【００２９】
一方、第２実施形態のデータスライス回路では、図２に示すように、コンパレータ１の非反転入力端（＋）は、コンデンサを介してアナログＲＦ信号の入力端に接続されると共に、抵抗を介して所定の基準電圧の印加端にも接続されている。また、コンパレータ２の反転入力端（−）は、スライスレベル制御部２の出力端（スライスレベルの出力端）に接続されている。
【００３０】
すなわち、第２実施形態のデータスライス回路は、コンデンサを通して直流成分がカットされたアナログＲＦ信号に対して所定の基準電圧をバイアスし、これとスライスレベル制御部２で設定されたスライスレベルとをコンパレータ１で比較することにより、アナログＲＦ信号を２値化してデジタル信号を再生する構成とされている。
【００３１】
スライスレベル制御部２は、コンパレータ１のスライスレベルを制御する手段であり、通常時には、コンパレータ１から出力されるデジタル信号が期待通りのデューティ比（５０％）となるように、前記スライスレベルのフィードバック制御を行い、これを前記基準電圧に一致させる。
【００３２】
すなわち、第１、第２実施形態のデータスライス回路は、いずれもアナログＲＦ信号をその中点電圧基準でスライスすることにより、デューティ比５０％のデジタル信号を生成するように機能するという点で、互いに等価な回路であると言える。
【００３３】
なお、スライスレベル制御部２は、アナログＲＦ信号の欠落が検出されたときに、上記通常時と異なる動作を行うが、これについては後ほど詳細に説明する。
【００３４】
欠落検出部３は、アナログＲＦ信号の欠落を検出する手段である。なお、欠落検出部３の回路構成については、アナログＲＦ信号のエンベロープに基づいて欠落検出を行う構成や、デジタル信号のエンベロープに基づいて欠落検出を行う構成など、公知の従来技術を任意に適用することで足りるため、詳細な説明は割愛する。
【００３５】
ＬＰＦ部４は、スライスレベル制御部２で生成されたスライスレベルを平滑化して平滑スライスレベルを生成し、これをスライスレベル制御部２に出力する手段である。なお、本発明に係るデータスライス回路は、ＬＰＦ部４を備えたことにより、異なる時定数を持つ２つのスライスレベル制御部を並列に有する構成と等価な作用を奏するが、これについては後ほど詳細に説明する。
【００３６】
次に、アナログＲＦ信号の欠落検出時におけるスライスレベル制御部２の動作について図３を参照しながら詳細に説明する。
【００３７】
図３は、スライスレベル制御部２の動作を説明するための波形図であり、光ディスクの欠陥部位を再生したときの様子を示したものである。なお、図３中において、符号Ｓａ〜Ｓｅを付した信号波形は、それぞれ、図２中の符号Ｓａ〜Ｓｅで示した箇所に現れる信号波形（アナログＲＦ信号Ｓａ、デジタル信号Ｓｂ、スライスレベルＳｃ、欠落検出信号Ｓｄ、及び、平滑スライスレベルＳｅ）である。
【００３８】
図３に示したように、スライスレベル制御部２は、アナログＲＦ信号Ｓａの欠落が検出されていないとき（欠落検出信号Ｓｄがローレベルであるとき）には、デジタル信号Ｓｂのデューティ比が５０％となるように、スライスレベルＳｃのフィードバック制御を行う一方、アナログＲＦ信号Ｓａの欠落が検出されているとき（欠落検出信号Ｓｄがハイレベルであるとき）には、デジタル信号Ｓｂのデューティ比に依ることなく、スライスレベルＳｃとして、欠落検出時点の平滑スライスレベルＳｅをロードし、これをホールドする。
【００３９】
このように、スライスレベル制御部２は、アナログＲＦ信号Ｓａの欠落検出時点でコンパレータ１に出力されていたスライスレベルＳｃ自体をホールドするのではなく、これを平滑化して得られる平滑スライスレベルＳｅをロードしてからホールドする構成とされている。このような構成とすることにより、アナログＲＦ信号Ｓａに欠落が生じていない通常時には、アナログＲＦ信号の変動（欠落以外）に追従するために必要な時定数に基づいてスライスレベルＳｃのフィードバック制御を行うことができるので、光ディスクの安定した再生を実現することが可能となり、また、アナログＲＦ信号Ｓａの欠落が生じたときには、ＬＰＦ部４を用いて生成された平滑スライスレベルＳｅ（通常時の時定数よりも大きい時定数に基づいて設定されたスライスレベルと等価）をロードし、これをスライスレベルＳｃとしてホールドすることができるので、アナログＲＦ信号Ｒａの欠落中にもスライスレベルＳｃの発振を防止することが可能となる。
【００４０】
また、本発明に係るデータスライス回路であれば、アナログＲＦ信号Ｓａが欠落してからこれが検出されるまでの間にスライスレベルＳｃが正しい電圧レベル（アナログＲＦ信号Ｓａの中点電圧）から大きく乖離してしまった場合であっても、スライスレベル制御部２では、より乖離度の小さい平滑スライスレベルＳｅがホールドされることになるので、アナログＲＦ信号Ｓａの欠落が解消された直後から、デジタル信号を正しく再生することが可能となる。また、アナログＲＦ信号Ｓａの欠落が解消された後、スライスレベル制御部２は、通常時の時定数に基づいたスライスレベルＳｃのフィードバック制御を再開するので、スライスレベルＳｃの復帰時間（アナログＲＦ信号Ｓａの中点電圧に収束するまでの所要時間）を短縮することも可能となる。
【００４１】
図４は、スライスレベル制御部２の一構成例を示すブロック図である。図４に示すように、本構成例のスライスレベル制御部２は、アップダウンカウンタ２１と、デジタル／アナログコンバータ２２（以下ではＤ／Ａ［Digital/Analog］コンバータ２２と呼ぶ）と、を有して成る。
【００４２】
アップダウンカウンタ２１は、欠落検出信号Ｓｄをモニタし、アナログＲＦ信号Ｓａの欠落が検出されていないときには、ランダムにデジタル信号Ｓｂをサンプリングし、その論理レベル（ハイレベル／ローレベル）に応じてカウント値Ｓｃ’の加算（＋１）または減算（−１）を行うデジタル積分器である。また、本構成例のアップダウンカウンタ２１は、上記した積分機能のほか、アナログＲＦ信号Ｓａの欠落が検出されているときには、デジタル信号Ｓｂをサンプリングすることなく、欠落検出時点の平滑スライスレベルＳｅをカウント値Ｓｃ’としてロード及びホールドする機能も備えている。
【００４３】
Ｄ／Ａコンバータ２２は、アップダウンカウンタ２１のカウント値Ｓｃ’をデジタル／アナログ変換して、コンパレータ１に出力するスライスレベルＳｃを生成する。
【００４４】
なお、平滑スライスレベルＳｅを生成するＬＰＦ部４は、アップダウンカウンタ２１のカウント値Ｓｃ’に対してデジタル的に平滑化処理を施す構成とされている。
【００４５】
このような構成とすることにより、回路規模の不要な増大を招くことなく、先述のスライスレベル制御部２を実現することが可能となる。
【００４６】
ただし、スライスレベル制御部２の構成は、これに限定されるものではなく、例えば、デジタル信号Ｓｂを積分してスライスレベルＳｃを生成する手段として、アップダウンカウンタ２１とＤ／Ａコンバータ２２に代えて、図５に示すように、アナログ積分器２３を用いることも可能である。このような構成を採用する場合には、アナログ積分器２３で得られるスライスレベルＳｃに対してアナログ的に平滑化処理を施すＬＰＦ部４を用意しておき、欠落検出信号Ｓｄに応じて、デジタル信号Ｓｂと平滑スライスレベルＳｅのいずれをアナログ積分器２３に入力するかをセレクタ２４で切り替える構成とすればよい。
【００４７】
なお、上記の実施形態では、光ディスク装置に搭載されるデータスライス回路に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の用途に供されるデータスライス回路にも、本発明は広く適用することが可能である。
【００４８】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００４９】
本発明は、光ディスク再生機能を搭載した電子機器全般に有用な技術であり、例えば、パーソナルコンピュータ用の光ディスクドライブ、光ディスクプレーヤ、光ディスクレコーダ、光ディスクを用いたゲーム機、光ディスクへの記録が可能なデジタルビデオカメラなどに好適な技術である。
【図面の簡単な説明】
【００５０】
【図１】は、本発明に係るデータスライス回路の第１実施形態を示す図である。
【図２】は、本発明に係るデータスライス回路の第２実施形態を示す図である。
【図３】は、スライスレベル制御部２の動作を説明するための波形図である。
【図４】は、スライスレベル制御部２の一構成例を示すブロック図である。
【図５】は、スライスレベル制御部２の別の一構成例を示すブロック図である。
【図６】は、データスライス回路の一従来例を示す図である。
【図７】は、データスライス回路の別の従来例を示す図である。
【図８】は、従来課題を説明するための波形図である。
【図９】は、従来課題を説明するための波形図である。
【図１０】は、従来課題を説明するための波形図である。
【符号の説明】
【００５１】
１    コンパレータ（データスライス部）
２    スライスレベル制御部
３    欠落検出部
４    ローパスフィルタ部
２１    アップダウンカウンタ（デジタル積分器）
２２    デジタル／アナログコンバータ
２３    アナログ積分器
２４    セレクタ
【図１】
2010092552.tif 000003
【図２】
2010092552.tif 000004
【図３】
2010092552.tif 000005
【図４】
2010092552.tif 000006
【図５】
2010092552.tif 000007
【図６】
2010092552.tif 000008
【図７】
2010092552.tif 000009
【図８】
2010092552.tif 000010
【図９】
2010092552.tif 000011
【図１０】
2010092552.tif 000012