(57)【要約】【課題】実装基板との線膨張率差に起因して機能素子に生じる応力をより緩和することが可能な半導体装置を提供する。【解決手段】第１の半導体基板１０を用いて形成され機能素子（センサ部Ｅ１、ＩＣ部Ｅ２）が集積化されたセンサ基板１と、第２の半導体基板２０を用いて形成されセンサ基板１の一表面側に封着された貫通孔配線形成基板２と、第３の半導体基板３０を用いて形成されセンサ基板１の他表面側に封着されたカバー基板３とを備え、貫通孔配線形成基板２におけるセンサ基板１側とは反対側の表面（第２の半導体基板２０の実装面側）に機能素子に電気的に接続された複数のパッド２５が形成されている。全てのパッド２５を内包する仮想円ＶＣの中心Ｍに対して相対的に近いパッド２５である内側パッド２５ａに比べて相対的に遠いパッド２５である外側パッド２５ｂの剛性を低くしてある。【選択図】図１
2010008172.tif 000002
【特許請求の範囲】
【請求項１】
複数枚の半導体基板を用いて形成されるパッケージ内に機能素子が形成され当該複数枚の半導体基板のうちの１枚における実装面側に機能素子に電気的に接続された複数のパッドを有する半導体装置であって、前記実装面側において全てのパッドを内包する仮想円の中心に対して相対的に近いパッドである内側パッドに比べて相対的に遠いパッドである外側パッドの剛性を低くしてあることを特徴とする半導体装置。
【請求項２】
前記内側パッドに比べて前記外側パッドの材料をヤング率の低い材料とすることで前記外側パッドの剛性を低くしてあることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記内側パッドに比べて前記外側パッドの断面積を小さくすることで前記外側パッドの剛性を低くしてあることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記外側パッドの下に樹脂からなる応力緩衝層が設けられてなることを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記応力緩衝層中に空隙を設けてなることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記機能素子は、可動部と、当該可動部の変形量に応じた電気信号を出力するセンシング部とを有することを特徴とする請求項１ないし請求項５のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するものである。
【背景技術】
【０００２】
近年、チップサイズパッケージ（Chip  Size  Package：CSP）を有する半導体装置が各所で研究開発され、パッケージのチップサイズパッケージ化が急速に進んでいる半導体装置として、加速度センサ、ジャイロセンサ、圧力センサ、マイクロアクチュエータ、マイクロリレーなどのＭＥＭＳ（Micro  Electro  Mechanical  Systems）デバイスが知られている（例えば、特許文献１参照）。なお、この種のＭＥＭＳデバイスは、機能素子が、例えば、梁状の撓み部と重り部とで構成される可動部や、支持ばね部と櫛形状の可動電極とで構成される可動部や、ダイヤフラム部などの構造を有している。
【０００３】
上記特許文献１には、この種の半導体装置の一例として、図１０に示すように、第１の半導体基板（ＳＯＩ基板）を用いて形成されセンシング部であるピエゾ抵抗（図示せず）が重り部１２と撓み部１３とで構成される可動部に設けられたセンサ部Ｅ１およびセンサ部Ｅ１と協働するＩＣ部Ｅ２を有するセンサ基板１と、第２の半導体基板（シリコン基板）を用いて形成されセンサ基板１の一表面側に接合されセンサ基板１側とは反対側の表面（実装面）に複数のパッド２５が形成された貫通孔配線形成基板２と、第３の半導体基板（シリコン基板）を用いて形成されセンサ基板１の他表面側に接合されたカバー基板３とを備えた加速度センサが記載されている。ここにおいて、図１０に示した構成の加速度センサでは、貫通孔配線形成基板２の実装面において、同図（ｂ）に示すように、外周形状が正方形状の複数のパッド２５を仮想正方格子の各格子点に配置することで複数のパッド２５を２次元アレイ状に配列してあるので、加速度センサの平面サイズの小型化を図れる。
【０００４】
また、従来から半導体基板における実装面側に複数のパッドが２次元アレイ状に配列される半導体装置であって、半導体基板において機能素子が形成された表面側に線膨張率が互いに異なる２層の樹脂層からなる応力緩和層を設け、半導体基板の上記表面側で機能素子に電気的に接続された再配線用の導体パターンと各パッドとを応力緩和層に形成したコンタクトホールを通して接続してなる半導体装置が提案されている（特許文献２参照）。
【特許文献１】特開２００７−２６３７６２号公報
【特許文献２】特開２００３−３１８３２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、図１０に示した構成の半導体装置を実装基板（例えば、ガラスエポキシ樹脂基板など）に実装して用いる場合、半導体装置の複数のパッド２５と、実装基板において半導体装置の投影面内に設けられた複数の導体パターンとを半田やバンプなどの接合部を介して電気的に接続する必要があるが、半導体装置と実装基板との線膨張率差に起因した応力が実装基板からセンサ基板１の可動部に伝達されて機能素子であるセンサ部Ｅ１の特性が劣化してしまうことが考えられる。
【０００６】
また、上記特許文献２のように応力緩和層を設けることで実装基板との線膨張率差に起因して各パッドと実装基板との接合部に生じる応力を緩和することができ、両者の接続信頼性を高めることができるが、機能素子に生じる応力をなくすことは難しく、機能素子の特性に影響を及ぼしてしまうことがあり、特に半導体装置がＭＥＭＳデバイスの場合には機能素子の特性への影響が顕著となる。
【０００７】
本発明は上記事由に鑑みて為されたものであり、その目的は、実装基板との線膨張率差に起因して機能素子に生じる応力をより緩和することが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１の発明は、複数枚の半導体基板を用いて形成されるパッケージ内に機能素子が形成され当該複数枚の半導体基板のうちの１枚における実装面側に機能素子に電気的に接続された複数のパッドを有する半導体装置であって、前記実装面側において全てのパッドを内包する仮想円の中心に対して相対的に近いパッドである内側パッドに比べて相対的に遠いパッドである外側パッドの剛性を低くしてあることを特徴とする。
【０００９】
この発明によれば、前記実装面側において全てのパッドを内包する仮想円の中心に対して相対的に近いパッドである内側パッドに比べて相対的に遠いパッドである外側パッドの剛性を低くしてあるので、実装基板との線膨張率差に起因して内側パッドに比べて大きな応力が生じやすい外側パッドの応力をより緩和することができ、実装基板との線膨張率差に起因して機能素子に生じる応力をより緩和することが可能となる。
【００１０】
請求項２の発明は、請求項１の発明において、前記内側パッドに比べて前記外側パッドの材料をヤング率の低い材料とすることで前記外側パッドの剛性を低くしてあることを特徴とする。
【００１１】
この発明によれば、前記内側パッドと前記外側パッドとの形状や下地の構造を異ならせることなく、前記内側パッドと前記外側パッドとの材料を異ならせるだけで前記外側パッドの剛性を前記内側パッドの剛性に比べて低くできる。
【００１２】
請求項３の発明は、請求項１の発明において、前記内側パッドに比べて前記外側パッドの断面積を小さくすることで前記外側パッドの剛性を低くしてあることを特徴とする。
【００１３】
この発明によれば、前記内側パッドと前記外側パッドとの断面積を異ならせるだけで前記外側パッドの剛性を低くできるので、前記外側パッドの剛性を低くするための特別の工程を追加することなく前記外側パッドの剛性を前記内側パッドの剛性に比べて低くできる。
【００１４】
請求項４の発明は、請求項１ないし請求項３の発明において、前記外側パッドの下に樹脂からなる応力緩衝層が設けられてなることを特徴とする。
【００１５】
この発明によれば、前記機能素子に生じる応力をより一層緩和することができる。
【００１６】
請求項５の発明は、請求項４の発明において、前記応力緩衝層中に空隙を設けてなることを特徴とする。
【００１７】
この発明によれば、前記機能素子に生じる応力を更に緩和することができる。
【００１８】
請求項６の発明は、請求項１ないし請求項５の発明において、前記機能素子は、可動部と、当該可動部の変形量に応じた電気信号を出力するセンシング部とを有することを特徴とする。
【００１９】
この発明によれば、前記実装基板との線膨張率差に起因したセンシング部の特性変動を抑制することができる。
【発明の効果】
【００２０】
請求項１の発明では、実装基板との線膨張率差に起因して機能素子に生じる応力をより緩和することが可能となるという効果がある。
【発明を実施するための最良の形態】
【００２１】
以下、本実施形態の半導体装置について図１〜図６を参照しながら説明する。
【００２２】
本実施形態では、半導体装置として、第１の半導体基板１０を用いて形成され後述のセンシング部が設けられた可動部１５を有するセンサ部Ｅ１およびセンサ部Ｅ１と協働するＩＣ部Ｅ２が集積化されたセンサ基板１と、第２の半導体基板２０を用いて形成されセンサ基板１のセンシング部に電気的に接続される貫通孔配線２４を有しセンサ基板１の一表面側（図１（ａ）の上面側）に封着された貫通孔配線形成基板（第１のパッケージ用基板部）２と、第３の半導体基板３０を用いて形成されセンサ基板１の他表面側（図１（ａ）の下面側）に封着されたカバー基板（第２のパッケージ用基板部）３とを備えた加速度センサについて例示する。ここにおいて、センサ基板１および貫通孔配線形成基板２およびカバー基板３の外周形状は矩形状であり、貫通孔配線形成基板２およびカバー基板３はセンサ基板１と同じ外形寸法に形成されている。
【００２３】
センサ基板１は、上述の第１の半導体基板１０としてシリコン基板からなる支持基板１０ａ上のシリコン酸化膜からなる絶縁層（埋込酸化膜）１０ｂ上にｎ形のシリコン層（活性層）１０ｃを有するＳＯＩウェハを採用し、当該ＳＯＩウェハを加工することにより形成してあり、貫通孔配線形成基板２は上述の第２の半導体基板２０としてシリコンウェハ（以下、第１のシリコンウェハと称する）を採用し、当該第１のシリコンウェハを加工することにより形成し、カバー基板３は上述の第３の半導体基板３０としてシリコンウェハ（以下、第２のシリコンウェハと称する）を採用し、当該第２のシリコンウェハを加工することにより形成してある。なお、本実施形態では、ＳＯＩウェハにおける支持基板１０ａの厚さを３００μｍ〜５００μｍ程度、絶縁層１０ｂの厚さを０．３μｍ〜１．５μｍ程度、シリコン層１０ｃの厚さを４μｍ〜１０μｍ程度とし、また、第１のシリコンウェハの厚さを２００μｍ〜３００μｍ程度、第２のシリコンウェハの厚さを１００〜３００μｍ程度としてあるが、これらの数値は特に限定するものではない。また、ＳＯＩウェハの主表面であるシリコン層１０ｃの表面は（１００）面としてある。
【００２４】
センサ基板１におけるセンサ部Ｅ１は、図１および図３に示すように、枠状（本実施形態では、矩形枠状）のフレーム部１１を備え、フレーム部１１の内側に配置される重り部１２が一表面側（図３（ｂ）の上面側）において可撓性を有する４つの短冊状の撓み部１３を介してフレーム部１１に揺動自在に支持されている。言い換えれば、センサ基板１は、枠状のフレーム部１１の内側に配置される重り部１２が重り部１２から四方へ延長された４つの撓み部１３を介してフレーム部１１に揺動自在に支持されている。ここで、フレーム部１１は、上述のＳＯＩウェハの支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成してある。これに対して、撓み部１３は、上述のＳＯＩウェハにおけるシリコン層１０ｃを利用して形成してあり、フレーム部１１よりも十分に薄肉となっている。
【００２５】
重り部１２は、上述の４つの撓み部１３を介してフレーム部１１に支持された直方体状のコア部１２ａと、センサ基板１の上記一表面側から見てコア部１２ａの四隅それぞれに連続一体に連結された直方体状の４つの付随部１２ｂとを有している。言い換えれば、重り部１２は、フレーム部１１の内側面に一端部が連結された各撓み部１３の他端部が外側面に連結されたコア部１２ａと、コア部１２ａと一体に形成されコア部１２ａとフレーム部１１との間の空間に配置される４つの付随部１２ｂとを有している。つまり、各付随部１２ｂは、センサ基板１の上記一表面側から見て、フレーム部１１とコア部１２ａと互いに直交する方向に延長された２つの撓み部１３，１３とで囲まれる空間に配置されており、各付随部１２ｂそれぞれとフレーム部１１との間にはスリット１４が形成され、撓み部１３を挟んで隣り合う付随部１２ｂ間の間隔が撓み部１３の幅寸法よりも長くなっている。ここにおいて、コア部１２ａは、上述のＳＯＩウェハの支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成し、各付随部１２ｂは、ＳＯＩウェハの支持基板１０ａを利用して形成してある。しかして、センサ基板１の上記一表面側において各付随部１２ｂの表面は、コア部１２ａの表面を含む平面からセンサ基板１の上記他表面側（図３（ｂ）の下面側）へ離間して位置している。なお、センサ基板１の上述のフレーム部１１、重り部１２、各撓み部１３は、リソグラフィ技術およびエッチング技術を利用して形成すればよい。
【００２６】
ところで、図３（ａ），（ｂ）それぞれの右下に示したように、センサ基板１の上記一表面に平行な面内でフレーム部１１の一辺に沿った一方向をｘ軸の正方向、この一辺に直交する辺に沿った一方向をｙ軸の正方向、センサ基板１の厚み方向の一方向をｚ軸の正方向と規定すれば、重り部１２は、ｘ軸方向に延長されてコア部１２ａを挟む２つ１組の撓み部１３，１３と、ｙ軸方向に延長されてコア部１２ａを挟む２つ１組の撓み部１３，１３とを介してフレーム部１１に支持されていることになる。なお、上述のｘ軸、ｙ軸、ｚ軸の３軸により規定した直交座標では、センサ基板１において上述のシリコン層１０ｃにより形成された部分の表面における重り部１２の中心位置を原点としている。
【００２７】
重り部１２のコア部１２ａからｘ軸の正方向に延長された撓み部１３（図３（ａ）の右側の撓み部１３）は、コア部１２ａ近傍に２つ１組のピエゾ抵抗Ｒｘ２，Ｒｘ４が形成されるとともに、フレーム部１１近傍に１つのピエゾ抵抗Ｒｚ２が形成されている。一方、重り部１２のコア部１２ａからｘ軸の負方向に延長された撓み部１３（図３（ａ）の左側の撓み部１３）は、コア部１２ａ近傍に２つ１組のピエゾ抵抗Ｒｘ１，Ｒｘ３が形成されるとともに、フレーム部１１近傍に１つのピエゾ抵抗Ｒｚ３が形成されている。ここに、コア部１２ａ近傍に形成された４つのピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４は、ｘ軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部１３の長手方向に一致するように形成してあり、図５における左側のブリッジ回路Ｂｘを構成するようにセンサ基板１に形成されている図示しない配線（拡散層配線、金属配線など）によって接続されている。なお、ピエゾ抵抗Ｒｘ１〜Ｒｘ４は、ｘ軸方向の加速度がかかったときに撓み部１３において応力が集中する応力集中領域に形成されている。
【００２８】
また、重り部１２のコア部１２ａからｙ軸の正方向に延長された撓み部１３（図３（ａ）の上側の撓み部１３）はコア部１２ａ近傍に２つ１組のピエゾ抵抗Ｒｙ１，Ｒｙ３が形成されるとともに、フレーム部１１近傍に１つのピエゾ抵抗Ｒｚ１が形成されている。一方、重り部１２のコア部１２ａからｙ軸の負方向に延長された撓み部１３（図３（ａ）の下側の撓み部１３）はコア部１２ａ近傍に２つ１組のピエゾ抵抗Ｒｙ２，Ｒｙ４が形成されるとともに、フレーム部１１側の端部に１つのピエゾ抵抗Ｒｚ４が形成されている。ここに、コア部１２ａ近傍に形成された４つのピエゾ抵抗Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４は、ｙ軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部１３の長手方向に一致するように形成してあり、図５における中央のブリッジ回路Ｂｙを構成するようにセンサ基板１に形成されている図示しない配線（拡散層配線、金属配線など）によって接続されている。なお、ピエゾ抵抗Ｒｙ１〜Ｒｙ４は、ｙ軸方向の加速度がかかったときに撓み部１３において応力が集中する応力集中領域に形成されている。
【００２９】
また、フレーム部１１近傍に形成された４つのピエゾ抵抗Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４は、ｚ軸方向の加速度を検出するために形成されたものであり、図５における右側のブリッジ回路Ｂｚを構成するようにセンサ基板１に形成されている図示しない配線（拡散層配線、金属配線など）によって接続されている。ただし、２つ１組となる撓み部１３，１３のうち一方の組の撓み部１３，１３に形成したピエゾ抵抗Ｒｚ１，Ｒｚ４は長手方向が撓み部１３，１３の長手方向と一致するように形成されているのに対して、他方の組の撓み部１３，１３に形成したピエゾ抵抗Ｒｚ２，Ｒｚ３は長手方向が撓み部１３，１３の幅方向（短手方向）と一致するように形成されている。
【００３０】
なお、上述の各ピエゾ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４および上記各拡散層配線は、シリコン層１０ｃにおけるそれぞれの形成部位に適宜濃度のｐ形不純物をドーピングすることにより形成されている。
【００３１】
ここで、センサ基板１におけるセンサ部Ｅ１の動作の一例について説明する。
【００３２】
いま、センサ基板１に加速度がかかっていない状態で、センサ基板１に対してｘ軸の正方向に加速度がかかったとすると、ｘ軸の負方向に作用する重り部１２の慣性力によってフレーム部１１に対して重り部１２が変位し、結果的にｘ軸方向を長手方向とする撓み部１３，１３が撓んで当該撓み部１３，１３に形成されているピエゾ抵抗Ｒｘ１〜Ｒｘ４の抵抗値が変化することになる。この場合、ピエゾ抵抗Ｒｘ１，Ｒｘ３は引張応力を受け、ピエゾ抵抗Ｒｘ２，Ｒｘ４は圧縮応力を受ける。一般的にピエゾ抵抗は引張応力を受けると抵抗値（抵抗率）が増大し、圧縮応力を受けると抵抗値（抵抗率）が減少する特性を有しているので、ピエゾ抵抗Ｒｘ１，Ｒｘ３は抵抗値が増大し、ピエゾ抵抗Ｒｘ２，Ｒｘ４は抵抗値が減少することになる。したがって、図５に示した一対の入力端子ＶＤＤ，ＧＮＤ間に外部電源から一定の直流電圧を印加しておけば、図５に示した左側のブリッジ回路Ｂｘの出力端子Ｘ１，Ｘ２間の電位差がｘ軸方向の加速度の大きさに応じて変化する。同様に、ｙ軸方向の加速度がかかった場合には図５に示した中央のブリッジ回路Ｂｙの出力端子Ｙ１，Ｙ２間の電位差がｙ軸方向の加速度の大きさに応じて変化し、ｚ軸方向の加速度がかかった場合には図５に示した右側のブリッジ回路Ｂｚの出力端子Ｚ１，Ｚ２間の電位差がｚ軸方向の加速度の大きさに応じて変化する。しかして、上述のセンサ基板１は、各ブリッジ回路Ｂｘ〜Ｂｚそれぞれの出力電圧の変化を検出することにより、当該センサ基板１に作用したｘ軸方向、ｙ軸方向、ｚ軸方向それぞれの加速度を検出することができる。本実施形態では、重り部１２と各撓み部１３とで可動部１５を構成しており、各ピエゾ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４それぞれが、センサ基板１におけるセンシング部を構成している。また、本実施形態では、センサ部Ｅ１および上述のＩＣ部Ｅ２それぞれが機能素子を構成している。
【００３３】
また、センサ基板１に集積化された上述のＩＣ部Ｅ２は、ＣＭＯＳを用いた集積回路（ＣＭＯＳ  ＩＣ）であって上記センシング部であるピエゾ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４と協働する集積回路が形成されている。ここにおいて、ＩＣ部Ｅ２の集積回路は、上述のブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの出力信号に対して増幅、オフセット調整、温度補償などの信号処理を行って出力する信号処理回路や、信号処理回路において用いるデータを格納したＥＥＰＲＯＭなどが集積化されている。
【００３４】
ところで、センサ基板１は、ＩＣ部Ｅ２がセンサ部Ｅ１の周りを取り囲んで形成されており、さらに、ＩＣ部Ｅ２を取り囲むように接合用領域部Ｅ３が形成されている。要するに、センサ基板１は、平面視において中央部に位置するセンサ部Ｅ１をＩＣ部Ｅ２が囲み、ＩＣ部Ｅ２を接合用領域部Ｅ３が囲むようにセンサ部Ｅ１、ＩＣ部Ｅ２、接合用領域部Ｅ３のレイアウトが設計されている。
【００３５】
ここにおいて、センサ基板１のＩＣ部Ｅ２では、多層配線技術を利用してセンサ基板１における当該ＩＣＥ２の占有面積の縮小化を図っている。ここで、センサ基板１のシリコン層１０ｃの表面側には、シリコン酸化膜と当該シリコン酸化膜上のシリコン窒化膜との積層膜からなる絶縁膜１６が形成されており、ＩＣ部Ｅ２では、絶縁膜１６の表面側に、層間絶縁膜やパッシベーション膜などからなる多層構造部４１が形成され、上記パッシベーション膜の適宜部位を除去することにより複数のパッド４２を露出させてある。
【００３６】
また、センサ基板１は、上記センシング部と上述の貫通孔配線形成基板２の複数の貫通孔配線２４とを電気的に接続するための複数の第１の接続用接合金属層１９（図２参照）が絶縁膜１６のうち接合用領域部Ｅ３に形成されている部位上に形成されており、各パッド４２が金属材料（例えば、Ａｕなど）からなる引き出し配線４３を介して第１の接続用接合金属層１９と電気的に接続されている（図４参照）。ここで、本実施形態では、引き出し配線４３の材料と第１の接続用接合金属層１９の材料とを同じとして、引き出し配線４３と第１の接続用接合金属層１９とが連続する形で形成されている。なお、ＩＣ部Ｅ２に形成された複数のパッド４２には、信号処理回路を通して上記センシング部と電気的に接続されるものと、信号処理回路を通さずに上記センシング部と電気的に接続されるものがあるが、いずれにしても、貫通孔配線形成基板２の貫通孔配線２４と上記センシング部とが電気的に接続されることとなる。
【００３７】
ここにおいて、センサ基板１の接合用領域部Ｅ３では、絶縁膜１６上に、枠状（矩形枠状）の第１の封止用接合金属層１８が形成されており、上述の複数の第１の接続用接合金属層１９が第１の封止用接合金属層１８よりも内側で絶縁膜１６上に形成されている。要するに、センサ基板１は、第１の封止用接合金属層１８と各接続用接合金属層１９とを同一平面上に形成してある。ここで、複数の第１の接続用接合金属層１９は、接合用領域部Ｅ３の周方向に離間して配置されている。
【００３８】
第１の封止用接合金属層１８および第１の接続用接合金属層１９は、接合用のＡｕ膜と絶縁膜１６との間に密着性改善用のＴｉ膜を介在させてある。言い換えれば、第１の封止用接合金属層１８および第１の接続用接合金属層１９は、絶縁膜１６上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。要するに、第１の接続用接合金属層１９と第１の封止用接合金属層１８とは同一の金属材料により形成されているので、第１の接続用接合金属層１９と第１の封止用接合金属層１８とを同時に形成することができるとともに、第１の接続用接合金属層１９と第１の封止用接合金属層１８とを略同じ厚さに形成することができる。なお、第１の封止用接合金属層１８および第１の接続用接合金属層１９は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を１００〜５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Ａｕ膜と絶縁膜１６との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。
【００３９】
貫通孔配線形成基板２は、図１（ａ）および図２に示すように、センサ基板１側（図１（ａ）における下面側）の表面に、センサ基板１の重り部１２と各撓み部１３とで構成される可動部１５の変位空間を確保する変位空間形成用凹部２１が形成されるとともに、変位空間形成用凹部２１の形成領域に厚み方向に貫通する複数の貫通孔２２が形成されており、厚み方向の両面および貫通孔２２の内面とに跨って熱絶縁膜（シリコン酸化膜）からなる絶縁膜２３が形成され、貫通孔配線２４と貫通孔２２の内面との間に絶縁膜２３の一部が介在している。ここにおいて、貫通孔配線形成基板２は、変位空間形成用凹部２１の開口面の投影領域内にセンサ基板１のセンサ部Ｅ１およびＩＣ部Ｅ２が収まるように変位空間形成用凹部２１の開口面積を大きくしてあり、ＩＣ部Ｅ２の多層構造部４１が変位空間形成用凹部２１内に配置されるようになっている（図１（ａ）参照）。なお、貫通孔配線形成基板２の複数の貫通孔配線２４は当該貫通孔配線形成基板２の周方向に離間して形成されている。また、貫通孔配線２４の材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉなどを採用してもよい。
【００４０】
また、貫通孔配線形成基板２は、センサ基板１側の表面において変位空間形成用凹部２１の周部において、センサ基板１の複数の第１の接続用接合金属層１９に対応する各部位それぞれに第２の接続用接合金属層２９（図２参照）が形成されており、各接続用接合金属層２９それぞれが変位空間形成用凹部２１の内面に沿って引き回された中間配線２６を介して各貫通孔配線２４と１対１で電気的に接続されている。また、貫通孔配線形成基板２は、センサ基板１側の表面の周部の全周に亘って枠状（矩形枠状）の第２の封止用接合金属層２８が形成されており、上述の複数の第２の接続用接合金属層２９が第２の封止用接合金属層２８よりも内側に配置されている（ここで、第２の封止用接合金属層２８と各接続用接合金属層２９とは同一平面上に形成してある）。ここにおいて、第２の接続用接合金属層２９は、一端部が貫通孔配線２４に接合された中間配線２６と連続一体に形成されているが、中間配線２６と別々に形成してもよい。
【００４１】
また、第２の封止用接合金属層２８および第２の接続用接合金属層２９は、接合用のＡｕ膜と絶縁膜２３との間に密着性改善用のＴｉ膜を介在させてある。言い換えれば、第２の封止用接合金属層２８および第２の接続用接合金属層２９は、絶縁膜２３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。要するに、第２の接続用接合金属層２９と第２の封止用接合金属層２８とは同一の金属材料により形成されているので、第２の接続用接合金属層２９と第２の封止用接合金属層２８とを同時に形成することができるとともに、第２の接続用接合金属層２９と第２の封止用接合金属層２８とを略同じ厚さに形成することができる。なお、第２の封止用接合金属層２８および第２の接続用接合金属層２９は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を１００〜５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Ａｕ膜と絶縁膜２３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。
【００４２】
また、貫通孔配線形成基板２におけるセンサ基板１側とは反対側の表面（第２の半導体基板２０の実装面側）には、各貫通孔配線２４それぞれと電気的に接続された複数のパッド（外部接続用電極）２５が形成されている。各パッド２５は、外周形状が矩形状（本実施形態では、正方形状）であり、貫通孔配線形成基板２におけるセンサ基板１側とは反対側の表面に略等間隔で離間して配置されている。図１に示した例では、各パッド２５を、貫通孔配線形成基板２の上記表面に設定した４×４の仮想正方格子の各格子点に配置してある。ここで、本実施形態では、各パッド２５が半田リフロー用パッドを構成しており、各パッド２５の大きさを、半田リフローに適した大きさ（２００μｍ□以上）を下回らないように設計してあり、隣り合うパッド２５間の距離を、半田リフローに適した距離を下回らないように設計してある。ここにおいて、本実施形態では、貫通孔配線形成基板２に上述の中間配線２６を設けていることにより、第２の接続用接合金属層２９のレイアウトの制約を受けずに各パッド２５の大きさおよび配置を決定することができる。なお、各パッド２５の外周形状は矩形状となっているが、矩形状に限らず、例えば円形状でもよい。
【００４３】
カバー基板３は、図６に示すように、センサ基板１との対向面に、重り部１２の変位空間を形成する所定深さ（例えば、５μｍ〜１０μｍ程度）の凹部３１を形成してある。ここにおいて、凹部３１は、リソグラフィ技術およびエッチング技術を利用して形成してある。なお、本実施形態では、カバー基板３におけるセンサ基板１との対向面に、重り部１２の変位空間を形成する凹部３１を形成してあるが、重り部１２のコア部１２ａおよび各付随部１２ｂのうち支持基板１０ａを利用して形成されている部分の厚さを、フレーム部１１において支持基板１０ａを利用して形成されている部分の厚さに比べて、センサ基板１の厚み方向への重り部１２の許容変位量分だけ薄くするようにすれば、カバー基板３に凹部３１を形成しなくても、センサ基板１の上記他表面側には上記他表面に交差する方向への重り部１２の変位を可能とする隙間が重り部１２とカバー基板３との間に形成される。
【００４４】
ところで、上述の加速度センサにおけるセンサ基板１と貫通孔配線形成基板２とは、第１の封止用接合金属層１８と第２の封止用接合金属層２８とが全周に亘って接合されるとともに、第１の接続用接合金属層１９と第２の接続用接合金属層２９とが接合され、センサ基板１とカバー基板３とは、互いの対向面の周部同士が全周に亘って接合されている。また、本実施形態の加速度センサは、上述のＳＯＩウェハにセンサ基板１を複数形成したセンサウェハと、上述の第１のシリコンウェハに貫通孔配線形成基板２を複数形成した第１のパッケージウェハと、上述の第２のシリコンウェハにカバー基板３を複数形成した第２のパッケージウェハとをウェハレベルで接合することでウェハレベルパッケージ構造体を形成してから、センサ基板１のサイズにダイシング工程により分割されている。したがって、貫通孔配線形成基板２とカバー基板３とがセンサ基板１と同じ外形サイズとなり、小型のチップサイズパッケージからなるパッケージＰＧを実現できるとともに、製造が容易になる。
【００４５】
ここにおいて、本実施形態では、センサウェハと第１のパッケージウェハおよび第２のパッケージウェハとの接合方法として、センサ基板１の残留応力を少なくするためにより低温での直接接合が可能な常温接合法を採用している。常温接合法では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する。本実施形態では、上述の常温接合法により、常温下で適宜の荷重を印加して、第１の封止用接合金属層１８と第２の封止用接合金属層２８とを直接接合するのと同時に、第１の接続用接合金属層１９と第２の接続用接合金属層２９とを直接接合しており、また、上述の常温接合法により、常温下でセンサ基板１の周部とカバー基板３の周部とを直接接合している。
【００４６】
しかして、本実施形態におけるウェハレベルパッケージ構造体では、センサウェハと第１のパッケージウェハとの封止用接合金属層１８，２８同士および接続用接合金属層１９，２９同士が直接接合されており、センサウェハと第２のパッケージウェハとが常温接合法のような低温プロセスで直接接合されており、センサウェハと第１のパッケージウェハおよび第２のパッケージウェハとを半田リフローや陽極接合法のような熱処理を必要とする方法により接合する場合に比べて、センシング部を構成するピエゾ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４が熱応力の影響を受けにくくなるという利点があり、また、プロセス温度の低温化を図れるとともに、製造プロセスの簡略化を図れるという利点がある。また、本実施形態におけるウェハレベルパッケージ構造体および加速度センサでは、センサウェハがＳＯＩウェハを用いて形成され、第１のパッケージウェハおよび第２のパッケージウェハがそれぞれシリコンウェハを用いて形成されているので、センサウェハと各パッケージウェハとの線膨張率差に起因して撓み部１３に発生する応力を低減でき、線膨張率差に起因した応力が上記ブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの出力信号に与える影響を低減できるから、センサ部Ｅ１の出力特性の温度依存性を小さくすることが可能となる。なお、本実施形態では、センサ基板１の基礎となる半導体基板としてＳＯＩウェハを採用しているが、センサ基板１の基礎となる半導体基板は、ＳＯＩウェは限らず、例えば、シリコンウェハでもよい。
【００４７】
ところで、上述のセンサ基板１は、ＩＣ部Ｅ２がセンサ部Ｅ１の周りを取り囲んで形成されているので、ＩＣ部Ｅ２側からの外部応力に起因して各撓み部１３に発生する応力のバランスがとれ、ＩＣ部Ｅ２側からの外部応力に起因したセンサ部Ｅ１の出力特性（センサ特性）の劣化を抑制することが可能となる。
【００４８】
しかしながら、本実施形態の加速度センサを実装基板（例えば、ガラスエポキシ樹脂基板など）に実装して用いる場合、各パッド２５と、実装基板において当該加速度センサの投影面内に設けられた複数の導体パターンとを半田やバンプなどの接合部を介して電気的に接続する必要があるが、加速度センサと実装基板との線膨張率差に起因した応力が実装基板からセンサ基板１の可動部１５に伝達されて機能素子であるセンサ部Ｅ１の特性が劣化してしまうことが考えられる。
【００４９】
そこで、本実施形態の加速度センサは、図１（ｂ）に示すように貫通孔配線形成基板２におけるセンサ基板１側とは反対側の上記表面（実装基板との対向面）において全てのパッド２５を内包する仮想円ＶＣの中心Ｍに対して相対的に近いパッド２５である内側パッド２５ａに比べて相対的に遠いパッド２５である外側パッド２５ｂの剛性を低くしてある。ここにおいて、本実施形態では、内側パッド２５ａと外側パッド２５ｂとをヤング率の異なる材料により形成してあり、外側パッド２５ｂの材料を内側パッド２５ａに比べてヤング率の低い材料とすることで外側パッド２５ｂの剛性を低くしてある。具体的には、例えば、内側パッド２５ａの材料としてＮｉ、Ｃｕなどを採用し、外側パッド２５ｂの材料として、Ａｕなどを採用すればよいが、内側パッド２５ａおよび外側パッド２５ｂのいずれも密着性改善用の密着層としてＴｉ膜などを絶縁膜２３との間に設けることが好ましい。ここで、Ｎｉ、Ｃｕ、Ａｕのヤング率は、それぞれ、１９９〜２２０ＧＰａ、１３０ＧＰａ、７８ＧＰａである。なお、各パッド２５の材料は、外側パッド２５ｂの材料を内側パッド２５ａに比べてヤング率の低い材料とすることで外側パッド２５ｂの剛性を低くしてあればよく、Ｎｉ、Ｃｕ、Ａｕに限らず、他の金属や合金などでもよい。
【００５０】
しかして、本実施形態の加速度センサでは、貫通孔配線形成基板２の上記表面（第２の半導体基板２０の実装面側）において全てのパッド２５を内包する仮想円ＶＣの中心Ｍに対して相対的に近いパッド２５である内側パッド２５ａに比べて相対的に遠いパッド２５である外側パッド２５ｂの剛性を低くしてあるので、実装基板との線膨張率差に起因して内側パッド２５ａに比べて大きな応力が生じやすい外側パッド２５ｂの応力をより緩和することができ、実装基板との線膨張率差に起因して機能素子であるセンサ部Ｅ１の撓み部１３やＩＣ部Ｅ２に生じる応力をより緩和することが可能となる。要するに、本実施形態の半導体装置は、機能素子が、上述の重り部１２と各撓み部１３とで構成される可動部１５と、当該可動部１５の変形量に応じた電気信号を出力する上記センシング部（ピエゾ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４）とを有しているので、実装基板との線膨張率差に起因したセンシング部の特性変動を抑制することができる。
【００５１】
また、本実施形態の加速度センサでは、外側パッド２５ｂの材料を内側パッド２５ａに比べてヤング率の低い材料とすることで外側パッド２５ｂの剛性を低くしてあるので、内側パッド２５ａと外側パッド２５ｂとの形状や下地（絶縁膜２３や上記密着層など）の構造を異ならせることなく、内側パッド２５ａと外側パッド２５ｂとの材料を異ならせるだけで外側パッド２５ｂの剛性を内側パッド２５ａの剛性に比べて低くできる。
【００５２】
なお、本実施形態では、加速度センサと実装基板との接合部を半田により形成することを想定して内側パッド２５ａおよび外側パッド２５ｂの形状や材料を設定してあるが、上記接合部は半田に限らず、Ａｕバンプなどのバンプにより形成してもよく、上記接合部をＡｕバンプにより形成する場合には、上記接合部を半田により形成する場合に比べて各パッド２５の大きさを小さくすることが可能となる（例えば、半田により形成する場合には２００μｍ□以上の大きさに設定するのが望ましいが、Ａｕバンプにより形成する場合には１００μｍ□以下の大きさに設定することが可能となる）。ここにおいて、上記接合部を半田により形成する場合の接合温度は２７０℃程度、上記接合部をＡｕバンプにより形成する場合の接合温度は１００〜４００℃程度に設定すればよい。
【００５３】
ところで、上述の例では、貫通孔配線形成基板２の上記表面において全てのパッド２５を内包する仮想円ＶＣの中心Ｍに対して相対的に近いパッド２５である内側パッド２５ａに比べて相対的に遠いパッド２５である外側パッド２５ｂの剛性を低くする手段として、外側パッド２５ｂと内側パッド２５ａとを互いにヤング率の異なる材料で形成してあるが、このような手段を採用した場合には製造時の工程数の増加によるコストアップの要因になり、また、外側パッド２５ｂと内側パッド２５ａとで半田濡れ性が異なってしまう。
【００５４】
そこで、内側パッド２５ａと外側パッド２５ｂとを同じ材料により形成するようにして、図７に示すように、内側パッド２５ａに比べて外側パッド２５ｂの断面積を小さくする（平面サイズを小さくする）ことで外側パッド２５ｂの剛性を低くするようにしてもよく、この場合には、内側パッド２５ａと外側パッド２５ｂとの断面積を異ならせるだけで外側パッド２５ｂの剛性を低くできるので、外側パッド２５ｂの剛性を低くするための特別の工程を追加することなく外側パッド２５ｂの剛性を内側パッド２５ａの剛性に比べて低くできる。なお、図７（ａ），（ｂ）に示した例では、貫通孔配線形成基板２の上記表面側において絶縁膜２３上に、貫通孔配線２４とパッド２５とを接続する中間配線２６’を形成し、中間配線２６’を保護するシリコン酸化膜やシリコン窒化膜などからなる保護層２２６を設けてある。
【００５５】
また、外側パッド２５ｂと内側パッド２５ａとを同一材料で形成し且つ同一の平面サイズで形成するために、図８（ａ）に示す内側パッド２５ａを図７（ａ）と同様の構成とし、図８（ｂ）に示す外側パッド２５ｂについては、当該外側パッド２５ｂの下に樹脂（例えば、ポリイミドなど）からなる応力緩衝層２７を設けるようにしてもよく、この場合も機能素子であるセンサ部Ｅ１やＩＣ部Ｅ２に生じる応力をより緩和することができる。
【００５６】
また、図９（ａ）に示すように内側パッド２５ａを図８（ｂ）の外側パッド２５ｂと同様に形成して、図９（ｂ）に示すように外側パッド２５ｂ直下の応力緩衝層２７中に空隙２７ａを設けるようにしてもよく、この場合には、機能素子であるセンサ部Ｅ１やＩＣ部Ｅ２に生じる応力を更に緩和することができる。
【００５７】
上述の実施形態では、半導体装置としてピエゾ抵抗形の加速度センサを例示したが、本発明の技術思想は、ピエゾ抵抗形の加速度センサに限らず、例えば、容量形の加速度センサやジャイロセンサなど他のセンサにも適用でき、容量形の加速度センサやジャイロセンサでは、可動電極を設けた重り部や可動電極を兼ねる重り部などが可動部を構成し、固定電極と可動電極とによりセンシング部を構成することとなる。また、パッド２５の数や配置は上述の例に特に限定するものではなく、半導体装置の構造に応じて適宜変更すればよい。
【図面の簡単な説明】
【００５８】
【図１】実施形態の半導体装置を示し、（ａ）は概略断面図、（ｂ）は概略平面図である。
【図２】同上の半導体装置の要部概略断面図である。
【図３】同上におけるセンサ基板を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。
【図４】同上におけるセンサ基板の要部概略断面図である。
【図５】同上におけるセンサ基板のセンサ部の回路図である。
【図６】同上におけるカバー基板を示し、（ａ）は概略平面図、（ｂ）は概略断面図である。
【図７】同上の他の構成例の要部概略断面図である。
【図８】同上の他の構成例の要部概略断面図である。
【図９】同上の他の構成例の要部概略断面図である。
【図１０】従来例の半導体装置を示し、（ａ）は概略断面図、（ｂ）は概略平面図である。
【符号の説明】
【００５９】
１  センサ基板
２  貫通孔配線形成基板
３  カバー基板
１０  第１の半導体基板
１２  重り部
１３  撓み部
１５  可動部
２０  第２の半導体基板
２５（２５ａ）  パッド（内側パッド）
２５（２５ｂ）  パッド（外側パッド）
２７  応力緩衝層
２７ａ  空隙
３０  第３の半導体基板
Ｒｘ１〜Ｒｘ４  ピエゾ抵抗（センシング部）
Ｒｙ１〜Ｒｙ４  ピエゾ抵抗（センシング部）
Ｒｚ１〜Ｒｚ４  ピエゾ抵抗（センシング部）
Ｅ１  センサ部（機能素子）
Ｅ２  ＩＣ部（機能素子）
ＰＧ  パッケージ
ＶＣ  仮想円
Ｍ  中心
【図１】
2010008172.tif 000003
【図２】
2010008172.tif 000004
【図３】
2010008172.tif 000005
【図４】
2010008172.tif 000006
【図５】
2010008172.tif 000007
【図６】
2010008172.tif 000008
【図７】
2010008172.tif 000009
【図８】
2010008172.tif 000010
【図９】
2010008172.tif 000011
【図１０】
2010008172.tif 000012