(57)【要約】【課題】結晶性の良好な半導体膜を成膜する。【解決手段】処理室１０と、処理室１０の内部に互いに対向するように配置された第１電極２１及び第２電極２５とを備え、第１電極２１の第２電極２５側にはガス導入口２３を内部に有する凹部２２が設けられ、凹部２２は、ガス導入口２３から導入された原料ガスのプラズマ状態における電子密度を高めるように構成されたホロー放電部２２ｈと、ホロー放電部２２ｈで解離させた原料ガスの反応を促進させて処理室１０の内部に供給するためのバッファ部２２ｂとを有している。【選択図】図４
2010212277.tif 000002
【特許請求の範囲】
【請求項１】
処理室と、
上記処理室の内部に互いに対向するように配置された第１電極及び第２電極とを備え、
上記第１電極の上記第２電極側に上記処理室の内部に原料ガスを導入するためのガス導入口が設けられ、
上記第１電極と上記第２電極との間に電圧を印加することにより上記原料ガスをプラズマ状態にし、該プラズマ状態の原料ガスに被処理基板を晒すことによって該被処理基板に半導体膜を成膜する成膜装置であって、
上記第１電極には、上記ガス導入口を内部に有する凹部が設けられ、
上記凹部は、上記ガス導入口から導入された上記原料ガスのプラズマ状態における電子密度を高めるように構成されたホロー放電部と、該ホロー放電部で解離させた上記原料ガスの反応を促進させて上記処理室の内部に供給するためのバッファ部とを有している
ことを特徴とする成膜装置。
【請求項２】
請求項１に記載の成膜装置において、
上記ガス導入口は、上記凹部の底部に形成され、
上記ホロー放電部は、上記凹部の底側に相対的に小さい内径で筒状に形成され、
上記バッファ部は、上記ホロー放電部に連通するように、上記凹部の開口側に相対的に大きい内径で筒状に形成されている
ことを特徴とする成膜装置。
【請求項３】
請求項２に記載の成膜装置において、
上記原料ガスの圧力と上記ホロー放電部の内径との積の値は、０．２Ｐａ・ｍ以上且つ１．０Ｐａ・ｍ以下の範囲にあり、
上記ホロー放電部の深さは、該ホロー放電部の内径の２倍以上且つ３倍以下の範囲にある
ことを特徴とする成膜装置。
【請求項４】
請求項２又は３に記載の成膜装置において、
上記バッファ部の深さは、該バッファ部の内径の２倍以上且つ３倍以下の範囲にある
ことを特徴とする成膜装置。
【請求項５】
請求項１〜４のいずれか１つに記載の成膜装置において、
上記第１電極は、カソード電極であり、
上記第２電極は、アノード電極である
ことを特徴とする成膜装置。
【請求項６】
請求項５に記載の成膜装置において、
上記第１電極と上記第２電極との間に上記第２電極に接触させた状態で上記被処理基板を保持する基板保持手段を有する
ことを特徴とする成膜装置。
【請求項７】
請求項１〜５のいずれか１つに記載の成膜装置において、
上記第２電極を介して上記第１電極に対向するように上記被処理基板を保持する基板保持手段を有し、
上記第２電極には、上記基板保持手段によって保持された被処理基板側に上記原料ガスを流すための貫通孔が形成されている
ことを特徴とする成膜装置。
【請求項８】
請求項７に記載の成膜装置において、
上記貫通孔は、上記原料ガスのプラズマ状態における電子密度を高めるように構成されたホロー放電部を有している
ことを特徴とする成膜装置。
【請求項９】
請求項８に記載の成膜装置において、
上記貫通孔のホロー放電部は筒状に形成され、
上記原料ガスの圧力と上記貫通孔のホロー放電部の内径との積の値は、０．２Ｐａ・ｍ以上且つ１．０Ｐａ・ｍ以下の範囲にあり、
上記貫通孔のホロー放電部の長さは、該ホロー放電部の内径の２倍以上且つ３倍以下の範囲にある
ことを特徴とする成膜装置。
【請求項１０】
請求項８又は９に記載の成膜装置において、
上記貫通孔は、該貫通孔のホロー放電部における上記第１電極側及び該第１電極とは反対側の少なくとも一方に上記原料ガスの反応を促進させるためのバッファ部を有している
ことを特徴とする成膜装置。
【請求項１１】
請求項１０に記載の成膜装置において、
上記貫通孔は、該貫通孔のホロー放電部における上記第１電極側及び該第１電極とは反対側に上記バッファ部を有している
ことを特徴とする成膜装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、成膜装置に関するものである。
【背景技術】
【０００２】
プラズマＣＶＤ（Chemical Vapor Deposition）法は、プラズマを利用して半導体膜等を成膜する方法として知られており、集積回路、液晶表示パネル、有機エレクトロルミネッセンス素子及び太陽電池等の製造に使用されている。
【０００３】
このプラズマＣＶＤ法を用いて成膜を行うプラズマＣＶＤ装置は、処理室の内部に互いに対向するように配置されたカソード電極及びアノード電極を備えている。例えば、アノード電極は、処理室の上壁部に配置された基板ホルダー内に設けられ、その基板ホルダーによってカソード電極側の表面にガラス基板等の被処理基板が装着される。カソード電極には、成膜用の原料ガスを処理室内に導入するための複数のガス導入口がアノード電極側に形成されている。
【０００４】
このプラズマＣＶＤ装置は、アノード電極上に被処理基板を装着して真空ポンプ等で処理室の内部を減圧した状態で、各ガス導入口から原料ガスを処理室内に導入し、カソード電極とアノード電極との間に電圧を印加することにより、発生した電界の絶縁破壊によってグロー放電現象として原料ガスのプラズマ状態を生じさせる。これにより、カソード電極の近傍において比較的強い電界が形成されるカソードシース部やその付近では、原料ガス（気体分子）の解離が促進されてラジカルが生成される。そして、このように生成されたラジカルが、被処理基板にまで拡散し、その基板表面に堆積することにより、薄膜が成膜される。
【０００５】
このプラズマＣＶＤ装置として、例えば特許文献１には、各ガス導入口に連通するようにそれら各ガス導入口よりも径の大きい複数のガス吹き出し穴がカソード電極の上側に設けられ、各ガス吹き出し穴の直径がこれら各穴の内面付近に形成されるプラズマシースの距離との関係で適切な大きさに設定された装置が開示されている。そして、これによれば、より安定したプラズマを生成して均一な膜厚及び膜質を有する薄膜を高速で成膜できる、と記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１５５９９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、プラズマＣＶＤ装置を用いて形成される薄膜トランジスタ等を高性能化する手段として、アモルファスシリコン膜よりも高いキャリア移動度を有する微結晶シリコン膜（結晶成分と非晶質成分とが混在した状態のシリコン膜）等の結晶質シリコン膜で半導体層を構成することが挙げられる。
【０００８】
しかし、上述のプラズマＣＶＤ装置では、原料ガスの解離により生成されたラジカルが処理室内に拡散しやすいため、結晶成分が生成されるようにラジカル同士の反応が促進され難く、十分な結晶性を有するシリコン膜を成膜することが困難である。
【０００９】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、結晶性の良好な半導体膜を成膜することにある。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、この発明では、第１電極に設けられた凹部が、ガス導入口から導入された原料ガスのプラズマ状態における電子密度を高めるように構成されたホロー放電部と、そのホロー放電部で解離させた原料ガスの反応を促進させて処理室の内部に供給するためのバッファ部とを有しているようにした。
【００１１】
具体的に、本発明に係る成膜装置は、処理室と、上記処理室の内部に互いに対向するように配置された第１電極及び第２電極とを備え、上記第１電極の上記第２電極側に上記処理室の内部に原料ガスを導入するためのガス導入口が設けられ、上記第１電極と上記第２電極との間に電圧を印加することにより上記原料ガスをプラズマ状態にし、該プラズマ状態の原料ガスに被処理基板を晒すことによって該被処理基板に半導体膜を成膜する成膜装置であって、上記第１電極には、上記ガス導入口を内部に有する凹部が設けられ、上記凹部は、上記ガス導入口から導入された上記原料ガスのプラズマ状態における電子密度を高めるように構成されたホロー放電部と、該ホロー放電部で解離させた上記原料ガスの反応を促進させて上記処理室の内部に供給するためのバッファ部とを有していることを特徴とする。
【００１２】
上記構成によると、第１電極にガス導入口を内部に有する凹部が設けられ、その凹部が、ガス導入口から導入された原料ガスのプラズマ状態における電子密度を高めるように構成されたホロー放電部と、そのホロー放電部で解離させた原料ガスの反応を促進させて処理室の内部に供給するためのバッファ部とを有している。そのことにより、ガス導入口から原料ガスを導入すると共に第１電極と第２電極との間に電圧を印加したときに、ホロー放電部でホロー放電が発生し、ホロー放電部内及びその開口付近において、プラズマ状態の原料ガス中の電子密度が高められるため、原料ガス（気体分子）の解離が促進されて高密度のラジカルが生成される。そして、バッファ部において、原料ガスの分散が抑制されることにより、ホロー放電部で生成された原料ガス中のラジカル同士の反応頻度が増加し、結晶成分の生成が促進される。したがって、結晶性の良好な半導体膜が被処理基板に成膜される。
【００１３】
尚、本明細書においてホロー放電とは、電極に設けられた凹部や貫通孔等の空洞部分において発生し、その空洞部分及び開口付近で原料ガスのプラズマ状態における電子密度（プラズマ密度）が高くなる放電現象のことである。
【００１４】
上記ガス導入口は、上記凹部の底部に形成され、上記ホロー放電部は、上記凹部の底側に相対的に小さい内径で筒状に形成され、上記バッファ部は、上記ホロー放電部に連通するように、上記凹部の開口側に相対的に大きい内径で筒状に形成されていることが好ましい。
【００１５】
この構成によると、ホロー放電部が筒状に形成されているため、ホロー放電部が溝状等に形成されている場合に比べて、ホロー放電部でのホロー放電によって原料ガス中の電子密度がより高められ、原料ガスの解離率がより高められる。そして、バッファ部が筒状に形成されていることにより、バッファ部が溝状等に形成されている場合に比べて、バッファ部での原料ガスの分散がより抑制されるため、原料ガス中のラジカル同士の反応頻度がさらに増加し、結晶成分の生成が良好に促進される。
【００１６】
さらに、上記原料ガスの圧力と上記ホロー放電部の内径との積の値は、０．２Ｐａ・ｍ以上且つ１．０Ｐａ・ｍ以下の範囲にあり、上記ホロー放電部の深さは、該ホロー放電部の内径の２倍以上且つ３倍以下の範囲にあることが好ましい。
【００１７】
仮に、原料ガスの圧力とホロー放電部の内径との積の値が０．２Ｐａ・ｍ未満又は１．０Ｐａ・ｍよりも大きい場合には、ホロー放電部にホロー放電が発生し難く、原料ガスのプラズマ状態における電子密度が高まり難い。また、仮に、ホロー放電部の深さがそのホロー放電部の内径の２倍未満である場合には、ホロー放電部の内部面積が比較的小さいため、このホロー放電部での原料ガスの解離率が比較的低い。一方、ホロー放電部の深さがそのホロー放電部の内径の３倍よりも大きい場合には、ホロー放電部の深さがそのホロー放電部の内径の３倍以下である場合に比べて、原料ガスの解離率が高まり難い。
【００１８】
これに対して、上記構成のように、原料ガスの圧力とホロー放電部の内径との積の値が０．２Ｐａ・ｍ以上且つ１．０Ｐａ・ｍ以下の範囲にあり、ホロー放電部の深さがそのホロー放電部の内径の２倍以上且つ３倍以下の範囲にある場合には、ホロー放電部でホロー放電が確実に発生して原料ガスのプラズマ状態における電子密度が良好に高められ、原料ガスの解離率が十分に高められる。
【００１９】
上記バッファ部の深さは、該バッファ部の内径の２倍以上且つ３倍以下の範囲にあることが好ましい。
【００２０】
仮に、バッファ部の深さがそのバッファ部の内径の２倍未満である場合には、バッファ部内で原料ガスが広がる領域（内径）に対して原料ガスの拡散が抑制される距離（深さ）が比較的短いため、原料ガスの反応が十分に促進され難い。一方、バッファ部の深さがそのバッファ部の内径の３倍よりも大きい場合には、バッファ部の深さがそのバッファ部の内径の３倍以下である場合に比べて、原料ガスの反応が促進され難い。
【００２１】
これに対して、上記構成にように、バッファ部の深さがそのバッファ部の内径の２倍以上且つ３倍以下の範囲にある場合には、バッファ部において原料ガスの反応が十分に促進される。
【００２２】
第１電極は、カソード電極であり、第２電極は、アノード電極であってもよい。
【００２３】
この構成によっても、カソード電極でのホロー放電であるホローカソード放電がホロー放電部で発生することにより、ホロー放電部内及びその開口付近でプラズマ状態の原料ガス中の電子密度が高められて原料ガス中に高密度のラジカルが生成され、バッファ部において原料ガス中のラジカル同士の反応頻度が増加して結晶成分の生成が促進されて、本発明の作用効果が具体的に奏される。
【００２４】
上記第１電極と上記第２電極との間に上記第２基板に接触させた状態で上記被処理基板を保持する基板保持手段を有していてもよい。
【００２５】
この構成によると、本発明の作用効果が奏されて結晶性の良好な半導体膜を被処理基板に成膜することが可能である。
【００２６】
また、上記第２電極を介して上記第１電極に対向するように上記被処理基板を保持する基板保持手段を有し、上記第２電極には、上記基板保持手段によって保持された被処理基板側に上記原料ガスを流すための貫通孔が形成されていてもよい。
【００２７】
この構成によっても、本発明の作用効果が奏されて結晶性の良好な半導体膜を被処理基板に成膜することが可能である。そして、第１電極と第２電極との間で第２基板上に被処理基板を保持した状態において被処理基板に半導体膜を成膜する場合には、プラズマ状態の原料ガス中のイオンが被処理基板の表面に形成される第２電極のシース部で加速され、被処理基板の成膜表面がイオン衝撃によるダメージを受けるのに対して、上記構成によると、被処理基板の表面にシース部が形成されないので、被処理基板の成膜表面へのイオン衝撃が抑制され、高品質な半導体膜を成膜することが可能になる。
【００２８】
上記貫通孔は、上記原料ガスのプラズマ状態における電子密度を高めるように構成されたホロー放電部を有していることが好ましい。
【００２９】
この構成によると、第１電極と第２電極との間に電圧を印加したときに、貫通孔のホロー放電部でホロー放電が発生することにより、貫通孔のホロー放電部内及びその開口付近において、原料ガスのプラズマ状態における電子密度が高くなり、未反応の原料ガス（気体分子）の解離が促進されてラジカルがさらに生成されるため、被処理基板への成膜速度が高められる。
【００３０】
上記貫通孔のホロー放電部は筒状に形成され、上記原料ガスの圧力と貫通孔のホロー放電部の内径との積の値は、０．２Ｐａ・ｍ以上且つ１．０Ｐａ・ｍ以下の範囲にあり、上記貫通孔のホロー放電部の長さは、該ホロー放電部の内径の２倍以上且つ３倍以下の範囲にあることが好ましい。
【００３１】
仮に、原料ガスの圧力と貫通孔のホロー放電部の内径との積の値が０．２Ｐａ・ｍ未満又は１．０Ｐａ・ｍよりも大きい場合には、貫通孔のホロー放電部にホロー放電が発生し難く、原料ガスのプラズマ状態における電子密度が高まり難い。また、仮に、貫通孔のホロー放電部の長さがそのホロー放電部の内径の２倍未満である場合には、原料ガスの解離率が比較的低くなる。一方、貫通孔のホロー放電部の長さがそのホロー放電部の内径の３倍よりも大きい場合には、貫通孔のホロー放電部の深さがそのホロー放電部の内径の３倍以下である場合に比べて、原料ガスの解離率が高まり難い。
【００３２】
これに対して、上記構成のように、原料ガスの圧力と貫通孔のホロー放電部の内径との積の値が０．２Ｐａ・ｍ以上且つ１．０Ｐａ・ｍ以下の範囲にあり、貫通孔のホロー放電部の長さがそのホロー放電部の内径の２倍以上且つ３倍以下の範囲にある場合には、貫通孔のホロー放電部でホロー放電が確実に発生して原料ガスのプラズマ状態における電子密度が良好に高められ、原料ガスの解離率が十分に高められる。
【００３３】
さらに、上記貫通孔は、該貫通孔のホロー放電部における上記第１電極側及び該第１電極とは反対側の少なくとも一方に上記原料ガスの反応を促進させるためのバッファ部を有していることが好ましい。
【００３４】
この構成によると、貫通孔がホロー放電部の第１電極側にバッファ部を有する場合には、そのバッファ部において、ホロー放電部の第１電極側の開口付近で生成されたラジカル同士の反応頻度が増加し、結晶成分の生成がより促進される。また、貫通孔がホロー放電部の第１電極とは反対側にバッファ部を有する場合には、そのバッファ部において、原料ガスの分散が抑制され、ホロー放電部を介して生成されたラジカル同士の反応頻度が増加し、結晶成分の生成がより促進される。したがって、成膜される半導体膜の結晶性がさらに高められる。
【００３５】
そして、上記貫通孔は、該貫通孔のホロー放電部における上記第１電極側及び該第１電極とは反対側に上記バッファ部を有していることが好ましい。
【００３６】
この構成によると、ホロー放電部における第１電極側及びその第１電極とは反対側の双方にバッファ部を有していることにより、原料ガス（気体分子）の解離によって生成されたラジカル同士の反応頻度が可及的に増加するため、成膜される半導体膜の結晶性がより一層高められる。
【発明の効果】
【００３７】
本発明によれば、第１電極に設けられた凹部が、ガス導入口から導入された原料ガスのプラズマ状態における電子密度を高めるように構成されたホロー放電部と、そのホロー放電部で解離させた原料ガスの反応を促進させて処理室の内部に供給するためのバッファ部とを有しているので、結晶性の良好な半導体膜を成膜できる。
【図面の簡単な説明】
【００３８】
【図１】実施形態１のプラズマＣＶＤ装置を概略的に示す断面図である。
【図２】実施形態１のプラズマ放電発生部を概略的に示す斜視図である。
【図３】実施形態１のカソード電極の一部を概略的に示す平面図である。
【図４】実施形態１のカソード電極の一部を概略的に示す断面図である。
【図５】比較例１のカソード電極の一部を概略的に示す平面図である。
【図６】比較例１のカソード電極の一部を概略的に示す断面図である。
【図７】比較例２のカソード電極の一部を概略的に示す平面図である。
【図８】比較例２のカソード電極の一部を概略的に示す断面図である。
【図９】実施例のプラズマＣＶＤ装置で成膜した各シリコン膜の成分比率を示すグラフ図である。
【図１０】比較例１のプラズマＣＶＤ装置で成膜した各シリコン膜の成分比率を示すグラフ図である。
【図１１】比較例２のプラズマＣＶＤ装置で成膜した各シリコン膜の成分比率を示すグラフ図である。
【図１２】実施例及び比較例１，２のプラズマＣＶＤ装置で成膜した各シリコン膜のＳｉ−Ｈ２結合に対するＳｉ−Ｈ結合の比率を示すグラフ図である。
【図１３】実施例及び比較例１，２のプラズマＣＶＤ装置で成膜した各シリコン膜の体積抵抗率を示すグラフ図である。
【図１４】実施形態２のプラズマＣＶＤ装置を概略的に示す断面図である。
【図１５】実施形態２のプラズマ放電発生部を概略的に示す斜視図である。
【図１６】実施形態２のアノード電極の一部を概略的に示す断面図である。
【図１７】実施形態３のプラズマＣＶＤ装置のアノード電極の一部を概略的に示す断面図である。
【図１８】その他の実施形態のプラズマＣＶＤ装置のアノード電極の一部を概略的に示す断面図である。
【図１９】その他の実施形態のプラズマＣＶＤ装置のアノード電極の一部を概略的に示す断面図である。
【発明を実施するための形態】
【００３９】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の各実施形態に限定されるものではない。
【００４０】
《発明の実施形態１》
図１〜図４は、本発明に係る成膜装置の実施形態１を示している。図１は、本実施形態のプラズマＣＶＤ装置１を概略的に示す断面図である。図２は、プラズマＣＶＤ装置１のプラズマ放電発生部２０を概略的に示す斜視図である。図３は、プラズマ放電発生部２０のカソード電極２１の一部を概略的に示す平面図である。図４は、カソード電極２１の一部を概略的に示す断面図である。
【００４１】
本実施形態の成膜装置であるプラズマＣＶＤ（Chemical Vapor Deposition）装置１は、図１に示すように、ガラス基板等の被処理基板５が内部に配置される処理室１０と、処理室１０の内部に設けられたプラズマ放電発生部２０とを備え、被処理基板５にプラズマ処理を施して薄膜を成膜するように構成されている。
【００４２】
プラズマ放電発生部２０は、図１及び図２に示すように、処理室１０内で上下方向に互いに対向するように配置された第１電極であるカソード電極２１と第２電極であるアノード電極２５とからなる板状の一対の電極を有している。このプラズマ放電発生部２０は、カソード電極２１とアノード電極２５との間に電圧が印加されることにより、発生した電界の絶縁破壊によってグロー放電現象として成膜用の原料ガス（以下、単にガスという）のプラズマ状態を生じさせるように構成されている。
【００４３】
アノード電極２５は、図１に示すように、処理室１０内で上壁部に固定された基板保持手段である基板ホルダー１１内に設けられている。この基板ホルダー１１は、アノード電極２５の下側表面に被処理基板５を装着するように保持することで、その被処理基板５をカソード電極２１とアノード電極２５との間に保持するように構成されている。また、この基板ホルダー１１は、被処理基板５を加熱するヒーター（図示省略）が背面側（図中上側）に設けられており、成膜処理を行う際には被処理基板５を加熱するように構成されている。
【００４４】
カソード電極２１は、アノード電極２５の下方に配置されており、処理室１０内に設けられたチャンバ状のガス滞留部１６上に板状の誘電体部１７を介して設けられている。誘電体部１７は、酸化アルミニウム等によって構成され、カソード電極２１とガス滞留部１６とを電気的に分離するために設けられている。
【００４５】
カソード電極２１には、図２及び図３に示すように、千鳥状に配置された複数の凹部２２がアノード電極２５側に設けられている。これら各凹部２２は、図３に示すように、平面視で円形に形成され、カソード電極２１を厚さ方向に貫通するガス導入口２３が底部にそれぞれ形成されている。これら各ガス導入口２３は、図１に示すように、カソード電極２１と共に誘電体部１７を貫通し、各凹部２２内とガス滞留部１６とを連通するように形成されている。
【００４６】
そして、各凹部２２は、図４に示すように、ガス導入口２３から導入されたガスのプラズマ状態における電子密度を高めるように構成されたホロー放電部２２ｈと、そのホロー放電部２２ｈで解離させたガスの反応を促進させて処理室１０内に供給するためのバッファ部２２ｂとを有している。
【００４７】
各ホロー放電部２２ｈは、各凹部２２の底側に相対的に小さい内径で筒状に形成され、ガス導入口２３の上側開口部分から各凹部２２の開口側に向かって拡径する凹面状の底部２２ｔを介してガス導入口２３と連通している。これら各ホロー放電部２２ｈは、カソード電極２１とアノード電極２５との間に電圧を印加したときに、カソード電極２１でのホロー放電であるホローカソード放電が発生するように構成され、そのことにより各ホロー放電部２２ｈ内及びそれら開口付近でガスのプラズマ状態における電子密度を高めるようになっている。各ホロー放電部２２ｈの内径ａ１及び深さｂ１は、処理室１０内に導入されるガスの圧力によって規定されている。
【００４８】
仮に、導入されるガスの圧力と各ホロー放電部２２ｈの内径ａ１との積の値が０．２Ｐａ・ｍ未満又は１．０Ｐａ・ｍよりも大きい場合には、各ホロー放電部２２ｈにホローカソード放電が発生し難く、ガスのプラズマ状態における電子密度が高まり難い。また、仮に、各ホロー放電部２２ｈの深さｂ１がそれら各ホロー放電部２２ｈの内径ａ１の２倍未満である場合には、各ホロー放電部２２ｈの内部面積が比較的小さいため、ガスの解離率が比較的低い。一方、各ホロー放電部２２ｈの深さｂ１がそれら各ホロー放電部２２ｈの内径ａ１の３倍よりも大きい場合には、各ホロー放電部２２ｈの深さｂ１がそれら各ホロー放電部２２ｈの内径ａ１の３倍以下である場合に比べて、ガスの解離率が高まり難い。
【００４９】
このことから、各ホロー放電部２２ｈは、導入されるガスの圧力とその内径ａ１との積の値が０．２Ｐａ・ｍ以上且つ１．０Ｐａ・ｍ以下の範囲にあり、その深さｂ１が内径ａ１の２倍以上且つ３倍以下の範囲にあるように形成されている。
【００５０】
各バッファ部２２ｂは、ホロー放電部２２ｈに連通するように各凹部２２の開口側にホロー放電部２２ｈに対して相対的に大きい内径で筒状に形成され、各ホロー放電部２２ｈの上側開口部分から各凹部２２の開口側に向かって拡径した後に同径で延びるように形成されている。これら各バッファ部２２ｂの深さｂ２は、各バッファ部２２ｂの同径部分の内径ａ２の大きさによって規定されている。
【００５１】
仮に、各バッファ部２２ｂの深さｂ２がそれら各バッファ部２２ｂの内径ａ２の２倍未満である場合には、それら各バッファ部２２ｂ内でガスが広がる領域（内径ａ２）に対してガスの拡散が抑制される距離（深さｂ２）が比較的短いため、ガスの反応が十分に促進され難い。一方、各バッファ部２２ｂの深さｂ２がそれら各バッファ部２２ｂの内径ａ２の３倍よりも大きい場合には、各バッファ部２２ｂの深さｂ２がそれら各バッファ部２２ｂの内径ａ２の３倍以下である場合に比べて、ガスの反応が促進され難い。
【００５２】
このことから、各バッファ部２２ｂは、その深さｂ２が内径ａ２の２倍以上且つ３倍以下の範囲にあるように形成されている。
【００５３】
また、処理室１０の外部には、図１に示すように、プラズマ放電発生部２０に電力を供給する高周波電源１２と、ガスを処理室１０内に供給するガス供給部１３と、処理室１０内のガスを排出するガス排出部１４とが設けられている。
【００５４】
高周波電源１２は、周波数が１３．５６ＭＨz等の高周波電圧を発生するように構成されており、カソード電極２１に接続されている。一方、アノード電極２５は接地されている。尚、高周波電源１２は、例えば４０ＭＨｚや１００ＭＨｚ或いはそれよりも高い高周波電圧を発生するように構成されていてもよい。
【００５５】
ガス供給部１３は、ガスボンベ等により構成されており、ガス供給管１８を介してガス滞留部１６に接続されている。ガス排出部１４としては、例えばメカニカルブースターポンプやロータリーポンプ等が用いられる。そして、プラズマＣＶＤ装置１は、例えば１０〜３０００Ｐａ程度の圧力となるようにガスを処理室１０内に導入可能に構成され、ガスを、ガス供給部１３から一旦ガス滞留部１６に供給した後、各ガス導入口２３及び凹部２２を介してカソード電極２１とアノード電極２５との間の空間へ供給するようになっている。
【００５６】
−成膜方法−
次に、上記プラズマＣＶＤ装置１を用いて被処理基板５に成膜を行う方法について説明する。本実施形態では、微結晶シリコン膜を成膜する場合を例に挙げて説明する。
【００５７】
まず、搬送ロボット等を用いて、被処理基板５を処理室１０内に搬入し、基板ホルダー１１に保持させてアノード電極２５表面に装着する。次に、ガス排出部１４を駆動させることにより、処理室１０の内部を減圧する。その後、ガス排出部１４を駆動させた状態でガス供給部１３を駆動させることによりガスを処理室１０内に導入する。ガスには、例えばモノシランガス（ＳｉＨ４）及び水素ガス（Ｈ２）が用いられる。このガスは、図１中の矢印６で示すように、ガス供給部１３から一旦ガス滞留部１６に供給された後に、各ガス導入口２３から各凹部２２を介して処理室１０内に導入される。そして、ガスの導入と共に高周波電源１２を駆動させてカソード電極２１とアノード電極２５との間に高周波電圧を印加することにより、発生した電界の絶縁破壊によってグロー放電現象としてガスのプラズマ状態７を生じさせる。
【００５８】
このとき、カソード電極２１では、各凹部２２のホロー放電部２２ｈでホローカソード放電が発生し、各ホロー放電部２２ｈ内及びそれら開口付近において、プラズマ状態のガス７中の電子密度が高められる。そのことにより、ガス（気体分子）７の解離が促進されて高密度のラジカルが生成される。そして、各バッファ部２２ｂにおいて、各ホロー放電部２２ｈで生成された高密度のラジカルを含むガス７の分散が抑制されることにより、ガス７中のラジカル同士の反応頻度が増加し、結晶成分の生成が促進される。ここで、図１中の矢印８は、結晶成分を含むガス７の流れを示している。このように生成されたラジカルや結晶成分を含むガス７が被処理基板５にまで流れて被処理基板５がガス７に晒されることにより、その基板表面に未反応のラジカルや結晶成分が堆積して微結晶シリコン膜が成膜される。
【００５９】
被処理基板５への成膜を終えた後には、高周波電源１２及びガス供給部１３の駆動をそれぞれ停止し、ガス排出部１４を引き続き駆動させるにより処理室１０内のガスを排出する。そして、搬送ロボット等を用いて、成膜処理された被処理基板５を基板ホルダー１１から取外して処理室１０の外部に搬出する。以上により、被処理基板５への成膜処理が完了する。
【００６０】
−実施例−
次に、本実施形態のプラズマＣＶＤ装置１を用いて実際に微結晶シリコン膜の成膜処理を行った実施例について説明する。
【００６１】
本実施例のプラズマＣＶＤ装置１は、カソード電極２１の厚さが１５．０ｍｍである。各凹部２２は、２．９ｍｍのピッチで隣り合うように設けられている。これら各凹部２２において、ホロー放電部２２ｈは内径ａ１が１．２ｍｍ且つ深さｂ１が２．５ｍｍに形成され、バッファ部２２ｂは内径ａ２が２．２ｍｍ且つ深さｂ２が６．０ｍｍに形成されている。各ガス導入口２３は、内径が０．５ｍｍ且つ長さが６．５ｍｍに形成されている。また、高周波電源１２としては周波数が４０ＭＨｚの電源を用いて、プラズマ放電発生部２０にパルス放電を生じさせて成膜処理を行った。被処理基板５にはガラス基板を適用した。
【００６２】
本実施例の成膜処理においては、処理室１０内の温度を２５０℃に維持しながら、モノシランガス及び水素ガスを７４０Ｐａの圧力となるように処理室１０内に導入して、ガラス基板５にシリコン膜を成膜した。そして、本実施例では、モノシランガスの流量と水素ガスの流量との比率を変えて、モノシランガスと水素ガスとが異なる比率の各ガスでシリコン膜をそれぞれ成膜した。具体的には、水素ガスの流量を３００ｓｃｃｍ（standard cubic centimeter per mitute）に一定にしてモノシランガスの流量を変化させることにより、これらガスの比率を、「Ｒ＝水素ガスの流量／モノシランガスの流量」で導かれるＲが２５０，２２７，２０８，１９２，１７８，１５６，１４７の値をとるように変えた。ここで、「ｓｃｃｍ」とは、０℃において毎分流れる立方センチメートル単位の流量である。
【００６３】
また、比較例として、カソード電極１００の各凹部１０１にバッファ部を有していない比較例１のプラズマＣＶＤ装置、及びカソード電極２００に各凹部を有していない比較例２のプラズマＣＶＤ装置をそれぞれ用いて、実施例と同様にガラス基板５にシリコン膜の成膜処理を行った。これら比較例１，２のプラズマＣＶＤ装置は、カソード電極以外の構成は実施例のプラズマＣＶＤ装置１と同様である。これら比較例１，２のプラズマＣＶＤ装置におけるカソード電極１００，２００を図５〜図８に示す。
【００６４】
比較例１のプラズマＣＶＤ装置は、カソード電極１００の厚さが９．５ｍｍである。カソード電極１００には、図５及び図６に示すように、千鳥状に配置された複数の凹部１０１がカソード電極１００のアノード電極側に設けられ、これら各凹部１０１の底部にカソード電極１００を貫通するガス導入口１０２が形成されている。各凹部１０１は、１．９ｍｍのピッチで隣り合うように設けられ、底部１０１ｔ及びホロー放電部１０１ｈで構成されている。これら底部１０１ｔ及びホロー放電部１０１ｈは、実施例のカソード電極２１の底部２２ｔ及びホロー放電部２２ｈと同様に形成され、ホロー放電部１０１ｈは底部１０１ｔを介してガス導入口１０２に連通している。各ホロー放電部１０１ｈは、内径ｘが１．２ｍｍであり、長さｙが２．５ｍｍである。各ガス導入口１０２は、内径が０．５ｍｍ且つ長さが６．５ｍｍに形成されている。この比較例１のプラズマＣＶＤ装置については、モノシランガスと水素ガスとの比率を上記Ｒが２５０，２０８，１７８，１５６の値をとるように変え、各比率のガスでシリコン膜をそれぞれ成膜した。
【００６５】
比較例２のプラズマＣＶＤ装置も、カソード電極２００の厚さが９．５ｍｍである。カソード電極２００には、図７及び図８に示すように、カソード電極２００を貫通する複数のガス導入口２０１が千鳥状に設けられている。各ガス導入口２０１は、１．９ｍｍのピッチで隣り合うように設けられ、内径が０．５ｍｍに形成されている。この比較例２のプラズマＣＶＤ装置については、モノシランガスと水素ガスとの比率を上記Ｒが２５０，２０８，１７８の値をとるように変え、各比率のガスでシリコン膜をそれぞれ成膜した。
【００６６】
そして、これら実施例及び比較例１，２のプラズマＣＶＤ装置を用いてガラス基板に成膜した各シリコン膜について、成分分析、シリコンネットワークの形成状態の分析、及び体積抵抗率の測定を行い、それら各シリコン膜の結晶性を評価した。
【００６７】
＜成分分析＞
ラマン分光法による測定で得られるスペクトル波形をピーク分離して、各シリコン膜におけるアモルファス成分、ナノクラスター成分、ナノクリスタル成分、及びマイクロクリスタル成分の比率をこれら各成分の波形面積比から求めた。
【００６８】
各シリコン膜の成分比率を図９〜図１１に示す。図９〜図１１は、各シリコン膜の成分比率を縦軸、モノシランガスと水素ガスとの比率（Ｒ）を横軸にそれぞれ示している。図９は、実施例のプラズマＣＶＤ装置１を用いて成膜したシリコン膜の成分比率を示すグラフ図である。図１０は、比較例１のプラズマＣＶＤ装置を用いて成膜したシリコン膜の成分比率を示すグラフ図である。図１１は、比較例２のプラズマＣＶＤ装置を用いて成膜したシリコン膜の成分比率を示すグラフ図である。
【００６９】
比較例１のプラズマＣＶＤ装置で成膜した各シリコン膜については、図１０に示すように、マイクロクリスタル成分がいずれも３５％を下回っている。また、比較例２のプラズマＣＶＤ装置で成膜したシリコン膜については、図１１に示すように、上記Ｒが２５０の値をとるシリコン膜のマイクロクリスタル成分が４０％を越えるものの、その他の上記Ｒが２０８，１７８の値をとる各シリコン膜のマイクロクリスタル成分が４０％を下回っている。
【００７０】
これに対して、実施例のプラズマＣＶＤ装置１で成膜したシリコン膜については、図９に示すように、上記Ｒが１７８，１５６，１４７の値をとる各シリコン膜のマイクロクリスタル成分が４０％を下回るものの、上記Ｒが２５０，２２７，２０８，１９２の値をとる各シリコン膜のマイクロクリスタル成分がいずれも４０％を越えている。このことから、実施例のプラズマＣＶＤ装置１によると、比較例１，２のプラズマＣＶＤ装置を用いてシリコン膜を成膜する場合に比べて、モノシランガスと水素ガスとの比率（Ｒ）の広い範囲に亘ってマイクロクリスタル成分が多い微結晶シリコン膜を成膜できることがわかった。
【００７１】
＜シリコンネットワークの形成状態の分析＞
ラマン分光法による測定で得られるスペクトル波形をピーク分離して、各シリコン膜におけるＳｉ−Ｈ結合とＳｉ−Ｈ２結合との比率を波形面積比から求めた。この波形面積比の算出には、Ｓｉ−Ｈ結合の波形面積にラマンシフトのピークが２０００ｃｍ−１近傍の波形面積、Ｓｉ−Ｈ２結合の波形面積にラマンシフトのピークが２１００ｃｍ−１近傍の波形面積をそれぞれ用いた。
【００７２】
このシリコンネットワーク形成状態の分析は、実施例のプラズマＣＶＤ装置１で成膜したシリコン膜について上記Ｒが１５６、１７８、２０８、２５０の値をとる各シリコン膜に行った。また、比較例１のプラズマＣＶＤ装置で成膜したシリコン膜については上記Ｒが１７８、２０８、２５０の値をとる各シリコン膜、比較例２のプラズマＣＶＤ装置で成膜したシリコン膜については全てのシリコン膜に分析をそれぞれ行った。
【００７３】
各シリコン膜におけるＳｉ−Ｈ結合とＳｉ−Ｈ２結合との比率を図１２に示す。図１２は、Ｓｉ−Ｈ結合とＳｉ−Ｈ２結合との比率を「Ｓｉ−Ｈ結合／Ｓｉ−Ｈ２結合」として縦軸に示し、実施例及び比較例１，２の各プラズマＣＶＤ装置で成膜したシリコン膜についてのＳｉ−Ｈ結合とＳｉ−Ｈ２結合との比率を横軸方向に順に並べるように図示したグラフ図である。
【００７４】
図１２に示すように、実施例のプラズマＣＶＤ装置１で成膜したシリコン膜は、上記Ｒが１７８の値をとるシリコン膜について、比較例２のプラズマＣＶＤ装置で成膜したシリコン膜よりもＳｉ−Ｈ２結合に対するＳｉ−Ｈ結合の比率が若干低くなっているものの、その他の上記Ｒが２０８、２５０の値をとる各シリコン膜については比較例１，２のプラズマＣＶＤ装置で成膜した各シリコン膜よりもＳｉ−Ｈ２結合に対するＳｉ−Ｈ結合の比率が高くなっている、すなわちシリコンの４つの結合手のうち３つが他のシリコンと結合している比率が高くなっている。このことから、実施例のプラズマＣＶＤ装置１によると、比較例１，２のプラズマＣＶＤ装置を用いてシリコン膜を成膜する場合に比べて、モノシランガスと水素ガスとの比率（Ｒ）の広い範囲に亘ってシリコン同士の結合が多い微結晶シリコン膜を成膜できることがわかった。
【００７５】
＜体積抵抗率の測定＞
各シリコン膜の体積抵抗率を高抵抗率計でそれぞれ測定した。この体積抵抗率の測定は、実施例のプラズマＣＶＤ装置１で成膜したシリコン膜について上記Ｒが１４７、１５６、１７８、１９２、２０８、２５０の値をとる各シリコン膜に行った。また、比較例１のプラズマＣＶＤ装置で成膜したシリコン膜については上記Ｒが１７８、２０８、２５０の値をとる各シリコン膜、比較例２のプラズマＣＶＤ装置で成膜したシリコン膜については全てのシリコン膜に測定をそれぞれ行った。
【００７６】
各シリコン膜の体積抵抗率を図１３に示す。図１３は、各シリコン膜の体積抵抗率を縦軸に示し、実施例及び比較例１，２の各プラズマＣＶＤ装置で成膜したシリコン膜についての体積抵抗率を横軸方向に順に並べるように図示したグラフ図である。
【００７７】
図１３に示すように、比較例１のプラズマＣＶＤ装置で成膜した各シリコン膜は体積抵抗率がいずれも１．０×１０６Ω・ｃｍよりも大きくなっており、また比較例２のプラズマＣＶＤ装置で成膜した各シリコン膜は体積抵抗率がいずれも１．０×１０７Ω・ｃｍよりも大きくなっている。これに対して、実施例のプラズマＣＶＤ装置１で成膜したシリコン膜は、上記Ｒが１７８、１９２、２０８、２５０の値をとる各シリコン膜の体積抵抗率が１．０×１０６Ω・ｃｍよりも小さくなっており、同じ上記Ｒの値をとる比較例１，２の各シリコン膜に比べて体積抵抗率が低く、特に比較例２のプラズマＣＶＤ装置で成膜したシリコン膜に対して体積抵抗率が著しく低くなっている。このことから、実施例のプラズマＣＶＤ装置１によると、比較例１，２のプラズマＣＶＤ装置を用いてシリコン膜を成膜する場合に比べて、体積抵抗率が低い微結晶シリコン膜を成膜できることがわかった。
【００７８】
以上のことから、実施例のプラズマＣＶＤ装置１によると、モノシランガスと水素ガスとの比率（Ｒ）の広い範囲に亘ってマイクロクリスタル成分を多く含み且つシリコン同士の結合が多く体積抵抗率が低い結晶性の良好な微結晶シリコン膜を成膜できる有利な効果を奏することがわかった。
【００７９】
−実施形態１の効果−
したがって、この実施形態１によると、カソード電極２１にガス導入口２３を内部に有する複数の凹部２２が設けられ、それら各凹部２２が、ガス導入口２３から導入されたガスのプラズマ状態における電子密度を高めるように構成されたホロー放電部２２ｈと、そのホロー放電部２２ｈで解離させたガスの反応を促進させて処理室１０の内部に供給するためのバッファ部２２ｂとを有していることにより、カソード電極２１とアノード電極２５との間に電圧を印加したときに、各凹部２２のホロー放電部２２ｈでホローカソード放電が発生し、各ホロー放電部２２ｈ内及びそれら開口付近において、プラズマ状態のガス中の電子密度が高められるため、ガス（気体分子）の解離が促進されて高密度のラジカルが生成される。そして、各バッファ部２２ｂにおいて、ガスの分散が抑制されることにより、ホロー放電部２２ｈで生成されたガス中のラジカル同士の反応頻度が増加し、結晶成分の生成を促進できる。したがって、結晶性の良好な半導体膜を被処理基板に成膜できる。
【００８０】
さらに、各ホロー放電部２２ｈが筒状に形成されているため、各ホロー放電部が溝状等に形成されている場合に比べて、各ホロー放電部２２ｈでのホロー放電によってガス中の電子密度をより高めることができ、ガスの解離率をより高めることができる。そして、各バッファ部２２ｂが筒状に形成されていることにより、各バッファ部が溝状等に形成されている場合に比べて、各バッファ部２２ｈでのガスの分散をより抑制できるため、ガス中のラジカル同士の反応頻度をさらに増加させることができ、結晶成分の生成を良好に促進できる。
【００８１】
そして、各ホロー放電部２２ｈは、導入されるガスの圧力とその内径ａ１との積の値が、０．２Ｐａ・ｍ以上且つ１．０Ｐａ・ｍ以下の範囲にあり、その深さｂ１が内径ａ１の２倍以上且つ３倍以下の範囲にあるように形成されているので、各ホロー放電部２２ｈでホローカソード放電が確実に発生してガスのプラズマ状態における電子密度を良好に高めることができ、ガスの解離率を十分に高めることができる。
【００８２】
また、各バッファ部２２ｂは、その深さｂ２が内径ａ２の２倍以上且つ３倍以下の範囲にあるので、それら各バッファ部２２ｂにおいてガスの反応を十分に促進できる。
【００８３】
《発明の実施形態２》
図１４〜図１６は、本発明に係る成膜装置の実施形態２を示している。尚、以降の各実施形態では、図１〜図４と同じ部分については同じ符号を付して、その詳細な説明を省略する。図１４は、本実施形態のプラズマＣＶＤ装置２を概略的に示す断面図である。図１５は、本実施形態のプラズマ放電発生部２０を概略的に示す斜視図である。図１６は、本実施形態のアノード電極２５の一部を概略的に示す断面図である。
【００８４】
上記実施形態１では、基板ホルダー１１によってカソード電極２１とアノード電極２５との間でアノード電極２５の表面に被処理基板５を装着した状態で成膜処理を行うプラズマＣＶＤ装置１について説明したが、本実施形態のプラズマＣＶＤ装置２は、アノード電極２５を介してカソード電極２１に対向するように処理室１０内に被処理基板５を保持した状態で成膜処理を行うように構成されている。
【００８５】
本実施形態のプラズマＣＶＤ装置２は、図１４に示すように、処理室１０及びプラズマ放電発生部２０を備え、実施形態１と同様に、高周波電源１２、ガス供給部１３、ガス排出部１４及びガス滞留部１６を有している。
【００８６】
処理室１０の内部には、基板保持手段である基板支持台３０が底部に設けられており、この基板支持台３０に被処理基板５が載置されて静電チャック等により保持されるように構成されている。この基板支持台３０は、被処理基板５を加熱するヒーター（図示省略）等が背面側（図中下側）に設けられており、成膜処理を行う際には被処理基板５を加熱するように構成されている。
【００８７】
プラズマ放電発生部２０は、図１４及び図１５に示すように、基板支持台３０に対向するように処理室１０の上壁側に設けられ、上記実施形態１と同様に、互いに対向するように設けられた板状のカソード電極２１及びアノード電極２５を有している。カソード電極２１はガス滞留部１６の下側に誘電体部１７を介して設けられ、アノード電極２５はカソード電極２１と基板支持台３０との間に配置するように設けられている。
【００８８】
カソード電極２１は、上記実施形態１と同様に形成されている。すなわち、カソード電極２１のアノード電極２５側には千鳥状に配置されて底部にガス導入口２３を有する複数の凹部２２が設けられ、これら各凹部２２は、ガス導入口２３から導入されたガスのプラズマ状態における電子密度を高めるように構成されたホロー放電部２２ｈと、そのホロー放電部２２ｈで解離させたガスの反応を促進させて処理室１０内に供給するためのバッファ部２２ｂとを有している。
【００８９】
アノード電極２５には、図１５に示すように、基板支持台３０側にガスを流すための千鳥状に配置された複数の貫通孔２６が形成されている。各貫通孔２６は、筒状に形成され、図１６に示すように同径で延びている。そして、これら各貫通孔２６は、カソード電極２１とアノード電極２５との間に電圧が印加されたときに、アノード電極２５でのホロー放電であるホローアノード放電を発生するように構成されたホロー放電部であり、各貫通孔２６内及びそれら開口付近でガスのプラズマ状態における電子密度を高めるようになっている。これら各貫通孔２６の内径ｃ及び長さｄは、処理室１０内に導入されるガスの圧力によって規定されている。
【００９０】
仮に、導入されるガスの圧力と各貫通孔２６の内径ｃとの積の値が０．２Ｐａ・ｍ未満又は１．０Ｐａ・ｍよりも大きい場合には、各貫通孔２６にホローアノード放電が発生し難く、ガスのプラズマ状態における電子密度が高まり難い。また、仮に、各貫通孔２６の長さｄがそれら各貫通孔２６の内径ｃの２倍未満である場合には、各貫通孔２６の内部面積が比較的小さいため、ガスの解離率が比較的低い。一方、各貫通孔２６の長さｄがそれら各貫通孔２６の内径ｃの３倍よりも大きい場合には、各貫通孔２６の長さｄがそれら各貫通孔２６の内径ｃの３倍以下である場合に比べて、ガスの解離率が高まり難い。
【００９１】
このことから、各貫通孔２６は、導入されるガスの圧力とその内径ｃとの積の値が０．２Ｐａ・ｍ以上且つ１．０Ｐａ・ｍ以下の範囲にあり、その長さｄが内径ｃの２倍以上且つ３倍以下の範囲にあるように形成されている。
【００９２】
−成膜方法−
次に、上記プラズマＣＶＤ装置２を用いて被処理基板５に成膜を行う方法について説明する。本実施形態においても、微結晶シリコン膜を成膜する場合を例に挙げて説明する。
【００９３】
まず、搬送ロボット等を用いて、被処理基板５を処理室１０内に搬入して基板支持台３０に載置して保持させる。次いで、上記実施形態１と同様に、処理室１０の内部を減圧した後、処理室１０内にモノシランガス（ＳｉＨ４）及び水素ガス（Ｈ２）を導入すると共にカソード電極２１とアノード電極２５との間に高周波電圧を印加することにより、ガスのプラズマ状態７を生じさせる。
【００９４】
このとき、カソード電極２１では、上記実施形態１と同様に、各凹部２２のホロー放電部２２ｈでホローカソード放電が発生し、各ホロー放電部２２ｈ内及びそれら開口付近において、プラズマ状態のガス７中の電子密度が高められる。そのことにより、ガス７の解離が促進されて高密度のラジカルが生成される。そして、各バッファ部２２ｂにおいて、各ホロー放電部２２ｈで生成された高密度のラジカルを含むガス７の分散が抑制されることにより、ガス７中のラジカル同士の反応頻度が増加し、結晶成分の生成が促進される。
【００９５】
さらに、アノード電極２５では、各貫通孔２６でホローアノード放電が発生し、各貫通孔２６内及びそれら開口付近においても、プラズマ状態のガス中の電子密度が高められる。そのことにより、未反応のガス７の解離が促進されてラジカルがさらに生成される。このように生成されたラジカルや結晶成分を含むガス７が被処理基板１にまで流れて被処理基板１がガス７に晒されることにより、その基板表面に未反応のラジカルや結晶成分が堆積して微結晶シリコン膜が成膜される。
【００９６】
被処理基板１への成膜を終えた後には、上記実施形態１と同様に、高周波電源１２及びガス供給部１３の駆動をそれぞれ停止し、処理室１０内のガスを排出した後、成膜処理された被処理基板５を処理室１０の外部に搬出する。以上により、被処理基板５への成膜処理が完了する。
【００９７】
−実施形態２の効果−
したがって、この実施形態２によっても、カソード電極２１にガス導入口２３を内部に有する複数の凹部２２が設けられ、それら各凹部２２がホロー放電部２２ｈ及びバッファ部２２ｂを有しているため、結晶性の良好な半導体膜を被処理基板５に成膜できる。
【００９８】
ところで、カソード電極２１とアノード電極２５との間でアノード電極２５上に被処理基板５を保持した状態において被処理基板５に半導体膜を成膜する場合には、プラズマ状態の原料ガス中のイオンが被処理基板５の表面に形成されるアノードシース部で加速され、被処理基板５の成膜表面がイオン衝撃によるダメージを受けやすい。これに対して、この実施形態２では、アノード電極２５を介してカソード電極２１に対向するように設けられた基板支持台３０で被処理基板５を保持するため、被処理基板５の表面にシース部が形成されない。そのことにより、被処理基板５の成膜表面へのイオン衝撃を抑制でき、高品質な半導体膜を成膜できる。
【００９９】
また、アノード電極２５に形成された各貫通孔２６がホローアノード放電が発生するように構成されており、これら各貫通孔２６は、導入されるガスの圧力とその内径ｃとの積の値が０．２Ｐａ・ｍ以上且つ１．０Ｐａ・ｍ以下の範囲にあり、その長さｄは内径ｃの２倍以上且つ３倍以下の範囲にあるように形成されている。そのことにより、カソード電極２１とアノード電極２５との間に電圧を印加したときに、各貫通孔２６でホローアノード放電が確実に発生し、各貫通孔２６内及びそれら開口付近において、ガスのプラズマ状態における電子密度が高くなり、未反応のガス（気体分子）の解離が十分に促進されてラジカルがさらに生成される。これにより、被処理基板５への成膜速度を高めることができる。
【０１００】
《発明の実施形態３》
図１７は、本発明に係る成膜装置の実施形態３を示している。図１７は、本実施形態のアノード電極２５の一部を概略的に示す断面図である。
【０１０１】
上記実施形態２では、アノード電極２５の貫通孔２６は、同径で延びるホロー放電部であるとしたが、本実施形態では、各貫通孔２６は、図１７に示すように、ホローアノード放電が発生するように構成されたホロー放電部２６ｈと、ホロー放電部２６ｈのカソード電極２１側及び基板支持台３０側に設けられてガスの反応を促進させるための一対のバッファ部２６ｂとで構成されている。
【０１０２】
本実施形態におけるプラズマＣＶＤ装置も、上記実施形態２と同様に、アノード電極２５の各貫通孔２５が筒状に形成されている。各ホロー放電部２６ｈは、各貫通孔２６の中央部分に相対的に小さい内径で筒状に形成されている。これら各ホロー放電部２６ｈは、上記実施形態２の貫通孔２６と同様に内径ｃ１及び長さｄ１が処理室１０内に導入されるガスの圧力によって規定され、ガスの圧力とその内径ｃ１との積の値が０．２Ｐａ・ｍ以上且つ１．０Ｐａ・ｍ以下の範囲にあり、その長さｄ１が内径ｃ１の２倍以上且つ３倍以下の範囲にあるように形成されている。
【０１０３】
各バッファ部２６ｂは、各貫通孔２６におけるホロー放電部２６ｈのカソード電極２１側及び基板支持台３０側にホロー放電部２６ｈに対して相対的に大きい内径で筒状に形成されている。これら各バッファ部２６ｂは、カソード電極２１の各凹部２２におけるバッファ部２２ｂと同形状に形成されている。そして、各バッファ部２６ｂは、カソード電極２１の各凹部２２におけるバッファ部２２ｂと同様に、その長さｄ２が、同径部分の内径ｃ２によって規定され、内径ｃ２の２倍以上且つ３倍以下の範囲にあるように形成されている。
【０１０４】
尚、本実施形態のプラズマＣＶＤ装置におけるアノード電極２５以外の構成については上記実施形態２のプラズマＣＶＤ装置２と同様である。また、本実施形態のプラズマＣＶＤ装置による成膜方法についても上記実施形態２のプラズマＣＶＤ装置２と同様である。
【０１０５】
−実施形態３の効果−
したがって、この実施形態３によっても、上記実施形態２と同様に、結晶性の良好な半導体膜を被処理基板５に成膜でき、且つ被処理基板５への成膜速度を高めることができる。
【０１０６】
そのことに加えて、貫通孔２６がホロー放電部２６ｈにおけるカソード電極２１側及び基板支持台３０側の双方にバッファ部２６ｂを有していることにより、成膜処理を行う際に、ホロー放電部２６ｈのカソード電極２１側のバッファ部２６ｂにおいて、ホロー放電部２６ｈのカソード電極２１側の開口付近で生成されたラジカル同士の反応頻度が増加し、結晶成分の生成をより促進できる。そして、ホロー放電部２６ｈの基板支持台３０側のバッファ部２６ｂにおいて、基板支持台３０側に流れるガスの分散が抑制され、ホロー放電部２６ｈを介して生成されたラジカル同士の反応頻度が増加し、結晶成分の生成をさらに促進できる。そのことにより、被処理基板５に成膜される半導体膜の結晶性をより一層高めることができる。
【０１０７】
《その他の実施形態》
上記実施形態１では、カソード電極２１がアノード電極２５の下方に配置され、基板ホルダー１１によってカソード電極２１とアノード電極２５との間でアノード電極２５の表面に被処理基板５が装着される構成について説明したが、本発明はこれに限られず、アノード電極２５がカソード電極２１の下方に配置され、そのアノード電極２５上に被処理基板５が保持されるように構成されていてもよい。この構成の場合には、例えば、ガス供給部１３が処理室１０の図１中上側に接続され、ガス排出部１４が処理室１０の図１中下側に接続されている。また、その他に、カソード電極２１とアノード電極２５とは、処理室１０幅方向（図１中左右方向）に対向するように配置されていてもよい。
【０１０８】
また、上記実施形態１では、各凹部２２のホロー放電部２２ｈは、ガスの圧力とその内径ａ１との積の値が０．２Ｐａ・ｍ以上且つ１．０Ｐａ・ｍ以下の範囲にあり、その深さｂ１が内径ａ１の２倍以上且つ３倍以下の範囲にあるように形成されているとしたが、本発明はこれに限られず、各ホロー放電部２２ｈは、ガスの圧力とその内径ａ１との積の値が０．２Ｐａ・ｍ未満又は１．０Ｐａ・ｍよりも大きくなるように形成されていてもよく、またその深さｂ１が内径ａ１の２倍未満又は３倍よりも大きくなるように形成されていてもよい。
【０１０９】
また、上記実施形態１では、バッファ部２２ｂはその深さｂ２が内径ａ２の２倍以上且つ３倍以下の範囲にあるように形成されているとしたが、本発明はこれに限られず、バッファ部２２ｂはその深さｂ２が内径ａ２の２倍未満又は３倍よりも大きくなるように形成されていてもよい。
【０１１０】
上記実施形態２では、アノード電極２５の各貫通孔２６は、ガスの圧力とその内径ｃとの積の値が０．２Ｐａ・ｍ以上且つ１．０Ｐａ・ｍ以下の範囲にあり、その長さｄが内径ｃの２倍以上且つ３倍以下の範囲にあるように形成されているとしたが、本発明はこれに限られず、各貫通孔２６は、ガスの圧力とその内径ｃとの積の値が０．２Ｐａ・ｍ未満又は１．０Ｐａ・ｍよりも大きくなるように形成されていてもよく、またその長さｄが内径ｃの２倍未満又は３倍よりも大きくなるように形成されていてもよい。また、各貫通孔２６は、ホローアノード放電が発生するように構成されていなくてもよい。
【０１１１】
また、上記実施形態２では、板状のアノード電極２５に基板支持台３０側にガスを流すための複数の貫通孔２６が形成されているとしたが、本発明はこれに限られず、アノード電極２５がメッシュ状に形成されてメッシュの隙間から基板支持台３０側にガスを流すように構成されていてもよい。
【０１１２】
上記実施形態３では、アノード電極２５の各貫通孔２６はホロー放電部２６ｈにおけるカソード電極２１及び基板支持台３０側の両側にバッファ部２６ｂを有するとしたが、本発明はこれに限られず、各貫通孔２６は、図１８に示すように、ホロー放電部２６ｈのカソード電極２１側のみにバッファ部２６ｂを有していてもよい。このように構成されていても、各バッファ部２６ｂにおいて、各ホロー放電部２６ｈのカソード電極２１側の開口付近で生成されたラジカル同士の反応頻度が増加し、結晶成分の生成をより促進できるため、成膜される半導体膜の結晶性をより高めることが可能になる。また、各貫通孔２６は、図１９に示すように、ホロー放電部２６ｈの基板支持台３０側のみにバッファ部２６ｂを有していてもよい。このように構成されていても、各バッファ部２６ｂにおいて、基板支持台３０側に流れるガスの分散が抑制され、結晶成分の生成をより促進できるため、成膜される半導体膜の結晶性をより高めることが可能になる。
【０１１３】
上記各実施形態では、カソード電極２１の複数の凹部２２は、千鳥状に配置され、平面視で円形にそれぞれ形成されているとしたが、本発明はこれに限られず、複数の凹部２２は、行列状等に配置されていてもよく、平面視で楕円や矩形等の他の形状にそれぞれ形成されていてもよく、溝状に延びるように形成されていてもよい。すなわち、各ホロー放電部２２ｈ及びバッファ部２２ｂについても矩形筒状等の他の形状に形成されていてもよい。
【０１１４】
また、上記実施形態２，３では、アノード電極２５の複数の貫通孔２６についても、千鳥状に配置され、筒状にそれぞれ形成されているとしたが、本発明はこれに限られず、複数の貫通孔２６も、行列状等に配置されていてもよく、矩形筒状等の他の形状にそれぞれ形成されていてもよく、スリット状に形成されていてもよい。上記実施形態３においては、各貫通孔２５のホロー放電部２６ｈ及びバッファ部２６ｂが矩形筒状等の他の形状に形成されていてもよい。
【０１１５】
上記各実施形態では、プラズマＣＶＤ装置１，２について、微結晶シリコン膜を成膜する場合を例に挙げて説明したが、本発明はこれに限られず、シリコンゲルマニウム（ＳｉＧｅ）膜やセレン化亜鉛（ＺｎＳｅ）膜等の他の半導体膜を成膜する成膜装置としても適用することが可能である。
【産業上の利用可能性】
【０１１６】
以上説明したように、本発明は、成膜装置について有用であり、特に、結晶性の良好な半導体膜を成膜することが要望される成膜装置に適している。
【符号の説明】
【０１１７】
１，２    プラズマＣＶＤ装置（成膜装置）
５    被処理基板
１０    処理室
１１    基板ホルダー（基板保持手段）
２１    カソード電極（第１電極）
２２    凹部
２２ｈ    ホロー放電部
２２ｂ    バッファ部
２３    ガス導入口
２５    アノード電極（第２電極）
２６    貫通孔
２６ｈ    ホロー放電部
２６ｂ    バッファ部
３０    基板支持台（基板保持手段）
【図１】
2010212277.tif 000003
【図２】
2010212277.tif 000004
【図３】
2010212277.tif 000005
【図４】
2010212277.tif 000006
【図５】
2010212277.tif 000007
【図６】
2010212277.tif 000008
【図７】
2010212277.tif 000009
【図８】
2010212277.tif 000010
【図９】
2010212277.tif 000011
【図１０】
2010212277.tif 000012
【図１１】
2010212277.tif 000013
【図１２】
2010212277.tif 000014
【図１３】
2010212277.tif 000015
【図１４】
2010212277.tif 000016
【図１５】
2010212277.tif 000017
【図１６】
2010212277.tif 000018
【図１７】
2010212277.tif 000019
【図１８】
2010212277.tif 000020
【図１９】
2010212277.tif 000021