(57)【要約】【課題】この発明は、カメラヘッド内における被制御部の数が増加しても、カメラヘッドとそれを制御するカメラコントロールユニットとを接続するカメラケーブルの信号ライン数を増加させることなくカメラヘッドを制御することができ、カメラヘッドの小型化を効果的に促進させることを可能とするヘッド分離型カメラ装置及びその制御方法を提供することを目的としている。【解決手段】カメラコントロールユニット（１２）は、カメラヘッド（１１）に含まれる複数の被制御デバイス（３０ａ〜３０ｆ）から所定の被制御デバイスを指定するための情報を含むシリアルデータ（ＳＩＤ）を出力し、カメラヘッド（１１）は、受信したシリアルデータ（ＳＩＤ）で指定される被制御デバイスを識別し、その識別した被制御デバイスにアクティブ状態の選択用信号（ＣＳ）を与える。【選択図】    図２
2010278899.tif 000002
【特許請求の範囲】
【請求項１】
カメラコントロールユニットからカメラヘッドにシリアルデータを供給する１本のラインを含むケーブルにより、前記カメラヘッドと前記カメラコントロールユニットとを接続するヘッド分離型カメラ装置であって、
前記カメラコントロールユニットは、前記カメラヘッドに含まれる複数の被制御デバイスから所定の被制御デバイスを指定するための情報を含むシリアルデータを出力し、
前記カメラヘッドは、受信したシリアルデータで指定される被制御デバイスを識別し、その識別した被制御デバイスにアクティブ状態の選択用信号を与えることを特徴とするヘッド分離型カメラ装置。
【請求項２】
前記ケーブルは、前記カメラコントロールユニットから前記カメラヘッドに選択用信号を供給する１本のラインを含み、
前記カメラコントロールユニットは、前記カメラヘッドにアクティブ状態の選択用信号を出力するとともに、前記カメラヘッドに含まれる複数の被制御デバイスから所定の被制御デバイスを指定するための情報を含むシリアルデータを出力し、
前記カメラヘッドは、アクティブ状態の選択用信号とともに受信したシリアルデータで指定される被制御デバイスを識別し、その識別した被制御デバイスにアクティブ状態の選択用信号を与える変換手段を備えていることを特徴とする請求項１記載のヘッド分離型カメラ装置。
【請求項３】
前記変換手段は、被制御デバイスの入出力レベルに対応した複数種類のレベルでアクティブ状態の選択用信号を出力可能なデジタルアナログコンバータであることを特徴とする請求項２記載のヘッド分離型カメラ装置。
【請求項４】
前記デジタルアナログコンバータは、予め設定された一定の直流レベルを、前記ケーブルを介して前記カメラコントロールユニットに出力し、
前記カメラコントロールユニットは、前記デジタルアナログコンバータから出力された直流レベルの低下量に基づいて、前記ケーブルの長さを測定することを特徴とする請求項３記載のヘッド分離型カメラ装置。
【請求項５】
前記ケーブルは、前記カメラコントロールユニットから前記カメラヘッドに選択用信号を供給する１本のラインを含み、
前記カメラコントロールユニットは、前記カメラヘッドに非アクティブ状態の選択用信号を出力するとともに、前記カメラヘッドに含まれる複数の被制御デバイスから所定の被制御デバイスを指定するための情報を含むシリアルデータを出力し、
前記カメラヘッドは、非アクティブ状態の選択用信号とともに受信したシリアルデータで指定される被制御デバイスを識別し、その識別した被制御デバイスに前記カメラコントロールユニットから出力されるアクティブ状態の選択用信号が供給されるように切り替える切替手段を備えていることを特徴とする請求項１記載のヘッド分離型カメラ装置。
【請求項６】
前記切替手段は、
前記複数の被制御デバイスにそれぞれ対応して設けられ、前記カメラコントロールユニットから出力されるアクティブ状態の選択用信号が被制御デバイスに供給されることを制御する複数のゲート手段と
非アクティブ状態の選択用信号とともに受信したシリアルデータに基づいて、当該シリアルデータで指定された被制御デバイスを識別し、その被制御デバイスに対応する前記ゲート手段を開状態に制御するデコード手段とを備えることを特徴とする請求項５記載のヘッド分離型カメラ装置。
【請求項７】
カメラコントロールユニットからカメラヘッドに各種のコマンドを供給する１本のラインを含むケーブルにより、前記カメラヘッドと前記カメラコントロールユニットとを接続するヘッド分離型カメラ装置であって、
前記カメラヘッドは、
前記カメラコントロールユニットから出力される各種のコマンドに対応したデータ列を格納する記憶手段と、
受信したコマンドに対応したデータ列を前記記憶手段から読み出し、その読み出したデータ列に基づいて被制御デバイスを識別し、その識別した被制御デバイスに所定の処理を行なわせる制御手段とを備えることを特徴とするヘッド分離型カメラ装置。
【請求項８】
１つのコマンドに対応して前記記憶手段に格納されたデータ列は、前記制御手段に複数の被制御デバイスを順次指定させて所定の処理を行なわせる複数のデータを含むことを特徴とする請求項７記載のヘッド分離型カメラ装置。
【請求項９】
前記ラインは、前記カメラコントロールユニットから出力されたデータを反転して前記カメラヘッドに伝送するとともに、前記カメラヘッドから出力されたデータを反転して前記カメラコントロールユニットに伝送する双方向伝送ラインであることを特徴とする請求項７記載のヘッド分離型カメラ装置。
【請求項１０】
前記カメラヘッド及び前記カメラコントロールユニットの少なくとも一方は、自己の出力したデータと前記ラインを伝送されるデータとが反転関係にないことにより、前記ライン上で自己の出力データと相手側の出力データとが競合したことを検出することを特徴とする請求項９記載のヘッド分離型カメラ装置。
【請求項１１】
カメラコントロールユニットからカメラヘッドにシリアルデータを供給する１本のラインを含むケーブルにより、前記カメラヘッドと前記カメラコントロールユニットとを接続するヘッド分離型カメラ装置の制御方法であって、
前記カメラコントロールユニットが、前記カメラヘッドに含まれる複数の被制御デバイスから所定の被制御デバイスを指定するための情報を含むシリアルデータを出力する工程と、
前記カメラヘッドが、受信したシリアルデータで指定される被制御デバイスを識別し、その識別した被制御デバイスにアクティブ状態の選択用信号を与える工程とを有することを特徴とするヘッド分離型カメラ装置の制御方法。
【請求項１２】
カメラコントロールユニットからカメラヘッドに各種のコマンドを供給する１本のラインを含むケーブルにより、前記カメラヘッドと前記カメラコントロールユニットとを接続するヘッド分離型カメラ装置の制御方法であって、
前記カメラヘッドが、
前記カメラコントロールユニットから出力される各種のコマンドに対応したデータ列を記憶手段に格納する工程と、
受信したコマンドに対応したデータ列を前記記憶手段から読み出し、その読み出したデータ列に基づいて被制御デバイスを識別し、その識別した被制御デバイスに所定の処理を行なわせる工程とを有することを特徴とするヘッド分離型カメラ装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、カメラヘッドとそれを制御するＣＣＵ（camera control unit）とが分離されたヘッド分離型カメラ装置及びその制御方法に関する。
【背景技術】
【０００２】
周知のように、首記の如きヘッド分離型カメラ装置は、例えばＣＭＯＳ（complementary metal-oxide semiconductor）センサ等の固体撮像素子を内蔵したカメラヘッドと、このカメラヘッドの固体撮像素子に対して駆動用制御信号を与えるとともに、固体撮像素子の出力に信号処理を施して映像信号を得るＣＣＵとがそれぞれ別体に構成されており、両者が複数の信号ラインを束ねたカメラケーブルを介して接続される構成となっている。
【０００３】
ところで、近年では、ヘッド分離型カメラ装置に対して、より一層の高機能化及び高性能化のための改良が施されるのに伴ない、カメラヘッドとＣＣＵとの間で伝送される信号の種類やビット数が格段に増加してきている。このため、カメラケーブルは、内包する信号ライン数が増大し太くなるとともに、カメラケーブルとカメラヘッドとを接続するためのコネクタも、その端子数が増加して大型化する傾向にある。
【０００４】
一般的に、ヘッド分離型カメラ装置は、人間が入ることのできない狭小領域の点検等を行なうことを目的として開発されているため、そのカメラヘッドを可能な限り小型化することが望まれている。このため、カメラケーブル自体が太くなったり、カメラケーブルと接続するためのコネクタが大型化したりすることは、カメラヘッドの小型化を阻害する要因となるため、避けなければならない重要な課題となっている。
【０００５】
特許文献１には、データ通信のための通信用端子を備えた３線式シリアルデータ転送方式のデータ通信機能内蔵半導体集積回路において、３線バスラインのいずれかの通信用端子とそれ以外の端子（基準電圧端子）とを共用することにより、半導体集積回路の端子数を削減するようにした技術が開示されている。
【０００６】
また、特許文献２には、カメラメイン部からカメラヘッド部へ複合同期信号とカメラヘッド部のコンテロール信号とを多重化して送り、カメラヘッド部からカメラメイン部へ複合同期信号とカメラヘッド部の状態信号と映像信号とを多重化して送る構成を採用することにより、カメラヘッド部とカメラメイン部との間のケーブルの本数を削減するようにした技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−２５４８２５号公報
【特許文献２】特開平１１−２５２４３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、この発明は上記事情を考慮してなされたもので、カメラヘッド内における被制御部の数が増加しても、カメラヘッドとそれを制御するカメラコントロールユニットとを接続するカメラケーブルの信号ライン数を増加させることなくカメラヘッドを制御することができ、カメラヘッドの小型化を効果的に促進させることを可能とするヘッド分離型カメラ装置及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係るヘッド分離型カメラ装置は、カメラコントロールユニットからカメラヘッドにシリアルデータを供給する１本のラインを含むケーブルにより、カメラヘッドとカメラコントロールユニットとを接続するものを対象としている。そして、カメラコントロールユニットは、カメラヘッドに含まれる複数の被制御デバイスから所定の被制御デバイスを指定するための情報を含むシリアルデータを出力し、カメラヘッドは、受信したシリアルデータで指定される被制御デバイスを識別し、その識別した被制御デバイスにアクティブ状態の選択用信号を与えるようにしたものである。
【００１０】
また、この発明に係るヘッド分離型カメラ装置の制御方法は、カメラコントロールユニットからカメラヘッドにシリアルデータを供給する１本のラインを含むケーブルにより、カメラヘッドとカメラコントロールユニットとを接続するヘッド分離型カメラ装置を制御する方法を対象としている。そして、カメラコントロールユニットが、カメラヘッドに含まれる複数の被制御デバイスから所定の被制御デバイスを指定するための情報を含むシリアルデータを出力する工程と、カメラヘッドが、受信したシリアルデータで指定される被制御デバイスを識別し、その識別した被制御デバイスにアクティブ状態の選択用信号を与える工程とを有するようにしたものである。
【発明の効果】
【００１１】
上記した発明によれば、カメラコントロールユニットがカメラヘッドにシリアルデータによって被制御デバイスの指定を行なうようにしたので、カメラヘッド内における被制御部の数が増加しても、カメラヘッドとそれを制御するカメラコントロールユニットとを接続するカメラケーブルの信号ライン数を増加させることなくカメラヘッドを制御することができ、カメラヘッドの小型化を効果的に促進させることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】この発明の実施の形態を示すもので、ヘッド分離型カメラの全体的な信号処理系を説明するために示すブロック構成図。
【図２】同実施の形態におけるヘッド分離型カメラのカメラヘッドの一例を説明するために示すブロック構成図。
【図３】同実施の形態における図２に示したカメラヘッド内の被制御デバイスの制御動作を説明するために示すタイミング図。
【図４】同実施の形態における図２に示したカメラヘッド内のＤＡＣによる被制御デバイスの制御動作を説明するために示すタイミング図。
【図５】同実施の形態における図２に示したカメラヘッドの変形例を説明するために示すブロック構成図。
【図６】同実施の形態における図５に示したカメラヘッドが接続されるＣＣＵの信号処理系を説明するために示すブロック構成図。
【図７】同実施の形態におけるヘッド分離型カメラのカメラヘッドの他の例を説明するために示すブロック構成図。
【図８】同実施の形態における図７に示したカメラヘッド内の切替器による被制御デバイスの制御動作の一例を説明するために示すタイミング図。
【図９】同実施の形態における図７に示したカメラヘッド内の切替器による被制御デバイスの制御動作の他の例を説明するために示すタイミング図。
【図１０】同実施の形態における図７に示したカメラヘッド内の切替器による被制御デバイスの制御動作のさらに他の例を説明するために示すタイミング図。
【図１１】同実施の形態におけるヘッド分離型カメラのカメラヘッドのさらに他の例を説明するために示すブロック構成図。
【図１２】同実施の形態における図１１に示したカメラヘッド内のＲＯＭに格納されたデータ列を説明するために示す図。
【図１３】同実施の形態における図１１に示したカメラヘッド内のＲＯＭに格納されたデータ列の詳細を説明するために示す図。
【図１４】同実施の形態における図７に示したカメラヘッド内のマイクロコンピュータによる被制御デバイスの制御動作の一例を説明するために示すフローチャート。
【図１５】同実施の形態における図１１に示したカメラヘッドの変形例を説明するために示すブロック構成図。
【図１６】同実施の形態におけるヘッド分離型カメラの変形例を説明するために示すブロック構成図。
【図１７】同実施の形態における図１６に示したヘッド分離型カメラの動作を説明するために示すタイミング図。
【図１８】同実施の形態における図１６に示したヘッド分離型カメラの他の動作を説明するために示すタイミング図。
【図１９】同実施の形態における図２に示したカメラヘッドの他の変形例を説明するために示すブロック構成図。
【図２０】同実施の形態におけるヘッド分離型カメラでＣＣＵがカメラヘッドの接続の有無を検出する手法の一例を説明するために示すフローチャート。
【発明を実施するための最良の形態】
【００１３】
以下、この発明の実施の形態について図面を参照して詳細に説明する。図１は、この実施の形態で説明するヘッド分離型カメラの全体的な信号処理系を示している。すなわち、このヘッド分離型カメラは、カメラヘッド１１とそれを制御するＣＣＵ１２とをカメラケーブル１３で接続する構成となされている。
【００１４】
このうち、カメラヘッド１１は、撮像レンズ１４を備えている。そして、この撮像レンズ１４を介して入射された被写体の光学像が、例えばＣＭＯＳセンサ等でなる固体撮像素子１５の受光面に結像される。この固体撮像素子１５は、駆動制御部１６の制御に基づいて、その受光面に結像された光学像を、それに対応した映像信号に変換して信号処理部１７に出力している。
【００１５】
この信号処理部１７は、入力された映像信号に対して、例えばサンプルホールド処理や映像同期信号生成処理等の所定の信号処理を施した後、その映像信号及び映像同期信号を出力端子１８に供給している。この出力端子１８に供給された映像信号及び映像同期信号は、上記カメラケーブル１３を構成する信号バスライン１９を介して、上記ＣＣＵ１２の入力端子２０に供給される。
【００１６】
このＣＣＵ１２では、その入力端子２０に供給された映像信号及び映像同期信号を映像信号処理部２１に供給して、予め設定された所定の信号処理を施している。そして、この映像信号処理部２１から出力された映像信号及び映像同期信号が、出力端子２２を介して図示しないモニタ等に出力されることにより映像表示に供される。
【００１７】
また、上記ＣＣＵ１２は、ＭＰＵ（micro processing unit）２３を備えている。このＭＰＵ２３は、入力端子２４を介して外部から供給されたユーザによる操作情報を受け、それが反映されるように映像信号処理部２１を制御するとともに、上記カメラヘッド１１に対する制御信号を生成し制御端子２５に供給している。
【００１８】
この制御端子２５に供給された制御信号は、上記カメラケーブル１３を構成する制御信号バスライン２６を介して、上記カメラヘッド１１の制御端子２７に供給される。このカメラヘッド１１では、その制御端子２７に供給された制御信号を上記駆動制御部１６に供給している。
【００１９】
この駆動制御部１６は、入力された制御信号に基づいて固体撮像素子１５に対する各種の処理動作を制御するための駆動制御信号を生成し、固体撮像素子１５に供給している。また、この駆動制御部１６は、固体撮像素子１５に対する各種の設定情報等が格納されるメモリ部２８を備えており、必要に応じてメモリ部２８の情報も利用して固体撮像素子１５の駆動制御を行なっている。
【００２０】
また、この駆動制御部１６は、上記ＣＣＵ１２のＭＰＵ２３と情報通信を行なう通信部２９を備えている。そして、駆動制御部１６は、この通信部２９を介して、ＭＰＵ２３からの制御信号を受信するとともに、ＭＰＵ２３からの要求に基づいてカメラヘッド１１内の各種の情報（例えばメモリ部２８の記憶内容等）をＭＰＵ２３に送信するように機能している。
【００２１】
ここで、この実施の形態においては、カメラヘッド１１の高機能化及び高性能化のために、カメラヘッド１１を構成する固体撮像素子１５、駆動制御部１６、信号処理部１７、メモリ部２８及び通信部２９等の各種の被制御デバイスの数が増加しても、カメラケーブル１３を構成する制御信号バスライン２９のライン数を増加させることなく、カメラヘッド１１を制御することができるようにしている。
【００２２】
図２は、３つのＣＭＯＳセンサ３０ａ，３０ｂ，３０ｃと３つのＥＥＰＲＯＭ（electrically erasable and programmable read only memory）３０ｄ，３０ｅ，３０ｆとを被制御デバイスとして含むカメラヘッド１１に対し、ＣＣＵ１２のＭＰＵ２３がこれら６つの被制御デバイスを３線式シリアルバス制御方式で制御する場合の一例を示している。
【００２３】
各ＣＭＯＳセンサ３０ａ〜３０ｃには、それぞれ、リセット信号ＲＳＴの入力端、チップセレクト信号ＣＳの入力端、シリアルクロックＳＣＬＫの入力端、シリアルデータＳＩＤの入力端が設けられている。また、各ＥＥＰＲＯＭ３０ｄ〜３０ｆには、それぞれ、チップセレクト信号ＣＳの入力端、シリアルクロックＳＣＬＫの入力端、シリアル入力データＳＩＤの入力端、シリアル出力データＳＯＤの出力端が設けられている。
【００２４】
さらに、カメラヘッド１１には、チップセレクト信号ＣＳの入力端３０ｇ、シリアルクロックＳＣＬＫの入力端３０ｈ、シリアル入力データＳＩＤの入力端３０ｉ、シリアル出力データＳＯＤの出力端３０ｊが設けられている。これらの各入力端３０ｇ〜３０ｉ及び出力端３０ｊは、それぞれ、カメラケーブル１３を構成する制御信号バスライン２６を介してＣＣＵ１２のＭＰＵ２３に接続され、情報通信可能となっている。
【００２５】
このうち、チップセレクト信号ＣＳの入力端３０ｇ、シリアルクロックＳＣＬＫの入力端３０ｈ、シリアル入力データＳＩＤの入力端３０ｉは、ＤＡＣ（digital to analog converter）３０ｋに接続されている。このＤＡＣ３０ｋは、第１の出力端１〜第７の出力端７を備え、その第１の出力端１から各ＣＭＯＳセンサ３０ａ〜３０ｃに共通に供給するリセット信号ＲＳＴが出力される。
【００２６】
また、このＤＡＣ３０ｋは、その第２の出力端２からＣＭＯＳセンサ３０ａに与えるチップセレクト信号ＣＳを出力し、その第３の出力端３からＣＭＯＳセンサ３０ｂに与えるチップセレクト信号ＣＳを出力し、その第４の出力端４からＣＭＯＳセンサ３０ｃに与えるチップセレクト信号ＣＳを出力している。
【００２７】
さらに、このＤＡＣ３０ｋは、その第５の出力端５からＥＥＰＲＯＭ３０ｄに与えるチップセレクト信号ＣＳを出力し、その第６の出力端６からＥＥＰＲＯＭ３０ｅに与えるチップセレクト信号ＣＳを出力し、その第７の出力端７からＥＥＰＲＯＭ３０ｆに与えるチップセレクト信号ＣＳを出力している。
【００２８】
また、上記入力端３０ｈに供給されたシリアルクロックＳＣＬＫは、入力端３０ｇに供給されたチップセレクト信号ＣＳに基づいて開閉制御されるゲート部３０ｌを介して、各ＣＭＯＳセンサ３０ａ〜３０ｃ及び各ＥＥＰＲＯＭ３０ｄ〜３０ｆに共通に供給される。さらに、上記入力端３０ｉに供給されたシリアル入力データＳＩＤは、入力端３０ｇに供給されたチップセレクト信号ＣＳに基づいて開閉制御されるゲート部３０ｍを介して、各ＣＭＯＳセンサ３０ａ〜３０ｃ及び各ＥＥＰＲＯＭ３０ｄ〜３０ｆに共通に供給される。
【００２９】
また、ＥＥＰＲＯＭ３０ｄからのシリアル出力データＳＯＤは、ＤＡＣ３０ｋの第５の出力端５から出力されるチップセレクト信号ＣＳに基づいて開閉制御されるゲート部３０ｎを介して出力端３０ｊから導出される。
【００３０】
さらに、ＥＥＰＲＯＭ３０ｅからのシリアル出力データＳＯＤは、ＤＡＣ３０ｋの第６の出力端６から出力されるチップセレクト信号ＣＳに基づいて開閉制御されるゲート部３０ｏを介して出力端３０ｊから導出される。
【００３１】
また、ＥＥＰＲＯＭ３０ｆからのシリアル出力データＳＯＤは、ＤＡＣ３０ｋの第７の出力端７から出力されるチップセレクト信号ＣＳに基づいて開閉制御されるゲート部３０ｐを介して出力端３０ｊから導出される。
【００３２】
ここで、上記した各ＣＭＯＳセンサ３０ａ〜３０ｃ、各ＥＥＰＲＯＭ３０ｄ〜３０ｆ及びＤＡＣ３０ｋは、それぞれが被制御デバイスであり、図３に示すように、チップセレクト信号ＣＳがアクティブ、つまり、Ｈ（high）レベルからＬ（low）レベルに反転することによって選択される。そして、この選択されている状態で、シリアルクロックＳＣＬＫに同期してシリアル入力データＳＩＤの入力や、ＥＥＰＲＯＭ３０ｄ〜３０ｆについてはシリアル出力データＳＯＤの出力が行なわれる。
【００３３】
図２に示した構成のカメラヘッド１１において、以下、図４に示すタイミング図を参照して、ＭＰＵ２３がＣＭＯＳセンサ３０ｃにシリアル入力データＳＩＤを入力させる動作を説明する。図４において、符号（ａ）はＤＡＣ３０ｋに入力されるチップセレクト信号ＣＳ、シリアルクロックＳＣＬＫ、シリアル入力データＳＩＤを示し、符号（ｂ）はＣＭＯＳセンサ３０ｃに入力されるチップセレクト信号ＣＳ、シリアルクロックＳＣＬＫ、シリアル入力データＳＩＤを示している。
【００３４】
まず、ＭＰＵ２３は、図４（ａ）に示すように、時刻Ｔ１でＤＡＣ３０ｋに入力されるチップセレクト信号ＣＳをアクティブ（Ｌレベル）にする。すると、ＤＡＣ３０ｋが選択され、ＤＡＣ３０ｋは、ＭＰＵ２３から供給されるシリアルクロックＳＣＬＫに同期して、シリアル入力データＳＩＤを入力する。ＤＡＣ３０ｋへのシリアル入力データＳＩＤの入力後、ＭＰＵ２３は、ＤＡＣ３０ｋに入力されるチップセレクト信号ＣＳを非アクティブ（Ｈレベル）にする。
【００３５】
この場合、ＤＡＣ３０ｋに入力されたシリアル入力データＳＩＤには、ＣＭＯＳセンサ３０ｃに与えるチップセレクト信号ＣＳのみをアクティブ（Ｌレベル）にするようにＤＡＣ３０ｋを制御する指令が記述されている。このため、ＤＡＣ３０ｋは、図４（ｂ）に示すように、時刻Ｔ２で、その第４の出力端４からＬレベルの信号を出力する。つまり、ＣＭＯＳセンサ３０ｃに与えるチップセレクト信号ＣＳのみがアクティブ（Ｌレベル）となり、ＣＭＯＳセンサ３０ｃが選択される。
【００３６】
このとき、ＭＰＵ２３は、図４（ａ）に示すように、チップセレクト信号ＣＳを非アクティブ（Ｈレベル）にしているため、各ゲート部３０ｊ，３０ｍが共に開状態となっている。このように、ＣＭＯＳセンサ３０ｃが選択され、各ゲート部３０ｊ，３０ｍが共に開かれた状態で、ＭＰＵ２３は、シリアルクロックＳＣＬＫとシリアル入力データＳＩＤとを出力する。
【００３７】
これにより、図４（ｂ）に示すように、選択されたＣＭＯＳセンサ３０ｃに、ＭＰＵ２３から出力されたシリアルクロックＳＣＬＫとシリアル入力データＳＩＤとが入力され、ＣＭＯＳセンサ３０ｃに対してシリアルクロックＳＣＬＫに同期したシリアル入力データＳＩＤの入力が行なわれる。
【００３８】
このようにして、ＣＭＯＳセンサ３０ｃに対するシリアル入力データＳＩＤの入力が完了すると、ＭＰＵ２３は、図４（ａ）に示すように、時刻Ｔ３でＤＡＣ３０ｋに入力されるチップセレクト信号ＣＳを再びアクティブ（Ｌレベル）にする。すると、ＤＡＣ３０ｋが選択され、ＤＡＣ３０ｋは、ＭＰＵ２３から供給されるシリアルクロックＳＣＬＫに同期して、シリアル入力データＳＩＤを入力する。
【００３９】
この場合、ＤＡＣ３０ｋに入力されたシリアル入力データＳＩＤには、ＣＭＯＳセンサ３０ｃに与えるチップセレクト信号ＣＳを非アクティブ（Ｈレベル）にするようにＤＡＣ３０ｋを制御する指令が記述されている。このため、ＤＡＣ３０ｋは、図４（ｂ）に示すように、時刻Ｔ４で、その第４の出力端４からＨレベルの信号を出力する。つまり、ＣＭＯＳセンサ３０ｃに与えるチップセレクト信号ＣＳが非アクティブ（Ｈレベル）となり、ＣＭＯＳセンサ３０ｃの選択が解除される。
【００４０】
なお、他のＣＭＯＳセンサ３０ａ，３９ｂ及び各ＥＥＰＲＯＭ３０ｄ〜３０ｆに対するシリアル入力データＳＩＤの入力やシリアル出力データＳＯＤの出力についても、上記と同様に、ＭＰＵ２３がＤＡＣ３０ｋを制御して被制御デバイスを選択させることにより、容易に実現することができる。
【００４１】
ただし、各ＥＥＰＲＯＭ３０ｄ〜３０ｆからのシリアル出力データＳＯＤを開閉するゲート部３０ｎ〜３０ｐについては、それぞれ、ＤＡＣ３０ｋの第５〜第７の出力端５〜７から出力されるチップセレクト信号ＣＳがアクティブ（Ｌレベル）のとき開状態となるものとする。
【００４２】
図２に示した構成のカメラヘッド１１によれば、ＭＰＵ２３がチップセレクト信号ＣＳによりＤＡＣ３０ｋを選択し、シリアル入力データＳＩＤによっていずれのＣＭＯＳセンサ３０ａ〜３０ｃ及びＥＥＰＲＯＭ３０ｄ〜３０ｆを選択させるかを指定するようにしている。このため、被制御デバイスの数が増加しても、チップセレクト信号ＣＳを送信する制御信号ライン数を増加させることがなくなり、カメラヘッド１１の小型化を効果的に促進させることが可能となる。
【００４３】
また、ＤＡＣ３０ｋは、被制御デバイスである各ＣＭＯＳセンサ３０ａ〜３０ｃ及び各ＥＥＰＲＯＭ３０ｄ〜３０ｆの入出力レベルがそれぞれ異なっていても対応することが可能である。例えば、各ＣＭＯＳセンサ３０ａ〜３０ｃのＨレベルが２．５ＶでＬレベルが０Ｖであり、各ＥＥＰＲＯＭ３０ｄ〜３０ｆのＨレベルが３．３ＶでＬレベルが０Ｖであるとすると、各ＣＭＯＳセンサ３０ａ〜３０ｃに対しては２．５ＶのＨレベルを供給することができ、各ＥＥＰＲＯＭ３０ｄ〜３０ｆに対しては３．３ＶのＨレベルを供給することができる。この場合、ＤＡＣ３０ｋ自体のＨレベルが３．３Ｖであれば好適である。
【００４４】
なお、複数の被制御デバイスのＨレベルがそれぞれ異なっている場合には、それぞれの被制御デバイスのＨレベルに対応させて、入力されるシリアルクロックＳＣＬＫやシリアル入力データＳＩＤのレベルを変換するためのバッファを設けることが必要となる。
【００４５】
図５は、図２に示したカメラヘッド１１の変形例を示している。図５において、図２と同一部分には同一符号を付して説明すると、ＤＡＣ３０ｋに第８の出力端８を設け、この第８の出力端８から予め設定された直流レベル、例えばＨレベル（３．３Ｖ）を出力端３０ｑからＣＣＵ１２に出力させる。
【００４６】
ＣＣＵ１２には、図６に示すように、ＭＰＵ２３からカメラヘッド１１に対してチップセレクト信号ＣＳ、シリアルクロックＳＣＬＫ及びシリアル入力データＳＩＤを出力するための各出力端３１ａ，３１ｂ，３１ｃと、カメラヘッド１１から出力されるシリアル出力データＳＯＤをＭＰＵ２３に入力するための入力端３１ｄと、カメラヘッド１１から出力される直流レベルＨを入力するための入力端３１ｅとを備えている。
【００４７】
このうち、入力端３１ｅに入力された直流レベルＨは、ＡＤＣ（analog to digital converter）３１ｆに供給され、その直流レベルＨに対応したデジタルデータに変換されてＭＰＵ２３に供給される。そして、ＭＰＵ２３では、入力されたデジタルデータに基づいて、ＤＡＣ３０ｋから出力された直流レベルＨが、入力端３１ｅに入力された時点でどれだけ低下したかを判断することにより、カメラケーブル１３のケーブル長を測定することができる。この場合、当然のことながら、直流レベルＨの低下しているほど、ケーブル長が長いことになる。
【００４８】
すなわち、ヘッド分離型カメラの場合、カメラヘッド１１とＣＣＵ１２との間で伝送されるデータの遅延量を管理するために、カメラケーブル１３の長さを検出することが必要になっている。カメラヘッド１１側のＤＡＣ３０ｋから出力された直流レベルＨをＣＣＵ１２で検出することにより、カメラケーブル１３の長さを容易に測定することが可能となる。
【００４９】
図７は、３つの被制御デバイス３２ａ，３２ｂ，３２ｃを含むカメラヘッド１１に対して、ＣＣＵ１２のＭＰＵ２３がこれら３つの被制御デバイス３２ａ〜３２ｃを３線式シリアルバス制御方式で制御する場合の他の例を示している。
【００５０】
各被制御デバイス３２ａ〜３２ｃには、それぞれ、チップセレクト信号ＣＳの入力端、シリアルクロックＳＣＬＫの入力端、シリアル入力データＳＩＤの入力端、シリアル出力データＳＯＤの出力端が設けられている。
【００５１】
また、カメラヘッド１１には、チップセレクト信号ＣＳの入力端３２ｄ、シリアルクロックＳＣＬＫの入力端３２ｅ、シリアル入力データＳＩＤの入力端３２ｆ、シリアル出力データＳＯＤの出力端３２ｇが設けられている。これらの各入力端３２ｄ〜３２ｆ及び出力端３２ｇは、それぞれ、カメラケーブル１３を構成する制御信号バスライン２６を介してＣＣＵ１２のＭＰＵ２３に接続され、情報通信可能となっている。
【００５２】
そして、これらの各入力端３２ｄ〜３２ｆ及び出力端３２ｇは、切替器３３を介して各被制御デバイス３２ａ〜３２ｃと接続されている。すなわち、各入力端３２ｄ〜３２ｆに供給されたチップセレクト信号ＣＳ、シリアルクロックＳＣＬＫ及びシリアル入力データＳＩＤは、切替器３３を構成するデコーダ３３ａに供給されている。
【００５３】
また、各入力端３２ｄ〜３２ｆに供給されたチップセレクト信号ＣＳ、シリアルクロックＳＣＬＫ及びシリアル入力データＳＩＤは、それぞれ、デコーダ３３ａの出力に基づいて開閉制御されるゲート部３３ｂ，３３ｃ，３３ｄを介して、被制御デバイス３２ａに供給可能になっている。
【００５４】
さらに、各入力端３２ｄ〜３２ｆに供給されたチップセレクト信号ＣＳ、シリアルクロックＳＣＬＫ及びシリアル入力データＳＩＤは、それぞれ、デコーダ３３ａの出力に基づいて開閉制御されるゲート部３３ｅ，３３ｆ，３３ｇを介して、被制御デバイス３２ｂに供給可能になっている。
【００５５】
また、各入力端３２ｄ〜３２ｆに供給されたチップセレクト信号ＣＳ、シリアルクロックＳＣＬＫ及びシリアル入力データＳＩＤは、それぞれ、デコーダ３３ａの出力に基づいて開閉制御されるゲート部３３ｈ，３３ｉ，３３ｊを介して、被制御デバイス３２ｃに供給可能になっている。
【００５６】
さらに、被制御デバイス３２ａからのシリアル出力データＳＯＤは、上記ゲート部３３ｂから出力されるチップセレクト信号ＣＳに基づいて開閉制御されるゲート部３３ｋを介して出力端３２ｇから導出される。
【００５７】
また、被制御デバイス３２ｂからのシリアル出力データＳＯＤは、上記ゲート部３３ｅから出力されるチップセレクト信号ＣＳに基づいて開閉制御されるゲート部３３ｌを介して出力端３２ｇから導出される。
【００５８】
さらに、被制御デバイス３２ｃからのシリアル出力データＳＯＤは、上記ゲート部３３ｈから出力されるチップセレクト信号ＣＳに基づいて開閉制御されるゲート部３３ｍを介して出力端３２ｇから導出される。
【００５９】
ここで、上記した各被制御デバイス３２ａ〜３２ｃは、図３に示したように、チップセレクト信号ＣＳがアクティブ、つまり、ＨレベルからＬレベルに反転することによって選択される。そして、この選択されている状態で、シリアルクロックＳＣＬＫに同期してシリアル入力データＳＩＤの入力やシリアル出力データＳＯＤの出力が行なわれる。
【００６０】
図７に示した構成のカメラヘッド１１において、以下、図８に示すタイミング図を参照して、ＭＰＵ２３が被制御デバイス３２ｂに対してシリアル入力データＳＩＤを入力させる動作の一例を説明する。
【００６１】
まず、ＭＰＵ２３は、チップセレクト信号ＣＳを非アクティブ（Ｈレベル）の状態にしたまま、時刻Ｔ１で、シリアル入力データＳＩＤを変化させる。この場合、シリアル入力データＳＩＤとしては、シリアルクロックＳＣＬＫの１．５周期分に対応するＬレベル期間を先頭に配置し、以後、シリアルクロックＳＣＬＫの０．５周期分に対応するＬレベル期間を論理値「０」とし、シリアルクロックＳＣＬＫの１周期分に対応するＬレベル期間を論理値「１」とするデータが連続するパルス幅変調データとなっている。
【００６２】
図８では、シリアル入力データＳＩＤがシリアルクロックＳＣＬＫの１．５周期分に対応するＬレベル期間の後、論理値「００１０」を示しており、この論理値「００１０」が被制御デバイス３２ｂを指定している。
【００６３】
一方、上記カメラヘッド１１の切替部３３を構成するデコーダ３３ａは、チップセレクト信号ＣＳが非アクティブ（Ｈレベル）の状態でシリアル入力データＳＩＤが変化されたとき、そのシリアル入力データＳＩＤを、被制御デバイス３２ａ〜３２ｃを指定するためのコマンドと認識する。
【００６４】
この場合、シリアル入力データＳＩＤは、論理値「００１０」、つまり、被制御デバイス３２ｂを指定するコマンドとなっている。このとき、デコーダ３３ａは、各入力端３２ｄ〜３２ｆに供給されるチップセレクト信号ＣＳ、シリアルクロックＳＣＬＫ、シリアル入力データＳＩＤが、それぞれ被制御デバイス３２ｂに供給されるように、各ゲート部３３ｅ〜３３ｇを開状態に制御する。
【００６５】
このように、被制御デバイス３２ｂに対応するゲート部３３ｅ〜３３ｇを開状態に制御した後、ＭＰＵ２３は、時刻Ｔ２で、チップセレクト信号ＣＳをアクティブ（Ｌレベル）にするとともに、シリアルクロックＳＣＬＫとそれに同期したシリアル入力データＳＩＤとを出力する。これにより、被制御デバイス３２ｂが選択され、被制御デバイス３２ｂに対して、シリアルクロックＳＣＬＫに同期したシリアル入力データＳＩＤの入力が行なわれる。
【００６６】
また、被制御デバイス３２ｂからのシリアル出力データＳＯＤは、上記ゲート部３３ｅから出力されるチップセレクト信号ＣＳがアクティブ（Ｌレベル）のときに開状態に制御されるゲート部３３ｌを介して出力端３２ｇから導出される。
【００６７】
なお、他の被制御デバイス３２ａ，３２ｃに対するシリアル入力データＳＩＤの入力やシリアル出力データＳＯＤの出力についても、上記と同様に、ＭＰＵ２３が切替器３３を制御することにより、容易に実現することができる。
【００６８】
図７に示した構成のカメラヘッド１１によれば、ＭＰＵ２３が、チップセレクト信号ＣＳが非アクティブ（Ｌレベル）のときに、シリアル入力データＳＩＤにより被制御デバイス３２ａ〜３２ｃを指定するためのコマンドを出力している。そして、デコーダ３３ａでは、チップセレクト信号ＣＳが非アクティブ（Ｌレベル）のときに供給されたシリアル入力データＳＩＤをコマンドと認識し、そのコマンドで指定された被制御デバイス３２ａ〜３２ｃに対してのみ、チップセレクト信号ＣＳ、シリアルクロックＳＣＬＫ、シリアル入力データＳＩＤの入力及びシリアル出力データＳＯＤの出力が行なえるように各ゲート部３３ｂ〜３３ｍの開閉を制御している。このため、被制御デバイスの数が増加しても、チップセレクト信号ＣＳを送信する制御信号ライン数を増加させることがなくなり、カメラヘッド１１の小型化を効果的に促進させることが可能となる。
【００６９】
また、各被制御デバイス３２ａ〜３２ｃのＨレベルがそれぞれ異なっている場合でも、各ゲート部３３ｂ〜３３ｍに、それぞれの被制御デバイス３２ａ〜３２ｃのＨレベルに対応させて、入出力データのレベルを変換するためのバッファ機能を設けることが可能となり構成上有利である。
【００７０】
図９は、図７に示した構成のカメラヘッド１１において、ＭＰＵ２３が被制御デバイス３２ｂを指定する他の例を示している。すなわち、ＭＰＵ２３は、チップセレクト信号ＣＳを非アクティブ（Ｈレベル）の状態にしたまま、時刻Ｔ１で、シリアル入力データＳＩＤを変化させる。
【００７１】
この場合、シリアル入力データＳＩＤとしては、シリアルクロックＳＣＬＫの１周期分に対応するスタートビットＳ１を先頭に配置し、以後、シリアルクロックＳＣＬＫの１周期分に対応するＬレベル期間を論理値「０」とし、シリアルクロックＳＣＬＫの１周期分に対応するＨレベル期間を論理値「１」とするデータが連続し、最後にシリアルクロックＳＣＬＫの１周期分に対応するストップビットＳ２を配置するデータ構成となっている。図９では、スタートビットＳとストップビットＳとの間に論理値「００１０」を示すデータが介挿されており、被制御デバイス３２ｂが指定されている。
【００７２】
一方、上記デコーダ３３ａは、チップセレクト信号ＣＳが非アクティブ（Ｈレベル）の状態で供給されたシリアル入力データＳＩＤに基づいて、被制御デバイス３２ｂが指定されたことを認識し、各入力端３２ｄ〜３２ｆに供給されるチップセレクト信号ＣＳ、シリアルクロックＳＣＬＫ、シリアル入力データＳＩＤが、それぞれ被制御デバイス３２ｂに供給されるように、各ゲート部３３ｅ〜３３ｇを開状態に制御する。
【００７３】
このように、被制御デバイス３２ｂに対応するゲート部３３ｅ〜３３ｇを開状態に制御した後、ＭＰＵ２３は、時刻Ｔ２で、チップセレクト信号ＣＳをアクティブ（Ｌレベル）にするとともに、シリアルクロックＳＣＬＫとそれに同期したシリアル入力データＳＩＤとを出力する。これにより、被制御デバイス３２ｂが選択され、シリアルクロックＳＣＬＫに同期してシリアル入力データＳＩＤの入力が行なわれる。
【００７４】
また、被制御デバイス３２ｂからのシリアル出力データＳＯＤは、上記ゲート部３３ｅから出力されるチップセレクト信号ＣＳがアクティブ（Ｌレベル）のときに開状態に制御されるゲート部３３ｌを介して出力端３２ｇから導出される。
【００７５】
なお、他の被制御デバイス３２ａ，３２ｃに対するシリアル入力データＳＩＤの入力やシリアル出力データＳＯＤの出力についても、上記と同様に、ＭＰＵ２３が切替器３３を制御することにより、容易に実現することができる。
【００７６】
図１０は、図７に示した構成のカメラヘッド１１において、ＭＰＵ２３が被制御デバイス３２ｂを指定するさらに他の例を示している。すなわち、ＭＰＵ２３は、チップセレクト信号ＣＳを非アクティブ（Ｈレベル）の状態にしたまま、時刻Ｔ１で、シリアルクロックＳＣＬＫを出力するとともに、このシリアルクロックＳＣＬＫに同期させてシリアル入力データＳＩＤを変化させる。
【００７７】
この場合、シリアル入力データＳＩＤとしては、シリアルクロックＳＣＬＫの１周期分に対応するＬレベル期間を論理値「０」とし、シリアルクロックＳＣＬＫの１周期分に対応するＨレベル期間を論理値「１」とするデータを連続させたデータ構成となっている。図１０では、シリアル入力データＳＩＤが論理値「００１０」を示し、被制御デバイス３２ｂが指定されている。
【００７８】
一方、上記デコーダ３３ａは、チップセレクト信号ＣＳが非アクティブ（Ｈレベル）の状態で、シリアルクロックＳＣＬＫとともに供給されたシリアル入力データＳＩＤに基づいて、被制御デバイス３２ｂが指定されたことを認識し、各入力端３２ｄ〜３２ｆに供給されるチップセレクト信号ＣＳ、シリアルクロックＳＣＬＫ、シリアル入力データＳＩＤが、それぞれ被制御デバイス３２ｂに供給されるように、各ゲート部３３ｅ〜３３ｇを開状態に制御する。
【００７９】
このように、被制御デバイス３２ｂに対応するゲート部３３ｅ〜３３ｇを開状態に制御した後、ＭＰＵ２３は、時刻Ｔ２で、チップセレクト信号ＣＳをアクティブ（Ｌレベル）にするとともに、シリアルクロックＳＣＬＫとそれに同期したシリアル入力データＳＩＤとを出力する。これにより、被制御デバイス３２ｂが選択され、シリアルクロックＳＣＬＫに同期してシリアル入力データＳＩＤの入力が行なわれる。
【００８０】
また、被制御デバイス３２ｂからのシリアル出力データＳＯＤは、上記ゲート部３３ｅから出力されるチップセレクト信号ＣＳがアクティブ（Ｌレベル）のときに開状態に制御されるゲート部３３ｌを介して出力端３２ｇから導出される。
【００８１】
なお、他の被制御デバイス３２ａ，３２ｃに対するシリアル入力データＳＩＤの入力やシリアル出力データＳＯＤの出力についても、上記と同様に、ＭＰＵ２３が切替器３３を制御することにより、容易に実現することができる。
【００８２】
図１１は、３つのＣＭＯＳセンサ３４ａ，３４ｂ，３４ｃを被制御デバイスとして含むカメラヘッド１１に対し、ＣＣＵ１２のＭＰＵ２３がこれら３つの被制御デバイスを２線式シリアルバス制御方式で制御する場合の一例を示している。
【００８３】
各ＣＭＯＳセンサ３４ａ〜３４ｃには、それぞれ、リセット信号ＲＳＴの入力端、チップセレクト信号ＣＳの入力端、シリアルクロックＳＣＬＫの入力端、シリアルデータＳＩＤの入力端が設けられている。
【００８４】
このうち、各ＣＭＯＳセンサ３４ａ〜３４ｃのチップセレクト信号ＣＳの入力端は、それぞれ別個の信号ライン３４ｄ，３４ｅ，３４ｆを介してマイクロコンピュータ３４ｇに接続されている。
【００８５】
また、各ＣＭＯＳセンサ３４ａ〜３４ｃのリセット信号ＲＴＳの入力端、シリアルクロックＳＣＬＫの入力端、シリアルデータＳＩＤの入力端は、それぞれ共通の信号ライン３４ｈ，３４ｉ，３４ｊを介してマイクロコンピュータ３４ｇに接続されている。
【００８６】
このマイクロコンピュータ３４ｇは、パラレルバス３４ｋを介してＲＯＭ３４ｌに接続されている。そして、このＲＯＭ３４ｌは、マイクロコンピュータ３４ｇの制御に基づいて、データの書き込みや読み出しが行なわれる。
【００８７】
また、カメラヘッド１１には、ＣＣＵ１２のＭＰＵ２３から出力されるデータを受信してマイクロコンピュータ３４ｇに供給する入力端３４ｍと、マイクロコンピュータ３４ｇからＭＰＵ２３に送信するデータを出力する出力端３４ｎとが設けられている。この入力端３４ｍ及び出力端３４ｎは、それぞれ、カメラケーブル１３を構成する制御信号バスライン２６を介してＣＣＵ１２のＭＰＵ２３に接続され、情報通信可能となっている。
【００８８】
ここで、上記ＲＯＭ３４ｌには、図１２に示すように、ＭＰＵ２３からマイクロコンピュータ３４ｇに出力される各種のコマンド１，２，……，ｎに対応したデータ列が格納されている。例えば、コマンド１に対応するデータ列は、複数のデータ１Ａ，１Ｂ，……と終端コードとで構成され、コマンド２に対応するデータ列は、複数のデータ２Ａ，２Ｂ，……と終端コードとで構成され、コマンドｎに対応するデータ列は、複数のデータｎＡ，ｎＢ，……と終端コードとで構成されている。
【００８９】
このうち、データ１Ａは、図１３に示すように、被制御デバイスを指定するためのデバイスＩＤ（identification）と主データとから構成されている。また、他のデータ１Ｂ，……、２Ａ，２Ｂ，……、ｎＡ，ｎＢ，……についても同様に構成されている。なお、デバイスＩＤとしては、例えば４ビットで構成されており、「００００」がＣＭＯＳセンサ３４ａを指定し、「０００１」がＣＭＯＳセンサ３４ｂを指定し、「００１０」がＣＭＯＳセンサ３４ｃを指定している。
【００９０】
図１１に示した構成のカメラヘッド１１において、以下、図１４に示すフローチャートを参照して、ＭＰＵ２３がいずれかのＣＭＯＳセンサ３４ａ〜３４ｃを指定してシリアル入力データＳＩＤを入力させる動作の一例を説明する。
【００９１】
この動作は、カメラヘッド１１に電源電力が投入されることにより開始（ステップＳ１）される。すると、マイクロコンピュータ３４ｇは、ステップＳ２で、予め設定された所定の初期化処理を行なった後、ステップＳ３で、入力端３４ｍにＭＰＵ２３からコマンドが受信されたか否かを判別する。
【００９２】
そして、コマンドが受信されたと判断された場合（ＹＥＳ）、マイクロコンピュータ３４ｇは、ステップＳ４で、受信したコマンドを解析し、ステップＳ５で、そのコマンドに対応したデータ列に含まれるいずれか１つのデータをＲＯＭ３４ｌから読み出した後、ステップＳ６で、終端コードであるか否かを判別する。
【００９３】
ここで、終端コードでないと判断された場合（ＮＯ）、マイクロコンピュータ３４ｇは、ステップＳ７で、読み出したデータのデバイスＩＤを識別する。そして、デバイスＩＤがＣＭＯＳセンサ３４ａを指定していた場合、マイクロコンピュータ３４ｇは、ステップＳ８で、ＣＭＯＳセンサ３４ａに供給するチップセレクト信号ＣＳをアクティブ（Ｌレベル）にし、読み出したデータの主データをシリアル入力データＳＩＤとして出力する。これにより、指定されたＣＭＯＳセンサ３４ａへの主データの入力が行なわれることになる。その後、マイクロコンピュータ３４ｇは、ステップＳ５の処理に戻されて、次のデータの読み出しが行なわれる。
【００９４】
また、上記ステップＳ７でデバイスＩＤがＣＭＯＳセンサ３４ｂを指定していた場合、マイクロコンピュータ３４ｇは、ステップＳ９で、ＣＭＯＳセンサ３４ｂに供給するチップセレクト信号ＣＳをアクティブ（Ｌレベル）にし、読み出したデータの主データをシリアル入力データＳＩＤとして出力する。これにより、指定されたＣＭＯＳセンサ３４ｂへの主データの入力が行なわれることになる。その後、マイクロコンピュータ３４ｇは、ステップＳ５の処理に戻されて、次のデータの読み出しが行なわれる。
【００９５】
さらに、上記ステップＳ７でデバイスＩＤがＣＭＯＳセンサ３４ｃを指定していた場合、マイクロコンピュータ３４ｇは、ステップＳ１０で、ＣＭＯＳセンサ３４ｃに供給するチップセレクト信号ＣＳをアクティブ（Ｌレベル）にし、読み出したデータの主データをシリアル入力データＳＩＤとして出力する。これにより、指定されたＣＭＯＳセンサ３４ｃへの主データの入力が行なわれることになる。その後、マイクロコンピュータ３４ｇは、ステップＳ５の処理に戻されて、次のデータの読み出しが行なわれる。
【００９６】
また、上記ステップＳ６で終端コードであると判断された場合（ＹＥＳ）、マイクロコンピュータ３４ｇは、ステップＳ１１で、ＭＰＵ２３に対する返信データを生成し、ステップＳ１２で、その返信データを、出力端３４ｎを介してＭＰＵ２３に送信して、ステップＳ３の処理に戻される。
【００９７】
ＭＰＵ２３では、返信データを受信することにより、カメラヘッド１１のマイクロコンピュータ３４ｇの処理が完了して、次のコマンドを受信可能な状態になったことを検出することができる。なお、この返信データも、図１３に示したように、ＭＰＵ２３を指定するデバイスＩＤと主データとから構成されている。
【００９８】
図１１に示した構成のカメラヘッド１１によれば、ＭＰＵ２３が出力する各種のコマンドを受信するマイクロコンピュータ３４ｇと、各種のコマンドに対応したデータ列を格納したＲＯＭ３４ｌとをカメラヘッド１１に備える。そして、マイクロコンピュータ３４ｇでは、ＭＰＵ２３からのコマンドに対応したデータ列をＲＯＭ３４ｌから読み出し、そのデータ列で指定されたＣＭＯＳセンサ３４ａ〜３４ｃに対してシリアル入力データＳＩＤの入力を行なえるように制御している。このため、被制御デバイスの数が増加しても、チップセレクト信号ＣＳを送信する制御信号ライン数を増加させることがなくなり、カメラヘッド１１の小型化を効果的に促進させることが可能となる。
【００９９】
また、コマンドに対応するデータ列は、それぞれが被制御デバイスであるＣＭＯＳセンサ３４ａ〜３４ｃを指定するデバイスＩＤと、そのデバイスＩＤで指定した被制御デバイスに与える主データとを有する複数のデータを備えている。このため、ＭＰＵ２３から１つのコマンドを出力するだけで、複数の被制御デバイスに対してそれぞれ主データの入力を指示することができて便利である。
【０１００】
例えば、コマンド１が各ＣＭＯＳセンサ３４ａ〜３４ｃのゲインを設定するためのコマンドである場合、各ＣＭＯＳセンサ３４ａ〜３４ｃそれぞれについて、外部設定されたゲインに対して実際に得られるゲインの差分をデータ１Ａ，１Ｂ，１Ｃとして格納する。すなわち、ＣＭＯＳセンサ３４ａについて外部設定されたゲインと実際に得られるゲインとの差がない場合には、データ１Ａに０が格納される。
【０１０１】
また、ＣＭＯＳセンサ３４ｂについて外部設定されたゲインよりも実際に得られるゲインが＋０．１ｄＢ高ければ、データ１Ｂに−０．１が格納される。さらに、ＣＭＯＳセンサ３４ｃについて外部設定されたゲインよりも実際に得られるゲインが−０．１ｄＢ低ければ、データ１Ｃに＋０．１が格納される。
【０１０２】
このようにすれば、各ＣＭＯＳセンサ３４ａ〜３４ｃのゲインを６ｄＢに設定することを要求するコマンド１がＭＰＵ２３から出力された場合、そのコマンド１を受信したマイクロコンピュータ３４ｇは、データ１Ａに格納された値「０」に基づいてＣＭＯＳセンサ３４ａのゲインを６ｄＢに設定する。
【０１０３】
また、マイクロコンピュータ３４ｇは、データ１Ｂに格納された値「−０．１」に基づいてＣＭＯＳセンサ３４ｂのゲインを５．９ｄＢに設定する。さらに、マイクロコンピュータ３４ｇは、データ１Ｃに格納された値「＋０．１」に基づいてＣＭＯＳセンサ３４ｃのゲインを６．１ｄＢに設定する。
【０１０４】
すなわち、各ＣＭＯＳセンサ３４ａ〜３４ｃのゲインを６ｄＢに設定することを要求するコマンド１だけで、各ＣＭＯＳセンサ３４ａ〜３４ｃのゲインを実質的に６ｄＢに揃える処理が実行されることになる。つまり、複数の被制御デバイスに対して一斉に設定を変更するような要求に対して、被制御デバイスの数だけＣＣＵ１２からカメラヘッド１１にコマンドの送信を行なう必要がなくなり、非常に効果的である。
【０１０５】
図１５は、図１１に示した構成のカメラヘッド１１の変形例を示している。図１５において、図１１と同一部分に同一符号を付して説明すると、マイクロコンピュータ３４ｇからＭＰＵ２３に送信するデータを出力する出力端３４ｎが削除されている。すなわち、マイクロコンピュータ３４ｇからＭＰＵ２３にデータを返信しないシステム、つまり、ＭＰＵ２３からマイクロコンピュータ３４ｇに対して一方向の情報通信を行なうシステムであれば、図１５に示す構成とすることができる。
【０１０６】
図１６は、図１１に示した構成のカメラヘッド１１の他の変形例を示している。すなわち、カメラヘッド１１とＣＣＵ１２とを接続する制御信号バスライン２６を、双方向情報通信を行なう１本の制御信号ライン２６ａとしている。ＣＣＵ１２は、制御信号ライン２６ａが接続される入出力端３５ａを備えている。
【０１０７】
そして、この入出力端３５ａを介して入力されたデータは、バッファ３５ｂを介してＭＰＵ２３に供給される。また、ＭＰＵ２３からカメラヘッド１１のマイクロコンピュータ３４ｇに出力されるデータは、被制御電極が入出力端３５ａに接続されたスイッチング素子３５ｃの制御電極に供給される。さらに、入出力端３５ａは、抵抗３５ｄを介して直流電圧＋Ｂの印加された電源端子３５ｅに接続されている。これにより、ＭＰＵ２３からカメラヘッド１１のマイクロコンピュータ３４ｇに出力されるデータは、反転した状態で制御信号ライン２６ａによって伝送される。
【０１０８】
また、カメラヘッド１１は、制御信号ライン２６ａが接続される入出力端３５ｆを備えている。この入出力端３５ｆを介して入力されたデータは、バッファ３５ｇを介してマイクロコンピュータ３４ｇに供給される。また、マイクロコンピュータ３４ｇからＣＣＵ１２のＭＰＵ２３に出力されるデータは、被制御電極が入出力端３５ｆに接続されたスイッチング素子３５ｈの制御電極に供給される。これにより、マイクロコンピュータ３４ｇからＣＣＵ１２のＭＰＵ２３に出力されるデータは、反転した状態で制御信号ライン２６ａによって伝送される。
【０１０９】
図１７（ａ）は、ＭＰＵ２３からスイッチング素子３５ｃの制御電極に供給されるデータを示している。ＭＰＵ２３から出力されるデータは、先頭にスタートコードを有し、それに主データが続く構成となっている。図１７（ｂ）は、マイクロコンピュータ３４ｇからスイッチング素子３５ｈの制御電極に供給されるデータを示している。このデータも先頭にスタートコードを有し、それに主データが続く構成となっている。図１７（ｃ）は、制御信号ライン２６ａを伝送されるデータを示している。
【０１１０】
図１７（ｃ）に示すように、ＭＰＵ２３とマイクロコンピュータ３４ｇとの間で交互にデータ通信が行なわれている状態では、ＭＰＵ２３から出力されるデータが制御信号ライン２６ａ上を反転した状態で伝送されている。また、マイクロコンピュータ３４ｇから出力されるデータも、制御信号ライン２６ａ上を反転した状態で伝送されている。
【０１１１】
図１６に示した構成のカメラヘッド１１によれば、１本の制御信号ライン２６ａによって、ＭＰＵ２３とマイクロコンピュータ３４ｇとの間でデータ通信を行なうことが可能となる。このため、被制御デバイスの数が増加しても、チップセレクト信号ＣＳを送信する制御信号ライン数を増加させることがなくなり、カメラヘッド１１の小型化を効果的に促進させることが可能となる。
【０１１２】
ところで、図１８（ａ）に示すようにＭＰＵ２３から出力されたデータと、図１８（ｂ）に示すようにマイクロコンピュータ３４ｇから出力されたデータとが、制御信号ライン２６ａ上で競合すると、制御信号ライン２６ａ上のデータは、図１８（ｃ）に示すように両データの論理和を反転させたものとなる。
【０１１３】
このため、ＭＰＵ２３は、自己がスイッチング素子３５ｃに出力したデータを、バッファ３５ｂを介して受信し、出力データと受信データとが正確な反転関係でなくなった場合に、マイクロコンピュータ３４ｇの出力データとの競合が発生したことを検出することができる。
【０１１４】
また、マイクロコンピュータ３４ｇも、自己がスイッチング素子３５ｈに出力したデータを、バッファ３５ｇを介して受信し、出力データと受信データとが正確な反転関係でなくなった場合に、ＭＰＵ２３の出力データとの競合が発生したことを検出することができる。
【０１１５】
図１９は、先に図２に示したカメラヘッド１１の変形例を示している。すなわち、図１９において、図２と同一部分に同一符号を付して説明すると、ＤＡＣ３０ｋに代えてＩ／Ｏ（input／output）エキスパンダ３６を使用している。
【０１１６】
すなわち、チップセレクト信号ＣＳの入力端３０ｇ、シリアルクロックＳＣＬＫの入力端３０ｈ、シリアル入力データＳＩＤの入力端３０ｉは、Ｉ／Ｏエキスパンダ３６に接続されている。このＩ／Ｏエキスパンダ３６は、第１の出力端１〜第７の出力端７を備え、その第１の出力端１から各ＣＭＯＳセンサ３０ａ〜３０ｃに共通に供給するリセット信号ＲＳＴが出力される。
【０１１７】
また、このＩ／Ｏエキスパンダ３６は、その第２の出力端２からＣＭＯＳセンサ３０ａに与えるチップセレクト信号ＣＳを出力し、その第３の出力端３からＣＭＯＳセンサ３０ｂに与えるチップセレクト信号ＣＳを出力し、その第４の出力端４からＣＭＯＳセンサ３０ｃに与えるチップセレクト信号ＣＳを出力している。
【０１１８】
さらに、このＩ／Ｏエキスパンダ３６は、その第５の出力端５からＥＥＰＲＯＭ３０ｄとゲート部３０ｎに与えるチップセレクト信号ＣＳを出力し、その第６の出力端６からＥＥＰＲＯＭ３０ｅとゲート部３０ｏに与えるチップセレクト信号ＣＳを出力し、その第７の出力端７からＥＥＰＲＯＭ３０ｆとゲート部３０ｐに与えるチップセレクト信号ＣＳを出力している。
【０１１９】
このＩ／Ｏエキスパンダ３６も、先に述べたＤＡＣ３０ｋと同様に、ＭＰＵ２３がチップセレクト信号ＣＳをアクティブ（Ｌレベル）にすることより選択される。その後、Ｉ／Ｏエキスパンダ３６は、ＭＰＵ２３から供給されるシリアル入力データＳＩＤによって指定された出力端をアクティブ（Ｌレベル）にすることにより、被制御デバイスを選択している。
【０１２０】
その後、選択した被制御デバイスにシリアルクロックＳＣＬＫやシリアル入力データＳＩＤを供給する動作、選択した被制御デバイスからシリアル出力データＳＯＤを出力させる動作、シリアルデータの入出力が終了したとき、ＭＰＵ２３が再びＩ／Ｏエキスパンダ３６を選択して、被制御デバイスに対する選択を解除させる動作等は、ＤＡＣ３０ｋで説明した通りである。
【０１２１】
なお、Ｉ／Ｏエキスパンダ３６は、１種類のＨレベルのみを出力し、ＤＡＣ３０ｋのように複数種類のＨレベルを出力することは不可能である。このため、例えば、Ｉ／Ｏエキスパンダ３６のＨレベルが２．５ＶでＬレベルが０Ｖであり、各ＣＭＯＳセンサ３０ａ〜３０ｃのＨレベルが２．５ＶでＬレベルが０Ｖであり、各ＥＥＰＲＯＭ３０ｄ〜３０ｆのＨレベルが３．３ＶでＬレベルが０Ｖであるとすると、Ｉ／Ｏエキスパンダ３６は、各ＣＭＯＳセンサ３０ａ〜３０ｃに対してはそのまま２．５ＶのＨレベルを供給することができるが、各ＥＥＰＲＯＭ３０ｄ〜３０ｆに対してはレベルを変換するためのバッファを介して３．３ＶのＨレベルを供給する必要が生じる。
【０１２２】
なお、複数の被制御デバイスのＨレベルがそれぞれ異なっている場合には、それぞれの被制御デバイスのＨレベルに対応させて、入力されるシリアルクロックＳＣＬＫやシリアル入力データＳＩＤのレベルを変換するためのバッファを設けることが必要となる。
【０１２３】
次に、図１に示したヘッド分離型カメラにおいて、ＣＣＵ１２がカメラヘッド１１の接続を検出する処理動作について、図２０に示すフローチャートを参照して説明する。この動作は、ＣＣＵ１２に電源電力が投入されることにより開始（ステップＳ１３）される。すると、ＭＰＵ２３は、ステップＳ１４で、制御信号バスライン２６を介してカメラヘッド１１の駆動制御部１６にアクセスし、その初期状態が正常であるか否かを判別する。
【０１２４】
そして、駆動制御部１６の初期状態が正常であると判断された場合（ＹＥＳ）、ＭＰＵ２３は、ステップＳ１５で、固体撮像素子１５に対する各種の設定が正常に行なえたか否かを判別する。設定が正常に行なえたと判断された場合（ＹＥＳ）、ＭＰＵ２３は、ステップＳ１６で、カメラヘッド１１から信号バスライン１９を介して映像同期信号が検出されたか否かを判別する。
【０１２５】
映像同期信号が検出されたと判断された場合（ＹＥＳ）、ＭＰＵ２３は、ステップＳ１７で、カメラヘッド１１が正常に接続されていると判断して、ステップＳ１６の処理に戻される。
【０１２６】
また、上記ステップＳ１４で駆動制御部１６の初期状態が正常でないと判断された場合（ＮＯ）、上記ステップＳ１５で固体撮像素子１５に対する各種の設定が正常に行なえなかったと判断された場合（ＮＯ）、または、上記ステップＳ１６で映像同期信号が検出されないと判断された場合（ＹＥＳ）、ＭＰＵ２３は、ステップＳ１７で、カメラヘッド１１が正常に接続されていないと判断して、ステップＳ１４の処理に戻される。
【０１２７】
上記したカメラヘッド１１の接続検出手法によれば、従来のように、カメラヘッド１１から映像同期信号が得られたか否かだけを検出する手法に比べて、格段に正確な検出を行なうことが可能となる。
【０１２８】
なお、この発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。
【符号の説明】
【０１２９】
１１…カメラヘッド、１２…ＣＣＵ、１３…カメラケーブル、１４…撮像レンズ、１５…固定撮像素子、１６…駆動制御部、１７…信号処理部、１８…出力端子、１９…信号バスライン、２０…入力端子、２１…映像信号処理部、２２…出力端子、２３…ＭＰＵ、２４…入力端子、２５…制御端子、２６…制御信号バスライン、２７…制御端子、２８…メモリ部、２９…通信部、３０ａ〜３０ｃ…ＣＭＯＳセンサ、３０ｄ〜３０ｆ…ＥＥＰＲＯＭ、３０ｇ〜３０ｉ…入力端、３０ｊ…出力端、３０ｋ…ＤＡＣ、３０ｌ〜３０ｐ…ゲート部、３１ａ〜３１ｃ…出力端、３１ｄ，３１ｅ…入力端、３１ｆ…ＡＤＣ、３２ａ〜３２ｃ…被制御デバイス、３２ｄ〜３２ｆ…入力端、３２ｇ…出力端、３３…切替器、３３ａ…デコーダ、３３ｂ〜３３ｍ…ゲート部、３４ａ〜３４ｃ…ＣＭＯＳセンサ、３４ｄ〜３４ｆ…信号ライン、３４ｇ…マイクロコンピュータ、３４ｈ〜３４ｊ…信号ライン、３４ｋ…パラレルバス、３４ｌ…ＲＯＭ、３４ｍ…入力端、３４ｎ…出力端、３５ａ…入出力端、３５ｂ…バッファ、３５ｃ…スイッチング素子、３５ｄ…抵抗、３５ｅ…電源端子、３５ｆ…入出力端、３５ｇ…バッファ、３５ｈ…スイッチング素子、３６…Ｉ／Ｏエキスパンダ。
【図１】
2010278899.tif 000003
【図２】
2010278899.tif 000004
【図３】
2010278899.tif 000005
【図４】
2010278899.tif 000006
【図５】
2010278899.tif 000007
【図６】
2010278899.tif 000008
【図７】
2010278899.tif 000009
【図８】
2010278899.tif 000010
【図９】
2010278899.tif 000011
【図１０】
2010278899.tif 000012
【図１１】
2010278899.tif 000013
【図１２】
2010278899.tif 000014
【図１３】
2010278899.tif 000015
【図１４】
2010278899.tif 000016
【図１５】
2010278899.tif 000017
【図１６】
2010278899.tif 000018
【図１７】
2010278899.tif 000019
【図１８】
2010278899.tif 000020
【図１９】
2010278899.tif 000021
【図２０】
2010278899.tif 000022