(57)【要約】【課題】ＧａＮ−ＨＥＭＴにおいて、オーミックコンタクト抵抗を０．１Ω／ｍｍ以下に低減する。【解決手段】ＧａＮ層１９、及びＧａＮ層に起因して発生した活性領域１１ａを含む下地１３と、活性領域上に形成されているゲート電極１５と、活性領域に形成されており、ゲート電極を挟んで互いに離間しかつ対向して形成されている第１及び第２主電極１７ａ及び１７ｂとを具える。そして、第１及び第２主電極と活性領域とが重なる第１及び第２重なり領域２９ａ及び２９ｂの、ゲート幅方向３１に沿った幅ＷＣ１及び幅ＷＣ２は、ゲート電極と活性領域とが重なる第３重なり領域３５の、ゲート幅方向に沿った幅ＷＧの１０倍以上である。【選択図】図１
2010087076.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮ層、及び該ＧａＮ層に起因して発生した活性領域を含む下地と、
前記活性領域上に形成されているゲート電極と、
前記活性領域に形成されており、前記ゲート電極を挟んで互いに離間しかつ対向して形成されている第１及び第２主電極とを具え、
前記第１及び第２主電極と前記活性領域とが重なる第１及び第２重なり領域の、ゲート幅方向に沿った幅ＷＣ１及び幅ＷＣ２は、前記ゲート電極と前記活性領域とが重なる第３重なり領域の、前記ゲート幅方向に沿った幅ＷＧの１０倍以上である
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記下地は、前記ＧａＮ層内に、該ＧａＮ層の厚み方向に垂直な面状に前記活性領域に渡って２次元電子ガス層を具えており、
前記第１及び第２主電極は、前記下地の上側表面から該下地内へと前記２次元電子ガス層よりも深い位置まで貫いて形成されている
ことを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記第１及び第２重なり領域のゲート長に沿った長さが、０．５〜１０．０μｍである
ことを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか一項に記載の半導体装置であって、
前記活性領域は、前記第１重なり領域及び前記第３重なり領域間の領域では、該第１重なり領域から該第３重なり領域に向かって前記ゲート幅方向に沿った幅が徐々に幅狭となっていき、
前記第２重なり領域及び前記第３重なり領域間の領域では、該第２重なり領域から該第３重なり領域に向かって前記ゲート幅方向に沿った幅が徐々に幅狭となっていく
ことを特徴とする半導体装置。
【請求項５】
請求項１〜３のいずれか一項に記載の半導体装置であって、
前記活性領域は、前記第１重なり領域及び前記第３重なり領域間の領域では、前記幅ＷＣ１と同一の幅で、ゲート長方向に沿って該第１重なり領域から該第３重なり領域に向かって延在する第１コンタクト幅領域と、前記幅ＷＧと同一の幅で、ゲート長方向に沿って該第３重なり領域から該第１重なり領域に向かって延在する第１ゲート幅領域とから成り、
前記第２重なり領域及び前記第３重なり領域間の領域では、前記幅ＷＣ２と同一の幅で、ゲート長方向に沿って該第２重なり領域から該第３重なり領域に向かって延在する第２コンタクト幅領域と、前記幅ＷＧと同一の幅で、ゲート長方向に沿って該第３重なり領域から該第２重なり領域に向かって延在する第２ゲート幅領域とから成る
ことを特徴とする半導体装置。
【請求項６】
請求項１〜３のいずれか一項に記載の半導体装置であって、
前記下地は、前記活性領域内であって、前記ゲート電極の下側に、前記ゲート幅方向に沿って互いに離間して配設された少なくとも１つの非活性領域を具える
ことを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置であって、
前期非活性領域は、不純物導入領域として形成されている
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の構造に関し、特にＧａＮ−ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）のオーミックコンタクト抵抗を低減する構造に関する。
【背景技術】
【０００２】
従来から、２次元電子ガス層（以下、２ＤＥＧ層とも称する）を電流通路として使用した電界効果トランジスタとして、ＨＥＭＴが周知である。そして、ＨＥＭＴでは、オーミックコンタクト抵抗を低減することが素子特性の向上のための重要な要因となっている。特にＧａＮ−ＨＥＭＴでは、強固な結晶構造を有するＧａＮを母体としたエネルギーバンドギャップの大きい下地を用いるため、下地とオーミック金属材料との合金化を行うために大きなエネルギーを必要とする。そのため、合金化によるオーミックコンタクトがとれにくく、また、バンドギャップが大きいためにオーミックコンタクト抵抗が大きくなる。従って、特にＧａＮ−ＨＥＭＴにおいては、オーミックコンタクト抵抗を大幅に低減することが望まれている。
【０００３】
ＨＥＭＴにおいて、オーミックコンタクト抵抗を低減するために、オーミック電極が下地の活性領域にオーミックコンタクト接触する領域の、ゲート幅方向に沿った幅ＷＣ（以下、コンタクト幅ＷＣとも称する）を、ゲート幅ＷＧよりも短く設定する構造が周知である（例えば、特許文献１、特許文献２、及び非特許文献１参照）。
【０００４】
特許文献１では、ＧａＡｓ層を電子走行層とし、また、ＡｌＧａＡｓ層を電子供給層として用いたＧａＡｓ−ＨＥＭＴにおいて、コンタクト幅ＷＣを、ゲート幅ＷＧよりも短く設定することによって、オーミックコンタクト抵抗を低減する構造が開示されている。この特許文献１によるＧａＡｓ−ＨＥＭＴでは、オーミック電極と活性領域とが重なる領域の、ゲート幅方向に沿った幅、すなわち実質的なコンタクト幅ＷＣと、ゲート電極と活性領域とが重なる領域の、ゲート幅方向に沿った幅、すなわち実質的なゲート幅ＷＧとが、１（μｍ）＋ＷＧ＜ＷＣ＜５ＷＧを満足するように、活性領域、ゲート電極、及びオーミック電極を形成している。
【０００５】
また、特許文献２では、ＧａＮ層を電子走行層とし、また、ＡｌＧａＮ層を電子供給層として用いたＧａＮ−ＨＥＭＴにおいて、上述した特許文献１と同様に、コンタクト幅をゲート幅よりも大きく設定することによって、オーミックコンタクト抵抗を低減する構造が開示されている。この特許文献２によるＧａＮ−ＨＥＭＴでは、オーミック電極の、ゲート電極と対向する側面を凹凸面とすることによって、実質的なコンタクト幅ＷＣを、ゲート幅ＷＧよりも大きく設定している。
【０００６】
また、特許文献２によるＧａＮ−ＨＥＭＴでは、オーミック電極を下地の上側表面から下地内へ、２次元電子ガス層よりも深い位置まで貫いて形成している。このようにオーミック電極を形成することによって、特許文献２によるＧａＮ−ＨＥＭＴでは、オーミック電極は、２次元電子ガス層との間において直接的にオーミックコンタクトをとる。このような構造を採用することによって、特許文献２によるＧａＮ−ＨＥＭＴでは、オーミック電極及び下地間における接触比抵抗を著しく低減することができる。その結果、特許文献２によるＧａＮ−ＨＥＭＴでは、上述したコンタクト幅ＷＣをゲート幅ＷＧよりも大きく設定する構成と相俟って、効率よくオーミックコンタクト抵抗が低減される。
【０００７】
また、非特許文献１によるＧａＮ−ＨＥＭＴでは、ゲート電極下側の活性領域の一部領域にトレンチを形成することによって、ゲート幅ＷＧを短縮している。非特許文献１によるＧａＮ−ＨＥＭＴでは、ゲート電極の下側に、ゲート幅方向に沿って互いに離間した複数のトレンチを形成している。その結果、非特許文献１によるＧａＮ−ＨＥＭＴでは、これらトレンチが形成されている領域ではゲート電極と活性領域とが接触しておらず、実質的なゲート幅ＷＣは短縮される。そのため、非特許文献１によるＧａＮ−ＨＥＭＴでは、コンタクト幅ＷＣがゲート幅ＷＧよりも大きくなる。
【０００８】
また、ＨＥＭＴのオーミックコンタクト抵抗を低減する他の方法として、下地の最上層に、高濃度でＳｉを導入したＧａＮ層をキャップ層として形成する技術が周知である（例えば、非特許文献２参照）。この非特許文献２に係る構造では、ＧａＮ−ＨＥＭＴにおいて、コンタクト幅ＷＣの単位幅当たりのオーミックコンタクト抵抗を０．５Ω／ｍｍまで低減している。
【特許文献１】特開平７−９９２１０号公報
【特許文献２】特開２００７−１６５４４６号公報
【非特許文献１】電気学会研究会資料  電子材料研究会  ＥＦＭ−０７−１７、田村、他、“多重台形チャネルを持つＡｌＧａＮ／ＧａＮ  ＨＥＭＴの特性”
【非特許文献２】Ｈ．Ｏｋｉｔａ，ｅｔ．ａｌ，“Ｈｉｇｈ  Ｔｒａｎｓ−ｃｏｎｄｕｃｔａｎｃｅ  ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ  ｗｉｔｈ  Ｒｅｃｅｓｓｅｄ  Ｇａｔｅ  ｏｎ  Ｓａｐｐｈｉｒｅ  Ｓｕｂｓｔｒａｔｅ，”ｐｈｙ．Ｓｔａｔ．Ｓｏｌ．（ａ）２００，Ｎｏ．１，ｐｐ．１８７−１９０，２００３．
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、この発明に係る発明者が種々検討したところ、ＧａＮ−ＨＥＭＴの素子特性を十分に引き出すためには、コンタクト幅ＷＣの単位幅当たりのオーミックコンタクト抵抗を０．１Ω／ｍｍ以下に低減するのが好ましいという結論に達した（この詳細は、後述する第１の実施の形態において説明する）。
【００１０】
しかしながら、既に説明したように、ＧａＮ−ＨＥＭＴは、エネルギーバンドギャップが大きいため、ＧａＮ−ＨＥＭＴにおいてオーミックコンタクト抵抗の低減を図る場合、上述した特許文献１、特許文献２、非特許文献１、及び非特許文献２に係る構造では不十分である。
【００１１】
特許文献１では、ＧａＡｓ−ＨＥＭＴにおいてオーミックコンタクト抵抗を低減する構造を開示している。しかし、特許文献１に係る構造では、ＧａＮ−ＨＥＭＴと比してエネルギーバンドギャップの小さいＧａＡｓ−ＨＥＭＴにおいては良好なオーミックコンタクト抵抗を得ることができるが、この構造をＧａＮ−ＨＥＭＴに適用した場合には、オーミックコンタクト抵抗を０．１Ω／ｍｍ以下に低減することができない。
【００１２】
また、特許文献２、非特許文献１、非特許文献２に係るいずれの構造においても、オーミックコンタクト抵抗を０．１Ω／ｍｍ以下に低減するに当たり、その構造に改善の余地がある。
【００１３】
この発明の目的は、ＧａＮ−ＨＥＭＴにおいて、オーミックコンタクト抵抗を０．１Ω／ｍｍ以下に低減することが可能な半導体装置の構造を提供することにある。
【課題を解決するための手段】
【００１４】
上述の目的の達成を図るため、この発明によれば、半導体装置は以下の特徴を有している。
【００１５】
すなわち、この発明による半導体装置は、ＧａＮ層、及びこのＧａＮ層に起因して発生した活性領域を含む下地を具えている。また、半導体装置は、活性領域上に形成されているゲート電極を具えている。また、半導体装置は、活性領域に形成されており、ゲート電極を挟んで互いに離間しかつ対向して形成されている第１及び第２主電極を具えている。
【００１６】
そして、第１及び第２主電極と活性領域とが重なる第１及び第２重なり領域の、ゲート幅方向に沿った幅ＷＣ１及び幅ＷＣ２は、ゲート電極と活性領域とが重なる第３重なり領域の、ゲート幅方向に沿った幅ＷＧの１０倍以上である。
【発明の効果】
【００１７】
この発明による半導体装置では、第１及び第２重なり領域の、ゲート幅方向に沿った幅ＷＣ１及び幅ＷＣ２、すなわち実質的なコンタクト幅ＷＣ１及びＷＣ２を、第３重なり領域の、ゲート幅方向に沿った幅ＷＧ、すなわち実質的なゲート幅ＷＧの１０倍以上とする。その結果、コンタクト幅ＷＣ１及びＷＣ２とゲート幅ＷＧとを同一とした場合のＨＥＭＴと比して、単位幅当たりのオーミックコンタクト抵抗を１／１０以下とすることができる。従って、例えば上述した非特許文献２によるＧａＮ−ＨＥＭＴのように、単位幅当たりのオーミックコンタクト抵抗が０．１Ω／ｍｍよりも大きく、かつ１．０Ω／ｍｍ以下であるデバイスに対して、この発明に係る構造を適用することによって、単位幅当たりのオーミックコンタクト抵抗を０．１Ω／ｍｍ以下に低減することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して、この発明に係る半導体装置、及び半導体装置の製造方法について説明する。なお、各図は、この発明が理解できる程度に、各構成要素の形状、大きさ、及び配置関係を概略的に示してあるに過ぎない。従って、この発明の構成は、何ら図示の構成例にのみ限定されるものではない。
【００１９】
〈第１の実施の形態〉
第１の実施の形態では、ＧａＮ−ＨＥＭＴにおけるコンタクト幅ＷＣ１及びＷＣ２がゲート幅ＷＧの１０倍以上である半導体装置について説明する。
【００２０】
図１（Ａ）は、この発明の第１の実施の形態を説明する概略図であり、下地を上側表面、すなわちＦＥＴ等の素子が形成されている面から見た平面図である。また、図１（Ｂ）は図１（Ａ）に示すＩ−Ｉ線における切り口を矢印方向から見た端面図である。なお、通常、実際の半導体装置では、図１（Ａ）及び（Ｂ）に示す構造体の上側に、例えば層間絶縁層、上部配線層等の上層が形成されているが、これら図１（Ａ）及び（Ｂ）では、第１の実施の形態に係る特徴部分を明瞭に示すためにそれらの上層を省略している。
【００２１】
第１の実施の形態による半導体装置は、活性領域１１ａを含む下地１３を具えている。
【００２２】
下地１３は、従来周知のＡｌＧａＮ／ＧａＮのヘテロ接合面を有する半導体基板である。すなわち、下地１３は、電子走行層として形成されているＧａＮ層１９、及びこのＧａＮ層１９上に電子供給層として形成されているＡｌＧａＮ層２１を含む。より詳細には、下地１３は、まず、例えばＳｉ、ＳｉＣ、またはサファイア等で構成された基板２３、及びこの基板２３の上側に周知のＭＯＣＶＤ法によって形成された例えばＡｌＮまたはＧａＮ等のバッファ層２５を具えている。そして、このバッファ層２５の上側に電子走行層として不純物無添加のＧａＮ層１９、及び電子供給層として不純物無添加のＡｌＧａＮ層２１が周知のＭＯＣＶＤ法、またはＭＢＥ法によって順次形成されている。このような積層構造を形成すると、ＧａＮ層１９とＡｌＧａＮ層２１とのエネルギーバンドギャップの違いから、ＧａＮ層１９内のＡｌＧａＮ層２１との境界付近に、電流通路となる２次元電子ガス層（以下、２ＤＥＧ層とも称する）２７が形成される。この２ＤＥＧ層２７は、ＧａＮ層１９の厚み方向に垂直に面状に形成されている。そして、活性領域１１ａは、下地１３において、このＧａＮ層２１に起因して発生した２ＤＥＧ層２７に対応した領域として形成されている。従って、言い換えれば、２ＤＥＧ層２７は、下地１３中に、活性領域１１ａに渡って面状に形成されている。なお、下地１３における活性領域１１ａの形状、すなわち下地１３の厚み向に対して垂直な面における平面形状については、後に詳細を説明する。
【００２３】
そして、第１の実施の形態による半導体装置では、この下地１３と、下地１３の活性領域１１ａに形成されているゲート電極１５、第１及び第２主電極１７ａ及び１７ｂとからＧａＮ−ＨＥＭＴが構成されている。
【００２４】
ゲート電極１５は、例えばＮｉ及びＡｕを材料として、活性領域１１ａ上に形成されている。
【００２５】
第１及び第２主電極１７ａ及び１７ｂは、２ＤＥＧ層２７とオーミックコンタクトをとるためのオーミック電極として機能する。従って、第１及び第２主電極１７ａ及び１７ｂは、一方がソース電極、また他方がドレイン電極として機能する。そのために、これら第１及び第２主電極１７ａ及び１７ｂ例えばＴｉ及びＡｌを材料として、活性領域１１ａ内にゲート電極１５を挟んで互いに離間しかつ対向して形成されている。
【００２６】
また、第１及び第２主電極１７ａ及び１７ｂは、下地１３の上側表面１３ａから下地１３内へと２ＤＥＧ層２７よりも深い位置まで貫いて形成されている。第１の実施の形態による半導体装置では、このように第１及び第２主電極１７ａ及び１７ｂを形成することによって、第１及び第２主電極１７ａ及び１７ｂと２ＤＥＧ層２７とが直接接した構造となり、その結果、第１及び第２主電極１７ａ及び１７ｂと２ＤＥＧ層２７との間において直接的にオーミックコンタクトをとることができる。そのため、例えば活性領域１１ａ上にオーミック電極を形成する構造を採用した場合と比して、第１及び第２主電極１７ａ及び１７ｂ及び活性領域１１ａ間における接触比抵抗を低減することができる。その結果、第１の実施の形態による半導体装置は、第１及び第２主電極１７ａ及び１７ｂと２ＤＥＧ層２７との間に発生するオーミックコンタクト抵抗の低減において有利な構造となる。
【００２７】
また、このように第１及び第２主電極１７ａ及び１７ｂと２ＤＥＧ層２７との間において直接的にオーミックコンタクトをとることによって、第１の実施の形態による半導体装置では、オーミックコンタクト抵抗の値は、第１及び第２主電極１７ａ及び１７ｂと活性領域１１ａが重なる第１及び第２重なり領域２９ａ及び２９ｂの、矢印で示したゲート幅方向３１に沿った幅（以下、コンタクト幅とも称する）ＷＣ１及びＷＣ２のみに依存する。従って、第１及び第２重なり領域２９ａ及び２９ｂの矢印で示したゲート長方向３３に沿った長さ（以下、コンタクト長とも称する）ＬＣ１及びＬＣ２を設計に応じて自由に設定することができる。ここで、一般的にＨＥＭＴでは、動作遅延等の特性劣化を防止するために、第１及び第２主電極１７ａ及び１７ｂと活性領域１１ａとの間におけるパッド容量を１００ｆＦ／μｍ２以下に抑えるのが好ましい。そして、このパッド容量は、第１及び第２重なり領域２９ａ及び２９ｂの面積に比例する。そこで、第１の実施の形態では、第１及び第２重なり領域２９ａ及び２９ｂのゲート長方向３３に沿った長さＬＣ１及びＬＣ２を短く設定することによって、第１及び第２重なり領域２９ａ及び２９ｂの面積を縮小し、パッド容量を抑制する。より具体的には、確実にパッド容量を１００ｆＦ／μｍ２以下に抑制するために、長さＬＣ１及びＬＣ２を０．５〜１０．０μｍとするのが好ましい。
【００２８】
また、第１の実施の形態による半導体装置では、オーミックコンタクト抵抗を低減するために、第１及び第２主電極１７ａ及び１７ｂが活性領域１１ａとの間でオーミックコンタクトをとる領域のゲート幅方向３１に沿った幅、すなわち上述したコンタクト幅ＷＣ１及びＷＣ２を、ゲート幅ＷＧ、すなわちゲート電極１５と活性領域１１ａとが重なる第３重なり領域３５の、ゲート幅方向３１に沿った幅ＷＧよりも大きく設定する。
【００２９】
ところで、図２は、シミュレーションによって得た、ＧａＮ−ＨＥＭＴにおけるオーミックコンタクト抵抗とドレイン電流との相関関係を示した図である。図２において、縦軸はコンタクト幅における単位当たりのドレイン電流をｍＡ／ｍｍ単位で目盛ってある。また、横軸は、コンタクト幅における単位当たりのオーミックコンタクト抵抗をΩ／ｍｍで目盛ってある。そして、図２における曲線３７は、シート抵抗が５００Ω／□であるＧａＮ−ＨＥＭＴを想定し、Ｖｇ（ゲート電圧）＝０Ｖ、及びＶｄｓ（ソース−ドレイン電圧）＝１０Ｖの条件下においてシミュレーションを行った結果を示している。なお、このシミュレーションは、周知のＧａｔｅｗａｙ  ＰＩＳＣＥＳ  ｖｅｒ３．２を用いて行った。
【００３０】
図２の結果から明らかなように、単位当たりのオーミックコンタクト抵抗が０．１Ω／ｍｍ以下となると、単位幅当たりのドレイン電流が飽和することが分かる。これに対し、単位当たりのオーミックコンタクト抵抗が０．１Ω／ｍｍよりも大きくなると、著しくドレイン電流が低下することが分かる。従って、この図２の結果から、ＧａＮ−ＨＥＭＴにおいて、単位当たりのオーミックコンタクト抵抗を０．１Ω／ｍｍ以下まで低減すれば、２ＤＥＧ層に印加された電圧がオーミックコンタクト抵抗によって降下するのを防止できることが分かる。
【００３１】
そこで、この第１の実施の形態では、単位幅当たりのオーミックコンタクト抵抗が０．１Ω／ｍｍ以下にまで低減できるように、コンタクト幅ＷＣ１及びＷＣ２とゲート幅ＷＧを設定する。
【００３２】
ここで、既に説明したように、第１の実施の形態による半導体装置では、第１及び第２主電極１７ａ及び１７が２ＤＥＧ層２７よりも深い位置まで貫いて形成されているため、オーミックコンタクト抵抗の値は、コンタクト幅ＷＣ１及びＷＣ２に依存する。従って、コンタクト幅ＷＣ１及びＷＣ２を、ゲート幅ＷＧの１０倍以上とすることによって、コンタクト幅における単位幅当たりのオーミックコンタクト抵抗を１／１０以下とすることができる。
【００３３】
第１の実施の形態による半導体装置では、コンタクト幅ＷＣ１及びＷＣ２を、ゲート幅ＷＧの１０倍以上とする。このようにコンタクト幅ＷＣ１及びＷＣ２とゲート幅ＷＧを設定することによって、第１の実施の形態による半導体装置では、単位幅当たりのオーミックコンタクト抵抗を１／１０以下とすることができる。従って、オーミックコンタクト抵抗が０．１Ω／ｍｍよりも大きく、かつ１．０Ω／ｍｍ以下であるデバイス（例えば、上述した非特許文献２によるＧａＮ−ＨＥＭＴ）に対して、この第１の実施の形態による構造を適用することによって、単位幅当たりのオーミックコンタクト抵抗を０．１Ω／ｍｍ以下に低減することができる。
【００３４】
また、第１の実施の形態による半導体装置では、コンタクト幅ＷＣ１及びＷＣ２をゲート幅ＷＧの１０倍以上とするために、活性領域１１ａが上述の以下のような平面形状、すなわち下地１３の厚み向に対して垂直な面における平面形状で形成されている。なお、以下、単に平面形状と称する場合には、下地１３の厚み向に対して垂直な面における平面形状を意味する。
【００３５】
この第１の実施の形態では、活性領域１１ａ内において、実質的にオーミックコンタクトをとる領域である第１及び第２重なり領域２９ａ及び２９ｂが、実質的にゲート電極１５が活性領域１１ａに対して電圧を印加する領域である第３重なり領域３５と比して、ゲート幅方向３１に沿って１０倍以上の幅で形成されている。その結果、コンタクト幅ＷＣ１及びＷＣ２は、ゲート幅ＷＧの１０倍以上の幅となる。
【００３６】
また、活性領域１１ａは、第１重なり領域２９ａ及び第３重なり領域３５間の領域、すなわち第１中間領域３９では、第１重なり領域２９ａから第３重なり領域３５に向かってゲート幅方向３１に沿った幅が徐々に幅狭になる平面形状となっている。また、活性領域１１ａは、第２重なり領域２９ｂ及び第３重なり領域３５間の領域、すなわち第２中間領域４１では、第２重なり領域２９ｂから第３重なり領域３５に向かってゲート幅方向に沿った幅が徐々に幅狭になる平面形状となっている。
【００３７】
また、下地１３の活性領域１１ａ外の領域は、素子分離領域として、周知のイオン注入技術により、例えばＡｒイオン等が下地１３の上側表面１３ａから２ＤＥＧ層２７よりも深く導入されることによって、または、周知のエッチング技術によりも２ＤＥＧ層２７よりも深くトレンチが形成されることによって非活性領域４３となっている。なお、図１（Ｂ）では、イオン注入によって非活性領域４３が形成された場合の構成例を示している。
【００３８】
第１の実施の形態による半導体装置では、第１及び第２重なり領域２９ａ及び２９ｂの、ゲート幅方向３１に沿った幅ＷＣ１及び幅ＷＣ２、すなわち実質的なコンタクト幅ＷＣ１及びＷＣ２を、第３重なり領域３５の、ゲート幅方向３１に沿った幅ＷＧ、すなわち実質的なゲート幅ＷＧの１０倍以上とする。その結果、コンタクト幅ＷＣ１及びＷＣ２とゲート幅ＷＧとを同一とした場合のＨＥＭＴと比して、単位幅当たりのオーミックコンタクト抵抗を１／１０以下とすることができる。従って、例えば上述した非特許文献２によるＧａＮ−ＨＥＭＴのように、単位幅当たりのオーミックコンタクト抵抗が０．１Ω／ｍｍよりも大きく、かつ１．０Ω／ｍｍ以下であるデバイスに対して、この第１の実施の形態に係る構造を適用することによって、ＧａＮ−ＨＥＭＴにおいて単位幅当たりのオーミックコンタクト抵抗を０．１Ω／ｍｍ以下に低減することができる。
【００３９】
〈第２の実施の形態〉
第２の実施の形態では、上述した第１の実施の形態と同様に、ＧａＮ−ＨＥＭＴにおけるコンタクト幅ＷＣ１及びＷＣ２がゲート幅ＷＧの１０倍以上である半導体装置について説明する。
【００４０】
この第２の実施の形態による半導体装置は、活性領域の平面形状が上述した第１の実施の形態による半導体装置と相違する。その他の構成要素及び作用効果は、第１の実施の形態と同様であるので、共通する構成要素については、同一の符号を付し、それらの重複する説明を省略する。
【００４１】
図３は、この発明の第２の実施の形態を説明する概略図であり、下地を上側表面、すなわちＦＥＴ等の素子が形成されている面から見た平面図である。なお、この図３では、図１と同様に、第２の実施の形態に係る特徴部分を明瞭に示すために、例えば層間絶縁層、上部配線層等の上層を省略している。
【００４２】
第２の実施の形態では、第１重なり領域２９ａ及び第３重なり領域３５間の領域、すなわち第１中間領域４５と、第２重なり領域２９ｂ及び第３重なり領域３５間の領域、すなわち第２中間領域４７の平面形状を、上述した第１の半導体装置における第１中間領域３９及び第２中間領域４１（図１（Ａ）参照）の平面形状から変更する。
【００４３】
すなわち、第２の実施の形態では、上述した第１の実施の形態と同様に、活性領域１１ｂ内において、実質的にオーミックコンタクトをとる領域である第１及び第２重なり領域２９ａ及び２９ｂが、実質的にゲート電極１５が活性領域１１ｂに対して電圧を印加する領域である第３重なり領域３５と比して、ゲート幅方向３１に沿って１０倍以上の幅で形成されている。その結果、コンタクト幅ＷＣ１及びＷＣ２は、ゲート幅ＷＧの１０倍以上の幅となる。
【００４４】
第１重なり領域２９ａ及び第３重なり領域３５間の領域、すなわち第１中間領域４５は、第１コンタクト幅領域４９と第１ゲート幅領域５１とから成る。
【００４５】
第１コンタクト幅領域４９は、ゲート幅方向３１に沿った幅がコンタクト幅ＷＣ１と同一幅であり、ゲート長方向３３に沿って第１重なり領域２９ａから第３重なり領域３５に向かって延在している。
【００４６】
第１ゲート幅領域５１は、ゲート幅方向３１に沿った幅がゲート幅ＷＧと同一幅であり、ゲート長方向に沿って第３重なり領域３５から第１重なり領域２９ａに向かって延在している。
【００４７】
また、第２重なり領域２９ｂ及び第３重なり領域３５間の領域、すなわち第２中間領域４７は、第２コンタクト幅領域５３と第２ゲート幅領域５５とから成る。
【００４８】
第２コンタクト幅領域５３は、ゲート幅方向３１に沿った幅がコンタクト幅ＷＣ２と同一幅であり、ゲート長方向３３に沿って第２重なり領域２９ｂから第３重なり領域３５に向かって延在している。
【００４９】
第１ゲート幅領域５５は、ゲート幅方向３１に沿った幅がゲート幅ＷＧと同一幅であり、ゲート長方向に沿って第３重なり領域３５から第２重なり領域２９ｂに向かって延在している。
【００５０】
また、下地１３の活性領域１１ｂ外の領域は、上述した第１の実施の形態と同様に、素子分離領域として、非活性領域４３となっている。
【００５１】
このような平面形状で活性領域１１ｂを形成することによって、この第２の実施の形態による半導体装置では、第１中間領域４５及び第２中間領域４７の面積を、上述した第１の実施の形態による半導体装置における第１中間領域３９及び第２中間領域４１（図１（Ａ）参照）と比して、拡大することができる。
【００５２】
すなわち、上述した第１の半導体装置における第１中間領域３９及び第２中間領域４１（図１（Ａ）参照）のゲート幅方向３１に沿った幅は、それぞれ第３重なり領域３５に向かって徐々に幅狭となる。これに対して、この第２の実施の形態による半導体装置では、第１中間領域４５は、ゲート幅方向３１に沿った幅がコンタクト幅ＷＣ１と同一幅である第１コンタクト幅領域４９、及びゲート幅方向３１に沿った幅がゲート幅ＷＧと同一幅である第１ゲート幅領域５１から成る。また、第２中間領域４７は、第２コンタクト幅領域５３、及び第２ゲート幅領域５５から成る。従って、第２の実施の形態による半導体装置では、第１ゲート幅領域５１及び第２ゲート幅領域５５のゲート長方向３３に沿った長さＬＧ−Ｃ１及びＬＧ−Ｃ２を可能な限り短く設定することによって、第１中間領域４５及び第２中間領域４７における、第１コンタクト幅領域４９及び第２コンタクト幅領域５３が占める面積の割合を、第１ゲート幅領域５１及び第２ゲート幅領域５５よりも大きくする。これによって、第２の実施の形態による半導体装置では、第１中間領域４５及び第２中間領域４７の面積を、上述した第１の半導体装置における第１中間領域３９及び第２中間領域４１（図１（Ａ）参照）と比して拡大することができる。
【００５３】
その結果、第２の実施の形態による半導体装置では、半導体装置の作動時において、ゲート電極１５と、第１及び第２主電極１７ａ及び１７ｂとの間に生じる抵抗を、第１の半実施の形態による半導体装置と比して低減することができる。従って、当然のことながら、半導体装置の作動時において、ソース電極として用いられる第１主電極１７ａまたは第２主電極１７ｂと、ゲート電極１５との間に発生するソース−ゲート抵抗が低減される。これによって、第２の実施の形態による半導体装置では、第１の半実施の形態による半導体装置と比して、ソース−ゲート抵抗及びオーミックコンタクト抵抗の和であるソース抵抗が低減される。その結果、第２の実施の形態による半導体装置は、相互コンダクタンスの寄生抵抗を効率よく抑制することができるため、ＨＥＭＴの動作特性の向上において有利な構造といえる。
【００５４】
ところで、第２の実施の形態による半導体装置では、製造プロセスにおいて、まず、例えば周知のレジスト技術を用いて下地１３上にマスクを形成し、その後、周知のエッチング技術またはイオン注入技術を用いたことによって非活性領域４３を形成する。そして、マスクの下側の領域として残存した非エッチング領域または非イオン注入領域が活性領域１１ｂとなる。そして、既に説明したように、第２の実施の形態による半導体装置では、第１中間領域４５及び第２中間領域４７の面積を大きく設定するために、第１ゲート幅領域５１及び第２ゲート幅領域５５の長さＬＧ−Ｃ１及びＬＧ−Ｃ２を可能な限り短く設定する。そこで、第２の実施の形態による半導体装置では、この非活性領域４３及び活性領域１１ｂ形成工程において形成される、これら非活性領域４３及び活性領域１１ｂの寸法誤差、すなわち、例えば上記マスクのパターン合わせマージン等を考慮して、長さＬＧ−Ｃ１及びＬＧ−Ｃ２を例えば、０．４μｍ程度に設定するのが好ましい。
【００５５】
このように、第２の実施の形態による半導体装置では、上述した平面形状で活性領域１１ｂを形成することによって、第１の実施の形態と同様に、ＧａＮ−ＨＥＭＴにおいてオーミックコンタクト抵抗を０．１Ω／ｍｍ以下に低減できるのみでなく、ソース抵抗をも低減することができる。
【００５６】
〈第３の実施の形態〉
第３の実施の形態では、上述した第１の実施の形態及び第２の実施の形態と同様に、ＧａＮ−ＨＥＭＴにおけるコンタクト幅ＷＣ１及びＷＣ２がゲート幅ＷＧの１０倍以上である半導体装置について説明する。
【００５７】
この第３の実施の形態による半導体装置は、コンタクト幅ＷＣ１及びＷＣ２とゲート幅ＷＧを上述の比で形成するにために、ゲート電極の下側に非活性領域を形成する点において上述した第１の実施の形態及び第２の実施の形態による半導体装置と相違する。その他の構成要素及び作用効果は、第１の実施の形態及び第２の実施の形態と同様であるので、共通する構成要素については、同一の符号を付し、それらの重複する説明を省略する。
【００５８】
図４は、この発明の第３の実施の形態を説明する概略図であり、下地を上側表面、すなわちＦＥＴ等の素子が形成されている面から見た平面図である。なお、この図４では、図１及び図３と同様に、第３の実施の形態に係る特徴部分を明瞭に示すために、例えば層間絶縁層、上部配線層等の上層を省略している。
【００５９】
第３の実施の形態において、活性領域１１ｃは、従来周知の一般的な半導体装置（例えば上述した特許文献２参照）と同様に、素子分離領域としての非活性領域４３によって矩形に区画されて形成されている。
【００６０】
そして、第３の実施の形態では、上述した第１の実施の形態及び第２の実施の形態と同様に、活性領域１１ｃ内において、実質的にオーミックコンタクトをとる領域である第１及び第２重なり領域２９ａ及び２９ｂを、実質的にゲート電極１５が活性領域１１ｃに対して電圧を印加する領域である第３重なり領域３５と比して、ゲート幅方向３１に沿って１０倍以上の幅とする。そのために、第３の実施の形態では、下地１３の活性領域１１ｃ内において、ゲート電極１５の下側ゲート電極１５の下側、すなわち第３重なり領域３５に、非活性領域５７が形成されている。
【００６１】
このように、第３重なり領域３５に非活性領域５７を形成することによって、第３重なり領域３５内において、ゲート電極１５が活性領域１１ｃと接触する領域は、非活性領域５７によって分断される。これによって、実質的なゲート幅ＷＧも分断され、短くなる。ずなわち、第３重なり領域３５内において、非活性領域５７が形成されずに活性領域として残存した各領域３５ａの、ゲート幅方向３１に沿った各幅Ｗｇの合計が実質的なゲート幅ＷＧとなる。従って、第３の実施の形態では、これら各幅Ｗｇを調節することによって、コンタクト幅ＷＣ１及びＷＣ２をゲート幅ＷＧの１０倍以上の幅とすることができる。
【００６２】
第３の実施の形態では、非活性領域５７を形成して、コンタクト幅ＷＣ１及びＷＣ２をゲート幅ＷＧの１０倍以上の幅とするため、活性領域１１ｃの面積を、上述した第１の実施の形態及び第２の実施の形態における活性領域１１ａ及び１１ｂと比して、さらに拡大することができる。従って、第３の実施の形態では、第１の実施の形態及び第２の実施の形態と同様に、ＧａＮ−ＨＥＭＴにおいてオーミックコンタクト抵抗を０．１Ω／ｍｍ以下に低減できるのみでなく、第１の実施の形態及び第２の実施の形態と比して、より効率良くソース抵抗を低減するができる。
【００６３】
非活性領域５７は、ゲート幅方向３１に沿って互いに離間させて、少なくとも１つ配設する。なお、第３の実施の形態では、非活性領域５７の全体を第３重なり領域３５内に配設する構成、または、非活性領域５７を第３重なり領域３５内から第３重なり領域３５外に渡って配設する構成のいずれとしても良い。図４では、４つの非活性領域５７を、それぞれ全体的に第３重なり領域３５内に配設した構成例を示している。
【００６４】
また、非活性領域５７は、エッチングによるトレンチとしてではなく、イオン注入によって、例えばＡｒイオン等が導入された不純物導入領域として、下地１３の上側表面１３ａに段差を設けることなく形成されているのが好ましい。このように、不純物導入領域として非活性領域５７が形成されることによって、第３の実施の形態による半導体装置では、動作時において各領域３５ａに生じる熱集中が分散される。その結果、第３の実施の形態では、オーミックコンタクト抵抗及びソース抵抗を低減できるのみでなく、良好な温度特性を有した半導体装置を提供することができる。
【図面の簡単な説明】
【００６５】
【図１】（Ａ）は、この発明の第１の実施の形態を説明する平面図である。（Ｂ）は（Ａ）に示すＩ−Ｉ線における切り口を矢印方向から見た端面図である。
【図２】ＧａＮ−ＨＥＭＴにおけるオーミックコンタクト抵抗とドレイン電流との相関関係をシミュレーションした図である。
【図３】この発明の第２の実施の形態を説明する平面図である。
【図４】この発明の第３の実施の形態を説明する平面図である。
【符号の説明】
【００６６】
１１ａ、１１ｂ、１１ｃ：活性領域
１３：下地
１５：ゲート電極
１７ａ、１７ｂ：第１及び第２主電極
１９：ＧａＮ層
２１：ＡｌＧａＮ層
２３：基板
２５：バッファ層
２７：２次元電子ガス層（２ＤＥＧ層）
２９ａ、２９ｂ：第１及び第２重なり領域
３１：ゲート幅方向
３３：ゲート長方向
３５：第３重なり領域
３９、４５：第１中間領域
４１、４７：第２中間領域
４３、５７：非活性領域
４９：第１コンタクト幅領域
５１：第１ゲート幅領域
５３：第２コンタクト幅領域
５５：第２ゲート幅領域
【図１】
2010087076.tif 000003
【図２】
2010087076.tif 000004
【図３】
2010087076.tif 000005
【図４】
2010087076.tif 000006