(57)【要約】【課題】Ｔ型構造のゲート電極の傘部と拡散層の間に生じる寄生容量を低減した電界効果トランジスタ及びその電界効果トランジスタの製造方法を提供する。【解決手段】半絶縁性単結晶ＧａＡｓよりなる基板１１上に、バッファ層１２、第１電子供給層１３、チャネル層１４、第２電子供給層１５、拡散層１６、キャップ層１７が順次積層されて半導体積層部１０が形成される。そして、この半導体積層部１０の表面に設けた第１絶縁膜１８の下方であって、かつＴ型構造のゲート電極２１に隣接した位置に空洞部２５を設けた。【選択図】図１
2010027987.tif 000002
【特許請求の範囲】
【請求項１】
基板上に積層した半導体積層部と、
前記半導体積層部の表面に設けた絶縁膜と、
前記絶縁膜に開口部を設け形成したゲート電極と、
前記絶縁膜の下方であって、前記ゲート電極に隣接した空洞部とを備えた電界効果トランジスタ。
【請求項２】
前記半導体積層部は、前記基板上にバッファ層、第１電子供給層、チャネル層、第２電子供給層、拡散層、キャップ層を順次積層して形成され、
前記空洞部は、前記キャップ層をエッチングして形成されている請求項１記載の電界効果トランジスタ。
【請求項３】
前記拡散層の材料と前記キャップ層の材料とは、エッチング特性が異なる材料構成であり、
前記空洞部は、前記キャップ層を選択的にエッチングして形成されている請求項２記載の電界効果トランジスタ。
【請求項４】
前記ゲート電極は、支柱部と、当該支柱部から張り出した傘部を有するＴ型電極であり、
前記空洞部は、少なくとも前記傘部の直下方全体に亘って形成されている請求項１〜３のいずれか１項に記載の電界効果トランジスタ。
【請求項５】
前記絶縁膜は、ＳｉＮとした請求項１〜４のいずれか１項に記載の電界効果トランジスタ。
【請求項６】
電子供給層とチャネル層とを形成した基板上に、エッチングレートが異なる拡散層とキャップ層を順次積層するステップと、
前記キャップ層の表面に絶縁膜を設けるステップと、
前記絶縁膜に開口部を設けるステップと、
前記開口部から前記キャップ層及び前記拡散層に不純物を拡散してゲート領域を形成するステップと、
前記拡散層にダメージを与えないエッチング液により、前記キャップ層のうち前記開口部から露出した領域に加えて前記絶縁膜に被覆された一部の領域までエッチング除去して、前記一部の領域を空洞化するステップと、
前記ゲート領域上に前記空洞化した領域を残してＴ型ゲート電極を形成するステップと、を有する電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタ及びその製造方法に関するものである。
【背景技術】
【０００２】
ＧａＡＳ系などの化合物半導体層を持った化合物半導体系の電界効果トランジスタ（ＦＥＴ）は、電子移動度が高く、良好な高周波特性を有することから、携帯電話など高周波領域の分野で広く用いられている。
【０００３】
この高周波領域に用いられる化合物半導体系の電界効果トランジスタとしては、高移動度トランジスタ（HEMT：High Electron Mobility Transistor）がある。また、エピタキシャル構造で、ある程度の格子不整合を許容した擬似格子接合高電子移動度トランジスタ（PHEMT：Pseudomorphic HEMT）がある（特許文献１参照）。
【０００４】
ここで、従来の擬似格子接合高電子移動度トランジスタ（以下、「ＰＨＥＭＴ」とする。）の製造方法について以下に説明をする。図４及び図５は、従来のＰＨＥＭＴの製造方法を示した製造工程図である。
【０００５】
従来のＰＨＥＭＴは、まず、図４（ａ）に示すように半絶縁性単結晶のＧａＡｓよりなる基板１０１の上に、不純物が添加されていないバッファ層１０２、その上に第１電子供給層１０３、チャネル層１０４を形成する。次に、チャネル層１０４の上に第２電子供給層１０５、拡散層（ショットキー層）１０６、キャップ層１０７を順次積層して半導体積層部１００を形成する。
【０００６】
次に、図４（ｂ）のように、半導体積層部１００の最上層のキャップ層１０７をリソグラフィ技術とウェットエッチング技術を用いてパターニングし、キャップ層を後述するドレイン及びソースが形成される領域を残して除去する。その後、図４（ｃ）に示すように、半導体積層部１００上に、プラズマＣＶＤ（Chemical Vapor Deposition）法を用いて、例えばＳｉＮのような第１絶縁膜１０８を成膜する。
【０００７】
そして、図４（ｄ）に示すように、リソグラフィ技術とＲＩＥ技術を用いて、第１絶縁膜１０８をパターニングして開口部Ｋ１１を形成する。その後、図４（ｅ）に示すように、例えば６００℃程度の温度でｐ型不純物である亜鉛（Ｚｎ）をキャップ層１０７及び拡散層１０６に拡散させてｐ型低抵抗領域を形成してゲート領域１０９を形成する。
【０００８】
その後、図４（ｆ）のように、インプラ技術を用いて、例えばボロンをドープして、素子間分離層１１０を形成する。その後、図５（ａ）に示すように、メタル、例えばＴｉ／Ｐｔ／Ａｕ等を成膜し、リソグラフィ技術とＲＩＥ技術を用いパターニングを実施し、支柱部１１１ａとこの支柱部１１１ａから張り出した傘部１１１ｂを有するＴ型構造のゲート電極１１１を形成する。
【０００９】
さらに、図５（ｂ）に示すように、例えばＳｉＮのような第２絶縁膜１１２を成膜し、図５（ｃ）のようにリソグラフィ技術とＲＩＥ技術を用いてソース電極１１３やドレイン電極１１４を形成するためのパターニングを実施して開口部Ｋ１２を形成する。
【００１０】
その後、図５（ｄ）に示すように形成した開口部Ｋ１２を介してオーミックメタル（例えばＡｕＧｅ／Ｎｉなど）を形成することで、ソース電極１１３やドレイン電極１１４を形成しＰＨＥＭＴが完成する。
【００１１】
このように製造される従来のＰＨＥＭＴは、図６（ａ）に示すように、基板１０１上に形成した半導体積層部１００の上面に、シリコン窒化膜などの第１絶縁膜１０８を介してＴ型構造のゲート電極１１１が形成されることになる。
【００１２】
【特許文献１】特開平１１−１５０２６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、従来のＰＨＥＭＴは、図６に示すようにＴ型構造のゲート電極１１１の傘部１１１ｂと拡散層１０６との間のゲート電極１１１の支柱部１１１ａ近傍に発生する寄生容量Ｃ１（図６（ｂ）参照）により、ＰＨＥＭＴの性能が制限されていた。例えば、ＰＨＥＭＴを高周波信号用のスイッチとして使用した場合、この寄生容量Ｃ１の影響により広帯域に亘ってスイッチオフ時の信号遮断特性を向上させることが難しい。そこで、本発明は、ゲート電極の傘部と拡散層の間に生じる寄生容量を低減した電界効果トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１４】
そこで、かかる目的を達成すべく、請求項１に記載の発明は、基板上に積層した半導体積層部と、半導体積層部の表面に設けた絶縁膜と、この絶縁膜に開口部を設け形成したゲート電極と、絶縁膜の下方であって、ゲート電極に隣接した空洞部とを備えることとした。
【００１５】
また、請求項２に記載の発明は、請求項１に記載の電界効果トランジスタにおいて、半導体積層部は、基板上にバッファ層、第１電子供給層、チャネル層、第２電子供給層、拡散層、キャップ層を順次積層して形成され、空洞部は、キャップ層をエッチングして形成されるものである。
【００１６】
また、請求項３に記載の発明は、請求項２に記載の電界効果トランジスタにおいて、拡散層の材料とキャップ層の材料とは、エッチング特性が異なる材料構成であり、空洞部は、キャップ層を選択的にエッチングして形成されるものである。
【００１７】
また、請求項４に記載の発明は、請求項１〜３のいずれか１項に記載の電界効果トランジスタにおいて、ゲート電極は、支柱部と、当該支柱部から張り出した傘部を有するＴ型電極であり、空洞部は、少なくとも当該傘部の直下方全体に亘って形成されるものである。
【００１８】
また、請求項５に記載の発明は、請求項１〜４のいずれか１項に記載の電界効果トランジスタにおいて、絶縁膜は、ＳｉＮとしたものである。
【００１９】
また、請求項６に記載の発明は、電子供給層とチャネル層とを形成した基板上に、エッチングレートが異なる拡散層とキャップ層を順次積層するステップと、前記キャップ層の表面に絶縁膜を設けるステップと、前記絶縁膜に開口部を設けるステップと、前記開口部から前記キャップ層及び前記拡散層に不純物を拡散してゲート領域を形成するステップと、前記拡散層にダメージを与えないエッチング液により、前記キャップ層のうち前記開口部から露出した領域に加えて前記絶縁膜に被覆された一部の領域までエッチング除去して、前記一部の領域を空洞化するステップと、前記ゲート領域上に前記空洞化した領域を残してＴ型ゲート電極を形成するステップと、を有するものである。
【発明の効果】
【００２０】
本発明によれば、絶縁膜に開口部を設け形成したゲート電極と、絶縁膜の下方であって、ゲート電極に隣接した空洞部とを備えたことにより、ゲート電極に隣接した空洞部によって寄生容量を大きく低減した電界効果トランジスタを提供できる。従って、本発明の電界効果トランジスタを例えば高周波信号用のスイッチとして使用したとき、スイッチオフ状態における寄生容量が減少するため、遮断特性を向上させることができる。
【発明を実施するための最良の形態】
【００２１】
本発明の実施の形態に係る電界効果トランジスタは、基板上に積層した半導体積層部と、半導体積層部の表面に設けた絶縁膜と、この絶縁膜に開口部を設け形成したゲート電極と、絶縁膜の下方であって、ゲート電極に隣接した空洞部とを備えたものである。
【００２２】
かかる構成によれば、ゲート電極に隣接した空洞部によってゲート電極と拡散層の間に誘電率の低い空気の層をもうけることができるので、寄生容量を大きく低減することができる。従って、例えば、電界効果トランジスタを例えば高周波信号用のスイッチとして使用したとき、スイッチオフ時における寄生容量が減少するため、スイッチオフ時に信号遮断特性を向上させることができる。
【００２３】
また、半導体積層部は、基板上にバッファ層、第１電子供給層、チャネル層、第２電子供給層、拡散層、キャップ層を順次積層して形成され、空洞部は、キャップ層をエッチングして形成される。
【００２４】
かかる構成によれば、プラズマＣＶＤによって絶縁膜形成を行った場合に生じるキャップ層のプラズマダメージのうちゲート電極近傍のプラズマダメージをエッチングによって除去することができるので、特性の安定した電界効果トランジスタを提供できるようになる。
【００２５】
また、拡散層の材料とキャップ層の材料とは、エッチング特性が異なる材料構成であり、空洞部は、キャップ層を選択的にエッチングして形成される。
【００２６】
かかる構成によれば、拡散層はエッチングせずに、キャップ層を選択的にエッチングすることができる。従って、エッチングによる特性の変化が少なく、特性の安定した電界効果トランジスタを提供できるようになる。
【００２７】
また、ゲート電極は、支柱部と、当該支柱部から張り出した傘部を有するＴ型構造の電極（Ｔ型電極）であり、空洞部は、少なくとも傘部の直下方全体に亘って形成されているものである。
【００２８】
かかる構成によれば、張り出した傘部と拡散層との間の寄生容量が低減するので、寄生容量の少ない特性を有する電界効果トランジスタを提供できる。
【００２９】
また、絶縁膜をＳｉＮで形成することにより、高いバリア性を有する寄生容量の少ない特性を有する電界効果トランジスタを提供できる。
【００３０】
また、本実施形態に係る電界効果トランジスタの製造方法は、電子供給層とチャネル層とを形成した基板上に、エッチングレートが異なる拡散層とキャップ層を順次積層し、キャップ層の表面に絶縁膜を設け、絶縁膜に開口部を設ける。その後、開口部からキャップ層及び拡散層に不純物を拡散してゲート領域を形成し、拡散層にダメージを与えないエッチング液により、キャップ層のうち開口部から露出した領域に加えて絶縁膜に被覆された一部の領域までエッチング除去して、一部の領域を空洞化する。さらに、ゲート領域上に空洞化した領域を残してＴ型構造のゲート電極を形成する。
【００３１】
かかる方法によれば、半導体積層部上にプラズマＣＶＤ法によって成膜した絶縁膜直下のキャップ層をウェットエッチングによって除去するので、ゲート電極近傍にはプラズマダメージが存在しなくすることができるので高精度な素子を成できる。また、ソース電極及びドレイン電極をゲート電極形成後に形成することにより、ゲート電極とドレイン電極/ソース電極間の距離を規定できるので、リソグラフィ装置の精度に依存することなく特性の安定した電界効果型トランジスタを提供できるようになる。
【００３２】
以下、本発明の一実施形態について図面を参照しながら詳細に説明する。図１は、本実施形態に係わる電界効果トランジスタの構造を示す構成図である。本実施形態の電界効果トランジスタは、例えばＧａＡｓ（ガリウム砒素）などの原子価３及び５の元素からなるIII−Ｖ族化合物半導体の一つである。また、本実施形態では、高移動度トランジスタのうち、ある程度の格子不整合を許容した擬似格子接合高電子移動度トランジスタを例に説明する。
【００３３】
本発明の実施の形態に係わる電界効果トランジスタは、基板１１上にバッファ層１２、第１電子供給層１３、チャネル層１４、第２電子供給層１５、拡散層１６、キャップ層１７をエピタキシャル成長して形成した半導体積層部１０を有している。
【００３４】
なお、基板１１は半絶縁性の単結晶ＧａＡｓで形成され、バッファ層１２は不純物が添加されていないＧａＡｓで形成され、第１電子供給層１３はｎ型不純物としてシリコンを添加したｎ型ＡｌＧａＡｓで形成されている。また、チャネル層（電子走行層とも呼ぶ）１４は不純物を添加しないｉ−ＩｎＧａＡｓで形成され、第２電子供給層１５はｎ型不純物としてシリコンを添加したｎ型ＡｌＧａＡｓで形成されている。また、拡散層（ショットキー層とも呼ぶ）１６はｎ型不純物としてシリコンを添加したｎ型ＡｌＧａＡｓで形成され、キャップ層１７はｎ型不純物としてシリコンを添加したｎ＋ＧａＡｓで形成されている。
【００３５】
半導体積層部１０の上面は、第１絶縁膜１８が設けられている。この第１絶縁膜１８は、シリコン窒化膜（ＳｉＮ膜）で形成されている。かかるＳｉＮ膜は、比誘電率が高く薄膜化ができるので、後述するゲート電極２１の絶縁膜として特に好適である。
【００３６】
半導体積層部１０の表面の第１絶縁膜１８には、開口部Ｋ１を設けている。また、キャップ層１７には第１絶縁膜１８の開口部Ｋ１よりも大きい開口が設けている。そして、このキャップ層１７の開口の中央部及び第１絶縁膜１８の開口部Ｋ１にはゲート電極２１が形成される。このゲート電極２１は、支柱部２１ａと、支柱部２１ａから張り出した傘部２１ｂを有するＴ型構造の電極であり、支柱部２１ａの下端は拡散層１６の上面に配置され、傘部２１ｂは第１絶縁膜１８の上面に配置される。また、ゲート電極２１を形成した表面側には、後述する開口部Ｋ２を除き第２絶縁膜２２が成膜される。
【００３７】
ゲート電極２１の支柱部２１ａが位置する拡散層１６の領域は、ｐ型不純物である亜鉛（Ｚｎ）を拡散層１６に拡散させて形成したｐ型低抵抗領域１９であり、電界効果トランジスタのゲート領域である。
【００３８】
そして、第１絶縁膜１８の下方であって、ゲート電極２１の支柱部２１ａに隣接したキャップ層１７には、キャップ層１７をエッチングして形成した空洞部２５を備えている。
【００３９】
このように、ゲート電極２１と拡散層１６の間に位置するキャップ層１７に空洞を設けることにより、ゲート電極２１と拡散層１６の間が誘電率の低い空気の層となるため、ゲート電極２１と拡散層１６との間の寄生容量Ｃ２（図１（ｂ）参照）を減らすことができる。
【００４０】
従って、例えば、この電界効果トランジスタをスイッチＩＣとして使用するときに、電界効果トランジスタがオフ時の寄生容量を低減できることにより、スイッチオフ時の信号遮断特性を向上させることができる。
【００４１】
また、拡散層１６の材料とキャップ層１７の材料とは、エッチング特性が異なる材料構成であり、空洞部２５は、キャップ層１７を選択的にエッチングして形成したものである。
【００４２】
すなわち、拡散層１６はエッチングの速度が遅い材料を用い、キャップ層１７のエッチング速度を速い材料を用いることにより、キャップ層１７を選択的にエッチングすることができ、その結果、キャップ層１７に空洞部２５を含む開口を設けることが可能となる。
【００４３】
この空洞部２５は、少なくともゲート電極２１の傘部２１ｂの直下方全体に亘って形成されている。
【００４４】
このように、空洞部２５がゲート電極２１の傘部２１ｂの張り出し部の全体に亘って形成されることにより、ゲート電極２１の傘部２１ｂと拡散層１６との間はすべて空洞部２５の領域となる。従って、この空洞部２５によって傘部２１ｂと拡散層１６との間の誘電率を小さくすることができ、寄生容量Ｃ２（図１（ｂ）参照）をより低減できる。
【００４５】
なお、この空洞部２５は、ゲート電極２１の支柱部２１ａから傘部２１ｂの端までの距離をＷ１、ゲート電極２１の支柱部２１ａから空洞部２５の端までの距離Ｗ２とすると、Ｗ１≦Ｗ２とする領域にすることでさらに寄生容量を可及的に低減できる。
【００４６】
また、半導体積層部１０の表面に形成した第１絶縁膜１８及び第２絶縁膜２２には開口部Ｋ２が形成され、この開口部Ｋ２を介してキャップ層１７上にオーミックメタル（例えばＴｉ／Ｐｔ／Ａｕなど）が成膜されソース電極２３及びドレイン電極２４が形成される。第２絶縁膜２２は、ＳｉＮ膜とすることで、ゲート電極２１とソース電極２３及びドレイン電極２４間の絶縁に優れ、しかも比誘電率が高く薄膜化ができるので、小型化電子機器に搭載する電界効果トランジスタの絶縁材料として特に好適である。
【００４７】
このような電界効果型トランジスタは、次のようにして製造することができる。図２及び図３は、本発明の実施の形態に係わる電界効果トランジスタの製造工程を示した図である。
【００４８】
図２（ａ）のように、半絶縁性の単結晶ＧａＡＳよりなる基板１１上に、例えば不純物が添加されていないＧａＡｓをエピタキシャル成長させてバッファ層１２を形成する。
【００４９】
次に、バッファ層１２の上にｎ型不純物としてシリコンを添加した、例えばｎ型ＡｌＧａＡｓ層をエピタキシャル成長させて第１電子供給層１３を形成する。その後、形成した第１電子供給層１３の上に、例えば不純物を添加しないｉ−ＩｎＧａＡｓをエピタキシャル成長させてチャネル層（電子走行層）１４を形成する。
【００５０】
次に、チャネル層１４の上に、例えばｎ型不純物としてシリコンを添加したｎ型ＡｌＧａＡｓ層をエピタキシャル成長させて第２電子供給層１５を形成する。その後、形成した第２電子供給層１５の上にｎ型不純物を添加した、例えばｎ型ＡｌＧａＡｓ層をエピタキシャル成長させて拡散層１６を形成する。
【００５１】
次に、形成した拡散層１６の上に、例えばｎ型不純物としてシリコンを添加したｎ型ＧａＡｓ層をエピタキシャル成長させてキャップ層１７を形成する。このようにして、基板１１、バッファ層１２、第１電子供給層１３、チャネル層１４、第２電子供給層１５、拡散層１６、キャップ層１７を順次エピタキシャル成長させて、積層して半導体積層部１０を形成する。
【００５２】
その後、半導体積層部１０の表面に例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により、シリコン窒化膜（ＳｉＮ膜）を堆積して第１絶縁膜１８を形成する。即ち、半導体積層部１０の最上層にあるキャップ層１７の上には、第１絶縁膜１８が形成された状態となる。
【００５３】
次に、図２（ｂ）に示すように、第１絶縁膜１８をリソグラフィ技術とＲＩＥ技術を用いて、第１絶縁膜１８をパターニングして開口部Ｋ１を開口する。その後、図２（ｃ）に示すように、開口部Ｋ１を介して、例えば６００℃程度の温度でｐ型不純物である亜鉛（Ｚｎ）をキャップ層１７及び拡散層１６に拡散させてｐ型低抵抗領域１９を形成する。
【００５４】
次に、図２（ｄ）に示すように、キャップ層１７と拡散層１６で選択性の高いエッチング薬液、例えばクエン酸エッチング液を使って、キャップ層１７をウェットエッチングによりエッチングする。このキャップ層１７のエッチング領域は、ｐ型低抵抗領域１９の一部を含み、かつ第１絶縁膜１８の開口部Ｋ１よりも広い領域Ｈ１、Ｈ２まで形成する。ここでは、後で形成する支柱部２１ａと支柱部２１ａから張り出した傘部２１ｂを有するＴ型構造のゲート電極２１の少なくとも傘部２１ｂの直下方全体に亘って形成する。
【００５５】
次に、図２（ｅ）に示すように、キャップ層１７の部分がエッチングされたベース領域であるｐ型低抵抗領域１９上に、例えばチタン、白金、金を開口部Ｋ１を介して順次蒸着を行い、その後パターンニングをして、ゲート電極２１を形成する。また、メサエッチングにより素子間分離層２０を形成する。
【００５６】
ゲート電極２１は、形成する支柱部２１ａと支柱部２１ａから張り出した傘部２１ｂを有するＴ型構造の電極であり、このゲート電極２１の支柱部２１ａと第１絶縁膜１８の下側との間にエッチング領域Ｈ１、Ｈ２からなる空洞部２５が形成されることになる。従って、エッチング領域Ｈ１、Ｈ２を傘部２１ｂの領域よりも大きくすると、傘部２１ｂと拡散層１６の間の寄生容量をより小さくすることができて好適である。特に、傘部２１ｂの直下方全体に亘って空洞部２５を形成することにより、傘部２１ｂと拡散層１６との間の寄生容量をより低減することができる。
【００５７】
また、第１絶縁膜１８を形成する際のプラズマＣＶＤによって生じたキャップ層１７のプラズマダメージは、エッチングによって除去されることになるので、特性の安定した電界効果トランジスタを提供できるようになる。
【００５８】
次に、図３（ａ）に示すように、ゲート電極２１の上部側を覆うように例えばシリコン窒化膜（ＳｉＮ膜）を堆積して第２絶縁膜２２を形成する。
【００５９】
次に、図３（ｂ）に示すように、第２絶縁膜２２及び第１絶縁膜１８をエッチングによって選択的に除去してｐ型低抵抗領域１９を挟むソース電極形成領域及びドレイン電極形成領域である開口部Ｋ２を開口する。その後、図３（ｃ）に示すように、例えば、ＡｕＧｅ、ニッケル及び金を順に蒸着してソース電極２３及びドレイン電極２４をそれぞれ形成し、図１に示す電界効果トランジスタを完成させる。
【００６０】
このような製造方法としたことにより、ソース電極２３及びドレイン電極２４をゲート電極２１形成後に形成することにより、ゲート電極２１とソース電極２３、ゲート電極２１とドレイン電極２４間の距離を規定できる。従って、リソグラフィ装置の精度に依存することなく特性の安定した電界効果型トランジスタを提供できるようになる。
【００６１】
なお、本発明の実施の形態に係わる電界効果トランジスタは、例えば、移動体通信システムなどのおける無線通信装置に好ましく用いられる。この無線通信装置としては、特に、通信周波数がＵＨＦ帯以上であるものが望ましい。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施の形態に係わる電界効果トランジスタの構造を示す図である。
【図２】本発明の実施の形態に係わる電界効果トランジスタの製造方法を示した図である。
【図３】本発明の実施の形態に係わる電界効果トランジスタの製造方法を示した図である。
【図４】従来の電界効果トランジスタの一構成例の断面図である。
【図５】従来の電界効果トランジスタの製造方法を示した図である。
【図６】従来の電界効果トランジスタの製造方法を示した図である。
【符号の説明】
【００６３】
１０    半導体積層部
１１    基板
１２    バッファ層
１３    第１電子供給層
１４    電子走行層（キャリア層）
１５    第２電子供給層
１６    ショットキー層（拡散層）
１７    キャップ層
１８    第１絶縁膜
２１    ゲート電極
２２    第２絶縁膜
２３    ソース電極
２４    ドレイン電極
２５    空洞部
【図１】
2010027987.tif 000003
【図２】
2010027987.tif 000004
【図３】
2010027987.tif 000005
【図４】
2010027987.tif 000006
【図５】
2010027987.tif 000007
【図６】
2010027987.tif 000008