(57)【要約】【課題】本発明は、スリープモード時に外部から供給されるデータを正確に読込むことができる半導体集積回路を提供することを目的とする。【解決手段】内蔵する中央処理装置２１がスリープモードとなって動作を停止又は遅くする半導体集積回路であって、外部から供給される割込み信号のエッジ検出を行ってエッジ検出信号を生成するエッジ検出手段２３と、外部から供給されるデータをエッジ検出信号の供給により保持するデータ保持手段２２を有し、割込み信号によって中央処理装置２１がスリープモードからアクティブモードとなった後にデータ保持手段の保持するデータを中央処理装置に読込む。【選択図】    図１
2010062392.tif 000002
【特許請求の範囲】
【請求項１】
内蔵する中央処理装置がスリープモードとなって動作を停止又は遅くする半導体集積回路であって、
外部から供給される割込み信号のエッジ検出を行ってエッジ検出信号を生成するエッジ検出手段と、
外部から供給されるデータを前記エッジ検出信号の供給により保持するデータ保持手段を有し、
前記割込み信号によって前記中央処理装置がスリープモードからアクティブモードとなった後に前記データ保持手段の保持するデータを前記中央処理装置に読込むことを特徴とする半導体集積回路。
【請求項２】
請求項１記載の半導体集積回路は、電池の充放電電流を検出して積算することで電池残量を算出することを特徴とする半導体集積回路。
【請求項３】
請求項２記載の半導体集積回路において、
前記外部から供給されるデータは、外部回路のステイタスデータであることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路に係り、内蔵する中央処理装置がスリープモードとなって動作を停止又は遅くする半導体集積回路に関する。
【背景技術】
【０００２】
図４は従来の電池パックの一例の構成図を示す。同図中、電池パックは、リチウムイオン電池１と、フューエルゲージＩＣ２と、保護ＩＣ３を有している。電池パックは、電源端子５，６及び通信端子７が携帯電話、デジタルカメラ等の電池使用機器に接続される。
【０００３】
フューエルゲージＩＣ２は、ＣＰＵ２Ａの他にメモリや通信回路などを内蔵しており、リチウムイオン電池１の充放電電流を検出し、検出した充放電電流をデジタルデータに変換して積算することで電池残量を算出し、算出した電池残量を通信回路により、携帯電話、デジタルカメラ等の電池使用機器に送信する。
【０００４】
保護ＩＣ３は、リチウムイオン電池１の充電時の過充電を検出したとき、又は放電時の過放電を検出したとき、充放電経路に設けられたスイッチ４をオフすることで、リチウムイオン電池１の充電又は放電を停止させる。また、保護ＩＣ３はスイッチ４のオフ時に過充電又は過放電等のステイタスデータを生成し、割込み信号と共にフューエルゲージＩＣ２供給する。
【０００５】
なお、特許文献１には、データ処理手段の制御モード中に電池残量の測定モードを設け、測定モード中は電池からの供給電流を最小限に抑制する制御を行って省電力化を図ることが記載されている。
【特許文献１】特開２００５−１２９６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
フューエルゲージＩＣ２は、電池残量を測定するためのものであるが、フューエルゲージＩＣ２自身もリチウムイオン電池から動作電源を供給しているため、フューエルゲージＩＣ２の消費電流をできる限り低減する必要がある。
【０００７】
このため、リチウムイオン電池の充放電が長期間行われない状況では、フューエルゲージＩＣ２はスリープモードとなり、フューエルゲージＩＣ２に内蔵されたＣＰＵ２Ａは動作を停止又は遅くする。
【０００８】
このようなフューエルゲージＩＣ２のスリープモードにおいて、リチウムイオン電池１の充電又は放電が開始され保護ＩＣ３が過充電又は過放電を検出する場合がある。このような場合、図５に示すように、フューエルゲージＩＣ２のＣＰＵ２Ａがスリープモードで動作を停止又は遅くしている時点ｔ１に割込み信号が立ち上がると、ＣＰＵ２Ａは通常の高速動作を行うアクティブモードに戻るためにスタックポインタアクセスを行い、更に、時点ｔ２〜ｔ４の間で割込みに対応するためベクタアドレスリード等の処理を実行する。そして、時点ｔ４において、保護ＩＣ３から供給されるステイタスデータを読込む。
【０００９】
すなわち、割込み信号が立ち上がる時点ｔ１からステイタスデータを読込む時点ｔ４までに時間が掛かり、時点ｔ１から時点ｔ４までの間の時点ｔ３において保護ＩＣ３の出力するステイタスデータが変化した場合には、ＣＰＵ２Ａは時点ｔ１におけるステイタスデータを正しく読込むことができないという問題があった。
【００１０】
本発明は上記の点に鑑みてなされたもので、スリープモード時に外部から供給されるデータを正確に読込むことができる半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一実施態様による半導体集積回路は、内蔵する中央処理装置（２１）がスリープモードとなって動作を停止又は遅くする半導体集積回路であって、
外部から供給される割込み信号のエッジ検出を行ってエッジ検出信号を生成するエッジ検出手段（２３）と、
外部から供給されるデータを前記エッジ検出信号の供給により保持するデータ保持手段（２２）を有し、
前記割込み信号によって前記中央処理装置（２１）がスリープモードからアクティブモードとなった後に前記データ保持手段（２２）の保持するデータを前記中央処理装置（２１）に読込む。
【００１２】
好ましくは、前記半導体集積回路は、電池の充放電電流を検出して積算することで電池残量を算出する。
【００１３】
好ましくは、前記外部から供給されるデータは、外部回路のステイタスデータである。
【００１４】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１５】
本発明によれば、スリープモード時に外部から供給されるデータを正確に読込むことができる。
【発明を実施するための最良の形態】
【００１６】
＜半導体集積回路の構成＞
図１は、本発明の半導体集積回路であるフューエルゲージＩＣを用いた電池パックの一実施形態の構成図を示す。同図中、電池パックは、リチウムイオン電池１１と、フューエルゲージＩＣ１２と、保護ＩＣ１３を有している。電池パックは、電源端子１５，１６及び通信端子１７が携帯電話、デジタルカメラ等の電池使用機器に接続され、また、充電時には電源端子１５，１６が充電回路に接続される。
【００１７】
フューエルゲージＩＣ１２は、ＣＰＵ（中央処理装置）２１、レジスタ回路２２、エッジ検出回路２３、インタフェース回路２４を内蔵すると共に、この他にも図示しないメモリや通信回路などを内蔵しており、端子１２ａ，１２ｂ，１２ｃ等の測定電圧からリチウムイオン電池１１の充放電電流を検出し、検出した充放電電流をデジタルデータに変換して積算することで電池残量を算出し、算出した電池残量を通信回路により端子１２ｄ，１７を介して携帯電話、デジタルカメラ等の電池使用機器に送信する。
【００１８】
保護ＩＣ１３は、リチウムイオン電池１１の充電時の過充電を検出したとき、又は放電時の過放電を検出したとき、充放電経路に設けられたスイッチ１４をオフすることで、リチウムイオン電池１の充電又は放電を停止させる。また、保護ＩＣ１３はスイッチ１４のオフ時に過充電又は過放電等の状態を表すステイタスデータを生成し、割込み信号と共にフューエルゲージＩＣ１２供給する。
【００１９】
リチウムイオン電池の充放電が長期間行われない状況では、フューエルゲージＩＣ２はスリープモードとなり、フューエルゲージＩＣ１２に内蔵されたＣＰＵ２１は動作を停止又は遅くする。
【００２０】
また、フューエルゲージＩＣ１２には、保護ＩＣ１３からステイタスデータが供給される端子１２ｅ，１２ｆにレジスタ回路２２が接続され、保護ＩＣ１３から割込み信号が供給される外部端子１２ｇにエッジ検出回路２３が接続されている。
【００２１】
エッジ検出回路２３は、割込み信号の立ち上がりエッジを検出し、エッジ検出信号を生成してレジスタ回路２２に供給すると共に、インタフェース回路２４を介してＣＰＵ２１に供給する。
【００２２】
レジスタ回路２２は、エッジ検出回路２３からエッジ検出信号を供給された時点で端子１２ｅ，１２ｆに供給されるステイタスデータをラッチして、インタフェース回路２４を介してＣＰＵ２１に供給する。なお、ステイタスデータは２ビットに限らず１ビット又は３ビット以上であっても良い。
【００２３】
＜レジスタ回路及びエッジ検出回路の構成＞
図２は、レジスタ回路及びエッジ検出回路の一実施形態の回路構成図を示す。同図中、ステイタスデータの１ビット目が供給される端子１２ｅはトライステートバッファ３１を介してデータバスＤＢ１に接続され、データバスＤＢ１によりインタフェース回路２４の端子Ｄ１に接続されている。また、データバスＤＢ１はラッチ回路３２の入力端子に接続され、ラッチ回路３２の出力端子はトライステートバッファ３３を介して端子１２ｅに接続され、ラッチ回路３２の制御端子にはインタフェース回路２４の端子ＷＥからイネーブル信号ＷＥが供給されている。
【００２４】
また、ステイタスデータの２ビット目が供給される端子１２ｆはトライステートバッファ３４を介してデータバスＤＢ２に接続され、データバスＤＢ２によりインタフェース回路２４の端子Ｄ２に接続されている。また、データバスＤＢ２はラッチ回路３５の入力端子に接続され、ラッチ回路３５の出力端子はトライステートバッファ３６を介して端子１２ｆに接続され、ラッチ回路３５の制御端子にはインタフェース回路２４の端子ＷＥからイネーブル信号ＷＥが供給されている。
【００２５】
ラッチ回路３７は、入力端子にインタフェース回路２４の端子ＯＣから出力制御信号ＯＣが供給され、ラッチ回路３７の制御端子にインタフェース回路２４の端子ＯＣＥからイネーブル信号ＯＣＥが供給されたときに出力制御信号ＯＣをラッチする。ラッチされた出力制御信号ＯＣはトライステートバッファ３３，３６の制御端子に供給される。また、トライステートバッファ３１，３４の制御端子にはインタフェース回路２４の端子ＲＥからイネーブル信号ＲＥが供給されている。
【００２６】
つまり、インタフェース回路２４からイネーブル信号ＲＥが出力されると、端子１２ｅ，１２ｆのステイタスデータがトライステートバッファ３１、３４を通して端子Ｄ１，Ｄ２からインタフェース回路２４に取り込まれる。
【００２７】
また、インタフェース回路２４からイネーブル信号ＷＥが出力されると、インタフェース回路２４の端子Ｄ１，Ｄ２から出力されるデータがラッチ回路３２、３５にラッチされてトライステートバッファ３３，３６の入力端子に供給される。
【００２８】
更に、インタフェース回路２４からイネーブル信号ＯＣＥが出力されたときに、インタフェース回路２４からの出力制御信号ＯＣがラッチ回路３７にラッチされてトライステートバッファ３３、３６の制御端子に供給され、これにより、ラッチ回路３２、３５にラッチされているインタフェース回路２４からの出力データがトライステートバッファ３３，３６から端子１２ｅ，１２ｆに出力される。つまり、端子１２ｅ，１２ｆは入出力端子として使用される。
【００２９】
エッジ検出回路２３は、端子１２ｇの信号電圧が所定の閾値を超えたときに一定パルス幅のパルスを出力する単安定マルチバイブレータ（ＭＭ）４０で構成されている。単安定マルチバイブレータ４０は端子１２ｇに供給される信号電圧が閾値を超えると立ち上がりエッジ検出信号を生成してレジスタ回路２２及びインタフェース回路２４の割込み端子ＩＮＴに供給する。
【００３０】
レジスタ回路２２は、ラッチ回路４１，４２を有している。ラッチ回路４１は、入力端子を端子１２ｅに接続され、出力端子をデータバスＤＢ１に接続されており、ラッチ回路４１の制御端子に単安定マルチバイブレータ４０からエッジ検出信号を供給されると端子１２ｅから供給されるデータをラッチして、データバスＤＢ１からインタフェース回路２４の端子Ｄ１に供給する。
【００３１】
また、ラッチ回路４２は、入力端子を端子１２ｆに接続され、出力端子をデータバスＤＢ２に接続されており、ラッチ回路４２の制御端子に単安定マルチバイブレータ４０からエッジ検出信号を供給されると端子１２ｆから供給されるデータをラッチして、データバスＤＢ２からインタフェース回路２４の端子Ｄ２に供給する。
【００３２】
ここで、フューエルゲージＩＣ１２のスリープモードにおいて、リチウムイオン電池１１の充電又は放電が開始され保護ＩＣ３が過充電又は過放電を検出する場合について考える。このような場合、図３に示すように、フューエルゲージＩＣ２のＣＰＵ２１がスリープモードで停止中の時点ｔ１１に割込み信号が立ち上がると、ＣＰＵ２１は通常の高速動作を行う動作状態に戻るためにスタックポインタアクセスを行い、更に、時点ｔ１３〜ｔ１５の間で割込みに対応するためベクタアドレスリード等の処理を実行する。
【００３３】
これと共に、時点ｔ１１から僅かに遅れる時点ｔ１２でエッジ検出回路２３はエッジ検出信号を生成し、これによりレジスタ回路２２はステイタスデータ［００］を保持する。その後、時点ｔ１５より前の時点ｔ１４においてステイタスデータが［００］から［１１］に変化したとしても、ＣＰＵ２１は時点ｔ１２でレジスタ回路２２に保持されたステイタスデータを、時点ｔ１５においてレジスタ回路２２から読込む。このため、割込み信号が立ち上がった時点ｔ１２のステイタスデータ［００］を正確に読込むことができる。
【００３４】
なお、上記の実施形態では、半導体集積回路としてフューエルゲージＩＣを例に取って説明したが、半導体集積回路としては、スリープモードで内蔵するＣＰＵ２１が動作を停止又は遅くするものであれば、フューエルゲージＩＣ以外であっても良く、上記実施形態に限定されるものではない。この場合、外部から割込み信号と共に供給されるデータとしてはステイタスデータ以外のどのような種類のデータであっても良い。更には、割込み信号のエッジ検出は、割込みがハイアクティブの場合の立ち上がりエッジ検出に限らず、割込みがローアクティブの場合の立ち下がりエッジ検出であっても良い。
【図面の簡単な説明】
【００３５】
【図１】本発明の半導体集積回路であるフューエルゲージＩＣを用いた電池パックの一実施形態の構成図である。
【図２】レジスタ回路及びエッジ検出回路の一実施形態の回路構成図である。
【図３】本発明のフューエルゲージＩＣの動作を説明するための図である。
【図４】従来の電池パックの一例の構成図である。
【図５】従来のフューエルゲージＩＣの動作を説明するための図である。
【符号の説明】
【００３６】
１１  リチウムイオン電池
１２  フューエルゲージＩＣ
１３  保護ＩＣ
１５，１６  電源端子
１７  通信端子
２１  ＣＰＵ
２２  レジスタ回路
２３  エッジ検出回路
２４  インタフェース回路
３１，３３，３４，３６  トライステートバッファ
３２，３５，３７，４１，４２  ラッチ回路
４０  単安定マルチバイブレータ
【図１】
2010062392.tif 000003
【図２】
2010062392.tif 000004
【図３】
2010062392.tif 000005
【図４】
2010062392.tif 000006
【図５】
2010062392.tif 000007