(57)【要約】【課題】抵抗変化素子の記憶部へのプラズマチャージングダメージや、加工による機械的な応力やダメージを防ぐ不揮発性記憶装置とその製造方法を提供する。【解決手段】基板１０１上で第１の層間絶縁層１０６を貫通して形成されたコンタクトホール１０７に形成されたコンタクトプラグ１０７ａと、コンタクトプラグ１０７ａからなる第１の電極１０９と第１の層間絶縁層１０６との上に形成された第２の層間絶縁層１１１を貫通して、かつ複数の第１の電極１０９の上部が露出して形成された溝部１１２と、この溝部１１２の側壁と底部に形成され、かつ第１の電極１０９と接続された金属酸化物である第１の抵抗変化層１１４ａと第１の抵抗変化層１１４ａより酸素含有量が少ない金属酸化物である第２の抵抗変化層１１４ｂからなる抵抗変化層１１４と、第２の抵抗変化層１１４ｂに隣接して形成され、かつ溝部１１２の内部に充填された第２の電極１１６とを備える。【選択図】図１
2010212541.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１の層間絶縁層と、
前記基板上で前記第１の層間絶縁層を貫通して形成されたコンタクトホールに形成された第１の電極と、
前記第１の電極および前記第１の層間絶縁層の上に形成された第２の層間絶縁層と、
前記第２の層間絶縁層を貫通して、かつ複数の前記第１の電極の上部が露出して形成された溝部と、
前記溝部の側壁および底部に形成され、かつ複数の前記第１の電極と接続された金属酸化物である第１の抵抗変化層と、
前記第１の抵抗変化層に隣接し、前記第１の抵抗変化層より酸素含有率が少ない金属酸化物である第２の抵抗変化層と
からなる抵抗変化層と、
前記第２の抵抗変化層に隣接して形成され、かつ前記溝部の内部に充填された第２の電極と、
を備え、
前記第１の電極と前記第２の電極とに挟まれた前記抵抗変化層が、電気的パルスの印加により抵抗値を増加または減少する特性を有する記憶領域を構成し、前記記憶領域において前記抵抗値の変化により情報を記憶し、または前記抵抗値により情報の読み出しを行うことを特徴とする不揮発性記憶装置。
【請求項２】
基板と、
前記基板上に形成された第１の層間絶縁層と、
前記基板上で前記第１の層間絶縁層を貫通して形成されたコンタクトホール内に形成されたコンタクトプラグと、
前記コンタクトホール内でかつ前記コンタクトプラグの上方に前記コンタクトプラグを被覆して形成された第１の電極と、
前記第１の電極および前記第１の層間絶縁層の上に形成された第２の層間絶縁層と、
前記第２の層間絶縁層を貫通して、かつ複数の前記第１の電極の上部が露出して形成された溝部と、
前記溝部の側壁および底部に形成され、かつ複数の前記第１の電極と接続された金属酸化物である第１の抵抗変化層と、
前記第１の抵抗変化層に隣接し、前記第１の抵抗変化層より酸素含有量が少ない金属酸化物である第２の抵抗変化層と
からなる抵抗変化層と、
前記第２の抵抗変化層に隣接して形成され、かつ前記溝部の内部に充填された第２の電極と、
を備え、
前記第１の電極と前記第２の電極とに挟まれた前記抵抗変化層が、電気的パルスの印加により抵抗値を増加または減少する特性を有する記憶領域を構成し、前記記憶領域において前記抵抗値の変化により情報を記憶し、または前記抵抗値により情報の読み出しを行うことを特徴とする不揮発性記憶装置。
【請求項３】
前記第１の抵抗変化層および前記第２の抵抗変化層は、遷移金属酸化物を主たる抵抗変化材料とすることを特徴とする請求項１または２に記載の不揮発性記憶装置。
【請求項４】
前記遷移金属酸化物は、タンタル、ハフニウム、またはジルコニウムの酸化物のうち１つを主たる抵抗変化材料とすることを特徴とする請求項３に記載の不揮発性記憶装置。
【請求項５】
前記基板と前記第１の電極との間に互いに平行に形成され前記第１の電極と電気的に接続された複数の第１の配線と、
前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行に、かつ前記複数の第１の配線に立体交差するように形成され、前記第２の電極に電気的に接続された複数の第２の配線とをさらに備え、
前記複数の第１の配線と前記複数の第２の配線との立体交差点に対応して前記記憶領域が設けられた請求項１から４のいずれか１項に記載の不揮発性記憶装置。
【請求項６】
前記第１の電極と前記第１の配線の間に非オーミック性素子が形成されていることを特徴とする請求項５に記載の不揮発性記憶装置。
【請求項７】
基板上に第１の層間絶縁層を形成する第１の層間絶縁層形成工程と、
前記第１の層間絶縁層を貫通してコンタクトホールを形成するコンタクトホール形成工程と、
前記コンタクトホール内に第１の電極を埋め込んで形成する第１の電極形成工程と、
前記第１の電極を覆い前記第１の層間絶縁層上に第２の層間絶縁層を形成する第２の層間絶縁層形成工程と、
前記第２の層間絶縁層を貫通して複数の前記第１の電極の上部を露出させて溝部を形成する溝部形成工程と、
前記溝部の側壁および底部に形成され、かつ複数の前記第１の電極と接続された金属酸化物である第１の抵抗変化層を形成する第１の抵抗変化層形成工程と、
前記第１の抵抗変化層に隣接し、前記第１の抵抗変化層より酸素含有量が少ない金属酸化物である第２の抵抗変化層を形成する第２の抵抗変化層形成工程と、
第２の電極を前記第２の抵抗変化層に隣接して形成し、かつ少なくとも前記溝部の内部に充填し、前記第２の電極、前記第１の抵抗変化層および前記第２の抵抗変化層を前記第２の層間絶縁層の表面が露出するまでＣＭＰ法により除去する第２の電極形成工程と、
を備えた不揮発性記憶装置の製造方法。
【請求項８】
基板上に第１の層間絶縁層を形成する第１の層間絶縁層形成工程と、
前記第１の層間絶縁層を貫通してコンタクトホールを形成するコンタクトホール形成工程と、
前記コンタクトホール内にコンタクトプラグを埋め込んで形成するコンタクトプラグ形成工程と、少なくとも前記コンタクトプラグの上部を除去して凹部を形成したのちに前記凹部に第１の電極を埋め込む電極埋め込み工程とからなる第１の電極形成工程と、
前記第１の電極を覆い前記第１の層間絶縁層上に第２の層間絶縁層を形成する第２の層間絶縁層形成工程と、
前記第２の層間絶縁層を貫通して複数の前記第１の電極の上部が露出させて溝部を形成する溝部形成工程と、
前記溝部の側壁および底部に形成され、かつ複数の前記第１の電極と接続された金属酸化物である第１の抵抗変化層を形成する第１の抵抗変化層形成工程と、
前記第１の抵抗変化層に隣接し、前記第１の抵抗変化層より酸素含有量が少ない金属酸化物である第２の抵抗変化層を形成する第２の抵抗変化層形成工程と、
第２の電極を前記第２の抵抗変化層に隣接して形成し、かつ少なくとも前記溝部の内部に充填し、前記第２の電極、前記第１の抵抗変化層および前記第２の抵抗変化層を前記第２の層間絶縁層の表面が露出するまでＣＭＰ法により除去する第２の電極形成工程と、
を備えた不揮発性記憶装置の製造方法。
【請求項９】
前記第１の抵抗変化層および前記第２の抵抗変化層は、遷移金属酸化物を主たる抵抗変化材料とすることを特徴とする請求項７または８に記載の不揮発性記憶装置の製造方法。
【請求項１０】
前記遷移金属酸化物は、タンタル、ハフニウム、あるいはジルコニウムの酸化物のうち１つを主たる抵抗変化材料とすることを特徴とする請求項９に記載の不揮発性記憶装置の製造方法。
【請求項１１】
前記基板と前記第１の電極との間に互いに平行に形成され、前記第１の電極と電気的に接続された複数の第１の配線を形成する第１の配線形成工程と、
前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行に、かつ前記複数の第１の配線に立体交差するように形成され、前記第２の電極に電気的に接続された複数の第２の配線を形成する第２の配線形成工程と
をさらに備え、
前記複数の第１の配線と前記複数の第２の配線との立体交差点に対応して記憶領域が設けられた請求項７から１０のいずれか１項に記載の不揮発性記憶装置の製造方法。
【請求項１２】
前記第１の電極と前記第１の配線の間に非オーミック性素子を形成する非オーミック性素子形成工程をさらに備えたことを特徴とする請求項１１に記載の不揮発性記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧パルスの印加により安定に保持する抵抗値が変化する不揮発性記憶装置とその製造方法に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴い、携帯型情報機器および情報家電などの電子機器が、より一層高機能化している。そのため、半導体素子を含む不揮発性記憶装置の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化および高品質化の要求が高まっている。
【０００３】
こうした要求に対して、不揮発性記憶装置の１つである半導体記憶装置において、半導体プロセスを用いて微細化による高集積化および大容量化が進められているが、半導体プロセスにおいては、ドライエッチングプロセスが多用されている。このようなドライエッチングプロセスのうち、例えばプラズマエッチングプロセスのようなプラズマプロセスを不揮発性記憶装置の製造プロセスに使用すると、半導体素子がプラズマダメージを受けてしまうという課題があった。また、半導体素子がプラズマダメージを受けると、作製した半導体素子の初期動作や動作特性にばらつきを生じ、半導体素子の品質が安定しないという課題も生じていた。
【０００４】
このようなプラズマダメージを回避し、安定に動作する高信頼性の不揮発性記憶装置およびその製造方法が提案されている。
【０００５】
例えば、プラズマダメージのうちエッチング時の反応性プラズマガスによる物理的な損傷や欠陥を生じるダメージを与えることなく、高信頼性、高集積化に対応した記憶装置を高誘電体膜または強誘電体膜を用いて形成することが提案されている（例えば、特許文献１参照）。このような従来技術においては、まず、基板上に形成されたトランジスタの上に層間絶縁膜を形成し、トランジスタのソース電極あるいはドレイン電極上にコンタクトホールとプラグを形成する。そして、このプラグおよび層間絶縁膜上に、別の絶縁膜を形成したのち、プラグ上の層間絶縁膜に溝を形成する。そして、この溝を含む層間絶縁膜上に溝形状と層間絶縁膜の表面に沿って薄い導電膜を形成したのち、ＣＭＰ法によりエッチバックする。
【０００６】
以上のプロセスにより、溝内に下部電極を形成し、そののちに下部電極と層間絶縁膜上に高誘電体膜または強誘電体膜と導電膜をこの順に薄膜として形成し、これらを同時にパターニングすることにより、半導体記憶装置を形成している。このような製造方法はプラズマプロセスを使用しないので、エッチング時の反応性プラズマガスによる物理的な損傷や欠陥を生じるダメージを与えることがなく、高信頼性、高集積化に対応した半導体記憶装置を形成することができるとしている。
【特許文献１】特開２０００−１９６０３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、プラズマダメージについては、主に不揮発性記憶装置の一部が反応性プラズマガスによる物理的な損傷や欠陥を生じるダメージ（第１のダメージ）と、プラズマの電荷によるチャージングダメージ（第２のダメージ）とが問題となっている。
【０００８】
高誘電体膜または強誘電体膜を使用したキャパシタにおいては、反応性プラズマガスによるエッチングプラズマにより、酸素や強誘電体膜にＰＺＴ膜を用いた場合では鉛などが欠損し、リーク電流などによる強誘電体キャパシタ特有の特性劣化が、上記第１のダメージとして課題となっている。上記背景技術で説明した技術においては、この課題の解決策が記載されている。上記第２のダメージは、エッチングプラズマの電荷がエッチング中に上部電極および下部電極間を流れることにより、上下電極間に形成されている酸化物の酸素や空孔などを移動させ、酸化物の酸素状態を変化させるプラズマダメージである。キャパシタでは高誘電体膜または強誘電体膜は絶縁体膜であり、プラズマの電荷は流れることはなく、プラズマの電荷によるチャージングダメージを受けることはない。
【０００９】
一方、下部電極と抵抗変化層（酸化物）と上部電極で構成され、抵抗変化層が電気的パルスの印加により抵抗値が増加または減少し、その抵抗値の変化を情報として記憶する不揮発性記憶装置（抵抗変化型不揮発性記憶装置、ＲｅＲＡＭ）においては、抵抗変化層を構成する酸化物の酸素がその動作に寄与しているため、抵抗変化層の酸素濃度制御が必要である。
【００１０】
しかしながら、ドライエッチングを用いて抵抗変化層を加工すると、エッチングプラズマの電荷がエッチング中に上部電極および下部電極間を流れ、これにより抵抗変化層内の酸素や空孔が移動し酸素濃度が乱れることで、初期動作や動作特性にばらつきを生じさせてしまうという課題がある。
【００１１】
本発明は、上記課題を解決するものであり、抵抗変化素子を含むメモリセルを用いた不揮発性記憶装置において、プラズマプロセスを用いずに製造し、反応性プラズマガスによる物理的な損傷や欠陥を生じるダメージ、およびプラズマの電荷によるチャージングダメージが生じない不揮発性記憶装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の不揮発性記憶装置は、基板と、基板上に形成された第１の層間絶縁層と、基板上で第１の層間絶縁層を貫通して形成されたコンタクトホールと、コンタクトホールに形成されたコンタクトプラグと、コンタクトプラグからなる第１の電極と、第１の電極および第１の層間絶縁層の上に形成された第２の層間絶縁層と、第２の層間絶縁層を貫通して、かつ複数の第１の電極の上部が露出して形成された溝部と、溝部の側壁および底部に形成され、かつ複数の第１の電極と接続された金属酸化物である第１の抵抗変化層と、第１の抵抗変化層に隣接し、第１の抵抗変化層より酸素含有量が少ない金属酸化物である第２の抵抗変化層とからなる抵抗変化層と、第２の抵抗変化層に隣接して形成され、かつ溝部の内部に充填された第２の電極とを備え、第１の電極と前記第２の電極とに挟まれた抵抗変化層が、電気的パルスの印加により抵抗値を増加または減少する特性を有する記憶領域を構成し、記憶領域において抵抗値の変化により情報を記憶し、または抵抗値により情報の読み出しを行う構成からなる。
【００１３】
このような構成とすることにより、抵抗変化素子の記憶領域は溝部の底部に形成され、反応性プラズマガスによる物理的な損傷や欠陥を生じるダメージとプラズマの電荷によるチャージングダメージによる抵抗変化層内の酸素濃度の乱れを低減できるので、劣化はもちろん初期動作や動作特性にばらつきの少ない高品質の不揮発性記憶装置を実現することができる。
【００１４】
また、抵抗変化を主として発生する、酸素含有量が多い第１の抵抗変化層を、酸素含有量が少なく抵抗の低い第２の抵抗変化層で覆ってから上部電極を形成するため、上部電極を形成する際に用いられるスパッタやめっきによるプロセスダメージ、例えば、上部電極形成にスパッタ法を用いた場合では、スパッタガスによる高濃度酸素層の表面荒れや不純物の打ち込み等、また、メッキを用いた場合ではメッキ液との酸化還元による高濃度酸素層を構成する元素の欠損等を防止することができる。これにより、抵抗変化層の上部電極側を、抵抗変化動作時の高濃度酸素層への酸素供給を行い、かつ、上部電極形成時の高濃度酸素層へのプロセスダメージを防止する機能を有する低濃度酸素層とすることで、初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置を実現することができる。
【００１５】
また、抵抗変化素子を作製するための専用のマスクが必要のない不揮発性記憶装置の構成であるので従来の不揮発性記憶装置に比べて低コストで製造することができる。さらに、抵抗変化素子の上部電極となる第２の電極は溝部の中に配置され配線としても共用して使用することができるので、さらにマスク枚数を低減して低コストで製造することができる。さらに、抵抗変化素子の記憶領域は溝部底部の一部に構成することができるので、不揮発性記憶装置の高集積化を実現することができる。
【００１６】
また、本発明の不揮発性記憶装置は、基板と、基板上に形成された第１の層間絶縁層と、基板上で前記第１の層間絶縁層を貫通して形成されたコンタクトホールに形成されたコンタクトプラグと、コンタクトホール内でかつコンタクトプラグの上方にコンタクトプラグを被覆して形成された第１の電極と、第１の電極および第１の層間絶縁層の上に形成された第２の層間絶縁層と、第２の層間絶縁層を貫通して、かつ複数の第１の電極の上部が露出して形成された溝部と、溝部の側壁および底部に形成され、かつ複数の第１の電極と接続された金属酸化物である第１の抵抗変化層と、第１の抵抗変化層に隣接し、第１の抵抗変化層より酸素量が少ない金属酸化物である第２の抵抗層とからなる抵抗変化層と、第２の抵抗変化層に隣接して形成され、かつ溝部の内部に充填された第２の電極とを備え、第１の電極と第２の電極とに挟まれた抵抗変化層が、電気的パルスの印加により抵抗値を増加または減少する特性を有する記憶領域を構成し、記憶領域において抵抗値の変化により情報を記憶し、または抵抗値により情報の読み出しを行う構成からなる。
【００１７】
このような構成とすることにより、抵抗変化素子の記憶領域は溝部の底部に形成され、反応性プラズマガスによる物理的な損傷や欠陥を生じるダメージとプラズマの電荷によるチャージングダメージによる抵抗変化層内の酸素濃度の乱れがないので、劣化はもちろん初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置を実現することができる。
【００１８】
また、抵抗変化を主として発生する、酸素含有量が多い第１の抵抗変化層を、酸素含有量が少なく抵抗の低い第２の抵抗変化層で覆ってから上部電極を形成するため、上部電極を形成する際に用いられるスパッタやめっきによるプロセスダメージ、例えば、上部電極形成にスパッタ法を用いた場合では、スパッタガスによる高濃度酸素層の表面荒れや不純物の打ち込み等、また、メッキを用いた場合ではメッキ液との酸化還元による高濃度酸素層を構成する元素の欠損等を防止することができる。これにより、抵抗変化層の上部電極側を、抵抗変化動作時の高濃度酸素層への酸素供給を行い、かつ、上部電極形成時の高濃度酸素層へのプロセスダメージを防止する機能を有する低濃度酸素層とすることで、初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置を実現することができる。
【００１９】
さらに、抵抗変化素子の下部電極となる第１の電極はコンタクトプラグの上方に形成するため、コンタクトホールへの埋め込みが困難な材料を使用することができる。
【００２０】
さらに、抵抗変化素子の上部電極となる第２の電極は溝部の中に配置され配線としても共用して使用することができるので、さらにマスク枚数を低減して低コストで製造することができる。さらに、抵抗変化素子の記憶領域は溝部底部の一部に構成することができるので、不揮発性記憶装置の高集積化を実現することができる。
【００２１】
また、抵抗変化層を構成する第１の抵抗変化層および第２の抵抗変化層は、遷移金属酸化物を主たる抵抗変化材料とする構成としてもよい。すなわち、抵抗変化層としては、本発明の作用効果（抵抗変化動作など）を発現させる主たる材料として遷移金属酸化物を用い、前記抵抗変化材料の抵抗変化特性等に影響を与えない範囲で、他の遷移金属や窒素等を含んでもよい。
【００２２】
このような構成とすることにより、可逆的に安定した書き換え特性と良好な抵抗値のリテンション特性を有する不揮発性記憶装置を実現することができる。
【００２３】
また、遷移金属酸化物は、タンタル、ハフニウム、またはジルコニウムなどの酸化物を主たる抵抗変化材料とする構成としてもよい。
【００２４】
このような構成とすることにより、動作の高速性に加えて可逆的に安定した書き換え特性と良好なリテンション特性を有し、通常のＳｉ半導体プロセスと親和性の高い製造プロセスで製造できる不揮発性記憶装置を実現することができる。
【００２５】
また、基板と第１の電極との間に互い平行に形成されて第１の電極と電気的に接続された複数の第１の配線と、この複数の第１の配線の上方に基板の主面に平行な面内において互いに平行に、かつ複数の第１の配線に立体交差するように形成され、第２の電極に電気的に接続された複数の第２の配線とをさらに備え、複数の第１の配線と複数の第２の配線との立体交差点に対応して前記記憶領域が設けられた構成としてもよい。
【００２６】
このような構成とすることにより、初期動作や動作特性にばらつきのない高品質のクロスポイント型の不揮発性記憶装置を実現することができる。さらに、抵抗変化素子の記憶部は溝部底部の一部に構成することができるので、クロスポイント型の不揮発性記憶装置の高集積化、大容量化を実現することができる。
【００２７】
また、前記第１の電極と前記第１の配線の間に非オーミック性素子が形成されている構成としてもよい。
【００２８】
このような構成とすることにより、マトリックス状に抵抗変化素子を配置した不揮発性記憶装置において、隣接する抵抗変化素子間のクロストークの低減やリークによる書き込みおよび読み出しの誤動作を低減し、さらに安定して動作する高品質の不揮発性記憶装置を提供することができる。
【００２９】
また、本発明の不揮発性記憶装置の製造方法は、基板上に第１の層間絶縁層を形成する第１の層間絶縁層形成工程と、第１の層間絶縁層を貫通してコンタクトホールを形成するコンタクトホール形成工程と、コンタクトホール内に第１の電極を埋め込んで形成する第１の電極形成工程と、第１の電極を覆い第１の層間絶縁層上に第２の層間絶縁層を形成する第２の層間絶縁層形成工程と、第２の層間絶縁層を貫通して複数の第１の電極の上部を露出させて溝部を形成する溝部形成工程と、溝部の側壁および底部に形成され、かつ複数の第１の電極と接続された金属酸化物である第１の抵抗変化層を形成する第１の抵抗変化層形成工程と、第１の抵抗変化層に隣接し、第１の抵抗変化層より酸素含有量が少ない金属酸化物である第２の抵抗変化層を形成する第２の抵抗変化層形成工程と、第２の電極を第２の抵抗変化層に隣接して形成し、かつ少なくとも溝部の内部に充填し、第２の電極を第２の層間絶縁層の表面が露出するまでＣＭＰ法により除去する第２の電極形成工程とを備えた方法からなる。
【００３０】
このような方法とすることにより、プラズマプロセスを使用することなく不揮発性記憶装置を製造することができるため、プラズマの電荷によるチャージングダメージによる抵抗変化層内の酸素濃度の乱れを防ぎ、初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置を製造することができる。さらに、抵抗変化素子の記憶領域は溝部の底部に形成されるため、反応性プラズマガスによる物理的な損傷や欠陥を生じるダメージを受けることがないので、劣化はもちろん初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置を製造することができる。
【００３１】
また、抵抗変化を主として発生する、酸素含有量が多い第１の抵抗変化層を、酸素含有量が少なく抵抗の低い第２の抵抗変化層で覆ってから上部電極を形成するため、上部電極を形成する際に用いられるスパッタやめっきによるプロセスダメージ、例えば、上部電極形成にスパッタ法を用いた場合では、スパッタガスによる高濃度酸素層の表面荒れや不純物の打ち込み等、また、メッキを用いた場合ではメッキ液との酸化還元による高濃度酸素層を構成する元素の欠損等を防止することができ、初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置を製造することができる。
【００３２】
また、抵抗変化素子の上部電極である第２の電極は配線としても使用することができるので、マスク工程およびマスク枚数を削減してプロセスを簡素化しプロセスコストを低減した不揮発性記憶装置の製造方法を実現することができる。さらに、抵抗変化素子の記憶領域は溝部底部の一部に構成することができるので、高集積化に適した不揮発性記憶装置を製造することができる。
【００３３】
また、基板上に第１の層間絶縁層を形成する第１の層間絶縁層形成工程と、第１の層間絶縁層を貫通してコンタクトホールを形成するコンタクトホール形成工程と、コンタクトホール内にコンタクトプラグを埋め込んで形成するコンタクトプラグ形成工程と、少なくともコンタクトプラグの上部を除去して凹部を形成したのちに凹部に第１の電極を埋め込む電極埋め込み工程とからなる第１の電極形成工程と、第１の電極を覆い第１の層間絶縁層上に第２の層間絶縁層を形成する第２の層間絶縁層形成工程と、第２の層間絶縁層を貫通して複数の第１の電極の上部が露出させて溝部を形成する溝部形成工程と、溝部の側壁および底部に形成され、かつ複数の第１の電極と接続された金属酸化物である第１の抵抗変化層を形成する第１の抵抗変化層形成工程と、第１の抵抗変化層に隣接し、第１の抵抗変化層より酸素含有量が少ない金属酸化物である第２の抵抗変化層を形成する第２の抵抗変化層形成工程と、第２の電極を第２の抵抗変化膜に隣接して形成し、かつ少なくとも溝部の内部に充填し、第２の電極を第２の層間絶縁層の表面が露出するまでＣＭＰ法により除去する第２の電極形成工程とを備えた方法からなる。
【００３４】
また、前記第１の電極形成工程においてコンタクトプラグの上部とその周辺の第１の層間絶縁層を除去して凹部を形成したのちに凹部に第１の電極を埋め込んでもよい。その際、隣接する第１の電極同士は互いに電気的に分離されていることが必要である。
【００３５】
このような方法とすることにより、プラズマプロセスを使用することなく不揮発性記憶装置を製造することができるため、プラズマの電荷によるチャージングダメージによる抵抗変化層内の酸素濃度の乱れを防ぎ、初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置を製造することができる。さらに、抵抗変化を主として発生する、酸素含有量多い第１の抵抗変化層を、酸素含有量が少なく抵抗の低い第２の抵抗変化層で覆ってから上部電極を形成するため、上部電極を形成する際に用いられるスパッタやめっきによるプロセスダメージ、例えば、上部電極形成にスパッタ法を用いた場合では、スパッタガスによる高濃度酸素層の表面荒れや不純物の打ち込み等、また、メッキを用いた場合ではメッキ液との酸化還元による高濃度酸素層を構成する元素の欠損等を防止することができ、初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置を製造することができる。さらに、抵抗変化素子の下部電極となる第１の電極はコンタクトプラグの上方に形成するため、コンタクトホールへの埋め込みが困難な材料を使用することができる。さらに、抵抗変化素子の記憶領域は溝部の底部に形成されるため、反応性プラズマガスによる物理的な損傷や欠陥を生じるダメージを受けることがないので、劣化はもちろん初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置を製造することができる。また、抵抗変化素子の上部電極である第２の電極は配線としても使用することができるので、マスク工程およびマスク枚数を削減してプロセスを簡素化しプロセスコストを低減した不揮発性記憶装置の製造方法を実現することができる。さらに、抵抗変化素子の記憶領域は溝部底部の一部に構成することができるので、高集積化に適した不揮発性記憶装置を製造することができる。
【００３６】
また、抵抗変化層を構成する第１の抵抗変化層および第２の抵抗変化層は、遷移金属酸化物を主たる抵抗変化材料とする構成としてもよい。
【００３７】
このような方法とすることにより、可逆的に安定した書き換え特性と良好な抵抗値のリテンション特性を有する不揮発性記憶装置を製造することができる。
【００３８】
また、遷移金属酸化物は、タンタル、ハフニウム、あるいはジルコニウムなどの酸化物を主たる抵抗変化材料とする構成としてもよい。
【００３９】
このような方法とすることにより、動作の高速性に加えて可逆的に安定した書き換え特性と良好なリテンション特性を有する不揮発性記憶装置を通常のＳｉ半導体プロセスと親和性の高い製造プロセスを用いて実現することができる。
【００４０】
また、基板と第１の電極との間に互い平行に形成されて第１の電極と接続された複数の第１の配線を形成する第１の配線形成工程と、複数の第１の配線の上方に基板の主面に平行な面内において互いに平行に、かつ複数の第１の配線に立体交差するように複数の第２の配線を形成する第２の配線形成工程と、をさらに備え、複数の第１の配線と複数の第２の配線との立体交差点に対応して抵抗変化素子の記憶領域が設けられた方法としてもよい。
【００４１】
このような方法とすることにより、初期動作や動作特性にばらつきのない高品質のクロスポイント型の不揮発性記憶装置を製造することができる。さらに、抵抗変化素子の記憶領域は溝部底部の一部に構成することができるので、高集積化、大容量化に適したクロスポイント型の不揮発性記憶装置を製造することができる。
【００４２】
また、基板と第１の電極との間に互い平行に形成され、第１の電極と電気的に接続された複数の第１の配線を形成する第１の配線形成工程と、複数の第１の配線の上方に基板の主面に平行な面内において互いに平行に、かつ複数の第１の配線に立体交差するように形成され、第２の電極に電気的に接続された複数の第２の配線を形成する第２の配線形成工程とをさらに備え、複数の第１の配線と複数の第２の配線との立体交差点に対応して記憶領域が設けられた方法としてもよい。
【００４３】
また、第１の電極と第１の配線の間に非オーミック性素子を形成する非オーミック性素子形成工程をさらに備えた方法としてもよい。
【００４４】
このような方法とすることにより、マトリックス状に抵抗変化素子を配置した不揮発性記憶装置の製造方法において、隣接する抵抗変化素子間のクロストークの低減やリークによる書き込みおよび読み出しの誤動作を低減し、さらに安定して動作する高品質の不揮発性記憶装置の製造方法を提供することができる。
【発明の効果】
【００４５】
本発明の不揮発性記憶装置は、プラズマの電荷に伴うチャージングダメージによる抵抗変化層内の酸素濃度の乱れを防ぎ、初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置を実現することができる。さらに、抵抗変化素子の記憶領域（抵抗変化領域）が溝部の底部に形成されるため、反応性プラズマガスによる物理的な損傷や欠陥を生じるダメージを受けることがなく、初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置を実現することができる。
【００４６】
さらに、抵抗変化を主として発生する、酸素含有量が多い第１の抵抗変化層を、酸素含有量が少なく抵抗の低い第２の抵抗変化層で覆ってから上部電極を形成するため、上部電極を形成する際に用いられるスパッタやめっきによるプロセスダメージ、例えば、上部電極形成にスパッタ法を用いた場合では、スパッタガスによる高濃度酸素層の表面荒れや不純物の打ち込み等、また、メッキを用いた場合ではメッキ液との酸化還元による高濃度酸素層を構成する元素の欠損等を防止することができる。これにより、抵抗変化層の上部電極側を、抵抗変化動作時の高濃度酸素層への酸素供給を行い、かつ、上部電極形成時の高濃度酸素層へのプロセスダメージを防止する機能を有する低濃度酸素層とすることで、初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置を実現することができる。
【００４７】
さらに、抵抗変化素子の下部電極となる第１の電極はコンタクトプラグの上方に形成するため、コンタクトホールへの埋め込みが困難な材料を使用することができる。
【００４８】
また、抵抗変化素子を作製するための専用マスクが不要となり、従来の不揮発性記憶装置に比べて低コストで製造することができる。さらに、抵抗変化素子の上部電極となる第２の電極は溝部の中に配置され配線としても共用して使用することができるので、さらにマスク枚数を低減して低コストで製造することができる。さらに、抵抗変化素子の記憶領域は溝部の底部の一部に構成することができるので、不揮発性記憶装置の高集積化を実現することができる。
【００４９】
したがって、本発明の不揮発性記憶装置を用いれば、例えば携帯情報機器や情報家電などの電子機器が、高品質で、かつ、より一層の小型化、低消費電力化、低コスト化が図れるという多大な効果を奏する。
【発明を実施するための最良の形態】
【００５０】
以下、本発明の実施の形態にかかる不揮発性記憶装置とその製造方法について、図面を参照しながら説明する。なお、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状や縮尺などについては正確な表示ではない。
【００５１】
（実施の形態１）
図１は、本発明の実施の形態１に係る不揮発性記憶装置１００の概略構成を示す図で、（ａ）は平面図、（ｂ−１）は（ａ）の１Ａ−１Ａ線での断面を矢印方向に見た断面図、（ｂ−２）は（ａ）の１Ｂ−１Ｂ線での断面を矢印方向に見た断面図を示す。なお、本実施形態に係る不揮発性記憶装置は、実際には多数の抵抗変化素子が二次元状に配置されているが、図１ではその要部のみを記載している。図１では、抵抗変化素子が４個の例を示している。
【００５２】
図１（ａ）、（ｂ−１）、（ｂ−２）に示す不揮発性記憶装置１００は、半導体集積回路が形成されているシリコン半導体等の基板１０１上に形成されている。基板１０１上には配線パターン１０２が形成されており、配線パターン１０２の上に形成された複数のコンタクトホール１０７に導電体が埋め込まれた複数の第１の電極１０９が形成されている。複数の第１の電極１０９と、第１の層間絶縁層１０６の上には、第２の層間絶縁層１１１と、第２の層間絶縁層１１１を貫通し複数の第１の電極１０９の上部が露出した溝部１１２が形成されている。この、溝部１１２の中には、抵抗変化層１１４を構成する第１の抵抗変化層１１４ａと、この第１の抵抗変化層１１４ａの上および側面上に形成された第２の抵抗層１１４ｂがそれぞれ形成されている。すなわち、複数の第１の電極１０９と溝部１１２の底部で接続するように、金属酸化物である第１の抵抗変化層１１４ａが形成され、第１の抵抗変化層１１４ａに隣接するように第１の抵抗変化層より酸素含有量が少ない金属酸化物である第２の抵抗層１１４ｂが形成されている。また、第２の抵抗層１１４ｂと接続するように、溝部１１２の内部に導電体が充填された第２の電極１１６が形成されている。この第１の電極１０９である下部電極と、第２の電極１１６である上部電極とが、抵抗変化層１１４を挟み込む構造によって抵抗変化素子１１７が形成される。
【００５３】
不揮発性記憶装置１００において、第１の電極１０９と第２の電極１１６とに挟まれた抵抗変化層１１４が、電気的パルスの印加により抵抗値を増加または減少する特性を有する記憶領域１１７ａを構成し、この記憶領域１１７ａにおいて抵抗値の変化により情報を記憶し、また、抵抗値の検出により情報の読み出しを行っている。
【００５４】
動作時には、第1の電極１０９側に、第２の電極１１６に対して正の電圧を印加することにより、抵抗変化層を形成する遷移金属の酸化が促進され、酸素含有量の多い第１の抵抗変化層１１４ａを確実に形成することで高抵抗状態を実現し、逆に第1の電極１０９側に、第２の電極１１６に対して負の電圧を印加することにより、抵抗変化層を形成する遷移金属の還元が促進され、酸素含有量の多い第１の抵抗変化層１１４ａを部分的に欠損させて酸素含有量の少ない抵抗変化領域を形成し低抵抗状態を実現する。以上のように、酸素含有量の多い第１の抵抗変化層１１４ａは、抵抗変化素子１１７が高抵抗化と低抵抗化を繰り返す抵抗変化動作において特に重要な役割を果たす。
【００５５】
このような構成とすることにより、後述するようにドライエッチプロセスを用いずに、抵抗変化素子１１７の記憶領域１１７ａを溝部１１２の底部に形成することができる。したがって、記憶領域１１７ａがドライエッチ時の反応性プラズマガスによる物理的な損傷や欠陥を生じるダメージとプラズマの電荷によるチャージングダメージを受けることがない。さらに、第２の電極１１６は第２の抵抗変化層１１４ｂ上に形成され、抵抗変化に特に重要な役割を果たす酸素含有量の多い第１の抵抗変化層１１４ａには第２の電極１１６を成膜する際のプロセスダメージを受けることがない。さらに、記憶領域１１７ａは溝部１１２の底部に形成され、ＣＭＰ法による加工ダメージも受けることがないので、劣化はもちろん初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置１００を実現することができる。
【００５６】
ここで、抵抗変化層１１４は、遷移金属酸化物を主たる抵抗変化材料とする構成としてもよい。このような構成とすることにより、可逆的に安定した書き換え特性と良好な抵抗値のリテンション特性を有する不揮発性記憶装置１００を実現することができる。
【００５７】
また、遷移金属酸化物は、タンタル、ハフニウム、あるいはジルコニウムなどの酸化物を主たる抵抗変化材料とする構成としてもよい。このような構成とすることにより、動作の高速性に加えて可逆的に安定した書き換え特性と良好なリテンション特性を有し、通常のシリコン半導体プロセスと親和性の高い製造プロセスで製造できる不揮発性記憶装置１００を実現することができる。
【００５８】
ところで、溝部１１２の内部に形成され、抵抗変化素子１１７の上部電極となる第２の電極１１６は複数の抵抗変化素子１１７に共用された構造となり、ライン状に周辺回路（図示せず）に接続する配線と兼用する構成とすることもできる。このような構成とすることにより、周辺回路に接続する配線と上部電極とを一体に形成すると、従来の構成のような配線と上部電極とのコンタクトをなくすこともでき、不揮発性記憶装置１００の高集積化と高信頼性に寄与するとともに、マスク枚数やマスク工程が削減できてプロセスコストを低減することができる。
【００５９】
次に、本実施の形態１に係る不揮発性記憶装置１００の製造方法について、図２および図３により説明する。図２（ａ−１）、（ａ−２）、（ｂ−１）、（ｂ−２）、（ｃ−１）、（ｃ−２）、および図３（ａ−１）、（ａ−２）、（ｂ−１）、（ｂ−２）は、不揮発性記憶装置１００の各工程のプロセスフローを順に示した断面図である。ここで、図２（ａ−１）、（ｂ−１）、（ｃ−１）、図３（ａ−１）、（ｂ−１）は、図１における１Ａ−１Ａ線の断面を矢印方向に見た各工程における断面図を示し、図２（ａ−２）、（ｂ−２）、（ｃ−２）、図３（ａ−２）、（ｂ−２）は、図１における１Ｂ−１Ｂ線の断面を矢印方向に見た各工程における断面図を示す。
【００６０】
本実施の形態１の不揮発性記憶装置１００の製造方法は、第１の層間絶縁層形成工程と、コンタクトホール形成工程と、第１電極形成工程と、第２の層間絶縁層形成工程と、溝部形成工程と、第１の抵抗変化層形成工程と、第２の抵抗変化層形成工程と、第２の電極形成工程とを備えている。
【００６１】
ここで、第１の層間絶縁層形成工程は、半導体集積回路が形成されているシリコン半導体等の基板１０１上に第１の層間絶縁層１０６を形成する工程である。コンタクトホール形成工程は、第１の層間絶縁層を貫通して複数のコンタクトホール１０７を形成する工程である。第１の電極形成工程は、複数のコンタクトホール１０７内にコンタクトプラグ１０７ａを埋め込んで複数の第１の電極１０９を形成する工程である。第２の層間絶縁層形成工程は、複数の第１の電極１０９を覆って第１の層間絶縁層１０６上に第２の層間絶縁層１１１を形成する工程である。溝部形成工程は、第２の層間絶縁層１１１を貫通して複数の第１の電極１０９の上部を露出させて溝部１１２を形成する工程である。第１の抵抗変化層形成工程は、溝部１１２の側壁および底部に形成され、かつ複数の第１の電極１０９と接続された金属酸化物である第１の抵抗変化層１１４ａを形成する工程である。第２の抵抗変化層形成工程は、第１の抵抗変化層１１４ａに隣接し、第１の抵抗変化層１１４ａより酸素含有量が少ない金属酸化物である第２の抵抗変化層１１４ｂを形成する工程である。第２の電極形成工程は、第２の電極１１６を第２の抵抗変化層１１４ｂに隣接して形成し、かつ少なくとも溝部１１２の内部に充填し、第１の抵抗変化層１１４ａ、第２の抵抗変化層１１４ｂおよび第２の電極１１６を、第２の層間絶縁層１１１の表面が露出するまで除去する工程である。
【００６２】
このような製造方法により、不揮発性記憶装置１００の微細化、高集積化が図れることに加えてプロセスの簡素化とプロセスコストの削減を実現することができる。また、上述した各工程においてプラズマプロセスを用いずに、抵抗変化素子１１７の記憶領域１１７ａを溝部１１２の底部に形成することができる。したがって、反応性プラズマガスによる物理的な損傷や欠陥を生じるダメージとプラズマの電荷によるチャージングダメージを受けることがなく、記憶領域１１７ａを構成する抵抗変化層１１４の酸素濃度の乱れを防ぐことができる。さらに、第２の電極１１６は第２の抵抗変化層１１４ｂ上に形成されるため、酸素含有量の多い第１の抵抗変化層１１４ａには第２の電極１１６を成膜する際のプロセスダメージがない。さらに、ＣＭＰ法による加工ダメージも受けることがないので、劣化はもちろん初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置１００を実現することができる。
【００６３】
以下、図２および図３にしたがって、さらに具体的に不揮発性記憶装置１００の各工程のプロセスフローの一例を順に示す。
【００６４】
図２（ａ−１）、（ａ−２）に示す工程は、第１の層間絶縁層形成工程、コンタクトホール形成工程および第１の電極形成工程である。第１の層間絶縁層形成工程は、所定の配線パターン１０２が形成された基板１０１上に第１の層間絶縁層１０６を形成する工程である。その後、コンタクトホール形成工程として、第１の層間絶縁層１０６を貫通して、配線パターン１０２の上に、複数のコンタクトホール１０７を形成する。その後、第１の電極形成工程として、導電体であるコンタクトプラグ１０７ａを複数のコンタクトホール１０７内に埋め込み、ＣＭＰ法により第１の層間絶縁層１０６上の導電体などを除去して平坦化を行い、複数の第１の電極１０９を形成する。第１の電極１０９の材料としては、タングステン（Ｗ）、銅（Ｃｕ）、チッ化タンタル（ＴａＮ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）等、半導体素子又は従来の不揮発性記憶素子で用いられている電極材料を用いることができる。なお、第１の層間絶縁層形成工程には基板１０１上に、半導体集積回路が形成する工程を備えていてもよい。
【００６５】
図２（ｂ−１）、（ｂ−２）に示す第２の層間絶縁層形成工程は、複数の第１の電極１０９を覆い、第１の層間絶縁層１０６上に第２の層間絶縁層１１１を形成する工程である。
【００６６】
図２（ｃ−１）、（ｃ−２）に示す溝部形成工程は、第２の層間絶縁層１１１を貫通して複数の第１の電極１０９の上部が露出するまでエッチングを行い、溝部１１２を形成する工程である。ここで、第１の電極１０９の幅または直径は、溝部１１２の幅よりも小さく形成してもよい。
【００６７】
図３（ａ−１）、（ａ−２）に示す工程は、第１の抵抗変化層形成工程、第２の抵抗変化形成工程および第２の電極形成工程の一部である。まず、第１の抵抗変化層形成工程において、スパッタ法などにより第２の層間絶縁層１１１の表面および溝部１１２の側壁および底部に第１の抵抗変化層１１４ａを形成する。次に、第２の抵抗変化層形成工程において、第１の抵抗変化層１１４ａ上に、第２の抵抗変化層１１４ｂを形成する。これにより、抵抗変化層１１４は金属酸化物である第１の抵抗変化層１１４ａと、第１の抵抗変化層より酸素含有量が少ない金属酸化物である第２の抵抗変化層１１４ｂを順次堆積させる積層薄膜となる。金属酸化物の酸素含有量が少ない第２の抵抗変化層１１４ｂは、前記金属酸化物を構成する金属のターゲットを用い、酸素を含む雰囲気中でスパッタする反応性スパッタ法を用いて形成してもよい。また、金属酸化物の酸素含有量が多い第１の抵抗変化層１１４ａは、所定の酸素含有量を有する金属酸化物ターゲットを用い、Ａｒ中や酸素を含む雰囲気中でのスパッタ法を用いて形成してもよい。
【００６８】
この第１の抵抗変化層形成工程および第２の抵抗変化形成工程において、抵抗変化層１１４を構成する第１の抵抗変化層１１４ａおよび第２の抵抗変化層１１４ｂは、遷移金属酸化物を主たる抵抗変化材料とする構成としてもよく、この遷移金属酸化物は、タンタル、ハフニウム、ジルコニウムなどの酸化物を主たる抵抗変化材料とする構成としてもよい。具体的には、抵抗変化層１１４として酸化タンタルを用いる場合は、第１の抵抗変化層１１４ａとしてＴａＯｙ（０＜ｙ＜２．５）とし、第２の抵抗変化層１１４ｂとしてはＴａＯｘ（０＜ｘ＜２．５、ｘ＜ｙ）とする。より好適には、ＴａＯｙ（２．１≦ｙ＜２．５）、ＴａＯｘ（０．８≦ｘ≦１．９）とすることにより、５Ｖ以下での動作が可能となる。
【００６９】
前記遷移金属酸化物は、ハフニウム酸化物からなる方法としてもよい。具体的には、抵抗変化層１１４として酸化ハフニウムであれば、第１の抵抗変化層１１４ａとしてＨｆＯｙ（１．８＜ｙ＜２．０）となり、第２の抵抗変化層１１４ｂとしてはＨｆＯｘ（０．９≦ｘ≦１．６）とすることにより、５Ｖ以下での動作が可能となる。
【００７０】
さらに前記遷移金属酸化物として、ジルコニウム酸化物を用いる場合は、第１の抵抗変化層１１４ａとしてＺｒＯｙ（１．９＜ｙ＜２．０）となり、第２の抵抗変化層１１４ｂとしてはＺｒＯｘ（０．９≦ｘ≦１．４）とすることにより、５Ｖ以下での動作が可能となる。
【００７１】
上記の構成とすることにより、抵抗変化は第１の抵抗変化層１１４ａと第１の電極１０９との界面近傍において起こり、高抵抗化したときに、同じ第２の電極１１６につながる記憶素子へのリーク電流を少なくすることができる。逆に、第２の電極１１６の近傍で抵抗変化を起こすよう、第２の抵抗変化層１１４ｂを第１の抵抗変化層１１４ａの下に形成すると、第１の抵抗変化層１１４ａが高抵抗化しても第２の抵抗変化層１１４ｂを通して隣接する記憶素子にリーク電流が流れ、書き込み、読み出し動作がうまくできない。
【００７２】
なお、本発明に適用される抵抗変化材料は、上記に示したタンタル、ハフニウム、あるいはジルコニウムの酸化物に限定されるものではなく、抵抗変化が、電極と抵抗変化層の界面近傍で発生する抵抗変化材料であれば他の材料でもよい。これについては、以下に述べる他の実施形態についても同様である。
【００７３】
このように本発明にかかる実施の形態１の構成とすることにより、動作の高速性に加えて可逆的に安定した書き換え特性と良好なリテンション特性を有する不揮発性記憶装置１００を、通常のシリコン半導体プロセスと親和性の高い製造プロセスを用いて実現することができる。
【００７４】
また、第２の電極形成工程の一部の工程において、第２の抵抗変化層１１４ｂに隣接し、かつ少なくとも溝部１１２の内部を充填するように導電体をスパッタ法またはめっき等の堆積方法により堆積形成する。第２の電極１１６の材料としてはアルミ(Ａｌ)、チタン(Ｔｉ)、タンタル(Ｔａ)、ニッケル(Ｎｉ)、タングステン（Ｗ）、銅（Ｃｕ）、窒化タンタル（ＴａＮ）、窒化タンタル（ＴａＮ）と銅（Ｃｕ）の積層体、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）等、半導体素子又は従来の不揮発性記憶素子で用いられている電極材料を用いることができる。
【００７５】
図３（ｂ−１）、（ｂ−２）に示す第２の電極形成工程の一部は、第２の層間絶縁層１１１上に形成された第１の抵抗変化層１１４ａ、第２の抵抗変化層１１４ｂおよび第２の電極１１６をＣＭＰ法を用いた平坦化プロセスにより、第２の層間絶縁層１１１の表面が露出するまで除去し、平坦化する工程である。この工程により、第２の電極１１６が形成される。
【００７６】
このように形成された配線パターン１０２および第２の電極１１６と、基板１０１に形成された半導体集積回路とは、その後の従来の半導体プロセスを用いて電気的に接続される。したがって、この半導体集積回路と不揮発性記憶装置１００の下部電極１０９および上部電極１１６とが、電気的に接続されることになる。なお、半導体集積回路の形成工程は従来のものと同様である。
【００７７】
このようにして、図１に示す不揮発性記憶素子１００が製造される。この不揮発性記憶素子１００を用いて、例えばアレイ状に形成された１トランジスタ／１不揮発性記憶部の構成からなる不揮発性記憶素子を作製することができる。
【００７８】
上述したプロセスフローでは、抵抗変化層１１４の加工処理工程にドライエッチングプロセスを使用することなく、加工処理を行っている。さらに、記憶領域１１７ａは、ＣＭＰ法を用いた平坦化プロセスにより加工された第２の層間絶縁層１１１の表面から遠い溝部１１２の底部の一部に形成されている。
【００７９】
したがって、抵抗変化素子１１７の記憶領域１１７ａの抵抗変化層１１４はプラズマの電荷によるチャージングダメージを受けることなく、酸素含有量の多い第１の抵抗変化層１１４ａと酸素含有量が少ない第２の抵抗変化層１１４ｂが酸素濃度の乱れなく形成される。さらに、第２の電極１１６は第２の抵抗変化層１１４ｂ上に形成されるため、酸素含有量の多い第１の抵抗変化層１１４ａには第２の電極１１６を成膜する際のプロセスダメージがない。さらに、抵抗変化素子１１７の記憶領域１１７ａは溝部１１２の底部に形成されるのでＣＭＰ法を用いた平坦化プロセスによる抵抗変化素子の抵抗変化層へのダメージ、あるいは上部電極と下部電極との間のショートなどの加工によるダメージを受けることがない。このため、劣化はもちろんのこと、初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置１００を実現することができる。
【００８０】
また、抵抗変化素子１１７を作製するための専用マスクが必要のない不揮発性記憶装置１００の構成であるので、従来の不揮発性記憶装置に比べて低コストで製造することができる。さらに、抵抗変化素子１１７の上部電極となる第２の電極１１６は複数の抵抗変化素子１１７に共用された構造となり、溝部１１２の中に配置され配線としても共用して使用することができるので、さらにマスク枚数を低減して低コストで製造することができる。さらに、抵抗変化素子１１７の記憶領域１１７ａは、溝部１１２の底部の一部に構成することができるので、不揮発性記憶装置１００の高集積化を実現することができる。
【００８１】
（実施の形態１の変形例）
実施の形態１において、抵抗変化層１１４に含まれる遷移金属の標準電極電位をＶｔ、第１の電極１０９の標準電極電位をＶ１、第２の電極１１６の標準電極電位をＶ２とした時、Ｖ１＞Ｖ２でかつＶ１＞Ｖｔとなるよう第１の電極１０９、抵抗変化膜１１４、および第２の電極１１６の材料を選んで構成してもよい。具体的な例としては、抵抗変化層１１４ａがＴａＯｙ（２．１≦ｙ＜２．５）の場合、第１の電極１０９は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕ、Ｗ、Ｎｉ、チッ化Ｔａからなる群から選択され、第２の電極１１６は、Ｔａ、Ｔｉ、Ａｌからなる群から選択してもよい。また、別の組み合わせとしては、第１の電極１０９は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕからなる群から選択され、第２の電極１１６は、Ｗ、Ｎｉ、Ｔａ、Ｔｉ、Ａｌ、チッ化Ｔａからなる群から選択してもよい。
【００８２】
抵抗変化層１１４ａがＨｆＯｙ（１．８＜ｙ＜２．０）の場合は、第１の電極１０９は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕ、Ｗ、Ｎｉ、Ｔａ、チッ化Ｔａからなる群から選択され、第２の電極１１６は、Ｈｆ、Ｔｉ、Ａｌからなる群から選択してもよい。
【００８３】
上記の構成として、第１の電極１０９に、第２の電極１１６に対し正の電圧を印加して抵抗変化膜１１４ａに電流を流すことにより、抵抗変化膜に含まれる遷移金属の標準電極電位より、第１の電極の標準電極電位が高いため、第１の電極に正または負の電圧を印加することにより、第１の電極１０９の近傍の抵抗変化膜１１４ａの酸素濃度のコントロールが確実にでき、より抵抗変化特性の安定化が図れる。
【００８４】
（実施の形態２）
図４は、本発明の実施の形態２に係る不揮発性記憶装置２００の概略構成を示す図で、（ａ）は平面図、（ｂ−１）は、（ａ）の４Ａ−４Ａ線での断面を矢印方向に見た断面図、（ｂ−２）は（ａ）の４Ｂ−４Ｂ線での断面を矢印方向に見た断面図を示す。なお、本実施形態に係る不揮発性記憶装置は、実際には多数の抵抗変化素子が二次元状に配置されているが、図４ではその要部のみを記載している。図４では、抵抗変化素子が４個の例を示している。
【００８５】
本実施の形態２の不揮発性記憶装置２００は、実施の形態１の不揮発性記憶装置１００と下部電極である第１の電極２０９の配置および構成のみが異なっている。
【００８６】
図４（ａ）、（ｂ−１）、（ｂ−２）に示す不揮発性記憶装置２００は、半導体集積回路が形成されているシリコン半導体等の基板１０１上に形成されている。基板１０１上には配線パターン１０２が形成されており、基板１０１および配線パターン１０２の上に形成された第１の層間絶縁層２０６と、配線パターン１０２上で第１の層間絶縁層２０６を貫通して形成された複数のコンタクトホール２０７に形成されたコンタクトプラグ２０７ａと、このコンタクトプラグ２０７ａの上方にコンタクトプラグ２０７ａの上面を被覆し形成された複数の第１の電極２０９が形成されている。複数の第１の電極２０９と、第１の層間絶縁層２０６の上に第２の層間絶縁層２１１と、第２の層間絶縁層２１１を貫通し複数の第１の電極２０９の上部が露出した溝部２１２が形成されている。この、溝部２１２の中には、抵抗変化層２１４を構成する第１の抵抗変化層２１４ａと第２の抵抗変化層２１４ｂがそれぞれ形成されている。すなわち、複数の第１の電極２０９と溝部２１２の底部で接続するように金属酸化物である第１の抵抗変化層２１４ａが形成され、第１の抵抗変化層２１４ａと隣接するように第１の抵抗変化層より酸素含有量が少ない金属酸化物である第２の抵抗変化層２１４ｂが形成されている。また、第２の抵抗変化層２１４ｂと接続するように、溝部２１２の内部に導電体が充填された第２の電極２１６が形成されている。この第１の電極２０９である下部電極と、第２の電極２１６である上部電極とが、抵抗変化層２１４を挟み込む構造によって抵抗変化素子２１７が形成される。
【００８７】
不揮発性記憶装置２００において、第１の電極２０９と第２の電極２１６とに挟まれた抵抗変化層２１４が、電気的パルスの印加により抵抗値を増加または減少する特性を有する記憶領域２１７ａを構成し、この記憶領域２１７ａにおいて抵抗値の変化により情報を記憶し、また、抵抗値の検出により情報の読み出しを行っている。
【００８８】
このような構成とすることにより、後述するようにプラズマプロセスを用いずに、抵抗変化素子２１７の記憶領域２１７ａを溝部２１２の底部に形成することができる。したがって、反応性プラズマガスによる物理的な損傷や欠陥を生じるダメージとプラズマの電荷によるチャージングダメージを受けることがない。さらに、第２の電極２１６は第２の抵抗変化層２１４ｂ上に形成され、酸素含有量の多い第１の抵抗変化層２１４ａには第２の電極２１６を成膜する際のプロセスダメージがない。さらに、記憶領域２１７ａは溝部２１２の底部に形成され、ＣＭＰ法を用いた加工によるダメージも受けることがないので、劣化はもちろん初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置２００を実現することができる。さらに、抵抗変化素子２１７の下部電極となる第１の電極２０９はコンタクトプラグの上方に形成するため、コンタクトホールへの埋め込みが困難な材料を使用することができる。
【００８９】
ここで、抵抗変化層２１４は、遷移金属酸化物を主たる抵抗変化材料とする構成としてもよい。このような構成とすることにより、可逆的に安定した書き換え特性と良好な抵抗値のリテンション特性を有する不揮発性記憶装置２００を実現することができる。
【００９０】
また、遷移金属酸化物は、タンタル、ハフニウム、あるいはジルコニウムの酸化物の内１つを主たる抵抗変化層の成分とする構成としてもよい。このような構成とすることにより、動作の高速性に加えて可逆的に安定した書き換え特性と良好なリテンション特性を有し、通常のシリコン半導体プロセスと親和性の高い製造プロセスで製造できる不揮発性記憶装置２００を実現することができる。
【００９１】
ところで、溝部２１２の内部に形成された、抵抗変化素子２１７の上部電極となる第２の電極２１６は複数の抵抗変化素子２１７に共用された構造となり、ライン状に周辺回路（図示せず）に接続する配線と兼用する構成とすることもできる。このような構成とすることにより、周辺回路に接続する配線と上部電極とを一体に形成すると、従来の構成のような配線と上部電極とのコンタクトをなくすこともでき、不揮発性記憶装置２００の高集積化と高信頼性に寄与するとともに、マスク枚数やマスク工程が削減できてプロセスコストを低減することができる。
【００９２】
次に、本実施の形態２に係る不揮発性記憶装置２００の製造方法について、図５および図６により説明する。図５（ａ−１）、（ａ−２）、（ｂ−１）、（ｂ−２）、（ｃ−１）、（ｃ−２）および図６（ａ−１）、（ａ−２）、（ｂ−１）、（ｂ−２）、（ｃ−１）、（ｃ−２）は、不揮発性記憶装置２００の各工程のプロセスフローを順に示した断面図である。ここで、図５（ａ−１）、（ｂ−１）、（ｃ−１）、図６（ａ−１）、（ｂ−１）、（ｃ−１）は図４における４Ａ−４Ａ線の断面を矢印方向に見た各工程における断面図を示し、図５（ａ−２）、（ｂ−２）、（ｃ−２）、図６（ａ−２）、（ｂ−２）、（ｃ−２）は、図４における４Ｂ−４Ｂ線の断面を矢印方向に見た各工程における断面図を示す。
【００９３】
本実施の形態２の不揮発性記憶装置２００の製造方法は、第１の層間絶縁層形成工程と、コンタクトホール形成工程と、コンタクトプラグ形成工程と、第１電極形成工程と、第２の層間絶縁層形成工程と、溝部形成工程と、第１の抵抗変化層形成工程と、第２の抵抗変化層形成工程と、第２の電極形成工程とを備えている。実施の形態１で示した不揮発性記憶装置１００の製造方法とは、本実施の形態２では更にコンタクトプラグ形成工程が追加されており、また、第１電極形成工程が異なる。他の工程は実施の形態１で示した不揮発性記憶装置１００の製造方法と同じである。
【００９４】
ここで、第１の層間絶縁層形成工程は、半導体集積回路が形成されているシリコン半導体等の基板１０１上に第１の層間絶縁層２０６を形成する工程である。コンタクトホール形成工程は、第１の層間絶縁層を貫通して複数のコンタクトホール２０７を形成する工程である。コンタクトプラグ形成工程は、複数のコンタクトホール２０７内にコンタクトプラグ２０７ａを埋め込み形成する工程である。第１の電極形成工程は、実施の形態１とは異なる工程で、少なくともコンタクトプラグ２０７ａの上部を除去して凹部を形成したのちに、この凹部に第１の電極２０９を埋め込み形成する工程である。第２の層間絶縁層形成工程は、複数の第１の電極２０９を覆って第１の層間絶縁層２０６上に第２の層間絶縁層２１１を形成する工程である。溝部形成工程は、第２の層間絶縁層２１１を貫通して複数の第１の電極２０９の上部を露出させて溝部２１２を形成する工程である。第１の抵抗変化層形成工程は、溝部２１２の側壁および底部に形成され、かつ複数の第１の電極２０９と接続された金属酸化物である第１の抵抗変化層２１４ａを形成する工程である。第２の抵抗変化層形成工程は、第１の抵抗変化層２１４ａに隣接し、第１の抵抗変化層２１４ａより酸素含有量が少ない金属酸化物である第２の抵抗変化層２１４ｂを形成する工程である。第２の電極形成工程は、第２の電極２１６を第２の抵抗変化層２１４ｂに隣接して形成し、かつ少なくとも溝部２１２の内部に充填し、第１の抵抗変化層２１４ａ、第２の抵抗変化層２１４ｂおよび第２の電極２１６を第２の層間絶縁層２１１の表面が露出するまで除去する工程である。
【００９５】
このような製造方法により、不揮発性記憶装置２００の微細化、高集積化が図れることに加えてプロセスの簡素化とプロセスコストの削減を実現することができる。また、上述した各工程においてプラズマプロセスを用いずに、抵抗変化素子２１７の記憶領域２１７ａを溝部２１２の底部２１２ｂに形成することができる。したがって、反応性プラズマガスによる物理的な損傷や欠陥を生じるダメージとプラズマの電荷によるチャージングダメージを受けることがなく、記憶領域２１７ａを構成する抵抗変化層２１４の酸素濃度の乱れを防ぐことができる。さらに、第２の電極２１６は第２の抵抗変化層２１４ｂ上に形成されるため、酸素含有量の多い第１の抵抗変化層２１４ａには第２の電極２１６を成膜する際のプロセスダメージが少ない。さらに、ＣＭＰ法を用いた加工によるダメージも受けることがないので、劣化はもちろん初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置２００を実現することができる。さらに、抵抗変化素子２１７の下部電極となる第１の電極２０９は、コンタクトホール２０７内のコンタクトプラグ２０７ａの上方に形成するため、コンタクトホールへの埋め込みが困難な電極材料であっても、第１の電極２０９の材料として使用することができる。
【００９６】
以下、図５および図６にしたがって、さらに具体的に不揮発性記憶装置２００の各工程のプロセスフローの一例を順に示す。
【００９７】
図５（ａ−１）、（ａ−２）に示す工程は、第１の層間絶縁層形成工程、コンタクトホール形成工程およびコンタクトプラグ形成工程である。第１の層間絶縁層形成工程は、所定の配線パターン１０２が形成された基板１０１上に第１の層間絶縁層２０６を形成する工程である。その後、コンタクトホール形成工程として、第１の層間絶縁層２０６を貫通して、配線パターン１０２の上に、複数のコンタクトホール２０７を形成する。その後、コンタクトプラグ形成工程として、導電体を複数のコンタクトホール２０７内に埋め込み、ＣＭＰ法により第１の層間絶縁層２０６上の導電体などを除去して平坦化を行い、複数のコンタクトプラグ２０７ａを形成する。コンタクトプラグの材料としては、タングステン（Ｗ）または銅（Ｃｕ）等、半導体素子又は従来の不揮発性記憶素子で用いられている電極材料を用いることができる。なお、第１の層間絶縁層形成工程には基板１０１上に、半導体集積回路が形成する工程を備えていてもよい。
【００９８】
そして、第１の電極形成工程は、図５（ｂ−１）、（ｂ−２）に示すように、少なくとも複数のコンタクトプラグ２０７ａの上部を除去して凹部を形成したのちに凹部に導電体を埋め込み第１の電極形成する工程である。コンタクトプラグ２０７ａの上部を除去する際、隣接するコンタクトプラグ２０７ａの上部の第1の電極２０９同士がショートを起こさない程度に、コンタクトプラグ２０７ａの上部の周辺の第1の層間絶縁膜２０６を除去してもよい。そして、第１の層間絶縁層２０６上の導電体をＣＭＰ法などの平坦化プロセスにより平坦化を行い、複数の第１の電極２０９を形成している。導電体である第１の電極２０９の材料としては、銅（Ｃｕ）、チッ化タンタル（ＴａＮ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）等、従来の不揮発性記憶素子で用いられている電極材料を用いることができる。
【００９９】
図５（ｃ−１）、（ｃ−２）に示す第２の層間絶縁層形成工程は、複数の第１の電極２０９を覆い第１の層間絶縁層２０６上に第２の層間絶縁層２１１を形成する工程である。
【０１００】
図６（ａ−１）、（ａ−２）に示す溝部形成工程は、第２の層間絶縁層２１１を貫通して複数の第１の電極２０９の上部が露出するまでエッチングを行い、溝部２１２を形成する工程である。ここで、第１の電極２０９の幅または直径は、溝部２１２の幅よりも小さく形成してもよい。
【０１０１】
図６（ｂ−１）、（ｂ−２）に示す工程は、第１の抵抗変化層形成工程、第２の抵抗変化形成工程および第２の電極形成工程の一部である。まず、第１の抵抗変化層形成工程において、スパッタ法などにより第２の層間絶縁層２１１の表面および溝部２１２の側壁および底部に第１の抵抗変化層２１４ａを形成する。次に、第２の抵抗変化層形成工程において、第１の抵抗変化層２１４ａ上に、第２の抵抗変化層２１４ｂを形成する。これにより、抵抗変化層２１４は金属酸化物である第１の抵抗変化層２１４ａと、第１の抵抗変化層より酸素含有量が少ない金属酸化物である第２の抵抗変化層２１４ｂを順次堆積させる積層薄膜となる。
【０１０２】
この第１の抵抗変化層形成工程および第２の抵抗変化形成工程において、抵抗変化層２１４を構成する第１の抵抗変化層２１４ａおよび第２の抵抗変化層２１４ｂは、少なくとも遷移金属酸化物を主たる抵抗変化材料とする構成としてもよく、この遷移金属酸化物は、タンタル、ハフニウム、あるいはジルコニウムの酸化物を主たる抵抗変化材料とする構成としてもよい。具体的には、抵抗変化層２１４として酸化タンタルを用いる場合は、第１の抵抗変化層２１４ａとしてＴａＯｙ（０＜ｙ＜２．５）とし、第２の抵抗変化層２１４ｂとしてはＴａＯｘ（０＜ｘ＜２．５、ｘ＜ｙ）とする。より好適には、ＴａＯｙ（２．１≦ｙ＜２．５）、ＴａＯｘ（０．８≦ｘ≦１．９）とすることにより、５Ｖ以下での動作が可能となる。
【０１０３】
前記遷移金属酸化物は、ハフニウム酸化物からなる方法としてもよい。具体的には、抵抗変化層２１４として酸化ハフニウムであれば、第１の抵抗変化層２１４ａとしてＨｆＯｙ（１．８＜ｙ＜２．０）となり、第２の抵抗変化層２１４ｂとしてはＨｆＯｘ（０．９≦ｘ≦１．６）とすることにより、５Ｖ以下での動作が可能となる。
【０１０４】
さらに前記遷移金属酸化物として、ジルコニウム酸化物を用いる場合は、第１の抵抗変化層２１４ａとしてＺｒＯｙ（１．９＜ｙ＜２．０）となり、第２の抵抗変化層２１４ｂとしてはＺｒＯｘ（０．９≦ｘ≦１．４）とすることにより、５Ｖ以下での動作が可能となる。
【０１０５】
上記の構成とすることにより、抵抗変化は第１の抵抗変化層２１４ａの、第１の電極２０９との界面近傍において起こり、高抵抗化したときに同じ第２の電極２１６につながる記憶素子へのリーク電流を少なくすることができる。逆に第２の電極近傍で抵抗変化を起こすよう、第２の抵抗変化層２１４ｂを第１の抵抗変化層２１４ａの下に形成すると、第１の抵抗変化層２１４ａが高抵抗化しても第２の抵抗変化層２１４ｂを通して隣接する記憶素子にリーク電流が流れ、書き込み、読み出し動作がうまくできない。
【０１０６】
このように本発明にかかる実施の形態２の構成にすることにより、動作の高速性に加えて可逆的に安定した書き換え特性と良好なリテンション特性を有する不揮発性記憶装置２００を、通常のシリコン半導体プロセスと親和性の高い製造プロセスを用いて実現することができる。
【０１０７】
また、第２の電極形成工程の一部の工程において、第２の抵抗変化層２１４ｂに隣接し、かつ少なくとも溝部２１２の内部を充填するように導電体をスパッタ法またはめっき等の堆積方法により堆積形成する。第２の電極２１６の材料としてはアルミ(Ａｌ)、チタン(Ｔｉ)、タンタル(Ｔａ)、ニッケル(Ｎｉ)、タングステン（Ｗ）、銅（Ｃｕ）、窒化タンタル（ＴａＮ）、窒化タンタル（ＴａＮ）と銅（Ｃｕ）の積層体、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）等、半導体素子又は従来の不揮発性記憶素子で用いられている電極材料を用いることができる。
【０１０８】
図６（ｃ−１）、（ｃ−２）に示す第２の電極形成工程の一部は、第２の層間絶縁層２１１上に形成された抵抗変化層２１４および第２の電極２１６をＣＭＰ法などの平坦化プロセスにより、第２の層間絶縁層２１１の表面が露出するまで除去し、平坦化する工程である。この工程により、第２の電極２１６が形成される。
【０１０９】
このように形成された配線パターン１０２および第２の電極２１６と、基板１０１に形成された半導体集積回路とはその後の従来の半導体プロセスを用いて電気的に接続される。したがって、この半導体集積回路と不揮発性記憶装置２００の下部電極２０９および上部電極２１６とが、電気的に接続されることになる。なお、半導体集積回路の形成工程は従来のものと同様である。
【０１１０】
このようにして、図４に示す不揮発性記憶素子２００が製造される。この不揮発性記憶素子２００を用いて、例えばアレイ状に形成された１トランジスタ／１不揮発性記憶部の構成からなる不揮発性記憶素子を作製することができる。
【０１１１】
上述したプロセスフローでは、抵抗変化層２１４の加工処理工程にドライエッチングプロセスを使用することなく加工処理を行っている。さらに、記憶領域２１７ａは、ＣＭＰ法等の平坦化プロセスにより加工された第２の層間絶縁層２１１の表面から遠い溝部２１２の底部の一部に形成されている。
【０１１２】
したがって、抵抗変化素子２１７の記憶領域２１７ａの抵抗変化層２１４は応性プラズマガスによる物理的な損傷や欠陥を生じるダメージと、プラズマの電荷によるチャージングダメージを受けることなく、酸素含有量多い第１の抵抗層２１４ａと酸素含有量の少ない第２の抵抗層２１４ｂが酸素濃度の乱れなく形成される。さらに、第２の電極２１６は第２の抵抗変化層２１４ｂ上に形成されるため、酸素含有量の多い第１の抵抗変化層２１４ａには第２の電極２１６を成膜する際のプロセスダメージがない。さらに、抵抗変化素子２１７の記憶領域２１７ａは溝部２１２の底部に形成されるので、ＣＭＰ法などの平坦化プロセスによる抵抗変化素子の抵抗変化層へのダメージ、あるいは上部電極と下部電極との間のショートなどの加工によるダメージを受けることがない。このため、劣化はもちろんのこと、初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置２００を実現することができる。
【０１１３】
また、抵抗変化素子２１７の上部電極となる第２の電極２１６は、溝部２１２の中に配置され配線としても共用して使用することができるので、マスク枚数を低減して低コストで製造することができる。さらに、抵抗変化素子２１７の上部電極となる第２の電極２１６は複数の抵抗変化素子２１７に共用された構造となり、溝部２１２の底部の一部に構成することができるので、不揮発性記憶装置２００の高集積化を実現することができる。
【０１１４】
（実施の形態２の変形例）
実施の形態２において、抵抗変化層２１４に含まれる遷移金属の標準電極電位をＶｔ、第１の電極２０９の標準電極電位をＶ１、第２の電極２１６の標準電極電位をＶ２とした時、Ｖ１＞Ｖ２でかつＶ１＞Ｖｔとなるよう第１の電極２０９、抵抗変化膜２１４、および第２の電極２１６の材料を選んで、構成してもよい。具体的な例としては、抵抗変化層２１４ａがＴａＯｙ（２．１≦ｙ＜２．５）の場合、第１の電極２０９は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕ、Ｗ、Ｎｉ、チッ化Ｔａからなる群から選択され、第２の電極２１６は、Ｔａ、Ｔｉ、Ａｌからなる群から選択してもよい。また、別の組み合わせとしては、第１の電極２０９は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕからなる群から選択され、第２の電極２１６は、Ｗ、Ｎｉ、Ｔａ、Ｔｉ、Ａｌ、チッ化Ｔａからなる群から選択してもよい。
【０１１５】
抵抗変化層２１４ａがＨｆＯｙ（１．８＜ｙ＜２．０）の場合は、第１の電極２０９は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕ、Ｗ、Ｎｉ、Ｔａ、チッ化Ｔａからなる群から選択され、第２の電極２１６は、Ｈｆ、Ｔｉ、Ａｌからなる群から選択してもよい。上記の構成として、第１の電極２０９に、第２の電極２１６に対し正の電圧を印加して抵抗変化膜２１４ａに電流を流すことにより、第１の電極２０９の近傍の抵抗変化膜２１４ａの酸素濃度のコントロールが確実にでき、より抵抗変化特性の安定化が図れる。
【０１１６】
（実施の形態３）
図７は、本発明の実施の形態３に係る不揮発性記憶装置３００の概略構成を示す図で、（ａ）は平面図、（ｂ−１）は、（ａ）の７Ａ−７Ａ線での断面を矢印方向に見た断面図、（ｂ−２）は（ａ）の７Ｂ−７Ｂ線での断面を矢印方向に見た断面図を示す。なお、本実施形態に係る不揮発性記憶装置は、実際には多数の抵抗変化素子が二次元状に配置されているが、図７ではその要部のみを記載している。図７では、抵抗変化素子が４×４＝１６個の例を示している。
【０１１７】
図７（ａ）および（ｂ−１）、（ｂ−２）に示すように、不揮発性記憶装置３００は、例えば実施の形態１の不揮発性記憶装置１００の構成を基本として、複数の第１の配線３０２と複数の第２の配線３０４との立体交差点に対応して設けられた抵抗変化素子３１７を具備したクロスポイント型メモリアレイを備えた構成からなる。
【０１１８】
なお、実際の不揮発性記憶装置３００では、多数の第１の配線３０２および第２の配線３０４が形成され、それらの第１の配線３０２と第２の配線３０４とが交差する領域のそれぞれに抵抗変化素子３１７が形成されるが、図７（ａ）から図９（ｃ−２）においては、理解しやすいように、不揮発性記憶装置３００の基板１０１の半導体プロセスで製造可能な半導体集積回路を省略し、図面の簡単化のために抵抗変化素子３１７を含む要部のみが示されている。また、理解しやすいように、一部を拡大して示している。
【０１１９】
具体的には図７（ａ）および（ｂ−１）、（ｂ−２）に示すように、不揮発性記憶装置３００は、半導体集積回路が形成されているシリコン半導体等の基板１０１と、第１の電極３０９との間に互い平行に形成されて第１の電極３０９と電気的に接続された複数の第１の配線３０２と、この複数の第１の配線３０２の上方に基板１０１に平行な面内において互いに平行に、かつ複数の第１の配線３０２に立体交差するように形成され、第２の電極３０９と電気的に接続された複数の第２の配線３０４とをさらに備えている。そして、複数の第１の配線３０２と複数の第２の配線３０４との立体交差点に対応して記憶部３１７ａが設けられている。
【０１２０】
このように複数の第１の配線３０２と複数の第２の配線３０４との立体交差点に対応したマトリックス状に記憶領域３１７ａが構成されているところが、実施の形態１と異なるところである。ここで、記憶領域３１７ａを有する抵抗変化素子３１７は、第２の層間絶縁層３１１の溝部３１２に形成された抵抗変化層３１４を、下部電極である第１の電極３０９と上部電極である第２の電極３１６で挟み込んだ構成としているところは、実施の形態１と同様である。
【０１２１】
このような構成とすることにより、後述するようにプラズマプロセスを用いずに、抵抗変化素子３１７の記憶領域３１７ａを溝部３１２の底部に形成することができる。したがって、反応性プラズマガスによる物理的な損傷や欠陥を生じるダメージとプラズマの電荷によるチャージングダメージを受けることがない。さらに、第２の電極３１６は第２の抵抗変化層３１４ｂ上に形成され、酸素含有量の多い第１の抵抗変化層３１４ａには第２の電極３１６を成膜する際のプロセスダメージがない。さらに、記憶領域３１７ａは溝部３１２の底部に形成され、ＣＭＰ法を用いた加工によるダメージも受けることがないので、劣化はもちろん初期動作や動作特性にばらつきのない高品質のクロスポイント型の不揮発性記憶装置３００を実現することができる。さらに、抵抗変化素子３１７の記憶領域３１７ａは溝部３１２の底部の一部に構成することができるので、クロスポイント型の不揮発性記憶装置３００の高集積化、大容量化を実現することができる。
【０１２２】
ここで、抵抗変化層３１４は、遷移金属酸化物を主たる抵抗変化材料とする構成としてもよい。このような構成とすることにより、可逆的に安定した書き換え特性と良好な抵抗値のリテンション特性を有する不揮発性記憶装置３００を実現することができる。
【０１２３】
また、遷移金属酸化物は、タンタル、ハフニウム、あるいはジルコニウムの酸化物を主たる抵抗変化材料とする構成としてもよい。このような構成とすることにより、動作の高速性に加えて可逆的に安定した書き換え特性と良好なリテンション特性を有し、通常のシリコン半導体プロセスと親和性の高い製造プロセスで製造できる不揮発性記憶装置３００を実現することができる。
【０１２４】
ところで、溝部３１２の内部に形成され、抵抗変化素子３１７の上部電極となる第２の電極３１６は複数の抵抗変化素子３１７に共用された構造となり、ライン状に周辺回路（図示せず）に接続する配線と兼用する構成とすることもできる。このような構成とすることにより、周辺回路に接続する配線と上部電極とを一体に形成すると、従来の構成のような配線と上部電極とのコンタクトをなくすこともでき、不揮発性記憶装置３００の高集積化と高信頼性に寄与するとともに、マスク枚数やマスク工程が削減できてプロセスコストを低減することができる。
【０１２５】
次に、本実施の形態３に係る不揮発性記憶装置３００の製造方法について、図８および図９により説明する。図８（ａ−１）、（ａ−２）、（ｂ−１）、（ｂ−２）、（ｃ−１）、（ｃ−２）および図９（ａ−１）、（ａ−２）、（ｂ−１）、（ｂ−２）、（ｃ−１）、（ｃ−２）は、不揮発性記憶装置３００の各工程のプロセスフローを順に示した断面図である。ここで、図８（ａ−１）、（ｂ−１）、（ｃ−１）、図９（ａ−１）、（ｂ−１）、（ｃ−１）は、図７における７Ａ−７Ａ線の断面を矢印方向に見た各工程における断面図を示し、図８（ａ−２）、（ｂ−２）、（ｃ−２）、図９（ａ−２）、（ｂ−２）、（ｃ−２）は、図７における７Ｂ−７Ｂ線の断面を矢印方向に見た各工程における断面図を示す。
【０１２６】
本実施の形態３の不揮発性記憶装置３００の製造方法は、第１の配線形成工程と、第１の層間絶縁層形成工程と、コンタクトホール形成工程と、第１電極形成工程と、第２の層間絶縁層形成工程と、溝部形成工程と、第１の抵抗変化層形成工程と、第２の抵抗変化層形成工程と、第２の電極形成工程と第２の配線形成工程とを備え、複数の第１の配線３０２と複数の第２の配線３０４との立体交差点に対応して記憶部３１７ａが設けられて形成する方法である。
【０１２７】
ここで、第１の配線形成工程は、基板１０１と複数の第１の電極３０９との間に互い平行に形成されて複数の第１の電極３０９と電気的に接続された複数の第１の配線３０２を形成する工程である。
【０１２８】
第１の層間絶縁層形成工程は、複数の第１の配線３０２上に第１の層間絶縁層３０６を形成する工程である。コンタクトホール形成工程は、第１の層間絶縁層を貫通して複数のコンタクトホール３０７を形成する工程である。第１の電極形成工程は、複数のコンタクトホール３０７内にコンタクトプラグ３０７ａを埋め込んで複数の第１の電極３０９を形成する工程である。第２の層間絶縁層形成工程は、複数の第１の電極３０９を覆い第１の層間絶縁層３０６上に第２の層間絶縁層３１１を形成する工程である。溝部形成工程は、第２の層間絶縁層３１１を貫通して複数の第１の電極３０９の上部を露出させて溝部３１２を形成する工程である。第１の抵抗変化層形成工程は、溝部３１２の側壁および底部に形成され、かつ複数の第１の電極３０９と接続された金属酸化物である第１の抵抗変化層３１４ａを形成する工程である。第２の抵抗変化層形成工程は、第１の抵抗変化層３１４ａに隣接し、第１の抵抗変化層３１４ａより酸素含有量が少ない金属酸化物である第２の抵抗変化層３１４ｂを形成する工程である。第２の電極形成工程は、第２の電極３１６を第２の抵抗変化層３１４ｂに隣接して形成し、かつ少なくとも溝部３１２の内部に充填し、第１の抵抗変化層３１４ａ、第２の抵抗変化層３１４ｂおよび第２の電極３１６を、第２の層間絶縁層３１１の表面が露出するまで除去する工程である。第２の配線形成工程は、複数の第１の配線３０２の上方に基板１０１に平行な面内において互いに平行に、かつ複数の第１の配線３０２に立体交差するように、溝部３１２の内部に形成された第２の電極３１６と電気的に接続するように複数の第２の配線３０４を形成する工程である。
【０１２９】
このような製造方法により、不揮発性記憶装置３００の微細化、高集積化が図れることに加えてプロセスの簡素化とプロセスコストの削減を実現することができる。また、上述した各工程においてプラズマプロセスを用いずに抵抗変化素子３１７の記憶領域３１７ａを溝部３１２の底部に形成することができる。したがって、反応性プラズマガスによる物理的な損傷や欠陥を生じるダメージとプラズマの電荷によるチャージングダメージを受けることがなく、記憶領域３１７ａを構成する抵抗変化層３１４の酸素濃度の乱れを防ぐことができる。さらに、第２の電極３１６は第２の抵抗変化層３１４ｂ上に形成されるため、酸素含有量の多い第１の抵抗変化層３１４ａには第２の電極３１６を成膜する際のプロセスダメージがない。さらに、ＣＭＰ法を用いた加工によるダメージも受けることがないので、劣化はもちろん初期動作や動作特性にばらつきのない高品質のクロスポイント型の不揮発性記憶装置３００を製造することができる。さらに、抵抗変化素子３１７の記憶領域３１７ａは溝部３１２の底部の一部に構成することができるので、高集積化に適したクロスポイント型の不揮発性記憶装置３００を製造することができる。
【０１３０】
以下、図８および図９にしたがって、さらに具体的に不揮発性記憶装置３００の各工程のプロセスフローの一例を順に示す。
【０１３１】
図８（ａ−１）、（ａ−２）に示す工程は、第１の配線形成工程と、第１の層間絶縁層形成工程、コンタクトホール形成工程および第１の電極形成工程である。第１の配線形成工程は、半導体集積回路や半導体層間絶縁層などが形成された基板１０１上に複数の第１の配線３０２を形成する工程である。第１の層間絶縁層形成工程は、複数の第１の配線３０２が形成された上に第１の層間絶縁層３０６を形成する工程である。その後、コンタクトホール形成工程として、第１の層間絶縁層３０６を貫通して、第１の配線３０２上に、複数のコンタクトホール３０７を形成する。その後、第１の電極形成工程として、導電体であるコンタクトプラグ３０７ａを複数のコンタクトホール３０７内に埋め込み、ＣＭＰ法により第１の層間絶縁層３０６上の導電体などを除去して平坦化を行い、複数の第１の電極３０９を形成する。第１の電極３０９の材料としては、銅（Ｃｕ）、チッ化タンタル（ＴａＮ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）等、半導体素子又は従来の不揮発性記憶素子で用いられている電極材料を用いることができる。なお、第１の配線形成工程には基板１０１上に、半導体集積回路が形成する工程を備えていてもよい。
【０１３２】
図８（ｂ−１）、（ｂ−２）に示す第２の層間絶縁層形成工程は、複数の第１の電極３０９を覆い第１の層間絶縁層３０６上に第２の層間絶縁層３１１を形成する工程である。
【０１３３】
図８（ｃ−１）、（ｃ−２）に示す溝部形成工程は、第２の層間絶縁層３１１を貫通して複数の第１の電極３０９の上部が露出するまでエッチングを行い、複数の第１の配線３０２に立体交差するように複数の溝部３１２を形成する工程である。ここで、第１の電極３０９の幅または直径が、溝部３１２の幅よりも小さく形成してもよい。
【０１３４】
図９（ａ−１）、（ａ−２）に示す工程は、第１の抵抗変化層形成工程、第２の抵抗変化形成工程および第２の電極形成工程の一部である。まず、第１の抵抗変化層形成工程において、スパッタ法などにより第２の層間絶縁層３１１の表面および溝部３１２の側壁および底部に第１の抵抗変化層３１４ａを形成する。次に、第２の抵抗変化層形成工程において、第１の抵抗変化層３１４ａ上に、第２の抵抗変化層３１４ｂを形成する。これにより、抵抗変化層３１４は金属酸化物である第１の抵抗変化層３１４ａと第１の抵抗変化層より酸素含有量が少ない金属酸化物である第２の抵抗変化層３１４ｂを順次堆積させる積層薄膜となる。
【０１３５】
この第１の抵抗変化層形成工程および第２の抵抗変化形成工程において、抵抗変化層３１４を構成する第１の抵抗変化層３１４ａおよび第２の抵抗変化層３１４ｂは、遷移金属酸化物を主たる抵抗変化材料とする構成としてもよく、この遷移金属酸化物は、タンタル、ハフニウム、あるいはジルコニウムの酸化物を主たる抵抗変化材料とする構成としてもよい。具体的には、抵抗変化層３１４として酸化タンタルを用いる場合は、第１の抵抗変化層３１４ａとしてＴａＯｙ（０＜ｙ＜２．５）とし、第２の抵抗変化層３１４ｂとしてはＴａＯｘ（０＜ｘ＜２．５、ｘ＜ｙ）とする。より好適には、ＴａＯｙ（２．１≦ｙ＜２．５）、ＴａＯｘ（０．８≦ｘ≦１．９）とすることにより、５Ｖ以下での動作が可能となる。
【０１３６】
前記遷移金属酸化物は、ハフニウム酸化物からなる方法としてもよい。具体的には、抵抗変化層３１４として酸化ハフニウムであれば、第１の抵抗変化層３１４ａとしてＨｆＯｙ（１．８＜ｙ＜２．０）となり、第２の抵抗変化層３１４ｂとしてはＨｆＯｘ（０．９≦ｘ≦１．６）とすることにより、５Ｖ以下での動作が可能となる。
【０１３７】
さらに前記遷移金属酸化物として、ジルコニウム酸化物を用いる場合は、第１の抵抗変化層３１４ａとしてＺｒＯｙ（１．９＜ｙ＜２．０）となり、第２の抵抗変化層３１４ｂとしてはＺｒＯｘ（０．９≦ｘ≦１．４）とすることにより、５Ｖ以下での動作が可能となる。
【０１３８】
上記の構成とすることにより、抵抗変化は第１の抵抗変化層３１４ａの、第１の電極３０９との界面近傍において起こり、高抵抗化したときに同じ第２の電極３１６につながる記憶素子へのリーク電流を少なくすることができる。逆に第２の電極近傍で抵抗変化を起こすよう、第２の抵抗変化層３１４ｂを第１の抵抗変化層３１４ａの下に形成すると、第１の抵抗変化層３１４ａが高抵抗化しても第２の抵抗変化層３１４ｂを通して隣接する記憶素子にリーク電流が流れ、書き込み、読み出し動作がうまくできない。
【０１３９】
このように本発明にかかる実施の形態３の構成にすることにより、動作の高速性に加えて可逆的に安定した書き換え特性と良好なリテンション特性を有する不揮発性記憶装置３００を通常のシリコン半導体プロセスと親和性の高い製造プロセスを用いて実現することができる。
【０１４０】
また、第２の電極形成工程の一部の工程において、抵抗変化層３１４に隣接し、かつ少なくとも溝部３１２の内部を充填するように導電体をスパッタ法またはめっき等の堆積方法により堆積形成する。第２の電極３１６の材料としてはアルミ(Ａｌ)、チタン(Ｔｉ)、タンタル(Ｔａ)、ニッケル(Ｎｉ)、タングステン（Ｗ）、銅（Ｃｕ）、窒化タンタル（ＴａＮ）、窒化タンタル（ＴａＮ）と銅（Ｃｕ）の積層体、または白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）等、半導体素子又は従来の不揮発性記憶素子で用いられている電極材料を用いることができる。
【０１４１】
図９（ｂ−１）、（ｂ−２）に示す第２の電極形成工程の一部は、第２の層間絶縁層３１１上に形成された第１の抵抗変化層３１４ａ、第２の抵抗変化層３１４ｂおよび第２の電極３１６をＣＭＰ法を用いた平坦化プロセスにより、第２の層間絶縁層３１１の表面が露出するまで除去し、平坦化する工程である。この工程により、第２の電極３１６が形成される。
【０１４２】
図９（ｃ−１）、（ｃ−２）に示す第２の配線形成工程は、平坦化された抵抗変化層３１４、第２の電極３１６および第２の層間絶縁層３１１上に第３の層間絶縁層３１３を形成し、第３の層間絶縁層３１３に少なくとも第２の電極３１６が露出するように溝部を形成し、第２の電極３１６と電気的に接するように複数の第２の配線３０４を形成する工程である。
【０１４３】
このように形成された第１の配線３０２および第２の電極３１６と、基板１０１に形成された半導体集積回路とは、その後の従来の半導体プロセスを用いて電気的に接続される。したがって、この半導体集積回路と不揮発性記憶装置３００の下部電極３０９および上部電極３１６とが、電気的に接続されることになる。なお、半導体集積回路の形成工程は従来のものと同様である。
【０１４４】
このようにして、図７に示す不揮発性記憶装置３００が製造される。
【０１４５】
上述したプロセスフローでは、抵抗変化膜３１４の加工処理工程にドライエッチングプロセスを使用することなく、加工処理を行っている。さらに、記憶領域３１７ａは、ＣＭＰ法を用いた平坦化プロセスにより加工された第２の層間絶縁層３１１の表面から遠い溝部３１２の底部の一部に形成されている。
【０１４６】
したがって、抵抗変化素子３１７の記憶領域３１７ａの抵抗変化層３１４はプラズマの電荷によるチャージングダメージを受けることなく、酸素含有量の多い第１の抵抗変化層３１４ａと酸素含有量が少ない第２の抵抗変化層３１４ｂが酸素濃度の乱れなく形成される。さらに、第２の電極３１６は第２の抵抗変化層３１４ｂ上に形成されるため、酸素含有量の多い第１の抵抗変化層３１４ａには第２の電極３１６を成膜する際のプロセスダメージがない。さらに、抵抗変化素子３１７の記憶領域３１７ａは溝部３１２の底部に形成されるので溝部３１２の上部で発生するＣＭＰ法を用いた平坦化プロセスによる抵抗変化素子の抵抗変化層へのダメージ、あるいは上部電極と下部電極との間のショートなどの加工によるダメージを受けることがな。このため、劣化はもちろんのこと、初期動作や動作特性にばらつきのない高品質の不揮発性記憶装置３００を実現することができる。
【０１４７】
また、抵抗変化素子３１７を作製するための専用マスクが必要のない不揮発性記憶装置３００の構成であるので、従来の不揮発性記憶装置に比べて低コストで製造することができる。さらに、抵抗変化素子３１７の上部電極となる第２の電極３１６は、溝部３１２の中に配置され配線としても共用して使用することができるので、さらにマスク枚数を低減して低コストで製造することができる。さらに、抵抗変化素子３１７の記憶領域３１７ａは、溝部３１２の底部の一部に構成することができるので、不揮発性記憶装置３００の高集積化を実現することができる。
【０１４８】
（実施の形態３の変形例）
実施の形態３において、抵抗変化層３１４に含まれる遷移金属の標準電極電位をＶｔ、第１の電極３０９の標準電極電位をＶ１、第２の電極３１６の標準電極電位をＶ２とした時、Ｖ１＞Ｖ２でかつＶ１＞Ｖｔとなるよう第１の電極３０９、抵抗変化膜３１４、および第２の電極３１６の材料を選んで、構成してもよい。具体的な例としては、抵抗変化層３１４ａがＴａＯｙ（２．１≦ｙ＜２．５）の場合、第１の電極３０９は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕ、Ｗ、Ｎｉ、チッ化Ｔａからなる群から選択され、第２の電極３１６は、Ｔａ、Ｔｉ、Ａｌからなる群から選択してもよい。また、別の組み合わせとしては、第１の電極３０９は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕからなる群から選択され、第２の電極３１６は、Ｗ、Ｎｉ、Ｔａ、Ｔｉ、Ａｌ、チッ化Ｔａからなる群から選択してもよい。
【０１４９】
抵抗変化層３１４ａがＨｆＯｙ（１．８＜ｙ＜２．０）の場合は、第１の電極３０９は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕ、Ｗ、Ｎｉ、Ｔａ、チッ化Ｔａからなる群から選択され、第２の電極３１６は、Ｈｆ、Ｔｉ、Ａｌからなる群から選択してもよい。上記の構成として、第１の電極３０９に、第２の電極３１６に対し正の電圧を印加して抵抗変化膜３１４ａに電流を流すことにより、第１の電極３０９の近傍の抵抗変化膜３１４ａの酸素濃度のコントロールが確実にでき、より抵抗変化特性の安定化が図れる。
【０１５０】
（実施の形態４）
本実施の形態４に係る不揮発性記憶装置４００と、上述した不揮発性記憶装置３００との違いは、例えば実施の形態２の不揮発性記憶装置２００の構成を基本として、複数の第１の配線３０２と複数の第２の配線３０４との立体交差点に対応して設けられた抵抗変化素子４１７を具備したクロスポイント型メモリアレイとした点である。すなわち、本実施の形態４においては、コンタクトプラグ３０７ａの上方に、コンタクトプラグ３０７ａを被覆し形成された複数の第１の電極４０９が形成され、第１の電極４０９が抵抗変化素子４１７の下部電極として構成されている。この構成については、図１０（ａ）、（ｂ−１）、（ｂ−２）に示されている。これら図１０（ａ）、（ｂ−１）、（ｂ−２）に示された本実施の形態４に係る不揮発性記憶装置４００において、不揮発性記憶装置３００と同一の要素については、同一符号が付されている。
【０１５１】
次に、本実施の形態４に係る不揮発性記憶装置４００の製造方法について説明する。上述した不揮発性記憶装置３００との違いは、本実施の形態４では更にコンタクトプラグ形成工程が追加されており、また、第１の電極形成工程が異なる。他の工程は上述した不揮発性記憶装置３００で示した同じである。すなわち、図示はしないが、コンタクトプラグ形成工程は、複数のコンタクトホール３０７内にコンタクトプラグ３０７ａを埋め込み形成する工程で、第１の電極形成工程は、実施の形態３とは異なる工程で、少なくともコンタクトプラグ３０７ａの上部を除去して凹部を形成したのちにこの凹部に第１の電極４０９を埋め込み形成する工程である。コンタクトプラグ３０７ａの上部を除去する際、隣接するコンタクトプラグ３０７ａの上部の第1の電極３０９同士がショートを起こさない程度に、コンタクトプラグ３０７ａの上部の周辺の第1の層間絶縁膜３０６を除去してもよい。
【０１５２】
第１の電極４０９の材料としては、銅（Ｃｕ）、チッ化タンタル（ＴａＮ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）等、半導体素子又は従来の不揮発性記憶素子で用いられている電極材料を用いることができる。
【０１５３】
このような製造方法により、不揮発性記憶装置４００の微細化、高集積化が図れることに加えてプロセスの簡素化とプロセスコストの削減を実現することができる。また、本実施の形態４においてもプラズマプロセスを用いずに抵抗変化素子４１７の記憶領域４１７ａを溝部３１２の底部に形成することができる。したがって、反応性プラズマガスによる物理的な損傷や欠陥を生じるダメージとプラズマの電荷によるチャージングダメージを受けることがなく、記憶領域４１７ａを構成する抵抗変化層３１４の酸素濃度の乱れを防ぐことができる。さらに、第２の電極３１６は第２の抵抗変化層３１４ｂ上に形成されるため、酸素含有量の多い第１の抵抗変化層３１４ａには第２の電極３１６を成膜する際のプロセスダメージがない。さらに、ＣＭＰ法を用いた加工によるダメージも受けることがないので、劣化はもちろん初期動作や動作特性にばらつきのない高品質のクロスポイント型の不揮発性記憶装置４００を製造することができる。さらに、抵抗変化素子４１７の下部電極となる第１の電極４０９はコンタクトプラグの上方に形成するため、コンタクトホールへの埋め込みが困難な材料を使用することができる。さらに、抵抗変化素子４１７の記憶部４１７ａは溝部３１２の底部の一部に構成することができるので、高集積化に適したクロスポイント型の不揮発性記憶装置４００を製造することができる。
【０１５４】
（実施の形態４の変形例）
実施の形態４において、抵抗変化層３１４に含まれる遷移金属の標準電極電位をＶｔ、第１の電極４０９の標準電極電位をＶ１、第２の電極３１６の標準電極電位をＶ２とした時、Ｖ１＞Ｖ２でかつＶ１＞Ｖｔとなるよう第１の電極４０９、抵抗変化膜３１４、および第２の電極３１６の材料を選んで、構成してもよい。具体的な例としては、抵抗変化層３１４ａがＴａＯｙ（２．１≦ｙ＜２．５）の場合、第１の電極４０９は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕ、Ｗ、Ｎｉ、チッ化Ｔａからなる群から選択され、第２の電極３１６は、Ｔａ、Ｔｉ、Ａｌからなる群から選択してもよい。また、別の組み合わせとしては、第１の電極４０９は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕからなる群から選択され、第２の電極３１６は、Ｗ、Ｎｉ、Ｔａ、Ｔｉ、Ａｌ、チッ化Ｔａからなる群から選択してもよい。
【０１５５】
抵抗変化層３１４ａがＨｆＯｙ（１．８＜ｙ＜２．０）の場合は、第１の電極４０９は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕ、Ｗ、Ｎｉ、Ｔａ、チッ化Ｔａからなる群から選択され、第２の電極３１６は、Ｈｆ、Ｔｉ、Ａｌからなる群から選択してもよい。上記の構成として、第１の電極４０９に、第２の電極３１６に対し正の電圧を印加して抵抗変化膜３１４ａに電流を流すことにより、第１の電極４０９の近傍の抵抗変化膜３１４ａの酸素濃度のコントロールが確実にでき、より抵抗変化特性の安定化が図れる。
【０１５６】
（実施の形態５）
本実施の形態５に係る不揮発性記憶装置５００と、上述した不揮発性記憶装置３００との違いは、第１の電極３０９と第１の配線３０２との間に、例えば非オーミック性材料層５１５として配置するＭＳＭダイオード、ＭＩＭダイオード、あるいはバリスタなどの非オーミック性素子５１６の有無にある。すなわち、本実施の形態５においては、第１配線３０２と非オーミック性材料層５１５、第１の電極３０９からなる非オーミック性素子５１６が抵抗変化素子３１７と直列に接続するように設けられている。この構成については図１１（ａ）、（ｂ−１）、（ｂ−２）に示されている。これら図１１（ａ）、（ｂ−１）、（ｂ−２）に示された第２の変形例に係る不揮発性記憶装置５００において、不揮発性記憶装置３００と同一の要素については、同一符号が付されている。
【０１５７】
このような構成とすることにより、マトリックス状に抵抗変化素子３１０を配置した不揮発性記憶装置３００において、隣接する抵抗変化素子３１７間のクロストークの低減やリークによる書き込みおよび読み出しの誤動作を低減し、さらに安定して動作する高品質の不揮発性記憶装置５００を提供することができる。
【０１５８】
次に、本実施の形態５に係る不揮発性記憶装置５００の製造方法について説明する。上述した不揮発性記憶装置３００との違いは、第１の配線形成工程のみが異なり、他の工程は同じである。すなわち、図示はしないが、第１の配線形成工程は、半導体集積回路や半導体層間絶縁層などが形成された基板１０１上に、第１の配線３０２と非オーミック性材料層５１５をこの順に積層された複数の第１の積層配線５０２を形成する工程である非オーミック素子形成工程となる。非オーミック性材料層５１５として例えば、窒素欠損型の窒化シリコン（ＳｉＮｘ）を用いると、第１の配線３０２および第１の電極３０９としては、例えば窒化タンタル（ＴａＮ）やタングステン（Ｗ）などを用いて、ＭＳＭダイオードを形成することができるが、勿論これに限定されるわけではない。また、非オーミック性素子５１６としてＭＩＭダイオードを用いる場合であれば、金属−絶縁体−金属を順次上記の工程において形成することによって、非オーミック性素子５１６を形成することができる。
【０１５９】
このような方法とすることにより、マトリックス状に抵抗変化素子３１７を配置した不揮発性記憶装置５００の製造方法において、隣接する抵抗変化素子３１７間のクロストークの低減やリークによる書き込みおよび読み出しの誤動作を低減し、さらに安定して動作する高品質の不揮発性記憶装置５００の製造方法を提供することができる。
【０１６０】
（実施の形態５の変形例）
実施の形態５において、抵抗変化層３１４に含まれる遷移金属の標準電極電位をＶｔ、第１の電極３０９の標準電極電位をＶ１、第２の電極３１６の標準電極電位をＶ２とした時、Ｖ１＞Ｖ２でかつＶ１＞Ｖｔとなるよう第１の電極３０９、抵抗変化膜３１４、および第２の電極３１６の材料を選んで、構成してもよい。具体的な例としては、抵抗変化層３１４ａがＴａＯｙ（２．１≦ｙ＜２．５）の場合、第１の電極３０９は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕ、Ｗ、Ｎｉ、チッ化Ｔａからなる群から選択され、第２の電極３１６は、Ｔａ、Ｔｉ、Ａｌからなる群から選択してもよい。また、別の組み合わせとしては、第１の電極３０９は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕからなる群から選択され、第２の電極３１６は、Ｗ、Ｎｉ、Ｔａ、Ｔｉ、Ａｌ、チッ化Ｔａからなる群から選択してもよい。
【０１６１】
抵抗変化層３１４ａがＨｆＯｙ（１．８＜ｙ＜２．０）の場合は、第１の電極３０９は、Ｐｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕ、Ｗ、Ｎｉ、Ｔａ、チッ化Ｔａからなる群から選択され、第２の電極３１６は、Ｈｆ、Ｔｉ、Ａｌからなる群から選択してもよい。上記の構成として、第１の電極３０９に、第２の電極３１６に対し正の電圧を印加して抵抗変化膜３１４ａに電流を流すことにより、第１の電極３０９の近傍の抵抗変化膜３１４ａの酸素濃度のコントロールが確実にでき、より抵抗変化特性の安定化が図れる。
【産業上の利用可能性】
【０１６２】
本発明の不揮発性記憶装置は、プラズマダメージや加工によるダメージを受けることがないので、劣化はもちろん初期動作や動作特性にばらつきのない高品質の動作を行うことができ、さらに小型で低消費電力および高速動作ができるので、デジタル家電、メモリカード、携帯型電話機、およびパーソナルコンピュータなどの種々の電子機器に用いることができ有用である。
【図面の簡単な説明】
【０１６３】
【図１】本発明の実施の形態１に係る不揮発性記憶装置の概略構成を示す図で、（ａ）は平面図、（ｂ−１）は（ａ）の１Ａ−１Ａ線での断面を矢印方向に見た断面図、（ｂ−２）は（ａ）の１Ｂ−１Ｂ線での断面を矢印方向に見た断面図
【図２】（ａ−１）（ｂ−１）（ｃ−１）は本発明の実施の形態１に係る不揮発性記憶装置の図１（ａ）の１Ａ−１Ａ線での断面を矢印方向に見た各工程の前半のプロセスフローを順に示した断面図、（ａ−２）（ｂ−２）（ｃ−２）は本発明の実施の形態１に係る不揮発性記憶装置の図１（ａ）の１Ｂ−１Ｂ線での断面を矢印方向に見た各工程の前半のプロセスフローを順に示した断面図
【図３】（ａ−１）（ｂ−１）は本発明の実施の形態１に係る不揮発性記憶装置の図１（ａ）の１Ａ−１Ａ線での断面を矢印方向に見た各工程の前半のプロセスフローを順に示した断面図、（ａ−２）（ｂ−２）は本発明の実施の形態１に係る不揮発性記憶装置の図１（ａ）の１Ｂ−１Ｂ線での断面を矢印方向に見た各工程の後半のプロセスフローを順に示した断面図
【図４】本発明の実施の形態４に係る不揮発性記憶装置の概略構成を示す図で、（ａ）は平面図、（ｂ−１）は（ａ）の４Ａ−４Ａ線での断面を矢印方向に見た断面図、（ｂ−２）は（ａ）の４Ｂ−４Ｂ線での断面を矢印方向に見た断面図
【図５】（ａ−１）（ｂ−１）（ｃ−１）は本発明の実施の形態２に係る不揮発性記憶装置の図４（ａ）の４Ａ−４Ａ線での断面を矢印方向に見た各工程の前半のプロセスフローを順に示した断面図、（ａ−２）（ｂ−２）（ｃ−２）は本発明の実施の形態２に係る不揮発性記憶装置の図４（ａ）の４Ｂ−４Ｂ線での断面を矢印方向に見た各工程の前半のプロセスフローを順に示した断面図
【図６】（ａ−１）（ｂ−１）（ｃ−１）は本発明の実施の形態２に係る不揮発性記憶装置の図４（ａ）の４Ａ−４Ａ線での断面を矢印方向に見た各工程の前半のプロセスフローを順に示した断面図、（ａ−２）（ｂ−２）（ｃ−２）は本発明の実施の形態２に係る不揮発性記憶装置の図４（ａ）の４Ｂ−４Ｂ線での断面を矢印方向に見た各工程の後半のプロセスフローを順に示した断面図
【図７】本発明の実施の形態３に係る不揮発性記憶装置の概略構成を示す図で、（ａ）は平面図、（ｂ−１）は（ａ）の７Ａ−７Ａ線での断面を矢印方向に見た断面図、（ｂ−２）は（ａ）の７Ｂ−７Ｂ線での断面を矢印方向に見た断面図
【図８】（ａ−１）（ｂ−１）（ｃ−１）は、本発明の実施の形態３に係る不揮発性記憶装置の図７（ａ）の７Ａ−７Ａ線での断面を矢印方向に見た各工程の前半のプロセスフローを順に示した断面図、（ａ−２）（ｂ−２）（ｃ−２）は本発明の実施の形態３に係る不揮発性記憶装置の図７（ａ）の７Ｂ−７Ｂ線での断面を矢印方向に見た各工程の前半のプロセスフローを順に示した断面図
【図９】（ａ−１）（ｂ−１）（ｃ−１）は本発明の実施の形態３に係る不揮発性記憶装置の図７（ａ）の７Ａ−７Ａ線での断面を矢印方向に見た各工程の後半のプロセスフローを順に示した断面図、（ａ−２）（ｂ−２）（ｃ−２）は本発明の実施の形態３に係る不揮発性記憶装置の図７（ａ）の７Ｂ−７Ｂ線での断面を矢印方向にら見た各工程の後半のプロセスフローを順に示した断面図
【図１０】本発明の実施の形態４に係る不揮発性記憶装置の概略構成を示す図で、（ａ）は平面図、（ｂ−１）は、（ａ）の１０Ａ−１０Ａ線での断面を矢印方向に見た断面図、（ｂ−２）は（ａ）の１０Ｂ−１０Ｂ線での断面を矢印方向に見た断面図
【図１１】本発明の実施の形態５に係る不揮発性記憶装置の概略構成を示す図で、（ａ）は平面図、（ｂ−１）は（ａ）の１１Ａ−１１Ａ線での断面を矢印方向に見た断面図、（ｂ−２）は（ａ）の１１Ｂ−１１Ｂ線での断面を矢印方向に見た断面図
【符号の説明】
【０１６４】
１００，２００，３００，４００    不揮発性記憶装置
１０１    基板
１０２    配線パターン
１０６，２０６，３０６    第１の層間絶縁層
１０７，２０７，３０７    コンタクトホール
１０７ａ，２０７ａ，３０７ａ    コンタクトプラグ
１０９，２０９，３０９，４０９    第１の電極
１１１，２１１，３１１    第２の層間絶縁層
１１２，２１２，３１２    溝部
１１４，２１４，３１４    抵抗変化層
１１４ａ，２１４ａ，３１４ａ    第１の抵抗変化層
１１４ｂ，２１４ｂ，３１４ｂ    第２の抵抗変化層
１１６，２１６，３１６    第２の電極
１１７，２１７，３１７，４１７    抵抗変化素子
１１７ａ，２１７ａ，３１７ａ，４１７ａ    記憶領域
３０２    第１の配線
３０４    第２の配線
３１３    第３の層間絶縁層
５０２    積層配線
５１５    非オーミック性材料層
５１６    非オーミック性素子
【図１】
2010212541.tif 000003
【図２】
2010212541.tif 000004
【図３】
2010212541.tif 000005
【図４】
2010212541.tif 000006
【図５】
2010212541.tif 000007
【図６】
2010212541.tif 000008
【図７】
2010212541.tif 000009
【図８】
2010212541.tif 000010
【図９】
2010212541.tif 000011
【図１０】
2010212541.tif 000012
【図１１】
2010212541.tif 000013