(57)【要約】【課題】使用メモリの増加量を最小限に抑えながら連続キズの検出が可能となる撮像装置を提供する。【解決手段】撮像装置は、複数の画素から構成される撮像素子を有し、被写体からの光を映像信号に変換する撮像部と、撮像部からの映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、Ａ／Ｄ変換部からのデジタル映像信号を１ライン分記録する第１ラインメモリ部と、第１ラインメモリ部からのデジタル映像信号を１ライン分記録する第２ラインメモリ部と、を備える。さらに、撮像装置は、デジタル映像信号より形成される画像の連続キズ候補の状態を記録するフラグメモリ部と、Ａ／Ｄ変換部、第１ラインメモリ部、第２ラインメモリ部から、それぞれ、出力されるデジタル映像信号と、フラグメモリ部の連続キズ候補の状態を示すデータとから、撮像素子を構成する画素が欠陥画素（キズ）であるか否かの判断を行うキズ判断処理部と、を備える。【選択図】図２
2010062644.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素から構成される撮像素子を有し、被写体からの光を電気信号に変換し、映像信号として取得する撮像部と、
前記撮像部から出力される前記映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部から出力される前記デジタル映像信号を１ライン分記録する第１ラインメモリ部と、
前記第１ラインメモリ部から出力される前記デジタル映像信号を１ライン分記録する第２ラインメモリ部と、
前記デジタル映像信号より形成される画像の連続キズ候補の状態を記録・保持するフラグメモリ部と、
前記Ａ／Ｄ変換部、前記第１ラインメモリ部、前記第２ラインメモリ部から、それぞれ、出力される前記デジタル映像信号と、前記フラグメモリ部に記録・保持されている連続キズ候補の状態を示すデータとから、前記撮像素子を構成する前記画素が欠陥画素であるか否かの判断処理であるキズ判断処理を行うキズ判断処理部と、
を備える撮像装置。
【請求項２】
前記フラグメモリ部は、前記デジタル映像信号より形成される画像の垂直方向の連続キズ候補の状態を記録・保持する、
請求項１に記載の撮像装置。
【請求項３】
前記フラグメモリ部は、前記デジタル映像信号より形成される画像の垂直方向の連続キズ候補の状態を、前記画像の列ごとに１ビットデータとして、記録・保持する、
請求項２に記載の撮像装置。
【請求項４】
前記キズ判断処理部は、
前記デジタル映像信号により形成される２次元画像において、２次元座標（ａ，ｂ）の位置の画素Ｐ（ａ，ｂ）に対応する前記デジタル映像信号の信号レベルをＶ（ａ，ｂ）と表記し、
前記キズ判断処理部が判断処理対象としている画素である注目画素をＰ（ｘ，ｙ）とし、前記注目画素Ｐ（ｘ，ｙ）に対応する前記デジタル映像信号Ｖ（ｘ，ｙ）とするとき、
第１判断処理により、前記注目画素Ｐ（ｘ，ｙ）が１画素キズであるか否かを判断し、
第２判断処理により、前記注目画素Ｐ（ｘ，ｙ）および前記注目画素に垂直方向に連続する画素Ｐ（ｘ，ｙ＋１）とが垂直連続画素であるか否かを判断するものであり、
（１）前記第１判断処理では、
前記２次元画像において前記注目画素の周辺８画素に対応する前記デジタル映像信号の信号レベルの中から最大信号レベルＶｍａｘを抽出し、前記注目画素の信号レベルＶ（ｘ，ｙ）から減算することで差を求め、その差が所定の閾値ｔｈ以上の場合、前記注目画素を１画素キズであると判断し、
（２）前記第２判断処理では、
フラグメモリ部の垂直方向の連続キズ候補の状態を示す前記画像の列ごとの１ビットデータの値の初期値を「０」とし、前記注目画素の前記画像のｘ列に対応する前記フラグメモリ部の１ビットデータであるフラグメモリ値をｆｌｇ（ｘ）とするとき、
（２−１）前記注目画素のフラグメモリ値ｆｌｇ（ｘ）が「０」の場合、
前記注目画素Ｐ（ｘ，ｙ）および前記注目画素の下の画素Ｐ（ｘ，ｙ＋１）を除いた周囲７画素に対応する前記デジタル映像信号の信号レベルの中の最大信号レベルＶｍａｘ＿ｎｏｎＤを抽出し、
ｄｉｆｆ１＝Ｖ（ｘ，ｙ）−Ｖｍａｘ＿ｎｏｎＤ
ｄｉｆｆ２＝Ｖ（ｘ，ｙ＋１）−Ｖｍａｘ＿ｎｏｎＤ
により、差ｄｉｆｆ１および差ｄｉｆｆ２を求め、前記差ｄｉｆｆ１および前記差ｄｉｆｆ２が所定の閾値ｔｈ以上の場合、前記注目画素Ｐ（ｘ，ｙ）が連続画素キズの候補であると判断し、前記フラグメモリ値ｆｌｇ（ｘ）を「１」に設定し、
（２−２）前記注目画素のフラグメモリ値ｆｌｇ（ｘ）が「１」の場合、
前記フラグメモリ値ｆｌｇ（ｘ）を「０」に設定し、
前記注目画素Ｐ（ｘ，ｙ）および前記注目画素の上の画素Ｐ（ｘ，ｙ−１）を除いた周囲７画素に対応する前記デジタル映像信号の信号レベルの中の最大信号レベルＶｍａｘ＿ｎｏｎＵを抽出し、
ｄｉｆｆ３＝Ｖ（ｘ，ｙ）−Ｖｍａｘ＿ｎｏｎＵ
ｄｉｆｆ４＝Ｖ（ｘ，ｙ−１）−Ｖｍａｘ＿ｎｏｎＵ
により、差ｄｉｆｆ３および差ｄｉｆｆ４を求め、前記差ｄｉｆｆ３および前記差ｄｉｆｆ４が所定の閾値ｔｈ以上の場合、前記注目画素Ｐ（ｘ，ｙ）およびその上の画素Ｐ（ｘ，ｙ−１）が連続画素キズであると判断する、
請求項３に記載の撮像装置。
【請求項５】
前記フラグメモリ部は、前記デジタル映像信号より形成される画像の斜め方向の連続キズ候補の状態を記録・保持する、
請求項１に記載の撮像装置。
【請求項６】
前記フラグメモリ部は、前記デジタル映像信号より形成される画像の斜め方向の連続キズ候補の状態を前記画像の斜め方向ごとに１ビットデータとして、記録・保持する、
請求項４に記載の撮像装置。
【請求項７】
複数の画素から構成される撮像素子を有し、被写体からの光を電気信号に変換し、映像信号として取得する撮像部と、
前記撮像部から出力される前記映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部から出力される前記デジタル映像信号を１ライン分記録する第１ラインメモリ部と、
前記第１ラインメモリ部から出力される前記デジタル映像信号を１ライン分記録する第２ラインメモリ部と、
前記デジタル映像信号より形成される画像の連続キズ候補の状態を記録・保持するフラグメモリ部と、
を備える撮像装置に用いられるキズ判定方法であって、
前記Ａ／Ｄ変換部、前記第１ラインメモリ部、前記第２ラインメモリ部から、それぞれ、出力される前記デジタル映像信号と、前記フラグメモリ部に記録・保持されている連続キズ候補の状態を示すデータとから、前記撮像素子を構成する前記画素が欠陥画素であるか否かの判断処理であるキズ判断処理を行うキズ判断処理ステップを、
を備えるキズ判定方法。
【請求項８】
複数の画素から構成される撮像素子を有し、被写体からの光を電気信号に変換し、映像信号として取得する撮像部と、
前記撮像部から出力される前記映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部から出力される前記デジタル映像信号を１ライン分記録する第１ラインメモリ部と、
前記第１ラインメモリ部から出力される前記デジタル映像信号を１ライン分記録する第２ラインメモリ部と、
前記デジタル映像信号より形成される画像の連続キズ候補の状態を記録・保持するフラグメモリ部と、
を備える撮像装置に用いられるキズ判定方法をコンピュータに実行させるプログラムであって、
コンピュータに、
前記Ａ／Ｄ変換部、前記第１ラインメモリ部、前記第２ラインメモリ部から、それぞれ、出力される前記デジタル映像信号と、前記フラグメモリ部に記録・保持されている連続キズ候補の状態を示すデータとから、前記撮像素子を構成する前記画素が欠陥画素であるか否かの判断処理であるキズ判断処理を行うキズ判断処理ステップを、
を実行させるプログラム。
【請求項９】
複数の画素から構成される撮像素子を有し、被写体からの光を電気信号に変換し、映像信号として取得する撮像部と、
前記撮像部から出力される前記映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部から出力される前記デジタル映像信号を１ライン分記録する第１ラインメモリ部と、
前記第１ラインメモリ部から出力される前記デジタル映像信号を１ライン分記録する第２ラインメモリ部と、
前記デジタル映像信号より形成される画像の連続キズ候補の状態を記録・保持するフラグメモリ部と、
前記Ａ／Ｄ変換部、前記第１ラインメモリ部、前記第２ラインメモリ部から、それぞれ、出力される前記デジタル映像信号と、前記フラグメモリ部に記録・保持されている連続キズ候補の状態を示すデータとから、前記撮像素子を構成する前記画素が欠陥画素であるか否かの判断処理であるキズ判断処理を行うキズ判断処理部と、
を備える集積回路。
【請求項１０】
複数の画素から構成される撮像素子を有し、被写体からの光を電気信号に変換し、映像信号として取得する撮像部とともに用いられる集積回路であって、
前記撮像部から出力される前記映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部から出力される前記デジタル映像信号を１ライン分記録する第１ラインメモリ部と、
前記第１ラインメモリ部から出力される前記デジタル映像信号を１ライン分記録する第２ラインメモリ部と、
前記デジタル映像信号より形成される画像の連続キズ候補の状態を記録・保持するフラグメモリ部と、
前記Ａ／Ｄ変換部、前記第１ラインメモリ部、前記第２ラインメモリ部から、それぞれ、出力される前記デジタル映像信号と、前記フラグメモリ部に記録・保持されている連続キズ候補の状態を示すデータとから、前記撮像素子を構成する前記画素が欠陥画素であるか否かの判断処理であるキズ判断処理を行うキズ判断処理部と、
を備える集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子（固体撮像素子）を有する撮像装置を用いて、撮像素子（固体撮像素子）の画素欠陥を検出する技術に関するものである。
【背景技術】
【０００２】
一般に、ＣＣＤやＣＭＯＳ型イメージセンサといった撮像素子（固体撮像素子）では、半導体の局部的な結晶欠陥等により画素欠陥を生じることが知られおり、この画素欠陥は、「キズ」と呼ばれている。このキズを自動的に検出する方法について説明する。
従来のキズ検出方法について、図１３を用いて説明する。
図１３は、撮像素子面上の所定の画素領域（複数の画素から構成される領域）（図１３では、３画素×３画素の画素領域を示している。）を、模式的に示した図である。
キズ検出の対象とする画素（注目画素）を、図１３に示した中央の画素Ｅとする。まず、画素Ｅから取得される信号レベルＶ（Ｅ）（画素ｘの信号レベルをＶ（ｘ）と表記することにする。以下同様。）と、その周辺の８画素、すなわち、画素Ａ，Ｂ，Ｃ，Ｄ、Ｆ，Ｇ，Ｈ，Ｉから取得される信号レベルのなかで最大の信号レベルＶｍａｘ（＝ｍａｘ（Ｖ（Ａ）、Ｖ（Ｂ）、Ｖ（Ｃ）、Ｖ（Ｄ）、Ｖ（Ｆ）、Ｖ（Ｇ）、Ｖ（Ｈ）、Ｖ（Ｉ））との差（Ｖ（Ｅ）−Ｖｍａｘ）を求める。そして、この差（Ｖ（Ｅ）−Ｖｍａｘ）が閾値以上の場合、注目画素Ｅは、キズ（欠陥画素）であると判断する。
【０００３】
図１２に、上記キズ検出方法を実行する従来の撮像装置９００の概略構成図を示す。
図１２に示すように、従来の撮像装置９００は、被写体からの光を光電変換により映像信号に変換する撮像部９１（撮像部９１は、複数の画素から構成される撮像素子を含み、各画素で、当該画素に対応する映像信号が取得される。）と、撮像部９１から出力される映像信号に対してＡ／Ｄ変換を行うＡ／Ｄ変換部９２と、Ａ／Ｄ変換部９２から出力される映像信号において、所定の画素数に相当する映像信号を保持するバッファ部９３と、を備える。また、撮像装置９００は、映像信号が形成する１枚の画像（映像）における横方向１ライン分に相当する映像信号を蓄積する第１ラインメモリ部９４および第２ラインメモリ部９５と、を備える。さらに、撮像装置９００は、バッファ部９３、第１ラインメモリ部９４および第２ラインメモリ部９５からの出力を入力とし、キズ判断を行うキズ判断処理部７を備える。その他、図示していないが、撮像装置９００は、撮像装置９００内の各部の動作タイミング等を制御する全体制御部も備える。
【０００４】
撮像部９１によって、被写体からの光（被写体の光学像）が光電変換により電気信号（映像信号）に変換される。具体的には、撮像部９１は、複数の画素から構成される撮像素子を有しており、各画素において、それぞれ、当該画素に対応する映像信号が取得される。
撮像部９１により取得された映像信号は、Ａ／Ｄ変換部９２によって、デジタル信号（デジタル映像信号）に変換される。Ａ／Ｄ変換部９２から出力される信号は、バッファ部９３に入力され、所定の画素数に相当する分だけ保持される。ここで、バッファ部９３で保持される「所定の画素数」について説明する。例えば、図１３に示すように、３画素×３画素の画素領域に対してキズ検出を行う場合、バッファ部９３で保持される「所定の画素数」は、「３」となる。なお、「所定の画素数」は、キズ検出を行うことができる画素数であればよいので、上記の場合、「所定の画素数」を「３」以上の数にしてもよい。
【０００５】
バッファ部９３から出力された映像信号は、第１ラインメモリ部９４に入力さる。そして、第１ラインメモリ部９４では、映像信号の横方向１ライン分の信号（映像信号が形成する映像（画像）の横（水平）方向１ライン分に相当する映像信号）が蓄積される。第１ラインメモリ部９４に蓄積された映像信号は、第２ラインメモリ部９５に出力される。このとき、第１ラインメモリ部９４から出力される映像信号は、第１ラインメモリ部９４に入力される映像信号（すなわち、バッファ部９３から出力される映像信号）に対して、１ライン分遅延した映像信号である。
第１ラインメモリ部９４から出力される映像信号（バッファ部９３から出力される映像信号に対して１ライン分遅延した映像信号）は、第２ラインメモリ部９５に入力される。そして、第２ラインメモリ部９５において、映像信号の横方向１ライン分の信号（映像信号が形成する映像（画像）の横（水平）方向１ライン分に相当する映像信号）が蓄積される。
【０００６】
なお、第１ラインメモリ部９４および第２ラインメモリ部９５は、ラインメモリを用いて構成される。
バッファ部９３から出力される映像信号（これを「Ａ／Ｄバッファ出力信号」という。）（図１３の場合、３画素分に相当する映像信号）と、Ａ／Ｄバッファ出力信号に対して１ライン分遅延した第１ラインメモリ部９４の出力信号（図１３の場合、３画素分に相当する映像信号）と、Ａ／Ｄバッファ出力信号に対して２ライン分遅延した第２ラインメモリ部９４の出力信号（図１３の場合、３画素分に相当する映像信号）とが、キズ判断処理部９６に入力される。そして、キズ判断処理部９６では、注目画素（キズ判断の対象となっている画素）に対応する映像信号とその周辺の８画素に対応する映像信号との信号レベルの比較を行う。具体的には、キズ判断処理部９６は、注目画素から取得された映像信号の信号レベル（注目画素に対応する映像信号の信号値）と、注目画素の周辺に存在する８つの周辺画素から取得された映像信号の信号レベル（周辺画素に対応する映像信号の信号値）との差を、それぞれ求め、求めた差が閾値より大きい場合、着目画素がキズ（欠陥画素）であると判断する。
【特許文献１】特開２００４−１３４９４１号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、撮像装置９００の構成では、映像信号が形成する映像（画像）において、垂直方向、もしくは水平方向に連続したキズ（欠陥画素）が存在する場合、正しくキズ（欠陥画素）を検出することができない。これについて、図１４〜図１６を用いて説明する。
図１４に、連続キズの例、水平方向に２画素連続してキズ（欠陥画素）がある場合の撮像素子面上の所定の領域の模式図を示す。図１４に示すように、画素Ｅとこれに隣接した画素Ｆがキズであった場合、画素Ｆから取得される映像信号の信号レベルが、画素Ｅの周辺画素から取得される映像信号の信号レベル中での最大値Ｖｍａｘとなるため、この最大値Ｖｍａｘと画素Ｅの信号レベルとの差（Ｖ（Ｅ）−Ｖｍａｘ）が小さくなり、閾値を超えないため、従来の撮像装置９００（従来のキズ検出方法）では、画素Ｅはキズ（欠陥画素）と判定されない。
【０００８】
従来の手法で、２連続キズの検出を行うためには、図１２に示す撮像装置９００において、ラインメモリを２ライン分増やした構成にする必要がある。図１５に、２連続キズを検出するための従来の撮像装置９００Ａを示す。図１５に示した撮像装置９００Ａの構成から分かるように、従来の手法で、２連続キズを検出するためには、４ライン分のラインメモリ（図１５に示す第１ラインメモリ部９４、第２ラインメモリ部９５、第３ラインメモリ部９７および第４ラインメモリ部９８）が必要となる。
従来の手法で、２連続キズの検出を行うためには、４ライン分のラインメモリが必要となる理由について、図１６を用いて説明する。図１６は、画素単位の映像信号を模式的に示した図である。具体的には、図１６は、撮像装置９００Ａにおける、バッファ部９３からの出力であるＡ／Ｄバッファ出力信号、第１ラインメモリ部９４からの出力信号、第２ラインメモリ部９５からの出力信号、第３ラインメモリ部９７からの出力信号、第４ラインメモリ部９８からの出力信号、を示している。なお、図１６に示した各四角形で示した部分は、撮像部９１の撮像素子の各画素（各画素から取得される映像信号）に対応している。以下では、説明便宜のため、例えば、図１６中の「Ｍ」と記載されている四角形の部分の信号を「画素Ｍから取得された信号（映像信号）」（単に、「画素Ｍ」ということもある。）のように表現する。
【０００９】
例えば、図１６の画素Ｍおよび画素Ｒがキズ（欠陥画素）である場合、画素Ｍおよび画素Ｒを囲む１０画素（画素Ｇ、Ｈ、Ｉ、Ｌ、Ｎ、Ｑ、Ｓ、Ｖ、Ｗ、Ｘ）を用いて、当該１０画素から取得される映像信号の信号レベルと、画素Ｍおよび画素Ｒから取得される映像信号の信号レベルとの比較を行う必要がある。つまり、当該１０画素は、４ラインにまたがって存在しているため、従来のキズ検出方法により、２連続キズの検出を行うためには、ラインメモリを２ライン分増やし、４ライン分のラインメモリが必要となる。
例えば、１ラインが１９２０画素から構成されており、１画素に１２ビットの信号（映像信号）が割り当てられている場合、従来の手法（従来の撮像装置）では、９２１６０ビット（＝１９２０×１２×４）のメモリ（４ライン分のラインメモリ）が必要となる。
本発明は、上記従来手法の問題点を解決するもので、使用メモリの増加量を最小限に抑えながら連続キズの検出が可能となる撮像装置、キズ判定方法、プログラムおよび集積回路を実現することを目的とする。
【課題を解決するための手段】
【００１０】
第１の発明は、撮像部と、Ａ／Ｄ変換部と、第１ラインメモリ部と、第２ラインメモリ部と、フラグメモリ部と、キズ判断処理部と、を備える撮像装置である。
撮像部は、複数の画素から構成される撮像素子を有し、被写体からの光を電気信号に変換し、映像信号として取得する。Ａ／Ｄ変換部は、撮像部から出力される映像信号をデジタル映像信号に変換する。第１ラインメモリ部は、Ａ／Ｄ変換部から出力されるデジタル映像信号を１ライン分記録する。第２ラインメモリ部は、第１ラインメモリ部から出力されるデジタル映像信号を１ライン分記録する。フラグメモリ部は、デジタル映像信号より形成される画像の連続キズ候補の状態を記録・保持する。キズ判断処理部は、Ａ／Ｄ変換部、第１ラインメモリ部、第２ラインメモリ部から、それぞれ、出力されるデジタル映像信号と、フラグメモリ部に記録・保持されている連続キズ候補の状態を示すデータとから、撮像素子を構成する画素が欠陥画素であるか否かの判断処理であるキズ判断処理を行う。
【００１１】
この撮像装置では、連続キズの候補となる画素に対応するデジタル映像信号をフラグメモリ部に記録・保持されている連続キズ候補の状態を示すデータから判断することができる。このため、従来に比べて、使用するラインメモリの数を少なくすることができる。つまり、この撮像装置では、使用メモリの増加量を最小限に抑えながら連続キズの検出が可能となる。
第２の発明は、第１の発明であって、フラグメモリ部は、デジタル映像信号より形成される画像の垂直方向の連続キズ候補の状態を記録・保持する。
これにより、効率良く、垂直方向の連続キズを検出することが可能となる。
第３の発明は、第２の発明であって、フラグメモリ部は、デジタル映像信号より形成される画像の垂直方向の連続キズ候補の状態を、画像の列ごとに１ビットデータとして、記録・保持する。
【００１２】
第４の発明は、第３の発明であって、キズ判断処理部は、
デジタル映像信号により形成される２次元画像において、２次元座標（ａ，ｂ）の位置の画素Ｐ（ａ，ｂ）に対応するデジタル映像信号の信号レベルをＶ（ａ，ｂ）と表記し、
キズ判断処理部が判断処理対象としている画素である注目画素をＰ（ｘ，ｙ）とし、注目画素Ｐ（ｘ，ｙ）に対応するデジタル映像信号Ｖ（ｘ，ｙ）とするとき、
第１判断処理により、注目画素Ｐ（ｘ，ｙ）が１画素キズであるか否かを判断し、
第２判断処理により、注目画素Ｐ（ｘ，ｙ）および注目画素に垂直方向に連続する画素Ｐ（ｘ，ｙ＋１）とが垂直連続画素であるか否かを判断する。
そして、
（１）第１判断処理では、
キズ判断処理部は、２次元画像において注目画素の周辺８画素に対応するデジタル映像信号の信号レベルの中から最大信号レベルＶｍａｘを抽出し、注目画素の信号レベルＶ（ｘ，ｙ）から減算することで差を求め、その差が所定の閾値ｔｈ以上の場合、注目画素を１画素キズであると判断する。
（２）第２判断処理では、
キズ判断処理部は、フラグメモリ部の垂直方向の連続キズ候補の状態を示す画像の列ごとの１ビットデータの値の初期値を「０」とし、注目画素の画像のｘ列に対応するフラグメモリ部の１ビットデータであるフラグメモリ値をｆｌｇ（ｘ）とするとき、以下の（２−１）および（２−２）の処理を行う。
（２−１）注目画素のフラグメモリ値ｆｌｇ（ｘ）が「０」の場合、
キズ判断処理部は、注目画素Ｐ（ｘ，ｙ）および注目画素の下の画素Ｐ（ｘ，ｙ＋１）を除いた周囲７画素に対応するデジタル映像信号の信号レベルの中の最大信号レベルＶｍａｘ＿ｎｏｎＤを抽出し、
ｄｉｆｆ１＝Ｖ（ｘ，ｙ）−Ｖｍａｘ＿ｎｏｎＤ
ｄｉｆｆ２＝Ｖ（ｘ，ｙ＋１）−Ｖｍａｘ＿ｎｏｎＤ
により、差ｄｉｆｆ１および差ｄｉｆｆ２を求め、差ｄｉｆｆ１および差ｄｉｆｆ２が所定の閾値ｔｈ以上の場合、注目画素Ｐ（ｘ，ｙ）が連続画素キズの候補であると判断し、フラグメモリ値ｆｌｇ（ｘ）を「１」に設定する。
（２−２）注目画素のフラグメモリ値ｆｌｇ（ｘ）が「１」の場合、
キズ判断処理部は、フラグメモリ値ｆｌｇ（ｘ）を「０」に設定し、
注目画素Ｐ（ｘ，ｙ）および注目画素の上の画素Ｐ（ｘ，ｙ−１）を除いた周囲７画素に対応するデジタル映像信号の信号レベルの中の最大信号レベルＶｍａｘ＿ｎｏｎＵを抽出し、
ｄｉｆｆ３＝Ｖ（ｘ，ｙ）−Ｖｍａｘ＿ｎｏｎＵ
ｄｉｆｆ４＝Ｖ（ｘ，ｙ−１）−Ｖｍａｘ＿ｎｏｎＵ
により、差ｄｉｆｆ３および差ｄｉｆｆ４を求め、差ｄｉｆｆ３および差ｄｉｆｆ４が所定の閾値ｔｈ以上の場合、注目画素Ｐ（ｘ，ｙ）およびその上の画素Ｐ（ｘ，ｙ−１）が連続画素キズであると判断する。
【００１３】
これにより、この撮像装置では、少ないメモリ量で、確実に垂直方向に連続するキズ（欠陥画素）を検出することができる。
第５の発明は、第１の発明であって、フラグメモリ部は、デジタル映像信号より形成される画像の斜め方向の連続キズ候補の状態を記録・保持する。
これにより、効率良く、斜め方向の連続キズを検出することが可能となる。
第６の発明は、第４の発明であって、フラグメモリ部は、デジタル映像信号より形成される画像の斜め方向の連続キズ候補の状態を画像の斜め方向ごとに１ビットデータとして、記録・保持する。
第７の発明は、複数の画素から構成される撮像素子を有し、被写体からの光を電気信号に変換し、映像信号として取得する撮像部と、撮像部から出力される映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、Ａ／Ｄ変換部から出力されるデジタル映像信号を１ライン分記録する第１ラインメモリ部と、第１ラインメモリ部から出力されるデジタル映像信号を１ライン分記録する第２ラインメモリ部と、デジタル映像信号より形成される画像の連続キズ候補の状態を記録・保持するフラグメモリ部と、を備える撮像装置に用いられるキズ判定方法である。そして、このキズ判定方法は、Ａ／Ｄ変換部、第１ラインメモリ部、第２ラインメモリ部から、それぞれ、出力されるデジタル映像信号と、フラグメモリ部に記録・保持されている連続キズ候補の状態を示すデータとから、撮像素子を構成する画素が欠陥画素であるか否かの判断処理であるキズ判断処理を行うキズ判断処理ステップを備える。
【００１４】
これにより、第１の発明と同様の効果を奏するキズ判定方法を実現することができる。
第８の発明は、複数の画素から構成される撮像素子を有し、被写体からの光を電気信号に変換し、映像信号として取得する撮像部と、撮像部から出力される映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、Ａ／Ｄ変換部から出力されるデジタル映像信号を１ライン分記録する第１ラインメモリ部と、第１ラインメモリ部から出力されるデジタル映像信号を１ライン分記録する第２ラインメモリ部と、デジタル映像信号より形成される画像の連続キズ候補の状態を記録・保持するフラグメモリ部と、を備える撮像装置に用いられるキズ判定方法をコンピュータに実行させるプログラムである。そして、このプログラムは、コンピュータに、Ａ／Ｄ変換部、第１ラインメモリ部、第２ラインメモリ部から、それぞれ、出力されるデジタル映像信号と、フラグメモリ部に記録・保持されている連続キズ候補の状態を示すデータとから、撮像素子を構成する画素が欠陥画素であるか否かの判断処理であるキズ判断処理を行うキズ判断処理ステップを実行させる。
【００１５】
これにより、第１の発明と同様の効果を奏するプログラムを実現することができる。
第９の発明は、撮像部と、Ａ／Ｄ変換部と、第１ラインメモリ部と、第２ラインメモリ部と、フラグメモリ部と、キズ判断処理部と、を備える集積回路である。
撮像部は、複数の画素から構成される撮像素子を有し、被写体からの光を電気信号に変換し、映像信号として取得する。Ａ／Ｄ変換部は、撮像部から出力される映像信号をデジタル映像信号に変換する。第１ラインメモリ部は、Ａ／Ｄ変換部から出力されるデジタル映像信号を１ライン分記録する。第２ラインメモリ部は、第１ラインメモリ部から出力されるデジタル映像信号を１ライン分記録する。フラグメモリ部は、デジタル映像信号より形成される画像の連続キズ候補の状態を記録・保持する。キズ判断処理部は、Ａ／Ｄ変換部、第１ラインメモリ部、第２ラインメモリ部から、それぞれ、出力されるデジタル映像信号と、フラグメモリ部に記録・保持されている連続キズ候補の状態を示すデータとから、撮像素子を構成する画素が欠陥画素であるか否かの判断処理であるキズ判断処理を行う。
【００１６】
これにより、第１の発明と同様の効果を奏するプログラムを実現することができる。
第１０の発明は、複数の画素から構成される撮像素子を有し、被写体からの光を電気信号に変換し、映像信号として取得する撮像部とともに用いられる集積回路であって、Ａ／Ｄ変換部と、第１ラインメモリ部と、第２ラインメモリ部と、フラグメモリ部と、キズ判断処理部と、を備える。
Ａ／Ｄ変換部は、撮像部から出力される映像信号をデジタル映像信号に変換する。第１ラインメモリ部は、Ａ／Ｄ変換部から出力されるデジタル映像信号を１ライン分記録する。第２ラインメモリ部は、第１ラインメモリ部から出力されるデジタル映像信号を１ライン分記録する。フラグメモリ部は、デジタル映像信号より形成される画像の連続キズ候補の状態を記録・保持する。キズ判断処理部は、Ａ／Ｄ変換部、第１ラインメモリ部、第２ラインメモリ部から、それぞれ、出力されるデジタル映像信号と、フラグメモリ部に記録・保持されている連続キズ候補の状態を示すデータとから、撮像素子を構成する画素が欠陥画素であるか否かの判断処理であるキズ判断処理を行う。
【００１７】
これにより、撮像部とともに用いられることにより、第１の発明と同様の効果を奏する集積回路を実現することができる。
【発明の効果】
【００１８】
本発明によれば、使用するメモリの増加量を最小限に抑えながら、連続キズの検出が可能となる撮像装置、キズ判定方法、プログラムおよび集積回路を実現することができる。
例えば、１ライン１９２０画素、１画素１２ビットの信号の場合に、従来手法２連続キズの検出を行う為には１９２０×１２×４＝９２１６０ビットのメモリが必要なのに対して、本発明ではラインメモリで１９２０×１２×２＝４６０８０ビット、フラグメモリで１９２０×１＝１９２０ビット、合計４８０００ビットのメモリで検出が可能となり、従来手法に対して使用メモリを約半分にすることができる。
【発明を実施するための最良の形態】
【００１９】
［第１実施形態］
以下、本発明の第１実施形態について、図面を参照しながら説明する。
＜１．１：撮像装置の構成＞
図１に、本発明の第１実施形態の撮像装置１００の概略構成図を示す。
図１に示すように、撮像装置１００は、
被写体からの光を光電変換により映像信号に変換する撮像部１（撮像部１は、複数の画素から構成される撮像素子を含み、各画素で、当該画素に対応する映像信号が取得される。）と、撮像部１から出力される映像信号に対してＡ／Ｄ変換を行うＡ／Ｄ変換部２と、Ａ／Ｄ変換部２から出力される映像信号において、所定の画素数に相当する映像信号を保持するバッファ部３と、を備える。また、撮像装置１００は、映像信号が形成する１枚の画像（映像）における横（水平）方向１ライン分に相当する映像信号を蓄積する第１ラインメモリ部４および第２ラインメモリ部５と、画像の垂直連続キズの状態を記録するフラグメモリ部６と、を備える。さらに、画像の撮像装置１００は、バッファ部３、第１ラインメモリ部４、第２ラインメモリ部５およびフラグメモリ部６からの出力を入力とし、フラグメモリ部６のフラグ状態に基づいて、キズ（欠陥画素）および垂直２連続キズの検出を行うキズ判断処理部７を備える。その他、図示していないが、撮像装置１００は、撮像装置１００内の各部の動作タイミング等を制御する全体制御部も備える。
【００２０】
撮像部１は、被写体からの光を光電変換により映像信号に変換する。撮像部１は、複数の画素から構成される撮像素子を含み、各画素で、当該画素に対応する映像信号を取得し、取得した映像信号をＡ／Ｄ変換部２に出力する。撮像部１の撮像素子としては、ＣＭＯＳ型イメージセンサやＣＣＤを用いることが好ましい。特に、撮像部１の撮像素子としては、ＣＭＯＳ型イメージセンサを用いることが好ましい。
Ａ／Ｄ変換部２は、撮像部１から出力される映像信号（アナログ映像信号）を入力とし、撮像部１から出力される映像信号をＡ／Ｄ変換によりデジタル映像信号に変換し、Ａ／Ｄ変換した映像信号（デジタル映像信号）をバッファ部３に出力する。
バッファ部３は、Ａ／Ｄ変換部２から出力される映像信号を入力とし、Ａ／Ｄ変換部２から出力される映像信号において、所定の画素数に相当する映像信号を保持（蓄積）する。バッファ部３は、メモリにより実現してもよいし、Ｄ−ＦＦ（ディレイ・フリップ・フロップ）を用いて実現してもよい。ここで、バッファ部３で保持される「所定の画素数」は、キズ検出を行う画素領域の幅（水平方向の画素数）により決定される。例えば、キズ検出を行う画素領域の幅（水平方向の画素数）が「３」である場合、「所定の画素数」は、「３」以上の数となり、バッファ部３は、「３」以上の画素数に相当する映像信号を保持（蓄積）する。バッファ部９３は、保持（蓄積）している画素毎に対応する映像信号を、順次、第１ラインメモリ部４に、Ａ／Ｄバッファ出力信号として、出力する。また、バッファ部３は、保持している所定の画素数に相当する映像信号（Ａ／Ｄバッファ出力信号）をキズ判断処理部７に出力する。
【００２１】
第１ラインメモリ部４は、ラインメモリにより構成されており、映像信号を１ライン分保持（蓄積）する。第１ラインメモリ部４は、バッファ部３から出力される映像信号（Ａ／Ｄバッファ出力信号）を入力とし、入力された映像信号を１ライン分遅延させて、第２ラインメモリ部５に出力する。また、第１ラインメモリ部４は、保持（蓄積）している１ライン分の映像信号をキズ判断処理部７に出力する。なお、第１ラインメモリ部４は、必ずしも、１ライン分全ての映像信号をキズ判断処理部７に出力する必要はなく、キズ検出に必要が画素数に相当する分の映像信号を出力するようにしてもよい。例えば、キズ検出の対象画素領域の幅（水平方向の画素数）が「３」である場合、第１ラインメモリ部４は、保持（蓄積）している３画素分の映像信号をキズ判断処理部７に出力するようにしてもよい。
【００２２】
第２ラインメモリ部５は、ラインメモリにより構成されており、映像信号を１ライン分保持（蓄積）する。第２ラインメモリ部５は、第１ラインメモリ部４から出力される映像信号を入力とし、入力された映像信号を１ライン分保持（蓄積）する。また、第２ラインメモリ部５は、保持（蓄積）している１ライン分の映像信号をキズ判断処理部７に出力する。なお、第２ラインメモリ部５は、必ずしも、１ライン分全ての映像信号をキズ判断処理部７に出力する必要はなく、キズ検出に必要が画素数に相当する分の映像信号を出力するようにしてもよい。例えば、キズ検出の対象画素領域の幅（水平方向の画素数）が「３」である場合、第２ラインメモリ部５は、保持（蓄積）している３画素分の映像信号をキズ判断処理部７に出力するようにしてもよい。
フラグメモリ部６は、画像各列（映像信号が形成する画像（映像）の縦（垂直）方向に相当する列）の垂直連続キズ（映像信号が形成する画像（映像）の垂直方向に連続する欠陥画素）の状態をデータとして記録・保持する。フラグメモリ部６で保持されるデータは、キズ判断処理部７により、書き込み／読み出しが可能である。なお、フラグメモリ部６は、画像の各列の垂直連続キズの状態を示すデータとして、１ビットデータを割り当てる。
【００２３】
キズ判断処理部７は、バッファ部３、第１ラインメモリ部４、第２ラインメモリ部５およびフラグメモリ部６からの出力を入力とし、フラグメモリ部６のフラグ状態に基づいて、キズ（欠陥画素）および垂直２連続キズの検出を行う。
ここで、バッファ部３、第１ラインメモリ部４および第２ラインメモリ部５からキズ判断処理部７に入力される映像信号は、キズ判断処理部７におけるキズ検出の対象画素領域の幅（水平方向の画素数）により決定される。具体的には、キズ判断処理部７におけるキズ検出の対象画素領域の幅（水平方向の画素数）が「３」画素分である場合、第１ラインメモリ部４および第２ラインメモリ部５からキズ判断処理部７に入力される映像信号は、それぞれ、「３」画素分以上に相当する映像信号である。
＜１．２：撮像装置の動作＞
以上のように構成された撮像装置１００の動作について、以下、説明する。
【００２４】
撮像部１で光電変換により電気信号として取得された映像信号は、Ａ／Ｄ変換部２により、Ａ／Ｄ変換され、デジタル映像信号としてバッファ部３に入力される。
入力された映像信号（デジタル映像信号）は、バッファ部３で、キズ検出対象画素領域の幅（水平方向の画素数）分だけ保持（蓄積）されつつ、順次、第１ラインメモリ部４に出力される。
バッファ部３から順次出力された映像信号は、第１ラインメモリ部４に入力され、１ライン分保持（蓄積）されつつ、順次、第２ラインメモリ部５に出力される。そして、第２ラインメモリ部５に入力される映像信号は、第１ラインメモリ部４に入力される映像信号から１ライン分遅延した信号となっている。
第１ラインメモリ部４から出力された映像信号は、第２ラインメモリ部５に入力され、１ライン分保持（蓄積）される。
【００２５】
キズ判断処理部７には、バッファ部３、第１ラインメモリ部４および第２ラインメモリ部５に蓄積されている映像信号が入力され、キズ判断処理部７により、キズ（欠陥画素）の判断処理がなされる。具体的に、図３を用いて説明する。また、図２に、撮像装置１００におけるキズ判断処理のフローチャートを示す。図２のフローチャートは、キズ判断処理部７が、キズ検出対象とする画像領域に対して行う処理のフローチャートである。撮像装置１００では、全画像領域に対して、図２のフローチャートによる処理が実行されるまで、図２のフローチャートに示した処理が繰り返し実行される。
図３は、垂直２連続キズがある場合の映像信号が形成する２次元画像（図３では、１０画素×１０画素の画像の例を示している。）の画像領域を模式的に示した図である。なお、図３のＸおよびＹで示した方向に、順次、撮像部１から映像信号が取得されるものとする（図３のＸ方向およびＹ方向に走査されるものとする）。また、図３の各四角形で示した画素単位の映像信号は、撮像部１の撮像素子の各画素から取得される映像信号に対応している。つまり、図３で示した画像領域は、撮像部１の撮像素子面の画素領域（撮像素子の画素が構成する領域）に対応している。
【００２６】
図３の領域Ｒ１で示す３画素×３画素から構成される画像領域が、キズ検出対象とする画像領域である場合、領域Ｒ１のライン３に属する３画素分の映像信号が、バッファ部３からキズ判断処理部７に入力される。そして、領域Ｒ１のライン２に属する３画素分の映像信号が、第１ラインメモリ部４からキズ判断処理部７に入力される。さらに、領域Ｒ１のライン１に属する３画素分の映像信号が、第２ラインメモリ部５からキズ判断処理部７に入力される。
これにより、キズ判断処理部７では、領域Ｒ１を構成する９画素分に相当する映像信号からキズ判断処理を行う。そして、キズ判断処理部７は、キズ判断結果を示すキズ検出信号を出力する。
（１．２．１：垂直２連続キズ（白キズ）の判断処理）
まず、垂直２連続キズを検出する場合の撮像装置１００の動作について、図３を用いて、説明する。
【００２７】
図３は、垂直２連続キズがある場合の映像信号が形成する２次元画像の画像領域を模式的に示した図を示しており、カラム６、ライン４の画素およびカラム６、ライン５の画素に垂直２連続キズがある場合の図である。
図３では、縦１０画素、横１０画素の合計１００画素に相当する映像信号（当該１００画素に対応する映像信号）により形成される画像領域を示している。各画素から取得される映像信号は１２ビットの信号であるものとし、図３の各四角形（この四角形で示した部分が画素に対応している）の中の数値は、各画素から取得される映像信号の信号レベル（信号値）である。
映像信号は、ライン１のカラム１から右側（図３のＸで示した方向）に走査していくことで２次元画像を形成していく。任意のラインを走査し終えると、その映像信号は、１２ビット、１０画素分の第１ラインメモリ部４に蓄積され、第１ラインメモリ部４に蓄積されていた映像信号は、１２ビット、１０画素分の第２ラインメモリ部５に蓄積される。
【００２８】
ライン３を走査している場合（つまり、バッファ部３からキズ判断処理部７に入力されている映像信号がライン３である場合）、第２ラインメモリ部５には、ライン１の映像信号が蓄積され、第１ラインメモリ部４にはライン２の映像信号が蓄積されていることになる。また、図３の場合、フラグメモリ部６は、1ビット１０画素分のデータ領域を確保しており、1ビット１０画素分（カラム１〜１０の１０列分に対応）のフラグメモリは初期状態として「０」が書き込まれている。
まず、垂直方向に連続していないキズ画素の検出処理を行う。
キズ判断処理部７は、第１ラインメモリ部４の信号を注目画素として周辺画素との比較を行う。キズ判断処理部７は、注目画素周辺８画素の中で最も信号レベルの大きな画素の信号レベルを抽出し、注目画素の信号レベルから減算する。この差が設定した閾値より大きい場合に、キズ判断処理部７は、当該画素を１画素キズ画素と判断する。
【００２９】
次に、キズ判断処理部７は、垂直連続キズの検出処理を行う。
キズ判断処理部７は、注目画素のカラムのフラグメモリの値が「０」の場合には、注目画素の下の画素を除いた周囲７画素の中で最も信号レベルの大きな画素の信号レベルＶｍａｘ＿ｎｏｎＤを抽出し、注目画素Ｐ（ｘ，ｙ）の信号レベルＶ（ｘ，ｙ）、及びその下の画素Ｐ（ｘ，ｙ＋１）の信号レベルＶ（ｘ，ｙ＋１）から減算する。なお、ここで、Ｐ（ｘ，ｙ）は、カラムｘ、ラインｙの画素（から取得される映像信号）を、Ｖ（ｘ，ｙ）は、画素Ｐ（ｘ，ｙ）の信号レベル（画素値）を表すものとする。以下、同様である。
ｄｉｆｆ１＝Ｖ（ｘ，ｙ）−Ｖｍａｘ＿ｎｏｎＤ
ｄｉｆｆ２＝Ｖ（ｘ，ｙ＋１）−Ｖｍａｘ＿ｎｏｎＤ
これら２つの画素の差（ｄｉｆｆ１およびｄｉｆｆ２）が閾値ｔｈを超えている場合には、垂直連続キズの候補となるため、キズ判断処理部７は、当該画素の存在する列（カラム）のフラグメモリの値ｆｌｇ（ｘ）（ｆｌｇ（ｘ）は、ｘ列のフラグメモリの値を表すものとする。以下、同様。）を「１」にセットする。
【００３０】
注目画素のカラムｘのフラグメモリｆｌｇ（ｘ）が「１」の場合には、キズ判断処理部７は、まず、フラグメモリの値を「０」にセットし、次に、注目画素Ｐ（ｘ，ｙ）の上の画素Ｐ（ｘ，ｙ−１）を除いた周囲７画素の中で最も信号レベルの大きな画素の信号レベルＶｍａｘ＿ｎｏｎＵを抽出し、注目画素、及びその下の画素の信号レベルから減算する。つまり、キズ判断処理部７は、下式に相当する減算処理を行う。
ｄｉｆｆ３＝Ｖ（ｘ，ｙ）−Ｖｍａｘ＿ｎｏｎＵ
ｄｉｆｆ４＝Ｖ（ｘ，ｙ−１）−Ｖｍａｘ＿ｎｏｎＵ
これら２つ画素の差（ｄｉｆｆ３およびｄｉｆｆ４）が閾値ｔｈを超えている場合には、キズ判断処理部７は、当該２つの画素（Ｐ（ｘ，ｙ）およびＰ（ｘ，ｙ−１））を垂直連続キズと判断する。
【００３１】
≪注目画素がＰ（６，２）である場合（ライン３の走査時）≫
例えば、キズ判定の閾値ｔｈを「１０」とし、（ライン２、カラム６）を注目画素（Ｐ（６，２））としたとき、この画素Ｐ（６，２）の信号レベルＶ（６，２）＝４であり、周辺８画素の中で最も大きな信号レベルＶｍａｘ１の画素は（ライン１、カラム６）（Ｖ（６，１）＝７）、もしくは（ライン３、カラム７）（Ｖ（７，３）＝７）の信号レベル「７」となる。この差は「−３」（＝Ｖ（６，２）−Ｖｍａｘ１＝４−７）となり閾値ｔｈである「１０」より小さい。すなわち、
Ｖ（６，２）−Ｖｍａｘ＝４−７＝−３＜ｔｈ（＝１０）
であるので、この場合、キズ判断処理部７は、注目画素Ｐ（６，２）が一画素キズ（連続しない欠陥画素）ではないと判断する。
【００３２】
次に、キズ判断処理部７は、垂直連続キズの検出を行う。
フラグメモリ部６において、カラム６のフラグメモリの値ｆｌｇ（６）は、「０」にセットされているため、キズ判断処理部７は、注目画素Ｐ（６，２）と、その下の画素Ｐ（６，３）を除いた周囲７画素の中で最も大きな信号レベルＶｍａｘ＿ｎｏｎＤとの差をとる。注目画素Ｐ（６，２）の下の画素Ｐ（６，３）を除いた周囲7画素の中で最も大きい信号レベルは先ほどと同様「７」であるため信号レベルの差は「−３」となり閾値「１０」より小さい。すなわち、
Ｖ（６，２）−Ｖｍａｘ＿ｎｏｎＤ＝４−７＝−３＜ｔｈ（＝１０）
である。
注目画素の下（ライン３、カラム６）の画素Ｐ（６，３）の信号レベル「５」と、注目画素Ｐ（６，２）とを除いた注目画素Ｐ（６，２）の周囲7画素の中で最も大きい信号レベルＶｍａｘ＿ｎｏｎＤ（＝７）と注目画素の下の画素の信号レベルＶ（６，３）（＝５）との差は、
Ｖ（６，３）−Ｖｍａｘ＿ｎｏｎＤ＝５−７＝−２＜ｔｈ（＝１０）
となり、これも閾値ｔｈ（＝１０）を下回るため、垂直連続キズ候補とは成らないため、キズ判断処理部７は、垂直連続キズ候補であるか否かを記録する1ビットのフラグメモリには「０」を記録する。すなわち、ｆｌｇ（６）＝０とする。
【００３３】
図１０に示した映像信号の場合、映像信号により形成されるライン２には、キズ画素は無いため（キズ画素から取得された映像信号は存在しないため）、撮像装置１００において、ライン３の走査が終了した時点において、１ビット１０画素分（カラム１〜１０の１０列分）のフラグメモリは全て「０」にセットされる。
次に、撮像装置１００において、ライン４が走査される。
このとき、第１ラインメモリ部４には、ライン３の映像信号が蓄積されている。ライン３にもキズ画素は無いため（キズ画素から取得された映像信号は存在しないため）、フラグメモリ部６のフラグメモリは全て「０」のままである。
≪注目画素がＰ（６，４）である場合（ライン５の走査時）≫
次に、撮像装置１００において、ライン５が走査される。
【００３４】
このとき、第１ラインメモリ部４には、ライン４の映像信号が蓄積されている。（ライン４、カラム６）を注目画素Ｐ（６，４）（Ｖ（６，４）＝３５）とすると、その周囲８画素の中で最も大きな信号レベルＶｍａｘの画素は（ライン５、カラム６）の「３０」（＝Ｖ（６，５））である。よって、注目画素Ｐ（６，４）の信号レベルＶ（６，４）との差は、
Ｖ（６，４）−Ｖｍａｘ＝３５−３０＝５＜ｔｈ（＝１０）
となり閾値ｔｈを下回り、キズ判断処理部７は、注目画素Ｐ（６，４）を、一画素キズと判定しない。
次に、キズ判断処理部７は、垂直連続キズの検出を行う。
カラム６のフラグメモリｆｌｇ（６）の値は「０」であるため、キズ判断処理部７は、注目画素Ｐ（６，４）の下の画素Ｐ（６，５）を除いた周囲７画素との比較を行う。注目画素の下の画素Ｐ（６，５）を除いた周囲７画素の中で最も大きい信号レベルＶｍａｘ＿ｎｏｎＤは「７」であり、注目画素Ｐ（６，４）の信号レベルＶ（６，４）との差は、
Ｖ（６，４）−Ｖｍａｘ＿ｎｏｎＤ＝３５−７＝２８＞ｔｈ（＝１０）
となり閾値ｔｈ（＝１０）を上回る。注目画素の下の画素Ｐ（６，５）（ライン５、カラム６）（Ｖ（６，５）＝３０）との差は、
Ｖ（６，５）−Ｖｍａｘ＿ｎｏｎＤ＝３０−７＝２３＞ｔｈ（＝１０）
となり閾値ｔｈ（＝１０）を上回る。
【００３５】
これら２画素（Ｐ（６，４）およびＰ（６，５））が閾値ｔｈを上回るため、キズ判断処理部７は、カラム６のフラグメモリの値ｆｌｇ（６）を「１」にセットする。
≪注目画素がＰ（６，５）である場合（ライン６の走査時）≫
次に、撮像装置１００において、ライン６が走査される。
このとき、第１ラインメモリ部４には、ライン５の映像信号が蓄積されている。（ライン５、カラム６）を注目画素Ｐ（６，５）（Ｖ（６，５）＝３０）とすると、その周囲８画素の中で最も大きな信号レベルＶｍａｘの画素は（ライン４、カラム６）Ｖ（６，４）の「３５」である。よって、注目画素Ｐ（６，５）と信号レベルＶｍａｘとの差は、
Ｖ（６，５）−Ｖｍａｘ＝３０−３５＝−５＜ｔｈ（＝１０）
となり閾値を下回るので、キズ判断処理部７は、当該画素を一画素キズとは判定しない。
【００３６】
次に、キズ判断処理部７は、垂直連続キズの検出を行う。
カラム６のフラグメモリｆｌｇ（６）は、「１」となっているため、キズ判断処理部７は、注目画素Ｐ（６，５）の上の画素Ｐ（６，４）を除いた、注目画素周囲７画素の中で最も大きな信号レベルＶｍａｘ＿ｎｏｎＵを抽出し、Ｖｍａｘ＿ｎｏｎＵと、注目画素Ｐ（６，５）の信号レベルＶ（６，５）およびその上の画素Ｐ（６，４）の信号レベルＶ（６，４）との差をとり、それぞれ、閾値ｔｈとの比較を行う。
注目画素Ｐ（６，５）の上の画素Ｐ（６，４）（ライン４、カラム６）（Ｖ（６，４）＝３５）を除いた周囲７画素の中で最も大きな信号レベルＶｍａｘ＿ｎｏｎＵは、（ライン４、カラム５）の信号レベルＶ（５，４）＝７）である。したがって、注目画素の信号レベルＶ（６，５）との差は、
Ｖ（６，５）−Ｖｍａｘ＿ｎｏｎＵ＝３０−７＝２３＞ｔｈ（＝１０）
となり、閾値ｔｈを上回る。
【００３７】
注目画素Ｐ（６，５）の上の画素Ｐ（６，４）（Ｖ（６，４）＝３５）との差は、
Ｐ（６，４）−Ｖｍａｘ＿ｎｏｎＵ＝３５−７＝２８＞ｔｈ（＝１０）
となり、閾値ｔｈを上回る。
つまり、２画素（Ｐ（６，５）およびＰ（６，４））とも、その信号レベルとＶｍａｘ＿ｎｏｎＵとの差が、閾値ｔｈを上回るため、キズ判断処理部７は、当該２画素（Ｐ（６，５）およびＰ（６，４））を、垂直連続キズであると判断する。そして、キズ判断処理部７は、カラム６のフラグメモリの値ｆｌｇ（６）を「０」にセットする。また、キズ判断処理部７は、当該２画素（Ｐ（６，５）およびＰ（６，４））が垂直連続キズであることを示すキズ検出信号を出力する。
撮像装置１００において、このように処理することで、一画素の白キズ、及び垂直２連続の白キズの検出を行うことができる。そして、撮像装置１００は、図１に示すように、２つのラインメモリ（第１ラインメモリ部４および第２ラインメモリ部５）、バッファ部３およびフラグメモリ部６（（画像の水平方向画素数）×（１ビット）のメモリにより実現可能。）により実現することができるため、従来に比較して、回路規模を小さくすることができる。例えば、１ライン１９２０画素、１画素１２ビットの信号の場合に、従来手法により、垂直２連続キズの検出を行うためには、１９２０×１２×４＝９２１６０ビットのメモリ（４ライン分のラインメモリ）が必要なのに対して、本発明に係る撮像装置１００では、ラインメモリで１９２０×１２×２＝４６０８０ビット（２ライン分のラインメモリ）、フラグメモリで１９２０×１＝１９２０ビット、合計４８０００ビットのメモリで垂直２連続キズの検出が可能となり、従来手法に対して使用メモリを約半分にすることができる。
【００３８】
（１．２．２：垂直方向の柄の映像の場合の判断処理）
次に、図４を用いて、垂直方向の柄の映像を処理する場合の撮像装置１００の動作について説明する。
図４は、垂直方向の柄が存在する映像（映像信号が形成する２次元画像（図４では、１０画素×１０画素の画像の例を示している。））の画像領域を模式的に示した図である。
図４において、ライン５の走査までの撮像装置１００の動作は、上記（図３の場合の説明）と同様である。
≪注目画素がＰ（６，４）である場合（ライン５の走査時）≫
（ライン４、カラム６）を注目画素Ｐ（６，４）としたとき、周囲８画素の中で最も大きな信号レベルＶｍａｘは、（ライン５、カラム６）の「３０」（＝Ｖ（６，５））であり、注目画素Ｐ（６，４）との差は、
Ｖ（６，４）−Ｖｍａｘ＝３０−３０＝０＜ｔｈ（＝１０）
となり、閾値を下回るため、キズ判断処理部７は、当該画素を一画素キズとは判断しない。
【００３９】
次に、キズ判断処理部７は、垂直連続キズの検出を行う。
図４の例でも、図３の例と同様に、ライン５の走査時にはカラム６のフラグメモリｆｌｇ（６）は、「０」となっているため、キズ判断処理部７は、注目画素Ｐ（６，４）のその下の画素Ｐ（６，５）以外の周囲７画素の中で最も大きな信号レベルＶｍａｘ＿ｎｏｎＤ（＝７）との比較を行う。
注目画素の信号レベルＶ（６，４）（＝３０）との差は、
Ｖ（６，４）−Ｖｍａｘ＿ｎｏｎＤ＝３０−７＝２３＞ｔｈ（＝１０）
となり、閾値ｔｈ（＝１０）を上回る。
注目画素の下の画素Ｐ（６，５）（ライン５、カラム６）の信号レベルＶ（６，５）（＝３０）との差は、
Ｖ（６，５）−Ｖｍａｘ＿ｎｏｎＤ＝３０−７＝２３＞ｔｈ（＝１０）
となり、閾値ｔｈ（＝１０）を上回る。
【００４０】
つまり、２画素（Ｐ（６，５）およびＰ（６，４））とも、その信号レベルとＶｍａｘ＿ｎｏｎＤとの差が、閾値ｔｈを上回るため、キズ判断処理部７は、カラム６のフラグメモリの値ｆｌｇ（６）を「１」にセットする。
≪注目画素がＰ（６，５）である場合（ライン６の走査時）≫
次に、撮像装置１００において、ライン６が走査される。
このとき、第１ラインメモリ部４には、ライン５の映像信号が蓄積されている。（ライン５、カラム６）（画素Ｐ（６，５））を注目画素としたとき、周囲８画素の中で最も大きな信号レベルＶｍａｘは（ライン４、カラム６）Ｖ（６，４）の「３０」および（ライン６、カラム６）Ｖ（６，６）の「３０」である。注目画素Ｐ（６，５）との差は、
Ｖ（６，５）−Ｖｍａｘ＝３０−３０＝０＜ｔｈ（＝１０）
となり閾値ｔｈ（＝１０）を下回る。よって、キズ判断処理部７は、注目画素Ｐ（６，５）をキズ画素とは判断しない。
【００４１】
次に、キズ判断処理部７は、垂直連続キズの検出を行う。
カラム６のフラグメモリｆｌｇ（６）は「１」となっているため、キズ判断処理部７は、カラム６のフラグメモリｆｌｇ（６）を「０」にセットし、注目画素Ｐ（６，５）の上の画素Ｐ（６，４）以外の周囲７画素の中で最も大きな信号レベルＶｍａｘ＿ｎｏｎＵとの比較を行う。注目画素Ｐ（６，５）の上の画素Ｐ（６，４）以外の周囲７画素で最も大きな信号レベルＶｍａｘ＿ｎｏｎＵは、（ライン６、カラム６）Ｖ（６，６）の「３０」である。注目画素Ｐ（６，５）との差は、
Ｖ（６，５）−Ｖｍａｘ＿ｎｏｎＵ＝３０−３０＝０＜ｔｈ（＝１０）
となり、閾値ｔｈ（＝１０）を下回る。
注目画素の上の画素Ｐ（６，４）（ライン４、カラム６）の画素との差は、
Ｖ（６，４）＝−Ｖｍａｘ＿ｎｏｎＵ＝３０−３０＝０＜ｔｈ（＝１０）
となり、閾値ｔｈ（＝１０）を下回る。
【００４２】
つまり、２画素（Ｐ（６，４）およびＰ（６，５））とも、その信号レベルとＶｍａｘ＿ｎｏｎＵとの差が、閾値ｔｈ（＝１０）を下回るため、キズ判断処理部７は、画素Ｐ（６，４）および画素Ｐ（６，５）を連続キズとは判断しない。
≪注目画素がＰ（６，６）である場合（ライン７の走査時）≫
次に、撮像装置１００において、ライン７が走査される。
このとき、第１ラインメモリ部４には、ライン６の映像信号が蓄積されている。（ライン６、カラム６）（画素Ｐ（６，６））を注目画素とした場合、周辺８画素の中で最も大きな信号レベルＶｍａｘは、「３０」であり、注目画素Ｖ（６，６）との差は、
Ｖ（６，６）−Ｖｍａｘ＝３０−３０＝０＜ｔｈ（＝１０）
となり、閾値ｔｈ（＝１０）を下回る。よって、キズ判断処理部７は、注目画素Ｐ（６，６）を１画素キズとは判断しない。
【００４３】
次に、キズ判断処理部７は、垂直連続キズの検出を行う。
カラム６のフラグメモリの値ｆｌｇ（６）は、「０」となっているため、キズ判断処理部７は、注目画素の下の画素Ｐ（６，７）を除いた周囲７画素の中で最も大きな信号レベルＶｍａｘ＿ｎｏｎＤとの比較を行う。この例の場合は、（ライン５、カラム６）の画素Ｐ（６，５）の信号レベル「３０」が最も大きい値Ｖｍａｘ＿ｎｏｎＤとなる。Ｖｍａｘ＿ｎｏｎＤと注目画素の信号レベルＶ（６，６）との差は、
Ｖ（６，６）＝Ｖｍａｘ＿ｎｏｎＤ＝３０−３０＝０＜ｔｈ（＝１０）
となり、閾値ｔｈ（＝１０）を下回る。
Ｖｍａｘ＿ｎｏｎＤと注目画素の下の画素Ｐ（６，７）との差は、
Ｖ（６，７）−Ｖｍａｘ＿ｎｏｎＤ＝３０−３０＝０＜ｔｈ（＝１０）
となり閾値ｔｈ（＝１０）を下回る。
【００４４】
つまり、２画素（Ｐ（６，６）およびＰ（６，７））とも、その信号レベルとＶｍａｘ＿ｎｏｎＤとの差が、閾値ｔｈ（＝１０）を下回るため、キズ判断処理部７は、画素Ｐ（６，６）および画素Ｐ（６，７）が垂直連続キズ候補とならないと判断し、カラム６のフラグメモリの値ｆｌｇ（６）を「０」にセットする。
≪注目画素がＰ（６，７）である場合（ライン８の走査時）≫
次に、撮像装置１００において、ライン８が走査される。
このとき、第１ラインメモリ部４には、ライン７の映像信号が蓄積されてる。（ライン７、カラム６）（画素Ｐ（６，７））を注目画素とした場合、周辺８画素の中で最も大きな信号レベルＶｍａｘは（ライン６、カラム６）Ｖ（６，６）の「３０」であり、注目画素の信号レベルＶ（６，７）との差は、
Ｖ（６，７）−Ｖｍａｘ＝３０−３０＝０＜ｔｈ（＝１０）
となり、閾値ｔｈ（＝１０）を下回る。よって、キズ判断処理部７は、注目画素Ｐ（６，７）を１画素キズとは判断しない。
【００４５】
次に、キズ判断処理部７は、垂直連続キズの検出を行う。
カラム６のフラグメモリの値ｆｌｇ（６）は「０」となっているため、キズ判断処理部７は、注目画素Ｐ（６，７）の下の画素Ｐ（６，８）を除いた周囲７画素の中で最も大きな信号レベルＶｍａｘ＿ｎｏｎＤとの比較を行う。この例の場合は（ライン６、カラム６）の画素の信号レベルＶ（６，６）＝３０が最も大きい値Ｖｍａｘ＿ｎｏｎＤとなる。Ｖｍａｘ＿ｎｏｎＤと注目画素の信号レベルＶ（６，７）との差は、
Ｖ（６，７）−Ｖｍａｘ＿ｎｏｎＤ＝３０−３０＝０＜ｔｈ（＝１０）
となり、閾値ｔｈ（＝１０）を下回る。
Ｖｍａｘ＿ｎｏｎＤと、注目画素の下の画素の信号レベルＶ（６，８）との差は、
Ｖ（６，８）−Ｖｍａｘ＿ｎｏｎＤ＝４−３０＝−２６＜ｔｈ（＝１０）
となり、閾値ｔｈ（＝１０）を下回る。
【００４６】
２画素（Ｐ（６，７）およびＰ（６，８））とも閾値ｔｈ（＝１０）を下回るため、キズ判断処理部７は、この２画素を垂直連続キズ候補とはせず、カラム６のフラグメモリの値ｆｌｇ（６）を「０」にセットする。
撮像装置１００では、このように、キズ判断処理部７での判断処理を行うことで、３連続以上続く模様の映像の場合、連続キズとは判断しない。つまり、撮像装置１００では、上記のように判断処理を行うことで、３連続以上続く模様を、連続キズであると誤判断することを適切に防止することができる。
上記では、撮像装置１００において、欠陥画素が白キズである場合のキズ検出を行う場合について説明したが、撮像装置１００では、欠陥画素が黒キズの場合にも同様に検出することが可能である。
【００４７】
黒キズ検出の場合には、キズ判断処理部７は、注目画素の周辺画素の中で最も信号レベルの低い画素を抽出し、抽出した画素の信号レベルから注目画素の信号レベルを減算する。それ以外の処理については白キズ検出と同様である。以下、撮像装置１００における黒キズの判断処理について、説明する。
（１．２．３：黒キズの判断処理）
図９に、黒キズの例を示す。図９は、垂直２連続キズ（黒キズ）がある場合の映像信号が形成する２次元画像（図９では、１０画素×１０画素の画像の例を示している。）の画像領域を模式的に示した図である。
≪注目画素がＰ（６，２）である場合（ライン３の走査時）≫
例えば、撮像装置１００において、キズ判定の閾値ｔｈを「３」とし、（ライン２、カラム６）Ｐ（６，２）を注目画素としたとき、この画素の信号レベルＶ（６，２）は「４」であり、周辺８画素の中で最も小さな信号レベルＶｍｉｎの画素は（ライン１、カラム５）、もしくは（ライン３、カラム５）の信号レベル「４」となる。Ｖｍｉｎと注目画素の信号レベルＶ（６，２）との差は、
Ｖｍｉｎ−Ｖ（６，２）＝４−４＝０＜ｔｈ（＝３）
となり、閾値ｔｈ（＝３）より小さい。この場合、キズ判断処理部７は、注目画素Ｐ（６，２）を、１画素キズ（黒キズ）では無いと判断する。
【００４８】
次に、キズ判断処理部７は、垂直連続キズの検出を行う。
カラム６のフラグメモリの値ｆｌｇ（６）は、「０」にセットされているため、キズ判断処理部７は、注目画素Ｐ（６，２）と、その下の画素Ｐ（６，３）を除いた周囲７画素の中で最も小さな信号レベルＶｍｉｎ＿Ｄとの差をとる。注目画素Ｐ（６，２）の下の画素Ｐ（６，３）を除いた周囲7画素の中で最も小さい信号レベルＶｍｉｎ＿Ｄは、先ほどと同様「４」であるため信号レベルの差は、
Ｖｍｉｎ＿Ｄ−Ｖ（６，２）＝４−４＝０＜ｔｈ（＝３）
となり閾値ｔｈ（＝３）より小さい。
注目画素Ｐ（６，２）の下（ライン３、カラム６）の画素Ｐ（６，３）の信号レベル「５」と、この画素を除いた注目画素の周囲7画素の中で最も小さい信号レベル「４」との差は、
Ｖｍｉｎ＿ｎｏｎＤ−Ｖ（６，３）＝４−５＝−１＜ｔｈ（＝３）
となり、これも閾値ｔｈ（＝３）を下回るため、垂直連続キズ候補とはならないため、キズ判断処理部７は、垂直連続キズ候補であるか否かを記録する1ビットのフラグメモリの値ｆｌｇ（６）を「０」にして記録する。
【００４９】
図９に示した映像信号の場合、映像信号により形成されるライン２には、キズ画素（黒キズ）は無いため（黒キズ画素から取得された映像信号は存在しないため）、撮像装置１００において、ライン３を走査し終えると、1ビット１０画素分（カラム１〜１０の１０列分）のフラグメモリは、全て「０」にセットされる。
次に、撮像装置１００において、ライン４が走査される。
このとき、第１ラインメモリ部４には、ライン３の映像信号が蓄積されている。ライン３にもキズ画素は無いため、フラグメモリ部６のフラグメモリは全て「０」のままである。
≪注目画素がＰ（６，４）である場合（ライン５の走査時）≫
次に、撮像装置１００において、ライン５が走査される。
【００５０】
このとき、第１ラインメモリ部４には、ライン４の映像信号が蓄積されている。（ライン４、カラム６）画素Ｐ（６，４）を注目画素とすると、その周囲８画素の中で最も小さな信号レベルの画素は（ライン５、カラム６）Ｐ（６，５）であり、その信号レベルは「０」（＝Ｖｍｉｎ）である。よって、注目画素の信号レベルＶ（６，４）との差は、
Ｖｍｉｎ−Ｖ（６，４）＝０−０＝０＜ｔｈ（＝３）
となり閾値ｔｈ（＝３）を下回るので、キズ判断処理部７は、当該画素を１画素キズとは判定しない。
次に、キズ判断処理部７は、垂直連続キズの検出を行う。
カラム６のフラグメモリの値は「０」であるため、キズ判断処理部７は、注目画素Ｐ（６，４）の下の画素Ｐ（６，５）を除いた周囲７画素との比較を行う。注目画素の下の画素Ｐ（６，５）を除いた周囲７画素の中で最も小さい信号レベルＶｍｉｎ＿ｎｏｎＤは「４」であり、注目画素の信号レベルとの差は、
Ｖｍｉｎ＿ｎｏｎＤ−Ｖ（６，４）＝４−０＝４＞ｔｈ（＝３）
となり閾値ｔｈ（＝３）を上回る。
【００５１】
注目画素の下の画素（ライン５、カラム６）Ｐ（６，５）の信号レベルとの差は、
Ｖｍｉｎ＿ｎｏｎＤ−Ｖ（６，５）＝４−０＝４＞ｔｈ（＝３）
となり閾値ｔｈ（＝３）を上回る。
つまり、これら２画素（Ｐ（６，４）およびＰ（６，５））が閾値ｔｈ（＝３）を上回るため、キズ判断処理部７は、カラム６のフラグメモリの値を「１」にセットする。
≪注目画素がＰ（６，５）である場合（ライン６の走査時）≫
次に、撮像装置１００において、ライン６が走査される。
このとき、ラインメモリ１には、ライン５の映像信号が蓄積されている。（ライン５、カラム６）Ｐ（６，５）を注目画素とすると、その周囲８画素の中で最も小さい信号レベルＶｍｉｎの画素は（ライン４、カラム６）の「０」である。よって、Ｖｍｉｎと注目画素の信号レベルＶ（６，５）との差は、
Ｖｍｉｎ−Ｖ（６，５）＝０−０＝０＜ｔｈ（＝２）
となり閾値ｔｈ（＝３）を下回るので、キズ判断処理部７は、当該画素を１画素キズとは判定しない。
【００５２】
次に、キズ判断処理部７は、垂直連続キズの検出を行う。
カラム６のフラグメモリは「１」となっているため、キズ判断処理部７は、注目画素Ｐ（６，５）の上の画素Ｐ（６，４）を除いた、注目画素周囲７画素の中で最も小さい信号レベルＶｍｉｎ＿ｎｏｎＵを抽出し、注目画素Ｐ（６，５）と、その上の画素Ｐ（６，４）の信号レベルの差をとり、閾値ｔｈ（＝３）との比較を行う。注目画素の上の画素（ライン４、カラム６）Ｐ（６，４）を除いた周囲７画素の中で最も小さい信号レベルＶｍｉｎ＿ｎｏｎＵは、（ライン４、カラム７）もしくは、（ライン４、カラム７）もしくは（ライン５、カラム５）の信号レベル「４」である。注目画素Ｐ（６，５）との差は、
Ｖｍｉｎ＿ｎｏｎＵ−Ｖ（６，５）＝４−０＝４＞ｔｈ（＝３）
となり、閾値ｔｈ（＝３）を上回る。注目画素Ｐ（６，５）の上の画素Ｐ（６，４）との差は、
Ｖｍｉｎ＿ｎｏｎＵ−Ｖ（６，４）＝４−０＝４＞ｔｈ（＝３）
となり、閾値ｔｈ（＝３）を上回る。
【００５３】
つまり、２画素（Ｐ（６，５）およびＰ（６，４））とも、閾値ｔｈ（＝３）を上回るため、キズ判断処理部７は、当該２画素を垂直連続キズと判断する。そして、キズ判断処理部７は、カラム６のフラグメモリの値ｆｌｇ（６）を「０」にセットする。
撮像装置１００において、このように処理することで、１画素の黒キズ、及び垂直２連続の黒キズの検出を行うことができる。
（１．２．４：斜め２連続キズ（白キズ）の判断処理）
次に、撮像装置１００において、斜め方向に２連続するキズ（白キズ）の判断処理を行う場合について、図５および図６を用いて、説明する。１画素キズの判断処理については、上記と同様であるため、詳細な説明を省略する。また、上記と同様の処理については、詳細な説明を省略する。
【００５４】
図５は、斜め方向に２連続キズ（２連続の白キズ）が存在する映像（映像信号が形成する２次元画像（図５では、１０画素×１０画素の画像の例を示している。））の画像領域を模式的に示した図である。
撮像装置１００において、斜めキズの判断処理を行う場合、フラグメモリの設定の方法が上記（１．２．１：垂直２連続キズ（白キズ）の判断処理）の場合とは、異なる。これについて、図６を用いて説明する。
上記（１．２．１：垂直２連続キズ（白キズ）の判断処理）の場合、撮像装置１００のフラグメモリ部６のフラグメモリは、カラムごと（画像の列ごと）に用意されていたが、撮像装置１００において、斜めキズの判断処理を行う場合は、図６に示すように、斜め方向ごとにフラグメモリを用意する。具体的には、図６に示す複数の斜め方向１、２、３、４、．．．．に対して、それぞれ、１ビットのフラグメモリ領域をフラグメモリ部６に用意する。
【００５５】
図５に示すように、画素Ｐ（２，２）（Ｖ（２，２）＝３０）および画素Ｐ（３，３）（Ｖ（３，３）＝３０）が連続する斜め２連続キズである場合、撮像装置１００では、斜め方向１用のフラグメモリ（１ビットのメモリ）を用いて処理を行う。
また、撮像装置１００において、斜め２連続キズ（白キズ）の判断処理を行う場合、キズ検出の対象とする画像領域の移動方法が垂直２連続キズ（白キズ）の判断処理の場合とは、異なる。つまり、垂直２連続キズ（白キズ）の判断処理の場合、キズ検出の対象とする画像領域を垂直方向にずらしていったのに対し、斜め２連続キズ（白キズ）の判断処理では、斜め方向（図６の例の場合は、右斜め下方向）にずらす点が異なる。なお、撮像装置１００において、キズ検出の対象とする画像領域の移動方向は、検出しようとしているキズの連続する方向と同一である（垂直に連続するキズを検出しようとする場合、キズ検出の対象とする画像領域の移動方向は、垂直方向であり、右斜め下方向に連続するキズを検出しようとする場合、キズ検出の対象とする画像領域の移動方向は、右斜め下方向である）。
【００５６】
なお、キズ判断処理部７によるフラグメモリの値の書き込み制御については、垂直２連続キズ（白キズ）の判断処理の場合と同様である。
以下、図５の領域Ｒ１およびＲ２において、撮像装置１００での斜め２連続キズ（白キズ）の判断処理について説明する。
≪注目画素Ｐ（２，２）である場合（ライン３の走査時）≫
撮像装置１００において、ライン３が走査される。
このとき、第１ラインメモリ部４には、ライン２の映像信号が蓄積されている。注目画素をＰ（２，２）（Ｖ（２，２）＝３０）とすると、その周囲８画素の中で最も大きな信号レベルＶｍａｘの画素は、Ｐ（３，３）（Ｖ（３，３）＝３０）である。よって、注目画素Ｐ（２，２）の信号レベルＶ（２，２）との差は、
Ｖ（２，２）−Ｖｍａｘ＝３０−３０＝０＜ｔｈ（＝１０）
となり閾値ｔｈ（＝１０）を下回り、キズ判断処理部７は、注目画素Ｐ（２，２）を、１画素キズと判定しない。
【００５７】
次に、キズ判断処理部７は、斜め２連続キズの検出を行う。
斜め方向１用のフラグメモリｆｌｇ＿ｃｒｏｓｓ（１）の値は「０」であるため、キズ判断処理部７は、注目画素Ｐ（２，２）の右斜め下の画素Ｐ（３，３）を除いた周囲７画素との比較を行う。注目画素の右斜め下の画素Ｐ（３，３）を除いた周囲７画素の中で最も大きい信号レベルＶｍａｘ＿ｎｏｎＣｒｏｓｓＤは「６」であり、注目画素Ｐ（２，２）の信号レベルＶ（２，２）との差は、
Ｖ（２，２）−Ｖｍａｘ＿ｎｏｎＣｒｏｓｓＤ＝３０−６＝２４＞ｔｈ（＝１０）
となり閾値ｔｈ（＝１０）を上回る。注目画素の右斜め下の画素Ｐ（３，３）（Ｖ（３，３）＝３０）との差は、
Ｖ（３，３）−Ｖｍａｘ＿ｎｏｎＣｒｏｓｓＤ＝３０−６＝２４＞ｔｈ（＝１０）
となり閾値ｔｈ（＝１０）を上回る。
【００５８】
これら２画素（Ｐ（２，２）およびＰ（３，３））が閾値ｔｈ（＝１０）を上回るため、キズ判断処理部７は、斜め方向１用フラグメモリの値ｆｌｇ＿ｃｒｏｓｓ（１）を「１」にセットする。
≪注目画素がＰ（３，３）である場合（ライン４の走査時）≫
次に、撮像装置１００において、ライン４が走査される。
このとき、第１ラインメモリ部４には、ライン３の映像信号が蓄積されている。注目画素をＰ（３，３）（Ｖ（３，３）＝３０）とすると、その周囲８画素の中で最も大きな信号レベルＶｍａｘの画素はＰ（２，２）であり、Ｖ（２，２）＝３０である。よって、注目画素Ｐ（３，３）と信号レベルＶｍａｘとの差は、
Ｖ（３，３）−Ｖｍａｘ＝３０−３０＝０＜ｔｈ（＝１０）
となり閾値ｔｈ（＝１０）を下回るので、キズ判断処理部７は、当該画素を１画素キズとは判定しない。
【００５９】
次に、キズ判断処理部７は、垂直連続キズの検出を行う。
斜め方向１用フラグメモリｆｌｇ＿ｃｒｏｓｓ（１）は、「１」となっているため、キズ判断処理部７は、注目画素Ｐ（３，３）の左斜め上の画素Ｐ（２，２）を除いた、注目画素周囲７画素の中で最も大きな信号レベルＶｍａｘ＿ｎｏｎＣｒｏｓｓＵを抽出し、Ｖｍａｘ＿ｎｏｎＣｒｏｓｓＵと、注目画素Ｐ（３，３）の信号レベルＶ（３，３）およびその左斜め上の画素Ｐ（２，２）の信号レベルＶ（２，２）との差をとり、それぞれ、閾値ｔｈ（＝１０）との比較を行う。
注目画素Ｐ（３，３）の左斜め上の画素Ｐ（２，２）（Ｖ（２，２）＝３０）を除いた周囲７画素の中で最も大きな信号レベルＶｍａｘ＿ｎｏｎＣｒｏｓｓＵは、Ｐ（４，２）の信号レベルＶ（４，２）＝７である。したがって、注目画素の信号レベルＶ（３，３）との差は、
Ｖ（３，３）−Ｖｍａｘ＿ｎｏｎＣｒｏｓｓＵ＝３０−７＝２３＞ｔｈ（＝１０）
となり、閾値ｔｈ（＝１０）を上回る。
【００６０】
注目画素Ｐ（３，３）の左斜め上の画素Ｐ（２，２）（Ｖ（２，２）＝３０）との差は、
Ｐ（２，２）−Ｖｍａｘ＿ｎｏｎＣｒｏｓｓＵ＝３０−７＝２３＞ｔｈ（＝１０）
となり、閾値ｔｈ（＝１０）を上回る。
つまり、２画素（Ｐ（３，３）およびＰ（２，２））とも、その信号レベルとＶｍａｘ＿ｎｏｎＣｒｏｓｓＵとの差が、閾値ｔｈ（＝１０）を上回るため、キズ判断処理部７は、当該２画素（Ｐ（３，３）およびＰ（２，２））を、斜め連続キズであると判断する。そして、キズ判断処理部７は、斜め方向１用フラグメモリの値ｆｌｇ＿ｃｒｏｓｓ（１）を「０」にセットする。
撮像装置１００において、このように処理することで、一画素の白キズに加えて、斜め２連続の白キズの検出を行うことができる。そして、撮像装置１００は、図１に示すように、２つのラインメモリ（第１ラインメモリ部４および第２ラインメモリ部５）、バッファ部３およびフラグメモリ部６（（画像の斜め方向の数）×（１ビット）のメモリにより実現可能。）により実現することができるため、従来に比較して、回路規模を小さくすることができる。
【００６１】
なお、上記では、右斜め下方向の連続キズ検出について説明したが、左斜め下方向（上記で説明した右斜め下方向と直交する方向）の連続キズについても、方向の設定を変更することで、撮像装置１００により、同様に検出することができる。
なお、撮像装置１００において、斜め２連続黒キズを検出することも可能である。この場合の変更点は、垂直２連続黒キズの場合に説明したのと同様である。
（１．２．５：複数画素単位のキズ（ブロックキズ）の判断処理）
次に、撮像装置１００において、複数画素単位のキズ（白キズ）の判断処理を行う場合について、図７および図８を用いて、説明する。なお、説明便宜のため、撮像装置１００において、水平方向に２連続する画素を画素ブロックとして処理する場合について、説明する。
【００６２】
また、上記と同様の処理については、詳細な説明を省略する。
図７は、２画素×２画素の画素ブロックに連続キズ（４画素分の白キズ）が存在する映像（映像信号が形成する２次元画像（図７では、１０画素×１０画素の画像の例を示している。））の画像領域を模式的に示した図である。
撮像装置１００において、複数画素単位のキズ（画素ブロックキズ）の判断処理を行う場合、キズ判断処理部７がキズ判断処理を行う対象とする画像領域が、上記（１．２．１：垂直２連続キズ（白キズ）の判断処理）の場合とは、異なる。例えば、水平方向のキズ連続画素数をＮ（Ｎ：自然数）とすると、キズ判断処理部７がキズ判断処理を行う対象とする画像領域の水平方向の幅は、（Ｎ＋２）画素分の幅となる。
図７に示した例の場合、撮像装置１００において検出しようとしている水平方向のキズ連続画素数は、「２」（つまり、Ｎ＝２）であるので、キズ判断処理部７がキズ判断処理を行う対象とする画像領域の水平方向の幅は、
Ｎ＋２＝２＋２＝４
となり、「４」画素分の幅となる。撮像装置１００において、検出しようとする連続キズ（ブロックキズ）の水平方向のキズ連続画素数をＮ（Ｎ：自然数）とすると、バッファ部３は、Ｎ＋２画素分の映像信号をバッファリング（保持（蓄積））することができるものでなければならない。
【００６３】
なお、複数画素単位のキズ（ブロックキズ）の判断処理は、上記で説明した画素単位で行っていた判断処理において、単一画素を、水平方向の２連続する画素ブロックに置き換えて、撮像装置１００により、同様の処理を行うことで実現することができる。
以下、図７の領域Ｒ３および図８の領域Ｒ４において、撮像装置１００での２画素×２画素のブロックキズ（白キズ）の判断処理について説明する。
≪注目画素ブロックが画素Ｐ（２，２）および画素Ｐ（３，２）である場合（ライン３の走査時）≫
撮像装置１００において、ライン３が走査される。
このとき、第１ラインメモリ部４には、ライン２の映像信号が蓄積されている。注目画素ブロックＢｌｋ１をＰ（２，２）（Ｖ（２，２）＝３０）およびＰ（３，２）（Ｖ（３，２）＝３０）とすると、その周囲１０画素の中で最も大きな信号レベルＶｍａｘの画素は、Ｐ（２，３）（Ｖ（２，３）＝３０）およびＰ（３，３）（Ｖ（３，３）＝３０）である。よって、注目画素ブロックＢｌｋ１を構成する画素Ｐ（２，２）およびＰ（３，２）の信号レベルとの差は、
Ｖ（２，２）−Ｖｍａｘ＝３０−３０＝０＜ｔｈ（＝１０）
Ｖ（３，２）−Ｖｍａｘ＝３０−３０＝０＜ｔｈ（＝１０）
となり、ともに、閾値ｔｈ（＝１０）を下回るので、キズ判断処理部７は、注目画素ブロックＢｌｋ１を、単一画素ブロックキズ（垂直方向に連続しないブロックキズ）と判定しない。
【００６４】
次に、キズ判断処理部７は、垂直方向に２連続する画素ブロックキズの検出を行う。
画素ブロック垂直方向用のフラグメモリｆｌｇ＿ｂｌｋ（２）の値は「０」である。なお、ここで、画素ブロック垂直方向用のフラグメモリｆｌｇ＿ｂｌｋ（２）は、カラム２および３に連続する画素ブロック用（水平方向に２連続する画素からなる画素ブロック用）のフラグメモリである。
画素ブロック垂直方向用のフラグメモリｆｌｇ＿ｂｌｋ（２）の値は「０」であるため、キズ判断処理部７は、注目画素ブロックＢｌｋ１の下の画素ブロック（Ｐ（２，３）およびＰ（３，３））を除いた周囲８画素との比較を行う。注目画素ブロックＢｌｋ１の下の画素ブロックを除いた周囲８画素の中で最も大きい信号レベルＶｍａｘ＿ｎｏｎＢｌｋＤは「７」（＝Ｖ（４，２））であり、注目画素ブロックＰ（２，２）およびＰ（３，２）の信号レベルＶ（２，２）およびＶ（３，２）との差は、
Ｖ（２，２）−Ｖｍａｘ＿ｎｏｎＢｌｋＤ＝３０−７＝２３＞ｔｈ（＝１０）
Ｖ（３，２）−Ｖｍａｘ＿ｎｏｎＢｌｋＤ＝３０−７＝２３＞ｔｈ（＝１０）
となり、ともに閾値ｔｈ（＝１０）を上回る。
【００６５】
注目画素ブロックＢｌｋ１の下の画素ブロックＰ（２，３）およびＰ（３，３）（Ｖ（２，３）＝３０、Ｖ（３，３）＝３０）との差は、
Ｖ（２，３）−Ｖｍａｘ＿ｎｏｎＢｌｋＤ＝３０−７＝２３＞ｔｈ（＝１０）
Ｖ（３，３）−Ｖｍａｘ＿ｎｏｎＢｌｋＤ＝３０−７＝２３＞ｔｈ（＝１０）
となり、ともに閾値ｔｈ（＝１０）を上回る。
これら２画素ブロック（Ｐ（２，２）およびＰ（３，２）からなる画素ブロックＢｌｋ１と、Ｐ（２，３）およびＰ（３，３）からなる画素ブロック）を構成する４画素全てにおいて、その信号値は閾値ｔｈ（＝１０）を上回るため、キズ判断処理部７は、画素ブロック垂直方向用のフラグメモリｆｌｇ＿ｂｌｋ（２）の値を「１」にセットする。
≪注目画素ブロックがＰ（２，３）および画素Ｐ（３，３）である場合（ライン４の走査時）≫
次に、撮像装置１００において、ライン４が走査される。
【００６６】
このとき、第１ラインメモリ部４には、ライン３の映像信号が蓄積されている。図８に示すように、注目画素ブロックＢｌｋ２をＰ（２，３）およびＰ（３，３）（Ｖ（２，３）＝Ｖ（３，３）＝３０）とすると、その周囲１０画素の中で最も大きな信号レベルＶｍａｘの画素はＰ（２，２）およびＰ（３，２）であり、Ｖ（２，２）＝Ｖ（３，２）＝３０である。よって、注目画素ブロックＰ（２，３）およびＰ（３，３）と信号レベルＶｍａｘとの差は、
Ｖ（２，３）−Ｖｍａｘ＝３０−３０＝０＜ｔｈ（＝１０）
Ｖ（３，３）−Ｖｍａｘ＝３０−３０＝０＜ｔｈ（＝１０）
となり、ともに閾値ｔｈ（＝１０）を下回るので、キズ判断処理部７は、注目画素ブロックＢｌｋ２を単一画素ブロックキズ（垂直方向に連続しないブロックキズ）と判定しない。
【００６７】
次に、キズ判断処理部７は、垂直方向に２連続する画素ブロックキズの検出を行う。
画素ブロック垂直方向用のフラグメモリｆｌｇ＿ｂｌｋ（２）の値は、「１」となっているため、キズ判断処理部７は、注目画素ブロックＢｌｋ２の上の画素ブロック（Ｐ（２，２）およびＰ（３，２）からなる画素ブロック）を除いた、注目画素周囲８画素の中で最も大きな信号レベルＶｍａｘ＿ｎｏｎＢｌｋＵを抽出し、Ｖｍａｘ＿ｎｏｎＢｌｋＵと、注目画素ブロックＢｌｋ２を構成する画素Ｐ（２，３）およびＰ（３，３）の信号レベルＶ（２，３）およびＶ（３，３）、並びに注目画素ブロックＢｌｋ２上の画素ブロックを構成する画素Ｐ（２，２）およびＰ（３，２）の信号レベルＶ（２，２）およびＶ（３，３）との差をとり、それぞれ、閾値ｔｈ（＝１０）との比較を行う。
注目画素ブロックＢｌｋ２の上の画素ブロックを除いた周囲８画素の中で最も大きな信号レベルＶｍａｘ＿ｎｏｎＢｌｋＵは、Ｐ（４，２）の信号レベルＶ（４，２）＝７である。したがって、注目画素ブロックＢｌｋ２を構成する２画素の信号レベルＶ（２，３）およびＶ（３，３）との差は、
Ｖ（２，３）−Ｖｍａｘ＿ｎｏｎＢｌｋＵ＝３０−７＝２３＞ｔｈ（＝１０）
Ｖ（３，３）−Ｖｍａｘ＿ｎｏｎＢｌｋＵ＝３０−７＝２３＞ｔｈ（＝１０）
となり、ともに、閾値ｔｈ（＝１０）を上回る。
【００６８】
注目画素ブロックＢｌｋ２の上の画素ブロックを構成する２画素の信号レベルＶ（２，２）およびＶ（３，２）との差は、
Ｖ（２，２）−Ｖｍａｘ＿ｎｏｎＢｌｋＵ＝３０−７＝２３＞ｔｈ（＝１０）
Ｖ（３，２）−Ｖｍａｘ＿ｎｏｎＢｌｋＵ＝３０−７＝２３＞ｔｈ（＝１０）
となり、ともに、閾値ｔｈ（＝１０）を上回る。
つまり、これら２画素ブロック（Ｐ（２，３）およびＰ（３，３）からなる画素ブロックＢｌｋ２と、Ｐ（２，２）およびＰ（３，２）からなる画素ブロック）を構成する４画素全てにおいて、その信号値は閾値ｔｈ（＝１０）を上回るため、キズ判断処理部７は、当該２画素ブロックＢｌｋ１（画素Ｐ（２，２）およびＰ（３，２）からなる画素ブロック）およびＢｌｋ２（画素Ｐ（２，３）およびＰ（３，３）からなる画素ブロック）を、垂直方向に連続ブロックキズであると判断する。そして、キズ判断処理部７は、画素ブロック垂直方向用のフラグメモリの値ｆｌｇ＿Ｂｌｋ（２）を「０」にセットする。
【００６９】
撮像装置１００において、このように処理することで、垂直方向に２連続の白キズ（ブロックキズ）の検出を行うことができる。さらに、撮像装置１００は、図１に示す概略構成により、実現することができるため、従来に比べて回路規模を小さくすることができる。
なお、上記では、ブロックキズの水平方向の連続画素数を「２」として説明したが、ブロックキズの水平方向の連続画素数が「３」以上の場合も同様に処理することができることは言うまでもない。
また、撮像装置１００において、垂直方向に連続ブロックキズが黒キズである場合も検出することも可能である。この場合の変更点は、垂直２連続黒キズの場合に説明したのと同様である。
【００７０】
［他の実施形態］
なお、上記実施形態で説明した撮像装置において、上記実施形態で個別に説明した処理（垂直２連続キズ（白キズ、黒キズ）判断処理、斜め２連続キズ（白キズ、黒キズ）の判断処理、複数画素単位のキズ（ブロックキズ（白キズ、黒キズ））の判断処理）を組み合わせて、撮像装置により実現するようにしてもよい。
また、上記では、垂直方向に２連続するキズを検出するようにしたが、２以上のＮ連続（Ｎ：自然数。Ｎ≧２）するキズを検出するようにしてもよい。この場合、撮像装置において、以下のように処理すればよい。なお、説明便宜のため、白キズの判断処理について、説明する。
図１０に示すように、キズ判断処理部７は、最初のキズ判断処理で設定する画像領域を領域Ｒ５とし、領域Ｒ５の中央列の下からＮ個連続する画素（これを「Ｎ連続注目画素」という。）を除外して、３画素×（Ｎ＋１）画素の画像領域について、最大値をとる画素を検出し、その画素の信号レベルとＮ連続注目画素の信号レベルとの差（Ｎ個の差）をとり、それぞれ、閾値と比較する。キズ判断処理部７は、Ｎ個の差がいずれも閾値を上回るある場合、当該Ｎ連続注目画素が垂直Ｎ連続白キズの候補であると判断する。そして、当該Ｎ連続注目画素が属する列のフラグメモリの値を「１」にする。
【００７１】
そして、図１１に示すように、キズ判断処理部７は、次のキズ判断処理で設定する画像領域を領域Ｒ６とし、領域Ｒ６の中央列の上からＮ個連続する画素（Ｎ連続注目画素）を除外して、３画素×（Ｎ＋１）画素の画像領域について、最大値をとる画素を検出し、その画素の信号レベルとＮ連続注目画素の信号レベルとの差（Ｎ個の差）をとり、それぞれ、閾値と比較する。キズ判断処理部７は、Ｎ個の差がいずれも閾値上回るある場合、当該Ｎ連続注目画素が垂直Ｎ連続白キズであると判断する。
以上のように処理することで、本発明の撮像装置において、垂直Ｎ連続キズの判断処理を行うようにすることができる。なお、垂直Ｎ連続キズ検出を行う場合、撮像装置において、Ｎ個のラインメモリが必要となる。また、撮像装置において、上記実施形態を同様に修正することで、斜めＮ連続キズ検出を行うようにすることもできる。
【００７２】
また、上記実施形態では、図１において、第１ラインメモリ部４の出力が２つあり、それぞれ、第２ラインメモリ部５およびキズ判断処理部７に入力される構成としているが、これに限定されることはなく、例えば、第１ラインメモリ部４からの出力を１つにし、当該出力を、第２ラインメモリ部５およびキズ判断処理部７に入力させる構成としてもよい。
また、上記実施形態において、映像信号を１２ビットとした場合、白キズのキズ判断処理のときの閾値ｔｈを「１０」とし、黒キズのキズ判断処理のときの閾値ｔｈを「３」としたが、これに限定されないことは言うまでもない。例えば、キズレベルの特徴に合わせて、キズレベルが比較的大きい場合は、設定値（閾値ｔｈ）を大きくし、キズレベルが比較的小さい場合は、設定値（閾値ｔｈ）を小さくするようにしてもよい。つまり、キズ検出が確実にでき、かつ微小信号レベルを極力キズレベルと判定しないような適切な値にキズ判断処理のときの閾値ｔｈを設定すればよい。
【００７３】
また、上記実施形態で説明した撮像装置において、各ブロックは、ＬＳＩなどの半導体装置により個別に１チップ化されても良いし、一部又は全部を含むように１チップ化されても良い。
なお、ここでは、ＬＳＩとしたが、集積度の違いにより、ＩＣ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。
また、集積回路化の手法はＬＳＩに限るものではなく、専用回路又は汎用プロセサで実現してもよい。ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）や、ＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサーを利用しても良い。
さらには、半導体技術の進歩又は派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適用等が可能性としてあり得る。
【００７４】
また、上記実施形態の各機能部の処理をハードウェアにより実現してもよいし、ソフトウェアにより実現してもよい。さらに、ソフトウェアおよびハードウェアの混在処理により実現しても良い。なお、上記実施形態に係る撮像装置の各機能部をハードウェアにより実現する場合、各処理を行うためのタイミング調整を行う必要があるのは言うまでもない。上記実施形態においては、説明便宜のため、実際のハードウェア設計で生じる各種信号のタイミング調整の詳細については省略している。
なお、本発明の具体的な構成は、前述の実施形態に限られるものではなく、発明の要旨を逸脱しない範囲で種々の変更および修正が可能である。
【産業上の利用可能性】
【００７５】
本発明に係る撮像装置、キズ判定方法、プログラムおよび集積回路は、使用するメモリの増加量を最小限に抑えながら、連続キズの検出を可能にすることができるので、映像機器関連分野において有用であり、当該分野において実施することが可能である。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１実施形態に係る撮像装置１００の概略構成図
【図２】本発明の第１実施形態に係る撮像装置１００の動作フローチャート（キズ判断処理）
【図３】垂直２連続キズがある場合の映像信号が形成する２次元画像の画像領域を模式的に示した図
【図４】垂直方向の柄が存在する映像の画像領域を模式的に示した図
【図５】斜め方向に２連続キズ（２連続の白キズ）が存在する映像の画像領域を模式的に示した図
【図６】斜め方向に２連続キズ（２連続の白キズ）が存在する映像の画像領域を模式的に示した図
【図７】２画素×２画素の画素ブロックに連続キズ（４画素分の白キズ）が存在する映像の画像領域を模式的に示した図
【図８】２画素×２画素の画素ブロックに連続キズ（４画素分の白キズ）が存在する映像の画像領域を模式的に示した図
【図９】垂直２連続キズ（黒キズ）がある場合の映像信号が形成する２次元画像の画像領域を模式的に示した図
【図１０】垂直Ｎ連続キズがある場合の映像信号が形成する２次元画像の画像領域を模式的に示した図
【図１１】垂直Ｎ連続キズがある場合の映像信号が形成する２次元画像の画像領域を模式的に示した図
【図１２】従来の撮像装置９００の概略構成図
【図１３】１画素キズの概念図
【図１４】２連続キズの概念図
【図１５】従来の撮像装置９００Ａの概略構成図
【図１６】画素単位の映像信号を模式的に示した図
【符号の説明】
【００７７】
１    撮像部
２    Ａ／Ｄ変換部
３    バッファ部
４    第１ラインメモリ部
５    第２ラインメモリ部
６    フラグメモリ部
７    キズ判断処理部
【図１】
2010062644.tif 000003
【図２】
2010062644.tif 000004
【図３】
2010062644.tif 000005
【図４】
2010062644.tif 000006
【図５】
2010062644.tif 000007
【図６】
2010062644.tif 000008
【図７】
2010062644.tif 000009
【図８】
2010062644.tif 000010
【図９】
2010062644.tif 000011
【図１０】
2010062644.tif 000012
【図１１】
2010062644.tif 000013
【図１２】
2010062644.tif 000014
【図１３】
2010062644.tif 000015
【図１４】
2010062644.tif 000016
【図１５】
2010062644.tif 000017
【図１６】
2010062644.tif 000018