(57)【要約】【課題】半導体装置の製品仕様に応じた制御を行う電源管理回路を容易に設計できるようにする。【解決手段】半導体装置が有する電源がオン／オフ制御できる複数の電源ドメイン毎に対応して電源制御回路を１つずつ設け、それら電源制御回路を電源ドメインの包含関係に従って接続することで複数の電源ドメインへの電源供給を制御する電源管理回路を構成するようにして、電源制御仕様に応じた電源供給制御を行う電源管理回路を容易に設計できるようにする。【選択図】図３
2010027046.tif 000002
【特許請求の範囲】
【請求項１】
電源がオン／オフ制御できる複数の電源ドメインと、
前記複数の電源ドメインへの電源供給を制御する電源管理回路とを有し、
前記電源管理回路は、前記電源ドメイン毎に対応して１つずつ設けられた複数の電源制御回路を有し、
前記複数の電源制御回路は、前記電源ドメインの包含関係に従って接続されていることを特徴とする半導体装置。
【請求項２】
前記複数の電源制御回路は、回路構成が共通であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記電源管理回路は、包含している電源ドメインに対応する電源制御回路から出力される当該電源ドメインに電源投入されたことを示すバリッド信号が、包含されている電源ドメインに対応する電源制御回路に当該電源ドメインへの電源投入を許可するイネーブル信号として入力されるよう前記複数の電源制御回路が接続されていることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記電源管理回路は、包含されている電源ドメインに対応する電源制御回路から出力される前記バリッド信号が、包含している電源ドメインに対応する電源制御回路に当該電源ドメインの電源の遮断を禁止するディセーブル信号として入力されるよう前記複数の電源制御回路が接続されていることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記電源管理回路は、前記電源ドメインの包含関係に応じて前記複数の電源制御回路が縦続接続され、
前記電源制御回路の各々は、対応する電源ドメインへの電源投入を許可するイネーブル信号の入力端子と、対応する電源ドメインに電源投入されたことを示すバリッド信号の出力端子とを有するとともに、通過許可信号に応じて前記入力端子より入力される前記イネーブル信号を前記出力端子から前記バリッド信号として出力する経路を有し、
前段の前記電源制御回路のバリッド信号の出力端子と後段の前記電源制御回路のイネーブル信号の入力端子とが接続されていることを特徴とする請求項１又は２記載の半導体装置。
【請求項６】
前記電源ドメインに対する電源の供給又は遮断を行う場合に、前記複数の電源制御回路が縦続接続された順に従って、前記電源ドメイン毎にタイミングを異ならせて電源の供給又は遮断が行われることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記電源制御回路は、対応する電源ドメインのクロック制御に係るクロック用クランプ信号とデータ信号に係るデータ用クランプ信号を出力し、当該電源ドメインへの電源の供給を開始する場合には、前記クロック用クランプ信号をネゲートした後、前記データ用クランプ信号をネゲートすることを特徴とする請求項１〜６の何れか１項に記載の半導体装置。
【請求項８】
１つの電源ドメインに対して電源を供給する２系統の電源スイッチを有し、
前記電源制御回路は、当該電源ドメインへの電源の供給を開始する場合に、駆動能力が低い第１系統の電源スイッチをオン状態にした後、駆動能力が高い第２系統の電源スイッチをオン状態にするよう制御することを特徴とする請求項１〜７の何れか１項に記載の半導体装置。
【請求項９】
電源がオン／オフ制御できる複数の電源ドメインへの電源供給を制御する半導体装置であって、
前記電源ドメイン毎に対応して１つずつ設けられた複数の電源制御回路を有し、
前記電源ドメインの包含関係に従って前記複数の電源制御回路が接続されていることを特徴とする半導体装置。
【請求項１０】
前記電源ドメインの包含関係に従って、包含している電源ドメインに対応する電源制御回路から出力される当該電源ドメインに電源投入されたことを示すバリッド信号が、包含されている電源ドメインに対応する電源制御回路に当該電源ドメインへの電源投入を許可するイネーブル信号として入力されるよう前記複数の電源制御回路が接続されていることを特徴とする請求項９記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、詳しくは複数の電源ドメインを有する半導体装置の電源供給制御技術に関する。
【背景技術】
【０００２】
近年、ＬＳＩ等の半導体装置（半導体集積回路）では、プロセス技術の微細化に伴い、リーク電流が無視できなくなってきている。半導体装置内部の不使用ブロックへの電源供給を遮断することによってリーク電力を削減するために、ブロックへの電源をオン／オフ制御するパワー・ゲーティング（ＰＧ：Power Gating）技術が適用されるようになってきている（例えば、特許文献１参照。）。
【０００３】
半導体装置にパワー・ゲーティング技術を適用するに際して、内部の電源ドメイン（ブロック）に対して電源供給を行うか否かを切り替える電源スイッチは、電源管理回路（ＰＭＵ：Power Management Unit）により制御される。
【０００４】
また、半導体装置内部の第１の電源ドメインの電源がオフとなっているときに、第１の電源ドメインの回路からの信号が入力される第２の電源ドメインの電源をオンにすると、中間電位を含む不定値の信号が第２の電源ドメインの回路に印加されることになる。その結果、第２の電源ドメインにある回路が誤動作したり、意図しないリーク電流（貫通電流）が流れたりすることがある。そのため、複数の電源ドメインがある場合には、不定値の信号が伝播することを防止する回路を設けたり、電源投入する順序（起動順序）に関する規則が必要になったりする（例えば、特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２０９６１６号公報
【特許文献２】特開２００６−３４４６４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前述のように、半導体装置内部の電源ドメインをどのように構成するか、またどのような電源投入順序（起動順序）等にするかといった電源制御仕様は、半導体装置毎に異なるので、個々の半導体装置毎に仕様にあわせた電源管理回路の設計が必要となる。しかし、パワー・ゲーティング技術を適用する半導体装置の製品数が多くなる場合や、ＡＳＩＣ（Application Specific Integrated Circuit）、ＣＯＴ（Customer Owned Tooling：製造委託）ビジネスにおいてパワー・ゲーティング技術を適用する場合には、製品毎の仕様に適した電源管理回路を製品開発毎に設計し直すことは、開発効率や設計工数の面から大きな問題となる。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、電源がオン／オフ制御できる複数の電源ドメインと複数の電源ドメインへの電源供給を制御する電源管理回路とを有する半導体装置が提供される。電源管理回路は、電源ドメイン毎に対応して１つずつ設けられた複数の電源制御回路を有し、それらが電源ドメインの包含関係に従って接続されている。
【発明の効果】
【０００８】
電源ドメイン毎に対応して１つずつ設けた電源制御回路を電源ドメインの包含関係に従って接続するだけで、電源制御仕様に応じた電源供給制御を行う電源管理回路を容易に設計することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る半導体装置の構成例を示す図である。
【図２】図１における電源ドメインＢ部分の入出力信号及び制御信号に関する説明図である。
【図３】第１の実施形態における電源制御回路の構成例を示す回路図である。
【図４Ａ】第１の実施形態における電源制御回路の動作波形の一例を示す図である。
【図４Ｂ】第１の実施形態における電源制御回路の動作波形の一例を示す図である。
【図４Ｃ】第１の実施形態における電源制御回路の動作波形の一例を示す図である。
【図５】第１の実施形態における電源管理回路の構成例を示す図である。
【図６Ａ】第１の実施形態における電源管理回路の動作波形の一例を示す図である。
【図６Ｂ】第１の実施形態における電源管理回路の動作波形の一例を示す図である。
【図７】第２の実施形態における電源制御回路の構成例を示す回路図である。
【図８Ａ】第２の実施形態における電源制御回路の動作波形の一例を示す図である。
【図８Ｂ】第２の実施形態における電源制御回路の動作波形の一例を示す図である。
【図９】第２の実施形態における電源管理回路の構成例を示す図である。
【図１０Ａ】第２の実施形態における電源管理回路の動作波形の一例を示す図である。
【図１０Ｂ】第２の実施形態における電源管理回路の動作波形の一例を示す図である。
【図１１】第３の実施形態における電源制御回路の構成例を示す回路図である。
【図１２】本発明の実施形態に係る半導体装置の他の構成例を示す図である。
【図１３】第４の実施形態における電源制御回路の構成例を示す回路図である。
【図１４】第５の実施形態における電源制御回路の構成例を示す回路図である。
【図１５】第６の実施形態における電源制御回路の構成例を示す回路図である。
【図１６】信号変化時間調整用のカウンタ回路の一例を示す図である。
【図１７】第７の実施形態における電源制御回路の構成例を示す回路図である。
【図１８】第７の実施形態における電源管理回路の構成例を示す図である。
【図１９】図１８に示す電源管理回路の動作波形の一例を示す図である。
【図２０】第７の実施形態における電源管理回路の他の構成例を示す図である。
【図２１】図２０に示す電源管理回路の動作波形の一例を示す図である。
【図２２】第７の実施形態における電源管理回路の他の構成例を示す図である。
【図２３】図２２に示す電源管理回路の動作波形の一例を示す図である。
【図２４】第８の実施形態における電源制御回路の構成例を示す回路図である。
【図２５】第８の実施形態における電源管理回路の構成例を示す図である。
【図２６】図２５に示す電源管理回路の動作波形の一例を示す図である。
【図２７】第８の実施形態における電源管理回路の他の構成例を示す図である。
【図２８】図２７に示す電源管理回路の動作波形の一例を示す図である。
【図２９】第８の実施形態における電源管理回路の他の構成例を示す図である。
【図３０】図２９に示す電源管理回路の動作波形の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を図面に基づいて説明する。
【００１１】
図１は、本発明の実施形態に係る半導体装置（例えば、ＬＳＩ等）の一構成例を示す図である。図１には、半導体装置１０１内部の電源ドメインＡ１０２、電源ドメインＢ１０３、電源ドメインＣ１０４、及び電源ドメインＤ１０５の４つの電源ドメインに係る電源のオン／オフ制御を電源管理回路（ＰＭＵ）１０６が行う場合の構成を一例として示している。
【００１２】
半導体装置１０１において、電源ドメインＡ〜Ｄ１０２、１０３、１０４、１０５は、電源のオン／オフ制御対象、すなわちパワー・ゲーティング制御対象の電源ドメインである。電源ドメインＡ〜Ｄ１０２、１０３、１０４、１０５を除くドメインは、電源供給用の電源ＩＣ１０７から電源が常時供給されてオン状態の電源ドメイン（常時オンドメインと称す）である。電源管理回路１０６は、常時オンドメイン内に配置される。
【００１３】
電源ＩＣ１０７から電源ドメインＡ〜Ｄ１０２、１０３、１０４、１０５の各電源ドメインへの電源の供給は、スイッチング機能を有する電源スイッチ（パワースイッチ）ＰＳＷ＿Ａ、ＰＳＷ＿Ｂ、ＰＳＷ＿Ｃ、ＰＳＷ＿Ｄを介して行われる。電源スイッチＰＳＷ＿Ａ、ＰＳＷ＿Ｂ、ＰＳＷ＿Ｃ、ＰＳＷ＿Ｄの各々は、例えばトランジスタで構成される。
【００１４】
電源スイッチＰＳＷ＿Ａ、ＰＳＷ＿Ｂ、ＰＳＷ＿Ｃ、ＰＳＷ＿Ｄは、それぞれ電源管理回路１０６から出力される制御信号ＰＳＷＣ＿Ａ、ＰＳＷＣ＿Ｂ、ＰＳＷＣ＿Ｃ、ＰＳＷＣ＿Ｄによってオン／オフ制御される。これにより、電源ドメインＡ〜Ｄ１０２、１０３、１０４、１０５に対して電源供給を行うか遮断するかを切り替えることができ、各電源ドメインに係るパワー・ゲーティング制御を行うことができる。
【００１５】
ここで、図１に示す半導体装置１０１の例では、電源ドメインの構成が階層状になっている。電源ドメインＣ１０４が電源ドメインＤ１０５を包含し、電源ドメインＡ１０２が電源ドメインＢ１０３及び電源ドメインＣ１０４（電源ドメインＤ１０５を含む。）を包含している。
【００１６】
そのため、電源ドメインＤ１０５内部の論理回路で生成された信号がその他の電源ドメイン（例えば、電源ドメインＡ、Ｂ、Ｃ、常時オンドメイン）で使用されるには、電源ドメインＣ１０４や電源ドメインＡ１０２に電源が供給されていなければならない。また、同様に電源ドメインＢ１０３内部や電源ドメインＣ１０４内部の論理回路で生成された信号がその他の電源ドメイン（例えば、電源ドメインＡ、常時オンドメイン）で使用されるには、電源ドメインＡ１０２に電源が供給されていなければならない。
【００１７】
つまり、電源ドメインの包含関係がある場合、回路動作時における電源ドメイン間のオン／オフの関係としては、一般に包含されている側の電源ドメインの電源がオンのときには、包含している側の電源ドメインの電源がオンしている必要がある。言い換えれば、電源ドメインの構成が階層状になっている場合には、一般にその階層構造に従って電源投入される。
【００１８】
したがって、図１に示した例では、電源ドメインＡ１０２への電源供給が開始されると同時に、もしくは開始された後に電源ドメインＢ１０３への電源供給が開始される。同様に、電源ドメインＡ１０２への電源供給が開始されると同時に、もしくは開始された後に電源ドメインＣ１０４への電源供給が開始される。また、電源ドメインＣ１０４への電源供給が開始されると同時に、もしくは開始された後に電源ドメインＤ１０４への電源供給が開始される。
【００１９】
図１に示した電源ドメインＢ１０３部分に着目して、電源ドメインＡ１０２に対して入出力する信号及び電源管理回路１０６からの制御信号に関する詳細説明図を図２に示す。なお、図２においては、電源ドメインＡ１０２、Ｂ１０３以外の電源ドメイン（例えば、常時オンドメインや電源ドメインＣ、Ｄ）については省略している。
【００２０】
電源ドメインＡ１０２への電源は、電源スイッチＰＳＷ＿Ａを介して供給されており、電源ドメインＢ１０３への電源は、電源スイッチＰＳＷ＿Ｂを介して供給されている。電源スイッチＰＳＷ＿Ａは、電源管理回路１０６から供給される制御信号ＰＳＷＣ＿Ａに応じてオン／オフ制御され、電源スイッチＰＳＷ＿Ｂは、電源管理回路１０６から供給される制御信号ＰＳＷＣ＿Ｂに応じてオン／オフ制御される。
【００２１】
なお、図２においては、電源スイッチＰＳＷ＿Ａ、ＰＳＷ＿Ｂは、ｐ−ＭＯＳタイプのトランジスタを用いているが、ｎ−ＭＯＳタイプのトランジスタを用いても良い。また、ＶＤＤ電源側に電源スイッチＰＳＷ＿Ａ、ＰＳＷ＿Ｂを設けているが、ＶＳＳ電源（接地電源）側に電源スイッチＰＳＷ＿Ａ、ＰＳＷ＿Ｂを設けるようにしても良い。すなわち、ＶＤＤ電源側及びＶＳＳ電源側の少なくとも一方について電源のオン／オフ制御を行えるように電源スイッチＰＳＷ＿Ａ、ＰＳＷ＿Ｂを設ければ良い。
【００２２】
図２において、電源ドメインＡ１０２内部の論理回路１１１から電源ドメインＢ１０３内部の論理回路１１２に渡される信号に対しては、クランプ回路（Isolator）１１４が挿入されている。同様に、電源ドメインＢ１０３内部の論理回路１１２から電源ドメインＡ１０２内部の論理回路１１３に渡される信号に対しては、クランプ回路（Isolator）１１７が挿入されている。
【００２３】
クランプ回路１１４、１１７は、ＡＮＤ（論理積演算）タイプのクランプセル１１５、１１８、及びＯＲ（論理和演算）タイプのクランプセル１１６、１１９が一般に用いられる場合が多い。ＡＮＤタイプのクランプセル１１５、１１８は、クランプ信号ＸＣＬ＿Ａ、ＸＣＬ＿Ｂに基づいて、論理値“０”に対応する電位で信号をクランプ（マスク）するためのものである。また、ＯＲタイプのクランプセル１１６、１１９は、クランプ信号ＣＬ＿Ａ、ＣＬ＿Ｂに基づいて、論理値“１”に対応する電位で信号をクランプ（マスク）するためのものである。
【００２４】
クランプ回路１１７は、例えば、電源ドメインＡ１０２は電源投入状態（動作状態）だが電源ドメインＢ１０３は電源オフとなっている場合に信号をクランプ（マスク）するためのものである。具体的には、クランプ回路１１７は、電源がオフとなっている電源ドメインＢ１０３内部の回路からの中間電位等の不定値の信号が電源投入状態（動作状態）である電源ドメインＡ１０２内部の回路へ伝わらないようにする。これにより、電源ドメインＡ１０２にて、内部の回路が誤動作したり、意図しない貫通電流が流れたりするのを防止する。
【００２５】
また、クランプ回路１１４は、電源ドメインＢ１０３内に例えばリテンションＲＡＭ等を有し、半導体装置全体がスタンバイ時に電源管理回路１０６と電源ドメインＢ１０３にのみ電源供給が維持されるような構成である場合等において必要となるものである。電源ドメインＢ１０３内に通常の論理回路だけがある場合には、一般的には電源ドメインＢ１０３の電源がオンになっているときに電源ドメインＡ１０２の電源もオンになっているので、クランプ回路１１４は設けなくとも良い。
【００２６】
なお、以下に説明する各実施形態では、図１に示した半導体装置１０１に対して適用する場合を一例として示すが、本発明はこれに限定されるものではない。例えば、半導体装置内部の電源ドメインの構成（パワー・ゲーティング制御対象の電源ドメインの数や包含関係等）は任意であり、図１に示した構成に限定されない。
【００２７】
（第１の実施形態）
本発明の第１の実施形態について説明する。
図３は、第１の実施形態における電源制御回路（ＰＧＣ）の構成例を示す回路図である。本実施形態における電源制御回路をパワー・ゲーティング制御対象の各電源ドメインに対して１つずつ設け、電源制御回路を半導体装置の電源制御仕様に応じて接続することにより電源管理回路が構成される（後述する各実施形態についても同様。）。
【００２８】
図３に示すように電源制御回路１０は、フリップフロップ（ＦＦ）１１、１２、１３、１４、論理和演算回路（ＯＲ回路）１５、論理積演算回路（ＡＮＤ回路）１６、１７、及びインバータ１８、１９を有する。電源制御回路１０には、クロック信号ＣＬＫ、リセット信号ＸＲＳＴ、電源オン／オフ制御信号ＰＷＲＣ、及び電源投入イネーブル信号ＰＯＮ＿ＥＮが入力される。
【００２９】
フリップフロップ１１〜１４は、クロック信号ＣＬＫが供給され、当該クロック信号ＣＬＫに同期して動作する。また、フリップフロップ１１〜１４には、リセット信号ＸＲＳＴが供給されている。フリップフロップ１１、１２は、リセット信号ＸＲＳＴによって初期値“１”にプリセットされ、フリップフロップ１３、１４は、リセット信号ＸＲＳＴによって初期値“０”にリセットされる。
【００３０】
本実施形態では、リセット信号ＸＲＳＴは、ローレベル（“Ｌ”）でリセットとする。リセット信号ＸＲＳＴとしては、例えば半導体装置のパワーオンリセット信号が用いられるが、これに限定されるものではなく、それ以外のリセット信号であっても良い。
【００３１】
電源オン／オフ制御信号ＰＷＲＣは、フリップフロップ１１を介してフリップフロップ１２、ＯＲ回路１５、及びＡＮＤ回路１７に入力される。電源オン／オフ制御信号ＰＷＲＣは、対応する電源ドメインに対する電源投入（電源オン）及び電源遮断（電源オフ）を要求するための信号であり、電源オンを要求する場合にハイレベル（“Ｈ”）とされ、電源オフを要求する場合に“Ｌ”とされる。なお、フリップフロップ１１を設けずに、電源オン／オフ制御信号ＰＷＲＣがフリップフロップ１２、ＯＲ回路１５、及びＡＮＤ回路１７に直接入力されるようにしても良い。
【００３２】
ＯＲ回路１５は、フリップフロップ１１の出力及びフリップフロップ１２の出力が入力され、その演算結果を出力する。ＡＮＤ回路１６は、電源投入イネーブル信号ＰＯＮ＿ＥＮ及びＯＲ回路１５の出力が入力され、その演算結果を出力する。電源投入イネーブル信号ＰＯＮ＿ＥＮは、対応する電源ドメインへの電源投入を許可するか否かを示す信号であり、電源投入を許可する場合に“Ｈ”であり、電源投入を許可しない場合に“Ｌ”である。
【００３３】
フリップフロップ１３は、ＡＮＤ回路１６の出力が入力される。フリップフロップ１３の出力は、正極性の制御信号ＰＳＷＣとして出力されるとともに、インバータ１８を介して負極性の制御信号ＸＰＳＷＣとして出力される。制御信号ＰＳＷＣ、ＸＰＳＷＣは、対応する電源ドメインに電源供給を行う電源スイッチの制御を行う信号である。なお、正極性及び負極性の制御信号ＰＳＷＣ、ＸＰＳＷＣの両方を必ずしも出力する必要はなく、制御する電源スイッチに応じて何れか一方の極性の制御信号だけを出力するようにしても良い（後述する実施形態では、正極性の制御信号ＰＳＷＣのみ図示し、負極性の制御信号ＸＰＳＷＣについては省略する。）。
【００３４】
ＡＮＤ回路１７は、フリップフロップ１１の出力及びフリップフロップ１３の出力が入力され、その演算結果を出力する。フリップフロップ１４は、ＡＮＤ回路１７の出力が入力される。フリップフロップ１４の出力は、負極性のクランプ信号ＸＣＬ、及びバリッド信号ＰＷＲＶとして出力されるとともに、インバータ１９を介して正極性のクランプ信号ＣＬとして出力される。
【００３５】
クランプ信号ＣＬ、ＸＣＬは、対応する電源ドメインの電源がオフとなっているときに、その電源ドメインの出力信号をクランプ（マスク）するための信号であり、論理値“０”又は“１”の何れに対応する電位で信号をクランプするかによって使い分ける。クランプ信号ＣＬ、ＸＣＬは、図２に示したようなクランプ回路１１４、１１７に供給される。また、クランプ信号ＣＬ、ＸＣＬを、対応する電源ドメインへ供給されるクロック信号ＣＬＫやリセット信号ＸＲＳＴの制御信号として用いても良い。
【００３６】
また、バリッド信号ＰＷＲＶは、対応する電源ドメインに電源投入がされたこと、すなわち対応する電源ドメインの電源がオンになったことを示す信号である。図３に示す例では、バリッド信号ＰＷＲＶは、クランプ信号ＸＣＬと同じタイミングで変化するような回路構成としているが、クランプ信号ＸＣＬをさらにフリップフロップで一段叩いた信号をバリッド信号ＰＷＲＶとして出力するようにしても良い。
【００３７】
ここで、電源制御回路１０に供給するクロック信号ＣＬＫは、一般に用いられる時計時刻カウント用の３２ＫＨｚ程度のクロック信号を用いるのが一般的であるが、それ以外の周波数のクロック信号であっても良い。ただし、電源スイッチがオンした後、実際の回路に電源の供給が開始されて回路内部の“Ｈ”を示す信号が正論理での論理値“１”を示す電位に到達するまで一定時間を要する。そのため、クロック信号ＣＬＫには数十ＭＨｚといった高速のクロック信号ではなく、ＫＨｚオーダーのある程度遅いクロック信号を供給することが望ましい。
【００３８】
また、半導体装置全体がスタンバイ状態のときに、常時電源オンとなる電源管理回路の消費電力を低減するために、クロック信号ＣＬＫの周波数はできる限り低い方が良く、さらにはクロック信号ＣＬＫの両エッジを使用することが望ましい。図３に示した例では、各フリップフロップ１１〜１４はクロック信号ＣＬＫの立ち上がりエッジに同期して動作するように示しているが、例えば、フリップフロップ１３の出力を受けるフリップフロップ１４をクロック信号ＣＬＫの立ち下がりエッジで動作させるようにして、クロック信号ＣＬＫの周期を必要な周期の倍（半分の周波数）にするようにしても良い（後述する各実施形態についても同様。）。
【００３９】
次に、第１の実施形態における電源制御回路１０の動作について説明する。
図４Ａ、図４Ｂ、及び図４Ｃは、第１の実施形態における電源制御回路１０の動作波形の一例を示す図である。図４Ａにはリセット状態の解除により、制御対象の電源ドメインに電源を供給する場合の動作波形を示しており、図４Ｂには電源オン／オフ制御信号ＰＷＲＣにより、制御対象の電源ドメインに電源を供給する場合の動作波形を示している。また、図４Ｃには電源オン／オフ制御信号ＰＷＲＣにより、制御対象の電源ドメインの電源を遮断する場合の動作波形を示している。
【００４０】
図４Ａにおいて、リセット信号ＸＲＳＴが“Ｌ”のとき、フリップフロップ１１、１２の出力（ＦＦ１／Ｑ、ＦＦ２／Ｑ）は“Ｈ”である。また、フリップフロップ１３、１４の出力（ＦＦ３／Ｑ、ＦＦ４／Ｑ）である制御信号ＰＳＷＣ、クランプ信号ＸＣＬは“Ｌ”である。このとき、電源投入イネーブル信号ＰＯＮ＿ＥＮ及び電源オン／オフ制御信号ＰＷＲＣはともに“Ｈ”とする。したがって、フリップフロップ１１、１２、１３の入力は“Ｈ”であり、フリップフロップ１４の入力は“Ｌ”である。
【００４１】
そして、リセット信号ＸＲＳＴが“Ｌ”から“Ｈ”に変化すると、変化後のクロック信号ＣＬＫの立ち上がりでフリップフロップ１３の出力（ＦＦ３／Ｑ）、すなわち制御信号ＰＳＷＣが“Ｌ”から“Ｈ”に変化する。これにより、制御対象の電源ドメインに電源を供給するための電源スイッチがオン状態となり、電源の供給が開始される。
【００４２】
また、フリップフロップ１３の出力（ＦＦ３／Ｑ）が“Ｈ”になることにより、フリップフロップ１４に入力されるＡＮＤ回路１７の出力が“Ｌ”から“Ｈ”に変化する。変化後のクロック信号ＣＬＫの立ち上がりでフリップフロップ１４の出力（ＦＦ４／Ｑ）、すなわちクランプ信号ＸＣＬ及びバリッド信号ＰＷＲＶが“Ｌ”から“Ｈ”に変化する。これにより、制御対象の電源ドメインからの出力信号のクランプ（マスク）が解除される。
【００４３】
また、図４Ｂに示すように電源オン／オフ制御信号ＰＷＲＣにより、制御対象の電源ドメインに電源を供給する場合には、電源オン／オフ制御信号ＰＷＲＣが“Ｌ”から“Ｈ”に変化する。それに伴い、変化後のクロック信号ＣＬＫの立ち上がりでフリップフロップ１１の出力（ＦＦ１／Ｑ）が“Ｈ”になる。これにより、続くクロック信号ＣＬＫの立ち上がりでフリップフロップ１３の出力（ＦＦ３／Ｑ）、すなわち制御信号ＰＳＷＣが“Ｌ”から“Ｈ”に変化し、制御対象の電源ドメインへの電源の供給が開始される。
【００４４】
フリップフロップ１３の出力（ＦＦ３／Ｑ）が“Ｈ”になることにより、フリップフロップ１４に入力されるＡＮＤ回路１７の出力が“Ｌ”から“Ｈ”に変化する。これにより、変化後のクロック信号ＣＬＫの立ち上がりでフリップフロップ１４の出力（ＦＦ４／Ｑ）、すなわちクランプ信号ＸＣＬ及びバリッド信号ＰＷＲＶが“Ｌ”から“Ｈ”に変化し、制御対象の電源ドメインからの出力信号のクランプ（マスク）が解除される。
【００４５】
このように、第１の実施形態における電源制御回路１０は、制御対象の電源ドメインへの電源供給を開始する場合、先に電源スイッチの制御信号ＰＳＷＣをアサートした後、クランプ信号ＣＬ，ＸＣＬをネゲートする。具体的には、電源制御回路１０は、制御信号ＰＳＷＣとして出力されるフリップフロップ１３の出力をフリップフロップ１４で叩いてからクランプ信号ＣＬ，ＸＣＬ及びバリッド信号ＰＷＲＶを生成する。これにより、制御対象の電源ドメインへの電源供給が開始された後、供給電圧が安定してから制御対象の電源ドメインからの出力信号のクランプが解除される。したがって、制御対象の電源ドメインからの出力信号を受ける他の電源ドメインの回路に不定値の信号が入力されることを確実に防止でき、回路が誤動作したり、意図しない貫通電流が流れたりするのを防止することができる。
【００４６】
また、第１の実施形態における電源制御回路１０では、フリップフロップ１１を介して入力された電源オン／オフ制御信号ＰＷＲＣが、フリップフロップ１２を介さずにフリップフロップ１３に伝播される経路を設けている。これにより、電源オン／オフ制御信号ＰＷＲＣが“Ｌ”から“Ｈ”に変化した場合に、速やかに制御信号ＰＳＷＣを“Ｌ”から“Ｈ”に変化させることが可能である。
【００４７】
また、図４Ｃに示すように電源オン／オフ制御信号ＰＷＲＣにより、制御対象の電源ドメインの電源を遮断する場合には、電源オン／オフ制御信号ＰＷＲＣが“Ｈ”から“Ｌ”に変化する。それに伴い、変化後のクロック信号ＣＬＫの立ち上がりでフリップフロップ１１の出力（ＦＦ１／Ｑ）が“Ｌ”になる。すなわち、フリップフロップ１２、１４の入力が“Ｈ”から“Ｌ”に変化する。
【００４８】
これにより、続くクロック信号ＣＬＫの立ち上がりでフリップフロップ１２の出力（ＦＦ２／Ｑ）、及びフリップフロップ１４の出力（ＦＦ４／Ｑ）であるクランプ信号ＸＣＬとバリッド信号ＰＷＲＶが“Ｈ”から“Ｌ”に変化する。したがって、制御対象の電源ドメインからの出力信号がクランプ（マスク）される。
【００４９】
また、フリップフロップ１２の出力（ＦＦ２／Ｑ）が“Ｌ”になることで、フリップフロップ１３の入力が“Ｈ”から“Ｌ”に変化する。そして、その変化後のクロック信号ＣＬＫの立ち上がりでフリップフロップ１３の出力（ＦＦ３／Ｑ）である制御信号ＰＳＷＣが“Ｈ”から“Ｌ”に変化し、制御対象の電源ドメインの電源が遮断される。
【００５０】
このように、第１の実施形態における電源制御回路１０は、制御対象の電源ドメインへの電源を遮断する場合、クランプ信号ＣＬ，ＸＣＬをアサートした後、電源スイッチの制御信号ＰＳＷＣをネゲートする。これにより、制御対象の電源ドメインからの出力信号をクランプ（マスク）した後に電源が遮断されるので、制御対象の電源ドメインからの出力信号を受ける他の電源ドメインの回路に不定値の信号が入力されることを確実に防止できる。
【００５１】
また、第１の実施形態における電源制御回路１０では、電源投入イネーブル信号ＰＯＮ＿ＥＮが“Ｌ”である、すなわち制御対象の電源ドメインへの電源投入を許可しない場合には、電源オン／オフ制御信号ＰＷＲＣが機能しない回路構成としている。すなわち、電源投入イネーブル信号ＰＯＮ＿ＥＮが“Ｌ”の場合には、制御対象の電源ドメインの電源をオンにするべく電源オン／オフ制御信号ＰＷＲＣを“Ｌ”から“Ｈ”にしても、ＡＮＤ回路１６によってその変化がマスクされる。
【００５２】
これにより、電源投入イネーブル信号ＰＯＮ＿ＥＮが“Ｌ”の場合には、電源スイッチの制御信号ＰＳＷＣがアサートされることはなく、制御対象の電源ドメインへの電源投入を抑止することができる。したがって、制御対象の電源ドメインに電源を投入してはいけない場合には、電源投入イネーブル信号ＰＯＮ＿ＥＮを“Ｌ”にしておくことで電源投入を確実に防止することができる。
【００５３】
なお、図３に示した例では、フリップフロップ１１、１２は、リセット信号ＸＲＳＴにより初期値“１”にプリセットされるようにしている。しかし、製品仕様によっては初期値“０”にリセットし、リセット解除時に制御対象の電源ドメインに電源を供給しないように制御することも可能である（後述する各実施形態についても同様。）。
【００５４】
図５は、第１の実施形態における電源管理回路１０６Ａの構成例を示す図である。図５には、図１に示した半導体装置１０１に対応する電源管理回路１０６Ａを一例として示している。
【００５５】
電源管理回路１０６Ａは、図３に示したように構成される電源制御回路１０−Ａ、１０−Ｂ、１０−Ｃ、１０−Ｄを有する。電源制御回路１０−Ａは、電源ドメインＡ１０２に対応するものであり、電源制御回路１０−Ｂは、電源ドメインＢ１０３に対応するものである。同様に、電源制御回路１０−Ｃ、１０−Ｄは、電源ドメインＣ１０４、Ｄ１０５にそれぞれ対応するものである。すなわち、電源管理回路１０６Ａは、電源ドメインＡ１０２〜Ｄ１０５の各々に、それぞれ１つの電源制御回路１０を割り当てて構成される。
【００５６】
電源制御回路１０−Ａには、電源ドメインＡに係るオン／オフ制御回路１０８−Ａの出力が電源オン／オフ制御信号ＰＷＲＣとして入力される。また、電源制御回路１０−Ｂには、電源ドメインＢに係るオン／オフ制御回路１０８−Ｂの出力が電源オン／オフ制御信号ＰＷＲＣとして入力される。同様に、電源制御回路１０−Ｃ、１０−Ｄには、各電源ドメインに係るオン／オフ制御回路１０８−Ｃ、１０８−Ｄの出力が電源オン／オフ制御信号ＰＷＲＣとして入力される。
【００５７】
各電源ドメインに係るオン／オフ制御回路１０８−Ａ〜１０８−Ｄは、例えばレジスタ等で構成される。なお、図５においては、オン／オフ制御回路１０８−Ａ〜１０８−Ｄを電源管理回路１０６Ａの外部に設けているが、電源管理回路１０６Ａの内部に設けるようにしても良い。
【００５８】
さらに、図５に示すように、半導体装置１０１における電源ドメインの包含関係（依存関係）に従って、各電源制御回路１０−Ａ〜１０−Ｄが接続される。すなわち、電源ドメインＡの内部にある電源ドメインＢ、Ｃに対応する電源制御回路１０−Ｂ、１０−Ｃには、電源制御回路１０−Ａから出力されるバリッド信号ＰＷＲＶ＿Ａが電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｂ、ＰＯＮ＿ＥＮ＿Ｃとして入力されるよう接続される。また、電源ドメインＣの内部にある電源ドメインＤに対応する電源制御回路１０−Ｄには、電源制御回路１０−Ｃから出力されるバリッド信号ＰＷＲＶ＿Ｃが電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｄとして入力されるよう接続される。
【００５９】
すなわち、包含している側の電源ドメインに対応する電源制御回路から出力されるバリッド信号ＰＷＲＶが、包含されている側の電源ドメインに対応する電源制御回路に電源投入イネーブル信号ＰＯＮ＿ＥＮとして入力されるよう各電源制御回路が接続される。
【００６０】
なお、電源ドメインＡに対応する電源制御回路１０−Ａの電源投入イネーブル信号ＰＯＮ＿ＥＮ入力は、“Ｈ”にクリップ（リセット解除時に電源投入許可）しておけば良い。また、電源ドメイン内部に他の電源ドメインを含まない電源ドメインＢ、Ｄに対応する電源制御回路１０−Ｂ、１０−Ｄのバリッド信号ＰＷＲＶ出力は使用しないので未接続（オープン）とすれば良い。
【００６１】
図５に示すように各電源制御回路１０−Ａ〜１０−Ｄを接続して電源管理回路１０６Ａを構成することで、包含している側の電源ドメインへの電源投入を行った後、包含されている側の電源ドメインへの電源供給を行うことができる。これにより、半導体装置内部の電源ドメインの包含関係に従って、電源ドメインへの電源供給を順に行うことができ、電源制御仕様に応じた電源管理回路を容易に設計することができる。
【００６２】
例えば、図６Ａに示すようにリセット解除時には、まず電源ドメインＡの電源スイッチの制御信号ＰＳＷＣ＿Ａがアサートされる。その後、電源ドメインＡのバリッド信号ＰＷＲＶ＿Ａ、すなわち電源ドメインＢ、Ｃの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｂ，ＰＯＮ＿ＥＮ＿Ｃがアサートされ、電源ドメインＢ、Ｃの電源スイッチの制御信号ＰＳＷＣ＿Ｂ，ＰＳＷＣ＿Ｃがアサートされる。続いて、電源ドメインＣのバリッド信号ＰＷＲＶ＿Ｃ、すなわち電源ドメインＤの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｄがアサートされ、電源ドメインＤの電源スイッチの制御信号ＰＳＷＣ＿Ｄがアサートされる。
【００６３】
また、図６Ｂに示すように電源ドメインＡは電源オンであるが、電源ドメインＢ，Ｃ、Ｄは電源オフである場合に、電源ドメインＤの電源オン／オフ制御信号ＰＷＲＣ＿Ｄが誤ってアサートされたとする。この場合には、電源ドメインＣは電源オフであるので、電源ドメインＣのバリッド信号ＰＷＲＶ＿Ｃ、すなわち電源ドメインＤの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｄがネゲートされている。したがって、誤って電源ドメインＤの電源オン／オフ制御信号ＰＷＲＣ＿Ｄがアサートされたとしても、電源ドメインＤに電源投入されることを防止することができ、誤った電源制御を確実に防止することができる。
【００６４】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
図７は、第２の実施形態における電源制御回路（ＰＧＣ）の構成例を示す回路図である。図７において、図３に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【００６５】
図７に示すように電源制御回路２０は、フリップフロップ１１、１２、１３、１４、ＯＲ回路１５、ＡＮＤ回路１６、１７、及びインバータ１９に加え、ＯＲ回路２１を有する。また、電源制御回路２０には、クロック信号ＣＬＫ、リセット信号ＸＲＳＴ、電源オン／オフ制御信号ＰＷＲＣ、及び電源投入イネーブル信号ＰＯＮ＿ＥＮに加え、電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳが入力される。
【００６６】
電源制御回路２０は、電源オン／オフ制御信号ＰＷＲＣと電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳとがＯＲ回路２１によって演算され、その演算結果がフリップフロップ１２、ＯＲ回路１５、及びＡＮＤ回路１７に入力される点が第１の実施形態と相違する。電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳは、対応する電源ドメインの電源遮断を禁止するか否かを示す信号であり、電源遮断を禁止する場合に“Ｈ”であり、電源遮断を禁止しない場合に“Ｌ”である。
【００６７】
つまり、第２の実施形態における電源制御回路２０では、電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳが“Ｈ”である、すなわち制御対象の電源ドメインの電源遮断を禁止する場合には、電源オン／オフ制御信号ＰＷＲＣが機能しない回路構成としている。制御対象の電源ドメインの電源がオン状態で、かつ電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳが“Ｈ”の場合には、電源を遮断するために電源オン／オフ制御信号ＰＷＲＣを“Ｈ”から“Ｌ”にしても、ＯＲ回路２１によってその変化がマスクされる。
【００６８】
これにより、電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳが“Ｈ”の場合には、電源オン／オフ制御信号ＰＷＲＣによって電源スイッチの制御信号ＰＳＷＣがネゲートされることはなく、制御対象の電源ドメインの電源が遮断されることを抑止することができる。したがって、制御対象の電源ドメインの電源を遮断してはいけない場合には、電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳを“Ｈ”にしておくことで、電源スイッチの制御信号ＰＳＷＣにより電源が遮断されるのを確実に防止することができる。
【００６９】
図８Ａ及び図８Ｂは、第２の実施形態における電源制御回路２０の動作波形の一例を示す図である。図８Ａには電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳが“Ｌ”の場合の動作波形を示しており、図８Ｂには電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳが“Ｈ”の場合の動作波形を示している。
【００７０】
図８Ａに示すように電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳが“Ｌ”の場合には、電源オン／オフ制御信号ＰＷＲＣが“Ｈ”から“Ｌ”に変化すると、図４Ｃに示した第１の実施形態における電源制御回路１０と同様に動作する。すなわち、フリップフロップ１４の出力（ＦＦ４／Ｑ）であるクランプ信号ＸＣＬとバリッド信号ＰＷＲＶが“Ｈ”から“Ｌ”に変化し、制御対象の電源ドメインからの出力信号がクランプ（マスク）される。その後、フリップフロップ１３の出力（ＦＦ３／Ｑ）である制御信号ＰＳＷＣが“Ｈ”から“Ｌ”に変化し、制御対象の電源ドメインの電源が遮断される。
【００７１】
一方、図８Ｂに示すように電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳが“Ｈ”の場合には、電源オン／オフ制御信号ＰＷＲＣが“Ｌ”に変化すると、変化後のクロック信号ＣＬＫの立ち上がりでフリップフロップ１１の出力（ＦＦ１／Ｑ）が“Ｌ”になる。しかし、電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳが“Ｈ”であるのでＯＲ回路２１の出力は変化せず、フリップフロップ１２〜１４の入力も変化しない。したがって、フリップフロップ１３の出力（ＦＦ３／Ｑ）である制御信号ＰＳＷＣや、フリップフロップ１４の出力（ＦＦ４／Ｑ）であるクランプ信号ＸＣＬ及びバリッド信号ＰＷＲＶは変化せず、制御対象の電源ドメインの電源は遮断されない。
【００７２】
なお、リセット解除や電源オン／オフ制御信号ＰＷＲＣにより、制御対象の電源ドメインに電源を供給する場合の動作は、第１の実施形態と同様である。
【００７３】
図９は、第２の実施形態における電源管理回路１０６Ｂの構成例を示す図である。図９には、図１に示した半導体装置１０１に対応する電源管理回路１０６Ｂを一例として示している。また、この図９において、図５に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【００７４】
電源管理回路１０６Ｂは、電源ドメインＡ１０２〜Ｄ１０５の各々に、それぞれ１つの電源制御回路２０を割り当てて構成され、図７に示したように構成される電源制御回路２０−Ａ、２０−Ｂ、２０−Ｃ、２０−Ｄを有する。電源制御回路２０−Ａ〜２０−Ｄは、電源ドメインＡ１０２〜Ｄ１０５にそれぞれ対応するものである。電源制御回路２０−Ａ〜２０−Ｄには、対応する各電源ドメインに係るオン／オフ制御回路１０８−Ａ〜１０８−Ｄの出力が電源オン／オフ制御信号ＰＷＲＣとして入力される。
【００７５】
また、第１の実施形態と同様に、電源管理回路１０６Ｂは、半導体装置１０１における電源ドメインの包含関係（依存関係）に従って、電源制御回路２０−Ａ〜２０−Ｄにおけるバリッド信号ＰＷＲＶ出力と電源投入イネーブル信号ＰＯＮ＿ＥＮ入力が接続される。
【００７６】
さらに、図９に示すように包含されている側の電源ドメインに対応する電源制御回路から出力されるバリッド信号ＰＷＲＶが、包含している側の電源ドメインに対応する電源制御回路に電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳとして入力されるよう接続される。このとき、電源ドメインに包含されている電源ドメインが複数ある場合には、包含されている各電源ドメインに係るバリッド信号ＰＷＲＶのＯＲ論理をとって包含している電源ドメインの電源制御回路に電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳとして入力する。
【００７７】
すなわち、図９に示す例では、電源ドメインＢ、Ｃに対応する電源制御回路２０−Ｂ、２０−Ｃから出力されるバリッド信号ＰＷＲＶ＿Ｂ、ＰＷＲＶ＿ＣがＯＲ回路２２に入力される。そして、ＯＲ回路２２の出力が、電源ドメインＢ、Ｃを包含している電源ドメインＡに対応する電源制御回路２０−Ａに、電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ａとして入力される。また、電源ドメインＤを包含している電源ドメインＣに対応する電源制御回路２０−Ｃには、電源制御回路２０−Ｄから出力されるバリッド信号ＰＷＲＶ＿Ｄが電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｃとして入力されるよう接続される。
【００７８】
図９に示すように各電源制御回路２０−Ａ〜２０−Ｄを接続して電源管理回路１０６Ｂを構成することで、包含している側の電源ドメインへの電源投入を行った後、包含されている側の電源ドメインへの電源供給を行うことができる。これにより、半導体装置内部の電源ドメインの包含関係に従って、電源ドメインへの電源供給を順に行うことができる。また、包含されている側の電源ドメインへの電源供給が行われているとき、包含している側の電源ドメインの電源が遮断されることを抑止でき、半導体装置内部の電源ドメインの包含関係に従って、電源ドメインの電源遮断を適切に制御することができる。したがって、半導体装置内部の電源ドメイン毎に割り当てた電源制御回路２０−Ａ〜２０−Ｄを電源ドメインの包含関係に従って接続するだけで、電源制御仕様に応じた電源管理回路を容易に設計することができる。
【００７９】
図１０Ａ及び図１０Ｂは、第２の実施形態における電源管理回路１０６Ｂの動作波形の一例を示す図である。
【００８０】
図１０Ａには、リセット解除時の動作波形を示している。リセット信号ＸＲＳＴがネゲートされる（リセット解除される）と、まず電源ドメインＡの電源スイッチの制御信号ＰＳＷＣ＿Ａがアサートされる。その後、電源ドメインＡのバリッド信号ＰＷＲＶ＿Ａ、すなわち電源ドメインＢ、Ｃの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｂ，ＰＯＮ＿ＥＮ＿Ｃがアサートされる。これにより、電源ドメインＢ、Ｃの電源スイッチの制御信号ＰＳＷＣ＿Ｂ，ＰＳＷＣ＿Ｃがアサートされる。
【００８１】
続いて、電源ドメインＣのバリッド信号ＰＷＲＶ＿Ｃ、すなわち電源ドメインＤの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｄがアサートされる。また、電源ドメインＢ、Ｃのバリッド信号ＰＷＲＶ＿Ｂ、ＰＷＲＶ＿Ｃがアサートされることにより、電源ドメインＡの電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ａがアサートされる。
【００８２】
そして、電源ドメインＤの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｄがアサートされた後、電源ドメインＤの電源スイッチの制御信号ＰＳＷＣ＿Ｄがアサートされる。続いて、電源ドメインＤのバリッド信号ＰＷＲＶ＿Ｄ、すなわち電源ドメインＣの電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｃがアサートされる。
【００８３】
また、図１０Ｂに示すように電源ドメインＡ〜Ｄが電源オンである場合に、電源ドメインＢ、Ｃの電源オン／オフ制御信号ＰＷＲＣ＿Ｂ、ＰＷＲＣ＿Ｃが誤ってネゲートされたとする。この場合には、電源ドメインＤのバリッド信号ＰＷＲＶ＿Ｄ、すなわち電源ドメインＣの電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｃはアサートされている。したがって、誤って電源ドメインＣの電源オン／オフ制御信号ＰＷＲＣ＿Ｃがネゲートされたとしても、電源ドメインＣの電源遮断を抑止することができ、誤った電源制御を確実に防止することができる。
【００８４】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
図１１は、第３の実施形態における電源制御回路（ＰＧＣ）の構成例を示す回路図である。図１１において、図７に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【００８５】
図１１に示すように電源制御回路３０は、フリップフロップ１１、１２、１３、３１、３２、ＯＲ回路１５、２１、ＡＮＤ回路１６、３３、３４、及びインバータ３５、３６を有する。また、電源制御回路３０には、クロック信号ＣＬＫ、リセット信号ＸＲＳＴ、電源オン／オフ制御信号ＰＷＲＣ、電源投入イネーブル信号ＰＯＮ＿ＥＮ、及び電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳが入力される。
【００８６】
ＡＮＤ回路３３には、ＯＲ回路２１の出力及びフリップフロップ１３の出力が入力され、その演算結果がフリップフロップ３１に出力される。フリップフロップ３１の出力は、負極性のクロック用クランプ信号ＸＣＬＣとして出力されるとともに、インバータ３５を介して正極性のクロック用クランプ信号ＣＬＣとして出力される。
【００８７】
また、ＡＮＤ回路３４には、ＯＲ回路２１の出力及びフリップフロップ３１の出力が入力され、その演算結果がフリップフロップ３２に出力される。フリップフロップ３２の出力は、負極性のデータ用クランプ信号ＸＣＬＤ、及びバリッド信号ＰＷＲＶとして出力されるとともに、インバータ３６を介して正極性のデータ用クランプ信号ＣＬＤとして出力される。
【００８８】
このように第３の実施形態における電源制御回路３０では、クロック用クランプ信号ＣＬＣ、ＸＣＬＣと、データ用クランプ信号ＣＬＤ、ＸＣＬＤを設けている。これは、制御対象の電源ドメイン内部に同期リセット回路がある場合に、電源ドメインが電源オフ状態から電源オン状態になる際に同期リセット回路を確実に初期化してから電源投入後の動作を開始できるようにするためである。すなわち、電源ドメインの電源がオン状態になった後、クランプ信号のネゲートと同時にリセット解除とクロック信号の供給開始を行うと、初期化されないレジスタが存在する可能性があり、その後の動作で誤動作が発生する場合があり得る。
【００８９】
それを確実に防止するために第３の実施形態における電源制御回路３０では、制御対象の電源ドメインへの電源供給を開始する場合には、クロック用クランプ信号ＣＬＣ、ＸＣＬＣがネゲートされた後に、データ用クランプ信号ＣＬＤ、ＸＣＬＤがネゲートされる。すなわち、先にクロック制御に係るクランプ信号を解除し、その後、リセットを含むデータ信号に係るクランプ信号を解除する。なお、制御対象の電源ドメインの電源を遮断する場合には、クロック用クランプ信号ＣＬＣ、ＸＣＬＣ及びデータ用クランプ信号ＣＬＤ、ＸＣＬＤは同じタイミングでアサートされる。
【００９０】
図１１に示す例では、バリッド信号ＰＷＲＶは、データ用クランプ信号ＸＣＬＤと同じタイミングで変化するような回路構成としているが、クロック用クランプ信号ＸＣＬＣと同じタイミングで変化するようにしても良い。また、データ用クランプ信号ＸＣＬＤをさらにフリップフロップで一段叩いた信号をバリッド信号ＰＷＲＶとして出力するようにしても良い。
【００９１】
第３の実施形態における電源制御回路３０を用いた電源管理回路は、図９に示した第２の実施形態における電源管理回路１０６Ｂと同様に複数の電源制御回路３０を接続することで同様に構成される。また、その動作も第２の実施形態と同様であるので説明は省略する。
【００９２】
以下に説明する第４〜第６の実施形態は、電源投入時の突入電流によるノイズを抑制するために、図１２に示すように電源ドメインに電源を供給する電源スイッチとして２系統の電源スイッチを設けた半導体装置に対応するものである。
【００９３】
図１２は、電源ドメインＢ１０３部分に着目して示した、電源ドメインＡ１０２に対して入出力する信号及び電源管理回路１０６からの制御信号に関する詳細説明図である。この図１２において、図２に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。なお、半導体装置１０１の全体構成は、各電源ドメインＡ〜Ｄに対して２系統の電源スイッチを設ける点が異なるだけで、図１に示した構成と同様である。
【００９４】
図１２に示した半導体装置は、各電源ドメインに対して駆動能力が低い（weakな）第１系統の電源スイッチＰＳＷ＿ＡＷ、ＰＳＷ＿ＢＷと、駆動能力が高い（strongな）第２系統の電源スイッチＰＳＷ＿ＡＳ、ＰＳＷ＿ＢＳとを有する。対応する電源ドメインに電源の供給を開始する場合には、まず第１系統の電源スイッチをオン状態にして緩やかに電源を供給した後、第２系統の電源スイッチをオン状態にして通常動作可能なような電源を供給する。これにより、電源投入時に瞬間的に流れる大電流（突入電流）による電源ノイズが発生することを抑制し、すでに動作している他の電源ドメインの回路に悪影響を及ぼすことを防止する。
【００９５】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。
図１３は、第４の実施形態における電源制御回路（ＰＧＣ）の構成例を示す回路図である。図１３において、図７に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【００９６】
図１３に示すように電源制御回路４０は、フリップフロップ１１、１２、１４、４１、４２、ＯＲ回路１５、２１、ＡＮＤ回路１７、４３、４４、及びインバータ１９を有する。また、電源制御回路４０には、クロック信号ＣＬＫ、リセット信号ＸＲＳＴ、電源オン／オフ制御信号ＰＷＲＣ、電源投入イネーブル信号ＰＯＮ＿ＥＮ、及び電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳが入力される。
【００９７】
ＡＮＤ回路４３には、ＯＲ回路１５の出力及び電源投入イネーブル信号ＰＯＮ＿ＥＮが入力され、その演算結果がフリップフロップ４１に出力される。フリップフロップ４１の出力は、駆動能力が低い（weakな）第１系統の電源スイッチの制御信号ＰＳＷＣＷとして出力される。
【００９８】
また、ＡＮＤ回路４４には、フリップフロップ１２の出力及びフリップフロップ４１の出力が入力され、その演算結果がフリップフロップ４２に出力される。フリップフロップ４２の出力は、駆動能力が高い（strongな）第２系統の電源スイッチの制御信号ＰＳＷＣＳとして出力される。
【００９９】
また、ＡＮＤ回路１７には、ＯＲ回路２１の出力及びフリップフロップ４２の出力が入力される。
【０１００】
図１３に示す第４の実施形態における電源制御回路４０では、対応する電源ドメインの電源供給を開始する場合には、先に第１系統の電源スイッチの制御信号ＰＳＷＣＷがアサートされ、その後第２系統の電源スイッチの制御信号ＰＳＷＣＳがアサートされる。なお、制御信号ＰＳＷＣＷがアサートされてから制御信号ＰＳＷＣＳがアサートされるまでの期間は、例えばクロック信号ＣＬＫの周期（周波数）により調整することが可能である。また、対応する電源ドメインの電源を遮断する場合には、第１系統の電源スイッチの制御信号ＰＳＷＣＷ及び第２系統の電源スイッチの制御信号ＰＳＷＣＳが同時にネゲートされる。第４の実施形態における電源制御回路４０の動作は、第２の実施形態での制御信号ＰＳＷＣに対応する、前述した制御信号ＰＳＷＣＷ及びＰＳＷＣＳについて異なるだけで、他は第２の実施形態と同様である。
【０１０１】
また、第４の実施形態における電源制御回路４０を用いた電源管理回路は、図９に示した第２の実施形態における電源管理回路１０６Ｂと同様に複数の電源制御回路４０を接続することで同様に構成される。また、その動作も第２の実施形態と同様であるので説明は省略する。
【０１０２】
第４の実施形態によれば、第２の実施形態と同様に、半導体装置内部の電源ドメイン毎に割り当てた電源制御回路４０を電源ドメインの包含関係に従って接続するだけで、電源制御仕様に応じた電源管理回路を容易に設計することができる。
【０１０３】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。
図１４は、第５の実施形態における電源制御回路（ＰＧＣ）の構成例を示す回路図である。図１４において、図１３に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【０１０４】
図１４に示すように電源制御回路５０は、フリップフロップ１１、１２、１４、４１、４２、ＯＲ回路１５、２１、５１、５２、ＡＮＤ回路１７、４３、４４、５３及びインバータ１９を有する。また、電源制御回路５０には、クロック信号ＣＬＫ、リセット信号ＸＲＳＴ、電源オン／オフ制御信号ＰＷＲＣ、電源投入イネーブル信号ＰＯＮ＿ＥＮ、及び電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳに加え、制御信号ＰＳＷＷＣが入力される。
【０１０５】
ＯＲ回路５１は、制御信号ＰＳＷＷＣ、及びインバータ１９を介したフリップフロップ１４の出力が入力され、その演算結果を出力する。制御信号ＰＳＷＷＣは、駆動能力が高い（strongな）第２系統の電源スイッチをオン状態にした後に、駆動能力が低い（weakな）第１系統の電源スイッチをオフ状態にするか否かを制御するためのものである。制御信号ＰＳＷＷＣは、第２系統の電源スイッチをオン状態にした後に、第１系統の電源スイッチをオフ状態にする場合には“Ｌ”とされ、第１系統の電源スイッチをオン状態に維持する場合には“Ｈ”とされる。なお、制御信号ＰＳＷＷＣは、電源制御回路５０の外部で“Ｈ”又は“Ｌ”にクリップするようにしても良いし、レジスタ等で制御するようにしても良い。
【０１０６】
ＡＮＤ回路５３には、ＡＮＤ回路４３の出力及びＯＲ回路５１の出力が入力され、その演算結果がフリップフロップ４１に出力される。また、ＯＲ回路５２には、ＡＮＤ回路４４の出力及びフリップフロップ１４の出力が入力され、その演算結果がフリップフロップ４２に出力される。
【０１０７】
図１４に示す第５の実施形態における電源制御回路５０では、対応する電源ドメインの電源供給を開始する場合には、先に第１系統の電源スイッチの制御信号ＰＳＷＣＷがアサートされ、その後第２系統の電源スイッチの制御信号ＰＳＷＣＳがアサートされる。なお、第４の実施形態と同様に制御信号ＰＳＷＣＷがアサートされてから制御信号ＰＳＷＣＳがアサートされるまでの期間は、例えばクロック信号ＣＬＫの周期（周波数）により調整することが可能である。
【０１０８】
また、電源制御回路５０では、制御信号ＰＳＷＷＣが“Ｌ”である場合には、第２系統の電源スイッチがオン状態となり、その後クランプ信号ＣＬがネゲートされると、フリップフロップ４１の入力が“Ｌ”になる。これにより、第１系統の電源スイッチの制御信号ＰＳＷＣＷがネゲートされ、第１系統の電源スイッチがオフ状態にされる。ここで、制御信号ＰＳＷＣＷが変化しても、ＯＲ回路５２によってマスクされるため、制御信号ＰＳＷＣＳはネゲートされない。なお、第２系統の電源スイッチがオン状態となった直後に第１系統の電源スイッチをオフ状態にしようとする場合には、ＯＲ回路５１、５２に対してフリップフロップ１４の出力にかえて、フリップフロップ４２の出力を入力するようにすれば良い。
【０１０９】
一方、制御信号ＰＳＷＷＣが“Ｈ”である場合には、第２系統の電源スイッチがオン状態となり、その後クランプ信号ＣＬがネゲートされても、ＯＲ回路５１によりマスクされ、フリップフロップ４１の入力は“Ｈ”を維持する。したがって、第１系統の電源スイッチの制御信号ＰＳＷＣＷは変化せず、第１系統の電源スイッチはオン状態を維持する。
【０１１０】
また、第５の実施形態における電源制御回路５０では、対応する電源ドメインの電源を遮断する場合には、第１系統の電源スイッチの制御信号ＰＳＷＣＷ及び第２系統の電源スイッチの制御信号ＰＳＷＣＳが同時にネゲートされる。
【０１１１】
なお、第５の実施形態における電源制御回路５０を用いた電源管理回路は、図９に示した第２の実施形態における電源管理回路１０６Ｂと同様に複数の電源制御回路５０を接続することで同様に構成される。また、その動作も第２の実施形態と同様であるので説明は省略する。
【０１１２】
第５の実施形態によれば、第２の実施形態と同様に、半導体装置内部の電源ドメイン毎に割り当てた電源制御回路５０を電源ドメインの包含関係に従って接続するだけで、電源制御仕様に応じた電源管理回路を容易に設計することができる。また、第２系統の電源スイッチをオン状態にした後に、第１系統の電源スイッチをオフ状態にするか否かを制御することができる。これにより、例えば図１２に示したＶＤＤ１電源とＶＤＤ２電源が異なる電源である場合には、第２系統の電源スイッチをオン状態にした後に第１系統の電源スイッチをオフ状態にすることで、ＶＤＤ２電源との接続を切断することができる。したがって、他の電源ドメインの電源投入時に発生し得る電源ノイズの影響をまったく受けることがない。
【０１１３】
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。
図１５は、第６の実施形態における電源制御回路（ＰＧＣ）の構成例を示す回路図である。図１５において、図１１及び図１４に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【０１１４】
第６の実施形態における電源制御回路６０は、第１〜第５の実施形態における電源制御回路の構成を統合したものである。制御信号ＰＳＷＣＷ、ＰＳＷＣＳ、クランプ信号ＣＬＣ、ＸＣＬＣ、ＣＬＤ、ＸＣＬＤ、及びバリッド信号ＰＷＲＶの各信号の生成は、前述した第３の実施形態や第５の実施形態と同様である。また、第６の実施形態における電源制御回路６０を用いた電源管理回路は、図９に示した第２の実施形態における電源管理回路１０６Ｂと同様に複数の電源制御回路６０を接続することで同様に構成され、その動作も第２の実施形態と同様である。
【０１１５】
第６の実施形態によれば、第２の実施形態と同様に、半導体装置内部の電源ドメイン毎に割り当てた電源制御回路４０を電源ドメインの包含関係に従って接続するだけで、電源制御仕様に応じた電源管理回路を容易に設計することができる。
【０１１６】
なお、信号変化時間（例えば、ＰＳＷＣＷ→ＰＳＷＣＳ→ＣＬＣ（ＸＣＬＣ）→ＣＬＤ（ＸＣＬＤ）の順でアサートされる時間間隔）の調整用の図１６に示すようなカウンタ回路をフリップフロップ１２、４１、４２、３１、３２毎に設けるようにしても良い。そして、図１５に破線で示すようにフリップフロップ１２、４１、４２、３１、３２のイネーブル信号ＥＮ２、ＥＮ３Ａ、ＥＮ３Ｂ、ＥＮ４Ａ、ＥＮ４Ｂとして対応するカウンタ回路の出力を供給するようにしても良い。
【０１１７】
これにより、制御信号ＰＳＷＣＷ、ＰＳＷＣＳや、クランプ信号ＣＬＣ、ＸＣＬＣ、ＣＬＤ、ＸＣＬＤに係る時間間隔を、より柔軟に調整することができる。例えば、大きい電源ドメインでは充電に時間を要するので、制御信号ＰＳＷＣＷがアサートされてから制御時間ＰＳＷＣＳがアサートされるまでの時間間隔を長くするような制御を行うことが可能になる。なお、図１６に示すカウンタ回路のカウント値に係る制御は、カウンタ回路に端子としてＩＮＴＶＣ［＊］といった信号を入力できるようにし、外部からのレジスタ制御やその端子のクリップ処理などにより制御することも可能である。
【０１１８】
ここで、前述した各実施形態においては、例えば階層レベルが同じ電源ドメインに電源投入される場合等、複数の電源ドメインに対する電源投入や電源遮断が同じタイミングで行われることがある。同じタイミングで電源がオン／オフされる電源ドメインの物理容量があまり大きくなく発生する電源ノイズが小さいならば、他の電源ドメインに対する影響は小さい。しかし、同じタイミングで電源がオン／オフされる電源ドメインの物理容量が大きい場合には、発生する電源ノイズが増幅されて大きくなるおそれがあり、他の電源ドメインに対して誤動作を引き起こす可能性がある。以下に説明する第７及び第８の実施形態は、前述のような電源ノイズを抑制するために、複数の電源ドメインの電源が同じタイミングでオン／オフされることを防止するものである。
【０１１９】
（第７の実施形態）
次に、本発明の第７の実施形態について説明する。
図１７は、第７の実施形態における電源制御回路（ＰＧＣ）の構成例を示す回路図である。図１７において、図３に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【０１２０】
図１７に示すように電源制御回路７０は、フリップフロップ１１、１２、１３、１４、ＯＲ回路１５、７２、ＡＮＤ回路１６、１７、７１、及びインバータ１８、１９を有する。また、電源制御回路７０には、クロック信号ＣＬＫ、リセット信号ＸＲＳＴ、電源オン／オフ制御信号ＰＷＲＣ、電源投入イネーブル信号ＰＯＮ＿ＥＮ、及び電源投入イネーブル信号の通過許可信号ＰＯＮ＿ＴＨが入力される。
【０１２１】
ＡＮＤ回路７１には、電源投入イネーブル信号ＰＯＮ＿ＥＮ及び電源投入イネーブル信号の通過許可信号ＰＯＮ＿ＴＨが入力されるとともに、電源オン／オフ制御信号ＰＷＲＣが反転入力される。また、ＯＲ回路７２には、フリップフロップ１４の出力及びＡＮＤ回路７１の出力が入力され、その演算結果がバリッド信号ＰＷＲＶとして出力される。
【０１２２】
通過許可信号ＰＯＮ＿ＴＨが“Ｌ”の場合には、電源投入イネーブル信号ＰＯＮ＿ＥＮ及び電源オン／オフ制御信号ＰＷＲＣにかかわらず、ＡＮＤ回路７１の出力は“Ｌ”となる。したがって、フリップフロップ１４の出力がバリッド信号ＰＷＲＶとして出力されることとなる。
【０１２３】
一方、通過許可信号ＰＯＮ＿ＴＨが“Ｈ”の場合には、電源オン／オフ制御信号ＰＷＲＣが“Ｈ”（電源オン）であれば、ＡＮＤ回路７１の出力は“Ｌ”となる。したがって、フリップフロップ１４の出力がバリッド信号ＰＷＲＶとして出力されることとなる。
【０１２４】
また、通過許可信号ＰＯＮ＿ＴＨが“Ｈ”の場合には、電源オン／オフ制御信号ＰＷＲＣが“Ｌ”（電源オフ）であれば、ＡＮＤ回路７１の出力は電源投入イネーブル信号ＰＯＮ＿ＥＮに応じて変化する。なお、電源オン／オフ制御信号ＰＷＲＣが“Ｌ”であるので、フリップフロップ１４の出力は“Ｌ”である。したがって、通過許可信号ＰＯＮ＿ＴＨが“Ｈ”、かつ電源オン／オフ制御信号ＰＷＲＣが“Ｌ”の場合には、ＡＮＤ回路７１の出力、すなわち電源投入イネーブル信号ＰＯＮ＿ＥＮがバリッド信号ＰＷＲＶとして出力されることとなる。
【０１２５】
つまり、電源制御回路７０は、通過許可信号ＰＯＮ＿ＴＨが“Ｌ”の場合には、第１の実施形態における電源制御回路１０と同様にして、制御対象の電源ドメインに対する電源供給及び電源遮断に応じたバリッド信号ＰＷＲＶを出力する。また、電源制御回路７０は、通過許可信号ＰＯＮ＿ＴＨが“Ｈ”の場合には、制御対象の電源ドメインに対する電源供給が行われなくとも（電源遮断でも）、入力される電源投入イネーブル信号ＰＯＮ＿ＥＮに応じてバリッド信号ＰＷＲＶを出力する。なお、通過許可信号ＰＯＮ＿ＴＨが“Ｈ”の場合に、制御対象の電源ドメインに対する電源供給が行われる場合には、第１の実施形態における電源制御回路１０と同様にしてバリッド信号ＰＷＲＶが出力される。
【０１２６】
図１８は、第７の実施形態における電源管理回路１０６Ｃの構成例を示す図である。図１８には、図１に示した半導体装置１０１に対応する電源管理回路１０６Ｃを一例として示している。また、この図１８において、図５に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【０１２７】
電源管理回路１０６Ｃは、電源ドメインＡ１０２〜Ｄ１０５の各々に、それぞれ１つの電源制御回路７０を割り当てて構成され、図１８に示したように構成される電源制御回路７０−Ａ、７０−Ｂ、７０−Ｃ、７０−Ｄを有する。電源制御回路７０−Ａ〜７０−Ｄは、電源ドメインＡ１０２〜Ｄ１０５にそれぞれ対応するものである。電源制御回路７０−Ａ〜７０−Ｄには、対応する各電源ドメインに係るオン／オフ制御回路１０８−Ａ〜１０８−Ｄの出力が電源オン／オフ制御信号ＰＷＲＣとして入力される。
【０１２８】
電源制御回路７０−Ａ〜７０−Ｄは、半導体装置１０１における電源ドメインの包含関係（依存関係）に従って接続される。電源ドメインＡに対応する電源制御回路７０−Ａの電源投入イネーブル信号ＰＯＮ＿ＥＮ入力は、“Ｈ”にクリップされている。
【０１２９】
電源ドメインＡの内部にある（電源ドメインＡに包含されている）電源ドメインＢ、Ｃに対応する電源制御回路７０−Ｂ、７０−Ｃのうち、電源ドメインＢに対応する電源制御回路７０−Ｂには、電源制御回路７０−Ａから出力されるバリッド信号ＰＷＲＶ＿Ａが電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｂとして入力されるよう接続される。また、電源ドメインＢに対応する電源制御回路７０−Ｂの通過許可信号ＰＯＮ＿ＴＨ入力は、“Ｈ”にクリップされている。また、電源ドメインＣに対応する電源制御回路７０−Ｃには、電源制御回路７０−Ｂから出力されるバリッド信号ＰＷＲＶ＿Ｂが電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｃとして入力されるよう接続される。
【０１３０】
電源ドメインＣの内部にある（電源ドメインＣに包含されている）電源ドメインＤに対応する電源制御回路７０−Ｄには、電源制御回路７０−Ｃから出力されるバリッド信号ＰＷＲＶ＿Ｃが電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｄとして入力されるよう接続される。なお、電源制御回路７０−Ａ、７０−Ｃ、７０−Ｄの通過許可信号ＰＯＮ＿ＴＨ入力は、“Ｌ”にクリップされている。
【０１３１】
以上のように、本実施形態では、半導体装置１０１における電源ドメインの包含関係に応じて電源管理回路内の電源制御回路がシーケンシャルな接続（縦続接続）となるように、各電源制御回路のバリッド信号ＰＷＲＶ出力及び電源投入イネーブル信号ＰＯＮ＿ＥＮが接続される。
【０１３２】
図１８に示すように各電源制御回路７０−Ａ〜７０−Ｄを接続して電源管理回路１０６Ｃを構成することで、それぞれの電源投入イネーブル信号ＰＯＮ＿ＥＮ入力及び電源オン／オフ制御信号ＰＷＲＣ入力に応じ、異なるタイミングで電源ドメインＡ→Ｂ→Ｃ→Ｄの順に電源供給が適宜行われる。
【０１３３】
例えば、図１９（ａ）に示すように、すべての電源オン／オフ制御信号ＰＷＲＣ＿Ａ、ＰＷＲＣ＿Ｂ、ＰＷＲＣ＿Ｃ、ＰＷＲＣ＿Ｄが“Ｈ”である場合には、まず電源ドメインＡの電源スイッチの制御信号ＰＳＷＣ＿Ａがアサートされる。その後、電源ドメインＡのバリッド信号ＰＷＲＶ＿Ａ、すなわち電源ドメインＢの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｂがアサートされ、電源ドメインＢの電源スイッチの制御信号ＰＳＷＣ＿Ｂがアサートされる。その後、電源ドメインＢのバリッド信号ＰＷＲＶ＿Ｂ、すなわち電源ドメインＣの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｃがアサートされ、電源ドメインＣの電源スイッチの制御信号ＰＳＷＣ＿Ｃがアサートされる。続いて、電源ドメインＣのバリッド信号ＰＷＲＶ＿Ｃ、すなわち電源ドメインＤの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｄがアサートされ、電源ドメインＤの電源スイッチの制御信号ＰＳＷＣ＿Ｄがアサートされる。
【０１３４】
また、図１９（ｂ）に示すように、電源オン／オフ制御信号ＰＷＲＣ＿Ａ、ＰＷＲＣ＿Ｃ、ＰＷＲＣ＿Ｄが“Ｈ”であり、電源オン／オフ制御信号ＰＷＲＣ＿Ｂが“Ｌ”である場合には、まず電源ドメインＡの電源スイッチの制御信号ＰＳＷＣ＿Ａがアサートされる。その後、電源ドメインＡのバリッド信号ＰＷＲＶ＿Ａ、すなわち電源ドメインＢの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｂがアサートされる。このとき、電源オン／オフ制御信号ＰＷＲＣ＿Ｂが“Ｌ”かつ電源制御回路７０−Ｂの通過許可信号ＰＯＮ＿ＴＨ入力が“Ｈ”であるので、電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｂが通過し、電源ドメインＢのバリッド信号ＰＷＲＶ＿Ｂ、すなわち電源ドメインＣの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｃが直ちにアサートされる。これにより、電源ドメインＣの電源スイッチの制御信号ＰＳＷＣ＿Ｃがアサートされる。続いて、電源ドメインＣのバリッド信号ＰＷＲＶ＿Ｃ、すなわち電源ドメインＤの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｄがアサートされ、電源ドメインＤの電源スイッチの制御信号ＰＳＷＣ＿Ｄがアサートされる。
【０１３５】
図２０は、第７の実施形態における電源管理回路１０６Ｄの構成例を示す図である。図２０において、図５に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【０１３６】
図２０に示す電源管理回路１０６Ｄは、電源ドメインＡ〜Ｅに係る電源制御を行うものであり、それぞれの電源ドメインに１つの電源制御回路７０を割り当てて構成される。なお、電源ドメインＣが電源ドメインＤを包含し、電源ドメインＡが電源ドメインＢ、電源ドメインＣ（電源ドメインＤを含む。）、及び電源ドメインＥを包含しているものとする。
【０１３７】
電源管理回路１０６Ｄは、電源ドメインＡ〜Ｅにそれぞれ対応する電源制御回路７０−Ａ、７０−Ｂ、７０−Ｃ、７０−Ｄ、７０−Ｅを有する。電源制御回路７０−Ａ〜７０−Ｅには、対応する各電源ドメインに係るオン／オフ制御回路１０８−Ａ〜１０８−Ｅの出力が電源オン／オフ制御信号ＰＷＲＣとして入力される。なお、電源制御回路７０−Ｄには、オン／オフ制御回路１０８−Ｃ及び１０８−Ｄの出力が入力されるＡＮＤ回路７４の出力が、電源オン／オフ制御信号ＰＷＲＣとして入力される。
【０１３８】
電源ドメインＡに対応する電源制御回路７０−Ａの電源投入イネーブル信号ＰＯＮ＿ＥＮ入力は、“Ｈ”にクリップされている。電源ドメインＢに対応する電源制御回路７０−Ｂには、電源制御回路７０−Ａから出力されるバリッド信号ＰＷＲＶ＿Ａが電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｂとして入力されるよう接続されるとともに、通過許可信号ＰＯＮ＿ＴＨ入力が“Ｈ”にクリップされている。また、電源ドメインＣに対応する電源制御回路７０−Ｃには、電源制御回路７０−Ｂから出力されるバリッド信号ＰＷＲＶ＿Ｂが電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｃとして入力されるよう接続されるとともに、通過許可信号ＰＯＮ＿ＴＨ入力が“Ｈ”にクリップされている。
【０１３９】
電源ドメインＤに対応する電源制御回路７０−Ｄには、電源制御回路７０−Ｃから出力されるバリッド信号ＰＷＲＶ＿Ｃが電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｄとして入力されるよう接続されるとともに、通過許可信号ＰＯＮ＿ＴＨ入力が“Ｈ”にクリップされている。また、電源制御回路７０−Ｅには、電源制御回路７０−Ｄから出力されるバリッド信号ＰＷＲＶ＿Ｄが電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｅとして入力されるよう接続される。なお、電源制御回路７０−Ａ、７０−Ｅの通過許可信号ＰＯＮ＿ＴＨ入力は、“Ｌ”にクリップされている。
【０１４０】
図２０に示すように各電源制御回路７０−Ａ〜７０−Ｅを接続して電源管理回路１０６Ｄを構成することで、それぞれの電源投入イネーブル信号ＰＯＮ＿ＥＮ入力及び電源オン／オフ制御信号ＰＷＲＣ入力に応じ、異なるタイミングで電源ドメインＡ→Ｂ→Ｃ→Ｄ→Ｅの順に電源供給が適宜行われる。
【０１４１】
例えば、図２１に示すように、電源オン／オフ制御信号ＰＷＲＣ＿Ａ、ＰＷＲＣ＿Ｃ、ＰＷＲＣ＿Ｅが“Ｈ”であり、電源オン／オフ制御信号ＰＷＲＣ＿Ｂ、ＰＷＲＣ＿Ｄが“Ｌ”である場合には、まず電源ドメインＡの電源スイッチの制御信号ＰＳＷＣ＿Ａがアサートされる。
【０１４２】
その後、電源ドメインＡのバリッド信号ＰＷＲＶ＿Ａ、すなわち電源ドメインＢの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｂがアサートされる。このとき、電源オン／オフ制御信号ＰＷＲＣ＿Ｂが“Ｌ”かつ電源制御回路７０−Ｂの通過許可信号ＰＯＮ＿ＴＨ入力が“Ｈ”であるので、電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｂが通過し、電源ドメインＢのバリッド信号ＰＷＲＶ＿Ｂ、すなわち電源ドメインＣの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｃが直ちにアサートされる。これにより、電源ドメインＣの電源スイッチの制御信号ＰＳＷＣ＿Ｃがアサートされる。
【０１４３】
その後、電源ドメインＣのバリッド信号ＰＷＲＶ＿Ｃ、すなわち電源ドメインＤの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｄがアサートされるが、電源オン／オフ制御信号ＰＷＲＣ＿Ｄが“Ｌ”かつ電源制御回路７０−Ｄの通過許可信号ＰＯＮ＿ＴＨ入力が“Ｈ”である。したがって、電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｄが通過し、電源ドメインＤのバリッド信号ＰＷＲＶ＿Ｄ、すなわち電源ドメインＥの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｅが直ちにアサートされる。これにより、電源ドメインＥの電源スイッチの制御信号ＰＳＷＣ＿Ｅがアサートされ、その後、電源ドメインＥのバリッド信号ＰＷＲＶ＿Ｅがアサートされる。
【０１４４】
図２２は、第７の実施形態における電源管理回路１０６Ｅの構成例を示す図である。図２２において、図５及び図２０に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。なお、電源ドメインＣが電源ドメインＤを包含し、電源ドメインＡが電源ドメインＢ、電源ドメインＣ（電源ドメインＤを含む。）、及び電源ドメインＥを包含しているものとする。
【０１４５】
電源ドメインＡに対応する電源制御回路７０−Ａの電源投入イネーブル信号ＰＯＮ＿ＥＮ入力は、“Ｈ”にクリップされている。電源ドメインＢに対応する電源制御回路７０−Ｂには、電源制御回路７０−Ａから出力されるバリッド信号ＰＷＲＶ＿Ａが電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｂとして入力されるよう接続されるとともに、通過許可信号ＰＯＮ＿ＴＨ入力が“Ｈ”にクリップされている。また、電源ドメインＥに対応する電源制御回路７０−Ｅには、電源制御回路７０−Ｂから出力されるバリッド信号ＰＷＲＶ＿Ｂが電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｅとして入力されるよう接続されるとともに、通過許可信号ＰＯＮ＿ＴＨ入力が“Ｈ”にクリップされている。
【０１４６】
電源ドメインＣに対応する電源制御回路７０−Ｃには、電源制御回路７０−Ｅから出力されるバリッド信号ＰＷＲＶ＿Ｅが電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｃとして入力されるよう接続される。また、電源制御回路７０−Ｄには、電源制御回路７０−Ｃから出力されるバリッド信号ＰＷＲＶ＿Ｃが電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｄとして入力されるよう接続される。なお、電源制御回路７０−Ａ、７０−Ｃ、７０−Ｄの通過許可信号ＰＯＮ＿ＴＨ入力は、“Ｌ”にクリップされている。
【０１４７】
図２２に示すように各電源制御回路７０−Ａ〜７０−Ｅを接続して電源管理回路１０６Ｅを構成することで、それぞれの電源投入イネーブル信号ＰＯＮ＿ＥＮ入力及び電源オン／オフ制御信号ＰＷＲＣ入力に応じ、異なるタイミングで電源ドメインＡ→Ｂ→Ｅ→Ｃ→Ｄの順に電源供給が適宜行われる。
【０１４８】
例えば、図２３に示すように、電源オン／オフ制御信号ＰＷＲＣ＿Ａ、ＰＷＲＣ＿Ｃ、ＰＷＲＣ＿Ｅが“Ｈ”であり、電源オン／オフ制御信号ＰＷＲＣ＿Ｂ、ＰＷＲＣ＿Ｄが“Ｌ”である場合には、まず電源ドメインＡの電源スイッチの制御信号ＰＳＷＣ＿Ａがアサートされる。
【０１４９】
その後、電源ドメインＡのバリッド信号ＰＷＲＶ＿Ａ、すなわち電源ドメインＢの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｂがアサートされるが、電源オン／オフ制御信号ＰＷＲＣ＿Ｂが“Ｌ”かつ電源制御回路７０−Ｂの通過許可信号ＰＯＮ＿ＴＨ入力が“Ｈ”である。したがって、電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｂが通過し、電源ドメインＢのバリッド信号ＰＷＲＶ＿Ｂ、すなわち電源ドメインＥの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｅが直ちにアサートされる。これにより、電源ドメインＥの電源スイッチの制御信号ＰＳＷＣ＿Ｅがアサートされる。
【０１５０】
その後、電源ドメインＥのバリッド信号ＰＷＲＶ＿Ｅ、すなわち電源ドメインＣの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｃがアサートされ、電源ドメインＣの電源スイッチの制御信号ＰＳＷＣ＿Ｃがアサートされる。続いて、電源ドメインＣのバリッド信号ＰＷＲＶ＿Ｃ、すなわち電源ドメインＤの電源投入イネーブル信号ＰＯＮ＿ＥＮ＿Ｄがアサートされる。
【０１５１】
本実施形態によれば、あるタイミングでは１つの電源ドメインに対してのみ電源投入動作が行われるようにして、同じタイミングで複数の電源ドメインに電源投入されることを防止することができる。これにより、半導体装置の電源制御仕様に応じた電源管理回路を容易に設計することができるとともに、半導体装置にて電源投入により発生する電源ノイズを抑制することができる。
【０１５２】
（第８の実施形態）
次に、本発明の第８の実施形態について説明する。
図２４は、第８の実施形態における電源制御回路（ＰＧＣ）の構成例を示す回路図である。図２４において、図７及び図１７に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【０１５３】
図２４に示すように電源制御回路８０は、フリップフロップ１１、１２、１３、１４、ＯＲ回路１５、２１、８１、ＡＮＤ回路１６、１７、７１、及びインバータ１９を有する。また、電源制御回路８０には、クロック信号ＣＬＫ、リセット信号ＸＲＳＴ、電源オン／オフ制御信号ＰＷＲＣ、電源投入イネーブル信号ＰＯＮ＿ＥＮ、電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ、及び電源投入イネーブル信号の通過許可信号ＰＯＮ＿ＴＨが入力される。
【０１５４】
ＯＲ回路８１には、フリップフロップ１４の出力及びＡＮＤ回路７１の出力が入力され、その演算結果がバリッド信号ＰＷＲＶ１として出力される。このバリッド信号ＰＷＲＶ１は、図１７に示したバリッド信号ＰＷＲＶに対応する。また、電源制御回路８０は、フリップフロップ１４の出力をバリッド信号ＰＷＲＶ０として出力する。
【０１５５】
第８の実施形態における電源制御回路８０は、前述した電源制御回路１０や２０と同様にして、制御対象の電源ドメインに対する電源供給及び電源遮断に応じたバリッド信号ＰＷＲＶ０を出力する。また、電源制御回路８０は、前述した電源制御回路７０と同様にして、バリッド信号ＰＷＲＶ１を出力する。つまり、電源制御回路８０は、通過許可信号ＰＯＮ＿ＴＨが“Ｌ”の場合には、制御対象の電源ドメインに対する電源供給及び電源遮断に応じたバリッド信号ＰＷＲＶ１を出力し、通過許可信号ＰＯＮ＿ＴＨが“Ｈ”の場合には、制御対象の電源ドメインに対する電源供給が行われなければ、入力される電源投入イネーブル信号ＰＯＮ＿ＥＮに応じてバリッド信号ＰＷＲＶ１を出力する。
【０１５６】
図２５は、第８の実施形態における電源管理回路１０６Ｆの構成例を示す図である。図２５には、図１に示した半導体装置１０１に対応する電源管理回路１０６Ｆを一例として示している。また、この図２５において、図５及び図１８に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【０１５７】
電源管理回路１０６Ｆは、電源ドメインＡ１０２〜Ｄ１０５の各々に、それぞれ１つの電源制御回路８０を割り当てて構成され、図２５に示したように構成される電源制御回路８０−Ａ、８０−Ｂ、８０−Ｃ、８０−Ｄを有する。電源制御回路８０−Ａ〜８０−Ｄは、電源ドメインＡ１０２〜Ｄ１０５にそれぞれ対応するものである。電源制御回路８０−Ａ〜８０−Ｄには、対応する各電源ドメインに係るオン／オフ制御回路１０８−Ａ〜１０８−Ｄの出力が電源オン／オフ制御信号ＰＷＲＣとして入力される。
【０１５８】
また、図１８に示した第７の実施形態と同様に、電源制御回路８０−Ａ〜８０−Ｄは、半導体装置１０１における電源ドメインの包含関係（依存関係）に応じて、バリッド信号ＰＷＲＶ１出力と電源投入イネーブル信号ＰＯＮ＿ＥＮ入力が接続される。
【０１５９】
さらに、図２５に示すように半導体装置１０１における電源ドメインの包含関係（依存関係）に応じて、バリッド信号ＰＷＲＶ０出力と電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ入力が接続される。
【０１６０】
図２５に示す例では、電源ドメインＢ、Ｃに対応する電源制御回路８０−Ｂ、８０−Ｃから出力されるバリッド信号ＰＷＲＶ０＿Ｂ、ＰＷＲＶ０＿ＣがＯＲ回路８２Ａに入力される。ＯＲ回路８２Ａの出力が、電源ドメインＡに対応する電源制御回路８０−Ａに、電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ａとして入力される。また、電源ドメインＣに対応する電源制御回路８０−Ｃには、電源ドメインＤに対応する電源制御回路８０−Ｄから出力されるバリッド信号ＰＷＲＶ０＿Ｄが電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｃとして入力されるよう接続される。
【０１６１】
また、ＡＮＤ回路８３には、電源制御回路８０−Ｃから出力されるバリッド信号ＰＷＲＶ０＿Ｃが入力されるとともに、電源オン／オフ制御信号ＰＷＲＣ＿Ｃが反転入力される。同様に、ＡＮＤ回路８４には、電源制御回路８０−Ｄから出力されるバリッド信号ＰＷＲＶ０＿Ｄが入力されるとともに、電源オン／オフ制御信号ＰＷＲＣ＿Ｄが反転入力される。ＯＲ回路８５Ａには、ＡＮＤ回路８３の出力及びＡＮＤ回路８４の出力が入力され、その演算結果が電源制御回路７０−Ｂに電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｂとして入力される。
【０１６２】
図２５に示すように各電源制御回路８０−Ａ〜８０−Ｄを接続して電源管理回路１０６Ｆを構成することで、それぞれの電源投入イネーブル信号ＰＯＮ＿ＥＮ入力及び電源オン／オフ制御信号ＰＷＲＣ入力に応じ、異なるタイミングで電源ドメインＡ→Ｂ→Ｃ→Ｄの順に電源供給が適宜行われる。また、それぞれの電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ入力及び電源オン／オフ制御信号ＰＷＲＣ入力に応じ、異なるタイミングで電源ドメインＤ→Ｃ→Ｂ→Ａの順に電源遮断が適宜行われる。
【０１６３】
例えば、図２６に示すように、すべての電源オン／オフ制御信号ＰＷＲＣ＿Ａ、ＰＷＲＣ＿Ｂ、ＰＷＲＣ＿Ｃ、ＰＷＲＣ＿Ｄが“Ｈ”から“Ｌ”に変化した場合には、まず電源ドメインＤのバリッド信号ＰＷＲＶ０＿Ｄ、すなわち電源ドメインＣの電源投入ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｃがネゲートされる。その後、電源ドメインＤの電源スイッチの制御信号ＰＳＷＣ＿Ｄがネゲートされるとともに、電源ドメインＣのバリッド信号ＰＷＲＶ０＿Ｃがネゲートされることで電源ドメインＢの電源投入ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｂがネゲートされる。その後、電源ドメインＣの電源スイッチの制御信号ＰＳＷＣ＿Ｃがネゲートされるとともに、電源ドメインＢのバリッド信号ＰＷＲＶ０＿Ｂがネゲートされ電源ドメインＡの電源投入ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ａがネゲートされる。続いて、電源ドメインＢの電源スイッチの制御信号ＰＳＷＣ＿Ｂがネゲートされ、その後、電源ドメインＡの電源スイッチの制御信号ＰＳＷＣ＿Ａがネゲートされる。
【０１６４】
図２７は、第８の実施形態における電源管理回路１０６Ｇの構成例を示す図である。図２７において、図５、図１８、及び図２５に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【０１６５】
図２７に示す電源管理回路１０６Ｇは、電源ドメインＡ〜Ｅに係る電源制御を行うものであり、それぞれの電源ドメインに１つの電源制御回路８０を割り当てて構成される。なお、電源ドメインＣが電源ドメインＤを包含し、電源ドメインＡが電源ドメインＢ、電源ドメインＣ（電源ドメインＤを含む。）、及び電源ドメインＥを包含しているものとする。
【０１６６】
電源管理回路１０６Ｇは、電源ドメインＡ〜Ｅにそれぞれ対応する電源制御回路８０−Ａ、８０−Ｂ、８０−Ｃ、８０−Ｄ、８０−Ｅを有する。電源制御回路８０−Ａ〜８０−Ｅには、対応する各電源ドメインに係るオン／オフ制御回路１０８−Ａ〜１０８−Ｅの出力が電源オン／オフ制御信号ＰＷＲＣとして入力される。なお、電源制御回路８０−Ｄには、オン／オフ制御回路１０８−Ｃ及び１０８−Ｄの出力が入力されるＡＮＤ回路８９の出力が、電源オン／オフ制御信号ＰＷＲＣとして入力される。各電源制御回路８０−Ａ〜８０−Ｅにおける電源投入イネーブル信号ＰＯＮ＿ＥＮ入力とバリッド信号ＰＷＲＶ１出力とは、図２０に示した各電源制御回路８０−Ａ〜８０−Ｅでの電源投入イネーブル信号ＰＯＮ＿ＥＮ入力とバリッド信号ＰＷＲＶ出力と同様に接続される。
【０１６７】
ＯＲ回路８２Ｂには、電源制御回路８０−Ｂ、８０−Ｃ、８０−Ｅから出力されるバリッド信号ＰＷＲＶ０＿Ｂ、ＰＷＲＶ０＿Ｃ、ＰＷＲＶ０＿Ｅが入力され、その演算結果が電源制御回路８０−Ａに電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ａとして入力される。また、ＡＮＤ回路８５には、電源制御回路８０−Ｅから出力されるバリッド信号ＰＷＲＶ０＿Ｅが入力されるとともに、電源オン／オフ制御信号ＰＷＲＣ＿Ｅが反転入力される。ＯＲ回路８５Ｂには、ＡＮＤ回路８３の出力、ＡＮＤ回路８４、及びＡＮＤ回路８５の出力が入力され、その演算結果が電源制御回路８０−Ｂに電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｂとして入力される。また、ＡＮＤ回路８５の出力が、電源制御回路８０−Ｄに電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｄとして入力される。
【０１６８】
図２７に示すように各電源制御回路８０−Ａ〜８０−Ｅを接続して電源管理回路１０６Ｇを構成することで、それぞれの電源投入イネーブル信号ＰＯＮ＿ＥＮ入力及び電源オン／オフ制御信号ＰＷＲＣ入力に応じ、異なるタイミングで電源ドメインＡ→Ｂ→Ｃ→Ｄ→Ｅの順に電源供給が適宜行われる。また、それぞれの電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ入力及び電源オン／オフ制御信号ＰＷＲＣ入力に応じ、異なるタイミングで電源ドメインＥ→Ｄ→Ｃ→Ｂ→Ａの順に電源遮断が適宜行われる。
【０１６９】
例えば、図２８に示すように、すべての電源オン／オフ制御信号ＰＷＲＣ＿Ａ、ＰＷＲＣ＿Ｂ、ＰＷＲＣ＿Ｃ、ＰＷＲＣ＿Ｄ、ＰＷＲＣ＿Ｅが“Ｈ”から“Ｌ”に変化した場合には、まず電源ドメインＥのバリッド信号ＰＷＲＶ０＿Ｅがネゲートされることで、電源ドメインＤの電源投入ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｄがネゲートされる。その後、電源ドメインＥの電源スイッチの制御信号ＰＳＷＣ＿Ｅがネゲートされるとともに、電源ドメインＤのバリッド信号ＰＷＲＶ０＿Ｄ、すなわち電源ドメインＣの電源投入ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｃがネゲートされる。その後、電源ドメインＤの電源スイッチの制御信号ＰＳＷＣ＿Ｄがネゲートされるとともに、電源ドメインＣのバリッド信号ＰＷＲＶ０＿Ｃがネゲートされることで電源ドメインＢの電源投入ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｂがネゲートされる。その後、電源ドメインＣの電源スイッチの制御信号ＰＳＷＣ＿Ｃがネゲートされるとともに、電源ドメインＢのバリッド信号ＰＷＲＶ０＿Ｂがネゲートされ電源ドメインＡの電源投入ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ａがネゲートされる。続いて、電源ドメインＢの電源スイッチの制御信号ＰＳＷＣ＿Ｂがネゲートされ、その後、電源ドメインＡの電源スイッチの制御信号ＰＳＷＣ＿Ａがネゲートされる。
なお、電源投入に係る動作は、図２０に示した電源管理回路１０６Ｄと同様である。
【０１７０】
図２９は、第８の実施形態における電源管理回路１０６Ｈの構成例を示す図である。図２７において、図５、図２５、及び図２７に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。なお、電源ドメインＣが電源ドメインＤを包含し、電源ドメインＡが電源ドメインＢ、電源ドメインＣ（電源ドメインＤを含む。）、及び電源ドメインＥを包含しているものとする。
【０１７１】
電源管理回路１０６Ｈにおいて、各電源制御回路８０−Ａ〜８０−Ｅにおける電源投入イネーブル信号ＰＯＮ＿ＥＮ入力とバリッド信号ＰＷＲＶ１出力とは、図２２に示した各電源制御回路８０−Ａ〜８０−Ｅでの電源投入イネーブル信号ＰＯＮ＿ＥＮ入力とバリッド信号ＰＷＲＶ出力と同様に接続される。
【０１７２】
電源制御回路８０−Ｄの電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｄ入力は“Ｌ”にクリップされている。ＯＲ回路８６には、ＡＮＤ回路８３の出力及び電源制御回路８０−Ｄから出力されるバリッド信号ＰＷＲＶ０＿Ｄが入力される。ＯＲ回路８６の出力が、電源制御回路８０−Ｅに電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｅとして入力される。また、ＯＲ回路８７には、ＡＮＤ回路８５の出力及びＯＲ回路８６の出力が入力され、その演算結果が電源制御回路８０−Ｂに電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｂとして入力される。
【０１７３】
図２９に示すように各電源制御回路８０−Ａ〜８０−Ｅを接続して電源管理回路１０６Ｈを構成することで、それぞれの電源投入イネーブル信号ＰＯＮ＿ＥＮ入力及び電源オン／オフ制御信号ＰＷＲＣ入力に応じ、異なるタイミングで電源ドメインＡ→Ｂ→Ｅ→Ｃ→Ｄの順に電源供給が適宜行われる。また、それぞれの電源遮断ディセーブル信号ＰＯＦＦ＿ＤＩＳ入力及び電源オン／オフ制御信号ＰＷＲＣ入力に応じ、異なるタイミングで電源ドメインＤ→Ｃ→Ｅ→Ｂ→Ａの順に電源遮断が適宜行われる。
【０１７４】
例えば、図３０に示すように、すべての電源オン／オフ制御信号ＰＷＲＣ＿Ａ、ＰＷＲＣ＿Ｂ、ＰＷＲＣ＿Ｃ、ＰＷＲＣ＿Ｄ、ＰＷＲＣ＿Ｅが“Ｈ”から“Ｌ”に変化した場合には、まず電源ドメインＤのバリッド信号ＰＷＲＶ０＿Ｄ、すなわち電源ドメインＣの電源投入ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｃがネゲートされる。その後、電源ドメインＤの電源スイッチの制御信号ＰＳＷＣ＿Ｄがネゲートされるとともに、電源ドメインＣのバリッド信号ＰＷＲＶ０＿Ｃがネゲートされることで電源ドメインＥの電源投入ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｅがネゲートされる。その後、電源ドメインＣの電源スイッチの制御信号ＰＳＷＣ＿Ｃがネゲートされるとともに、電源ドメインＥのバリッド信号ＰＷＲＶ０＿Ｅがネゲートされることで電源ドメインＢの電源投入ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ｂがネゲートされる。その後、電源ドメインＥの電源スイッチの制御信号ＰＳＷＣ＿Ｅがネゲートされるとともに、電源ドメインＢのバリッド信号ＰＷＲＶ０＿Ｂがネゲートされ電源ドメインＡの電源投入ディセーブル信号ＰＯＦＦ＿ＤＩＳ＿Ａがネゲートされる。続いて、電源ドメインＢの電源スイッチの制御信号ＰＳＷＣ＿Ｂがネゲートされ、その後、電源ドメインＡの電源スイッチの制御信号ＰＳＷＣ＿Ａがネゲートされる。
なお、電源投入に係る動作は、図２２に示した電源管理回路１０６Ｅと同様である。
【０１７５】
本実施形態によれば、あるタイミングでは１つの電源ドメインに対してのみ電源投入動作が行われるようにして、同じタイミングで複数の電源ドメインに電源投入されることを防止することができる。また、あるタイミングでは１つの電源ドメインに対してのみ電源遮断動作が行われるようにして、同じタイミングで複数の電源ドメインに対する電源遮断が行われることを防止することができる。これにより、半導体装置の電源制御仕様に応じた電源管理回路を容易に設計することができるとともに、半導体装置にて電源投入や電源遮断により発生する電源ノイズを抑制することができる。
【０１７６】
なお、前述した第７及び第８の実施形態では、前述した第１及び第２の実施形態に対して適用した場合を一例として示したが、これに限定されるものではなく、前述した第３〜第６の実施形態に対しても第７及び第８の実施形態に示した技術は適用可能である。
【０１７７】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【０１７８】
（付記１）
電源がオン／オフ制御できる複数の電源ドメインと、
前記複数の電源ドメインへの電源供給を制御する電源管理回路とを有し、
前記電源管理回路は、前記電源ドメイン毎に対応して１つずつ設けられた複数の電源制御回路を有し、
前記複数の電源制御回路は、前記電源ドメインの包含関係に従って接続されていることを特徴とする半導体装置。
（付記２）
前記複数の電源制御回路は、回路構成が共通であることを特徴とする付記１記載の半導体装置。
（付記３）
前記電源管理回路は、包含している電源ドメインに対応する電源制御回路から出力される当該電源ドメインに電源投入されたことを示すバリッド信号が、包含されている電源ドメインに対応する電源制御回路に当該電源ドメインへの電源投入を許可するイネーブル信号として入力されるよう前記複数の電源制御回路が接続されていることを特徴とする付記１又は２記載の半導体装置。
（付記４）
前記電源制御回路に入力されるイネーブル信号がアサートされている場合に、当該電源制御回路に対応する電源ドメインへの電源の供給／遮断を要求する信号に応じて電源が供給されることを特徴とする付記３記載の半導体装置。
（付記５）
前記電源管理回路は、包含されている電源ドメインに対応する電源制御回路から出力される前記バリッド信号が、包含している電源ドメインに対応する電源制御回路に当該電源ドメインの電源の遮断を禁止するディセーブル信号として入力されるよう前記複数の電源制御回路が接続されていることを特徴とする付記３又は４記載の半導体装置。
（付記６）
前記電源制御回路に入力されるディセーブル信号がネゲートされている場合に、当該電源制御回路に対応する電源ドメインへの電源の供給／遮断を要求する信号に応じて電源が遮断されることを特徴とする付記５記載の半導体装置。
（付記７）
前記電源管理回路は、前記電源ドメインの包含関係に応じて前記複数の電源制御回路が縦続接続され、
前記電源制御回路の各々は、対応する電源ドメインへの電源投入を許可するイネーブル信号の入力端子と、対応する電源ドメインに電源投入されたことを示すバリッド信号の出力端子とを有するとともに、通過許可信号に応じて前記入力端子より入力される前記イネーブル信号を前記出力端子から前記バリッド信号として出力する経路を有し、
前段の前記電源制御回路のバリッド信号の出力端子と後段の前記電源制御回路のイネーブル信号の入力端子とが接続されていることを特徴とする付記１又は２記載の半導体装置。
（付記８）
前記電源制御回路は、対応する電源ドメインへの電源の供給／遮断を要求する信号及び前記通過許可信号に基づいて、入力される前記イネーブル信号を前記バリッド信号として出力するか否かを切り替えることを特徴とする付記７記載の半導体装置。
（付記９）
前記電源制御回路の各々は、対応する電源ドメインの電源の遮断を禁止するディセーブル信号の入力端子を有し、
前記電源制御回路は、対応する電源ドメインが包含する電源ドメインを有する場合には、前記ディセーブル信号の入力端子に、前記包含する電源ドメインに対応する電源制御回路からの当該電源ドメインへ電源供給されていることを示す信号が供給され、
対応する電源ドメインが包含する電源ドメインを有しない場合には、前記ディセーブル信号の入力端子に、当該電源制御回路より後段側に接続されている電源制御回路からの対応する電源ドメインへ電源供給されていることを示す信号が供給されることを特徴とする付記７又は８記載の半導体装置。
（付記１０）
前記電源ドメインに対する電源の供給又は遮断を行う場合に、前記複数の電源制御回路が縦続接続された順に従って、前記電源ドメイン毎にタイミングを異ならせて電源の供給又は遮断が行われることを特徴とする付記７〜９の何れか１項に記載の半導体装置。
（付記１１）
前記電源制御回路は、対応する電源ドメインへの電源の供給を開始する場合には、当該電源ドメインに電源を供給するための電源スイッチの制御信号をアサートした後、当該電源ドメインからの出力信号を所定電位にクランプするためのクランプ信号をネゲートすることを特徴とする付記１〜１０の何れか１項に記載の半導体装置。
（付記１２）
前記電源制御回路は、対応する電源ドメインの電源を遮断する場合には、前記クランプ信号をアサートした後、前記電源スイッチの制御信号をネゲートすることを特徴とする付記１１記載の半導体装置。
（付記１３）
前記電源制御回路は、対応する電源ドメインのクロック制御に係るクロック用クランプ信号とデータ信号に係るデータ用クランプ信号を出力し、当該電源ドメインへの電源の供給を開始する場合には、前記クロック用クランプ信号をネゲートした後、前記データ用クランプ信号をネゲートすることを特徴とする付記１〜１２の何れか１項に記載の半導体装置。
（付記１４）
１つの電源ドメインに対して電源を供給する２系統の電源スイッチを有し、
前記電源制御回路は、当該電源ドメインへの電源の供給を開始する場合に、駆動能力が低い第１系統の電源スイッチをオン状態にした後、駆動能力が高い第２系統の電源スイッチをオン状態にするよう制御することを特徴とする付記１〜１３の何れか１項に記載の半導体装置。
（付記１５）
前記電源制御回路は、対応する電源ドメインへの電源の供給を開始する場合に、前記第２系統の電源スイッチをオン状態にした後、前記第１系統の電源スイッチをオフ状態にするよう制御することを特徴とする付記１４記載の半導体装置。
（付記１６）
前記電源制御回路は、対応する電源ドメインへの電源の供給を開始する場合に、前記第２系統の電源スイッチをオン状態にした後、前記第１系統の電源スイッチをオフ状態にするか否かを切り替え可能であることを特徴とする付記１５記載の半導体装置。
（付記１７）
前記電源制御回路から出力される各信号間の時間間隔を調整するためのカウンタ回路をさらに有することを特徴とする付記１〜１６の何れか１項に記載の半導体装置。
（付記１８）
電源がオン／オフ制御できる複数の電源ドメインへの電源供給を制御する半導体装置であって、
前記電源ドメイン毎に対応して１つずつ設けられた複数の電源制御回路を有し、
前記電源ドメインの包含関係に従って前記複数の電源制御回路が接続されていることを特徴とする半導体装置。
（付記１９）
前記電源ドメインの包含関係に従って、包含している電源ドメインに対応する電源制御回路から出力される当該電源ドメインに電源投入されたことを示すバリッド信号が、包含されている電源ドメインに対応する電源制御回路に当該電源ドメインへの電源投入を許可するイネーブル信号として入力されるよう前記複数の電源制御回路が接続されていることを特徴とする付記１８記載の半導体装置。
（付記２０）
前記電源ドメインの包含関係に従って、包含されている電源ドメインに対応する電源制御回路から出力される前記バリッド信号が、包含している電源ドメインに対応する電源制御回路に当該電源ドメインの電源の遮断を禁止するディセーブル信号として入力されるよう前記複数の電源制御回路が接続されていることを特徴とする付記１９記載の半導体装置。
（付記２１）
前記電源制御回路は、対応する電源ドメインのクロック制御に係るクロック用クランプ信号とデータ信号に係るデータ用クランプ信号を出力することを特徴とする付記１８〜２０の何れか１項に記載の半導体装置。
【符号の説明】
【０１７９】
１０、２０、３０、４０、５０、６０、７０、８０  電源制御回路
１０１  半導体装置
１０２〜１０５  電源ドメイン
１０６  電源管理回路
１０７  電源供給用電源ＩＣ
１１４、１１７  クランプ回路
ＰＳＷ  電源スイッチ
ＰＷＲＣ  電源オン／オフ制御信号
ＰＯＮ＿ＥＮ  電源投入イネーブル信号
ＰＯＦＦ＿ＤＩＳ  電源遮断ディセーブル信号
ＰＯＮ＿ＴＨ  電源投入イネーブル信号の通過許可信号
ＰＳＷＣ、ＸＰＳＷＣ  電源スイッチの制御信号
ＣＬ、ＸＣＬ  クランプ信号
ＰＷＲＶ  バリッド信号
【図１】
2010027046.tif 000003
【図２】
2010027046.tif 000004
【図３】
2010027046.tif 000005
【図４Ａ】
2010027046.tif 000006
【図４Ｂ】
2010027046.tif 000007
【図４Ｃ】
2010027046.tif 000008
【図５】
2010027046.tif 000009
【図６Ａ】
2010027046.tif 000010
【図６Ｂ】
2010027046.tif 000011
【図７】
2010027046.tif 000012
【図８Ａ】
2010027046.tif 000013
【図８Ｂ】
2010027046.tif 000014
【図９】
2010027046.tif 000015
【図１０Ａ】
2010027046.tif 000016
【図１０Ｂ】
2010027046.tif 000017
【図１１】
2010027046.tif 000018
【図１２】
2010027046.tif 000019
【図１３】
2010027046.tif 000020
【図１４】
2010027046.tif 000021
【図１５】
2010027046.tif 000022
【図１６】
2010027046.tif 000023
【図１７】
2010027046.tif 000024
【図１８】
2010027046.tif 000025
【図１９】
2010027046.tif 000026
【図２０】
2010027046.tif 000027
【図２１】
2010027046.tif 000028
【図２２】
2010027046.tif 000029
【図２３】
2010027046.tif 000030
【図２４】
2010027046.tif 000031
【図２５】
2010027046.tif 000032
【図２６】
2010027046.tif 000033
【図２７】
2010027046.tif 000034
【図２８】
2010027046.tif 000035
【図２９】
2010027046.tif 000036
【図３０】
2010027046.tif 000037