(57)【要約】【課題】所定の機能領域を有するチップを具備する電子装置であって、前記機能領域における歪の発生を著しく低減した電子装置を提供すること。【解決手段】機能領域1031を有する半導体チップ101と、該半導体チップ101が機械的且つ電気的に接合された配線基板102と、半導体チップ101のうち配線基板102に対向する面に設けられた半導体チップ側接合パッド104と、配線基板102のうち半導体チップ101に対向する面に設けられた配線基板側接合パッド105と、半導体チップ側接合パッド104と配線基板側接合パッド105とを機械的且つ電気的に接合するＡｕバンプ106と、から成る接合部115と、を具備し、前記接合部115は複数設けられており、全ての前記接合部115は、前記機能領域の中心点を通る直線によって２分割される半導体チップ101上の領域のうちの一方の領域に配置されている。【選択図】      図１
2010062354.tif 000002
【特許請求の範囲】
【請求項１】
所定の機能領域を有するチップと、
前記チップが機械的且つ電気的に接合された基板と、
前記チップのうち前記基板に対向する面に設けられたチップ側接合パッドと、前記基板のうち前記チップに対向する面に設けられた基板側接合パッドと、前記チップ側接合パッドと前記基板側接合パッドとを機械的且つ電気的に接合する接合部材と、から成る接合部と、
を具備し、
前記接合部は複数設けられており、全ての前記接合部は、前記機能領域の中心点を通る直線によって２分割される前記チップ上の領域のうちの一方の領域のみに配置されていることを特徴とする電子装置。
【請求項２】
前記接合部は、
前記接合部同士を結ぶ直線が、前記機能領域と重ならないように配置されていることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記接合部は、
前記チップ上で前記機能領域の中心点を原点とする座標系において、座標軸に対して所定の偏角を有する直線上に配置されていることを特徴とする請求項２に記載の電子装置。
【請求項４】
前記チップと前記基板とによって挟持された間隔制御部材を含むことを特徴とする請求項１に記載の電子装置。
【請求項５】
前記間隔制御部材は、樹脂コアを有する球状部材であることを特徴とする請求項４に記載の電子装置。
【請求項６】
前記樹脂コアは、金属薄膜により被膜されていることを特徴とする請求項５に記載の電子装置。
【請求項７】
前記間隔制御部材は、前記接合部材と同一の部材であることを特徴とする請求項４に記載の電子装置。
【請求項８】
前記基板のうち前記間隔制御部材の挟持に係る箇所には、前記間隔制御部材を接合するためのパッドが設けられていることを特徴とする請求項７に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の機能領域を有するチップを具備する電子装置に関する。
【背景技術】
【０００２】
電子装置の実装構造及び実装方法に関連する技術として、例えば特許文献１に次のような技術が開示されている。すなわち、特許文献１に開示されている技術では、チップの外周部で発生する応力を分散させる為に、チップと配線基板との間に設けるバンプを円形に配置している。このように円形に配置したバンプの径については、バンプが形成する円形形状の中心から外周に向かって異なる径としている。
【０００３】
具体的には、円の中心から最も距離が大きい位置に設けられたバンプの径を、円の中心から最も距離が小さい位置のバンプの径よりも大きくしている。つまり、複数のバンプを配置した領域の中心から外周にかけてバンプの断面積を大きくしている。
【０００４】
このような構成を採ることにより、特許文献１に開示された技術では、半導体装置における接合の信頼性の向上を図っている。すなわち、ジョイント部分であるバンプを含む各部材間の熱膨張係数の差により生じる応力を緩和し、応力集中によるチップと配線基板との間の接合不良を防止している。
【特許文献１】特開２００７−１４２０１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、所定の機能領域を有するチップを具備する電子装置において、所定の機能を充分に発揮させる為には、当該機能領域に歪を生じさせないことが重要である。すなわち、機能領域に生じる応力を抑制しなければならない。
【０００６】
なお、特許文献１に開示されている技術は、大きな径のバンプを使用して大面積で接合することによって各々のバンプに係る接合部の単位面積当たりの応力を低減させる技術であるが、上述したような所定の機能領域に生じる応力を抑制する技術ではない。
【０００７】
従って、例えば機能領域に歪が生じた場合に当該電子装置の機能が低下してしまうデバイスや当該電子装置にクラックが生じてしまうデバイスについては、特許文献１に開示されている技術を適用しても、上述した課題は解決しない。
【０００８】
本発明は、前記の事情に鑑みて為されたものであり、所定の機能領域を有するチップを具備する電子装置であって、前記機能領域における歪の発生を著しく低減した電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するために、本発明の第１の態様による電子装置は、
所定の機能領域を有するチップと、
前記チップが機械的且つ電気的に接合された基板と、
前記チップのうち前記基板に対向する面に設けられたチップ側接合パッドと、前記基板のうち前記チップに対向する面に設けられた基板側接合パッドと、前記チップ側接合パッドと前記基板側接合パッドとを機械的且つ電気的に接合する接合部材と、から成る接合部と、
を具備し、
前記接合部は複数設けられており、全ての前記接合部は、前記機能領域の中心点を通る直線によって２分割される前記チップ上の領域のうちの一方の領域のみに配置されていることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、所定の機能領域を有するチップを具備する電子装置であって、前記機能領域における歪の発生を著しく低減した電子装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態に係る電子装置について図面を参照して説明する。なお、説明の便宜上、本第１実施形態においては電子装置として半導体チップを実装した電子装置を例に説明する。
【００１２】
［第１実施形態］
図１は、本第１実施形態に係る電子装置の断面図である。図２は本第１実施形態に係る電子装置の斜視図である。図３は、正置時の本第１実施形態に係る電子装置を上面側から観た透視図である。
【００１３】
本第１実施形態に係る電子装置は、半導体チップ１０１と、配線基板１０２と、機能領域１０３と、ダイボンド材１０７と、パッケージ１０８と、外部配線用パッド１０９と、ワイヤボンディング１１０と、内部配線１１１と、外部接続ピン１１２と、封止部材１１４と、接合部１１５と、を具備する。
【００１４】
前記半導体チップ１０１は、Ｓｉの基材に、機能領域１０３が配置された半導体チップである。
【００１５】
前記配線基板１０２は、ＳｉＯ２の基材に電気配線が設けられた配線基板である。詳細には、前記配線基板１０２は、半導体チップ１０１に配置された前記機能領域１０３に対する電気配線が設けられた配線基板である。
【００１６】
前記機能領域１０３は、例えば半導体チップ１０１の表面及びその内部に作成されている。このような構成を採る為、機能領域１０３は、例えばクラックや歪等により、その性能が劣化してしまう可能性を有している。
【００１７】
前記半導体チップ側実装パッド１０４、前記配線基板側実装パッド１０５、及び前記Ａｕバンプ１０６は、後述する接合部１１５を構成する。
【００１８】
前記ダイボンド材１０７は、配線基板１０２とパッケージ１０８とを機械的に固定する。
【００１９】
前記パッケージ１０８は、例えば、光学窓を有する封止用の蓋１１３と封止部材１１４と共に、半導体チップ１０１を包含する空間を封止する。
【００２０】
前記外部配線用パッド１０９は、配線基板１０２上に設けられ、配線基板１０２と外部駆動回路（不図示）との間の配線を担う。
【００２１】
前記ワイヤボンディング１１０は、外部配線用パッド１０９とパッケージ１０８とを電気的に接続する。
【００２２】
前記内部配線１１１及び前記外部接続ピン１１２は、ワイヤボンディング１１０、配線基板１０２、及びＡｕバンプ１０６を介して、外部配線用パッド１０９と機能領域１０３との間に電気的な回路を形成している。
【００２３】
なお、上述したように前記パッケージ１０８と前記蓋１１３と前記封止部材１１４とで形成した封止空間は、例えば窒素のような不活性ガスで充填してもよいし、減圧空間として封止しても勿論よい。
【００２４】
前記接合部１１５は、半導体チップ側実装パッド１０４と、配線基板側実装パッド１０５と、Ａｕバンプ１０６と、から成る。ここで、半導体チップ側実装パッド１０４は、半導体チップ１０１のうち配線基板１０２と対向する面に設けられている。同様に、配線基板側実装パッド１０５は、配線基板１０２のうち半導体チップ１０１と対向する面に設けられている。
【００２５】
詳細には、前記接合部１１５においては、Ａｕバンプ１０６を介して半導体チップ側実装パッド１０４と配線基板側実装パッド１０５とが接合され、半導体チップ１０１が配線基板１０２上に電気的及び機械的に固定されている。この接合部１１５は、本第１実施形態に係る電子装置の主な特徴部の一つであり、詳細は後述するが機能領域１０３における歪の発生を抑制する接合構造となっている。
【００２６】
ところで、前記半導体チップ側実装パッド１０４及び前記配線基板側実装パッド１０５は、例えば次のように構成されている。すなわち、前記半導体チップ側実装パッド１０４については、基材に近い層から順にＣｒ層Ａｕ層が形成されている。また、前記配線基板側実装パッド１０５については、Ａｌ層が形成されている。
【００２７】
以下、機能領域１０３における歪の発生メカニズム、及び該歪の発生の抑制について説明する。
【００２８】
まず、機能領域１０３における歪は、次のような原因により発生する。
【００２９】
第１の原因は、Ａｕバンプ１０６を用いて半導体チップ１０１を実装する際に、半導体チップ１０１を実装機上で保持する為に当該半導体チップ１０１に加える力である。すなわち、この半導体チップ１０１を保持する為に半導体チップ１０１に作用させる力が当該半導体チップ１０１自身を歪ませてしまう。なお、この保持に用いる方法としては、例えば真空吸着、静電吸着、及び機械的チャッキング等を挙げることができる。そして、これら何れの方法であっても、半導体チップ１０１に歪を生じさせてしまう。
【００３０】
第２の原因は、Ａｕバンプ１０６を用いて半導体チップ１０１を実装する際の、半導体チップ１０１及び配線基板１０２に対する加熱・加圧である。すなわち、Ａｕバンプ１０６と、半導体チップ側実装パッド１０４及び配線基板側実装パッド１０５と、を電気的且つ機械的に接合する為に、それらの部材を加熱・加圧することに起因して、半導体チップ１０１に歪が生じる。
【００３１】
なお、加熱については、半導体チップ１０１と配線基板１０２との材質が互いに異なる場合であって両者の線膨張量が異なる場合には、その線膨張量の差に応じて半導体チップ１０１に歪が生じる。他方、両者の線膨張量が同一の場合であっても、加熱に起因する実装機における半導体チップ保持面の平面度の悪化により、加熱/冷却の際に半導体チップ１０１に歪が生じる。一方、加圧については、半導体チップ１０１を加圧することに起因して、実装機の半導体チップ保持面の平面度がそのまま転写され、半導体チップ１０１に歪が生じてしまう。
【００３２】
図４は、従来より用いられている接合部の配置の一例を示す図である。図４に示すように半導体チップ１０１上の機能領域１０３を囲むように接合部１１５ａを配置した場合、上述した原因によって、実装時に半導体チップ１０１に歪が生じ、実装後においても当該歪がそのまま残留してしまう。そして、半導体チップ１０１が歪んだ状態で当該実装工程が終了してしまう。
【００３３】
図５は、図４に示すＡ−Ａ線における断面図である。同図に示すように、接合部１１５ａは、併進３方向及び回転３方向の６方向についてＡｕバンプ１０６が半導体チップ１０１を拘束する。この拘束により、半導体チップ１０１上の２つの接合部間には、実装時に生じた曲げ応力が実装後も保存されてしまう。換言すれば、実装後においても、曲げ応力による歪が半導体チップ１０１に残留してしまう。
【００３４】
図６は、従来より用いられている接合部の配置の一例を示す図である。図６に示す例では、２つの接合部１１５ａの中心点を結ぶ直線上近傍の領域(第１の歪領域１１６ａ)において歪が非常に大きく生じ、実装後においても残留しやすい。また、２つの接合部１１５ａによって挟み込まれた広範囲に渡る領域（第２の歪領域１１７ａ）にも、前記歪が生じ、実装後においても残留しやすい。
【００３５】
なお、半導体チップ１０１において、上述した原因により最も大きく歪が生じる領域を第１の歪領域と称する。また、この第１の歪領域に次いで、歪が大きく生じる領域を第２の歪領域と称する。
【００３６】
図７は、従来より用いられている接合部の配置の一例を示す図である。図７に示す例では、機能領域１０３を四方から（四辺から）囲む位置に、接合部１１５ａを配置させている。このような構造を採る場合、第１の歪領域１１６ａ及び第２の歪領域１１７ａの双方共が機能領域１０３に重なる。つまり、機能領域１０３には非常に大きな歪が生じる。
【００３７】
以上説明したような歪の影響を低減させる為に、本第１実施形態に係る電子装置では、接合部１１５を次のように配置する。
【００３８】
≪第１実施形態に係る電子装置における接合部１１５の配置例（１）≫
図８に示すように、半導体チップ１０１上で機能領域１０３の中心点を原点とする座標系において、１８０度以下の偏角領域に全ての接合部１１５を配置する。このような実装部の配置により、図４乃至図７を参照して説明した従来の技術に比して、機能領域１０３における歪の発生及び実装後の残留を著しく低減させることができる。
【００３９】
詳細には、図８に示すように、半導体チップ１０１上で接合部１１５の中心点同士を結ぶ直線が機能領域１０３を通過しないように、接合部１１５を配置する。このような構造を採ることで、機能領域１０３上に第１の歪領域１１６が重ならなくなる。従って、第１の歪領域１１６による機能領域１０３における歪の発生及び実装後の残留を著しく低減させることができる。
【００４０】
≪第１実施形態に係る電子装置における接合部１１５の配置例（２）≫
接合部１１５を、図９に示すように機能領域１０３の中心点を原点とした座標系において座標軸に対して所定の偏角を有する直線上に全て配置する。なお、当然ながら接合部１１５の配置位置は、機能領域１０３外の領域である。
【００４１】
このような実装部の配置により、第１の歪領域１１６及び第２の歪領域１１７の双方とも、機能領域１０３に重なることが無い。従って、第１の歪領域１１６及び第２の歪領域１１７による機能領域１０３における歪の発生及び実装後の残留を著しく低減させることができる。
【００４２】
このように、機能領域１０３に対して特定の位置に接合部１１５を配置することにより、実装中に加熱・加圧により半導体チップ１０１に歪が生じたとしても、当該加熱・加圧を解除した時点で、半導体チップ１０１は元の形状に戻り、実装後の半導体チップ１０１及び機能領域１０３に歪が残留することを著しく低減させることが可能となる。
【００４３】
以下、半導体チップ１０１の配線基板１０２への実装方法について説明する。
【００４４】
まず、配線基板１０２上の配線基板側実装パッド１０５上に、Ａｕバンプ１０６を設ける。なお、Ａｕバンプ１０６の個数については、１つの接合部１１５に対して１つのＡｕバンプを設けてもよいし、１つの接合部１１５に対して複数のバンプを設けても勿論よい。
【００４５】
続いて、Ａｕバンプ１０６を設けた配線基板１０２と半導体チップ１０１とを、実装機（不図示）の上下ステージにそれぞれ例えば真空吸着により固定する。
【００４６】
このように固定した配線基板１０２と半導体チップ１０１とのアライメントを、カメラ（不図示）を用いて行った後、半導体チップ１０１上の半導体チップ側実装パッド１０４と、配線基板１０２上に設けたＡｕバンプ１０６と、を接触させ、加圧・加熱を行う。この加圧・加熱により、半導体チップ側実装パッド１０４とＡｕバンプ１０６とを固層拡散接合する。
【００４７】
なお、加圧の際に加える荷重は、半導体チップ１０１と配線基板１０２との間隔が所望の値になるような値に適宜設定すればよい。また、接合前において、Ａｕバンプ１０６が設けられた配線基板１０２と半導体チップ１０１とのうち少なくとも何れか一方にプラズマクリーニングを行った上で実装してもよい。このように実装に係る面をプラズマクリーニングすることで、所望の強度を得るための荷重を小さくすることができる。これにより、実装後に残留する歪を更に低減させることができる。
【００４８】
半導体チップ１０１を配線基板１０２に実装した後、配線基板１０２をダイボンド材１０７によってパッケージ１０８に固定してワイヤボンディング１１０を行う。さらに、封止部材１１４を介して、蓋１１３によって半導体チップ１０１を包含する空間を封止する。
【００４９】
以上説明したように、本第１実施形態によれば、所定の機能領域を有するチップを具備する電子装置であって、前記機能領域における歪の発生を著しく低減した電子装置を提供することができる。
【００５０】
具体的には、本第１実施形態に係る電子装置によれば、半導体チップ側実装パッド１０４とＡｕバンプ１０６と配線基板側実装パッド１０５とから成る接合部１１５を、上述したような位置に配置することで、実装後において半導体チップ１０１上の機能領域１０３に残留する歪を低減させることができる。
【００５１】
［第２実施形態］
以下、本発明の第２実施形態に係る電子装置について、図面を参照して説明する。なお、第１実施形態と重複する説明は省略し、第１実施形態に係る電子装置との相違点を中心に説明する。
【００５２】
図１０は本第２実施形態に係る電子装置の斜視図である。図１１は、正置時の本第２実施形態に係る電子装置を上面方向から観た透視図である。
【００５３】
本第２実施形態に係る電子装置と前記第１実施形態に係る電子装置との主な相違点は、前記半導体チップ１０１と配線基板１０２との間に設けられた間隔制御部材２０８の有無にある。
【００５４】
前記間隔制御部材２０８は、前記半導体チップ１０１と配線基板１０２との間隔を制御する為の部材である。この間隔制御部材２０８は、図１２に示すように、弾性体である樹脂コア２０９と、該樹脂コア２０９の表面を被膜するＡｕ膜２１０と、を備える球形部材である。なお、この間隔制御部材２０８の直径は、実装後における半導体チップ１０１と配線基板１０２との間の距離よりも大きい。
【００５５】
以下、間隔制御部材２０８の設置方法について説明する。
【００５６】
まず、配線基板１０２上の配線基板側実装パッド１０５上にＡｕバンプ１０６を設ける。次に、Ａｕバンプ１０６が設けられた配線基板１０２を実装機の下ステージに例えば真空吸着により固定し、且つ半導体チップ１０１を実装機の上ステージに例えば真空吸着により固定する。
【００５７】
ここで、配線基板１０２上の所望の位置に、間隔制御部材２０８を設置する。そして、配線基板１０２と半導体チップ１０１とのアライメント後、加圧・加熱を行うことにより、半導体チップ側実装パッド１０４とＡｕバンプ１０６とを固層拡散接合する。その後、配線基板１０２をダイボンド材１０７によりパッケージ１０８に固定し、ワイヤボンディング１１０を行う。さらに、封止部材１１４を介して、蓋１１３によって半導体チップ１０１を包含する空間を封止する。
【００５８】
以下、前記間隔制御部材２０８による作用について詳細に説明する。
【００５９】
実装後において、前記間隔制御部材２０８は、半導体チップ１０１と配線基板１０２との間で、一定の圧縮応力を印加された状態で挟持される。ここで、前記Ａｕ膜２１０による被膜は、次のような作用を生じる。すなわち、封止部材１１４を介してパッケージ１０８と蓋１１３とで囲まれて形成される空間を減圧封止した場合に、樹脂材料である間隔制御部材２０８から発生するガスによって、当該封止空間内の圧力が上昇してしまうことを防ぐ。換言すれば、間隔制御部材２０８の表面が、図１２に示すようにＡｕ膜２１０によりコーティングされている為、樹脂コア２０９から発生したガスが前記封止空間内に流入しない。これにより、前記封止空間内の圧力上昇が防止される。
【００６０】
ところで、図１３は、本第２実施形態に係る電子装置の側面断面図である。同図に示すように、半導体チップ側実装パッド１０４と配線基板側実装パッド１０５とＡｕバンプ１０６とから成る接合部１１５は、半導体チップ１０１を併進３方向（Ｘ，Ｙ，Ｚ）及び回転３方向（θ，α，β）の６方向について拘束する。
【００６１】
他方、間隔制御部材２０８は、半導体チップ１０１を図１３に示すように１方向（Ｚ）にのみ規制する。この間隔制御部材２０８は、半導体チップ１０１の主面(半導体チップ側実装パッド１０４が設けられた面)方向や、回転方向に対して拘束せず、主面に垂直な１方向のみにしか規制しない。このような構成により、実装中における加熱・加圧に起因して変形した半導体チップ１０１が、当該加熱・加圧が解除された時点で、変形前の形状に戻る。
【００６２】
以上説明したように、本第２実施形態によれば、前記第１実施形態に係る電子装置と同様の効果を奏する上に、次の様な効果を奏する電子装置を提供することができる。
【００６３】
例えば、前記半導体チップ１０１が、当該半導体チップ１０１と前記配線基板１０２との距離によってその特性が大きく影響されるデバイスである場合（例えば静電駆動ＭＥＭＳデバイスである場合）には、本第２実施形態を適用することで、その特性を変動させずに維持することが可能となる。
【００６４】
つまり、本第２実施形態に係る電子装置によれば、前記第１実施形態に係る電子装置と同様の効果（半導体チップ１０１における歪の低減効果）を阻害することなく、半導体チップ１０１と配線基板１０２との距離の変動を低減させることができる。
【００６５】
詳細には、本第２実施形態によれば、前記第１実施形態に係る電子装置と同様の効果を奏する上に、半導体チップ１０１と配線基板１０２との相互間で働く引力又は斥力に起因して、半導体チップ１０１上で接合部１１５から離れている領域において半導体チップ１０１と配線基板１０２との間の距離が変動してデバイス特性が悪化してしまう可能性を著しく低減させる。
【００６６】
換言すれば、本第２実施形態に係る電子装置によれば、実装中の加熱・加圧等によって半導体チップ１０１に生じた歪が、実装後の半導体チップ１０１に残留するのを著しく低減させ、更に半導体チップ１０１と配線基板１０２との相互間で引力や斥力が働くような場合であっても、半導体チップ１０１と配線基板１０２との間の距離を常に一定に保つことができる。
【００６７】
具体的には、本第２実施形態に係る電子装置では、半導体チップ１０１と配線基板１０２とを機械的及び電気的に固定する為のＡｕバンプ１０６に加えて、前記間隔制御部材２０８を設けることで、半導体チップ１０１を駆動した場合であっても半導体チップ１０１と配線基板１０２との間の距離が変動しない。
【００６８】
［第３実施形態］
以下、本発明の第３実施形態に係る電子装置について、図面を参照して説明する。なお、第２実施形態に係る電子装置と重複する説明は省略し、第２実施形態に係る電子装置との相違点を中心に説明する。
【００６９】
図１４は本第３実施形態に係る電子装置の斜視図である。図１５は、正置時の本第３実施形態に係る電子装置を上面方向から観た透視図である。
【００７０】
本第３実施形態に係る電子装置では、前記第２実施形態に係る電子装置における間隔制御部材２０８の代わりに、間隔制御用Ａｕバンプ３０８を用いる。以下、間隔制御用Ａｕバンプ３０８について詳細に説明する。
【００７１】
前記間隔制御用Ａｕバンプ３０８は、前記接合部１１５に用いているＡｕバンプ１０６と同一の材料から成り且つ同一の形状を呈する部材である。上述した方法によって前記Ａｕバンプ１０６を設置する際に、別途、配線基板１０２上に所定のパッドを設け、該パッド上に間隔制御用Ａｕバンプ３０８を設ける。
【００７２】
なお、前記Ａｕバンプ１０６の設置方法とは異なり、半導体チップ１０１上には、間隔制御用Ａｕバンプ３０８に対応する位置に接合用のパッドを設けない。従って、実装時における加圧・加熱によって、間隔制御用Ａｕバンプ３０８は、配線基板１０２に対しては接合するが、半導体チップ１０１に対しては接触するのみで接合はしない。このような構造を採ることで、間隔制御用Ａｕバンプ３０８は、半導体チップ１０１を、主面に垂直な一方向のみにしか規制しない。
【００７３】
以上説明したように、本第３実施形態によれば、第２実施形態に係る電子装置と同様の効果を奏する上に、次のような効果を奏する電子装置を提供することができる。
【００７４】
具体的には、接合の為のＡｕバンプ１０６と全く同一の部材を、間隔制御用Ａｕバンプ３０８として用いることにより、実装時に半導体チップ１０１と配線基板１０２とを加圧しても、半導体チップ１０１と配線基板１０２との平行度を高精度に保って実装することができる。
【００７５】
以上、第１実施形態乃至第３実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で、種々の変形及び応用が可能なことは勿論である。
【００７６】
さらに、上述した実施形態には種々の段階の発明が含まれており、開示した複数の構成要件の適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示す全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【図面の簡単な説明】
【００７７】
【図１】本発明の第１実施形態に係る電子装置の断面図。
【図２】本発明の第１実施形態に係る電子装置の斜視図。
【図３】本発明の第１実施形態に係る電子装置を上面方向から観た透視図。
【図４】従来より用いられている接合部の配置の一例を示す図。
【図５】図４に示すＡ−Ａ線における断面図。
【図６】従来より用いられている接合部の配置の一例を示す図。
【図７】従来より用いられている接合部の配置の一例を示す図。
【図８】本発明の第１実施形態に係る電子装置の接合部の配置の一例を示す図。
【図９】本発明の第１実施形態に係る電子装置の接合部の配置の一例を示す図。
【図１０】本発明の第２実施形態に係る電子装置の斜視図。
【図１１】本発明の第２実施形態に係る電子装置を上面方向から観た透視図。
【図１２】間隔制御部材２０８の一構成例を示す図。
【図１３】本発明の第２実施形態に係る電子装置の側面断面図。
【図１４】本発明の第３実施形態に係る電子装置の斜視図。
【図１５】本発明の第３実施形態に係る電子装置を上面方向から観た透視図。
【符号の説明】
【００７８】
１０１…半導体チップ、  １０２…配線基板、  １０３…機能領域、  １０４…半導体チップ側実装パッド、  １０５…配線基板側実装パッド、  １０６…Ａｕバンプ、  １０７…ダイボンド材、  １０８…パッケージ、  １０９…外部配線用パッド、  １１０…ワイヤボンディング、  １１１…内部配線、  １１２…外部接続ピン、  １１３…蓋、  １１４…封止部材、  １１５…接合部、  １１６…第１の歪領域、  １１７…第２の歪領域、  ２０８…間隔制御部材、  ２０９…樹脂コア、  ２１０…膜、  ３０８…間隔制御用Ａｕバンプ。
【図１】
2010062354.tif 000003
【図２】
2010062354.tif 000004
【図３】
2010062354.tif 000005
【図４】
2010062354.tif 000006
【図５】
2010062354.tif 000007
【図６】
2010062354.tif 000008
【図７】
2010062354.tif 000009
【図８】
2010062354.tif 000010
【図９】
2010062354.tif 000011
【図１０】
2010062354.tif 000012
【図１１】
2010062354.tif 000013
【図１２】
2010062354.tif 000014
【図１３】
2010062354.tif 000015
【図１４】
2010062354.tif 000016
【図１５】
2010062354.tif 000017