(57)【要約】【課題】電圧を印加した際に、所定のデューティ比で通電して作動する負荷を制御するための半導体素子を過電流から保護する半導体素子の保護装置を提供する。【解決手段】負荷の駆動、停止を制御するための半導体素子として、１５０℃におけるオン抵抗が（７）式を満足するパワーＭＯＳＦＥＴ（Ｑ１）を用いる。また、モニタ電圧生成回路１３により、負荷電流ＩＬに比例したモニタ電圧ＶＭＯを発生し、このモニタ電圧ＶＭＯと、第１基準電圧Ｖref1〜第４基準電圧Ｖref4とを比較することにより、カウンタの累積カウント値を変更するためのポイント数を設定する。従って、過電流の度合いが大きいほど累積カウント値が早く上限カウント値２５５に到達させることができ、半導体素子を遮断して負荷回路を保護することができる。【選択図】      図１
2010278866.tif 000002
【特許請求の範囲】
【請求項１】
電圧が供給された際に５０％以下のデューティ比で通電して駆動する負荷と、前記電圧の供給、停止を切り替えるための半導体素子と、を備えた負荷回路に過電流が流れた際に、前記半導体素子を保護する半導体素子の保護装置において、
前記半導体素子は、
前記負荷通電時のピーク電流未満で、且つピーク電流の１／２以上となる最大電流（ＩＬlim）を設定したとき、チャネル温度が許容温度（Ｔｐ）のときのオン抵抗Ｒon′（＠Ｔｐ）が、周囲温度の最大値をＴａmax、熱抵抗をＲthとした場合に、以下の式を満足するように設定され、
Ｒon′（＠Ｔｐ）≦（Ｔｐ−Ｔａmax）／（Ｒth＊ＩＬlim2）
更に、
前記半導体素子の、２つの主電極の端子間電圧（Ｖds）に比例した大きさのモニタ電圧（ＶＭＯ）を生成するモニタ電圧生成手段と、
前記半導体素子のチャネル温度が前記許容温度とされ、且つ前記最大電流が流れたときに生じる前記モニタ電圧以下となる第１基準電圧（Ｖref1）を設定し、この第１基準電圧と前記モニタ電圧を比較し、前記モニタ電圧が前記第１基準電圧を超えた場合に過電流と判定する過電流検出手段と、
カウンタ機能を備え、前記過電流検出手段で過電流が検出されない場合には、累積カウント値から所定のポイント数を減算し、過電流が検出された場合には、過電流の大きさに応じて決定されるポイント数を前記累積カウント値に加算するカウント手段と、
前記カウント手段でカウントされる累積カウント値が予め設定した上限カウント値に達した場合に、前記半導体素子を遮断する遮断制御手段と、
を備えたことを特徴とする半導体素子の保護装置。
【請求項２】
前記カウント手段は、前記第１基準電圧（Ｖref1）よりも高く設定された少なくとも１つの他の基準電圧を備え、前記過電流検出手段で過電流と判定された場合に、前記他の基準電圧と前記モニタ電圧との大小関係に基づいて、前記累積カウント値に加算するポイント数を変更することを特徴とする請求項１に記載の半導体素子の保護装置。
【請求項３】
前記他の基準電圧は、前記第１基準電圧よりも高い第２基準電圧、前記第２の基準電圧よりも高い第３基準電圧、及び前記第３基準電圧よりも高い第４基準電圧であり、
前記カウント手段は、前記モニタ電圧が前記第１基準電圧以上で第２基準電圧未満の場合にはポイント数ａを加算し、前記モニタ電圧が前記第２基準電圧以上で第３基準電圧未満の場合にはポイント数ｂ（但し、ｂ＞ａ）を加算し、前記モニタ電圧が前記第３基準電圧以上で第４基準電圧未満の場合にはポイント数ｃ（但し、ｃ＞ｂ）を加算することを特徴とする請求項２に記載の半導体素子の保護装置。
【請求項４】
前記遮断制御手段は、前記モニタ電圧が前記第４基準電圧以上である場合に、前記半導体素子を遮断することを特徴とする請求項３に記載の半導体素子の保護装置。
【請求項５】
前記カウント手段は、所定のサンプリング周期毎に前記ポイント数の減算、或いは加算を行うことを特徴とする請求項１〜請求項４のいずれか１項に記載の半導体素子の保護装置。
【請求項６】
前記半導体素子はＮ型ＭＯＳＦＥＴであり、該Ｎ型ＭＯＳＦＥＴのゲート入力信号が所定の閾値未満である場合には、前記モニタ電圧をグランドレベルに低下させることを特徴とする請求項１〜請求項５のいずれか１項に記載の半導体素子の保護装置。
【請求項７】
前記半導体素子はＮ型ＭＯＳＦＥＴであり、該Ｎ型ＭＯＳＦＥＴのドレインが電源側に接続され、ソースが負荷側に接続され、
前記遮断制御手段は、前記Ｎ型ＭＯＳＦＥＴのゲート電圧がドレイン電圧を上回り、且つ、前記Ｎ型ＭＯＳＦＥＴのソース電圧が閾値電圧未満に低下した場合に、前記Ｎ型ＭＯＳＦＥＴを遮断することを特徴とする請求項１〜請求項６のいずれか１項に記載の半導体素子の保護装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧を印加した際に所定のデューティ比で通電して駆動する負荷の駆動、停止を切り替えるための半導体素子を保護する半導体素子の保護装置に関する。
【背景技術】
【０００２】
例えば、車両に搭載されるランプ、モータ等の負荷は、バッテリより供給される直流電圧が印加されて動作する。このような各負荷は、回路の故障や動作不良等に起因して過電流が流れる場合があり、このような場合には、スイッチとして用いられる半導体素子が過熱されて、該半導体素子が焼損するというトラブルが発生することがある。このような問題を解決するために、例えば、特開２００７−１５９１５９号公報（特許文献１）に記載された半導体素子の保護装置が知られている。
【０００３】
特許文献１では、半導体素子のチャネル温度が許容温度（例えば、１５０℃）のときのオン抵抗Ｒonと、ジュール熱による自己発熱によりチャネル温度が許容温度の上限値に到達する最小の電流値との積を臨界電圧とし、過電流の判定電圧をこの臨界電圧以下に設定することにより、半導体素子が許容温度に達する前の時点で確実に半導体素子を遮断して負荷回路を保護するようにしている。
【０００４】
ところで、例えば、車両に搭載されるホーンは、バッテリ電圧を印加すると所定のデューティ比（例えば、５０％）で電流が通電して鳴動する。従って、ホーンを駆動するための負荷回路には、周期的なパルス波形となる電流が流れることになる。
【０００５】
ここで、負荷のピーク電流が２０Ａであり、デューティ比が５０％である場合には、負荷に流れる平均電流は１０Ａ程度となるので、半導体素子の電流容量は１０Ａで良いことになる。しかし、上述した特許文献１では、ピーク電流を検出して半導体素子を遮断するので、電流の閾値を負荷のピーク電流である２０Ａ以上に設定する必要があり、２０Ａの直流電流が連続通電した場合に半導体素子の温度が許容温度（例えば、１５０℃）を超えないように設定しなければならない。
【０００６】
半導体素子がＭＯＳＦＥＴである場合には、ＭＯＳＦＥＴの定常熱抵抗５０℃／Ｗとして、周囲温度１００℃のときに発熱によって上昇するＭＯＳＦＥＴの温度は１５０℃まで許容されるとすると、チャネル温度が１５０℃のときのＭＯＳＦＥＴのオン抵抗Ｒon（＠１５０℃）は、平均負荷電流１０Ａでは、１０ｍΩで良いところ２０Ａの場合には２．５ｍΩが必要になり、約４倍の容量を有するＭＯＳＦＥＴを使用する必要があり、装置規模が大型化してしまうという問題が発生する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１５９１５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述したように、従来における半導体素子の保護装置では、ピーク電流で過電流を検出するので、車両に搭載されるホーンのように所定のデューティ比（例えば、５０％）で通電して負荷が駆動する場合には、実際には平均電流はピーク電流に対して低い電流であるにも関わらず、ピーク電流に対応した装置構成としなければならないので、装置規模が大型化するという欠点がある。
【０００９】
本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、所定のデューティ比で通電して駆動する負荷に用いられる半導体素子を小型化し、且つ、過電流が発生した場合には確実に半導体素子を遮断して該半導体素子、及び負荷回路を保護することができる半導体素子の保護装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本願請求項１に記載の発明は、電圧が供給された際に５０％以下のデューティ比で通電して駆動する負荷と、前記電圧の供給、停止を切り替えるための半導体素子と、を備えた負荷回路に過電流が流れた際に、前記半導体素子を保護する半導体素子の保護装置において、前記半導体素子は、前記負荷通電時のピーク電流未満で、且つピーク電流の１／２以上となる最大電流（ＩＬlim）を設定したとき、チャネル温度が許容温度（Ｔｐ）のときのオン抵抗Ｒon′（＠Ｔｐ）が、周囲温度の最大値をＴａmax、熱抵抗をＲthとした場合に、以下の式を満足するように設定され、
Ｒon′（＠Ｔｐ）≦（Ｔｐ−Ｔａmax）／（Ｒth＊ＩＬlim2）
更に、前記半導体素子の、２つの主電極の端子間電圧（Ｖds）に比例した大きさのモニタ電圧（ＶＭＯ）を生成するモニタ電圧生成手段と、前記半導体素子のチャネル温度が前記許容温度とされ、且つ前記最大電流が流れたときに生じる前記モニタ電圧以下となる第１基準電圧（Ｖref1）を設定し、この第１基準電圧と前記モニタ電圧を比較し、前記モニタ電圧が前記第１基準電圧を超えた場合に過電流と判定する過電流検出手段と、カウンタ機能を備え、前記過電流検出手段で過電流が検出されない場合には、累積カウント値から所定のポイント数を減算し、過電流が検出された場合には、過電流の大きさに応じて決定されるポイント数を前記累積カウント値に加算するカウント手段と、前記カウント手段でカウントされる累積カウント値が予め設定した上限カウント値に達した場合に、前記半導体素子を遮断する遮断制御手段と、を備えたことを特徴とする。
【００１１】
請求項２に記載の発明は、前記カウント手段は、前記第１基準電圧（Ｖref1）よりも高く設定された少なくとも１つの他の基準電圧を備え、前記過電流検出手段で過電流と判定された場合に、前記他の基準電圧と前記モニタ電圧との大小関係に基づいて、前記累積カウント値に加算するポイント数を変更することを特徴とする。
【００１２】
請求項３に記載の発明は、前記他の基準電圧は、前記第１基準電圧よりも高い第２基準電圧、前記第２の基準電圧よりも高い第３基準電圧、及び前記第３基準電圧よりも高い第４基準電圧であり、前記カウント手段は、前記モニタ電圧が前記第１基準電圧以上で第２基準電圧未満の場合にはポイント数ａを加算し、前記モニタ電圧が前記第２基準電圧以上で第３基準電圧未満の場合にはポイント数ｂ（但し、ｂ＞ａ）を加算し、前記モニタ電圧が前記第３基準電圧以上で第４基準電圧未満の場合にはポイント数ｃ（但し、ｃ＞ｂ）を加算することを特徴とする。
【００１３】
請求項４に記載の発明は、前記遮断制御手段は、前記モニタ電圧が前記第４基準電圧以上である場合に、前記半導体素子を遮断することを特徴とする。
【００１４】
請求項５に記載の発明は、前記カウント手段は、所定のサンプリング周期毎に前記ポイント数の減算、或いは加算を行うことを特徴とする。
【００１５】
請求項６に記載の発明は、前記半導体素子はＮ型ＭＯＳＦＥＴであり、該Ｎ型ＭＯＳＦＥＴのゲート入力信号が所定の閾値未満である場合には、前記モニタ電圧をグランドレベルに低下させることを特徴とする。
【００１６】
請求項７に記載の発明は、前記半導体素子はＮ型ＭＯＳＦＥＴであり、該Ｎ型ＭＯＳＦＥＴのドレインが電源側に接続され、ソースが負荷側に接続され、前記遮断制御手段は、前記Ｎ型ＭＯＳＦＥＴのゲート電圧がドレイン電圧を上回り、且つ、前記Ｎ型ＭＯＳＦＥＴのソース電圧が閾値電圧未満に低下した場合に、前記Ｎ型ＭＯＳＦＥＴを遮断することを特徴とする。
【発明の効果】
【００１７】
請求項１の発明では、チャネル温度がＴｐのときの半導体素子のオン抵抗Ｒon′が、次の式「Ｒon′（＠Ｔｐ）≦（Ｔｐ−Ｔａmax）／（Ｒth＊ＩＬlim2）」を満足するように設定されるので、半導体素子のチャネル温度が許容温度Ｔｐ（例えば、１５０℃）に達する前の時点で、確実に半導体素子を遮断することができ、負荷回路を過電流による発熱から保護することができる。また、モニタ電圧（ＶＭＯ）が第１基準電圧（Ｖref1）を超えた場合に、過電流が発生したものと判定し、過電流が発生した場合には、この過電流に応じて決定されたポイント数が累積カウント値に加算され、この累積カウント値が上限カウント値に達した場合に、半導体素子を遮断する。従って、過電流の大きさに応じて半導体素子を遮断することができ、負荷回路を過電流による発熱から保護することができる。
【００１８】
請求項２の発明では、第１基準電圧よりも大きく設定された少なくとも１つの他の基準電圧が設けられ、モニタ電圧と他の基準電圧との大小関係に基づいて累積カウント値に加算するポイント数が決定されるので、過電流の度合いが大きいほどより多くのポイント数が加算され、より早く上限カウント値に達するので、過電流が大きくなるほど、より早く半導体素子を遮断することができ、負荷回路を過電流による発熱から保護することができる。
【００１９】
請求項３の発明では、第１基準電圧よりも高い第２基準電圧（Ｖref2）、第３基準電圧（Ｖref3）、及び第４基準電圧（Ｖref4）を設定し、モニタ電圧が第１基準電圧〜第２基準電圧の範囲である場合には、ａポイントが加算され、モニタ電圧が第２基準電圧〜第３基準電圧の範囲である場合には、ｂポイント（ｂ＞ａ）が加算され、モニタ電圧が第３基準電圧〜第４基準電圧の範囲である場合には、ｃポイント（ｃ＞ｂ）を加算されるので、過電流が大きいほど、半導体素子が遮断されるまでの時間を短くすることができる。
【００２０】
請求項４の発明では、モニタ電圧が第４基準電圧を上回る場合には、累積カウント値に関係なく即時に半導体素子を遮断するので、デッドショート発生時のように、短時間内に過大な過電流が流れた場合に、確実に負荷回路を過電流による発熱から保護することができる。
【００２１】
請求項５の発明では、予め設定したサンプリング周期毎に累積カウント値へのポイント数の加算、或いは累積カウント値からのポイント数の減算が行われるので、このサンプリング周期を負荷に流れるパルス波形状の電流の周期よりも短く設定することにより、負荷電流の変化を確実に検出し、過電流が発生した場合にはいち早くこれを検出して半導体素子を保護することができる。
【００２２】
請求項６の発明では、半導体素子として用いられるＮ型ＭＯＳＦＥＴのゲート電圧ＶＧが、閾値未満である場合には、モニタ電圧をグランドレベルに低下させるので、Ｎ型ＭＯＳＦＥＴをオンとした直後には、モニタ電圧は出力されず、Ｎ型ＭＯＳＦＥＴが確実にオン状態となるまでの間は、累積カウント値のカウント処理を停止させることができる。従って、スイッチをオンとした直後に累積カウント値が変動することを防止できる。
【００２３】
請求項７の発明では、Ｎ型ＭＯＳＦＥＴのゲート電圧がドレイン電圧を上回り、且つ、ソース電圧が閾値電圧（Ｖref6）未満となった場合には、負荷ショートであると判断して半導体素子を遮断する。従って、Ｎ型ＭＯＳＦＥＴをオンとした直後に負荷ショートが発生した場合であっても、確実にこれを検出して半導体素子を遮断することができる。その結果、負荷回路を過電流による発熱から保護することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態に係る半導体素子の保護装置が接続された負荷回路の構成を示す回路図である。
【図２】本発明の一実施形態に係る半導体素子の保護装置の、各信号の変化を示す特性図である。
【図３】本発明の一実施形態に係る半導体素子の保護装置の、スイッチＳＷ１をオンとした直後の各信号の変化を示す特性図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の一実施形態に係る半導体素子の保護装置が搭載された負荷回路の構成を示す回路図である。同図に示すように、負荷回路は、直流電源ＶＢと、Ｎ型パワーＭＯＳＦＥＴ（Ｑ１；半導体素子、以下、「パワーＭＯＳＦＥＴ」と略す）と、負荷１１と、の直列接続回路で構成されており、パワーＭＯＳＦＥＴ（Ｑ１）のオン、オフを切り替えることにより、負荷１１の駆動、停止が制御される。
【００２６】
直流電源ＶＢは、例えば車両に搭載されるバッテリである。また、負荷１１は、例えば車両に搭載されるホーンであり、直流電圧が印加されると、所定のデューティ比（例えば、５０％）で電流が通電して鳴動する。従って、ホーンを駆動するための負荷回路には、周期的なパルス波形となる電流（これを「負荷電流ＩＬ」という）が流れることになる。
【００２７】
半導体素子の保護装置は、スイッチ回路１７と、駆動回路１２と、モニタ電圧生成回路（モニタ電圧生成手段）１３と、過電流検出回路（過電流検出手段）１４と、保護ロジック回路（カウント手段）１５と、負荷ショート検出回路１６と、遮断制御回路（遮断制御手段）１８、及びその他の電子部品で構成されている。
【００２８】
スイッチ回路１７は、スイッチＳＷ１及びオア回路ＯＲ１を備え、スイッチＳＷ１がオフのときには、オア回路ＯＲ１の一方の入力端子にＨレベルの信号が供給される。その結果、オア回路ＯＲ１の出力信号はＨレベルとなる。他方、スイッチＳＷ１がオンとされると、オア回路ＯＲ１の一方の入力端子にＬレベルの信号が供給され、後述するラッチ２６の出力信号がＬレベルである場合には、オア回路ＯＲ１の出力信号はＬレベルとなる。
【００２９】
駆動回路１２は、チャージポンプ１２１、トランジスタＭ４及びその他の電子部品を備えている。また、出力端子である点Ｐ３は抵抗Ｒ１０を介してパワーＭＯＳＦＥＴ（Ｑ１）のゲートに接続されている。そして、オア回路ＯＲ１の出力信号がＨレベルの場合には、トランジスタＭ４がオンとなって、点Ｐ３はＬレベルとなる。他方、オア回路ＯＲ１の出力信号がＬレベルの場合には、トランジスタＭ４がオフとなって、点Ｐ３よりゲート電圧ＶＧが出力される。該ゲート電圧ＶＧは、チャージポンプ１２１より出力される電圧が加算されるので、パワーＭＯＳＦＥＴ（Ｑ１）のドレイン電圧ＶＤよりも１０Ｖ程度高い電圧とされる。
【００３０】
モニタ電圧生成回路１３は、アンプＡＭＰ１と、比較器ＣＭＰ５と、ＭＯＳＦＥＴ（Ｍ１；以下、トランジスタＭ１という）と、ＭＯＳＦＥＴ（Ｍ２；以下、トランジスタＭ２という）と、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４、及び電源Ｖref5を備えている。アンプＡＭＰ１のプラス側入力端子は、抵抗Ｒ３、Ｒ１を介して、パワーＭＯＳＦＥＴ（Ｑ１）のドレイン（電圧ＶＤ）に接続され、マイナス側入力端子は、抵抗Ｒ２を介してパワーＭＯＳＦＥＴ（Ｑ１）のソース（電圧ＶＳ）に接続されている。ここで、パワーＭＯＳＦＥＴ（Ｑ１）のソースを点Ｐ１とし、抵抗Ｒ１とＲ２の接続点を点Ｐ２とする。
【００３１】
比較器ＣＭＰ５のプラス側入力端子は、電源Ｖref5を介してパワーＭＯＳＦＥＴ（Ｑ１）のドレインに接続され、マイナス側入力端子は、パワーＭＯＳＦＥＴ（Ｑ１）のゲートに接続されている。
【００３２】
アンプＡＭＰ１の出力端子はトランジスタＭ１のゲートに接続され、該トランジスタＭ１のドレインは点Ｐ２に接続され、ソースは点Ｐ５に接続され、この点Ｐ５は抵抗Ｒ４を介してグランドに接続され、且つ、過電流検出回路１４に接続されている。
【００３３】
比較器ＣＭＰ５の出力端子は、トランジスタＭ２のゲートに接続され、該トランジスタＭ２のドレインはアンプＡＭＰ１の出力端子に接続され、ソースはグランドに接続されている。
【００３４】
そして、該モニタ電圧生成回路１３は、点Ｐ５にモニタ電圧ＶＭＯ（負荷電流ＩＬに比例した大きさの電圧）を発生する。ここで、アンプＡＭＰ１は、パワーＭＯＳＦＥＴ（Ｑ１）のドレイン・ソース間に生じる電圧Ｖds（２つの主電極の端子間電圧）と、抵抗Ｒ１に生じる電圧が等しくなるように、トランジスタＭ１に流れる電流ＩＳを制御する。即ち、次の（１）式が成立する。
【００３５】
Ｒ１＊ＩＳ＝Ｒon′（＠Ｔch）＊ＩＬ      …（１）
但し、Ｒon′（＠Ｔch）は、パワーＭＯＳＦＥＴ（Ｑ１）の、温度Ｔchでのオン抵抗、ＩＬは負荷電流である。
【００３６】
また、抵抗Ｒ４に電流ＩＳが流れるので、点Ｐ５に発生するモニタ電圧ＶＭＯは、次の（２）式で示すことができる。
【００３７】
ＶＭＯ＝ＩＳ＊Ｒ４＝Ｒon′（＠Ｔch）＊ＩＬ＊（Ｒ４／Ｒ１）  …（２）
（２）式より、モニタ電圧ＶＭＯは、負荷電流ＩＬに比例した大きさの電圧となる。
【００３８】
他方、比較器ＣＭＰ５では、パワーＭＯＳＦＥＴ（Ｑ１）のゲート電圧ＶＧが（ドレイン電圧ＶＤ）＋Ｖref5よりも小さい場合には、その出力信号がＨレベルとなるので、モニタ電圧ＶＭＯは出力されない。即ち、パワーＭＯＳＦＥＴ（Ｑ１）のゲート入力信号が所定の閾値未満である場合には、モニタ電圧ＶＭＯをグランドレベルに低下させる。
【００３９】
過電流検出回路１４は、４個の比較器ＣＭＰ１〜ＣＭＰ４と、互いに直列接続された５個の抵抗Ｒ５〜Ｒ９を備えている。抵抗Ｒ５の一端はグランドに接続され、抵抗Ｒ５とＲ６の接続点（電圧Ｖref1；第１基準電圧）は、比較器ＣＭＰ１のマイナス側入力端子に接続され、抵抗Ｒ６とＲ７の接続点（電圧Ｖref2；第２基準電圧、他の基準電圧）は、比較器ＣＭＰ２のマイナス側入力端子に接続されている。更に、抵抗Ｒ７とＲ８の接続点（電圧Ｖref3；第３基準電圧、他の基準電圧）は、比較器ＣＭＰ３のマイナス側入力端子に接続され、抵抗Ｒ８とＲ９の接続点（電圧Ｖref4；第４基準電圧、他の基準電圧）は、比較器ＣＭＰ４のマイナス側入力端子に接続され、抵抗Ｒ９の一端はパワーＭＯＳＦＥＴ（Ｑ１）のドレインに接続されている。つまり、パワーＭＯＳＦＥＴ（Ｑ１）のドレイン電圧ＶＤを、５個の抵抗Ｒ５〜Ｒ９で分圧して、各電圧Ｖref1〜Ｖref4を生成している。
【００４０】
この際、Ｖref2＝２＊Ｖref1に設定する。従って、各電圧Ｖref1〜Ｖref4は、以下の（３）式を満足する。
【００４１】
（２＊Ｖref1）＝Ｖref2＜Ｖref3＜Ｖref4      …（３）
更に、電圧Ｖref2は、通常の負荷電流ＩＬがピーク電流（例えば、２０Ａ）となったときに生じるモニタ電圧ＶＭＯよりも高い電圧に設定する。
【００４２】
ここで、電圧Ｖref1は、以下の（４）式で示されることになる。
Ｖref1＝ＶＤ＊Ｒ５／（Ｒ５＋Ｒ６＋Ｒ７＋Ｒ８＋Ｒ９）    …（４）
この際、負荷電流ＩＬが最大電流ＩＬlimに達したときに、過電流が発生したことを検知するために、電圧Ｖref１を以下の（５）式が成立するように設定する。
【００４３】
Ｖref1≦Ｒon′（＠１５０）＊ＩＬlim＊（Ｒ４／Ｒ１）    …（５）
ここで、最大電流ＩＬlimは、負荷通電時のピーク電流よりも小さく、且つピーク電流の１／２以上となる電流に設定する。例えば、ピーク電流が２０Ａの場合には、最大電流ＩＬlimを１０Ａ以上、２０Ａ未満の値に設定する。また、（５）式の右辺は、負荷電流ＩＬがＩＬlimとなったときのモニタ電圧ＶＭＯを示している。
【００４４】
また、図１において、各比較器ＣＭＰ１〜ＣＭＰ４のプラス側入力端子は、点Ｐ５（電圧ＶＭＯ）に接続されている。ここで、比較器ＣＭＰ１の出力信号を第１過電流信号Ｓ１とし、比較器ＣＭＰ２の出力信号を第２過電流信号Ｓ２とし、比較器ＣＭＰ３の出力信号を第３過電流信号Ｓ３とし、比較器ＣＭＰ４の出力信号を第４過電流信号Ｓ４とする。
【００４５】
保護ロジック回路（カウント手段）１５は、４個のアンド回路ＡＮＤ１〜ＡＮＤ４と、４個のポイント指令部２１〜２４と、加減算器２５、及びサンプリングクロック回路２７を備えている。
【００４６】
アンド回路ＡＮＤ１の入力端子は比較器ＣＭＰ１の出力端子に接続され、アンド回路ＡＮＤ２の入力端子は比較器ＣＭＰ１及びＣＭＰ２の出力端子に接続され、アンド回路ＡＮＤ３の入力端子は比較器ＣＭＰ２及びＣＭＰ３の出力端子に接続され、アンド回路ＡＮＤ４の入力端子は比較器ＣＭＰ３及びＣＭＰ４の出力端子に接続されている。更に、各アンド回路ＡＮＤ１〜ＡＮＤ４の入力端子は、サンプリングクロック回路２７に接続されている。
【００４７】
アンド回路ＡＮＤ１の出力端子は、ポイント指令部２１を介して加減算器２５に接続される。該ポイント指令部２１は、後述するカウント累積値を１ポイント減算する指令を加減算器２５に出力する。
【００４８】
アンド回路ＡＮＤ２の出力端子は、ポイント指令部２２を介して加減算器２５に接続される。該ポイント指令部２２は、カウント累積値をａポイント（例えばａ＝１）加算する指令を加減算器２５に出力する。
【００４９】
アンド回路ＡＮＤ３の出力端子は、ポイント指令部２３を介して加減算器２５に接続される。該ポイント指令部２３は、カウント累積値をｂポイント（ｂ＞ａ、例えばｂ＝９）加算する指令を加減算器２５に出力する。
【００５０】
アンド回路ＡＮＤ４の出力端子は、ポイント指令部２４を介して加減算器２５に接続される。該ポイント指令部２４は、カウント累積値をｃポイント（ｃ＞ｂ、例えばｃ＝３６）加算する指令を加減算器２５に出力する。
【００５１】
加減算器２５は、カウンタ機能を備え各ポイント指令部２１〜２４より出力される加算指令、或いは減算指令に基づいて累積カウント値を変更する。そして、累積カウント値が予め設定した上限カウント値（本実施形態では一例として「２５５」としている）に達した場合に、過電流遮断信号Ｓ５を出力する。
【００５２】
サンプリングクロック回路２７は、所定の周期でクロック信号を出力する。この場合、クロック信号の周期は、負荷１１に通電されるパルス波形の電流の周期よりも短い時間に設定する。
【００５３】
上述の「ａ」の値は、負荷のデューティ比に応じて変更することが可能である。例えば、デューティ比３４〜５０％ではａ＝１、デューティ比２５〜３３％ではａ＝２、デューティ比２０〜２４％ではａ＝３、デューティ比１９％以下ではａ＝４、といったように、負荷１１のデューティ比に応じて「ａ」を１〜４の範囲で変更することができる。これは、パワーＭＯＳＦＥＴ（Ｑ１）の発熱量が電流の２乗に比例することに基づく。
【００５４】
また、上述の「ｂ」の値は、Ｖref3＝３＊Ｖref1に設定した場合には４〜１６の範囲で設定する。「ｃ」の値は、Ｖref3の倍率を４倍、Ｖref4の倍率を８倍に設定した場合には１６〜６４の範囲で設定する。
【００５５】
図１に示す遮断制御回路１８は、オア回路ＯＲ２及びラッチ２６を備えている。オア回路ＯＲ２は、３つの入力端子を備え、このうち一つ目の入力端子は、加減算器２５の出力端子が接続され、二つ目の入力端子は比較器ＣＭＰ４の出力端子が接続され、三つ目の入力端子は、後述する負荷ショート検出回路の点Ｐ４が接続される。従って、オア回路ＯＲ２の出力信号は、加減算器２５より過電流遮断信号Ｓ５が出力された場合、または比較器ＣＭＰ４の出力信号がＨレベルとなった場合（換言すれば、モニタ電圧ＶＭＯが電圧Ｖref4を超えた場合）、または点Ｐ４の電圧がＨレベルとなった場合（負荷ショート信号が出力された場合）に、ＬレベルからＨレベルに反転することになる。
【００５６】
該オア回路ＯＲ２の出力端子は、ラッチ２６を介して、オア回路ＯＲ１の入力端子に接続されている。
【００５７】
負荷ショート検出回路１６は、２つの比較器ＣＭＰ６、ＣＭＰ７と、３つの抵抗Ｒ１１〜Ｒ１３を備えている。抵抗Ｒ１１とＲ１２は互いに直列接続され、抵抗Ｒ１１の一端はトランジスタＭ３を介してパワーＭＯＳＦＥＴ（Ｑ１）のドレイン（電圧ＶＤ）に接続されている。また、抵抗Ｒ１２の一端はグランドに接続されている。
【００５８】
比較器ＣＭＰ６のプラス側入力端子は、パワーＭＯＳＦＥＴ（Ｑ１）のゲート（電圧ＶＧ）に接続され、マイナス側入力端子は、パワーＭＯＳＦＥＴ（Ｑ１）のドレインに接続され、出力端子は点Ｐ４に接続されている。比較器ＣＭＰ７のマイナス側入力端子は点Ｐ１に接続され、プラス側入力端子は、抵抗Ｒ１１とＲ１２の接続点（電圧Ｖref6）に接続され、出力端子は点Ｐ４に接続されている。
【００５９】
点Ｐ４は、オア回路ＯＲ２の入力端子に接続され、更に、抵抗Ｒ１３を介して５Ｖ電源に接続されている。
【００６０】
このような構成を有することにより、ゲート電圧ＶＧがドレイン電圧ＶＤを上回り、且つ、ソース電圧ＶＳが電圧Ｖref6（閾値電圧）未満に低下した場合に、負荷ショート信号を出力して、パワーＭＯＳＦＥＴ（Ｑ１）を遮断することができる。
【００６１】
［オン抵抗Ｒon′の設定］
次に、パワーＭＯＳＦＥＴ（Ｑ１）のオン抵抗Ｒon′の設定方法について説明する。なお、パワーＭＯＳＦＥＴ（Ｑ１）を駆動するパルス信号のデューティ比を５０％とする。
【００６２】
負荷回路が設置される環境の周囲温度が最高温度Ｔａmaxのときに、通常の負荷電流の最大値であるデューティ比５０％の周期的なパルス状電流の平均値（ピーク電流の１／２）以上で、ピーク電流未満となる電流ＩＬlim（これを、「最大電流ＩＬlim」とする）が流れて、パワーＭＯＳＦＥＴ（Ｑ１）の温度が許容限界となる１５０℃になるとすると、以下の（６）式が成立する。
【００６３】
Ｒth＊ＩＬlim2＊Ｒon（＠１５０）＝（１５０−Ｔａmax）    …（６）
ここで、Ｒon（＠１５０）はパワーＭＯＳＦＥＴ（Ｑ１）の、１５０℃でのオン抵抗であり、ＴａmaxはパワーＭＯＳＦＥＴ（Ｑ１）が設置される周囲温度の最大値を示し、ＲthはパワーＭＯＳＦＥＴ（Ｑ１）のチャネルの周辺雰囲気に対する定常熱抵抗を示す。
【００６４】
上記（６）式に基づき、以下の（７）式が成立するようにＲon′を設定すれば、Ｔａmax以下の周囲温度でＩＬlim以下の平均負荷電流ではチャネル温度が許容限界を超えることはなく、安全に使用することができることになる。
【００６５】
Ｒon′（＠１５０）≦（１５０−Ｔａmax）／（Ｒth＊ＩＬlim2）    …（７）
つまり、上記（７）式を満足するようなオン抵抗Ｒon′（＠１５０）となる半導体素子（例えば、パワーＭＯＳＦＥＴ）を使用すれば、通常電流が流れているときに半導体素子のチャネル温度が、該半導体素子の許容温度である１５０℃（Ｔｐ）に達することを回避できることになる。
【００６６】
次に、上述のように構成された本実施形態に係る半導体素子の保護装置の動作を、図２に示すタイミングチャートを参照して説明する。
【００６７】
［通常時の動作］
図２（ａ）に示すように、時刻ｔ０ではスイッチＳＷ１はオフとされているので、パワーＭＯＳＦＥＴ（Ｑ１）のゲート電圧ＶＧがＬレベルとなり、該パワーＭＯＳＦＥＴ（Ｑ１）はオフとなる。よって、図２（ｂ）に示すように負荷電流ＩＬは０Ａである。また、ゲート電圧ＶＧがＬレベルであるので、比較器ＣＭＰ５の出力信号はＨレベルとなり、トランジスタＭ２がオンとなり、トランジスタＭ１はオフとなるので、点Ｐ５に生じるモニタ電圧ＶＭＯは０ボルト（グランドレベル）となる。
【００６８】
従って、各比較器ＣＭＰ１〜ＣＭＰ４より出力される第１過電流信号Ｓ１〜第４過電流信号Ｓ４は全てＬレベルとなり、サンプリングクロック回路２７よりクロック信号が出力された場合には、アンド回路ＡＮＤ１の出力信号のみがＨレベルとなり、他のアンド回路ＡＮＤ２〜ＡＮＤ４の出力信号は全てＬレベルとなる。
【００６９】
よって、ポイント指令部２１より１ポイントの減算指令信号が加減算器２５に出力される。加減算器２５に設定されているカウンタの累積カウント値は初期的には０であるから、累積カウント値はマイナスとはならず、図２（ｄ）、（ｅ）に示すようにカウント値は０を維持する。
【００７０】
その後、図２（ａ）に示す時刻ｔ１でスイッチＳＷ１がオンとされると、パワーＭＯＳＦＥＴ（Ｑ１）のゲート電圧ＶＧが上昇し、ドレイン電圧ＶＤよりも１０Ｖ程度高い電圧となるので、パワーＭＯＳＦＥＴ（Ｑ１）がオンとなり、負荷１１に直流電源ＶＢより出力される電圧が印加され、図２（ｂ）に示すように負荷１１にパルス波形状に変化する電流ＩＬが流れる。その結果、負荷１１が駆動する。また、ゲート電圧ＶＧがドレイン電圧ＶＤに対して１０Ｖ程度高いので、比較器ＣＭＰ５の出力信号はＬレベルとなり、トランジスタＭ２はオフとなる。従って、上述したように点Ｐ５には、負荷電流ＩＬに比例した大きさのモニタ電圧ＶＭＯが発生する（上述の（２）式参照）。
【００７１】
また、図２（ｂ）に示すように、スイッチＳＷ１をオンとした直後には、突入電流によりパルス波形のピーク点の電流が通常時の３倍程度となる。この場合には、図２（ｃ）に示すようにモニタ電圧ＶＭＯは、電圧Ｖref3を超える。その結果、比較器ＣＭＰ３の出力信号がＨレベルに変化するので、サンプリングクロック回路２７より出力されるクロック信号に同期して、アンド回路ＡＮＤ４の出力信号がＨレベルとなる。このため、ポイント指令部２４よりｃポイント（ｃ＝３６）の加算指令信号が加減算器２５に出力され、該加減算器２５に設定されているカウンタの累積カウント値が「３６」加算される（図２（ｅ）参照）。
【００７２】
その後、図２（ｂ）に示すように突入電流は徐々に低下して通常電流に安定するので、モニタ電圧ＶＭＯは図２（ｃ）に示すように、徐々に低下して電圧Ｖref2とＶref1の間の電圧で安定する。その間、図２（ｇ）、（ｈ）に示すように、第２過電流信号Ｓ２、及び第３過電流信号Ｓ３はＬレベルとなり、図２（ｆ）に示すように、第１過電流信号Ｓ１はＨレベルとＬレベルがほぼ交互に変化するので、図２（ｄ）、（ｅ）に示すように、加減算器２５に設定されているカウンタの累積カウント値は１〜２ポイント程度の増減を繰り返して、徐々に減少する。従って、累積カウント値が上限カウント値「２５５」に達することはなく、パワーＭＯＳＦＥＴ（Ｑ１）のオン状態が継続される。
【００７３】
［過電流発生時の動作］
時刻ｔ３で、負荷１１にショートが発生した場合には、図２（ｂ）に示すように負荷電流ＩＬが最大電流ＩＬlimを超えて流れる。これに伴って、図２（ｃ）に示すようにモニタ電圧ＶＭＯは、継続して電圧Ｖref3を超える。従って、図２（ｆ）〜（ｈ）に示すように、第１過電流信号Ｓ１〜第３過電流信号Ｓ３は全てＨレベルとなるので、クロック信号が供給される毎にポイント指令部２４から３６ポイントの加算信号が出力される。
【００７４】
その結果、図２（ｄ）、（ｅ）に示すように、カウンタの累積カウント値は上限カウント値２５５に達するので、図２（ｊ）に示すように、時刻ｔ４の時点で加減算器２５より過電流遮断信号Ｓ５が出力され、オア回路ＯＲの入力信号がＨレベルとなるのでラッチ２６が作動して、該ラッチ２６の出力信号をＬレベルからＨレベルに切り換える。従って、オア回路ＯＲ１の出力信号がＨレベルとなり、トランジスタＭ４がオンとなるのでパワーＭＯＳＦＥＴ（Ｑ１）は遮断される。
【００７５】
即ち、モニタ電圧ＶＭＯが連続して電圧Ｖref2、或いは電圧Ｖref3を超えた場合には、過電流が発生しているものと判断して、パワーＭＯＳＦＥＴ（Ｑ１）をオフとすることにより、負荷１１を過電流による発熱から保護することができる。この場合、過電流の程度が大きいほど累積カウント値に加算されるポイント数が多くなるので、より早い時点で上限カウント値（例えば、２５５）に達してパワーＭＯＳＦＥＴ（Ｑ１）を遮断することができる。
【００７６】
つまり、過電流の程度に応じて変化する加算ポイントａ〜ｃを、標準となる電圧Ｖref1に対する倍率の２乗となる数値までの間の適当な値に設定することにより、過電流の度合いが大きい程パワーＭＯＳＦＥＴ（Ｑ１）を停止させるまでの遅れ時間を短くし、過電流の度合いが大きい場合には、より早い時点でパワーＭＯＳＦＥＴ（Ｑ１）を遮断して負荷回路の過熱を防止することができる。
【００７７】
また、例えばデッドショート発生時のように、過大な負荷電流ＩＬが流れ、モニタ電圧ＶＭＯが電圧Ｖref4を上回る場合には、比較器ＣＭＰ４の出力信号がＨレベルに変化するので、保護ロジック回路１５でカウントされる累積カウント値に関係なくオア回路ＯＲ２の出力がＨレベルとなり、パワーＭＯＳＦＥＴ（Ｑ１）を遮断する。即ち、デッドショート発生時等の過大な過電流が流れた場合には、即時にパワーＭＯＳＦＥＴ（Ｑ１）を遮断することにより、負荷１１、パワーＭＯＳＦＥＴ（Ｑ１）、及びこれらを接続する配線を確実に過電流から保護することができる。
【００７８】
なお、パワーＭＯＳＦＥＴ（Ｑ１）を遮断した後は、クロック信号が１パルス出力される毎に累積カウント値を１ポイントずつ減算しても良いし、遮断後にラッチ２６を解除し、且つ、累積カウント値をリセットするようにしても良い。
【００７９】
［スイッチＳＷ１をオンとした直後に負荷ショートが発生した場合の動作］
前述したように、スイッチＳＷ１をオンとし、パワーＭＯＳＦＥＴ（Ｑ１）のゲート電圧ＶＧが十分に上昇するまでの間は、トランジスタＭ２がオンとなってアンプＡＭＰ１の出力端子がグランドレベルとされるので、モニタ電圧ＶＭＯが出力されず、過電流の発生を検出することができない。
【００８０】
本実施形態では、このような場合においても、負荷ショート検出回路１６により負荷ショートの発生を検出して、パワーＭＯＳＦＥＴ（Ｑ１）を遮断する。以下、図３に示すタイミングチャートを参照して、詳細な動作について説明する。
【００８１】
図３（ａ）に示す時刻ｔ１０では、スイッチＳＷ１がオフとされているので、図３（ｂ）に示す電圧ＶＤ、ＶＧは共にゼロである。また、図３（ｃ）に示すように、負荷電流ＩＬは流れない。
【００８２】
時刻ｔ１１でスイッチＳＷ１をオンとすると、図３（ｂ）に示すように、ゲート電圧ＶＧが上昇を開始し、パワーＭＯＳＦＥＴ（Ｑ１）の閾値電圧を超えると、パワーＭＯＳＦＥＴ（Ｑ１）は徐々にオンとなり、ソースフォロワの動作原理でゲート電圧ＶＧの上昇に伴ってソース電圧ＶＳも上昇する。これに付帯して負荷電流ＩＬも上昇する（図３（ｃ）参照）。
【００８３】
ゲート電圧ＶＧは、時刻ｔ１２でドレイン電圧ＶＤを超えた後に更に上昇するが、ソース電圧ＶＳはパワーＭＯＳＦＥＴ（Ｑ１）に負荷電流ＩＬが流れることによる電圧降下分（即ち、ドレイン・ソース間電圧Ｖds）だけ、ドレイン電圧ＶＤよりも低い電圧で飽和する。
【００８４】
図１に示す比較器ＣＭＰ６の出力信号は、ゲート電圧ＶＧがドレイン電圧ＶＤを超えた時点（時刻ｔ１２）でＬレベルからＨレベルに変化する。負荷１１が正常な状態であれば（負荷ショートが発生していなければ）、ソース電圧ＶＳはドレイン電圧ＶＤよりも若干低い電圧であるので、例えば、次の（８）式が成立するように電圧Ｖref6（図１に示す抵抗Ｒ１１，Ｒ１２の接続点の電圧）を設定しておけば、比較器ＣＭＰ７はＬレベルからＨレベルに変化しない。
【００８５】
Ｖref6＝｛ＶＤ−（パワーＭＯＳＦＥＴ（Ｑ１）の閾値）｝／２      …（８）
（８）式のように設定することにより、図４（ｂ）に示す時刻ｔ１２でゲート電圧ＶＧがドレイン電圧ＶＤを上回ったときには、ソース電圧ＶＳが電圧Ｖref6を上回っているので、２つの比較器ＣＭＰ６、ＣＭＰ７の出力が共にＬレベルとなることはなく、図３（ｄ）に示すように負荷ショート信号は出力されず、オア回路ＯＲ２の入力端子にＨレベルの信号が入力されず、図３（ｆ）に示すようにオア回路ＯＲ１の出力信号はＬレベルが維持されるので、パワーＭＯＳＦＥＴ（Ｑ１）が遮断することはない。
【００８６】
次に、図３（ａ）に示す時刻ｔ１３で負荷ショートが発生し、その後、時刻ｔ１４でスイッチＳＷ１がオンとされると、前述したように、ゲート電圧ＶＧは上昇するが、負荷ショートが発生していることにより、ソースとグランドとの間の抵抗がほぼ０Ωの低抵抗となっているので、ソース電圧ＶＳは正常時のように上昇することができなくなる。つまり、図３（ｂ）に示すように、ソース電圧ＶＳが電圧Ｖref6を超えることができない。
【００８７】
従って、図３（ｂ）に示す時刻ｔ１５の時点で、ゲート電圧ＶＧがドレイン電圧ＶＤを上回って比較器ＣＭＰ６の出力信号がＨレベルに変化したときに、ソース電圧ＶＳが電圧Ｖref6を上回っておらず、２つの比較器ＣＭＰ６、ＣＭＰ７の出力信号は共にＨレベルとなる。このため、図３（ｄ）に示すように、負荷ショート信号が出力され、オア回路ＯＲ１の出力信号がＨレベルに変化し、図３（ｅ）に示すようにラッチ２６の出力信号がＨレベルとなり、図３（ｆ）に示すようにオア回路ＯＲ１の出力信号がＨレベルに切り換えられるので、パワーＭＯＳＦＥＴ（Ｑ１）が遮断される。
【００８８】
こうして、モニタ電圧ＶＭＯが出力されていないときに負荷１１にショートが発生した場合であっても、確実にパワーＭＯＳＦＥＴ（Ｑ１）を遮断して負荷１１、パワーＭＯＳＦＥＴ（Ｑ１）及び接続用の電線を過電流による発熱から保護することができることになる。
【００８９】
このようにして、本実施形態に係る半導体素子の保護装置では、上述した（７）式が成立するオン抵抗Ｒon′（＠１５０）を有する半導体素子（パワーＭＯＳＦＥＴ（Ｑ１））を用い、このパワーＭＯＳＦＥＴ（Ｑ１）をオン、オフ制御して、５０％のデューティ比で通電する負荷１１の駆動、停止を切り替えるようにしている。従って、過電流が発生した場合であっても、パワーＭＯＳＦＥＴ（Ｑ１）のチャネル温度が１５０℃（許容温度）に達する前の時点で確実に該パワーＭＯＳＦＥＴ（Ｑ１）を遮断して、負荷回路を保護することができる。
【００９０】
また、上述した（７）式では、最大電流ＩＬlimを、ピーク電流の１／２以上でピーク電流未満となる電流値に設定している。例えば、パルス波形状に変化する電流のピーク値が２０Ａであり、デューティ比が５０％である場合には、最大電流ＩＬlimを１０Ａ以上、２０Ａ未満に設定するので、電流容量をピーク電流よりも低い電流に設定することができる。このため、従来よりも高いオン抵抗のパワーＭＯＳＦＥＴ（Ｑ１）を用いることができ、パワーＭＯＳＦＥＴ（Ｑ１）の小型軽量化を図ることができ、装置全体としてコストダウンに寄与することができる。
【００９１】
また、パワーＭＯＳＦＥＴ（Ｑ１）のドレイン・ソース間電圧Ｖdsを検出し、この電圧Ｖdsに比例したモニタ電圧ＶＭＯを生成し、該モニタ電圧ＶＭＯと各電圧Ｖref1〜Ｖref4を比較することにより、累積カウント値に加算、或いは減算するポイント数を決定している。即ち、モニタ電圧ＶＭＯがＶref1未満である場合には、累積カウント値を１ポイント減算し、Ｖref1〜Ｖref2の範囲内である場合には１ポイント加算し、Ｖref2〜Ｖref3の範囲内である場合には９ポイント加算し、Ｖref3〜Ｖref4の範囲内である場合には３６ポイント加算する。従って、過電流の度合いが大きいほど１回のサンプリング周期（クロック信号が出力される周期）毎にカウントされるポイント数が多くなり、より早い時点で上限カウント値に達する。このため、過電流の度合いが大きいほどより早い時点でパワーＭＯＳＦＥＴ（Ｑ１）を遮断することができ、負荷回路を過電流による過熱から保護することができる。
【００９２】
更に、モニタ電圧ＶＭＯが電圧Ｖref4以上である場合には、累積カウント値に関係なくパワーＭＯＳＦＥＴ（Ｑ１）を遮断するので、負荷１１にデッドショートが発生した場合等には、即時に負荷回路を遮断してパワーＭＯＳＦＥＴ（Ｑ１）、負荷１１、及び接続用の配線を過熱から保護することができる。
【００９３】
また、スイッチＳＷ１がオンとされた直後で、モニタ電圧ＶＭＯが出力されていないときに負荷ショートが発生した場合であっても、負荷ショート検出回路１６の動作により、確実に負荷ショートを検出してパワーＭＯＳＦＥＴ（Ｑ１）を遮断し、負荷回路を保護することができる。即ち、負荷１１が正常である場合には、スイッチＳＷ１をオンとするとゲート電圧ＶＧの上昇に伴ってソース電圧ＶＳが上昇するが、負荷ショートが発生している場合には、ゲート電圧ＶＧが上昇してもソース電圧ＶＳはほとんど上昇しないので、比較器ＣＭＰ７によりソース電圧ＶＳの変化を監視することにより、負荷ショートの発生を確実に検出することができ、負荷回路を過電流による過熱から保護することができる。
【００９４】
以上、本発明の半導体素子の保護装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
【００９５】
例えば、上述した実施形態では、パワーＭＯＳＦＥＴ（Ｑ１）のドレイン電圧ＶＤを基準として電圧Ｖref6を生成したが、本発明はこれに限定されるものではなく、例えば、ソース電圧ＶＳを基準として生成しても良い。
【００９６】
また、本実施形態では、オア回路ＯＲ２の出力信号がＨレベルとなった場合に、ラッチ２６がラッチされてパワーＭＯＳＦＥＴ（Ｑ１）を遮断する構成としたが、本発明はこれに限定されるものではなく、オア回路ＯＲ２の出力信号がＨレベルとなった回数をカウントし、連続して複数回（例えば、２回）Ｈレベルとなった場合にラッチ２６をラッチさせる構成とすることもできる。このような構成とすることにより、ノイズ等に起因するパワーＭＯＳＦＥＴ（Ｑ１）の誤遮断を防止することができる。
【００９７】
更に、本実施形態では、保護ロジック回路１５でカウントされる累積カウント値の上限カウント値を２５５とし、ポイントａを１、ｂを９、ｃを３６としたが、本発明はこれに限定されない。
【００９８】
また、本実施形態では、電圧を印加した際に所定のデューティ比で通電して駆動する負荷として、車両に搭載されるホーンを例に挙げて説明したが、本発明はこれに限定されるものではなく、所定のデューティ比で通電して駆動する他の負荷についても適用することができる。
【産業上の利用可能性】
【００９９】
本発明は、所定のデューティ比で通電して駆動する負荷を有する負荷回路において、スイッチ用の半導体素子を保護する保護回路として利用することができる。
【符号の説明】
【０１００】
１１  負荷
１２  駆動回路
１３  モニタ電圧生成回路（モニタ電圧生成手段）
１４  過電流検出回路
１５  保護ロジック回路（カウント手段）
１６  負荷ショート検出回路
１７  スイッチ回路
１８  遮断制御回路
２１〜２４  ポイント指令部
２５  加減算器
２６  ラッチ
２７  サンプリングクロック回路
１２１  チャージポンプ
ＶＢ  直流電源
ＣＭＰ１〜ＣＭＰ７  比較器
ＡＭＰ１  アンプ
Ｑ１  Ｎ型パワーＭＯＳＦＥＴ（半導体素子）
Ｍ１〜Ｍ４  ＭＯＳＦＥＴ（トランジスタ）
ＡＮＤ１〜ＡＮＤ４  アンド回路
ＯＲ１，ＯＲ２  オア回路
ＡＮＤ１〜ＡＮＤ４  アンド回路
ＳＷ１  スイッチ
【図１】
2010278866.tif 000003
【図２】
2010278866.tif 000004
【図３】
2010278866.tif 000005