(57)【要約】【課題】基板電気検査装置のスキャナのチャンネル数が不足した場合でも基板検査治具の増加および検査回数の増加をせずに被検査基板の電気検査を行えるようにする。【解決手段】基板電気検査装置で検査する被検査基板の配線パターンの検査点に接触させるプローブピンと前記プローブピンに電気接続する端子を有するコネクタとから構成される基板検査治具であって、複数の前記プローブピンのうちの一つを順番に選択して前記コネクタの１つの端子に電気接続させる選択回路を有する基板検査治具を用いることで基板電気検査装置のスキャナへ接続するチャンネル数を低減する。【選択図】    図３
2010197134.tif 000002
【特許請求の範囲】
【請求項１】
基板電気検査装置で検査する被検査基板の配線パターンの検査点に接触させるプローブピンと前記プローブピンに電気接続する端子を有するコネクタとから構成される基板検査治具であって、複数の前記プローブピンのうちの一つを順番に選択して前記コネクタの１つの端子に電気接続させる選択回路を有することを特徴とする基板検査治具。
【請求項２】
請求項１に記載の基板検査治具であって、前記選択回路が半導体集積回路から成ることを特徴とする基板検査治具
【請求項３】
請求項１に記載の基板検査治具であって、前記選択回路に接続するプローブピンは、複数の検査点を有するネットの１つの検査点に接触させるように配置し、前記選択回路を介さずに前記コネクタの端子に接続するプローブピンの少なくとも１つを前記ネットの他の検査点に接触させるように配置したことを特徴とする基板検査治具。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線板などの被検査基板に形成された配線パターンの導通を電気的に検査する基板電気検査装置の基板検査治具に関するものである。
【背景技術】
【０００２】
複数の配線パターン２を有するプリント配線板（被検査基板）の導通検査は、検査対象となるパターンの端部に設けられた電極パッド等の検査点に電圧または電流を印加することでパターンの抵抗値を測定し、ある設定された閾値に対して良否判定が行われる。このような導通検査を行う装置としては、特許文献１のように被検査基板の複数の検査点に同時に針状のプローブピンを接触させ、電圧または電流を印加し検査を行うものが知られている。
【０００３】
図１にこの基板電気検査装置で検査する被検査基板１の配線パターン２の一例を断面の模式図で示す。この配線パターン２には、被検査基板１の上面に１０１から１０６の６箇所の上側検査点と、下面に２０１から２０４の４箇所の下側検査点があるものとする。図１の被検査基板１では、検査すべき配線パターン２の回路網（ネット）が４つ存在している。回路網（ネット）とは、電気接続されて同電位となっている配線パターン２の群である。図１の被検査基板１の場合は、２点間の導通検査をする検査点の組み合わせは、２０１−１０１間、２０２−１０２間、２０２−１０３間、２０３−１０４間、２０３−１０５間、２０４−１０６間の６通りがある。この検査点間の導通検査は、検査点間が導通することをチェックする導通チェックと、検査点間が絶縁されていることをチェックする絶縁チェックのために導通を検査するものである。
【０００４】
図２は図１の被検査基板１を検査する基板電気検査装置の模式図である。被検査基板１の各上側検査点１０１〜１０６に接触させる上側治具プローブピン３０１から３０６が割り当てられ、各下側検査点２０１〜２０４に接触させる下側治具プローブピン４０１から４０４が割り当てられ、各プローブピンの先端は各検査点に正確に接触するよう支持体３によって支持されている。各プローブピンの他端は信号ケーブルと導通しており、基板検査治具の支持板４に取り付けられたコネクタ５を介してスキャナ６に接続され、検査対象の信号が順次選択される。選択された信号には直流電流源７によって電流が印加され、電圧計８で電圧を測定することで抵抗値を算出する。このプローブピンと支持体３と支持板４とコネクタ５とが一体となった構造物が基板検査治具である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２８１４０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
プリント配線板においても最近は高密度化が進み、それに伴いプリント配線板（被検査基板１）の検査点も以前と比べ増加している。これに対し基板検査治具は被検査基板１ごとに検査点の数と位置が相違するため、被検査基板１ごとに専用に作製する。基板検査治具は、被検査基板１の検査点が増せばプローブピンを検査点の数だけ増して設置して製造する。一方、基板電気検査装置のスキャナ６はチャンネル数を固定したスキャナ６を用いるので、チャンネル数が不足する場合がある。そのような場合の対処方法は以下の手法で対処していた。（ａ）基板検査治具を複数台準備し検査を複数回実行することによって対処する方法。この手法では、工数増加及びコストアップにつながるという欠点がある。（
ｂ）スキャナ６の増設によっても対処する方法。この手法では、スキャナ６は非常に高額な部品でありこれもコストアップにつながてしまう欠点がある。特許文献１に記載された方法では、検査時間の短縮はできるものの、スキャナ６のチャンネル数が不足した場合には基板検査治具を複数台準備し複数回検査を行わなければならず、工数が増加しコストアップする欠点がある。
【０００７】
そこで本発明は、基板電気検査装置のスキャナ６のチャンネル数が不足した場合でも基板検査治具の増加および検査回数の増加をせずに被検査基板１の電気検査を行えるようにすることを課題とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明は、基板電気検査装置で検査する被検査基板の配線パターンの検査点に接触させるプローブピンと前記プローブピンに電気接続する端子を有するコネクタとから構成される基板検査治具であって、複数の前記プローブピンのうちの一つを順番に選択して前記コネクタの１つの端子に電気接続させる選択回路を有することを特徴とする基板検査治具である。
【０００９】
また、本発明は、上記の基板検査治具であって、上記選択回路が半導体集積回路から成ることを特徴とする基板検査治具である。
【００１０】
また、本発明は、上記の基板検査治具であって、上記選択回路に接続するプローブピンは、複数の検査点を有するネットの１つの検査点に接触させるように配置し、上記選択回路を介さずに上記コネクタの端子に接続するプローブピンの少なくとも１つを前記ネットの他の検査点に接触させるように配置したことを特徴とする基板検査治具である。
【発明の効果】
【００１１】
本発明によれば、被検査基板１の検査点数が基板電気検査装置のスキャナ６のチャンネル数を越えた場合であっても、基板検査治具および検査回数の増加を抑制することができる。またスキャナ６の増設に伴うコストアップを抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】被検査基板の断面の模式図である。
【図２】被検査基板を検査する基板検査治具および基板電気検査装置の模式図である。
【図３】本発明の実施例の基板検査治具の模式図である。
【図４】本発明の実施例の基板検査治具に搭載する選択回路の回路図である。
【図５】本発明の実施例の選択回路の動作のタイミングチャートである。
【発明を実施するための形態】
【００１３】
本発明を実施するための形態を図３から図５を用いて説明する。図３に、本実施形態の基板検査治具を示す。本実施形態では、この基板検査治具を接触させる被検査基板１の検査点が１０箇所あるものとした場合に、スキャナ６のチャンネル数が、その検査点の数より少ない６個のチャンネル数しかない場合における本発明の実施の形態を説明する。
【００１４】
本実施形態の基板検査治具は、１０箇所の検査点を検査するための１０本のプローブピン５０１から５１０を有し、それらが支持体３で固定されている。プローブピンの他端は信号ケーブルに接続され、プローブピン５０１から５０５の信号端子は直接コネクタ５に電気接続し、検査時に基板電気検査装置のスキャナ６に電気接続する。一方、プローブピン５０６から５１０の信号端子は選択回路９の入力端子Ｆ５０６からＦ５１０に接続する。
【００１５】
図４に選択回路９の回路図の一例を示す。選択回路９は、Ｃｌｏｃｋ信号で駆動するＤ−ＦＦ（フリップフロップ）回路１０を、その出力端子をＡＮＤ回路１１の入力端子に接続し、ＡＮＤ回路１１の他の入力端子に、Ｒｅｓｅｔ信号を反転したインバータ回路の出力端子を接続する。そしてＡＮＤ回路１１の出力端子を次段のＤ−ＦＦ回路１０に接続することで、５段接続した５ビットのカウンタ回路を構成する。図５に示すようにＲｅｓｅｔ信号およびＣｌｏｃｋ信号を選択回路９に入力することで、５ビットのカウンタ回路の出力端子Ｑ１からＱ５の出力信号が順次Ｈ出力となる。
【００１６】
選択回路９の５ビットのカウンタ回路の出力信号Ｑ１からＱ５を、各インバータ回路１４の入力端子に接続し、また、カウンタ回路の出力信号Ｑ１からＱ５と各インバータ回路１４の出力端子の逆相信号とをトランスファーゲート１３のスイッチ制御信号入力端子に入力させる。トランスファーゲート１３のスイッチ端子には、プローブピン５０６から５１０に接続する入力端子Ｆ５０６からＦ５１０を接続し、図５のＳ５０６からＳ５１０のタイミングでスイッチ制御信号入力端子にカウンタ回路の出力信号Ｑ１からＱ５を加えることで、トランスファーゲート１３のスイッチ端子を順次、選択回路９の一本の出力端子Ｔ５００に導通させる。そして、その出力端子Ｔ５００を基板検査治具のコネクタ５の一本の端子に電気接続する。コネクタ５には、プローブピン５０１から５０５の信号端子に接続する５本の端子と、トランスファーゲート１３の出力端子Ｔ５００に接続する一本の端子との６本の端子を設ける。そして、基板検査治具のコネクタ５の６本の端子は、基板電気検査装置のスキャナ６の入力端子に接続され、順次導通検査を実施する。また、コネクタ５の端子は、更に、選択回路９の、駆動電源端子、Ｃｌｏｃｋ信号端子、Ｒｅｓｅｔ信号端子に接続する端子を加え、それらの端子もスキャナ６に接続することでトランスファーゲート１３の切り替えをスキャナ６に制御させる。
【００１７】
本発明では、選択回路９に接続する検査点は同時には１箇所のみが選択されるため、その検査点同士の導通検査ができない。この問題により、絶縁するべきネット同士の短絡不良をチェックする絶縁チェックが行われないことを回避するため、選択回路９の入力端子Ｆ５０６からＦ５１０に電気接続するプロ−ブピンは、それが接する検査点を、複数の検査点を含むネットの検査点に限定するように配置することが望ましい。その理由は、検査点が１箇所しかないネット２つを選択回路９に接続した場合、その２つのネット同士の導通検査ができないので、その２つのネット同士の絶縁チェックができず、絶縁チェックが完璧なものではなくなってしまう可能性があるからである。通常、被検査基板１の電気検査は導通チェックとともに絶縁チェックも実施される。絶縁チェックは、検査対象のネットがその他全てのネットに対し絶縁が保たれているかをチェックする。しかし選択回路９に接続する検査点同士では絶縁チェックが実施されない問題がある。この問題は、選択回路９に接続するプロ−ブピンの接触する検査点を電源またはグラウンドなど複数の検査点を持つ配線パターン２のネットの検査点に限定し、そのネットの複数の検査点のうち最低１点に接触するプローブピンは選択回路９を介さずにコネクタ５に接続するようにプローブピンを基板検査治具に配置することで回避できる。
【００１８】
また図４の選択回路９は、半導体電子回路が望ましく、省スペースを実現するためにはＬＳＩ部品とすることが特に望ましい。その場合、ＬＳＩ部品におけるカウンタ回路の段数は任意としておき必要な段数だけ使用するようにすればＬＳＩ部品を汎用品として使用することができ基板検査治具のコストを低減できる効果がある。
【産業上の利用可能性】
【００１９】
本発明は、被検査基板１などに形成された配線パターン２の導通を電気的に検査する基板検査治具に利用可能である。
【符号の説明】
【００２０】
１・・・被検査基板
２・・・配線パターン
３・・・支持体
４・・・支持板
５・・・コネクタ
６・・・スキャナ
７・・・直流電流源
８・・・電圧計
９・・・選択回路
１０・・・Ｄ−ＦＦ回路
１１・・・ＡＮＤ回路
１２、１４・・・インバータ回路
１３・・・トランスファーゲート
１０１〜１０６・・・（上側）検査点
２０１〜２０４・・・（下側）検査点
３０１〜３０６・・・（上側治具）プローブピン
４０１〜４０４・・・（下側治具）プローブピン
５０１〜５１０・・・プローブピン
Ｆ５０６、Ｆ５０７、Ｆ５０８、Ｆ５０９、Ｆ５１０・・・プローブピン５０６から５１０に接続する選択回路の入力端子
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５・・・カウンタ回路の出力信号
Ｔ５００・・・選択回路９の出力端子
Ｓ５０６〜Ｓ５１０・・・５０６から５１０の信号をＴ５００へ導通させるタイミング
【図１】
2010197134.tif 000003
【図２】
2010197134.tif 000004
【図３】
2010197134.tif 000005
【図４】
2010197134.tif 000006
【図５】
2010197134.tif 000007