(57)【要約】【課題】試験結果情報の中から、ユーザーが必要としている特定の情報だけを抽出して、試験結果情報管理装置に出力することにより、試験結果情報の出力時間の短縮を図る。【解決手段】複数の被試験デバイスに対してバーンイン試験を行うバーンイン装置は、前記バーンイン試験を行い、このバーンイン試験に対する前記被試験デバイスの試験結果に関する情報である試験結果情報が格納される試験結果格納部と、前記試験結果格納部に格納されている前記試験結果情報から、特定の情報を抽出し、この抽出した情報だけを、試験結果情報管理装置に送信する、情報抽出送信部と、を備えて構成されている。【選択図】図５
2010175396.tif 000002
【特許請求の範囲】
【請求項１】
複数の被試験デバイスに対してバーンイン試験を行うバーンイン装置であって、
前記バーンイン試験を行い、このバーンイン試験に対する前記被試験デバイスの試験結果に関する情報である試験結果情報が格納される試験結果格納部と、
前記試験結果格納部に格納されている前記試験結果情報から、特定の情報を抽出し、この抽出した情報だけを、試験結果情報管理装置に送信する、情報抽出送信部と、
を備えることを特徴とするバーンイン装置。
【請求項２】
前記情報抽出送信部と前記試験結果情報管理装置との間のデータ転送速度は、前記情報抽出送信部と前記試験結果格納部との間のデータ転送速度より、遅い、ことを特徴とする請求項１に記載のバーンイン装置。
【請求項３】
前記試験デバイスは、ブロック単位で、不良ブロックであるか否かを管理することが可能な半導体記憶装置であり、
前記試験結果格納部には、ブロック単位で、前記試験結果情報が格納され、
前記試験結果情報には、そのブロックが、前記バーンイン試験により不良ブロックになったか否かを示す不良ブロック特定情報が含まれており、
前記情報抽出送信部は、前記試験結果情報の中から、前記不良ブロック特定情報を抽出し、前記試験結果情報管理装置に送信する、
ことを特徴とする請求項２に記載のバーンイン装置。
【請求項４】
前記試験結果情報は８ビットで構成されており、そのうちの１ビットが前記不良ブロック特定情報である、ことを特徴とする請求項３に記載のバーンイン装置。
【請求項５】
複数の被試験デバイスに対してバーンイン試験を行うバーンイン装置の制御方法であって、
前記バーンイン試験を行い、このバーンイン試験に対する前記被試験デバイスの試験結果に関する情報である試験結果情報を、試験結果格納部に格納するステップと、
前記試験結果格納部に格納されている前記試験結果情報から、特定の情報を抽出し、この抽出した情報だけを、試験結果情報管理装置に送信するステップと、
を備えることを特徴とするバーンイン装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バーンイン装置に関し、特に、被試験デバイスにバーンイン試験を行った際に得られた試験結果情報のうち、特定の情報を迅速に試験結果情報管理装置に転送することのできるバーンイン装置に関する。
【背景技術】
【０００２】
電子部品等の半導体装置の初期不良を顕在化し、初期故障品の除去を行うためのスクリーニング試験の一種であるバーンイン（Burn-In）試験を行う装置として、バーンイン装置が知られている。このバーンイン装置は半導体テスト装置の一種であり、被試験デバイス（Device Under Test）である半導体装置を複数装着したバーンインボードをバーンイン装置内に収容し、被試験デバイスに、電圧を印加して電気的ストレスを与えるとともに、恒温槽内部の空気を加熱して所定の温度の熱ストレスを与えることにより、初期不良を顕在化させる。また、このバーンイン試験においては、被試験デバイスに、所定のテスト信号を供給して、被試験デバイスの動作テストを行い、被試験デバイスが正常に動作しているかどうかを試す試験を行う。
【０００３】
このようなバーンイン装置では、数時間から数十時間に亘る長時間のバーンイン試験が行われることから、試験効率を向上させるために、複数の被試験デバイスを１枚のバーンインボードに挿入するとともに、このバーンインボードを複数毎、バーンイン装置に収納して、バーンイン試験を行うのが一般的である（例えば、特許文献１：特開２００５−２６５６６５号公報参照）。
【０００４】
このバーンイン試験において、被試験デバイスがフラッシュメモリー等の半導体記憶装置である場合には、不良ビットが所定数以上発生したブロックをバッドブロック（不良ブロック）として抽出して、試験結果情報管理装置であるテスト制御装置に出力し、ユーザーは、このバッドブロック情報に基づいて、被試験デバイスの該当ブロックをマスクして、不使用ブロックとして半導体記憶装置に設定する。
【０００５】
このバッドブロック情報を含む試験結果情報は、バーンイン試験において生成され、バーンイン装置における所定の格納部に格納されるが、バーンイン試験終了後に、所定の格納部からテスト制御装置に一括して出力される。ところが、バーンイン試験で一度に試験される被試験デバイスの数が多いことから、この試験結果情報の出力に時間がかかってしまうという問題がある。
【０００６】
しかし、試験結果情報の中には、誤り訂正符号（ＥＣＣ：Error Correction Code）を用いたエラー訂正に関する情報や、ページフェイルに関する情報など、バッドブロックであるか否かを特定する情報以外の情報も含まれており、必ずしもすべての情報をユーザーが必要としていない場合もある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−２６５６６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで本発明は、前記課題に鑑みてなされたものであり、試験結果情報の中から、ユーザーが必要としている特定の情報だけを抽出して、試験結果情報管理装置に出力することにより、試験結果情報の出力時間の短縮を図ることを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明に係るバーンイン装置は、
複数の被試験デバイスに対してバーンイン試験を行うバーンイン装置であって、
前記バーンイン試験を行い、このバーンイン試験に対する前記被試験デバイスの試験結果に関する情報である試験結果情報が格納される試験結果格納部と、
前記試験結果格納部に格納されている前記試験結果情報から、特定の情報を抽出し、この抽出した情報だけを、試験結果情報管理装置に送信する、情報抽出送信部と、
を備えることを特徴とする。
【００１０】
この場合、前記情報抽出送信部と前記試験結果情報管理装置との間のデータ転送速度は、前記情報抽出送信部と前記試験結果格納部との間のデータ転送速度より、遅い、ようにしてもよい。
【００１１】
この場合、前記試験デバイスは、ブロック単位で、不良ブロックであるか否かを管理することが可能な半導体記憶装置であり、
前記試験結果格納部には、ブロック単位で、前記試験結果情報が格納され、
前記試験結果情報には、そのブロックが、前記バーンイン試験により不良ブロックになったか否かを示す不良ブロック特定情報が含まれており、
前記情報抽出送信部は、前記試験結果情報の中から、前記不良ブロック特定情報を抽出し、前記試験結果情報管理装置に送信するようにしてもよい。
【００１２】
この場合、前記試験結果情報は８ビットで構成されており、そのうちの１ビットが前記不良ブロック特定情報であるようにしてもよい。
【００１３】
本発明に係るバーンイン装置の制御方法は、
複数の被試験デバイスに対してバーンイン試験を行うバーンイン装置の制御方法であって、
前記バーンイン試験を行い、このバーンイン試験に対する前記被試験デバイスの試験結果に関する情報である試験結果情報を、試験結果格納部に格納するステップと、
前記試験結果格納部に格納されている前記試験結果情報から、特定の情報を抽出し、この抽出した情報だけを、試験結果情報管理装置に送信するステップと、
を備えることを特徴とする。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係るバーンイン装置の全体的な正面図。
【図２】図１のバーンイン装置にバーンインボードを収納した状態における内部構成の一例を説明するための正面レイアウト図。
【図３】図１のバーンイン装置において、テスト信号及びバッドブロック情報の送受に関する部分の内部構成の一例を説明するブロック図。
【図４】図１のバーンイン装置のチャンバに収納されるバーンインボードの平面レイアウト図。
【図５】図３のドライバーボードにおけるバッドブロックメモリーに関する平面レイアウト図。
【図６】フォーマット変換回路が、バッドブロックメモリーに格納されているバッドブロック情報から、バッドブロックフラグだけを抽出して、テスト制御装置に出力する様子を説明する図。
【図７】バッドブロックメモリーに格納されたバッドブロック情報のデータフォーマットの一例を示す図。
【図８】図５に示したフォーマット変換回路の内部構成の一例を示す図。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、本発明の実施形態を説明する。なお、以下に説明する実施形態は、本発明の技術的範囲を限定するものではない。
【００１６】
図１は、本発明の一実施形態に係るバーンイン装置１０の全体的な正面図であり、ドア２０を閉じた状態を示している。図２は、バーンイン装置１０の内部構成の要部を説明するための正面レイアウト図であり、バーンイン装置１０にバーンインボードＢＩＢを挿入した状態を示している。これら図１及び図２に示したバーンイン装置１０は、半導体テスト装置の一例である。
【００１７】
図１及び図２に示すように、本実施形態に係るバーンイン装置１０の内部には、断熱壁３０で区画された空間により、チャンバ４０が形成されている。このチャンバ４０の内部には、１又は複数のバーンインボードＢＩＢが収納される。
【００１８】
本実施形態においては、図２に示すように、キャリアラックＣＲごと、バーンインボードＢＩＢがチャンバ４０に収納される。すなわち、各キャリアラックＣＲには、バーンインボードＢＩＢを支持するためのスロット５０が形成されており、このスロット５０にバーンインボードＢＩＢを挿入した状態で、チャンバ４０にキャリアラックＣＲが格納される。本実施形態においては、１つのキャリアラックＣＲには、１５枚のバーンインボードＢＩＢを挿入することが可能であるように構成されている。
【００１９】
また、本実施形態においては、４台のキャリアラックＣＲを、チャンバ４０に格納することが可能なように構成されている。したがって、４台のキャリアラックＣＲをチャンバ４０内に収納することにより、合計６０枚のバーンインボードＢＩＢを、チャンバ４０内に収納することが可能である。但し、このチャンバ４０内に収納可能なキャリアラックＣＲの台数や配置、キャリアラックＣＲ内のバーンインボードＢＩＢの枚数や配置は、任意に変更可能である。
【００２０】
さらには、キャリアラックＣＲを用いることなく、バーンインボードＢＩＢを直接、チャンバ４０内に収納するようにしてもよい。この場合、チャンバ４０内にスロット５０を形成し、このスロット５０にバーンインボードＢＩＢを直接挿入することとなる。
【００２１】
図１に示すように、このバーンイン装置１０には、２枚のドア２０が設けられており、ドア２０を開状態にすることにより、キャリアラックＣＲをチャンバ４０から出し入れできるようになる。また、このドア２０にも断熱材が組み込まれており、ドア２０を閉状態にすることにより、周囲から熱的に遮断された空間であるチャンバ４０が構成される。
【００２２】
さらに、図２に示すように、本実施形態に係るバーンイン装置１０には、加熱ヒーター６０と、冷却ユニット７０が設けられている。また、チャンバ４０内には、その左側、上側、右側と延びる空気循環ダクトＤＴが設けられており、この空気循環ダクトＤＴに設けられたファン８０により、空気循環ダクトＤＴ内の空気が循環し、チャンバ内の温度が均一になるように空気が循環、攪拌するように構成されている。
【００２３】
冷却ユニット７０は、２台の冷却コンプレッサ７２と、２台の熱交換器７４とにより、構成されている。本実施形態においては、この冷却ユニット７０は、水冷式の冷却方式を採用している。このため、冷却コンプレッサ７２は、冷却水を循環するためのコンプレッサであり、熱交換器７４は、冷却水の冷熱を、チャンバ４０の内部の空気と交換するための交換器である。２台の熱交換器７４は、空気循環ダクトＤＴ内に設けられている。このため、ファン７０により空気を循環させることにより、循環された空気が熱交換器７４で冷却され、チャンバ４０の内部の温度を下げることができる。
【００２４】
また、ヒーター６０は、例えば電熱ヒーターにより構成されており、ヒーター６０に電源が供給されると発熱するように構成されている。ヒーター６０が発熱している状態で、空気循環ダクトＤＴ内の空気を循環させることにより、チャンバ４０内の空気の温度を上げることができる。
【００２５】
一方、バーンイン装置１０の右側には、制御部ＣＬが設けられている。この制御部ＣＬは、予め定められた設定に基づいて、このバーンイン装置１０の制御を行う。本実施形態においては、特に、バーンイン試験の際に、ヒーター６０や冷却ユニット７０を制御して、バーンインボードＢＩＢの周囲の温度が、ユーザーなどにより設定された目標温度になるようにする。また、制御部ＣＬは、バーンイン試験の際に、所定のテスト信号を生成して、被試験デバイスである半導体装置に供給する。
【００２６】
図３は、テスト信号を被試験デバイスに供給してバーンイン試験を行い、この試験結果に関する情報の収集を行うためのバーンイン装置１０の内部構成の一例を示すブロック図である。この図３に示すように、バーンイン装置１０の内部には、テスト制御装置１００と、テスト信号生成装置１１０と、バッファーボード１２０とが設けられている。これらテスト制御装置１００と、テスト信号生成装置１１０と、バッファーボード１２０とは、例えば、制御部ＣＬの内部に設けられている。
【００２７】
テスト制御装置１００は、このバーンイン装置１０で行われるバーンイン試験における全体的な制御を行う。本実施形態においては、このテスト制御装置１００は、例えば、パーソナルコンピューターなどの独立したコンピューターで構成されている。例えば、図１においては、制御部ＣＬに組み込まれて、テスト制御装置１００が配置されている。また、本実施形態においては、このテスト制御装置１００は、バーンイン試験を行うことにより得られた試験結果に関する情報を収集して管理する役割を有している。このため、このテスト制御装置１００は、本実施形態における試験結果情報管理装置に相当する。
【００２８】
このテスト制御装置１００の制御の下、テスト信号生成装置１１０は、テスト信号を生成し、被試験デバイスに供給する。どのようなテスト信号を生成して、被試験デバイスである半導体装置に供給するかは、ユーザーが予め設定して、テスト信号生成装置１１０に格納してある。
【００２９】
このテスト信号生成装置１１０が生成したテスト信号は、バッファーボード１２０に供給される。そして、このバッファーボード１２０から、テスト信号は、チャンバ４０に設けられたドライバーボード１３０に出力され、エクステンションボード１４０を介して、上述したバーンインボードＢＩＢに供給され、最終的に、バーンインボードＢＩＢ上の被試験デバイスに供給される。
【００３０】
バッファーボード１２０は、テスト信号生成装置１１０から受けたテスト信号を、複数のドライバーボード１３０に出力するための出力バッファーである。本実施形態においては、１枚のバーンインボードＢＩＢに対応して、１組のドライバーボード１３０とエクステンションボード１４０とが設けられている。したがって、図１及び図２に示したバーンイン装置１０においては、６０組のドライバーボード１３０とエクステンションボード１４０とが設けられていることになる。
【００３１】
また、ドライバーボード１３０は、テスト信号を被試験デバイスに供給することにより得られたバーンイン試験の結果に関する情報を収集する。一般に、被試験デバイスがフラッシュメモリなどの半導体記憶装置である場合、ブロック単位で、不良ブロックであるか否かを管理することが必要とされる。このため、被試験デバイスが、このような半導体記憶装置である場合には、このバーンイン試験において、試験対象となったブロックが不良ブロックであるか否かも判断される。そこで、本実施形態においては、被試験デバイスの各ブロックが、不良ブロックであるか否かを示すバッドブロック情報を、ドライバーボード１３０に格納し、保持しておく。そして、テスト制御装置１００からの指示により、この保持しているバッドブロック情報をテスト制御装置１００に出力する。
【００３２】
図４は、本実施形態におけるバーンインボードＢＩＢ内の被試験デバイスＤＵＴの配置の一例を示す図であり、図５は、ドライバーボード１３０内のバッドブロックメモリーＢＢＭの配置の一例を示す図である。
【００３３】
図４に示すように、本実施形態においては、１枚のバーンインボードＢＩＢに２５６個の被試験デバイスＤＵＴ１〜ＤＵＴ２５６がセットされる。例えば、図４の例では、幅方向に８列、挿抜方向に３２行のレイアウトで、被試験デバイスＤＵＴ１〜ＤＵＴ２５６がセットされている。上述したように、本実施形態においては、このようなバーンインボードＢＩＢが６０枚、チャンバ４０内に収納されるので、合計で１５３６０個の被試験デバイスＤＵＴに対して、同時にバーンイン試験を行うことが可能である。
【００３４】
図５に示すように、ドライバーボード１３０には、それぞれの被試験デバイスに対応付けられて、バッドブロックメモリーＢＢＭ１〜ＢＢＭ２５６が設けられている。例えば、図５の例では、幅方向に８列、挿抜方向に３２行のレイアウトで、バッドブロックメモリーＢＢＭ１〜ＢＢＭ２５６が設けられている。このバッドブロックメモリーＢＢＭ１〜ＢＢＭ２５６には、バーンイン試験により得られた試験結果情報の一種であるバッドブロック情報が格納され、保持される。
【００３５】
また、ドライバーボード１３０上には、フォーマット変換回路１３２が設けられている。このフォーマット変換回路１３２は、バッドブロックメモリーＢＢＭ１〜ＢＢＭ２５６に格納されているバッドブロック情報のフォーマットを変換して、バスインターフェース回路１３４を介して、テスト制御装置１００に出力するための回路である。すなわち、フォーマット変換回路１３２は、バッドブロックメモリーＢＢＭ１〜ＢＢＭ２５６に格納されているバッドブロック情報のうち、必要な情報のみを選択的に抽出して、テスト制御装置１００に転送する。
【００３６】
なお、図５の例では、ドライバーボード１３０上のバッドブロックメモリーＢＢＭ１〜ＢＢＭ２５６のレイアウトは、バーンインボードＢＩＢ上の被試験デバイスＤＵＴのレイアウトと合致しているが、両者のレイアウトは必ずしも合致している必要はない。
【００３７】
図６は、各ドライバーボード１３０上のバッドブロックメモリーＢＢＭ１〜ＢＢＭ１５３６０のバッドブロック情報を、フォーマット変換回路１３２が取得して、テスト制御装置１００に転送する様子を概念的に説明する図である。上述したように、本実施形態においては、１個の被試験デバイスＤＵＴに対して、１個のバッドブロックメモリーＢＢＭが設けられている。このため、本実施形態においては、各ドライバーボード１３０上に設けられているバッドブロックメモリーＢＢＭを合計すると、１５３６０個のバッドブロックメモリーＢＢＭ１〜ＢＢＭ１５３６０が設けられている。
【００３８】
本実施形態においては、１つのバッドブロックメモリーＢＢＭには、６５５３６ワードのバッドブロック情報が格納される。すなわち、バッドブロックメモリーＢＢＭは、ワード１〜ワード６５５３６に区分されて、１つの被試験デバイスＤＵＴに関するバッドブロック情報が格納される。１つのワードは、１つの被試験デバイスＤＵＴにおける１つのブロックに対応している。換言すると、図６の例では、被試験デバイスＤＵＴである半導体記憶装置は、６５５３６個のブロックを備えて構成されているといえる。バーンイン試験では、この６５５３６個のブロック毎に、そのブロックで発生した不良情報が格納されることになる。すなわち、１つのワードには、８ビットの情報が含まれているため、１つのワードで、８種類の不良情報を格納し、保持することができる。
【００３９】
図７は、バッドブロックメモリーＢＢＭにおける１ワード（８ビット）の不良情報に関するデータフォーマットの一例を示す図である。この図７の例においては、第０ビットが、バッドブロックフラグであり、第１ビットが、ＥＣＣランク１の情報であり、第２ビットが、ＥＣＣランク２の情報であり、第３ビットが、ＥＣＣランク３の情報であり、第４ビットがＥＣＣランク４の情報であり、第５ビットが、ページカウントフェイルに関する情報であり、第６ビットと第７ビットは、使用されていない。
【００４０】
第０ビットのバッドブロックフラグには、そのワードに対応するブロックがバッドブロックであるか否かの情報が格納される。本実施形態においては、対応するブロックがバッドブロックに該当しない場合には、第０ビットのバッドブロックフラグは０であり、対応するブロックがバッドブロックに該当する場合には、第０ビットのバッドブロックフラグは１である。
【００４１】
第１ビットのＥＣＣランク１には、そのブロックで１ビットのエラー訂正が発生したか否かを示す情報が格納される。本実施形態においては、そのブロックで１ビットのエラー訂正が発生しなかった場合には、第１ビットのＥＣＣランク１は０となり、そのブロックで１ビットのエラー訂正が発生した場合には、第１ビットのＥＣＣランク１は１となる。
【００４２】
第２ビットのＥＣＣランク２には、そのブロックで２ビットのエラー訂正が発生したか否かを示す情報が格納される。本実施形態においては、そのブロックで２ビットのエラー訂正が発生しなかった場合には、第２ビットのＥＣＣランク２は０となり、そのブロックで２ビットのエラー訂正が発生した場合には、第２ビットのＥＣＣランク２は１となる。
【００４３】
第３ビットのＥＣＣランク３には、そのブロックで３ビットのエラー訂正が発生したか否かを示す情報が格納される。本実施形態においては、そのブロックで３ビットのエラー訂正が発生しなかった場合には、第３ビットのＥＣＣランク３は０となり、そのブロックで３ビットのエラー訂正が発生した場合には、第３ビットのＥＣＣランク３は１となる。
【００４４】
第４ビットのＥＣＣランク４には、そのブロックで４ビットのエラー訂正が発生したか否かを示す情報が格納される。本実施形態においては、そのブロックで４ビットのエラー訂正が発生しなかった場合には、第４ビットのＥＣＣランク４は０となり、そのブロックで４ビットのエラー訂正が発生した場合には、第４ビットのＥＣＣランク４は１となる。
【００４５】
第５ビットのページカウントフェイルは、フェイルしたページ数が所定数を越えたか否かを示す情報が格納される。具体的には、ＥＣＣランク１〜ＥＣＣランク４のエラー訂正が発生するたびにフェイルしたページ数のカウントアップを行い、このカウント値が所定数を越えた場合には、第５ビットのページカウントフェイルが１になる。逆に、カウント値が所定数を越えない場合には、第５ビットのページカウントフェイルは０のままである。
【００４６】
どのような場合に、第０ビットのバッドブロックフラグを１にするかは、ユーザーが任意に設定可能である。例えば、第５ビットのページカウントフェイルが１になった場合に、第０ビットのバッドブロックフラグを１にするようにしてもよい。或いは、第４ビットのＥＣＣランク４が１になった場合に、第０ビットのバッドブロックフラグを１にするようにしてもよい。すなわち、どのような条件で、そのブロックをバッドブロックにするかは、ユーザーが任意に設定することが可能である。
【００４７】
図８は、本実施形態に係るフォーマット変換回路１３２の内部構成の一例を説明するブロック図である。この図８に示すように、本実施形態に係るフォーマット変換回路１３２は、特定ビット情報取得部２００と、バイト情報再構築部２１０と、データ送信部２２０とを備えて構成されている。
【００４８】
特定ビット情報取得部２００は、バッドブロックメモリーＢＢＭ１〜ＢＢＭ１５３６０に格納されているバッドブロック情報の中から、特定のビット情報のみを抽出して取得する。具体的には、特定ビット情報取得部２００は、バッドブロック情報の第０ビットのバッドブロックフラグだけを選択的に取得する。これは、ユーザーが、主として必要としている情報は、そのブロックがバッドブロックであるか否かを示す情報だけであるからである。
【００４９】
このフォーマット変換回路１３２と各バッドブロックメモリーＢＢＭとの間は、１００ＭＨｚの動作クロックでデータのやり取りが可能である。すなわち、極めて高速で、特定ビット情報取得部２００は、バッドブロックメモリーＢＢＭからバッドブロック情報を取得することができる。このため、本実施形態においては、特定ビット情報取得部２００は、８ビットのバッドブロック情報のすべてをバッドブロックメモリーＢＢＭから取得して取り込み、第０ビットのバッドブロックフラグ以外のビットは、破棄する動作を、すべてのバッドブロックメモリーＢＢＭ１〜ＢＢＭ１５３６０に対して高速で繰り返すことができる。
【００５０】
本実施形態においては、特定ビット情報取得部２００は、８ビット単位（ワード単位）で、第０ビットのバッドブロックフラグを収集していく。例えば、最初の取得動作では、特定ビット情報取得部２００は、バッドブロックメモリーＢＢＭ１のワード１〜ワード８の第０ビットの位置にあるバッドブロックフラグを、８ビット分、取得する。
【００５１】
バイト情報再構築部２１０は、特定ビット情報取得部が取得した８ビットのバッドブロックフラグに基づいて、ワード単位で送信データを生成し、データ送信部２２０は、バイト情報再構築部２１０で生成された送信データを、バスインターフェース回路１３４を介して、テスト制御装置１００に送信する。
【００５２】
本実施形態においては、例えば、フォーマット変換回路１３２とバスインターフェース回路１３４との間は、動作クロックが１ＭＨｚの３２ビットデータバスで接続されており、バスインターフェース回路１３４とテスト制御装置１００との間も、動作クロックが１ＭＨｚの３２ビットデータバスで接続されている。したがって、３２ビット×１ＭＨｚの３２Ｍｂｐｓの通信速度で、送信データをドライバーボード１３０からテスト制御装置１００に送信することが可能である。このことから分かるように、本実施形態においては、ドライバーボード１３０からテスト制御装置１００に送信データを送信するためのデータ転送速度は、ドライバーボード１３０内におけるフォーマット変換回路１３２とバッドブロックメモリーＢＢＭとの間のデータ転送速度より、遅い。
【００５３】
また、本実施形態においては、データバスが３２ビットで形成されているため、データ送信部２２０は、バイト情報再構築部２１０で生成されたワード単位のバッドブロックフラグを、４バイト単位（８ビット×４＝３２ビット）でバスインターフェース回路１３４に送信することとなる。
【００５４】
以上のように、本実施形態に係るバーンイン装置１０によれば、ドライバーボード１３０上に設けられたフォーマット変換回路１３２が、バッドブロックメモリーＢＢＭに格納されたバッドブロック情報のうち、特定の情報のみを抽出して、テスト制御装置１００に送信するようにしたので、バッドブロック情報の転送に要する時間を短縮することができる。
【００５５】
すなわち、従来であれば、図７に示した１ワード分のすべてのビットをバッドブロック情報としてテスト制御装置１００に送信していたため、このバッドブロック情報の送信に多大な時間を要していた。しかし、本実施形態においては、１ワード（８ビット）のバッドブロック情報の中から、ユーザーが必要としているバッドブロックフラグの１ビットだけを抽出して、テスト制御装置１００に送信するようにしたので、このバッドブロック情報の転送に要する時間を、およそ１／８にすることができる。特に、本実施形態のように、フォーマット変換回路１３２とバッドブロックメモリーＢＢＭとの間のデータ転送速度に比べて、フォーマット変換回路１３２とテスト制御装置１００との間のデータ転送速度が遅い場合には、このように必要なビット情報のみを抽出することにより、データ転送時間の大幅な短縮が期待できる。
【００５６】
なお、本発明は、上記実施形態に限定されずに種々に変形可能である。例えば、上述したハードウェア構成は一例に過ぎず、同様の処理を実現可能であれば、種々に変形することができる。一例を挙げると、図８に示したフォーマット変換回路１３２の内部構成は、同様の処理を実現可能なように、様々な変形を施すことができる。
【００５７】
また、上述した実施形態で図示した各処理部は、本発明の一実施形態を説明するために必要な部分のみを図示している。したがって、実際のバーンイン装置１０においては、これらの図に示されていない様々な機能部が追加されて構成されるものであると、解釈すべきである。
【００５８】
また、上述した実施形態で用いた様々な数値は一例に過ぎず、バッドブロックメモリーＢＢＭの記憶容量や個数、その配置などは、任意に変更可能である。また、バッドブロック情報は、必ずしも８ビットで構成されている必要はなく、例えば、１６ビット、３２ビットで、１つのブロックに関するバッドブロック情報が構成されるようにしてもよい。
【００５９】
また、上述した実施形態では、フォーマット変換回路１３２は、バッドブロック情報のうち、バッドブロックフラグに関する情報だけを抽出して、テスト制御装置１００に転送することとしたが、フォーマット変換回路１３２が抽出する情報は、バッドブロックフラグに限るものではない。例えば、ユーザーが、ページカウントフェイルに関する情報だけを必要としている場合には、フォーマット変換回路１３２は、バッドブロック情報の中からページカウントフェイルに関する情報だけを抽出して、テスト制御装置１００に転送するようにしてもよい。
【００６０】
また、フォーマット変換回路１３２がバッドブロック情報の中から抽出して、テスト制御装置１００に転送する情報は、１つの情報でなくともよい。例えば、フォーマット変換回路１３２は、図７の第０ビットであるバッドブロックフラグと、第４ビットであるＥＣＣランク４に関する双方の情報を抽出して、テスト制御装置１００に送信するようにしてもよい。
【００６１】
さらに、フォーマット変換回路１３２のバッドブロック情報の出力先は、テスト制御装置１００に限るものではなく、バッドブロック情報に基づいて、様々な管理を行う試験結果情報管理装置に出力されると解釈されるべきである。
【００６２】
また、上述した実施形態では、被試験デバイスＤＵＴがフラッシュメモリーなどの半導体記憶装置である場合を例に本発明を説明したが、被試験デバイスＤＵＴが、バーンイン試験で収集された試験結果情報を一括してテスト制御装置１００に転送する必要のあるものであれば、本発明を適用することができる。
【符号の説明】
【００６３】
１００  テスト制御装置
１１０  テスト信号生成装置
１２０  バッファーボード
１３０  ドライバーボード
１３２  フォーマット変換回路
１３４  バスインターフェース回路
２００  特定ビット情報取得部
２１０  バイト情報再構築部
２２０  データ送信部
ＤＵＴ  被試験デバイス
ＢＢＭ  バッドブロックメモリー
【図１】
2010175396.tif 000003
【図２】
2010175396.tif 000004
【図３】
2010175396.tif 000005
【図４】
2010175396.tif 000006
【図５】
2010175396.tif 000007
【図６】
2010175396.tif 000008
【図７】
2010175396.tif 000009
【図８】
2010175396.tif 000010