(57)【要約】【課題】  半導体下層と半導体上層が積層された半導体積層体において、半導体下層の表面に損傷を与えることなく、半導体下層の一部を露出させる技術を提供する【解決手段】  半導体下層１８の表面の一部に、半導体上層１５とは格子定数の異なる格子不整合層３０を形成する工程と、格子不整合層３０の表面と格子不整合層３０で被覆されていない半導体下層１８の表面に、半導体上層１５を結晶成長させる工程と、格子不整合層３０上の半導体上層１５に形成された転位４０を介してウェットエッチング液を導入し、格子不整合層３０とその格子不整合層３０上の半導体上層１５を除去して半導体下層１８の一部を露出させる工程を備える。ドライエッチングにより半導体下層１８に損傷を与えることなく、半導体下層１８の一部を露出させることができる。【選択図】  図４
2010087376.tif 000002
【特許請求の範囲】
【請求項１】
半導体下層と、その半導体下層の表面の一部に積層している半導体上層と、を有する半導体積層体を含む半導体装置の製造方法であって、
半導体下層の表面の一部に、半導体上層とは格子定数が異なる格子不整合層を形成する工程と、
格子不整合層の表面と格子不整合層で被覆されていない半導体下層の表面に、半導体上層を結晶成長させる工程と、
格子不整合層上の半導体上層に形成された転位を介してウェットエッチング液を導入し、格子不整合層とその格子不整合層上の半導体上層を除去して半導体下層の表面の一部を露出させる工程と、を備える半導体積層体を含む半導体装置の製造方法。
【請求項２】
前記半導体下層と前記半導体上層が、窒化物半導体であることを特徴とする請求項１に記載の半導体積層体を含む半導体装置の製造方法。
【請求項３】
前記半導体下層と前記半導体上層が、窒化ガリウム系半導体であり、
前記格子不整合層が、窒化アルミニウムであることを特徴とする請求項２に記載の半導体積層体を含む半導体装置の製造方法。
【請求項４】
前記ウェットエッチング液が、リン酸、ＴＭＡＨ及びＫＯＨの少なくとも１つを含むことを特徴とする請求項３に記載の半導体積層体を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体積層体を含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
一部の半導体装置は、その機能を実現するために、半導体下層とその半導体下層の表面の一部に積層している半導体上層とを有する半導体積層体を備えている。このような半導体積層体を作製するためには、半導体上層の一部をエッチングし、半導体下層の表面の一部を露出させる技術が必要とされる。非特許文献１に、ｐ型の窒化ガリウム層（半導体下層）の表面にｎ型の窒化ガリウム層（半導体上層）を結晶成長させ、半導体上層の一部をドライエッチングし、半導体下層の表面の一部を露出させる技術が開示されている。露出した半導体下層の表面には、ボディ電極が設けられている。
【０００３】
【非特許文献１】ｐ−ＧａＮ埋め込みＡｌＧａＮ／ＧａＮ  ＨＥＭＴの研究、応用物理学会「ＳｉＣ及び関連ワイドギャップ半導体研究会」第１５回講演会予稿集
【発明の開示】
【発明が解決しようとする課題】
【０００４】
非特許文献１の技術では、半導体上層をドライエッチングするので、露出した半導体下層の表面が高いエネルギーのプラズマに曝される。そのため、露出した半導体下層の表面が損傷してしまう。非特許文献１の技術では、損傷した半導体下層の表面に電極を形成しているので、半導体下層と電極の接触抵抗が増大する。
本発明は、半導体下層と半導体上層が積層された半導体積層体において、半導体下層の表面の損傷を抑えながら、半導体下層の一部を露出させる技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本明細書で開示される技術は、半導体上層を、半導体上層とは格子定数の異なる格子不整合層の表面に形成し、半導体上層内の一部に生じる転位を利用することを特徴としている。半導体上層内の一部に転位が生じていれば、その転位を通過して、ウェットエッチング液を、半導体上層の表面から格子不整合層に到達させることができる。これにより、格子不整合層がウェットエッチングされると、格子不整合層上の半導体上層がリフトオフされ、半導体下層の表面の一部を露出させることができる。上記技術を利用すると、半導体上層内の一部に選択的に転位を形成し、半導体上層の一部を選択的に除去し、半導体下層の表面の一部を選択的に露出させることができる。また、格子不整合層はウェットエッチングされるので、例えば半導体下層の表面の一部が高いエネルギーのプラズマに曝されることもない。上記技術を利用すれば、半導体下層の表面の損傷を抑えながら、半導体下層の表面の一部を露出させることができる。
【０００６】
本明細書で開示される技術は、半導体下層と、その半導体下層の表面の一部に積層している半導体上層とを有する半導体積層体を含む半導体装置の製造方法に具現化される。その製造方法は、半導体下層の表面の一部に半導体上層とは格子定数が異なる格子不整合層を形成する工程と、格子不整合層の表面と格子不整合層で被覆されていない半導体下層の表面に半導体上層を結晶成長させる工程と、格子不整合層上の半導体上層に形成された転位を介してウェットエッチング液を導入し、格子不整合層とその格子不整合層上の半導体上層を除去して半導体下層の一部を露出させる工程を備えている。なお、ウェットエッチング液の材料には、半導体上層及び半導体下層よりも格子不整合層に対するエッチング速度が速い材料が選択される。
【０００７】
本明細書で開示する製造方法は、半導体下層と半導体上層が窒化物半導体である半導体積層体を製造するときに好適である。窒化物半導体は、現在知られているウェットエッチング液に対して、エッチング速度が極めて遅い。そのため、窒化物半導体のエッチングには、ドライエッチング技術を利用することが技術常識である。窒化物半導体の半導体積層体を製造するときにドライエッチング技術を利用すると、半導体下層の表面がダメージを受けることを避けられない。本明細書で開示する製造方法は、半導体上層に転位を生じさせ、その転位を介してウェットエッチング液を導入し、格子不整合層をウェットエッチングする。半導体上層はウェットエッチングする必要がない。そのため、本明細書で開示する製造方法は、短期間で半導体上層の一部を除去することができる。本明細書で開示する製造方法は、従来は採用されてこなかったウェットエッチングを、窒化物半導体の半導体積層体をエッチングするときに適用することを可能にする。
【０００８】
半導体下層と半導体上層が窒化ガリウム系半導体であり、格子不整合層が窒化アルミニウム（ＡｌＮ）であることが好ましい。窒化ガリウム系半導体と窒化アルミニウムは格子定数が異なる。このため、窒化アルミニウム上に窒化ガリウム系半導体を結晶成長させると、その窒化ガリウム系半導体内に転位を生じさせることができる。さらに、ウェットエッチング液は、リン酸、ＴＨＡＨ(Tetra Methyl ammonium hydroxide)及びＫＯＨ（水酸化カリウム）の少なくとも１つを含むことが好ましい。特にリン酸は、窒化ガリウム系半導体よりも窒化アルミニウムに対するエッチング速度が速い。リン酸は、格子不整合層を選択的にウェットエッチングすることができる。
【発明の効果】
【０００９】
本明細賞で開示される技術によると、半導体上層と半導体下層が積層された半導体積層体において、半導体下層の表面の損傷を抑えながら、半導体下層の一部を露出させるができる。
【発明を実施するための最良の形態】
【００１０】
以下に説明する実施例の特徴について記載する。
（第１特徴）半導体下層はｐ型の窒化物半導体であり、その表面に金属電極が設けられている。
（第２特徴）基板の表面にｎ型窒化物半導体層を結晶成長させ、そのｎ型窒化物半導体層の表面にｐ型窒化物半導体層を結晶成長させる。ｎ型窒化物半導体層とｐ型窒化物半導体層を連続的に結晶成長する。
【実施例】
【００１１】
（第１実施例）
図１に、半導体積層体２０を有する半導体装置１０の要部断面図を示す。半導体装置１０は、横型のＨＥＭＴである。
半導体積層体２０は、窒化物半導体を材料とする半導体下層１８と、窒化物半導体を材料とする半導体上層１５を有している。半導体下層１８と半導体上層１５の詳細は、後述する。以下、半導体装置１０について裏面から順に説明する。
【００１２】
ｎ型半導体基板２４の表面に、ｎ型半導体層２２が設けられている。ｎ型半導体層２２の表面に、ｐ型半導体層（半導体下層の一例）１８が設けられている。ｎ型半導体基板２４、ｎ型半導体層２２及びｐ型半導体層１８は、窒化ガリウム（ＧａＮ）である。ｐ型半導体層１８の表面の一部に、半導体上層１５が設けられている。半導体上層１５は、窒化ガリウムの第１半導体上層１６と、窒化アルミニウム・ガリウム（ＡｌＧａＮ）の第２半導体上層１４を備えている。半導体上層１５の厚みは、１２５ｎｍに調整されている。なお、第１半導体上層１６の厚みは１００ｎｍであり、第２半導体上層１４の厚みは２５ｎｍに調整されている。第１半導体上層１６がｐ型半導体層１８の表面の一部に設けられており、第２半導体上層１４が第１半導体上層１６の表面に設けられている。なお、ｎ型半導体基板２４とｎ型半導体層２２の不純物として、シリコン（Ｓｉ）が用いられている。ｐ型半導体層１８の不純物として、マグネシウム（Ｍｇ）が用いられている。第１半導体上層１６と第２半導体上層１４には、実質的に不純物が含まれていない。第２半導体上層１４のバンドギャップは、第１半導体上層１６のバンドギャップよりも広い。そのため、第１半導体上層１６と第２半導体上層１４によってヘテロ接合が形成され、そのヘテロ接合面に２次元電子ガス層が形成される。
【００１３】
半導体上層１５の表面に、ソース電極４とドレイン電極８が設けられている。ソース電極４の材料はチタンとアルミニウムの積層体（Ｔｉ／Ａｌ）であり、ドレイン電極の材料はＴｉ/Ａｌである。ソース電極４とドレイン電極８は離反しており、両者の間にゲート電極６が設けられている。ゲート電極６は、ゲート絶縁膜１２を介して半導体上層１５に対向している。ゲート絶縁膜１２の材料は、アルミニウムでありその厚みは２００ｎｍに調整されている。
【００１４】
半導体上層１５の一部に、半導体上層１５の表面から、半導体上層１５を貫通して半導体下層１８に達する貫通口３が形成されている。そして貫通口３内において、ボディ電極２が、露出しているｐ型半導体層１８の表面の一部に設けられている。ボディ電極２は、接地電位に固定されている。ボディ電極２の材料は、ニッケルと金の積層体（Ｎｉ／Ａｕ）である。
【００１５】
半導体装置１０の動作について説明する。
上記したように、第１半導体上層１６と第２半導体上層１４間のヘテロ接合面には、２次元電子ガス層が形成され、その２次元電子ガス層を電子が走行することができる。ゲート電極６に負の電圧を印加すると、ヘテロ接合面の伝導帯のエネルギー準位がフェルミ準位よりも上側に存在する。ヘテロ接合面を電子が移動することができないので、半導体装置１０をオフすることができる。
【００１６】
半導体装置１０にドレイン電圧を印加すると、半導体装置１０内に正孔（ホール）が発生する。発生したホールは、半導体下層１８を介してボディ電極２に排出される。詳細は後述するが、半導体装置１０では、ｐ型半導体層１８の表面から窒素が抜ける等の不具合が抑制されている。そのため、ｐ型半導体層１８とボディ電極２の接触抵抗が小さく、半導体装置１０内で発生した正孔をすばやく引き抜くことができる。半導体装置１０内に正孔が蓄積されないので、半導体装置１０の耐量が向上する。
【００１７】
図２〜５を参照し、半導体装置１０の製造方法について説明する。
まず、図２に示すように、ｎ型半導体基板２４上にｎ型半導体層２２を結晶成長させ、そのｎ型半導体層２２上にｐ型半導体層１８を結晶成長させる。ｎ型半導体層２２の不純物としてシリコンが利用され、ｐ型半導体層１８の不純物としてマグネシウムが使用される。ｎ型半導体層２２とｐ型半導体層１８は、結晶成長の途中で供給する不純物を切換えることにより、連続的に結晶成長する。ｎ型半導体層２２とｐ型半導体層１８は、ｎ型半導体基板２４の温度をおよそ１１００℃に維持した状態で、ＭＯＣＶＤ法を利用して形成する。なお、ｎ型半導体基板２４上にｎ型半導体層２２を結晶成長させた後に、別の製造装置でｎ型半導体層２２上にｐ型半導体層１８を結晶成長させてもよい。
次いで、ｐ型半導体層１８上に、窒化アルミニウムの格子不整合層３０を結晶成長する。格子不整合層３０は、ｎ型半導体基板２４の温度を６００℃以下に維持した状態で、ＭＯＣＶＤ法を利用して形成する。
【００１８】
次に、図３に示すように、格子不整合層３０上の一部に、酸化シリコン（ＳｉＯ２）のマスク層３２を形成する。その後、マスク層３２で覆われていない範囲の格子不整合層３０をエッチングする。このエッチングは、水酸化カリウムをベースとするエッチング液を利用してウェットエッチングしてもよいし、ＩＣＰ等を利用してドライエッチングしてもよい。ｐ型半導体層１８の一部の範囲に格子不整合層３０が残存し、ｐ型半導体層１８の他の範囲の表面が露出する。
【００１９】
次に、図４に示すように、格子不整合層３０とｐ型半導体層１８の表面に、第１半導体上層１６を結晶成長する。その後、第１半導体上層１６の表面に、第２半導体上層１４を結晶成長する。第１半導体上層１６と第２半導体上層１４は、ＭＯＣＶＤ法を利用して形成する。上記したように、第１半導体上層１６は窒化ガリウムであり、第２半導体上層１４は窒化アルミニウム・ガリウムである。そのため、第１半導体上層１６と第２半導体上層１４の間にヘテロ接合が形成される。
【００２０】
半導体下層１８の表面では、結晶度の高い第１半導体上層１６が結晶成長する。しかしながら、格子不整合層３０の表面では、格子不整合層３０と第１半導体上層１６の格子定数が相違するので、第１半導体上層１６内に転位４０が生じる。そのため、露出した半導体下層１８上（範囲１５ｂ）に形成される半導体上層１５（第１半導体上層１６と第２半導体上層１４）は、高い結晶品質を有する。一方、格子不整合層３０で覆われた半導体下層１８上（範囲１５ａ）に形成される半導体上層１５は、内部に転位４０を有する。
【００２１】
次に、転位４０を介して１６０℃の熱リン酸を格子不整合層３０に導入し、格子不整合層３０をウェットエッチングする。格子不整合層３０がウェットエッチングされると、図５に示すように、格子不整合層３０上に設けられている半導体上層１５も同時に除去される。すなわち、図４の範囲１５ａの半導体上層１５がリフトオフされ、半導体下層１８の表面の一部が露出する。格子不整合層３０をウェットエッチング可能なエッチング液として、ＴＭＡＨ、ＨＯＨ等も上げられる。
【００２２】
ここで、半導体上層１５内の一部に転位４０を形成し、格子不整合層３０をウェットエッチングすることにより、半導体上層１５を除去する製造方法の利点を説明する。
半導体上層１５は、窒化ガリウム系の材料で形成されている。そのため、格子不整合層３０をウェットエッチングするときに、半導体上層１５は実質的にウェットエッチングされない。半導体上層１５は窒化物半導体なので、ウェットエッチング液に対してエッチング速度が極めて遅いからである。そのため、ウェットエッチング液は、転位４０を介して格子不整合層３０に到達し、格子不整合層３０だけをウェットエッチングする。半導体上層１５の厚みが厚くても、短時間で半導体上層１５の範囲１５ａだけを選択的に除去することができる。また、半導体上層１５の範囲１５ｂにマスク層を設けることなく、半導体上層１５の範囲１５ａだけを選択的に除去することができる。
【００２３】
なお、処理時間を気にしないのであれば、半導体上層１５の一部（範囲１５ａ）を除去するために、半導体上層１５の範囲１５ａをウェットエッチングで除去することも考えられる。しかしながら、半導体上層１５と半導体下層１８が同じ材料の場合、半導体上層１５だけを選択的に除去することは難しい。すなわち、半導体下層１８をウェットエッチングする虞がある。
一方、本実施例の技術では、格子不整合層３０の材料は、半導体上層１５及び半導体下層１８とは異なる。そして、格子不整合層３０を選択的にエッチング可能なウェットエッチング液を利用し、半導体上層１５をリフトオフにより除去する。そのため、半導体上層１８を実質的にウェットエッチングすることなく、半導体上層１５だけを選択的に除去することができる。
【００２４】
半導体装置１０の製造方法について説明を続ける。半導体上層１５の範囲１５ａを除去した後、図１に示すように、半導体下層１８と半導体上層１５の表面に絶縁膜１２を形成し、ボディ電極２、ソース電極４及びドレイン電極８を形成する範囲の絶縁膜１２をウェットエッチングする。その後、ボディ電極２、ソース電極４及びドレイン電極８を形成し、絶縁膜１２の表面にゲート電極６を形成する。半導体下層１８の表面がドライエッチングの高いエネルギーのプラズマに曝されていないので、半導体下層１８とボディ電極２の接触抵抗を小さくすることができる。
【００２５】
なお、ｎ型半導体基板２４は、ｎ型半導体層２２を結晶成長させるための基板である。そのため、ｎ型半導体基板２４は不純物を含んでいなくてもよい。また、ｎ型半導体基板２４上にｎ型半導体層２２を結晶成長させずに、ｎ型半導体基板２４上に直接ｐ型半導体層１８を結晶成長させてもよい。
本実施例の製造技術は特に、貫通口が半導体上層に囲まれた形態、例えば、貫通口がドット状の形態を製造するときに有用である。半導体上層の任意の位置に、簡便に貫通口を形成することができる。
また、図４に示すように、格子不整合層３０上の半導体上層１５には、その範囲１５ａの全体に亘って転位４０が生じる。そのため、導入されたウェットエッチング液は、格子不整合層３０の全体に供給される。格子不整合層３０の一部が、ウェットエッチング後に残存するような事態を防止することができる。そのため、格子不整合層３０を確実に再現性良くウェットエッチングすることができる。その結果、半導体上層１５の一部を、確実に再現性良く除去することができる。
【００２６】
（実験例１）
窒化物半導体の表面に電極対を形成し、電極間の電流―電圧特性を測定した。比較例１として、表面をドライエッチングした窒化物半導体の表面に電極対を形成し、電極間の電流―電圧特性を測定した。なお、実験例１の窒化物半導体層の表面はドライエッチングされておらず、実験例１と比較例１の測定試料は、ドライエッチングの有無以外は全て同じ条件で作製した。
図６に、本実験例における電流−電圧特性の測定結果を示している。グラフの横軸は電極間に印加する電圧を示し、縦軸は電極間に流れる電流を示している。曲線４２は実験例１の結果を示し、曲線４４は比較例１の結果を示している。
【００２７】
図６から明らかなように、曲線４４の抵抗は、曲線４２よりも大きい。これは、比較例１の電極と窒化物半導体の接触抵抗が、実験例１の電極と窒化物半導体の接触抵抗よりも大きいことを示している。すなわち、窒化物半導体の表面がドライエッチングされると、窒化物半導体に高いエネルギーのプラズマが作用し、窒化物半導体の表面が損傷することを示している。上記したように、半導体装置１０では、半導体下層１８を、ドライエッチング技術を利用しないで露出させている。ボディ電極２と半導体下層１８の接触抵抗が小さいので、半導体装置１０内で発生した正孔をすばやく排出することができる。
【００２８】
（第２実施例）
図７に、本実施例の半導体装置１１０の要部断面図を示す。半導体装置１１０は、縦型のＨＥＭＴである。
半導体装置１１０の裏面にドレイン電極８が設けられている。ドレイン電極８の表面に、ｎ型半導体層２４が設けられている。ｎ型半導体層２４には、抵抗を下げるためにドナー不純物が高濃度に添加されており、そのキャリア濃度は１×１０１８〜１×１０１９ｃｍ−３に調整されている。ｎ型半導体層２４の表面に、ｎ型半導体層２２が設けられている。ｎ型半導体層の厚みは５〜１０μｍに調整されている。ｎ型半導体層２２の不純物としてシリコンが用いられており、その不純物濃度は１×１０１６ｃｍ−３以下に調整されている。ｎ型半導体層２２の表面に、半導体下層１１８が設けられている。半導体下層１１８（半導体下層の一例）の表面の一部に、半導体上層１１５が設けられている。半導体上層１１５の厚みは１２５ｎｍである。
【００２９】
半導体装置１１０では、ｐ型半導体層１１８の一部に貫通孔１１９が形成されており、半導体上層１１５がｎ型半導体層２２に接触している。そのため、ドレイン電極８に正の電圧が印加されると、ソース電極４から注入された電子は、ヘテロ接合面を横方向に移動し、第１半導体上層１１６、ｎ型半導体層２２及びｎ型半導体層２４を通過してドレイン電極８に達する。半導体装置１１０の動作中に生じたホールは、半導体下層１１８を介してボディ電極２に排出される。半導体下層１１８は、接地電位に固定されている。
詳細な説明は省略するが、半導体装置１１０では、第１実施例と同様の製造方法を用いることにより、半導体下層１１８の表面の一部を露出させる。すなわち、ドライエッチングを利用しないで、ウェットエッチングにより半導体下層１１８の一部を露出させる。半導体下層１１８の表面が損傷することが抑制されるので、ボディ電極２と半導体下層１１８の接触抵抗が増大することを抑制することができる。本明細書に開示している製造技術は、縦型のＨＥＭＴを製造するときにも有用である。
【００３０】
（第３実施例）
図８に、本実施例の半導体装置２１０の要部断面図を示す。半導体装置２１０は、横型のＭＯＳＦＥＴである。半導体装置２１０では、ｐ型半導体層１８の表面の一部に、ｐ不純物を含む半導体上層２１５が設けられている。半導体上層２１５の厚みは２００ｎｍである。半導体上層２１５内に、ｎ型不純物を高濃度に含むソース領域４ａと、ｎ型不純物を高濃度に含むドレイン領域８ａが設けられている。ソース領域４ａとドレイン領域８ａは離隔している。ソース領域４ａとドレイン領域８ａの間に、ゲート絶縁膜１２を介してゲート電極６が対向している。半導体装置１１０の動作については説明を省略する。
【００３１】
半導体装置２１０でも、装置内に正孔が発生する。そして、発生した正孔は、半導体下層１８を介してボディ電極２に排出される。半導体装置２１０でも、半導体下層１８の表面の一部を露出させるときに、第１実施例と同様の製造方法を用いる。すなわち、ドライエッチングを利用しないで、ウェットエッチングを利用して半導体下層１８の表面の一部を露出させる。そのため、半導体下層１８とボディ電極２の接触抵抗が増大することを抑制することができる。本明細書に開示している製造技術は、横型のＭＯＳＦＥＴを製造するときにも有用である。
【００３２】
（第４実施例）
図９に、本実施例の半導体装置３１０の要部断面図を示す。半導体装置３１０は、縦型のＨＢＴである。基板３２４の表面に、窒化ガリウムのｎ型半導体層３２２が設けられている。ｎ型半導体層３２２の表面の一部に、窒化ガリウムのｐ型半導体層３１８が設けられている。ｐ型半導体層３１８には貫通口３１３が形成されており、露出しているｎ型半導体層３２２の表面にコレクタ電極８が設けられている。ｐ型半導体層３１３の表面の一部に、窒化アルミニウム・ガリウムのｎ型半導体層３１５が形成されている。ｎ型半導体層３１５には貫通口３０３が形成されており、露出しているｐ型半導体層３１８の表面にベース電極３０２が設けられている。ｎ型半導体層３１５の表面に、エミッタ電極４が設けられている。
【００３３】
半導体装置３１０は、ｎ型半導体層３２２とｐ型半導体層３１８を有する第１半導体積層体３３０と、ｐ型半導体層３１８とｎ型半導体層３１５を有する第２半導体積層体３２０を有しているとみなすことができる。第１半導体積層体３３０において、ｎ型半導体層３２２の一部を露出させるときに、第１実施例と同様の製造方法を用いることができる。また、第２半導体積層体３２０において、ｐ型半導体層３１８の一部を露出させるときに、第１実施例と同様の方法を用いることができる。すなわち、ｎ型半導体層３２２の一部とｐ型半導体層３１８の一部を露出させるときに、ドライエッチングを利用しないで、ウェットエッチングを利用する。ベース電極２０２とｐ型半導体層３１８の接触抵抗が増大することを抑制するだけでなく、コレクタ電極８とｎ型半導体層３２２の接触抵抗が増大することも抑制することができる。本明細書に開示している製造技術は、縦型のＨＢＴを製造するときにも有用である。
【００３４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３５】
【図１】実施例１の半導体装置の要部断面図を示す。
【図２】実施例１の半導体装置の製造工程を示す。
【図３】実施例１の半導体装置の製造工程を示す。
【図４】実施例１の半導体装置の製造工程を示す。
【図５】実施例１の半導体装置の製造工程を示す。
【図６】実験例１の電流−電圧特性の測定結果を示す。
【図７】実施例２の半導体装置の要部断面図を示す。
【図８】実施例３の半導体装置の要部断面図を示す。
【図９】実施例４の半導体装置の要部断面図を示す。
【符号の説明】
【００３６】
３，３０３，３１３：貫通口
１０，１１０，２１０，３１０：半導体装置
１５，１１５，２１５，３１５：半導体上層
１８，３１８：半導体下層
２０，１２０，２２０，３２０：半導体積層体
３０：格子不整合層
４０：転位
【図１】
2010087376.tif 000003
【図２】
2010087376.tif 000004
【図３】
2010087376.tif 000005
【図４】
2010087376.tif 000006
【図５】
2010087376.tif 000007
【図６】
2010087376.tif 000008
【図７】
2010087376.tif 000009
【図８】
2010087376.tif 000010
【図９】
2010087376.tif 000011