(57)【要約】【課題】リワークセル上でのダミー配線に起因するショートエラーを抑制すること。【解決手段】レイアウトパターン生成方法は、半導体チップ領域に配置されたリワークセルとフィルセルのうち、編集に使用されるリワークセルを特定し、該特定リワークセルの配線層に所定形状の特定パターンを生成するステップと、前記リワークセルのうち前記特定リワークセル以外の非特定リワークセルと前記フィルセルの少なくとも一部の前記配線層にダミー配線パターンを配置するステップと、前記特定リワークセルの前記配線層から前記特定パターンを削除するステップと、前記特定リワークセルを論理セルとして配線して、前記特定リワークセルの前記配線層に配線パターンを配置するステップとを具備している。【選択図】図３
2010062475.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ領域に配置されたリワークセルとフィルセルのうち、編集に使用されるリワークセルを特定し、該特定リワークセルの配線層に所定形状の特定パターンを生成するステップと、
前記リワークセルのうち前記特定リワークセル以外の非特定リワークセルと前記フィルセルの少なくとも一部の前記配線層にダミー配線パターンを配置するステップと、
前記特定リワークセルの前記配線層から前記特定パターンを削除するステップと、
前記特定リワークセルを論理セルとして配線して、前記特定リワークセルの前記配線層に配線パターンを配置するステップと
を具備する
レイアウトパターン生成方法。
【請求項２】
請求項１に記載のレイアウト生成方法において、
前記リワークセルと前記フィルセルを含めて、前記半導体チップ領域に配置されたセルのレイアウトを画面上に表示するステップを更に具備し、
前記生成するステップは、
前記画面上で、前記編集に使用されるリワークセルを指示することにより前記特定リワークセルを特定するステップを具備する
レイアウト生成方法。
【請求項３】
請求項１または２に記載のレイアウト生成方法において、
前記所定形状の特定パターンは、前記選択リワークセルの全面を覆うパターンである
レイアウト生成方法。
【請求項４】
請求項１乃至３のいずれか一項に記載のレイアウト生成方法において、
前記半導体チップ領域内の配線占有率の分布を計算するステップと、
前記半導体チップ領域内の前記配線占有率の平均値を計算するステップと
を更に具備し、
前記ダミー配線パターンを配置するステップは、
前記配線占有率と前記平均値とに基づいて前記半導体チップ領域内に配置領域を設定するステップと、
設定された配置領域内に前記ダミー配線パターンを配置するステップと具備する
レイアウト生成方法。
【請求項５】
請求項１に記載のレイアウト生成方法において、
前記リワークセルと前記フィルセルを含めて、前記半導体チップ領域に配置されたセルのレイアウトを画面上に表示するステップを更に具備し、
前記生成するステップは、
前記画面上で、前記編集に使用される複数のリワークセルの各々を指示することにより前記複数の特定リワークセルを特定するステップと、
前記特定リワークセルの識別データを属性としてではなく一時的な登録テーブルに登録するステップと
具備する
レイアウト生成方法。
【請求項６】
請求項５に記載のレイアウト生成方法において、
前記削除するステップは、
前記登録テーブルを参照して、前記識別データに基づいて前記複数の特定リワークセルから前記特定パターンを一括して削除するステップを具備する
レイアウト生成方法。
【請求項７】
請求項１乃至６のいずれか一項に記載のレイアウト生成方法に従ってレイアウトパターンを生成するステップと、
前記レイアウトパターンに従って、マスクを作製するステップと、
前記マスクを用いて半導体装置を製造するステップと
を具備する
半導体装置の製造方法。
【請求項８】
請求項１乃至６のいずれか一項に記載のレイアウト生成方法を実現するための計算機読み取り可能なプログラム。
【請求項９】
半導体装置内の接続情報を格納するネットリストと、
リワークセル、フィルセルを含めて、セルのパターンデータを格納するセルライブラリと、
表示装置と、
前記接続情報に基づいて、半導体チップ領域内に前記リワークセル、前記フィルセルを含めて、前記セルのパターンデータを配置して前記表示装置に表示し、前記半導体チップ領域内の配線占有率の分布とその平均値を計算し、配線占有率の分布とその平均値の計算結果に基づいてダミー配線パターンが配線層内に配置された前レイアウトパターンを生成するレイアウトパターン生成編集部と
を具備し、
前記レイアウトパターン生成編集部は、
前記配置リワークセルのうちの一部が論理セルとして使用されるとき、前記ダミー配線パターンを削除し、使用されるリワークセルを特定し、該特定リワークセルの配線層に所定形状の特定パターンを生成し、前記リワークセルのうち前記特定リワークセル以外の非特定リワークセルと前記フィルセルの少なくとも一部の前記配線層に新ダミー配線パターンを配置し、前記特定リワークセルの前記配線層から前記特定パターンを削除を削除し、前記特定リワークセルを論理セルとして配線して、前記特定リワークセルの前記配線層に配線パターンを配置することにより、新レイアウトパターンを生成する
レイアウトパターン生成装置。
【請求項１０】
請求項９に記載のレイアウトパターン生成装置において、
前記レイアウトパターン生成編集部は、前記画面上で、指示されたリワークセルを前記特定リワークセルとして特定する
レイアウトパターン生成装置。
【請求項１１】
請求項９または１０に記載のレイアウトパターン生成装置において、
前記所定形状の特定パターンは、前記選択リワークセルの全面を覆うパターンである
レイアウトパターン生成装置。
【請求項１２】
請求項９乃至１１のいずれか一項に記載のレイアウトパターン生成装置において、
前記レイアウトパターン生成編集部は、前記配線占有率と前記平均値に基づいて前記半導体チップ領域内に配置領域を設定し、設定された配置領域内に前記ダミー配線パターンを配置する
レイアウトパターン生成装置。
【請求項１３】
請求項９に記載のレイアウトパターン生成装置において、
前記レイアウトパターン生成編集部は、前記画面上で指示された複数のリワークセルを前記複数の特定リワークセルとして特定し、前記特定リワークセルの識別データを属性としてではなく一時的な登録テーブルに登録する
レイアウトパターン生成装置。
【請求項１４】
請求項１３に記載のレイアウトパターン生成装置において、
前記削除するステップは、
前記レイアウトパターン生成編集部は、前記識別データに基づいて前記複数の特定リワークセルから前記特定パターンを一括して削除する
レイアウトパターン生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のレイアウトパターンの生成技術に関し、特にレイアウトパターンの生成方法、それを用いた半導体装置の製造方法、その方法を実現するためのプログラム、その方法のためのレイアウトパターン生成装置に関する。
【背景技術】
【０００２】
システムＬＳＩのような半導体装置は、種々の電子機器に使用されている。そのような半導体装置の微細化が進み、その機能は、近年著しく向上している。また、その電子機器の新製品の発売周期は短くなり、半導体装置の機能更新期間も早まってきている。
【０００３】
半導体ウエハは、チップに分割され、その半導体チップが半導体装置に対応する。半導体装置の機能は、半導体装置のためのレイアウト領域に配置され、接続されたセルにより定まる。半導体装置のレイアウト領域は、下地層と、下地層の上に設けられた配線層とを有している。下地層には、拡散層パターンとゲートパターンが配置されている。配線層は複数の層からなる。例えば、最下層の配線層には、ゲートパターンをコンタクトを介して接続するセル内配線パターンが生成され、これによりセルが論理セルとして機能することになる。次の配線層には、セル間を接続するセル間配線パターンが生成され、これにより所望の機能を達成することができる。配線層は更に他の配線層を含んでもよい。
【０００４】
半導体装置の微細化が進むと、パターンの密度分布に依存して、エッチング後の配線パターンの幅のバラツキが生じる。この結果、必要以上にパターンが細くなった場合には、後工程でＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行うときに、層間絶縁膜の表面の平坦性を確保することができないという問題がある。また、配線パターンの密度分布が異なるときには、コンタクトが配線パターンに十分に接続されないことを発生する可能性がある。
【０００５】
このため、配線パターン密度（配線パターン占有率）は、半導体チップのレイアウト領域内に渡って一定であることが望ましいが、多少変動があるとしても、そのローカルな領域においては一定であることが望ましい。当然、半導体ウエハの全面に渡って、配線パターン密度は一様であることが望ましい。
【０００６】
現在においても、システムＬＳＩ用のレイアウトパターン生成処理が行われているが、配線パターン密度を一様に保つため、フィルセルに加えてリワークセル上にダミー配線パターンが配置される。しかしながら、生成されたレイアウトでは動作的に問題があり、リワークセルを論理セルに変更することが必要になる場合がある。そのような場合に、配線層にダミー配線パターンが生成された状態で、変更されたリワークセルがセル内配線パターンにより所望の論理セルに変更され、さらにセル間配線パターンにより他のセルに接続される。このとき、配線パターンがダミー配線パターンとショート回路を形成してエラーを発生する場合もある。この場合、論理セルに変更されるリワークセルに配置されたダミー配線パターンは１つ１つ取り除かれなければならないが、その作業の工数は少なくはない。
【０００７】
ダミー配線パターンを配置する技術が、特開２００６−１０８５４１号公報（特許文献１）に開示されている。図１を参照して、その従来例のレイアウトパターン生成方法について説明する。
図１を参照して、ステップＳ２０２では、所望の機能に基づいてネットリスト、セルライブラリなどのデータベースが準備される。続いて、ステップＳ２０４では、ネットリストとセルライブラリを参照して、所望の機能を達成するように、半導体チップのレイアウト領域にマクロセル・論理セルを含めてセルパターンが自動的に配置され、また、リワークセル・フィルセルも分散的に自動的に配置される。その後、ネットリストに従って、自動配線処理が行われる。
続いて、ステップＳ２０６では、ダミー配線（ダミーメタル）パターンの挿入処理が行われる。この処理では、リワークセルやフィルセルにダミー配線が配置される。詳細は以下に説明する。その後、ステップＳ２０８では、リワークセルを論理セルに変更する必要があるセル領域のダミー配線パターンが取り除かれる。続いて、ステップＳ２１０では、セル内配線パターンとセル間配線パターンにより、リワークセルが論理セルに変換され、更に所望の論理機能に追加される。
【０００８】
次に、ダミー配線パターンの配置処理の詳細について、図２を参照して説明する。
ステップＳ１０２では、配置されたリワークセルとフィルセルにダミー配線パターンを生成する処理が行われる。続いて、ステップＳ１０４において、論理セルが配置されている領域での配線パターンの占有率（面密度）が計算される。ステップＳ１０６では、この計算結果に基づいて、セル領域全体において、小さい領域単位で平均化された配線パターンの占有率の分布が求められる。続いて、ステップＳ１０８では、マクロセルが配置されたマクロ領域における配線パターンの占有率が計算される。
次に、ステップＳ１１０では、ダミー配線パターンが生成されるべき領域が設定される。その領域には、リワークセルやフィルセルが配置されている。続いて、ステップＳ１１２では、マクロセルの周辺のダミー配線パターンが除去される。その後、ステップＳ１１４で、マクロセル周辺の配線パターンの占有率が計算される。ステップＳ１１６では、その結果に基づいて、セルあるいは領域の配線パターンの目標占有率が設定される。ステップＳ１１８では、ダミー配線パターンが決定される。ステップＳ１２０では、決定されたダミー配線パターンで設定された目標占有率が達成されるか判断される。目標占有率が達成されないと判断されたときには、再びステップＳ１１８が実行される。目標占有率が達成されると判断されたときには、ステップＳ１２２が実行される。ステップＳ１２２では、決定されたダミー配線パターンがリワークセルやフィルセル上に生成される。
【０００９】
以上の説明と関連して、特許２８９７７３７号公報（特許文献２）には、半導体集積回路の論理合成装置が開示されている。しかしながら、この従来例は、論理レベルでの回路接続情報を対象にしており、レイアウト設計を対象にはしていない。
【００１０】
【特許文献１】特開２００６−１０８５４１号公報
【特許文献２】特許２８９７７３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
また、リワークセルに配置されるダミー配線パターンを効率よく削除できることが望まれるが、その場合、現在使用されているレイアウトパターン生成システムにおいて、データ形式等を変更した場合には、システム全体を再構築しなければならない。システムの基本的な機能は維持しつつ、簡単な修正で、上記目的が達成されることが望まれている。
【課題を解決するための手段】
【００１２】
本発明の第１の観点では、レイアウトパターン生成方法は、半導体チップ領域に配置されたリワークセルとフィルセルのうち、編集に使用されるリワークセルを特定し、該特定リワークセルの配線層に所定形状の特定パターンを生成するステップと、前記リワークセルのうち前記特定リワークセル以外の非特定リワークセルと前記フィルセルの少なくとも一部の前記配線層にダミー配線パターンを配置するステップと、前記特定リワークセルの前記配線層から前記特定パターンを削除するステップと、前記特定リワークセルを論理セルとして配線して、前記特定リワークセルの前記配線層に配線パターンを配置するステップとを具備している。
こうして、既存のパターン生成方法を根本的に変更することなく、それを利用しながら、リワークセル上でのダミー配線（ダミーメタル）に起因するショートエラーを抑制することができる。
【００１３】
本発明の第２の観点による半導体装置の製造方法は、上記のレイアウト生成方法あるいはその変更例によるレイアウト生成方法に従ってレイアウトパターンを生成するステップと、前記レイアウトパターンに従って、マスクを作製するステップと、前記マスクを用いて半導体装置を製造するステップとを具備している。
これにより、レイアウトパターンをより短い時間で生成することができ、半導体装置の製造までに要する開発時間を短縮することができる。
また、上記レイアウト生成方法あるいはその変更例によるレイアウト生成方法を実現するためのコンピュータ読み取り可能なコードよりなるプログラムが格納された記録媒体が提供されることができる。
【００１４】
本発明の第３の観点では、レイアウトパターン生成装置は、半導体装置内の接続情報を格納するネットリストと、リワークセル、フィルセルを含めて、セルのパターンデータを格納するセルライブラリと、表示装置と、前記接続情報に基づいて、半導体チップ領域内に前記リワークセル、前記フィルセルを含めて、前記セルのパターンデータを配置して前記表示装置に表示し、前記半導体チップ領域内の配線占有率の分布とその平均値を計算し、配線占有率の分布とその平均値の計算結果に基づいてダミー配線パターンが配線層内に配置された前レイアウトパターンを生成するレイアウトパターン生成編集部とを具備する。前記レイアウトパターン生成編集部は、前記配置リワークセルのうちの一部が論理セルとして使用されるとき、前記ダミー配線パターンを削除し、使用されるリワークセルを特定し、該特定リワークセルの配線層に所定形状の特定パターンを生成し、前記リワークセルのうち前記特定リワークセル以外の非特定リワークセルと前記フィルセルの少なくとも一部の前記配線層に新ダミー配線パターンを配置し、前記特定リワークセルの前記配線層から前記特定パターンを削除し、前記特定リワークセルを論理セルとして配線して、前記特定リワークセルの前記配線層に配線パターンを配置することにより、新レイアウトパターンを生成する。
【発明の効果】
【００１５】
本発明によれば、従来のレイアウトパターン生成装置の機能を生かしながら、ダミー配線パターンによるショート回路の生成という問題を解決することができる。
【００１６】
また、そのときの配線パターンの占有率を、セル内で、あるいはセルよりは狭い領域で一定に保つようにしながら、少ない工数でリワークセルを論理セルに変更することができる。
【発明を実施するための最良の形態】
【００１７】
以下に、添付図面を参照して、本発明のレイアウトパターン生成装置について説明する。
【００１８】
［第１実施の形態］
図３は、本発明によるレイアウトパターン生成装置の構成を示すブロック図である。図４を参照して、レイアウトパターン生成装置は、ＣＰＵ２、入力装置４、表示装置６、記憶装置８、ネットリスト１０、セルライブラリ１２とを備えている。記憶装置８には、登録テーブル３２，レイアウトデータテーブル３４、プログラム２０が格納されている。このプログラム２０は、記憶媒体（図示せず）から記憶装置８にロードされ、ＣＰＵ２により実行される。ＣＰＵ２がプログラム２０を実行することにより、レイアウトパターン生成部２２、レイアウト編集部２４、計算部２６の機能が実現される。
【００１９】
入力装置４は、キーボード等によりデータ・命令を入力し、またマウス等によりデータ、又は命令を指示するために使用される。表示装置６は、一般的には液晶ディスプレイ等の表示装置であり、プリンタ等であってもよい。表示装置６は、生成されたあるいは編集されたレイアウトを表示する。ネットリスト１０は、チップ領域に配置されたセル等の配線等を保持している。セルライブラリ１２には、種々の種類のセルが格納されている。セルの種類には、ＣＰＵ、ＤＲＡＭメモリ、フラッシュメモリ等のパターンを生成するためのマクロセル、論理素子を生成するために使用される論理セル、通常は使用されないが編集時にリペア目的で論理セルに変換可能なセルであるリワークセル、空きスペースを充填するためのフィル(ダミー)セル、データ・命令の入力／出力のための入出力セル等が知られている。また、同じ論理セルにしても、電源電圧により、また電流容量により異なる。したがって、セルライブラリには、その論理機能、電源電圧、電流容量、セルのサイズ、セルの形状等により種々のセルが格納されている。
【００２０】
レイアウトパターンは、平面的には、種々のセルが配置されているが、高さ方向には階層化されており、下地層と、下地層の上に設けられた配線層とを有している。したがって、各セルも、下地層と配線層とを有している。配線層は、複数の層を有している。
下地層には、拡散層パターンの層、電源パターンの層、ゲートパターンの層を有している。例えば、図７Ａでは、インバータ用のリワークセルは、拡散層パターンとしてＰ型拡散層パターン１０２とＮ型拡散層パターン１０６と、拡散層パターン１０２と１０６の上にゲートパターン１０４を有している。電源パターンとして電源電圧（ＶＤＤ）パターンと接地電圧（ＧＮＤ）パターンとが上下に配置されている。
【００２１】
図７Ｂは、図７Ａに示されるリワークセルが論理セル（インバータセル）に変更されるときに追加されるセル内配線パターンとコンタクトを示している。電源電圧パターンからＰ型拡散層パターン１０２に延びる電圧配線パターン１２２がセル内配線パターンとして生成されている。また、接地電圧パターンからＮ型拡散層パターン１０６に延びる接地配線パターン１２４がセル内配線パターンとして生成されている。加えて、インバータへの入力信号を受ける配線パターンＩＮがセル内配線パターンとして生成され、インバータの出力信号を出力する配線パターンＯＵＴがセル内配線パターンとして生成されている。このように、リワークセルを論理セルとして機能させるための配線パターンは、一般に、配線層内の最下層に設けられている。
このように、生成された論理セルを他のセルに配線するための配線パターンはセル間配線パターンとして最下層の上の層に設けられる。
【００２２】
このリワークセルが論理セルとして使用されないときには、ダミー配線パターン１０８が配線層に設けられる。図７Ａに示されるダミー配線パターン１０８の形状は、配線占有率に基づいて指定される。この実施形態では、配線層は複数の層を含むことができ、そのすべての層にダミー配線パターン１０８が配置される。しかしながら、複数の層のうちの１つ、例えば、セル内配線層に設けられてもよいし、セル間配線層に設けられてもよい。
【００２３】
次に、本発明と特に関連するレイアウトパターン生成装置を用いるレイアウトパターン生成プロセスについて図５を参照して、説明する。
ステップＳ２で、ＣＰＵ２は、記憶媒体（図示せず）からプログラム２０を記憶装置８にインストールし、その後このプログラム２０を実行する。こうして、レイアウト生成部２２、レイアウト編集部２４、計算部２６が実現される。
【００２４】
ステップＳ４では、レイアウトパターン生成部２２は、入力装置４を介してのユーザからの指示に応答して、ネットリスト１０に基づいてセルライブラリ１２を参照して、マクロセルや論理セルのパターンを読み出し、半導体チップ内の領域に対応する生成領域内に配置する。ネットリスト１０は、セル間の配線状態を格納しており、同時に各セルを特定するデータも保持している。そのデータに基づいて、同じ機能を有していても、要求される電流容量、駆動能力、セルサイズ、セル形状等に基づいて特定されるセルが配置されることになる。これにより、生成領域内には、所望の機能を実現するために必要であろうセルが配置されることになる。セルの配置は、従来知られている手法に基づいて、セルは配置される。例えば、サイズの大きなマクロセルが最初に配置され、その後論理セル等の周辺に配置されるべきセルが配置される。
レイアウトパターン生成部２２は、配置された各セルの座標位置、各セルのサイズ等を、そのセルを特定するデータと関連してレイアウトデータテーブル３４に登録する。このとき登録される、各セルのデータの形式は、従来のレイアウトパターン生成装置と同じである。
【００２５】
続いて、ステップＳ４では、半導体装置全体の機能を実現するために、レイアウトパターン生成部２２は、ネットリスト１０を参照して、セル間配線パターンを自動的に生成して配線を行う。レイアウトパターン生成部２２は、このとき生成されたセル間配線パターンも、その配線パターンが形成される配線層を特定刷るデータとともに、座標位置、サイズ等についてレイアウトデータテーブル３４に登録する。こうして、半導体装置全体の機能が実現されることになる。
【００２６】
また、ステップＳ４では、生成領域内の現在空いている部分にリワークセルが配置され、その後残りの領域にフィルセルが配置される。このとき、レイアウトパターン生成部２２は、リワークセルとフィルセルをどこに配置すべきかを、従来と同様に、予め決められたアルゴリズムにより決定する。このとき、リワークセルとして、インバータ用のリワークセルを用いることもできるし、ＡＮＤゲート回路用のリワークセルを用いることもできる。必要になるかもしれないと思われる論理セルに基づいて、リワークセルは選択される。
レイアウトパターン生成部２２は、配置されたリワークセルとフィルセルの各々も、座標位置、サイズ等についてレイアウトデータテーブル３４に登録する。
【００２７】
続いて、ステップＳ６でレイアウトパターン生成部２２は、ダミー配線パターンを配線層内に生成し、レイアウトデータテーブル３４に登録する。このステップの処理については、後で詳細に説明する。
【００２８】
続いて、ステップＳ１０では、セル内配線パターンとセル間配線パターンにより、リワークセルが論理セルに変換され、更に所望の論理機能に追加される。このとき生成されるセル内配線パターンとセル間配線パターンもレイアウトデータテーブル３４に登録される。
【００２９】
次に、ダミー配線パターンが配置されるステップＳ６の詳細について図６を参照して以下に説明する。
ステップＳ１２では、配置されたリワークセルとフィルセルに仮のダミー配線パターンを生成する処理が行われる。続いて、ステップＳ１４では、レイアウトパターン生成部２２は、論理セルを少なくとも１つ含む領域におけるダミー配線（メタル配線）パターンの占有率を計算するように計算部２６を制御する。こうして、半導体チップのレイアウト領域全体での占有率が求まると、ステップＳ１６では、レイアウトパターン生成部２２は、ステップＳ１４での各領域でのダミー配線パターンの占有率の分布状態を検出するように計算部２６を制御する。続いて、ステップＳ１８において、レイアウトパターン生成部２２は、マクロセルが配置されている領域におけるダミー配線パターンの占有率を計算するように計算部２６を制御する。
こうして、ステップＳ２０では、レイアウトパターン生成部２２は、ステップＳ１６で求められたダミー配線パターンの占有率の分布状態とステップＳ１８で求められたマクロセルでのダミー配線パターンの占有率とその位置座標からダミー配線パターンを生成すべき領域を設定する。その領域には、リワークセルやフィルセルが配置されている。続いて、ステップＳ２２では、マクロセルの周辺のダミー配線パターンが除去され、その後、ステップＳ２４で、マクロセル周辺の配線パターンの占有率が計算される。ステップＳ２６では、その結果に基づいて、セルあるいは領域の配線パターンの目標占有率が設定される。その後、ステップＳ１２で一時的に設定されていたダミー配線パターンは除去される。
【００３０】
次に、レイアウト編集部２４は、ステップＳ２８で、レイアウトデータテーブル３４を参照して、すべてのリワークセルを検索し、そのセル内に特定形状パターンを有する特定配線パターンを配置する。
この例では、すべてのリワークセルに特定配線パターンが入りされているが、特定のリワークセルにのみ特定配線パターンを配置してもよい。そのときには、表示装置６に表示されているレイアウト上で、入力装置４により指定されたリワークセルにのみ特定配線パターンが配置される。この特定配線パターンは、リワークセルの種類に依存して予め決定されている。例えば、リワークセルがインバータのときと、ＡＮＤゲートのときとでは、特定配線パターンの形状は異なっている。このとき、特定配線パターンは、リワークセルの一部の領域を占有するものでもよいし、全ての領域を占有するものであってもよい。図８は、インバータ用のリワークセルの全領域に特定配線パターンが設定された例を示している。その特定配線パターンは、それがダミー配線パターンが生成される領域をカバーしていれば十分であるが、そのデータの管理の容易さからリワークセルの領域全体のパターンとすることが望ましい。
レイアウト編集部２４は、特定配線パターンを、そのリワークセルを特定するデータ、座標データ、形状を示すデータ等と共にレイアウトデータテーブル３４と登録テーブル３２に登録する。このとき、特定配線パターンは、配線層のすべての層に対して登録されるが、その一部について登録されてもよい。
【００３１】
次に、ステップＳ３０において、レイアウト編集部２４はセルライブラリ１２を参照して、ダミー配線パターンを決定する。ステップＳ３２では、決定されたダミー配線パターンで設定された目標占有率が達成されるか否かが判断される。目標占有率が達成されないと判断されたときには、再びステップＳ３０が実行され、レイアウト編集部２４はセルライブラリ１２を参照して次のダミー配線パターンを選択する。目標占有率が達成されると判断されたときには、ステップＳ３４が実行される。こうして、すべてのフィルセルやリワークセルの上にダミー配線パターンが生成される。このとき、レイアウト編集部２４は、ダミー配線パターンを、フィルセルやリワークセルに関連付けてレイアウトデータテーブル３４に登録する。また、レイアウト編集部２４は、ダミー配線パターンを配線層のすべての層に対して登録してもよいし、その一部について登録してもよい。一部について登録するときには、特定配線パターンが登録されている層に対応して登録される。
【００３２】
ステップＳ３６では、レイアウト編集部２４は、登録テーブル３２を参照して、登録テーブルに登録されている特定配線パターンのデータをレイアウトデータテーブルから一括して削除する。これにより、ダミー配線パターンが生成されていた配線層からダミー配線パターンが削除される。したがって、その後リワークセルの配線工程が行われたとしても、その配線とダミー配線パターンとがショート回路形成することが無い。また、登録テーブル３２に登録されていた特定配線パターンに対応するリワークセルは、それが配置された状態、すなわち図７Ａに示される状態に戻る（ただし、パターン１０８は存在しない）。
ここで注意すべきことは、レイアウトデータテーブル３４に登録されているデータのデータ形式等にはなんらの変更が加えられていないことである。そのデータ形式は、従来と同様である。また、セルライブラリ１２のデータも従来と同様である。レイアウトパターン生成装置の機能を生かしながら、新たな機能を追加することができる。
【００３３】
その後、ステップＳ１０が実行され、レイアウト編集部２４は、図７Ｂに示されるように、電源電圧パターンからＰ型拡散層パターン１０２に延びる電圧配線パターン１２２と、接地電圧パターンからＮ型拡散層パターン１０６に延びる接地配線パターン１２４と、インバータへの入力信号を受けるパターンＩＮと、インバータの出力信号を出力するパターンＯＵＴとをセル内配線パターンとして生成する。その後、レイアウト編集部２４は、これらのセル内配線パターンはレイアウトデータテーブル３４に登録する。このように、リワークセルを論理セルとして機能させるための配線パターンは、一般に、配線層内の最下層に設けられている。また、図９に示されるように、レイアウト編集部２４は上位配線層にセル間配線パターン１３２、１３４を生成してレイアウトデータテーブル３４に登録する。
【００３４】
こうして、半導体装置のレイアウトパターンを効率的に生成することができる。この場合、従来のレイアウトパターン生成装置に特別な変更、例えばデータ形式の変更等を加えることなく、リワークセルの論理セルへの変更を容易に行うことができ、またショート回路を生成することが無くなる。
【００３５】
なお、レイアウト編集部２４が、入力装置４を介してユーザーの指示に従ってネットリスト１０を変更して、上記リワークセルを指定すれば、リワークセルのセル内配線とセル間配線を自動的に行うことができる。
【００３６】
次に、本発明の半導体装置の製造方法について図４を参照して説明する。
ステップＳ５２では、本発明のレイアウト生成装置を用いて、上記のように、レイアウトパターンデータが生成される。続いて、ステップＳ５４では、生成されたレイアウトパターンデータを用いて種々のマスクが製作される。最後に、ステップＳ５６では、それらのマスクを用いて、シリコンウエハのような基板上に半導体装置が製作される。
【図面の簡単な説明】
【００３７】
【図１】図１は、従来のレイアウト設計手順を示すフローチャートである。
【図２】図２は、図１の手順のうちの、ダミー配線パターンの配置処理の詳細を示すフローチャートである。
【図３】図３は、本発明のレイアウトパターン生成装置の構成を示すブロック図である。
【図４】図４は、本発明のレイアウトパターンの生成方法を利用して半導体装置を製作する方法を示すフローチャートである。
【図５】図５は、本発明のレイアウト設計手順を示すフローチャートである。
【図６】図６は、図５の手順のうちの、ダミー配線パターンの配置処理の詳細を示すフローチャートである。
【図７Ａ】図７Ａは、リワークセル（インバータ）のセルパターンを示す図である。
【図７Ｂ】図７Ｂは、リワークセル（インバータ）を論理セルに変換するときのセルパターンを示す図である。
【図８】図８は、特定配線パターンの生成処理を示すパターン図である。
【図９】図９は、特定配線パターンを用いてレイアウトパターンを生成する方法を示すパターン図である。
【符号の説明】
【００３８】
２：ＣＰＵ
４：入力装置
６：表示装置
８：記憶装置
１０：ネットリスト
１２：セルライブラリ
２０:プログラム
２２:レイアウト生成部
２４：レイアウト編集部
２６：計算部
３２：登録テーブル
３４：レイアウトデータテーブル
【図１】
2010062475.tif 000003
【図２】
2010062475.tif 000004
【図３】
2010062475.tif 000005
【図４】
2010062475.tif 000006
【図５】
2010062475.tif 000007
【図６】
2010062475.tif 000008
【図７Ａ】
2010062475.tif 000009
【図７Ｂ】
2010062475.tif 000010
【図８】
2010062475.tif 000011
【図９】
2010062475.tif 000012