(57)【要約】  【課題】  サージの発生を低減しつつ、小型化を図ることが可能な記録ヘッドおよび記録装置を提供する。  【解決手段】  本発明のサーマルヘッド１０は、ヘッド基板上に配列されている複数の発熱部４０ａ、該発熱部４０ａの発熱をタイミング信号に基づいて制御する複数の制御ＩＣ７０、複数の発熱部４０ａと複数の制御ＩＣ７０とを電気的に接続している複数の第１導電層５１、および複数の制御ＩＣ７０のうち一の制御ＩＣ７０と他の制御ＩＣ７０とを接続している、タイミング信号を伝送する第４導電層５４を備えており、第４導電層５４が、一の制御ＩＣ７０と他の制御ＩＣ７０との間に電気的に直列に接続されている積分回路８０を有している。【選択図】  図２
2010214919.tif 000002
【特許請求の範囲】
【請求項１】
基板、
該基板上に配列されている複数の発熱素子、
該発熱素子の発熱をタイミング信号に基づいて制御する複数の制御素子、
前記基板上に配列されている、前記複数の発熱素子と前記複数の制御素子とを電気的に接続している複数の制御配線、および
前記複数の制御素子のうち一の制御素子と他の制御素子とを接続している、前記タイミング信号を伝送する信号配線を備えており、
該信号配線は、前記一の制御素子と前記他の制御素子との間に電気的に直列に接続されている積分回路を有していることを特徴とする記録ヘッド。
【請求項２】
前記複数の制御配線の一部を覆っている被覆層を備えており、
前記積分回路は、キャパシタを含んで構成されており、
前記キャパシタは、前記被覆層を介して対向している一対の対向電極を含んで構成されていることを特徴とする請求項１に記載の記録ヘッド。
【請求項３】
前記複数の発熱素子は、主走査方向に沿って配列されており、
前記複数の制御配線は、接続されている前記制御素子ごとに制御配線群を構成しており、
前記被覆層は、前記主走査方向において隣接している前記制御配線群間に延在しており、
前記一対の対向電極は、前記主走査方向において隣接している前記制御配線群の間に設けられていることを特徴とする請求項２に記載の記録ヘッド。
【請求項４】
前記被覆層は、前記複数の制御配線の一部を覆っている第１層、および該第１層上に設けられている第２層を含んで構成されており、
前記一対の対向電極は、前記第１層または前記第２層を介して対向していることを特徴とする請求項２または請求項３に記載の記録ヘッド。
【請求項５】
前記積分回路は、抵抗器を含んで構成されており、
前記複数の発熱素子および前記抵抗器は、同じ電気抵抗材料で形成されていることを特徴とする請求項１から請求項４のいずれかに記載の記録ヘッド。
【請求項６】
前記複数の制御素子は、第２の積分回路を備えており、
該第２の積分回路は、前記積分回路に比べて遅延時間が短いことを特徴とする請求項１から請求項５のいずれかに記載の記録ヘッド。
【請求項７】
請求項１から請求項６のいずれかに記載の記録ヘッドと、該記録ヘッドの前記制御素子にタイミング信号を伝送する駆動制御部とを含んで構成されていることを特徴とする記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発熱素子と、該発熱素子の発熱を制御する制御素子とを有する記録ヘッドおよび記録装置に関する。
【背景技術】
【０００２】
ファクシミリやレジスターなどのサーマルプリンタは、サーマルヘッドおよびプラテンローラを備え、感熱紙あるいは熱転写インクリボンおよび普通紙を記録媒体として印画するサーマルプリンタが用いられている。このようなサーマルプリンタに搭載されているサーマルヘッドとしては、ヘッド基板上に配列されている複数の発熱素子と、このヘッド基板上に配置されているとともに発熱素子の駆動を制御する制御素子とを備えるものがある。プラテンローラは、例えば感熱紙などの記録媒体を発熱素子上に押し当てる機能を有するものである。このような構成のサーマルプリンタでは、所望の画像に応じて発熱素子を発熱させるともに、発熱素子上に記録媒体をプラテンローラで押圧することにより発熱素子の発する熱を記録媒体に対して良好に伝達させている。この処理を繰り返すことによって、記録媒体に対して所望の画像が印刷される。
【０００３】
このような構成のサーマルプリンタにおいて画像形成を行う場合、配列された複数の発熱素子を一括して同時に駆動開始すると、駆動素子のリアクタンス成分で生じる逆起電力に起因して各発熱素子に対する印加電圧に過電圧（サージ）が生じてしまい、サーマルヘッドの誤作動や破壊が起こってしまう場合があった。特に、一括して同時に駆動開始される発熱抵抗体の数が多いほどサージが大きくなるため、サーマルヘッドの誤作動や破壊がより顕著に発生する傾向があった。
【０００４】
そこで、上述のような大きいサージが発生するのを解消すべく、各制御素子に対して駆動開始のタイミング信号を個別に供給するとともに、各制御素子内で各発熱素子に電力を供給するタイミングを発熱素子ごとにずらす技術が開発され、例えば特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭６２−２２０３５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
現在、サーマルプリンタでは、サーマルヘッドの小型化が求められている。一方、各制御素子に対してタイミング信号を個別に供給するには、タイミング信号を制御素子毎に独立に伝送する伝送路が必要となる。そのため、各制御素子に対してタイミング信号を個別に供給すると、伝送路に広い面積が必要となり、サーマルヘッドの小型化を十分に図れなくなる問題があった。
【０００７】
本発明は、このような事情のもとで考え出されたものであって、サージの発生を低減しつつ、小型化を図ることが可能な記録ヘッド用駆動回路、並びに該駆動回路を備える記録ヘッドおよび記録装置を提供すること、を目的とする。
【課題を解決するための手段】
【０００８】
本発明の記録ヘッドは、基板、該基板上に配列されている複数の発熱素子、該発熱素子の発熱をタイミング信号に基づいて制御する複数の制御素子、前記基板上に配列されている、前記複数の発熱素子と前記複数の制御素子とを電気的に接続している複数の制御配線、および前記複数の制御素子のうち一の制御素子と他の制御素子とを接続している、前記タイミング信号を伝送する信号配線を備えており、該信号配線は、前記一の制御素子と前記他の制御素子との間に電気的に直列に接続されている積分回路を有していることを特徴とする。
【０００９】
本発明の記録ヘッドは、前記複数の制御配線の一部を覆っている被覆層を備えており、前記積分回路は、キャパシタを含んで構成されており、前記キャパシタは、前記被覆層を介して対向している一対の対向電極を含んで構成されていることが好ましい。
【００１０】
本発明の記録ヘッドにおいて、前記複数の発熱素子は、主走査方向に沿って配列されており、前記複数の制御配線は、接続されている前記制御素子ごとに制御配線群を構成しており、前記被覆層は、前記主走査方向において隣接している前記制御配線群間に延在しており、前記一対の対向電極は、前記主走査方向において隣接している前記制御配線群の間に設けられていることがより好ましい。
【００１１】
本発明の記録ヘッドにおいて、前記被覆層は、前記複数の制御配線の一部を覆っている第１層、および該第１層上に設けられている第２層を含んで構成されており、前記一対の対向電極は、前記第１層または前記第２層を介して対向していることがより好ましい。
【００１２】
本発明の記録ヘッドにおいて、前記積分回路は、抵抗器を含んで構成されており、前記複数の発熱素子および前記抵抗器は、同じ電気抵抗材料で形成されていることが好ましい。
【００１３】
本発明の記録ヘッドにおいて、前記複数の制御素子は、第２の積分回路を備えており、該第２の積分回路は、前記積分回路に比べて遅延時間が短いことが好ましい。
【００１４】
本発明の記録装置は、上記いずれかの記録ヘッドと、該記録ヘッドの前記制御素子にタイミング信号を伝送する駆動制御部とを含んで構成されていることを特徴とするものである。
【発明の効果】
【００１５】
本発明の記録ヘッドは、基板、該基板上に配列されている複数の発熱素子、該発熱素子の発熱をタイミング信号に基づいて制御する複数の制御素子、基板上に配列されている、複数の発熱素子と複数の制御素子とを電気的に接続している複数の制御配線、および複数の制御素子のうち一の制御素子と他の制御素子とを接続している、タイミング信号を伝送する信号配線を備えており、該信号配線が、一の制御素子と他の制御素子との間に電気的に直列に接続されている積分回路を有している。そのため、本発明の記録ヘッドでは、一の制御素子と他の制御素子との間でタイミング信号を遅延することができる。したがって、本発明の記録ヘッドでは、サージの発生を低減しつつ、小型化を図ることができる。
【００１６】
本発明の記録ヘッドは、複数の制御配線の一部を覆っている被覆層を備えており、積分回路が、キャパシタを含んで構成されており、キャパシタが、被覆層を介して対向している一対の対向電極を含んで構成されている場合、被覆層を誘電体として活用するキャパシタを基板上に設けることができる。そのため、この記録ヘッドでは、基板上からキャパシタが厚み方向に突出するのを低減することができる。したがって、この記録ヘッドでは、小型化を図ることができる。
【００１７】
本発明の記録ヘッドにおいて、複数の発熱素子が、主走査方向に沿って配列されており、複数の制御配線が、接続されている制御素子ごとに制御配線群を構成しており、被覆層が、主走査方向において隣接している制御配線群間に延在しており、一対の対向電極が、主走査方向において隣接している制御配線群の間に設けられている場合、基板上の領域を有効に活用することができ、小型化を図ることができる。
【００１８】
本発明の記録ヘッドにおいて、被覆層が、複数の制御配線の一部を覆っている第１層、および該第１層上に設けられている第２層を含んで構成されており、一対の対向電極が、第１層または第２層を介して対向している場合、キャパシタを構成する当該一対の対向電極間の間隔を狭くすることができる。したがって、この記録ヘッドでは、キャパシタの静電容量を良好に高めることができる。
【００１９】
本発明の記録ヘッドにおいて、積分回路が、抵抗器を含んで構成されており、複数の発熱素子および抵抗器が、同じ電気抵抗材料で形成されている場合、発熱素子と同じ製造プロセスで抵抗器を製造することができ、製造効率を高めることができる。
【００２０】
本発明の記録ヘッドにおいて、複数の制御素子が、第２の積分回路を備えており、該第２の積分回路が、積分回路に比べて遅延時間が短い場合、制御素子ごとに発熱素子が駆動するタイミングをずらすとともに、一の制御素子に接続されている複数の発熱素子が駆動するタイミングをずらすことができる。したがって、この記録ヘッドでは、サージの発生を低減することができる。
【００２１】
本発明の記録装置は、本発明の記録ヘッドと、該記録ヘッドの制御素子にタイミング信号を伝送する駆動制御部とを含んで構成されている。そのため、本発明の記録装置は、本発明の記録ヘッドの奏する効果を享受することができる。したがって、本発明の記録装置では、サージの発生を充分に低減しつつ、小型化を図ることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の記録ヘッドの実施形態の一例であるサーマルヘッドの概略構成を示す平面図である。
【図２】図１に示したサーマルヘッドの要部を拡大した平面図である。
【図３】図２に示したサーマルヘッドを構成する保護層を省略した平面図である。
【図４】図２に示したＩＶ−ＩＶ線に沿った断面図である。
【図５】図１に示したサーマルヘッドを構成する駆動ＩＣの概略構成を示す回路構成図である。
【図６】図５に示した駆動ＩＣの回路構成を示す図である。
【図７】図１に示したサーマルヘッドの回路構成の要部を示す図である。
【図８】本発明の記録装置の実施形態の一例であるサーマルプリンタの概略構成を示す図である。
【図９】図１に示したサーマルヘッドの変形例を示す回路構成図である。
【発明を実施するための形態】
【００２３】
＜記録ヘッド＞
図１〜図７に示した本発明の記録ヘッドの実施形態の一例であるサーマルヘッド１０は、ヘッド基板２０と、蓄熱層３０と、電気抵抗層４０と、導電層５０と、被覆層としての保護層６０と、制御素子としての制御ＩＣ７０と、積分回路８０と、外部接続部材９０とを含んで構成されている。
【００２４】
ヘッド基板２０は、蓄熱層３０と、電気抵抗層４０と、導電層５０と、保護層６０と、制御ＩＣ７０と、積分回路８０とを支持する機能を有するものである。このヘッド基板２０は、平面視において主走査方向Ｄ１，Ｄ２に延びる矩形状に構成されている。ここで、「平面視」とは、厚み方向Ｄ５，Ｄ６におけるＤ６方向視のことをいう。このヘッド基板２０を形成する材料としては、例えばセラミックスと、ガラスと、シリコンと、サファイアと、エポキシ系樹脂を含む絶縁樹脂とが挙げられる。これらの材料の中でも、印画の高密度化の観点からは、ガラスと、シリコンと、サファイアとが好ましい。また、このヘッド基板２０の厚み方向Ｄ５，Ｄ６におけるＤ５方向側の上面には、蓄熱層３０が全体に渡って設けられている。
【００２５】
蓄熱層３０は、電気抵抗層４０の後述する発熱部４０ａにおいて発生する熱の一部を一時的に蓄積する機能を有するものである。すなわち、蓄熱層３０は、発熱部４０ａの温度を上昇させるのに要する時間を短くして、サーマルヘッド１０の熱応答特性を高める役割を担うものである。この蓄熱層３０は、基部３０ａと、突出部３０ｂとを有している。
【００２６】
基部３０ａは、ヘッド基板２０の上面全体に渡って略平坦状に設けられている。
【００２７】
突出部３０ｂは、記録媒体を発熱部４０ａ上に位置する保護層６０に対して良好に押し当てるのに寄与する部位である。この突出部３０ｂは、基部３０ａより厚み方向Ｄ５，Ｄ６におけるＤ５方向に突出している。また、この突出部３０ｂは、主走査方向Ｄ１，Ｄ２に延びる帯状に構成されている。この突出部３０ｂは、主走査方向Ｄ１，Ｄ２に直交する副走査方向Ｄ３，Ｄ４における断面形状が略半楕円状に構成されている。
【００２８】
電気抵抗層４０は、電力供給によって発熱する発熱素子として機能する発熱部４０ａを有している。この電気抵抗層４０は、単位長さ当たりの電気抵抗値が導電層５０の単位長さ当たりの電気抵抗値に比べて大きくなるように構成されている。この電気抵抗層４０を形成する材料としては、例えばＴａＮ系材料と、ＴａＳｉＯ系材料と、ＴａＳｉＮＯ系材料と、ＴｉＳｉＯ系材料と、ＴｉＳｉＣＯ系材料と、ＮｂＳｉＯ系材料とが挙げられる。ここで「〜を主とする材料」とは、主とする材料が全体に対して５０質量％以上であるものをいい、例えば添加物を含んでいてもよい。この電気抵抗層４０は、蓄熱層３０上に設けられており、一部が突出部３０ｂ上に設けられている。本実施形態では、導電層５０から電圧が印加される電気抵抗層４０のうち導電層５０が上に形成されていない部位が発熱部４０ａとして機能している。
【００２９】
発熱部４０ａは、電力供給により発熱する発熱素子として機能する部位である。この発熱部４０ａは、導電層５０からの電力供給による発熱温度が例えば２００℃以上５５０℃以下の範囲となるように構成されている。この発熱部４０ａは、蓄熱層３０の突出部３０ｂ上に位置しており、主走査方向Ｄ１，Ｄ２に沿って略同一の離間距離で配列されている。また、この発熱部４０ａは、平面視において、各々が矩形状に構成されている。さらに、発熱部４０ａは、各々の主走査方向Ｄ１，Ｄ２に沿う幅が略同一の長さに構成されている。また、発熱部４０ａは、各々の副走査方向Ｄ３，Ｄ４に沿う長さも略同一の長さに構成されている。ここで、「略同一」とは、一般的な製造誤差範囲内のものが含まれ、例えば各部位の長さの平均値に対する誤差が１０％以内の範囲が挙げられる。ここで、一つの発熱部４０ａの中心と該発熱部４０ａに隣接する他の発熱部４０ａの中心との離間距離の値としては、例えば５．２μｍ以上８４．７μｍ以下の範囲が挙げられる。
【００３０】
導電層５０は、配線パターンとして電気抵抗層４０上に設けられている。また、この導電層５０は、第１導電層５１と、第２導電層５２と、第３導電層５３と、第４導電層５４とを含んで構成されている。導電層５０を主として形成する材料としては、例えばアルミニウム、金、銀、および銅のいずれか一種の金属、またはこれらの合金が挙げられる。
【００３１】
第１導電層５１は、厚み方向Ｄ５，Ｄ６におけるＤ６方向における下層に位置する電気抵抗層４０と併せて制御配線として機能している。この発熱部４０ａへの電力を供給するのに寄与している。この第１導電層５１は、各々の一端部が個々の発熱部に電気的に独立に接続されており、各々の他端部が制御ＩＣ７０に電気的に接続されている。本実施形態の第１導電層５１は、接続されている制御ＩＣ７０ごとに制御配線群５１ａを構成している。つまり、一の制御配線群５１ａを構成する複数の第１導電層５１は、一の制御ＩＣ７０に接続されている。
【００３２】
第２導電層５２は、端部が複数の発熱部４０ａの他端部および外部接続部材９０に電気的に接続されている。この第２導電層５２は、第１導電層５１と対となって発熱部４０ａに対して電力を供給するのに寄与するものである。本実施形態の第２導電層５２は、外部接続部材９０を介して電源に電気的に接続されている。
【００３３】
第３導電層５３は、第１導電層５１と離間して配置されている。この第３導電層５３は、一端部が制御ＩＣ７０に接続されている。また、この第３導電層５３は、他端部が外部接続部材９０に電気的に接続されている。
【００３４】
第４導電層５４は、一端部が積分回路８０に接続されている。また、この第４導電層５４は、他端部が制御ＩＣ７０または外部接続部材９０に接続されている。
【００３５】
保護層６０は、発熱部４０ａと、導電層５０とを保護する機能を有するものである。この保護層６０は、第１保護層６１と、第２保護層６２と、第３保護層６３とを含んで構成されている。
【００３６】
第１保護層６１は、発熱部４０ａと、導電層５０の第１導電層５１および第２導電層５２の一部とを覆うように設けられている。第１保護層６１を主として形成する材料としては、例えばダイヤモンドライクカーボン材料と、ＳｉＣ系材料と、ＳｉＮ系材料と、ＳｉＣＮ系材料と、ＳｉＯＮ系材料と、ＳｉＯＮＣ系材料と、ＳｉＡｌＯＮ系材料と、ＳｉＯ２系材料と、Ｔａ２Ｏ５系材料と、ＴａＳｉＯ系材料と、ＴｉＣ系材料と、ＴｉＮ系材料と、ＴｉＯ２系材料と、ＴｉＢ２系材料と、ＡｌＣ系材料と、ＡｌＮ系材料と、Ａｌ２Ｏ３系材料と、ＺｎＯ系材料と、Ｂ４Ｃ系材料と、ＢＮ系材料とが挙げられる。ここで「ダイヤモンドライクカーボン材料」とは、ｓｐ３混成軌道をとる炭素原子（Ｃ原子）の割合が１原子％以上１００原子％未満の範囲である膜をいう。また、ここで「〜系材料」とは、ＳｉＣ系材料を例に挙げると、Ｓｉ原子と、Ｃ原子とからなる材料であって、化学量論的組成を有する材料は勿論のこと、異なる組成比率を有する材料であってもよい。また、「〜系材料を主とする材料」とは、主とする材料が全体に対して５０ｗｔ％以上であるものをいい、例えば添加物を含んでいてもよい。
【００３７】
第２保護層６２は、第１保護層６１を覆うように設けられている。この第２保護層６２を形成する材料としては、第１保護層６１で挙げた材料が挙げられる。この第２保護層６２を形成する材料は、第１保護層６１と同種の材料であってもよいし、異なる材料であってもよい。
【００３８】
本実施形態の第１保護層６１は、発熱部４０ａと、導電層５０の第１導電層５１および第２導電層５２の一部とを絶縁する機能を有している。ここで、「絶縁」とは、電流が実質的に流れなくなる程度をいい、例えば電気抵抗率が１．０×１０１０Ω・ｃｍ以上であることをいう。また、本実施形態の第１保護層６１は、第２保護層６２に比べて厚み方向Ｄ５，Ｄ６における厚みが薄くなるように設けられている。本実施形態では、第１保護層６１がＳｉＮ系材料によって形成されている。また、このＳｉＮ系材料によって形成されている第１保護層６１は、発熱部４０ａと、導電層５０の第１導電層５１および第２導電層５２の一部とを外部から良好に封止することができる。ここで、「封止」とは、例えば記録媒体などに含まれるＮａイオン等から導電層５０を形成する材料の腐食を低減することをいう。
【００３９】
第３保護層６３は、導電層５０の第１導電層５１の一部、第２導電層５２の一部、第３導電層５３の一部、および第４導電層の一部を保護する機能を有するものであり、第１導電層５１の一部、第２導電層５２の一部、第３導電層５３の一部、および第４導電層５４の一部を覆っている。第３保護層６３を形成する材料としては、例えばエポキシ系樹脂、シリコーン系樹脂、およびフッ素系樹脂などの熱硬化型または紫外線硬化型などの樹脂が挙げられる。本実施形態における第３保護層６３は、第１保護層２５１および第２保護層６２の形成後に、第１導電層５１、第２導電層５２、第３導電層５３、および第４導電層５４の各々の上に流動性を有する第３保護層６３の前駆体を塗布し、当該前駆体を硬化することによって形成されている。この前駆体としては、例えば有機溶媒を用いて上述の樹脂材料を希釈したものが挙げられる。この第３保護層６３は、第１導電層５１および第２導電層５２の副走査方向Ｄ３，Ｄ４におけるＤ４方向側の端部を含む領域を覆っておらず、第１導電層５１および第２導電層５２の当該端部は、第３保護層６３から露出している。また、この第３保護層６３は、第３導電層５３の両端部を含む領域を覆っておらず、第３導電層５３の当該両端部は、第３保護層６３から露出している。
【００４０】
制御ＩＣ７０は、複数の発熱部４０ａの発熱を選択的に制御する機能を有するものである。この制御ＩＣ７０は、副走査方向Ｄ３，Ｄ４において、発熱部４０ａと離間して配されている。この制御ＩＣ７０は、複数の第１導電層５１の他端部と、第３導電層５３の一端部とに接続されている。このような構成とすることにより、制御ＩＣ７０は、第３導電層５３を介して入力される駆動信号に基づいて発熱部４０ａに供給される電力を選択的に制御して、発熱を制御することができる。本実施形態の制御ＩＣ７０は、制御回路７１と、調節手段７２と、選択手段７３と、遅延回路７４と、配線７５とを含んで構成されている。
【００４１】
制御回路７１は、発熱部４０ａへの電力供給状態（オンまたはオフ）を発熱部４０ａごとに制御する機能を有するものである。制御回路７１は、第１導電層５１および配線７５を介して発熱部４０ａに対して電気的に直列に接続されている。制御回路７１としては、例えばＣＭＯＳを含むトランジスタ素子と、スイッチングリレーとが挙げられる。
【００４２】
本実施形態の制御回路７１は、ｎＭＯＳトランジスタ７１０によって構成されている。このｎＭＯＳトランジスタ７１０は、ゲート端子７１１と、ドレイン端子７１２と、ソース端子７１３とを含んで構成されている。このｎＭＯＳトランジスタ７１０は、ゲート端子７１１に正の電圧が印加されると、ドレイン端子７１２とソース端子７１３との間で電気的に導通されるように構成されている素子である。ドレイン端子７１２は、配線７５を介して導電層５０の第１導電層５１に対して電気的に接続されている。ソース端子７１３は、配線７５、第３導電層５３、および外部接続部材９０を介して基準電位点に対して電気的に接続されている。このような構成によると、ｎＭＯＳトランジスタ７１０のゲート端子７１１への印加電圧を制御することで、発熱部４０ａごとに電力供給状態を切り替えることができる。
【００４３】
調節手段７２は、発熱部４０ａの駆動開始のタイミングを発熱部４０ａごとに調節する機能を有するものである。本実施形態の調整手段７２は、ｎＭＯＳトランジスタ７１０のゲート端子７１１に正の電圧を印加するタイミングを調節することで、発熱部４０ａの駆動開始のタイミングを発熱部４０ａごとに調節している。調節手段７２としては、例えば抵抗器と、コンデンサと、論理回路とを含んで構成される電気回路網などが挙げられる。
【００４４】
本実施形態の調整手段７２は、論理積回路７２０によって構成されている。論理積回路７２０は、第１入力端子７２１と、第２入力端子７２２と、および出力端子７２３とを有している。この論理積回路７２０は、第１入力端子７２１および第２入力端子７２２に入力された電圧がともに正であるときに出力端子７２３から正の電圧を出力するように構成されている電気回路である。この論理積回路７２０の出力端子７２３は、ｎＭＯＳトランジスタ７１０のゲート端子７１１に接続されている。このような構成によると、論理積回路７２０の第１入力端子７２１および第２入力端子７２２に正の電圧を入力するタイミングを調整することで、ｎＭＯＳトランジスタ７１０のゲート端子７１１へ正の電圧を入力するタイミング、つまり、発熱部４０ａを駆動開始するタイミングを調整することができる。
【００４５】
選択手段７３は、駆動させる発熱部４０ａを選択する機能を有するものである。本実施形態の選択手段７３は、制御ＩＣ７０の外部から入力される画像パターン信号に応じて駆動する発熱部４０ａを選択している。選択手段７３としては、例えば記憶回路と、論理回路と、スイッチ回路とを含んで構成される電気回路などが挙げられる。本実施形態の選択手段７３は、出力端子７３１を有しており、出力端子７３１が論理積回路７２０の第１入力端子７２１に接続されている。また、この選択手段７３は、出力端子７３１から駆動する発熱部４０ａを選択する選択信号（正の電圧）を出力し、一定期間電圧値を保持するように構成されている。つまり、駆動する発熱部４０ａの駆動開始のタイミングを調節している論理積回路７２０の第１入力端子７２１に一定期間の間、正の電圧が印加されることとなる。このような構成とすることで、論理積回路７２０の出力を第２入力端子７２２に入力する電気信号で制御することができる。
【００４６】
遅延回路７４は、発熱部４０ａの駆動開始のタイミングを各発熱部４０ａ間で遅延するのに寄与するものである。この遅延回路７４は、入力端子７４１に入力されるタイミング信号を複数の出力端子７４２ごとに個別に設定されている遅延時間で遅延した信号を出力するように構成されている。この「タイミング信号」としては、例えば一定周期毎に一定電圧を出力する信号が挙げられる。本実施形態のタイミング信号は、所定の周期毎に正の電圧を出力する信号を採用する。また、ここで、「遅延時間」とは、伝送するタイミング信号による電圧の立ち上がり時に、電圧が開始電圧から目標電圧までの電圧変動量の５０％以上変動するまでの時間をいう。また、この遅延回路７４は、出力端子７４２が論理積回路７２０の第２入力端子７２２に接続されている。このような構成によると、入力端子７４１から入力されたタイミング信号に基づいて論理積回路７２０の出力を制御することができ、ひいてはｎＭＯＳトランジスタ７１０のゲート端子７１１に対して正の電圧が印加されるタイミングを出力端子７２ｂごとに所定期間遅延させて出力することができる。このような遅延回路７４としては、例えば積分回路とバッファとが挙げられ、本実施形態の遅延回路７４は、積分回路で構成されている。
【００４７】
配線７５は、制御ＩＣ７０を構成する制御回路７１と、調節手段７２と、選択手段７３と、遅延回路７４とを電気的に接続する機能を有するものである。配線７５は、制御回路７１と、調節手段７２と、選択手段７３と、遅延回路７４との間をそれぞれ接続している。また、本実施形態の配線７５は、出力端子７５１を有している。この出力端子７５１は、遅延回路７４の入力端子７４１と短絡されている。配線７５の構成材料としては、例えば金属とその合金とが挙げられる。金属としては、例えばアルミニウム、金、銀、および銅のいずれか一種の金属、またはこれらの合金が挙げられる。
【００４８】
積分回路８０は、第１電極８１と、第２電極８２と、抵抗器８３とを含んで構成されている。
【００４９】
第１電極８１は、蓄熱層３０の基部３０ａ上に設けられている。また、第１電極８１は、主走査方向Ｄ１，Ｄ２において隣接する二つの制御配線群５１ａ間に設けられている。この第１電極８１は、第４導電層５４を介して制御ＩＣ７０に接続されている。第１電極８１を形成する材料としては、例えばアルミニウム、金、銀、および銅のいずれか一種の金属、またはこれらの合金、ならびに導電性を有する他の材料が挙げられる。ここで、「導電性を有する」とは、例えば電気抵抗率が１．０×１０８Ω・ｃｍ以下であることをいう。
【００５０】
第２電極８２は、第１保護層６１と第２保護層６２との間に設けられている。また、第２電極８２は、第１保護層６１を介して第１電極８１と対向して設けられている。つまり、本実施形態では、第１電極８１と第２電極８２とが第１保護層６１を誘電体とするキャパシタ８０ａを構成している。この第２電極８２は、第４導電層５４を介して外部接続部材９０に接続されている。
【００５１】
抵抗器８３は、電気的な抵抗器として機能するものである。この抵抗器８３は、一の制御ＩＣ７０の出力端子７５１と、該一の制御ＩＣ７０に主走査方向Ｄ１，Ｄ２において隣接している他の制御ＩＣ７０の遅延回路７４の入力端子７４１との間に電気的に直列に接続されている。また、この抵抗器８３は、一の制御ＩＣ７０の出力端子７５１と、第１電極８１との間に電気的に直列に接続されている。このような構成とすることで、抵抗器８３を電気抵抗とし、キャパシタ８０ａをコンデンサとするＲＣ積分回路を構成している。
【００５２】
外部接続部材９０は、配線基板９１と、配線層９２とを含んで構成されている。
【００５３】
配線基板９１は、配線層９２を支持する機能を有するものである。この配線基板９１を形成する材料としては、例えばセラミックス、樹脂、およびセラミックスと樹脂との複合材が挙げられる。このセラミックスとしては、例えばアルミナセラミックス、窒化アルミニウムセラミックス、窒化珪素セラミックス、ガラスセラミックス、およびムライトセラミックスが挙げられる。また、この樹脂としては、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂、およびポリエステル樹脂などの熱硬化型または紫外線硬化型の樹脂が挙げられる。これらの形成材料の中でも、例えばポリイミド系樹脂、エポキシ系樹脂、およびアクリル系樹脂などの可撓性を有する樹脂を採用することがより好ましい。ここで、「可撓性」とは、ＪＩＳ規格Ｋ７１７１：１９９４に規定される曲げ弾性率が例えば２．５×１０３Ｎ／ｍｍ２以上４．５×１０３Ｎ／ｍｍ２以下であることをいう。
【００５４】
配線層９２は、第１配線層９２１と、第２配線層９２２と、第３配線層９２３とを含んで構成されている。この配線層９２を形成する材料としては、例えばアルミニウム、金、銀、および銅のいずれか一種の金属、またはこれらの合金が挙げられる。
【００５５】
第１配線層９２１は、一端が第２導電層５２に接続されており、発熱部４０ａへの電力供給に寄与するものである。この第１配線層９２１は、電源に電気的に接続されている。つまり、発熱部４０ａの電力は、第１配線層９２１を介してサーマルヘッド１０に供給される。
【００５６】
第２配線層９２２は、一端側が基準電位点に接続されている。また、第２配線層９２２は、他端側が制御ＩＣ７０のｎＭＯＳトランジスタ７１０のソース端子７１３と、積分回路８０の第２電極８２とに電気的に接続されている。
【００５７】
第３配線層９２３は、制御ＩＣ７０に接続されている。この第３配線層９３は、制御ＩＣ７０を駆動するのに寄与する電気信号を伝送するのに寄与するものである。この電気信号としては、例えばタイミング信号と、画像信号と、制御ＩＣ７０の電源電力とが挙げられる。つまり、第３配線層９２３は、制御ＩＣ７０の選択手段７３と、遅延回路７４の入力端子７４１とに電気的に接続されている。なお、本実施形態の第３配線層９２３は、一の制御ＩＣ７０の入力端子７４１にのみ接続されている。また、他の制御ＩＣ７０の入力端子７４１には、この一の制御ＩＣ７０の入力端子７２２に入力されたタイミング信号が積分回路８０を通じて遅延されてタイミング信号が入力される。
【００５８】
サーマルヘッド１０は、ヘッド基板２０、該ヘッド基板２０上に配列されている複数の発熱部４０ａ、該発熱部４０ａの発熱をタイミング信号に基づいて制御する複数の制御ＩＣ７０、ヘッド基板２０上に配列されている、複数の発熱部４０ａと複数の制御ＩＣ７０とを電気的に接続している複数の第１導電層５１、および複数の制御ＩＣ７０のうち一の制御ＩＣ７０と他の制御ＩＣ７０とを接続している、タイミング信号を伝送する第４導電層５４を備えており、第４導電層５４が、一の制御ＩＣ７０と他の制御ＩＣ７０との間に電気的に直列に接続されている積分回路８０を有している。そのため、サーマルヘッド１０では、一の制御ＩＣ７０と他の制御ＩＣ７０との間でタイミング信号を遅延することができる。したがって、サーマルヘッド１０では、サージの発生を低減しつつ、小型化を図ることができる。
【００５９】
サーマルヘッド１０は、複数の第１導電層５１の一部を覆っている第１保護層６１を備えており、積分回路８０が、キャパシタ８０ａを含んで構成されており、キャパシタ８０ａが、第１保護層６１を介して対向している第１電極８１および第２電極８２を含んで構成されているので、第１保護層６１を誘電体として活用するキャパシタ８０ａをヘッド基板２０上に設けることができる。そのため、サーマルヘッド１０では、ヘッド基板２０上からキャパシタ８０ａが厚み方向Ｄ５，Ｄ６に突出するのを低減することができる。したがって、サーマルヘッド１０では、小型化を図ることができる。
【００６０】
サーマルヘッド１０において、複数の発熱部４０ａが、主走査方向Ｄ１，Ｄ２に沿って配列されており、複数の第１導電層５１が、接続されている制御ＩＣ７０ごとに制御配線群５１ａを構成しており、第１保護層６１は、主走査方向Ｄ１，Ｄ２において隣接している制御配線群５１ａ間に延在しており、第１電極８１および第２電極８２が、主走査方向Ｄ１，Ｄ２において隣接している制御配線群５１ａの間に設けられているので、ヘッド基板２０上の領域を有効に活用することができ、小型化を図ることができる。
【００６１】
サーマルヘッド１０において、保護層６０が、複数の第１導電層５１の一部を覆っている第１保護層６１、および該第１保護層６１上に設けられている第２保護層６２を含んで構成されており、第１電極８１および第２電極８２が、第１保護層６１を介して対向しているので、キャパシタ８０ａを構成する第１電極８１および第２電極８２間の厚み方向Ｄ５，Ｄ６における間隔を狭くすることができる。したがって、サーマルヘッド１０では、キャパシタ８０ａの静電容量を良好に高めることができる。
【００６２】
サーマルヘッド１０において、積分回路８０が、抵抗器８３を含んで構成されており、複数の発熱部４０ａおよび抵抗器８３が、同じ電気抵抗材料で形成されているので、発熱部４０ａと同じ製造プロセスで抵抗器８３を製造することができ、製造効率を高めることができる。
【００６３】
サーマルヘッド１０において、複数の制御ＩＣ７０が、遅延回路７４を備えており、遅延回路７４が、積分回路８０に比べて遅延時間が短いので、制御ＩＣ７０ごとに発熱部４０ａが駆動するタイミングをずらすとともに、一の制御ＩＣ７０に接続されている複数の発熱部４０ａが駆動するタイミングをずらすことができる。したがって、サーマルヘッド１０では、サージの発生を低減することができる。
【００６４】
＜記録装置＞
図８に示した本発明の記録媒体の実施形態の一例であるサーマルプリンタ１は、サーマルヘッド１０と、搬送機構１１と、制御機構１２とを有している。
【００６５】
搬送機構１１は、副走査方向Ｄ３，Ｄ４におけるＤ３方向に記録媒体Ｐを搬送しつつ、該記録媒体Ｐをサーマルヘッド１０の発熱部４０ａ上に位置する保護層６０に接触させる機能を有するものである。この搬送機構１１は、プラテンローラ１１１と、搬送ローラ１１２，１１３，１１４，１１５とを含んで構成されている。
【００６６】
プラテンローラ１１１は、記録媒体Ｐを発熱部４０ａ側に押し付ける機能を有するものである。このプラテンローラ１１１は、発熱部４０ａ上に位置する保護層６０に接触した状態で回転可能に支持されている。このプラテンローラ１１１は、円柱状の基体の外表面を弾性部材により被覆した構成を有している。この基体は、例えばステンレスなどの金属により形成されており、この弾性部材は、例えば厚みの寸法が３［ｍｍ］以上１５［ｍｍ］以下の範囲ブタジエンゴムにより形成されている。
【００６７】
搬送ローラ１１２，１１３，１１４，１１５は、記録媒体Ｐを搬送する機能を有するものである。すなわち、搬送ローラ１１２，１１３，１１４，１１５は、サーマルヘッド１０の発熱部４０ａとプラテンローラ１１１との間に記録媒体Ｐを供給するとともに、サーマルヘッド１０の発熱部４０ａとプラテンローラ１１１との間から記録媒体Ｐを引き抜く役割を担うものである。これらの搬送ローラ１１２，１１３，１１４，１１５は、例えば金属製の円柱状部材により形成してもよいし、例えばプラテンローラ１１１と同様に円柱状の基体の外表面を弾性部材により被覆した構成であってもよい。
【００６８】
制御機構１２は、外部接続部材９０に電気的に接続されている。制御機構１２は、制御ＩＣ７０の選択手段７３に画像信号を、遅延回路７４にタイミング信号を伝送するように構成されている。この制御機構１２は、駆動制御部１２１を含んで構成されている。
【００６９】
駆動制御部１２１は、タイミング信号を伝送する機能を有している。この駆動制御部１２１を構成するものとしては、例えば発信回路が挙げられる。このような発信回路としては、水晶振動子およびセラミック発振子などの固有振動を起こす固体振動子を含む固体振動子発振回路と、キャパシタと抵抗器とを含んで構成されているＣＲ発振回路と、インダクタと抵抗器とを含んで構成されているＬＣ発振回路と、ＮＯＴおよびＮＯＲなどの論理回路を用いたリングオシレータとが挙げられる。
【００７０】
サーマルプリンタ１は、サーマルヘッド１０と、制御ＩＣ７０にタイミング信号を伝送する駆動制御部１２１とを含んで構成されている。そのため、サーマルプリンタ１は、サーマルヘッド１０の奏する効果を享受することができる。したがって、サーマルプリンタ１では、サージの発生を充分に低減しつつ、小型化を図ることができる。
【００７１】
以上、本発明の具体的な実施形態を示したが、本発明はこれに限定されるものではなく、発明の要旨から逸脱しない範囲内で種々の変更が可能である。
【００７２】
本実施形態では、記録ヘッドの一例としてサーマルヘッド１０を記載したが、本発明はサーマルヘッドに限るものでない。本発明の構成を例えばインクジェットヘッドに採用した場合でも、同様の効果を奏することができる。
【００７３】
本実施形態では、一の制御ＩＣ７０にのみタイミング信号が入力されているが、このような構成に限るものではない。例えば図９に示したように二の駆動ＩＣにタイミング信号を入力してもよい。
【００７４】
本実施形態の第１導電層５１は、厚み方向Ｄ５，Ｄ６におけるＤ６方向側に位置する電気抵抗層４０と併せて制御配線として機能しているが、このような構成に限るものでなく、例えば第１導電層５１のみを制御配線として機能させていてもよい。
【００７５】
本実施形態の制御ＩＣ７０および積分回路８０は、ヘッド基板２０上に設けられているが、このような構成に限るものではない。例えば外部接続部材上に設けていてもよい。このような構成の場合、外部接続部材の配線基板上の領域を有効に活用し、外部接続部材を小型化することができる。
【００７６】
本実施形態のキャパシタ８０ａは、第１電極８１および第２電極８２を含んで構成されているがこのような構成に限るものではない。例えば電子部品としての種々のコンデンサ部品を採用してもよい。このようなコンデンサ部品としては、例えばセラミックコンデンサ、電解コンデンサ、およびプラスチックフィルムコンデンサが挙げられる。
【００７７】
本実施形態のキャパシタ８０ａは、第１保護層６１を誘電体として第１電極８１および第２電極８２が対向しているが、第２保護層６２または第３保護層６３を誘電体として第１電極および第２電極が対向していてもよい。また、保護層６０と異なる誘電体層を設け、当該誘電体層を介して第１電極および第２電極を対向して設けることでキャパシタを構成してもよい。このような誘電体層を形成する材料としては、比誘電率が１０以上の種々の誘電材料が挙げられ、例えばチタン酸バリウム、およびチタン酸ジルコン酸鉛などが挙げられる。
【００７８】
本実施形態の第２電極８２は、保護層６０と別体として形成されているが、このような構成に限るものではない。例えば第２電極が、導電性を有する保護層を兼ねていてもよい。第２電極が保護層の最上面に設け、当該第２電極が複数の発熱部上に延在して設けられている場合、第２電極を記録媒体の静電気を逃がす除電層として機能させることもできる。
【符号の説明】
【００７９】
１    サーマルプリンタ（記録装置）
１０    サーマルヘッド（記録ヘッド）
１１    搬送機構
１１１    プラテンローラ
１１２，１１３，１１４，１１５    搬送ローラ
１２    駆動機構
１２１    駆動制御部
２０    ヘッド基板（基板）
３０    蓄熱層
３０ａ    基部
３０ｂ    突出部
４０    電気抵抗層
４０ａ    発熱部（発熱素子）
５０    導電層
５１    第１導電層（制御配線）
５１ａ    制御配線群
５２    第２導電層
５３    第３導電層
５４    第４導電層（信号配線）
６０    保護層
６１    第１保護層（第１層）
６２    第２保護層（第２層）
６３    第３保護層
７０    制御ＩＣ（制御素子）
７１    制御回路
７１０    ｎＭＯＳトランジスタ
７２    調節手段
７２０    論理積回路
７３    選択手段
７４    遅延回路（第２の積分回路）
７５    配線
８０    積分回路
８０ａ    キャパシタ
８１    第１電極（対向電極の一方）
８２    第２電極（対向電極の一方）
８３    抵抗器
９０    外部接続部材
９１    配線基板
９２    配線層
９２１    第１配線層
９２２    第２配線層
９２３    第３配線層
Ｐ    記録媒体
【図１】
2010214919.tif 000003
【図２】
2010214919.tif 000004
【図３】
2010214919.tif 000005
【図４】
2010214919.tif 000006
【図５】
2010214919.tif 000007
【図６】
2010214919.tif 000008
【図７】
2010214919.tif 000009
【図８】
2010214919.tif 000010
【図９】
2010214919.tif 000011