(57)【要約】【課題】光電変換層が劣化することを防止して、素子性能の低下を防止することができる光電変換装置、光電変換装置の製造方法及び撮像装置を提供する。【解決手段】基板と、該基板の上方に形成された下部電極１２と、下部電極１２の上方に形成された光電変換層１３ｒ，１３ｇ，１３ｂと、光電変換層１３ｒ，１３ｇ，１３ｂの上方に形成された上部電１４極とを含む光電変換素子１を有する画素が複数配列され、各画素の光電変換層１３ｒ，１３ｇ，１３ｂが上部電極１４で封止され、隣り合う画素の上部電極１４が電気的に接続されている。【選択図】図１
2010062380.tif 000002
【特許請求の範囲】
【請求項１】
基板と、該基板の上方に形成された下部電極と、前記下部電極の上方に形成された光電変換層と、前記光電変換層の上方に形成された上部電極とを含む光電変換素子を有する画素が複数配列された光電変換装置であって、
各画素の前記光電変換層が前記上部電極で封止され、隣り合う前記画素の前記上部電極が電気的に接続されている光電変換装置。
【請求項２】
請求項１に記載の光電変換装置であって、
前記上部電極が透明である光電変換装置。
【請求項３】
請求項１又は２に記載の光電変換装置であって、
隣り合う前記画素間に前記上部電極と電気接合する導電性部材が配置されている光電変換装置。
【請求項４】
請求項１から３のいずれか１つに記載の光電変換装置であって、
前記上部電極上に透明保護層が形成されている光電変換装置。
【請求項５】
請求項１から４のいずれか１つに記載の光電変換装置であって、
各画素において前記光電変換層の全部が、前記上部電極と前記下部電極との間に設けられている光電変換装置。
【請求項６】
請求項１から５のいずれか１つに記載の光電変換装置であって、
前記複数の画素が、第１の波長の電磁波を光電変換する光電変換素子を含む第１の画素と、第２の波長の電磁波を光電変換する光電変換素子を含む第２の画素と、を含む光電変換装置。
【請求項７】
請求項１から５のいずれか１つに記載の光電変換装置であって、
前記複数の画素が、赤色光を光電変換する光電変換素子を含む赤色画素と、緑色光を光電変換する光電変換素子を含む緑色画素と、青色光を光電変換する光電変換素子を含む青色画素と、を含む光電変換装置。
【請求項８】
請求項１から７のいずれか１つに記載の光電変換装置を備えた撮像装置であって、
前記基板内に、前記下部電極と電気的に接続され、前記光電変換層で生成された電荷に応じた信号を出力する信号読出回路が設けられている撮像装置。
【請求項９】
請求項８に記載の撮像装置であって、
前記信号読出回路がＣＣＤ又はＣＭＯＳである撮像装置。
【請求項１０】
基板と、該基板の上方に形成された下部電極と、前記下部電極の上方に形成された光電変換層と、前記光電変換層を封止するように形成された上部電極とを含む光電変換素子を有する画素が複数配列された光電変換装置の製造方法であって、
（ａ）第１レジストを形成する工程と、
（ｂ）前記第１レジスト上に第２レジストを形成する工程と、
（ｃ）前記第２レジストに、各画素の領域に応じた上方開口を設ける工程と、
（ｄ）前記上方開口から露呈する前記第１レジストに下方開口を設ける工程と、
（ｅ）前記下方開口内に、該下方開口よりも小さい領域に前記光電変換層を形成する工程と、
（ｆ）前記光電変換層を覆うように前記上部電極を形成し、該光電変換層を封止する工程と、
（ｇ）前記上方開口を設けた部位以外に形成された前記光電変換層、前記上部電極を除去する工程と、を含む光電変換装置の製造方法。
【請求項１１】
請求項１０に記載の光電変換装置の製造方法であって、
前記下方開口が、前記上方開口に比べて開口面積が大きい光電変換装置の製造方法。
【請求項１２】
請求項１０又は１１に記載の光電変換装置の製造方法であって、
前記光電変換層を形成する工程において、前記第１レジストを加熱する光電変換装置の製造方法。
【請求項１３】
請求項１２に記載の光電変換装置の製造方法であって、
前記加熱が、前記第１レジストの抵抗加熱又は誘導加熱である光電変換装置の製造方法。
【請求項１４】
請求項１２又は１３に記載の光電変換装置の製造方法であって、
前記第１レジストが導電性材料であり、前記第１レジストに下方開口を設ける工程において、前記下方開口に露呈する各画素の領域の、隣り合う画素側に前記第１レジストの一部を残す光電変換装置の製造方法。
【請求項１５】
請求項１０から１３に記載の光電変換装置の製造方法であって、
前記上部電極上に透明保護層を形成する工程と、
前記透明保護層に、隣り合う画素の前記上部電極の少なくとも一部が露呈するように溝部を形成する工程と、
前記溝部の内部に、前記上部電極に接合する導電性材料を形成する工程と、を有する光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置，光電変換装置の製造方法及び撮像装置に関する。
【背景技術】
【０００２】
デジタルスチルカメラやデジタルビデオカメラ等に利用されているイメージセンサとしては、Ｓｉ半導体基板などにホトダイオードを含む画素を配列し、各画素のホトダイオードで生じた光電子に対応した信号電荷をＣＣＤやＣＭＯＳの信号読出回路で読出す固体撮像装置（いわゆるＣＣＤセンサやＣＭＯＳセンサ）が広く知られている。
【０００３】
これら固体撮像装置は、半導体基板上にホトダイオードだけでなく、信号電荷蓄積部位・電荷転送部位・信号読出部位やそれらを接続する配線などが形成されている。そのために画素微細化が進展するにつれ一画素に占める回路領域が相対的に大きくなりホトダイオードの受光面積が小さくなるという「開口率の低下」が問題となっている。開口率の低下はそのまま感度の低下につながる。
【０００４】
開口率の低下を抑制するため各画素上にマイクロレンズなどを形成して集光することで実質的な開口率を増加させることが必須となる。しかし、製造工程の増加や光学設計の複雑化などコストの上昇が避けられない上に感度向上の改善は限定的である。
【０００５】
そこで、各回路と配線を形成した半導体基板上方に光電変換層を積層し開口率を向上させるという「積層型固体撮像装置」が提案されている。例えば、半導体基板上に積層された下部電極と、下部電極上に積層された光電変換層と、光電変換層上に積層された上部電極とを含む光電変換素子を半導体基板に対して平行な面に多数配列した構成になる。光電変換素子の、下部電極と上部電極との間にバイアス電圧を印加することで、光電変換層内で発生した電荷が下部電極と上部電極とに移動し、いずれかの電極に移動した電荷に応じた信号が、半導体基板内に設けられたＣＣＤやＣＭＯＳで構成された信号読出回路で読出される。ここで、光電変換層とは、入射した特定の波長の光を吸収し、吸収した光量に応じた電荷（電子および正孔）を発生する層である。
【０００６】
また、光電変換層に色再現性に優れる有機材料を用いた構成の光電変換装置の実用化が進められている。従来、有機材料を含む層を備えたセンサとしては、例えば下記特許文献に示すものがある。
【０００７】
特許文献１には、導電性電極間に有機半導体の薄層が挟持された構成のフルカラーの画像センサが記載されている。
【０００８】
特許文献２には、基板の上方に形成された第１の電極と第２電極と、両電極間に設けられた有機層とを有する有機ＥＬ表示装置が記載され、有機層は塗布法により形成され、かつリフトオフ法によりパターニングされることが記載されている。
【０００９】
【特許文献１】特表２００２−５０２１２０号公報
【特許文献２】特開２００２−１７０６６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、カラーイメージセンサとして用いる光電変換装置は、少なくとも１つの光電変換素子を含む画素が半導体基板上に２次元配列で複数形成され、各画素がＲ（赤），Ｇ（緑），Ｂ（青）の波長の光のいずれかを検出する光電変換層を含み、かつ、ＲＧＢの各画素が２次元上に所定のカラーパターンで配列される構成である。
【００１１】
このような構成の光電変換装置は、半導体基板上に光電変換層を形成する際に半導体微細加工技術（例えば、光リソグラフィ、ナノインプリント、レーザ描画や電子線描画による熱リソグラフィ等）を利用するが、製造時及び製造後に光電変換層に含まれる有機材料が大気中で顕著に劣化してしまうことに起因して、素子性能が低下することが懸念されている。
【００１２】
特許文献１には、ＲＧＢの各画素のパターニングをレーザアブレーションやプラズマエッチングによって行うことが記載されているが、有機材料を含む薄膜をパターニングする際に、該薄膜が雰囲気中の大気に曝されることを防ぐことについては何ら対策がとられていないため、製造時に有機材料が大気中で劣化することによって素子性能が低下することが懸念される。
【００１３】
特許文献２には、リフトオフ工程において、剥離層に弗素系樹脂を使用し、また、剥離液に弗素系溶媒を使用することで有機層の劣化を抑制している。しかし、リフトオフ時に有機層自体が溶媒に直接曝露されるため、溶媒が有機層内に浸透し、溶媒の除去が困難であり、有機材料の劣化が避けられない。
【００１４】
本発明は、上記事情に鑑みてなされたもので、その目的は、光電変換層が劣化することを防止して、素子性能の低下を防止することができる光電変換装置、光電変換装置の製造方法及び撮像装置を提供することにある。
【課題を解決するための手段】
【００１５】
本発明は、基板と、該基板の上方に形成された下部電極と、前記下部電極の上方に形成された光電変換層と、前記光電変換層の上方に形成された上部電極とを含む光電変換素子を有する画素が複数配列された光電変換装置であって、
各画素の前記光電変換層が前記上部電極で封止され、隣り合う前記画素の前記上部電極が電気的に接続されている光電変換装置である。
【００１６】
また、本発明は、基板と、該基板の上方に形成された下部電極と、前記下部電極の上方に形成された光電変換層と、前記光電変換層を封止するように形成された上部電極とを含む光電変換素子を有する画素が複数配列された光電変換装置の製造方法であって、
（ａ）第１レジストを形成する工程と、
（ｂ）前記第１レジスト上に第２レジストを形成する工程と、
（ｃ）前記第２レジストに、各画素の領域に応じた上方開口を設ける工程と、
（ｄ）前記上方開口から露呈する前記第１レジストに下方開口を設ける工程と、
（ｅ）前記下方開口内に、該下方開口よりも小さい領域に前記光電変換層を形成する工程と、
（ｆ）前記光電変換層を覆うように前記上部電極を形成し、該光電変換層を封止する工程と、
（ｇ）前記上方開口を設けた部位以外に形成された前記光電変換層、前記上部電極を除去する工程と、を含む光電変換装置の製造方法である。
【００１７】
本発明は、光電変換層を上部電極によって封止する構成とすることで、光電変換層を外気やプラズマ、水、有機溶媒等の劣化因子に直接曝すことを回避することができ、光リソグラフィ等の既存の半導体微細加工技術を利用して有機光電変換材料を高精細にパターニングすることが可能である。
【発明の効果】
【００１８】
本発明によれば、光電変換層が劣化することを防止して、素子性能の低下を防止することができる光電変換装置、光電変換装置の製造方法及び撮像装置を提供できる。
【発明を実施するための最良の形態】
【００１９】
本発明の実施形態を説明するための光電変換装置は、基板と、該基板の上方に形成された下部電極と、下部電極の上方に形成された光電変換層を含む中間層と、前記中間層の上方に形成された上部電極とを含む光電変換素子を少なくとも１つ有する画素が複数配列された構成である。光電変換装置は、複数の画素を２次元状に配置したイメージセンサとして用いることができ、または、複数の画素を１次元状に配列したラインセンサとして用いることができる。なお、以下の実施形態では、複数の画素を２次元状に配置したイメージセンサを例に説明する。
【００２０】
中間層は電磁波を吸収する部位、光電変換層、電子輸送部位、正孔輸送部位、電子阻止部位、正孔阻止部位、結晶化防止部位、電極ならびに層間接触改良部位等の積み重ねもしくは混合から形成される。光電変換層は有機層を含み、該有機層は有機ｐ形化合物または有機ｎ形化合物を含有することが好ましい。
【００２１】
有機ｐ形半導体（化合物）は、ドナ性有機半導体（化合物）であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。さらに詳しくは２つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。したがって、ドナ性有機化合物は、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、含窒素ヘテロ環化合物を配位子として有する金属錯体等を用いることができる。なお、これに限らず、上記したように、ｎ形（アクセプタ性）化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナ性有機半導体として用いてよい。
【００２２】
有機ｎ形半導体（化合物）は、アクセプタ性有機半導体（化合物）であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。さらに詳しくは２つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプタ性有機化合物は、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、窒素原子、酸素原子、硫黄原子を含有する５ないし７員のヘテロ環化合物（例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピン等）、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体などが挙げられる。なお、これに限らず、上記したように、ドナ性有機化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプタ性有機半導体として用いてよい。
【００２３】
ｐ形有機色素、またはｎ形有機色素としては、いかなるものを用いても良いが、好ましくは、シアニン色素、スチリル色素、ヘミシアニン色素、メロシアニン色素（ゼロメチンメロシアニン（シンプルメロシアニン）を含む）、３核メロシアニン色素、４核メロシアニン色素、ロダシアニン色素、コンプレックスシアニン色素、コンプレックスメロシアニン色素、アロポーラ色素、オキソノール色素、ヘミオキソノール色素、スクアリウム色素、クロコニウム色素、アザメチン色素、クマリン色素、アリーリデン色素、アントラキノン色素、トリフェニルメタン色素、アゾ色素、アゾメチン色素、スピロ化合物、メタロセン色素、フルオレノン色素、フルギド色素、ペリレン色素、フェナジン色素、フェノチアジン色素、キノン色素、インジゴ色素、ジフェニルメタン色素、ポリエン色素、アクリジン色素、アクリジノン色素、ジフェニルアミン色素、キナクリドン色素、キノフタロン色素、フェノキサジン色素、フタロペリレン色素、ポルフィリン色素、クロロフィル色素、フタロシアニン色素、金属錯体色素、縮合芳香族炭素環系色素（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）が挙げられる。
【００２４】
次に金属錯体化合物について説明する。金属錯体化合物は金属に配位する少なくとも１つの窒素原子または酸素原子または硫黄原子を有する配位子をもつ金属錯体であり、金属錯体中の金属イオンは特に限定されないが、好ましくはベリリウムイオン、マグネシウムイオン、アルミニウムイオン、ガリウムイオン、亜鉛イオン、インジウムイオン、または錫イオンであり、より好ましくはベリリウムイオン、アルミニウムイオン、ガリウムイオン、または亜鉛イオンであり、更に好ましくはアルミニウムイオン、または亜鉛イオンである。前記金属錯体中に含まれる配位子としては種々の公知の配位子が有るが、例えば、H.Yersin著「Photochemistry and Photophysics of Coordination Compounds」(Springer-Verlag、１９８７年)、山本明夫著「有機金属化学−基礎と応用−」（裳華房、１９８２年）等に記載の配位子が挙げられる。
【００２５】
配位子として、好ましくは含窒素ヘテロ環配位子（好ましくは炭素数１〜３０、より好ましくは炭素数２〜２０、特に好ましくは炭素数３〜１５であり、単座配位子であっても２座以上の配位子であっても良い。好ましくは２座配位子である。例えばピリジン配位子、ビピリジル配位子、キノリノール配位子、ヒドロキシフェニルアゾール配位子（ヒドロキシフェニルベンズイミダゾール、ヒドロキシフェニルベンズオキサゾール配位子、ヒドロキシフェニルイミダゾール配位子）などが挙げられる）、アルコキシ配位子（好ましくは炭素数１〜３０、より好ましくは炭素数１〜２０、特に好ましくは炭素数１〜１０であり、例えばメトキシ、エトキシ、ブトキシ、２−エチルヘキシロキシなどが挙げられる。）、アリールオキシ配位子（好ましくは炭素数６〜３０、より好ましくは炭素数６〜２０、特に好ましくは炭素数６〜１２であり、例えばフェニルオキシ、１−ナフチルオキシ、２−ナフチルオキシ、２，４，６−トリメチルフェニルオキシ、４−ビフェニルオキシなどが挙げられる。）、ヘテロアリールオキシ配位子（好ましくは炭素数１〜３０、より好ましくは炭素数１〜２０、特に好ましくは炭素数１〜１２であり、例えばピリジルオキシ、ピラジルオキシ、ピリミジルオキシ、キノリルオキシなどが挙げられる。）、アルキルチオ配位子（好ましくは炭素数１〜３０、より好ましくは炭素数１〜２０、特に好ましくは炭素数１〜１２であり、例えばメチルチオ、エチルチオなどが挙げられる。）、アリールチオ配位子（好ましくは炭素数６〜３０、より好ましくは炭素数６〜２０、特に好ましくは炭素数６〜１２であり、例えばフェニルチオなどが挙げられる。）、ヘテロ環置換チオ配位子（好ましくは炭素数１〜３０、より好ましくは炭素数１〜２０、特に好ましくは炭素数１〜１２であり、例えばピリジルチオ、２−ベンズイミゾリルチオ、２−ベンズオキサゾリルチオ、２−ベンズチアゾリルチオなどが挙げられる。）、またはシロキシ配位子（好ましくは炭素数１〜３０、より好ましくは炭素数３〜２５、特に好ましくは炭素数６〜２０であり、例えば、トリフェニルシロキシ基、トリエトキシシロキシ基、トリイソプロピルシロキシ基などが挙げられる）であり、より好ましくは含窒素ヘテロ環配位子、アリールオキシ配位子、ヘテロアリールオキシ基、またはシロキシ配位子であり、更に好ましくは含窒素ヘテロ環配位子、アリールオキシ配位子、またはシロキシ配位子が挙げられる。
【００２６】
下部電極と上部電極の間にｐ形半導体層とｎ形半導体層とを有し、該ｐ形半導体とｎ形半導体の少なくともいずれかが有機半導体であり、かつ、それらの半導体層の間に、該ｐ形半導体およびｎ形半導体を含むバルクヘテロ接合構造層を中間層として有する光電変換膜（感光層）を含有する場合が好ましい。このような場合、光電変換膜において、有機層にバルクへテロ接合構造を含有させることにより有機層のキャリア拡散長が短いという欠点を補い、光電変換効率を向上させることができる。なお、バルクへテロ接合構造については、特開２００５−３０３２６６号において詳細に説明されている。
【００２７】
下部電極と上部電極の間にｐ形半導体の層とｎ形半導体の層で形成されるｐｎ接合層の繰り返し構造（タンデム構造）の数を２以上有する構造を持つ光電変換膜（感光層）を含有する場合も好ましく、さらに好ましくは、前記繰り返し構造の間に、導電材料の薄層を挿入する場合である。ｐｎ接合層の繰り返し構造（タンデム構造）の数はいかなる数でもよいが、光電変換効率を高くするために好ましくは２〜５０であり、さらに好ましくは２〜３０であり、特に好ましくは２または１０である。導電材料としては銀または金が好ましく、銀が最も好ましい。なお、タンデム構造については、特開２００６−０８６４９３号において詳細に説明されている。
【００２８】
下部電極と上部電極の間にｐ形半導体の層、ｎ形半導体の層、（好ましくは混合・分散（バルクヘテロ接合構造）層）を持つ光電変換膜において、ｐ形半導体およびｎ形半導体のうちの少なくとも１方に配向制御された有機化合物を含むことを特徴とする光電変換膜の場合も好ましく、さらに好ましくは、ｐ形半導体およびｎ形半導体の両方に配向制御された（可能な）有機化合物を含む場合である。光電変換膜の有機層に用いられる有機化合物としては、π共役電子を持つものが好ましく用いられるが、このπ電子平面が、基板（電極基板）に対して垂直ではなく、平行に近い角度で配向しているほど好ましい。基板に対する角度として好ましくは０°以上８０°以下であり、さらに好ましくは０°以上６０°以下であり、さらに好ましくは０°以上４０°以下であり、さらに好ましくは０°以上２０°以下であり、特に好ましくは０°以上１０°以下であり、最も好ましくは０°（すなわち基板に対して平行）である。上記のように、配向の制御された有機化合物の層は、有機層全体に対して一部でも含めば良いが、好ましくは、有機層全体に対する配向の制御された部分の割合が１０％以上の場合であり、さらに好ましくは３０％以上、さらに好ましくは５０％以上、さらに好ましくは７０％以上、特に好ましくは９０％以上、最も好ましくは１００％である。このような状態は、光電変換膜において、有機層の有機化合物の配向を制御することにより有機層のキャリア拡散長が短いという欠点を補い、光電変換効率を向上させるものである。
【００２９】
有機化合物の配向が制御されている場合において、さらに好ましくはヘテロ接合面（例えばｐｎ接合面）が基板に対して平行ではない場合である。ヘテロ接合面が、基板（電極基板）に対して平行ではなく、垂直に近い角度で配向しているほど好ましい。基板に対する角度として好ましくは１０°以上９０°以下であり、さらに好ましくは３０°以上９０°以下であり、さらに好ましくは５０°以上９０°以下であり、さらに好ましくは７０°以上９０°以下であり、特に好ましくは８０°以上９０°以下であり、最も好ましくは９０°（すなわち基板に対して垂直）である。上記のような、ヘテロ接合面の制御された有機化合物の層は、有機層全体に対して一部でも含めば良い。好ましくは、有機層全体に対する配向の制御された部分の割合が１０％以上の場合であり、さらに好ましくは３０％以上、さらに好ましくは５０％以上、さらに好ましくは７０％以上、特に好ましくは９０％以上、最も好ましくは１００％である。このような場合、有機層におけるヘテロ接合面の面積が増大し、界面で生成する電子、正孔、電子正孔対等のキャリア量が増大し、光電変換効率の向上が可能となる。以上の、有機化合物のヘテロ接合面とπ電子平面の両方の配向が制御された光電変換膜において、特に光電変換効率の向上が可能である。これらの状態については、特開２００６−０８６４９３号において詳細に説明されている。
光吸収の点では有機色素層の膜厚は大きいほど好ましいが、電荷分離に寄与しない割合を考慮すると、有機色素層の膜厚として好ましくは、３０ｎｍ以上３００ｎｍ以下、さらに好ましくは５０ｎｍ以上２５０ｎｍ以下、特に好ましくは８０ｎｍ以上２００ｎｍ以下である。
【００３０】
（有機層の形成法）
これらの有機化合物を含む層は、乾式成膜法あるいは湿式成膜法により成膜される。乾式成膜法の具体的な例としては、真空蒸着法、スパッタ法、イオンプレーティング法，分子線エピタキシ法等の物理気相堆積（ＰＶＤ）法あるいはプラズマ重合等の化学気相堆積（ＣＶＤ）法が挙げられる。湿式成膜法としては、塗布法、回転塗布法、浸漬法、ＬＢ法等が用いられる。
ｐ形半導体（化合物）、または、ｎ形半導体（化合物）のうちの少なくとも一つとして高分子化合物を用いる場合は、作成の容易な湿式成膜法により成膜することが好ましい。蒸着等の乾式成膜法を用いた場合、高分子を用いることは分解のおそれがあるため難しく、代わりとしてそのオリゴマを好ましく用いることができる。一方、低分子を用いる場合は、乾式成膜法が好ましく用いられ、特に真空蒸着法が好ましく用いられる。真空蒸着法は抵抗加熱蒸着法、電子線加熱蒸着法等の化合物の加熱の方法、るつぼ、ボ−ト等の蒸着源の形状、真空度、蒸着温度、基板温度、蒸着速度等が基本的なパラメータである。均一な蒸着を可能とするために基板を回転させて蒸着することは好ましい。真空度は高い方が好ましく１０-2Ｐａ以下、好ましくは１０-4Ｐａ以下、特に好ましくは１０-6Ｐａ以下で真空蒸着が行われる。蒸着時のすべての工程は上記の真空中で行われることが好ましく、基本的には化合物が直接、外気の酸素、水分と接触しないようにする。真空蒸着の上述した条件は有機膜の結晶性、非晶質性、密度、緻密度等に影響するので厳密に制御する必要がある。水晶振動子、干渉計等の膜厚モニタを用いて蒸着速度をＰＩもしくはＰＩＤ制御することは好ましく用いられる。２種以上の化合物を同時に蒸着する場合には共蒸着法、フラッシュ蒸着法等を好ましく用いることができる。
【００３１】
（電極）
光電変換素子の電極について詳細に説明する。光電変換層を含む中間層は、下部電極（画素電極膜）、上部電極（対向電極膜）により挟まれ、電極間材料等を含むことができる。画素電極膜とは、電荷蓄積／転送／読出部位が形成された基板上方に作成された電極膜のことで、通常１画素ごとに分割される。これは、光電変換層により変換された信号電荷を電荷蓄積／転送／信号読出回路基板上に１画素ごとに読出すことで、画像を得るためである。対向電極膜とは、光電変換層を画素電極膜と共にはさみこむことで信号電荷と逆の極性を持つ信号電荷を吐出す機能をもっている。この信号電荷の吐出しは各画素間で分割する必要がないため、通常、対向電極膜は各画素間で共通にすることができる。そのため、共通電極膜（コモン電極膜）と呼ばれることもある。
【００３２】
光電変換素子を構成する透明導電膜の材料は、プラズマフリーである成膜装置、電子線蒸着装置、およびパルスレーザ蒸着装置により成膜できるものが好ましい。例えば、金属、合金、金属酸化物、金属窒化物、金属硼化物、有機導電性化合物、これらの混合物等が好適に挙げられ、具体例としては、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化インジウムタングステン（ＩＷＯ）、酸化チタン等の導電性金属酸化物、窒化チタン（ＴｉＮ）等の金属窒化物、Ａｕ、Ｐｔ、Ａｇ、Ｃｒ、Ｎｉ、Ａｌ等の金属、更にこれらの金属と導電性金属酸化物との混合物または積層物、ヨウ化銅、硫化銅などの無機導電性物質、ポリアニリン、ポリチオフェン、ポリピロール等の有機導電性材料、これらとＩＴＯとの積層物、などが挙げられる。また、日本学術振興会透明酸化物光・電子材料第１６６委員会編「透明導電膜の技術  改訂２版」（オーム社、２００６年）や、南内嗣監修「透明導電膜の新展開ＩＩＩ―ＩＴＯとその代替材料開発の現状―」（シーエムシー出版、２００８年）等に詳細に記載されているものを用いても良い。
【００３３】
透明導電膜の材料として特に好ましいのは、ＩＴＯ、ＩＺＯ、酸化錫、アンチモンドープ酸化錫（ＡＴＯ）、弗素ドープ酸化錫（ＦＴＯ）、酸化亜鉛、アンチモンドープ酸化亜鉛（ＡＺＯ）、ガリウムドープ酸化亜鉛（ＧＺＯ）のいずれかの材料である。透明導電膜の光透過率は、その透明導電膜を含む光電変換素子に含まれる光電変換層の光電変換光吸収極大波長において、６０％以上が好ましく、より好ましくは８０％以上で、より好ましくは９０％以上、より好ましくは９５％以上である。また、透明導電膜の表面抵抗は、下部電極であるか上部電極であるか、さらには電荷蓄積／転送・読出部位がＣＣＤであるかＣＭＯＳであるか等により好ましい範囲は異なる。上部電極に使用し電荷蓄積／転送／読出部位がＣＭＯＳの場合には１０ｋΩ／□以下が好ましく、より好ましくは、１ｋΩ／□以下である。上部電極に使用し電荷蓄積／転送／読出部位がＣＣＤの場合には１ｋΩ／□以下が好ましく、より好ましくは、０．１ｋΩ／□以下である。下部電極に使用する場合には１ＭΩ／□以下が好ましく、より好ましくは、０．１ＭΩ／□以下である。
【００３４】
透明導電膜成膜時の条件について触れる。透明導電膜成膜時の基板温度は５００℃以下が好ましく、より好ましくは、３００℃以下で、さらに好ましくは２００℃以下、さらに好ましくは１５０℃以下である。また、透明導電膜成膜中にガスを導入しても良く、基本的にそのガス種は制限されないが、Ａｒ、Ｈｅ、Ｏ２、Ｎ２などを用いることができる。また、これらのガスの混合ガスを用いても良い。特に酸化物の材料の場合は、酸素欠陥が生じることが多いので、Ｏ２を用いることが好ましい。
【００３５】
光電変換層に電圧を印加した場合、光電変換効率が向上する点で好ましい。印加電圧としては、いかなる電圧でも良いが、光電変換層を含む中間層の膜厚により必要な電圧は変わってくる。すなわち、光電変換効率は、光電変換層に加わる電界が大きいほど向上するが、同じ印加電圧でも中間層の膜厚が薄いほど加わる電界は大きくなる。従って、中間層の膜厚が薄い場合は、印加電圧は相対的に小さくても良い。中間層に加える電界として好ましくは、１０Ｖ・ｍ−１以上であり、さらに好ましくは１×１０３Ｖ・ｍ−１以上、さらに好ましくは１×１０５Ｖ・ｍ−１以上、特に好ましくは１×１０６Ｖ・ｍ−１以上、最も好ましくは１×１０７Ｖ・ｍ−１以上である。上限は特にないが、高電界になるほど暗電流が増大するので、１×１０１２Ｖ・ｍ−１以下が好ましく、さらに１×１０9Ｖ・ｍ−１以下が好ましい。
【００３６】
（補助層）
好ましくは各画素の上方に紫外線吸収層若しくは赤外線吸収層、又は、紫外線吸収層及び赤外線吸収層を有する。紫外線吸収層は少なくとも４００ｎｍ以下の光を吸収または反射することができ、好ましくは４００ｎｍ以下の波長域での吸収率は５０％以上である。赤外線吸収層は少なくとも７００ｎｍ以上の光を吸収または反射することができ、好ましくは７００ｎｍ以上の波長域での吸収率は５０％以上である。これらの紫外線吸収層、赤外線吸収層は従来公知の方法によって形成できる。例えば基板上にゼラチン、カゼイン、グリュあるいはポリビニルアルコールなどの親水性高分子物質からなる媒染層を設け、その媒染層に所望の吸収波長を有する色素を添加もしくは染色して着色層を形成する方法が知られている。さらには、ある種の着色材が透明樹脂中に分散されてなる着色樹脂を用いた方法が知られている。例えば、特開昭５８−４６３２５号公報・特開昭６０−７８４０１号公報・特開昭６０−１８４２０２号公報・特開昭６０−１８４２０３号公報・特開昭６０−１８４２０４号公報・特開昭６０−１８４２０５号公報等に示されている様に、ポリアミノ系樹脂に着色材を混合した着色樹脂膜を用いることができる。感光性を有するポリイミド樹脂を用いた着色剤も可能である。特公平７−１１３６８５号公報記載の感光性を有する基を分子内に持つ、２００℃以下にて硬化膜を得ることのできる芳香族系のポリアミド樹脂中に着色材料を分散すること、特公平７−６９４８６号公報記載の含量を分散着色樹脂を用いることも可能である。好ましくは誘電体多層膜が用いられる。誘電体多層膜は光の透過の波長依存性が鮮鋭であり、好ましく用いられる。更に、マイクロレンズアレイを光電変換装置の上部に形成することにより、集光効率を向上させることができるため、このような態様も好ましい。
【００３７】
（信号読出回路）
信号読出回路を構成する電荷転送／読出部位については特開昭５８−１０３１６６号公報、特開昭５８−１０３１６５号公報、特開２００３−３３２５５１号公報等を参考にすることができる。半導体基板上にＭＯＳトランジスタが各画素単位に形成された構成や、あるいは、素子としてＣＣＤを有する構成を適宜採用することができる。例えばＭＯＳトランジスタを用いた撮像装置の場合、補助層、透明絶縁膜、上部電極を透過した入射光によって光電変換層の中に電荷が発生し、下部電極と上部電極との間に電圧を印加することで生じる電界によって電荷が中間層内を下部電極まで走行し、さらにＭＯＳトランジスタの電荷蓄積部まで移動し、電荷蓄積部に電荷が蓄積される。電荷蓄積部に蓄積された電荷は、ＭＯＳトランジスタのスイッチングにより電荷読出部に移動し、さらに電気信号として出力される。これにより、フルカラーの画像信号が、信号処理部を含む撮像装置に入力される。一定量のバイアス電荷を蓄積ダイオードに注入しておき（リフレッシュモード）、一定の電荷を蓄積（光電変換モード）後、信号電荷を読出すことが可能である。光電変換素子そのものを蓄積ダイオードとして用いることもできるし、別途、蓄積ダイオードを付設することもできる。
【００３８】
信号の読出しについてさらに詳細に説明する。信号の読出しは、通常のカラー読出回路を用いることができる。光電変換素子で光電変換された信号電荷は、光電変換素子そのものもしくは付設されたキャパシタで蓄えられる。蓄えられた電荷は、Ｘ−Ｙアドレス方式を用いたＭＯＳ型撮像装置（いわゆるＣＭＯＳセンサ）の手法により、画素位置の選択とともに読出される。他には、アドレス選択方式として、１画素ずつ順次マルチプレクサスイッチとデジタルシフトレジスタで選択し、共通の出力線に信号電圧（または電荷）として読出す方式が挙げられる。２次元にアレイ化されたＸ−Ｙアドレス操作の撮像素子がＣＭＯＳセンサとして知られる。これは、Ｘ−Ｙの交点に接続された画素に設けられたスイッチは垂直シフトレジスタに接続され、垂直走査シフトレジスタからの電圧でスイッチがオンすると同じ行に設けられた画素から読出された信号は、列方向の出力線に読出される。この信号は水平走査シフトレジスタにより駆動されるスイッチを通して順番に出力端から読出される。
出力信号の読出しには、フローティングディフュージョン検出器や、フローティングゲート検出器を用いることができる。また画素部分に信号増幅回路を設けることや、相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）の手法などにより、ＳＮ比の向上をはかることができる。
信号処理には、ＡＤＣ回路によるガンマ補正、ＡＤ変換機によるデジタル化、輝度信号処理や、色信号処理を施すことができる。色信号処理としては、ホワイトバランス処理や、色分離処理、カラーマトリクス処理などが挙げられる。ＮＴＳＣ信号に用いる際は、ＲＧＢ信号をＹＩＱ信号の変換処理を施すことができる。
電荷転送・読出部位は電荷の移動度が１００ｃｍ２・Ｖ−１・ｓ−１以上であることが必要であり、この移動度は、材料ＩＶ族、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族の半導体から選択することによって得ることができる。その中でも微細化技術が進んでいることと、低コストであることからＳｉ半導体が好ましい。電荷転送・電荷読出の方式は数多く提案されているが、何れの方式でも良い。特に好ましい方式はＣＭＯＳあるいはＣＣＤである。更に、ＣＭＯＳの方が高速読出し、画素加算、部分読出し、消費電力などの点で好ましいことが多い。
【００３９】
（接続）
光電変換素子の下部電極や上部電極と信号読み出し回路を連結する複数の接続部はいずれの金属で連結してもよいが、Ｃｕ、Ａｌ、Ａｇ、Ａｕ、Ｃｒ、Ｗの中から選択するのが好ましい。複数の画素に応じて、それぞれの接続部を信号読み出し回路との間に設置する必要がある。
【００４０】
以下、本発明の実施形態を図面に基づいて詳しく説明する。なお、以下で説明する図面はいずれも模式図であり、実際の構成の寸法及び形状とは必ずしも一致するものではない。
図１は、光電変換装置の構成例の１つを示す断面模式図である。光電変換装置は、光電変換素子１が２次元方向に多数配列された構成である。この光電変換装置は、光電変換素子１を１つずつ有する画素を、半導体基板の表面に形成された撮像領域において２次元状に複数配列させた構成である。各画素の光電変換素子１は、入射する光のうち所定の波長の光のみを吸収して光電変換によって電荷を生成する光電変換層を備えている。光電変換層は、光電変換作用を行う有機材料を含む。以下の構成例では、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の光を吸収して電荷を生成する画素をそれぞれ備えた構成を例に説明している。図１では、Ｒの画素、Ｇの画素、Ｂの画素を並べた３画素分のみを示している。
【００４１】
光電変換装置を構成する複数の画素として、Ｒの画素、Ｇの画素、Ｂの画素を所定の配列（例えばベイヤー配列）で配置した構成とすることができる。また、複数の画素としては、特に限定されず、例えば、第１の波長の電磁波を光電変換する光電変換素子を含む第１の画素と、第２の波長の電磁波を光電変換する光電変換素子を含む第２の画素と、を含んでいてもよい。例えば、複数の画素としては、赤色光を光電変換する光電変換素子を含む赤色画素と、緑色光を光電変換する光電変換素子を含む緑色画素と、青色光を光電変換する光電変換素子を含む青色画素と、を含んでいてもよい。
【００４２】
赤色の光を検出する光電変換素子１は、Ｓｉ等の半導体基板（基板）上に形成された層間絶縁膜１１と、該層間絶縁膜１１上に形成された下部電極１２と、下部電極１２を覆うように形成された光電変換層１３ｒと、光電変換層１３ｒの上方に設けられ、該光電変換層１３ｒを覆って外部からこれを封止する上部電極１４とを含んで構成されている。緑色の光を検出する光電変換素子１は、Ｓｉ等の層間絶縁膜１１と、該層間絶縁膜１１上に形成された下部電極１２と、下部電極１２を覆うように形成された光電変換層１３ｇと、光電変換層１３ｇの上方に設けられ、該光電変換層１３ｇを覆って外部からこれを封止する上部電極１４とを含んで構成されている。青色の光を検出する光電変換素子１は、Ｓｉ等の層間絶縁膜１１と、該層間絶縁膜１１上に形成された下部電極１２と、下部電極１２を覆うように形成された光電変換層１３ｂと、光電変換層１３ｂの上方に設けられ、該光電変換層１３ｂを覆って外部からこれを封止する上部電極１４とを含んで構成されている。
【００４３】
このように、各画素の光電変換層１３ｒ，１３ｇ，１３ｂがそれぞれ、上部電極１４で完全に封止されるとともに、隣り合う画素の上部電極１４が電気的に接続されている。なお、図１で示す各画素間の破線は、隣り合う光電変換素子１同士の境界を説明するために付している。
【００４４】
なお、以下で説明する構成例においてはいずれも、光電変換装置は光電変換素子１が中間層を光電変換層のみからなる層で構成されている場合を例に説明している。
【００４５】
層間絶縁膜１１には、下部電極１２の下面に接触するビアプラグ２が設けられている。ビアプラグ２は、下部電極１２を半導体基板内に形成された図示しない基板内配線（信号読出回路）に電気的に接続する接続部として機能する。信号読出回路は電極から読出した電荷に応じた信号を出力する機能を有し、例えばＣＣＤ又はＣＭＯＳの信号読出回路を含む。
【００４６】
この光電変換装置の基本動作としては、上部電極１４と下部電極１２との間にバイアス電圧を印加した状態で、上部電極１４側から光が入射すると、各画素の光電変換層１３ｒ，１３ｇ，１３ｂで光電変換によって電荷（正孔及び電子）が生成される。そして、生成された電荷のうち、上部電極１４及び下部電極１２のうち一方に正孔が捕集され、他方に電子が捕集される。各画素の下部電極１２に捕集された電荷は、ビアプラグ２を介して半導体基板内の読出回路によって読出される。光電変換装置をイメージセンサとして用いる場合には、各画素から読出した電荷に応じて画像信号を生成する。
【００４７】
図２は、光電変換装置の他の構成例を示す図である。図２に示す光電変換装置では、隣り合う光電変換素子１（画素）の境界上に位置する上部電極１４に、電気接合する導電性部材１５が設けられている。導電性部材１５は、層間絶縁膜１１上に所定の高さで形成され、図２の断面視において上部電極１４の表面に向かって小さくなるように形成されている。
【００４８】
図３は、光電変換装置の他の構成例を示す図である。図３に示す光電変換装置では、隣り合う光電変換素子１（画素）の境界上に位置する上部電極１４に、電気接合する導電性部材２５が設けられている。導電性部材２５は、光電変換素子１同士の境界に沿って、層間絶縁膜１１から上部電極１４の表面にまで延設されている。
【００４９】
図２及び図３に示す光電変換装置における導電性部材１５，２５は、上部電極１４の成膜工程において隣り合う光電変換素子１の境界上の上部電極１４の厚みが薄くなる場合に、隣り合う光電変換素子１間の上部電極１４の電気的な接続を確保する機能を奏する。上部電極１４の成膜工程については、後述する。
【００５０】
次に、光電変換装置の製造方法の手順を説明する。図４は、製造方法の手順の一例を示す断面図である。図５は、図４に示す手順以降の手順を示す断面図である。図６は、図５に示す手順以降の手順を示す断面図である。なお、図４から図６までの製造方法の手順では、図１に示す光電変換装置の構成例を用いて説明し、図１を適宜参照するものとする。
【００５１】
図４（ａ）に示すように、層間絶縁膜１１上に、画素ごとに下部電極１２を形成する。下部電極１２は、層間絶縁膜１１に形成されたビアプラグ２と接触する。ビアプラグ２は、半導体基板内に設けられた基板内配線に電気的に導通している。基板内配線としては、例えば、Ｓｉ基板内に形成されたＣＭＯＳの信号読出回路を形成することができる。下部電極１２は、既存の半導体微細加工技術（光リソグラフィ・ナノインプリント・レーザ描画や電子線描画による熱リソグラフィ等）を用いて形成することができる。下部電極１２を構成する材料は、光電変換素子１の構成に対応して導電膜を適宜利用することができる。例えば、画素ピッチを２．０μｍとし、各画素の下部電極１２を１．８μｍ角にパターニングする。光電変換素子は、受光して励起子を生成した光電変換層から下部電極１２に正孔を捕集する、いわゆる、正孔読出素子とすることができ、この場合には、下部電極１２の材料にＩＴＯを利用する。ＩＴＯの下部電極１２は、例えば膜厚５０ｎｍとし、ＨＩを使用した乾式エッチングでパターニングして形成することができる。
【００５２】
図４（ｂ）に示すように、下部電極１２を形成した後、第１レジストＲ１を成膜する。このとき、第１レジストＲ１を、光電変換装置における、下部電極１２と光電変換層と上部電極１４の総膜厚以上となるような膜厚で成膜する。第１レジストＲ１は、エッチング時に後述する第２レジストＲ２に比べて選択比が大きくなるような材料が好ましい。第２レジストＲ２には一般的なホトレジスト材料のような感光性樹脂を使用できるので、第１レジストＲ１としてエッチング選択比が大きくなる無機材料が挙げられる。反応性イオンエッチングなど異方性エッチングもプラズマエッチングなどの等方性エッチングも共に容易な酸化珪素・窒化珪素・窒化酸化珪素が好ましく、導電性を有するＡｌ、Ｔｉ、Ｍｏ、Ｔａ、Ｗのような金属材料や多結晶Ｓｉ（ｐｏｌｙ‐Ｓｉ）、非晶質Ｓｉ（ａ‐Ｓｉ）が特に好ましい。
【００５３】
図４（ｃ）に示すように、第１レジストＲ１を成膜した後で、第１レジストＲ１上に第２レジストＲ２を成膜する。第２レジストＲ２は、既存の半導体微細加工技術（光リソグラフィ・ナノインプリント・レーザ描画や電子線描画による熱リソグラフィ等）を用いてパターニング可能な材料が好ましい。無溶媒で塗布できる光硬化性樹脂や熱硬化性樹脂がより好ましく、蒸着・スパッタなどのＰＶＤ法で成膜できる材料が特に好ましい。
【００５４】
図４（ｄ）に示すように、第２レジストＲ２を成膜した後で、第２レジストＲ２に対応した既存の半導体微細加工技術により、Ｇ画素を形成する領域の第２レジストに上方開口ｈ１を設ける。例えば、特開２００６−１１４８８２に記載されている紫外線硬化性弗素樹脂を使用した光ナノインプリントにより、Ｇ画素を形成する領域に１．９μｍ角の開口が設けられた弗素樹脂からなる第２レジストＲ２のパターンを無溶媒で形成できる。第２レジストＲ２に形成した上方開口ｈ１の底面に紫外線硬化性樹脂の残渣が存在するのでＯ２を使用した反応性イオンエッチングにより残渣を除去し、上方開口ｈ１の底面に第１レジストＲ１を露出させる。
【００５５】
なお、この手順では、Ｇ画素を形成する領域に開口を形成したが、本発明ではＲ，Ｇ，Ｂ画素を形成する順番は特に限定されず、適宜変更できる。
【００５６】
図５（ａ）に示すように、第２レジストＲ２に形成した上方開口ｈ１を利用して第１レジストＲ１をエッチングしＧ画素を形成する領域に下方開口ｓ１を設ける。第１レジストＲ１の下方開口ｓ１は、第２レジストＲ２の上方開口ｈ１よりも開口面積が大きくなるように形成する。このために、第２レジストＲ２がエッチングされずに第１レジストＲ１がエッチングされる選択比の大きいエッチング条件を適用する。
【００５７】
ここで、第１レジストＲ１のエッチングは、湿式エッチングや乾式のプラズマエッチングなどの等方性エッチングが好ましい。理由としては、第２レジストＲ２の下方側面の第１レジストＲ１もエッチングされて（アンダーカットが得られて）第２レジストＲ２の上方開口ｈ１よりも第１レジストＲ１の下方開口ｓ１が広くなるためである。または、先に高精細な異方性エッチング条件が可能な反応性イオンエッチングなどの乾式エッチングを実施し、次にプラズマエッチングなどで等方性エッチングを行なうことで、第１レジストＲ１の下方開口ｓ１を第２レジストＲ２の上方開口ｈ１よりも広げる手段をとることがより好ましい。乾式エッチング条件を、連続的に、最初は異方性エッチングで徐々に等方性エッチング条件に変化させてゆくことも可能である。第２レジストＲ２は、後の工程でリフトオフする際の剥離層として利用するため、エッチング直後に除去しない。そして、次工程の有機光電変換材料を含む光電変換層の作製に進む。例えば、第１レジストＲ１がＭｏの場合は、下方開口ｓ１が２．０μｍ角になるようにＳＦ６を利用したプラズマエッチングを実施できる。先に作製した下部電極１２の表面が下方開口ｓ１の底部に完全に露出するまでエッチングを行なう。
【００５８】
図５（ｂ）に示すように、第１レジストＲ１の下方開口ｓ１を設けた領域に、該領域より小さい領域に光電変換層１３ｇを成膜し、続いて、図５（ｃ）に示すように、該光電変換層１３ｇを完全に覆って封止するように上部電極１４を成膜する。ここで、光電変換層１３ｇを完全に覆うとは、該光電変換層１３ｇの下部電極１２及び層間絶縁膜１１と接触する部位以外を全て上部電極１４で覆うことを意味し、以下においても同じ意味で用いる。
【００５９】
ここで、光電変換層１３ｇは、有機光電変換材料に対応した成膜方法を適宜利用できる。しかし、光電変換層１３ｇの上に成膜する上部電極で光電変換層１３ｇ全てを被覆・封止できるように、光電変換層１３ｇのパターンが第２レジストＲ２の上方開口ｈ１よりも広がらない異方性成膜が可能な蒸着などのＰＶＤ法が好ましい。例えば、Ｇ用有機光電変換素子の光電変換層として、下から順に、下記の化合物１：（膜厚）１５０ｎｍ／キナクリドン：（膜厚）１００ｎｍ／酸化珪素：（膜厚）３０ｎｍを真空度１×１０−４Ｐａ未満で真空蒸着することができる。
【００６０】
【化１】
2010062380.tif 000003
（化合物１）
【００６１】
上部電極１４は、特に信号読出回路を基板内に作込んだ能動素子基板（アクティブマトリクス）を使用した光電変換装置では、上部電極側から受光若しくは発光、又は、受光及び発光するので透明導電膜を選択する。また、上部電極１４としては、有機光電変換素子に対応する透明導電材料を適宜利用する。上部電極１４の成膜方法は、各透明導電膜に対応した成膜技術を利用するが、先に成膜した光電変換層全体を確実に被覆・封止できるように、第１レジストＲ１の下方開口ｓ１全体（下方開口ｓ１に露呈する第２レジストＲ２の下側の面を含む）に成膜できるスパッタなどのＰＶＤ法や各ＣＶＤ法等の等方性成膜が可能な成膜方法が好ましい。例えば、上部透明電極としてＩＴＯ：（膜厚）１００ｎｍを、Ａｒガスを導入した真空度１Ｐａの、ＩＴＯ対向ターゲットを使用したスパッタで成膜する。
【００６２】
図５（ｄ）に示すように、Ｇ画素以外の領域に積層された光電変換層１３ｚ、上部電極１４ｚを剥離するリフトオフ工程を行なう。このリフトオフ工程では、第２レジストＲ２を剥離することで、第２レジストＲ２上に積層された光電変換層１３ｚ、上部電極１４ｚを一括して除去する。
【００６３】
第２レジストＲ２の剥離は、使用した第２レジストＲ２に対応した剥離液や、第２レジストＲ２を分解するプラズマエッチングを適宜利用する。例えば、第２レジストＲ２に紫外線硬化性弗素樹脂を使用した場合は、パーフルオロ（２−ブチルテトラヒドロフラン）、メチルパーフルオロイソプロピルエーテル、メチル（パーフルオロヘキシルメチル）エーテル、メチルパーフルオロオクチルエーテルなどの弗素系有機溶剤で弗素樹脂からなる第２レジストＲ２を剥離できる。剥離液として弗素系有機溶剤の使用は、上部電極１４の微小な欠陥（クラックやピンホールなど）から光電変換層１３ｇへ剥離液が浸入した場合に、有機光電変換材料を劣化させないので好ましい。
【００６４】
続いて、上記の工程を同様に行うことで、Ｂ画素に対応する光電変換素子を作製することができる。図５（ｅ）に示すように、第１レジストＲ及びＧ画素領域の上部電極１４の全面に第２レジストＲ２を成膜する。
【００６５】
図６（ａ）に示すように、既存の半導体微細加工技術を用いて、Ｂ画素を形成する領域の第２レジストＲ２に上方開口ｈ１を設ける。
【００６６】
その後、図６（ｂ）に示すように、第２レジストＲ２に形成した上方開口ｈ１を利用して第１レジストＲ１をエッチングしＢ画素を形成する領域に下方開口ｓ１を設ける。
【００６７】
図６（ｃ）に示すように、第１レジストＲ１の下方開口ｓ１を設けた領域に光電変換層１３ｂを成膜し、続いて、図６（ｄ）に示すように、該光電変換層１３ｂを完全に覆って封止するように上部電極１４を成膜する。
【００６８】
図６（ｅ）に示すように、Ｂ画素以外の領域に積層された光電変換層１３ｚ、上部電極１４ｚを剥離するリフトオフ工程を行ない、第２レジストＲ２を剥離することによって第２レジストＲ２上に積層された光電変換層１３ｚ、上部電極１４ｚを一括して除去する。
【００６９】
このように同様の手順を繰り返すことで、Ｒ画素についても形成することができる。
【００７０】
ここで、Ｒ画素及びＢ画素部分の第１レジストＲ１をエッチングする際に、第１レジストＲ１を完全に除去して既に作製した隣り合う画素の上部電極１４を露出させることで、下方開口ｓ１に作製する画素の上部電極１４と接触させ、電気的接続が可能になる。
【００７１】
なお、Ｒ画素を形成した後で、Ｂ画素を形成してもよい。例えば、Ｒ用画素の部分を開口してから、順に、化合物１：（膜厚）１５０ｎｍ／スクアリリウム：（膜厚）１００ｎｍ／酸化珪素：（膜厚）３０ｎｍ／ＩＴＯ：（膜厚）１００ｎｍを積層してリフトオフする。次に、Ｂ用画素の部分を開口してから順に化合物１：（膜厚）１５０ｎｍ／メロシアニン：（膜厚）１００ｎｍ／酸化珪素：（膜厚）３０ｎｍ／ＩＴＯ：（膜厚）１００ｎｍを積層してリフトオフする。
【００７２】
この製造方法の手順によれば、第１レジストＲ１の下方開口ｓ１及び第２レジストＲ２の上方開口ｈ１の形成やリフトオフ工程のような各種半導体微細加工において、その工程以前に作製した画素の有機光電変換材料を含む光電変換層は、画素ごとに上部電極１４で封止されているので第１レジストＲ１のエッチング時のプラズマや第２レジストＲ２成膜時・除去時の溶媒に素子が曝露されて劣化することがなく、このため、素子性能が低下することを防止することができる。
【００７３】
図２及び図３に示す構成例の光電変換装置において、第１レジストＲ１で導電性部材１５，２５を構成することができる。第１レジストＲ１で導電性部材１５，２５を構成する場合は、各画素を形成する領域の第１レジストＲ１に下方開口ｓ１を形成する際に、隣り合う画素の上部電極１４を露出させずに第１レジストＲ１を画素間に残してもよい。
【００７４】
図７は、第１レジストに下方開口を形成する際に、下方開口の一部に第１レジストを残した場合の例を示す断面図である。この例では、画素間の導電材料からなる第１レジストＲ１が、隣り合う上部電極１４間の一部に配置されるように、下方開口ｓ１の底部の隅に除去されず残されている。
【００７５】
図８は、第１レジストに下方開口を形成する際に、下方開口に上部電極を露出させずに第１レジストを残した場合の例を示す断面図である。この例では、画素間の導電材料からなる第１レジストＲ１が、破線で示す画素間の境界に略均等な厚さで残され、図３に示すように、画素間を隔てるように、層間絶縁膜１１から上部電極１４の上面まで第１レジストＲ１（導電性部材２５）が延設される。
【００７６】
このように、隣り合う画素間に上部電極１４と電気接合するように、導電材料からなる第１レジストＲ１を一部除去しないで残すことによって導電性部材を設ける構成とすれば、画素間に配置された第１レジストＲ１と隣り合う画素の上部電極１４がそれぞれ接触するため、隣り合う画素の上部電極１４を電気的に接続させることができる。各画素の上部電極１４が薄い場合や、あまり等方性成膜できずに隣り合う画素の上部電極１４同士の接触面積が大きくできない場合は、画素間に導電材料からなる第１レジストＲ１を配置することで、隣り合う画素の上部電極１４の電気的接続がより確実になるので好ましい。
【００７７】
図９は、光電変換装置の別の構成例を示す断面図である。なお、以下に説明する実施形態において、すでに説明した部材などと同等な構成・作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。図９に示す光電変換装置は、画素ごとに半導体基板の上方に形成された下部電極１２と、各下部電極１２を覆うように形成された光電変換層１３ｒ，１３ｇ，１３ｂと、光電変換層１３ｒ，１３ｇ，１３ｂの上方に設けられ、該光電変換層１３ｒ，１３ｇ，１３ｂを覆って外部からこれを封止する上部電極１４とを含んで構成されている。
【００７８】
さらに、各画素上の上部電極１４上に、単一の膜からなる透明保護層１６が設けられている。透明保護層１６を設けることで、光電変換層の劣化をより一層確実に防止することができる。
【００７９】
図１０は、光電変換装置の別の構成例を示す断面図である。図１０に示す光電変換装置は、画素ごとに、半導体基板の上方に形成された下部電極１２と、下部電極１２を覆うように形成された光電変換層１３ｒ，１３ｇ，１３ｂと、光電変換層１３ｒ，１３ｇ，１３ｂの上方に、該光電変換層１３ｒ，１３ｇ，１３ｂを覆って外部から封止する上部電極１４とを含んで構成されている。
【００８０】
また、図１０に示す光電変換装置は、隣り合う画素間の境界上に位置する上部電極１４に、電気接合する導電性部材２５が設けられている。導電性部材２５は、光電変換素子１同士の境界に沿って、層間絶縁膜１１から上部電極１４の表面にまで延設されている。なお、図２に示す光電変換装置のように、隣り合う画素間の一部にのみ導電性部材１５を設けてもよい。
【００８１】
さらに、光電変換装置には、各画素上の上部電極１４及び画素間の導電性部材２５の上面を覆うように単一の膜からなる透明保護層１６が設けられている。透明保護層１６を設けることで、光電変換層の劣化をより一層確実に防止することができる。
【００８２】
次に、図９に示す光電変換装置の製造方法の手順を図面に基いて説明する。図１１は、製造方法の手順の一例を示す断面図である。図１２は、図１１に示す手順以降の手順を示す断面図である。
【００８３】
以下説明する製造方法の手順において、下部電極１２を成膜する工程、第１レジストＲ１を成膜する工程、第２レジストＲ２を成膜する工程は、図４から６に基いて説明した製造方法の手順と基本的に同じである。
【００８４】
ここで、第１レジストＲ１を成膜するとき、第１レジストＲ１を、製造対象である光電変換装置を構成する下部電極１４と、光電変換層１３ｒ，１３ｇ，１３ｂと上部電極１４と透明保護層１６との総膜厚以上となるような膜厚で成膜する。
【００８５】
第１レジストの材料は、上述のものを用いることができる。
【００８６】
第１レジストを成膜した後に第２レジストを成膜する。このとき、第２レジストは、既存の半導体微細加工技術を用いてパターニング可能な材料が好ましい。本構成例では、第２レジストＲ２を除去する際に、上部電極１４上に透明保護層１６が既に成膜されている状態であるため、上部電極１４に欠陥がある場合でも溶媒の浸入を防止できる。
【００８７】
第２レジストＲ２に使用する材料やリソグラフィ工程は制限されない。例えば、光リソグラフィにより汎用的なホトレジストを第２レジストＲ２として用いて、Ｇ画素を形成する領域に１．９μｍ角の上方開口ｈ１が設けられた第２レジストＲ２のパターンを形成できる。  
【００８８】
図１１（ａ）に示すように、第２レジストＲ２に形成した上方開口ｈ１を利用して第１レジストＲ１をエッチングしＧ画素を形成する領域に下方開口ｓ１を設ける。第１レジストＲ１の下方開口ｓ１は、第２レジストＲ２の上方開口ｈ１よりも開口面積が大きくなるように形成する。このために、第２レジストＲ２がエッチングされずに第１レジストＲ１がエッチングされる選択比の大きいエッチング条件を適用する。
【００８９】
さらに、第１レジストＲ１のエッチングは、湿式エッチングや乾式のプラズマエッチングなどの等方性エッチングが、第２レジストＲ２の下方側面の第１レジストＲ１もエッチングされて（アンダーカットが得られて）第２レジストＲ２の上方開口ｈ１よりも第１レジストＲ１の下方開口ｓ１が広くなり好ましい。先に高精細な異方性エッチング条件が可能な反応性イオンエッチングなどの乾式エッチングを実施し、次にプラズマエッチングなどで等方性エッチングを行ない第１レジストＲ１の下方開口ｓ１を第２レジストＲ２の上方開口ｈ１よりも広げる手段をとることがより好ましい。乾式エッチング条件を、連続的に、最初は異方性エッチングで徐々に等方性エッチング条件に変化させてゆくことも可能である。第２レジストＲ２は、後の工程でリフトオフする際の剥離層として利用するためエッチング直後に除去せずに次工程の有機光電変換材料を含む光電変換層の作製に進む。例えば、第１レジストＲ１がＭｏの場合は、下方開口ｓ１が２．０μｍ角になるようにＳＦ６を利用したプラズマエッチングを実施できる。先に作製した下部電極１２の表面が完全に露出するまでエッチングを行なう。
【００９０】
図１１（ｂ）に示すように、第１レジストＲ１の下方開口ｓ１を設けた領域に、光電変換層１３ｇを成膜し、図１１（ｃ）に示すように、光電変換層１３ｇを完全に覆うように上部電極１４を成膜する。
【００９１】
さらに、図１２（ａ）に示すように、上部電極１４上に透明保護層１６を成膜する。
【００９２】
光電変換層１３ｇは、有機光電変換材料に対応した成膜方法を適宜利用できるが、この後に成膜する上部電極１４で光電変換層１３ｇ全てを被覆・封止できるようにパターンが第２レジストＲ２の上方開口ｈ１よりも広がらない異方性成膜が可能な蒸着などのＰＶＤ法が好ましい。例えば、Ｇ用有機光電変換素子の光電変換層として、例えば、下から順に、化合物１：（膜厚）１５０ｎｍ／キナクリドン：（膜厚）１００ｎｍ／酸化珪素：（膜厚）３０ｎｍを真空度１×１０−４Ｐａ未満で真空蒸着することができる。
【００９３】
上部電極１４は、特に信号読出回路を基板内に作込んだ能動素子基板（アクティブマトリクス）を使用した光電変換装置では、上部電極１４側から受光若しくは発光、又は、受光及び発光するので透明導電膜を選択する。また、上部電極１４としては、有機光電変換素子に対応する透明導電材料を適宜利用する。上部電極１４の成膜方法は、各透明導電膜に対応した成膜技術を利用するが、先に成膜した光電変換層１３ｇ全体を確実に被覆・封止できるように第１レジストＲ１の下方開口ｓ１全体（第２レジストＲ２の下面を含む）に成膜できるスパッタなどのＰＶＤ法や各ＣＶＤ法等の等方性成膜が可能な成膜方法が好ましい。例えば、上部透明電極としてＩＴＯ：（膜厚）１００ｎｍを、Ａｒガスを導入した真空度１Ｐａの、ＩＴＯ対向ターゲットを使用したスパッタで成膜する。
【００９４】
透明保護層１６は、外気に曝露すると顕著に劣化する真空蒸着法等で作製した有機発光ダイオード（有機ＬＥＤ）や有機光電変換素子を封止可能な酸化アルミニウム・酸化珪素・窒化珪素・窒化酸化珪素等の透明保護膜をスパッタなどのＰＶＤ法やプラズマＣＶＤ法・触媒ＣＶＤ法・原子層堆積（ＡＬＤ）法等で成膜する事が好ましい。例えば、プラズマＣＶＤ法によりＳｉＨ４とＮ２を導入した真空度１０Ｐａで窒化珪素０．６μｍを成膜できる。
【００９５】
図１２（ｂ）に示すように、Ｇ画素以外の領域に積層された光電変換層１３ｚ、上部電極１４ｚ、透明保護層１６ｚを除去するリフトオフ工程を行なう。このリフトオフ工程では、第２レジストＲ２を剥離することで、第２レジストＲ２上に積層された光電変換層１３ｚ、上部電極１４ｚ、透明保護層１６ｚを一括して除去する。第２レジストＲ２の剥離は、使用した第２レジストＲ２に対応した剥離液や、第２レジストＲ２を分解するプラズマエッチングを適宜利用する。上部電極１４上に透明保護層１６が配置されているので上部電極１４を劣化させることなく、エッチバックやＣＭＰといった一般的な平坦化技術によってＧ画素以外の領域の第１レジストＲ１上に積層された第２レジストＲ２、光電変換層１３ｚ、上部電極１４ｚ、透明保護層１６ｚを除去することも可能である。
【００９６】
上記の工程を同様に行うことで、同様に、Ｒ画素及びＢ画素に対応する光電変換素子を作製することができる。ここで、Ｒ画素やＢ画素部分の第１レジストＲ１をエッチングする際に、第１レジストＲ１を完全に除去して既に作製した隣り合う画素の上部電極１４を露出させることで、下方開口ｓ１に作製する画素の上部電極１４と接触させ、電気的接続が可能になる。例えば、Ｒ用画素の部分を開口してから、順に、化合物１：（膜厚）１５０ｎｍ／スクアリリウム：（膜厚）１００ｎｍ／酸化珪素：（膜厚）３０ｎｍ／ＩＴＯ：（膜厚）１００ｎｍ／窒化珪素：（膜厚）０．６μｍを積層してリフトオフする。次に、Ｂ用画素の部分を開口してから順に化合物１：（膜厚）１５０ｎｍ／メロシアニン：（膜厚）１００ｎｍ／酸化珪素：（膜厚）３０ｎｍ／ＩＴＯ：（膜厚）１００ｎｍ／窒化珪素：（膜厚）０．６μｍを積層してリフトオフする。
【００９７】
第１レジストＲ１の下方開口ｓ１や第２レジストＲ２の上方開口ｈ１を形成する工程やリフトオフのような各種半導体微細加工において、その工程以前に作製した画素の有機光電変換材料を含む光電変換層１３ｒ，１３ｇ，１３ｂは、画素ごとに上部電極１４で封止されているので第１レジストＲ１のエッチング時のプラズマや第２レジスト成膜時・除去時の溶媒に素子が曝露されて劣化することがなく、このため、素子性能が低下することを防止することができる。
【００９８】
図１０に示す光電変換装置のように、第１レジストＲ１によって導電性部材を構成する場合には、各画素を形成する領域の第１レジストＲ１に下方開口ｓ１を形成するとき、隣り合う画素の上部電極１４を露出させずに第１レジストＲ１を画素間に残せばよい。こうすることで、画素間に配置された第１レジストＲ１と隣り合う画素の上部電極１４が互いに電気接合し、隣り合う画素の上部電極１４同士を電気的に接続させることができる。また、各画素の上部電極１４が薄い場合や等方性成膜できずに隣り合う画素の上部電極１４同士の接触面積が大きくできない場合には、画素間に導電性材料からなる第１レジストＲ１を配置することで、隣り合う画素の上部電極１４の電気的接続がより確実になるので好ましい。画素間の導電性材料からなる第１レジストＲ１は、図２に示す光電変換装置のように、隣り合う上部電極１４間の一部に配置されていてもよい。
【００９９】
なお、後述する構成例のように、全画素を作製した後に、隣り合う上部電極１４同士の電気的接続を確実にするために、透明保護層１６の各画素間に溝部を設けて導電性材料を埋込むことも可能である。上部電極１４が露出するまで溝部を形成してから導電材料を埋め込んでもよいし、溝部の深さを層間絶縁膜１１の表面まで形成してから導電性材料を埋め込んでも構わない。
【０１００】
上記の光電変換装置の製造方法によれば、光リソグラフィなどの半導体微細加工技術を利用した製造工程において、各画素の有機光電変換素子を劣化させずにＲ用・Ｇ用・Ｂ用３種類の画素を平面上に配列したカラーイメージセンサに対応した光電変換装置を作製できる。従来のマスク蒸着やインクジェット印刷による基板上へのＲＧＢ画素のパターニングでは画素ピッチが１０μｍ未満であると作製が極めて困難だったが、本発明では既存の半導体製造工程に利用される光リソグラフィをそのまま使用できるため、開口率６０％以上を保持しつつも画素ピッチ２μｍ以下の高解像度な光電変換装置の作製が可能である。また、半導体製造技術の進歩による更なる画素の微細化をそのまま享受でき、より一層の画素微細化・解像度向上が将来においても可能である。
【０１０１】
また、各画素領域における、第１レジストＲ１の乾式エッチングによる下方開口ｓ１を設ける工程と、光電変換層１３ｒ，１３ｇ，１３ｂと上部電極１４と透明保護層１６を成膜する工程は、真空中若しくはＡｒ・Ｎ２等の不活性気体中、又は、真空中及びＡｒ・Ｎ２等の不活性気体中で、基板を一切外気に曝露せず、連続して実施する事が、有機ＬＥＤや有機光電変換素子の劣化因子が混入せずに好ましい。例えば、光電変換層１３ｒ，１３ｇ，１３ｂを成膜する真空蒸着装置と、ＩＴＯの上部電極１４を成膜するスパッタ装置と、透明保護層１６を成膜するプラズマＣＶＤ装置と、第１レジストＲ１に下方開口ｓ１を設ける乾式エッチング装置とが真空度１×１０−４Ｐａ以下のクラスタ型真空搬送系にそれぞれ直結された有機ＬＥＤ作製装置を使用することができる。
【０１０２】
図１３は、光電変換装置の他の構成例を示す図である。図１３に示す光電変換装置は、隣り合う画素の境界上に位置する透明保護層１６に、上部電極１４の表面まで連通する溝部の内部に設けられ、上部電極１４と電気接合する導電性部材３５が形成されている。
【０１０３】
図１４は、光電変換装置の他の構成例を示す図である。図１４に示す光電変換装置は、隣り合う画素の境界上に位置する透明保護層１６に、層間絶縁膜１１の表面まで連通する溝部の内部に設けられ、上部電極１４と電気接合する導電性部材４５が形成されている。
【０１０４】
図１３及び図１４の光電変換装置の構成によれば、隣り合う画素の間に導電性部材３５，４５を設けることで、画素間の上部電極１４同士の電気的な接続を確保することができる。また、上部電極１４上に透明保護膜１６を設けることで、上部電極１４に欠陥があった場合でも光電変換層１３ｒ，１３ｇ，１３ｂを構成する有光電変換材料を劣化させることを防止できる。
【０１０５】
次に、図１４に示す光電変換装置の製造方法の手順の一例を図面に基いて説明する。図１５は、製造方法の手順を示す断面図である。図１６は、図１５に示す手順以降の手順を示す断面図である。図１７は、図１６に示す手順以降の手順を示す断面図である。図１８は、図１７に示す手順以降の手順を示す断面図である。
【０１０６】
先に説明した製造方法の手順では、第１レジストＲ１の下方開口ｓ１を第２レジストＲ２の上方開口ｈ１より広くし（アンダーカットにし）かつ、光電変換層１３ｒ，１３ｇ，１３ｂを異方性成膜し、上部電極１４を等方性成膜することにより光電変換層１３ｒ，１３ｇ，１３ｂが上部電極１４に封止される構造を形成した。次の製造方法の手順では、光電変換層１３ｒ，１３ｇ，１３ｂを成膜する際に第１レジストＲ１を加熱することで光電変換層１３ｒ，１３ｇ，１３ｂが上部電極１４に封止される構造を形成する点で相違する。
【０１０７】
先ず、下部電極１２を形成した後、第１レジストＲ１を成膜する。このとき、第１レジストＲ１を、光電変換装置における、下部電極１２と光電変換層１３ｒ，１３ｇ，１３ｂと上部電極１４と透明保護層１６の総膜厚以上となるような膜厚で成膜する。本手順では、後述するように光電変換層１３ｒ，１３ｇ，１３ｂの成膜工程で第１レジストＲ１を加熱するので、第１レジストＲ１として一般的な発熱抵抗材料を使用できるが、成膜やエッチングの容易さから金属材料が好ましく、Ｔｉ、Ｍｏ、Ｔａ、Ｗやそれらの窒化物、珪化物が特に好ましい。
【０１０８】
第１レジストＲ１を成膜した後に、第２レジストＲ２を成膜する。第２レジストＲ２は、既存の半導体微細加工技術を用いてパターニング可能な材料が好ましい。本手順では、後述するように、第２レジストＲ２を除去する際に上部電極１４上に透明保護層１６が既に成膜されている状態となるため、上部電極１４に欠陥がある場合でも溶媒の浸入を防止できる。第２レジストＲ２に使用する材料やリソグラフィ工程は制限されない。例えば、光リソグラフィにより汎用的なホトレジストを第２レジストＲ２として用いて、Ｇ画素を形成する領域に１．９μｍ角の上方開口ｈ１が設けられた第２レジストＲ２のパターンを形成できる。
【０１０９】
図１５（ａ）に示すように、第２レジストＲ２に形成した上方開口ｈ１を利用して第１レジストＲ１をエッチングし、Ｇ画素を形成する領域に下方開口ｓ１を設ける。下方開口ｓ１を形成する手順としては、高精細な異方性エッチング条件が可能な反応性イオンエッチングなどの乾式エッチングが好ましい。先に作製した下部電極１２の表面が完全に露出するまでエッチングを行なう。例えば、第１レジストＲ１がＭｏの場合は、下方開口ｓ１が１．９μｍ角になるようにＳＦ６を利用した反応性イオンエッチングを実施できる。
【０１１０】
図１５（ｂ）に示すように、第１レジストＲ１をエッチングした後に第２レジストＲ２を除去する。第２レジストＲ２の剥離は、使用した第２レジストＲ２に対応した剥離液や、第２レジストＲ２を分解するプラズマエッチングを適宜利用する。または、第２レジストＲ２を先に説明した製造方法の手順のように、リフトオフでの剥離層として利用するためにこの段階で除去せずに残しても構わない。
【０１１１】
図１５（ｃ）に示すように、第１レジストＲ１の下方開口ｓ１を設けた領域に光電変換層１３ｇを成膜し、続いて、図１５（ｄ）に示すように、上部電極１４を成膜する。
【０１１２】
光電変換層１３ｇは、有機光電変換材料に対応した成膜方法を適宜利用できる。光電変換層１３ｇを成膜する際に、第１レジストＲ１を抵抗加熱または誘導加熱して表面温度を上げ、光電変換材料が第１レジストＲ１表面、特に、下方開口ｓ１の側面までに成長しないようにする。
【０１１３】
例えば、Ｇ用有機光電変換素子の光電変換層として、例えば、下から順に、化合物１：（膜厚）１５０ｎｍ／キナクリドン：（膜厚）１００ｎｍ／酸化珪素：（膜厚）３０ｎｍを真空度１×１０−４Ｐａ未満で真空蒸着する際に、第１レジストＲ１表面を２００℃以上に加熱すると化合物１とキナクリドンは第１レジストＲ１表面には成膜されない。
【０１１４】
また、第１レジストＲ１近傍に近い部分の下方開口ｓ１の底面も、第１レジストＲ１の加熱により表面温度が上昇するため、化合物１とキナクリドンが成膜されずに、開口部の外周近傍に光電変換層が形成されずに、第１レジストＲ１の下方開口ｓ１よりも狭い領域のみに光電変換層１３ｇを作製することができる。第１レジストＲ１を５００℃以上に加熱すると、基板全体の温度が上昇し、第１レジストＲ１がない下方開口ｓ１にも化合物１とキナクリドンが成膜されない。このため、２００℃から５００℃の範囲内で、光電変換層１３ｇが下方開口ｓ１内に約１．９μｍ角で形成できるよう第１レジストＲ１の加熱温度を調整する。
【０１１５】
上部電極１４は、特に信号読出回路を基板内に作込んだ能動素子基板（アクティブマトリクス）を使用した光電変換装置では、上部電極１４側から受光若しくは発光、又は、受光及び発光することを理由に、光透過性を有する透明導電膜を選択する。
【０１１６】
また、上部電極１４としては、有機光電変換素子に対応する透明導電材料を適宜利用する。上部電極１４の成膜方法は、各透明導電膜に対応した成膜技術を利用するが、先に成膜した光電変換層１３ｇ全体を確実に被覆・封止できるように第１レジストＲ１の下方開口ｓ１全体（第２レジストＲ２の下方側面を含む）に成膜できるスパッタなどのＰＶＤ法や各ＣＶＤ法等の等方性成膜が可能な成膜方法が好ましい。例えば、上部透明電極としてＩＴＯ：（膜厚）１００ｎｍを、Ａｒガスを導入した真空度１Ｐａの、ＩＴＯ対向ターゲットを使用したスパッタで成膜する。
【０１１７】
次に、図１６（ａ）に示すように、第１レジストＲ１の下方開口ｓ１内に形成された上部電極１４、及び、第１レジストＲ１上に形成された上部電極１４ｚ上に透明保護層１６を形成する。
【０１１８】
透明保護層１６は、外気に曝露すると顕著に劣化する真空蒸着法等で作製した有機発光ダイオード（有機ＬＥＤ）や有機光電変換素子を封止可能な酸化アルミニウム・酸化珪素・窒化珪素・窒化酸化珪素等の透明保護膜をスパッタなどのＰＶＤ法やプラズマＣＶＤ法・触媒ＣＶＤ法・原子層堆積（ＡＬＤ）法等で成膜する事が好ましい。例えば、プラズマＣＶＤ法によりＳｉＨ４とＮ２を導入した真空度１０Ｐａで窒化珪素０．６μｍを成膜できる。
【０１１９】
図１６（ｂ）に示すように、Ｇ画素以外の領域に積層された上部電極１４ｚ、透明保護層１６を除去する。上部電極１４上に透明保護層１６が配置されているので上部電極１４を劣化させることなく、エッチバックやＣＭＰといった一般的な平坦化技術によってＧ画素以外の領域の第１レジストＲ１上に積層された第２レジストＲ２、上部電極１４ｚ、透明保護層１６を除去することも可能である。先の工程で、第２レジストＲ２をあらかじめ除去していなかった場合は、この段階で第２レジストＲ２を剥離することで除去する。第２レジストＲ２に対応した剥離液や、第２レジストを分解するプラズマエッチングを適宜利用してリフトオフを行ない、第２レジストＲ２上の上部電極１４ｚ、透明保護層１６を一括して除去することもできる。
【０１２０】
上記の工程を同様に行うことで、Ｒ画素及びＢ画素に対応する光電変換素子を作製することができる。本手順では、次にＢ画素を形成する。図１６（ｃ）に示すように、第１レジストＲ１及びＧ画素の透明保護層１６の上に第２レジストＲ２を形成する。
【０１２１】
図１６（ｄ）に示すように、既存の半導体微細加工技術を用いて、Ｂ画素を形成する領域の第２レジストＲ２に上方開口ｈ１を設ける。
【０１２２】
その後、図１７（ａ）に示すように、第２レジストＲ２に形成した上方開口ｈ１を利用して第１レジストＲ１をエッチングしＢ画素を形成する領域に下方開口ｓ１を設ける。ここで、Ｂ画素を形成する領域の上方開口ｈ１及び下方開口ｓ１は、隣り合う画素の１４が露呈しないように第１レジストＲ１を画素間に残すように設定される。
【０１２３】
図１７（ｂ）に示すように、第１レジストＲ１の下方開口ｓ１を設けた後、第２レジストＲ２を除去する。
【０１２４】
図１７（ｃ）に示すように、Ｂ画素を形成する領域に光電変換層１３ｂを成膜する。光電変換層１３ｂを成膜する際には、光電変換層１３ｇの成膜と同様に、第１レジストＲ１を抵抗加熱または誘導加熱して表面温度を上げ、光電変換材料が第１レジストＲ１表面、特に、下方開口ｓ１の側面までに成長しないようにする。
【０１２５】
図１７（ｄ）に示すように、該光電変換層１３ｂを完全に覆うように上部電極１４を成膜する。
【０１２６】
その後、図１８（ａ）に示すように、Ｂ画素を形成する領域における上部電極１４上に透明保護層１６を形成する。
【０１２７】
図１８（ｂ）に示すように、平坦化技術によってＢ画素以外の領域の第１レジストＲ１上に積層された上部電極１４ｚ、透明保護層１６ｚを除去する。同様の手順を繰り返すことによってＲ画素も形成することができる。
【０１２８】
以上のように、Ｒ画素やＢ画素部分の第１レジストをエッチングする際に、第１レジストＲ１を完全に除去せずに、例えば、光電変換層１３ｒ，１３ｂを形成する際に、Ｇ画素と同様に第１レジストＲ１を抵抗加熱または誘導加熱する。例えば、Ｒ用画素の部分を開口してから、順に、化合物１：（膜厚）１５０ｎｍ／スクアリリウム：（膜厚）１００ｎｍ／酸化珪素：（膜厚）３０ｎｍ／ＩＴＯ：（膜厚）１００ｎｍ／窒化珪素：（膜厚）０．６μｍを積層して平坦化する。この際に、少なくとも、化合物１とスクアリリウムを成膜する際は第１レジストＲ１を２００℃以上５００℃以下の温度に加熱して、光電変換層１３ｒ，１３ｂを約１．８μｍ角になるようにする。次に、Ｂ用画素の部分を開口してから順に化合物１：（膜厚）１５０ｎｍ／メロシアニン：（膜厚）１００ｎｍ／酸化珪素：（膜厚）３０ｎｍ／ＩＴＯ：（膜厚）１００ｎｍ／窒化珪素：（膜厚）０．６μｍを積層して平坦化する。この際に、少なくとも、化合物１とメロシアニンを成膜する際は第１レジストＲ１を２００℃以上５００℃以下の温度に加熱して、光電変換層１３ｒ，１３ｂを約１．８μｍ角になるようにする。第１レジストＲ１の下方開口ｓ１及び第２レジストＲ２の上方開口ｈ１を形成する工程やリフトオフのような各種半導体微細加工において、その工程以前に作製した画素の有機光電変換材料を含む光電変換層は、画素ごとに上部電極１４で封止されているので第１レジストＲ１のエッチング時のプラズマや第２レジストＲ２の成膜時・除去時の溶媒や平坦化時に素子が曝露されて劣化することがなく、このため、素子性能が低下することを防止することができる。
【０１２９】
上記の光電変換装置の製造方法によれば、光リソグラフィなどの半導体微細加工技術を利用した製造工程において、各画素の有機光電変換素子を劣化させずにＲ用・Ｇ用・Ｂ用３種類の画素を平面上に配列したカラーイメージセンサに対応した光電変換装置を作製できる。従来のマスク蒸着やインクジェット印刷による基板上へのＲＧＢ画素のパターニングでは画素ピッチが１０μｍ未満であると作製が極めて困難であった。しかし、本発明では、既存の半導体製造工程に利用される光リソグラフィをそのまま使用できるため、開口率６０％以上を保持しつつも画素ピッチ２μｍ以下の高解像度な光電変換装置の作製が可能である。また、半導体製造技術の進歩による更なる画素の微細化をそのまま享受でき、より一層の画素微細化・解像度向上が将来においても可能である。
【０１３０】
上記製造方法では、各画素領域における、第１レジストＲ１の乾式エッチングによる下方開口ｓ１を設ける工程と、光電変換層１３ｒ，１３ｇ，１３ｂと上部電極１４と透明保護層１６を成膜する工程は、真空中若しくはＡｒ・Ｎ２等の不活性気体中、又は、真空中及びＡｒ・Ｎ２等の不活性気体中で、基板を一切外気に曝露せず、連続して実施する事が、有機ＬＥＤや有機光電変換素子の劣化因子が混入せずに好ましい。例えば、光電変換層１３ｒ，１３ｇ，１３ｂを成膜する真空蒸着装置と、ＩＴＯの上部電極１４を成膜するスパッタ装置と、透明保護層１６を成膜するプラズマＣＶＤ装置と、第１レジストＲ１に下方開口ｓ１を設ける乾式エッチング装置とが真空度１×１０−４Ｐａ以下のクラスタ型真空搬送系にそれぞれ直結された有機ＬＥＤ作製装置を使用することができる。
【０１３１】
図１９は、図１３に示す光電変換装置の製造方法の手順を説明する断面図である。図１９に示す光電変換装置の製造方法において、下部電極１２、光電変換層１３ｒ，１３ｇ，１３ｂ、上部電極１４、透明保護層１６を形成する手順は、図９の光電変換装置と同じであるため、ここでは説明せずに省略する。
【０１３２】
上部電極１４は、図１１（ｃ）に示すように、第１レジストＲ１の下方開口ｓ１に露呈する各画素を形成する領域に等方性成膜で形成されている。このため、上部電極１４の、隣り合う画素との境界において局所的に薄肉になる箇所が発生することがある。
【０１３３】
図１９（ａ）に示すように、透明保護層１６の、隣り合う画素同士の境界に相当する領域（つまり、薄肉になっている領域）に溝部１４ａを形成する。そして、図１９（ｂ）に示すように、溝部１４ａに導電性材料からなる導電性部材３５を形成する。このとき、導電性部材３５を構成する導電性材料が上部電極１４の薄肉の箇所に補填されることで、導電性部材３５と上部電極１４とが電気的に接合する。こうすることで、隣り合う画素の上部電極１４同士をより一層確実に電気的に接続させることができる。
【０１３４】
次に、光電変換装置によって得られる更なる効果について説明する。図２０は、光電変換装置において、電荷生成時の電荷の移動を説明する断面図である。図２０（ａ）は、光電変換装置の構成例の１つであり、図２０（ｂ）は、図２０（ａ）の光電変換装置と異なる構成の光電変換装置である。
【０１３５】
図２０（ａ）の光電変換装置は、光電変換層１３ｒ，１３ｇ，１３ｂが上部電極１４によって、その上面から側面に亘って完全に覆われている。このとき、光電変換層１３ｒ，１３ｇ，１３ｂの全部が上部電極１４と下部電極１２との間に設けられている。
【０１３６】
一方、図２０（ｂ）のの光電変換装置は、隣り合う画素の光電変換層１３ｒ，１３ｇ，１３ｂ同士がそれぞれ隣接し、その上面のみ上部電極１４で覆われている。このとき、光電変換層１３ｒ，１３ｇ，１３ｂは、図の上下方向において上部電極１４と下部電極１２と挟まれている部位があるものの、それ以外の部位、例えば、下方端部の部位は、上部電極１４と下部電極１２との間に位置していない。
【０１３７】
光入射時において、図２０（ａ）の光電変換装置では、光電変換層１３ｒ，１３ｇ，１３ｂの全部が下部電極１２と上部電極１４とに挟まれているため、光電変換層１３ｒ，１３ｇ，１３ｂのどの領域で発生した電荷（電子又は正孔）Ｃに安定して電界がかかるため、該電荷Ｃがドリフトで速やかに下部電極１２又は上部電極１４に捕集できるようになる。このため、捕集されない電荷Ｃが光電変換層１３ｒ，１３ｇ，１３ｂに残存することに起因して生じる残像を低減させる効果を得ることができる。一方で、図２０（ｂ）の光電変換装置では、光電変換層の全部が下部電極と上部電極とに挟まれている構成ではないため、電荷Ｃが電界のかけられている上下方向に対して垂直な方向である水平方向（図の左右方向）への移動が拡散によるので図２０（ａ）の光電変換装置に比べて時間がかかる。このため、光電変換層で発生した電荷（電子又は正孔）Ｃのうち一部が下部電極又は上部電極に捕集されずに残存し、残像が発生する可能性がある。
【０１３８】
以上のように、本発明には、次の事項が開示されている。
（１）基板と、該基板の上方に形成された下部電極と、前記下部電極の上方に形成された光電変換層と、前記光電変換層の上方に形成された上部電極とを含む光電変換素子を有する画素が複数配列された光電変換装置であって、
各画素の前記光電変換層が前記上部電極で封止され、隣り合う前記画素の前記上部電極が電気的に接続されている光電変換装置。
（２）上記（１）に記載の光電変換装置であって、前記上部電極が透明である光電変換装置。
（３）上記（１）又は（２）に記載の光電変換装置であって、隣り合う前記画素間に前記上部電極と電気接合する導電性部材が配置されている光電変換装置。
（４）上記（１）から（３）のいずれか１つに記載の光電変換装置であって、前記上部電極上に透明保護層が形成されている光電変換装置。
（５）上記（１）から（４）のいずれか１つに記載の光電変換装置であって、各画素において前記光電変換層の全部が、前記上部電極と前記下部電極との間に設けられている光電変換装置。
（６）（１）から（５）のいずれか１つに記載の光電変換装置であって、前記複数の画素が、第１の波長の電磁波を光電変換する光電変換素子を含む第１の画素と、第２の波長の電磁波を光電変換する光電変換素子を含む第２の画素と、を含む光電変換装置。
（７）上記（１）から（５）のいずれか１つに記載の光電変換装置であって、前記複数の画素が、赤色光を光電変換する光電変換素子を含む赤色画素と、緑色光を光電変換する光電変換素子を含む緑色画素と、青色光を光電変換する光電変換素子を含む青色画素と、を含む光電変換装置。
（８）上記（１）から（７）のいずれか１つに記載の光電変換装置を備えた撮像装置であって、前記基板内に、前記下部電極と電気的に接続され、前記光電変換層で生成された電荷に応じた信号を出力する信号読出回路が設けられている撮像装置。
（９）上記（８）に記載の撮像装置であって、前記信号読出回路がＣＣＤ又はＣＭＯＳである撮像装置。
（１０）基板と、該基板の上方に形成された下部電極と、前記下部電極の上方に形成された光電変換層と、前記光電変換層の上方に形成された上部電極とを含む光電変換素子を有する画素が複数配列された光電変換装置の製造方法であって、
（ａ）第１レジストを成膜する工程と、
（ｂ）前記第１レジスト上に第２レジストを成膜する工程と、
（ｃ）前記第２レジストに、各画素の領域に応じた上方開口を設ける工程と、
（ｄ）前記上方開口から露呈する前記第１レジストに下方開口を設ける工程と、
（ｅ）前記下方開口内に、前記光電変換層を成膜する工程と、
（ｆ）前記光電変換層上に前記上部電極を成膜し、該光電変換層を覆う工程と、
（ｇ）前記上方開口を設けた部位以外に成膜された前記光電変換層、前記上部電極を除去する工程と、を含む光電変換装置の製造方法。
（１１）上記（１０）に記載の光電変換装置の製造方法であって、前記下方開口が、前記上方開口に比べて開口面積が大きい光電変換装置の製造方法。
（１２）上記（１０）又は（１１）に記載の光電変換装置の製造方法であって、前記光電変換層を形成する工程において、前記第１レジストを加熱する光電変換装置の製造方法。
（１３）上記（１２）に記載の光電変換装置の製造方法であって、前記加熱が、前記第１レジストの抵抗加熱又は誘導加熱である光電変換装置の製造方法。
（１４）上記（１２）又は（１３）に記載の光電変換装置の製造方法であって、前記第１レジストが導電性材料であり、前記第１レジストに下方開口を設ける工程において、前記下方開口に露呈する各画素の領域の、隣り合う画素側に前記第１レジストの一部を残す光電変換装置の製造方法。
（１５）上記（１０）から（１３）に記載の光電変換装置の製造方法であって、前記上部電極上に透明保護層を形成する工程と、前記透明保護層に、隣り合う画素の前記上部電極の少なくとも一部が露呈するように溝部を形成する工程と、  前記溝部の内部に、前記上部電極に接合する導電性材料を形成する工程と、を有する光電変換装置の製造方法。
【図面の簡単な説明】
【０１３９】
【図１】光電変換装置の構成例の１つを示す断面模式図である。
【図２】光電変換装置の他の構成例を示す図である。
【図３】光電変換装置の他の構成例を示す図である。
【図４】製造方法の手順の一例を示す断面図である。
【図５】図４に示す手順以降の手順を示す断面図である。
【図６】図５に示す手順以降の手順を示す断面図である。
【図７】第１レジストに下方開口を形成する際に、下方開口の一部に第１レジストを残した場合の例を示す断面図である。
【図８】第１レジストに下方開口を形成する際に、下方開口に上部電極を露出させずに第１レジストを残した場合の例を示す断面図である。
【図９】光電変換装置の別の構成例を示す断面図である。
【図１０】光電変換装置の別の構成例を示す断面図である。
【図１１】製造方法の手順の一例を示す断面図である。
【図１２】図１１に示す手順以降の手順を示す断面図である。
【図１３】光電変換装置の他の構成例を示す図である。
【図１４】光電変換装置の他の構成例を示す図である。
【図１５】製造方法の手順を示す断面図である。
【図１６】図１５に示す手順以降の手順を示す断面図である。
【図１７】図１６に示す手順以降の手順を示す断面図である。
【図１８】図１７に示す手順以降の手順を示す断面図である。
【図１９】図１３に示す光電変換装置の製造方法の手順を説明する断面図である。
【図２０】光電変換装置において、電荷生成時の電荷の移動を説明する断面図である。
【符号の説明】
【０１４０】
１      光電変換素子
２      ビアプラグ
１１    層間絶縁膜
１２    下部電極
１３ｒ，１３ｇ，１３ｂ    光電変換層
１４    上部電極
１５，２５，３５，４５    導電性部材
Ｒ１    第１レジスト
Ｒ２    第２レジスト
ｈ１    上方開口
ｓ１    下方開口
【図１】
2010062380.tif 000004
【図２】
2010062380.tif 000005
【図３】
2010062380.tif 000006
【図４】
2010062380.tif 000007
【図５】
2010062380.tif 000008
【図６】
2010062380.tif 000009
【図７】
2010062380.tif 000010
【図８】
2010062380.tif 000011
【図９】
2010062380.tif 000012
【図１０】
2010062380.tif 000013
【図１１】
2010062380.tif 000014
【図１２】
2010062380.tif 000015
【図１３】
2010062380.tif 000016
【図１４】
2010062380.tif 000017
【図１５】
2010062380.tif 000018
【図１６】
2010062380.tif 000019
【図１７】
2010062380.tif 000020
【図１８】
2010062380.tif 000021
【図１９】
2010062380.tif 000022
【図２０】
2010062380.tif 000023