(57)【要約】【課題】比抵抗が小さく、透明導電膜との接触抵抗の上昇を回避可能であって、アルカリ系の薬液耐性に優れ、かつ良好な反射率特性を兼ね備えるＡｌ合金膜を備える電子デバイスを提供すること。【解決手段】本発明に係る電子デバイスは、基板上に、Ａｌ合金膜を少なくとも備える金属膜パターン１０と、Ａｌ合金膜と少なくとも一部の領域で直接接続する透明導電膜パターン３０とを備え、Ａｌ合金膜の最上層は、Ｎｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素が添加され、かつ、Ｏ元素の組成比が、０．１ａｔ％以上、６．０ａｔ％以下であるＯ元素含有−Ａｌ合金膜が形成されている。【選択図】図２
2010027740.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、Ａｌ合金膜を少なくとも備える金属膜パターンと、
前記Ａｌ合金膜と少なくとも一部の領域で直接接続する透明導電膜パターンとを備え、
前記Ａｌ合金膜の最上層は、Ｎｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素が添加され、かつ、Ｏ元素の組成比が、０．１ａｔ％以上、６．０ａｔ％以下であるＯ元素含有−Ａｌ合金膜が形成されている電子デバイス。
【請求項２】
前記金属元素が、Ｎｉ，Ｃｏ及びＦｅの少なくともいずれかの８族３ｄ遷移金属元素であることを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記金属膜パターンは、前記Ｏ元素含有−Ａｌ合金膜の下層に、不可避的に不純物として含まれる分を除いて実質的に酸素を含まないＯ元素無−Ａｌ合金膜を備えていることを特徴とする請求項１又は２に記載の電子デバイス。
【請求項４】
前記透明導電膜パターンと前記Ａｌ合金膜が直接接続される領域は、前記Ｏ元素含有−Ａｌ合金膜が除去され、前記Ｏ元素無−Ａｌ合金膜と前記透明導電膜パターンが直接接続され、かつ、
前記Ｏ元素無−Ａｌ合金膜は、Ａｌに少なくともＮｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素が添加された合金膜であることを特徴とする請求項３に記載の電子デバイス。
【請求項５】
前記Ａｌ合金膜と前記透明導電膜パターンは、絶縁膜に配設されたコンタクトホールを介して接続されていることを特徴とする請求項１〜４のいずれか1項に記載の電子デバイス。
【請求項６】
ゲート電極、ソース／ドレイン電極、及びこれらに挟持された半導体層を有する薄膜トランジスタ及び画素電極を備え、
前記透明導電膜パターンが、透過画素電極として用いられ、
前記金属膜パターンが、反射画素電極、前記ゲート電極、又は前記ソース／ドレイン電極の少なくともいずれかとして用いられていることを特徴とする請求項１〜５のいずれか１項に記載の電子デバイス。
【請求項７】
前記Ｏ元素含有−Ａｌ合金膜、又は／及び前記Ｏ元素無−Ａｌ合金膜中の前記金属元素の組成比は、０．１ａｔ％以上、６．０ａｔ％以下であることを特徴とする請求項１〜６のいずれか1項に記載の電子デバイス。
【請求項８】
前記Ｏ元素含有−Ａｌ合金膜の膜厚が、５ｎｍ以上、２００ｎｍ以下であることを特徴とする請求項１〜７のいずれか1項に記載の電子デバイス。
【請求項９】
前記Ｏ元素含有−Ａｌ合金膜、及び前記Ｏ元素無−Ａｌ合金膜は、合金成分として、さらに、希土類元素から選ばれる少なくとも１種の元素を０．１ａｔ％以上、６．０ａｔ％以下含有することを特徴とする請求項１〜７のいずれか1項に記載の電子デバイス。
【請求項１０】
請求項１〜９のいずれか1項に記載の電子デバイスを備える電子機器。
【請求項１１】
基板上に、Ａｌ合金膜を少なくとも備える金属膜パターンを形成する工程と、
前記Ａｌ合金膜と少なくとも一部の領域で直接接続する透明導電膜パターンを形成する工程と、を備え、
前記金属膜パターンを形成する工程は、前記Ａｌ合金膜の少なくとも最上層が、Ｎｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素が含有され、かつＯ元素の組成比が、０．１ａｔ％以上、６．０ａｔ％以下となるＯ元素含有−Ａｌ合金膜を成膜し、パターン形成する電子デバイスの製造方法。
【請求項１２】
前記金属パターンを形成する工程において、不可避的に不純物として含まれる分を除いて実質的に酸素を含まないＯ元素無−Ａｌ合金膜を成膜し、その後、前記Ｏ元素含有−Ａｌ合金膜を成膜し、前記Ｏ元素無−Ａｌ合金膜と前記Ｏ元素含有−Ａｌ合金膜を一括してパターン形成することを特徴とする請求項１１に記載の電子デバイスの製造方法。
【請求項１３】
前記透明導電膜パターンと、前記Ａｌ合金膜が直接接続される領域は、前記透明導電膜パターンと、前記Ｏ元素無−Ａｌ合金膜とが直接接続されるように、前記Ｏ元素含有−Ａｌ合金膜を除去する工程をさらに備え、
前記Ｏ元素無−Ａｌ合金膜は、Ａｌに少なくともＮｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素が添加された合金膜であることを特徴とする請求項１２に記載の電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス及びその製造方法に関する。さらに、前記電子デバイスを備えた電子機器に関する。
【背景技術】
【０００２】
現在、携帯電話機、携帯情報端末、電子手帳、携帯型テレビ等の多くの電子機器に、液晶表示装置等の表示装置が普及している。液晶表示装置には、様々な種類がある。動作モードとしては、ＴＮ（Twisted Nematic）モード、ＳＴＮ（Super Twisted Nematic）モード等があり、駆動方式としては、単純マトリクス方式、アクティブマトリクス方式等がある。一般的な薄膜トランジスタ（Thin Film Transistor（以下、「ＴＦＴ」と略す）を備えるＴＦＴ液晶表示装置は、ＴＮモード、アクティブマトリクス方式が採用されており、軽くて薄く、きれいな画面を長時間提供できる利点を活かして多くの電子機器に搭載されている。
【０００３】
上記ＴＦＴ液晶表示装置は、一対の基板間に液晶層が挟持された構造となっている。一対の基板は、内面全体に共通電極が形成された対向電極と、内面にＴＦＴ素子及び画素電極が画素毎にマトリクス上に配列されたＴＦＴアレイ基板により構成されている。ＴＦＴ素子は、アモルファスシリコンなどの半導体膜、三端子スイッチ（ゲート電極、ソース電極、ドレイン電極）等を備える。ＴＦＴ素子を構成する半導体膜と画素電極は、ドレイン電極により電気的に接続されている。
【０００４】
画素電極には、光透過性に優れた酸化インジウムスズ（ＩＴＯ：Indium Thin Oxide）等の透明導電材料が用いられ、ドレイン電極やゲート配線等には、低抵抗材料であるアルミニウム（Ａｌ）や、Ａｌ合金が用いられる。しかし、ＡｌやＡｌ合金がＩＴＯと直接接触することにより、画素電極とドレイン電極との界面に酸化層が形成され、接触抵抗が上昇してしまうという問題があった。
【０００５】
酸化層の形成を防止する方法として、特許文献１には、画素電極、及びドレイン電極の間にクロム（Ｃｒ）等の高融点金属膜を介在する構成が開示されている。しかしながら、Ｃｒ等の高融点金属膜を成膜するために、新たに成膜工程やパターン形成のためのエッチングプロセス等を追加する必要が生じ、製造プロセスやコストが増大してしまうという問題があった。
【０００６】
そこで、高融点金属膜の形成工程を省略することができる方法が特許文献２〜４に開示されている。特許文献２には、ドレイン電極にニッケル（Ｎｉ）を含むアルミニウム合金を使用して、ドレイン電極をＩＴＯにより形成された画素電極に直接接触させ、電気的に接続する方法が提案されている。
【０００７】
また、特許文献３には、実質的に窒素を含まないＡｌ合金からなる第１の層と、この第１の層の上に積層された窒素含有Ａｌ合金からなる第２の層とからなるＡｌ合金多層構造を有し、少なくとも画素電極とＡｌ合金多層構造膜が接する部分においては、第２の層が除去され、画素電極と第1の層とを直接接続する方法が提案されている。さらに、特許文献４には、ゲート電極、ソース／ドレイン電極として、純Ａｌ若しくはＡｌ合金からなる第1層と、Ｎ，Ｏ、Ｓｉ，Ｃのうちの少なくとも１つからなる不純物を添加した第２層を積層した電極と、ＩＴＯ等の透明導電膜とを接続する構成が開示されている。
【特許文献１】特開平４−２５３３４２号公報  段落番号０００９、第１図
【特許文献２】特開２００４−２１４６０６号公報  段落番号００３５、００３８〜００４４、００５２、００５８、第２〜１０、１２図
【特許文献３】特開２００５−３０３００３号公報  段落番号００１７〜００１９
【特許文献４】特開平１１−２８４１９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、通常、ＴＦＴアレイ基板は、以下のプロセスを経て製造される。すなわち、透明基板上に電極、又は配線の材料である金属材料を成膜し、その上層にフォトレジスト膜を塗布する。次いで、フォトレジスト膜を露光処理した後に、有機アルカリ系の現像液を用いて現像する。これにより所望の形状のフォトレジストパターンを得る。そして、フォトレジストパターンをマスクとして、前記金属膜のエッチング処理を行い、所望の金属膜のパターンを得た後に、フォトレジストパターンの剥離処理を行う。このため、Ａｌ合金膜にはアルカリ性の薬液に対する耐性が求められる。
【０００９】
また、信号遅延等による表示ムラや表示不良を防止して、高品質のディスプレイを提供するためには、配線の比抵抗をできる限り小さくすることが好ましい。そこで、アルカリ性の薬液に対する耐性が高く、配線の比抵抗が小さく、かつ透明導電膜との接触抵抗ができる限り小さい材料が望ましい。
【００１０】
しかしながら、上記特許文献２に開示されているＮｉなどの周期律表第８族元素を含むＡｌ合金は、アルカリ性溶液に対する耐性が著しく低い。このため、Ｎｉを含むＡｌ合金を配線又は電極に適用する場合、有機アルカリ系現像液により現像処理を行うと、配線や電極が溶解し、加工精度が著しく低下してしまう。このため、アルカリ系の現像液や剥離液を用いないプロセスを採用するか、加工精度を犠牲にしなければならなかった。
【００１１】
一方、反射型液晶表装置や半透過型液晶表示装置の反射画素電極としてＡｌ合金膜を適用する場合、良好な反射特性を有することも必要となる。上記特許文献３や４によれば、上記特許文献２に比して、アルカリ性の薬液に対する耐性が向上するが、窒素等を添加した層を積層すると反射特性が低下してしまうという問題があった。
【００１２】
本発明は、上記背景に鑑みてなされたものであり、その目的とするところは、比抵抗が小さく、透明導電膜との接触抵抗の上昇を回避可能であって、アルカリ系の薬液耐性に優れ、かつ良好な反射率特性を兼ね備えるＡｌ合金膜を備える電子デバイスを提供することである。
【課題を解決するための手段】
【００１３】
本発明に係る電子デバイスは、基板上に、Ａｌ合金膜を少なくとも備える金属膜パターンと、前記Ａｌ合金膜と少なくとも一部の領域で直接接続する透明導電膜パターンとを備え、前記Ａｌ合金膜の最上層は、Ｎｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素が添加され、かつ、Ｏ元素の組成比が、０．１ａｔ％以上、６．０ａｔ％以下であるＯ元素含有−Ａｌ合金膜が形成されているものである。
【発明の効果】
【００１４】
本発明によれば、比抵抗が小さく、透明導電膜との接触抵抗の上昇を回避可能であって、アルカリ系の薬液耐性に優れ、かつ良好な反射率特性を兼ね備えるＡｌ合金膜を備える電子デバイスを提供することができるという優れた効果を有する。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。また、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、実際のものとは異なる。
【００１６】
［実施形態１］
本実施形態１においては、電子機器として透過型液晶表示装置を、電子デバイスとしてＴＦＴアレイ基板を例にとり説明する。なお、本明細書において、電子デバイスとは、マイコン、アナログ、ロジック、メモリ等に分類されるＩＣ（集積回路）、ダイオード、トランジスタ等に分類される半導体素子、コンデンサ、抵抗等に分類される受動部品、及びコネクタ、スイッチ等に分類される電子機構部品や、ＴＦＴアレイ基板等の各種基板の総称を指すものとする。また、電子機器は、前記電子デバイスが搭載された装置全般を指し、例えば、液晶表示装置、有機ＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）である。
【００１７】
図１に、本実施形態１に係る電子デバイスであるＴＦＴアレイ基板の要部の部分拡大平面図を示す。また、図２に、図１のＩＩ−ＩＩ切断部断面図を示す。図２中の左側に端子領域４３の切断部断面図を示す。なお、説明の便宜上、図１において、絶縁性基板、ゲート絶縁膜、層間絶縁膜等の図示を省略する。また、透明導電膜パターンについて、図２においてはハッチングを付しているが、図１においては、同領域のハッチングを省略している。
【００１８】
本実施形態１に係るＴＦＴアレイ基板１０１は、図１及び図２に示すように、絶縁性基板１、ゲート絶縁膜２、半導体能動膜３、オーミック低抵抗膜４、層間絶縁膜５、画素ドレイン−コンタクトホール６、ゲート端子部−コンタクトホール７、ソース端子部−コンタクトホール８、第１金属膜パターン１０、第２金属膜パターン２０、透明導電膜パターン３０等を備える。
【００１９】
第1金属膜パターン１０は、ゲート配線（走査信号線）１１、ゲート電極１２、補助容量配線１４、ゲート端子部１５等のパターンであり、第２金属膜パターン２０は、ソース配線２１、ソース電極２２、ドレイン電極２３、ソース端子部２５等のパターンである。また、透明導電膜パターン３０は、画素電極として機能する透過画素電極３１や、端子領域４３に形成されたゲート端子パッド３２、ソース端子パッド３３等のパターンである。
【００２０】
ゲート配線１１は、図１中の横方向に延在し、縦方向に複数並設されている。隣接するゲート配線１１の間には、補助容量配線１４がゲート配線１１と平行に形成されている。補助容量配線１４は、ゲート絶縁膜２等の上層に形成される画素電極と対向配置する位置に形成されている。これにより補助容量が形成される。
【００２１】
ソース配線（表示信号線）２１は、ゲート配線１１とゲート絶縁膜２（図２参照）を介して交差するように、図１中の縦方向に延在し、横方向に複数並設されている。複数のゲート配線１１と、複数のソース配線２１は、ほぼ直交するようにマトリクスを形成し、隣接するゲート配線１１及びソース配線２１とで囲まれた領域が、画素４１となる。従って、画素４１は、マトリクス状に配列される。複数の画素４１が形成されている領域が表示領域となる。そして、表示領域の外側に区画された領域が、額縁領域である。
【００２２】
各ゲート配線１１は、表示領域からゲート端子部１５まで延設されている。同様に、各ソース配線２１は、表示領域からソース端子部２５まで延設されている。ゲート端子部１５やソース端子部２５は、ＩＣチップ（不図示）や、ＦＰＣ（Flexible Printed Circuit）などの配線基板（不図示）に接続されている。
【００２３】
外部からの各種信号は、配線基板（不図示）を介してゲート駆動回路（不図示）、ソース駆動回路（不図示）に供給される。ゲート駆動回路は外部からの制御信号に基づいて、映像のゲート信号（走査信号）をゲート配線１１に供給する。このゲート信号によって、ゲート配線１１が順次選択されることになる。ソース駆動回路は、外部からの制御信号や、表示データに基づいて表示信号（映像信号）をソース配線２１に供給する。これにより、表示データに応じた表示電圧を各画素４１に供給することができる。
【００２４】
各画素４１のゲート配線１１とソース配線２１の交差点付近には、少なくとも一つの信号伝達用のＴＦＴ４２が設けられている。画素に形成されたＴＦＴ４２のゲート電極１２はゲート配線１１に、ＴＦＴ４２のソース電極２２はソース配線２１に接続されている。ゲート電極１２に電圧を印加するとソース配線２１から電流が流れるようになる。これにより、ソース配線２１から、ＴＦＴ４２のドレイン電極２３に接続された画素電極に表示電圧が印加される。
【００２５】
次に、ＴＦＴ４２及びその周辺、並びにＴＦＴアレイ基板１０１の端子領域４３の構成について図２を用いて説明する。ＴＦＴ４２は、逆スタガ型であり、チャネルエッチにより製造されたものである。ＴＦＴ４２は、図２に示すように、絶縁性基板１、ゲート絶縁膜２、半導体層である半導体能動膜３とオーミック低抵抗膜４、層間絶縁膜５、ゲート電極１２、ソース電極２２、ドレイン電極２３等を有している。また、端子領域４３には、ゲート端子部１５、ソース端子部２５、ゲート端子パッド３２、ソース端子部パッド３３等を備える。
【００２６】
絶縁性基板１としては、ガラス基板、石英基板、プラスチック等の透過性を有する基板を用いる。ゲート電極１２は、絶縁性基板１上に形成され、ゲート配線１１、補助容量配線１４、ゲート端子部１５等と同一の第１金属膜パターン１０により形成されている。
【００２７】
本実施形態１に係る第１金属膜パターン１０は、１層目である第１（１）積層膜１０Ｘ，２層目である第１（２）積層膜１０Ｙの２層構造からなる。第１（１）積層膜１０Ｘは、不可避的に不純物として含まれる分を除いて実質的に酸素を含まないＯ元素無−Ａｌ合金膜により構成され、第１（２）積層膜１０Ｙは、実質的に酸素を含む導電性のＯ元素含有−Ａｌ合金膜により構成されている。本実施形態１に係る第１（１）積層膜１０Ｘ及び、第１（２）積層膜１０Ｙには、Ｎｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素が添加されている。さらに、第１（２）積層膜１０Ｙは、Ｏ元素の組成比が０．１ａｔ％以上、６．０ａｔ％以下の範囲になるように調整されている。Ｏ元素の組成比が０．１ａｔ％未満の場合には、アルカリ性に対する耐性が確保されず、配線が腐食して断線や配線幅の細りが発生し、製造歩留まりが低下する恐れがある。
【００２８】
ゲート絶縁膜２は、ゲート電極１２等を覆うように、その上層に形成されている。半導体能動膜３及びオーミック低抵抗膜４は、ゲート絶縁膜２の上に形成され、ゲート絶縁膜２を介してゲート電極１２の少なくとも一部と対向配置されている。半導体能動膜３は、例えば、不純物を含まないＳｉ（シリコン）膜、オーミック低抵抗膜４は、不純物を添加したオーミック低抵抗Ｓｉ膜により構成される。
【００２９】
オーミック低抵抗膜４は、その下層に半導体能動膜３が形成され、その上層にソース電極２２及びドレイン電極２３が形成されている。ソース電極２２の下層に位置する半導体層の領域がソース領域、ドレイン電極２３の下層に位置する半導体層の領域がドレイン領域となる。そして、ソース電極２２、及びドレイン電極２３が形成されていない半導体層の領域がチャネル領域となる。換言すると、チャネル領域は、ソース領域とドレイン領域に挟まれた領域に配置されている。チャネル領域は、バックチャネルエッチによりオーミック低抵抗膜４が除去されている。
【００３０】
ソース電極２２及びドレイン電極２３は、ゲート絶縁膜２、半導体能動膜３、オーミック低抵抗膜４を介して、少なくともゲート電極１２の一部と対向配置されている。すなわち、ＴＦＴ４２として動作するために、薄膜トランジスタ領域が、ゲート電極１２上に存在して、ゲート電極１２に電圧を印加した時の電界の影響を受けやすい状態となっている。ドレイン電極２３は、ソース配線２１、ソース電極２２、ソース端子部２５等と同一の第２金属膜パターン２０により構成されている。
【００３１】
層間絶縁膜５は、ゲート絶縁膜２、半導体能動膜３、ソース電極２２、ドレイン電極２３を覆うように形成されている（図２参照）。層間絶縁膜５上には、透明導電膜パターン３０が形成されている。画素領域に配設されるＴＦＴ４２においては、画素電極として機能する透過画素電極３１が形成されており、ゲート端子部１５の上層にはゲート端子パッド３２が、ソース端子部２５の上層にはソース端子パッド３３が配設されている。
【００３２】
画素ドレイン−コンタクトホール６は、ドレイン電極２３と透過画素電極３１を接続するように層間絶縁膜５に形成された貫通孔である。同様にして、ゲート端子部−コンタクトホール７は、ゲート端子部１５とゲート端子パッド３２が接続するように層間絶縁膜５及びゲート絶縁膜２、並びに第１（２）積層膜１０Ｙに貫通孔を形成したものであり、ソース端子部−コンタクトホール８は、ソース端子部２５とソース端子パッド３３が接続するように層間絶縁膜５に貫通孔を形成したものである。ゲート端子部−コンタクトホール７の形成領域においては、第１金属膜パターン１０のうちの２層目である第１（２）積層膜１０Ｙが除去され、第１（１）積層膜１０Ｘとゲート端子パッド３２が直接接続している。なお、ＴＦＴアレイ基板１０１の表面には、配向膜（不図示）が形成されている。
【００３３】
ＴＦＴアレイ基板１０１には、対向基板が対向して配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、対向電極、及び配向膜等が形成されている。なお、対向電極は、ＴＦＴアレイ基板１０１側に配置される場合もある。そして、ＴＦＴアレイ基板１０１と対向基板とは、一定の間隙（セルギャップ）を介して貼り合わされ、この間隙に液晶が注入され、封止される。さらに、ＴＦＴアレイ基板１０１と対向基板との外側の面には、偏光板、及び位相差板等が設けられる。また、液晶表示パネルの反視認側には、バックライトユニット等が配設される。本実施形態１に係る液晶表示装置は、以上のような構成となっている。
【００３４】
次に、本実施形態１に係る液晶表示装置の動作について説明する。画素電極である透過画素電極３１と対向電極との間の電界によって、液晶が駆動される。すなわち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。すなわち、偏光板を通過して直線偏光となった光は液晶層によって、偏光状態が変化する。そして、その偏光状態によって、対向基板側の偏光板を通過する光量が変化する。
【００３５】
液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。すなわち、画素ごとに表示電圧を変えることによって、所望の画像を表示することができる。
【００３６】
次に、ＴＦＴアレイ基板１０１の製造方法について図３のフローチャートを用いて説明する。本実施形態１では、５回の写真製版プロセスによってＴＦＴアレイ基板１０１を製造している。
【００３７】
（Ａ）第１の写真製版プロセス
まず、絶縁性基板１を純水洗浄する（ａ）。純水に代えて、熱硫酸等を用いてもよい。次いで、絶縁性基板１上にゲート配線１１、ゲート電極１２、補助容量配線１４、ゲート端子部１５等を形成するための第１金属膜をスパッタリング法等により成膜する（ｂ）。その後、第１回目の写真製版工程（ｃ）によりレジストパターンを得る。そして、ウエットエッチングを行う（ｄ）ことにより第1金属膜パターン１０を得る。その後、レジストパターンを除去し、純水洗浄を行う（ｅ）。
【００３８】
成膜方法の好適例としては、公知のＡｒガス若しくはＫｒガスを用いたスパッタリング法を挙げることができる。本実施形態１においては、第1金属膜の第1（１）積層膜１０Ｘとして、２ａｔ％のＮｉを含むＡｌＮｉ合金ターゲットを用いて、ＤＣマグネトロンスパッタリング方式で約２００ｎｍの厚さに成膜した。次いで、第1金属膜の第1（２）積層膜１０Ｙとして、公知のＡｒガスにＯ２ガスを添加した混合ガスを用いた反応性スパッタリング法により酸素（Ｏ）を添加したＡｌＮｉｘＯｙ（ｘ、ｙは整数（以下、同様））合金を１０ｎｍの厚さで成膜した。これにより、２００ｎｍ厚のＡｌＮｉ合金薄膜と、１０ｎｍ厚のＡｌＮｉｘＯｙ膜を得た。なお、第１金属膜パターン１０における第１（２）積層膜１０Ｙ中のＡｌＮｉｘＯｙ膜中のＯ元素組成比は、４ａｔ％であった。
【００３９】
第１回目の写真製版工程において、レジストを塗布して、露光し、アルカリ性現像液を用いて現像することによりレジストパターンを得た。ＡｌにＮｉを添加した場合、前述したように、アルカリ性現像液に腐食してしまうという問題がある。しかしながら、本実施形態１においては、ＡｌＮｉ合金膜（第１（１）積層膜１０Ｘ）上に酸素を添加したＡｌＮｉｘＯｙ膜（第１（２）積層膜１０Ｙ）を形成しているので、アルカリ性現像液に対する耐性を向上させることができる。すなわち、ＡｌＮｉ合金の腐食を防止し、パターン精度を高めることができる。その後、公知のリン酸＋硝酸＋酢酸系からなる薬液を用いて、第1（１）積層膜１０Ｘ及び第１（２）積層膜１０Ｙを一括エッチングすることにより第1金属膜パターン１０（ゲート配線１１、ゲート電極１２等）を得た。なお、ＡｌにＮｉを添加する例について説明したが、Ｎｉと同じ８族３ｄ遷移金属（Ｃｏ、Ｆｅ）を用いてもよく、さらに８族遷移金属（Ｐｄ，Ｐｔ）、若しくは４族遷移金属（Ｍｏ、Ｗ）を用いても同様の効果を得ることができる。比抵抗を低減させる観点からは、８族３ｄ遷移金属（Ｎｉ，Ｃｏ、Ｆｅ）を用いることが好ましい。
【００４０】
第１金属膜パターン１０の第１（１）積層膜１０ＸにおけるＡｌＮｉ合金膜のＮｉの組成比は、ターゲット組成とほぼ同じ２ａｔ％であった。また、比抵抗値は、成膜直後は約１２μΩ・ｃｍであったが、３００℃程度のプロセス温度を経た後は約５μΩ・ｃｍとなった。比抵抗値が５μΩ・ｃｍという値は、一般的な従来の高融点メタルの比抵抗値よりも低いものであり、本実施形態１の構成によりゲート配線１１等の抵抗を下げることができる。
【００４１】
なお、Ｎｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素を少なくとも１種類以上添加したＡｌ合金膜は、対応する金属元素を含むＡｌ合金ターゲットを用いてスパッタリングを行えばよい。上記金属元素を少なくとも１種類以上含むＡｌ合金膜を用いることにより、ＩＴＯ等の透明導電膜と良好な接触抵抗を実現することができる。
【００４２】
第１金属膜を構成するＡｌに添加するＮｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素の添加量の好ましい範囲は、０．１ａｔ％以上、６．０ａｔ％以下である。Ｎｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素の添加量が６．０ａｔ％を超えると、Ａｌ合金の比抵抗が上昇し、ＣｒやＭｏに代表される高融点金属とほぼ同等の比抵抗を示し、Ａｌ合金の特徴である低抵抗化を実現することができない。一方、０．１ａｔ％未満の場合には、特許文献２に記載のように画素電極との接触界面に形成される濃化層や析出物、金属間化合物が不十分であり、コンタクト抵抗低減効果が得られ難い。より好ましい範囲は、０．２ａｔ％以上、５．０ａｔ％以下であり、特に好ましい範囲は、０．５ａｔ％以上、４ａｔ％以下である。
【００４３】
第１金属膜の上層を構成するＯ元素含有−Ａｌ合金膜の膜厚は、５ｎｍ以上、２００ｎｍ以下とすることが好ましい。５ｎｍ未満の場合には、アルカリ性現像液に対する耐性を安定して確保することが難しい。一方、２００ｎｍを超える膜厚とすると、後述するプロセス（工程Ｄ）において、上層ＡｌＮｉＯｙ膜を除去する際のプロセス安定性が低下する。
【００４４】
（Ｂ）第２の写真製版プロセス
ゲート絶縁膜２、半導体能動膜３、オーミック低抵抗膜４を順次成膜する（ｆ）。次いで、半導体能動膜３及びオーミック低抵抗膜４をパターニングするため、第２回目の写真製版を行う（ｇ）。次いで、ドライエッチングにより、半導体能動膜３、オーミック低抵抗膜４をエッチングする（ｈ）。そして、レジスト除去、純水洗浄を行う（ｉ）。これにより、半導体パターンとして半導体能動膜３及びオーミック低抵抗膜４からなる半導体層が形成される。
【００４５】
本実施形態１においては、化学的気相成膜（ＣＶＤ）法により、ゲート絶縁膜２として窒化シリコンＳｉＮ膜を４００ｎｍ、半導体能動膜３としてアモルファスシリコン（ａ−Ｓｉ）膜を１５０ｎｍ、オーミック低抵抗膜４としてリン（Ｐ）を不純物として添加したｎ＋ａ−Ｓｉ膜を５０ｎｍの厚さで順次成膜した。その後、公知のフッ素系ガスを用いたドライエッチング法により半導体能動膜３とオーミック低抵抗膜４とをエッチングした。なお、オーミック低抵抗膜４に添加する不純物は、成膜後に添加してもよい。
【００４６】
（Ｃ）第３の写真製版プロセス
ソース配線２１、ソース電極２２、ドレイン電極２３、ソース端子部２５等を形成するための第２金属膜を成膜する（ｊ）。第２金属膜を成膜後、第２金属膜パターン２０を得るために、第３回目の写真製版を行う（ｋ）。その後、第２金属膜のウエットエッチングを行う（ｌ）ことにより、第２金属膜パターン２０（ソース配線２１、ソース電極２２等）を得る。次いで、オーミックコンタクト低抵抗膜４のドライエッチングを行う（ｍ）ことによりＴＦＴのチャネル部を形成する。そして、レジストを除去して、純水洗浄を行う（ｎ）。
【００４７】
第２金属膜パターン２０としては、上記第１金属膜パターン１０と同一の構成とすることができる。また、透過画素電極に用いる透明導電膜との良好なコンタクト特性（特に、良好な電気的コンタクト抵抗特性）が得られるＣｒ，Ｍｏ又はこれらの合金を好適に用いることができる。本実施形態１に係る第２金属膜パターン２０は、Ｃｒターゲットを用いて、公知のＡｒガスを用い、ＤＣマグネトロンスパッタリング法にてＣｒ膜を形成した。膜厚は、２００ｎｍとした。オーミック低抵抗膜４のドライエッチングには、フッ素系ガスを含む公知のドライエッチング法により行った。
【００４８】
（Ｄ）第４の写真製版プロセス
層間絶縁膜５を成膜する（ｏ）。そして、層間絶縁膜５にコンタクトホール（画素ドレイン−コンタクトホール６、ゲート端子部−コンタクトホール７等）を形成するために第４回目の写真製版を行う（ｐ）。次いで、ドライエッチング（ｑ）により層間絶縁膜５等にコンタクトホールを形成する。その後、レジストパターンを剥離し、純水洗浄を行う（ｒ）。これにより、コンタクトホールを有する層間絶縁膜５を得る。
【００４９】
本実施形態１に係る層間絶縁膜５は、化学的気相成膜（ＣＶＤ）法により、窒化シリコンＳｉＮ膜を３００ｎｍの厚さで成膜した。成膜は、約３００℃の基板加熱条件下にて行った。ドライエッチングには、公知のフッ素系ガスを用いた。前述の画素ドレイン−コンタクトホール６、ゲート端子部−コンタクトホール７、ソース端子部−コンタクトホール８等は、同時に形成した。
【００５０】
ドライエッチングの際には、ゲート端子部−コンタクトホール７の形成位置にある第１（２）積層膜１０Ｙのエッチングを、層間絶縁膜５及びゲート絶縁膜２のエッチングの際に一括して行う。換言すると、エッチングにより、ゲート端子部−コンタクトホール７形成領域のＯ元素含有−Ａｌ合金膜は除去され、下層のＯ元素無−Ａｌ合金膜である第１（１）積層膜１０Ｘが露出する。これにより、ゲート端子部−コンタクトホール７の形成位置のみ、ゲート端子部１５は、第１（１）積層膜１０Ｘの単層から構成され、その他のゲート端子部１５の領域は、第１（１）積層膜と第１（２）積層膜の２層構造となる。
【００５１】
（Ｅ）第５の写真製版プロセス
透過画素電極３１、ゲート端子パッド３２、ソース端子パッド３３等を形成するために、まず、透明導電膜を成膜する（s）。次いで、透明導電膜をパターニングするために、第５回目の写真製版を行う（t）。その後、ウエットエッチング（ｕ）により透明導電膜パターン３０を形成し、レジストパターンを剥離する（ｖ）。これにより、透過画素電極３１やゲート端子パッド３２、ソース端子パッド３３等が形成される。
【００５２】
本実施形態１に係る透明導電膜には、酸化インジウム（Ｉｎ２Ｏ３）と酸化スズ（ＳｎＯ２）とを混合したＩＴＯ膜を用いた。そして、公知のＡｒガスを用いたスパッタリング法で透明導電膜を膜厚１００ｎｍに成膜した。ウエットエッチングには、公知の塩酸＋硝酸を含む溶液を用いた。
【００５３】
ゲート端子パッド３２を構成するＩＴＯ膜は、ゲート端子部１５を構成するＯ元素無−Ａｌ合金膜（第１（１）積層膜１０Ｘ）と、ゲート端子部−コンタクトホール７を介して直接接続される。このため、接触抵抗を低減することができる。ソース端子パッド３３を構成するＩＴＯ膜は、ソース端子部２５を構成するＣｒ膜とソース端子部−コンタクトホール８を介して直接接続される。このため、接触抵抗を低減することができる。その後、基板を大気中で約３００℃の条件下で３０分間保持する。以上の工程等を経て、ＴＦＴアレイ基板１０１が製造される。
【００５４】
なお、本実施形態１においては、透明導電膜としてＩＴＯ膜を用いた例について説明したが、これに限定されるものではなく、酸化インジウム、酸化スズ、酸化亜鉛のうちの少なくとも１つ以上を含む透明導電膜を好適に適用することができる。例えば、酸化インジウムに酸化亜鉛を混合させたＩＺＯ膜を用いた場合には、ウエットエッチング液として前述した塩酸＋硝酸系のような強酸に代えて、シュウ酸系のような弱酸を用いることができる。このため、透明導電膜としてＩＺＯを適用すると、第１金属膜パターン１０等に耐酸性に乏しいＡｌ合金膜を適用した場合においても、薬液のしみこみによるＡｌ合金膜の断線腐食を防止することができる。また、酸化インジウムや、酸化スズ、酸化亜鉛それぞれのスパッタ膜の酸素組成が化学理論組成よりも少なく、透過率や比抵抗などの特性が十分でない場合には、スパッタリングガスとしてＡｒガスだけでなくＯ２ガスやＨ２Ｏガスを混合させたガスを用いて成膜することが好ましい。
【００５５】
上述したように、ＡｌＮｉ合金に代表されるＮｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素を添加したＡｌ合金は、アルカリ性の薬液に対して腐食する問題がある。この問題を解決する方法として、上記特許文献３に記載されているように、ＡｌＮｉ合金の上層に窒素を含んだＡｌ合金膜を形成する方法がある。本発明者らが鋭意検討を重ねた結果、本実施形態１のＡｌ合金膜を用いることにより、Ａｌ合金膜と透明導電膜との接触抵抗を低減し、かつ耐アルカリ性と低い比抵抗を兼ね備えることができることを突き止めた。具体的には、Ａｌ合金膜を少なくとも備える金属パターンにおいて、Ａｌ合金膜の最上層に、Ｎｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素を添加し、かつ、Ｏ元素の組成比が０．１ａｔ％以上、６．０ａｔ％以下とすることにより、Ａｌ合金膜と透明導電膜との接触抵抗を低減し、かつ耐アルカリ性と低い比抵抗を兼ね備えられることを突き止めた。
【００５６】
図４に、Ｏ元素含有−ＡｌＮｉ合金膜中の酸素の組成比（ａｔ％）に対して、アルカリ性現像液に対するエッチングレート（ｎｍ／ｍｉｎ）をプロットしたものを示す。また、上記特許文献３のように、窒素を含有させたＡｌＮｉ合金膜を作製し、Ｎ元素含有−ＡｌＮｉ合金膜中の窒素の組成比（ａｔ％）に対して、アルカリ性現像液に対するエッチングレート（ｎｍ／ｍｉｎ）をプロットしたものを併せて示す。同図より、Ｎ元素含有−ＡｌＮｉ合金膜においては、窒素組成比が１０ａｔ％以上の場合に、アルカリ性現像液に対する耐薬品性が向上することがわかる。一方、Ｏ元素含有−ＡｌＮｉ合金膜においては、酸素組成比が８．０ａｔ％以下の場合に、Ｎ元素含有−ＡｌＮｉ合金膜よりも良好な特性を示すことがわかる。
【００５７】
図５に、Ｏ元素含有−ＡｌＮｉ合金膜中の酸素の組成比（ａｔ％）に対して、比抵抗（μΩ・ｃｍ）をプロットしたものを示す。また、上記図４と同様に、Ｎ元素含有−ＡｌＮｉ合金膜中の窒素の組成比（ａｔ％）に対して、比抵抗（μΩ・ｃｍ）をプロットしたものを併せて示す。アルカリ性現像液に対する耐薬品性を向上させるためには、図４の結果より窒素組成比を１０ａｔ％以上にする必要があることがわかったが、図５より、窒素組成比を１０ａｔ％以上とすると、比抵抗が２０μΩ・ｃｍを超えてしまうことがわかる。すなわち、Ｎ元素含有−ＡｌＮｉ合金膜において、アルカリ性現像液に対する耐性が高い領域を用いようとすると、比抵抗が高くなってしまうことがわかる。
【００５８】
一方、Ｏ元素含有−ＡｌＮｉ合金膜においては、アルカリ性現像液に対する耐性がＮ元素含有−ＡｌＮｉ合金膜よりも優れる酸素組成比が８．０ａｔ％以下の場合に、同量のＮ元素含有−ＡｌＮｉ合金膜よりも良好な比抵抗特性を得ることができる。すなわち、Ｏ元素含有−ＡｌＮｉ合金膜の場合、アルカリ性現像液に対する耐性が高く、かつ、比抵抗の良好な領域を得ることができる。
【００５９】
Ｏ元素含有−ＡｌＮｉ合金膜における膜中の酸素の組成比（ａｔ％）の好ましい範囲は、アルカリ性現像液に対する耐薬液性の観点から、プロセス安定性も考慮して０．１ａｔ％以上、６・０ａｔ％以下とすることが好ましい。かかる範囲に設定することにより、Ｏ元素含有−ＡｌＮｉ合金膜における比抵抗を１５μΩ・ｃｍ以下とすることができる。この値は、Ｎ元素含有−ＡｌＮｉ合金膜の比抵抗に比して優れた値である。より好ましい範囲は、０．５ａｔ％以上、５．０ａｔ％以下である。この範囲に設定することにより、より効果的に、窒素を添加したＡｌ合金膜よりも優れた耐アルカリ液特性と、良好な比抵抗特性を実現することができる。
【００６０】
本実施形態１によれば、第1金属膜パターンの最上層（第１（２）金属膜１０Ｙ）として、Ｎｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素を添加し、かつ、Ｏ元素の組成比を０．１ａｔ％以上、６．０ａｔ％以下としてＯ元素含有−Ａｌ合金膜を配設しているので、アルカリ性の薬液耐性を向上させ、かつ良好な比抵抗特性を実現することができる。このため、現像液やエッチング液に、通常用いられるアルカリ性の薬液を適用しつつ、パターン精度を高めることが可能となる。
【００６１】
また、Ｎｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素が添加され、かつ、Ｏ元素の組成比が、０．１ａｔ％以上、６．０ａｔ％以下であるＯ元素含有−Ａｌ合金膜を適用することにより、Ｏ元素含有−Ａｌ合金膜と透明導電膜パターンとの接触抵抗の上昇を回避可能である。しかも、本実施形態１によれば、ゲート端子部１５のＯ元素含有−Ａｌ合金膜であるＡｌＮｉｘＯｙ膜を、ゲート端子部−コンタクトホール７を形成するドライエッチング工程にて除去し、透明導電膜とＯ元素無−Ａｌ合金膜である第１（１）積層膜１０Ｘを直接接続させているので、より効果的に接触抵抗を低減させることができる。上記金属元素のうち、８族３ｄ遷移金属元素（Ｎｉ，Ｃｏ，Ｆｅ）を用いることにより、より比抵抗を低減させることができる。
【００６２】
また、ＡｌＮｉ合金膜に窒素を添加した場合に比して、比抵抗が小さいため、配線の信号遅延等による表示ムラや表示不良を低減し、高品質のディスプレイを提供することができる。さらに、窒素を添加したＡｌＮｉ合金膜に比して、配線抵抗値が低いことから、配線をより薄膜化することが可能であり、上層に積層する各膜種の断面形状が良好となる。このため、配線形状に起因する不良を低減し、高歩留まり化、高信頼性化を実現するディスプレイを提供することができる。
【００６３】
なお、本実施形態１においては、透明導電膜パターンと接続する第1金属膜パターン１０は、透明導電膜パターン３０とＯ元素無−Ａｌ合金膜である第1（１）積層膜１０Ｘとが直接的に接続する例について述べたが、透明導電膜パターン３０とＯ元素含有−Ａｌ合金膜である第２（２）積層膜１０Ｙとを直接的に接続する構成とすることもできる。透明導電膜パターン３０との接触部をＯ元素含有−Ａｌ合金膜とする場合、第１（１）積層膜１０Ｘの材料は、特に限定されず、Ｎｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素を添加しないＡｌ膜や、Ａｌ合金、その他の金属膜等とすることが可能である。このため、材料選定の自由度が増加する。
【００６４】
また、本実施形態１においては、第1金属膜パターン１０として２層構造の例について述べたが、単層でもよく、３層以上の多層構造を有していてもよい。さらに、第1金属膜パターン１０中のＯ元素の組成比が、膜厚方向に連続的に増加するような構成としてもよい。また、本実施形態１においては、第２金属膜パターン２０として、Ｃｒ膜を用いた例について述べたが、本実施形態１に係る第１金属膜パターン１０と同様の構成とすることも可能である。このようにすることにより、ソース端子部２５とソース端子パッド３３、及びソース電極２３と透過画素電極３１の比抵抗をより低減させることができる。
【００６５】
また、透明導電膜パターンと直接接続するＡｌ合金膜には、Ｎｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素を添加することを述べたが、合金成分としてさらに、ＮｄやＹなどの希土類元素から選ばれる少なくとも１種の元素を含有してもよい。この場合、Ａｌ膜又はＡｌ合金膜の熱処理で発生するヒロックを抑える効果があり、さらに信頼性の高いディスプレイを供給することが可能となる。但し、その組成比が０．１ａｔ％以下の場合には、ヒロックを抑制する効果が十分ではなく、６．０ａｔ％を超えると、その抵抗が高融点金属のＣｒやＭｏ並みとなるので、希土類元素の添加量は、０．１ａｔ％以上、６．０ａｔ％以下とすることが好ましい。
【００６６】
［実施形態２］
次に、上記実施形態１とは異なるＴＦＴアレイ基板の一例について説明する。なお、以降の説明において、上記実施形態１と同一の要素部材については、同一の符号を付し、適宜その説明を省略する。
【００６７】
本実施形態２に係るＴＦＴアレイ基板は、以下の点を除く基本的な構造及び製造方法は、上記実施形態１と同様である。すなわち、上記実施形態１に係る第１金属膜パターン１０は、不可避的に不純物として含まれる分を除いて実質的に酸素を含まないＯ元素無−Ａｌ合金膜と、Ｏ元素無−Ａｌ合金膜の直上層に形成され、実質的に酸素を含むＯ元素含有−Ａｌ合金膜の積層構造からなる金属膜パターンにより形成した例について述べたが、本実施形態２に係る第１金属膜パターンは、実質的に酸素を含むＯ元素含有−Ａｌ合金膜の単層構造からなる点において相違する。また、上記実施形態１においては、透過画素電極３１とゲート端子部１５のＯ元素無−Ａｌ合金膜とが直接接続していたのに対し、本実施形態２においては、透過画素電極３１とゲート端子部１５のＯ元素含有−Ａｌ合金膜とが直接接続されている点において相違する。
【００６８】
図６に、本実施形態２に係るＴＦＴアレイ基板１０２の切断部断面図を示す。切断箇所は、図２と一致する。本実施形態２に係るＴＦＴアレイ基板１０２の第１金属膜パターン１０ａは、前述したように、実質的に酸素を含むＯ元素含有−Ａｌ合金膜の単層構造からなる。そして、ゲート端子部−コンタクトホール７を介して、透過導電膜パターン３０であるゲート端子部パッド３２と、ゲート端子部１５を構成するＯ元素含有−Ａｌ合金膜とが直接接続している。
【００６９】
本実施形態２における第１金属膜パターン１０ａの成膜条件は、上記実施形態１におけるＯ元素含有−Ａｌ合金膜の成膜条件と同一とした。但し、その膜厚は、２００ｎｍとした。具体的には、公知のＡｒガスにＯ２ガスを添加した混合ガスを用いた反応性スパッタリング法により酸素（Ｏ）を添加したＡｌＮｉｘＯｙ合金を成膜した。これにより、２００ｎｍ厚のＡｌＮｉｘＯｙ膜からなる単層膜からなる第１金属膜パターン１０ａを得た。なお、第１金属膜パターン１０ａ中のＯ元素組成比は、４ａｔ％であった。なお、第１金属膜を構成するＡｌに添加するＮｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素の添加量の好ましい範囲は、上記実施形態１と同様である。
【００７０】
本実施形態２によれば、上記実施形態１と同様の効果を得ることができる。さらに、第１金属膜パターン１０ａを単層構造としているので、上記実施形態１に比して成膜工程を短縮化してコスト低減を図ることができる。また、Ｏ元素無−Ａｌ合金膜と、Ｏ元素含有−Ａｌ合金膜の積層構造の場合には、エッチングレートを考慮してエッチング液を選定したり、エッチング条件を設定したりする必要があったが、本実施形態２においては、単層構造とすることによりこのような問題が生じない。従って、プロセス自由度を高めることができる。また、高信頼性、高歩留まりのＴＦＴアレイ基板を提供しやすいというメリットを有する。
【００７１】
［実施形態３］
本実施形態３に係るＴＦＴアレイ基板は、以下の点を除く基本的な構造及び製造方法は、上記実施形態１と同様である。すなわち、上記実施形態１に係る第２金属膜パターン２０は、Ｃｒ膜により構成する例について説明したが、本実施形態３に係る第２金属膜パターン２０ｂは、１層目として、第２（１）積層膜２０Ｘ，２層目として第２（２）積層膜２０Ｙ、３層目として第２（３）積層膜２０Ｚの３層構造となっている点において相違する。
【００７２】
図７に、本実施形態３に係るＴＦＴアレイ基板の切断部断面図を示す。本実施形態３に係るＴＦＴアレイ基板１０３の第２金属膜パターン２０ｂは、第２（１）積層膜２０Ｘ，第２（２）積層膜２０Ｙ、第２（３）積層膜２０Ｚの３層構造からなる。第２（１）積層膜２０Ｘは、オーミック低抵抗膜４との接触抵抗を低減するＣｒやＭｏ等のバリアメタル膜により構成され、第２（２）積層膜２０Ｙは、不可避的に不純物として含まれる分を除いて実質的に酸素を含まないＯ元素無−Ａｌ合金膜により構成される。そして、第２（３）積層膜２０Ｚは、実質的に酸素を含むＯ元素含有−Ａｌ合金膜により構成されている。Ｏ元素含有−Ａｌ合金膜中のＯ元素の組成比は、０．１ａｔ％以上、６．０ａｔ％以下となるように調整する。また、Ｏ元素含有−Ａｌ合金膜及びＯ元素無−Ａｌ合金膜には、Ｎｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素を添加する。
【００７３】
製造方法は、上記実施形態１において説明した図３のフローチャートに従って行う。但し、工程Ｃにおける第２金属膜の成膜（ｊ）を、Ｃｒ単層に代えて、上記３層構造となるように成膜を行う。そして、第３回目の写真製版工程でパターニングを行い（ｋ）、その後、第２金属膜のウエットエッチングを行う（ｌ）。ウエットエッチングの際には、まず、最上層の第２（３）積層膜２０Ｚと、その下層に位置する第２（２）積層膜２０Ｙのエッチングを行い、次いで、最下層の第２（１）積層膜２０Ｘをエッチングする。
【００７４】
第２（１）積層膜２０Ｘとしては、オーミック低抵抗膜４との良好なコンタクト特性を有するＣｒ，Ｍｏ，Ｔｉ，Ｔａ又はそれらを主成分とした合金膜を好適な例として挙げることができる。特に、Ｍｏ，Ｔｉ，又はこれらを主成分とした合金等は、ＡｌＮｉ合金膜との組み合わせにおいて、上記ウエットエッチング工程において、公知の同一エッチング液で一括エッチングを行うことが可能であるので、製造工程数の短縮化の観点からより好ましい。
【００７５】
本実施形態３においては、第２（１）積層膜２０Ｘとして、Ｃｒターゲットを用いてＣｒ膜を成膜した。具体的には、公知のＡｒガスを用いてＤＣマグネトロンスパッタリング法により１００ｎｍの厚さに成膜した。次いで、第２（２）積層膜２０Ｙとして、公知のＡｒガス又はＫｒガスを用いたスパッタリング法により、２ａｔ％のＮｉを含むＡｌＮｉ合金ターゲットを用いて、ＤＣマグネトロンスパッタリング法によりＡｌＮｉ合金膜を約１００ｎｍの厚さで成膜した。
【００７６】
その後、第２（３）積層膜２０Ｚとして、公知のＡｒガスにＯ２ガスを添加した混合ガスを用い、反応性スパッタリング法によりＡｌＮｉｘＯｙ合金膜を１０ｎｍの厚さで成膜した。以上により、第２（１）積層膜２０ＸであるＣｒ膜（１００ｎｍ）、第２（２）積層膜２０ＹであるＡｌＮｉ合金膜（１００ｎｍ）、第２（３）積層膜２０ＺであるＡｌＮｉｘＯｙ膜（１０ｎｍ）がこの順に積層された第２金属膜を得た。第２（３）積層膜２０Ｚ中のＯ元素組成比は、４ａｔ％であった。
【００７７】
図３に示す工程Ｄにおいては、上記実施形態１と同様に、層間絶縁膜５を成膜し（ｏ）、第４回目の写真製版工程により、コンタクトホール等を形成するためのレジストパターンを形成し（ｐ）、ドライエッチングを行う（ｑ）ことにより、コンタクトホールを形成し、所望の位置の透明導電膜パターン３０と、第２金属膜パターン２０ｂ及び第１金属膜パターン１０とを直接接続させる。
【００７８】
本実施形態３においては、上記製造工程Ｄの条件を上記実施形態１と同様とした。すなわち、本実施形態３に係る層間絶縁膜５は、化学的気相成膜（ＣＶＤ）法により、窒化シリコンＳｉＮ膜を３００ｎｍの厚さで成膜した。成膜は、約３００℃の基板加熱条件下にて行った。ドライエッチングには、公知のフッ素系ガスを用いた。画素ドレイン−コンタクトホール６、ゲート端子部−コンタクトホール７、ソース端子部−コンタクトホール８等は、上記実施形態１と同様、同時に形成した。
【００７９】
ドライエッチングの際には、上記実施形態１と同様に、ゲート端子部−コンタクトホール７の形成位置にある第１（２）積層膜１０Ｙのエッチングを、ゲート端子部−コンタクトホール７のエッチングと一括して行う。同様にして、画素ドレイン−コンタクトホール６、及びソース端子部−コンタクトホール８の形成位置にある第２（３）積層膜２０Ｚのエッチングを画素ドレイン−コンタクトホール６、及びソース端子部−コンタクトホール８のエッチングと一括して行う。
【００８０】
換言すると、ドライエッチングにより、上記コンタクトホール形成位置においては、Ｏ元素含有−Ａｌ合金膜である第２（３）積層膜２０Ｚや第１（２）積層膜１０Ｙが除去され、第２（２）積層膜２０Ｙや第１（１）積層膜１０Ｘが露出する。そして、上記製造工程Ｅを経て、透明導電膜パターン３０と第２（２）積層膜２０Ｙや第１（１）積層膜１０Ｘとが直接接続される。
【００８１】
本実施形態３によれば、上記実施形態１と同様の効果を得ることができる。さらに、第２金属膜パターン２０ｂを上記構成とすることにより、上記実施形態１に比して、第２導電膜パターン２０ｂ（ソース配線２１、ソース電極２２、ドレイン電極２３、ソース端子部２５等）の比抵抗を小さくすることができる。ソース配線２１の配線抵抗低減により、信号遅延の少ない高品質なディスプレイを提供することが可能となる。
【００８２】
［実施形態４］
次に、本発明に係る電子機器を半透過型液晶表示装置に適用した例について説明する。本実施形態４に係るＴＦＴアレイ基板は、以下の点を除く基本的な構造及び製造方法は上記実施形態３と同様である。すなわち、上記実施形態３に係るＴＦＴアレイ基板は、画素電極として透過画素電極を備えていたが、本実施形態４に係るＴＦＴアレイ基板は、画素電極として反射画素電極と透過画素電極を備えている点において相違する。本実施形態４に係る製造方法は、上記実施形態３に係る第２金属膜パターン２０を形成するためのレジストパターン形成用の露光マスクを変更する以外は、上記実施形態３に係る製造方法と同様である。
【００８３】
図８に、本実施形態４に係る半透過型液晶表示装置のＴＦＴアレイ基板の要部の部分拡大平面図を示す。また、図９に、図８のＩＸ−ＩＸ切断部断面図を示す。図９中の左側に端子領域４３の切断部断面図を示す。なお、説明の便宜上、図８において、絶縁性基板、ゲート絶縁膜、層間絶縁膜等の図示を省略する。また、透明導電膜パターンについて、図９においてはハッチングを付しているが、図８においては、同領域のハッチングを省略して図示している。
【００８４】
本実施形態４に係るＴＦＴアレイ基板１０４は、図８及び図９に示すように、上記実施形態３で述べた構成要素の他、反射画素電極２６等を備える。反射画素電極２６は、第２金属膜パターン２０により構成されている。具体的には、反射画素電極２６は、同じく第２金属膜パターン２０を構成するドレイン電極２３から延在された領域に、ドレイン電極と一体的なパターンとして形成されている。
【００８５】
本発明者らが鋭意検討を重ねた結果、透明導電膜パターン３０と直接接続される金属膜パターンとして、少なくともその最上層として、Ｎｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素が添加され、かつ、Ｏ元素の組成比が、０．１ａｔ％以上、６．０ａｔ％以下であるＯ元素含有−Ａｌ合金膜を用いることにより、良好な反射率特性を提供できることを突き止めた。
【００８６】
図１０に、Ｏ元素含有−ＡｌＮｉ合金膜中の酸素の組成比（ａｔ％）に対して、５５０ｎｍにおける反射率（％）をプロットしたものを示す。また、Ｎ元素含有−ＡｌＮｉ合金膜中の窒素の組成比（ａｔ％）に対して、５５０ｎｍにおける反射率（％）をプロットしたものも併せて示す。ＡｌＮｉ合金膜中にＮ元素及びＯ元素を含まない場合には、反射率は８８％を示した（図１０参照）。一方、Ｎ元素の組成比が４ａｔ％のＡｌＮｉ合金膜の場合、反射率は８３．５％となり、窒素添加により、反射特性が低下してしまうことがわかる。
【００８７】
これに対し、Ｏ元素の組成比が４ａｔ％のＡｌＮｉ合金膜の場合には、反射率は８６％であり、同量の窒素を添加した場合に比して反射率特性の低下が抑制できることがわかる。検討を重ねた結果、Ｏ組成比を６．０ａｔ％以下とすることにより、良好な反射特性が得られることがわかった。
【００８８】
本実施形態４によれば、上記実施形態３と同様の効果を得ることができる。さらに、第２金属膜パターン２０ｃを反射画素電極２６として適用することにより、反射特性の良好なＴＦＴアレイ基板１０４を提供することができる。
【００８９】
なお、本実施形態４においては、反射領域Ｒとなるドレイン電極２３からの延在領域である反射画素電極２６は、層間絶縁膜５に被覆されているが、図１１に示すＴＦＴアレイ基板１０４Ａのように、反射画素電極２６上の層間絶縁膜５を除去してもよい。この場合、反射画素電極２６に形成するＯ元素含有−Ａｌ合金膜（例えば、ＡｌＮｉｘＯｙ膜）を１０ｎｍ程度にしておくと、層間絶縁膜５のドライエッチング時に、Ｏ元素含有−Ａｌ合金膜を同時に除去することができる。これにより、さらに反射率を向上させることが可能となる。また、本実施形態４においては、第２金属膜パターンが３層である例を説明したが、Ｏ元素含有−Ａｌ合金膜とバリア膜の２層構造とすることも可能である。Ｏ元素無−Ａｌ合金膜を省略することにより、成膜回数を削減して製造コストを下げることができる。また、アルカリ性の薬液に対して優れたＯ元素含有−Ａｌ合金膜のみを配設することにより、より信頼性を高めたり、歩留まりを高めたりすることができる。
【００９０】
［実施形態５］
本実施形態５に係るＴＦＴアレイ基板は、以下の点を除く基本的な構造及び製造方法は上記実施形態４と同様である。すなわち、上記実施形態４に係るＴＦＴアレイ基板１０４は、第２金属膜において反射画素電極２６を形成していたのに対し、本実施形態５に係る反射画素電極は、第２金属膜より上層に別途の反射画素電極層を設けている点において相違する。また、上記実施形態４においては、透明導電膜パターン３０が層間絶縁膜５上に形成されていたが、本実施形態５においては、透明導電膜パターンが、層間絶縁膜５上に形成された感光性有機膜の上層に形成されている点において相違する。また、上記実施形態４においては、透過領域Ｔを構成する透過画素電極３１が層間絶縁膜５上に形成されていたのに対し、本実施形態５においては、透過領域Ｔを構成する透過画素電極３１が絶縁性基板１の直上に配設されている点において相違する。また、第２金属膜パターン２０の構成材料が上記実施形態４と本実施形態５においては相違する。
【００９１】
図１２に、本実施形態５に係るＴＦＴアレイ基板の切断部断面図を示す。また、図１３に、本実施形態５に係るＴＦＴアレイ基板の製造工程のフローチャートを示す。本実施形態５に係るＴＦＴアレイ基板１０５は、上記実施形態１に記載の要素部材の他、感光性有機膜９、第３金属膜パターン５０等を備えている。第３金属膜パターン５０は、反射画素電極５１のパターンである。
【００９２】
本実施形態５に係る第２金属膜パターン２０は、上記実施形態１の具体例と同様に、透過画素電極に用いる透明導電膜との良好なコンタクト特性（特に、良好な電気的コンタクト抵抗特性）が得られるＣｒ，Ｍｏ又はこれらの合金を用いた。無論、上記実施形態３や４と同様にＡｌ合金膜を含む構造とすることもできる。
【００９３】
感光性有機膜９は、層間絶縁膜５上に形成されている。そして、感光性有機膜９の表面から、ドレイン電極２３の表面まで貫通する画素ドレイン−コンタクトホール６ｄ、ゲート端子部１５まで貫通するゲート端子部−コンタクトホール７ｄ、ソース端子部−コンタクトホール８ｄ等が形成されている。これらのコンタクトホールは、感光性有機膜９及び層間絶縁膜５を貫通するように形成されている。反射画素電極５１は、感光性有機膜９、及び透過画素電極３１ｄ上の反射領域Ｒの形成位置に配設されている（図１２参照）。
【００９４】
本実施形態５に係る第３金属膜パターン５０は、１層目の第３（１）積層膜５０Ｘ、２層目の第３（２）積層膜５０Ｙ、３層目の第３（３）積層膜５０Ｚの全３層からなる。第３（１）積層膜５０Ｘは、透過画素電極のパターンエッジに存在する１００ｎｍ前途の段差をきれいに被覆することが可能なカバレッジ改善膜とする。例えば、Ｍｏ等を好適に適用することができる。カバレッジ改善膜を最下層に配設することにより、その上層に形成されるＡｌ合金膜のカバレッジ特性を改善し、カバレッジ不良による点欠陥を抑制することが可能となる。
【００９５】
第３（２）積層膜５０Ｙは、不可避的に不純物として含まれる分を除いて実質的に酸素を含まないＯ元素無−Ａｌ合金膜により構成されている。また、第３（３）積層膜５０Ｚは、Ｏ元素の組成比が、０．１ａｔ％以上、６．０ａｔ％以下であるＯ元素含有−Ａｌ合金膜により構成されている。２層目と３層目のＡｌ合金膜は、ＡｌにＮｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素が添加されたものである。
【００９６】
本実施形態５に係る製造方法は、上記実施形態１において説明した図３の工程Ｃまでは共通している。なお、本実施形態５においては、第1金属膜パターン１０として、Ｏ元素無−Ａｌ合金膜からなる第１（１）積層膜１０Ｘ及びＯ元素含有−Ａｌ合金膜からなる第１（２）積層膜１０Ｙを積層した例について説明しているが、これに代えて、第1金属膜パターン１０としてＣｒやＭｏ等を使用してもよい。
【００９７】
本実施形態５に係る工程Ｄにおいては、層間絶縁膜５を成膜し（ｏ）、さらに上層に感光性有機膜９を成膜する（ｐ）。次いで、第４回目の写真製版工程（ｑ）によりレジストパターンを得る。その後、ドライエッチングを行い（ｒ）、コンタクトホール（画素ドレイン−コンタクトホール６ｄ、ゲート端子部コンタクトホール７ｄ、ソース端子部コンタクトホール８ｄ等）等のパターンを同時に形成する。
【００９８】
本実施形態５においては、工程Ｄとして、まず、化学的気相成膜（ＣＶＤ）法により、窒化シリコンＳｉＮ膜を３００ｎｍの厚さで成膜した。成膜は、約３００℃の基板加熱条件下にて行った。次いで、感光性有機膜９として、ＪＳＲ社製ＰＣ３３５をスピンコート法により３．２〜３．９μｍの膜厚になるように塗布した。ドライエッチングには、公知のフッ素系ガスを用いた。ドライエッチング時には、ゲート端子部１５の第１（２）積層膜１０Ｙを除去した。また、この際、透過領域Ｔの感光性有機膜９、層間絶縁膜５、ゲート絶縁膜２を除去する。これにより、透過領域Ｔにおける光の透過率を向上させることができる。
【００９９】
工程Ｅにおいて、透明導電膜を成膜し（ｔ）、第５回目の写真製版プロセス（ｕ）にてレジストパターンを得る。そして、ウエットエッチングを行い（ｖ）、透明導電膜パターン３０（透過画素電極３１ｄ、ゲート端子パッド３２ｄ、ソース端子パッド３３ｄ等）を得る。その後、レジストを剥離して純水洗浄を行う（ｗ）。本実施形態５においては、透明導電膜としてＩＴＯ膜を公知のＡｒガスを用いたスパッタリング法で１００ｎｍの厚さに成膜した。また、エッチング液としては、公知の塩酸と硝酸を含む溶液を用いた。
【０１００】
工程Ｆにおいて、第３金属膜を成膜し（ｘ）、第６回目の写真製版工程（ｙ）によりレジストパターンを得る。次いで、ウエットエッチングを行い（ｚ）、レジストパターンを除去する（ｚＩ）。好適な例として、本実施形態５においては、第３（１）積層膜５０Ｘとして、Ｍｏターゲットを用いて、公知のＡｒガスを用いたＤＣマグネトロンスパッタリング法でＭｏ膜を１００ｎｍの厚さで成膜する。次いで、第３（２）積層膜５０Ｙとして、２ａｔ％のＮｉを含むＡｌＮｉ合金ターゲットを用いて、公知のＡｒガス若しくはＫｒガスを用いたＤＣマグネトロンスパッタリング法によりＡｌＮｉ合金膜を約１００ｎｍの厚さで成膜した。その後、第３（３）積層膜５０Ｚとして、公知のＡｒガスにＯ２ガスを添加した混合ガスを用いて反応性スパッタリング法によりＡｌＮｉｘＯｙ合金膜を１０ｎｍの厚さで成膜した。
【０１０１】
本実施形態５によれば、上記実施形態１と同様の効果を得ることができる。また、第３金属膜パターン５０の最下層である第３（１）積層膜５０Ｘとしてカバレッジ改善膜を配設しているので、カバレッジ不良による点欠陥を抑制することができる。また、透過領域Ｔにおいて、層間絶縁膜５やゲート絶縁膜２を除去し、絶縁性基板１上に透過画素電極３１ｄを配設しているので、透過率を高めることができる。
【０１０２】
［実施形態６］
次に、本発明に係る電子機器を有機ＥＬ表示装置に適用した例について説明する。図１４に、本実施形態６に係る有機ＥＬ表示装置のＴＦＴ基板とその上部に形成されている有機ＥＬ素子とを示す画素領域、並びに端子領域４３の模式的断面図を示す。また、図１５に、本実施形態６に係る有機ＥＬ表示装置の製造工程を説明するためのフローチャートを示す。
【０１０３】
本実施形態６に係る有機ＥＬ表示装置は、図１４に示すように、絶縁性基板１、ゲート絶縁膜２、半導体能動膜３、オーミック低抵抗膜４、層間絶縁膜５、画素ドレイン−コンタクトホール６ｅ、ゲート端子部−コンタクトホール７ｅ、ソース端子部−コンタクトホール８ｅ、第１金属膜パターン１０、第２金属膜パターン２０、第３金属膜パターン５０ｅ、透明導電膜パターン３０ｅ等を備える。
【０１０４】
第１金属膜パターン１０は、ゲート配線（走査信号線）１１、ゲート電極１２、ゲート端子部１５等のパターンであり、第２金属膜パターン２０は、ソース配線２１、ソース電極２２、ドレイン電極２３、ソース端子部２５等のパターンである。さらに、第３金属膜パターン５０ｅと透明導電膜パターン３０ｅの積層構造により、アノード電極５２、ゲート端子パッド５３、ソース端子パッド５４等のパターンが構成されている。
【０１０５】
絶縁性基板１としては、ガラス基板、石英基板、プラスチック等の透過性を有する基板を用いる。ゲート電極１２は、絶縁性基板１上に形成され、ゲート配線１１、ゲート端子部１５等と同一の第１金属膜パターン１０により形成されている。ゲート絶縁膜２は、ゲート電極１２等を覆うように、その上層に形成されている。半導体能動膜３及びオーミック低抵抗膜４は、ゲート絶縁膜２の上に形成され、ゲート絶縁膜２を介してゲート電極１２の少なくとも一部と対向配置されている。半導体能動膜３は、例えば、不純物を含まないＳｉ（シリコン）膜、オーミック低抵抗膜４は、不純物を添加したオーミック低抵抗Ｓｉ膜により構成される。
【０１０６】
ソース電極２２及びドレイン電極２３は、ゲート絶縁膜２、半導体能動膜３、オーミック低抵抗膜４を介して、少なくともゲート電極１２の一部と対向配置されている。すなわち、ＴＦＴ４２として動作するために、薄膜トランジスタ領域が、ゲート電極１２上に存在して、ゲート電極１２に電圧を印加した時の電界の影響を受けやすい状態となっている。ドレイン電極２３は、ソース配線２１、ソース電極２２、ソース端子部２５等と同一の第２金属膜パターン２０により構成されている。
【０１０７】
層間絶縁膜５は、ゲート絶縁膜２、半導体能動膜３、ソース電極２２、ドレイン電極２３を覆うように形成されている（図１４参照）。そして、その上層には、感光性有機膜９が形成されている。画素領域に配設されるＴＦＴ４２においては、感光性有機膜９上に、画素電極として機能するアノード電極５２が形成され、層間絶縁膜５及び感光性有機膜９に形成された画素ドレイン−コンタクトホール６ｅを介して、ドレイン電極２３とアノード電極５２が電気的に接続されている。また、ゲート端子部−コンタクトホール７ｅを介して、ゲート端子パッド５３とゲート端子部電極１５が接続され、ソース端子部−コンタクトホール８ｅを介して、ソース端子パッド５４とソース端子部電極２５が接続されている。
【０１０８】
アノード電極５２の上層には、有機ＥＬ発光層６１、分離膜６２が形成され、これらの上層には、カソード電極６３、接着層６４を介してガラス等の絶縁性の対向基板６５が接合されている。本実施形態６に係る第３金属膜パターン５０ｅは、１層目の第３（１）積層膜５０Ｘ，２層目の第３（２）積層膜５０Ｙの２層構造となっている。第３（１）積層膜５０Ｘは、不可避的に不純物として含まれる分を除いて実質的に酸素を含まないＯ元素無−Ａｌ合金膜により構成される。また、第３（２）積層膜５０Ｙは、実質的に酸素を含む導電性のＯ元素含有−Ａｌ合金膜により構成されている。そして、その直上層に同一パターンの透明導電膜パターン３０ｅが配設されている。透明導電膜パターン３０ｅは、アモルファスＩＴＯ膜により構成される。
【０１０９】
本実施形態６に係る有機ＥＬ表示装置のＴＦＴアレイ基板２００の製造方法は、図１３に示す上記実施形態５に係るＴＦＴアレイ基板１０５の製造工程Ｄまでは共通する。従って、その説明を割愛する。図１５に示す工程Ｅにおいて、まず、第３金属膜の成膜を行う（ｔ）。その後、第５回目の写真製版工程（ｕ）によりレジストパターンを得る。次いで、ウエットエッチング（ｖ）により、アノード電極５２、ゲート端子パッド５３、ソース端子パッド５４等のパターンを得、レジスト除去を行った後に純水洗浄を行う（ｗ）。
【０１１０】
本実施形態６においては、第３（１）積層膜５０Ｘとして、２ａｔ％のＮｉを含むＡｌＮｉ合金ターゲットを用いて、公知のＡｒガス又はＫｒガスを利用したＤＣマグネトロンスパッタリング法にてＡｌＮｉ合金膜を約５０ｎｍの厚さに成膜した。次いで、第３（２）積層膜５０Ｙとして、公知のＡｒガスにＯ２ガスを添加した混合ガスを用いて反応性スパッタリング法によりＡｌＮｉｘＯｙ合金膜を１０ｎｍの厚さで成膜した。第３金属膜パターン５０ｅにおける第３（２）積層膜５０Ｙ中のＡｌＮｉｘＯｙ膜中のＯ元素組成比は、４ａｔ％であった。そして、透明導電膜として、透光性導電酸化膜であるアモルファスＩＴＯ膜を２０ｎｍの膜厚に成膜した。ウエットエッチング工程においては、シュウ酸を含む溶液を用いてアモルファスＩＴＯ膜をエッチングし、次いで、燐酸＋硝酸＋酢酸を含む溶液を用いてＡｌＮｉｘＯｙ膜である第３（２）積層膜５０Ｙ、ＡｌＮｉ合金膜である第３（１）積層膜５０Ｘを順次エッチングした。
【０１１１】
ここで、Ａｌに添加する不純物としてＮｉを添加した例について説明したが、Ｎｉに代えて、Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ、Ｍｏ，及びＷから選ばれる少なくとも１つの金属元素のいずれか１種以上のＡｌ合金ターゲットを用いてもよい。
【０１１２】
次に、工程Ｆにおいて、有機ＥＬ発光層６１を各画素部に分離して形成するための領域を確保するために、ポリイミド等からなる有機樹脂膜を塗布形成し、写真製版工程によりパターニングすることにより分離膜６２を得る（ｘ）。その後、蒸着等の方法により、有機ＥＬ発光層６１を画素領域に形成する（ｙ）。その後、カソード電極６３を形成する（ｚ）。カソード電極６３は、画素領域において下層の有機ＥＬ発光層６１に接続されると同時に、不図示のコンタクトホールを介して下層の陰極接地用電極（不図示）にも接続されるように構成されている。カソード電極６３は、膜面が高い平坦性を有することが好ましい。従って、膜組織に結晶粒界がないアモルファスＩＴＯ膜を形成することが好ましい。
【０１１３】
その後、水分や不純物による有機ＥＬ発光層６１の発光特性の劣化を防止するために、対向基板６５との間に有機ＥＬ発光層６１が形成されている画素表示領域全体を接着層６４で被覆し（ｚＩ）、対向基板６５と接合する（ｚＩＩ）。
【０１１４】
本実施形態６においては、分離膜として、東レ製の製品名ＤＬ１００を用い、約２μｍの膜厚で塗布して写真製版工程により、それぞれの画素領域を取り囲むように額縁形状の分離膜６２を形成した。有機ＥＬ発光層としては、公知のジシアノメチレンピラン誘導体（赤色発光）、クマリン系（緑色発光）、キナクリドン系（緑色発光）、テトラフェニルブタジエン系（青色発光）、ジスチリルベンゼン系（青色発光）等の材料を１〜２００ｎｍの厚さで形成する。カソード電極６３としては、透明導電膜であるＩＴＯ膜をスパッタリング法により１００ｎｍの厚さで形成する。アモルファスＩＴＯ膜としては、例えば、ＡｒガスにＨ２Ｏガスを添加した混合ガス中でのスパッタリングにより形成することができる。また、酸化インジウムと酸化亜鉛を混合させたＩＺＯ膜、あるいはＩＴＯ膜に酸化亜鉛を混合させたＩＴＺＯ膜を用いることも可能である。
【０１１５】
本実施形態６によれば、上記実施形態１と同様の効果を得ることができる。アノード電極のＡｌＮｉ合金上に、実質的に酸素を含むＡｌＮｉ合金膜を積層しているので、アルカリ性の薬液に対する耐性が向上する。また、上記第３金属膜パターン５０ｅを反射画素電極として適用することにより、反射特性の良好なＴＦＴアレイ基板を提供することができる。
【０１１６】
なお、本実施形態６においては、第３金属膜と透明導電膜を連続して成膜し、一括してパターン形成を行った例について述べたが、第３（１）積層膜５０Ｘと第３（２）積層膜５０Ｙからなる第３金属膜を成膜してパターン形成を行った後に、透明導電膜を成膜してパターン形成を行うようにしてもよい。この方法によれば、アモルファスＩＴＯ成膜前に、ドライエッチングプロセスを追加することにより、第３（２）積層膜５０Ｙを除去させて、透明導電膜パターン３０ｅと第３（１）積層膜５０Ｘとを直接接続させることも可能となる。この方法を採用することにより、透明導電膜パターン３０ｅとＡｌ合金膜との接触抵抗をさらに低下させることができる。しかも、反射特性も向上させることができる。よって、有機ＥＬ発光層の発光効率を高め、高品質のディスプレイを提供することができる。
【０１１７】
また、第３金属膜パターン５０として２層構造を有する例について説明したが、Ｏ元素無−Ａｌ合金膜である第３（１）積層膜５０Ｘをカットして、Ｏ元素含有−Ａｌ合金膜からなる単層構造としてもよい。これにより、成膜回数を減らし、製造コストを下げることができる。
【０１１８】
なお、上記実施形態１〜６においては、画素を駆動するスイッチング素子となるＴＦＴの半導体膜として、アモルファスシリコン膜を用いた例について述べたが、これに限らず、ポリシリコン膜等の各種半導体層を用いることができる。また、ＴＦＴの構造も上記ボトムゲート型に限定されるものではなく、トップゲート型等の各種構造を採用することができる。
【図面の簡単な説明】
【０１１９】
【図１】本実施形態１に係るＴＦＴアレイ基板の要部の模式的平面図。
【図２】図１のＩＩ−ＩＩ切断部断面図。
【図３】本実施形態１に係るＴＦＴアレイ基板の製造工程図。
【図４】ＡｌＮｉ合金に添加した酸素若しくは窒素量に対してエッチングレートをプロットした図。
【図５】ＡｌＮｉ合金に添加した酸素若しくは窒素量に対して比抵抗をプロットした図。
【図６】本実施形態２に係るＴＦＴアレイ基板の模式的断面図。
【図７】本実施形態３に係るＴＦＴアレイ基板の模式的断面図。
【図８】本実施形態４に係るＴＦＴアレイ基板の要部の模式的平面図。
【図９】図８のＩＸ−ＩＸ切断部断面図。
【図１０】ＡｌＮｉ合金に添加した酸素若しくは窒素量に対して反射率をプロットした図。
【図１１】本実施形態４の変形例に係るＴＦＴアレイ基板の模式的断面図。
【図１２】本実施形態５に係るＴＦＴアレイ基板の模式的断面図。
【図１３】本実施形態５に係るＴＦＴアレイ基板の製造工程図。
【図１４】本実施形態６に係るＴＦＴアレイ基板の模式的断面図。
【図１５】本実施形態６に係るＴＦＴアレイ基板の製造工程図。
【符号の説明】
【０１２０】
１      絶縁性基板
２      ゲート絶縁膜
３      半導体能動膜
４      オーミック低抵抗膜
５      層間絶縁膜
６      画素ドレイン−コンタクトホール
７      ゲート端子部−コンタクトホール
８      ソース端子部−コンタクトホール
９      感光性有機膜
１０    第1金属膜パターン
１０Ｘ  第１（１）積層膜
１０Ｙ  第１（２）積層膜
１１    ゲート配線
１２    ゲート電極
１４    補助容量配線
１５    ゲート端子部
２０    第２金属膜パターン
２０Ｘ  第２（１）積層膜
２０Ｙ  第２（２）積層膜
２０Ｚ  第３（３）積層膜
２１    ソース配線
２２    ソース電極
２３    ドレイン電極
２５    ソース端子部
２６    反射画素電極
３０    透明導電膜パターン
３１    透過画素電極
３２    ゲート端子パッド
３３    ソース端子パッド
４１    画素
４２    ＴＦＴ
４３    端子領域
５０    第３金属膜パターン
５０Ｘ  第３（１）積層膜
５０Ｙ  第３（２）積層膜
５０Ｚ  第３（３）積層膜
５１    反射画素電極
５２    アノード電極
５３    ゲート端子パッド
５４    ソース端子パッド
６１    有機ＥＬ発光層
６２    分離膜
６３    カソード電極
６４    接着層
６５    対向基板
１００−１０５    ＴＦＴアレイ基板
２００    ＴＦＴアレイ基板
【図１】
2010027740.tif 000003
【図２】
2010027740.tif 000004
【図３】
2010027740.tif 000005
【図４】
2010027740.tif 000006
【図５】
2010027740.tif 000007
【図６】
2010027740.tif 000008
【図７】
2010027740.tif 000009
【図８】
2010027740.tif 000010
【図９】
2010027740.tif 000011
【図１０】
2010027740.tif 000012
【図１１】
2010027740.tif 000013
【図１２】
2010027740.tif 000014
【図１３】
2010027740.tif 000015
【図１４】
2010027740.tif 000016
【図１５】
2010027740.tif 000017