(57)【要約】【課題】半導体集積回路装置のデバイス故障箇所を容易に特定することができる半導体集積回路装置およびその検査装置を実現する。【解決手段】本発明の半導体集積回路装置およびその検査装置は、被測定回路１１の内部信号線（被測定ノード）にカソードが接続され、アノードが固定電位に接続された光電変換素子（Ｄｉ１〜１０）を有し、光電変換素子（Ｄｉ１〜１０）にレーザー光が照射されることで内部信号線と固定電位との間に電位差を生じさせる。【選択図】図１
2010027687.tif 000002
【特許請求の範囲】
【請求項１】
内部信号線にカソードが接続され、アノードが固定電位に接続された光電変換素子を有
し、前記光電変換素子にレーザー光が照射されることで前記内部信号線と前記固定電位と
の間に電位差を生じさせることを特徴とする半導体集積回路装置。
【請求項２】
前記光電変換素子は入力パッドからの入力信号線に前記カソードが接続されていること
を特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
被測定ノードに光電変換素子が接続された半導体集積回路装置を検査する装置であって
、
レーザーパルス制御手段からの第１の制御信号に基づいてレーザー光が生成されるレーザ
ー発生手段と、
前記レーザー発生手段からの前記レーザー光を前記レーザーパルス制御手段からの第２の
制御信号に基づいて前記光電変換素子の位置に照射するよう制御するレーザー走査手段を
有することを特徴とする半導体集積回路装置の検査装置。
【請求項４】
前記半導体集積回路装置がウェハー状態で検査されることを特徴とする請求項３に記載
の半導体集積回路装置の検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置およびその検査装置に係わり、特に、デバイス故障箇所
特定に関する。
【背景技術】
【０００２】
従来、半導体集積回路装置のデバイス故障箇所特定においては、まず、ＬＳＩテスタ等
の評価システムでテストプログラムを実行してテストヘッドに接続してあるテストボード
の被測定デバイスの制御ピンに信号入力を行う。その際、被測定デバイス内部の各回路へ
直接信号入力し個別に解析は出来ないために様々な解析用テストパターンを準備し、評価
/解析システム（ＥＢテスタやＥＭＳ等）上でこれらを実行して故障箇所を徐々に絞り込
んでいく（例えば、「特許文献１」を参照。）。この様々な解析用テストパターンを準備
するにあたってはデバイス担当者と協力してのテストパターン作成となるため、従来のデ
バイス故障箇所特定には、解析準備に時間がかかり、さらには故障箇所特定に時間と費用
を費やしてしまうという問題があった。
【０００３】
デバイス故障箇所特定の他の技術として、ＦＩＢ加工により解析用パッドを作成しＥＢ
テスタにて波形観測等の解析を行う方法もあるが、ＦＩＢ加工に時間および費用がかかる
という問題があった。また、予めデバイス内の各回路に観測用パッドを準備しておく場合
もあるが、そのためにチップ面積が大幅に増加し製造コストが増大してしまうという問題
もあった。
【特許文献１】特開２００４−３０１５２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、半導体集積回路装置のデバイス故障箇所を容易に特定することができる半導
体集積回路装置およびその検査装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、内部信号線にカソードが接続され、アノードが固定電位に接
続された光電変換素子を有し、前記光電変換素子にレーザー光が照射されることで前記内
部信号線と前記固定電位との間に電位差を生じさせることを特徴とする半導体集積回路装
置が提供される。
【０００６】
また、本発明の別の一態様によれば、被測定ノードに光電変換素子が接続された半導体
集積回路装置を検査する装置であって、レーザーパルス制御手段からの第１の制御信号に
基づいてレーザー光が生成されるレーザー発生手段と、前記レーザー発生手段からの前記
レーザー光を前記レーザーパルス制御手段からの第２の制御信号に基づいて前記光電変換
素子の位置に照射するよう制御するレーザー走査手段を有することを特徴とする半導体集
積回路装置の検査装置が提供される。
【発明の効果】
【０００７】
本発明によれば、半導体集積回路装置内の各回路に任意のテスト信号を直接入力するこ
とができるので、デバイス故障箇所特定の解析時間を大幅に短縮でき、チップの開発期間
の短縮および製造コストの低減を実現することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照しながら、本発明の実施例を説明する。
【実施例１】
【０００９】
図１は、本発明の実施例１に係わる半導体集積回路装置を示す回路ブロック図である。
ここでは、一例として、故障解析などで測定対象となる被測定回路１１の信号入力にかか
わる部分を示した。
【００１０】
本発明の実施例１に係わる半導体集積回路装置は、外部からの信号が入力されるパッド
１〜６（以下、「Ｐａｄ１〜６」という。）、オプション機能の切り替え（いわゆるボン
ディングオプション。）やウェハー状態でのテスト用信号入力などに使用される縮小パッ
ド７（以下、「ＯＰ７」という。）、２つのインバータ１、２（以下、「Ｉｎｖ１、２」
という。）、６つの２入力ＡＮＤ回路１〜６（以下、「Ａｎｄ１〜６」という。）、３つ
の２入力ＯＲ回路１〜３（以下、「Ｏｒ１〜３」という。）、および１０個の光電変換素
子１〜１０（発光ダイオード。以下、「Ｄｉ１〜１０」という。）を備えている。
【００１１】
Ａｎｄ１の第１の入力はＰａｄ１に接続され、Ａｎｄ２の第１の入力はＰａｄ２に接続
され、Ａｎｄ３の第１の入力はＰａｄ３に接続され、Ａｎｄ４の第１の入力はＰａｄ４に
接続され、Ａｎｄ５の第１の入力はＰａｄ５に接続され、Ａｎｄ６の第１の入力はＰａｄ
６に接続されている。
【００１２】
Ｄｉ１のアノードは接地電位（以下、「ＧＮＤ」という。）に接続され、Ｄｉ１のカソ
ードはＡｎｄ１の出力に接続され、Ｄｉ２のアノードはＧＮＤに接続され、Ｄｉ２のカソ
ードはＡｎｄ２の出力に接続され、Ｄｉ３のアノードはＧＮＤに接続され、Ｄｉ３のカソ
ードはＡｎｄ３の出力に接続され、Ｄｉ４のアノードはＧＮＤに接続され、Ｄｉ４のカソ
ードはＡｎｄ４の出力に接続され、Ｄｉ５のアノードはＧＮＤに接続され、Ｄｉ５のカソ
ードはＡｎｄ５の出力に接続され、Ｄｉ６のアノードはＧＮＤに接続され、Ｄｉ６のカソ
ードはＡｎｄ６の出力に接続されている。
【００１３】
Ｏｒ１の第１の入力はＡｎｄ１の出力に接続され、Ｏｒ１の第２の入力はＡｎｄ２の出
力に接続され、Ｏｒ２の第１の入力はＡｎｄ３の出力に接続され、Ｏｒ２の第２の入力は
Ａｎｄ４の出力に接続され、Ｏｒ３の第１の入力はＡｎｄ５の出力に接続され、Ｏｒ３の
第２の入力はＡｎｄ６の出力に接続されている。
【００１４】
Ｄｉ７のアノードはＧＮＤに接続され、Ｄｉ７のカソードはＯｒ１の出力に接続され、
Ｄｉ８のアノードはＧＮＤに接続され、Ｄｉ８のカソードはＯｒ２の出力に接続され、Ｄ
ｉ９のアノードはＧＮＤに接続され、Ｄｉ９のカソードはＯｒ３の出力に接続され、Ｄｉ
１０のアノードはＧＮＤに接続され、Ｄｉ１０のカソードはＯＰ７に接続されている。
【００１５】
Ｉｎｖ１の入力はＯＰ７に接続され、Ｉｎｖ１の出力はＡｎｄ１、Ａｎｄ３、およびＡ
ｎｄ５の第２の入力に接続され、Ｉｎｖ２の入力はＩｎｖ１の出力に接続され、Ｉｎｖ２
の出力はＡｎｄ２、Ａｎｄ４、およびＡｎｄ６の第２の入力に接続されている。
【００１６】
Ｄｉ１〜１０は、レーザー光が照射されることにより起電力を生じ、それぞれＧＮＤと
そのカソードが接続されている内部信号線との間に電圧を発生させる。
【００１７】
図２は、本発明の実施例１に係わる半導体集積回路装置の検査装置の構成を示すイメー
ジ図である。ここでは、一例として、上述した光電変換素子（Ｄｉ１〜１０）を有する半
導体集積回路装置にレーザー光を照射しながら故障解析を行う場合のレーザー発生装置２
１およびその制御に関わる部分を示した。
【００１８】
本発明の実施例１に係わる半導体集積回路装置の検査装置は、レーザー発生器２２およ
びレーザー走査器２３を有するレーザー発生装置２１、レーザー発生装置２１の制御信号
２４を生成するレーザーパルス制御装置２５、レーザーパルス制御装置２５を制御する制
御ＰＣ２６、測定対象となる解析デバイス２７を取り付けるテストボード２８、テストボ
ード２８を介して解析デバイス２７と信号を授受するテストヘッド２９、および故障解析
のためのテストパターン３０を生成し入力信号３１としてテストヘッド２９へ供給するＬ
ＳＩテスタ３２を備えている。
【００１９】
レーザー発生器２２はレーザーパルス制御装置２５からの第１の制御信号２４に基づい
てレーザー光を発生させ、レーザー走査器２３がこのレーザー光をレーザーパルス制御装
置２５からの第２の制御信号２４に基づいて解析デバイス２７の所望の位置、具体的には
図１に示したＤｉ１〜１０の位置に照射する。これにより、被測定回路１１の内部信号線
（被測定ノード）にテスト信号を直接入力することができる。
【００２０】
ＬＳＩテスタ３２は、レーザー光照射によって解析デバイス２７上の光電変換素子（Ｄ
ｉ１〜１０）に所望の電圧が発生することを前提として作成されたテストパターン３０を
入力信号３１としてテストヘッド２９へ供給する。そして、入力信号３１に対応する解析
デバイス２７からの出力信号を解析して故障箇所の特定などの故障解析を行う。
【００２１】
具体的な故障箇所特定方法としては、まず半導体デバイス設計時に被測定回路１１の内
部信号線に光電変換素子（Ｄｉ１〜１０）をあらかじめ付加した解析デバイス２７を準備
する。そして、その半導体集積回路装置を製造後、通常のＬＳＩテスタ３２にてテストパ
ターン３０を実行してＥＭＳ等の解析装置を用いて大まかな故障箇所の特定を行う。ここ
で検出した大まかな故障箇所周辺で関連する回路に着目し、ＣＡＤナビゲーション等を基
に故障箇所の検討、絞込みを行う。
【００２２】
次に、所望のレーザーパルスを発生させるようにレーザーパルス制御装置２５から制御
信号２４をレーザー発生器２２およびレーザー走査器２３へ入力し、解析デバイス２７の
Ｄｉ１〜１０へレーザー光を照射する。
【００２３】
レーザー光が照射されることでＤｉ１〜１０に発生する起電力を活用し、それらが接続
されている内部信号線にレベル・パルス入力（テスト信号）を行う。そして、これらのレ
ベル・パルス入力に対応して解析デバイス２７の出力パッドから出力される信号波形を確
認することで故障箇所の特定を行う。また、ＥＢテスタを利用し被測定回路１１ごとの故
障の有無を確認しながら進めて故障箇所の特定を行うこともできる。
【００２４】
上記実施例１によれば、半導体集積回路装置内の被測定回路１１に任意のテスト信号を
直接入力することができるので、デバイス故障箇所特定の解析時間を大幅に短縮すること
ができる。このため、半導体集積回路装置の開発期間の短縮および製造コストの低減を実
現することができる。
【実施例２】
【００２５】
図３は、本発明の実施例２に係わる半導体集積回路装置の検査装置の構成を示すイメー
ジ図である。ここでは、一例として、実施例１で示した半導体集積回路装置をウェハー状
態で故障解析する場合のレーザー光の制御に関わる部分を示した。測定対象となる被測定
回路１１の構成などは実施例１の図１と同様であるので、説明は省略し同じ符号を用いる
。
【００２６】
本発明の実施例２に係わる半導体集積回路装置の検査装置は、レーザー発生器４１が取
り付けられたテスターヘッド４２を有するテスタと、レーザー照射位置制御機構４３、レ
ーザー照射部４４、レーザー照射部４４からのレーザー光が通過する開口部４５を有する
プローブカード４６、およびウェハー４７を固定するウェハーステージ４８を有するプロ
ーバーと、レーザー制御装置４９、本体制御コントローラ５０、およびレーザー使用信号
情報入力装置５１を有する制御装置とを備えている。
【００２７】
レーザー制御装置４９の第１の出力は第１の制御信号５２としてレーザー発生器４１に
供給され、レーザー制御装置４９の第２の出力は本体制御コントローラ５０の第１の入力
に供給され、本体制御コントローラ５０の第２の入力にはレーザー使用信号情報入力装置
５１の出力が入力され、本体制御コントローラ５０の出力は第２の制御信号５３としてレ
ーザー照射位置制御機構４３に供給されている。
【００２８】
レーザー発生器４１はレーザー制御装置４９からの第１の制御信号５２に基づいてレー
ザー光を発生させ、レーザー照射位置制御機構４３がこのレーザー光を本体制御コントロ
ーラ５０からの第２の制御信号５３に基づいてレーザー照射部４４を介してウェハー４７
上の所望の位置、具体的には図１に示したＤｉ１〜１０の位置に照射する。これにより、
被測定回路１１の内部信号線（被測定ノード）にテスト信号を直接入力することができる
。
【００２９】
実際のウェハーテストを行う際には、被測定ノードに固定レベルもしくは低周波のパル
ス信号（ウェハーテストにおいては、通常、高速な信号による動作テストは現実的ではな
い。）を生成するような第１の制御信号５２をレーザー制御装置４９から供給し、レーザ
ー発生器４１にてレーザー光を生成する。
【００３０】
そして、対応する被測定ノードの位置情報をあらかじめレーザー使用信号情報入力装置
５１から入力しておき、第１の制御信号５２に同期して本体制御コントローラ５０から第
２の制御信号５３を供給してレーザー照射位置制御機構４３で照射位置を決定し、レーザ
ー照射部４４からレーザー光をプローブカード４６の開口部４５を通してウェハー４７上
のＤｉ１〜１０に照射する。
【００３１】
照射されたレーザー光によってＤｉ１〜１０にて発生する起電力を利用して、被測定ノ
ードに固定レベルの電圧または低周波のパルス入力を行い、デバイスの制御、テストを実
行する。
【００３２】
上記実施例２によれば、ウェハー状態での故障箇所の特定、故障解析ができるので、開
発工程の早い段階で回路故障などのフィードバックができ、半導体集積回路装置の開発期
間のさらなる短縮を実現することができる。
【００３３】
また、上記実施例２によれば、ウェハーテストでのみ使用されるテスト用の縮小パッド
（例えば、図１のＯＰ７。）に光電変換素子（Ｄｉ１０）を設けることでパッド面積をよ
り小さくすることができるので、チップサイズを縮小でき、製造コストのさらなる低減を
実現することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施例１に係わる半導体集積回路装置を示す回路ブロック図。
【図２】本発明の実施例１に係わる半導体集積回路装置の検査装置の構成を示すイメージ図。
【図３】本発明の実施例２に係わる半導体集積回路装置の検査装置の構成を示すイメージ図。
【符号の説明】
【００３５】
１１  被測定回路
２１  レーザー発生装置
２２  レーザー発生器
２３  レーザー走査器
２４  制御信号
２５  レーザーパルス制御装置
２６  制御ＰＣ
２７  解析デバイス
２８  テストボード
２９  テストヘッド
３０  テストパターン
３１  入力信号
３２  ＬＳＩテスタ
【図１】
2010027687.tif 000003
【図２】
2010027687.tif 000004
【図３】
2010027687.tif 000005