(57)【要約】【課題】従来は制御装置側で行なっていた判定処理を計測モジュール側で行なえるようにして、トータルのテスト時間を短縮できるようにした半導体テスト装置を提供する。【解決手段】制御装置（ＴＳＣ）と複数の計測モジュール（ＭＭ１，ＭＭ２）とを備えた半導体テスト装置において、測定結果の判定をする前に測定結果を加工するために用いる変換式を予め制御装置側で計測モジュール側のＣＰＵが実行できる形態の変換式に分解して計測モジュールへ渡しておいて、各計測モジュールがテスト項目に応じて測定した結果を、モジュール側で変換式を用いて加工して判定を行ない、全テスト終了後に判定結果および測定結果を制御装置が読み出すようにした。【選択図】図３
2010175470.tif 000002
【特許請求の範囲】
【請求項１】
装置全体を制御する制御装置と、該制御装置と通信可能に接続され測定対象の半導体装置に対して電圧、電流または信号を印加して電流または電圧を測定する機能および測定対象の半導体装置から出力される信号を識別する機能を有する複数の計測実行手段と、を備えた半導体テスト装置であって、
前記制御装置は、測定結果を判定し易い形態に加工するために用いる変換式を前記計測実行手段側のマイクロプロセッサが実行できる変換式に分解する変換式分解手段を備え、
前記複数の計測実行手段は、前記分解された変換式を用いて測定結果を加工する変換式実行手段と、前記変換式実行手段で加工されたデータに基づいて判定を行なう判定手段と、を備え、
前記制御装置の前記変換式分解手段によって分解された変換式は、テストを開始する前に予め前記制御装置から前記複数の計測実行手段へ送られて計測実行手段内に格納されることを特徴とする半導体テスト装置。
【請求項２】
前記複数の計測実行手段による測定および判定は互いに並行して実施されることを特徴とする請求項１に記載の半導体テスト装置。
【請求項３】
前記判定手段によって得られた判定結果は、テスト終了後に前記複数の計測実行手段から前記制御装置へ送られることを特徴とする請求項１または２に記載の半導体テスト装置。
【請求項４】
前記計測実行手段の前記判定手段によって得られた判定結果は、待機命令の実行中、測定対象の半導体装置へのテストパターンの入力実施中、またはセトリング待ち中に、当該計測実行手段から前記制御装置へ送られることを特徴とする請求項１または２に記載の半導体テスト装置。
【請求項５】
前記計測実行手段の前記判定手段における判定処理で正常な測定結果が得られなかった場合に当該計測実行手段は前記制御装置へ割込みを行ない、計測を中止することを特徴とする請求項１〜４のいずれかに記載の半導体テスト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路（ＩＣ，ＬＳＩ）を試験する半導体テスト装置に関し、特に、テスト装置全体を制御する制御装置と試験対象のＩＣやＬＳＩに対するテストを実行する計測モジュールとからなる半導体テスト装置（半導体テスタ）における処理の高速化に関するものである。
【背景技術】
【０００２】
ＩＣテスタは、試験対象のＩＣやＬＳＩ（以下、被測定デバイスと称する）の仕様に応じて、各種ＤＣテストやファンクションテストなど様々な試験を行う。そこで、装置全体としての効率を高めるため、図７に示すように、テストの内容に応じて役割を分担した複数の計測モジュールＭＭ１，ＭＭ２……を設けて、制御装置ＴＳＣからの命令に従ってそれぞれ被測定デバイスＤＵＴに対して所定のテストを実施し、計測モジュールによる測定結果は制御装置へ送って判定するように構成されている。
【０００３】
ここで、制御装置と計測モジュールとからなる半導体テスタにおける従来の処理の手順を、図８のフローチャートを用いて説明する。
【０００４】
先ず、制御装置ＴＳＣから計測モジュールに対して設定命令を送る（ステップＳ１）。次に、命令を受けた計測モジュールがテストの準備としての設定処理を行う（ステップＳ２）。その後、制御装置ＴＳＣから計測モジュールに対して測定開始命令を送る（ステップＳ３）。続いて、命令を受けた計測モジュールが被測定デバイスに対して測定を行う（ステップＳ４）。
【０００５】
その後、計測モジュールが測定結果を制御装置ＴＳＣへ返すわけであるが、このとき制御装置ＴＳＣが各計測モジュールに対してモジュール内のメモリから測定結果の読出し処理を順次行うことで測定結果を取得する（ステップＳ５）。それから、制御装置ＴＳＣが取得した測定値をユーザーが指定した変換式に従って変換してデータを加工し、加工されたデータを用いて判定を行う（ステップＳ６）。なお、ＩＣの試験に際しては、一般に複数のテストを行うので、上記のような処理がテストの数だけ繰り返し実行されることとなる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−３３２７７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述した半導体テスタにおける従来の処理方法にあっては、制御装置ＴＳＣによる複数の計測モジュールからの測定結果の読み出しを一度に行わずに、複数回の読出し処理で行うようにしているためテスト時間が長くなる。しかも、測定結果の読出し処理は、制御装置ＴＳＣにおける通信開始のための前準備、制御装置ＴＳＣによる実質的な読出し処理、制御装置ＴＳＣにおける通信の後処理に分けることができ、これらの処理のうち読出し処理に要する時間の割合は比較的少なく、通信の前後の処理（通信のオーバーヘッド）に時間がかかっていた。そのため、読出し回数が多いほど読出し処理に要する時間が長くなることになる。
【０００８】
さらに、従来の処理方法にあっては、測定結果が正しいかどうかの判定処理を制御装置ＴＳＣにおいて順番に行なっているため、トータルのテスト時間が長くなってしまうという課題がある。そこで、判定処理を計測モジュール側で行うことも考えられるが、上記判定処理においては、先ず受信した測定結果をテスト項目に応じてそれぞれユーザーが指定した所定の変換式で変換処理をしてデータを加工してから判定を行なっており、変換式は計測モジュールの種類やテストの種類によって異なっている。しかも、判定処理を計測モジュール側で行うようにするには、モジュール側のファームウェアで実現しなければならないと考えられていたので、実現が非常に困難であった。
【０００９】
この発明は上記のような課題に着目してなされたものでその目的とするところは、従来は制御装置側で行なっていた判定処理を計測モジュール側で行なえるようにして、トータルのテスト時間を短縮できるようにした半導体テスト装置を提供することにある。
【００１０】
この発明の他の目的は、計測モジュール側で蓄積されている測定結果および判定結果の制御装置側への送信を、測定処理の実行中に所定の処理と並行して実行することによりテスト時間を短縮できるようにした半導体テスト装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため請求項１に記載の発明は、
装置全体を制御する制御装置と、該制御装置と通信可能に接続され測定対象の半導体装置に対して電圧、電流または信号を印加して電流または電圧を測定する機能および測定対象の半導体装置から出力される信号を識別する機能を有する複数の計測実行手段と、を備えた半導体テスト装置において、
前記制御装置は、測定結果を判定し易い形態に加工するために用いる変換式を前記計測実行手段側のマイクロプロセッサが実行できる変換式に分解する変換式分解手段を備え、
前記複数の計測実行手段は、前記分解された変換式を用いて測定結果を加工する変換式実行手段と、前記変換式実行手段で加工されたデータに基づいて判定を行なう判定手段と、を備え、
前記制御装置の前記変換式分解手段によって分解された変換式は、テストを開始する前に予め前記制御装置から前記複数の計測実行手段へ送られて計測実行手段内に格納されるように構成した。
【００１２】
上記した構成によれば、従来は制御装置側で行なっていた判定処理を計測実行手段（計測モジュール）側で行なうため、制御装置側で測定結果に基づく判定を行なう場合に比べてトータルのテスト時間を短縮することができる。
【００１３】
請求項２に記載の発明は、請求項１に記載の半導体テスト装置において、前記複数の計測実行手段による測定および判定は互いに並行して実施されるようにした。これにより、各計測実行手段が計測および測定結果に基づく判定を順番に行なう場合に比べてトータルのテスト時間を短縮することができる。
【００１４】
請求項３に記載の発明は、請求項１または２に記載の半導体テスト装置において、前記判定手段によって得られた判定結果は、テスト終了後に前記複数の計測実行手段から前記制御装置へ送られるようにした。これにより、制御装置は判定処理を行なう必要がないとともに、判定結果を１回の通信処理で送ることができるため、通信の前処理および後処理に要する時間も少なくて済むので、テスト時間を短縮することができる。
【００１５】
請求項４に記載の発明は、請求項１または２に記載の半導体テスト装置において、前記計測実行手段の前記判定手段によって得られた判定結果は、待機命令の実行中、測定対象の半導体装置へのテストパターンの入力実施中、またはセトリング待ち中に、当該計測実行手段から前記制御装置へ送られるようにした。これにより、計測実行手段による計測終了後に判定結果を送る必要がないため、さらにテスト時間を短縮することができる。
【００１６】
請求項５に記載の発明は、請求項１〜４いずれかに記載の半導体テスト装置において、前記計測実行手段の前記判定手段における判定処理で正常な測定結果が得られなかった場合に当該計測実行手段は前記制御装置へ割込みを行ない、計測を中止するようにした。これにより、フェイルが発生した以降に無駄な計測処理が行なわれるのを回避することができる。
【発明の効果】
【００１７】
本発明によれば、制御装置と複数の計測モジュールとを備えた半導体テスト装置において、従来は制御装置側で行なっていた判定処理を計測モジュール側で行なえるようにして、トータルのテスト時間を短縮できるという効果がある。
【図面の簡単な説明】
【００１８】
【図１】本発明を適用して好適な半導体テスト装置の一実施例の概略構成を示す全体構成図である。
【図２】本発明を適用した計測モジュールにおける発明の要部を示すブロック図である。
【図３】実施例の半導体テスタにおけるテストコントローラと計測モジュールとによる半導体テストの実行手順を示すフローチャートである。
【図４】計測モジュールにおける半導体テストの実行手順を示すフローチャートである。
【図５】テストコントローラにおける半導体テストの実行手順を示すフローチャートである。
【図６】他の実施例における半導体テストの実行手順を示すフローチャートである。
【図７】従来の半導体テスト装置の一実施例の概略構成を示す全体構成図である。
【図８】従来の半導体テスタにおけるテストコントローラと計測モジュールとによる半導体テストの実行手順を示すフローチャートである。
【発明を実施するための形態】
【００１９】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００２０】
本実施例の半導体テスト装置は、図１に示すように、テスト装置全体を制御する制御装置としてのテストコントローラＴＳＣと、テストの内容に応じて役割を分担した複数の計測モジュールＭＭ１，ＭＭ２……とを備える。テストコントローラＴＳＣと計測モジュールＭＭ１，ＭＭ２……とは、バスＢＵＳにより接続されており、計測モジュールＭＭ１，ＭＭ２……は、テストコントローラＴＳＣからの命令に従ってそれぞれ被測定デバイスＤＵＴに対して電圧や電流、信号を印加して電流や電圧を測定したり被測定デバイスから出力される信号をリアルタイムで判別するとともに、ＴＳＣからの要求に応じて測定結果および後述の判定結果をＴＳＣへ送るように構成されている。
【００２１】
また、図示しないが、テストコントローラＴＳＣには、ＴＳＣに対する指令を入力するための操作ターミナルが接続されている。なお、本明細書においては、プリント配線基板上にＩＣや素子などが実装されて所望の機能を有する回路として動作するように構成されたハードウェアにソフトウェアが組み合わされることで所望の機能を有する回路として動作するように構成されたものをモジュールと称する。
【００２２】
本実施例の半導体テスト装置においては、測定結果が正しいかどうかすなわち被測定デバイスの仕様に定められている値を満たしているか否かの判定が容易に行えるように測定データを加工するため、ユーザーにより指定された変換式を、計測モジュール側のＣＰＵ（マイクロプロセッサ）が実行できる形態に分解する変換式分解手段１１が、テストコントローラＴＳＣに設けられている。一方、計測モジュールＭＭ１，ＭＭ２……には、上記変換式分解手段１１によって分解された変換式に従って測定データを判定処理に適したデータに加工する変換式実行手段１２が設けられている。
【００２３】
ここで、変換式の分解とはどのようなものか、具体例をあげて簡単に説明する。例えば、変換式が、変換結果＝｛（測定値／２）＋１｝＊５のように、式中に複数の項を有していたとしてもモジュール側のＣＰＵがそれを処理できるように、変換式を、
変換結果＝測定値／２
新変換結果＝上記変換結果＋１
新変換結果＝上記変換結果＊５
のように分解する。本実施例においては、上記変換式の分解をテストコントローラＴＳＣが行なうようにしている。
【００２４】
なお、上記変換式分解手段１１および変換式実行手段１２は、それぞれＣＰＵが解読して実行可能な命令群からなるプログラムによって構成することができる。また、上記変換式分解手段１１によって分解された変換式は、バスＢＵＳを介してテストコントローラＴＳＣからその変換式に対応した測定を実行する計測モジュールＭＭ１，ＭＭ２……へ伝送され、予め各モジュール内部のソフトウェアに組み込まれるようになっている。
【００２５】
次に、本実施例の半導体テスタにおけるテストコントローラＴＳＣと計測モジュールとによる半導体テストの実行手順を、図３のフローチャートを用いて説明する。なお、図３の処理が開始される前に、上記変換式分解手段１１によって分解された変換式は、対応する計測モジュールＭＭ１，ＭＭ２……へ伝送されているものとする。
【００２６】
テストが開始されると、先ず、テストコントローラＴＳＣから計測モジュールに対して設定命令を送る（ステップＳ１）。なお、この設定命令はブロードキャスト命令であって、複数の計測モジュールに対して同時に発行される。次に、命令を受けた計測モジュールが設定処理を行う（ステップＳ２）。計測モジュールにおける設定処理が終了すると、モジュールはテストコントローラＴＳＣへ設定終了を知らせる。
【００２７】
その後、テストコントローラＴＳＣから計測モジュールに対して測定開始命令と変換命令および判定命令を送る（ステップＳ３）。なお、これらの命令もブロードキャスト命令であって、複数の計測モジュールに対して同時に発行される。続いて、命令を受けた計測モジュールが被測定デバイスＤＵＴに対して測定処理と測定データの変換処理および判定処理を行う（ステップＳ４）。これらの処理は、複数の計測モジュールにおいて並行して実行される。
【００２８】
従って、計測モジュール側での処理時間は、判定処理をしない従来のテスト装置に比べて多少長くなるものの、測定終了後に複数の計測モジュールから吸い上げた測定結果に基づいて、テストコントローラＴＳＣで順次判定処理を行う従来装置よりもトータルのテスト時間を大幅に短縮することができる。
【００２９】
図２には、ステップＳ４における計測モジュールのより詳しい内容が示されている。図２に示されているように、ステップＳ４では、モジュール内の測定部２１で測定を行い、変換部２２がその測定結果を、テストコントローラＴＳＣで分解されて送られて来た前記複数の変換式の個数分だけ演算を行なって変換する。そして、一連の演算が終了したなら変換結果を判定部２３へ渡して、例えば被測定デバイスの仕様で規定されている上限値や下限値と比較して判定処理を行う。ステップＳ４でのこれらの処理が終了すると計測モジュールは、テストコントローラＴＳＣへ測定終了を割込みで知らせる（ステップＳ５）。また、測定結果および判定結果は、メモリ２４に格納される。
【００３０】
一方、判定処理で正常な測定結果が得られなかった場合には、計測モジュールは、テストコントローラＴＳＣへフェイル割込みを送る（ステップＳ６）。また、計測モジュールは、ステップＳ６のフェイル割込みを行なった場合には、それ以降のテストの実行を中止する。これにより、フェイルが発生した以降に無駄な計測処理が行なわれるのを回避することができる。
【００３１】
上記のようにして１つの項目のテストが終了すると、上記ステップＳ１〜Ｓ５（Ｓ６）からなる一連の処理を、実行したいテストの数だけ繰り返す（ステップＳ７）。そして、すべての項目のテストが終了すると、テストコントローラＴＳＣがすべての計測モジュールＭＭ１，ＭＭ２……のメモリから測定結果と判定結果を読み込む処理を実行する（ステップＳ８）。
【００３２】
本実施例においては、ステップＳ８を実行した時点で、テストコントローラＴＳＣが被測定デバイスに関する判定結果を直ちに知ることができるようになる。また、本実施例を適用すると、測定結果と判定結果の読出しを一括で行えるため、テストコントローラＴＳＣにおける通信処理のための前処理と後処理がそれぞれ１回ずつで済むため、テスト時間が短縮されるという利点がある。
【００３３】
図４には上記流れに従った処理を実行する場合の各計測モジュールにおける処理手順が、図５にはテストコントローラＴＳＣにおける処理手順が示されている。図３に示されている処理と対応する処理には同一の符号を付してある。ところで、図５に示されている方式は、すべてのテストが終了した段階でテストコントローラＴＳＣが計測モジュールＭＭ１，ＭＭ２……から測定結果と判定結果を吸い上げる方式である。このような方式の場合、結果の吸い上げがテストの処理と別個に行なわれるため、ＴＳＣ側で判定を行なう従来方式に比べて判定に要する時間は短縮できるものの、すべての結果を吸い上げるのに要する時間だけ実質的なテスト時間が長くなる。
【００３４】
図６には、上記実施例よりもさらにテスト時間を短縮可能にする処理手順を示す。この実施例は、計測モジュールＭＭ１，ＭＭ２……から測定結果と判定結果を読み出す処理を、各計測モジュールにおける処理実行中に他の処理と並行して行うようにしたものである。これにより、すべてのテスト終了後に測定結果と判定結果を吸い上げる図５の方式に比べて、さらに実質的なテスト時間を短縮することができる。
【００３５】
なお、ここで、「他の処理」とは、被測定デバイスの都合で待たされる“ｗａｉｔ”文（待機命令）の実行中、ファンクションテストにおける被測定デバイスへのテストパターンの入力実施中、モジュールに設けられているリレーの切替えなどのモジュール制御のセトリング待ち中、などがある。
【００３６】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではない。例えば前記実施例では、テストコントローラＴＳＣ内の変換式分解手段１１はユーザーにより指定された変換式を計測モジュール側のＣＰＵが実行できる形態の変換式に分解するとしたが、この分解には上記狭義の分解の他に計測モジュール側のＣＰＵが実行できる形態の変換式に変形する場合も含まれる。
【符号の説明】
【００３７】
１１  変換式分解手段
１２  変換式実行手段
２１  測定部
２２  変換部
２３  判定部
ＴＳＣ  テストコントローラ（制御装置）
ＭＭ１，ＭＭ２  計測モジュール
【図１】
2010175470.tif 000003
【図２】
2010175470.tif 000004
【図３】
2010175470.tif 000005
【図４】
2010175470.tif 000006
【図５】
2010175470.tif 000007
【図６】
2010175470.tif 000008
【図７】
2010175470.tif 000009
【図８】
2010175470.tif 000010