(57)【要約】【課題】ＭＥＭＳ構造体と半導体基板との間の寄生容量を低減させるＭＥＭＳデバイスを提供する。【解決手段】半導体基板１０上に絶縁層を介して形成された固定電極２０と可動電極２６とを有するＭＥＭＳ構造体３０が備えられたＭＥＭＳデバイス１であって、固定電極２０の下方の半導体基板１０にウェル１３が形成されており、固定電極２０に正の電圧が印加されウェル１３がｐ型ウェルである。そして、ウェル１３が空乏状態となるようにウェル１３には電圧が印加されている。この電圧はウェル１３が空乏状態を維持する電圧となっている。【選択図】図１
2010214588.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するＭＥＭＳ構造体が備えられたＭＥＭＳデバイスであって、
前記固定電極の下方の前記半導体基板にウェルが形成されており、前記固定電極に正の電圧が印加される場合には前記ウェルがｐ型ウェルであり、前記固定電極に負の電圧が印加される場合には前記ウェルがｎ型ウェルであることを特徴とするＭＥＭＳデバイス。
【請求項２】
請求項１に記載のＭＥＭＳデバイスにおいて、
前記ウェルが空乏状態となるように前記ウェルに電圧が印加されていることを特徴とするＭＥＭＳデバイス。
【請求項３】
請求項２に記載のＭＥＭＳデバイスにおいて、
前記半導体基板がｐ型基板で前記ウェルがｎ型ウェルであって、
前記ＭＥＭＳ構造体のバイアス電圧をＶｐ、前記ＭＥＭＳ構造体の下方の前記ウェルに印加する電圧をＶwell、前記ウェルに反転層が生ずるしきい値電圧をＶth、としたとき、
Ｖｐ＜０、Ｖwell≧０、かつ、０＜｜Ｖｐ−Ｖwell｜＜｜Ｖth｜、を満足することを特徴とするＭＥＭＳデバイス。
【請求項４】
請求項２に記載のＭＥＭＳデバイスにおいて、
前記半導体基板がｎ型基板で前記ウェルがｐ型ウェルであって、
前記ＭＥＭＳ構造体のバイアス電圧をＶｐ、前記ＭＥＭＳ構造体の下方の前記ウェルに印加する電圧をＶwell、前記ウェルに反転層が生ずるしきい値電圧をＶth、としたとき、
Ｖｐ＞０、Ｖwell≦０、かつ、０＜｜Ｖｐ−Ｖwell｜＜｜Ｖth｜、を満足することを特
徴とするＭＥＭＳデバイス。
【請求項５】
半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するＭＥＭＳ構造体が備えられたＭＥＭＳデバイスであって、
前記固定電極の下方の前記半導体基板に前記半導体基板と同極性のウェルが形成されており、
前記半導体基板内にて前記ウェルを取り囲み、前記ウェルと逆極性を有する分離用ウェルが形成され、
前記ウェルと前記分離用ウェルの間、または前記分離用ウェルと前記半導体基板の間が逆バイアスになるように構成されていることを特徴とするＭＥＭＳデバイス。
【請求項６】
請求項５に記載のＭＥＭＳデバイスにおいて、
前記半導体基板がｐ型基板で前記ウェルがｐ型ウェル、前記分離用ウェルがｎ型ウェルであって、
前記ＭＥＭＳ構造体のバイアス電圧をＶｐ、前記ＭＥＭＳ構造体の下方の前記ウェルに印加する電圧をＶwell、前記ウェルに反転層が生ずるしきい値電圧をＶth、としたとき、
Ｖｐ＞０、かつ、０＜Ｖｐ−Ｖwell＜Ｖth、を満足することを特徴とするＭＥＭＳデバ
イス。
【請求項７】
請求項５に記載のＭＥＭＳデバイスにおいて、
前記半導体基板がｎ型基板で前記ウェルがｎ型ウェル、前記分離用ウェルがｐ型ウェルであって、
前記ＭＥＭＳ構造体のバイアス電圧をＶｐ、前記ＭＥＭＳ構造体の下方の前記ウェルに印加する電圧をＶwell、前記ウェルに反転層が生ずるしきい値電圧をＶth、としたとき、
Ｖｐ＜０、かつ、０＜Ｖｐ−Ｖwell＜Ｖth、を満足することを特徴とするＭＥＭＳデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板にＭＥＭＳ構造体を備えたＭＥＭＳデバイスに関する。
【背景技術】
【０００２】
近年、ＭＥＭＳ（Micro  Electro  Mechanical  System）技術を用いて製作された、ＭＥＭＳデバイスが注目されている。ＭＥＭＳデバイスは、微小なＭＥＭＳ構造体を半導体基板上に製作し、センサ、振動子などの用途として利用されている。このＭＥＭＳ構造体には固定電極と可動電極が設けられ、可動電極の撓みを利用して固定電極に生ずる静電容量などを検出することでＭＥＭＳデバイスとしての特性を得ている。
【０００３】
一般に、ＩＣなどの回路配線などにおいて寄生容量を含む場合があり、これがＩＣなどの電気特性に悪影響を及ぼすことが知られている。この寄生容量はＭＥＭＳデバイスにおいても生じており、寄生容量による電気特性への影響は、ＭＥＭＳ構造体における電極間の狭小化および適用周波数の高周波化などに伴い顕著となっている。
半導体基板上に極めて薄い酸化膜や窒化膜を形成し、その上に直接ＭＥＭＳ構造体が形成される表面ＭＥＭＳ製法で製作されたＭＥＭＳ構造体は、構造体の占有面積がわずかであっても半導体基板との間に寄生容量が形成されやすい。
特に可動電極の機械的変位により発生する容量変位を検出する静電型のＭＥＭＳデバイスの場合、出力信号は非常に微弱であり、また、容量変位の絶対値が寄生容量に対して充分に大きくないため、寄生容量の影響を受けやすい。
また、この寄生容量が大きく、基板表面の抵抗が低い場合、または基板と電極との対向容量が大きい場合などには、基板表面に励起されたキャリアを介して信号が本来の経路以外から漏洩しやすい。
【０００４】
例えば、図１６に示すような、半導体基板１１０上に酸化膜１１１、窒化膜１１２が形成され、その上にＭＥＭＳ構造体が形成されたＭＥＭＳデバイスが知られている。このＭＥＭＳデバイスには固定電極と可動電極を備え、固定電極として入力側電極１１３、出力側電極１１４、駆動電極１１５、可動電極として入力側電極１１３に接続された可動部１１６が設けられている。
このような構造のＭＥＭＳデバイスでは、入力側電極１１３から出力側電極１１４へ半導体基板１１０の表面を介して高周波信号が漏洩することがある。
このことを解決するために、特許文献１には、振動子素子（ＭＥＭＳ構造体）の下部電極をまとめて共通に接続することにより、高周波信号配線の占める基板上の面積を少なくし、高周波信号の基板への漏洩量を低減する内容が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１７４１７４号公報（５頁、７〜１１行）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のようにＭＥＭＳ構造体の占有面積を削減することは、寄生容量を低減させる有効な方法であるが、設計上・製造上の制約により占有面積の削減が困難な場合がある。このため、ＭＥＭＳ構造体の占有面積を削減できない場合には、寄生容量に起因するＭＥＭＳデバイスの特性への弊害が生じている。
本発明は、上記課題を解決するために成されたものであり、その目的は、ＭＥＭＳ構造体と半導体基板との間の寄生容量を低減させるＭＥＭＳデバイスを提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のＭＥＭＳデバイスは、半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するＭＥＭＳ構造体が備えられたＭＥＭＳデバイスであって、前記固定電極の下方の前記半導体基板にウェルが形成されており、前記固定電極に正の電圧が印加される場合には前記ウェルがｐ型ウェルであり、前記固定電極に負の電圧が印加される場合には前記ウェルがｎ型ウェルであることを特徴とする。
【０００８】
この構成によれば、ＭＥＭＳ構造体における固定電極の下方の半導体基板にウェルが形成され、ＭＥＭＳ構造体の固定電極に正の電圧が印加される場合にはウェルがｐ型ウェルで、ＭＥＭＳ構造体の固定電極に負の電圧が印加される場合にはウェルがｎ型ウェルとしている。
このように、ウェルを形成することでウェルを形成した半導体基板表面が空乏状態となり、空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、ＭＥＭＳ構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、ＭＥＭＳデバイスの特性を安定化することができる。
【０００９】
また、上記本発明のＭＥＭＳデバイスにおいて、前記ウェルが空乏状態となるように前記ウェルに電圧が印加されていることが望ましい。
【００１０】
この構成によれば、固定電極の下方の半導体基板に形成されたウェルが空乏状態となるようにウェルに電圧が印加されている。
固定電極に絶対値で大きな電圧を印加したときにウェルの半導体基板表面に反転層が生じ電子が励起される。この状態では空乏容量によらず、半導体基板表面での信号漏洩が生じやすくなる。このため、固定電極に印加される電圧からウェルが空乏状態となる電圧を引いた値の電圧をウェルに印加すれば、ウェルは空乏状態を維持することができ、ウェルの半導体基板表面に反転層が生じ電子が励起されることを防止することができる。
このように、ウェルが空乏状態を維持することができるので、ＭＥＭＳ構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、ＭＥＭＳデバイスの特性を安定化することができる。
【００１１】
また、本発明のＭＥＭＳデバイスにおいて、前記半導体基板がｐ型基板で前記ウェルがｎ型ウェルであって、前記ＭＥＭＳ構造体のバイアス電圧をＶｐ、前記ＭＥＭＳ構造体の下方の前記ウェルに印加する電圧をＶwell、前記ウェルに反転層が生ずるしきい値電圧をＶth、としたとき、Ｖｐ＜０、Ｖwell≧０、かつ、０＜｜Ｖｐ−Ｖwell｜＜｜Ｖth｜、を満足することが望ましい。
【００１２】
このように上記の条件を満足することで、半導体基板がｐ型基板でウェルがｎ型ウェルの場合に、固定電極の下方の半導体基板に形成されたウェルが空乏状態となる。そして、ウェルに生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、ＭＥＭＳ構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、ＭＥＭＳデバイスの特性を安定化することができる。
【００１３】
また、本発明のＭＥＭＳデバイスにおいて、前記半導体基板がｎ型基板で前記ウェルがｐ型ウェルであって、前記ＭＥＭＳ構造体のバイアス電圧をＶｐ、前記ＭＥＭＳ構造体の下方の前記ウェルに印加する電圧をＶwell、前記ウェルに反転層が生ずるしきい値電圧をＶth、としたとき、Ｖｐ＞０、Ｖwell≦０、かつ、０＜｜Ｖｐ−Ｖwell｜＜｜Ｖth｜、を満足することが望ましい。
【００１４】
このように上記の条件を満足することで、半導体基板がｎ型基板でウェルがｐ型ウェルの場合に、固定電極の下方の半導体基板に形成されたウェルが空乏状態となる。そして、ウェルに生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、ＭＥＭＳ構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、ＭＥＭＳデバイスの特性を安定化することができる。
【００１５】
また、上記本発明のＭＥＭＳデバイスにおいて、半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するＭＥＭＳ構造体が備えられたＭＥＭＳデバイスであって、前記固定電極の下方の前記半導体基板に前記半導体基板と同極性のウェルが形成されており、前記半導体基板内にて前記ウェルを取り囲み、前記ウェルと逆極性を有する分離用ウェルが形成され、前記ウェルと前記分離用ウェルの間、または前記分離用ウェルと前記半導体基板の間が逆バイアスになるように構成されていることを特徴とする。
【００１６】
この構成によれば、半導体基板とウェルの電位を切り離すことができ、絶対値において高い電圧でＭＥＭＳ構造体を稼動させることが可能となり、ＭＥＭＳ構造体と半導体基板との間の寄生容量を低減させることができる。また、このような構成を採用すれば、ウェルの電位が半導体基板の電位に影響を与えないことから、ＭＥＭＳ構造体とＩＣなどの回路とを一体化して利用することが容易となる。
【００１７】
また、本発明のＭＥＭＳデバイスにおいて、前記半導体基板がｐ型基板で前記ウェルがｐ型ウェル、前記分離用ウェルがｎ型ウェルであって、前記ＭＥＭＳ構造体のバイアス電圧をＶｐ、前記ＭＥＭＳ構造体の下方の前記ウェルに印加する電圧をＶwell、前記ウェルに反転層が生ずるしきい値電圧をＶth、としたとき、Ｖｐ＞０、かつ、０＜Ｖｐ−Ｖwell＜Ｖth、を満足することが望ましい。
【００１８】
このように上記の条件を満足することで、半導体基板がｐ型基板でウェルがｐ型ウェル、分離用ウェルがｎ型ウェルの場合に、固定電極の下方の半導体基板に形成されたウェルが空乏状態となる。そして、ウェルに生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、ＭＥＭＳ構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、ＭＥＭＳデバイスの特性を安定化することができる。
【００１９】
また、本発明のＭＥＭＳデバイスにおいて、前記半導体基板がｎ型基板で前記ウェルがｎ型ウェル、前記分離用ウェルがｐ型ウェルであって、前記ＭＥＭＳ構造体のバイアス電圧をＶｐ、前記ＭＥＭＳ構造体の下方の前記ウェルに印加する電圧をＶwell、前記ウェルに反転層が生ずるしきい値電圧をＶth、としたとき、Ｖｐ＜０、かつ、０＜Ｖｐ−Ｖwell＜Ｖth、を満足することが望ましい。
【００２０】
このように上記の条件を満足することで、半導体基板がｎ型基板でウェルがｎ型ウェル、分離用ウェルがｐ型ウェルの場合に、固定電極の下方の半導体基板に形成されたウェルが空乏状態となる。そして、ウェルに生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、ＭＥＭＳ構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、ＭＥＭＳデバイスの特性を安定化することができる。
【図面の簡単な説明】
【００２１】
【図１】第１の実施形態におけるＭＥＭＳデバイスの構成を示し、（ａ）はＭＥＭＳデバイスの部分模式平面図、（ｂ）は（ａ）のＡ−Ａ断線に沿う部分模式断面図。
【図２】第１の実施形態におけるＭＥＭＳデバイスの製造工程を示す模式部分断面図。
【図３】第１の実施形態におけるＭＥＭＳデバイスの製造工程を示す模式部分断面図。
【図４】第１の実施形態におけるＭＥＭＳデバイスの製造工程を示す模式部分断面図。
【図５】変形例１におけるＭＥＭＳデバイスの構成を示す部分模式断面図。
【図６】変形例１におけるＶｐとＶwellとの差（Ｖｐ−Ｖwell）とＭＥＭＳ構造体とウェル間の容量Ｃとの関係を示すグラフ。
【図７】変形例２におけるＭＥＭＳデバイスの構成を示す部分模式断面図。
【図８】変形例２におけるＶｐとＶwellとの差（Ｖｐ−Ｖwell）とＭＥＭＳ構造体とウェル間の容量Ｃとの関係を示すグラフ。
【図９】第２の実施形態におけるＭＥＭＳデバイスの構成を示し、（ａ）はＭＥＭＳデバイスの部分模式平面図、（ｂ）は（ａ）のＢ−Ｂ断線に沿う部分模式断面図。
【図１０】第２の実施形態におけるＭＥＭＳデバイスの製造工程を示す模式部分断面図。
【図１１】第２の実施形態におけるＭＥＭＳデバイスの製造工程を示す模式部分断面図。
【図１２】第２の実施形態におけるＭＥＭＳデバイスの製造工程を示す模式部分断面図。
【図１３】第３の実施形態におけるＭＥＭＳデバイスの構成を示し、（ａ）はＭＥＭＳデバイスの部分模式平面図、（ｂ）は（ａ）のＣ−Ｃ断線に沿う部分模式断面図。
【図１４】変形例３におけるＭＥＭＳデバイスの構成を示す部分模式断面図。
【図１５】変形例４におけるＭＥＭＳデバイスの構成を示す部分模式断面図。
【図１６】従来のＭＥＭＳデバイスにおける信号漏洩の状態を説明する説明図。
【発明を実施するための形態】
【００２２】
本発明の実施形態の説明に先立ち、発明の理解のために半導体基板に寄生容量が生じて信号が本来の経路以外からリークする原理について説明する。
まず、半導体に絶縁体を介して金属が形成されたキャパシタをモデルとして上記の現象を解説することができ、ｐ型半導体を用いたＭＯＳキャパシタを例にとり説明する。
ｐ型半導体を用いたＭＯＳキャパシタの容量−電圧特性において、ゲート電圧が負の場合には蓄積状態、ゲート電圧に正の電圧を加えた場合には空乏状態、ゲートに大きな正の電圧を加えた場合には反転状態となることが知られている。
蓄積状態では、基板表面にキャリア（正孔）が生じ基板表面付近の導体抵抗が下がり、横方向への信号漏洩が発生しやすくなる。
また空乏状態では、見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少し、基板表面付近にはキャリアが生じず、横方向への信号漏洩が起こりにくくなる。
さらに反転状態では、基板表面に反転層が生じ、ここに反対の符号を持ったキャリアが励起され、基板表面で横方向への信号漏洩が発生しやすくなる。
【００２３】
このように、空乏状態では、基板表面で横方向への信号漏洩が生じにくい。そして、ＭＥＭＳデバイスは一般に高い電圧で動作するため、反転層が生ずる電圧（しきい値電圧）値が高いほど基板表面での信号漏洩が起きにくくなる。
また、半導体基板にウェルが形成されていると、基板表面に電圧を印加した場合により高い印加電圧まで反転層が生じにくくなる。
ＭＯＳキャパシタにおける反転層が生ずる電圧はＭＯＳトランジスタのしきい値電圧導出式で表すことができる。ｐ型ウェルを用いた場合のしきい値電圧Ｖｔを式（１）に示す。
【００２４】
【数１】
2010214588.tif 000003
ここで、      ｋ：ボルツマン定数
Ｔ：温度
ｑ：電荷の絶対値
ＮA：アクセプタ濃度
ｎi：真性キャリア濃度
Ｃi：絶縁膜の単位面積あたりの容量
ε0：真空中の誘電率
εS：絶縁膜の比誘電率
この式によれば、反転が始まるしきい値電圧は半導体基板部分のアクセプタ濃度に依存することがわかる。アクセプタ濃度はウェルのキャリア濃度でほぼ近似できることから、キャリア濃度が大きいほど、高い電圧までＭＯＳキャパシタが空乏状態を維持することが可能であるのがわかる。
またウェルを形成せずにｐ型シリコン基板をそのまま使用した場合について考えると、基板のキャリア濃度がウェル形成時よりも小さくなるために、式（１）によれば反転層が生ずる電圧が低くなり、空乏状態で使用できる電圧範囲が狭くなることが理解できる。
この様に、ウェルを形成することで、より広い電圧範囲でＭＥＭＳデバイスへの寄生容量の削減が可能となる。
さらに、ウェルを形成する場合は用いる基板種類（ｐ型基板若しくはｎ型基板）によらず最適な基板構造をＭＥＭＳ構造体の固定電極下方に設けることが可能であり、用いる基板種類によらず寄生容量の抑圧が可能となる。
【００２５】
以上のように、半導体基板にウェルを形成することで、反転層の発生電圧を引き上げ、基板表面の信号漏洩を抑圧することができる。
なお、ｎ型半導体基板においても、ゲート電圧により蓄積状態、空乏状態、反転状態を生ずることが知られており、上記と同様に、空乏状態を利用することで寄生容量が減少し、基板表面付近にはキャリアが生じず、横方向への信号漏洩が起こりにくくなる。
【００２６】
次に、ＭＥＭＳ構造体の固定電極下方を空乏状態で動作させた場合の具体的なデバイスの特性について述べる。ここでは、一例としてＭＥＭＳ振動子へ適用した場合の効果について説明する。
上記の様に半導体基板を空乏状態でＭＥＭＳ振動子を動作させた場合、形成される寄生容量値が減少することから、これら寄生容量を介して通過する信号分が減少するため、共振ピークが急峻となる。
また、能動回路と接続して発振回路を構成する場合、ＭＥＭＳ振動子に含まれる寄生容量は等価的にトランジスタに含まれる寄生容量として見なされることから、トランジスタにより生成可能な負性抵抗が減少することが知られている。従って、ＭＥＭＳ振動子の寄生容量が減少すれば、トランジスタの能力に対して生成可能な負性抵抗値が増大するため、回路の低消費電力化が可能となる。
一方でウェルを構成しない場合は、ＭＥＭＳ振動子へ印加可能なバイアス電圧が低下する。ＭＥＭＳ振動子にしきい値以上のバイアス電圧を印加した場合は、ＭＥＭＳ構造体の固定電極下方の基板が反転状態となるため、基板表面に少数キャリアである電子が励起され、横方向へ信号が流れやすくなる。また、固定電極と基板との間の寄生容量も併せて増大することから、等価的にＭＥＭＳ振動子の寄生容量が増大する。この結果、振動子の共振ピークがなまる（Ｑ値劣化）等の弊害が生ずる。
以上、ＭＥＭＳ構造体の固定電極下方の基板を空乏状態で使用することにより、ＭＥＭＳ構造体の電気特性を改善できることを説明した。
以下、本発明を具体化した実施形態について図面に従って説明する。
（第１の実施形態）
【００２７】
図１は本実施形態のＭＥＭＳデバイスの構成を示し、図１（ａ）はＭＥＭＳデバイスの部分模式平面図、図１（ｂ）は同図（ａ）のＡ−Ａ断線に沿う部分模式断面図である。
【００２８】
ＭＥＭＳデバイス１は、半導体基板１０にＭＥＭＳ構造体３０、ＭＥＭＳ構造体３０を取り囲むように形成された配線層２７、配線層２７の上方からＭＥＭＳ構造体３０上方に連なり開口部２９が形成されたパッシベーション膜２８を備えている。
シリコンからなるｐ型の半導体基板１０上にはシリコン酸化膜１１が形成され、その上にシリコン窒化膜１２が形成されている。そして、シリコン窒化膜１２上にＭＥＭＳ構造体３０が設けられている。ＭＥＭＳ構造体３０は、ポリシリコンにて形成され、固定電極２０と可動電極２６を有している。固定電極２０はシリコン窒化膜１２上に配置され、入力側電極２１ａ，２１ｂ、出力側電極２２を備えている。可動電極２６は、入力側電極２１ａ，２１ｂから立ち上がった部分を保持されることで、両持ち状態で空中に保持されている。
【００２９】
入力側電極２１ａの一端は、ＭＥＭＳ構造体３０を取り囲む配線層２７に延出し、配線３１に接続されている。配線層２７は、ＳｉＯ2になどの絶縁膜が積層され、配線層２７を経由した配線３１は、その上部に設けられた接続パッドからアルミ配線３２に接続されている。
また、出力側電極２２の一端は、ＭＥＭＳ構造体３０を取り囲む配線層２７に延出し、配線３３に接続され、さらに配線層２７の上部に設けられた接続パッドからアルミ配線３４に接続されている。
なお、配線層２７の下にはＳｉＯ2などの酸化膜２４が形成されており、ＭＥＭＳ構造体３０をエッチングにてリリースする際の犠牲層である。
【００３０】
また、ＭＥＭＳ構造体３０における固定電極である入力側電極２１ａ，２１ｂ、出力側電極２２の下方の半導体基板１０には、ｐ型のウェル１３が形成されている。このウェル１３は、平面視でＭＥＭＳ構造体３０を含む領域に形成されている。
【００３１】
そして、配線層２７の上からＭＥＭＳ構造体３０上方に連なってパッシベーション膜２８が形成されている。パッシベーション膜２８には開口部２９が形成され、この開口部２９から配線層２７、酸化膜２４をエッチングすることでＭＥＭＳ構造体３０をリリースし、パッシベーション膜２８と半導体基板１０の間に、ＭＥＭＳ構造体３０を配置する空洞部３５が画定されている。なお、ウェル１３には固定の電圧が印加されている。
【００３２】
このような構造のＭＥＭＳデバイス１は、ＭＥＭＳ構造体３０の入力側電極２１ａを介して可動電極２６に直流電圧が印加されると、可動電極２６と出力側電極２２の間に電位差が生じ、可動電極２６と出力側電極２２の間に静電力が働く。ここで、さらに可動電極２６に交流電圧が印加されると、静電力が大きくなったり小さくなったり変動し、可動電極２６が出力側電極２２に近づいたり、遠ざかる方向に振動する。このとき、出力側電極２２の電極表面では、電荷の移動が生じ、出力側電極２２に電流が流れる。そして、振動が繰り返されることから、出力側電極２２から固有の共振周波数信号が出力される。
ＭＥＭＳ構造体３０に印加される電圧がウェルの反転電圧以下である場合は、ウェル１３は接地して使用する。
一方で、ＭＥＭＳ構造体３０への印加電圧が上記ウェルの反転電圧以上である場合はウェル１３には空乏状態を維持できる電圧を印加して使用する。
例えば、ＭＥＭＳ構造体３０の駆動電圧が８Ｖ、ウェル１３に反転層が発生する電位が７Ｖのとき、ウェル１３に３Ｖの電圧が印加されることで、ウェル１３とＭＥＭＳ構造体３０の間の電位差は５Ｖとなり、半導体基板１０のウェル１３は反転層が発生せず空乏状態を維持している。この場合、ウェル１３周辺には逆の極性を有するウェル（ｎ型ウェル）をガードリングとして構成（図示せず）し、絶対値がウェル１３に印加される電圧値以上で、ウェル１３と同極性の電圧を印加して使用する。例えばウェル１３に３Ｖ印加する場合は、周辺のガードリング部には５Ｖを印加して使用する。
【００３３】
次に、上記構成のＭＥＭＳデバイスの製造方法について説明する。
図２、図３、図４はＭＥＭＳデバイスの製造方法を示す模式部分断面図である。
まず図２（ａ）に示すように、シリコンからなる半導体基板１０の上に熱酸化によりシリコン酸化膜１１を形成する。次に、図２（ｂ）に示すように、所定領域にＢイオンを半導体基板１０にイオン注入してｐ型のウェル１３を形成する。続いて、図２（ｃ）に示すように、シリコン酸化膜１１の上にシリコン窒化膜１２を形成する。そして、図２（ｄ）に示すように、シリコン窒化膜１２の上にポリシリコン膜を形成し、パターニングによりＭＥＭＳ構造体の固定電極２０である入力側電極２１ａ，２１ｂ、出力側電極２２を形成する。
【００３４】
次に、図３（ａ）に示すように、入力側電極２１ａ，２１ｂ、出力側電極２２の上からＳｉＯ2などの酸化膜２４を形成する。その後、図３（ｂ）に示すように、入力側電極２１ａ，２１ｂ上の酸化膜２４に開口穴２５を形成する。続いて、酸化膜２４の上にポリシリコン膜を形成し、パターニングを行い、図３（ｃ）に示すように、エッチングによりＭＥＭＳ構造体の可動電極２６を形成する。そして、図３（ｄ）に示すように、ＳｉＯ2などの絶縁膜を介して配線（図示せず）を積層した配線層２７を形成する。
【００３５】
次に、図４（ａ）に示すように、配線層２７の上にパッシベーション膜２８を形成する。続いて、図４（ｂ）に示すように、ＭＥＭＳ構造体の上方のパッシベーション膜２８に開口部２９を形成する。
そして、図４（ｃ）に示すように、開口部２９から酸性のエッチング液を接触させて、配線層２７、酸化膜２４をエッチングしてＭＥＭＳ構造体３０をリリースする。このとき、半導体基板１０とパッシベーション膜２８との間に空洞部３５が形成されている。このようにして図１に示すようなＭＥＭＳデバイス１が製造される。
【００３６】
以上のように、本実施形態のＭＥＭＳデバイス１は、ＭＥＭＳ構造体３０における固定電極２０の下方にウェル１３が形成され、ＭＥＭＳ構造体３０の固定電極２０に正の電圧が印加され、ウェル１３がｐ型のウェルで構成されている。さらに、固定電極２０の下方の半導体基板１０に形成されたウェル１３が空乏状態となるようにウェル１３に固定の電圧が印加されている。
このように、ウェル１３を形成しウェル１３が空乏状態となるようにウェル１３に固定の電圧を印加することで半導体基板１表面が空乏状態となり、空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、ＭＥＭＳ構造体３０と半導体基板１０との間の寄生容量を低減させ、半導体基板１０の表面を介しての高周波信号漏洩を削減することができ、ＭＥＭＳデバイス１の特性が安定化する。
（変形例１）
【００３７】
次に、実施形態１における半導体基板およびウェルの極性の組合せによる変形例について説明する。本変形例１では半導体基板がｐ型基板で、ウェルがｎ型ウェルの場合である。また、半導体基板には回路素子が形成され、半導体基板の電位は一般的な０Ｖに設定されている。
図５は変形例１におけるＭＥＭＳデバイスの構成を示す部分模式断面図である。
ＭＥＭＳデバイス５は、半導体基板１２０にＭＥＭＳ構造体（ここではＭＥＭＳ構造体の可動電極は省略し固定電極の入力側電極１３１のみ示している）と、ＭＥＭＳ構造体の回りに形成された配線層１２７、配線層１２７の上方に形成されたパッシベーション膜１２８とを備えている。
シリコンからなるｐ型の半導体基板１２０上にはシリコン酸化膜１２１が形成され、その上にシリコン窒化膜１２２が形成されている。そして、シリコン窒化膜１２２上にＭＥＭＳ構造体が設けられている。ＭＥＭＳ構造体は、図１で説明したＭＥＭＳ構造体と同様の構造であり、詳細な説明は省略する。
【００３８】
ＭＥＭＳ構造体における固定電極である入力側電極１３１の下方の半導体基板１２０には、ｎ型のウェル１２３が形成されている。このウェル１２３は、平面視でＭＥＭＳ構造体を含む領域に形成されている。
また、ウェル１２３の一部には電極１２５が形成され、電極１２５は配線１２６により配線層１２７を経てパッシベーション膜１２８の上面まで接続されている。
そして、ウェル１２３は配線１２６を介して正の電圧が印加されている。また、ＭＥＭＳ構造体の入力側電極１３１は負の電圧が印加されている。
【００３９】
ここで、ウェル１２３に反転層が生ずるしきい値電圧をＶth、ＭＥＭＳ構造体に印加するバイアス電圧をＶｐ、ＭＥＭＳ構造体の下方のウェル１２３に印加する電圧をＶwell、とする。
このような状態におけるＶｐとＶwellとの差（Ｖｐ−Ｖwell）とＭＥＭＳ構造体とウェル間の容量Ｃとの関係を示すグラフを図６に示す。
半導体基板１２０がｐ型基板で、ウェル１２３がｎ型ウェルの場合、しきい値電圧Ｖth＜０である。Ｖｐ−Ｖwellの電圧が正の場合には、ウェルは蓄積状態であり、ＭＥＭＳ構造体とウェル間の容量Ｃは大きい値であり寄生容量が大きいことになる。Ｖｐ−Ｖwellの電圧が０からしきい値電圧Ｖthの間が、ウェルが空乏状態となる範囲であり、ＭＥＭＳ構造体とウェル間の容量Ｃは０Ｖからしきい値電圧Ｖthに向かうに従って小さくなり寄生容量も小さくなる。そして、しきい値電圧Ｖthより小さくなるとウェルが反転状態となる。前述したように、ウェルを空乏状態で使用することでＭＥＭＳ構造体と半導体基板間の寄生容量を減少させることができ、また、基板表面付近で横方向への信号漏洩が起こりにくくすることができる。
このウェルを空乏状態とするためには、Ｖｐ＜０、Ｖwell≧０、かつ、０＜｜Ｖｐ−Ｖwell｜＜｜Ｖth｜となる条件を満足することが必要である。
【００４０】
以上のように、上記の条件を満足することで、半導体基板１２０がｐ型基板でウェル１２３がｎ型ウェルの場合に、固定電極の下方の半導体基板１２０に形成されたウェル１２３が空乏状態となる。そして、ウェル１２３に生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、ＭＥＭＳ構造体と半導体基板１２０との間の寄生容量を低減させることができ、半導体基板１２０の表面を介して高周波信号が漏洩することがなくなり、ＭＥＭＳデバイス５の特性を安定化することができる。そして、このような構成を採用すれば、ＭＥＭＳ構造体とＩＣなどの回路とを一体化して利用することが容易となる。
（変形例２）
【００４１】
次に、実施形態１における半導体基板およびウェルの極性の組合せによる他の変形例について説明する。本変形例２では半導体基板がｎ型基板で、ウェルがｐ型ウェルの場合である。また、半導体基板には回路素子が形成され、半導体基板の電位は一般的な０Ｖに設定されている。
図７は変形例２におけるＭＥＭＳデバイスの構成を示す部分模式断面図である。
ＭＥＭＳデバイス６は、半導体基板１４０にＭＥＭＳ構造体（ここではＭＥＭＳ構造体の可動電極は省略し固定電極の入力側電極１５１のみ示している）と、ＭＥＭＳ構造体の回りに形成された配線層１４７、配線層１４７の上方に形成されたパッシベーション膜１４８とを備えている。
シリコンからなるｎ型の半導体基板１４０上にはシリコン酸化膜１４１が形成され、その上にシリコン窒化膜１４２が形成されている。そして、シリコン窒化膜１４２上にＭＥＭＳ構造体が設けられている。ＭＥＭＳ構造体は、図１で説明したＭＥＭＳ構造体と同様の構造であり、詳細な説明は省略する。
【００４２】
ＭＥＭＳ構造体における固定電極である入力側電極１５１の下方の半導体基板１４０には、ｐ型のウェル１４３が形成されている。このウェル１４３は、平面視でＭＥＭＳ構造体を含む領域に形成されている。
また、ウェル１４３の一部には電極１４５が形成され、電極１４５は配線１４６により配線層１４７を経てパッシベーション膜１４８の上面まで接続されている。
そして、ウェル１４３は配線１４６を介して負の電圧が印加されている。また、ＭＥＭＳ構造体の入力側電極１５１は正の電圧が印加されている。
【００４３】
ここで、ウェル１４３に反転層が生ずるしきい値電圧をＶth、ＭＥＭＳ構造体に印加するバイアス電圧をＶｐ、ＭＥＭＳ構造体の下方のウェル１４３に印加する電圧をＶwell、とする。
このような状態におけるＶｐとＶwellとの差（Ｖｐ−Ｖwell）とＭＥＭＳ構造体とウェル間の容量Ｃとの関係を示すグラフを図８に示す。
半導体基板１４０がｎ型基板で、ウェル１４３がｐ型ウェルの場合、しきい値電圧Ｖth＞０である。Ｖｐ−Ｖwellの電圧が負の場合には、ウェルは蓄積状態であり、ＭＥＭＳ構造体とウェル間の容量Ｃは大きい値であり寄生容量が大きいことになる。Ｖｐ−Ｖwellの電圧が０からしきい値電圧Ｖthの間が、ウェルが空乏状態となる範囲であり、ＭＥＭＳ構造体とウェル間の容量Ｃは０Ｖからしきい値電圧Ｖthに向かうに従って小さくなり寄生容量も小さくなる。そして、しきい値電圧Ｖthより大きくなるとウェルが反転状態となる。前述したように、ウェルを空乏状態で使用することでＭＥＭＳ構造体と半導体基板間の寄生容量を減少させることができ、また、基板表面付近で横方向への信号漏洩が起こりにくくすることができる。
このウェルを空乏状態とするためには、Ｖｐ＞０、Ｖwell≦０、かつ、０＜｜Ｖｐ−Ｖwell｜＜｜Ｖth｜となる条件を満足することが必要である。
【００４４】
以上のように、上記の条件を満足することで、半導体基板１４０がｎ型基板でウェル１４３がｐ型ウェルの場合に、固定電極の下方の半導体基板１４０に形成されたウェル１４３が空乏状態となる。そして、ウェル１４３に生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、ＭＥＭＳ構造体と半導体基板１４０との間の寄生容量を低減させることができ、半導体基板１４０の表面を介して高周波信号が漏洩することがなくなり、ＭＥＭＳデバイス６の特性を安定化することができる。そして、このような構成を採用すれば、ＭＥＭＳ構造体とＩＣなどの回路とを一体化して利用することが容易となる。
（第２の実施形態）
【００４５】
次に、第２の実施形態におけるＭＥＭＳデバイスについて説明する。
本実施形態において、第１の実施形態と異なる点は、半導体基板に形成されるウェルが入力側電極と出力側電極でそれぞれ独立して設けられていることである。
図９は本実施形態のＭＥＭＳデバイスの構成を示し、図９（ａ）はＭＥＭＳデバイスの部分模式平面図、図９（ｂ）は同図（ａ）のＢ−Ｂ断線に沿う部分模式断面図である。
【００４６】
ＭＥＭＳデバイス２は、半導体基板１０にＭＥＭＳ構造体６０、ＭＥＭＳ構造体６０を取り囲むように形成された配線層５７、配線層５７の上方からＭＥＭＳ構造体６０上方に連なり開口部５９が形成されたパッシベーション膜５８を備えている。
シリコンからなるｐ型の半導体基板１０上にはシリコン酸化膜１１が形成され、その上にシリコン窒化膜１２が形成されている。そして、シリコン窒化膜１２上にＭＥＭＳ構造体６０が設けられている。ＭＥＭＳ構造体６０は、ポリシリコンにて形成され、固定電極５０と可動電極５６を有している。固定電極５０はシリコン窒化膜１２上に配置され、入力側電極５１ａ，５１ｂ、出力側電極５２を備えている。可動電極５６は、入力側電極５１ａ，５１ｂから立ち上がった部分を保持されることで、両持ち状態で空中に保持されている。
【００４７】
入力側電極５１ａの一端は、ＭＥＭＳ構造体６０を取り囲む配線層５７に延出し、配線６１に接続されている。配線層５７は、ＳｉＯ2などの絶縁膜が積層され、配線層５７を経由した配線６１は、その上部に設けられた接続パッドからアルミ配線６２に接続されている。
また、出力側電極５２の一端は配線層５７に延出し、配線６３に接続され、さらに配線層５７の上部に設けられた接続パッドからアルミ配線６４に接続されている。
なお、配線層５７の下にはＳｉＯ2などの酸化膜５４が形成されており、ＭＥＭＳ構造体６０をエッチングにてリリースする際の犠牲層である。
【００４８】
また、ＭＥＭＳ構造体６０における固定電極５０である入力側電極５１ａ，５１ｂの下方の半導体基板１０には、ｐ型のウェル４３ａ，４３ｂがそれぞれ形成されている。
そして、配線層５７の上からＭＥＭＳ構造体６０上方に連なってパッシベーション膜５８が形成されている。パッシベーション膜５８には開口部５９が形成され、この開口部５９から配線層５７、酸化膜５４をエッチングすることでＭＥＭＳ構造体６０をリリースし、パッシベーション膜５８と半導体基板１０の間に、ＭＥＭＳ構造体６０を配置する空洞部６５が画定されている。なお、ウェル４３ａ，４３ｂには固定の電圧がそれぞれ印加されている。
【００４９】
このような構造のＭＥＭＳデバイス２は、ＭＥＭＳ構造体６０の入力側電極５１ａを介して可動電極５６に直流電圧が印加されると、可動電極５６と出力側電極５２の間に電位差が生じ、可動電極５６と出力側電極５２の間に静電力が働く。ここで、さらに可動電極５６に交流電圧が印加されると、静電力が大きくなったり小さくなったり変動し、可動電極５６が出力側電極５２に近づいたり、遠ざかる方向に振動する。このとき、出力側電極５２の電極表面では、電荷の移動が生じ、出力側電極５２に電流が流れる。そして、振動が繰り返されることから、出力側電極５２から固有の共振周波数信号が出力される。
ＭＥＭＳ構造体６０に印加される電圧がウェルの反転電圧以下である場合は、ウェル４３ａ，４３ｂは接地して使用する。
一方で、ＭＥＭＳ構造体６０への印加電圧が上記ウェルの反転電圧以上である場合はウェル４３ａ及びウェル４３ｂには空乏状態を維持できる電圧を印加して使用する。
例えば、ＭＥＭＳ構造体６０の駆動電圧が８Ｖ、半導体基板１０に反転層が発生する電位が７Ｖのとき、ウェル４３ａ，４３ｂに３Ｖの電圧が印加されることで、半導体基板１０とＭＥＭＳ構造体６０の間の電位差は５Ｖとなり、半導体基板１０のウェル４３ａ，４３ｂは反転層が発生せず空乏状態を維持している。
この場合、ウェル４３ａ，４３ｂ周辺には逆の極性を有するウェルをガードリングとして構成（図示せず）し、ウェル１３以上の絶対値を有し、ウェル４３ａ，４３ｂと同極性の電圧を印加して使用する。例えばウェル４３ａ，４３ｂに３Ｖ印加する場合は、周辺のガードリング部には５Ｖを印加して使用する。
【００５０】
次に、上記構成のＭＥＭＳ振動子の製造方法について説明する。
図１０、図１１、図１２はＭＥＭＳデバイスの製造方法を示す模式部分断面図である。
まず図１０（ａ）に示すように、シリコンからなる半導体基板１０の上に熱酸化によりシリコン酸化膜１１を形成する。次に、図１０（ｂ）に示すように、所定領域にＢイオンを半導体基板１０にイオン注入してｐ型のウェル４３ａ，４３ｂを形成する。続いて、図１０（ｃ）に示すように、シリコン酸化膜１１の上にシリコン窒化膜１２を形成する。そして、図１０（ｄ）に示すように、シリコン窒化膜１２の上にポリシリコン膜を形成し、パターニングによりＭＥＭＳ構造体の固定電極５０である入力側電極５１ａ，５１ｂ、出力側電極５２を形成する。
【００５１】
次に、図１１（ａ）に示すように、入力側電極５１ａ，５１ｂ、出力側電極５２の上からＳｉＯ2などの酸化膜５４を形成する。その後、図１１（ｂ）に示すように、入力側電極５１ａ，５１ｂ上の酸化膜５４に開口穴５５を形成する。続いて、酸化膜５４の上にポリシリコン膜を形成し、パターニングを行い、図１１（ｃ）に示すように、エッチングによりＭＥＭＳ構造体の可動電極５６を形成する。そして、図１１（ｄ）に示すように、ＳｉＯ2などの絶縁膜を介して配線（図示せず）を積層した配線層５７を形成する。
【００５２】
次に、図１２（ａ）に示すように、配線層５７の上にパッシベーション膜５８を形成する。続いて、図１２（ｂ）に示すように、ＭＥＭＳ構造体の上方のパッシベーション膜５８に開口部５９を形成する。
そして、図１２（ｃ）に示すように、開口部５９から酸性のエッチング液を接触させて、配線層５７、酸化膜５４をエッチングしてＭＥＭＳ構造体６０をリリースする。このとき、半導体基板１０とパッシベーション膜５８との間に空洞部６５が形成されている。このようにして図９に示すようなＭＥＭＳデバイス２が製造される。
【００５３】
以上のように、本実施形態のＭＥＭＳデバイス２は、ＭＥＭＳ構造体６０における固定電極５０の下方にウェル４３ａ，４３ｂが形成され、ＭＥＭＳ構造体６０の固定電極５０に正の電圧が印加され、ウェル４３ａ，４３ｂがｐ型のウェルで構成されている。さらに、固定電極５０の下方の半導体基板１０に形成されたウェル４３ａ，４３ｂが空乏状態となるようにウェル４３ａ，４３ｂに固定の電圧が印加されている。
このように、ウェル４３ａ，４３ｂを形成しウェル４３ａ，４３ｂが空乏状態となるようにウェル４３ａ，４３ｂに固定の電圧を印加することで半導体基板１０表面が空乏状態となり、空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、ＭＥＭＳ構造体６０と半導体基板１０との間の寄生容量を低減させることができ、半導体基板１０の表面を介して高周波信号漏洩を削減することができ、ＭＥＭＳデバイス２の特性を安定化することができる。
また本実施形態では、ＭＥＭＳ部の入力側電極と出力側電極各々の下方の基板構造が独立しているため、基板横方向の信号漏洩より削減することができる。この結果、入力側電極５１ａ，５１ｂと出力側電極５２との絶縁性をさらに向上でき、ＭＥＭＳデバイス２の特性を安定化することができる。
（第３の実施形態）
【００５４】
次に、第３の実施形態におけるＭＥＭＳデバイスについて説明する。
本実施形態において、第１、第２の実施形態と異なる点は、半導体基板に形成されるウェルの構造にある。またＭＥＭＳ構造体の構成については第２の実施形態と同様である。
図１３は本実施形態のＭＥＭＳデバイスの構成を示し、図１３（ａ）はＭＥＭＳデバイスの部分模式平面図、図１３（ｂ）は同図（ａ）のＣ−Ｃ断線に沿う部分模式断面図である。また、これらの図において前述の実施形態で説明したＭＥＭＳ構造体を取り囲む配線層などについては省略して特徴的な部分のみ模式的に図示している。
【００５５】
ＭＥＭＳデバイス３は、半導体基板１０上に固定電極８０および可動電極８６からなるＭＥＭＳ構造体９０が備えられている。
シリコンからなるｐ型の半導体基板１０上にはシリコン酸化膜１１が形成され、その上にシリコン窒化膜１２が形成されている。そして、シリコン窒化膜１２上にＭＥＭＳ構造体９０が設けられている。ＭＥＭＳ構造体９０は、ポリシリコンにて形成され、固定電極８０と可動電極８６を有している。固定電極８０はシリコン窒化膜１２上に配置され、入力側電極８１、駆動電極８２、出力側電極８３を備えている。可動電極８６は、入力側電極８１から立ち上がった部分を保持されることで、片持ち状態で空中に保持されている。
【００５６】
また、ＭＥＭＳ構造体９０における固定電極８０である入力側電極８１、駆動電極８２、出力側電極８３の下方の半導体基板１０には、半導体基板１０と同極性のｐ型のウェル７０が形成され、さらにこのウェル７０を取り囲むようにウェル７０と逆極性のｎ型の分離用ウェル７１が形成されている。このウェル７０、分離用ウェル７１は、平面視でＭＥＭＳ構造体９０を含む領域に形成されている。
なお、ウェル７０には固定の電圧Ｖｗｐ、分離用ウェルには固定の電圧Ｖｗｎが印加されており、Ｖｗｐ＜Ｖｗｎなる関係に設定されている。
このとき、ウェル７０に印加される電圧は、ウェル７０が空乏状態を維持できる電圧が印加されている。例えば、ＭＥＭＳ構造体９０の駆動電圧が１０Ｖ、半導体基板１０に反転層が発生する電位が７Ｖのとき、ウェル７０にＶｗｐ＝５Ｖの電圧が印加されることで、ウェル７０とＭＥＭＳ構造体９０の間の電位差は５Ｖとなり、半導体基板１０のウェル７０は反転層が発生せず空乏状態を維持している。また、分離用ウェル７１にはＶｗｎ＝６Ｖの電圧が印加され、隣接するｎ型ウェル、ｐ型ウェルの間は逆バイアスとなるように電圧が印加されている。
【００５７】
以上のように、本実施形態のＭＥＭＳデバイス３は、ＭＥＭＳ構造体９０における固定電極８０の下方にウェル７０が形成され、ＭＥＭＳ構造体９０の固定電極８０に正の電圧が印加され、ウェル７０がｐ型のウェルで構成されている。さらに、固定電極８０の下方の半導体基板１０に形成されたウェル７０が空乏状態となるようにウェル７０に固定の電圧が印加されている。
このように、ウェル７０表面が空乏状態となり、空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、ＭＥＭＳ構造体９０と半導体基板１０との間の寄生容量を低減させることができ、半導体基板１０の表面を介して高周波信号が漏洩することがなくなり、ＭＥＭＳデバイス３の特性を安定化することができる。
また、ウェル７０を取り囲む分離用ウェル７１が形成され、ウェル７０に印加される電圧に対して分離用ウェル７１に印加される電圧が高くなるように構成されている。
このようにすれば、より高い電圧でＭＥＭＳ構造体９０の可動電極８６を動作させる場合には、ウェル７０から分離用ウェル７１に電流が流れることがなく、ＭＥＭＳ構造体９０が形成された部分の電位を他と切り離すことができる。そして、このような構成を採用すれば、ＭＥＭＳ構造体９０とＩＣなどの回路とを一体化したデバイスを提供することが容易となる。
（変形例３）
【００５８】
次に、実施形態３における変形例について説明する。本変形例３では半導体基板がｐ型基板で、ウェルがｐ型ウェル、分離用ウェルがｎ型ウェルの場合であり、分離用ウェルに電圧が印加されない実施である。また、半導体基板には回路素子が形成され、半導体基板の電位は一般的な０Ｖに設定されている。
図１４は変形例３におけるＭＥＭＳデバイスの構成を示す部分模式断面図である。
ＭＥＭＳデバイス７は、半導体基板１６０にＭＥＭＳ構造体（ここではＭＥＭＳ構造体の可動電極は省略し固定電極の入力側電極１７１のみ示している）と、ＭＥＭＳ構造体の回りに形成された配線層１６７、配線層１６７の上方に形成されたパッシベーション膜１６８とを備えている。
シリコンからなるｐ型の半導体基板１６０上にはシリコン酸化膜１６１が形成され、その上にシリコン窒化膜１６２が形成されている。そして、シリコン窒化膜１６２上にＭＥＭＳ構造体が設けられている。ＭＥＭＳ構造体は、図１で説明したＭＥＭＳ構造体と同様の構造であり、詳細な説明は省略する。
【００５９】
ＭＥＭＳ構造体における入力側電極１７１の下方の半導体基板１６０には、半導体基板１６０と同極性のｐ型のウェル１６３が形成されている。このウェル１６３は、平面視でＭＥＭＳ構造体を含む領域に形成されている。さらに、ウェル１６３を取り囲むように、ウェル１６３と逆極性のｎ型の分離用ウェル１６４が半導体基板１６０に形成されている。そして、ＭＥＭＳ構造体の入力側電極１７１は正の電圧が印加されている。
また、ウェル１６３の一部には電極１６５が形成され、電極１６５は配線１６６により配線層１６７を経てパッシベーション膜１６８の上面まで接続されている。この電極１６５に正または負の電圧を印加することで、分離用ウェル１６４と半導体基板１６０の間が逆バイアスの状態となっている。
【００６０】
ここで、ウェル１６３に反転層が生ずるしきい値電圧をＶth、ＭＥＭＳ構造体に印加するバイアス電圧をＶｐ、ＭＥＭＳ構造体の下方のウェル１６３に印加する電圧をＶwell、とする。
このような状態におけるＶｐとＶwellとの差（Ｖｐ−Ｖwell）とＭＥＭＳ構造体とウェル間の容量Ｃとの関係は、図８に示したグラフと同様である。
このことから、半導体基板１６０がｐ型基板で、ウェル１６３がｐ型ウェル、分離用ウェル１６４がｎウェルの場合、しきい値電圧Ｖth＞０である。
Ｖｐ−Ｖwellの電圧が負の場合には、ウェルは蓄積状態であり、ＭＥＭＳ構造体とウェル間の容量Ｃは大きい値であり寄生容量が大きいことになる。Ｖｐ−Ｖwellの電圧が０からしきい値電圧Ｖthの間が、ウェルが空乏状態となる範囲であり、ＭＥＭＳ構造体とウェル間の容量Ｃは０Ｖからしきい値電圧Ｖthに向かうに従って小さくなり寄生容量も小さくなる。そして、しきい値電圧Ｖthより大きくなるとウェルが反転状態となる。前述したように、ウェルを空乏状態で使用することでＭＥＭＳ構造体と半導体基板間の寄生容量を減少させることができ、また、基板表面付近で横方向への信号漏洩が起こりにくくすることができる。
このウェルを空乏状態とするためには、Ｖｐ＞０、かつ、０＜Ｖｐ−Ｖwell＜Ｖth、となる条件を満足することが必要である。この場合、Ｖwellは正の電圧であっても負の電圧であっても、上記の条件を満足する値であればよい。
【００６１】
以上のように、上記の条件を満足することで、半導体基板１６０がｐ型基板でウェル１６３がｐ型ウェル、分離用ウェル１６４がｎ型ウェルの場合に、固定電極の下方の半導体基板１６０に形成されたウェル１６３が空乏状態となる。そして、ウェル１６３に生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、ＭＥＭＳ構造体と半導体基板１６０との間の寄生容量を低減させることができ、半導体基板１６０の表面を介して高周波信号が漏洩することがなくなり、ＭＥＭＳデバイス７の特性を安定化することができる。そして、このような構成を採用すれば、ウェルの電位が半導体基板の電位に影響を与えないことから、ＭＥＭＳ構造体とＩＣなどの回路とを一体化して利用することが容易となる。
（変形例４）
【００６２】
次に、実施形態３における半導体基板およびウェルの極性の組合せによる他の変形例について説明する。本変形例４では半導体基板がｎ型基板で、ウェルがｎ型ウェル、分離用ウェルがｐ型の場合である。また、半導体基板には回路素子が形成され、半導体基板の電位は一般的な０Ｖに設定されている。
図１５は変形例４におけるＭＥＭＳデバイスの構成を示す部分模式断面図である。
ＭＥＭＳデバイス８は、半導体基板１８０にＭＥＭＳ構造体（ここではＭＥＭＳ構造体の可動電極は省略し固定電極の入力側電極１９１のみ示している）と、ＭＥＭＳ構造体の回りに形成された配線層１８７、配線層１８７の上方に形成されたパッシベーション膜１８８とを備えている。
シリコンからなるｎ型の半導体基板１８０上にはシリコン酸化膜１８１が形成され、その上にシリコン窒化膜１８２が形成されている。そして、シリコン窒化膜１８２上にＭＥＭＳ構造体が設けられている。ＭＥＭＳ構造体は、図１で説明したＭＥＭＳ構造体と同様の構造であり、詳細な説明は省略する。
【００６３】
ＭＥＭＳ構造体における入力側電極１９１の下方の半導体基板１８０には、半導体基板１８０と同極性のｎ型のウェル１８３が形成されている。このウェル１８３は、平面視でＭＥＭＳ構造体を含む領域に形成されている。さらに、ウェル１８３を取り囲むように、ウェル１８３と逆極性のｐ型の分離用ウェル１８４が半導体基板１８０に形成されている。そして、ＭＥＭＳ構造体の入力側電極１９１は負の電圧が印加されている。
また、ウェル１８３の一部には電極１８５が形成され、電極１８５は配線１８６により配線層１８７を経てパッシベーション膜１８８の上面まで接続されている。この電極１８５に負または正の電圧を印加することで、分離用ウェル１８４と半導体基板１８０の間が逆バイアスの状態となっている。
【００６４】
ここで、ウェル１８３に反転層が生ずるしきい値電圧をＶth、ＭＥＭＳ構造体に印加するバイアス電圧をＶｐ、ＭＥＭＳ構造体の下方のウェル１８３に印加する電圧をＶwell、とする。
このような状態におけるＶｐとＶwellとの差（Ｖｐ−Ｖwell）とＭＥＭＳ構造体とウェル間の容量Ｃとの関係は図６に示したグラフと同様である。
半導体基板１８０がｎ型基板で、ウェル１８３がｎ型ウェル、分離用ウェル１８４がｐ型ウェルの場合、しきい値電圧Ｖth＜０である。
Ｖｐ−Ｖwellの電圧が正の場合には、ウェルは蓄積状態であり、ＭＥＭＳ構造体とウェル間の容量Ｃは大きい値であり寄生容量が大きいことになる。Ｖｐ−Ｖwellの電圧が０からしきい値電圧Ｖthの間が、ウェルが空乏状態となる範囲であり、ＭＥＭＳ構造体とウェル間の容量Ｃは０Ｖからしきい値電圧Ｖthに向かうに従って小さくなり寄生容量も小さくなる。そして、しきい値電圧Ｖthより小さくなるとウェルが反転状態となる。前述したように、ウェルを空乏状態で使用することでＭＥＭＳ構造体と半導体基板間の寄生容量を減少させることができ、また、基板表面付近で横方向への信号漏洩が起こりにくくすることができる。
このウェルを空乏状態とするためには、Ｖｐ＜０、かつ、０＜Ｖｐ−Ｖwell＜Ｖthとなる条件を満足することが必要である。この場合、Ｖwellは正の電圧であっても負の電圧であっても、上記の条件を満足する値であればよい。
【００６５】
以上のように、上記の条件を満足することで、半導体基板１８０がｎ型基板でウェル１８３がｎ型ウェル、分離用ウェル１８４がｐ型ウェルの場合に、固定電極の下方の半導体基板１８０に形成されたウェル１８３が空乏状態となる。そして、ウェル１８３に生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、ＭＥＭＳ構造体と半導体基板１８０との間の寄生容量を低減させることができ、半導体基板１８０の表面を介して高周波信号が漏洩することがなくなり、ＭＥＭＳデバイス８の特性を安定化することができる。そして、このような構成を採用すれば、ウェルの電位が半導体基板の電位に影響を与えないことから、ＭＥＭＳ構造体とＩＣなどの回路とを一体化して利用することが容易となる。
【符号の説明】
【００６６】
１，２，３，５，６，７，８…ＭＥＭＳデバイス、１０…半導体基板、１１…シリコン酸化膜、１２…シリコン窒化膜、１３…ウェル、２０…固定電極、２１ａ，２１ｂ…入力側電極、２２…出力側電極、２４…酸化膜、２６…可動電極、２７…配線層、２８…パッシベーション膜、２９…開口部、３０…ＭＥＭＳ構造体、３１…配線、３２…アルミ配線、３３…配線、３４…アルミ配線、３５…空洞部、４３ａ，４３ｂ…ウェル、５０…固定電極、５１ａ，５１ｂ…入力側電極、５２…出力側電極、５４…酸化膜、５６…可動電極、５７…配線層、５８…パッシベーション膜、５９…開口部、６０…ＭＥＭＳ構造体、６１…配線、６２…アルミ配線、６３…配線、６４…アルミ配線、６５…空洞部、７０…ウェル、７１…分離用ウェル、８０…固定電極、８１…入力側電極、８２…駆動電極、８３…出力側電極、８６…可動電極、９０…ＭＥＭＳ構造体、１２０…半導体基板、１２３…ウェル、１３１…入力側電極、１４０…半導体基板、１４３…ウェル、１５１…入力側電極。
【図１】
2010214588.tif 000004
【図２】
2010214588.tif 000005
【図３】
2010214588.tif 000006
【図４】
2010214588.tif 000007
【図５】
2010214588.tif 000008
【図６】
2010214588.tif 000009
【図７】
2010214588.tif 000010
【図８】
2010214588.tif 000011
【図９】
2010214588.tif 000012
【図１０】
2010214588.tif 000013
【図１１】
2010214588.tif 000014
【図１２】
2010214588.tif 000015
【図１３】
2010214588.tif 000016
【図１４】
2010214588.tif 000017
【図１５】
2010214588.tif 000018
【図１６】
2010214588.tif 000019
【手続補正書】
【提出日】平成22年7月13日(2010.7.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
ＭＥＭＳ構造体と、
が備えられたＭＥＭＳデバイスであって、
前記ＭＥＭＳ構造体は、
前記半導体基板上に絶縁層を介して形成された固定電極と、
可動電極と、
を有しており、
前記固定電極の下方の前記半導体基板に前記半導体基板と同極性のウェルが形成されており、
前記半導体基板内にて前記ウェルを取り囲み、前記ウェルと逆極性を有する分離用ウェルが形成されており、
前記ウェルと前記分離用ウェルの間、または前記分離用ウェルと前記半導体基板の間が逆バイアスになるように構成されていることを特徴とするＭＥＭＳデバイス。
【請求項２】
請求項１に記載のＭＥＭＳデバイスにおいて、
前記半導体基板がｐ型基板であり、かつ前記ウェルがｐ型ウェルであり、かつ前記分離用ウェルがｎ型ウェルであって、
前記ＭＥＭＳ構造体のバイアス電圧をＶｐ、前記ウェルに印加する電圧をＶwell、前記ウェルに反転層が生ずるしきい値電圧をＶth、としたとき、
Ｖｐ＞０、かつ、０＜Ｖｐ−Ｖwell＜Ｖth、を満足することを特徴とするＭＥＭＳデバイス。
【請求項３】
請求項１に記載のＭＥＭＳデバイスにおいて、
前記半導体基板がｎ型基板であり、かつ前記ウェルがｎ型ウェルであり、かつ前記分離用ウェルがｐ型ウェルであって、
前記ＭＥＭＳ構造体のバイアス電圧をＶｐ、前記ウェルに印加する電圧をＶwell、前記ウェルに反転層が生ずるしきい値電圧をＶth、としたとき、
Ｖｐ＜０、かつ、０＜Ｖｐ−Ｖwell＜Ｖth、を満足することを特徴とするＭＥＭＳデバイス。