(57)【要約】【課題】ダイナミックリザーブの悪化および装置コストの上昇を回避する。【解決手段】電圧注入部４１は、交流電圧Ｖ１の第１巻線１３への印加を間欠的に実行して測定対象回路５に検査用交流信号Ｖｘを注入する。基準信号生成部４５は、交流電圧Ｖ１から基準信号Ｓｒを生成する。電流測定部４２は、検査用交流信号Ｖｘの注入に起因して第２巻線２３に流れる電流Ｉ１を電圧信号Ｖｂ１，Ｖｃ１に変換する電流電圧変換回路６１，６４、基準信号Ｓｒを用いて電圧信号Ｖｂ１，Ｖｃ１を同期検波して同期検波信号Ｖｆを出力する切替部６３，６６および第３増幅部６７、同期検波信号Ｖｆを積分し直流成分を除去して電圧信号Ｖｈを出力するＬＰＦ６８およびＨＰＦ６９、電圧信号Ｖｈを電圧信号Ｖｉに増幅する交流増幅部７０、および電圧信号Ｖｉを電流データＤｉに変換するＡ／Ｄ変換部７１を備えている。【選択図】図１
2010060552.tif 000002
【特許請求の範囲】
【請求項１】
注入コイルに交流電圧を印加することによって測定対象回路に検査用交流信号を注入する電圧注入部と、前記検査用交流信号の注入に起因して前記測定対象回路に流れる交流電流を検出コイルで検出して測定する電流測定部と、前記注入された検査用交流信号の電圧値および前記測定された交流電流の電流値に基づいて前記測定対象回路の抵抗値を算出する処理部とを備えた抵抗測定装置であって、
前記電圧注入部は、前記交流電圧の印加を間欠的に実行し、
当該印加される交流電圧に同期した二値化信号を生成して基準信号として出力する基準信号生成部を備え、
前記電流測定部は、前記検査用交流信号の注入に起因して前記検出コイルに流れる電流を電圧信号に変換する電流電圧変換回路、当該電圧信号を前記基準信号を用いて同期検波する同期検波回路、当該同期検波回路から出力される検波出力信号を積分すると共に直流成分を除去して交流成分を出力する直流除去回路、および当該交流成分を増幅する交流増幅回路を備えて前記交流電流の前記電流値を測定する抵抗測定装置。
【請求項２】
前記基準信号生成部は、前記印加される交流電圧に基づいて前記二値化信号を生成するコンパレータを有している請求項１記載の抵抗測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、測定対象回路の抵抗値を測定する抵抗測定装置に関するものである。
【背景技術】
【０００２】
この種の抵抗測定装置として、下記の特許文献１に開示された抵抗測定装置が知られている。この抵抗測定装置は、測定回路網の接続導線をクリップして測定回路網（測定対象）に流れる第１周波数の電流と弁別し得る第２周波数の電流を測定回路網に注入する注入用変成器と、測定回路網に流れている上記の２種類の電流を接続導線にクリップして検出する検出用変成器と、検出用変成器の出力のうち第２周波数の成分を取り出す周波数選択増幅回路と、周波数選択増幅回路から出力される信号を整流して増幅する整流増幅回路と、整流増幅回路から出力される信号で駆動される指示計を具備し、さらに、注入用変成器は、発振器の出力電圧が与えられて第２周波数の電流を測定回路網に注入する注入コイル、および帰還コイルを有し、帰還コイルに誘起する電圧が一定値に制御されるように注入コイルに供給される電圧を可変するようにした帰還ループを備えて構成されている。この抵抗測定装置では、帰還コイルに誘起する電圧を測定回路網の接続導線数（クリップされる本数。１本）に対する帰還コイルの巻線数の比で除算して得られる注入電圧についても一定値に制御されるため、検出用変成器に流れる電流に起因してこの検出用変成器に接続された抵抗に発生する電圧を検出することにより、この検出用変成器に接続された抵抗の抵抗値、この抵抗に発生する電圧、帰還コイルに発生する電圧、注入用変成器の巻数および検出用変成器の巻数に基づいて、測定回路網に接続された抵抗素子の値（被測定抵抗）を測定することが可能となっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特公平２−７０３１号公報（第１−４頁、第２図）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、上記の抵抗測定装置には、以下の問題点が存在する。すなわち、この種の抵抗測定装置では、指示計に供給される信号を生成する整流増幅回路は、通常直流増幅回路に構成されて、周波数選択増幅回路から出力される信号（測定回路網の抵抗値に比例した直流成分を含む信号）を直流増幅して指示計に供給する。しかしながら、直流増幅を採用する構成では、ダイナミックリザーブが悪化して、ノイズ耐性が低下するという課題が発生する。また、整流増幅回路を構成するための演算増幅器として、オフセットの小さなものを使用する必要があるが、このような演算増幅器は高価であるため、装置コストの上昇を招来するという課題も発生する。
【０００５】
本発明は、かかる問題点を解決すべくなされたものであり、ダイナミックリザーブの悪化および装置コストの上昇を回避し得る抵抗測定装置を提供することを主目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成すべく請求項１記載の抵抗測定装置は、注入コイルに交流電圧を印加することによって測定対象回路に検査用交流信号を注入する電圧注入部と、前記検査用交流信号の注入に起因して前記測定対象回路に流れる交流電流を検出コイルで検出して測定する電流測定部と、前記注入された検査用交流信号の電圧値および前記測定された交流電流の電流値に基づいて前記測定対象回路の抵抗値を算出する処理部とを備えた抵抗測定装置であって、前記電圧注入部は、前記交流電圧の印加を間欠的に実行し、当該印加される交流電圧に同期した二値化信号を生成して基準信号として出力する基準信号生成部を備え、前記電流測定部は、前記検査用交流信号の注入に起因して前記検出コイルに流れる電流を電圧信号に変換する電流電圧変換回路、当該電圧信号を前記基準信号を用いて同期検波する同期検波回路、当該同期検波回路から出力される検波出力信号を積分すると共に直流成分を除去して交流成分を出力する直流除去回路、および当該交流成分を増幅する交流増幅回路を備えて前記交流電流の前記電流値を測定する。
【０００７】
また、請求項２記載の抵抗測定装置は、請求項１記載の抵抗測定装置において、前記基準信号生成部は、前記印加される交流電圧に基づいて前記二値化信号を生成するコンパレータを有している。
【発明の効果】
【０００８】
請求項１記載の抵抗測定装置では、電圧注入部が、交流電圧の注入コイルへの印加を間欠的に実行することにより、検査用交流信号を測定対象回路内に生成させる。また、基準信号生成部が、この印加される交流電圧に同期した二値化信号を生成して基準信号として出力する。また、電流測定部では、電流電圧変換回路が、検査用交流信号の注入に起因して検出コイルに流れる電流を電圧信号に変換し、同期検波回路が、この電圧信号を基準信号を用いて同期検波し、直流除去回路が、同期検波回路から出力される検波出力信号に含まれる直流成分を除去して交流成分を出力し、交流増幅回路がこの交流成分を増幅して出力する。
【０００９】
したがって、この抵抗測定装置によれば、測定対象回路に流れる検出電流の測定に際して必要となる電圧信号を交流信号として交流増幅部で交流増幅することにより、直流増幅を採用する構成とは異なり、ダイナミックリザーブの悪化を回避することができると共に、ノイズ耐性の低下についても回避することができる。また、交流増幅部を構成するに際して、直流増幅のように演算増幅器にオフセットの小さな高価なものを使用する必要がないため、電流測定部、ひいては抵抗測定装置のコストを低減することができる。
【００１０】
また、請求項２記載の抵抗測定装置によれば、交流電圧に基づいて二値化信号を生成するコンパレータを有して基準信号生成部を構成したことにより、簡易な構成で交流電圧から二値化信号を確実に生成することができる。
【図面の簡単な説明】
【００１１】
【図１】抵抗測定装置１の構成を示す構成図である。
【図２】ＬＰＦ６８、ＨＰＦ６９、交流増幅部７０およびＡ／Ｄ変換部７１を除く電流測定部４２の回路図である。
【図３】電流測定部４２の動作を説明するための波形図である。
【図４】抵抗測定装置１による抵抗測定処理を説明するためのフローチャートである。
【発明を実施するための形態】
【００１２】
以下、本発明に係る抵抗測定装置の実施の形態について、添付図面を参照して説明する。
【００１３】
最初に、本発明に係る抵抗測定装置１の構成について、図面を参照して説明する。
【００１４】
図１に示す抵抗測定装置１は、クランプ部２、およびクランプ部２とケーブル３を介して接続された装置本体部４を備え、測定対象回路５の抵抗（ループ抵抗）の抵抗値Ｒｘを測定可能に構成されている。
【００１５】
クランプ部２は、図１に示すように、注入クランプ部１１、検出クランプ部２１およびハウジング３１を備えて構成されている。一例として、本例では、注入クランプ部１１は、２つに分割された第１環状コア１２、および第１環状コア１２に巻回された注入コイルとしての第１巻線１３（既知のターン数：Ｎ１）を有している。また、検出クランプ部２１は、２つに分割された第２環状コア２２、および第２環状コア２２に巻回された第２巻線２３（本発明における検出コイル（既知のターン数：Ｎ２））を有している。また、注入クランプ部１１および検出クランプ部２１は、先端が開閉自在なクランプ型の樹脂製のハウジング３１に共に収容されて、このハウジング３１の開閉動作に伴い、それぞれの第１環状コア１２および第２環状コア２２が同時に開閉するように構成されている。この構成により、ハウジング３１を開状態としてその内側に測定対象回路５の一部を構成する配線５ａを導入することで、開状態となった第１環状コア１２および第２環状コア２２のそれぞれの内側にも配線５ａが導入され、この状態においてハウジング３１を閉状態とすることで、閉状態となった第１環状コア１２および第２環状コア２２によって配線５ａが同時にクランプされた状態、すなわちクランプ部２によって配線５ａがクランプされた状態となる。この場合、配線５ａは、第１環状コア１２および第２環状コア２２において１ターンの巻線として機能する。
【００１６】
装置本体部４は、図１に示すように、電圧注入部４１、電流測定部４２、処理部４３、出力部４４および基準信号生成部４５を備えている。電圧注入部４１は、三角波生成部５１、ローパスフィルタ（以下、「ＬＰＦ」ともいう）５２、電力増幅部５３および注入クランプ部１１を備えて構成されている。この場合、三角波生成部５１は、一例としてＤ／Ａ変換器を備えて構成されて、処理部４３から一定の時間間隔Ｔ１を空けて一定時間Ｔ２ずつ出力される三角波生成用データＤｓに基づいて図１に示すように三角波信号Ｓｓ（階段波）を間欠的に（他の表現によれば、断続的に）に生成して出力する。ＬＰＦ５２は、三角波信号Ｓｓを入力してその基本周波数成分（周波数ｆ。本例では約１００Ｈｚ）を主として通過させ、例えば３倍以上の高調波成分についてはレベルを減衰させることにより、図３に示す交流電圧（擬似正弦波信号）Ｖａに変換して出力する。
【００１７】
電力増幅部５３は、本例では一例としてＤ級アンプとして構成されて、この交流電圧Ｖａを所定の増幅率で増幅して予め規定された電圧値（本例では電圧実効値）の交流電圧Ｖ１を生成すると共に、生成した交流電圧Ｖ１を注入クランプ部１１の第１巻線１３に印加する。この場合、三角波信号Ｓｓは上記したように間欠的に生成される信号であるため、電力増幅部５３も交流電圧Ｖ１を間欠的に生成して、第１巻線１３に印加する。
【００１８】
また、電力増幅部５３は、一例として、一定周波数の鋸歯状信号を生成する信号発生回路と、この鋸歯状信号と交流電圧Ｖａとを比較して、交流電圧Ｖａの振幅に比例してパルス幅（デューティ比）が変化する所定周期のパルス信号（ＰＷＭ信号）を生成するＰＷＭ信号生成回路と、このＰＷＭ信号を電力増幅するＤ級電力増幅回路と、Ｄ級電力増幅回路からの出力信号に対してフィルタリング処理することで交流電圧Ｖ１を生成するローパスフィルタ回路とで構成されている。これにより、注入クランプ部１１を介して測定対象回路５に所定の周波数ｆで、かつ所定の電圧実効値の検査用交流信号Ｖｘが注入される。この場合、上記したように配線５ａが第１環状コア１２において１ターンの巻線として機能するため、測定対象回路５に注入される検査用交流信号Ｖｘは、その電圧値が交流電圧Ｖ１をターン数Ｎ１で除算して得られる電圧値（Ｖｘ＝Ｖ１／Ｎ１）となる。検出クランプ部２１は、第２環状コア２２において配線５ａが１ターンの巻線として機能するため、測定対象回路５に流れる交流電流Ｉｘを検出して、その第２巻線２３に検出電流（本発明における検出コイルに流れる電流）Ｉ１（＝Ｉｘ／Ｎ２）を出力する。
【００１９】
電流測定部４２は、検出クランプ部２１、第１増幅部６１、第１バンドパスフィルタ（以下、「第１ＢＰＦ」ともいう）６２、第１切替部６３、第２増幅部６４、第２バンドパスフィルタ（以下、「第２ＢＰＦ」ともいう）６５、第２切替部６６、第３増幅部６７、ローパスフィルタ（以下、「ＬＰＦ」ともいう）６８、ハイパスフィルタ（以下、「ＨＰＦ」ともいう）６９、交流増幅部７０およびＡ／Ｄ変換部７１を備え、検出クランプ部２１で交流電流Ｉｘを検出して、その電流値を測定可能に構成されている。
【００２０】
この場合、第１増幅部６１は、本発明における電流電圧変換回路として機能して、第２巻線２３の一端に接続されて、この一端に発生する検出電流Ｉ１を第１電圧信号Ｖｂ１に変換して出力する。また、第１増幅部６１は、一例として、図２に示すように、第１演算増幅器６１ａ、抵抗６１ｂ，６１ｃ，６１ｄおよび第１コンデンサ６１ｅを備えて構成されている。この場合、第１演算増幅器６１ａは、その反転入力端子が第２巻線２３の一端に直接接続され、反転入力端子と出力端子との間に抵抗６１ｂが帰還抵抗として接続され、非反転入力端子が抵抗６１ｃを介して接地されて（基準電圧（グランド）が入力される一例）、入力した検出電流Ｉ１を電圧信号Ｖｂ（振幅が検出電流Ｉ１の電流値に比例して変化する信号）に変換して出力する。第１コンデンサ６１ｅは、第１演算増幅器６１ａの後段に配設されて（本例では、その一端が第１演算増幅器６１ａの出力端子に直接接続されて）、電圧信号Ｖｂに含まれる直流成分を除去する。また、第１コンデンサ６１ｅは、その他端が抵抗６１ｄを介して接地されている。これにより、第１コンデンサ６１ｅにおいて直流成分が除去された電圧信号Ｖｂは、その直流レベルが接地電位（ゼロボルト）に規定されて、ゼロボルトを中心として変化する交流信号である第１電圧信号Ｖｂ１として第１増幅部６１から出力される。
【００２１】
第１ＢＰＦ６２は、入力した第１電圧信号Ｖｂ１に含まれている交流電圧Ｖａの高調波成分を除去して（フィルタリング処理して）、第１電圧信号Ｖｂ２として出力する。具体的には、第１ＢＰＦ６２は、第１電圧信号Ｖｂ１に含まれている交流電圧Ｖａの基本周波数成分（周波数ｆの成分。検査用交流信号Ｖｘの基本周波数成分でもある）を選択的に（主として）通過させることで、第１電圧信号Ｖｂ２を出力する。第１切替部６３は、例えばアナログスイッチで構成されて本発明における同期検波回路として機能して、基準信号生成部４５から出力される基準信号Ｓｒ（交流電圧Ｖａに同期し（同位相で）、かつデューティ比が０．５のパルス信号）に同期して、図３に示すように、第１電圧信号Ｖｂ２と第２ＢＰＦ６５から出力される後述の第２電圧信号Ｖｃ２とを半周期ずつ切り替えて出力する（同期検波動作する）。これにより、第１切替部６３は、第１電圧信号Ｖｂ２の正側波形および第２電圧信号Ｖｃ２の正側波形で構成される脈流信号である正極性信号（同期検波信号）Ｖｄを生成して出力する。
【００２２】
第２増幅部６４は、本発明における電流電圧変換回路として機能して、第２巻線２３の他端に接続されて、この他端に発生する検出電流Ｉ１を第２電圧信号Ｖｃ１に変換して出力する。また、第２増幅部６４は、一例として図２に示すように、第２演算増幅器６４ａ、抵抗６４ｂ，６４ｃ，６４ｄおよび第２コンデンサ６４ｅを備えて、第１増幅部６１と同一に構成されている。この場合、第２演算増幅器６４ａは、その反転入力端子が第２巻線２３の他端に直接接続され、反転入力端子と出力端子との間に抵抗６４ｂが帰還抵抗として接続され、非反転入力端子が抵抗６４ｃを介して接地されて（基準電圧（グランド）が入力される一例）、入力した検出電流Ｉ１を電圧信号Ｖｃ（振幅が検出電流Ｉ１の電流値に比例して変化し、かつ電圧信号Ｖｂと逆極性の信号）に変換して出力する。第２コンデンサ６４ｅは、第２演算増幅器６４ａの後段に配設されて（本例では、その一端が第２演算増幅器６４ａの出力端子に直接接続されて）、電圧信号Ｖｃに含まれる直流成分を除去する。また、第２コンデンサ６４ｅは、その他端が抵抗６４ｄを介して接地されている。これにより、第２コンデンサ６４ｅにおいて直流成分が除去された電圧信号Ｖｃは、その直流レベルが接地電位（ゼロボルト）に規定されて、ゼロボルトを中心として変化する交流信号である第２電圧信号Ｖｃ１として第２増幅部６４から出力される。ここで、第２巻線２３の他端に発生する検出電流Ｉ１は、一端に発生する検出電流Ｉ１と位相が反転したものとなる。このため、第２演算増幅器６４ａは、入力した検出電流Ｉ１を電圧信号Ｖｂと位相が反転した電圧信号Ｖｃに変換して出力する。これにより、第２増幅部６４は、ゼロボルトを中心として変化し、かつ第１電圧信号Ｖｂ１と位相が反転した交流信号である第２電圧信号Ｖｃ１を生成して出力する。
【００２３】
第２ＢＰＦ６５は、第１ＢＰＦ６２と同様のバンドパスフィルタに構成されて、入力した第２電圧信号Ｖｃ１に含まれている交流電圧Ｖａの高調波成分を除去して（フィルタリング処理して）、第２電圧信号Ｖｃ２として出力する。第２切替部６６は、第１切替部６３と同一の構成を備えて本発明における同期検波回路として機能して、基準信号Ｓｒに同期して、図３に示すように、第１電圧信号Ｖｂ２と第２電圧信号Ｖｃ２とを半周期ずつ切り替えて出力する（同期検波する）ことにより、第１電圧信号Ｖｂ２の負側波形および第２電圧信号Ｖｃ２の負側波形で構成される脈流信号である負極性信号（同期検波信号）Ｖｅを生成して出力する。
【００２４】
第３増幅部６７は、各切替部６３，６６と共に本発明における同期検波回路として機能して、正極性信号Ｖｄおよび負極性信号Ｖｅを入力して、これらの信号Ｖｄ，Ｖｅの差分を最終的な同期検波信号（本発明における検波出力信号）Ｖｆとして出力する。本例では、第３増幅部６７は、一例として、図２に示すように、演算増幅器６７ａ、第１切替部６３と演算増幅器６７ａの非反転入力端子との間に接続された抵抗６７ｂ、第２切替部６６と演算増幅器６７ａの反転入力端子との間に接続された抵抗６７ｃ、演算増幅器６７ａの反転入力端子と出力端子との間に接続された抵抗６７ｄ、および演算増幅器６７ａの非反転入力端子と基準電圧（この例ではグランド）との間に接続された抵抗６７ｅとを備えて、差動増幅部として構成されている。この構成により、第３増幅部６７は、図３に示すように、正極性信号Ｖｄおよび負極性信号Ｖｅに同期し、かつ正側波形で構成される脈流信号である差分信号を、信号Ｖｄ，Ｖｅの差分を演算して生成して、同期検波信号Ｖｆとして出力する。この同期検波信号Ｖｆは、振幅が検出電流Ｉ１の電流値にそれぞれ比例する電圧信号Ｖｂ，Ｖｃに基づいて上記のように生成されるため、この同期検波信号Ｖｆ自体の振幅も検出電流Ｉ１の電流値に比例したものとなっている。
【００２５】
ＬＰＦ６８は、カットオフ周波数ｆｃ１が１／（Ｔ１＋Ｔ２）よりも若干高い周波数に設定されたローパスフィルタで構成されている。本例では一例として、Ｔ１，Ｔ２ともに０．５ｓｅｃ（秒）に規定されているため、カットオフ周波数ｆｃ１は、１Ｈｚよりも若干高い１０Ｈｚに規定されている。このため、ＬＰＦ６８は、交流電圧Ｖａの周波数ｆ（本例では１００Ｈｚ）の２倍の周波数の同期検波信号Ｖｆに対して積分器として機能して、図３に示すように、同期検波信号Ｖｆの包絡線に近似する電圧信号Ｖｇを生成して出力する。ＨＰＦ６９は、カットオフ周波数ｆｃ２が１／（Ｔ１＋Ｔ２）よりも十分に低い周波数に設定されたハイパスフィルタで構成されている。本例では一例として、カットオフ周波数ｆｃ２は、１Ｈｚよりも十分に低い０．１Ｈｚに規定されている。このため、ＨＰＦ６９は、図３に示すように、電圧信号Ｖｇに含まれる直流成分を除去して、その交流成分を電圧信号Ｖｈとして出力する。以上の構成により、ＬＰＦ６８およびＨＰＦ６９は、本発明における直流除去回路として機能して、同期検波信号Ｖｆに対する積分と直流成分除去とを実行する。交流増幅部７０は、演算増幅器を備えて本発明における交流増幅回路として構成されて、電圧信号Ｖｈを入力して所定の増幅率で増幅して、電圧信号Ｖｉとして出力する。Ａ／Ｄ変換部７１は、この電圧信号Ｖｉをデジタルデータに変換して電流データＤｉとして出力する。この場合、電流データＤｉで示される電圧信号Ｖｉの振幅（後述するＶｍａｘ−Ｖｍｉｎ）は、検出電流Ｉ１の振幅を表すデータとなる。測定対象回路５に流れる交流電流Ｉｘの振幅は、検出電流Ｉ１の振幅と検出クランプ部２１の仕様とに基づいて一義的に決定される。このため、電流測定部４２は、検出電流Ｉ１の測定と共に、測定対象回路５に流れる交流電流Ｉｘの測定をも実行するといえる。
【００２６】
基準信号生成部４５は、コンパレータ８１およびＤ型フリップフロップ（以下、「ＤＦＦ」ともいう）８２を備え、全体として本発明におけるコンパレータとして機能して、交流電圧Ｖ１に基づいて基準信号（本発明における二値化信号）Ｓｒを生成して出力する。具体的には、コンパレータ８１は、比較用電圧値Ｖｒｅｆがゼロボルトに規定されると共に、本例では、一例としてヒステリシス型に構成されている。この構成により、コンパレータ８１は、擬似正弦波信号である交流電圧Ｖ１と、比較用電圧値Ｖｒｅｆとを比較することにより、交流電圧Ｖ１のゼロクロスで極性が反転し、かつデューティ比が０．５のパルス信号を一次二値化信号Ｓｒ０（最終的な二値化信号としての基準信号Ｓｒの前段で交流電圧Ｖ１が二値化されて生成される信号。以下、単に「二値化信号Ｓｒ０」ともいう）として生成して出力する。また、コンパレータ８１がヒステリシス型のため、交流電圧Ｖ１の電圧値が比較用電圧値Ｖｒｅｆを超えたときには、比較用電圧値Ｖｒｅｆがゼロボルトよりも低下することで、交流電圧Ｖ１に重畳しているノイズによって二値化信号Ｓｒ０の極性の不要な反転を回避することができる結果、ノイズの影響を低減して抵抗値Ｒｘの測定精度がより向上されている。ＤＦＦ８２は、Ｄ入力端子に入力される二値化信号Ｓｒ０をクロック端子ＣＫに入力される基準クロックＣＬＫに同期させて（二値化信号Ｓｒ０の立ち上がりおよび立ち下がりを基準クロックＣＬＫの立ち上がり（または立ち下がり）に一致させて）、最終的な二値化信号としての基準信号Ｓｒを出力する。なお、交流電圧Ｖ１に対する検出電流Ｉ１の位相ずれが少ないときには、基準信号Ｓｒに代えて二値化信号Ｓｒ０を最終的な二値化信号として各切替部６３，６６に供給して作動させることもできるため、ＤＦＦ８２を省いた構成を採用してもよい。
【００２７】
処理部４３は、ＣＰＵおよびメモリ（いずれも図示せず）を備えて構成されて、抵抗測定処理を実行する。出力部４４は、一例としてモニタ装置などで構成されて、抵抗測定処理の結果を表示する。
【００２８】
次に、抵抗測定装置１による抵抗測定処理１００について、図４を参照して説明する。
【００２９】
この抵抗測定処理１００では、処理部４３は、まず、所定の周波数ｆの検査用交流信号Ｖｘを測定対象回路５に注入する注入処理を実行する（ステップ１０１）。具体的には、この注入処理において、処理部４３は、電圧注入部４１に対して交流電圧Ｖａの生成を開始させるため、基準クロックＣＬＫよりも十分に高い内部クロック（基準クロックＣＬＫはこの内部クロックに同期している）に同期して、三角波信号Ｓｓ生成用の三角波生成用データＤｓの電圧注入部４１への出力を開始する。これにより、電圧注入部４１では、三角波生成部５１が、基準クロックＣＬＫに同期した三角波信号Ｓｓの生成、および生成した三角波信号Ｓｓの出力を開始し、ＬＰＦ５２が三角波信号Ｓｓを交流電圧Ｖａに変換する。電力増幅部５３は、Ｄ級増幅動作を行って、入力した交流電圧Ｖａを所定の増幅率で増幅して予め規定された電圧実効値の交流電圧Ｖ１を生成すると共に、生成した交流電圧Ｖ１を注入クランプ部１１の第１巻線１３に印加する。これにより、注入クランプ部１１から測定対象回路５に検査用交流信号Ｖｘ（周波数ｆ）が注入される。このため、測定対象回路５には、検査用交流信号Ｖｘの注入に起因して、周波数ｆの交流電流Ｉｘが流れる。
【００３０】
また、処理部４３は、三角波生成用データＤｓの電圧注入部４１への出力の開始に伴い、基準クロックＣＬＫの基準信号生成部４５への出力を開始する。基準信号生成部４５では、コンパレータ８１が、交流電圧Ｖ１と比較用電圧値Ｖｒｅｆとを比較することにより、交流電圧Ｖ１のゼロクロスで極性が反転し、かつデューティ比が０．５の二値化信号Ｓｒ０の生成を開始する。また、ＤＦＦ８２が、この二値化信号Ｓｒ０を基準クロックＣＬＫに同期させて基準信号Ｓｒとして出力する処理を開始する。これにより、基準信号生成部４５から電流測定部４２の各切替部６３，６６に対して、基準信号Ｓｒ（図２参照）の供給が開始される。
【００３１】
この周波数ｆの検査用交流信号Ｖｘが測定対象回路５へ間欠的に注入されている状態において、電流測定部４２は、間欠的に発生する交流電流Ｉｘを検出して電流データＤｉを生成する処理を実行する。具体的には、電流測定部４２では、検出クランプ部２１が、測定対象回路５に間欠的に流れる交流電流Ｉｘを検出して、その第２巻線２３から検出電流Ｉ１を出力し、第１および第２増幅部６１，６４が、この検出電流Ｉ１を第１および第２電圧信号Ｖｂ１，Ｖｃ１に変換して出力する。この場合、この電流測定部４２では、従来の構成（検出コイルとしての第２巻線２３をシングルエンドで使用し、電流検出のための抵抗を直列に接続する構成）とは異なり、第２巻線２３の各端部を演算増幅器６１ａ，６４ａの反転入力端子に接続する構成としたことにより、ゲインの低下や周波数特性の劣化を招くおそれのある電流検出用の抵抗（シャント抵抗）を不要とすることができ、十分な検出ゲインを維持しつつ良好な周波数特性が確保されている。
【００３２】
次いで、第１および第２ＢＰＦ６２，６５が、対応する電圧信号Ｖｂ１，Ｖｃ１に含まれている高調波成分を除去して、第１および第２電圧信号Ｖｂ２，Ｖｃ２として出力し、各切替部６３，６６が、この第１および第２電圧信号Ｖｂ２，Ｖｃ２を基準信号Ｓｒに同期して切り替えることにより、正極性信号Ｖｄおよび負極性信号Ｖｅを生成して出力する。この場合、基準信号Ｓｒは、基準信号生成部４５のＤＦＦ８２を介して出力される。このため、交流電圧Ｖ１の基準クロックＣＬＫに対する位相が温度や湿度の変化に起因して変化した場合であっても、その変化量が基準クロックＣＬＫの１周期以内であれば、基準信号Ｓｒは、その立ち上がりおよび立ち下がりが基準クロックＣＬＫの立ち上がり（または立ち下がり）にＤＦＦ８２によって強制的に同期させられる。したがって、温度や湿度の変化に起因した基準信号Ｓｒの基準クロックＣＬＫに対する位相のずれが大幅に低減される、つまり基準信号Ｓｒのデューティ比のゆらぎが大幅に低減される。このため、各切替部６３，６６がこの基準信号Ｓｒに基づいて第１および第２電圧信号Ｖｂ２，Ｖｃ２を安定して切り替えることができる結果、各切替部６３，６６による正極性信号Ｖｄおよび負極性信号Ｖｅの生成の精度が高められている。また、ノーマルモードノイズが検出電流Ｉ１に含まれていたとしても、各切替部６３，６６による基準信号Ｓｒに同期した各信号Ｖｂ２，Ｖｃ２に対する上記の切替動作により、このノーマルモードノイズが除去される。
【００３３】
続いて、第３増幅部６７が、この正極性信号Ｖｄおよび負極性信号Ｖｅの差分を演算して同期検波信号Ｖｆを生成し、ＬＰＦ６８が同期検波信号Ｖｆを積分して電圧信号Ｖｇを出力し、さらにＨＰＦ６９が電圧信号Ｖｇから直流成分を除去して電圧信号Ｖｈとして出力する。この場合、第２巻線２３の各端部に接続された第１増幅部６１と第２増幅部６４とが、それぞれが接続された第２巻線２３の端部に発生する検出電流Ｉ１に基づいて、互いの位相が反転する第１電圧信号Ｖｂ１と第２電圧信号Ｖｃ１とを出力し、第３増幅部６７が、これらの信号Ｖｂ１，Ｖｃ１（本例では各ＢＰＦ６２，６５でフィルタリング処理された信号Ｖｂ２，Ｖｃ２）に基づいて各切替部６３，６６で生成される正極性信号Ｖｄおよび負極性信号Ｖｅの差分を演算して同期検波信号Ｖｆを生成する。このため、検出電流Ｉ１にコモンモードノイズが重畳していたとしても、第３増幅部６７が差分演算を行うことにより、このノイズがキャンセルされる。
【００３４】
次いで、交流増幅部７０がこの電圧信号ＶｈをＡ／Ｄ変換部７１の入力定格に見合う振幅まで増幅して、電圧信号Ｖｉとして出力する。この場合、電圧信号Ｖｉの生成に際して、電圧信号Ｖｈを交流信号とし、かつ交流増幅部７０で交流増幅する構成としたことにより、直流増幅を採用する構成とは異なり、ダイナミックリザーブの悪化が回避され、またノイズ耐性の低下も回避されている。さらに、直流増幅のように演算増幅器にオフセットの小さな高価なものを使用する必要がないため、電流測定部４２、ひいては抵抗測定装置１のコストの上昇が回避されている。続いて、Ａ／Ｄ変換部７１が、電圧信号Ｖｉをデジタルデータに変換して電流データＤｉとして処理部４３に出力する。
【００３５】
次いで、処理部４３は、周波数がｆのときの測定対象回路５の抵抗値Ｒｘを算出する算出処理を実行する（ステップ１０２）。具体的には、この算出処理において、処理部４３は、まず、電流データＤｉに基づいて検出電流Ｉ１の振幅を算出する。この場合、電流データＤｉは図３における電圧信号Ｖｉの波形データであるため、処理部４３は、この電流データＤｉの最小値Ｖｍｉｎをゼロレベルとして認識して、波形データの最大値Ｖｍａｘと最小値Ｖｍｉｎとの差分（Ｖｍａｘ−Ｖｍｉｎ）が検出電流Ｉ１の振幅に相当する値であるとして、検出電流Ｉ１の振幅を算出する。また、処理部４３は、算出したこの振幅と、注入クランプ部１１の第１巻線１３に印加された交流電圧Ｖ１が擬似正弦波信号であるということとから、検出電流Ｉ１の電流実効値を算出する。次いで、交流電圧Ｖ１の電圧実効値および第１巻線１３のターン数（Ｎ１）に基づいて検査用交流信号Ｖｘの電圧実効値を算出すると共に、算出した検出電流Ｉ１の電流実効値および第２巻線２３のターン数（Ｎ２）に基づいて交流電流Ｉｘの電流値（本例では電流実効値）を算出する。続いて、処理部４３は、算出した検査用交流信号Ｖｘおよび交流電流Ｉｘの各実効値に基づいて、検査用交流信号Ｖｘの周波数がｆのときの測定対象回路５の抵抗値Ｒｘを算出すると共に、算出した抵抗値Ｒｘを周波数ｆに対応させてメモリに記憶する。本例では一例として、処理部４３は、この抵抗値Ｒｘの算出に際して、抵抗値Ｒｘを複数回算出すると共に、これらの平均（一例として移動平均）を算出して、最終的な抵抗値Ｒｘとする。これにより、抵抗値Ｒｘの算出処理が完了する。最後に、処理部４３は、算出した抵抗値Ｒｘを出力部４４に出力させる（ステップ１０３）。これにより、抵抗測定処理が完了する。
【００３６】
このように、この抵抗測定装置１では、電圧注入部４１が、交流電圧Ｖ１の第１巻線１３への印加を間欠的に実行することにより、検査用交流信号Ｖｘを測定対象回路５内に生成させる。また、コンパレータ８１を含む基準信号生成部４５が交流電圧Ｖ１に同期した二値化信号を生成して基準信号Ｓｒとして出力する。また、電流測定部４２が、検査用交流信号Ｖｘの注入に起因して第２巻線２３に流れる検出電流Ｉ１を各電圧信号Ｖｂ２，Ｖｃ２に変換すると共に各電圧信号Ｖｂ２，Ｖｃ２を基準信号Ｓｒを用いて同期検波して同期検波信号Ｖｆを生成し、この同期検波信号Ｖｆを積分すると共に直流成分を除去して交流成分である電圧信号Ｖｈを出力し、さらにこの電圧信号Ｖｈを増幅することにより、検出電流Ｉ１（すなわち、検出電流Ｉ１に比例する交流電流Ｉｘ）を測定する。
【００３７】
したがって、この抵抗測定装置１によれば、検出電流Ｉ１の測定（すなわち、交流電流Ｉｘの測定）に際して必要となる電圧信号Ｖｈを交流信号として交流増幅部７０で交流増幅することにより、直流増幅を採用する構成とは異なり、ダイナミックリザーブの悪化を回避することができると共に、ノイズ耐性の低下についても回避することができる。また、交流増幅部７０を構成するに際して、直流増幅のように演算増幅器にオフセットの小さな高価なものを使用する必要がないため、電流測定部４２、ひいては抵抗測定装置１のコストを低減することができる。
【００３８】
また、この抵抗測定装置１によれば、コンパレータ８１を含んで基準信号生成部４５を構成したことにより、簡易な構成で交流電圧から二値化信号を確実に生成することができる。
【００３９】
なお、本発明は、上記の構成に限定されない。例えば、上記の構成では、各演算増幅器６１ａ，６４ａの後段にコンデンサ６１ｅ，６４ｅをそれぞれ配設しているが、各演算増幅器６１ａ，６４ａのオフセット電圧が極めて少ないときには、コンデンサ６１ｅ，６４ｅを配設しない構成とすることもできる。この構成では、各抵抗６１ｄ，６４ｄについても不要とすることができる。また、抵抗値Ｒｘの測定精度の向上のために第１および第２ＰＦ６２，６５を使用する構成について上記したが、必要とされる測定精度が確保できるときには、第１および第２ＢＰＦ６２，６５を配設しない構成を採用することもできる。また、電力増幅部５３をＤ級アンプに代えて、Ａ級やＡＢ級のアンプで構成することもできる。また、基準信号生成部４５において、二値化信号Ｓｒ０の基準クロックＣＬＫへの同期に際してＤＦＦ８２を使用しているが、ＤＦＦ以外の各種デジタル回路を用いて同期させることもできる。また、ヒステリシス型のコンパレータ８１を用いているが、ヒステリシスを有しないコンパレータを用いることもできる。
【００４０】
また、第１電圧信号Ｖｂ２および第２電圧信号Ｖｃ２を基準信号Ｓｒでそれぞれ同期検波する構成の一例として、各切替部６３，６６を使用した構成について上記したが、乗算器を使用して同期検波する構成を採用することもできる。また、検査用交流信号Ｖｘの電圧値としての電圧実効値と交流電流Ｉｘの電流値としての電流実効値とに基づいて抵抗値Ｒｘを算出する例について上記したが、電圧値は電圧実効値に限定されるものではなく、また電流値も電流実効値に限定されるものではない。具体的には、検査用交流信号Ｖｘの電圧値としての電圧平均値と交流電流Ｉｘの電流値としての電流平均値とに基づいて抵抗値Ｒｘを算出する構成や、検査用交流信号Ｖｘの電圧値としてのピークｔｏピーク値（電圧振幅）と交流電流Ｉｘの電流値としてのピークｔｏピーク値（電流振幅）とに基づいて抵抗値Ｒｘを算出する構成や、検査用交流信号Ｖｘの電圧値としての電圧ピーク値と交流電流Ｉｘの電流値としての電流ピーク値とに基づいて抵抗値Ｒｘを算出する構成を採用することもできる。
【００４１】
また、電力増幅部５３から出力される交流電圧Ｖ１に基づき、コンパレータ８１とＤＦＦ８２とを有する基準信号生成部４５で基準信号Ｓｒを生成する構成について上記したが、三角波生成部５１から出力される三角波信号ＳｓおよびＬＰＦ５２から出力される交流電圧（擬似正弦波信号）Ｖａのうちのいずれかに基づき、基準信号生成部４５が基準信号Ｓｒを生成する構成を採用することもできる。また、基準信号Ｓｒを生成する基準信号生成部４５をコンパレータ８１を用いて構成することにより、簡易な構成で交流電圧Ｖ１から二値化信号Ｓｒ０を確実に生成し得るようにした例について上記したが、入力値（交流電圧ｖ１の電圧値）をしきい値（比較用電圧値Ｖｒｅｆ）と比較して、その比較結果（二値化信号Ｓｒ０）を出力するものであれば、コンパレータ８１に限定されず、種々の回路を採用することができる。また、ＤＦＦ７２に代えて、ＪＫフリップフロップや、ＲＳフリップフロップなどを使用する構成を採用することもできる。
【００４２】
また、一例としてＤ／Ａ変換器を備えて三角波生成部５１を構成し、処理部４３から一定の時間間隔Ｔ１を空けて一定時間Ｔ２ずつ出力される三角波生成用データＤｓに基づいて図１に示すように三角波信号Ｓｓを間欠的に（つまり、断続的に）生成して出力する構成について上記したが、Ｄ／Ａ変換器と共に、基準クロックＣＬＫに同期してカウンタ値をカウントアップさせるカウンタを備えて三角波生成部５１を構成し、このカウンタを間欠的に作動させてそのカウンタ値をＤ／Ａ変換器がアナログ信号に変換することで、三角波信号Ｓｓを生成する構成を採用することもできる。さらに、三角波生成部５１にＤＤＳ（Ｄｉｒｅｃｔ  Ｄｉｇｉｔａｌ  Ｓｙｎｔｈｅｓｉｚｅｒ。図示せず）を使用して、三角波信号Ｓｓを生成する構成を採用することもできる。
【００４３】
また、処理部４３とは別個に、三角波生成部５１および基準信号生成部４５を設ける構成について上記したが、ＣＰＵ、Ａ／ＤコンバータおよびＤ／Ａコンバータを少なくとも含むＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）で処理部４３を構成することにより、三角波生成部５１および基準信号生成部４５の少なくとも１つの生成部を処理部４３に含める構成を採用することもできる。この構成において、ＣＰＵに対して、基準クロックＣＬＫに同期したアップカウント動作、ダウンカウント動作、およびアップダウンカウント動作のいずれかのカウント動作を繰り返させ、そのカウント値をＤ／Ａコンバータに出力させることにより、三角波生成部５１を構成することができる。また、ＤＳＰ内または外部に設けたメモリに波形用データを記憶させて、この波形用データをＣＰＵが読み出してＤ／Ａコンバータに出力することによっても構成することができる。また、基準信号生成部４５については、ＣＰＵが、上記のカウント動作におけるスタート値とエンド値との中間値を基準として、この中間値をカウント値が横切るタイミングを検出し、検出されたタイミングに同期して立ち上がりと立ち下がりとが交互に繰り返す信号を、基準信号Ｓｒとして生成することにより構成することができる。
【符号の説明】
【００４４】
１  抵抗測定装置
５  測定対象回路
１３  第１巻線（注入コイル）
２３  第２巻線（検出コイル）
４１  電圧注入部
４２  電流測定部
４３  処理部
４５  基準信号生成部
６１  第１増幅部
６３  第１切替部
６４  第２増幅部
６６  第２切替部
６７  第３増幅部
６８  ＬＰＦ
６９  ＨＰＦ
７０  交流増幅部
８１  コンパレータ
８２  ＤＦＦ
Ｉ１  検出電流
Ｉｘ  交流電流
Ｒｘ  抵抗
Ｓｒ  基準信号
Ｓｒ０  二値化信号
Ｓｓ  三角波信号
Ｖ１  交流電圧
Ｖｘ  検査用交流信号
【図１】
2010060552.tif 000003
【図２】
2010060552.tif 000004
【図３】
2010060552.tif 000005
【図４】
2010060552.tif 000006