(57)【要約】【課題】高温で長時間の処理が必要なエピタキシャル成長を用いることなく、熱応力の発生を抑え、信頼性に優れた、所望の膜厚の炭化シリコン膜を容易に得ることができ、かつ低コストや大口径化が可能な炭化シリコン膜の製造方法を提供する。【解決手段】本発明の炭化シリコン膜１３の製造方法は、基板１１上にアモルファスシリコンとポリシリコンとの少なくとも一方を含む第１シリコン膜１４ａを形成する工程と、第１シリコン膜１４ａを炭化処理し第１炭化シリコン膜１３ａを形成する工程と、第１炭化シリコン膜１３ａを形成した後に、第２シリコン膜１４ｂを形成する工程と、第２炭化シリコン膜１３ｂを形成する工程と、を少なくとも１回有することを特徴とする。【選択図】図３
2010278215.tif 000002
【特許請求の範囲】
【請求項１】
基板上にアモルファスシリコンとポリシリコンとの少なくとも一方を含む第１シリコン膜を形成する工程と、
前記第１シリコン膜を炭化処理し第１炭化シリコン膜を形成する工程と、
前記第１炭化シリコン膜を形成した後に、第２シリコン膜を形成する工程と、第２炭化シリコン膜を形成する工程と、を少なくとも１回有することを特徴とする炭化シリコン膜の製造方法。
【請求項２】
前記第１シリコン膜を形成する工程の前に、前記基板上に酸化シリコン膜を形成する工程を有することを特徴とする請求項１に記載の炭化シリコン膜の製造方法。
【請求項３】
前記第１シリコン膜を形成する工程の前に、前記基板上に窒化シリコン膜を形成する工程を有することを特徴とする請求項１に記載の炭化シリコン膜の製造方法。
【請求項４】
前記基板がシリコンからなり、前記第１炭化シリコン膜を形成する工程と前記第２炭化シリコン膜を形成する工程との少なくとも一方の工程の炭化処理は、ランプアニールによる熱処理を用いて行うことを特徴とする請求項１〜３のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項５】
前記基板が石英もしくはシリコンからなり、前記第１炭化シリコン膜を形成する工程と前記第２炭化シリコン膜を形成する工程との少なくとも一方の工程の炭化処理は、炉アニールによる熱処理を用いて行うことを特徴とする請求項１〜３のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項６】
前記第１シリコン膜と前記第２シリコン膜との少なくとも一方をＣＶＤ法を用いて形成することを特徴とする請求項１〜５のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項７】
前記第１シリコン膜と前記第２シリコン膜との少なくとも一方の膜厚を１００ｎｍ以下にすることを特徴とする請求項１〜６のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項８】
前記第２炭化シリコン膜を形成する工程の後に、前記第２炭化シリコン膜上に化合物半導体膜を形成する工程を有することを特徴とする請求項１〜７のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項９】
前記第１炭化シリコン膜を形成する工程の前に、前記第１シリコン膜をパターニングする工程を有することを特徴とする請求項１〜８のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項１０】
前記第２炭化シリコン膜を形成する工程の前に、前記第２シリコン膜をパターニングする工程を有することを特徴とする請求項１〜９のいずれか１項に記載の炭化シリコン膜の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化シリコン膜の製造方法に関するものである。
【背景技術】
【０００２】
近年、整流素子やインバータ等の高耐圧パワーデバイスのワイドバンドギャップ半導体材料として、炭化シリコンが注目されている。炭化シリコンは、絶縁破壊電界が強く高耐圧とすることができ、さらに機械的強度、耐熱性、化学的安定性に優れるという特性を有している。このような特性を有する炭化シリコンは、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）の材料としても期待されている。
【０００３】
炭化シリコンの製造方法としては、炭化シリコン種結晶を用いた昇華再結晶法や、ＣＶＤ法がある。昇華再結晶法では、１７００℃近辺の超高温処理が必要であるので、低コストで効率よく炭化シリコン膜を製造することや大口径化に対応することが難しい。また、酸化シリコン膜上にＣＶＤ法で炭化シリコン膜を製造すると、変成された炭化シリコン膜が局所的に核成長を起こして粒塊となり、表面状態が荒れた疎な炭化シリコン膜となってしまう。疎な炭化シリコン膜であると、この膜上に多種材料の積層構造を形成することが困難であり、良好なＭＥＭＳを製造することが難しくなる。
【０００４】
このような問題点を解決するための技術が各種検討されており、例えば特許文献1及び２では、炭化シリコンを製造する方法として、ＳＯＩ基板を用いる方法が開示されている。この方法は、ＳＯＩ基板を収容した成膜室内に、水素ガスと炭化水素ガスの混合ガスを供給しつつ、ＳＯＩ基板を加熱処理することにより、ＳＯＩ基板表面の単結晶シリコン層を単結晶炭化シリコン膜に変成する方法である。また、特許文献３では、スマートカット法（登録商標）等の転写技術を用いて、表面に酸化シリコン膜を形成した支持基板上に、単結晶炭化シリコン膜を転写することでＳｉＣＯＩ基板を製造する方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３６３７５１号公報
【特許文献２】特開２００３−２２４２４８号公報
【特許文献３】特開２００５−５３７６７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１〜３の技術にあっては、炭化シリコン膜を効率よく製造することができると考えられるが、以下のように問題点もある。
特許文献１及び２では、単結晶シリコン層が緻密な結晶構造であるので、これを良好に炭化するためには単結晶シリコン層を数ｎｍの膜厚に薄膜化する必要がある。炭化されていない単結晶シリコンが残留していると、単結晶シリコン層と炭化シリコン膜の物性値（例えば格子定数や熱膨張係数）の違いにより炭化シリコン結晶中に欠陥が発生するからである。単結晶シリコン層を数ｎｍの膜厚に高精度に薄膜化することが難しいので、得られる炭化シリコン膜の膜厚制御が困難である。また、特許文献３では、炭化シリコン膜を転写する基板として単結晶炭化シリコン基板を用いるため、コストが高く、大口径化に対応することが困難である。
【０００７】
また、特許文献１〜３では、炭化シリコン膜を所望の膜厚に形成する方法として、エピタキシャル成長を行って厚膜化している。しかしながら、エピタキシャル成長を行うには、高温で長時間の処理が必要であり、下地となる基板と炭化シリコン膜とに熱応力がかかるので、結果的に得られるデバイスの信頼性が低下する可能性がある。
【０００８】
本発明はこのような事情に鑑みてなされたものであって、高温で長時間の処理が必要なエピタキシャル成長を用いることなく、熱応力の発生を抑え、信頼性に優れた、所望の膜厚の炭化シリコン膜を容易に得ることができ、かつ低コストや大口径化が可能な炭化シリコン膜の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するため、本発明の炭化シリコン膜の製造方法は、基板上にアモルファスシリコンとポリシリコンとの少なくとも一方を含む第１シリコン膜を形成する工程と、前記第１シリコン膜を炭化処理し第１炭化シリコン膜を形成する工程と、前記第１炭化シリコン膜を形成した後に、第２シリコン膜を形成する工程と、第２炭化シリコン膜を形成する工程と、を少なくとも１回有することを特徴とする。
この製造方法によれば、シリコン膜を形成する工程と、シリコン膜を炭化処理して炭化シリコン膜を形成する工程と、を複数回繰り返して行うことにより炭化シリコン膜を厚膜化できるので、高温で長時間の処理が必要なエピタキシャル成長を用いる必要がない。したがって、熱応力の発生を抑え、信頼性に優れた、所望の膜厚の炭化シリコン膜を容易に得ることができる。また、アモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜の膜厚に応じた膜厚の炭化シリコン膜が得られる。また、シリコン膜を所定の膜厚に成膜することは、例えばＳＯＩ基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜を容易に製造することができる。また、アモルファスシリコンやポリシリコンは、単結晶シリコンに比べて結晶構造が粗い（緻密でない）ので、炭化処理においてシリコン膜に炭素を均一に拡散させることができ、シリコン膜を均一かつ良好に炭化することができる。このため、シリコン膜の一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がシリコン膜と炭化シリコン膜とで異なることにより結晶欠陥を生じることが防止される。したがって、シリコン膜を所望の膜厚に制御して炭化処理する工程を複数回繰り返すことにより、緻密で均一な、所望の膜厚に厚膜化された炭化シリコン膜を成膜することが可能となる。また、特許文献３のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いる基板の口径まで大口径化に対応することが可能である。
【００１０】
本製造方法においては、前記第１シリコン膜を形成する工程の前に、前記基板上に酸化シリコン膜を形成する工程を有していてもよい。
この製造方法によれば、炭化シリコン膜が基板と当接しなくなり、酸化シリコン膜を基板と炭化シリコン膜との格子定数や熱膨張係数の違いを緩和する緩衝層として機能させることができる。これにより、炭化シリコン膜の結晶欠陥を抑制することができ、緻密で均一な膜質の炭化シリコン膜を製造することが可能となる。また、本製造方法により得られた炭化シリコン膜に素子を形成してデバイスを製造すると、酸化シリコン膜を用いて完全に素子分割ができるので、低消費電力のデバイスが得られる。
【００１１】
本製造方法においては、前記第１シリコン膜を形成する工程の前に、前記基板上に窒化シリコン膜を形成する工程を有していてもよい。
この製造方法によれば、炭化シリコン膜が基板と当接しなくなり、窒化シリコン膜を基板と炭化シリコン膜との格子定数や熱膨張係数の違いを緩和する緩衝層として機能させることができる。これにより、炭化シリコン膜の結晶欠陥を抑制することができ、緻密で均一な膜質の炭化シリコン膜を製造することが可能となる。また、本製造方法により得られた炭化シリコン膜に素子を形成してデバイスを製造すると、窒化シリコン膜を用いて完全に素子分割ができるので、低消費電力のデバイスが得られる。
【００１２】
本製造方法においては、前記基板がシリコンからなり、前記第１炭化シリコン膜を形成する工程と前記第２炭化シリコン膜を形成する工程との少なくとも一方の工程の炭化処理は、ランプアニールによる熱処理を用いて行ってもよい。
この製造方法によれば、炭化シリコン膜を形成する工程の炭化処理において昇温レートを高くすることができ、炭化シリコン膜の結晶性を良好にすることができる。
【００１３】
本製造方法においては、前記基板が石英もしくはシリコンからなり、前記第１炭化シリコン膜を形成する工程と前記第２炭化シリコン膜を形成する工程との少なくとも一方の工程の炭化処理は、炉アニールによる熱処理を用いて行ってもよい。
この製造方法によれば、炉アニールにより多数の基板を一括して熱処理することができるので、多数の基板上に形成された多数のシリコン膜を一括して炭化処理することができる。したがって、一括して炭化処理する基板の数を増やすほど基板一枚当たりの炭化シリコン膜の成膜時間を短くすることができ、製造効率を高めることができる。
【００１４】
本製造方法においては、前記第１シリコン膜と前記第２シリコン膜との少なくとも一方をＣＶＤ法を用いて形成してもよい。
この製造方法によれば、シリコン膜を形成する工程における成膜温度を低く設定することにより、シリコン膜の結晶性を低下させることができ、容易にアモルファスシリコンとポリシリコンとの少なくとも一方を含んだシリコン膜を形成することができる。また、ＣＶＤ法によれば高精度な膜厚のシリコン膜を形成することができ、これを炭化処理することにより、高精度な膜厚の炭化シリコン膜を製造することが可能となる。
【００１５】
本製造方法においては、前記第１シリコン膜と前記第２シリコン膜との少なくとも一方の膜厚を１００ｎｍ以下にすることが望ましい。
本願発明者は、シリコン膜の膜厚を１００ｎｍ以下にすることで、炭化処理でシリコン膜をほとんど残留させずに炭化シリコン膜に変成できることを見出した。この製造方法によれば、炭化されずに残留したシリコン膜と炭化シリコン膜とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜の結晶欠陥が生じることがない。したがって、炭化シリコン膜の結晶欠陥を抑制することができ、結晶性が良好な炭化シリコン膜を製造することが可能となる。
【００１６】
本製造方法においては、前記第２炭化シリコン膜を形成する工程の後に、前記第２炭化シリコン膜上に化合物半導体膜を形成する工程を有していてもよい。
この製造方法によれば、緻密で均一な膜質の炭化シリコン膜が形成されるので、この炭化シリコン膜に格子整合させて化合物半導体膜を形成すると、結晶性が良好な化合物半導体膜を得ることができる。
【００１７】
本製造方法においては、前記第１炭化シリコン膜を形成する工程の前に、前記第１シリコン膜をパターニングする工程を有していてもよい。
この製造方法によれば、エッチングが困難な炭化シリコン膜をエッチングすることなく、パターニングされた炭化シリコン膜を容易に得ることができる。これにより、パターニングされた炭化シリコン膜上に多種材料の積層構造を形成することが容易になり、ＭＥＭＳを製造する際の設計の幅を広げることができる。
【００１８】
本製造方法においては、前記第２炭化シリコン膜を形成する工程の前に、前記第２シリコン膜をパターニングする工程を有していてもよい。
この製造方法によれば、エッチングが困難な炭化シリコン膜をエッチングすることなく、パターニングされた炭化シリコン膜を容易に得ることができる。これにより、パターニングされた炭化シリコン膜上に多種材料の積層構造を形成することが容易になり、ＭＥＭＳを製造する際の設計の幅を広げることができる。
【図面の簡単な説明】
【００１９】
【図１】第１実施形態に係る炭化シリコン膜を有する半導体基板の模式図である。
【図２】第１実施形態に係る炭化シリコン膜を有する半導体基板の製造工程図である。
【図３】図２に続く製造工程図である。
【図４】第３実施形態に係る炭化シリコン膜を有する半導体基板の模式図である。
【図５】第３実施形態に係る炭化シリコン膜を有する半導体基板の製造工程図である。
【図６】図５に続く製造工程図である。
【図７】第３実施形態に係る半導体基板の変形例を示す図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
【００２１】
（第１実施形態）
図１は、本発明の第１実施形態における炭化シリコン膜１３を有する半導体基板１０の構成を模式的に示す図である。図１に示すように、半導体基板１０は、シリコンからなる基板（シリコン基板）１１と、酸化シリコン膜１２と、炭化シリコン膜１３と、を備えて構成されている。
【００２２】
シリコン基板１１は、酸化シリコン膜１２及び炭化シリコン膜１３の下地となる基板である。このシリコン基板１１は、例えば、ＣＺ法（チョクラルスキー法）やＦＺ法（フローティングゾーン法）を用いて形成されたシリコンインゴットをスライス、研磨して形成される。
【００２３】
炭化シリコン膜１３は、酸化シリコン膜１２上に、図２及び図３に示すアモルファスシリコンを含むシリコン膜１４ａ，１４ｂ（以下、アモルファスシリコン膜という。）を形成する工程と、アモルファスシリコン膜１４ａ，１４ｂを炭化して炭化シリコン膜１３ａ，１３ｂを形成する工程と、を複数回繰り返して、所望の膜厚に厚膜化されて形成されている。炭化シリコン膜１３は、バンドギャップ値が高く、絶縁破壊電界が強いので高耐圧とすることができ、さらに機械的強度、耐熱性、化学的安定性に優れている。このため、半導体基板１０を用いると、良好な高耐圧パワーデバイスや良好なＭＥＭＳを製造することが可能である。
【００２４】
酸化シリコン膜１２は、シリコン基板１１と炭化シリコン膜１３との間に形成されている。酸化シリコンの膜厚Ｔ１は、例えば１００ｎｍ程度の膜厚である。酸化シリコン膜１２によって、シリコン基板１１と炭化シリコン膜１３とが当接しないようになっている。酸化シリコン膜１２は、シリコン基板１１と炭化シリコン膜１３との格子定数や熱膨張係数の違いを緩和する緩衝層として機能する。
【００２５】
（半導体基板の製造方法）
次に、本実施形態に係る炭化シリコン膜１３を有する半導体基板１０の製造方法を説明する。図２及び図３は、半導体基板１０の製造工程を順を追って示す工程図である。本実施形態では、シリコン基板１１上に、酸化シリコン膜１２を介してアモルファスシリコン膜１４ａ，１４ｂを形成する工程と、アモルファスシリコン膜１４ａ，１４ｂを炭化処理して炭化シリコン膜１３ａ，１３ｂを形成する工程と、を複数回繰り返して、所望の膜厚に厚膜化された炭化シリコン膜１３を形成する。
【００２６】
半導体基板１０を製造する際は、先ず、図２（ａ）に示すように、従来と同様の手法により製造されたシリコン基板１１を用意する。次に、図２（ｂ）に示すように、シリコン基板１１の表層を熱酸化する。これにより、図２（ｃ）に示すように、シリコン基板１１の表層に酸化シリコン膜１２が形成される。酸化シリコン膜の膜厚Ｔ１は、例えば１００ｎｍ程度の膜厚にする。
【００２７】
次に、図２（ｄ）に示すように、酸化シリコン膜１２上に、第１アモルファスシリコン膜（第１シリコン膜）１４ａをＣＶＤ法を用いて形成する。ＣＶＤ法において基板温度を低くするほど、得られる膜の結晶性が低くなり、アモルファスシリコン膜が得られる。ＣＶＤ法によれば、高精度な膜厚の第１アモルファスシリコン膜１４ａを形成することができる。
【００２８】
本実施形態では、第１アモルファスシリコン膜の膜厚（第１シリコン膜の膜厚）Ｔ２を、３０ｎｍ程度にする。これにより、炭化されずに残留した第１アモルファスシリコン膜１４ａと第１炭化シリコン膜１３ａとでの格子定数や熱膨張係数が異なることによる第１炭化シリコン膜１３ａの結晶欠陥が生じることがない。これは、本願発明者が、第１アモルファスシリコン膜の膜厚Ｔ２を１００ｎｍ以下にすることで、炭化処理で第１アモルファスシリコン膜１４ａをほとんど残留させずに第１炭化シリコン膜１３ａに変成できることを見出したことによる。
【００２９】
次に、図３（ａ）に示すように、第１アモルファスシリコン膜１４ａを炭化処理する。これにより、図３（ｂ）に示すように、酸化シリコン膜１２上に第１炭化シリコン膜１３ａが形成される。第１アモルファスシリコン膜１４ａの炭化処理は、赤外線加熱方式のランプアニール装置を用いて行う。炭化処理は、例えば、プロパンガス（Ｃ３Ｈ８）等の炭化水素ガスと水素ガスとからなる混合ガスの雰囲気下、基板温度８００〜１４００℃の条件で行うとよい。なお、本実施形態の炭化処理は、基板裏面から基板温度をモニタリングして、基板温度１１６０℃、処理時間６０秒の条件で行う。ランプアニール装置により加熱すれば、第１炭化シリコン膜１３ａを形成する際の基板温度の昇温レートを高くすることができ、シリコン基板１１に比べて第１アモルファスシリコン膜１４ａを高温にすることができるので、第１炭化シリコン膜１３ａの結晶性を良好にすることができる。
【００３０】
また、第１アモルファスシリコン膜１４ａは非結晶であるので、第１アモルファスシリコン膜１４ａ中に炭素を単結晶からなる膜よりも均一に拡散させることができる。また、第１アモルファスシリコン膜の膜厚Ｔ２を１００ｎｍ以下（ここでは３０ｎｍ）にしているので、第１アモルファスシリコン膜１４ａ中に炭素を行き渡らせることができ、第１アモルファスシリコン膜１４ａをほぼ完全に炭化することができる。以上のように、第１アモルファスシリコン膜１４ａが高精度な膜厚に形成されるので、所望の膜厚の第１炭化シリコン膜１３ａが得られる。また、第１アモルファスシリコン膜１４ａを良好に炭化することができるので、結晶欠陥が少なく緻密で均一な膜質の第１炭化シリコン膜１３ａが得られる。
【００３１】
次に、図３（ｃ）に示すように、第１炭化シリコン膜１３ａ上に、第２アモルファスシリコン膜（第２シリコン膜）１４ｂを、上述の第１アモルファスシリコン膜１４ａと同様に、ＣＶＤ法を用いて形成する。第２アモルファスシリコン膜の膜厚（第２シリコン膜の膜厚）Ｔ３は、上述の第１アモルファスシリコン膜の膜厚Ｔ２と同様に、３０ｎｍ程度の厚さにする。次に、図３（ｄ）に示すように、第２アモルファスシリコン膜１４ｂを炭化処理する。第２アモルファスシリコン膜１４ｂの炭化処理は、上述の第１アモルファスシリコン膜１４ａと同様に、ランプアニール装置を用いて行う。
【００３２】
これにより、図３（ｅ）に示すように、第１炭化シリコン膜１３ａ上に第２炭化シリコン膜１３ｂが形成される。そして、第１炭化シリコン膜１３ａと、第２炭化シリコン膜１３ｂと、がこの順に積層され、所望の膜厚に厚膜化された炭化シリコン膜１３が形成される。以上の工程により、本実施形態の炭化シリコン膜１３を有する半導体基板１０を製造することができる。
【００３３】
本実施形態の炭化シリコン膜１３の製造方法によれば、アモルファスシリコン膜１４ａ，１４ｂを形成する工程と、アモルファスシリコン膜１４ａ，１４ｂを炭化処理して炭化シリコン膜１３ａ，１３ｂを形成する工程と、を複数回繰り返して行うことにより炭化シリコン膜１３を厚膜化できるので、高温で長時間の処理が必要なエピタキシャル成長を用いる必要がない。したがって、熱応力の発生を抑え、信頼性に優れた、所望の膜厚の炭化シリコン膜１３を容易に得ることができる。また、アモルファスシリコン膜の膜厚Ｔ２，Ｔ３に応じた膜厚の炭化シリコン膜１３が得られる。アモルファスシリコン膜１４ａ，１４ｂを所定の膜厚に成膜することは、例えばＳＯＩ基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜１３を容易に製造することができる。また、アモルファスシリコンは、単結晶シリコンに比べて結晶構造が粗い（緻密でない）ので、炭化処理においてアモルファスシリコン膜１４ａ，１４ｂに炭素を均一に拡散させることができ、アモルファスシリコン膜１４ａ，１４ｂを均一かつ良好に炭化することができる。このため、アモルファスシリコン膜１４ａ，１４ｂの一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がアモルファスシリコン膜１４ａ，１４ｂと炭化シリコン膜１３ａ，１３ｂとで異なることにより結晶欠陥を生じることが防止される。また、単結晶シリコン膜よりも膜厚が厚いアモルファスシリコン膜１４ａ，１４ｂを採用することができ、膜厚誤差を相対的に小さくすることができる。したがって、アモルファスシリコン膜１４ａ，１４ｂを所望の膜厚に制御して炭化処理する工程を複数回繰り返すことにより、緻密で均一な、所望の膜厚に厚膜化された炭化シリコン膜１３を成膜することが可能となる。また、特許文献３のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いるシリコン基板１１の口径まで大口径化に対応することが可能である。
【００３４】
また、本製造方法によれば、第１アモルファスシリコン膜１４ａを形成する工程の前に、シリコン基板１１上に酸化シリコン膜１２を形成する工程を有しているので、第１炭化シリコン膜１３ａがシリコン基板１１と当接しなくなり、酸化シリコン膜１２をシリコン基板１１と第１炭化シリコン膜１３ａとの格子定数や熱膨張係数の違いを緩和する緩衝層として機能させることができる。これにより、炭化シリコン膜１３ａ，１３ｂの結晶欠陥を抑制することができ、緻密で均一な膜質の炭化シリコン膜１３を製造することが可能となる。また、本製造方法により得られた炭化シリコン膜１３に素子を形成してデバイスを製造すると、酸化シリコン膜１２を用いて完全に素子分割ができるので、低消費電力のデバイスが得られる。
【００３５】
また、本製造方法によれば、シリコン基板１１を下地基板に用いて、炭化シリコン膜１３ａ，１３ｂを形成する工程の炭化処理は、ランプアニールによる熱処理を用いて行っている。これにより、炭化シリコン膜１３ａ，１３ｂを形成する工程の炭化処理において昇温レートを高くすることができ、炭化シリコン膜１３の結晶性を良好にすることができる。
【００３６】
また、本製造方法によれば、アモルファスシリコン膜１４ａ，１４ｂをＣＶＤ法を用いて形成しているので、アモルファスシリコン膜１４ａ，１４ｂを形成する工程における成膜温度を低く設定することにより、アモルファスシリコン膜１４ａ，１４ｂの結晶性を低下させることができ、容易にアモルファスシリコン膜１４ａ，１４ｂを形成することができる。また、ＣＶＤ法によれば高精度な膜厚のアモルファスシリコン膜１４ａ，１４ｂを形成することができ、これを炭化処理することにより、高精度な膜厚の炭化シリコン膜１３を製造することが可能となる。
【００３７】
また、本製造方法によれば、アモルファスシリコン膜の膜厚Ｔ２，Ｔ３を１００ｎｍ以下にしているので、炭化されずに残留したアモルファスシリコン膜１４ａ，１４ｂと炭化シリコン膜１３ａ，１３ｂとでの格子定数や熱膨張係数が異なることによる炭化シリコン膜１３ａ，１３ｂの結晶欠陥が生じることがない。これは、本願発明者が、アモルファスシリコン膜の膜厚Ｔ２，Ｔ３を１００ｎｍ以下にすることで、炭化処理でアモルファスシリコン膜１４ａ，１４ｂをほとんど残留させずに炭化シリコン膜１３ａ，１３ｂに変成できることを見出したことによる。したがって、炭化シリコン膜１３ａ，１３ｂの結晶欠陥を抑制することができ、結晶性が良好な炭化シリコン膜１３を製造することが可能となる。
【００３８】
なお、本実施形態では、第１炭化シリコン膜１３ａを形成する工程の後に、第２アモルファスシリコン膜１４ｂを形成する工程と、第２アモルファスシリコン膜１４ｂを炭化処理して第２炭化シリコン膜１３ｂを形成する工程と、を１回有しているが、これに限らない。例えば、第１炭化シリコン膜１３ａを形成する工程の後に、第２アモルファスシリコン膜１４ｂを形成する工程と、第２アモルファスシリコン膜１４ｂを炭化処理して第２炭化シリコン膜１３ｂを形成する工程と、を２回以上有していてもよい。これにより、炭化シリコン膜１３をさらに厚膜化することが可能となる。
【００３９】
なお、本実施形態に係る炭化シリコン膜１３ａ，１３ｂを形成する工程は、ランプアニールによる熱処理を用いて行っているが、これに限らない。例えば、炭化シリコン膜１３ａ，１３ｂを形成する工程は、熱アニールやレーザーアニールによる熱処理を用いて行ってもよい。
【００４０】
なお、本製造方法では、第１シリコン膜を形成する工程の前に、酸化シリコン膜を、基板と炭化シリコン膜との間の緩衝層として形成しているが、これに限らない。例えば、酸化シリコン膜に代えて窒化シリコン膜を、基板と炭化シリコン膜との間の緩衝層として形成してもよい。
【００４１】
(第２実施形態)
次に、本発明の第２実施形態に係る炭化シリコン膜２３を有する半導体基板２０の構成について、第１実施形態に係る半導体基板１０と同様に図１を用いて説明する。図１に示すように、半導体基板２０は、石英からなる基板（石英基板）２１と、酸化シリコン膜１２と、炭化シリコン膜２３と、を備えて構成されている。本実施形態の半導体基板２０は、基板２１が石英からなる点、炭化シリコン膜２３が図２及び図３に示すポリシリコンを含むシリコン膜２４ａ，２４ｂ（以下、ポリシリコン膜という。）を炭化して形成されている点、で上述の第１実施形態で説明した半導体基板１０と異なっている。
【００４２】
（半導体基板の製造方法）
次に、本実施形態に係る炭化シリコン膜２３を有する半導体基板２０の製造方法について、第１実施形態に係る製造工程と同様に図２及び図３を用いて説明する。本実施形態では、石英基板２１上に、酸化シリコン膜１２を介してポリシリコン膜２４ａ，２４ｂを形成する工程と、ポリシリコン膜２４ａ，２４ｂを炭化処理して炭化シリコン膜２３ａ，２３ｂを形成する工程と、を複数回繰り返して、所望の膜厚に厚膜化された炭化シリコン膜２３を形成する。
【００４３】
半導体基板２０を製造するには、先ず、図２（ａ）に示すように、従来と同様の手法により製造された石英基板２１を用意する。次に、図２（ｂ）に示すように、石英基板２１上に、例えば熱ＣＶＤ法を用いてシリコンの酸化された膜を成膜する。これにより、図２（ｃ）に示すように、石英基板２１上に酸化シリコン膜１２が形成される。酸化シリコン膜の膜厚Ｔ１は、例えば１００ｎｍ程度の膜厚にする。
【００４４】
次に、図２（ｄ）に示すように、酸化シリコン膜１２上に、第１アモルファスシリコン膜１４ａを熱アニールやレーザーアニールを用いて結晶化して第１ポリシリコン膜（第１シリコン膜）２４ａを形成する。このように、ポリシリコンを第１シリコン膜２４ａとして用いることにより、単結晶シリコンに比べて成膜しやすくなるので、膜厚制御が容易となる。
【００４５】
本実施形態では、第１ポリシリコン膜の膜厚（第１シリコン膜の膜厚）Ｔ２を、３０ｎｍ程度にする。これにより、炭化されずに残留した第１ポリシリコン膜２４ａと第１炭化シリコン膜２３ａとでの格子定数や熱膨張係数が異なることによる第１炭化シリコン膜２３ａの結晶欠陥が生じることがない。これは、本願発明者が、第１ポリシリコン膜の膜厚Ｔ２を１００ｎｍ以下にすることで、炭化処理で第１ポリシリコン膜２４ａをほとんど残留させずに第１炭化シリコン膜２３ａに変成できることを見出したことによる。
【００４６】
次に、図３（ａ）に示すように、第１ポリシリコン膜２４ａを炭化処理する。これにより、図３（ｂ）に示すように、酸化シリコン膜１２上に第１炭化シリコン膜２３ａが形成される。第１ポリシリコン膜２４ａの炭化処理は、電気炉等を用いた炉アニールで行う。炭化処理は、例えば、Ｃ３Ｈ８等の炭化水素ガスと水素ガスとからなる混合ガスの雰囲気下、基板温度８００〜１４００℃の条件で行うとよい。なお、本実施形態の炭化処理は、基板温度１２５０℃、処理時間１５分の条件で行う。炉アニールにより加熱すれば、多数の石英基板２１を一括して熱処理することができるので、多数の石英基板２１上に形成された多数の第１ポリシリコン膜２４ａを一括して炭化処理することができる。
【００４７】
また、第１ポリシリコン膜の膜厚Ｔ２を１００ｎｍ以下（ここでは３０ｎｍ）にしているので、第１ポリシリコン膜２４ａ中に炭素を行き渡らせることができ、第１ポリシリコン膜２４ａをほぼ完全に炭化することができる。以上のように、第１ポリシリコン膜２４ａが高精度な膜厚に形成されるので、所望の膜厚の第１炭化シリコン膜２３ａが得られる。また、第１ポリシリコン膜２４ａを良好に炭化することができるので、結晶欠陥が少なく緻密で均一な膜質の第１炭化シリコン膜２３ａが得られる。
【００４８】
次に、図３（ｃ）に示すように、第１炭化シリコン膜２３ａ上に、第２ポリシリコン膜（第２シリコン膜）２４ｂを、上述の第１ポリシリコン膜２４ａと同様に、第２アモルファスシリコン膜１４ｂを熱アニールやレーザーアニールを用いて結晶化して形成する。第２ポリシリコン膜の膜厚（第２シリコン膜の膜厚）Ｔ３は、上述の第１ポリシリコン膜の膜厚Ｔ２と同様に、３０ｎｍ程度の厚さにする。次に、図３（ｄ）に示すように、第２ポリシリコン膜２４ｂを炭化処理する。第２ポリシリコン膜２４ｂの炭化処理は、上述の第１ポリシリコン膜２４ａと同様に、電気炉等を用いた炉アニールで行う。
【００４９】
これにより、図３（ｅ）に示すように、第１炭化シリコン膜２３ａ上に第２炭化シリコン膜２３ｂが形成される。そして、第１炭化シリコン膜２３ａと、第２炭化シリコン膜２３ｂと、がこの順に積層され、所望の膜厚に厚膜化された炭化シリコン膜２３が形成される。以上の工程により、本実施形態の炭化シリコン膜２３を有する半導体基板２０を製造することができる。
【００５０】
本実施形態の炭化シリコン膜２３の製造方法によれば、ポリシリコン膜２４ａ，２４ｂを形成する工程と、ポリシリコン膜２４ａ，２４ｂを炭化処理して炭化シリコン膜２３ａ，２３ｂを形成する工程と、を複数回繰り返して行うことにより炭化シリコン膜２３を厚膜化できるので、高温で長時間の処理が必要なエピタキシャル成長を用いる必要がない。したがって、熱応力の発生を抑え、信頼性に優れた、所望の膜厚の炭化シリコン膜２３を容易に得ることができる。また、ポリシリコン膜の膜厚Ｔ２，Ｔ３に応じた膜厚の炭化シリコン膜２３が得られる。また、ポリシリコン膜２４ａ，２４ｂを所定の膜厚に成膜することは、例えばＳＯＩ基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜２３を容易に製造することができる。このため、ポリシリコン膜２４ａ，２４ｂの一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がポリシリコン膜２４ａ，２４ｂと炭化シリコン膜２３ａ，２３ｂとで異なることにより結晶欠陥を生じることが防止される。また、単結晶シリコン膜よりも膜厚が厚いポリシリコン膜２４ａ，２４ｂを採用することができ、膜厚誤差を相対的に小さくすることができる。したがって、ポリシリコン膜２４ａ，２４ｂを所望の膜厚に制御して炭化処理する工程を複数回繰り返すことにより、緻密で均一な、所望の膜厚に厚膜化された炭化シリコン膜２３を成膜することが可能となる。
【００５１】
また、本製造方法によれば、石英基板２１を下地基板に用いて、炭化シリコン膜２３ａ，２３ｂを形成する工程の炭化処理は、炉アニールによる熱処理を用いて行っている。炉アニールにより多数の石英基板２１を一括して熱処理することができるので、多数の石英基板２１上に形成された多数のポリシリコン膜２４ａ，２４ｂを一括して炭化処理することができる。したがって、一括して炭化処理する石英基板２１の数を増やすほど石英基板２１一枚当たりの炭化シリコン膜２３の成膜時間を短くすることができ、製造効率を高めることができる。
【００５２】
(第３実施形態)
次に、本発明の第３実施形態に係る炭化シリコン膜３３を有する半導体基板３０の構成について、図４を用いて説明する。本実施形態の半導体基板３０は、炭化シリコン膜３３が所定の幅Ｗにパターニングされている点で、上述の第１実施形態で説明した半導体基板１０と異なっている。その他の点は第１実施形態と同様であるので、図１と同様の要素には同一の符号を付し、詳細な説明は省略する。
【００５３】
図４に示すように、半導体基板３０は、シリコン基板１１と、酸化シリコン膜１２と、炭化シリコン膜３３と、を備えて構成されている。炭化シリコン膜３３は、酸化シリコン膜１２上に、シリコン膜３４ａ，３４ｂを形成する工程と、シリコン膜３４ａ，３４ｂをエッチングすることにより所定の幅Ｗにパターニングする工程と、所定の幅Ｗにパターニングされたシリコン膜３４ａ，３４ｂを炭化処理して炭化シリコン膜３３ａ，３３ｂを形成する工程と、を複数回繰り返して、所望の膜厚に厚膜化されるとともに、所定の幅Ｗにパターニングされて形成されている。このようにしてパターニングされた炭化シリコン膜３３を有する半導体基板３０を用いると、良好な高耐圧パワーデバイスや良好なＭＥＭＳを製造することが可能である。
【００５４】
なお、本実施形態では、シリコン膜３４ａ，３４ｂを、第１実施形態と同様にアモルファスシリコンを含むシリコン膜（アモルファスシリコン膜）３４ａ，３４ｂとして説明するが、これに限らない。シリコン膜３４ａ，３４ｂを、第２実施形態と同様にポリシリコンを含むシリコン膜（ポリシリコン膜）３４ａ，３４ｂとしてもよい。
【００５５】
（半導体基板の製造方法）
次に、本実施形態に係る炭化シリコン膜３３を有する半導体基板３０の製造方法について、図５及び図６を用いて説明する。図５及び図６は、半導体基板３０の製造工程を順を追って示す工程図である。本実施形態では、酸化シリコン膜１２上に、シリコン膜３４ａ，３４ｂを形成する工程と、シリコン膜３４ａ，３４ｂをエッチングすることにより所定の幅Ｗにパターニングする工程と、所定の幅Ｗにパターニングされたシリコン膜３４ａ，３４ｂを炭化処理して炭化シリコン膜３３ａ，３３ｂを形成する工程と、を複数回繰り返して、所望の膜厚に厚膜化され、かつ所定の幅Ｗにパターニングされた炭化シリコン膜３３を形成する。なお、酸化シリコン膜１２上に第１シリコン膜３４ａを形成するまでの工程（図２（ａ）〜（ｄ）参照）は、上述の第１実施形態と同様であるので、その詳細な説明は省略する。
【００５６】
半導体基板３０を製造するには、先ず、図５（ａ）に示すように、第１シリコン膜３４ａの一部をエッチングする。第１シリコン膜３４ａのエッチングは、例えば、ドライエッチングを用いることができる。具体的には、従来のフォトリソ技術を用いてマスク（図示略）を所定の幅Ｗにパターニングし、この所定の幅Ｗにパターニングされたマスクを用いて、第１シリコン膜３４ａをドライエッチングする。このとき、下地の酸化シリコン膜１２がエッチングストッパーとなる。これにより、図５（ｂ）に示すように、酸化シリコン膜１２上に、所定の幅Ｗにパターニングされた第１ポリシリコン膜３４ａが形成される。
【００５７】
次に、図５（ｃ）に示すように、パターニングされた第１シリコン膜３４ａを炭化処理する。これにより、図５（ｄ）に示すように、酸化シリコン膜１２上に、所定の幅Ｗにパターニングされた第１炭化シリコン膜３３ａが形成される。第１シリコン膜３４ａの炭化処理は、上述の第１実施形態と同様に、赤外線加熱方式のランプアニール装置を用いて行う。
【００５８】
次に、図６（ａ）に示すように、第１炭化シリコン膜３３ａ上に、第２シリコン膜３４ｂを、上述の第１実施形態と同様に、ＣＶＤ法を用いて形成する。第２シリコン膜の膜厚Ｔ３は、上述の第１実施形態と同様に、３０ｎｍ程度の厚さにする。次に、図６（ｂ）に示すように、第２シリコン膜３４ｂを、上述の第１シリコン膜３４ａと同様に、所定の幅Ｗにパターニングされたマスクを用いてドライエッチングを行い、所定の幅Ｗにパターニングする。これにより、図６（ｃ）に示すように、第１炭化シリコン膜３３ａ上に、第１シリコン膜３４ａと同様に所定の幅Ｗにパターニングされた第２シリコン膜３４ｂが形成される。
【００５９】
次に、図６（ｄ）に示すように、パターニングされた第２シリコン膜３４ｂを炭化処理する。第２シリコン膜３４ｂの炭化処理は、上述の第１シリコン膜３４ａと同様に、ランプアニール装置を用いて行う。これにより、図６（ｅ）に示すように、所定の幅Ｗにパターニングされた第１炭化シリコン膜３３ａ上に、第１シリコン膜３４ａと同様に所定の幅Ｗにパターニングされた第２炭化シリコン膜３３ｂが形成される。そして、第１炭化シリコン膜３３ａと、第２炭化シリコン膜３３ｂと、がこの順に積層され、所望の膜厚に厚膜化されるとともに、所定の幅Ｗにパターニングされた炭化シリコン膜３３が得られる。以上の工程により、本実施形態のパターニングされた炭化シリコン膜３３を有する半導体基板３０を製造することができる。
【００６０】
本実施形態の炭化シリコン膜３３の製造方法によれば、エッチングが困難な炭化シリコン膜３３をエッチングすることなく、パターニングされた炭化シリコン膜３３を容易に得ることができる。これにより、パターニングされた炭化シリコン膜３３上に多種材料の積層構造を形成することが容易になり、ＭＥＭＳを製造する際の設計の幅を広げることができる。
【００６１】
なお、本実施形態に係る基板は、シリコン基板１１を用いているが、これに限らず、シリコン基板１１に代えて石英基板２１を用いてもよい。このとき、シリコン膜３４ａ，３４ｂの炭化処理は、上述の第２実施形態と同様に、電気炉等を用いた炉アニールで行う。
【００６２】
なお、本実施形態に係る炭化シリコン膜３３は、所定の幅Ｗにパターニングされて形成されているが、これに限らない。例えば、図７（ａ）及び図７（ｂ）に示す変形例のように、複数の段差を有してパターニングされた炭化シリコン膜４３，５３を形成してもよい。
【００６３】
（変形例１）
図７（ａ）は、本実施形態に係る第１変形例の炭化シリコン膜４３を有する半導体基板４０の構成を示す模式図である。本変形例の半導体基板４０は、炭化シリコン膜４３が第１炭化シリコン膜４３ａ、第２炭化シリコン膜４３ｂ、第３炭化シリコン膜４３ｃで構成されている点、第１炭化シリコン膜４３ａ、第２炭化シリコン膜４３ｂ、第３炭化シリコン膜４３ｃが、それぞれ異なる幅Ｗａ，Ｗｂ，Ｗｃでパターニングされている点で、上述の第３実施形態の半導体基板３０と異なっている。その他の点は第３実施形態と同様であるので、図４と同様の要素には同一の符号を付し、詳細な説明は省略する。
【００６４】
図７（ａ）に示すように、第１炭化シリコン膜４３ａ上には、第２炭化シリコン膜４３ｂが形成されている。第２炭化シリコン膜４３ｂの幅Ｗｂは、第１炭化シリコン４３ａの幅Ｗａより小さくなっている。第２炭化シリコン膜４３ｂ上には、第３炭化シリコン膜４３ｃが形成されている。第３炭化シリコン膜４３ｃの幅Ｗｃは、第２炭化シリコン４３ｂの幅Ｗｂより小さくなっている。第２炭化シリコン膜４３ｂ及び第３炭化シリコン膜４３ｃは、第１炭化シリコン膜４３ａの一方の端部（図７（ａ）中左側）を基準にして、それぞれ所定の幅Ｗｂ，Ｗｃで形成されている。
【００６５】
本変形例によれば、炭化シリコン膜４３の一方の端部を基準にして、複数の段差を有してパターニングされた炭化シリコン膜４３を得ることができる。これにより、パターニングされた炭化シリコン膜４３の複数の段差を用いて多種材料の積層構造を形成することができ、ＭＥＭＳを製造する際の設計の幅を格段に広げることができる。
【００６６】
なお、本変形例に係る第１炭化シリコン膜４３ａは、所定の幅Ｗａにパターニングされて形成されているが、これに限らない。例えば、第１炭化シリコン膜４３ａが所定の幅Ｗａにパターニングされていなくてもよい。つまり、パターニングされていない第１炭化シリコン膜４３ａ上に、所定の幅Ｗｂにパターニングされた第２炭化シリコン膜４３ｂが形成され、この第２炭化シリコン膜４３ｂ上に所定の幅Ｗｃにパターニングされた第３炭化シリコン膜４３ｃが形成されていてもよい。
【００６７】
（変形例２）
図７（ｂ）は、本実施形態に係る第２変形例の炭化シリコン膜５３を有する半導体基板５０の構成を示す模式図である。本変形例の半導体基板５０は、炭化シリコン膜５３を構成する第１炭化シリコン膜５３ａ、第２炭化シリコン膜５３ｂ、第３炭化シリコン膜５３ｃが、それぞれ異なる幅Ｗａ，Ｗｂ，Ｗｃでパターニングされ、炭化シリコン膜５３が凸形状に形成されている点で、上述の第１変形例の半導体基板４０と異なっている。その他の点は第１変形例と同様であるので、図７（ａ）と同様の要素には同一の符号を付し、詳細な説明は省略する。
【００６８】
図７（ｂ）に示すように、第１炭化シリコン膜５３ａ上には、第２炭化シリコン膜５３ｂが形成されている。第２炭化シリコン膜５３ｂの幅Ｗｂは、第１炭化シリコン５３ａの幅Ｗａより小さくなっている。第２炭化シリコン膜５３ｂ上には、第３炭化シリコン膜５３ｃが形成されている。第３炭化シリコン膜５３ｃの幅Ｗｃは、第２炭化シリコン５３ｂの幅Ｗｂより小さくなっている。第２炭化シリコン膜５３ｂ及び第３炭化シリコン膜５３ｃは、第１炭化シリコン膜５３ａの中央部を基準にして、それぞれ所定の幅Ｗｂ，Ｗｃで形成されている。
【００６９】
本変形例によれば、炭化シリコン膜５３の中央部を基準にして、複数の段差を有してパターニングされた炭化シリコン膜５３を得ることができる。これにより、パターニングされた炭化シリコン膜５３の複数の段差を用いて多種材料の積層構造を形成することができ、ＭＥＭＳを製造する際の設計の幅を格段に広げることができる。
【００７０】
なお、本製造方法において、炭化シリコン膜を形成する工程の後に、炭化シリコン膜上に化合物半導体膜を形成する工程を有していてもよい。化合物半導体膜の形成材料としては、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ）、窒化ホウ素（ＢＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）を用いることができる。
【００７１】
この製造方法によれば、緻密で均一な膜質の炭化シリコン膜が形成されるので、この炭化シリコン膜に格子整合させて化合物半導体膜を形成すると、結晶性が良好な化合物半導体膜を得ることができる。
【００７２】
なお、本製造方法では、基板上に、アモルファスシリコンまたはポリシリコンを含むシリコン膜を形成しているが、これに限らない。例えば、アモルファスシリコン膜とポリシリコン膜との積層膜をシリコン膜として形成してもよい。すなわち、アモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜を形成すればよい。
【００７３】
なお、本製造方法では、第１シリコン膜を形成する工程の前に、酸化シリコン膜または窒化シリコン膜を、基板と炭化シリコン膜との間の緩衝層として形成しているが、これに限らない。例えば、基板と炭化シリコン膜との間に緩衝層を形成せずに、基板上面に炭化シリコン膜を形成してもよい。
【００７４】
なお、本製造方法では、シリコン膜をＣＶＤ法を用いて形成しているが、これに限らない。例えば、シリコン膜をスパッタ法や塗布を用いて形成してもよい。
【００７５】
なお、本製造方法では、シリコン膜の膜厚は３０ｎｍ程度の膜厚にしているが、これに限らず、１００ｎｍ以下にすることができる。これは、本願発明者が、シリコン膜の膜厚を１００ｎｍ以下にすることで、炭化処理工程でシリコンが残留することなく、シリコン膜をすべて炭化シリコン膜に変成できることを見出したことによる。
【００７６】
なお、本製造方法では、アモルファスシリコンまたはポリシリコンを含むシリコン膜を炭化処理するときに、処理温度８００〜１４００℃の条件で行っている。これにより、アモルファスシリコンまたはポリシリコンが、再結晶して結晶化が進む。その結果、炭化シリコン膜を、炭化処理前のシリコン膜より結晶性をよくすることができると本願発明者は推測している。
【符号の説明】
【００７７】
１１…シリコン基板（基板）、１２…酸化シリコン膜、１３，２３，３３，４３，５３…炭化シリコン膜、１３ａ，２３ａ，３３ａ，４３ａ，５３ａ…第１炭化シリコン膜、１３ｂ，２３ｂ，３３ｂ，４３ｂ，５３ｂ…第２炭化シリコン膜、１４ａ…第１アモルファスシリコン膜（第１シリコン膜）、１４ｂ…第２アモルファスシリコン膜（第２シリコン膜）、２１…石英基板（基板）、２４ａ…第１ポリシリコン膜（第１シリコン膜）、２４ｂ…第２ポリシリコン膜（第２シリコン膜）、３４…シリコン膜、３４ａ…第１シリコン膜、３４ｂ…第２シリコン膜、４３ｃ，５３ｃ…第３炭化シリコン膜、Ｔ２…第１アモルファスシリコン膜の膜厚、第１ポリシリコン膜の膜厚（第１シリコン膜の膜厚）、Ｔ３…第２アモルファスシリコン膜の膜厚、第２ポリシリコン膜の膜厚（第２シリコン膜の膜厚）
【図１】
2010278215.tif 000003
【図２】
2010278215.tif 000004
【図３】
2010278215.tif 000005
【図４】
2010278215.tif 000006
【図５】
2010278215.tif 000007
【図６】
2010278215.tif 000008
【図７】
2010278215.tif 000009