(57)【要約】【課題】より小さい回路規模で、且つ簡単な構成で多階調表示を行うことができる表示制御装置を提供する。【解決手段】制御回路は、各走査電極（毎の画像データＷｊについて、各データ電極に対応して付与されている階調度のレベルをソートし（ステップＳ２）、前記階調度の段階数に応じてカラムドライバに出力する２ビットデータＸｊの値を決定すると共に（ステップＳ３〜Ｓ５，Ｓ６〜Ｓ８）、階調クロックパルスの出力タイミングを前記階調度に応じて変化させる（ステップＳ９〜Ｓ１１）。【選択図】図１
2010175938.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数のデータ電極と走査電極との各交点に形成される複数の発光素子を備えてなる表示装置に、画像データを与えて２Ｎ（Ｎは３以上の自然数）レベルの階調表示を行わせる表示制御装置において、
前記複数のデータ電極に、１ライン分の画像データに応じたデータ信号を出力するデータ側ドライバと、
前記複数の走査電極に、走査信号を出力する走査側ドライバと、
前記画像データを生成して前記データ側ドライバに出力すると共に、前記走査側ドライバに走査タイミング信号を出力する制御回路とを備え、
前記データ側ドライバには、各データ電極毎に階調度を示すＭ（Ｍは前記Ｎより小さい２以上の自然数）ビットデータと、前記階調度を制御するクロックパルスとが前記制御回路より与えられ、前記データ値と前記クロックパルスの出力数とに基づいて各データ電極のデータ信号を出力するように構成され、
前記制御回路は、各ライン毎の画像データについて、各データ電極に対応して付与されている階調度のレベルをソートし、前記階調度の段階数に応じて前記データ側ドライバに出力する前記Ｍビットデータの値を決定すると共に、前記クロックパルスの出力タイミングを前記階調度に応じて変化させることを特徴とする表示制御装置。
【請求項２】
前記データ側ドライバは、
各データ電極に対応して前記Ｍビット毎のシリアルデータを格納するシフトレジスタと、
このシフトレジスタに格納されたデータをラッチするラッチ回路と、
前記クロックパルスの出力数をカウントするカウンタと、
各データ電極に対応して設けられ、前記ラッチ回路によりラッチされたデータと前記カウンタのカウント値とを比較するコンパレータと、
前記データ信号の出力開始タイミングから、前記コンパレータにおける比較結果が一致するまでの間、各データ電極に前記データ信号を出力する信号出力回路とを備えて構成されることを特徴とする請求項１記載の表示制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配置された複数のデータ電極と走査電極との各交点に複数の発光素子を備えてなる表示装置に、画像データを与えて２Ｎ（Ｎは３以上の自然数）レベルの階調表示を行わせる表示制御装置に関する。
【背景技術】
【０００２】
発光画素がマトリクス状に配置されている表示装置について、階調表示を行う技術の一例が、特許文献１に開示されている。特許文献１は、電界放出型の表示装置（ＦＥＤ）を対象としたものであり、陰極側のドライバ内に、各電極について２５６段階（非表示も含む）の階調表示を行わせるため、それぞれ８ビットシリアルデータを格納するシフトレジスタを用意している。そして、カウンタにより階調クロックのパルス数をカウントして、そのカウント値を各陰極毎の８ビットデータと比較した結果により、各陰極に電圧を印加する期間の長さ（パルス幅）を設定している。
【０００３】
図１８乃至図２０は、特許文献１に開示されているデータ電極側ドライバ（カラムドライバ回路）を用いて、一般的な２５６段階の階調表示を行う場合を例示したものである。尚、表示装置は、図１８に示すように例えば６４行×１２８列のマトリクス構成であり、有機ＥＬ素子を画素としている。図１９に示すカラムドライバ回路２は、シフトレジスタ３，ラッチ回路４，コンパレータ５，カウンタ６，ゲート部７，高圧回路８などで構成されている。
シフトレジスタ３は、１２８本のデータ電極（ｊ１〜ｊ１２８）にそれぞれ対応して設けられた８ビットのレジスタであり、図示しない制御回路より送信されるシリアルデータをシフトクロックに応じて順次格納する。ラッチ回路４は、制御回路より出力されるラッチ信号に応じて、各シフトレジスタ３に格納されたデータをラッチして、コンパレータ５に出力する。
【０００４】
カウンタ６は、制御回路より与えられる階調クロックパルスの出力数をカウントして、カウントデータをコンパレータ５に出力し、コンパレータ５は、前記カウントデータとラッチ回路４でラッチされたデータ値とを比較して、両者が一致すると一致信号をゲート部７に出力する。ゲート部７は、カウンタ６がクリア信号によりクリアされ、且つラッチ回路４によりデータがラッチされた時点から、コンパレータ５から一致信号が出力されるまでの間、ゲート信号をアクティブ（ハイ）にして高圧回路８に供給する。
高圧回路８は、各データ電極に対応して設けられる電流源９と、その電流源８側と、グランド側とを切り換えるスイッチ１０とで構成されている。スイッチ１０は、上記ゲート信号がアクティブの間は電流源８側を選択し、ゲート信号がインアクティブの場合はグランド側を選択するように切り換えて、各データ電極にパルス信号（ＰＷＭ信号）を出力するようになっている。
【０００５】
図２０は、２５６段階の階調表示を行う場合に、各行（ライン）ごとに並ぶ走査電極の１つを走査する期間（１Ｈ期間）のタイミングチャートである。最初にクリア信号をアクティブにしてカウンタ６及びゲート部７をクリアし（（ａ）参照）、８ビットのシリアルデータＷｊ（ｊ＝１，…，１２８）を１２８電極分送信する（（ｂ），（ｃ）参照）。ただしこれらのデータＷｊは、１周期後の１Ｈ期間に利用される。
【０００６】
ラッチ信号は、１Ｈ期間の冒頭に出力され（（ｄ）参照）、１周期前の１Ｈ期間に送信されたデータＷｊがラッチ回路４でラッチされる。階調クロックは１Ｈ期間の冒頭から２５５パルス出力され（（ｅ）参照）、カウンタ６によりその出力数がカウントされる。するとその間に、１２８本のデータ電極毎にラッチ回路４の出力データとカウンタ６のカウント値とがコンパレータ５で比較され、両者が一致したタイミングが各データ電極に出力されるパルス信号Ｐｊパルス幅となる。そして（ｆ）には、データＷｊ＝０，１２７，２５５の３つのケースに応じて出力されるパルス信号Ｐｊ（０），Ｐｊ（１２７），Ｐｊ（２５５）を示している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−２１４８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記のような構成では、各電極毎に８ビットサイズのシフトレジスタ３やラッチ回路４，コンパレータ５が必要になると共に、階調クロックのパルス数をカウントするカウンタ６も８ビット分が必要になっている。ただし特許文献１では、図１９に示すカラムドライバ２と同じ構成を用いた場合に、８ビットデータに基づいて表示する階調レンジを実質的に広げるため、１水平期間内に２回に分けて画素を発光させている。したがって、８ビット相当の階調表示を行うとすればデータサイズは少なくとも４ビット分あれば良いことになるが、そのためには、１水平期間内に２回データを出力する必要があると共に、階調クロックの出力パターンを複雑に制御する必要がある。
【０００９】
本発明は上記事情に鑑みてなされたものであり、その目的は、より小さい回路規模で、且つ簡単な構成で多階調表示を行うことができる表示制御装置を提供することにある。
【課題を解決するための手段】
【００１０】
表示装置の１画面内では、２Ｎ（Ｎは３以上の自然数）レベルの階調表示を行わせる場合でも、その画面を１走査電極（ライン）単位でみれば、各ラインに並ぶ発光素子で表示されている階調の段階は、２Ｎレベルよりも少ないことが多い。そこで、請求項１記載の表示制御装置では、制御回路は、各ライン毎の画像データについて、各データ電極に対応して付与されている階調度のレベルをソートし、前記階調度の段階数に応じてデータ側ドライバに出力するＭ（Ｍは前記Ｎより小さい２以上の自然数）ビットデータの値を決定すると共に、クロックパルスの出力タイミングを前記階調度に応じて変化させる。
したがって、データ側ドライバを、各データ電極毎に階調度を示すＭビットデータの値と、制御回路より与えられるクロックパルスの出力数とに基づいて各データ電極のデータ信号を出力するように構成しておけば、各ライン毎の階調表示を十分に行うことができ、各ラインよりなる表示装置の１画面では、２Ｎレベルの階調表示を行わせることが可能となる。これにより、データ側ドライバの構成を一層簡単にすることができる。
【００１１】
請求項２記載の表示制御装置によれば、データ側ドライバでは、制御回路より出力されたＭビットデータが各データ電極に対応したシフトレジスタに格納されてラッチ回路によりラッチされ、制御回路より与えられるクロックパルスの出力数がカウンタによりカウントされる。そして、コンパレータが、ラッチされたデータと上記カウント値とを比較し、信号出力回路は、データ信号の出力開始タイミングからコンパレータにおける比較結果が一致するまでの間、各データ電極にデータ信号を出力する。
したがって、各データ電極においては、同じＭビットデータであっても、制御回路より与えられるクロックパルスの出力タイミングの多様さに応じて異なるレベルの階調表示を行うことができる。また、シフトレジスタ，ラッチ回路，コンパレータ，カウンタのサイズを何れもＭビットにできるので、表示制御装置を小型化することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施例であり、制御装置の処理内容を示すフローチャート
【図２】表示パネルの表示形態を示す図
【図３】カラムドライバ側の動作タイミングチャート
【図４】（ａ）は表示システムの構成図、（ｂ）は表示パネルの等価回路図
【図５】走査電極並びにデータ電極に出力される走査信号，データ信号の概略的なタイミングチャート
【図６】ロウドライバの詳細構成を示す図
【図７】ロウドライバ側の動作タイミングチャート
【図８】カラムドライバの詳細構成を示す図
【図９】本発明の第２実施例を示す図２相当図
【図１０】図１相当図
【図１１】図２相当図
【図１２】本発明の第３実施例を示す図２相当図
【図１３】横軸を第１行〜第６４行，縦軸を階調レベルとして、（ａ）は赤及び緑，（ｂ）は青に対応したレベル変化を示す図
【図１４】図４（ｂ）相当図
【図１５】図８相当図
【図１６】図１０相当図
【図１７】図１１相当図
【図１８】従来技術を示す図２相当図
【図１９】図８相当図
【図２０】図３相当図
【発明を実施するための形態】
【００１３】
（第１実施例）
以下、本発明の第１実施例について図１乃至図８を参照して説明する。図４（ａ）は、例えば車両に搭載される、有機ＥＬ素子を画素とする表示パネルに階調表示を行わせるためのシステム構成を示す。表示システム１１は、表示パネル（表示装置）１２，ロウドライバ（走査側ドライバ）１３並びにカラムドラバ（データ側ドライバ）１４，電源回路１５，制御回路１６などで構成されている。電源回路１５は、制御回路１６およびドライバ１３，１４にそれぞれ供給する一定電圧を車載バッテリからの電源に基づき生成して各部に出力する。
ドライバ１３，１４は、制御回路１６より与えられる画像データ及び制御信号に基づいて表示パネル１２に画像表示を行うもので、ロウドライバ１３は表示パネル１２に走査電極信号を与え、カラムドライバ１４は表示パネル１２に駆動用の電流信号を与え、１フレームを例えば１２０Ｈｚの周期で駆動表示する。
【００１４】
表示パネル１２は、マトリクス状に配置された複数本ずつ（例えば６４行×１２８列）の陽極線および陰極線の各交点に発光素子が形成されており、それらの一方（例えば陰極線）が走査電極とされ、他方（例えば陽極線）がデータ電極となっている。すなわち、表示パネル１２を駆動する場合は、６４本の走査電極（ｉ１〜ｉ６４）をロウドライバ１３により周期的に走査しながら、１２８本のデータ電極（ｊ１〜ｊ１２８）のうち所望のデータ電極にカラムドライバ１４から電流信号を与え、発光素子を発光させて画像表示を行う。
【００１５】
尚、図４（ｂ）には、表示パネル１２の各画素（有機ＥＬ素子）をダイオードで表した等価回路を示す。また、図５には、走査電極（ｉ１〜ｉ６４）並びにデータ電極（ｊ１〜ｊ１２８）にそれぞれ出力される走査信号，データ信号の概略的なタイミングチャートを示す。制御回路１６は、ＣＰＵを含むマイクロコンピュータで構成され、外部から入力される映像信号を処理してカラムドライバ１４に出力する。
【００１６】
図６は、ロウドライバ１３の詳細構成を示す。ロウドライバ１３は、シフトレジスタ２１，ラッチ回路２２，ゲート部２３，高圧回路２４などで構成されている。シフトレジスタ２１及びラッチ回路２２はそれぞれ１ビット構成であり、６４本の走査電極に対応してそれぞれ６４個配置されている。シフトレジスタ２２には、制御回路１６より１ビットシリアルデータが与えられ、そのデータをシフトクロックに応じて順次後段にシフトさせる。ゲート部２３は図１９に示すゲート部７と同様の構成であり、高圧回路２４は、各走査電極に対応して設けられるスイッチ２６を備え、入力側を電源側とグランド側とに切り換えるように構成されている。
【００１７】
図７は、ロウドライバ１３の回路動作を示すタイミングチャートであり、６４本の走査電極の走査を開始する直前に制御回路１６よりクリア信号が与えられ、ゲート部２３がクリアされる（（ａ）参照）。また、その期間に制御回路１６より１ビットのロウレベルデータが与えられ（（ｃ）参照）、シフトクロックにより（（ｄ）参照）初段のシフトレジスタ２１にデータが格納される。
【００１８】
そして、走査電極ｉ１の走査期間が開始されるタイミングでラッチ信号が出力され（（ｂ）参照）、その立ち下がりエッジでシフトレジスタ２１のデータがラッチ回路２２にラッチされて、ゲート部２３に出力される。高圧回路２４の各スイッチ２５は、ゲート部２３を介して与えられる信号がハイレベルの場合は電源側を選択し、同信号がロウレベルになるとグランド側を選択するので、その結果、最初の走査期間では、走査電極ｉ１だけがロウレベルに設定される（（ｅ）参照）。
以降は、シフトクロックによりロウレベルデータが次段のシフトレジスタに順次シフトされ、各走査期間の冒頭に出力されるラッチ信号によりゲート部２３に与えられるデータが更新されて、走査電極ｉ２，ｉ３，…，ｉ６４が順次ロウレベルとなるように変化する（（ｆ）〜（ｇ）参照）。以上の動作は、一般的なものである。
【００１９】
図８は、カラムドライバ１４の詳細構成を示す。カラムドライバ１４の構成は、図１９に示すカラムドライバ２と同様に、シフトレジスタ２６，ラッチ回路２７，コンパレータ２８，カウンタ２９，ゲート部３０，高圧回路３１などで構成されているが、シフトレジスタ２６，ラッチ回路２７，コンパレータ２８及びカウンタ２９のサイズは、何れも２ビットとなっており、カラムドライバ２に比較して６ビット分縮小されている（コンパレータ２８については、２ビット：２ビットで比較）。したがって、制御回路１６からはシフトレジスタ２１に対し、各データ電極について２ビット（Ｍ＝２）のシリアルデータが与えられる。また、ゲート部３０，高圧回路３１は、ゲート部７，高圧回路８と全く同様の構成である。
尚、カラムドライバ１４において、ゲート部３０及び高圧回路３１は信号出力回路３２を構成している。また、図４に示す表示システム１１において、表示パネル１２及び電源回路１５を除いたものが、表示制御装置３３を構成している。
【００２０】
ここで、本実施例で想定している表示パネル１２の表示形態を図２に示す。図２は、表示パネル１２における表示画面の一例を示しており、６４行×１２８列の画面内で「平均燃費  １２．５ｋｍ／ｌ」，「Ｐ  Ｒ  Ｄ  ３  ２  １（シフトポジション）」，「ＯＤＯ  １２３４５ｋｍ」等の文字表示を行っている。また、これらの文字の背景は画面の上端から下端にかけて、明から暗に変化するグラデーションが付与されている。
この場合、画面全体での階調は２５６段階（Ｎ＝８）となっており、画面下端の階調レベルを「０（無発光）」とし、文字表示の階調レベルは最大の「２５５」とする。また、画面上端の背景は、階調レベルを中間の「１２７」に設定し、そこから、画面下端の階調レベル「０」まで、レベルがほぼ２段階ずつ順次低下して行くようにグラデーションを付与する。
【００２１】
図２のような表示形態を想定すると、画面全体の階調レベルは２５６段階であるが、各水平ライン：走査電極ｉ１〜ｉ６４毎にみると、背景だけの場合は１レベルの階調しかなく、文字表示に係るラインでは、背景と文字との２レベルの階調しかない。したがって、各水平ライン単独では、無発光レベルの「０」と、最大レベルの「２５５」と、それらの間でグラデーションを付与するための中間レベル「１〜１２７」の何れか１つとの３段階が表示できれば良いことになる。以上のような前提では、後述するように制御回路１６に画像データを処理させることで、サイズダウンしたカラムドライバ１４によって図２のような画面表示が実現できる。
【００２２】
次に、本実施例の作用について、図１及び図３も参照して説明する。図１は、制御回路１６を構成するＣＰＵの制御プログラム（ソフトウエア）により実行される、カラムドライバ１４に出力する画像データの処理を示すフローチャートである。先ず、外部より与えられる１行分の画像データＷｊ（ｊ＝１，…，１２８）を読み込むと（ステップＳ１）、それらの画像データＷｊを、レベルが小さい順にソートする（ステップＳ２）。すると上述したように、各行では、背景だけの１レベル階調，背景と文字との２レベル階調とに分けられる。
【００２３】
画面下端のように階調レベル「０」の場合（ステップＳ３：ＹＥＳ）、次の走査期間（Ｈ期間）にシフトレジスタ２６に出力する２ビットシリアルデータＸｊはすべて「０」とする（ステップＳ６）。また、その１行が、階調レベル「０」以外で背景表示だけを行う場合には（ステップＳ４：ＹＥＳ）、画像データＷｊは、１レベルｋ１（「１〜１２７」の何れか１つ）だけとなる。この場合、次の走査期間に出力するシリアルデータＸｊはすべてｋ１とする（ステップＳ７）。また、その１行が、背景を表示すると共に文字の一部に係る場合には（ステップＳ５：ＹＥＳ）、画像データＷｊは、２レベルｋ１，ｋ２（「１〜１２７，２５５」のうち何れか２つ）となる。この場合、次の走査期間に出力するシリアルデータＸｊは、
Ｗｊ＝ｋ１  →  Ｘｊ＝１，Ｗｊ＝ｋ２  →  Ｘｊ＝２とする（ステップＳ８）。
【００２４】
そして、ステップＳ６〜Ｓ８の次段の処理となるステップＳ９〜Ｓ１１では、それぞれのケースに応じて、２つ後の走査期間でカウンタ２９に出力する階調クロックＴｋ１，Ｔｋ２のタイミング（パルス信号Ｐｊの立下がりを規定する）を変化させる。すなわち、各走査電極単位では、階調レベルは無発光を含めて３段階であるから、階調クロックの出力数は「２」までで良い。
＜Ｗｊ＝０の場合＞
発光素子を発光させる必要がないので、Ｔｋ１，Ｔｋ２を何れも「０」として、階調クロックを出力しない（ステップＳ９）。尚、「０」以外の適当な値を設定して階調クロックＴｋ１，Ｔｋ２を出力しても結果は同じである。
【００２５】
＜Ｗｊ＝ｋ１の場合＞
この場合、出力するパルス信号Ｐｊは１種類だけで良いのでＴｋ１＝ｋ１とする（ステップＳ１０）。また、もう１つの階調クロックＴｋ２は不要であり、階調クロックＴｋ１よりも遅れて出力させるため、Ｔｋ２＝ｍａｘ（Ｔｋ１＋１，２５５）に設定する（何れか大きい方を選択）。また、Ｔｋ２＝０としても良い。
＜Ｗｊ＝ｋ１，ｋ２の場合＞
この場合、１行に係るデータ電極ｊ＝１〜１２８について出力するパルス信号Ｐｊは２種類となるから、Ｔｋ１＝ｋ１，Ｔｋ＝ｋ２とする（ステップＳ１１）。
【００２６】
図３は、制御回路１６が図１に示す処理を行った結果出力するデータ及び各種信号に基づいて、カラムドライバ１４が動作する場合のタイミングチャートである。（ａ）における「ＣＰＵ動作」は図１の処理に対応しており、この段階では次の周期に出力するシリアルデータＸｊと、２周期後に出力する階調クロックＴｋ１，Ｔｋ２とを決定することになる。
従来と同様に、１Ｈ期間が開始される直前にクリア信号が出力され（（ｂ）参照）、１Ｈ期間の開始冒頭にラッチ信号が出力されると（（ｅ）参照）、１つ前の周期でシフトレジスタ２６に格納されたデータがラッチ回路２７を介して出力される。そして、シフトクロックのパルスが１２８個出力されて、次の周期で利用される２ビットシリアルデータＸｊがシフトレジスタ２６に格納される（（ｃ），（ｄ）参照）。
【００２７】
（ｆ）に示す階調クロックＴｋ１，Ｔｋ２は、制御回路１６によって、各走査電極毎に異なるタイミングで出力される。尚、図２に示すように、文字表示の階調レベルが全て最大の「２５５」であれば、階調クロックＴｋ２の出力タイミングは固定されるが、文字表示の階調レベルも例えば「１２８〜２５５」の範囲で固定的に設定される場合には、それに応じて出力タイミングも変化させれば良い。
【００２８】
２ビットのカウンタ２９は、階調クロックＴｋ１，Ｔｋ２の出力パルス数をカウントするので、コンパレータ２８において、ラッチ回路２７の出力データとカウンタ２９のカウント値とが一致した時点がパルス信号Ｐｊの立下がりタイミングとなる。図３（ｇ）には、２ビットデータＸｊ＝０，１，２のそれぞれの場合に応じて出力されるパルス信号Ｐｊ（０），Ｐｊ（１），Ｐｊ（２）を例示している。尚、Ｐｊ（０）の場合、ゲート部３０は、クリアされたタイミングでハイレベル信号を出力しようとするが、コンパレータ２８が最初から一致信号を出力しているので、実質的にパルス信号Ｐｊ（０）はハイレベルとはならない。
すなわち、シリアルデータＸｊは２ビットであり、階調クロックはＴｋ１，Ｔｋ２の２パルスしか出力されないが、階調クロックＴｋ１，Ｔｋ２の出力タイミングが各走査電極毎の階調段階数に応じて制御回路１６により調整されているので、表示パネル１２の１画面全体としては、２５６レベルの階調表示を行うことができる。
【００２９】
以上のように本実施例によれば、制御回路１６は、各走査電極（ライン）毎の画像データＷｊについて、各データ電極に対応して付与されている階調度のレベルをソートし、前記階調度の段階数に応じてカラムドライバ１４に出力する２ビットデータＸｊの値を決定すると共に、階調クロックパルスの出力タイミングを前記階調度に応じて変化させるようにした。
したがって、カラムドライバ１４を、各データ電極毎に対応するデータＸｊの値と、制御回路１６より与えられる階調クロックパルスの出力数とに基づいて各データ電極のデータ信号を出力するように構成すれば、各走査電極毎の階調表示を十分に行うことができ、各ラインよりなる表示パネル１２の１画面では、２５６レベルの階調表示を行わせることができ、カラムドライバ１４の構成を一層簡単にすることができる。
【００３０】
そして、カラムドライバ１４は、制御回路１６より出力されたデータＸｊを各データ電極に対応したシフトレジスタ２６に格納してラッチ回路２７によりラッチし、制御回路１６より与えられる階調クロックパルスの出力数をカウンタ２９でカウントし、コンパレータ２８が、ラッチされたデータと上記カウント値とを比較し、信号出力回路３２は、データ信号の出力開始タイミングからコンパレータ２８における比較結果が一致するまでの間、各データ電極にパルス信号Ｐｊ（データ信号）を出力する。
【００３１】
したがって、各データ電極においては、同じ２ビットデータＸｊであっても、制御回路１６より与えられる階調クロックパルスの出力タイミングの多様さに応じて異なるレベルの階調表示を行うことができる。また、シフトレジスタ２６，ラッチ回路２７，コンパレータ２８，カウンタ２９のサイズを何れも２ビットにできるので、表示制御装置３３を小型化することができる。
例えば、特許文献１に開示されている構成に比較しても、表示形態の柔軟性には制限があるものの、シフトレジスタ等のサイズが４ビットとなる場合に対しては、よりサイズを小さくできる。
【００３２】
（第２実施例）
図９乃至図１１は本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例の構成は、基本的に第１実施例の表示制御装置３３と同じであり、２ビットのシリアルデータＸｊにより、各走査電極単位で無表示を含めて４段階の階調表示（１画面では第１実施例と同様の２５６段階）を行う場合を示す。この場合、制御回路１６におけるソフトウエア処理が異なっている。
【００３３】
図９は図２相当図である。この場合、「Ｐ  Ｒ  Ｄ  ３  ２  １」の文字表示を行っている部分で、文字Ｄの階調レベルが「２５５」であり、その他の文字の階調レベルを「８０」にすることで、各走査電極単位では４段階の階調表示となっている。また、図１０，図１１は、図１，図２相当図である。図１１（ｆ）に示すように、上記４段階の階調表示に応じて、制御回路１６より出力される階調クロックパルスは、Ｔｋ１〜Ｔｋ３の３個となっている。
【００３４】
図９において、ステップＳ１〜Ｓ８は第１実施例と同様である。そして、ステップＳ９〜Ｓ１１に替わるステップＳ９ａ〜Ｓ１１ａでは、第３の階調クロックパルスＴｋ３の出力タイミングを設定している。すなわち、ステップＳ９ａではＴｋ３＝０，ステップＳ１０ａではＴｋ２と同じくＴｋ３＝ｍａｘ（Ｔｋ１＋１，２５５），ステップＳ１１ａではＴｋ３＝ｍａｘ（Ｔｋ２＋１，２５５）で設定する。
【００３５】
そして、新たにステップＳ１２〜Ｓ１４が追加されている。これらは、その１行が、背景を表示すると共に、文字表示が階調レベル８０，２５５の双方で行われている領域の一部に係る場合に対応する。この時、画像データＷｊは、３レベルｋ１，ｋ２，ｋ３（「１〜１２７，２５５」のうち何れか３つ）となり、次の走査期間に出力するシリアルデータＸｊは、ステップＳ８の処理に加えて、Ｗｊ＝ｋ３  →  Ｘｊ＝３とする（ステップＳ１３）。続くステップＳ１４では、１行に係るデータ電極ｊ＝１〜１２８について出力するパルス信号Ｐｊは３種類となるので、Ｔｋ１＝ｋ１，Ｔｋ＝ｋ２，Ｔｋ３＝ｋ３とする。
以上の処理により、図１１（ｇ）に示すパルス信号Ｐｊ（０）〜Ｐｊ（３）は、無表示を含んで４段階となるようにパルス幅が調整されて出力される。
【００３６】
（第３実施例）
図１２乃至図１７は本発明の第３実施例であり、第２実施例と異なる部分について説明する。図１２は、カラー表示が可能に構成される表示パネル（表示装置）４１を用いた場合の表示例を示す図９相当図である。図中（）内の３つの数値は（Ｒ：赤，Ｇ：緑，Ｂ：青）の三原色に対応した階調レベルを示している。モノクロで表示されているため分かり難いと思われるが、表示パネル４１の上端（１行目）は（２２１，２２１，２２１）、上部において「平均燃費  １２．５ｋｍ／ｌ」の文字表示は、最大レベル（２５５，２５５，２５５）となっている。
【００３７】
中間部の背景が青色で表示されている部分の上端は（０，０，２０４）、「Ｐ  Ｒ  Ｄ  ３  ２  １」の文字表示が行われている領域の例えば４０行目では、背景が（０，０，１１７），文字「Ｐ」は（５１，２０４，５１），文字「Ｒ  ３  ２  １」は（１００，１００，１００）、文字「Ｄ」は（２５５，１２０，０）となっている。また、下部で文字「ＯＤＯ  １２３４５ｋｍ」を表示している領域の上端背景は（０，０，１１７），上記の文字表示は（２５５，２５５，２５５）となっている。
上記の４０行目に着目すると、Ｒについては［０，５１，１００，２５５］，Ｇについては［０，１００，１２０，２０４］，Ｂについては［０，５１，１００，１１７］のそれぞれ４段階となっているので、２ビットデータＸｊにより図１２に示すカラー画像を表示することができる。また図１３は、横軸を第１行〜第６４行，縦軸を階調レベルとして、（ａ）は赤及び緑，（ｂ）は青に対応したレベルの変化を示している。
【００３８】
図１４は、図４（ｂ）相当図である。カラー表示を行う表示パネル４１の場合、１画素単位がＲ，Ｇ，Ｂの三原色に対応した３つの発光素子（ｒ，ｇ，ｂ）で構成される。したがって、データ電極数は３×１２８となる。また、図１５は、カラムドライバの構成であり、Ｒ，Ｇ，Ｂの三原色に対応してカラムドライバ１４が個別に（Ｒ，Ｇ，Ｂ）設けられている。尚、ロウドライバ１３についてはそのまま適用できる。
【００３９】
次に、第３実施例の作用について図１６及び図１７も参照して説明する。図１６は図１０相当図であり、基本的には、図１０に示す処理をＲ，Ｇ，Ｂの各色別に実行するようにしたものである。最初のステップＳ０において色ｃの指定を「ｒ」とすると、以下のステップＳ１ｃ〜Ｓ１４ｃを、赤色について実行する。そして、最後のステップＳ１５では、「ｃ＝ｒ」として実行済みであれば、「ｃ＝ｇ（緑色）」に切り換えてステップＳ１ｃ〜Ｓ１４ｃを同様に実行し、「ｃ＝ｇ」として実行済みであれば「ｃ＝ｂ（青色）」に切り換えてステップＳ１ｃ〜Ｓ１４ｃを同様に実行する。
【００４０】
図１７に示すタイミングチャートでは、Ｒ，Ｇ，Ｂの各色について２ビットシリアルデータＸｊｒ，Ｘｊｇ，Ｘｊｂを決定し（（ｄ）参照）、Ｒ，Ｇ，Ｂの各色について階調クロックパルスＴｋ１ｒ〜Ｔｋ３ｒ，Ｔｋ１ｇ〜Ｔｋ３ｇ，Ｔｋ１ｂ〜Ｔｋ３ｂをそれぞれ出力する（（ｆ）参照）。そして、カラムドライバ１４（Ｒ，Ｇ，Ｂ）は、各色に対応したパルス信号Ｐｊｒ（０）〜Ｐｊｒ（３），Ｐｊｇ（０）〜Ｐｊｇ（３），Ｐｊｇ（０）〜Ｐｊｇ（３）を、それぞれのデータ電極群に出力する。
【００４１】
以上のように第３実施例によれば、表示パネル４１がカラー表示を行う場合にも、本発明を適用することができる。例えば従来構成のようにシフトレジスタ等が８ビットサイズである場合は、それぞれ８×３＝２４ビット分が必要となるが、第３実施例の場合は、２×３＝６ビット分あれば良いので、表示制御装置の構成を大幅にサイズダウンすることができる。
【００４２】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
Ｎ＝８，Ｍ＝２に限ることなく、これらの数値は個別の設計や表示装置の表示形態に応じて（Ｍ＜Ｎ）の関係を満たす範囲で適宜設定すれば良い。
また、走査電極及びデータ電極の数も適宜変更して実施すれば良い。
発光素子は有機ＥＬ素子に限ることなく、電圧駆動型の発光素子（無機ＥＬ素子など）でも良い。そして、信号出力回路の構成は発光素子の種類に応じて適宜変更すれば良い。
【符号の説明】
【００４３】
図面中、１２は表示パネル（表示装置）、１３はロウドライバ（走査側ドライバ）、１４はカラムドラバ（データ側ドライバ）、１６は制御回路、２６はシフトレジスタ、２７はラッチ回路２７、２８はコンパレータ、２９はカウンタ、３２は信号出力回路、３３は表示制御装置、４１は表示パネル（表示装置）を示す。
【図１】
2010175938.tif 000003
【図２】
2010175938.tif 000004
【図３】
2010175938.tif 000005
【図４】
2010175938.tif 000006
【図５】
2010175938.tif 000007
【図６】
2010175938.tif 000008
【図７】
2010175938.tif 000009
【図８】
2010175938.tif 000010
【図９】
2010175938.tif 000011
【図１０】
2010175938.tif 000012
【図１１】
2010175938.tif 000013
【図１２】
2010175938.tif 000014
【図１３】
2010175938.tif 000015
【図１４】
2010175938.tif 000016
【図１５】
2010175938.tif 000017
【図１６】
2010175938.tif 000018
【図１７】
2010175938.tif 000019
【図１８】
2010175938.tif 000020
【図１９】
2010175938.tif 000021
【図２０】
2010175938.tif 000022