(57)【要約】【課題】レーザ照射により切断されるヒューズを備えた半導体装置において、レーザの反射率の増加を抑えてヒューズへ加わるエネルギーの低下を抑制することにより、ヒューズの飛散を防止できるようにする。【解決手段】絶縁膜１上に、密着層２ａ、メタル層３ａ及びＴｉＮ反射防止膜４ａから構成されるヒューズ１１が形成されている。ヒューズ１１を覆うように絶縁膜１上にシリコン酸化膜５が形成されている。シリコン酸化膜５上にシリコン窒化膜８が形成されている。ヒューズ１１上に位置するシリコン酸化膜５ａにおけるヒューズ１１の短辺方向の断面は三角形状を有している。【選択図】図６
2010027945.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成されており、ＴｉＮ膜を表面に有し且つＡｌを主成分とするヒューズと、
前記第１の絶縁膜上に形成された配線と、
前記ヒューズ及び前記配線を覆うように前記第１の絶縁膜上に形成された第２の絶縁膜と、
前記ヒューズ上及びその周辺領域上を除く前記第２の絶縁膜上に形成された第３の絶縁膜と、
前記ヒューズ上及びその周辺領域上に位置する前記第２の絶縁膜上並びに前記第３の絶縁膜上に形成された第４の絶縁膜とを備え、
前記ヒューズ上に位置する前記第２の絶縁膜における前記ヒューズの短辺方向の断面は三角形状を有していることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記ヒューズの周辺領域上に位置する前記第２の絶縁膜の厚さは、前記配線の周辺領域上に位置する前記第２の絶縁膜の厚さよりも小さいことを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記ＴｉＮ膜は前記ヒューズの中央部を覆うと共に前記ＴｉＮ膜の幅は前記ヒューズの短辺方向の幅の半分以上であることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記第３の絶縁膜及び前記第４の絶縁膜は耐湿性を有することを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記第３の絶縁膜及び前記第４の絶縁膜はシリコン窒化膜であることを特徴とする半導体装置。
【請求項６】
半導体基板上に第１の絶縁膜を形成する工程（ａ）と、
前記第１の絶縁膜上に、ＴｉＮ膜を表面に有し且つＡｌを主成分とするヒューズと、配線とを形成する工程（ｂ）と、
前記ヒューズ及び前記配線を覆うように前記第１の絶縁膜上に、前記ヒューズの厚さよりも厚い第２の絶縁膜を形成する工程（ｃ）と、
前記第２の絶縁膜上に第３の絶縁膜を形成する工程（ｄ）と、
前記ヒューズ上及びその周辺領域上に位置する前記第３の絶縁膜をエッチングして除去する工程（ｅ）と、
前記ヒューズ上及びその周辺領域上に位置する前記第２の絶縁膜をエッチングして、前記ヒューズ上に前記第２の絶縁膜を残存させつつ前記ヒューズの周辺領域上に位置する前記第２の絶縁膜を薄くする工程（ｆ）と、
前記ヒューズ上及びその周辺領域上に位置する前記第２の絶縁膜上並びに前記第３の絶縁膜上に、前記第３の絶縁膜の厚さよりも薄い第４の絶縁膜を形成する工程（ｇ）とを備え、
前記工程（ｃ）において、ＨＤＰ−ＣＶＤ法を用いて前記第２の絶縁膜を、前記ヒューズの厚さと前記ヒューズの短辺方向の幅の半分との合計厚さよりも薄く形成し、それにより、前記工程（ｆ）において、前記ヒューズ上に残存する前記第２の絶縁膜における前記ヒューズの短辺方向の断面を三角形状にすることを特徴とする半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記工程（ｆ）において、前記ＴｉＮ膜を、前記ヒューズの中央部を覆い且つ前記ヒューズの短辺方向の幅の半分以上の幅を持つように残存させることを特徴とする半導体装置の製造方法。
【請求項８】
半導体基板上に第１の絶縁膜を形成する工程（ａ）と、
前記第１の絶縁膜上に、ＴｉＮ膜を表面に有し且つＡｌを主成分とするヒューズと、配線とを形成する工程（ｂ）と、
前記ヒューズ及び前記配線を覆うように前記第１の絶縁膜上に、前記ヒューズの厚さと実質的に同等の厚さを持つ第２の絶縁膜をＨＤＰ−ＣＶＤ法を用いて形成する工程（ｃ）と、
前記第２の絶縁膜上に第３の絶縁膜を形成する工程（ｄ）と、
前記ヒューズ上及びその周辺領域上に位置する前記第３の絶縁膜をエッチングして除去する工程（ｅ）と、
前記ヒューズ上及びその周辺領域上に位置する前記第２の絶縁膜上並びに前記第３の絶縁膜上に、前記第３の絶縁膜の厚さよりも薄い第４の絶縁膜を形成する工程（ｆ）とを備え、
前記工程（ｂ）において、前記ヒューズの厚さを前記ヒューズの短辺方向の幅の半分以上に設定し、それにより、前記工程（ｃ）において、前記ヒューズ上に位置する前記第２の絶縁膜における前記ヒューズの短辺方向の断面を三角形状にすることを特徴とする半導体装置の製造方法。
【請求項９】
請求項６〜８のいずれか１項に記載の半導体装置の製造方法において、
前記第３の絶縁膜及び前記第４の絶縁膜は耐湿性を有することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、
前記第３の絶縁膜及び前記第４の絶縁膜はシリコン窒化膜であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特にレーザーヒューズ素子を搭載した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
携帯電話やデジタルカメラ等の電子機器の高機能化に対する需要の増大に伴って、高機能を持つ半導体集積回路装置を実現するためにヒューズ素子による回路機能の調整が多用されるようになってきている。この様な半導体集積回路装置は、予め複数のヒューズを備えたヒューズ回路を実装しておき、動作試験等の後に当該ヒューズをレーザ照射により切断することによって実用化されている（例えば特許文献１参照）。
【０００３】
この様なヒューズを備えた従来の半導体装置の製造方法について、図１４〜図１８の工程断面図を参照しながら説明する。
【０００４】
まず、図１４に示すように、シリコン酸化膜からなる絶縁膜１０１上に、ＴｉとＴｉＮとからなる密着層１０２、Ａｌを主成分とするメタル層１０３、及びＴｉＮからなる反射防止膜１０４を順次堆積する。
【０００５】
続いて、図１５に示すように、フォトレジスト（図示省略）をマスクとして、反射防止膜１０４、メタル層１０３及び密着層１０２に対してエッチングを行って、密着層１０２ａ、メタル層１０３ａ及び反射防止膜１０４ａから構成されるヒューズ１１１を形成すると同時に、密着層１０２ｂ、メタル層１０３ｂ及び反射防止膜１０４ｂから構成される配線１１２を形成した後、前述のフォトレジストを除去する。
【０００６】
次に、図１６に示すように、ヒューズ１１１及び配線１１２を覆うように絶縁膜１０１上に、Ｐ−ＣＶＤ（plasma - chemical vapor deposition）法によりシリコン酸化膜１０５を堆積した後、化学的機械的研磨法等によりシリコン酸化膜１０５表面を平坦化し、その後、シリコン酸化膜１０５上にシリコン窒化膜１０６を堆積する。
【０００７】
続いて、図１７に示すように、ヒューズ領域を開口したフォトレジスト（図示省略）をマスクとして、ヒューズ１１１の反射防止膜１０４ａが露出するようにシリコン窒化膜１０６及びシリコン酸化膜１０５に対してエッチングを行った後、前述のフォトレジストを除去する。これにより、ヒューズ１１１に達するヒューズ上開口部１０７が形成される。
【０００８】
次に、図１８に示すように、ヒューズ上開口部１０７の底面上及び側壁上並びにシリコン窒化膜１０６上に、ヒューズ領域の保護膜としてシリコン窒化膜１０８を堆積する。
【特許文献１】特開２００５−２０９９０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、図１４〜図１８に示した従来の半導体装置の製造方法においては、ヒューズの上部が露出するまで絶縁膜のエッチングを行う結果、ヒューズの上部を構成する反射防止膜つまりＴｉＮ膜が削られてしまう。その結果、ＴｉＮ膜が無くなってヒューズからのレーザの反射率が高くなると、ヒューズへ加わるエネルギーが減少し、温度上昇が不十分な状態で溶融したヒューズが流出してしまうという問題（以下、ヒューズの飛散という）が生じる。また、ヒューズの飛散が発生する場合には、ヒューズ間隔を広げてヒューズ間ショートを回避する必要があるため、ヒューズを多用するチップでは特にチップサイズが大きくなるという問題も生じる。
【００１０】
尚、反射防止膜１０４ａとなるＴｉＮ膜は、フォトリソグラフィー工程でヒューズ１１１を所望の寸法に加工するための反射防止膜の役割も果たしているため、当該ＴｉＮ膜の厚さはフォトリソグラフィー工程で反射率が低くなる厚さ（ｉ線の場合で３０ｎｍ程度）に設定されているため、当該ＴｉＮ膜を予め厚く形成しておくことは困難である。
【００１１】
前記に鑑み、本発明は、レーザ照射により切断されるヒューズを備えた半導体装置において、レーザの反射率の増加を抑えてヒューズへ加わるエネルギーの低下を抑制することにより、ヒューズの飛散を防止できるようにすることを目的とする。
【課題を解決するための手段】
【００１２】
前記の目的を達成するために、本発明に係る半導体装置は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成されており、ＴｉＮ膜を表面に有し且つＡｌを主成分とするヒューズと、前記第１の絶縁膜上に形成された配線と、前記ヒューズ及び前記配線を覆うように前記第１の絶縁膜上に形成された第２の絶縁膜と、前記ヒューズ上及びその周辺領域上を除く前記第２の絶縁膜上に形成された第３の絶縁膜と、前記ヒューズ上及びその周辺領域上に位置する前記第２の絶縁膜上並びに前記第３の絶縁膜上に形成された第４の絶縁膜とを備え、前記ヒューズ上に位置する前記第２の絶縁膜における前記ヒューズの短辺方向の断面は三角形状を有している。
【００１３】
本発明に係る半導体装置において、前記ヒューズの周辺領域上に位置する前記第２の絶縁膜の厚さは、前記配線の周辺領域上に位置する前記第２の絶縁膜の厚さよりも小さいことが好ましい。
【００１４】
本発明に係る半導体装置において、前記ＴｉＮ膜は前記ヒューズの中央部を覆うと共に前記ＴｉＮ膜の幅は前記ヒューズの短辺方向の幅の半分以上であることが好ましい。
【００１５】
本発明に係る半導体装置において、前記第３の絶縁膜及び前記第４の絶縁膜は耐湿性を有すること、例えば、前記第３の絶縁膜及び前記第４の絶縁膜はシリコン窒化膜であることが好ましい。
【００１６】
本発明に係る第１の半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程（ａ）と、前記第１の絶縁膜上に、ＴｉＮ膜を表面に有し且つＡｌを主成分とするヒューズと、配線とを形成する工程（ｂ）と、前記ヒューズ及び前記配線を覆うように前記第１の絶縁膜上に、前記ヒューズの厚さよりも厚い第２の絶縁膜を形成する工程（ｃ）と、前記第２の絶縁膜上に第３の絶縁膜を形成する工程（ｄ）と、前記ヒューズ上及びその周辺領域上に位置する前記第３の絶縁膜をエッチングして除去する工程（ｅ）と、前記ヒューズ上及びその周辺領域上に位置する前記第２の絶縁膜をエッチングして、前記ヒューズ上に前記第２の絶縁膜を残存させつつ前記ヒューズの周辺領域上に位置する前記第２の絶縁膜を薄くする工程（ｆ）と、前記ヒューズ上及びその周辺領域上に位置する前記第２の絶縁膜上並びに前記第３の絶縁膜上に、前記第３の絶縁膜の厚さよりも薄い第４の絶縁膜を形成する工程（ｇ）とを備え、前記工程（ｃ）において、ＨＤＰ−ＣＶＤ法を用いて前記第２の絶縁膜を、前記ヒューズの厚さと前記ヒューズの短辺方向の幅の半分との合計厚さよりも薄く形成し、それにより、前記工程（ｆ）において、前記ヒューズ上に残存する前記第２の絶縁膜における前記ヒューズの短辺方向の断面を三角形状にする。
【００１７】
本発明に係る第１の半導体装置の製造方法において、前記工程（ｆ）において、前記ＴｉＮ膜を、前記ヒューズの中央部を覆い且つ前記ヒューズの短辺方向の幅の半分以上の幅を持つように残存させることが好ましい。
【００１８】
本発明に係る第２の半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程（ａ）と、前記第１の絶縁膜上に、ＴｉＮ膜を表面に有し且つＡｌを主成分とするヒューズと、配線とを形成する工程（ｂ）と、前記ヒューズ及び前記配線を覆うように前記第１の絶縁膜上に、前記ヒューズの厚さと実質的に同等の厚さを持つ第２の絶縁膜をＨＤＰ−ＣＶＤ法を用いて形成する工程（ｃ）と、前記第２の絶縁膜上に第３の絶縁膜を形成する工程（ｄ）と、前記ヒューズ上及びその周辺領域上に位置する前記第３の絶縁膜をエッチングして除去する工程（ｅ）と、前記ヒューズ上及びその周辺領域上に位置する前記第２の絶縁膜上並びに前記第３の絶縁膜上に、前記第３の絶縁膜の厚さよりも薄い第４の絶縁膜を形成する工程（ｆ）とを備え、前記工程（ｂ）において、前記ヒューズの厚さを前記ヒューズの短辺方向の幅の半分以上に設定し、それにより、前記工程（ｃ）において、前記ヒューズ上に位置する前記第２の絶縁膜における前記ヒューズの短辺方向の断面を三角形状にする。
【００１９】
本発明に係る第１又は第２の半導体装置の製造方法において、前記第３の絶縁膜及び前記第４の絶縁膜は耐湿性を有すること、例えば、前記第３の絶縁膜及び前記第４の絶縁膜はシリコン窒化膜であることが好ましい。
【発明の効果】
【００２０】
本発明によると、ヒューズ上の絶縁膜をエッチングする際にヒューズ上に絶縁膜の一部を残存させるため、ヒューズ表面部のＴｉＮ膜を、ヒューズ中央部を覆い且つヒューズの短辺方向幅の半分以上の幅を持つように残存させることができる。このため、レーザによってヒューズを切断する際にヒューズからのレーザの反射率の増加を半分以下（ヒューズ表面部のＴｉＮ膜が完全に残っている場合と比べて）に抑えることができるので、ヒューズへ加わるエネルギーの低下を抑えることができる。従って、ヒューズを溶融蒸発させるために必要なエネルギーが不足する場合に起きるヒューズの飛散を防止でき、それによりヒューズピッチを小さくしてチップサイズを小さくすることができる。
【００２１】
また、本発明によると、ヒューズ上に残存させる絶縁膜（第２の絶縁膜）におけるヒューズ短辺方向の断面は三角形状を有しているため、言い換えると、当該絶縁膜のヒューズ周縁部上の厚さは当該絶縁膜のヒューズ中央部上の厚さよりも小さいため、ヒューズ上全面に絶縁膜を厚く残してレーザの反射率の増加を抑える場合と比べて、ヒューズ周縁部上の絶縁膜の強度を低くすることができるので、ヒューズを切断するためのエネルギーを低減することができる。
【発明を実施するための最良の形態】
【００２２】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
【００２３】
図１〜図５は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００２４】
まず、図１に示すように、半導体基板１０上に例えばシリコン酸化膜からなる絶縁膜１を形成した後、絶縁膜１上に、例えばＴｉとＴｉＮとからなる厚さ１００ｎｍ程度の密着層２、Ａｌを主成分とする厚さ５００ｎｍ程度のメタル層３、及びＴｉＮからなる厚さ３０ｎｍ程度の反射防止膜４を順次堆積する。
【００２５】
次に、図２に示すように、フォトレジスト（図示省略）をマスクとして、反射防止膜４、メタル層３及び密着層２に対してエッチングを行って、密着層２ａ、メタル層３ａ及び反射防止膜４ａから構成されるヒューズ１１を形成すると同時に、密着層２ｂ、メタル層３ｂ及び反射防止膜４ｂから構成される配線１２を形成した後、前述のフォトレジストを除去する。本実施形態では、ヒューズ１１の高さｂは６３０ｎｍ程度であり、ヒューズ１１の幅（短辺方向の幅）ａは６００ｎｍ程度である。
【００２６】
次に、図３に示すように、ヒューズ１１及び配線１２を覆うように絶縁膜１上に、ＨＤＰ（high density plasma ）−ＣＶＤ法により厚さ７５０ｎｍ程度のシリコン酸化膜５を堆積する。ここで、ＨＤＰ−ＣＶＤ法を用いてシリコン酸化膜５を堆積することにより、スパッタエッチングの効果が得られる結果、ヒューズ１１上のシリコン酸化膜５の高さをヒューズ１１の幅ａの半分つまりａ／２（但しシリコン酸化膜５の堆積膜厚がａ／２よりも大きく且つｂ＋ａ／２よりも小さい場合）程度に設定できる。これにより、図３に示すように、ヒューズ１１上に位置するシリコン酸化膜５は、ヒューズ１１の短辺方向の断面が高さｄの三角形を含むように形成される。尚、高さｄは、ｄ＝ａ／２−ｃ＝ａ／２−（７５０ｎｍ−ｂ）にａ＝６００ｎｍ、ｂ＝６３０ｎｍを代入して１８０ｎｍ程度となる。また、ｃは１２０ｎｍ程度である。続いて、シリコン酸化膜５上に厚さ５００ｎｍ程度のシリコン窒化膜６を堆積する。
【００２７】
次に、図４に示すように、ヒューズ領域を開口したフォトレジスト（図示省略）をマスクとして、シリコン窒化膜６及びシリコン酸化膜５をエッチングしてヒューズ上開口部７を形成した後、前述のフォトレジストを除去する。本実施形態では、シリコン酸化膜５のエッチング量を３０〜１５０ｎｍ程度の範囲に設定する。これにより、ヒューズ１１上にシリコン酸化膜５ａを、ヒューズ１１の短辺方向の断面が三角形（高さが１５０〜２７０ｎｍ程度、底辺の長さが３００〜５４０ｎｍ程度）を含むように形成することができる。従って、前述のエッチング後においても、ヒューズ１１表面部の反射防止膜４ｂつまりＴｉＮ膜を、ヒューズ１１の中央部を覆い且つヒューズ１１の幅ａの半分以上の幅を持つように残存させることができる。
【００２８】
尚、本実施形態において、ヒューズ１１上のシリコン酸化膜５ａの高さ（前述の三角形の高さ）が２７０ｎｍを超えると、ヒューズ１１をレーザにより切断する際にヒューズ１１を構成するＡｌが溶融蒸発する経路がヒューズ１１上のシリコン酸化膜５ａによって遮蔽されてしまうため、切断不良が生じる。また、ヒューズ１１上のシリコン酸化膜５ａの高さが１５０ｎｍ未満であると、ヒューズ１１表面部の反射防止膜４ｂを構成するＴｉＮ膜の幅がヒューズ１１の幅ａの半分未満となるため、ヒューズ１１をレーザにより切断する際にヒューズ１１からのレーザの反射率の増加が顕著となり、ヒューズ１１が飛散しやすくなる。
【００２９】
また、本実施形態において、ヒューズ１１の幅ａを６００ｎｍに設定したが、これより小さく設定してもよい。ここで、ヒューズ１１表面部の反射防止膜４ｂの幅としてヒューズ１１の幅ａの半分を確保するために必要なシリコン酸化膜５ａの三角形の高さの下限はヒューズ１１の幅ａのほぼ１／４になるため、ヒューズ１１の幅ａを小さくすれば、前述のシリコン酸化膜５ａの三角形の高さの下限を小さくすることができる。
【００３０】
最後に、図５に示すように、ヒューズ上開口部７の底面上及び側壁上並びにシリコン窒化膜６上に、ヒューズ領域の保護膜として厚さ５０ｎｍ程度のシリコン窒化膜８を堆積する。
【００３１】
以上に説明したように、本実施形態によると、ヒューズ上のシリコン窒化膜６及びシリコン酸化膜５をエッチングする際に、ヒューズ１１上にシリコン酸化膜５の一部（シリコン酸化膜５ａ）を残存させているため、ヒューズ１１表面部の反射防止膜４ａとなるＴｉＮ膜を、ヒューズ１１の中央部を覆い且つヒューズ１１の短辺方向幅の半分以上の幅を持つように残存させることができる。このため、レーザによってヒューズ１１を切断する際にヒューズ１１からのレーザの反射率の増加を半分以下（ヒューズ１１表面部のＴｉＮ膜が完全に残っている場合と比べて）に抑えることができるので、ヒューズ１１へ加わるエネルギーの低下を抑えることができる。従って、ヒューズ１１を溶融蒸発させるために必要なエネルギーが不足する場合に起きるヒューズ１１の飛散を防止でき、それによりヒューズピッチを小さくしてチップサイズを小さくすることができる。
【００３２】
また、本実施形態によると、ヒューズ１１上に残存させるシリコン酸化膜５ａにおけるヒューズ１１の短辺方向の断面が三角形状を有しているため、言い換えると、シリコン酸化膜５ａのヒューズ１１周縁部上の厚さはシリコン酸化膜５ａのヒューズ１１中央部上の厚さよりも小さいため、ヒューズ１１上全面にシリコン酸化膜５を厚く残してレーザの反射率の増加を抑える場合と比べて、ヒューズ１１周縁部上のシリコン酸化膜５ａの強度を低くすることができるので、ヒューズ１１を切断するためのエネルギーを低減することができる。
【００３３】
尚、本実施形態において、ヒューズ１１上及びその周辺領域上を除くシリコン酸化膜５上にシリコン窒化膜６を形成したが、これに代えて、他の耐湿性を有する絶縁膜を形成してもよい。また、ヒューズ領域の保護膜としてシリコン窒化膜８を形成したが、これに代えて、他の耐湿性を有する絶縁膜を形成してもよい。
【００３４】
以下、本発明の第１の実施形態に係る半導体装置について、図６、図１１〜１３を参照しながら、さらに詳しく説明する。
【００３５】
図６は、第１の実施形態に係る半導体装置のヒューズ領域の断面構成の一例を示す図である。図６に示す断面構成においては、ヒューズ１１の幅（短辺方向の幅）を６００ｎｍとし、ヒューズ１１上のシリコン酸化膜５ａにおけるヒューズ１１の短辺方向の断面を三角形状とし、ヒューズ１１上のＴｉＮ膜からなる反射防止膜４ａを、ヒューズ１１の中央部を覆い且つヒューズ１１の短辺方向幅の半分以上の幅を持つように残存させている。尚、ヒューズ１１上のシリコン酸化膜５ａの高さ（三角形の高さ）ｔ１は１５０〜２７０ｎｍ程度であり、反射防止膜４ａとなるＴｉＮ膜の削れ量（最大値）ｔ２は２０ｎｍ程度である。
【００３６】
図１１は、第１の実施形態に係る半導体装置におけるヒューズ上のＴｉＮ膜の残し率（ＴｉＮ残し率）とヒューズによるレーザ反射の強度（レーザ反射強度）との関係を示す図である。ここで、ＴｉＮ残し率とは、ヒューズ１１の短辺方向幅に対する反射防止膜４ａとなるＴｉＮ膜の幅（エッチング後の幅）の比率である。また、レーザ反射強度はＴｉＮ残し率が０％の場合の強度を１００％として相対値で表している。また、図１２は、第１の実施形態に係る半導体装置におけるヒューズ上のシリコン酸化膜厚さとヒューズの切断不良率との関係を示す図である。また、図１３は、第１の実施形態に係る半導体装置におけるヒューズ上のＴｉＮ残し率とヒューズの切断不良率との関係を示す図である。
【００３７】
図１１に示すように、ヒューズ１１上のＴｉＮ残し率が５０％を下回ると、ヒューズ１１によるレーザ反射強度が増加し始めている。また、図１３に示すように、ヒューズ１１上のＴｉＮ残し率が５０％を下回ると、ヒューズ１１に切断不良が生じている。また、図１２に示すように、ヒューズ１１上のシリコン酸化膜５ａの厚さ（三角形の高さｔ１）が２７０ｎｍを超えた場合には、ヒューズ１１をレーザにより切断する際にヒューズ１１を構成するＡｌが溶融蒸発する経路がヒューズ１１上のシリコン酸化膜５ａによって遮蔽されてしまうため、切断不良が生じている。図１１〜図１３に示す関係に基づいて、本実施形態では、シリコン酸化膜５ａの三角形の高さｔ１の範囲を１５０〜２７０ｎｍ程度に設定している。尚、本実施形態において、ヒューズ１１の幅ａを６００ｎｍに設定したが、これより小さく設定してもよい。ここで、ヒューズ１１表面部の反射防止膜４ｂの幅としてヒューズ１１の幅ａの半分を確保するために必要なシリコン酸化膜５ａの三角形の高さの下限はヒューズ１１の幅ａのほぼ１／４になるため、ヒューズ１１の幅ａを小さくすれば、前述のシリコン酸化膜５ａの三角形の高さの下限を小さくすることができる。
【００３８】
以上に説明した本実施形態の半導体装置の構成によれば、レーザによってヒューズ１１を切断する際にヒューズ１１からのレーザの反射率の増加を半分以下（ヒューズ１１表面部のＴｉＮ膜が完全に残っている場合と比べて）に抑えることができるので、ヒューズ１１へ加わるエネルギーの低下を抑えることができる。従って、ヒューズ１１を溶融蒸発させるために必要なエネルギーが不足する場合に起きるヒューズ１１の飛散を防止できる。
【００３９】
尚、図６に示す本実施形態の半導体装置の構成においては、ヒューズ１１上のシリコン酸化膜５ａにおけるヒューズ１１の短辺方向の断面形状である三角形の底辺の長さをヒューズ１１の短辺方向幅よりも小さくし、それにより、ヒューズ１１上のＴｉＮ膜からなる反射防止膜４ａの一部を削った。しかし、これに代えて、図７に示す本実施形態の半導体装置の他の構成例のように、ヒューズ１１上のシリコン酸化膜５ａにおけるヒューズ１１の短辺方向の断面形状である三角形の底辺の長さをヒューズ１１の短辺方向幅と同程度とし、ヒューズ１１上のＴｉＮ膜からなる反射防止膜４ａを削らないようにしてもよい。
【００４０】
（第１の実施形態の変形例）
以下、本発明の第１の実施形態の変形例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
【００４１】
図８〜図１０は、第１の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【００４２】
まず、第１の実施形態と同様に、図１に示すように、半導体基板１０上に例えばシリコン酸化膜からなる絶縁膜１を形成した後、絶縁膜１上に、例えばＴｉとＴｉＮとからなる厚さ１００ｎｍ程度の密着層２、Ａｌを主成分とする厚さ５００ｎｍ程度のメタル層３、及びＴｉＮからなる厚さ３０ｎｍ程度の反射防止膜４を順次堆積する。
【００４３】
次に、図２に示すように、フォトレジスト（図示省略）をマスクとして、反射防止膜４、メタル層３及び密着層２に対してエッチングを行って、密着層２ａ、メタル層３ａ及び反射防止膜４ａから構成されるヒューズ１１を形成すると同時に、密着層２ｂ、メタル層３ｂ及び反射防止膜４ｂから構成される配線１２を形成した後、前述のフォトレジストを除去する。本実施形態では、ヒューズ１１の高さｂは６３０ｎｍ程度であり、ヒューズ１１の幅（短辺方向の幅）ａは４００ｎｍ程度である。
【００４４】
次に、図８に示すように、ヒューズ１１及び配線１２を覆うように絶縁膜１上に、ＨＤＰ−ＣＶＤ法により、ヒューズ１１の高さｂと同程度の厚さ（６３０ｎｍ程度）を持つシリコン酸化膜５を堆積する。ここで、ＨＤＰ−ＣＶＤ法を用いてシリコン酸化膜５を堆積することにより、スパッタエッチングの効果が得られる結果、ヒューズ１１上のシリコン酸化膜５ａの高さをヒューズ１１の幅ａの半分つまりａ／２程度に設定できる。これにより、図８に示すように、ヒューズ１１上に位置するシリコン酸化膜５ａにおけるヒューズ１１の短辺方向の断面は高さｄの三角形となる。尚、高さｄは、ｄ＝ａ／２にａ＝４００ｎｍを代入して２００ｎｍ程度となる。続いて、シリコン酸化膜５上に５００ｎｍ程度のシリコン窒化膜６を堆積する。
【００４５】
次に、図９に示すように、ヒューズ領域を開口したフォトレジスト（図示省略）をマスクとして、シリコン窒化膜６をエッチングしてヒューズ上開口部７を形成した後、前述のフォトレジストを除去する。このとき、ヒューズ１１上に残存するシリコン酸化膜５ａにおけるヒューズ１１の短辺方向の断面は、高さが２００ｎｍ程度で底辺の長さが４００ｎｍ程度の三角形を有している。従って、前述のエッチング後においても、ヒューズ１１表面部の反射防止膜４ｂつまりＴｉＮ膜はヒューズ１１の幅ａと同程度の幅を有している。
【００４６】
最後に、図１０に示すように、ヒューズ上開口部７の底面上及び側壁上並びにシリコン窒化膜６上に、ヒューズ領域の保護膜として厚さ５０ｎｍ程度のシリコン窒化膜８を堆積する。
【００４７】
以上に説明したように、本変形例によると、ヒューズ上のシリコン窒化膜６をエッチングする際に、ヒューズ１１上にシリコン酸化膜５の一部（シリコン酸化膜５ａ）を残存させているため、ヒューズ１１表面部の反射防止膜４ａとなるＴｉＮ膜を、ヒューズ１１の短辺方向幅と同程度の幅を持つように残存させることができる。このため、レーザによってヒューズ１１を切断する際にヒューズ１１からのレーザの反射率の増加を確実に抑えることができるので、ヒューズ１１へ加わるエネルギーの低下を抑えることができる。従って、ヒューズ１１を溶融蒸発させるために必要なエネルギーが不足する場合に起きるヒューズ１１の飛散を防止でき、それによりヒューズピッチを小さくしてチップサイズを小さくすることができる。
【００４８】
また、本変形例によると、ヒューズ１１上に残存させるシリコン酸化膜５ａにおけるヒューズ１１の短辺方向の断面が三角形状を有しているため、言い換えると、シリコン酸化膜５ａのヒューズ１１周縁部上の厚さはシリコン酸化膜５ａのヒューズ１１中央部上の厚さよりも小さいため、ヒューズ１１上全面にシリコン酸化膜５を厚く残してレーザの反射率の増加を抑える場合と比べて、ヒューズ１１周縁部上のシリコン酸化膜５ａの強度を低くすることができるので、ヒューズ１１を切断するためのエネルギーを低減することができる。
【００４９】
尚、本変形例において、ヒューズ１１上のシリコン酸化膜５ａの高さ（前述の三角形の高さ）が２７０ｎｍを超えると、ヒューズ１１をレーザにより切断する際にヒューズ１１を構成するＡｌが溶融蒸発する経路がヒューズ１１上のシリコン酸化膜５ａによって遮蔽されてしまうため、切断不良が生じる。
【００５０】
また、本変形例において、ヒューズ１１の幅ａを４００ｎｍに設定したが、これより小さく設定してもよい。具体的には、ヒューズ１１の厚さ（高さｂ）がヒューズ１１の幅ａの半分以上であれば、ヒューズ１１の幅ａの大きさは特に限定されるものではない。
【００５１】
また、本変形例において、ヒューズ１１上及びその周辺領域上を除くシリコン酸化膜５上にシリコン窒化膜６を形成したが、これに代えて、他の耐湿性を有する絶縁膜を形成してもよい。また、ヒューズ領域の保護膜としてシリコン窒化膜８を形成したが、これに代えて、他の耐湿性を有する絶縁膜を形成してもよい。
【産業上の利用可能性】
【００５２】
本発明は、レーザーヒューズ素子を搭載した集積回路においてヒューズ切断の際のヒューズの飛散を抑制してチップサイズを小さくすることが可能な半導体装置及びその製造方法として有用である。
【図面の簡単な説明】
【００５３】
【図１】図１は本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図２】図２は本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図３】図３は本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図４】図４は本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図５】図５は本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図６】図６は本発明の第１の実施形態に係る半導体装置のヒューズ領域の断面構成の一例を示す図である。
【図７】図７は本発明の第１の実施形態に係る半導体装置のヒューズ領域の断面構成の他例を示す図である。
【図８】図８は本発明の第１の実施形態の変形例に係る半導体装置の製造方法の一工程を示す断面図である。
【図９】図９は本発明の第１の実施形態の変形例に係る半導体装置の製造方法の一工程を示す断面図である。
【図１０】図１０は本発明の第１の実施形態の変形例に係る半導体装置の製造方法の一工程を示す断面図である。
【図１１】図１１は本発明の第１の実施形態に係る半導体装置におけるヒューズ上のＴｉＮ膜の残し率（ＴｉＮ残し率）とヒューズによるレーザ反射の強度（レーザ反射強度）との関係を示す図である。
【図１２】図１２は本発明の第１の実施形態に係る半導体装置におけるヒューズ上のシリコン酸化膜厚さとヒューズの切断不良率との関係を示す図である。
【図１３】図１３は本発明の第１の実施形態に係る半導体装置におけるヒューズ上のＴｉＮ残し率とヒューズの切断不良率との関係を示す図である。
【図１４】図１４は従来の半導体装置の製造方法の一工程を示す断面図である。
【図１５】図１５は従来の半導体装置の製造方法の一工程を示す断面図である。
【図１６】図１６は従来の半導体装置の製造方法の一工程を示す断面図である。
【図１７】図１７は従来の半導体装置の製造方法の一工程を示す断面図である。
【図１８】図１８は従来の半導体装置の製造方法の一工程を示す断面図である。
【符号の説明】
【００５４】
１    絶縁膜
２、２ａ、２ｂ    密着層
３、３ａ、３ｂ    メタル層
４、４ａ、４ｂ    反射防止膜
５、５ａ    シリコン酸化膜
６    シリコン窒化膜
７    ヒューズ上開口部  
８    シリコン窒化膜
１０    半導体基板
１１    ヒューズ
１２    配線
【図１】
2010027945.tif 000003
【図２】
2010027945.tif 000004
【図３】
2010027945.tif 000005
【図４】
2010027945.tif 000006
【図５】
2010027945.tif 000007
【図６】
2010027945.tif 000008
【図７】
2010027945.tif 000009
【図８】
2010027945.tif 000010
【図９】
2010027945.tif 000011
【図１０】
2010027945.tif 000012
【図１１】
2010027945.tif 000013
【図１２】
2010027945.tif 000014
【図１３】
2010027945.tif 000015
【図１４】
2010027945.tif 000016
【図１５】
2010027945.tif 000017
【図１６】
2010027945.tif 000018
【図１７】
2010027945.tif 000019
【図１８】
2010027945.tif 000020