(57)【要約】【課題】  ＡＤコンバータから出力されるデジタル信号が安定しない場合においても、ＰＷＭ信号のオンデューティが２値の間で変動することがないＰＷＭ制御回路を提供する。【解決手段】  ＡＤコンバータ１２１が出力したｎ＋１ビットのデジタル信号を第１のデジタル信号として第１のレジスタ１２２に格納する。大小比較回路１２３において、第１のレジスタ１２２と第２のレジスタ１２４にそれぞれ格納されている第１のデジタル信号と第２のデジタル信号を比較する。ここで第１と第２のデジタル信号の間に１を越える差異が検出された場合、第１のデジタル信号を第２のデジタル信号として第２のレジスタ１２４に新たに格納するよう操作する。そして、この第２のデジタル信号のうち、少なくとも上位ｎビットのデータから成るデジタル信号をＰＷＭ信号変換回路１２６に供給し、ＰＷＭ信号を得る。【選択図】  図１
2010115066.tif 000002
【特許請求の範囲】
【請求項１】
供給された直流電圧信号をアナログ−デジタル変換し、得られたデジタル信号をＰＷＭ信号変換回路に供給して、該直流電圧信号に応じたパルス幅を持ったＰＷＭ信号を得るＰＷＭ制御回路において、
該アナログ−デジタル変換のためのＡＤコンバータと、
該ＡＤコンバータが出力した第１のデジタル信号を一時格納する第１のレジスタと、
そこに格納されている第２のデジタル信号のうち、少なくとも上位ｎビットのデータで構成されるデジタル信号を該ＰＷＭ信号変換回路に対して供給する第２のレジスタと、
該第１のデジタル信号および該第２のデジタル信号を比較する大小比較回路と、
を具備し、
該大小比較回路において該第１のデジタル信号と該第２のデジタル信号の間に１を越える差異が検出された場合、該第１のレジスタに格納されていた該第１のデジタル信号を新たな第２のデジタル信号として該第２のレジスタに格納する
ことを特徴とするＰＷＭ制御回路。
【請求項２】
前記第１のデジタル信号および前記第２のデジタル信号がｎ＋１ビットの長さを持つ信号である
ことを特徴とする請求項１に記載したＰＷＭ制御回路。
【請求項３】
ＬＥＤアレイに直列に接続された制御トランジスタと、該ＬＥＤアレイを流れる電流を安定化するように該制御トランジスタを駆動する誤差増幅器とを有するＬＥＤ駆動回路に接続され、該ＬＥＤ駆動回路の動作期間および停止期間を前記ＰＷＭ信号によって制御する
ことを特徴とする、請求項１あるいは請求項２に記載したＰＷＭ制御回路。
【請求項４】
前記直流電圧信号が、前記ＬＥＤアレイを調光するために外部から供給された電圧信号である
ことを特徴とする、請求項３に記載したＰＷＭ制御回路。
【請求項５】
直流電圧信号の供給を受ける前記ＡＤコンバータの出力側が前記第一のレジスタに接続され、
該第一のレジスタの出力側が前記第二のレジスタの入力側に接続され、
該第一のレジスタの出力側と該第二のレジスタの出力側が前記大小比較回路の入力側にそれぞれ接続され、
該大小比較回路の出力側が該第二のレジスタの書き込み指令信号を受信する位置に接続され、
該第二のレジスタの出力側が前記ＰＷＭ信号変換回路の入力側に接続された
ことを特徴とする、請求項１から請求項４のいずれかに記載したＰＷＭ制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＰＷＭ制御回路に関するものであり、ＰＷＭ信号のオンデューティの変動を抑制するＰＷＭ制御回路に関する。
【背景技術】
【０００２】
電源の供給を受けて所定の動作をする装置の多くは、供給された電源の電圧や電流によって動作状態や量が変化する。ここでＰＷＭ制御回路は、装置の動作状態や動作量を意図した状態・量とするために供給電圧や電流を制御する手段として広く使用されている。従来、ＰＷＭ制御回路の内部で行われる信号処理の形態はアナログ的であったが、近年の電子機器のデジタル化に伴って、信号処理をデジタル的に行うＰＷＭ制御回路が出現している。このようなＰＷＭ制御回路の例としては、スピーカー駆動用のものが特許文献１に、電源装置駆動用のものが特許文献２に示されている。
【０００３】
図３に信号処理をデジタル的に行うＰＷＭ制御回路の一例の構成を示した。
図３に示すＰＷＭ制御回路は、ＡＤコンバータ１０１と、レジスタ１０２と、ＰＷＭ信号変換回路１０３と、分周器１００から構成されている。
ここでＡＤコンバータ１０１は、直流電圧信号の供給を受け、その大きさに応じたｎビットのデジタル信号を出力するものとなっている。レジスタ１０２は、ＡＤコンバータの出力したデジタル信号を一時格納し、格納したデジタル信号をＰＷＭ信号変換回路１０３に供給するものとなっている。ＰＷＭ信号変換回路１０３は、デジタル信号の供給を受け、その値に応じたＰＷＭ信号を出力するものとなっている。そして、分周器１００は、外部から供給されたクロック信号からデジタル信号のビット数に応じた低周波（例えば、１／（ｎ＋１））の信号を生成し、ＡＤコンバータ１０１、レジスタ１０２、およびＰＷＭ信号変換回路１０３に供給するものとなっている。
【０００４】
図３のＰＷＭ制御回路では、分周器１００から供給される信号の状態に応じて、ＡＤコンバータ１０１、レジスタ１０２、およびＰＷＭ信号変換回路１０３が、それぞれ前記した所定の動作を実行する。このため、ＰＷＭ信号変換回路１０３から出力されるＰＷＭ信号は、実質的に分周器１００の出力信号と同じ周期を持つ。例えば、デジタル信号のビット数ｎが３であり、ＡＤコンバータ１０１から出力されているデジタル信号が０１１になっていると仮定する。この場合、ＰＷＭ信号変換回路１０３から出力されるＰＷＭ信号は、図４に示すようにオンデューディ４２．８６％のパルス状の信号となる。なお、ＰＷＭ信号のオンディーティは、デジタル信号のビット数ｎが大きいほど細かく設定することが可能になる。具体的にＰＷＭ信号は、デジタル信号のビット数ｎに応じて、２＾ｎ階調のオンデューティを持つことになる。
【特許文献１】特開２００２−１５１９７４号
【特許文献２】特開２００４−２８９８８７号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
アナログ信号をデジタル信号に変換するのにＡＤコンバータは欠かせない。ＡＤコンバータに供給するアナログ入力電圧を変化させていくと、所定の大きさに到達した時点で、出力されるデジタル信号の値が変化する。デジタル信号が変化する時点でのアナログ入力電圧の値を遷移点電圧と呼んでいる。アナログ−デジタル変換においては遷移点電圧において不確定さが存在し、この不確定さによってデジタル出力に変動が生じるといった問題が有った。
【０００６】
具体的に、図３に示すＰＷＭ制御回路は、ＡＤコンバータ１０１において直流電圧信号（アナログ量）をデジタル信号に変換している。いま、理解が容易なように、ＡＤコンバータ１０１が、入力は０Ｖ以上、１０Ｖ未満のアナログの電圧信号に対応し、出力は３ビットのデジタル信号に対応するものであると仮定する。この場合、ＡＤコンバータ１０１は、図５に示すような出力伝達特性を示す。
【０００７】
図５において、横軸（アナログ入力電圧）には０Ｖから１．２５Ｖおきに計７個（０Ｖの位置を含めると計８個）の目盛りが振ってある。この横軸の各目盛りは、縦軸のデジタル出力が取り得る０００〜１１１の各値に対応している。この横軸の目盛りの各中間位置に遷移点電圧が設定されており、アナログ入力電圧を０Ｖから徐々に大きくしていくと、各遷移点電圧に到達する毎にデジタル出力の値が“１”づつ増加していく。
【０００８】
ここで、ＡＤコンバータ１０１に供給されている直流電圧信号が３．１２５Ｖである場合を想定する。この３．１２５Ｖはデジタル信号０１０と０１１の遷移点電圧に等しいため、ＡＤコンバータ１０１から出力されるデジタル信号は、理論的には０１１（０１０も取り得るが、ここでは０１１とする。）になる。ところが、ＡＤコンバータ１０１は半導体素子を使って構成されるため、その内部においてショットキー雑音、サーマル雑音、１／ｆ雑音などを生じる。これら各種雑音は直流電圧信号を変動させたのと同等な作用をＡＤコンバータ１０１に与えるため、直流電圧信号が３．１２５Ｖで一定であっても、出力されるデジタル信号は、ある時点では０１１、別のある時点では０１０となってしまう。つまり、デジタル信号の値が確定せず、２値の間で変動してしまう。
【０００９】
このようにデジタル信号の値が変動すると、そのデジタル信号に応じて動作する後段の回路、すなわちＰＷＭ信号変換回路１０３の動作も確定しなくなる。具体的に、ＡＤコンバータ１０１から出力されるデジタル信号が０１０と０１１の間で変動すると、ＰＷＭ信号変換回路１０３から出力されるＰＷＭ信号は図６に示すようになる。すなわち、オンデューティが４２．８６％と２８．５７％の２種類のパルスが混在したものとなってしまう。当然、オンデューティが意図に反した変化をすれば、このＰＷＭ信号によって駆動される装置等の動作に何らかの悪影響が及ぶことが予想される。
【００１０】
以上に説明したように、ＡＤコンバータ１０１に入力される直流電圧信号が遷移点電圧に等しい場合、ＡＤコンバータ１０１から出力されるｎビットのデジタル信号は２値の間で変動し、ＰＷＭ信号生成回路１０３から生成されるＰＷＭ信号のオンデューティも１００／（（２＾ｎ）−１）％の幅で変動してしまうという問題点があった。
本発明は、以上の問題点に鑑み、直流電圧信号が遷移点電圧に等しい場合においても、ＰＷＭ信号のオンデューティが２値で変動することがないＰＷＭ制御回路を提供することを目的として成されたものである。
【課題を解決するための手段】
【００１１】
上記課題を解決する本発明は、供給された直流電圧信号をアナログ−デジタル変換し、得られたデジタル信号をＰＷＭ信号変換回路に供給して、該直流電圧信号に応じたパルス幅を持ったＰＷＭ信号を得るＰＷＭ制御回路において、  アナログ−デジタル変換のためのＡＤコンバータと、  ＡＤコンバータが出力した第１のデジタル信号を一時格納する第１のレジスタと、  そこに格納されている第２のデジタル信号のうち、少なくとも上位ｎビットのデータで構成されるデジタル信号をＰＷＭ信号変換回路に対して供給する第２のレジスタと、  第１のデジタル信号および第２のデジタル信号を比較する大小比較回路と、を具備し、大小比較回路において第１のデジタル信号と第２のデジタル信号の間に１を越える差異が検出された場合、第１のレジスタに格納されていた第１のデジタル信号を新たな第２のデジタル信号として該第２のレジスタに格納することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、直流電圧信号が変化してＡＤコンバータの出力が１を越える変化をしない限り、ＰＷＭ信号のオンデューティが変化することが無くなる。その結果、直流電圧信号が遷移点電圧に等しい場合にオンデューティが２値の間で変動することの無い、直流電圧信号に比例した２＾ｎ階調のＰＷＭ信号を得ることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について説明する。
図１に本発明の実施例によるＰＷＭ制御回路の構成を示した。図１に示すＰＷＭ制御回路は、ＡＤコンバータ１２１と、第１のレジスタ１２２と、第２のレジスタ１２４と、ＰＷＭ信号変換回路１２５と、大小比較回路１２３と、分周器１２０から構成されている。
【００１４】
ここでＡＤコンバータ１２１は、直流電圧信号の供給を受け、その大きさに応じたｎ＋１ビットのデジタル信号を出力するものとなっている。第１のレジスタ１２２は、ＡＤコンバータの出力したデジタル信号を第１のデジタル信号として一時格納するものとなっている。第２のレジスタ１２４は、そこに格納されているｎ＋１ビットの第２のデジタル信号のうち、上位ｎビットのデータからなるデジタル信号をＰＷＭ信号変換回路１２５に供給するものとなっている。ＰＷＭ信号変換回路１２５は、デジタル信号の供給を受け、その値に応じたＰＷＭ信号を出力するものとなっている。大小比較回路１２３は、第１のレジスタ１２２に格納されている第１のデジタル信号と第２のレジスタ１２４に格納されている第２のデジタル信号を比較し、その比較結果に応じて指令信号を出力するものとなっている。そして分周器１２０は、外部から供給されたクロック信号からデジタル信号のビット数ｎに応じた低周波（例えば、１／（ｎ＋２））の周波数の信号を生成し、ＡＤコンバータ１２１、第１のレジスタ１２２、第２のレジスタ１２４、およびＰＷＭ信号変換回路１２５に供給するものとなっている。
【００１５】
図１のＰＷＭ制御回路では、分周器１２０から供給される信号の状態に応じて、ＡＤコンバータ１２１、第１のレジスタ１２２、第２のレジスタ１２４、ＰＷＭ信号変換回路１２５、および大小比較回路１２３が所定の動作を実行する。ここで、従来に比べて特徴的なのは、大小比較回路１２３を中心とした第１のレジスタ１２２、および第２のレジスタ１２４の相互動作である。
【００１６】
すなわち、分周器１２０から出力された信号の状態が新たなＰＷＭ信号の生成開始を示す状態になると、第１のレジスタ１２２には、ＡＤコンバータ１２１で生成されたｎ＋１ビットのデジタル信号が第１のデジタル信号として格納される。この時点では、第２のレジスタ１２４には、以前の回路動作において格納されたデジタル信号が第２のデジタル信号として格納されている。大小比較回路１２３は、第１のデジタル信号と第２のデジタル信号を比較し、各値の間に１を越える差異があったとき、指令信号を第２のレジスタ１２４に供給する。すると第２のレジスタ１２４は、第１のレジスタ１２２から第１のデジタル信号の供給を受け、そのｎ＋１ビットのデジタル信号を新たな第２のデジタル信号として格納する。ちなみに、第１のデジタル信号と第２のデジタル信号の各値が同じか、あるいは差異が１以内の場合には、指令信号は供給されない。そして第２のレジスタ１２４は、そこに格納されている第２のデジタル信号のうち上位ｎビットのデータから成るデジタル信号をＰＷＭ信号変換回路１２５に供給する。
【００１７】
なお、図１中のＡＤコンバータ１２１、ＰＷＭ信号変換回路１２５、および分周器１２０は、そこで取り扱われるデジタル信号のビット数が従来よりも１つ多いだけで、実質的な動作作用は従来と同じである。また、図１のＰＷＭ制御回路では、分周器１２０から供給される信号の状態に応じて、ＡＤコンバータ１２１、第１のレジスタ１２２、第２のレジスタ１２４、ＰＷＭ信号変換回路１２５、および大小比較回路１２３が、それぞれ前記した所定の動作を実行する。このため、ＰＷＭ信号変換回路１２５から出力されるＰＷＭ信号は、実質的に分周器１２０の出力信号と同じ周期を持つ。なお、ＰＷＭ信号のオンディーティは、供給されるデジタル信号のビット数ｎに応じて、従来と同様に２＾ｎ階調のオンデューティを持つことになる。
【００１８】
図１に示すＰＷＭ制御回路においても、供給される直流電圧信号がＡＤコンバータ１２１の遷移点電圧に等しい場合、ＡＤコンバータ１２１から出力されるデジタル信号が、各種雑音等に起因して２値の間で変動することは避けられない。しかし、図１の回路でＰＷＭ信号生成の基準となるデジタル信号は、第２のレジスタ１２４に格納されている第２のデジタル信号の上位ｎビットのデータで構成されている。ここで第２のデジタル信号は、大小比較回路１２３を中心とした第１のレジスタ１２２および第２のレジスタ１２４の動作によって、第１のデジタル信号、すなわちＡＤコンバータ１２１で生成されたデジタル信号が１を越える変化を示さなければ更新されない。このため、ＡＤコンバータ１２１から出力されるデジタル信号が２値の間で変動しても、ＰＷＭ信号生成の基準となるデジタル信号は影響を受けず、ＰＷＭ信号のオンディーティを安定させることが可能になる。
【００１９】
実は、本発明の構成は、直流電圧信号が遷移点電圧に等しく、オンデューティが２値の間で変動してしまう場面以外にも、例えば、直流電圧信号にリップルが重畳されており、そのリップルに起因してデジタル信号が２値の間で変動し、これに伴ってオンデューティが変動してしまう場面でも使用可能である。ここで、直流電圧信号に重畳されるリップルが比較的大きい場合、リップルの影響を低減しつつも応答特性を大幅に劣化させないために、ＡＤコンバータ１２１で生成するデジタル信号をｎ＋１ビット以上（ｎ＋２やｎ＋３）にして、上位ｎ＋１ビットのデータを第１のデジタル信号として第１のレジスタに格納することも有り得る。
【００２０】
また、上記図１の実施例の説明の中で、分周器１２０で生成される信号の周波数の一例としてクロック信号の周波数の１／（ｎ＋２）を挙げたが、例えば、クロック信号の周波数の１／２ｎとしても良い。その場合、分周器１２０の出力信号の立ち上がりからｎ＋２個目のクロック信号の立ち上がりで、第１のレジスタ１２２にＡＤコンバータ１２１で得られたデジタル信号を格納する。続いて、ｎ＋３個目のクロック信号の立ち上がりで、大小比較回路１２３の指示信号を第２のレジスタ１２４に供給する。そして、次に来るＰＷＭ周期の開始時において、ＰＷＭ信号変換回路１２５のＰＷＭ信号を最新のデータに応じて生成するようにしても良い。
【００２１】
なお、上の実施例の説明において、第２のレジスタ１２４からＰＷＭ信号変換回路１２５に供給されるデジタル信号は、ｎ＋１ビット長を持つ第２のデジタル信号の上位ｎビットのデータからなるものとした。しかし、ＰＷＭ信号変換回路１２５に採用される信号変換方式や回路構成によっては、第２のデジタル信号をそのままＰＷＭ信号変換回路１２５に供給するようにしても構わない。
【００２２】
次に、本発明によるＰＷＭ制御回路の応用例を紹介する。
図２は、ＬＥＤを流れる電流をＰＷＭ制御方式で制御するＬＥＤ駆動回路の構成を示している。図２に示すＬＥＤ駆動回路は、大きく分けて２つの部分、定電流回路１１１とＰＷＭ信号生成回路１１０から成っている。ここで、ＰＷＭ信号生成回路１１０に本願発明のＰＷＭ制御回路が適用される。なお、定電流回路１１１については、ＬＥＤアレイに直列に接続された制御トランジスタと、ＬＥＤアレイを流れる電流を検出するための抵抗と、ＬＥＤアレイを流れる電流を安定化するように制御トランジスタを駆動する誤差増幅器１１２とから構成されている。
【００２３】
この図２のＬＥＤ駆動回路は、誤差増幅器１１２のイネーブル端子にＰＷＭ信号生成回路１１０からＰＷＭ信号を入力することで、定電流回路１１１をオン／オフし、ＬＥＤの調光を行うものである。すなわち、ＰＷＭ信号のハイパルス期間にＬＥＤ電流を流し、ローパルス期間にＬＥＤ電流を遮断することで、ＬＥＤ電流の流通をＰＷＭ信号に同期させ、ＬＥＤ電流の平均値をＰＷＭ信号のオンデューティに比例させる。ＬＥＤの発光量はＬＥＤ電流の大きさに依存するため、ＰＷＭ信号のオンデューティを変化させればＬＥＤの調光が可能になるというものである。なお、実際にＬＥＤを調光するに当たっては、ＰＷＭ制御回路（のＡＤコンバータ）に供給される直流電圧信号の大きさを変化させる。
【００２４】
ここで、ＰＷＭ信号生成回路１１０に図３のような従来のＰＷＭ制御回路を使用した場合、調光のための直流電圧信号の大きさによっては、前記したようにＰＷＭ出力信号のオンデューティは１００／（（２＾ｎ）−１）％の幅で変動してしまう。すると、定電流回路１１１のＬＥＤ電流も変動してしまい、この変動がＬＥＤのちらつきとして目視されるという問題が生じる。しかし、図１のような本発明のＰＷＭ制御回路を用いた場合、少なくとも調光のための直流電圧信号の大きさによってオンデューティが変動するということは無い。そのため、従来に比較してＬＥＤ電流波形の変動を抑えることができ、ＬＥＤのちらつきを無くすことができる。
【００２５】
なお、本発明のＰＷＭ制御回路の応用例としてＬＥＤ駆動回路を示したが、本発明のＰＷＭ制御回路は、ＬＥＤ駆動回路以外にも、特許文献２の電源装置などにも適用可能である。本発明は、ＰＷＭ制御回路を使用する各種装置において、ＰＷＭ波形の変動で不具合が生じる場面で広く用いられることは言うまでも無い。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施例によるＰＷＭ制御回路の構成図
【図２】本発明によるＰＷＭ制御回路を応用したＬＥＤ駆動回路の構成図
【図３】従来のＰＷＭ制御回路の構成図
【図４】ＰＷＭ信号の波形図
【図５】３ビットのＡＤコンバータの入出力伝達特性図
【図６】デジタル信号変動時のＰＷＭ信号の波形図
【符号の説明】
【００２７】
１１１  定電流回路
１１２  誤差増幅器
１２０  分周器
１２１  ＡＤコンバータ
１２２  第１のレジスタ
１２３  大小比較回路
１２４  第２のレジスタ
１２５  ＰＷＭ信号変換回路
【図１】
2010115066.tif 000003
【図２】
2010115066.tif 000004
【図３】
2010115066.tif 000005
【図４】
2010115066.tif 000006
【図５】
2010115066.tif 000007
【図６】
2010115066.tif 000008