(57)【要約】【課題】固体撮像装置の信号ノイズを低減する。【解決手段】本発明の例に係わる固体撮像装置は、第一導電型を持つ半導体層１２Ａと、第二導電型を持ち、半導体層１２Ａ内にアレイ状に配置され、それぞれが画素を構成する複数の拡散層１３と、半導体層１２Ａ上に配置される画素トランジスタ４と、画素トランジスタ４の直下に配置され、複数の拡散層１３の直下に配置されない絶縁層１８とを備える。画素トランジスタ４は、それが電気的に接続される画素とは別の画素の間に配置される。【選択図】図３
2010278303.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型を持つ半導体層と、第二導電型を持ち、前記半導体層内にアレイ状に配置され、それぞれが画素を構成する複数の拡散層と、前記半導体層上に配置される画素トランジスタと、前記画素トランジスタの直下に配置され、前記複数の拡散層の直下に配置されない絶縁層とを具備し、前記画素トランジスタは、それが電気的に接続される画素とは別の画素の間に配置されることを特徴とする固体撮像装置。
【請求項２】
前記複数の拡散層の底面は、前記絶縁層の上面よりも低い位置に配置されることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記半導体層は、半導体基板上のエピタキシャル層であることを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記半導体層は、半導体基板内のウェル領域であることを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項５】
前記半導体層上に配置され、前記画素トランジスタを覆う層間絶縁層と、前記層間絶縁層上に配置される半導体基板とをさらに具備し、光は、前記半導体層の前記画素トランジスタが配置される側とは反対側から入射されることを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置の一つにＣＭＯＳイメージセンサーが知られている。ＣＭＯＳイメージセンサーは、単一電源、低電圧駆動、低消費電力などの特徴を有する。ＣＭＯＳイメージセンサーは、ＣＣＤと同様に、多画素化、微細化され、同一基板上にフォトダイオード（光電変換素子）とトランジスタとが形成される。
【０００３】
また、ＣＭＯＳイメージセンサーでは、光電変換素子により発生した信号電荷で信号電荷蓄積部の電位を変調し、その電位により画素内部の増幅トランジスタを変調させることで、画素内部に増幅機能を実現する。
【０００４】
ＣＭＯＳイメージセンサーにおいて、画素内のフォトダイオードの電気的分離(electrical isolation)をきちんと行うことは、信号ノイズの低減にとって非常に重要となる。例えば、フォトダイオードがＮ型エピタキシャル層とＰ型拡散層から構成される場合、この電気的分離は、Ｐ型拡散層を取り囲むＰ型拡散層によって実現する（例えば、特許文献１を参照）。
【０００５】
しかし、この電気的分離を行っても、信号ノイズが発生する場合がある。
【０００６】
具体的には、フォトダイオードから信号を読み出すための画素トランジスタは、読み出しトランジスタ、リセットトランジスタ及び増幅トランジスタから構成され、これらは、Ｐ型拡散層上に形成される。
【０００７】
このような構造において、フォトダイオードに対して光が斜めに入射されると、Ｐ型拡散層（電界が零の中性領域）内で電子が発生することがある。
【０００８】
このＰ型拡散層内で発生した電子は、拡散によって移動し、ある確率で、本来その電子を検出しなければならない画素トランジスタとは別の画素トランジスタ（例えば、読み出しトランジスタの検出部）に進入し、信号ノイズとなる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−２８６９３３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、固体撮像装置の信号ノイズを低減する技術を提案する。
【課題を解決するための手段】
【００１１】
本発明の例に係る固体撮像装置は、第一導電型を持つ半導体層と、第二導電型を持ち、前記半導体層内にアレイ状に配置され、それぞれが画素を構成する複数の拡散層と、前記半導体層上に配置される画素トランジスタと、前記画素トランジスタの直下に配置され、前記複数の拡散層の直下に配置されない絶縁層とを備え、前記画素トランジスタは、それが電気的に接続される画素とは別の画素の間に配置される。
【発明の効果】
【００１２】
本発明によれば、固体撮像装置の信号ノイズを低減することができる。
【図面の簡単な説明】
【００１３】
【図１】ＣＭＯＳイメージセンサーの平面図。
【図２】画素エリアの一部分を詳細に示す平面図。
【図３】デバイス構造の第１例を示す断面図。
【図４】デバイス構造の第２例を示す断面図。
【図５】製造方法を示す断面図。
【図６】製造方法を示す断面図。
【図７】裏面照射型ＣＭＯＳイメージセンサーを示す断面図。
【図８】裏面照射型ＣＭＯＳイメージセンサーを示す断面図。
【発明を実施するための形態】
【００１４】
以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。  
ここでは、固体撮像装置の例として、ＣＭＯＳイメージセンサーを挙げる。
【００１５】
１．  デバイス構造  
(1)   平面図  
図１は、ＣＭＯＳイメージセンサーの平面図を示している。
【００１６】
チップ１内には、ＣＭＯＳイメージセンサーの主要部を構成する画素エリア(pixel area)ＰＡが配置される。画素エリアＰＡ以外のエリアは、周辺回路エリアである。  
画素エリアＰＡは、複数の画素から構成される。
【００１７】
図２は、図１の画素エリアＰＡ内の一部分Ｘを詳細に示している。
【００１８】
複数の画素２Ａ，２Ｂ，２Ｃ，２Ｄは、アレイ状に配置される。各々の画素２Ａ，２Ｂ，２Ｃ，２Ｄは、例えば、光電変換素子としてのフォトダイオードから構成される。
【００１９】
複数の画素２Ａ，２Ｂ，２Ｃ，２Ｄの間のエリアには、フォトダイオードから信号を読み出すための画素トランジスタ４が配置される。本例では、画素トランジスタ４は、二つの画素２Ａ，２Ｂに対して一つ設けられる。
【００２０】
画素トランジスタ４は、例えば、直列接続される読み出しトランジスタ５、リセットトランジスタ６及び増幅トランジスタ７から構成される。これらトランジスタは、例えば、ＦＥＴ(field effect transistor)から構成される。
【００２１】
読み出しトランジスタ５は、ゲート８を、リセットトランジスタ６は、ゲート９を、増幅トランジスタ７は、ゲート１０を、それぞれ有する。
【００２２】
画素トランジスタ４の直下には、複数の画素２Ａ，２Ｂ，２Ｃ，２Ｄの電気的分離を行うための拡散層が配置される。
【００２３】
ここで、画素２Ａ，２Ｂの画素トランジスタ４は、画素２Ａ，２Ｂの端部から、画素２Ａ，２Ｂとは異なる別の画素２Ｃ，２Ｄの間に向かって配置される。
【００２４】
従って、このようなレイアウトを採用すると、例えば、画素２Ｃ，２Ｄに対して斜めに入射された光によって拡散層内に発生した電子が、画素２Ａ，２Ｂの画素トランジスタ４に進入し、信号ノイズとなる可能性がある。
【００２５】
そこで、以下、その信号ノイズを防止するためのデバイス構造について説明する。
【００２６】
(2)   断面図  
図３は、デバイス構造の第１例を示している。  
同図は、図２のII-II線に沿う断面図である。
【００２７】
Ｐ型半導体基板(P-sub)１１上には、Ｎ型エピタキシャル層(N-epi)１２Ａが配置される。Ｎ型エピタキシャル層１２Ａ内には、Ｎ＋型拡散層１３が配置される。フォトダイオードは、Ｐ型半導体基板１１、Ｎ型エピタキシャル層１２Ａ及びＮ＋型拡散層１３から構成される。
【００２８】
また、Ｎ型エピタキシャル層１２Ａ内には、Ｐ＋型拡散層１４及びＰ型ウェル領域２０が配置される。Ｐ＋型拡散層１４は、フォトダイオードを取り囲み、フォトダイオードの電気的分離を実現する。
【００２９】
Ｐ＋型拡散層１４上のＰ型ウェル領域２０上には、画素（フォトダイオード）２Ａから信号を読み出すための画素トランジスタ４が配置される。
【００３０】
画素トランジスタ４は、例えば、直列接続される読み出しトランジスタ５、リセットトランジスタ６及び増幅トランジスタ７から構成される。これらトランジスタは、例えば、Ｎチャネル型ＦＥＴから構成される。
【００３１】
読み出しトランジスタ５は、ゲート８を、リセットトランジスタ６は、ゲート９を、増幅トランジスタ７は、ゲート１０を、それぞれ有する。
【００３２】
Ｎ型拡散層１５，１６，１７は、それぞれ、画素トランジスタ４のソース／ドレインとなる。そのうち、読み出しトランジスタ５のドレインとなるＮ型拡散層１５は、特に検出部と呼ばれる。検出部としてのＮ型拡散層１５は、増幅トランジスタ７のゲート１０に電気的に接続される。
【００３３】
ここで、本例では、画素トランジスタ４とＰ＋型拡散層１４との間に、絶縁層１８が配置される。絶縁層１８は、酸化物、窒化物、炭化物、酸窒化物などから構成される。
【００３４】
この絶縁層１８は、例えば、図２の画素２Ｃ，２Ｄに対して斜めに入射された光によってＰ＋型拡散層１４内に発生した電子が、画素２Ａの画素トランジスタ４に進入し、信号ノイズとなる可能性を排除する。
【００３５】
即ち、Ｐ＋型拡散層１４内に発生した電子が画素２Ａの画素トランジスタ４に進入することがないため、信号ノイズを低減することができる。
【００３６】
また、絶縁層１８が存在することにより、Ｐ＋型拡散層１４内に発生した電子は、本来それを検出しなければならない画素（Ｎ＋型拡散層）内に戻ると考えられるため、フォトダイオードの感度の向上にも貢献できる。
【００３７】
ところで、本例では、画素２Ａの直下には、絶縁層１８が配置されない。
【００３８】
これは、フォトダイオードを構成するＮ＋型拡散層１３を十分に深くし、フォトダイオードの感度を向上させるためである。
【００３９】
具体的には、Ｎ＋型拡散層１３の底面は、絶縁層１８の上面よりも低い位置に形成される。
【００４０】
尚、Ｎ型エピタキシャル層１２Ａは、Ｐ型エピタキシャル層であってもよい。
【００４１】
以上、説明したように、デバイス構造の第１例によれば、固体撮像装置としてのＣＭＯＳイメージセンサーの信号ノイズを低減することができる。
【００４２】
図４は、デバイス構造の第２例を示している。  
同図は、図２のII-II線に沿う断面図である。
【００４３】
Ｐ型半導体基板(P-sub)１１内には、Ｐ型ウェル領域(P-well)１２Ｂが配置される。Ｐ型ウェル領域１２Ｂ内には、Ｎ＋型拡散層１３が配置される。フォトダイオードは、Ｐ型ウェル領域１２Ｂ及びＮ＋型拡散層１３から構成される。
【００４４】
Ｐ型ウェル領域１２Ｂ上には、画素（フォトダイオード）２Ａから信号を読み出すための画素トランジスタ４が配置される。
【００４５】
画素トランジスタ４は、例えば、直列接続される読み出しトランジスタ５、リセットトランジスタ６及び増幅トランジスタ７から構成される。これらトランジスタは、例えば、ＦＥＴから構成される。
【００４６】
読み出しトランジスタ５は、ゲート８を、リセットトランジスタ６は、ゲート９を、増幅トランジスタ７は、ゲート１０を、それぞれ有する。
【００４７】
Ｎ型拡散層１５，１６，１７は、それぞれ、画素トランジスタ４のソース／ドレインとなる。そのうち、読み出しトランジスタ５のドレインとなるＮ型拡散層１５は、特に検出部と呼ばれる。検出部としてのＮ型拡散層１５は、増幅トランジスタ７のゲート１０に電気的に接続される。
【００４８】
ここで、本例では、画素トランジスタ４とＰ型ウェル領域１２Ｂとの間に、絶縁層１８が配置される。絶縁層１８は、酸化物、窒化物、炭化物、酸窒化物などから構成される。
【００４９】
この絶縁層１８は、例えば、図２の画素２Ｃ，２Ｄに対して斜めに入射された光によってＰ型ウェル領域１２Ｂ内に発生した電子が、画素２Ａの画素トランジスタ４に進入し、信号ノイズとなる可能性を排除する。
【００５０】
即ち、Ｐ型ウェル領域１２Ｂ内に発生した電子が画素２Ａの画素トランジスタ４に進入することがないため、信号ノイズを低減することができる。
【００５１】
また、絶縁層１８が存在することにより、Ｐ型ウェル領域１２Ｂ内に発生した電子は、本来それを検出しなければならない画素（Ｎ＋型拡散層）内に戻ると考えられるため、フォトダイオードの感度の向上にも貢献できる。
【００５２】
ところで、本例では、画素２Ａの直下には、絶縁層１８が配置されない。
【００５３】
これは、フォトダイオードを構成するＮ＋型拡散層１３を十分に深くし、フォトダイオードの感度を向上させるためである。
【００５４】
具体的には、Ｎ＋型拡散層１３の底面は、絶縁層１８の上面よりも低い位置に形成される。
【００５５】
以上、説明したように、デバイス構造の第２例によれば、固体撮像装置としてのＣＭＯＳイメージセンサーの信号ノイズを低減することができる。
【００５６】
第１例及び第２例は、表面照射型ＣＭＯＳイメージセンサー及び裏面照射型ＣＭＯＳイメージセンサーの双方に適用可能である。
【００５７】
表面照射型ＣＭＯＳイメージセンサーでは、光は、画素トランジスタ４が形成される側の面から入射する。これに対し、裏面照射型ＣＭＯＳイメージセンサーでは、光は、画素トランジスタ４が形成される側の面とは反対側の面から入射する。
【００５８】
裏面照射型では、フォトダイオードに入射される光が、画素トランジスタ４上に形成される配線(interconnect)などの障害物の影響を受けないため、開口率を向上できるという特徴を有する。
【００５９】
また、裏面照射型では、Ｐ＋型拡散層１４内に発生する電子の量が多くなると考えられるため、本発明は、特に、裏面照射型に適用するのが有効である。
【００６０】
２．  製造方法
図３及び図４のデバイス構造を有する固体撮像装置の製造方法について説明する。
【００６１】
(1)   図３のデバイス構造  
まず、図５に示すように、エピタキシャル成長により、Ｐ型半導体基板(P-sub)１１上に厚さ約３μｍのＮ型エピタキシャル層（半導体層）１２Ａを形成する。
【００６２】
次に、Ｎ型エピタキシャル層１２Ａ上にマスク材（例えば、レジスト）を形成し、これをマスクにして、酸素（Ｏ）イオンを、例えば、加速エネルギー３００ＫＶ、ドーズ量１×１０１５〜１×１０１６ｃｍ−２でイオン注入する。
【００６３】
この後、マスク材を剥離する。マスク材がレジストから構成される場合は、硫酸と過酸化水素水の混合液を用いてレジストの剥離を行う。
【００６４】
続いて、例えば、温度１１５０℃、時間３０分の熱処理を行い、Ｎ型エピタキシャル層１２Ａ内に部分的に絶縁層１８を形成する。絶縁層１８の深さは、例えば、Ｎ型エピタキシャル層１２Ａの表面から絶縁層１８の上面までの幅が約０．５μｍとなるように設定される。
【００６５】
尚、本例では、絶縁層１８は、酸化シリコンとなるが、これに代えて、例えば、窒素イオンや炭素イオンなどを注入することにより、窒化シリコン、炭化シリコンなどとしても構わない。
【００６６】
次に、Ｎ型エピタキシャル層１２Ａ内にＮ＋型拡散層１３を形成し、光電変換素子としてのフォトダイオードを形成する。
【００６７】
Ｎ＋型拡散層１３は、Ｎ型エピタキシャル層１２Ａ上に再びマスク材（例えば、レジスト）を設け、かつ、これをマスクにして、リン（Ｐ）イオンを、例えば、加速エネルギー１５０ＫＶ、ドーズ量１．３×１０１２ｃｍ−２でイオン注入することにより形成する。
【００６８】
フォトダイオードの高感度化のため、Ｎ＋型拡散層１３の底面は、絶縁層１８の上面よりも低い位置に形成される。
【００６９】
この後、マスク材を剥離する。マスク材がレジストから構成される場合は、硫酸と過酸化水素水の混合液を用いてレジストの剥離を行う。
【００７０】
次に、Ｎ型エピタキシャル層１２Ａ内にＰ＋型拡散層１４及びＰ型ウェル領域２０を形成し、光電変換素子としてのフォトダイオードの電気的分離を行う。
【００７１】
Ｐ＋型拡散層１４は、Ｎ型エピタキシャル層１２Ａ上に再びマスク材（例えば、レジスト）を設け、かつ、これをマスクにして、ボロン（Ｂ）イオンを、例えば、加速エネルギー４００ＫＶ，８００ＫＶ，１２００ＫＶ，１６００ＫＶ，２０００ＫＶ，２４００ＫＶ、ドーズ量１×１０１２ｃｍ−２で、それぞれイオン注入することにより形成する。
【００７２】
次に、図３に示すように、絶縁層１８上のＰ型ウェル領域２０上に画素トランジスタ４を形成する。
【００７３】
まず、Ｐ型ウェル領域２０上に、読み出しトランジスタ５のゲート８、リセットトランジスタ６のゲート９及び増幅トランジスタ７のゲート１０をそれぞれ形成する。
【００７４】
この後、Ｐ型ウェル領域２０上にマスク材（例えば、レジスト）を設け、かつ、ゲートセルフアラインにより、リン（Ｐ）イオンを、例えば、加速エネルギー２０ＫＶ、ドーズ量１．３×１０１２ｃｍ−２でＰ型ウェル領域２０内にイオン注入する。
【００７５】
これにより、絶縁層１８上のＰ型ウェル領域２０上に画素トランジスタ４が形成される。
【００７６】
以上の工程により図３のデバイス構造が完成する。
【００７７】
(2)   図４のデバイス構造  
まず、図６に示すように、Ｐ型半導体基板(P-sub)１１内にＰ型ウェル領域１２Ｂを形成する。
【００７８】
次に、Ｐ型ウェル領域１２Ｂ上にマスク材（例えば、レジスト）を形成し、これをマスクにして、酸素（Ｏ）イオンを、例えば、加速エネルギー３００ＫＶ、ドーズ量１×１０１５〜１×１０１６ｃｍ−２でイオン注入する。
【００７９】
この後、マスク材を剥離する。マスク材がレジストから構成される場合は、硫酸と過酸化水素水の混合液を用いてレジストの剥離を行う。
【００８０】
続いて、例えば、温度１１５０℃、時間３０分の熱処理を行い、Ｐ型ウェル領域１２Ｂ内に部分的に絶縁層１８を形成する。絶縁層１８の深さは、例えば、Ｐ型ウェル領域１２Ｂの表面から絶縁層１８の上面までの幅が約０．５μｍとなるように設定される。
【００８１】
尚、本例では、絶縁層１８は、酸化シリコンとなるが、これに代えて、例えば、窒素イオンや炭素イオンなどを注入することにより、窒化シリコン、炭化シリコンなどとしても構わない。
【００８２】
次に、Ｐ型ウェル領域１２Ｂ内にＮ＋型拡散層１３を形成し、光電変換素子としてのフォトダイオードを形成する。
【００８３】
Ｎ＋型拡散層１３は、Ｐ型ウェル領域１２Ｂ上に再びマスク材（例えば、レジスト）を設け、かつ、これをマスクにして、リン（Ｐ）イオンを、例えば、加速エネルギー１５０ＫＶ、ドーズ量１．３×１０１２ｃｍ−２でイオン注入することにより形成する。
【００８４】
フォトダイオードの高感度化のため、Ｎ＋型拡散層１３の底面は、絶縁層１８の上面よりも低い位置に形成される。
【００８５】
この後、マスク材を剥離する。マスク材がレジストから構成される場合は、硫酸と過酸化水素水の混合液を用いてレジストの剥離を行う。
【００８６】
次に、図４に示すように、絶縁層１８上のＰ型ウェル領域１２Ｂ上に画素トランジスタ４を形成する。
【００８７】
まず、Ｐ型ウェル領域１２Ｂ上に、読み出しトランジスタ５のゲート８、リセットトランジスタ６のゲート９及び増幅トランジスタ７のゲート１０をそれぞれ形成する。
【００８８】
この後、Ｐ型ウェル領域１２Ｂ上にマスク材（例えば、レジスト）を設け、かつ、ゲートセルフアラインにより、リン（Ｐ）イオンを、例えば、加速エネルギー２０ＫＶ、ドーズ量１．３×１０１２ｃｍ−２でＰ型ウェル領域１２Ｂ内にイオン注入する。
【００８９】
これにより、絶縁層１８上のＰ型ウェル領域１２Ｂ上に画素トランジスタ４が形成される。
【００９０】
以上の工程により図４のデバイス構造が完成する。
【００９１】
３．  適用例  
(1)   裏面照射型ＣＭＯＳイメージセンサー(back illuminated imager)
図７及び図８は、裏面照射型ＣＭＯＳイメージセンサーを示している。  
図７のデバイス構造は、図３のデバイス構造に対応し、図８のデバイス構造は、図４のデバイス構造に対応する。
【００９２】
これらデバイス構造の特徴は、画素トランジスタ４が形成される側の層間絶縁層１９上に半導体基板１１Ｂが貼り付けられている点にある。この場合、画素トランジスタ４が形成される側とは反対側の半導体基板１１Ａは、ＣＭＰなどの方法により研磨され、薄膜化される。
【００９３】
裏面照射型ＣＭＯＳイメージセンサーでは、光は、半導体基板１１Ａ側から入射されるため、開口率を決めるに当たり、画素トランジスタ４上に形成される配線などの障害物を考慮する必要がない。
【００９４】
４．  変形例  
本発明に係わる固体撮像装置は、ＣＭＯＳイメージセンサーの他、ＣＣＤなどの撮像装置に適用することも可能である。
【００９５】
上述の例では、画素トランジスタは、ＮチャネルＦＥＴから構成され、フォトダイオードは、Ｐ型半導体基板とＮ型エピタキシャル層（Ｎ＋型拡散層）から構成される。
【００９６】
本発明に係わる固体撮像装置は、このような導電型構成に限定されるものではなく、例えば、その逆導電型デバイスにも適用可能である。
【００９７】
５．  むすび  
本発明によれば、固体撮像装置の信号ノイズを低減することができる。
【００９８】
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
【符号の説明】
【００９９】
１：  チップ、  ２Ａ．２Ｂ，２Ｃ，２Ｄ：  画素（フォトダイオード）、  ４：  画素トランジスタ、  ５：  読み出しトランジスタ、  ６：  リセットトランジスタ、  ７：  増幅トランジスタ、  ８，９，１０：  ゲート、  １１，１１Ａ，１１Ｂ：  半導体基板、  １２Ａ：  エピタキシャル層、  １２Ｂ，２０：  ウェル領域、  １３：  拡散層（光電変換部）、  １４：  拡散層（埋め込み拡散層）、  １５，１６，１７：  拡散層（ソース／ドレイン）、  １８：  絶縁層（埋め込み絶縁層）、  １９：  層間絶縁層。
【図１】
2010278303.tif 000003
【図２】
2010278303.tif 000004
【図３】
2010278303.tif 000005
【図４】
2010278303.tif 000006
【図５】
2010278303.tif 000007
【図６】
2010278303.tif 000008
【図７】
2010278303.tif 000009
【図８】
2010278303.tif 000010