(57)【要約】【課題】ＥＵＶ光を使用し、かつ、パターンを形成したマスクに斜め方向からＥＵＶ光を入射した後、マスクから反射したＥＵＶ光を半導体基板（レジスト膜）上に結像させることにより、マスク上に形成されたパターンを半導体基板（レジスト膜）に転写するリソグラフィ技術において、転写パターンの寸法精度を向上することができる技術を提供する。【解決手段】ＥＵＶ光を使用し、かつ、マスクにＥＵＶ光を斜入射する露光光学系を使用するリソグラフィ技術を前提とする。このリソグラフィ技術において、マスクＭに吸収体ＡＢＳと段差部ＤＬを形成し、かつ、入射光ＩＬ２の方向余弦成分のうちマスク面内に射影される射影成分を段差部ＤＬの延在方向とほぼ直交させるように構成する。【選択図】図６
2010087194.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に下地膜を形成する工程と、
（ｂ）前記下地膜上にレジスト膜を形成する工程と、
（ｃ）前記レジスト膜をパターニングする工程と、
（ｄ）パターニングした前記レジスト膜を用いて前記下地膜をパターニングする工程とを備え、
前記（ｃ）工程は、
（ｃ１）極端紫外線を照明光学系に入射し、前記照明光学系からパターンが形成されているマスクに斜め方向から前記極端紫外線を入射する工程と、
（ｃ２）前記マスクから斜め方向に反射した前記極端紫外線を結像光学系に入射し、前記結像光学系から前記半導体基板に形成されている前記レジスト膜に前記極端紫外線を照射する工程を含み、
前記マスクは、
第１領域と第２領域を有するマスク基板と、
前記マスク基板の前記第１領域および前記第２領域に形成され、前記極端紫外線を反射する多層膜と、
前記多層膜上に形成された前記極端紫外線を吸収する吸収体とを有し、
前記マスクは、前記第１領域に形成されている前記多層膜と前記第２領域に形成されている前記多層膜との境界に所定方向に延在する段差部が形成されており、
前記段差部と前記吸収体とからなるパターンが形成されている前記マスクに前記極端紫外線が入反射した後、前記極端紫外線が前記レジスト膜に照射することにより、前記マスクのパターンに対応して前記レジスト膜がパターニングされる半導体装置の製造方法であって、
前記マスクに斜め方向から入射する前記極端紫外線の光線方向の方向余弦成分のうち、マスク面内に射影される射影成分の方向が、前記段差部が延在している方向と交差する方向になっていることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法であって、
前記段差部の高さは、前記極端紫外線の波長の１／４であることを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法であって、
前記極端紫外線の波長は１２ｎｍ以上１５ｎｍ以下であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法であって、
前記マスク基板の前記第１領域と前記第２領域に前記段差部が形成されており、
前記第１領域と前記第２領域には、均一な膜厚の前記多層膜が形成されていることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法であって、
前記マスク基板の前記第２領域に前記マスク基板を掘り込む溝が形成されており、前記第２領域に形成されている前記溝によって、前記マスク基板の前記第１領域と前記第２領域との境界に前記段差部が形成されていることを特徴とする半導体装置の製造方法。
【請求項６】
請求項４記載の半導体装置の製造方法であって、
前記マスク基板の前記第１領域にだけ前記第１領域と前記多層膜の間に薄膜が形成されており、前記第１領域と前記第２領域との境界には、前記薄膜の厚さに相当する前記段差部が形成されていることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１記載の半導体装置の製造方法であって、
前記レジスト膜は、前記マスクに形成されている前記吸収体による第１転写パターンと、前記段差部の輪郭線による第２転写パターンとを組み合わせたパターンに対応してパターニングされることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１記載の半導体装置の製造方法であって、
前記マスクに形成されている前記吸収体は複数存在し、複数の前記吸収体は第１方向に延在し、かつ、前記第１方向と交差する第２方向に並ぶように配置されたラインパターンを構成し、
前記段差部は、前記ラインパターンと交差して前記第２方向に延在するように形成されていることを特徴とする半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法であって、
前記（ａ）工程で形成される前記下地膜は、前記半導体基板上に形成されたＭＩＳＦＥＴを覆うように形成される層間絶縁膜であり、
前記（ｄ）工程は、前記層間絶縁膜に複数のホールパターンを形成する工程であることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項８記載の半導体装置の製造方法であって、
前記マスクに斜め方向から入射する前記極端紫外線の光線方向の方向余弦成分のうち、マスク面内に射影される射影成分の方向が、前記段差部が延在している前記第２方向と交差する方向になっていることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項８記載の半導体装置の製造方法であって、
前記マスクに斜め方向から入射する前記極端紫外線の光線方向の方向余弦成分のうち、マスク面内に射影される射影成分の方向が、前記吸収体が延在している前記第１方向と並行する方向になっていることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１０記載の半導体装置の製造方法であって、
前記マスクに斜め方向から入射する前記極端紫外線の光線方向の方向余弦成分のうち、マスク面内に射影される射影成分の方向が、前記段差部が延在している前記第２方向と直交する方向になっていることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１０記載の半導体装置の製造方法であって、
前記極端紫外線を射出する照明光源は、前記段差部が延在する前記第２方向に所定間隔だけ離れて並んだ一対の光源から構成される変形照明を実現する光源であることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１記載の半導体装置の製造方法であって、
前記マスク基板上に形成されている前記多層膜は、シリコン層とモリブデン層からなる積層膜を多層にわたって積層した膜であることを特徴とする半導体装置の製造方法。
【請求項１５】
極端紫外線を斜め方向からパターンを形成したマスクに入射し、前記マスクで反射した前記極端紫外線を半導体基板に形成されているレジスト膜に照射することにより、前記マスクのパターンに対応して前記レジスト膜をパターニングする工程に使用されるマスクの製造方法であって、
（ａ）マスク基板を用意する工程と、
（ｂ）前記マスク基板の第１領域と前記マスク基板の第２領域の境界に段差部を形成する工程と、
（ｃ）前記段差部を含む前記マスク基板上に、前記極端紫外線を反射するための多層膜を形成する工程と、
（ｄ）前記多層膜上に前記極端紫外線を吸収する吸収体からなる吸収体パターンを形成する工程とを備えることを特徴とするマスクの製造方法。
【請求項１６】
請求項１５記載のマスクの製造方法であって、
前記段差部の高さは、前記極端紫外線の波長の１／４であることを特徴とするマスクの製造方法。
【請求項１７】
請求項１５記載のマスクの製造方法であって、
前記（ｂ）工程は、
（ｂ１）前記マスク基板上にパターニング膜を形成する工程と、
（ｂ２）前記パターニング膜を加工することにより、前記マスク基板の前記第１領域を前記パターニング膜で覆う一方、前記マスク基板の前記第２領域に形成されている前記パターニング膜を除去する工程と、
（ｂ３）加工した前記パターニング膜を使用したエッチングにより、前記マスク基板の前記第２領域に溝を形成することにより、前記溝を形成していない前記第１領域と、前記溝を形成した前記第２領域の境界に前記段差部を形成することを特徴とするマスクの製造方法。
【請求項１８】
請求項１５記載のマスクの製造方法であって、
前記（ｂ）工程は、
（ｂ１）前記マスク基板上に薄膜を形成する工程と、
（ｂ２）前記薄膜上にパターニング膜を形成する工程と、
（ｂ３）前記パターニング膜を加工することにより、前記マスク基板の前記第１領域を前記パターニング膜で覆う一方、前記マスク基板の前記第２領域に形成されている前記パターニング膜を除去する工程と、
（ｂ４）加工した前記パターニング膜を使用したエッチングにより、前記第２領域に露出している前記薄膜を除去することにより、前記薄膜が存在する前記第１領域と、前記薄膜を除去した前記第２領域の境界に前記段差部を形成することを特徴とするマスクの製造方法。
【請求項１９】
請求項１５記載のマスクの製造方法であって、
前記吸収体パターンは第１方向に延在し、かつ、前記段差部は前記第１方向と交差する第２方向に延在していることを特徴とするマスクの製造方法。
【請求項２０】
請求項１５記載のマスクの製造方法であって、
前記マスク基板上に形成されている前記多層膜は、シリコン層とモリブデン層からなる積層膜を多層にわたって積層した膜であることを特徴とするマスクの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術およびマスクの製造技術に関し、特に、半導体装置の製造工程において、極端紫外線（Extreme Ultra Violet（以下、ＥＵＶ光という））を用いるフォトリソグラフィ技術に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２００４−９６０６３号公報（特許文献１）には、極端紫外線を反射する場合であっても、適切な屈折率と吸収係数の組み合わせを得ることで、現実に構成することのできる極端紫外線の位相シフトマスクを提供する技術が記載されている。具体的には、極端紫外線を反射する反射多層膜基板と、その反射多層膜基板上に形成された第１領域および第２領域とを具備して位相シフトマスクを構成する。先ず、極端紫外線に対する任意の複素屈折率と膜の任意の膜厚とについて、複素屈折率および膜厚から得られる極端紫外線の反射光の位相および反射率を特定する。そして、その特定結果に基づいて、第１領域での極端紫外線の反射光と第２領域での極端紫外線の反射光とで所定の位相差が生じるように、第１領域の形成膜および第２領域の形成膜における各膜厚および各複素屈折率を設定するとしている。
【０００３】
特開２００３−３１５５３２号公報（特許文献２）には、複数の極端紫外線の反射面を経た場合の反射率の波長依存性を、その極端紫外線の露光中心波長に一致させるようにすることで、被露光体への到達エネルギーを十分に確保できるようにする技術が記載されている。具体的には、半導体装置を製造するためのフォトリソグラフィ工程で極端紫外線による被露光体上への露光を行う際に用いられる極端紫外線の反射体を、複数の層が同一順で繰り返し積層されてなる多層膜構造を有するように構成する。そして、そのときに、所定数の反射体を経た場合の反射率の半値幅中心と反射すべき極端紫外線の中心波長とが一致するように、その多層膜構造における繰り返し積層単位の周期長を設定するとしている。
【０００４】
特開２００６−１７９５５３号公報（特許文献３）には、基板上に、露光光の高反射部となる第１の多層膜と第１の保護膜が形成され、その上に別の高反射部となる第２の多層膜と第２の保護膜、および第１の保護膜と第２の多層膜の間に形成された中間膜よりなるパターンが形成されたＥＵＶマスクにおいて、反射光の位相差と強度が中間膜の材料に応じて精度良く決められたＥＵＶマスクを提供する技術が記載されている。具体的には、中間膜の厚さに対する第１の多層膜と第１の保護膜の反射率および第２の多層膜と第２の保護膜の反射率との特性と、中間膜の厚さに対する第１の多層膜と第１の保護膜による反射光と第２の多層膜と第２の保護膜による反射光との間の位相差との特性とから、中間膜の厚さは、反射率が等しく、かつ、位相差が１８０度となるように設定するとしている。
【特許文献１】特開２００４−９６０６３号公報
【特許文献２】特開２００３−３１５５３２号公報
【特許文献３】特開２００６−１７９５５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体デバイス（半導体装置）は、回路パターンが描かれたマスクに露光光を照射し、マスクに形成されている回路パターンを、縮小光学系を介して半導体基板（半導体ウェハ）上に転写するフォトリソグラフィ技術を繰り返し用いることによって形成される。
【０００６】
近年、半導体デバイスの微細化が進み、フォトリソグラフィ技術で使用する露光光の波長をより短くして解像度を向上する技術が検討されている。例えば、これまでは波長１９３ｎｍのフッ化アルゴン（ＡｒＦ）エキシマレーザ光を用いたＡｒＦリソグラフィ技術が開発されているが、それよりもはるかに波長の短い波長１３．５ｎｍのＥＵＶ光を使用したリソグラフィ技術（ＥＵＶＬ（Extreme Ultra Violet Lithography）の開発が進んでいる。
【０００７】
通常のフォトリソグラフィ技術では、回路パターンを形成したマスクに対して露光光を透過させることにより、マスクに形成したパターンを半導体基板上に転写する構成がとられる。すなわち、マスクは露光光に対して透過する透過材料から形成し、この透過材料に遮光パターンを形成することにより、マスクに所望の回路パターンを形成しているのである。ところが、ＥＵＶ光の波長域では、ＥＵＶ光に対して透明な物質が存在しないのである。つまり、ＥＵＶ光を使用したリソグラフィ技術では、ＥＵＶ光が物質に吸収されて透過しない関係から、露光光を透過させるマスクを構成することができないのである。このため、ＥＵＶ光を使用したリソグラフィ技術では、マスクに露光光を透過させるのではなく、マスクから露光光を反射する光学系が採用されている。
【０００８】
具体的にＥＵＶ光を使用したリソグラフィ技術では、モリブデン（Ｍｏ）層とシリコン（Ｓｉ）層からなる多層膜での反射（ブラッグ反射）を利用した多層膜反射基板がマスク基板（マスクブランクス）として使用される。多層膜による反射は一種の干渉を利用した反射である。そして、ＥＵＶＬ用のマスクは、石英ガラスや低熱膨張ガラス基板の上にモリブデン層とシリコン層などの多層膜が被着された多層膜反射基板上に、低反射領域として、吸収体パターンすなわちＥＵＶ光の吸収膜と緩衝膜のパターンを形成している。すなわち、ＥＵＶＬ用マスクは、多層膜反射基板上に吸収体パターンを形成した構造をしている。このように構成されたＥＵＶＬ用マスクにＥＵＶ光を入射すると、吸収体パターンに入射したＥＵＶ光は吸収されて反射しない一方、吸収体パターンが形成されていない領域では、多層膜にＥＵＶ光が入射することにより多層膜からＥＵＶ光が反射する。これにより、ＥＵＶＬ用マスクから反射したＥＵＶ光を半導体基板上に露光することで、ＥＵＶＬ用マスクに形成された回路パターンを半導体基板上のレジスト膜に転写することができるのである。
【０００９】
このようにＥＵＶ光を使用したリソグラフィ技術では、ＥＵＶ光をマスクで反射させる構成をとることになる。したがって、ＥＵＶ光をマスクの法線方向から入射させると、マスクで反射したＥＵＶ光もマスクの法線方向から射出することになる。この場合、マスクに入射するＥＵＶ光と、マスクで反射したＥＵＶ光が互いに重なりあって干渉してしまうことになる。このことから、ＥＵＶ光を使用したフォトリソグラフィ技術では、マスクに入射するＥＵＶ光と、マスクで反射したＥＵＶ光が互いに干渉しないようにするために、マスクの法線方向から角度θだけ斜め方向からＥＵＶ光を入射させる必要があるのである。つまり、ＥＵＶ光をマスクで反射させるＥＵＶＬでは、必然的に、マスクに斜め方向からＥＵＶ光を入射させる必要がある。このときの角度θは、マスクから反射したＥＵＶ光を半導体基板上に結像させる結像光学系の開口数（ＮＡ）や縮小倍率に応じて制約を受けるが、概ね角度θの値は５度〜６度であることが多い。
【００１０】
ここで、ＥＵＶＬ用マスクには、パターンを形成するために吸収体が形成されているが、この吸収体に斜め方向からＥＵＶ光が入射する場合を考える。例えば、吸収体がライン形状をしているとする。吸収体の厚さは、５０ｎｍ〜８０ｎｍ程度の厚さが存在するのに対し、ＥＵＶ光の波長が１０ｎｍ程度である。したがって、例えば、ライン形状の吸収体が第１方向に延在し、ＥＵＶ光が第１方向と直交する第２方向の上方から斜めにＥＵＶＬ用マスクへ入射する場合、吸収体の厚さによって、ライン状に延在している吸収体の長辺方向（第１方向）に沿って影ができる。一方、例えば、ライン形状の吸収体が第１方向に延在し、ＥＵＶ光が第１方向の上方から斜めにＥＵＶＬ用マスクへ入射する場合は、ライン状に延在している吸収体の長辺方向（第１方向）には影が生じにくくなる。
【００１１】
この結果、直交するライン形状の吸収体にある特定方向からＥＵＶ光を斜めに入射させると、影ができる方向と影ができにくい方向が存在することになる。影ができる領域は吸収体が存在せずに多層膜が露出している領域であることから、本来ならばＥＵＶ光の反射量が多くなる領域であるが、影ができる結果、この領域からのＥＵＶ光の反射量が少なくなる。このことは、ＥＵＶＬ用マスクに形成されたパターンを半導体基板に転写する際の解像度が低下することを意味する。さらに、ＥＵＶＬ用マスクにおいて、影ができる方向と影ができにくい方向が存在すると、それぞれの方向における解像度が異なることになり、半導体基板（レジスト膜）に転写されるパターンの寸法精度が方向によって異なることになる。このことは、半導体基板（レジスト膜）上に転写された転写パターンの寸法精度が低下することを意味する。
【００１２】
本発明の目的は、ＥＵＶ光を使用し、かつ、パターンを形成したマスクに斜め方向からＥＵＶ光を入射した後、マスクから反射したＥＵＶ光を半導体基板（レジスト膜）上に結像させることにより、マスク上に形成されたパターンを半導体基板（レジスト膜）に転写するリソグラフィ技術において、転写パターンの寸法精度を向上することができる技術を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
代表的な実施の形態による半導体装置の製造方法は、（ａ）半導体基板上に下地膜を形成する工程と、（ｂ）前記下地膜上にレジスト膜を形成する工程と、（ｃ）前記レジスト膜をパターニングする工程と、（ｄ）パターニングした前記レジスト膜を用いて前記下地膜をパターニングする工程とを備える。このとき、前記（ｃ）工程は、（ｃ１）極端紫外線を照明光学系に入射し、前記照明光学系からパターンが形成されているマスクに斜め方向から前記極端紫外線を入射する工程と、（ｃ２）前記マスクから斜め方向に反射した前記極端紫外線を結像光学系に入射し、前記結像光学系から前記半導体基板に形成されている前記レジスト膜に前記極端紫外線を照射する工程を含む。ここで、前記マスクは、第１領域と第２領域を有するマスク基板と、前記マスク基板の前記第１領域および前記第２領域に形成され、前記極端紫外線を反射する多層膜と、前記多層膜上に形成された前記極端紫外線を吸収する吸収体とを有する。そして、前記マスクは、前記第１領域に形成されている前記多層膜と前記第２領域に形成されている前記多層膜との境界に所定方向に延在する段差部が形成されている。このとき、前記段差部と前記吸収体とからなるパターンが形成されている前記マスクに前記極端紫外線が入反射した後、前記極端紫外線が前記レジスト膜に照射することにより、前記マスクのパターンに対応して前記レジスト膜がパターニングされる。このとき、前記マスクに斜め方向から入射する前記極端紫外線の光線方向の方向余弦成分のうち、マスク面内に射影される射影成分の方向が、前記段差部が延在している方向と交差する方向になっていることを特徴とするものである。
【００１６】
また、代表的な実施の形態は、極端紫外線を斜め方向からパターンを形成したマスクに入射し、前記マスクで反射した前記極端紫外線を半導体基板に形成されているレジスト膜に照射することにより、前記マスクのパターンに対応して前記レジスト膜をパターニングする工程に使用されるマスクの製造方法に関するものである。このマスクの製造方法は、（ａ）マスク基板を用意する工程と、（ｂ）前記マスク基板の第１領域と前記マスク基板の第２領域の境界に段差部を形成する工程と、（ｃ）前記段差部を含む前記マスク基板上に、極端紫外線を反射するための多層膜を形成する工程と、（ｄ）前記多層膜上に前記極端紫外線を吸収する吸収体からなる吸収体パターンを形成する工程とを備えることを特徴とするものである。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１８】
ＥＵＶ光を使用し、かつ、パターンを形成したマスクに斜め方向からＥＵＶ光を入射した後、マスクから反射したＥＵＶ光を半導体基板（レジスト膜）上に結像させることにより、マスク上に形成されたパターンを半導体基板（レジスト膜）に転写するリソグラフィ技術において、転写パターンの寸法精度を向上することができる。
【発明を実施するための最良の形態】
【００１９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００２１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２２】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２３】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００２４】
（実施の形態１）
例えば、波長１９３ｎｍのフッ化アルゴン（ＡｒＦ）エキシマレーザ光を用いたＡｒＦリソグラフィ技術が開発されているが、さらなるパターンの微細化に対応するため、それよりもはるかに波長の短い波長１３．５ｎｍ（１２ｎｍ〜１５ｎｍ）のＥＵＶ光を使用したリソグラフィ技術（ＥＵＶＬ（Extreme Ultra Violet Lithography）の開発が進んでいる。つまり、露光光の波長が短くなるほど、より微細化されたパターンを半導体ウェハに転写することができることから、さらなる微細化されたパターンを転写するため、露光光の波長を短くすることが行なわれているのである。
【００２５】
このとき、例えば、波長１９３ｎｍのフッ化アルゴン（ＡｒＦ）エキシマレーザ光を用いた通常のフォトリソグラフィ技術では、回路パターンを形成したマスクに対して露光光を透過させることにより、マスクに形成したパターンを半導体基板上に転写する構成がとられる。すなわち、マスクは露光光に対して透過する透過材料から形成し、この透過材料に遮光パターンを形成することにより、マスクに所望の回路パターンを形成しているのである。ところが、ＥＵＶ光の波長域では、ＥＵＶ光に対して透明な物質が存在しないのである。つまり、ＥＵＶ光を使用したリソグラフィ技術では、ＥＵＶ光が物質に吸収されて透過しない関係から、露光光を透過させるマスクを構成することができないのである。このため、ＥＵＶ光を使用したリソグラフィ技術では、マスクに露光光を透過させるのではなく、マスクから露光光を反射する光学系が採用されている。
【００２６】
図１は、ＥＵＶ光を使用した露光光学系を示す構成図である。図１に示すように、ＥＵＶ光を使用した露光光学系は、光源ＬＳ、照明光学系ＬＯＳ１、マスクＭ、結像光学系ＬＯＳ２およびステージＳＴを有している。光源ＬＳは、波長が１２ｎｍ〜１５ｎｍのＥＵＶ光（極端紫外線）を照射する光源である。照明光学系ＬＯＳ１は、光源ＬＳからＥＵＶ光を入射し、入射したＥＵＶ光を加工してマスクＭに照射するように構成されている。通常、照明光学系ＬＯＳ１はレンズを用いて構成されるが、ＥＵＶ光に対して透明な材料は存在しないため、ＥＵＶ光を使用する照明光学系ＬＯＳ１では、ＥＵＶ光を反射する反射鏡（例えば、凹面鏡や凸面鏡）から構成されている。すなわち、照明光学系ＬＯＳ１は、反射鏡を使用してＥＵＶ光の形状を加工するようになっている。マスクＭには、半導体基板１Ｓに転写するパターン（例えば、回路パターン）が形成されており、照明光学系ＬＯＳ１から入射したＥＵＶ光がマスクＭに形成されているパターンを反映して反射するようになっている。結像光学系ＬＯＳ２は、マスクＭで反射したＥＵＶ光を入射して半導体基板１Ｓ上にＥＵＶ光を結像させるように構成されている。通常、結像光学系ＬＯＳ２はレンズを用いて構成されるが、ＥＵＶ光に対して透明な材料は存在しないため、ＥＵＶ光を使用する結像光学系ＬＯＳ２では、ＥＵＶ光を反射する反射鏡（例えば、凹面鏡や凸面鏡）から構成されている。すなわち、結像光学系ＬＯＳ２は、反射鏡を使用してＥＵＶ光を集光しマスクパターンの像を半導体基板１Ｓ上に結像させるように構成されている。ステージＳＴは、半導体基板１Ｓを載置するためのものであり、結像光学系ＬＯＳ２によってＥＵＶ光が結像される位置に半導体基板１Ｓを配置するように構成されている。図１に示す露光光学系では、ＥＵＶ光を使用しており、ＥＵＶ光を減衰させないために、光源ＬＳ、照明光学系ＬＯＳ１、マスクＭ、結像光学系ＬＯＳ２およびステージＳＴを有する露光光学系は、真空中に配置される。
【００２７】
本実施の形態１における露光光学系は上記のように構成されており、以下に、その動作について図１を参照しながら説明する。まず、光源ＬＳよりＥＵＶ光を照射する。光源ＬＳから射出されたＥＵＶ光は、照明光学系ＬＯＳ１に入射する。照明光学系ＬＯＳ１に入射したＥＵＶ光は、照明光学系ＬＯＳ１を構成する反射鏡で反射されることにより加工された後、照明光学系ＬＯＳ１から射出される。続いて、照明光学系ＬＯＳ１から射出されたＥＵＶ光は、マスクＭに入射される。マスクＭに入射したＥＵＶ光は、マスクＭに形成されているパターンを反映して反射される。そして、マスクＭで反射したＥＵＶ光は、結像光学系ＬＯＳ２に入射する。結像光学系ＬＯＳ２に入射したＥＵＶ光は、結像光学系ＬＯＳ２を構成する反射鏡によって加工され、ステージＳＴ上に搭載されている半導体基板１Ｓ（詳細には、半導体基板１Ｓ上に形成されているレジスト膜）にパターンが結像する。つまり、マスクＭに形成されている回路パターンが結像光学系ＬＯＳ２によって、半導体基板１Ｓ上に縮小投影される。このようにして、マスクＭに形成されている回路パターンを半導体基板１Ｓのレジスト膜に転写することができる。
【００２８】
上述したようにマスクＭにはパターンが形成されており、このパターンにＥＵＶ光を入射することにより、パターンに対応した反射光を射出することができるようになっている。以下では、マスクＭに形成されているパターンの構造について説明する。
【００２９】
図２は、マスクＭの平面構成を示す図である。図２に示すように、マスクＭは矩形形状をしており、矩形形状をしているマスクＭの四隅にアライメントマークＭＡが形成されている。このアライメントマークＭＡは、マスクＭの位置合わせを行なう機能を有するものである。そして、マスクＭの中央部には、デバイスパターンエリアＭＤＥが形成されている。このデバイスパターンエリアＭＤＥには、半導体装置を構成する回路パターンが形成されている。したがって、マスクＭに入反射するＥＵＶ光はこのデバイスパターンエリアＭＤＥに照射されることになる。
【００３０】
図３は、図２に示すマスクＭのデバイスパターンエリアＭＤＥでの一断面を示す断面図である。図３に示すように、マスクＭには、マスク基板ＭＳ上に多層膜ＭＬＦが形成されている。マスク基板ＭＳは、例えば、石英ガラスや低熱膨張材から構成されており、多層膜ＭＬＦは、例えば、シリコン層とモリブデン層とを多層にわたって積層した構造をしている。多層膜ＭＬＦは、マスクＭに入射したＥＵＶ光を反射するために設けられている膜である。つまり、例えば、シリコン層とモリブデン層からなる多層膜ＭＬＦでは、シリコン層の屈折率とモリブデン層の屈折率が異なることで生じる多層膜反射を利用してＥＵＶ光を反射している。この多層膜反射は、一種の干渉を利用した反射である。具体的には、多層膜ＭＬＦの表面で反射した光と、多層膜ＭＬＦの内部で反射した光とが干渉して強め合うことにより、ある一定強度以上のＥＵＶ光を反射できるようになっている。
【００３１】
多層膜ＭＬＦ上には、キャッピング層ＣＡＰが形成されている。このキャッピング層ＣＡＰは、多層膜ＭＬＦを保護するために設けられている膜であり、例えば、シリコン層やルテニウム層から形成されている。このキャッピング層ＣＡＰ上には、バッファ層ＢＵＦを介して吸収体ＡＢＳがパターン状に形成されている。吸収体ＡＢＳはマスクＭに入射してきたＥＵＶ光を吸収して反射しないようにするものである。この吸収体ＡＢＳは、例えば、窒化タンタル（ＴａＮ）などのタンタル系材料から形成されている。吸収体ＡＢＳは、ＥＵＶ光を充分に吸収する観点から、その厚さは、例えば、５０ｎｍ〜１００ｎｍとなっている。バッファ層ＢＵＦは、吸収体ＡＢＳを加工する際に行なわれるエッチングに対するストッパとして機能する膜であり、バッファ層ＢＵＦの下層に形成されている多層膜ＭＬＦをエッチングダメージから保護する機能を有している。なお、マスク基板ＭＳの裏面には、導体膜ＣＦが形成されているが、この導体膜ＣＦはマスクＭをステージに静電チャックするために設けられる膜である。
【００３２】
以上のように構成されているマスクＭでは、多層膜ＭＬＦが露出している領域と、吸収体ＡＢＳが形成されている領域とを設けることにより、ＥＵＶ光に対するパターニングが行なわれている。すなわち、マスクＭにＥＵＶ光が入射する場合、多層膜ＭＬＦが露出している領域では、ＥＵＶ光が反射して反射光が射出される。これに対し、吸収体ＡＢＳが形成されている領域ではＥＵＶ光が吸収され反射光が生じない。このため、多層膜ＭＬＦが露出する領域と、吸収体ＡＢＳが形成されている領域とで、回路パターンを形成することにより、回路パターンを反映した反射光を得ることができるのである。
【００３３】
ＥＵＶ光を使用したリソグラフィ技術では、ＥＵＶ光をマスクＭで反射させる構成をとることになる。したがって、ＥＵＶ光をマスクＭの法線方向から入射させると、マスクＭで反射したＥＵＶ光もマスクＭの法線方向から射出することになる。この場合、マスクＭに入射するＥＵＶ光と、マスクＭで反射したＥＵＶ光が互いに重なりあって干渉してしまうことになる。このことから、ＥＵＶ光を使用したリソグラフィ技術では、マスクＭに入射するＥＵＶ光と、マスクＭで反射したＥＵＶ光が互いに干渉しないようにするために、マスクＭの法線方向から角度θだけ斜め方向からＥＵＶ光を入射させる必要があるのである。つまり、ＥＵＶ光をマスクＭで反射させるＥＵＶＬでは、必然的に、マスクに斜め方向からＥＵＶ光を入射させる必要がある。
【００３４】
上述したようにマスクＭには、パターンを形成するために吸収体ＡＢＳが形成されているが、この吸収体ＡＢＳに斜め方向からＥＵＶ光が入射する場合を考える。まず、図４は、紙面の垂直方向にライン形状の吸収体ＡＢＳが形成され、かつ、図４に示す方向から入射光ＩＬ１がマスクＭに入射し、反射光ＲＬ１が反射する場合を示す図である。図４に示すように、入射光ＩＬ１のうち吸収体ＡＢＳに照射されるＥＵＶ光は、吸収体ＡＢＳによって吸収され反射光は生じない。一方、入射光ＩＬ１のうち露出している多層膜ＭＬＦに照射されるＥＵＶ光は、多層膜ＭＬＦによって反射され反射光ＲＬ１が生じる。
【００３５】
このとき、吸収体ＡＢＳで覆われている領域と多層膜ＭＬＦが露出している領域の境界に着目してみる。この境界領域では、入射光ＩＬ１が斜め方向から照射されるため、図４に示すような影領域ＳＨＷが形成される。影領域ＳＨＷは、吸収体ＡＢＳで覆われていない領域であるので、影領域ＳＨＷから反射光ＲＬ１が生じることが望ましい。しかし、斜め方向から入射光ＩＬ１を入射させると、影領域ＳＨＷには入射光ＩＬ１が照射されないので、影領域ＳＨＷから反射する反射光ＲＬ１の強度が大きく低下することになる。
【００３６】
特に、吸収体ＡＢＳの厚さは、５０ｎｍ〜１００ｎｍ程度の厚さが存在するのに対し、ＥＵＶ光の波長が１０ｎｍ程度である。したがって、例えば、ライン形状の吸収体が紙面の垂直方向（第１方向）に延在し、ＥＵＶ光が第１方向と直交する第２方向の上方から斜めにマスクＭへ入射する場合（図４に示す場合）、吸収体の厚さによって、ライン状に延在している吸収体ＡＢＳの長辺方向（第１方向）に沿って影領域ＳＨＷが顕著に形成されることになる。影領域ＳＨＷは吸収体ＡＢＳが存在せずに多層膜ＭＬＦが露出している領域であることから、本来ならばＥＵＶ光の反射量が多くなる領域であるが、影ができる結果、この影領域ＳＨＷからのＥＵＶ光の反射量が少なくなる。このことは、マスクＭに形成されたパターンを半導体基板に転写する際の解像度が低下することを意味する。
【００３７】
つまり、反射光ＲＬ１が生じる領域はパターンの明部を構成し、反射光ＲＬ１が吸収される領域はパターンの暗部を構成する。したがって、明部と暗部のコントラスト差が大きくなればなるほど解像度が向上する。しかし、上述したように、パターンの明部とパターンの暗部の境界領域に、反射光ＲＬ１の反射量が少ない影領域ＳＨＷが形成されると、パターンの明部とパターンの暗部のコントラストが低下することになる。これは、パターンの解像度が低下することを示している。
【００３８】
一方、図５は、例えば、ライン形状の吸収体ＡＢＳが第１方向に延在し、ＥＵＶ光が第１方向の上方から斜めにマスクＭへ入射する場合を示している。図５に示すような場合でも、入射光ＩＬ２のうち吸収体ＡＢＳに照射されるＥＵＶ光は、吸収体ＡＢＳによって吸収され反射光は生じない。一方、入射光ＩＬ２のうち露出している多層膜ＭＬＦに照射されるＥＵＶ光は、多層膜ＭＬＦによって反射され反射光ＲＬ２が生じる。
【００３９】
このとき、吸収体ＡＢＳで覆われている領域と多層膜ＭＬＦが露出している領域の境界に着目してみる。図５に示すように、この境界領域でも段差領域が生じている。しかし、段差の延在方向（第１方向）と、入射光ＩＬ２および反射光ＲＬ２の進行方向（第１方向）が並行しているため、段差領域には影領域ができにくくなっている。したがって、パターンの明部とパターンの暗部の境界領域（段差領域）に、反射光ＲＬ２の反射量が少ない影領域が形成されないので、図５の構成では図４の構成に比べて、パターンの明部とパターンの暗部のコントラストは低下しない。
【００４０】
このことから、図４および図５に示すように、ライン形状の吸収体ＡＢＳに入射する入射光の方向によって影ができる方向と影ができにくい方向が存在することがわかる。すなわち、互いに直交するライン形状の吸収体からなるパターンを考える場合、互いに直交する吸収体からなるパターンに特定方向からＥＵＶ光を斜めに入射させると、影ができる方向と影ができにくい方向が存在することになる。このようにマスクＭにおいて、影ができる方向と影ができにくい方向が存在すると、それぞれの方向における解像度が異なることになり、半導体基板（レジスト膜）に転写されるパターンの寸法精度が方向によって異なることになる。このことは、半導体基板（レジスト膜）上に転写された転写パターンの寸法精度が低下することを意味する。
【００４１】
そこで、本実施の形態１は、ＥＵＶ光を使用し、かつ、マスクにＥＵＶ光を斜入射する露光光学系を使用するリソグラフィ技術において、半導体基板（レジスト膜）に転写される転写パターンの寸法精度を向上させる技術を提供するものである。この目的を実現するために、本実施の形態１では、マスクに工夫を施している。以下に、このマスクを用いたリソグラフィ技術について説明する。
【００４２】
図６は、本実施の形態１におけるマスクＭの構成を示す図である。図６において、本実施の形態１におけるマスクＭは、マスク基板ＭＳ上に多層膜ＭＬＦが形成されている。マスク基板ＭＳは、例えば、石英ガラスや低熱膨張材から構成されており、多層膜ＭＬＦは、例えば、シリコン層とモリブデン層とを多層にわたって積層した構造をしている。多層膜ＭＬＦは、マスクＭに入射したＥＵＶ光を反射するために設けられている膜である。つまり、例えば、シリコン層とモリブデン層からなる多層膜では、シリコン層の屈折率とモリブデン層の屈折率が異なることで生じる多層膜反射を利用してＥＵＶ光を反射している。この多層膜反射は、一種の干渉を利用した反射である。具体的には、多層膜ＭＬＦの表面で反射した光と、多層膜ＭＬＦの内部で反射した光とが干渉して強め合うことにより、ある一定強度以上のＥＵＶ光を反射できるようになっている。
【００４３】
本実施の形態１におけるマスクＭでは、マスク基板ＭＳに段差部ＤＬが形成されている。つまり、マスク基板ＭＳの第１領域Ｒ１と第２領域Ｒ２の間に段差部ＤＬが形成されている。マスク基板ＭＳの第１領域Ｒ１をマスク基板ＭＳの第２領域Ｒ２よりも低くなるように形成することにより、第１領域Ｒ１と第２領域Ｒ２の境界に段差部ＤＬを形成することができる。この段差部ＤＬは、図６のｙ方向に延在するように形成されている。
【００４４】
段差部ＤＬを有するマスク基板ＭＳ上には多層膜ＭＬＦが形成されている。この多層膜ＭＬＦは、第１領域Ｒ１と第２領域Ｒ２で均一な膜厚を有している。したがって、マスク基板ＭＳに形成された段差部ＤＬは、マスク基板ＭＳ上に多層膜ＭＬＦを形成した状態でも、第１領域Ｒ１と第２領域Ｒ２の境界に段差部ＤＬが形成されていることになる。
【００４５】
続いて、段差部ＤＬが形成されている多層膜ＭＬＦ上に吸収体ＡＢＳがパターン状に形成されている。吸収体ＡＢＳはマスクＭに入射してきたＥＵＶ光を吸収して反射しないようにするものである。この吸収体ＡＢＳは、例えば、窒化タンタル（ＴａＮ）などのタンタル系材料から形成されている。吸収体ＡＢＳは、ＥＵＶ光を充分に吸収する観点から、その厚さは、例えば、５０ｎｍ〜１００ｎｍとなっている。
【００４６】
本実施の形態１におけるマスクＭでは、複数の吸収体ＡＢＳを含んでおり、個々の吸収体ＡＢＳはライン形状をしており、例えば、ｘ軸方向に延在するように形成されている。すなわち、本実施の形態１では、段差部ＤＬと吸収体ＡＢＳが互いに直交するように形成されている。具体的に、吸収体ＡＢＳはｘ軸方向に延在し、段差部ＤＬはｙ軸方向に延在するように形成されている。
【００４７】
なお、図６では図示していないが、本実施の形態１におけるマスクＭでも、図３と同様に、キャッピング層ＣＡＰ、バッファ層ＢＵＦおよび導体膜ＣＦが形成されている。
【００４８】
このように構成されたマスクＭによれば、任意の回路パターンを形成できることについて説明する。図６に示すマスクＭに入射光ＩＬ２を照射すると、吸収体ＡＢＳが形成されている領域ではＥＵＶ光が吸収され、吸収体ＡＢＳが形成されておらず多層膜ＭＬＦが露出している領域ではＥＵＶ光が反射される。この結果、多層膜ＭＬＦでの反射による明部と吸収体ＡＢＳでの吸収による暗部が形成される。図７は、吸収体ＡＢＳによる吸収と多層膜ＭＬＦによる反射で生じるパターンを示す図である。図７に示すように、吸収体ＡＢＳと多層膜ＭＬＦのパターンにしたがって（図７の左側）、明部と暗部からなるパターンが形成されていることがわかる（図７の右側）。つまり、図７の左側に示すように、吸収体ＡＢＳを横方向に並べることにより（ラインパターン）、図７の右側に示すような横縞状の暗部を形成することができる。
【００４９】
一方、図６に示す段差部ＤＬによって、段差部ＤＬが延在する方向に沿って暗部が形成される。このことについて説明する。図８は、段差部ＤＬによるパターンを示す図である。図８の左側に示すように、高さの異なる第１領域Ｒ１と第２領域Ｒ２の境界線に沿って段差部ＤＬが形成され、この段差部ＤＬにしたがって、図８の右側に示すように、明部と暗部からなるパターンが形成されていることがわかる。つまり、図８の左側に示す段差部ＤＬの延在方向に沿って、図８の右側に示す暗部（暗線）が形成されていることがわかる。段差部ＤＬに沿って暗部が形成されるのは、以下に示すメカニズムによるものである。
【００５０】
図８の左側に示す第１領域Ｒ１と第２領域Ｒ２に入射光ＩＬ２が入射するとする。すると、第１領域Ｒ１と第２領域Ｒ２の両方とも多層膜ＭＬＦが露出しているので、入射光ＩＬ２が反射する。したがって、第１領域Ｒ１と第２領域Ｒ２の間に段差部ＤＬが形成されていない場合には、第１領域Ｒ１と第２領域Ｒ２の全面からＥＵＶ光が反射され、暗部が形成されずにすべての領域が明部からなるパターンとなると考えられる。
【００５１】
しかし、実際には第１領域Ｒ１の高さと第２領域Ｒ２の高さが異なっており、第１領域Ｒ１と第２領域Ｒ２との境界線に段差部ＤＬが形成されている。この段差部ＤＬが存在することから、第１領域Ｒ１で反射するＥＵＶ光と、第２領域Ｒ２で反射するＥＵＶ光との間には光路差が生じる。この光路差が波長の１／２となると第１領域Ｒ１で反射するＥＵＶ光と、第２領域Ｒ２で反射するＥＵＶ光が干渉して弱めあうことになる。すなわち、第１領域Ｒ１と第２領域Ｒ２の境界領域では、第１領域Ｒ１で反射したＥＵＶ光と、第２領域Ｒ２で反射したＥＵＶ光が重なり合い干渉を引き起こす。このとき、光路差が波長の１／２となると、第１領域Ｒ１で反射したＥＵＶ光と、第２領域Ｒ２で反射したＥＵＶ光との位相差が１８０度となり、互いに弱めあうことになる。この結果、第１領域Ｒ１と第２領域Ｒ２の境界ではＥＵＶ光が互いに弱めあうことにより、反射光の光強度が弱まり暗部が形成されるのである。以上のメカニズムによって、高さの異なる第１領域Ｒ１と第２領域Ｒ２の境界に形成されている段差部ＤＬに沿って暗部が形成されるのである。
【００５２】
この干渉による暗部を形成するには、第１領域Ｒ１で反射したＥＵＶ光と、第２領域Ｒ２で反射したＥＵＶ光との位相差を１８０度にする必要がある。つまり、光路差を１／２λとする必要がある。この位相差は、段差部ＤＬの高さによって規定されるため、段差部ＤＬの高さをλ（ＥＵＶ光の波長）×１／４とすることが望ましい。これにより、光の往復経路分（段差部ＤＬでの高さの２倍）だけ光路差が生じるので、第１領域Ｒ１で反射したＥＵＶ光と、第２領域Ｒ２で反射したＥＵＶ光との位相差を１８０度にすることができるのである。このことから、ＥＵＶ光の波長が１２ｎｍ〜１５ｎｍであることを考慮すると、段差部ＤＬの高さを３ｎｍ〜４ｎｍ程度にすることが望ましいことがわかる。以上より、段差部ＤＬに起因する暗部は、段差部ＤＬによる位相シフト効果により説明することができる。
【００５３】
図７および図８に示すように、ラインパターンの吸収体ＡＢＳにより横縞状の暗部を形成することができ、かつ、吸収体ＡＢＳに直交するように段差部ＤＬを設けることにより、縦状の暗部を形成することができる。したがって、ライン状の吸収体ＡＢＳと、これに直交する段差部ＤＬを設けることにより、縦横自在の暗部を形成することができる。このことは、図６に示すマスクＭによれば、縦方向の暗部と横方向の暗部により、任意の暗部を形成することができることを意味しており、図６に示すマスクＭによれば、任意の回路パターンを形成することができることがわかる。
【００５４】
次に、本実施の形態１における特徴は、マスクＭにおいて、多層膜ＭＬＦに段差部ＤＬを設け、かつ、マスクＭへ入射光ＩＬ２（ＥＵＶ光）を特定方向から入射する点にある。この本実施の形態１の特徴について説明する。まず、図６に示す構成をしているマスクＭに入射光ＩＬ２を入射する。このとき、マスクＭに斜め方向から入射するＥＵＶ光（入射光ＩＬ２）の光線方向の方向余弦成分のうちマスク面内に射影される射影成分の方向は、段差部ＤＬが延在している方向と交差する方向となっている。具体的には、入射光ＩＬ２の光線方向を、ｘ成分、ｙ成分、ｚ成分に分解すると、図６において、入射光ＩＬ２のｘ成分がｋとなり、入射光ＩＬ２のｙ成分がｌとなり、入射光ＩＬ２のｚ成分がｍとなる。つまり、入射光ＩＬ２の光線方向は（ｋ、ｌ、ｍ）で表すことができる。このとき、入射光ＩＬ２の光線方向の方向余弦成分はｋ、ｌ、ｍであり、この方向余弦成分のうちマスク面内に射影される射影成分はｋ、ｌである。図６の場合、ｌ＝０であるので、入射光ＩＬ２の光線方向は（ｋ、０、ｍ）となる。したがって、入射光ＩＬ２の光線方向の方向余弦成分はｋとなる。ここで、入射光ＩＬ２の光線方向（ｋ、０、ｍ）は、図６に示す光線方向とｚ軸のなす角をθとすると、（ｓｉｎθ、０、−ｃｏｓθ）と表すことができる。
【００５５】
このような入射光ＩＬ２の射影成分はｋ＝ｓｉｎθであり、ｘ軸方向と平行な方向となる。このため、図６に示すように、マスクＭに形成されている段差部ＤＬはｙ軸方向に延在していることから、入射光ＩＬ２の射影成分と段差部ＤＬの延在方向は互いに直交することになる。したがって、図６に示す方向から入射光ＩＬ２を入射する場合、段差部ＤＬによって影領域が形成されると考えられる。しかし、段差部ＤＬの高さは、上述したように、λ×１／４（λはＥＵＶ光の波長）程度であり、λは１２ｎｍ〜１５ｎｍ程度である。したがって、段差部ＤＬの高さは、３ｎｍ〜４ｎｍ程度である。このとき、例えば、ＥＵＶ光の波長λ（１２ｎｍ〜１５ｎｍ）に比べて、段差部ＤＬの高さは非常に小さくなることから、段差部ＤＬにより形成される影領域の影響はほとんど無視できる程度となる。
【００５６】
例えば、段差部ＤＬによる暗部を形成する代わりに吸収体ＡＢＳでｙ方向に延在するラインパターンを形成する場合、吸収体ＡＢＳの高さが５０ｎｍ〜１００ｎｍとなることから、吸収体ＡＢＳにより形成される影領域の影響は大きくなる。したがって、図６に示す本実施の形態１のように、マスクＭにおいて、ｙ方向に延在する段差部ＤＬを形成し、かつ、入射光ＩＬ２の方向余弦成分のうちマスク面内に射影される射影成分（ｋ）を段差部ＤＬの延在方向と直交させるように構成することで、入射光ＩＬ２をマスクＭの斜め方向から入射する場合であっても、影領域の影響を充分に低減することができるのである。
【００５７】
一方、図６に示すように、吸収体ＡＢＳはｘ軸方向に延在することから、吸収体ＡＢＳの延在方向（ｘ方向）と、入射光ＩＬ２の方向余弦成分のうちマスク面内に射影される射影成分（ｋ）とは互いに平行する関係となっている。このことから、吸収体ＡＢＳによる影領域はほとんど生じないのである。
【００５８】
以上のことから、本実施の形態１によれば、ＥＵＶ光を使用し、かつ、マスクにＥＵＶ光を斜入射する露光光学系を使用するリソグラフィ技術において、半導体基板（レジスト膜）に転写される転写パターンの寸法精度を向上させることができる顕著な効果を奏するのである。
【００５９】
本実施の形態１では、図６に示すマスクＭにおいて、ｙ方向に延在する段差部ＤＬを形成し、かつ、入射光ＩＬ２の方向余弦成分のうちマスク面内に射影される射影成分（ｋ）を段差部ＤＬの延在方向と直交させるように構成することに特徴がある。このことを別の言い方をすれば、図６に示すマスクＭにおいて、ｘ方向に延在する吸収体ＡＢＳを形成し、かつ、入射光ＩＬ２の方向余弦成分のうちマスク面内に射影される射影成分（ｋ）を吸収体ＡＢＳの延在方向と平行させるように構成するということもできる。
【００６０】
上述したように、本実施の形態１では、入射光ＩＬ２の光線方向を（ｋ、０、ｍ）と設定しているが、この設定条件はマスクＭの全体で成立しているわけではない。つまり、マスクＭの領域によっては、入射光ＩＬ２の光線方向が（ｋ、０、ｍ）からずれるのである。このことについて説明する。
【００６１】
図９はマスクＭを示す図である。図９に示すように、実際のマスクＭは、例えば、ｘ軸方向に沿った矢印の示す方向に走査されて、マスクＭの全面に形成されているパターンが半導体基板上に転写される。すなわち、マスクＭの全面に形成されているパターンは一括して露光されるのではなく、マスクＭの部分領域を走査しながら露光されるのである。このとき、反射型投影露光装置を使用する関係上、マスクＭにおいて、ｙ座標値が異なる領域では、入射光ＩＬ２の光線方向（ｋ、ｌ、ｍ）の値が異なるのである。例えば、図９において、ｙ座標値が異なる領域ＭＲ１、領域ＭＲ２および領域ＭＲ３では、入射光ＩＬ２の光線方向（ｋ、ｌ、ｍ）が異なる。
【００６２】
ｙ＝０を含む領域ＭＲ２では、上述したように、入射光ＩＬ２の光線方向（ｋ、ｌ、ｍ）は（ｓｉｎθ、０、−ｃｏｓθ）となる。ところが、マスクＭの周辺部に形成され、ｙ座標値が大きい領域ＭＲ１や領域ＭＲ３では、図１０に示すように、光線方向（ｋ、ｌ、ｍ）が領域ＭＲ２の光線方向（ｓｉｎθ、０、−ｃｏｓθ）と異なるのである。図１０は、例えば、図９に示す領域ＭＲ３に入射する入射光ＩＬ２の光線方向を示す図である。図１０に示すように、領域ＭＲ３での入射光ＩＬ２の光線方向は、露光装置のフィールドを決定するときに定義される角度φを用いて、（ｋ、ｌ、ｍ）＝（ｓｉｎθｃｏｓφ、ｓｉｎθｓｉｎφ、−ｃｏｓθ）と表すことができる。同様に、領域ＭＲ１での入射光ＩＬ２の光線方向は、（ｋ、ｌ、ｍ）＝（ｓｉｎθｃｏｓφ、−ｓｉｎθｓｉｎφ、−ｃｏｓθ）と表すことができる。
【００６３】
したがって、領域ＭＲ１および領域ＭＲ３においては、入射光ＩＬ２の方向余弦成分ｋ、ｌ、ｍのうちマスク面内に射影される射影成分は、ｋ、ｌである。このため、射影方向は（ｘ、ｙ）＝（ｋ、ｌ）で示される方向を向いていることになる。つまり、領域ＭＲ２において、入射光ＩＬ２の射影方向は（ｘ、ｙ）＝（ｋ、０）であり、ｘ軸方向と平行する方向であるが、領域ＭＲ１や領域ＭＲ３においては、入射光ＩＬ２の射影方向は、（ｘ、ｙ）＝（ｋ、ｌ）であり、射影方向はｘ軸方向と平行する方向にはなっていない。すなわち、領域ＭＲ１や領域ＭＲ３においては、入射光ＩＬ２の射影方向はｘ軸方向と交差する方向を向いているということができる。このことから、図６に示す構成をしているマスクＭの領域ＭＲ１や領域ＭＲ３に入射光ＩＬ２を入射する場合、ｘ軸方向に延在する吸収体ＡＢＳに対して、入射光ＩＬ２の射影方向（ｋ、ｌ）が平行となっていない結果、吸収体ＡＢＳの長手方向の側面に沿って影領域ができると考えられる。
【００６４】
しかし、角度φは、図１０では説明をわかりやすくするために大きく描いているが、実際は非常に小さい値であるので、ｓｉｎφ≒φ≒０と考えることができる。つまり、領域ＭＲ１や領域ＭＲ３における入射光ＩＬ２の射影方向（ｘ、ｙ）＝（ｋ、ｌ（≒０））と考えることができる。したがって、領域ＭＲ１や領域ＭＲ３においても、ｘ軸方向に延在する吸収体ＡＢＳに対して、入射光ＩＬ２の射影方向（ｋ、ｌ（≒０））がほぼ平行となっていると考えることができるので、吸収体ＡＢＳの長手方向の側面に沿って形成される影領域はほとんど無視できるのである。
【００６５】
このように、図６に示すマスクＭにおいて、ｘ方向に延在する吸収体ＡＢＳとｙ方向に延在する段差部ＤＬを形成し、かつ、入射光ＩＬ２の方向余弦成分のうちマスク面内に射影される射影成分（ｋ）を段差部ＤＬの延在方向とほぼ直交させるように構成することにより、マスクＭの全体領域で吸収体ＡＢＳに起因した影領域の発生を抑制することができることがわかる。つまり、本実施の形態１における技術的思想の特徴は、入射光ＩＬ２の射影方向と交差する方向に延在する暗部を吸収体ＡＢＳではなく段差部ＤＬにより形成することにある。高さの高い吸収体ＡＢＳではなく、高さをほとんど無視できる段差部ＤＬで置き換えることにより、影領域の発生を抑制することができるのである。この結果、ＥＵＶ光を使用し、かつ、マスクにＥＵＶ光を斜入射する露光光学系を使用するリソグラフィ技術において、半導体基板（レジスト膜）に転写される転写パターンの寸法精度を向上させることができるのである。
【００６６】
本実施の形態１では、図６に示すマスクＭを用いて所定のパターンを半導体基板（レジスト膜）上に転写している。具体的には、多層膜ＭＬＦの表面に形成される吸収体ＡＢＳからなる第１転写パターンと、多層膜ＭＬＦを形成した第１領域Ｒ１と第２領域Ｒ２の境界領域に形成される段差部ＤＬによる第２転写パターンとを合成して所望の回路パターンを半導体基板（レジスト膜）上に転写している。したがって、マスクＭにおいては、ＥＵＶ光を吸収する吸収体ＡＢＳを多層膜ＭＬＦ上に形成するにあたり、マスク基板ＭＳに形成されている段差部ＤＬと所定の位置関係を保つように位置合わせする必要がある。すなわち、多層膜ＭＬＦ上に形成する吸収体ＡＢＳのアライメントが必須である。そこで、本実施の形態１では、マスクＭの所定領域にアライメントマークＭＡを形成している。図１１は、本実施の形態１におけるマスクＭの平面構成を示す図である。図１１に示すように、マスクＭにおいて、矩形形状をしたマスク基板ＭＳの角部にアライメントマークＭＡを形成している。
【００６７】
このアライメントマークＭＡは、例えば、マスク基板ＭＳに段差部ＤＬを形成する際、同時に形成することができる。図１２は、アライメントマークＭＡを拡大して示す図である。図１２に示すように、アライメントマークＭＡは、マスク基板ＭＳに形成された溝ＭＧから形成されている。図１３は、図１２のＡ−Ａ線で切断した断面図である。図１３に示すように、マスク基板ＭＳに溝ＭＧが形成され、この溝ＭＧを含むマスク基板ＭＳ上に多層膜ＭＬＦが形成されていることがわかる。このようにアライメントマークＭＡを溝ＭＧで形成することで、溝ＭＧに入射したＥＵＶ光と、溝ＭＧ以外の場所に入射したＥＵＶ光との間の位相シフト効果によるパターンとしてアライメントマークＭＡを認識することができる。
【００６８】
ただし、アライメントマークＭＡとなる溝ＭＧを、段差部ＤＬと同じ工程で形成する場合、段差部ＤＬの高さが３ｎｍ〜４ｎｍであるので、溝ＭＧの深さも３ｎｍ〜４ｎｍ程度となる。したがって、単純に、マスク基板ＭＳを掘り込んで溝ＭＧを形成した後、この溝ＭＧに多層膜ＭＬＦを形成した構造では、アライメントマークＭＡを観察することが困難な場合がある。そこで、以下に、観察しやすいアライメントマークを形成する別の方法について説明する。
【００６９】
まず、マスクＭを製造する始めの段階で、平坦なマスク基板ＭＳ上に微細幅の凹部をＦＩＢ（Focused Ion Beam）などの方法により予め形成する。この凹部は上述した溝ＭＧに比べて充分な深さを有している。そして、形成した凹部を覆うように多層膜ＭＬＦを堆積することにより、凹部からなるアライメントマークＭＡを形成することができる。このアライメントマークＭＡは充分に深い凹部から形成されているので、アライメントマークＭＡを光、電子線あるいはＥＵＶ光で観察した場合、大きな位相変化を伴ったパターンとして認識される。このようにして視認性に優れたアライメントマークＭＡを形成することができる。
【００７０】
なお、本実施の形態１では、図１１に示すように、矩形形状をしたマスク基板ＭＳの角部の２つのアライメントマークＭＡを形成している。特に、限定されないが、例えば、このアライメントマークＭＡの平面寸法は、２００ｎｍ〜２０００ｎｍ程度である。
【００７１】
本実施の形態１におけるマスクＭは上記のように構成されており、以下に、図面を参照しながら、マスクＭの製造方法について説明する。
【００７２】
まず、図１４に示すように、石英ガラスや低熱膨張材からなるマスク基板ＭＳを用意する。このマスク基板ＭＳは矩形形状をしており、その表面は平坦化されている。続いて、図１５に示すように、マスク基板ＭＳの表面に段差部ＤＬを形成する。この段差部ＤＬは、マスク基板ＭＳの表面に、高さの低い第１領域Ｒ１と高さの高い第２領域Ｒ２とを形成することにより、第１領域Ｒ１と第２領域Ｒ２の境界領域に段差部ＤＬを形成する。この段差部ＤＬの高さは、マスクを露光照明するＥＵＶ光の波長の約１／４にすることが望ましく、例えば、本実施の形態１では、３．４ｎｍに設定している。
【００７３】
その後、図１６に示すように、段差部ＤＬを形成したマスク基板ＭＳ上に多層膜ＭＬＦを形成する。多層膜ＭＬＦは、例えば、蒸着法を使用することにより、シリコン層とモリブデン層とを交互に積層して形成する。本実施の形態１では、１層のシリコン層と１層のモリブデン層とからなる積層膜を単位として、この積層膜を４０対ほど形成している。このとき、多層膜ＭＬＦは、段差部ＤＬを有するマスク基板ＭＳの全面に均一の膜厚で形成しており、例えば、多層膜ＭＬＦの膜厚は、２８０ｎｍである。したがって、マスク基板ＭＳの第１領域Ｒ１上に形成される多層膜ＭＬＦの膜厚と、マスク基板ＭＳの第２領域Ｒ２上に形成される多層膜ＭＬＦの膜厚はほぼ同じであり、マスク基板ＭＳ上に多層膜ＭＬＦを形成しても、第１領域Ｒ１と第２領域Ｒ２の境界領域に形成される段差部ＤＬの段差が保持される。このように本実施の形態１では、多層膜ＭＬＦの材料や周期長を領域ごとに変化させることなく、第１領域Ｒ１からの反射光と、第２領域Ｒ２からの反射光との間で、ほぼ１８０度の位相差を与えることができる。
【００７４】
次に、図示はしないが、多層膜ＭＬＦ上に多層膜ＭＬＦを保護するキャッピング層を形成した後、このキャッピング層上にバッファ層を形成する。そして、図１７に示すように、バッファ層上に吸収体ＡＢＳを形成する。吸収体ＡＢＳは、例えば、窒化タンタル（ＴａＮ）などのタンタル系材料から形成される。その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、吸収体ＡＢＳをパターニングする。吸収体ＡＢＳのパターニングは、吸収体ＡＢＳをラインパターン状に加工し、かつ、吸収体ＡＢＳからなるラインパターンが段差部ＤＬの延在方向と交差するように形成される。この吸収体ＡＢＳをパターニングする際のエッチングは、吸収体ＡＢＳの下層に形成されているバッファ層がエッチングストッパの役割を果たす。このため、吸収体ＡＢＳのパターニングの際、多層膜ＭＬＦに与えるエッチングダメージを緩和することができる。そして、吸収体ＡＢＳをパターニングした後、露出しているバッファ層を除去する。以上のようにして、本実施の形態１におけるマスクを製造することができる。
【００７５】
上述したマスクの製造工程をフローチャートで示すと図１８のようになる。図１８は、本実施の形態１におけるマスクの製造工程の流れを示すフローチャートである。図１８に示すように、まず、マスク基板を準備した後（Ｓ１０１）、マスク基板に段差部（段差パターン）を形成する（Ｓ１０２）。そして、形成した段差部（段差パターン）を検査し（Ｓ１０３）、その後、段差部（段差パターン）を形成したマスク基板の全体に多層膜を均一に成膜する（Ｓ１０４）。次に、形成した多層膜の表面を検査した後（Ｓ１０５）、多層膜上に吸収体パターンを形成する（Ｓ１０６）。そして最後に、形成されたパターンを検査する（Ｓ１０７）。
【００７６】
ここで、段差パターンの検査工程（Ｓ１０３）、多層膜の表面の検査工程（Ｓ１０５）およびパターン検査工程（Ｓ１０７）で、欠陥が見つかった場合には、その都度、修正の可能性を検討する。修正の可能性がある場合には、欠陥修正を行なった後、次工程に流す。一方、修正が不可能であると判断した場合は、マスクの製造を中止し、新たなマスク基板を準備してマスクの製造を行なう。以上のようにしてマスクを製造することができる。
【００７７】
本実施の形態１では、図１４〜図１７に示すように、マスク基板ＭＳに段差部ＤＬを形成し、その後、マスク基板ＭＳの全体に均一な膜厚の多層膜ＭＬＦを形成している。このように本実施の形態１では、段差部ＤＬを有するマスク基板ＭＳ上に均一な多層膜ＭＬＦを形成しているが、このとき多層膜ＭＬＦがマスク基板ＭＳの全体にわたって均一に形成されるので、マスク基板ＭＳに形成された段差部ＤＬの形状が多層膜ＭＬＦを形成した表面にも反映される。これにより、本実施の形態１では、多層膜ＭＬＦの材料や周期長を領域ごとに変化させることなく、多層膜ＭＬＦの表面に形成された段差部ＤＬで、ほぼ１８０度の位相差を与えることができる。
【００７８】
例えば、背景技術で説明した位相差を与える従来技術は、互いに隣接する２箇所の領域に形成されている多層膜から反射するＥＵＶ光に位相差を与えるために、隣接する２箇所の領域で、多層膜の材料や膜の周期長などを変化させている。さらには、多層膜の表面に設ける薄膜層の有無によって隣接する２箇所の領域で反射するＥＵＶ光に位相差を与えている。つまり、背景技術では、多層膜の構成や多層膜上に追加する薄膜によって位相差を確保している技術ということができる。
【００７９】
これらの背景技術では、石英ガラスや低熱膨張材からなるマスク基板上に多層膜を形成する際、隣接する２箇所の領域で位相差を与えるために、領域ごとに多層膜の材料や膜の周期長を変化させなければならず、マスクの製造工程が極めて複雑になる。これに対し、本実施の形態１では、図１４〜図１７に示すように、マスク基板ＭＳに段差部ＤＬを形成し、この段差部ＤＬを形成したマスク基板ＭＳの全面に均一な膜厚の多層膜ＭＬＦを形成している。すなわち、本実施の形態１では、段差部ＤＬを構成する第１領域Ｒ１と第２領域Ｒ２で同一の組成で同一の膜厚からなる多層膜ＭＬＦを形成している。このため、本実施の形態１におけるマスクの製造方法では、多層膜ＭＬＦの製造工程が簡素化され歩留まりが向上する利点を有しながら、段差部ＤＬにより充分な位相差を与えることができる。
【００８０】
本実施の形態１では、図１５に示すように、マスク基板ＭＳに段差部ＤＬを形成しているが、以下に、マスク基板ＭＳに段差部ＤＬを形成する第１方法と第２方法について図面を参照しながら説明する。
【００８１】
まず、第１方法について説明する。図１９に示すように、石英ガラスや低熱膨張材からなるマスク基板ＭＳを用意する。続いて、図２０に示すように、マスク基板ＭＳの表面上に薄膜ＴＦを形成する。薄膜ＴＦは、例えば、酸化シリコン膜から形成することができる。その後、図２１に示すように、薄膜ＴＦ上にレジスト膜ＦＲ１を塗布する。そして、図２２に示すように、通常のフォトリソグラフィ技術を使用することにより、レジスト膜ＦＲ１をパターニングする。レジスト膜ＦＲ１のパターニングは、第２領域Ｒ２を覆い、かつ、第１領域Ｒ１を露出するように行なわれる。次に、図２３に示すように、パターニングしたレジスト膜ＦＲ１から露出する薄膜ＴＦをエッチングにより除去し、その後、パターニングしたレジスト膜ＦＲ１を除去する。このようにして、第１領域Ｒ１と第２領域Ｒ２との境界領域に段差部ＤＬを形成することができる。つまり、第２領域Ｒ２ではマスク基板ＭＳ上に薄膜ＴＦが形成され、第１領域Ｒ１ではマスク基板ＭＳ上に薄膜ＴＦが形成されていない。このため、第２領域Ｒ２の高さは、第１領域Ｒ１の高さよりも薄膜ＴＦの膜厚の分だけ高くなり、この結果、第１領域Ｒ１と第２領域Ｒ２との境界領域に段差部ＤＬを形成することができるのである。この段差部ＤＬの高さは薄膜ＴＦの膜厚を制御することで調整することができ、薄膜ＴＦの厚さは、例えば、ＥＵＶ光の波長の１／４の大きさになるように形成されている。
【００８２】
次に、マスク基板ＭＳに段差部ＤＬを形成する第２方法について説明する。図２４に示すように、石英ガラスや低熱膨張材からなるマスク基板ＭＳを用意する。そして、このマスク基板ＭＳ上にレジスト膜ＦＲ２を塗布する。続いて、図２５に示すように、通常のフォトリソグラフィ技術を使用することにより、レジスト膜ＦＲ２をパターニングする。レジスト膜ＦＲ２のパターニングは、第２領域Ｒ２を覆い、かつ、第１領域Ｒ１を露出するように行なわれる。その後、図２６に示すように、パターニングしたレジスト膜ＦＲ２から露出するマスク基板ＭＳをエッチングすることにより、マスク基板ＭＳの第２領域Ｒ２に溝を形成する。このようにして、第１領域Ｒ１と第２領域Ｒ２との境界領域に段差部ＤＬを形成することができる。つまり、第２領域Ｒ２ではマスク基板ＭＳ上に溝が形成されておらず、、第１領域Ｒ１ではマスク基板ＭＳ上に溝が形成されている。このため、第２領域Ｒ２の高さは、第１領域Ｒ１の高さよりも溝の深さの分だけ高くなり、この結果、第１領域Ｒ１と第２領域Ｒ２との境界領域に段差部ＤＬを形成することができるのである。この段差部ＤＬの高さは溝の深さを制御することで調整することができ、溝の深さは、例えば、ＥＵＶ光の波長の１／４の大きさになるように形成されている。
【００８３】
以上のようにして、第１方法や第２方法を使用することにより、マスク基板ＭＳに段差部ＤＬを形成することができる。このとき、第２方法は、第１方法に比べて工程数が少ないように見えるが、マスク基板ＭＳに溝を形成する際のエッチング制御がやや難しくなる。ただし、溝を形成するエッチング量の時間制御が精度良くできる場合には第２方法も採用することができる。
【００８４】
（実施の形態２）
本実施の形態２では、前記実施の形態１で製造したマスクを用いて高密度のホールパターンを形成する例について説明する。本実施の形態２で説明する技術は、前記実施の形態１と同様に、ＥＵＶ光を使用し、かつ、マスクにＥＵＶ光を斜入射する露光光学系を使用するリソグラフィ技術を前提とする技術である。
【００８５】
図２７は、高密度のホールパターンを形成するために使用されるマスクの一部（ホール４個分に対応）と、露光光（入射光）のマスク面内の入射方向とを示す図である。図２７（ａ）は、比較例１のマスク構造であって、吸収体ＡＢＳの中に４箇所のホールパターンが形成されており、この４箇所のホールパターンでは多層膜ＭＬＦが反射領域として露出するように構成されている。露光光（入射光ＩＬ０）のマスク面内の入射方向は、図２７（ａ）に示す通りである。図２７（ｂ）は、前記実施の形態１で示したマスク構造をして、４個のホールパターンが形成されている。具体的に、第１領域Ｒ１と第２領域Ｒ２の境界領域に段差部ＤＬが形成され、この段差部ＤＬが延在する方向と直交する方向に延在するように吸収体ＡＢＳが形成されている。露光光（入射光ＩＬ１）のマスク面内の入射方向は図２７（ｂ）に示す通りであり、吸収体ＡＢＳの長手方向と直交している。この図２７（ｂ）に示す例を比較例２とする。図２７（ｃ）は、前記実施の形態１で示したマスク構造をして、４個のホールパターンが形成されている。具体的に、第１領域Ｒ１と第２領域Ｒ２の境界領域に段差部ＤＬが形成され、この段差部ＤＬが延在する方向と直交する方向に延在するように吸収体ＡＢＳが形成されている。露光光（入射光ＩＬ２）のマスク面内の入射方向は図２７（ｃ）に示す通りであり、吸収体ＡＢＳの長手方向と並行し、かつ、段差部ＤＬと直交している。この図２７（ｃ）に示す例を本発明例とする。
【００８６】
本実施の形態２では、マスクパターンを開口数ＮＡ＝０．２５の投影露光装置を用いて半導体基板（レジスト膜）上に転写するにあたり、吸収体ＡＢＳによるパターンと段差部ＤＬによるパターン（位相シフトパターン）の両方から最大の解像性能を引き出せるように変形照明を採用している。
【００８７】
図２８は有効光源の形状を示す図である。図２８（ａ）は、４個の光源ＬＳ１〜ＬＳ４を照明σ＝１の輪郭線の近傍に軸対象で配置した４極照明であり、図２７（ａ）に示す比較例１に採用している。光源部が４つあるので、それぞれの光源部からのマスクへの入射方向は厳密には異なるが、それらの平均的な照明方向は、図２７（ａ）に示す入射光ＩＬで表される。一方、図２８（ｂ）は、２個の光源ＬＳ１、ＬＳ２をｙ方向に離れた位置に配置した２極照明であり、それらの平均的な照明方向は、入射光ＩＬ１として図２７（ｂ）に示す比較例２に、また、平均的な照明方向を入射光ＩＬ２として図２７（ｃ）に示す本発明例に採用している。図２８（ｂ）に示す有効光源の形状は、吸収体ＡＢＳによるパターン（ラインパターン）に対しては２極照明という強い変形照明であり、段差部ＤＬによるパターン（位相シフトパターン）に対しては小さな照明σを与えるものである。したがって、図２８（ｂ）に示す有効光源は、吸収体ＡＢＳによるパターンと段差部ＤＬによるパターン（位相シフトパターン）の両方から最大の解像性能を引き出せるような変形照明となっている。本発明例を例にとると、ＥＵＶ光を照射する本発明例の照明光源は、段差部ＤＬが延在する第２方向（ｙ方向）に所定間隔だけ離れて並んだ一対の光源から構成されているということができる。
【００８８】
以上のような条件のもとで、高密度のホールパターンの投影像における光強度分布を計算した。図２９（ａ）〜（ｃ）は、それぞれ図２７（ａ）〜（ｃ）に示すマスクパターンと図２８（ａ）、（ｂ）に示す照明光源を用いて得られた高密度のホールパターンの投影像における光強度分布を示す図である。本実施の形態２では、高密度のホールパターンとして、ピッチが４０ｎｍ、サイズが２０ｎｍのパターンを採用している。図２９（ａ）〜図２９（ｃ）に示すように、図２９（ａ）に示すホールパターンの光強度分布ＬＩ１に比べて、図２９（ｂ）や図２９（ｃ）に示すホールパターンの光強度分布ＬＩ２、ＬＩ３が大きくなっていることがわかる。このことは、吸収体ＡＢＳだけでホールパターンを形成した比較例１よりも、吸収体ＡＢＳと段差部ＤＬによってホールパターンを形成する比較例２や本発明例の方が投影像のコントラストが向上し解像性能を向上できることがわかる。
【００８９】
さらに、図２９（ｂ）に示す比較例２の光強度分布と、図２９（ｃ）に示す本発明例の光強度分布を比較すると、比較例２の光強度分布ＬＩ２よりも本発明例の光強度分布ＬＩ３の方が大きく、本発明例によれば投影像のコントラストを最大限に向上できることがわかる。つまり、本発明例で規定するように、吸収体ＡＢＳと、位相シフトパターンを与える段差部ＤＬと、露光光（入射光ＩＬ２）のマスク面内の入射方向とを組み合わせると、最大の解像性能を得られることがわかる。
【００９０】
高密度のホールパターンのようにｘ軸方向およびｙ軸方向に繰り返されるパターンは、吸収体ＡＢＳを形成せずに、段差部ＤＬによる位相シフトパターンだけでも形成することができる。ただし、ホールパターンのピッチが狭くなると、１８０度の位相差が入射光全体を打ち消すように作用し、投影像のコントラストが低下する。また、実際のパターンを形成する際にホールパターンのサイズを制御したい場合、段差部ＤＬによる位相シフトパターンだけでは制御することが困難であるが、吸収体ＡＢＳによるパターンを採用すれば、吸収体ＡＢＳの幅を制御することにより、容易にホールパターンのサイズを制御することができる。さらに、微細パターンを形成する領域は、位相シフトパターンだけで形成できたとしても、パターン群の周辺部からマスクの実効的な端部までは大サイズの吸収体ＡＢＳで覆われることになる。これらのことを考慮すると、本発明例のように、段差部ＤＬによる位相シフトパターンと、吸収体ＡＢＳによる吸収体パターンとを組み合わせ、かつ、吸収体パターンの長手方向を入射光のマスク面内の入射方向とを一致させ、さらに、段差部ＤＬの延在方向と入射光のマスク面内の入射方向と直交させる露光方法が解像性能を向上する観点から最適であることがわかる。
【００９１】
本実施の形態２によれば、吸収体ＡＢＳと段差部ＤＬを形成し、かつ、入射光の方向余弦成分のうちマスク面内に射影される射影成分を段差部ＤＬの延在方向とほぼ直交させるように構成することにより、マスクの全体領域で吸収体ＡＢＳに起因した影領域の発生を抑制することができることがわかる。つまり、本実施の形態２における技術的思想の特徴は、入射光の射影方向と交差する方向に延在する暗部を吸収体ＡＢＳではなく段差部ＤＬにより形成することにある。高さの高い吸収体ＡＢＳではなく、高さをほとんど無視できる段差部ＤＬで置き換えることにより、影領域の発生を抑制することができるのである。この結果、ＥＵＶ光を使用し、かつ、マスクにＥＵＶ光を斜入射する露光光学系を使用するリソグラフィ技術において、投影像のコントラストを向上できる結果、最大の解像性能を得ることができる。したがって、半導体基板（レジスト膜）に転写される転写パターンの寸法精度を向上させることができる。
【００９２】
（実施の形態３）
本実施の形態３では、前記実施の形態１で製造したマスクを用いて高密度のホールパターンを形成する工程を含む半導体装置の製造工程について図面を参照しながら説明する。高密度のホールパターンを形成する技術は、前記実施の形態１と同様に、ＥＵＶ光を使用し、かつ、マスクにＥＵＶ光を斜入射する露光光学系を使用するリソグラフィ技術を前提とするものである。
【００９３】
図３０は本実施の形態３における半導体チップＣＨＰの全体の概略レイアウト構成を示す図である。図３０において、入出力回路１は、半導体チップＣＨＰの内部領域に形成されている内部回路（コア回路）を含む内部回路領域２と半導体チップＣＨＰの外部に形成されている外部回路とのインターフェイスをとるための回路である。内部回路領域２には、例えばリード・オンリ・メモリ（ＲＯＭ）３、クロック・パルス・ジェネレータ（ＣＰＧ）４、中央演算処理装置（ＣＰＵ）５、ランダム・アクセス・メモリ（ＲＡＭ）６などが形成され、その他の領域にはランダムロジックやバスなどが形成されている。ボンディングパッド・入出力回路領域７には、例えばボンディングパッド８や入出力回路１が設けられる。
【００９４】
例えば、ＣＰＵ（回路）５は、中央演算処理部とも呼ばれ、コンピュータなどの心臓部にあたる。このＣＰＵ５は、記憶装置から命令を読み出して解読し、それに基づいて多種多様な演算や制御を行なうものであり、処理の高速性が要求される。
【００９５】
ＲＡＭ（回路）６は、記憶情報をランダムに、すなわち随時記憶されている記憶情報を読み出したり、記憶情報を新たに書き込んだりすることができるメモリであり、随時書き込み読み出しができるメモリとも呼ばれる。ＩＣメモリとしてのＲＡＭには、ダイナミック回路を用いたＤＲＡＭ（Dynamic  RAM）とスタティック回路を用いたＳＲＡＭ（Static  RAM）の２種類がある。ＤＲＡＭは、記憶保持動作が必要な随時書き込み読み出しメモリであり、ＳＲＡＭは、記憶保持動作が不要な随時書き込み読み出しメモリである。
【００９６】
以下に、本実施の形態３におけるＲＡＭを構成するメモリモジュールの構成について説明する。図３１は、本実施の形態３におけるメモリモジュールの構成を示す図である。図３１において、本実施の形態３におけるメモリモジュールは、メモリセルアレイ１０、アドレスデコーダ１１、ワードドライバ１２、カラム選択部１３、制御回路１４、ライトアンプ１５、リードアンプ１６を有している。
【００９７】
メモリセルアレイ１０は、複数のメモリセルから構成されており、複数のメモリセルが行列状に配置した構成をしている。メモリセルアレイ１０を構成する個々のメモリセルが情報を記憶する記憶素子であり、複数のメモリセルに情報を記憶させることにより大容量の情報を記憶できるようになっている。メモリセルアレイ１０を構成するメモリセルは、例えば、ＳＲＡＭ（Static Random Access Memory）のメモリセルとなっている。メモリセルアレイ１０には、図３１に示すように行方向に複数のワード線が配列され、列方向に複数のデータ線が配列されている。そして、ワード線とデータ線の交差領域にメモリセルが配置されている。
【００９８】
アドレスデコーダ１１は、アドレスを入力して選択するアドレスを解析し、解析したアドレスの行成分（行アドレス）をワードドライバ１２に出力し、解析したアドレスの列成分（列アドレス）をカラム選択部１３に出力するように構成されている。
【００９９】
ワードドライバ１２は、アドレスデコーダ１１から行アドレスを入力し、特定のワード線を選択するように構成されており、カラム選択部１３は、アドレスデコーダ１１から列アドレスを入力し、特定のデータ線を選択するように構成されている。
【０１００】
制御回路１４は、メモリセルアレイ１０を構成するメモリセルへの書き込み動作および読み出し動作を制御するように構成されており、ライトアンプ１５は入力データをカラム選択部１３に出力する機能を有している。一方、リードアンプ１６はカラム選択部１３から読み出したデータを入力して増幅した後に出力するように構成されている。
【０１０１】
本実施の形態３におけるメモリモジュールは上記のように構成されており以下にその動作について説明する。まず、書き込み動作について説明する。アドレスデコーダ１１によってアドレスの解析が実施され、解析した結果得られる行アドレスをワードドライバ１２に出力し、列アドレスをカラム選択部１３に出力する。ワードドライバ１２では、入力した行アドレスに基づいて、特定のワード線を選択する。一方、カラム選択部１３では、入力した列アドレスに基づいて、特定のデータ線を選択する。これにより、特定のワード線と特定のデータ線の交差する領域に配置されているメモリセルが選択される。このとき、制御回路１４からの信号によりライトアンプ１５が活性化し、活性化したライトアンプ１５では、入力データを入力した後、この入力データをカラム選択部１３に出力する。カラム選択部１３では、特定のデータ線に対して入力データを出力することにより、選択されているメモリセルに入力データが出力され書き込み動作が行なわれる。
【０１０２】
続いて、読み出し動作について説明する。アドレスデコーダ１１によってアドレスの解析が実施され、解析した結果得られる行アドレスをワードドライバ１２に出力し、列アドレスをカラム選択部１３に出力する。ワードドライバ１２では、入力した行アドレスに基づいて、特定のワード線を選択する。一方、カラム選択部１３では、入力した列アドレスに基づいて、特定のデータ線を選択する。これにより、特定のワード線と特定のデータ線の交差する領域に配置されているメモリセルが選択される。このとき、制御回路１４からの信号によりリードアンプ１６が活性化する。カラム選択部１３では、特定のデータ線から読み出した出力データを活性化したリードアンプ１６に出力する。リードアンプ１６では、入力した出力データを増幅した後、この増幅した出力データを外部に出力する。このようにして、読み出し動作が実施される。
【０１０３】
このように構成されている半導体チップＣＨＰのうち、ＣＰＵ５を構成する論理回路のレイアウト、ＳＲＡＭのメモリセルアレイ１０を構成するレイアウト、および、ＳＲＡＭの周辺回路（アドレスデコーダ１１、ワードドライバ１２、カラム選択部１３、制御回路１４、ライトアンプ１５、リードアンプ１６など）を構成するレイアウトについて説明する。
【０１０４】
図３２は、ＣＰＵ５を構成する論理回路のレイアウトの一例を示す図である。図３２に示すように、ｘ軸方向に延在するようにアクティブ領域Ａｃｔが形成され、このアクティブ領域Ａｃｔと交差するようにゲート電極Ｇがｙ軸方向に延在している。このアクティブ領域Ａｃｔとゲート電極Ｇが平面的に重なる領域にＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）が形成されていることになる。アクティブ領域ＡｃｔはＭＩＳＦＥＴのソース領域やドレイン領域となる領域であり、コンタクトホールＣＮＴ（詳細にはコンタクトホールＣＮＴに導電材料を埋め込んだプラグ）を介して配線と電気的に接続されている。同様に、ゲート電極ＧもコンタクトホールＣＮＴ（詳細にはプラグ）を介して配線と電気的に接続されている。
【０１０５】
続いて、図３３は、ＲＡＭ６（ＳＲＡＭ）のメモリセルアレイ１０を構成するレイアウトの一例を示す図である。図３３に示すように、ｙ軸方向に延在するようにアクティブ領域Ａｃｔが形成され、このアクティブ領域Ａｃｔと交差するようにゲート電極Ｇがｘ軸方向に延在している。このアクティブ領域Ａｃｔとゲート電極Ｇが平面的に重なる領域にＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）が形成されていることになる。アクティブ領域ＡｃｔはＭＩＳＦＥＴのソース領域やドレイン領域となる領域であり、コンタクトホールＣＮＴ（詳細にはコンタクトホールＣＮＴに導電材料を埋め込んだプラグ）を介して配線と電気的に接続されている。同様に、ゲート電極ＧもコンタクトホールＣＮＴ（詳細にはプラグ）を介して配線と電気的に接続されている。さらに、配線のための長方形孔（プラグ）ＯＢＨが設けられている。
【０１０６】
次に、図３４は、ＲＡＭ６（ＳＲＡＭ）の周辺回路を構成するレイアウトの一例を示す図である。図３４に示すように、ｙ軸方向あるいはｘ軸方向に延在するものが混在するようにアクティブ領域Ａｃｔが形成され、このアクティブ領域Ａｃｔ上にゲート電極Ｇが形成されている。このアクティブ領域Ａｃｔとゲート電極Ｇが平面的に重なる領域にＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）が形成されていることになる。アクティブ領域ＡｃｔはＭＩＳＦＥＴのソース領域やドレイン領域となる領域であり、コンタクトホールＣＮＴ（詳細にはコンタクトホールＣＮＴに導電材料を埋め込んだプラグ）を介して配線と電気的に接続されている。同様に、ゲート電極ＧもコンタクトホールＣＮＴ（詳細にはプラグ）を介して配線と電気的に接続されている。
【０１０７】
論理回路のレイアウトを示す図３２、ＳＲＡＭのメモリセルアレイのレイアウトを示す図３３、ＳＲＡＭの周辺回路のレイアウトを示す図３４を見ると、ＳＲＡＭの周辺回路のレイアウトに形成されているコンタクトホールが最も密集していることがわかる。そこで、コンタクトホールが密集しているＳＲＡＭの周辺回路を形成する場合に本発明を適用する。すなわち、ＥＵＶ光を使用し、かつ、マスクにＥＵＶ光を斜入射する露光光学系を使用するリソグラフィ技術を前提として、図３４に示すコンタクトホールパターンの形成に本発明を適用する場合について説明する。
【０１０８】
以下に、本実施の形態３における半導体装置の製造工程を説明するが、使用する図面は基本的に図３４のＡ−Ａ線で切断した断面図を使用する。まず、図３５に示すように、ホウ素（Ｂ）などのｐ型不純物を導入したシリコン単結晶よりなる半導体基板１Ｓを用意する。このとき、半導体基板１Ｓは、略円盤形状をした半導体ウェハの状態になっている。そして、半導体基板１ＳのＭＩＳＦＥＴ形成領域に素子間を分離する素子分離領域ＳＴＩを形成する。素子分離領域ＳＴＩは、素子が互いに干渉しないようにするために設けられる。この素子分離領域ＳＴＩは、例えばＬＯＣＯＳ（local Oxidation of silicon）法やＳＴＩ（shallow trench isolation）法を用いて形成することができる。例えば、ＳＴＩ法では、以下のようにして素子分離領域ＳＴＩを形成している。すなわち、半導体基板１Ｓにフォトリソグラフィ技術およびエッチング技術を使用して素子分離溝を形成する。そして、素子分離溝を埋め込むように半導体基板上に酸化シリコン膜を形成し、その後、化学的機械的研磨法（ＣＭＰ；chemical mechanical polishing）により、半導体基板上に形成された不要な酸化シリコン膜を除去する。これにより、素子分離溝内にだけ酸化シリコン膜を埋め込んだ素子分離領域ＳＴＩを形成することができる。
【０１０９】
次に、素子分離領域ＳＴＩで分離された活性領域に不純物を導入してウェルを形成する。例えば、活性領域のうちｎチャネル型ＭＩＳＦＥＴ形成領域には、ｐ型ウェルＰＷＬを形成する。ｐ型ウェルＰＷＬは、例えばホウ素などのｐ型不純物をイオン注入法により半導体基板に導入することで形成される。
【０１１０】
続いて、ｐ型ウェルＰＷＬの表面領域にチャネル形成用の半導体領域（図示せず）を形成する。このチャネル形成用の半導体領域は、チャネルを形成するしきい値電圧を調整するために形成される。
【０１１１】
次に、図３６に示すように、半導体基板１Ｓ上にゲート絶縁膜ＧＯＸを形成する。ゲート絶縁膜ＧＯＸは、例えば、酸化シリコン膜から形成され、例えば熱酸化法を使用して形成することができる。ただし、ゲート絶縁膜ＧＯＸは、酸化シリコン膜に限定されるものではなく種々変更可能であり、例えば、ゲート絶縁膜ＧＯＸを酸窒化シリコン膜（ＳｉＯＮ）としてもよい。さらに、ゲート絶縁膜ＧＯＸは、例えば酸化シリコン膜より誘電率の高い高誘電率膜から形成してもよい。酸化シリコン膜より誘電率の高い材料を使用することにより、容量が同じでも物理的膜厚を増加させることができる。このように高誘電率膜によれば、容量を同じにしても物理的膜厚を増加させることができるので、リーク電流を低減することができる。
【０１１２】
続いて、ゲート絶縁膜ＧＯＸ上にポリシリコン膜ＰＦを形成する。ポリシリコン膜ＰＦは、例えば、ＣＶＤ法を使用して形成することができる。そして、フォトリソグラフィ技術およびイオン注入法を使用して、ｎチャネル型ＭＩＳＦＥＴ形成領域に形成されているポリシリコン膜ＰＦ中にリンや砒素などのｎ型不純物を導入する。
【０１１３】
次に、図３７に示すように、パターニングしたレジスト膜をマスクにしたエッチングによりポリシリコン膜ＰＦを加工して、ｎチャネル型ＭＩＳＦＥＴ形成領域にゲート電極Ｇを形成する。
【０１１４】
ここで、ｎチャネル型ＭＩＳＦＥＴ形成領域のゲート電極Ｇには、ポリシリコン膜ＰＦ中にｎ型不純物が導入されている。このため、ゲート電極Ｇの仕事関数値をシリコンの伝導帯近傍（４．１５ｅＶ）の値にすることができるので、ｎチャネル型ＭＩＳＦＥＴのしきい値電圧を低減することができる。
【０１１５】
続いて、図３８に示すように、フォトリソグラフィ技術およびイオン注入法を使用することにより、ｎチャネル型ＭＩＳＦＥＴのゲート電極Ｇに整合した浅いｎ型不純物拡散領域ＥＸを形成する。浅いｎ型不純物拡散領域ＥＸは、半導体領域である。
【０１１６】
次に、図３９に示すように、半導体基板１Ｓ上に酸化シリコン膜を形成する。酸化シリコン膜は、例えば、ＣＶＤ法を使用して形成することができる。そして、酸化シリコン膜を異方性エッチングすることにより、サイドウォールＳＷをゲート電極Ｇの側壁に形成する。サイドウォールＳＷは、酸化シリコン膜の単層膜から形成するようにしたが、これに限らず、例えば、窒化シリコン膜と酸化シリコン膜の積層膜からなるサイドウォールＳＷを形成してもよい。
【０１１７】
続いて、フォトリソグラフィ技術およびイオン注入法を使用することにより、ｎチャネル型ＭＩＳＦＥＴ形成領域にサイドウォールＳＷに整合した深いｎ型不純物拡散領域ＮＲを形成する。深いｎ型不純物拡散領域ＮＲは、半導体領域である。この深いｎ型不純物拡散領域ＮＲと浅いｎ型不純物拡散領域ＥＸによってソース領域が形成される。同様に、深いｎ型不純物拡散領域ＮＲと浅いｎ型不純物拡散領域ＥＸによってドレイン領域が形成される。このようにソース領域とドレイン領域を浅いｎ型不純物拡散領域ＥＸと深いｎ型不純物拡散領域ＮＲで形成することにより、ソース領域およびドレイン領域をＬＤＤ（Lightly Doped Drain）構造とすることができる。
【０１１８】
このようにして、深いｎ型不純物拡散領域ＮＲを形成した後、１０００℃程度の熱処理を行なう。これにより、導入した不純物の活性化が行なわれる。
【０１１９】
その後、半導体基板１Ｓ上にコバルト膜を形成する。このとき、ゲート電極Ｇに直接接するようにコバルト膜が形成される。同様に、深いｎ型不純物拡散領域ＮＲにもコバルト膜が直接接する。
【０１２０】
コバルト膜は、例えば、スパッタリング法を使用して形成することができる。そして、コバルト膜を形成した後、熱処理を施すことにより、ゲート電極Ｇを構成するポリシリコン膜ＰＦとコバルト膜を反応させて、コバルトシリサイド膜ＣＳを形成する。これにより、ゲート電極Ｇはポリシリコン膜ＰＦとコバルトシリサイド膜ＣＳの積層構造となる。コバルトシリサイド膜ＣＳは、ゲート電極Ｇの低抵抗化のために形成される。同様に、上述した熱処理により、深いｎ型不純物拡散領域ＮＲの表面においてもシリコンとコバルト膜が反応してコバルトシリサイド膜ＣＳが形成される。このため、深いｎ型不純物拡散領域ＮＲにおいても低抵抗化を図ることができる。
【０１２１】
そして、未反応のコバルト膜は、半導体基板１Ｓ上から除去される。なお、本実施の形態３では、コバルトシリサイド膜ＣＳを形成するように構成しているが、例えば、コバルトシリサイド膜ＣＳに代えてニッケルシリサイド膜やチタンシリサイド膜を形成するようにしてもよい。
【０１２２】
次に、図４０に示すように、半導体基板１Ｓの主面上に層間絶縁膜ＩＬとなる窒化シリコン膜２０および酸化シリコン膜２１を形成する。この窒化シリコン膜２０は、例えば、ＣＶＤ法を使用して形成することができる。そして、酸化シリコン膜２１は、例えばＴＥＯＳ（tetra ethyl ortho silicate）を原料としたＣＶＤ法を使用して形成することができる。その後、酸化シリコン膜２１の表面を、例えばＣＭＰ（Chemical  Mechanical  Polishing）法を使用して平坦化する。
【０１２３】
続いて、図４１に示すように、層間絶縁膜（下地膜）ＩＬ上にレジスト膜ＦＲを形成する。その後、本実施の形態３におけるリソグラフィ技術を適用する。すなわち、ＥＵＶ光を使用し、かつ、マスクにＥＵＶ光を斜入射する露光光学系を使用するリソグラフィ技術を前提として、図３４に示すコンタクトホールパターンの形成に本発明を適用する。
【０１２４】
図４２は、図３４に示すコンタクトホールを形成するための従来のマスクＭ１を示す図である。図４２に示すように、従来のマスクＭ１は、多層膜ＭＬＦ上に形成した吸収体ＡＢＳに多数のコンタクトホールパターンが形成されている。これらのコンタクトホールパターンは、場所や方向によって様々な密度で分布している。このマスクＭ１は、前記実施の形態２の図２７（ａ）に示す比較例１に対応したマスクである。したがって、前記実施の形態２でも説明したように、高密度なコンタクトホールパターンに対する投影像のコントラストが低下し、解像性能が低下する。この結果、半導体基板１Ｓ（レジスト膜ＦＲ）に転写される転写パターンの寸法精度が低下することになる。
【０１２５】
そこで、本実施の形態３では、図４３に示す本発明のマスクＭ２に置き換える。すなわち、図４３は、本実施の形態３におけるマスクＭ２を示す図である。図４３に示すように、このマスクＭ２は、隣接するコンタクトホール間の距離が短い高密度のコンタクトホールパターンの形成に、段差部ＤＬによる位相シフトパターンを設けている。具体的には、吸収体ＡＢＳの中にコンタクトホールパターンを設けるとともに、コンタクトホールが密集する領域については、位相差を与えるための段差部ＤＬを設けている。この段差部ＤＬの輪郭線に沿って暗部が投影されるので、隣接するコンタクトホールパターン間に必ずしも吸収体ＡＢＳを配置する必要はない。この結果、例えば、８個のコンタクトホールパターンを密に並べる箇所を１個の開口パターンで置き換えることができる。同様に、例えば、２個のコンタクトホールパターンを１個の開口パターンで置き換えることができる。このように、本実施の形態３によれば、吸収体ＡＢＳに形成した開口部が一方向に長い開口部であっても、段差部ＤＬによる位相シフトパターンを設けることにより、密に隣接する多数のコンタクトホールパターンを形成することができる。
【０１２６】
段差部ＤＬの輪郭線は閉じた図形であり、本来その閉じた輪郭線の全体に沿って暗部が投影される。しかし、本実施の形態３では、図４３に示すように、コンタクトホールパターンを形成する段差以外の段差は、吸収体ＡＢＳに被覆されているので、被覆されている不要な段差からは暗部が投影されない。さらに、本実施の形態３では、転写すべきコンタクトホールの配列や密度に応じて、位相差を与えるための段差部ＤＬの配置や輪郭を設計し、適宜配置している。
【０１２７】
このようなマスクＭ２において、吸収体ＡＢＳと段差部ＤＬを形成し、かつ、入射光の方向余弦成分のうちマスク面内に射影される射影成分（図４３の矢印の方向）を段差部ＤＬの延在方向とほぼ直交させるように構成することにより、マスクの全体領域で吸収体ＡＢＳに起因した影領域の発生を抑制することができる。つまり、本実施の形態３における技術的思想の特徴は、入射光の射影方向と交差する方向に延在する暗部を吸収体ＡＢＳではなく段差部ＤＬにより形成することにある。高さの高い吸収体ＡＢＳではなく、高さをほとんど無視できる段差部ＤＬで置き換えることにより、影領域の発生を抑制することができるのである。この結果、ＥＵＶ光を使用し、かつ、マスクにＥＵＶ光を斜入射する露光光学系を使用するリソグラフィ技術において、投影像のコントラストを向上できる結果、最大の解像性能を得ることができる（前記実施の形態２の図２９（ｃ）参照）。したがって、半導体基板（レジスト膜）に転写される転写パターンの寸法精度を向上させることができる。
【０１２８】
このような露光方法を実施した後、現像処理を施す。これにより、図４４に示すように、レジスト膜ＦＲがパターニングされる。そして、図４５に示すように、パターニングしたレジスト膜ＦＲをマスクにしたエッチングにより、コンタクトホールＣＮＴを形成する。具体的には、パターニングしたレジスト膜ＦＲをマスクにして下地膜となる層間絶縁膜ＩＬをエッチングすることにより、層間絶縁膜ＩＬを貫通し、かつ、ソース領域およびドレイン領域に達するコンタクトホールＣＮＴを形成する。
【０１２９】
続いて、図４６に示すように、パターニングしたレジスト膜ＦＲを除去する。そして、図４７に示すように、コンタクトホールＣＮＴの底面および内壁を含む酸化シリコン膜２１上にチタン／窒化チタン膜を形成する。チタン／窒化チタン膜は、チタン膜と窒化チタン膜の積層膜から構成され、例えばスパッタリング法を使用することにより形成することができる。このチタン／窒化チタン膜は、例えば、後の工程で埋め込む膜の材料であるタングステンがシリコン中へ拡散するのを防止する、いわゆるバリア性を有する。
【０１３０】
続いて、コンタクトホールＣＮＴを埋め込むように、半導体基板１Ｓの主面の全面にタングステン膜を形成する。このタングステン膜は、例えばＣＶＤ法を使用して形成することができる。そして、酸化シリコン膜２１上に形成された不要なチタン／窒化チタン膜およびタングステン膜を例えばＣＭＰ法を使用して除去することにより、プラグＰＬＧを形成することができる。
【０１３１】
その後、層間絶縁膜ＩＬおよびプラグＰＬＧ上にチタン／窒化チタン膜、銅を含有するアルミニウム膜、チタン／窒化チタン膜を順次、形成する。これらの膜は、例えばスパッタリング法を使用することにより形成することができる。続いて、フォトリソグラフィ技術およびエッチング技術を使用することにより、これらの膜のパターニングを行い、配線Ｌ１を形成する。さらに、配線Ｌ１の上層に多層配線を形成するが、ここでの説明は省略する。このようにして、最終的に本実施の形態３における半導体装置を形成することができる。
【０１３２】
以上のように、本実施の形態３におけるパターン形成方法を採用すれば、配置や密度の異なる多数のホールパターンを同時に、かつ、精度良く転写することができる。すなわち、信頼性の高いマスクを用いたパターン転写を行なうことができるので、製造した半導体装置の性能や信頼性および歩留まりを向上させることが可能となる。この結果、半導体装置のコスト低減にも寄与することになる。
【０１３３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１３４】
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
【図面の簡単な説明】
【０１３５】
【図１】ＥＵＶ光を使用した露光光学系を示す構成図である。
【図２】マスクの平面構成を示す図である。
【図３】図２に示すマスクのデバイスパターンエリアでの一断面を示す断面図である。
【図４】紙面の垂直方向にライン形状の吸収体が形成され、かつ、特定方向から入射光がマスクに入射し、反射光が反射する場合を示す図である。
【図５】ライン形状の吸収体が第１方向に延在し、ＥＵＶ光が第１方向の上方から斜めにマスクへ入射する場合を示す図である。
【図６】本発明の実施の形態１におけるマスクの構成を示す図である。
【図７】吸収体による吸収と多層膜による反射で生じるパターンを示す図である。
【図８】段差部によるパターンを示す図である。
【図９】マスクの平面を示す図である。
【図１０】マスクに入射する入射光の方向を示す図である。
【図１１】実施の形態１におけるマスクの平面構成を示す図である。
【図１２】アライメントマークを拡大して示す図である。
【図１３】図１２のＡ−Ａ線で切断した断面図である。
【図１４】実施の形態１におけるマスクの製造工程を示す斜視図である。
【図１５】図１４に続くマスクの製造工程を示す斜視図である。
【図１６】図１５に続くマスクの製造工程を示す斜視図である。
【図１７】図１６に続くマスクの製造工程を示す斜視図である。
【図１８】実施の形態１におけるマスクの製造工程の流れを示すフローチャートである。
【図１９】実施の形態１におけるマスクに段差部を形成する工程を示す断面図である。
【図２０】図１９に続くマスクに段差部を形成する工程を示す断面図である。
【図２１】図２０に続くマスクに段差部を形成する工程を示す断面図である。
【図２２】図２１に続くマスクに段差部を形成する工程を示す断面図である。
【図２３】図２２に続くマスクに段差部を形成する工程を示す断面図である。
【図２４】実施の形態１におけるマスクに段差部を形成する工程を示す断面図である。
【図２５】図２４に続くマスクに段差部を形成する工程を示す断面図である。
【図２６】図２５に続くマスクに段差部を形成する工程を示す断面図である。
【図２７】実施の形態２において、高密度のホールパターンを形成するために使用されるマスクの一部と、露光光のマスク面内の入射方向とを示す図であり、（ａ）は比較例１のマスク構造、（ｂ）は比較例２のマスク構造、（ｃ）は本発明例のマスク構造を示す図である。
【図２８】有効光源の形状を示す図であり、（ａ）は４極照明、（ｂ）は２極照明を示す図である。
【図２９】（ａ）〜（ｃ）は、それぞれ図２７（ａ）〜（ｃ）に示すマスクパターンと図２８（ａ）、（ｂ）に示す照明光源を用いて得られた高密度のホールパターンの投影像における光強度分布を示す図である。
【図３０】実施の形態３における半導体チップの全体の概略レイアウト構成を示す図である。
【図３１】実施の形態３におけるメモリモジュールの構成を示す図である。
【図３２】ＣＰＵを構成する論理回路のレイアウトの一例を示す図である。
【図３３】ＲＡＭのメモリセルアレイを構成するレイアウトの一例を示す図である。
【図３４】ＲＡＭの周辺回路を構成するレイアウトの一例を示す図である。
【図３５】実施の形態３における半導体装置の製造工程を示す断面図である。
【図３６】図３５に続く半導体装置の製造工程を示す断面図である。
【図３７】図３６に続く半導体装置の製造工程を示す断面図である。
【図３８】図３７に続く半導体装置の製造工程を示す断面図である。
【図３９】図３８に続く半導体装置の製造工程を示す断面図である。
【図４０】図３９に続く半導体装置の製造工程を示す断面図である。
【図４１】図４０に続く半導体装置の製造工程を示す断面図である。
【図４２】コンタクトホールを形成するための従来のマスクを示す図である。
【図４３】実施の形態３におけるマスクを示す図である。
【図４４】図４１に続く半導体装置の製造工程を示す断面図である。
【図４５】図４４に続く半導体装置の製造工程を示す断面図である。
【図４６】図４５に続く半導体装置の製造工程を示す断面図である。
【図４７】図４６に続く半導体装置の製造工程を示す断面図である。
【符号の説明】
【０１３６】
１  入出力回路
１Ｓ  半導体基板
２  内部回路領域
３  リード・オンリ・メモリ
４  クロック・パルス・ジェネレータ
５  中央演算処理装置
６  ランダム・アクセス・メモリ
７  ボンディングパッド・入出力回路領域
８  ボンディングパッド
１０  メモリセルアレイ
１１  アドレスデコーダ
１２  ワードドライバ
１３  カラム選択部
１４  制御回路
１５  ライトアンプ
１６  リードアンプ
２０  窒化シリコン膜
２１  酸化シリコン膜
ＡＢＳ  吸収体
Ａｃｔ  アクティブ領域
ＢＵＦ  バッファ層
ＣＡＰ  キャッピング層
ＣＦ  導体膜
ＣＨＰ  半導体チップ
ＣＮＴ  コンタクトホール
ＣＳ  コバルトシリサイド膜
ＤＬ  段差部
ＥＸ  浅いｎ型不純物拡散領域
ＦＲ  レジスト膜
ＦＲ１  レジスト膜
ＦＲ２  レジスト膜
Ｇ  ゲート電極
ＧＯＸ  ゲート絶縁膜
ＩＬ  層間絶縁膜
ＩＬ０  入射光
ＩＬ１  入射光
ＩＬ２  入射光
Ｌ１  配線
ＬＩ１  光強度分布
ＬＩ２  光強度分布
ＬＩ３  光強度分布
ＬＯＳ１  照明光学系
ＬＯＳ２  結像光学系
ＬＳ  光源
ＬＳ１  光源
ＬＳ２  光源
ＬＳ３  光源
ＬＳ４  光源
Ｍ  マスク
ＭＡ  アライメントマーク
ＭＤＥ  デバイスパターンエリア
ＭＧ  溝
ＭＬＦ  多層膜
ＭＲ１  領域
ＭＲ２  領域
ＭＲ３  領域
ＭＳ  マスク基板
Ｍ１  マスク
Ｍ２  マスク
ＮＲ  深いｎ型不純物拡散領域
ＯＢＨ  長方形孔
ＰＦ  ポリシリコン膜
ＰＬＧ  プラグ
ＰＷＬ  ｐ型ウェル
ＲＬ１  反射光
ＲＬ２  反射光
Ｒ１  第１領域
Ｒ２  第２領域
ＳＨＷ  影領域
ＳＴ  ステージ
ＳＴＩ  素子分離領域
ＳＷ  サイドウォール
ＴＦ  薄膜
【図１】
2010087194.tif 000003
【図２】
2010087194.tif 000004
【図３】
2010087194.tif 000005
【図４】
2010087194.tif 000006
【図５】
2010087194.tif 000007
【図６】
2010087194.tif 000008
【図９】
2010087194.tif 000009
【図１０】
2010087194.tif 000010
【図１１】
2010087194.tif 000011
【図１２】
2010087194.tif 000012
【図１３】
2010087194.tif 000013
【図１４】
2010087194.tif 000014
【図１５】
2010087194.tif 000015
【図１６】
2010087194.tif 000016
【図１７】
2010087194.tif 000017
【図１８】
2010087194.tif 000018
【図１９】
2010087194.tif 000019
【図２０】
2010087194.tif 000020
【図２１】
2010087194.tif 000021
【図２２】
2010087194.tif 000022
【図２３】
2010087194.tif 000023
【図２４】
2010087194.tif 000024
【図２５】
2010087194.tif 000025
【図２６】
2010087194.tif 000026
【図２７】
2010087194.tif 000027
【図２８】
2010087194.tif 000028
【図２９】
2010087194.tif 000029
【図３０】
2010087194.tif 000030
【図３１】
2010087194.tif 000031
【図３２】
2010087194.tif 000032
【図３３】
2010087194.tif 000033
【図３４】
2010087194.tif 000034
【図３５】
2010087194.tif 000035
【図３６】
2010087194.tif 000036
【図３７】
2010087194.tif 000037
【図３８】
2010087194.tif 000038
【図３９】
2010087194.tif 000039
【図４０】
2010087194.tif 000040
【図４１】
2010087194.tif 000041
【図４２】
2010087194.tif 000042
【図４３】
2010087194.tif 000043
【図４４】
2010087194.tif 000044
【図４５】
2010087194.tif 000045
【図４６】
2010087194.tif 000046
【図４７】
2010087194.tif 000047
【図７】
2010087194.tif 000048
【図８】
2010087194.tif 000049