(57)【要約】【課題】例えば液晶装置等の電気光学装置などに用いる薄膜トランジスタとその製造方法および電気光学装置とその製造方法ならびに電子機器に係り、上記トランジスタのリーク電流を充分に低減できると共に、充分なオン電流を確保できるようにする。【解決手段】半導体層３と、前記半導体層３に絶縁膜４を介して設けられたゲート電極５とを備えた薄膜トランジスタ１であって、前記半導体層３は、前記ゲート電極５と重なる領域において、チャネル領域３０と、前記チャネル領域３０よりも不純物濃度の大きい高濃度不純物領域３１ａ、３５を有することを特徴とする。【選択図】  図１
2010062173.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、前記半導体層に絶縁膜を介して設けられたゲート電極とを備えた薄膜トランジスタであって、
前記半導体層は、前記ゲート電極と重なる領域において、チャネル領域と、前記チャネル領域よりも不純物濃度の大きい高濃度不純物領域とを有することを特徴とする薄膜トランジスタ。
【請求項２】
前記半導体層の前記ゲート電極と重なる領域におけるチャネル長方向の少なくともいずれか一方の端部に前記高濃度不純物領域を有することを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記半導体層の前記ゲート電極と重なる領域におけるチャネル幅方向両端部に前記高濃度不純物領域を有することを特徴とする請求項１または２に記載の薄膜トランジスタ。
【請求項４】
前記チャネル領域と前記高濃度不純物領域とで、シート抵抗が異なることを特徴とする請求項１〜３のいずれかに記載の薄膜トランジスタ。
【請求項５】
前記チャネル領域よりも前記高濃度不純物領域の方がシート抵抗が低いことを特徴とする請求項４に記載の薄膜トランジスタ。
【請求項６】
半導体層と、前記半導体層に絶縁膜を介して設けられたゲート電極とを備えた薄膜トランジスタの製造方法であって、
基板上に前記半導体層を形成する工程と、
前記半導体層上に前記絶縁膜を形成する工程と、
前記半導体層の前記絶縁膜上に前記ゲート電極と重なる領域に第１導電型の不純物を導入する工程と、
前記半導体層の前記第１導電型の不純物を導入した領域を含むそれよりも広い領域に、前記第１導電型の不純物と逆導電型の第２導電型の不純物を導入する工程と、
前記絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極と重なる領域を除く前記半導体層全域に前記第１導電型の不純物と同型の不純物を導入する工程と、
を少なくとも有することを特徴とする薄膜トランジスタの製造方法。
【請求項７】
請求項１〜５のいずれかに記載の薄膜トランジスタを画素用または駆動回路用のスイッチング素子として用いたことを特徴とする電気光学装置。
【請求項８】
走査線とデータ線との交差部に対応して前記薄膜トランジスタと画素電極とを設け、前記薄膜トランジスタのゲート電極を前記走査線に電気的に接続するか若しくはゲート電極が前記走査線を兼ねる構成とし、前記薄膜トランジスタの半導体層における前記チャネル領域の両側に形成される領域の一方を前記データ線に、他方を前記画素電極にそれぞれ電気的に接続し、前記画素電極に接続される側の領域の配線抵抗が、前記データ線に接続される側の領域の配線抵抗よりも高くなるようにしたことを特徴とする請求項７に記載の電気光学装置。
【請求項９】
請求項１〜５のいずれかに記載の薄膜トランジスタを画素用または駆動回路用のスイッチング素子として用いた電気光学装置の製造方法であって、
前記電気光学装置の製造工程中に請求項６に記載の薄膜トランジスタの製造工程を含むことを特徴とする電気光学装置の製造方法。
【請求項１０】
請求項７または８に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置などに用いる薄膜トランジスタとその製造方法および電気光学装置とその製造方法ならびに電子機器に関する。
【背景技術】
【０００２】
従来、液晶装置等の電気光学装置、例えばアクティブマトリクス型の液晶ディスプレイにおいて、画素用もしくは駆動回路用のスイッチング素子として薄膜トランジスタが用いられている。例えば画素用のトランジスタは、画素電極に供給される画像信号をオン・オフ制御するもので、このような薄膜トランジスタとして、半導体層上に絶縁膜を介してゲート電極を形成し、そのゲート電極の直下の半導体層をチャネル領域とし、その両側の半導体層をそれぞれソース領域およびドレイン領域としたものは知られている。
【０００３】
このような薄膜トランジスタは、一旦画素電極に画像信号を供給した後は次の画像信号が供給されるまでの間(すなわち１フレーム内)は、画像信号を保持する必要があるため、オフ電流（Ｉｏｆｆ）、すなわちリーク電流が少ないことが要求される。また上記画素電極に画像信号を供給する際には、充分なオン電流（Ｉｏｎ）の確保が必要で、特に最近の画素数の増加すなわち高精細化に伴い、より短時間で画像信号を供給する必要がある。
【０００４】
そこで、上記のような要求に応えるべく、リーク電流を低減する構造として、上記チャネル領域と、その両側のソース領域およびドレイン領域との間に、それらの領域よりも不純物の含有濃度が少ない低濃度不純物領域を介在させた、いわゆるＬＤＤ（Light Doped Drain）構造の薄膜トランジスタが提案されている（例えば下記特許文献１参照）。
【０００５】
【特許文献１】特開２００２−１９０５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１１は上記のようなＬＤＤ構造の薄膜トランジスタの一例を示すもので、同図（ａ）は平面図、（ｂ）は（ａ）におけるｂ−ｂ線に沿うチャネル長方向の断面図、同図（ｃ）は（ａ）におけるｃ−ｃ線に沿うチャネル幅方向の断面図である。図示例の薄膜トランジスタ１は、石英やガラスもしくはシリコン等よりなる不図示の基板上に、ポリシリコン等よりなる半導体層３を形成し、その上に酸化シリコン等よりなる絶縁層４を介して低抵抗ポリシリコン等よりなるゲート電極５が設けられている。このゲート電極５の直下の上記半導体層３にはチャネル領域３０が設けられ、その両側の半導体層３には、それぞれＬＤＤ領域３２を介してソース領域３３とドレイン領域３４とが設けられている。
【０００７】
上記各領域３０〜３４は、上記半導体層３に所定の導電性不純物をイオン注入等により導入（ドープ）して形成するもので、例えばＮチャネル型トランジスタにあっては、一般に、そのＮ型を第１導電型として、それと逆導電型（異型）のＰ型の不純物をチャネル領域３０に導入し、ＬＤＤ領域３２には低濃度のＮ型の不純物を、またソース領域３３とドレイン領域３４にはそれぞれ高濃度のＮ型の不純物を導入する。なお、Ｐチャネル型トランジスタにあっては、それぞれ上記と逆導電型の不純物が導入される。また上記いずれの場合にもチャネル領域３０にＮ型とＰ型の不純物を導入したり、不純物を全く導入しない場合もある。
【０００８】
しかし、上記のような構成の薄膜トランジスタにおいても、必ずしも充分に高いオン電流を確保すると同時に、リーク電流を充分に低減するのは困難である等の問題があった。その理由は以下による。即ち、上記のような薄膜トランジスタのオン電流は、ソース領域とドレイン領域のシート抵抗と、ポリシリコン等よりなる半導体層のバルク比抵抗で決まる。またソース領域とドレイン領域のリークは、ＰＮ接合部の結晶欠陥量（イオン注入のエネルギーや注入量と、そのときの格子欠陥の修復、回復度合など）と電界強度（半導体層中の不純物濃度、チャネル領域、ソースおよびドレイン領域）に関係する。そこで、ＰＮ接合部の不純物を下げるには、チャネル領域とソースおよびドレイン領域との間に設けられるＬＤＤ領域（Ｎ−領域）でのチャネルドープ（ＣＤ）量を少なくする必要があるが、現状では１０〜７０％くらい含まれて、ソースおよびドレイン領域のドーズ量を余分（必要量の約２倍以上）に注入しており、チャネルドープの注入領域全面に導入するのが現状である。そのため、不純物濃度が高い割りにシート抵抗が高くなり、オン電流が低下したり、また、不純物注入の際にＬＤＤ領域に欠陥を生じるため、リーク電流が増大する等の不具合がある。
【０００９】
また上記のような薄膜トランジスタでは、半導体層の端面は通常エッチングで境界を作り、その上にゲート電極が覆う構造を採っている。そのゲート電極が覆った半導体層の端面（図１１（ａ）において一点鎖線で囲んだ領域付近）は、エッチングダメージの入った領域となり、注入されたチャネルドープの働きが他の領域の半導体層とは異なってしまう。そのため、上記端面部分の閾値電圧が上記以外の半導体層の閾値より小さくなり、二種類のトランジスタが形成されてしまう。その結果、図１２に示すようにトランジスタの伝達特性おいて図中に一点鎖線で囲ったようにオン電流が低下してしまう、いわゆる「キンク」や「ハンプ」と称する問題（以下、本書では「ハンプ」と総称する）が発生する。
【００１０】
本発明は上記の問題点に鑑みて提案されたもので、リーク電流を充分に低減できると共に、充分なオン電流を確保することのできる薄膜トランジスタおよびその製造方法ならびに電気光学装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために本発明による薄膜トランジスタとその製造方法および電気光学装置とその製造方法ならびに電子機器は以下の構成としたものである。すなわち、本発明による薄膜トランジスタは、半導体層と、前記半導体層に絶縁膜を介して設けられたゲート電極とを備えた薄膜トランジスタであって、前記半導体層は、前記ゲート電極と重なる領域においてチャネル領域と、前記チャネル領域よりも不純物濃度の大きい高濃度不純物領域とを有することを特徴とする。
【００１２】
具体的には、例えば前記半導体層の前記ゲート電極と重なる領域におけるチャネル長方向の少なくともいずれか一方の端部に前記高濃度不純物領域を有する構成とする。または、それとは別に、もしくはそれと共に、前記半導体層の前記ゲート電極と重なる領域におけるチャネル幅方向両端部に前記高濃度不純物領域を有する構成とするものである。
【００１３】
上記のように構成された本発明による薄膜トランジスタによれば、以下のような作用効果が得られる。すなわち、ＰＮ接合部の不純物を下げるには  前述のようにソースおよびドレイン領域（Ｎ−領域）でのチャネルドープ（ＣＤ）量を少なくする必要があるが、現状では３５〜７０％くらい含まれて、チャネルドーズ量を余分（必要量の約２倍以上）に注入しており、チャネルドープの注入領域全面に導入するのが現状であったが、本発明においては、特にチャネル長方向においてチャネル領域でのチャネルドープ領域を限定することで  余分な撃ち返しを行なわないで済むことになり、チャネル領域の一部分のシート抵抗を下げても特性を確保し、オン電流の低下抑制や、またＬＤＤ領域の欠陥に起因するリーク電流の低減に寄与させることが可能となる。
【００１４】
また前記のような構成を薄膜トランジスタのチャネル幅方向に適用する、すなわち半導体層のゲート電極と重なる領域におけるチャネル幅方向両端部に高濃度不純物領域を有する構成とすると、半導体層端面部のＮＣＤ用イオン濃度すなわち第２導電型不純物の濃度が濃く、上記端部以外の平面部の濃度が薄くなって、半導体層端面が先に閥値を超えるのを抑制して、前記従来のような、二種類のトランジスタが形成されてオン電流が低下したり、前記のいわゆるハンプが生じるのを良好に防止することが可能となる。
【００１５】
なお、前記チャネル領域と高濃度不純物領域とで、不純物の注入量の違いによるシート抵抗差が存在するようにするとよく、特に、前記チャネル領域よりも前記高濃度不純物領域の方がシート抵抗が低くなるようにするとよい。このようにすると、オン電流が高くしてリーク電流が少ない安定性および性能のよい薄膜トランジスタが得られる。また、薄膜トランジスタのスレッショールド電圧Ｖｔｈが高くなる。
【００１６】
また本発明による薄膜トランジスタの製造方法は、
半導体層と、前記半導体層に絶縁膜を介して設けられたゲート電極とを備えた薄膜トランジスタの製造方法であって、
基板上に前記半導体層を形成する工程と、
前記半導体層上に前記絶縁膜を形成する工程と、
前記半導体層の前記絶縁膜上に後工程で形成される前記ゲート電極と重なる領域に第１導電型の不純物を導入する工程と、
前記半導体層の前記第１導電型の不純物を導入した領域を含むそれよりも広い領域に、前記第１導電型の不純物と逆導電型の第２導電型の不純物を導入する工程と、
前記絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極と重なる領域を除く前記半導体層全域に前記第１導電型の不純物と同型の不純物を導入する工程と、
を少なくとも有することを特徴とする。
【００１７】
上記のようなプロセスに従って薄膜トランジスタを製造することで、前記のようなオン電流が高くしてリーク電流の少ない安定性および性能のよい薄膜トランジスタを簡単・安価に製造することが可能となる。
【００１８】
また本発明による電気光学装置は、上記のように構成した薄膜トランジスタを画素用または駆動回路用のスイッチング素子として用いたことを特徴とする。
【００１９】
上記のような薄膜トランジスタを画素用または駆動回路用のスイッチング素子として用いることで、画像表示等を良好に行うことが可能となり、表示性能および安定性のよい電気光学装置を提供することが可能となる。
【００２０】
具体的には、例えば上記のような薄膜トランジスタを画素用のスイッチング素子として用いる場合には、走査線とデータ線との交差部に対応して前記薄膜トランジスタと画素電極とを設け、前記薄膜トランジスタのゲート電極を前記走査線に電気的に接続するか若しくはゲート電極が前記走査線を兼ねる構成とし、前記薄膜トランジスタの半導体層における前記チャネル領域の両側に形成される領域の一方を前記データ線に、他方を前記画素電極にそれぞれ電気的に接続する。この場合、前記画素電極に接続される側の領域の配線抵抗が、前記データ線に接続される側の領域の配線抵抗よりも高くなるようにするとよく、そのように構成すると、画素電極からのリーク電流を低減することができる。
【００２１】
さらに本発明による電気光学装置の製造方法は、前記のような薄膜トランジスタを画素用または駆動回路用のスイッチング素子として用いた電気光学装置の製造方法であって、  前記電気光学装置の製造工程中に前記のような薄膜トランジスタの製造工程を含むことを特徴とする。
【００２２】
前記のような薄膜トランジスタの製造工程を、電気光学装置の製造工程中に含めることで、前記のようなオン電流が高くしてリーク電流の少ない安定性および性能のよい薄膜トランジスタを画素用または駆動回路用のスイッチング素子として用いた電気光学装置を容易・安価に製造することが可能となる。
【００２３】
また本発明による電子機器は、前記のような電気光学装置を備えたことを特徴とする。それによって、前記のような性能のよい電気光学装置を備えた電子機器を提供することが可能となる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明による薄膜トランジスタおよびその製造方法ならびに電気光学装置およびその製造方法を図に示す実施形態に基づいて具体的に説明する。
【００２５】
〔薄膜トランジスタ〕
図１は本発明による薄膜トランジスタの一実施形態を示すもので、同図（ａ）は平面図、（ｂ）は（ａ）におけるｂ−ｂ線に沿うチャネル長方向の断面図、同図（ｃ）は（ａ）におけるｃ−ｃ線に沿うチャネル幅方向の断面図であり、前記図１１の従来例と同様の機能を有する部材には同一の符号を付して説明する。
【００２６】
本実施形態の薄膜トランジスタ（ＴＦＴ）１は、前記従来例と同様に石英やガラスもしくはシリコン等よりなる不図示の基板上に、ポリシリコン等よりなる半導体層３を形成し、その上に酸化シリコン等よりなる絶縁層４を介して低抵抗ポリシリコン等よりなるゲート電極５を設けた構成である。
【００２７】
上記半導体層３は、上記ゲート電極５と重なる領域においてチャネル領域３０と、そのチャネル領域３０よりも不純物濃度の大きい高濃度不純物領域３１ａとを有するようにしたもので、本実施形態においてはチャネル長方向（図１（ｂ）で左右方向）およびチャネル幅方向（図１（ｃ）で左右方向）において、それぞれ上記ゲート電極５よりも内側にチャネル領域３０を設けると共に、そのチャネル領域３０のそれぞれ両側に高濃度不純物領域３１ａ，３５を設けたものである。
【００２８】
その高濃度不純物領域３１ａ，３５は、上記チャネル領域３０に通常導入される不純物の導入量が実質的にチャネル領域３０よりも高濃度であればよく、例えばＮチャネル型トランジスタにあっては、そのＮ型を第１導電型として、それと逆導電型の第２導電型であるＰ型の不純物が上記チャネル領域３０に導入されるが、その不純物と同一の第２導電型の不純物のみをチャネル領域３０よりも第２導電型の高濃度不純物領域３１ａに多く導入するか、或いは第１導電型の不純物と第２導電型の不純物の両方を導入して第２導電型の不純物のドーズ量から第１導電型の不純物のドーズ量を引いたドーズ量がチャネル領域３０よりも第２導電型の高濃度不純物領域３１ａの方が多くなるようにしてもよい。なお、Ｐチャネル型トランジスタにあっては、第１導電型をＰ型、第２導電型をＮ型として上記と同様に構成すればよい。
【００２９】
本実施形態においてはＮチャネル型トランジスタに適用したもので、上記チャネル領域３０には、第１導電型としてＮ型の不純物であるリンと、それよりも導入量（ドープ量）を多くして第２導電型としてＰ型の不純物であるボロンとを導入し、第２導電型の高濃度不純物領域３１ａには、上記第１導電型の不純物は導入することなく、第２導電型としてＰ型の不純物であるボロンのみを上記チャネル領域３０と同量導入したものである。
【００３０】
なお、上記図１（ｂ）のチャネル長方向において、上記両第２導電型の高濃度不純物領域３１ａの半導体層３の両端部には、それぞれ第１導電型としてＮ型の不純物であるリンを高濃度に導入したソース領域３３とドレイン領域３４とが設けられ、その各ソース領域３３とドレイン領域３４のチャネル領域３０側には、それぞれ上記ソース領域３３およびドレイン領域３４と同様に第１導電型であるＮ型の不純物としてリンを、上記ソース領域３３およびドレイン領域３４よりも低濃度に導入したＬＤＤ領域３２が設けられている。
【００３１】
さらに上記各ＬＤＤ領域３２とチャネル領域３０との間には、前記の第２導電型の高濃度不純物領域３１ａと、その外側に、第１導電型と第２導電型の不純物を導入した両導電型不純物領域３１ｂが設けられている。その両導電型不純物領域３１ｂは、本実施形態においては上記第２導電型の高濃度不純物領域３１ａに導入した第２導電型の不純物と同じものが同量と、上記ＬＤＤ領域３２に導入した第１導電型の不純物と同じものが同量導入されている。その両導電型不純物領域３１ｂは、第１導電型の不純物としては、それとは逆導電型の上記第２導電型の不純物によって希釈化され、上記ＬＤＤ領域３２よりも第１導電型の不純物が少ない第１導電型の領域として機能し、上記ＬＤＤ領域３２と合わせて２段階のＬＤＤ領域３２、３１ｂを設けた場合と同様の機能を持たせることができる。なお、上記の両導電型不純物領域３１ｂは必ずしも設けなくてもよく、また上記ＬＤＤ領域３２も場合によっては省略することもできる。
【００３２】
また上記実施形態は、図１（ｂ）のチャネル長方向における半導体層３のゲート電極５と重なる領域において、ゲート電極５の端部よりも内側に対応する位置からゲート電極５の端部に対応する位置までを第２導電型の高濃度不純物領域３１ａとしたが、その範囲は適宜であり、少なくともゲート電極５の端部に対応する位置よりも内側でチャネル領域３０よりも外側であればよい。また上記実施形態は、第２導電型の高濃度不純物領域３１ａをチャネル領域３０の両側に設けたが、いずれか一方、例えば図２に示すようにドレイン領域３４側にのみ設けるようにしてもよい。
【００３３】
上記のように本発明による薄膜トランジスタは、半導体層３に、ゲート電極５と重なる領域においてチャネル領域３０と、そのチャネル領域３０よりも第２導電型の不純物の濃度の大きい第２導電型の高濃度不純物領域３１ａとを有する構成としたから、前述のようにチャネル領域でのチャネルドープ領域を限定することで  余分な撃ち返しを行なわないで済むことになり、チャネル領域の一部分のシート抵抗を下げても特性を確保し、オン電流の低下抑制や、リーク電流の低減に寄与させることが可能となる。
【００３４】
また前記のような構成を薄膜トランジスタのチャネル幅方向に適用すれば、半導体層端面部の第２導電型不純物（ＮＣＤ用イオン濃度（最終的なＰ型のボロン濃度：シード抵抗）を濃くし、平面部のＮＣＤ用イオン濃度を薄くすることで、半導体層端面が先に閥値を超えるのを抑制して、前述のように二種類のトランジスタが形成されてしまうという問題を解消することができると共に、電流がロスしてオン電流が低下するのを良好に防止できる等の効果が得られる。
【００３５】
なお、上記実施形態は、薄膜トランジスタのチャネル長方向と幅方向の両方に適用したが、いずれか一方にのみ適用することも可能であり、チャネル長方向のみに適用した場合には、オン電流の低下抑制や、リーク電流の低減に効果があり、チャネル幅方向のみに適用した場合には、前記従来のような、あたかも二種類のトランジスタが形成されてオン電流が低下したり、いわゆるハンプが生じるのを解消することができる。
【００３６】
〔薄膜トランジスタの製造方法〕
次に、本発明による薄膜トランジスタの製造方法を、前記図１に示す薄膜トランジスタに適用した場合を例にしてチャネル長方向とチャネル幅方向とに分けて説明する。図３および図４は前記図１に示す薄膜トランジスタ、特にＮチャネル型トランジスタに適用した場合の製造プロセスの一例を示すチャネル長方向の断面図であり、図中の矢印は、イオン注入等により不純物を導入している状態を表す。
【００３７】
先ず、図３（ａ）に示すように、石英やガラスもしくはシリコン等よりなる不図示の基板上に、所定の平面形状を呈するポリシリコン等よりなる半導体層３を形成する。その半導体層３の形成方法は適宜であるが、例えば上記基板上に、減圧ＣＶＤによって形成したアモルファスシリコン膜を、窒素雰囲気中で熱処理を施すことによってポリシリコン膜を形成し、そのポリシリコン膜をアニール処理等で固相成長させて所定厚さに形成した後、フォトリソグラフィおよびエッチング等により所定パターンに形成すればよい。
【００３８】
次いで、上記半導体層３上に酸化シリコン等よりなる絶縁層４を形成するもので、例えば上記のポリシリコンよりなる半導体層３を約９００〜１３００℃の温度、好ましくは約１０００℃の温度で熱酸化すれば容易に絶縁層４を形成することができる。なお、上記絶縁層４は例えば高温酸化シリコン膜（ＨＴＯ膜）等を用いた多層膜としてもよい。
【００３９】
次に、上記絶縁層４で覆われた半導体層３のチャネル長方向ほぼ中央部の前記ゲート電極５が重なる領域よりも狭い領域にチャネル領域３０を形成すると共に、そのチャネル領域３０の両側に第２導電型の高濃度不純物領域３１ａを形成するもので、先ず図３（ｂ）に示すように、後工程で形成されるゲート電極５が重なる領域（図で二点鎖線の領域）よりも狭い領域に開口部６ａを有するフォトレジスト等よりなるマスク６を上記絶縁層４上に形成する。そして図３（ｃ）に示すように上記開口部６ａを経て上記絶縁層４に本来のチャネルドープと逆導電型の第１導電型であるＮ型の不純物を先ず導入する。本実施形態においては、上記チャネル領域３０に対応する開口部６ａのチャネル長方向の長さをゲート電極５よりも片側で例えば０．２〜０４μｍ程度小さくして該開口部６ａからＮ型の不純物としてリンを、３０〜４０ｅＶで、０．５〜１．５×１０１２／ｃｍ２のドーズ量でイオン注入したものである。図３（ｃ’）はその注入後の半導体層３へのドーズ量をグラフとして表したもので、上記開口部６ａに対応するチャネル領域３０に第１導電型であるＮ型の不純物が図で上向きに突出した量Ｎ１だけ導入されていることを表す。
【００４０】
次いで、図３（ｄ）のように上記マスク６の開口部６ａをアッシング処理、Ｏ２クリーニング等によりレジストエッチングして拡張したのち、その開口部６ａを介して本来のチャネルドープである第２導電型のＰ型の不純物を導入する。上記レジストエッチングは上記マスク６と、ゲート電極をパターニングするマスクとのアラインメントずれを考慮して少なくとも片側で０．３５μｍ以上の領域まで拡張するのが望ましい。本実施形態においては、前記開口部６ａをアッシング処理、Ｏ２クリーニングにより前記のゲート電極５が重なる領域よりも広い領域まで拡張し、その開口部６ａを介してＰ型の不純物としてボロンを３０〜４０ｅＶで、２〜４×１０１２／ｃｍ２のドーズ量でイオン注入した。図３（ｄ’）はその注入後の半導体層３のドーズ量を示すもので、前記チャネル領域３０には前記第１導電型であるＮ型の上向きの不純物Ｎ１と、それよりも多い第２導電型であるＰ型の下向きの不純物Ｐ１とが導入され、差し引きＰ１−Ｎ１のドーズ量（キャリア濃度）の不純物が導入されている。また上記チャネル領域３０の両側には上記第２導電型であるＰ型の不純物Ｐ１のみが導入された第２導電型の高濃度不純物領域３１が形成されている。
【００４１】
次に、上記絶縁層４上のマスク６をエッチング等で除去した後、上記絶縁層４上に図３（ｅ）に示すようにゲート電極５を形成する。そのゲート電極５の形成材料や形成方法は適宜であるが、例えば減圧ＣＶＤ法等により上記絶縁層４上にポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散して、このポリシリコン膜を導電化する。この熱拡散に代えて、Ｐイオンをポリシリコン膜の成膜と同時に導入したドープドシリコン膜を用いてもよい。上記ポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度とする。そして上記ポリシリコン膜のアニール処理を行い、半導体層４１に注入した不純物を熱拡散させた後、フォトリソグラフィおよびエッチング等によって所定パターンのゲート電極５３を形成する。
【００４２】
次いで、上記半導体層３に、前記図１に示すようなＬＤＤ領域３２を形成するために、図４（ａ）に示すように上記ゲート電極５の上から該ゲート電極５をマスクとして第１導電型であるＮ型の不純物を導入する。本実施形態においては上記Ｎ型の不純物としてリンを２〜４×１０１３／ｃｍ２のドーズ量でイオン注入した。図４（ａ’）はその注入後の半導体層３のドーズ量を示すもので、前記図４（ｄ’）の状態からゲート電極５以外の領域に一定のドーズ量Ｎ２でＮ型の不純物が導入され、前記チャネル領域３０および前記第２導電型の高濃度不純物領域３１の外側の半導体層３にＬＤＤ領域３２が形成されている。
【００４３】
また上記第２導電型の高濃度不純物領域３１のうち上記ゲート電極５と重なる領域３１ａには上記の不純物が導入されることなく、前記の第２導電型の高濃度不純物領域が維持されている。さらに上記第２導電型の高濃度不純物領域３１のゲート電極５よりも外側の領域３１ｂには、前記図３（ｄ）で導入した第２導電型の不純物の他に、上記の第１導電型であるＮ型の不純物Ｎ２が、本実施形態においてはほぼ同じドーズ量で導入され、前記の両導電型不純物領域が形成されている。その両導電型不純物領域３１ｂは、第１導電型の不純物としては、前述のようにＬＤＤ領域３２よりも第１導電型の不純物が少ない領域として機能させることができる。
【００４４】
次に、上記半導体層３の両端部にソース領域３３とドレイン領域３４を形成するために図４（ｂ）に示すように上記ゲート電極５よりも幅の広い平面パターンを有するフォトレジスト等のマスク７をゲート電極５上に形成する。そして上記マスク７の上から上記と同様の第１導電型であるＮ型の不純物を導入するもので、本実施形態においては上記Ｎ型の不純物としてリンを２〜４×１０１５／ｃｍ２のドーズ量でイオン注入した。図４（ｂ’）はその注入後の半導体層３のドーズ量を示すもので、ＬＤＤ領域３２のドーズ量は前記のＮ２ままで、ソース領域３３およびドレイン領域３４には上記Ｎ２の上に第１導電型であるＮ型の不純物Ｎ３が更に導入され、合わせてＮ２＋Ｎ３の不純物が導入されている。そして最後に上記マスク７を除去すれば前記図１に示すような薄膜トランジスタが得られるものである。
【００４５】
上記のように本発明による薄膜トランジスタの製造方法によれば、上記のようなプロセスを経ることで前記のようなオン電流が高く且つリーク電流の少ない薄膜トランジスタを容易に製造することができる。特にゲート電極５と重なる領域の半導体層３に、第１導電型であるＮ型の不純物と、第２導電型であるＰ型の不純物を導入する際に、共通のマスク６を用い、その開口部６ａのみをアッシング処理、Ｏ２クリーニング等でレジストエッチングして使用するようにしたから、上記不純物の導入作業を容易・迅速に行うことができる。
【００４６】
なお、上記図３および図４の実施形態は、前記図１（ｂ）に示すようなチャネル領域３０の両側に第２導電型の高濃度不純物領域３１ａを形成する場合の製造プロセスの一例を示したものであるが、前述のようにチャネル領域３０の一側方、例えば前記図２のようにドレイン領域３４側にのみ設けることも可能である。その場合の製造プロセスの一例を、図５および図６に示す。本例の右半部すなわちドレイン領域３４側の製造プロセスは前記図３および図４の製造プロセスと全く同様であり、左半部は前記図３（ｂ）〜（ｄ）における開口部６ａのソース領域３３側の端面（図で左側の面）を、絶縁層４上に形成されるゲート電極５のソース領域３３側の端部と一致させた以外は前記図３および図４の製造プロセスと同様である。また上記図５および図６に示す製造プロセスに従って薄膜トランジスタを製造すれば、前記図２に示す薄膜トランジスタが容易・安価に製造され、前記と同様の作用効果が得られる。
【００４７】
また上記各実施形態は、前記図１（ｂ）および図２に示す薄膜トランジスタのチャネル長方向について説明したが、前述のように図１（ｃ）に示すチャネル幅方向にも適用可能であり、その方向での製造プロセスの一例を、図７に基づいて説明する。その図７における（ａ）〜（ｅ）の各プロセスは、前記図３および図５における（ａ）〜（ｅ）の各プロセスに対応し、前記図１に示すように薄膜トランジスタのチャネル長方向と幅方向の両方に本発明を適用する場合には、チャネル長方向については、前記図３または図５の（ａ）〜（ｅ）と図４または図６の（ａ）〜（ｂ）のプロセスに従って製造し、その際に、上記図３または図５（ａ）〜（ｅ）のプロセスを実行するときのチャネル幅方向は、以下に説明する図７（ａ）〜（ｅ）のプロセスに従って製造すればよい。
【００４８】
すなわち、先ず図７（ａ）に示すように、前記図３または図５の（ａ）に対応して、石英やガラスもしくはシリコン等よりなる不図示の基板上に、所定の平面形状を呈するポリシリコン等よりなる半導体層３を形成し、その半導体層３上に酸化シリコン等よりなる絶縁層４を形成する。上記半導体層３のチャネル幅方向（図７で左右方向、以下同様）の長さは、所定の長さに形成すればよい。
【００４９】
次いで、前記図３または図５の（ｂ）に対応して図７（ｂ）では、後工程で形成されるゲート電極５が重なる領域（図で二点鎖線の領域）よりも狭い領域に開口部６ａを有するマスク６を絶縁層４上に形成した後、前記図３または図５の（ｃ）に対応して図７（ｃ）では、上記開口部６ａを経て上記絶縁層４に本来のチャネルドープと逆導電型の第１導電型であるＮ型の不純物を前記図３または図５の（ｃ）と同様の要領で導入する。
【００５０】
次に、前記図３または図５の（ｄ）に対応して図７（ｄ）では、上記マスク６の開口部６ａをアッシング処理、Ｏ２クリーニング等によりレジストエッチングして上記開口部６ａを拡張する。その場合、上記開口部６ａは、好ましくは半導体層３のチャネル幅方向長さよりも大きく拡張するのが望ましい。そして、上記開口部６ａを介して本来のチャネルドープであるＰ型の不純物を前記図３または図５の（ｄ）と同様の要領で導入する。それによって、前記図３または図５の（ｄ）と同様に半導体層３の両端部を除く正規のチャネル領域３０には、第１導電型であるＮ型の上向きの不純物Ｎ１と、それよりも多い第２導電型であるＰ型の下向きの不純物Ｐ１とが導入され、差し引き前記と同様にＰ１’のドーズ量だけＰ型の不純物Ｐ１が多く導入される。また上記チャネル領域３０のチャネル幅方向両側には上記第２導電型であるＰ型の不純物Ｐ１のみが高濃度で導入された第２導電型の高濃度不純物領域３５が形成される。
【００５１】
次いで、前記図３または図５の（ｅ）に対応して図７（ｅ）では、絶縁層４上にゲート電極５を形成したのち、前記図４または図６の（ａ）および（ｂ）で説明した要領で、ＬＤＤ領域３２やソース領域３３およびドレイン領域３４を形成すればよい。以上のプロセスで前記チャネル長方向と同様にチャネル幅方向にもチャネル領域３０と、それよりも第２導電型の不純物濃度が高い第２導電型の高濃度不純物領域３５とを容易に形成することがきるもので、特に半導体層３のチャネル幅方向両端部に第２導電型の高濃度不純物領域３５を形成することによって、前記のような２つのトランジスタが形成される不具合を簡単・確実に解消することができる。また前記のチャネル長方向の少なくともいずれか一方の端部に第２導電型の高濃度不純物領域３１ａを形成する工程と、チャネル幅方向両端部に第２導電型の高濃度不純物領域３５を形成する工程とは、ほぼ共通のプロセスで同時に容易に形成することができる。
【００５２】
なお、上記実施形態は、薄膜トランジスタのチャネル長方向と、チャネル幅方向の両方に適用したが、いずれか一方にのみ適用することも可能であり、その場合には、それぞれに前記と同様の作用効果が得られる。
【００５３】
〔電気光学装置〕
次に、上記のような薄膜トランジスタを液晶装置に適用した場合を例にして本発明による電気光学装置およびその製造方法について説明する。
【００５４】
図８（ａ）は本発明による電気光学装置としての液晶装置の一実施形態を示す平面図、（ｂ）は（ａ）におけるｂ−ｂ断面図、図９は上記液晶装置の等価回路図である。本実施形態の液晶装置は前記の薄膜トランジスタを画素用のスイッチング素子として用いたもので、その薄膜トランジスタは、図８に示す石英やガラスもしくはシリコン等からなる素子基板（ＴＦＴアレイ基板）１０上に設けられ、素子基板１０に対向してガラスや石英等からなる対向基板２０が設けられている。その素子基板１０と対向基板２０とは、画像表示領域１０ａの周囲に設けたシール材５２により相互に接着固定され、そのシール材５２の内側の上記素子基板１０と対向基板２０との間に液晶層５０が封入されている。図８において、１０８は上記シール材５２の一部を欠落させて形成した液晶注入口、１０９はその液晶注入口１０８を塞ぐ封止材である。
【００５５】
上記シール材５２の外側の領域、すなわち上記画像表示領域１０ａの外側の周辺領域には、後述するデータ線１２に画像信号を所定のタイミングで供給することにより該データ線を駆動するデータ線駆動回路１０１および外部回路接続端子１０２が素子基板１０の一辺に沿って設けられている。また不図示の走査線に走査信号を所定のタイミングで供給することにより該走査線を駆動する走査線駆動回路１０４が、上記の一辺に隣接する二辺と平行に且つ上記シール材５２の内側に設けた遮光膜５３に対向する位置において上記素子基板１０上に設けられている。さらに素子基板１０の残る一辺には、上記二辺と平行に設けられた走査線駆動回路１０４の上記外部回路接続端子１０２側と反対側をつなぐための複数の配線１０５が設けられている。
【００５６】
上記シール材５２の４つのコーナー部における素子基板１０上には上下導通端子１０７が形成され、素子基板１０と対向基板２０相互間には、下端が上下導通端子１０７に接触し、上端が対向電極２１に接触する上下導通材１０６が設けられており、その上下導通材１０６によって、素子基板１０と対向基板２０との間で電気的な導通がとられている。
【００５７】
上記素子基板１０上には画素を構成する画素電極１３等が設けられ、その内面側（液晶層５０側）には配向膜１６が設けられている。また上記対向基板２０上にはその略全面にわたって対向電極２１が設けられ、その内面側にも配向膜２２が設けられている。その各配向膜１６，２２は、例えば、ポリイミド膜等の透明な有機膜からなり、その表面にラビング処理等を施こすことによって上記液晶層５０内の液晶分子が、該液晶層５０に供給される電圧に応じて所定の方向に配向する構成である。
【００５８】
上記液晶装置は図９の等価回路に示すように、互いに交差するように配線された複数本の走査線１１とデータ線１２とで区画された領域に、前記の画素電極１３がマトリクス状に配置され、その各画素電極１３に供給する画像信号を制御するためのスイッチング素子として前記の薄膜トランジスタ１が設けられている。その薄膜トランジスタ１は、本実施形態においては前記図１に示す構成の薄膜トランジスタを用いたもので、その薄膜トランジスタ１の前記ゲート電極５は上記走査線１１に電気的に接続するか、或いは前記ゲート電極５が走査線１１を兼ねるようにすると共に、前記ソース領域３３とドレイン領域３４とを、それぞれ上記データ線１２と画素電極１３とに電気的に接続した構成である。
【００５９】
上記の構成によって、上記各薄膜トランジスタ１は走査線１１のＯＮ信号によってオン状態となり、上記データ線１２に供給された画像信号が画素電極１３に供給される。すると、上記画素電極１３と対向基板２０に設けられた対向電極２１との間に介在された液晶層５０に電圧が供給され、それによって液晶分子が所定の方向に配向して所望の情報表示等がなされるものである。なお、前記各画素には、図９に示すように画素電極１３と並列に、蓄積容量１４が設けられ、その蓄積容量１４によって上記液晶層５０に供給される電圧の保持時間が延長されように構成されている。
【００６０】
上記のように液晶装置の画素電極１３に供給する画像信号を制御するためのスイッチング素子として前記のような薄膜トランジスタ１を用いたことによって、オン電流の向上とリーク電流の低減を図ることができる。特に、上記実施形態においては前記図１に示す薄膜トランジスタ１を用いたことによって、薄膜トランジスタの性能向上を図るだけでなく前記従来例のようなチャネル幅方向における半導体層端面部の製造時の劣化等によって、あたかも二種類のトランジスタが存在するような不都合や、いわゆるハンプが生じるのを良好に防止することができるものである。
【００６１】
なお、上記実施形態は、液晶装置の画素用のスイッチング素子として用いた例を示したが、駆動回路用のスイッチング素子としても使用可能であり、その場合にも上記と同様の作用効果が得られる。また上記のような構成の液晶装置に限らず、例えばシリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）にも適用可能であり、さらに液晶装置に限らず、エレクトロルミネッセンス装置、有機ＥＬディスプレイ、プラズマディスプレイ（ＰＤＰ）、電気泳動ディスプレイ装置、電界放出型ディスプレイ（ＦＥＤ，ＳＥＤ）等その他各種の電気光学装置にも適用可能であり、前記と同様の作用効果が得られる。
【００６２】
〔電子機器〕
また本発明は上記のような電気光学装置をライトバルブとして用いた投射型表示装置等の電子機器にも適用可能であり、以下その一例として前記のような液晶装置をライトバルブとして用いた投射型カラー表示装置について、その全体構成を説明する。
【００６３】
図１０は上記のような投射型カラー表示装置の一例である液晶プロジェクタの概略構成を示すもので、本例の液晶プロジェクタ２００は、駆動回路が素子基板上に搭載された液晶装置を含む液晶モジュールを３個用い、それぞれＲＧＢ用のライトバルブ１０ＯＲ、１００Ｇ、１００Ｂとして用いたプロジェクタとして構成されている。その液晶プロジェクタ２００では、メタルハライドランプ等の白色光源のランプユニット２０２から投射光が発せられると、３枚のミラー２０６および２枚のダイクロイックミラー２０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂにそれぞれ導かれる。この場合、特にＢ光は、長い光路による光損失を防ぐために、入射レンズ２２２、リレーレンズ２２３および出射レンズ２２４からなるリレーレンズ系を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロイックプリズム２１２により再度合成された後、投射レンズ２１４を介してスクリーン２２０にカラー画像として投射される。
【００６４】
さらに、本発明は前記のようなプロジェクタ等の投射型表示装置に限らず前記のような液晶装置等の電気光学装置を備えた電子機器にも適用可能であり、例えば表示部として前記のような液晶装置を備えた携帯型もしくはディスクトップ型の情報機器等に適用することができる。具体的には、例えば携帯電話、腕時計、ワープロ、コンピュータ、ＰＤＡ、電子ブック、テレビ、カメラ、カーナビゲーション、テレビ電話、ＰＯＳ端末などの各種電子機器にも適用可能である。
【図面の簡単な説明】
【００６５】
【図１】（ａ）は本発明による薄膜トランジスタの一実施形態を示す平面図、（ｂ）および（ｃ）はそれぞれ（ａ）におけるｂ−ｂおよびｃ−ｃ断面図。
【図２】本発明による薄膜トランジスタの他の実施形態を示す縦断面図。
【図３】上記図１に示す薄膜トランジスタのチャネル長方向における製造プロセスの一例を示す説明図。
【図４】上記図３の続きの製造プロセスを示す説明図。
【図５】上記図２に示す薄膜トランジスタの製造プロセスの一例を示す説明図。
【図６】上記図５の続きの製造プロセスを示す説明図。
【図７】上記図１に示す薄膜トランジスタのチャネル幅方向における製造プロセスの一例を示す説明図。
【図８】（ａ）は本発明による電気光学装置の一実施形態を示す平面図、（ｂ）は（ａ）におけるｂ−ｂ断面図。
【図９】上記液晶装置の等価回路図。
【図１０】本発明を適用した電気機器としての投射型カラー表示装置の説明図。
【図１１】（ａ）は従来の薄膜トランジスタの一例を示す平面図、（ｂ）および（ｃ）はそれぞれ（ａ）におけるｂ−ｂおよびｃ−ｃ断面図。
【図１２】従来の薄膜トランジスタの伝達特性を示すグラフ。
【符号の説明】
【００６６】
１…薄膜トランジスタ、３…半導体層、４…絶縁層、５…ゲート電極、６、７…マスク、１０…素子基板、１１…走査線、１２…データ線、１３…画素電極、１４…蓄積容量、２０…対向基板、３０…チャネル領域、３１、３１ａ、３５…高濃度不純物領域、３２…ＬＤＤ領域、３３…ソース領域、３４…ドレイン領域、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路
【図１】
2010062173.tif 000003
【図２】
2010062173.tif 000004
【図３】
2010062173.tif 000005
【図４】
2010062173.tif 000006
【図５】
2010062173.tif 000007
【図６】
2010062173.tif 000008
【図７】
2010062173.tif 000009
【図８】
2010062173.tif 000010
【図９】
2010062173.tif 000011
【図１０】
2010062173.tif 000012
【図１１】
2010062173.tif 000013
【図１２】
2010062173.tif 000014