(57)【要約】【課題】表示品位に優れた液晶表示装置を提供する。【解決手段】液晶表示装置は、複数の信号線２７と、複数の走査線１９と、複数の画素１３と、を有したアレイ基板１と、分断された複数の分割部４１ａ、４１ｂ、４１ｃで構成された対向電極を有した対向基板と、液晶層と、制御部７と、を備えている。制御部７は、１水平走査期間毎に極性を反転させた駆動信号を互いに時間差をつけて複数の分割部４１ａ、４１ｂ、４１ｃに与えるものである。【選択図】      図２
2010197829.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号線と、複数の走査線と、前記複数の信号線及び複数の走査線が交差した表示領域内に設けられた複数の画素と、を有したアレイ基板と、
分断された複数の分割部で構成された対向電極を有し、前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持された液晶層と、
１水平走査期間毎に極性を反転させた駆動信号を互いに時間差をつけて前記複数の分割部に与える制御部と、を備えている液晶表示装置。
【請求項２】
前記制御部は、１水平走査期間毎につける前記時間差の総和を１μｓ以内に制御する請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、表示装置として、軽量、小型および高精細な液晶表示装置が開発されている。一般に、液晶表示装置は、アレイ基板と、このアレイ基板に所定の隙間を置いて対向配置された対向基板と、これら両基板間に挟持された液晶層とを有している（例えば、特許文献１参照）。アレイ基板は、ガラス基板と、ガラス基板上に形成されたスイッチング素子と、ガラス基板及びスイッチング素子上に形成された絶縁膜と、絶縁膜上に形成され、この絶縁膜に形成されたコンタクトホールを介してスイッチング素子に電気的に接続された画素電極とを有している。対向基板は、対向電極を有している。
【０００３】
２枚の基板間には、基板間の隙間を一定に保持するため、粒径の均一なプラスティックビーズが散在されている。また、カラー表示する場合、アレイ基板および対向基板の一方の基板には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）からなる着色層を有したカラーフィルタが配置されている。
【０００４】
上記のように構成された液晶表示装置において、液晶を劣化させないために、交流化駆動する必要がある。その方法の１つとして、１水平走査期間毎に対向電極の極性を反転する方法がある。これにより、液晶に印加する電圧を交流化して、画像を表示することができる。
【特許文献１】特開平５−１０７５５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上記対向電極は大きな負荷である。このため、対向電極を反転駆動させるときのラッシュ電流により、電界が発生してしまう。すると、その電界により、大きなＥＭＩ（electromagnetic interference）ノイズが発生してしまう。ＥＭＩノイズは、上記反転駆動に悪影響を及ぼすものである。このため、ＥＭＩノイズを低減させる技術が望まれている。  
この発明は以上の点に鑑みなされたもので、その目的は、表示品位に優れた液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の態様に係る液晶表示装置は、
複数の信号線と、複数の走査線と、前記複数の信号線及び複数の走査線が交差した表示領域内に設けられた複数の画素と、を有したアレイ基板と、
分断された複数の分割部で構成された対向電極を有し、前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持された液晶層と、
１水平走査期間毎に極性を反転させた駆動信号を互いに時間差をつけて前記複数の分割部に与える制御部と、を備えている。
【発明の効果】
【０００７】
この発明によれば、表示品位に優れた液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照しながらこの発明の実施の形態に係る液晶表示装置について詳細に説明する。  
図１乃至図６に示すように、液晶表示装置は、アレイ基板１と、このアレイ基板１に対向配置された対向基板２と、これら両基板間に挟持された液晶層３とを備えている。液晶表示装置は、アレイ基板１及び対向基板２が重なった表示領域Ｒ１を有している。アレイ基板１は、表示領域Ｒ１にマトリクス状に配置された複数の画素１３を有している。なお、画素１３については後述する。
【０００９】
液晶表示装置は、制御部７を備えている。制御部７は、走査線駆動回路４、信号線駆動回路５及び対向電極駆動回路６を含んでいる。表示領域Ｒ１の外側において、ガラス基板１０上には、走査線駆動回路４、信号線駆動回路５及び対向電極駆動回路６が形成されている。走査線駆動回路４は、表示領域Ｒ１の外側に延出した複数の走査線１９と接続されている。信号線駆動回路５は、表示領域Ｒ１の外側に延出した複数の信号線２７と接続されている。対向電極駆動回路６は、表示領域Ｒ１の外側に設けられた電極及び配線を介して対向基板２の対向電極４１と接続されている。
【００１０】
アレイ基板１は、透明な絶縁基板として、例えばガラス基板１０を備えている。ガラス基板１０上にはアンダーコーティング層１２が成膜されている。
【００１１】
表示領域Ｒ１において、ガラス基板１０上には、第１方向ｄ１に沿って延出した複数の走査線１９及び第１方向に直交した第２方向ｄ２に沿って延出した複数の信号線２７が配置されている。隣合う２本の信号線２７及び隣合う２本の走査線１９で囲まれた各領域には画素１３が形成されている。
【００１２】
次に、画素１３を１つ取り出して説明する。  
図２乃至図５に示すように、画素１３は、画素電極３４及び画素電極に接続されたスイッチング素子としてのＴＦＴ（薄膜トランジスタ）１４を有している。
【００１３】
詳述すると、アンダーコーティング層１２上に、チャネル層１５が形成されている。チャネル層１５は、アンダーコーティング層１２上に形成された半導体膜をパターニングすることにより形成されている。この実施の形態において、チャネル層１５は、ポリシリコンで形成されている。
【００１４】
アンダーコーティング層１２及びチャネル層１５上に、ゲート絶縁膜１８が成膜されている。ゲート絶縁膜１８上に、複数の走査線１９と、これら走査線の一部を延出した複数のゲート電極２０とが形成されている。
【００１５】
走査線１９及びゲート電極２０は、アルミニウムやモリブデン−タングステン等の遮光性を有する低抵抗材料により同時に形成されている。この実施の形態において、走査線１９及びゲート電極２０は、モリブデン−タングステンで形成されている。各ゲート電極２０は、各チャネル層１５に重なって形成されている。
【００１６】
ゲート絶縁膜１８、走査線１９及びゲート電極２０上に、層間絶縁膜２２が形成されている。層間絶縁膜２２上には、複数のソース電極２６、複数の信号線２７及び複数のドレイン電極２８が形成されている。
【００１７】
ソース電極２６及び信号線２７は、一体に形成され、互いに電気的に接続されている。ソース電極２６は、ゲート絶縁膜１８及び層間絶縁膜２２の一部を貫通したコンタクトホール２３を介してチャネル層１５のソース領域ＲＳに電気的に接続されている。ドレイン電極２８は、ゲート絶縁膜１８及び層間絶縁膜２２の一部を貫通したコンタクトホール２４を介してチャネル層１５のドレイン領域ＲＤに電気的に接続されている。
【００１８】
ソース電極２６、信号線２７及びドレイン電極２８は、アルミニウムやモリブデン−タングステン等の低抵抗材料により同時に形成されている。この実施の形態において、ソース電極２６、信号線２７及びドレイン電極２８は、アルミニウムで形成されている。層間絶縁膜２２、ソース電極２６、信号線２７及びドレイン電極２８上に、絶縁膜として、透明な樹脂により平坦化膜３１が成膜されている。
【００１９】
平坦化膜３１上には、ＩＴＯ（インジウム・ティン・オキサイド）等の透明な導電材料により複数の画素電極３４が形成されている。画素電極３４は、マトリクス状に配置されている。画素電極３４は、平坦化膜３１に形成されたコンタクトホール（図示せず）を介してドレイン電極２８に電気的に接続されている。画素電極３４は、隣合う２本の信号線２７及び隣合う２本の走査線１９に周縁を重ねて形成されている。画素電極３４の上には配向膜３７が形成されている。
【００２０】
上記のように、ＴＦＴ１４及び画素電極３４等が形成されたガラス基板１０上に、図示しないが複数の柱状スペーサが形成されている。柱状スペーサが形成されたガラス基板１０上に、配向膜３７が形成されている。  
各画素１３は、ＴＦＴ１４及び画素電極３４を１つずつ有している。
【００２１】
次に、対向基板２について説明する。  
図１、図２、図５及び図６に示すように、対向基板２は、透明な絶縁基板として、例えばガラス基板４０を備えている。ガラス基板４０上には、カラーフィルタ５０が形成されている。
【００２２】
カラーフィルタ５０は、複数の赤色の着色層５０Ｒ、複数の緑色の着色層５０Ｇ及び複数の青色の着色層５０Ｂを有している。各着色層は、ストライプ状に形成され、信号線２７の延出した方向に平行である。各着色層の周縁は、信号線２７に重なっている。カラーフィルタ５０上には、ＩＴＯ等の透明な導電材料により対向電極４１が形成されている。
【００２３】
対向電極４１は、分断された複数の分割部で構成されている。この実施の形態において、対向電極４１は、第１方向ｄ１に並んだ３つの分割部４１ａ、４１ｂ、４１ｃで構成されている。分割部４１ａは、第１表示領域Ｒ２に形成され、複数の画素１３に重ねられている。分割部４１ｂは、第２表示領域Ｒ３に形成され、複数の画素１３に重ねられている。分割部４１ｃは、第３表示領域Ｒ４に形成され、複数の画素１３に重ねられている。カラーフィルタ５０及び対向電極４１上に、配向膜４３が形成されている。
【００２４】
アレイ基板１及び対向基板２は、複数の柱状スペーサにより、所定の隙間を保持して対向配置されている。アレイ基板１及び対向基板２は、表示領域Ｒ１外周の両基板間に配置されたシール材６０により接合されている。液晶層３は、アレイ基板１、対向基板２及びシール材６０で囲まれた領域に形成されている。シール材６０の一部には液晶注入口６１が形成され、この液晶注入口６１は封止材６２で封止されている。
【００２５】
次に、上述した対向電極駆動回路６について説明する。  
図６乃至図８に示すように、対向電極駆動回路６は、遅延回路７１ｂ、７１ｃ、レベル変換回路７２ａ、７２ｂ、７２ｃ、増幅回路７３ａ、７３ｂ、７３ｃを有している。遅延回路７１ｂ、７１ｃは、抵抗及びコンデンサで形成され、入力された信号を遅延させて出力させるものである。ここでは、遅延回路７１ｃは、遅延回路７１ｂより長く遅延させるものである。
【００２６】
即ち、順次走査される走査線駆動回路４に近接する第１表示領域Ｒ２に対向する分割部４１ａに対しては、入力された対向電極駆動信号を遅延させることなく直接的に、また、第１表示領域Ｒ２に順次隣接配置される第２表示領域Ｒ３及び第３表示領域Ｒ４に夫々対向する分割部４１ｂ、４１ｃに対しては、後述するように遅延回路７１ｂ、７１ｃで順次遅延された対向電極駆動信号が供給される。
【００２７】
レベル変換回路７２ａ、７２ｂ、７２ｃは、直接入力される、もしくは遅延回路７１ｂ、７１ｃを介して入力される信号の直流レベルを夫々の分割部４１ａ、４１ｂ、４１ｃに応じてレベル変換させるものである。増幅回路７３ａ、７３ｂ、７３ｃは、入力される信号を増幅させるものである。
【００２８】
レベル変換回路７２ａ及び増幅回路７３ａは、分割部４１ａに供給される１水平走査期間毎に極性を反転された入力信号の直流レベル及び振幅を調整された駆動信号Ｖｃｏｍ１を分割部４１ａに与えるものである。遅延回路７１ｂ、レベル変換回路７２ｂ及び増幅回路７３ｂは、分割部４１ｂに供給される１水平走査期間毎に極性を反転された入力信号の直流レベル及び振幅を分割部４１ｂに対応して調整され所定の遅延時間をもたせた駆動信号Ｖｃｏｍ２を分割部４１ｂに与えるものである。駆動信号Ｖｃｏｍ２は、分割部４１ａに与えられる駆動信号Ｖｃｏｍ１に時間ｔ１だけ遅れて分割部４１ｂに与えられる。遅延回路７１ｃ、レベル変換回路７２ｃ及び増幅回路７３ｃは、分割部４１ｃに供給される１水平走査期間毎に極性を反転された入力信号の直流レベル及び振幅を分割部４１ｃに対応して調整され所定の遅延時間をもたせた駆動信号Ｖｃｏｍ３を分割部４１ｃに与えるものである。駆動信号Ｖｃｏｍ３は、分割部４１ｂに与えられる駆動信号Ｖｃｏｍ２に時間ｔ２だけ遅れて分割部４１ｃに与えられる。
【００２９】
上記のことから、対向電極駆動回路６は、１水平走査期間毎に極性を反転させた駆動信号Ｖｃｏｍ１、Ｖｃｏｍ２、Ｖｃｏｍ３を互いに時間差をつけて分割部４１ａ、４１ｂ、４１ｃに与えるものである。また、対向電極駆動回路６は、１水平走査期間毎につける上記時間差の総和（ｔ１＋ｔ２）を１μｓ以内に制御するものである。  
なお、信号線駆動回路５は、１水平走査期間毎に、駆動信号Ｖｃｏｍ１、Ｖｃｏｍ２、Ｖｃｏｍ３とは逆の極性の映像信号Ｖｓｉｇを信号線２７に与えるものである。
【００３０】
以上のように構成された液晶表示装置によれば、対向電極４１は、分断された複数の分割部４１ａ、４１ｂ、４１ｃで構成されている。対向電極駆動回路６（制御部７）は、１水平走査期間毎に極性を反転させた駆動信号Ｖｃｏｍ１、Ｖｃｏｍ２、Ｖｃｏｍ３を互いに時間差をつけて複数の分割部４１ａ、４１ｂ、４１ｃに与えるものである。
【００３１】
この時間差をつけて分割部４１ａ、４１ｂ、４１ｃを駆動することによって、対向電極４１の電位を反転させるときのラッシュ電流を低減させることができ、ラッシュ電流によって発生する電界を低減させることができる。このため、大きなＥＭＩノイズを低減させることができる。より詳しくは、１０ＭＨｚ以下のＥＭＩノイズを低減させることができる。これにより、対向電極４１の反転駆動に及ぼす影響を抑制することができ、良好な反転駆動を実現することができる。
【００３２】
上記したことから、表示品位に優れた液晶表示装置を得ることができる。
【００３３】
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【００３４】
例えば、図９に示すように対向電極駆動回路６が構成されていても良い。対向電極駆動回路６は、遅延回路７１ｂ、７１ｃ、増幅回路としてのバッファ７６ａ、７６ｂ、７６ｃ及びレベル変換回路７２ａ、７２ｂ、７２ｃを有している。対向電極駆動回路６には、１水平走査期間毎に極性が反転した信号が入力される。遅延回路７１ｂ、７１ｃは、抵抗７４ｂ、７４ｃ及びコンデンサ７５ｂ、７５ｃで形成されている。この各遅延回路７１ｂ、７１ｃを構成している抵抗７４ｂ、７４ｃ及びコンデンサ７５ｂ、７５ｃの各時定数を調整することにより、遅延回路７１ｂの出力には、入力信号に対して、換言すれば駆動信号Ｖｃｏｍ１に対して時間τ１だけ遅延された遅延信号が得られる。同様に、遅延回路７１ｃの出力には、遅延回路７１ｂの出力よりも更に時間τ２だけ遅延された、換言すれば駆動信号Ｖｃｏｍ１に対して時間τ１＋τ２だけ遅延された遅延信号が得られる。
【００３５】
この遅延された各遅延信号及び入力信号は、夫々バッファ７６ａ、７６ｂ、７６ｃで増幅された後に、各レベル変換回路７２ａ、７２ｂ、７２ｃにてレベル調整される。各レベル変換回路７２ａ、７２ｂ、７２ｃは、例えば両端に所定のバイアスが印加された分圧抵抗８１ａ、８１ｂ、８１ｃの中間点に接続されることによりレベル変換される。このレベル変換回路７２ａ、７２ｂ、７２ｃは、各分圧抵抗８１ａ、８１ｂ、８１ｃの抵抗値を夫々調整することにより、各分割部４１ａ、４１ｂ、４１ｃに応じた電圧レベルに調整される。従って、レベル変換回路７２ａ、７２ｂ、７２ｃの各出力には、１水平走査期間毎に極性を反転させた駆動信号Ｖｃｏｍ１、Ｖｃｏｍ２、Ｖｃｏｍ３を互いに時間差をつけて分割部４１ａ、４１ｂ、４１ｃに与えることができる。
【００３６】
この対向電極駆動回路６の構成では、バッファ７６ａ、７６ｂ、７６ｃを前段に、レベル変換回路７２ａ、７２ｂ、７２ｃを後段に配置しているが、この配置順序は上述の実施の形態の説明のように入れ換えて配置しても何等差し支えない。
【００３７】
対向電極駆動回路６は、遅延回路７１ｂ、７１ｃ無しに構成されていても良い。この場合、対向電極駆動回路６から分割部４１ａ、４１ｂ、４１ｃまでの配線抵抗を互いに異ならせれば良い。この配線抵抗を異ならせるための手段としては、配線パターンの幅や長さを相違させることにより達成できる。これにより、入力された信号を遅延させても良い。
【００３８】
分割部４１ａ、４１ｂ、４１ｃに駆動信号を与える順番は制限されるものではなく、分割部４１ａ、４１ｂ、４１ｃには、互いに時間差をつけて駆動信号が与えられるものであれば良い。
【００３９】
対向電極４１を分断する際、分断する方向等は制限されるものではなく、任意に分断可能である。また、分断された複数の分割部で構成されていれば良い。この実施の形態において、対向電極４１は、２つの分割部で構成されても、４つ以上の分割部で構成されていても良い。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態に係る液晶表示装置の斜視図。
【図２】図１に示したアレイ基板の平面図であり、分割部の接続関係も併せて示した図。
【図３】図１及び図２に示したアレイ基板の一部を示す拡大平面図
【図４】図３に示したアレイ基板の等価回路図。
【図５】上記液晶表示装置の一部を示す拡大断面図。
【図６】上記液晶表示装置の対向基板を示す平面図。
【図７】上記液晶表示装置の対向電極駆動回路を示す概略図。
【図８】映像信号及び駆動信号を示すタイミングチャート。
【図９】上記対向電極駆動回路の変形例を示す概略図。
【符号の説明】
【００４１】
１…アレイ基板、２…対向基板、３…液晶層、６…対向電極駆動回路、７…制御部、１０…ガラス基板、１３…画素、１４…ＴＦＴ、１９…走査線、２７…信号線、３４…画素電極、４０…ガラス基板、４１…対向電極、４１ａ，４１ｂ，４１ｃ…分割部、５０…カラーフィルタ、７１ｂ，７１ｃ…遅延回路、７２ａ，７２ｂ，７２ｃ…レベル変換回路、７３ａ，７３ｂ，７３ｃ…増幅回路、７４ｂ，７４ｃ…抵抗、７５ｂ，７５ｃ…コンデンサ、Ｒ１…表示領域、Ｒ２…第１表示領域、Ｒ３…第２表示領域、Ｒ４…第３表示領域。
【図１】
2010197829.tif 000003
【図２】
2010197829.tif 000004
【図３】
2010197829.tif 000005
【図４】
2010197829.tif 000006
【図５】
2010197829.tif 000007
【図６】
2010197829.tif 000008
【図７】
2010197829.tif 000009
【図８】
2010197829.tif 000010
【図９】
2010197829.tif 000011