(57)【要約】【課題】画像データの水平方向、垂直方向、左斜め方向、及び右斜め方向での輪郭補正を行う。【解決手段】画像処理装置８０の画質調整回路５４には、ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、及び加算器１５が設けられる。遅延回路部２には、マトリックス状に５×５個の遅延回路が設けられる。水平方向の遅延回路には、画像データ信号が直接或いはラインメモリを介して入力される。画質調整回路５４は、遅延回路部２から出力される水平方向の画像データ信号Ｓ２、遅延回路部２から出力される垂直方向の画像データ信号Ｓ３、遅延回路部２から出力される左斜め方向の画像データ信号Ｓ４、及び遅延回路部２から出力される右斜め方向の画像データ信号Ｓ４をそれぞれフィルタ処理を行い、フィルタ処理された画像データと注目画素（Ｃ２）の画像データを加算処理し、輪郭補正を実行する。【選択図】図２
2010278929.tif 000002
【特許請求の範囲】
【請求項１】
画像信号が直接或いはラインメモリを介して入力され、遅延回路がｍ×ｎ（ただし、ｍ、ｎは３以上の整数）のマトリックス状に配置される遅延回路部と、
前記遅延回路部の水平方向の画像データ信号が入力され、水平方向の画像データをフィルタ処理して第１のフィルタ処理信号を生成する第１のフィルタ演算処理回路と、
前記遅延回路部の垂直方向の画像データ信号が入力され、垂直方向の画像データをフィルタ処理して第２のフィルタ処理信号を生成する第２のフィルタ演算処理回路と、
前記遅延回路部の左斜め方向の画像データ信号が入力され、左斜め方向の画像データをフィルタ処理して第３のフィルタ処理信号を生成する第３のフィルタ演算処理回路と、
前記遅延回路部の右斜め方向の画像データ信号が入力され、右斜め方向の画像データをフィルタ処理して第４のフィルタ処理信号を生成する第４のフィルタ演算処理回路と、
を具備することを特徴とする画像処理装置。
【請求項２】
前記遅延回路部の着目画素の第１の画像データ信号、及び前記第１乃至４のフィルタ処理信号が入力され、前記遅延回路部の着目画素の画像データ、水平方向のフィルタ処理された画像データ、垂直方向のフィルタ処理された画像データ、左斜め方向のフィルタ処理された画像データ、及び右斜め方向のフィルタ処理された画像データを加算処理し、エンハンス処理された画像を生成する加算器を具備することを特徴とする請求項１に記載の画像処理装置。
【請求項３】
画像信号が直接或いはラインメモリを介して入力され、遅延回路がｍ×ｎ（ただし、ｍ、ｎは３以上の整数）のマトリックス状に配置される遅延回路部と、
前記遅延回路部の水平方向の画像データ信号が入力され、水平方向の画像データをフィルタ処理して第１のフィルタ処理信号を生成する第１のフィルタ演算処理回路と、
前記遅延回路部の垂直方向の画像データ信号が入力され、垂直方向の画像データをフィルタ処理して第２のフィルタ処理信号を生成する第２のフィルタ演算処理回路と、
前記遅延回路部の左斜め方向の画像データ信号が入力され、左斜め方向の画像データをフィルタ処理して第３のフィルタ処理信号を生成する第３のフィルタ演算処理回路と、
前記遅延回路部の右斜め方向の画像データ信号が入力され、右斜め方向の画像データをフィルタ処理して第４のフィルタ処理信号を生成する第４のフィルタ演算処理回路と、
前記遅延回路部の着目画素の第１の画像データ信号及び前記第１のフィルタ処理信号が入力され、前記第１の画像データ信号の輝度値が第１の所定値以上の領域では一定なコアリング値を生成し、前記第１の画像データ信号の輝度値が前記第１の所定値以下の領域では前記第１の画像データ信号の輝度値が小さくなるほど前記一定なコアリング値よりも大きな可変コアリング値を生成し、フィルタ処理された水平方向の画像データを生成されたコアリング値でコアリング処理して、コアリング処理された第１の非線形処理信号を生成する第１の非線形処理回路と、
前記第１の画像データ信号及び前記第２のフィルタ処理信号が入力され、フィルタ処理された垂直方向の画像データを生成されたコアリング値でコアリング処理して、コアリング処理された第２の非線形処理信号を生成する第２の非線形処理回路と、
前記第１の画像データ信号及び前記第３のフィルタ処理信号が入力され、フィルタ処理された左斜め方向の画像データを生成されたコアリング値でコアリング処理して、コアリング処理された第３の非線形処理信号を生成する第３の非線形処理回路と、
前記第１の画像データ信号及び前記第４のフィルタ処理信号が入力され、フィルタ処理された右斜め方向の画像データを生成されたコアリング値でコアリング処理して、コアリング処理された第４の非線形処理信号を生成する第４の非線形処理回路と、
を具備することを特徴とする画像処理装置。
【請求項４】
画像信号が直接或いはラインメモリを介して入力され、遅延回路がｍ×ｎ（ただし、ｍ、ｎは３以上の整数）のマトリックス状に配置される遅延回路部と、
前記遅延回路部の水平方向の画像データ信号が入力され、水平方向の画像データをフィルタ処理して第１のフィルタ処理信号を生成する第１のフィルタ演算処理回路と、
前記遅延回路部の垂直方向の画像データ信号が入力され、垂直方向の画像データをフィルタ処理して第２のフィルタ処理信号を生成する第２のフィルタ演算処理回路と、
前記遅延回路部の左斜め方向の画像データ信号が入力され、左斜め方向の画像データをフィルタ処理して第３のフィルタ処理信号を生成する第３のフィルタ演算処理回路と、
前記遅延回路部の右斜め方向の画像データ信号が入力され、右斜め方向の画像データをフィルタ処理して第４のフィルタ処理信号を生成する第４のフィルタ演算処理回路と、
前記第１のフィルタ処理信号が入力され、一定なコアリング値に基づいてフィルタ処理された水平方向の画像データをコアリング処理して、コアリング処理された第１の非線形処理信号を生成する第１の非線形処理回路と、
前記第２のフィルタ処理信号が入力され、前記一定なコアリング値に基づいてフィルタ処理された垂直方向の画像データをコアリング処理して、コアリング処理された第２の非線形処理信号を生成する第２の非線形処理回路と、
前記第３のフィルタ処理信号が入力され、前記一定なコアリング値に基づいてフィルタ処理された左斜め方向の画像データをコアリング処理して、コアリング処理された第３の非線形処理信号を生成する第３の非線形処理回路と、
前記第４のフィルタ処理信号が入力され、前記一定なコアリング値に基づいてフィルタ処理された右斜め方向の画像データをコアリング処理して、コアリング処理された第４の非線形処理信号を生成する第４の非線形処理回路と、
を具備することを特徴とする画像処理装置。
【請求項５】
前記遅延回路部の着目画素の第１の画像データ信号、及び前記第１乃至４の非線形処理信号が入力され、前記遅延回路部の着目画素の画像データ、水平方向のコアリング処理された画像データ、垂直方向のコアリング処理された画像データ、左斜め方向のコアリング処理された画像データ、及び右斜め方向のコアリング処理された画像データを加算処理し、エンハンス処理された画像を生成する加算器を具備することを特徴とする請求項３又は４に記載の画像処理装置。
【請求項６】
画像信号が直接或いはラインメモリを介して入力され、遅延回路がｍ×ｎ（ただし、ｍ、ｎは３以上の整数）のマトリックス状に配置される遅延回路部と、
前記遅延回路部の水平方向の画像データ信号が入力され、水平方向の画像データをフィルタ処理して第１のフィルタ処理信号を生成する第１のフィルタ演算処理回路と、
前記遅延回路部の垂直方向の画像データ信号が入力され、垂直方向の画像データをフィルタ処理して第２のフィルタ処理信号を生成する第２のフィルタ演算処理回路と、
前記遅延回路部の左斜め方向の画像データ信号が入力され、左斜め方向の画像データをフィルタ処理して第３のフィルタ処理信号を生成する第３のフィルタ演算処理回路と、
前記遅延回路部の右斜め方向の画像データ信号が入力され、右斜め方向の画像データをフィルタ処理して第４のフィルタ処理信号を生成する第４のフィルタ演算処理回路と、
前記遅延回路部の着目画素の第１の画像データ信号及び前記第１のフィルタ処理信号が入力され、前記第１の画像データ信号の輝度値が第１の所定値以上の領域では一定なノイズ低減処理補正値を生成し、前記第１の画像データ信号の輝度値が前記第１の所定値以下の領域では前記第１の画像データ信号の輝度値が小さくなるほど前記一定なノイズ低減処理補正値よりも大きな可変ノイズ低減処理補正値を生成し、前記一定なノイズ低減処理補正値或いは前記可変ノイズ低減処理補正値に基づいてフィルタ処理された水平方向の画像データのノイズ低減処理を行い、前記一定なノイズ低減処理補正値に基づくノイズ低減処理ではフィルタ処理された水平方向の画像データのノイズ低減処理閾値以下の領域を符号反転し、ノイズ低減処理された第１の非線形処理信号を生成する第１の非線形処理回路と、
前記第１の画像データ信号及び前記第２のフィルタ処理信号が入力され、前記一定なノイズ低減処理補正値或いは前記可変ノイズ低減処理補正値に基づいてフィルタ処理された垂直方向の画像データをノイズ低減処理し、ノイズ低減処理された第２の非線形処理信号を生成する第２の非線形処理回路と、
前記第１の画像データ信号及び前記第３のフィルタ処理信号が入力され、前記一定なノイズ低減処理補正値或いは前記可変ノイズ低減処理補正値に基づいてフィルタ処理された左斜め方向の画像データをノイズ低減処理して、ノイズ低減処理された第３の非線形処理信号を生成する第３の非線形処理回路と、
前記第１の画像データ信号及び前記第４のフィルタ処理信号が入力され、前記一定なノイズ低減処理補正値或いは前記可変ノイズ低減処理補正値に基づいてフィルタ処理された右斜め方向の画像データを可変ノイズ低減処理して、ノイズ低減処理された第４の非線形処理信号を生成する第４の非線形処理回路と、
を具備することを特徴とする画像処理装置。
【請求項７】
前記遅延回路部の着目画素の第１の画像データ信号、及び前記第１乃至４の非線形処理信号が入力され、前記遅延回路部の着目画素の画像データ、水平方向のノイズ低減処理された画像データ、垂直方向のノイズ低減処理された画像データ、左斜め方向のノイズ低減処理された画像データ、及び右斜め方向のノイズ低減処理された画像データを加算処理し、エンハンス処理された画像を生成する加算器を具備することを特徴とする請求項６に記載の画像処理装置。
【請求項８】
前記第１乃至４のフィルタ処理信号の値が第２の所定値以上の領域で、リミッタ処理が行われることを特徴とする請求項１乃至７のいずれか１項に記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置に係り、特に画像の輪郭補正に関する。
【背景技術】
【０００２】
ＴＶ、画像モニタ、デジカメなどに使用される画像処理装置では、輝度や色の変化をもとに、注目画素から水平方向の画像データ及び垂直方向の画像データに対して、それぞれ独立にエンハンス処理を行っている（例えば、特許文献１参照。）。
【０００３】
特許文献１などに記載されるエンハンス処理では、斜め方向の画像データのエンハンス処理を行った場合、階段状のギザギザな線になるという問題点がある。また、画像データにノイズが混入した場合、同一レベルのノイズでも明るい部分は目立ちにくく、暗い部分は目立ちやすい傾向にあるので、画面全体に一律にノイズ低減処理を適用すると、暗部と明部の両方に対して同時に効果的にノイズ低減処理を行うことが困難という問題点がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３０４３５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、画像データの水平方向、垂直方向、左斜め方向、及び右斜め方向での輪郭補正を行うことができる画像処理装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様の画像処理装置は、画像信号が直接或いはラインメモリを介して入力され、遅延回路がｍ×ｎ（ただし、ｍ、ｎは３以上の整数）のマトリックス状に配置される遅延回路部と、前記遅延回路部の水平方向の画像データ信号が入力され、水平方向の画像データをフィルタ処理して第１のフィルタ処理信号を生成する第１のフィルタ演算処理回路と、前記遅延回路部の垂直方向の画像データ信号が入力され、垂直方向の画像データをフィルタ処理して第２のフィルタ処理信号を生成する第２のフィルタ演算処理回路と、前記遅延回路部の左斜め方向の画像データ信号が入力され、左斜め方向の画像データをフィルタ処理して第３のフィルタ処理信号を生成する第３のフィルタ演算処理回路と、前記遅延回路部の右斜め方向の画像データ信号が入力され、右斜め方向の画像データをフィルタ処理して第４のフィルタ処理信号を生成する第４のフィルタ演算処理回路とを具備することを特徴とする。
【０００７】
更に、本発明の他態様の画像処理装置は、画像信号が直接或いはラインメモリを介して入力され、遅延回路がｍ×ｎ（ただし、ｍ、ｎは３以上の整数）のマトリックス状に配置される遅延回路部と、前記遅延回路部の水平方向の画像データ信号が入力され、水平方向の画像データをフィルタ処理して第１のフィルタ処理信号を生成する第１のフィルタ演算処理回路と、前記遅延回路部の垂直方向の画像データ信号が入力され、垂直方向の画像データをフィルタ処理して第２のフィルタ処理信号を生成する第２のフィルタ演算処理回路と、前記遅延回路部の左斜め方向の画像データ信号が入力され、左斜め方向の画像データをフィルタ処理して第３のフィルタ処理信号を生成する第３のフィルタ演算処理回路と、前記遅延回路部の右斜め方向の画像データ信号が入力され、右斜め方向の画像データをフィルタ処理して第４のフィルタ処理信号を生成する第４のフィルタ演算処理回路と、前記遅延回路部の着目画素の第１の画像データ信号及び前記第１のフィルタ処理信号が入力され、前記第１の画像データ信号の輝度値が第１の所定値以上の領域では一定なコアリング値を生成し、前記第１の画像データ信号の輝度値が前記第１の所定値以下の領域では前記第１の画像データ信号の輝度値が小さくなるほど前記一定なコアリング値よりも大きな可変コアリング値を生成し、フィルタ処理された水平方向の画像データを生成されたコアリング値でコアリング処理して、コアリング処理された第１の非線形処理信号を生成する第１の非線形処理回路と、前記第１の画像データ信号及び前記第２のフィルタ処理信号が入力され、フィルタ処理された垂直方向の画像データを生成されたコアリング値でコアリング処理して、コアリング処理された第２の非線形処理信号を生成する第２の非線形処理回路と、前記第１の画像データ信号及び前記第３のフィルタ処理信号が入力され、フィルタ処理された左斜め方向の画像データを生成されたコアリング値でコアリング処理して、コアリング処理された第３の非線形処理信号を生成する第３の非線形処理回路と、前記第１の画像データ信号及び前記第４のフィルタ処理信号が入力され、フィルタ処理された右斜め方向の画像データを生成されたコアリング値でコアリング処理して、コアリング処理された第４の非線形処理信号を生成する第４の非線形処理回路とを具備することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、画像データの水平方向、垂直方向、左斜め方向、及び右斜め方向での輪郭補正を行うことができる画像処理装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１に係る画像処理装置の概略構成を示すブロック図。
【図２】本発明の実施例１に係る画質調整回路の構成を示すブロック図。
【図３】本発明の実施例１に係る遅延回路部のマトリックスを変更した場合のブロック図。
【図４】本発明の実施例１に係る遅延回路部のマトリックスを変更した場合のブロック図。
【図５】本発明の実施例１に係る遅延回路部のマトリックスを変更した場合のブロック図。
【図６】本発明の実施例１に係るフィルタ演算処理回路を示すブロック図。
【図７】本発明の実施例１に係るフィルタ演算処理回路の係数設定例を示す図。
【図８】本発明の実施例１に係る画質調整回路のエンハンス処理を説明する図。
【図９】本発明の実施例１に係るエンハンス処理前の５×５の画素の切り出し画像例を示す図。
【図１０】本発明の実施例１に係る水平方向及び垂直方向のエンハンス処理後の５×５の画素の切り出し画像例を示す図。
【図１１】本発明の実施例１に係る水平方向、垂直方向、左斜め方向、及び右斜め方向のエンハンス処理後の５×５の画素の切り出し画像例を示す図。
【図１２】本発明の実施例１に係るエンハンス処理前の着目部（１４×９）の切り出し画像例を示す図。
【図１３】本発明の実施例１に係る水平方向及び垂直方向のエンハンス処理後の着目部（１４×９）の切り出し画像例を示す図。
【図１４】本発明の実施例１に係る水平方向、垂直方向、左斜め方向、及び右斜め方向のエンハンス処理後の着目部（１４×９）の切り出し画像例を示す図。
【図１５】本発明の実施例２に係るフィルタ演算処理回路を示すブロック図。
【図１６】本発明の実施例２に係るフィルタ演算処理回路の係数設定例を示す図。
【図１７】本発明の実施例３に係る画質調整回路の構成を示すブロック図。
【図１８】本発明の実施例３に係る非線形処理回路の構成を示すブロック図。
【図１９】本発明の実施例３に係るコアリング処理後の入力補正値と出力補正値の関係を示す図。
【図２０】本発明の実施例４に係る画質調整回路の構成を示すブロック図。
【図２１】本発明の実施例４に係る非線形処理回路の構成を示すブロック図。
【図２２】本発明の実施例４に係るコアリング処理を説明する図。
【図２３】本発明の実施例５に係る非線形処理回路の構成を示すブロック図。
【図２４】本発明の実施例５に係るコアリング処理を説明する図。
【図２５】本発明の実施例６に係るテーブル表を用いたコアリング処理を示す図。
【図２６】本発明の実施例６に係るコアリング処理を説明する図。
【図２７】本発明の実施例７に係る画質調整回路の構成を示すブロック図。
【図２８】本発明の実施例７に係る非線形処理回路の構成を示すブロック図。
【図２９】本発明の実施例７に係るノイズ低減処理補正を説明する図。
【図３０】本発明の実施例７に係るノイズ低減処理閾値を説明する図。
【図３１】本発明の実施例７に係るノイズ低減処理後の入力補正値と出力補正値の関係を示す図。
【図３２】本発明の実施例７に係るノイズ低減処理後の入力補正値と出力補正値の関係を示す図。
【図３３】本発明の実施例７に係るノイズ低減処理後の入力補正値と出力補正値の関係を示す図。
【図３４】本発明の実施例８に係る画質調整回路の構成を示すブロック図。
【発明を実施するための形態】
【００１０】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１１】
まず、本発明の実施例１に係る画像処理装置について、図面を参照して説明する。図１は画像処理装置の概略構成を示すブロック図、図２は画質調整回路の構成を示すブロック図、図３及び図５は遅延回路部のマトリックスを変更した場合のブロック図、図６はフィルタ演算処理回路を示すブロック図、図７はフィルタ演算処理回路の係数設定例を示す図である。本実施例では、画像データの水平方向、垂直方向、左斜め方向、及び右斜め方向で輪郭補正処理を行っている。
【００１２】
図１に示すように、画像処理装置８０には、ＡＤＣ５１、デコーダ５２、データセレクタ５３、画質調整回路５４、出力Ｉ／Ｆ５５、ＰＬＬ５６、及びＩ２Ｃバス５７が設けられる。画像処理装置８０は、ＴＶ、画像モニタ、デジカメなどに使用される。
【００１３】
ＰＬＬ５６は、画像処理装置８０の外部に設けられる発振器（例えば、水晶発振器）で生成される発振信号が入力され、逓倍されたクロック信号Ｓｃｌｋを生成し、画像処理装置８０の内部に設けられる各種回路にクロック信号Ｓｃｌｋを供給する。Ｉ２Ｃバスは、外部との間でＩ２Ｃに準拠した情報及び信号のやりとりを行う。
【００１４】
ＡＤＣ５１は、例えばＣＶＢＳ（ＮＴＳＣ・ＰＡＬ）などのアナログ映像信号である入力信号Ｓｉｎａｎが入力され、入力信号Ｓｉｎａｎを高速にアナログデジタル変換する。デコーダ５２は、ＡＤＣ５１から出力されるアナログデジタル変換された信号が入力され、アナログデジタル変換された信号をデコード処理する。
【００１５】
データセレクタ５３は、デコーダ５２でデコーダ処理された信号と、例えばＤ−ＲＧＢ  Ｄ−ＹＵＶなどのデジタル映像信号である入力信号Ｓｉｎｄｇとが入力され、イネーブル信号Ｓｅｎｂに基づいていずれかを選択出力する。具体的には、イネーブル信号Ｓｅｎｂがイネーブル状態（例えば、ハイレベル）のときにデコーダ処理された信号を選択出力し、イネーブル信号Ｓｅｎｂがディセイブル状態（例えば、ローレベル）のときに入力信号Ｓｉｎｄｇを選択出力する。
【００１６】
画質調整回路５４は、データセレクタ５３から選択出力される信号が入力され、種々の画質調整処理を行う。例えば、画質調整回路５４は輪郭補正処理、色調調整処理、γ補正処理、白調整・クロ調整処理などを行う。出力Ｉ／Ｆ５５は、画質調整回路５４で画質調整された信号が入力され、増幅処理された出力信号Ｓｏｇｃを画像処理装置８０の外部に出力する。出力信号Ｓｏｇｃは、例えばＩＴＵ−Ｒ  ＢＴ．６０１やＩＴＵ−Ｒ  ＢＴ．６５６などのデジタルフォーマットに準拠した信号である。
【００１７】
図２に示すように、画質調整回路５４には、ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、及び加算器１５が設けられる。ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、及び加算器１５では輪郭補正処理が行われる。具体的には、入力される画像データをエンハンス処理としてフィルタ処理が行われる。
【００１８】
画像データは一般的にはシリアルに入力されるが、シリアルに入力された画素が順に着目画素となる。着目画素を中心としたｍ×ｎのマトリックスを生成するためにフレームメモリと遅延回路部を使用して注目画素及びその周辺の画素に対して輪郭補正処理が実施される。
【００１９】
ラインメモリ部１には、ラインメモリＬＭ１乃至ＬＭ４が設けられる。ラインメモリＬＭ１乃至ＬＭ４は、例えばＳＲＡＭから構成され、入力される信号、或いは入力される信号と同時に入力されるクロック信号Ｓｃｌｋに同期し、画素単位でシフトされる。ここでは、ラインメモリＬＭ１乃至ＬＭ４にＳＲＡＭを使用しているが、代わりにフリップフロップを使用したシフトレジスタなどで構成してもよい。
【００２０】
遅延回路部２には、遅延回路Ａ０乃至Ａ４、遅延回路Ｂ０乃至Ｂ４、遅延回路Ｃ０乃至Ｃ４、遅延回路Ｄ０乃至Ｄ４、及び遅延回路Ｅ０乃至Ｅ４が５×５のマトリックス状に配置される。ここでは、遅延回路Ａ０乃至Ａ４、遅延回路Ｂ０乃至Ｂ４、遅延回路Ｃ０乃至Ｃ４、遅延回路Ｄ０乃至Ｄ４、及び遅延回路Ｅ０乃至Ｅ４にフリップフロップを用いているが、クロック信号が入力される論理ゲート回路などを代わりに用いてもよい。
【００２１】
デジタル処理された画像信号Ｓｉｎ０は、遅延回路部２の水平方向に配置される遅延回路Ａ０乃至Ａ４に順次入力される。ここで言う順次とは、画像信号Ｓｉｎ０が遅延回路Ａ０に入力され、次に画像信号Ｓｉｎ０が遅延回路Ａ０を介して遅延回路Ａ１に入力され、次に画像信号Ｓｉｎ０が遅延回路Ａ０及びＡ１を介して遅延回路Ａ２に入力され、次に画像信号Ｓｉｎ０が遅延回路Ａ０乃至２を介して遅延回路Ａ３に入力され、次に画像信号Ｓｉｎ０が遅延回路Ａ０乃至３を介して遅延回路Ａ４に入力されることを言う。
【００２２】
ラインメモリＬＭ１は、デジタル処理された画像信号Ｓｉｎ０が入力され、１ライン（１Ｈ）前の画像信号Ｓｉｎ１を遅延回路部２の水平方向に配置される遅延回路Ｂ０乃至Ｂ４に順次出力する。
【００２３】
ラインメモリＬＭ２は、画像信号Ｓｉｎ１が入力され、２ライン（２Ｈ）前の画像信号Ｓｉｎ２を遅延回路部２の水平方向に配置される遅延回路Ｃ０乃至Ｃ４に順次出力する。
【００２４】
ラインメモリＬＭ３は、画像信号Ｓｉｎ２が入力され、３ライン（３Ｈ）前の画像信号Ｓｉｎ３を遅延回路部２の水平方向に配置される遅延回路Ｄ０乃至Ｄ４に順次出力する。
【００２５】
ラインメモリＬＭ４は、画像信号Ｓｉｎ３が入力され、４ライン（４Ｈ）前の画像信号Ｓｉｎ４を遅延回路部２の水平方向に配置される遅延回路Ｅ０乃至Ｅ４に順次出力する。
【００２６】
ここでは、遅延回路部２を５×５のマトリックス状に配置しているが、図３に示すように、水平方向に新たに遅延回路を挿入して９×５のマトリックス状に配置した遅延回路部２ａにしてもよい。この場合、垂直方向の画像データ信号Ｓ３のタップの数が５つとなる。水平方向の画像データ信号Ｓ２、左斜め方向の画像データ信号Ｓ４のタップの数、及び右斜め方向の画像データ信号Ｓ５のタップの数が９つとなる。なお、タップとは遅延回路の出力のことを言う。
【００２７】
９×５のマトリックス状に配置した遅延回路部で、演算処理量を低減させた場合を図４に示す。この場合、水平方向、垂直方向、左斜め方向、及び右斜め方向のタップの数が５つとなり、演算処理量を増加させることなく水平方向の低い周波数成分に効果を発揮することができる。また、図５に示すように、遅延回路を、例えば、９×９のマトリックス状に配置し、モニタするタップの数を水平方向、垂直方向、左斜め方向、及び右斜め方向とも増加させてもよい。
【００２８】
フィルタ演算処理回路７（第１のフィルタ演算処理回路）は、遅延回路部２と加算器１５の間に設けられ、水平方向の画像データ信号Ｓ２が入力され、水平方向の画像データをフィルタ処理し、フィルタ処理信号Ｓ１１（第１のフィルタ処理信号）を加算器１５に出力する。
【００２９】
ここで、水平方向の画像データ信号Ｓ２とは、遅延回路Ｃ０から出力される画像データ信号、遅延回路Ｃ１から出力される画像データ信号、遅延回路Ｃ２から出力される画像データ信号、遅延回路Ｃ３から出力される画像データ信号、及び遅延回路Ｃ４から出力される画像データ信号を言う。
【００３０】
フィルタ演算処理回路８（第２のフィルタ演算処理回路）は、遅延回路部２と加算器１５の間に設けられ、垂直方向の画像データ信号Ｓ３が入力され、垂直方向の画像データをフィルタ処理し、フィルタ処理信号Ｓ１２（第２のフィルタ処理信号）を加算器１５に出力する。ここで、垂直方向の画像データ信号Ｓ３とは、遅延回路Ａ２から出力される画像データ信号、遅延回路Ｂ２から出力される画像データ信号、遅延回路Ｃ２から出力される画像データ信号、遅延回路Ｄ２から出力される画像データ信号、及び遅延回路Ｅ２から出力される画像データ信号を言う。
【００３１】
フィルタ演算処理回路９（第３のフィルタ演算処理回路）は、遅延回路部２と加算器１５の間に設けられ、左斜め方向の画像データ信号Ｓ４が入力され、左斜め方向の画像データをフィルタ処理し、フィルタ処理信号Ｓ１３（第３のフィルタ処理信号）を加算器１５に出力する。ここで、左斜め方向の画像データ信号Ｓ４とは、遅延回路Ａ０から出力される画像データ信号、遅延回路Ｂ１から出力される画像データ信号、遅延回路Ｃ２から出力される画像データ信号、遅延回路Ｄ３から出力される画像データ信号、及び遅延回路Ｅ４から出力される画像データ信号を言う。
【００３２】
フィルタ演算処理回路１０（第４のフィルタ演算処理回路）は、遅延回路部２と加算器１５の間に設けられ、右斜め方向の画像データ信号Ｓ５が入力され、右斜め方向の画像データをフィルタ処理し、フィルタ処理信号Ｓ１４（第４のフィルタ処理信号）を加算器１５に出力する。ここで、右斜め方向の画像データ信号Ｓ５とは、遅延回路Ａ４から出力される画像データ信号、遅延回路Ｂ３から出力される画像データ信号、遅延回路Ｃ２から出力される画像データ信号、遅延回路Ｄ１から出力される画像データ信号、及び遅延回路Ｅ０から出力される画像データ信号を言う。
【００３３】
加算器１５は、注目画素（Ｃ２）の画像データ信号Ｓ１、及びエンハンス処理されたフィルタ処理信号Ｓ１１乃至１４が入力され、注目画素の画像データとフィルタ処理された画像データを加算処理する。この結果、加算器１５からエンハンス処理され、輪郭補正された画像データが出力される。
【００３４】
図６に示すように、フィルタ演算処理回路７乃至１０には、フィルタ係数回路２４１ａ乃至２４１ｅ、及び加算器１５１（加算処理回路）がそれぞれ設けられる。フィルタ係数回路２４１ａ乃至２４１ｅでは、フィルタ係数が１、１〜０、或いは０〜−1などの値が任意に選択される。
【００３５】
フィルタ係数回路２４１ａは、タップＴ１の画像データ信号が入力され、画像データをフィルタ処理（エンハンス処理）し、タップ処理信号Ｓｔ１として加算器１５１に出力する。
【００３６】
フィルタ係数回路２４１ｂは、タップＴ２の画像データ信号が入力され、画像データをフィルタ処理し、タップ処理信号Ｓｔ２として加算器１５１に出力する。
【００３７】
フィルタ係数回路２４１ｃは、タップＴ３の画像データ信号が入力され、画像データをフィルタ処理し、タップ処理信号Ｓｔ３として加算器１５１に出力する。
【００３８】
フィルタ係数回路２４１ｄは、タップＴ４の画像データ信号が入力され、画像データをフィルタ処理し、タップ処理信号Ｓｔ４として加算器１５１に出力する。
【００３９】
フィルタ係数回路２４１ｅは、タップＴ５の画像データ信号が入力され、画像データをフィルタ処理し、タップ処理信号Ｓｔ５として加算器１５１に出力する。
【００４０】
加算器１５１は、タップ処理信号Ｓｔ１乃至５が入力され、加算処理された信号をフィルタ処理信号として出力する。
【００４１】
ここで、タップＴ１乃至５とは、例えば水平方向の画像データ信号Ｓ２の場合、例えば、タップＴ１が遅延回路Ｃ０の出力、タップＴ２が遅延回路Ｃ１の出力、タップＴ３が遅延回路Ｃ２の出力、タップＴ４が遅延回路Ｃ３の出力、タップＴ５が遅延回路Ｃ４の出力にそれぞれ対応する。また、タップＴ１乃至５には、図６に示すように、例えばタップＴ１に係数１／１６が付加され、タップＴ２に係数１／８が付加され、タップＴ３に係数１／４が付加され、タップＴ４に係数１／８が付加され、タップＴ５に係数１／１６が付加される。ここでは、図６に示すような係数を付加しているが、フィルタ演算処理回路７乃至１０毎に任意に可変できる構造となっている。
【００４２】
次に、画質調整回路について、図８乃至１４を参照して説明する。図８は画質調整回路のエンハンス処理を説明する図、図８は画質調整回路のエンハンス処理を説明する図、図９はエンハンス処理前の大きな画面から１画素の灰色の点を中心とする５×５の画素は切り出した画像例、図１０は水平方向及び垂直方向のエンハンス処理後の大きな画面から１画素の灰色の点を中心とする５×５の画素は切り出した画像例、図１１は水平方向、垂直方向、左斜め方向、及び右斜め方向のエンハンス処理後の大きな画面から１画素の灰色の点を中心とする５×５の画素は切り出した画像例、図１２はエンハンス処理前の大きな画面から斜め線を含む１４×９の着目画素を切り出した画像例、図１３は水平方向及び垂直方向のエンハンス処理後の大きな画面から斜め線を含む１４×９の着目画素を切り出した画像例、図１４は水平方向、垂直方向、左斜め方向、及び右斜め方向のエンハンス処理後の大きな画面から斜め線を含む１４×９の着目画素を切り出した画像例である。
【００４３】
なお、図１０及び１１では着目画素とその隣の画素にしか影響を与えないものとしている。図１３及び１４では分かり良いように３×３の遅延回路で構成されたエンハンス処理の出力例として示している。
【００４４】
図８に示すように、入力される画像データ信号（図８（ａ））と、フィルタ演算処理回路でフィルタ処理された画像データ信号（補正値、図８（ｂ））とが加算器１５で加算処理される。この結果、エンハンス処理され、輪郭が強調された画像データ信号（図８（ｃ））となる。このエンハンス処理は、水平方向、垂直方向、左斜め方向、及び右斜め方向に対して実行される。
【００４５】
具体的には、エンハンス処理前の大きな画面から１画素の灰色の点を中心とする５×５の画素は切り出した画像例（図９）に対して、水平方向及び垂直方向のエンハンス処理後の切り出した画像例（図１０）では、注目画素と、水平方向の隣接画素及び垂直方向の隣接画素とがエンハンス処理され、中心の画素が濃くなり、中心から垂直方向と水平方向の隣の画素が薄くなっている。ところが、左斜め方向、及び右斜め方向では注目画素と隣接画素の輝度差が比較的小さく、画像が明瞭ではなく、輪郭が不明瞭となる。この結果、斜め方向での画像のキザギザが目立つこととなる。
【００４６】
これに対して、水平方向、垂直方向、左斜め方向、及び右斜め方向のエンハンス処理後の切り出した画像例（図１１）では、注目画素と、垂直方向、左斜め方向、及び右斜め方向の隣接画素とがエンハンス処理され、中心の画素が濃くなり、中心から垂直方向と水平方向と斜め方向の隣接画素が薄くなっている。この結果、画像がより明瞭となり、輪郭がより明瞭となるので斜め方向でのギザギザが大幅に低減される。
【００４７】
また、エンハンス処理前の大きな画面から斜め線を含む１４×９の着目画素を切り出した画像例（図１２）に対して、水平方向及び垂直方向のエンハンス処理後の切り出した画像例（図１３）では、注目画素と、水平方向の隣接画素及び垂直方向の隣接画素とがエンハンス処理され、斜め線の画素が濃くなり、斜め線から垂直方向と水平方向の隣の画素が薄くなっている。ところが、左斜め方向及び右斜め方向の一部領域では注目画素と隣接画素の輝度差が比較的小さく、画像が明瞭ではなく、輪郭が不明瞭となる。この結果、斜め線領域の画素とその周辺の画素との輝度差が小さな領域が発生し、斜め線の強調処理が不十分である。
【００４８】
これに対して、水平方向、垂直方向、左斜め方向、及び右斜め方向のエンハンス処理後の切り出した画像例（図１４）では、注目画素と注目画素に隣接する斜め方向のすべての画素との輝度差も大きくされ、画像がより明瞭となり、輪郭がより明瞭となる。この結果、斜め線の強調処理が十分なされることとなる。
【００４９】
上述したように、本実施例の画像処理装置では、ＡＤＣ５１、デコーダ５２、データセレクタ５３、画質調整回路５４、出力Ｉ／Ｆ５５、ＰＬＬ５６、及びＩ２Ｃバス５７が設けられる。画質調整回路５４には、ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、及び加算器１５が設けられる。遅延回路部２には、マトリックス状に５×５個の遅延回路が設けられる。水平方向の遅延回路には、画像データ信号が直接或いはラインメモリを介して入力される。画質調整回路５４は、遅延回路部２から出力される水平方向の画像データ信号Ｓ２、遅延回路部２から出力される垂直方向の画像データ信号Ｓ３、遅延回路部２から出力される左斜め方向の画像データ信号Ｓ４、及び遅延回路部２から出力される右斜め方向の画像データ信号Ｓ５をそれぞれフィルタ処理を行い、得られたエンハンス処理の補正値と、注目画素（Ｃ２）の画像データを加算処理しエンハンス処理が行われることによって輪郭補正される。
【００５０】
このため、斜め方向で画像のギザギザが大幅に低減され、斜め線が強調処理される。したがって、輪郭が強調され、明瞭な画像を提供することができる。
【００５１】
なお、遅延回路部２は、５×５のマトリックス構造にしているがｍ×ｎ（ただし、ｍ、ｎはそれぞれ３以上の整数）のマトリックス状に適宜変更してもよい。このため、画像データ信号Ｓ４の左斜め方向の角度、画像データ信号Ｓ５の右斜め方向の角度は必ずしも４５度に限定されない。
【実施例２】
【００５２】
次に、本発明の実施例２に係る画像処理装置について、図面を参照して説明する。図１５はフィルタ演算処理回路を示すブロック図、図１６はフィルタ演算処理回路の係数設定例を示す図である。本実施例では、フィルタ演算処理回路の構成を変更している。
【００５３】
図１５に示すように、画質調整回路のフィルタ演算処理回路７ａ乃至１０ａには、減算器３１１ａ乃至３１１ｄ、フィルタ係数回路２５１ａ乃至２５１ｄ、及び加算器１５２（加算処理回路）がそれぞれ設けられる。本実施の画質調整回路では、フィルタ演算処理回路７ａ乃至１０ａ以外の構成は実施例１と同一である。
【００５４】
減算器３１１ａは、タップＴ１及びＴ３が入力され、タップＴ３の画像データからタップＴ１の画像データを減算処理し、減算処理信号Ｓｇ１をフィルタ係数回路２５１ａに出力する。
【００５５】
減算器３１１ｂは、タップＴ２及びＴ３が入力され、タップＴ３の画像データからタップＴ２の画像データを減算処理し、減算処理信号Ｓｇ２をフィルタ係数回路２５１ｂに出力する。
【００５６】
減算器３１１ｃは、タップＴ３及びＴ４が入力され、タップＴ３の画像データからタップＴ４の画像データを減算処理し、減算処理信号Ｓｇ３をフィルタ係数回路２５１ｃに出力する。
【００５７】
減算器３１１ｄは、タップＴ３及びＴ５が入力され、タップＴ３の画像データからタップＴ５の画像データを減算処理し、減算処理信号Ｓｇ４をフィルタ係数回路２５１ｄに出力する。
【００５８】
フィルタ係数回路２５１ａ乃至２５１ｄでは、フィルタ係数が１、１〜０、或いは０〜−1などの値が任意に選択される。
【００５９】
フィルタ係数回路２５１ａは、減算器３１１ａと加算器１５２の間に設けられ、減算処理信号Ｓｇ１が入力され、減算処理された画像データをフィルタ処理し、タップ処理信号Ｓｔ１ａとして加算器１５２に出力する。
【００６０】
フィルタ係数回路２５１ｂは、減算器３１１ｂと加算器１５２の間に設けられ、減算処理信号Ｓｇ２が入力され、減算処理された画像データをフィルタ処理し、タップ処理信号Ｓｔ２ａとして加算器１５２に出力する。
【００６１】
フィルタ係数回路２５１ｃは、減算器３１１ｃと加算器１５２の間に設けられ、減算処理信号Ｓｇ３が入力され、減算処理された画像データをフィルタ処理し、タップ処理信号Ｓｔ３ａとして加算器１５２に出力する。
【００６２】
フィルタ係数回路２５１ｄは、減算器３１１ｄと加算器１５２の間に設けられ、減算処理信号Ｓｇ４が入力され、減算処理された画像データをフィルタ処理し、タップ処理信号Ｓｔ４ａとして加算器１５２に出力する。
【００６３】
加算器１５２は、タップ処理信号Ｓｔ１ａ乃至４ａが入力され、加算処理された信号をフィルタ処理信号として出力する。
【００６４】
図１６に示すように、タップＴ１、タップＴ２、タップＴ４、及びタップＴ５には、例えばタップＴ１に係数１／１６が付加され、タップＴ２に係数１／８が付加され、タップＴ４に係数１／８が付加され、タップＴ５に係数１／１６が付加される。ここでは、図１６に示すような係数を付加しているが、フィルタ演算処理回路７ａ乃至１０ａ毎に任意に可変できる構造となっている。
【００６５】
上述したように、本実施例の画像処理装置では、画質調整回路のフィルタ演算処理回路７ａ乃至１０ａには、減算器３１１ａ乃至３１１ｄ、フィルタ係数回路２５１ａ乃至２５１ｄ、及び加算器１５２がそれぞれ設けられ、水平方向、垂直方向、左斜め方向、及び右斜め方向でエンハンス処理が行われる。このため、実施例１と同様な効果を有する。
【実施例３】
【００６６】
次に、本発明の実施例３に係る画像処理装置について、図面を参照して説明する。図１７は画質調整回路の構成を示すブロック図、図１８は非線形処理回路の構成を示すブロック図、図１９はコアリング処理後の入力補正値と出力補正値の関係を示す図である。本実施例では、画像のエンハンス処理及びコアリング処理が行われる。
【００６７】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００６８】
図１７に示すように、画質調整回路５４ａには、ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、非線形処理回路１６乃至１９、及び加算器２４が設けられる。ここでは、遅延回路部２を５×５のマトリックス状に配置しているが、ｍ×ｎ（ただし、ｍ、ｎはそれぞれ３以上の整数）のマトリックス状に適宜変更してもよい。
【００６９】
ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、非線形処理回路１６乃至１９、及び加算器２４では、輪郭補正処理が行われる。具体的には、エンハンス処理として、入力される画像データに対するフィルタ処理と、所定値以下（具体的には、コアリング値）以下の入力信号（ここではフィルタ処理された画像データ信号）に対して値を０（ゼロ）にするコアリング処理とが行われる。
【００７０】
画像データは一般的にはシリアルに入力されるが、シリアルに入力された画素が順に着目画素となる。着目画素を中心としたｍ×ｎのマトリックスを生成するためにフレームメモリと遅延回路部を使用して注目画素及びその周辺の画素に対して輪郭補正処理が実施される。
【００７１】
非線形処理回路１６は、フィルタ演算処理回路７と加算器２４の間に設けられ、フィルタ処理信号Ｓ１１が入力され、フィルタ処理された画像データをコアリング処理し、非線形処理信号Ｓ２１として加算器２４に出力する。
【００７２】
非線形処理回路１７は、フィルタ演算処理回路８と加算器２４の間に設けられ、フィルタ処理信号Ｓ１２が入力され、フィルタ処理された画像データをコアリング処理し、非線形処理信号Ｓ２２として加算器２４に出力する。
【００７３】
非線形処理回路１８は、フィルタ演算処理回路９と加算器２４の間に設けられ、フィルタ処理信号Ｓ１３が入力され、フィルタ処理された画像データをコアリング処理し、非線形処理信号Ｓ２３として加算器２４に出力する。
【００７４】
非線形処理回路１９は、フィルタ演算処理回路１０と加算器２４の間に設けられ、フィルタ処理信号Ｓ１４が入力され、フィルタ処理された画像データをコアリング処理し、非線形処理信号Ｓ２４として加算器２４に出力する。
【００７５】
加算器２４は、注目画素（Ｃ２）の画像データ信号Ｓ１と、フィルタ処理及びコアリング処理がされた非線形処理信号Ｓ２１乃至２４とが入力され、注目画素の画像データとエンハンス処理された画像データとを加算処理する。この結果、加算器２４からエンハンス処理され、輪郭補正された画像データが出力される。
【００７６】
図１８に示すように、非線形処理回路１６乃至１９には、コアリング処理回路３１がそれぞれ設けられる。コアリング処理回路３１には、絶対値化回路３２、比較回路３３、及び真偽選択回路３４が設けられる。コアリング処理回路３１では、コアリング処理が行われる。
【００７７】
絶対値化回路３２は、フィルタ処理信号Ｓ１１乃至１４のいずれか１つの画像データが入力補正値として入力され、絶対値化された値ａａを生成する。比較回路３３は、コアリングレベル設定レジスタ値（コアリング値ｂｂ）と絶対値化回路３２から出力される値ａａが入力され、比較処理を行う。真偽選択回路３４は、入力補正値と比較回路３３から出力される信号が入力され、値ａａがコアリング値ｂｂ以下の場合、出力値（出力補正値）を０（ゼロ）にする。
【００７８】
図１９のように、入力補正値がコアリング値＋ｂｂ以上の領域では、入力補正値に対して一定な値分だけ減算処理され、入力補正値に対して比例する出力補正値が生成される。入力補正値がコアリング値＋ｂｂとコアリング値−ｂｂの間の領域では、出力補正値が０（ゼロ）となる。入力補正値がコアリング値−ｂｂ以下の領域では、入力補正値に対して一定な値分だけ増加処理され、入力補正値に対して比例する出力補正値が生成される。
【００７９】
この結果、コアリング値よりも小さな入力補正値（フィルタ処理された画像データ）を０（ゼロ）とすることにより（コアリング値と入力補正値を絶対値化して比較）、差の大きな輪郭のみ強調処理することができ、高域成分のレベルの小さな信号でのノイズ（例えば、モスキートノイズ）などを除去することができる。
【００８０】
上述したように、本実施例の画像処理装置では、画質調整回路５４ａには、ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、非線形処理回路１６乃至１９、及び加算器２４が設けられる。画質調整回路５４ａは、入力される画像データを水平方向、垂直方向、左斜め方向、及び右斜め方向でフィルタ処理する。画質調整回路５４ａは、フィルタ処理後にコアリング値以下の入力補正値に対して値を０（ゼロ）にし、コアリング値以上の領域では出力補正値が入力補正値よりも値が小さく、入力補正値と比例するコアリング処理が水平方向、垂直方向、左斜め方向、及び右斜め方向で行われる。
【００８１】
このため、差の大きな輪郭のみ強調処理することができ、高域成分のレベルの小さな信号でのノイズなどを除去することができる。したがって、輪郭が強調され、明瞭な画像を提供することができる。
【００８２】
なお、本実施例では、コアリング値以上の領域では、出力補正値を入力補正値に対して値を低くし、出力補正値を入力補正値に対して比例させているが、コアリング値以上の領域で出力補正値を入力補正値に対して単に比例させてもよい。
【実施例４】
【００８３】
次に、本発明の実施例４に係る画像処理装置について、図面を参照して説明する。図２０は画質調整回路の構成を示すブロック図、図２１は非線形処理回路の構成を示すブロック図、図２２はコアリング処理を説明する図である。本実施例では、非線形処理回路に入力輝度信号を入力している。
【００８４】
以下、実施例３と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００８５】
図２０に示すように、画質調整回路５４ｂには、ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、非線形処理回路１６ａ乃至１９ａ、及び加算器２４ａが設けられる。ここでは、遅延回路部２を５×５のマトリックス状に配置しているが、ｍ×ｎ（ただし、ｍ、ｎはそれぞれ３以上の整数）のマトリックス状に適宜変更してもよい。
【００８６】
ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、非線形処理回路１６ａ乃至１９ａ、及び加算器２４ａでは、輪郭補正処理が行われる。具体的には、エンハンス処理として、入力される画像データに対するフィルタ処理と、入力輝度信号の輝度値に対してコアリング値を変えて入力信号（フィルタ処理信号）に対して値を０（ゼロ）にするコアリング処理とが行われる。
【００８７】
画像データは一般的にはシリアルに入力されるが、シリアルに入力された画素が順に着目画素となる。着目画素を中心としたｍ×ｎのマトリックスを生成するためにフレームメモリと遅延回路部を使用して注目画素及びその周辺の画素に対して輪郭補正処理が実施される。
【００８８】
非線形処理回路１６ａは、フィルタ演算処理回路７と加算器２４ａの間に設けられ、フィルタ処理信号Ｓ１１及び注目画素（Ｃ２）の画像データ信号Ｓ１が入力され、フィルタ処理された画像データをコアリング処理し、非線形処理信号Ｓ２１ａとして加算器２４ａに出力する。
【００８９】
非線形処理回路１７ａは、フィルタ演算処理回路８と加算器２４ａの間に設けられ、フィルタ処理信号Ｓ１２及び注目画素（Ｃ２）の画像データ信号Ｓ１が入力され、フィルタ処理された画像データをコアリング処理し、非線形処理信号Ｓ２２ａとして加算器２４ａに出力する。
【００９０】
非線形処理回路１８ａは、フィルタ演算処理回路９と加算器２４ａの間に設けられ、フィルタ処理信号Ｓ１３及び注目画素（Ｃ２）の画像データ信号Ｓ１が入力され、フィルタ処理された画像データをコアリング処理し、非線形処理信号Ｓ２３ａとして加算器２４ａに出力する。
【００９１】
非線形処理回路１９ａは、フィルタ演算処理回路１０と加算器２４ａの間に設けられ、フィルタ処理信号Ｓ１４及び注目画素（Ｃ２）の画像データ信号Ｓ１が入力され、フィルタ処理された画像データをコアリング処理し、非線形処理信号Ｓ２４ａとして加算器２４ａに出力する。
【００９２】
加算器２４ａは、注目画素（Ｃ２）の画像データ信号Ｓ１、フィルタ処理及びコアリング処理がされた非線形処理信号Ｓ２１ａ乃至２４ａが入力され、注目画素の画像データとフィルタ処理及びコアリング処理された画像データとを加算処理する。この結果、加算器２４ａからエンハンス処理され、輪郭補正された画像データが出力される。
【００９３】
図２１に示すように、非線形処理回路１６ａ乃至１９ａには、コアリング処理回路４０がそれぞれ設けられる。コアリング処理回路４０には、追加補正値演算回路４１、加算器４５、絶対値化回路４６、比較回路４７、及び真偽選択回路４８が設けられる。追加補正値演算回路４１には、乗算器４２、減算器４３、真偽選択回路４４、及び比較回路４９が設けられる。
【００９４】
コアリング処理回路４０では、入力輝度信号の輝度値に対してコアリング値を可変し、コアリング処理が行われる。ここでは、注目画素の画像データ信号Ｓ１を入力輝度信号として用いているが、代わりに着目画素を中心としたエリアから算出された輝度値を用いてもよい。
【００９５】
乗算器４２は、入力輝度信号値ａａａ及びコアリング値変化量設定レジスタ値ｈｈｈが入力され、乗算処理された値ｃｃｃを生成する。減算器４３は、コアリング値変更輝度設定レジスタ値ｂｂｂ及び乗算処理された値ｃｃｃが入力され、コアリング値変更輝度設定レジスタ値ｂｂｂから値ｃｃｃを減算処理する。比較回路４９は、入力輝度信号値ａａａ及びコアリング値変更輝度設定レジスタ値ｂｂｂが入力され、比較処理を行う。真偽選択回路３４は、減算器４３の減算処理信号と比較回路４９から出力される信号が入力され、真偽選択を行い、その結果を値ｄｄｄとして出力する。加算器４５は、値ｄｄｄ及びコアリング値設定レジスタ値ｅｅｅが入力され、加算処理されたコアリング値ｆｆｆを生成する。
【００９６】
図２２に示すように、コアリング値ｆｆｆは入力輝度信号値ａａａに対して可変される。具体的には、入力輝度信号値ａａａがコアリング値変更輝度設定レジスタ値ｂｂｂ以上の領域（１）では、コアリング値ｆｆｆは一定な値である値ｃｃｃとなり、入力輝度信号値ａａａがコアリング値変更輝度設定レジスタ値ｂｂｂ以下の領域（２）では、入力輝度信号値ａａａが小さくなるほどコアリング値ｆｆｆが単調増加し、入力輝度信号値ａａａが０（ゼロ）のときに最大値（ｂｂｂ＋ｃｃｃ）となる。
【００９７】
例えば、コアリング値変化量設定レジスタ値ｈｈｈが１の場合、領域（２）の傾きが（−１）となる。また、コアリング値変化量設定レジスタ値ｈｈｈが（１／２）の場合、領域（２）の傾きが（１／２）となる。
【００９８】
絶対値化回路４６は、フィルタ処理信号Ｓ１１乃至１４のいずれか１つの画像データが入力補正値として入力され、絶対値化された値ｇｇｇを生成する。比較回路４７は、加算器４５から出力される値ｆｆｆ（可変コアリング値）と絶対値化回路４６から出力される値ｇｇｇが入力され、比較処理を行う。真偽選択回路４８は、入力補正値と比較回路４７から出力される信号が入力され、値ｇｇｇが値ｆｆｆ（可変コアリング値）以下の場合、出力値（出力補正値）を０（ゼロ）にする。
【００９９】
入力輝度信号値ａａａが比較的大きな領域（１）でのコアリング値に対して、入力輝度信号値ａａａが小さな領域（２）ではコアリング値を徐々に大きくし、フィルタ処理された入力補正値（Ｓ１１乃至１４）に対してコアリング処理が行われる。この結果、入力輝度信号の低輝度領域で、画像データにおける高域成分のレベルの小さな信号でのノイズ除去を実施例３よりもより一層強化することができる。
【０１００】
上述したように、本実施例の画像処理装置では、画質調整回路５４ｂには、ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、非線形処理回路１６a乃至１９ａ、及び加算器２４ａが設けられる。画質調整回路５４ｂは、入力される画像データを水平方向、垂直方向、左斜め方向、及び右斜め方向でフィルタ処理する。画質調整回路５４ｂは、入力輝度信号値が小さな領域で値を徐々に大きくする可変コアリング値を生成し、フィルタ処理後に可変コアリング値以下の入力補正値に対して値を０（ゼロ）にし、可変コアリング値以上の領域では出力補正値が入力補正値よりも値が小さく、入力補正値と比例するコアリング処理が水平方向、垂直方向、左斜め方向、及び右斜め方向で行われる。
【０１０１】
このため、差の大きな輪郭のみ強調処理することができ、高域成分のレベルの小さな信号でのノイズなどを除去することができる。したがって、輪郭が強調され、実施例３よりも一層明瞭な画像を提供することができる。
【０１０２】
なお、本実施例では、可変コアリング値以上の領域では、出力補正値を入力補正値に対して値を低くし、出力補正値を入力補正値に対して比例させているが、可変コアリング値以上の領域で出力補正値を入力補正値に対して単に比例させてもよい。
【実施例５】
【０１０３】
次に、本発明の実施例５に係る画像処理装置について、図面を参照して説明する。図２３は非線形処理回路の構成を示すブロック図、図２４はコアリング処理を説明する図である。本実施例では、非線形処理回路に設けられる追加補正値演算回路の数を増加している。
【０１０４】
以下、実施例４と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【０１０５】
図２３に示すように、非線形処理回路１６ｂ乃至１９ｂには、コアリング処理回路４０ａがそれぞれ設けられる。コアリング処理回路４０ａには、追加補正値演算回路４１、追加補正値演算回路４１ａ、加算器４５ａ、絶対値化回路４６、比較回路４７ａ、及び真偽選択回路４８ａが設けられる。本実施の画質調整回路では、非線形処理回路１６ｂ乃至１９ｂ以外の構成は実施例４と同一である。
【０１０６】
コアリング処理回路４０ａでは、入力輝度信号の輝度値に対してコアリング値を可変し、コアリング処理が行われる。ここでは、注目画素の画像データ信号Ｓ１を入力輝度信号として用いているが、代わりに着目画素を中心としたエリアから算出された輝度値を用いてもよい。
【０１０７】
追加補正値演算回路４１ａは、入力輝度信号値ａａａが入力され、入力輝度信号値ａａａが比較的大きな領域では一定なコアリング値を生成し、入力輝度信号値ａａａが所定値以下の領域では徐々に大きくなるコアリング値を生成し、可変される値ｈｈｈを出力する（追加補正値演算回路４１と同様な動作）。加算器４５ａは、値ｄｄｄ及び値ｈｈｈが入力され、加算処理されたコアリング値ｋｋｋを生成する。
【０１０８】
図２４に示すように、コアリング値ｋｋｋは入力輝度信号値ａａａに対して可変される。具体的には、入力輝度信号値ａａａがコアリング値変更輝度設定レジスタ値ｂｂｂ以上の領域（１）では、コアリング値ｋｋｋは一定な値である値ｃｃｃとなり、入力輝度信号値ａａａがコアリング値変更輝度設定レジスタ値ｂｂｂ以下の領域（２）では、入力輝度信号値ａａａが小さくなるほどコアリング値ｋｋｋが増加する。更に入力輝度信号値ａａａが小さな領域（３）では、入力輝度信号値ａａａが小さくなるほどコアリング値ｋｋｋが領域（２）以上増加し、入力輝度信号値ａａａが０（ゼロ）のときにコアリング値ｋｋｋが最大値となる。
【０１０９】
比較回路４７ａは、加算器４５ａから出力される値ｋｋｋ（可変コアリング値）と絶対値化回路４６から出力される値ｇｇｇが入力され、比較処理を行う。真偽選択回路４８ａは、入力補正値と比較回路４７ａから出力される信号が入力され、値ｇｇｇが値ｋｋｋ（可変コアリング値）以下の場合、出力値（出力補正値）を０（ゼロ）にする。
【０１１０】
入力輝度信号値ａａａが比較的大きな領域（１）でのコアリング値に対して、入力輝度信号値ａａａが小さな領域（２）ではコアリング値を徐々に大きくし、入力輝度信号値ａａａが更に小さな領域（３）ではコアリング値を小さな領域（２）以上に徐々に大きくし、フィルタ処理された入力補正値（Ｓ１１乃至１４）に対してコアリング処理が行われる。この結果、入力輝度信号の低輝度領域で、画像データにおける高域成分のレベルの小さな信号でのノイズ除去を実施例４よりもより一層強化することができる。
【０１１１】
上述したように、本実施例の画像処理装置では、画像処理装置の非線形処理回路１６ｂ乃至１９ｂには、コアリング処理回路４０ａがそれぞれ設けられる。コアリング処理回路４０ａには、追加補正値演算回路４１、追加補正値演算回路４１ａ、加算器４５ａ、絶対値化回路４６、比較回路４７ａ、及び真偽選択回路４８ａが設けられる。コアリング処理回路４０ａでは、入力輝度信号の輝度値に対して、比較的大きな領域（１）では一定なコアリング値が生成され、小さな領域（２）では値が徐々に増加するコアリング値が生成され、更に小さな領域（３）では値が小さな領域（２）以上に徐々に増加するコアリング値が生成される。
【０１１２】
このため、差の大きな輪郭のみ強調処理することができ、高域成分のレベルの小さな信号でのノイズなどを除去することができる。したがって、輪郭が強調され、実施例４よりも一層明瞭な画像を提供することができる。
【０１１３】
なお、本実施例では、追加補正値演算回路４１及び４１ａを設けているが、３つ以上追加補正値演算回路を設けてもよい。
【実施例６】
【０１１４】
次に、本発明の実施例６に係る画像処理装置について、図面を参照して説明する。図２５はテーブル表を用いたコアリング処理を示す図、図２６はコアリング処理を説明する図である。本実施例では、テーブル表を用いてコアリング処理を行っている。
【０１１５】
図２５に示すように、非線形処理回路１６ｃ乃至１９ｃには、コアリング処理回路６１がそれぞれ設けられる。コアリング処理回路６１には、テーブル表（ＲＯＭ）６２が設けられる。本実施の画質調整回路では、非線形処理回路１６ｃ乃至１９ｃ以外の構成は実施例４と同一である。
【０１１６】
コアリング処理回路６１では、予め決められた値がテーブル表としてＲＯＭに格納される。テーブル表（ＲＯＭ）６２に入力輝度信号とフィルタ処理された入力補正値が入力され、テーブル表に格納される値がコアリング値として選択される。このとき、ＲＯＭにアクセスするのに必要な時間情報とその時間での遅延情報が入力補正値に付加される。
【０１１７】
図２６に示すように、コアリング値は入力輝度信号値ａａａに対して可変される。具体的には、入力輝度信号値ａａａが所定値以上の領域（１）では、コアリング値は一定な値であり、入力輝度信号値ａａａが所定値以下の領域（２）では、入力輝度信号値ａａａが小さくなるほどコアリング値が増加する。ここでは、テーブル表（ＲＯＭ）６２に最適な値を多数格納しているので、所定値以下の領域（２）の特性を滑らかな曲線となっている。
【０１１８】
上述したように、本実施例の画像処理装置では、画像処理装置の非線形処理回路１６ｃ乃至１９ｃには、コアリング処理回路６１がそれぞれ設けられる。コアリング処理回路６１には、テーブル表（ＲＯＭ）６２が設けられる。コアリング処理回路６２では、入力輝度信号の輝度値に対して、比較的大きな領域（１）では一定なコアリング値が生成され、小さな領域（２）では値が徐々に増加し、滑らかな曲線を有するコアリング値が生成される。
【０１１９】
このため、差の大きな輪郭のみ強調処理することができ、高域成分のレベルの小さな信号でのノイズなどを除去することができる。したがって、輪郭が強調され、実施例５よりも一層明瞭な画像を提供することができる。
【実施例７】
【０１２０】
次に、本発明の実施例７に係る画像処理装置について、図面を参照して説明する。図２７は画質調整回路の構成を示すブロック図、図２８は非線形処理回路の構成を示すブロック図である。本実施例では、フィルタ処理後にノイズ低減処理を行っている。
【０１２１】
以下、実施例４と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【０１２２】
図２７に示すように、画質調整回路５４ｃには、ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、非線形処理回路１６ｄ乃至１９ｄ、及び加算器２４ｂが設けられる。
【０１２３】
ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、非線形処理回路１６ｄ乃至１９ｄ、及び加算器２４ｂでは、輪郭補正処理が行われる。具体的には、入力される画像データ対して行われるフィルタ処理と、フィルタ処理後にノイズ低減処理とが行われる。ノイズ低減処理とは、入力輝度信号の輝度値が小さな領域でノイズ低減処理補正値を大きくし、入力補正値が小さな領域で出力補正値を符号反転処理することを言う。このノイズ低減処理を行うと、画像の明るい部分と暗い部分の両方にノイズ低減処理が行われ、自然な輪郭補正がされた画像を得ることができる。
【０１２４】
画像データは一般的にはシリアルに入力されるが、シリアルに入力された画素が順に着目画素となる。着目画素を中心としたｍ×ｎのマトリックスを生成するためにフレームメモリと遅延回路部を使用して注目画素及びその周辺の画素に対して輪郭補正処理が実施される。
【０１２５】
非線形処理回路１６ｄは、フィルタ演算処理回路７と加算器２４ｂの間に設けられ、フィルタ処理信号Ｓ１１及び注目画素（Ｃ２）の画像データ信号Ｓ１が入力され、フィルタ処理された画像データをノイズ低減処理し、非線形処理信号Ｓ２１ｂとして加算器２４ｂに出力する。
【０１２６】
非線形処理回路１７ｄは、フィルタ演算処理回路８と加算器２４ｂの間に設けられ、フィルタ処理信号Ｓ１２及び注目画素（Ｃ２）の画像データ信号Ｓ１が入力され、フィルタ処理された画像データをノイズ低減処理し、非線形処理信号Ｓ２２ｂとして加算器２４ｂに出力する。
【０１２７】
非線形処理回路１８ｄは、フィルタ演算処理回路９と加算器２４ｂの間に設けられ、フィルタ処理信号Ｓ１３及び注目画素（Ｃ２）の画像データ信号Ｓ１が入力され、フィルタ処理された画像データをノイズ低減処理し、非線形処理信号Ｓ２３ｂとして加算器２４ｂに出力する。
【０１２８】
非線形処理回路１９ｄは、フィルタ演算処理回路１０と加算器２４ａの間に設けられ、フィルタ処理信号Ｓ１４及び注目画素（Ｃ２）の画像データ信号Ｓ１が入力され、フィルタ処理された画像データをノイズ低減処理し、非線形処理信号Ｓ２４ｂとして加算器２４ｂに出力する。
【０１２９】
加算器２４ｂは、注目画素（Ｃ２）の画像データ信号Ｓ１、フィルタ処理及びノイズ低減処理がされた非線形処理信号Ｓ２１ｂ乃至２４ｂが入力され、注目画素の画像データとフィルタ処理及びノイズ低減処理された画像データとを加算処理する。この結果、加算器２４ｂからエンハンス処理され、輪郭補正された画像データが出力される。
【０１３０】
図２８に示すように、非線形処理回路１６ｄ乃至１９ｄには、ノイズ低減処理回路７１がそれぞれ設けられる。ノイズ低減処理回路７１は、入力輝度信号値と入力補正値が入力され、入力輝度信号の輝度値に対して可変されたノイズ低減処理補正値を生成する。ノイズ低減処理回路７１は、可変されたノイズ低減処理補正値に基づいて、フィルタ処理された入力補正値をノイズ低減処理し、ノイズ補正された出力補正値を生成している。
【０１３１】
次に、ノイズ低減処理について図２９乃至３３を参照して説明する。図２９はノイズ低減処理補正を説明する図、図３０はノイズ低減処理閾値を説明する図、図３１乃至３３はノイズ低減処理後の入力補正値と出力補正値の関係を示す図である。
【０１３２】
図２９に示すように、入力輝度信号値が所定値以上の領域（１）では、ノイズ低減処理補正値は一定な値であり、入力輝度信号値が所定値以下の領域（２）では、入力輝度信号値が小さくなるほどノイズ低減処理補正値が増加する。入力輝度信号値が領域（２）よりも更に小さな領域（３）では入力輝度信号値が小さくなるほどノイズ低減処理補正値が更に増加する。入力輝度信号値が０（ゼロ）のときにノイズ低減処理補正値が最大となる。
【０１３３】
このノイズ低減処理により、画像の暗い部分は、輪郭のソフト化やノイズ低減が強化され、明るい部分は輪郭を強調することができる。なお、図３０に示すように、入力輝度信号値に対してノイズ低減処理閾値を可変してもよい。この場合でも、ノイズ低減処理補正値を可変した場合と同様な効果が得られる。
【０１３４】
図３１に示すように、非線形処理回路１６ｄ乃至１９ｄを用いたノイズ低減処理特性は、入力補正値がノイズ低減処理閾値である第１の所定値（＋）以上の領域（１）で、出力補正値が入力補正値に比例（ただし、相対的に値が小さい）する。入力補正値が第１の所定値（＋）から０（ゼロ）の領域（２）で、出力補正値が入力補正値に対して符号反転し、ノイズ低減処理変曲点が最小値となる（入力補正値が第１の所定値（＋）のとき出力補正値が０（ゼロ）、入力補正値が０（ゼロ）のとき出力補正値が０（ゼロ）となる）。入力補正値が０（ゼロ）からノイズ低減処理閾値である第２の所定値（−）の領域（３）で、出力補正値が入力補正値に対して符号反転し、ノイズ低減処理変局点が最大値となる（入力補正値が第２の所定値（−）のとき出力補正値が０（ゼロ）、入力補正値が０（ゼロ）のとき出力補正値が０（ゼロ）となる）。入力補正値が第２の所定値（−）以下の領域（４）で、出力補正値が入力補正値に比例（ただし、相対的に値が大きい）する。
【０１３５】
ここで、ノイズ低減処理において、出力補正値にリミッタ処理を適宜行ってもよい。なお、リミッタ処理を実行する具体的な回路については図示及び説明を省略する。
【０１３６】
例えば、図３２に示すように、入力補正値が第１の所定値（＋）以上の領域（Ａ）と入力補正値が第２の所定値（−）以下の領域（Ｂ）で、出力補正値を一定な値（リミット値）に設定する。このようなリミッタ処理を行うことにより、ノイズ低減処理での画像データの補正が必要以上されなくなり、画像が不自然にならないようにすることができる。なお、フィルタ処理やコアリング処理でもリミッタ処理は有効である。
【０１３７】
また、図３３に示すように、入力補正値の（＋）及び（−）側のリミット値を変更してもよい。例えば、入力補正値の（＋）側のリミット値を徐々に減少させ、値を０（ゼロ）にする領域（Ｃ）と、入力補正値の（−）側のリミット値を徐々に増加させ値を０（ゼロ）にする領域（Ｄ）を付加させてもよい。このようなリミッタ処理を行うことにより、ノイズ低減処理での画像データの補正が必要以上されなくなり、画像が不自然にならないようにすることができる（エンハンス処理でもリミッタ処理は有効）。
【０１３８】
上述したように、本実施例の画像処理装置では、画質調整回路５４ｃには、ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、非線形処理回路１６ｄ乃至１９ｄ、及び加算器２４ｂが設けられる。画質調整回路５４ｃでは、入力される画像データ対して水平方向、垂直方向、左斜め方向、及び右斜め方向で行われるフィルタ処理と、フィルタ処理後に入力輝度信号の輝度値が小さな領域でノイズ低減処理補正値を大きくし、入力補正値が小さな領域で出力補正値を符号反転処理するノイズ低減処理が水平方向、垂直方向、左斜め方向、及び右斜め方向で行われる。
【０１３９】
このため、画像の暗い部分は、輪郭のソフト化やノイズ低減が強化され、明るい部分は輪郭を強調することができる。
【実施例８】
【０１４０】
次に、本発明の実施例８に係る画像処理装置について、図面を参照して説明する。図３４は画質調整回路の構成を示すブロック図である。本実施例では、画質調整回路の構成を簡略化している。
【０１４１】
以下、実施例４と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【０１４２】
図３４に示すように、画質調整回路５４ｄには、ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、非線形処理回路２７、加算器２５、及び加算器２９が設けられる。ここでは、遅延回路部２を５×５のマトリックス状に配置しているが、ｍ×ｎ（ただし、ｍ、ｎはそれぞれ３以上の整数）のマトリックス状に適宜変更してもよい。画質調整回路５４ｄでは、実施例４と比較し、非線形処理回路の数を低減（４個から１個へ）している。このため、回路構成が簡素化される。
【０１４３】
ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、非線形処理回路２７、加算器２５、及び加算器２９では、輪郭補正処理が行われる。具体的には、入力される画像データに対して行われるフィルタ処理と、入力輝度信号の輝度値に対してコアリング値を変えて入力信号（フィルタ処理信号）に対して値を０（ゼロ）にするコアリング処理とが行われる。
【０１４４】
加算器２５は、フィルタ演算処理回路７乃至１０と非線形処理回路２７の間に設けられ、フィルタ処理信号Ｓ１１乃至１４が入力され、フィルタ処理された画像データを加算処理し、加算処理信号Ｓ３１を非線形処理回路２７に出力する。
【０１４５】
非線形処理回路２７は、加算器２５と加算器２９の間に設けられ、加算処理信号Ｓ３１及び注目画素（Ｃ２）の画像データ信号Ｓ１が入力され、フィルタ処理された画像データをコアリング処理し、非線形処理信号Ｓ３２として加算器２９に出力する。
【０１４６】
加算器２９は、注目画素（Ｃ２）の画像データ信号Ｓ１、フィルタ処理及びコアリング処理がされた非線形処理信号Ｓ３２が入力され、注目画素の画像データとフィルタ処理及びコアリング処理された画像データとを加算処理する。この結果、加算器２９からエンハンス処理され、輪郭補正された画像データが出力される。
【０１４７】
ここでは、非線形処理回路２７で、コアリング処理を実行しているが、代わりにノイズ低減処理を行ってもよい。また、実施例７と同様に、リミッタ処理を追加実行してもよい。
【０１４８】
上述したように、本実施例の画像処理装置では、画質調整回路５４ｄには、ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、非線形処理回路２７、加算器２５、及び加算器２９が設けられる。画質調整回路５４ｄでは、入力される画像データに対して水平方向、垂直方向、左斜め方向、及び右斜め方向で行われるフィルタ処理と、入力輝度信号の輝度値に対してコアリング値を変えて入力信号に対して値を０（ゼロ）にするコアリング処理が水平方向、垂直方向、左斜め方向、及び右斜め方向で行われる。
【０１４９】
このため、実施例４と同様な効果の他に、実施例４よりも回路構成を簡素化することができ、廉価な画質処理装置を提供することができる。
【０１５０】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【０１５１】
実施例３乃至６では、フィルタ処理後にコアリング処理を実行しているが、代わりにコアリング処理後にフィルタ処理を実行してもよい。また、実施例７では、フィルタ処理後にノイズ低減処理を実行しているが、代わりにノイズ低減処理後にフィルタ処理を実行してもよい。
【０１５２】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  画像信号が直接或いはラインメモリを介して入力され、遅延回路がｍ×ｎ（ただし、ｍ、ｎは３以上の整数）のマトリックス状に配置される遅延回路部と、前記遅延回路部の水平方向の画像データ信号が入力され、水平方向の画像データをフィルタ処理して第１のフィルタ処理信号を生成する第１のフィルタ演算処理回路と、前記遅延回路部の垂直方向の画像データ信号が入力され、垂直方向の画像データをフィルタ処理して第２のフィルタ処理信号を生成する第２のフィルタ演算処理回路と、前記遅延回路部の左斜め方向の画像データ信号が入力され、左斜め方向の画像データをフィルタ処理して第３のフィルタ処理信号を生成する第３のフィルタ演算処理回路と、前記遅延回路部の右斜め方向の画像データ信号が入力され、右斜め方向の画像データをフィルタ処理して第４のフィルタ処理信号を生成する第４のフィルタ演算処理回路と、前記第１乃至４のフィルタ処理信号が入力され、フィルタ処理された水平方向の画像データ、フィルタ処理された垂直方向の画像データ、フィルタ処理された左斜め方向の画像データ、及びフィルタ処理された右斜め方向の画像データを加算処理し、加算処理信号を生成する第１の加算器と、前記遅延回路部の着目画素の第１の画像データ信号及び前記第１の加算処理信号が入力され、前記第１の画像データ信号の輝度値が第１の所定値以上の領域では一定なコアリング値を生成し、前記第１の画像データ信号の輝度値が前記第１の所定値以下の領域では前記第１の画像データ信号の輝度値が小さくなるほど前記一定なコアリング値よりも大きな可変コアリング値を生成し、加算処理された画像データを生成されたコアリング値でコアリング処理して、コアリング処理された非線形処理信号を生成する非線形処理回路と、前記第１の画像データ信号、及び前記非線形処理信号が入力され、前記遅延回路部の着目画素の画像データ及びコアリング処理された画像データを加算処理し、エンハンス処理された画像を生成する加算器とを具備する画像処理装置。
【０１５３】
（付記２）  前記非線形処理回路にはテーブル表が設けられ、時間情報及び遅延情報が付加され、テーブル表に基づいて前記一定なコアリング値及び前記可変コアリング値が生成される付記１に記載の画像処理装置。
【０１５４】
（付記３）  画像信号が直接或いはラインメモリを介して入力され、遅延回路がｍ×ｎ（ただし、ｍ、ｎは３以上の整数）のマトリックス状に配置される遅延回路部と、前記遅延回路部の水平方向の画像データ信号が入力され、水平方向の画像データをフィルタ処理して第１のフィルタ処理信号を生成する第１のフィルタ演算処理回路と、前記遅延回路部の垂直方向の画像データ信号が入力され、垂直方向の画像データをフィルタ処理して第２のフィルタ処理信号を生成する第２のフィルタ演算処理回路と、前記遅延回路部の左斜め方向の画像データ信号が入力され、左斜め方向の画像データをフィルタ処理して第３のフィルタ処理信号を生成する第３のフィルタ演算処理回路と、前記遅延回路部の右斜め方向の画像データ信号が入力され、右斜め方向の画像データをフィルタ処理して第４のフィルタ処理信号を生成する第４のフィルタ演算処理回路と、前記第１乃至４のフィルタ処理信号が入力され、フィルタ処理された水平方向の画像データ、フィルタ処理された垂直方向の画像データ、フィルタ処理された左斜め方向の画像データ、及びフィルタ処理された右斜め方向の画像データを加算処理し、加算処理信号を生成する第１の加算器と、前記遅延回路部の着目画素の第１の画像データ信号及び前記加算処理信号が入力され、前記第１の画像データ信号の輝度値が第１の所定値以上の領域では一定なノイズ低減処理補正値を生成し、前記第１の画像データ信号の輝度値が前記第１の所定値以下の領域では前記第１の画像データ信号の輝度値が小さくなるほど前記一定なノイズ低減処理補正値よりも大きな可変ノイズ低減処理補正値を生成し、前記可変ノイズ低減処理補正値に基づいてフィルタ処理された画像データがノイズ低減処理閾値以下の領域を符号反転するノイズ低減処理を行い、ノイズ低減処理された非線形処理信号を生成する非線形処理回路と、
前記第１の画像データ信号及び前記非線形処理信号が入力され、前記遅延回路部の着目画素の画像データ及びノイズ低減処理された画像データを加算処理し、エンハンス処理された画像を生成する加算器とを具備する画像処理装置。
【０１５５】
（付記４）  前記第１乃至４のフィルタ演算回路には、第１乃至ｎのフィルタ係数回路及び加算処理回路がそれぞれ設けられ、第１乃至ｎのフィルタ係数回路は、前記水平方向の画像データ信号、前記垂直方向の画像データ信号、前記左斜め方向の画像データ信号、或いは前記右斜め方向の画像データ信号のｎ個の画像データ信号内いずれか１つが入力され、画像データをフィルタ処理し、前記加算処理回路はフィルタ処理された画像データを加算処理する付記１乃至３のいずれかに記載の画像処理装置。
【０１５６】
（付記５）  前記第１乃至４のフィルタ演算回路には、第１乃至（ｎ−１）の減算器、第１乃至（ｎ−１）のフィルタ係数回路、及び加算処理回路がそれぞれ設けられ、第１乃至（ｎ−１）の減算器は、前記第１の画像データ信号と前記水平方向の画像データ信号、前記垂直方向の画像データ信号、前記左斜め方向の画像データ信号、或いは前記右斜め方向の画像データ信号の前記第１の画像データ信号を除く（ｎ−１）個の画像データ信号内いずれか１つの第２の画像データ画像が入力され、第１の画像データから第２の画像データをそれぞれ減算処理し、前記第１乃至（ｎ−１）のフィルタ係数回路は、前記第１乃至（ｎ−１）の減算器のいずれか１つから出力される減算処理信号が入力され、減算処理された画像データをフィルタ処理し、前記加算処理回路はフィルタ処理された画像データを加算処理する付記１乃至３のいずれかに記載の画像処理装置。
【０１５７】
（付記６）  前記第１乃至４のフィルタ処理信号の値が第２の所定値以上の領域で、リミッタ処理が行われる付記１乃至５のいずれかに記載の画像処理装置。
【符号の説明】
【０１５８】
１  ラインメモリ部
２、２ａ、２ｂ、２ｃ  遅延回路部
７〜１０、７ａ〜１０ａ  フィルタ演算処理回路
１５、２４、２４ａ、２４ｂ、２５、２９、４５、４５ａ  加算器
１６〜１９、１６ａ〜１９ａ、１６ｂ〜１９ｂ、１６ｃ〜１９ｃ、１６ｄ〜１９ｄ、２７  非線形処理回路
３１、４０、４０ａ、６１  コアリング処理回路
３２、４６  絶対値化回路
３３、４７、４７ａ、４９  比較回路
３４、４４、４８、４８ａ  真偽選択回路
４１、４１ａ  追加補正値演算回路
４２  乗算器
４３  減算器
５１  ＡＤＣ
５２  デコーダ
５３  データセレクタ
５４、５４ａ〜ｄ  画質調整回路
５５  出力Ｉ／Ｆ
５６  ＰＬＬ
５７  Ｉ２Ｃバス
５８  発信器
６２  テーブル表
７１  ノイズ低減処理回路
８０  画像処理装置
１５１、１５２  フィルタ演算処理回路
２４１ａ〜２４１ｅ、２５１ａ〜２５１ｄ  フィルタ係数回路
３１１ａ〜３１１ｄ  減算器
Ａ０〜Ａ８、Ｂ０〜Ｂ８、Ｃ０〜Ｃ８、Ｄ０〜Ｄ８、Ｅ０〜Ｅ８、Ｆ０〜Ｆ８、Ｇ０〜Ｇ８、Ｈ０〜Ｈ８、Ｉ０〜Ｉ８  遅延回路
ＬＭ１〜ＬＭ４  ラインメモリ
Ｓ１〜Ｓ５  画像データ信号
Ｓ１１〜Ｓ１４  フィルタ処理信号
Ｓ２１〜Ｓ２４、Ｓ２１ａ〜Ｓ２４ａ、Ｓ２１ｂ〜Ｓ２４ｂ  非線形処理信号
Ｓｃｌｋ  クロック信号
Ｓｇ１〜Ｓｇ４  減算処理信号
Ｓｉｎａｎ、Ｓｉｎｄｇ  入力信号
Ｓｉｎ０〜Ｓｉｎ４  画像信号
Ｓｏｇｃ、Ｓｏｕｔ  出力信号
Ｓｔ１〜Ｓｔ５、Ｓｔ１ａ〜Ｓｔ４ａ  タップ処理信号
Ｔ１〜Ｔ５  タップ
【図１】
2010278929.tif 000003
【図２】
2010278929.tif 000004
【図３】
2010278929.tif 000005
【図４】
2010278929.tif 000006
【図５】
2010278929.tif 000007
【図６】
2010278929.tif 000008
【図７】
2010278929.tif 000009
【図８】
2010278929.tif 000010
【図９】
2010278929.tif 000011
【図１０】
2010278929.tif 000012
【図１１】
2010278929.tif 000013
【図１２】
2010278929.tif 000014
【図１３】
2010278929.tif 000015
【図１４】
2010278929.tif 000016
【図１５】
2010278929.tif 000017
【図１６】
2010278929.tif 000018
【図１７】
2010278929.tif 000019
【図１８】
2010278929.tif 000020
【図１９】
2010278929.tif 000021
【図２０】
2010278929.tif 000022
【図２１】
2010278929.tif 000023
【図２２】
2010278929.tif 000024
【図２３】
2010278929.tif 000025
【図２４】
2010278929.tif 000026
【図２５】
2010278929.tif 000027
【図２６】
2010278929.tif 000028
【図２７】
2010278929.tif 000029
【図２８】
2010278929.tif 000030
【図２９】
2010278929.tif 000031
【図３０】
2010278929.tif 000032
【図３１】
2010278929.tif 000033
【図３２】
2010278929.tif 000034
【図３３】
2010278929.tif 000035
【図３４】
2010278929.tif 000036